(57)【要約】【課題】配線基板と電子部品との間の導通性に優れ、かつ安価で信頼性が高く、製造工程数、資源消費の観点から環境に優しい電子部品の実装構造及び電子部品の実装方法を提供する。【解決手段】接合材５５は導電性樹脂からなり、接合材５５は基板５上におけるＬＳＩパッケージ１９の実装領域Ｊよりも外側まで引き出されて基板表層配線に接続されていることを特徴とする。【選択図】図３
2011165968.tif 000002
【特許請求の範囲】
【請求項１】
表層及び内層に配線を有し、層間の前記配線同士が貫通スルーホールによって接続された配線基板上に、外部電極を有する電子部品が接合材を介して実装されてなる電子部品の実装構造であって、
前記接合材は導電性樹脂からなり、
前記接合材は前記配線基板上における前記電子部品との対向領域よりも外側まで引き出されて前記配線に接続されていることを特徴とする電子部品の実装構造。
【請求項２】
前記接合材は、前記外部電極が実装されるパッド部と、
前記パッド部及び前記配線の間を接続する樹脂配線とを有し、
前記パッド部及び前記樹脂配線が、同一材料にて一体的に形成されてなることを特徴とする請求項１記載の電子部品の実装構造。
【請求項３】
前記配線基板と前記接合材との間にソルダーレジストが形成されていることを特徴とする請求項１または請求項２記載の電子部品の実装構造。
【請求項４】
前記外部電極表面の少なくとも一部には、直径３０ｎｍ以下の金属粒子を焼成して得た金属膜が形成されていることを特徴とする請求項１ないし請求項３の何れか１項に記載の電子部品の実装構造。
【請求項５】
前記導電性樹脂に含まれる金属フィラーのうち、少なくとも一部の前記金属フィラーは、断面視で複数の頂点を有する多角形状に形成されるとともに、長辺が１０ｎｍ以上に形成され、
前記頂点が前記外部電極内に侵入していることを特徴とする請求項１ないし請求項４の何れか１項に記載の電子部品の実装構造。
【請求項６】
前記導電性樹脂に含まれる金属フィラーのうち、少なくとも一部の前記金属フィラーには、表面から先細るように突出する突起部が形成され、
前記突起部が前記外部電極内に侵入していることを特徴とする請求項１ないし請求項５の何れか１項に記載の電子部品の実装構造。
【請求項７】
表層及び内層に配線を有し、層間の前記配線同士が貫通スルーホールによって接続された配線基板上に、外部電極を有する電子部品が接合材を介して実装されてなる電子部品の実装方法であって、
前記配線基板上に導電性樹脂からなる前記接合材を塗布する塗布工程と、
前記導電性樹脂上に、前記電子部品を実装する実装工程と、を有し、
前記塗布工程では、前記配線基板上における前記電子部品との対向領域よりも外側で、前記表層の前記配線と接続するように前記接合材を塗布することを特徴とする電子部品の実装方法。
【請求項８】
前記導電性樹脂に含まれる金属フィラーのうち、少なくとも一部の前記金属フィラーは、断面視で複数の頂点を有する多角形状に形成されるとともに、長辺が１０ｎｍ以上に形成され、
前記実装工程では、前記電子部品を前記配線基板に向けて押圧しながら実装して、前記頂点を前記外部電極内に侵入させることを特徴とする請求項７記載の電子部品の実装方法。
【請求項９】
前記導電性樹脂に含まれる金属フィラーのうち、少なくとも一部の前記金属フィラーには、表面から先細るように突出する突起部が形成され、
前記実装工程では、少なくとも前記エリアアレイタイプの電子部品を前記配線基板に向けて押圧しながら実装して、前記突起部を前記外部電極内に侵入させることを特徴とする請求項７または請求項８記載の電子部品の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電性樹脂を用いた電子部品の実装構造、及びこの構造を有する電子部品の製造方法に関する。
【背景技術】
【０００２】
従来、エリアアレイＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｌｌｅｙ）タイプの半導体パッケージの実装には、ビルドアップ基板が用いられてきた。ビルドアップ基板とは、ベースとなるコア基材上に配線形成、絶縁材形成、及びビア加工を繰り返し行なうことで形成され、ビアを介して各層の配線同士が接続されてなる多層構造の配線基板である。ここで、ビルドアップ基板の作製方法及びＢＧＡタイプの半導体パッケージをビルドアップ基板に実装する際の実装方法について、図１５〜図１８を用いて詳述する。
まず、図１５（ａ）に示すようなコア基材２７を作製する。具体的に、表裏２層もしくは多層とし、層間を電気的に接続するために、ＩＶＨ（Ｉｎｎｅｒ  Ｖｉａ  Ｈａｌｌ）３を形成する。このＩＶＨ３は、ドリルを用いて貫通孔３ａを開けた後にめっき処理を施して得ることができる。そして、コア基材２７の表裏面にＩＶＨ３を介して電気的接続される基板内層配線３７を形成する。
次に、図１５（ｂ）に示すように、コア基材２７の表裏面に基板内層配線３７を被覆する絶縁材２８を形成した後、図１５（ｃ）に示すように、絶縁材２８における所望の位置にビア（めっき前）２ｂを穿つ。続いて、図１５（ｄ）に示すように、絶縁材２８及びビア２ｂの表面を粗化した後、めっきを析出させるためのシード層２９を絶縁材２８表面及びビア２ｂの内面全体に形成する。シード層２９は、Ｐｄ等の触媒に浸漬させた後めっき付けするか、或いは、スパッタを用いて成膜する。
【０００３】
その後、図１６（ａ）に示すように、めっきパターン部以外に、フォトリソグラフィー法等を用いてめっきレジスト３０を形成し、このめっきレジスト３０の開口部３０ａから露出しているシード層２９上にめっき２４を析出させる（図１６（ｂ））。その後、図１６（ｃ）に示すように、めっきレジスト３０を除去する。図１６（ｄ）に示すように、めっきレジスト３０の除去後、めっき２４が形成されていない部分、すなわちパターン部以外のシード層２９が消失するまでエッチングする。そして、めっき２４が残存した部分は、ビア２、基板表層配線３３及び電極パッド３６として形成される。
最後に、図１７（ａ）に示すように、はんだ付けされる箇所（電極パッド３６）のみを開口させた状態で絶縁材２８上にソルダーレジスト３５を形成することで、ビルドアップ基板３４が完成する。なお、図１５（ｂ）から図１６（ｄ）までの工程を所望の回数繰り返すことにより、より多層のビルドアップ基板３４を得ることもできる。
【０００４】
完成したビルドアップ基板３４への電子部品の一般的な実装方法としては、まず図１７（ｂ）に示すように、メタルマスク３２の開口部がビルドアップ基板３４の電極パッド３６に重なるように位置合わせして、スキージ３１にてはんだペースト１８を印刷供給する。そして、図１７（ｃ）に示すように、ＢＧＡタイプのＬＳＩパッケージ１９（電子部品）等のピン（外部電極）２２と電極パッド３６とを位置合わせ搭載後、リフロー炉に投入してはんだペースト１８を溶融させ、ＬＳＩパッケージ１９のピン２２に凝固させる。
【０００５】
図１８はビルドアップ基板の斜視図である。
この場合、図１８に示すように、ビルドアップ基板３４におけるＬＳＩパッケージ１９の実装領域Ｊ’には、ＬＳＩパッケージ１９のピン２２に対応して複数の電極パッド３６が行列方向に配列されている。この場合、ＬＳＩパッケージ１９の内周列側のピン２２（電極パッド３６）から外側まで配線を引き出すには、ＬＳＩパッケージ１９の外周列側のピン２２（電極パッド３６）間に配線（例えば、図１８中符号３３ａ）を通す必要がある。しかしながら、ピン２２間に通せる配線数はピンピッチ及び配線幅により制限を受けるため、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）等の比較的多ピン、狭ピッチでピン２２の配列数が多いＬＳＩパッケージ１９では引出しが困難である場合が多い。
図１９は１７（ｃ）のＤ部拡大断面図である。これを回避するため、図１８，図１９に示すように、ビア２を用いてＬＳＩパッケージ１９の内周列側のピン２２を一旦ビルドアップ基板３４の基板内層配線（例えば、図１８中符号３７ａ）に接続し、基板内層配線３７ａを介してＬＳＩパッケージ１９の外側まで引き出すことが考えられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−７１８２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述した従来のビルドアップ基板３４は、コア基材２７の作製後に配線層（配線３３，３７等）をビルドアップしていく方法であるため、工程数が増えること、ビルドアップ用の絶縁材２８が薄く製造が比較的難しいこと、絶縁材２８が高価であること、ビルドアップ用の製造ラインが必要なこと等の理由により、一般的な貫通スルーホールを用いたプリント基板と比較して高価となる課題があった。
【０００８】
ところで、近年、従来のフォトリソグラフィー法による配線技術に代わるものとして、樹脂に導電性の金属フィラーが含まれた導電性樹脂を用いる技術が提案されている（例えば、特許文献１参照）。例えば、ＬＳＩパッケージ１９を導電性樹脂３８により接続する場合には、図２０に示すように、まず電極パッド３６上にペースト状の導電性樹脂３８を印刷塗布する。そして、この導電性樹脂３８の上にＬＳＩパッケージ１９のピン２２を搭載した後、導電性樹脂３８を硬化させる。これにより、ＬＳＩパッケージ１９のピン２２と電極パッド３６とを接合できると考えられる。この場合、実装領域Ｊ’におけるビルドアップ基板３４の厚さ方向に沿ってＬＳＩパッケージ１９の電極パッド１９ａ／ピン２２（Ｓｎ）／導電性樹脂３８／電極パッド３６／ビルドアップ基板３４の順で積層された状態となる。
【０００９】
ここで、上述した導電性樹脂３８に混入される金属フィラー４０としては、一般的にＡｇが用いられている。この場合、導電性金属材料からなる電極パッド１９ａ，３６間ではんだやＳｎ系めっきが施された端子電極を持つ部品（例えば、ＬＳＩパッケージ１９のピン２２）を導電性樹脂３８により接合すると、ピン２２に含まれるＳｎが導電性樹脂３８の金属フィラー４０（Ａｇ）中に拡散してピン２２と導電性樹脂３８との接合界面にボイド３９を形成し、導通不良の原因となる課題があった。
【００１０】
そこで、本発明は上記の事情に鑑みてなされたものであり、配線基板と電子部品との間の導通性に優れ、かつ安価で信頼性が高く、製造工程数、資源消費の観点から環境に優しい電子部品の実装構造及び電子部品の実装方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記問題を解決するために、本発明は、表層及び内層に配線を有し、層間の前記配線同士が貫通スルーホールによって接続された配線基板上に、外部電極を有する電子部品が接合材を介して実装されてなる電子部品の実装構造であって、前記接合材は導電性樹脂からなり、前記接合材は前記配線基板上における前記電子部品との対向領域よりも外側まで引き出されて前記配線に接続されていることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、接合材が、外部電極を配線基板上に実装するためのパッドとしての機能に加え、接合材としての機能も兼ねる構造となる。さらに、接合材が電子部品との対向領域よりも外側まで引き出されているため、導電性金属材料からなる電極パッド間で導電性材料を用いて外部電極を接続する場合に比べて、金属材料（電子部品の電極パッド及び配線）間の距離が拡大される。これにより、導電性樹脂中の金属フィラーに外部電極（Ｓｎ）が拡散するのを抑制することができ、高信頼性な実装構造を得ることができる。
また、導電性樹脂は、単純、かつ少ない工程数にて比較的微細なパターン形成が可能なこと、パターン形成に必要な設備が印刷機と樹脂硬化用の炉のみであること等から、安価な製造コストを低減できる。また、工程数が少ないこと、必要な箇所のみに部材を供給する完全アディティブ工法であること、樹脂材料が熱硬化性樹脂の場合には鉛フリーはんだと比較して低温で硬化可能なこと等から、低環境負荷を実現できる。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態における電子部品の実装構造を概略的に示す断面図である。
【図２】第１実施形態における配線基板の斜視図である。
【図３】第１実施形態における接合部詳細を概略的に示す断面図である。
【図４】接合部詳細の他の形態を概略的に示す断面図である。
【図５】接合部詳細の他の形態を概略的に示す断面図である。
【図６】接合部詳細の他の形態を概略的に示す断面図である
【図７】第１実施形態における電子部品の実装方法を示す工程図である。
【図８】第１実施形態における電子部品の実装方法を示す工程図である。
【図９】第１実施形態の変形例における電子部品の実装構造を概略的に示す断面図である。
【図１０】第１実施形態の変形例における電子部品の実装方法を示す工程図である。
【図１１】第２実施形態における電子部品の実装構造を概略的に示す断面図である。
【図１２】第２実施形態における電子部品の実装方法を示す工程図である。
【図１３】第２実施形態の変形例における電子部品の実装構造を概略的に示す断面図である。
【図１４】第２実施形態の変形例における電子部品の実装方法を示す工程図である。
【図１５】従来用いられているビルドアップ基板の製造方法を概略的に示す断面図である。
【図１６】従来用いられているビルドアップ基板の製造方法を概略的に示す断面図である。
【図１７】従来用いられているビルドアップ基板の製造方法を概略的に示す断面図である。
【図１８】従来のビルドアップ基板のＢＧＡ実装部を立体的に示す概略図である。
【図１９】従来の電子部品の実装構造の接合部詳細を示す断面図である。
【図２０】従来の電子部品の実装構造の接合部詳細を示す断面図である。
【発明を実施するための形態】
【００１４】
次に、本発明の実施形態を図面に基づいて説明する。なお、以下の説明では、同じ機能を有する構成には同じ符号を付け、その説明を省略する場合がある。
（第１実施形態）
（電子部品の実装構造）
本発明の第１実施形態における電子部品の実装構造について説明する。図１は第１実施形態における電子部品の実装構造を示す概略的な断面図であり、図２は基板の斜視図である。なお、以下の説明では本発明の電子部品の実装構造を、基板上に複数の電子部品が実装されてなる半導体装置を例にして説明する。
図１，図２に示すように、本実施形態の半導体装置５０は、貫通スルーホール基板５（以下、基板５という）と、基板５上に実装された複数の電子部品５１とを有している。
【００１５】
基板５は配線パターンが形成された配線層と絶縁層とが交互に積層されてなる多層基板であって、各配線層間に形成された配線パターン（基板内層配線１０）と、基板５の最上層及び最下層の表面に形成された基板表層配線９と、基板５の全層を厚さ方向に沿って貫通する複数の貫通孔４と、各貫通孔４内に形成され、基板内層配線１０及び基板表層配線９間を電気的に接続する貫通スルーホール６とを主に有している。なお、基板５（各絶縁層）は、ガラスエポキシ、ポリイミド等、配線を形成可能であれば材質上制限はされない。
【００１６】
基板５の最上層及び最下層において、貫通スルーホール６の周囲にはスルーホールランド７が形成され、このスルーホールランド７から基板５の面方向に沿って基板表層配線９が延在している。なお、基板内層配線１０や基板表層配線９、貫通スルーホール６等の配線パターンは、例えばＣｕ等の導電性金属材料により構成されている。また、基板５上において、スルーホールランド７上や基板表層配線９の基端側、基板表層配線９の非形成領域、（すなわち基板表層配線９の先端側や、電子部品５１の実装領域を除く領域）は、ソルダーレジスト８によって被覆されている。
【００１７】
電子部品５１は、ＬＳＩパッケージ１９や、受動部品２０、その他の部品（例えば、コネクタ２１等）を有している。この場合、受動部品２０及びコネクタ２１等については、基板表層配線９の先端に形成された基板電極パッド１１上にはんだ１７を介して実装されている。
【００１８】
図３は図１のＡ部拡大図である。
図１〜図３に示すように、ＬＳＩパッケージ１９は、エリアアレイＢＧＡタイプの半導体パッケージであって、下面に行列方向に沿って複数の電極パッド１９ａが露出するとともに、各電極パッド１９ａ上にははんだ等からなる球状のピン２２が形成されている。そして、ＬＳＩパッケージ１９は、導電性樹脂材料からなる接合材５５によって基板５上に実装されている。
【００１９】
接合材５５は、基板５上において、ＬＳＩパッケージ１９のピン２２に対応して形成された複数の導電性樹脂パッド１３（以下、樹脂パッド１３という）と、樹脂パッド１３と基板表層配線９の先端側とを接続する導電性樹脂配線１２（以下、樹脂配線１２という）とを有している。これら樹脂パッド１３及び樹脂配線１２は同一材料により一体的に形成されている。
【００２０】
樹脂パッド１３は、基板５上において、ＬＳＩパッケージ１９の各ピン２２と対向する領域に配置され、ＬＳＩパッケージ１９の電極パッド１９ａとの間でピン２２を挟み込むように形成されている。すなわち、樹脂パッド１３は、基板５上におけるＬＳＩパッケージ１９の実装領域Ｊ（基板５上におけるＬＳＩパッケージ１９の平面視外形との対向（直下）領域）に行列方向に沿って配列されており、樹脂パッド１３とピン２２とが直接接合されることで、ＬＳＩパッケージ１９が基板５に実装されている。
樹脂配線１２は、樹脂パッド１３と基板表層配線９とを接続するものであり、基端側が樹脂パッド１３に接続され、先端側がＬＳＩパッケージ１９の実装領域Ｊの外側で基板表層配線９に接続されている。この場合、複数の樹脂パッド１３のうち、ＬＳＩパッケージ１９の実装領域Ｊの内周列側に配置された樹脂パッド１３から引き出された樹脂配線１２は、外側に配置された樹脂パッド１３間を通ってＬＳＩパッケージ１９の実装領域Ｊの外側まで引き出されている。すなわち、本実施形態では、基板５上におけるＬＳＩパッケージ１９の実装領域Ｊには、ＬＳＩパッケージ１９のピン２２と１対１で対応する導電性金属材料からなる電極パッドは形成されていない。
【００２１】
このように、本実施形態の半導体装置５０では、ＬＳＩパッケージ１９のピン２２直下に導電性金属材料からなる電極パッドは配されず、樹脂配線１２と同一材料で一括、一体にて形成された樹脂パッド１３によりピン２２が接合されている。すなわち、樹脂パッド１３は、ピン２２を基板５上に実装するためのパッドとしての機能に加え、接合材としての機能も兼ねる構造となっている。さらに、樹脂配線１２は基板５上に形成された基板表層配線９と接続される構造となる。よって、半導体装置５０は、ＬＳＩパッケージ１９側から基板５の厚さ方向に沿って、電極パッド１９ａ／ピン２２（はんだ）／樹脂パッド１３／基板５の順で積層された状態となる。
【００２２】
なお、接合材５５に用いる導電性樹脂は、樹脂１６中に導電性の金属フィラー１４が配合されてなる。本実施形態の接合材５５を構成する樹脂１６は、所望の導電率、印刷性、硬化特性、信頼性等が得られれば特に制限されるものではなく、例えばエポキシ系、ポリエステル系、フェノール系、ウレタン系、アクリル系等、各種の樹脂を用いることができる。また、これらの樹脂材料を混合した樹脂１６を用いてもよいが、接着強度及び樹脂自身の強度の観点から、少なくとも一部にエポキシ系の樹脂を含有していることが好ましい。また、接合材５５の導電性確保の面から、樹脂１６中の金属フィラー１４の割合を、８０ｗｔ％〜９５ｗｔ％とすることが好ましい。これに加え、樹脂１６中での導電経路増加、及び樹脂強度向上による導電性の向上のため、１ｗｔ％以下程度のカーボンナノチューブを分散配合することがより好ましい。
さらに、後述するが導電性材料の印刷塗布方法をスクリーン印刷とし、印刷後の厚みをできる限り大きく取ることが望ましい。これらの施策により、導電性を確保しつつ、基板５やピン２２との密着性や部品接合に必要な強度を得ることができる。
【００２３】
また、樹脂１６中に含まれる金属フィラー１４は、例えば、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ等の粉末もしくは、Ｃｕ、Ｎｉ等にＡｕまたはＡｇの被覆をした粉末とすることができる。またその形状は、限定されず、燐片状、球状、もしくはこれらの組合せ等とすることができる。この場合、金属フィラー１４の径（長軸方向）を０．１〜５μｍ程度とすることで、線幅が３０μｍ以下の比較的微細な樹脂配線１２を容易に形成できる。
【００２４】
ところで、上述した従来の電子部品の実装構造では、図２０に示すように、導電性樹脂３８ではんだやＳｎ系めっきの部品と接合する際、ＬＳＩパッケージ１９の電極パッド１９ａと、ビルドアップ基板３４の電極パッド３６との間に、ピン２２（はんだ）と導電性樹脂３８を挟み込む構造となっている（電極パッド１９ａ／ピン２２（はんだ）／導電性樹脂３８／電極パッド３６／ビルドアップ基板３４）。この場合、高温放置試験等でピン２２に含まれるＳｎが金属フィラー１４中に拡散してボイド３９を形成し、接合強度劣化、導通不良を招く問題がある。
【００２５】
これに対して、本願発明者ははんだに含まれるＳｎの拡散が、ＳｎとＡｇとを接触させた状態で金属間に挟み込まない限り、ほとんど進行しないことを見出した。
すなわち、本実施形態では、ＬＳＩパッケージ１９が導電性樹脂からなる樹脂パッド１３によって基板５上に実装されるとともに、樹脂配線１２によってＬＳＩパッケージ１９の実装領域Ｊの外側で基板表層配線９に接続されている構成とした。
この構成によれば、導電性金属材料からなる電極パッド３６とピン２２とを導電性樹脂３８により接続する従来の場合に比べて、金属材料（ＬＳＩパッケージ１９のピン２２及び基板表層配線９）の間の距離が拡大されるため、ピン２２に含まれるＳｎが導電性樹脂中の金属フィラー１４に拡散するのを抑制することができる。これにより、ピン２２と樹脂パッド１３との接合強度及び導通性を維持できるので、高信頼性な実装構造を得ることができる。すなわち、本実施形態では基板５におけるＬＳＩパッケージ１９の実装領域Ｊに電極パッド１９ａと同一材料からなる電極パッドは存在せず、ＳｎとＡｇとを同一の金属材料で挟み込む構造とはなり得ない。そのため、Ｓｎの拡散を抑制することができ、導電性樹脂を用いた接合材５５の信頼性を著しく高めることができる。
【００２６】
また、上述したように従来の電子部品の実装構造では、図１８，図１９に示すように、ＬＳＩパッケージ１９の内周列側から配線を引き出す場合、電極パッド３６の間に基板表層配線９ａを通す方法がある。しかしながら、ピン２２間に通せる配線数はピンピッチおよび配線幅により制限を受けるため、ＣＳＰなどの比較的多ピン、狭ピッチでの列数が多いパッケージでは引出しが困難である場合が多い。またビルドアップ基板３４を用いた場合には、パッケージのインタポーザ等を除き、コスト等の面から一般的には線幅７５μｍ以上の基板表層配線９が用いられる。この場合、例えば０．５ｍｍピッチのＣＳＰでは、ピン２２間に配線１本を通すのが限界であり、最外周から３列目以降はビア２を介して基板内層配線１０ａで引き出すしかない。
【００２７】
これに対して、本実施形態ではＬＳＩパッケージの実装領域Ｊ上での配線パターンを導電性樹脂（樹脂配線１２）により形成しているため、比較的微細な配線パターンを形成できる。この場合、ピン２２（樹脂パッド１３）のピッチが０．５ｍｍ程度の微細なピッチの場合であっても、ピン２２間に２〜３本程度の樹脂配線１２を通すことができる。また、フルグリッドのＢＧＡでなければ、ＬＳＩパッケージ１９の内周側に樹脂配線１２を引き出し、貫通スルーホール６を介して基板内層配線１０、もしくは基板５の裏面に形成された基板表層配線９にて引き出せば良い。
このように、図３に示すような貫通スルーホール６のみで層間の配線が接続されてなる基板５を用いて、外周から４列程度の樹脂配線１２の引出しが可能となる。そのため、ビルドアップ基板３４（図１８参照）と比較して基板コストを大幅に低減することができる。
さらに、上述したように、本実施形態の半導体装置５０は、樹脂配線１２と同一材料で一括、一体にて形成された樹脂パッド１３とピン２２が接合されており、樹脂パッド１３は接合材も兼ねる構造となっているため、はんだペースト等の実装材料費、及び実装プロセス費が低減できるメリットもある。
【００２８】
図４は接合部詳細の他の形態を示す断面図である。
ところで、上述したＬＳＩパッケージ１９では、図４に示すように、ピン２２の表面に酸化膜２３が存在している場合があり、これによりピン２２の導電性が低下し、電子部品５１を実装した場合に高抵抗となる問題がある。
そこで、多面体、多角柱、多角錐または円錐等、断面視で複数の頂点部５６を有する多角形状に形成され、かつ長辺が１０ｎｍ以上に形成された金属フィラー１５を樹脂１６中の少なくとも一部に配合し、この金属フィラー１５の頂点部５６がピン２２の酸化膜２３を突き破り、ピン２２の内部に侵入するような接合構造とすることが好ましい。これにより、酸化膜２３の影響を受けない、安定した電気的導通が得られる。
【００２９】
図５は接合部詳細の他の形態を示す断面図である。
また、図５に示すように、金属フィラー１４のうち、少なくとも一部の金属フィラー５８が、表面に多面体、多角柱、多角錐、円錐、楕円体等の突起部５７を有し、金属フィラー５８の突起部５７がピン２２の酸化膜２３を突き破り、ピン２２の内部に侵入するような実装構造とすることも好ましい。この場合も、上述したように酸化膜２３の影響を受けない、安定した電気的導通が得られる。
【００３０】
なお、部品搭載時に、ＬＳＩパッケージ１９のピン２２と、基板５との間隔が、頂点部５６や突起部５７を持つ金属フィラー１５，５８の径以下になるよう押込み量を調整することで、ピン２２の表面に金属フィラー１５，５８が突き刺さり、ピン２２表面の酸化膜２３を突き破って、より安定な電気的接合が得られる。この間隔は、必ずしも頂点部５６，５７を持つ金属フィラー１５，５８の径以下とする必要はないが、小さくするほど金属フィラー１５，５８がピン２２の酸化膜２３を突き破る可能性が高くなる。
【００３１】
図６は接合部詳細の他の形態を示す断面図である。
さらに、図６に示すように、ピン２２における樹脂パッド１３と接触する部分の少なくとも一部に、厚さ３０ｎｍ以下の金属ナノ粒子焼成膜（金属膜）２５を設けることも好ましい。このとき用いる金属ナノ粒子は、Ａｕ、Ａｇ等の貴金属が好ましく、ピン２２の融点以下の温度にて焼成可能で、ドデシルアミン等のキュア時に酸素と反応して脱離する分散剤を用いることが必要である。これにより、ピン２２に金属ナノ粒子を塗布、キュアすると、分散剤の脱離に伴ってピン２２の酸化膜２３を還元するとともに、キュア後は貴金属からなる金属ナノ粒子焼成膜２５がピン２２の表面を覆うため、再酸化を抑制できる。さらに、ナノＡｇを用いた場合には、導電性樹脂の金属フィラー１４として一般的なＡｇと同一の金属であるため、良好な電気的接続が得られる利点もある。なお、図示はしないが、ナノＡｇや分散剤、フラックス等、酸化膜還元効果のある材料を、予め接合材５５（導電性樹脂）に含有させておくこともできる。これにより、接合材５５のキュア時に、ピン２２の酸化膜２３を除去し、良好な電気的接続を得ることができる。
【００３２】
また、本実施形態の半導体装置５０において樹脂配線１２のさらなる高密度化を図るには、金属フィラー１４の少なくとも一部に粒子径が２０ｎｍ程度以下の微粒子を含有した導電性樹脂を原料として用いることが好ましい。このような金属微粒子を含有することにより、導電性樹脂の印刷性が向上し、狭ピッチ化に対応可能なだけでなく、微粒子同士が融着して導電率の向上も同時に実現できる。また、粒子径が２０ｎｍ程度以下の金属では、比較的低温（１５０〜２３０℃程度）で金属微粒子を焼結させることができるので、金属フィラー１４同士の焼結に伴って接合材５５の導電率向上が図れるとともに、上述した金属ナノ粒子焼成膜２５とも融着し、接合材５５の導電率をさらに向上できる。このとき、搭載したＬＳＩパッケージ１９の接合力は、導電性樹脂中の樹脂１６が担うが、ＬＳＩパッケージ１９のピン２２を形成する金属と導電性樹脂中の金属フィラー１４が直接融着或いはアンカー効果によって当該接合がなされてもよいし、双方の結合力で結合されていてもよい。なお、樹脂１６及びナノサイズの金属フィラー１４は、ピン２２の融点以下で硬化、焼結が可能な材料および加熱プロセスによって形成することが好ましい。
【００３３】
（電子部品の実装方法）
次に、本発明の電子部品の実装方法として、上述した半導体装置５０の製造方法について説明する。図７，８は、本実施形態における電子部品の実装方法の例を概略的に示す断面図である。
まず、図７（ａ）に示すように、少なくとも一方の面に、樹脂配線１２及び樹脂パッド１３が形成可能な基板５を準備する（準備工程）。この基板５は、表面に基板表層配線９、電極パッド１１及びソルダーレジスト８等が予め設けてある。この場合、ＬＳＩパッケージ１９の実装領域Ｊには、基板表層配線９は形成されていない。また、基板５上におけるＬＳＩパッケージ１９の実装領域Ｊには、このＬＳＩパッケージ１９のピン２２と１対１で対応する導電性金属材料からなる電極パッドは形成されていない。
【００３４】
次に、図７（ｂ）に示すように、基板５上にペースト状の導電性樹脂を所望の形状にて印刷塗布し、樹脂配線（未硬化）１２ａ及び樹脂パッド（未硬化）１３ａを形成する（塗布工程）。なお、導電性樹脂の印刷は、所定のパターンが形成できる方法であれば、その塗布方法は限定されず、マスクを用いたスクリーン印刷法や、ディスペンス法、インクジェット法等によって基板５表面に所定パターンとなるように塗布することができる。
【００３５】
次いで、図７（ｃ）に示すように、未硬化の樹脂パッド１３ａとＬＳＩパッケージ１９のピン２２とを位置合わせした状態でＬＳＩパッケージ１９を基板５上に搭載し、その後、導電性樹脂をキュアする（実装工程）。これにより、樹脂配線（硬化後）１２と樹脂パッド（硬化後）１３を得ることができ、両者の導電性発現と、ＬＳＩパッケージ１９のピン２２との接合を同時に実現することができる。
【００３６】
この際、導電性樹脂キュア時の加熱炉の設定温度は、鉛フリーはんだと比較して低くできるため、省エネルギー化に貢献できるとともに、ＬＳＩパッケージ１９及び基板５への熱負荷が少なく、高信頼性の実装構造を提供できる。また、導電性樹脂は、単純、かつ少ない工程数にて比較的微細なパターン形成が可能なこと、パターン形成に必要な設備が印刷機と樹脂硬化用の炉のみであること等から、安価な製造コストを低減できる。また、樹脂パッド１３及び樹脂配線１２が同一材料にて一体形成されること、必要な箇所のみに部材を供給する完全アディティブ工法であること、樹脂材料が熱硬化性樹脂の場合には鉛フリーはんだと比較して低温で硬化可能なこと等から、工程削減及び廃棄部材の低減が可能であり、低コストにて環境調和型（低環境負荷）の製品が提供できる。なお、実装工程に先立って、上述した図６に示すような金属ナノ粒子焼成膜２５をピン２２の表面に設けても構わない。
【００３７】
続いて、図８（ａ）に示すように、他の電子部品５１（受動部品２０及びコネクタ２１等）を実装するため、基板５表面に形成された電極パッド１１上に、はんだペースト１８を供給する（はんだペースト供給工程）。はんだペースト１８の塗布方法は特に限定されないが、メタルマスクを用いた印刷法やディスペンス法などにより供給することができる。但し、メタルマスクを用いた印刷法を実施する場合には、既にＬＳＩパッケージ１９が実装されているため、メタルマスクにおけるＬＳＩパッケージ１９の実装領域にザグリを設ける必要がある。
【００３８】
最後に、図８（ｂ）に示すように、受動部品２０やコネクタ２１をはんだペースト１８上に搭載し、はんだペースト１８を溶融、凝固して接合させる。これにより、本実施形態の半導体装置５０が完成する。
このとき、リフロー炉ではんだ付けする場合には、先に実装したＬＳＩパッケージ１９のピン２２も同時に溶融する可能性があり、これにより、樹脂パッド１３中の金属フィラー１４が、溶融したピン２２に拡散する可能性がある。そのため、ＬＳＩパッケージ１９上に昇温抑制部材２６を設け、ＬＳＩパッケージ１９のピン２２の昇温、溶融を防ぐことが好ましい。昇温抑制部材２６は、ピン２２の溶融が抑制できるだけの熱容量を持っていれば良く、材質、形状は特に限定されないが、金属ブロックや、フィンのついたヒートシンク状の金属が好ましい。なお、この昇温抑制部材２６は、はんだ付け後に取り外しても良いし、そのまま残してＬＳＩパッケージ１９の放熱部材として利用しても良い。この他のはんだ付け方法として、ＬＳＩパッケージ１９のピン２２が溶融しないよう、はんだコテによる手付けや、ホットノズルを用いた局所加熱を用いる方法もある。
【００３９】
以上説明したように、本実施形態における電子部品の実装方法によれば、基板低コスト化、実装工程削減などが可能となり、安価で環境負荷が低く、高信頼性の電子機器製品を提供できる。
加えて、本実施形態によれば、電子部品５１の形態（部品搭載位置、さらには搭載部品の形態やピンピッチ等）が変更になった場合でも、基板５自体の改版が必要ないという利点もある。すなわち、電子部品５１の形態に併せて導電性樹脂印刷用のスクリーンマスク、もしくは描画パターンデータを変更するだけでよいので、設計自由度の高い半導体装置５０の提供が可能となる。よって、電子部品５１の多様化に容易に対応できる。
【００４０】
（変形例）
図９は第１実施形態における半導体装置の変形例を示す断面図である。
上述した第１実施形態では、ＬＳＩパッケージ１９のみが接合材５５（樹脂パッド１３）上に実装される場合について説明したが、図９に示す半導体装置１００では、受動部品２０やコネクタ２１等の他の電子部品５１についても導電性樹脂を用いた接合材１５５によって実装しても構わない。この場合、接合材１５５は、受動部品２０やコネクタ２１の電極パッド２０ａ，２１ａに接続される樹脂パッド１１３と、樹脂パッド１１３から受動部品２０及びコネクタ２１の実装領域Ｋ，Ｌの外側まで引き出され、基板表層配線９に接続された樹脂配線１１２とが一体的に形成されたものである。すなわち、本変形例では、基板５上における各受動部品２０及びコネクタ２１の実装領域Ｋ，Ｌには、各電極パッド２０ａ，２１ａと１対１で対応する金属製の電極パッドは形成されていない。
【００４１】
図１０は、上述した変形例の電子部品の実装方法の例を概略的に示す断面図である。
図１０（ａ），（ｂ）に示すように、本変形例の半導体装置１００を製造する場合、基板表層配線９は基板５における各電子部品５１の実装領域Ｊ，Ｋ，Ｌの外側に形成されている。そして、上述した塗布工程において、ＬＳＩパッケージ１９の実装領域Ｊに加え、受動部品２０、コネクタ２１等の実装領域Ｋ，Ｌ上にも、樹脂配線（未硬化）１１２ａ及び樹脂パッド（未硬化）１１３ａを塗布する。そして、実装工程において、未硬化の樹脂パッド１１３ａと受動部品２０及びコネクタ２１の電極パッド２０ａ，２１ａとを位置合わせした状態で、受動部品２０及びコネクタ２１を基板５上に搭載し、その後、導電性樹脂をキュアする。これにより、受動部品２０及びコネクタ２１が、ＬＳＩパッケージ１９と同時に接合される。以上により、上述した図９に示す半導体装置１００を製造できる。
このような実装方法とすることで、受動部品２０及びコネクタ２１等を別途はんだ付けする必要がなく、接合部材、実装プロセスを低減でき、コスト低減、環境負荷低減の効果が得られる。
【００４２】
（第２実施形態）
次に、本発明の第２実施形態について説明する。図１１は、第２の実施形態の電子部品の実装構造（半導体装置）を示す概略的な断面図である。以下の説明では、上述した第１実施形態と同様の構成については同一の符号を付し、説明を省略する。
図１１に示すように、本実施形態の半導体装置２００は、基板５におけるスルーホールランド７上や基板表層配線９の基端側、基板表層配線９の非形成領域に加え、ＬＳＩパッケージ１９の実装領域Ｊを覆うようにソルダーレジスト２０１が形成されており、基板表層配線９から引き出された樹脂配線１２がソルダーレジスト２０１上を乗り上げるように形成されている。そして、樹脂配線１２の先端には樹脂パッド１３が形成され、この樹脂パッド１３上にＬＳＩパッケージ１９が実装されている。この場合、ＬＳＩパッケージ１９の実装領域Ｊにおいて、基板５に対して垂直方向の部材構成は、電極パッド１９ａ／ピン２２（はんだ）／樹脂パッド１３／ソルダーレジスト２０１／基板５となる。
【００４３】
次に、上述した第２実施形態の電子部品の実装方法（半導体装置の製造方法）について説明する。図１２は第２実施形態における半導体装置の製造方法を示す工程図であり、半導体装置の断面図である。
図１２（ａ）に示すように、まずソルダーレジスト２０１が形成された基板５を準備する。その後、第１実施形態と同様に、図１２（ｂ）に示すように、ペースト状の樹脂配線（未硬化）１２ａ、及び樹脂電極パッド（未硬化）１３ａをソルダーレジスト２０１上に印刷形成し、図１２（ｃ）に示すように、ＬＳＩパッケージ１９搭載後、未硬化の樹脂配線（未硬化）１２ａ、及び樹脂電極パッド（未硬化）１３ａをキュアして、配線形成とＬＳＩパッケージ１９の実装を同時に実施する。なお、その後の受動部品２０及びコネクタ２１のはんだ付け方法は、第１実施形態と同様である。
【００４４】
本実施形態によれば、第１実施形態と同様の効果を奏するとともに、基板５上におけるソルダーレジスト２０１で覆われている部分に基板表層配線９を形成することが可能なため、実質配線層数が増加し、配線引き回しの自由度が向上する効果がある。さらに、基板５の基材の表面と比較して、ソルダーレジスト２０１は表面状態が滑らかであり、接合材５５の印刷性が向上できる。また、ソルダーレジスト２０１の表面が滑らかなため、基材で発生しやすい凹部内への接合材５５の染込みと、これに伴う部品接合に寄与する樹脂量の減少を防ぐこともできる。これらの効果により、配線密度が高く、信頼性の高い配線、および接合材が得られる。
【００４５】
（変形例）
次に、第２実施形態の変形例について説明する。図１３は変形例の半導体装置を示す断面図である。
図１３は、第２実施形態の変形例における半導体装置を概略的に示す断面図である。本変形例は、図１３に示すように、基板５における受動部品２０及びコネクタ２１等の実装領域Ｋ，Ｌにも、ソルダーレジスト２５１を形成している点で、上述した第２実施形態及び第１実施形態の変形例と相違している。すなわち、本変形例の半導体装置２５０は、基板５上におけるスルーホールランド７上や基板表層配線９の基端側、基板表層配線９の非形成領域、及びＬＳＩパッケージ１９の実装領域Ｊに加え、受動部品２０及びコネクタ２１の実装領域Ｋ，Ｌにソルダーレジスト２５１が形成されている。そして、受動部品２０及びコネクタ２１の実装領域Ｋ，Ｌにおいて、ソルダーレジスト２５１上に受動部品２０及びコネクタ２１が実装される接合材２５５が形成されている。この場合、接合材２５５は、受動部品２０やコネクタ２１の電極パッド２０ａ，２１ａに接続される樹脂パッド２１３と、樹脂パッド２１３から受動部品２０及びコネクタ２１の実装領域Ｋ，Ｌの外側まで引き出され、基板表層配線９に接続された樹脂配線２１２とが一体的に形成されたものである。
【００４６】
図１４は、変形例の電子部品の実装方法（半導体装置の製造方法）の例を概略的に示す断面図である。本変形例の半導体装置２５０を製造する場合には、上述した第１実施形態の変形例とほぼ同様の方法により製造することができる。具体的には、図１４（ａ）に示すように、まずソルダーレジスト２５１が形成された基板５を準備する。そして、図１４（ｂ）に示すように、塗布工程において、ＬＳＩパッケージ１９の実装領域Ｊに加え、受動部品２０、コネクタ２１等の実装領域Ｋ，Ｌのソルダーレジスト２５１上にも、樹脂配線（未硬化）２１２ａ及び樹脂パッド（未硬化）２１３ａを塗布する。そして、実装工程において、未硬化の樹脂パッド２１３ａと受動部品２０及びコネクタ２１の電極パッド２０ａ，２１ａとを位置合わせした状態で、受動部品２０及びコネクタ２１を基板５上に搭載し、その後、導電性樹脂をキュアする。これにより、受動部品２０及びコネクタ２１が、ＬＳＩパッケージ１９と同時に接合される。以上により、上述した図１３に示す半導体装置２５０を製造できる。
このような実装方法とすることで、受動部品２０及びコネクタ２１等を別途はんだ付けする必要がなく、接合部材、実装プロセスを低減でき、コスト低減、環境負荷低減の効果が得られる。
【００４７】
なお、本発明の技術範囲は、上述した各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、上述した実施形態で挙げた構成等はほんの一例に過ぎず、適宜変更が可能である。
例えば、上述した実施形態では基板５の片面のみに電子部品５１を実装した場合を例としているが、同様の方法にて基板５の両面に電子部品５１を実装してもよい。さらに、本実施形態の基板５に実装する電子部品５１は、上述したＬＳＩパッケージ１９や、受動部品２０、コネクタ２１に限られることはない。
【００４８】
（付記１）前記配線基板上に前記電子部品が複数実装され、前記電子部品のうち、エリアアレイタイプの前記電子部品は、前記接合材に実装され、その他の前記電子部品は前記配線基板上にはんだにて実装されている電子部品の実装構造。
【００４９】
（付記２）前記配線基板はガラスエポキシからなり、前記樹脂配線が、前記配線基板上に印刷形成されている電子部品の実装構造。
【００５０】
（付記３）前記電子部品の前記外部電極表面には、Ｓｎが含まれている電子部品の実装構造。
【００５１】
（付記４）前記導電性樹脂に含まれる金属フィラーの材料が、Ａｕ、Ａｇ、Ｃｕ、Ｎｉもしくは、Ｃｕ、Ｎｉの表面をＡｕまたはＡｇで被覆したものである電子部品の実装構造。
【００５２】
（付記５）前記導電性樹脂中には、カーボンナノチューブが含まれている電子部品の実装構造。
【００５３】
（付記６）表層及び内層に配線を有し、層間の前記配線同士が貫通スルーホールによって接続された配線基板上に、外部電極を有する複数の電子部品が接合材を介して実装されてなる電子部品の実装方法であって、前記配線基板上における前記電子部品との対向領域よりも外側で、前記表層の前記配線と接続するように導電性樹脂からなる前記接合材を塗布する塗布工程と、前記導電性樹脂上に、前記複数の電子部品のうち、少なくともエリアアレイタイプの電子部品を実装する第１実装工程と、前記複数の電子部品のうち、前記エリアアレイタイプの電子部品以外の前記電子部品をはんだにて前記配線基板上に実装する第２実装工程と、を有している電子部品の実装方法。
【００５４】
（付記７）前記実装工程に先立って、前記実装工程で実装する前記電子部品の前記外部電極表面における少なくとも一部に、直径３０ｎｍ以下の金属粒子を塗布、焼成して金属膜を形成する金属膜形成工程を有し、前記第１実装工程では、前記金属膜と前記導電性樹脂とを接触させた状態で前記電子部品を実装する電子部品の実装方法。
【００５５】
（付記８）前記塗布工程では、スクリーン印刷法、ディスペンス法、またはインクジェット法により前記導電性樹脂を形成する電子部品の実装方法。
【符号の説明】
【００５６】
５：  貫通スルーホール基板（配線基板）
６：  貫通スルーホール
８，２０１，２５１：  ソルダーレジスト
９：  基板表層配線（配線）
１０：基板内層配線（配線）
１１：基板電極パッド
１２，１１２，２１２：導電性樹脂配線（樹脂配線）
１３，１１３，２１３：樹脂パッド（パッド部）
１４，１５，５８：金属フィラー
５６：頂点部（頂点）
５７：突起部
１７：はんだ
１８：はんだペースト
１９：ＬＳＩパッケージ（電子部品）
２０：受動部品（その他の電子部品）
２１：コネクタ（その他の電子部品）
２２：ピン（外部電極）
２３：酸化膜
２５：金属ナノ粒子焼成膜（金属膜）
５５，１５５，２５５：接合材
【図１】
2011165968.tif 000003
【図２】
2011165968.tif 000004
【図３】
2011165968.tif 000005
【図４】
2011165968.tif 000006
【図５】
2011165968.tif 000007
【図６】
2011165968.tif 000008
【図７】
2011165968.tif 000009
【図８】
2011165968.tif 000010
【図９】
2011165968.tif 000011
【図１０】
2011165968.tif 000012
【図１１】
2011165968.tif 000013
【図１２】
2011165968.tif 000014
【図１３】
2011165968.tif 000015
【図１４】
2011165968.tif 000016
【図１５】
2011165968.tif 000017
【図１６】
2011165968.tif 000018
【図１７】
2011165968.tif 000019
【図１８】
2011165968.tif 000020
【図１９】
2011165968.tif 000021
【図２０】
2011165968.tif 000022