(57)【要約】【課題】製造コストの増大を抑制しつつ、半導体装置を容易且つ精度良く３次元的に積層する。【解決手段】第１の半導体基板１０１と第２の半導体基板１１１とを貼り合わせる際に、第１の半導体基板１０１における第２の半導体基板１１１との対向面上に第１のガイドパターン１０８を設けると共に、第２の半導体基板１１１における第１の半導体基板１０１との対向面上に、第１のガイドパターン１０８と対応する第２ガイドパターン１１８を設けることによって、第１の半導体基板１０１と第２の半導体基板１１１との基板主面水平方向の位置合わせを行う。【選択図】図１
2011165857.tif 000002
【特許請求の範囲】
【請求項１】
２つ以上の半導体基板を基板主面垂直方向に積層した半導体装置の製造方法であって、
第１の半導体基板と第２の半導体基板とを貼り合わせる際に、前記第１の半導体基板における前記第２の半導体基板との対向面上に第１のガイドパターンを設けると共に、前記第２の半導体基板における前記第１の半導体基板との対向面上に、前記第１のガイドパターンと対応する第２ガイドパターンを設けることによって、前記第１の半導体基板と前記第２の半導体基板との基板主面水平方向の位置合わせを行うことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記第１のガイドパターンは凹状パターンであり、
前記第２のガイドパターンは凸状パターンであり、
前記第１の半導体基板と前記第２の半導体基板とを貼り合わせる際に、前記凹状パターン及び前記凸状パターンのうちの一方における少なくとも１つの側壁に沿って、前記凹状パターン及び前記凸状パターンのうちの他方における少なくとも１つの側壁をずらしながら移動させることによって、前記第１の半導体基板と前記第２の半導体基板との基板主面水平方向の位置合わせを行うことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法において、
前記凹状パターンの側壁には、前記凸状パターンを誘導するための開口部が少なくとも１つ設けられていることを特徴とする半導体装置の製造方法。
【請求項４】
請求項２又は３に記載の半導体装置の製造方法において、
前記凹状パターン及び前記凸状パターンはそれぞれ金属含有材料からなることを特徴とする半導体装置の製造方法。
【請求項５】
請求項２又は３に記載の半導体装置の製造方法において、
前記凸状パターンは金属含有材料からなり、
前記凹状パターンは絶縁材料からなることを特徴とする半導体装置の製造方法。
【請求項６】
請求項２又は３に記載の半導体装置の製造方法において、
前記第２の半導体基板における前記第１の半導体基板との対向面上に、前記第１のガイドパターンと対応し且つ前記第２ガイドパターンをその内部に有する第３のガイドパターンがさらに設けられており、
前記第３のガイドパターンは絶縁材料からなることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１に記載の半導体装置の製造方法において、  
前記第１のガイドパターンは、磁性を有する第１の材料からなり、
前記第２のガイドパターンは、前記第１の材料の有する磁性に対して引力を生じる第２の材料からなり、
前記第１の半導体基板と前記第２の半導体基板とを貼り合わせる際に、前記第１のガイドパターンと前記第２のガイドパターンとを磁力により接合させることを特徴とする半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法において、  
前記第１の材料及び前記第２の材料はそれぞれ、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、サマリウム（Ｓｍ）及びネオジム（Ｎｄ）のうちの少なくとも１つを含むことを特徴とする半導体装置の製造方法。
【請求項９】
２つ以上の半導体基板を基板主面垂直方向に積層した半導体装置であって、
互いに貼り合わされた第１の半導体基板及び第２の半導体基板を備え、
前記第１の半導体基板における前記第２の半導体基板との対向面上に第１のガイドパターンが設けられており、
前記第２の半導体基板における前記第１の半導体基板との対向面上に、前記第１のガイドパターンと対応する第２ガイドパターンが設けられており、
前記第１のガイドパターン及び前記第２のガイドパターンによって、前記第１の半導体基板と前記第２の半導体基板との基板主面水平方向の位置合わせが行われていることを特徴とする半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
前記第１のガイドパターンは凹状パターンであり、
前記第２のガイドパターンは凸状パターンであり、
前記凹状パターン及び前記凸状パターンのうちの一方における少なくとも１つの側壁と、前記凹状パターン及び前記凸状パターンのうちの他方における少なくとも１つの側壁とが接触していることを特徴とする半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
前記凹状パターンの側壁には、前記凸状パターンを誘導するための開口部が少なくとも１つ設けられていることを特徴とする半導体装置。
【請求項１２】
請求項１０又は１１に記載の半導体装置において、
前記凹状パターン及び前記凸状パターンはそれぞれ金属含有材料からなることを特徴とする半導体装置。
【請求項１３】
請求項１０又は１１に記載の半導体装置において、
前記凸状パターンは金属含有材料からなり、
前記凹状パターンは絶縁材料からなることを特徴とする半導体装置。
【請求項１４】
請求項１０又は１１に記載の半導体装置において、
前記第２の半導体基板における前記第１の半導体基板との対向面上に、前記第１のガイドパターンと対応し且つ前記第２ガイドパターンをその内部に有する第３のガイドパターンがさらに設けられており、
前記第３のガイドパターンは絶縁材料からなることを特徴とする半導体装置。
【請求項１５】
請求項９に記載の半導体装置において、  
前記第１のガイドパターンは、磁性を有する第１の材料からなり、
前記第２のガイドパターンは、前記第１の材料の有する磁性に対して引力を生じる第２の材料からなり、
前記第１のガイドパターンと前記第２のガイドパターンとが磁力により接合されていることを特徴とする半導体装置。
【請求項１６】
請求項１５に記載の半導体装置において、  
前記第１の材料及び前記第２の材料はそれぞれ、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、サマリウム（Ｓｍ）及びネオジム（Ｎｄ）のうちの少なくとも１つを含むことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、複数の半導体装置を精度良く３次元的に積層する方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、半導体装置を３次元的に積層することによって、性能向上を図る技術が提案されている。
【０００３】
３次元的に半導体装置を積層する方法としては、半導体装置の表面及び裏面のそれぞれに電気的接続部を設置することによって、上下に積層される半導体装置同士を導通させて機能向上を図る方法が一般的である。
【０００４】
しかしながら、高集積化されており且つ面積が小さくなった半導体装置を３次元的に積層させるためには、半導体装置を上下に精度良く重ね合わせなくてはならず、この重ね合わせ精度が低下すると、歩留まりが低下するという問題が生じる。
【０００５】
そこで、光学顕微鏡などを用いて、半導体装置の位置、及び上下方向の重ね合わせに必要なシフト量等を計算して、半導体装置を３次元的に重ね合わせる技術が提案されている（特許文献１参照）。
【０００６】
以下、図８を参照しながら、従来の半導体装置の３次元的積層方法、具体的には、特許文献１に開示された、上下に積層する半導体装置同士のズレ量を測定しながら３次元的に半導体装置を積層する方法について説明する。
【０００７】
図８に示すように、半導体基板６０１上には、規則的に複数のチップ領域６０２が形成されていると共に、各チップ領域６０２間にアライメントマーク６０３が形成されている。尚、複数のチップ領域６０２のうちの所定のチップ領域はサンプルチップ領域６０４に設定されている。
【０００８】
また、半導体基板６０１となるウエーハを搬送するためのウエーハホルダー６０５には基準マーク６０６が形成されている。
【０００９】
ここで、アライメントマーク６０３や基準マーク６０６の位置は既知である。
【００１０】
ウエーハ搬送装置においては、アライメントマーク６０３及び基準マーク６０６のステージ座標を光学顕微鏡などを用いて計測し、当該位置情報を演算パラメータとして統計演算を行うことによって、オフセット、ローテーション、直交度等を算出する。このような処理を、互いに貼り合わされる２枚の半導体基板のそれぞれについて行った後、ステージ上でのズレ量や搬送系でのズレ量を計算し、その結果に基づいて、基準マーク６０６の位置に対してオフセットに関する位置情報を与え、その後、２枚の半導体基板を上下に貼り合わせる。このように、基準マークを設けて統計演算を行うことによって、２枚の半導体基板を精度良く貼り合わせることができる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−１４７２５７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、前述の従来技術を用いて半導体装置のさらなる微細化及び高集積化を図るためには、アライメントマークの微細化若しくは削除、又はマーク測定のための高性能装置等が必要となる。また、貼り合わせられる２枚の半導体基板を精度良く搬送するための搬送ロボット等も必要となる。その結果、前述の従来技術には、さらなる高集積化等の進展に伴い、より一層高性能な基準マーク測定装置やロボット等が必要となり、製造コストが際限なく増大してしまうという問題が発生する。
【００１３】
また、製造コストを増大させたとしても、貼り合わせられる２枚の半導体基板の電気的接続が悪くなるという問題が発生する場合もある。
【００１４】
前記に鑑み、本発明は、製造コストの増大を抑制しつつ、半導体装置を容易且つ精度良く３次元的に積層できるようにすることを目的とする。また、貼り合わせられる２枚の半導体基板の電気的接続の信頼性を向上させることを目的とする。ここで、本発明は、前述の各目的のうち少なくとも１つを達成するものであるが、達成可能な目的が多いほど好ましいことは言うまでもない。
【課題を解決するための手段】
【００１５】
前記の目的を達成するために、本願発明者は、種々の検討を行った結果、貼り合わせられる２枚の半導体基板のそれぞれの表面に、重ね合わせ用の誘導パターン（ガイドパターン）を設けるという発明を想到した。
【００１６】
具体的には、本発明に係る半導体装置の製造方法は、２つ以上の半導体基板を基板主面垂直方向に積層した半導体装置の製造方法であって、第１の半導体基板と第２の半導体基板とを貼り合わせる際に、前記第１の半導体基板における前記第２の半導体基板との対向面上に第１のガイドパターンを設けると共に、前記第２の半導体基板における前記第１の半導体基板との対向面上に、前記第１のガイドパターンと対応する第２ガイドパターンを設けることによって、前記第１の半導体基板と前記第２の半導体基板との基板主面水平方向の位置合わせを行う。ここで、基板主面垂直方向とは、積層される各半導体基板の主面に対して実質的に垂直な方向を意味し、基板主面水平方向とは、積層される各半導体基板の主面に実質的に沿った方向を意味する。
【００１７】
本発明に係る半導体装置の製造方法によると、互いに貼り合わされる２枚の半導体基板のそれぞれの貼り合わせ面上に、重ね合わせ、つまり、基板主面水平方向の位置合わせを行うためのガイドパターンが設けられている。このため、従来の位置測定や搬送性能等を基準として、より一層高性能なマーク測定装置やロボット等の導入を必要とすることなく、言い換えると、製造コストの増大を抑制しつつ、半導体装置を容易且つ精度良く３次元的に積層することができる。
【００１８】
本発明に係る半導体装置の製造方法において、前記第１のガイドパターンは凹状パターンであり、前記第２のガイドパターンは凸状パターンであり、前記第１の半導体基板と前記第２の半導体基板とを貼り合わせる際に、前記凹状パターン及び前記凸状パターンのうちの一方における少なくとも１つの側壁に沿って、前記凹状パターン及び前記凸状パターンのうちの他方における少なくとも１つの側壁をずらしながら移動させることによって、前記第１の半導体基板と前記第２の半導体基板との基板主面水平方向の位置合わせを行ってもよい。この場合、前記凹状パターンの側壁には、前記凸状パターンを誘導するための開口部が少なくとも１つ設けられていてもよい。また、前記凹状パターン及び前記凸状パターンはそれぞれ金属含有材料から構成されていてもよいし、又は、前記凸状パターンは金属含有材料から構成されており、前記凹状パターンは絶縁材料から構成されていてもよい。或いは、前記第２の半導体基板における前記第１の半導体基板との対向面上に、前記第１のガイドパターンと対応し且つ前記第２ガイドパターンをその内部に有する第３のガイドパターンがさらに設けられており、前記第３のガイドパターンは絶縁材料から構成されていてもよい。
【００１９】
本発明に係る半導体装置の製造方法において、前記第１のガイドパターンは、磁性を有する第１の材料からなり、前記第２のガイドパターンは、前記第１の材料の有する磁性に対して引力を生じる第２の材料からなり、前記第１の半導体基板と前記第２の半導体基板とを貼り合わせる際に、前記第１のガイドパターンと前記第２のガイドパターンとを磁力により接合させてもよい。この場合、前記第１の材料及び前記第２の材料はそれぞれ、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、サマリウム（Ｓｍ）及びネオジム（Ｎｄ）のうちの少なくとも１つを含んでいてもよい。
【００２０】
本発明に係る半導体装置は、２つ以上の半導体基板を基板主面垂直方向に積層した半導体装置であって、互いに貼り合わされた第１の半導体基板及び第２の半導体基板を備え、前記第１の半導体基板における前記第２の半導体基板との対向面上に第１のガイドパターンが設けられており、前記第２の半導体基板における前記第１の半導体基板との対向面上に、前記第１のガイドパターンと対応する第２ガイドパターンが設けられており、前記第１のガイドパターン及び前記第２のガイドパターンによって、前記第１の半導体基板と前記第２の半導体基板との基板主面水平方向の位置合わせが行われている。
【００２１】
本発明に係る半導体装置によると、互いに貼り合わされた２枚の半導体基板のそれぞれの貼り合わせ面上に、重ね合わせ、つまり、基板主面水平方向の位置合わせを行うためのガイドパターンが設けられている。このため、従来の位置測定や搬送性能等を基準として、より一層高性能な基準マーク測定装置やロボット等の導入を必要とすることなく、言い換えると、製造コストの増大を抑制しつつ、半導体装置を容易且つ精度良く３次元的に積層することができる。
【００２２】
本発明に係る半導体装置において、前記第１のガイドパターンは凹状パターンであり、前記第２のガイドパターンは凸状パターンであり、前記凹状パターン及び前記凸状パターンのうちの一方における少なくとも１つの側壁と、前記凹状パターン及び前記凸状パターンのうちの他方における少なくとも１つの側壁とが接触していてもよい。この場合、前記凹状パターンの側壁には、前記凸状パターンを誘導するための開口部が少なくとも１つ設けられていてもよい。また、前記凹状パターン及び前記凸状パターンはそれぞれ金属含有材料から構成されていてもよいし、又は、前記凸状パターンは金属含有材料から構成されており、前記凹状パターンは絶縁材料から構成されていてもよい。或いは、前記第２の半導体基板における前記第１の半導体基板との対向面上に、前記第１のガイドパターンと対応し且つ前記第２ガイドパターンをその内部に有する第３のガイドパターンがさらに設けられており、前記第３のガイドパターンは絶縁材料から構成されていてもよい。
【００２３】
本発明に係る半導体装置において、前記第１のガイドパターンは、磁性を有する第１の材料からなり、前記第２のガイドパターンは、前記第１の材料の有する磁性に対して引力を生じる第２の材料からなり、前記第１のガイドパターンと前記第２のガイドパターンとが磁力により接合されていてもよい。この場合、前記第１の材料及び前記第２の材料はそれぞれ、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、サマリウム（Ｓｍ）及びネオジム（Ｎｄ）のうちの少なくとも１つを含んでいてもよい。
【発明の効果】
【００２４】
本発明によると、製造コストの増大を抑制しつつ、半導体装置を容易且つ精度良く３次元的に積層することができる。また、貼り合わせられる２枚の半導体基板の電気的接続の信頼性を向上させることができる。
【図面の簡単な説明】
【００２５】
【図１】図１（ａ）〜（ｆ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す図であって、図１（ａ）、（ｃ）、（ｄ）は断面図、図１（ｅ）、（ｆ）は平面図、図１（ｂ）は、平面図（上側）及びそれと対応する断面図（下側）を組み合わせた図である。
【図２】図２（ａ）〜（ｆ）は、第１の実施形態の第１変形例に係る半導体装置の製造方法の各工程を示す図であって、図２（ａ）、（ｃ）、（ｄ）は断面図、図２（ｅ）、（ｆ）は平面図、図２（ｂ）は、平面図（上側）及びそれと対応する断面図（下側）を組み合わせた図である。
【図３】図３（ａ）〜（ｆ）は、第１の実施形態の第２変形例に係る半導体装置の製造方法の各工程を示す図であって、図３（ａ）、（ｃ）、（ｄ）は断面図、図３（ｅ）、（ｆ）は平面図、図３（ｂ）は、平面図（上側）及びそれと対応する断面図（下側）を組み合わせた図である。
【図４】図４（ａ）〜（ｇ）は、第１の実施形態の第３変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】図５（ａ）〜（ｆ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す図であって、図５（ａ）〜（ｃ）はそれぞれ平面図であり、図５（ｄ）〜（ｆ）はそれぞれ、図５（ａ）〜（ｃ）に示す工程でのガイドパターン形成領域の断面図である。
【図６】図６（ａ）〜（ｄ）は、第２の実施形態の変形例に係る半導体装置の製造方法の各工程を示す平面図である。
【図７】図７は、第２の実施形態の変形例に係る半導体装置の断面図である。
【図８】図８は、従来の半導体装置の製造方法を示す平面図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。尚、各実施形態で使用している材料及び数値等は例示であって、それらに本発明が限定されることはない。また、本発明の技術的思想の範囲を逸脱しない範囲で、各実施形態を適宜変更することは可能であり、さらに、実施形態同士の組み合わせなども可能である。
【００２７】
（第１の実施形態）
以下、第１の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
【００２８】
図１（ａ）〜（ｆ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す図であって、図１（ａ）、（ｃ）、（ｄ）は断面図、図１（ｅ）、（ｆ）は平面図、図１（ｂ）は、平面図（上側）及びそれと対応する断面図（下側）を組み合わせた図である。
【００２９】
まず、図１（ａ）に示すように、第１の半導体基板１０１を用意する。ここで、第１の半導体基板１０１は、半導体素子の構成要素、例えばトランジスタを構成するソースドレイン領域等の形成面である第１面１０１ａと、第１面１０１ａの反対側の第２面１０１ｂとを有している。続いて、第１の半導体基板１０１の第１面１０１ａ上に、複数の絶縁膜が積層されてなる層間絶縁膜１０２を形成すると共に、当該層間絶縁膜１０２中に配線構造１０３を形成する。次に、配線構造１０３上を含む層間絶縁膜１０２上に絶縁膜１０４を成膜した後、リソグラフィー法によるパターニングにより形成されたレジストマスク（図示省略）を用いて、ドライエッチングによって絶縁膜１０４に溝を形成した後、当該溝に、例えばＴｉをバリア膜とし且つＣｕを主材料とする導電パターン１０５を例えばスパッタ法及びめっき法によって形成する。このとき、前記溝からはみ出た余分な導電材料を例えば化学機械研磨（ＣＭＰ）法により除去する。続いて、本実施形態においては、第１の半導体基板１０１の第２面１０１ｂ上に絶縁膜１０６を成膜した後、導電パターン１０５と同様の方法により、絶縁膜１０６中に導電パターン１０７を形成する。
【００３０】
尚、導電パターン１０５は、配線構造１０３のうちの最上層配線と電気的に接続するように形成される。また、導電パターン１０７は、第１の半導体基板１０１中に形成された貫通電極（図示省略）を通じて配線構造１０３と電気的に接続するように形成される。
【００３１】
次に、図１（ｂ）に示すように、導電パターン１０５上に、異なる半導体基板同士を接続するための第１のガイドパターン１０８を形成する。第１のガイドパターン１０８は、例えばＴｉをバリア膜とし且つＣｕを主材料とする。本実施形態では、第１の導電パターン１０５上を含む絶縁膜１０４上に有機膜（図示省略）を形成した後、リソグラフィー法を用いて、当該有機膜における第１の導電パターン１０５上に位置する部分に開口部を形成し、その後、例えば電解めっき法によって当該開口部に第１のガイドパターン１０８を形成した後、前記有機膜を除去する。
【００３２】
尚、第１のガイドパターン１０８の主材料として、Ｃｕに代えて、Ａｌ等の他の導電材料を用いてもよい。また、前述の有機膜を用いた方法に代えて、ドライエッチングによって第１のガイドパターン１０８を形成してもよい。
【００３３】
また、本実施形態においては、第１のガイドパターン１０８を、その平面形状がＵ字型になるように形成した。すなわち、第１のガイドパターン１０８は、凹部を有するパターン（つまり凹状パターン）であって、当該凹部を囲む壁には開口部が設けられており、それにより、当該壁の平面形状がＵ字型となっている。具体的には、本実施形態で形成した第１のガイドパターン１０８の寸法は、短辺方向寸法が約２００μｍ、長辺方向寸法が約５００μｍ、パターン幅が約５０μｍ、パターン高さが約５０μｍである。尚、第１のガイドパターン１０８のＵ字の各頂部のパターン幅については約１０μｍ程度以下に設定し、それにより、Ｕ字の開口部を拡げている。
【００３４】
尚、本実施形態においては、図１（ｂ）に示すように、第１のガイドパターン１０８を、複数の部分パターンの組み合わせとして形成しているが、これに代えて、第１のガイドパターン１０８を単一の構造体として形成してもよいことは言うまでもない。
【００３５】
次に、図１（ｃ）に示すように、第２の半導体基板１１１を用意する。第２の半導体基板１１１は、第１の半導体基板１０１と同様の構成を有している。すなわち、第２の半導体基板１１１は、半導体素子の構成要素等の形成面である第１面１１１ａと、第１面１１１ａの反対側の第２面１１１ｂとを有している。続いて、第２の半導体基板１１１の第１面１１１ａ上に、複数の絶縁膜が積層されてなる層間絶縁膜１１２を形成すると共に、当該層間絶縁膜１１２中に配線構造１１３を形成する。次に、配線構造１１３上を含む層間絶縁膜１１２上に絶縁膜１１４を成膜した後、リソグラフィー法によるパターニングにより形成されたレジストマスク（図示省略）を用いて、ドライエッチングによって絶縁膜１１４に溝を形成した後、当該溝に、例えばＴｉをバリア膜とし且つＣｕを主材料とする導電パターン１１５を例えばスパッタ法及びめっき法によって形成する。このとき、前記溝からはみ出た余分な導電材料を例えば化学機械研磨（ＣＭＰ）法により除去する。続いて、本実施形態においては、第２の半導体基板１１１の第２面１１１ｂ上に絶縁膜１１６を成膜した後、導電パターン１１５と同様の方法により、絶縁膜１１６中に導電パターン１１７を形成する。
【００３６】
尚、導電パターン１１５は、配線構造１１３のうちの最上層配線と電気的に接続するように形成される。また、導電パターン１１７は、第１の半導体基板１０１中に形成された貫通電極（図示省略）を通じて配線構造１１３と電気的に接続するように形成される。
【００３７】
次に、図１（ｃ）に示すように、導電パターン１１７上に（つまり、第２の半導体基板１１１の第２面１１１ｂ側に）、異なる半導体基板同士を接続するための第２のガイドパターン１１８を形成する。第２のガイドパターン１１８の構成材料及び形成方法は、例えば第１のガイドパターン１０８と同様である。
【００３８】
本実施形態においては、第２のガイドパターン１１８を、例えば、直径が約１００μｍ、高さが約５０μｍの円柱状パターン、つまり、凸状パターンとして形成した。
【００３９】
次に、図１（ｄ）に示すように、第１の半導体基板１０１の第１面（表面）１０１ａ側と第２の半導体基板１１１の第２面（裏面）１１１ｂ側とを貼り合わせる。
【００４０】
具体的には、まず、図１（ｅ）に示すように、第２の半導体基板１１１の第２のガイドパターン１１８が、第１の半導体基板１０１の第１のガイドパターン１０８のＵ字開口部付近に位置するように、両基板の位置合わせを実施する。続いて、第１の半導体基板１０１（正確には絶縁膜１０４の上面）と第２の半導体基板１１１（正確には絶縁膜１１６の下面）との距離を約８０μｍに保ちながら、言い換えると、高さ約５０μｍの第１のガイドパターン１０８と高さ約５０μｍの第２のガイドパターン１１８とが基板主面垂直方向に約２０μｍの高さオーバーラップするように、第２の半導体基板１１１を基板主面水平方向に移動させる。これにより、図１（ｆ）に示すように、第１の半導体基板１０１の第１のガイドパターン１０８、つまりＵ字型の凹状パターンの内側壁に沿って、第２の半導体基板１１１の第２のガイドパターン１１８つまり凸状パターンの側壁をずらしながら導電パターン１０５の方に向けて移動させることができる。このように、第１の半導体基板１０１と第２の半導体基板１１１との位置合わせを行った後、当該両基板の貼り合わせを行う。具体的には、少なくとも一方の基板の貼り合わせ面上に接着剤を塗布した後、基板同士の位置合わせを行い、その後、必要に応じて（接着剤の種類等に応じて）熱処理等のキュア（ｃｕｒｅ）を行うことによって両基板の貼り合わせを完了する。尚、当該両基板の貼り合わせが完了した時点では、第１のガイドパターン１０８つまり凹状パターンの少なくとも１つの内側壁と、第２のガイドパターン１１８つまり凸状パターンの少なくとも１つの側壁とは接触している。また、導電パターン１０５の少なくとも一部分が露出するように第１のガイドパターン１０８を形成しておくことにより、第２のガイドパターン１１８と導電パターン１０５とを接触させてもよい。
【００４１】
本実施形態では、Ｕ字型の第１のガイドパターン１０８における基板主面水平方向の開口幅が約１８０μｍである一方、第２のガイドパターン１１８における基板主面水平方向の直径が約１００μｍであるので、位置合わせ精度として、約８０μｍまでのズレが許容される。すなわち、第１の半導体基板１０１と第２の半導体基板１１１との貼り合わせ面において、第１のガイドパターン１０８における基板主面水平方向の開口幅が、第２のガイドパターン１１８における基板主面水平方向の直径よりも大きいため、位置合わせを容易に行うことができる。
【００４２】
以上に説明したように、本実施形態によると、互いに貼り合わされる２枚の半導体基板１０１及び１１１のそれぞれの貼り合わせ面上に、基板主面水平方向の位置合わせを行うためのガイドパターン１０８及び１１８が設けられている。具体的には、Ｕ字型の第１のガイドパターン１０８の内側壁に沿って、第２のガイドパターン１１８を所定位置まで移動させて、両者を接触させることができる。このため、位置合わせ精度不足に起因するコンタクト不良等を防止しながら、半導体基板１０１及び１１１を互いに貼り合わせることができる。従って、従来の位置測定や搬送性能等を基準として、より一層高性能なマーク測定装置やロボット等の導入を必要とすることなく、言い換えると、製造コストの増大を抑制しつつ、半導体装置を容易且つ精度良く３次元的に積層することができる。
【００４３】
また、本実施形態によると、第１のガイドパターン１０８及び第２のガイドパターン１１８が共に金属含有材料からなるため、半導体基板１０１及び１１１の貼り合わせにおいて第１のガイドパターン１０８と第２のガイドパターン１１８とを接触させることによって、コンタクト不良の危険性をより一層低減することができる。ここで、第１のガイドパターン１０８及び第２のガイドパターン１１８を同一の導電材料により形成すると、両者の密着性がさらに向上して、コンタクト不良の危険性をさらに低減することができる。
【００４４】
尚、本実施形態においては、第１の半導体基板１０１の第１面（表面）１０１ａ側と、第２の半導体基板１１１の第２面（裏面）１１１ｂ側とを貼り合わせた。しかし、これに代えて、積層される各半導体基板の表面側と表面側、又は積層される各半導体基板の裏面側と裏面側を貼り合わせる場合にも、各半導体基板の貼り合わせ面上にそれぞれ、対となるガイドパターンが形成されていれば、本実施形態と同様の位置合わせ精度で半導体基板同士を貼り合わせることができる。
【００４５】
また、本実施形態においては、第１の半導体基板１０１と第２の半導体基板１１１とを貼り合わせる際に、第１のガイドパターン１０８となる凹状パターンの内側壁に沿って、第２のガイドパターン１１８となる凸状パターンの側壁をずらしながら移動させた。ここで、当該凹状パターンの両内側壁に沿って当該凸状パターンの両側壁をずらしながら移動させてもよいし、又は、当該凹状パターンの一内側壁に沿って当該凸状パターンの一側壁をずらしながら移動させてもよい。或いは、本実施形態とは逆に、第２のガイドパターン１１８となる凸状パターンの少なくとも１つの側壁に沿って、第１のガイドパターン１０８となる凹状パターンの少なくとも１つの内側壁をずらしながら移動させてもよい。
【００４６】
また、本実施形態においては、第１のガイドパターン１０８の平面形状をＵ字型に加工したが、これに代えて、基板同士の貼り合わせに求められる精度に応じて、第１のガイドパターン１０８の平面形状を例えばＬ字型又はＩ字型等に変えてもよい。
【００４７】
また、本実施形態においては、第１のガイドパターン１０８の平面形状をＵ字型に加工することによって、第１のガイドパターン１０８の側壁に、第２のガイドパターン１１８（凸状パターン）を誘導するための開口部を１つ設けた。しかし、これに代えて、第１のガイドパターン１０８の平面形状を他の形状に加工することによって、第１のガイドパターン１０８の側壁に、第２のガイドパターン１１８（凸状パターン）を誘導するための開口部を２つ以上設けてもよい。
【００４８】
また、本実施形態においては、導電パターン１０５と第１のガイドパターン１０８とを別々の工程で形成したが、導電パターン１０５と第１のガイドパターン１０８とを同じ工程で同時に形成してもよい。また、導電パターン１０５として、第１の半導体基板１０１の第１面１０１ａ側の層間絶縁膜１０２中に形成された配線構造１０３のうちの最上層配線と接続するパッド部を使用してもよい。この場合、導電パターン１０５と第１のガイドパターン１０８とを同じ工程で形成することにより、第１のガイドパターン１０８もパッド部として機能させてもよい。
【００４９】
また、本実施形態においては、導電パターン１１７と第２のガイドパターン１１８とを別々の工程で形成したが、導電パターン１１７と第１のガイドパターン１１８とを同じ工程で同時に形成してもよい。或いは、導電パターン１１７及び第２のガイドパターン１１８の両者に代えて、貫通電極を用いてもよい。この場合には、新たに導電パターン１１７及び第２のガイドパターン１１８を設ける必要がなくなるという効果が得られる。
【００５０】
（第１の実施形態の第１変形例）
以下、第１の実施形態の第１変形例に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
【００５１】
図２（ａ）〜（ｆ）は、第１の実施形態の第１変形例に係る半導体装置の製造方法の各工程を示す図であって、図２（ａ）、（ｃ）、（ｄ）は断面図、図２（ｅ）、（ｆ）は平面図、図２（ｂ）は、平面図（上側）及びそれと対応する断面図（下側）を組み合わせた図である。
【００５２】
まず、第１の実施形態の図１（ａ）に示す工程と同様に、図２（ａ）に示すように、第１の半導体基板１０１を用意する。ここで、第１の半導体基板１０１は、半導体素子の構成要素、例えばトランジスタを構成するソースドレイン領域等の形成面である第１面１０１ａと、第１面１０１ａの反対側の第２面１０１ｂとを有している。続いて、第１の半導体基板１０１の第１面１０１ａ上に、複数の絶縁膜が積層されてなる層間絶縁膜１０２を形成すると共に、当該層間絶縁膜１０２中に配線構造１０３を形成する。次に、配線構造１０３上を含む層間絶縁膜１０２上に絶縁膜１０４を成膜した後、リソグラフィー法によるパターニングにより形成されたレジストマスク（図示省略）を用いて、ドライエッチングによって絶縁膜１０４に溝を形成した後、当該溝に、例えばＴｉをバリア膜とし且つＣｕを主材料とする導電パターン１０５を例えばスパッタ法及びめっき法によって形成する。このとき、前記溝からはみ出た余分な導電材料を例えば化学機械研磨（ＣＭＰ）法により除去する。続いて、本変形例においては、第１の半導体基板１０１の第２面１０１ｂ上に絶縁膜１０６を成膜した後、導電パターン１０５と同様の方法により、絶縁膜１０６中に導電パターン１０７を形成する。
【００５３】
尚、導電パターン１０５は、配線構造１０３のうちの最上層配線と電気的に接続するように形成される。また、導電パターン１０７は、第１の半導体基板１０１中に形成された貫通電極（図示省略）を通じて配線構造１０３と電気的に接続するように形成される。
【００５４】
次に、図２（ｂ）に示すように、絶縁膜１０４上及び導電パターン１０５上に絶縁膜１２１を成膜した後、例えばリソグラフィー及びドライエッチング法を用いて、絶縁膜１２１中に、導電パターン１０５を露出させる開口部１２２を形成する。開口部１２２の平面形状は扇形状であり、本変形例においては、この開口部１２２が形成された絶縁膜１２１が、異なる半導体基板同士を接続するための第１のガイドパターン（凹状パターン）となる。具体的には、本変形例で形成した開口部１２２の寸法は、扇形状の要部分の短辺方向寸法が約１００μｍ、扇形状の幅広部分の短辺方向寸法が約２００μｍ、長辺方向寸法が約４００μｍ、深さが約５０μｍである。尚、開口部１２２は、扇形状の要部分（最小幅部分）に導電パターン１０５が位置するように形成されている。
【００５５】
次に、第１の実施形態の図１（ｃ）に示す工程と同様に、図２（ｃ）に示すように、第２の半導体基板１１１を用意する。第２の半導体基板１１１は、第１の半導体基板１０１と同様の構成を有している。すなわち、第２の半導体基板１１１は、半導体素子の構成要素等の形成面である第１面１１１ａと、第１面１１１ａの反対側の第２面１１１ｂとを有している。続いて、第２の半導体基板１１１の第１面１１１ａ上に、複数の絶縁膜が積層されてなる層間絶縁膜１１２を形成すると共に、当該層間絶縁膜１１２中に配線構造１１３を形成する。次に、配線構造１１３上を含む層間絶縁膜１１２上に絶縁膜１１４を成膜した後、リソグラフィー法によるパターニングにより形成されたレジストマスク（図示省略）を用いて、ドライエッチングによって絶縁膜１１４に溝を形成した後、当該溝に、例えばＴｉをバリア膜とし且つＣｕを主材料とする導電パターン１１５を例えばスパッタ法及びめっき法によって形成する。このとき、前記溝からはみ出た余分な導電材料を例えば化学機械研磨（ＣＭＰ）法により除去する。続いて、本変形例においては、第２の半導体基板１１１の第２面１１１ｂ上に絶縁膜１１６を成膜した後、導電パターン１１５と同様の方法により、絶縁膜１１６中に導電パターン１１７を形成する。
【００５６】
尚、導電パターン１１５は、配線構造１１３のうちの最上層配線と電気的に接続するように形成される。また、導電パターン１１７は、第１の半導体基板１０１中に形成された貫通電極（図示省略）を通じて配線構造１１３と電気的に接続するように形成される。
【００５７】
次に、図２（ｃ）に示すように、導電パターン１１７上に（つまり、第２の半導体基板１１１の第２面１１１ｂ側に）、異なる半導体基板同士を接続するための第２のガイドパターン１１８を形成する。本変形例においては、第２のガイドパターン１１８を、例えば、直径が約１００μｍ、高さが約５０μｍの円柱状パターン、つまり、凸状パターンとして形成した。
【００５８】
次に、図２（ｄ）に示すように、第１の半導体基板１０１の第１面（表面）１０１ａ側と第２の半導体基板１１１の第２面（裏面）１１１ｂ側とを貼り合わせる。
【００５９】
具体的には、まず、図２（ｅ）に示すように、第２の半導体基板１１１の第２のガイドパターン１１８が、第１の半導体基板１０１の扇形状の開口部１２２（つまり第１のガイドパターン）の幅広部分付近に位置するように、両基板の位置合わせを実施する。続いて、第１の半導体基板１０１（正確には絶縁膜１０４の上面）と第２の半導体基板１１１（正確には絶縁膜１１６の下面）との距離を約８０μｍに保ちながら、第２の半導体基板１１１を基板主面水平方向に沿って移動させる。これにより、図２（ｆ）に示すように、第１の半導体基板１０１における扇形状の開口部１２２の内側壁、つまり第１のガイドパターンの内側壁に沿って、第２の半導体基板１１１の第２のガイドパターン１１８つまり凸状パターンの側壁をずらしながら、第２のガイドパターン１１８を、開口部１２２の要部分に露出する導電パターン１０５上まで移動させることができる。このように、第１の半導体基板１０１と第２の半導体基板１１１との位置合わせを行った後、当該両基板の貼り合わせを行う。具体的には、少なくとも一方の基板の貼り合わせ面上に接着剤を塗布した後、基板同士の位置合わせを行い、その後、必要に応じて（接着剤の種類等に応じて）熱処理等のキュア（ｃｕｒｅ）を行うことによって両基板の貼り合わせを完了する。尚、当該両基板の貼り合わせが完了した時点では、第２のガイドパターン１１８と導電パターン１０５とは接触している。
【００６０】
以上に説明したように、本変形例によると、第１の実施形態と同様の効果を得ることができる。すなわち、扇形状の開口部（つまり第１のガイドパターン）１２２の内側壁に沿って、第２のガイドパターン１１８を所定位置まで移動させて、第２のガイドパターン１１８と導電パターン１０５とを接触させることができる。このため、位置合わせ精度不足に起因するコンタクト不良等を防止しながら、半導体基板１０１及び１１１を互いに貼り合わせることができる。
【００６１】
尚、本変形例において、導電パターン１１７と第２のガイドパターン１１８とを別々の工程で形成したが、導電パターン１１７と第１のガイドパターン１１８とを同じ工程で同時に形成してもよい。或いは、導電パターン１１７及び第２のガイドパターン１１８の両者に代えて、貫通電極を用いてもよい。この場合には、新たに導電パターン１１７及び第２のガイドパターン１１８を設ける必要がなくなるという効果が得られる。
【００６２】
（第１の実施形態の第２変形例）
以下、第１の実施形態の第２変形例に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
【００６３】
図３（ａ）〜（ｆ）は、第１の実施形態の第２変形例に係る半導体装置の製造方法の各工程を示す図であって、図３（ａ）、（ｃ）、（ｄ）は断面図、図３（ｅ）、（ｆ）は平面図、図３（ｂ）は、平面図（上側）及びそれと対応する断面図（下側）を組み合わせた図である。
【００６４】
まず、第１の実施形態の図１（ａ）に示す工程と同様に、図３（ａ）に示すように、第１の半導体基板１０１を用意する。ここで、第１の半導体基板１０１は、半導体素子の構成要素、例えばトランジスタを構成するソースドレイン領域等の形成面である第１面１０１ａと、第１面１０１ａの反対側の第２面１０１ｂとを有している。続いて、第１の半導体基板１０１の第１面１０１ａ上に、複数の絶縁膜が積層されてなる層間絶縁膜１０２を形成すると共に、当該層間絶縁膜１０２中に配線構造１０３を形成する。次に、配線構造１０３上を含む層間絶縁膜１０２上に絶縁膜１０４を成膜した後、リソグラフィー法によるパターニングにより形成されたレジストマスク（図示省略）を用いて、ドライエッチングによって絶縁膜１０４に溝を形成した後、当該溝に、例えばＴｉをバリア膜とし且つＣｕを主材料とする導電パターン１０５を例えばスパッタ法及びめっき法によって形成する。このとき、前記溝からはみ出た余分な導電材料を例えば化学機械研磨（ＣＭＰ）法により除去する。続いて、本変形例においては、第１の半導体基板１０１の第２面１０１ｂ上に絶縁膜１０６を成膜した後、導電パターン１０５と同様の方法により、絶縁膜１０６中に導電パターン１０７を形成する。
【００６５】
尚、導電パターン１０５は、配線構造１０３のうちの最上層配線と電気的に接続するように形成される。また、導電パターン１０７は、第１の半導体基板１０１中に形成された貫通電極（図示省略）を通じて配線構造１０３と電気的に接続するように形成される。
【００６６】
次に、第１の実施形態の図１（ｂ）に示す工程と同様に、図３（ｂ）に示すように、導電パターン１０５上に、異なる半導体基板同士を接続するための第１のガイドパターン１０８を形成する。第１のガイドパターン１０８は、例えばＴｉをバリア膜とし且つＣｕを主材料とする。本変形例においては、第１のガイドパターン１０８を、その平面形状がＵ字型になるように形成した。すなわち、第１のガイドパターン１０８は、平面形状がＵ字型の凹状パターンである。具体的には、本変形例で形成した第１のガイドパターン１０８の寸法は、短辺方向寸法が約２００μｍ、長辺方向寸法が約５００μｍ、パターン幅が約５０μｍ、パターン高さが約５０μｍである。尚、第１のガイドパターン１０８のＵ字の各頂部のパターン幅については約１０μｍ程度以下に設定し、それにより、Ｕ字の開口部を拡げている。
【００６７】
尚、本変形例においては、図３（ｂ）に示すように、第１のガイドパターン１０８を、複数の部分パターンの組み合わせとして形成しているが、これに代えて、第１のガイドパターン１０８を単一の構造体として形成してもよいことは言うまでもない。
【００６８】
次に、図３（ｃ）に示すように、第２の半導体基板１１１を用意する。第２の半導体基板１１１は、第１の半導体基板１０１と同様の構成を有している。すなわち、第２の半導体基板１１１は、半導体素子の構成要素等の形成面である第１面１１１ａと、第１面１１１ａの反対側の第２面１１１ｂとを有している。続いて、第２の半導体基板１１１の第１面１１１ａ上に、複数の絶縁膜が積層されてなる層間絶縁膜１１２を形成すると共に、当該層間絶縁膜１１２中に配線構造１１３を形成する。次に、配線構造１１３上を含む層間絶縁膜１１２上に絶縁膜１１４を成膜した後、リソグラフィー法によるパターニングにより形成されたレジストマスク（図示省略）を用いて、ドライエッチングによって絶縁膜１１４に溝を形成した後、当該溝に、例えばＴｉをバリア膜とし且つＣｕを主材料とする導電パターン１１５を例えばスパッタ法及びめっき法によって形成する。このとき、前記溝からはみ出た余分な導電材料を例えば化学機械研磨（ＣＭＰ）法により除去する。続いて、本変形例においては、第２の半導体基板１１１の第２面１１１ｂ上に絶縁膜１１６を成膜した後、導電パターン１１５と同様の方法により、絶縁膜１１６中に導電パターン１１７を形成する。
【００６９】
尚、導電パターン１１５は、配線構造１１３のうちの最上層配線と電気的に接続するように形成される。また、導電パターン１１７は、第１の半導体基板１０１中に形成された貫通電極（図示省略）を通じて配線構造１１３と電気的に接続するように形成される。
【００７０】
次に、図３（ｃ）に示すように、導電パターン１１７上に（つまり、第２の半導体基板１１１の第２面１１１ｂ側に）、異なる半導体基板同士を接続するための第２のガイドパターン１３３を形成する。第２のガイドパターン１３３の構成材料及び形成方法は、例えば第１のガイドパターン１０８と同様である。本変形例においては、第２のガイドパターン１３３を、例えば、直径が約１００μｍ、高さが約５０μｍの円柱状パターン、つまり、凸状パターンとして形成した。
【００７１】
次に、図３（ｃ）に示すように、第２のガイドパターン１３３上を含む導電パターン１１７上、及び絶縁膜１１６上に、絶縁膜１３１を形成した後、絶縁膜１３１に対してドライエッチングを行うことによって、第２のガイドパターン１３３を含む領域に、例えば、短辺方向寸法が２００μｍ、長辺方向寸法が１０００μｍの溝１３２を形成する。ここで、溝１３２は、第１のガイドパターン１０８が入る大きさを有しており、溝１３２内に第２のガイドパターン１３３が設けられている。また、溝１３２が形成された絶縁膜１３１は、第３のガイドパターンとして機能する。
【００７２】
次に、図３（ｄ）に示すように、第１の半導体基板１０１の第１面（表面）１０１ａ側と第２の半導体基板１１１の第２面（裏面）１１１ｂ側とを貼り合わせる。
【００７３】
具体的には、まず、図３（ｅ）に示すように、第２の半導体基板１１１の第２のガイドパターン１３３が、第１の半導体基板１０１の第１のガイドパターン１０８のＵ字開口部付近に位置するように、両基板の位置合わせを実施する。続いて、第１の半導体基板１０１（正確には絶縁膜１０４の上面）と第２の半導体基板１１１（正確には絶縁膜１１６の下面）との距離を約７０μｍに保ちながら、第２の半導体基板１１１を基板主面水平方向に移動させる。これにより、図３（ｆ）に示すように、第１の半導体基板１０１の第１のガイドパターン１０８、つまりＵ字型の凹状パターンの内側壁に沿って、第２の半導体基板１１１の第２のガイドパターン１３３つまり凸状パターンの側壁をずらしながら導電パターン１０５の方に向けて移動させることができる。このとき、第１の半導体基板１０１の第１のガイドパターン１０８の外側壁に沿って、第２の半導体基板１１１の溝１３２つまり第３のガイドパターンの内側壁をずらしながら移動させてもよい。このように、第１の半導体基板１０１と第２の半導体基板１１１との位置合わせを行った後、当該両基板の貼り合わせを行う。具体的には、少なくとも一方の基板の貼り合わせ面上に接着剤を塗布した後、基板同士の位置合わせを行い、その後、必要に応じて（接着剤の種類等に応じて）熱処理等のキュア（ｃｕｒｅ）を行うことによって両基板の貼り合わせを完了する。尚、当該両基板の貼り合わせが完了した時点では、第１のガイドパターン１０８つまり凹状パターンの少なくとも１つの内側壁と、第２のガイドパターン１３３つまり凸状パターンの少なくとも１つの側壁とは接触している。また、導電パターン１０５の少なくとも一部分が露出するように第１のガイドパターン１０８を形成しておくことにより、第２のガイドパターン１３３と導電パターン１０５とを接触させてもよい。
【００７４】
以上に説明したように、本変形例によると、第１の実施形態と同様の効果に加えて、次のような効果を得ることができる。すなわち、第１のガイドパターン１０８に対応する２つのガイドパターン（第２のガイドパターン１３３及び第３のガイドパターン（溝１３２））を用いて、２枚の半導体基板１０１及び１１１の位置合わせを行うため、位置合わせ精度がより一層向上する。また、第３のガイドパターン（溝１３２）を絶縁膜１３１を用いて形成しているため、半導体基板１０１及び１１１の位置合わせの際に、第１のガイドパターン１０８（金属部分）の変形を最小限に抑制することができる。
【００７５】
尚、本変形例において、導電パターン１０５と第１のガイドパターン１０８とを別々の工程で形成したが、導電パターン１０５と第１のガイドパターン１０８とを同じ工程で同時に形成してもよい。また、導電パターン１０５として、第１の半導体基板１０１の第１面１０１ａ側の層間絶縁膜１０２中に形成された配線構造１０３のうちの最上層配線と接続するパッド部を使用してもよい。この場合、導電パターン１０５と第１のガイドパターン１０８とを同じ工程で形成することにより、第１のガイドパターン１０８もパッド部として機能させてもよい。
【００７６】
（第１の実施形態の第３変形例）
以下、第１の実施形態の第３変形例に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
【００７７】
図４（ａ）〜（ｇ）は、第１の実施形態の第３変形例に係る半導体装置の製造方法の各工程を示す断面図である。
【００７８】
まず、第１の実施形態の図１（ａ）に示す工程と同様に、図４（ａ）に示すように、第１の半導体基板１０１を用意する。ここで、第１の半導体基板１０１は、半導体素子の構成要素、例えばトランジスタを構成するソースドレイン領域等の形成面である第１面１０１ａと、第１面１０１ａの反対側の第２面１０１ｂとを有している。続いて、第１の半導体基板１０１の第１面１０１ａ上に、複数の絶縁膜が積層されてなる層間絶縁膜１０２を形成すると共に、当該層間絶縁膜１０２中に配線構造１０３を形成する。次に、配線構造１０３上を含む層間絶縁膜１０２上に絶縁膜１０４を成膜した後、リソグラフィー法によるパターニングにより形成されたレジストマスク（図示省略）を用いて、ドライエッチングによって絶縁膜１０４に溝を形成した後、当該溝に、例えばＴｉをバリア膜とし且つＣｕを主材料とする導電パターン１０５を例えばスパッタ法及びめっき法によって形成する。このとき、前記溝からはみ出た余分な導電材料を例えば化学機械研磨（ＣＭＰ）法により除去する。続いて、本変形例においては、第１の半導体基板１０１の第２面１０１ｂ上に絶縁膜１０６を成膜した後、導電パターン１０５と同様の方法により、絶縁膜１０６中に導電パターン１０７を形成する。
【００７９】
尚、導電パターン１０５は、配線構造１０３のうちの最上層配線と電気的に接続するように形成される。また、導電パターン１０７は、第１の半導体基板１０１中に形成された貫通電極（図示省略）を通じて配線構造１０３と電気的に接続するように形成される。
【００８０】
次に、図４（ｂ）に示すように、絶縁膜１０４上及び導電パターン１０５上に絶縁膜１４１を成膜する。
【００８１】
次に、図４（ｃ）に示すように、例えばリソグラフィー及びエッチングにより、絶縁膜１０４及び絶縁膜１４１における導電パターン１０５の近傍に、例えば深さ約２０μｍの溝１４２を形成する。
【００８２】
次に、図４（ｄ）に示すように、溝１４２の内部を含む絶縁膜１４１上に、例えばＴｉバリア膜（図示省略）及び例えばＦｅを主材料とする厚さ３０μｍの金属含有膜１４３を例えばスパッタ法により成膜する。
【００８３】
次に、図４（ｅ）に示すように、例えば化学機械研磨法により、溝１４２からはみ出た金属含有膜１４３及び絶縁膜１４１を除去することによって、絶縁膜１０４における導電パターン１０５の近傍に、例えばＦｅを主材料とする第１のガイドパターン１４４を形成する。
【００８４】
次に、図４（ｆ）に示すように、第２の半導体基板１１１を用意する。第２の半導体基板１１１は、第１の半導体基板１０１と同様の構成を有している。すなわち、第２の半導体基板１１１は、半導体素子の構成要素等の形成面である第１面１１１ａと、第１面１１１ａの反対側の第２面１１１ｂとを有している。続いて、第２の半導体基板１１１の第１面１１１ａ上に、複数の絶縁膜が積層されてなる層間絶縁膜１１２を形成すると共に、当該層間絶縁膜１１２中に配線構造１１３を形成する。次に、配線構造１１３上を含む層間絶縁膜１１２上に絶縁膜１１４を成膜した後、リソグラフィー法によるパターニングにより形成されたレジストマスク（図示省略）を用いて、ドライエッチングによって絶縁膜１１４に溝を形成した後、当該溝に、例えばＴｉをバリア膜とし且つＣｕを主材料とする導電パターン１１５を例えばスパッタ法及びめっき法によって形成する。このとき、前記溝からはみ出た余分な導電材料を例えば化学機械研磨（ＣＭＰ）法により除去する。続いて、本変形例においては、第２の半導体基板１１１の第２面１１１ｂ上に絶縁膜１１６を成膜した後、導電パターン１１５と同様の方法により、絶縁膜１１６中に導電パターン１１７を形成する。
【００８５】
尚、導電パターン１１５は、配線構造１１３のうちの最上層配線と電気的に接続するように形成される。また、導電パターン１１７は、第１の半導体基板１０１中に形成された貫通電極（図示省略）を通じて配線構造１１３と電気的に接続するように形成される。
【００８６】
次に、図４（ｆ）に示すように、第１のガイドパターン１４４と同様の形成方法によって、つまり、スパッタや化学機械研磨等を用いて、絶縁膜１１６における導電パターン１１７の近傍に、例えばＦｅ2 Ｏ3 を主材料とする第２のガイドパターン１５１を形成する。
【００８７】
次に、図４（ｇ）に示すように、第１の半導体基板１０１の第１面（表面）１０１ａ側と第２の半導体基板１１１の第２面（裏面）１１１ｂ側とを貼り合わせる。このとき、第１のガイドパターン１４４と第２のガイドパターン１５１とを磁力により結合させることにより、２枚の半導体基板１０１及び１１１を磁気によって貼り合わせることができる。当該両基板の貼り合わせが完了した時点では、第１の半導体基板１０１の導電パターン１０５と、第２の半導体基板１１１の導電パターン１１７とは接触している。
【００８８】
以上に説明したように、本変形例によると、第１の実施形態と同様の効果に加えて、次のような効果を得ることができる。すなわち、磁性を用いて２枚の半導体基板１０１及び１１１の位置合わせを行うことができるので、搬送における位置合わせ精度を向上させることなく、第１のガイドパターン１４４と第２のガイドパターン１５１とを磁力により結合させて、２枚の半導体基板１０１及び１１１の電気的コンタクトを実現することができる。
【００８９】
尚、本変形例において、第１のガイドパターン１４４としてＦｅを用い、第２のガイドパターン１５１としてＦｅ2 Ｏ3 を用いた。しかし、ガイドパターン１４４及び１５１の一方が磁性を有する材料から構成されており、ガイドパターン１４４及び１５１の他方が、当該材料の有する磁性に対して引力を生じる材料から構成されていれば、各ガイドパターン１４４及び１５１の材料は特に限定されない。具体的には、ガイドパターン１４４及び１５１の材料として、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、サマリウム（Ｓｍ）及びネオジム（Ｎｄ）のうちの少なくとも１つを用いてもよい。
【００９０】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
【００９１】
図５（ａ）〜（ｆ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す図であって、図５（ａ）〜（ｃ）はそれぞれ平面図であり、図５（ｄ）〜（ｆ）はそれぞれ、図５（ａ）〜（ｃ）に示す工程でのガイドパターン形成領域の断面図である。
【００９２】
まず、図５（ａ）及び（ｄ）に示すように、第１の半導体基板２０１となるウエーハの裏面におけるチップ間領域に、例えば、それぞれ幅が５００μｍ、深さが１００μｍの５本の溝２０２を第１のガイドパターンとして形成する。ここで、溝２０２の１本は、長さが１４０ｍｍであり、溝２０２の２本は、長さが１００ｍｍであり、溝２０２の２本は、長さが５０ｍｍである。
【００９３】
一方、図５（ｂ）及び（ｅ）に示すように、第２の半導体基板２１１となるウエーハの表面におけるチップ間領域に、それぞれ幅が４８０μｍ、高さが８０μｍ、長さが４００μｍの５つの凸型突起物２１２を第２のガイドパターンとして形成する。ここで、溝２０２の深さよりも、凸型突起物２１２の高さを低くしておくことにより、後述するウエーハ同士の貼り合わせにおける結合部の結合を容易にすることができる。
【００９４】
次に、図５（ｃ）及び（ｆ）に示すように、半導体基板２０１及び２１１となるウエーハ同士を重ね合わせるために、第１の半導体基板２０１の溝２０２に第２の半導体基板２１１の凸型突起物２１２をはめ込み、第１の半導体基板２０１の溝２０２に沿って、第２の半導体基板２１１の凸型突起物２１２を移動させ、凸型突起物２１２を所望の位置で停止させる。これにより、第１の半導体基板２０１と第２の半導体基板２１１とを精度良く重ね合わせることができる。
【００９５】
尚、本実施形態において、溝２０２及び凸型突起物２１２の数を５つとしたが、これらの数は、１つ以上であれば特に限定されない。また、溝２０２の一端を、第１の半導体基板２０１となるウエーハのエッジから形成しているが、溝２０２の両端が当該ウエーハ内部で終端していてもよい。
【００９６】
また、本実施形態において、第１の半導体基板２０１となるウエーハと、第２の半導体基板２１１となるウエーハとの間、特に、溝２０２と凸型突起物２１２との結合部分では、十分に絶縁性が確保されていることが好ましい。そのため、例えば、第１の半導体基板２０１となるウエーハにおける溝２０２の側壁及び底部を絶縁膜によって覆ったり、又は、当該ウエーハにおける溝２０２の周辺を絶縁性材料によって覆ったりすることが好ましい。或いは、第２の半導体基板２１１となるウエーハにおける凸型突起物２１２を絶縁性材料を用いて形成したり、又は、当該ウエーハにおける凸型突起物２１２の周辺を絶縁性材料によって覆ったりすることが好ましい。
【００９７】
また、本実施形態において、第１の半導体基板２０１となるウエーハの溝２０２と第２の半導体基板２１１となるウエーハの凸型突起物２１２との結合部分は、貼り合わされたウェハ積層体を切断（ダイシング）するためのダイシング領域、又はダイシング領域とシールリング領域との間に形成されることが好ましい。すなわち、半導体装置の小型化に寄与するためには、チップ領域の面積を十分に確保することが必要となるため、チップ領域とは関係無い領域に、前記結合部分を設けることが好ましい。
【００９８】
（第２の実施形態の変形例）
以下、本発明の第２の実施形態の変形例に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
【００９９】
図６（ａ）〜（ｄ）は、第２の実施形態の変形例に係る半導体装置の製造方法の各工程を示す平面図である。
【０１００】
まず、図６（ａ）に示すように、第１の半導体基板２０１となるウエーハの裏面におけるチップ間領域に、例えば５本のＬ字状の溝２０２を第１のガイドパターンとして形成する。ここで、各溝２０２は、例えば溝幅５００μｍの第１部分２０２ａと、例えば溝幅３００μｍの第２部分２０２ｂとからなる。
【０１０１】
一方、図６（ｂ）に示すように、第２の半導体基板２１１となるウエーハの表面におけるチップ間領域に、それぞれ幅が２８０μｍの５つの凸型突起物２１２を第２のガイドパターンとして形成する。
【０１０２】
次に、図６（ｃ）に示すように、半導体基板２０１及び２１１となるウエーハ同士を重ね合わせるために、第１の半導体基板２０１の溝２０２の第１部分２０２ａに第２の半導体基板２１１の凸型突起物２１２をはめ込み、当該第１部分２０２ａに沿って、凸型突起物２１２をＬ字状の溝２０２のコーナー部まで移動させる。続いて、図６（ｄ）に示すように、凸型突起物２１２を溝２０２の第２部分２０２ｂに沿って移動させ、凸型突起物２１２を所望の位置で停止させる。これにより、第１の半導体基板２０１と第２の半導体基板２１１とを精度良く重ね合わせることができる。
【０１０３】
以上に説明した本変形例によると、第２の実施形態と同様の効果に加えて、次のような効果が得られる。すなわち、第２の半導体基板２１１の凸型突起物２１２が最初にはめ込まれる第１の半導体基板２０１の溝２０２が、幅広の第１部分２０２ａであるので、最初のウエーハ重ね合わせを容易に行うことができる。また、凸型突起物２１２を溝２０２の第１部分２０２ａから幅細の第２部分２０２ｂへと移動させて所望の位置で停止させるため、重ね合わせ精度を向上させることができる。
【０１０４】
尚、第２の実施形態又はその変形例において、図５（ａ）〜（ｆ）又は図６（ａ）〜（ｄ）に示すウエーハレベルでのガイドパターンに加えて、第１の実施形態又はその変形例で説明したような、チップレベルでのガイドパターンを設けてもよい。例えば、図７に示すように、溝２０２が形成された第１の半導体基板２０１となるウエーハに、凹状ガイドパターンを含む配線構造体２０３を形成し、凸型突起物２１２が形成された第２の半導体基板２１１となるウエーハに、凸状ガイドパターンを含む配線構造体２１３を形成してもよい。このようにすると、半導体基板２０１及び２１１となるウエーハ同士の重ね合わせ精度を向上させることができると共に、半導体基板２０１及び２１１間の電気的コンタクトをより確実にすることができるので、歩留まりが向上する。この場合、ウエーハレベルでの凸状ガイドパターンである凸型突起物２１２の高さを、チップレベルでの凸状ガイドパターンの高さよりも高くしておくことが好ましい。
【０１０５】
また、第１の実施形態若しくはその変形例又は第２の実施形態若しくはその変形例において、チップとチップとの積層又はウエーハとウエーハとの積層について説明したが、これらの実施形態又はその変形例を相互に組み合わせることによって、チップとウエーハとの積層を同様に実施することが可能であることは言うまでもない。
【産業上の利用可能性】
【０１０６】
以上に説明したように、本発明は、２枚以上の半導体基板を上下に重ね合わせる際に、基板主面水平方向の位置合わせを精度よく行う方法として有用である。
【符号の説明】
【０１０７】
１０１    第１の半導体基板
１０１ａ  第１面
１０１ｂ  第２面
１０２    層間絶縁膜
１０３    配線構造
１０４    絶縁膜
１０５    導電パターン
１０６    絶縁膜
１０７    導電パターン
１０８    第１のガイドパターン
１１１    第２の半導体基板
１１１ａ  第１面
１１１ｂ  第２面
１１２    層間絶縁膜
１１３    配線構造
１１４    絶縁膜
１１５    導電パターン
１１６    絶縁膜
１１７    導電パターン
１１８    第２のガイドパターン
１２１    絶縁膜
１２２    開口部
１３１    絶縁膜
１３２    溝
１３３    第２のガイドパターン
１４１    絶縁膜
１４２    溝
１４３    金属含有膜
１４４    第１のガイドパターン
１５１    第２のガイドパターン
２０１    第１の半導体基板
２０２    溝
２０２ａ  第１部分
２０２ｂ  第２部分
２０３    配線構造体
２１１    第２の半導体基板
２１２    凸型突起物
２１３    配線構造体
【図１】
2011165857.tif 000003
【図２】
2011165857.tif 000004
【図３】
2011165857.tif 000005
【図４】
2011165857.tif 000006
【図５】
2011165857.tif 000007
【図６】
2011165857.tif 000008
【図７】
2011165857.tif 000009
【図８】
2011165857.tif 000010