(57)【要約】【課題】不用意に流れる大電流を急激に遮断することに起因する素子の破壊から回路を十全に保護することが可能な信号出力回路を提供する。【解決手段】外部電源に接続される電源端子１０１，１０２から供給される回路電源によって作動し出力端子１０３から出力信号i-OUTを出力するように構成され、出力信号の状態から異常を検出して異常検出信号を発するモニタ回路部１３０と、モニタ回路部１３０が発した異常検出信号に応じて出力信号の出力バッファ回路１１０における既定の電流経路を遮断する電流遮断回路部１５０とを備えた信号出力回路１００であって、電流遮断回路部１５０は、モニタ回路部１３０からの異常検出信号（Short Flag）を受けたときに電流経路を流れている電流が漸減して遮断に到るような遮断特性を呈して遮断されるように制御する遮断特性制御回路部１６０を備えた。【選択図】  図１
2011244149.tif 000002
【特許請求の範囲】
【請求項１】
外部電源に接続される電源端子から供給される回路電源によって作動し出力端子から出力信号を出力するように構成され、前記出力信号の状態から異常を検出して異常検出信号を発するモニタ回路部と、前記モニタ回路部が発した異常検出信号に応じて前記出力信号の出力バッファ回路における既定の電流経路を遮断する電流遮断回路部とを備えた信号出力回路であって、
前記電流遮断回路部は、前記モニタ回路部からの前記異常検出信号を受けたときに前記電流経路を流れている電流が漸減して遮断に到るような遮断特性を呈して遮断されるように制御する遮断特性制御回路部を備えていることを特徴とする信号出力回路。
【請求項２】
前記遮断特性制御回路部は、前記回路電源に共通接続されて並列に設けられた複数のトランジスタを含んで構成された前記出力バッファ回路の前記トランジスタを前記モニタ回路からの前記異常検出信号を受けた時点から既定の時間間隔で順次ターンオフさせることによって前記電流経路を流れている電流が段階的に漸減して遮断に到るような遮断特性を呈するように制御することを特徴とする請求項１に記載の信号出力回路。
【請求項３】
前記遮断特性制御回路部は、前記回路電源に接続されて設けられたトランジスタを含んで構成された前記出力バッファ回路の前記トランジスタを前記モニタ回路からの前記異常検出信号を受けた時点から既定の時定数をもってターンオフさせることによって前記電流経路を流れている電流が連続的に漸減して遮断に到るような遮断特性を呈するように制御することを特徴とする請求項１に記載の信号出力回路。
【請求項４】
前記出力バッファ回路は、前記出力端子にボンディングワイヤまたは再配線層によって接続されていることを特徴とする請求項１乃至３の何れか一項に記載の信号出力回路。
【請求項５】
前記電源端子に接続された静電放電保護回路を更に備えていることを特徴とする請求項１乃至４の何れか一項に記載の信号出力回路。
【請求項６】
前記トランジスタはＭＯＳトランジスタであることを特徴とする請求項１乃至５の何れか一項に記載の信号出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路保護機能を備えた信号出力回路に関し、より詳細には、外部端子に高い電源電圧が印加され或いは回路の何れかの部位がグランド電位と短絡した場合等に、回路を高電圧或いは大電流による破壊から保護することができる信号出力回路に関する。
【背景技術】
【０００２】
近年、例えば、デジタル信号の出力回路、一般的なアナログ信号出力用オペアンプ、オーディオアナログ信号用オペアンプ、ビデオ信号出力アンプ、スピーカーアンプ、ヘッドホンアンプ、乃至は、アナログレファレンス信号出力回路等のような種々の形態を採り得る信号出力回路は、少なくとも部分的には、半導体集積回路製造技術によって製造されることが多い。
そして、一般的には半導体集積回路として構成されるこのような信号出力回路は、プリント基板に実装する際して、或いは使用するために他の外部機器と接続するに際して、その外部端子が、正規に対応する接続部ではない高電源電圧やグランド電位の導体部に誤って接触してしまう場合がある。
【０００３】
上述のような不用意な接触が生じたときには、特に、この信号出力回路が通常の動作状態で大電流を流し込む必要がある回路（例えば、Ｄ級アンプやビデオ出力アンプなど）である場合、ショートした外部端子と電源間には数十アンペアもの大電流が流れることもある。このような大電流が流れると、その信号出力回路のみならず周辺の素子までも破壊されてしまうことがある。このため、上述のように大電流が流れてしまうおそれがある信号出力回路部を有する半導体集積回路においては、回路を保護するために異常検出回路を搭載するのが一般的である。このような異常検出回路を搭載して回路を保護することができるようにした保護回路も既に種々提案されている（例えば、特許文献１参照）。
【０００４】
図７は回路保護機能を備えた従来の信号出力回路を示す回路図である。尚、図７を参照して以下に説明する回路は、特許文献１に開示された回路とその構成が概略同様のものであるが、ここでは、後に図８をも伴って現象の細部について更に解析的に言及する。
この信号出力回路７００は、正極電位ＶＤＤおよびグランド電位ＶＳＳの電源によって駆動される。この電源の上記ＶＤＤ−ＶＳＳ間には電源を平滑化するための平滑コンデンサＣ１が付加されている。
【０００５】
信号出力回路７００の外部端子である正極側の電源端子７０１，負極側の電源端子７０２、および、出力端子７０３は、半導体集積回路である信号出力回路７００における出力バッファ回路７１０の各対応部とボンディングワイヤＷ１，Ｗ２，Ｗ３によって接続されている。
即ち、信号出力回路７００の正極側の電源端子７０１は、ボンディングワイヤＷ１によって出力バッファ回路７１０の正極側の電源端子７１１に接続されている。また、信号出力回路７００の負極側の電源端子７０２は、ボンディングワイヤＷ２によって出力バッファ回路７１０の負極側の電源端子７１２に接続されている。更に、信号出力回路７００の出力端子７０３は、ボンディングワイヤＷ３によって出力バッファ回路７１０の出力端子７１３に接続されている。
【０００６】
出力バッファ回路７１０は、Ｐ型ＭＯＳトランジスタＴr1pおよびＮ型ＭＯＳトランジスタＴr1nによって構成され、駆動回路（Pre-Buffer）７２０で生成された信号Ｖg1pとVg1nを入力として出力端子７０３に出力する。
信号出力回路７００には、更に、出力端子７０３から出力バッファ回路７１０に流れる電流や出力端子７０３の電圧値をモニタして既定の閾値を越えるとショート検出状態と判定するためのモニタ回路（Monitor）７３０、および、信号出力回路７００を効果的に静電放電（ＥＳＤ：Electro Static Discharge）による破壊から保護する電源クランプ回路（Power Clamp）７４０が設けられている。
【０００７】
図８は図７の信号出力回路の動作を説明するためのタイミングチャートである。
例えば、図７の信号出力回路７００がスイッチング動作する出力バッファ回路である場合、外部端子（出力端子７０３）にショートが発生する時点t1以前の期間では、出力バッファ回路７１０の出力端子はＶＤＤとグランド電位との２値の電圧i-OUTを出力する。
時刻t1で、出力端子７０３が電源電圧ＶＤＤにショートすると、モニタ回路（Monitor）で予め設定した閾値を超えることで異常状態を検出しショート検出信号（Short Flag）がハイレベル「Ｈ」になる。このショート検出信号は駆動回路（Pre-Buffer）７２０に供給される。駆動回路（Pre-Buffer）７２０はこれを受けてその出力信号であるVg1pおよびVg1nによってトランジスタＴr1pおよびＴｒ1nをオフとなるように制御して、出力バッファ回路７１０における電流の流路を断つ。
【０００８】
このとき出力端子に接続されたボンディングワイヤＷ２がインダクタとして作用することによって蓄積された電磁エネルギーは、電流としてＰ型ＭＯＳトランジスタＴr1pに寄生するダイオードＤ1pを通して出力バッファ回路７１０の正極側の電源端子７１１流れ込む。更に、この電流はボンディングワイヤＷ１を通って平滑コンデンサＣ１に流れ込んだり、信号出力回路７００である半導体集積回路内部に搭載されている既述の電源クランプ回路（Power Clamp）７４０に流れ込んだりすることでグランド電位に抜けていく。
【０００９】
ここで、出力バッファ回路７１０の出力端子７１３の電位i-OUTは、大電流を流し込むために出力バッファ回路７１０の正極側の電源端子７１１よりも寄生のダイオードＤ1pでの電圧降下に相当する分（例えば、約２．０Ｖ）だけ高い電圧に上昇する。
一方で、Ｎ型ＭＯＳトランジスタＴr1nがショート検出により突然オフすることで出力バッファ回路７１０の負極側の電源端子７１２に流れ込んでいた電流が突然遮断されるため、ボンディングワイヤＷ３によるインダクタの逆起電力により、この電源端子７１２の電圧は信号出力回路７００の負極側の電源端子７０２電圧VSSに対して急激に低下する。
【００１０】
上述のようにして出力バッファ回路７１０のＮ型ＭＯＳトランジスタＴr1nでは、ソースドレイン間の電位差が急激に広がるためスナップバック（Snapback）が発生し、電源クランプ回路（Power Clamp）７４０によって流しきることのできない電流がここを流れるようになる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−８１３０７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかし、一般的にＮ型ＭＯＳトランジスタはスナップバックを起こした後ある一定以上の大電流を流すと破壊に至ることが知られている。この破壊電流は２アンペア乃至５アンペア程度であるが、デバイスごとの製造条件による個体差や温度の影響を強く受ける。従って、この破壊電流以上の電流が流れ込んだ場合には、信号出力回路７００である半導体集積回路を破壊してしまうおそれがあり、当該回路を十全に保護することが難しいという問題がある。
本発明はこのような状況に鑑みてなされたものであり、出力端子に電源あるいはグランド電位がショートした場合等のように不用意に流れる大電流を急激に遮断することに起因する素子の破壊から回路を十全に保護することが可能な信号出力回路を提供することをその目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するべく、ここに次のような技術を提案する。
即ち、外部電源に接続される電源端子から供給される回路電源によって作動し出力端子から出力信号を出力するように構成され、前記出力信号の状態から異常を検出して異常検出信号を発するモニタ回路部と、前記モニタ回路部が発した異常検出信号に応じて前記出力信号の出力バッファ回路における既定の電流経路を遮断する電流遮断回路部とを備えた信号出力回路であって、
前記電流遮断回路部は、前記モニタ回路部からの前記異常検出信号を受けたときに前記電流経路を流れている電流が漸減して遮断に到るような遮断特性を呈して遮断されるように制御する遮断特性制御回路部を備えるようするというものである。
【００１４】
上述の技術を原理的側面から概観すれば、次のようなものであるといえる。
即ち、電流遮断回路部において、その遮断特性制御回路部で、異常電流が漸減するように制御する。このための一つの手法として、異常電流の電流経路を遮断するに適用する素子としての、例えば複数に分割された各個の電流経路に介挿された各トランジスタを、順次段階的にターンオフさせる。これにより電流経路の総体で見たときのトランジスタのオン抵抗が実効的に段階的に大きくなるように制御されることになる。
【００１５】
この順次のターンオフ動作におけるトランジスタに流れ込む電流は以下に示す数式（１）より表される。数式（１）の右辺の分母が上記電流経路の総体で見たときのトランジスタ（全トランジスタの総体）のオン抵抗である。従って、各トランジスタを順次段階的にターンオフさせるか、或いは、トランジスタのオン抵抗を漸増させれば、電流経路を流れる電流値は漸減する傾向を辿ることが明らかである。
【００１６】
【数１】
2011244149.tif 000003
【００１７】
このため、以下の数式（２）により表されるボンディングワイヤ（インダクタとして作用）に蓄えられる電磁エネルギーも漸減させることができる。従って、電磁エネルギーの放出に起因して生じる逆起電力も小さな値に留まり、出力端子とグランド端子間の電位差の広がり（i-OUT−i-VSS）を大幅に抑制することができる。よって、出力バッファ回路のＮ型ＭＯＳトランジスタＴr1nがスナップバックを生じ難くすることが可能となる。
【００１８】
【数２】
2011244149.tif 000004
【００１９】
以下には、より具体的な場合を含み、提案技術を要約的に列記する。
（１）外部電源に接続される電源端子から供給される回路電源によって作動し出力端子から出力信号を出力するように構成され、前記出力信号の状態から異常を検出して異常検出信号を発するモニタ回路部と、前記モニタ回路部が発した異常検出信号に応じて前記出力信号の出力バッファ回路における既定の電流経路を遮断する電流遮断回路部とを備えた信号出力回路であって、
前記電流遮断回路部は、前記モニタ回路部からの前記異常検出信号を受けたときに前記電流経路を流れている電流が漸減して遮断に到るような遮断特性を呈して遮断されるように制御する遮断特性制御回路部を備えていることを特徴とする信号出力回路。
【００２０】
上記（１）の信号出力回路では、外部電源に接続される電源端子から供給される回路電源によって作動し出力端子から出力信号を出力するように構成され、前記出力信号の状態から異常を検出して異常検出信号を発するモニタ回路部と、前記モニタ回路部が発した異常検出信号に応じて前記出力信号の出力バッファ回路における既定の電流経路を遮断する電流遮断回路部とを備えている。
そして、その電流遮断回路部は、遮断特性制御回路部を備え、この遮断特性制御回路部により、前記モニタ回路部からの前記異常検出信号を受けたときに前記電流経路を流れている電流が漸減して遮断に到るような遮断特性を呈して遮断されるように制御する。
【００２１】
（２）前記遮断特性制御回路部は、前記回路電源に共通接続されて並列に設けられた複数のトランジスタを含んで構成された前記出力バッファ回路の前記トランジスタを前記モニタ回路からの前記異常検出信号を受けた時点から既定の時間間隔で順次ターンオフさせることによって前記電流経路を流れている電流が段階的に漸減して遮断に到るような遮断特性を呈するように制御することを特徴とする（１）の信号出力回路。
上記（２）の信号出力回路では、（１）の信号出力回路において特に、前記遮断特性制御回路部は、前記回路電源に共通接続されて並列に設けられた複数のトランジスタを含んで構成された前記出力バッファ回路の前記トランジスタを前記モニタ回路からの前記異常検出信号を受けた時点から既定の時間間隔で順次ターンオフさせることによって前記電流経路を流れている電流が段階的に漸減して遮断に到るような遮断特性を呈するように制御する。
【００２２】
（３）前記遮断特性制御回路部は、前記回路電源に接続されて設けられたトランジスタを含んで構成された前記出力バッファ回路の前記トランジスタを前記モニタ回路からの前記異常検出信号を受けた時点から既定の時定数をもってターンオフさせることによって前記電流経路を流れている電流が連続的に漸減して遮断に到るような遮断特性を呈するように制御することを特徴とする（１）の信号出力回路。
上記（３）の信号出力回路では、（１）の信号出力回路において特に、前記遮断特性制御回路部は、前記回路電源に接続されて設けられたトランジスタを含んで構成された前記出力バッファ回路の前記トランジスタを前記モニタ回路からの前記異常検出信号を受けた時点から既定の時定数をもってターンオフさせることによって前記電流経路を流れている電流が連続的に漸減して遮断に到るような遮断特性を呈するように制御する。
【００２３】
（４）前記出力バッファ回路は、前記出力端子にボンディングワイヤまたは再配線層によって接続されていることを特徴とする（１）乃至（３）の何れか一の信号出力回路。
上記（４）の信号出力回路では、（１）乃至（３）の何れか一の信号出力回路において特に、前記出力バッファ回路は、前記出力端子にボンディングワイヤまたは再配線層によって接続されている。
【００２４】
（５）前記電源端子に接続された静電放電保護回路を更に備えていることを特徴とする（１）乃至（４）の何れか一の信号出力回路。
上記（５）の信号出力回路では、（１）乃至（４）の何れか一の信号出力回路において特に、前記電源端子に接続された静電放電保護回路を更に備えている。
（６）前記トランジスタはＭＯＳトランジスタであることを特徴とする（１）乃至（５）の何れか一の信号出力回路。
上記（６）の信号出力回路では、（１）乃至（５）の何れか一の信号出力回路において特に、前記トランジスタはＭＯＳトランジスタである。
【発明の効果】
【００２５】
以上説明したように、本発明によれば、出力端子に電源あるいはグランド電位がショートした場合等のように不用意に流れる大電流を急激に遮断することに起因する素子の破壊から回路を十全に保護することが可能な信号出力回路を提供することすることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一つの実施の形態としての信号出力回路を表す回路図である。
【図２】図１の信号出力回路における遮断特性制御回路部として機能する駆動回路の回路図である。
【図３】図１の信号出力回路の動作を説明するためのタイミングチャートである。
【図４】本発明の他の実施の形態としての信号出力回路を表す回路図である。
【図５】図４の信号出力回路における遮断特性制御回路部として機能する駆動回路の回路図である。
【図６】図４の信号出力回路の動作を説明するためのタイミングチャートである。
【図７】回路保護機能を備えた従来の信号出力回路を示す回路図である。
【図８】図７の信号出力回路の動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【００２７】
以下、図面を参照して本発明の実施の形態について詳細に説明するこれにより本願発明を明らかにする。
（実施の形態１）
図１は本発明の一つの実施の形態としての信号出力回路を表す回路図である。
この信号出力回路１００は、正極電位ＶＤＤおよびグランド電位ＶＳＳの外部電源に接続される正極側の電源端子１０１および負極側の電源端子１０２と、更に、出力端子１０３とを備えている。
そして、信号出力回路１００は、これらの電源端子１０１および１０２から供給される回路電源によって作動し、出力端子１０３から出力信号i-OUTを出力するように構成されている。
更に、出力信号i-OUTの状態（電流値或いは電圧値）から異常を検出して異常検出信号（Short Flag）を発するモニタ回路部（Monitor）１３０と、モニタ回路部１３０が発した異常検出信号（Short Flag）に応じて出力信号i-OUTの出力バッファ回路１１０における既定の電流経路を遮断する電流遮断回路部１５０とを備えている。
【００２８】
電流遮断回路部１５０は、Ｐ型のＭＯＳトランジスタＴr1pとＮ型のＭＯＳトランジスタＴr1nとの直列接続体、同様の、Ｐ型のＭＯＳトランジスタＴr2pとＮ型のＭＯＳトランジスタＴr2nとの直列接続体、…、Ｐ型のＭＯＳトランジスタＴrmpとＮ型のＭＯＳトランジスタＴrmnとの直列接続体が、回路電源の正極電位ＶＤＤおよびグランド電位ＶＳＳ間に複数並列に共通接続された構成部分を有している。そして、この構成部分は、上述の電流経路に該当すると共に出力バッファ回路１１０としての機能部とも重畳する（機能を兼ねている）。
電流遮断回路部１５０は、更に、モニタ回路１３０からの異常検出信号（Short Flag）を受けたときに電流経路を流れている電流が漸減して遮断に到るような遮断特性を呈して遮断されるように制御する遮断特性制御回路部１６０を備えている。
【００２９】
図１の信号出力回路１００では、出力バッファ回路１１０の各ＭＯＳトランジスタＴr1p、Ｔr2p、…、Ｔrmp、Ｔr1n、Ｔr2n、…、Ｔrmnを駆動する駆動回路（Pre-Buffer）１２０が上述の遮断特性制御回路部１６０として機能するように構成されている。各ＭＯＳトランジスタＴr1p、Ｔr2p、…、Ｔrmp、Ｔr1n、Ｔr2n、…、Ｔrmnにはそれらに寄生するダイオードD1p、D2p、…、Dmp、 D1n、D2n、…、Dmn、が通常の如く実効的に付加されることになる。
【００３０】
そして、遮断特性制御回路部１６０としての駆動回路（Pre-Buffer）１２０から、各独立に制御可能なコントロール信号Vg1p,Vg2p,…,Vgmp, Vg1n,Vg2n,…,Vgmnが生成され、これらのコントロール信号Vg1p,Vg2p,…,Vgmp, Vg1n,Vg2n,…,Vgmnが電流遮断回路部１５０としての出力バッファ回路１１０における各対応するＭＯＳトランジスタＴr1p、Ｔr2p、…、Ｔrmp、Ｔr1n、Ｔr2n、…、Ｔrmnに供給され、それらのオン・オフが制御される。
【００３１】
尚、図１のとおり、出力バッファ回路１１０の正極側の電源端子１１１（i-VDD）と負極側の電源端子（i-VSS）１１２間には、静電放電保護回路としての電源クランプ回路（Power Clamp）１４０が更に接続されている。
図１の信号出力回路１００を既述の図７の信号出力回路７００との比較という局面で見ると、図７における出力バッファ回路７１０のＭＯＳトランジスタＴr1pとＴr1nが図１の信号出力回路１００ではｍ分割されて（実効的にｍ系統に分配されて）、それらを駆動するためのコントロール信号Vg1p,Vg2p,…,Vgmp, Vg1n,Vg2n,…,Vgmnが独立に制御され得るという点で対照的である。
尚、外部電源ＶＤＤ−ＶＳＳ間には電源を平滑化するための平滑コンデンサＣ１が付加されている点は、図７と変わりが無い。
【００３２】
図２は図１の信号出力回路１００における遮断特性制御回路部１６０として機能する駆動回路（Pre-Buffer）１２０の構成を表す回路図である。
この実施形態における駆動回路（Pre-Buffer）１２０には、電流遮断回路部１５０としても機能する出力バッファ回路１１０における各ＭＯＳトランジスタＴr1p、Ｔr2p、…、Ｔrmpに対応するＯＲ回路o1,o2,・・・,omが設けられている。
更に、ショート検出信号（Short Flag）を順次段階的に遅延させる直列接続された複数の遅延回路 d1、d2、…、dmが設けられている。各遅延回路d1、d2、…、dmによりShort Flagの立ち上りエッジのタイミングが段階的に遅延された複数の各段の遅延信号を得る。
これら複数の各段の遅延信号は、各対応するＯＲ回路o1,o2,・・・,omにそれらの各一方の入力としてそれぞれ供給される。
【００３３】
更にまた、出力バッファ回路１１０の各ＭＯＳトランジスタＴr1p、Ｔr2p、…、Ｔrmpを動作させる、例えば音声信号等の本来の出力信号となるべき情報を担っている信号Vgが、各ＯＲ回路o1,o2,・・・,omにそれらの各他方の入力としてそれぞれ供給される。
上述のような構成の遮断特性制御回路部１６０として機能する駆動回路（Pre-Buffer）１２０からは、その各ＯＲ回路o1,o2,・・・,omから、出力Vg1p、Vg2p、…、Vgmpが出力されて各対応するＰ型ＭＯＳトランジスタＴr1p、Ｔr2p、…、Ｔrmpにそれらのコントロール信号として供給される。
また、図示は省略されているが、N型MOSトランジスタＴr1ｎ、Ｔr2ｎ、…、Ｔrmnをコントロールする信号Vg1n、Vg2n、…、Vgmnも同様の遮断特性制御回路部を通して生成される。
【００３４】
図３は図１の信号出力回路の動作を説明するためのタイミングチャートである。
出力端子１０３が電源の正極電位ＶＤＤあるいはグランド電位ＶＳＳにショートして出力バッファ回路１１０に流れる電流や出力端子１１３の電圧値がモニタ回路（Monitor）１３０においてあらかじめ設定された閾値を越える以前、即ち、正常時は、図３におけるショート検出信号（Short Flag）がロウレベル「Ｌ」である。
【００３５】
このため、各ＯＲ回路o1,o2,・・・,omの出力はVg1p＝Vg2p＝…＝Vgmp＝Vgとなり、これらがＰ型ＭＯＳトランジスタにコントロール信号として供給される。即ち、出力バッファ回路１１０のｍ個のＰ型ＭＯＳトランジスタは全て同様に動作する。
また、Ｎ型ＭＯＳトランジスタについても、それらへの各コントロール信号は同様にVg1n＝Vg2n＝…＝Vgmn＝Vgである。このため、ｍ個のＮ型ＭＯＳトランジスタも全て同様に動作する。
【００３６】
従って、このときには、本信号出力回路１００が正常時に出力する例えばオーディオ出力信号に対応する信号Vgが出力バッファ回路１１０に供給される。そして、出力バッファ回路１１０で増幅された信号（図示の例ではＤ級アンプにおけるような２値信号）が信号出力回路１００の出力として出力される。
尚、出力バッファ回路１１０は、上述のＤ級アンプにおけるようなＰＷＭ出力信号を扱うものに限定される必然はない。即ち、例えばＡ級アンプ等、連続的に変化するアナログ出力信号を得る態様のものであってもよい。このような場合には、本技術の構成要件である電流遮断回路部１５０は、上述のようなアナログ出力信号を得る回路への回路電源の供給経路中にスイッチング素子を介挿するようにし、該スイッチング素子が上述のコントロール信号によって段階的にターンオフするように構成され得る。
【００３７】
更に図３を参照して異常検出時の動作について説明する。前述のショート等異常が発生すると、モニタ回路（Monitor）１３０が異常（ショート）を検出し時刻t1のタイミングでショート検出信号（Short Flag）が「Ｈ」に転じる。すると、先ず、Short Flag の立ち上りに対する遅延が最も小さい（この場合は遅延がかからない）ＯＲ回路o1の出力が「Ｈ」に転じる。すると、図３に示されたように、該出力に対応するVg1pが「Ｈ」に、またVg1nが「Ｌ」に転じ、ＭＯＳトランジスタＴr1pとＴr1nとがオフする。
【００３８】
上述のように、ＭＯＳトランジスタＴr1pとＴr1nとがオフすると、出力バッファ回路１１０の出力端子の電圧i-OUTは、Ｔr1pがオフする際に発生する逆起電力分だけ上昇することになる。
しかしながら、この時点では、他のＯＲ回路o2〜omの出力は「Ｌ」に維持されており、従って、図３に一部の系統（1、2、m）が代表的に示されたように、対応する各コントロール信号Vg2p,…,Vgmpはこの期間では「Ｌ」を維持し、ＭＯＳトランジスタＴr2p,…,Ｔrmpがオフに転じることがない。
【００３９】
このため、実効的にｍ系統に分配された電流のうち、これら未だオフに転じていないＭＯＳトランジスタがあるため逆起電力の上昇は、全系統のＭＯＳトランジスタが一斉にオフする場合に比し格段に小さくなる。
よって、本発明における時刻t1での出力端子とグランド端子間の電位差（i-OUT−i-VSS）の広がりは、図６および図７を参照して既述の従来技術における電位差の広がり（i-OUT−i-VSS）に比し、大幅に低減される。
【００４０】
上述のように、先ずＭＯＳトランジスタＴr1pとＴr1nとがオフした後、時刻t2のタイミングで、ＯＲ回路o2の出力によるコントロール信号Vg2pが「Ｈ」に、Vg2ｎが「Ｌ」に転じ、対応するＭＯＳトランジスタＴr2pとＴr2nがオフに転じる。
ＭＯＳトランジスタＴr2pとＴr2nがオフに転じてから更に上述の遅延回路の１段に相当する時間遅延した時点t3のタイミングで、Vg3pが「Ｈ」に、Vg3ｎが「Ｌ」に転じて、これに対応するＭＯＳトランジスタＴr3pとＴr3nとがオフに転じる。
【００４１】
以下、同様に、ＭＯＳトランジスタ順次段階的にオフしていくが、それらＭＯＳトランジスタにおける順次のターンオフ時の電流の変化は、全ＭＯＳトランジスタが一斉にオフする場合に比し格段に小規模である。従って、出力バッファ回路１１０の出力端子１１３とグランド端子１１２間の電位差の広がり（i-OUT−i-VSS）は小さく抑えられる。
以上のとおり、信号出力回路１００では、出力バッファ回路１１０のトランジスタのオン抵抗を、実効的に段階的に増加させることができる。このため、ボンディングワイヤによるインダクタに蓄えられる電磁エネルギーを低減し、従って、電磁エネルギーの放出に起因して生じる逆起電力も小さな値に留まり、出力バッファ回路１１０のトランジスタにかかる電位差の広がりを低減することできる。従って、出力バッファ回路１１０のＮ型ＭＯＳトランジスタにスナップバックが生じるおそれが低減される。よって、ショート検出を安定的に行え、異常電流から回路を十全に保護することが可能になる。
【００４２】
（実施の形態２）
図４は本発明の他の実施の形態としての信号出力回路を表す回路図である。
この信号出力回路４００は、正極電位ＶＤＤおよびグランド電位ＶＳＳの外部電源に接続される正極側の電源端子４０１および負極側の電源端子４０２と、更に、出力端子４０３とを備えている。
そして、信号出力回路４００は、これらの電源端子４０１および４０２から供給される回路電源によって作動し、出力端子４０３から出力信号i-OUTを出力するように構成されている。
更に、出力信号i-OUTの状態（電流値或いは電圧値）から異常を検出して異常検出信号（Short Flag）を発するモニタ回路部（Monitor）４３０と、モニタ回路部４３０が発した異常検出信号（Short Flag）に応じて出力信号i-OUTの出力バッファ回路４１０における既定の電流経路を遮断する電流遮断回路部４５０とを備えている。
【００４３】
電流遮断回路部４５０は、Ｐ型のＭＯＳトランジスタＴr1pとＮ型のＭＯＳトランジスタＴr1nとの直列接続体が、回路電源の正極電位ＶＤＤおよびグランド電位ＶＳＳ間に接続された構成部分を有している。そして、この構成部分は、上述の電流経路に該当すると共に出力バッファ回路４１０としての機能部とも重畳する（機能を兼ねている）。
電流遮断回路部４５０は、更に、モニタ回路４３０からの異常検出信号（Short Flag）を受けたときに電流経路を流れている電流が漸減して遮断に到るような遮断特性を呈して遮断されるように制御する遮断特性制御回路部４６０を備えている。
【００４４】
図４の信号出力回路４００では、出力バッファ回路４１０の各ＭＯＳトランジスタＴr1p、Ｔr2pを駆動する駆動回路（Pre-Buffer）４２０が上述の遮断特性制御回路部４６０として機能するように構成されている。各ＭＯＳトランジスタＴr1p、Ｔr1nにはそれらに寄生するダイオードD1p、D1nが通常の如く実効的に付加されることになる。
そして、遮断特性制御回路部４６０としての駆動回路（Pre-Buffer）４２０から後述するようなコントロール信号Vg1p-a、Vg1n-aが生成され、このコントロール信号Vg1p-a、Vg1n-aが電流遮断回路部４５０としての出力バッファ回路４１０における各対応するＭＯＳトランジスタＴr1p、Ｔr1nに供給され、それらのオン・オフが制御される。
尚、図４のとおり、出力バッファ回路４１０の正極側の電源端子４１１（i-VDD）と負極側の電源端子（i-VSS）４１２間には、静電放電保護回路としての電源クランプ回路（Power Clamp）４４０が更に接続されている。
【００４５】
図４の信号出力回路４００を既述の図７の信号出力回路７００との比較という局面で見ると、図７同様の出力バッファ回路７１０のＭＯＳトランジスタＴr1pとＴr1nに対し、図４の信号出力回路４００では、図５のような遮断特性制御回路部４６０の作用により、駆動信号が、異常検出時には漸増するような特性を呈しつつ印加されるという点で対照的である。このため、図４の信号出力回路４００では、ＭＯＳトランジスタＴr1pとＴr1nを流れる電流は漸減しつつ一定の時間をかけて遮断され、既述のようなスナップバックの発生に起因するＭＯＳトランジスタの破壊が有効に回避される。
尚、外部電源ＶＤＤ−ＶＳＳ間には電源を平滑化するための平滑コンデンサＣ１が付加されている点は、図７と変わりが無い。
【００４６】
図５は図４の信号出力回路４００における遮断特性制御回路部４６０としての駆動回路（Pre-Buffer）４２０の構成を表す回路図である。
この実施形態に示す駆動回路（Pre-Buffer）４２０は、出力バッファ回路４１０をコントロールするためのＭＯＳトランジスタＴr1, Ｔr 3を備え、両ＭＯＳトランジスタが外部電源ＶＤＤ−ＶＳＳ間に上述の順に接続される中間位置に一端をＭＯＳトランジスタＴr1のソースに、他端をＭＯＳトランジスタＴr 3のドレインに接続するようにしてＭＯＳトランジスタＴr2が設けられている。そして、ＭＯＳトランジスタＴr2とＴr 3との接続点の出力信号Vg1p-aが、この遮断特性制御回路部４６０の出力として出力バッファ回路４１０に供給される。
【００４７】
このＭＯＳトランジスタＴr2は、ショート検出信号（Short Flag）で制御される。また、ＭＯＳトランジスタＴr2のドレイン−ソース間には抵抗Ｒが並列に接続されている。尚、通常の如く、抵抗Ｒには寄生容量Ｃが等価的に並列接続されている。
更に、正常時に出力バッファ回路４１０のＭＯＳトランジスタを動作させる例えばオーディオ信号等の本来の情報を担う信号Vgとショート検出信号（Short Flag）の論理をとるための論理回路が設けられている。図５の場合、この論理回路は、Short Flagを反転させるインバータi1と、一方の入力端にこのインバータi1の出力が入力され且つ他方の入力端に信号Vgが入力されるＡＮＤ回路a1とを含んで構成されている。
【００４８】
図６は、図４の信号出力回路４００の動作を説明するためのタイミングチャートである。
出力端子４０３が電源の正極電位ＶＤＤあるいはグランド電位ＶＳＳにショートして出力バッファ回路４１０に流れる電流や出力端子４１３の電圧値がモニタ回路（Monitor）４３０においてあらかじめ設定された閾値を越える以前、即ち、正常時は、図６におけるショート検出信号（Short Flag）がロウレベル「Ｌ」である。
このため、ＭＯＳトランジスタＴr2がオンし抵抗Ｒに比べてオン抵抗が十分に小さくなるようにすることによって図５の構成を有する遮断特性制御回路部４６０としての駆動回路（Pre-Buffer）４２０の信号出力Vg1p-aは信号Vgに応じた値をとることになる。従って、i-OUT、i-VSS、i-OUT−i-VSSについても、この信号Vgに応じた値をとり、正常時の態様で動作する。
【００４９】
ここでショート検出が行われると、時点t1のタイミングでショート検出信号（Short Flag）が「Ｈ」になるためＡＮＤ回路a1の出力Vcが「Ｌ」となりＴr1がオン、Ｔr3がオフするが、Ｔr2がオフしているため遮断特性制御回路部４６０（駆動回路４２０）の信号出力であるコントロール信号Vg1p-aは抵抗Ｒと出力バッファ回路の寄生容量Ｃで構成されるローパスフィルタの時定数を持って緩やかに電源電圧ＶＤＤに漸近する。
また、図示は省略されているが、出力バッファ回路４１０のＭＯＳトランジスタＴr1nに供給されるコントロール信号Vg1n-aも緩やかにグランド電位ＶＳＳに漸近する。
【００５０】
出力バッファ回路４１０のＭＯＳトランジスタＴr1pおよびＴr1nを制御するために上述のような特性を呈するコントロール信号Vg1p-aおよびVg1n-aを適用することによって、出力バッファ回路４１０のトランジスタＴr1pおよびＴr1nをモニタ回路４３０からの異常検出信号である（Short Flag）を受けた時点から既定の時定数をもってターンオフさせることが出来る。これによって既述の電流経路を流れている電流が連続的に漸減し、徐々に遮断に到るような遮断特性を呈するように制御することが可能になる。
従って、出力バッファ回路４１０の出力端子４１３とグランド端子４１２間の電位差の広がり（i-OUT−i-VSS）を抑えることができる。
【００５１】
以上のとおり、信号出力回路４００では、出力バッファ回路４１０のトランジスタのオン抵抗を、連続的に漸増させることができる。このため、ボンディングワイヤによるインダクタに蓄えられる電磁エネルギーを低減し、従って、電磁エネルギーの放出に起因して生じる逆起電力も小さな値に留まり、出力バッファ回路４１０のトランジスタにかかる電位差の広がりを低減することできる。従って、出力バッファ回路４１０のＮ型ＭＯＳトランジスタにスナップバックが生じるおそれが低減される。よって、ショート検出を安定的に行え、異常電流から回路を十全に保護することが可能になる。
【００５２】
上述における信号出力回路４００では、出力バッファ回路４１０は、既述のＤ級アンプにおけるようなＰＷＭ出力信号を扱うものに限定される必然はない。即ち、例えばＡ級アンプ等、連続的に変化するアナログ出力信号を得る態様のものであってもよい。このような場合には、本技術の構成要件である電流遮断回路部４５０は、上述のようなアナログ出力信号を得る回路への回路電源の供給経路中にスイッチング素子を介挿するようにし、該スイッチング素子が上述のコントロール信号によって徐々にターンオフするように構成され得る。
【００５３】
尚、実施の形態１におけるように出力バッファ回路を複数の電流経路に分割しこれらの電流経路に介挿されたスイッチング素子（トランジスタ）を順次ターンオフさせて段階的に異常電流を遮断する手法と、電流経路に介挿されたスイッチング素子（トランジスタ）のコントロール信号を徐々に変化させて出力バッファ回路の各トランジスタＴr1pとＴr1nのオン抵抗を緩やかに増加させ徐々にオフ状態にさせる手法とを組み合わせることも可能である。
また、上述の各実施の形態において、出力バッファ回路と外部の回路とはボンディングワイヤを用いて接続していたが、本技術思想において、この接続はボンディングワイヤであるべき必然はない。即ち、ボンディングワイヤに替えて、例えば再配線等、条件に応じて最適な導体を選択し適用可能である。
【符号の説明】
【００５４】
１００、４００、７００……信号出力回路
１１０、４１０、７１０……出力バッファ回路
１２０、４２０、７２０……駆動回路（Pre-Buffer）
１３０、４３０、７３０……モニタ回路（Monitor）
１４０、４４０、７４０……電源クランプ回路（Power Clamp）
１５０、４５０、……………電流遮断回路部
１６０、４６０、……………遮断特性制御回路部
【図１】
2011244149.tif 000005
【図２】
2011244149.tif 000006
【図３】
2011244149.tif 000007
【図４】
2011244149.tif 000008
【図５】
2011244149.tif 000009
【図６】
2011244149.tif 000010
【図７】
2011244149.tif 000011
【図８】
2011244149.tif 000012