(57)【要約】【課題】軽負荷時および無負荷時においても、トランスの１次巻線、インダクタ、およびキャパシタを直列接続した直列回路に対して接続されたスイッチ素子のスイッチング周波数を制御することで、出力電圧を制御できる共振型コンバータを提供すること。【解決手段】共振型コンバータ１は、トランスＴと、トランスＴの１次側に設けられたフルブリッジ回路を構成するスイッチ素子Ｑ１〜Ｑ４と、トランスＴの１次巻線Ｔ１に直列接続されたインダクタＬｒおよびキャパシタＣｒと、キャパシタＣｘと、を備える。キャパシタＣｘは、トランスＴの１次巻線Ｔ１、インダクタＬｒ、およびキャパシタＣｒを直列接続した直列回路に対して、並列接続される。【選択図】図１
2011160566.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、当該トランスの１次巻線に直列接続されたインダクタおよび第１キャパシタと、当該トランスの１次巻線、当該インダクタ、および当該第１キャパシタを直列接続した直列回路に対して接続された１以上の１次側スイッチ素子と、を備える共振型コンバータであって、
前記直列回路に対して並列接続された第２キャパシタを備えることを特徴とする共振型コンバータ。
【請求項２】
トランスと、当該トランスの１次巻線に直列接続されたインダクタおよび第１キャパシタと、当該トランスの１次巻線、当該インダクタ、および当該第１キャパシタを直列接続した直列回路に対して接続された１以上の１次側スイッチ素子と、を備える共振型コンバータであって、
前記１以上の１次側スイッチ素子のうち少なくとも１つに対して並列接続された第２キャパシタを備えることを特徴とする共振型コンバータ。
【請求項３】
前記トランスの２次巻線に接続された１以上の２次側整流素子を備え、
前記１以上の２次側整流素子は、前記トランスの２次巻線に生じた電力を整流することを特徴とする請求項１または２に記載の共振型コンバータ。
【請求項４】
前記１以上の１次側スイッチ素子は、フルブリッジ回路を構成することを特徴とする請求項１乃至３のいずれかに記載の共振型コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共振型コンバータに関する。
【背景技術】
【０００２】
従来より、スイッチング電源装置として、共振型コンバータが用いられている（例えば、特許文献１参照）。
【０００３】
［共振型コンバータ１００の構成］
図１３は、従来例に係る共振型コンバータ１００の回路図である。共振型コンバータ１００は、トランスＴと、直流電源ＶＩＮと、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１、Ｑ２、Ｑ３、Ｑ４と、インダクタＬｒと、キャパシタＣｒ、Ｃ１と、ダイオードＤ１、Ｄ２と、を備え、負荷Ｌｏａｄに直流電力を供給する。
【０００４】
まず、トランスＴの１次側の構成について説明する。トランスＴの１次側には、スイッチ素子Ｑ１〜Ｑ４によりフルブリッジ回路が構成されている。具体的には、直流電源ＶＩＮの正極には、スイッチ素子Ｑ１のドレインと、スイッチ素子Ｑ３のドレインと、が接続され、直流電源ＶＩＮの負極には、スイッチ素子Ｑ２のソースと、スイッチ素子Ｑ４のソースと、が接続される。スイッチ素子Ｑ１〜Ｑ４のそれぞれのゲートには、制御部（図示省略）が接続される。スイッチ素子Ｑ１のソースと、スイッチ素子Ｑ２のドレインとは、互いに接続されており、これらの接続点には、共振回路を構成するインダクタＬｒおよびキャパシタＣｒを介して、トランスＴの１次巻線Ｔ１の一端が接続される。スイッチ素子Ｑ３のソースと、スイッチ素子Ｑ４のドレインとは、互いに接続されており、これらの接続点には、トランスＴの１次巻線Ｔ１の他端が接続される。
【０００５】
次に、トランスＴの２次側の構成について説明する。トランスＴの第１の２次巻線Ｔ２の一端には、ダイオードＤ２のカソードが接続される。トランスＴの第１の２次巻線Ｔ２の他端には、キャパシタＣ１の一方の電極と、負荷Ｌｏａｄの一端と、トランスＴの第２の２次巻線Ｔ３の一端と、が接続される。トランスＴの第２の２次巻線Ｔ３の他端には、ダイオードＤ１のカソードが接続される。ダイオードＤ１のアノードと、ダイオードＤ２のアノードとには、キャパシタＣ１の他方の電極と、負荷Ｌｏａｄの他端と、が接続される。
【０００６】
［共振型コンバータ１００の動作］
以上の構成を備える共振型コンバータ１００は、スイッチ素子Ｑ１〜Ｑ４のそれぞれを図示しない制御部により制御して、スイッチ素子Ｑ１、Ｑ４がオン状態でかつスイッチ素子Ｑ２、Ｑ３がオフ状態である期間と、スイッチ素子Ｑ１、Ｑ４がオフ状態でかつスイッチ素子Ｑ２、Ｑ３がオン状態である期間と、を交互に設ける。これによれば、インダクタＬｒおよびキャパシタＣｒで構成される共振回路による共振電流が、トランスＴの１次巻線Ｔ１の一端から他端に流れたり、トランスＴの１次巻線Ｔ１の他端から一端に流れたりする。トランスＴの１次巻線Ｔ１に電流が流れると、トランスＴの第１の２次巻線Ｔ２および第２の２次巻線Ｔ３には、起電力が生じる。
【０００７】
トランスＴの第１の２次巻線Ｔ２および第２の２次巻線Ｔ３に生じた起電力は、ダイオードＤ１、Ｄ２により整流され、キャパシタＣ１で平滑化された後、負荷Ｌｏａｄの一端に供給される。
【０００８】
なお、共振型コンバータ１００は、スイッチ素子Ｑ１〜Ｑ４のスイッチング周波数が高くなるに従って、負荷Ｌｏａｄの一端に供給する電圧、すなわち出力電圧が低下する特性を有する。そこで、共振型コンバータ１００は、負荷Ｌｏａｄの負荷に応じてスイッチ素子Ｑ１〜Ｑ４のスイッチング周波数を制御することで、出力電圧を制御する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−２７１０９９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図１４は、軽負荷時における共振型コンバータ１００のタイミングチャートである。ＶＧＳＱ２は、スイッチ素子Ｑ２のゲート−ソース間電圧を示し、ＶＤＳＱ２は、スイッチ素子Ｑ２のドレイン−ソース間電圧を示す。ＶＴ１は、トランスＴの１次巻線Ｔ１の両端電圧を示す。
【００１１】
図１４によれば、トランスＴの１次巻線Ｔ１の両端電圧ＶＴ１は、略矩形波状に変化しているが、この略矩形波状の波形には、振動が発生していることが分かる。
【００１２】
図１５は、図１４に示したタイミングチャートの部分拡大図である。具体的には、図１５は、図１４の時刻ｔ１１から時刻ｔ１３までの期間における各波形を示している。
【００１３】
時刻ｔ１２において、スイッチ素子Ｑ２のゲート−ソース間電圧ＶＧＳＱ２が立ち下がり、その結果、スイッチ素子Ｑ２のドレイン−ソース間電圧ＶＤＳＱ２が立ち上がり始めている。このため、インダクタＬｒおよびキャパシタＣｒを介してスイッチ素子Ｑ２のドレインに接続されるトランスＴの１次巻線Ｔ１の両端電圧ＶＴ１も、立ち上がり始めている。
【００１４】
ここで、ダイオードＤ１、Ｄ２や、トランスＴには、寄生容量が存在し、これらの寄生容量は、トランスＴの１次巻線Ｔ１の両端電圧ＶＴ１の変化速度を遅くする。このため、トランスＴの１次巻線Ｔ１の両端電圧ＶＴ１の立ち上がりは、スイッチ素子Ｑ２のドレイン−ソース間電圧ＶＤＳＱ２の立ち上がりと比べて、遅くなる。
【００１５】
トランスＴの１次巻線Ｔ１の両端電圧ＶＴ１の立ち上がりと、スイッチ素子Ｑ２のドレイン−ソース間電圧ＶＤＳＱ２の立ち上がりと、の時間に差異が生じたり、トランスＴの１次巻線Ｔ１の両端電圧ＶＴ１の立ち下がりと、スイッチ素子Ｑ２のドレイン−ソース間電圧ＶＤＳＱ２の立ち下がりと、の時間に差異が生じたりすると、これらの差分電圧がインダクタＬｒおよびキャパシタＣｒで構成される共振回路に印加されるため、上述のように、トランスＴの１次巻線Ｔ１の両端電圧ＶＴ１に振動が発生する。
【００１６】
トランスＴの１次巻線Ｔ１の両端電圧ＶＴ１に振動が発生すると、図４を用いて後述するように、スイッチ素子Ｑ１〜Ｑ４のスイッチング周波数が高くなるに従って出力電圧が低下するという上述の特性が低下する。そして、トランスＴの１次巻線Ｔ１の両端電圧ＶＴ１に発生する振動による上述の特定の低下は、負荷Ｌｏａｄの負荷が軽くなるに従って、すなわちスイッチ素子Ｑ１〜Ｑ４のスイッチング周波数が高くなるに従って、顕著となる。このため、軽負荷時や無負荷時において、スイッチ素子Ｑ１〜Ｑ４のスイッチング周波数を制御することで出力電圧を制御するのは、困難となる場合があった。
【００１７】
上述の課題を鑑み、本発明は、軽負荷時および無負荷時においても、トランスの１次巻線、インダクタ、およびキャパシタを直列接続した直列回路に対して接続されたスイッチ素子のスイッチング周波数を制御することで、出力電圧を制御できる共振型コンバータを提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明は、上述の課題を解決するために、以下の事項を提案している。
（１）本発明は、トランスと、当該トランスの１次巻線に直列接続されたインダクタおよび第１キャパシタと、当該トランスの１次巻線、当該インダクタ、および当該第１キャパシタを直列接続した直列回路に対して接続された１以上の１次側スイッチ素子と、を備える共振型コンバータであって、前記直列回路に対して並列接続された第２キャパシタを備えることを特徴とする共振型コンバータを提案している。
【００１９】
この発明によれば、トランスと、トランスの１次巻線に直列接続されたインダクタおよび第１キャパシタと、トランスの１次巻線、インダクタ、および第１キャパシタを直列接続した直列回路に対して接続された１以上の１次側スイッチ素子と、を備える共振型コンバータに、第２キャパシタを設けた。そして、第２キャパシタを、直列回路に対して並列接続した。
【００２０】
このため、第２キャパシタの容量が大きくなるに従って、１次側スイッチ素子における電圧の変化速度が遅くなる。したがって、第２キャパシタの容量を調節して、１次側スイッチ素子における電圧の変化速度を調節することで、１次側スイッチ素子における電圧の変化速度と、トランスの１次巻線の両端電圧の変化速度と、を等しくすることができる。これによれば、インダクタおよび第１キャパシタを含んで構成される共振回路に印加される差分電圧が小さくなるので、トランスの１次巻線の両端電圧に振動が発生するのが抑制される。よって、１次側スイッチ素子のスイッチング周波数が高くなるに従って出力電圧が低下するという特性を確保できるため、軽負荷時および無負荷時においても、１次側スイッチ素子のスイッチング周波数を制御することで出力電圧を制御できる。
【００２１】
（２）本発明は、トランスと、当該トランスの１次巻線に直列接続されたインダクタおよび第１キャパシタと、当該トランスの１次巻線、当該インダクタ、および当該第１キャパシタを直列接続した直列回路に対して接続された１以上の１次側スイッチ素子と、を備える共振型コンバータであって、前記１以上の１次側スイッチ素子のうち少なくとも１つに対して並列接続された第２キャパシタを備えることを特徴とする共振型コンバータを提案している。
【００２２】
この発明によれば、トランスと、トランスの１次巻線に直列接続されたインダクタおよび第１キャパシタと、トランスの１次巻線、インダクタ、および第１キャパシタを直列接続した直列回路に対して接続された１以上の１次側スイッチ素子と、を備える共振型コンバータに、第２キャパシタを設けた。そして、第２キャパシタを、１以上の１次側スイッチ素子のうち少なくとも１つに対して並列接続した。
【００２３】
このため、第２キャパシタの容量が大きくなるに従って、１次側スイッチ素子における電圧の変化速度が遅くなる。したがって、第２キャパシタの容量を調節して、１次側スイッチ素子における電圧の変化速度を調節することで、１次側スイッチ素子における電圧の変化速度と、トランスの１次巻線の両端電圧の変化速度と、を等しくすることができる。これによれば、インダクタおよび第１キャパシタを含んで構成される共振回路に印加される差分電圧が小さくなるので、トランスの１次巻線の両端電圧に振動が発生するのが抑制される。よって、１次側スイッチ素子のスイッチング周波数が高くなるに従って出力電圧が低下するという特性を確保できるため、軽負荷時および無負荷時においても、１次側スイッチ素子のスイッチング周波数を制御することで出力電圧を制御できる。
【００２４】
（３）本発明は、（１）または（２）の共振型コンバータについて、前記トランスの２次巻線に接続された１以上の２次側整流素子を備え、前記１以上の２次側整流素子は、前記トランスの２次巻線に生じた電力を整流することを特徴とする共振型コンバータを提案している。
【００２５】
この発明によれば、共振型コンバータに、トランスの２次巻線に接続された１以上の２次側整流素子を設け、この１以上の２次側整流素子により、トランスの２次巻線に生じた電力を整流することとした。ここで、２次側整流素子とは、例えば一方向性素子やスイッチ素子のことである。
【００２６】
トランスの１次巻線の両端電圧の変化速度は、２次側整流素子の寄生容量が大きくなるにしたがって、遅くなる。ところが、第２キャパシタの容量を調節して、１次側スイッチ素子における電圧の変化速度を調節することで、１次側スイッチ素子における電圧の変化速度と、トランスの１次巻線の両端電圧の変化速度と、を等しくすることができる。このため、トランスの２次巻線に生じた電力を２次側整流素子により整流する共振型コンバータであっても、上述した効果と同様の効果を奏することができる。
【００２７】
（４）本発明は、（１）〜（３）のいずれかの共振型コンバータについて、前記１以上の１次側スイッチ素子は、フルブリッジ回路を構成することを特徴とする共振型コンバータを提案している。
【００２８】
この発明によれば、１以上の１次側スイッチ素子により、フルブリッジ回路を構成することとした。このため、トランスの１次側にフルブリッジ回路が設けられた共振型コンバータであっても、上述した効果と同様の効果を奏することができる。
【発明の効果】
【００２９】
本発明によれば、軽負荷時および無負荷時であっても、トランスの１次巻線、インダクタ、およびキャパシタを直列接続した直列回路に対して接続されたスイッチ素子のスイッチング周波数を制御することで、出力電圧を制御できる。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１実施形態に係る共振型コンバータの回路図である。
【図２】軽負荷時における前記共振型コンバータのタイミングチャートである。
【図３】前記タイミングチャートの部分拡大図である。
【図４】前記共振型コンバータのスイッチング周波数と出力電圧との関係を示す図である。
【図５】本発明の第２実施形態に係る共振型コンバータの回路図である。
【図６】本発明の第３実施形態に係る共振型コンバータの回路図である。
【図７】本発明の第４実施形態に係る共振型コンバータの回路図である。
【図８】本発明の変形例に係る共振型コンバータの回路図である。
【図９】本発明の変形例に係る共振型コンバータの回路図である。
【図１０】本発明の変形例に係る共振型コンバータの回路図である。
【図１１】本発明の変形例に係る共振型コンバータの回路図である。
【図１２】本発明の変形例に係る共振型コンバータの回路図である。
【図１３】従来例に係る共振型コンバータの回路図である。
【図１４】軽負荷時における前記共振型コンバータのタイミングチャートである。
【図１５】前記タイミングチャートの部分拡大図である。
【発明を実施するための形態】
【００３１】
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００３２】
＜第１実施形態＞
［共振型コンバータ１の構成］
図１は、本発明の第１実施形態に係る共振型コンバータ１の回路図である。共振型コンバータ１は、図１３に示した従来例に係る共振型コンバータ１００とは、第２キャパシタとしてのキャパシタＣｘを備える点が異なる。なお、共振型コンバータ１において、共振型コンバータ１００と同一構成要件については、同一符号を付し、その説明を省略する。
【００３３】
キャパシタＣｘの一方の電極には、スイッチ素子Ｑ１のソースと、スイッチ素子Ｑ２のドレインと、インダクタＬｒと、が接続される。キャパシタＣｘの他方の電極には、スイッチ素子Ｑ３のソースと、スイッチ素子Ｑ４のドレインと、トランスＴの１次巻線Ｔ１の他端と、が接続される。すなわち、キャパシタＣｘは、インダクタＬｒ、第１キャパシタとしてのキャパシタＣｒ、およびトランスＴの１次巻線Ｔ１を直列に接続した直列回路に対して、並列接続される。
【００３４】
［共振型コンバータ１の動作］
以上の構成を備える共振型コンバータ１は、図１３に示した従来例に係る共振型コンバータ１００と同様に、負荷Ｌｏａｄの負荷に応じて１次側スイッチ素子としてのスイッチ素子Ｑ１〜Ｑ４のスイッチング周波数を制御することで、出力電圧を制御する。ただし、共振型コンバータ１は、共振型コンバータ１００には設けられていない上述のキャパシタＣｘを備えており、このキャパシタＣｘがスイッチ素子Ｑ１〜Ｑ４のそれぞれの寄生容量と同様の容量成分として作用する。このため、スイッチ素子Ｑ１〜４のそれぞれのドレイン−ソース間電圧の変化速度が遅くなる。
【００３５】
図２は、軽負荷時における共振型コンバータ１のタイミングチャートである。図２によれば、トランスＴの１次巻線Ｔ１の両端電圧ＶＴ１は、略矩形波状に変化しており、この略矩形波状の波形に発生している振動は、図１４と比べて十分に小さくなっていることが分かる。
【００３６】
図３は、図２に示したタイミングチャートの部分拡大図である。具体的には、図３は、図２の時刻ｔ１から時刻ｔ３までの時間における各波形を示している。
【００３７】
時刻ｔ２において、スイッチ素子Ｑ２のゲート−ソース間電圧ＶＧＳＱ２が立ち下がり、その結果、スイッチ素子Ｑ２のドレイン−ソース間電圧ＶＤＳＱ２が立ち上がり始めている。このため、インダクタＬｒおよびキャパシタＣｒを介してスイッチ素子Ｑ２のドレインに接続されるトランスＴの１次巻線Ｔ１の両端電圧ＶＴ１も、立ち上がり始めている。
【００３８】
ここで、２次側整流素子としてのダイオードＤ１、Ｄ２や、トランスＴには、図１３に示した従来例に係る共振型コンバータ１００と同様に寄生容量が存在しているため、これらの寄生容量が存在しない場合と比べて、トランスＴの１次巻線Ｔ１の両端電圧ＶＴ１の変化速度が遅くなる。ところが、共振型コンバータ１には、インダクタＬｒ、キャパシタＣｒ、およびトランスＴの１次巻線Ｔ１を直列に接続した直列回路に対して、キャパシタＣｘが並列接続されている。このため、キャパシタＣｘの容量が大きくなるに従って、スイッチ素子Ｑ２のドレイン−ソース間電圧ＶＤＳＱ２の変化速度が遅くなる。
【００３９】
以上より、トランスＴの１次巻線Ｔ１の両端電圧ＶＴ１の立ち上がりと、スイッチ素子Ｑ２のドレイン−ソース間電圧ＶＤＳＱ２の立ち上がりとは、略等しくなる。また、トランスＴの１次巻線Ｔ１の両端電圧ＶＴ１の立ち下がりと、スイッチ素子Ｑ２のドレイン−ソース間電圧ＶＤＳＱ２の立ち下がりとは、略等しくなる。このため、トランスＴの１次巻線Ｔ１の両端電圧ＶＴ１に発生する振動は、図１３に示した従来例に係る共振型コンバータ１００と比べて十分に小さくなる。
【００４０】
図４は、共振型コンバータ１および共振型コンバータ１００における、スイッチング周波数と出力電圧との関係を示す図である。
【００４１】
上述のように、共振型コンバータ１００に設けられたトランスＴの１次巻線Ｔ１の両端電圧ＶＴ１には、振動が発生する。このため、共振型コンバータ１００では、図４に示すように、スイッチ素子Ｑ１〜Ｑ４のスイッチング周波数が高くなるに従って出力電圧が低下するという上述の特性が、低下している。
【００４２】
これに対して、共振型コンバータ１に設けられるトランスＴの１次巻線Ｔ１の両端電圧ＶＴ１に発生する振動は、共振型コンバータ１００に設けられたトランスＴの１次巻線Ｔ１の両端電圧ＶＴ１に発生する振動と比べて、十分に小さい。このため、共振型コンバータ１では、図４に示すように、スイッチ素子Ｑ１〜Ｑ４のスイッチング周波数が高くなるに従って出力電圧が低下するという上述の特性が、確保されている。
【００４３】
以上の共振型コンバータ１によれば、以下の効果を奏することができる。
【００４４】
共振型コンバータ１では、インダクタＬｒ、キャパシタＣｒ、およびトランスＴの１次巻線Ｔ１を直列に接続した直列回路に対して、キャパシタＣｘが並列接続されており、キャパシタＣｘの容量が大きくなるに従って、スイッチ素子Ｑ２のドレイン−ソース間電圧ＶＤＳＱ２の変化速度が遅くなる。このため、トランスＴの１次巻線Ｔ１の両端電圧ＶＴ１の変化速度と、スイッチ素子Ｑ２のドレイン−ソース間電圧ＶＤＳＱ２の変化速度と、を略等しくし、インダクタＬｒおよびキャパシタＣｒで構成される共振回路に印加される差分電圧を小さくすることで、トランスＴの１次巻線Ｔ１の両端電圧ＶＴ１に振動が発生するのを抑制できる。したがって、共振型コンバータ１では、スイッチ素子Ｑ１〜Ｑ４のスイッチング周波数が高くなるに従って出力電圧が低下するという上述の特性を確保できる。よって、共振型コンバータ１は、軽負荷時および無負荷時においても、スイッチ素子Ｑ１〜Ｑ４のスイッチング周波数を制御することで出力電圧を制御できる。
【００４５】
＜第２実施形態＞
［共振型コンバータ１Ａの構成］
図５は、本発明の第２実施形態に係る共振型コンバータ１Ａの回路図である。共振型コンバータ１Ａは、図１に示した本発明の第１実施形態に係る共振型コンバータ１とは、キャパシタＣｘの代わりにキャパシタＣｘ１、Ｃｘ４を備える点が異なる。なお、共振型コンバータ１Ａにおいて、共振型コンバータ１と同一構成要件については、同一符号を付し、その説明を省略する。
【００４６】
キャパシタＣｘ１の一方の電極には、スイッチ素子Ｑ１のドレインが接続され、キャパシタＣｘ１の他方の電極には、スイッチ素子Ｑ１のソースが接続される。すなわち、キャパシタＣｘ１は、スイッチ素子Ｑ１に対して並列接続される。
【００４７】
キャパシタＣｘ４の一方の電極には、スイッチ素子Ｑ４のドレインが接続され、キャパシタＣｘ４の他方の電極には、スイッチ素子Ｑ４のソースが接続される。すなわち、キャパシタＣｘ４は、スイッチ素子Ｑ４に対して並列接続される。
【００４８】
ここで、キャパシタＣｘ１の一方の電極には、直流電源ＶＩＮの正極が接続され、直流電源ＶＩＮの負極には、キャパシタＣｘ４の他方の電極が接続される。このため、キャパシタＣｘ１とキャパシタＣｘ４とは、直流電源ＶＩＮを介して直列接続されることとなる。そして、直流電源ＶＩＮを介して直列接続されたキャパシタＣｘ１とキャパシタＣｘ４とは、インダクタＬｒ、キャパシタＣｒ、およびトランスＴの１次巻線Ｔ１を直列に接続した直列回路に対して、並列接続されることとなる。
【００４９】
［共振型コンバータ１Ａの動作］
以上の構成を備える共振型コンバータ１Ａは、共振型コンバータ１と同様に、負荷Ｌｏａｄの負荷に応じてスイッチ素子Ｑ１〜Ｑ４のスイッチング周波数を制御することで、出力電圧を制御する。ここで、キャパシタＣｘ１、Ｃｘ４は、スイッチ素子Ｑ１〜Ｑ４のそれぞれの寄生容量と同様の容量成分として作用するので、スイッチ素子Ｑ１〜４のそれぞれのドレイン−ソース間電圧の変化速度が遅くなる。
【００５０】
以上の共振型コンバータ１Ａによれば、共振型コンバータ１と同様の効果を奏することができる。
【００５１】
＜第３実施形態＞
［共振型コンバータ１Ｂの構成］
図６は、本発明の第３実施形態に係る共振型コンバータ１Ｂの回路図である。共振型コンバータ１Ｂは、図１に示した本発明の第１実施形態に係る共振型コンバータ１とは、キャパシタＣｘの代わりにキャパシタＣｘ１、Ｃｘ３を備える点が異なる。なお、共振型コンバータ１Ｂにおいて、共振型コンバータ１と同一構成要件については、同一符号を付し、その説明を省略する。
【００５２】
キャパシタＣｘ１の一方の電極には、スイッチ素子Ｑ１のドレインが接続され、キャパシタＣｘ１の他方の電極には、スイッチ素子Ｑ１のソースが接続される。すなわち、キャパシタＣｘ１は、スイッチ素子Ｑ１に対して並列接続される。
【００５３】
キャパシタＣｘ３の一方の電極には、スイッチ素子Ｑ３のドレインが接続され、キャパシタＣｘ３の他方の電極には、スイッチ素子Ｑ３のソースが接続される。すなわち、キャパシタＣｘ３は、スイッチ素子Ｑ３に対して並列接続される。
【００５４】
ここで、キャパシタＣｘ１の一方の電極には、キャパシタＣｘ３の一方の電極が接続される。このため、キャパシタＣｘ１とキャパシタＣｘ３とは、直列接続されることとなる。そして、キャパシタＣｘ１とキャパシタＣｘ３とは、インダクタＬｒ、キャパシタＣｒ、およびトランスＴの１次巻線Ｔ１を直列に接続した直列回路に対して、並列接続されることとなる。
【００５５】
［共振型コンバータ１Ｂの動作］
以上の構成を備える共振型コンバータ１Ｂは、共振型コンバータ１と同様に、負荷Ｌｏａｄの負荷に応じてスイッチ素子Ｑ１〜Ｑ４のスイッチング周波数を制御することで、出力電圧を制御する。ここで、キャパシタＣｘ１、Ｃｘ３は、スイッチ素子Ｑ１〜Ｑ４のそれぞれの寄生容量と同様の容量成分として作用するので、スイッチ素子Ｑ１〜４のそれぞれのドレイン−ソース間電圧の変化速度が遅くなる。
【００５６】
以上の共振型コンバータ１Ｂによれば、共振型コンバータ１と同様の効果を奏することができる。
【００５７】
＜第４実施形態＞
［共振型コンバータ１Ｃの構成］
図７は、本発明の第４実施形態に係る共振型コンバータ１Ｃの回路図である。共振型コンバータ１Ｃは、図１に示した本発明の第１実施形態に係る共振型コンバータ１とは、ダイオードＤ１、２の代わりに、ＮチャネルＭＯＳＦＥＴで構成される２次側整流素子としてのスイッチ素子Ｑ５、Ｑ６を備える点が異なる。なお、共振型コンバータ１Ｃにおいて、共振型コンバータ１と同一構成要件については、同一符号を付し、その説明を省略する。
【００５８】
スイッチ素子Ｑ５のドレインには、トランスＴの第２の２次巻線Ｔ３の他端が接続され、スイッチ素子Ｑ６のドレインには、トランスＴの第１の２次巻線Ｔ２の一端が接続される。スイッチ素子Ｑ５、Ｑ６のそれぞれのソースには、キャパシタＣ１の他方の電極と、負荷Ｌｏａｄの他端と、が接続される。
【００５９】
［共振型コンバータ１Ｃの動作］
以上の構成を備える共振型コンバータ１Ｃは、共振型コンバータ１とは、トランスＴの第１の２次巻線Ｔ２および第２の２次巻線Ｔ３に生じた起電力を整流する方法が異なる。
【００６０】
共振型コンバータ１Ｃには、図示しない同期整流制御部が設けられており、この同期整流制御部は、スイッチ素子Ｑ５のドレイン電流と、スイッチ素子Ｑ６のドレイン電流と、を検出し、検出結果に応じてスイッチ素子Ｑ５、Ｑ６のそれぞれのゲートに制御信号を供給する。これによれば、第１の２次巻線Ｔ２および第２の２次巻線Ｔ３に生じた起電力は、スイッチ素子Ｑ５、Ｑ６および上述の同期整流制御部により、同期整流されることとなる。
【００６１】
以上の共振型コンバータ１Ｃによれば、共振型コンバータ１が奏することのできる上述の効果に加えて、以下の効果を奏することができる。
【００６２】
共振型コンバータ１では、トランスＴの１次巻線Ｔ１の両端電圧ＶＴ１の変化速度は、ダイオードＤ１、Ｄ２の寄生容量が大きくなるに従って遅くなる。これに対して、共振型コンバータ１Ｃでは、トランスＴの１次巻線Ｔ１の両端電圧ＶＴ１の変化速度は、スイッチ素子Ｑ５、Ｑ６の寄生容量が大きくなるに従って遅くなる。ここで、共振型コンバータ１Ｃに設けられるスイッチ素子Ｑ５、Ｑ６のそれぞれの寄生容量は、共振型コンバータ１に設けられるダイオードＤ１、Ｄ２のそれぞれの寄生容量と比べて、大きい。このため、トランスＴの１次巻線Ｔ１の両端電圧ＶＴ１の変化速度の遅れは、共振型コンバータ１Ｃの方が共振型コンバータ１と比べて、より顕著になる。したがって、共振型コンバータ１Ｃでは、共振型コンバータ１と比べて、キャパシタＣｘを設けたことによる上述の効果を、より大きくすることができる。
【００６３】
本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【００６４】
例えば、上述の第２実施形態では、スイッチ素子Ｑ１、Ｑ４に対して、それぞれキャパシタＣｘ１、Ｃｘ４を並列接続し、上述の第３実施形態では、スイッチ素子Ｑ１、Ｑ３に対して、それぞれキャパシタＣｘ１、Ｃｘ３を並列接続したが、これに限らない。上述の第２実施形態に係る共振型コンバータ１Ａや、上述の第３実施形態に係る共振型コンバータ１Ｂのように、トランスＴの１次側にフルブリッジ回路が設けられる場合には、フルブリッジ回路を構成するスイッチ素子Ｑ１〜Ｑ４のうち偶数個（２個または４個）のスイッチ素子のそれぞれに対して、キャパシタを並列接続すればよい。
【００６５】
具体的には、例えば図８に示す共振型コンバータ１Ｄのように、スイッチ素子Ｑ２に対してキャパシタＣｘ２を並列接続するととともに、スイッチ素子Ｑ４に対してキャパシタＣｘ４を並列接続してもよい。これによれば、キャパシタＣｘ２とキャパシタＣｘ４とが直列接続されることとなり、これらキャパシタＣｘ２とキャパシタＣｘ４とは、インダクタＬｒ、キャパシタＣｒ、およびトランスＴの１次巻線Ｔ１を直列に接続した直列回路に対して、並列接続されることとなる。このため、共振型コンバータ１Ｄは、共振型コンバータ１Ａや共振型コンバータ１Ｂと同様の効果を奏することができる。
【００６６】
また、例えば図９に示す共振型コンバータ１Ｅのように、スイッチ素子Ｑ１〜Ｑ４のそれぞれに対してキャパシタＣｘ１〜Ｃｘ４のそれぞれを並列接続してもよい。これによれば、キャパシタＣｘ１とキャパシタＣｘ３とが直列接続されるとともに、キャパシタＣｘ２とキャパシタＣｘ４とが直列接続されることとなる。そして、キャパシタＣｘ１とキャパシタＣｘ３と、および、キャパシタＣｘ２とキャパシタＣｘ４とは、それぞれ、インダクタＬｒ、キャパシタＣｒ、およびトランスＴの１次巻線Ｔ１を直列に接続した直列回路に対して、並列接続されることとなる。このため、共振型コンバータ１Ｅは、共振型コンバータ１Ａや共振型コンバータ１Ｂと同様の効果を奏することができる。
【００６７】
また、例えば、図１のようにキャパシタＣｘを設けつつ、図５のようにキャパシタＣｘ１、Ｃｘ４を設けたり、図６のようにキャパシタＣｘ１、Ｃｘ３を設けたり、図８のようにキャパシタＣｘ２、Ｃｘ４を設けたり、図９のようにキャパシタＣｘ１〜Ｃｘ４を設けたりしてもよい。
【００６８】
また、上述の第１〜第４実施形態では、トランスＴの１次側にフルブリッジ回路を設けたが、これに限らず、トランスＴの１次側にハーフブリッジ回路を設けてもよい。なお、トランスの１次側にハーフブリッジ回路が設けられる場合には、ハーフブリッジ回路を構成するスイッチ素子Ｑ１、Ｑ２のうちのいずれかに対して、キャパシタが並列接続されることとなる。
【００６９】
具体的には、例えば図１０〜図１２のように、図１に示したスイッチ素子Ｑ３、Ｑ４のそれぞれの代わりにキャパシタＣ２、Ｃ３のそれぞれを設けてもよい。
【００７０】
図１０に示す共振型コンバータ１Ｆでは、キャパシタＣｘが、インダクタＬｒ、キャパシタＣｒ、およびトランスＴの１次巻線Ｔ１を直列に接続した直列回路に対して、並列接続されている。このため、共振型コンバータ１Ｆは、共振型コンバータ１と同様の効果を奏することができる。
【００７１】
図１１に示す共振型コンバータ１Ｇでは、スイッチ素子Ｑ１に対してキャパシタＣｘ１が並列接続されており、キャパシタＣｘ１とキャパシタＣ２とは、直列接続されることとなる。そして、キャパシタＣｘ１とキャパシタＣ２とは、インダクタＬｒ、キャパシタＣｒ、およびトランスＴの１次巻線Ｔ１を直列に接続した直列回路に対して、並列接続されることとなる。このため、共振型コンバータ１Ｇは、共振型コンバータ１と同様の効果を奏することができる。
【００７２】
図１２に示す共振型コンバータ１Ｈでは、スイッチ素子Ｑ２に対してキャパシタＣｘ２が並列接続されており、キャパシタＣｘ２とキャパシタＣ３とは、直列接続されることとなる。そして、キャパシタＣｘ２とキャパシタＣ３とは、インダクタＬｒ、キャパシタＣｒ、およびトランスＴの１次巻線Ｔ１を直列に接続した直列回路に対して、並列接続されることとなる。このため、共振型コンバータ１Ｈは、共振型コンバータ１と同様の効果を奏することができる。
【００７３】
また、上述の第１〜第３実施形態では、ダイオードＤ１、Ｄ２により、トランスＴの２次側にハーフブリッジ回路を構成し、上述の第４実施形態では、スイッチ素子Ｑ５、Ｑ６により、トランスＴの２次側にハーフブリッジ回路を構成したが、これに限らない。例えば、ダイオードやスイッチ素子により、トランスＴの２次側にフルブリッジ回路を構成してもよい。
【００７４】
また、上述の第４実施形態では、共振型コンバータ１Ｃは、図示しない同期整流制御部により、スイッチ素子Ｑ５のドレイン電流と、スイッチ素子Ｑ６のドレイン電流と、を検出し、検出結果に応じてスイッチ素子Ｑ５、Ｑ６のそれぞれのゲートに制御信号を供給するものとしたが、これに限らない。例えば、図示しない同期整流制御部により、トランスＴの１次巻線Ｔ１に流れる電流を検出し、検出結果に応じてスイッチ素子Ｑ５、Ｑ６のそれぞれのゲートに制御信号を供給してもよい。
【符号の説明】
【００７５】
１、１Ａ〜１Ｈ、１００；共振型コンバータ
Ｃ１〜Ｃ３、Ｃｒ、Ｃｘ、Ｃｘ１〜Ｃｘ４；キャパシタ
Ｄ１、Ｄ２；ダイオード
Ｌｒ；インダクタ
Ｑ１〜Ｑ６；スイッチ素子
Ｔ；トランス
ＶＩＮ；直流電源
【図１】
2011160566.tif 000003
【図２】
2011160566.tif 000004
【図３】
2011160566.tif 000005
【図４】
2011160566.tif 000006
【図５】
2011160566.tif 000007
【図６】
2011160566.tif 000008
【図７】
2011160566.tif 000009
【図８】
2011160566.tif 000010
【図９】
2011160566.tif 000011
【図１０】
2011160566.tif 000012
【図１１】
2011160566.tif 000013
【図１２】
2011160566.tif 000014
【図１３】
2011160566.tif 000015
【図１４】
2011160566.tif 000016
【図１５】
2011160566.tif 000017