(57)【要約】【課題】  配線ピッチＰの微細化を達成することを可能とすると共に、配線パターン２における上面４の平坦性を確保し、かつその配線パターン２を高能率に形成することを可能とした、半導体装置用ＴＡＢテープおよびその製造方法を提供する。【解決手段】  絶縁性基板１と、前記絶縁性基板１の片面または両面に形成された導体箔５をパターン加工して形成された配線パターン２とを有する半導体装置用ＴＡＢテープであって、前記配線パターン２の上面４における最大高低差ΔＴが０．５μｍ以下であり、かつ前記配線パターン２の厚さＴが、隣り合う前記配線パターン２同士の間のスペースである配線パターン間スペース３のうちの、最も狭い配線パターン間スペースの値Ｓ以上であることを特徴としている。【選択図】  図１
2011165906.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板と、前記絶縁性基板の片面または両面に形成された導体箔をパターン加工して形成された配線パターンとを有する半導体装置用ＴＡＢテープであって、
前記配線パターンの上面における最大高低差が０．５μｍ以下であり、
かつ前記配線パターンの厚さが、隣り合う前記配線パターン同士の間のスペースである配線パターン間スペースのうちの、最も狭い配線パターン間スペース以上である
ことを特徴とする半導体装置用ＴＡＢテープ。
【請求項２】
請求項１記載の半導体装置用ＴＡＢテープにおいて、
前記配線パターンは、インヒビタが添加されたエッチャントを用いたウェットエッチングによって前記導体箔をパターン加工して形成されたものである
ことを特徴とする半導体装置用ＴＡＢテープ。
【請求項３】
請求項１または２記載の半導体装置用ＴＡＢテープにおいて、
前記導体箔の厚さが、８μｍ以上である
ことを特徴とする半導体装置用ＴＡＢテープ。
【請求項４】
請求項３記載の半導体装置用ＴＡＢテープにおいて、
前記配線パターンの厚さが、前記最も狭い配線パターン間スペースの大きさの１倍以上１．４４倍以下である
ことを特徴とする半導体装置用ＴＡＢテープ。
【請求項５】
請求項１ないし４のうちいずれか１つの項に記載の半導体装置用ＴＡＢテープにおいて、
前記導体箔が、電解銅箔または圧延銅箔である
ことを特徴とする半導体装置用ＴＡＢテープ。
【請求項６】
請求項１ないし５のうちいずれか１つの項に記載の半導体装置用ＴＡＢテープにおいて、
前記導体箔が、ラミネートまたはキャスティングによって前記絶縁性基板の表面上に形成されたものである
ことを特徴とする半導体装置用ＴＡＢテープ。
【請求項７】
請求項１ないし６のうちいずれか１つの項に記載の半導体装置用ＴＡＢテープにおいて、
前記導体箔が、接着剤または熱可塑性合成樹脂からなる接着材層を介して、前記絶縁性基板の表面上に張り合わされたものである
ことを特徴とする半導体装置用ＴＡＢテープ。
【請求項８】
絶縁性基板の片面または両面に形成された導体箔をパターン加工して配線パターンを形成する工程を含んだ半導体装置用ＴＡＢテープの製造方法であって、
インヒビタを添加したエッチャントを用いたウェットエッチングプロセスによって前記パターン加工を行って、前記配線パターンの上面における最大高低差が０．５μｍ以下であり、かつ隣り合う前記配線パターン同士の間のスペースである配線パターン間スペースのうちの、最も狭い配線パターン間スペースの大きさが、前記配線パターンの厚さ以下となるように、前記配線パターンを形成する
ことを特徴とする半導体装置用ＴＡＢテープの製造方法。
【請求項９】
請求項８記載の半導体装置用ＴＡＢテープの製造方法において、
前記導体箔の厚さが、８μｍ以上である
ことを特徴とする半導体装置用ＴＡＢテープの製造方法。
【請求項１０】
請求項９記載の半導体装置用ＴＡＢテープの製造方法において、
前記配線パターンの厚さが、前記隣り合う前記配線パターン同士の間のスペースである配線パターン間スペースのうちの最も狭い配線パターン間スペースの大きさの１倍以上１．４４倍以下である
ことを特徴とする半導体装置用ＴＡＢテープの製造方法。
【請求項１１】
請求項８ないし１０のうちいずれか１つの項に記載の半導体装置用ＴＡＢテープの製造方法において、
前記導体箔が、電解銅箔または圧延銅箔である
ことを特徴とする半導体装置用ＴＡＢテープの製造方法。
【請求項１２】
請求項８ないし１１のうちいずれか１つの項に記載の半導体装置用ＴＡＢテープの製造方法において、
前記導体箔が、ラミネートまたはキャスティングによって前記絶縁性基板の表面上に形成されたものである
ことを特徴とする半導体装置用ＴＡＢテープの製造方法。
【請求項１３】
請求項８ないし１２のうちいずれか１つの項に記載の半導体装置用ＴＡＢテープの製造方法において、
前記導体箔が、接着剤または熱可塑性合成樹脂からなる接着材層を介して、前記絶縁性基板の表面上に張り合わされたものである
ことを特徴とする半導体装置用ＴＡＢテープの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば超小型・薄型化対応のＣＳＰ（Chip Size Package）のような配線ピ
ッチのさらなる微細化が要請される実装パッケージなどに好適な半導体装置用ＴＡＢ（Tape Automated Bonding）テープおよびその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話装置やノートブック型パソコンなどのような携帯用電子機器をはじめとして各種電子装置の小型化・軽量化・多機能化・高集積化が急速に進められている。これらの各種電子装置においては、その小型化・高集積化に対応するために、例えば超小型・薄型化対応のＣＳＰのような実装方式を採用した半導体装置が用いられる場合が多い。そして、その半導体装置の実装パッケージにおける主要な配線部品としては、半導体装置用ＴＡＢテープが用いられる場合が多い。
半導体装置用ＴＡＢテープにおいては、上記のような各種電子装置の小型化・高集積化に対応するために、配線ピッチ（配線パターンの線幅＋配線間スペース）を出来るだけ微小化して、いわゆるファイン化と呼ばれるような、さらなる高密度配線を実現することが要請されている。このような要請に対応するために、様々な方策が模索されている。
【０００３】
現在、上記のような半導体装置用ＴＡＢテープを含めて全般的に、プリント配線板の製造方法としては、主にサブトラクティブ法とアディティブ法とがあるが、そのそれぞれで、さらなる高密度配線化を図るための各種試行や提案が行われている（特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３３０５７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
サブトラクティブ法では、図５に模式的に示したように、絶縁性基板１０１の表面に設けられている銅箔のような導体箔に、ウェットエッチングプロセスによってパターン加工を施すことで、所望の配線パターン１０２を形成するようにしている。
しかしながら、サブトラクティブ法では一般に、導体箔に対してエッチャントによる蝕刻が等方的に進むので、レジストパターン１０３の下側にも蝕刻が進行して、アンダカット（いわゆるサイドエッチングとも呼ばれる）が生じ、出来上がりの配線パターン１０２におけるトップ幅（配線パターン１０２の上面の幅）がボトム幅（配線パターン１０２の底面の幅）よりも細ってしまい、十分なトップ幅を確保することが困難になるという問題があった。
【０００６】
そして、このようなアンダカットに起因したトップ幅の細りは、図６に模式的に示したように、プリント配線板のいわゆるファイン化が進むにつれて、ますます顕著なものとなっていく傾向にある。
特に、半導体装置用ＴＡＢテープでは、配線パターンの線幅が元来極めて微細なものとして設定されていることから、上記のようなトップ幅の細りの問題は、より顕著なものとなる。
【０００７】
あるいは、そのようなトップ幅の細りを回避しようとして、配線パターン１０２のボトム幅を予め広めに設定しておけばよいようにも考えられるが、そのようにすると、図７に模式的に示したように、隣り合うインナーリードや配線パターンのボトム同士の間隙（配
線パターン間スペースや、いわゆるリードスペースなど）が狭くなり過ぎて、甚だしくはパターン不良や短絡不良が多発するという、別の問題が生じてしまう。また、短絡不良は発生しなかったとしても、絶縁信頼性が著しく損なわれてしまうこととなる。
【０００８】
このような傾向があるため、従来のサブトラクティブ法によって配線パターンを形成するようにした半導体装置用ＴＡＢテープおよびその製造方法では、配線パターン間スペースを導体箔の厚さよりも大きな寸法に設定しなければならなかった。そして、斯様な制約に阻まれて、配線ピッチの微細化を達成することが、困難ないしは不可能となっていた。
【０００９】
また、上記の特許文献１にて提案された技術は、配線のラインアンドスペースが２５μｍ／２５μｍのように比較的大きな配線寸法設定のリジッドプリント配線板を対象としたものであって、その特許文献１の技術が、より微細な半導体装置用ＴＡＢテープおよびその製造方法に適用できるか否かは全く未知であり、その可能性等についての示唆や試行等も従来は為されていなかった。
【００１０】
他方、アディティブ法における製造工程の主要な流れは、図８に示したようなものとなっている。
まず、表面に薄い導電層であるシード層２０２が設けられた絶縁性基板２０１を用意し（図８（ａ））、そのシード層２０２の上に、めっきレジスト膜２０３を形成する（図８（ｂ））。
続いて、めっきレジスト膜２０３をパターニングして、めっきレジストパターン２０４を形成し（図８（ｃ））、そのめっきレジストパターン２０４で覆われておらずにシード層２０２の上面が露出している状態にある、レジストパターン２０４同士の間のスペース内に、電解めっきによって配線パターン２０５を形成する（図８（ｄ））。その後、めっきレジストパターン２０４を剥離除去する（図８（ｅ））。
そして、隣り合う配線パターン２０５同士の間のスペース部分（つまり配線パターン間スペースの部分）に残っているシード層２０２をエッチング除去することで、隣り合う各配線パターン２０５同士を分離して、所望の配線パターン２０５を備えたプリント配線板の主要部を完成する（図８（ｆ））。
【００１１】
このようなアディティブ法では、サブトラクティブ法の場合のようなアンダカットが生じることはあり得ないので、その点では、半導体装置用ＴＡＢテープにおける配線パターンや配線パターン間スペースの微細化を達成することが、サブトラクティブ法の場合よりも容易に可能であるものと期待される。
【００１２】
しかしながら、アディティブ法の場合、一般に、出来上がった配線パターン２０５のトップ面（上面）が、平坦ではなく丸みを帯びた形状、あるいは、いわゆる「肩の落ちた形状」になってしまい、そのトップ面の平坦性を確保することが困難であるという問題がある。
また、アディティブ法では一般に、配線パターン形成のためのめっきプロセスが、サブトラクティブ法のウェットエッチングプロセスよりも大幅に長い時間を要するので、その生産能率はサブトラクティブ法よりも明らかに劣ったものになりやすいという問題がある。
【００１３】
本発明は、このような問題に鑑みて成されたもので、その目的は、配線ピッチの微細化を達成することを可能とすると共に、配線パターンにおける上面（いわゆるトップ面）の平坦性を確保し、かつその配線パターンを高能率に形成することを可能とした、半導体装置用ＴＡＢテープおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の半導体装置用ＴＡＢテープは、絶縁性基板と、前記絶縁性基板の片面または両面に形成された導体箔をパターン加工して形成された配線パターンとを有する半導体装置用ＴＡＢテープであって、前記配線パターンの上面における最大高低差が０．５μｍ以下であり、かつ前記配線パターンの厚さが、隣り合う前記配線パターン同士の間のスペースである配線パターン間スペースのうちの最も狭い配線パターン間スペース以上であることを特徴としている。
本発明の半導体装置用ＴＡＢテープの製造方法は、絶縁性基板の片面または両面に形成された導体箔をパターン加工して配線パターンを形成する工程を含んだ半導体装置用ＴＡＢテープの製造方法であって、インヒビタを添加したエッチャントを用いたウェットエッチングプロセスによって前記パターン加工を行って、前記配線パターンの上面における最大高低差が０．５μｍ以下であり、かつ隣り合う前記配線パターン同士の間のスペースである配線パターン間スペースのうちの最も狭い配線パターン間スペースの大きさが前記配線パターンの厚さ以下となるように、前記配線パターンを形成することを特徴としている。
【発明の効果】
【００１５】
本発明によれば、半導体装置用ＴＡＢテープにおける、配線パターンの上面（トップ面）の平坦性を確保すると共に配線ピッチの微細化を達成することが可能となり、かつその配線パターンを高能率に形成することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態に係る半導体装置用ＴＡＢテープの主要部の構成を示す図である。
【図２】本発明の実施の形態に係る半導体装置用ＴＡＢテープの製造方法における主要な製造工程の流れを示す図である。
【図３】配線パターンにおけるトップ面の平坦性の定義を模式的に示す図である。
【図４】本発明の実施例として作製した半導体装置用ＴＡＢテープに対して行ったピール試験の試験方法を模式的に示す図である。
【図５】従来の一般的なサブトラクティブ法による配線パターンの形成プロセスにおけるエッチングの進行を模式的に示す図である。
【図６】従来の一般的なサブトラクティブ法による微細な配線パターンの形成プロセスにおけるエッチングの進行およびその結果のトップ幅の細りが生じる現象を模式的に示す図である。
【図７】従来の一般的なサブトラクティブ法による微細な配線パターンの形成プロセスにおけるエッチングの進行およびその結果のパターン不良・短絡不良の発生状態を模式的に示す図である。
【図８】従来の一般的なアディティブ法による微細な配線パターンの形成方法における主要な工程の流れを示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態に係る半導体装置用ＴＡＢテープおよびその製造方法について、図面を参照して説明する。
【００１８】
この半導体装置用ＴＡＢテープは、図１に示したように、絶縁性基板１と、配線パターン２とからその主要部が構成されている。
【００１９】
絶縁性基板１は、例えばポリイミド樹脂フィルムのような所定の機械的強度を有する薄手の絶縁性材料からなるフィルム基板である。
【００２０】
配線パターン２は、絶縁性基板１の表面に張り合わされた銅箔のような導体箔５を、イ
ンヒビタが添加されたエッチャント８を用いたウェットエッチングプロセスによってパターン加工して、所定の配線幅およびピッチを有するパターンとして形成されたものである。
配線パターン２の厚さＴは、基本的に、この配線パターン２の形成材料となる導体箔５の厚さと同等であって、その導体箔５の厚さは８μｍ以上であることが望ましい。このことは、後述の実施例に係る実験等によって確認されている。
この配線パターン２の厚さＴは、隣り合う配線パターン２同士の間のスペースである配線パターン間スペース３のうちの最も狭いスペースの寸法Ｓ以上となっている。
これは換言すれば、隣り合う配線パターン２同士の間のスペースである配線パターン間スペース３のうちの最も狭いスペースの寸法Ｓが、配線パターン２の厚さＴ以下の小さな（狭い）ものとなっている、ということである。
この配線パターン２は、いわゆる配線本体であることが第一に想定されるが、それ以外にも、図示は省略するが、例えばＩＣチップに接続されるように設定されたインナーリードや、外部のプリント配線板や電子部品等に接続されるように設定されたアウターリードもしくは接続パッドのような各種パターンであってもよいことは勿論である。
【００２１】
この配線パターン２に関する、さらに具体的な数値的態様としては、前述のように配線パターン２の厚さＴつまり導体箔５の厚さを８μｍ以上とし、かつその配線パターン２の厚さＴが配線パターン間スペース３のうちの最も狭いスペースの寸法Ｓの１倍以上１．４４倍以下となるように、ＴおよびＳの値を設定することが望ましい。このことは、後述の実施例に係る実験等によって確認されている。但し、上記のような数値的態様のみには限定されないことは勿論である。
【００２２】
このような、従来技術に係るウェットエッチングプロセスによるパターン加工では困難ないしは不可能であった、極めて狭い配線パターン間スペース３を有するように配線パターン２を形成することは、例えばめっき前処理としての酸洗処理や、鉄系材料における水素脆性防止のための表面処理に用いられるような有機化合物または無機化合物からなるインヒビタを添加したエッチャント８を用いたウェットエッチングプロセスによって銅箔のような導体箔５にパターン加工を施すことで、実現される。
【００２３】
導体箔５は、ラミネートまたはキャスティングによって絶縁性基板１の表面上に形成されたものとすることが可能である。
もしくは、導体箔５は、接着剤または熱可塑性合成樹脂からなる接着材層（図示省略）を介して、絶縁性基板１の表面上に張り合わされたものとしてもよい。
【００２４】
配線パターン２の上面４における最大高低差は、０．５μｍ以下となっている。これは、アディティブ法によって形成された配線パターンの場合に上面４が丸みを帯びたり両肩下がりのような形になったりして平坦性が悪くなる傾向にある、ということとは対照的に、本発明の実施の形態に係る半導体装置用ＴＡＢテープにおける配線パターン２ではその上面４の平坦性が極めて良好なものとなっている、ということを意味している。
ここで、上記の「配線パターン２の上面４における最大高低差」とは、図３の約左半分に模式的に示したように、配線パターン２１の上面４（絶縁性基板１の表面に張り合わされた面（底面とも呼ぶ）とは反対側の、いわゆるトップ面）における、最も低い位置にある点２１ａおよび点２１ｃの位置と、最も高い位置にある点２１ｂとの間の高低差ΔＴを意味している。
【００２５】
また、上記の「平坦性」とは、最大高低差ΔＴの大きさを指標として用いて評価される数値である。例えば、図４の左半分に示したようなアディティブ法によって形成された配線パターン２１の場合、ΔＴが２μｍであったとすると、この配線パターン２１の上面４の平坦性は２μｍということになる。また、図４の右半分に示した配線パターン２２の場
合には、点２２ａ、点２２ｂ、点２２ｃが全て同じ高さに位置しているから、最大高低差ΔＴ＝０μｍであり、従ってこの配線パターン２２の上面４の平坦性は０μｍということになる。つまり、最大高低差ΔＴの数値が小さいほど平坦性が良好であり、反対にΔＴの数値が大きいほど平坦性が悪い、と評価することができるということである。
このように定義された最大高低差ΔＴを指標として用いて、本発明の実施の形態に係る半導体装置用ＴＡＢテープにおける配線パターン２の上面４の平坦性を評価すると、ΔＴは０．５μｍ以下（〜０μｍ）であり、例えばΔＴが２μｍ以上のようなアディティブ法によって形成される配線パターンの場合とは対照的に、極めて良好な平坦性を有するものとなっている。
【００２６】
この半導体装置用ＴＡＢテープは、次のような製造方法によって製造される。
まず、図２（ａ）に示したように、例えば接着剤（図示省略）付きのポリイミド樹脂フィルム基板のような絶縁性基板１を用意し、その片面に、導体箔５を張り合わせる。この導体箔５の、絶縁性基板１に張り合わされる面とは反対側の上面４の平坦性は、０．５μｍ以下である。
【００２７】
続いて、ドライフィルムレジスト（または液状のフォトレジストも可）６を、導体箔５の表面上に張り合わせる（図２（ｂ））。
そして、フォトリソグラフィ法によって、ドライフィルムレジスト６を所望のレジストパターン７に加工する（図２（ｃ））。
【００２８】
続いて、そのレジストパターン７をエッチングレジストとして用いると共に、有機化合物または無機化合物からなるインヒビタを添加したエッチャント８を用いて、ウェットエッチングプロセスにより導体箔５にパターン加工を施すことで、配線パターン２を形成する（図２（ｄ））。
このとき、エッチャント８は、レジストパターン７の剥離などの支障が生じない程度の適度な強さで、パターン加工対象の導体箔５の表面へと向かう有意な指向性を以て、噴流させることが望ましい。また、エッチャント８全体の化学的濃度にムラが生じることを回避するために、レジストパターン７の剥離などの支障が生じない程度の適度な流速で、エッチャント８全体をよく攪拌することが望ましい。
この工程で、隣り合う配線パターン２同士の間の配線パターン間スペース３のうちの最も狭いスペースの寸法Ｓの大きさが、導体箔５（配線パターン２）の厚さＴ以下であるように（換言すれば、配線パターン２の厚さＴが、最狭スペースの寸法Ｓ以上であるように）、配線パターン２が形成される。また、このとき配線パターン２の上面４の最大高低差ΔＴは、セミアディティブ法の場合とは対照的に、未加工の導体箔５の表面の平坦性が保たれていて、０．５μｍ以下となっている。
【００２９】
その後、レジストパターン７を剥離除去して、この半導体装置用ＴＡＢテープの主要部が完成する（図２（ｅ））。
【００３０】
次に、本発明の実施の形態に係る半導体装置用ＴＡＢテープおよびその製造方法における作用について説明する。
【００３１】
本発明の実施の形態に係る半導体装置用ＴＡＢテープおよびその製造方法では、絶縁性基板１の表面に張り合わされた導体箔５に、例えばめっき前処理としての酸洗処理や鉄系材料における水素脆性防止のための表面処理に用いられるようなインヒビタを添加したエッチャント８を用いたウェットエッチングプロセスによってパターン加工を施して、配線パターン２を形成するようにしたので、そのインヒビタを添加したエッチャント８によるエッチングが、従来技術の場合のような等方的に進行するのではなく、導体箔５の表面に対して垂直方向への強い指向性を以て進行する。
これにより、本発明の実施の形態に係る半導体装置用ＴＡＢテープおよびその製造方法によれば、パターン不良や短絡不良や絶縁信頼性の低下のような別の新たな不都合を生じることなしに、十分に広いトップ幅を確保した配線パターン２の形成が可能となると共に、配線パターン２の厚さＴ以下という極めて小さな（狭い寸法Ｓである）配線パターン間スペース３の形成が可能となる。
そしてその結果、配線パターン２の線幅Ｗおよび断面積（近似的にＷ×Ｔ）については、要求される所定の電気的導電性を得るに十分な大きさを確保しつつ、配線パターン間スペース３の寸法Ｓを微細化することができ、その全体としての配線ピッチＰ（＝Ｗ＋Ｓ）のさらなる微細化を達成することができる。
また、そのようなパターン加工をウェットエッチングプロセスによって行うようにしているので、セミアディティブ法の場合には極めて困難ないしは実質的に不可能であった、配線パターン２の上面４の平坦性を、０．５μｍ以下と極めて良好なものとすることが可能となる。
【００３２】
本発明の発明者達は、本発明を成すに当たり、種々のエッチャントを用いたウェットエッチングプロセスを試み、それらによって半導体装置用ＴＡＢテープにおける配線パターン２のさらなるファイン化を達成することが可能となるか否か、という実験および考察等を鋭意試行した。その結果、めっき前処理としての酸洗処理や鉄系材料における水素脆性防止のための表面処理に用いられていたインヒビタを添加してなるエッチャント８を用いることにより、パターン不良や短絡不良等の発生や絶縁信頼性の低下のような、別の新たな不都合を生じることなしに、十分に広いトップ幅を確保した配線パターン２の形成が可能となると共に、配線パターン２の厚さＴ以下という極めて狭い寸法Ｓを有する配線パターン間スペース３の形成が可能となる、ということを確認した。
【００３３】
すなわち、従来、インヒビタはめっき前処理としての酸洗処理用や鉄系材料における水素脆性防止のための表面処理用の薬液として用いられていた。そしてそのエッチング速度は、従来の一般的なウェットエッチング用のエッチャントのそれと比較して有意に遅い。このため、従来は、インヒビタをパターン加工用のエッチャントに添加して、半導体装置用ＴＡＢテープにおける配線パターン２の形成のためのウェットエッチングプロセスで用いるといった発想は、固定概念的に、検討の埒外にあった。しかし、本発明の発明者達は、敢えてそのようなインヒビタを添加してなるエッチャント８を用いたウェットエッチングプロセスによって、半導体装置用ＴＡＢテープ用の厚さ８μｍの銅箔のような導体箔５にパターン加工を施すことで、配線パターン２の厚さＴ以下という極めて狭い寸法Ｓ、つまりＳ＝８μｍ以下のような極めて微細な配線パターン間スペース３を有する配線パターン２を、パターン不良や短絡不良や絶縁信頼性の低下等を生じることなしに、形成することが可能となることを確認した。そして、そのような新知見に基づいて、本発明を成すに到ったのであった。
【００３４】
ここで、インヒビタをエッチング液に添加すると、それに起因してエッチング速度が低下し、延いては配線パターン２を形成するためのパターン加工工程におけるスループットの低下が生じることが危惧されるようにも考えられる。しかし実際には、そのようなスループットの低下は、実質的なデメリットを生じるほどの問題とはならない。なぜなら、本発明が特に主な適用対象としている半導体装置用ＴＡＢテープの分野においては、配線パターン２をはじめとする各種導体パターンの微細化もしくは超微細化が進んでいるが、それに伴って、パターン加工の対象となる銅箔の厚さはごく薄いものとなっており、またそれと共に、配線間スペースの微細化も進んでいるので、エッチングプロセスで溶解除去すべき部分の分量は、ますます減少していく傾向にある。このため、インヒビタを添加したエッチング液を用いたウェットエッチングプロセスでパターン加工を行っても、そのスループットは実質的な問題となるほどまでは低下しないからである。換言すれば、従来技術に係る一般的なエッチング液を用いて半導体装置用ＴＡＢテープにおける微細パターン加
工を行うと、本発明の場合よりも若干、エッチング時間は短くなるかもしれないが、それと引き換えに、配線パターン２等のエッチング不良や絶縁不良等が多発して、そのパターン加工工程における歩留まりが著しく低下し、延いてはその全体的な製造プロセスのやり直し等をしなければならなくなるなどして、結果的に、その全体的な製造工程の大幅な遅延を生じることとなる。しかし、本発明によれば、既述のように、配線パターン２のエッチング不良や絶縁不良等の発生を回避することができ、しかもそのパターン加工工程でのスループットの実質的な低下等の虞もないのであるから、実際上は、本発明によるパターン加工の方が、むしろ総合的にはスループットが向上する、とさえ言えるからである。
【００３５】
また、インヒビタを添加したことでパターン加工工程のスループットが若干低下したとしてもなお、本発明の製造方法は、やはりウェットエッチング法であって、アディティブ法によるパターン加工工程よりもスループットは高いので、この点でも、アディティブ法よりも本発明に係る半導体装置用ＴＡＢテープおよびその製造方法の方が有利である。
【００３６】
なお、上記のエッチャント８のベースとしては、例えば塩化第二銅と塩酸との混合液、または塩化第二鉄と塩酸との混合液を用いることが可能である。
そして、そのベースに有機化合物または無機化合物からなるインヒビタを添加して調製したエッチング液とすればよい。また、さらに界面活性剤を添加してもよい。その界面活性剤の働きによって、狭いパターン間スペースにもエッチング液の回り込みを良好なものとすることができ、その結果、微細配線パターンもしくは超微細配線パターン等を確実に形成することが可能となるという作用を、さらに有効なものとすることができるからである。
【００３７】
以上のように、本発明の実施の形態に係る半導体装置用ＴＡＢテープおよびその製造方法によれば、インヒビタを添加してなるエッチャント８を用いたウェットエッチングプロセスによって、絶縁性基板１の表面に形成された導体箔５をパターン加工して配線パターン２を形成することで、配線パターン２の上面４における最大高低差が０．５μｍ以下であり、かつ隣り合う配線パターン２同士の間のスペースである配線パターン間スペースのうちの最も狭い配線パターン間スペース３の大きさＳが、配線パターン２の厚さＴ以下となるように、配線パターン２を形成するようにしたので、配線パターン２の上面（トップ面）４の平坦性を確保することが可能となると共に、配線パターン間スペース３の大きさＳの微細化によって配線ピッチＰの微細化を達成することが可能となる。
そして、延いてはその半導体装置用ＴＡＢテープやそれを用いて製造される半導体実装パッケージの製品としての全体的な小型化を達成することが可能となる。
【００３８】
また、配線パターン間スペース３の大きさＳの微細化によって配線ピッチＰの微細化を達成するようにしているので、配線パターン２の線幅Ｗを無理に狭くしなくともよくなる。これにより、配線パターン２の良好な電気的特性や信頼性、パターン再現性などを犠牲にすることなしに、配線ピッチＰの微細化を達成することができる。
【００３９】
また、配線パターン２の上面４の平坦性を極めて良好なものとすることができるので、例えば上面４にＩＣチップや各種素子チップが接続されるＣＯＦ（いずれも図示省略）のような実装パッケージ用に用いられる場合でも、その接続を良好で信頼性の高いものとすることが可能となる。
【００４０】
また、配線パターン間スペース３の大きさＳの微細化によって配線ピッチＰの微細化を達成する、という観点のみからすると、本発明以外にも、アディティブ法を用いることも可能であると考えられるが、一般にアディティブ法では、配線パターンの形成に長時間を要する。しかし、それとは対照的に、本発明によれば、ウェットエッチングプロセスを主体としたサブトラクティブ法を用いて配線パターン２のパターン加工を行うようにしてい
るので、アディティブ法の場合のような長時間を必要とせず、その生産能率が極めて高いものとなる。
【００４１】
しかも、上記のようなアディティブ法の長時間を要するという短所を緩和ないしは改善するために、図８に一例を示したようなシード層２０２を用いて電解めっきプロセスにより配線パターン２０５を形成する、という技術も提案されているが、この場合には、確かに無電解めっきプロセスによって配線パターン２０５を形成する場合よりも短時間で配線パターン２０５を形成できるが、その配線パターン２０５を形成した後、最終的には、配線パターン間スペースに残存して露出している部分のシード層２０２は除去しなければならない。このため、配線パターン形成工程前後の一連の工程に煩雑さが増すこととなり、延いては、折角、配線パターン２０５の形成時間の短縮化を図ることができたにも関わらず、シード層２０２を除去する工程が追加されることで、その時間が余分にかかってしまうこととなる。また、そのシード層２０２を除去する際に、配線パターン２０５の表面も若干溶解されて、最終的にはその線幅や厚さ（高さ）が若干減ってしまうという不都合もある。しかし、本発明によれば、そのようなシード層２０２は全く用いなくてもよいのであるから、そのシード層２０２の除去に起因した上記のような不都合が生じる虞を皆無とすることが可能となる。
【実施例】
【００４２】
上記の実施の形態で説明したような製造方法によって、半導体装置用ＴＡＢテープを作製した。
【００４３】
まず、幅１５８ｍｍ・厚さ５０μｍのポリイミドテープ（ユーピレックスＳ、宇部興産製）を用意し、その表面に、接着材層（図示省略）として厚さ１２μｍの巴川Ｘ−ｔｙｐｅを介して、７種類の膜厚（５μｍ、８μｍ、１８μｍ、２５μｍ、３５μｍ、５０μｍ、７０μｍ）の導体箔５としてＴＡＢテープ用の銅箔を張り合わせた（図２（ａ））。
続いて、その導体箔５の表面上に、ドライフィルムレジスト６を張り合わせた（図２（ｂ））。
そして、フォトリソグラフィ法によって、ドライフィルムレジスト６を所望のレジストパターン７に加工した（図２（ｃ））。
続いて、そのレジストパターン７をエッチングレジストとして用いると共に、インヒビタを添加したエッチャント８を用いて、ウェットエッチングプロセスにより導体箔５にパターン加工を施すことで、配線パターン２を形成した（図２（ｄ））。
その後、レジストパターン７を剥離除去して、本発明の実施例に係る半導体装置用ＴＡＢテープのサンプルを完成した（図２（ｅ））。
【００４４】
このようにして得られた本発明の実施例に係る半導体装置用ＴＡＢテープの各サンプルについて、配線パターン２における、リード幅／スペース幅の寸法と、導体箔５の厚さ（導体膜厚）との組み合わせ毎に、良好なパターン再現性を以て配線パターン２の形成が可能であったか否かを確認し、その結果を一覧表として表１に纏めた。
ここに、表１において、○印は、出来上がった配線パターン２に短絡不良のような外観不良の発生が全くなかったことを意味している。また、×印は、短絡不良のような外観不良が発生したことを意味している。
【００４５】
【表１】
2011165906.tif 000003
【００４６】
この表１に纏めて示した結果から、配線パターン間スペース３の大きさＳに対する導体箔５の厚さＴの比が１．４４以下のものは、外観不良を生じることなく、良好なパターン再現性を以て、配線パターン２を形成することが可能であることが確認された。
【００４７】
例えば、導体箔５の厚さＴが５μｍの場合、配線パターン２の線幅Ｗ（表１、表２では呼称の簡略化のためにリード幅と記述してある；以下同様）／配線パターン間スペースＳ（表１、表２では呼称の簡略化のためにスペース幅と記述してある；以下同様）が２．５μｍ／２．５μｍでは、配線パターン間スペース３の大きさＳに対する導体箔５の厚さＴの比が２と極めて大きくなり、良好なパターン再現性を以て配線パターン２を形成することは困難なものとなることが確認された。が、リード幅（Ｗ）／スペース幅（Ｓ）を３．５μｍ／３．５μｍとした場合には、配線パターン間スペース３の大きさＳに対する導体箔５の厚さＴの比が１．４３となっており、このときには良好なパターン再現性を以て配線パターン２を形成することが可能であった。また、導体箔５の厚さＴが８μｍ、１８μｍ、…７０μｍそれぞれの場合についても同様の検討・確認を行った結果、いずれも配線パターン間スペース３の大きさＳに対する導体箔５の厚さＴの比が１．４４以下ならば、このときには良好なパターン再現性を以て配線パターン２を形成することが可能であることが確認された。
【００４８】
また、配線パターン間スペース３の大きさＳに対する導体箔５の厚さＴの比が１未満の場合については、これは既に従来から一般的に半導体装置用ＴＡＢテープでは採用されてきた設定であり、また、そのように配線パターン間スペース３の大きさＳが大きなものでは、本発明が主要な目的としている配線ピッチの微細化に寄与することが困難ないしは不可能であるのは明らかであるから、そのような設定のサンプルは、本発明の実施例では、作製やそれを用いた実験等を省略した。
【００４９】
このような実験に基づいて、配線パターン間スペース３の大きさＳに対する導体箔５の厚さＴの比は、１以上１．４４以下とすることが望ましいという結論が得られた。
【００５０】
次に、特に半導体装置用ＴＡＢテープでは、ＩＣチップ（図示省略）のような電子部品
が実装される領域が、その全面積の大半を占める場合も少なくない。従ってまた、そのＩＣチップのような電子部品のアウターリードに対してはんだ付けなどによって接続される部分の面積の、全配線パターンの面積に対する割合が、一般的ないわゆるプリント配線板の場合と比較して、極めて高い。このため、絶縁性基板１の表面に対する配線パターン２の引き剥がし強度（密着性とも呼ばれる）は、半導体装置用ＴＡＢテープにおいては、極めて重要な特質の一つとなる。
【００５１】
そこで、上記の良好なパターン再現性を以て配線パターン２を形成することができたサンプルのうち、配線パターン間スペース３の大きさＳに対する導体箔５の厚さＴの比が１．４以上のものについて、図４に模式的に示したようなピール試験を行って、絶縁性基板１の表面における配線パターン２のピール強度を確認した。その結果を、纏めて表２に示す。
ピール試験とは、図４に示したように、１本の配線パターン２の先端をクランプ治具９で把持して、０．５ｍｍ／秒の速さで絶縁性基板１の表面に対して垂直方向に引き上げる力を加えた際に計測される、絶縁性基板１の表面に対する配線パターン２の引き剥がし強度である。本実施例では、各種類ごとに５０本ずつピール試験を実施して、その５０本分の平均値を、各種類ごとの引き剥がし強度の数値とした。そして、この実験では、ピール強度が１０ｇｆ以上であればピール強度が良好（合格）であると判定した。
【００５２】
【表２】
2011165906.tif 000004
【００５３】
その結果、導体箔５の厚さＴが５μｍでかつリード幅（Ｗ）／スペース幅（Ｓ）が３．５μｍ／３．５μｍの場合には、６．９ｇｆとなり、合格基準の１０ｇｆを約３０％以上も下回るものとなった。
これは、リード幅（Ｗ）が３．５μｍと小さ過ぎることに起因して、十分なピール強度が確保できなかったためであるものと考えられる。
しかし、導体箔５の厚さＴが８μｍ以上の各サンプルについては、その全てが１０ｇｆを超えた十分なピール強度を有していることが確認された。
この結果から、十分なピール強度を確保するためには、配線パターン２の線幅Ｗを５．５μｍ以上にすることが望ましい、ということが確認された。
【００５４】
また、導体箔５の厚さＴが５μｍの場合、リード幅Ｗを太めの５．５μｍ以上にすればよいようにも考えられるが、それでは配線ピッチの微細化に対して逆行することとなって
しまう。そこで、この観点からすると、本実施例では試みなかったが、配線パターン２のリード幅（Ｗ）を５．５μｍにすると共に、スペース幅（Ｓ）を３．５μｍにすることが望ましい。このようにすることにより、配線パターン２については十分なピール強度を確保しつつ、その配線パターン２と配線パターン間スペース３とを合わせた配線ピッチについては、配線パターン間スペース３の微細化によって、その全体の微細化を達成することが可能となる。
【００５５】
但し、配線パターン２における十分な電流容量を確保するためには、線幅Ｗの微細化に起因して減少する断面積を、その高さ、つまり厚さＴによって補わざるを得ない傾向にある。また、回路設計上、リード幅とスペース幅とを等しい寸法に設定するという手法が好んで用いられる場合も多い。よって、これらの事項を総合的に判断すると、上記の実験の結果から、導体箔５の厚さＴは、８μｍ以上とすることが望ましい。
【００５６】
次に、全てのサンプルについて、断面研摩を行った後、ＳＥＭを用いて、配線パターン２の上面４の平坦性を調べた。
その結果、全てのサンプルで、上面４の平坦性は、０．５μｍ以下であることが確認された。
【００５７】
以上のように、本発明の実施例に係る半導体装置用ＴＡＢテープおよびその製造方法によれば、配線パターン間スペース３の大きさＳに対する導体箔５の厚さＴの比を１．００以上１．４４以下とすることができる。
また、配線パターン２の上面４における平坦性を０．５μｍ以下とすることができる。
また、短絡不良等の外観不良を生じることなく、かつ高い生産能率を確保しつつ、配線パターン間スペース３の大きさ（Ｓ）を最小３．５μｍのように微細化することができる。
また、導体箔５の厚さＴを８μｍ以上とすることで、絶縁性基板１の表面に対する配線パターン２のピール強度を１０ｇｆ以上とすることができる。
【符号の説明】
【００５８】
１    絶縁性基板
２    配線パターン
３    配線パターン間スペース
４    配線パターンの上面
５    導体箔
８    エッチャント
【図１】
2011165906.tif 000005
【図２】
2011165906.tif 000006
【図３】
2011165906.tif 000007
【図４】
2011165906.tif 000008
【図５】
2011165906.tif 000009
【図６】
2011165906.tif 000010
【図７】
2011165906.tif 000011
【図８】
2011165906.tif 000012