(57)【要約】【課題】従来よりも原子レベルで平坦な表面を有する窒化物半導体薄膜及びその成長方法を提供すること。【解決手段】ミスカットを有するGaN基板１０１のステップフロー成長（第１の成長工程）により制限領域１０２内に形成されたテラス２０２に、第１の成長工程よりも大きな供給量でTMG又はTEGを供給する。これにより、テラス２０２の上にGaNの２次元核３０１が発生するが（図３（ａ）参照）、発生する２次元核３０１の個数が１個以上100個以下発生するだけの時間だけこの第２の成長工程を行う。次に、TMG又はTEGの供給量を、第２の成長工程よりも小さくする（第３の成長工程）。これにより、複数の２次元核３０１が横方向成長して１分子層の厚さの連続的なGaN薄膜３０２となる（図３（ｂ）参照）。第２と第３の工程を交互に繰り返すことにより、２分子層以上の厚さのGaN薄膜３０３を成長することも可能である（図３（ｃ）参照）。【選択図】図３
2011171394.tif 000002
【特許請求の範囲】
【請求項１】
ミスカットを有する窒化物半導体基板の主方位面上に、表面積が30平方マイクロメートル以上1,000,000平方マイクロメートル以下である制限領域を形成する工程と、
アンモニアガス雰囲気中において、III族原料を供給して、前記制限領域内で前記窒化物半導体基板の分子層ステップをステップフロー成長させ、前記制限領域内にテラスを形成する第１の成長工程と、
前記III族原料の供給量を前記第１の成長工程よりも大きくして、１平方メートル当たり毎秒109個以上の核生成頻度で、前記制限領域内の前記テラス上に複数の２次元核を形成する第２の成長工程と、
前記III族原料の供給量を前記第２の成長工程よりも小さくして、前記テラス上の前記複数の２次元核を横方向成長により互いにつなげ、１分子層の厚さの連続的な窒化物半導体薄膜にする第３の成長工程と
を含むことを特徴とする窒化物半導体薄膜の成長方法。
【請求項２】
前記第２の成長工程および前記第３の成長工程を交互に繰り返して、2分子層以上の厚さの窒化物半導体薄膜を形成することを特徴とする請求項１に記載の成長方法。
【請求項３】
前記第１の成長工程における前記III族原料の供給量が毎分1×10-5モル以下であり、
前記第２の成長工程における前記III族原料の供給量が毎分2×10-5モル以上1×10-3モル以下であり、
前記第３の成長工程における前記III族原料の供給量が毎分1×10-5モル以下であることを特徴とする請求項１又は２に記載の成長方法。
【請求項４】
前記第１の成長工程で形成される前記テラスの表面積は、前記制限領域の表面積の80%以上であることを特徴とする請求項１から３のいずれかに記載の成長方法。
【請求項５】
(AlN)k(BN)l(GaN)m(InN)n（k、lおよびmは０以上５以下の整数で、k、lおよびmのいずれかは０ではなく、nは１以上５以下の整数）で表される分子層の積層構造を有し、分子層間の各界面は原子レベルで平坦であることを特徴とする窒化物半導体規則混晶。
【請求項６】
前記積層構造の分子層は、請求項１〜４のいずれかに記載の成長方法により作製されていることを特徴とする請求項５に記載の窒化物半導体規則混晶。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体薄膜および窒化物半導体規則混晶ならびにその成長方法に関する。
【背景技術】
【０００２】
窒化物半導体は、B、Al、Ga、In等のIII族元素のうち少なくとも１つ以上の元素と、V族元素である窒素との化合物であり、一般式Al1-a-b-cBaGabIncN（０≦a≦１、０≦b≦１、０≦c≦１）で表される。窒化物半導体薄膜の表面や、２種類以上の窒化物半導体薄膜を積層したヘテロ構造の界面の平坦性は、物性解明や素子応用の観点から、原子レベルで平滑であることが望ましい。特に、障壁層と量子井戸層との間の界面が原子レベルで平坦であれば、量子井戸内に形成される量子準位（サブバンド）のエネルギー的な広がり（揺らぎ）が小さくなる。その結果、量子井戸の発光スペクトルが峡鋭化したり、サブバンドを利用する素子（共鳴トンネルダイオード、光スイッチ素子、カスケードレーザ等）の特性を向上したりすることができる。
【０００３】
ところが、窒化物半導体のエピタキシャル成長においては、半導体基板や、半導体基板とエピタキシャル成長した窒化物半導体薄膜との界面から伸びる、らせん成分を有する貫通転位が高密度に存在するため、窒化物半導体薄膜の表面やヘテロ界面の平坦性は損なわれていた。例えば、非特許文献１では、らせん成分を含む転位を起源とするスパイラル成長のため、選択成長したGaNの表面が高密度の分子層ステップとテラスから構成されていて、GaAsの場合よりも平坦性が悪いことが報告されている。
【０００４】
この問題に対して、我々は選択成長法を用いて、らせん成分を有する貫通転位の密度、および、選択成長用マスク材の開口部の大きさが、窒化物半導体薄膜の表面やヘテロ界面の平坦性に与える影響を詳細に検討することによって、原子レベルで平坦な表面やヘテロ界面を有する窒化物半導体構造を実現した（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特願２００９−０７０６０９
【非特許文献】
【０００６】
【非特許文献１】T. Akasaka, T. Nishida, S. Ando, and N. Kobayashi, Japanese Journal of Applied Physics vol. 37 (1998) pp. L842-844.
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、前述の特許出願（特許文献１）の明細書等においては、選択成長を行う際の最適な成長条件や成長方法に関しては十分検討されておらず、作製した窒化物半導体構造の結晶品質をさらに向上する余地が残されていた。例えば、窒化物半導体基板の表面が原子レベルで平坦であるとき、窒化物半導体薄膜の成長は、1分子層の段差（ステップ）も存在しないテラス上において２次元核成長モードで進行する。この場合、２次元核がテラス上に核形成するためには比較的大きな過飽和度が必要であり、例えば、III族原料の供給量を大きくする必要がある。その後、発生した２次元核は横方向成長し、テラス全面を覆う１分子層厚の薄膜となる。ところが、この横方向成長時に、III族原料の供給量が核発生時と同じで大きいままであると、形成された１分子層厚の薄膜の結晶品質が劣化するという問題があった。また、III族原料の供給量が特に大きいと、２次元核がテラス全面を覆う１分子層厚の薄膜になる前に、２次元核の上にさらに別の２次元核が発生し、表面の平坦性が損なわれることもあった。
【０００８】
一方、InNと他の二元窒化物半導体（AlN、BN、および、GaN）から構成される混晶はミッシビリティギャップを持ち、ある組成範囲では相分離が起こるという問題があった。そのため、例えば、InxGa1-xN混晶において、In組成ｘが0.2以上0.8以下の範囲、特に0.4以上0.6以下の範囲で、結晶品質が低下するという問題が存在した。この問題を解決するための１つの方法として、規則混晶(GaN)m(InN)n、（mおよびnは1以上の自然数）を作製することが考えられるが、高品質な窒化物半導体規則混晶を作製する手順や条件は今まで存在しなかった。
【０００９】
本発明は、このような問題に鑑みてなされたもので、その目的は、従来よりも原子レベルで平坦な表面を有する窒化物半導体薄膜及びその成長方法を提供することにある。
【００１０】
また、本発明のさらなる目的は、従来よりも原子レベルで平坦なヘテロ界面を有する、InNと他の二元窒化物半導体から構成された窒化物半導体規則混晶及びその成長方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の目的を達成するために、本発明の第１の態様は、ミスカットを有する窒化物半導体基板の主方位面上に、表面積が30平方マイクロメートル以上1,000,000平方マイクロメートル以下である制限領域を形成する工程と、アンモニアガス雰囲気中において、III族原料を供給して、前記制限領域内で前記窒化物半導体基板の分子層ステップをステップフロー成長させ、前記制限領域内にテラスを形成する第１の成長工程と、前記III族原料の供給量を前記第１の成長工程よりも大きくして、１平方メートル当たり毎秒109個以上の核生成頻度で、前記制限領域内の前記テラス上に複数の２次元核を形成する第２の成長工程と、前記III族原料の供給量を前記第２の成長工程よりも小さくして、前記テラス上の前記複数の２次元核を横方向成長により互いにつなげ、１分子層の厚さの連続的な窒化物半導体薄膜にする第３の成長工程とを含むことを特徴とする窒化物半導体薄膜の成長方法である。
【００１２】
また、本発明の第２の態様は、第１の態様において、前記第２の成長工程および前記第３の成長工程を交互に繰り返して、2分子層以上の厚さの窒化物半導体薄膜を形成することを特徴とする。
【００１３】
また、本発明の第３の態様は、第１又は第２の態様において、前記第１の成長工程における前記III族原料の供給量が毎分1×10-5モル以下であり、前記第２の成長工程における前記III族原料の供給量が毎分2×10-5モル以上1×10-3モル以下であり、前記第３の成長工程における前記III族原料の供給量が毎分1×10-5モル以下であることを特徴とする。
【００１４】
また、本発明の第４の態様は、第１から第３のいずれかの態様において、前記第１の成長工程で形成される前記テラスの表面積は、前記制限領域の表面積の80%以上であることを特徴とする。
【００１５】
また、本発明の第５の態様は、 (AlN)k(BN)l(GaN)m(InN)n（k、lおよびmは０以上５以下の整数で、k、lおよびmのいずれかは０ではなく、nは１以上５以下の整数）で表される分子層の積層構造を有し、分子層間の各界面は原子レベルで平坦であることを特徴とする窒化物半導体規則混晶である。
【００１６】
また、本発明の第６の態様は、第５の態様において、前記積層構造の分子層が、請求項１〜４のいずれかに記載の成長方法により作製されていることを特徴とする。
【発明の効果】
【００１７】
本発明の成長方法によれば、複数の窒化物半導体２次元核を生成した後、III族原料の供給量を小さくし、ゆっくりと２次元核を横方向成長させて薄膜を形成させるため、従来の成長方法よりも高品質な、原子レベルで平坦な表面を有する窒化物半導体薄膜を得ることが出来る。また、本発明によれば、上記成長方法を適宜III族原料を変更して繰り返すことにより、原子レベルで平坦な界面を有する(AlN)k(BN)l(GaN)m(InN)n規則混晶を得ることが出来る。
【図面の簡単な説明】
【００１８】
【図１】実施例１に係る窒化物半導体基板の主方位面上に形成した制限領域を示す図である。(ａ)はマスク材を用いた時の平面図、(ｂ)は（ａ）の破線AA’に沿った断面図、(ｃ)はメサを形成した時の平面図、(ｄ)は（ｃ）の破線AA’に沿った断面図を示す図である。
【図２】実施例１に係る成長工程を示す図である。(ａ)はGaN薄膜を成長する前の断面図、(ｂ)はミスカットによるGaNの分子層ステップがステップフロー成長している状態を示す断面図、(ｃ)は最も広いテラスが制限領域のほぼ全面を覆った状態を示す断面図である。
【図３】実施例１の成長工程に係る図である。(ａ)はテラス上にGaNの２次元核が形成した状態を表す断面図、(ｂ)はGaNの２次元核が合体して１分子層の厚さのGaN薄膜となった状態を表す断面図、(ｃ)は２分子層以上のGaN薄膜を成長した状態を表す断面図である。
【図４】実施例２の成長工程に係る図である。(ａ)は最も広いテラスが制限領域のほぼ全面を覆った状態を示す断面図、(ｂ)は２分子層のGaN薄膜をテラス上に形成した状態を表す断面図、(ｃ)は３分子層のInN薄膜をGaN薄膜の上に形成した状態を表す断面図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照して本発明の実施形態を詳細に説明する。
【００２０】
（実施形態１）
実施形態１に係る窒化物半導体薄膜の成長方法は、ミスカットを有する窒化物半導体基板の主方位面上に、表面積が30平方マイクロメートル以上1,000,000平方マイクロメートル以下である制限領域を形成する工程と、第１から第３の成長工程とを含む。第１の成長工程は、アンモニアガス雰囲気中において、III族原料を供給して、制限領域内で窒化物半導体基板の分子層ステップをステップフロー成長させ、制限領域内にテラスを形成する工程である。第２の成長工程は、III族原料の供給量を第１の成長工程よりも大きくして、１平方メートル当たり毎秒109個以上の核生成頻度で、制限領域内のテラス上に複数の２次元核を形成する工程である。第３の成長工程は、III族原料の供給量を第２の成長工程よりも小さくして、テラス上の複数の２次元核を横方向成長により互いにつなげ、１分子層の厚さの連続的な窒化物半導体薄膜にする工程である。
【００２１】
ここで、第１の成長工程は、III族原料の供給量が毎分1×10-5モル以下であることが望ましく、テラスの面積が、制限領域の表面積の８０％以上の大きさとなるまで行うことが望ましい。第２の成長工程は、III族原料の供給量が毎分2×10-5モル以上1×10-3モル以下であることが望ましい。第３の成長工程は、III族原料の供給量が毎分1x10-5以下であることが望ましい。
【００２２】
本実施形態の成長方法では、複数の窒化物半導体２次元核を生成した後、III族原料の供給量を小さくし、ゆっくりと２次元核を横方向成長させて薄膜を形成させるため、従来の成長方法、すなわち、III族原料の供給量を変化させない成長方法に比べて、高品質な窒化物半導体薄膜を得ることが出来る。さらに、本成長方法は、一種の原子層エピタキシであるために、窒化物半導体薄膜の膜厚を分子層レベルで厳密に制御することも可能である。
【００２３】
以下、実施例を具体的な数値等に言及しつつ説明するが、本発明はこれらの数値等にのみ制限されるものではないことに留意されたい。
【００２４】
まず、窒化物半導体基板の一種である、(0001) Ga面を主方位面とするGaN基板１０１の主方位面に、制限領域１０２を形成した（図１（ａ）及び（ｂ）参照）。具体的には、(0001) Ga面を主方位面とするGaN基板１０１の主方位面に、スパッタリング法により二酸化シリコン薄膜をマスク材１０３として形成した後、フォトリソグラフィによりマスク開口部を設け、制限領域１０２とした。制限領域１０２は、(0001) Ga面を主方位面とするGaN基板の一部をドライエッチング装置でエッチングして、メサ１０４を残すことにより形成することもできる（図１（ｃ）及び（ｄ）参照）。これらの制限領域１０２は、形状が円形または多角形であり、表面積は30平方マイクロメートル以上1,000,000平方マイクロメートル以下であることが望ましい。表面積が大きすぎると、第３の成長工程において２次元核が横方向成長して１分子層の膜を完成する前に、横方向成長している２次元核の上にさらに２次元核が発生してしまう確率が高くなってしまい、小さすぎると、原子レベルで平坦な表面を得るという本発明の効果が十分に得られない。また、制限領域１０２にはらせん成分を有する貫通転位は全くなかった。
【００２５】
次に、制限領域１０２を形成したGaN基板１０１を有機金属気相成長装置（MOCVD）に導入し、アンモニアガスを毎分0.1リットル以上20リットル以下の流量で流しながら基板温度を設定値になるまで上昇させる。基板温度の設定値としては、600〜1100℃の範囲で設定できる。
【００２６】
基板温度が設定温度±20℃以内で安定したら、III族原料である、トリメチルガリウム(TMG)又はトリエチルガリウム(TEG)を供給する。TMGまたはTEGの供給量としては、毎分1×10-5モル以下であることが望ましい。ステップフロー成長をゆっくりと起こし、結晶品質を向上させるためである。さらに、テラス２０２の上に２次元核が発生することを抑えることで、テラス２０２の表面積を８０％以上にすることができる。
【００２７】
ここで、GaN基板には一般に、ミスカット（ミスオリエンテーション）が存在するが、このミスカットの傾斜角（θ）は0.1度以上５度以下であることが望ましい（図２（ａ）参照）。TMGまたはTEGを供給することによって、ミスカットに起因するGaN基板１０１の分子層ステップ２０１が、制限領域１０２の内部でステップフロー成長を起こす。ステップフロー成長が進行するに伴い、ステップの一番上流側にあった(0001)面のテラス２０２の面積が拡大していき（図２（ｂ）参照）、最終的に、このテラス２０２が制限領域の表面積のほとんどを占める（図２（ｃ）参照）。この時、この一番広い(0001)面テラス２０２の表面積が制限領域１０２の表面積の８０％以上の大きさであることが望ましい。制限領域１０２全体（表面積の１００％）にわたりテラス２０２を形成することが好ましいが技術的に困難であるためである。この工程を第１の成長工程とする。
【００２８】
次に、TMGまたはTEGの供給量を、第１の成長工程よりも大きくする。具体的には、毎分2×10-5モル以上1×10-3モル以下であることが望ましい。この時、第１の成長工程で形成された(0001)面テラス２０２の上にGaNの２次元核３０１が、１平方メートル当たり毎秒109個以上の頻度（２次元核生成頻度）で発生する（図３（ａ）参照）。III族供給量が毎分2x10-5 モルの時、核生成頻度が１平方メートル当たり毎秒109個の頻度となり、III族供給量を増やすと核生成頻度も大きくなるが、毎分1x10-3 モルを超えると頻度が高くなりすぎて２次元核の上にさらに成長が起こって（つまり、２次元核が３次元核になってしまうため）広いテラスが形成できなくなってしまう。この工程で、テラス２０２の上に発生する２次元核３０１の個数は、２次元核生成頻度とテラス２０２の面積から求められるが、テラス２０２の上に２次元核３０１が１個以上100個以下発生するだけの時間だけ、この工程を行う。テラス２０２上に２次元核３０１を発生させる本工程を第２の成長工程とする。
【００２９】
さらに、TMGまたはTEGの供給量を、第２の成長工程よりも小さくする。具体的には、毎分1x10-5モル以下であることが望ましい。この工程では、第２の成長工程で発生したGaNの２次元核３０１を横方向成長させる。横方向成長することによって、２次元核がテラスの端まで大きくなったり、２次元核同士が合体したりすることによって、１分子層の厚さの連続的なGaN薄膜３０２となった（図３（ｂ）参照）。この後にさらにIII族原料を供給し続けても、その供給量が毎分1×10-5モル以下と小さいため、新たに２次元核が生成することはなく、成長は自己停止する。そのため、本成長方法は、窒化物半導体の原子層エピタキシとして機能する。本工程を第３の成長工程とする。
【００３０】
さらに、第２の成長工程と第３の成長工程を交互に繰り返すことにより、２分子層以上の厚さのGaN薄膜３０３を成長することも可能であった（図３（ｃ）参照）。
【００３１】
上記の実施例では、窒化物半導体基板の主方位面に単一の制限領域を設けた場合について記述したが、制限領域が複数存在しても構わない。この点は、以降の実施形態２及び３に関しても同様である。
【００３２】
また、本実施例では、GaN薄膜を成長する場合の例を示したが、本発明に係る成長方法は２次元核の生成過程と２次元核の横方向成長過程を分離し、さらに横方向成長をゆっくりと行うため、III族原料として、Ga、Al、B、および、Inを含む有機金属を適宜用いることにより、AlN、BN、および、InNの２元窒化物半導体薄膜や、Al1-a-b-cBaGabIncN（０≦a≦１，０≦b≦１，０≦c≦１）混晶半導体薄膜を従来よりも高品質に成長することができた。
【００３３】
（実施形態２）
実施形態２に係る窒化物半導体規則混晶の成長方法は、実施形態１の係る窒化物半導体薄膜の成長方法を、適宜III族原料を変更して繰り返すことにより、(AlN)k(BN)l(GaN)m(InN)n規則混晶を成長するものである。ここで、k、lおよびmは０以上５以下の整数で、k、lおよびmのいずれかは０ではなく、nは１以上５以下の整数である。以下、実施例を具体的な数値等に言及しつつ説明するが、本発明はこれらの数値等にのみ制限されるものではないことに留意されたい。
【００３４】
まず、実施形態１の例と同様に、制限領域１０２の表面積の８０％以上の大きさを占める、GaN(0001)面のテラス２０２を作製した（工程２−１、図４（ａ）参照）。
【００３５】
次に、TMGまたはTEGを、工程２−１よりも大きい毎分2x10-5モル以上1x10-3モル以下の供給量で、テラス上にGaNの2次元核を１個以上100個以下発生するだけの時間だけ供給した（工程２−２）。
【００３６】
次に、TMGまたはTEGの供給量を工程２−２よりも小さい毎分1x10-5モル以下にし、複数のGaN２次元核を横方向成長させ、１分子層の厚さの連続的なGaN薄膜を形成した（工程２−３）。
【００３７】
ついで、工程２−２及び２−３を繰返し、合計２分子層の厚さのGaN薄膜４０１を成長した（工程２−４、図４（ｂ）参照）。
【００３８】
その後、TMGまたはTEGの供給を止め、数秒から数十秒の間パージを行った（工程２−５）。
【００３９】
次に、新たなIII族原料であるトリメチルインジウム(TMI)を、毎分2×10-5モル以上1×10-3モル以下の供給量で、GaNの(0001)面テラスの上に、InNの2次元核を１個以上100個以下発生するだけの時間だけ供給した（工程２−６）。
【００４０】
さらに、TMIの供給量を毎分1×10-5モル以下にし、工程２−６で発生したInNの２次元核を横方向成長させ、１分子層の厚さの連続的なInN薄膜を形成した（工程２−７）。なお、この後にさらにTMIを供給し続けても、その供給量が毎分1×10-5モル以下と小さいため、新たにInNの２次元核が生成することはなく、成長は自己停止した。
【００４１】
もう２回、工程２−６及び２−７を繰返し、合計３分子層の厚さのInN薄膜４０２を成長した（工程２−８、図４（ｃ）参照）。
【００４２】
次に、TMIの供給を止め、数秒から数十秒の間パージを行った（工程２−９）。
【００４３】
この後、工程２−２〜２−９をこの順序で99回繰り返すことにより、100周期の窒化物半導体規則混晶(GaN)2(InN)3を成長した。
【００４４】
上記実施例において、III族原料として、GaやInを含む有機金属だけに限定せず、AlやBを含む有機金属を適宜使用し、また、工程２−４や工程２−８における繰返し回数を適宜設定することにより、InNを含む窒化物半導体の規則混晶である(AlN)k(BN)l(GaN)m(InN)nを作製することができた。ここで、k、lおよびmは０以上５以下の整数である。ただし、k、lおよびmのいずれかは０ではない。また、nは１以上５以下の整数である。各二元窒化物半導体の分子層数の最大値が５を超えると、当該規則混晶内の歪が大きくなりすぎて転位が発生する。転位があると原子レベルで平坦な界面を形成できなくなってしまうため、５以下にする必要がある。
【符号の説明】
【００４５】
１０１  窒化物半導体基板
１０２  制限領域
１０３  マスク材
１０４  メサ
２０１  GaNの分子層ステップ
２０２  ステップの一番上流側の(0001)面のテラス
３０１  GaNの２次元核
３０２  １分子層の厚さの連続的なGaN薄膜
３０３  ２分子層以上の厚さのGaN薄膜
４０１  ２分子層の厚さのGaN薄膜
４０２  ３分子層の厚さのInN薄膜
【図１】
2011171394.tif 000003
【図２】
2011171394.tif 000004
【図３】
2011171394.tif 000005
【図４】
2011171394.tif 000006