(57)【要約】【課題】特性が向上された微結晶シリコン薄膜トランジスタと、それを備える表示装置、及び、それらの製造方法の提供。【解決手段】微結晶シリコン薄膜トランジスタにおける微結晶シリコン半導体膜層における水素濃度を酸素濃度より大きくする。微結晶シリコン半導体膜層における酸素濃度に対する水素濃度の比は１．５倍以上が望ましい。【選択図】図５Ａ
2011096920.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極層と、
前記ゲート電極層に、絶縁膜層を介して形成される微結晶シリコン層と、
前記微結晶シリコン層の上に重ねて設けられる非晶質シリコン層と、
前記非晶質シリコン層の上に重ねて設けられる不純物非晶質シリコン層を介して設けられる１対のソース電極及びドレイン電極と、
を含む薄膜トランジスタであって、
前記微結晶シリコン層に含まれる水素濃度が、前記微結晶シリコン層に含まれる酸素濃度より大きい、
ことを特徴とする薄膜トランジスタ。
【請求項２】
請求項１に記載の薄膜トランジスタであって、
前記微結晶シリコン層に含まれる前記水素濃度は、前記微結晶シリコン層に含まれる前記酸素濃度の１．５倍以上である、
ことを特徴とする薄膜トランジスタ。
【請求項３】
請求項１又は請求項２に記載の薄膜トランジスタを備える表示装置。
【請求項４】
ゲート電極層と、
前記ゲート電極層に、絶縁膜層を介して形成される微結晶シリコン層と、
前記微結晶シリコン層の上に重ねて設けられる非晶質シリコン層と、
前記非晶質シリコン層の上に重ねて設けられる不純物非晶質シリコン層を介して設けられる１対のソース電極及びドレイン電極と、
を含む薄膜トランジスタの製造方法であって、
所定の条件の下、微結晶シリコン層を形成するステップと、
前記微結晶シリコン層に含まれる酸素量を測定するステップと、
前記微結晶シリコン層に含まれる水素量が、前記微結晶シリコン層に含まれる前記酸素量より多くなるよう、前記微結晶シリコン層に対する水素処理の方法を決定するステップと、を含み、
前記所定の条件の下、前記薄膜トランジスタを構成する前記微結晶シリコン層を形成するステップと、
前記水素処理の方法により、前記微結晶シリコン層に水素処理を行うステップと、を含む、
ことを特徴とする薄膜トランジスタの製造方法。
【請求項５】
請求項４に記載の薄膜トランジスタの製造方法であって、
前記微結晶シリコン層に含まれる前記水素量は、前記微結晶シリコン層に含まれる前記酸素量の１．５倍以上である、
ことを特徴とする薄膜トランジスタの製造方法。
【請求項６】
請求項４又は請求項５に記載の方法により製造される薄膜トランジスタを備える表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（Thin Film Transistor）とそれを備える表示装置、及び、それらの製造方法に関する。特に、微結晶シリコン薄膜トランジスタの特性向上と、表示の高精細化を実現する表示装置に関する。
【背景技術】
【０００２】
例えば、表示装置の画素表示を制御するトランジスタに、基板上に設けられた薄膜トランジスタが用いられている。近年の表示画面の高精細化を実現するため、非晶質（アモルファス）シリコン薄膜トランジスタと比較して移動度の高い薄膜トランジスタである微結晶シリコン薄膜トランジスタのさらなる特性向上が必要となっている。
【０００３】
微結晶シリコン薄膜トランジスタには、シリコン半導体膜層が、微結晶シリコン半導体膜層と非晶質シリコン半導体膜層の２層からなるものがある。このような微結晶シリコン薄膜トランジスタにおける微結晶シリコン半導体膜層は、非晶質シリコン半導体膜層をＲＴＡ（Rapid Thermal Annealing）などによって微結晶シリコン半導体膜層に改質することによって形成される。微結晶シリコン半導体膜層の表面に対して、プラズマ水素処理を施した後、当該微結晶シリコン半導体膜層の上層に、非晶質シリコン半導体膜層が形成される。
【０００４】
従来より、微結晶シリコン薄膜トランジスタの特性を向上させる技術について、特許文献１及び特許文献２に開示がされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１７７１０８号公報
【特許文献２】特開２００９−７１２８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１及び特許文献２において、微結晶シリコン薄膜トランジスタの特性を向上させる条件の一つとして、微結晶シリコン半導体膜層における酸素濃度について、記載がある。また、前述の通り、微結晶シリコン半導体膜層の上層に、非晶質シリコン半導体膜層を形成する際に、微結晶シリコン半導体膜層と非晶質シリコン半導体膜層とが乖離することを抑制することを目的として、微結晶シリコン半導体膜層に対して、プラズマ水素処理を行っており、微結晶シリコン半導体膜層には、水素を含んでいる。
【０００７】
プラズマ水素処理における処理条件などにより、微結晶シリコン半導体膜層に含まれる水素濃度は変化するが、微結晶シリコン薄膜トランジスタの特性向上の条件として、微結晶シリコン半導体膜層に含まれる酸素濃度と水素濃度の関係について、従来において注目されることはなかった。
【０００８】
本発明は、上記課題を鑑みて、特性が向上された微結晶シリコン薄膜トランジスタと、それを備える表示装置、及び、それらの製造方法の提供を目的とする。
【課題を解決するための手段】
【０００９】
（１）上記課題を解決するために、本発明に係る薄膜トランジスタは、ゲート電極層と、前記ゲート電極層に、絶縁膜層を介して形成される微結晶シリコン層と、前記微結晶シリコン層の上に重ねて設けられる非晶質シリコン層と、前記非晶質シリコン層の上に重ねて設けられる不純物非晶質シリコン層を介して設けられる１対のソース電極及びドレイン電極と、を含む薄膜トランジスタであって、前記微結晶シリコン層に含まれる水素濃度が、前記微結晶シリコン層に含まれる酸素濃度より大きい、ことを特徴とする。
【００１０】
（２）上記（１）に記載の薄膜トランジスタであって、前記微結晶シリコン層に含まれる前記水素濃度は、前記微結晶シリコン層に含まれる前記酸素濃度の１．５倍以上であってもよい。
【００１１】
（３）本発明に係る表示装置は、上記（１）又は（２）に記載の薄膜トランジスタを備える表示装置であってもよい。
【００１２】
（４）本発明に係る薄膜トランジスタの製造方法は、ゲート電極層と、前記ゲート電極層に、絶縁膜層を介して形成される微結晶シリコン層と、前記微結晶シリコン層の上に重ねて設けられる非晶質シリコン層と、前記非晶質シリコン層の上に重ねて設けられる不純物非晶質シリコン層を介して設けられる１対のソース電極及びドレイン電極と、を含む薄膜トランジスタの製造方法であって、所定の条件の下、微結晶シリコン層を形成するステップと、前記微結晶シリコン層に含まれる酸素量を測定するステップと、前記微結晶シリコン層に含まれる水素量が、前記微結晶シリコン層に含まれる前記酸素量より多くなるよう、前記微結晶シリコン層に対する水素処理の方法を決定するステップと、を含み、前記所定の条件の下、前記薄膜トランジスタを構成する前記微結晶シリコン層を形成するステップと、前記水素処理の方法により、前記微結晶シリコン層に水素処理を行うステップと、を含む、ことを特徴としてもよい。
【００１３】
（５）上記（４）に記載の薄膜トランジスタの製造方法であって、前記微結晶シリコン層に含まれる前記水素量は、前記微結晶シリコン層に含まれる前記酸素量の１．５倍以上であってもよい。
【００１４】
（６）本発明に係る表示装置は、上記（４）又は（５）に方法により製造される薄膜トランジスタを備える表示装置であってもよい。
【発明の効果】
【００１５】
本発明により、特性が向上された微結晶シリコン薄膜トランジスタと、それを備える表示装置、及び、それらの製造方法が提供される。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係る液晶表示装置の全体斜視図である。
【図２】本発明の実施形態に係る液晶表示装置のＴＦＴ基板主要部の等価回路を示す図である。
【図３】本発明の実施形態に係る液晶表示装置のＴＦＴ基板における１つの画素領域の拡大平面図である。
【図４】本発明の実施形態に係る液晶表示装置のＴＦＴ基板に設けられる薄膜トランジスタの断面図である。
【図５Ａ】本発明の実施形態に係る薄膜トランジスタの一例における酸素濃度及び水素濃度を示す図である。
【図５Ｂ】本発明の実施形態に係る薄膜トランジスタの一例における酸素濃度及び水素濃度を示す図である。
【図６】本発明の実施形態に係る薄膜トランジスタの一例における電流−電圧特性を示す図である。
【図７】本発明の実施形態との比較例となる薄膜トランジスタにおける酸素濃度及び水素濃度を示す図である。
【図８】本発明の実施形態との比較例となる薄膜トランジスタにおける電流−電圧特性を示す図である。
【図９Ａ】本発明の実施形態に係る薄膜トランジスタを製造する工程を示す図である。
【図９Ｂ】本発明の実施形態に係る薄膜トランジスタを製造する工程を示し、図９Ａに続く図である。
【図９Ｃ】本発明の実施形態に係る薄膜トランジスタを製造する工程を示し、図９Ｂに続く図である。
【図９Ｄ】本発明の実施形態に係る薄膜トランジスタを製造する工程を示し、図９Ｃに続く図である。
【図９Ｅ】本発明の実施形態に係る薄膜トランジスタを製造する工程を示し、図９Ｄに続く図である。
【図９Ｆ】本発明の実施形態に係る薄膜トランジスタを製造する工程を示し、図９Ｅに続く図である。
【図９Ｇ】本発明の実施形態に係る薄膜トランジスタを製造する工程を示し、図９Ｆに続く図である。
【図１０】本発明の実施形態に係る他の一例となる液晶表示装置のＴＦＴ基板主要部の等価回路を示す図である。
【発明を実施するための形態】
【００１７】
本発明の実施形態に係る薄膜トランジスタ及びそれを用いた表示装置について、図面に基づいて、以下に説明する。
【００１８】
［第１の実施形態］
本発明の第１の実施形態に係る表示装置は、ＩＰＳ（In-Plane Switching）方式のうちの一つの方式による液晶表示装置である。図１は、本発明の本実施形態に係る液晶表示装置の全体斜視図である。図１に示すように、当該液晶表示装置は、走査信号線、映像信号線、薄膜トランジスタ、画素電極、及び対向電極などが配置されたＴＦＴ基板ＳＵＢと、当該ＴＦＴ基板ＳＵＢに対向し、カラーフィルタが設けられたフィルタ基板ＣＦと、両基板に挟まれた領域に封入された液晶材料と、ＴＦＴ基板ＳＵＢ側に位置するバックライトＢＬと、を含んで構成される。ＴＦＴ基板ＳＵＢには、ガラス基板などの透明基板の上に薄膜トランジスタなどが配置されている。
【００１９】
図２は、上記の液晶表示装置のＴＦＴ基板ＳＵＢ主要部の等価回路を示す図である。
【００２０】
図２において、ＴＦＴ基板ＳＵＢでは、多数のゲート信号線ＧＬが互いに等間隔をおいて図中横方向に延びており、また、多数のドレイン信号線ＤＬが互いに等間隔をおいて図中縦方向に延びている。そして、これらゲート信号線ＧＬ及びドレイン信号線ＤＬにより碁盤状に並ぶ画素領域がそれぞれ区画されている。また、各ゲート信号線ＧＬと平行にコモン信号線ＣＬが図中横方向に延びている。
【００２１】
ゲート信号線ＧＬ及びドレイン信号線ＤＬにより区画される画素領域の隅には、薄膜トランジスタＴＦＴが形成されており、そのゲート電極ＧＴはゲート信号線ＧＬに接続され、ドレイン電極ＤＴはドレイン信号線ＤＬに接続されている。また、各画素領域には、１対の画素電極ＰＸ及び対向電極ＣＴが形成されており、画素電極ＰＸは薄膜トランジスタＴＦＴのソース電極ＳＴに接続され、対向電極ＣＴはコモン信号線ＣＬに接続されている。
【００２２】
以上の回路構成において、各画素領域の対向電極ＣＴにコモン信号線ＣＬを介して基準電圧が印加され、ゲート信号線ＧＬにゲート電圧が選択的に印加されることにより、薄膜トランジスタＴＦＴに流れる電流が制御される。また、選択的に印加されたゲート電圧により、ドレイン信号線ＤＬに供給されたドレイン信号の電圧が選択的に、画素電極ＰＸに印加される。これにより、液晶分子の配向などを制御され、画像が表示される。
【００２３】
図３は、ＴＦＴ基板ＳＵＢにおける１つの画素領域の拡大平面図である。図３に示すように、ゲート信号線ＧＬに接続されたゲート電極ＧＴの上方に、微結晶シリコン半導体膜層Ｓ２（図示せず）及び非晶質シリコン半導体膜層Ｓ３が形成され、さらにドレイン電極ＤＴ及びソース電極ＳＴとが、非晶質シリコン半導体膜層Ｓ３と、不純物シリコン半導体膜層ＩＤＳ（図示せず）を介して、接続するように形成されている。
【００２４】
図４は、ＴＦＴ基板ＳＵＢに設けられる薄膜トランジスタＴＦＴの断面図である。図４は、図３に示すIV-IVの断面を示す概略図であり、その断面とは、ドレイン信号線ＤＬが延伸する方向に対して垂直な断面である。図４に示すように、ＴＦＴ基板ＳＵＢにおいて、透明基板ＧＡ上に設けられたゲート電極ＧＴの上方に、ゲート絶縁膜ＧＩを介して、微結晶シリコン半導体膜層Ｓ２及び非晶質シリコン半導体膜層Ｓ３が、順に、形成されている。
【００２５】
微結晶シリコン半導体膜層Ｓ２は、ＣＶＤ（Chemical Vapor Deposition）法によって形成された非晶質シリコン半導体膜層に対して、脱水素処理を行った後に、ＲＴＡを行い、非晶質シリコンが結晶化されることにより形成される。ここで、微結晶シリコン半導体膜層Ｓ２の結晶粒径は、典型的には、１０ｎｍ以上１００ｎｍ以下程度の範囲にある。前述の通り、微結晶シリコン半導体膜層Ｓ２に対して、プラズマ水素処理を行った後に、微結晶シリコン半導体膜層Ｓ２の上層に、ＣＶＤ法により、非晶質シリコン半導体膜層Ｓ３が形成される。ここで、微結晶シリコン半導体膜層Ｓ２に含まれる水素濃度が、微結晶シリコン半導体膜層Ｓ２に含まれる酸素濃度と比較して、最終工程後に、大きくなるように、プラズマ水素処理の処理条件が定められる。さらに、最終工程後に、水素濃度が酸素濃度の１．５倍以上となるのが望ましい。
【００２６】
非晶質シリコン半導体膜層Ｓ３の上方の両側には、不純物シリコン半導体膜層ＩＤＳを介して、ドレイン電極ＤＴとソース電極ＳＴがそれぞれ形成されている。不純物シリコン半導体膜層ＩＤＳは、リン（Ｐ）などの不純物がドープされた非晶質シリコンにより成っている。不純物シリコン半導体膜層ＩＤＳは、ドレイン電極ＤＴ及びソース電極ＳＴに対して、オーミックコンタクトとして機能している。また、ドレイン電極ＤＴとソース電極ＳＴは、アルミニウムなどの金属によって形成されている。ドレイン電極ＤＴ及びソース電極ＳＴは、電気的に遮断されている。なお、オーミックコンタクトとは、配線層と半導体層などとの電気的接触部において、電圧と電流の特性が直線性を示していることをいう。
【００２７】
図５Ａ及び図５Ｂは、本発明の本実施形態に係る薄膜トランジスタＴＦＴの一例における酸素濃度及び水素濃度を示す図である。図５Ａ及び図５Ｂの横軸は、図４に示す薄膜トランジスタＴＦＴのＡ−Ｂ断面の中心部における位置を示している。図４に示すＡからＢに対して、図５Ａ及び図５Ｂの横方向には、左から順に、絶縁膜ＩＦ、非晶質シリコン半導体膜層Ｓ３、微結晶シリコン半導体膜層Ｓ２、ゲート絶縁膜ＧＩが位置している。図５Ａ及び図５Ｂの縦軸は、図４に示す薄膜トランジスタＴＦＴのＡ−Ｂ断面それぞれの位置における酸素濃度及び水素濃度を示している。酸素濃度及び水素濃度は、例えば、図４に示す薄膜トランジスタＴＦＴに対して、図のＡ−Ｂ断面の中心部に沿って、ＳＩＭＳ（Secondary Ion Mass Spectrometry）によって質量分析することによって、測定される。それぞれの図において、酸素濃度が実線で、水素濃度が破線で示されている。なお、縦軸は、対数目盛（Logarithmic Scale）で示されている。
【００２８】
図５Ａに示す薄膜トランジスタＴＦＴの微結晶シリコン半導体膜層Ｓ２において、酸素濃度は、非晶質シリコン半導体膜層Ｓ３との界面近傍で、極大値をとり、非晶質シリコン半導体膜層Ｓ３側からゲート絶縁膜ＧＩへ進むにつれ、酸素濃度は小さくなり、その後、ゲート絶縁膜ＧＩとの界面に近づくにつれ、再び、酸素濃度は大きくなっている。
【００２９】
これに対して、微結晶シリコン半導体膜層Ｓ２において、水素濃度は、非晶質シリコン半導体膜層Ｓ３側からゲート絶縁膜ＧＩへ進むにつれ、小さくなり、微結晶シリコン半導体膜層Ｓ２の内部のあるところで極小値をとり、その後、ゲート絶縁膜ＧＩへ近づくにつれ、再度大きくなっている。
【００３０】
図５Ａに示す薄膜トランジスタＴＦＴの微結晶シリコン半導体膜層Ｓ２において、水素濃度の極小値は、非晶質シリコン半導体膜層Ｓ３との界面近傍における酸素濃度の極大値と比較して、大きくなっている。図５Ａには、水素濃度の極小値は、酸素濃度の極大値の１．５倍となる場合が示されており、水素濃度の極小値は、酸素濃度の極大値の１．５倍以上が望ましい。
【００３１】
図６は、本発明の本実施形態における薄膜トランジスタＴＦＴの一例における電流−電圧特性を示す図である。図の横軸はゲート電圧を示しており、図の中央がゲート電圧０の状態、右側が正のゲート電圧、左側が負のゲート電圧を示している。図の縦軸は、薄膜トランジスタＴＦＴに流れるドレイン電流を示しており、図の縦軸は、対数目盛で示されている。図５Ａに示す薄膜トランジスタＴＦＴの場合、ドレイン電流のオフ電流に対するオン電流の比が１０６程度であり、スイッチング素子として十分な特性を示している。
【００３２】
図５Ｂに示す薄膜トランジスタＴＦＴは、微結晶シリコン半導体膜層Ｓ２における酸素濃度が、図５Ａに示す薄膜トランジスタＴＦＴのそれと比較して、高くなっている。一般に、微結晶シリコン半導体膜層Ｓ２において、酸素濃度が高くなると、微結晶シリコン半導体膜層Ｓ２におけるシリコン微結晶の結晶終端のダングリングボンドの水素化が阻害され、薄膜トランジスタＴＦＴとしての特性は悪くなる。
【００３３】
図５Ｂに示す薄膜トランジスタＴＦＴは、図５Ａに示す薄膜トランジスタＴＦＴと比較して、微結晶シリコン半導体膜層Ｓ２における酸素濃度が高くなっているが、プラズマ水素処理におけるプラズマ圧力を高くするなど、処理条件が調整されているために、微結晶シリコン半導体膜層Ｓ２における水素濃度が、酸素濃度より高くなっている。図５Ｂには、図５Ａと同様に、水素濃度の極小値が酸素濃度の極大値の１．５倍である場合が示されており、前述の通り、水素濃度の極小値が酸素濃度の極大値の１．５倍以上が望ましい。
【００３４】
薄膜トランジスタＴＦＴがこのような構造を取る場合、図５Ａに示す薄膜トランジスタＴＦＴと同様に、図６に示すように、スイッチング素子として十分な電流−電圧特性を示している。これは、微結晶シリコンの結晶に含まれる酸素によって、結晶終端の水素化が阻害されても、微結晶シリコン半導体膜層Ｓ２に含まれる水素濃度を高めることにより、スイッチング素子としての十分な特性を示すために必要な結晶終端の水素化が確保できているためと考えられる。
【００３５】
図７は、本発明の本実施形態との比較例となる薄膜トランジスタにおける酸素濃度及び水素濃度を示す図である。図７の縦軸及び横軸の表示については、図５Ａ及び図５Ｂと同様である。
【００３６】
図７に示す薄膜トランジスタは、図５Ｂに示す薄膜トランジスタＴＦＴと同様に、図５Ａに示す薄膜トランジスタＴＦＴと比較して、微結晶シリコン半導体膜層Ｓ２における酸素濃度が高くなっている。しかし、図５Ｂに示す薄膜トランジスタＴＦＴと異なり、微結晶シリコン半導体膜層Ｓ２における水素濃度の極小値が、酸素濃度の極大値よりも小さくなっている。図７には、水素濃度の極小値が酸素濃度の極大値の０．５倍である場合が示されている。
【００３７】
図８は、本発明の本実施形態との比較例となる薄膜トランジスタにおける電流−電圧特性を示す図である。図８の縦軸及び横軸の表記については、図６と同様である。図７に示す薄膜トランジスタの場合、ドレイン電流のオフ電流に対するオン電流の比が１０２程度であり、スイッチング素子として十分な特性を示していない。すなわち、図７に示す薄膜トランジスタは、微結晶シリコン半導体膜層Ｓ２における酸素濃度に対して、微結晶シリコン半導体膜層Ｓ２における水素濃度が小さいために、スイッチング素子として十分な特性を有していない。
【００３８】
以上、説明した通り、薄膜トランジスタＴＦＴの特性の向上の実現には、微結晶シリコン半導体膜層Ｓ２における酸素濃度の値よりも、微結晶シリコン半導体膜層Ｓ２における酸素濃度に対する水素濃度の比が、より重要な要因となっている。
【００３９】
ここで、微結晶シリコン半導体膜層Ｓ２における酸素濃度に対する水素濃度の比において、前述の通り、酸素濃度とは、微結晶シリコン半導体膜層Ｓ２の非晶質シリコン半導体膜層Ｓ３との界面近傍における極大値のことであり、水素濃度とは、微結晶シリコン半導体膜層Ｓ２における水素濃度の極小値のことである。
【００４０】
微結晶シリコン半導体膜層Ｓ２にプラズマ水素処理を行う際に、プラズマ圧力を調整することなど処理条件を調整することによって、微結晶シリコン半導体膜層Ｓ２の水素濃度が所望の値をとることが可能となる。これにより、微結晶シリコン薄膜トランジスタの特性向上が実現する。特性が向上された微結晶シリコン薄膜トランジスタを備えることにより、低コストで高精細化された表示装置が実現する。
【００４１】
以下、本実施形態に係る薄膜トランジスタＴＦＴを製造する方法について、図９Ａ〜図９Ｇを用いて説明する。
【００４２】
まず、ガラス基板等の透明基板ＧＡ上に汚染防止膜（図示せず）が成膜され、さらに、スパッタリング法を用いて、たとえばＭｏＷ等の金属膜を形成する。その後、フォトリソグラフィ技術による選択エッチング法を用いて、例えば図３に示す形状となるゲート電極ＧＴが形成される（図９Ａ）。
【００４３】
次に、ゲート電極ＧＴを被覆するように、ゲート絶縁膜ＧＩが形成され、さらに、非晶質シリコン半導体膜層Ｓ１が形成される（図９Ｂ）。ゲート絶縁膜ＧＩ及び非晶質シリコン半導体膜層Ｓ１は、ＣＶＤ法により、連続して形成される。ゲート絶縁膜ＧＩは、例えば、二酸化シリコン（ＳｉＯ２）によって成る。このように、同じＣＶＤ法により、同一の装置を用いて連続して成膜することにより、各層が形成される際に生じうる各層の界面、各層内への異物の侵入あるいは汚染を大幅に軽減することが出来る。
【００４４】
非晶質シリコン半導体膜層Ｓ１に対して脱水素処理を行った後に、非晶質シリコン半導体膜層Ｓ１のうち、薄膜トランジスタＴＦＴの半導体層の形成領域に相当する領域において、ＲＴＡにより、非晶質シリコンが微結晶化され、微結晶シリコン半導体膜層Ｓ２に改質される（図９Ｃ）。ＲＴＡとは、赤外線などにより、非晶質シリコン半導体膜層Ｓ１の温度を急激に上昇させ、非晶質シリコンを微結晶化する工程をいう。なお、非晶質シリコンの微結晶化は、ＲＴＡによる方法の他、ＥＬＡ（Exicimer Laser Annealing）によって行ってもよいし、ＣＶＤ法により直接、微結晶シリコン半導体膜層Ｓ２を成膜してもよい。
【００４５】
この基板の上層全域に、フォトレジスト（図示せず）を形成し、フォトリソグラフィ技術により、微結晶シリコン半導体膜層Ｓ２の上層に位置するフォトレジストのみが残存され、非晶質シリコン半導体膜層Ｓ１の上層に位置するフォトレジストが除去される。そして、例えば、酸素プラズマによるアッシング、若しくは、剥離剤によって、残存されたフォトレジストが除去される（図９Ｄ）。
【００４６】
前述の通り、微結晶シリコン半導体膜層Ｓ２に対して、プラズマ水素処理を行う。プラズマ水素処理の処理条件を調整することにより、最終工程後に、微結晶シリコン半導体膜層Ｓ２の水素濃度が所望の値とすることが可能となる。ここで、水素濃度の所望の値とは、酸素濃度の１．５倍以上が望ましい。さらに、この基板の上層全域に、非晶質シリコン半導体膜層Ｓ３及び不純物シリコン半導体膜層ＩＤＳが、順に形成される（図９Ｅ）。これらの層は、例えば、ＣＶＤ法によって連続して成膜される。前述の通り、不純物シリコン半導体膜層ＩＤＳは、リン（Ｐ）などの不純物がドープされた非晶質シリコンにより成っている。
【００４７】
非晶質シリコン半導体膜層Ｓ３及び不純物シリコン半導体膜層ＩＤＳについて、フォトリソグラフィ技術によるエッチング法により、微結晶シリコン半導体膜層Ｓ２の上層の領域が残存され、残りの領域が除去される（図９Ｆ）。
【００４８】
図９Ｆに示す通り、基板の全領域のうち、薄膜トランジスタＴＦＴの領域において、微結晶シリコン半導体膜層Ｓ２、非晶質シリコン半導体膜層Ｓ３、及び、不純物シリコン半導体膜層ＩＤＳが順次積層されている構造となっている。
【００４９】
この基板の上層全域に、例えば、アルミニウム（Ａｌ）の金属膜を形成し、フォトリソグラフ技術による選択エッチングにより、薄膜トランジスタＴＦＴのドレイン電極ＤＴ及びソース電極ＳＴが形成される。さらに、薄膜トランジスタＴＦＴのドレイン電極ＤＴとソース電極ＳＴの間の領域に位置する不純物シリコン半導体膜層ＩＤＳが、オーバーエッチングされ、この領域において、その下層に位置する非晶質シリコン半導体膜層Ｓ３が十分に露出される（図９Ｇ）。これにより、不純物シリコン半導体膜層ＩＤＳは、ドレイン電極及びソース電極ＳＴに対して、オーミックコンタクトとして機能するとともに、ドレイン電極ＤＴ及びソース電極ＳＴは、電気的に遮断される。
【００５０】
そして、この基板の上層全域に、例えばＣＶＤ法により、絶縁膜ＩＦが形成される。絶縁膜ＩＦは、例えばシリコン窒化（ＳｉＮ）膜によって成っている。これにより、図４に示す薄膜トランジスタＴＦＴが作製される。
【００５１】
［第２の実施形態］
本発明の第２の実施形態に係る表示装置の基本的な構成は、第１の実施形態に係る表示装置と同じである。第１の実施形態との違いは、本実施形態に係る薄膜トランジスタＴＦＴの製造方法にある。本発明の第２の実施形態に係る薄膜トランジスタＴＦＴの製造方法とは、所定の条件下において、基板上に形成された微結晶シリコン半導体膜層を形成し、その微結晶シリコン半導体膜層に含まれる酸素量を測定することにより、微結晶シリコン半導体膜層に行うプラズマ水素処理の処理条件を取得し、当該所定の条件、及び、プラズマ水素処理の当該処理条件に従って、薄膜トランジスタＴＦＴを製造する方法である。
【００５２】
基板上に、第１の実施形態に係る薄膜トランジスタＴＦＴにおいて説明した製造方法に従い、所定の作製条件の下で、図９Ｄに示す通り、基板上に、微結晶シリコン半導体膜層Ｓ２が形成される。
【００５３】
この微結晶シリコン半導体膜層Ｓ２に対して、例えばＳＩＭＳなどの測定を行うことにより、微結晶シリコン半導体膜層Ｓ２に含まれる酸素量が取得される。取得された酸素量により、例えば、微結晶シリコン半導体膜層Ｓ２における酸素濃度を取得することが出来る。なお、微結晶シリコン半導体膜層Ｓ２に含まれる酸素量の測定として、ＳＩＭＳによる分析を例として示したが、他の質量分析などによって測定してもよいのは、言うまでもない。
【００５４】
最終工程後に、微結晶シリコン半導体膜層Ｓ２に含まれる水素量が、微結晶シリコン半導体膜層Ｓ２に含まれる酸素量より大きい値であって所望の水素量となるプラズマ水素処理の処理条件が決定される場合は、前記所望の作製条件、及び、プラズマ水素処理の当該処理条件に従って、第１の実施形態に係る薄膜トランジスタＴＦＴにおいて製造方法に従い、薄膜トランジスタＴＦＴが作製される。ここで、所望の水素量とは、酸素量の１．５倍以上が望ましい。図５Ａ及び図５Ｂに示す場合と同様に、ここで、水素量とは、微結晶シリコン半導体膜層Ｓ２における水素量の極小値であり、酸素量とは、微結晶シリコン半導体膜層Ｓ２の上面近傍における酸素量の極大値のことである。なお、微結晶シリコン半導体膜層Ｓ２に行う水素処理を、プラズマ水素処理を例として示したが、他の水素処理を行ってもよいのは、言うまでもない。
【００５５】
また、取得した微結晶シリコン半導体膜層Ｓ２に含まれる酸素量に対して、最終工程後に、微結晶シリコン半導体膜層Ｓ２含まれる水素量が所望の水素量となるプラズマ水素処理の処理条件が未知の場合は、当該所定の作製条件の下で、図９Ｄに示す通り、微結晶シリコン半導体膜層Ｓ２が形成された複数の基板を作製する。これら複数の基板の微結晶シリコン半導体膜層Ｓ２それぞれに対して、異なる処理条件の下、プラズマ水素処理を行い、その後、当該製造方法の後の工程を施すことによって、それぞれ薄膜トランジスタＴＦＴの作製を行う。そして、それら薄膜トランジスタＴＦＴの微結晶シリコン半導体膜層Ｓ２それぞれに対して、図５Ａ及び図５Ｂに示す場合と同様に、ＳＩＭＳなどの測定を行うことにより、微結晶シリコン半導体膜層Ｓ２に含まれる水素量を取得し、当該所望の水素量となるプラズマ水素処理の処理条件を決定すればよい。そして、前記所望の作製条件、及び、プラズマ水素処理の当該処理条件に従って、当該製造方法により、薄膜トランジスタＴＦＴが作製される。
【００５６】
なお、本発明の実施形態に係る液晶表示装置において、上記では液晶の駆動方式をＩＰＳ方式のうち一つの方法として説明しているが、本発明は、ＩＰＳ方式のうち他の方式であってもよいし、例えば、ＶＡ（Vertically Aligned）方式やＴＮ（Twisted Nematic）方式等のその他の方式の駆動方式であってもよい。図１０は、本発明の実施形態に係る他の一例となる液晶表示装置のＴＦＴ基板ＳＵＢ主要部の等価回路を示す図であり、図１０は、ＶＡ方式及びＴＮ方式の液晶表示装置を構成するＴＦＴ基板ＳＵＢの等価回路を示している。ＶＡ方式及びＴＮ方式の場合には、ＴＦＴ基板ＳＵＢに対向電極ＣＴ及びコモン信号線ＣＬが設けられる代わりに、ＴＦＴ基板と対向してカラーフィルタが設けられた対向基板に、対向電極ＣＴ（図示せず）が設けられている。
【００５７】
なお、本発明の実施形態を上記では液晶表示装置として説明しているが、これに限定されることはなく、たとえば有機ＥＬ（Electro Luminescence）素子等の他の表示装置にも適用できることは言うまでもない。さらに、本発明の実施形態に係る薄膜トランジスタは、表示装置に備えられる場合に限定されることはなく、他の装置に備えられる場合に適用できることは言うまでもない。
【符号の説明】
【００５８】
ＢＬ  バックライト、ＣＦ  フィルタ基板、ＣＬ  コモン信号線、ＣＴ  対向電極、ＤＬ  ドレイン信号線、ＤＴ  ドレイン電極、ＧＡ  透明基板、ＧＩ  ゲート絶縁膜、ＧＬ  ゲート信号線、ＧＴ  ゲート電極、ＩＤＳ  不純物シリコン半導体膜層、ＩＦ  絶縁膜、ＰＸ  画素電極、Ｓ２  微結晶シリコン半導体膜層、Ｓ３  非晶質シリコン半導体膜層、ＳＴ  ソース電極、ＳＵＢ  ＴＦＴ基板、ＴＦＴ  薄膜トランジスタ。
【図１】
2011096920.tif 000003
【図２】
2011096920.tif 000004
【図３】
2011096920.tif 000005
【図４】
2011096920.tif 000006
【図５Ａ】
2011096920.tif 000007
【図５Ｂ】
2011096920.tif 000008
【図６】
2011096920.tif 000009
【図７】
2011096920.tif 000010
【図８】
2011096920.tif 000011
【図９Ａ】
2011096920.tif 000012
【図９Ｂ】
2011096920.tif 000013
【図９Ｃ】
2011096920.tif 000014
【図９Ｄ】
2011096920.tif 000015
【図９Ｅ】
2011096920.tif 000016
【図９Ｆ】
2011096920.tif 000017
【図９Ｇ】
2011096920.tif 000018
【図１０】
2011096920.tif 000019