(57)【要約】【課題】少ない素子数で構成で光検出を行うことができ画素回路を実現する。【解決手段】画素回路には、発光素子１と、入力された信号値電圧に応じて発光素子１に対して電流印加を行う駆動トランジスタＴｄと、オン状態とされることで駆動トランジスタＴｄのゲートに信号線ＤＴＬからの信号値を入力するサンプリングトランジスタＴｓと、駆動トランジスタＴｄの一端と光検出線ＤＥＴＬの間に接続されたスイッチングトランジスタＴ３を設ける。そして例えばサンプリングトランジスタＴｓがオフ状態で光センサとして機能するようにする。サンプリングトランジスタＴｓが受光光量に応じて駆動トランジスタＴｄのゲート電位を変化させ、当該変化に応じた駆動トランジスタＴｄのソース電位をスイッチングトランジスタＴ３を介して光検出線ＤＥＴＬに出力し、光量情報検出部２２が光検出線ＤＥＴＬの電圧検出により光量情報を検出する。【選択図】図１０
2011141418.tif 000002
【特許請求の範囲】
【請求項１】
信号線と所要数の走査線が交差する部分にマトリクス状に配置される画素回路と、
上記信号線により各画素回路に信号値を与え、また上記走査線を駆動することで、各画素回路に信号値に応じた輝度の発光を行わせて画像表示を行う表示駆動部と、
上記画素回路に対して配設される光検出線に対する上記画素回路からの出力から光量情報を検出する光量情報検出部と、
を備え、
上記画素回路は、少なくとも、
発光素子と、
入力された信号値電圧に応じて上記発光素子に対して電流印加を行う駆動トランジスタと、
オン状態とされることで上記駆動トランジスタのゲートに上記信号線からの信号値を入力するサンプリングトランジスタと、
上記駆動トランジスタの一端と上記光検出線の間に接続されたスイッチングトランジスタとを有し、
受光光量に応じて上記駆動トランジスタのゲート電位を変化させ、当該変化に応じた上記駆動トランジスタのソース電位を上記スイッチングトランジスタを介して上記光検出線に出力する光検出動作を実行可能な構成とされている表示装置。
【請求項２】
上記サンプリングトランジスタがオフ状態において光センサとして機能する構造とされ、上記光検出動作として、上記サンプリングトランジスタがオフとされているときに受光光量に応じたリーク電流を上記駆動トランジスタのゲートに印加することで、受光光量に応じて上記駆動トランジスタのゲート電位を変化させる請求項１に記載の表示装置。
【請求項３】
上記サンプリングトランジスタは、自己の画素回路内の上記発光素子からの光を受光する請求項２に記載の表示装置。
【請求項４】
上記サンプリングトランジスタは、隣接する画素回路内の上記発光素子からの光を受光する請求項２に記載の表示装置。
【請求項５】
上記光検出線を上記発光素子が発光しない電位に充電する構成を備える請求項２に記載の表示装置。
【請求項６】
上記画素回路は、上記駆動トランジスタのゲート・ソース間に接続された保持容量をさらに備える請求項２に記載の表示装置。
【請求項７】
上記表示駆動部は、上記画素回路において光検出動作を行う際に、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作を実行させる請求項６に記載の表示装置。
【請求項８】
さらに、固定電源に接続された光検出素子が、第２のスイッチングトランジスタを介して上記駆動トランジスタのゲートに接続され、
上記光検出動作として、上記第２のスイッチングトランジスタがオンとされているときに上記光検出素子が受光光量に応じた電流を上記駆動トランジスタのゲートに印加することで、受光光量に応じて上記駆動トランジスタのゲート電位を変化させる請求項１に記載の表示装置。
【請求項９】
上記光検出素子は、ダイオード接続されたトランジスタで構成される請求項８に記載の表示装置。
【請求項１０】
上記光検出素子は、外部からの光を受光する請求項８に記載の表示装置。
【請求項１１】
上記表示駆動部は、上記光量情報検出部で検出される光量情報に応じて、上記信号値の補正を行う請求項１に記載の表示装置。
【請求項１２】
信号線と所要数の走査線が交差する部分にマトリクス状に配置される画素回路と、
上記信号線により各画素回路に信号値を与え、また上記走査線を駆動することで、各画素回路に信号値に応じた輝度の発光を行わせて画像表示を行う表示駆動部と、
上記画素回路に対して配設される光検出線に対する上記画素回路からの出力から光量情報を検出する光量情報検出部と、
を備え、
上記画素回路は、少なくとも、発光素子と、入力された信号値電圧に応じて上記発光素子に対して電流印加を行う駆動トランジスタと、オン状態とされることで上記駆動トランジスタのゲートに上記信号線からの信号値を入力するサンプリングトランジスタと、上記駆動トランジスタの一端と上記光検出線の間に接続されたスイッチングトランジスタとを有している表示装置において、
上記画素回路が、受光光量に応じて上記駆動トランジスタのゲート電位を変化させ、当該変化に応じた上記駆動トランジスタのソース電位を上記スイッチングトランジスタを介して上記光検出線に出力し、上記光量情報検出部が、上記光検出線の電圧検出により光量情報を検出する光検出方法。
【請求項１３】
信号線と所要数の走査線が交差する部分にマトリクス状に配置される画素回路と、
上記信号線により各画素回路に信号値を与え、また上記走査線を駆動することで、各画素回路に信号値に応じた輝度の発光を行わせて画像表示を行う表示駆動部と、
上記画素回路に対して配設される光検出線に対する上記画素回路からの出力から光量情報を検出する光量情報検出部と、
を備え、
上記画素回路は、少なくとも、
発光素子と、
入力された信号値電圧に応じて上記発光素子に対して電流印加を行う駆動トランジスタと、
オン状態とされることで上記駆動トランジスタのゲートに上記信号線からの信号値を入力するサンプリングトランジスタと、
上記駆動トランジスタの一端と上記光検出線の間に接続されたスイッチングトランジスタとを有し、
受光光量に応じて上記駆動トランジスタのゲート電位を変化させ、当該変化に応じた上記駆動トランジスタのソース電位を上記スイッチングトランジスタを介して上記光検出線に出力する光検出動作を実行可能な構成とされている電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば有機エレクトロルミネッセンス素子（有機ＥＬ素子）等の自発光素子を画素回路に用いた表示装置、電子機器及び光検出方法に関し、特にその画素回路内に設けられる光検出機能に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特表２００７−５０１９５３号公報
【特許文献２】特表２００８−５１８２６３号公報
【背景技術】
【０００３】
有機エレクトロルミネッセンス（ＥＬ：Electroluminescence）発光素子を画素に用いたアクティブマトリクス方式の表示装置では、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御する。有機ＥＬは電流発光素子のため、ＥＬ素子に流れる電流量をコントロールすることで発色の階調を得ている。
即ち有機ＥＬ素子を有する画素回路では、与えられた信号値電圧に応じた電流を有機ＥＬ素子に流すことで、信号値に応じた階調の発光が行われるようにしている。
【０００４】
このような有機ＥＬ素子を用いた表示装置など、自発光素子を用いた表示装置では、画素間の発光輝度のばらつきを無くして画面上に生じるムラを無くすことが重要である。
画素の発光輝度のばらつきは、パネル製造時の初期状態でも生じるが、経時変化によっても生じる。
有機ＥＬ素子は時間経過によって発光効率が低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。
その結果、例えば図３１（ａ）のように、黒表示に白いＷＩＮＤＯＷパターンを表示した後再び白表示に戻すとＷＩＮＤＯＷパターンを表示した部分の輝度が暗くなるという焼き付きが発生してしまう。
【０００５】
このような状況に対処するものとして、上記特許文献１，２では、各画素回路内に光センサを配置して、光センサの検出値をパネル内でフィードバックして発光輝度を補正する方式や、光センサからシステムにフィードバックして補正する方式が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、画素回路内に光を検出する機能を備えた表示装置を対象とする。そして例えば検出した光量情報に応じて画素回路に与える信号値を補正することで、上記のような焼き付きが発生しないようにする表示装置を実現する。その場合に、少ない素子数や制御ライン数等で構成できる画素回路を実現することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の表示装置又は電子機器は、信号線と所要数の走査線が交差する部分にマトリクス状に配置される画素回路と、上記信号線により各画素回路に信号値を与え、また上記走査線を駆動することで、各画素回路に信号値に応じた輝度の発光を行わせて画像表示を行う表示駆動部と、上記画素回路に対して配設される光検出線に対する上記画素回路からの出力から光量情報を検出する光量情報検出部とを備える。上記画素回路は、少なくとも、発光素子と、入力された信号値電圧に応じて上記発光素子に対して電流印加を行う駆動トランジスタと、オン状態とされることで上記駆動トランジスタのゲートに上記信号線からの信号値を入力するサンプリングトランジスタと、上記駆動トランジスタの一端と上記光検出線の間に接続されたスイッチングトランジスタとを有し、受光光量に応じて上記駆動トランジスタのゲート電位を変化させ、当該変化に応じた上記駆動トランジスタのソース電位を上記スイッチングトランジスタを介して上記光検出線に出力する光検出動作を実行可能な構成とされている。
【０００８】
また、上記サンプリングトランジスタがオフ状態において光センサとして機能する構造とされ、上記光検出動作として、上記サンプリングトランジスタがオフとされているときに受光光量に応じたリーク電流を上記駆動トランジスタのゲートに印加することで、受光光量に応じて上記駆動トランジスタのゲート電位を変化させる。
上記サンプリングトランジスタは、例えば自己の画素回路内の上記発光素子からの光、又は隣接する画素回路内の上記発光素子からの光を受光する。
また上記光検出線を上記発光素子が発光しない電位に充電する構成を備える。
【０００９】
また上記画素回路は、上記駆動トランジスタのゲート・ソース間に接続された保持容量をさらに備える。
その場合、上記表示駆動部は、上記画素回路において光検出動作を行う際に、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作を実行させる。
【００１０】
さらに、固定電源に接続された光検出素子が、第２のスイッチングトランジスタを介して上記駆動トランジスタのゲートに接続され、上記光検出動作として、上記第２のスイッチングトランジスタがオンとされているときに上記光検出素子が受光光量に応じた電流を上記駆動トランジスタのゲートに印加することで、受光光量に応じて上記駆動トランジスタのゲート電位を変化させる。上記光検出素子は、例えばダイオード接続されたトランジスタで構成される。また上記光検出素子は、外部からの光を受光する。
【００１１】
また本発明の光検出方法は、上記の画素回路と、表示駆動部と、光量情報検出部とを備えている表示装置において、上記画素回路が、受光光量に応じて上記駆動トランジスタのゲート電位を変化させ、当該変化に応じた上記駆動トランジスタのソース電位を上記スイッチングトランジスタを介して上記光検出線に出力し、上記光量情報検出部が、上記光検出線の電圧検出により光量情報を検出する光検出方法である。
【００１２】
このような本発明では、画素回路が光センサ機能を持つ。例えばサンプリングトランジスタがオフ状態で光センサとして機能する。即ち駆動トランジスタのゲートの電位を受光光量に応じて変化させる。駆動トランジスタのゲート電位の変動は、ソース電位の変動として、スイッチングトランジスタを介して光検出線に出力される。このため光量情報検出部は光検出線の電圧検出を行うことにより画素回路が受光した光量を検出できる。
このような構成により、各画素回路は自己の発光光量や、隣接する他の画素回路の発光光量、さらには外光の光量を検出できる。
検出した光量の情報は、画素回路の発光輝度の劣化の情報として用いたり、外部入力情報として用いることができる。
【発明の効果】
【００１３】
本発明によれば、画素回路に対して独立して光検出部を設けず、画素回路の構成を利用し、かつ素子数や制御線数等の増大を招かずに光検出を行うことが可能となる。
例えばサンプリングトランジスタを光センサとして用いて駆動トランジスタのゲートを検出光量に応じて変化させ、駆動トランジスタのソースをスイッチングトランジスタを介して光検出線に接続する。これにより専用の光検出回路を構成する場合に比べて、トランジスタ数及びその制御線を削減することができる。
その結果、高歩留まり化が実現可能であり、尚且つ焼き付き等の発光素子の効率劣化による画質不良を対策することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施の形態の表示装置のブロック図である。
【図２】本発明に至る過程で検討された構成例１の回路図である。
【図３】本発明に至る過程で検討された構成例１の回路での動作波形図である。
【図４】本発明に至る過程で検討された構成例２の回路図である。
【図５】本発明に至る過程で検討された構成例２の回路での動作波形図である。
【図６】本発明に至る過程で検討された構成例２の動作の等価回路図である。
【図７】本発明に至る過程で検討された構成例２の動作の等価回路図である。
【図８】本発明に至る過程で検討された構成例２の動作の等価回路図である。
【図９】本発明に至る過程で検討された構成例２の動作の等価回路図である。
【図１０】第１の実施の形態の画素回路の回路図である。
【図１１】第１の実施の形態の隣接する画素回路の説明図である。
【図１２】第１の実施の形態の光検出動作例Ａの制御波形の説明図である。
【図１３】第１の実施の形態の光検出動作例Ａの動作波形の説明図である。
【図１４】第１の実施の形態の光検出動作例Ｂの制御波形の説明図である。
【図１５】第１の実施の形態の光検出動作例Ｂの動作波形の説明図である。
【図１６】第１の実施の形態の光検出動作例Ｃの制御波形の説明図である。
【図１７】第１の実施の形態の光検出動作例Ｃの動作波形の説明図である。
【図１８】実施の形態の光検出動作期間の説明図である。
【図１９】実施の形態の光検出動作期間の説明図である。
【図２０】第２の実施の形態の表示装置のブロック図である。
【図２１】第２の実施の形態の画素回路の回路図である。
【図２２】第２の実施の形態の画素回路の通常発光動作の説明図である。
【図２３】第２の実施の形態の隣接する画素回路の説明図である。
【図２４】第２の実施の形態の光検出動作例の制御波形の説明図である。
【図２５】第２の実施の形態の光検出動作例の動作波形の説明図である。
【図２６】第２の実施の形態の変形例の説明図である。
【図２７】第２の実施の形態の変形例の制御波形の説明図である。
【図２８】第３の実施の形態に適用できる使用例の説明図である。
【図２９】第３の実施の形態の画素回路の回路図である。
【図３０】第３の実施の形態の光検出動作例の動作波形の説明図である。
【図３１】焼き付き補正の説明図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について次の順序で説明する。
＜１．表示装置の構成＞
＜２．本発明に至る過程で考慮された構成：構成例１、２＞
＜３．第１の実施の形態＞
［３−１  回路構成］
［３−２  光検出動作例Ａ］
［３−３  光検出動作例Ｂ］
［３−４  光検出動作例Ｃ］
［３−５  光検出動作期間］
＜４．第２の実施の形態＞
［４−１  回路構成］
［４−２  光検出動作例］
［４−３  第２の実施の形態の変形例］
＜５．第３の実施の形態＞
＜６．変形例＞
【００１６】
＜１．表示装置の構成＞
図１に第１の実施の形態の有機ＥＬ表示装置の構成を示す。この有機ＥＬ表示装置は各種電子機器において表示デバイスとして搭載される。例えばテレビジョン受像器、モニタ装置、記録再生装置、通信機器、コンピュータ機器、オーディオ機器、ビデオ機器、ゲーム機、家電機器等の電子機器である。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。
【００１７】
各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ライトスキャナ１２を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ（ＤＴＬ１、ＤＴＬ２・・・）が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分だけ配される。
【００１８】
また画素アレイ２０上において、行方向に書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）が配されている。書込制御線ＷＳＬは、画素アレイ２０においてマトリクス配置された画素回路１０の行数分だけ配される。
書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）はライトスキャナ１２により駆動される。ライトスキャナ１２は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１，ＷＳＬ２・・・に順次、走査パルスＷＳを供給して、画素回路１０を行単位で線順次走査する。
【００１９】
水平セレクタ１１は、ライトスキャナ１２による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号値電位（Ｖｓｉｇ）を供給する。
【００２０】
詳しくは後述するが各画素回路１０は、自己の画素や隣接する画素の発光光量を検出する光センサ機能を有する。そして各画素回路１０は、光検出動作時には光検出に応じた信号を出力する。
画素回路１０の光検出動作を制御する部位として検出動作制御部２１が設けられる。検出動作制御部２１からは行方向に制御線ＴＬａ（ＴＬａ１，ＴＬａ２・・・）が、各光検出部３０に対して配されている。
制御線ＴＬａは、画素回路１０内の後述するスイッチングトランジスタＴ３に対して、そのオン／オフ制御のための制御パルスｐＴ３を供給する制御線となる。
【００２１】
また各画素回路１０に対応して、例えば列方向に、光検出線ＤＥＴＬ（ＤＥＴＬ１、ＤＥＴＬ２・・・）が配設されている。この光検出線ＤＥＴＬは、画素回路１０が光検出に応じた情報としての電圧を出力するラインとされる。
各光検出線ＤＥＴＬ（ＤＥＴＬ１、ＤＥＴＬ２・・・）は、光検出ドライバ２２に導入されている。光検出ドライバ２２は、各光検出線ＤＥＴＬについての電圧検出を行うことで、光量情報を検出する。
なお、光検出線ＤＥＴＬの初期化制御のため、検出動作制御部２１は光検出ドライバ２２に対して制御信号ｐＳＷを供給する。具体的な動作については後述する。
【００２２】
光検出ドライバ２２は、各画素回路１０についての光量検出情報を、水平セレクタ１１内の信号値補正部１１ａに与える。
信号値補正部１１ａは、光量検出情報により、各画素回路１０内の有機ＥＬ素子の発光効率の劣化具合を判定し、それに応じて、各画素回路１０に与える信号値Ｖｓｉｇの補正処理を行う。
【００２３】
有機ＥＬ素子は時間経過によって発光効率が低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。そこで本例の表示装置は、各画素回路１０の発光光量を検出し、これによって発光輝度の劣化を判定する。そして劣化具合に応じて信号値Ｖｓｉｇ自体を補正する。例えば或る電圧値Ｖ１としての信号値Ｖｓｉｇを与える場合に、発光輝度の低下具合に応じた補正値αを設定し、電圧値Ｖ１＋αとしての信号値Ｖｓｉｇを与えるように補正する。
このように検出した各画素回路１０の発光輝度の劣化を、信号値Ｖｓｉｇにフィードバックする補正を行うことで焼き付きを減少させる。
例えば図３１（ａ）のように焼き付きが発生してしまう状況で、図３１（ｂ）のように焼き付きを低減するものである。
【００２４】
なお図１には示していないが、画素回路１０には、所要の固定電位として、駆動電圧Ｖｃｃ、カソード電圧Ｖｃａｔ等を供給する電位線が接続される（図１０等に示す）。
【００２５】
＜２．本発明に至る過程で考慮された構成：構成例１、２＞
ここで、本発明の実施の形態の回路構成及び動作を説明するのに先立って、本実施の形態の理解のため、本発明に至る過程で考慮された構成例１、２を述べておく。なお、構成例１、２はいわゆる公知発明ではないと出願人が認識するものである。
【００２６】
まず構成例１として、図２は、画素回路２００と、焼き付きの低減のために考えられた光検出部１００を示している。
画素回路２００は、ｐチャネルＴＦＴによる駆動トランジスタＴｄ、ｎチャネルＴＦＴによるサンプリングトランジスタＴｓ、保持容量Ｃｓ、及び有機ＥＬ素子１から成る。なお、この画素回路２００の回路構成は実施の形態の画素回路１０とは異なるが、表示装置上では図１と同様にマトリクス状に複数の画素回路が配置されるものである。この図２では、信号線ＤＴＬと書込制御線ＷＳＬとの交差部に配される１つの画素回路２００と、画素回路２００に対応して設けられる１つの光検出部１００を示している。
信号線ＤＴＬはサンプリングトランジスタＴｓのドレインに接続され、書込制御線ＷＳＬはサンプリングトランジスタＴｓのゲートに接続されている。
【００２７】
駆動トランジスタＴｄ及び有機ＥＬ素子１は、電源電位Ｖｃｃとカソード電位Ｖｃａｔの間で直列に接続されている。
またサンプリングトランジスタＴｓ及び保持容量Ｃｓは、駆動トランジスタＴｄのゲートに接続されている。
【００２８】
この画素回路２００では、水平セレクタ１１が信号線ＤＴＬに輝度信号に応じた信号値を印加するときに、ライトスキャナ１２が書込制御線ＷＳＬの走査パルスＷＳをＨレベルとすると、サンプリングトランジスタＴｓが導通して信号値が保持容量Ｃｓに書き込まれる。保持容量Ｃｓに書き込まれた信号値電位が駆動トランジスタＴｄのゲート電位となる。
ライトスキャナ１２が書込制御線ＷＳＬの走査パルスＷＳをＬレベルとすると、信号線ＤＴＬと駆動トランジスタＴｄとは電気的に切り離されるが、駆動トランジスタＴｄのゲート電位は保持容量Ｃｓによって安定に保持される。
そして電源電位Ｖｃｃからカソード電位Ｖｃａｔに向かって駆動電流Ｉｄｓが駆動トランジスタＴｄ及び有機ＥＬ素子１に流れる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路２００では、保持容量Ｃｓに信号線ＤＴＬからの信号値電位を書き込むことによって駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発色の階調を得る。
【００２９】
ｐチャネルＴＦＴによる駆動トランジスタＴｄのソースは電源Ｖｃｃに接続されており、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）2・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではトランジスタのドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。
【００３０】
ここで一般的に、有機ＥＬ素子１の電流−電圧特性は時間が経過すると劣化してしまう。そして画素回路２００においては、有機ＥＬ素子１の経時変化とともに、駆動トランジスタＴｄのドレイン電圧が変化してゆく。ところが画素回路２００ではゲート・ソース間電圧Ｖｇｓが一定であるので、有機ＥＬ素子１には一定量の電流が流れ、発光輝度は変化しない。つまり安定した階調制御ができる。
【００３１】
しかしながら、有機ＥＬ素子１は時間変化と共にその駆動電圧だけでなく、発光効率も低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。その結果、上述した図３１（ａ）のように焼き付きが発生してしまう。
このような画素回路２００の有機ＥＬ素子１の発光効率の低下を補正するために、固定の電源電圧（Ｖｃｃ）と光検出線ＤＥＬＴ間に光検出素子（光センサ）Ｓ１とスイッチングトランジスタＴ１が挿入された構成の光検出部１００を設ける。
【００３２】
この場合、例えばフォトダイオードによる光センサＳ１は、有機ＥＬ素子１の発光光量に応じたリーク電流を流すことになる。
一般に光を検出するダイオードは光を検出するとその電流が増加する。また、電流の増加量はダイオードに入射する光量によって変化する。具体的には光量が多ければ電流増加量は大きく、少なければ電流増加量は小さくなる。
この光センサＳ１を流れる電流は、スイッチングトランジスタＴ１が導通されることで光検出線ＤＥＴＬに流れる。
光検出線ＤＥＴＬに接続された外部ドライバ１０１は、光センサＳ１によって光検出線ＤＥＴＬに与えられた電流量を検出する。
外部ドライバ１０１が検出した電流値は検出情報信号に変換されて水平セレクタ１１に供給される。水平セレクタ１１では、検出情報信号から、画素回路２００に与えた信号値Ｖｓｉｇに対応する検出電流値となっているか否かを判別する。もし有機ＥＬ素子１の発光輝度が劣化していると、検出電流量が減少する。そのような場合は、信号値Ｖｓｉｇを補正するようにする。
【００３３】
図３に光検出動作波形を示す。ここでは、光検出部１００が検出電流を外部ドライバ１０１に出力する期間（光検出期間）を１フレームとしている。
図３の信号書込期間において、画素回路２００は走査パルスＷＳによってサンプリングトランジスタＴｓがオンとされ、水平セレクタ１１によって信号線ＤＴＬに与えられている信号値Ｖｓｉｇが入力される。この信号値Ｖｓｉｇは駆動トランジスタＴｄのゲートに入力され、容量Ｃｓに保持される。このため駆動トランジスタＴｄは、そのゲート・ソース間電圧に応じた電流を有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。例えば現フレームは、白表示のための信号値Ｖｓｉｇが与えられたとすると、有機ＥＬ素子１は現フレームにおいて白レベルの発光を行う。
この白レベルの発光が行われるフレームにおいて、光検出部１００では制御パルスｐＴ１によってスイッチングトランジスタＴ１が導通される。このため有機ＥＬ素子１の光を受けた光センサＳ１の電流変化が、光検出線ＤＥＴＬに反映される。
例えばその際の光センサＳ１に流れる電流量は、本来の発光光量であれば、図３に実線で示すものである場合、有機ＥＬ素子１の劣化によって発光光量が低下していれば、例えば点線で示すようになる。
【００３４】
このような発光輝度の劣化に応じた電流変化が光検出線ＤＥＴＬに現れるため、外部ドライバ１０１では、この電流量を検出し、劣化具合の情報を得ることができる。そしてそれを水平セレクタ１１にフィードバックし、信号値Ｖｓｉｇを補正して、輝度劣化の補正を行う。このようにすれば、焼き付きを低減させることができる。
【００３５】
しかしながら、このような光検出方式では、次のような不都合な点が生じた。
光センサＳ１は、有機ＥＬ素子１の発光を受光してその電流を増加させる。この光センサＳ１としてのダイオードは、電流変化が大きいオフ領域（印加電圧：負で０Ｖ付近）を用いるのが望ましい。電流変化を的確に検知するためである。
ところが、このときの電流値は増加しているといっても、オン電流に対しては非常に小さいために精度よく輝度変化を検出するためには光検出線ＤＥＴＬの寄生容量を充電する時間が大きくなってしまう。例えば１フレームで精度良く電流変化を検出することは難しい。
この対策として光センサＳ１のサイズを大きくして電流量を大きくするということが考えられるが、サイズが大きくなるとそれだけ画素アレイ２０内での画素レイアウトに対して光検出部１００の占める割合は大きくなってしまう。
【００３６】
そこで、次に図４のような構成例２としての光検出部３００が考えられた。
図４の光検出部３００は、センサ兼用トランジスタＴ１０と、容量Ｃ２と、ｎチャネルＴＦＴによる検出信号出力用トランジスタＴ５，スイッチングトランジスタＴ３を備える。
【００３７】
センサ兼用トランジスタＴ１０は、電源線ＶＬと検出信号出力用トランジスタＴ５のゲートの間に接続されている。
このセンサ兼用トランジスタＴ１０は、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において光センサとして機能する。
ＴＦＴは、その構造としてチャネル層に対してゲートメタル、ソースメタル等が配されて形成される。センサ兼用トランジスタＴ１０は、例えばソース、ドレインを形成するメタル層がチャネル層の上方においてチャネル層を比較的遮光しない構造とすることで形成できる。つまり外光がチャネル層に入射されるようにＴＦＴを形成すればよい。
このセンサ兼用トランジスタＴ１０は、有機ＥＬ素子１で発光される光を検出するように配置されている。そしてオフ状態において、受光光量に応じて、そのリーク電流が増減する。具体的には有機ＥＬ素子１の発光光量が多ければリーク電流の増加量は大きく、少なければリーク電流の増加量は小さくなる。
またセンサ兼用トランジスタＴ１０のゲートは、制御線ＴＬｂに接続され、制御パルスｐＴ１０によってオン／オフされる。センサ兼用トランジスタＴ１０がオンとされることで、検出信号出力用トランジスタＴ５のゲートに電源線ＶＬの電位が入力される構成となっている。
【００３８】
電源線ＶＬには、電源電圧Ｖｃｃと基準電圧Ｖｉｎｉという２つの値を持つパルス電圧が与えられる。
容量Ｃ２は、カソード電位Ｖｃａｔと検出信号出力用トランジスタＴ５のゲートの間に接続されている。この容量Ｃ２は検出信号出力用トランジスタＴ５のゲート電圧を保持するために設けられる。
【００３９】
検出信号出力用トランジスタＴ５は、ドレインが電源線ＶＬに接続されている。そしてソースがスイッチングトランジスタＴ３と接続されている。
スイッチングトランジスタＴ３は、検出信号出力用トランジスタＴ５のソースと光検出線ＤＥＴＬの間に接続されている。このスイッチングトランジスタＴ３のゲートは制御線ＴＬａに接続され、制御パルスｐＴ３によってオン／オフされる。スイッチングトランジスタＴ３がオンとされることで、検出信号出力用トランジスタＴ５を流れる電流が光検出線ＤＥＴＬに出力される構成となっている。
【００４０】
光検出ドライバ３０１には、各光検出線ＤＥＴＬについて、その電位を検出する電圧検出部３０１ａが設けられている。この電圧検出部３０１ａによって、光検出部３００が出力した検出信号電圧を検出する。
なお、光検出線ＤＥＴＬには、例えばダイオード接続のトランジスタによるダイオードＤ１が接続され、固定電位（例えばカソード電位Ｖｃａｔ）への電流経路を設けている。
【００４１】
図５〜図９で光検出部３００による光検出動作について説明する。
図５に光検出部３００の動作に関する波形を示す。ここでは画素回路２００のサンプリングトランジスタＴｓに与える走査パルスＷＳを示している。また、制御線ＴＬｂ，ＴＬａに与えられる制御パルスｐＴ１０，ｐＴ３、電源線ＶＬの電源パルスも示している。また検出信号出力用トランジスタＴ５のゲート電圧、光検出線ＤＥＴＬに表れる電圧も示している。
そして１つの光検出部３００は、対応する画素回路２００についての光量検出を１フレームの期間で行う例とする。
【００４２】
まず検出準備期間を含む時点ｔｍ０〜ｔｍ６の間、電源線ＶＬは基準電圧Ｖｉｎｉとされる。そして、時点ｔｍ１〜ｔｍ５で制御パルスｐＴ１０がＨレベルとされ、センサ兼用トランジスタＴ１０がオンとされて検出準備が行われる。
このときの状態を図６に示す。電源線ＶＬが基準電圧Ｖｉｎｉとされている時点ｔｍ１でセンサ兼用トランジスタＴ１０がオンすることで、検出信号出力用トランジスタＴ５のゲートに基準電圧Ｖｉｎｉが入力される。また時点ｔｍ２で制御パルスｐＴ３によりスイッチングトランジスタＴ３がオンされることで、検出信号出力用トランジスタＴ５のソースが光検出線ＤＥＴＬに接続される。
ここで基準電圧Ｖｉｎｉは検出信号出力用トランジスタＴ５をオンする電圧とされている。このため図６のように電流Ｉｉｎｉが流れ、光検出線ＤＥＴＬは或る電位Ｖｘとなる。検出準備期間ではこのような動作が行われることで、図５に示すように、検出信号出力用トランジスタＴ５のゲート電位＝Ｖｉｎｉ，光検出線ＤＥＴＬの電位＝Ｖｘとなる。
【００４３】
図５の時点ｔｍ３〜ｔｍ４は、１フレーム期間の表示のために、画素回路２００に対して信号値Ｖｓｉｇの書込が行われる。即ち信号書込期間において、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓが導通される。このとき信号線ＤＴＬには例えば白表示階調の信号値Ｖｓｉｇが与えられる。これによって当該画素回路２００において有機ＥＬ素子１で信号値Ｖｓｉｇに応じた発光が行われる。図７にこのときの状態を示す。
このときセンサ兼用トランジスタＴ１０がオンしているため、検出信号出力用トランジスタＴ５のゲート電圧は基準電圧Ｖｉｎｉのままである。
【００４４】
信号書込終了後、時点ｔｍ４で画素回路２００ではサンプリングトランジスタＴｓがオフとされる。
また光検出部３００では、時点ｔｍ５で制御パルスｐＴ１０がＬレベルとされて、センサ兼用トランジスタＴ１０がオフとされる。この状態を図８に示す。
センサ兼用トランジスタＴ１０をオフすることで、検出信号出力用トランジスタＴ５のゲートには、容量Ｃ２とセンサ兼用トランジスタＴ１０の寄生容量との容量比に応じたΔＶａ’というカップリング量が入力される。このため光検出線ＤＥＴＬの電圧もＶｘ−ΔＶａという電位に変化する。
カップリングによってセンサ兼用トランジスタＴ１０のソース・ドレイン間には電位差が生じ、受光した光量によってそのリーク量を変化させる。しかしこのときのリーク電流によっては、検出信号出力用トランジスタＴ５のゲート電圧は殆ど変化しない。これはセンサ兼用トランジスタＴ１０のソース・ドレイン間の電位差が小さいのと、次動作である電源線ＶＬを基準電圧Ｖｉｎｉから電源電圧Ｖｃｃへ変化させる動作までの時間が短いことによる。
【００４５】
一定時間経過した時点ｔｍ６で、電源線ＶＬは基準電圧Ｖｉｎｉから電源電圧Ｖｃｃとされる。
この動作によって、検出信号出力用トランジスタＴ５のゲートに電源線ＶＬからのカップリングが入力され、検出信号出力用トランジスタＴ５のゲート電位は上昇する。また、電源線ＶＬが高電位へ変化することで、センサ兼用トランジスタＴ１０のソース・ドレイン間に大きな電位差が生じ、受光した光量によって電源線ＶＬから検出信号出力用トランジスタＴ５のゲートにリーク電流が流れる。
この状態を図９に示す。この動作によって、検出信号出力用トランジスタＴ５のゲート電圧はＶｉｎｉ−ΔＶａ’から、Ｖｉｎｉ−ΔＶａ’＋ΔＶ’となる。図５には、検出信号出力用トランジスタＴ５のゲート電圧が、時点ｔｍ６以降、Ｖｉｎｉ−ΔＶａ’から上昇していく様子を示している。
また、それに伴って光検出線ＤＥＴＬの電位も電位Ｖｘ−ΔＶａから上昇していき、Ｖ０＋ΔＶとなる。なお、Ｖ０とは、低階調表示（黒表示）のときの光検出線ＤＥＴＬの電位としている。センサ兼用トランジスタＴ１０が受光する光量が多いほど、そこに流れる電流量は多くなるため、高階調表示時における光検出線ＤＥＴＬの電圧は、低階調表示時における電圧よりも大きくなる。
【００４６】
この光検出線ＤＥＴＬの電位変化を、電圧検出部３０１ａが検出する。この検出電圧は、有機ＥＬ素子１の発光光量に応じたものとなる。換言すれば、特定の階調表示（例えば白表示）を画素回路１０で実行させているのであれば、検出電位は、有機ＥＬ素子１の劣化具合を表すものとなる。
一定時間経過後、時点ｔｍ７で制御パルスｐＴ３がＬレベルとされ、スイッチングトランジスタＴ３がオフとされて検出動作を終了する。これにより光検出線には電流が供給されることがなくなり、その電位はＶｃａｔ＋ＶｔｈＤ１という電位になる。なおＶｔｈＤ１はダイオードＤ１の閾値電圧である。
例えば１フレームでの該当ラインの各画素回路１０についての検出が以上のように行われる。
【００４７】
以上のような光検出動作を行う光検出部３００では、上述した構成例１よりも精度の良い光検出動作が可能である。
即ち光検出部３００の検出信号出力回路構成は、ソースフォロワ回路となっており、検出信号出力用トランジスタＴ５のゲート電圧が変動すればその変動分がソースに出力される構成となっている。つまりセンサ兼用トランジスタＴ１０のリーク電流変化による検出信号出力用トランジスタＴ５のゲート電圧の変化がソースから光検出線ＤＥＴＬに出力される。また、検出信号出力用トランジスタＴ５のゲート・ソース間電圧Ｖｇｓは、その閾値電圧Ｖｔｈよりも大きくなるように設定されている。このため、出力される電流値は先に図２に示した構成例１と比較して非常に大きく、リーク電流値が小さくても検出信号出力用トランジスタＴ５を介することで、発光光量の検出情報を光検出ドライバ２０１に出力することが可能となっている。
【００４８】
このため、精度の良い光検出動作が可能であるが、光検出部３００は、その素子数が多くなってしまう。即ち３つのトランジスタ（Ｔ３，Ｔ５，Ｔ１０）、容量Ｃ２が必要であり、画素回路２００も含めて、画素当たりの素子数の増大、トランジスタの割合の増大が生じる。
また２つのトランジスタＴ１０、Ｔ３に対する制御線ＴＬｂ，ＴＬａが必要であること、及び電源線ＶＬをパルス電圧電源とすることで、１つの光検出部３００に対して３系統の制御系が必要になる。つまり制御線を駆動するドライバの増加という短所がある。
これらは低歩留まりの原因となってしまう。
【００４９】
本発明の実施の形態では、このような点を踏まえ、構成例２のように精度良く光検出を行うことができることを維持しながら、画素回路と光検出部を含めた回路構成を簡易化し、高歩留まりを実現できるようにする。
【００５０】
＜３．第１の実施の形態＞
［３−１  回路構成］
上記図１に示した第１の実施の形態の有機ＥＬ表示装置における、画素回路１０及び光検出ドライバ２２の構成を図１０に示す。この図１０では、信号線ＤＴＬと書込制御線ＷＳＬとの交差部に配される１つの画素回路１０を示している。また光検出ドライバ２２に関しては、この画素回路１０が接続される１つの光検出線ＤＥＴＬに対応する部分のみを示している。
【００５１】
図１０の画素回路１０は、ｎチャネルＴＦＴによる駆動トランジスタＴｄ、サンプリングトランジスタＴｓ、スイッチングトランジスタＴ３を有する。また、保持容量Ｃｓ、及び有機ＥＬ素子１から成る。
この画素回路１０は、発光画素としての機能とともに、光検出機能を有するものとされる。
【００５２】
信号線ＤＴＬはサンプリングトランジスタＴｓのドレインに接続され、書込制御線ＷＳＬはサンプリングトランジスタＴｓのゲートに接続されている。
駆動トランジスタＴｄ及び有機ＥＬ素子１は、電源電位Ｖｃｃとカソード電位Ｖｃａｔの間で直列に接続されている。
またサンプリングトランジスタＴｓは駆動トランジスタＴｄのゲートに接続されている。保持容量Ｃｓは、電源電位Ｖｃｃと駆動トランジスタＴｄのゲートの間に接続されている。
また駆動トランジスタのソースと光検出線ＤＥＴＬの間にスイッチングトランジスタＴ３が接続されている。
【００５３】
光検出ドライバ２２内においては、電圧検出部２２ａによって光検出線ＤＥＴＬの電位検出が行われる。
また光検出線ＤＥＴＬにスイッチＳＷが接続される。スイッチＳＷは固定電源（電位Ｖｓｓ）に接続されている。スイッチＳＷは、図１に示した検出動作制御部２１からの制御信号ｐＳＷ１によってオン／オフされる。スイッチＳＷがオンとされることで、光検出線ＤＥＴＬが電位Ｖｓｓに充電される。
なお、光検出ドライバ２２の構成としては、図４の例のようにダイオードＤ１を用いる構成も可能である。
【００５４】
図１０の画素回路１０では、水平セレクタ１１が信号線ＤＴＬに輝度信号に応じた信号値を印加するときに、ライトスキャナ１２が書込制御線ＷＳＬの走査パルスＷＳをＨレベルとすると、サンプリングトランジスタＴｓが導通して信号値が駆動トランジスタのゲートに入力される。つまり信号値は保持容量Ｃｓに書き込まれ、保持容量Ｃｓに書き込まれた信号値電位が駆動トランジスタＴｄのゲート電位となる。
ライトスキャナ１２が書込制御線ＷＳＬの走査パルスＷＳをＬレベルとすると、信号線ＤＴＬと駆動トランジスタＴｄとは電気的に切り離されるが、駆動トランジスタＴｄのゲート電位は保持容量Ｃｓによって安定に保持される。
そして電源電位Ｖｃｃからカソード電位Ｖｃａｔに向かって駆動電流Ｉｄｓが駆動トランジスタＴｄ及び有機ＥＬ素子１に流れる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
【００５５】
ここで本例の場合、サンプリングトランジスタＴｓは光検出素子として機能する。即ちサンプリングトランジスタＴｓは、オン状態では信号線ＤＴＬの電位を駆動トランジスタＴｄのゲートに入力するサンプリングトランジスタ、オフ状態では光検出素子として用いる。
光検出素子として機能させるため、サンプリングトランジスタＴｓは他のトランジスタと比較して光を受光しやすいレイアウトになっている。具体的にはサンプリングトランジスタＴｓは他のトランジスタと比較して、基板上方に存在するソースメタルなどの金属層等によってチャネル層が比較的遮光されていない構造となっている。つまり光がチャネル層に入射されるように形成される。そしてこのサンプリングトランジスタＴｓは、オフ状態において、受光光量に応じて、そのリーク電流が増減する。具体的には受光光量が多ければリーク電流の増加量は大きく、少なければリーク電流の増加量は小さくなる。
【００５６】
サンプリングトランジスタＴｓのリーク電流によっては、駆動トランジスタＴｄのゲート電位を変化させる。
つまり画素回路１０は、オフ状態のサンプリングトランジスタＴｓの受光光量に応じて駆動トランジスタＴｄのゲート電位を変化させ、当該変化に応じた駆動トランジスタＴｄのソース電位をスイッチングトランジスタＴ３を介して光検出線ＤＥＴＬに出力する光検出動作を実行可能な構成とされている。
【００５７】
［３−２  光検出動作例Ａ］
図１０の画素回路１０によっては、各種の光検出動作が考えられる。自己の画素回路１０の発光輝度を検出する場合や、隣接する画素回路１０の発光輝度を検出する場合などである。
【００５８】
これらの説明上、図１１の符号を用いる。
図１１では、或る４つの画素回路１０を示している。「Ｍ」列、「Ｎ」行を用いて、ここでは４つの画素回路１０を、それぞれ１０（Ｍ，Ｎ）、１０（Ｍ＋１，Ｎ）、１０（Ｍ，Ｎ＋１）、１０（Ｍ＋１，Ｎ＋１）と示す。
信号線ＤＴＬについては、Ｍ列目の信号線をＤＴＬ（Ｍ）、Ｍ＋１列目の信号線をＤＴＬ（Ｍ＋１）とする。光検出線ＤＥＴＬも、同様にＤＥＴＬ（Ｍ）、ＤＥＴＬ（Ｍ＋１）とする。また光検出ドライバ２２における電圧検出部２２ａ、スイッチＳＷにも、（Ｍ）、（Ｍ＋１）を付加して区別する。
書込制御線ＷＳＬについては、Ｎ行目の書込制御線をＷＳＬ（Ｎ）とし、Ｎ＋１行目の書込制御線をＷＳＬ（Ｎ＋１）とする。各書込制御線ＷＳＬ（Ｎ）、ＷＳＬ（Ｎ＋１）上の走査パルスもＷＳ（Ｎ）、ＷＳ（Ｎ＋１）とする。
制御線ＴＬａについても同様にＴＬａ（Ｎ）、ＴＬａ（Ｎ＋１）とし、制御パルスをｐＴ３（Ｎ）、ｐＴ３（Ｎ＋１）とする。
さらに、図１０，図１１では示していないが、画素回路１０内の素子の符号（Ｔｓ、Ｔｄ、Ｔ３、Ｃｓ、１）について、特に区別を明確にしたい場合は、「（Ｍ，Ｎ）」、「（Ｍ＋１，Ｎ）」等を付する。例えば画素回路１０（Ｍ，Ｎ）のサンプリングトランジスタＴｓを「Ｔｓ（Ｍ，Ｎ）」と表記する場合がある。
【００５９】
まず、光検出動作例Ａとして、自己検出の場合を説明する。例えば画素回路１０（Ｍ，Ｎ）の発光光量を、画素回路１０（Ｍ，Ｎ）で検出する例である。
なお、この光検出動作例Ａにおいて説明する画素回路１０内の素子は、全て画素回路１０（Ｍ，Ｎ）内の素子であるため、「Ｔｓ（Ｍ，Ｎ）」等とはせずに、単に「Ｔｓ」等と表記する。
【００６０】
図１２は、ライトスキャナ１２がＮ行の書込制御線ＷＳＬ（Ｎ）に与える走査パルスＷＳ（Ｎ）、及びＮ＋１行の書込制御線ＷＳＬ（Ｎ＋１）に与える走査パルスＷＳ（Ｎ＋１）を示している。
また、検出動作制御部２１が光検出ドライバ２２内のスイッチＳＷをオン／オフ制御する制御信号ｐＳＷを示している。さらに検出動作制御部２１がＮ行の制御線ＴＬａ（Ｎ）に与える制御パルスｐＴ３（Ｎ）と、Ｎ＋１行の制御線ＴＬａ（Ｎ＋１）に与える制御パルスｐＴ３（Ｎ＋１）も示している。
【００６１】
１フレームの期間で１回の光検出が行われるとしている。
画素回路１０（Ｍ，Ｎ）では、走査パルスＷＳ（Ｎ）がＨレベルとなることで、信号線ＤＴＬ（Ｍ）に与えられている信号値ＶｓｉｇがサンプリングトランジスタＴｓを介して駆動トランジスタＴｄのゲートに入力される。そして信号値Ｖｓｉｇに応じた発光が行われる。このときの発光光量を検出するために、制御信号ｐＳＷによる光検出線ＤＥＴＬの初期化や、制御パルスｐＴ３（Ｎ）によるスイッチングトランジスタＴ３のオン制御が行われる。
【００６２】
図１２の１フレームの期間（画素回路１０（Ｍ，Ｎ）による自己検出期間）の波形を図１３に示す。
図１２では走査パルスＷＳ（Ｎ）、制御信号ｐＳＷ、制御パルスｐＴ３（Ｎ）、信号線ＤＴＬ（Ｍ）に与えられる信号値Ｖｓｉｇを示している。また、次のように各電位変化を示している。
波形（１）  ：有機ＥＬ素子１の劣化がないときの光検出線ＤＥＴＬの電位
波形（１）’：有機ＥＬ素子１の劣化があるときの光検出線ＤＥＴＬの電位
波形（２）  ：有機ＥＬ素子１の劣化がないときの駆動トランジスタＴｄのゲート電位
波形（２）’：有機ＥＬ素子１の劣化があるときの駆動トランジスタＴｄのゲート電位
波形（３）  ：有機ＥＬ素子１の劣化がないときの有機ＥＬ素子１のアノード電位
波形（３）’：有機ＥＬ素子１の劣化があるときの有機ＥＬ素子１のアノード電位
【００６３】
尚一例として、図１３では光検出動作を行う期間を１フレームとし、更にＮ行目のみ発光していると仮定している。つまり図１３に示すように、Ｎ行目の信号書込タイミング（走査パルスＷＳ（Ｎ）がＨである時点ｔｍ１２〜ｔｍ１３）のときのみ、各信号線ＤＴＬに与えられる信号値Ｖｓｉｇが高電位（白電位）であり、フレーム内の他の期間、つまり他の行の信号書込が行われる期間は低電位（黒電位）としている。
【００６４】
画素回路１０（Ｍ，Ｎ）による１フレームの期間の光検出動作は次のようになる。
時点ｔｍ１０〜ｔｍ１１では制御信号ｐＳＷによりスイッチＳＷ（Ｍ）がオンとされ、光検出線ＤＥＴＬ（Ｍ）が電位Ｖｓｓに充電される。
時点ｔｍ１２〜ｔｍ１３で、走査パルスＷＳ（Ｎ）がオンとされる期間は、信号線ＤＴＬ（Ｍ）には白電位の信号値Ｖｓｉｇが与えられている。このため走査パルスＷＳ（Ｎ）によりオン状態とされたサンプリングトランジスタＴｓを介して駆動トランジスタＴｄのゲートに白電位の信号値Ｖｓｉｇが入力される。このとき、電源電位Ｖｃｃからカソード電位Ｖｃａｔに電流が流れ、有機ＥＬ素子１は発光を始める。
【００６５】
その後、時点ｔｍ１４で制御パルスｐＴ３（Ｎ）をＨレベルとしてスイッチングトランジスタＴ３をオンとする。即ち有機ＥＬ素子１のアノード（駆動トランジスタＴｄのソース）と光検出線ＤＥＴＬを接続する。
先に時点ｔｍ１０〜ｔｍ１１で、光検出線ＤＥＴＬは電位Ｖｓｓに充電されているため、スイッチングトランジスタＴ３をオンすることで有機ＥＬ素子１のアノード電位は電位Ｖｓｓに低下し、一時的に消光する。しかし、この時スイッチＳＷはオンしていないため、有機ＥＬ素子１のアノード電位は徐々に上昇を開始する。
ここで電位Ｖｓｓはコントラストの点から有機ＥＬ素子１を発光させない電位に設定されていることが好ましい。つまり電位Ｖｓｓは、カソード電圧Ｖｃａｔと有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌの和よりも低い電位であることが求められる。（Ｖｓｓ＜Ｖｃａｔ＋Ｖｔｈｅｌ）
【００６６】
一定時間経過後、有機ＥＬ素子１のアノードが、カソード電圧ＶｃａｔとＥＬ素子の閾値電圧Ｖｔｈｅｌを超えると、再び有機ＥＬ素子１は発光を開始する。
ここで前述のように、サンプリングトランジスタＴｓはオフ時に光検出素子として動作する。このため、チャネルに入射する光によってそのリーク量を変化させる。即ち、有機ＥＬ素子１の発光が明るいとその分リーク量が大きくなり駆動トランジスタＴｄのゲート電位の変化が大きく、逆に暗いとリーク量が小さくなり、駆動トランジスタＴｄのゲート電位の電圧変化が小さくなる。
また駆動トランジスタＴｄのゲート電位の変化に連動して、駆動トランジスタＴｄのソース電位（有機ＥＬ素子１のアノード電位、光検出線ＤＥＴＬの電位）の値も変化する。
これにより一定時間経過後、光検出線ＤＥＴＬの電位は有機ＥＬ素子１の劣化のありなしでΔＶという差分がつくこととなり、電圧検出部２２ａによりその差分が検出される。
【００６７】
即ち図示のように、駆動トランジスタＴｄのゲート電位は、有機ＥＬ素子１の劣化がなく、本来の白電位である信号値Ｖｓｉｇに応じた発光輝度が保たれていれば、光量が多く、サンプリングトランジスタＴｓのリーク電流は多くなる。このため波形（２）のようにゲート電位変化が大きい。一方、劣化により発光輝度が低下していれば、波形（２）’のようにゲート電位変化が小さい。
これが光検出線ＤＥＴＬの電位として波形（１）、（１）’のように表れる。従って電圧検出部２２ａが光検出線ＤＥＴＬの電圧を検出することで、サンプリングトランジスタＴｓによる受光光量を検出することができる。これは、有機ＥＬ素子１の発光輝度（与える信号値Ｖｓｉｇに応じた光量）が既知であれば、差分ΔＶは、有機ＥＬ素子１の劣化の情報となる。もちろん、単に発光光量の情報としても用いることができる。
【００６８】
［３−３  光検出動作例Ｂ］
次に光検出動作例Ｂとして、図１１における画素回路１０（Ｎ，Ｎ）の発光を、同行の画素回路１０（Ｍ＋１，Ｎ）で検出する左右隣接発光検出動作について説明する。
【００６９】
図１４は、ライトスキャナ１２がＮ行の書込制御線ＷＳＬ（Ｎ）に与える走査パルスＷＳ（Ｎ）、及びＮ＋１行の書込制御線ＷＳＬ（Ｎ＋１）に与える走査パルスＷＳ（Ｎ＋１）を示している。
また、水平セレクタ１１が信号線ＤＴＬ（Ｍ）、ＤＴＬ（Ｍ＋１）に与える信号値も示している。
また、検出動作制御部２１が光検出ドライバ２２内のスイッチＳＷをオン／オフ制御する制御信号ｐＳＷを示している。さらに検出動作制御部２１がＮ行の制御線ＴＬａ（Ｎ）に与える制御パルスｐＴ３（Ｎ）と、Ｎ＋１行の制御線ＴＬａ（Ｎ＋１）に与える制御パルスｐＴ３（Ｎ＋１）も示している。
【００７０】
１フレームの期間で１回の光検出が行われるとしている。
この場合、画素回路１０（Ｍ，Ｎ）で発光を実行させ、その発光光量を画素回路１０（Ｍ＋１，Ｎ）で検出する。
水平セレクタ１１は各信号線ＤＴＬに対し、高レベル（白電位）の信号値ＶｓｉｇＨと低レベル（黒電位）の信号値ＶｓｉｇＬを、それぞれ所定タイミングで与える。
この図１４で走査パルスＷＳ（Ｎ）がＨレベルとなることで、信号線ＤＴＬ（Ｍ）に与えられている信号値ＶｓｉｇＨが、画素回路１０（Ｍ，Ｎ）のサンプリングトランジスタＴｓ（Ｍ，Ｎ）を介して駆動トランジスタＴｄ（Ｍ，Ｎ）のゲートに入力される。そして有機ＥＬ素子１（Ｍ，Ｎ）では信号値ＶｓｉｇＨに応じた発光が行われる。
同行隣の画素回路１０（Ｍ＋１，Ｎ）も、走査パルスＷＳ（Ｎ）がＨレベルとなることでサンプリングトランジスタＴｓ（Ｍ＋１，Ｎ）がオンとなる。しかし、このとき信号線ＤＴＬ（Ｍ＋１）には黒電位の信号値ＶｓｉｇＬが与えられている。従って、画素回路１０（Ｍ＋１，Ｎ）では、発光しない。
つまり、左右隣接発光検出動作のため、一方の画素回路１０（Ｍ，Ｎ）で発光を行わせ、光検出動作を行う他方の画素回路１０（Ｍ＋１，Ｎ）では発光は行わないようにされる。その状態で、画素回路１０（Ｍ＋１，Ｎ）での光検出のために、制御信号ｐＳＷによる光検出線ＤＥＴＬの初期化や、制御パルスｐＴ３（Ｎ）によるスイッチングトランジスタＴ３（Ｍ＋１，Ｎ）のオン制御が行われる。
【００７１】
なお、図１４の１フレーム期間の最後（光検出動作終了後）に、再度、走査パルスＷＳ（Ｎ）がＨレベルとされているが、このとき、信号線ＤＴＬ（Ｍ）、ＤＴＬ（Ｍ＋１）はいずれも信号値ＶｓｉｇＬとされている。従って画素回路１０（Ｍ，Ｎ）、１０（Ｍ＋１，Ｎ）のいずれも黒電位が駆動トランジスタＴｄのゲートに書き込まれ、発光が行われない状態となる。つまり画素回路１０（Ｍ，Ｎ）の発光が停止される。その後は、走査パルスＷＳ（Ｎ＋１）により、次の行での発光及び光検出が行われることになる。
【００７２】
図１４の１フレームの期間（画素回路１０（Ｍ＋１，Ｎ）による光検出期間）の波形を図１５に示す。
図１５では走査パルスＷＳ（Ｎ）、制御信号ｐＳＷ、制御パルスｐＴ３（Ｎ）、信号線ＤＴＬ（Ｍ＋１）に与えられる信号値Ｖｓｉｇを示している。
また、波形（１）（１）’（２）（２）’（３）（３）’を先の図１３と同様に示すが、これらは画素回路１０（Ｍ，Ｎ）の劣化具合に応じた画素回路１０（Ｍ＋１，Ｎ）側の各部の電位変化となる。
即ち波形（１）（１）’は有機ＥＬ素子１（Ｍ，Ｎ）の劣化の有無に応じた光検出線ＤＥＴＬ（Ｍ＋１）の電位である。
波形（２）（２）’は有機ＥＬ素子１（Ｍ，Ｎ）の劣化の有無に応じた駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のゲート電位である。
波形（３）（３）’は有機ＥＬ素子１（Ｍ，Ｎ）の劣化の有無に応じた有機ＥＬ素子１（Ｍ＋１，Ｎ）のアノード電位となる。
【００７３】
画素回路１０（Ｍ＋１，Ｎ）による１フレームの期間の光検出動作は次のようになる。
時点ｔｍ２０〜ｔｍ２１では制御信号ｐＳＷによりスイッチＳＷ（Ｍ＋１）がオンとされ、光検出線ＤＥＴＬ（Ｍ＋１）が電位Ｖｓｓに充電される。
【００７４】
時点ｔｍ２２〜ｔｍ２３で、走査パルスＷＳ（Ｎ）がオンとされる期間は、図１４に示したように信号線ＤＴＬ（Ｍ）には白電位の信号値ＶｓｉｇＨが与えられている。このため画素回路１０（Ｍ，Ｎ）では、サンプリングトランジスタＴｓ（Ｍ，Ｎ）を介して駆動トランジスタＴｄ（Ｍ，Ｎ）のゲートに白電位の信号値Ｖｓｉｇが入力される。従って電源電位Ｖｃｃからカソード電位Ｖｃａｔに電流が流れ、有機ＥＬ素子１（Ｍ，Ｎ）は発光を始める。
一方、図１５のように、このとき信号線ＤＴＬ（Ｍ＋１）には黒電位の信号値ＶｓｉｇＬが与えられている。このため光検出を行う画素回路１０（Ｍ＋１，Ｎ）では、サンプリングトランジスタＴｓ（Ｍ＋１，Ｎ）を介して駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のゲートに黒電位の信号値ＶｓｉｇＬが入力される。従って画素回路１０（Ｍ＋１，Ｎ）は発光しない。
【００７５】
水平セレクタ１１は、走査パルスＷＳ（Ｎ）が時点ｔｍ２３でＬレベルとされた後の時点ｔｍ２４に、信号線ＤＴＬ（Ｍ＋１）を黒電位ＶｓｉｇＬから高電位である白電位ＶｓｉｇＨへ変化させる。ここではＶｓｉｇＨは白表示の電位としており、これが好ましいが、必ずしも白電位には限定されない。
この動作によりサンプリングトランジスタＴｓ（Ｍ＋１，Ｎ）のソース・ドレイン間、つまり駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のゲート電位と信号線ＤＴＬ（Ｍ＋１）の電位として、ＶｓｉｇＨ−ＶｓｉｇＬという電位差が発生する。
更に前述のように隣接する画素回路１０（Ｍ，Ｎ）は発光しているため、光検出素子として動作しているサンプリングトランジスタＴｓ（Ｍ＋１，Ｎ）のチャネルに入射する光によって、そのリーク量が変化することとなる。
図示のように駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のゲート電位は、時点ｔｍ２４以降、リーク電流の影響による変動が生ずる。
【００７６】
時点ｔｍ２５では、制御パルスｐＴ３（Ｎ）をＨレベルとしてスイッチングトランジスタＴ３（Ｍ＋１，Ｎ）をオンとする。即ち有機ＥＬ素子１（Ｍ＋１，Ｎ）のアノード（駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のソース）と光検出線ＤＥＴＬ（Ｍ＋１）を接続する。
先に時点ｔｍ２０〜ｔｍ２１で、光検出線ＤＥＴＬ（Ｍ＋１）は電位Ｖｓｓに充電されているため、スイッチングトランジスタＴ３（Ｍ＋１，Ｎ）をオンすることで有機ＥＬ素子１（Ｍ＋１，Ｎ）のアノード電位は電位Ｖｓｓに低下する。しかし、このときスイッチＳＷはオンしていないため、駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のゲート・ソース間電圧Ｖｇｓがその閾値電圧よりも大きければ、図のように有機ＥＬ素子１（Ｍ＋１，Ｎ）のアノード電位は徐々に上昇を開始する。
なお電位Ｖｓｓは、前述のように駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のゲート・ソース間電圧Ｖｇｓが、その閾値電圧よりも大きくなるように設定する必要がある。
【００７７】
この場合、サンプリングトランジスタＴｓ（Ｍ＋１，Ｎ）に入射する光が明るいと、その分リーク量が大きくなり、駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のゲート電位の変化が大きくなる。逆に暗いとリーク量が小さくなり、駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のゲート電位の電圧変化が小さくなる。（図１５の波形（２）と（２）’参照）
また駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のゲート電位の変化に連動して駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のソース電位（有機ＥＬ素子１（Ｍ＋１，Ｎ）のアノード電位、光検出線ＤＥＴＬ（Ｍ＋１）の電位）も変化する。（図１５の波形（１）（３）と（１）’（３）’参照）
これにより一定時間経過後、光検出線ＤＥＴＬ（Ｍ＋１）の電位は、隣の画素回路１０（Ｍ，Ｎ）の有機ＥＬ素子１（Ｍ，Ｎ）の劣化のありなしで、ΔＶという差分がつくこととなり、電圧検出部２２ａ（Ｍ＋１）にその差分が検出される。
このように、画素回路１０（Ｎ，Ｎ）の発光を、同行の画素回路１０（Ｍ＋１，Ｎ）で検出する左右隣接発光検出動作が行われる。
【００７８】
［３−４  光検出動作例Ｃ］
次に光検出動作例Ｃとして、図１１における画素回路１０（Ｎ，Ｎ）の発光を、同列の画素回路１０（Ｍ，Ｎ＋１）で検出する上下隣接発光検出動作について説明する。
【００７９】
図１６は、ライトスキャナ１２がＮ行の書込制御線ＷＳＬ（Ｎ）に与える走査パルスＷＳ（Ｎ）、及びＮ＋１行の書込制御線ＷＳＬ（Ｎ＋１）に与える走査パルスＷＳ（Ｎ＋１）を示している。
また、水平セレクタ１１が信号線ＤＴＬ（Ｍ）に与える信号値も示している。
また、検出動作制御部２１が光検出ドライバ２２内のスイッチＳＷをオン／オフ制御する制御信号ｐＳＷを示している。さらに検出動作制御部２１がＮ行の制御線ＴＬａ（Ｎ）に与える制御パルスｐＴ３（Ｎ）と、Ｎ＋１行の制御線ＴＬａ（Ｎ＋１）に与える制御パルスｐＴ３（Ｎ＋１）も示している。
【００８０】
１フレームの期間で１回の光検出が行われるとしている。
この場合、画素回路１０（Ｍ，Ｎ）で発光を実行させ、その発光光量を画素回路１０（Ｍ，Ｎ＋１）で検出する。
水平セレクタ１１は各信号線ＤＴＬに対し、高レベル（白電位）の信号値ＶｓｉｇＨと低レベル（黒電位）の信号値ＶｓｉｇＬを、それぞれ所定タイミングで与える。
この図１６で走査パルスＷＳ（Ｎ）がＨレベルとなることで、信号線ＤＴＬ（Ｍ）に与えられている信号値ＶｓｉｇＨが、画素回路１０（Ｍ，Ｎ）のサンプリングトランジスタＴｓ（Ｍ，Ｎ）を介して駆動トランジスタＴｄ（Ｍ，Ｎ）のゲートに入力される。そして有機ＥＬ素子１（Ｍ，Ｎ）では信号値ＶｓｉｇＨに応じた発光が行われる。
同列の画素回路１０（Ｍ，Ｎ＋１）は、走査パルスＷＳ（Ｎ＋１）がＨレベルとなることでサンプリングトランジスタＴｓ（Ｍ，Ｎ＋１）がオンとなる。しかし、このときタイミングでは信号線ＤＴＬ（Ｍ）には黒電位の信号値ＶｓｉｇＬが与えられている。従って、画素回路１０（Ｍ，Ｎ＋１）は、発光しない。
つまり、上下隣接発光検出動作のため、一方の画素回路１０（Ｍ，Ｎ）で発光を行わせ、光検出動作を行う他方の画素回路１０（Ｍ，Ｎ＋１）では発光は行わないようにされる。その状態で、画素回路１０（Ｍ，Ｎ＋１）での光検出のために、制御信号ｐＳＷによる光検出線ＤＥＴＬの初期化や、制御パルスｐＴ３（Ｎ＋１）によるスイッチングトランジスタＴ３（Ｍ，Ｎ＋１）のオン制御が行われる。
【００８１】
なお、図１６の１フレーム期間の最後（光検出動作終了後）に、再度、走査パルスＷＳ（Ｎ）がＨレベルとされているが、このとき、信号線ＤＴＬ（Ｍ）は信号値ＶｓｉｇＬとされている。従って画素回路１０（Ｍ，Ｎ）には黒電位が駆動トランジスタＴｄのゲートに書き込まれ、発光が行われない状態となる。つまり画素回路１０（Ｍ，Ｎ）の発光が停止される。
そして直後に、信号線ＤＴＬ（Ｍ）は信号値ＶｓｉｇＨとされ、また走査パルスＷＳ（Ｎ＋１）がＨレベルとされている。これにより画素回路１０（Ｍ，Ｎ＋１）に信号値ＶｓｉｇＨが書き込まれ、発光を開始する。つまり次のフレーム期間では、画素回路１０（Ｍ，Ｎ＋１）の発光光量を、図示しない画素回路１０（Ｍ，Ｎ＋２）において検出する動作が行われることになる。
【００８２】
図１６の１フレームの期間（画素回路１０（Ｍ，Ｎ＋１）による光検出期間）の波形を図１７に示す。
図１７では走査パルスＷＳ（Ｎ＋１）、制御信号ｐＳＷ、制御パルスｐＴ３（Ｎ＋１）、信号線ＤＴＬ（Ｍ）に与えられる信号値Ｖｓｉｇを示している。
また、波形（１）（１）’（２）（２）’（３）（３）’を先の図１３、図１５と同様に示すが、これらは画素回路１０（Ｍ，Ｎ）の劣化具合に応じた画素回路１０（Ｍ，Ｎ＋１）側の各部の電位変化となる。
即ち波形（１）（１）’は有機ＥＬ素子１（Ｍ，Ｎ）の劣化の有無に応じた光検出線ＤＥＴＬ（Ｍ）の電位である。
波形（２）（２）’は有機ＥＬ素子１（Ｍ，Ｎ）の劣化の有無に応じた駆動トランジスタＴｄ（Ｍ，Ｎ＋１）のゲート電位である。
波形（３）（３）’は有機ＥＬ素子１（Ｍ，Ｎ）の劣化の有無に応じた有機ＥＬ素子１（Ｍ，Ｎ＋１）のアノード電位となる。
【００８３】
画素回路１０（Ｍ，Ｎ＋１）による１フレームの期間の光検出動作は次のようになる。
時点ｔｍ３０〜ｔｍ３１では制御信号ｐＳＷによりスイッチＳＷ（Ｍ）がオンとされ、光検出線ＤＥＴＬ（Ｍ）が電位Ｖｓｓに充電される。
【００８４】
時点ｔｍ３２〜ｔｍ３３で、走査パルスＷＳ（Ｎ＋１）がオンとされる期間は、信号線ＤＴＬ（Ｍ）には黒電位の信号値ＶｓｉｇＬが与えられている。このため光検出を行う画素回路１０（Ｍ，Ｎ＋１）では、サンプリングトランジスタＴｓ（Ｍ，Ｎ＋１）を介して駆動トランジスタＴｄ（Ｍ，Ｎ＋１）のゲートに黒電位の信号値ＶｓｉｇＬが入力される。従って画素回路１０（Ｍ，Ｎ＋１）は発光しない。
一方、この時点ｔｍ３２に先立つタイミングで、信号線ＤＴＬ（Ｍ）には白電位の信号値ＶｓｉｇＨが与えられている。、
図１６に示したようにこのとき画素回路１０（Ｍ，Ｎ）に対する走査パルスＷＳ（Ｎ）がオンとされるため、画素回路１０（Ｍ，Ｎ）では、サンプリングトランジスタＴｓ（Ｍ，Ｎ）を介して駆動トランジスタＴｄ（Ｍ，Ｎ）のゲートに白電位の信号値Ｖｓｉｇが入力される。従って電源電位Ｖｃｃからカソード電位Ｖｃａｔに電流が流れ、有機ＥＬ素子１（Ｍ，Ｎ）は発光を始めている。
【００８５】
水平セレクタ１１は、走査パルスＷＳ（Ｎ＋１）が時点ｔｍ３３でＬレベルとされた後の時点ｔｍ３４に、信号線ＤＴＬ（Ｍ）を黒電位ＶｓｉｇＬから高電位である白電位ＶｓｉｇＨへ変化させる。ここではＶｓｉｇＨは白表示の電位としており、これが好ましいが、必ずしも白電位には限定されない。
この動作によりサンプリングトランジスタＴｓ（Ｍ，Ｎ＋１）のソース・ドレイン間、つまり駆動トランジスタＴｄ（Ｍ，Ｎ＋１）のゲート電位と信号線ＤＴＬ（Ｍ）の電位として、ＶｓｉｇＨ−ＶｓｉｇＬという電位差が発生する。
更に前述のように隣接する画素回路１０（Ｍ，Ｎ）は発光しているため、光検出素子として動作しているサンプリングトランジスタＴｓ（Ｍ，Ｎ＋１）のチャネルに入射する光によって、そのリーク量が変化することとなる。
図示のように駆動トランジスタＴｄ（Ｍ，Ｎ＋１）のゲート電位は、時点ｔｍ３４以降、リーク電流の影響による変動が生ずる。
【００８６】
時点ｔｍ３５では、制御パルスｐＴ３（Ｎ＋１）をＨレベルとしてスイッチングトランジスタＴ３（Ｍ，Ｎ＋１）をオンとする。即ち有機ＥＬ素子１（Ｍ，Ｎ＋１）のアノード（駆動トランジスタＴｄ（Ｍ，Ｎ＋１）のソース）と光検出線ＤＥＴＬ（Ｍ）を接続する。
先に時点ｔｍ３０〜ｔｍ３１で、光検出線ＤＥＴＬ（Ｍ）は電位Ｖｓｓに充電されているため、スイッチングトランジスタＴ３（Ｍ，Ｎ＋１）をオンすることで有機ＥＬ素子１（Ｍ，Ｎ＋１）のアノード電位は電位Ｖｓｓに低下する。しかし、このときスイッチＳＷはオンしていないため、駆動トランジスタＴｄ（Ｍ，Ｎ＋１）のゲート・ソース間電圧Ｖｇｓがその閾値電圧よりも大きければ、図のように有機ＥＬ素子１（Ｍ，Ｎ＋１）のアノード電位は徐々に上昇を開始する。
なお電位Ｖｓｓは、駆動トランジスタＴｄ（Ｍ，Ｎ＋１）のゲート・ソース間電圧Ｖｇｓが、その閾値電圧よりも大きくなるように設定する必要がある。
【００８７】
この場合、サンプリングトランジスタＴｓ（Ｍ，Ｎ＋１）に入射する光が明るいと、その分リーク量が大きくなり、駆動トランジスタＴｄ（Ｍ，Ｎ＋１）のゲート電位の変化が大きくなる。逆に暗いとリーク量が小さくなり、駆動トランジスタＴｄ（Ｍ，Ｎ＋１）のゲート電位の電圧変化が小さくなる。（図１７の波形（２）と（２）’参照）
また駆動トランジスタＴｄ（Ｍ，Ｎ＋１）のゲート電位の変化に連動して駆動トランジスタＴｄ（Ｍ，Ｎ＋１）のソース電位（有機ＥＬ素子１（Ｍ，Ｎ＋１）のアノード電位、光検出線ＤＥＴＬ（Ｍ）の電位）も変化する。（図１７の波形（１）（３）と（１）’（３）’参照）
これにより一定時間経過後、光検出線ＤＥＴＬ（Ｍ）の電位は、隣の画素回路１０（Ｍ，Ｎ）の有機ＥＬ素子１（Ｍ，Ｎ）の劣化のありなしで、ΔＶという差分がつくこととなり、電圧検出部２２ａ（Ｍ）にその差分が検出される。
このように、画素回路１０（Ｎ，Ｎ）の発光を、同列の画素回路１０（Ｍ，Ｎ＋１）で検出する上下隣接発光検出動作が行われる。
【００８８】
以上のように第１の実施の形態として、光検出動作例Ａ，Ｂ，Ｃを説明したが、本実施の形態では、サンプリングトランジスタＴｓがオフ状態において光センサとして機能する構造とされている。そして光検出動作として、サンプリングトランジスタＴｓがオフとされているときに受光光量に応じたリーク電流を駆動トランジスタＴｄのゲートに印加する。これにより受光光量に応じて駆動トランジスタＴｄのゲート電位を変化させる。このゲート電位変化に応じてソース電位（有機ＥＬ素子１のアノード電位）が変動するが、それがスイッチングトランジスタＴ３を介して光検出線ＤＥＴＬに出力される。
また光検出線ＤＥＴＬは、検出動作に先立って、発光素子が発光しない電位Ｖｓｓに充電されている。
従って光検出ドライバ２２では、光検出線ＤＥＴＬの電位変化として、サンプリングトランジスタＴｓによる受光光量の情報を検出することができる。
【００８９】
特に光検出動作例Ａでは、サンプリングトランジスタＴｓは、自己の画素回路１０内の有機ＥＬ素子１の光を受光して、光検出動作を行う。
また光検出動作例Ｂ、Ｃでは、サンプリングトランジスタＴｓは、隣接する画素回路１０内の有機ＥＬ素子１の光を受光して、光検出動作を行う。
【００９０】
このような本実施の形態では、駆動トランジスタＴｄのゲートに接続されているサンプリングトランジスタＴｓをオン状態では信号書込のため、オフ状態では光検出素子として用いることで少ない素子数で高歩留まり化が実現可能である。
また、光量検出により有機ＥＬ素子１の劣化判定が可能となるため、光検出ドライバ２２が検出情報を水平セレクタ１１の信号補正部１１ａに供給することで、焼き付き等の画質不良を対策することができる。
【００９１】
［３−５  光検出動作期間］
ここで、上述した光検出動作を行う光検出動作の実行期間について述べておく。
図１８（ａ）は、通常映像表示終了後に光検出動作を行う例を示している。
なお、「通常映像表示」とは、表示装置に供給された映像信号に基づく信号値Ｖｓｉｇを各画素回路１０に与えて、通常の動画や静止画としての映像表示を行っている状態を言うこととする。
【００９２】
図１８（ａ）の場合、時点ｔ０で表示装置の電源がオンとされたとする。
ここで時点ｔ１までに電源投入時の各種初期動作が行われ、時点ｔ１から通常映像表示を開始するとする。そして時点ｔ１以降、通常映像表示として、映像のフレームＦ１，Ｆ２・・・の表示が実行される。
この間、光検出動作は行わない。
時点ｔ２で通常映像表示が終了されるとする。例えば電源オフ操作が行われた場合などである。
この図１８（ａ）の例の場合、この時点ｔ２以降で画素回路１０が光検出動作を実行する。
この場合、例えば１フレーム期間に１ライン分の画素についての光検出動作を行う。
例えば光検出動作を開始する場合、水平セレクタ１１は最初のフレームＦａでは、図１８（ｂ）に示すように１ライン目を白表示とするような表示を各画素回路１０に実行させる。つまり１ライン目の画素回路１０のみ白表示（高輝度階調表示）を行わせ、他の全ての画素回路１０には黒表示を実行させるように、各画素回路１０に信号値Ｖｓｉｇを与える。
このフレームＦａの期間において、１ライン目の画素回路１０は、自己又は対応する他の画素回路１０の発光光量を検出する。光検出ドライバ２２は、各列の光検出線ＤＥＴＬの電圧検出を行い、１ライン目の各画素の発光輝度情報を得る。そして、それを水平セレクタ１１にフィードバックする。
【００９３】
次のフレームＦｂでは、水平セレクタ１１は図１８（ｂ）に示すように２ライン目を白表示とするような表示を各画素回路１０に実行させる。つまり２ライン目の画素回路１０のみ白表示（高輝度階調表示）を行わせ、他の全ての画素回路１０には黒表示を実行させる。
このフレームＦｂの期間において、２ライン目の画素回路１０は、自己又は対応する他の画素回路１０の発光光量を検出する。光検出ドライバ２２は、各列の光検出線ＤＥＴＬの電圧検出を行い、２ライン目の各画素の発光輝度情報を得る。そして、それを水平セレクタ１１にフィードバックする。
このような動作を、最終ラインまで続けていく。最終ラインの各画素の発光輝度情報を検出し、水平セレクタ１１にフィードバックした段階で、光検出動作は終了する。
水平セレクタ１１は、各画素の発光輝度情報に基づいて信号値補正処理を行う。
時点ｔ３で以上の光検出動作が完了したら、例えば表示装置の電源をオフにするなど、所要の処理を行う。
上述した光検出動作例Ａ、Ｃでは、このような動作として光検出を行うことが可能である。
【００９４】
次に図１９（ａ）は、通常映像表示実行中に、或る周期で光検出動作を行う例である。
例えば時点ｔ１０で通常映像表示が開始されたとする。画素回路１０による光検出動作は、この通常映像表示の開始とともに、１フレームの期間に１ライン毎行われる。即ち上記図１８の時点ｔ２〜ｔ３で示した動作と同様の検出動作を行う。但し、各画素回路１０の表示は通常の映像表示の状態であり、図１８（ｂ）のような光検出動作用の表示ではない。
１ライン目〜最終ラインまでについての光検出動作を完了したら、一旦、光検出動作を終了する。
【００９５】
光検出動作は、所定周期毎に行うものとし、ある時点ｔ１２で、その検出動作周期のタイミングに至ったとすると、その時点ｔ１２から、同様に１ライン目〜最終ラインまでの光検出動作を行う。そして光検出動作を完了したら、その後所定期間、光検出動作を行わない。
例えばこのように、通常映像表示実行中に並行して、所定周期で光検出動作を行うことも考えられる。
上述した光検出動作例Ａでは、このような動作として光検出を行うことが可能である。
【００９６】
図１９（ｂ）は、電源オン時に光検出動作を行う例である。
時点ｔ２０で表示装置の電源がオンとされたとする。ここで電源投入時の立ち上げ等の各種初期動作が行われた直後、時点ｔ２１から光検出動作を行う。即ち上記図１８の時点ｔ２〜ｔ３で示した動作と同様の検出動作を行う。各画素回路１０では、図１８（ｂ）のように、各フレーム毎に、１ラインのみ白表示とする光検出動作用の表示を実行しながら、光検出を行う。
【００９７】
１ライン目〜最終ラインまでについての光検出動作を完了したら、時点ｔ２２で、水平セレクタ１１は各画素回路１０に対して通常映像表示を開始させる。上述した光検出動作例Ａ、Ｃでは、このような動作として光検出を行うことが可能である。
【００９８】
例えば以上のように、通常映像表示終了後、通常映像表示実行中、通常の映像表示開始前などに、光検出動作を行い、その検出に基づいて信号値補正処理を行うことで、発光輝度劣化に対応できる。
なお、例えば通常映像表示終了後と通常の映像表示開始前の両方で光検出動作を行うような例も考えられる。
【００９９】
通常映像表示終了後と通常の映像表示開始前の一方、又は両方で光検出動作を行う場合は、図１８（ｂ）に示したような光検出動作用の表示を実行できるので、その白表示などの高い階調の発光で検出ができるという利点がある。また任意の階調の表示を実行させて階調毎の劣化具合を検出するようにもできる。
一方、通常映像表示実行中に行う場合、実際に表示中の映像内容は不定であるため、階調を特定して光検出動作を行うことができない。このため、検出値は、発光階調（その際に検出対象画素に与えた信号値Ｖｓｉｇ）を考慮したものとして判定し、信号値補正処理を行う必要がある。但し、通常映像表示実行中に繰り返し光検出動作及び補正処理ができることで、有機ＥＬ素子１の輝度劣化に対して、ほぼ常時対応できるという利点がある。
【０１００】
また上述した光検出動作例Ｂの場合、同一行の隣接画素で光検出を行うため、図１８、図１９のような表示は、そのままでは困難である。
但し、例えば同じく通常映像表示終了後、或いは通常の映像表示開始前において、光検出動作を行うことができる。
まず１フレームの期間に奇数列の画素回路１０で発光させ、偶数列の画素回路１０で光検出を行う。
次の１フレームの期間に偶数列の画素回路１０で発光させ、奇数列の画素回路１０で光検出を行う。
このような動作を繰り返していくことで、全画素回路１０について、隣の画素回路１０による光検出が可能である。
なお、以上の各種の光検出動作期間は、以降説明する第２の実施の形態等でも適用できる。
【０１０１】
＜４．第２の実施の形態＞
［４−１  回路構成］
続いて第２の実施の形態について説明する。
第２の実施の形態は、画素回路１０が、駆動トランジスタＴｄの閾値電圧及び移動度補正を行うことができる構成とされる場合の例である。
第２の実施の形態の場合、有機ＥＬ表示装置の構成は図２０に示すようになる。上述した図１の構成と異なる点を述べる。図１と同一部分は同一符号を付し、各部の詳細な説明は省略する。
【０１０２】
図２０の場合、画素回路１０の発光駆動のために、水平セレクタ１１、ライトスキャナ１２に加えて、ドライブスキャナ１３が設けられる。
また画素アレイ２０上において、行方向には、書込制御線ＷＳＬ１，ＷＳＬ２・・・、に加えて、電源制御線ＤＳＬ１，ＤＳＬ２・・・が配されている。これらの書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分だけ配される。
【０１０３】
図１の場合と同様、書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）はライトスキャナ１２により駆動される。ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１，ＷＳＬ２・・・に順次、走査パルスＷＳを供給して、画素回路１０を行単位で線順次走査する。
電源制御線ＤＳＬ（ＤＳＬ１，ＤＳＬ２・・・）はドライブスキャナ１３により駆動される。ドライブスキャナ１３は、ライトスキャナ１２による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１，ＤＳＬ２・・・に電源パルスＤＳを供給する。電源パルスＤＳは駆動電位（Ｖｃｃ）、初期電位（Ｖｓｓ）の２値に切り替わる電源電圧とされる。
【０１０４】
水平セレクタ１１は、ライトスキャナ１２による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号値電位（Ｖｓｉｇ）と基準値電位（Ｖｏｆｓ）を供給する。
【０１０５】
図２１に第２の実施の形態の画素回路１０の構成例を示している。この画素回路１０が、図２０の構成における画素回路１０のようにマトリクス配置される。
この画素回路１０は、発光素子である有機ＥＬ素子１と、１個の保持容量Ｃｓと、サンプリングトランジスタＴｓ、駆動トランジスタＴｄ、スイッチングトランジスタＴ３としての薄膜トランジスタ（ｎチャネルＴＦＴ）とで構成されている。
【０１０６】
保持容量Ｃｓは、一方の端子が駆動トランジスタＴｄのソースに接続され、他方の端子が同じく駆動トランジスタＴｄのゲートに接続されている。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードは駆動トランジスタＴｄのソースに接続され、カソードは所定の配線（カソード電位Ｖｃａｔ）に接続されている。
【０１０７】
サンプリングトランジスタＴｓは、そのドレインとソースの一端が信号線ＤＴＬに接続され、他端が駆動トランジスタＴｄのゲートに接続される。
またサンプリングトランジスタＴｓのゲートは書込制御線ＷＳＬに接続されている。
駆動トランジスタＴｄのドレインは電源制御線ＤＳＬに接続されている。
【０１０８】
有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに信号電位Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｓが書込制御線ＷＳＬによってライトスキャナ１３から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの入力信号Ｖｓｉｇが保持容量Ｃｓに書き込まれる。
駆動トランジスタＴｄは、ドライブスキャナ１２によって駆動電位Ｖｃｃが与えられている電源制御線ＤＳＬからの電流供給により、保持容量Ｃｓに保持された信号電位に応じた電流Ｉｄｓを有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。
【０１０９】
つまり、各フレーム期間において、画素回路１０に信号値（階調値）Ｖｓｉｇが保持容量Ｃｓに書き込まれる動作が行われるが、これにより表示すべき階調に応じて駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが決まる。
駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、ゲート・ソース間電圧Ｖｇｓに応じた電流を有機ＥＬ素子１に流す。これによって有機ＥＬ素子１では、階調値に応じた輝度の発光が行われる。
【０１１０】
この画素回路１０では、各画素回路１０の駆動トランジスタＴｄの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作が可能である。
閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンＴＦＴ等を用いた画素回路では、駆動トランジスタＴｄの閾値電圧Ｖｔｈや、駆動トランジスタＴｄのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Ｖｔｈや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタＴｄの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタＴｄに流れる電流値にばらつきが生じる。このため仮に全画素回路１０に同一の映像信号値（映像信号電圧Ｖｓｉｇ）を与えたとしても、有機ＥＬ素子１の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ（一様性）が損なわれる。
このことから、画素回路動作においては、閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせるようにしている。
【０１１１】
ここで、光検出動作の説明に先立って、閾値補正及び移動度補正を行う発光動作の例について図２２で説明しておく。なお、図２２の説明ではスイッチングトランジスタＴ３は無視（オフ状態）として考える。
【０１１２】
図２２では、画素回路１０の発光動作波形として、電源パルスＤＳ、走査パルスＷＳ、信号線ＤＴＬの入力信号、駆動トランジスタＴｄのゲート電圧変化、ソース電圧変化を示している。
まず前フレームの発光期間を終了させる時点ｔ１００で、ドライブスキャナ１３が電源制御線ＤＳＬの電源パルスＤＳとして初期電圧Ｖｓｓを与え、駆動トランジスタＴｄのソース電位を初期化する。
そして水平セレクタ１１により信号線ＤＴＬに基準値電位Ｖｏｆｓが与えられている期間である時点ｔ１０１で、ライトスキャナ１２がサンプリングトランジスタＴｓを導通させて駆動トランジスタＴｄのゲート電位を基準値Ｖｏｆｓに固定する。
その状態で、時点ｔ１０２〜ｔ１０３にドライブスキャナ１３によって、駆動トランジスタＴｄへの駆動電圧Ｖｃｃの印加を行うことで、保持容量Ｃｓに駆動トランジスタＴｄの閾値電圧Ｖｔｈを保持させる。つまり閾値補正動作が行われる。
【０１１３】
その後、水平セレクタ１１により信号線ＤＴＬに信号値電位が与えられる期間（時点ｔ１０４〜ｔ１０５）に、ライトスキャナ１２の制御によりサンプリングトランジスタＴｓを導通させ、信号値を保持容量Ｃｓに書き込ませる。このとき、駆動トランジスタＴｄの移動度補正も行われる。
その後、保持容量Ｃｓに書き込まれた信号値に応じた電流が有機ＥＬ素子１に流れることで、信号値に応じた輝度による発光が行われる。
この動作により、駆動トランジスタＴｄの閾値や移動度のバラツキの影響がキャンセルされる。
【０１１４】
［４−２  光検出動作例］
第２の実施の形態における光検出動作例を説明する。
説明上、図２３の符号を用いる。図２３では上記図１１と同様、４つの画素回路１０（Ｍ，Ｎ）、１０（Ｍ＋１，Ｎ）、１０（Ｍ，Ｎ＋１）、１０（Ｍ＋１，Ｎ＋１）を示している。
信号線ＤＴＬ、光検出線ＤＥＴＬについては、図１と同様、Ｍ列目、Ｍ＋１列目に応じて、ＤＴＬ（Ｍ）、ＤＴＬ（Ｍ＋１）、ＤＥＴＬ（Ｍ）、ＤＥＴＬ（Ｍ＋１）と表記する。光検出ドライバ２２における電圧検出部２２ａ、スイッチＳＷにも、（Ｍ）、（Ｍ＋１）を付加して区別する。
電源制御線ＤＳＬについては、Ｎ行目の電源制御線をＤＳＬ（Ｎ）とし、Ｎ＋１行目の電源制御線をＤＳＬ（Ｎ＋１）とする。各電源制御線ＤＳＬ（Ｎ）、ＤＳＬ（Ｎ＋１）上の電源パルスもＤＳ（Ｎ）、ＤＳ（Ｎ＋１）とする。
書込制御線ＷＳＬについては、図１１と同様、ＷＳＬ（Ｎ）、ＷＳＬ（Ｎ＋１）とする。走査パルスもＷＳ（Ｎ）、ＷＳ（Ｎ＋１）とする。
制御線ＴＬａについても同様にＴＬａ（Ｎ）、ＴＬａ（Ｎ＋１）とし、制御パルスをｐＴ３（Ｎ）、ｐＴ３（Ｎ＋１）とする。
さらに、画素回路１０内の素子の符号（Ｔｓ、Ｔｄ、Ｔ３、Ｃｓ、１）についても「（Ｍ，Ｎ）」、「（Ｍ＋１，Ｎ）」等を付する場合がある。
【０１１５】
ここでは、光検出動作例として、画素回路１０（Ｎ，Ｎ）の発光を、同行の画素回路１０（Ｍ＋１，Ｎ）で検出する左右隣接発光検出動作について説明する。
図２４は、ライトスキャナ１２がＮ行の書込制御線ＷＳＬ（Ｎ）に与える走査パルスＷＳ（Ｎ）、及びＮ＋１行の書込制御線ＷＳＬ（Ｎ＋１）に与える走査パルスＷＳ（Ｎ＋１）を示している。
またドライブスキャナ１３がＮ行の電源制御線ＤＳＬ（Ｎ）に与える電源パルスＤＳ（Ｎ）、及びＮ＋１行の電源制御線ＤＳＬ（Ｎ＋１）に与える電源パルスＤＳ（Ｎ＋１）を示している。
また、水平セレクタ１１が信号線ＤＴＬ（Ｍ）、ＤＴＬ（Ｍ＋１）に与える信号値も示している。
また、検出動作制御部２１が光検出ドライバ２２内のスイッチＳＷをオン／オフ制御する制御信号ｐＳＷを示している。さらに検出動作制御部２１がＮ行の制御線ＴＬａ（Ｎ）に与える制御パルスｐＴ３（Ｎ）と、Ｎ＋１行の制御線ＴＬａ（Ｎ＋１）に与える制御パルスｐＴ３（Ｎ＋１）も示している。
【０１１６】
１フレームの期間で１回の光検出が行われるとしている。
この場合、画素回路１０（Ｍ，Ｎ）で発光を実行させ、その発光光量を画素回路１０（Ｍ＋１，Ｎ）で検出する。
水平セレクタ１１は各信号線ＤＴＬに対し、信号値ＶｓｉｇＨと基準電位Ｖｏｆｓを、それぞれ所定タイミングで与える。
【０１１７】
同行である対象の画素回路１０（Ｍ，Ｎ）、１０（Ｍ＋１，Ｎ）に対しては、走査パルスＷＳ（Ｎ）、電源パルスＤＳ（Ｎ）、制御パルスｐＴ３（Ｎ）が与えられる。
最初の１フレームの期間に、これらのパルスと、信号線ＤＴＬ（Ｍ）、ＤＴＬ（Ｍ＋１）の電位によって、画素回路１０（Ｍ，Ｎ）での発光と、画素回路１０（Ｍ＋１，Ｎ）での光検出が行われる。
【０１１８】
次の１フレームの期間では、走査パルスＷＳ（Ｎ＋１）、電源パルスＤＳ（Ｎ＋１）、制御パルスｐＴ３（Ｎ＋１）と、信号線ＤＴＬ（Ｍ）、ＤＴＬ（Ｍ＋１）の電位によって、次の行での発光及び光検出が行われる。例えば画素回路１０（Ｍ，Ｎ＋１）での発光と、画素回路１０（Ｍ＋１，Ｎ＋１）での光検出である。
【０１１９】
図２４の１フレームの期間（画素回路１０（Ｍ＋１，Ｎ）による光検出期間）の波形を図２５に示す。
図２５では走査パルスＷＳ（Ｎ）、電源パルスＤＳ（Ｎ）、制御信号ｐＳＷ、制御パルスｐＴ３（Ｎ）、信号線ＤＴＬ（Ｍ）、ＤＴＬ（Ｍ＋１）に与えられる電圧を示している。
また、波形（１）（１）’（２）（２）’（３）（３）’を先の図１３、図１５等と同様に示すが、これらは画素回路１０（Ｍ，Ｎ）からの受光（有機ＥＬ素子１（Ｍ，Ｎ）の劣化具合に応じた受光）の各場合の画素回路１０（Ｍ＋１，Ｎ）側の各部の電位変化となる。即ち波形（１）（１）’は受光光量に応じた光検出線ＤＥＴＬ（Ｍ＋１）の電位である。波形（２）（２）’は受光光量に応じた駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のゲート電位である。波形（３）（３）’は受光光量に応じた有機ＥＬ素子１（Ｍ＋１，Ｎ）のアノード電位となる。
【０１２０】
画素回路１０（Ｍ＋１，Ｎ）による１フレームの期間の光検出動作は次のようになる。
時点ｔｍ４０〜ｔｍ４１では制御信号ｐＳＷによりスイッチＳＷ（Ｍ＋１）がオンとされ、光検出線ＤＥＴＬ（Ｍ＋１）が電位Ｖｓｓに充電される。
【０１２１】
時点ｔｍ４３で電源パルスＤＳ（Ｎ）が電源電圧Ｖｃｃとされる。
また時点ｔｍ４２から時点ｔｍ４４まで、走査パルスＷＳ（Ｎ）がＨレベルとされる。このとき、信号線ＤＴＬ（Ｍ）、ＤＴＬ（Ｍ＋１）は、いずれも基準電位Ｖｏｆｓとされている。
【０１２２】
発光側である画素回路１０（Ｍ，Ｎ）では、発光前において閾値補正動作準備（ｔｍ４２〜ｔｍ４３）と、閾値補正動作（ｔｍ４３〜ｔｍ４４）が行われる。これは図２２の時点ｔ１０１〜ｔ１０２，及び時点ｔ１０２〜ｔ１０３の動作に相当する。
つまり時点ｔｍ４２〜ｔｍ４３では、駆動トランジスタＴｄ（Ｍ，Ｎ）のゲート電位が基準電位Ｖｏｆｓとされ、またソース電位が初期電位Ｖｓｓとされてゲート・ソース間電圧が十分に広げられる。そして時点ｔｍ４３〜ｔｍ４４で電源電圧Ｖｃｃが印加されることで、ゲート・ソース間電圧Ｖｇｓが、その閾値電圧となるようにされる。
その後、画素回路１０（Ｍ，Ｎ）では、時点ｔｍ４６〜ｔｍ４７で走査パルスＷＳ（Ｎ）によりサンプリングトランジスタＴｓ（Ｍ，Ｎ）がオンされるが、そのとき信号線ＤＴＬ（Ｍ）には信号値Ｖｓｉｇが与えられているため、駆動トランジスタＴｄ（Ｍ，Ｎ）のゲートに信号値Ｖｓｉｇが書き込まれる。そして移動度補正及び発光が行われる。
【０１２３】
一方、光検出動作を行う画素回路１０（Ｍ＋１，Ｎ）では、時点ｔｍ４２〜ｔｍ４３で同じく駆動トランジスタＴｄのゲートに基準電位Ｖｏｆｓが書き込まれ、また駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のソース電圧が初期電位Ｖｓｓとされる。
なお、スイッチングトランジスタＴ３は時点ｔｍ４２で制御パルスｐＴ３（Ｎ）によりオンしているので、駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のソース電圧は初期電位Ｖｓｓとなっている。
そして時点ｔｍ４３〜ｔｍ４４で電源電圧Ｖｃｃが印加されることで、ゲート・ソース間電圧Ｖｇｓが、その閾値電圧となるように閾値補正が行われる。図示のように、有機ＥＬ素子１（Ｍ＋１，Ｎ）のアノード電位（駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のソース電位）は、Ｖｏｆｓ−ＶｔｈＴｄ（駆動トランジスタＴｄの閾値電圧）となる。光検出線ＤＥＴＬ（Ｍ＋１）の電位も同様である。
その後、画素回路１０（Ｍ＋１，Ｎ）では、時点ｔｍ４６〜ｔｍ４７で走査パルスＷＳ（Ｎ）によりサンプリングトランジスタＴｓ（Ｍ，Ｎ）がオンされるが、そのとき信号線ＤＴＬ（Ｍ＋１）は基準電位Ｖｏｆｓのままである。従って駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のゲートは基準電位Ｖｏｆｓのままで、発光動作は行われない。
【０１２４】
水平セレクタ１１は、走査パルスＷＳ（Ｎ）が時点ｔｍ４７でＬレベルとされた後の時点ｔｍ４８に、信号線ＤＴＬ（Ｍ＋１）を基準電位Ｖｏｆｓから信号値Ｖｓｉｇへ変化させる。ここでは信号値Ｖｓｉｇは白表示の電位としており、これが好ましいが、必ずしも白電位には限定されない。
この動作によりサンプリングトランジスタＴｓ（Ｍ＋１，Ｎ）のソース・ドレイン間、つまり駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のゲート電位と信号線ＤＴＬ（Ｍ＋１）の電位として、ＶｓｉｇＨ−ＶｓｉｇＬという電位差が発生する。
更に前述のように隣接する画素回路１０（Ｍ，Ｎ）は発光しているため、光検出素子として動作しているサンプリングトランジスタＴｓ（Ｍ＋１，Ｎ）のチャネルに入射する光によって、そのリーク量が変化することとなる。
図示のように駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のゲート電位は、時点ｔｍ４８以降、リーク電流の影響による変動が生ずる。
【０１２５】
即ち、サンプリングトランジスタＴｓ（Ｍ＋１，Ｎ）に入射する光が明るいと、その分リーク量が大きくなり、駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のゲート電位の変化が大きくなる。逆に暗いとリーク量が小さくなり、駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のゲート電位の電圧変化が小さくなる。（図２５の波形（２）と（２）’参照）
また駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のゲート電位の変化に連動して駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のソース電位（有機ＥＬ素子１（Ｍ＋１，Ｎ）のアノード電位、光検出線ＤＥＴＬ（Ｍ＋１）の電位）も変化する。（図２５の波形（１）（３）と（１）’（３）’参照）。 つまり、有機ＥＬ素子１（Ｍ＋１，Ｎ）のアノード電位及び光検出線ＤＥＴＬ（Ｍ＋１）の電位は、Ｖｏｆｓ−ＶｔｈＴｄから変化していく。
【０１２６】
その結果、一定時間経過後、光検出線ＤＥＴＬ（Ｍ＋１）の電位は、隣の画素回路１０（Ｍ，Ｎ）の有機ＥＬ素子１（Ｍ，Ｎ）の劣化のありなしで、ΔＶという差分がつくこととなり、電圧検出部２２ａ（Ｍ＋１）にその差分が検出される。
このように、画素回路１０（Ｎ，Ｎ）の発光を、同行の画素回路１０（Ｍ＋１，Ｎ）で検出する左右隣接発光検出動作が行われる。
【０１２７】
最後に時点ｔｍ４９でスイッチングトランジスタＴ３（Ｍ＋１，Ｎ）をオフし、その後信号線電位をＶｏｆｓへ変化させた後、電源パルスＷＳ（Ｎ）を初期電位Ｖｓｓに変化させる。そして走査パルスＷＳ（Ｎ）によりサンプリングトランジスタＴｓ（Ｍ＋１，Ｎ）をオンして、駆動トランジスタＴｄ（Ｍ＋１，Ｎ）のゲート電圧、ソース電圧を初期化する。このサンプリングトランジスタＴｓ（Ｍ＋１，Ｎ）をオンして行う初期化オペレーションは好ましくは行う方がよいが、必ず行う必要はない。
【０１２８】
このように、駆動トランジスタＴｄの閾値電圧及び移動度補正を行うことができる画素回路１０の場合でも、その画素回路１０におけるサンプリングトランジスタＴｓを光センサとして用いて、光検出を行うことができる。
そしてこれにより、第１の実施の形態と同様、少ない素子数で高歩留まり化が実現可能であり、また焼き付き等の画質不良を対策することができる。
なお、以上の第２の実施の形態で述べた例は、第１の実施の形態の光検出動作例Ｂに対応するものであるが、第２の実施の形態の場合も、光検出動作例Ａ、Ｃに相当する動作（自己発光検出、上下隣接発光検出）も、同様に行うことができる。
【０１２９】
［４−３  第２の実施の形態の変形例］
ところで、第２の実施の形態では、閾値補正及び移動度補正を行う画素回路１０として述べたが、図２２のような画素回路１０の発光動作を可能とする例として次のような変形例が考えられる。
図２６（ａ）は、電源制御線ＤＳＬを、単なる電源電圧Ｖｃｃの固定電源線とした例である。駆動トランジスタＴｄのドレインは固定電源である電源電圧Ｖｃｃに接続される。他は図２１と同様である。
【０１３０】
図２２で説明したように、閾値補正動作の際には、補正準備のため駆動トランジスタＴｄのソースを初期電位Ｖｓｓとする。
ここで、第２の実施の形態の場合、スイッチＳＷを介して光検出線ＤＥＴＬを初期電位Ｖｓｓに充電できるようにしている。従って、これを利用して閾値補正動作の準備を行うことが可能である。
例えば図２２の時点ｔ１００において、図２６（ｂ）のようにスイッチＳＷをオンし光検出線ＤＥＴＬを初期電位Ｖｓｓに充電する。そしてスイッチングトランジスタＴ３をオンとすることで、駆動トランジスタＴｄのソースを初期電位Ｖｓｓとすることができる。即ち電源制御線ＤＳＬでパルス電圧を供給する必要はない。
【０１３１】
このようにすれば、電源制御線ＤＳＬ及びドライブスキャナ１３の構成を、単なる固定電源ラインに置き換えることができ、表示装置構成を簡略化できる。
光検出時の動作は図２７のようになる。基本的には上記図２４と同様であるため重複説明を避けるが、この図２７の場合、電源パルスＤＳが用いられないものとなっている。
このような構成を採る事で素子数を大きく増やすことなく光検出を行うことができる。
【０１３２】
＜５．第３の実施の形態＞
第３の実施の形態を説明する。上記第１，第２の実施の形態は、画素回路１０の発光を自己又は他の画素回路１０で検出するとして述べたが、ここでは外部から入射される光を検出する場合について述べる。即ち表示装置の画面に対して外部から光を照射して情報入力を行う電子機器としての例である。
【０１３３】
例えば図２８（ａ）は、ユーザがレーザポインタ１００によって表示パネル１０１に光を当てている状態を示している。
表示パネル１０１は、上述した図１，図２０の有機ＥＬ表示パネルである。
表示パネル１０１上で、例えば全画面を黒表示している状態で、レーザポインタ１００の光で例えば円形を描く。すると、その円形が表示パネル１０１の画面上に表示されるような装置である。
つまり、レーザポインタ１００の光を、各画素回路１０で検出する。そして光検出ドライバ２２はレーザ光の検出情報（検出画素の情報）を水平セレクタ１１（信号補正部１１ａ）に伝達する。
水平セレクタ１１はレーザ光を検出した画素回路１０に対して、所定の輝度の信号値Ｖｓｉｇを与えるようにする。
すると、表示パネル１０１の画面上でのレーザ光の照射位置のみ、高輝度の発光を行わせることができ、つまりレーザ照射によりパネル上に図形、文字、記号等の描画を行うような表示が可能となる。
【０１３４】
また図２８（ｂ）は、レーザポインタ１００による方向の入力を検出する例である。
レーザポインタ１００によってレーザ光を例えば右から左に移動するように照射する。表示パネル１０１内の各画素回路１０による検出結果として、画面上のレーザ照射位置の変化を検出できるため、ユーザがどのような方向性でレーザ光を当てたかが検出できる。
この方向を操作入力として認識するようにし、例えば表示内容の切り換えなどを行う。
もちろん画面上に表示させた操作アイコン等にレーザを当てることで、操作内容を認識するといったことも可能である。
【０１３５】
これらのように、外部からの光を表示パネル１０１上の座標入力の形で認識し、各種の動作、アプリケーションに適用することが可能である。
そして、上記第１，第２の実施の形態のままでも、これらの動作は可能である。しかし、外部から与えられる、有機ＥＬ素子１以外からの光、例えばレーザポインタ１００等の光に対して動作するには、第１，第２の実施の形態では動作が厳しい場合がある。
【０１３６】
なぜなら、このようにレーザポインタ１００等の光によって反応するアプリケーションの場合、光があたっている位置情報等を特定するためにある程度短い検出時間で光を検出する必要がある。然しながら前述の回路構成では信号線ＤＴＬの電位を駆動トランジスタＴｄのゲートに入力するサンプリングトランジスタＴｓを光検出素子として用いているため、短時間で光検出を行うためには光に対するリーク量を増大させる必要がある。
しかし、光に対してリーク量が増大することで、通常の画像表示の際に、サンプリングトランジスタＴｓの光リーク起因のムラが発生し表示品位が低下してしまう場合がある。
【０１３７】
そこで、これらの外光検出の場合、より適した例として図２９の構成が考えられる。
図２９の画素回路１０は、図２１と同様にサンプリングトランジスタＴｓ、駆動トランジスタＴｄ、スイッチングトランジスタＴ３、保持容量Ｃｓ、有機ＥＬ素子１を備える。
それに加えて、光検出素子Ｔ５、第２のスイッチングトランジスタＴ４を備える。光検出素子Ｔ５は、ダイオード接続のトランジスタとなっている。もちろん、光検出素子Ｔ５はダイオード接続とする必要はなく、ゲートに所定の電圧が与えられてもよい。
光検出素子Ｔ５と第２のスイッチングトランジスタＴ４は、固定電位Ｖｉｎｉと駆動トランジスタＴｄのゲートの間に直列接続されている。
固定電位Ｖｉｎｉは光検出時における駆動トランジスタＴｄのゲート電位よりも高電位であることが望ましい。
第２のスイッチングトランジスタＴ４のゲートは制御線ＴＬａに接続されている。従ってスイッチングトランジスタＴ３とともに、制御パルスｐＴ３によってオン／オフされる。
【０１３８】
図３０により光検出動作について説明する。図３０では一例として１ラインの光検出動作を１フレームの期間で行うものとしている。そして１フレームの期間の前半で、外部から照射される光の検出を行い、後半で、その画素回路１０自体の発光を行う例としている。ここでは電源パルスＤＳ（Ｎ）、走査パルスＷＳ（Ｎ）、制御パルスｐＴ３（Ｎ）、ｐＴ３（Ｎ＋１）、制御信号ｐＳＷ、信号線ＤＴＬ（Ｍ）に与えられる電圧（信号値Ｖｓｉｇ／基準電位Ｖｏｆｓ）を示している。
また、波形（１）（１）’（２）（２）’（３）（３）’を先の図１３、図１５等と同様に示す。これらは自己の画素回路１０（Ｍ，Ｎ）についての各部の電位変化である。但し、外部からの入射光を対象とする光検出のため、受光有無の場合として示している。
なお、以下の説明では、Ｎ行における１つの画素回路１０についての説明となるため、図２９の通りの符号とし、各素子の符号に「（Ｍ，Ｎ）」等の表記は付加しない。
【０１３９】
時点ｔｍ６０〜ｔｍ６１では制御信号ｐＳＷによりスイッチＳＷがオンとされ、光検出線ＤＥＴＬが電位Ｖｓｓに充電される。
【０１４０】
時点ｔｍ６２〜ｔｍ６３で走査パルスＷＳ（Ｎ）がＨレベルとされ、サンプリングトランジスタＴｓがオンとされる。このとき信号線ＤＴＬには基準電位Ｖｏｆｓが与えられているため、駆動トランジスタＴｄのゲートが基準電位Ｖｏｆｓとされる。
またスイッチングトランジスタＴ３はオンとされて駆動トランジスタＴｄのソースが光検出線ＤＥＴＬに接続されており、電源パルスＤＳ（Ｎ）も初期電位Ｖｓｓとされている。このため、駆動トランジスタＴｄのソース（有機ＥＬ素子１のアノード、及び光検出線ＤＥＴＬ）は初期電位Ｖｓｓとなる。
その後時点ｔｍ６４〜ｔｍ６５では、走査パルスＷＳ（Ｎ）がＨレベルであり、駆動トランジスタＴｄのゲートが信号線ＤＴＬの基準電位Ｖｏｆｓに固定された状態で、電源パルスＤＳが電源電圧Ｖｃｃとされる。これによって、駆動トランジスタＴｄの閾値補正動作が行われる。
【０１４１】
その後は、受光有無、即ち光検出素子Ｔ５のリーク電流の有無によって駆動トランジスタＴｄのゲート電位が変動することになる。
即ち、光検出素子Ｔ５に光が入射すると、光量に応じてリーク電流が大きく発生し、駆動トランジスタＴｄのゲート電位の変化が大きくなる。逆に入射が無ければリーク量は小さく（又は無く）、駆動トランジスタＴｄのゲート電位の電圧変化が小さくなる。（図３０の波形（２）と（２）’参照）
また駆動トランジスタＴｄのゲート電位の変化に連動して駆動トランジスタＴｄのソース電位（有機ＥＬ素子１のアノード電位、光検出線ＤＥＴＬの電位）も変化する。（図３０の波形（１）（３）と（１）’（３）’参照）。 
【０１４２】
その結果、一定時間経過後、光検出線ＤＥＴＬの電位は、外部からの光入射のありなしで、ΔＶという差分がつくこととなり、電圧検出部２２ａにその差分が検出される。
このように、画素回路１０で外部からの入射光の光検出動作が行われる。
光検出期間は、時点ｔｍ６６で制御パルスｐＴ３によりスイッチングトランジスタＴ３及びＴ４がオフされて終了する。
そして発光動作に移る。この発光動作の期間は、第２のスイッチングトランジスタＴ４により、光検出素子Ｔ５は駆動トランジスタＴｄのゲートから切り離される。
【０１４３】
時点ｔｍ６７〜ｔｍ６８では走査パルスＷＳ（Ｎ）がＨレベルとされ、サンプリングトランジスタＴｓがオンとされる。このとき信号線ＤＴＬには基準電位Ｖｏｆｓが与えられているため、駆動トランジスタＴｄのゲートが基準電位Ｖｏｆｓとされる。また電源パルスＤＳは初期電位Ｖｓｓとされ、駆動トランジスタＴｄのゲート電位が初期電位Ｖｓｓとされる。これによって閾値補正動作準備が行われる。
そして時点ｔｍ６９〜ｔｍ７０では、走査パルスＷＳ（Ｎ）がＨレベルであり、駆動トランジスタＴｄのゲートが信号線ＤＴＬの基準電位Ｖｏｆｓに固定された状態で、電源パルスＤＳが電源電圧Ｖｃｃとされる。これによって、駆動トランジスタＴｄの閾値補正動作が行われる。
その後、時点ｔｍ７１〜ｔｍ７２では、走査パルスＷＳ（Ｎ）がＨレベルとされる。このとき信号線ＤＴＬには信号値Ｖｓｉｇが与えられており、駆動トランジスタＴｄのゲートに信号値Ｖｓｉｇが書き込まれる。そして信号値書込とともに移動度補正が行われ、発光状態となる。
【０１４４】
このような動作例では、電源制御線ＤＳＬが初期電位Ｖｓｓから電源電圧Ｖｃｃに変化するタイミングが１フレームに少なくとも２回存在しており、その２回とも駆動トランジスタのゲート電位に対してソース電位を上昇させる閾値補正動作を行っている。
２回存在する閾値補正動作の内、信号書込み直前（時点ｔｍ６９〜ｔｍ７０）に行う閾値補正動作は駆動トランジスタの閾値補正を行うために行い、ＥＬ素子消光後（時点ｔｍ６４〜ｔｍ６５）に行う閾値補正動作は外部からの光を検出するために行っている。
【０１４５】
この構成の場合、光検出素子Ｔ５は駆動トランジスタＴｄのゲートに対して第２のスイッチングトランジスタＴ４を介しているため、光検出素子Ｔ５の光リーク電流を大きくしても、有機ＥＬ素子１の発光時における画質低下は発生しない。
なお、この実施の形態は、外部入力光だけでなく、例えば隣接画素の有機ＥＬ素子１の発光を検出する場合にも適用できる。その場合、図１９（ａ）のように通常映像表示実行時における検出も可能となる。
【０１４６】
また、図２８に示したようなアプリケーションの場合、特にパネルの解像度と同等の解像度を必要としないことが多いため、複数ラインを同一タイミング、若しくは複数ラインの光検出期間をオーバーラップさせることが考えられる。すると光検出素子数を増加させることができるため、光検出精度を増加させ、さらに光検出期間を短くすることが可能となる。
【０１４７】
＜６．変形例＞
以上、第１〜第３の実施の形態を説明してきたが、ここで各実施の形態に適用できる変形例を説明する。
【０１４８】
まず、異なる波長の光を検出する場合において、光検出線ＤＥＴＬに出力される電圧レベルを一定とするために、画素回路１０内におけるサンプリングトランジスタＴｓ（或いは光検出素子Ｔ５）の感度を変えることが考えられる。
【０１４９】
具体的にはエネルギーが高い光を検出するサンプリングトランジスタＴｓの感度を低く、逆にエネルギーが低い光を検出するサンプリングトランジスタＴｓの感度を高く設定する。一例として、光感度を変えるにはサンプリングトランジスタＴｓのチャネル長、チャネル幅で決定されるトランジスタサイズや、チャネル材料の膜厚を変更すればよい。
例えば自己の画素回路１０の発光を検出することを考えた場合、エネルギーの強い光（例えばＢ光）を発光する画素回路１０におけるサンプリングトランジスタＴｓのチャネル膜厚は薄く、トランジスタのチャネル幅は小さいものとする。また逆にエネルギーの弱い光を発光する画素回路１０におけるサンプリングトランジスタＴｓのチャネル膜厚は厚く、トランジスタのチャネル幅は大きくする。
例えばＢ光画素、Ｇ光画素、Ｒ光画素としての画素回路１０において、Ｂ光画素のサンプリングトランジスタＴｓのチャネル膜厚は最も薄く、Ｒ光画素のサンプリングトランジスタＴｓのチャネル膜厚は最も厚くする。或いはＢ光画素のサンプリングトランジスタＴｓのチャネル幅は最も小さく、Ｒ光画素のサンプリングトランジスタＴｓのチャネル幅は最も大きくする。或いはこの両方を行う。
【０１５０】
一般的には光検出素子は受光する光の波長が短いほど、つまり光のエネルギーが大きいほど多くのリーク電流を流すこととなる。このため、受光する光の波長に応じて、サンプリングトランジスタＴｓの感度設定を行っておくことで、受光する光のエネルギーによらず、駆動トランジスタＴｄのゲート電位の変化を一定値とすることができる。その結果、光検出線ＤＥＴＬに出力される電圧を同じ電圧（発光波長によっては異ならない電圧）とすることができる。それによって、光検出ドライバ２２の簡略化が可能となる。
【０１５１】
また、複数の画素回路１０での光検出を同一タイミングで行ったり、若しくは複数の画素回路１０で光検出期間を時間的にオーバーラップさせる例も考えられる。このようなタイミングを採る事で光検出素子数を増加させることができるため、光検出精度を増加させ、更に光検出期間を短くすることが可能となる。
例えば図１１の画素回路１０（Ｍ，Ｎ）での発光を画素回路１０（Ｍ＋１，Ｎ）、１０（Ｍ＋１，Ｎ＋１）で同時、或いはオーバーラップに行うなどである。
すると、光検出線ＤＥＴＬ（Ｍ＋１）における電圧検出部２２（Ｍ＋１）の検出感度を高くすることができる。
【符号の説明】
【０１５２】
１  有機ＥＬ素子、１０  画素回路、１１  水平セレクタ、１１ａ  信号値補正部、１２  ライトスキャナ、２０  画素アレイ、２１  検出動作制御部、２２  光検出ドライバ、２２ａ  電圧検出部、３０  光検出部、Ｔ１０  センサ兼用トランジスタ、Ｃ２，Ｃ３  容量、Ｔ５  検出信号出力用トランジスタ、ＤＥＴＬ  光検出線、ＶＬ  電源線
【図１】
2011141418.tif 000003
【図２】
2011141418.tif 000004
【図３】
2011141418.tif 000005
【図４】
2011141418.tif 000006
【図５】
2011141418.tif 000007
【図６】
2011141418.tif 000008
【図７】
2011141418.tif 000009
【図８】
2011141418.tif 000010
【図９】
2011141418.tif 000011
【図１０】
2011141418.tif 000012
【図１１】
2011141418.tif 000013
【図１２】
2011141418.tif 000014
【図１３】
2011141418.tif 000015
【図１４】
2011141418.tif 000016
【図１５】
2011141418.tif 000017
【図１６】
2011141418.tif 000018
【図１７】
2011141418.tif 000019
【図１８】
2011141418.tif 000020
【図１９】
2011141418.tif 000021
【図２０】
2011141418.tif 000022
【図２１】
2011141418.tif 000023
【図２２】
2011141418.tif 000024
【図２３】
2011141418.tif 000025
【図２４】
2011141418.tif 000026
【図２５】
2011141418.tif 000027
【図２６】
2011141418.tif 000028
【図２７】
2011141418.tif 000029
【図２８】
2011141418.tif 000030
【図２９】
2011141418.tif 000031
【図３０】
2011141418.tif 000032
【図３１】
2011141418.tif 000033