(57)【要約】【課題】クロックパルスのジッタについて１クロックパルス単位でリアルタイムに低減する。【解決手段】クロックパルスに含まれるジッタを低減するクロック出力回路であって、入力されるクロックパルス（入力クロックパルス）から位相の異なる複数の遅延クロックパルスを生成する遅延部と、前記入力クロックパルスの各パルス毎の周期を測定する周期測定部と、前記周期測定部で測定された各周期を累積演算して累積演算値を得る累積演算部と、目標とするクロックパルスの周期（目標周期）を累積演算して目標累積演算値を得る目標累積演算部と、前記累積演算値と前記目標累積演算値とを比較して前記クロックパルスの周期毎に差分値を得る差分演算部と、前記差分値を参照することで前記差分値の影響が相殺された状態の遅延クロックパルスを前記遅延部から選択して出力クロックパルスとして出力する選択部とを備える。【選択図】図１
2011160084.tif 000002
【特許請求の範囲】
【請求項１】
クロックパルスに含まれるジッタを低減するクロック出力方法であって、
入力されるクロックパルス（入力クロックパルス）から位相の異なる複数の遅延クロックパルスを生成する遅延工程と、
前記入力クロックパルスの各パルス毎の周期を測定する周期測定工程と、
前記周期測定部で測定された各周期を累積演算して累積演算値を得る累積演算工程と、
目標とするクロックパルスの周期（目標周期）を累積演算して目標累積演算値を得る目標累積演算工程と、
前記累積演算値と前記目標累積演算値とを比較して前記クロックパルスの周期毎に差分値を得る差分演算工程と、
前記差分値を参照することで前記差分値の影響が相殺された状態の前記遅延クロックパルスを選択して出力クロックパルスとして出力する選択工程と、
を備えたことを特徴とするクロック出力方法。
【請求項２】
前記目標累積演算工程は、前記入力クロックパルスもしくは前記遅延クロックパルスを、所定の複数パルスの期間について平均演算することで前記目標周期を得る、
ことを特徴とする請求項１記載のクロック出力方法。
【請求項３】
前記選択工程は、前記差分値を参照することで、前記差分値の影響が相殺された状態であって、入力クロックパルスとは異なる周波数の出力クロックパルスとなるように、前記遅延クロックパルスを選択して出力クロックパルスとして出力する、
ことを特徴とする請求項１−２に記載のクロック出力方法。
【請求項４】
クロックパルスに含まれるジッタを低減するクロック出力回路であって、
入力されるクロックパルス（入力クロックパルス）から位相の異なる複数の遅延クロックパルスを生成する遅延部と、
前記入力クロックパルスの各パルス毎の周期を測定する周期測定部と、
前記周期測定部で測定された各周期を累積演算して累積演算値を得る累積演算部と、
目標とするクロックパルスの周期（目標周期）を累積演算して目標累積演算値を得る目標累積演算部と、
前記累積演算値と前記目標累積演算値とを比較して前記クロックパルスの周期毎に差分値を得る差分演算部と、
前記差分値を参照することで前記差分値の影響が相殺された状態の遅延クロックパルスを前記遅延部から選択して出力クロックパルスとして出力する選択部と、
を備えたことを特徴とするクロック出力回路。
【請求項５】
前記目標累積演算部は、前記入力クロックパルスもしくは前記遅延クロックパルスを、所定の複数パルスの期間について平均演算することで前記目標周期を得る、
ことを特徴とする請求項４記載のクロック出力回路。
【請求項６】
前記選択部は、前記差分値を参照することで、前記差分値の影響が相殺された状態であって、入力クロックパルスとは異なる周波数の出力クロックパルスとなるように、前記遅延クロックパルスを選択して出力クロックパルスとして出力する、
ことを特徴とする請求項４−５に記載のクロック出力回路。
【請求項７】
クロックパルスを生成するクロック生成部と、
入力されるクロックパルス（入力クロックパルス）から位相の異なる複数の遅延クロックパルスを生成する遅延部と、
前記入力クロックパルスの各パルス毎の周期を測定する周期測定部と、
前記周期測定部で測定された各周期を累積演算して累積演算値を得る累積演算部と、
目標とするクロックパルスの周期（目標周期）を累積演算して目標累積演算値を得る目標累積演算部と、
前記累積演算値と前記目標累積演算値とを比較して前記クロックパルスの周期毎に差分値を得る差分演算部と、
前記差分値を参照することで前記差分値の影響が相殺された状態の遅延クロックパルスを前記遅延部から選択して出力クロックパルスとして出力する選択部と、
前記選択部から出力されるクロックパルスを基準として、画像データに応じた第一方向の１ラインの画像形成を行うと共に、該第一方向の１ライン毎の画像形成を第二方向に繰り返して１頁分の画像形成を行う画像形成部と、
を備え、
前記画像形成部は、前記第一方向の１ラインの画像形成の所定の端部位置においてインデックス信号を生成するインデックス信号生成部を備え、
前記累積演算部と前記目標累積演算部とは、前記インデックス信号に基づいて前記累積演算をリセットする、
ことを特徴とする画像形成装置。
【請求項８】
前記目標累積演算部は、前記入力クロックパルスもしくは前記遅延クロックパルスを、所定の複数パルスの期間について平均演算することで前記目標周期を得る、
ことを特徴とする請求項７記載の画像形成装置。
【請求項９】
前記選択部は、前記差分値を参照することで、前記差分値の影響が相殺された状態であって、入力クロックパルスとは異なる周波数の出力クロックパルスとなるように、前記遅延クロックパルスを選択して出力クロックパルスとして出力する、
ことを特徴とする請求項７−８に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロックパルスに含まれるジッタを低減するクロック出力方法、クロック出力回路、および画像形成装置に関し、画像形成に用いられるクロックパルスに含まれるジッタを低減する技術に関する。
【背景技術】
【０００２】
画像形成装置として、画像データに応じた主走査方向の１ラインの画像形成を行うと共に、主走査方向の１ライン毎の画像形成を副走査方向に繰り返して１頁分の画像形成を行うものが知られている。
【０００３】
この画像データに応じた主走査方向の画像形成は、形成する画素の基準となるクロックパルス、「画素クロック」あるいは「ドットクロック」と呼ばれるクロックパルスを基準として位置決めがなされている。
【０００４】
その一例として、電子写真方式の画像形成装置では、画像データに応じて変調したレーザビームを主走査方向に走査し、これと並行して、副走査方向に回転する像担持体上に、前記レーザビームによって画像を形成している。この場合に、上述したクロックパルスを基準にして、レーザビームを画像データで変調するようにしている。
【０００５】
この場合、クロックパルスを生成する回路各部における影響、電源電圧の変動などによって、クロックパルスの周波数は変化していなくとも、クロックパルスの立ち上がりや立ち下がりのタイミングに微妙な時間や位相のズレ（ジッタ）が生じることがある。
【０００６】
そして、このジッタにより、画素が形成される位置が主走査方向に微妙にずれてしまうことがある。さらに、その主走査方向の画素位置のずれが周期的、すなわち副走査方向に揃っていると、画像にモアレが発生することがある。また、カラー画像形成装置の場合には、各色でジッタの発生具合に違いがあれば、画像の輪郭部分で色ずれが発生することにもつながる。
【０００７】
このような場合、ジッタの影響が極めて小さい高精度なクロックパルス生成回路を使用することも考えられるが、費用の点から好ましくない。また、電源電圧の変動についても、電源回路だけの問題ではなく、ＡＳＩＣなどの回路内部での電源電圧変動の影響の場合もあり、対策をとることが極めて困難な場合がある。
【０００８】
なお、画像データに関連したクロックパルスについての技術としては、たとえば、以下の特許文献１や特許文献２などに記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−１１０１８４号公報
【特許文献２】特開２０００−１９８２３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記特許文献１では、クロックパルスのジッタ対策ではあるものの、メモリから送出する画像データの残存容量に応じてクロックパルスを選択するものである。このため、上述した問題点を解決することはできない。
【００１１】
上記特許文献２では、クロックパルスの位置を変更することは可能であるものの、１クロックパルス単位でリアルタイムにジッタを除去することはできない。
また、この特許文献２では、基準となるクロックが別途存在していて、その基準クロックを参照してクロックパルスの位置を変更していたが、このような基準となるクロックが存在しない場合には対処することができない問題もある。
【００１２】
なお、周知の技術としてＰＬＬが存在しているが、画像形成に用いられるクロックパルスは、主走査方向１ラインの画像形成毎に、インデックス信号でリセットを行うため、ＰＬＬを適用することができない問題があった。
【００１３】
本発明は、上記の課題を解決するためになされたものであって、その目的は、各種要因で発生するクロックパルスのジッタについて１クロックパルス単位でリアルタイムに低減することが可能なクロック出力方法、クロック出力回路、および画像形成装置を実現することにある。
【課題を解決するための手段】
【００１４】
すなわち、課題を解決する手段としての本発明は以下に説明するようなものである。
（１）クロック出力方法の発明は、クロックパルスに含まれるジッタを低減するクロック出力方法であって、入力されるクロックパルス（入力クロックパルス）から位相の異なる複数の遅延クロックパルスを生成する遅延工程と、前記入力クロックパルスの各パルス毎の周期を測定する周期測定工程と、前記周期測定部で測定された各周期を累積演算して累積演算値を得る累積演算工程と、目標とするクロックパルスの周期（目標周期）を累積演算して目標累積演算値を得る目標累積演算工程と、前記累積演算値と前記目標累積演算値とを比較して前記クロックパルスの周期毎に差分値を得る差分演算工程と、前記差分値を参照することで前記差分値の影響が相殺された状態の前記遅延クロックパルスを選択して出力クロックパルスとして出力する選択工程と、を備えたことを特徴とする。
【００１５】
なお、前記周期測定工程では、前記入力クロックパルスに同期した同期遅延クロックパルスを求め、前記選択工程では、前記同期遅延クロックパルスと前記差分値とを参照することで前記差分値の影響が相殺された状態の前記遅延クロックパルスを選択して出力クロックパルスとして出力する、ことが望ましい。
【００１６】
なお、前記目標累積演算工程は、前記入力クロックパルスもしくは前記遅延クロックパルスを、所定の複数パルスの期間について平均演算することで前記目標周期を得る、ことを特徴とする。
【００１７】
また、前記選択工程は、前記差分値を参照することで、前記差分値の影響が相殺された状態であって、入力クロックパルスとは異なる周波数の出力クロックパルスとなるように、前記遅延クロックパルスを選択して出力クロックパルスとして出力する、ことを特徴とする。
【００１８】
（２）クロック出力回路の発明は、クロックパルスに含まれるジッタを低減するクロック出力回路であって、入力されるクロックパルス（入力クロックパルス）から位相の異なる複数の遅延クロックパルスを生成する遅延部と、前記入力クロックパルスの各パルス毎の周期を測定する周期測定部と、前記周期測定部で測定された各周期を累積演算して累積演算値を得る累積演算部と、目標とするクロックパルスの周期（目標周期）を累積演算して目標累積演算値を得る目標累積演算部と、前記累積演算値と前記目標累積演算値とを比較して前記クロックパルスの周期毎に差分値を得る差分演算部と、前記差分値を参照することで前記差分値の影響が相殺された状態の遅延クロックパルスを前記遅延部から選択して出力クロックパルスとして出力する選択部と、を備えたことを特徴とする。
【００１９】
なお、前記周期測定部では、前記入力クロックパルスに同期した同期遅延クロックパルスを求め、前記選択部では、前記同期遅延クロックパルスと前記差分値とを参照することで前記差分値の影響が相殺された状態の前記遅延クロックパルスを選択して出力クロックパルスとして出力する、ことが望ましい。
【００２０】
なお、前記目標累積演算部は、前記入力クロックパルスもしくは前記遅延クロックパルスを、所定の複数パルスの期間について平均演算することで前記目標周期を得る、ことを特徴とする。
【００２１】
また、前記選択部は、前記差分値を参照することで、前記差分値の影響が相殺された状態であって、入力クロックパルスとは異なる周波数の出力クロックパルスとなるように、前記遅延クロックパルスを選択して出力クロックパルスとして出力する、ことを特徴とする。
【００２２】
（３）画像形成装置の発明は、クロックパルスを生成するクロック生成部と、入力されるクロックパルス（入力クロックパルス）から位相の異なる複数の遅延クロックパルスを生成する遅延部と、前記入力クロックパルスの各パルス毎の周期を測定する周期測定部と、前記周期測定部で測定された各周期を累積演算して累積演算値を得る累積演算部と、目標とするクロックパルスの周期（目標周期）を累積演算して目標累積演算値を得る目標累積演算部と、前記累積演算値と前記目標累積演算値とを比較して前記クロックパルスの周期毎に差分値を得る差分演算部と、前記差分値を参照することで前記差分値の影響が相殺された状態の遅延クロックパルスを前記遅延部から選択して出力クロックパルスとして出力する選択部と、前記選択部から出力されるクロックパルスを基準として、画像データに応じた第一方向の１ラインの画像形成を行うと共に、該第一方向の１ライン毎の画像形成を第二方向に繰り返して１頁分の画像形成を行う画像形成部と、を備え、前記画像形成部は、前記第一方向の１ラインの画像形成の所定の端部位置においてインデックス信号を生成するインデックス信号生成部を備え、前記累積演算部と前記目標累積演算部とは、前記インデックス信号に基づいて前記累積演算をリセットする、ことを特徴とする。
【００２３】
なお、前記周期測定部では、前記入力クロックパルスに同期した同期遅延クロックパルスを求め、前記選択部では、前記同期遅延クロックパルスと前記差分値とを参照することで前記差分値の影響が相殺された状態の前記遅延クロックパルスを選択して出力クロックパルスとして出力する、ことが望ましい。
【００２４】
なお、前記目標累積演算部は、前記入力クロックパルスもしくは前記遅延クロックパルスを、所定の複数パルスの期間について平均演算することで前記目標周期を得る、ことを特徴とする。
【００２５】
また、前記選択部は、前記差分値を参照することで、前記差分値の影響が相殺された状態であって、入力クロックパルスとは異なる周波数の出力クロックパルスとなるように、前記遅延クロックパルスを選択して出力クロックパルスとして出力する、ことを特徴とする。
【発明の効果】
【００２６】
本発明では、入力クロックパルスから位相の異なる複数の遅延クロックパルスを生成し、入力クロックパルスもしくは遅延クロックパルスの各パルス毎の周期を測定し、測定された各周期を累積演算して累積演算値を求め、目標とするクロックパルスの周期（目標周期）を累積演算して目標累積演算値を求め、これら累積演算値と目標累積演算値とを比較してクロックパルスの周期毎に差分値を求め、この差分値を参照することで該差分値の影響が相殺された状態の遅延クロックパルスを選択して出力クロックパルスとして出力する。
【００２７】
この結果、累積演算値と目標累積演算値との差分値がジッタに相当しており、この差分値の影響が相殺された状態の遅延クロックパルスを選択して出力することにより、基準となるクロックパルスを必要とせずに、各種要因で発生するクロックパルスのジッタについて１クロックパルス単位でリアルタイムに低減することが可能になる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態を適用した画像形成装置の全体構成を示す構成図である。
【図２】本発明の実施形態の主要部の構成を示す構成図である。
【図３】本発明の実施形態の動作を説明するフローチャートである。
【図４】本発明の実施形態の画像形成装置の動作状態を説明するタイムチャートである。
【発明を実施するための形態】
【００２９】
以下、図面を参照して本発明のクロック出力方法、クロック出力回路、および画像形成装置を実施するための形態（実施形態）を詳細に説明する。
ここでは、クロック出力方法を実施する画像形成装置、クロック出力回路（クロック出力部）を含む画像形成装置、を具体例にして、画像形成に用いられるクロックパルスに含まれるジッタを低減する実施形態の説明を行う。
【００３０】
〔画像形成装置の全体構成〕
ここで、第一実施形態の電子写真方式の画像形成装置１００の構成を、図１に基づいて詳細に説明する。なお、画像形成装置１００として既知であって、本実施形態の特徴的な動作や制御に直接に関係しない一般的な部分についての説明は省略してある。
【００３１】
図１に示す画像形成装置１００は、各部を制御する全体制御部１０１、画像処理や画像形成の際に画素クロックやドットクロックなどとして必要となるクロックパルスを生成するクロック生成部１０３、操作者が各種操作入力を行うと共に各種表示を行う操作表示部１０５、外部からの画像データの供給を受けるプリンタコントローラ１１０、原稿を読み取って画像データを生成するスキャナ１２０、入力画像データに対して入力系（読み取り系）画像処理を施す入力系画像処理部１３０、画像データや各種データを必要な期間にわたって記憶する記憶部１４０、記憶部１４０で記憶された画像データに対して出力系（書き込み系）画像処理を施す出力系画像処理部１５０、画像データに基づいて用紙上に画像を形成するプリントエンジン１６０、を備えて構成されている。
【００３２】
ここで、全体制御部１０１は、図示しないＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等を備える。ここで、ＣＰＵは、ＲＡＭの所定領域をワークエリアとし、ＲＯＭに記憶されている各種プログラムを実行して、画像形成装置１００の各部を統括的に制御する。
【００３３】
ここで、操作表示部１０５は、キーボード、マウス、タッチパネル等の入力デバイスを備え、入力される各種指示信号を全体制御部１０１に送信する。また、操作表示部１０５は、ＬＣＤ（Liquid Crystal Display）やＣＲＴ（Cathode Ray Tube）等の表示手段を備え、全体制御部１０１から入力される各種画像データを表示する。なお、この操作表示部は操作部と表示部が別であってもよいが、表示されたアイコンあるいはキー（以下、「キー」と呼ぶ）を押下するタッチパネルであってもよい。
【００３４】
入力系画像処理部１３０は、スキャナ１２０で得られた入力画像データに対して、シェーディング補正、変倍処理、傾き補正処理、カラー画像形成の場合の色変換（ＲＧＢ→ＹＭＣＫ）などの読み取り系画像処理を施す。
【００３５】
記憶部１４０は、フラッシュメモリやハードディスク装置などを用いて、各種データや画像データを記憶する。
出力系画像処理部１５０は、記憶部１４０で記憶された画像データに対して、画像形成に必要なプリンタガンマ変換、誤差拡散処理、微小変倍処理などの出力系画像処理を施す。
【００３６】
プリントエンジン１６０は、電子写真方式や各種方式の画像形成部や印刷装置であり、複写機やプリンタやファクシミリ装置などにおいて所定の用紙上に画像を形成して出力するものである。
【００３７】
また、プリントエンジン１６０は、周波数調整部１６１、同期クロック生成部１６２、クロック出力部１６３、ＰＷＭ部１６４、発光部１６５、プロセスユニット１６６を備えて構成されている。
【００３８】
ここで、周波数調整部１６１は、電子写真方式の画像形成の露光に用いられる光学系などの倍率誤差を解消するためにクロックパルスの周波数を調整し、感光体での露光の際には所定範囲に所定数のドットが形成されるようにする。
【００３９】
同期クロック生成部１６２は、電子写真方式の画像形成の露光の際に、所定端部位置を示すインデックス信号を受けて、該インデックス信号に同期した状態のクロックパルス（同期クロックパルス）を生成する。
【００４０】
クロック出力部１６３は、本実施形態の特徴部分であり、ジッタの影響が低減された状態のクロックパルスを出力する。なお、このクロック出力部１６３の詳細については、図２以降を参照して説明する。
【００４１】
ＰＷＭ部１６４はクロックパルスと画像データとを受けて、発光部を駆動する発光駆動データを生成する。
発光部１６５はレーザダイオードなどで構成されており、発光駆動データを受けて感光体に対して露光を行う。
【００４２】
プロセスユニット１６６は発光部１６５からの露光を帯電された感光体表面に受けて、現像、転写などの各種プロセスを経て、記録紙上に画像データに応じたトナー像を形成する。
【００４３】
なお、画像形成装置１００がカラー画像形成装置の場合には、プリントエンジン１６０をＹＭＣＫの色毎に備えていてもよい。
〔クロック出力回路（クロック出力部）の構成と動作〕
図２は図１の画像形成装置１００に含まれるクロック出力部１６３（請求項におけるクロック出力回路）の構成を示す構成図である。また、図３はクロック出力部１６３の動作、すなわち、クロック出力方法の手順を示すフローチャートである。また、図４はクロック出力部１６３の動作、すなわち、クロック出力方法の動作時の様子を示すタイムチャートである。
【００４４】
クロック出力部１６３は、遅延素子列部１６３１、周期測定部１６３２、累積演算部１６３３、平均演算部１６３４、目標累積演算部１６３５、差分演算部１６３６、選択部１６３７、を備えて構成されている。
【００４５】
以下、クロック出力回路（クロック出力部１６３）の動作を説明する。なお、動作を明瞭に示すためにフローチャートを示したが、各クロックパルス毎にフローチャートに示す動作を実行する。なお、ここで、入力クロックパルスは、基本クロックパルスそのものであってもよいし、基本クロックパルスを分周して生成されたクロックパルスであってもよい。いずれにしても、クロック出力部１６３に入力されるクロックパルスについて説明を行う。
【００４６】
ここで、遅延素子列部１６３１は、遅延工程を実行する手段で、入力されるクロックパルス（入力クロックパルス）から位相の異なる複数の遅延クロックパルス（遅延クロックパルス群（図２(i)））を生成する（図３中のステップＳ１０１）。なお、遅延素子列部１６３１は、ジッタ解消に役立つ程度に位相が少しずつ異なる遅延クロックパルスについて、基本クロックの２周期分にわたって生成できる段数になるようにチェーン状に遅延素子が縦続接続されていることが好ましい。すなわち、ジッタ解消に要求される分解能に応じて、遅延素子列部１６３１を構成する遅延素子の縦続接続段数を決定すればよい。
【００４７】
図４（ａ）は、入力クロックパルス、あるいは遅延クロックパルス群の中のいずれかの遅延クロックパルスであり、ジッタの影響が含まれており、このジッタによってパルスの立ち上がりあるいは立ち下がりのタイミングが微妙にずれた状態になっている。
【００４８】
周期測定部１６３２は、周期測定工程を実行する手段で、入力クロックパルスの各パルス毎（１パルス毎）または遅延素子列部１６３１で生成された遅延クロックパルスの各パルス毎（１パルス毎）の周期を測定し、周期測定結果（図２(ii)、図４（ｂ））を後述する累積演算部１６３３に供給する。
【００４９】
この場合、周期測定部１６３２は、入力クロックパルスの各パルス毎（１パルス毎）、または、遅延クロックパルスの各パルス毎（１パルス毎）の周期を、遅延クロックパルスより十分に周波数が高いシステムクロックなどによりカウントして周期を測定する。
【００５０】
さらに、周期測定部１６３２は、入力クロックパルスに同期した遅延クロックパルス（以下、「同期遅延クロックパルス」）を求め、同期遅延クロックパルスの遅延素子列段数情報（同期ポイント情報（図２(iii)））あるいは同期遅延クロックパルスそのものを、後述する選択部１６３７に供給する（図３中のステップＳ１０２）。
【００５１】
なお、周期測定部１６３２の周期測定については入力クロックパルスそのものを用いて実行してもよいが、遅延クロックパルスを用いて周期測定を行うことで遅延素子列部１６３１での影響も含めて対処することが可能になる。
【００５２】
なお、この実施形態では、周期測定部１６３２の出力である、同期遅延クロックパルスの遅延素子列段数情報あるいは同期遅延クロックパルスそのものを、総称して、遅延素子列段数情報と呼ぶ。
【００５３】
累積演算部１６３３は、累積演算工程を実行する手段で、周期測定部１６３２で測定された１パルス毎の周期を累積演算していくことで、累積演算値（図２(iv)、図４（ｃ））を得る（図３中のステップＳ１０３）。なお、累積演算部１６３３の累積演算については周期測定部１６３２より前段の入力クロックパルスを用いて実行してもよいが、周期測定部１６３２の出力を用いて累積演算を行うことで各部の影響も含めて対処することが可能になる。
【００５４】
平均演算部１６３４は、平均演算工程を実行する手段で、所定パルス数となった時点の累積演算値から平均演算を行って、目標とするクロックパルスの周期（目標周期）として、各パルス周期の平均値（図２(v)）を得る。なお、平均演算部１６３４の平均演算周期測定については累積演算部１６３３より前段のクロックパルスを用いて実行してもよいが、累積演算部１６３３の出力を用いて平均演算を行うことで各部の影響も含めて対処することが可能になる。
【００５５】
なお、この目標周期としては、予め平均演算を行って求めておいた値を用いることも可能であり、さらに、平均演算を行わずに外部から固定値などとして直接入力することも可能である。
【００５６】
目標累積演算部１６３５は、目標累積演算工程を実行する手段で、以上の目標周期を累積演算することで、累積演算値（図２(iv)）と同様なパルス数で、目標周期が累積された状態の目標累積演算値（図２(vi)）を得る（図３中のステップＳ１０４）。図４（ｄ）は目標周期が４０である場合における目標累積演算値の例を示している。
【００５７】
なお、以上の累積演算値や目標累積演算値については、第一方向（たとえば、主走査方向）の１ラインずつの露光を第二方向（たとえば、副走査方向）に繰り返す方式の画像形成の場合には、第一方向の端部で得られるインデックス信号によってリセットする。
【００５８】
差分演算部１６３６は、差分演算工程を実行する手段で、入力クロックパルスの周期毎に、累積演算値（図２(iv)、図４（ｃ））と目標累積演算値（図２(vi)、図４（ｄ））とを比較して、差分値（図２(vii)、図４（ｅ））を得る（図３中のステップＳ１０５）。この、入力クロックパルスの周期毎に得られる差分値が、入力クロックパルスのジッタに相当している。ここで、周期測定結果が４１であれば、目標周期である４０との差分で、ジッタに相当する差分値が＋１であることになる。
【００５９】
選択部１６３７は、選択工程を実行する手段で、周期測定部１６３２で得られた遅延素子列段数情報（図２(iii)）と、差分演算部１６３６で得られた差分値（図２(vii)）とを参照し、遅延素子列段数情報（図２(iii)）に対して差分値（図２(vii)）を減算することで、遅延クロックパルス群（図２(i)）の中から、ジッタに相当する差分値の影響が相殺された状態の遅延クロックパルスを選択して出力クロックパルスとして出力する（図３中のステップＳ１０６）。そして、以上の選択をクロックパルスの１パルス毎のタイミングで繰り返す。
【００６０】
この結果、累積演算値と目標累積演算値との差分値がジッタに相当しており、この差分値の影響が相殺された状態の遅延クロックパルスを選択して出力することにより、基準となるクロックパルスを必要とせずに、各種要因で発生するクロックパルスのジッタについて１クロックパルス単位でリアルタイムに低減することが可能になる。
【００６１】
なお、この場合において、選択部１６３７は、目標周期から差分値を差し引いた補正周期（図４（ｆ））を求める。そして、選択部１６３７は、図４（ａ）のジッタを含むクロックパルスの立ち上がりから上記補正周期のカウントを開始して、カウント終了タイミングが立ち上がりタイミングとなるように、遅延クロックパルスを選択して出力クロックパルスとして出力する（図４（ｆ）、（ｇ））。
【００６２】
このように、各パルス毎のタイミングで、累積演算値と目標累積演算値とで差分を求めることにより、その時点での累積されたジッタを除去することができるようになり、絶対的な基準となる正確なクロックを用いることなく、ジッタに相当する差分値の影響が相殺された状態の遅延クロックパルスを選択して出力クロックパルスとして出力することが可能になる。
【００６３】
なお、図４の具体例では、立ち上がりのタイミングでジッタの影響を無くすようにした場合を示したが、これに限定されるものではなく、立ち下がりのタイミングでジッタの影響を無くすことも可能である。
【００６４】
また、以上の説明は、モノクロの画像形成装置における１色についてのジッタ除去であったが、カラー画像形成装置であれば各色で同様にしてクロックパルスからジッタを除去する処理を実行することで、各色間の色ずれも解消されることになる。
【００６５】
なお、以上の説明でフローチャートを用いて説明したが、ソフトウェアで処理を実行することも、ハードウェア（回路）で処理を実現することも可能である。また、各クロックパルス毎にフローチャートの動作を実行するため、ハードウェア（回路）で処理を実現することが好適である。
【００６６】
〈その他の実施形態〉
以上の第１の実施形態、第２の実施形態では、レーザビームを用いた電子写真方式の画像形成装置について説明してきたが、これに限定されるものではない。たとえば、レーザビームを用いて印画紙に露光を行うレーザイメージャ、ヘッドよりインクを吐出するインクジェットプリンタなど、各種の画像形成装置に本発明の各実施形態を適用することが可能であり、良好な結果を得ることが可能である。
【符号の説明】
【００６７】
１００  画像形成装置（画像形成システム）
１０１  全体制御部
１０３  クロック生成部
１０５  操作表示部
１１０  プリンタコントローラ
１２０  スキャナ
１３０  入力系画像処理部
１４０  記憶部
１５０  出力系画像処理部
１６０  プリントエンジン
１６１  周波数調整部
１６２  同期クロック生成部
１６３  クロック出力部（クロック出力回路）
１６４  ＰＷＭ部
１６５  発光部
１６６  プロセスユニット
１６３１  遅延素子列部
１６３２  周期測定部
１６３３  累積演算部
１６３４  平均演算部
１６３５  目標累積演算値
１６３６  差分演算部
１６３７  選択部
【図１】
2011160084.tif 000003
【図２】
2011160084.tif 000004
【図３】
2011160084.tif 000005
【図４】
2011160084.tif 000006