(57)【要約】【課題】サンプリングトランジスタのオフ時のリーク電流に起因する発光素子への駆動電流の変動を抑制する。【解決手段】サンプリングトランジスタが非導通とされ、駆動トランジスタが上記発光素子に対して映像信号電圧に応じた電流印加を行う発光期間に、駆動トランジスタに第１の駆動電圧と、第１の駆動電圧より低い第２の駆動電圧を与える。第２の駆動電圧は、信号線が閾値補正基準電圧とされているときに与える。第２の駆動電圧によって、駆動トランジスタのゲート電圧を一時的に下げ、信号線が閾値補正基準電圧となっているときの、サンプリングトランジスタのドレイン・ソース間電圧を小さくすることで、リーク電流を抑制する。【選択図】図６
2011141346.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及び映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への閾値補正基準電圧及び映像信号電圧の入力を実行させる書込スキャナと、
を備えるとともに、
上記駆動制御スキャナは、上記サンプリングトランジスタが非導通とされ、上記駆動トランジスタが上記発光素子に対して映像信号電圧に応じた電流印加を行う発光期間に、上記駆動トランジスタに与える上記駆動電圧として、第１の駆動電圧と、該第１の駆動電圧より低い第２の駆動電圧を与える表示装置。
【請求項２】
上記駆動制御スキャナは、上記発光期間において、上記信号セレクタが上記信号線に上記閾値補正基準電圧を供給しているときに、上記第２の駆動電圧を上記駆動トランジスタに印加する請求項１に記載の表示装置。
【請求項３】
上記画素回路において、上記駆動トランジスタのドレイン・ゲート間に、補助容量が接続されている請求項２に記載の表示装置。
【請求項４】
発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及び映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への閾値補正基準電圧及び映像信号電圧の入力を実行させる書込スキャナとを備えた表示装置の表示駆動方法として、
上記サンプリングトランジスタが非導通とされ、上記駆動トランジスタが上記発光素子に対して映像信号電圧に応じた電流印加を行う発光期間に、上記駆動制御スキャナが、上記駆動トランジスタに上記駆動電圧として、第１の駆動電圧と、該第１の駆動電圧より低い第２の駆動電圧を与える表示駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その表示駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子（有機ＥＬ（Electroluminescence）素子）を用いた表示装置に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００８−３３１９３号公報
【特許文献４】特開２００８−２８１６７１号公報
【特許文献５】特開２００１−２２２２５６号公報
【背景技術】
【０００３】
例えば上記特許文献１，２に見られるように、有機ＥＬ素子を画素に用いた画像表示装置が開発されている。有機ＥＬ素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能である（いわゆる電流制御型）。
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御するものである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
アクティブマトリクス方式の場合、有機ＥＬ素子を有する画素回路に階調値となる映像信号電圧を与えるため、画素内部に設けた薄膜トランジスタを、映像信号のサンプリング用のスイッチングトランジスタ（以下、サンプリングトランジスタという）として使用している。
有機ＥＬ素子を発光させる際には、信号線に供給される映像信号電圧を、サンプリングトランジスタを導通させることで駆動トランジスタのゲート端（制御入力端子）に設けられた保持容量に取り込む。そして駆動トランジスタが、取り込んだ映像信号電圧に応じた駆動信号を有機ＥＬ素子に供給する。たとえば、有機ＥＬ表示装置では、入力された映像信号電圧を駆動トランジスタで電流信号に変換して、その駆動電流を有機ＥＬ素子に供給する。
このとき、有機ＥＬ素子の発光輝度が不変であるためには、保持容量に取り込まれ保持される映像信号電圧が一定であることが重要となる。たとえば、有機ＥＬ素子の発光輝度が不変であるためには、入力された映像信号電圧に応じた駆動電流が一定であることが重要となる。
このため、有機ＥＬ素子用の画素回路として、駆動電流を一定にするための仕組みが種々検討されている（例えば上記特許文献３参照）。
【０００５】
ここで、有機ＥＬ素子を用いる画素回路では、映像信号電圧を保持容量に書き込んだ後、ブートストラップ動作を行い、発光する。このため、駆動トランジスタのゲート電圧は入力された映像信号電圧以上の電位になっている。
上記のように駆動トランジスタのゲート端に対しては、サンプリングトランジスタを介して映像信号電圧が取り込まれ、保持容量に保持される。
しかし、駆動トランジスタのゲート端子側に設けられるサンプリングトランジスタ（及びスイッチング動作を行う各種のトランジスタ）のリーク電流が大きいと、駆動トランジスタのゲート端子から信号線に向かってリーク電流が流れる。これによって保持容量に保持されている電圧がリーク電流の大小によって変動してしまう。
その結果、有機ＥＬ素子に対する駆動電流が変動してしまい、発光輝度を一定に維持することができなくなる。
【０００６】
また、スイッチング動作を実行させる薄膜トランジスタの特性としては、ドレイン・ソース間電圧が高いほど、オフ領域でのリーク電流は大きくなっている。このため、信号線の電圧が低くなっている期間はサンプリングトランジスタのリーク電流が流れやすくなる。この現象のレベルが、画素ごとに異なると、全画素を同一階調で発光させる場合でも、表示画像としては、図９のようなザラツキのある画像になってしまう。
【０００７】
この対策が上記特許文献４，５に開示されているが、ＬＤＤ（Lightly Doped Drain）構造を変えることでプロセス工程が複雑化したり、画素回路そのものが複雑化してしまうことで、コストや歩留まりの点で不利であるという問題が残されている。
【０００８】
そこで本発明は、画素回路内におけるスイッチング動作に用いるトランジスタの発光時におけるリーク電流を抑制し、発光輝度を一定に保つことができるようにする。
【課題を解決するための手段】
【０００９】
本発明の表示装置は、発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及び映像信号電圧を供給する信号セレクタと、上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への閾値補正基準電圧及び映像信号電圧の入力を実行させる書込スキャナとを備える。そして上記駆動制御スキャナは、上記サンプリングトランジスタが非導通とされ、上記駆動トランジスタが上記発光素子に対して映像信号電圧に応じた電流印加を行う発光期間に、上記駆動トランジスタに与える上記駆動電圧として、第１の駆動電圧と、該第１の駆動電圧より低い第２の駆動電圧を与える。
特に上記駆動制御スキャナは、上記発光期間において、上記信号セレクタが上記信号線に上記閾値補正基準電圧を供給しているときに、上記第２の駆動電圧を上記駆動トランジスタに印加する。
また上記画素回路において、上記駆動トランジスタのドレイン・ゲート間に、補助容量が接続されている構成とする。
【００１０】
本発明の表示駆動方法は、上記サンプリングトランジスタが非導通とされ、上記駆動トランジスタが上記発光素子に対して映像信号電圧に応じた電流印加を行う発光期間に、上記駆動制御スキャナが、上記駆動トランジスタに上記駆動電圧として、第１の駆動電圧と、該第１の駆動電圧より低い第２の駆動電圧を与える表示駆動方法である。
【００１１】
本発明では、発光期間において、駆動トランジスタに第２の駆動電圧を与えることで、駆動トランジスタのゲート電位を一時的に下げる。これは発光期間におけるサンプリングトランジスタのドレイン側の電位を下げることとなる。
ここで、有機ＥＬ表示装置等では、発光前に駆動トランジスタの閾値電圧を補正するために閾値補正基準電圧を信号線から画素回路の供給する場合がある。この場合、例えば１Ｈ期間に映像信号電圧と閾値補正基準電圧が信号線に与えられる。
各画素回路において発光素子が発光しているときはサンプリングトランジスタはオフである。しかし、比較的低い電圧である閾値補正基準電圧が信号線（つまり発光期間におけるサンプリングトランジスタのソース側）に与えられているときは、サンプリングトランジスタのドレイン・ソース間電圧が高くなる。これに対し上記のように、一時的に駆動トランジスタのゲート電位を下げることで、サンプリングトランジスタのドレイン・ソース間電圧を低くすることができる。これはサンプリングトランジスタのリーク電流の動作点を緩和させ、リーク電流を抑制できるものとなる。そしてリーク電流を抑制することで、リーク電流に起因する駆動電流の変動を抑制する。
【発明の効果】
【００１２】
本発明によれば、サンプリングトランジスタがオフとされている発光期間において、駆動トランジスタに対して第２の駆動電圧を与える期間を設け、その期間、サンプリングトランジスタのリーク電流の動作点を緩和させる。特に、信号線に閾値補正基準電圧が供給されている期間に第２の駆動電圧を与える。
これによってサンプリングトランジスタのリーク電流を抑制し、リーク電流に起因する駆動電流の変動を抑制することが出来る。その結果、表示画面のザラツキなどのリーク電流起因の劣化のない、均一な画質の表示装置を提供できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態の表示装置の構成の説明図である。
【図２】実施の形態の画素回路の回路図である。
【図３】通常の画素回路動作の説明図である。
【図４】発光期間におけるリーク電流の説明図である。
【図５】発光期間におけるリーク電流の影響の説明図である。
【図６】実施の形態の画素回路の動作の説明図である。
【図７】実施の形態のゲート電圧変動の説明図である。
【図８】実施の形態のサンプリングトランジスタの動作点の説明図である。
【図９】ザラツキのある表示状態の説明図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について次の順序で説明する。
［１．表示装置及び画素回路の構成］
［２．本発明に至る過程で考慮された画素回路動作］
［３．第１の実施の形態の画素回路動作］
［４．第２の実施の形態］
【００１５】
［１．表示装置及び画素回路の構成］
図１に実施の形態の有機ＥＬ表示装置の構成を示す。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。
【００１６】
各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分（ｎ列）だけ配される。
【００１７】
また画素アレイ２０上において、行方向に書込制御線ＷＳＬ１，ＷＳＬ２・・・ＷＳＬ（ｍ）、電源制御線ＤＳＬ１，ＤＳＬ２・・・ＤＳＬ（ｍ）が配されている。これらの書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分（ｍ行）だけ配される。
【００１８】
書込制御線ＷＳＬ（ＷＳＬ１〜ＷＳＬ（ｍ））はライトスキャナ１３により駆動される。
ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１〜ＷＳＬ（ｍ）に順次、走査パルスＷＳ（ＷＳ１，ＷＳ２・・・ＷＳ（ｍ））を供給して、画素回路１０を行単位で線順次走査する。
【００１９】
電源制御線ＤＳＬ（ＤＳＬ１〜ＤＳＬ（ｍ））はドライブスキャナ１２により駆動される。ドライブスキャナ１２は、ライトスキャナ１３による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１〜ＤＳＬ（ｍ）に電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））を供給する。
本実施の形態では、電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））は第１の駆動電圧Ｖｃｃ、第２の駆動電圧Ｖｃｃ２、初期電圧Ｖｉｎｉの３値に切り替わるパルス電圧とされる。
なおドライブスキャナ１２，ライトスキャナ１３は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳ、電源パルスＤＳのタイミングを設定する。
【００２０】
水平セレクタ１１は、ライトスキャナ１３による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号線電圧を供給する。
水平セレクタ１１は、各信号線に対し、信号線電圧として、閾値補正基準電圧Ｖｏｆｓと映像信号電圧Ｖｓｉｇを供給する。
【００２１】
なお、この実施の形態の表示装置においては、本発明請求項でいう信号セレクタの例が水平セレクタ１１であり、駆動制御スキャナの例がドライブスキャナであり、書込スキャナの例がライトスキャナ１３となる。
【００２２】
図２に画素回路１０の構成例を示している。この画素回路１０が、図１の構成における画素回路１０のようにマトリクス配置される。
なお、図２では簡略化のため、信号線ＤＴＬと、書込制御線ＷＳＬ及び電源制御線ＤＳＬが交差する部分に配される１つの画素回路１０のみを示している。
【００２３】
この画素回路１０は、発光素子である有機ＥＬ素子１と、保持容量Ｃｓと、サンプリングトランジスタＴｓ、駆動トランジスタＴｄとしてのｎチャネルの薄膜トランジスタ（ＴＦＴ）とで構成されている。なお容量Ｃｏｌｅｄは有機ＥＬ素子１の寄生容量である。
【００２４】
保持容量Ｃｓは、一方の端子が駆動トランジスタＴｄのソース（ノードＮＤ２）に接続され、他方の端子が同じく駆動トランジスタＴｄのゲート（ノードＮＤ１）に接続されている。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｄのソースに接続され、カソードは所定の配線（カソード電位Ｖｃａｔ）に接続されている。
【００２５】
サンプリングトランジスタＴｓは、そのドレインとソースの一端が信号線ＤＴＬに接続され、他端が駆動トランジスタＴｄのゲートに接続される。
またサンプリングトランジスタＴｓのゲートは書込制御線ＷＳＬに接続されている。
駆動トランジスタＴｄのドレインは電源制御線ＤＳＬに接続されている。
【００２６】
有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに映像信号電圧Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｓが、書込制御線ＷＳＬによってライトスキャナ１３から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの映像信号電圧Ｖｓｉｇが保持容量Ｃｓに書き込まれる。
【００２７】
駆動トランジスタＴｄは、ドライブスキャナ１２によって駆動電圧Ｖｃｃが与えられている電源制御線ＤＳＬからの電流供給により電流Ｉｄｓを有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値（保持容量Ｃｓに保持された電圧に応じた値）となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路１０の場合、保持容量Ｃｓに信号線ＤＴＬからの映像信号電圧Ｖｓｉｇを書き込むことによって、駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発光の階調を得る。
【００２８】
駆動トランジスタＴｄは、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）2・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。
【００２９】
このように基本的には、各フレーム期間において、画素回路１０に映像信号値（階調値）Ｖｓｉｇが保持容量Ｃｓに書き込まれる動作が行われ、これにより表示すべき階調に応じて駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが決まる。
そして駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、ゲート・ソース間電圧Ｖｇｓに応じた電流を有機ＥＬ素子１に流すことで、各フレーム期間に有機ＥＬ素子１では映像信号の階調値に応じた輝度の発光が行われる。
【００３０】
［２．本発明に至る過程で考慮された画素回路動作］
ここで、後述する本実施の形態の動作の理解のため、まず本発明に至る過程で考慮された画素回路動作について説明する。これは、各画素回路１０の駆動トランジスタＴｄの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。なお閾値補正動作としては１発光サイクルの期間内に分割して複数回行う分割閾値補正を行う例としている。
【００３１】
なお画素回路動作においては、閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンＴＦＴ等を用いた画素回路では、駆動トランジスタＴｄの閾値電圧Ｖｔｈや、駆動トランジスタＴｄのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Ｖｔｈや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタＴｄの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタＴｄに流れる電流値にばらつきが生じる。このため仮に全画素回路１０に同一の映像信号値（映像信号電圧Ｖｓｉｇ）を与えたとしても、有機ＥＬ素子１の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ（一様性）が損なわれる。
このことから、画素回路動作においては、閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせるようにしている。
【００３２】
図３に画素回路１０の１発光サイクル（１フレーム期間）の動作のタイミングチャートを示す。
図３では、水平セレクタ１１が信号線ＤＴＬに与える信号線電圧を示している。この動作例の場合、水平セレクタ１１は信号線電圧として、１水平期間（１Ｈ）に、閾値補正基準電圧Ｖｏｆｓ及び映像信号電圧Ｖｓｉｇとしてのパルス電圧を信号線ＤＴＬに与える。
また図３には、電源制御線ＤＳＬを介してドライブスキャナ１２から供給される電源パルスＤＳを示している。電源パルスＤＳとしては駆動電圧Ｖｃｃ又は初期電圧Ｖｉｎｉが与えられる。
また図３には、書込制御線ＷＳＬを介してライトスキャナ１３によってサンプリングトランジスタＴｓのゲートに与えられる走査パルスＷＳを示している。ｎチャネルのサンプリングトランジスタＴｓは、走査パルスＷＳがＨレベルとされることで導通され、走査パルスＷＳがＬレベルとされることで非導通となる。
また図３には、図２に示したノードＮＤ１、ＮＤ２の電圧として、駆動トランジスタＴｄのゲート電圧Ｖｇとソース電圧Ｖｓの変化を示している。
【００３３】
図３のタイミングチャートにおける時点ｔｓは、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、例えば画像表示の１フレーム期間の開始タイミングとなる。
この時点ｔｓに至る前（期間ＬＴ１）は、前フレームの発光が行われている。
即ち、有機ＥＬ素子１の発光状態は、電源パルスＤＳが駆動電圧Ｖｃｃであり、サンプリングトランジスタＴｓがオフした状態である。この時、駆動トランジスタＴｄは飽和領域で動作するように設定されているため、有機ＥＬ素子１に流れる駆動電流Ｉｄｓは駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じて、上述した式１に示される値となる。
【００３４】
時点ｔｓで今回のフレームの発光のための動作が開始される。
まず電源パルスＤＳ＝初期電位Ｖｉｎｉとされる。
このとき、初期電位Ｖｉｎｉが有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さい、つまりＶｉｎｉ ≦Ｖｔｈｅｌ＋Ｖｃａｔであることで、有機ＥＬ素子１は消光し、非発光期間が開始される。このとき電源制御線ＤＳＬが駆動トランジスタＴｄのソースとなる。また有機ＥＬ素子１のアノード（ノードＮＤ２）は初期電位Ｖｉｎｉに充電される。
【００３５】
そして閾値補正のための準備が行われる（期間ＬＴ２）。
即ち期間ＬＴ２では、信号線ＤＴＬの電位が閾値補正基準電圧Ｖｏｆｓとなった時に走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓがオンとされる。このため駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓとなる。これにより駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓ＝Ｖｏｆｓ−Ｖｉｎｉとなる。
このＶｏｆｓ−Ｖｉｎｉが駆動トランジスタＴｄの閾値電圧Ｖｔｈよりも大きくないと閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように、初期電位Ｖｉｎｉ、基準電圧Ｖｏｆｓが設定されている。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられることになる。
【００３６】
続いて閾値補正（Ｖｔｈ補正）が行われる（期間ＬＴ３）。ここでは期間ＬＴ３ａ〜ＬＴ３ｄとして４回の閾値補正が行われる例としている。
まず期間ＬＴ３ａとして１回目の閾値補正（Ｖｔｈ補正）が行われる。
この場合、信号線電圧が閾値補正基準電圧Ｖｏｆｓとなっているタイミングで、ライトスキャナ１３が走査パルスＷＳをＨレベルとし、またドライブスキャナ１２が電源パルスＤＳを駆動電圧Ｖｃｃとする。
この場合、有機ＥＬ素子１のアノード（ノードＮＤ２）が駆動トランジスタＴｄのソースとなり電流が流れる。このため、駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓに固定されたまま、ソースノードが上昇する。
有機ＥＬ素子１のアノード電位（ノードＮＤ２の電位）が、Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）以下である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するために使われる。有機ＥＬ素子１のアノード電位がＶｃａｔ＋Ｖｔｈｅｌ以下である限りとは、有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さいという意味である。
このためノードＮＤ２の電位（駆動トランジスタＴｄのソース電位）は、時間と共に上昇してゆく。
【００３７】
この閾値補正は、基本的には、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈとする動作と言える。従って駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなるまで、駆動トランジスタＴｄのソース電位が上昇されればよい。
しかし、ゲートノードを閾値補正基準電圧Ｖｏｆｓに固定できるのは、信号線電圧＝Ｖｏｆｓの期間のみである。するとフレームレート等によっては１回の閾値補正動作によっては、ゲート・ソース間電圧が閾値電圧Ｖｔｈに至るまでソース電位が上昇するための十分な時間がとれない。そこで複数回に分割して閾値補正を行うようにしている。
【００３８】
このため、信号線電圧＝映像信号電圧Ｖｓｉｇとなる前に、期間ＬＴ３ａとしての閾値補正を終了させる。即ち、ライトスキャナ１３が一旦、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓをオフする。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Ｖｇｓに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。
【００３９】
次に期間ＬＴ３ｂとして、２回目の閾値補正を行う。即ち信号線電圧＝閾値補正基準電圧Ｖｏｆｓのときに、再びライトスキャナ１３が走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓをオンとする。これにより、駆動トランジスタＴｄのゲート電圧＝閾値補正基準電圧Ｖｏｆｓとされ、またソース電位が上昇される。
さらに閾値補正動作を休止する。なお、２回目の閾値補正で駆動トランジスタＴｄのゲート・ソース間電圧は、より閾値電圧Ｖｔｈに近づいているため、２回目の休止期間のブートストラップ量は１回目の休止期間より小さくなる。
また期間ＬＴ３ｃで３回目の閾値補正を行い、さらに休止を経て、期間ＬＴ３ｄで４回目の閾値補正を行う。
そして最終的に駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる。
この時、ソース電位（ノードＮＤ２：有機ＥＬ素子１のアノード電位）＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。（Ｖｃａｔはカソード電位、Ｖｔｈｅｌは有機ＥＬ素子１の閾値電圧）
この図３の場合では、４回目の閾値補正の期間ＬＴ３ｄの後、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓがオフとなって閾値補正動作が完了する。
【００４０】
その後、信号線電圧が映像信号電圧Ｖｓｉｇとなっている期間ＬＴ４に、ライトスキャナ１３が走査パルスＷＳがＨレベルとし、映像信号電圧Ｖｓｉｇの書込及び移動度補正が行われる。即ち駆動トランジスタＴｄのゲートに映像信号電圧Ｖｓｉｇが入力される。
【００４１】
駆動トランジスタＴｄのゲート電位は映像信号電圧Ｖｓｉｇの電位となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するのに使用される。つまり有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタＴｄの閾値補正動作は完了しているため、駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
これによって、走査パルスＷＳがＨレベルとなる期間ＬＴ４として、サンプリングトランジスタＴｓがオンしてから、駆動トランジスタＴｄのソース電圧Ｖｓは上昇し、サンプリングトランジスタＴｓがオフしたときには、ソース電圧Ｖｓは移動度μを反映した電圧Ｖｓ０となる。駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは移動度を反映して小さくなり（Ｖｇｓ＝Ｖｓｉｇ−Ｖｓ０）、一定時間経過後に完全に移動度を補正する電圧となる。
【００４２】
このように映像信号電圧Ｖｓｉｇ書込及び移動度補正を行った後、ゲート・ソース間電圧Ｖｇｓを確定させ、ブートストラップ、発光状態（期間ＬＴ５）へと移行する。
即ち走査パルスＷＳをＬレベルとしてサンプリングトランジスタＴｓをオフして書き込みが終了し、有機ＥＬ素子１を発光させる。この場合、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた駆動電流Ｉｄｓが流れ、ノードＮＤ２の電位は、有機ＥＬ素子１にその電流が流れる電圧ＶELまで上昇し、有機ＥＬ素子１は発光する。このときサンプリングトランジスタＴｓがオフであり、ノードＮＤ２の電位の上昇と同時に駆動トランジスタＴｄのゲート（ノードＮＤ１）も同様に上昇するため、ゲート・ソース間電圧Ｖｇｓは一定に保たれたままである。(ブートストラップ動作)
【００４３】
このように画素回路１０は１フレーム期間における１サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機ＥＬ素子１の発光のための動作が行われる。
閾値補正動作によって、各画素回路１０での駆動トランジスタＴｄの閾値電圧Ｖｔｈのバラツキや、経時変動による閾値電圧Ｖｔｈ変動などに関わらず、信号電位Ｖｓｉｇに応じた電流を有機ＥＬ素子１に与えることができる。つまり製造上或いは経時変化による閾値電圧Ｖｔｈのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタＴｄの移動度によってもドレイン電流は変動するため、画素回路１０毎の駆動トランジスタＴｄの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタＴｄの移動度の大小に応じてソース電位Ｖｓが得られる。結果として各画素回路１０の駆動トランジスタＴｄの移動度のバラツキを吸収するようなゲート・ソース間電圧Ｖｇｓに調整されるため、移動度のバラツキによる画質低下も解消される。
【００４４】
また１サイクルの画素回路動作として、閾値補正動作を分割して複数回行うのは、表示装置の高速化（高周波数化）の要請による。
高フレームレート化が進むことで、画素回路の動作時間が相対的に短くなっていくため、連続的な閾値補正期間（信号線電圧＝閾値補正基準電圧Ｖｏｆｓの期間）を確保することが難しくなる。そこで上記のように時分割的に閾値補正動作を行うことで閾値補正期間として必要な期間を確保して、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈに収束させるものである。
【００４５】
例えば以上の図３のように１サイクルの発光駆動動作が行われるが、次の点が問題となる。
上述のように、画素回路動作としては、映像信号電圧Ｖｓｉｇを保持容量Ｃｓに書き込んだ後、ブートストラップ動作を行い、発光する。
このため発光期間ＬＴ５の開始時点で、駆動トランジスタＴｄのゲート電圧は図３からわかるように、映像信号電圧Ｖｓｉｇ以上の電位になる。
ここで、発光期間ＬＴ５ではサンプリングトランジスタＴｓはオフとされている。しかし、図４（ａ）のように、サンプリングトランジスタＴｓのオフ時のリーク電流Ｉleakが存在する。
そして駆動トランジスタＴｄのゲート端子から信号線ＤＴＬに向かってリーク電流Ｉleakが流れることで、保持容量Ｃｓに保持されている電圧が変動する。
このため駆動トランジスタＴｄのゲート・ソース間電圧の変動が生じ、駆動電流Ｉｄｓが変動してしまい、発光輝度を一定に維持することができなくなる。
図３は理想状態で示したが、実際には図５に示すように、発光期間ＬＴ５において、リーク電流Ｉleakの影響で、駆動トランジスタＴｄのゲート電圧Ｖｇの変動が生ずる。
【００４６】
また、図４（ｂ）には、サンプリングトランジスタＴｓのゲート電圧・ドレイン電流の特性を示している。
図４（ｂ）では、直線と破線で、ドレイン・ソース間電圧（Ｖｄｓ）が異なる場合を示しているが、ドレイン・ソース間電圧（Ｖｄｓ）が高いほど、オフ領域でのドレイン電流Ｉｄ（つまりリーク電流）は大きくなる。
上記のように発光期間ＬＴ５では、駆動トランジスタＴｄのゲート電圧Ｖｇは映像信号電圧Ｖｓｉｇの書込後のブートストラップにより、映像信号電圧Ｖｓｉｇより高くなる。そのため、図４（ａ）に示すように、サンプリングトランジスタＴｓは、ノードＮＤ１側がドレイン（Ｄ）となり、信号線ＤＴＬ側がソース（Ｓ）となる。
発光期間ＬＴ５においても、信号線ＤＴＬには、他のラインの画素回路のために１Ｈ期間毎に閾値補正基準電圧Ｖｏｆｓと映像信号電圧Ｖｓｉｇが供給されている。
【００４７】
すると、サンプリングトランジスタＴｓのドレイン・ソース間電圧（Ｖｄｓ）は、信号線ＤＴＬが映像信号電圧Ｖｓｉｇのときよりも、閾値補正基準電圧Ｖｏｆｓのときに高くなる。もちろん映像信号電圧Ｖｓｉｇは、表示すべき階調値によってことなるため一概には言えないが、代表例として、図４（ｂ）の実線は、信号線ＤＴＬ＝映像信号電圧Ｖｓｉｇのとき、破線は信号線ＤＴＬ＝閾値補正基準電圧Ｖｏｆｓのとき、と考えることができる。
そして信号線ＤＴＬ＝閾値補正基準電圧Ｖｏｆｓのとき、サンプリングトランジスタＴｓのドレイン・ソース間電圧Ｖｄｓは最も大きくなり、このとき、リーク電流Ｉleakは最も多くなる。
図５では、発光期間ＬＴ５において、信号線ＤＴＬの電圧が映像信号電圧Ｖｓｉｇのときより、閾値補正基準電圧Ｖｏｆｓのときの方がリーク量が多く、駆動トランジスタＴｄのゲート電圧変化が大きい状態で示している。
【００４８】
このようにサンプリングトランジスタＴｓのリーク電流Ｉleakによって、駆動トランジスタＴｄのゲート電圧変化が生じ、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが変動する。そのため有機ＥＬ素子１への駆動電流Ｉｄｓが変動し、発光期間ＬＴ５に映像信号電圧Ｖｓｉｇに応じた一定輝度を保つことが困難となる。
【００４９】
またリーク電流量は、サンプリングトランジスタＴｓ毎の特性による。画素回路１０毎に、サンプリングトランジスタＴｓの特性が異なると、仮に、全画素に同一階調の映像信号電圧Ｖｓｉｇによる発光を行わせても、各画素回路１０でリーク電流量が異なることで、各画素回路１０での発光輝度が一定とはならなくなる。
その結果、表示画像としては、図９のようなザラツキのある画像になってしまう。
【００５０】
［３．第１の実施の形態の画素回路動作］
本実施の形態では、このようなリーク電流による発光輝度変動を防止するため、図６のような画素回路１０の駆動を行う。
これは、ドライブスキャナ１２が、駆動電圧Ｖｃｃ、初期電圧Ｖｉｎｉに加えて、第２の駆動電圧Ｖｃｃ２を電源制御線ＤＳＬに与えるようにし、各ラインの画素回路１０に対して、発光期間ＬＴ５の間で、駆動電圧Ｖｃｃ，Ｖｃｃ２を与える駆動方式である。
【００５１】
図６では上記図３と同様に画素回路１０の１発光サイクル（１フレーム期間）の動作のタイミングチャートを示している。図３と同様、信号線電圧、走査パルスＷＳ、電源パルスＤＳ、ノードＮＤ１（駆動トランジスタＴｄのゲート電圧Ｖｇ）、ＮＤ２（駆動トランジスタＴｄのソース電圧Ｖｓ）を示している。
なお、水平セレクタ１１による信号線ＤＴＬの駆動（信号線電圧）、及びライトスキャナ１３による走査パルスＷＳは、図３と同様である。
この図６の場合、ドライブスキャナ１２による電源パルスＤＳが図３と異なる。
【００５２】
図６の動作を説明する。但し、図６の期間ＬＴ１〜ＬＴ４は、図３と同様であるため重複説明を避ける。
期間ＬＴ４で映像信号電圧Ｖｓｉｇ書込及び移動度補正を行った後、走査パルスＷＳをＬレベルとしゲート・ソース間電圧Ｖｇｓを確定させ、ブートストラップ、発光状態（期間ＬＴ５）へと移行する。
この場合、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた駆動電流Ｉｄｓが流れ、ノードＮＤ２の電位は、有機ＥＬ素子１にその電流が流れる電圧ＶELまで上昇し、有機ＥＬ素子１は発光する。このときサンプリングトランジスタＴｓがオフであり、ノードＮＤ２の電位の上昇と同時に駆動トランジスタＴｄのゲート（ノードＮＤ１）も同様に上昇するため、ゲート・ソース間電圧Ｖｇｓは一定に保たれたままである。(ブートストラップ動作)
【００５３】
ここで、発光期間ＬＴ５が、次のフレームについての画素回路動作の開始タイミング（図６の時点ｔｓ相当のタイミング）まで継続されるわけであるが、このときにドライブスキャナ１２は、図示のように駆動電圧Ｖｃｃ、Ｖｃｃ２を電源制御線ＤＳＬに与える。
即ちドライブスキャナ１２は、基本的には駆動電圧Ｖｃｃを電源制御線ＤＳＬに与え、駆動トランジスタＴｄに印加するが、信号線ＤＴＬの電圧が閾値補正基準電圧Ｖｏｆｓとなる期間内に、駆動電圧Ｖｃｃ２を与えるようにする。
【００５４】
第２の駆動電圧Ｖｃｃ２を駆動トランジスタＴｄに印加する期間では、図示のように駆動電圧Ｖｃｃのゲート電圧Ｖｇ、ソース電圧Ｖｓは一時的に低下する。
このときのゲート電圧Ｖｇの低下量をΔＶｇとする。
また図７（ａ）のように、駆動トランジスタＴｄのゲート・ドレイン間の寄生容量をＣｇｄ、ゲート・ソース間の寄生容量をＣｇｓとする。するとゲート電圧低下量ΔＶｇは、
ΔＶｇ＝｛Ｃｇｄ／（Ｃ＋Ｃｇｄ）｝×（Ｖｃｃ２−Ｖｃｃ）    ・・・（式２）
となる。
なお、この式２において「Ｃ」は、ノードＮＤ１からカソード電位Ｖｃａｔの間の直列容量であり、
Ｃ＝｛（Ｃｓ＋Ｃｇｓ）Ｃｏｌｅｄ｝／（Ｃｓ＋Ｃｇｓ＋Ｃｏｌｅｄ）  ・・（式３）
である。
【００５５】
上述したように、サンプリングトランジスタＴｓのリーク電流は、そのドレイン・ソース間電圧が高いと、リーク電流量が多くなる。
そして、発光期間ＬＴ５において、サンプリングトランジスタＴｓのドレイン・ソース間電圧Ｖｄｓが高くなるときとは、信号線ＤＴＬに閾値補正基準電圧Ｖｏｆｓが与えられているときである。
実際上、信号線ＤＴＬに閾値補正基準電圧Ｖｏｆｓが与えられているときのリークによって、図５のような駆動トランジスタＴｄのゲート電圧Ｖｇ、ソース電圧Ｖｓの変動が大きく生じ、これが発光輝度を一定に保てない支配的な要因となっている。
【００５６】
そこで本実施の形態では、発光期間ＬＴ５における、信号線ＤＴＬの電圧が閾値補正基準電圧Ｖｏｆｓとなる期間に、電源パルスＤＳの電圧値を、通常の駆動電圧Ｖｃｃよりも低い電圧となる第２の駆動電圧Ｖｃｃ２とする。これにより、駆動トランジスタＴｄの寄生容量Ｃｇｄを用いて、上記式２に示すカップリング量（ΔＶｇ）を駆動トランジスタＴｄのゲートに入れ、一時的に駆動トランジスタＴｄのゲート電圧Ｖｇを下げる。
【００５７】
これにより、サンプリングトランジスタＴｓのドレイン・ソース間にかかる電圧差を減少させ、図８のようにリーク電流が流れる動作点を緩和させることが出来る。つまり図８において電圧ＶWSLは、走査パルスＷＳのＬレベル電位であるとしており、オフ時のサンプリングトランジスタＴｓの動作点はＰ１からＰ２に移動されるものとなる。
【００５８】
このためサンプリングトランジスタＴｓのリーク電流は抑制され、リーク電流に起因する有機ＥＬ素子１に対する駆動電流Ｉｄｓの変動を抑制することができる。
その結果、画面表示上のザラツキなどのリーク電流起因の劣化のない、均一な画質の有機ＥＬ表示装置を提供できる。
【００５９】
なお、図６に示すように、ドライブスキャナ１２は、第２の駆動電圧Ｖｃｃ２を印加した後、信号線ＤＴＬが映像信号電圧Ｖｓｉｇとなる期間には第１の駆動電圧Ｖｃｃに戻すようにしている。
第２の駆動電圧Ｖｃｃ２を印加しているときは、上記のように寄生容量Ｃｇｄに応じたカップリング量で駆動トランジスタＴｄのゲート電圧Ｖｇが低下し、また駆動トランジスタＴｄのソース電圧Ｖｓについても容量比に応じた低下が生ずる。
しかし、第１の駆動電圧Ｖｃｃに戻った時点で、元のゲート電圧Ｖｇ、ソース電圧Ｖｓに戻ることになり、ゲート・ソース間電圧Ｖｇｓは保たれる。
【００６０】
つまり本実施の形態の動作は、発光輝度の維持について問題となるレベルのリークが生ずると想定される、信号線ＤＴＬ＝閾値補正基準電圧Ｖｏｆｓのときに、第２の駆動電圧Ｖｃｃ２を与えて駆動トランジスタＴｄのゲート電圧Ｖｇを下げる。これによりサンプリングトランジスタＴｓのリークを抑え、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓを維持するものである。
またこのことから、第２の駆動電圧Ｖｃｃ２は、上記式２で導かれる駆動トランジスタＴｄのゲート電圧低下量ΔＶｇと、閾値補正基準電圧Ｖｏｆｓの電位を考慮して、サンプリングトランジスタＴｓのオフ領域の動作点がリーク電流が問題のないレベルとなる動作点となるように設定すべきものとなる。
【００６１】
［４．第２の実施の形態］
図７（ｂ）に第２の実施の形態としての画素回路１０を示す。
これは図２、図７に示した第１の実施の形態の画素回路構成に、駆動トランジスタＴｄのゲート・ドレイン間に、補助容量Ｃａを加えたものとなる。
画素回路に対する１サイクルの発光駆動動作は図６と同様となる。
【００６２】
この場合、第２の駆動電圧Ｖｃｃ２を印加することによる駆動トランジスタＴｄのゲート電圧低下量ΔＶｇは、次のようになる。
ΔＶｇ＝｛（Ｃｇｄ＋Ｃａ）／（Ｃ＋Ｃｇｄ＋Ｃａ）｝×（Ｖｃｃ２−Ｖｃｃ）
・・・（式４）
【００６３】
つまり、ゲート電圧低下量ΔＶｇを決めるパラメータの１つとして補助容量Ｃａが加えられる。
これは、駆動トランジスタのゲートに入るカップリング量を補助容量Ｃａで調整できることを意味する。即ち補助容量Ｃａの容量値の選定により、各電源電圧（Ｖｏｆｓ，Ｖｃｃ２等）の設定の容易性や自由度を高めることができ、設計上好適となる。
【００６４】
以上、実施の形態について説明したが、本発明は上記各例に限定されるものではない。
図６の発光駆動例では１発光サイクル内に４回の閾値補正を行う例としたが、閾値補正動作を何回に分割して行うかは表示装置の構成や動作に応じて適切に決められるものであり、例えば２回、３回、５回以上という例もある。
第２の駆動電圧Ｖｃｃ２の電圧値は、上述のように、発光輝度の一定化のためにリーク電流を抑えるという観点で適切に決められればよい。
また第２の駆動電圧Ｖｃｃ２を印加するタイミングを、完全に信号線ＤＴＬにおける閾値補正基準電圧Ｖｏｆｓの期間と一致させることなども考えられる。
【符号の説明】
【００６５】
１  有機ＥＬ素子、１０  画素回路、１１  水平セレクタ、１２  ドライブスキャナ、１３  ライトスキャナ、２０  画素アレイ部、Ｃｓ  保持容量、Ｔｓ  サンプリングトランジスタ、Ｔｄ  駆動トランジスタ、Ｃｇｄ，Ｃｇｓ  駆動トランジスタの寄生容量、Ｃａ  補助容量
【図１】
2011141346.tif 000003
【図２】
2011141346.tif 000004
【図３】
2011141346.tif 000005
【図４】
2011141346.tif 000006
【図５】
2011141346.tif 000007
【図６】
2011141346.tif 000008
【図７】
2011141346.tif 000009
【図８】
2011141346.tif 000010
【図９】
2011141346.tif 000011