(57)【要約】【課題】  回路のダイナミックレンジを圧迫しないと共に、チップサイズの増大を抑制することができるバッファリング回路及び増幅回路を提供する。【解決手段】  入力端子及び出力端子を有するバッファリング回路でドレインが第１電圧ラインに接続され、ソースが前記出力端子に接続され、ゲートが前記入力端子に接続された第１プルアップドライバと、ソースが前記出力端子に接続され、ゲートが前記入力端子に接続された第２プルアップドライバと、前記第２プルアップドライバのドレインに定電流を供給する定電流回路と、前記出力端子と第２電圧ラインとの間に配置されたプルダウンドライバとを備え、前記プルダウンドライバは、前記定電流回路の定電流から前記第２プルアップドライバに流れる電流を減じた差電流に基づいた電流を流すように構成されている。【選択図】  図２
2011171854.tif 000002
【特許請求の範囲】
【請求項１】
入力端子及び出力端子を有するバッファリング回路であって、
ドレインが第１電圧ラインに接続され、ソースが前記出力端子に接続され、ゲートが前記入力端子に接続された第１プルアップドライバと、
ソースが前記出力端子に接続され、ゲートが前記入力端子に接続された第２プルアップドライバと、
前記第２プルアップドライバのドレインに定電流を供給する定電流回路と、
前記出力端子と第２電圧ラインとの間に配置されたプルダウンドライバとを備え、
前記プルダウンドライバは、前記定電流回路が前記第２プルアップドライバのドレインに供給する定電流から前記第２プルアップドライバを流れる電流を減じた差電流によって決定される大きさの電流を流すように構成されていることを特徴とするバッファリング回路。
【請求項２】
前記プルダウンドライバは、前記出力端子にドレインが接続され、前記第２電圧ラインにソースが接続されるように前記出力端子と前記第２電圧ラインとの間に配置されたプルダウントランジスタと、前記プルダウントランジスタのゲートにゲートが接続され、ドレインとソースの間を前記差電流が流れるように前記定電流回路と前記第２電圧ラインとの間に配置され、ドレインとゲートとが接続されている電流ミラートランジスタとを含み、電流ミラー回路を構成していることを特徴とする請求項１に記載のバッファリング回路。
【請求項３】
前記第１プルアップドライバ、前記第２プルアップドライバ及び前記プルダウンドライバが、ＭＯＳトランジスタからなることを特徴とする請求項１または２に記載のバッファリング回路。
【請求項４】
入力端子及び出力端子を有する増幅回路であって、
ソースが第２電圧ラインに接続され、ドレインが前記出力端子に接続され、ゲートが前記入力端子に接続されたプルダウンドライバと、
ソースが前記第２電圧ラインに接続され、ゲートが前記入力端子に接続された制御トランジスタと、
前記制御トランジスタのドレインに定電流を供給する定電流回路と、
前記出力端子と第１電圧ラインとの間に配置されたプルアップドライバとを備え、
前記プルアップドライバは、前記定電流回路が前記制御トランジスタのドレインに供給する定電流から前記制御トランジスタを流れる電流を減じた差電流にによって決定される大きさの電流を流すように構成されていることを特徴とする増幅回路。
【請求項５】
前記プルアップドライバは第１電流ミラー回路と第２電流ミラー回路とで構成され、
前記第１電流ミラー回路は、前記出力端子にドレインが接続され、前記第１電圧ラインにソースが接続されるように前記出力端子と前記第１電圧ラインとの間に配置されたプルアップトランジスタと、前記プルアップトランジスタのゲートにゲートが接続され、前記第１電圧ラインにソースが接続され、ドレインとゲートとが接続されている第１電流ミラートランジスタとを含み、
前記第２電流ミラー回路は、ドレインとソースの間を前記差電流が流れるように前記定電流回路と前記第２電圧ラインとの間に配置され、ドレインとゲートとが接続されている第２電流ミラートランジスタと、前記第１電流ミラートランジスタのドレインにドレインが接続され、前記第２電圧ラインにソースが接続され、前記第２電流ミラートランジスタのゲートにゲートが接続され、前記第１電流ミラートランジスタに前記差電流の大きさを伝達する電流伝達トランジスタとを含むことを特徴とする請求項４に記載の増幅回路。
【請求項６】
前記プルダウンドライバ、前記制御トランジスタ及び前記プルダウンドライバが、ＭＯＳトランジスタからなることを特徴とする請求項４または５に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低消費電力かつ容量負荷を駆動することに適したバッファリング回路および増幅回路に関する。
【背景技術】
【０００２】
携帯機器に搭載する電子回路の例として、各種センサの信号をアナログ信号処理する回路がある。アナログ信号処理回路の出力は、アナログデジタル変換回路（以下Ａ／Ｄ変換器と称す）に入力されてデジタル信号に変換され、デジタル信号処理される。ここで、アナログ信号処理回路の容量負荷となるＡ／Ｄ変換器の入力容量は、Ａ／Ｄ変換の形式に依存するが、数ナノファラッドの大きな値となる場合がある。Ａ／Ｄ変換器の入力容量を定電流負荷回路を備えたソースフォロア回路で駆動する場合、信号変化に追従して駆動するに充分な大きさの電流を常に流す必要があり、消費電力を小さくすることが出来ない。一方、携帯機器に用いる電子回路は、バッテリーの寿命を長持ちさせるために、低消費電力が求められている。低消費電力かつ容量負荷を駆動するのに適したバッファリング回路として、ドライバ部の電流を検出し、容量を介してドライバ部の駆動電流回路に検出電圧を帰還し、駆動電流値を可変するものが知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−０４３６０４
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが、特許文献１で提案される方式の回路では、電流を検出するために電流を電圧に変換し、この電圧信号を駆動電流の調整に用いている。従って、調整に必要な電圧の範囲分だけ出力の使用可能な電圧範囲が縮小する。別の言い方をすると、回路のダイナミックレンジが縮小することになる。特に、低電源電圧で動作させる場合にこの課題が顕著になる。また、帰還容量は半導体集積回路では面積を要する素子であるため、チップサイズが大きくなるという課題がある。
【０００５】
本発明は、回路のダイナミックレンジを圧迫しないと共に、チップサイズの増大を抑制することができるバッファリング回路及び増幅回路を提供する。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明のバッファリング回路は、入力端子及び出力端子を有するバッファリング回路であって、ドレインが第１電圧ラインに接続され、ソースが前記出力端子に接続され、ゲートが前記入力端子に接続された第１プルアップドライバと、ソースが前記出力端子に接続され、ゲートが前記入力端子に接続された第２プルアップドライバと、前記第２プルアップドライバのドレインに定電流を供給する定電流回路と、前記出力端子と第２電圧ラインとの間に配置されたプルダウンドライバとを備え、前記プルダウンドライバは、前記定電流回路が前記第２プルアップドライバのドレインに供給する定電流から前記第２プルアップドライバを流れる電流を減じた差電流によって決定される大きさの電流を流すように構成されていることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、電流検出のために電圧変換する必要がないため、回路のダイナミックレンジを圧迫しない。特に、低電源電圧回路での効果が顕著である。また、低周波数の信号を帰還する容量が不要であるため、チップサイズの増大を抑制することができる。以上のように、従来の課題を解決しつつ、回路本来の目的である、容量負荷を駆動しないときの消費電力抑制と、大きな容量負荷を駆動する能力を有する。
【図面の簡単な説明】
【０００８】
【図１】本実施例のパッファリング回路または増幅回路を出力回路として用いた電子回路の構成例を示す図である。
【図２】実施例１のバッファリング回路の構成例を示す図である。
【図３】実施例１のバッファリング回路の具体的な一回路例を示す図である。
【図４】（ａ）は負荷容量が無いときの実施例１のバッファリング回路の動作説明図であり、（ｂ）は負荷容量があるときの実施例２のバッファリング回路の動作説明図である。
【図５】（ａ）は実施例２の増幅回路の構成例を示す図であり、（ｂ）は実施例２の増幅回路に使用する負荷電流源回路の構成例を示す図である。
【図６】実施例２の増幅回路の具体的な一回路例を示す図である。
【図７】負荷容量があるときの実施例２の増幅回路の動作説明図である。
【発明を実施するための形態】
【０００９】
［実施例１］
＜本発明を用いた電子回路の構成例＞  図１に、本発明を用いた電子回路の構成例を示す。センサ110の出力は、アナログ信号処理回路120に入力されて、アナログ信号処理される。アナログ信号処理された信号は出力回路121から出力され、デジタル信号処理回路130に入力されて、Ａ／Ｄ変換器131でデジタル信号に変換された後、デジタル信号処理されて各種制御等に用いられる。ここで、バッファリング回路121は、Ａ／Ｄ変換器131の入力容量を駆動することになる。
【００１０】
＜実施例１のバッファリング回路の構成例＞  図２は、図１の出力回路121をバッファイング回路で構成した構成例である。1はGND端子、2はバッファリング回路の電源端子、3はバッファリング回路の入力端子、4はバッファリング回路の出力端子である。51と52はプルアップドライバとして機能するドライバ部であり、それぞれ、aはドライバ部の入力端子、ｂはドライバ部の出力端子、ｃはドライバ部の電源端子である。6は定電流回路、7はプルダウンドライバとして機能する負荷電流源回路である。バッファリング回路の入力端子3から入力された信号は、第１プルアップドライバのドライバ部51及び第２プルアップドライバのドライバ部52の入力端子aに入力される。負荷電流源回路7の電流は、ドライバの駆動力比に応じてドライバ部51と52に分配される。ドライバ部51を流れる電流はバッファリング回路の電源端子2からドライバ部51の電源端子cに流れ込む。ドライバ部52を流れる電流は電源端子cから流れ込み、定電流回路6の電流とドライバ部52を流れる電流との差電流が負荷電流源回路7に供給され、負荷電流源回路7を流れる電流を決定する。
【００１１】
＜バッファリング回路の具体例＞  図３は、ＭＯＳトランジスタを用いた図２のバッファリング回路の具体的な回路例である。図３では、抵抗R1、R2とＭＯＳトランジスタM2で定電流源回路6の電流を設定するバイアス回路を構成している。また、差電流を負荷電流源回路7に流すためのゲート接地のＭＯＳトランジスタM1を追加して配置している。入力端子3は第１及び第２プルアップドライバのゲートに接続される。出力端子4は第１及び第２プルアップドライバのソースに接続される。第１プルアップドライバのドレインは第１電圧ライン（Ｖcc）に接続され、第２プルアップドライバのドレインは第２電圧ライン（GND）に接続される。プルダウンドライバでもある負荷電流源回路7は電流ミラー回路で構成される。そして、電流ミラー回路を構成する一方のトランジスタがプルダウントランジスタとして機能し、他方の電流ミラートランジスタに差電流が流れる。
【００１２】
＜回路動作の説明＞  次に、図４の(a)と(b)を用いて、バッファリング回路の出力端子4に負荷容量が無い場合と負荷容量がある場合との、バッファリング回路の入出力電圧と各電流との変化を説明する。
【００１３】
（出力端子4に負荷容量が無い場合）  図４の(a)に示すように、バッファリング回路の出力端子4に現れる出力電圧は、一定の電圧オフセットを持って入力電圧に追従する。負荷容量が無いため、各電流は入力信号の変化によらず一定である。負荷電流源回路7の電流は、定電流源回路6の電流からドライバ部52のドレイン電流を引いた電流値である「差電流」の4倍の大きさで示している。
【００１４】
（出力端子4に負荷容量がある場合）  図４の(b)に示すように、出力電圧は一定の電圧オフセットを持って入力電圧に追従する。一方、ドライバ部52のドレイン電流は、負荷容量を充放電する電流が加算されるため、出力信号が増加するときは大きくなり、出力電圧が減少するときは小さくなる。逆に、差電流は出力信号が増加するときは小さくなり、出力電流が減少するときは大きくなる。差電流を4倍増幅した負荷電流源回路7の電流も同様に大きさが変化するので、負荷容量の駆動が容易になる。図４の(b)は、ドライバ部52のドレイン電流が定電流源回路6の電流よりも小さい場合を示している。負荷容量が更に大きい場合は、出力電圧が増加するときにドライバ部52のドレイン電流と定電流源回路6の電流が等しくなり、差電流及び負荷電流源回路7の電流はゼロになる。このとき、ドライバ部52の駆動電流は定電流源回路6の電流で制限されるが、ドライバ部51の駆動電流に制限は無いため、大きい負荷容量を駆動することが可能である。一方、出力電圧が減少するときはドライバ部52のドレイン電流がゼロになり、差電流は定電流源回路6の電流と一致し、負荷電流源回路7の電流は定電流源回路6の電流にあらかじめ設定した倍率を掛けた電流値で制限される。したがって、定電流源回路6の電流値と負荷電流源回路7の電流の設定倍率は、想定される最大駆動電流を上回るように設定する必要がある。
【００１５】
［実施例２］
＜実施例２の増幅回路の構成例＞  図５の(a)は、図１の出力回路121を実施例１のバッファリング回路に置き換えてＡ／Ｄ変換器131を駆動することが可能な、増幅回路で構成した構成例である。図５の(a)で、81はプルダウンドライバとして機能する増幅部、82は増幅素子であり、それぞれ、aが増幅部81及び増幅素子82の入力端子、ｂが増幅部81及び増幅素子82の接地端子、ｃが増幅部81及び増幅素子82の出力端子である。増幅回路の入力端子3から入力された信号は、増幅部81および増幅素子82の入力端子に入力されて電圧−電流変換され、それぞれの出力端子から電流信号として出力される。増幅部81から出力される電流は、負荷電流源回路7の出力電流とともに、出力端子4に出力される。図には記載していないが、あらかじめ定めた増幅率を得るために出力端子から入力へ帰還回路が付加される。増幅素子82から出力した電流は、定電流源回路6と接続され、差電流が負荷電流源回路7に供給される。
【００１６】
（負荷電流源回路7の構成例）  図５の(b)は、図５の(a)の負荷電流源回路7の構成例である。個々の端子番号は図５の(a)の同じ番号の端子と対応している。図５の(a)には示されていない図５の(b)の端子１は接地端子である。電流入力端子61から入力した電流は、2つの電流ミラー回路631、632で電流増幅を伴って折り返され、電流出力端子62から電流出力される。
【００１７】
＜増幅回路の具体例＞  図６は、図５の(a)の回路をＭＯＳトランジスタで構成した回路の具体例である。図６では、抵抗R1、R2とＭＯＳトランジスタM2で定電流源回路6の電流を設定するバイアス回路を構成している。また、負荷電流源回路7を構成する電流ミラー回路632に差電流を流すためのゲート接地のＭＯＳトランジスタM1を追加して配置している。入力端子3はプルダウンドライバ81のゲート及び差電流を制御する制御トランジスタとして機能するＭＯＳトランジスタ82のゲートに接続される。出力端子4はプルダウンドライバ81のドレインに接続される。プルアップドライバでもある負荷電流源回路7は、第１電流ミラー回路631及び第２電流ミラー回路632で構成される。第１電流ミラー回路631のソースは第１電圧ライン（Ｖcc）に接続され、第２電流ミラー回路632のソースは第２電圧ライン（GND）に接続される。そして、第１電流ミラー回路631を構成する一方のトランジスタがプルアップトランジスタとして機能する。第１電流ミラー回路631を構成する他方の第１電流ミラートランジスタには、差電流を第２電流ミラー回路632から第１電流ミラー回路631で伝達するための電流伝達トランジスタとして、第２電流ミラー回路632を構成する一方のトランジスタが直列接続される。第２電流ミラー回路632を構成する他方のトランジスタである第２電流ミラートランジスタには差電流が流れる。
【００１８】
＜回路動作の説明＞  図７を用いて、出力端子に負荷容量がある場合の動作電圧電流波形を説明する。電圧対時間のグラフの破線で示した信号は、出力信号の電圧が変化しない出力安定時の入力信号レベルを示す。入力信号が、出力安定時の入力信号レベルよりも小さいときは、出力信号の電圧は増加する。逆に、入力信号が出力安定時の入力信号レベルよりも大きいときは、出力信号の電圧は減少する。電流対時間のグラフの説明図では、入力信号が出力安定時の入力信号レベルよりも小さいときの増幅素子82の出力電流は、出力安定時よりも小さくなり、定電流源回路6の電流との差電流は大きくなる。そして、差電流を電流増幅した負荷電流源回路7の電流はさらに大きくなる。逆に、入力信号が、出力安定時の入力信号レベルよりも大きいときの増幅素子82の出力電流は、出力安定時よりも大きくなり、定電流源回路6の電流との差電流は小さくなる。そして、差電流を電流増幅した負荷電流源回路7の電流はさらに小さくなる。このため、大きい負荷容量の駆動が容易になる。
【００１９】
以上、ＭＯＳトランジスタを用いた回路で実施例の説明を行ったが、バイポーラトランジスタで構成することも可能である。また、各構成要素の具体的な回路はさまざまな形式をとりうる。
【図１】
2011171854.tif 000003
【図２】
2011171854.tif 000004
【図３】
2011171854.tif 000005
【図４】
2011171854.tif 000006
【図５】
2011171854.tif 000007
【図６】
2011171854.tif 000008
【図７】
2011171854.tif 000009