(57)【要約】【課題】安価な構成でサージ電流に対処できるスイッチング電源回路を提供する。【解決手段】このスイッチング電源回路１は、入力巻線３ａおよび出力巻線３ｂを有するトランス３と、前記入力巻線の一端に接続された第１端と第２端を有する電源Ｂと、前記入力巻線の他端と前記電源の前記第２端との間に接続されたスイッチ素子Ｔ１と、前記スイッチ素子をオンオフ制御する制御回路５と、前記スイッチ素子に並列接続されたコンデンサＣ１と、抵抗Ｒ１およびコンデンサＣ２が互いに並列接続されて構成され、その並列接続の一端が前記入力巻線の前記一端に接続された並列回路７と、前記電源に対して順方向を向いた定電圧ダイオードＤ１および前記電源に対して逆方向を向いた整流用ダイオードＤ２が互いに直列接続されて構成され、その直列接続の一端が前記並列回路の他端に接続され、その直列接続の他端が前記入力巻線の他端に接続されたサージ吸収回路９とを備える。【選択図】図１
2011087388.tif 000002
【特許請求の範囲】
【請求項１】
入力巻線（３ａ）および出力巻線（３ｂ）を有するトランス（３）と、
前記入力巻線の一端に接続された第１端と、第２端とを有する電源（Ｂ）と、
前記入力巻線の他端と前記電源の前記第２端との間に接続されたスイッチ素子（Ｔ１）と、
前記スイッチ素子をオンオフ制御する制御回路（５）と、
前記スイッチ素子に並列接続された第１のコンデンサ（Ｃ１）と、
抵抗（Ｒ１）および第２のコンデンサ（Ｃ２）が互いに並列接続されて構成され、その並列接続の一端が前記入力巻線の前記一端に接続された並列回路（７）と、
前記電源に対して順方向を向いた定電圧ダイオード（Ｄ１）および前記電源に対して逆方向を向いた整流用ダイオード（Ｄ２）が互いに直列接続されて構成され、その直列接続の一端が前記並列回路の他端に接続され、その直列接続の他端が前記入力巻線の他端に接続されたサージ吸収回路（９）と、
を備えることを特徴とするフライバック式のスイッチング電源回路。
【請求項２】
請求項１に記載のスイッチング電源回路であって、
前記トランス（３）は、更に帰還巻線（３ｃ）を有し、
前記制御回路（５）は、前記帰還巻線の出力電圧に基づき前記スイッチ素子をソフトスイッチング制御することを特徴とするフライバック式のスイッチング電源回路。
【請求項３】
請求項１に記載のスイッチング電源回路であって、
前記トランス（３）は、更に、前記スイッチ素子の制御電極に接続された第１端および前記電源の前記第２端に接続された第２端とを有する帰還巻線（３ｃ）を有し、
前記制御回路（５）は、前記帰還巻線の前記第１端と前記スイッチ素子の制御電極との間に設けられた可飽和インダクタ（１１）を有することを特徴とするフライバック式のスイッチング電源回路。
【請求項４】
請求項１〜３の何れかに記載のスイッチング電源回路であって、
前記出力巻線（３ｂ）により得られる出力電圧が所定電圧以下の場合は、前記スイッチ素子Ｔ１を第１タイミングでターンオフさせる様に制御回路（５）を制御し、前記出力巻線（３ｂ）により得られる出力電圧が所定電圧よりも大きい場合は、前記スイッチ素子を前記第１タイミングよりも早い第２タイミングでターンオフさせる様に前記制御回路（５）を制御する定電圧制御回路（１２）を更に備えることを特徴とするフライバック式のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フライバック式のスイッチング電源回路に関し、特にトランスの漏れインダクタンスにより入力巻線に発生するフライバック電圧に加算されるサージ電圧に対処する技術に関する。
【背景技術】
【０００２】
従来のスイッチング電源回路（従来技術１）では、図５の様に、トランス１０１の漏れインダクタンスにより入力巻線１０１ａに発生するフライバック電圧に加算されるサージ電圧に対処するために、ＤＲＣクランプスナバ回路１０３が設けられている。従来技術１では、２次負荷が軽負荷の場合の様に出力巻線１０１ａに発生するサージ電圧が小さく問題ない場合でも、クランプスナバ回路１０３において、入力巻線１０１ａに発生するフライバック電圧により大きな損失が発生するという問題がある。
【０００３】
この問題を解決するために、図６のスイッチング電源回路（従来技術２）が提案されている（特許文献１）。従来技術２では、クランプスナバ回路１０３Ｂにおいて、図５の整流用ダイオードＤ１００の代わりに、フライバック電圧よりも少し高い降伏電圧を有するサージ吸収回路１０５を用いている。尚、サージ吸収回路１０５は、整流用ダイオードＤ１００と定電圧ダイオードＤ１０１とから構成されている。
【０００４】
これにより２次負荷が軽負荷の場合は、定電圧ダイオードＤ１０１により、入力巻線１０１ａに発生するフライバック電圧による損失が発生しない様にしている。また２次負荷が過負荷の場合は、当該フライバック電圧に加算されるサージ電圧を引き起こすサージ電流がサージ吸収回路１０５に流れても、サージ吸収回路１０５および抵抗Ｒ１００で損失が分散して発生するので、サージ吸収回路１０５での損失を抑制できる。しかし、従来技術２でも、損失の大半はサージ吸収回路１０５で発生するので、耐熱性に優れた高価なサージ吸収回路１０５が必要である。
【０００５】
他方、図７のスイッチング電源回路（従来技術３）は、従来技術１において、スイッチ素子Ｔ１００に並列にダンパ用コンデンサＣ１００を追加し、且つスイッチ素子Ｔ１００をゼロ電圧スイッチングする様にしたものである。これにより、サージ吸収ダイオードＤ１０１を用いずに、スイッチ素子Ｔ１００のスイッチング時のノイズおよび損失の低減と共に入力巻線１０１ａに発生するサージ電圧を抑制している。
【０００６】
一方、トランス１０１のボビンのサイズの制約やスイッチング周波数の制約などにより、トランス１０１の巻数比を、完全にゼロ電圧スイッチングできる様に設定できない場合がある。この場合は、ダンパ用コンデンサＣ１００だけで入力巻線１０１ａに発生するサージ電圧を抑制するには、ダンパ用コンデンサＣ１００の容量を大きくする必要がある。しかしこの場合は、スイッチ素子Ｔ１００をゼロ電圧スイッチングできないので、ダンパ用コンデンサＣ１００の容量の増加に伴いスイッチ素子Ｔ１００のスイッチング損失が大きくなる。よって、図７にＤＲＣクランプスナバ回路１０３を備えている。しかしＤＲＣクランプスナバ回路１０３は、スイッチング損失増加よりも小さい損失ではあるが、従来技術１と同様に軽負荷時にフライバック電圧による損失が発生する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−０８１２３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
この発明は、上記のような問題点を解決するためになされたものであり、ダンパ用コンデンサの容量を大きくすること無く、且つ他のデバイスも高価なものを使うこと無く、サージ電圧に対処することで、安価な構成でサージ電圧に対処できるフライバック式のスイッチング電源回路を提供することを目的としている。
【課題を解決するための手段】
【０００９】
上記課題を解決する為に、本発明の第１の形態は、入力巻線（３ａ）および出力巻線（３ｂ）を有するトランス（３）と、前記入力巻線の一端に接続された第１端と、第２端とを有する電源（Ｂ）と、前記入力巻線の他端と前記電源の前記第２端との間に接続されたスイッチ素子（Ｔ１）と、前記スイッチ素子をオンオフ制御する制御回路（５）と、前記スイッチ素子に並列接続された第１のコンデンサ（Ｃ１）と、抵抗（Ｒ１）および第２のコンデンサ（Ｃ２）が互いに並列接続されて構成され、その並列接続の一端が前記入力巻線の前記一端に接続された並列回路（７）と、前記電源に対して順方向を向いた定電圧ダイオード（Ｄ１）および前記電源に対して逆方向を向いた整流用ダイオード（Ｄ２）が互いに直列接続されて構成され、その直列接続の一端が前記並列回路の他端に接続され、その直列接続の他端が前記入力巻線の他端に接続されたサージ吸収回路（９）と、を備えるものである。
【００１０】
本発明の第２の形態は、第１の態様に記載のスイッチング電源回路であって、前記トランス（３）は、更に帰還巻線（３ｃ）を有し、前記制御回路（５）は、前記帰還巻線の出力電圧に基づき前記スイッチ素子をソフトスイッチング制御するものである。
【００１１】
本発明の第３の形態は、第１の態様に記載のスイッチング電源回路であって、前記トランス（３）は、更に、前記スイッチ素子の制御電極に接続された第１端および前記電源の前記第２端に接続された第２端とを有する帰還巻線（３ｃ）を有し、前記制御回路（５）は、前記帰還巻線の前記第１端と前記スイッチ素子の制御電極との間に設けられた可飽和インダクタ（１１）を有するものである。
【００１２】
本発明の第４の形態は、第１〜３の態様の何れかに記載のスイッチング電源回路であって、前記出力巻線（３ｂ）により得られる出力電圧が所定電圧以下の場合は、前記スイッチ素子Ｔ１を第１タイミングでターンオフさせる様に制御回路（５）を制御し、前記出力巻線（３ｂ）により得られる出力電圧が所定電圧よりも大きい場合は、前記スイッチ素子を前記第１タイミングよりも早い第２タイミングでターンオフさせる様に前記制御回路（５）を制御する定電圧制御回路（１２）を更に備えるものである。
【発明の効果】
【００１３】
本発明の第１の形態によれば、スイッチ素子（Ｔ１）のターンオフにより入力巻線（３ａ）に発生する漏れインダクタンスによるサージ電圧が、第１のコンデンサ（Ｃ１）とサージ吸収回路（９）と並列回路（７）とで抑制されるので、第１のコンデンサ（Ｃ１）の容量を小さくできると共にサージ吸収回路（９）の耐熱性能を小さくできる。これによりコンデンサ（Ｃ１）の容量を大きくすること無く、且つサージ吸収回路（９）も高価なものを使うこと無く、サージ電圧に対処でき、安価な構成でサージ電圧に対処できる。
【００１４】
本発明の第２の形態によれば、スイッチ素子（Ｔ１）をソフトスイッチング制御するので、スイッチ素子（Ｔ１）のスイッチングの際のノイズおよび損失を低減できる。
【００１５】
本発明の第３の形態によれば、可飽和インダクタ（１１）を用いるので、簡単な構成でスイッチ素子（Ｔ１）のソフトスイッチング制御を行える。
【００１６】
本発明の第４の形態によれば、スイッチ素子（Ｔ１）のターンオフのタイミングが第１のタイミングから第２のタイミングに早まる事で、スイッチ素子（Ｔ１）のオン期間が短くなり、これにより出力巻線（３ｂ）により得られる出力電圧が所定電圧よりも大きくなる事を防止できて、出力電圧が定電圧に保たれる。
【図面の簡単な説明】
【００１７】
【図１】第１実施形態に係るスイッチング電源回路１の構成の一例図である。
【図２】スイッチ素子Ｔ１のソースドレイン電圧Ｖdsの時系列変化の一例図である。
【図３】（Ａ）は図２の領域IIIの拡大図であり、（Ｂ）は図２の１次電流Ｉ１の時系列変化の一例図であり、（Ｃ）は図２のクランプ回路電流Ｉ２の時系列変化の一例図である。
【図４】第２実施形態に係るスイッチング電源回路１Ｂの構成の一例図である。
【図５】従来技術１に係るスイッチング電源回路の構成の一例図である。
【図６】従来技術２に係るスイッチング電源回路の構成の一例図である。
【図７】従来技術３に係るスイッチング電源回路の構成の一例図である。
【発明を実施するための形態】
【００１８】
＜第１実施形態＞
この実施形態に係るフライバック式のスイッチング電源回路１は、図１の様に、トランス３と、電源Ｂと、スイッチ素子Ｔ１と、制御回路５と、コンデンサＣ１，Ｃ３と、並列回路７と、サージ吸収回路９と、整流平滑回路１１と、定電圧制御回路１２とを備えている。
【００１９】
トランス３は、磁性コア３ｋと、入力巻線３ａと、出力巻線３ｂと、帰還巻線３ｃとを有している。入力巻線３ａ、出力巻線３ｂおよび帰還巻線３ｃはそれぞれ、磁性コア３ｋに巻回されて相互に電磁結合されている。
【００２０】
電源Ｂは、その一端（陽極：第１端）が入力巻線３ａの一端３ａ−１に接続され、その他端（陰極：第２端）が、帰還巻線３ｃの他端３ｃ−２に接続されると共にスイッチ素子Ｔ１を介して入力巻線３ａの他端３ａ−１に接続されて、配設されている。
【００２１】
コンデンサＣ３は、電源Ｂに並列接続されている。
【００２２】
スイッチ素子Ｔ１は、入力巻線３ａの他端３ａ−２と電源Ｂの他端（陰極）との間に接続されている。より詳細には、スイッチ素子Ｔ１は、例えばＮチャネルＭＯＳＦＥＴであり、その一方電極（ドレイン）が入力巻線３ａの他端３ａ−２に接続され、その他方電極（ソース）が電源Ｂの他端（陰極）に接続されている。尚、スイッチ素子Ｔ１の制御電極は、制御回路５に接続されている。
【００２３】
コンデンサＣ１（第１のコンデンサ）は、スイッチ素子Ｔ１に並列接続されている。
【００２４】
並列回路（スナバ回路）７は、抵抗Ｒ１およびコンデンサＣ２（第２のコンデンサ）が互いに並列接続されて構成されている。並列回路７は、その並列接続の一端が入力巻線３ａの一端３ａ−１に接続され、その並列接続の他端がサージ吸収回路９を介して入力巻線３の他端３ａ−２に接続されて配設されている。
【００２５】
サージ吸収回路（クランプ回路）９は、定電圧ダイオードＤ１と整流用ダイオードＤ２とが互いに直列接続されて構成されている。定電圧ダイオードＤ１は、電源Ｂに対して順方向に向けられて接続されており、整流用ダイオードＤ２は、電源に対して逆方向に向けられて接続されている。また定電圧ダイオードＤ１は、電源Ｂに対して、例えば、整流用ダイオードＤ２よりも上流側に接続されている。サージ吸収回路９は、その直列接続の一端（即ち定電圧ダイオードＤ１のアノード）が並列回路７の他端に接続され、その直列接続の他端（即ち整流用ダイオードＤ２のアノード）が入力巻線３ａの他端３ａ−２に接続されている。
【００２６】
このサージ吸収回路９の降伏電圧（即ち定電圧ダイオードＤ１の降伏電圧）は、例えば、入力巻線３ａに流れる電流を遮断した際に入力巻線３ａに発生するフライバック電圧よりも少し高い或いは同等程度の電圧になっている。
【００２７】
整流平滑回路１１は、コンデンサＣ４と、整流用ダイオードＤ３とを有している。コンデンサＣ４は、出力巻線３ｂの両端３ｂ−１，３ｂ−２に並列接続されている。整流用ダイオードＤ３は、そのカソードをコンデンサＣ４側に向けて、出力巻線３ｂの一端３ｂ−１とコンデンサＣ４の一端との間に接続されている。
【００２８】
定電圧制御回路１２は、コンデンサＣ４に並列接続されている。定電圧制御回路１２は、コンデンサＣ４の両端間電圧ＶＣ４の検出を行っている。定電圧制御回路１２は、コンデンサＣ４の出力電圧が所定電圧よりも大きいか否かを検出し、当該出力電圧が前記所定電圧よりも大きくない場合は、スイッチ素子Ｔ１を所定の第１タイミングでターンオフさせる様に制御回路５を制御し、当該出力電圧が前記所定電圧よりも大きい場合は、スイッチ素子Ｔ１を前記第１タイミングよりも速い第２タイミングでターンオフさせる様に制御回路５を制御する。
【００２９】
ここでは例えば、定電圧制御回路１２にフォトダイオードＤ４が備えられ、制御回路５にフォトトランジスタＴ２が備えられ、それらＤ４，Ｔ２によりフォトカプラ１３が構成されている。そして定電圧制御回路１２は、フォトダイオードＤ４の発光量を少なくしてフォトダイオードＤ４からフォトトランジスタＴ２への受光量を少なくすることで、スイッチ素子Ｔ１を第１タイミングでターンオフさせる様に制御回路５を制御する。また定電圧制御回路１２は、フォトダイオードＤ４の発光量を多くしてフォトトランジスタＴ２への受光量を多くすることで、スイッチ素子Ｔ１を第２タイミングでターンオフさせる様に制御回路５を制御する。
【００３０】
制御回路５は、帰還巻線３ｃの両端３ｃ−１，３ｃ−２の間に接続されている。制御回路５は、帰還巻線３ｃの出力電圧（即ちスイッチ素子Ｔ１のターンオフにより帰還巻線３ｂに発生するフライバックによる逆電圧、および２次側へのトランス蓄積エネルギーの移動後に発生する共振電圧の検出を行い、例えば、帰還巻線３ｃでの当該共振電圧の発生時から第１の所定時間経過した時にスイッチ素子Ｔ１をターンオンする。尚、前記第１の所定時間は、入力巻線３ａでの当該共振電圧の発生時からフライバック電圧および入力電圧ＶＢによりコンデンサＣ１に充電された電荷の放電が完了するまでの時間と同程度に設定される。これにより、スイッチ素子Ｔ１がゼロ電圧スイッチングによりターンオンされる。
【００３１】
また制御回路５は、フォトトランジスタＴ２がフォトダイオードＤ４から受光量が少ない場合は、例えば、出力巻線３ｃでの当該共振電圧の発生時から前記第２の所定時間経過した時（第１タイミング）にスイッチ素子Ｔ１をターンオフする。また制御回路５は、フォトトランジスタＴ２がフォトダイオードＤ４からの受光量が多い場合は、例えば、出力巻線３ｃでの当該共振電圧の発生時から前記第２の所定時間経過する前の所定時刻（第２タイミング）にスイッチ素子Ｔ１をターンオフする。
【００３２】
この様に、スイッチ素子Ｔ１のターンオフのタイミングが第１のタイミングから第２のタイミングに早められることで、スイッチ素子Ｔ１のオン期間が短くなって電源Ｂからトランス３に蓄積される励磁エネルギーが減少して、出力巻線３ａにより得られる出力電圧が低減される。これにより出力電圧が所定電圧を超えない様に定電圧に保たれる。
【００３３】
次に図１〜図３に基づきスイッチング電源回路１の動作を説明する。
【００３４】
制御回路５によりスイッチ素子Ｔ１が例えば時刻ｔ０でターンオンされると、電源Ｂからの電流が電源Ｂの陽極→入力巻線３ａ→スイッチ素子Ｔ１→電源Ｂの陰極の順に流れて、トランス３に励磁エネルギーが蓄積される。この状態では、図３（Ａ）〜（Ｂ）の領域０の様に、スイッチ素子Ｔ１のソースドレイン電圧Ｖdsはゼロとなり、またソースドレイン電圧Ｖdsが「入力電圧（電源Ｂの電圧）ＶＢ＋コンデンサＣ２の両端間電圧ＶＣ２＋定電圧ダイオードＤ１の降伏電圧ＶＤ１」まで上昇していないので、並列回路９には電流（クランプ回路電流）Ｉ２は流れず（従ってＩ２＝０）、１次電流Ｉ１（ここではＩ１＝Ｉ０）だけが流れる。
【００３５】
尚、１次電流Ｉ１は、分岐点Ｎ０においてスイッチ素子Ｔ１側を流れる電流であって、入力巻線３ａの他端３ａ−２から出力された電流Ｉ０から、並列回路９を流れるクランプ回路電流Ｉ２を差し引いた残りの電流である。
【００３６】
そしてこの状態で、制御回路５によりスイッチ素子Ｔ１が例えば時刻ｔ１でターンオフされると、入力巻線３ａを流れる当該電流が遮断され、この遮断により、入力巻線３ａ、出力巻線３ｂおよび帰還巻線３ｃの各々にフライバック電圧が発生する。
【００３７】
そして出力巻線３ｂに発生した前記フライバック電圧によりコンデンサＣ４に静電エネルギーが蓄積され、この静電エネルギーがコンデンサＣ４から負荷１５に直流電力として出力される。
【００３８】
尚、コンデンサＣ４の両端間電圧ＶＣ４は、定電圧制御回路１２に出力されており、定電圧制御回路１２において、電圧ＶＣ４の検出が行われている。そして電圧ＶＣ４が所定電圧よりも大きいほど、フォトダイオードＤ４の発光量が多くなることで、スイッチ素子Ｔ１のターンオフのタイミングが早められる様に制御回路５が制御される。
【００３９】
また入力巻線３ａにフライバック電圧Ｖｆが発生し、このフライバック電圧Ｖｆおよび入力電圧ＶＢによりコンデンサＣ１が充電されて、ソースドレイン電圧Ｖdsが上昇する（図３（Ａ）の領域１）。またこの状態では、図３（Ｂ）（Ｃ）の領域１の様に、領域０の場合と同様に、クランプ回路電流Ｉ２は流れずに１次電流Ｉ１だけが流れる。
【００４０】
そして図３（Ａ）の領域２の様に、ソースドレイン電圧Ｖdsが「入力電圧ＶＢ＋フライバック電圧Ｖｆ」まで上昇すると、トランス３の漏れインダクタンスとコンデンサＣ１との共振によりコンデンサＣ１が更に充電されて、ソースドレイン電圧Ｖdsが更に上昇する。またこの状態でも、図３（Ｂ）（Ｃ）の領域２の様に、クランプ回路電流Ｉ２は流れずに１次電流Ｉ１だけが流れる。
【００４１】
そして図３（Ａ）〜（Ｃ）の領域３の様に、ソースドレイン電圧Ｖdsが「入力電圧ＶＢ＋コンデンサＣ２の両端間電圧ＶＣ２＋定電圧ダイオードＤ１の降伏電圧ＶＤ１」まで上昇すると、定電圧ダイオードＤ１が逆方向に導通する。これにより、入力巻線３ａに発生したフライバック電圧および漏れインダクタンスにより発生した電流Ｉ０の一部（即ちクランプ回路電流Ｉ２）がサージ吸収回路９および並列回路７を順に流れ、これにより１次電流Ｉ１が減少してコンデンサＣ１に流れる電流が減少する。尚、クランプ回路電流Ｉ２のエネルギーの大部分は、定電圧ダイオードＤ１および抵抗Ｒ１で消費される。この様に、入力巻線３ａでのフライバック電圧および漏れインダクダンスにより発生する電流がコンデンサＣ１とサージ吸収回路９と並列回路７とに分流するので、コンデンサＣ１の容量およびサージ吸収回路９の耐熱性能を小さくできる。
【００４２】
そして図３（Ａ）〜（Ｃ）の領域４の様に、例えば時刻ｔ２で１次電流Ｉ１がゼロになるとコンデンサＣ１の充電が終了し、コンデンサＣ１の放電が開始する。即ちコンデンサＣ１の充電電荷がコンデンサＣ１→トランス３ａ→電源Ｂの陽極の順に流れる。そしてコンデンサＣ１のこの放電に伴って、ソースドレイン電圧Ｖdsが低下する。尚、この状態でも、クランプ回路電流Ｉ２は流れずに１次電流Ｉ１だけが流れる。
【００４３】
そして以降は、２次側へのトランス蓄積エネルギーの移動の間、トランス３ａの漏れインダクタンスとコンデンサＣ１との共振により、入力電圧ＶＢ＋フライバック電圧Ｖｆを中心としてコンデンサＣ１の充放電が繰り返され、これにより図２の様に、ソースドレイン電圧Ｖdsが振動しながらその振幅を減衰させて行く。蓄積エネルギーの移動後、時刻ｔ３から、トランス３ａのインダクタンスとコンデンサＣ１との共振により、入力電圧ＶＢを中心としてコンデンサＣ１の放電が開始され、これにより図２の様に、ソースドレイン電圧Ｖdsがｔ４で最も低い電圧（例えばゼロ）に低下する。
【００４４】
また帰還巻線３ｃに発生した前記共振電圧の発生時（時刻ｔ３）から第１の所定時間経過した時（例えば時刻ｔ４）に、制御回路５によりスイッチ素子Ｔ１がターンオンされる。時刻ｔ４では、ソースドレイン電圧Ｖdsはほぼゼロなので、スイッチ素子Ｔ１の当該ターンオンはゼロ電圧スイッチングとなる。このターンオンにより、上述と同様に、トランス３に励磁エネルギーの蓄積が開始される。
【００４５】
そしてフォトランジスタＴ２の受光量が少ない場合は、帰還巻線３ｃに発生した前記共振電圧の発生時（時刻ｔ３）から、前記第１の所定時間よりも長い第２の所定時間経過した時（例えば時刻ｔ５）に、制御回路５によりスイッチ素子Ｔ１がターンオフされる。このターンオフにより、上述と同様に、入力巻線３ａ、出力巻線３ｂおよび帰還巻線３ｃの各々にフライバック電圧が発生し、上述と同様の動作が繰り返される。
【００４６】
他方、フォトランジスタＴ２がフォトダイオードＤ４から受光量が少ない場合は、帰還巻線３ｃに発生した前記共振電圧の発生時（時刻ｔ３）から、前記第２の所定時間経過する前の所定時刻（例えば時刻ｔ６）に、制御回路５によりスイッチ素子Ｔ１がターンオフされる。これにより、第２の所定時間経過する前の所定時刻（例えば時刻ｔ６）にスイッチ素子Ｔ１がターンオフされた場合のスイッチ素子Ｔ１のオン期間Ｔon１は、第２の所定時間経過した時（例えば時刻ｔ５）にスイッチ素子Ｔ１がターンオフされた場合のスイッチ素子Ｔ１のオン期間Ｔon２よりも短くなる。これにより電源Ｂからトランス３に蓄積される励磁エネルギーが減少して出力巻線３ａにより得られる出力電圧が低減され、これにより出力電圧が所定電圧を超えない様に定電圧に保たれる。そして以上の動作が繰り返される。
【００４７】
以上の様に構成されたスイッチング電源回路１によれば、スイッチ素子Ｔ１のターンオフにより入力巻線３ａに発生するフライバック電圧および漏れインダクタンスにより発生する電流（サージ電流）が、コンデンサＣ１とサージ吸収回路９とで吸収されるので、コンデンサＣ１の容量を小さくできると共にサージ吸収回路９の耐熱性能を小さくできる。これによりコンデンサＣ１の容量を大きくすること無く、且つサージ吸収回路９も高価なものを使うこと無く、サージ電圧に対処でき、安価な構成でサージ電圧に対処できる。
【００４８】
またスイッチ素子Ｔ１はソフトスイッチング制御されるので、スイッチ素子Ｔ１のスイッチングの際のノイズおよび損失を低減できる。
【００４９】
また出力巻線３ｂにより得られる出力電圧が所定電圧よりも大きい場合は、スイッチ素子Ｔ１が、出力巻線３ｂにより得られる出力電圧が所定電圧よりも大きくない場合のタイミング（第１のタイミング）よりも早いタイミング（第２のタイミング）でターンオフされるので、スイッチ素子Ｔ１のオン期間が短くなり、これにより出力巻線３ｂにより得られる出力電圧が所定電圧よりも大きくなる事を防止できて、出力電圧が定電圧に保たれる。
【００５０】
＜第２実施形態＞
この実施形態は、第１実施形態の制御回路５および定電圧制御回路９の各々の回路構成の一例を示したものである。
【００５１】
この実施形態の制御回路５は、図４の様に、抵抗Ｒ２〜Ｒ８と、ダイオードＤ５〜Ｄ８と、コンデンサＣ７〜Ｃ８と、スイッチ素子Ｔ２，Ｔ３と、可飽和インダクタ１１とを備えている。図４中の符号ｈ１は、電源Ｂの陽極と入力巻線３ａの一端３ａ−１とを繋ぐ配線であり、符号ｈ２は、電源Ｂの陰極と帰還巻線３ｃの他端３ｃ−２とを繋ぐ配線である。
【００５２】
コンデンサＣ５、抵抗Ｒ５および可飽和インダクタ１１は、スイッチ素子Ｔ１側からこの順序で、スイッチ素子Ｔ１の制御電極と帰還巻線３ｃの一端３ｃ−１との間に直列接続されている。
【００５３】
抵抗Ｒ６、コンデンサＣ６および抵抗Ｒ７は、帰還巻線３ｃの一端３ｃ−１側からその順序で、帰還巻線３ｃの一端３ｃ−１と配線ｈ２との間に直列接続されている。
【００５４】
スイッチ素子Ｔ３は、例えばＮチャネルＭＯＳＦＥＴであり、その主電極間がスイッチ素子Ｔ１の制御電極と配線ｈ２との間に接続され、その制御電極が抵抗Ｒ６とコンデンサＣ６との間に接続されて、配設されている。
【００５５】
ダイオードＤ６は、そのカソード側を抵抗Ｒ６側に向けて、コンデンサＣ６に並列接続されている。またダイオードＤ６のアノードは、フォトトランジスタＴ２の下流側電極（エミッタ）にも接続されている。
【００５６】
ダイオードＤ７，Ｄ８および抵抗Ｒ８は、帰還巻線３ｃの他端３ｃ−２側からその順序で、帰還巻線３ｃの他端３ｃ−２とフォトトランジスタＴ２の上流側電極（コレクタ）との間に直列接続されている。その際、各ダイオードＤ７，Ｄ８はそれぞれ、それらのアノード側を帰還巻線３ｃの他端３ｃ−２側に向けて接続されている。
【００５７】
コンデンサＣ７は、配線ｈ２とフォトトランジスタＴ２の下流側電極との間に接続されている。コンデンサＣ８は、各ダイオードＤ７，Ｄ８との間の接続点Ｎ１と帰還巻線３ｃの一端３ｃ−１との間に接続されている。
【００５８】
各抵抗Ｒ２，Ｒ３は、配線ｈ１とスイッチ素子Ｔ１の制御電極との間に直列接続されている。抵抗Ｒ４は、スイッチ素子Ｔ１の制御電極と配線ｈ２との間に接続されている。ダイオードＤ５は、例えば定電圧ダイオードであり、電源Ｂに対して逆方向に向けられて、各抵抗Ｒ２，Ｒ３間の接続点Ｎ２と配線ｈ２との間に接続されている。
【００５９】
この制御回路５は下記の様に動作する。
【００６０】
電源Ｂが投入されると、電源Ｂからの電流が電源Ｂの陽極→抵抗Ｒ２，Ｒ３→スイッチ素子Ｔ１の制御電極に流れる。これにより、スイッチ素子Ｔ１の制御電極の電圧が上昇してスイッチ素子Ｔ１がターンオンする。
【００６１】
他方、スイッチ素子Ｔ１の後述のターンオフにより帰還巻線３ｃにフライバックによる逆電圧が発生し、２次側へのトランス蓄積エネルギーの移動が完了すると、巻線３ａとコンデンサＣ１による共振周波数に従い、ゼロボルトを中心に減衰振動開始する。その振動電圧により発生した電流が、帰還巻線３ｃの一端３ｃ−１→可飽和インタクタ１１→抵抗Ｒ５→コンデンサＣ５→スイッチ素子Ｔ１の制御電極に流れる。これによりスイッチ素子Ｔ１の制御電極が充電されて、スイッチ素子Ｔ１がターンオンする。その際、可飽和インダクタ１１はそれが飽和するまでは高いインピーダンスを持つので、スイッチ素子Ｔ１の制御電極への充電に時間が掛かり、スイッチ素子Ｔ１のターンオンのタイミングが遅くなる。これによりスイッチ素子Ｔ１は、コンデンサＣ１の放電が完了後に（即ちスイッチ素子Ｔ１のソースドレイン電圧Ｖdsがゼロ電圧のときに）ターンオンする。この様にしてスイッチ素子Ｔ１がゼロ電圧ソフトスイッチングされる。
【００６２】
またスイッチ素子Ｔ１のターンオンにより帰還巻線３ｃに、電源Ｂと巻線３ａおよび巻線３ｂによる巻数比による電圧が発生すると、上述のスイッチ素子Ｔ１の制御電極への充電に併行して、その電圧により発生した電流が、帰還巻線３ｃの一端３ｃ−１→抵抗Ｒ６→コンデンサＣ６→コンデンサＣ７→帰還巻線３ｃの一端３ｃ−２に流れる。これによりスイッチ素子Ｔ３の制御電極が充電されて行き、上述の様にスイッチ素子Ｔ１のターンオンした後暫くして、スイッチ素子Ｔ３がターンオンする。これによりスイッチ素子Ｔ１の制御電極に充電された電荷がスイッチ素子Ｔ３を介して配線ｈ２に放電されて、スイッチ素子Ｔ１がターンオフする。
【００６３】
その際、フォトトランジスタＴ２がフォトダイオードＤ４からの受光量が多い場合は、フォトトランジスタＴ２がターンオンし、これにより帰還巻線３ｃに発生した当該電圧により発生した電流は、帰還巻線３ｃの一端３ｃ−１→コンデンサＣ８→ダイオードＤ８→抵抗Ｒ８→フォトトランジスタＴ２→コンデンサＣ７→帰還巻線３ｃの一端３ｃ−２の経路によって、コンデンサＣ７の平均電圧を大きくする。これによりスイッチ素子Ｔ３のターンオンのタイミングが早まる（従ってスイッチ素子Ｔ１のターンオフのタイミングが早まる）。これによりスイッチ素子Ｔ１のオン期間が短くなり、出力巻線３ｂにより得られる出力電圧が所定電圧よりも大きくなる事が防止されて、出力電圧が定電圧に保たれる。
【００６４】
またこの実施形態の定電圧制御回路１２は、図４の様に、リアクトルＬ１と、抵抗Ｒ９〜Ｒ１３と、コンデンサＣ４と、シャントレギュレータＤ９とを備えている。尚、図４中の符号ｈ３は、出力巻線３ｂの一端３ｂ−１と負荷１５とを繋ぐ配線であり、符号ｈ４は、出力巻線３ｂの他端３ｂ−２と負荷１５とを繋ぐ配線である。
【００６５】
リアクトルＬ１は、配線ｈ３において、ダイオードＤ３とコンデンサＣ４との間の接続点Ｎ３と負荷１５との間に接続されている。抵抗Ｒ１３は、接続点Ｎ３とリアクトルＬ１との間の接続点Ｎ４と、フォトダイオードＤ４のアノードとの間に接続されている。シャントレギュレータＤ９は、フォトダイオードＤ４と逆向きに、フォトダイオードＤ４のカソードと配線ｈ４との間に接続されており、リファレンス端子が接続点Ｎ７に接続されている。各抵抗Ｒ９，Ｒ１０は、シャントレギュレータＤ９のアノードと、リアクトルＬ１と負荷１５との間の接続点Ｎ５との間に直列接続されている。抵抗Ｒ１２は、フォトダイオードＤ４に並列接続されている。抵抗Ｒ１１およびコンデンサＣ９は、フォトダイオードＤ４とシャントレギュレータＤ９との間の接続点Ｎ６側からその順序で、接続点Ｎ６と各抵抗Ｒ９，Ｒ１０間の接続点Ｎ７との間に直列接続されている。
【００６６】
この定電圧制御回路１２は下記の様に動作する。
【００６７】
接続点Ｎ５の電圧と比例関係にある接続点Ｎ７の電圧が所定電圧以下の場合は、シャントレギュレータＤ９は逆方向に導通しない。よってこの場合は、フォトダイオードＤ４には電流が流れず、フォトダイオードＤ４は発光しない。他方、接続点Ｎ７の電圧が前記所定電圧より大きくなると、定電圧ダイオードＤ９が逆方向に導通して、出力巻線３ｂの一端３ｂ−１からの電流がダイオードＤ３→接続点Ｎ４→抵抗Ｒ３→フォトダイオードＤ４→シャントレギュレータＤ９→接続点Ｎ８→出力巻線３ｂの他端３ｂ−２に流れる。これによりフォトダイオードＤ４が発光し、その光がフォトトランジスタＴ２に受光される。
【００６８】
以上の様に構成されたスイッチング電源回路１Ｂによれば、制御回路５および定電圧制御回路１２がそれぞれマイコンを使用せずに構成されるので、安価に構成できる。
【００６９】
特に帰還巻線３ｃの一端（第１端）３ｃ−１とスイッチ素子Ｔ１の制御電極との間に可飽和インダクタ１１が配設されているので、簡単な構成でスイッチ素子Ｔ１のソフトスイッチング制御を行える。
【符号の説明】
【００７０】
１，１Ｂ  スイッチング電源回路
３  トランス
３ａ  入力巻線
３ｂ  出力巻線
３ｃ  帰還巻線
５  制御回路
７  並列回路
９  サージ吸収回路
Ｂ  電源
Ｃ１，Ｃ２  コンデンサ
Ｄ１  定電圧ダイオード
Ｄ２  整流用ダイオード
Ｔ１  スイッチ素子
【図１】
2011087388.tif 000003
【図２】
2011087388.tif 000004
【図３】
2011087388.tif 000005
【図４】
2011087388.tif 000006
【図５】
2011087388.tif 000007
【図６】
2011087388.tif 000008
【図７】
2011087388.tif 000009