(57)【要約】      （修正有）【課題】隣接した半導体素子領域（ＩＣ領域）を同時に検査しても、検査用のプローブが外部電極から食み出し難くい、半導体素子、半導体ウエハ、及び半導体装置の製造方法を提供する。【解決手段】外周に沿って配置された複数の外部電極２８を有する、矩形の半導体素子３８であって、前記外部電極の対向する二辺が、前記半導体素子の一の対角線３４に垂直な方向３６を向いている半導体素子。【選択図】図１１
2011171661.tif 000002
【特許請求の範囲】
【請求項１】
外周に沿って配置された複数の外部電極を有する、矩形の半導体素子であって、
前記外部電極の対向する二辺が、前記半導体素子の一の対角線に垂直な方向を向いていることを特徴とする半導体素子。
【請求項２】
請求項１に記載の半導体素子において、
前記外部電極の残りの２辺が、前記外周に沿って延在していることを、
特徴とする半導体素子。
【請求項３】
２次元配列された矩形の半導体素子領域を有する半導体ウエハであって、
夫々の前記半導体素子領域が、外周に沿って配置された複数の外部電極を有し、
前記外部電極の対向する二辺が、一の前記半導体素子領域の一の対角線に垂直な方向を向いていることを特徴とする半導体ウエハ。
【請求項４】
請求項３に記載の半導体ウエハにおいて、
夫々の前記半導体素子領域が、他の前記半導体素子領域の対角線の延長線上に配置されていることを、
特徴とする半導体ウエハ。
【請求項５】
半導体ウエハに２次元配列された、矩形の半導体素子を検査する工程を有する半導体装置の製造方法であって、
第１の半導体素子領域の一の対角線に垂直な方向から、前記第１の半導体素子領域の外部電極であって対向する二辺が前記方向に向いている外部電極と、前記対角線の延長線上で前記第１の半導体素子領域に隣接する第２の半導体素子領域の外部電極であって対向する二辺が前記方向に向いている外部電極とに、プローブを接触させ、前記プローブを介して、前記第１の半導体素子領域及び前記第２の半導体素子領域を検査する検査工程と、
前記半導体ウエハを分割し、分割した半導体素子のうち、前記検査工程に合格した半導体素子を抽出する分割抽出工程とを有することを、
特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子、半導体ウエハ、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造では、集積回路（IC; Integrated Circuit）が形成された半導体ウエハを個々の半導体素子（ＩＣチップ、すなわちＩＣが形成された半導体チップ）に分割する前に、半導体ウエハのまま個々の半導体素子（ＩＣチップ）を検査する。その後、半導体ウエハを半導体素子（ＩＣチップ）に分割し、分割した半導体素子（ＩＣチップ）のうち、検査に合格した半導体素子（ＩＣチップ）を樹脂封止し半導体装置を形成する。
【０００３】
ここで、半導体素子（ＩＣチップ）の検査は、半導体ウエハのＩＣが形成された領域（以下、半導体素子領域又はＩＣ領域と呼ぶ）の外部電極に、プローブを接触させて行う。また、半導体素子領域（ＩＣ領域）は矩形の領域であり、複数の外部電極が、半導体素子領域（ＩＣ領域）の各辺に沿って配置される。
【０００４】
ところで、プローブは細長い導電性の針であり、ウエハテスタのプローブカードに取り付けられる。プローブカードは、半導体素子領域（ＩＣ領域）に対応する開口部を有する絶縁板であり、この開口部に四方から突出する複数のプローブを有している。すなわち、プローブカードには、その開口部を囲むように、複数のプローブが配置される。プローブの配置箇所を確保しなければならないので、上下方向又は左右方向に連続する開口部を、プローブカードに設けることは困難である。
【０００５】
従って、半導体ウエハ上で上下又は左右に連続する複数の半導体素子領域（ＩＣ領域）に、同時にプローブを接触させて検査することは困難である。このため、同時に検査できる半導体素子領域（ＩＣ領域）の数は制限されていた。
【０００６】
このような困難を打破するため、一の開口部と、この開口部の対角線の延長線上でこの開口部に隣接する他の開口部を有するプローブカードであって、上記対角線に直角な方向にプローブを配置したプローブカードが提案されている。このプローブカードによれば、隣接する半導体素子領域（ＩＣ領域）を同時に検査できるので、半導体素子領域（ＩＣ領域）の検査効率が向上する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平３−２７８４３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、プローブが接触する半導体素子領域（ＩＣ領域）の外部電極は、微小な矩形電極である。プローブカードの開口部の対角線に直角な方向にプローブを配置した上記プローブカードによる検査では、プローブが、この微小な矩形電極に斜めに接触する。このため、外部電極からプローブが食み出し、半導体素子領域（ＩＣ領域）を検査できなくなることがある。
【０００９】
そこで、本発明の目的は、隣接した半導体素子領域（ＩＣ領域）を同時に検査しても、検査用のプローブが外部電極から食み出し難くい、半導体装置、集積回路チップ、半導体ウエハ、及び半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本集積回路チップの第１の観点によれば、外周に沿って配置された複数の外部電極を有する、矩形の半導体素子（集積回路チップ）であって、前記外部電極の対向する二辺が、前記半導体素子（集積回路チップ）の一の対角線に垂直な方向を向いている半導体素子（集積回路チップ）が提供される。 
【発明の効果】
【００１１】
開示の半導体素子、半導体ウエハ、及び半導体装置によれば、その製造過程において、隣接した半導体素子領域（ＩＣ領域）を同時に検査しても、検査用のプローブを外部電極に適切に接触させることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１で使用するウエハテスタの構成を説明する図である。
【図２】実施の形態１のウエハテスタのプローブカードの上面図である。
【図３】一般的なウエハテスタのプローブカードの上面図である。
【図４】実施の形態１の半導体ウエハを上面から見た概略図である。
【図５】図４の部分拡大図である。
【図６】検査用の外部電極にプローブを接触させた状態を説明する図である。
【図７】検査用の外部電極に接触したプローブの動きを説明する図である。
【図８】一般的な矩形の外部電極に接触したプローブの動きを説明する図である。
【図９】一般的なプローブカードを用いる検査方法を説明する図である。
【図１０】一般的なプローブカードのプローブの動きを説明する図である。
【図１１】実施の形態１の半導体素子（ＩＣチップ）の平面図である。
【図１２】実施の形態１の半導体装置の断面図である。
【図１３】プローブ-外周間距離の縮小幅を説明する図である。
【図１４】実施の形態２の検査工程を説明する図である。
【図１５】実施の形態３の半導体素子領域（ＩＣ領域）を説明する図である。
【発明を実施するための形態】
【００１３】
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一符号を付し、その説明を省略する。
【００１４】
（実施の形態１）
図１は、本実施の形態で使用するウエハテスタ２の構成を説明する図である。図２は、このウエハテスタ２のプローブカード４の上面図である。
【００１５】
本実施の形態のウエハテスタ２は、図１に示すように、半導体ウエハを固定した状態で上下左右に移動する可動ステージ６と、複数のプローブ８が取り付けられたプローブカード４と、プローブカード４を担持するテストヘッド１０を有している。また、ウエハテスタ２は、プローブ８に接続されたＩＣテスタ１２を有している。
【００１６】
プローブカード４は、図２に示すように、第１の開口部１４ａと第２の開口部１４ｂを有する絶縁板１６と、この開口部１４ａ,１４ｂを取り囲む複数のプローブ８を有している。
【００１７】
第１の開口部１４ａ及び第２の開口部１４ｂは、半導体ウエハに形成した半導体素子領域（ＩＣ領域）（集積回路領域）と略同じ形状及び大きさを有する矩形領域である。ここで、第２の開口部１４ｂは、第１の開口部１４ａの一の対角線１８の延長線上で、第１の開口部１４ａに隣接している。
【００１８】
プローブ８は、本体部分が絶縁板１６の上面側に取り付けられ、先端部が第１の開口部１４ａ又は第２の開口部１４ｂの内側で、上記絶縁板１６の下面側に突出した細長い針である（図１及び２参照）。このプローブ８が、第１の開口部１４ａ及び第２の開口部１４ｂの各辺に沿って、一本ずつ配列されている。配列間隔は、半導体ウエハに形成した半導体素子領域（ＩＣ領域）の外部電極のピッチに一致している。ここで、各プローブ８は、図２に示すように、第１の開口部１４ａの対角線１８に垂直な方向を向いている。
【００１９】
図３は、一般的なウエハテスタのプローブカード４ａの上面図である。図３に示すように、一般的なウエハテスタでは、プローブ８ａは、開口部１４ｃの各辺に垂直である。このようプローブを有するウエハテスタでは、図２に示すように、開口部１４ｃの対角線の延長線上に、別の開口部を設けることは困難である。これは、隣接する開口部のプローブが、互いに交差してしまうためである。
【００２０】
次に、本実施の形態の半導体ウエハ（集積回路ウエハ）、半導体素子（集積回路チップ）、半導体装置の構造を、本実施の形態の半導体装置の製造方法にしたがって説明する。図４は、本実施の形態の半導体ウエハを上面から見た概略図である。図５は、図４の部分拡大図である。
【００２１】
―半導体ウエハの形成工程―
まず、公知の半導体装置の製造方法により、図４に示すように、半導体ウエハ２４（例えば、Ｓｉウエハ）に、互いに直交する２方向に規則的に配置された（すなわち、２次元配列された）矩形の半導体素子領域（ＩＣ領域）２６を形成する。これらの半導体素子領域（ＩＣ領域）２６は、図５に示すように、夫々の半導体素子領域（例えば、ＩＣ領域２６ｂ）が、他の半導体素子領域（例えば、ＩＣ領域２６ａ）の対角線３４の延長線３５の上に配置されている。尚、図５には、図面が煩雑にならないように、２箇所だけ半導体素子領域（ＩＣ領域）を図示した。
【００２２】
ＩＣ領域２６ａ,２６ｂは、図５に示すように、ダイシング領域２９によって区画されている。ここで、ダイシング領域２９の中心には、ダイシングライン２７が設けられている。後述するように、このダイシングライン２７に沿って、ダイシング領域２９を切削し、半導体ウエハ２４を個々の集積回路チップに分割する。
【００２３】
夫々のＩＣ領域２６ａ,２６ｂは、図５に示すように、各辺（すなわち、外周）に沿って配置された検査用の外部電極２８（導電性パッド；例えば、アルミニウム製のパッド）を複数有している。この検査用の外部電極２８は、表面が露出した電極であり、この露出した表面にプローブ８が接触する。
【００２４】
また、各ＩＣ領域２６ａ,２６ｂは、この検査用の外部電極２８の内側に配置された、ワイヤボンディング用の外部電極３０を複数有している。このワイヤボンディング用の外部電極３０も表面が露出した電極であり、この露出した表面に導電性のワイヤを接続する。これら検査用の外部電極２８及びボンディング用の外部電極３０は、夫々、ＩＣ領域２６ａ,２６ｂに形成したＩＣ（図示せず）に接続されている。尚、各ＩＣ領域の四隅には、図５に示すように、外部電極のない領域が存在している。このような電極の空き領域は、一般的な半導体装置にも存在する一般的な領域である。
【００２５】
図５に示すように、ボンディング用の外部電極３０は、矩形電極である。一方、検査用の外部電極２８は、対向する二辺３２が、一の半導体素子領域（例えば、ＩＣ領域２６ａ）の一の対角線３４に垂直な方向３６を向き、残りの二辺が半導体素子領域（ＩＣ領域）の外周（直近の辺）に沿って延在する四角形状（例えば、平行四辺形）の電極である。
【００２６】
尚、外部電極２８の辺に、向き（例えば、右上向きか、左下向きか）は存在しない。従って、外部電極２８の対向する二辺３２が向く方向を、対角線３４に垂直な方向３６の向き（例えば、右上向きか左下向きか）を特定せずに限定した（以下、同様）。
【００２７】
―検査工程―
次に、上記半導体ウエハ２４を、図１を参照して説明したウエハテスタ２の可動ステージ６に載置し、真空吸着により固定する。次に、可動ステージ６を移動させて、検査用の外部電極２８にプローブ８を接触させる。図６は、検査用の外部電極２８に、プローブ８を接触させた状態を説明する図である。尚、図６では、プローブカード４の絶縁板１６は省略されている。
【００２８】
本工程では、図６に示すように、第１のＩＣ領域２６ａの対角線３４に垂直な方向３６から、第１のＩＣ領域２６ａの外部電極２８ａと、第１のＩＣ領域２６ａに接する第２のＩＣ領域２６ｂの外部電極２８ｂにプローブ８を接触させる。そして、プローブ８を介して、ＩＣテスタ１２により第１のＩＣ領域２６ａ及び第２のＩＣ領域２６ｂのＩＣの動きを検査する。尚、プローブ８は、図６に示すように、対角線３４及びその延長線３５の両側から、外部電極２８ａ,２８ｂに接触する。
【００２９】
図７は、検査用の外部電極２８に接触したプローブ８の動きを説明する図である。まず、プローブ８の先端が、検査用の外部電極２８のダイシング領域側の底辺３１の近傍に接触する（図７参照）。次に、プローブ８の先端は、検査用の外部電極２８の表面を所定の距離滑り、その後静止する。この滑りにより、プローブ８の先端が、外部電極２８に密着する。
【００３０】
ここで、外部電極２８の対向する二辺３２及びプローブ８は、同じ方向（半導体素子領域の対角線３４に垂直な方向３６）を向いている。従って、プローブ８の先端が、外部電極２８の対向する二辺３２に沿って滑るので、プローブ８の先端が外部電極２８を食み出すことはない。また、プローブ８の先端が外部電極２８に最初に接触する位置が左右に多少ずれても、プローブ先端の停止位置が、外部電極２８から食み出すことはない（図７に破線で示したプローブ８ａ,８ｂ参照）。尚、図７の矢印はプローブの先端が滑る経路を表しており、矢印の先端はプローブの先端が停止する位置を表している。また、プローブ８ａ,８ｂは、先端の初期接触位置が左右にずれたプローブを表してる（以下、同様）。
【００３１】
図８は、一般的な矩形の外部電極２８ａに接触したプローブ８の動きを説明する図である。このような外部電極２８ａでは、プローブ８の先端が外部電極２８ａの対抗する二辺３２ａの一方に向かって突き進むので、図８に示すように、プローブ８の先端が外部電極２８ａから食み出してしまうことがある。特に、プローブ８の最初の接触位置が所定の位置からずれると、プローブ８が外部電極２８ａから食み出しやすくなる（図８の破線のプローブ８ｂ参照）。
【００３２】
このようなプローブの食み出しは、外部電極２８ａの幅を広げることにより回避することができる。しかし、このような対処法は、チップサイズを大きくしてしまうので好ましくない。
【００３３】
ところで、このような矩形電極２８ａは、図３を参照して説明した、一般的なプローブカード４ａによる検査方法に適している。比較のため、この一般的な検査方法について少し説明する。
【００３４】
図９は、一般的なプローブカード４ａによる検査方法を説明する図である。尚、図９では、プローブカード４ａの絶縁板１６ａは省略されている。図１０は、この検査方法におけるプローブ８ｃの動きを説明する図である。
【００３５】
一般的なプローブカードによる検査方法では、図９に示すように、ＩＣ領域２６の各辺に垂直な方向から、プローブ８ｃを検査用の外部電極２８ａに接触させる。この時、プローブ８ｃの先端が、外部電極２８ａの対向する二辺に沿って滑るので、プローブ８ｃの先端が外部電極２８ａから食み出すことはない。但し、この検査方法には、上述したように、隣接する半導体素子領域（ＩＣ領域）を同時に検査することができないという欠点がある。このため、図９のような一般的な検査方法には、検査効率が低いという問題がある。
【００３６】
ところで、図１０に示す矩形電極２８ａの下側の辺を固定し、上側の辺を水平方向に移動させると図７を参照して説明した、本実施の形態の外部電極２８になる。ここで、上側の辺を水平方向に移動させても、底辺の長さ及び高さは変わらないので、本実施の形態の外部電極２８は、図１０の一般的な矩形電極２８ａと同じ面積を有している。故に、本実施の形態の外部電極２８の電流密度は、一般的な矩形電極の電流密度と同じになる。
【００３７】
―分割抽出工程―
次に、上述したダイシングライン２７に沿ってダイシング領域２９を切削し（図５参照）、半導体ウエハ２４を分割する。次に、半導体ウエハ２４を分割して形成した半導体素子（ＩＣチップ）のうち、上記検査工程に合格した半導体素子（ＩＣチップ）を抽出する。
【００３８】
図１１は、本工程により得られる半導体素子（ＩＣチップ）３８の平面図である。以上の説明から明らかように、この半導体素子（ＩＣチップ）３８は、その外周に沿って配置された、複数の検査用の外部電極２８を有する矩形の半導体素子（ＩＣチップ）である（図１１参照）。そして、検査用の外部電極２８の対向する二辺３２が、半導体素子（ＩＣチップ）３８の一の対角線３４に垂直な方向３６を向いている。
【００３９】
―パッケージング工程―
図１２は、本工程により得られる半導体装置４６の断面図である。
【００４０】
本工程では、まず、上記分割抽出工程により抽出した半導体素子（ＩＣチップ）３８を、リードフレーム（図示せず）のダイパッド４０に搭載する。次に、ワイヤボンディング用の外部電極３０と、リードフレームのリード４２をボンディングワイヤー４４で接続する。次に、半導体素子（ＩＣチップ）３８等を樹脂４７で封止した後、所定の後処理を行って半導体装置４６を完成する。
【００４１】
本工程では、リードフレームに半導体素子（ＩＣチップ）３８を実装し、樹脂で半導体素子（ＩＣチップ）３８を封止する。しかし、他のパッケージング方法、例えば、ＴＡＢ（Tape Automated Bonding）方式やＦＣ（Flip Chip）方式により、樹脂製の基板、セラミック基板に、半導体素子（ＩＣチップ）３８を配置し、樹脂で封止してもよい。
【００４２】
また、本実施の形態では、半導体ウエハの分割後に半導体素子（ＩＣチップ）を樹脂で封止している。しかし、半導体ウエハの分割前に各半導体素子領域（ＩＣ領域）を樹脂で封止し、その後半導体ウエハを分割してもよい。
【００４３】
上述したように、本実施の形態の検査用の外部電極２８の対向する二辺（以下、対向二辺と呼ぶ）３２は、一のＩＣ領域２６ａ（又は、半導体素子３８）の対角線３４に垂直な方向３６を向いている（図５参照）。ここで、対向二辺３２のそれぞれが、対角線３４に垂直であることが最も好ましいが、±１０°以内（−１０°以上１０°以下）であれば対角線３４に垂直な方向３６（以下、対角線垂直方向と呼ぶ）に対して傾いていてもよい。
【００４４】
対向二辺３２が対角線垂直方向３６に対して傾くと、対向二辺３２のうちプローブ側に傾いた一辺と、プローブ８の先端の停止位置との距離（以下、プローブ-外周間距離と呼ぶ）が縮小する。その結果、プローブ８の先端が、外部電極２８から食み出しやすくなる。しかし、対角線垂直方向３６に対する対向二辺３２それぞれの傾斜角度が±１０°以内であれば、プローブ-外周間距離の縮小幅は、以下に説明するとおり、一般的な矩形電極に対するプローブ-外周間距離の縮小幅の１/５以下であり、問題にはならない。
【００４５】
但し、対向二辺３２それぞれの垂直方向３６に対する傾きは、±５.０°以内（−５.０°以上５.０°以下）が好ましい。この場合、プローブ-外周間距離の縮小幅は、矩形電極に対する縮小幅の１/１０以下であり、殆ど問題にならない。更に、対向二辺３２それぞれの垂直方向３６に対する傾きは、±２.５°以内（−２．５°以上２．５°以下）が好ましい。この場合、プローブ-外周間距離の縮小幅は、矩形電極に対する縮小幅の１/２０以下であり、更に問題にならない。
【００４６】
図１３は、プローブ-外周間距離の縮小幅を説明する図である。図１３に破線で示した電極は、対向二辺３２が対角線３４（図５参照）に垂直な外部電極２８を表している。一方、図１３に実線で示した電極は、対向二辺３２ｃが対角線垂直方向３６（図５参照）に対して角度θ傾いたな外部電極２８ｂを表している。外部電極２８ｂのプローブ-外周間距離ｄは、外部電極２８のプローブ先端-外周間距離ｄ０より、L×tanθだけ縮小する（図１３参照）。ここで、Lは、図１３に示すように、プローブ８の先端から外部電極２８の対向二辺３２の一方５２に下ろした垂線の足から、外部電極２８の底辺５０までの対向二辺の一方５２の長さである。
【００４７】
ところで、図５に示すように、ＩＣ領域２６ａ,２６ｂは、略正方形である。従って、対角線３４の垂線方向３６は、ＩＣ領域２６ａの底辺４８に対して略４５°傾いている。従って、図１３に示すように、（対向二辺３２が対角線３４に垂直な）外部電極２８の対向二辺３２は、その底辺５０に対し略４５°傾いている。ここで、（対向二辺３２ｃが対角線垂直方向３６に対して角度θ傾いた）外部電極２８ｂの対向二辺３２ｃが対角線垂直方向３６に対して４５°傾くと（すなわち、θが４５°になると）、対向二辺３２ｃは、半導体素子領域（ＩＣ領域）の外周４８に垂直になる。このような外部電極は、図８を参照して説明した一般的な矩形外部電極２８ａに他ならない。
【００４８】
このような矩形電極２８ａに対するプローブ先端-外周間距離の縮小幅（＝ｄ０−ｄ）は、L×tan４５°である。従って、矩形外部電極２８ａのプローブ先端-外周間距離の縮小幅（＝L×tan４５°）に対する、外部電極２８ｂのプローブ先端-外周間距離の縮小幅（＝L×tanθ）の比は、tanθ/tan45°である。この比は、θ（対角線３４の垂線と対向二辺３２のそれぞれがなす角度）が±１０°以内の場合±１/５以内になる。また、θが±５°以内の場合、±１/１０以内になる。更に、θが±２.５°以内の場合±１/２０以内になる。従って、本実施の形態によれば、一般的な外部電極２８ａ（図８参照）に比べ、プローブ先端-外周間距離の縮小幅（＝ｄ０−ｄ）が大幅に狭くなる。従って、クローブ８の先端が外部電極から食み出し難くなる。
【００４９】
（実施の形態２）
本実施の形態は、検査工程を除き、実施の形態１と略同じである。従って、共通する部分については、説明を省略する。図１４は、本実施の形態の検査工程を説明する図である。
【００５０】
実施の形態１では、図６に示すように、第１のＩＣ領域２６ａの対角線垂直方向３６から、第１のＩＣ領域２６ａの外部電極２８ａと、第２のＩＣ領域２６ｂの外部電極２８ｂにプローブ８を接触させる。
【００５１】
本実施の形態の形態では、更に、図１４に示すように、対角線垂直方向３６から、対角線３４の延長線上で第２のＩＣ領域２６ｂに隣接する第３のＩＣ領域２６ｃの検査用の外部電極にプローブ８を接触させる。同様に、対角線垂直方向３６から、対角線３４の延長線上の第４のＩＣ領域２６ｄの検査用の外部電極にプローブ８を接触させる。以上のように、隣接する４つの半導体素子領域（ＩＣ領域）を同時に検査するので、検査効率が飛躍的に向上する。尚、第３のＩＣ領域２６ｃ及び第４のＩＣ領域２６ｄの検査用の外部電極の対向する二辺は、第１のＩＣ領域２６ａ及び第２のＩＣ領域２６ｂの検査用の外部電極と同様に、対角線垂直方向３６を向いている。
【００５２】
以上の例では、同時に検査する半導体素子領域（ＩＣ領域）は４つであるが、対角線垂直方向３６から、対角線３４の延長線上で隣接する３つ以上の半導体素子領域（ＩＣ領域）それぞれの外部電極に、プローブを接触させ、このプローブを介して、それぞれの半導体素子領域（ＩＣ領域）を検査してもよい。ここで、それぞれの半導体素子領域（ＩＣ領域）の外部電極は、対向する二辺が対角線垂直方向３６を向いている。
【００５３】
尚、本実施の形態の検査には、同時に検査する半導体素子領域（ＩＣ領域）の数に応じて、開口部及びプローブが増設されたプローブカードを用いる。
【００５４】
（実施の形態３）
本実施の形態は、外部電極の配置位置を除き、実施の形態１と略同じである。従って、共通する部分については、説明を省略する。図１５は、本実施の形態の半導体素子領域（ＩＣ領域）を説明する図である。実施の形態１及び２では、図５に示すように、検査用の外部電極２８がワイヤボンディング用の外部電極３０の外側に配置されている。一方、本実施の形態の形態では、図１５に示すように、検査用の外部電極２８がワイヤボンディング用の外部電極３０の内側に配置されている。ここで、検査用の外部電極２８の構造自体は、実施の形態１及び２と何ら変わらないので、プローブ先端は外部電極２８から食み出し難くなっている。
【００５５】
以上の実施の形態では、ワイヤボンディング用の外部電極とは別に検査用の外部電極を設けていたが、ワイヤボンディング用の外部電極が検査用の外部電極を兼ねてもよい。
【００５６】
また、以上の実施の形態では、半導体素子領域（又は、半導体素子）の全ての辺に沿って、検査用の外部電極が配置されている。しかし、検査用の外部電極を、半導体素子領域（又は、半導体素子）の外周の一部に配置してもよい。例えば、隣り合った一組の辺だけに沿って、検査用の外部電極を配置してもよい。
【００５７】
以上の実施の形態に関し、更に以下の付記を開示する。
【００５８】
（付記１）
外周に沿って配置された複数の外部電極を有する、矩形の半導体素子であって、
前記外部電極の対向する二辺が、前記半導体素子の一の対角線に垂直な方向を向いていることを特徴とする半導体素子。
【００５９】
（付記２）
付記１に記載の半導体素子において、
前記外部電極の残りの２辺が、前記外周に沿って延在していることを、
特徴とする半導体素子。
【００６０】
（付記３）
外周に沿って配置された複数の外部電極を有する、矩形の半導体素子であって、前記外部電極の対向する二辺が、前記半導体素子の一の対角線に垂直な方向を向いている半導体素子と、
前記半導体素子を格納するパッケージを、
有する半導体装置。
【００６１】
（付記４）
２次元配列された矩形の半導体素子領域を有する半導体ウエハであって、
夫々の前記半導体素子領域が、外周に沿って配置された複数の外部電極を有し、
前記外部電極の対向する二辺が、一の前記半導体素子領域の一の対角線に垂直な方向を向いていることを特徴とする半導体ウエハ。
【００６２】
（付記５）
付記４に記載の半導体ウエハにおいて、
夫々の前記半導体素子領域が、他の前記半導体素子領域の対角線の延長線上に配置されていることを、
特徴とする半導体ウエハ。
【００６３】
（付記６）
付記４又は５に記載の半導体ウエハにおいて、
前記外部電極の残りの２辺が、前記外周に沿って延在していることを、
特徴とする半導体ウエハ。
【００６４】
（付記７）
付記４乃至６のいずれか１項に記載の集積回路装置ウエハにおいて、
前記対角線の垂線と前記対向する二辺の夫々がなす角度が、−１０°以上１０°以下であることを、
特徴とする半導体ウエハ。
【００６５】
（付記８）
半導体ウエハに２次元配列された、矩形の半導体素子領域を検査する工程を有する半導体装置の製造方法であって、
第１の半導体素子領域の一の対角線に垂直な方向から、前記第１の半導体素子領域の外部電極であって対向する二辺が前記方向に向いている外部電極と、前記対角線の延長線上で前記第１の半導体素子領域に隣接する第２の半導体素子領域の外部電極であって対向する二辺が前記方向に向いている外部電極とに、プローブを接触させ、前記プローブを介して、前記第１の半導体素子領域及び前記第２の半導体素子領域を検査する検査工程と、
前記半導体ウエハを分割し、分割した半導体素子のうち、前記検査工程に合格した半導体素子を抽出する分割抽出工程とを有する、
ことを特徴とする半導体装置の製造方法。
【符号の説明】
【００６６】
８・・・プローブ
２４・・・半導体ウエハ
２６・・・半導体素子領域（ＩＣ領域）
２８・・・検査用の外部電極
３０・・・ワイヤボンディング用の外部電極
３２・・・対向する二辺
３４・・・対角線
３５・・・延長線
３６・・・垂直方向
３８・・・半導体素子（ＩＣチップ）
４６・・・半導体装置
【図１】
2011171661.tif 000003
【図２】
2011171661.tif 000004
【図３】
2011171661.tif 000005
【図４】
2011171661.tif 000006
【図５】
2011171661.tif 000007
【図６】
2011171661.tif 000008
【図７】
2011171661.tif 000009
【図８】
2011171661.tif 000010
【図９】
2011171661.tif 000011
【図１０】
2011171661.tif 000012
【図１１】
2011171661.tif 000013
【図１２】
2011171661.tif 000014
【図１３】
2011171661.tif 000015
【図１４】
2011171661.tif 000016
【図１５】
2011171661.tif 000017