(57)【要約】【課題】薄膜トランジスタのオン電流の安定を図る。【解決手段】ＥＬパネル１において、駆動素子として用いるスイッチトランジスタ５、駆動トランジスタ６などの薄膜トランジスタにおけるソース電極６ｉ（５ｉ）と不純物半導体膜６ｇ（５ｇ）の積層体と、ドレイン電極６ｈ（５ｈ）と不純物半導体膜６ｆ（５ｆ）の積層体が、チャネル保護膜６ｄ（５ｄ）に重ならない構造にすることで、チャネルとなる領域を覆うチャネル保護膜６ｄ（５ｄ）に作用するバックゲート効果を抑制するとともに、薄膜トランジスタ６（５）のチャネル長を短くすることができるので、薄膜トランジスタ６（５）のオン電流（Ｉｄ）を従来のものより増加させ、好適な値に安定させることを可能にした。【選択図】図５
2011171408.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極が形成された基板を被覆する絶縁膜上に半導体層を成膜した後、前記半導体層におけるチャネルとなる領域をその下面で覆う保護膜を形成する保護膜形成工程と、
前記保護膜及び前記半導体層上に第１レジスト膜を成膜し、さらに前記第１レジスト膜上に第２レジスト膜を成膜するレジスト膜形成工程と、
前記第１レジスト膜及び前記第２レジスト膜にパターニングを施して、前記第２レジスト膜に基づいて一の方向の両端が前記保護膜の前記一の方向の両端に対応した位置に配置された上層レジスト部と、前記第１レジスト膜に基づいて前記上層レジスト部の下面と前記保護膜の上面との間に設けられ、前記一の方向の幅が前記上層レジスト部の前記一の方向の幅より狭い下層レジスト部と、を有する２層リフトオフマスクを形成するマスク形成工程と、
前記２層リフトオフマスクが形成された状態の前記半導体層上に、不純物半導体層と電極金属層を順次成膜する二層成膜工程と、
前記２層リフトオフマスクを除去した後、前記電極金属層と前記不純物半導体層と前記半導体層とをパターニングして、前記保護膜を挟んで前記一の方向に離間する一対の不純物半導体膜と、前記一対の不純物半導体膜上に配されるソース電極及びドレイン電極と、を形成する電極形成工程と、
を備えることを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記電極形成工程において形成された、前記ソース電極と前記不純物半導体膜の積層体と、前記ドレイン電極と前記不純物半導体膜の積層体は、前記保護膜に重ならずに、前記半導体膜上に配されることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記保護膜は、その保護膜における前記一の方向に沿う下面の長さが最も長い形状を有していることを特徴とする請求項１又は２に記載の薄膜トランジスタの製造方法。
【請求項４】
基板上に形成されたゲート電極と、
前記ゲート電極を覆う絶縁膜と、
前記絶縁膜上に設けられた半導体膜と、
前記半導体膜のチャネルとなる領域をその下面で覆う保護膜と、
前記半導体膜上で前記保護膜を挟んでチャネル長方向に対向する一対の不純物半導体膜と、
前記一対の不純物半導体膜上に形成されたソース電極及びドレイン電極と、
を備え、
前記保護膜は、その保護膜における前記チャネル長方向に沿う下面の長さが最も長い形状を呈し、
前記ソース電極と前記不純物半導体膜の積層体と、前記ドレイン電極と前記不純物半導体膜の積層体とは、前記チャネル長方向に前記保護膜の下面の長さ分離間していることを特徴とする薄膜トランジスタ。
【請求項５】
前記ソース電極と前記不純物半導体膜の積層体と、前記ドレイン電極と前記不純物半導体膜の積層体は、前記保護膜に重ならずに、前記半導体膜上に設けられていることを特徴とする請求項４に記載の薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及び薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
従来、アモルファスシリコン等の半導体薄膜をチャネル層とする薄膜トランジスタは、表示デバイスなどの分野で利用されている（例えば、特許文献１、特許文献２参照。）。
例えば、図１９に示す薄膜トランジスタ５６を、表示デバイスの画素回路などに利用する際に必要となる特性として、ソース−ドレイン間のオン電流（Ｉｄ）が所定値以上となることが挙げられる。オン電流を所定値以上の適正な範囲で安定させることで、ＥＬ（Electro Luminescence）パネルなどの表示デバイスを好適に発光させて、所定の表示性能が得られるようになる。
【０００３】
なお、オン電流（Ｉｄ）は、以下の式（１）で表すことができ、図１９に示す薄膜トランジスタ５６における半導体膜５６ｂとチャネル保護膜５６ｄとの境界面の長さに相当するチャネル長Ｌ（Ｌ０）が短いほど、オン電流を大きくすることができることがわかる（例えば、特許文献１参照。）。
Ｉｄ＝（１／２）×μ×（Ｗ／Ｌ）×Ｃ×（Ｖｇ−Ｖｔ）２  …  式（１）
なお、μ：移動度、Ｗ：チャネル幅、Ｌ：チャネル長、Ｃ：ゲート絶縁膜の単位面積あたりの容量、Ｖｇ：ゲート電圧、Ｖｔ：しきい値電圧である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１４７６５９号公報
【特許文献２】特開２００６−９１０８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、図１９に示すように、薄膜トランジスタ５６において、ゲート電極５６ａとソース電極５６ｉ（不純物半導体膜５６ｇ）の間に生じる電界Ｅが半導体膜５６ｂ及びチャネル保護膜５６ｄに作用し、その電界Ｅによるバックゲート効果よってチャネルが弱まることがある。また、ゲート電極５６ａとドレイン電極５６ｈ（不純物半導体膜５６ｆ）の間に生じる電界Ｅが半導体膜５６ｂ及びチャネル保護膜５６ｄに作用し、その電界Ｅによるバックゲート効果によってチャネルが強まることがある。
この電界Ｅのバックゲート効果によるチャネルの乱れがオン電流（Ｉｄ）の妨げになって、チャネル領域でのオン電流が低下してしまうことがあるという問題があった。
【０００６】
そこで、本発明の課題は、薄膜トランジスタのオン電流の安定を図ることである。
【課題を解決するための手段】
【０００７】
以上の課題を解決するため、本発明の一の態様は、薄膜トランジスタの製造方法であって、
ゲート電極が形成された基板を被覆する絶縁膜上に半導体層を成膜した後、前記半導体層におけるチャネルとなる領域をその下面で覆う保護膜を形成する保護膜形成工程と、
前記保護膜及び前記半導体層上に第１レジスト膜を成膜し、さらに前記第１レジスト膜上に第２レジスト膜を成膜するレジスト膜形成工程と、
前記第１レジスト膜及び前記第２レジスト膜にパターニングを施して、前記第２レジスト膜に基づいて一の方向の両端が前記保護膜の前記一の方向の両端に対応した位置に配置された上層レジスト部と、前記第１レジスト膜に基づいて前記上層レジスト部の下面と前記保護膜の上面との間に設けられ、前記一の方向の幅が前記上層レジスト部の前記一の方向の幅より狭い下層レジスト部と、を有する２層リフトオフマスクを形成するマスク形成工程と、
前記２層リフトオフマスクが形成された状態の前記半導体層上に、不純物半導体層と電極金属層を順次成膜する二層成膜工程と、
前記２層リフトオフマスクを除去した後、前記電極金属層と前記不純物半導体層と前記半導体層とをパターニングして、前記保護膜を挟んで前記一の方向に離間する一対の不純物半導体膜と、前記一対の不純物半導体膜上に配されるソース電極及びドレイン電極と、を形成する電極形成工程と、
を備えることを特徴としている。
好ましくは、前記電極形成工程において形成された、前記ソース電極と前記不純物半導体膜の積層体と、前記ドレイン電極と前記不純物半導体膜の積層体は、前記保護膜に重ならずに、前記半導体膜上に配される。
また、好ましくは、前記保護膜は、その保護膜における前記一の方向に沿う下面の長さが最も長い形状を有している。
【０００８】
また、本発明の他の態様は、薄膜トランジスタであって、
基板上に形成されたゲート電極と、
前記ゲート電極を覆う絶縁膜と、
前記絶縁膜上に設けられた半導体膜と、
前記半導体膜のチャネルとなる領域をその下面で覆う保護膜と、
前記半導体膜上で前記保護膜を挟んでチャネル長方向に対向する一対の不純物半導体膜と、
前記一対の不純物半導体膜上に形成されたソース電極及びドレイン電極と、
を備え、
前記保護膜は、その保護膜における前記チャネル長方向に沿う下面の長さが最も長い形状を呈し、
前記ソース電極と前記不純物半導体膜の積層体と、前記ドレイン電極と前記不純物半導体膜の積層体とは、前記チャネル長方向に前記保護膜の下面の長さ分離間していることを特徴としている。
好ましくは、前記ソース電極と前記不純物半導体膜の積層体と、前記ドレイン電極と前記不純物半導体膜の積層体は、前記保護膜に重ならずに、前記半導体膜上に設けられている。
【発明の効果】
【０００９】
本発明は、薄膜トランジスタのオン電流の安定を図ることができる。
【図面の簡単な説明】
【００１０】
【図１】ＥＬパネルの画素の配置構成を示す平面図である。
【図２】ＥＬパネルの概略構成を示す平面図である。
【図３】ＥＬパネルの１画素に相当する回路を示した回路図である。
【図４】ＥＬパネルの１画素を示した平面図である。
【図５】図４のV−V線に沿った面の矢視断面図である。
【図６】図４のVI−VI線に沿った面の矢視断面図である。
【図７】本発明の薄膜トランジスタにおけるチャネル保護膜に関する説明図である。
【図８】薄膜トランジスタの製造工程を示す説明図である。
【図９】薄膜トランジスタの製造工程を示す説明図である。
【図１０】薄膜トランジスタの製造工程を示す説明図である。
【図１１】薄膜トランジスタの製造工程を示す説明図である。
【図１２】薄膜トランジスタの製造工程を示す説明図である。
【図１３】薄膜トランジスタの製造工程を示す説明図である。
【図１４】薄膜トランジスタの製造工程を示す説明図である。
【図１５】薄膜トランジスタの製造工程を示す説明図である。
【図１６】表示パネルにＥＬパネルが適用された携帯電話機の一例を示す正面図である。
【図１７】表示パネルにＥＬパネルが適用されたデジタルカメラの一例を示す正面側斜視図（ａ）と、後面側斜視図（ｂ）である。
【図１８】表示パネルにＥＬパネルが適用されたパーソナルコンピュータの一例を示す斜視図である。
【図１９】従来の薄膜トランジスタにおけるチャネル保護膜に関する説明図である。
【発明を実施するための形態】
【００１１】
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１２】
図１は、発光装置であるＥＬパネル１における複数の画素Ｐの配置構成を示す平面図であり、図２は、ＥＬパネル１の概略構成を示す平面図である。
【００１３】
図１、図２に示すように、ＥＬパネル１には、Ｒ（赤），Ｇ（緑），Ｂ（青）をそれぞれ発光する複数の画素Ｐが所定のパターンでマトリクス状に配置されている。
このＥＬパネル１には、複数の走査線２が行方向に沿って互いに略平行となるよう配列され、複数の信号線３が平面視して走査線２と略直交するよう列方向に沿って互いに略平行となるよう配列されている。また、隣り合う走査線２の間において電圧供給線４が走査線２に沿って設けられている。そして、これら各走査線２と隣接する二本の信号線３と各電圧供給線４とによって囲われる範囲が、画素Ｐに相当する。
また、ＥＬパネル１には、走査線２、信号線３、電圧供給線４の上方に覆うように、格子状の隔壁であるバンク１３が設けられている。このバンク１３によって囲われてなる略長方形状の複数の開口部１３ａが画素Ｐごとに形成されており、この開口部１３ａ内に所定のキャリア輸送層（後述する正孔注入層８ｂ、発光層８ｃ）が設けられて、画素Ｐの発光領域となる。キャリア輸送層とは、電圧が印加されることによって正孔又は電子を輸送する層である。
なお、図１においては、バンク１３が格子状に設けられているものとしたが、これに限るものではなく、例えば信号線３に沿った一方向にのみ設けられているものであってもよい。
【００１４】
図３は、アクティブマトリクス駆動方式で動作するＥＬパネル１の１画素に相当する回路を示した回路図である。
【００１５】
図３に示すように、ＥＬパネル１には、走査線２と、走査線２と交差する信号線３と、走査線２に沿う電圧供給線４とが設けられており、このＥＬパネル１の１画素Ｐにつき、薄膜トランジスタであるスイッチトランジスタ５と、薄膜トランジスタである駆動トランジスタ６と、キャパシタ７と、ＥＬ素子８とが設けられている。
【００１６】
各画素Ｐにおいては、スイッチトランジスタ５のゲートが走査線２に接続され、スイッチトランジスタ５のドレインとソースのうちの一方が信号線３に接続され、スイッチトランジスタ５のドレインとソースのうちの他方がキャパシタ７の一方の電極及び駆動トランジスタ６のゲートに接続されている。駆動トランジスタ６のソースとドレインのうちの一方が電圧供給線４に接続され、駆動トランジスタ６のソースとドレインのうち他方がキャパシタ７の他方の電極及びＥＬ素子８のアノードに接続されている。なお、全ての画素ＰのＥＬ素子８のカソードは、一定電圧Ｖcomに保たれている（例えば、接地電位にされている）。
【００１７】
また、このＥＬパネル１の周囲において各走査線２が走査ドライバに接続され、各電圧供給線４が一定電圧源又は適宜電圧信号を出力するドライバに接続され、各信号線３がデータドライバに接続され、これらドライバによってＥＬパネル１がアクティブマトリクス駆動方式で駆動される。電圧供給線４には、一定電圧源又はドライバによって所定の電力が供給される。
【００１８】
次に、ＥＬパネル１と、その画素Ｐの回路構造について、図４〜図６を用いて説明する。ここで、図４は、ＥＬパネル１の１画素Ｐに相当する平面図であり、図５は、図４のV−V線に沿った面の矢視断面図、図６は、図４のVI−VI線に沿った面の矢視断面図である。なお、図４においては、電極及び配線を主に示す。
【００１９】
図４に示すように、スイッチトランジスタ５及び駆動トランジスタ６は、信号線３に沿うように配列され、スイッチトランジスタ５の近傍にキャパシタ７が配置され、駆動トランジスタ６の近傍にＥＬ素子８が配置されている。また、走査線２と電圧供給線４の間に、スイッチトランジスタ５、駆動トランジスタ６、キャパシタ７及びＥＬ素子８が配置されている。
【００２０】
図４〜図６に示すように、基板１０上の一面にゲート絶縁膜となる第一絶縁膜１１が成膜されており、その第一絶縁膜１１の上に第二絶縁膜１２が成膜されている。信号線３は第一絶縁膜１１と基板１０との間に形成され、走査線２及び電圧供給線４は第一絶縁膜１１と第二絶縁膜１２との間に形成されている。
【００２１】
また、図４、図６に示すように、スイッチトランジスタ５は、逆スタガ構造の薄膜トランジスタである。このスイッチトランジスタ５は、ゲート電極５ａ、半導体膜５ｂ、チャネル保護膜５ｄ、不純物半導体膜５ｆ，５ｇ、ドレイン電極５ｈ、ソース電極５ｉ等を有するものである。
【００２２】
ゲート電極５ａは、基板１０と第一絶縁膜１１の間に形成されている。このゲート電極５ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。また、ゲート電極５ａの上に絶縁性の第一絶縁膜１１が成膜されており、その第一絶縁膜１１によってゲート電極５ａが被覆されている。
第一絶縁膜１１は、例えば、光透過性を有し、シリコン窒化物又はシリコン酸化物からなる。この第一絶縁膜１１上であってゲート電極５ａに対応する位置に真性な半導体膜５ｂが形成されており、半導体膜５ｂが第一絶縁膜１１を挟んでゲート電極５ａと相対している。
半導体膜５ｂは、例えば、アモルファスシリコン又は多結晶シリコンからなり、この半導体膜５ｂにチャネルが形成される。また、半導体膜５ｂの中央部上には、絶縁性のチャネル保護膜５ｄが形成されている。
チャネル保護膜５ｄは、例えば、シリコン窒化物又はシリコン酸化物からなり、半導体膜５ｂのチャネルとなる領域を覆う保護膜である。このチャネル保護膜５ｄは、ソース電極５ｉとドレイン電極５ｈとが対向する一の方向（チャネル長方向）に沿う下面側の長さがその上面の長さより漸次長くなる末広がりの形状を呈している。そして、このチャネル保護膜５ｄにおけるチャネル長方向に沿う、半導体膜５ｂに面する下面の長さが最も長くなっている。
また、半導体膜５ｂの一端部の上には、不純物半導体膜５ｆが形成されており、半導体膜５ｂの他端部の上には、不純物半導体膜５ｇが形成されている。この不純物半導体膜５ｆ，５ｇはチャネル保護膜５ｄを挟みチャネル長方向に対向しており、それぞれ半導体膜５ｂの両端側に互いに離間して形成されている。なお、不純物半導体膜５ｆ，５ｇはｎ型半導体であるが、これに限らず、ｐ型半導体であってもよい。
不純物半導体膜５ｆの上には、ドレイン電極５ｈが形成されている。不純物半導体膜５ｇの上には、ソース電極５ｉが形成されている。ドレイン電極５ｈ，ソース電極５ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。
そして、スイッチトランジスタ５におけるソース電極５ｉと不純物半導体膜５ｇの積層体と、ドレイン電極５ｈと不純物半導体膜５ｆの積層体とは、チャネル長方向にチャネル保護膜５ｄの下面の長さ分離間しており、その積層体は半導体膜５ｂ上に設けられている。つまり、ソース電極５ｉと不純物半導体膜５ｇの積層体と、ドレイン電極５ｈと不純物半導体膜５ｆの積層体は、チャネル保護膜５ｄに載りかからず、チャネル保護膜５ｄにオーバーラップしないように設けられている。
また、チャネル保護膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉの上には、絶縁性の第二絶縁膜１２が成膜され、チャネル保護膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉが第二絶縁膜１２によって被覆されている。そして、スイッチトランジスタ５は、第二絶縁膜１２によって覆われるようになっている。第二絶縁膜１２は、例えば、厚さが１００ｎｍ〜２００ｎｍの窒化シリコン又は酸化シリコンからなる。
【００２３】
また、図４、図５に示すように、駆動トランジスタ６は、逆スタガ構造の薄膜トランジスタである。この駆動トランジスタ６は、ゲート電極６ａ、半導体膜６ｂ、チャネル保護膜６ｄ、不純物半導体膜６ｆ，６ｇ、ドレイン電極６ｈ、ソース電極６ｉ等を有するものである。
【００２４】
ゲート電極６ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなり、ゲート電極５ａと同様に基板１０と第一絶縁膜１１の間に形成されている。そして、ゲート電極６ａは、例えば、シリコン窒化物又はシリコン酸化物からなる第一絶縁膜１１によって被覆されている。
この第一絶縁膜１１の上であって、ゲート電極６ａに対応する位置に、チャネルが形成される半導体膜６ｂが、例えば、アモルファスシリコン又は多結晶シリコンにより形成されている。この半導体膜６ｂは第一絶縁膜１１を挟んでゲート電極６ａと相対している。半導体膜６ｂの中央部上には、絶縁性のチャネル保護膜６ｄが形成されている。
チャネル保護膜６ｄは、例えば、シリコン窒化物又はシリコン酸化物からなり、半導体膜６ｂのチャネルとなる領域を覆う保護膜である。このチャネル保護膜６ｄは、ソース電極６ｉとドレイン電極６ｈとが対向する一の方向（チャネル長方向）に沿う下面側の長さがその上面の長さより漸次長くなる末広がりの形状を呈している。そして、このチャネル保護膜６ｄにおけるチャネル長方向に沿う、半導体膜６ｂに面する下面の長さが最も長くなっている。
また、半導体膜６ｂの一端部の上には、不純物半導体膜６ｆが形成されており、半導体膜６ｂの他端部の上には、不純物半導体膜６ｇが形成されている。この不純物半導体膜６ｆ，６ｇはチャネル保護膜６ｄを挟みチャネル長方向に対向しており、それぞれ半導体膜６ｂの両端側に互いに離間して形成されている。なお、不純物半導体膜６ｆ，６ｇはｎ型半導体であるが、これに限らず、ｐ型半導体であってもよい。
不純物半導体膜６ｆの上には、ドレイン電極６ｈが形成されている。不純物半導体膜６ｇの上には、ソース電極６ｉが形成されている。ドレイン電極６ｈ，ソース電極６ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＴｉＮｄ合金膜からなる。
そして、駆動トランジスタ６におけるソース電極６ｉと不純物半導体膜６ｇの積層体と、ドレイン電極６ｈと不純物半導体膜６ｆの積層体とは、チャネル長方向にチャネル保護膜６ｄの下面の長さ分離間しており、その積層体は半導体膜６ｂ上に設けられている。つまり、ソース電極６ｉと不純物半導体膜６ｇの積層体と、ドレイン電極６ｈと不純物半導体膜６ｆの積層体は、チャネル保護膜６ｄに載りかからず、チャネル保護膜６ｄにオーバーラップしないように設けられている。
また、チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉの上には、絶縁性の第二絶縁膜１２が成膜され、チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉが第二絶縁膜１２によって被覆されている。
【００２５】
キャパシタ７は、駆動トランジスタ６のゲート電極６ａとソース電極６ｉとの間に接続されており、図４、図６に示すように、基板１０と第一絶縁膜１１との間に一方の電極７ａが形成され、第一絶縁膜１１と第二絶縁膜１２との間に他方の電極７ｂが形成され、電極７ａと電極７ｂが誘電体である第一絶縁膜１１を挟んで相対している。
【００２６】
なお、信号線３、キャパシタ７の電極７ａ、スイッチトランジスタ５のゲート電極５ａ及び駆動トランジスタ６のゲート電極６ａは、基板１０に一面に成膜された導電性の金属膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成されたものである。
また、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉは、第一絶縁膜１１に一面に成膜された導電性の金属膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。
【００２７】
また、第一絶縁膜１１には、ゲート電極５ａと走査線２とが重なる領域にコンタクトホール１１ａが形成され、ドレイン電極５ｈと信号線３とが重なる領域にコンタクトホール１１ｂが形成され、ゲート電極６ａとソース電極５ｉとが重なる領域にコンタクトホール１１ｃが形成されており、コンタクトホール１１ａ〜１１ｃ内にコンタクトプラグ２０ａ〜２０ｃがそれぞれ埋め込まれている。コンタクトプラグ２０ａによってスイッチトランジスタ５のゲート電極５ａと走査線２が電気的に導通し、コンタクトプラグ２０ｂによってスイッチトランジスタ５のドレイン電極５ｈと信号線３が電気的に導通し、コンタクトプラグ２０ｃによってスイッチトランジスタ５のソース電極５ｉとキャパシタ７の電極７ａが電気的に導通するとともにスイッチトランジスタ５のソース電極５ｉと駆動トランジスタ６のゲート電極６ａが電気的に導通する。なお、コンタクトプラグ２０ａ〜２０ｃを介することなく、走査線２が直接ゲート電極５ａと接触し、ドレイン電極５ｈが信号線３と接触し、ソース電極５ｉがゲート電極６ａと接触してもよい。
また、駆動トランジスタ６のゲート電極６ａがキャパシタ７の電極７ａに一体に連なっており、駆動トランジスタ６のドレイン電極６ｈが電圧供給線４に一体に連なっており、駆動トランジスタ６のソース電極６ｉがキャパシタ７の電極７ｂに一体に連なっている。
【００２８】
画素電極８ａは、第一絶縁膜１１を介して基板１０上に設けられており、画素Ｐごとに独立して形成されている。この画素電極８ａは透明電極であって、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）からなる。なお、画素電極８ａは一部、駆動トランジスタ６のソース電極６ｉに重なり、画素電極８ａとソース電極６ｉが接続している。
そして、図４、図５に示すように、第二絶縁膜１２が、走査線２、信号線３、電圧供給線４、スイッチトランジスタ５、駆動トランジスタ６、画素電極８ａの周縁部、キャパシタ７の電極７ｂ及び第一絶縁膜１１を覆うように形成されている。第二絶縁膜１２には、各画素電極８ａの中央部が露出するように開口部１２ａが形成されている。そのため、第二絶縁膜１２は平面視して格子状に形成されている。
【００２９】
そして、基板１０の表面に走査線２、信号線３、電圧供給線４、スイッチトランジスタ５、駆動トランジスタ６、キャパシタ７、画素電極８ａ及び第二絶縁膜１２が形成されてなるパネルがトランジスタアレイパネルとなっている。
【００３０】
ＥＬ素子８は、図４、図５に示すように、アノードとなる第一電極としての画素電極８ａと、画素電極８ａの上に形成された化合物膜である正孔注入層８ｂと、正孔注入層８ｂの上に形成された化合物膜である発光層８ｃと、発光層８ｃの上に形成された第二電極としての対向電極８ｄとを備えている。対向電極８ｄは全画素Ｐに共通の単一電極であって、全画素Ｐに連続して形成されている。
【００３１】
正孔注入層８ｂは、例えば、導電性高分子であるＰＥＤＯＴ（poly(ethylenedioxy)thiophene；ポリエチレンジオキシチオフェン）及びドーパントであるＰＳＳ（polystyrene sulfonate；ポリスチレンスルホン酸）からなる機能層であって、画素電極８ａから発光層８ｃに向けて正孔を注入するキャリア注入層である。
発光層８ｃは、画素Ｐ毎にＲ（赤），Ｇ（緑），Ｂ（青）のいずれかを発光する材料を含み、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料からなり、対向電極８ｄから供給される電子と、正孔注入層８ｂから注入される正孔との再結合に伴い発光する層である。このため、Ｒ（赤）を発光する画素Ｐ、Ｇ（緑）を発光する画素Ｐ、Ｂ（青）を発光する画素Ｐは互いに発光層８ｃの発光材料が異なる。画素ＰのＲ（赤），Ｇ（緑），Ｂ（青）のパターンは、デルタ配列であってもよく、また縦方向に同色画素が配列されるストライプパターンであってもよい。
【００３２】
対向電極８ｄは、画素電極８ａよりも仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属の少なくとも一種を含む単体又は合金で形成されている。
この対向電極８ｄは全ての画素Ｐに共通した電極であり、発光層８ｃなどの化合物膜とともに後述するバンク１３を被覆している。
【００３３】
このように、第二絶縁膜１２及びバンク１３によって発光部位となる発光層８ｃが画素Ｐごとに仕切られている。
そして、開口部１３ａ内において、キャリア輸送層としての正孔注入層８ｂ及び発光層８ｃが、画素電極８ａ上に積層されている。
【００３４】
具体的には、バンク１３は、正孔注入層８ｂや発光層８ｃを湿式法により形成するに際して、正孔注入層８ｂや発光層８ｃとなる材料が溶媒に溶解または分散された液状体が隣接する画素Ｐに滲み出ないようにする隔壁として機能する。
例えば、図５に示すように、第二絶縁膜１２の上に設けられたバンク１３には、第二絶縁膜１２の開口部１２ａより内側に開口部１３ａが形成されている。
そして、各開口部１３ａに囲まれた各画素電極８ａ上に、正孔注入層８ｂとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第１のキャリア輸送層である正孔注入層８ｂとなる。
さらに、各開口部１３ａに囲まれた各正孔注入層８ｂ上に、発光層８ｃとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第２のキャリア輸送層である発光層８ｃとなる。
なお、この発光層８ｃとバンク１３を被覆するように対向電極８ｄが設けられている。
【００３５】
そして、このＥＬパネル１においては、画素電極８ａ、基板１０及び第一絶縁膜１１が透明であり、発光層８ｃから発した光が画素電極８ａ、第一絶縁膜１１及び基板１０を透過して出射する。そのため、基板１０の裏面が表示面となる。
なお、基板１０側ではなく、反対側が表示面となってもよい。この場合、対向電極８ｄを透明電極とし、画素電極８ａを反射電極として、発光層８ｃから発した光が対向電極８ｄを透過して出射する。
【００３６】
このＥＬパネル１は、次のように駆動されて発光する。
全ての電圧供給線４に所定レベルの電圧が印加された状態で、走査ドライバによって走査線２に順次電圧が印加されることで、これら走査線２が順次選択される。
各走査線２が選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線３に印加されると、その選択されている走査線２に対応するスイッチトランジスタ５がオンになっていることから、その階調に応じたレベルの電圧が駆動トランジスタ６のゲート電極６ａに印加される。
この駆動トランジスタ６のゲート電極６ａに印加された電圧に応じて、駆動トランジスタ６のゲート電極６ａとソース電極６ｉとの間の電位差が定まって、駆動トランジスタ６におけるドレイン−ソース電流の大きさが定まり、ＥＬ素子８がそのドレイン−ソース電流に応じた明るさで発光する。
その後、その走査線２の選択が解除されると、スイッチトランジスタ５がオフとなるので、駆動トランジスタ６のゲート電極６ａに印加された電圧にしたがった電荷がキャパシタ７に蓄えられ、駆動トランジスタ６のゲート電極６ａとソース電極６ｉ間の電位差は保持される。
このため、駆動トランジスタ６は選択時と同じ電流値のドレイン−ソース電流を流し続け、ＥＬ素子８の輝度を維持するようになっている。
【００３７】
次に、本発明にかかるＥＬパネル１において、駆動素子として用いられているスイッチトランジスタ５と駆動トランジスタ６におけるソース電極５ｉ、６ｉと不純物半導体膜５ｇ、６ｇの積層体と、ドレイン電極５ｈ、６ｈと不純物半導体膜５ｆ、６ｆの積層体を、チャネル保護膜５ｄ、６ｄにオーバーラップさせないことの効果について説明する。
【００３８】
図７に示すように、駆動トランジスタ６及びスイッチトランジスタ５のチャネル保護膜６ｄ、５ｄは、断面視した際、末広がりの略台形状を呈しており、ソース電極６ｉ（５ｉ）とドレイン電極６ｈ（５ｈ）とが対向する方向（チャネル長方向）に沿うチャネル保護膜６ｄ（５ｄ）の、半導体膜６ｂ（５ｂ）に面する下面の長さＬはその上面の長さＫよりも長く、チャネル保護膜６ｄ（５ｄ）における一の方向（チャネル長方向）に最も長い部分が下面である。
そして、不純物半導体膜６ｇ（５ｇ）と不純物半導体膜６ｆ（５ｆ）とは、チャネル保護膜６ｄ（５ｄ）におけるチャネル長方向に最も長い下面に相当する長さ分離間しており、各不純物半導体膜６ｆ、６ｇ（５ｆ、５ｇ）は、チャネル保護膜６ｄ（５ｄ）に重ならないように半導体膜６ｂ（５ｂ）の上面に設けられている。
こうして、ソース電極６ｉ（５ｉ）と不純物半導体膜６ｇ（５ｇ）の積層体と、ドレイン電極６ｈ（５ｈ）と不純物半導体膜６ｆ（５ｆ）の積層体は、チャネル保護膜６ｄ（５ｄ）に重ならず、オーバーラップしないように設けられているので、ゲート電極６ａ（５ａ）−不純物半導体膜６ｇ（５ｇ）間の電界と、ゲート電極６ａ（５ａ）−不純物半導体膜６ｆ（５ｆ）間の電界は、チャネル保護膜６ｄ（５ｄ）のない部分に生じる。
つまり、ゲート電極６ａ（５ａ）と不純物半導体膜６ｇ（５ｇ）の間に生じる電界と、ゲート電極６ａ（５ａ）と不純物半導体膜６ｆ（５ｆ）の間に生じる電界は、チャネルとなる領域を覆うチャネル保護膜６ｄ（５ｄ）に作用しないので、その電界によるバックゲート効果によってチャネル保護膜６ｄ（５ｄ）の下面側のチャネルが乱されることはない。
【００３９】
このように、ソース電極６ｉ（５ｉ）と不純物半導体膜６ｇ（５ｇ）の積層体と、ドレイン電極６ｈ（５ｈ）と不純物半導体膜６ｆ（５ｆ）の積層体が、チャネル保護膜６ｄ（５ｄ）に僅かでも重ならずオーバーラップしない構造にすることによって、チャネル保護膜６ｄ（５ｄ）で覆われた半導体膜６ｂ（５ｂ）のチャネル領域にバックゲート効果の影響を作用させないようにすることができる。
その結果、チャネル保護膜６ｄ（５ｄ）で覆われた半導体膜６ｂ（５ｂ）におけるチャネルが乱されることがないので、薄膜トランジスタ６（５）のオン電流（Ｉｄ）が低下してしまうことを防ぐことができる。
つまり、チャネル保護膜６ｄ（５ｄ）における下面の幅に相当する長さ分、不純物半導体膜６ｇ（５ｇ）と不純物半導体膜６ｆ（５ｆ）を離間させて、ソース電極６ｉ（５ｉ）と不純物半導体膜６ｇ（５ｇ）の積層体と、ドレイン電極６ｈ（５ｈ）と不純物半導体膜６ｆ（５ｆ）の積層体が、チャネル保護膜６ｄ（５ｄ）に重ならない構造にすることによって、チャネルに作用するバックゲート効果を抑制することができるので、従来の薄膜トランジスタ５６（図１９参照）のようにチャネル保護膜５６ｄに不純物半導体膜５６ｆ、５６ｇが重なる場合に比べて、オン電流（Ｉｄ）が安定し増加するメリットがある。
【００４０】
また、図１９に示すような、従来の薄膜トランジスタ５６では、不純物半導体膜５６ｆおよび不純物半導体膜５６ｇの一部がチャネル保護膜５６ｄに重なるように形成されており、チャネル保護膜５６ｄの上面で対向する不純物半導体膜５６ｆと不純物半導体膜５６ｇが比較的近接している。
そのため、チャネル保護膜５６ｄ上の不純物半導体膜５６ｆ（ドレイン電極５６ｈ）と不純物半導体膜５６ｇ（ソース電極５６ｉ）との間にリーク電流が発生してしまわないように、チャネル保護膜５６ｄの上面側の不純物半導体膜５６ｆと不純物半導体膜５６ｇとの間の距離を３．０〜３．５［μｍ］にする必要があり、チャネル保護膜５６ｄのチャネル長方向の幅（Ｌ０；チャネル長）を、例えば、７．０［μｍ］に設計していた。
これに対し、図７に示す本実施形態における薄膜トランジスタ６（５）では、ソース電極６ｉ（５ｉ）と不純物半導体膜６ｇ（５ｇ）の積層体と、ドレイン電極６ｈ（５ｈ）と不純物半導体膜６ｆ（５ｆ）の積層体が、チャネル保護膜６ｄ（５ｄ）に重ならない構造を有しているため、それら積層体間の距離を３．０〜３．５［μｍ］にしていれば、チャネル保護膜６ｄ（５ｄ）の上面側でのリーク電流の発生を防ぐことができる。
つまり、チャネル保護膜６ｄ（５ｄ）を従来よりも小さくして、そのチャネル保護膜６ｄ（５ｄ）におけるチャネル長方向に最も長い下面の長さＬを３．０〜３．５［μｍ］にすることができるので、薄膜トランジスタ６（５）をよりコンパクトなサイズに設計することが可能になる。薄膜トランジスタ６（５）をよりコンパクトなサイズにすることによれば、ＥＬパネル１における画素開口率が向上するメリットが期待できる。
特に、チャネル保護膜６ｄ（５ｄ）を従来よりも小さくすることによって、チャネル保護膜６ｄ（５ｄ）で覆われるチャネル領域を小さくしてチャネル長Ｌを短くすることができるので、前述の式（１）；｛Ｉｄ＝（１／２）×μ×（Ｗ／Ｌ）×Ｃ×（Ｖｇ−Ｖｔ）２｝に準じて、オン電流（Ｉｄ）を増加させることができる。例えば、チャネル長Ｌを７．０［μｍ］から３．５［μｍ］に短くして半減させるようにすれば、理論上、オン電流（Ｉｄ）を約２倍に向上させることが期待できる。
【００４１】
以上のように、薄膜トランジスタ（駆動トランジスタ６、スイッチトランジスタ５）において、ソース電極６ｉ（５ｉ）と不純物半導体膜６ｇ（５ｇ）の積層体と、ドレイン電極６ｈ（５ｈ）と不純物半導体膜６ｆ（５ｆ）の積層体が、チャネル保護膜６ｄ（５ｄ）に重ならずオーバーラップしない構造にすることによれば、薄膜トランジスタ６（５）のチャネルに作用するバックゲート効果を抑制するとともに、薄膜トランジスタ６（５）のチャネル長を短くすることができるので、オン電流（Ｉｄ）を増加させて好適な値に安定させることができる。
なお、このような構造を有する薄膜トランジスタは、オン電流を好適な値に安定させる特性を有するので、ＥＬパネル１においては、ＥＬ素子８に電力を供給し、その発光に寄与する駆動トランジスタ６をその構造にすることが好ましい。
【００４２】
次に、ＥＬパネル１におけるＥＬ素子８の製造方法について説明する。
特に、ＥＬパネル１において駆動素子として用いられる薄膜トランジスタの製造方法について、駆動トランジスタ６を例に、図８〜図１５に示す工程図を用いて説明する。
【００４３】
まず、基板１０上にゲートメタル層をスパッタリングで堆積させ、フォトリソグラフィー法及びエッチング法等によってパターニングして、図８に示すように、ゲート電極６ａを形成する。
なお、ゲート電極６ａとともに基板１０上に、スイッチトランジスタ５のゲート電極５ａ、信号線３、キャパシタ７の電極７ａが形成されている（図５、図６参照）。
【００４４】
次いで、図９に示すように、プラズマＣＶＤによって、窒化シリコン等の第一絶縁膜１１と、半導体膜６ｂとなるアモルファスシリコン等の半導体層９ｂを連続して堆積し、二層を成膜する。更に、半導体層９ｂを成膜した後、その半導体層９ｂ上にスパッタリングやＣＶＤ法などによってチャネル保護膜６ｄとなる窒化シリコン等の保護絶縁膜９ｄを、例えば、１２００Åの厚みに成膜する。
【００４５】
次いで、図１０に示すように、保護絶縁膜９ｄをフォトリソグラフィー及びエッチングによってパターニングし、半導体層９ｂにおけるチャネルとなる領域を覆うチャネル保護膜６ｄを形成する。この半導体層９ｂ上に形成されたチャネル保護膜６ｄは、半導体層９ｂに面する下面が最もチャネル長方向に長い、末広がりの略台形形状を有している。
なお、チャネル保護膜６ｄの形成と同時に半導体層９ｂ上に、スイッチトランジスタ５のチャネル保護膜５ｄも形成される（図６参照）。
【００４６】
次いで、図１１に示すように、チャネル保護膜６ｄおよび半導体層９ｂ上に、例えば、膜厚が１５００Åの第１レジスト膜１５を成膜する。なお、第１レジスト膜１５は、例えば、ポリジメチルグルタルイミドを成分とするＰＭＧＩレジストやＬＯＲレジストを用いることが好ましい。ＰＭＧＩレジストやＬＯＲレジストは、ポジ型のレジスト材料であり、アンダーカット性が良好なレジストとして使用される。
さらに、図１１に示すように、第１レジスト膜１５上に、例えば、膜厚が２３００Åの第２レジスト膜１６を成膜する。なお、第２レジスト膜１６には、例えば、東京応化工業株式会社製「ＯＦＰＲ−８００」を用いる。この「ＯＦＰＲ−８００」は、通常のフォトリソグラフィーで使用されるポジ型のレジスト材料である。
【００４７】
次いで、図１２に示すように、第１レジスト膜１５及び第２レジスト膜１６の上方に、マスク部１７ａを有するフォトマスク１７を配置して、２層同時に露光する。なお、フォトマスク１７におけるマスク部１７ａの一の方向（チャネル長方向）の幅は、例えば、チャネル保護膜６ｄにおけるチャネル長方向の下面の幅に相当している。
そして、第１レジスト膜１５と第２レジスト膜１６を同時に露光した後、現像等によるパターニングを行い、図１３に示すように、下層レジスト部１５ａと上層レジスト部１６ａとからなる２層リフトオフマスク１８を形成する。
すなわち、下層レジスト部１５ａは、第１レジスト膜１５に基づいてチャネル保護膜６ｄの上面に形成されており、上層レジスト部１６ａは、第２レジスト膜１６に基づいて下層レジスト部１５ａの上面に形成されている。この上層レジスト部１６ａは、チャネル保護膜６ｄにおけるチャネル長方向に最も長い下面部分に相当する幅を有し、その両端がチャネル保護膜６ｄの両端に対応した配置になるように形成されている。また、下層レジスト部１５ａの両端は、上層レジスト部１６ａの下面側に位置しており、その下層レジスト部１５ａのチャネル長方向の幅は、上層レジスト部１６ａの幅よりも細く形成されている。これは、第１レジスト膜１５がアンダーカット性の良好なＰＭＧＩからなるため、第１レジスト膜１５が第２レジスト膜１６よりも内側に浸食されるようにパターニングされるためである。これによって、上層レジスト部１６ａが下層レジスト部１５ａの上方でオーバーハングする構造を有する２層リフトオフマスク１８を形成することができるのである。
【００４８】
次いで、図１４に示すように、２層リフトオフマスク１８でチャネル保護膜６ｄを覆った状態で、そのチャネル保護膜６ｄが形成されている半導体層９ｂ上に、スパッタリングやＣＶＤ法などによって不純物半導体膜６ｆ，６ｇとなる不純物半導体層９ｆを、例えば、２５０Åの厚みに成膜する。なお、２層リフトオフマスク１８が炭化してしまわない条件である、例えば、１４０℃以下の温度でのＣＶＤ法により、不純物半導体層９ｆを成膜することが好ましい。
さらに、図１４に示すように、不純物半導体層９ｆ上に、スパッタリングなどによってソース電極６ｉおよびドレイン電極６ｈとなる電極金属層９ｈを、例えば、１５００Åの厚みに成膜する。
このとき、２層リフトオフマスク１８の上層レジスト部１６ａがオーバーハングしてチャネル保護膜６ｄを覆っているので、不純物半導体層９ｆ及び電極金属層９ｈは上層レジスト部１６ａ上と半導体層９ｂ上に堆積し、その上層レジスト部１６ａの下方のチャネル保護膜６ｄには堆積しない。これによって、上層レジスト部１６ａ上の不純物半導体層９ｆ及び電極金属層９ｈと、半導体層９ｂ上の不純物半導体層９ｆ及び電極金属層９ｈとは分断されて、非連続的に形成される。
【００４９】
次いで、図１５に示すように、ＰＭＧＩ用の剥離液であるＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）を用いて、２層リフトオフマスク１８を除去するリフトオフを行う。なお、ＰＭＧＩ（下層レジスト部１５ａ）の剥離液であるＴＭＡＨは、ＥＬパネル１の薄膜トランジスタ６を製造した後の工程における、ＥＬパネル１のＥＬ素子８のバンク１３を形成する際にも使用するものであるので、ＥＬパネル１の製造装置や製造工程に、ＴＭＡＨ用の特別な装備や処理工程を必要としないメリットがある。
さらに、図１５に示すように、電極金属層９ｈと不純物半導体層９ｆと半導体層９ｂとにパターニングを施して、チャネル保護膜６ｄを挟んでチャネル長方向に離間する一対の不純物半導体膜６ｇ、６ｆ及びその下に配される半導体膜６ｂと、一対の不純物半導体膜６ｇ、６ｆ上に配されるソース電極６ｉ及びドレイン電極６ｈと、を形成する。
なお、不純物半導体膜６ｆ，６ｇ、半導体膜６ｂとともに、スイッチトランジスタ５の不純物半導体膜５ｆ，５ｇ、半導体膜５ｂも形成される（図６参照）。
また、ソース電極６ｉ及びドレイン電極６ｈとともに、スイッチトランジスタ５のソース電極５ｉ及びドレイン電極５ｈも形成される（図６参照）。また、ソース電極及びドレイン電極とともに、走査線２、電圧供給線４、キャパシタ７の電極７ｂが形成されるようになっている（図５、図６参照）。
こうして、駆動トランジスタ６とスイッチトランジスタ５が製造される。
【００５０】
更に、駆動トランジスタ６およびスイッチトランジスタ５が形成された後に、ＩＴＯ膜を堆積してからパターニングして画素電極８ａを形成する（図５参照）。
次いで、駆動トランジスタ６やスイッチトランジスタ５を覆うように、第二絶縁膜１２を成膜する（図５、図６参照）。なお、第二絶縁膜１２は、第一絶縁膜１１と同様に、プラズマＣＶＤによって窒化シリコン等を成膜したものである。この第二絶縁膜１２をフォトリソグラフィーでパターニングすることで画素電極８ａの中央部が露出する開口部１２ａを形成する（図５参照）。
次いで、ポリイミド等の感光性樹脂を堆積後、露光して画素電極８ａが露出する開口部１３ａを有する、例えば格子状のバンク１３を形成する（図５参照）。
次いで、バンク１３の開口部１３ａに、正孔注入層８ｂや発光層８ｃとなる材料が溶媒に溶解または分散された液状体を塗布し、その液状体を乾燥させることによって、キャリア輸送層である正孔注入層８ｂや発光層８ｃを順次成膜する（図５参照）。
次いで、バンク１３の上及び発光層８ｃの上に対向電極８ｄを一面に成膜することで、ＥＬ素子８が製造されて（図５参照）、ＥＬパネル１が製造される。
【００５１】
以上のように、ソース電極６ｉ（５ｉ）と不純物半導体膜６ｇ（５ｇ）の積層体と、ドレイン電極６ｈ（５ｈ）と不純物半導体膜６ｆ（５ｆ）の積層体が、チャネル保護膜６ｄ（５ｄ）に重ならない構造を有する薄膜トランジスタ（駆動トランジスタ６及びスイッチトランジスタ５）は、その薄膜トランジスタ６（５）のチャネルに作用するバックゲート効果を抑制することができ、そのチャネルが乱されることがないので、薄膜トランジスタ６（５）のオン電流（Ｉｄ）が低下してしまうことを防ぐことができる。
また、そのような構造を有する薄膜トランジスタ６（５）は、チャネル保護膜６ｄ（５ｄ）を挟む不純物半導体膜間にリーク電流が発生しない距離まで、チャネル保護膜６ｄ（５ｄ）のチャネル長方向の長さを短くすることができ、薄膜トランジスタ６（５）のチャネル長を短くすることができるので、オン電流（Ｉｄ）を増加させることができる。
このように、本実施形態における薄膜トランジスタ（駆動トランジスタ６及びスイッチトランジスタ５）は、薄膜トランジスタ６（５）のチャネルに作用するバックゲート効果を抑制することと、薄膜トランジスタ６（５）のチャネル長を短くすることによって、オン電流を増加させて、好適な値に安定させることができる。
【００５２】
そして、以上のように形成されて製造されたＥＬパネル１は、各種電子機器の表示パネルとして用いられる。
例えば、図１６に示す、携帯電話機２００の表示パネル１ａや、図１７（ａ）（ｂ）に示す、デジタルカメラ３００の表示パネル１ｂや、図１８に示す、パーソナルコンピュータ４００の表示パネル１ｃに、ＥＬパネル１を適用することができる。
【００５３】
なお、以上の実施の形態においては、チャネル保護膜５ｄ、６ｄを断面視略台形形状としたが、本発明はこれに限定されるものではなく、その他の任意の形状であってもよい。
そして、チャネル保護膜５ｄ、６ｄにソース電極６ｉ（５ｉ）や不純物半導体膜６ｇ（５ｇ）、ドレイン電極６ｈ（５ｈ）や不純物半導体膜６ｆ（５ｆ）を重ならせない状態で、チャネル保護膜５ｄ、６ｄが、ソース側とドレイン側を分断するように半導体膜５ｂ、６ｂ上に離間させることが可能であればよい。
【００５４】
また、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。
【符号の説明】
【００５５】
１      ＥＬパネル
５      スイッチトランジスタ（薄膜トランジスタ）
６      駆動トランジスタ（薄膜トランジスタ）
５ａ、６ａ  ゲート電極
５ｂ、６ｂ  半導体膜
５ｄ、６ｄ  チャネル保護膜（保護膜）
５ｆ、６ｆ  不純物半導体膜
５ｇ、６ｇ  不純物半導体膜
５ｈ、６ｈ  ドレイン電極
５ｉ、６ｉ  ソース電極
８      ＥＬ素子
９ｂ    半導体層
９ｄ    保護絶縁膜
９ｆ    不純物半導体層
９ｈ    電極金属層
１０    基板
１１    第一絶縁膜
１２    第二絶縁膜
１３    バンク
１５    第１レジスト膜
１５ａ  下層レジスト部
１６    第２レジスト膜
１６ａ  上層レジスト部
１７    フォトマスク
１７ａ  マスク部
１８    ２層リフトオフマスク
【図１】
2011171408.tif 000003
【図２】
2011171408.tif 000004
【図３】
2011171408.tif 000005
【図４】
2011171408.tif 000006
【図５】
2011171408.tif 000007
【図６】
2011171408.tif 000008
【図７】
2011171408.tif 000009
【図８】
2011171408.tif 000010
【図９】
2011171408.tif 000011
【図１０】
2011171408.tif 000012
【図１１】
2011171408.tif 000013
【図１２】
2011171408.tif 000014
【図１３】
2011171408.tif 000015
【図１４】
2011171408.tif 000016
【図１５】
2011171408.tif 000017
【図１６】
2011171408.tif 000018
【図１７】
2011171408.tif 000019
【図１８】
2011171408.tif 000020
【図１９】
2011171408.tif 000021