(57)【要約】【課題】信号の伝達速度を調整する際に、半導体装置の製造に必要な時間及び工程数が増加することを抑制する。【解決手段】外部接続端子４００は、半導体チップ１００が搭載されている面（以下、一面と記載）とは反対側の面に形成されている。複数の接続用電極２１０は、一面に形成されており、同一の外部接続端子４００に接続していて外部接続端子４００までの経路長が互いに異なる。そして少なくとも一つの接続用電極２１０は、接続部材を介して電極パッド１１０に接続しており、残りの接続用電極２１０は電極パッド１１０に接続していない。【選択図】図１
2011258718.tif 000002
【特許請求の範囲】
【請求項１】
電極を有する電子部品と、
前記電子部品を一面に搭載した配線基板と、
を備え、
前記配線基板は、
外部接続端子と、
前記一面に設けられ、同一の前記外部接続端子に接続していて前記外部接続端子までの経路長が互いに異なる複数の接続用電極と、
を有し、
前記接続用電極は、接続部材を介して前記電極に接続しており、残りの前記接続用電極は前記電極に接続していない電子装置。
【請求項２】
請求項１に記載の電子装置において、
前記電子部品は半導体チップである電子装置。
【請求項３】
請求項１又は２に記載の電子装置において、
前記配線基板は、前記複数の接続用電極を前記外部接続端子に接続する配線を備え、
前記配線は、少なくとも前記接続用電極に接続する部分において、前記複数の接続用電極別に分岐している電子装置。
【請求項４】
請求項１又は２に記載の電子装置において、
前記複数の接続用電極は、一本の配線を介して互いに直列に接続している電子装置。
【請求項５】
請求項４に記載の電子装置において、
第１の前記接続用電極と、配線経路において当該第１の接続用電極の次に位置する第２の前記接続用電極は、少なくとも２つのビア又はスルーホール及び前記一面とは反対側の面の配線を介して互いに接続している電子装置。
【請求項６】
請求項５に記載の電子装置において、
前記第１の接続用電極と前記第２の接続用電極の間の配線経路は、平面視でループ形状を有している電子装置。
【請求項７】
請求項１〜６のいずれか一項に記載の電子装置において、
前記電子部品は、前記電極を上に向けて前記配線基板に搭載されており、
前記接続部材はボンディングワイヤである電子装置。
【請求項８】
請求項１〜６のいずれか一項に記載の電子装置において、
前記電子部品は、前記配線基板にフリップチップ実装されている電子装置。
【請求項９】
電子部品が一面に搭載される配線基板であって、
外部接続端子が設けられる第１電極と、
前記一面に設けられ、同一の前記第１電極に接続していて前記第１電極までの経路長が互いに異なる複数の接続用電極と、
を備える配線基板。
【請求項１０】
配線基板の一面に電極を有する電子部品を実装する工程を有する電子装置の製造方法であって、
前記配線基板は、
外部接続端子と、
同一の前記外部接続端子に接続していて前記外部接続端子までの経路長が互いに異なる複数の接続用電極と、
を有し、
前記接続用電極を、接続部材を介して前記電極に接続し、残りの前記接続用電極を前記電極に接続しない電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品を配線基板に実装した電子装置、配線基板、及び電子装置の製造方法に関する。
【背景技術】
【０００２】
半導体チップにおいて、複数の信号の伝達速度をあわせる必要がある場合がある。このような場合、半導体チップ、配線基板、及びマザーボード等を設計する際に配線長を等長にすることにより、信号の伝達速度に差が生じないようにしている。しかし、このような設計を行っても、実際に製品を作ると、信号の伝達速度に差が生じることがある。
【０００３】
特許文献１には、以下の技術が開示されている。基準となる伝達速度より早く伝播する配線については、配線近傍に設けられた調整用パターンに金線を接続してキャパシタンスを増加させる。逆に、基準となる伝達速度より遅く伝播する配線については、インダクタンスを小さくするために配線が並列回路となるように配線近傍に設けられた調整用パターンを介して金線を接続させる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３２２８１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の技術では、一つの配線経路において信号の伝達速度を調整するためには、半導体チップなどの電子部品と配線基板をワイヤボンディングするほかに、配線基板内においてもワイヤボンディングを行う必要がある。電子部品と配線基板をワイヤボンディングするときには、電子部品の縁に沿ってワイヤを移動させればよい。しかしこれに加えて配線基板内においてワイヤボンディングを行うためには、ワイヤボンディング装置と電子部品の相対位置を一度動かす必要がある。この場合、半導体装置などの電子装置の製造に必要な時間及び工程数が増加してしまう。
【０００６】
また、電子部品の一例である半導体チップを配線基板に実装する方式としては、フリップチップ実装もある。フリップチップ実装ではボンディングワイヤを使用しないため、特許文献１に記載の技術を適用することはできない。
【課題を解決するための手段】
【０００７】
本発明によれば、電極を有する電子部品と、
前記電子部品を一面に搭載した配線基板と、
を備え、
前記配線基板は、
外部接続端子と、
前記一面に設けられ、同一の前記外部接続端子に接続していて前記外部接続端子までの経路長が互いに異なる複数の接続用電極と、
を有し、
前記接続用電極は、接続部材を介して前記電極に接続しており、残りの前記接続用電極は前記電極に接続していない電子装置が提供される。
【０００８】
本発明によれば、いずれの接続用電極を電子部品の電極に接続するかを選択することのみで、電子部品の電極から外部接続端子までの経路長を変更し、これによって信号の伝達速度を調整することができる。このため、信号の伝達速度を調整する必要がある場合において、半導体装置の製造に必要な時間及び工程数が増加することを抑制できる。また、必ずしもボンディングワイヤを用いる必要がないため、フリップチップ実装にも適用することができる。
【０００９】
本発明によれば、電子部品が一面に搭載される配線基板であって、
外部接続端子が設けられる第１電極と、
前記一面に設けられ、同一の前記第１電極に接続していて前記第１電極までの経路長が互いに異なる複数の接続用電極と、
を備える配線基板が提供される。
【００１０】
本発明によれば、配線基板の一面に電極を有する電子部品を実装する工程を有する電子装置の製造方法であって、
前記配線基板は、
外部接続端子と、
同一の前記外部接続端子に接続していて前記外部接続端子までの経路長が互いに異なる複数の接続用電極と、
を有し、
前記接続用電極を、接続部材を介して前記電極に接続し、残りの前記接続用電極を前記電極に接続しない電子装置の製造方法が提供される。
【発明の効果】
【００１１】
本発明によれば、信号の伝達速度を調整する際に、半導体装置の製造に必要な時間及び工程数が増加することを抑制できる。またフリップチップ実装にも適用することができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態に係る半導体装置の構成を示す断面図である。
【図２】図１に示した半導体装置の要部を示す平面拡大図である。
【図３】図２の変形例を示す平面拡大図である。
【図４】第２の実施形態に係る半導体装置の要部を示す平面拡大図である。
【図５】第３の実施形態に係る半導体装置の要部を示す平面拡大図である。
【図６】第４の実施形態に係る半導体装置の構成を示す断面図である。
【図７】図６に示した半導体装置の要部を示す平面拡大図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１４】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置（電子装置）の構成を示す断面図である。図２は、図１に示した半導体装置の要部を示す平面拡大図である。この半導体装置は、電子部品（半導体チップ１００）及び配線基板２００を備えている。半導体チップ１００は、電極（電極パッド１１０）を有している。配線基板２００は、たとえばＢＧＡ（Ball Grid Array）用またはＬＧＡ（Land Grid Array）用の配線基板であり、半導体チップ１００を一面に搭載している。そして配線基板２００は、外部接続端子４００及び複数の接続用電極２１０を有している。外部接続端子４００は、半導体チップ１００が搭載されている面（以下、一面と記載）とは反対側の面（以下、他面と記載）に形成されている。複数の接続用電極２１０は、図１に示すように、一面に形成されており、同一の外部接続端子４００に接続していて外部接続端子４００までの経路長が互いに異なる。そして接続用電極２１０は、一つのみが、接続部材（ボンディングワイヤ３００）を介して電極パッド１１０に接続しており、残りの接続用電極２１０は電極パッド１１０に接続していない。以下、詳細に説明する。
【００１５】
本図に示す例において、半導体チップ１００は、信号の伝播速度をあわせる必要がある回路、例えば差動回路、ＤＤＲ−ＳＤＲＡＭ（Double-Data-Rate Synchronous Dynamic Random Access Memory）のＩ／Ｏ回路、ＵＳＢ（UNIVERSAL Serial Bus）、ＵＳＢ２、ＨＤＭＩ（High-Definition Multimedia Interface）、ＳＡＴＡ（Serial Advanced Technology Attachment：シリアルＡＴＡ）、ＤＤＲ２−ＳＤＲＡＭ、並びにＬＶＤＳ（Low Voltage Differential Signaling）などの少なくとも一つを含む。
【００１６】
半導体チップ１００は、電極パッド１１０が形成されている能動面を配線基板２００とは逆側（上側）を向くように、配線基板２００に搭載されている。そして電極パッド１１０は、ボンディングワイヤ３００を介して配線基板２００の接続用電極２１０に接続している。接続用電極２１０は、例えばランドであるが、ランドに限定されない。接続用電極２１０は、配線基板２００の一面に形成された配線２２０、配線基板２００内に形成されたビア又はスルーホール２３０、及び配線基板２００の裏面に形成された配線２４０を介して、配線基板２００の他面に形成された電極２５０に接続している。電極２５０には、外部接続端子４００、例えばハンダボールが接続している。なお配線基板２００が多層配線基板である場合、接続用電極２１０は、さらに配線基板２００内部の配線及びビアを介して、電極２５０に接続することもある。
【００１７】
本実施形態において、配線２２０は、ビア又はスルーホール２３０から複数に分岐しており、それぞれの分岐の端部で、互いに異なる接続用電極２１０に接続している。ただし配線２２０の経路は、このような構造に限定されない。そしてビア又はスルーホール２３０から接続用電極２１０までの配線長は、複数の接続用電極２１０によって互いに異なる。図２に示す例では、一つの外部接続端子４００に対して３つの接続用電極２１０が設けられている。そして３つの接続用電極２１０のうち一つが、ボンディングワイヤ３００を介して半導体チップの電極パッド１１０に接続している。また残りの接続用電極２１０には、ボンディングワイヤ３００が接続されていない。
【００１８】
図２に示す例では、３つの接続用電極２１０のうち真ん中に位置する接続用電極２１０にボンディングワイヤ３００が接続しているが、配線長を変更したい場合は、図３に示すように、他の接続用電極２１０にボンディングワイヤ３００を接続すればよい。いずれの接続用電極２１０にボンディングワイヤ３００を接続するかは、例えば以下のようにして設定される。
【００１９】
まず配線基板２００に半導体チップ１００を実装して半導体装置を製造する。このとき、いずれかの接続用電極２１０を、ボンディングワイヤ３００を介して電極パッド１１０に接続する。そして半導体装置を、外部接続端子４００を用いて実装基板、例えばマザーボードに実装する。実装基板には、他の電子部品が実装されている。次いで、実装基板上の他の電子部品と半導体チップの間の信号の伝達速度を測定し、この測定結果に従って、ボンディングワイヤ３００を接続している接続用電極２１０を変更する必要があるか否かを判断する。接続用電極２１０を変更する必要がない場合、半導体装置を量産する。接続用電極２１０を変更する必要がある場合、ボンディングワイヤ３００を接続している接続用電極２１０を変更した上で、上記した工程を繰り返す。
【００２０】
なお、配線基板２００に半導体チップ１００を実装した半導体装置単体でも、上記した伝達速度の測定や、ボンディングワイヤ３００が接続している接続用電極２１０を変更することを行える。
【００２１】
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、接続用電極２１０は複数形成されている。これら複数の接続用電極２１０は、外部接続端子４００までの経路長が互いに異なる。このため、いずれの電極パッド１１０を接続用電極２１０に接続するかを選択することのみで、電極パッド１１０から外部接続端子４００までの経路長を変更して、信号の伝達速度を調整することができる。このため、信号の伝達速度を調整する必要がある場合において、半導体装置の製造に必要な時間及び工程数が増加することを抑制できる。
【００２２】
また上記した特許文献１に記載の方法では、一つの配線経路を構成するために複数のボンディングワイヤを用いなければならない場合が出てくる。これに対して本実施形態では、一つの配線経路を構成するためには一つのボンディングワイヤのみを設ければよい。このため、ボンディングワイヤとして用いる金線の使用量が増加することを抑制できる。
【００２３】
（第２の実施形態）
図４は、第２の実施形態に係る半導体装置の要部を示す平面拡大図であり、第１の実施形態における図２に相当している。本実施形態に係る半導体装置は、配線２２０の形状を除いて、第１の実施形態に係る半導体装置と同様の構成である。
【００２４】
本実施形態において複数の接続用電極２１０は、一本の配線２２０を介して順に同一の外部接続端子４００に接続している。具体的には、配線２２０は、最初の接続用電極２１０に接続した後、さらにその接続用電極２１０と他の接続用電極２１０とを接続している。これを繰り返すことにより、同一の外部接続端子４００に対応している全ての接続用電極２１０は、一つの配線２２０を介して直列に接続している。
【００２５】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
【００２６】
（第３の実施形態）
図５は、第３の実施形態に係る半導体装置の要部を示す平面拡大図であり、第２の実施形態における図４に相当している。本実施形態に係る半導体装置において、第１の接続用電極２１０と、配線経路において当該第１の接続用電極２１０の次に位置する第２の接続用電極２１０は、少なくとも２つのビア又はスルーホール２２２及び一面とは反対側の面の配線２２４を介して互いに接続している。
【００２７】
本図に示す例では、配線基板２００の一面側において配線２２０は、第１の接続用電極２１０に接続し、その次に、一方のビア又はスルーホール２２２に接続している。一方のビア又はスルーホール２２２は、配線基板２００の他面側において、配線２２４の一端に接続している。配線２２４の他端は、他方のビア又はスルーホール２２２に接続している。他方のビア又はスルーホール２２２は、配線基板２００の一面側において、配線２２８の一端に接続している。配線２２８の他端は、第２の接続用電極２１０に接続している。そして第１の接続用電極２１０から第２の接続用電極２１０にいたるまでの配線経路は、平面視でループ形状を有している。
【００２８】
本実施形態によっても、第２の実施形態と同様の効果を得ることができる。また信号の伝達速度は、一般的に信号の伝達経路のインダクタンス成分Ｌと容量成分Ｃの積の平方根に比例する。本実施形態では、第１の接続用電極２１０から第２の接続用電極２１０にいたるまでの配線経路は、平面視でループ形状を有している。このため、配線経路に起因したインダクタンス成分が大きくなり、その結果、第１の接続用電極２１０をボンディングワイヤ３００に接続したときと第２の接続用電極２１０をボンディングワイヤ３００に接続したときとで、信号の伝達速度を大きく異ならせることができる。
【００２９】
（第４の実施形態）
図６は、第４の実施形態に係る半導体装置の構成を示す断面図である。図７は、図６に示した半導体装置の要部を示す平面拡大図である。なお図６，７は、それぞれ第１の実施形態における図１及び図２に相当している。本実施形態に係る半導体装置は、以下の点を除いて第１の実施形態に係る半導体装置と同様である。
【００３０】
まず図６に示すように、半導体チップ１００は配線基板２００にフリップチップ接続している。詳細には、半導体チップ１００の電極パッド１１０は、バンプ３１０（接続部材）を介して接続用電極２１２に接続している。
【００３１】
そして図７に示すように、複数の接続用電極２１２は、一本の配線２２０を介して順に同一の外部接続端子４００に接続している。具体的には、配線２２０は、最初の接続用電極２１２に接続した後、さらにその接続用電極２１２と他の接続用電極２１２とを接続している。これを繰り返すことにより、同一の外部接続端子４００に対応している全ての接続用電極２１２は、一つの配線２２０を介して直列に接続している。
【００３２】
また半導体チップの電極パッド１１０は、複数の接続用電極２１２それぞれに対応して設けられている。接続用電極２１２に対応している各電極パッド１１０は、半導体チップ１００の等価回路上、同一の端子になっており、また少なくとも一つの電極パッド１１０が接続用電極２１２に接続されればよい。
【００３３】
本実施形態では、バンプ３１０を設ける電極パッド１１０を選択することにより、電極パッド１１０から外部接続端子４００までの経路長を変更して、信号の伝達速度を調整することができる。このため、本実施形態によっても、第１の実施器形態と同様の効果を得ることができる。
【００３４】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば上記した各実施形態では、外部接続端子４００は、半導体チップ１００が搭載されている面と同一の面に形成されても良い。
【符号の説明】
【００３５】
１００ 半導体チップ
１１０ 電極パッド
２００ 配線基板
２１０ 接続用電極
２１２ 接続用電極
２２０ 配線
２２２ スルーホール
２２４ 配線
２２８ 配線
２３０ スルーホール
２４０ 配線
２５０ 電極
３００ ボンディングワイヤ
３１０ バンプ
４００ 外部接続端子
【図１】
2011258718.tif 000003
【図２】
2011258718.tif 000004
【図３】
2011258718.tif 000005
【図４】
2011258718.tif 000006
【図５】
2011258718.tif 000007
【図６】
2011258718.tif 000008
【図７】
2011258718.tif 000009