(57)【要約】【課題】小さな面積でソフトスタート機能を実現可能なスイッチングレギュレータの制御回路を提供する。【解決手段】ソフトスタート回路１２は、時間とともにその電圧レベルが上昇するソフトスタート電圧Ｖｓｓを生成する。パルス幅変調器２０は、スイッチング電源４の出力電圧Ｖｏｕｔに応じたフィードバック電圧Ｖｏｕｔ’がソフトスタート電圧Ｖｓｓと一致するように、デューティ比が調節されるＰＷＭ信号Ｓｐｗｍを生成する。ドライバ２８回路は、ＰＷＭ信号Ｓｐｗｍに応じてスイッチング素子を制御する。キャパシタＣ２は、一端の電位が固定される。電流源１４は、ＰＷＭ信号と同期して間欠的に流れる充電電流Ｉｃｈｇを生成してキャパシタＣ２を充電する。ソフトスタート回路１２は、キャパシタＣ２に生ずる電圧をソフトスタート電圧Ｖｓｓとして出力する。【選択図】図２
2011244677.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング電源のスイッチング素子を制御する制御回路であって、
時間とともにその電圧レベルが上昇するソフトスタート電圧を生成するソフトスタート回路と、
前記スイッチング電源の出力電圧に応じたフィードバック電圧が前記ソフトスタート電圧と一致するように、デューティ比が調節されるパルス変調信号を生成するパルス変調器と、
前記パルス変調信号に応じて前記スイッチング素子を制御するドライバ回路と、
を備え、
前記ソフトスタート回路は、
一端の電位が固定されたキャパシタと、
前記パルス変調信号と同期して間欠的に流れる充電電流を生成して前記キャパシタを充電する電流源と、
を備え、前記キャパシタに生ずる電圧を前記ソフトスタート電圧として出力することを特徴とする制御回路。
【請求項２】
前記パルス変調器は、
前記フィードバック電圧と、所定の基準電圧および前記ソフトスタート電圧の一方との誤差を増幅することにより誤差電圧を生成する誤差増幅器と、
所定の周波数を有するのこぎり波または三角波の周期信号を生成する発振器と、
前記周期信号を前記誤差電圧と比較し、比較結果に応じたレベルを有する前記パルス変調信号を生成するコンパレータと、
を含むことを特徴とする請求項１に記載の制御回路。
【請求項３】
前記パルス変調器は、
前記フィードバック電圧と所定の基準電圧の誤差を増幅することにより誤差電圧を生成する誤差増幅器と、
所定の周波数を有するのこぎり波または三角波の周期信号を生成する発振器と、
前記周期信号を、前記誤差電圧および前記ソフトスタート電圧の一方と比較し、比較結果に応じたレベルを有する前記パルス変調信号を生成するコンパレータと、
を含むことを特徴とする請求項１に記載の制御回路。
【請求項４】
前記ソフトスタート回路は、
前記周期信号と同期したパルス信号を受け、そのエッジを始点として所定期間ハイレベルとなる制御パルス信号を生成するワンショット回路をさらに備え、前記制御パルス信号に応じて前記充電電流をスイッチングすることを特徴とする請求項２または３に記載の制御回路。
【請求項５】
前記周期信号と同期したパルス信号を分周する分周器をさらに備え、前記ワンショット回路は、分周されたパルス信号を受けることを特徴とする請求項４に記載の制御回路。
【請求項６】
前記誤差電圧を、前記ソフトスタート電圧に応じた上限レベル以下にクランプするクランプ回路をさらに備えることを特徴とする請求項３に記載の制御回路。
【請求項７】
前記クランプ回路は、前記誤差電圧を前記ソフトスタート電圧よりも所定電圧幅高い上限レベル以下にクランプすることを特徴とする請求項６に記載の制御回路。
【請求項８】
前記クランプ回路は、そのソースが前記誤差電圧のラインに接続され、そのゲートに前記ソフトスタート電圧が印加されたＰチャンネルＭＯＳＦＥＴを含むことを特徴とする請求項７に記載の制御回路。
【請求項９】
前記クランプ回路は、そのエミッタが前記誤差電圧のラインに接続され、そのベースに前記ソフトスタート電圧が印加されたＰＮＰ型バイポーラトランジスタを含むことを特徴とする請求項７に記載の制御回路。
【請求項１０】
前記クランプ回路は、前記誤差電圧を前記ソフトスタート電圧と実質的に等しい上限レベル以下にクランプすることを特徴とする請求項６に記載の制御回路。
【請求項１１】
前記クランプ回路は、
そのゲートに前記ソフトスタート電圧が入力されたＮチャンネルＭＯＳＦＥＴと、
そのソースが前記誤差電圧のラインに接続され、そのゲートが前記ＮチャンネルＭＯＳＦＥＴのソースと接続されたＰチャンネルＭＯＳＦＥＴと、
を含むことを特徴とする請求項１０に記載の制御回路。
【請求項１２】
前記クランプ回路は、
そのベースに前記ソフトスタート電圧が入力されたＮＰＮ型バイポーラトランジスタと、
そのエミッタが前記誤差電圧のラインに接続され、そのベースが前記ＮＰＮ型バイポーラトランジスタのエミッタと接続されたＰＮＰ型バイポーラトランジスタと、
を含むことを特徴とする請求項１０に記載の制御回路。
【請求項１３】
スイッチング素子と、
前記スイッチング素子のオンオフに応じて入力電圧を昇降する出力回路と、
前記スイッチング素子を制御する請求項１から１２のいずれかに記載の制御回路と、
を備えることを特徴とするスイッチング電源。
【請求項１４】
スイッチング素子を含むスイッチング電源と、
直列に接続された複数の発光ダイオードを含み、その一端に前記スイッチング電源の出力電圧が印加された発光ダイオードストリングと、
前記発光ダイオードストリングの他端に接続され、駆動電流を生成する電流駆動回路と、
前記発光ダイオードストリングの他端に生ずる電圧を前記フィードバック電圧として受け、前記スイッチング素子を制御する請求項３に記載の制御回路と、
を備えることを特徴とする発光装置。
【請求項１５】
請求項１４に記載の発光装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源に関し、特にその出力電圧を緩やかに上昇させるソフトスタート技術に関する。
【背景技術】
【０００２】
あるレベルの直流電圧を別のレベルの直流電圧に変換するために、スイッチングレギュレータ（ＤＣ／ＤＣコンバータ）が利用される。スイッチングレギュレータは、スイッチング素子、整流素子、インダクタ、出力キャパシタを備えており、スイッチング素子のオン、オフのデューティ比を調節することにより、出力電圧を所望のレベルに安定化する。
【０００３】
スイッチングレギュレータを起動する際には、出力電圧が０Ｖの状態、言い換えれば出力キャパシタの電荷がゼロの状態から、出力電圧が目標値に達した状態まで上昇させる必要がある。ここで出力電圧を急激に上昇させると、出力コンデンサに対する突入電流が発生したり、出力電圧のオーバーシュートやリンギングによって出力電圧が大きくなりすぎて回路を構成する素子の信頼性に影響を及ぼすおそれがある。
【０００４】
そこで突入電流が発生しないように、スイッチングレギュレータにはソフトスタート回路が設けられ、ソフトスタート制御によって、出力電圧が緩やかに上昇するよう制御される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３３９２９８号公報
【特許文献２】特開２００３−２１６２４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１（ａ）、（ｂ）は、ソフトスタート機能を有するスイッチングレギュレータの制御回路の構成を示す回路図である。制御回路３００ａには、スイッチングレギュレータの出力電圧Ｖｏｕｔに応じたフィードバック電圧Ｖｏｕｔ’が入力される。基準電圧源３０２は、所定の基準電圧Ｖｒｅｆを生成する。Ｄ／Ａコンバータ３０４は、時間に応じて徐々に上昇するソフトスタート電圧Ｖｓｓを発生する。誤差増幅器３０６は、ソフトスタート電圧Ｖｓｓと基準電圧Ｖｒｅｆのうち低い方と、フィードバック電圧Ｖｏｕｔ’の誤差を増幅し、誤差に応じた誤差電圧Ｖｅｒｒ（もしくはＶＦＢとも表記される）を生成する。オシレータ３０８は、所定の周波数を有する三角波もしくはのこぎり波の周期信号Ｖｏｓｃを生成する。ＰＷＭコンパレータ３１０は、周期信号Ｖｏｓｃと誤差電圧Ｖｅｒｒを比較し、比較結果に応じたパルス幅変調（ＰＷＭ）信号Ｓｐｗｍを生成する。ドライバ３１２は、ＰＷＭ信号Ｓｐｗｍにもとづき、スイッチング素子（不図示）を駆動する。
【０００７】
この構成では、スイッチングレギュレータの起動時に、ソフトスタート電圧Ｖｓｓが緩やかに上昇することにより、ＰＷＭ信号Ｓｐｗｍのデューティ比が緩やかに増加し、出力電圧Ｖｏｕｔが緩やかに立ち上がる。しかしながらＤ／Ａコンバータが必要となるため、回路面積が大きくなると問題がある。
【０００８】
図１（ｂ）の構成では、Ｄ／Ａコンバータ３０４に代えて、定電流Ｉｃを生成する電流源３１４と、定電流Ｉｃによって充電されるキャパシタＣ２を有する。キャパシタＣ２に生ずるソフトスタート電圧Ｖｓｓは、以下の式（１）で与えられる。ｔは充電開始からの経過時間を、Ｃ２はキャパシタＣ２の容量を示す。
Ｖｓｓ＝Ｉｃ／Ｃ２×ｔ    …（１）
ここで、Ｉｃ／Ｃ２は、ソフトスタート電圧Ｖｓｓの傾きを表す。したがって、ソフトスタート時間を長くしようとすると、定電流Ｉｃを小さくするか、キャパシタＣ２の容量値を大きくする必要がある。定電流Ｉｃを小さくすると、その精度が悪化するためソフトスタート時間がばらつくという問題がある。またキャパシタＣ１の容量値が大きいことは、キャパシタＣ２を制御回路に外付けする場合には問題とならないが、キャパシタＣ２を制御回路に内蔵する場合には、回路面積が大きくなるという問題がある。
【０００９】
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、小さな面積でソフトスタート機能を実現可能なスイッチングレギュレータの制御回路の提供にある。
【課題を解決するための手段】
【００１０】
本発明のある態様は、スイッチング電源のスイッチング素子を制御する制御回路に関する。この制御回路は、時間とともにその電圧レベルが上昇するソフトスタート電圧を生成するソフトスタート回路と、スイッチング電源の出力電圧に応じたフィードバック電圧がソフトスタート電圧と一致するように、デューティ比が調節されるパルス変調信号を生成するパルス変調器と、パルス変調信号に応じてスイッチング素子を制御するドライバ回路と、を備える。ソフトスタート回路は、一端の電位が固定されたキャパシタと、パルス変調信号と同期して間欠的に流れる充電電流を生成してキャパシタを充電する電流源と、を備え、キャパシタに生ずる電圧をソフトスタート電圧として出力する。
【００１１】
この態様によれば、キャパシタを間欠的に充電することにより、実効的な充電電流を減らすことができるため、キャパシタの容量値が小さくても、時間変化率の小さな、言い換えれば時定数の長いソフトスタート電圧を生成できる。したがってキャパシタを制御回路に内蔵することが可能となる。
【００１２】
パルス変調器は、フィードバック電圧と、所定の基準電圧およびソフトスタート電圧の一方との誤差を増幅することにより誤差電圧を生成する誤差増幅器と、所定の周波数を有するのこぎり波または三角波の周期信号を生成する発振器と、周期信号を誤差電圧と比較し、比較結果に応じたレベルを有するパルス変調信号を生成するコンパレータと、を含んでもよい。
【００１３】
パルス変調器は、フィードバック電圧と所定の基準電圧の誤差を増幅することにより誤差電圧を生成する誤差増幅器と、所定の周波数を有するのこぎり波または三角波の周期信号を生成する発振器と、周期信号を、誤差電圧およびソフトスタート電圧の一方と比較し、比較結果に応じたレベルを有するパルス変調信号を生成するコンパレータと、を含んでもよい。
【００１４】
ソフトスタート回路は、周期信号と同期したパルス信号を受け、そのエッジを始点として所定期間ハイレベルとなる制御パルス信号を生成するワンショット回路をさらに備え、制御パルス信号に応じて充電電流をスイッチングしてもよい。
【００１５】
周期信号と同期したパルス信号を分周する分周器をさらに備え、ワンショット回路は、分周されたパルス信号を受ける。
【００１６】
ある態様の制御回路は、誤差電圧をソフトスタート電圧に応じた上限レベル以下にクランプするクランプ回路をさらに備えてもよい。
この態様によれば、誤差電圧を、ソフトスタート電圧に応じて変化する上限レベルを基準としてクランプすることにより、ソフトスタート電圧にもとづくソフトスタート制御から、フィードバック電圧にもとづくフィードバック制御にスムーズに遷移させることができる。
【００１７】
クランプ回路は、誤差電圧をソフトスタート電圧よりも所定電圧幅高い上限レベル以下にクランプしてもよい。
クランプ回路は、そのソースが誤差電圧のラインに接続され、そのドレインの電位が固定され、そのゲートにソフトスタート電圧が印加されたＰチャンネルＭＯＳＦＥＴを含んでもよい。
この場合、ＰチャンネルＭＯＳＦＥＴのしきい値電圧Ｖｔｈを所定電圧幅とすることができる。
【００１８】
クランプ回路は、そのエミッタが誤差電圧のラインに接続され、そのコレクタの電位が固定され、そのベースにソフトスタート電圧が印加されたＰＮＰ型バイポーラトランジスタを含んでもよい。
この場合、バイポーラトランジスタのベースエミッタ間の順方向電圧Ｖｆを所定電圧幅とすることができる。
【００１９】
クランプ回路は、誤差電圧をソフトスタート電圧と実質的に等しい上限レベル以下にクランプしてもよい。
この場合、起動時間を短縮できるとともに、スイッチング電圧の出力電圧のオーバーシュートを抑制することができる。
【００２０】
本発明の別の態様は、スイッチング電源である。このスイッチング電源は、スイッチング素子と、スイッチング素子のオンオフに応じて入力電圧を昇降する出力回路と、スイッチング素子を制御する上述のいずれかの態様の制御回路と、を備える。
【００２１】
本発明のさらに別の態様は、発光装置である。この発光装置は、スイッチング素子を含むスイッチング電源と、直列に接続された複数の発光ダイオードを含み、その一端にスイッチング電源の出力電圧が印加された発光ダイオードストリングと、発光ダイオードストリングの他端に接続され、駆動電流を生成する電流駆動回路と、発光ダイオードストリングの他端に生ずる電圧をフィードバック電圧として受け、スイッチング素子を制御する上述のいずれかの態様の制御回路と、を備える。
【００２２】
本発明のさらに別の態様は、電子機器である。この電子機器は、上述の発光装置を備える。
【００２３】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２４】
本発明のある態様によれば、ソフトスタート回路の集積化が可能となり、小型化できる。
【図面の簡単な説明】
【００２５】
【図１】図１（ａ）、（ｂ）は、ソフトスタート機能を有するスイッチングレギュレータの制御回路の構成を示す回路図である。
【図２】実施の形態に係るスイッチング電源を備える電子機器の構成を示す回路図である。
【図３】図２の制御ＩＣの動作を示すタイムチャートである。
【図４】別の実施の形態に係るスイッチング電源を備える電子機器の構成を示す回路図である。
【図５】図５（ａ）は、図４の制御ＩＣの、図５（ｂ）は、クランプ回路を設けない場合の動作を示す波形図である。
【図６】図４のパルス幅変調器の変形例を示す回路図である。
【図７】図６のパルス幅変調器の動作を示す波形図である。
【発明を実施するための形態】
【００２６】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２７】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２８】
図２は、実施の形態に係るスイッチング電源を備える電子機器の構成を示す回路図である。
【００２９】
電子機器２は、ノートＰＣ、デジタルカメラ、デジタルビデオカメラ、携帯電話端末、ＰＤＡ（Personal Digital Assistant）などの電池駆動型の機器であり、電池電圧よりも高い電源電圧を必要とする回路ブロックを備える。こうした回路ブロックとしては、液晶ドライバやＬＥＤ（Light Emitting Diode）などが例示され、図１において負荷６として示されている。
【００３０】
電子機器２は、負荷６に電池電圧より高い電源電圧を供給するためのスイッチング電源４を備える。スイッチング電源４の入力端子Ｐ１には、電池電圧が入力電圧Ｖｉｎとして入力される。スイッチング電源４は入力電圧Ｖｉｎを昇圧して、出力端子Ｐ２から出力電圧（電源電圧）Ｖｏｕｔを出力する。
【００３１】
スイッチング電源４は昇圧型のＤＣ／ＤＣコンバータであり、制御ＩＣ１００および出力回路１０２を備える。出力回路１０２は、インダクタＬ１、整流ダイオードＤ１、スイッチングトランジスタＭ１、出力キャパシタＣ１を含む。出力回路１０２のトポロジーは一般的であるため、説明を省略する。
【００３２】
制御ＩＣ１００のスイッチング端子Ｐ４は、スイッチングトランジスタＭ１のゲートと接続される。制御ＩＣ１００は、出力電圧Ｖｏｕｔが目標値に近づくように、フィードバックによりスイッチングトランジスタＭ１のオン、オフのデューティ比を調節する。なおスイッチングトランジスタＭ１は制御ＩＣ１００に内蔵されてもよい。
【００３３】
抵抗Ｒ１、Ｒ２は、出力電圧Ｖｏｕｔを分圧することにより、それに応じたフィードバック電圧Ｖｏｕｔ’を生成する。フィードバック電圧Ｖｏｕｔ’はフィードバック端子Ｐ３に入力される。
【００３４】
制御ＩＣ１００は、基準電圧源１０、ソフトスタート回路１２、パルス幅変調器２０、ドライバ２８を備え、ひとつの半導体基板上に一体集積化されている。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００３５】
基準電圧源１０は、いわゆるバンドギャップリファレンス回路であり、１．２Ｖ程度の基準電圧Ｖｒｅｆを生成する。ソフトスタート回路１２は、電圧レベルが時間とともに緩やかに上昇するソフトスタート電圧Ｖｓｓを生成する。
【００３６】
パルス幅変調器２０は、スイッチング電源４の出力電圧Ｖｏｕｔに応じたフィードバック電圧Ｖｏｕｔ’がソフトスタート電圧Ｖｓｓと一致するように、デューティ比が調節されるパルス幅変調（ＰＷＭ）信号Ｓｐｗｍを生成する。ソフトスタート期間が終了すると、パルス幅変調器２０は、フィードバック電圧Ｖｏｕｔ’が基準電圧Ｖｒｅｆと一致するように、ＰＷＭ信号Ｓｐｗｍのデューティ比をフィードバック制御する。
【００３７】
パルス幅変調器２０は、誤差増幅器２２、オシレータ２４、ＰＷＭコンパレータ２６を備える。誤差増幅器２２は、ソフトスタート電圧Ｖｓｓと基準電圧Ｖｒｅｆのうち低い方と、フィードバック電圧Ｖｏｕｔ’の誤差を増幅し、誤差に応じた誤差電圧Ｖｅｒｒを生成する。オシレータ２４は、所定の周波数を有する三角波もしくはのこぎり波の周期信号Ｖｏｓｃを生成する。ＰＷＭコンパレータ２６は、周期信号Ｖｏｓｃと誤差電圧Ｖｅｒｒを比較し、比較結果に応じたレベルを有するパルス幅変調（ＰＷＭ）信号Ｓｐｗｍを生成する。なおパルス幅変調器２０の構成は特に限定されない。
【００３８】
ドライバ２８は、ＰＷＭ信号ＳｐｗｍにもとづきスイッチングトランジスタＭ１を駆動する。
【００３９】
以上が制御ＩＣ１００の全体構成である。続いてソフトスタート回路１２の構成を説明する。
ソフトスタート回路１２は、キャパシタＣ２、電流源１４、ワンショット回路１９を備える。キャパシタＣ２の一端は接地され、その電位が固定されている。電流源１４は、ＰＷＭ信号Ｓｐｗｍと同期して間欠的な充電電流Ｉｃｈｇを生成し、キャパシタＣ２を充電する。ソフトスタート回路１２は、キャパシタＣ２に生ずる電圧を、ソフトスタート電圧Ｖｓｓとして出力する。
【００４０】
電流源１４は、定電流Ｉｃ１を生成する定電流源１６と、定電流Ｉｃの経路上に設けられたスイッチ１８を含む。スイッチ１８をスイッチングすることにより、間欠的に流れる充電電流Ｉｃｈｇが生成される。
【００４１】
オシレータ２４は、周期信号Ｖｏｓｃと同期したパルス信号Ｓ１を生成する。たとえばこのパルス信号Ｓ１は、周期信号Ｖｏｓｃの立ち上がり期間においてハイレベル、残りの期間においてローレベルをとる信号である。分周器３０は、パルス信号Ｓ１を分周し、ソフトスタート回路１２へと出力する。ソフトスタート回路１２は、分周されたパルス信号Ｓ２に応じてスイッチ１８を制御する。なお、パルス信号Ｓ１の周波数がスイッチ１８をスイッチングするのに最適である場合には、分周器３０を省略しても構わない。
【００４２】
ワンショット回路１９は、パルス信号Ｓ２を受け、そのエッジを始点として所定期間τＯＮの間、アサート（ハイレベル）となる制御パルス信号Ｓ３を生成する。制御パルス信号Ｓ３がアサートされる期間τＯＮ、スイッチ１８はオンとなり、間欠的な充電電流Ｉｃｈｇが生成される。つまりワンショット回路１９を設けることにより、充電電流Ｉｃｈｇが流れる時間比率を制御できる。なお、分周器３０から出力されるパルス信号Ｓ２が、適切なパルス幅を有している場合には、ワンショット回路１９を省略してもよい。
【００４３】
以上が制御ＩＣ１００の構成である。続いてその動作を説明する。図３は、図２の制御ＩＣ１００の動作を示すタイムチャートである。図３のタイムチャートは、分周器３０の分周比が１の場合、つまり分周器３０を省略した場合を示している。
【００４４】
図３には、図１（ｂ）に示したソフトスタート回路により生成されるソフトスタート電圧Ｖｓｓ’を破線で示す。従来では、同じ定電流ＩｃでキャパシタＣ２を充電した場合、破線で示すようにソフトスタート電圧Ｖｓｓ’は、非常に速い速度で上昇していく。ソフトスタート時間を長くするためには傾きを小さくする必要があり、キャパシタＣ２の容量値が非常に大きくなる。
【００４５】
これに対して図２の制御ＩＣ１００では、スイッチ１８が時分割的にオン、オフを繰り返すことにより、充電電流Ｉｃｈｇはパルス状に流れる。ソフトスタート電圧Ｖｓｓは、充電電流Ｉｃｈｇが流れる期間に上昇し、充電電流Ｉｃｈｇが遮断される期間、ソフトスタート電圧Ｖｓｓは一定レベルをとる。
【００４６】
周期信号Ｖｏｓｃの周期、言い換えればスイッチングトランジスタＭ１のスイッチング周期をＴｓｗと書くとき、充電電流Ｉｃｈｇの時間平均値Ｉｃｈｇ’は、
Ｉｃｈｇ’＝Ｉｃ×τＯＮ／ＴＳＷ
で与えられる。τＯＮ／ＴＳＷを１／２０〜１／３０とすれば、キャパシタＣ２の容量値は従来に比べて１／２０〜１／３０程度まで小さくできる。
【００４７】
つまり充電電流Ｉｃｈｇが間欠的に流れることにより、充電電流Ｉｃｈｇの実効値（時間平均値）は小さくなるため、キャパシタＣ２の容量値が小さい場合であっても、長いソフトスタート時間を実現することができる。キャパシタＣ２の容量値が小さくなることにより、キャパシタＣ２を制御ＩＣ１００に集積化することが可能となり、コストを削減することができる。
【００４８】
また、ソフトスタート時間を長くするために、定電流Ｉｃを小さくする必要がないため、定電流Ｉｃの精度が犠牲にならず、したがってソフトスタート時間のばらつきも抑制できる。
【００４９】
図４は、別の実施の形態に係るスイッチング電源を備える電子機器の構成を示す回路図である。電子機器２ａは、負荷としてＬＥＤストリング６ａを備える。ＬＥＤストリングは、直列に接続された複数のＬＥＤを有する。スイッチング電源４ａは、ＬＥＤストリングの一端に駆動電圧Ｖｏｕｔを供給する。またスイッチング電源４ａは、ＬＥＤストリングに供給すべき駆動電流ＩＬＥＤを生成し、ＬＥＤストリング６ａの輝度を調節する。スイッチング電源４ａおよびＬＥＤストリング６ａは、発光装置を構成する。この発光装置は、たとえば携帯電話端末の着信表示用のライトや、液晶パネルのバックライトとして利用される。
【００５０】
図４の制御ＩＣ１００ａは、ＬＥＤストリング６ａのカソードと接続されるＬＥＤ端子Ｐ５を備える。制御ＩＣ１００ａは、電流駆動回路４０を備える。電流駆動回路４０は、駆動電流ＩＬＥＤを生成する。
【００５１】
ＬＥＤ端子Ｐ５には、出力電圧ＶｏｕｔからＬＥＤストリング６ａの順方向電圧Ｖｆを減じた電圧ＶＬＥＤ＝Ｖｏｕｔ−Ｖｆが発生する。制御ＩＣ１００ａは、ＬＥＤ端子Ｐ５の電位ＶＬＥＤをフィードバック電圧Ｖｏｕｔ’とし、それが基準電圧Ｖｒｅｆと一致するように、スイッチングトランジスタＭ１を制御する。
【００５２】
図４のパルス幅変調器２０ａは、図２のパルス幅変調器２０と構成が異なっている。
誤差増幅器２２は、フィードバック電圧Ｖｏｕｔ’と所定の基準電圧Ｖｒｅｆの誤差を増幅することにより誤差電圧Ｖｅｒｒを生成する。ＰＷＭコンパレータ２６は、周期信号Ｖｏｓｃを、誤差電圧Ｖｅｒｒおよびソフトスタート電圧Ｖｓｓの一方、具体的には低い方と比較し、比較結果に応じたレベルを有するＰＷＭ信号を生成する。
【００５３】
パルス幅変調器２０ａはさらに、クランプ回路２５を備える。クランプ回路２５は、フィードバック電圧Ｖｅｒｒをソフトスタート電圧Ｖｓｓよりも所定電圧幅ΔＶ高い上限レベル以下にクランプする。
【００５４】
たとえばクランプ回路２５は、ＰチャンネルＭＯＳＦＥＴである。ＰチャンネルＭＯＳＦＥＴのドレインは接地されて電位が固定され、そのソースは、誤差電圧Ｖｅｒｒのラインと接続され、そのゲートには、ソフトスタート電圧Ｖｓｓが入力される。
【００５５】
この場合、誤差電圧Ｖｅｒｒは、ソフトスタート電圧Ｖｓｓよりも、Ｖｔｈ高い電圧レベル以下にクランプされる。Ｖｔｈは、ＭＯＳＦＥＴのゲートソース間しきい値電圧である。
【００５６】
ＰチャンネルＭＯＳＦＥＴに代えて、ＰＮＰ型バイポーラトランジスタを用いてもよい。この場合、ゲートをベース、ドレインをコレクタ、ソースをエミッタと読み替えればよい。この場合、誤差電圧Ｖｅｒｒは、ソフトスタート電圧Ｖｓｓよりも、Ｖｂｅ高い電圧レベル以下にクランプされる。Ｖｂｅは、バイポーラトランジスタのベースエミッタ間順方向電圧である。
【００５７】
以上が制御ＩＣ１００ａの構成である。制御ＩＣ１００ａによれば、図２と同様のソフトスタート回路１２を用いることにより、キャパシタＣ２を内蔵することができる。
【００５８】
またクランプ回路２５を設けることにより、以下の効果を得ることができる。図５（ａ）は、図４の制御ＩＣ１００ａの、図５（ｂ）は、クランプ回路２５を設けない場合の動作を示す波形図である。クランプ回路２５の効果を明確とするために、図５（ｂ）を参照してクランプ回路２５を設けない場合の動作を説明する。
【００５９】
スタンバイ信号ＳＴＢがアサートされると制御ＩＣ１００が起動し、ソフトスタートが開始してソフトスタート電圧Ｖｓｓが時間とともに上昇し始める。ソフトスタート電圧Ｖｓｓの上昇にともない、スイッチング電源４ａの出力電圧Ｖｏｕｔは緩やかに上昇し始める。
【００６０】
クランプ回路２５を設けない場合、ソフトスタート期間中のフィードバック電圧Ｖｏｕｔ’と基準電圧Ｖｒｅｆの誤差が大きいときに、誤差電圧Ｖｅｒｒは、誤差増幅器２２に対する電源電圧Ｖｄｄ（たとえば５Ｖ）に張り付く。その後、フィードバック電圧Ｖｏｕｔ’がある程度上昇すると、誤差電圧Ｖｅｒｒは低下しはじめる。誤差増幅器Ｖｅｒｒがソフトスタート電圧Ｖｓｓとクロスすると、ソフトスタート制御ＳＳから、フィードバック制御ＦＢへと切り替わる。
【００６１】
図５（ｂ）に示すように、誤差電圧Ｖｅｒｒが電源電圧５Ｖに張り付いていることにより、フィードバック制御ＦＢに移行した後に、誤差電圧Ｖｅｒｒが安定化するまでに要するセトリング時間（これは出力電圧Ｖｏｕｔが目標値に安定化するまでの時間に相当する）ＴＳＥＴが長くなるという問題がある。
【００６２】
続いて図５（ａ）を参照し、図４の制御ＩＣ１００ａの動作を説明する。クランプ回路２５によって、誤差電圧Ｖｅｒｒはソフトスタート電圧ＶｓｓよりもΔＶ高い電圧レベル以下にクランプされる。したがって誤差電圧Ｖｅｒｒは、電源電圧５Ｖに張り付くことなく、ソフトスタート電圧Ｖｓｓとともに上昇していく。そしてフィードバック電圧Ｖｏｕｔ’と基準電圧Ｖｒｅｆの誤差が小さくなると、誤差電圧Ｖｅｒｒが低下しはじめる。ソフトスタート電圧Ｖｓｓと誤差電圧Ｖｅｒｒがクロスすると、ソフトスタート制御ＳＳからフィードバック制御ＦＢに移行する。フィードバック制御ＦＢに移行するタイミングにおける誤差電圧Ｖｅｒｒは、クランプ回路２５を設けない場合にくらべて低いため、誤差電圧Ｖｅｒｒが安定するまでの時間が短くなる。つまり、クランプ回路２５を設けることにより、起動時間を短縮することができる。
【００６３】
なおクランプ回路によって、誤差電圧Ｖｅｒｒを、ソフトスタート電圧Ｖｓｓではなく、固定的な電圧レベル（たとえば３．５Ｖ）以下にクランプする方法も考えられる。しかしながらこの方法では、誤差電圧Ｖｅｒｒのダイナミックレンジが犠牲となる。つまり誤差電圧Ｖｅｒｒをソフトスタート電圧に対してクランプする図４の構成は、ダイナミックレンジを犠牲にしないという利点も有している。
【００６４】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
【００６５】
図６は、図４のパルス幅変調器２０ａの変形例を示す回路図である。図６のパルス幅変調器２０ｂは、図４のクランプ回路２５に代えてクランプ回路２５ｂを備える。クランプ回路２５ｂは、図４と同様のＰチャンネルＭＯＳＦＥＴ２５に加えて、ソースフォロア２７を備える。ソースフォロア２７は、ＮチャンネルＭＯＳＦＥＴ２７ａおよび抵抗Ｒ３を含む。ソースフォロア２７は、ソフトスタート電圧Ｖｓｓを受け、それよりも電位差Ｖｔｈ低い電圧（Ｖｓｓ−Ｖｔｈ）をＰチャンネルＭＯＳＦＥＴ２５のゲートに出力する。
【００６６】
このクランプ回路２５ｂによれば、ＰチャンネルＭＯＳＦＥＴ２５のゲートソース間電圧と、ＮチャンネルＭＯＳＦＥＴ２７ａのゲートソース間電圧がキャンセルする。したがって誤差電圧Ｖｅｒｒは、ソフトスタート電圧Ｖｓｓとほぼ等しい上限レベル以下にクランプされる。つまり、電圧幅ΔＶは実質的にゼロとなる。
なお、ＰチャンネルＭＯＳＦＥＴ２５をＰＮＰ型バイポーラトランジスタに、トランジスタ２７ａをＮＰＮ型バイポーラトランジスタに置換してもよい。
【００６７】
図６のパルス幅変調器２０ｂの動作を説明する。図７は、図６のパルス幅変調器２０ｂの動作を示す波形図である。上から順にソフトスタート電圧Ｖｓｓおよび誤差電圧Ｖｅｒｒ、出力電圧Ｖｏｕｔ、インダクタＬ１に流れる入力電流Ｉｉｎが示される。
【００６８】
出力電圧Ｖｏｕｔと入力電流Ｉｉｎの破線（II）は、図４のパルス幅変調器２０ａを用いた場合の波形である。図４のパルス幅変調器２０ａを用いた場合、上述のように起動時間を短縮できるという効果を得ることができる。ところが、フィードバックの帯域や利得、あるいはインダクタＬ１をはじめとする回路定数によっては、図７に破線で示すように出力電圧Ｖｏｕｔがオーバーシュートする場合がある。このオーバーシュートによって、出力電圧Ｖｏｕｔが過電圧保護のしきい値電圧付近まで上昇すると、そのしきい値電圧付近で出力電圧Ｖｏｕｔが振動する。これにともなって入力電流Ｉｉｎが、あたかも発振しているかのような挙動を示す。
【００６９】
これに対して、図６のパルス幅変調器２０ｂによれば、誤差電圧Ｖｅｒｒがソフトスタート電圧Ｖｓｓに追従して上昇する。その結果、出力電圧Ｖｏｕｔ（I）はオーバーシュートせず、目標値へと収束していく。また入力電流Ｉｉｎ（I）も、振動せずに安定化されている。
【００７０】
このように図６のパルス幅変調器２０ｂによれば、起動時間を短縮できるとともに、出力電圧Ｖｏｕｔのオーバーシュートや、入力電流Ｉｉｎの振動を抑制することができる。
【００７１】
実施の形態では、充電電流Ｉｃｈｇのスイッチングを、周期信号Ｖｏｓｃと同期した信号によって制御する場合を説明したが、それとは非同期の信号、たとえば外部から供給されるクロック信号によって制御してもよい。
【００７２】
実施の形態では、パルス幅変調器２０、２０ａとして、出力電圧をフィードバックする電圧モードのパルス変調器を説明したが、本発明はそれに限定されず、出力電流を監視する電流モードやピークカレントモードなどの別方式のパルス変調器を用いてもよい。
【００７３】
また、実施の形態では昇圧型のスイッチング電源を例に説明したが、降圧型にも適用することができる。また実施の形態では非絶縁型のスイッチング電源を説明したが、絶縁型のスイッチング電源にも適用可能である。たとえば非絶縁型のスイッチング電源を利用する用途としては、ＣＣＦＬやＥＥＦＬなどの照明制御が例示される。
【００７４】
また、本実施の形態において、ハイレベル、ローレベルの論理信号の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【００７５】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００７６】
２…電子機器、４…スイッチング電源、６…負荷、６ａ…ＬＥＤストリング、１００…制御ＩＣ、１０２…出力回路、１０…基準電圧源、１２…ソフトスタート回路、１４…電流源、１６…定電流源、１８…スイッチ、１９…ワンショット回路、Ｃ２…キャパシタ、２０…パルス幅変調器、２２…誤差増幅器、２４…オシレータ、２５…クランプ回路、２６…ＰＷＭコンパレータ、２８…ドライバ、３０…分周器、Ｌ１…インダクタ、Ｃ１…出力キャパシタ、Ｄ１…整流ダイオード、Ｍ１…スイッチングトランジスタ。
【図１】
2011244677.tif 000003
【図２】
2011244677.tif 000004
【図３】
2011244677.tif 000005
【図４】
2011244677.tif 000006
【図５】
2011244677.tif 000007
【図６】
2011244677.tif 000008
【図７】
2011244677.tif 000009