(57)【要約】【課題】気密性に優れた素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体を提供すること。【解決手段】素子収納用パッケージであって、上面に素子の実装領域を有する基板と、前記基板上であって前記実装領域の外周に沿って設けられ、一部に貫通孔を有する枠体と、前記貫通孔に設けられ、前記枠体の内外に延在される第１誘電体層と、前記第１誘電体層の上面に形成され、前記枠体の内外を電気的に接続する信号線路と、前記第１誘電体層の下面に形成される接地導体と、前記信号線路上に形成され、内部に空隙が形成される第２誘電体層と、を有する入出力端子と、を備えたことを特徴とする。【選択図】図１
2011044483.tif 000002
【特許請求の範囲】
【請求項１】
上面に素子の実装領域を有する基板と、
前記基板上であって前記実装領域の外周に沿って設けられ、一部に貫通孔を有する枠体と、
前記貫通孔に設けられ、前記枠体の内外に延在される第１誘電体層と、前記第１誘電体層の上面に形成され、前記枠体の内外を電気的に接続する信号線路と、前記第１誘電体層の下面に形成される接地導体と、前記信号線路上に設けられ、内部に空隙が形成される第２誘電体層と、を有する入出力端子と、
を備えたことを特徴とする素子収納用パッケージ。
【請求項２】
請求項１に記載の素子収納用パッケージであって、
前記空隙は、前記信号線路と重なる領域に形成されることを特徴とする素子収納用パッケージ。
【請求項３】
請求項１又は請求項２に記載の素子収納用パッケージであって、
前記接地導体は、前記貫通孔の内壁面に沿って形成されており、前記貫通孔の内壁面と接続されていることを特徴とする素子収納用パッケージ。
【請求項４】
請求項１乃至請求項３のいずれかに記載の素子収納用パッケージであって、
前記空隙は、前記空隙が形成される第２誘電体層の端面にまで延在されており、側面視したときに前記空隙の底部が露出することを特徴とする素子収納用パッケージ。
【請求項５】
請求項１乃至請求項４のいずれかに記載の素子収納用パッケージと、
前記素子収納用パッケージに実装する素子を備えたことを特徴とする実装構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体に関する。
【背景技術】
【０００２】
従来から、誘電体層の一主面に信号線路を形成し、誘電体層の他主面にグランド層を形成した入出力端子を有する素子収納用パッケージが知られている。そして、マイクロ波、ミリ波等の高周波で用いられる入出力端子においては、高周波の信号を効率良く伝送するために、比誘電率が低く誘電損失が小さい誘電体層を使用する必要がある。誘電体層を多孔質材料から形成することにより、誘電体層全体の比誘電率を下げる技術が提案されている（下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−２２７９４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、誘電体層を多孔質材料から構成した場合、信号線路と誘電体層との界面において、気泡が多く存在する。そのため、信号線路と誘電体層の両者の接着強度が十分でなく、両者の間で剥離が発生する虞がある。その結果、パッケージの気密性が損なわれる虞があった。
【０００５】
本発明は、上記に鑑みてなされたものであって、気密性に優れた素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の第１の態様に係る素子収納用パッケージは、上面に素子の実装領域を有する基板と、前記基板上であって前記実装領域の外周に沿って設けられ、一部に貫通孔を有する枠体と、前記貫通孔に設けられ、前記枠体の内外に延在される第１誘電体層と、前記第１誘電体層の上面に形成され、前記枠体の内外を電気的に接続する信号線路と、前記第１誘電体層の下面に形成される接地導体と、前記信号線路上に設けられ、内部に空隙が形成される第２誘電体層と、を有する入出力端子と、を備えたことを特徴とする。
【０００７】
また、本発明の第２の態様に係る実装構造体は、前記素子収納用パッケージと、前記素子収納用パッケージに実装する素子を備えたことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、気密性に優れた素子収納用パッケージ、並びにその素子収納用パッケージを用いる実装構造体を提供することを目的とする。
【図面の簡単な説明】
【０００９】
【図１】本実施形態に係る素子収納用パッケージの概観を示す斜視図である。
【図２】本実施形態に係る素子収納用パッケージの入出力端子の概観を示す斜視図である。
【図３】図２に示すＸ−Ｘ’に沿った入出力端子の断面図である。
【図４】図２に示すＹ−Ｙ’に沿った入出力端子の断面図である。
【図５】図２に示すＹ−Ｙ’に沿った入出力端子の変形例に係る断面図である。
【図６】一変形例に係る入出力端子の概観を示す斜視図である。
【図７】図６に示すＹ−Ｙ’に沿った入出力端子の断面図である。
【図８】一変形例に係る入出力端子の概観を示す斜視図である。
【図９】図８に示すＹ−Ｙ’に沿った入出力端子の断面図である。
【発明を実施するための形態】
【００１０】
以下に添付図面を参照して、本発明にかかる素子収納用パッケージの実施形態を詳細に説明する。なお、本発明は以下の実施形態に限定されないものとする。
【００１１】
＜素子収納用パッケージの概略構成＞
図１は、本実施形態に係る素子収納用パッケージ１を示す概観斜視図である。図２は、図１の素子収納用パッケージ１に用いられる入出力端子の概観斜視図である。素子収納用パッケージ１は、テレビ等の家電機器、携帯電話又はコンピュータ機器等の電子機器に用いるものである。特に、マイクロ波、ミリ波等の高周波で用いられる電子機器の高周波回路に用いられる。
【００１２】
素子収納用パッケージ１は、例えば、半導体素子、光半導体素子、トランジスタ、ダイオード又はサイリスタ等の能動素子、或いは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子又はセラミック発振子等の受動素子からなる素子２を実装するのに用いるものである。
【００１３】
素子収納用パッケージ１は、上面に素子２の実装領域Ｒを有する基板３と、基板３上であって実装領域Ｒの外周に沿って設けられ、一部に貫通孔Ｈを有する枠体４と、貫通孔Ｈに設けられ、枠体４の内外を電気的に接続する信号線路５と、信号線路５を挟持するとともに内部に空隙Ａが形成される一対の誘電体層６を有する入出力端子７と、を備えている。なお、一対の誘電体層６の外周の一部には、信号線路５と離間して接地導体８が形成されている。ここでは、信号線路５と接地導体８がペアで、高周波伝送線路として機能する。
【００１４】
基板３は、平面視したとき四角形状に形成された部材である。基板３は、例えば、銅、鉄、タングステン、モリブデン、ニッケル又はコバルト等の金属材料、或いはこれらの金属材料を含有する合金から成る。基板３は、熱伝導率を良好にして、実装領域Ｒに実装した素子から発生する熱を効率良く基板３を介して外部に放散させる機能を備えている。なお、基板３の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。
【００１５】
また、基板３は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工又は打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、基板３の一辺の長さは、例えば３ｍｍ以上５０ｍｍ以下に設定されている。また、基板３の厚みは、例えば０．３ｍｍ以上５ｍｍ以下に設定されている。
【００１６】
また、基板３の表面は、酸化腐食の防止、又は実装領域Ｒに素子２をろう付けしやすくするために、電気めっき法又は無電解めっき法を用いて、ニッケル又は金等の鍍金層が形成されている。基板３の実装領域Ｒは、基板３の上面に枠体４を接続したときに、枠体４と接続されない領域である。なお、本実施形態では、基板３の形状を四角形状としているが、素子を実装することが可能であれば、四角形状に限られず、多角形状又は楕円形状等であってもよい。
【００１７】
枠体４は、基板３の実装領域Ｒの外周に沿って接続され、実装領域Ｒに実装する素子を外部から保護するための部材である。また、枠体４は、側面の一部に入出力端子７を設ける貫通孔Ｈが形成されている。枠体４は、ろう材を介して基板３にろう付けされる。なお、ろう材は、例えば、銀、銅、金、アルミ二ウム又はマグネシウム等からなり、ニッケル、カドミウム又は燐等の添加物を含有させてもよい。
【００１８】
また、枠体４は、例えば、銅、鉄、タングステン、モリブデン、ニッケル又はコバルト等の金属材料、或いはこれらの金属材料を含有する合金から成る。枠体４は、実装領域Ｒに素子２をが実装されている状態で、素子２から発生する熱を効率良く枠体４の外部に発散させる機能を備えている。なお、枠体４の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。
【００１９】
ここで、入出力端子７について説明する。図３は、図２に示すＸ−Ｘ’に沿った入出力端子７の断面図である。また、図４は、図２に示すＹ−Ｙ’に沿った入出力端子７の断面図である。
【００２０】
入出力端子７は、枠体４の貫通孔Ｈに設けられる。入出力端子７は、枠体４の内外に延在される第１誘電体層６ａと、第１誘電体層６ａの上面に形成され、枠体の内外を電気的に接続する信号線路５と、第１誘電体層６ａの下面に形成される接地導体８と、信号線路５上に形成され、内部に空隙Ａが形成される第２誘電体層６ｂとを有している。
【００２１】
信号線路５は、所定の電気信号を伝達する機能を備えている。信号線路５は、例えば、マイクロストリップ線路又はコプレーナ線路として用いる。信号線路５は、例えば、銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなる。信号線路５の線路幅は、信号線路５に伝わる信号の波長の４分の１以下であって、例えば０．０５ｍｍ以上０．５ｍｍ以下に設定されている。
【００２２】
信号線路５には、リード端子９が形成される。リード端子９は、外部の電子機器等と素子２とを電気的に接続するための部材である。リード端子９は、ろう材を介して、信号線路５上に接続される。そして、信号線路５とリード端子９とが電気的に接続される。
【００２３】
また、入出力端子７は、図３又は図４に示すように、第１誘電体層６ａ及び第２誘電体層６ｂを取り囲む接地導体８を有している。接地導体８は、共通の電位、例えばアース電位にする機能を備えている。また、接地導体８は、例えば、銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなる。接地導体８は、平面視して信号線路５と重なる領域に形成されている。枠体４は、金属材料からなり、接地導体８と枠体４とは電気的に接続されている。
【００２４】
第１誘電体層６ａ及び第２誘電体層６ｂは、絶縁性の基板であって、例えば、酸化アルミニウム、窒化アルミニウム又は窒化珪素等の無機材料、或いはエポキシ樹脂、ポリイミド樹脂又はエチレン樹脂等の有機材料、或いはアルミナ又はムライト等のセラミック材料、或いはガラスセラミック材料等から成る。または、これらの材料のうち複数の材料を混合した複合系材料から成る。なお、第１誘電体層６ａ及び第２誘電体層６ｂの厚みは、信号線路５に伝わる信号の波長の２分の１以下であって、例えば０．１ｍｍ以上１．０ｍｍ以下に設定されている。
【００２５】
また、第１誘電体層６ａ又は第２誘電体層６ｂには、多数のフィラーが含有されていても構わない。第１誘電体層６ａ又は第２誘電体層６ｂが有機材料からなる場合、第１誘電体層６ａ又は第２誘電体層６ｂにフィラーが含有されていることによって、第１誘電体層６ａ又は第２誘電体層６ｂの硬化前の粘度を調整することができ、第１誘電体層６ａ又は第２誘電体層６ｂの厚み寸法を所望の値に近づけることができる。フィラーは、球状であって、フィラーの径は、例えば０．０５μｍ以上６μｍ以下に設定されており、熱膨張率は、例えば−５ｐｐｍ／℃以上５ｐｐｍ／℃以下である。なお、フィラーは、例えば、酸化珪素、炭化珪素、酸化アルミニウム、窒化アルミニウム又は水酸化アルミニウム等から成る。
【００２６】
また、第１誘電体層６ａ又は第２誘電体層６ｂに含有されるフィラーの比誘電率は、第１誘電体層６ａ又は第２誘電体層６ｂを構成する材料の比誘電率よりも小さく設定することができる。このように、第１誘電体層６ａ又は第２誘電体層６ｂの比誘電率よりも小さい低誘電率のフィラーとすることで、誘電体層６全体を更に低誘電率化することができ、信号線路５に伝送される信号の伝送効率を向上させることができる。
【００２７】
また、フィラーは、絶縁性のフィラーとすることができる。フィラーを絶縁性とすることで、信号線路５に伝わる信号の特性インピーダンスへの影響を低減することができる。
【００２８】
第２誘電体層６ｂには、空隙Ａが形成されている。信号線路５が第２誘電体層６ｂにて被覆されている。そして、空隙Ａは、信号線路５を被覆している第２誘電体層６ｂの一部上に設けられている。空隙Ａは、信号線路５と第２誘電体層６ｂの一部を介して第２誘電体層６ｂの内部に設けられている。
【００２９】
空隙Ａは、平面視して信号線路５と重なる領域に形成されている。そして、空隙Ａの幅は、図３に示すように、信号線路５の幅よりも大きく設定されている。なお、空隙Ａの幅は、例えば０．２ｍｍ以上１．０ｍｍ以下に設定されており、信号線路５の幅は、例えば０．０５ｍｍ以上０．５ｍｍ以下に設定されている。
【００３０】
信号線路５に伝達される信号は、信号線路５の直上又は直下に位置する材料に起因して、伝送特性が変化するが、伝送特性の変化が大きいと信号線路５に伝達される信号の反射量が大きくなる。そして、信号線路５は、枠体４の内外を電気的に接続するために、枠体４の内外に延在して形成されている。そのため、平面視して信号線路５と枠体４とが重なる領域が、信号線路５に伝達される信号の伝送特性の変化が大きい。本実施形態においては、信号線路５と枠体４とが重なる領域において、信号線路５の直上及び直下に誘電体層の一部を貼り合わせて、信号線路５が大気と接する領域を低減する。その結果、信号線路５に伝達される信号の伝送特性の変化を抑制し、信号線路５に伝送される高周波の反射を低減することができる。
【００３１】
また、入出力端子７は、第１誘電体層６ａ及び第２誘電体層６ｂを取り囲む接地導体８を有しており、接地導体８が貫通孔Ｈの内壁面と接続されることで、信号線路５と枠体４とが重なる領域において信号線路５に伝達される信号が反射するのを抑制することができる。
【００３２】
素子収納用パッケージ１に、素子２を半田等のバンプを介してフリップチップ実装することで、実装構造体１Ｘを構成することができる。ＩＣ又はＬＳＩ等の半導体素子を実装する場合、半導体素子としては、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム又は炭化珪素等を用いることができる。
【００３３】
本実施形態によれば、信号線路５と枠体４とが重なる領域において、信号線路５を誘電体層６で被覆して信号線路５の上面を露出しないようにすることで、信号線路５と誘電体層６との接着強度を良好に維持することができる。そして、信号線路５と誘電体層６との間で剥離が発生するのを良好に抑制することができ、パッケージの気密性を良好に保つことができる。また、信号線路５の伝送特性が低下するのを抑制することができ、電気的特性が優れた素子収納用パッケージ１及び実装構造体１Ｘを提供することができる。
【００３４】
なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００３５】
例えば、図４に示した入出力端子７は、第２誘電体層６ｂの内部に空隙Ａを設けていたが、図５に示すように、入出力端子７の第１誘電体層６ａの内部に空隙Ａ’を設けても良い。信号線路５と枠体４との重なる領域において、第１誘電体層６ａの内部に空隙Ａ’を設けることで、誘電体層６全体の比誘電率を低減することができる。そして、誘電体層６全体の比誘電率を低減することで、信号線路５に伝送される信号の誘電損失が大きくなるのを良好に抑制することができる。
【００３６】
＜素子収納用パッケージの製造方法＞
ここで、図１に示す素子収納用パッケージ１の製造方法を説明する。
【００３７】
まず、基板３、枠体４のそれぞれを準備する。基板３、枠体４のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。
【００３８】
次に、入出力端子７を準備する。ここでは、誘電体層６の材料が、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体又はムライト質焼結体等の場合の、入出力端子７の作製方法について説明する。
【００３９】
具体的には、誘電体層６の材料が酸化アルミニウム質焼結体から成る場合、先ず、酸化アルミニウム、酸化珪素、酸化マグネシウム及び酸化カルシウム等の原料粉末に有機バインダー、可塑剤又は溶剤等を添加混合して泥漿状と成す。
【００４０】
そして、第１誘電体層６ａ及び第２誘電体層６ｂの型枠を準備し、枠体内に、泥漿状の酸化アルミ二ウム質の材料を充填し、焼結前の第１誘電体層６ａ、第２誘電体層６ｂを取り出す。なお、第２誘電体層６ｂは、第２誘電体層６ｂが焼結される前には、三つの層に分解されている。三つの層は、線路導体５上に積層する板状の第１層と、第１層上に積層する枠状の第２層と、第２層上に積層する板状の第３層とから成り、これらの層を積層して形成されている。
【００４１】
また、タングステン又はモリブデン等の高融点金属粉末を準備し、この粉末に有機バインダー、可塑剤又は溶剤等を添加混合して金属ペーストを得る。
【００４２】
そして、取り出した前駆体の第１誘電体層６ａの上面に対して、例えばスクリーン印刷法を用いて、金属ペーストを塗って線路導体５を形成する。また、第１誘電体層６ａ及び第２誘電体層６ｂを組み合わせたときに、両者を取り囲む箇所に、例えばスクリーン印刷法を用いて接地導体８を形成する。
【００４３】
次に、前駆体の第１誘電体層６ａ上に前駆体の第２誘電体層６ｂを載せて加圧させることで、両者密着させる。そして、金属ペーストを印刷塗布した積層体を約１６００℃の温度で焼成することにより、下地部材が形成されたセラミックからなる入出力端子７を作製することができる。
【００４４】
そして、準備した枠体４の貫通孔Ｈに、入出力端子７をろう材を介して嵌めて接続する。このようにして、素子収納用パッケージ１を作製することができる。
【００４５】
次に、素子収納用パッケージ１に半田を介して素子２を実装することで、実装構造体を作製することができる。
【００４６】
＜変形例１＞
上記実施形態では、入出力端子７の第２誘電体層６ｂ内に形成される空隙Ａは、外部から確認することができず、第２誘電体層６ｂ内に形成されていたが、これに限られない。例えば、図６又は図７に示すように、空隙Ｂが第２誘電体層６ｂの端面にまで延在されており、側面視したときに、空隙Ｂの底部６ｂｘが露出するように形成されていてもよい。
【００４７】
第２誘電体層６ｂに形成される空隙Ｂの大きさを、第２誘電体層６ｂの端面に延在されるまで大きくすることで、信号線路５と接地導体８との間にて発生する容量成分を低減することができ、信号線路５に伝送される伝送特性を向上させることができる。
【００４８】
なお、第２誘電体層６ｂに形成される空隙Ｂが、第２誘電体層６ｂを貫通しないことで、パッケージの気密性を維持することができる。
【００４９】
＜変形例２＞
また、上述した変形例１では、第２誘電体層６ｂに形成される空隙Ｂが、第２誘電体層６ｂの一端にのみ延在して形成されていたが、これに限られない。例えば、図８又は図９に示すように、空隙Ｃが第２誘電体層６ｂ内に複数分断して設けられており、ある一つの空隙Ｃが第２誘電体層６ｂの一端にまで延在されており、別の空隙Ｃが第２誘電体層６ｂの他端にまで延在されていてもよい。
【００５０】
図８又は図９に示すように、空隙Ｃの設ける箇所を適宜選択することで、第２誘電体層６ｂの形状、しいては入出力端子７の形状の設計自由度を上げることができる。
【符号の説明】
【００５１】
１  素子収納用パッケージ
１Ｘ  実装構造体
２  素子
３  基板
４  枠体
５  信号線路
６  誘電体層
６ａ  第１誘電体層
６ｂ  第２誘電体層
７  入出力端子
８  接地導体
９  リード端子
Ｈ  貫通孔
Ａ  空隙
【図１】
2011044483.tif 000003
【図２】
2011044483.tif 000004
【図３】
2011044483.tif 000005
【図４】
2011044483.tif 000006
【図５】
2011044483.tif 000007
【図６】
2011044483.tif 000008
【図７】
2011044483.tif 000009
【図８】
2011044483.tif 000010
【図９】
2011044483.tif 000011