(57)【要約】      （修正有）【課題】Ｐｄ電極の剥がれを防ぎつつ、密着層の応力を低減できる半導体発光素子および半導体発光素子を精度よく製造できる製造方法を提供する。【解決手段】ｎ型ＧａＮ基板１０上に半導体積層構造１２が形成されている。半導体積層構造１２の上部にリッジ部２６が形成されている。チャネル部２８はリッジ部２６に隣接している。チャネル部２８のリッジ部２６とは反対側にテラス部３０が隣接している。第１の絶縁膜３２がチャネル部２８を覆っている。第１の絶縁膜３２はリッジ部２６及びテラス部３０上に開口を有する。第１の絶縁膜３２上に単層密着層３４が形成されている。Ｐｄ電極３６がリッジ部２６及び単層密着層３４の一部を覆い、リッジ部２６のｐ型ＧａＮコンタクト層２４に接続されている。第２の絶縁膜３８が単層密着層３４のＰｄ電極３６で覆われていない部分及びテラス部３０を覆っている。【選択図】図１
2011165869.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に順次積層された第１導電型半導体層、活性層、第２導電型半導体層及びコンタクト層を有する半導体積層構造と、
前記半導体積層構造の上部に形成されたリッジ部と、
前記リッジ部に隣接したチャネル部と、
前記チャネル部の前記リッジ部とは反対側に隣接したテラス部と、
前記チャネル部を覆い、前記リッジ部及び前記テラス部上に開口を有する第１の絶縁膜と、
前記第１の絶縁膜上に形成された単層密着層と、
前記リッジ部及び前記単層密着層の一部を覆い、前記リッジ部の前記コンタクト層に接続されたＰｄ電極と、
前記単層密着層の前記Ｐｄ電極で覆われていない部分及び前記テラス部を覆う第２の絶縁膜とを備えることを特徴とする半導体発光素子。
【請求項２】
前記単層密着層はＴｉ又はＣｒであることを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記Ｐｄ電極は、Ｐｄ層上にＴａ層を積層した２層構造、又は、Ｐｄ層とＴａ層とＰｄ層を順次積層した３層構造を有することを特徴とする請求項１又は２に記載の半導体発光素子。
【請求項４】
半導体基板上に、第１導電型半導体層、活性層、第２導電型半導体層及びコンタクト層を順次積層して半導体積層構造を形成する工程と、
前記半導体積層構造上にレジストを形成する工程と、
前記レジストをマスクとして前記半導体積層構造をエッチングして前記半導体積層構造の上部にリッジ部を形成する工程と、
前記レジスト及び前記半導体積層構造上に第１の絶縁膜及び単層密着層を順次形成する工程と、
前記レジスト上の前記第１の絶縁膜及び前記単層密着層を前記レジストと共に除去するリフトオフ工程と、
前記リフトオフ工程後に、前記リッジ部及び前記単層密着層の一部を覆い、前記リッジ部の前記コンタクト層に接続されたＰｄ電極を形成する工程とを備えることを特徴とする半導体発光素子の製造方法。
【請求項５】
前記レジストは、前記リッジ部を形成する領域上に位置する第１のレジストと、前記第１のレジストの外側に位置する第２のレジストとを有し、
前記第１及び第２のレジストをマスクとして前記半導体積層構造をエッチングして前記半導体積層構造の上部にそれぞれ前記リッジ部及びテラス部を形成し、
前記単層密着層の前記Ｐｄ電極で覆われていない部分及び前記テラス部を覆う第２の絶縁膜を形成することを特徴とする請求項４に記載の半導体発光素子の製造方法。
【請求項６】
前記単層密着層はＴｉ又はＣｒであることを特徴とする請求項４又は５に記載の半導体発光素子の製造方法。
【請求項７】
前記Ｐｄ電極は、Ｐｄ層上にＴａ層を積層した２層構造、又は、Ｐｄ層とＴａ層とＰｄ層を順次積層した３層構造を有することを特徴とする請求項４−６の何れか１項に記載の半導体発光素子の製造方法。
【請求項８】
前記Ｐｄ電極を形成した後にシンター熱処理を行う工程を更に備えることを特徴とする請求項４−７の何れか１項に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｐｄ電極の剥がれを防ぎつつ、密着層の応力を低減できる半導体発光素子及びこのような半導体発光素子を精度良く製造できる製造方法に関する。
【背景技術】
【０００２】
リッジ部を有する半導体発光素子では、リッジ部のトップのコンタクト層に電圧が印加されることで活性層への給電が行われる。この給電を行うためにコンタクト層上にｐ型電極が形成される。高出力化、低消費電流化等の要請からコンタクト層と接するｐ型電極として低抵抗オーミック電極が用いられる。また、半導体発光素子の歩留まり及び信頼性の観点から、電極材料には下地と強固に密着して工程途中で剥がれないことも求められる。
【０００３】
ＧａＮなどの窒化物半導体を用いて青紫色レーザを製造する場合は、ｐ型電極の材料としてＮｉを用いるとオーミック特性などの電気的特性を向上できない。そこで、ｐ型電極としてＰｄ（又はＰｄ系材料）からなるＰｄ電極を用いることが多い。Ｐｄ電極は、ＧａＮなどの窒化物半導体に対して低抵抗オーミック電極となる（例えば、特許文献１参照）。
【０００４】
Ｐｄ電極をリッジ部のコンタクト層のみと接するように形成することはプロセス能力などの理由から困難であるため、Ｐｄ電極は絶縁膜にも接触する。しかし、Ｐｄ電極と絶縁膜とは密着性が低いため、Ｐｄ電極剥がれが発生する。Ｐｄ電極剥がれは、Ｐｄ電極形成後はいつでも起こり得るが、特にシンター熱処理後に起こりやすい。
【０００５】
Ｐｄ電極剥がれを防ぐためにＰｄ電極と絶縁膜と間に密着層が形成される。密着層としてＩＴＯ（Indium-Tin-Oxides）などの縮退半導体、白金系金属及び／又はその酸化物などを用いる技術が提案されている（例えば、特許文献２，３参照）。
【０００６】
しかし、従来の密着層では依然としてＰｄ電極と絶縁膜とを密着させる力が弱くＰｄ電極が部分的に剥がれる問題があった。そこで、発明者らは、複数の金属層を積層した多層密着層を用いた半導体発光素子を提案した（例えば、特許文献４参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−１２９９７３号公報（段落０００２）
【特許文献２】特開２００５−５１１３７号公報（段落００１４〜００１６、図１）
【特許文献３】特開２００６−１２８６２２号公報（段落００２０〜００２２、図１）
【特許文献４】特開２００９−１７６９００号公報（請求項１、段落００１６、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
複数の金属層を積層した多層密着層には応力が発生する。また、リッジ型の半導体発光素子では、リッジ部を両側から挟むチャネル部と、チャネル部の各々の外側に位置するテラス部とを有するダブルチャネル構造が採られることがある。特許文献４の多層密着層は、チャネル部だけでなくテラス部も覆っており、面積が大きかった。従って、多層密着層の応力が大きいという問題が有った。
【０００９】
また、特許文献４の半導体発光素子を製造するためにはリッジ部のトップだけにレジストを形成する必要があった。しかし、リッジ部のトップだけに製品間ばらつきなくレジストを形成することは製造装置の能力上困難であった。
【００１０】
本発明は、上述のような課題を解決するためになされたもので、その目的はＰｄ電極の剥がれを防ぎつつ、密着層の応力を低減できる半導体発光素子及びこのような半導体発光素子を精度良く製造できる製造方法を得るものである。
【課題を解決するための手段】
【００１１】
本発明に係る半導体発光素子は、半導体基板と、前記半導体基板上に順次積層された第１導電型半導体層、活性層、第２導電型半導体層及びコンタクト層を有する半導体積層構造と、前記半導体積層構造の上部に形成されたリッジ部と、前記リッジ部に隣接したチャネル部と、前記チャネル部の前記リッジ部とは反対側に隣接したテラス部と、前記チャネル部を覆い、前記リッジ部及び前記テラス部上に開口を有する第１の絶縁膜と、前記第１の絶縁膜上に形成された単層密着層と、前記リッジ部及び前記単層密着層の一部を覆い、前記リッジ部の前記コンタクト層に接続されたＰｄ電極と、前記単層密着層の前記Ｐｄ電極で覆われていない部分及び前記テラス部を覆う第２の絶縁膜とを備える。
【００１２】
本発明に係る半導体発光素子の製造方法は、半導体基板上に、第１導電型半導体層、活性層、第２導電型半導体層及びコンタクト層を順次積層して半導体積層構造を形成する工程と、前記半導体積層構造上にレジストを形成する工程と、前記レジストをマスクとして前記半導体積層構造をエッチングして前記半導体積層構造の上部にリッジ部を形成する工程と、前記レジスト及び前記半導体積層構造上に第１の絶縁膜及び単層密着層を順次形成する工程と、前記レジスト上の前記第１の絶縁膜及び前記単層密着層を前記レジストと共に除去するリフトオフ工程と、前記リフトオフ工程後に、前記リッジ部及び前記単層密着層の一部を覆い、前記リッジ部の前記コンタクト層に接続されたＰｄ電極を形成する工程とを備える。
【発明の効果】
【００１３】
本発明により、Ｐｄ電極の剥がれを防ぎつつ、密着層の応力を低減できる半導体発光素子及びこのような半導体発光素子を精度良く製造できる製造方法を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態に係る半導体発光素子を示す断面図である。
【図２】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図３】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図４】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図５】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図６】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図７】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図８】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図９】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図１０】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図１１】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図１２】本発明の実施の形態に係る半導体発光素子の変形例を示す断面図である。
【発明を実施するための形態】
【００１５】
本発明の実施の形態に係る半導体発光素子について図面を参照しながら説明する。図１は、本発明の実施の形態に係る半導体発光素子を示す断面図である。この半導体発光素子は、ダブルチャネル構造を有する窒化物半導体レーザである。
【００１６】
ｎ型ＧａＮ基板１０（半導体基板）上に、共振器構造を構成する半導体積層構造１２が形成されている。半導体積層構造１２は、ｎ型ＧａＮ基板１０上に順次積層されたｎ型ＡｌＧａＮクラッド１４（第１導電型半導体層）、ｎ型ＧａＮガイド層１６（第１導電型半導体層）、ＭＱＷ−ＩｎＧａＮ活性層１８（活性層）、ｐ型ＧａＮガイド層２０（第２導電型半導体層）、ｐ型ＡｌＧａＮクラッド層２２（第２導電型半導体層）、及びｐ型ＧａＮコンタクト層２４（コンタクト層）を有する。
【００１７】
半導体積層構造１２の上部に、電流狭窄構造としてリッジ部２６が形成されている。リッジ部２６はストライプ状の隆起部である。チャネル部２８はリッジ部２６に隣接し、リッジ部２６を両側から挟んでいる。チャネル部２８はリッジ部２６より低く形成されている。チャネル部２８の幅は１０μｍ程度である。チャネル部２８のリッジ部２６とは反対側にテラス部３０が隣接している。テラス部３０はチャネル部２８より高く形成された隆起部である。チャネル部２８はテラス部３０とリッジ部２６の間に溝部を形成する。このような構造はダブルチャネル構造と呼ばれ、ウエハプロセス時の均一性や組立時のワイヤボンド性、ダイボンド性に優れている。
【００１８】
ＳｉＯ２からなる第１の絶縁膜３２がチャネル部２８を覆っている。第１の絶縁膜３２はリッジ部２６及びテラス部３０上に開口を有する。第１の絶縁膜３２上に膜厚が３０ｎｍの単層密着層３４が形成されている。単層密着層３４はＴｉ層又はＣｒ層である。単層密着層３４は、チャネル部２８の第１の絶縁膜３２上だけでなく、リッジ部２６やテラス部３０の端部にかかる第１の絶縁膜３２上にも形成されている。
【００１９】
Ｐｄ電極３６がリッジ部２６及び単層密着層３４の一部を覆っている。Ｐｄ電極３６は、リッジ部２６においてｐ型ＧａＮコンタクト層２４に接し、チャネル部２８において単層密着層３４と接するように一体的に形成される。Ｐｄ電極３６は、ＭＱＷ−ＩｎＧａＮ活性層１８に給電を行うために、リッジ部２６のｐ型ＧａＮコンタクト層２４に電気的に接続されている。なお、Ｐｄ電極３６はチャネル部２８の全体には形成されず、リッジ部２６からリッジ部２６とテラス部３０との中間地点程度まで形成され、チャネル部２８の単層密着層３４上に形成された第２の絶縁膜３８とは重ならない。
【００２０】
ＳｉＯ２からなる第２の絶縁膜３８が、チャネル部２８内における単層密着層３４のＰｄ電極３６で覆われていない部分、及びテラス部３０の半導体積層構造１２を覆っている。ｎ型ＧａＮ基板１０の裏面にｎ電極４０が形成されている。ｎ電極４０は、ｎ型ＧａＮ基板１０と接するＴｉ膜とその上に積層されたＡｕ膜とを有する。
【００２１】
続いて本発明の実施の形態に係る半導体発光素子の製造方法について図面を参照しながら説明する。図２−１１は、本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。図３−１１において半導体積層構造１２の下方部分は省略する。
【００２２】
まず、図２に示すように、ｎ型ＧａＮ基板１０上に半導体積層構造１２を形成する。次に、リッジ部２６を形成する領域上に位置する第１のレジスト４２と、第１のレジストの外側に位置する第２のレジスト４４とを半導体積層構造１２上にフォトリソグラフィー法により形成する。第１及び第２のレジスト４２，４４をマスクとして半導体積層構造１２をエッチングして半導体積層構造１２の上部にそれぞれリッジ部２６及びテラス部３０を形成する。リッジ部２６上に第１のレジスト４２が配置され、テラス部３０上に第２のレジスト４４が配置されている。
【００２３】
次に、図３に示すように、第１及び第２のレジスト４２，４４及び半導体積層構造１２上に第１の絶縁膜３２を形成する。そして、図４に示すように、第１の絶縁膜３２上に単層密着層３４を蒸着又はスパッタリングにより形成する。第１の絶縁膜３２及び単層密着層３４はチャネル部２８を覆うように形成される。また、新たにフォトリソグラフィー法などを用いることなく、第１の絶縁膜３２上に単層密着層３４を精度良く配置できる。
【００２４】
次に、図５に示すように、第１及び第２のレジスト４２，４４上の第１の絶縁膜３２及び単層密着層３４を第１及び第２のレジスト４２，４４と共に除去するリフトオフを行う。リフトオフを行うと、リッジ部２６及びテラス部３０においてｐ型ＧａＮコンタクト層２４が露出する。
【００２５】
次に、図６に示すように、テラス部３０とチャネル部２８のテラス部３０側の側壁を覆うようにレジスト４６をフォトリソグラフィー法により形成する。そして、図７に示すように、ウェハ全面にＰｄ層４８を蒸着により形成する。ここで、Ｐｄ層４８は、リッジ部２６においてｐ型ＧａＮコンタクト層２４と接し、チャネル部２８においてリッジ部２６側で単層密着層３４と接しテラス部３０側でレジスト４６と接し、テラス部３０においてレジスト４６と接する。
【００２６】
次に、図８に示すように、レジスト４６上のＰｄ層４８をレジスト４６と共に除去するリフトオフを行う。これにより、リッジ部２６及び単層密着層３４の一部を覆うＰｄ電極３６を形成する。Ｐｄ電極３６は、リッジ部２６のｐ型ＧａＮコンタクト層２４に電気的に接続され、チャネル部２８においてリッジ部２６側の側壁及び溝底部の単層密着層３４と接する。
【００２７】
次に、図９に示すように、リッジ部２６及びチャネル部２８においてＰｄ電極３６を覆うレジスト５０をフォトリソグラフィー法により形成する。そして、図１０に示すように、ウェハ全面に第２の絶縁膜３８を形成する。第２の絶縁膜３８は、リッジ部２６においてレジスト５０上に、チャネル部２８においてレジスト５０上と単層密着層３４上に、テラス部３０において半導体積層構造１２上に存在する。
【００２８】
次に、図１１に示すように、レジスト５０上の第２の絶縁膜３８をレジスト５０と共に除去するリフトオフを行う。残された第２の絶縁膜３８は、単層密着層３４のＰｄ電極３６で覆われていない部分及びテラス部３０を覆い、Ｐｄ電極３６とは接触しない。
【００２９】
また、Ｐｄ電極３６を形成した後に、４００℃〜５５０℃程度の温度でシンター熱処理を行う。シンター熱処理により、リッジ部２６においてＰｄ電極３６とｐ型ＧａＮコンタクト層２４とのオーミック性コンタクトが得られ、さらに密着性が上がる。また、ｎ型ＧａＮ基板１０の裏面にｎ電極４０を形成する。以上の工程により本実施の形態に係る半導体発光素子が製造される。
【００３０】
本実施の形態に係る半導体発光素子では、Ｐｄ電極３６と第１の絶縁膜３２の間に単層密着層３４が存在する。単層密着層３４とＰｄ電極３６の界面において合金が形成され、Ｐｄ電極３６と第１の絶縁膜３２の密着性が向上する。よって、Ｐｄ電極３６の剥がれを防ぐことができる。なお、単層密着層３４と第２の絶縁膜３８が接するが、両者の密着性も良好である。
【００３１】
また、密着層として単層密着層３４を用いることで、多層密着層に比べて密着層の応力を低減できる。さらに、単層密着層３４がテラス部３０を覆わないことで密着層の面積が減るため、更に密着層の応力を低減できる。
【００３２】
また、密着層として単層密着層３４を用いることで、リフトオフにおいて密着層の形状異常等が発生しないため、密着層及びＰｄ電極の形状の精度が良い。特にダブルチャネル構造の場合、狭い溝領域に複数の層を形成する必要があるため効果が大きい。
【００３３】
また、半導体発光素子では端面以外の場所も動作中に高温となる場合がある。素子が一定温度以上にまで高温化すると特性の劣化や信頼性の劣化が起こることも考えられる。しかし、単層密着層が金属で形成されており放熱性が良好であるため、このような劣化等の問題を抑制できる。
【００３４】
また、本実施の形態に係る半導体発光素子の製造方法では、リッジ部２６及びテラス部３０を形成する際に用いた第１及び第２のレジスト４２，４４を第１の絶縁膜３２及び単層密着層３４のパターニングに転用する。これにより、従来のようにリッジ部のトップだけにレジストを形成する必要がなく、半導体発光素子を精度良く製造できる。
【００３５】
なお、本実施の形態に係る半導体発光素子はダブルチャネル構造を有するが、これに限らずテラス部３０が無くてもよい。図１２は、本発明の実施の形態に係る半導体発光素子の変形例を示す断面図である。テラス部３０が存在せず、半導体積層構造１２の上部にリッジ部２６と非リッジ部５２が形成されている。Ｐｄ電極３６と第１の絶縁膜３２の間に単層密着層３４が存在するため、Ｐｄ電極の剥がれを防ぐことができる。また、単層密着層３４を用いることで、多層密着層に比べて密着層の応力を低減できる。
【００３６】
また、本実施の形態ではＰｄ電極３６はＰｄ単層であるが、これに限らずｐ型ＧａＮコンタクト層２４に接するＰｄ層の上に他の材料を積層した構造でもよい。例えばＰｄ層上にＴａ層を積層した２層構造や、Ｐｄ層とＴａ層とＰｄ層を順次積層した３層構造にしてもよいし、更にその上に他の材料を積層してもよい。Ｐｄ／Ｔａの２層構造にした場合、Ｐｄ単層よりコンタクト抵抗を下げることができることが実験結果から確認されている。具体的には図１に示した構造においてＰｄ電極３６をＰｄ単層からＰｄ／Ｔａの２層構造にした場合には、コンタクト抵抗率が１桁から２桁下がった。また、Ｐｄ／Ｔａ／Ｐｄの３層構造にした場合には、Ｔａ表面の酸化を防止することができる。
【００３７】
また、本実施の形態では第１及び第２の絶縁膜３２，３８はＳｉＯ２からなるが、これに限らずＳｉＮ、ＳｉＯＮ、ＴＥＯＳ（Tetraethyl Orthosilicate）、ＺｒＯ２、ＴｉＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３、Ｎｂ２Ｏ５、Ｈｆ２Ｏ５、ＡｌＮなどでも良い。本実施の形態では単層密着層３４の膜厚は３０ｎｍであるが、これに限らず必要とする密着性などを考慮し適宜定めれば良い。
【００３８】
また、本実施の形態では窒化物半導体レーザに本発明を適用した場合について説明したが、Ｐｄ電極を用いる半導体発光素子であれば、ＧａＡｓなど他の材料を用いた半導体レーザや、ＬＥＤなどにも本発明を適用できる。
【符号の説明】
【００３９】
１０  ｎ型ＧａＮ基板（半導体基板）
１２  半導体積層構造
１４  ｎ型ＡｌＧａＮクラッド（第１導電型半導体層）
１６  ｎ型ＧａＮガイド層（第１導電型半導体層）
１８  ＭＱＷ−ＩｎＧａＮ活性層（活性層）
２０  ｐ型ＧａＮガイド層（第２導電型半導体層）
２２  ｐ型ＡｌＧａＮクラッド層（第２導電型半導体層）
２４  ｐ型ＧａＮコンタクト層（コンタクト層）
２６  リッジ部
２８  チャネル部
３０  テラス部
３２  第１の絶縁膜
３４  単層密着層
３６  Ｐｄ電極
３８  第２の絶縁膜
４２  第１のレジスト
４４  第２のレジスト
【図１】
2011165869.tif 000003
【図２】
2011165869.tif 000004
【図３】
2011165869.tif 000005
【図４】
2011165869.tif 000006
【図５】
2011165869.tif 000007
【図６】
2011165869.tif 000008
【図７】
2011165869.tif 000009
【図８】
2011165869.tif 000010
【図９】
2011165869.tif 000011
【図１０】
2011165869.tif 000012
【図１１】
2011165869.tif 000013
【図１２】
2011165869.tif 000014