(57)【要約】【課題】ＬＳＩ開発の設計、検証に必要なプロセスを削減し、短期間で高品質なＬＳＩの開発を行う。【解決手段】ＨＤＬ変換装置１０に入力されるアサーション記述ファイル２０からプロパティを抽出するアサーションプロパティ抽出部１１と、アサーション記述言語とハードウェア記述言語との変換に用いる変換情報を記憶したアサーション言語−ＨＤＬ言語変換データベース１３と、抽出したプロパティを変換情報に基づいて、ハードウェア記述言語の動作記述に変換し、該動作記述を含むＨＤＬファイル４０として出力するＨＤＬ変換部１２とを備える。【選択図】図３
2011081760.tif 000002
【特許請求の範囲】
【請求項１】
大規模集積回路開発における論理システムの検証に用いる情報処理装置であって、
該情報処理装置に入力されるアサーション記述ファイルからプロパティを抽出する抽出手段と、
アサーション記述言語とハードウェア記述言語との変換に用いる変換情報を記憶した記憶手段と、
前記抽出手段により抽出したプロパティを前記変換情報に基づいて、ハードウェア記述言語の動作記述に変換し、該動作記述を含むハードウェア記述言語ファイルとして出力する変換手段と
を備えることを特徴とする情報処理装置。
【請求項２】
前記抽出手段は、前記アサーション記述ファイルから検査対象となるモジュール名を抽出し、
前記変換手段は、前記モジュール名に基づいてハードウェア記述言語に変換することを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記抽出手段は、前記アサーション記述ファイルに指定されているレジスタまたはワイヤの信号のビット幅を抽出し、
前記変換手段は、前記信号のビット幅に基づいてハードウェア記述言語に変換することを特徴とする請求項１または２に記載の情報処理装置。
【請求項４】
前記抽出手段は、前記アサーション記述ファイルの階層構造を抽出し、
前記変換手段は、前記階層構造に基づいてハードウェア記述言語に変換することを特徴とする請求項１乃至３のいずれかに記載の情報処理装置。
【請求項５】
前記ハードウェア記述言語ファイルに、前記変換情報のうちのいずれの情報を用いて変換を行ったかを記述可能とするコメント挿入手段を備えたことを特徴とする請求項１乃至４のいずれかに記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置に関する。さらに詳述すると、大規模集積回路の設計に好適な情報処理装置に関する。
【背景技術】
【０００２】
大規模集積回路（Large Scale Integration：ＬＳＩ）は、ハードウェア記述言語（Hardware Description Language：ＨＤＬ）を用いて設計される。ＬＳＩの規模は年々増加しており、それに伴い論理システムの検証に費やす時間も増加し、問題となっている。このため、より効率的な検証手法の発案、実施が望まれている。
【０００３】
この論理システムの検証手法の一つとして、検証対象(Design Under Test：ＤＵＴ)の仕様に基づく回路動作を定義し、これに違反する動作が検出された場合に警告を発する仕組みとして、専用言語であるＰＳＬ（Property Specification Language:特性使用言語）等を用いたアサーション（表明）という手法が既に知られている。
【０００４】
特許文献１には、ＬＳＩ開発における検証効率を高める目的で、回路の仕様書を作成するときに使用した視覚的な状態遷移図、タイミングチャート、処理のシーケンス図等をもとにして、検証すべきプロパティを自動的にアサーション記述言語へ変換するアサーション生成システムが開示されている。なお、プロパティとは、検証対象の設計品に意図・期待される動作を定義する平叙文（プレーン・テキスト）であり、例えば、アービタ回路における要求信号と承認信号の受信や応答の関係を時系列制約で定義したり、時系列制約の正当状態や、禁止される回路仕様を定義したりするものである。
【０００５】
また、特許文献２には、ＬＳＩ開発における工数削減および設計品質を高める目的で、回路の仕様書を入力とし、半導体集積回路の最上位階層回路を作成するために必要とされる多数の設計工程を一元化する回路自動生成装置が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のＬＳＩ開発の設計、検証においては、「ＨＤＬ記述による設計作業」、「ＰＳＬによる検証内容記述作業」、「テストベンチ上で動作させる擬似的な外部接続デバイス（モデル）の作成作業」、「検証で発見された不具合（設計ミス）に対する回路修正作業」の各作業工程を行わなければならず、ＬＳＩ開発期間が長期に及ぶという問題があった。
【０００７】
これに対して、上記特許文献１に記載の「アサーション生成システム」では、ＬＳＩの仕様を作成するだけで機能検証に必要な環境を自動で生成することにより、また、特許文献２に記載の「回路自動生成装置」では、ＬＳＩの最上位階層回路を自動で生成することにより、ＬＳＩ開発における検証の信頼性を向上させ、工数を削減させることを実現している。しかしながら、上記特許文献１および特許文献２に記載の技術では、「検証で発見された不具合（設計ミス）に対する回路修正作業」に工数がかかるという問題は解消できていなかった。
【０００８】
そこで本発明は、ＬＳＩ開発において、従来、そのＬＳＩの仕様を元に手作業で行っていた「ＨＤＬ記述による設計作業」および「テストベンチ上で動作させる擬似的な外部接続デバイス(モデル)の作成作業」を、検証用言語で記述されたアサーションから生成することにより、ＬＳＩ開発の設計、検証に必要なプロセスを削減し、短期間で高品質なＬＳＩの開発を可能とする情報処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
かかる目的を達成するため、請求項１に記載の情報処理装置は、大規模集積回路開発における論理システムの検証に用いる情報処理装置であって、該情報処理装置に入力されるアサーション記述ファイルからプロパティを抽出する抽出手段と、アサーション記述言語とハードウェア記述言語との変換に用いる変換情報を記憶した記憶手段と、抽出手段により抽出したプロパティを変換情報に基づいて、ハードウェア記述言語の動作記述に変換し、該動作記述を含むハードウェア記述言語ファイルとして出力する変換手段とを備えるものである。
【００１０】
また、請求項２に記載の発明は、請求項１に記載の情報処理装置において、抽出手段は、アサーション記述ファイルから検査対象となるモジュール名を抽出し、変換手段は、モジュール名に基づいてハードウェア記述言語に変換するものである。
【００１１】
また、請求項３に記載の発明は、請求項１または２に記載の情報処理装置において、抽出手段は、アサーション記述ファイルに指定されているレジスタまたはワイヤの信号のビット幅を抽出し、変換手段は、信号のビット幅に基づいてハードウェア記述言語に変換するものである。
【００１２】
また、請求項４に記載の発明は、請求項１乃至３のいずれかに記載の情報処理装置において、抽出手段は、アサーション記述ファイルの階層構造を抽出し、変換手段は、階層構造に基づいてハードウェア記述言語に変換するものである。
【００１３】
また、請求項５に記載の発明は、請求項１乃至４のいずれかに記載の情報処理装置において、ハードウェア記述言語ファイルに、変換情報のうちのいずれの情報を用いて変換を行ったかを記述可能とするコメント挿入手段を備えたものである。
【発明の効果】
【００１４】
本発明によれば、ＬＳＩ開発の設計、検証に必要なプロセスを削減し、短期間で高品質なＬＳＩの開発が可能となる。
【図面の簡単な説明】
【００１５】
【図１】従来の論理システム検証のプロセスの一例を示す模式図である。
【図２】本実施形態に係る情報処理装置を用いた論理システム検証のプロセス一例を示す模式図である。
【図３】本実施形態に係る情報処理装置の機能ブロック図の一例である。
【図４】変換前のアサーション記述ファイルの一例である。
【図５】変換後のＨＤＬファイルの動作記述部の一例である。
【図６】アサーション言語−ＨＤＬ言語変換データベース内に格納されているアサーション言語−ＨＤＬ言語変換情報の一例である。
【図７】ＨＤＬ構造ファイルの一例である。
【図８】変換後のＨＤＬファイルの一例である。
【図９】変換前のアサーション記述ファイルの他の例である。
【図１０】変換後のＨＤＬファイルの他の例である。
【図１１】アサーション言語−ＨＤＬ言語変換データベース内に格納されているアサーション言語−ＨＤＬ言語変換情報の他の例である。
【図１２】変換前のアサーション記述ファイルの他の例である。
【図１３】変換後のＨＤＬファイルの他の例である。
【図１４】変換後のＨＤＬファイルの他の例である。
【図１５】アサーション記述言語における関数的表現とその意味との対応例である。
【図１６】変換前のアサーション記述ファイルの他の例である。
【図１７】図１６に示すアサーション記述ファイルに基づいて変換されたＨＤＬファイルの他の例である。
【図１８】エラー通知手段によるエラー要因検出の説明図である。
【図１９】論理性判断手段によるエラー要因検出の説明図である。
【図２０】グラフィカルデータの一例である。
【図２１】図２０に示すグラフィカルデータに基づいて作成されたＨＤＬ構造ファイルの一例である。
【図２２】変換前のアサーション記述ファイルの他の例である。
【図２３】図２２に示すアサーション記述ファイルに基づいて変換されたＨＤＬファイルの一例である。
【発明を実施するための形態】
【００１６】
以下、本発明に係る構成を図１から図２３に示す実施の形態に基づいて詳細に説明する。
【００１７】
本実施形態に係る情報処理装置（ＨＤＬ変換装置１０）は、ＬＳＩ開発におけるＨＤＬ設計、アサーションを用いた検証に際し、該情報処理装置に入力されるアサーション記述ファイル２０からプロパティを抽出する抽出手段（アサーションプロパティ抽出部１１）と、アサーション記述言語とハードウェア記述言語との変換に用いる変換情報を記憶した記憶手段（アサーション言語−ＨＤＬ言語変換データベース１３）と、抽出手段により抽出したプロパティを変換情報に基づいて、ハードウェア記述言語の動作記述に変換し、該動作記述を含むハードウェア記述言語ファイル（ＨＤＬファイル４０）として出力する変換手段（ＨＤＬ変換部１２）とを備えることにより、ＬＳＩ開発において従来、手作業で行われていた項目である「ＨＤＬ記述による設計作業」および「テストベンチ上で動作させる擬似的な外部接続デバイス(モデル)の作成作業」を、検証用言語で記述されたアサーションを用いてＨＤＬを生成するものである。なお、上記特許文献１に記載の技術を用いることによりＬＳＩの仕様を作成するだけで機能検証に必要な環境を生成することができる。
【００１８】
（ＬＳＩ設計、検証プロセス）
先ず、本実施形態との対比のため図１に従来のＬＳＩ開発における設計、検証プロセスの模式図を示す。以下、図１を用いて従来の設計、検証プロセスを説明する。
【００１９】
先ず、開発するＬＳＩの仕様を作成する（仕様作成：Ｓ９０１）。次に、Ｓ９０１で作成されたＬＳＩ仕様を用いて、ＨＤＬによる設計（ＨＤＬ作成：Ｓ９０２）および外部接続デバイスの作成（接続モデル作成：Ｓ９０４）を行う。ここで、ＨＤＬ作成（Ｓ９０２）および接続モデル作成（Ｓ９０４）は手動によるものである。また、Ｓ９０１で作成されたＬＳＩ仕様を用いて、アサーション記述の作成（アサーション記述：Ｓ９０３）を行う。なお、アサーション記述（Ｓ９０３）は、手動、自動を問わない。
【００２０】
次に、Ｓ９０２で作成されたＨＤＬと、Ｓ９０３で作成されたアサーション記述と、Ｓ９０４で作成された接続モデルと、別途作成されたテストシナリオ（Ｓ９０５）を用いてシミュレーション検証を行う（Ｓ９０６）。
【００２１】
シミュレーション検証（Ｓ９０６）において、設計ミスが発見された場合は、仕様の修正（Ｓ９０１へ戻る）およびＨＤＬの修正（Ｓ９０２へ戻る）を行う。また、検証ミスが発見された場合は、アサーション記述の修正（Ｓ９０３へ戻る）および／または接続モデルの修正（Ｓ９０４へ戻る）を行う。一方、設計ミス、検証ミスが発見されなくなれば検証終了（Ｓ９０７）となる。
【００２２】
次に、図２に本実施形態に係る情報処理装置によるＬＳＩ開発における設計、検証プロセスの模式図を示す。以下、図２を用いて本実施形態における設計、検証プロセスを説明する。
【００２３】
先ず、開発するＬＳＩの仕様を作成する（仕様作成：Ｓ１０１）。次に、Ｓ１０１で作成されたＬＳＩ仕様を用いて、アサーション記述の作成（アサーション記述：Ｓ１０３）を行う。なお、アサーション記述（Ｓ１０３）は、手動、自動を問わない。
【００２４】
次に、Ｓ１０３で作成されたアサーション記述を用いて、ＨＤＬによる設計（ＨＤＬ作成：Ｓ１０２）および外部接続デバイスの作成（接続モデル作成：Ｓ１０４）を自動作成する。
【００２５】
次に、Ｓ１０２で作成されたＨＤＬと、Ｓ１０３で作成されたアサーション記述と、Ｓ１０４で作成された接続モデルと、別途作成されたテストシナリオ（Ｓ１０５）を用いてシミュレーション検証を行う（Ｓ１０６）。
【００２６】
シミュレーション検証（Ｓ１０６）において、設計ミスが発見された場合は、仕様の修正（Ｓ１０１へ戻る）のみを行ってから、アサーション記述と、ＨＤＬと、接続モデルを作成する（Ｓ１０３，Ｓ１０２，Ｓ１０４）。一方、設計ミス、検証ミスが発見されなくなれば検証終了（Ｓ９０７）となる。
【００２７】
（情報処理装置の構成および動作）
本実施形態に係る情報処理装置の機能ブロック図の一例を図３に示す。以下、図３を用いてその動作を説明する。図３に示す情報処理装置は、アサーション記述ファイル２０をＨＤＬファイル４０に変換するＨＤＬ変換装置１０である。なお、ＨＤＬ変換装置１０のハードウェアとしては、公知のパーソナルコンピュータ等を用いることができ、データを入力するための入力部と、ディスプレイなどの表示部と、データ通信を行うための通信部と、装置全体の制御を司る制御手段としてのＣＰＵと、ＣＰＵのワークエリアとして使用されるＲＡＭと、ＣＰＵを動作させるための各種プログラム、データ等を記憶した記録装置（ＨＤＤ）、記録媒体のデータのリード／ライトを行う記録媒体ドライブ装置等を備えるものである。また、以下に詳細に説明する抽出手段、変換手段、コメント挿入手段、関数実行手段、エラー通知手段、論理性判断手段、グラフィカル情報変換手段、信号変換手段の各手段は、ＨＤＬ変換装置１０のＣＰＵ、ＲＡＭ、記憶装置（ＨＤＤ）等が協働して実現される。
【００２８】
先ず、ＨＤＬ変換装置１０にアサーション記述ファイル２０及びＨＤＬ構造ファイル３０が与えられる。ここで、ＨＤＬ構造ファイル３０には、少なくとも「モジュールのインスタンス構成」、「レジスタ名およびそのビット長」、「ワイヤ名及びそのビット長」等の情報のうちいずれか（すべてでもよい）および「モジュール間における接続信号と入出力」の情報が含まれる。
【００２９】
ＨＤＬ変換装置１０のアサーションプロパティ抽出部１１は、アサーション記述ファイル２０中のプロパティを抽出し、ＨＤＬ変換部１２へその情報を伝える。また、ＨＤＬ変換装置１０のＨＤＬ変換部１２は、アサーションプロパティ抽出部１１で抽出されたプロパティをアサーション言語−ＨＤＬ言語変換データベース１３を参照して動作情報（ＨＤＬによる動作記述、ＨＤＬ記述ともいう）に変換する。さらに、ＨＤＬ変換部１２は、ＨＤＬ構造ファイル３０および動作情報に基づいてＨＤＬファイル４０を生成するものである。
【００３０】
以下、具体例を示して本実施形態に係るＨＤＬ変換装置１０の動作例について説明する。図４にＰＳＬで記述された変換前のアサーション記述ファイル２０、図５に図４に示したアサーション記述ファイル２０をＨＤＬ変換装置１０により、Ｖｅｒｉｌｏｇ−ＨＤＬに変換した動作記述部（ＨＤＬファイル４０の一部）を示す。なお、図中のＡ,Ｂ,Ｃ,Ｄ,Ｅ,Ｆ,Ｇは、「レジスタ名とその値」、「ワイヤ名とその値」、「信号名とその変化タイミング」、「イベント」などのいずれかの条件、動作を示す。
【００３１】
また、図６にアサーション言語−ＨＤＬ言語変換データベース１３内に格納されているアサーション言語−ＨＤＬ言語変換情報（変換情報）１４の一例を示す。図６に示すように、アサーション言語−ＨＤＬ言語変換情報１４は、この部分に条件の式を抽出し、自動変換するための「優先順位」、「テーブル情報」を保持しており、優先順位の高い条件を変換に用いるものである。なお、優先順位は、ユーザにより任意に設定が可能なものである。
【００３２】
また、図７にＨＤＬ変換装置１０に与えるＨＤＬ構造ファイル３０の一例を示す。ＨＤＬ構造ファイル３０は、図７に示すように「モジュール名」、「レジスタ・ワイヤ名」、「ビット幅」、「モジュール構成情報」等を含んでいる。なお、図７に示す例に限られるものではなく、レジスタ・ワイヤやインスタンスされている下位モジュール数は可変である。
【００３３】
次に、図８にＨＤＬ変換装置１０に図４に示したアサーション記述ファイル２０と、図７に示したＨＤＬ構造ファイル３０を与えたときの出力ファイル（ＨＤＬファイル４０）を示す。ＨＤＬファイル４０は、ＨＤＬ構造ファイル３０（図７）より変換されたモジュール構成記述とアサーション記述ファイル２０（図４）より変換された動作記述部（図５）により構成される。
【００３４】
ここでＨＤＬ構造ファイル３０に「検査対象であるモジュール名」が含まれていないときは、アサーション記述ファイル２０より抽出を行い、これを自動的に生成することができる。図９及び図１０にアサーション記述ファイル２０からＨＤＬのモジュール名を変換した例を示す。
【００３５】
図９及び図１０に示すように、抽出手段は、プロパティ以外のモジュール構造もアサーション記述ファイル２０より抽出してＨＤＬ記述に変換することができる。このようにすることにより、ＨＤＬ構造ファイル３０の記述内に予め人手によりモジュール名を記載する必要がなくなる。よって、人的ミスも減らすことができるため、設計品質の向上を図ることができ、かつ、工数の削減が可能となる。
【００３６】
また、ＨＤＬ構造ファイル３０に「レジスタ名およびそのビット長」、「ワイヤ名及びそのビット長」が含まれていないときは、アサーション記述ファイル２０より抽出を行い、これを自動的に生成することができる。図１１にアサーション記述ファイル２０内のプロパティ等に設定されている情報からレジスタ、またはワイヤのビット長を予測し、変換するためのアサーション言語―ＨＤＬ言語変換情報１４の一例を示す。なお、図１１は「ａ」という信号が１６ｂｉｔの時の例であり、優先順位の高い因子を用いて変換がされる。なお、優先順位はユーザによって任意に設定できる。
【００３７】
このようにすることにより、ＨＤＬ構造ファイル３０の記述内に予め人手により信号のビット数を記載する必要がなくなる。よって、人的ミスも減らすことができるため、設計品質の向上を図ることができ、かつ、工数の削減が可能となる。
【００３８】
ここで、ＰＳＬにおいては、モジュールの下位にモジュールがインスタンスされている場合は、“上位モジュール名.下位モジュール名”と記載し、また、下位モジュール内の信号を記載する場合は、上位モジュールにインスタンスされたアサーションファイル内で“下位モジュール名.信号名”と記載する。
【００３９】
このことから、ＨＤＬ構造ファイル３０に「モジュールのインスタンス構成」が含まれていないときは、アサーション記述ファイル２０より抽出を行い、これを自動的に生成することができる。図１２および図１３にモジュール内にインスタンスされ、階層構造となっているアサーション記述ファイル２０のＨＤＬファイル４０への変換例を示す。
【００４０】
図１２および図１３に示すように、アサーション内で階層構造となっている信号においては階層構造となっていることをアサーション抽出時に認知し、ＨＤＬ変換時にインスタンス記述を行い、ファイルを複数作成するものである。
【００４１】
このようにすることにより、ＨＤＬ構造ファイル３０の記述内に予め人手によりモジュールの階層構造を記載する必要がなくなる。よって、人的ミスも減らすことができるため、設計品質の向上を図ることができ、かつ、工数の削減が可能となる。
【００４２】
（その他の実施形態）
以下、本発明に係る情報処理装置のその他の実施の形態について説明する。なお、上述の実施の形態と同様の点についての説明は省略する。
【００４３】
本実施形態の情報処理装置は、コメント挿入手段を備えることも好ましい。即ち、図１４に示すように、変換後のＨＤＬファイル４０の記述内に、アサーション言語−ＨＤＬ言語変換データベース１３に格納されているアサーション言語−ＨＤＬ言語変換情報１４のいずれの情報を用いて変換を行ったか等をユーザによりコメント（言語変換情報）として記述可能とすることが好ましい。なお、図１４中の「言語変換情報」は、変換前の言語情報、変換後の言語情報、使用した変換情報テーブル名、使用した変換情報テーブルの該当情報が記載されている行の値等の情報を含めたものをいう。また、コメントの記述は、例えば、入力部からすることができる。
【００４４】
このように、さらにコメント挿入手段を備えることにより、ＨＤＬ構造ファイル３０の記述内で使用された変換情報の確認ができるため、設計の品質が向上し、手戻りによる工数の削減が可能となる。
【００４５】
また、本実施形態の情報処理装置は、与えられたアサーション記述ファイル２０からアサーション記述の関数的表現を抽出して、連続的動作が可能なＨＤＬ記述を生成する関数実行手段を備えることも好ましい。
【００４６】
図１５にアサーション記述と当該アサーション記述の意味との対応例を示す。アサーション記述では、図１５に示すような複雑な動作の関数的表現が可能である。
【００４７】
そこで、関数実行手段は、図１５に示すような関数的表現をアサーション言語−ＨＤＬ言語変換データベース１３に格納されているアサーション言語−ＨＤＬ言語変換情報１４を用いて、図１６に示すようなアサーション記述ファイル２０から抽出を行い、図１７に示すような複雑な動作を行うＨＤＬ記述に変換を行うものである。
【００４８】
図１６および図１７に示す例では、“ｐｒｏｐｅｒｔｙ１”ではＢがアサートした次のクロックでＣがアサートし、さらに次のクロックでＤがアサートすることを示しており、連続的な動作を記述している。また、“ｐｒｏｐｅｒｔｙ２”では、不定値ならば１を返す(アサートする)記述である“ｉｓｕｎｋｎｏｗｎ”（図１５参照）を用いている。
【００４９】
このように、さらに関数実行手段を備えることにより、アサーションで記述可能な関数的表現をＨＤＬの自動生成に用いて、より精度の高いＨＤＬ記述を作成することが可能となる。よって、より複雑な動作を実行可能なＬＳＩの設計を可能とし、ＬＳＩの品質向上を図ることができる。
【００５０】
また、本実施形態の情報処理装置は、アサーション言語−ＨＤＬ言語変換データベース１３上から情報の抽出ができない場合（即ち、エラーの場合）にユーザに通知するエラー通知手段を備えることも好ましい。
【００５１】
図１８に示すように、アサーションプロパティ抽出部１１で抽出されたアサーション記述１５はＨＤＬ変換部１２に送られ、アサーション言語−ＨＤＬ言語変換データベース１３から該当するアサーション言語−ＨＤＬ言語変換情報１４を検索、抽出するが、同一記述の変換情報が無く、変換情報の抽出が不可能な場合、エラー通知手段は、ディスプレイなどの表示部に、エラーである旨および該当するアサーション記述を表示し、ユーザに変換不可である旨を通知するものである。なお、表示部への表示に替えて、または、これに併せてスピーカからの音声出力、プリンタからの印字等により、ユーザへの通知を行うこととしても良い。
【００５２】
このように、さらにエラー通知手段を備えることにより、ＨＤＬ生成時のエラー内容を検出することができ、ユーザにＨＤＬファイル４０の生成が完了できない旨の通知およびエラー箇所を認識させることができる。よって、エラーが後工程まで残らずＬＳＩの品質向上を図ることができる。また、手戻りによる工数などを削減することができる。
【００５３】
また、本実施形態の情報処理装置は、アサーション記述ファイル２０からＨＤＬファイル４０への変換に際し、アサーション記述された内容の論理性を判断し、その判断結果、例えば論理的に誤っている動作である可能性が高い場合をエラーとしてユーザに通知する論理性判断手段を備えることも好ましい。具体的には、例えば、装置内である信号に対し使用したアサーション言語-ＨＤＬ言語変換情報１４を保持しておき、全く同じ条件が複数回使用されたとき、論理的に誤っている動作であるとしてエラーとするものである。
【００５４】
図１９に論理性判断手段の動作例であって、誤って同じ信号に対し同じ条件で異なる値を入力する記述を行った場合の例を示す。論理性判断手段は、例えば、図１９に示すように、同じ信号、同じ条件に対して同じアサーション-ＨＤＬ変換情報が複数回使用されたことを認識しエラーとしてユーザに通知する。
【００５５】
このように、さらに論理性判断手段を備えることにより、生成したＨＤＬにおいて動作不具合が発生する要因を容易に認識、解析することができる。よって、エラーが後工程まで残らずＬＳＩの品質向上を図ることができる。また、手戻りによる工数などを削減することができる。
【００５６】
また、本実施形態の情報処理装置は、アサーション記述ファイル２０からＨＤＬファイル４０への変換に際し、グラフィカルエディタ（ＣＡＤなど）により作成されたグラフィカルデータ５０をＨＤＬ構造ファイル３０として用いることを可能とするグラフィカル情報変換手段を備えることも好ましい。
【００５７】
図２０及び図２１にグラフィカル情報変換手段の動作例を示す。図２１に示すＨＤＬ構造ファイル３０は、図２０に示すグラフィカルデータ５０に基づいて作成されるＨＤＬ構造ファイル３０の一例である。
【００５８】
このように、さらにグラフィカル情報変換手段を備えることにより、視覚的情報をＨＤＬ生成に用いることができ、ユーザは、容易にＨＤＬ構造をイメージすることができる。よって、エラーが後工程まで残らずＬＳＩの品質向上を図ることができる。また、手戻りによる工数などを削減することができる。
【００５９】
また、本実施形態の情報処理装置は、上述したようなアサーション記述におけるサンプリングを用いた順序的動作に加えて、信号を直接接続する組み合わせ的動作を含むＨＤＬ記述への変換を行う信号変換手段を備えることも好ましい。
【００６０】
ここで、ＰＳＬを初めとするアサーション言語においてはプロパティ内である条件を示し、その条件になったときのレジスタ、信号の状態を検証するものでありサンプリングを用いた順序的動作を主としている。したがって、ＰＳＬではサンプリング定義(例えば、@posedge A、default clock = posedge Aなど)を行わない場合、アサーションをシミュレートさせる単位時間毎にサンプリングを行い、プロパティをチェックすることが必要となる。
【００６１】
そこで、信号変換手段は、サンプリング定義されていないアサーション記述の場合、例えば、Ｖｅｒｉｌｏｇ−ＨＤＬであればalways @*、assign文などを用いることにより、サンプリングを用いた順序的動作だけでなく、信号を直接接続する組み合わせ的動作を含むＨＤＬ記述への変換を行うものである。
【００６２】
このように、さらに信号変換手段を備えることにより、より自由度の高いＬＳＩ設計を行うことができ、ＬＳＩの設計品質を向上させることができる。
【００６３】
尚、上述の実施形態は本発明の好適な実施の例ではあるがこれに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変形実施可能である。
【００６４】
例えば、上記実施形態では、変換前の情報としてＰＳＬでのアサーション記述を例に説明したが、他のアサーション記述に適用することも可能である。また、同じく変換後の情報としてＶｅｒｉｌｏｇ−ＨＤＬ（ヴェリログ）でのハードウェア記述言語での記述例について説明したが、ＶＨＤＬ（VHSIC（Very High Speed Integrated Circuits）Hardware Description Language)等の他のハードウェア記述言語に適用することも可能である。
【００６５】
また、以上説明した情報処理装置によるアサーション記述に基づくＨＤＬへの変換制御は、プログラム（情報処理プログラム）で実行することもできる。当該情報処理プログラムは、例えば、情報処理装置の記憶媒体に記憶する構成とすることが好ましい。また、情報処理プログラムを情報処理装置で実行可能に記録した記録媒体（情報処理プログラムを記録した記録媒体）の態様にも適用される。
【符号の説明】
【００６６】
１０  ＨＤＬ変換装置（情報処理装置）
１１  アサーションプロパティ抽出部（抽出手段）
１２  ＨＤＬ変換部（変換手段）
１３  アサーション言語−ＨＤＬ言語変換データベース（記憶手段）
１４  アサーション言語−ＨＤＬ言語変換情報
１５  抽出されたアサーション記述
２０  アサーション記述ファイル
３０  ＨＤＬ構造ファイル
４０  ＨＤＬファイル
５０  グラフィカルデータ
【先行技術文献】
【特許文献】
【００６７】
【特許文献１】特開２００６‐９９５１８号公報
【特許文献２】特開２００６‐２８５９４７号公報
【図１】
2011081760.tif 000003
【図２】
2011081760.tif 000004
【図３】
2011081760.tif 000005
【図４】
2011081760.tif 000006
【図５】
2011081760.tif 000007
【図６】
2011081760.tif 000008
【図７】
2011081760.tif 000009
【図８】
2011081760.tif 000010
【図９】
2011081760.tif 000011
【図１０】
2011081760.tif 000012
【図１１】
2011081760.tif 000013
【図１２】
2011081760.tif 000014
【図１３】
2011081760.tif 000015
【図１４】
2011081760.tif 000016
【図１５】
2011081760.tif 000017
【図１６】
2011081760.tif 000018
【図１７】
2011081760.tif 000019
【図１８】
2011081760.tif 000020
【図１９】
2011081760.tif 000021
【図２０】
2011081760.tif 000022
【図２１】
2011081760.tif 000023
【図２２】
2011081760.tif 000024
【図２３】
2011081760.tif 000025