(57)【要約】【課題】スイッチング素子のオン、オフのデューティが一定のままキャリア周期が変化する場合に発生する損失増大などを回避することが可能なＺソース昇圧回路を提供することを目的とする。【解決手段】Ｚソース回路１１と、スイッチング素子１３〜１８を備えてＺソース昇圧回路１を構成し、キャリア周期が長くなると1キャリア周期当たりの短絡回数が増えるように、又は、キャリア周期が長くなっても1キャリア周期当たりの短絡回数を増やさずにキャリア周期が最も長くなるときの短絡回数がキャリア周期が最も短くなるときの短絡回数よりも多くなるように、1キャリア周期当たりの短絡回数を設定し、その1キャリア周期当たりの短絡回数になるようにスイッチング素子１３〜１８のオン、オフを制御する。【選択図】図１
2011160617.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の正極側に接続された第１リアクトルと、前記直流電源の負極側に接続された第２リアクトルと、前記第１リアクトルの入力側と前記第２リアクトルの出力側との間に設けられる第１コンデンサと、前記第１リアクトルの出力側と前記第２リアクトルの入力側との間に設けられる第２コンデンサとを備えたＺソース回路と、
スイッチング素子を備え、そのスイッチング素子がオンすることにより前記Ｚソース回路の出力側を短絡させるスイッチング回路と、
キャリア周期を設定するキャリア周期設定部と、
前記キャリア周期設定部により設定されたキャリア周期が長くなると1キャリア周期当たりの短絡回数が増えるように、又は、前記キャリア周期設定部により設定されたキャリア周期が長くなっても1キャリア周期当たりの短絡回数を増やさずに前記キャリア周期設定部により設定されるキャリア周期が最も長くなるときの短絡回数が、前記キャリア周期設定部により設定されるキャリア周期が最も短くなるときの短絡回数よりも多くなるように、1キャリア周期当たりの短絡回数を設定する短絡回数設定部と、
前記短絡回数設定部により設定された1キャリア周期当たりの短絡回数になるように前記スイッチング素子のオン、オフを制御する制御手段と、
を備えるＺソース昇圧回路。
【請求項２】
前記制御手段は、前記Ｚソース回路の出力側の各短絡時間が互いに全て同じ長さになるように前記スイッチング素子のオン、オフの制御を行うＺソース昇圧回路。
【請求項３】
請求項１又は請求項２に記載のＺソース昇圧回路であって、
前記制御手段は、前記スイッチング素子のオン、オフのデューティが一定のまま、前記短絡回数設定部により設定された１キャリア周期当たりの短絡回数になるように前記スイッチング素子のオン、オフを制御するＺソース昇圧回路。
【請求項４】
請求項３に記載のＺソース昇圧回路であって、
前記短絡回数設定部は、前記短絡回数が前記キャリア周期に対して定数が１の比例関係となるように前記短絡回数を設定するＺソース昇圧回路。
【請求項５】
請求項１〜請求項４の何れか１項に記載のＺソース昇圧回路であって、
前記スイッチング回路は、複数のスイッチング素子を備え、それらスイッチング素子がそれぞれオン、オフすることにより、前記Ｚソース回路の出力を交流に変換するインバータ回路である
Ｚソース昇圧回路。
【請求項６】
請求項１〜５の何れか１項に記載のＺソース昇圧回路であって、
前記第１リアクトル及び前記第２リアクトルはコアを共有する
Ｚソース昇圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源の正極側及び負極側にそれぞれリアクトル及びコンデンサが接続され、直流電源の電圧を昇圧するＺソース昇圧回路に関する。
【背景技術】
【０００２】
図１４は、既存のＺソース昇圧回路を示す図である。
図１４に示すＺソース昇圧回路１０は、Ｚソース回路１１と、そのＺソース回路１１の出力側に接続されるインバータ回路１２とを備えて構成されている。
【０００３】
インバータ回路１２は、スイッチング素子１３〜１８と、それらスイッチング素子１３〜１８にそれぞれ逆並列接続されるフリーホイールダイオード１９〜２４とを備えて構成されている。スイッチング素子１３、１４は互いに直列接続され、インバータ回路１２のＵ相の上下アームを構成している。スイッチング素子１５、１６は互いに直列接続され、インバータ回路１２のＶ相の上下アームを構成している。スイッチング素子１７、１８は互いに直列接続され、インバータ回路１２のＷ相の上下アームを構成している。各相に互いに位相が１２０度ずつ異なる電圧が供給されるようにスイッチング素子１３〜１８のそれぞれのオン、オフがＰＷＭ制御されることにより、インバータ回路１２の出力側に接続される３相モータ２５が駆動される。
【０００４】
Ｚソース回路１１は、直流電源２６の正極側に接続されたリアクトル２７と、直流電源２６の負極側に接続されたリアクトル２８と、リアクトル２７の入力側とリアクトル２８の出力側との間に設けられるコンデンサ２９と、リアクトル２７の出力側とリアクトル２８の入力側との間に設けられるコンデンサ３０と、リアクトル２７と直流電源２６の正極側との間に設けられるフリーホイールダイオード３１とを備えて構成されている。スイッチング素子１３〜１８がそれぞれ指令値とキャリア（基準三角波）との比較によるＰＷＭ制御でオン、オフするインバータ動作からＵ相、Ｖ相、及びＷ相のうちの何れかの相の各スイッチング素子が共にオンする短絡動作になると、コンデンサ２９、３０がそれぞれ放電され、リアクトル２７、２８それぞれにエネルギーが蓄積される。次に、短絡していた相のどちらか一方のスイッチング素子がオフしてインバータ動作に戻ると、リアクトル２７、２８それぞれに蓄積されていたエネルギーが放出され、コンデンサ２９、３０がそれぞれ充電される。これにより、直流電源２６の電圧が昇圧され、インバータ回路１２に出力される。
【０００５】
このように構成されるＺソース昇圧回路１０は、インバータ回路１２を構成するスイッチング素子の他に昇圧用のスイッチング素子を備えていない分、スイッチング損失を低減することができ、高出力及び高効率を実現することができる。
【０００６】
ところで、上述のように構成されるＺソース昇圧回路１０において、出力電圧の低下を抑えるために、ゼロ電圧ベクトル期間であるキャリアの山又は谷で短絡動作を行うものがある（例えば、特許文献１参照）。
【０００７】
また、上述のように構成されるＺソース昇圧回路１０において、コンデンサ２９、３０それぞれにかかるリップル電圧を低減して３相モータ２５の駆動制御の精度を向上させるために、キャリアの山又は谷での短絡動作時に検出されるコンデンサ２９、３０の電圧の移動平均に基づいてインバータ回路１２の動作制御を行うものがある（例えば、特許文献２参照）。
【０００８】
また、上述のように構成されるＺソース昇圧回路１０において、電圧ベクトルの切り替え時で短絡動作を行うものがある（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−１４１９８９号公報
【特許文献２】米国特許出願公開第２００３／０２３１５１８号明細書
【特許文献３】特開２００８−２９５２５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述のように構成されるＺソース昇圧回路１０において、インバータ回路１２に発生する損失や３相モータ２５の駆動制御性の観点から３相モータ２５の回転数やトルクなどに合わせてスイッチング素子１３〜１８のオン、オフのデューティ一定のままキャリア周波数を変化させると、リアクトル２７、２８における損失（銅損）の増大や３相モータ２５の制御性の悪化という問題が発生する。
【００１１】
例えば、スイッチング素子１３〜１８のオン、オフのデューティは一定のままキャリア周波数が低くなる場合、すなわち、スイッチング素子１３〜１８のオン、オフのデューティが一定のままキャリア周期が長くなる場合、リアクトル２７、２８にそれぞれエネルギーが蓄積される時間やリアクトル２７、２８からそれぞれエネルギーが放出される時間が長くなるため、リアクトル２７、２８にそれぞれ流れる電流ＩＬの変化が大きくなる。例えば、図１５に示すように１キャリア周期Ｔｃが２倍になる場合では、リアクトル２７、２８にそれぞれ流れるリップル電流Ｉｒｒも２倍になる。このように、リアクトル２７、２８にそれぞれ流れる電流ＩＬの変化が大きくなるため、リアクトル２７、２８に生じる損失が増大してしまうという問題やフリーホイールダイオード３１によりリアクトル２７、２８の電流が零に停滞する不連続電流モードになり、出力電圧・昇圧電圧制御性が悪化するという問題がある。
【００１２】
また、例えば、スイッチング素子１３〜１８のオン、オフのデューティは一定のままキャリア周波数が高くなる場合、すなわち、スイッチング素子１３〜１８のオン、オフのデューティは一定のままキャリア周期が短くなる場合、単位時間当りの短絡回数が増加するため、スイッチング損失が増大するという問題がある。
【００１３】
そこで、本発明では、キャリア周期が変化する場合に発生する損失増大などを回避することが可能なＺソース昇圧回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明のＺソース昇圧回路は、直流電源の正極側に接続された第１リアクトルと、前記直流電源の負極側に接続された第２リアクトルと、前記第１リアクトルの入力側と前記第２リアクトルの出力側との間に設けられる第１コンデンサと、前記第１リアクトルの出力側と前記第２リアクトルの入力側との間に設けられる第２コンデンサとを備えたＺソース回路と、スイッチング素子を備え、そのスイッチング素子がオンすることにより前記Ｚソース回路の出力側を短絡させるスイッチング回路と、キャリア周期を設定するキャリア周期設定部と、前記キャリア周期設定部により設定されたキャリア周期が長くなると1キャリア周期当たりの短絡回数が増えるように、又は、前記キャリア周期設定部により設定されたキャリア周期が長くなっても1キャリア周期当たりの短絡回数を増やさずに前記キャリア周期設定部により設定されるキャリア周期が最も長くなるときの短絡回数が、前記キャリア周期設定部により設定されるキャリア周期が最も短くなるときの短絡回数よりも多くなるように、1キャリア周期当たりの短絡回数を設定する短絡回数設定部と、前記短絡回数設定部により設定された1キャリア周期当たりの短絡回数になるように前記スイッチング素子のオン、オフを制御する制御手段とを備える。
【００１５】
これにより、キャリア周期が長くなる場合でも、第１及び第２リアクトルそれぞれにエネルギーが蓄積される時間や第１及び第２リアクトルからそれぞれエネルギーが放出される時間が過度に長くなることを抑制することができるため、第１及び第２リアクトルにそれぞれ流れるリップル電流が大きくならず第１及び第２リアクトルに発生する損失や不連続電流モードを回避することができる。また、キャリア周期が短くなる場合でも、単位時間当りの短絡回数が過度に多くなることを抑制することができるため、スイッチング損失の増加を回避することができる。
【００１６】
また、前記制御手段は、前記Ｚソース回路の出力側の各短絡時間が互いに全て同じ長さになるように前記スイッチング素子のオン、オフの制御を行うように構成してもよい。
また、前記制御手段は、前記スイッチング素子のオン、オフのデューティが一定のまま、前記短絡回数設定部により設定された１キャリア周期当たりの短絡回数になるように前記スイッチング素子のオン、オフを制御するように構成してもよい。
【００１７】
また、前記短絡回数設定部は、前記短絡回数が前記キャリア周期に対して定数が１の比例関係となるように前記短絡回数を設定するように構成してもよい。
また、前記スイッチング回路は、複数のスイッチング素子を備え、それらスイッチング素子がそれぞれオン、オフすることにより、前記Ｚソース回路の出力を交流に変換するインバータ回路として構成してもよい。
【００１８】
また、前記第１リアクトル及び前記第２リアクトルはコアを共有するように構成してもよい。 
【発明の効果】
【００１９】
本発明によれば、直流電源の正極側及び負極側にそれぞれリアクトル及びコンデンサが接続され、直流電源の電圧を昇圧するＺソース昇圧回路において、キャリア周期が変化する場合に発生する損失増大などを回避することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態のＺソース昇圧回路を示す図である。
【図２】制御部の機能ブロック構成の一例を示す図である。
【図３】電流フィードバック制御部の機能ブロック構成の一例を示す図である。
【図４】デューティ算出部の機能ブロック構成の一例を示す図である。
【図５】電圧フィードバック制御部の機能ブロック構成の一例を示す図である。
【図６】ゲート信号生成部の機能ブロック構成の一例を示す図である。
【図７】短絡回数が２回のときに使用されるゲート信号生成パターンの一例を示す図である。
【図８】短絡回数が４回のときに使用されるゲート信号生成パターンの一例を示す図である。
【図９】短絡回数が６回のときに使用されるゲート信号生成パターンの一例を示す図である。
【図１０】短絡回数が８回のときに使用されるゲート信号生成パターンの一例を示す図である。
【図１１】スイッチング素子のオン、オフのデューティが一定のままキャリア周期が長くなる場合にリアクトルに流れる電流及びコンデンサにかかる電圧を示す図である。
【図１２】本実施形態のＺソース昇圧回路の変形例（その１）を示す図である。
【図１３】本実施形態のＺソース昇圧回路の変形例（その２）を示す図である。
【図１４】既存のＺソース昇圧回路を示す図である。
【図１５】スイッチング素子のオン、オフのデューティが一定のままキャリア周期が長くなる場合にリアクトルに流れる電流及びコンデンサにかかる電圧を示す図である。
【発明を実施するための形態】
【００２１】
以下、図面を参照しながら本発明の実施形態を説明する。
図１は、本発明の実施形態のＺソース昇圧回路を示す図である。なお、図１４に示す構成と同じ構成には同じ符号を付している。また、本実施形態のＺソース昇圧回路は、例えば、電気自動車やハイブリッド自動車などの車両の駆動用モータを駆動するための回路に適用可能とする。
【００２２】
図１に示すＺソース昇圧回路１は、直流電源２６の電源電圧Ｖ０を昇圧するＺソース回路１１と、そのＺソース回路１１の出力側に接続されるインバータ回路１２（スイッチング回路）と、インバータ回路１２の動作を制御する制御部２（ＣＰＵなど）とを備えて構成されている。
【００２３】
インバータ回路１２は、スイッチング素子（例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ））１３〜１８と、それらスイッチング素子１３〜１８にそれぞれ逆並列接続されるフリーホイールダイオード１９〜２４とを備えて構成されている。スイッチング素子１３、１４は互いに直列接続され、インバータ回路１２のＵ相の上下アームを構成している。スイッチング素子１５、１６は互いに直列接続され、インバータ回路１２のＶ相の上下アームを構成している。スイッチング素子１７、１８は互いに直列接続され、インバータ回路１２のＷ相の上下アームを構成している。各相に互いに位相が１２０度ずつ異なる電圧が出力されるようにスイッチング素子１３〜１８のそれぞれのオン、オフがＰＷＭ制御されることにより、インバータ回路１２の出力側に接続される３相モータ２５が駆動される。
【００２４】
Ｚソース回路１１は、直流電源２６の正極側に接続されたリアクトル２７（第１リアクトル）と、直流電源２６の負極側に接続されたリアクトル２８（第２リアクトル）と、リアクトル２７の入力側とリアクトル２８の出力側との間に設けられるコンデンサ２９（第１コンデンサ）と、リアクトル２７の出力側とリアクトル２８の入力側との間に設けられたコンデンサ３０（第２コンデンサ）と、直流電源２６の正極側とリアクトル２７との間に設けられるフリーホイールダイオード３１とを備えて構成されている。なお、リアクトル２７、２８は共通のコアを有して電磁的に結合させてもよく、このように構成する場合はＺソース昇圧回路１を小型化することができる。本実施形態では、インバータ動作からＵ相、Ｖ相、及びＷ相の全ての相の各スイッチング素子が共にオンして短絡する短絡動作になると、コンデンサ２９、３０がそれぞれ放電され、リアクトル２７、２８それぞれにエネルギーが蓄積される。次に、各相のどちらか一方のスイッチング素子がオフしてインバータ動作に戻ると、リアクトル２７、２８それぞれに蓄積されていたエネルギーが放出され、コンデンサ２９、３０がそれぞれ充電される。これにより、直流電源２６の電圧が昇圧される。
【００２５】
図２は、制御部２の機能ブロック構成例を示す図である。
図２に示す制御部２は、電流指令値算出部３と、電流フィードバック制御部４と、デューティ算出部５と、キャリア周波数設定部６と、短絡回数設定部７と、ゲート信号生成部８とを備えて構成されている。
【００２６】
電流指令値算出部３は、外部から入力されるモータトルク指令値に基づいて、ｄｑ座標におけるモータ電流指令値Ｉｄ＊、Ｉｑ＊を求める。例えば、電流指令値算出部３は、車両のアクセルの状態に応じたモータトルク指令値に対応するモータ電流指令値Ｉｄ＊、Ｉｑ＊を、トルク指令値とモータ電流指令値Ｉｄ＊、Ｉｑ＊とが対応するマップから求める。
【００２７】
電流フィードバック制御部４は、モータ電流指令値Ｉｄ＊、Ｉｑ＊と、インバータ回路１２のＵ相から３相モータ２５に流れる電流の検出値Ｉｕと、インバータ回路１２のＷ相から３相モータ２５に流れる電流の検出値Ｉｗと、３相モータ２５のロータの基準位置からの移動角度を示すモータ角度検出値θとに基づいて、Ｕ相、Ｖ相、Ｗ相それぞれに対する出力電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊を算出する。
【００２８】
デューティ算出部５は、出力電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊と、コンデンサ２９又はコンデンサ３０にかかる電圧であるコンデンサ電圧検出値Ｖｃと、電源電圧Ｖ０とに基づいて、電圧デューティＤａ〜Ｄｄ、短絡デューティＤｓｔ、及び状態信号ｍｏｄｅを算出する。
【００２９】
キャリア周波数設定部６は、外部から入力されるモータトルク指令値及びモータ回転数指令値に基づいて、キャリア周波数ｆｃを求める。例えば、キャリア周波数設定部６は、車両のアクセルの状態に応じたモータトルク指令値及びモータ回転数指令値に対応するキャリア周波数ｆｃを、モータトルク指令値及びモータ回転数指令値とキャリア周波数ｆｃとが対応するマップから求める。
【００３０】
短絡回数設定部７は、キャリア周波数ｆｃに基づいて、短絡回数ｓｎを求める。例えば、短絡回数設定部７は、キャリア周波数ｆｃが１／ｎ倍になると、短絡回数ｓｎをｎ倍にする。
【００３１】
ゲート信号生成部８は、電圧デューティＤａ〜Ｄｄ、短絡デューティＤｓｔ、状態信号ｍｏｄｅ、キャリア周波数ｆｃ、及び短絡回数ｓｎに基づいて、スイッチング素子１３のゲートに入力されるゲート信号ＧｕＰ、スイッチング素子１４のゲートに入力されるゲート信号ＧｕＮ、スイッチング素子１５のゲートに入力されるゲート信号ＧｖＰ、スイッチング素子１６のゲートに入力されるゲート信号ＧｖＮ、スイッチング素子１７のゲートに入力されるゲート信号ＧｗＰ、及びスイッチング素子１８のゲートに入力されるゲート信号ＧｗＮを生成する。
【００３２】
図３は、電流フィードバック制御部４の機能ブロック構成例を示す図である。
図３に示す電流フィードバック制御部４は、３相−ｄｑ座標変換部３３と、減算部３４、３５と、ＰＩ制御部３６、３７と、ｄｑ座標−３相変換部３８とを備えて構成されている。
【００３３】
３相−ｄｑ座標変換部３３は、モータ電流検出値Ｉｕ、Ｉｗにより３相にそれぞれ流れる電流Ｉｕ、Ｉｖ、Ｉｗを算出し、それら電流Ｉｕ、Ｉｖ、Ｉｗをモータ角度検出値θに基づいてｄｑ座標に対応する電流Ｉｄ、Ｉｑに変換する。
【００３４】
減算部３４は、モータ電流指令値Ｉｄ＊から電流Ｉｄを減算し、差分ΔＩｄを出力する。
減算部３５は、モータ電流指令値Ｉｑ＊から電流Ｉｑを減算し、差分ΔＩｑを出力する。
【００３５】
ＰＩ制御部３６は、差分ΔＩｄがゼロになるような電圧指令値ＶｄをＰＩ演算により求める。
ＰＩ制御部３７は、差分ΔＩｑがゼロになるような電圧指令値ＶｑをＰＩ演算により求める。
【００３６】
ｄｑ座標−３相変換部３８は、電圧指令値Ｖｄ、Ｖｑをモータ角度検出値θに基づいて３相に対応する出力電圧指令値Ｖｕ＊、Ｖｖ＊、Ｖｗ＊に変換する。
図４は、デューティ算出部５の機能ブロック構成例を示す図である。
【００３７】
図４に示すデューティ算出部５は、電圧フィードバック制御部３９と、正規化部４０と、大小関係振り分け部４１と、デューティ算出部４２と、デューティ補正部４３とを備えて構成されている。
【００３８】
電圧フィードバック制御部３９は、コンデンサ電圧検出値Ｖｃ及び電源電圧Ｖ０に基づいて、短絡時間デューティＤｓｔを求める。
正規化部４０は、電圧指令値Ｖｕ＊＊＝出力電圧指令値Ｖｕ＊／（直流電圧指令値Ｖｉｎ＊／２）、電圧指令値Ｖｖ＊＊＝出力電圧指令値Ｖｖ＊／（直流電圧指令値Ｖｉｎ＊／２）、電圧指令値Ｖｗ＊＊＝出力電圧指令値Ｖｗ＊／（直流電圧指令値Ｖｉｎ＊／２）をそれぞれ演算する。
【００３９】
大小関係振り分け部４１は、電圧指令値Ｖｕ＊＊、Ｖｖ＊＊、Ｖｗ＊＊のうち、最も大きいものをＶｍａｘ＊とし、２番目に大きいものをＶｍｉｄ＊とし、最も小さいものをＶｍｉｎ＊とするとともに、図４（ｂ）に示す大小関係−ｍｏｄｅ対応表に基づいてＶｍａｘ＊、Ｖｍｉｄ＊、Ｖｍｉｎ＊に対応する状態信号ｍｏｄｅを求める。例えば、Ｖｍａｘ＊＝Ｖｕ＊＊（Ｕ）、Ｖｍｉｄ＊＝Ｖｖ＊＊（Ｖ）、Ｖｍｉｎ＊＝Ｖｗ＊＊（Ｗ）のとき、状態信号ｍｏｄｅ＝「１」になる。
【００４０】
デューティ算出部４２は、Ｄａ＊＝（１＋Ｖｍｉｎ＊）／２、Ｄｂ＊＝（Ｖｍｉｄ＊−Ｖｍｉｎ＊）／２、Ｄｃ＊＝（Ｖｍａｘ＊−Ｖｍｉｄ＊）／２、Ｄｄ＊＝（１−Ｖｍａｘ＊）／２をそれぞれ演算する。
【００４１】
デューティ補正部４３は、電圧デューティＤａ＝電圧デューティＤｄ＝（Ｄａ＊＋Ｄｂ＊−短絡デューティＤｓｔ）／２、電圧デューティＤｂ＝Ｄｂ＊、電圧デューティＤｃ＝Ｄｃ＊をそれぞれ演算する。
【００４２】
図５は、電圧フィードバック制御部３９の機能ブロック構成例を示す図である。
図５に示す電圧フィードバック制御部３９は、コンデンサ電圧指令値算出部４４と、減算部４５と、ＰＩＤ制御部４６とを備えて構成されている。
【００４３】
コンデンサ電圧指令値算出部４４は、コンデンサ電圧指令値Ｖｃ＊＝（直流電圧指令値Ｖｉｎ＊−電源電圧Ｖ０）／２を演算する。
減算部４５は、コンデンサ電圧指令値Ｖｃ＊からコンデンサ電圧検出値Ｖｃを減算し、差分ΔＶｃを出力する。
【００４４】
ＰＩＤ制御部４６は、差分ΔＶｃがゼロになるような短絡デューティＤｓｔをＰＩＤ演算により求める。
図６（ａ）は、ゲート信号生成部８の機能ブロック構成例を示す図である。
【００４５】
図６（ａ）に示すゲート信号生成部８は、出力時間算出部４７と、最大・中間・最小相ゲート信号生成部４８と、ＵＶＷ相ゲート信号生成部４９とを備えて構成されている。
出力時間算出部４７は、出力時間Ｔａ＝電圧デューティＤａ／（キャリア周波数ｆｃ／２）、出力時間Ｔｂ＝電圧デューティＤｂ／（キャリア周波数ｆｃ／２）、出力時間Ｔｃ＝電圧デューティＤｃ／（キャリア周波数ｆｃ／２）、出力時間Ｔｄ＝電圧デューティＤｄ／（キャリア周波数ｆｃ／２）、及び出力短絡時間Ｔｓｔ＝短絡デューティＤｓｔ／（キャリア周波数ｆｃ／２）を算出する。
【００４６】
最大・中間・最小相ゲート信号生成部４８は、予め短絡回数ｓｎに応じたゲート信号生成パターン（スイッチング素子１３〜１８にそれぞれ対応するゲート信号のパターン）を記憶しており、短絡回数設定部７により求められた短絡回数ｓｎに応じたゲート信号生成パターンを読み出すとともに、その読み出したゲート信号生成パターンに出力時間Ｔａ〜Ｔｄ及び出力短絡時間Ｔｓｔを当てはめてゲート信号ＧｍａｘＰ、ＧｍａｘＮ、ＧｍｉｄＰ、ＧｍｉｄＮ、ＧｍｉｎＰ、ＧｍｉｎＮを生成する。
【００４７】
図７に示すゲート信号生成パターン例は、１キャリア周期Ｔｃにおいて短絡回数ｓｎが２回のときに使用されるゲート信号生成パターンであり、キャリアの山と谷にそれぞれ短絡を入れている。すなわち、図７に示すゲート信号生成パターン例は、短絡時間が１キャリア周期Ｔｃにおいて「Ｔｓｔ」ずつ「Ｔａ＋Ｔｂ＋Ｔｃ＋Ｔｄ」間隔で分散されている。
【００４８】
また、図８に示すゲート信号生成パターン例は、１キャリア周期Ｔｃにおいて短絡回数ｓｎが４回のときに使用されるゲート信号生成パターンであり、キャリアの山と谷及び中間相の電圧ベクトルの切り替え時にそれぞれ短絡を入れている。すなわち、図８に示すゲート信号生成パターン例は、短絡時間が１キャリア周期Ｔｃにおいて「Ｔｓｔ／２」ずつ「Ｔａ＋Ｔｂ」又は「Ｔｃ＋Ｔｄ」間隔で分散されている。
【００４９】
また、図９に示すゲート信号生成パターン例は、１キャリア周期Ｔｃにおいて短絡回数ｓｎが６回のときに使用されるゲート信号生成パターンであり、最大・中間・最小相のそれぞれの電圧ベクトルの切り替え時においてそれぞれ短絡を入れている。すなわち、図９に示すゲート信号生成パターン例は、短絡時間が１キャリア周期Ｔｃにおいて「Ｔｓｔ／３」ずつ「Ｔａ＋Ｔａ」、「Ｔｂ」、「Ｔｃ」、又は「Ｔｄ＋Ｔｄ」間隔で分散されている。
【００５０】
また、図１０に示すゲート信号生成パターン例は、１キャリア周期Ｔｃにおいて短絡回数ｓｎが８回のときに使用されるゲート信号生成パターンであり、短絡時間を均等にかつ一定間隔で分散させた後、残りのＴａ、Ｔｂ、Ｔｃ、及びＴｄを配置していく。すなわち、図１０に示すゲート信号生成パターン例は、短絡時間が１キャリア周期Ｔｃにおいて「Ｔｓｔ／４」ずつ「Ｔａ＋Ｔｂ」、「Ｔｂ」、「Ｔｃ」、又は「Ｔｃ＋Ｔｄ」間隔で分散されている。
【００５１】
このように、ゲート信号生成パターンは、単位時間当りの短絡回数ｓｎを一定に保ちながら短絡時間がキャリア周期Ｔｃにおいて均等にかつ一定間隔で分散することが可能なパターンであれば、特に限定されない。
【００５２】
なお、短絡回数ｓｎが１０回以上のときは、図１０に示すゲート信号生成パターンのように、短絡時間を均等にかつ一定間隔で分散させた後、残りのＴａ、Ｔｂ、Ｔｃ、及びＴｄを配置していくように構成してもよい。
【００５３】
ＵＶＷ相ゲート信号生成部４９は、図６（ｂ）に示すｍｏｄｅ−ゲート信号対応表に基づいて状態信号ｍｏｄｅに対応するゲート信号ＧｕＰ、ＧｕＮ、ＧｖＰ、ＧｖＮ、ＧｗＰ、ＧｗＮを求める。例えば、状態信号ｍｏｄｅが「１」のとき、Ｇｍａｘ＝Ｇｕ、Ｇｍｉｄ＝Ｇｖ、Ｇｗ＝Ｇｍｉｎになるため、ＧｕＰ＝ＧｍａｘＰ、ＧｕＮ＝ＧｍａｘＮ、ＧｖＰ＝ＧｍｉｄＰ、ＧｖＮ＝ＧｍｉｄＮ、ＧｗＰ＝ＧｍｉｎＰ、ＧｗＮ＝ＧｍｉｎＮが求められる。
【００５４】
なお、ゲート信号ＧｕＰ、ＧｕＮ、ＧｖＰ、ＧｖＮ、ＧｗＰ、ＧｗＮの生成動作は、１キャリア周期Ｔｃ（＝１／キャリア周波数ｆｃ）毎に繰り返し行われるものとする。
このように、本実施形態のＺソース昇圧回路１は、単位時間当りの短絡回数ｓｎを一定に保ちながら短絡時間をキャリア周期Ｔｃにおいて均等にかつ一定間隔で分散させている。すなわち、キャリア周期Ｔｃが長くなると1キャリア周期Ｔｃ当たりの短絡回数ｓｎが増えるように、又は、キャリア周期Ｔｃが長くなっても1キャリア周期Ｔｃ当たりの短絡回数ｓｎを増やさずにキャリア周期Ｔｃが最も長くなるときの短絡回数ｓｎが、キャリア周期Ｔｃが最も短くなるときの短絡回数ｓｎよりも多くなるように、1キャリア周期Ｔｃ当たりの短絡回数ｓｎを設定している。これにより、スイッチング素子１３〜１８のオン、オフのデューティが一定のままキャリア周期Ｔｃが長くなる場合でも、リアクトル２７、２８それぞれにエネルギーが蓄積される時間やリアクトル２７、２８からそれぞれエネルギーが放出される時間が過度に長くなることを抑制することができるため、リアクトル２７、２８にそれぞれ流れるリップル電流Ｉｒｒが大きくならずリアクトル２７、２８に発生する損失や不連続電流モードを回避することができる。例えば、図１１に示すようにキャリア周期Ｔｃが２倍になるとき、短絡回数ｓｎを２倍にしながら短絡時間を１キャリア周期Ｔｃにおいて均等にかつ一定間隔で分散させて、リアクトル２７、２８に発生する損失や不連続電流モードを回避している。また、スイッチング素子１３〜１８のオン、オフのデューティが一定のままキャリア周期Ｔｃが長くなる場合、コンデンサ２９、３０それぞれの充放電時間が過度に長くなることを抑制することができるため、コンデンサ電圧検出値Ｖｃの変化が大きくならず３相モータ２５の制御性の悪化を回避することができる。また、スイッチング素子１３〜１８のオン、オフのデューティが一定のまま１キャリア周期Ｔｃが短くなる場合でも、単位時間当りの短絡回数ｓｎが過度に多くなることを抑制することができるため、インバータ回路１２内のスイッチング損失の増加を回避することができる。また、スイッチング素子１３〜１８のオン、オフのデューティが一定のまま１キャリア周期Ｔｃが短くなる場合、１回当りの短絡時間が過度に短くなることを抑制することができるため、スイッチング素子１３〜１８の動作遅れにより短絡動作が不安定になり３相モータ２５の制御性が悪化することを回避することができる。
【００５５】
なお、上記実施形態では、短絡動作時、Ｕ相、Ｖ相、及びＷ相を全て短絡する構成であるが、短絡動作時、Ｕ相、Ｖ相、及びＷ相の何れか１相又は２相を短絡するように構成してもよい。
【００５６】
また、フリーホイールダイオード３１に、不連続電流モードの解消や回生動作の対応のためのスイッチング素子（例えば、ＩＧＢＴ）を逆並列接続して、直流電源２６の正極側とリアクトル２７との間に設けてもよい。
【００５７】
また、インバータ回路１２の相数をｎ（ｎ＞３）以上になるように構成してもよい。また、インバータ回路１２と同じ構成のインバータ回路をインバータ回路１２に並列に１以上接続するように構成してもよい。
【００５８】
また、図１２に示すＺソース回路１１のように、リアクトル２７、２８がコアを共有するように回路構成を変更してもよい。なお、図１２に示すＺソース回路１１は直流電源２６の負極側に設けられる構成であるが、この構成に限定されない。例えば、図１２に示すＺソース回路１１を直流電源２６の正極側に設けてもよい。また、図１２に示すＺソース回路１１のリアクトル２７を直流電源２６の正極側に設け、図１２に示すＺソース回路１１のリアクトル２８を直流電源２６の負極側に設けてもよい。また、直流電源２６は、電気二重層キャパシタ（ＥＤＬＣ（Ｅｌｅｃｔｒｉｃ  ｄｏｕｂｌｅ−ｌａｙｅｒ  ｃａｐａｃｉｔｏｒ））、燃料電池（ＦＣ（Ｆｕｅｌ  Ｃｅｌｌ））、又は太陽光発電器を採用してもよい。
【００５９】
また、図１３に示すように、インバータ回路１２の代わりに、直流電源２６の電圧を昇圧して負荷５０へ出力するためのスイッチング回路５１（例えば、スイッチング素子とそのスイッチング素子に逆並列接続されるフリーホイールダイオードとからなるスイッチング回路）を備えるように構成してもよい。
【００６０】
また、キャリア周期がｎ倍になったら短絡回数をｎ倍にするというように比例関係であることに限定されず、例えば２次曲線的な関係になっていてもよい。
また、キャリア周期がｎ倍になったら短絡回数をｎ倍にする代わりに、キャリア周期が１．５になったら短絡回数を２倍にし、２．５倍になったら短絡回数を３倍にするようにしてもよい。
【００６１】
また、キャリア周期がｎ倍になったら短絡回数をｎ倍にするというように、基準となるキャリア周期を設定しておくのではなく、キャリア周期がどの範囲にある場合には短絡回数は何回というように、キャリア周期と短絡回数との関係を予め定めておくマップ又は計算式を有していてもよい。
【符号の説明】
【００６２】
１  Ｚソース昇圧回路
２  制御部
３  電流指令値算出部
４  電流フィードバック制御部
５  デューティ算出部
６  キャリア周波数設定部
７  短絡回数設定部
８  ゲート信号生成部
１０  Ｚソース昇圧回路
１１  Ｚソース回路
１２  インバータ回路
１３〜１８  スイッチング素子
１９〜２４  フリーホイールダイオード
２５  ３相モータ
２６  直流電源
２７、２８  リアクトル
２９、３０  コンデンサ
３１  フリーホイールダイオード
【図１】
2011160617.tif 000003
【図２】
2011160617.tif 000004
【図３】
2011160617.tif 000005
【図４】
2011160617.tif 000006
【図５】
2011160617.tif 000007
【図６】
2011160617.tif 000008
【図１２】
2011160617.tif 000009
【図１３】
2011160617.tif 000010
【図１４】
2011160617.tif 000011
【図７】
2011160617.tif 000012
【図８】
2011160617.tif 000013
【図９】
2011160617.tif 000014
【図１０】
2011160617.tif 000015
【図１１】
2011160617.tif 000016
【図１５】
2011160617.tif 000017