(57)【要約】【課題】マスタのリセット時にスレーブに発行済みの処理を高速に完了させるデータ処理システムを提供する。【解決手段】マスタ１０１とスレーブ１０９とをつなぐバス１１０，１１１，１１２上に転送キャンセル部１０３を介在させる。転送キャンセル部１０３は、マスタ１０１のリセット中、バス上を流れる無効コマンドがスレーブ１０９に到達しないようバス遮断をしつつ、スレーブ１０９へ既に出力したアクセス要求コマンドに対応するスレーブ１０９へのデータ生成及びスレーブ１０９からのデータ受信を、リセットにより停止しているマスタ１０１に代わって実行する。しかも、スレーブ１０９に発行済みの処理を高速に完了させるため、一時的にスレーブ１０９における調停優先度や動作周波数を変更する回路１２５，１２６を新たに設ける。【選択図】図１
2011081551.tif 000002
【特許請求の範囲】
【請求項１】
互いの間でデータ通信を行うマスタ及びスレーブと、
前記マスタと前記スレーブとの間に介在し、前記マスタがデータ転送動作を実行できない状態になった場合には、前記マスタの代わりに前記スレーブの動作を実行完了させる転送キャンセル部とを備え、
前記転送キャンセル部は、
前記マスタから前記スレーブへのコマンドの発行及びデータの送出を遮断するバス遮断部と、
前記スレーブへ発行済みのコマンドに対応して前記スレーブへ送出すべきデータを前記マスタに代わって生成するデータ生成部と、
前記スレーブへ発行済みの前記コマンドに対応する前記スレーブからの応答データを前記マスタに代わって受信するデータ吸収部と、
前記データ生成部及び前記データ吸収部の動作時における前記スレーブの動作状態を設定するための設定データを生成するスレーブ設定部と、
前記スレーブ設定部で生成された設定データと前記データ生成部及び前記データ吸収部が動作しない場合の設定データとを切り替える設定切替部と、
前記バス遮断部、前記データ生成部、前記データ吸収部、前記スレーブ設定部及び前記設定切替部の制御を行う転送キャンセル制御部とを有することを特徴とするデータ処理システム。
【請求項２】
請求項１記載のデータ処理システムにおいて、
前記スレーブを前記マスタと共有する他のマスタと、
前記他のマスタと前記スレーブとの間に介在し、前記他のマスタがデータ転送動作を実行できない状態になった場合には、前記他のマスタの代わりに前記スレーブの動作を実行完了させる他の転送キャンセル部とを更に備えたことを特徴とするデータ処理システム。
【請求項３】
請求項２記載のデータ処理システムにおいて、
前記スレーブ設定部で生成された設定データは、前記マスタによる前記スレーブへのアクセスと前記他のマスタによる前記スレーブへのアクセスとの間の優先順位を決定することを特徴とするデータ処理システム。
【請求項４】
請求項３記載のデータ処理システムにおいて、
前記スレーブ設定部は、前記データ生成部及び前記データ吸収部の動作中に前記マスタのアクセスの優先順位を高くすることを特徴とするデータ処理システム。
【請求項５】
請求項４記載のデータ処理システムにおいて、
前記スレーブ設定部は、前記データ生成部及び前記データ吸収部の動作後に前記マスタのアクセスの優先順位を低くすることを特徴とするデータ処理システム。
【請求項６】
請求項１又は２に記載のデータ処理システムにおいて、
前記スレーブ設定部で生成された設定データは、前記スレーブの動作クロック周波数を決定することを特徴とするデータ処理システム。
【請求項７】
請求項６記載のデータ処理システムにおいて、
前記スレーブ設定部は、前記データ生成部及び前記データ吸収部の動作中に前記スレーブの動作クロック周波数を高くすることを特徴とするデータ処理システム。
【請求項８】
互いの間でデータ通信を行う複数のマスタ及びスレーブと、
前記複数のマスタと前記スレーブとの間それぞれに介在し、前記複数のマスタのうちのいずれかのマスタがデータ転送動作を実行できない状態になった場合には、当該マスタの代わりに前記スレーブの動作を実行完了させる複数の転送キャンセル部と、
前記複数の転送キャンセル部の間の連携を制御するキャンセル連携部とを備え、
前記複数の転送キャンセル部の各々は、
前記マスタから前記スレーブへのコマンドの発行及びデータの送出を遮断するバス遮断部と、
前記スレーブへ発行済みのコマンドに対応して前記スレーブへ送出すべきデータを前記マスタに代わって生成するデータ生成部と、
前記スレーブへ発行済みの前記コマンドに対応する前記スレーブからの応答データを前記マスタに代わって受信するデータ吸収部と、
前記バス遮断部、前記データ生成部及び前記データ吸収部の制御を行う転送キャンセル制御部とを有し、
前記キャンセル連携部は、前記複数の転送キャンセル部の状態をもとに、前記複数の転送キャンセル部に含まれる前記バス遮断部の動作を制御することを特徴とするデータ処理システム。
【請求項９】
請求項８記載のデータ処理システムにおいて、
前記バス遮断部は、コマンド及びデータの流量を制限する機能を更に有することを特徴とするデータ処理システム。
【請求項１０】
請求項８又は９に記載のデータ処理システムにおいて、
前記キャンセル連携部は、前記複数の転送キャンセル部のうちのある転送キャンセル部における前記データ生成部及び前記データ吸収部の動作時に、他の転送キャンセル部に対し前記バス遮断部の動作を指示することを特徴とするデータ処理システム。
【請求項１１】
互いの間でデータ通信を行う複数のマスタ及びスレーブと、
前記複数のマスタと前記スレーブとの間それぞれに介在し、前記複数のマスタのうちのいずれかのマスタがデータ転送動作を実行できない状態になった場合には、当該マスタの代わりに前記スレーブの動作を実行完了させる複数の転送キャンセル部とを備え、
前記複数の転送キャンセル部の各々は、
前記マスタから前記スレーブへのコマンドの発行及びデータの送出を遮断するバス遮断部と、
前記スレーブへ発行済みのコマンドに対応して前記スレーブへ送出すべきデータを前記マスタに代わって生成するデータ生成部と、
前記スレーブへ発行済みの前記コマンドに対応する前記スレーブからの応答データを前記マスタに代わって受信するデータ吸収部と、
前記マスタからのデータ通信を、他のバスへと振り分けるコマンド振り分け部と、
前記バス遮断部、前記データ生成部、前記データ吸収部及び前記コマンド振り分け部の制御を行う転送キャンセル制御部とを有することを特徴とするデータ処理システム。
【請求項１２】
請求項１１記載のデータ処理システムにおいて、
前記コマンド振り分け部は、前記マスタからのデータ通信を停止し、他のバスからのデータ通信を受信する機能を更に有し、
前記コマンド振り分け部に接続される前記他のバスの接続先は、他の前記マスタと前記スレーブとの間に介在する前記転送キャンセル部に含まれる前記コマンド振り分け部であることを特徴とするデータ処理システム。
【請求項１３】
互いの間でデータ通信を行うマスタ及びスレーブと、
前記マスタと前記スレーブとの間に介在し、前記マスタがデータ転送動作を実行できない状態になった場合には、前記マスタの代わりに前記スレーブの動作を実行完了させる転送キャンセル部とを備え、
前記転送キャンセル部は、
前記マスタから前記スレーブへのコマンドの発行及びデータの送出を遮断するバス遮断部と、
前記スレーブへ発行済みのコマンドに対応して前記スレーブへ送出すべきデータを前記マスタに代わって生成するデータ生成部と、
前記スレーブへ発行済みの前記コマンドに対応する前記スレーブからの応答データを前記マスタに代わって受信するデータ吸収部と、
前記マスタの代わりに実行完了させる必要のあるデータ通信を記憶し、記憶した前記データ通信のみに対し動作するよう前記バス遮断部、前記データ生成部及び前記データ吸収部を制御するコマンド記憶部と、
前記バス遮断部、前記データ生成部、前記データ吸収部及び前記コマンド記憶部の制御を行う転送キャンセル制御部とを有することを特徴とするデータ処理システム。
【請求項１４】
電源装置と、電力制御機能を有する半導体集積回路とを備えた電子装置であって、
前記半導体集積回路は、請求項１、８、１１、１３のうちのいずれか１項に記載のデータ処理システムを有し、かつ前記電源装置から当該半導体集積回路内の各ブロックへの電力供給を前記転送キャンセル部の状態に応じて制御することを特徴とする電子装置。
【請求項１５】
複数のマスタと共有スレーブとを有するデータ処理システムのリセット方法であって、
リセット対象マスタから前記共有スレーブへのコマンドの発行及びデータの送出を遮断する第１のステップと、
前記第１のステップの完了後に前記リセット対象マスタのリセットを実施する第２のステップと、
前記第２のステップと並行して、前記共有スレーブの動作状態を設定し、前記共有スレーブへ発行済みのコマンドに対応して前記共有スレーブへ送出すべきデータを前記リセット対象マスタに代わって生成して前記共有スレーブへ送出し、かつ前記共有スレーブへ発行済みの前記コマンドに対応する前記共有スレーブからの応答データを前記リセット対象マスタに代わって受信して破棄することにより前記共有スレーブの動作を実行完了させる第３のステップと、
前記第３のステップの完了後に前記リセット対象マスタのリセットを解除する第４のステップとを備えたことを特徴とするリセット方法。
【請求項１６】
複数のマスタと共有スレーブとを有するデータ処理システムのリセット方法であって、
リセット対象マスタから前記共有スレーブへのコマンドの発行及びデータの送出を遮断する第１のステップと、
前記第１のステップの完了後に前記リセット対象マスタのリセットを実施する第２のステップと、
前記第２のステップと並行して、前記リセット対象マスタ以外のアクセスを制限し、前記共有スレーブへ発行済みのコマンドに対応して前記共有スレーブへ送出すべきデータを前記リセット対象マスタに代わって生成して前記共有スレーブへ送出し、かつ前記共有スレーブへ発行済みの前記コマンドに対応する前記共有スレーブからの応答データを前記リセット対象マスタに代わって受信して破棄することにより前記共有スレーブの動作を実行完了させる第３のステップと、
前記第３のステップの完了後に前記リセット対象マスタのリセットを解除する第４のステップとを備えたことを特徴とするリセット方法。
【請求項１７】
請求項１５又は１６に記載のデータ処理システムのリセット方法において、
前記第４のステップにて、前記リセット対象マスタから前記共有スレーブへのコマンドの発行及びデータの送出の遮断を解除することを特徴とするリセット方法。
【請求項１８】
複数のマスタと共有スレーブとを有するデータ処理システムのリセット方法であって、
リセット対象マスタから前記共有スレーブへのコマンドの発行及びデータの送出を遮断する第１のステップと、
前記第１のステップの完了後に、前記共有スレーブへ発行済みのコマンドに対応して前記共有スレーブへ送出すべきデータを前記リセット対象マスタに代わって生成して前記共有スレーブへ送出し、かつ前記共有スレーブへ発行済みの前記コマンドに対応する前記共有スレーブからの応答データを前記リセット対象マスタに代わって受信して破棄することにより前記共有スレーブの動作を実行完了させる第２のステップと、
前記第２のステップと並行して、前記リセット対象マスタのリセット及び解除を実施し、リセット解除後の前記リセット対象マスタからのアクセスを、遮断中のバス以外のバスを経由して前記共有スレーブに転送する第３のステップと、
前記第２のステップの完了後に、前記第３のステップにおける、遮断中のバス以外のバスを経由しての前記共有スレーブへのアクセスを取りやめ、バス遮断を解除する第４のステップとを備えたことを特徴とするリセット方法。
【請求項１９】
複数のマスタと共有スレーブとを有するデータ処理システムのリセット方法であって、
リセット対象マスタから前記共有スレーブへのコマンドの発行及びデータの送出を遮断する第１のステップと、
前記第１のステップの完了後に、前記リセット対象マスタの代わりに実行完了させる必要のあるデータ通信のみについて、前記共有スレーブへ発行済みのコマンドに対応して前記共有スレーブへ送出すべきデータを前記リセット対象マスタに代わって生成して前記共有スレーブへ送出し、かつ前記共有スレーブへ発行済みの前記コマンドに対応する前記共有スレーブからの応答データを前記リセット対象マスタに代わって受信して破棄することにより前記共有スレーブの動作を実行完了させる第２のステップと、
前記第２のステップと並行して、前記リセット対象マスタのリセット及び解除を実施し、リセット解除後の前記リセット対象マスタからのアクセスを許可するようにバス遮断を解除する第３のステップとを備えたことを特徴とするリセット方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１つ又は複数のマスタからスレーブへのアクセスが行われるシステムにおいて、各マスタの動作時リセット及び復帰を行う機構を有するデータ処理システムに関するものである。
【背景技術】
【０００２】
システムＬＳＩにおいて１つ以上のマスタがバスを介して１つ又は複数のスレーブを共有する場合、マスタに障害が発生したときのために、システムの動作中にマスタにリセットをかける機能を設けることが必要である。ここに、マスタはマイクロプロセッサ、ＤＳＰ（Digital Signal Processor）、ＤＭＡ（Direct Memory Access）コントローラ等であり、スレーブはＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）等のメモリ、周辺Ｉ／Ｏ（input/output）コントローラ等である。
【０００３】
ある従来技術によれば、バスにつながるマスタに障害が発生してリセットをかける場合には、マスタ及びスレーブを含めた全システムを一旦停止させ、障害情報を採集し、必要なレジスタにリセットをかけてクリアさせることで、障害からの復帰を実現している（特許文献１参照）。
【０００４】
これに対し、マスタとスレーブとを接続するバス上に、マスタの障害発生によりリセットをかける際にマスタに代わってコマンド転送を完了させる回路を実装する技術が知られている（特許文献２参照）。更に、リードデータ等のスレーブからの応答信号をマスタに代わって受信する回路を実装する技術も知られている（特許文献３参照）。これらの技術により、マスタに障害が発生しリセットをかける場合にも、スレーブに発行済みで未完了の処理を正常に終了させ、スレーブを含めたシステム全体を停止させることのない復帰を実現する。同時に、スレーブの機能改変をすることなく、バス上に回路追加をすることで、所望の復帰操作が実現できる。これは、スレーブの機能改変が実際上できない場合に有効な手法となっている。
【０００５】
以後、マスタのリセット時にスレーブ内に未完了のまま残るコマンドの実行を正常に完了させることで前記未完了コマンドを消去する動作を「転送キャンセル」と言う。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−３１２１０２号公報
【特許文献２】特開２００８−２３４１８９号公報
【特許文献３】特開２００８−２５０６３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記従来技術においては、スレーブに発行済みで未完了の処理を消去するために、スレーブにリセットをかける代わりにマスタに代わって処理を完了させる回路を追加している。このため、スレーブの機能改変を行い、前記未完了の処理を直接的に消去する場合に比べて、処理の正常な完了を待つ分だけ時間がかかってしまうという課題を有していた。
【０００８】
本発明は、上記従来技術の課題を解決するものであり、スレーブに発行済みの処理を高速に完了させるデータ処理システムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明は、互いの間でデータ通信を行うマスタ及びスレーブと、前記マスタと前記スレーブとの間に介在し、前記マスタがデータ転送動作を実行できない状態になった場合には、前記マスタの代わりに前記スレーブの動作を実行完了させる転送キャンセル部とを備え、前記転送キャンセル部は、前記マスタから前記スレーブへのコマンドの発行及びデータの送出を遮断するバス遮断部と、前記スレーブへ発行済みのコマンドに対応して前記スレーブへ送出すべきデータを前記マスタに代わって生成するデータ生成部と、前記スレーブへ発行済みの前記コマンドに対応する前記スレーブからの応答データを前記マスタに代わって受信するデータ吸収部と、前記データ生成部及び前記データ吸収部の動作時における前記スレーブの動作状態を設定するための設定データを生成するスレーブ設定部と、前記スレーブ設定部で生成された設定データと前記データ生成部及び前記データ吸収部が動作しない場合の設定データとを切り替える設定切替部と、前記バス遮断部、前記データ生成部、前記データ吸収部、前記スレーブ設定部及び前記設定切替部の制御を行う転送キャンセル制御部とを有することを特徴とする。
【００１０】
また、互いの間でデータ通信を行う複数のマスタ及びスレーブと、前記複数のマスタと前記スレーブとの間それぞれに介在し、前記複数のマスタのうちのいずれかのマスタがデータ転送動作を実行できない状態になった場合には、当該マスタの代わりに前記スレーブの動作を実行完了させる複数の転送キャンセル部と、前記複数の転送キャンセル部の間の連携を制御するキャンセル連携部とを備え、前記複数の転送キャンセル部の各々は、前記マスタから前記スレーブへのコマンドの発行及びデータの送出を遮断するバス遮断部と、前記スレーブへ発行済みのコマンドに対応して前記スレーブへ送出すべきデータを前記マスタに代わって生成するデータ生成部と、前記スレーブへ発行済みの前記コマンドに対応する前記スレーブからの応答データを前記マスタに代わって受信するデータ吸収部と、前記バス遮断部、前記データ生成部及び前記データ吸収部の制御を行う転送キャンセル制御部とを有し、前記キャンセル連携部は、前記複数の転送キャンセル部の状態をもとに、前記複数の転送キャンセル部に含まれる前記バス遮断部の動作を制御することを特徴とする。
【００１１】
また、互いの間でデータ通信を行う複数のマスタ及びスレーブと、前記複数のマスタと前記スレーブとの間それぞれに介在し、前記複数のマスタのうちのいずれかのマスタがデータ転送動作を実行できない状態になった場合には、当該マスタの代わりに前記スレーブの動作を実行完了させる複数の転送キャンセル部とを備え、前記複数の転送キャンセル部の各々は、前記マスタから前記スレーブへのコマンドの発行及びデータの送出を遮断するバス遮断部と、前記スレーブへ発行済みのコマンドに対応して前記スレーブへ送出すべきデータを前記マスタに代わって生成するデータ生成部と、前記スレーブへ発行済みの前記コマンドに対応する前記スレーブからの応答データを前記マスタに代わって受信するデータ吸収部と、前記マスタからのデータ通信を、他のバスへと振り分けるコマンド振り分け部と、前記バス遮断部、前記データ生成部、前記データ吸収部及び前記コマンド振り分け部の制御を行う転送キャンセル制御部とを有することを特徴とする。
【００１２】
また、互いの間でデータ通信を行うマスタ及びスレーブと、前記マスタと前記スレーブとの間に介在し、前記マスタがデータ転送動作を実行できない状態になった場合には、前記マスタの代わりに前記スレーブの動作を実行完了させる転送キャンセル部とを備え、前記転送キャンセル部は、前記マスタから前記スレーブへのコマンドの発行及びデータの送出を遮断するバス遮断部と、前記スレーブへ発行済みのコマンドに対応して前記スレーブへ送出すべきデータを前記マスタに代わって生成するデータ生成部と、前記スレーブへ発行済みの前記コマンドに対応する前記スレーブからの応答データを前記マスタに代わって受信するデータ吸収部と、前記マスタの代わりに実行完了させる必要のあるデータ通信を記憶し、記憶した前記データ通信のみに対し動作するよう前記バス遮断部、前記データ生成部及び前記データ吸収部を制御するコマンド記憶部と、前記バス遮断部、前記データ生成部、前記データ吸収部及び前記コマンド記憶部の制御を行う転送キャンセル制御部とを有することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、データ生成部及びデータ吸収部の動作時においてスレーブの動作状態を設定する構成にしたことにより、転送キャンセル動作を高速化することが可能となる。
【００１４】
また、マスタからスレーブへのコマンドの発行及びデータの送出を遮断するバス遮断部の動作を各々制御する構成にしたことにより、共有スレーブにおける複数マスタによる処理の競合を削減でき、転送キャンセル動作を高速化することが可能となる。
【００１５】
また、マスタからのコマンドを、他のマスタに対応した転送キャンセル部へと振り分ける構成にしたことにより、転送キャンセル中のマスタが他のマスタ用のポートを経由して共有スレーブにアクセスすることができ、マスタの停止から復帰までの動作を高速化することが可能となる。
【００１６】
また、マスタの代わりに実行完了させる必要のあるデータ通信を記憶し、記憶したデータ通信のみに対し動作するようバス遮断部、データ生成部及びデータ吸収部を制御する構成にしたことにより、未完了の処理を選択的に消去でき、マスタの停止から復帰までの動作を高速化することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態に係るデータ処理システムを持つ電子装置のブロック図である。
【図２】図１中の設定切替部の詳細構成例を示すブロック図である。
【図３】図１中のデータ処理システムの動作フロー図である。
【図４】本発明の第２の実施形態に係るデータ処理システムを持つ電子装置のブロック図である。
【図５】図４中のデータ処理システムの動作フロー図である。
【図６】本発明の第３の実施形態に係るデータ処理システムを持つ電子装置のブロック図である。
【図７】図６中のデータ処理システムの動作フロー図である。
【図８】本発明の第４の実施形態に係るデータ処理システムを持つ電子装置のブロック図である。
【図９】図８中のデータ処理システムの動作フロー図である。
【発明を実施するための形態】
【００１８】
《第１の実施形態》
図１は、本発明の第１の実施形態に係るデータ処理システムを持つ電子装置の構成を示している。ここに言う電子装置とは、例えば携帯電話機やＤＶＤレコーダ等の任意の機器があてはまる。
【００１９】
図１の電子装置は、電源装置１１７と、電力制御部１１６を含む半導体集積回路１００とからなる。電源装置１１７は電力線１２２により半導体集積回路１００に電力の供給を行い、電力制御部１１６は半導体集積回路１００内の各ブロックに電力を分配するとともに、各ブロックの状態をもとに電力制御信号線１２１を介して電源装置１１７からの供給電力の制御を行う。
【００２０】
次に、半導体集積回路１００の内部について詳しく説明する。図１の半導体集積回路１００は、上記電力制御部１１６に加えて、複数のマスタ１０１，１０２と、複数の転送キャンセル部１０３，１０４と、共有スレーブ１０９と、リセット制御部１１３とを備えている。各マスタ１０１，１０２は例えばマイクロプロセッサ、ＤＳＰ（Digital Signal Processor）、ＤＭＡ（Direct Memory Access）コントローラ等であり、共有スレーブ１０９はメモリ、周辺Ｉ／Ｏ（input/output）コントローラ等である。ただし、図１では、図面の簡略化のため、２つのマスタ１０１，１０２以外のマスタと、２つの転送キャンセル部１０３，１０４以外の転送キャンセル部との図示を省略している。
【００２１】
マスタ１０１と共有スレーブ１０９とは、バス１１０，１１１，１１２を介して接続される。このうち、コマンドバス１１０は共有スレーブ１０９へのアクセス要求コマンドを伝送し、ライトデータバス１１１は共有スレーブ１０９への書き込みデータを伝送し、リードデータバス１１２は共有スレーブ１０９からの読み出しデータを伝送する。また、共有スレーブ１０９を共有している他のマスタ１０２も、コマンドバス、ライトデータバス及びリードデータバスを介して共有スレーブ１０９に接続されている。
【００２２】
リセット制御部１１３は、マスタ１０１，１０２や共有スレーブ１０９のリセットを制御するブロックである。このリセット制御部１１３は、転送キャンセル部１０３と信号線１１４，１１５を介して接続され、転送キャンセル部１０３と制御信号の送受信を行う。他の転送キャンセル部１０４も同様に、不図示の信号線を介してリセット制御部１１３と接続され、リセット制御部１１３と制御信号の送受信を行う。
【００２３】
転送キャンセル部１０３は、マスタ１０１と共有スレーブ１０９とをつなぐバス１１０，１１１，１１２上に挿入されている。他の転送キャンセル部１０４も同様に、マスタ１０２と共有スレーブ１０９とをつなぐバス上に挿入されている。
【００２４】
転送キャンセル部１０３は、転送キャンセル制御部１０５と、バス遮断部１０６と、データ生成部１０７と、データ吸収部１０８と、スレーブ設定部１２５と、設定切替部１２６とを有している。
【００２５】
転送キャンセル制御部１０５は、リセット制御部１１３から信号線１１４を介して指示を受けて、信号線１２３や１２９を介して転送キャンセル部１０３内のブロックの動作開始、終了等の制御を行う。また、転送キャンセル制御部１０５は、信号線１１５を介してリセット制御部１１３へ転送キャンセルの完了等、転送キャンセル部１０３の状態の通知を行う。また、信号線１２８を介しても同様に電力制御部１１６へ転送キャンセル部１０３の状態を通知している。
【００２６】
電力制御部１１６は、信号線１２８の情報を含め半導体集積回路１００内の各ブロックからの状態信号をもとに各ブロックが動作しているかを確認して、電力供給が必要なブロックを決定する。例えば、全マスタ１０１，１０２から共有スレーブ１０９へのアクセスが停止し、かつ転送キャンセル部１０３が転送キャンセル動作を実行していない場合には、共有スレーブ１０９及び転送キャンセル部１０３への電力供給を止めることで、電力消費を抑える。
【００２７】
バス遮断部１０６は、転送キャンセル制御部１０５からの制御をもとにコマンドバス１１０及びライトデータバス１１１からのデータ受信を停止し、共有スレーブ１０９に伝達しないようにバス遮断をする。例えば、コマンドバス１１０及びライトデータバス１１１においてマスタ１０１からの送信要求信号と共有スレーブ１０９からの受信可能信号とによるハンドシェイクによってコマンド及びデータを転送している場合、バス遮断部１０６においてマスタ１０１に送出する受信可能信号をネゲートし、かつ共有スレーブ１０９への送信要求信号をネゲートすることで、バス遮断が可能となる。バス遮断部１０６からのコマンド出力信号線１１８及びライトデータ出力信号線１１９は、それぞれコマンドバス１１０及びライトデータバス１１１に対応しており、バス遮断部１０６はバス１１０，１１１から転送されるコマンド及びデータを出力信号線１１８，１１９に送出しないことでバス遮断を実現し、通常時はコマンドバス１１０及びライトデータバス１１１を流れるコマンドやデータをそのまま出力信号線１１８，１１９に通過させている。
【００２８】
データ生成部１０７は、転送キャンセル制御部１０５からの転送キャンセルの指示を受けて、共有スレーブ１０９へのダミーデータの生成を、リセットにより停止するマスタ１０１に代わって行う。例えば、ライトデータバス１１１がマスタ１０１からの送信要求信号と共有スレーブ１０９からの受信可能信号とによるハンドシェイクによってデータを転送しており、かつ共有スレーブ１０９が、受信したコマンドで要求されるデータ転送量以上のデータを受信しない構造になっている場合、データ生成部１０７から共有スレーブ１０９への送信要求信号を常にアサートしておくことで、ダミーデータの生成を実現できる。生成されたダミーデータは、信号線１３０を介して共有スレーブ１０９に転送される。転送キャンセル時以外は、信号線１１９を介して送信されるデータをそのまま信号線１３０に転送する。
【００２９】
データ吸収部１０８は、転送キャンセル制御部１０５からの転送キャンセルの指示を受けて、共有スレーブ１０９から信号線１３１を介して送られるデータの受信を、リセットにより停止するマスタ１０１に代わって行う。例えば、リードデータバス１１２が上述のコマンドバス１１０及びライトデータバス１１１と同様にマスタ１０１からの受信可能信号と共有スレーブ１０９からの送信要求信号とによるハンドシェイクによってデータ転送をしている場合、データ吸収部１０８から共有スレーブ１０９への受信可能信号を常にアサートしておけばよい。転送キャンセル時以外は、信号線１３１からのデータをそのままリードデータバス１１２に転送する。
【００３０】
スレーブ設定部１２５は、転送キャンセル制御部１０５からの転送キャンセルの指示を受けて、転送キャンセル動作を高速化させるために、共有スレーブ１０９の動作モードを変更する設定データを生成する。生成されたデータは信号線１２４を介して設定切替部１２６に送られる。
【００３１】
例えば、共有スレーブ１０９が、接続される複数のマスタ間でのコマンド選択の優先度を共有スレーブ１０９の外部から設定できる機能を有している場合、スレーブ設定部１２５は転送キャンセルを実施する対象マスタの優先度を一時的に高くする設定データを生成する。該当マスタの優先度を高める代わりに優先度が下がるマスタとしては、該当マスタのキャンセル中は動作しないことが予め想定されているマスタや、共有スレーブ１０９に対して出来高でしか転送帯域を要求しないマスタ等が選定される。転送キャンセル期間中に優先度を上げたマスタについては、転送キャンセルの終了後一定時間優先度を下げるペナルティを課す実装を行ってもよい。また、共有スレーブ１０９が設定に応じて動作周波数を切り替えることができる機能を有する場合には、スレーブ設定部１２５は共有スレーブ１０９の動作周波数を高くする設定データを生成する。
【００３２】
スレーブ設定部１２５で生成された共有スレーブ１０９の設定データは、設定切替部１２６を介して共有スレーブ１０９に送られる。設定切替部１２６では、転送キャンセルを行わない場合の設定値とスレーブ設定部１２５からの設定値とを、転送キャンセル制御部１０５からの制御信号によって切り替える。
【００３３】
図２は、設定切替部１２６の内部構成を示したものである。共有スレーブ１０９の設定の方法に応じて、設定信号切替部１４４及び設定バス切替部１４５の双方又はいずれか一方が実装される。
【００３４】
共有スレーブ１０９に対して設定を行う方法が、共有スレーブ１０９が持つ入力ポートに対する値の入力である場合、設定信号切替部１４４が、通常時の設定値を入力する信号線１４０とスレーブ設定部１２５からの設定データが送信される信号線１２４とを、転送キャンセル制御部１０５からの制御信号１４６の値に応じて切り替えて信号線１４２へ出力する。信号線１４０から入力される設定値の発生源は、半導体集積回路１００内に実装されたレジスタや、マスタ１０１，１０２、固定値入力等である。値を変更するのみの場合は、設定信号切替部１４４は単純なセレクタ回路となるが、設定の切り替えに手順が必要な場合は、それに応じたシーケンサを設定信号切替部１４４に実装する。
【００３５】
共有スレーブ１０９に対して設定を行う方法が、バスを介した共有スレーブ１０９内レジスタへのデータ書き込みである場合、設定バス切替部１４５により、バスのプロトコルに応じたバスのスイッチングを行う。例えば、半導体集積回路１００内に実装されたマイコン等のマスタ装置がバス１４１を介して共有スレーブ１０９にアクセスする場合、設定バス切替部１４５は、転送キャンセル時にはスレーブ設定部１２５の値をバス１４１の転送プロトコルにのせてバス１４３に出力し、共有スレーブ１０９の設定を行う。転送キャンセル時以外の通常時には、バス１４１をそのままバス１４３に接続する。
【００３６】
図３は、図１及び図２に示す機構を用いて転送キャンセル及びマスタ１０１のリセットを行うフローの一例を示している。はじめに、ステップ１５０において、マスタ１０１のリセットが必要となったため転送キャンセルを実施することをリセット制御部１１３から信号線１１４を介して転送キャンセル部１０３内の転送キャンセル制御部１０５に通知する。これを受けて、ステップ１５１において転送キャンセル制御部１０５は、まずバス遮断部１０６にバス遮断の指示を行い、バス遮断部１０６はマスタ１０１からの無効データが共有スレーブ１０９に伝わらないようにバス遮断する。バス遮断が完了すれば、ステップ１５２において転送キャンセル制御部１０５が信号線１１５を介してリセット制御部１１３にバス遮断の完了を通知する。
【００３７】
バス遮断が完了すると、ステップ１５６においてリセット制御部１１３はマスタ１０１へのリセットを発行する。このステップ１５６と並行して、ステップ１５３においてスレーブ設定部１２５及び設定切替部１２６が共有スレーブ１０９の設定値を切り替える。その後、ステップ１５４において転送キャンセル部１０３内のデータ生成部１０７及びデータ吸収部１０８を動作させ、共有スレーブ１０９内に残る未完了の処理をマスタ１０１に代わって完了させることで消去する。このようにして転送キャンセルが完了すると、ステップ１５５において転送キャンセル制御部１０５は、信号線１１５を介してリセット制御部１１３に転送キャンセルの完了を通知する。
【００３８】
次にステップ１５７において、リセット制御部１１３はマスタ１０１のリセットを解除する。その後、ステップ１５８においてリセット制御部１１３は転送キャンセル制御部１０５に転送キャンセル状態の終了を指示し、それを受けステップ１５９において転送キャンセル部１０３はバス遮断を解除する。
【００３９】
以上の処理ステップを踏むことで、あるマスタ１０１にリセットをかける際に、スレーブやスレーブの一部をリセットする特別な機構等を設けるために共有スレーブ１０９を改変することなく、共有スレーブ１０９内に残留するコマンドを消去することが可能となると同時に、スレーブ設定部１２５及び設定切替部１２６の実装により、転送キャンセルの高速化を実現することが可能となる。例えば、スレーブ設定部１２５がデータ生成部１０７及びデータ吸収部１０８の動作中に、マスタ１０１のアクセスコマンドの優先順位を他のコマンドに対して高くすることで、転送キャンセル動作を高速化することが可能となる。また、共有スレーブ１０９の動作クロック周波数を高めることで処理の高速化が可能となる。
【００４０】
なお、図１ではマスタは２つ、共有スレーブは１つ記載されているが、実際にはそれらの個数は任意であり、バスの形態もマルチレイヤバス等の様々な形態をとることが可能である。バスはシステムＬＳＩ内の配線や基板上の配線等、様々な実装形態が考えられるほか、電子装置どうしをつなぐＬＡＮ（Local Area Network）等のネットワークであってもよい。また、図１では全マスタ・スレーブ間に転送キャンセル部を実装しているが、マスタ毎に実装の有無を決定してもよい。
【００４１】
また、図１ではリセット制御部１１３が信号線１１４を介して転送キャンセル部１０３への指示を行っているが、転送キャンセル部１０３への指示はマイクロプロセッサ等のマスタが担ってもよい。全ての転送キャンセル部１０３，１０４の制御を１つのブロックが担うか別々のブロックが担うかも任意である。また、転送キャンセル制御部１０５は信号線１１５を介してリセット制御部１１３に転送キャンセル部１０３の状態を通知しているが、マイクロプロセッサへの通知のために、マイクロプロセッサからリード可能なレジスタを設けて通知してもよく、またマイクロプロセッサへの割り込みによる通知を行ってもよい。バス１１２には、共有スレーブ１０９でのライト処理完了通知信号等、リードデータ以外の応答信号が含まれることもある。
【００４２】
また、上記の説明においてバス遮断部１０６は転送キャンセル時にマスタ１０１からのコマンド及びデータを受信せずマスタ１０１にコマンド及びデータをとどめておき、これらをマスタ１０１のリセットによって消去しているが、バス遮断部１０６においてコマンド及びデータを一旦受信し、このバス遮断部１０６内において消去することも可能である。この場合、マスタ１０１への受信可能信号はアサートし、かつ共有スレーブ１０９への送信要求信号はネゲートすることとなる。
【００４３】
スレーブ設定部１２５が生成するマスタ間優先度情報としては、共有スレーブ１０９に接続されるマスタからのコマンドを選択する際の優先度のほか、一定時間内の各マスタの受信コマンド数を制限する情報や、各マスタへ割り振る共有スレーブ１０９の帯域情報（一定時間内のデータ量）等、共有スレーブ１０９におけるマスタ１０１，１０２からのアクセス間の調停における優先度を決定する任意の情報が挙げられる。また、前述の例では該当マスタの優先度を高めていたが、マスタ間のコマンド処理順序に制限がある場合等、他のマスタの処理を優先したほうが結果的に該当マスタのコマンドを早く処理できる場合もあるので、共有スレーブ１０９の特性やマスタ１０１，１０２の特性に応じた様々な設定値が考えられる。
【００４４】
データ生成部１０７は、共有スレーブ１０９が受信したコマンドで要求されるデータ量以上のデータを受信する構造の場合は、先行するコマンドに対して不足するデータ量を計数する機能をデータ生成部１０７に設け、不足データ分のみを共有スレーブ１０９に送出すればよい。
【００４５】
図３の動作フローにおいて、ステップ１５３はステップ１５１のバス遮断からステップ１５５の転送キャンセル完了までの任意の箇所にて行うことが可能である。また、ステップ１５５における転送キャンセル完了の検出については、共有スレーブ１０９の内部状態を表す出力信号をモニタする手法、後述のコマンド記憶部においてキャンセル対象のコマンドを記憶し、記憶したコマンドに対応するデータ転送が完了したことをモニタする手法、バス１１０，１１１，１１２のモニタにより一定時間データ転送が行われないことを検出する手法等が挙げられる。
【００４６】
《第２の実施形態》
図４は、本発明の第２の実施形態に係るデータ処理システムを持つ電子装置の構成を示している。図４によれば、図１の半導体集積回路１００内のスレーブ設定部１２５及び設定切替部１２６の代わりに、各マスタの転送キャンセル部１０３，１０４間の連携を行うキャンセル連携部２００を実装している。
【００４７】
キャンセル連携部２００は、信号線２０１及び２０２を介して、各転送キャンセル部１０３，１０４内の転送キャンセル制御部１０５とそれぞれ接続されている。転送キャンセル制御部１０５は転送キャンセルの状態をキャンセル連携部２００に通知し、キャンセル連携部２００はキャンセル対象外のマスタ用の転送キャンセル制御部１０５に対し、キャンセル対象マスタの転送キャンセル状態、バス遮断の実施及び解除の指示を出す。
【００４８】
図５は、図４に示す機構を用いて転送キャンセル及びマスタ１０１のリセットを行うフローの一例を示している。はじめに、ステップ２５０において、マスタ１０１のリセットが必要となったため転送キャンセルを実施することを、リセット制御部１１３から信号線１１４を介して転送キャンセル部１０３内の転送キャンセル制御部１０５に通知する。これを受けて、ステップ２５１において、転送キャンセル制御部１０５はまずバス遮断部１０６にバス遮断の指示を行い、マスタ１０１からの無効データが共有スレーブ１０９に伝わらないようにする。バス遮断が完了すれば、ステップ２５２において転送キャンセル制御部１０５がリセット制御部１１３にバス遮断が行われたことを通知する。
【００４９】
バス遮断が完了すると、ステップ２６０においてリセット制御部１１３はマスタ１０１をリセットする。このステップ２６０と並行して、ステップ２５３において転送キャンセル制御部１０５がキャンセル連携部２００に転送キャンセル処理を開始したことを通知する。その後、転送キャンセル部１０３がステップ２５４にて転送キャンセル処理を実行するのと並行して、ステップ２５６にてキャンセル連携部２００が転送キャンセル対象マスタのキャンセル開始を他のマスタ用の転送キャンセル部１０４内の転送キャンセル制御部１０５に通知する。これを受けて、転送キャンセル対象でないマスタではステップ２５７にてバス遮断部１０６によるバス遮断を行う。
【００５０】
その後、転送キャンセルが完了すると、ステップ２５５において転送キャンセル制御部１０５はリセット制御部１１３及びキャンセル連携部２００に転送キャンセルの完了を通知する。これを受けて、ステップ２５８において、キャンセル連携部２００は転送キャンセルマスタ以外のマスタ用の転送キャンセル制御部１０５に対して転送キャンセルの完了を通知する。これを受けて、ステップ２５９にて転送キャンセル対象外のマスタでのバス遮断が解除される。
【００５１】
その後、ステップ２６１にてリセット制御部１１３はマスタ１０１のリセットを解除する。その後、ステップ２６２においてリセット制御部１１３は転送キャンセル制御部１０５に転送キャンセル状態の終了を指示し、それを受けステップ２６３において転送キャンセル部１０５はバス遮断部１０６に指示しバス遮断を解除する。
【００５２】
以上の処理ステップを踏むことで、あるマスタ１０１に対しての転送キャンセル実施中には、他のマスタのコマンドがバス遮断により共有スレーブ１０９に到達せず、共有スレーブ１０９における複数マスタでの処理の競合を削減でき、競合による処理待ちが減少する結果として転送キャンセル対象のコマンドの消去を高速化することが可能となる。
【００５３】
なお、コマンド及びデータの流量を制限する機能をバス遮断部１０６が有することとしてもよい。これにより、転送キャンセル対象外のマスタのアクセスを完全に停止させることなく、共有スレーブ１０９の負荷を低減できる。
【００５４】
また、前述のフローでは転送キャンセル対象外の全マスタに対しバス遮断を指示していたが、マスタ毎にバス遮断の有無を選択してもよい。また、転送キャンセル対象外のマスタに対しバス遮断を行う際でも、転送キャンセル中に常にバス遮断を行うのではなく、一定時間間隔で遮断と解除を繰り返す等、バス遮断時間を緩和してもよい。これにより、転送キャンセル対象マスタ以外のマスタへの影響を抑えることが可能となる。
【００５５】
また、図１におけるスレーブ設定部１２５及び設定切替部１２６と、キャンセル連携部２００とは共存が可能であり、同時に双方の機構を実装してもよい。
【００５６】
《第３の実施形態》
図６は、本発明の第３の実施形態に係るデータ処理システムを持つ電子装置の構成を示している。図６によれば、図１の半導体集積回路１００内のスレーブ設定部１２５及び設定切替部１２６の代わりに、転送キャンセル部１０３内にコマンド振り分け部３００を実装している。
【００５７】
コマンド振り分け部３００は、マスタ１０１とのバス１１０，１１１，１１２並びにバス遮断部１０６及びデータ吸収部１０８とのバス３０１，３０２，３０３以外に外部接続バス３０４を有しており、バス１１０，１１１，１１２及びバス３０１，３０２，３０３と外部接続バス３０４との間の接続を切り替える機能を持つ。図６では、外部接続バス３０４は他のマスタ１０２用の転送キャンセル部１０４内のコマンド振り分け部３０５の外部接続バスと接続されており、コマンド振り分け部３００は転送キャンセル制御部１０５の信号線３０６を介した指示により、バス１１０，１１１，１１２に流れるデータを外部接続バス３０４を介して他マスタのコマンド振り分け部３０５に転送するようにバスを切り替える。コマンド振り分け部３０５はマスタ１０２からのアクセスを遮断し、コマンド振り分け部３００からのコマンドを共有スレーブ１０９に伝えるようにバスを切り替える。コマンド振り分け部３０５からコマンド振り分け部３００にコマンドを転送する場合も同様である。
【００５８】
図７は、図６に示す機構を用いて転送キャンセル及びマスタ１０１のリセットを行うフローの一例を示している。はじめに、ステップ３５０において、マスタ１０１のリセットが必要となったため転送キャンセルを実施することをリセット制御部１１３から信号線１１４を介して転送キャンセル部１０３内の転送キャンセル制御部１０５に通知する。これを受けて、ステップ３５１において転送キャンセル制御部１０５はまずバス遮断部１０６にバス遮断の指示を行い、マスタ１０１からの無効データが共有スレーブ１０９に伝わらないようにする。バス遮断が完了すれば、ステップ３５２において転送キャンセル制御部１０５がリセット制御部１１３にバス遮断が行われたことを通知する。
【００５９】
バス遮断が完了すると、ステップ３５３にて転送キャンセル処理が実行される。転送キャンセルが完了すると、ステップ３５４にて転送キャンセル制御部１０５からリセット制御部１１３に転送キャンセルの完了が伝えられる。ステップ３５３及び３５４と並行して、リセット制御部１１３はステップ３５６にてマスタ１０１のリセットを行い、その後転送キャンセルの完了を待たずにリセットを解除する。リセット解除が終了すると、ステップ３５７にてリセット制御部１１３は転送キャンセル制御部１０５にリセット解除の終了を通知し、これを受けステップ３５８にて転送キャンセル制御部１０５はコマンド振り分け部３００にコマンドの振り分けを指示する。この指示を受けて、ステップ３５９にてコマンド振り分け部３００はリセットから復帰したマスタ１０１のコマンドを他のマスタ１０２用のコマンド振り分け部３０５に転送し、これにより転送キャンセル処理中には共有スレーブ１０９の他マスタ用のポートを利用してアクセスを実施する。
【００６０】
転送キャンセルが終了すると、ステップ３６０にてコマンド振り分け部３００がコマンドの振り分けを停止し、ステップ３６１にて他マスタ用のポートに振り分けたコマンドの完了を待つ。振り分け済みのコマンドが全て完了すれば、ステップ３６２にてバス遮断部１０６によるバス遮断を終了し、通常動作に復帰する。
【００６１】
以上の処理ステップを踏むことで、あるマスタ１０１に対しての転送キャンセル実施中に、共有スレーブ１０９に対して他のマスタ１０２用のポートを経由してアクセスすることが可能となる。これにより、転送キャンセル完了前にマスタ１０１を復帰させアクセスを開始でき、結果としてマスタリセットからの復帰動作を高速化することが可能となる。
【００６２】
なお、上記の例ではコマンドの振り分けの方法として、コマンド振り分け部３００，３０５間での連携を使用したが、外部接続バス３０４は共有スレーブ１０９に接続されるバス上の任意の箇所に接続が可能であり、また、転送キャンセル時の振り分け用に共有スレーブ１０９に専用ポートを用意してもよい。また、第３の実施形態の回路構成は、第１の実施形態及び第２の実施形態の回路構成と共存が可能である。
【００６３】
《第４の実施形態》
図８は、本発明の第４の実施形態に係るデータ処理システムを持つ電子装置の構成を示している。図８によれば、図１の半導体集積回路１００内のスレーブ設定部１２５及び設定切替部１２６の代わりに、コマンド記憶部４００を実装している。
【００６４】
コマンド記憶部４００は信号線４０１，４０２，４０３を介して、バス遮断部１０６、データ生成部１０７、データ吸収部１０８とそれぞれ接続されており、各回路の状態をモニタすることで、転送キャンセル対象となるコマンドを記憶する。例えば、バス遮断部１０６がバス遮断を開始した時点で共有スレーブ１０９に発行済みのコマンドに対応するライトデータのうちマスタ１０１から発行されていないデータ数、及び共有スレーブ１０９から受信していないリードデータ数を記憶しておく。そして、これら記憶したデータ数分だけデータ生成部１０７でデータ生成、及びデータ吸収部１０８でデータ吸収を行うように、信号線４０１，４０２，４０３を介して制御する。
【００６５】
図９は、図８に示す機構を用いて転送キャンセル及びマスタ１０１のリセットを行うフローの一例を示している。はじめに、ステップ４５０において、マスタ１０１のリセットが必要となったため転送キャンセルを実施することをリセット制御部１１３から信号線１１４を介して転送キャンセル部１０３内の転送キャンセル制御部１０５に通知する。これを受けて、ステップ４５１において転送キャンセル制御部１０５はまずバス遮断部１０６にバス遮断の指示を行い、マスタ１０１からの無効データが共有スレーブ１０９に伝わらないようにする。バス遮断が完了すれば、ステップ４５２において転送キャンセル制御部１０５がリセット制御部１１３にバス遮断が行われたことを通知する。
【００６６】
バス遮断が完了すると、ステップ４５３にて転送キャンセル処理が実行される。ステップ４５３における転送キャンセル処理では、キャンセル対象となるコマンド及びデータを選択消去している。これと並行して、リセット制御部１１３はステップ４５４にてマスタ１０１のリセットを行い、その後転送キャンセルの完了を待たずにリセットを解除する。リセット解除が終了すると、ステップ４５５にてリセット制御部１１３は転送キャンセル制御部１０５にリセット解除の終了を通知し、これを受けステップ４５６にてバス遮断部１０６によるバス遮断を終了し、通常動作に復帰する。
【００６７】
以上の処理ステップによれば、転送キャンセル部１０３はキャンセル対象となるコマンドを選択消去できるため、転送キャンセルの完了を待たずにマスタ１０１を復帰させて、共有スレーブ１０９へのコマンド発行を開始することができ、結果としてシステムの復帰処理を高速化することが可能となる。
【００６８】
なお、第４の実施形態の回路構成は、第１の実施形態、第２の実施形態及び第３の実施形態の回路構成と共存が可能である。
【産業上の利用可能性】
【００６９】
以上説明してきたとおり、本発明に係るデータ処理システムは、１つ又は複数のマスタからスレーブへのアクセスが行われるシステムにおいて、各マスタの動作時リセット及び復帰を行う機構を有する電子装置等において有用である。
【符号の説明】
【００７０】
１００  半導体集積回路
１０１，１０２  マスタ
１０３，１０４  転送キャンセル部
１０５  転送キャンセル制御部
１０６  バス遮断部
１０７  データ生成部
１０８  データ吸収部
１０９  共有スレーブ
１１０  コマンドバス
１１１  ライトデータバス
１１２  リードデータバス
１１３  リセット制御部
１１６  電力制御部
１１７  電源装置
１２５  スレーブ設定部
１２６  設定切替部
１４４  設定信号切替部
１４５  設定バス切替部
２００  キャンセル連携部
３００，３０５  コマンド振り分け部
４００  コマンド記憶部
【図１】
2011081551.tif 000003
【図２】
2011081551.tif 000004
【図３】
2011081551.tif 000005
【図４】
2011081551.tif 000006
【図５】
2011081551.tif 000007
【図６】
2011081551.tif 000008
【図７】
2011081551.tif 000009
【図８】
2011081551.tif 000010
【図９】
2011081551.tif 000011