(57)【要約】【課題】  トランスデューサの製造過程において、パッケージ内にアレイ状に配置済みの複数の素子から不良の素子を検出する。【解決手段】  静止電極と振動電極とを有する静電容量型の変換素子が複数個配置され互いに並列接続されたトランスデューサの製造方法であって、複数の前記変換素子が配置されたトランスデューサチップをパッケージ内にダイボンディングする工程の後、前記パッケージの蓋を閉める工程の前に、予め決められた所定電圧を前記変換素子に印加し、前記所定電圧が前記変換素子に印加された状態における前記変換素子の平面視画像を撮影し、不良でない前記変換素子に前記所定電圧を印加した場合の前記変換素子の平面視の画像として予め準備された基準パターン画像と、前記平面視画像とを比較し、前記基準パターン画像と前記平面視画像との比較結果に基づいて不良の前記変換素子を検出する。【選択図】図１
2011244226.tif 000002
【特許請求の範囲】
【請求項１】
静止電極と振動電極とを有する静電容量型の変換素子が複数個配置され互いに並列接続されたトランスデューサの製造方法であって、
複数の前記変換素子が配置されたトランスデューサチップをパッケージ内にダイボンディングする工程の後、前記パッケージの蓋を閉める工程の前に、予め決められた所定電圧を前記変換素子に印加する電圧印加工程と、
前記所定電圧が前記変換素子に印加された状態における前記変換素子の平面視画像を撮影する撮影工程と、
不良でない前記変換素子に前記所定電圧を印加した場合の前記変換素子の平面視の画像として予め準備された基準パターン画像と、前記平面視画像とを比較する画像解析工程と、
前記基準パターン画像と前記平面視画像との比較結果に基づいて不良の前記変換素子を検出する不良素子検出工程と、
を含むトランスデューサの製造方法。
【請求項２】
並列接続された複数の前記変換素子のうち、不良として検出された前記変換素子の独立配線を開放する配線開放工程を含む、
請求項１に記載のトランスデューサの製造方法。
【請求項３】
前記所定電圧は、プルイン電圧未満である、
請求項１または請求項２に記載のトランスデューサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスデューサの製造方法であって、特に、静電容量型のＭＥＭＳ（Micro Electro Mechanical Systems）変換素子がアレイ状に配置されるとともに並列接続されているトランスデューサの製造方法に関する。
【背景技術】
【０００２】
特許文献１には、共振周波数の異なる複数のコンデンサマイクロフォンを設けることによって一つの連続した周波数領域において高感度に音声を検出することができることが記載されている。特許文献２には、複数の静電容量型の圧力センサを並列に接続した圧力センサユニットにおいて無効領域を小さくして寄生容量を低減することが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１１０２０４号公報
【特許文献２】特開２００１−２３５３８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
変換素子をアレイ状に複数備えたトランスデューサにおいて、変換素子の中に不良品が混入している場合、トランスデューサとしての性能が不安定となる。
本発明は、上記課題に鑑みてなされたもので、トランスデューサの製造過程において、複数の変換素子がアレイ状に配置されたトランスデューサダイチップをパッケージ内にダイボンディングした後に不良の素子を検出し、不良素子を電気的に切断することによってトランスデューサの歩留まりを向上させることを目的とする。
【課題を解決するための手段】
【０００５】
（１）上記目的を達成するためのトランスデューサ（静止電極と振動電極とを有する静電容量型の変換素子が複数個配置され互いに並列接続されたトランスデューサ）の製造方法は、複数の前記変換素子がアレイ状に配置されたトランスデューサチップをパッケージ内にダイボンディングする工程の後、前記パッケージの蓋を閉める工程の前に、予め決められた所定電圧を前記変換素子に印加する電圧印加工程と、前記所定電圧が前記変換素子に印加された状態における前記変換素子の平面視画像を撮影する撮影工程と、不良でない前記変換素子に前記所定電圧を印加した場合の前記変換素子の平面視の画像として予め準備された基準パターン画像と、前記平面視画像とを比較する画像解析工程と、前記基準パターン画像と前記平面視画像との比較結果に基づいて不良の前記変換素子を検出する不良素子検出工程と、を含む。
【０００６】
本発明によると、ダイボンディング後に個々の変換素子に対して性能検査を行うことができる。予め決められた所定電圧を変換素子にすると、振動電極が静止電極に対して引き寄せられ、変換素子が良品であればどの変換素子も同様に変形する。振動電極が変形すると変換素子の平面視の模様や色合いが、変形していないときと比較して変化する。良品の変換素子に所定電圧（検査時に印加する電圧と同じ値の電圧）を印加した場合の当該変換素子の平面視の画像を予め基準パターン画像として準備しておく。そして検査対象のトランスデューサの変換素子に所定電圧を印加した状態で撮影した平面視画像と、予め準備された基準パターン画像とを比較する。平面視画像と基準パターン画像との類似度が予め決められた基準よりも低い場合に、基準より低い平面視画像に対応する変換素子を不良品として検出することができる。画像同士の類似度を判定するアルゴリズムは公知のアルゴリズムを採用してよい。
【０００７】
なお、所定電圧印加工程では、振動電極が変形する程度の電圧値として予め決められた電圧値を印加するのであって、プルイン電圧を探るために電圧値を段階的に上げていくのではない。なお、本発明のトランスデューサは、静電容量型の変換素子を複数備えているトランスデューサであればよく、例えば圧力センサやマイクロホン等が想定される。
【０００８】
（２）上記目的を達成するためのトランスデューサの製造方法において、並列接続された複数の前記変換素子のうち、不良として検出された前記変換素子の独立配線を開放する配線開放工程を含んでもよい。
【０００９】
ここで、複数のコンデンサ（振動電極と静止電極とでコンデンサが形成されている）を並列接続する回路において、電源と直接接続している配線をメイン配線と呼び、メイン配線と交点で接続し、メイン配線と個々のコンデンサとを接続する配線を独立配線と呼ぶ。メイン配線を開放すると他のコンデンサに影響を及ぼしうるが、独立配線は開放されても当該独立配線と直接接続しているコンデンサ以外には影響を及ぼさない。このような構成の場合、不良の変換素子に直接接続する独立配線を開放することにより、並列接続されている不良でない変換素子はそのままとし、不良の変換素子だけを並列接続回路から電気的に切り離すことができる。不良の変換素子を並列接続回路から電気的に切り離すことによって並列接続されている変換素子の数は減少する。そのため、全く不良の変換素子がないトランスデューサと比較すると、変換素子の数がそれより少ないトランスデューサの性能は低下する。しかし例えば、一つのトランスデューサに配列されている複数の変換素子の総数にしめる不良の変換素子の割合によって、トランスデューサをグレード分けするなどして、グレード別に価格設定をして販売すること等もできる。
【００１０】
（３）上記目的を達成するためのトランスデューサの製造方法において、前記所定電圧は、プルイン電圧未満であってもよい。
プルイン電圧以上の電圧を印加することによって、振動電極と静止電極との間にスティクションが発生してしまう可能性が高まる。したがって、不良の変換素子を識別するためにプルイン電圧未満の所定電圧を印加することで、スティクションが発生しにくい状態で検査を行うことができる。
【図面の簡単な説明】
【００１１】
【図１】（１Ａ）は本発明の実施形態にかかるトランスデューサチップを示す上面図、（１Ｂ）は変換素子の断面図。
【図２】パッケージに収容されたトランスデューサチップとＬＳＩチップを示す上面図。
【図３】（３Ａ）は本発明の実施形態にかかる回路図、（３Ｂ）はその比較対象の回路図。
【図４】本発明の実施形態にかかる製造工程を示すフローチャート。
【図５】（５Ａ）は本発明の実施形態にかかる検査時の良品の変換素子を示す断面図、（５Ｂ）は（５Ａ）の平面視画像を示す図、（５Ｃ）および（５Ｄ）は検査時の不良品の変換素子を示す断面図。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を添付図面を参照しながら以下の順に説明する。尚、各図において対応する構成要素には同一の符号が付され、重複する説明は省略される。
【００１３】
１．第一実施形態
１−１．構成
図１は、第一実施形態にかかるトランスデューサを示す図である。本実施形態のトランスデューサは、音響振動を電気信号に変換するマイクロホンとしての機能を有している。トランスデューサチップ１は、図２に示すように、ＬＳＩチップ２とともに箱形のパッケージに収容され、箱形のパッケージ本体３の底面に固定されている。パッケージは、箱形のパッケージ本体３と図示しない蓋とで構成される。蓋には、パッケージの内部空間と外部空間とを連絡する音響孔が形成されている。図２は、パッケージの蓋が取り付けられていない状態を表している。図１に示すように、本実施形態のトランスデューサチップ１には、９つの変換素子Ｍ１〜Ｍ９が配列されている。変換素子Ｍ１〜Ｍ９の構成は静止電極Ｐと振動電極Ｄとを含む積層構造体である。各変換素子はトランスデューサチップ１と一体となるように、同時にＭＥＭＳプロセスを通じて形成されている。ＬＳＩチップ２には、チャージポンプ回路、Ｃ／Ｖ変換回路、ゲイン回路などが形成されており、ＬＳＩチップ２はトランスデューサチップ１の制御を行う。なお、図２においては、トランスデューサチップ１の変換素子や配線、ＬＳＩチップ２の各種の回路の図示を省略している。
【００１４】
図１Ｂは、図１Ａの１Ｂ−１Ｂ線の模式的な断面図である。すなわち同図は、一つの変換素子の断面を表している。静止電極Ｐと振動電極Ｄは、絶縁体のスペーサＳを介して対向している。静止電極Ｐには複数個の通孔ｈが形成されている。振動電極Ｄは壁部Ｗに支持されている。パッケージの外部空間から音響孔を通じてパッケージの内部空間に音波が伝搬すると、通孔ｈを通って振動電極Ｄを振動させる。振動電極Ｄの振動によって振動電極Ｄと静止電極Ｐとの間の静電容量が変化し、振動電極Ｄと静止電極Ｐとの間の電位差が変化する。
【００１５】
トランスデューサチップ１には、配線が形成されている。各変換素子Ｍｎ（ｎは１〜９）の静止電極Ｐは、静止電極側メイン配線５０に、独立配線５００によって直接接続されている。振動電極Ｄは、振動電極側メイン配線５１に、独立配線５１０によって直接接続されている。すなわち、各変換素子Ｍｎの振動電極Ｄと静止電極Ｐとで構成されるコンデンサＣｎは、図３Ａに示すように並列接続されている。なお、コンデンサの並列接続には、図３Ｂに示すように片方の電極同士を直列に接続していく方法もあるが、本発明の実施形態においては、図３Ａの方を採用する。
【００１６】
振動電極側メイン配線５１に接続する電圧印加用電極パッド５１ａは、ＬＳＩチップ２に形成された電圧印加用電極パッド６１ａに、ワイヤボンディング接続されている。また、静止電極側メイン配線５０と接続する信号取り出し用電極パッド５０ａは、ＬＳＩチップ２に形成された信号取りだし用電極パッド６０ａとワイヤボンディング接続されている。
【００１７】
ＭＥＭＳ技術を利用することにより微細なマイクロホンを製造することができる。マイクロホンを小さくすると、そのマイクロホンの特性として共振周波数を高くすることができる。したがって超音波領域のマイクロホンを製造することも可能である。音響を電気信号に変換する変換素子を複数用いることにより、マイクロホンとしてのＳ／Ｎ比を向上させることができる。
【００１８】
１−２．製造方法
図４は、図１および図２を用いて説明したトランスデューサの製造工程を示すフローチャートである。工程Ｓ１〜Ｓ３は変換素子を備えるトランスデューサチップ１を形成するための工程であり、工程Ｓ４〜Ｓ６はＬＳＩチップ２を形成するための工程である。工程Ｓ７以降は、それらの組み立て以降の工程である。工程Ｓ１〜Ｓ３と工程Ｓ４〜Ｓ６とは、工程Ｓ７開始までに完了できていればよい。
【００１９】
基板工程Ｓ１では、後に上述（図１Ｂ参照）の変換素子Ｍｎとなる構造体を備えるトランスデューサチップ１がウエハ上に複数形成される。配線５０，５１，５００，５１０や電極パッド５０ａ，５１ａも基板工程Ｓ１において形成される。検査工程Ｓ２では、ウエハ上に複数形成されたトランスデューサチップ１に対してオープン・ショート検査や、プルイン電圧検査などが行われる。小片化工程Ｓ３では、レーザーダイシングを行って上述のトランスデューサチップ１が形成される。
【００２０】
基板工程Ｓ４では、後に上述のＬＳＩチップ２となる回路が、ウエハ上に複数形成される。検査工程Ｓ５では、ウエハ上に複数形成された回路に対するオープン・ショート検査や、回路の機能特性検査が行われる。小片化工程Ｓ６では、ブレードダイシングによってＬＳＩチップごとに分離され、ＬＳＩチップ２が形成される。
【００２１】
組立工程（前半）Ｓ７では、トランスデューサチップ１と、工程Ｓ４〜Ｓ６で形成されたＬＳＩチップ２がパッケージ本体３の底面にダイボンディングされる。
【００２２】
変換素子Ｍｎは微細な機械構造を有しているため、上述のいずれかの工程の途中で破損してしまうことがある。基板工程Ｓ１において発生した不良部は、基板工程Ｓ１の後の検査工程Ｓ２で検出し、排除することができる。小片化工程Ｓ３、組立工程Ｓ７において破損し不良となってしまった変換素子Ｍｎも検出できるようにするために、トランスデューサチップ１の取り付け（組立工程Ｓ７）以降にも検査を行う。なお、パッケージの蓋を閉めた後に行う検査であると、不良であることが検出できるだけで、後述するように不良部を電気的に切り離すことはできない。そのために、トランスデューサチップ１のダイボンディングの後、パッケージの蓋を閉める前に再度変換素子の検査を行う（アレイ検査工程Ｓ８）。
【００２３】
アレイ検査工程Ｓ８では、変換素子Ｍｎがアレイ状に配置され且つ並列に接続されているトランスデューサチップ１へ、予め決められた所定電圧を電極パッド５０ａと電極パッド５１ａ間に加える。所定電圧を電極パッド５０ａ，５１ａに印加した結果、変換素子Ｍ１〜Ｍ９の振動電極Ｄと静止電極Ｐとの間に電位差が生じ振動電極Ｄが静止電極Ｐ側に撓む。振動電極Ｄの外周部が固定されているため、正常な変換素子は振動電極Ｄの中央が最も静止電極Ｐに接近した状態で停止する（図５Ａ参照）。振動電極Ｄの中央が最も静止電極Ｐに接近するように変形した場合、平面視の変換素子は、同心円状に色の濃さが変化した状態となっている（図５Ｂ参照）。不良品の場合は例えば、図５Ｃに示すように同じ所定電圧を印加しても、静止電極Ｐと振動電極Ｄとが最も接近している位置における距離が良品と異なるために、平面視の画像において同心円状の色の変化が良品と異なる場合がある。あるいは図５Ｄに示すように、静止電極Ｐと振動電極Ｄとが最も接近する位置が振動電極Ｄの中心位置からずれているために、平面視の画像において良品と比較すると同心円の形状が歪になっている場合などもある。なお、所定電圧としてプルイン電圧未満の電圧を印加することによって振動電極Ｄと静止電極Ｐとのスティクションを発生しにくい状況で検査を行うことができる。また、平面視とは、パッケージ本体３の底面やトランスデューサチップダイ１０の主面や静止電極Ｐの主面と平行な平面に垂直な方向から当該平面を見た場合を意味する。
【００２４】
トランスデューサチップ１上に配置されている変換素子Ｍｎの平面視画像を、所定電圧を印加した状態で撮影する。不良でない変換素子に所定電圧を印加した場合の変換素子の平面視の画像を示す基準パターン画像を予め用意しておき、当該基準パターン画像と撮影した個々の変換素子Ｍｎの平面視画像とを比較する。例えば基準パターン画像との類似度を公知のアルゴリズムを用いて画像処理により算出し、類似度が予め決めておいた基準より低い平面視画像に対応する変換素子を不良と判定する。類似度判定のための指標としては、色やテクスチャや図形の形状などの様々な特徴量を用いることができる。例えば、同心円状の色の変化の変化度合い（同じ色の画素を結んだ図形（同心円）同士の距離や、同心円の中心からの距離）や、同心円の中心と静止電極Ｐや振動電極Ｄの中心との位置ずれや、同じ色の画素を結んだ図形の形状（円形であるか否か等）などを用いても良い。
【００２５】
以上のようにして不良の変換素子を検出する。並列接続された複数のコンデンサの中に不良があると、マイクロホンとしての性能が不安定となる。
【００２６】
そのため本実施形態では、不良の変換素子の独立配線を開放して、正常な変換素子に影響を及ぼさないようにする。不良の変換素子Ｍｎと直接繋がっている独立配線５００と独立配線５１０の両方をレーザーなどで切断する。各変換素子は図３Ｂのように並列接続されているわけではないので、不良のコンデンサの電極と直接に接続している独立配線５００，５１０を切断するだけでよい。図３Ｂのようにコンデンサの一方の電極同士が直列に接続されてコンデンサの並列接続回路が構成されている場合は、不良のコンデンサに接続されている配線を切断すると、不良でないコンデンサにも電圧が印加されなくなりうる。本実施形態では図３Ａのように並列接続されているので、不良の変換素子の個数がｎ個であっても（９−ｎ）個の正常の変換素子でトランスデューサとしての機能を多少性能は低下しても実現することができる。
【００２７】
組立工程（後半）Ｓ９では、トランスデューサチップ１、ＬＳＩチップ２、パッケージ本体３の間がワイヤボンディングされた後、パッケージの蓋が閉められる。完成検査工程Ｓ１０では、音響特性検査が行われる。また、工程Ｓ８のアレイ検査の結果や工程Ｓ１０の音響特性検査の結果に基づいて、性能別にトランスデューサのグレードわけを行う。不良の変換素子を並列接続回路から電気的に切り離すことによって並列接続されている変換素子の数は減少する。全く不良の変換素子がないトランスデューサと比較すると、不良のため電気的に回路から切り離されたためにマイクロホンとして機能する変換素子の数がそれより少ないトランスデューサの性能は低下する。しかし例えば、一つのトランスデューサに配列されている変換素子の総数にしめる不良の変換素子の割合によって、トランスデューサをグレード分けするなどして、グレード別に価格設定をして販売すること等もできる（例えば、最上級品、上級品、中級品、普及品、不合格品等のようにグレードわけする）。その後、梱包工程Ｓ１１を経て、各グレード別にトランスデューサが出荷される。
【００２８】
２．他の実施形態
尚、本発明の技術的範囲は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
上記実施形態では、トランスデューサチップ１のダイボンディング後、ＬＳＩチップ２とのワイヤボンディング前にアレイ検査を実施することを説明した。しかし例えば、アレイ検査工程専用の電極パッドを、ＬＳＩチップと接続する電極パッド５０ａ，５１ａ以外に設けて、ＬＳＩチップ２とのワイヤボンディング後にアレイ検査を実施するようにしてもよい。
【符号の説明】
【００２９】
１：トランスデューサチップ、２：ＬＳＩチップ、３：パッケージ本体、５０：静止電極側メイン配線、５０ａ：信号取り出し用電極パッド、５１：振動電極側メイン配線、５１ａ：電圧印加用電極パッド、６０ａ：信号取り出し用電極パッド、６１ａ：電圧印加用電極パッド、５００：独立配線、５１０：独立配線、Ｃｎ：コンデンサ、Ｄ：振動電極、ｈ：通孔、Ｍ１〜Ｍ９（Ｍｎ）：変換素子、Ｐ：静止電極、Ｓ：スペーサ、Ｗ：壁部。
【図１】
2011244226.tif 000003
【図２】
2011244226.tif 000004
【図３】
2011244226.tif 000005
【図４】
2011244226.tif 000006
【図５】
2011244226.tif 000007