(57)【要約】【課題】スタンバイ側の自己監視を行うとともに、冗長切替時の下り方向疎通不可時間を短縮することが可能となる局側装置を得る。【解決手段】局側装置は、伝送路を介して加入者側装置とデータを送受信する現用インタフェース盤と、現用インタフェース盤の代用として用いる予備インタフェース盤と、物理アドレス情報とポート情報を対応付けたデータ送信情報を所定の期間保持するデータ送信情報保持部を有し受信データをデータ送信情報に従って送信するレイヤＸスイッチと、現用インタフェース盤と予備インタフェース盤の切替を制御する制御盤と、制御盤が現用インタフェース盤から予備インタフェース盤への切替を制御する場合に、データ送信情報保持部がデータ送信情報を保持する期間に係わらず、データ送信情報の現用ポートに対応付けられた物理アドレス情報を削除する物理アドレス情報削除部とを備える。【選択図】図１
2011244402.tif 000002
【特許請求の範囲】
【請求項１】
伝送路を介して加入者側装置とデータを送受信する現用インタフェース盤と、
前記現用インタフェース盤との切替により前記伝送路と接続し、前記現用インタフェース盤の代用として用いる予備インタフェース盤と、
前記現用インタフェース盤と接続する現用ポート、前記予備インタフェース盤と接続する予備ポートおよび上位ネットワークと接続する上位ポートとを含む複数のポート、ならびにデータの送信先としての物理アドレスと前記複数のポートのいずれかを示すポート情報とを対応付けたデータ送信情報を、当該物理アドレスが送信元であるデータを受信後所定の期間保持するデータ送信情報保持部を有し、前記複数のポートのいずれかで受信したデータを当該データに含まれる送信先物理アドレスに基づき前記データ送信情報を検索して定まるポートに送出するレイヤ２スイッチと、
前記現用インタフェース盤と前記予備インタフェース盤の切替を制御する制御盤と、
前記制御盤が前記現用インタフェース盤から前記予備インタフェース盤への切替を制御する場合に、前記データ送信情報保持部が前記データ送信情報を保持する前記所定の期間に係わらず、前記データ送信情報の前記現用ポートに対応付けられた物理アドレスを削除する物理アドレス情報削除部とを備えることを特徴とする局側装置。
【請求項２】
さらに、前記制御盤が前記現用インタフェース盤から前記予備インタフェース盤への切替を制御する場合に、前記データ送信情報保持部が前記データ送信情報を保持する前記所定の期間に係わらず、前記現用ポートを閉塞し所定の期間経過後に当該閉塞を解除するポート閉塞部を備え、
前記物理アドレス情報削除手段は、前記ポート閉塞部が前記現用ポートを閉塞した際に、前記データ送信情報の前記現用ポートに対応付けられた物理アドレスを削除する、請求項１に記載の局側装置。
【請求項３】
伝送路を介して加入者側装置とデータを送受信する現用インタフェース盤と、
前記現用インタフェース盤との切替により前記伝送路と接続し、前記現用インタフェース盤の代用として用いる予備インタフェース盤と、
前記現用インタフェース盤と接続する現用ポート、前記予備インタフェース盤と接続する予備ポートおよび上位ネットワークと接続する上位ポートとを含む複数のポート、ならびにデータの送信先としての物理アドレスと前記複数のポートのいずれかを示すポート情報とを対応付けたデータ送信情報を、当該物理アドレスが送信元であるデータを受信後前記複数のポートのそれぞれに対応する所定の期間保持するデータ送信情報保持部を有し、前記複数のポートのいずれかで受信したデータを当該データに含まれる送信先物理アドレスに基づき前記データ送信情報を検索して定まるポートに送出するレイヤ２スイッチと、
前記現用インタフェース盤と前記予備インタフェース盤の切替を制御する制御盤と、
前記制御盤が前記現用インタフェース盤から前記予備インタフェース盤への切替を制御する場合に、前記現用ポートに対応する前記データ送信情報を保持する前記所定の期間を短縮し、短縮した期間の経過により、前記データ送信情報の前記現用ポートに対応付けられた物理アドレスを削除する物理アドレス情報削除部とを備えることを特徴とする局側装置。
【請求項４】
伝送路を介して加入者側装置とデータを送受信する現用インタフェース盤と、
前記現用インタフェース盤との切替により前記伝送路と接続し、前記現用インタフェース盤の代用として用いる予備インタフェース盤と、
前記現用インタフェース盤と接続する現用ポート、前記予備インタフェース盤と接続する予備ポートおよび上位ネットワークと接続する上位ポートとを含む複数のポート、ならびにデータの送信先としての物理アドレスと前記複数のポートのいずれかを示すポート情報とを対応付けたデータ送信情報を、当該物理アドレスが送信元であるデータを受信後所定の期間保持するデータ送信情報保持部を有し、前記複数のポートのいずれかで受信したデータを当該データに含まれる送信先物理アドレスに基づき前記データ送信情報を検索して定まるポートに送出するレイヤ２スイッチと、
前記現用インタフェース盤と前記予備インタフェース盤の切替を制御する制御盤と、
前記制御盤が前記現用インタフェース盤から前記予備インタフェース盤への切替を制御する場合に、前記データ送信情報を保持する前記所定の期間を短縮し、短縮した期間の経過により、前記データ送信情報の物理アドレスを削除する物理アドレス情報削除部とを備え、
前記物理アドレス情報削除部が、前記物理アドレス削除後に短縮した期間を前記所定の期間に戻すことを特徴とする局側装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パッシブ光ネットワーク（ＰＯＮ：Ｐａｓｓｉｖｅ  Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ）においてＮ：１の冗長構成を実現する局側装置に関するものである。
【背景技術】
【０００２】
ＰＯＮシステムは、１本の光ファイバー回線を複数の加入者で共有する加入者系アクセスシステムであり、特に通信事業者と複数ユーザとの間でギガビットの通信速度を有するＧＥ−ＰＯＮシステムの普及が急速に進んでいる。ＧＥ−ＰＯＮシステムは、局側装置（ＯＬＴ：Ｏｐｔｉｃａｌ  Ｌｉｎｅ  Ｔｅｒｍｉｎａｌ）に実装されたインタフェース盤に接続される光伝送路（光ファイバー）を光分岐器（スターカプラ）によって複数に分岐し、各分岐光ファイバーに加入者側装置（ＯＮＵ：Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ  Ｕｎｉｔ）を接続した構成であり、局側装置と複数の加入者側装置とが光分岐器を介して１本の光ファイバーで双方向通信が可能である。加入者側装置から局側装置へのアクセスは、各加入者側装置が１本の光ファイバー回線のタイムスロットをシェアするバースト送受信を行う方法が採用される。この方法によって、例えば、１台の局側装置と３２台の加入者側装置との間のポイント・ツー・マルチポイント接続を可能としている。
【０００３】
また、上記のような通信システムでは、装置故障や伝送路故障によって回線断が発生し、加入者がシステムを使用できなくなることを防ぐ方策として、予備の装置を設けてＮ：１の冗長構成とする方法が広く用いられる。
【０００４】
例えば特許文献１では、Ｎ台の現用インタフェース盤に対して１台の予備インタフェース盤と１×Ｎ＋１の光ポートを有する光スイッチを設け、Ｎ台の現用インタフェース盤のいずれか１つの故障時に、光スイッチがその故障した現用インタフェース盤の光伝送路に予備インタフェース盤を接続するようにしたＮ＋１冗長構成回路が開示されている。特に１×Ｎ＋１ポートの光スイッチを設けることにより、現用インタフェース盤で故障していない待機状態の場合に予備インタフェース盤の正常性を監視することができ、装置の信頼性を高めることを特徴としている。また、特許文献１では、インタフェース盤の上位ネットワーク側にレイヤ２スイッチを配しており、冗長切替時に経路を切り替えると記載されているが、具体的には、レイヤ２スイッチのＭＡＣアドレス学習機能を使用して経路切替を行なうこととなる。
【０００５】
特許文献２は、１台のアクティブＯＬＴモジュールに対してＭ台のバックアップＯＬＴモジュールを設け、上位ネットワーク側にスイッチを配したＯＬＴについて記載されており、アクティブＯＬＴモジュールからバックアップＯＬＴモジュールに切り替わる際にアクティブＯＬＴモジュールとスイッチ間のポートを閉塞させる。ポートを閉塞させることにより、スイッチでは、ＭＡＣアドレス学習情報を一旦クリアするため、上位ネットワークから送信されてくる下り方向のフレームは、スイッチで受信ポート以外の全ポートに転送（以降、フラッディング）され、バックアップＯＬＴモジュールにも送信され、結果としてＯＮＵ配下の端末まで疎通させることが可能となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開  ２００８−１６０５８３号公報
【特許文献２】特開  ２００７−３１１９５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１の構成は、インタフェース盤の上位ネットワーク側にレイヤ２スイッチを設ける構成において、例えば、インタフェース盤（＃１）が予備インタフェース盤（＃Ｐ）に切り替わった場合（以降、ＰＯＮ切替）、レイヤ２スイッチでは、予備インタフェース盤（＃Ｐ）と接続されるポートへ送信するには当該ポートでＭＡＣアドレスを再学習させ、経路切替を行なう必要がある。具体的には予備インタフェース盤（＃Ｐ）へのＰＯＮ切替前、レイヤ２スイッチは、インタフェース盤（＃１）に接続されるポートでＭＡＣアドレス学習をしており、上記ＰＯＮ切替後も一定の期間（以降、エージングタイム）が経過するまでその学習情報を継続して保持するため、上位ネットワークからＯＮＵへの方向（以降、下り方向）のフレームはインタフェース盤（＃１）と接続するポートに送信され、下り方向の疎通ができない状態が継続してしまう。すなわち、予備インタフェース盤（＃Ｐ）へ切替接続されたＯＮＵに接続される端末から、上り方向のフレームが送信されることで初めてレイヤ２スイッチが再学習し、経路切替を行なうことが可能となる。
【０００８】
また、特許文献２では、使用しないＯＬＴモジュールのポートを閉塞することにより、レイヤ２スイッチが閉塞されたポートの学習情報をクリアするため、下り方向のフレームはフラッディングされ、バックアップＯＬＴモジュール側にも送信される。ただし、不使用時のポート閉塞によって、バックアップＯＬＴモジュールを監視することができず、バックアップＯＬＴモジュールに故障が発生している場合は、ＰＯＮ切替時にポート閉塞解除できず、ＰＯＮ切替を実施してもバックアップＯＬＴモジュールの故障が復旧するまで、導通ができない事態を招く恐れがあり、システムの信頼性を確保できない。
【０００９】
この発明は、上記に鑑みてなされたものであり、ＰＯＮシステムにおいてＮ：１の冗長構成をとる場合に、スタンバイ側の常時自己監視を行うとともに、冗長切替時の下り方向疎通不可時間を短縮することが可能となる局側装置を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る局側装置は、伝送路を介して加入者側装置とデータを送受信する現用インタフェース盤と、前記現用インタフェース盤との切替により前記伝送路と接続し、前記現用インタフェース盤の代用として用いる予備インタフェース盤と、前記現用インタフェース盤と接続する現用ポート、前記予備インタフェース盤と接続する予備ポートおよび上位ネットワークと接続する上位ポートとを含む複数のポート、ならびにデータの送信先としての物理アドレスと当該物理アドレスを送信先とするデータを送出すべきポートであることを示すポート情報とを対応付けたデータ送信情報を当該物理アドレスが送信元であるデータを受信後所定の期間保持するデータ送信情報保持部を有し、前記複数のポートのいずれかで受信したデータを当該データに含まれる送信先物理アドレスに基づき前記データ送信情報を検索して対応するポートに送出するレイヤ２スイッチと、前記現用インタフェース盤と前記予備インタフェース盤の切替を制御する制御盤と、前記制御盤が前記現用インタフェース盤から前記予備インタフェース盤への切替を制御する場合に、前記データ送信情報保持部が前記データ送信情報を保持する前記所定の期間に係わらず、前記データ送信情報の前記現用ポートに対応付けられた物理アドレスを削除する物理アドレス情報削除部とを備えることを特徴とする。
【発明の効果】
【００１１】
この発明によれば、現用インタフェース盤から予備インタフェース盤への切替を制御する場合に、データ送信情報保持部がデータ送信情報を保持する期間に係わらず、現用ポートに対応付けられた物理アドレス情報を削除するように構成したので、予備系の正常性をスタンバイ時に監視することを妨げずに、局側装置の冗長切替時の疎通不可時間を短縮することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１におけるＮ：１冗長構成のＰＯＮシステム
【図２】本発明の実施の形態１におけるシーケンス図
【図３】本発明の実施の形態１、２、３におけるＦＤＢ
【図４】本発明の実施の形態２におけるＮ：１冗長構成のＰＯＮシステム
【図５】本発明の実施の形態２におけるシーケンス図
【図６】本発明の実施の形態３におけるＮ：１冗長構成のＰＯＮシステム
【図７】本発明の実施の形態３におけるシーケンス図
【発明を実施するための形態】
【００１３】
実施の形態１．
図１は、この発明の実施の形態１による局側装置を装備したＰＯＮシステムの構成を示すシステム図である。図１において、ＰＯＮシステムは、局側装置としての冗長化光アクセス装置１に実装されたインタフェース盤３が、光分岐器（カプラ）６によって複数に分岐された光ファイバー９（光伝送路）を介し、複数の加入者側装置（ＯＮＵ）７と接続した構成であり、局側装置と複数の加入者側装置とが光分岐器を介して１本の光ファイバーで双方向のデータ通信を行なう通信システムである。冗長化光アクセス装置１は、上位ネットワーク（図示しない）とのインタフェースであり（Ｎ＋２）ポートを有するレイヤ２スイッチ２と、Ｎ台の現用インタフェース盤３ａ〜３ｃと、１台の予備インタフェース盤３ｄと、１×（Ｎ＋１）の光ポートを有する光スイッチ４と、制御手段としての制御盤５を備えている。
【００１４】
レイヤ２スイッチ２は、上位ネットワークと接続するポート０と各インタフェース盤３ａ〜３ｄへ接続するポート１〜ＮおよびＰとのスイッチング動作を行なうスイッチ（ＳＷ）１０１と、レイヤ２スイッチ２内の制御を行なうＣＰＵ１０４から成る。また、ＳＷ１０１は、受信データの物理アドレスである送信元ＭＡＣアドレスと受信ポートとを、データの送信先ＭＡＣアドレス（物理アドレス）と送信ポートとして対応付け、このデータ送信情報を当該ポートに対応する所定の期間（エージングタイム）保持するデータ送信情報保持部（ＦＤＢ：Ｆｉｌｔｅｒｉｎｇ  Ｄａｔａｂａｓｅ）１０２と、スイッチング部１０３を有し、スイッチング部１０３は、ＦＤＢ１０２のデータ送信情報の記録／削除を制御するとともに、データ送信情報に基づき受信データを送信ポートへ転送するスイッチング動作を制御する。なお、一般的にレイヤ３スイッチとして販売されている製品は、レイヤ２スイッチの機能を有しているため、そのようなレイヤ３スイッチをレイヤ２スイッチ２として、以降に示す構成を適用することが可能である。
【００１５】
光スイッチ４は、予備インタフェース盤３ｄに接続される１つのポートと、現用インタフェース盤３ａ〜３ｃの接続するカプラ６ａ〜６ｂそれぞれへ接続されるＮ個のポートおよび１つの空きポートとのスイッチング動作を行なう。これらのスイッチング動作により、現用インタフェース盤３ａ〜３ｃのいずれかの接続する光ファイバー９へ予備インタフェース盤３ｄを接続させ、現用インタフェース盤３ａ〜３ｃのいずれかを予備インタフェース盤３ｄへ置き換えることができる。制御盤５は、現用インタフェース盤３ａ〜３ｃから障害通知を受けて障害を検知し、障害の検知された現用インタフェース盤から予備インタフェース盤へ置き換えるためのポート切替の実行をレイヤ２スイッチ２と光スイッチ４へ指示するとともに、障害が発生した現用インタフェース盤の光出力をシャットダウンする制御を行なう。
【００１６】
現用インタフェース盤３ａ〜３ｃはレイヤ２スイッチ２と接続されるとともに光ファイバー９、カプラ６ａ〜６ｂを含む複数に分岐された光伝送路を介してＯＮＵ７ａ〜７ｆに接続される。現用インタフェース盤３ａ〜３ｃは、上位ネットワークからレイヤ２スイッチ２を介してデータを受信し、ＰＯＮシステムの所定のフレームフォーマット（ＰＯＮフレーム）に変換して、光ファイバー９、カプラ６ａ〜６ｂ経由でＯＮＵ７ａ〜７ｆへデータを送信する。また、ＯＮＵ７ａ〜７ｆからデータを受信し、フォーマットを変換して、レイヤ２スイッチ２を介し上位ネットワークへデータを送信する。これにより、ＯＮＵに接続される端末８ａ〜８ｆはＯＮＵ７ａ〜７ｆ、冗長化光アクセス装置１を介し、上位ネットワークと通信する。
【００１７】
予備インタフェース盤３ｄは、レイヤ２スイッチ２と接続されるとともに光スイッチ４と接続され、現用インタフェース盤３ａ〜３ｃと同様に上位ネットワークおよびＯＮＵとのデータ送受信機能を有するが、現用インタフェース盤使用時は、光スイッチ４が光ポート＃（Ｎ＋１）（空きポート）を選択しているため、ＯＮＵとは接続されていない。例えば、現用インタフェース盤３ａで障害が発生すると、これを検知した制御盤５の指示により光スイッチ４が光ポート＃１を選択し、予備インタフェース盤３ｄはカプラ６ａを通じてＯＮＵ７ａ〜７ｃと接続され、現用インタフェース盤３ａと置き換えられる。なお、予備インタフェース盤３ｄとレイヤ２スイッチ２のポートＰとの間は、光スイッチ４の状態に係わらずＬＡＮインタフェースで接続された状態であり、データのやり取りが可能な状態（リンクアップ状態）となっている。
【００１８】
次に動作について説明する。レイヤ２スイッチ２は、ＦＤＢ１０２のデータ送信情報に従ってデータ転送を行なう。Ｎ台の現用インタフェース盤が正常な場合、端末８ａからの送信データは、レイヤ２スイッチ２のポート１に転送される。スイッチング部１０３は、ポート１に転送されたデータの送信元ＭＡＣアドレス  Ａと受信ポート番号１を対応付けてＦＤＢ１０２に記録することにより、ポート１に接続されている端末のＭＡＣアドレスを学習する。スイッチング部１０３は、端末８ｂ〜８ｆからの送信データについても同様に送信元ＭＡＣアドレスと受信ポート番号を対応付けて、ＦＤＢ１０２に記録することにより、ＦＤＢ１０２は図３の４０１のように、ポート番号１とＭＡＣアドレスＡ、Ｂ、Ｃを対応付けたテーブルが形成される。レイヤ２スイッチ２は、下り方向のデータを受信した場合、受信したデータの送信先ＭＡＣアドレスと、ＦＤＢ１０２を照合し、一致するＭＡＣアドレスと対応付けられているポート１〜ポートＮのいずれかに、受信したデータを転送する。なお、ブロードキャストデータ、およびＦＤＢ１０２に記録されていない未学習のユニキャストデータは受信ポート以外の全ポートに転送（フラッディング）され、ポートＰにも転送されるが、光スイッチ４が光ポート＃（Ｎ＋１）を選択しているため、混線することはない。
【００１９】
現用インタフェース盤３ａ〜３ｃ使用時において、予備インタフェース盤３ｄを光送信状態にし、光スイッチ４の光ポート＃（Ｎ＋１）に自己監視回路（図示せず）を接続して、予備インタフェース盤３ｄの光出力監視を行なう。予備インタフェース盤３ｄの光出力異常を検出した場合、自己監視回路は、制御盤５に故障発生を通知する。また、レイヤ２スイッチ２は、予備インタフェース盤３ｄとレイヤ２スイッチ２のポートＰとの間のリンク状態の監視を行ない、リンクの切断状態を検出した場合は、制御盤５に故障発生を通知する。これらにより、制御盤５は、予備インタフェース盤の光出力異常の発生や、予備インタフェース盤３ｄとレイヤ２スイッチ２のポートＰとの間のリンク断の発生を検知することができる。制御盤５は、予備インタフェース盤３ｄの異常を検知した状態において、いずれかの現用インタフェース盤に障害が発生した場合は、予備インタフェース盤３ｄへの切替制御を行なわないようにすることで、余計な切替を発生させることはない。
【００２０】
ここで、現用インタフェース盤３ａで障害が発生した場合の動作を、図２に示すシーケンス図に基づき説明する。現用インタフェース盤３ａから障害通知を受けた制御盤５は、現用インタフェース盤３ａの光出力をシャットダウンするとともに、光スイッチ４へ光ポート＃１を選択するよう切替指示する制御を行なう。光スイッチ４が光ポート＃１を選択すると予備インタフェース盤３ｄが光伝送路を介してＯＮＵ７ａ〜７ｃと接続され、予備インタフェース盤３ｄが現用インタフェース盤３ａと置き換わる。さらに予備インタフェース盤３ｄとＯＮＵ７ａ〜７ｃとの間で認証処理が完了すると、予備インタフェース盤３ｄは上下方向の導通が可能な状態となる。また、上記光出力シャットダウン指示、切替指示と並行して、制御盤５はレイヤ２スイッチ２に対して、切替を行なったインタフェース盤を示す切替ポート通知を行なう。切替ポート通知を受けたレイヤ２スイッチ２では、スイッチング部１０３（物理アドレス情報削除部）がＦＤＢ１０２に記録されている、障害が発生した現用インタフェース盤３ａの接続するポート対応のＭＡＣアドレス学習情報を、エージングタイムが経過する前に（エージングタイムに係わらず）、速やかに全て削除する（図３、４０２）。
【００２１】
本状態において端末８ａ〜８ｃ宛ての下り方向データを冗長化光アクセス装置１で受信した場合、レイヤ２スイッチ２では受信したデータがフラッディングされてポート１〜ポートＰから送信される。光スイッチ４が光ポート＃１を選択しているため、ポートＰから送信されたデータは予備インタフェース盤３ｄを通じてＯＮＵ７ａ〜７ｃ、引いては端末８ａ〜８ｃに転送される。データを受信した端末８ａ〜８ｃが応答を返すことにより、スイッチング部１０３はポートＰに転送されたデータの送信元ＭＡＣアドレスＡ、Ｂ、Ｃと受信ポート番号Ｐを対応付けてＦＤＢ１０２に記録する。これにより、ＦＤＢ１０２は図３の４０３のように、ポート番号ＰとＭＡＣアドレスＡ、Ｂ、Ｃを対応付けたテーブルが形成される。以降の送信先ＭＡＣアドレスがＡ、Ｂ、Ｃの下りデータは、ＦＤＢ１０２のデータ送信情報に基づき、ポートＰを通してユニキャスト通信が行なわれる。
【００２２】
以上のように実施の形態１では、現用インタフェース盤から予備インタフェース盤に切替を行なう際に、レイヤ２スイッチ２のＦＤＢ１０２の管理する現用ポート対応のデータ送信情報をエージングタイムに係わらず削除するよう構成したので、下り方向の疎通を速やかに行なうことが可能となり、かつ、予備インタフェース盤３ｄとレイヤ２スイッチ２のポートＰとの間を閉塞せず、常時監視を行なえるので、信頼性を維持することが可能となる。
【００２３】
実施の形態２．
図４は、この発明の実施の形態２による局側装置を装備したＰＯＮシステムの構成を示すシステム図である。図１と同じ符号のものは同様の機能を有するので、説明を繰り返さない。図４において、レイヤ２スイッチ２は、上位ネットワークと接続するポート０と各インタフェース盤３ａ〜３ｄへ接続するポート１〜ＮおよびＰとのスイッチング動作を行なうスイッチ（ＳＷ）２０１と、レイヤ２スイッチ２内の制御を行なうＣＰＵ１０４から成る。また、ＳＷ２０１は、受信データの物理アドレスである送信元ＭＡＣアドレスと受信ポートとを、データの送信元ＭＡＣアドレス（物理アドレス）と送信ポートとして対応付け、このデータ送信情報を当該ポートに対応する所定の期間（エージングタイム）保持するＦＤＢ１０２と、スイッチング部１０３、およびポート部２０２を有す。ポート部２０２（ポート閉塞部）は、各インタフェース盤３ａ〜３ｄへ接続するポート１〜ＮおよびＰのポート閉塞／閉塞解除を制御する。スイッチング部１０３（物理アドレス情報削除部）は、ＦＤＢ１０２のデータ送信情報の記録／削除を制御するとともに、データ送信情報に基づき受信データを送信ポートへ転送するスイッチング動作を制御する。特に、ポート部２０２の制御により、閉塞されたポートに対応するデータ送信情報を削除するよう制御する。
【００２４】
次に動作について、図５に示すシーケンス図に基づき説明する。現用インタフェース盤３ａで障害が発生した場合、現用インタフェース盤３ａから障害通知を受けた制御盤５は、現用インタフェース盤３ａの光出力をシャットダウンするとともに、光スイッチ４へ光ポート＃１を選択するよう切替指示する制御を行なう。光スイッチ４が光ポート＃１を選択すると予備インタフェース盤３ｄが光伝送路を介してＯＮＵ７ａ〜７ｃと接続され、予備インタフェース盤３ｄが現用インタフェース盤３ａと置き換わる。さらに予備インタフェース盤３ｄとＯＮＵ７ａ〜７ｃとの間で認証処理が完了すると、予備インタフェース盤３ｄは上下方向の導通が可能な状態となる。また、上記光出力シャットダウン指示、切替指示と並行して、制御盤５はレイヤ２スイッチ２に対して、切替を行なったインタフェース盤を示す切替ポート通知を行なう。切替ポート通知を受けたレイヤ２スイッチ２では、ポート部２０２が障害の発生した現用インタフェース盤３ａが接続するポート１を故意にリンクダウン（閉塞）し、一定時間後にリンクアップ（閉塞を解除）させる動作を行なう。一時的にリンクダウンさせてリンクアップさせる手段としては、該当するポートのＬＡＮインタフェースＰＨＹ部のリセット等がある。ポート部２０２が、上記リンクダウン動作（図５、ポート閉塞）を行なうことにより、スイッチング部１０３がＦＤＢ１０２に記録されている、リンクダウンされたポート１対応のＭＡＣアドレス学習情報を、エージングタイムが経過する前に（エージングタイムに係わらず）、速やかに全て削除し、ＦＤＢ１０２は、ポート番号１とＭＡＣアドレス学習情報の対応付けがされていないテーブル状態となる（図３、４０２）。
【００２５】
本状態において端末８ａ〜８ｃ宛ての下り方向データを冗長化光アクセス装置１で受信した場合、レイヤ２スイッチ２では受信したデータがフラッディングされポート１〜ポートＰから送信され、光スイッチ４が光ポート＃１を選択しているため、ポートＰから送信されたデータは予備インタフェース盤３ｄを通じてＯＮＵ７ａ〜７ｃ、引いては端末８ａ〜８ｃに転送される。データを受信した端末８ａ〜８ｃが応答を返すことにより、スイッチング部１０３はポートＰに転送されたデータの送信元ＭＡＣアドレスＡ、Ｂ、Ｃと受信ポート番号Ｐを対応付けてＦＤＢ１０２に記録する。これにより、ＦＤＢ１０２は図３の４０３のように、ポート番号ＰとＭＡＣアドレスＡ、Ｂ、Ｃを対応付けたテーブルが形成される。以降の送信先ＭＡＣアドレスがＡ、Ｂ、Ｃの下りデータは、ＦＤＢ１０２のデータ送信情報に基づき、ポートＰを通してユニキャスト通信が行なわれる。
【００２６】
以上のように実施の形態２では、現用インタフェース盤から予備インタフェース盤に切替を行なう際に、該当する現用インタフェース盤に接続するレイヤ２スイッチ２のポートのリンクダウン〜リンクアップの処理を行ない、当該ポート対応のデータ送信情報をエージングタイムに係わらず削除するよう構成したので、下り方向の疎通を速やかに行なうことが可能となり、かつ、予備インタフェース盤３ｄとレイヤ２スイッチ２のポートＰとの間を閉塞せず、常時監視を行なえるので、信頼性を維持することが可能となる。
【００２７】
実施の形態３．
図６は、この発明の実施の形態３による局側装置を装備したＰＯＮシステムの構成を示すシステム図である。図１と同じ符号のものは同様の機能を有するので、説明を繰り返さない。図６において、レイヤ２スイッチ２は、上位ネットワークと接続するポート０と各インタフェース盤３ａ〜３ｄへ接続するポート１〜ＮおよびＰとのスイッチング動作を行なうスイッチ（ＳＷ）３０１と、レイヤ２スイッチ２内の制御を行なうＣＰＵ１０４から成る。また、ＳＷ３０１は、受信データの物理アドレスである送信元ＭＡＣアドレスと受信ポートとを、データの送信元ＭＡＣアドレス（物理アドレス）と送信ポートとして対応付け、このデータ送信情報を当該ポートに対応する所定の期間（エージングタイム）保持するＦＤＢ１０２と、スイッチング部３０３、およびエージングタイム格納部３０２を有す。エージングタイム格納部３０２は、レイヤ２スイッチ２のポートごとのエージングタイムを保持する。スイッチング部３０３（物理アドレス情報削除部）は、ＦＤＢ１０２のデータ送信情報の記録／削除を制御するとともに、データ送信情報に基づき受信データを送信ポートへ転送するスイッチング動作を制御する。
【００２８】
また、スイッチング部３０３は、レイヤ２スイッチ２が有するいずれかのポートでデータを受信すると、エージングタイム格納部３０２が保持する該ポートのエージングタイムを初期値とするタイマーをスタートさせる。タイマーが０になる前に、該データの送信元ＭＡＣアドレスと同一のＭＡＣアドレスを送信元ＭＡＣアドレスとする新たなデータを、該ポートで受信した場合は、スイッチング部３０３は、タイマーの値を、エージングタイム格納部３０２が保持する該ポートのエージングタイムに再設定して、タイマーをスタートさせる。タイマーが０になった場合、スイッチング部３０３は、ＦＤＢ１０２に記録されている、該ポートに対応する該送信元ＭＡＣアドレスと同一のＭＡＣアドレス学習情報を削除する。ここで、該データの送信元ＭＡＣアドレスと同一のＭＡＣアドレスを送信先ＭＡＣアドレスとする新たなデータを、レイヤ２スイッチ２が有するいずれかのポートで受信した場合は、スイッチング部３０３は、タイマーの値を、エージングタイム格納部３０２が保持する該ポートのエージングタイムに再設定して、タイマーをスタートさせるようにしてもよい。
【００２９】
次に動作について、図７に示すシーケンス図に基づき説明する。現用インタフェース盤３ａで障害が発生した場合、現用インタフェース盤３ａから障害通知を受けた制御盤５は、現用インタフェース盤３ａの光出力をシャットダウンするとともに光スイッチ４へ光ポート＃１を選択するよう切替指示する制御を行なう。光スイッチ４が光ポート＃１を選択すると予備インタフェース盤３ｄが光伝送路を介してＯＮＵ７ａ〜７ｃと接続され、予備インタフェース盤３ｄが現用インタフェース盤３ａと置き換わる。さらに予備インタフェース盤３ｄとＯＮＵ７ａ〜７ｃとの間で認証処理が完了すると、予備インタフェース盤３ｄは上下方向の導通が可能な状態となる。また、上記光出力シャットダウン指示、切替指示と並行して、制御盤５はレイヤ２スイッチ２に対して、切替を行なったインタフェース盤を示す切替ポート通知を行なう。切替ポート通知を受けたレイヤ２スイッチ２では、スイッチング部３０３が、エージングタイム格納部３０２が保持している、障害が発生した現用インタフェース盤３ａが接続するポート１のエージングタイムの値を一時的に０もしくは相応する最小値に短縮して設定する。スイッチング部３０３は、設定したエージングタイムの値が経過した後、再度エージングタイムを元々設定してあった値に設定を戻す処理を行なう。スイッチング部３０３が設定したエージングタイム（０もしくは相応する最小値）の経過により、スイッチング部３０３がＦＤＢ１０２に記録されているエージングタイムを変更されたポート１対応のＭＡＣアドレス学習情報を削除し、ＦＤＢ１０２は、ポート番号１とＭＡＣアドレス学習情報の対応付けがされていないテーブル状態となる（図３、４０２）。
【００３０】
本状態において端末８ａ〜８ｃ宛ての下り方向データを冗長化光アクセス装置１で受信した場合、レイヤ２スイッチ２では受信したデータがフラッディングされポート１〜ポートＰから送信され、光スイッチ４が光ポート＃１を選択しているため、ポートＰから送信されたデータは予備インタフェース盤３ｄを通じてＯＮＵ７ａ〜７ｃ、引いては端末８ａ〜８ｃに転送される。データを受信した端末８ａ〜８ｃが応答を返すことにより、スイッチング部３０３はポートＰに転送されたデータの送信元ＭＡＣアドレスＡ、Ｂ、Ｃと受信ポート番号Ｐを対応付けてＦＤＢ１０２に記録する。これにより、ＦＤＢ１０２は図３の４０３のように、ポート番号ＰとＭＡＣアドレスＡ、Ｂ、Ｃを対応付けたテーブルが形成される。以降の送信先ＭＡＣアドレスがＡ、Ｂ、Ｃの下りデータは、ＦＤＢ１０２のデータ送信情報に基づき、ポートＰを通してユニキャスト通信が行なわれる。
【００３１】
以上のように実施の形態３では、現用インタフェース盤から予備インタフェース盤に切替を行なう際に、該当する現用インタフェース盤に接続するレイヤ２スイッチ２のポートのエージングタイムを一時的に短縮し、当該ポート対応のデータ送信情報を短縮したエージングタイム経過時に削除するよう構成したので、下り方向の疎通を速やかに行なうことが可能となり、かつ、予備インタフェース盤３ｄとレイヤ２スイッチ２のポートＰとの間を閉塞せず、常時監視を行なえるので、信頼性を維持することが可能となる。
【００３２】
なお、本実施の形態３ではレイヤ２スイッチ２内のＳＷ３０１の制御をＣＰＵ１０４により行なったが、制御盤５から、レイヤ２スイッチ２のＳＷ３０１を制御するように構成してもよい。また、本実施の形態３では、制御盤５はレイヤ２スイッチ２に対し切替ポート通知のみを行なっているが、レイヤ２スイッチ２を、実施の形態１で示したＭＡＣアドレス情報の削除、実施の形態２で示したポートの一時的な閉塞、実施の形態３で示したエージングタイムの一時的な変更のいずれの動作も実施可能な構成とし、制御盤５がレイヤ２スイッチ２へいずれを実施するかという情報を同時に通知するようにしてもよい。
【００３３】
さらに、本実施の形態３では、エージングタイム格納部３０２は、レイヤ２スイッチ２のポートごとにエージングタイムを保持するが、レイヤ２スイッチ２のポート共通のエージングタイムを保持するようにしても、同等の動作を行なうことにより、下り方向の疎通を速やかに行なうことが可能となる。ＭＡＣアドレス情報の削除後にエージングタイムを元の設定値へ戻す構成にしたので、他のポートに対応するデータ送信情報のその後の学習機能を妨げることもない。
【符号の説明】
【００３４】
１    冗長化光アクセス装置
２    レイヤ２スイッチ
３ａ〜３ｄ    インタフェース盤
４    光スイッチ
５    制御盤
６ａ〜６ｂ    カプラ
７ａ〜７ｆ    ＯＮＵ
８ａ〜８ｆ    端末
９    光ファイバー
１０１    ＳＷ
１０２    ＦＤＢ
１０３    スイッチング部
１０４    ＣＰＵ
２０１    ＳＷ
２０２    ポート部
３０１    ＳＷ
３０２    エージングタイム格納部
３０３    スイッチング部
４０１    ＦＤＢテーブル
４０２    ＦＤＢテーブル
４０３    ＦＤＢテーブル
【図１】
2011244402.tif 000003
【図２】
2011244402.tif 000004
【図３】
2011244402.tif 000005
【図４】
2011244402.tif 000006
【図５】
2011244402.tif 000007
【図６】
2011244402.tif 000008
【図７】
2011244402.tif 000009