(57)【要約】【課題】電極層と配線層との合金化による接合安定性が得られつつ、合金化の進みすぎによる空孔の発生が抑制された半導体素子の配線構造を提供する。【解決手段】半導体素子１０の配線構造は、半導体素子１０を構成する半導体層１４上に設けられ、金属により形成された電極層１１と、電極層１１上に設けられ、電極層１１の金属と合金化し得る金属により形成された配線層１２と、電極層１１と配線層１２との間に設けられ、配線層１２と同じ種類の金属を主成分とする、電極層１１の膜厚以下の膜厚を有する中間層１３であって、電極層１１の金属の配線層１２への拡散を防止する、中間層１３の金属の金属化合物膜１３ｂが、配線層１２側の表面に形成されている中間層１３と、を含む。【選択図】図１
2011044578.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を構成する半導体層上に設けられ、金属により形成された電極層と、
前記電極層上に設けられ、前記電極層の金属と合金化し得る金属により形成された配線層と、
前記電極層と前記配線層との間に設けられ、前記配線層と同じ種類の金属を主成分とする、前記電極層の膜厚以下の膜厚を有する中間層であって、前記電極層の金属の前記配線層への拡散を防止する、当該中間層の金属の金属化合物膜が、前記配線層側の表面に形成されている中間層と、
を含むことを特徴とする半導体素子の配線構造。
【請求項２】
半導体素子を構成する半導体層上に設けられ、金属により形成された電極層と、
前記電極層上に設けられ、前記電極層の金属と合金化し得る金属により形成された配線層と、
前記電極層と前記配線層との間に設けられ、前記配線層と同じ種類の金属を主成分とする、前記電極層の金属の拡散による空孔の発生を抑制する程度に薄膜の中間層であって、前記電極層の金属の前記配線層への拡散を防止する、当該中間層の金属の金属化合物膜が、前記配線層側の表面に形成されている中間層と、
を含むことを特徴とする半導体素子の配線構造。
【請求項３】
請求項１または２に記載の半導体素子の配線構造であって、
前記中間層が複数積層されていることを特徴とする半導体素子の配線構造。
【請求項４】
請求項１から３のいずれか１項に記載の半導体素子の配線構造と、
前記配線構造の電極層が設けられた半導体層を含む複数の半導体層が積層された光を発する半導体積層体と、
を有することを特徴とする発光素子。
【請求項５】
請求項４に記載の発光素子を複数備え、当該複数の発光素子が配列されていることを特徴とする発光素子アレイ。
【請求項６】
請求項５に記載の発光素子アレイと、
前記発光素子アレイに含まれる複数の発光素子の前記配線層と接続され、前記複数の発光素子を駆動する駆動部と、
前記発光素子アレイからの光により画像が形成される像保持体と、
を有することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の配線構造、発光素子、発光素子アレイ、および画像形成装置に関する。
【背景技術】
【０００２】
異種金属同士を接合する場合に、両金属の合金化や拡散を抑制するために、バリアメタル層や酸化物層を両金属間に設ける技術がある（例えば特許文献１〜３を参照）。
【０００３】
また、虫食い状の配線欠けの低減やストレスマイグレーション耐性の向上などのために、半導体装置の配線を複層構造にする技術がある（例えば特許文献３〜５を参照）。
【０００４】
また、例えば電子写真装置の露光用の発光素子アレイとして、複数個の発光サイリスタが配列された構造を持ち、発光点を走査する機能を有する自己走査型発光素子アレイ（SLED: Self-scanning Light-emitting Device）が知られている（例えば特許文献６〜１４を参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−３００９５号公報
【特許文献２】特開２００５−２７７３７２号公報
【特許文献３】特開２００８−１１２９３０号公報
【特許文献４】特開平５−１０２１３９号公報
【特許文献５】特開平１１−２９７６９７号公報
【特許文献６】特開平１−２３８９６２号公報
【特許文献７】特開平２−１４５８４号公報
【特許文献８】特開平２−２６３６６８号公報
【特許文献９】特開２００５−２９７４２２号公報
【特許文献１０】特開２００６−２６９５４４号公報
【特許文献１１】特開２００７−２５０８５３号公報
【特許文献１２】特開２００７−２５０９６１号公報
【特許文献１３】特開２００８−１０５２２１号公報
【特許文献１４】特開２００８−２８４８１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、半導体素子において電極層と配線層とを接合する場合、両者の金属の合金化が進みすぎると、金属の拡散による空孔（すなわちカーケンダル空孔）が発生し、接合不良の原因となる。一方、電極層と配線層との合金化をバリアメタル層などで完全に阻止すると、接触抵抗が高くなるなど、接合安定性が悪くなる場合がある。
【０００７】
本発明は、電極層と配線層との合金化による接合安定性が得られつつ、合金化の進みすぎによる空孔の発生が抑制された、半導体素子の配線構造、発光素子、発光素子アレイ、および画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明は、半導体素子を構成する半導体層上に設けられ、金属により形成された電極層と、前記電極層上に設けられ、前記電極層の金属と合金化し得る金属により形成された配線層と、前記電極層と前記配線層との間に設けられ、前記配線層と同じ種類の金属を主成分とする、前記電極層の膜厚以下の膜厚を有する中間層であって、前記電極層の金属の前記配線層への拡散を防止する、当該中間層の金属の金属化合物膜が、前記配線層側の表面に形成されている中間層と、を含むことを特徴とする半導体素子の配線構造である。
【０００９】
請求項２に記載の発明は、半導体素子を構成する半導体層上に設けられ、金属により形成された電極層と、前記電極層上に設けられ、前記電極層の金属と合金化し得る金属により形成された配線層と、前記電極層と前記配線層との間に設けられ、前記配線層と同じ種類の金属を主成分とする、前記電極層の金属の拡散による空孔の発生を抑制する程度に薄膜の中間層であって、前記電極層の金属の前記配線層への拡散を防止する、当該中間層の金属の金属化合物膜が、前記配線層側の表面に形成されている中間層と、を含むことを特徴とする半導体素子の配線構造である。
【００１０】
請求項３に記載の発明は、請求項１または２に記載の半導体素子の配線構造であって、前記中間層が複数積層されていることを特徴とする。
【００１１】
請求項４に記載の発明は、請求項１から３のいずれか１項に記載の半導体素子の配線構造と、前記配線構造の電極層が設けられた半導体層を含む複数の半導体層が積層された光を発する半導体積層体と、を有することを特徴とする発光素子である。
【００１２】
請求項５に記載の発明は、請求項４に記載の発光素子を複数備え、当該複数の発光素子が配列されていることを特徴とする発光素子アレイである。
【００１３】
請求項６に記載の発明は、請求項５に記載の発光素子アレイと、前記発光素子アレイに含まれる複数の発光素子の前記配線層と接続され、前記複数の発光素子を駆動する駆動部と、前記発光素子アレイからの光により画像が形成される像保持体と、を有することを特徴とする画像形成装置である。
【発明の効果】
【００１４】
請求項１に記載の発明によれば、電極層と配線層との合金化による接合安定性が得られつつ、合金化の進みすぎによる空孔の発生が抑制された、半導体素子の配線構造を提供することができる。
【００１５】
請求項２に記載の発明によれば、電極層と配線層との合金化による接合安定性が得られつつ、合金化の進みすぎによる空孔の発生が抑制された、半導体素子の配線構造を提供することができる。
【００１６】
請求項３に記載の発明によれば、１層目の中間層で合金化の進行を抑えることができなかった場合に、２層目以降の中間層で合金化の進行を抑えることができる。
【００１７】
請求項４に記載の発明によれば、電極層と配線層との合金化による接合安定性が得られつつ、合金化の進みすぎによる空孔の発生が抑制された、発光素子を提供することができる。
【００１８】
請求項５に記載の発明によれば、電極層と配線層との合金化による接合安定性が得られつつ、合金化の進みすぎによる空孔の発生が抑制された、発光素子アレイを提供することができる。
【００１９】
請求項６に記載の発明によれば、電極層と配線層との合金化による接合安定性が得られつつ、合金化の進みすぎによる空孔の発生が抑制された、画像形成装置を提供することができる。
【図面の簡単な説明】
【００２０】
【図１】実施の形態に係る半導体素子の配線構造の一例を示す断面図である。
【図２】実施の形態に係る半導体素子の配線構造の他の一例を示す断面図である。
【図３】実施の形態に係る半導体素子の配線構造の他の一例を示す断面図である。
【図４】実施の形態に係る半導体素子の製造方法の一例を示す工程図である。
【図５】実施の形態に係る発光素子の構成の一例を示す断面図である。
【図６】実施の形態に係る発光素子の製造方法の一例を示す工程図である。
【図７】実施の形態に係る発光素子アレイの一例を示す等価回路図である。
【図８】実施の形態に係る発光素子アレイの一例を示す平面図である。
【図９】図８のＡ−Ａ’断面図である。
【図１０】実施の形態に係る光照射装置の構成の一例を示す概略図である。
【図１１】実施の形態に係る画像形成装置の構成の一例を示す概略図である。
【図１２】実施例に係る半導体素子の配線構造を示す模式断面図である。
【図１３】比較例に係る半導体素子の配線構造を示す模式断面図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態を図面に従って説明する。
【００２２】
［半導体素子の配線構造］
図１は、本実施の形態に係る半導体素子の配線構造の一例を示す断面図である。図１において、半導体素子１０は、電極層１１、配線層１２、および中間層１３を含む。
【００２３】
電極層１１は、半導体素子１０を構成する半導体層１４上に設けられ、金属により形成されている。具体的には、電極層１１は、金（Ａｕ）またはＡｕを主成分とする材料により形成される。ただし、電極層１１は、他の金属材料（例えば、Ｃｕ，Ｐｔ，Ｎｉ）により形成されてもよい。電極層１１は、例えばオーミック電極を構成する。
【００２４】
配線層１２は、電極層１１上に設けられ、電極層１１の金属と合金化し得る金属により形成されている。具体的には、配線層１２は、アルミニウム（Ａｌ）またはＡｌを主成分とする材料により形成される。ただし、配線層１２は、他の金属材料（例えば、Ａｕ，Ｃｕ，Ｐｔ，Ｎｉ）により形成されてもよい。
【００２５】
中間層１３は、電極層１１と配線層１２との間に設けられる。この中間層１３は、合金化領域を抑制する役割を果たすものであり、バリア層、合金化抑制層などと呼べる。
【００２６】
図１の例では、半導体層１４上には層間絶縁膜１５が設けられ、この層間絶縁膜１５には配線接続孔（コンタクトホール）１５ａが形成されており、この配線接続孔１５ａを通じて中間層１３および配線層１２が電極層１１と接続されている。また、配線層１２上には、保護層１６が形成されている。層間絶縁膜１５および保護層１６は、例えばＳｉＯ２膜である。
【００２７】
以下、中間層１３について詳しく説明する。
【００２８】
中間層１３は、配線層１２と同じ種類の金属を主成分とし、例えばＡｌまたはＡｌを主成分とする材料により形成される。したがって、中間層１３を構成する金属は電極層１１を構成する金属と合金化し、中間層１３には合金化領域１３ａが形成される。
【００２９】
中間層１３の配線層１２側の表面には、電極層１１の金属の配線層１２への拡散を防止する、中間層１３の金属の金属化合物膜１３ｂが形成されている。具体的には、金属化合物膜１３ｂは、金属酸化膜や金属窒化膜であり、例えば酸化アルミニウム膜や窒化アルミニウム膜である。この金属化合物膜１３ｂにより、合金化の進行が抑えられ、合金化領域が制限される。金属化合物膜１３ｂの厚みは、中間層１３と配線層１２との電気伝導が確保される程度に薄く形成される。
【００３０】
電極層１１の金属の拡散によってカーケンダル空孔が発生すると、その部分の機械強度が弱くなるなど、接合不良、あるいは、カーケンダル空孔により電極１１が分断された場合、電極１１と半導体層１４との電気的な接触面積が小さくなり抵抗値不良の原因となる。そこで、一つの態様では、中間層１３は、電極層１１の金属の拡散による空孔の発生を抑制する程度に薄膜に形成される。具体的には、中間層１３は、電極層１１の金属の拡散による空孔が発生しない程度または実質的に発生しない程度に薄膜に形成される。または、中間層１３は、接合不良が発生しない程度に空孔の発生を抑制する。
【００３１】
中間層１３の膜厚が電極層１１の膜厚より大きい場合、合金化領域１３ａが大きくなりカーケンダル空孔が発生する可能性が高い。そこで、一つの態様では、中間層１３は、電極層１１の膜厚以下の膜厚を有するように形成される。
【００３２】
中間層１３は、合金化の進みすぎによるカーケンダル空孔の発生を抑制する等の観点より、十分に薄く形成される。一方、配線層１２は、配線抵抗等の観点より十分に厚く形成される。したがって、一つの態様では、中間層１３は、配線層１２よりも薄膜に形成される。カーケンダル空孔の抑制および配線抵抗の両立の観点より、中間層１３の厚みは、好ましくは配線層１２の厚みの２／５以下であり、より好ましくは１／５以下である。例えば、電極層１１および中間層１３の膜厚はそれぞれ約０．２μｍであり、配線層１２の膜厚は約１．０μｍである。
【００３３】
中間層１３の膜厚が大きく、合金化が金属化合物膜１３ｂまで達しない部分が多い場合、すなわち中間層１３に未合金化領域が多い場合、合金化領域が十分に抑制されておらず、カーケンダル空孔が発生する可能性が高い。そこで、一つの態様では、中間層１３の厚みは、当該中間層１３のうち電極層１１上の領域の全域または略全域が合金化領域となる程度に薄膜に形成される。すなわち、中間層１３の厚みは、当該中間層１３のうち電極層１１上の領域の全域または略全域において、合金化領域が金属化合物膜１３ｂで頭打ちとなる程度に薄膜に形成される。別の言い方をすれば、中間層１３の厚みは、当該中間層１３のうち電極層１１上の領域に未合金化領域が実質的に残らない程度に薄く形成される。図１では、上記「中間層１３のうち電極層１１上の領域」は、中間層１３のうち配線接続孔１５ａ内の領域と言える。
【００３４】
上記構成において、金属化合物膜１３ｂの出来方次第では、合金化を一部押さえ切れない可能性も考えられる。そこで、より確実に合金化領域を抑制する等の観点より、一つの態様では、図２に示されるように、中間層１３が複数積層される。すなわち、電極層１１と配線層１２との間に複数の中間層１３が形成される。中間層１３は、図２の例では２層であるが、３層以上であってもよい。
【００３５】
また、配線層の表面の凹凸を低減する、配線層内のボイドの発生を抑える、虫食い状の配線欠けを低減する等の観点より、一つの態様では、図３に示されるように、配線層１２が複数積層される。ここで、配線層１２は３層以上であってもよいが、配線欠けの低減効果および成膜の手間を考慮すると、具体的な一態様では、配線層１２は２層である。この場合、虫食い状の配線欠けをより一層低減する観点より、２つの配線層１２の下層に対する上層の膜厚比は０．９〜１．１の間にある。例えば、電極層１１および中間層１３の膜厚はそれぞれ約０．２μｍであり、２層の配線層１２の膜厚はそれぞれ約０．５μｍである。
【００３６】
また、配線層１２の上面には、金属酸化膜または金属窒化膜が形成されてもよい。
【００３７】
図４は、本実施の形態に係る半導体素子１０の製造方法の一例を示す工程図である。以下、図４を参照して、半導体素子１０の製造方法の一例を説明する。
【００３８】
まず、図４（ａ）に示されるように、基板上に設けられた半導体層１４上の予め定められた位置に、例えば真空蒸着法およびリフトオフ法により電極層１１を形成する。
【００３９】
ついで、図４（ｂ）に示されるように、基板全面に層間絶縁膜１５を形成し、この層間絶縁膜１５に電極層１１を露出させる配線接続孔１５ａを例えば反応性イオンエッチング（ＲＩＥ）により形成する。
【００４０】
ついで、図４（ｃ）に示されるように、基板全面に中間層１３を例えばスパッタ法により形成し、中間層１３の上面に金属化合物膜１３ｂを形成する。例えば、スパッタ装置により中間層１３を形成した後、当該スパッタ装置のチャンバから基板を取り出して大気中に放置することにより、中間層１３の表面に金属酸化膜を形成する。放置時間は例えば６０秒以内である。ただし、金属酸化膜は、ボイルなど、自然酸化以外の方法で形成されてもよい。また、基板を窒素雰囲気中に放置して金属窒化膜を形成してもよい。
【００４１】
ついで、図４（ｄ）に示されるように、基板全面に配線層１２を例えばスパッタ法により形成する。例えば、金属酸化膜の形成後、基板をスパッタ装置のチャンバ内に戻して当該スパッタ装置で配線層１２を形成する。一つの態様では、中間層１３と配線層１２とで同一のターゲットが用いられる。スパッタの条件は、例えば、中間層１３と配線層１２とでスパッタ時間を除いて同じである。ただし、中間層１３および配線層１２は、互いに異なる条件で形成されてもよい。
【００４２】
ついで、図４（ｅ）に示されるように、中間層１３および配線層１２を例えばウェットエッチングによってパターニングする。ここで、中間層１３および配線層１２は、互いに同じ金属を主成分とするので、一つの態様では、一つの工程で同時にパターニングされる。例えば、中間層１３および配線層１２は、エッチングレートが同一または略同一であるので、一つのエッチング工程で同時にパターニングされる。
【００４３】
ついで、図４（ｆ）に示されるように、基板全面に保護層１６を形成する。
【００４４】
上記製造方法において、電極層１１の金属と中間層１３の金属との合金化は、スパッタリング中などにも生じるが、主として中間層１３の形成後の加熱工程で進む。例えば、保護層１６を形成する工程で加熱され合金化が進む。
【００４５】
［発光素子］
本実施の形態に係る発光素子は、上記配線構造と、当該配線構造の電極層が設けられた半導体層を含む複数の半導体層が積層された光を発する半導体積層体とを有する。
【００４６】
図５は、本実施の形態に係る発光素子２０の構成の一例を示す断面図である。図５の例では、発光素子２０は、ｐｎｐｎ構造を有する発光サイリスタである。
【００４７】
発光素子２０は、半導体基板２１、半導体積層体２２、および配線構造２３を有する。
【００４８】
半導体基板２１は、ｐ型半導体基板であり、例えばｐ型ＧａＡｓ基板である。この半導体基板２１の裏面には、オーミック電極であるアノード電極２４が設けられている。
【００４９】
半導体積層体２２は、半導体基板２１上に順に積層された、ｐ型半導体層（アノード層）２２ａ、ｎ型半導体層（ｎ型ゲート層）２２ｂ、ｐ型半導体層（ｐ型ゲート層）２２ｃ、およびｎ型半導体層（カソード層）２２ｄを含む。これらの半導体層は、例えばＡｌＧａＡｓ層である。半導体積層体２２において、カソード層２２ｄはパターニングされており、部分的に除去されている。
【００５０】
配線構造２３は、ｐ型ゲート層２２ｃ上に設けられてゲート電極を構成する電極層１１ｇと、当該電極層１１ｇ上に設けられた中間層１３ｇと、当該中間層１３ｇ上に設けられた配線層１２ｇとを含む。また、配線構造２３は、カソード層２２ｄ上に設けられてカソード電極を構成する電極層１１ｃと、当該電極層１１ｃ上に設けられた中間層１３ｃと、当該中間層１３ｃ上に設けられた配線層１２ｃとを含む。中間層１３ｇ，１３ｃの上面には、金属酸化物膜などの金属化合物膜が形成されている。
【００５１】
具体的には、半導体積層体２２上には層間絶縁膜２５が設けられ、この層間絶縁膜２５には配線接続孔２５ｇ，２５ｃが形成されている。そして、配線接続孔２５ｇを通じて中間層１３ｇおよび配線層１２ｇが電極層１１ｇと接続されており、配線接続孔２５ｃを通じて中間層１３ｃおよび配線層１２ｃが電極層１１ｃと接続されている。なお、図５には示されていないが、配線層１２ｇ，１２ｃ上には、図１と同様に保護層が形成される。
【００５２】
図６は、本実施の形態に係る発光素子２０の製造方法の一例を示す工程図である。以下、図６を参照して、発光素子２０の製造方法の一例を説明する。
【００５３】
まず、図６（ａ）に示されるように、半導体基板２１上に、ｐ型半導体層（アノード層）２２ａ、ｎ型半導体層（ｎ型ゲート層）２２ｂ、ｐ型半導体層（ｐ型ゲート層）２２ｃ、およびｎ型半導体層（カソード層）２２ｄを、有機金属気相成長法（ＭＯＣＶＤ法）により積層する。
【００５４】
ついで、図６（ｂ）に示されるように、カソード層２２ｄの一部をエッチングにより除去し、ｐ型ゲート層２２ｃの一部を露出させ、真空蒸着法およびリフトオフ法により、ｐ型ゲート層２２ｃ上にゲート電極を構成する電極層１１ｇを形成し、カソード層２２ｄ上にカソード電極を構成する電極層１１ｃを形成する。また、例えば複数の発光素子２０が配列された発光素子アレイを作成する場合には、図６（ｂ）に示されるように、エッチングにより発光素子間の分離を行う。
【００５５】
ついで、図６（ｃ）に示されるように、基板全面に層間絶縁膜２５を形成し、この層間絶縁膜２５に電極層１１ｇ，１１ｃを露出させる配線接続孔２５ｇ，２５ｃを反応性イオンエッチングにより形成する。
【００５６】
ついで、図６（ｄ）に示されるように、基板全面に中間層、金属化合物膜、および配線層を形成し、これらをエッチングによりパターニングして、ゲート電極に接続される中間層１３ｇおよび配線層１２ｇと、カソード電極に接続される中間層１３ｃおよび配線層１２ｃとを形成する。そして、基板全面に保護層を形成する。当該工程は、上記図４の（ｃ）〜（ｆ）の工程と同様である。
【００５７】
ついで、半導体基板２１の裏面に、アノード電極２４を形成する。
【００５８】
なお、上記の説明では、発光素子としてｐｎｐｎ構造の発光サイリスタを例示したが、本実施の形態に係る配線構造は、ｎｐｎｐ構造の発光サイリスタなど、他の種類の発光素子に設けられてもよい。
【００５９】
［発光素子アレイ］
本実施の形態に係る発光素子アレイは、上記発光素子を複数備え、当該発光素子が例えば直線状に配列されたものである。この発光素子アレイでは、上記配線層によって、発光素子間を接続するための配線や、電力や信号を供給するための配線が構成される。複数の発光素子は、例えば同一の半導体基板上に形成される。一つの態様では、発光素子アレイは、発光点を順次自己走査する機能を有する自己走査型発光素子アレイ（ＳＬＥＤ）である。ＳＬＥＤは、複数の発光素子を有し、当該複数の発光素子が発光点を走査する機能を果たすタイプ（非分離型と呼ばれる）であってもよいし、複数の発光素子と、発光点を走査する機能を果たすスイッチ素子とを含むタイプ（分離型と呼ばれる）であってもよい。
【００６０】
図７は、本実施の形態に係る発光素子アレイ３０の一例を示す等価回路図である。図８は、発光素子アレイ３０の一例を示す平面図である。図９は、図８のＡ−Ａ’断面図である。以下、図７〜９を参照して、発光素子アレイ３０の一例を説明する。ここでは、発光素子アレイ３０は、分離型のＳＬＥＤである。
【００６１】
図７，８に示されるように、発光素子アレイ３０は、発光点を走査するためのシフト部３１と、シフト部３１により発光点が走査される発光部３２とを含む。シフト部３１は、複数のスイッチ素子（具体的には発光サイリスタ）Ｔ１，Ｔ２，・・・を含み、発光部３２は、複数の発光素子（具体的には発光サイリスタ）Ｌ１，Ｌ２，・・・を含む。
【００６２】
スイッチ素子Ｔ１，Ｔ２，・・・のゲート間は、結合ダイオードＤで結合されている。また、スイッチ素子Ｔ１，Ｔ２，・・・のゲートは、それぞれゲート抵抗Ｒｇを介して電源配線（ＶＧＡライン）３３に接続されている。電源配線３３には電源電圧ＶＧＡが供給される。
【００６３】
スイッチ素子Ｔ１，Ｔ２，・・・のカソードには、複数の発光素子Ｌ１，Ｌ２，・・・を順次点灯可能な状態にするための転送信号が供給される信号配線が接続されている。図７の例では、奇数番目のスイッチ素子Ｔ１，Ｔ３，・・・には信号配線３４が接続されており、偶数番目のスイッチ素子Ｔ２，Ｔ４，・・・には信号配線３５が接続されている。信号配線３４には抵抗Ｒ１を介してクロック信号φ１が供給され、信号配線３５には抵抗Ｒ２を介してクロック信号φ２が供給される。
【００６４】
第１番目のスイッチ素子Ｔ１のゲートは、ダイオードＤＳを介して信号配線３５に接続されている。なお、図８においては、ダイオードＤＳおよび抵抗Ｒ１，Ｒ２は図示されていない。
【００６５】
発光素子Ｌ１，Ｌ２，・・・のゲートは、それぞれ対応するスイッチ素子Ｔ１，Ｔ２，・・・のゲートに接続されている。
【００６６】
発光素子Ｌ１，Ｌ２，・・・のカソードは、信号配線３６に接続されている。信号配線３６には、発光素子を点灯させるための、または発光素子の光量を制御するための点灯信号φＩが供給される。
【００６７】
図８に示されるように、発光素子アレイ３０は、スイッチ素子Ｔ１，Ｔ２，・・・のカソード電極４１、発光素子Ｌ１，Ｌ２，・・・のカソード電極４２、結合ダイオードＤのカソード電極４３、スイッチ素子および発光素子に共通のゲート電極４４、およびゲート抵抗Ｒｇの電極４５，４６を有する。カソード電極４１は信号配線３４または３５に接続され、カソード電極４２は信号配線３６に接続され、電極４６は電源配線３３に接続される。カソード電極４３とゲート電極４４と電極４５とは、接続配線３７に接続される。
【００６８】
図９に示されるように、発光素子アレイ３０は、半導体基板５１、半導体積層体５２、および配線構造５３を有する。
【００６９】
半導体基板５１は、ｐ型半導体基板であり、例えばｐ型ＧａＡｓ基板である。この半導体基板５１の裏面には、オーミック電極であるアノード電極５４が設けられている。
【００７０】
半導体積層体５２は、半導体基板５１上に順に積層された、ｐ型半導体層（アノード層）５２ａ、ｎ型半導体層（ｎ型ゲート層）５２ｂ、ｐ型半導体層（ｐ型ゲート層）５２ｃ、およびｎ型半導体層（カソード層）５２ｄを含む。これらの半導体層は、例えばＡｌＧａＡｓ層である。これらの半導体層がパターニングされることにより、スイッチ素子Ｔ１，Ｔ２，・・・、結合ダイオードＤ、ゲート抵抗Ｒｇ、抵抗Ｒ１，Ｒ２、ダイオードＤＳ、および発光素子Ｌ１，Ｌ２，・・・が形成される。
【００７１】
配線構造５３は、カソード層５２ｄ上に設けられた電極層６１，６２，６３と、ｐ型ゲート層５２ｃ上に設けられた電極層６４，６５，６６とを含む。電極層６１，６２，６３は、それぞれ、スイッチ素子のカソード電極４１、発光素子のカソード電極４２、結合ダイオードのカソード電極４３を構成する。電極層６４はゲート電極４４を構成し、電極層６５，６６はゲート抵抗の電極４５，４６を構成する。これらの電極層６１〜６６上には、配線層６７が設けられている。電極層６１〜６６と配線層６７との間には、中間層が設けられるが、ここでは図示を省略している。
【００７２】
具体的には、半導体積層体５２上には層間絶縁膜５５が設けられ、この層間絶縁膜５５上に配線層６７が形成される。電極層６１〜６６と配線層６７とは、層間絶縁膜５５に形成された配線接続孔を通じて接続される。配線層６７がパターニングされることにより、電源配線３３、信号配線３４，３５，３６、および接続配線３７が形成される。配線層６７上には、不図示の保護層が形成される。
【００７３】
上記構成を有する発光素子アレイ３０は、例えば、上記図６に従って説明されたのと同様の製造方法によって製造される。
【００７４】
［光照射装置］
本実施の形態に係る光照射装置は、上記発光素子アレイと、当該発光素子アレイに含まれる複数の発光素子の配線層と接続され、当該複数の発光素子を駆動する駆動部とを有する。駆動部は、複数の発光素子を駆動するための電力や、複数の発光素子の点灯を制御するための信号を、配線層を介して複数の発光素子に供給する。この光照射装置は、例えば、感光体等の像保持体に光を照射して画像を形成する、露光装置、画像書き込みヘッド、またはプリントヘッドとして利用される。ただし、光照射装置は、画像読み取り装置の光源など、他の用途に用いられてもよい。
【００７５】
図１０は、本実施の形態に係る光照射装置７０の構成の一例を示す概略図である。図１０において、光照射装置７０は、基板７１と、基板７１上に設けられた自己走査型発光素子アレイ（ＳＬＥＤ）７２と、基板７１上に設けられた駆動部７３とを有する。
【００７６】
ＳＬＥＤ７２は、発光点を順次自己走査する機能を有する発光素子アレイであり、例えば図７〜９に示される構成を有する。
【００７７】
駆動部７３は、ＳＬＥＤ７２に含まれる複数の発光素子を駆動するものであり、例えば駆動回路である。駆動部７３は、例えば、ＳＬＥＤ７２の電源配線に電源電圧ＶＧＡを供給し、ＳＬＥＤ７２の転送信号用の信号配線に転送信号φ１，φ２を供給し、ＳＬＥＤ７２の点灯信号用の信号配線に点灯信号φＩを供給する。なお、ＳＬＥＤ７２を駆動する具体的な構成および動作については、例えば特許文献６〜１４に記載されており、ここでは詳しい説明は省略する。
【００７８】
光照射装置７０は、さらに、ＳＬＥＤ７２から出射された光を像保持体等の表面に結像させるためのレンズ（例えばロッドレンズアレイ）、基板７１を支持するハウジング、レンズを支持するととものＳＬＥＤ７２を外部から遮蔽するホルダ、ハウジングをレンズ方向に加圧する板バネなどを含んでもよい。
【００７９】
また、光照射装置７０は、複数のＳＬＥＤ７２を含んでもよい。例えば、基板７１上に複数のＳＬＥＤ７２が直線状に配置され、当該複数のＳＬＥＤ７２が基板７１上の駆動部７３により駆動される構成であってもよい。
【００８０】
［画像形成装置］
本実施の形態に係る画像形成装置は、上記光照射装置と、当該光照射装置の発光素子アレイからの光により画像が形成される像保持体とを有する。光照射装置の駆動部は、画像データに基づいて発光素子アレイを駆動し、これにより当該画像データに応じた画像を像保持体に形成する。
【００８１】
図１１は、本実施の形態に係る画像形成装置８０の構成の一例を示す概略図である。ここでは、画像形成装置８０は、電子写真装置であり、例えば、プリンタ、複写機、ファクシミリ装置などである。
【００８２】
図１１において、画像形成装置８０は、像保持体としての感光体８１と、感光体８１の表面を一様に帯電させる帯電装置８２と、帯電された感光体８１の表面を画像データに基づいて露光して静電潜像を形成する光照射装置（露光装置）８３と、当該静電潜像をトナー像に現像する現像装置８４と、当該トナー像を用紙等の印刷媒体Ｐに転写する転写装置８５と、当該転写されたトナー像を印刷媒体Ｐ上に定着させる定着装置８６とを含む。
【００８３】
なお、本発明は、上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変更することができる。
【実施例１】
【００８４】
以下、本発明の実施例を示す。
【００８５】
図４と同様の製造方法により、半導体基板上のｎ型ＡｌＧａＡｓ層上に配線構造を形成した。具体的には、ｎ型ＡｌＧａＡｓ層上に、真空蒸着法およびリフトオフ法により膜厚０．２μｍのＡｕ電極を形成した。ついで、基板全面に層間絶縁膜としてＳｉＯ２膜を成膜し、このＳｉＯ２膜に、電極を露出させるコンタクトホールをＲＩＥにより形成した。ついで、スパッタ装置により基板全面に膜厚０．２μｍのＡｌ層（中間層）を形成した。ついで、スパッタ装置のチャンバから基板を取り出して大気中に３０秒放置し、中間層の上面に酸化膜を形成し、基板をチャンバ内に戻した。そして、スパッタ装置により基板全面に膜厚１．０μｍのＡｌ層（配線層）を形成した。ついで、基板全面に保護層としてＳｉＯ２膜を形成した。
【００８６】
また、上記と同様の方法により、比較例の配線構造を形成した。比較例では、中間層の膜厚を０．４μｍ（電極層の膜厚０．２μｍの２倍）とし、配線層の膜厚を０．８μｍとした。
【００８７】
実施例の配線構造の断面を調べてみたところ、図１２に示されるように、中間層９３に合金化領域９３ａが観測され、配線層９２には合金化領域は観測されなかった。また、中間層９３のうち電極層９１上の領域（すなわち層間絶縁膜９５のコンタクトホール９５ａ内の領域）の略全域が、合金化領域となっていた。すなわち、中間層９３のうち電極層９１上の領域の略全域において、酸化膜９３ｂの部分で合金化領域が頭打ちになり、合金化が抑制された。電極層９１において、カーケンダル空孔の発生は観察されなかった。
【００８８】
一方、比較例の配線構造の断面を調べてみたところ、図１３に示されるように、中間層９３’に合金化領域９３ａ’が観測され、配線層９２’には合金化領域は観測されなかった。ただし、比較例では、中間層９３’の電極層９１’上の領域（すなわち層間絶縁膜９５’のコンタクトホール９５ａ’内の領域）において、酸化膜９３ｂ’まで合金化が進んでいる部分もあったが、多くの部分では合金化は酸化膜９３ｂ’まで進んでいなかった。すなわち、電極層９１’上の領域において、酸化膜９３ｂ’で合金化領域が頭打ちとなっている部分もあったが、未合金化領域も多く、合金化領域を十分に抑制できているとは言えない。そして、電極層９１’には、カーケンダル空孔９１ａ’が観察された。
【符号の説明】
【００８９】
１０  半導体素子、１１  電極層、１２  配線層、１３  中間層、１３ａ  合金化領域、１３ｂ  金属化合物膜、１４  半導体層、１５  層間絶縁膜、１５ａ  配線接続孔（コンタクトホール）、１６  保護層、２０  発光素子、２１  半導体基板、２２  半導体積層体、２３  配線構造、３０  発光素子アレイ、Ｌ１，Ｌ２，・・・  発光素子、７０  光照射装置、７１  基板、７２  自己走査型発光素子アレイ（ＳＬＥＤ）、７３  駆動部、８０  画像形成装置、８１  感光体（像保持体）、８３  光照射装置。
【図１】
2011044578.tif 000003
【図２】
2011044578.tif 000004
【図３】
2011044578.tif 000005
【図４】
2011044578.tif 000006
【図５】
2011044578.tif 000007
【図６】
2011044578.tif 000008
【図７】
2011044578.tif 000009
【図８】
2011044578.tif 000010
【図９】
2011044578.tif 000011
【図１０】
2011044578.tif 000012
【図１１】
2011044578.tif 000013
【図１２】
2011044578.tif 000014
【図１３】
2011044578.tif 000015