(57)【要約】【課題】  既存の設備を用いて製造することができ、経済性に優れた、検出装置、受光素子アレイ、および、これらの製造方法を提供する。【解決手段】近赤外域に受光感度を持つ受光素子が複数配列された受光素子アレイ５０と、ＣＭＯＳ７０とを備えた検出装置１００であって、受光素子は、化合物半導体のエピタキシャル積層体の表層からｐ型不純物を選択拡散して形成されたｐｎ接合１５を有し、非拡散領域によって隔てられており、ｐ型領域６は、読み出し回路の読み出し電極７１に、接合バンプ９を通じて電気的に接続されており、接合バンプ９が受光素子のオーミック電極を兼ねることを特徴とする。【選択図】        図１
2011096982.tif 000002
【特許請求の範囲】
【請求項１】
近赤外域に受光感度を持つ化合物半導体からなる受光素子が複数配列された受光素子アレイと、前記受光素子ごとに光電荷を読み出す読み出し回路とを備えたハイブリッド型の検出装置であって、
前記受光素子は、前記化合物半導体のエピタキシャル積層体の表層からｐ型不純物を選択拡散して形成されたｐｎ接合を有し、非拡散領域によって隔てられており、
前記ｐ型不純物が選択拡散されたｐ型領域は、前記読み出し回路の読み出し電極に、接合バンプを通じて電気的に接続されており、
前記接合バンプが前記受光素子のオーミック電極を兼ねることを特徴とする、検出装置。
【請求項２】
前記接合バンプは、前記ｐ型領域にオーミック接触するか、または、前記ｐ型領域上にエピタキシャル成長された化合物半導体のコンタクト層にオーミック接触する、ことを特徴とする、請求項１に記載の検出装置。
【請求項３】
前記ｐ型領域またはコンタクト層は、ＩｎＰまたはＩｎＧａＡｓであり、前記接合バンプが、Ｉｎ若しくはＳｎ、またはＩｎおよびＳｎの少なくとも一種を含む合金、で形成されていることを特徴とする、請求項１または２に記載の検出装置。
【請求項４】
前記受光素子アレイは、ＩｎＰ基板と、該ＩｎＰ基板上に形成された、バンドギャップ波長が１．６５μｍ〜３．０μｍの受光層とを有し、該受光層は、（ＧａＡｓＳｂ／ＩｎＧａＡｓ）のタイプ２の多重量子井戸構造、または、（ＧａＡｓＳｂ／ＩｎＧａＡｓＮ）、（ＧａＡｓＳｂ／ＩｎＧａＡｓＮＰ）、および（ＧａＡｓＳｂ／ＩｎＧａＡｓＮＳｂ）のうちのいずれかのタイプ２の多重量子井戸構造、であり、かつ、その受光層は、前記ＩｎＰ基板との格子整合条件、｜Δａ／ａ｜≦０．００２（ただし、ａｉを受光層内の各層の格子定数、ａをＩｎＰ基板の格子定数として、Δａ＝ａｉ−ａ、である）を満たすことを特徴とする、請求項１〜３のいずれか１項に記載の検出装置。
【請求項５】
前記受光素子アレイは、ＩｎＰ基板と、該ＩｎＰ基板上に形成された、バンドギャップ波長が１．６５μｍ〜３．０μｍの受光層とを有し、該受光層は、ＩｎＧａＡｓ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＮＰ、およびＩｎＧａＡｓＮＳｂのうちのいずれかであり、その受光層は、前記ＩｎＰ基板との格子整合条件、｜Δａ／ａ｜≦０．００２（ただし、ａｉを受光層の格子定数、ａをＩｎＰ基板の格子定数として、Δａ＝ａｉ−ａ、である）を満たすことを特徴とする、請求項１〜３のいずれか１項に記載の検出装置。
【請求項６】
請求項１〜５のいずれか１項に記載の検出装置に用いられる受光素子アレイであって、前記受光素子のオーミック電極を兼ねる前記接合バンプを前記受光素子ごとに備えるか、または、前記接合バンプ若しくはいかなるｐ側電極をも備えない、ことを特徴とする、受光素子アレイ。
【請求項７】
近赤外域に受光感度を持つ化合物半導体からなる複数の受光素子が配列された受光素子アレイの製造方法であって、
前記化合物半導体のエピタキシャル積層体の表層からｐ型不純物を前記受光素子ごとに選択拡散してｐｎ接合を、非拡散領域によって隔てられるように、形成する選択拡散工程と、
前記選択拡散して形成したｐ型領域にオーミック接触するようにｐ側電極を兼ねる接合バンプを形成する工程を備えるか、または、前記選択拡散工程のあと前記接合バンプ若しくはいかなるｐ側電極も形成することなく読み出し回路との接続工程に送ることを特徴とする、受光素子アレイの製造方法。
【請求項８】
近赤外域に受光感度を持つ化合物半導体からなる受光素子が複数配列された受光素子アレイと、前記受光素子ごとに光電荷を読み出す読み出し回路とを備えたハイブリッド型の検出装置の製造方法であって、
前記化合物半導体のエピタキシャル積層体の表層からｐ型不純物を前記受光素子ごとに選択拡散してｐｎ接合を、非拡散領域によって隔てられるように、形成する選択拡散工程と、
前記受光素子ごとに光電荷を読み出す読み出し回路を準備する工程と、
前記受光素子アレイの受光素子ごとに接合バンプを形成するか、または前記読み出し回路の読み出し電極ごとに接合バンプを形成する、接合バンプ形成工程と、
前記接合バンプを、接続する相手側である、前記読み出し電極または前記受光素子に接続する工程、とを備えることを特徴とする、検出装置の製造方法。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、近赤外から赤外域に受光感度を有する検出装置、受光素子アレイ、および、これらの製造方法に関するものである。
【背景技術】
【０００２】
化合物半導体に形成されたフォトダイオードアレイを有する検出装置では、信号読み出し用シリコンＩＣ（ＲＯＩＣ:Read  Out  IC）の読み出し電極と、当該フォトダイオードの電極とが向き合って、両方の間に介在するバンプによって導通がとられる。フォトダイオードは、可視域より長波長側の近赤外域または赤外域では、化合物半導体により形成されるため、化合物半導体とシリコン（ＩＣ）とのハイブリッド構成と呼ばれることがある。上記の化合物半導体のエピタキシャル積層体は、機械的力には弱いため、上記のバンプには、融点が低く柔らかいインジウム（Ｉｎ）が用いられることが多い。
インジウムのバンプは上記特性に起因して、フォトダイオードの電極またはＲＯＩＣの読み出し電極に設けられる際、形が乱れて不揃いになりやすい。１つの検出装置には数万個〜数十万個のバンプが設けられるが、このような形状逸脱が大きいバンプを防止することは難しい。形状逸脱が大きいバンプは、圧着、ろう接などの際、１対１の導通を実現せず、当該バンプの領域（当該画素領域）をはみ出して隣のバンプに接触して短絡を発生する。このような短絡は、撮像の場合は見苦しく、また物質検出や検査の場合は分解能低下の原因となり、商品価値を低下させる。
【０００３】
上記の問題を解決するため、多くの提案がなされてきた。上記ハイブリッド構成におけるＩｎバンプの形状を均一に制御するために、（ｄ１）Ｉｎバンプと接続される電極そのもの、または当該電極の表層を、インジウムの融点より低い温度でインジウムと共晶体を作る金属によって形成することで、Ｉｎバンプとの接続時に加圧をほとんどせず、圧縮変形させずに接続する方法が提案されている（特許文献１）。この方法では、たとえば（第１チップ上の第１の共晶体形成金属の電極／Ｉｎバンプ／第２チップ上の第２のの共晶体形成金属の電極）の接続構造を形成する。また、（ｄ２）ＩｎＧａＡｓ受光素子のｐ型領域とオーミック接触するＴｉ／Ｐｔ／Ａｕ等によってｐ側電極（画素電極）を形成し、このｐ側電極がワイヤボンドのアノード電極を兼ねる構造が提案されている（特許文献２）。また、（ｄ３）複数の半導体素子をバンプによって電気配線基板に電気的および機械的に接続する実装構造が提案されている（特許文献３）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−８２７５７号公報
【特許文献２】特開２００６−３２５６７号公報
【特許文献３】特開平５−７４９８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の改良方法（ｄ１）〜（ｄ３）は、共通して次の点に問題がある。すなわち、いずれの方策においても製造コストがかさむ。（ｄ１）の方法では、第１のチップと第２のチップとに別々に電極を形成した上で、さらにどちらかにＩｎバンプを配置する、という工程をとる。このため、工数が多くなり、製造コストがかさむ。（ｄ２）の構造では、（１）受光素子アレイと信号読み出し回路との接続は画素ごとに個々に接続する必要があり、二次元受光素子アレイについてはワイヤボンドを使用することができない。また、Ａｕを接続バンプに用いた場合、ろう材として使用できないので、熱圧着することになるが、相当高い圧力荷重が必要となる。このため、素子を損傷するおそれが生じ、またこれほど高い荷重の設備は現実的ではない。一次元アレイの場合は、ワイヤボンドを使用することができるが、これを二次元アレイに拡張することはピッチの制約などを強く受ける。（ｄ３）の実装構造においても、半導体素子に別にオーミック接触する電極を設ける必要があり、（ｄ１）と同じ工程となり、製造コストが嵩む。
【０００６】
本発明は、既存の設備を用いて製造することができる、経済性に優れた、検出装置、受光素子アレイ、および、これらの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の検出装置は、近赤外域に受光感度を持つ化合物半導体からなる受光素子が複数配列された受光素子アレイと、受光素子ごとに光電荷を読み出す読み出し回路とを備えたハイブリッド型の検出装置である。この検出装置では、受光素子は、化合物半導体のエピタキシャル積層体の表層からｐ型不純物を選択拡散して形成されたｐｎ接合を有し、非拡散領域によって隔てられており、ｐ型不純物が選択拡散されたｐ型領域は、読み出し回路の読み出し電極に、接合バンプを通じて電気的に接続されており、その接合バンプが受光素子のオーミック電極を兼ねることを特徴とする。
【０００８】
上記の構成によれば、画素を構成する受光素子アレイにｐ側電極（画素電極）を設けることなく、読み出し回路の読み出し電極に個別に接続される。このため、ｐ側電極をＡｕ／Ｚｎ／Ａｕ／Ｔｉ／Ａｕなどで形成する工程を省略することができ、大きな製造経費節減を得ることができる。従来の画素電極は、画素を形成するｐ型領域の端部にｐ型領域とオーミック接触するように設けられていた。このため、ハイブリッド構造の検出装置を作製する際、ｐ側電極を形成する金属と、接合バンプを形成するＩｎ等との濡れ性不良が問題となっていた。しかし、上記の構成ではｐ側電極が無いので、濡れ性について配慮することなく、接合バンプは、化合物半導体とのオーミック接触の実現に集中することができる。
ここで、受光素子アレイは、二次元アレイでも一次元アレイでもよい。
【０００９】
接合バンプは、ｐ型領域にオーミック接触するか、または、ｐ型領域上にエピタキシャル成長された化合物半導体のコンタクト層にオーミック接触することができる。これによって、接合バンプが、直接、画素または画素上の化合物半導体にオーミック接触することで、低い接触抵抗の簡単な接続構造を得ることができる。
【００１０】
ｐ型領域またはコンタクト層は、ＩｎＰまたはＩｎＧａＡｓであり、接合バンプが、Ｉｎ若しくはＳｎ、またはＩｎおよびＳｎの少なくとも一種を含む合金、で形成されることができる。これによって、（１）近赤外域の受光素子アレイに必要なオーミック接触のｐ側電極、および、（２）読み出し電極との接続に必要な接続部材、の両方を接合バンプに兼ねさせることができる。上記の金属は、次の化合物半導体と接合する上で、次の利点を有する。
ＩｎＰを最表面としてＩｎＰと接合する場合、ＳｉＮ等をパッシベーション膜として使用することで、表面リークに起因する暗電流を非常に低くして、Ｓ／Ｎ比に優れた受光素子アレイ（センサ）を実現することができる。
また、ＩｎＧａＡｓを最表面してＩｎＧａＡｓと接合する場合、ｐ側電極（画素電極）のオーミック接触を比較的容易に得ることができる。さらにｐ側電極を成膜したあとの合金化処理も比較的簡単に行うことができる。
【００１１】
上記の接合バンプをインジウム（Ｉｎ）で形成した場合、ＩｎＰやＩｎＧａＡｓに対するオーミック接触を比較的容易に得ることができる。また、ＭＣＴカメラのように冷却型受光素子アレイ（センサ）とする場合でも、インジウムは柔らかいので冷却に伴う熱応力に起因するセンサ損傷や接合部剥がれを防止することができる。
接合バンプをスズ（Ｓｎ）とする場合、読み出し回路の読み出し電極を構成するパッド金属との濡れ性が比較的良いので、ファインピッチの多数画素の場合でも確実な接続を得ることができる。
ＩｎまたはＳｎに他の金属元素を、一種類または複数種類、加えた合金によって接合バンプを形成してもよい。他の金属元素としては、Ａｇ、Ａｕ、Ｂｉ、Ｃｕ、Ｎｉ、Ｚｎなどを挙げることができる。これらの金属元素とＩｎまたはＳｎとの合金、またはこれら合金にさらに別の種類の金属を加えたものでもよい。
ＩｎまたはＳｎにＡｇを数パーセント含有させたものは共晶組成となっており、より低温で安定した接続を実現することができる。また、ＳｎにＡｕを数パーセント含有するものも同様に共晶組成であり、同様に、より低温で安定した接続を得ることができる。ＩｎまたはＳｎに、ＢｉまたはＣｕを含有させたものについても、同様に共晶合金とすることができ、より低温で安定した接続を得ることができる。
また、Ｚｎは拡散速度が比較的大きいため、Ｚｎを含有する、Ｉｎ、Ｓｎ、Ｉｎ合金またはＳｎ合金、の接合バンプは、化合物半導体への拡散によって、受光素子とのオーミック接触を比較的容易に得ることができる。
【００１２】
受光素子アレイは、ＩｎＰ基板と、該ＩｎＰ基板上に形成された、バンドギャップ波長が１．６５μｍ〜３．０μｍの受光層とを有し、該受光層は、（ＧａＡｓＳｂ／ＩｎＧａＡｓ）のタイプ２の多重量子井戸構造、または、（ＧａＡｓＳｂ／ＩｎＧａＡｓＮ）、（ＧａＡｓＳｂ／ＩｎＧａＡｓＮＰ）、および（ＧａＡｓＳｂ／ＩｎＧａＡｓＮＳｂ）のうちのいずれかのタイプ２の多重量子井戸構造、であり、かつ、その受光層は、ＩｎＰ基板との格子整合条件、｜Δａ／ａ｜≦０．００２（ただし、ａｉを受光層内の各層の格子定数、ａをＩｎＰ基板の格子定数として、Δａ＝ａｉ−ａ、である）を満たすものとすることができる。これによって、暗電流が非常に小さく、長波長域にまで高感度を有してＳ／Ｎ比が大きい、近赤外域の検出装置を得ることができる。
【００１３】
また、受光素子アレイは、ＩｎＰ基板と、該ＩｎＰ基板上に形成された、バンドギャップ波長が１．６５μｍ〜３．０μｍの受光層とを有し、該受光層は、ＩｎＧａＡｓ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＮＰ、およびＩｎＧａＡｓＮＳｂのうちのいずれかであり、その受光層は、ＩｎＰ基板との格子整合条件、｜Δａ／ａ｜≦０．００２（ただし、ａｉを受光層の格子定数、ａをＩｎＰ基板の格子定数として、Δａ＝ａｉ−ａ、である）を満たすものとしてもよい。これによって、簡単な構造の受光層によって、暗電流が小さく、Ｓ／Ｎ比が大きい、近赤外域の検出装置を得ることができる。
【００１４】
本発明の受光素子アレイは、上記のいずれかの検出装置に用いられる受光素子アレイであって、受光素子のオーミック電極を兼ねる接合バンプを受光素子ごとに備えるか、または、接合バンプ若しくはいかなるｐ側電極をも備えない、ことを特徴とする。これによって、接合バンプ付き受光素子アレイを用いて検出装置を組み上げてもよいし、また、受光素子アレイ側には画素電極というものを設けることなく、その画素電極フリー受光素子アレイと接合バンプ付き読み出し回路とを用いて検出装置を組み上げることもできる。どちらの場合も、接合バンプが画素電極（ｐ側電極）を兼ねるので、別にｐ側電極を設ける必要がない。この結果、製造経費を節減することができる。
【００１５】
本発明の受光素子アレイの製造方法は、近赤外域に受光感度を持つ化合物半導体からなる複数の受光素子が配列された受光素子アレイを製造する。この製造方法では、化合物半導体のエピタキシャル積層体の表層からｐ型不純物を受光素子ごとに選択拡散してｐｎ接合を、非拡散領域によって隔てられるように、形成する選択拡散工程と、選択拡散して形成したｐ型領域にオーミック接触するようにｐ側電極を兼ねる接合バンプを形成する工程を備えるか、または、選択拡散工程のあと接合バンプ若しくはいかなるｐ側電極も形成することなく読み出し回路との接続工程に送ることを特徴とする。
これによって、接合バンプ付き受光素子アレイを用いて検出装置を組み上げてもよいし、また、受光素子アレイには画素電極というものを設けることなく、その画素電極フリー受光素子アレイと接合バンプ付き読み出し回路とを用いて検出装置を組み上げることもできる。どちらの場合も、接合バンプが画素電極（ｐ側電極）を兼ねるので、別にｐ側電極を設ける必要がない。
【００１６】
本発明の検出装置の製造方法は、近赤外域に受光感度を持つ化合物半導体からなる受光素子が複数配列された受光素子アレイと、受光素子ごとに光電荷を読み出す読み出し回路とを備えたハイブリッド型の検出装置を製造する。この製造方法では、  化合物半導体のエピタキシャル積層体の表層からｐ型不純物を受光素子ごとに選択拡散してｐｎ接合を、非拡散領域によって隔てられるように、形成する選択拡散工程と、受光素子ごとに光電荷を読み出す読み出し回路を準備する工程と、受光素子アレイの受光素子ごとに接合バンプを形成するか、または読み出し回路の読み出し電極ごとに接合バンプを形成する、接合バンプ形成工程と、接合バンプを、接続する相手側である、読み出し電極または受光素子に接続する工程、とを備えることを特徴とする。上記の方法によって、工数を節減しながら、画素ごとに読み出し電極を確実に接続することができる。
【発明の効果】
【００１７】
本発明により、既存の設備を用いて製造することができ、経済性に優れた、検出装置、受光素子アレイ、および、これらの製造方法を得ることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態１における検出装置を示す断面図である。
【図２】図１の検出装置の受光素子アレイをマルチプレクサ側から見た平面図である。
【図３】図２における画素の拡大図である。
【図４】本実施の形態の検出装置における受光素子アレイを説明するための図である。
【図５】図１に示すハイブリッド構造の検出装置を組み上げるときの断面図である。
【図６】図１に示すハイブリッド構造の検出装置を、図５とは別の方法で組み上げるときの断面図である。
【図７】本発明の実施の形態２における検出装置を示す断面図である。
【発明を実施するための形態】
【００１９】
（実施の形態１）
図１は、本発明の実施の形態１における検出装置１００を示す断面図である。受光素子アレイ５０は、ｎ型ＩｎＰ基板１／ｎ型Ｉｎ０．５３Ｇａ０．４７Ａｓバッファ層２／受光層（光吸収層）３／拡散濃度分布調整層４／ＩｎＰキャップ層５／コンタクト層５ａ、の積層体に形成されている。各受光素子では、ｐ型不純物の亜鉛（Ｚｎ）が選択拡散されてｐ型領域６が形成され、ｐ型領域６の先端部にｐｎ接合１５が形成されている。画素Ｐを構成する受光素子の主体をなすｐ型領域６は、隣り合うｐ型領域とは非選択拡散領域によって隔てられている。このためメサ構造などを形成することなく簡単な構造で、暗電流の低い受光素子アレイ５０を得ることができる。
ハイブリッド検出装置１００の読み出し回路７０は、読み出し電極７１を有するＣＭＯＳ(Complimentary  Metal  Oxide  Semiconductor)によって構成される。
【００２０】
受光素子アレイ５０のｐ型領域６には、受光素子または画素Ｐの電極を兼ねる接合バンプ９がコンタクト層５ａを介在させて導電接続している。コンタクト層５ａを設けることなく、直接、接合バンプ９をＩｎＰキャップ層５のｐ型領域６にコンタクトさせてもよい。本実施の形態では、ＩｎＰキャップ層５よりもオーミック接触を実現しやすいＩｎ０．５３Ｇａ０．４７Ａｓによるコンタクト層５ａを設けて、そのコンタクト層５ａに接合バンプ９がオーミック接触する構成をとる。Ｉｎ０．５３Ｇａ０．４７Ａｓコンタクト層５ａは、ＩｎＰキャップ層５と同等の高濃度のｐ型不純物であるＺｎを含有している。
接合バンプ９を形成する金属材料は、当然、オーミック接触の実現に大きな影響を有するが、本実施の形態では、インジウム合金を用いるのがよい。
【００２１】
ｐ型領域６／ＩｎＧａＡｓコンタクト層／接合バンプ９／読み出し電極７１、の経路により、受光素子アレイ５０の画素ＰとＣＭＯＳ７０の読み出し電極７１とは導電接続されている。画素電極または接合バンプ９に対して共通の接地電位を与えるｎ側電極１２は、ｎ型ＩｎＰ基板１の裏面にオーミック接触され、外部のアースに接続される。ＣＭＯＳ７０においても、読み出し電極７１に対して共通の接地電極７２が設けられている。光が入射される入射面となるＩｎＰ基板１の裏面にはＳｉＯＮ膜の反射防止膜３５が配置されている。また、ｐ型領域６の形成のための選択拡散に用いられたＳｉＮの選択拡散マスクパターン３６は、そのまま残される。さらに、選択拡散マスクパターン３６の開口部またはＩｎＰキャップ層５の表面、および当該選択拡散マスクパターン３６を被覆するポリイミド樹脂等の保護膜４３が設けられている。
【００２２】
受光層３は、波長１μｍ〜３μｍに受光感度を持てば、どのような化合物半導体でもよい。たとえばＩｎＧａＡｓＮＰ、ＩｎＧａＡｓＮＳｂ、およびＩｎＧａＡｓＮのうちのいずれかを用いてもよいが、本実施の形態では、タイプ２の多重量子井戸構造（ＭＱＷ：Multi-Quantum  Well）を用いている。図１において、受光層３はタイプ２のＭＱＷである。受光層３がタイプ２のＭＱＷの場合には、ｐ型不純物である亜鉛（Ｚｎ）を拡散するとき、ＭＱＷにおけるＺｎ濃度を所定レベル以下に抑制するために、拡散濃度分布調整層４をＩｎＰキャップ層５の側に設ける。受光層３をタイプ２のＭＱＷとする場合の具体的構造については、あとで詳しく説明する。
【００２３】
上記したように読み出し回路７０のマルチプレクサには、ＣＭＯＳが用いられている。読み出し電極７１またはパッド７１は、受光素子アレイ５０の画素ごとに１つ設けられ、接合バンプ９が、パッド７１と画素Ｐまたはｐ型領域６とを導電接続している。本実施の形態では、ハイブリッド構造の検出装置１００として組み上げられる前、受光素子アレイ５０のｐ型領域６上のＩｎＧａＡｓコンタクト層５ａごとに接合バンプ９が設けられている。そして、接続または圧着のときに、その接合バンプ９は、ＣＭＯＳ７０のパッド７１に圧着され、導電接続する。
【００２４】
図２は、受光素子アレイ５０をマルイチプレクサ７０の側から見た図である。たとえば、画素Ｐは３２０×２５６個（約８．２万画素）、ピッチ３０μｍである。
図３は、画素Ｐを示す図である。破線の円形はｐ型領域６を示し、ｐ型領域６の端から内側へと順に、Ｚｎ選択拡散マスク３６の開口端／ＩｎＧａＡｓコンタクト層５ａ／ポリイミド保護膜４３の開口端／接合バンプ９、が位置している。上述のように、接合バンプ９は受光素子アレイ５０に設けられている。受光素子と画素Ｐとは、面的な領域という意味では厳密には一致しないが、画素Ｐと受光素子とは１対１に対応するので、本説明では、受光素子と画素Ｐとを同列に扱う。
【００２５】
図４は、本実施の形態において受光素子アレイ５０における受光層３を、とくにタイプ２のＭＱＷとする場合の図である。図４において、各画素の受光素子Ｐは、ＩｎＰ基板１の上に次の構成のＩＩＩ−Ｖ族半導体積層構造（エピタキシャルウエハ）を有する。
（ＩｎＰ基板１／ｎ型バッファ層２／タイプ２のＩｎＧａＡｓとＧａＡｓＳｂとのＭＱＷの受光層３／拡散濃度分布調整層４／ＩｎＰキャップ層５／Ｉｎ０．５３Ｇａ０．４７Ａｓコンタクト層５ａ）
ＩｎＰキャップ層５からＭＱＷの受光層３にまで届くように位置するｐ型領域６は、ＳｉＮ膜の選択拡散マスクパターン３６の開口部から、ｐ型不純物のＺｎが選択拡散されることで形成される。Ｚｎの選択拡散処理は、選択拡散マスクパターン３６の位置からも分かるように、コンタクト層５ａの形成前に行う。各画素の周縁部の内側に、平面的に周囲限定されての拡散導入は、上記ＳｉＮ膜の選択拡散マスクパターン３６を用いて拡散することによって実現される。周囲限定されるため、ｐ型領域６は非選択拡散領域によって隔てられる。
ｐ型領域６上のＩｎ０．５３Ｇａ０．４７Ａｓコンタクト層５ａには、接合バンプ９がオーミック接触している。接合バンプ９を形成するインジウム合金としては、たとえばＩｎ８５重量％〜９７．５重量％、Ｚｎ２．５重量％〜１５重量％のＩｎ−Ｚｎ合金などを用いるのがよい。ＩｎにＺｎを含有させると、ＩｎＰやＩｎＧａＡｓに元々ｐ型不純物として含有させているＺｎとの協働作用が発揮され、導電性が効果的に向上すると考えられる。また、ＩｎＰおよびＩｎＧａＡｓにおいて、Ｚｎは比較的高い拡散速度を持つことも、Ｉｎ−Ｚｎ合金がＩｎＰおよびＩｎＧａＡｓに対してオーミック接触を実現しやすいもう一つの理由と考えられる。本実施の形態では、Ｉｎ９６％−Ｚｎ４％の合金を用いている。この他に、ＩｎＰまたはＩｎＧａＡｓにオーミック接触する金属として、Ｉｎ９７％−Ａｇ３％、Ｉｎ１００％などを用いることができる。インジウム以外の金属としては、Ｓｎ９６．５％−Ａｇ３．５％、などを用いることができる。
またｎ型ＩｎＰ基板１には図示しないＡｕＧｅＮｉ／Ｔｉ／Ａｕのｎ側電極１２が、オーミック接触するように設けられている。
【００２６】
タイプ２のＭＱＷの受光層３には、上記のｐ型領域６の境界フロントに対応する位置にｐｎ接合１５が形成され、上記の接合バンプ９およびｎ側電極１２間に逆バイアス電圧を印加することにより、ｎ型不純物濃度が低い側（ｎ型不純物バックグラウンド）により広く空乏層を生じる。タイプ２のＭＱＷの受光層３におけるバックグラウンドは、ｎ型不純物濃度（キャリア濃度）で５×１０１５／ｃｍ３程度またはそれ以下である。そして、ｐｎ接合の位置１５は、ＭＱＷの受光層３のバックグラウンド（ｎ型キャリア濃度）と、ｐ型不純物のＺｎの濃度プロファイルとの交点で決まる。ＭＱＷの受光層３が、ｐ型不純物の選択拡散導入によって、結晶性を損なわれないようにした上で接合バンプ９との電気伝導性を良好にするために、受光層３とキャップ層５との間に、拡散濃度分布調整層４を挿入する。拡散濃度分布調整層４内のキャップ層５の側の厚み部分では、Ｚｎ濃度を高くして、受光層３の側の厚み部分ではＺｎ濃度を、上記のように低めにする。拡散濃度分布調整層４内では、ＩｎＰキャップ層５の表面から選択拡散されたｐ型不純物の濃度が、ＩｎＰキャップ層５側における１×１０１８／ｃｍ３以上の高濃度から受光層側にかけて急峻に低下するようにする。この拡散濃度分布調整層４はバンドギャップエネルギが比較的低いために不純物濃度が低い厚み部分（受光層側の所定厚み部分）があっても電気抵抗が大きくなりにくいＩｎ０．５３Ｇａ０．４７Ａｓで形成するのがよい。拡散濃度分布調整層４はなくてもよいが、ＭＱＷの受光層３の結晶性を良好にするためには、拡散濃度分布調整層４はあったほうがよい。
上記のような拡散濃度分布調整層４の挿入によって、受光層３内では、Ｚｎ濃度は５×１０１６／ｃｍ３以下の不純物濃度を容易に安定して実現することができる。本発明が対象とする受光素子アレイ５０は、近赤外域からその長波長側に受光感度を有することを追求するので、キャップ層５には、受光層３のバンドギャップエネルギより大きいバンドギャップエネルギの材料を用いるのが好ましい。このため、キャップ層５には、通常、受光層よりもバンドギャップエネルギが大きく、格子整合の良い材料であるＩｎＰが用いられる。ＩｎＰとほぼ同じバンドギャップエネルギを有するＩｎＡｌＡｓを用いてもよい。
【００２７】
受光層３は、タイプ２のＭＱＷを用いるのがよい。タイプＩの量子井戸構造では、バンドギャップエネルギの小さい半導体層を、バンドギャップエネルギの大きい半導体層で挟みながら、近赤外域に受光感度を持たせる受光素子の場合、小さいバンドギャップエネルギの半導体層のバンドギャップにより受光感度の波長上限（カットオフ波長）が定まる。すなわち、光による電子または正孔の遷移は、小さいバンドギャップエネルギの半導体層内で行われる（直接遷移）。この場合、カットオフ波長をより長波長域まで拡大する材料は、ＩＩＩ−Ｖ族化合物半導体内で、非常に限定される。これに対して、タイプ２のＭＱＷでは、フェルミエネルギを共通にして異なる２種の半導体層が交互に積層されたとき、第１の半導体の伝導帯と、第２の半導体の価電子帯とのエネルギ差が、受光感度の波長上限（カットオフ波長）を決める。すなわち、光による電子または正孔の遷移は、第２の半導体の価電子帯と、第１の半導体の伝導帯との間で行われる（間接遷移）。このため、第２の半導体の価電子帯のエネルギを、第１の半導体の価電子帯より高くし、かつ第１の半導体の伝導帯のエネルギを、第２の半導体の伝導帯のエネルギより低くすることにより、１つの半導体内の直接遷移による場合よりも、受光感度の長波長化を実現しやすい。
【００２８】
上述のように、選択拡散マスクパターン３６を用いて選択拡散により、受光素子の周縁部より内側に、平面的に周囲限定してｐ型不純物を拡散導入するので、上記のｐｎ接合１５は受光素子の端面に露出しない。この結果、光電流のリークは抑制される。図１または図４に示すように、画素Ｐが、複数個、素子分離溝なしに配列されている。上述のように、画素Ｐの内側にｐ型領域６が限定され、隣接する画素Ｐとは非選択拡散領域に隔てられることで、確実に区分けされている。
ＩｎＰ基板１上に、２μｍ厚みのｎ型ＩｎＧａＡｓバッファ層２（またはｎ型ＩｎＰバッファ層２）を成膜する。次いで、（ＩｎＧａＡｓ／ＧａＡｓＳｂ）または（ＧａＩｎＮＡｓ／ＧａＡｓＳｂ）の多重量子井戸構造の受光層３を形成する。ＩｎＰと格子整合するようＩｎＧａＡｓの組成はＩｎ0.53Ｇａ0.47Ａｓとし、ＧａＡｓＳｂの組成はＧａＡｓ0.52Ｓｂ0.48とする。これにより格子整合度（｜Δａ／ａ｜：ただし、ａはＩｎＰ基板の格子定数、Δａ＝ａｉ−ａ（ａｉは各層の格子定数）は、ＩｎＰ基板との間の格子定数差）を０．００２以下とすることができる。
単位量子井戸構造を形成する、ＩｎＧａＡｓ層の厚みは５ｎｍ、またＧａＡｓＳｂ層の厚みは５ｎｍであり、ペア数（単位量子井戸の繰り返し数）は２５０である。次いで、受光層３の上に、Ｚｎ拡散導入の際の拡散濃度分布調整層４として、厚み１μｍのＩｎ０．５３Ｇａ０．４７Ａｓ層をエピタキシャル成長し、次いで、最後に厚み１μｍのＩｎＰキャップ層５をエピタキシャル成長する。本実施の形態では、さらにＩｎＰキャップ層５上に、厚み１μｍのＩｎ０．５３Ｇａ０．４７Ａｓコンタクト層５ａをエピタキシャル成長する。上記の受光層３、拡散濃度分布調整層４は、ともにＭＢＥ(Molecular  Beam  Epitaxy)法によってエピタキシャル成長するのがよい。また、ＩｎＰキャップ層５およびＩｎＧａＡｓコンタクト層５ａは、ＭＢＥ法でエピタキシャル成長してもよいし、拡散濃度調整層４を成長させた後、ＭＢＥ装置から取り出して、ＭＯＶＰＥ(Metal  Organic  Vapor  Phase  Epitaxy)法によってエピタキシャル成長してもよい。ＩｎＧａＡｓコンタクト層５ａは、接合バンプ９とオーミック接触を実現するため、上記のエピタキシャル成長時にｐ型領域６の表層と同レベルの高濃度のＺｎを含むようにする。
【００２９】
ＩｎＰ基板１は、裏面にｎ側電極１２をオーミック接触するので、Ｓｉ等のｎ型不純物を所定レベル以上含むものを用いるのがよい。たとえばＳｉなどｎ型ドーパントを１×１０１７／ｃｍ３程度またはそれ以上含むものがよい。
ＩｎＧａＡｓ／ＧａＡｓＳｂのタイプ２のＭＱＷの受光層３、ＩｎＧａＡｓの拡散濃度分布調整層４、ＩｎＰキャップ層５は、ノンドープが望ましいが、Ｓｉなどｎ型ドーパントを極微量（たとえば２×１０１５／ｃｍ３程度）ドーピングしてもよい。
図４において、ｐｎ接合１５は、次のように、広く解釈されるべきである。受光層３内において、ｐ型不純物元素Ｚｎが選択拡散で導入される側と反対の面側の領域の不純物濃度が、真性半導体とみなせるほど低い不純物領域（ｉ領域と呼ばれる）であり、上記拡散導入されたｐ型領域６と当該ｉ領域との間に形成される接合をも含むものである。すなわち上記のｐｎ接合は、ｐｉ接合などであってもよく、さらに、これらｐｉ接合におけるｐ濃度が非常に低い場合も含むものである。
【００３０】
上述のように、ＩｎＰキャップ層５の表面に形成したＳｉＮ選択拡散マスクパターン３６を用いて、その開口部からＺｎを選択拡散してＩｎＧａＡｓ／ＧａＡｓＳｂのＭＱＷの受光層３内に届くようにｐ型領域６を形成する。ｐ型領域６のフロント先端部がｐｎ接合１５を形成する。このとき、Ｚｎ濃度が１×１０１８／ｃｍ３程度以上の高濃度領域は、ＩｎＧａＡｓ拡散濃度分布調整層４内に限定されるようにするのがよい。すなわち、上記高濃度不純物分布は、ＩｎＰキャップ層５の表面から深さ方向に、ＩｎＧａＡｓ拡散濃度分布調整層４内にまで連続し、さらに拡散濃度分布調整層４内のより深い位置で５×１０１６／ｃｍ３以下に低下するようにする。ｐｎ接合１５の近傍におけるＺｎ濃度分布は、傾斜型接合を示すような分布になっている。
【００３１】
上記の製造方法によれば、受光素子アレイ５０は、素子分離用のメサエッチングをすることなくＺｎの選択拡散（受光素子の周縁部の内側になるように平面的に周囲限定した拡散）によって、隣り合う受光素子どうし分離する。すなわち、Ｚｎ選択拡散領域６が１つの画素部Ｐの主要部となるが、Ｚｎが拡散していない領域が、各画素を分離する。このため、メサエッチングに付随する結晶の損傷などを受けることがなく、暗電流を抑制することができる。
【００３２】
不純物の選択拡散によってｐｎ接合１５を形成する場合、拡散が深さ方向だけでなく横方向（深さ直交方向）にも進行するので、素子間隔を一定以上、狭くすることができない懸念があるが、実際にＺｎの選択拡散を行ってみると、最表面にＩｎＰキャップ層５があり、その下にＩｎＧａＡｓ拡散濃度分布調整層４が配置された構造では、横方向の拡散は、深さ方向と同程度またはそれ以下に収まることが確認された。すなわち、Ｚｎの選択拡散において、Ｚｎは選択拡散マスクパターン３６の開口径よりも横方向に広がるが、その程度は小さく、図１、図３、図４などに示すように、選択拡散マスクパターン３６の開口部よりも少し広がるだけである。
【００３３】
選択拡散マスクパターン３６、ＩｎＰキャップ層５およびＩｎＧａＡｓコンタクト層５ａの一部を、ポリイミド樹脂などからなる保護膜４３で被覆する。次いで、フォトリソグラフィ法などによって、保護膜４３を貫通して、ＩｎＧａＡｓコンタクト層５ａとオーミック接触する接合バンプ９を形成する。接合バンプ９は、直径１５μｍ程度として、保護膜４３から大きく突き出すようにする。成膜法にはスパッタリング法、レーザーアブレーション法などを用いて、ＩｎＧａＡｓコンタクト層５ａとオーミック接触するように、Ｉｎ９６％−Ｚｎ４％などの合金またはＩｎ１００％で形成するのがよい。所定の初期形状を形成した後、めっき法を併用して金属厚みを増大させてもよい。
【００３４】
ＩｎＰ基板１は、（１００）から［１１１］方向または［１１−１］方向に５度〜２０度傾斜したオフアングル基板とするのがよい。より望ましくは、（１００）から［１１１］方向または［１１−１］方向に１０度〜１５度傾斜させる。このような大きなオフ角基板を用いることにより、欠陥密度が小さく結晶性に優れたＩｎＧａＡｓバッファ層２、タイプＩＩの多重量子井戸構造の受光層３、ＩｎＧａＡｓ拡散濃度分布調整層１４およびＩｎＰキャップ層４を得ることができる。
【００３５】
受光素子アレイ５０とＣＭＯＳ７０との接続は、図５に示すように、圧着によって行う。接合バンプ９の融点以上の適当な温度、および不活性雰囲気において、または常温大気中で、受光素子アレイ５０とＣＭＯＳ７０とに圧力を付加して行う。
また圧力を制御して接続する方法でなくても、接合バンプ９および筒状金属Ｇが接触するように受光素子アレイ５０とＣＭＯＳ７０との距離を制御することで接続してもよい。接合バンプと筒状金属を接触させてなじませるのには圧力が必要なので適度の圧力を付加してなじませた後にバンプを溶融させる際には圧力をかけないか、または両者の距離制御の方が望ましい場合が多い。
【００３６】
図６は、図１に示す検出装置１００を製造する別の方法を示す図である。図１〜図５では、接合バンプ９は、検出装置１００に組み上げる前は、受光素子アレイ５０に設けられていた。しかし、図６に示すように、検出装置１００に組み上げる前に、接合バンプ９を読み出し回路のＣＭＯＳ７０に設けておいてもよい。
ＣＭＯＳ７０のパッド７１上への接合バンプ９の形成についても、フォトリソグラフィ法を用いるのがよい。接合バンプ９についても、気相成長法のみで形成してもよいし、気相成長法とめっき法とを併用してもよい。接合バンプ９の材料としては、Ｉｎ、Ｉｎ−Ｚｎ合金、ＳｎＡｇ、ＳｎＡｕ等を例示することができる。Ｉｎは、柔らかく、受光素子アレイ５０のＩＩＩ−Ｖ族化合物半導体の機械的損傷や、熱応力に起因する接合部の剥がれ、等を防止するのに適している。また、ＳｎＡｇ、ＳｎＡｕなどＳｎを含む合金は、高い強度の接合を容易に得ることができ、また、高温環境下での信頼性を高くすることができる。
接合バンプ９の形状としては、次のものを例示することができる。目標の形状であり、ストレート円柱を目標の形状とするが、少し逸脱してもよいことは、繰り返し説明したとおりである。
外径φ１２μｍ
高さ１０μｍ
【００３７】
（実施の形態２）
図７は、本発明の実施の形態２における検出装置１００を示す断面図である。本実施の形態では、画素電極を兼ねる接合バンプ９を、ｐ型領域６を形成するＩｎＰ窓層５の表面に、直接、接合した点に特徴を有する。図７において、接合バンプ９とｐ型領域６とはオーミック接触するように、接合バンプ９の材料、ｐ型領域６の表層のｐ型不純物濃度等を設定する。ｐ型領域６のｐ型不純物濃度が実施の形態１と同様の条件下で、接合バンプ９の材料としては、Ｉｎ１００％、Ｉｎ９６％−Ｚｎ４％、Ｉｎ９７％−Ａｇ３％、Ｉｎ１００％、Ｓｎ９６．５％−Ａｇ３．５％、などを用いるのがよい。
上記の接合バンプ９は、図５に示すように受光素子アレイ５０に設けておいてもよいし、また、図６に示すようにＣＭＯＳ７０に設けておいてもよい。実施の形態１との相違は、ＩｎＧａＡｓコンタクト層５ａの形成のための工数を節減できるが、一方で接合バンプ９がｐ型領域６とオーミック接触を実現するために制約が増える。
【００３８】
（他の実施の形態）
上記の本発明の実施の形態では、常温で使用できるＩｎＰ系受光素子アレイを用い、冷却なしの検出装置の例について説明したが、それに限定されない。冷却をするＭＣＴに用いてもよい。また、上記本発明の実施の形態で説明したＩｎＰ系受光素子アレイについて、冷却を行う検出装置に用いてもよい。
また、受光素子アレイの受光層には、タイプ２のＭＱＷの場合について説明したが、バンドギャップ波長が１．６５μｍ〜３．０μｍの受光層を持てば、ＩｎＧａＡｓ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＮＰ、およびＩｎＧａＡｓＮＳｂのうちのいずれかであってもよい。
【００３９】
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【産業上の利用可能性】
【００４０】
本発明の検出装置等によれば、既存の設備を用いて、経済性に優れた検出装置等を得ることができ、従来、接合バンプとｐ側電極を形成する金属材料との濡れ性が良くなかったことなどに配慮する必要がなくなる。
【符号の説明】
【００４１】
１  ＩｎＰ基板、２  バッファ層、３  受光層、４  拡散濃度分布調整層、５  キャップ層、５ａ  コンタクト層、６  ｐ型領域、９  接合バンプ、１２  ｎ側電極、１５  ｐｎ接合、３５  反射防止膜、３６  選択拡散マスクパターン、４３  ポリイミド保護膜、５０  受光素子アレイ、７０  読み出し回路、７１  読み出し電極、７２  接地電極、１００  検出装置。
【図１】
2011096982.tif 000003
【図２】
2011096982.tif 000004
【図３】
2011096982.tif 000005
【図４】
2011096982.tif 000006
【図５】
2011096982.tif 000007
【図６】
2011096982.tif 000008
【図７】
2011096982.tif 000009