(57)【要約】【課題】従属同期網に於けるクロック位相同期回路に関し、誤接続によるクロックループ接続状態の有無を判定する。【解決手段】基準となる上位局からのリファレンス入力と電圧制御発振器１の出力信号又は分周器４により分周した信号との位相差を位相比較器３により求め、その位相差に対応した制御値を算出し、制御値に従った制御電圧を電圧制御発振器１に入力し、リファレンス入力に位相同期したクロックを出力するクロック位相同期回路であって、位相比較器３により求めた位相比較出力信号を基に、電圧制御発振器１の制御値を求める制御値演算部２と、この制御値演算部２により求めた制御値に所定の変動量を所定時間だけ加算して、制御値の変動経過を監視する監視制御部６とを備え、制御値算出部７により求めた制御値に、所定の変動量を所定時間加算したことによる制御値の変化を基に正常な従属同期網を構成しているか否かを判定する構成を備えている。【選択図】図１
2011244140.tif 000002
【特許請求の範囲】
【請求項１】
基準となる上位局からのリファレンス入力と電圧制御発振器の出力信号又は該出力信号を分周した信号との位相差を位相比較器により求め、該位相比較器により求めた位相差に対応した制御値を算出して、該制御値に従った制御電圧を前記電圧制御発振器に入力して、前記リファレンス入力に位相同期したクロックを出力するクロック位相同期回路に於いて、
前記位相比較器により求めた位相比較出力信号を基に前記電圧制御発振器の制御値を求める制御値演算部と、該制御値演算部により求めた前記制御値に所定の変動量を所定時間だけ加算して、前記制御値の変動経過を監視する監視制御部とを備え、該監視制御部は、前記制御値に前記所定の変動量を所定時間加算したことによる前記制御値の変化を基に正常な従属同期網を構成しているか否かを判定する構成を備えた
ことを特徴とするクロック位相同期回路。
【請求項２】
前記監視制御部は、前記制御値演算部の制御値算出部からの制御値に予め設定した加算値を予め設定した時間だけ前記制御値演算部の加算部に入力し、該加算部からの制御値を前記加算値の加算前と加算後とに於ける前記制御値算出部からの前記制御値を基に、正常な従属同期網を構成しているか否かを判定する構成を備えたことを特徴とする請求項１記載のクロック位相同期回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、従属同期伝送網に於けるクロック伝送ルートの一部にループが形成された場合の位相変動要因を検出する手段を有するクロック位相同期回路に関する。
【背景技術】
【０００２】
各種のデータをクロックに位相同期して送受信する同期伝送網に於ける各送受信局は、上位局からのクロックに位相同期化したクロックを用いて送受信処理を行う従属同期方式を適用する場合が一般的である。例えば、図３に示すように、最上位局（マスタ局）は、原子発振器等の基準クロック発生器を備え、上位局、下位局、最下位局のような階梯構成で、順次上位の局からのクロックに対して、下位の局は同期化したクロックを生成し、その生成したクロックの位相に同期してデータ送受信処理を実行する構成を備えている。
【０００３】
このような同期伝送網に於ける最上位局を除く他の各局は、受信クロックに位相同期したクロックを発生する位相同期回路（ＰＬＬ；Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）を備えている。例えば、図４に示すように、電圧制御発振器７１と、フィルタ７２と、位相比較器７３と、分周器７４とを含む基本構成を有し、上位の局からの受信データから抽出したクロックをリファレンス入力とし、このリファレンス入力のクロック周波数に対して、電圧制御発振器（ＶＣＯ；Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）７１の出力信号周波数がＮ倍の場合、分周器７４により電圧制御発振器７１の出力のＰＬＬ出力を１／Ｎに分周して、リファレンス入力のクロック周波数と同一周波数の信号とし、リファレンス入力と電圧制御発振器出力信号との位相を位相比較器７３により比較し、位相差に対応した出力信号を、フィルタ７２を介して電圧制御発振器７１の制御電圧とする。このフィルタ７２は、位相比較器７３からの出力信号の急激な変化を抑制する為の低域通過型の構成が一般的であり、電圧制御発振器７１が位相比較結果に追従動作可能となる時定数に設定した構成を備えている。この電圧制御発振器７１からリファレンス入力位相に同期したＰＬＬ出力、即ち、上位の局からの同期伝送信号から抽出してクロック位相に同期化したクロックを再生出力することができる。なお、リファレンス入力とＰＬＬ出力との周波数が同一の場合は、分周器７４を省略した構成とする。又各部をディジタル信号処理回路により構成した位相同期回路も知られている。
【０００４】
図５は、局間のクロック位相同期の説明図であり、７５はＡ局（上位局）、７６はＢ局（下位局）、７７，７８は専用クロック同期装置（前述のクロック位相同期回路と同様な装置）、Ａ１〜Ａ４はＡ局７５配下の伝送装置、Ｂ１〜Ｂ４はＢ局７６配下の伝送装置を示し、伝送装置Ａ２，Ｂ２間と伝送装置Ａ３，Ｂ３間とを伝送路により接続し、伝送装置Ａ１，Ｂ１及びＡ４，Ｂ４は、それぞれ他の局の伝送装置（図示を省略）と伝送路により接続した構成の場合を示す。又Ａ局７５とＢ局７６は、専用クロック同期装置７７，７８から局内の各伝送装置Ａ１〜Ａ４，Ｂ１〜Ｂ４にそれぞれクロックを供給して、同期伝送処理を行わせるもので、Ａ局７５を上位局とし、Ｂ局７６を下位局とした場合を示す。従って、Ａ局７５の専用クロック同期装置７７からの基準クロックを基に各伝送装置Ａ１〜Ａ４はデータの送信処理を行い、例えば、Ｂ局７６の伝送装置Ｂ２により、Ａ局７５の伝送装置Ａ２からのデータを受信処理し、その受信データから抽出したクロックをリファレンス入力として専用クロック同期装置７８に入力する。この専用クロック同期装置７８は、リファレンス入力に同期したクロックを生成して、局内の各伝送装置Ｂ１〜Ｂ４に基準クロックとして供給する。その場合、Ａ局７５とＢ局７６との局内の基準クロックを例えば６４ｋＨｚとし、各伝送装置Ａ１〜Ａ４，Ｂ１〜Ｂ４から送信する為のクロックを、例えば、６４ｋＨｚを逓倍した２．４ＧＨｚ又は１０ＧＨｚとして、伝送路を介して接続された伝送装置間で、２．４ＧＨｚ又は１０ＧＨｚの伝送速度でデータ伝送することが可能となる。
【０００５】
前述のような同期網内の階梯構造の各局の専用クロック同期装置が正常に同期動作を行っている場合は、その同期網内では、最上位局のクロック位相に同期した同期伝送処理を実行することができる。しかし、同期網内の何れかの階梯の局の専用クロック同期装置からのクロック位相が上位の局のクロック位相に対して同期外れ等の異常状態となると、その異常発生局とその局より下位の階梯の局は、正常なクロックを受信再生することができないことにより、上位局が相違する下位の局間のデータ伝送に於いて伝送エラーが多発し、正常なデータ伝送ができなくなる。このようなクロック位相の相違に基づく異常状態の発生に備えて、図６に示すような冗長構成が考えられている。即ち、最上位局としてのマスタ局ＭＡと予備としてのサブマスタ局ＳＭとを備えて、マスタ局ＭＡとサブマスタ局ＳＭとに対して、それぞれ上位局Ａ，Ｂ，Ｃを接続し、下位局Ｄ，Ｅ，Ｆ，Ｇ，Ｈを上位局Ａ，Ｂに接続し、下位局Ｉ，Ｊを上位局Ｂ，Ｃに接続し、最下位局Ｋ〜Ｖは、それぞれ複数の下位局Ｄ〜Ｊと接続する。即ち、太線矢印で示す図４と同様の主経路と、細線矢印で示す従経路とを含む冗長構成を有するものとなる。従って、マスタ局ＭＡに障害が発生した場合、図示を省略した監視部或は上位局Ａ，Ｂ，Ｃからの要求により、上位局Ａ，Ｂ，Ｃは、サブマスタ局ＳＭからのクロックに位相同期して伝送処理を行うことによって、上位局Ａ，Ｂ，Ｃに対する下位局Ｄ〜Ｊは継続して同期伝送制御が可能となる。又上位局Ａに障害が発生した場合、下位局Ｄ，Ｅ，Ｆ，Ｇ，Ｈは、正常な上位局Ｂからのクロックに切替えて、そのクロックに位相同期して伝送制御の継続が可能となる。従って、同期伝送網の信頼性を向上することができる。
【０００６】
又図４に示すような位相同期回路に於いて、リファレンス入力として示す基準のクロックの入力断となる障害発生時に、入力断直前のＰＬＬ出力の位相を維持できるように、フィルタ７２を介して電圧制御発振器７１に入力する制御電圧を、所定時間間隔で保持し、入力断検出時は、その入力断直前の制御電圧が保持されていることにより、電圧制御発振器に制御電圧を引き続き入力することによって、クロック位相の大幅な変動を抑制する手段が提案されている（例えば、特許文献１参照）。又マスタ局に対して複数のスレーブ局がそれぞれ０系と１系との伝送路により接続されて、マスタ局のクロックに同期して伝送制御を行うシステムに於いて、伝送径路の障害発生検出によりマスタ局からのクロックを受信できなくなったスレーブ局は、０系、１系の切替えを行い、順次他のスレーブ局も、０系、１系の切替えを行うことにより、クロック位相に同期したデータ伝送を継続する手段も提案されている（例えば、特許文献２参照）。又同期網に於けるクロックの品質情報をオーバヘッドに付加し、クロック発生部は受信クロックと外部クロック源からのクロックとの切替えを行って、同期網の信頼性の向上を図る手段も提案されている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−３００９２号公報
【特許文献２】特開平６−６１９８９号公報
【特許文献３】特開２０００−６８９６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
前述の図６に示すような冗長構成の従属同期網に於いて、それぞれの上位の局と下位の局との間の接続経路が正常の場合は、何れかの箇所の障害発生によっても予備系路に切替えることにより、従属同期網としては正常に同期伝送を継続することが可能である。しかし、何らかの原因により、例えば、接続誤り等によって、図７に示すように、下位局Ｄは上位局Ａと接続されているが、冗長構成の為の上位局Ｂとは接続されないで、最下位局Ｋとの間が、図示のように、経路ＫＤによって接続され、下位局Ｄと最下位局Ｋとの間では、ループを形成する状態で接続された場合、同期網内全部の各局が正常動作を継続している限り、下位局Ｄは上位局Ａに従属同期状態を継続し、最下位局Ｋは下位局Ｄに従属同期状態を継続するから、経路ＫＤの影響を受けることはなく、従って、この経路ＫＤの存在を発見する為の直接的な原因は生じない。その為に、最下位局Ｋと下位局Ｄとの間の経路ＫＤのような誤接続によるクロックループ接続状態を、同期伝送継続中に発見することは殆ど不可能となる。
【０００９】
このようなクロックループ接続状態を含む同期網構成に於いて、例えば、上位局Ａと下位局Ｄとの間の経路が異常となった場合、下位局Ｄと最下位局Ｋとについては、クロックループ接続の経路ＫＤによって同期網を形成した状態となり、下位局Ｄは、このクロックループ接続によってクロック位相同期化を図り、同期伝送を継続することができる。このような状態に於いて、下位局Ｄのクロック同期処理に擾乱が発生すると、最下位局Ｋは、それに従属同期しようとし、位相同期回路に於いては、その擾乱分に応じて一時的に周波数を変動させて、位相比較安定点を求める制御処理を行うことになる。又下位局Ｄは、最下位局Ｋに従属同期しようとし、入力に生じた位相変動分だけ周波数及び位相を変動させる。その場合の擾乱・位相変動量により、その応答制御動作は各種の状態となるが、最終的には、変動した周波数でクロック発生の状態となるから、下位局Ｄと最下位局Ｋ局との間は、最下位局Ｌ，Ｍを含めて同期状態となる。但し、この場合の下位局Ｄと最下位局Ｋ，Ｌ，Ｍとを含む小グループと、他の局を含むグループとは、それぞれ異なる位相及び周波数で同期状態となる。このような状態となった時に、クロックループ接続状態の小グループと他の最上位局のクロックに位相同期したグループとに属する局間で同期伝送を行うと、クロック位相及び周波数が相違することにより、エラー多発による障害発生となる問題と共にその問題点発生箇所の探索に多くの労力と時間とを要する問題がある。このような問題の提起及び解決手段については、前述の先行技術文献にも開示されていない。
【００１０】
本発明は、前述の従来の問題点を解決することを目的とし、従属同期網に於けるクロックループ接続状態の有無等の検出を可能とするものである。
【課題を解決するための手段】
【００１１】
本発明のクロック位相同期回路は、基準となる上位局からのリファレンス入力と電圧制御発振器の出力信号又は該出力信号を分周した信号との位相差を位相比較器により求め、該位相比較器により求めた位相差に対応した制御値を算出して、該制御値に従った制御電圧を前記電圧制御発振器に入力して、前記リファレンス入力に位相同期したクロックを出力するクロック位相同期回路であって、前記位相比較器により求めた位相比較出力信号を基に前記電圧制御発振器の制御値を求める制御値演算部と、該制御値演算部により求めた前記制御値に所定の変動量を所定時間だけ加算して、前記制御値の変動経過を監視する監視制御部とを備え、該監視制御部は、前記制御値に前記所定の変動量を所定時間加算したことによる前記制御値の変化を基に正常な従属同期網を構成しているか否かを判定する構成を備えている。
【００１２】
又前記監視制御部は、前記制御値演算部の制御値算出部からの制御値に予め設定した加算値を予め設定した時間だけ前記制御値演算部の加算部に入力し、該加算部からの制御値を前記加算値の加算前と加算後とに於ける前記制御値算出部からの前記制御値を基に、正常な従属同期網を構成しているか否かを判定する構成を備えている。
【発明の効果】
【００１３】
従属同期網に於ける接続誤りによりクロックループ接続状態を含む構成の場合、クロック位相同期回路に監視制御部を設けて、電圧制御発振器に対する制御値を所定の短時間だけ所定値を加算し、それによる電圧制御発振器の出力信号位相の変化を制御値の変化として監視し、元の位相状態に戻るか否かを監視し、元の位相状態又は許容範囲の位相状態に戻れば、正常な従属同期網を構成していると判定し、元の位相状態又は許容範囲内の位相状態に戻ることなく変動した状態或は変動を継続する場合は、クロックループ接続状態と判定することができ、その場合は、誤接続状態を探索して正常な接続状態に復帰させることが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例１の説明図である。
【図２】本発明の実施例１の動作説明図である。
【図３】従属同期網の説明図である。
【図４】従来例のクロック位相同期回路の説明図である。
【図５】局間クロック従属同期の説明図である。
【図６】冗長構成のクロック従属同期網の説明図である。
【図７】クロックループ形成のクロック従属同期網の説明図である。
【発明を実施するための形態】
【００１５】
本発明のクロック位相同期回路は、図１を参照すると、基準となる上位局からのリファレンス入力と電圧制御発振器１の出力信号又はこの出力信号を分周器４により分周した信号との位相差を位相比較器３により求め、この位相比較器３により求めた位相差に対応した制御値を算出して、この制御値に従った制御電圧を電圧制御発振器１に入力して、リファレンス入力に位相同期したクロックを出力するクロック位相同期回路であって、位相比較器３により求めた位相比較出力信号を基に、電圧制御発振器１の制御値を求める制御値演算部２と、この制御値演算部２により求めた制御値に所定の変動量を所定時間だけ加算して、制御値の変動経過を監視する監視制御部６とを備え、この監視制御部６は、制御値算出部７により求めた制御値に、所定の変動量を所定時間加算したことによる前記制御値の変化を基に正常な従属同期網を構成しているか否かを判定する構成を備えている。
【実施例１】
【００１６】
図１は、本発明の実施例１の説明図であり、１は電圧制御発振器、２は制御値演算部、３は位相比較器、４は１／Ｎの分周器、５は逓倍器、６は監視制御部、７は制御値算出部、８は加算部、９は変動量算出部を示す。上位の局からの受信データから抽出したクロックをリファレンス入力ａとし、このリファレンス入力ａのクロック周波数に対して、電圧制御発振器１の出力信号周波数がＮ倍の場合、分周器４により電圧制御発振器１の出力信号ｄを１／Ｎに分周して、リファレンス入力ａのクロック周波数と同一周波数の信号ｅとし、リファレンス入力ａと電圧制御発振器１の出力信号ｄとの位相を位相比較器３により比較し、位相差に対応した出力信号ｂを、制御値演算部２により制御信号ｃとして電圧制御発振器１に入力し、リファレンス入力ａの位相に同期化した出力信号ｄを出力する。電圧制御発振器１を、図４に示す従来例の電圧制御発振器７１と同様にアナログ制御電圧を入力して、出力信号位相（周波数）を制御する構成とした場合、制御値演算部２の変動量算出部９又は加算部８の出力信号をＤ／Ａ変換部（図示せず）によりアナログ制御電圧に変換して、電圧制御発振器１に入力する。又電圧制御発振器１の出力信号ｄの周波数とリファレンス入力ａの周波数とが同一の場合は、分周器４を省略することができる。又位相比較器３と制御値演算部２とを、電圧制御発振器１の出力信号ｄより高速のタイミングで動作させる場合は、点線枠で示す逓倍器５を設けて、電圧制御発振器１の出力信号ｄを逓倍することにより、位相比較器３と制御値演算部２とを高速動作させることができる。
【００１７】
又制御値演算部２は、制御値算出部７と加算部８と変動量算出部９とを含み、監視制御部６からの加算値を加算部８に入力して、制御値算出部７により算出した電圧制御発振器１の制御値の変動量を、加算部８に於いて加算値を加算する前と加算した後とその後の所定時間後とに於ける制御値を変動量算出部９により求めて監視制御部６へ転送し、監視制御部６により、クロックループ接続状態の有無を判定する。なお、図示を省略した上位の監視制御装置等により、正常か否か、即ち、クロックループ接続状態の有無を判定することも可能である。即ち、電圧制御発振器１の出力信号ｄに位相変動を生じさせた後に、元の位相同期状態に復帰すれば、クロックループ接続状態ではなく、正常な従属同期状態と判定し、又元の位相同期状態から位相と周波数とが変化して安定化又は変動を継続する場合は、クロックループ接続状態と判定し、そのクロックループ接続状態の小グループについての接続状態を調べ、異常接続箇所を探索して修復する。従って、変動量算出部９は、電圧制御発振器１の制御値に、加算部８により変動量を所定の短時間だけ加算する直前と、加算した後に加算値を零とした時点から所定時間後との制御値とを基に、制御値の変化状態を求めて、監視制御部６へ通知し、監視制御部６は、例えば、変動量加算直前の制御値に対して、変動量を０とした後の所定時間後の制御値とを基に、元の制御値に復帰又は所定の範囲内の変化の場合は正常と判定し、所定の範囲を超えた変化又はその変化の状態が継続する場合は、クロックループ接続状態と判定する。
【００１８】
図２は、動作説明図であり、前述の位相比較器３に入力するリファレンス入力ａ及び電圧制御発振器１の出力信号ｄ又は分周器４により分周した信号ｅをフィードバック信号として示し、（Ａ）は、リファレンス入力ａとフィードバック信号ｅとの位相差を零或いは所定値、例えば、図示の場合、位相差１８０度に維持するように電圧制御発振器１を制御する位相同期状態を示す。又図１に示す監視制御部６から制御値演算部２の加算部８に入力する値の１ビットの重みが、１０−１０の周波数偏差に相当すると仮定すると、１μｓの位相変動以内に抑制して制御する為の加算量：加算時間の関係は、１加算：１０，０００秒、１，０００加算：１０秒、１００，０００加算：０．１秒となるから、制御値演算部２の加算部８に、監視制御部６から加算値として加える値と時間とを選択する。このような制御により、図２の（Ｂ）に示すように、電圧制御発振器１の出力信号位相（周波数）が変動し、リファレンス入力位相に対するフィードバック信号位相は、点線位置から実線位置に変動する。
【００１９】
そして、監視制御部６から制御値演算部２の加算部８に加える加算値を元の０とすると、リファレンス入力位相と周波数とが元の状態を継続し、且つクロックループ接続状態でない正常な従属同期網を構成している場合は、（Ｃ）に示すように、フィードバック信号は、変動した点線位置から、元の実線位置に復帰し、（Ａ）に示す元の状態となる。即ち、フィードバック信号に擾乱を与えても、正常な従属同期網を構成している場合は、最上位局のクロック位相並びに周波数に同期した元の状態に復帰する。又クロックループ接続状態となっている構成に於いて、（Ｂ）に示す位相関係と同様に、監視制御部６から制御値演算部２の加算部８に所定の加算値を入力すると、（Ｄ）に示すように、リファレンス入力の位相に対して、フィードバック信号の位相は点線位置から実線位置に変動する。そして、加算部８に加える加算値を元の０とすると、クロックループ接続状態の局に於いては、最上位局のクロックの伝送経路とは切り離された状態であるから、クロックループ接続状態の局間で位相同期を維持することにより、（Ｅ）に示すように、リファレンス入力は、点線位置から実線位置に、又フィードバック信号も点線位置から実線位置にそれぞれ変化することが多く、クロックループ接続状態の局間で位相同期状態となるが、他の正常な従属同期網の局の位相同期状態とは相違したものとなる。
【００２０】
従って、正常な従属同期網の局とクロックループ接続状態の局との間では、クロック位相及びクロック周波数が相違し、伝送誤りが多発して、正常な同期伝送を継続することが困難となる。このようなクロックループ接続状態の有無は、監視制御部６に於いて設定した値と時間とを基にした加算値を、制御値演算部２の加算部８に於いて、制御値算出部７からの制御値に加えて、電圧制御発振器１の制御値を変動させ、発振周波数を極短時間変動させ、その後、加算値を０に戻した後の制御値が、加算値を加算する前とほぼ同じ場合、即ち、図２の（Ｃ）に示すような場合は、正常な従属同期網を構成していると判定することができる。又図２の（Ｅ）に示すように、リファレンス入力とフィードバック信号とが共に変動した状態を継続することを示す場合は、クロックループ接続状態の局と判定することができる。このような判定処理は、監視制御部６による所定期間毎の制御によって行うことができる。
【００２１】
前述のように、クロックループ接続状態となった場合、最上位局の基準クロックに同期化していない状態であるから、クロック位相及びクロック周波数は変動しており、フィードバック信号位相を変動させると、変動させた位相分が元に戻らない状態で安定化する場合が多い。その場合、元の周波数に対して、誤差のある周波数で安定化することになる。その安定ポイントは、位相同期回路の特性により様々であるが、応答特性が非常に高速であれば、位相変動させた近傍ですばやく安定するけれども、その分だけ周波数の変動も大きく、反対に応答特性が低速であれば、元の状態に近い状態で安定し、周波数の変動も小さい。従って、監視制御部６から制御値演算部２の加算部８に加える加算値及び加算継続時間は、電圧制御ループの伝達特性等を考慮して選定することになる。
【符号の説明】
【００２２】
１  電圧制御発振器
２  制御値演算部
３  位相比較器
４  分周器
５  逓倍器
６  監視制御部
７  制御値算出部
８  加算部
９  変動量算出部
【図１】
2011244140.tif 000003
【図２】
2011244140.tif 000004
【図３】
2011244140.tif 000005
【図４】
2011244140.tif 000006
【図５】
2011244140.tif 000007
【図６】
2011244140.tif 000008
【図７】
2011244140.tif 000009