(57)【要約】【課題】半導体装置の実装信頼性を向上させる。【解決手段】半導体装置１は、第１主表面側のソース領域と、第２主表面側のドレイン領域と、これらの間にチャネル領域が形成されるように、これらとゲート絶縁膜を介して接するトレンチゲート電極９と、を含む動作領域６を有する半導体基板２と、第１主表面上かつ動作領域６上でソース領域と電気的に接続されたソース電極１６と、トレンチゲート電極９と電気的に接続され、第１主表面上かつ動作領域６外の領域上に設けられたゲート電極１７と、半導体基板２の第２主表面上でドレイン領域と電気的に接続されたドレイン電極１８と、ソース電極１６上に設けられた第１絶縁膜１９と、第１絶縁膜１９を挟んでソース電極１６上に設けられた導体層２７と、導体層２７上に設けられた第２絶縁膜２０と、ゲート電極１７と電気的に接続され、第２絶縁膜２０を挟んで導体層２７上に設けられたゲートパッド２３と、を備える。【選択図】図１
2011096943.tif 000002
【特許請求の範囲】
【請求項１】
第１主表面側に設けられた第１領域と、第２主表面側に設けられた第２領域と、第１領域と第２領域との間にチャネル領域が形成されるように、第１領域および第２領域とゲート絶縁膜を介して接するゲート電極部と、を含む動作領域を有する半導体基板と、
前記半導体基板の第１主表面上かつ前記半導体基板の動作領域上に、前記第１領域と電気的に接続されるように設けられた第１電極と、
前記ゲート電極部と電気的に接続され、前記半導体基板の第１主表面上かつ動作領域外の領域上に設けられたゲート電極と、
前記半導体基板の第２主表面上に、前記第２領域と電気的に接続されるように設けられた第２電極と、
前記第１電極上に設けられた第１絶縁膜と、
前記第１絶縁膜を挟んで前記第１電極上に設けられた導体層と、
前記導体層上に設けられた第２絶縁膜と、
前記ゲート電極と電気的に接続され、前記第２絶縁膜を挟んで前記導体層上に設けられたゲートパッドと、
を備えたことを特徴とする半導体装置。
【請求項２】
前記導体層の主表面の面積が前記ゲートパッドの主表面の面積より大きい請求項１に記載の半導体装置。
【請求項３】
動作領域外の領域上であって、前記ゲート電極と前記半導体基板の第１主表面との間に設けられた保護ダイオードを備える請求項１または２に記載の半導体装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の半導体装置を搭載したことを特徴とする携帯機器。
【請求項５】
第１主表面側に設けられた第１領域と、第２主表面側に設けられた第２領域と、第１領域と第２領域との間にチャネル領域が形成されるように、第１領域および第２領域とゲート絶縁膜を介して接するゲート電極部と、を含む動作領域を有する半導体基板を用意する工程と、
前記半導体基板の第１主表面に第１金属層を形成し、第１金属層を選択的に除去して前記第１領域と電気的に接続された第１電極、および前記ゲート電極部と電気的に接続されたゲート電極を形成する工程と、
前記第１電極およびゲート電極の形成領域を含む前記半導体基板の第１主表面を第１絶縁膜で被覆する工程と、
前記第１絶縁膜の主表面に第２金属層を形成し、第２金属層を選択的に除去して、前記第１絶縁膜を挟んで前記第１電極上に導体層を形成する工程と、
前記導体層の形成領域を含む第１絶縁膜の主表面を第２絶縁膜で被覆する工程と、
前記第１絶縁膜および前記第２絶縁膜の一部を除去して前記ゲート電極を露出させ、前記ゲート電極の露出領域を含む前記第２絶縁膜の主表面に第３金属層を形成し、第３金属層を選択的に除去して、前記第２絶縁膜を挟んで前記導体層上に前記ゲート電極と電気的に接続されたゲートパッドを形成する工程と、
前記半導体基板の第２主表面に、前記第２領域と電気的に接続された第２電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法、ならびに携帯機器に関する。
【背景技術】
【０００２】
従来、トレンチゲート型のパワーＭＯＳＦＥＴを備えた半導体装置が知られている（例えば、特許文献１参照）。この半導体装置は、半導体基板の一方の主表面上にドレイン電極が設けられ、他方の主表面上にゲート電極とソース電極とが設けられた構造を有する。半導体基板は動作領域を有し、ソース電極は動作領域上に、ゲート電極は動作領域の外側の領域上にそれぞれ設けられている。また、半導体基板の動作領域にはトレンチが形成されている。トレンチには、その内壁にゲート酸化膜が形成されるとともにトレンチゲート電極が埋め込まれている。トレンチゲート電極にはゲート電極が電気的に接続されている。
【０００３】
一方、半導体装置の表面実装方法として、半導体装置の電極に外部接続端子としてのはんだボールを形成し、はんだボールとプリント配線基板の電極パッドとを接続するフリップチップ実装方法が知られている。上述のトレンチゲート型パワーＭＯＳＦＥＴを備えた半導体装置にこのフリップチップ実装方法を採用した場合は、半導体装置の各電極に対して電気的に接続されたパッド部が設けられ、このパッド部にはんだボールが形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−７３６６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般に、上述のフリップチップ実装方法を採用したトレンチゲート型トランジスタを有する半導体装置では、保護ダイオード上に設けられたゲート電極上にゲートパッドが形成されていた。すなわち、保護ダイオードと、ゲート電極と、ゲートパッドと、プリント配線基板の電極パッドとが直線上に並ぶように配置されていた。したがって、プリント配線基板の電極パッドの位置に応じてゲート電極の位置が決まっていた。
【０００６】
このような半導体装置が搭載される、携帯電話、ＰＤＡ、ＤＶＣ、ＤＳＣといったポータブルエレクトロニクス機器の高性能化を実現するために、半導体装置についても高性能化が求められている。この要求を実現するための方法としては、ゲート電極を半導体基板の端部に設ける方法が考えられる。この場合、ゲート電極およびゲートパッド間の配線を２層化して、半導体基板の端部にある第１層目に相当するゲート電極と、プリント配線基板の電極パッドに対応する位置であって、動作領域上にある第２層目に相当するゲートパッドとを、同じく第２層目に相当する配線を介して電気的に接続する。保護ダイオードと、ゲート電極と、ゲートパッドと、プリント配線基板の電極パッドとが直線上に並ぶように配置された従来の構造では、ソースパッドからソース電極までの電流経路の一部が、保護ダイオードおよびゲート電極を迂回するように設けられていた。これに対し、ゲート電極を半導体基板の端部に設ける構造では、ソースパッドからソース電極までの電流経路の障害となっていたゲート電極と保護ダイオードとが隅にずらされるため、ソースパッドからソース電極までの電流経路を迂回させる必要がなくなる。これにより、電流経路を短くして抵抗上昇を抑えることができるため、半導体装置の高性能化を図ることができる。
【０００７】
しかしながら、このような構造では、半導体装置をプリント配線基板に実装した状態で発生する熱応力によって、ゲートパッドとソース電極との間の層間絶縁膜にクラックが発生し、ゲートパッドとソース電極とがショートしてしまうおそれがあった。そのため、この問題は半導体装置の実装信頼性を向上させる上で大きな障害となる。
【０００８】
本発明は上記事情に鑑みなされたものであって、その目的とするところは、半導体装置の実装信頼性を向上させる技術を提供することにある。
【課題を解決するための手段】
【０００９】
本発明のある態様は、半導体装置である。当該半導体装置は、第１主表面側に設けられた第１領域と、第２主表面側に設けられた第２領域と、第１領域と第２領域との間にチャネル領域が形成されるように、第１領域および第２領域とゲート絶縁膜を介して接するゲート電極部と、を含む動作領域を有する半導体基板と、半導体基板の第１主表面上かつ半導体基板の動作領域上に、第１領域と電気的に接続されるように設けられた第１電極と、ゲート電極部と電気的に接続され、半導体基板の第１主表面上かつ動作領域外の領域上に設けられたゲート電極と、半導体基板の第２主表面上に、第２領域と電気的に接続されるように設けられた第２電極と、第１電極上に設けられた第１絶縁膜と、第１絶縁膜を挟んで第１電極上に設けられた導体層と、導体層上に設けられた第２絶縁膜と、ゲート電極と電気的に接続され、第２絶縁膜を挟んで導体層上に設けられたゲートパッドと、を備えたことを特徴とする。
【００１０】
この態様によれば、半導体装置の実装信頼性を向上させることができる。
【００１１】
上記態様において、導体層の主表面の面積がゲートパッドの主表面の面積より大きくてもよい。また、動作領域外の領域上であって、ゲート電極と半導体基板の第１主表面との間に設けられた保護ダイオードを備えてもよい。
【００１２】
本発明の他の態様は携帯機器である。当該携帯機器は、上述したいずれかの態様の半導体装置を搭載したことを特徴とする。
【００１３】
本発明のさらに他の態様は、半導体装置の製造方法である。当該半導体装置の製造方法は、第１主表面側に設けられた第１領域と、第２主表面側に設けられた第２領域と、第１領域と第２領域との間にチャネル領域が形成されるように、第１領域および第２領域とゲート絶縁膜を介して接するゲート電極部と、を含む動作領域を有する半導体基板を用意する工程と、半導体基板の第１主表面に第１金属層を形成し、第１金属層を選択的に除去して第１領域と電気的に接続された第１電極、およびゲート電極部と電気的に接続されたゲート電極を形成する工程と、第１電極およびゲート電極の形成領域を含む半導体基板の第１主表面を第１絶縁膜で被覆する工程と、第１絶縁膜の主表面に第２金属層を形成し、第２金属層を選択的に除去して、第１絶縁膜を挟んで第１電極上に導体層を形成する工程と、導体層の形成領域を含む第１絶縁膜の主表面を第２絶縁膜で被覆する工程と、第１絶縁膜および第２絶縁膜の一部を除去してゲート電極を露出させ、ゲート電極の露出領域を含む第２絶縁膜の主表面に第３金属層を形成し、第３金属層を選択的に除去して、第２絶縁膜を挟んで導体層上にゲート電極と電気的に接続されたゲートパッドを形成する工程と、半導体基板の第２主表面に、第２領域と電気的に接続された第２電極を形成する工程と、を含むことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、半導体装置の実装信頼性を向上させることができる。
【図面の簡単な説明】
【００１５】
【図１】実施形態１に係る半導体装置の構成を示す概略断面図である。
【図２】図２（Ａ）は、ソース電極およびゲート電極の配置を説明するための概略平面図であり、図２（Ｂ）は、ゲート電極、ゲート配線部、およびゲートパッドの配置を説明するための概略平面図である。
【図３】図３（Ａ）〜図３（Ｃ）は、半導体装置の製造方法を示す工程断面図である。
【図４】図４（Ａ）〜図４（Ｃ）は、半導体装置の製造方法を示す工程断面図である。
【図５】図５（Ａ）、図５（Ｂ）は、半導体装置の製造方法を示す工程断面図である。
【図６】実施形態２に係る携帯電話の構成を示す図である。
【図７】図６に示した携帯電話の部分断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１７】
（実施形態１）
図１は、実施形態１に係る半導体装置の構成を示す概略断面図である。図２（Ａ）は、ソース電極およびゲート電極の配置を説明するための概略平面図であり、図２（Ｂ）は、ゲート電極、ゲート配線部、およびゲートパッドの配置を説明するための概略平面図である。なお、図２（Ｂ）は、半導体装置の概略平面図に相当し、図１は、図２（Ｂ）のＡ−Ａ線上の断面図である。図２（Ｂ）では、はんだボールおよび保護層の図示を省略している。本実施形態では、トランジスタとしてｎチャネルタイプのトレンチゲート型トランジスタを用いた場合を例にして説明する。
【００１８】
図１に示すように、半導体装置１は、ｎ＋型の半導体基板２を備える。半導体基板２には、ｎ−型のエピタキシャル層３が形成されている。エピタキシャル層３はドレイン領域（第２領域）となる。エピタキシャル層３上には、ｐ型不純物のドープにより形成されたｐ型のチャネル層４が設けられている。チャネル層４の外周には、チャネル層４よりも深く高濃度のｐ型不純物がドープされたｐ＋型の拡散領域５が形成され、チャネル層４の外側における空乏層の曲率を緩和して電界集中を抑制している。
【００１９】
半導体基板２の動作領域６には、ＭＯＳＦＥＴ７（トレンチゲート型トランジスタ）が形成されている。本実施形態では、ＭＯＳＦＥＴ７が配置されるチャネル層４の形成領域を動作領域６とする。具体的には、動作領域６にトレンチ８が設けられている。トレンチ８は、半導体基板２のチャネル層４側の主表面（第１主表面）から、チャネル層４を貫通してドレイン領域であるエピタキシャル層３まで到達している。トレンチ８の内壁はゲート酸化膜（ゲート絶縁膜）（図示せず）で被覆されており、トレンチゲート電極９（ゲート電極部）がトレンチ８内に埋設されている。トレンチ８は、例えば、半導体装置１の上方から見た場合、格子状にパターニングされており、したがって、トレンチゲート電極９は格子状の形状を有する。
【００２０】
ゲート酸化膜は、少なくともチャネル層４と接するトレンチ８の内壁に設けられており、駆動電圧に応じた厚みを有する。ゲート酸化膜は絶縁膜であるため、トレンチ８内に設けられたトレンチゲート電極９とゲート酸化膜と半導体基板２とによってＭＯＳ構造が形成されている。
【００２１】
トレンチゲート電極９は、トレンチ８に埋設された導電材料からなる。導電材料は例えばポリシリコンであり、このポリシリコンには低抵抗化を図るためにｎ型不純物が導入されている。トレンチゲート電極９は、ポリシリコンのパターニングにより形成され、後述する保護ダイオード１１に接続されている。そして、トレンチゲート電極９は、保護ダイオード１１を介して後述するゲート電極１７に接続されている。
【００２２】
図１に戻って、トレンチ８に隣接したチャネル層４の表面には、高濃度のｎ型不純物が拡散してなるｎ＋型のソース領域１２（第１領域）が設けられている。また、隣り合う２つのセルのソース領域１２間のチャネル層４表面には、ｐ＋型のボディ領域１３が設けられている。ゲート電圧印加時には、チャネル層４にソース領域１２からトレンチ８に沿ってチャネル領域（図示せず）が形成される。トレンチゲート電極９上には、層間絶縁膜１４が設けられている。
【００２３】
すなわち、半導体装置１は、第１主表面側に設けられたソース領域１２と、第２主表面側に設けられたドレイン領域と、ソース領域１２とドレイン領域との間にチャネル領域が形成されるように、ソース領域１２およびドレイン領域とゲート絶縁膜を介して接するトレンチゲート電極９と、を含む動作領域６を有する。
【００２４】
動作領域６外に形成された拡散領域５上には、保護ダイオード１１が設けられている。保護ダイオード１１は、ゲート酸化膜を過電圧等から保護するためのものであり、トレンチ８にポリシリコンを埋設する際に、拡散領域５上に所望のパターンとなるようにポリシリコンを堆積させて形成される。保護ダイオード１１は、所定位置に開口部１５ａを有する層間絶縁膜１５に覆われている。層間絶縁膜１４，１５は、例えばシリコン酸化膜である。
【００２５】
半導体基板２のチャネル層４側の主表面上には、ソース電極１６（第１電極）とゲート電極１７とが設けられている。ソース電極１６は動作領域６上に設けられ、層間絶縁膜１４間のコンタクトホールを介してソース領域１２およびボディ領域１３と接続されている。ゲート電極１７は、保護ダイオード１１上、すなわち、動作領域６外の領域上に設けられ、層間絶縁膜１５の開口部１５ａを介して保護ダイオード１１と連結部（図示せず）に接続されている。したがって、ゲート電極１７は、連結部を介してトレンチゲート電極９と電気的に接続されている。保護ダイオード１１は、ゲート電極１７と半導体基板２の主表面との間に設けられた状態となる。なお、連結部は、格子状に形成されたトレンチゲート電極９の一端に配置され、延在するトレンチゲート電極９とゲート電極１７とを電気的に接続するための部位である。
【００２６】
本実施形態では、図２（Ａ）に示すように、ゲート電極１７が半導体基板２の角部上（動作領域６外の領域上）に設けられており、ソース電極１６が当該角部を除く他の領域上（動作領域６上）に設けられている。図１に戻って、半導体基板２の他方の主表面（第２主表面）上には、ドレイン電極１８（第２電極）が設けられている。ドレイン電極１８は、半導体基板２の他方の主表面全体を覆うように設けられ、ドレイン領域と電気的に接続されている。ソース電極１６、ゲート電極１７、およびドレイン電極１８は、アルミニウム（Ａｌ）や銅（Ｃｕ）などの導体からなる。
【００２７】
ソース電極１６およびゲート電極１７上には、第１絶縁膜１９が設けられている。第１絶縁膜１９は、ソース電極１６およびゲート電極１７の形成領域を含む半導体基板２のチャネル層４側の主表面全体を覆うように設けられている。第１絶縁膜１９は、ソース電極１６上に開口部１９ａを有し、ゲート電極１７上に開口部１９ｂを有する。
【００２８】
第１絶縁膜１９上には、第２絶縁膜２０が設けられている。第２絶縁膜２０は、第１絶縁膜１９の開口部１９ａ上に開口部２０ａを有し、第１絶縁膜１９の開口部１９ｂ上に開口部２０ｂを有する。第１絶縁膜１９および第２絶縁膜２０は、例えばシリコン窒化膜からなる。
【００２９】
第２絶縁膜２０上には、ソースパッド２１が設けられている。ソースパッド２１は、はんだボール（外部接続端子）を搭載可能に形成されており、その一部が開口部１９ａおよび開口部２０ａ内に埋め込まれてソース電極１６に接続されている。
【００３０】
また、第２絶縁膜２０上には、ゲート配線部２２とゲートパッド２３とが設けられている。図１および図２（Ｂ）に示すように、ゲート配線部２２は、動作領域６外の領域から動作領域６に延びる配線であり、動作領域６外の領域側の端部が開口部１９ｂおよび開口部２０ｂ内に埋め込まれてゲート電極１７に接続されている。ゲート配線部２２の動作領域６側の端部は、動作領域６上に設けられたゲートパッド２３に接続されている。ゲートパッド２３は、はんだボールを搭載可能に形成されており、第１絶縁膜１９および第２絶縁膜２０によってソース電極１６と絶縁された状態でソース電極１６上に設けられている。ゲートパッド２３は、ゲート配線部２２を介してゲート電極１７と電気的に接続されている。ソースパッド２１、ゲート配線部２２、およびゲートパッド２３は、アルミニウム（Ａｌ）や銅（Ｃｕ）などの導体からなる。
【００３１】
ソースパッド２１、ゲート配線部２２、およびゲートパッド２３上には、保護層２４が設けられている。保護層２４は、ソースパッド２１、ゲート配線部２２、およびゲートパッド２３が設けられた側の半導体基板２の主表面全体を覆うように設けられている。保護層２４は、ソースパッド２１上に開口部２４ａを有し、ゲートパッド２３上に開口部２４ｂを有する。保護層２４は、例えばシリコン酸化膜や、フォトソルダーレジストにより形成され、ソースパッド２１、ゲート配線部２２、およびゲートパッド２３の酸化などを防止する。
【００３２】
ソースパッド２１上には、開口部２４ａが設けられた位置にはんだボール２５が設けられている。はんだボール２５は、一部が開口部２４ａ内に埋め込まれてソースパッド２１に接続されている。また、ゲートパッド２３上には、開口部２４ｂが設けられた位置にはんだボール２６が設けられている。はんだボール２６は、一部が開口部２４ｂ内に埋め込まれてゲートパッド２３に接続されている。はんだボール２５，２６は、半導体装置１をフリップチップ接続する際の外部接続端子として機能する。
【００３３】
ゲートパッド２３とソース電極１６との間には、導体層２７が設けられている。導体層２７は、ソース電極１６側の主表面が第１絶縁膜１９で覆われ、ゲートパッド２３側の主表面と全ての側面が第２絶縁膜２０で覆われて、ゲートパッド２３およびソース電極１６と絶縁された状態で設けられている。すなわち、ソース電極１６上に第１絶縁膜１９を挟んで導体層２７が設けられ、導体層２７上に第２絶縁膜２０が設けられ、また、導体層２７上に第２絶縁膜２０を挟んでゲートパッド２３が設けられている。導体層２７は、ソース電極１６やゲートパッド２３などと同様に、アルミニウム（Ａｌ）や銅（Ｃｕ）などの導体からなる。
【００３４】
導体層２７はダミー配線層であり、半導体装置１におけるゲートパッド２３とソース電極１６との間の領域における強度を高めることができる。これにより、半導体装置１とプリント配線基板との熱膨張係数の差に起因して生じる熱応力が半導体装置１にかかっても、ゲートパッド２３とソース電極１６との間にある第１絶縁膜１９および第２絶縁膜２０にクラックが発生するのを防ぐことができる。また、ゲートパッド２３との間で第２絶縁膜２０を挟み、ソース電極１６との間で第１絶縁膜１９を挟むようにして導体層２７が設けられているため、熱応力によって第１絶縁膜１９および第２絶縁膜２０の両方にクラックが発生する可能性を低減することができる。そのため、ゲートパッド２３とソース電極１６との間の絶縁状態をより確実に維持することができる。さらに、第１絶縁膜１９と第２絶縁膜２０の一方にクラックが発生した場合には、これにより半導体装置１にかかる熱応力を開放することができる。そのため、ゲートパッド２３とソース電極１６との間の絶縁状態を維持したまま半導体装置１の他の部位にクラック等が発生するのを防ぐことができる。
【００３５】
導体層２７の主表面の大きさは、ゲートパッド２３の主表面の大きさよりも大きいことが好ましい。これによれば、ゲートパッド２３とソース電極１６との間の絶縁状態をより確実に維持することができる。
【００３６】
（半導体装置の製造方法）
実施形態１に係る半導体装置の製造方法について、図３から図５を参照して説明する。図３（Ａ）〜図３（Ｃ）、図４（Ａ）〜図４（Ｃ）、および図５（Ａ）、図５（Ｂ）は、半導体装置の製造方法を示す工程断面図である。
【００３７】
まず、図３（Ａ）に示すように、従来公知の方法によりエピタキシャル層３、チャネル層４、拡散領域５が形成され、動作領域６にＭＯＳＦＥＴ７が形成され、チャネル層４側の主表面に保護ダイオード１１と層間絶縁膜１４，１５が設けられた半導体基板２を用意する。
【００３８】
次に、図３（Ｂ）に示すように、例えばアルミニウムを半導体基板２のチャネル層４側の主表面にスパッタし、この主表面の全面に第１金属層（図示せず）を形成する。そして、周知のフォトリソグラフィ法を用いて第１金属層の主表面に、ソース電極１６およびゲート電極１７のパターンに対応したレジスト（図示せず）を選択的に形成する。具体的には、コーター装置を用いて第１金属層に所定膜厚のレジスト膜を塗布し、ソース電極１６およびゲート電極１７のパターンを有するフォトマスクを用いて露光した後、現像することによって、第１金属層の上にレジストが選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、第１金属層の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。
【００３９】
そして、レジストをマスクとして薬液を用いたウェットエッチング処理を行うことにより、第１金属層を選択的に除去してソース電極１６およびゲート電極１７を形成する。なお、ウェットエッチング処理に加えてドライエッチング処理を施してもよい。これにより、第１金属層の選択的除去がより確実となる。ソース電極１６は、動作領域６上に形成され、隣り合う層間絶縁膜１４の間でソース領域１２およびボディ領域１３と接続される。ゲート電極１７は、動作領域６外の領域上であって保護ダイオード１１上に形成され、層間絶縁膜１５の開口部１５ａを介して保護ダイオード１１に接続される。ソース電極１６およびゲート電極１７を形成した後、剥離剤を用いてレジストを剥離する。
【００４０】
次に、図３（Ｃ）に示すように、ソース電極１６およびゲート電極１７の形成領域を含む、半導体基板２のチャネル層４側の主表面上に第１絶縁膜１９を被覆する。これにより、ソース電極１６およびゲート電極１７が第１絶縁膜１９に被覆される。
【００４１】
次に、図４（Ａ）に示すように、例えばアルミニウムを第１絶縁膜１９の主表面にスパッタし、第１絶縁膜１９の主表面の全面に第２金属層２８を形成する。
【００４２】
次に、図４（Ｂ）に示すように、フォトリソグラフィ法を用いて第２金属層２８の主表面に、導体層２７のパターンに対応したレジスト（図示せず）を選択的に形成する。そして、レジストをマスクとしてウェットエッチング処理を行うことにより、第２金属層２８を選択的に除去して導体層２７を形成する。なお、ウェットエッチング処理に加えてドライエッチング処理を施してもよい。導体層２７は、第１絶縁膜１９を挟んでソース電極１６上に形成される。導体層２７を形成した後、剥離剤を用いてレジストを剥離する。このように、本実施形態では、ソース電極１６、ゲート電極１７、およびドレイン電極１８や、ソースパッド２１、ゲート配線部２２、およびゲートパッド２３と同様に、金属（導体）を用いて導体層２７を形成している。そのため、各電極やパッドを形成するための既存の装置および製造工程を利用して、金属層をパターニングするためのマスクを導体層２７用のマスクに変更するだけで導体層２７を形成することができる。したがって、導体層２７の形成にともなって半導体装置１の製造コストが上昇するのを抑えることができる。
【００４３】
次に、図４（Ｃ）に示すように、導体層２７の形成領域を含む第１絶縁膜１９の主表面上に第２絶縁膜２０を被覆する。これにより、導体層２７の全面が第１絶縁膜１９および第２絶縁膜２０に被覆された状態となる。
【００４４】
次に、図５（Ａ）に示すように、フォトリソグラフィ法を用いて、第１絶縁膜１９および第２絶縁膜２０を選択的に除去して、開口部１９ａ，１９ｂ，２０ａ，２０ｂを形成する。開口部１９ａ，２０ａは、互いの中心軸が重なるようにしてソース電極１６上に形成される。そのため、開口部１９ａ，２０ａを介してソース電極１６が露出する。また、開口部１９ｂ，２０ｂは、互いの中心軸が重なるようにしてゲート電極１７上に形成される。そのため、開口部１９ｂ，２０ｂを介してゲート電極１７が露出する。そして、ソース電極１６およびゲート電極１７の露出領域を含む第２絶縁膜２０の主表面にアルミニウムをスパッタし、第２絶縁膜２０の主表面の全面に第３金属層（図示せず）を形成する。第２絶縁膜２０の主表面に、例えばアルミニウムをスパッタすることにより、開口部１９ａ，１９ｂ，２０ａ，２０ｂ内にアルミニウムが充填される。そのため、第３金属層とソース電極１６およびゲート電極１７とが接続された状態となる。
【００４５】
続いて、フォトリソグラフィ法を用いて第３金属層の主表面に、ソースパッド２１、ゲート配線部２２、およびゲートパッド２３のパターンに対応したレジスト（図示せず）を選択的に形成する。そして、ウェットエッチング処理を行うことにより、第３金属層を選択的に除去してソースパッド２１、ゲート配線部２２、およびゲートパッド２３を形成する。ソースパッド２１は動作領域６上に形成される。ゲート配線部２２は、一端が動作領域６外の領域上に位置し、他端が動作領域６上に位置するように形成される。ゲートパッド２３は、ゲート配線部２２の他端に接続されるようにして動作領域６上に形成される。ゲートパッド２３は、第２絶縁膜２０を挟んで導体層２７上に配置される。ソースパッド２１、ゲート配線部２２、およびゲートパッド２３を形成した後、剥離剤を用いてレジストを剥離する。
【００４６】
次に、図５（Ｂ）に示すように、例えば、ソースパッド２１やゲートパッド２３が形成された側と反対側の半導体基板２の主表面に、例えばチタン−ニッケル−金などの金属膜を蒸着法などを用いて堆積し、半導体基板２の主表面の全面にドレイン電極１８を形成する。また、ソースパッド２１、ゲート配線部２２、およびゲートパッド２３を形成した側の半導体基板２の主表面にフォトソルダーレジストを積層した後、フォトリソグラフィ法を用いてソースパッド２１が露出するような開口部２４ａと、ゲートパッド２３が露出するような開口部２４ｂを有する保護層２４を形成する。そして、例えばスクリーン印刷法により、保護層２４の開口部２４ａにおいてソースパッド２１にはんだボール２５を搭載し、開口部２４ｂにおいてゲートパッド２３にはんだボール２６を搭載する。具体的には、樹脂とはんだ材をペースト状にしたはんだペーストをスクリーンマスクにより所望の箇所に印刷してはんだボール２５，２６を形成する。以上の工程により、実施形態１に係る半導体装置１を製造することができる。
【００４７】
以上説明したように、実施形態１に係る半導体装置１では、動作領域６上に形成されたソース電極１６上にゲートパッド２３が形成され、ゲートパッド２３と動作領域６外の領域上に形成されたゲート電極１７とが電気的に接続されている。また、ソース電極１６とゲートパッド２３との間に、第１絶縁膜１９および第２絶縁膜２０で被覆されるようにして導体層２７が設けられている。これにより、ソースパッドからソース電極までの電流経路を、保護ダイオード１１を迂回させて配置する必要がなくなるため、電流経路を短くして抵抗上昇を抑えることができる。そのため、半導体装置の高性能化を図ることができる。また、ゲートパッド２３とソース電極１６との間の領域における強度を高めることができる。そのため、ゲートパッド２３とソース電極１６との間にある第１絶縁膜１９および第２絶縁膜２０に熱応力に起因したクラックが発生するのを防ぐことができ、半導体装置１の実装信頼性を向上させることができる。
【００４８】
また、導体層２７とゲートパッド２３との間に第２絶縁膜２０が配置され、導体層２７とソース電極１６との間に第１絶縁膜１９が配置された状態であるため、熱応力によって第１絶縁膜１９および第２絶縁膜２０の両方にクラックが発生する可能性を低減することができる。また、第１絶縁膜１９と第２絶縁膜２０の一方にクラックが発生した場合には、これにより半導体装置１にかかる熱応力を開放することができる。そのため、半導体装置１の他の部位にクラック等が発生するのを防ぐことができる。これらによっても、半導体装置１の実装信頼性を向上させることができる。
【００４９】
また、導体層の主表面の面積をゲートパッド２３の主表面の面積よりも大きくすることで、第１絶縁膜１９および第２絶縁膜２０の両方にクラックが発生してゲートパッド２３とゲート電極１７とがショートしてしまうのをより確実に防ぐことができる。
【００５０】
また、各電極やパッドと同様の金属を用いて導体層２７を形成している。そのため、各電極やパッドを形成するための既存の装置および製造工程を利用して導体層２７を形成することができる。したがって、導体層２７の形成にともなう半導体装置１の製造コストの上昇を抑えることができる。
【００５１】
（実施形態２）
次に、上述の実施形態１に係る半導体装置１を備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、及びデジタルスチルカメラ（ＤＳＣ）といった電子機器であってもよい。
【００５２】
図６は実施形態２に係る携帯電話の構成を示す図である。携帯電話１１１は、第１の筐体１１２と第２の筐体１１４が可動部１２０によって連結される構造になっている。第１の筐体１１２と第２の筐体１１４は可動部１２０を軸として回動可能である。第１の筐体１１２には文字や画像等の情報を表示する表示部１１８やスピーカ部１２４が設けられている。第２の筐体１１４には操作用ボタンなどの操作部１２２やマイク部１２６が設けられている。実施形態１に係る半導体装置１はこうした携帯電話１１１の内部に搭載されている。
【００５３】
図７は図６に示した携帯電話の部分断面図（第１の筐体１１２の断面図）である。上述の実施形態１に係る半導体装置１は、はんだボール２５，２６を介してプリント基板１２８に搭載され、こうしたプリント基板１２８を介して表示部１１８などと電気的に接続されている。また、半導体装置１の裏面側（はんだボール２５，２６とは反対側の面）には金属基板などの放熱基板１１６が設けられ、たとえば、半導体装置１から発生する熱を第１の筐体１１２内部に篭もらせることなく、効率的に第１の筐体１１２の外部に放熱することができるようになっている。
【００５４】
本発明の実施形態１に係る半導体装置１によれば、高性能化を図るとともに、半導体装置１の実装信頼性を高めることができる。そのため、こうした半導体装置１を搭載した本実施形態に係る携帯機器について、高性能化を図るとともに、動作信頼性の向上を図ることができる。
【００５５】
本発明は、上述の実施形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
【００５６】
例えば、上述の実施形態１において、半導体基板２に形成されたトランジスタはトレンチゲート型トランジスタであったが、特にこれに限定されず、例えば、ＩＧＢＴや、ドレイン電極が他方の主表面側に設けられたプレーナ型のトランジスタなどであってもよい。ＩＧＢＴの場合、エミッタ電極が第１電極に相当し、コレクタ電極が第２電極に相当する。
【符号の説明】
【００５７】
１  半導体装置、  ２  半導体基板、  ６  動作領域、  ７  ＭＯＳＦＥＴ、  ８  トレンチ、  ９  トレンチゲート電極、  １６  ソース電極、  １７  ゲート電極、  １８  ドレイン電極、  １９  第１絶縁膜、  ２０  第２絶縁膜、  ２３  ゲートパッド、  ２７  導体層、  ２８  第２金属層。
【図１】
2011096943.tif 000003
【図２】
2011096943.tif 000004
【図３】
2011096943.tif 000005
【図４】
2011096943.tif 000006
【図５】
2011096943.tif 000007
【図６】
2011096943.tif 000008
【図７】
2011096943.tif 000009