(57)【要約】【課題】ＧａＮ等の窒化物半導体薄膜を作製する基板としてグラファイトを使用すると、ＧａＮ薄膜が多結晶となり結晶中の欠陥が多くなる為、発光ダイオード素子を形成することが出来なかった。【解決手段】アモルファスカーボン層１０２を設けたグラファイト基板１０１上に、ＭＯＣＶＤ法によってＡｌＮ層１０３のｃ軸配向膜を成長させる。次に、ＡｌＮ層１０３上に低温成長バッファ層１０４および第一のｎ型ＧａＮ層１０５を順次エピタキシャル成長させた後、第一のｎ型ＧａＮ層１０５上に開口部を有するマスク層１０６を形成する。次に第一のｎ型ＧａＮ層１０５上に、マスク層１０６の開口部から第二のｎ型ＧａＮ層１０７、ＩｎxＧａ1-xＮとＧａＮからなる多層量子井戸層１０８、ｐ型ＧａＮ層１０９、ｐ型ＧａＮコンタクト層１１０を順次エピタキシャル成長させる。【選択図】図１
2011258631.tif 000002
【特許請求の範囲】
【請求項１】
グラファイト基板と、
前記グラファイト基板上に形成されたアモルファスカーボン層と、
前記アモルファスカーボン層上にＭＯＣＶＤ法により形成されたｃ軸配向ＡｌＮ層と、  
前記ＡｌＮ層上に形成されたＧａＮの低温成長バッファ層と、
前記低温バッファ層上に形成された第一のｎ型ＧａＮ層と、
前記第一のｎ型ＧａＮ層上に形成された複数の開口部を有するマスク層と、
前記マスク層の開口部の前記第一のｎ型ＧａＮ層上に形成された第二のｎ型ＧａＮ層と、
前記第二のｎ型ＧａＮ層上に形成されたＩｎxＧａ1-xＮとＧａＮからなる多層量子井戸層と、
前記多層量子井戸層上に形成されたｐ型ＧａＮ層と、 
前記ｐ型ＧａＮ層上に形成されたｐ型ＧａＮコンタクト層と
前記ｐ型ＧａＮコンタクト層上に設けられたｐ側電極と、
前記第一のｎ型ＧａＮ層上に設けられたｎ側電極とからなり、
前記ＡｌＮ層に対して、その上に形成した前記低温成長バッファ層、前記第一のｎ型ＧａＮ層、前記第二のｎ型ＧａＮ層、前記多層量子井戸層、前記ｐ型ＧａＮ層および前記ｐ型ＧａＮコンタクト層がエピタキシャル成長し、
前記第二のｎ型ＧａＮ層、前記多層量子井戸層、前記ｐ型ＧａＮ層および前記ｐ型ＧａＮコンタクト層は、複数の柱状構造を構成し、
前記ｐ側電極が、前記柱状構造の先端部の前記ｐ型ＧａＮコンタクト層をすべて架橋していることを特徴とする発光ダイオード素子。
【請求項２】
前記ｐ側電極は、液相合成によって形成されたＺｎＯ透明導電膜であることを特徴とする請求項１に記載の発光ダイオード素子。
【請求項３】
グラファイト基板上にアモルファスカーボン層を設ける工程と、
前記アモルファスカーボン層上にＭＯＣＶＤ法によってＡｌＮのｃ軸配向膜を成長させる工程と、
前記ＡｌＮ層上にＧａＮの低温成長バッファ層を形成する工程と、
前記低温成長バッファ層上に第一のｎ型ＧａＮ層を形成する工程と
前記第一のｎ型ＧａＮ層上に複数の開口部を有するマスク層を形成する工程と
前記マスク層の開口部の前記第一のｎ型ＧａＮ層上に第二のｎ型ＧａＮ層を形成する工程と、
前記第二のｎ型ＧａＮ層上にＩｎxＧａ1-xＮとＧａＮからなる多層量子井戸層を形成する工程と、
前記多重量子井戸層上にｐ型ＧａＮ層およびｐ型ＧａＮコンタクト層を形成する工程と、
前記ｐ型ＧａＮコンタクト層上にｐ側電極を形成する工程と、
前記第一のｎ型ＧａＮ層上にｎ側電極を形成する工程と、からなる発光ダイオード素子の製造方法において、
前記ＡｌＮ層に対してその上に形成した前記低温成長バッファ層、前記第一のｎ型ＧａＮ層、前記第二のｎ型ＧａＮ層、前記多重量子井戸層、前記ｐ型ＧａＮ層およびｐ型ＧａＮコンタクト層がエピタキシャル成長し、
前記第二のｎ型ＧａＮ層、前記多層量子井戸層、前記ｐ型ＧａＮ層および前記ｐ型ＧａＮコンタクト層は、複数個の柱状構造を構成し、
前記ｐ側電極が、前記柱状構造の先端部の前記ｐ型ＧａＮコンタクト層をすべて架橋し、
前記アモルファスカーボン層を、酸化処理により形成したことを特徴とする発光ダイオード素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体により構成される発光ダイオード素子に関する。
【背景技術】
【０００２】
近年、窒化ガリウム（ＧａＮ）に代表される窒化物半導体により構成される半導体素子の集中的な研究開発がされている。窒化アルミニウム（ＡｌＮ）、ＧａＮ、窒化インジウム（ＩｎＮ）およびそれらの混晶体からなる半導体素子は、その膜組成を制御することによって、紫外あるいは青色から赤外線領域までの幅広い波長領域において発光を実現することができる。特許文献１は、柱状の窒化物半導体を用いた可視域発光ダイオード素子を開示している。
【０００３】
図８は、第１の従来例に係る柱状窒化物半導体からなる発光ダイオード素子の断面構成を示す。図８に示されるように、第１の従来例の発光ダイオード素子は、基板１０の主面上に成長したＧａＮからなるバッファ層２０と、バッファ層２０上に多数形成された柱状ｎ型ＧａＮ層３１と、柱状ｎ型ＧａＮ層３１上に形成されたＩｎxＧａ1-xＮとＧａＮからなる量子井戸層３３、およびｐ型ＧａＮ層３５からなる。さらに、ｐ型ＧａＮ層３５の上には透明電極６０が形成され、バッファ層２０の上にはｎ側電極５０が形成されている。
【０００４】
第１の従来例の発光ダイオード素子は、柱状のＧａＮを用いることにより、積層フィルム状のＧａＮを用いた発光ダイオード素子と比較して、高輝度・高発光効率を実現している。
【０００５】
第１の従来例に示されるような発光ダイオード素子では、格子欠陥や貫通欠陥に起因した非発光遷移によるキャリア再結合を抑制する為に、ＧａＮ層の結晶欠陥が極力減少されることを必要とする。これは、窒化物半導体と格子整合するサファイアのような単結晶基板を必要とするため、高コストに繋がる。
【０００６】
発光ダイオード素子の更なる高輝度・高発光効率を実現するためには、基板の放熱性の増加が必要とされる。しかし、サファイアのような単結晶基板の熱伝導率は不十分である。
【０００７】
これらの問題を解決するために、特許文献２は、安価かつ熱伝導率の高いグラファイトを基板として使用し、パルススパッタリング法によって当該グラファイト上に多結晶の窒化物半導体薄膜を作製する方法を開示している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−２２８９３６号公報
【特許文献２】特開２００９−２００２０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、パルススパッタリング法によってグラファイト上に作製したＧａＮ薄膜は多結晶体であるため、当該薄膜は多くの欠陥を有する。当該欠陥のため、当該ＧａＮ薄膜は、発光ダイオード素子には適していない。さらに、パルススパッタリング法によって形成した窒化物半導体薄膜は、成膜時の放電プラズマによって大きなダメージを受けているため、当該薄膜の結晶は非常に多くの欠陥を有することが良く知られている。このため、特許文献１に開示されているパルススパッタリング法によって窒化物半導体を作製する方法を用いて発光ダイオード素子を作製する際に必要不可欠となるｐ型ＧａＮを作製することは非常に困難である。
【００１０】
本発明は、前記従来の課題を解決するもので、安価かつ熱伝導率の高いグラファイトを基板とし、半導体素子の製造に最も適した有機金属化学気相成長（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法によって、低コストで高性能な窒化物発光ダイオード素子を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記従来の課題を解決するために、本発明の発光ダイオード素子は、グラファイト基板と、前記グラファイト基板上に形成されたアモルファスカーボン層と、前記アモルファスカーボン層上にＭＯＣＶＤ法により形成されたｃ軸配向ＡｌＮ層と、前記ＡｌＮ層上に形成されたＧａＮの低温成長バッファ層と、前記低温バッファ層上に形成された第一のｎ型ＧａＮ層と、前記第一のｎ型ＧａＮ層上に形成された複数の開口部を有するマスク層と、前記マスク層の開口部の前記第一のｎ型ＧａＮ層上に形成された第二のｎ型ＧａＮ層と、前記第二のｎ型ＧａＮ層上に形成されたＩｎxＧａ1-xＮとＧａＮからなる多層量子井戸層と、前記多層量子井戸層上に形成されたｐ型ＧａＮ層と、前記ｐ型ＧａＮ層上に形成されたｐ型ＧａＮコンタクト層と、前記ｐ型ＧａＮコンタクト層上に設けられたｐ側電極と、前記第一のｎ型ＧａＮ層上に設けられたｎ側電極とからなり、前記ＡｌＮ層に対して、その上に形成した前記低温成長バッファ層、前記第一のｎ型ＧａＮ層、前記第二のｎ型ＧａＮ層、前記多層量子井戸層、前記ｐ型ＧａＮ層および前記ｐ型ＧａＮコンタクト層がエピタキシャル成長し、前記第二のｎ型ＧａＮ層、前記多層量子井戸層、前記ｐ型ＧａＮ層および前記ｐ型ＧａＮコンタクト層は、複数の柱状構造を構成し、前記ｐ側電極が、前記柱状構造の先端部の前記ｐ型ＧａＮコンタクト層をすべて架橋していることを特徴とする。
【００１２】
本構成により、グラファイト基板上に、ＭＯＣＶＤを用いてＡｌＮとＧａＮがｃ軸配向した欠陥の少ない高品位な窒化物半導体を実現できる。したがって、グラファイト基板上に柱状窒化物半導体からなる発光ダイオード素子を直接作製することができる。
【発明の効果】
【００１３】
本発明の発光ダイオード素子によれば、グラファイト基板上にアモルファスカーボン層を設け、前記アモルファスカーボン層上にＭＯＣＶＤ法によってＡｌＮのｃ軸配向膜を成長させることで、グラファイト基板上に直接高品質な柱状のＧａＮを作製することが可能となり、低コストで優れた特性を有する発光ダイオード素子を実現できる。以下の「図面の簡単な説明において、「ＳＥＭ観察写真」および「ＴＥＭ観察写真」とは、それぞれ、「ＳＥＭ観察像」および「ＴＥＭ観察像」を意味する。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１における発光ダイオード素子の断面構成図
【図２】本発明の実施の形態１における発光ダイオード素子の製造方法の工程順の断面構成図
【図３】（ａ）本発明の実施の形態１における酸化処理を実施していないグラファイト基板上にＭＯＣＶＤ法を用いてＡｌＮを堆積した際の表面ＳＥＭ観察写真  （ｂ）酸化処理を実施したグラファイト基板上にＭＯＣＶＤ法を用いてＡｌＮを堆積した際の表面ＳＥＭ観察写真
【図４】（ａ）本発明の実施の形態１におけるグラファイト基板とＡｌＮ層界面付近の断面ＴＥＭ観察写真（ｂ）グラファイト基板とＡｌＮ層界面付近の高分解能ＴＥＭによる格子像写真
【図５】実施の形態１におけるマスク層の上面概略図
【図６】本発明の実施の形態１におけるグラファイト基板上に作製した発光ダイオード素子のフォトルミネッセンス特性を示すグラフ
【図７】本発明の実施の形態１におけるグラファイト基板上に作製した発光ダイオード素子のＩ−Ｖ特性を示すグラフ
【図８】従来の発光ダイオード素子の断面構成図
【発明を実施するための形態】
【００１５】
以下、図面を参照しながら、本発明の実施の形態を説明する。
【００１６】
（実施の形態１）
図１は、実施の形態１による発光ダイオード素子の断面構成図を示す。図１において、１０１はグラファイト基板を指し示す。１０２はグラファイト基板１０１の表面を酸素アッシング処理によってアモルファス化することによって形成されたアモルファスカーボン層を指し示す。１０３は、アモルファスカーボン層１０２上にＭＯＣＶＤによって形成されたＡｌＮ層を指し示す。
【００１７】
１０４は、ＡｌＮ層１０３上にＭＯＣＶＤによって形成されたＧａＮの低温成長バッファ層を指し示す。１０５は、低温成長バッファ層１０４上に形成された第一のｎ型ＧａＮ層を指し示す。１０６は、第一のｎ型ＧａＮ層１０６上に形成されたマスク層を指し示す。１０７は、マスク層１０６の開口部の第一のｎ型ＧａＮ層１０５上に形成された第二のｎ型ＧａＮ層１０７を指し示す。
【００１８】
１０８は、第二のｎ型ＧａＮ層１０５上に形成されたＩｎxＧａ1-xＮとＧａＮからなる多層量子井戸層を指し示す。１０９は、多重量子井戸層１０８上に形成されたｐ型ＧａＮ層を指し示す。１１０は、ｐ型ＧａＮ層１０９上に形成されたｐ型ＧａＮコンタクト層を指し示す。１１１はｐ側電極を指し示す。１１２はｎ側電極を指し示す。
【００１９】
低温成長バッファ層１０４、第一のｎ型ＧａＮ層１０５、第二のｎ型ＧａＮ層１０７、多重量子井戸層１０８、ｐ型ＧａＮ層１０９、およびｐ型ＧａＮコンタクト層１１０は、この順でＡｌＮ層１０３上にエピタキシャル成長法により形成される。
【００２０】
第二のｎ型ＧａＮ層１０７、多層量子井戸層１０８、ｐ型ＧａＮ層１０９、およびｐ型ＧａＮコンタクト層１１０は、複数の柱状構造を構成する。
【００２１】
ｐ側電極１１１は、柱状構造の先端部に位置する全てのｐ型ＧａＮコンタクト層１１０に電気的に接続されている。一例としてｐ側電極１１１は、インジウム錫酸化物（ＩＴＯ）または酸化亜鉛（ＺｎＯ）のような透明導電膜、あるいはニッケル（Ｎｉ）及び金（Ａｕ）から構成される。第一のｎ型ＧａＮ層１０５の露出する面上には、ｎ側電極１１２が形成される。一例としてｎ側電極１１２は、チタン（Ｔｉ）及びアルミニウム（Ａｌ）積層膜から構成される。
【００２２】
以下、図面を参照しながら上記の発光ダイオード素子を製造する方法を説明する。
【００２３】
図２（ａ）〜図２（ｇ）は、実施の形態１による発光ダイオード素子を製造する方法における各工程の断面図を示す。
【００２４】
第１の実施形態においては、窒化物半導体の結晶成長法としてＭＯＣＶＤ法が用いられる。ガリウム源としては、例えば、トリメチルガリウム（ＴＭＧ）が挙げられる。アルミニウム源としては、例えば、トリメチルアルミニウム（ＴＭＡ）が挙げられる。インジウム源としては、例えば、トリメチルインジウム（ＴＭＩ）が挙げられる。窒素源としては、例えば、アンモニア（ＮＨ3）が挙げられる。ｎ型ドーパントの原料としては、シリコン（Ｓｉ）を含むシラン（ＳｉＨ4）が挙げられる。ｐ型ドーパントの原料としては、マグネシウム（Ｍｇ）を含むシクロペンタジエニルマグネシウム（ＣＰ2Ｍｇ）が挙げられる。
【００２５】
まず、図２（ａ）に示されるように、グラファイト基板１０１の表面を、酸素アッシング処理を用いて酸化することにより、アモルファス化する。このようにして、アモルファスカーボン層１０２が形成される。次に図２（ｂ）に示されるように、およそ９６０℃の温度のＭＯＣＶＤ法を用いて、アモルファスカーボン層１０２上にＡｌＮ層１０３が成長される。さらに、図２（ｃ）に示されるように、およそ５００℃の温度でＧａＮからなる低温成長バッファ層１０４が成長される。
【００２６】
図２（ｄ）に示されるように、およそ９００℃の高温でｎ型ＧａＮからなる第一のｎ型ＧａＮ層１０５が成長される。図２（ｅ）に示すように、第一のｎ型ＧａＮ層１０５上に、複数の開口部を有するマスク層１０６が形成される。
【００２７】
図２（ｆ）に示すように、マスク層１０６の各開口部から露出する第一のｎ型ＧａＮ層１０５上に、約９００℃の高温でｎ型ＧａＮからなる第二のｎ型ＧａＮ層１０７、ＩｎxＧａ1-xＮ（０．０１≦ｘ≦０．２０が好ましい。一例として、ｘ＝０．１２）およびＧａＮからなる多重量子井戸層１０８、ｐ型ＧａＮからなるｐ型ＧａＮ層１０９、ならびにｐ+型ＧａＮからなるｐ型ＧａＮコンタクト層１１０が順次成長される。これにより、ｎ型ＧａＮ層１０５・１０７、多重量子井戸層１０８、およびｐ型ＧａＮ層１０９から構成される柱状構造が形成される。
【００２８】
最後に、図２（ｇ）に示すように、柱状構造の先端部に位置する全てのｐ型ＧａＮコンタクト層１１０に接するｐ側電極１１１が形成される。第一のｎ型ＧａＮ層１０５上にｎ側電極１１２も形成される。
【００２９】
実施の形態１においては、グラファイト基板１０１の表面を酸化することによってアモルファスカーボン層１０２が設けられ、その上にＭＯＣＶＤ法を用いてＡｌＮ層１０３が形成されるので、非常に緻密でｃ軸配向したＡｌＮ層１０３が形成される。そのため、単結晶基板ではないグラファイト基板が用いられているにもかかわらず、貫通欠陥が少ない高品位なＧａＮ薄膜が作製できる。これによって、グラファイト基板上に発光ダイオード素子が作製される。
【００３０】
第１の実施形態におけるマスク層１０６の材料の例は、ＳｉＯ2、ＳｉxＮy、およびＡｌ2Ｏ3である。これらの材料は、およそ９００度の高温においても変化しない。これらの材料は、スパッタリング法、化学気相成長法など、一般的な手法を用いて形成され得る。
【００３１】
（実施例１）
以下の実施例により、本発明をより詳細に説明する。
【００３２】
図３（ａ）は、酸化処理されていないグラファイト基板１０１上に、ＭＯＣＶＤ法によって堆積されたＡｌＮの表面のＳＥＭ観察像を示す。図３（ｂ）は、グラファイト基板１０１上に酸化処理によって形成された２０ｎｍの厚みを有するアモルファスカーボン層１０２上に、ＭＯＣＶＤ法によって形成された２０ｎｍの厚みを有するＡｌＮ層１０３の表面のＳＥＭ観察像を示す。
【００３３】
図３（ａ）から明らかなように、酸素処理されていないグラファイト基板１０１上には、樹状結晶の様な微結晶のみが堆積した。ＡｌＮ薄膜はグラファイト基板１０１上には形成されなかった。
【００３４】
一方、図３（ｂ）から明らかなように、アモルファスカーボン層１０２を表面に有するグラファイト基板１０１上には、緻密なＡｌＮ薄膜が形成された。
【００３５】
図４（ａ）は、グラファイト基板上１０１上に形成されたアモルファスカーボン層１０２（図４（ａ）における「表面改質領域」に対応）、ＭＯＣＶＤ法により形成された２０ｎｍの厚みを有するＡｌＮ層１０３、および１μｍのＧａＮ低温成長バッファ層１０４から構成される積層体の断面ＴＥＭ観察写真を示す。図４（ｂ）は、アモルファスカーボン層１０２とＡｌＮ層１０３との間の界面付近の格子像を示す。
【００３６】
図４（ａ）および図４（ｂ）から明らかなように、アモルファスカーボン層１０２の上に緻密な結晶性を有するＡｌＮ層１０３が形成されている。ＡｌＮ層１０３上に良好な結晶性を有するＧａＮからなる低温バッファ層１０４が成長されている。断面ＴＥＭ観察写真から求められた転位密度は低く、具体的には２×１０9ｃｍ-2であった。低温バッファ層１０４は、サファイア基板上にＧａＮ低温成長バッファ層を介して成長させたＧａＮ薄膜と実質的に同一の転位密度を有することが確認された。
【００３７】
非単結晶基板であるグラファイトの表面に、アモルファスカーボン層１０２を設けることによって、非常に高い結晶性を有する窒化物薄膜が形成され得ることが見いだされた。
【００３８】
グラファイト基板１０１の表面にアモルファスカーボン層１０２を形成することによって緻密なＡｌＮ薄膜が成長する原因は、以下の通りであると考えられる。通常のグラファイト表面では、グラフェンのｓｐ2混成軌道からなるπ結合によって電子が非局在されている。一方、酸素アッシングによってアモルファス化されたアモルファスカーボン層１０２の表面では、いたるところで寸断されたπ結合のため、ｓｐ2軌道のみならずｓｐ3軌道が存在していると考えられる。
【００３９】
表１は、第一原理計算によって求められた、カーボンのｓｐ2軌道およびｓｐ3軌道に対するＡｌ原子およびＮ原子の吸着エネルギーを示す。
【００４０】
【表１】
2011258631.tif 000003
【００４１】
表１から明らかなように、ｓｐ2軌道に対するＡｌ原子およびＮ原子の吸着エネルギーはいずれも正の値である。一方、ｓｐ3軌道に対するそれらはいずれも負の値である。このことは、ｓｐ3軌道に対して自発的にＡｌおよびＮが吸着しやすいことを意味する。このことから、グラファイト基板の表面に酸素アッシングによってアモルファスカーボン層を形成することによってカーボンのｓｐ3軌道が多数形成され、そしてＡｌＮが成長する初期の段階における核生成が促進される。このようにして、良好な薄膜結晶が成長したと考えられる。
【００４２】
表２は、０、２０、４０、６０、および８０ｎｍの厚みを有するアモルファスカーボン層を形成した際のＧａＮのＸＲＤのロッキングカーブによって得られた（０００２）ピークの半値幅を示す。
【００４３】
【表２】
2011258631.tif 000004
【００４４】
アモルファスカーボン層１０２が２０ｎｍ以上６０ｎｍ以下の厚みを有する場合、ＧａＮ薄膜はｃ軸配向し、かつ良好な半値幅を有する。アモルファスカーボン層が８０ｎｍの厚みを有する場合、酸素アッシングの際にグラファイト薄膜中に取り込まれる酸素の量が増加する。そのため、その後にＭＯＣＶＤ法によってＡｌＮおよびＧａＮを成長させる際、グラファイト基板中に取り込まれた酸素がＡｌまたはＧａと反応する。これが、急峻な界面の形成を阻害したと考えられる。したがって、アモルファスカーボン層１０２は、２０ｎｍ以上６０ｎｍ以下の厚みを有することが望ましい。
【００４５】
表３は、実施例１における各層の膜厚を示している。
【００４６】
【表３】
2011258631.tif 000005
【００４７】
表３に示される膜厚を有するアモルファスカーボン層１０２、ＡｌＮ層１０３、ＧａＮ低温成長バッファ層１０４、第一のｎ型ＧａＮ層１０５、マスク層１０６、第二のｎ型ＧａＮ層１０７、多重量子井戸層１０８、ｐ型ＧａＮ層１０９、およびｐ型ＧａＮコンタクト層１１０が順次成長された。
【００４８】
マスク層１０６の材料はＳｉＯ2であった。図５に示されるように、マスク層１０６は、
一定の間隔を有する複数の円状の開口部１１３を具備していた。開口部１１３の直径Ａは２１０ｎｍであった。隣接する２つの開口部１１３の間隔Ｂは４２０ｎｍであった。当該マスク層１０６を用いて、グラファイト基板１０１上に２１０ｎｍの直径およぼ４２０ｎｍの間隔を有する柱状構造を得た。当該柱状構造は、ｎ型ＧａＮ層、多重量子井戸層、およびｐ型ＧａＮ層から構成された。
【００４９】
多重量子井戸層１０８は、２．５ｎｍの厚みを有するＩｎ0.12Ｇａ0.88Ｎと、８ｎｍの厚みを有するＧａＮを交互に５周期積層することによって形成された。
【００５０】
図６は、当該柱状構造のＰＬ測定の結果を示す。ＰＬ測定の際の励起光源は、Ｈｅ−Ｃｄレーザーであった。
【００５１】
図６から明らかなように、実施例１では、４２０ｎｍの波長において多重量子井戸層１０８からの明瞭な発光ピークが観察された。実施例１の発光強度は、比較例１のそれよりも約１５％高かった。
【００５２】
実施例１のｐ側電極１１１は、液相合成法により形成したＺｎＯ透明導電膜であった。以下、当該ＺｎＯ透明導電膜を形成する方法が記述される。
【００５３】
０．１ｍｏｌ／Ｌの濃度を有する硝酸亜鉛（ＺｎＮＯ3）の溶液に、０．１ｍｏｌ／Ｌの濃度を有するヘキサメチレンテトラミン（（ＣＨ2）6Ｎ4）を滴下し、ｐＨ値を５から７までの間に調整した。その後、レジストを塗布しフォトリソグラフィーによってｐ型ＧａＮコンタクト層１１０のみ露出させた積層体を得た。当該積層体を、上記溶液に浸漬した。溶液の温度を７０℃に保ちながら２〜６時間静置した。このようにして、ｐ型ＧａＮコンタクト層１１０上にＺｎＯ透明導電膜を成長させた。ＺｎＯ透明導電膜の厚みは成長時間によって調整した。成長速度は、約２．７ｎｍ／ｍｉｎであった。３００ｎｍの厚みを有するＺｎＯ透明導電膜を成長させた。その後、アセトンを用いてレジストを剥離し、乾燥させた。
【００５４】
ＵＶ−可視透過率測定の結果、上記手法で作製したＺｎＯ透明電極膜は、３５０ｎｍ〜２．５μｍの幅広い波長の範囲において９５％以下という高い透過率を有した。４端子法による抵抗率測定の結果、ＺｎＯ透明電極は、１．２×１０-2Ωｃｍの比較的低い抵抗率を有した。これらの結果は、作製したＺｎＯ透明電極が、発光ダイオード素子のｐ側電極として十分に使用可能であることを意味した。
【００５５】
１０ｎｍの厚みを有するＴｉおよび１００ｎｍの厚みを有するＡｌを積層することにより、ｎ側電極１１２が形成された。その後、ダイサーによって１ｍｍ×１ｍｍのサイズに分離することにより、実施例１の発光ダイオード素子を作製した。比較例１として、マスク層１０６の形成工程を省略することにより、積層フィルム状の窒化物半導体薄膜を具備する発光ダイオード素子を作製した。
【００５６】
図７は、実施例１の発光ダイオード素子が有するＩ−Ｖ特性を示す。図７から明らかなように、実施例１の発光ダイオード素子は良好なダイオード特性を示した。実施例１の発光ダイオード素子は、約２．４Ｖ付近の順方向電圧において点灯を開始し、明瞭な青色発光を示した。
【００５７】
表４は、実施例１および比較例１の発光ダイオード素子に２．７Ｖの電圧が印加された場合における、λ＝４２０ｎｍにおける発光強度の相対値を示す。
【００５８】
【表４】
2011258631.tif 000006
【００５９】
表４に示されるように、実施例１の発光ダイオード素子は、比較例１の発光ダイオード素子に対して１．４２倍の発光強度を有していた。
【００６０】
これらの結果から理解されるように、グラファイト基板表面にアモルファスカーボン層を形成し、続いてＭＯＣＶＤによってＡｌＮ層を設けることが、結晶性の良い柱状ＧａＮ構造が作製されることを可能にする。このようにして、低コストで高性能な青色発光ダイオード素子を実現できる。
【００６１】
実施例１の多重量子井戸層は、ＩｎxＧａ1-xＮ（ｘ＝０．１２）とＧａＮとを５周期交互に積層することによって得られた。しかし、ｘは０．０１以上０．２０以下であり得る。積層回数（周期）も１周期（１回）以上１０周期（１０回以下）であり得る。
【００６２】
実施例１のマスク層は、２１０ｎｍの直径および４２０ｎｍの間隔を有する複数の開口部を具備していた。しかし、当業者は、ＩｎxＧａ1-xＮ層の組成によって決定される多重量子井戸層１０８の発光波長と対応するように、適切に当該直径および間隔を選択し得る。
【産業上の利用可能性】
【００６３】
本発明による発光ダイオード素子は、グラファイト基板上に、ＭＯＣＶＤ法を用いて形成した結晶性の良いＡｌＮ層およびＧａＮ層を有し、照明、ディスプレイ等として有用である。本発明にかかる発光ダイオード素子の形成技術は、高周波やパワーデバイス用ＦＥＴ等、電子デバイス等の用途にも応用できる。
【００６４】
上記の開示内容から導出される本発明に係る技術的思想は以下の通りである。
１．
グラファイト基板（１０１）、
前記グラファイト基板（１０１）上に形成されたアモルファスカーボン層（１０２）、
前記アモルファスカーボン層（１０２）上に形成されたＡｌＮ層（１０３）、
前記ＡｌＮ層（１０３）上に形成された第１のｎ型窒化物半導体層（１０５）、
前記第１のｎ型窒化物半導体層（１０５）上に形成された複数の第２のｎ型窒化物半導体層（１０７）、ここで、前記各ｎ型窒化物半導体層（１０７）は柱状であり、
前記各第２のｎ型窒化物半導体層（１０７）上に形成された窒化物半導体からなる量子井戸層（１０８）、
前記量子井戸層（１０８）上に形成されたｐ型窒化物半導体層（１０９）、
前記ｐ型窒化物半導体層（１０９）に電気的に接続されたｐ側電極（１１１）、および
前記第１のｎ型窒化物半導体層（１０５）に電気的に接続されたｎ側電極（１１２）
を具備する発光ダイオード素子を製造する方法であって、
前記方法は、
前記グラファイト基板（１０１）の表面を酸素アッシングして、アモルファスカーボン層（１０２）を前記グラファイト基板（１０１）の表面に形成する工程、
前記アモルファスカーボン層（１０２）上にＭＯＣＶＤ（有機金属気相成長法）によってＡｌＮ層（１０３）を形成する工程、
前記ＡｌＮ層（１０３）上に第１のｎ型窒化物半導体層（１０５）を形成する工程、
前記ｎ型窒化物半導体層（１０５）上に複数の開口部を有するマスク層（１０６）を形成する工程、
前記複数の開口部から露出する前記ｎ型窒化物半導体層（１０５）の部分上に複数の第２のｎ型窒化物半導体層（１０７）を形成する工程、
前記各第２のｎ型窒化物半導体層（１０７）上に窒化物半導体からなる量子井戸層（１０８）を形成する工程、
前記量子井戸層（１０８）上にｐ型窒化物半導体層（１０９）を形成する工程、
前記ｐ型窒化物半導体層（１０９）上にｐ側電極（１１１）を形成する工程、および、
前記ｎ型窒化物半導体層（１０５）上にｎ側電極（１１２）を形成する工程
を有する。
２．
前記アモルファスカーボン層（１０２）が２０ｎｍ以上６０ｎｍ以下の厚みを有する、前記項１に記載の方法。
３．
ｎ型窒化物半導体層（１０５）を形成する前に、前記ＡｌＮ層（１０３）上に窒化物半導体からなるバッファ層（１０４）を形成する工程をさらに有する、前記項１に記載の方法。
４．
ｎ型窒化物半導体層（１０５）を形成する前に、前記ＡｌＮ層（１０３）上に窒化物半導体からなるバッファ層（１０４）を形成する工程をさらに有する、前記項２に記載の方法。
５．
ｐ型電極（１１１）がＺｎＯ透明導電膜である、前記項１に記載の方法。
６．
ｐ型電極（１１１）がＺｎＯ透明導電膜である、前記項４に記載の方法。
７．
前記量子井戸層（１０８）が多重量子井戸層からなる、前記項１に記載の方法。
８．
前記量子井戸層（１０８）が多重量子井戸層からなる、前記項６に記載の方法。
９．
グラファイト基板（１０１）、
前記グラファイト基板（１０１）上に形成されたアモルファスカーボン層（１０２）、および
前記アモルファスカーボン層（１０２）上に形成されたＡｌＮ層（１０３）、
を具備する半導体基板。
１０．
前記アモルファスカーボン層（１０２）が２０ｎｍ以上６０ｎｍ以下の厚みを有する、前記項９に記載の半導体基板。
１１．
グラファイト基板（１０１）、
前記グラファイト基板（１０１）上に形成されたアモルファスカーボン層（１０２）、および
前記アモルファスカーボン層（１０２）上に形成されたＡｌＮ層（１０３）、
を具備する半導体基板を製造する方法であって、
前記方法は、
前記グラファイト基板（１０１）の表面を酸素アッシングして、アモルファスカーボン層（１０２）を前記グラファイト基板（１０１）の表面に形成する工程、および
前記アモルファスカーボン層（１０２）上にＭＯＣＶＤ（有機金属気相成長法）によってＡｌＮ層（１０３）を形成する工程、
を順に有する。
１２．
前記アモルファスカーボン層（１０２）が２０ｎｍ以上６０ｎｍ以下の厚みを有する、前記項１１に記載の方法。
１３．
グラファイト基板（１０１）、
前記グラファイト基板（１０１）上に形成されたアモルファスカーボン層（１０２）、
前記アモルファスカーボン層（１０２）上に形成されたＡｌＮ層（１０３）、
前記ＡｌＮ層（１０３）上に形成された第１のｎ型窒化物半導体層（１０５）、
前記第１のｎ型窒化物半導体層（１０５）上に形成された複数の第２のｎ型窒化物半導体層（１０７）、ここで、前記各ｎ型窒化物半導体層（１０７）は柱状であり、
前記各第２のｎ型窒化物半導体層（１０７）上に形成された窒化物半導体からなる量子井戸層（１０８）、
前記量子井戸層（１０８）上に形成されたｐ型窒化物半導体層（１０９）、
前記ｐ型窒化物半導体層（１０９）に電気的に接続されたｐ側電極（１１１）、および
前記第１のｎ型窒化物半導体層（１０５）に電気的に接続されたｎ側電極（１１２）
を具備する発光ダイオード素子。
１４．
前記アモルファスカーボン層（１０２）が２０ｎｍ以上６０ｎｍ以下の厚みを有する、前記項１３に記載の発光ダイオード素子。
１５．
前記ＡｌＮ層（１０３）と前記ｎ型窒化物半導体層（１０５）との間に挟まれた窒化物半導体からなるバッファ層（１０４）をさらに備える、前記項１３に記載の発光ダイオード素子。
１６．
前記ＡｌＮ層（１０３）と前記ｎ型窒化物半導体層（１０５）との間に挟まれた窒化物半導体からなるバッファ層（１０４）をさらに備える、前記項１４に記載の発光ダイオード素子。
１７．
ｐ型電極（１１１）がＺｎＯ透明導電膜である、前記項１３に記載の発光ダイオード素子。
１８．
ｐ型電極（１１１）がＺｎＯ透明導電膜である、前記項１６に記載の発光ダイオード素子。
１９．
前記量子井戸層が多重量子井戸層からなる、前記項１３に記載の発光ダイオード素子。
２０．
前記量子井戸層が多重量子井戸層からなる、前記項１８に記載の発光ダイオード素子。
1.
A method of fabricating a light-emitting diode comprising:
a graphite substrate(101),
an amorphous carbon layer(102) formed on the graphite substrate(101),
an AlN layer(103) formed on the amorphous carbon layer(102),
a first n-type nitride semiconductor layer(105) formed on the AlN layer(103),
a plurality of second n-type nitride semiconductor layer(107), each of which is pole-shaped, formed on the first n-type nitride semiconductor layer(105),
a quantum well layer(108) formed on each of the plurality of second n-type nitride semiconductor layer(107)
a p-side nitride semiconductor layer(109) formed on the quantum well layer(108),
a p-side electrode(111) connected electrically to the p-type nitride semiconductor layer(109),
a n-side electrode(112) connected electrically to the first n-type nitride semiconductor layer(105),
the method comprising the following steps:
oxygen-ashing the surface of the graphite substrate(101) to form the amorphous carbon layer(102) on the surface of the graphite substrate(101),
forming the AlN layer(103) on the amorphous carbon layer(102) with MOCVD(Metal Organic Chemical Vapor Deposition),
forming the first n-type nitride semiconductor layer(105) on the AlN layer(103),
forming a mask layer(106) with a plurality of openings on the first n-type nitride semiconductor layer(105),
forming the plurality of second n-type nitride semiconductor layer(107) on the portions of the first n-type nitride semiconductor layer(105), which expose from the openings,
forming the quantum well layer(108) on the each of the plurality of second n-type nitride semiconductor layer(107),
forming the p-side nitride semiconductor layer(109) on the quantum well layer(108),
forming the p-side electrode(111) on the p-side nitride semiconductor layer(109), and
forming the n-side electrode(112) on the first n-type nitride semiconductor layer(105).
2.
A method of item 1, wherein the amorphous carbon layer(102) has a thickness of not less than 20nm and not more than 60nm.
3.
A method of item 1 further comprising a step of the forming a buffer layer(104) formed of a nitride semiconductor on the AlN layer(103).
4.
A method of item 2 further comprising a step of the forming a buffer layer(104) formed of a nitride semiconductor on the AlN layer(103).
5.
A method of item 1, wherein the p-side electrode(111) is formed of a ZnO transparent film.
6.
A method of item 4, wherein the p-side electrode(111) is formed of a ZnO transparent film.
7.
A method of item 1, wherein the quantum well layer(108) is formed of a multi-quantum well layer.
8.
A method of item 6, wherein the quantum well layer(108) is formed of a multi-quantum well layer.
9.
A semiconductor substrate comprising:
a graphite substrate(101),
an amorphous carbon layer(102) formed on the graphite substrate(101), and
an AlN layer(103) formed on the amorphous carbon layer(102).
10.
A semiconductor substrate of item 9, wherein the amorphous carbon layer(102) has a thickness of not less than 20nm and not more than 60nm.
11.
A method of fabricating a semiconductor substrate comprising:
a graphite substrate(101),
an amorphous carbon layer(102) formed on the graphite substrate(101), and
an AlN layer(103) formed on the amorphous carbon layer(102),
the method comprising the following steps in this order:
oxygen-ashing the surface of the graphite substrate(101) to form the amorphous carbon layer(102) on the surface of the graphite substrate(101), and
forming the AlN layer(103) on the amorphous carbon layer(102) with MOCVD(Metal Organic Chemical Vapor Deposition).
12.
A method of item 11, wherein the amorphous carbon layer(102) has a thickness of not less than 20nm and not more than 60nm.
13.
A light-emitting diode comprising:
a graphite substrate(101),
an amorphous carbon layer(102) formed on the graphite substrate(101),
an AlN layer(103) formed on the amorphous carbon layer(102),
a first n-type nitride semiconductor layer(105) formed on the AlN layer(103),
a plurality of second n-type nitride semiconductor layer(107), each of which is pole-shaped, formed on the first n-type nitride semiconductor layer(105),
a quantum well layer(108) formed on each of the plurality of second n-type nitride semiconductor layer(107)
a p-side nitride semiconductor layer(109) formed on the quantum well layer(108),
a p-side electrode(111) connected electrically to the p-type nitride semiconductor layer(109),
a n-side electrode(112) connected electrically to the first n-type nitride semiconductor layer(105).
14.
A light-emitting diode of item 13, wherein the amorphous carbon layer(102) has a thickness of not less than 20nm and not more than 60nm.
15.
A light-emitting diode of item 13 further comprising a buffer layer(104) formed of a nitride semiconductor on the AlN layer(103).
16.
A light-emitting diode of item 14 further comprising a buffer layer(104) formed of a nitride semiconductor on the AlN layer(103).
17.
A light-emitting diode of item 13, wherein the p-side electrode(111) is formed of a ZnO transparent film.
18.
A light-emitting diode of item 16, wherein the p-side electrode(111) is formed of a ZnO transparent film.
19.
A light-emitting diode of item 13, wherein the quantum well layer(108) is formed of a multi-quantum well layer.
20.
A light-emitting diode of item 18, wherein the quantum well layer(108) is formed of a multi-quantum well layer.
【符号の説明】
【００６５】
１０  基板
２０  バッファ層
３１  柱状ｎ型ＧａＮ
３３  量子井戸
３５  ｐ型ＧａＮ
４１  透明絶縁物層
５０  電極パッド
６０  透明電極
７０  電極パッド
１０１  グラファイト基板
１０２  アモルファスカーボン層
１０３  ＡｌＮ層
１０４  低温成長バッファ層
１０５  第一のｎ型ＧａＮ層
１０６  マスク層
１０７  第二のｎ型ＧａＮ層
１０８  多重量子井戸層
１０９  ｐ型ＧａＮ層
１１０  ｐ型ＧａＮコンタクト層
１１１  ｐ側電極
１１２  ｎ側電極
１１３  開口部
【図１】
2011258631.tif 000007
【図２】
2011258631.tif 000008
【図３】
2011258631.tif 000009
【図４】
2011258631.tif 000010
【図５】
2011258631.tif 000011
【図６】
2011258631.tif 000012
【図７】
2011258631.tif 000013
【図８】
2011258631.tif 000014