(57)【要約】【課題】製造工程における強誘電体キャパシタの劣化を抑制する。【解決手段】半導体装置の製造方法は、半導体基板１００の上方に、Ｐｂを含む強誘電体１２０を有するキャパシタ層を形成し、前記キャパシタ層をＲＩＥにより加工して、前記強誘電体を有するキャパシタを形成し、Ｐｂ、酸素および鉛単体酸化物を含む雰囲気で、前記キャパシタを熱処理し、前記熱処理の際に、前記雰囲気内における前記鉛単体酸化物の分圧は、前記強誘電体内におけるＰｂにより生じる前記鉛単体酸化物の蒸気圧以上、かつ前記雰囲気内における前記鉛単体酸化物の蒸気圧以下である。【選択図】      図１１
2011044555.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上方に、Ｐｂを含む強誘電体を有するキャパシタ層を形成し、
前記キャパシタ層をＲＩＥにより加工して、前記強誘電体を有するキャパシタを形成し、
Ｐｂ、酸素および鉛単体酸化物を含む雰囲気で、前記キャパシタを熱処理し、
前記熱処理の際に、前記雰囲気内における前記鉛単体酸化物の分圧は、前記強誘電体内におけるＰｂにより生じる前記鉛単体酸化物の蒸気圧以上、かつ前記雰囲気内における前記鉛単体酸化物の蒸気圧以下である
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記キャパシタを形成する際に、前記強誘電体を露出し、
前記熱処理は、露出した前記強誘電体に対して行われ、
前記熱処理後に、前記キャパシタ上に直接、保護膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記熱処理の際に、前記雰囲気内における前記鉛単体酸化物の分圧は、６００℃の場合に３×１０−５Ｐａ以上かつ２×１０−３Ｐａ以内であり、５００℃の場合に２×１０−７Ｐａ以上かつ１×１０−５Ｐａ以内であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
半導体基板の上方に、Ｐｂを含む強誘電体を有するキャパシタ層を形成し、
前記キャパシタ層を加工して、前記強誘電体を有するキャパシタを形成し、
４００℃未満で、かつ酸素プラズマを含む雰囲気で、前記キャパシタを熱処理する、
ことを特徴とする半導体装置の製造方法。
【請求項５】
前記熱処理後に、前記キャパシタ上に保護膜を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記酸素プラズマは、マイクロ波により生成されることを特徴とする請求項５または請求項５に記載の半導体装置の製造方法。
【請求項７】
前記熱処理の際に、前記半導体基板に正のバイアスを印加することを特徴とする請求項４乃至請求項６のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体キャパシタを有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
不揮発性メモリとして、強誘電体薄膜を利用した強誘電体メモリ（ＦｅＲＡＭ：Ferroelectric Random Access Memory）が提案されている。このＦｅＲＡＭは、ＤＲＡＭ（Dynamic Random Access Memory）のキャパシタ部分を強誘電体で置き換えたものである。
【０００３】
ＦｅＲＡＭは、以下のような特徴をもち次世代メモリとして期待されている。
【０００４】
（１）書き込み、消去動作が高速であり、セルを小型化することによりＤＲＡＭなみの１００ｎｓ以下の書き込みが可能である。
【０００５】
（２）不揮発性メモリであり、ＳＲＡＭ（static Random Access Memory）と異なり電源が不必要である。
【０００６】
（３）書き換え可能回数が大きく、強誘電体材料（ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）など）、電極材料（ＩｒＯｘ、ＲｕＯｘ、ＳｒＲｕＯ３など）を工夫することにより１０１２回以上の書き換えが可能である。
【０００７】
（４）原理的に高密度化、高集積化ができ、ＤＲＡＭと同等の集積度を得ることが可能である。
【０００８】
（５）内部の書き込み電圧を２Ｖ程度にすることができ、低消費電力で動作する。
【０００９】
（６）ランダムアクセスによるビット書き換えが可能である。
【００１０】
ＦｅＲＡＭでは、キャパシタ部分にＰＺＴ（Ｐｂ（ＺｒｘＴｉ１−ｘＯ３））、ＢＩＴ（Ｂｉ４Ｔｉ３Ｏ１２）、ＳＢＴなどの強誘電体薄膜が用いられる。いずれの材料も酸素八面体を含むペロブスカイト構造を基本とした結晶構造を有する。これらの材料は、従来のＳｉ酸化膜と異なり、アモルファス状態ではその特徴である強誘電性は発現しないため、使用することができない。したがって、結晶化するための工程が必要となる。結晶化するための工程として、例えば、高温での結晶化熱処理や高温でのＩｎ−ｓｉｔｕ結晶化プロセスなどがある。この結晶化するための工程は、材料にもよるが、一般的に少なくとも４００℃から７００℃の温度で行われる必要がある。
【００１１】
一方、強誘電体薄膜の成膜方法として、レーザアブレーション法、真空蒸着法、ＭＢＥ（molecular beam epitaxy）法など各種の方法が研究されている。しかし、実用化されているものとして、ＭＯＣＶＤ（metal organic chemical vapor deposition）法、スパッタ法、溶液法（CSD：Chemical Solution Deposition）がある。
【００１２】
以下に、強誘電体キャパシタとして、代表的な強誘電体材料であるＰＺＴを例にとってその特徴について説明する。
【００１３】
強誘電体は、自発分極をもつ。この自発分極は、電界により向きを反転する特徴をもつ。また、自発分極は電界を印加しない状態でも分極値をもつ（残留分極）。この分極値（分極の向き）は、電界を０とする前の状態に依存する。すなわち、強誘電体は、印加する電界の向きにより＋、−の電荷を結晶表面に誘起することができ、この状態をそれぞれメモリ素子のデータ“０”、“１”に対応させる。ＦｅＲＡＭは、ＤＲＡＭと同じ１Ｔ／１Ｃ（１トランジスタ／１キャパシタ）の構造をとることができるが、現状では信頼性を向上させるために主に２Ｔ／２Ｃ構造のものが採用されている。
【００１４】
また、上述したように、ＦｅＲＡＭに使用されている強誘電体材料は、主にＰＺＴ（Ｐｂ薄膜、ＳＢＴ薄膜である。前者のＰＺＴには、以下のような利点がある。
【００１５】
（１）結晶化温度が６００℃程度である。
【００１６】
（２）分極値が大きく、残留分極値で２０μＣ／ｃｍ２程度である。
【００１７】
（３）ヒステリシス曲線において分極０となる時の電界値である抗電界が比較的小さいため、低電圧で分極反転が可能である。
【００１８】
（４）Ｚｒ／Ｔｉ組成比により、結晶化温度、グレインサイズおよびグレイン形状などの構造特性、あるいは分極量、抗電界、疲労特性およびリーク電流などの強誘電特性が制御可能である。
【００１９】
（５）ペロブスカイト構造のもつ元素の許容性により、Ａサイトと呼ばれるＰｂをＳｒ、Ｂａ、Ｃａ、Ｌａなどの元素で、Ｂサイトと呼ばれるＺｒ、ＴｉをＮｂ、Ｗ、Ｍｇ、Ｃｏ、Ｆｅ、Ｎｉ、Ｍｎなどの元素で置換することが可能であり、それが結晶構造、構造特性、強誘電特性に大きく影響する。
【００２０】
ＰＺＴは、早くから薄膜化の検討がなされてきている。また、ＰＺＴは、スパッタ法、ゾルゲル法などの手法で研究例も多く、最初にＦｅＲＡＭとして実用化された材料である。
【００２１】
ＰＺＴの欠点として、書き込み回数の増加にともなう分極量の減少（疲労特性）があげられる。ＰＺＴ膜の疲労は、Ｐｔ電極との界面に形成される酸素空孔が主たる原因とされている。この酸素空孔の発生理由の１つがＰｂ元素の揮発性、拡散容易性である。このＰｂ元素は、揮発する際にＰｂＯとなるため、これに伴い酸素欠損が生じる。
【００２２】
Ｐｂはペロブスカイト構造の一部であるため、酸素空孔が形成されると近傍の陽イオンと双極子を形成し、スイッチング電荷の減少を引き起こす。これに対し、疲労特性そのものが電界により加速される特徴をもつため、動作電圧の低電圧化が提案されている。具体的には、従来使用されていたＰｔ電極に代わってＩｒＯｘなどの酸化物電極を用いることにより、疲労特性の改善がなされている。
【００２３】
しかし、以上で説明した強誘電体材料を利用したＦｅＲＡＭのキャパシタは、キャパシタ膜を成膜した直後の特性は良好であっても、その後のＲＩＥ（Reactive Ion Etching）工程時に酸素欠損が生じて特性が劣化するという問題がある。この加工ダメージは、キャパシタの周辺部で生じる。このため、キャパシタの周辺部では、固定電荷が生じ電界反転が行われなくなる。したがって、キャパシタ面積を減少するに伴いダメージ部の比率が大きくなり、分極量低下や信号量低下が起こる。このように、酸素欠損は、強誘電体キャパシタの高集積化の障害になっている。
【００２４】
この酸素欠損を回復するため、ＲＩＥ工程後に酸素中で熱アニールを行うという提案がされている。しかしながら、このアニールは、３００℃程度の低温では酸素が活性でないため、酸素欠損の回復効果が得られない。また、６００℃程度の高温にすると酸素欠損を回復することは可能になるが、ＰＺＴ中のＰｂＯの蒸気圧が高いためにＰｂＯが蒸発する。これにより、Ｐｂ欠損が生じ、強誘電性が欠如してしまう。同時に酸素欠損も生じるため、結局信号量の低下を引き起こしてしまう。
【００２５】
これに対し、特許文献１および２では、ＲＩＥ工程後にＰＺＴを保護膜で覆って熱処理を行うことで、ＰｂＯの蒸発を防いでいる。しかしながら、保護膜を介しての熱処理となるため、ＰＺＴの酸素欠損の回復が不十分である。
【先行技術文献】
【特許文献】
【００２６】
【特許文献１】特開２００７−２８７８０４号公報
【特許文献２】特開２００５−１８３８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００２７】
本発明は、製造工程における強誘電体キャパシタの劣化を抑制することが可能な半導体装置の製造方法を提供する。
【課題を解決するための手段】
【００２８】
本発明の第１視点による半導体装置の製造方法は、半導体基板の上方に、Ｐｂを含む強誘電体を有するキャパシタ層を形成し、前記キャパシタ層をＲＩＥにより加工して、前記強誘電体を有するキャパシタを形成し、Ｐｂ、酸素および鉛単体酸化物を含む雰囲気で、前記キャパシタを熱処理し、前記熱処理の際に、前記雰囲気内における前記鉛単体酸化物の分圧は、前記強誘電体内におけるＰｂにより生じる前記鉛単体酸化物の蒸気圧以上、かつ前記雰囲気内における前記鉛単体酸化物の蒸気圧以下である。
【００２９】
本発明の第２視点による半導体装置の製造方法は、半導体基板の上方に、Ｐｂを含む強誘電体を有するキャパシタ層を形成し、前記キャパシタ層を加工して、前記強誘電体を有するキャパシタを形成し、４００℃未満で、かつ酸素プラズマを含む雰囲気で、前記キャパシタを熱処理する。
【発明の効果】
【００３０】
本発明によれば、製造工程における強誘電体キャパシタの劣化を抑制することが可能な半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図。
【図２】図１に続く、製造工程を示す断面図。
【図３】図２に続く、製造工程を示す断面図。
【図４】図３に続く、製造工程を示す断面図。
【図５】図４に続く、製造工程を示す断面図。
【図６】図５に続く、製造工程を示す断面図。
【図７】図６に続く、製造工程を示す断面図。
【図８】図７に続く、製造工程を示す断面図。
【図９】図８に続く、製造工程を示す断面図。
【図１０】図９に続く、製造工程を示す断面図。
【図１１】図４に続く、製造工程を示す断面図。
【図１２】本発明の第１の実施形態に係る半導体装置のＰｂＯの蒸気圧曲線を示すグラフ。
【図１３】本発明の第２の実施形態に係る半導体装置の製造工程を示すものであり、図４に続く製造工程を示す断面図。
【発明を実施するための形態】
【００３２】
本発明の実施の形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。なお、各実施形態では、キャパシタ下に位置するプラグ材にタングステンを用いたＣＯＰ（Capacitor On Plug）型ＦｅＲＡＭセルへ適用した例について述べる。
【００３３】
＜第１の実施形態＞
図１乃至図１１は、第１の実施形態における半導体装置の製造方法を示している。
【００３４】
まず、図１に示すように、例えばＰ型シリコン基板（半導体基板）１００内に、素子分離のための図示せぬ溝が形成される。この溝は、トランジスタの活性領域以外の領域に形成される。次に、溝内に、例えばシリコン酸化膜が埋め込まれ、素子分離領域となるＳＴＩ（Sallow Trench Isolation）１０１が形成される。
【００３５】
次に、スイッチ動作を行うためのトランジスタが以下のようにして形成される。まず、半導体基板１００上の全面に、例えば熱酸化により厚さ６ｎｍ程度の酸化膜１０２が形成される。次に、酸化膜１０２上の全面に、例えば砒素をドープしたｎ＋型の多結晶シリコン膜１０３が形成される。次に、多結晶シリコン膜１０３上の全面に、ＷＳｉｘ膜１０４および窒化膜１０５が順に形成される。次に、窒化膜１０５、ＷＳｉｘ膜１０４および多結晶シリコン膜１０３が通常の光リソグラフィ法およびＲＩＥによって加工され、ゲート電極が形成される。次に、全面に窒化膜が堆積される。その後、この窒化膜は、ＲＩＥにによって加工され、ゲート電極の側壁にスペーサ部１０６が設けられる。次に、プロセスの詳細は省略するが、半導体基板１００表面に、不純物のイオン注入および熱処理によりソース／ドレイン領域１０７が形成され、トランジスタが完成する。
【００３６】
次に、図２に示すように、全面に、ＣＶＤ法により酸化膜１０８が堆積された後、ＣＭＰ法により平坦化される。次に、酸化膜１０８内に、トランジスタの一方のソース／ドレイン領域１０７に連通するコンタクトホール１０９が形成される。このコンタクトホール１０９内の表面に、スパッタ法またはＣＶＤ法により薄いチタン膜が堆積された後、フォーミングガス中で熱処理が行われることによってＴｉＮ膜１１０が形成される。次に、全面に、ＣＶＤ法によりタングステンが堆積される。その後、ＣＭＰ法によりコンタクトホール１０９外の領域からタングステンが除去され、コンタクトホール１０９内にタングステンが埋め込まれ、プラグ１１１が形成される。次に、全面に、ＣＶＤ法により窒化膜１１２が堆積される。次に、窒化膜１１２および酸化膜１０８内に、トランジスタの他方のソース／ドレイン領域１０７に連通するコンタクトホール１１３が形成される。このコンタクトホール１１３内の表面に、ＴｉＮ膜１１４が形成される。その後、コンタクトホール１１３内に、タングステンが埋め込まれ、後述するキャパシタに結合されるプラグ１１５が形成される。
【００３７】
次に、図３に示すように、全面に、例えばスパッタ法により膜厚が１０ｎｍ程度の炭化珪素膜１１６が堆積される。この炭化珪素膜１１６上の全面に、例えばスパッタ法により膜厚が３ｎｍ程度のＴｉ膜１１７が堆積される。次に、Ｔｉ膜１１７上の全面に、例えば、スパッタ法により膜厚が３０ｎｍのイリジウム膜１１８と膜厚が２０ｎｍの第１白金膜１１９とが順に形成される。これらイリジウム膜１１８と第１白金膜１１９とでキャパシタの下部電極となる。次に、第１白金膜１１９上の全面に、スパッタ法によりキャパシタの誘電体膜となるＰＺＴ膜１２０が形成される。その後、酸素雰囲気中で急速加熱処理（ＲＴＡ：Rapid Thermal Annealing）が行われ、ＰＺＴ膜１２０が結晶化する。次に、ＰＺＴ膜１２０上の全面に、スパッタ法によりキャパシタの上部電極となる第２白金膜１２１が形成される。次に、第２白金膜１２１上の全面に、スパッタ法により膜厚が５ｎｍ程度でＡｌ２Ｏ３からなる第１保護膜１２２が形成される。この第１保護膜１２２上の全面に、ＣＶＤ法により加工マスク材となる酸化膜１２３が形成される。
【００３８】
次に、図４に示すように、光リソグラフィ法とＲＩＥによって、酸化膜１２３がパターンニングされ、図示せぬフォトレジストが除去される。その後、酸化膜１２３をマスクとして、ＲＩＥにより第１保護膜１２２、第２白金膜１２１およびＰＺＴ膜１２０が順にエッチング加工される。
【００３９】
次に、ＰＺＴ膜１２０の欠損した酸素を補充するため、鉛（Ｐｂ）と酸素とを含む雰囲気で熱処理が行われる。この熱処理工程の詳細については後述する。
【００４０】
次に、図５に示すように、全面に直接、例えばＡＬＤ（Atomic Layer Deposition）法によりＡｌ２Ｏ３からなる第２保護膜１２４が形成される。このとき、第２保護膜１２４の成膜温度は例えば２００℃であり、膜厚は例えば１００Åである。
【００４１】
次に、図６に示すように、全面に、例えばＣＶＤ法により下部電極の加工マスク材として酸化膜１２７が堆積される。次に、キャパシタが形成される領域の酸化膜１２７上に、レジストマスク１２８が形成される。
【００４２】
次に、図７に示すように、レジストマスク１２８を用いた光リソグラフィ法とＲＩＥによって、酸化膜１２７がパターニングされる。その後、酸化膜１２７をマスクとして、ＲＩＥにより第２保護膜１２４、第１白金膜１１９、イリジウム膜１１８、チタン膜１１７および炭化珪素膜１１６が順にパターニング加工される。このようにして、強誘電体キャパシタが完成する。
【００４３】
次に、図８に示すように、全面に、例えばＡＬＤ法によりＡｌ２Ｏ３からなる第３保護膜１２９が形成される。このとき、第３保護膜１２９の成膜温度は例えば２００℃であり、膜厚は例えば１０ｎｍである。この第３保護膜１２９上の全面に、例えばＣＶＤ法により膜厚が５０ｎｍ程度の酸化膜１３０が形成される。この酸化膜１３０上の全面に、例えばＡＬＤ法によりＡｌ２Ｏ３からなる第４保護膜１３１が形成される。このとき、第３保護膜１２９の成膜温度は例えば２００℃であり、膜厚は例えば１０ｎｍである。次に、全面に、例えばＣＶＤ法により酸化膜１３２が堆積され、キャパシタが覆われる。その後、酸化膜１３２がＣＭＰにより平坦化され、光リソグラフィ法とＲＩＥによって、酸化膜１３２がパターンニングされる。これにより、第２電極１２１に連通するコンタクトホール１３３およびタングステン１１１に連通するコンタクトホール１３４が同時に形成される。
【００４４】
次に、図９に示すように、コンタクトホール１３３および１３４内にＡｌが埋め込まれ、ＣＭＰにより平坦化される。これにより、コンタクトホール１３３および１３４内に、プラグ１３３’および１３４’が形成される。次に、全面に、酸化膜１３５が形成される。この酸化膜１３５内に溝が形成された後、溝にＡｌが埋め込まれ、プラグ１３３’および１３４’に接続される第１上部配線１３６が形成される。次に、全面に、層間絶縁膜１３７が堆積される。この層間絶縁膜１３７内に、リソグラフィ法とＲＩＥによって、図示せぬビア穴が形成され、このビア穴にＡｌが埋め込まれる。その後、Ａｌが平坦化され、ビア１３８が形成される。この後、全面に層間絶縁膜１３９が堆積され、層間絶縁膜１３９内にＡｌが埋め込まれ、ビア１３８に接続された第２上部配線１４０が形成される。次に、後に上層に形成される配線層によるダメージを防止するため、第２上部配線１４０上に、ＡＬＤ法により膜厚が１０ｎｍ程度のＡｌ２Ｏ３膜１４１が形成される。
【００４５】
次に、図１０に示すように、全面に、層間絶縁膜１４２が形成され、層間絶縁膜１４２内にビア穴が形成される。このビア穴内の表面にＡｌ２Ｏ３膜１４３が形成され、ビア穴内にＡｌが埋め込まれ、ビア１４４が形成される。次に、全面にＡｌ２Ｏ３膜１４５および層間絶縁膜１４６が順に堆積され、Ａｌ２Ｏ３膜１４５および層間絶縁膜１４６に溝が形成される。この溝内の表面にＡｌ２Ｏ３膜１４７が形成され、ビア１４４に接続された第３上部配線１４８が形成される。さらにこの後、図には示さないが上部配線層が順次形成され、ＦｅＲＡＭが完成する。
【００４６】
以下に、本実施形態における製造方法の熱処理工程について詳説する。
【００４７】
図１１は、図４に続く、ＦｅＲＡＭの製造工程の断面図を示している。図１１に示すように、ＲＩＥにより第１保護膜１２２、第２白金膜１２１およびＰＺＴ膜１２０が順にエッチング加工された後、Ｐｂと酸素とを含む雰囲気で熱処理が行われる。
【００４８】
この熱処理は、例えば以下に示す条件で行われる。まず、酢酸ブチル溶液に０．１μｍｏｌ／Ｌの濃度になるようにＰｂ（ＤＰＭ）２が溶解された溶液ａを準備する。次に、６００℃に加熱された炉内に、流量が０．１ｍｌ／ｍｉｎの溶液ａと流量が１０ＳＬＭ（Standard Liter per Minute）の酸素とが同時に供給される。さらに、キャリアガスとして流量が２０ＳＬＭのＮ２が同時に炉内に供給される。このとき、炉内の雰囲気の全圧は、５００Ｐａに設定される。また、炉内の雰囲気には鉛単体酸化物（例えば、ＰｂＯ）が含まれ、雰囲気中のＰｂＯの分圧は３×１０−５Ｐａ以上かつ２×１０−３Ｐａ以内に設定される。この条件で１時間熱処理が行われる。
【００４９】
また、炉内が５００℃に加熱された場合、６００℃の場合と同様に、炉内に溶液ａ、酸素およびＮ２が同時に供給される。このとき、炉内の雰囲気の全圧および溶液a、酸素の流量を調整することで、雰囲気中のＰｂＯの分圧は２×１０−７Ｐａ以上かつ１×１０−５Ｐａ以内に設定される。ここで、流量は６００℃と同様の条件であり、炉内の雰囲気の全圧は２００Ｐａである。この条件で１時間熱処理が行われる。
【００５０】
なお、本実施形態における熱処理工程は、上記条件に限らない。以下に、図１２を用いて熱処理工程における条件について説明する。
【００５１】
図１２は、ＰｂＯの蒸気圧曲線を示している（Solid State Communications, Vol.7, pp.41-45, 1969, PbO VAPOUR PRESSURE IN THE Pb(Ti1-xZrx)O3 SYSTEM参照）。図１２において、ＡはＰＺＴ（（Ｐｂ（ＺｒｘＴｉ１−ｘＯ３））がｘ＝０の場合）中に含まれるＰｂにより生じるＰｂＯの蒸気圧曲線を示し、Ｂは一般的なＰｂＯ単体におけるＰｂＯの蒸気圧曲線（本実施形態において、熱処理に用いられるＰｂＯを含む雰囲気中のＰｂＯの蒸気圧曲線）を示している。また、ＣはＰＺＴ（（Ｐｂ（ＺｒｘＴｉ１−ｘＯ３））がｘ＝０以外の場合）中に含まれるＰｂにより生じるＰｂＯの蒸気圧曲線を示している。これら蒸気圧曲線Ａ、ＢおよびＣはそれぞれ、次式（１）、（２）および（３）で示される。
【００５２】
ｌｏｇｐ（Ｐａ）＝−（１３９７０／Ｔ）＋１１．４５・・・（１）
ｌｏｇｐ（Ｐａ）＝−（１３０００／Ｔ）＋１２．８６・・・（２）
ｌｏｇｐ（Ｐａ）＝−（１４２８６／Ｔ）＋１２．２９・・・（３）
図１２に示すように、同じ温度において、ＰＺＴ中に含まれるＰｂにより生じるＰｂＯの蒸気圧は、雰囲気中のＰｂＯの蒸気圧より小さい。
【００５３】
ＰＺＴ膜１２０の酸素欠損を補充し、かつＰＺＴ膜１２０からのＰｂＯの蒸発を防ぐために、熱処理が行われる炉内の雰囲気中のＰｂＯの分圧がＰＺＴ膜１２０中のＰｂにより生じるＰｂＯの蒸気圧以上である必要がある。すなわち、熱処理工程における雰囲気中のＰｂＯの分圧をＰＺＴ膜１２０中のＰｂにより生じるＰｂＯの蒸気圧以上にすることで、ＰＺＴ膜１２０中のＰｂにより生じるＰｂＯは固体として存在する。これにより、ＰＺＴ膜１２０中からのＰｂＯの蒸発を防ぐことができる。
【００５４】
しかし、炉内の雰囲気中のＰｂＯの分圧が大きくなりすぎると、雰囲気中のＰｂＯの蒸気圧より大きくなってしまう。雰囲気中のＰｂＯの分圧が雰囲気中のＰｂＯの蒸気圧より大きくなると、キャパシタ上にＰｂＯの堆積が始まり（ＰｂＯの固体化）、リーク電流の上昇やその後の加工異常などの問題を引き起こす。これを避けるために、雰囲気中のＰｂＯの分圧が雰囲気中のＰｂＯの蒸気圧以下である必要がある。すなわち、熱処理工程における雰囲気中のＰｂＯの分圧を雰囲気中のＰｂＯの蒸気圧以下にすることで、雰囲気中のＰｂＯは気体として存在する。
【００５５】
これらの理由から、熱処理工程における雰囲気中のＰｂＯの分圧は、ＰＺＴ膜１２０中のＰｂにより生じるＰｂＯの蒸気圧以上、かつ雰囲気中のＰｂＯの蒸気圧以下である必要がある。すなわち、図１２において、蒸気圧曲線Ａよりも上の領域で、かつ蒸気圧曲線Ｂよりも下の領域の条件で熱処理が行われればよい。
【００５６】
なお、上述したように、図１２において、ＣはＰＺＴ（Ｐｂ（ＺｒｘＴｉ１−ｘＯ３））がｘ＝０以外の場合におけるＰＺＴ中に含まれるＰｂＯの蒸気圧曲線を示している。ＰＺＴ（Ｐｂ（ＺｒｘＴｉ１−ｘＯ３））がｘ＝０以外の場合、すなわちＺｒが含まれる場合、蒸気圧曲線Ａよりも上の領域の条件にすることで同様の効果が期待できるが、蒸気圧曲線Ｃよりも上の条件であることがより望ましい。
【００５７】
また、酸素の活性を図り、かつデバイス特性を劣化させないために、熱処理工程における温度は、５００℃から７００℃程度に設定される。
【００５８】
上記第１の実施形態によれば、ＦｅＲＡＭの製造工程において、ＰＺＴ膜１２０がエッチング加工された後、Ｐｂと酸素とを含む雰囲気で熱処理が行われる。これにより、ＲＩＥやプラズマＣＶＤ工程によって生じるＰＺＴ膜１２０の酸素欠損に対して、酸素補充をすることができる。さらに、酸素だけでなくＰｂを含む雰囲気で熱処理を行うことにより、ＰＺＴ膜１２０からのＰｂ抜けを抑制することができる。したがって、キャパシタ周辺部の特性の劣化を抑制することができ、強誘電体キャパシタの微細化および高集積化が可能になる。
【００５９】
また、本実施形態では、ＰＺＴ膜１２０上に保護膜１２４等を形成する前、すなわち、ＰＺＴ膜１２０が加工された直後に上記熱処理が行われる。これにより、露出したＰＺＴ膜１２０に対して直接酸素補充を行うことができるため、効率的かつ十分な酸素欠損の回復を図ることができる。
【００６０】
一方、熱処理における雰囲気中のＰｂＯの分圧が小さいと、Ｐｂ抜けの抑制が不十分になり、逆にＰｂＯの分圧が大きくなりすぎると、雰囲気中のＰｂＯが固体化してキャパシタ上に堆積し、特性が劣化してしまう。このため、雰囲気中のＰｂＯの分圧をＰＺＴ中のＰｂにより生じるＰｂＯの蒸気圧以上、かつ雰囲気中のＰｂＯの蒸気圧以下に制御することにより、この問題を回避することができる。
【００６１】
＜第２の実施形態＞
第１の実施形態では、ＰＺＴをエッチング加工した後にＰｂと酸素とを含む雰囲気で熱処理を行うことにより、ＰＺＴからのＰｂＯの蒸発を防ぎつつ、酸素補充を行った。これに対し、第２の実施形態は、ＰＺＴをエッチング加工した後に酸素プラズマを含む雰囲気で熱処理を行う例である。なお、本実施形態において、第１の実施形態と同様の点については説明を省略し、異なる点について詳説する。
【００６２】
以下に、本実施形態における製造方法の熱処理工程について説明する。
【００６３】
図１３は、図４に続く、ＦｅＲＡＭの製造工程の断面図を示している。図１３に示すように、本実施形態において、第１の実施形態と異なる点は、ＰＺＴをエッチング加工した後に酸素プラズマを含む雰囲気で熱処理が行われる点である。すなわち、ＲＩＥにより第１保護膜１２２、第２白金膜１２１およびＰＺＴ膜１２０が順にエッチング加工された後、酸素プラズマを含む雰囲気で熱処理を行うことにより、ＰＺＴ膜１２０の酸素欠損に対して酸素補充をすることができる。その後、図５に示すように、全面に例えばＡＬＤ法によりＡｌ２Ｏ３からなる第２保護膜１２４が形成される。
【００６４】
この熱処理は、例えば以下に示す条件で行われる。基板温度を４００℃未満に設定して、流量が１００ｓｃｃｍ（standard cubic centimeters per minute）の酸素と流量が１０００ｓｃｃｍのＡｒとが供給される。このとき、全圧は３Ｐａ以上に保たれる。この状態で、０．３〜１ＫＷのマイクロ波を導入することにより、酸素プラズマが生成される。ここで、ＲＦよりも波長が小さいマイクロ波が用いられることにより、デバイスに対するプラズマダメージを低減する効果がある。この酸素プラズマからラジカル酸素が生成され、ＰＺＴ膜１２０側面から酸素が導入される。この条件で１０秒から１００秒の範囲で熱処理が行われる。
【００６５】
なお、本実施形態において、雰囲気中の酸素は酸素イオンとして存在している。このため、形状により半導体基板１００に正のバイアスを印加することにより、マイナスイオンである酸素イオンを引き込むことが可能である。これにより、ＰＺＴ膜１２０のテーパ部（側部）の酸素補充を強化することができる。この場合、印加バイアスは、＋５Ｖ〜＋１００Ｖの範囲で適宜選択される。
【００６６】
上記第２の実施形態によれば、ＦｅＲＡＭの製造工程において、ＰＺＴ膜１２０がエッチング加工された後、酸素プラズマを含む雰囲気で熱処理が行われる。酸素プラズマを用いることにより、酸素の反応性が高くなり、４００℃未満という低温でＰＺＴ膜１２０に対して酸素補充をすることができる。このように、４００℃未満という低温で行うことにより、ＰＺＴ膜１２０中からのＰｂＯの蒸発を抑制することができる。したがって、キャパシタ周辺部の特性の劣化を抑制することができ、強誘電体キャパシタの微細化および高集積化が可能になる。
【００６７】
なお、上記第１および第２の実施形態において、各膜の材料および形成方法はこれに限らない。
【００６８】
例えば、キャパシタ材料として、イリジウムまたは酸化イリジウムを用いた場合にも効果があることが確認されている。イリジウム電極の形成条件としては、例えば、イリジウムターゲットを用いたＤＣ（直流）スパッタ法で、パワ−を０．２ＫＷから３ＫＷ、圧力を０．５Ｐａから２Ｐａとして６０秒間成膜を行う。これにより、例えば、膜厚が１００ｎｍのイリジウム電極が形成される。また、酸化イリジウム電極の形成条件としては、例えば、イリジウムターゲットを用いた化成スパッタ法で、パワ−を０．２から２Ｋｗ、圧力を０．５から２Ｐａとして９０秒間成膜を行う。これにより、例えば、膜厚が１００ｎｍの酸化イリジウム電極が形成される。
【００６９】
また、強誘電体ＰＺＴの形成方法として、例えば、Ｐｂ（ＤＰＭ）２、Ｔｉ(ｉＯＰｒ)２（ＤＰＭ）２、Ｚｒ（ＤＰＭ）４等を原料としたＣＶＤ法を用いた場合にも効果がある。
【００７０】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。例えば、本発明は、ＦｅＲＡＭに限らず、高誘電体キャパシタを有するＤＲＡＭにおいても適用することができる。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【００７１】
１００…半導体基板、１１８…イリジウム膜、１１９…第１白金膜、１２０…ＰＺＴ膜、１２１…第２白金膜、１２２…第１保護膜。
【図１】
2011044555.tif 000003
【図２】
2011044555.tif 000004
【図３】
2011044555.tif 000005
【図４】
2011044555.tif 000006
【図５】
2011044555.tif 000007
【図６】
2011044555.tif 000008
【図７】
2011044555.tif 000009
【図８】
2011044555.tif 000010
【図９】
2011044555.tif 000011
【図１０】
2011044555.tif 000012
【図１１】
2011044555.tif 000013
【図１２】
2011044555.tif 000014
【図１３】
2011044555.tif 000015