(57)【要約】      （修正有）【課題】多層構造を有する回路パターンのように、観察像のコントラストが明確でない回路パターンを、正確に検査することのできる技術を提供する。【解決手段】パターン検査方法は、反射電子像の輝度を用いて回路パターンを区分し、各区分に属する反射電子像内の領域と、２次電子像内の領域とを対応付ける。具体的には、反射電子の信号からＢＳＥ像を合成し（ステップＳ３０２）、区分する（ステップＳ３０４）。さらに、パターンマッチングを行って（ステップＳ３０６）、設計データとの比較により所望の回路パターンが得られたかを検査する（ステップＳ３０７）。【選択図】図３
2011165479.tif 000002
【特許請求の範囲】
【請求項１】
電子デバイスの回路パターンを検査する方法であって、
前記電子デバイスの反射電子像と２次電子像を得るステップと、
前記反射電子像の画素の輝度値に基づき前記反射電子像内の領域を区分する区分ステップと、
前記区分ステップで区分した前記反射電子像内の前記領域と前記２次電子像内の領域を対応付ける対応付けステップと、
前記対応付けステップの結果を用いて前記２次電子像内の回路パターンを検査する検査ステップと、
を有することを特徴とするパターン検査方法。
【請求項２】
前記区分ステップでは、
前記反射電子像の画素の輝度値を２以上の輝度値範囲に区分するとともに、同一区分内に含まれる画素の輝度値を均一に補正し、
前記対応付けステップでは、
前記補正後の前記反射電子像内の領域と前記２次電子像内の領域を対応付ける
ことを特徴とする請求項１記載のパターン検査方法。
【請求項３】
前記区分ステップでは、
前記反射電子像の画素の輝度値をその出現頻度に基づき前記２以上の輝度値範囲に区分し、各区分に属する画素の輝度値を、各区分内で最も出現頻度が高い輝度値に置き換える
ことを特徴とする請求項２記載のパターン検査方法。
【請求項４】
前記対応付けステップでは、
前記反射電子像内の前記区分に属する領域と対応する、前記２次電子像内の領域の画素の輝度値を、他の領域との間の境界が明確になるように補正する
ことを特徴とする請求項２記載のパターン検査方法。
【請求項５】
２以上の異なる空間位置で反射電子を取得して２以上の前記反射電子像を取得し、その２以上の反射電子像を合成して合成反射電子像を生成するステップを有し、
前記区分ステップおよび前記対応付けステップでは、前記反射電子像に代えて前記合成反射電子像を用いる
ことを特徴とする請求項１記載のパターン検査方法。
【請求項６】
前記合成反射電子像を生成するステップでは、
前記２以上の反射電子像の同じ位置における各画素の輝度値のうち最大のものを採用して前記合成反射電子像の対応する画素の輝度値とする、
または、
前記２以上の反射電子像の同じ位置における各画素の輝度値を平均した値を前記合成反射電子像の対応する画素の輝度値とする
ことを特徴とする請求項５記載のパターン検査方法。
【請求項７】
前記反射電子像内の前記区分に属する領域の境界部分と、前記２次電子像内の領域の境界部分との重なり度合いを評価するステップと、
前記重なり度合いが最も高い位置で前記反射電子像と前記２次電子像が重なり合うように前記反射電子像または前記２次電子像の位置を補正するステップと、
を有することを特徴とする請求項１記載のパターン検査方法。
【請求項８】
前記反射電子像の前記区分に属する領域の境界部分を検出して輪郭データを作成するステップと、
前記２次電子像内の領域の境界部分を検出するステップと、
前記反射電子像内の前記輪郭データと前記２次電子像内の前記境界部分が重なる位置を探索して前記反射電子像と前記２次電子像の位置を合わせるステップと、
を有することを特徴とする請求項１記載のパターン検査方法。
【請求項９】
前記反射電子像または前記２次電子像の位置を所定量補正して、前記２次電子像と前記反射電子像の位置を合わせるステップを有する
ことを特徴とする請求項１記載のパターン検査方法。
【請求項１０】
前記対応付けステップでは、前記２次電子像の画素のコントラスト補正またはガンマ補正を行うことにより、前記２次電子像の画素の輝度値を補正する
ことを特徴とする請求項４記載のパターン検査方法。
【請求項１１】
前記対応付けステップでは、
前記反射電子像内の前記区分に属する領域の画像を用いてパターンマッチングを行うことにより、前記２次電子像内の検査位置を特定する
ことを特徴とする請求項１記載のパターン検査方法。
【請求項１２】
前記対応付けステップでは、
前記反射電子像内の前記区分に属する領域と、設計データ上の前記回路パターンとのパターンマッチングを行うことにより、前記２次電子像内の検査位置を特定する
ことを特徴とする請求項１１記載のパターン検査方法。
【請求項１３】
２以上の異なる空間位置で反射電子を取得して２以上の前記反射電子像を取得し、その２以上の反射電子像を合成して合成反射電子像を生成するステップを有し、
前記区分ステップおよび前記対応付けステップでは、前記反射電子像に代えて前記合成反射電子像を用いる
ことを特徴とする請求項１１記載のパターン検査方法。
【請求項１４】
前記合成反射電子像を生成するステップでは、
前記２以上の反射電子像の同じ位置における各画素の輝度値のうち最大のものを採用して前記合成反射電子像の対応する画素の輝度値とする、
または、
前記２以上の反射電子像の同じ位置における各画素の輝度値を平均した値を前記合成反射電子像の対応する画素の輝度値とする
ことを特徴とする請求項１３記載のパターン検査方法。
【請求項１５】
前記検査ステップでは、
前記２次電子像内のエッジ部分の形状と、設計データ内の前記回路パターンの輪郭データの形状とが合致するか否かによって、前記回路パターンを検査する
ことを特徴とする請求項１記載のパターン検査方法。
【請求項１６】
前記検査ステップでは、
前記反射電子像の検査対象部分における回路パターンのエッジ部分と、前記２次電子像の検査対象部分における回路パターンのエッジ部分とが重なり合う部分を探索し、その結果得られた位置で前記２次電子像上の前記回路パターンを検査する
ことを特徴とする請求項１５記載のパターン検査方法。
【請求項１７】
請求項１記載のパターン検査方法をコンピュータに実行させることを特徴とするパターン検査プログラム。
【請求項１８】
電子デバイスに荷電粒子線を照射する荷電粒子照射部と、
前記電子デバイスから生じた反射電子を検出する反射電子検出器と、
前記電子デバイスから生じた２次電子を検出する２次電子検出器と、
前記反射電子検出器および前記２次電子検出器の検出結果に基づき反射電子像と２次電子像を得る観察像取得部と、
請求項１記載のパターン検査方法を実行する演算部と、
を備えたことを特徴とする電子デバイス検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスの回路パターンを検査する技術に関するものである。
【背景技術】
【０００２】
近年の電子デバイスは、微細化、多層化が進み、さらには論理も煩雑化しており、製造プロセスが複雑化している。このため、製造プロセスに起因する欠陥が大量に発生し、電子デバイスの回路パターンを効率的かつ正確に検査することが望まれている。特に、深さと口径のアスペクト比が高いホールや、多層構造の回路など、高低差のある回路パターンを正確に検査することが重要になっている。
【０００３】
このような回路パターンの検査には、ＣＤ−ＳＥＭ（Ｃｒｉｔｉｃａｌ  Ｄｉｍｅｎｓｉｏｎ  Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）、ＤＲーＳＥＭ（Ｄｅｆｅｃｔ  Ｒｅｖｉｅｗ  Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）等の装置が利用されている。
【０００４】
これらの装置は、シリコンウエハやレチクル（マスク）上に形成された回路パターンに電子線などの荷電粒子線を照射し、回路パターンから放出された２次電子を画像信号（以下、２次電子像とする）に変換し、その２次電子像を分析して、回路パターンを検査する。
【０００５】
回路パターンを正確に検査するためには、実際の回路パターンの像を正確に反映した２次電子像が必要である。しかし、前記のような高低差のある回路パターンでは、低位置にある回路パターンから放出される２次電子を補足することが困難となる。そのため、高位置にある回路パターンの観察像コントラストが低下することがある。
【０００６】
下記特許文献１では、２次電子像のコントラストを補正する方法が提案されている。
【０００７】
下記特許文献２〜３では、２次電子像上の検査対象の回路パターンを正確に特定するため、あらかじめ登録していた位置決め用の画像、設計データ、ウエハの製造プロセスシミュレーションで生成したデータ等をテンプレートとしたパターンマッチング方法が提案されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−３１９３６６号公報
【特許文献２】特開平５−１０１１６６号公報
【特許文献３】特開２００２−３２８０１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記特許文献１に記載されている技術では、コントラストを分析するために用いる画像領域をユーザが指定する必要があり、そのための負担が発生する。また、大量の回路パターンを検査する場合には、ユーザが個々の回路パターンについて上記画像領域を個々に指定することは困難である。
【００１０】
上記特許文献２〜３に記載されている技術では、多層構造を有する回路パターンを、２次電子像を用いて検査している。しかし、２次電子像に含まれる上層側の回路パターンと下層側の回路パターンを正確に判別することは、一般に困難である。そのため、検査位置を正確に求めることなどが難しい。
【００１１】
上記手法の他、画像全体の輝度分布を基準として２次電子像のコントラストを補正することも考えられる。しかし、上層側の回路パターンは初めからコントラストが高いため、さらにコントラスト補正を施すと、輝度が高くなりすぎて却って回路パターンを識別できなくなる可能性がある。
【００１２】
本発明は、上記のような課題を解決するためになされたものであり、多層構造を有する回路パターンのように、観察像のコントラストが明確でない回路パターンを、正確に検査することのできる技術を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係るパターン検査方法は、反射電子像の輝度を用いて回路パターンを区分し、各区分に属する反射電子像内の領域と、２次電子像内の領域とを対応付ける。
【発明の効果】
【００１４】
本発明に係るパターン検査方法によれば、反射電子像の輝度値を区分することにより、反射電子像上の回路パターンを区分することができる。反射電子像は、多層構造の高さ方向の形状をよく反映しているため、２次電子像と比較して高さ方向に関するコントラストは良好であると考えられるので、上記区分は回路パターンの高さ方向の形状をよく表していると考えられる。この反射電子像と２次電子像を対応付けることにより、２次電子像上の回路パターンを精度よく識別することができるので、多層構造を有する回路パターンを正確に検査することができる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１に係る電子デバイス検査システム１０００の構成図である。
【図２】シリコンウエハ２０１上に電子線２０４を照射する位置と観察像の関係を説明する図である。
【図３】電子デバイス検査システム１０００の動作フローを示す図である。
【図４】シリコンウエハ２０１と反射電子検出器２１０および２１１を上方から見た図である。
【図５】ＢＳＥ像とＳＥ像の例である。
【図６】ステップＳ３０２で生成される合成ＢＳＥ像の例を示す図である。
【図７】ＢＳＥ像の各画素の輝度値とその出現頻度を表すヒストグラムの例を示す図である。
【図８】合成ＢＳＥ像のコントラストを補正した様子を示す図である。
【図９】図３のステップＳ３０５の詳細フローを示す図である。
【図１０】ステップＳ９０４でＳＥ像のコントラストを補正する様子を示す図である。
【図１１】実施の形態３においてＳＥ像上の検査位置を特定する処理フローを示す図である。
【図１２】設計データ、上層部分抽出像、ＳＥ像の対応関係を示す図である。
【図１３】回路パターンの出来栄えを検査する過程を示す図である。
【発明を実施するための形態】
【００１６】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る電子デバイス検査システム１０００の構成図である。電子デバイス検査システム１０００は、半導体デバイスなどの電子デバイスの回路パターンを検査するシステムであり、電子光学系２００、演算部２１５、撮像レシピ作成部２２５、設計システム２３０を備える。以下、電子デバイス検査システム１０００の各構成要素について説明する。なお、以下の説明では、電子デバイスの例としてシリコンウエハ２０１を取り上げるが、これに限られるものではない。
【００１７】
電子光学系２００は、電子銃２０３、コンデンサレンズ２０５、偏向器２０６、ＥｘＢ偏向器２０７、対物レンズ２０８、２次電子検出器２０９、反射電子検出器２１０および２１１を備える。
【００１８】
電子銃２０３は、電子線（一次電子）２０４などの荷電粒子線を発生させる。以下では電子線２０４を発生させるものとして説明する。コンデンサレンズ２０５は、電子銃２０３から発生した電子線２０４を収束させる。偏向器２０６は、収束された電子線２０４を偏向させる。ＥｘＢ偏向器２０７は、２次電子を偏向させて２次電子検出器２０９に向ける。対物レンズ２０８は、収束された電子線２０４をシリコンウエハ２０１上に結像させる。
【００１９】
シリコンウエハ２０１は、ＸＹステージ２１７上に載置される。偏向器２０６および対物レンズ２０８は、ＸＹステージ２１７上に載置されたシリコンウエハ２０１上の任意の位置において電子線２０４が焦点を結んで照射されるように、電子線２０４の照射位置と絞りを制御する。
【００２０】
ＸＹステージ２１７は、シリコンウエハ２０１を移動させ、シリコンウエハ２０１の任意位置の画像を撮像できるよう構成されている。ＸＹステージ２１７により観察位置を変更することをステージシフト、偏向器２０６により電子線２０４を偏向して観察位置を変更することをビームシフトと呼ぶ。
【００２１】
電子線２０４が照射されたシリコンウエハ２０１からは、２次電子と反射電子が放出され、２次電子は２次電子検出器２０９により検出される。反射電子は反射電子検出器２１０および２１１により検出される。反射電子検出器２１０および２１１は、互いに異なる位置、例えばＸＹ平面上においてシリコンウエハ２０１の左上と右下に相当する位置に設置されている。
【００２２】
２次電子検出器２０９および反射電子検出器２１０、２１１で検出された２次電子および反射電子は、Ａ／Ｄ変換器２１２、２１３、２１４でデジタル信号に変換される。
【００２３】
演算部２１５は、上記各部の動作を制御する。また、デジタル信号に変換された各検出器の検出結果を受け取り、画像メモリ２５２にその検出結果を格納する。その他、各検出器の検出結果に基づき反射電子像および２次電子像を生成する観察像取得部としての機能も有する。
【００２４】
ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）２５１、画像処理ハードウェア２５３等は、検査の目的に応じた画像処理を実行し、電子デバイスを検査する。画像メモリ２５２に格納されたデータは、外部の記憶装置２２３に改めて格納してもよい。
【００２５】
演算部２１５は、入力手段を備えたディスプレイ２１６を用いて、ユーザに対して観察画像や検査結果等を表示するＧＵＩ（Ｇｒａｐｈｉｃａｌ  Ｕｓｅｒ  Ｉｎｔｅｒｆａｃｅ）を有する。
【００２６】
図１では、反射電子像の検出器を２つ備えた構成例を示したが、検出器の数は３つ以上でもよい。また、演算部２１５における制御の一部または全てを、ＣＰＵ、画像蓄積が可能なメモリ、などを搭載した電子計算機等に割り振って処理することもできる。
【００２７】
演算部２１５はさらに、撮像レシピ作成部２２５とネットワークを介して接続されている。撮像レシピ作成部２２５は、検査に必要とされるシリコンウエハの検査座標、検査位置決めに利用するパターンマッチング用のテンプレート、撮影条件等を含む撮像レシピデータを作成する。
【００２８】
パターンマッチングのテンプレートとして設計データを利用する場合、撮像レシピ作成部２２５は、設計データを取得するため、設計システム２３０とネットワーク等を介して接続される。設計システム２３０は、例えばＥＤＡ（Ｅｌｅｃｔｒｎｉｃ  Ｄｅｓｉｇｎ  Ａｕｔｏｍａｔｉｏｎ）ツールなどのような、電子デバイスを設計する作業を行うためのシステムである。
【００２９】
以上、電子デバイス検査システム１０００の構成について説明した。次に、電子線２０４をシリコンウエハ２０１に照射して得られる信号を画像化する方法を説明する。
【００３０】
図２は、シリコンウエハ２０１上に電子線２０４を照射する位置と観察像の関係を説明する図である。電子線２０４は、例えば図２（ａ）に示すように、ｘ軸に沿った照射方向１００１〜１００３またはｙ軸に沿った照射方向１００４〜１００６のように走査しながら照射される。電子線２０４の偏向方向を変更することによって、走査方向を変化させることができる。
【００３１】
図２において、ｘ軸方向１００１〜１００３に走査された電子線２０４が照射されたシリコンウエハ２０１上の場所を、それぞれＨ１〜Ｈ３で示した。同様にｙ軸方向１００４〜１００６に走査された電子線２０４が照射されたシリコンウエハ２０１上の場所を、それぞれＨ４〜Ｈ６で示した。
【００３２】
Ｈ１〜Ｈ６において放出された２次電子の信号量は、２次電子検出器２０９、ＡＤ変換器２１２を通して、画素の明度値に変換される。また、反射電子の信号量は、反射電子検出器２１０および２１１、ＡＤ変換器２１３および２１４を通して、同様に画素の明度値に変換される。
【００３３】
図２（ｂ）は、電子線２０４の各照射位置をＸＹ座標に対応付けた様子を示す図である。２次電子および反射電子の検出信号は、画素Ｈ１〜Ｈ６の明度値に変換される。２次電子の信号量からＳＥ（Ｓｅｃｏｎｄａｒｙ  Ｅｌｅｃｔｒｏｎ）像が生成され、反射電子の信号量からＢＳＥ（ＢａｃｋＳｃａｔｔｅｒｅｄ  Ｅｌｅｃｔｒｏｎ）像が生成される。
【００３４】
以上、電子線２０４をシリコンウエハ２０１に照射して得られる信号を画像化する方法を説明した。次に、電子デバイス検査システム１０００の動作を説明する。
【００３５】
図３は、電子デバイス検査システム１０００の動作フローを示す図である。以下、図３の各ステップについて説明する。なお、各ステップの詳細については、後述の図面を用いて改めて説明する。
【００３６】
（図３：ステップＳ３０１）
演算部２１５は、反射電子検出器２１０および２１１の検出結果を取得し、それぞれの検出器毎にＢＳＥ像を生成する。本実施の形態１では反射電子検出器は２つであるため、本ステップでは２つのＢＳＥ像が生成される。２つのＢＳＥ像を生成する様子は、後述の図４〜図５で改めて示す。
【００３７】
（図３：ステップＳ３０２）
演算部２１５は、ステップＳ３０１で生成した２つのＢＳＥ像を合成する。本ステップで合成ＢＳＥ像を生成する様子は、後述の図６で改めて示す。
【００３８】
（図３：ステップＳ３０３）
演算部２１５は、合成ＢＳＥ像の各画素の輝度値を、２以上の輝度範囲に区分する。輝度値を区分するとは、例えば輝度の最低値を０、最高値を２５５とすると、輝度値０〜８５を区分１、輝度値８６〜１７０を区分２、輝度値１７１〜２５５を区分３、といったように、輝度の高低の度合いをレベル化することをいう。本ステップの詳細は、後述の図７で改めて示す。なお上記区分と輝度値は、説明のための１例である。
【００３９】
（図３：ステップＳ３０４）
演算部２１５は、ステップＳ３０３の結果に基づき、合成ＢＳＥ像内の領域を区分する。例えば上記ステップＳ３０３に記載した例の場合、区分１〜３それぞれの輝度値範囲内に相当する輝度値を有する領域を、合成ＢＳＥ像上で区分する。結果として、合成ＢＳＥ像は３種類の領域に区分されることになる。次に演算部２１５は、合成ＢＳＥ像内の各領域の輝度値を、後述の代表輝度値に置き換えて均一化する。本ステップにより生成される画像（領域識別画像）の例は、後述の図８で改めて示す。
【００４０】
（図３：ステップＳ３０５）
演算部２１５は、ステップＳ３０４の結果に基づき、ＳＥ像のコントラストを補正する。具体的には、ステップＳ３０４の結果として区分された合成ＢＳＥ像内の領域と、ＳＥ像の領域とを対応させ、ＳＥ像内の領域間の境界を容易に識別できるように、各領域の輝度を補正する。本ステップの詳細は、後述の図９〜図１０で改めて説明する。
【００４１】
（図３：ステップＳ３０６）
演算部２１５は、設計データなどのテンプレートとなるデータを用いてパターンマッチングを行い、ＳＥ像上の検査位置を特定する。
【００４２】
（図３：ステップＳ３０７）
演算部２１５は、ステップＳ３０６で特定したＳＥ像上の検査位置で、所望の回路パターンが得られているか否かを、例えば設計データとＳＥ像それぞれの回路パターンの形状を比較することにより、検査する。
【００４３】
図４は、シリコンウエハ２０１と反射電子検出器２１０および２１１を上方から見た図である。シリコンウエハ２０１は、多層構造を有する。上層部分２０１ａは、下層部分２０１ｂよりも上方（反射電子検出器に近い側）に位置する。２０１ｃは、背景部分すなわちシリコンウエハ２０１のパターン未形成部分である。
【００４４】
反射電子検出器２１０および２１１は、シリコンウエハ２０１を上方から観察したＸＹ平面上の異なる位置に配置されている。図４の例では、反射電子検出器２１０および２１１は、シリコンウエハ２０１をＸＹ平面上の左上と右上からそれぞれ観察する位置に配置されている。ステップＳ３０１では、各検出器を介してＢＳＥ像を取得する。
【００４５】
図５は、ＢＳＥ像とＳＥ像の例である。図５（ａ）は反射電子検出器２１０を介して取得したＢＳＥ像、図５（ｂ）は反射電子検出器２１１を介して取得したＢＳＥ像、図５（ｃ）は２次電子検出器２０９を介して取得したＳＥ像の例を示す。
【００４６】
反射電子検出器２１０および２１１を介して生成したＢＳＥ像は、一般に高い位置にあるパターンの画素ほど輝度値が高くなり、低い位置にあるパターンの画素ほど輝度が低くなる。したがって、図５（ａ）（ｂ）に示すＢＳＥ像において、上層部分２０１ａの画像は明るくなり、下層部分２０１ｂの画像は暗くなる。背景部分２０１ｃの画像はさらに暗くなる。
【００４７】
反射電子検出器２１０は、図４に示すように（ＸＹ平面上の）左上方向から反射電子を検出するため、シリコンウエハ２０１の凹凸パターンのうち左方と上方から見た観察像はコントラストよく検出できる。しかし、右方と下方から見た観察像は、凹凸パターンの陰になってしまうため、ＢＳＥ像のコントラストが悪くなる傾向がある。
【００４８】
同様に、反射電子検出器２１１は、（ＸＹ平面上の）右下方向から反射電子を検出するため、シリコンウエハ２０１の凹凸パターンのうち右方と下方から見た観察像はコントラストよく検出できるが、左方と上方から見た観察像はコントラストが悪くなる。
【００４９】
このように、ＢＳＥ像は、反射電子を検出して生成する観察像であるという性質上、回路パターンの凹凸をよく反映しているといえる。
【００５０】
一方のＳＥ像は、シリコンウエハ２０１に電子線２０４を照射することによってシリコンウエハ２０１表面から放出された２次電子を、２次電子検出器２０９に印加した電圧によって生じる電界を利用して回収し、画像化したものである。このため、ＢＳＥ像のようにパターンの凹凸の影響を受けることなく、回路パターンの検査に利用するエッジを全方位にわたり画像化することができる。
【００５１】
ただし、多層構造回路のように高低差のある回路パターンを撮影した場合、低位置の回路パターンから放出される２次電子を捕捉しにくくなる。そのため、低位置の回路パターンのＳＥ像は高位置の回路パターンのＳＥ像よりもコントラストが低下する。
【００５２】
図６は、ステップＳ３０２で生成される合成ＢＳＥ像の例を示す図である。演算部２１５は、反射電子検出器２１０を介して取得したＢＳＥ像と、反射電子検出器２１１を介して取得したＢＳＥ像を、例えば以下のような手法を用いて合成し、合成ＢＳＥ像を生成する。これにより、回路パターンの凸部の輝度値が高く、凹部の輝度が低い合成ＢＳＥ像を得ることができる。
【００５３】
（合成ＢＳＥ像生成手法：その１）
演算部２１５は、各ＢＳＥ像の同じ位置における画素の輝度平均値を算出し、その平均値を合成ＢＳＥ像の同じ位置における画素の輝度値とする。
（合成ＢＳＥ像生成手法：その２）
演算部２１５は、各ＢＳＥ像の同じ位置における画素の輝度を比較して最も高い輝度値を取得し、その最高輝度値を合成ＢＳＥ像の同じ位置における画素の輝度値とする。
【００５４】
図７は、ＢＳＥ像の各画素の輝度値とその出現頻度を表すヒストグラムの例を示す図である。ＢＳＥ像には、凹凸パターンに対応する輝度を有する画素が含まれているため、これらに対応する頻度ピークがヒストグラム上に現れる。図４〜図６で例示したＢＳＥ像の場合、上層部分２０１ａに対応する頻度ピーク７０１、下層部分２０１ｂに対応する頻度ピーク７０２、背景部分２０１ｃに対応する頻度ピーク７０３が表れる。これは合成ＢＳＥ像も同様である。
【００５５】
図７に示すような、高位置に相当する頻度ピーク、低位置に相当する頻度ピーク、背景に相当する頻度ピークが現れるヒストグラムの頻度分布の傾向は、高低差のあるパターンを撮影して得たＢＳＥ像全般に共通する特徴である。
【００５６】
演算部２１５は、ステップＳ３０４において、図７のようなヒストグラムを用いて、合成ＢＳＥ像の輝度値を、上層部分２０１ａ、下層部分２０１ｂ、背景部分２０１ｃに対応する輝度範囲に区分する。図７では、上層部分２０１ａと下層部分２０１ｂの境界に相当する輝度値を７０４、下層部分２０１ｂと背景部分２０１ｃの境界に相当する輝度値を７０５とした。
【００５７】
具体的には、例えば頻度ピーク７０１と頻度ピーク７０２の間の最低頻度の輝度値を輝度閾値７０４とし、頻度ピーク７０２と頻度ピーク７０３の間の最低頻度の輝度値を輝度閾値７０５とすることができる。
【００５８】
演算部２１５は、ステップＳ３０４において、これらの輝度値７０４と７０５を閾値として、合成ＢＳＥ像の各画素をいずれかの区分に仕分けする。次に、演算部２１５は、各輝度範囲について輝度の代表値を設定する。例えば、上層パターン２０１ａの輝度値＝２５５、下層パターン２０１ｂの輝度値＝１２８、背景部分２０１ｃの輝度＝０などとする。この代表輝度値として、例えば各区分内で最も出現頻度の高い輝度値を用いることもできる。
【００５９】
次に、演算部２１５は、合成ＢＳＥ像の各画素の輝度値を代表輝度値に置き換えた画像（以下、領域識別画像）を生成する。これにより、領域識別画像は、３つの輝度値のみをもつ画像となる。
【００６０】
実際のＢＳＥ像には撮影の過程でノイズが含まれているため、上記のように各画素の輝度を代表輝度値に置き換えても、ノイズ部分が残る可能性がある。この場合、領域識別画像を平滑化フィルタにかけ、ノイズ低減処理を施して、ノイズの影響を抑えることができる。また、合成ＢＳＥ像の各画素がいずれの区分に含まれるかを判定する前に、同様のノイズ低減処理を施してもよい。
【００６１】
図８は、合成ＢＳＥ像のコントラストを補正した様子を示す図である。演算部２１５はステップＳ３０４において、図７で説明した各区分に属する画素の輝度を代表輝度値に置き換えて、代表輝度値のみを有する領域識別画像を生成する。これにより、合成ＢＳＥ像は、上層部分２０１ａ、下層部分２０１ｂ、背景部分２０１ｃそれぞれに相当する３つの輝度値のみを有する画像となる。
【００６２】
図９は、図３のステップＳ３０５の詳細フローを示す図である。ここでは下層部分２０１ｂと背景部分２０１ｃのコントラストを補正する手順を示すが、他の部分のコントラスト補正の手順も同様である。以下、図９の各ステップについて説明する。
【００６３】
（図９：ステップＳ９０１）
演算部２１５は、ステップＳ３０４で生成した領域識別画像を読み込む。
【００６４】
（図９：ステップＳ９０２）
演算部２１５は、ＳＥ像と領域識別画像を重ね合わせ、ＳＥ像の下層部分２０１ｂと背景部分２０１ｃを識別する。領域識別画像は、上層部分２０１ａ、下層部分２０１ｂ、背景部分２０１ｃをコントラストよく表しているので、領域識別画像とＳＥ像を重ねあわせることにより、ＳＥ像内の各領域を容易に識別することができる。ＳＥ像と領域識別画像それぞれの撮影位置がずれている場合の位置補正については、実施形態２で後述する。
【００６５】
（図９：ステップＳ９０３）
演算部２１５は、ＳＥ像内の下層部分２０１ｂおよび背景部分２０１ｃそれぞれにおいて、最大輝度値と最小輝度値を取得し、これをコントラスト補正パラメータとする。
【００６６】
（図９：ステップＳ９０４）
演算部２１５は、ＳＥ像内の下層部分２０１ｂおよび背景部分２０１ｃの最大輝度値を２５５に補正し、最小輝度値を０に補正して、コントラストを明確にする。例えば、下記（式１）のような補正式を用いて輝度を補正することができる。
【００６７】
【数１】
2011165479.tif 000003
ただし、
Src     ：SE像の補正前の輝度値
Dst     ：SE像の補正後の輝度値
max     ：Srcの画素が所属する領域の最大輝度値
min     ：Srcの画素が所属する領域の最小輝度値
【００６８】
なお，画像の輝度に基づくコントラスト補正手法は、上記以外にも様々提案されており、コントラスト補正方法を上記（式１）に限定するものではない。また、領域毎のコントラスト補正パラメータはユーザが指定してもよい。
【００６９】
図１０は、ステップＳ９０４でＳＥ像のコントラストを補正する様子を示す図である。図１０（ａ）は補正前のＳＥ像、図１０（ｂ）は領域識別画像、図１０（ｃ）は補正後のＳＥ像を示す。補正後のＳＥ像は、上層部分２０１ａ、下層部分２０１ｂ、背景部分２０１ｃおよび各部分の境界のコントラストが明確になっている。
【００７０】
以上のように、本実施の形態１において、演算部２１５は、ＢＳＥ像を用いて回路パターンの上層部分２０１ａ、下層部分２０１ｂ、背景部分２０１ｃを識別し、その識別結果を用いてＳＥ像のコントラストを補正する。ＢＳＥ像は回路パターンの高低をよく反映しているので、ＳＥ像をそのまま用いるよりも、回路パターンの凹凸パターンを明確に認識することができる。したがって、ＳＥ像が回路パターンの凹凸をより明確かつ正確に表すように、コントラストを補正し、ＳＥ像を用いた回路パターンの検査を行いやすくすることができる。
【００７１】
また、本実施の形態１において、演算部２１５は、ステップＳ３０４において、ＢＳＥ像内の輝度の出現頻度に基づき輝度値を２以上の輝度範囲（本実施形態１では３つの輝度範囲）に区分し、各区分に含まれる画像領域の輝度を代表輝度値（例えば最頻輝度値）に置き換えて輝度を均一化する。これにより、各輝度範囲に含まれる画像領域のコントラストが明確になり、回路パターンの凹凸を識別し易くなる。  
【００７２】
また、本実施の形態１において、演算部２１５は、ＢＳＥ像の輝度範囲を区分することにより生成した領域識別画像を用いて、ＳＥ像内の上層部分２０１ａなどを識別し、さらにＳＥ像内の凹凸パターンが明確になるようにコントラストを補正する。これにより、ＳＥ像を用いて高低差のある回路パターンを正確に検査することができる。
【００７３】
また、本実施の形態１において、演算部２１５は、２以上の反射電子検出器を介して取得したＢＳＥ像を合成し、合成ＢＳＥ像を生成する。これにより、反射電子検出器から見て陰になる部分のＢＳＥ像を明確に得ることができる。
【００７４】
＜実施の形態２＞
本発明の実施の形態２では、ステップＳ９０２において領域識別画像とＳＥ像それぞれの撮影位置がずれている場合に、両者が重なるように補正する手法を３つ説明する。電子デバイス検査システム１０００の構成は、実施の形態１と同様である。以下では実施の形態１との差異点を中心に説明する。
【００７５】
＜実施の形態２：位置補正手法その１＞
（ステップ１）演算部２１５は、図８に示したような領域識別画像に対し、２次微分のエッジ検出処理を実行する。
（ステップ２）演算部２１５は、ＳＥ像上に表れているエッジ部分を抽出する。
（ステップ３）演算部２１５は、領域識別画像のエッジ部分とＳＥ像のエッジ部分を重ね合わせ、例えば輝度値を加算することによって、両者のエッジ部分の重なり度合いを評価する。
（ステップ４）演算部２１５は、同様の処理を、領域識別画像の領域サイズや輝度値を変更しながら複数回実行し、エッジ部分の重なり度合いが最も大きくなる位置を特定し、領域識別画像の位置またはＳＥ像の位置を補正する。
【００７６】
＜実施の形態２：位置補正手法その２＞
（ステップ１）演算部２１５は、図８に示したような領域識別画像に対し、２次微分のエッジ検出処理を実行する。
（ステップ２）演算部２１５は、ＳＥ像上に表れているエッジ部分を抽出する。
（ステップ３）演算部２１５は、領域識別画像のエッジ部分の輪郭データを作成する。
（ステップ４）演算部２１５は、輪郭データをＳＥ像に重ね合わせ、ｓｎａｋｅ法などのエッジ探索手法を用いて、輪郭データを移動または伸縮させながら、ＳＥ像上のエッジ部分と輪郭データが重なる位置を探索する。
（ステップ５）演算部２１５は、ＳＥ像上のエッジ部分と輪郭データが重なる位置に、領域識別画像の位置またはＳＥ像の位置を補正する。
【００７７】
＜実施の形態２：位置補正手法その３＞
実施の形態１で説明したように、ＢＳＥ像の輝度範囲を区分して輝度を均一化した場合、ＢＳＥ上のエッジ部分の輝度が補正され、エッジ部分の位置がずれる可能性がある。ただし、回路パターンや輝度補正手法が既知である場合、エッジ部分のずれ量も既知である場合がある。そこで、適当な記憶装置にそのずれ量をあらかじめ格納しておく。演算部２１５は、そのずれ量を読み込んで、領域識別画像またはＳＥ像のエッジ位置のずれを補正することができる。
【００７８】
以上のように、本実施の形態２によれば、領域識別画像とＳＥ像の撮影位置がそれぞれすれている場合でも、これを補正し、領域識別画像とＳＥ像を正確に対応させてＳＥ像のコントラスト補正を正確に行うことができる。
【００７９】
＜実施の形態３＞
本発明の実施の形態３では、パターンマッチングによってＳＥ像上の検査位置を特定する方法を説明する。これは、実施の形態１におけるステップＳ３０６に相当する。ステップＳ３０１〜Ｓ３０５は、実施の形態１〜２と同じ手法を用いることができる。電子デバイス検査システム１０００の構成は、実施の形態１〜２と同様である。以下では実施の形態１〜２との差異点を中心に説明する。
【００８０】
図１１は、本実施の形態３においてＳＥ像上の検査位置を特定する処理フローを示す図である。図１１の処理フローは、ステップＳ３０６に相当する。以下、図１１の各ステップについて説明する。
【００８１】
（図１１：ステップＳ１１０１）
演算部２１５は、ステップＳ３０４で生成した領域識別画像を読み込む。
（図１１：ステップＳ１１０２）
演算部２１５は、領域識別画像のうち上層部分２０１ａに相当する領域のみを抽出した上層部分抽出像を生成する。例えば、ステップＳ３０４〜Ｓ３０５において上層部分２０１ａとして認識された画像領域の画素輝度を最高値とし、それ以外の画像領域の画素輝度を０とする。
【００８２】
（図１１：ステップＳ１１０２：補足）
本ステップで上層部分２０１ａのみを残した画像を生成するのは、後続のステップでパターンマッチングを行なう際に、下層部分２０１ｂ（および背景部分２０１ｃ）の画像から受ける影響を緩和するためである。上層部分２０１ａと下層部分２０１ｂがともに領域識別像上に表れていると、本来は上層部分２０１ａの回路パターンのパターンマッチングを行いたいにも係らず、下層部分２０１ｂの回路パターンと区別することができず、パターンマッチングに失敗する可能性がある。そこで、上層部分２０１ａに相当する領域のみを抽出することにした。同様に、下層部分２０１ｂのパターンマッチングを行う際には、下層部分２０１ｂに相当する領域のみを抽出するようにしてもよい。
【００８３】
（図１１：ステップＳ１１０３）
演算部２１５は、上層部分抽出像とテンプレート（例えば検査対象部分の回路パターンの設計データ）の間でパターンマッチングを行い、検査対象位置を探索する。設計パターンと画像のパターンマッチング方法は、例えば正規化相関法や一般化ハフ変換等が適用できるが、これに限定するものではない。
【００８４】
（図１１：ステップＳ１１０４）
演算部２１５は、ステップＳ１１０３でテンプレートと合致した位置を、上層部分抽出像上の検査位置として特定する。
【００８５】
（図１１：ステップＳ１１０５）
演算部２１５は、ステップＳ１１０４で特定した検査位置に対応するＳＥ像上の位置を検査位置として特定する。
【００８６】
図１２は、設計データ、上層部分抽出像、ＳＥ像の対応関係を示す図である。図１２（ａ）は設計データ、図１２（ｂ）は上層部分抽出像と設計データを重ね合わせた画像、図１２（ｃ）はＳＥ像を示す。
【００８７】
図１２（ａ）において、設計データ上の一部の領域を、ステップＳ１１０３で実行するパターンマッチングに用いるテンプレート６０１として選択する。設計データ上で、上層部分６０３、下層部分６０４の位置は判明している。パターンマッチングの目標は、検査位置の中心６０２を探索することである。
【００８８】
演算部２１５は、ステップＳ１１０２において、領域識別画像の上層部分６０６のみを抽出し、その他の部分の輝度を０に補正する。また、ステップＳ１１０４において、上層部分抽出像とテンプレート６０１をマッチングし、合致する部分を特定する。その中心位置は、上層部分抽出像における検査位置６０５として特定される。
【００８９】
演算部２１５は、ステップＳ１１０５において、検査位置６０５に対応するＳＥ像上の位置６０７を、ＳＥ像上の検査位置として特定する。
【００９０】
以上、パターンマッチングによってＳＥ像上の検査位置を特定する方法を説明した。本実施形態３では、２層構造の回路パターンを例として説明したが、単層の回路パターンでも同様の効果を得ることができる。これについて以下に補足する。
【００９１】
＜実施の形態３：補足＞
ＳＥ像では、回路パターンのエッジ部分のみがパターンの形状として画像化される。そのため、特に単純なラインパターンとスペースパターンのみで構成された回路パターンを検査する場合、ＳＥ像のエッジ部分がラインパターンなのかスペースパターンなのかを判定することが難しい。
【００９２】
一方、ＢＳＥ像は上述したようにパターンの凹凸が輝度差に明確に現れるため、ＢＳＥ合成像の輝度ヒストグラムには、ラインパターンとスペースパターンそれぞれの輝度分布のピークが形成される。この２つのピークを分割して領域識別画像を生成し、凸領域と判定された領域を抽出して生成した像と、ＳＥ像のラインパターンを塗りつぶした画像との間でパターンマッチングすることにより、正確に検査位置を特定することができる。
【００９３】
＜実施の形態４＞
本発明の実施の形態４では、ＳＥ像を用いて回路パターンの出来栄えを検査する手法を説明する。これは、実施の形態１におけるステップＳ３０７に相当する。ステップＳ３０１〜Ｓ３０６は、実施の形態１〜３と同じ手法を用いることができる。電子デバイス検査システム１０００の構成は、実施の形態１〜３と同様である。以下では実施の形態１〜３との差異点を中心に説明する。
【００９４】
図１３は、回路パターンの出来栄えを検査する過程を示す図である。図１３（ａ）は検査対象パターンの領域識別画像、図１３（ｂ）は図１３（ａ）の輪郭線を抽出した画像、図１３（ｃ）はＳＥ像と輪郭線を比較する様子を示す。
【００９５】
演算部２１５は、ステップＳ３０７において、検査対象の回路パターンの領域識別画像から、任意の手法によってその外形を示す輪郭線を抽出する。この輪郭線は、図１３（ｂ）の符号１３０２で示されている。
【００９６】
演算部２１５は、次に輪郭線１３０２をＳＥ像に重ね合わせる。この時点では、ステップＳ３０６のパターンマッチングが完了して検査位置が特定されているため、理想的には輪郭線１３０２とＳＥ像上の回路パターン１３０１は重なるはずである。しかし、実際にはＢＳＥ像とＳＥ像の撮影条件の違いなどによって、個々の回路パターンレベルでは、わずかな位置ずれが生じることがある。
【００９７】
そこで演算部２１５は、図１３（ｂ）に示す領域識別画像から生成した輪郭線１３０２を出発点として、個々の回路パターンの位置ずれが発生し得る範囲内で、ＳＥ像上の回路パターン１３０１を探索する。これにより、個々の回路パターンレベルでも、下層部分２０１ｂや背景部分２０１ｃの影響を緩和して、正確に検査位置を特定することができる。
【００９８】
演算部２１５は、ＳＥ像上の回路パターン１３０１を特定した後は、回路パターン１３０１の形状と設計データ上の回路パターンの形状を比較し、回路パターン１３０１の出来栄えを評価する。評価手法は、任意の手法を用いることができる。例えば、ＳＥ像上の回路パターンの面積と設計データ上の回路パターンの面積を比較する、ＳＥ像上の回路パターンと設計データ上の回路パターンの間隔を計測する、などの手法が考えられる。
【００９９】
以上のように、本実施の形態４によれば、領域識別画像を用いて回路パターンの輪郭線１３０２を特定することにより、個々の回路パターンレベルでも、下層部分２０１ｂや背景部分２０１ｃの影響を緩和して正確に検査位置を特定することができる。これにより、個々の回路パターンレベルでも、検査精度を向上させることができる。
【０１００】
＜実施の形態５＞
実施の形態１〜４で説明した、演算部２１５が実行する各処理フローは、その処理を実現する回路デバイスのようなハードウェア上に実装することもできるし、ＣＰＵ２５１やマイコンなどの演算装置とその動作を規定するソフトウェアを用いて実装することもできる。
【符号の説明】
【０１０１】
２００：電子光学系、２０１：シリコンウエハ、２０１ａ：上層部分、２０１ｂ：下層部分、２０１ｃ：背景部分、２０３：電子銃、２０４：電子線、２０５：コンデンサレンズ、２０６：偏向器、２０７：ＥｘＢ偏向器、２０８：対物レンズ、２０９：２次電子検出器、２１０〜２１１：反射電子検出器、２１２〜２１４：Ａ／Ｄ変換器、２１５：演算部、２１７：ＸＹステージ、２２３：記憶装置、２２５：撮像レシピ作成部、２３０：設計システム、２５１：ＣＰＵ、２５２：画像メモリ、２５３：画像処理ハードウェア、７０１〜７０３：頻度ピーク、７０４〜７０５：輝度値、１０００：電子デバイス検査システム、１００１〜１００６：走査方向、１３０１：回路パターン、１３０２：輪郭線。
【図１】
2011165479.tif 000004
【図２】
2011165479.tif 000005
【図３】
2011165479.tif 000006
【図４】
2011165479.tif 000007
【図５】
2011165479.tif 000008
【図６】
2011165479.tif 000009
【図７】
2011165479.tif 000010
【図８】
2011165479.tif 000011
【図９】
2011165479.tif 000012
【図１０】
2011165479.tif 000013
【図１１】
2011165479.tif 000014
【図１２】
2011165479.tif 000015
【図１３】
2011165479.tif 000016