(57)【要約】      （修正有）【課題】太い幅の配線溝と細い幅の配線溝をＣｕの電解メッキで充填する際に、アンダープレートの発生を抑制し、化学機械研磨後におけるディッシングの発生を抑制する。【解決手段】表面の第１の領域に縦／横比小さい第１の配線溝２２Ａが形成され、表面の第２の領域に縦／横比が大きい第２の配線溝２２Ｂを形成された絶縁膜の表面上にレジスト膜Ｒ１を形成し、第１の領域を露出する第１のレジスト開口部Ｒ１Ａを形成する工程と、レジスト膜をマスクに電解メッキを行い、第１の配線溝を第１の配線パタ―ン２５Ａで充填する工程と、第２の領域を露出する第２のレジスト開口部を形成する工程と、レジスト膜をマスクに電解メッキを行い、第２の配線溝を第２の配線パタ―ンで充填する工程と、レジスト膜を除去し、第１の配線パタ―ンおよび第２の配線パタ―ンを、それぞれの表面が絶縁膜の表面に一致するように、化学機械研磨により平坦化する工程と、を含む。【選択図】図４Ｃ
2011258839.tif 000002
【特許請求の範囲】
【請求項１】
表面の第１の領域に１／５以下の縦／横比で第１の配線溝が形成され、前記表面の第２の領域に１／５より大きい縦／横比で第２の配線溝を形成された絶縁膜の前記表面上にレジスト膜を形成する工程と、
前記レジスト膜中に、前記第１の領域を露出する第１のレジスト開口部を形成する工程と、
前記レジスト膜をマスクに電解メッキを行い、前記第１の配線溝を第１の配線パタ―ンで充填する工程と、
前記レジスト膜中に、前記第２の領域を露出する第２のレジスト開口部を形成する工程と、
前記レジスト膜をマスクに電解メッキを行い、前記第２の配線溝を第２の配線パタ―ンで充填する工程と、
前記レジスト膜を除去し、さらに前記第１の配線パタ―ンおよび第２の配線パタ―ンを、それぞれの表面が前記絶縁膜の表面に一致するように、化学機械研磨により平坦化する工程と、
を含むことを特徴とする配線構造の形成方法。
【請求項２】
前記第１の配線溝を前記第１の配線パタ―ンで充填する工程の後、前記第２のレジスト開口部を形成する工程の前に、前記第１の配線パタ―ンの表面に金属膜を形成し、前記化学機械研磨は、前記金属膜を研磨ストッパとして実行されることを特徴とする請求項１記載の配線構造の形成方法。
【請求項３】
表面の第１の領域に１／５以下の縦／横比で第１の配線溝を形成され、前記表面の第２の領域に１／５より大きい縦／横比で第２の配線溝を形成された絶縁膜の前記表面上にレジスト膜を形成する工程と、
前記レジスト膜中に、前記第１の領域を露出する第１のレジスト開口部を形成する工程と、
前記絶縁膜上に、前記レジスト膜をマスクに電解メッキを行い、前記第１の領域において前記第１の配線溝を第１の配線パタ―ンで充填する工程と、
前記レジスト膜上に、前記第１の領域において前記第１の配線パタ―ンを覆うように、前記第１の配線パタ―ンに対して研磨ストッパとなる金属膜を堆積する工程と、
前記金属膜を、前記レジスト膜とともに、前記第１の配線パタ―ンを覆う部分を除き、リフトオフして除去する工程と、
前記絶縁膜上に電解メッキを行い、前記第２の領域において前記第２の配線溝を第２の配線パタ―ンで充填する工程と、
前記第１および第２の配線パタ―ンを、それぞれの表面が前記絶縁膜の表面に一致するように、化学機械研磨により平坦化する工程と、
を含むことを特徴とする配線構造の形成方法。
【請求項４】
前記第１および第２の配線パタ―ンはＣｕよりなり、前記金属膜は、ＣｏＷＰ，ＮｉＰ，Ａｕ，Ａｇのいずれかより選ばれることを特徴とする請求項２または３記載の配線構造の形成方法。
【請求項５】
絶縁膜と、
前記絶縁膜の表面の第１の領域に、１／５以下の縦／横比で形成された第１の配線溝と、
前記絶縁膜の前記表面の第２の領域に、１／５より大きい縦／横比で形成された第２の配線溝と、
Ｃｕよりなり前記第１の配線溝を充填し、前記絶縁膜の表面と一致する表面を有する第１の配線パタ―ンと、
Ｃｕよりなり前記第２の配線溝を充填し、前記絶縁膜の表面と一致する表面を有する第２の配線パタ―ンと、
前記第１の配線パタ―ンの表面に形成され、ＣｏＷＰ，ＮｉＰ，Ａｕ，Ａｇのいずれかよりなる金属膜と、
を備えたことを特徴とする配線構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に電子装置に係り、特に配線構造の形成方法に関する。
【背景技術】
【０００２】
多層配線構造は、半導体集積回路装置（ＬＳＩ）などの微細な素子から印刷回路基板まで、様々な回路基板において配線を形成するために使われている。
【０００３】
一方、今日では電子機器の小型化、高性能化、低価格化などの要求に伴い、半導体集積回路装置では非常に微細で複雑な配線構造の形成が要求されている。また様々なパッケージに使われる回路基板でも、搭載される半導体チップの高性能化に伴う端子数の増加および小型化の要求により、非常に微細な配線構造の形成が要求されている。
【０００４】
従来、回路基板の分野では、樹脂ビルドアップ基板などの絶縁基板上にメッキシード層を形成し、その上にレジストパターンを形成した後、電解メッキにより所望の配線パタ―ンを形成する、いわゆるセミアディティブ法、あるいは絶縁基板上に形成された銅箔をエッチングして配線パタ―ンを形成するサブトラクティブ法が広く使われていた。
【０００５】
しかしこのようなセミアディティブ法やサブトラクティブ法で形成される配線パタ―ンは、下地となる配線基板上に自立したパタ―ンの形で形成されるため、特に配線パタ―ンが微細化した場合、剥がれや倒れが発生しやすい問題点を有している。
【０００６】
これに対し従来、ＬＳＩの分野では、低抵抗のＣｕを使った多層配線構造を形成する手段として、ダマシン法が使われている。ダマシン法では、絶縁膜中に、所望の配線パタ―ンやビアプラグに対応して予め配線溝やビアホールを形成し、これをＣｕ層により充填し、余剰のＣｕ層を化学機械研磨（ＣＭＰ）法により除去することで配線構造を形成する。このためダマシン法で形成された配線パタ―ンは絶縁膜により側方から指示されるため機械的に安定で、剥がれや倒立の問題が発生しにくい好ましい特徴を有している。またダマシン法で形成された配線構造は、配線パタ―ンが絶縁膜ごと、化学機械研磨により形成されるため、平坦な形状を有し、その上に重ねて次の配線構造を形成することで多層配線構造を形成しやすい、好ましい特徴を有している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−６０５８９
【特許文献２】特開２００１−２８４３５１
【特許文献３】特開２００６−４１０３６
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図１Ａ〜図１Ｆは、典型的なダマシン法による配線構造の形成方法を説明する断面図である。
【０００９】
図１Ａを参照するに、配線パタ―ン１０Ａ〜１０Ｄが形成された絶縁膜１０ないし基板上にはＳｉＣやＳｉＮなどの拡散バリア膜１１を介して無機材料あるいは有機材料よりなる絶縁膜１２が形成されており、前記絶縁膜１２中に、下層の配線パタ―ン１０Ｂや１０Ｄを露出するヒアホール１２Ｂ，１２Ｄや、配線溝１２Ｃ，１２Ｅがドライエッチングあるいはフォトリソグラフィにより形成される。図示の例では、ビアホール１２Ｄは配線溝１２Ｅに重畳して形成されている。
【００１０】
例えば前記絶縁膜１２がＳｉＯ２やＳｉＣ膜、あるいはその他の有機あるいは無機のいわゆるＬｏｗ−Ｋ膜である場合には、前記ビアホール１２Ｂ，１２Ｄや配線溝１２Ｃ，１２Ｅの形成は、ドライエッチングにより行うことができる。また前記絶縁膜１２が感光性永久レジストである場合には、前記ビアホール１２Ｂ，１２Ｄや配線溝１２Ｃ，１２Ｅの形成を、フォトリソグラフィにより行うことができる。
【００１１】
なお図１Ａにおいて配線パタ―ン１０Ａ〜１０Ｄは前記絶縁膜１０中に、それぞれのバリアメタル膜１０ａ〜１０ｄを介して埋設されている。
【００１２】
次に図１Ｂに示すように前記図１Ａで説明した構造上に、一般にＴｉやＴａ、Ｗなどの高融点金属膜、あるいはそれらの導電性窒化物膜よりなる、いわゆるバリアメタル膜１３を、前記バリアメタル膜が前記ビアホール１２Ｂ，１２Ｄや配線溝１２Ｃ，１２Ｅの表面を覆うように、スパッタ法あるいはＣＶＤ法などにより、形成する。
【００１３】
さらに図１Ｃに示すように、前記図１Ｂの構造上に導電性のＣｕシード層１４を、スパッタやＣＶＤ法、あるいは無電解メッキ法などにより形成し、図１Ｃの構造を、図示は省略するが電解メッキ浴中に浸漬し、前記Ｃｕシード層１４に通電することにより、前記絶縁膜１２上に前記ビアホール１２Ｂ，１２Ｄや配線溝１２Ｃ，１２Ｅを充填して、Ｃｕ層１５を電解メッキにより形成する。この電解メッキの工程は一般に、ＣｕイオンおよびＨ2ＳＯ4、さらにＣｌイオン等からなる基本浴（ＶＭＳ）に、光沢剤（ブライトナー／アクセラレータともよばれる）、抑止剤（ポリマー／サプレッサともよばれる）および平滑剤（レベラともよばれる）を添加することにより、前記ビアホール１２Ｂ，１２Ｄや配線溝１２Ｃ，１２Ｅの充填が、その底から上方に向かって（ボトムアップ）、前記Ｃｕ層１５中においてボイドやシームの形成が抑制されるように制御しながら行われる。
【００１４】
次に図１Ｅに示すように、このようにして形成されたＣｕ層１５に対し、前記絶縁膜１２の上面が露出するまで化学機械研磨を行い、これにより、前記ビアホール１２Ｂ，１２Ｄや配線溝１２Ａ，１２Ｃ，１２Ｅ中に、Ｃｕビアプラグ１５ＰＢ，１５ＰＤやＣｕ配線パタ―ン１５ＷＡ，１５ＷＣ，１５ＷＥが前記Ｃｕ層１５により、それぞれ形成される。
【００１５】
さらに図１Ｆに示すように前記絶縁膜１２上に前記Ｃｕビアプラグ１５ＰＢ，１５ＰＤやＣｕ配線パタ―ン１５ＷＡ，１５ＷＣ，１５ＷＥを覆って、ＳｉＮやＳｉＣよりなる拡散バリア膜１６を、キャップ膜として形成する。
【００１６】
このようにダマシン法を使えば、前記絶縁膜１２およびＣｕビアプラグ１５ＰＢ，１５ＰＤやＣｕ配線パタ―ン１５ＷＡ，１５ＷＣ，１５Ｅにより平坦で、機械的にも安定な配線構造を形成することが可能であるが、前記絶縁膜１２中に形成される配線パタ―ンによっては、以下に説明するように図１Ｄの段階において、前記絶縁膜１２上におけるＣｕ層１５の厚さに、配線パタ―ンに依存するばらつき、ないし不均一が発生し、引き続き化学機械研磨を行うことによっては、このばらつきを解消しきれない問題が発生することがある。
【００１７】
図２は、このような配線パタ―ンに依存してＣｕ層１５の厚さにばらつき、ないし不均一が発生した例を示す。
【００１８】
図２を参照するに、前記絶縁膜１２のうち、領域Ａにおいては幅が１０．０μmで深さが１．５μmの幅広の浅い配線溝１２Ａが形成されているのに対し、領域Ｂにおいては幅が１．０μｍで深さが１．５μｍの配線溝１２Ｂの１．０μｍピッチでの繰り返しによりラインアンドスペースパターンが形成されているが、このような構造を図１Ｄで説明した電解メッキ法によりＣｕ層１５で充填した場合、図２に示すように領域ＡにおいてはＣｕ層１５が盛り上がり、いわゆるオーバープレート状態となるのに対し、領域ＢにおいてはＣｕ層１５が凹み、いわゆるアンダープレート状態となってしまう。なおこのようなアンダープレートは一般に、形成される配線溝の幅が深さに対し５倍以上（いわゆるアスペクト比ないし縦／横比が１／５以下）である場合に発生する。
【００１９】
そこでこのようなオーバープレートとアンダープレートが発生しているＣｕ層１５を化学機械研磨により研磨すると、オーバープレートが発生している部分と同時にアンダープレートが発生している部分も研磨されてしまう。このため、図３に示すように領域Ｂは平坦化されて、それぞれの配線溝１２Ｂが、絶縁膜１２の表面までＣｕ層１５Ｂで充填されＣｕ層１５Ｂの表面が絶縁膜１２の表面に一致する平坦化された状態が得られるが、領域Ａにおいては、前記配線溝１２Ａに形成されるＣｕ層１５Ａは凹んでしまい、いわゆるディッシングが発生してしまう。ディッシングが発生した下層の配線構造上に上層の配線構造を形成した場合には、上層の配線構造中のビアプラグが、下層の配線構造中の所望の配線パタ―ンに届かない恐れがある。
【００２０】
アンダープレートが発生している部分でのＣｕ層の研磨速度はオーバープレートが発生している部分でのＣｕ層の研磨速度よりも小さいため、従来は、Ｃｕ層１５を非常に厚く形成し、化学機械研磨の際に、オーバープレート部とアンダープレートとで研磨を平準化する方策がとられていた。しかし、このような従来の方策では、例えば図１Ｄの電解メッキや図１Ｅの化学機械研磨を長時間行う必要があり、またスラリやＣｕなどの資源が無駄になり、配線構造の形成費用が増大する原因となっていた。
【課題を解決するための手段】
【００２１】
一の特徴によれば配線構造の形成方法は、表面の第１の領域に１／５以下の縦／横比で第１の配線溝が形成され、前記表面の第２の領域に１／５より大きい縦／横比で第２の配線溝を形成された絶縁膜の前記表面上にレジスト膜を形成する工程と、前記レジスト膜中に、前記第１の領域を露出する第１のレジスト開口部を形成する工程と、前記レジスト膜をマスクに電解メッキを行い、前記第１の配線溝を第１の配線パタ―ンで充填する工程と、前記レジスト膜中に、前記第２の領域を露出する第２のレジスト開口部を形成する工程と、前記レジスト膜をマスクに電解メッキを行い、前記第２の配線溝を第２の配線パタ―ンで充填する工程と、前記レジスト膜を除去し、さらに前記第１の配線パタ―ンおよび第２の配線パタ―ンを、それぞれの表面が前記絶縁膜の表面に一致するように、化学機械研磨により平坦化する工程と、を含む。
【００２２】
他の特徴によれば配線構造の形成方法は、表面の第１の領域に１／５以下の縦／横比で第１の配線溝を形成され、前記表面の第２の領域に１／５より大きい縦／横比で第２の配線溝を形成された絶縁膜の前記表面上にレジスト膜を形成する工程と、前記レジスト膜中に、前記第１の領域を露出する第１のレジスト開口部を形成する工程と、前記絶縁膜上に、前記レジスト膜をマスクに電解メッキを行い、前記第１の領域において前記第１の配線溝を第１の配線パタ―ンで充填する工程と、前記レジスト膜上に、前記第１の領域において前記第１の配線パタ―ンを覆うように、前記第１の配線パタ―ンに対して研磨ストッパとなる金属膜を堆積する工程と、前記金属膜を、前記レジスト膜とともに、前記第１の配線パタ―ンを覆う部分を除き、リフトオフして除去する工程と、前記絶縁膜上に電解メッキを行い、前記第２の領域において前記第２の配線溝を第２の配線パタ―ンで充填する工程と、前記第１および第２の配線パタ―ンを、それぞれの表面が前記絶縁膜の表面に一致するように、化学機械研磨により平坦化する工程と、を含む。
【００２３】
さらに他の特徴によれば配線構造は、絶縁膜と、前記絶縁膜の表面の第１の領域に、１／５以下の縦／横比で形成された第１の配線溝と、前記絶縁膜の前記表面の第２の領域に、１／５より大きい縦／横比で形成された第２の配線溝と、Ｃｕよりなり前記第１の配線溝を充填し、前記絶縁膜の表面と一致する表面を有する第１の配線パタ―ンと、Ｃｕよりなり前記第２の配線溝を充填し、前記絶縁膜の表面と一致する表面を有する第２の配線パタ―ンと、前記第１の配線パタ―ンの表面に形成され、ＣｏＷＰ，ＮｉＰ，Ａｕ，Ａｇのいずれかよりなる金属膜と、を備える。
【発明の効果】
【００２４】
本発明によれば、化学機械研磨の際にアンダープレートが発生しやすい第１の配線パタ―ンの形成を、アンダープレートが発生しにくい第２の配線パタ―ンとは別工程で形成することにより、前記第１の配線パタ―ンにおけるアンダープレートの発生、およびこれに伴う化学機械研磨の際の過研磨によるディッシングの発生を抑制することができる。また本発明によれば、第１の配線パタ―ン上に研磨ストッパとなる金属膜を形成しておくことにより、化学機械研磨の際にディッシングの発生を抑制することが可能となる。
【図面の簡単な説明】
【００２５】
【図１Ａ】典型的なダマシン構造による配線構造の形成方法を示す断面図（その１）である。
【図１Ｂ】典型的なダマシン構造による配線構造の形成方法を示す断面図（その２）である。
【図１Ｃ】典型的なダマシン構造による配線構造の形成方法を示す断面図（その３）である。
【図１Ｄ】典型的なダマシン構造による配線構造の形成方法を示す断面図（その４）である。
【図１Ｅ】典型的なダマシン構造による配線構造の形成方法を示す断面図（その５）である。
【図１Ｆ】典型的なダマシン構造による配線構造の形成方法を示す断面図（その６）である。
【図２】本発明の課題を説明する断面図である。
【図３】本発明の課題を説明する別の断面図である。
【図４Ａ】第１の実施形態による配線構造の形成方法を示す断面図（その１）である。
【図４Ｂ】第１の実施形態による配線構造の形成方法を示す断面図（その２）である。
【図４Ｃ】第１の実施形態による配線構造の形成方法を示す断面図（その３）である。
【図４Ｄ】第１の実施形態による配線構造の形成方法を示す断面図（その４）である。
【図４Ｅ】第１の実施形態による配線構造の形成方法を示す断面図（その５）である。
【図４Ｆ】第１の実施形態による配線構造の形成方法を示す断面図（その６）である。
【図４Ｇ】第１の実施形態による配線構造の形成方法を示す断面図（その７）である。
【図５Ａ】第１の実施形態の一変形例による配線構造の形成方法を示す断面図（その１）である。
【図５Ｂ】第１の実施形態の一変形例による配線構造の形成方法を示す断面図（その２）である。
【図５Ｃ】第１の実施形態の一変形例による配線構造の形成方法を示す断面図（その３）である。
【図６Ａ】第２の実施形態による配線構造の形成方法を示す断面図（その１）である。
【図６Ｂ】第２の実施形態による配線構造の形成方法を示す断面図（その２）である。
【図６Ｃ】第２の実施形態による配線構造の形成方法を示す断面図（その３）である。
【図６Ｄ】第２の実施形態による配線構造の形成方法を示す断面図（その４）である。
【図６Ｅ】第２の実施形態による配線構造の形成方法を示す断面図（その５）である。
【図６Ｆ】第２の実施形態による配線構造の形成方法を示す断面図（その６）である。
【図６Ｇ】第２の実施形態による配線構造の形成方法を示す断面図（その７）である。
【図６Ｈ】第２の実施形態による配線構造の形成方法を示す断面図（その８）である。
【図７Ａ】第３の実施形態による配線構造の形成方法を示す断面図（その１）である。
【図７Ｂ】第３の実施形態による配線構造の形成方法を示す断面図（その２）である。
【図７Ｃ】第３の実施形態による配線構造の形成方法を示す断面図（その３）である。
【図７Ｄ】第３の実施形態による配線構造の形成方法を示す断面図（その４）である。
【図７Ｅ】第３の実施形態による配線構造の形成方法を示す断面図（その５）である。
【図７Ｆ】第３の実施形態による配線構造の形成方法を示す断面図（その６）である。
【図７Ｇ】第３の実施形態による配線構造の形成方法を示す断面図（その７）である。
【図８Ａ】実施例におけるパラメータの定義を説明する断面図である。
【図８Ｂ】実施例におけるパラメータの定義を説明する別の断面図である。
【図９】発明の効果を説明するグラフである。
【図１０】第４の実施形態による多層配線基板を説明する断面図である。
【図１１】（Ａ），（Ｂ）は第４の実施形態におけるストレスマイグレーションの抑制を説明する断面図である。
【図１２】（Ａ），（Ｂ）は、ストレスマイグレーションを抑制できなかった場合の問題点を説明する断面図である。
【図１３】第５の実施形態による半導体集積回路装置を説明する断面図である。
【発明を実施するための形態】
【００２６】
［第１の実施形態］
以下、第１の実施形態を、図３Ａ〜３Ｇの断面図を参照しながら説明する。
【００２７】
図４Ａを参照するに、樹脂、ガラスあるいはシリコンなどよりなる基板２１上には樹脂やシリコン酸化膜などの絶縁膜２２が形成されており、前記絶縁膜２２中には第１の領域Ａに、縦／横比が１／５以下の第１の配線溝２２Ａが、また第２の領域Ｂには、縦／横比が１／５を超える第２の配線溝２２Ｂが形成されている。
【００２８】
例えば前記第１の配線溝２２Ａは１μmの深さと１０μmの幅を有し、縦／横比が１／１０となっている。また前記第２の配線溝２２Ｂは例えば１μｍの深さと１μｍ幅を有し、１μｍピッチで繰り返されて前記領域Ｂにおいてラインアンドスペースパターンを形成している。
【００２９】
図示の例では、前記領域Ｂの幅（繰り返し方向への長さ）は２００μｍであり、また配線溝２２Ａおよび２２Ｂの延在方向への長さは１．５ｍｍとしているが、本発明はこのような特定の構成に限定されるものではない。前記配線溝２２Ａの縦／横比は１／１０であり、１／５以下であるため、また前記配線溝２２Ｂの縦／横比が１／１で１／５を超えるため、このような配線溝を電解メッキによりＣｕで充填した場合には、先に図２，図３で説明したように領域Ａにおいてアンダープレートが、また領域Ｂにおいてオーバープレートが発生する。
【００３０】
また図４Ａの状態では、前記絶縁膜２２上には前記配線溝２２Ａおよび２２Ｂを覆ってＴｉあるいはＴａなどの高融点金属、あるいはＴａＮやＴｉＮのような導電性窒化膜、あるいはそれらの積層膜よりなるバリアメタル膜２３が５ｎｍ〜５０ｎｍの厚さ（良：５〜２０ｎｍ）に、典型的にはスパッタ法やＣＶＤ法により形成されており、前記バリアメタル膜２３上にはＣｕシード層２４が１０ｎｍ〜２００ｎｍの厚さ（良：５０〜１００ｎｍ）に、典型的にはスパッタ法や無電解メッキ法により形成されている。
【００３１】
次に図４Ｂに示すように、前記図４Ａの構造上にレジスト膜Ｒ１が前記配線溝２２Ａ，２２Ｂを充填するように形成され、さらに前記レジスト膜Ｒ１中には、前記領域Ａにおいて前記配線溝２２Ａを露出するレジスト開口部Ｒ１Ａが形成される。ここで前記レジスト開口部Ｒ１Ａは、露光マスクの位置ずれを勘案して、前記配線溝２２Ａの形成領域Ａより１０％程度大きく形成しておくのが好ましい。
【００３２】
なお図示は省略するが、以後の電解メッキ工程のため、前記Ｃｕシード層２４は前記基板２１の外周部において通電できるように露出されているのが好ましい。電解メッキ工程において、前記Ｃｕシード層２４に、前記レジスト膜Ｒ１を貫通して電極がコンタクトする構成を使う場合には、このようなＣｕシード層２４の基板２１外周部での露出部の形成は省略できる。
【００３３】
次に図４Ｃに示すように、前記図４Ｂの構造をＣｕメッキ浴に浸漬し、前記Ｃｕシード層２４に通電することにより、前記領域Ａにおいては、前記レジスト膜Ｒ１をマスクに、第１のＣｕ層２５Ａが前記配線溝２２Ａを充填して形成される。配線溝２２Ａは１／５以下の縦／横比を有するため、先に図２，３で説明したように、微細な配線溝を同時に充填するような場合には前記微細な配線溝にオーバープレートが発生しやすいが、図４Ｃの場合には、微細な配線溝２２Ｂはレジスト膜Ｒ１で覆われていて、Ｃｕ層の充填は生じないため、かかるオーバープレートの問題は生じない。
【００３４】
図４Ｃの段階では、前記Ｃｕ層２５Ａはその周辺部２５ａにおいて絶縁膜２２の上面にＣｕ層の堆積が生じるため盛り上がるが、前記配線溝２２Ａを充填する主部２５ｂにおいては、前記Ｃｕ層２５Ａの上面の高さが、前記絶縁膜２５の上面の高さを超えるような厚さに形成されるのが好ましい。
【００３５】
次に図４Ｄに示すように、前記領域Ａはそのままに、領域Ｂにおいて前記レジスト膜Ｒ１中に、前記配線溝２２Ｂを露出するレジスト開口部Ｒ１Ｂを形成する。ここでも露光マスクの位置ずれを勘案して、前記レジスト開口部Ｒ１Ｂは前記領域Ｂより１０％程度大きく形成しておくのが好ましい。
【００３６】
もちろん、前記レジスト開口部Ｒ１Ｂは、個々の微細な配線溝２２Ｂに対応して形成してもよい。しかし、例えば０．７μｍ幅の微細な配線パタ―ンが０．７μｍの微細なピッチで繰り返されるような微細なラインアンドスペースパターンの場合、レジスト開口部Ｒ１Ｂを個々の配線溝２２Ｂに対応させて形成するような構成では、位置合わせが困難になる場合があり、生産性を勘案すると、図４Ｄのようにレジスト窓Ｒ１Ｂを前記領域Ｂ全体にわたって形成した方が好ましい。
【００３７】
さらに図４Ｅに示すように、前記レジスト膜Ｒ１をマスクに再びＣｕの電解メッキを行い、前記領域Bにおいて前記配線溝２２BをＣｕ層２５Ｂにより充填する。
【００３８】
図４Ｅの電解メッキ工程では、同時に領域Ａにおいて前記Ｃｕ層２５Ａの膜厚の増大が発生する。しかし本実施形態の場合、前記配線溝２２Ｂのアスペクト比が約１で、オーバープレートが発生する目安である１／５を大きく上回っているため、このようにして形成されたＣｕ層２５Ｂは、前記Ｃｕ層２５Ａの場合のメッキ速度よりも早いメッキ速度で前記配線溝２２Ｂを充填する。このため図４Ｅにおける電解メッキ処理のメッキ時間を調整することにより、前記溝部２２ＡにおけるＣｕ層２５Ａの厚さと前記溝部２２ＢにおけるＣｕ層２５Ｂの厚さとをほぼ等しくすることが可能となる。
【００３９】
次に図４Ｆに示すようにレジスト膜Ｒ１を除去し、さらにこうして得られた図４Ｆの構造に対して化学機械研磨を、前記絶縁膜２２の表面が露出するまで行うことにより、図４Ｇに示すように配線溝２２Ａがバリアメタル膜２３を介してＣｕ層２５Ａで充填され、配線溝２２Ｂがバリアメタル膜２３を介してＣｕ層２５Ｂで充填され、Ｃｕ層２５ＡおよびＣｕ層２５Ｂが、前記絶縁膜２２の表面に一致する平坦化面を有する配線構造を得ることができる。
【００４０】
図４Ｆの構造において例えば前記Ｃｕ層２５Ａは例えば太幅配線や大径ビア、ランド、パッドなど、縦／横比が１／５以下の幅広導電パタ―ンを構成し、前記Ｃｕ層２５Ｂは縦／横比が１／５を超える配線パタ―ンを構成する。
【００４１】
本実施形態では、このように異なった縦／横比を有するＣｕ層２５ＡとＣｕ層２５Ｂが同じ絶縁膜中に別々に形成されるため、これらを同時に電解メッキにより形成した場合に生じるオーバ―プレートとアンダープレートの問題を回避することができる。また領域Ａにおける配線層２５Ａにディッシングの問題の発生を除去、抑制あるいは軽減することができる。
【００４２】
また本実施形態ではディッシングの問題を解消できるため、前記Ｃｕ層２５Ａおよび２５Ｂを従来のように厚く形成する必要がなく、このため従来問題であった長時間にわたる化学機械研磨に伴う生産性の低下の問題およびスラリや金属の不必要な消費の問題を解消することができる。
【００４３】
なお図４Ｆの段階において化学機械研磨は、Ｃｕ層２５Ａの縁に形成された突出部２５ａから開始され、このような突出部５２ａは直ちに研磨により除去されるため、このような突出部２５ａが形成されていても、図４Ｆにおける化学機械研磨処理には障害とならない。
【００４４】
本実施形態は、同一の絶縁膜２２上に幅の異なる三種類以上の配線パタ―ンが形成される場合にも容易に拡張することができる。
【００４５】
例えば前記絶縁膜２２上に、前記領域ＡおよびＢの配線溝２２Ａ，２２Ｂに加えて、さらに微細な配線溝２２Ｃが領域Ｃに形成されている場合、図５Ａに示すようにまずレジスト開口窓Ｒ１ＡにおいてＣｕ層２５Ａの電解メッキを行った後、図５Ｂに示すようにレジスト開口窓Ｒ１ＢにおいてＣｕ層２５Ｂの電解メッキを行い、さらに図５Ｃに示すように前記領域Ｃに対応してレジスト開口窓Ｒ１Ｃを形成し、前記配線溝２２Ｃを露出する。さらに前記レジスト開口窓Ｒ１ＣにおいてＣｕ層２５Ｃの電解メッキを行い、前記配線溝２２Ｃを前記Ｃｕ層２５Ｃにより充填する。ただし図５Ａ〜図５Ｃ中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００４６】
このように、同一のレジスト膜を使う場合、配線溝の幅の大きい方、あるいはアスペクト比の小さい方から順々にＣｕ層の電解メッキを行うことにより、先に図２で説明したオーバープレートおよびアンダープレートの問題の発生を回避することが可能となる。
【００４７】
なお本実施形態において、例えば図５Ａ、図５Ｂおよび図５Ｃの状態において、それぞれ異なるレジスト膜を使うように構成することも可能である。この場合には、例えば図５Ｂの状態においてレジスト窓Ｒ１Ａがレジスト膜中に形成されることがなく、レジスト膜中にはレジスト窓Ｒ１Ｂのみが形成される。また図５Ｃの状態においてはレジスト窓Ｒ１ＡおよびＲ１Ｂがレジスト膜中に形成されることがなく、レジスト膜中にはレジスト窓Ｒ１Ｃのみが形成される。このように異なった配線幅あるいはアスペクト比の配線溝に対し異なったレジスト膜を使う場合には、Ｃｕ層の電解メッキは必ずしもアスペクト比の低い方から順々に行う必要ななく、任意の順序でおこなってよい。
【００４８】
［第２の実施形態］
次に第２の実施形態を、図６Ａ〜６Ｈの断面図を参照しながら説明する。
【００４９】
図６Ａを参照するに、樹脂、ガラスあるいはシリコンなどよりなる基板４１上には樹脂やシリコン酸化膜などの絶縁膜２２が形成されており、前記絶縁膜４２中には第１の領域Ａに、縦／横比が１／５以下の第１の配線溝４２Ａが、また第２の領域Ｂには、縦／横比が１／５を超える第２の配線溝４２Ｂが形成されている。
【００５０】
例えば前記第１の配線溝４２Ａは１μmの深さと５μmの幅を有し、縦／横比が１／５となっている。また前記第２の配線溝４２Ｂは例えば１μｍの深さと２μｍの幅を有し、２μｍピッチで繰り返されて前記領域Ｂにおいてラインアンドスペースパターンを形成している。
【００５１】
図示の例では、前記領域Ｂの幅（繰り返し方向への長さ）は２００μｍであり、また配線溝４２Ａおよび４２Ｂの延在方向への長さは１．５ｍｍとしているが、本発明はこのような特定の構成に限定されるものではない。前記配線溝４２Ａの縦／横比は１／５であり、１／５以下であるため、また前記配線溝４２Ｂの縦／横比が１／１であり、１／５を超えるため、このような配線溝を電解メッキによりＣｕで充填した場合には、先に図２，図３で説明したように領域Ａにおいてアンダープレートが、また領域Ｂにおいてオーバープレートが発生する。
【００５２】
図６Ａの状態では、前記絶縁膜４２上に前記配線溝４２Ａおよび４２Ｂを覆ってＴｉあるいはＴａなどの高融点金属、あるいはＴａＮやＴｉＮのような導電性窒化膜、あるいはそれらの積層膜よりなるバリアメタル膜４３が５ｎｍ〜５０ｎｍの厚さ（良:１０〜２５ｎｍ）に、典型的にはスパッタ法やＣＶＤ法により形成されており、前記バリアメタル膜４３上にはＣｕシード層４４が１０ｎｍ〜２００ｎｍの厚さ（良：５０〜１００ｎｍ）に、典型的にはスパッタ法や無電解メッキ法により形成されている。
【００５３】
次に図６Ｂに示すように、前記図６Ａの構造上にレジスト膜Ｒ１が前記配線溝４２Ａ，４２Ｂを充填するように形成され、さらに前記レジスト膜Ｒ１中には、前記領域Ａにおいて前記配線溝４２Ａを露出するレジスト開口部Ｒ１Ａが形成される。ここで前記レジスト開口部Ｒ１Ａは、露光マスクの位置ずれを勘案して、前記配線溝４２Ａの形成領域Ａより１０％程度大きく形成しておくのが好ましい。
【００５４】
図示は省略するが、本実施形態においても、以後の電解メッキ工程のため、前記Ｃｕシード層４４は前記基板４１の外周部において通電できるように露出されているのが好ましい。電解メッキ工程において、前記Ｃｕシード層４４に、前記レジスト膜Ｒ１を貫通して電極がコンタクトする構成を使う場合には、このようなＣｕシード層４４の基板外周部での露出部の形成は省略できる。
【００５５】
次に図６Ｃに示すように、前記図６Ｂの構造をＣｕメッキ浴に浸漬し、前記Ｃｕシード層４４に通電することにより、前記領域Ａにおいては、前記レジスト膜Ｒ１をマスクに、第１のＣｕ層４５Ａが前記配線溝４２Ａを充填して形成される。配線溝４２Ａは１／５以下の縦／横比を有するため、先に図２，３で説明したように、微細な配線溝を同時に充填するような場合には、前記微細な配線溝にオーバープレートが発生しやすいが、図６Ｃの場合には、微細な配線溝４２Ｂはレジスト膜Ｒ１で覆われていて、Ｃｕ層の充填は生じないため、このようなオーバープレートの問題は生じない。
【００５６】
図６Ｃの段階では、前記Ｃｕ層４５Ａはその周辺部４５ａにおいて絶縁膜４２の上面にＣｕ層の堆積が生じるため盛り上がるが、前記配線溝４２Ａを充填する主部４５ｂにおいては、前記Ｃｕ配線パタ―ン４５Ａの上面が前記絶縁膜４５の上面に一致する厚さに形成されるのが好ましい。
【００５７】
次に本実施形態では図６Ｄに示すように、前記Ｃｕ層４５Ａ上に、前記レジスト膜Ｒ１をマスクに、後で行われる前記Ｃｕ層４５Ａの化学機械研磨の際に前記Ｃｕ層４５Ａに対し選択比がとれるような導電性材料よりなる研磨ストッパ膜４６Ａを形成する。前記研磨ストッパ膜４６Ａを無電解メッキで形成する場合には、例えばＣｏＷＰやＮｉＰ、Ａｕ、Ａｇなど前記研磨ストッパ４６Ａの材料として使うことができる。また前記研磨ストッパ膜４６ＡをＣＶＤで形成する場合には、例えばＴｉ，Ｔａ，Ｗなどを使うことができる。
【００５８】
前記研磨ストッパ４６Ａは、例えば１０ｎｍ〜２００ｎｍ程度（良：２０〜１００ｎｍ）の膜厚に形成される。
【００５９】
次に図６Ｅに示すように、前記領域Ａはそのままに、領域Ｂにおいて前記レジスト膜Ｒ１中に、前記配線溝４２Ｂを露出するレジスト開口部Ｒ１Ｂを形成する。ここでも露光マスクの位置ずれを勘案して、前記レジスト開口部Ｒ１Ｂは前記領域Ｂより１０％程度大きく形成しておくのが好ましい。
【００６０】
さらに図６Ｆに示すように、前記レジスト膜Ｒ１をマスクに再びＣｕの電解メッキを行い、前記領域Ｂにおいて前記配線溝４２ＢをＣｕ層４５Ｂにより充填する。
【００６１】
先にも述べたように本実施形態では前記領域Ａにおいて前記Ｃｕ層４５Ａは前記研磨ストッパ４６Ａにより覆われているが、特に前記研磨ストッパ４６ＡがＴｉやＴａ，Ｗなどよりなる場合には、図６Ｆの電解メッキ工程において、その上にさらなるＣｕの堆積が生じることがない。
【００６２】
前記配線溝４２Ｂの縦／横比は約１であり、オーバープレートが発生する目安である１／５を大きく上回っているため、このようにして形成されたＣｕ層４５Ｂは、前記配線溝４２Ｂを速やかに充填する。このため図６Ｆにおける電解メッキ処理のメッキ時間を調整することにより、前記溝部４２ＡにおけるＣｕ層４５Ａの厚さと前記溝部４２ＢにおけるＣｕ層４５Ｂの厚さとをほぼ等しくすることが可能となる。
【００６３】
次に図６Ｇに示すように前記レジスト膜Ｒ１を除去し、さらに化学機械研磨を、前記絶縁膜４２の表面が露出するまで行うことにより、図６Ｈに示すように配線溝４２Ａがバリアメタル膜４３を介してＣｕ層４５Ａで充填され、配線溝４２Ｂがバリアメタル膜４３を介してＣｕ層４５Ｂで充填され、Ｃｕ層４５ＡおよびＣｕ層４５Ｂが、前記絶縁膜４２の表面に一致する平坦化面を有する配線構造を得ることができる。
【００６４】
なお図６Ｈの構造では、前記Ｃｕ層４５Ａの突出縁部４５ａが優先的に研磨される結果、前記研磨ストッパ４６Ａは前記Ｃｕ層４５Ａの縁に残ることはなく、前記Ｃｕ層４５Ａの表面が前記研磨ストッパ４６Ａの周囲に環状に露出される。
【００６５】
本実施形態でも、前記Ｃｕ層４５ＡとＣｕ層４５Ｂが別々に形成されるため、これらを同時に形成した場合に生じるオーバ―プレートとアンダープレートの発生の問題を回避することができ、また前記Ｃｕ層４５Ａの表面に研磨ストッパ４６Ａが、特に研磨されやすくディッシング発生の原因となりやすい中央部を覆って形成されているため、図６Ｈの工程において化学機械研磨を行っても領域ＡにおけるＣｕ層４５Ａへのディッシングの発生を確実に阻止することができる。
【００６６】
本実施形態ではディッシングの問題を確実に解消できるため、前記Ｃｕ層４５Ａおよび４５Ｂを従来のように厚く形成する必要がなく、このため従来問題であった長時間にわたる化学機械研磨に伴う生産性の低下の問題およびスラリや金属の不必要な消費の問題を解消することができる。
【００６７】
本実施形態においても図６Ｇの段階において化学機械研磨は、前記Ｃｕ層４５Ａの縁に形成された突出部４５ａから開始され、このような突出部４５ａは直ちに研磨により除去されるため、このような突出部４５ａが形成されていても、図６Ｇにおける化学機械研磨処理には障害とならない。
【００６８】
［第３の実施形態］
次に第３の実施形態を、図６Ａ〜６Ｈの断面図を参照しながら説明する。
【００６９】
図７Ａを参照するに、樹脂、ガラスあるいはシリコンなどよりなる基板６１上には樹脂やシリコン酸化膜などの絶縁膜６２が形成されており、前記絶縁膜６２中には第１の領域Ａに、縦／横比が１／５以下の第１の配線溝６２Ａが、また第２の領域Ｂには、縦／横比が１／５を超える第２の配線溝４２Ｂが形成されている。
【００７０】
例えば前記第１の配線溝６２Ａは１μmの深さと７μmの幅を有し、縦／横比が１／７となっている。また前記第２の配線溝６２Ｂは例えば０．５μｍの深さと０．５μｍの幅を有し、０．５μｍピッチで繰り返されて前記領域Ｂにおいてラインアンドスペースパターンを形成している。
【００７１】
図示の例では、前記領域Ｂの幅（繰り返し方向への長さ）は２００μｍであり、また配線溝６２Ａおよび６２Ｂの延在方向への長さは１．５ｍｍとしているが、本発明はこのような特定の構成に限定されるものではない。前記配線溝６２Ａの縦／横比は１／７であり、１／５以下であるため、また前記配線溝６２Ｂの縦／横比が１／１であり、１／５を超えるため、このような配線溝を電解メッキによりＣｕで充填した場合には、先に図２，図３で説明したように領域Ａにおいてアンダープレートが、また領域Ｂにおいてオーバープレートが発生する。
【００７２】
図７Ａの状態では、前記絶縁膜６２上に前記配線溝６２Ａおよび６２Ｂを覆ってＴｉあるいはＴａなどの高融点金属、あるいはＴａＮやＴｉＮのような導電性窒化膜、あるいはそれらの積層膜よりなるバリアメタル膜６３が５ｎｍ〜５０ｎｍの厚さ（良：１０〜２５ｎｍ）に、典型的にはスパッタ法やＣＶＤ法により形成されており、前記バリアメタル膜６３上にはＣｕシード層６４が１０ｎｍ〜２００ｎｍの厚さ（良：５０〜１００ｎｍ）に、典型的にはスパッタ法や無電解メッキ法により形成されている。
【００７３】
次に図７Ｂに示すように、前記図７Ａの構造上にレジスト膜Ｒ１が前記配線溝６２Ａ，６２Ｂを充填するように形成され、さらに前記レジスト膜Ｒ１中には、前記領域Ａにおいて前記配線溝６２Ａを露出するレジスト開口部Ｒ１Ａが形成される。ここで前記レジスト開口部Ｒ１Ａは、露光マスクの位置ずれを勘案して、前記配線溝６２Ａの形成領域Ａより１０％程度大きく形成しておくのが好ましい。
【００７４】
図示は省略するが、本実施形態においても、以後の電解メッキ工程のため、前記Ｃｕシード層６４は前記基板６１の外周部において通電できるように露出されているのが好ましい。電解メッキ工程において、前記Ｃｕシード層６４に、前記レジスト膜Ｒ１を貫通して電極がコンタクトする構成を使う場合には、このようなＣｕシード層６４の基板外周部での露出部の形成は省略できる。
【００７５】
次に図７Ｃに示すように、前記図７Ｂの構造をＣｕメッキ浴に浸漬し、前記Ｃｕシード層６４に通電することにより、前記領域Ａにおいては、前記レジスト膜Ｒ１をマスクに、第１のＣｕ層６５Ａが前記配線溝６２Ａを充填して形成される。配線溝６２Ａは１／５以下の縦／横比を有するため、先に図２，３で説明したように、微細な配線溝を同時に充填するような場合には、前記微細な配線溝にオーバープレートが発生しやすいが、図７Ｃの場合には、微細な配線溝６２Ｂはレジスト膜Ｒ１で覆われていて、Ｃｕ層の充填は生じないため、このようなオーバープレートの問題は生じない。
【００７６】
図７Ｃの段階では、前記Ｃｕ層６５Ａはその周辺部６５ａにおいて絶縁膜６２の上面にＣｕ層の堆積が生じるため盛り上がるが、前記配線溝６２Ａを充填する主部６５ｂにおいては、前記Ｃｕ配線パタ―ン６５Ａの上面が前記絶縁膜６５の上面に一致する厚さに形成されるのが好ましい。
【００７７】
次に本実施形態では図７Ｄに示すように、図７Ｃの構造状に、前記領域Ａにおいては前記Ｃｕ層６５Ａを覆って、また前記レジスト膜Ｒ１を覆って、後で行われる前記Ｃｕ層４５Ａの化学機械研磨の際に前記Ｃｕ層４５Ａに対し選択比がとれるような導電性材料よりなる研磨ストッパ膜６６を、スパッタ法により形成する。前記研磨ストッパ膜６６としては、例えばＣｏＷＰやＮｉＰ、Ａｕ、Ａｇや、Ｔｉ，Ｔａ，Ｗなどを使うことができる。
【００７８】
前記研磨ストッパ膜６６は、例えば１０ｎｍ〜２００ｎｍ程度（良：２０〜１００ｎｍ）の膜厚に形成される。
【００７９】
図７Ｄにおいて前記研磨ストッパ膜６６はレジスト膜Ｒ１を覆ってしまうため、この状態ではレジスト膜Ｒ１を露光して領域Ｂを露出するレジスト開口部を形成することはできない。このため本実施形態では次に図７Ｅに示すように、前記レジスト膜Ｒ１全体を、その上の研磨ストッパ膜６６と共にリフトオフし、除去する。その際、先の図７Ｂの工程において前記レジスト窓Ｒ１Ａを垂直な側壁面、あるいは逆テーパ構造を形成する側壁面で画定されるように形成しておけば、図７Ｄの工程においてレジスト窓Ｒ１Ａの側壁面に形成される研磨ストッパ膜６６の膜厚が非常に薄くなり、図７Ｅの工程で簡単にリフトオフされ、図７Ｅの構造が得られる。
【００８０】
次に図７Ｆに示すように、前記図７Ｅの構造上にＣｕの電解メッキを行い、前記領域Bにおいて前記配線溝４２BをＣｕ層４５Ｂにより充填する。
【００８１】
先にも述べたように本実施形態では前記領域Ａにおいて前記Ｃｕ層４５Ａは前記研磨ストッパ４６Ａにより覆われているが、特に前記研磨ストッパ４６ＡがＴｉやＴａ，Ｗなどよりなる場合には、図７Ｆの電解メッキ工程において、その上にさらなるＣｕの堆積が生じることがない。
【００８２】
前記配線溝６２Ｂの縦／横比は１であり、オーバープレートが発生する目安である１／５を大きく上回っているため、このようにして形成されたＣｕ層６５Ｂは、前記配線溝４２Ｂを速やかに充填する。このため図７Ｆにおける電解メッキ処理のメッキ時間を調整することにより、前記Ｃｕ層６５Ｂが配線溝６２Ｂを充填するだけで、前記溝部６２Ｂ以外の部分にはＣｕ層の実質的な堆積が生じないように、電解メッキ処理を実行することが可能である。
【００８３】
次に図７Ｇに示すように、前記図７Ｆの構造に対して化学機械研磨を、前記絶縁膜４２の表面が露出するまで行うことにより、配線溝６２Ａがバリアメタル膜６３を介してＣｕ層６５Ａで充填され、配線溝６２Ｂがバリアメタル膜６３を介してＣｕ層６５Ｂで充填され、Ｃｕ層６５ＡおよびＣｕ層６５Ｂが、前記絶縁膜６２の表面に一致する平坦化面を有する配線構造を得ることができる。
【００８４】
なお図７Ｇの構造では、前記Ｃｕ層６５Ａの突出縁部６５ａが優先的に研磨される結果、前記研磨ストッパ膜６６は前記Ｃｕ層６５Ａの縁に残ることはなく、前記Ｃｕ層６５Ａの表面が研磨ストッパ膜６６の周囲に環状に露出される。
【００８５】
本実施形態でも、前記Ｃｕ層６５ＡとＣｕ層６５Ｂが別々に形成されるため、これらを同時に形成した場合に生じるオーバ―プレートとアンダープレートの発生の問題を回避することができ、また前記Ｃｕ層６５Ａの表面に研磨ストッパ膜６６が、特に研磨されやすくディッシング発生の原因となりやすい中央部を覆って形成されているため、図７Ｈの工程において化学機械研磨を行っても領域ＡにおけるＣｕ層６５Ａへのディッシングの発生を確実に阻止することができる。
【００８６】
本実施形態においてもディッシングの問題を確実に解消できるため、前記Ｃｕ層６５Ａおよび６５Ｂを従来のように厚く形成する必要がなく、このため従来問題であった長時間にわたる化学機械研磨に伴う生産性の低下の問題およびスラリや金属の不必要な消費の問題を解消することができる。
【００８７】
本実施形態においても図７Ｇの段階において化学機械研磨は、前記Ｃｕ層６５Ａの縁に形成された突出部６５ａから開始され、このような突出部６５ａは直ちに研磨により除去されるため、このような突出部６５ａが形成されていても、図７Ｇにおける化学機械研磨処理には障害とならない。
【実施例】
【００８８】
次に、前記第１の実施形態に対応する実施例１、第２の実施形態に対応する実施例２Ａおよび２Ｂ、第３の実施形態に対応する実施例３、さらに図１Ａ〜１Ｄのプロセスに対応する比較例について、実際にＣｕ層の電解メッキおよび化学機械研磨を行い、化学機械研磨前におけるフィールド部のＣｕ層膜厚およびアンダープレート量、さらに化学機械研磨後におけるディッシング量について測定した結果について説明する。
【００８９】
ここでフィールド部とは、図８Ａに示すように例えば図４Ａ〜４Ｇの実施形態では絶縁膜２２のうち、配線溝２２Ａと配線溝２２Ｂの間の平坦な部分を意味しており、アンダープレート量は、前記領域Ａに形成されたＣｕ層２５Ａの表面の、前記フィールド部におけるＣｕ層表面に対する凹みの深さを意味している。またディッシング量とは、図８Ｂに示すように、前記領域Ａにおける前記Ｃｕ層２５Ａの、化学機械研磨後の絶縁膜２３表面に対する凹みの深さを意味している。なお図８Ａ，図８Ｂではその各部に、前記図２，図３に対応する参照符号を付しているが、図８Ａ，図８Ｂの説明は、第２、第３の実施形態についても同様に成立する。すなわち絶縁膜ないし基板１０は図４Ａ〜図４Ｇの基板２１、あるいは図６Ａ〜６Ｈの基板４１、あるいは図７Ａ〜図７Ｈの基板６１にも対応し、絶縁膜１２は図４Ａ〜図４Ｇの絶縁膜２２、あるいは図６Ａ〜６Ｈの絶縁膜４２、あるいは図７Ａ〜図７Ｈの絶縁膜６２にも対応し、前記領域Ａに形成されるＣｕ層１５Ａは図４Ａ〜図４ＧのＣｕ層２５Ａ、あるいは図６Ａ〜６ＨのＣｕ層４５Ａ、あるいは図７Ａ〜図７ＨのＣｕ層６５Ａにも対応し、前記領域Ｂに形成されるＣｕ層１５Ｂは図４Ａ〜図４ＧのＣｕ層２５Ｂ、あるいは図６Ａ〜６ＨのＣｕ層４５Ｂ、あるいは図７Ａ〜図７ＨのＣｕ層６５Ｂにも対応する。また図８Ａ，図８Ｂでは、絶縁膜１２の下に、図１Ａ〜図１Ｆの従来例に対応して、下層絶縁膜１０ないし基板を示している。
【００９０】
以下の実施例１〜３および比較例では、前記絶縁膜１２を前記下層絶縁膜１０上において１．５μmの厚さに形成し、前記配線溝１５Ａ，２５Ａ，４５Ａ，５５Ａを１．５μｍの深さと１０μｍの幅で形成し、前記配線溝１５Ｂ，２５Ｂ，４５Ｂ，５５Ｂを１．５μｍの深さと１０μｍの幅で形成している。また前記領域Ｂは２００μｍの幅にわたっており、領域Ｂにおいて前記Ｃｕ層２５Ｂは１００回繰り返し形成されている。また領域Ａおよび領域Ｂは奥行き方向に１．５ｍｍの長さにわたり形成されている。
【００９１】
【表１】
2011258839.tif 000003
【００９２】
表１は、各実施例の実験条件をまとめて示す。
【００９３】
表１において項目（１）の「１０μｍ配線部」は、１０μｍ配線部、すなわち領域ＡにおいてＣｕの電解メッキを行う際にレジスト膜を使うか否か、またそのレジスト膜がパターニングがされるか否かを示しており、項目（２）の「フィールド部への電解メッキ」は、図８Ａに示すようなフィールド部における電解メッキ膜の厚さを示しており、項目（３）の「１０μｍ配線上へのメタル成膜」は、領域ＡにおけるＣｕ層上への研磨ストッパとなる金属膜の成膜の有無、および金属膜の種類、さらに成膜方法を示している。さらに項目（４）の「レジスト剥離」は領域ＡにおけるＣｕの電解メッキの後、領域Ｂにおける電解メッキの実行前にレジスト膜の剥離が行われるか否かを示しており、項目（５）の「微細配線部」は、微細配線部、すなわち領域ＢにおいてＣｕの電解メッキを行う際にレジストマスクが使われるか否か、またレジストマスクにレジスト窓を形成するパターニングがなされるか否かを示しており、項目（６）の「フィールド部への電解メッキ」は、領域ＢへのＣｕの電解メッキの際に、フィールド部で生じる電解メッキ膜の厚さを示しており、項目（７）の「レジスト剥離」は、前記領域ＢへのＣｕの電解メッキの後、マスクとして使われたレジスト膜の剥離がなされるか否かを示しており、項目（８）の「フィールド部へのＣＭＰ」は、フィールド部における化学機械研磨量を示している。
【００９４】
例えば表１の「比較例」では１０μｍ配線部（領域Ａ）におけるＣｕ電解メッキでも微細配線部（領域Ｂ）におけるＣｕ電解メッキでも、レジストマスクは使われることがなく、項目（１）の「レジスト」の欄、および項目（５）の「レジスト」の欄が「無し」になっている。またこれに伴って、レジストのパターニングや剥離などもなく、項目（４）および項目（７）において「レジスト剥離」の欄が「−」（該当なし）となっている。またＣｕ電解メッキがレジストマスクなしに実行されるため、上記「比較例」では項目（２）の「フィールド部への電解メッキ」の欄が「５μｍ」となっており、フィールド部に厚さが５μｍのＣｕの成膜が生じていることを示している。上記「比較例」では、Ｃｕ電解メッキは領域Ａにおいても領域Ｂにおいても一括して実行されるため、項目（６）においては、重複を避けるべく、フィールド部でのＣｕ電解メッキ膜の厚さについては、改めて記載していない。また「比較例」では、項目（８）において「フィールド部のＣＭＰ」が「５μｍ」となっているように、このフィールド部において、厚さが５μｍの電解メッキ膜が化学機械研磨により除去される。
【００９５】
一方表１の「実施例１」では、図４Ｂ，図４Ｃに示すように前記領域ＡにおけるＣｕ層２５Ａの電解メッキの際にはレジスト膜Ｒ１が使われ、かつレジスト膜Ｒ１にはレジスト窓Ｒ１Ａがパターニングされる。このため項目（１）の「レジスト」および「パターニング」の欄は、いずれも「有り」となっている。また「実施例１」では、図４Ｃの電解メッキ工程においてフィールド部はレジスト膜Ｒ１で覆われているため電解メッキがなされることはなく、項目（２）は「０μｍ」となっている。また「実施例１」では研磨ストッパが形成されることがなく、このため項目「３」において「メタル種」は「無し」に、「成膜方法」は「−」（該当なし）となっている。また「実施例１」では、領域Ａにおける電解メッキも領域Ｂにおける電解メッキも、同じレジスト膜Ｒ１を使って行われるので、項目（４）のレジスト剥離は、「−」（該当なし）となっている。さらに「実施例１」では領域ＢにおけるＣｕの電解メッキが、レジスト膜Ｒ１中のレジスト開口部Ｒ１Ｂにおいて行われるため、項目（５）の「レジスト」の欄は「有り」となっており、「パターニング」の欄も「有り」となっている。また「実施例１」ではフィールド部はレジスト膜Ｒ１で覆われるため、フィールド部への電解メッキは生じることがなく、項目（６）は０μｍとなっており、領域Ｂでの電解メッキの後、図４Ｆの工程でレジスト膜Ｒ１が剥離されるので、項目（７）の「レジスト剥離」は「有り」となっている。さらに図４Ｇの化学機械研磨工程では、フィールド部に１００ｎｍの厚さで形成されたＣｕシード層２４が、その下のバリアメタル膜２３共々除去されるため、項目（８）は「０．１μｍ」となっている。このなかには、上記バリアメタル膜の研磨分も含まれている。
【００９６】
表１の「実施例２Ａ」は、先の「実施例１」と同様であるが、図６Ｄにおいて研磨ストッパ４６ＡとしてＣＶＤ法により形成されたＴｉ膜が使われるのに対応して、項目（３）の「メタル種」の欄が「Ｔｉ」となっており、「成膜方法」の欄が「ＣＶＤ」となっている。
【００９７】
また表１の「実施例２Ｂ」も、先の「実施例２Ａ」と同様であるが、前記研磨ストッパ４６Ａとして無電解メッキで形成されたＡｕ膜が使われるのに対応して、項目（３）の「メタル種」の欄が「Ａｕ」となっており、「成膜方法」の欄が「無電解メッキ」となっている。
【００９８】
表１の「実施例３」は先の図７Ａ〜図７Ｈの第３の実施形態に対応しており、図７Ｂ，図７Ｃの工程においてレジスト膜Ｒ１をマスクに領域ＡにおいてＣｕの電解メッキを行い、Ｃｕ層６５Ａを形成した後、図７Ｄの工程で研磨ストッパとなる金属膜６６をスパッタにより形成し、次いで図７Ｅの工程において前記レジスト膜Ｒ１をその上の金属膜６６共々、リフトオフする。さらに図７Ｆの工程でレジスト膜なしにＣｕの電解メッキを行って、領域Ｂにおいて配線溝６２ＢをＣｕ層６５Ｂで充填する。その際、電解メッキは前記配線溝６２ＢがＣｕ層６５Ｂで充填された時点で停止される。最後に図７Ｈの工程において前記フィールド部のＣｕ層が化学機械研磨により除去され、平坦化された配線構造が得られる。
【００９９】
このため表１において項目（１）の「レジスト」および「パターニング」の欄は、先の実施例１や実施例２Ａ，２Ｂと同じく「有り」になっており、また項目（３）において「メタル膜」の欄は「Ｔｉ」となっており、「成膜方法」の欄は「スパッタ」となっている。さらに実施例３では図７Ｅの工程でレジスト膜Ｒ１がリフトオフされるため項目（４）の「レジスト剥離」が「有り」となっており、一方図７Ｆにおける領域Ｂでの電解メッキはレジスト膜なしに行われるため項目（５）の「レジスト」の欄は「無し」、「パターニング」の欄も「無し」となっている。さらに実施例３では領域Ｂにおいて配線溝６２Ｂを充填する電解メッキがレジストマスクなしで行われるため、フィールド部に多少のＣｕの堆積が発生し、項目（６）の「フィールド部への電解メッキ」の欄が「０．３μｍ」となっている。実施例３では、このように領域Ｂへの電解メッキはレジストマスクなしで行われるため、項目（７）の「レジスト剥離」の欄は「−」（該当なし）である。さらに図７Ｈの工程ではフィールド領域上に形成されたＣｕ電解メッキ膜が、その下のＣｕシード層４４およびバリアメタル膜とともに除去されるため、研磨量が「０．４μｍ」となっている。
【０１００】
表２は、このようにして行われた実験についての評価を示す。
【０１０１】
【表２】
2011258839.tif 000004
【０１０２】
表２を参照するに、「比較例」では化学機械研磨前、すなわち図８Ａの状態における「フィールド膜厚」が５．１０μｍでアンダープレート量が−３．００μｍであったのに対し、化学機械研磨後、すなわち図８Ｂの状態では、１０μｍ配線部におけるディッシング量が０．５２μｍとなっているのがわかる。
【０１０３】
これに対し「実施例１」では、化学機械研磨前、すなわち図８Ａの状態における「フィールド膜厚」が、図４Ａ〜図４Ｅの工程におけるレジスト膜Ｒ１の使用の結果、Ｃｕシード層４４の膜厚に対応する０．１０μｍの値まで減少し、アンダープレート量も０．３０μｍに減少しており、化学機械研磨後、すなわち図８Ｂの状態では、１０μｍ配線部におけるディッシング量が０．１８μｍまで減少しているのがわかる。
【０１０４】
また「実施例２Ａ」では化学機械研磨前、すなわち図８Ａの状態における「フィールド膜厚」が、やはり０．１０μｍに減少し、アンダープレート量も０．３０μｍに減少しており、化学機械研磨後、すなわち図８Ｂの状態では、１０μｍ配線部におけるディッシング量が０．０１μｍまで、すなわちほとんどゼロまで減少しているのがわかる。「実施例２Ｂ」も同様である。
【０１０５】
さらに「実施例３」では、「フィールド膜厚」が０．４０μｍでアンダープレート量が０．０１μｍとなっているが、この場合でもディッシング量は０．０１μｍまで減少しているのがわかる。
【０１０６】
図９は、前記表２の結果を視覚的にまとめたグラフである。図中、縦軸はフィールド膜厚、あるいはアンダープレート量、あるいはディッシング量を示している。
【０１０７】
図９を参照するに、「比較例」の場合にはフィールド膜厚、アンダープレート量およびディッシング量のいずれもが大きく、これは、領域Ａと領域Ｂに同時にＣｕの電解メッキをおこなった場合に現れる典型的な問題点を示している。
【０１０８】
これに対し「実施例１」、「実施例２Ａ」、「実施例２Ｂ」はいずれもレジスト膜を使い、領域Ａと領域Ｂに別々に最適なＣｕの電解メッキをおこなっており、フィールド膜厚を、もとからあった厚さが１００ｎｍのＣｕシード層の分だけの寄与にまで抑制でき、また特に研磨ストッパ４６Ａを形成する実施例２Ａ、実施例２Ｂでは、ディッシング量を実質的にゼロにすることができる。また「実施例３」では、フィールド膜厚が多少増大するが、アンダープレート量をほとんどゼロにすることができ、さらにディッシング量を、研磨ストッパ膜６６を形成することにより、実施例２Ａあるいは２Ｂと同様に、ほとんどゼロに抑制することが可能である。
【０１０９】
なお上記実施例２Ａにおいて、レジスト膜上へのＴｉ膜のＣＶＤによる成膜は、原料としてＴｉＣｌ4、ＴＤＭＡＴ（テトラキスジメチルアミノチタン）、ＴＤＥＡＴ（テトラキスジエチルアミノチタン）を使い、３００〜５００℃の温度でプラズマにより反応を促進しながら２０〜３００秒間（膜厚による）おこなっている。
【０１１０】
［第４の実施形態」
図１０は、第４の実施形態による多層配線基板８０の例を示す断面図である。ただし図１０中、先の実施形態で説明した部分には対応する参照符号を付し、説明を省略する。
【０１１１】
図１０を参照するに、多層配線基板８０は、先に説明した図６Ｈの配線構造を含んでおり、前記図６Ｈの絶縁膜４２上に、ＳｉＣよりなるキャップ膜８１が前記Ｃｕ配線４５Ａを、前記研磨ストッパ４６Ａを介して覆うように、またＣｕ配線４５Ｂを覆うように形成されており、前記ＳｉＣキャップ膜８１上には次の層間絶縁膜８２が形成されている。
【０１１２】
前記層間絶縁膜８２中には、前記領域Ａに対応して配線溝および前記研磨ストッパ膜４６Ａを露出するビアホールが形成されており、前記配線溝およびビアホールは、Ｃｕ層８５Ａにより充填される。これにより、前記Ｃｕ層８５Ａがよりなる配線パタ―ンとＣｕ層４５Ａよりなる配線パタ―ンが、電気的に接続される。
【０１１３】
図示の例では前記Ｃｕ層８５Ａも、その表面に、周辺部分を除き、研磨ストッパ膜４６Ａと同様な研磨ストッパ膜８６Ａを担持しており、前記研磨ストッパ膜８６Ａは、前記層間絶縁膜８２上に形成された次のＳｉＣキャップ膜８７により覆われている。
【０１１４】
このような構造では、図１１（Ａ）に拡大して示すように、前記Ｃｕ層８５Ａが形成するビアプラグの先端が、ＣｏＷＰ，ＮｉＰ，Ａｕ，Ａｇ，Ｔｉ，Ｔａ，Ｗなどよりなる研磨ストッパ膜４６Ａにコンタクトしているが、このような構造では前記ビアプラグに応力が印加された場合でも、応力は図中に黒い矢印で示すように、研磨ストッパ膜４６Ａに沿って分散し、その結果、応力マイグレーションが生じても、形成されたボイドが前記研磨ストッパ膜４６Ａの下において分散する。これにより、このような研磨ストッパ膜４６Ａを形成しなかった、図１２（Ａ），（Ｂ）に示す仮想的な場合において生じると予期される、ストレスマイグレーションによるビアプラグ直下の領域へのボイドの集中が抑制され、断線の発生を効果的に抑制することができる。
【０１１５】
また図１０の多層配線基板８０において、前記Ｃｕ層８５ＡによるビアプラグとＣｕ層４５Ａとの間の接触抵抗を特に低減したい場合には、前記研磨ストッパ膜４６Ａに開口部を形成し、かかる開口部においてＣｕ層８５Ａよりなるビアプラグが前記Ｃｕ層４５Ａの表面に直接にコンタクトするように構成することも可能である。
【０１１６】
さらに図１０の構造を繰り返し、より多層の配線基板を構成することが可能である。
【０１１７】
［第５の実施形態］
先の各実施形態は、主に回路基板や配線基板などに関連して説明したが、先にも述べたように各実施形態はＬＳＩなどの半導体集積回路装置に対しても適用が可能である。
【０１１８】
図１３は、このような半導体集積回路装置１００の一例を示す断面図である。
【０１１９】
図１３を参照するに、半導体集積回路装置１００は例えばｐ型のシリコン基板１０１上に形成されており、前記シリコン基板１０１上にはＳＴＩ型の素子分離領域１０１Ｉにより素子領域１０１Ａが画定されている。
【０１２０】
前記素子領域１０１Ａにはｐ型のウェル１０１Ｐが形成されており、前記素子領域１０１Ａの領域内において前記シリコン基板１０１上には、ゲート絶縁膜１０２を介して、ｎ＋型のポリシリコンゲート電極１０３が形成されている。これに対応して前記素子領域１０１Ａには前記ポリシリコンゲート電極１０３の直下にチャネル領域ＣＨが形成され、前記素子領域１０１Ａにおいては前記チャネル領域ＣＨを挟んで第１および第２の側には、型のソースエクステンション領域１０１ａとドレインエクステンション領域１０１ｂが、それぞれ形成されている。
【０１２１】
また前記ポリシリコンゲート電極１０３の前記第１および第２の側の側壁面には側壁絶縁膜１０３Ｗ１，１０３Ｗ２が形成されており、前記素子領域１０１Ａ中、前記チャネル領域ＣＨからみて前記第１の側で前記側壁絶縁膜１０１Ｗ1の外側には、ｎ＋型のソース領域１０１ｃが、また前記チャネル領域ＣＨからみて前記第２の側で前記側壁絶縁膜１０１Ｗ2の外側には、ｎ＋型のドレイン領域１０１ｄが、それぞれ形成されている。
【０１２２】
前記シリコン基板１０１上には前記ゲート電極１０３を覆って、前記絶縁膜４１に対応する絶縁膜１０４が形成されており、前記絶縁膜１０４上には前記絶縁膜４２に対応する層間絶縁膜１０５が形成されている。
【０１２３】
前記層間絶縁膜１０５中には前記素子領域１０１Ａに対応して幅広のＣｕ配線パタ―ン１０５Ａが、バリアメタル膜１０５ｂにより覆われて形成されており、前記Ｃｕ配線パタ―ン１０５Ａからはビアプラグ１０５Ｐが、その下の絶縁膜１０４中を、やはりバリアメタル膜１０５ｂに覆われて延在し、前記ソース領域１０３ｃにコンタクトする。ここでＣｕ配線パタ―ン１０５Ａは先のＣｕ層４５Ａに対応し、例えば１００ｎｍの深さと１００ｎｍの幅で形成されている。また前記Ｃｕ配線パタ―ン１０５Ａには、その周辺部を除き、ＣｏＷＰ，ＮｉＰ，Ａｕ，Ａｇ，Ｔｉ，Ｔａ，Ｗなどよりなる研磨ストッパ膜１０６Ａが形成されている。
【０１２４】
さらに前記層間絶縁膜１０５中には前記素子領域１０１Ａの外側の領域に、深さが１００ｎｍで幅が７０ｎｍのＣｕパタ―ン１０５Ｂを７０ｎｍのピッチで繰り返し形成した配線部が形成されている。このＣｕパタ―ン１０５Ｂは先のＣｕ層４５Ｂに対応し、バリアメタル膜１０５ｂにより覆われて形成されている。
【０１２５】
前記Ｃｕ配線パタ―ン１０５ＡおよびＣｕ配線パタ―ン１０５Ｂは、前記研磨ストッパ膜１０６Ａの部分を除き、前記層間絶縁膜１０５の表面に略一致する平坦化面を形成し、前記層間絶縁膜１０５はＳｉＣキャップ膜１０７により覆われる。
【０１２６】
さらに前記ＳｉＣキャップ膜１０７上には層間絶縁膜１０５と同様な層間絶縁膜１０８が形成され、前記層間絶縁膜１０８中には前記素子領域１０１Ａに対応して幅広のＣｕ配線パタ―ン１０８Ａが、バリアメタル膜１０８ｂにより覆われて形成されており、前記Ｃｕ配線パタ―ン１０８Ａからはビアプラグ１０８Ｐが、やはりバリアメタル膜１０８ｂに覆われて延在し、前記Ｃｕ配線パタ―ン１０５Ａにコンタクトする。Ｃｕ配線パタ―ン１０８Ａは先のＣｕ層４５Ａに対応し、例えば１００ｎｍの深さと１００ｎｍの幅で形成されている。また前記Ｃｕ配線パタ―ン１０５Ａには、その周辺部を除き、ＣｏＷＰ，ＮｉＰ，Ａｕ，Ａｇ，Ｔｉ，Ｔａ，Ｗなどよりなる研磨ストッパ膜１０９Ａが形成されている。
【０１２７】
さらに前記層間絶縁膜１０８中には前記素子領域１０１Ａの外側の領域に、深さが１００ｎｍで幅が７０ｎｍのＣｕパタ―ン１０８Ｂを７０ｎｍのピッチで繰り返し形成した配線部が形成されている。このＣｕパタ―ン１０８Ｂは先のＣｕ層４５Ｂに対応し、バリアメタル膜１０８ｂにより覆われて形成されている。
【０１２８】
前記Ｃｕ配線パタ―ン１０８ＡおよびＣｕ配線パタ―ン１０８Ｂも、前記研磨ストッパ膜１０９Ａの部分を除き、前記層間絶縁膜１０８の表面に略一致する平坦化面を形成し、前記層間絶縁膜１０８はＳｉＣキャップ膜１１０により覆われる。
【０１２９】
このような構造においても、前記Ｃｕパタ―ン１０５Ａあるいは１０８Ａの電解メッキによる形成を、Ｃｕパタ―ン１０５Ｂあるいは１０８Ｂの電解メッキによる形成と別に独立しておこなうことにより、先に表1，表２あるいは図９で説明したように、Ｃｕ層の成膜直後におけるアンダープレートの発生やフィールド部における過大なＣｕ層の堆積を回避しつつ、幅広のＣｕパタ―ン１０５Ａあるいは１０８Ａにおけるディッシングの発生を抑止することができ、例えば図１３に示すように上層のビアプラグ１０８Ｐが下層の幅広配線パタ―ン１０５Ａにコンタクトする場合でも、ビアプラグ１０８Ｐの先端が配線パタ―ン１０５Ａの表面に届かない問題が解消する。これにより、確実なコンタクトをとれる多層配線構造を実現することが可能となる。
【０１３０】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【符号の説明】
【０１３１】
１０，２１，４１，６１  絶縁膜ないし基板
１０Ａ〜１０Ｄ  配線パタ―ン
１０ａ〜１０ｄ，１３，２３，４３，６３，８３  バリアメタル膜
１１  拡散バリア膜
１２，２２，４２，６２，８２  絶縁膜
１２Ａ〜１２Ｅ，２２Ａ，２２Ｂ，４２Ａ，４２Ｂ，６２Ａ，６２Ｂ  配線溝
１４，２４，４４，６４  Ｃｕシード層
１５，１５Ａ，１５Ｂ，２５Ａ，２５Ｂ，４５Ａ，４５Ｂ．６５Ａ，６５Ｂ，８５Ａ  Ｃｕ層
１５ＷＡ，１５ＷＣ，１５ＷＥ  Ｃｕ配線パタ―ン
１５ＰＢ，１５ＰＤ  Ｃｕビアプラグ
２５ａ，４５ａ，６５ａ  Ｃｕ層周辺部
２５ｂ，４５ｂ，６５ｂ  Ｃｕ層主部
４５Ａ，６６，８６Ａ  研磨ストッパ
８０  多層配線基板
８１，８７  キャップ膜
１０１  シリコン基板
１０１Ａ  素子領域
１０１Ｉ  素子分離領域
１０１Ｐ  ウェル
１０１ａ〜１０１ｄ  拡散領域
１０２  ゲート絶縁膜
１０３  ゲート電極
１０３Ｗ1，１０３Ｗ2  側壁絶縁膜
１０４  絶縁膜
１０５，１０８  層間絶縁膜
１０５Ａ，１０８Ａ  Ｃｕ太幅パタ―ン
１０５Ｂ，１０８Ｂ  Ｃｕ微細パタ―ン
１０５Ｐ，１０８Ｐ  Ｃｕビアプラグ
１０５ｂ，１０８ｂ  バリアメタル膜
１０７，１１０  ＳｉＣキャップ膜
Ａ，Ｂ  領域
ＣＨ  チャネル領域
【図１Ａ】
2011258839.tif 000005
【図１Ｂ】
2011258839.tif 000006
【図１Ｃ】
2011258839.tif 000007
【図１Ｄ】
2011258839.tif 000008
【図１Ｅ】
2011258839.tif 000009
【図１Ｆ】
2011258839.tif 000010
【図２】
2011258839.tif 000011
【図３】
2011258839.tif 000012
【図４Ａ】
2011258839.tif 000013
【図４Ｂ】
2011258839.tif 000014
【図４Ｃ】
2011258839.tif 000015
【図４Ｄ】
2011258839.tif 000016
【図４Ｅ】
2011258839.tif 000017
【図４Ｆ】
2011258839.tif 000018
【図４Ｇ】
2011258839.tif 000019
【図５Ａ】
2011258839.tif 000020
【図５Ｂ】
2011258839.tif 000021
【図５Ｃ】
2011258839.tif 000022
【図６Ａ】
2011258839.tif 000023
【図６Ｂ】
2011258839.tif 000024
【図６Ｃ】
2011258839.tif 000025
【図６Ｄ】
2011258839.tif 000026
【図６Ｅ】
2011258839.tif 000027
【図６Ｆ】
2011258839.tif 000028
【図６Ｇ】
2011258839.tif 000029
【図６Ｈ】
2011258839.tif 000030
【図７Ａ】
2011258839.tif 000031
【図７Ｂ】
2011258839.tif 000032
【図７Ｃ】
2011258839.tif 000033
【図７Ｄ】
2011258839.tif 000034
【図７Ｅ】
2011258839.tif 000035
【図７Ｆ】
2011258839.tif 000036
【図７Ｇ】
2011258839.tif 000037
【図８Ａ】
2011258839.tif 000038
【図８Ｂ】
2011258839.tif 000039
【図１０】
2011258839.tif 000040
【図１１】
2011258839.tif 000041
【図１２】
2011258839.tif 000042
【図１３】
2011258839.tif 000043
【図９】
2011258839.tif 000044