(57)【要約】      （修正有）【課題】抵抗可変メモリ・ディバイスのアグロメレーション防止および温度安定性を実現する方法および装置を提供する。【解決手段】第１の電極１６と、第２の電極２４と、前記第１の電極１６と前記第２の電極２４との間のカルコゲナイド・ガラス層１８と、前記カルコゲナイド・ガラス層１８と前記第２の電極２４との間の錫−カルコゲナイド層２０とを備え、少なくとも１つの錫−カルコゲナイド層２０と少なくとも１つのカルコゲナイド・ガラス層１８とが近接し，前記錫−カルコゲナイド層２０がセレン化錫を含む抵抗可変メモリ・ディバイス１００、および、抵抗可変メモリ・ディバイス１００の形成方法。【選択図】図１
2011258971.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と，
第２の電極と，
前記第１の電極と前記第２の電極との間のカルコゲナイド・ガラス層と，
前記カルコゲナイド・ガラス層と前記第２の電極との間の錫−カルコゲナイド層とを備え，
前記錫−カルコゲナイド層がセレン化錫を含む，
抵抗可変メモリ・ディバイス。
【請求項２】
合金制御層をさらに備える請求項１に記載の抵抗可変メモリ・ディバイス。
【請求項３】
前記合金制御層がセレンを含む請求項２に記載の抵抗可変メモリ・ディバイス。
【請求項４】
前記合金制御層が酸化錫を含む請求項２に記載の抵抗可変メモリ・ディバイス。
【請求項５】
前記合金制御層が前記錫−カルコゲナイド層の上にある請求項２に記載の抵抗可変メモリ・ディバイス。
【請求項６】
約２６０℃で約５分間のアニールに耐え，その後にメモリ・ディバイスとして動作することが可能な，請求項１に記載の抵抗可変メモリ・ディバイス。
【請求項７】
前記第２の電極が前記メモリ・ディバイスの基板上の位置を定める請求項１に記載の抵抗可変メモリ・ディバイス。
【請求項８】
前記カルコゲナイド・ガラス層が導電チャネルをその内部に有する請求項１に記載の抵抗可変メモリ・ディバイス。
【請求項９】
前記メモリ・ディバイスを低抵抗メモリ状態にプログラムするために，前記カルコゲナイド・ガラス層内に導電路が形成されうる，請求項１に記載の抵抗可変メモリ・ディバイス。
【請求項１０】
前記導電路が錫および銀のうちの少なくともいずれか一方を含む請求項９に記載の抵抗可変メモリ・ディバイス。
【請求項１１】
前記錫−カルコゲナイド層がSn1+/-xSeを含み，ここでｘは約１と約０の間である，請求項１に記載のメモリ・ディバイス。
【請求項１２】
基板と，
前記基板の上の導電アドレス線と，
前記導電アドレス線の上の第１の電極と，
前記第１の電極の上の第１のカルコゲナイド・ガラス層である前記カルコゲナイド・ガラス層と，
前記第１のカルコゲナイド・ガラス層の上の前記錫−カルコゲナイド層と，
前記錫−カルコゲナイド層の上の第２のカルコゲナイド・ガラス層と，
前記第２のカルコゲナイド・ガラス層の上の銀層と，
前記銀層の上の第３のカルコゲナイド・ガラス層と，
前記第３のカルコゲナイド・ガラス層の上の第２の電極とを備え，
前記第１の電極がタングステンを含み，前記第１のカルコゲナイド・ガラス層がセレン化ゲルマニウムを含み，前記第２のカルコゲナイド・ガラス層がセレン化ゲルマニウムを含み，前記第３のカルコゲナイド・ガラス層がセレン化ゲルマニウムを含み，前記第２の電極がタングステンおよび錫のうちのいずれか一方を含む，請求項１に記載の抵抗可変メモリ・ディバイス。
【請求項１３】
プロセッサと，
請求項１から１２のいずれか一項に記載の抵抗可変メモリ・ディバイスとを備える，
プロセッサ・システム。
【請求項１４】
抵抗可変メモリ・ディバイスの形成方法であって，
基板を準備し，
前記基板の上に第１の電極を設け，
前記基板の上に第２の電極を設け，
前記第１の電極と前記第２の電極との間に第１のカルコゲナイド・ガラス層を形成し，そして
前記第１のカルコゲナイド・ガラス層と前記第２の電極との間に錫−カルコゲナイド層を形成し，前記錫−カルコゲナイド層がセレン化錫を含む，
方法。
【請求項１５】
前記セレン化錫の化学量論的組成がSn1+/-xSeであり，ｘの範囲が約１から約０である，請求項１４に記載の方法。
【請求項１６】
コンディショニング・ステップにより，前記第１のカルコゲナイド・ガラス層内に導電チャネルを形成する請求項１４に記載の方法。
【請求項１７】
前記コンディショニング・ステップが，前記第１のカルコゲナイド・ガラス層および前記錫−カルコゲナイド層を横切って電圧パルスを印加することを含む，請求項１６に記載の方法。
【請求項１８】
前記基板の上に導電アドレス線を形成し，
前記アドレス線および前記基板の上に第１の絶縁層を形成し，
前記第１の絶縁層に開口部を形成し，前記開口部において前記アドレス線の一部を露出させ，
前記アドレス線の上の前記開口部内に第１の電極層を形成し，
前記第１の電極の上に第１のカルコゲナイド・ガラス層を形成し，
前記第１のカルコゲナイド・ガラス層の上に錫−カルコゲナイド層を形成し，
前記錫−カルコゲナイド層の上に第２のカルコゲナイド・ガラス層を形成し，
前記第２のカルコゲナイド・ガラス層の上に金属層を形成し，
前記金属層の上に第３のカルコゲナイド・ガラス層を形成し，
前記第３のカルコゲナイド・ガラス層の上に前記第２の電極層を形成し，
前記第１の電極層の上に，前記第１のカルコゲナイド・ガラス層，前記錫−カルコゲナイド層，前記第２のカルコゲナイド・ガラス層，前記金属層，前記第３のカルコゲナイド・ガラス層および前記第２の電極層によるスタックをエッチングにより形成し，
前記錫−カルコゲナイド層がSn1+/-xSeを含み，ここでｘの範囲は約１から約０の間である，
請求項１４に記載の方法。
【請求項１９】
合金制御層をさらに設ける請求項１４または１８に記載の方法。
【請求項２０】
前記合金制御層がセレンを含む請求項１９に記載の方法。
【請求項２１】
前記合金制御層が酸化錫を含む請求項１９に記載の方法。
【請求項２２】
前記合金制御層が前記錫−カルコゲナイド層の上にある請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は，抵抗可変材料を用いて形成されるランダム・アクセス・メモリ（ＲＡＭ）ディバイスの分野に関する。
【背景技術】
【０００２】
プログラマブル導電性ランダム・アクセス・メモリ（ＰＣＲＡＭ＝Programmable Conductive Random Access Memory）素子を含む抵抗可変メモリ素子（resistance variable memory element）について，その半揮発性および不揮発性ランダム・アクセス・メモリ・ディバイスとしての適性についての研究が行われてきた。典型的なＰＣＲＡＭディバイスが米国特許第6,348,365号（Moore，Giltonら）に開示されている。
【０００３】
典型的なＰＣＲＡＭディバイスでは，銀などの導電性材料がカルコゲナイド・ガラス（chalcogenide glass）に混ぜられる。カルコゲナイド・ガラスの抵抗を，安定した高抵抗状態および低抵抗状態にプログラムすることが可能である。プログラムされていないＰＣＲＡＭディバイスは，一般に高抵抗状態にある。書き込み動作では，カルコゲナイド・ガラスの両端に電圧電位を印加し，導電経路を形成することによって，ＰＣＲＡＭディバイスが低抵抗状態にプログラムされる。そのＰＣＲＡＭディバイスを読み出すには，プログラムするのに必要な電圧より低い電圧パルスを印加し，メモリ・ディバイスの両端の抵抗の高い，低いを検知して，オン状態，オフ状態を特定する。
【０００４】
ＰＣＲＡＭディバイスのプログラムされた低抵抗状態は，電圧電位を除去してから，ある不確定な期間（一般には，数時間から数週間の範囲）にわたってそのまま維持することが可能であるが，なんらかのリフレッシュを行うことが有用である。ＰＣＲＡＭディバイスをその高抵抗状態に戻すには，ディバイスを低抵抗状態に書き込むときに用いたのとほぼ同じ大きさの逆電圧電位を印加する。この場合も，この高抵抗状態は，電圧電位が除去された後，半揮発性または不揮発性の形で維持される。したがって，そのようなディバイスは，別々の２つの論理状態（すなわち，少なくとも１ビットのデータ）を定義することが可能な，少なくとも２つの抵抗状態を有する抵抗可変メモリとして動作することが可能である。
【０００５】
一例示的ＰＣＲＡＭディバイスは，セレン化ゲルマニウム（germanium selenide）（すなわち，GexSe100-x）カルコゲナイド・ガラス（chalcogenide glass）を主要素（バックボーン：backbone）として用いる。先行技術では，セレン化ゲルマニウム・ガラスには銀（Ag）およびセレン化銀（silver selenide）（Ag2+/-xSe）を混入させる。
【０００６】
本願発明者のこれまでの研究対象は，銀−金属層およびカルコゲナイド・ガラス層と組み合わせたセレン化銀または硫化銀（silver sulfide）の層として，銀−カルコゲナイド（silver-chalcogenide）材料を混入させたＰＣＲＡＭディバイスであった。先行技術のメモリ・ディバイスの銀−カルコゲナイド材料は，銀イオンがその中に入っていく，カルコゲナイド・ガラス層を通る導電チャネルの形成を促進するのに好適であるが，銀の使用には不利な点があるので，他の非銀ベース（non-silver-based）のカルコゲナイド材料が望ましい場合がある。たとえば，銀含有化合物／合金（silver-containing compounds／alloys）（Ag2Seなど）の使用は，ＰＣＲＡＭディバイスの階層化（layering）におけるアグロメレーション（agglomeration）の問題につながる可能性があり，銀カルコゲナイド・ベースのディバイスは，（たとえば，２６０℃以上にもなる）高い処理温度に耐えることができない。錫（Sn）は，GexSe100-x内の熱移動度が銀より低く，錫−カルコゲナイド（tin-chalcogenide）は，銀−カルコゲナイドより毒性が少ない。
【０００７】
SnSe（セレン化錫）（tin selenide）の薄膜を横切って電圧電位を印加した状態で，その薄膜をスイッチング・ディバイスとして使用する研究が行われてきた。その結果，580ÅのSnSe膜が，Snリッチ（Sn-rich）材料（たとえば，デンドライト（dendrite））を形成して５〜１５Ｖの電位を印加すると，高抵抗状態（ＭΩ単位で測定可能）と低抵抗状態（ｋΩ単位で測定可能）との間の不揮発性スイッチング（non-volatile swiching）を示すことがわかっている。さらに，カルコゲナイド・ガラスであるGexSe100-xガラスにSnを加え，カルコゲナイド・ガラスを横切って十分高い電位（たとえば，＞４０Ｖ）を印加するとメモリ・スイッチングが行われることが分っている。しかしながら，そのようなスイッチング電位は高すぎ，実現可能なメモリ・ディバイスとして実用的ではない。
【発明の開示】
【０００８】
この発明は，抵抗可変メモリ・ディバイスおよび抵抗可変メモリ・ディバイスの形成方法を提供する。
【０００９】
一例示的実施形態では，この発明は，第１のカルコゲナイド・ガラス層と，それに近接した少なくとも１層の錫−カルコゲナイド（tin-chalcogenide）層（たとえば，Sn1+/-xSe（ここで，ｘは約１と約０との間））とを備えるスタック（stack）を有するメモリ・ディバイスを提供する。第１のカルコゲナイド・ガラス層と錫−カルコゲナイド層とを備えた層のスタック（stack of layers）は，２つの導電層または電極の間に形成される。この発明の他の例示的実施形態では，同様のメモリ・ディバイス・スタックが，複数のカルコゲナイド・ガラス層と，任意選択の金属層（optional metal layer）とを含むことが可能である。この発明は，温度許容度（temperature tolerance）が改善されたＰＣＲＡＭディバイスの構造と，そのようなディバイスの形成方法とを提供する。
【００１０】
添付図面と関連した以下の詳細な説明から，この発明の前述のならびに他の特徴および利点がよりよく理解されるであろう。
【図面の簡単な説明】
【００１１】
【図１】この発明によるメモリ・ディバイスの例示的実施形態を示す図である。
【図２】この発明によるメモリ・ディバイスの例示的実施形態を示す図である。
【図３】この発明によるメモリ・ディバイスの例示的実施形態を示す図である。
【図４】この発明によるメモリ・ディバイスの例示的実施形態を示す図である。
【図５】この発明によるメモリ・ディバイスの例示的実施形態を示す図である。
【図６】この発明によるメモリ・ディバイスの例示的実施形態を示す図である。
【図７】この発明によるメモリ・ディバイスの例示的実施形態を示す図である。
【図８】この発明によるメモリ・ディバイスの例示的実施形態を示す図である。
【図９】この発明によるメモリ・ディバイスの例示的実施形態を示す図である。
【図１０】この発明によるメモリ・ディバイスの例示的実施形態を示す図である。
【図１１】この発明による図１のメモリ・ディバイスの作製過程における一連の例示的プロセス段階を示す図である。
【図１２】この発明による図１のメモリ・ディバイスの作製過程における一連の例示的プロセス段階を示す図である。
【図１３】この発明による図１のメモリ・ディバイスの作製過程における一連の例示的プロセス段階を示す図である。
【図１４】この発明による図１のメモリ・ディバイスの作製過程における一連の例示的プロセス段階を示す図である。
【図１５】この発明によるメモリ・ディバイスを組み込んだ例示的プロセッサ・ベースのシステムを示す図である。
【図１６ａ】この発明によるメモリ・ディバイスの例示的動作パラメータを示すグラフである。
【図１６ｂ】この発明によるメモリ・ディバイスの例示的動作パラメータを示すグラフである。
【図１７ａ】この発明によるメモリ・ディバイスの例示的動作パラメータを示すグラフである。
【図１７ｂ】この発明によるメモリ・ディバイスの例示的動作パラメータを示すグラフである。
【実施例】
【００１２】
以下の詳細な説明では，この発明の各種の具体的な実施形態を参照する。それらの実施形態は，当業者であればこの発明を実施することができるように，十分に詳しく説明される。他の実施形態を用いることも可能であること，ならびに，この発明の趣旨または範囲から逸脱することなく，様々な構造的，論理的および電気的変更を施すことが可能であることを理解されたい。
【００１３】
以下の説明で用いる「基板（substrate）」という用語は，露出した基板面を有する半導体基板を含む（しかし，これには限定されない）任意の支持構造物（supporting structure）を含むことが可能である。半導体基板は，シリコン・オン・インシュレータ（ＳＯＩ（＝silicon-on-insulator）），シリコン・オン・サファイア（ＳＯＳ（＝silicon-on-sapphire）），ドープおよび非ドープ（doped and undoped）半導体，基礎半導体土台（base semiconductor foundation）に支持されたシリコンのエピタキシャル層，および他の半導体構造物を含むことを理解されたい。以下の説明において半導体基板またはウェハを参照した際には，基礎半導体または土台の中または上に領域（region）または接合（junction）を形成するために，その前のプロセス・ステップ（previous process steps）を利用している場合がある。基板は，半導体ベース（semiconductor-based）である必要はなく，集積回路を支持するのに好適な任意の支持構造物であってよく，そのような支持構造物として，金属（metal），合金（alloy），ガラス，ポリマー，セラミックおよび他の任意の当該技術分野において周知である支持材料があるが，これらに限定されない。
【００１４】
「銀（silver）」という用語は，元素の銀だけを含むのではなく，他の微量金属（trace metal）を含有する銀，または半導体業界において周知である他の金属との様々な合金状態にある銀も含む（そのような銀合金が導電性があり，かつ銀の物理的および電気的特性が不変のままである限りにおいて）ことを意図したものである。
【００１５】
「錫（tin）」という用語は，元素の錫だけを含むのではなく，他の微量金属を含有する錫，または半導体業界において周知である他の金属との様々な合金状態にある錫も含む（そのような錫合金が導電性があり，かつ錫の物理的および電気的特性が不変のままである限りにおいて）ことを意図したものである。
【００１６】
「錫−カルコゲナイド（tin-chalcogenide）」という用語は，錫（tin）とカルコゲン（chalcogen）（たとえば，硫黄（Ｓ），セレン（Se），テルル（Te），ポロニウム（Po）および酸素（Ｏ））の様々な合金（alloy），化合物（compound）および混合物（mixture）を含むことを意図したものであり，錫がわずかに過剰または不足しているいくつかの種（species）を含む。たとえば，錫−カルコゲナイドの種であるセレン化錫（tin selenide）は，一般式Sn1+/-xSeで表される。この発明のディバイスは，SnとSeの特定の化学量論比（stoichiometric ratio）によって限定されるものではないが，典型的には，Sn1+/-xSe種を含む（ｘの範囲は約１と約０との間）。
【００１７】
「カルコゲナイド・ガラス（chalcogenide glass）」という用語は，周期表のVIA族（第１６族）の元素の少なくとも１つを有するガラスを含むことを意図したものである。VIA族の元素（たとえば，Ｏ，Ｓ，Se，Te，およびPo）は，カルコゲン（chalcogen）とも呼ばれる。
【００１８】
以下，各図面を参照しながらこの発明を説明する。各図面は，例示的実施形態を示したものであり，図面全体を通して同じ参照符号は，同じ特徴を示している。図１は，この発明に従って構築された例示的実施形態であるメモリ・ディバイス１００を示している。図１に示したディバイス１００は基板１０によって支持されている。基板１０のすぐ上でなくてもよいが，基板１０の上には導電性アドレス線１２があり，導電性アドレス線１２は，図示されたディバイス１００と，図示されたディバイス１００がその一部であるメモリ・アレイの一部である他の複数の同様なディバイスとの相互接続として機能する。基板１０とアドレス線１２との間に任意選択の絶縁層（図示せず）を組み込むことが可能であり，基板１０が半導体ベースのものであれば，その絶縁層を組み込むことが好ましい場合がある。導電性アドレス線１２は，相互接続線を提供するのに有効であることが当該技術分野において周知である任意の材料であってよく，そのような材料として，ドープされたポリシリコン，銀（Ag），金（Au），銅（Cu），タングステン（Ｗ），ニッケル（Ni），アルミニウム（Al），白金（Pt），チタン（Ti），その他の材料などがある。アドレス線１２の上には，第１の電極１６があり，第１の電極１６は，やはりアドレス線１２の上にある絶縁層１４の中でその範囲が定められる。この電極１６はカルコゲナイド・ガラスに移動しない任意の導電性材料でよいが，タングステン（Ｗ）であることが好ましい。絶縁層１４は，銀イオンを移動させないものでなければならず，絶縁性窒化物（窒化シリコン（Si3N4）など），低誘電率材料，絶縁ガラスまたは絶縁ポリマーであってよいが，そのような材料に限定されない。
【００１９】
メモリ素子，すなわち情報を記憶するメモリ・ディバイス１００の一部分が第１の電極１６の上に形成される。図１に示した実施形態では，カルコゲナイド・ガラス，好ましくはセレン化ゲルマニウム（GexSe100-x）の層１８が，第１の電極１６の上に設けられる。セレン化ゲルマニウムの化学量論的組成は，約Ge20Se80から約Ge43Se57の範囲であることが好ましく，約Ge40Se60であることが最も好ましい。カルコゲナイド・ガラス層１８の厚さは，約１００Åから約１０００Åであることが好ましく，約３００Åであることが最も好ましい。層１８は，ガラスの単一層である必要はなく，化学量論的組成が同じか，または異なるカルコゲナイド・ガラスの複数の副層（sub-layers）から構成してもよい。このカルコゲナイド・ガラス層１８は，下層の電極１６と電気的に接触している。
【００２０】
カルコゲナイド・ガラス層１８の上には，錫−カルコゲナイド，好ましくはセレン化錫（Sn1+/-xSe，ここでｘの範囲は約１から約０の間である）の層２０がある。ここでのセレンを他のカルコゲナイド材料（硫黄，酸素，テルルなど）に置き換えることも可能である。錫−カルコゲナイド層２０の厚さは約５００Åであることが好ましいが，その厚さはある程度は下層のカルコゲナイド・ガラス層１８の厚さに依存する。錫−カルコゲナイド層２０と下層のカルコゲナイド・ガラス層１８の厚さの比は，約５：１から約１：１の間になければならず，約2.5：１がより好ましい。
【００２１】
図１をさらに参照すると，錫−カルコゲナイド層２０の上に金属層２２が設けられ，その金属としては銀（Ag）が好ましい。この金属層２２の厚さは約５００Åでなければならない。この銀（または他の金属）の層２２はメモリ・ディバイスのスイッチング動作を助ける。金属層２２の上には第２の電極２４がある。第２の電極２４は，第１の電極１６と同じ材料から作られることが可能であるが，そうである必要はない。図１に示した例示的実施形態では，第２の電極２４はタングステン（Ｗ）であることが好ましい。このディバイスは絶縁層２６によって絶縁することができる。
【００２２】
この発明の実施形態に従って構築されたディバイス，特にカルコゲナイド・ガラス層（たとえば，層１８）に近接して配置されたセレン化錫層（たとえば，層２０）を有するディバイスは，改善された温度許容度（temperature tolerance）を示す。
【００２３】
図１に示した実施形態によれば，完成したメモリ・ディバイス１００において，錫−カルコゲナイド層２０はセレン化錫の供給源となり，このセレン化錫は，メモリ・ディバイス１００を形成した後のコンディショニング・ステップにおいて，カルコゲナイド・ガラス層１８に混入される。具体的には，コンディショニング・ステップは，ディバイス１００のメモリ素子構造物の両端に電位を印加することを含み，それによって錫−カルコゲナイド層２０のセレン化錫がカルコゲナイド・ガラス層１８に混入するようにし，これによってカルコゲナイド・ガラス層１８を貫通する導電チャネルが形成される。その後のプログラミングにおいて，導電チャネルに入るかまたはその導電チャネルから出るという銀イオンの移動が導電路を形成し，これによってメモリ・ディバイス１００の両端に検出可能な抵抗可変が起こる。
【００２４】
ＰＣＲＡＭディバイスでは，図示した錫−カルコゲナイド層２０の代わりに，セレン化銀などの銀−カルコゲナイドが用いられてきた。比較的厚い銀の層が（電極または金属層として）セレン化銀の上に直接スパッタリングされると，銀とセレン化銀との境界面において銀のアグロメレーション（agglomeration）が典型的に発生することがわかっていた。メモリ・ディバイスの製造過程において，そのようなアグロメレーションが次のプロセスにおいて問題を起こす可能性がある。そのような部分に銀−カルコゲナイド層の代わりに錫−カルコゲナイド層２０を用いると，銀のアグロメレーションが防止され，かつ導電チャネルの形成に関しては，先行技術において銀−カルコゲナイドを用いた場合と少なくとも同等の効果が得られる。
【００２５】
さらに，この発明のこの実施形態および他の実施形態において，層２０のような錫−カルコゲナイド層を用いると，結果として得られるディバイス１００の温度安定性が向上する。たとえば，この発明に従って錫−カルコゲナイド層を組み込んだディバイスは，プロセス時に２６０℃のアニール温度に５分間耐えることが可能である。銀−カルコゲナイド層を利用するＰＣＲＡＭディバイスはこの温度ステップに耐えることができない。
【００２６】
図２は，この発明に従って構築された別の例示的実施形態であるメモリ・ディバイス１０１を示している。メモリ・ディバイス１０１は，図１のメモリ・ディバイス１００との類似点を多く有し，同じ参照符号で示された層は，図１に示された実施形態に関して説明されたものと同じ材料で，同じ厚さであることが好ましい。ディバイス１００とディバイス１０１との主な相違点は，任意選択（optional）の第２のカルコゲナイド・ガラス層１８ａおよび任意選択の第３のカルコゲナイド・ガラス層１８ｂがディバイス１０１に追加されることである。
【００２７】
任意選択の第２のカルコゲナイド・ガラス層１８ａは，錫−カルコゲナイド層２０の上に形成され，Ge40Se60であることが好ましく，厚さが約１５０Åであることが好ましい。この任意選択の第２のカルコゲナイド・ガラス層１８ａの上に金属層２２があり，金属層２２は銀（Ag）であることが好ましく，厚さは約５００Åであることが好ましい。金属層２２の上に任意選択の第３のカルコゲナイド・ガラス層１８ｂがあり，第３のカルコゲナイド・ガラス層１８ｂはGe40Se60であることが好ましく，厚さは約１００Åであることが好ましい。任意選択の第３のカルコゲナイド・ガラス層１８ｂは，次の電極形成のための密着層（adhesion layer）を提供する。図１の層１８の場合と同様に，層１８ａおよび１８ｂは必ずしも単一層である必要はなく，複数の副層から構成されてもよい。さらに，任意選択の第２および第３のカルコゲナイド層１８ａおよび１８ｂは，第１のカルコゲナイド・ガラス層１８と異なるカルコゲナイド・ガラスであってもよく，互いに異なるカルコゲナイド・ガラスであってもよい。この用途に有用と考えられる他のカルコゲナイド・ガラスとして，硫化ゲルマニウム（GeS）や，ゲルマニウム（Ge），銀（Ag）およびセレン（Se）の組み合わせがあるが，これらに限定されるものではない。
【００２８】
任意選択の第３のカルコゲナイド・ガラス層１８ｂの上には第２の電極２４があり，第２の電極２４は，前に挙げた実施形態に関して前述したようにスタックに移動してメモリ動作を変えてしまう材料（たとえば，CuまたはAg）を除く，任意の導電性材料でよい。第２の電極２４はタングステン（Ｗ）であることが好ましい。
【００２９】
前述の実施形態はこの発明の例示的実施形態であるが，図３〜１０に示した他の例示的実施形態も使用可能である。図３に示した例示的実施形態では（図面間で同じ参照符号は同じ特徴を示す），メモリ・ディバイス１０２は，アドレス線１２とは独立の第１の電極１６を組み込んでいない。メモリ・ディバイス１０２は，組み合わされたアドレス線および電極構造物１２／１６を利用しており，それによって，図１〜２に示された実施形態より，多少シンプルな設計と，多少ステップ数が少ない製造とが可能である。アドレス線および電極構造物１２／１６は，第１の電極１６に関して前述した材料と同じ材料であってよい。
【００３０】
図４は，主として第２の電極２４の位置によって範囲が定まる（規定される）メモリ・ディバイス１０３を示している。メモリ素子の下部の層，すなわち，カルコゲナイド・ガラス層１８，錫−カルコゲナイド層２０および金属層２２は，組み合わされたアドレス線および電極構造物１２／１６ならびに基板１０の上に形成されたブランケット層（blanket layers）である。これに代えて，図１に示したメモリ・ディバイス１００の場合と同様に，下層アドレス線１２とは独立の第１の電極１６を用いることが可能である。第２の電極２４の位置によって，コンディショニング・ステップにおいて導電チャネルを形成する位置，およびメモリ・ディバイス１０３の動作時における導電路の位置が定まる（規定される）。すなわち，第２の電極２４の位置がメモリ・ディバイス１０３の位置を規定する。
【００３１】
図５に示した例示的実施形態では（図面間で同じ参照符号は同じ特徴を示す），メモリ素子は，アドレス線および電極構造物１２／１６の上の絶縁層１４の中に形成されたバイア（路）（via）２８内に作製される。メモリ素子の各層，すなわち，カルコゲナイド・ガラス層１８，錫−カルコゲナイド層２０および金属層２２，ならびに第２の電極２４は，絶縁層１４および基板１０の上の，アドレス線および電極構造物１２／１６の上のバイア２８の中に適合するように堆積される。層１８，２０，２２および２４は，バイア２８の上にパターン形成されてスタックの範囲を定め（規定され），エッチングされることにより完全なメモリ・ディバイス１０４が形成される。これに代えて，下層アドレス線１２とは独立の第１の電極１６を用いることも可能である。さらなる代替として，この独立した電極を，カルコゲナイド・ガラス層１８を形成する前にバイア２８の中に形成することも可能である。
【００３２】
図６は，この発明に従って構築された別の例示的実施形態であるメモリ・ディバイス１０５を示している。メモリ・ディバイス１０５は，図１のメモリ・ディバイス１００との類似点を多く有し，同一の参照符号で示された層は，図１に示された実施形態に関して説明されたものと同じ材料であって，同じ寸法であることが好ましい。ディバイス１０５は基板１０によって支持され，アドレス線１２の上にある。ディバイス１０５は，第１の電極１６を有し，第１の電極１６の上にカルコゲナイド・ガラス層１８を有し，カルコゲナイド・ガラス層１８の上に錫−カルコゲナイド層２０を有する。この例示的実施形態では，第２の電極２４は，錫−カルコゲナイド層２０の上に位置し，セルを低導電率から高導電率（高抵抗から低抵抗）にスイッチングするために利用可能な金属（銀など）を含む。
【００３３】
図７は，この発明に従って構築された別の例示的実施形態であるメモリ・ディバイス１０６を示している。メモリ・ディバイス１０６は，図１のメモリ・ディバイス１００および図２のメモリ・ディバイス１０１との類似点を多く有し，同一の参照符号で示された層は，図１および２に示された実施形態に関して説明されたものと同じ材料であって，同じ寸法であることが好ましい。図７のディバイス１０６は基板１０によって支持され，アドレス線１２の上に位置する。ディバイス１０６は，第１の電極１６を有し，第１の電極の上にカルコゲナイド・ガラス層１８を有し，カルコゲナイド・ガラス層１８の上に錫−カルコゲナイド層２０を有する。金属層２２（銀が好ましい）が錫−カルコゲナイド層２０の上に位置する。金属層２２の上に第２のカルコゲナイド・ガラス層１８ａが位置する。これは第１のカルコゲナイド・ガラス層１８と同じ材料であってよい。第２のカルコゲナイド・ガラス層１８ａの上には第２の電極２４がある。
【００３４】
図８は，この発明に従って構築された別の例示的実施形態であるメモリ・ディバイス１０７を示している。メモリ・ディバイス１０７は，図１のメモリ・ディバイス１００との類似点を多く有し，同一の参照符号で示された層は，図１に示された実施形態に関して説明されたものと同じ材料であって，同じ寸法であることが好ましい。図８のディバイス１０７は基板１０によって支持され，アドレス線１２の上に位置する。ディバイス１０７は，第１の電極１６を有し，第１の電極の上にカルコゲナイド・ガラス層１８を有し，カルコゲナイド・ガラス層１８の上に錫−カルコゲナイド層２０を有する。錫−カルコゲナイド層２０の上に合金制御層（alloy-control layer）２１があり，合金制御層２１はセレン（Se）または酸化錫（SnO）であることが好ましい。合金制御層２１の厚さは約１００Åから約３００Åであり，約１００Åであることが好ましい。金属層２２（銀が好ましい）が合金制御層２１の上に位置する。金属層２２の上には第２の電極２４がある。合金制御層２１を（錫−カルコゲナイド層２０の上または下に）追加することによって，ＰＣＲＡＭセルの電気的性能が向上する。
【００３５】
ＰＣＲＡＭスタック内の錫が過剰であると，ＰＣＲＡＭセルのスイッチングが妨げられる可能性がある。これは，少なくともいくぶんかは，Agがスイッチングに関与することを妨げるAg／Sn合金が形成されるためである。過剰Sn（またはSn2+もしくはSn4+）が形成されてディバイス性能が損なわれるのを避けるために，ＰＣＲＡＭスタックを，SeまたはSnOの合金制御層２１をもって，異なる２つの場所，すなわち錫−カルコゲナイド層２０の上と錫−カルコゲナイド層２０の下に形成することが可能である。これらは，いずれの場合も，良好な電気的スイッチングを示す。しかしながら，最良のスイッチングが見られるのは，図８に示すように，好ましいSnSeの錫−カルコゲナイド層２０がカルコゲナイド・ガラス層１８と直接接触し，合金制御層２１が錫−カルコゲナイド層２０の上にあるディバイスにおいてである。
【００３６】
スイッチング時に（好ましい錫−カルコゲナイド層２０のSeがカルコゲナイド・ガラス層１８構造物に移動して導電路を形成したときに）Sn（またはSn2+もしくはSn4+）が解放されると，合金制御層２１の過剰SeまたはSnOが，そのSnと相互作用して，SnがAgと合金を形成すること，またはSnがカルコゲナイド・ガラス層１８に移動することを妨げると考えられている。
【００３７】
性能向上には，データ保持および場合によってサイクリング，ならびにオフ状態のリード・ディスターブ（read disturb）の低減が含まれる。リード・ディスターブとは，ディバイスがオフ状態にプログラムされているときに，読み出しを複数回行うとディバイスがオンになる傾向のことである。
【００３８】
図９は，この発明に従って構築された別の例示的実施形態であるメモリ・ディバイス１０８を示している。メモリ・ディバイス１０８は，図１のメモリ・ディバイス１００，図２のメモリ・ディバイス１０１および図８のメモリ・ディバイス１０７と多くの類似点を有し，同じ参照符号で示された層は，図１，２および８に示された実施形態に関して説明されたものと同じ材料であって，同じ寸法であることが好ましい。図９のディバイス１０８は基板１０によって支持され，アドレス線１２の上に位置する。ディバイス１０８は，第１の電極１６を有し，第１の電極の上にカルコゲナイド・ガラス層１８を有し，カルコゲナイド・ガラス層１８の上に錫−カルコゲナイド層２０を有する。錫−カルコゲナイド層２０の上に合金制御層２１が設けられる。合金制御層２１の上に第２のカルコゲナイド・ガラス層１８ａが位置し，これは第１のカルコゲナイド・ガラス層１８と同じ材料であってよい。金属層２２（銀が好ましい）が，第２のカルコゲナイド・ガラス層１８ａの上に位置する。金属層２２の上には，第３のカルコゲナイド・ガラス層１８ｂがあり，これは最初の２つのカルコゲナイド・ガラス層１８および１８ｂと同じ材料であってよい。第３のカルコゲナイド・ガラス層１８ｂの上には，第２の電極２４がある。
【００３９】
図１０は，この発明に従って構築された別の例示的実施形態であるメモリ・ディバイス１０９を示している。メモリ・ディバイス１０９は，図１のメモリ・ディバイス１００，図２のメモリ・ディバイス１０１，図８のメモリ・ディバイス１０７および図９のメモリ・ディバイス１０８と多くの類似点を有し，同じ参照符号で示された層は，図１，２，８および９に示された実施形態に関して説明されたものと同じ材料であって，同じ寸法であることが好ましい。図１０のディバイス１０９は基板１０によって支持され，アドレス線１２の上に位置する。ディバイス１０８は第１の電極１６を有し，第１の電極の上にカルコゲナイド・ガラス層１８を有する。カルコゲナイド・ガラス層１８の上に合金制御層２１が設けられる。合金制御層２１の上に錫−カルコゲナイド層２０がある。錫−カルコゲナイド層２０の上に，第２のカルコゲナイド・ガラス層１８ａが位置し，これは第１のカルコゲナイド・ガラス層１８と同じ材料であってよい。金属層２２（銀が好ましい）が，第２のカルコゲナイド・ガラス層１８ａの上に位置する。金属層２２の上には，第３のカルコゲナイド・ガラス層１８ｂがあり，これは最初の２つのカルコゲナイド・ガラス層１８および１８ｂと同じ材料であってよい。第３のカルコゲナイド・ガラス層１８ｂの上には第２の電極２４がある。
【００４０】
図１１〜１４は，図１に示したメモリ・ディバイス１００の作製時のウェハの断面図である。図１１〜１４に示したプロセス・ステップは図１のメモリ・ディバイス１００に最も具体的に言及しているが，説明される方法および手法は，メモリ・ディバイス１０１〜１０９の作製にも使用可能であり，このことは，当業者であれば本明細書を読むことにより理解されよう。
【００４１】
図１１に示すように，基板１０が用意される。前述のように，基板１０は半導体ベースの材料，または他の当該技術分野において周知である支持構造物として有効な材料であってよい。必要に応じて，基板１０の上に任意選択の絶縁層（図示せず）を形成することが可能であり，任意選択の絶縁層は，窒化シリコンまたは他の当該技術分野において用いられる絶縁材料であってよい。基板１０（または必要に応じて，任意選択の絶縁層）の上に，導電性アドレス線１２が形成される。これは，導電材料（たとえば，ドープされたポリシリコン，アルミニウム，白金，銀，金，ニッケルなどがあるが，タングステンが好ましい）を堆積させ，（たとえば，フォトリソグラフィ手法によって）１つまたは複数の導電線をパターンニングし，エッチングによりアドレス線１２を規定することによって行われる。導電材料の堆積は，当該技術分野で周知である任意の手法（たとえば，スパッタリング，化学気相成長，プラズマ化学気相成長，蒸着，プレーティングなど）によって行うことが可能である。
【００４２】
さらに図１１を参照すると，アドレス線１２の上に絶縁層１４が形成される。この層１４は，窒化シリコン，低誘電率材料，または他の多くの当該技術分野において周知である，銀イオンを移動させない絶縁物であってよく，当該技術分野において周知である任意の方法によって堆積可能である。絶縁層内に開口部１４ａが，たとえばフォトリソグラフィ手法およびエッチング手法によって作られ，それによって，下層アドレス線１２の一部が露出する。絶縁層１４の上，開口部１４ａ内およびアドレス線１２の上に，導電性材料（タングステン（Ｗ）が好ましい）が形成される。次に，化学機械研磨ステップを利用して，絶縁層１４の上から導電性材料を除去し，アドレス線１２の上に導電性材料を第１の電極１６として残し，ウェハを平坦化することが可能である。
【００４３】
図１２は，プロセスの後続段階における図１１のウェハの断面図である。メモリ・ディバイス１００（図１）を構成する一連の各層が，ウェハの上にブランケット堆積している。第１の電極１６および絶縁層１４の上に，カルコゲナイド・ガラス層１８が，好ましい厚さ（約３００Å）で形成される。カルコゲナイド・ガラス層１８は，Ge40Se60であることが好ましい。このカルコゲナイド・ガラス層１８の堆積は，四水素化ゲルマニウム（GeH4）ガスおよび二水素化セレン（SeH2）ガスを用いる蒸発手法または化学気相成長法など，任意の好適な方法によって達成可能である。しかしながら，好ましい手法は，所望の化学量論的組成を有するセレン化ゲルマニウム・ターゲットからのスパッタリング，または適切な比率のゲルマニウムおよびセレンの同時スパッタリングを利用する手法である。
【００４４】
さらに図１２を参照すると，カルコゲナイド・ガラス層１８の上に錫−カルコゲナイド層２０が形成される。錫−カルコゲナイド層２０は，セレン化錫（Sn1+/-xSe，ｘの範囲は約１と約０の間）であることが好ましい。物理気相堆積法，化学気相堆積法，同時蒸着法，スパッタリング，または他の当該技術分野において既知である手法を用いて，層２０を，好ましい厚さ（約５００Å）まで堆積させることが可能である。この場合も，層２０の厚さは，ある程度は層１８の厚さに基づいて選択され，錫−カルコゲナイド層２０とその下のカルコゲナイド・ガラス層１８との厚さの比は，約５：１から約１：１であることが好ましく，約2.5：１であることがより好ましい。図１１〜１４に関連して説明したプロセス・ステップを，図２〜１０に示した実施形態に従うディバイスの形成に適合させることが可能なので，ディバイス１０７〜１０９において示した合金制御層２１を，錫−カルコゲナイド層２０のいずれかの側に近接させて形成することが可能であることに注目されたい。
【００４５】
さらに図１２を参照すると，錫−カルコゲナイド層２０の上に金属層２２が形成される。金属層２２は銀（Ag）であるか，少なくとも銀を含むことが好ましく，好ましい厚さ，約３００Åで形成される。金属層２２は，当該技術分野において周知である任意の手法で堆積させることが可能である。
【００４６】
さらに図１２を参照すると，金属層２２の上に，導電性材料を第２の電極２４として堆積する。この場合も，この導電性材料は導電性電極として好適な任意の材料であってよいが，タングステンであることが好ましい。しかしながら，他の材料（たとえば，窒化チタンまたはタンタルなど）を用いることも可能である。
【００４７】
次に図１３を参照すると，フォトレジスト層３０を一番上の電極２４の層の上に堆積し，マスキングおよびパターンニングし，メモリ・ディバイス１００のスタックの範囲を規定する。ここでメモリ・ディバイス１００は，メモリ・アレイの中の複数の同様なメモリ・ディバイスのうちの１つにすぎない。エッチング・ステップによって，層１８，２０，２２および２４の部分が除去される。このとき絶縁層１４がエッチングストップとして用いられ，図１３に示すようなスタックが残る。次に，フォトレジスト３０が除去され，図１４に示すように，実質的に完全なメモリ・ディバイス１００が残る。ディバイス１００の上に絶縁層２６を形成して，図１に示したような構造物を実現することが可能である。この絶縁ステップに続いて，当該技術分野において周知であるように，メモリ・ディバイス１００がその一部である集積回路の他の回路（たとえば，論理回路，センス増幅器など）との接続が形成される。
【００４８】
コンディショニング・ステップでは，所与の継続時間および大きさの電圧パルスを印加して，錫−カルコゲナイド層２０の材料をカルコゲナイド・ガラス層１８に混入させて，カルコゲナイド・ガラス層１８内に導電チャネルを形成する。この導電チャネルは，メモリ・ディバイス１００の動作中に導電路をサポートする。
【００４９】
前述の各実施形態は，この発明による可能な抵抗可変メモリ・ディバイス構造物（たとえば，ＰＣＲＡＭ）（それはメモリ・アレイの一部になりうる）のほんのいくつかの形成に言及したものである。しかしながら，この発明は，この発明の趣旨の範囲内で，メモリ・アレイとして作製可能であり，メモリ素子アクセス回路との動作が可能な他のメモリ構造物の形成も想定していることを理解されたい。
【００５０】
図１５は，この発明に従って製造された抵抗可変メモリ・ディバイス（たとえば，ディバイス１００〜１０９）を採用するメモリ回路４４８（たとえば，ＰＣＲＡＭディバイス）を含む典型的なプロセッサ・システム４００を示している。コンピュータ・システムのようなプロセッサ・システムは，一般に，中央処理装置（ＣＰＵ）４４４（たとえば，マイクロプロセッサ，ディジタル信号プロセッサまたは他のプログラム可能なディジタル論理ディバイス）を備え，ＣＰＵ４４４は，バス４５２経由で入出力（I/O）ディバイス４４６と通信する。メモリ回路４４８は，典型的にはメモリコントローラを通してバス４５２を経由しＣＰＵ４４４と通信する。
【００５１】
コンピュータ・システムの場合，プロセッサ・システムは，フロッピー・ディスク・ドライブ４５４やコンパクト・ディスク（ＣＤ）ＲＯＭドライブ４５６のような周辺装置を含むことが可能であり，これらの周辺装置もバス４５２経由でＣＰＵ４４４と通信する。メモリ回路４４８は，１つまたは複数の抵抗可変メモリ・ディバイス（たとえば，ディバイス１００）を含む集積回路として構築されることが好ましい。必要に応じて，メモリ回路４４８とプロセッサ（たとえば，ＣＰＵ４４４）とを単一の集積回路の形で組み合わせることが可能である。
【００５２】
図１６ａ〜１７ｂは，図２に示した例示的実施形態による構造を有する実際のディバイスを用いた実験から得られた結果に関するグラフである。テストしたディバイスは，一番下にタングステン電極（たとえば，層１６）を有し，一番下の電極の上にGe40Se60の第１の３００Å層（たとえば，層１８）を有し，そのGe40Se60層の上にSnSeの５００Å層（たとえば，層２０）を有し，そのSnSｅ層の上にGe40Se60の第２の１５０Å層（たとえば，層１８ａ）を有し，その第２のGe40Se60層の上に銀（Ag）の５００Å層（たとえば，層２２）を有し，その銀の層の上にGe40Se60の第３の１００Å層（たとえば，層１８ｂ）を有し，一番上にタングステン電極（たとえば，層２４）を有する。これらのディバイスに対する実験を，電気的プロービングを用いて各ディバイスを動作させて実施した。第１のプローブを一番上の電極（たとえば，層２４）に配置し，第２のプローブを一番下の電極（たとえば，層１６）に配置した。そして，２つのプローブの間に電位を印加した。これらのテストしたディバイスには，これまでのＰＣＲＡＭディバイスに対して温度特性の改善が見られた。たとえば，プロセスが２６０℃の温度で５分間のアニールを含む場合，アレイは，その動作するメモリ・ディバイスにおいて少なくとも９０％の歩留りを示した。９０％の歩留まりは，測定した全数のうちの動作するディバイスの割合を意味する。測定した１００個ごとのディバイスのうち，約９０個がアニールなしで室温で動作するメモリ・ディバイスであり，２６０℃のアニールの後では，１００個のうち約９０個が動作した。したがって，統計的には，アニールの後でも，動作するディバイスの総数は変わらない。
【００５３】
図１６ａおよび１６ｂのグラフは，ＤＣ電圧掃引に応答してディバイスがスイッチングする様子を示している。図１６ａは，ＤＣスイッチングのＩ−Ｖ（電流対電圧）トレースである。この図によれば，テストしたディバイスは，書き込み電圧掃引中に約０．２Ｖで低導電率状態から高導電率状態に切り替わっている。図１６ｂに示したＤＣスイッチングのＩ−Ｖトレースでは，ＤＣ電圧掃引中に，３μＡ未満の電流を用いた場合に，約−０．５Ｖでディバイスが消去されるか，または高導電率状態から低導電率状態に切り替わっている。
【００５４】
図１７ａのグラフは，時間に対する連続波のディバイス応答電圧のトレースであり，テストしたディバイスが，ディバイスの両端の連続波信号に対して応答する様子を示している。正電圧側では，ディバイスは低抵抗状態にプログラムされ，入力信号に「追従」する。負電圧側では，ディバイスは，消去されるか，またはプログラムされて高抵抗状態になるまでは，入力信号に「追従」する。図１７ｂは，入力電圧とメモリ・ディバイスの両端電圧との関係のグラフである。図に示すように，この例における「しきい値電圧」は，ディバイスが高導電率状態に切り替わる約0.4Ｖと，ディバイスが低導電率状態に切り替わる約−0.3Ｖである。
【００５５】
ここまでの記載および図面は，この発明の特徴および利点を実現する例示的実施形態の説明に過ぎないと考えていただきたい。この発明の趣旨および範囲から逸脱することなく，特定のプロセス条件および構造物に対する修正や置換を行うことが可能である。したがって，この発明は，先述の記載および図面によって限定されると見られるべきではなく，添付の特許請求項の範囲によってのみ限定される。
【図１】
2011258971.tif 000003
【図２】
2011258971.tif 000004
【図３】
2011258971.tif 000005
【図４】
2011258971.tif 000006
【図５】
2011258971.tif 000007
【図６】
2011258971.tif 000008
【図７】
2011258971.tif 000009
【図８】
2011258971.tif 000010
【図９】
2011258971.tif 000011
【図１０】
2011258971.tif 000012
【図１１】
2011258971.tif 000013
【図１２】
2011258971.tif 000014
【図１３】
2011258971.tif 000015
【図１４】
2011258971.tif 000016
【図１５】
2011258971.tif 000017
【図１６ａ】
2011258971.tif 000018
【図１６ｂ】
2011258971.tif 000019
【図１７ａ】
2011258971.tif 000020
【図１７ｂ】
2011258971.tif 000021