(57)【要約】【課題】熱電素子及びその形成方法、これを利用した温度感知センサ及び熱源イメージセンサを提供する。【解決手段】熱電素子は基板の上の互いに離隔されて配置された第１ナノワイヤ及び第２ナノワイヤと、第１ナノワイヤの一端に接続される第１シリコン薄膜と、第２ナノワイヤの一端に接続される第２シリコン薄膜と、第１ナノワイヤの他端及び第２ナノワイヤの他端に接続される第３シリコン薄膜とを含み、第１ナノワイヤ及び第２ナノワイヤは基板の上部面に対して水平な方向に延長される。【選択図】図２
2011171716.tif 000002
【特許請求の範囲】
【請求項１】
基板の上の互いに離隔されて配置された第１ナノワイヤ及び第２ナノワイヤと、
前記第１ナノワイヤの一端に接続される第１シリコン薄膜と、
前記第２ナノワイヤの一端に接続される第２シリコン薄膜と、
前記第１ナノワイヤの他端及び前記第２ナノワイヤの他端に接続される第３シリコン薄膜とを含み、
前記第１ナノワイヤ及び前記第２ナノワイヤは前記基板の上部面に対して水平な方向に延長されることを特徴とする熱電素子。
【請求項２】
前記シリコン薄膜及び前記ナノワイヤは同一の平面に提供されることを特徴とする請求項１に記載の熱電素子。
【請求項３】
前記シリコン薄膜及び前記ナノワイヤは同一の厚さを有することを特徴とする請求項１に記載の熱電素子。
【請求項４】
前記シリコン薄膜に電気的にそれぞれ接続される第１、第２及び第３金属薄膜と、
前記第３金属薄膜に電気的に接続される吸湿体とをさらに含むことを特徴とする請求項１に記載の熱電素子。
【請求項５】
前記吸湿体は熱を吸収して前記第３金属薄膜を通じて前記第３シリコン薄膜に伝達することを特徴とする請求項４に記載の熱電素子。
【請求項６】
前記第１及び第２ナノワイヤはシリコンを含むことを特徴とする請求項４に記載の熱電素子。
【請求項７】
前記第１ナノワイヤはｎ型ドーパントを含み、前記第２ナノワイヤはｐ型ドーパントを含むことを特徴とする請求項６に記載の熱電素子。
【請求項８】
前記第１シリコン薄膜、前記第２シリコン薄膜及び前記第３シリコン薄膜のそれぞれはドーピング領域をさらに含み、前記ドーピング領域は前記第１、第２及び第３金属薄膜と接続されたコンタクトとオミックコンタクトを形成することを特徴とする請求項４に記載の熱電素子。
【請求項９】
前記第１、第２及び第３金属薄膜は同一の物質を含むことを特徴とする請求項４に記載の熱電素子。
【請求項１０】
前記第１、第２及び第３金属薄膜は銅、アルミニウム、チタン、コバルト、窒化チタンまたはタングステンのうちの少なくともいずれか１つを含むことを特徴とする請求項９に記載の熱電素子。
【請求項１１】
前記基板の上に提供された絶縁膜をさらに含み、
前記シリコン薄膜及び前記ナノワイヤは前記絶縁膜の上に配置されることを特徴とする請求項１に記載の熱電素子。
【請求項１２】
熱源の熱エネルギーを電気エネルギーに変換する請求項１の熱電素子と、
前記電気エネルギーを前記熱源の温度値と比較して演算する中央処理部と、
前記中央処理部で演算されたデータを格納し、前記中央処理部とデータを交換するデータ格納部とを含むことを特徴とする温度感知センサ。
【請求項１３】
ＡＮＤ論理回路、前記ＡＮＤ論理回路によってターンオンされるスイチング素子及び前記スイチング素子に電気的に接続された請求項１の熱電素子をそれぞれ含む複数の単位ピクセルと、
前記複数の単位ピクセルを選択し、前記ＡＮＤ論理回路に電気的に接続されたロウマルチプレクサ及びコラムマルチプレクサと、
前記ターンオンされたスイチング素子を通じて前記熱電素子の電気エネルギーを増幅する電流増幅器と、
前記電流増幅器によって増幅された信号が伝達されて映像を出力するディスプレイとを含むことを特徴とする熱源イメージセンサ。
【請求項１４】
基板の上に絶縁膜及びシリコン層を順に形成し、
前記シリコン層の上に第１線幅を有するフォトレジストパターンを形成し、
前記フォトレジストパターンにアッシング工程を進行し、前記第１線幅よりさらに狭い第２線幅を有するフォトレジスト微細パターンを形成し、
前記フォトレジスト微細パターンをマスクとして前記シリコン層にエッチング工程を進行して第１及び第２ナノワイヤを形成することを特徴とする熱電素子の形成方法。
【請求項１５】
前記第１及び第２ナノワイヤを形成することは、
前記第１ナノワイヤの一端と接続される第１シリコン薄膜を形成し、前記第２ナノワイヤの一端と接続される第２シリコン薄膜を形成し、前記第１ナノワイヤの他端及び前記第２ナノワイヤの他端と接続される第３シリコン薄膜を形成することを特徴とする請求項１４に記載の熱電素子の形成方法。
【請求項１６】
前記第１ナノワイヤにｎ型ドーパントをドーピングし、
前記第２ナノワイヤにｐ型ドーパントをドーピングすることをさらに含むことを特徴とする請求項１５に記載の熱電素子の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、熱電素子及びその形成方法、温度感知センサ及び熱源イメージセンサに係り、さらに詳細には、ナノワイヤを利用した熱電素子、温度感知センサ及び熱源イメージセンサに関する。
【背景技術】
【０００２】
熱電素子は熱エネルギーを電気エネルギーに変換する素子として、最近エネルギー及び環境親和政策を同時に満たすことができる代表的な技術分野の１つである。熱電素子の熱源は太陽熱、自動車廃熱、地熱、体熱、放射性熱などの地球上に存在するすべての熱をそのエネルギー源として活用することができる。
【０００３】
熱電効果（ｔｈｅｒｍｏｅｌｅｃｔｒｉｃ  ｅｆｆｅｃt）は１８００年代トーマスゼーベック（Ｔｈｏｍａｓ Ｓｅｅｂｅｃｋ）によって最初発見された。ゼーベックはビズマスと銅を連結し、その中に羅針盤を配置した。ビズマスの一方を熱く加熱すれば、温度差によって電流が誘導され、この誘導電流によって発生する磁場が羅針盤に影響をかけて羅針盤が動くことを示すことによって、熱電効果を初めて糾明した。
【０００４】
熱電効率を見計らう指標ではＺＴ（ｆｉｇｕｒｅ  ｏｆ  ｍｅｒｉｔ）値が用いられる。ＺＴ値はゼーベック係数（Ｓｅｅｂｅｃｋ  Ｃｏｅｆｆｉｃｉｅｎｔ）の二乗と電気伝導度（ｅｌｅｃｔｒｉｃ  ｃｏｎｄｕｃｔｉｖｉｔｙ）に比例し、熱伝導度（ｔｈｅｒｍａｌ  ｃｏｎｄｕｃｔｉｖｉｔｙ）に反比例する。これらは物質の固有特性に大きく左右される。金属の場合、ゼーベック係数値が数μＶ／Ｋ水準で非常に低く、ヴィーデマンーフランツ則（Ｗｉｅｄｅｍａｎｎ−Ｆｒａｎｚ  ｌａｗ）によって電気伝導度と熱伝導度との間は比例関係にあるので、金属を利用したＺＴ値の向上は不可能である。一方、半導体物質に対する科学者のたゆまない研究を通じてそれぞれ体熱及び放射性熱をその熱源とする熱電素子が市場に出るようになった。しかし、市場規模はまだ小さい実情である。製品化された熱電素子用物質では常温及び中温の周りではＢｉ２Ｔｅ３が、高温ではＳｉＧｅが適用されている。Ｂｉ２Ｔｅ３のＺＴ値は常温では０．７であり、１２０℃で最大値０．９を有する。ＳｉＧｅのＺＴ値は常温では約０．１であり、９００℃で最大値０．９を有する。
【０００５】
半導体産業の基本素材であるシリコンに基づいた研究も関心を受けている。シリコンは熱伝導度が１５０Ｗ／ｍ・Ｋとして非常に高くて、ＺＴ値が０．０１の値を有するので、熱電素子としての活用が難しいと認識されていた。しかし、最近化学気相蒸着（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）で成長したシリコンナノ線の場合には熱伝導度を０．０１倍以下まで減らすことができる。これによって、ＺＴ値が１に近接することに報告されている。
【０００６】
しかし、既存の技術を活用したシリコンナノ線基盤の熱電素子の集積化及び製品化は大きい困難に直面している。その最大理由の１つは、大量生産が可能なナノ線製作方法の不在である。大部分の製作方法は触媒（ｃａｔａｌｙｓｔ）あるいは非触媒（ｎｏｎ−ｃａｔａｌｙｓｔ）方式などを活用し、ファーネス（ｆｕｒｎａｃｅ）中でそれぞれ個別的に成長させる方法を選んでいる。しかし、このような個別成長方式は、次のような２つの短所を持っている。第一は、一方向のみに一貫してナノ線が成長されず、一部ナノ線は所望しない方向に成長しながら他のナノ線の成長を阻害するので、高品質のナノ線獲得に大きい制約条件として作用する。第二は、ファーネス中で個別成長させたナノ線を素子に移動した後、素子に付着して使用しなければならない。すなわち、ナノ線と素子の一体型製作が難しくて、大量生産が不可能であり、またこの過程で多い時間がかかるので、費用が大きく増加する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許公開第２００６／０２８１３２１号公報
【特許文献２】米国特許公開第２００９／００２０１４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、生産が容易な熱電素子及びその形成方法、これを利用した温度感知センサ及び熱源イメージセンサを提供することにある。
【課題を解決するための手段】
【０００９】
前記技術的課題を達成するための本発明の実施形態に係る熱電素子は、基板の上の互いに離隔されて配置された第１ナノワイヤ及び第２ナノワイヤと、前記第１ナノワイヤの一端に接続される第１シリコン薄膜と、前記第２ナノワイヤの一端に接続される第２シリコン薄膜と、前記第１ナノワイヤの他端及び前記第２ナノワイヤの他端に接続される第３シリコン薄膜とを含み、前記第１ナノワイヤ及び前記第２ナノワイヤは前記基板の上部面に対して水平な方向に延長される。
【００１０】
本発明の実施形態に係る前記シリコン薄膜及び前記ナノワイヤは同一の平面に提供することができる。
【００１１】
本発明の実施形態に係る前記シリコン薄膜及び前記ナノワイヤは同一の厚さを有することができる。
【００１２】
本発明の実施形態に係る熱電素子は前記シリコン薄膜に電気的にそれぞれ接続される第１、第２及び第３金属薄膜及び前記第３金属薄膜に電気的に接続される吸湿体をさらに含むことができる。
【００１３】
本発明の実施形態に係る前記吸湿体は熱を吸収して前記第３金属薄膜を通じて前記第３シリコン薄膜に伝達することができる。
【００１４】
本発明の実施形態に係る前記第１及び第２ナノワイヤはシリコンを含むことができる。
【００１５】
本発明の実施形態に係る前記第１ナノワイヤはｎ型ドーパントを含み、前記第２ナノワイヤはｐ型ドーパントを含むことができる。
【００１６】
本発明の実施形態に係る熱電素子において前記第１シリコン薄膜、前記第２シリコン薄膜及び前記第３シリコン薄膜のそれぞれはドーピング領域をさらに含み、前記ドーピング領域は前記金属薄膜に接続されるコンタクトとオミックコンタクトを形成することができる。
【００１７】
本発明の実施形態に係る前記金属薄膜は同一の物質を含むことができる。
【００１８】
本発明の実施形態に係る前記金属薄膜は銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、窒化チタン（ＴｉＮ）またはタングステン（Ｗ）のうちの少なくともいずれか１つを含むことができる。
【００１９】
本発明の実施形態に係る熱電素子は前記基板の上に提供された絶縁膜をさらに含み、前記第１、第２、第３シリコン薄膜及び前記第１及び第２ナノワイヤは前記絶縁膜の上に配置することができる。
【００２０】
本発明の実施形態に係る温度感知センサは熱源の熱エネルギーを電気エネルギーに変換する熱電素子と、前記電気エネルギーを前記熱源の温度値と比較して演算する中央処理部と、前記中央処理部で演算されたデータを格納し、前記中央処理部とデータを交換するデータ格納部とを含むことができる。
【００２１】
本発明の実施形態に係る熱源イメージセンサはＡＮＤ論理回路、前記ＡＮＤ論理回路によってターンオンされるスイチング素子及び前記スイチング素子に電気的に接続された熱電素子をそれぞれ含む複数の単位ピクセル、前記複数の単位ピクセルを選択し、前記ＡＮＤ論理回路に電気的に接続されたロウマルチプレクサ及びコラムマルチプレクサ、前記ターンオンされたスイチング素子を通じて前記熱電素子の電気エネルギーを増幅する電流増幅器、及び前記電流増幅器によって増幅された信号が伝達されて映像を出力するディスプレイを含む。
【００２２】
本発明の実施形態に係る熱電素子の形成方法は基板の上に絶縁膜及びシリコン層を順に形成し、前記シリコン層の上に第１線幅を有するフォトレジストパターンを形成し、前記フォトレジストパターンにアッシング工程を進行し、前記第１線幅よりさらに狭い第２線幅を有するフォトレジスト微細パターンを形成し、前記フォトレジスト微細パターンをマスクとして前記シリコン層にエッチング工程を進行して第１、第２ナノワイヤを形成することを含む。
【００２３】
本発明の実施形態に係る前記第１、第２ナノワイヤを形成することは、前記第１ナノワイヤの一端と接続される第１シリコン薄膜を形成し、前記第２ナノワイヤの一端と接続される第２シリコン薄膜を形成し、前記第１ナノワイヤの他端及び前記第２ナノワイヤの他端と接続される第３シリコン薄膜を形成することを含むことができる。
【００２４】
本発明の実施形態に係る熱電素子の形成方法は、前記第１ナノワイヤにｎ型ドーパントをドーピングし、前記第２ナノワイヤにｐ型ドーパントをドーピングすることを含むことができる。
【発明の効果】
【００２５】
本発明の実施形態によると、ナノワイヤが基板に対して水平方向に延長される。これはナノワイヤが半導体工程（ＣＭＯＳ工程）によって形成されるためである。ファーネスで別に形成されず、フォトリソグラフィ工程及びアッシング工程を利用して形成されるので、ナノワイヤを形成する工程時間が減少し、且つ大量生産が可能になる。また、ナノワイヤの均一性が確保され、熱電素子の性能を向上することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施形態に係る熱電素子を説明するための概路図である。
【図２】本発明の実施形態に係る熱電素子を具体的に説明するための図面である。
【図３Ａ】図２のＩ−Ｉ’に沿って切断した断面図である。
【図３Ｂ】図２のＩＩ−ＩＩ’に沿って切断した断面図である。
【図４】本発明の実施形態に係る温度感知センサを説明するための概念図である。
【図５】本発明の実施形態に係る熱源イメージセンサの基本動作原理を説明するための回路図である。
【図６Ａ】本発明の実施形態に係る熱電素子の形成方法を説明するための図である。
【図６Ｂ】本発明の実施形態に係る熱電素子の形成方法を説明するための図である。
【図６Ｃ】本発明の実施形態に係る熱電素子の形成方法を説明するための図である。
【図６Ｄ】本発明の実施形態に係る熱電素子の形成方法を説明するための図である。
【図６Ｅ】本発明の実施形態に係る熱電素子の形成方法を説明するための図である。
【図６Ｆ】本発明の実施形態に係る熱電素子の形成方法を説明するための図である。
【図７Ａ】本発明の実施形態に係る熱電素子の形成方法を説明するための図である。
【図７Ｂ】本発明の実施形態に係る熱電素子の形成方法を説明するための図である。
【図７Ｃ】本発明の実施形態に係る熱電素子の形成方法を説明するための図である。
【発明を実施するための形態】
【００２７】
以上の本発明の目的、他の目的、特徴及び利点は添付の図面と係わる以下の望ましい実施形態を通じて容易に理解することができる。しかし、本発明はここで説明する実施形態に限定されず、他の形態に具体化することもできる。さらに、ここで紹介する実施形態は開示された内容が徹底且つ完全になれるように、そして当業者に本発明の思想を十分に伝達するように提供されるものである。
【００２８】
本明細書において、ある構成要素が異なる構成要素の上にあると記載された場合、それは異なる構成要素の上に直接形成されるか、またはそれらの間に第３の構成要素が介在されうる。また、図面において、構成要素の厚さは技術的内容の効果的な説明のために誇張されたものである。明細書の全体にかけて同一の参照番号に表示された部分は同一の構成要素を示す。
【００２９】
本明細書で記述する実施形態は本発明の理想的な例示図である断面図及び／または平面図を参考して説明する。図面において、膜及び領域の厚さは技術的内容の効果的な説明のために誇張されたものである。製造技術及び／または許容誤差の結果として図示された形状から偏差がありえる。したがって、本発明の実施形態は、図示された特定の形状にのみ制限されると解釈されてはならず、例えば、製造結果から得られる形状における偏差を含むと解釈されねばならない。したがって、図面に示された領域は、事実上概略的なものであり、それらの形状は、素子の領域の特定形状を例示するためのものであり、本発明の範囲を制限するためものではない。本明細書の多様な実施形態で第１、第２、第３などの用語が多様な構成要素を記述するために用いられたが、これら構成要素がこれらの用語に限定されると解釈されてはならない。これら用語はある構成要素を他の構成要素と区別させるために用いられるだけである。ここに説明及び例示される実施形態はそれの相補的な実施形態も含む。
【００３０】
本明細書で使われる用語は、特定の実施形成を記述するための目的として用いられるものであり、本発明の範囲を制限するためのものではない。本明細書で、単数として使われた用語は、それについての単数であることを示す明白な背景に関する言及がない限り、複数も含むものである。また、本明細書で使われる「包含する」という用語は、言及された構成要素が１つまたはそれ以上の他の構成要素の存在または付加を除外するものではない。
【００３１】
図１は、本発明の実施形態に係る熱電素子を説明するための概路図である。
【００３２】
図１を参照すると、基板１００の上に絶縁膜１１０が配置される。前記基板１００はシリコン基板またはＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板であり得る。前記絶縁膜１１０は前記基板１００の上に提供されたシリコン酸化膜であり得る。前記絶縁膜１１０はＳＯＩ基板の埋没絶縁膜（ｂｕｒｉｅｄ  ｏｘｉｄｅ）であり得る。前記絶縁膜１１０の上に互いに離隔して第１ナノワイヤ１３２及び第２ナノワイヤ１３４が配置される。前記第１ナノワイヤ１３２及び第２ナノワイヤ１３４は前記絶縁膜１１０の上部面に対して水平な方向に延長される。
【００３３】
前記第１ナノワイヤ１３２の一端と接続される第１シリコン薄膜１２２が配置され、前記第２ナノワイヤ１３４の一端と接続される第２シリコン薄膜１２４が配置される。前記第１及び第２ナノワイヤ１３２、１３４の他端と接続される第３シリコン薄膜１２６が配置される。前記第１ナノワイヤ１３２はｎ型ドーパントを含み、前記第２ナノワイヤ１３４はｐ型ドーパントを含むことができる。
【００３４】
前記第１シリコン薄膜１２２はｎ型ドーパントを含むことができ、前記第２シリコン薄膜１２４はｐ型ドーパントを含むことができる。前記第３シリコン薄膜１２６はｐ型またはｎ型ドーパントを含むことができる。具体的に、前記第１ナノワイヤ１３２に隣接した第３シリコン薄膜１２６はｎ型ドーパントを含むことができ、前記第２ナノワイヤ１３４に隣接した第３シリコン薄膜１２６はｐ型ドーパントを含むことができる。
【００３５】
前記第３シリコン薄膜１２６が熱源に露出して温度が上昇し、前記第３シリコン薄膜１２６と第１シリコン薄膜１２２との間及び前記第３シリコン薄膜１２６と第２シリコン薄膜１２４との間の温度差によって電流が誘導され得る。すなわち、前記温度差によって、電子(ｅ)が前記第１ナノワイヤ１３２を通じて第３シリコン薄膜１２６から第１シリコン薄膜１２２方へ移動し、正孔(ｈ)が前記第２ナノワイヤ１３４を通じて第３シリコン薄膜１２６から第２シリコン薄膜１２４方へ移動して時計方向の電流流れを形成することができる。
【００３６】
図２〜図３Ｂは、本発明の実施形態に係る熱電素子を具体的に説明するための図である。図３Ａは、図２の１−１’に沿って切断した断面図であり、図３Ｂは図２のＩＩ−ＩＩ’に沿って切断した断面図である。
【００３７】
図２〜図３Ｂを参照すると、ｎ領域とｐ領域を含む基板１００の上に絶縁膜１１０が提供される。前記基板１００は半導体基板またはＳＯＩ基板であり得る。前記絶縁膜１１０はシリコン酸化膜を含むことができる。前記絶縁膜１１０はＳＯＩ基板の埋没絶縁膜（ｂｕｒｉｅｄｏｘｉｄｅ）であり得る。ｎ領域の前記絶縁膜１１０の上に第１ナノワイヤ１３２が配置される。ｐ領域の前記絶縁膜１１０の上に前記第１ナノワイヤ１３２と離隔された第２ナノワイヤ１３４が配置される。
【００３８】
前記第１ナノワイヤ１３２の一端に接続される第１シリコン薄膜１２２が前記絶縁膜１１０の上に配置される。前記第２ナノワイヤ１３４の一端に接続される第２シリコン薄膜１２４が前記絶縁膜１１０の上に配置される。前記第１及び第２ナノワイヤ１３２、１３４の他端に接続される第３シリコン薄膜１２６が前記絶縁膜１１０の上に配置される。前記第１及び第２ナノワイヤ１３２、１３４は前記基板１００または絶縁膜１１０の上部面に対して水平な方向に延長される。
【００３９】
前記第１及び第２ナノワイヤ１３２、１３４はシリコンを含むことができる。前記第１ナノワイヤ１３２はｎ型ドーパントを含むことができ、前記第２ナノワイヤ１３４はｐ型ドーパントを含むことができる。前記シリコン薄膜１２２、１２４、１２６及び前記ナノワイヤ１３２、１３４は同一の平面に提供することができる。また、前記シリコン薄膜１２２、１２４、１２６及び前記ナノワイヤ１３２、１３４は同一の厚さを有することができる。
【００４０】
前記第１シリコン薄膜１２２は第１ドーピング領域１２３を含み、前記第２シリコン薄膜１２４は第２ドーピング領域１２５を含み、前記第３シリコン薄膜１２６は第３ドーピング領域１２７を含む。前記第１、第２及び第３ドーピング領域１２３、１２５、１２７のそれぞれはドーパントを含むことができる。前記第１ドーピング領域１２３は前記第１シリコン薄膜１２２と同一の導電型を有し、前記第２ドーピング領域１２５は前記第２シリコン薄膜１２４と同一の導電型を有することができる。前記第１シリコン薄膜１２２と前記第１ドーピング領域１２３はｎ型ドーパントを有することができる。前記第２シリコン薄膜１２４と第２ドーピング領域１２５はｐ型ドーパントを有することができる。前記第３ドーピング領域はｎ領域に提供されたｎ型ドーピング領域１２７ｎ及びｐ領域に提供されたｐ型ドーピング領域１２７ｐを含むことができる。前記ｎ領域に配置される第３シリコン薄膜１２６はｎ型ドーパントを有し、前記ｐ領域に配置される第３シリコン薄膜１２６はｐ型ドーパントを有することができる。
【００４１】
前記シリコン薄膜１２２、１２４、１２６及び前記ナノワイヤ１３２、１３４を覆う第１層間絶縁膜１４０が配置される。前記第１層間絶縁膜１４０はシリコン酸化膜を含むことができる。前記第１層間絶縁膜１４０に、前記第１、第２及び第３シリコン薄膜１２２、１２４、１２６にそれぞれ接続される第１、第２及び第３メタルコンタクト１４２、１４４、１４６が配置される。前記第３メタルコンタクト１４６は、図２と異なり、ｎ領域に提供されたｎ型メタルコンタクトとｐ領域に提供されたｐ型メタルコンタクトに分離して配置することができる。
【００４２】
前記第１層間絶縁膜１４０の上に第２層間絶縁膜１５０が配置される。前記第２層間絶縁膜１５０は前記第１層間絶縁膜１４０と同一の物質を含むことができる。前記第１、第２及び第３メタルコンタクト１４２、１４４、１４６とそれぞれ電気的に接続される第１金属薄膜１５２、第２金属薄膜１５４、第３金属薄膜１５６が前記第２層間絶縁膜１５０に配置される。前記第１、第２及び第３金属薄膜１５２、１５４、１５６は同一の物質を含むことができる。前記第１、第２及び第３金属薄膜１５２、１５４、１５６は銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、窒化チタン（ＴｉＮ）またはタングステン（Ｗ）のうちの少なくともいずれか１つを含むことができる。前記第１、第２及び第３金属薄膜１５２、１５４、１５６は前記第１、第２及び第３メタルコンタクト１４２、１４４、１４６と同一の物質を含むことができる。
【００４３】
前記第２層間絶縁膜１５０及び前記金属薄膜１５２、１５４、１５６の上に第３層間絶縁膜１６０が配置される。前記第３層間絶縁膜１６０は前記第２層間絶縁膜１５０と同一の物質を含むことができる。前記第３層間絶縁膜１６０に前記第３金属薄膜１５６と接触するコンタクト１６２が配置される。前記第３層間絶縁膜１６０の上に前記コンタクト１６２と接続される吸湿体１７０が配置される。前記吸湿体１７０は外部の熱を吸収する役割を果たすことができる。前記吸湿体１７０はチタン酸化膜を含むことができる。前記コンタクト１６２は前記吸湿体１７０と同一の物質を含むことができる。前記吸湿体１７０は前記第３シリコン薄膜１２６に熱を伝達し、前記第３シリコン薄膜１２６と第１シリコン薄膜１２２との間及び前記第３シリコン薄膜１２６と第２シリコン薄膜１２４との間に温度差を形成することができる。
【００４４】
図４は、本発明の実施形態に係る温度感知センサを説明するための概念図である。
【００４５】
図４を参照すると、温度感知センサ２００は熱源２１０の熱エネルギーを吸収して電気エネルギーに変換する熱電素子２２０を含む。前記熱電素子２２０は図２〜図３Ｂを参照して説明した構成要素を含む。熱源２１０と熱電素子２２０によって変換された電気エネルギー値を中央処理部２３０で演算する。前記中央処理部２３０は熱源２１０の温度と電気エネルギー値の関係をデータ格納部２４０に格納する。温度感知センサ２００は熱源２１０の温度によって温度を表示する表示部２５０を含むことができる。本発明の実施形態によると、温度感知センサ２００はシリコンナノワイヤを利用して熱源２１０の温度を感知することができる。
【００４６】
図５は、本発明の実施形態に係る熱源イメージセンサの基本動作原理を説明するための回路図である。
【００４７】
図５を参照すると、熱源イメージセンサ３００は図２〜図３Ｂで説明した熱電素子３１０、ＡＮＤ論理回路３２０及びスイチング素子３３０を有する単位ピクセル（Ｕｎｉｔ  ｐｉｘｅｌ）を含む。前記スイチング素子３３０は前記ＡＮＤ論理回路３２０によってターンオン（ｔｕｒｎ−ｏｎ）され得る。前記複数の単位ピクセル（ｕｎｉｔ  ｐｉｘｅｌ）を選択し、前記ＡＮＤ論理回路３２０に電気的に接続されたロウマルチプレクサ３４０及びコラムマルチプレクサ３５０が提供される。前記熱電素子３１０の位置に対応する熱エネルギーは選択された単位ピクセル（ｕｎｉｔ  ｐｉｘｅｌ）の熱電素子３１０によって電気エネルギーに転換される。選択された単位ピクセル（ｕｎｉｔ  ｐｉｘｅｌ）の前記スイチング素子３３０がターンオンされれば、前記熱電素子３１０で変換された電気エネルギーが出力される。出力された電気エネルギーは低雑音電流増幅器（ｌｏｗ  ｎｏｉｓｅ  ｃｕｒｒｅｎｔ  ａｍｐｌｉｆｉｅｒ）３６０で増幅された後、電圧値に変換される。前記変換された電圧値はディスプレイ３７０によってイメージに実現することができる。
【００４８】
図６Ａ〜図７Ｃは、本発明の実施形態に係る熱電素子の形成方法を説明するための図である。図６Ａ〜図６Ｆはナノワイヤの形成方法を説明するための図であり、図示の便宜のために一対のナノワイヤを示す。
【００４９】
図６Ａを参照すると、基板４００の上に絶縁膜４１０が形成される。前記絶縁膜４１０はシリコン酸化膜に形成され得る。前記絶縁膜４１０の上にシリコン層４３０が形成される。これと異なり、前記基板４００、絶縁膜４１０及びシリコン層４３０はＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Iｎｓｕｌａｔｏｒ）基板によって備えることができる。前記シリコン層４３０はその厚さを数十ｎｍ、例えば４０ｎｍに薄膜化される。前記シリコン層４３０を薄膜化することは熱酸化（ｔｈｅｒｍａｌ  ｏｘｉｄａｔｉｏｎ）工程及び酸化膜除去工程を繰り返して進行することを含むことができる。前記酸化膜除去工程は湿式エッチング工程を含むことができる。
【００５０】
図６Ｂを参照すると、前記シリコン層４３０の上にフォトレジストパターン４２０が形成される。前記フォトレジストパターン４２０の第１最小線幅Ｗ１は１８０ｎｍであり得る。前記フォトレジストパターン４２０はＫｒＦエキシマレーザを利用するステッパ（ｓｔｅｐｐｅｒ）によって形成することができる。前記フォトレジストパターン４２０をマスクとしてエッチング工程を進行し、第１予備シリコン薄膜４２２ａ、第２予備シリコン薄膜４２４ａ及び第３予備シリコン薄膜４２６ａ、第１予備ナノワイヤ４３２ａ及び第２予備ナノワイヤ４３４ａを形成することができる。
【００５１】
図６Ｃを参照すると、前記フォトレジストパターン４２０にアッシング（ａｓｈｉｎｇ）工程を進行し、前記第１最小線幅Ｗ１よりさらに狭い第２最小線幅Ｗ２を有するフォトレジスト微細パターン４２５が形成される。前記第２最小線幅Ｗ２は約３０ｎｍで形成することができる。前記アッシング工程は酸素プラズマアッシング工程であり得る。
【００５２】
図６Ｄを参照すると、前記フォトレジスト微細パターン４２５をマスクとして前記第１予備シリコン薄膜４２２ａ、第２予備シリコン薄膜４２４ａ、第３予備シリコン薄膜４２６ａ、第１予備ナノワイヤ４３２ａ及び第２予備ナノワイヤ４３４ａにエッチング工程を進行し、第１シリコン薄膜４２２、第２シリコン薄膜４２４、第３シリコン薄膜４２６、第１ナノワイヤ４３２及び第２ナノワイヤ４３４が形成される。前記第１ナノワイヤ４３２及び第２ナノワイヤ４３４は約３０ｎｍの線幅を有することができる。前記第１及び第２ナノワイヤ４３２、４３４は前記基板４００の上部面に対して水平な方向に延長される。
【００５３】
前記シリコン薄膜４２２、４２４、４２６及び前記ナノワイヤ４３２、４３４は実質的に同一の平面に形成することができる。これは１つのフォトレジスト微細パターン４２５によって同時に形成されるためである。また、前記シリコン薄膜４２２、４２４、４２６及び前記ナノワイヤ４３２、４３４は同一の厚さを有することができる。
【００５４】
図６Ｅ及び図６Ｆはそれぞれアッシング工程前後の前記第１及び第２ナノワイヤ４３２、４３４の走査電子燎微鏡（ＳＥＭ:Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐe）写真を示す。図６Ｅにおいて、ナノワイヤの線幅は１６０．９ｎｍである一方、アッシング工程後の図６Ｆにおけるナノワイヤの線幅は３１．１ｎｍであることが分かる。
【００５５】
図７Ａ〜図７Ｃは、第１及び第２ナノワイヤ４３２、４３４が形成された後の工程を示す図であり、前記第１及び第２ナノワイヤ４３２、４３４のそれぞれを複数で示した。
【００５６】
図７Ａを参照すると、前記第１ナノワイヤ４３２にｎ型ドーパントがドーピングされる。前記ｎ型ドーパントをドーピングすることによって、前記基板４００はｎ領域を含むことができる。前記ｎ領域に前記第１シリコン薄膜４２２及び前記第１ナノワイヤ４３２に隣接した第３シリコン薄膜４２６の一部が提供され得る。第２ナノワイヤ４３４にｐ型ドーパントがドーピングされる。前記ｐ型ドーパントをドーピングすることによって、前記基板４００はｐ領域を含むことができる。前記ｐ領域に、前記第２シリコン薄膜４２４及び前記第２ナノワイヤ４３４に隣接した第３シリコン薄膜４２６の一部が提供され得る。
【００５７】
図７Ｂを参照すると、前記第１シリコン薄膜４２２にオミックコンタクト（Ｏｈｍｉｃ  Ｃｏｎｔａｃｔ）のための第１ドーピング領域４２３が形成され、前記第２シリコン薄膜４２４にオミックコンタクトのための第２ドーピング領域４２５が形成される。前記第１ドーピング領域４２３はｎ型ドーパントを含み、前記第２ドーピング領域４２５はｐ型ドーパントを含む。前記第３シリコン薄膜４２６のｎ型領域にオミックコンタクトのための第３ドーピング領域４２７ｎが形成され、前記第３シリコン薄膜４２６のｐ型領域にオミックコンタクトのための第４ドーピング領域４２７ｐが形成される。前記第３ドーピング領域４２７ｎはｎ型ドーパントを含み、前記第４ドーピング領域４２７ｐはｐ型ドーパントを含む。ここで、オミックコンタクトはシリコン薄膜と下で説明するメタルコンタクトまたは金属薄膜の間で抵抗を減少させることを言う。
【００５８】
図７Ｃを参照すると、前記シリコン薄膜４２２、４２４、４２６及び前記ナノワイヤ４３２、４３４を覆う第１層間絶縁膜４４０が形成される。前記第１層間絶縁膜４４０はシリコン酸化膜で形成することができる。前記第１層間絶縁膜４４０に前記第１ドーピング領域４２３に接触する第１メタルコンタクト４４２が形成され、前記第２ドーピング領域４２５に接触する第２メタルコンタクト４４４が形成され、前記第３ドーピング領域４２７ｎ及び第４ドーピング領域４２７ｐに接触する第３メタルコンタクト４４６が形成される。前記第３メタルコンタクト４４６は図７Ｃと異なり、前記第３ドーピング領域４２７ｎに接触するメタルコンタクトと前記第４ドーピング領域４２７ｐに接触するメタルコンタクトに分離して形成され得る。
【００５９】
前記第１層間絶縁膜４４０の上に第２層間絶縁膜４５０が形成される。前記第２層間絶縁膜４５０は前記第１層間絶縁膜４４０と同一の物質、例えばシリコン酸化膜で形成することができる。前記第２層間絶縁膜４５０に前記第１メタルコンタクト４４２と接触する第１金属薄膜４５２、前記第２メタルコンタクト４４４と接触する第２金属薄膜４５４及び前記第３メタルコンタクト４４６と接触する第３金属薄膜４５６が形成される。前記第１、第２及び第３金属薄膜４５２、４５４、４５６は同一の物質で形成することができる。前記第１、第２及び第３金属薄膜４５２、４５４、４５６は前記第１、第２及び第３メタルコンタクト４４２、４４４、４４６と同一の物質で形成することができる。前記第１、第２及び第３金属薄膜４５２、４５４、４５６は例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、窒化チタン（ＴｉＮ）またはタングステン（Ｗ）のうちの少なくともいずれか１つで形成することができる。
【００６０】
前記第２層間絶縁膜４５０の上に第３層間絶縁膜４６０が形成される。前記第３層間絶縁膜４６０は例えば、シリコン酸化膜で形成することができる。前記第３層間絶縁膜４６０に、前記第３金属薄膜４５６と接触するコンタクト４６２が形成される。前記第３層間絶縁膜４６０の上に、前記コンタクト４６２と接続される吸湿体４７０が形成される。前記吸湿体４７０はチタン酸化膜で形成することができる。前記コンタクト４６２は前記吸湿体４７０と同一の物質で形成することができる。
【００６１】
本発明の実施形態によると、前記第１ナノワイヤ４３２及び第２ナノワイヤ４３４がフォトリソグラフィ工程及びアッシング工程によって形成される。すなわち、前記第１ナノワイヤ４３２及び第２ナノワイヤ４３４はファーネスで別に形成されず、半導体工程（ＣＭＯＳ工程）を利用して形成される。したがって、ナノワイヤを形成する工程時間が減少し、大量生産が可能になる。また、ナノワイヤの均一性が確保され、熱電素子の性能が向上することができる。図４で説明した中央処理部２３０、データ格納部２４０、ＡＮＤ論理回路３２０、スイチング素子３３０、ロウマルチプレクサ３４０、コラムマルチプレクサ３５０及び低雑音電流増幅器３６０はＣＭＯＳ素子を含み、上述のＣＭＯＳ工程により形成することができる。
【符号の説明】
【００６２】
１３２  第１ナノワイヤ
１３４  第２ナノワイヤ
１２２  第１シリコン薄膜
１２４  第２シリコン薄膜
１２６  第３シリコン薄膜
１５２  第１金属薄膜
１５４  第２金属薄膜
１５６  第３金属薄膜
１７０  吸湿体
【図１】
2011171716.tif 000003
【図２】
2011171716.tif 000004
【図３Ａ】
2011171716.tif 000005
【図３Ｂ】
2011171716.tif 000006
【図４】
2011171716.tif 000007
【図５】
2011171716.tif 000008
【図６Ａ】
2011171716.tif 000009
【図６Ｂ】
2011171716.tif 000010
【図６Ｃ】
2011171716.tif 000011
【図６Ｄ】
2011171716.tif 000012
【図７Ａ】
2011171716.tif 000013
【図７Ｂ】
2011171716.tif 000014
【図７Ｃ】
2011171716.tif 000015
【図６Ｅ】
2011171716.tif 000016
【図６Ｆ】
2011171716.tif 000017