(57)【要約】【課題】閾値電流値を低減させ、光出射効率を高めた光半導体装置を得る。【解決手段】（００１）面を主面とするＩｎＰ基板と、前記ＩｎＰ基板の主面上に形成され、第１導電型の下部ＩｎＰクラッド層と、前記下部ＩｎＰクラッド層上に形成された前記ＩｎＰクラッド層の幅よりも狭い幅を有するＡｌＧａＩｎＡｓを含む活性層と、前記活性層上に形成された前記下部ＩｎＰクラッド層と同幅の第２導電型の上部クラッド層とを有するストライプメサ構造と、前記ストライプメサ構造における前記活性層の側面に形成されるサイドバリア層と、を有し、前記ストライプメサ構造は［１１０］方向に延伸し、前記サイドバリア層は、Ａｌ組成が０．３２以上のＡｌＧａＩｎＡｓ、または、Ａｌ組成が０．４５〜０．５１のＩｎＡｌＡｓにより形成されたものであることを特徴とする光半導体装置により上記課題を解決する。【選択図】  図１
2011044564.tif 000002
【特許請求の範囲】
【請求項１】
（００１）面を主面とするＩｎＰ基板と、
前記ＩｎＰ基板の主面上に形成され、第１導電型の下部ＩｎＰクラッド層と、前記下部ＩｎＰクラッド層上に形成された前記ＩｎＰクラッド層の幅よりも狭い幅を有するＡｌＧａＩｎＡｓを含む活性層と、前記活性層上に形成された前記下部ＩｎＰクラッド層と同幅の第２導電型の上部クラッド層とを有するストライプメサ構造と、
前記ストライプメサ構造における前記活性層の側面に形成されるサイドバリア層と、
を有し、
前記ストライプメサ構造は［１１０］方向に延伸し、
前記サイドバリア層は、Ａｌ組成が０．３２以上のＡｌＧａＩｎＡｓ、または、Ａｌ組成が０．４５〜０．５１のＩｎＡｌＡｓにより形成されたものであることを特徴とする光半導体装置。
【請求項２】
前記サイドバリア層の側面は、ＩｎＰ埋め込み層が形成されていることを特徴とする請求項１に記載の光半導体装置。
【請求項３】
前記サイドバリア層は、半絶縁性の半導体材料により形成されていることを特徴とする請求項１に記載の光半導体装置。
【請求項４】
（００１）面を主面とするＩｎＰ基板上に、第１導電型の下部ＩｎＰクラッド層、ＡｌＧａＩｎＡｓを含む活性層、第２導電型の上部クラッド層を積層形成する積層工程と、
前記下部ＩｎＰクラッド層及び前記活性層に、［１１０］方向に延伸するストライプメサを形成するメサ形成工程と、
前記ストライプメサの形成された前記活性層の側面をウエットエッチングによりエッチングするウエットエッチング工程と、
前記下部ＩｎＰクラッド層上より、前記ウエットエッチングによりエッチングされた前記活性層の側面が覆われるまでサイドバリア層を形成するサイドバリア形成工程と、
を有し、
前記サイドバリア層は、Ａｌ組成が０．３２以上のＡｌＧａＩｎＡｓ、または、Ａｌ組成が０．４５〜０．５１のＩｎＡｌＡｓにより形成されたものであることを特徴とする光半導体装置の製造方法。
【請求項５】
前記サイドバリア層は、半絶縁性の半導体材料により形成されていることを特徴とする請求項４に記載の光半導体装置の製造方法。
【請求項６】
前記メサ形成工程は、酸化物または窒化物のマスクを形成し、ドライエッチングを行うことにより行われものであって、
サイドバリア層形成工程の後、前記マスクの形成されていない領域において前記ＩｎＰ基板の表面が露出するまでエッチングを行うエッチング工程と、
前記ＩｎＰ基板の表面の露出した面よりＩｎＰ埋め込み層を形成する埋め込み層形成工程と、
を有することを特徴とする請求項４に記載の光半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体装置及び光半導体装置の製造方法に関する。
【背景技術】
【０００２】
光通信波長帯において用いられる半導体レーザとして、活性層をＡｌＧａＩｎＡｓにより形成した半導体レーザがある。この活性層をＡｌＧａＩｎＡｓにより形成した半導体レーザは、高温でも動作可能であり、低消費電力の観点からも光通信用光源として重要である。
【０００３】
一方、光通信用光源を小型化するためには、半導体レーザと光変調器等の光半導体素子が、同一基板上に集積化されることが好ましい。このためには、各々の光半導体素子に対応した半導体積層構造が同一半導体基板上に形成されなければならず、バットジョイント（突合せ接合）成長が広く用いられている。
【０００４】
また、半導体レーザの低消費電力化のためには、キャリアを効率よく活性層に注入することが必要であるため、ＩｎＰ系光素子の場合では、通常、活性層を含むストライプメサをＩｎＰにより埋め込んだ電流狭窄構造が採用されている。このような埋め込み構造には、ストライプメサをｐ型及びｎ型ＩｎＰにより埋め込むｐｎ埋め込み構造と、Ｆｅ（鉄）ドープＩｎＰ等のような半絶縁性の半導体で埋め込むＳＩ（Semi-Insulating）埋め込みがある。
【０００５】
しかしながら、ＡｌＧａＩｎＡｓ系の活性層において、埋め込み構造を適用した場合、ＡｌＧａＩｎＡｓ層の組成波長が１．０５μｍより短波長の場合では、伝導体のエネルギー準位が、ＩｎＰにおける伝導体のエネルギー準位よりも高くなってしまう。これにより、活性層内において電子がホールと再結合する前に、活性層の横方向より流出してしまう。このため、特に高温領域における電子の注入効率の低下が大きくなり、例えば、レーザ素子の閾値電流値、光出射効率等が低下するといった問題点を有していた。
【０００６】
この問題点を解消するために、ＡｌＧａＩｎＡｓ系の活性層のストライプメサの側面に活性層を形成する材料におけるバンドギャップよりも大きなバンドギャップを有するサイドバリア層を形成する構造が開示されている、具体的には、サイドバリア層として、ｐ−ＡｌＧａＩｎＡｓ系サイドバリア層、または、ｐ−ＩｎＡｌＡｓ系サイドバリア層を形成し、ストライプメサにおける横方向への電子の流れを防ぐ構造が開示されている。（例えば、特許文献１）
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平９−１２９９６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、ストライプメサの側面における膜成長は、基板面における膜成長とは異なり、所望の特性の膜をストライプメサの側面に形成することは困難である。従って、半導体レーザとしての特性を劣化させることなく、ストライプメサにおける横方向への電子の流れを防ぐことは困難であった。
【０００９】
このため、半導体レーザとしての特性を劣化させることなく、ストライプメサにおける横方向への電子の流れを防ぐ膜が形成された半導体レーザ及び半導体レーザの製造方法、即ち、光半導体装置及び光半導体装置の製造方法が望まれている。
【課題を解決するための手段】
【００１０】
本実施の形態の一観点によれば、（００１）面を主面とするＩｎＰ基板と、前記ＩｎＰ基板の主面上に形成され、第１導電型の下部ＩｎＰクラッド層と、前記下部ＩｎＰクラッド層上に形成された前記ＩｎＰクラッド層の幅よりも狭い幅を有するＡｌＧａＩｎＡｓを含む活性層と、前記活性層上に形成された前記下部ＩｎＰクラッド層と同幅の第２導電型の上部クラッド層とを有するストライプメサ構造と、前記ストライプメサ構造における前記活性層の側面に形成されるサイドバリア層と、を有し、前記ストライプメサ構造は［１１０］方向に延伸し、前記サイドバリア層は、Ａｌ組成が０．３２以上のＡｌＧａＩｎＡｓ、または、Ａｌ組成が０．４５〜０．５１のＩｎＡｌＡｓにより形成されたものである。
【００１１】
また、本実施の形態の他の観点によれば、（００１）面を主面とするＩｎＰ基板上に、第１導電型の下部ＩｎＰクラッド層、ＡｌＧａＩｎＡｓを含む活性層、第２導電型の上部クラッド層を積層形成する積層工程と、前記下部ＩｎＰクラッド層及び前記活性層に、［１１０］方向に延伸するストライプメサを形成するメサ形成工程と、前記ストライプメサの形成された前記活性層の側面をウエットエッチングによりエッチングするウエットエッチング工程と、前記下部ＩｎＰクラッド層上より、前記ウエットエッチングによりエッチングされた前記活性層の側面が覆われるまでサイドバリア層を形成するサイドバリア形成工程と、を有し、前記サイドバリア層は、Ａｌ組成が０．３２以上のＡｌＧａＩｎＡｓ、または、Ａｌ組成が０．４５〜０．５１のＩｎＡｌＡｓにより形成されたものである。
【発明の効果】
【００１２】
開示の光半導体装置及び光半導体装置の製造方法によれば、ＡｌＧａＩｎＡｓを活性層として用いた半導体レーザにおいて、高効率に活性層内で電子とホールを再結合することができる。よって、閾値電流値を低減させることができ、また、光出射効率を高めることができる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施の形態における光半導体装置の構成図
【図２】図１における破線２Ａ−２Ｂにおいて切断した断面図
【図３】第１の実施の形態における光半導体装置の製造方法の工程図（１）
【図４】第１の実施の形態における光半導体装置の製造方法の工程図（２）
【図５】第１の実施の形態における光半導体装置の製造方法の工程図（３）
【図６】第１の実施の形態における光半導体装置の製造方法の工程図（４）
【図７】第１の実施の形態における光半導体装置の製造方法の工程図（５）
【図８】ＩｎＰ基板におけるマーキング成長のＳＥＭ像
【図９】第１の実施の形態における光半導体装置の製造方法の工程図（６）
【図１０】第１の実施の形態における光半導体装置の製造方法の工程図（７）
【図１１】第１の実施の形態における光半導体装置の製造方法の工程図（８）
【図１２】第２の実施の形態における光半導体装置の構成図
【図１３】図１２における破線１３Ａ−１３Ｂにおいて切断した断面図
【図１４】第２の実施の形態における光半導体装置の製造方法の工程図（１）
【図１５】第２の実施の形態における光半導体装置の製造方法の工程図（２）
【図１６】第２の実施の形態における光半導体装置の製造方法の工程図（３）
【図１７】第２の実施の形態における光半導体装置の製造方法の工程図（４）
【図１８】第２の実施の形態における光半導体装置の製造方法の工程図（５）
【図１９】第２の実施の形態における光半導体装置の製造方法の工程図（６）
【図２０】第２の実施の形態における光半導体装置の製造方法の工程図（７）
【図２１】第３の実施の形態における光半導体装置の製造方法の工程図（１）
【図２２】第３の実施の形態における光半導体装置の製造方法の工程図（２）
【図２３】第３の実施の形態における光半導体装置の製造方法の工程図（３）
【図２４】図２３における破線２４Ａ−２４Ｂにおいて切断した断面図
【図２５】第４の実施の形態における光半導体装置の製造方法の工程図（１）
【図２６】第４の実施の形態における光半導体装置の製造方法の工程図（２）
【図２７】図２６における破線２７Ａ−２７Ｂにおいて切断した断面図
【発明を実施するための形態】
【００１４】
実施するための形態について、以下に説明する。
【００１５】
〔第１の実施の形態〕
（半導体レーザ）
図１及び図２に基づき本実施の形態における光半導体装置である半導体レーザの構造について説明する。尚、図２は、図１における破線２Ａ−２Ｂにおいて切断した断面図である。
【００１６】
本実施の形態における半導体レーザは、表面が（００１）面となるｎ−ＩｎＰ基板１１上に、ｎ−ＩｎＰバッファ層１２、ｉ−ＡｌＧａＩｎＡｓ活性層１３、ｐ−ＩｎＰクラッド層１４が積層されたストライプメサが形成されている。ストライプメサの側面は、ｐ−ＩｎＰ埋め込み層１６が形成されており、更に、ｎ−ＩｎＰブロック層１７が形成され、ｎ−ＩｎＰブロック層１７及びｐ−ＩｎＰクラッド層１４の上には、ｐ−ＩｎＰクラッド層１８が形成されている。また、ｐ−ＩｎＰクラッド層１８上には、ｐ−ＩｎＧａＡｓコンタクト層１９が形成されている。尚、ｉ−ＡｌＧａＩｎＡｓ活性層１３のストライプメサの側面側には、両側にｐ−ＩｎＡｌＡｓサイドバリア層１５が形成されている。また、ｎ−ＩｎＰバッファ層１２は下部ＩｎＰクラッド層となるものであり、ｐ−ＩｎＰクラッド層１４は上部ＩｎＰクラッド層となるものである。一方、ｎ−ＩｎＰ基板１１の裏面、即ち、ストライプメサの形成されていない面には、ｎ側電極２１が形成され、ｐ−ＩｎＧａＡｓコンタクト層１９上にはｐ側電極２２が形成されている。また、光出射方向の一方の端面には低反射膜４１が形成され、他方の端面には高反射膜４２が形成されている。
【００１７】
本実施の形態における半導体レーザでは、ｉ−ＡｌＧａＩｎＡｓ活性層１３はｎ−ＩｎＰ基板１１に対し垂直方向において、ｎ−ＩｎＰバッファ層１２とｐ−ＩｎＰクラッド層１４とに挟まれている。また、ｎ−ＩｎＰ基板１１に対し平行方向となるストライプメサの側面には、ｐ−ＩｎＡｌＡｓサイドバリア層１５が形成されている。ｎ−ＩｎＰバッファ層１２とｐ−ＩｎＰクラッド層１４及びｐ−ＩｎＡｌＡｓサイドバリア層１５は、ｉ−ＡｌＧａＩｎＡｓ活性層１３を形成する材料よりも屈折率が低く、また、広いバンドギャップを有している。従って、ｉ−ＡｌＧａＩｎＡｓ活性層１３内に光と電子を閉じ込めることができる。これにより、閾値電流値を低減させることができ、また、光出射効率を高めることができる。
【００１８】
（半導体レーザの製造方法）
次に、本実施の形態における光半導体装置である半導体レーザの製造方法について説明する。
【００１９】
最初に、図３に示すように、活性層を含む半導体層を積層形成する。
【００２０】
具体的には、ｎ−ＩｎＰ基板１１を６３０℃に加熱した後、ｎ−ＩｎＰ基板１１における（００１）面上に、Ｓｉがドープされたｎ−ＩｎＰバッファ層１２を約３００ｎｍ形成する。形成されるｎ−ＩｎＰバッファ層１２におけるＳｉのキャリア濃度は、５．０×１０１７ｃｍ−３である。次に、厚さが５０ｎｍであって組成波長が１．０μｍのノンドープのＡｌＧａＩｎＡｓからなる下部ＳＣＨ（Separate Confinement Heterostructure）層３１を形成する。次に、厚さが１０ｎｍであって組成波長が１．０μｍのノンドープのＡｌＧａＩｎＡｓバリア層と、厚さが５ｎｍであって組成波長が１．４μｍのノンドープのＡｌＧａＩｎＡｓ井戸層とを交互に１０周期積層して多重量子井戸層３２を形成する。次に、厚さが５０ｎｍであって組成波長が１．０μｍのノンドープのＡｌＧａＩｎＡｓからなる上部ＳＣＨ層３３を形成する。次に、Ｚｎがドープされたｐ−ＩｎＰクラッド層１４を約２００ｎｍ形成する。形成されるｐ−ＩｎＰクラッド層１４におけるＺｎのキャリア濃度は、５．０×１０１７ｃｍ−３である。尚、下部ＳＣＨ層３１、多重量子井戸層３２及び上部ＳＣＨ層３３を積層したものが、ｉ−ＡｌＧａＩｎＡｓ活性層１３となる。
【００２１】
また、ｎ−ＩｎＰバッファ層１２、下部ＳＣＨ層３１、多重量子井戸層３２、上部ＳＣＨ層３３及びｐ−ＩｎＰクラッド層１４は、有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により形成する。具体的には、チャンバー内の圧力を５０Ｔｏｒｒに設定してＭＯＶＰＥ法によるエピタキシャル成長により形成する。ＭＯＶＰＥ法において、III族有機金属原料としては、トリメチルインジウム（ＴＭＩｎ：Trimethyl Indium）、トリエチルガリウム（ＴＥＧａ：Triethyl gallium）及びトリメチルアルミニウム（ＴＭＡｌ：Trimethyl Aluminum）を用いる。また、Ｖ族ガス原料としては、アルシン（ＡｓＨ３）及びフォスフィン（ＰＨ３）を用い、ｎ型のドーピング原料としてモノシラン（ＳｉＨ４）、ｐ型のドーピング原料としてジエチルジンク（ＤＥＺｎ：Dimethyl Zinc）を用い、キャリアガスとして水素（Ｈ２）を用いる。
【００２２】
次に、図４に示すように、ＳｉＯ２マスク３４を形成する。具体的には、ｐ−ＩｎＰクラッド層１４上に、化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法によりＳｉＯ２膜を形成した後、ＳｉＯ２膜上にフォトレジストを塗布し、プリベーク、露光装置による露光、現像を行うことにより、レジストパターンを形成する。この後、形成されたレジストパターンをマスクとして、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）により、レジストパターンの形成されていない領域のＳｉＯ２膜を除去することにより、ＳｉＯ２マスク３４形成する。尚、形成されるＳｉＯ２マスク３４は、幅が２．７μｍ、長さが３００μｍであり、長手方向が、ｎ−ＩｎＰ基板１１における［１１０］方向と平行となるように形成される。
【００２３】
次に、図５に示すように、ＳｉＯ２マスク３４をマスクとしてドライエッチングを行う。具体的には、ＳｉＯ２マスク３４をマスクとして、ＲＩＥ等によるドライエッチングを行うことにより、ｐ−ＩｎＰクラッド層１４及びｉ−ＡｌＧａＩｎＡｓ活性層１３の一部を除去する。この際、ドライエッチングにより、ＳｉＯ２マスク３４の一部も除去されてしまうため、幅は２．５μｍとなる。
【００２４】
次に、図６に示すように、ウエットエッチングを行う。具体的には、Ｈ２ＳＯ４（硫酸）、Ｈ２Ｏ２（過酸化水素水）、Ｈ２Ｏ（水）の混合液からなるエッチング液によりウエットエッチングを行う。これにより、ＳｉＯ２マスク３４の形成されている領域のｉ−ＡｌＧａＩｎＡｓ活性層１３が横方向からサイドエッチングされ、ｐ−ＩｎＰクラッド層１４の端部よりも約０．５μｍ奥まで除去される。このため、ｉ−ＡｌＧａＩｎＡｓ活性層１３は、［-１１０］方向と平行な方向における幅は、約１．５μｍとなる。また、ＳｉＯ２マスク３４の形成されていない領域では、ｎ−ＩｎＰバッファ層１２上に残存していたｉ−ＡｌＧａＩｎＡｓ活性層１３が除去される。
【００２５】
次に、図７に示すように、ｐ−ＩｎＡｌＡｓ層１５ａ及びｐ−ＩｎＰ層３５を形成する。具体的には、ｎ−ＩｎＰ基板１１を約６３０℃まで加熱し、その後、ＭＯＶＰＥ法によりＡｓＨ３、ＴＭＡｌ、ＴＭＩｎ、ＤＥＺｎを原料として、ｎ−ＩｎＰバッファ層１２に格子整合するｐ−ＩｎＡｌＡｓ層１５ａを約２６０ｎｍ形成する。更に、ＭＯＶＰＥ法によりＰＨ３、ＴＭＩｎ、ＤＥＺｎを原料として、ｐ−ＩｎＰ層３５を２００ｎｍ形成する。尚、ｐ−ＩｎＡｌＡｓ層１５ａは、ｉ−ＡｌＧａＩｎＡｓ活性層１３に注入された電子等を閉じ込める必要があることから、所望のバンドギャップ及びバンド構造であることが必要となる。また、ｐ−ＩｎＡｌＡｓ層１５ａは、活性層側面の酸化の影響を受けているため、［-１１０］方向には殆ど成長が進まず、ｎ−ＩｎＰバッファ層１２上においてエピタキシャル成長することにより成膜される。従って、ｎ−ＩｎＰ基板１１の面方向となる（００１）面上において結晶成長するものであり、均一な組成の膜が成膜される。その結果、本実施の形態では、ｐ−ＩｎＡｌＡｓ層１５ａにおけるＡｌの組成が略０．４８となるように形成する。
【００２６】
このことは、図８に示すマーキング成長の状態からも確認される。図８は、ＩｎＰ基板５１に、Ａｌを含むメサ構造の活性層５４を形成し、その後、ＩｎＰ基板５１よりマーキング層５５をマーキング成長させたものである。マーキング層５５においては、活性層５４における側壁の影響を受けることなくＩｎＰ基板５１に沿って膜成長していることが確認される。尚、光半導体装置の特性に影響しないｐ−ＩｎＡｌＡｓ層１５ａの厚さの可能な範囲を考えると、Ａｌの組成が０．４５〜０．５１の範囲にあることが望ましい。
【００２７】
次に、図９に示すように、ＳｉＯ２マスク３４をマスクとしてドライエッチングを行う。具体的には、ＳｉＯ２マスク３４をマスクとして、ＲＩＥ等によるドライエッチングを行うことにより、ｐ−ＩｎＰ層３５、ｐ−ＩｎＰクラッド層１４の一部、ｐ−ＩｎＡｌＡｓ層１５ａの一部、ｎ−ＩｎＰバッファ層１２の一部を除去する。これによりｎ−ＩｎＰ基板１１の表面を露出させる。また、ｐ−ＩｎＡｌＡｓ層１５ａの一部が除去されることにより、ｉ−ＡｌＧａＩｎＡｓ活性層１３の側面には、残存するｐ−ＩｎＡｌＡｓにより、ｐ−ＩｎＡｌＡｓサイドバリア層１５が形成される。この際、ドライエッチングにより、ＳｉＯ２マスク３４の一部も除去されてしまうため、ＳｉＯ２マスク３４の幅は２．１μｍとなる。従って、［-１１０］方向と平行な方向のｉ−ＡｌＧａＩｎＡｓ活性層１３の幅は、約１．５μｍとなるため、ｉ−ＡｌＧａＩｎＡｓ活性層１３の両側側面には、［-１１０］方向に平行な方向において幅が０．３μｍのｐ−ＩｎＡｌＡｓサイドバリア層１５が形成される。
【００２８】
次に、図１０に示すように、ｐ−ＩｎＰ埋め込み層１６及びｎ−ＩｎＰブロック層１７を形成する。具体的には、ｎ−ＩｎＰ基板１１を約６３０℃まで加熱し、ＭＯＶＰＥ法により、ＰＨ３、ＴＭＩｎ、ＤＥＺｎを原料として、ｐ−ＩｎＰ埋め込み層１６を形成する。形成されるｐ−ＩｎＰ埋め込み層１６におけるＺｎのキャリア濃度は、５．０×１０１７ｃｍ−３である。次に、ＰＨ３、ＴＭＩｎ、ＳｉＨ４を原料として、ｎ−ＩｎＰブロック層１７を形成する。形成されるｎ−ＩｎＰブロック層１７におけるＳｉのキャリア濃度は、１．０×１０１９ｃｍ−３である。
【００２９】
次に、図１１に示すように、ｐ−ＩｎＰクラッド層１８及びｐ−ＩｎＧａＡｓコンタクト層１９を形成する。具体的には、フッ酸（ＨＦ）により、ＳｉＯ２マスク３４を除去した後、ｎ−ＩｎＰ基板１１を約６３０℃まで加熱し、ＭＯＶＰＥ法により、ＰＨ３、ＴＭＩｎ、ＤＥＺｎを原料として、ｐ−ＩｎＰクラッド層１８を約１．５μｍ形成する。形成されるｐ−ＩｎＰクラッド層１８は、ｐ−ＩｎＰクラッド層１４及びｎ−ＩｎＰブロック層１７上に形成される。形成されるｐ−ＩｎＰクラッド層１８におけるＺｎのキャリア濃度は、１．０×１０１８ｃｍ−３である。次に、ＡｓＨ３、ＴＭＩｎ、ＴＥＧａ、ＤＥＺｎを原料として、ｐ−ＩｎＧａＡｓコンタクト層１９を約０．５μｍ形成する。形成されるｐ−ＩｎＧａＡｓコンタクト層１９におけるＺｎのキャリア濃度は、１．０×１０１９ｃｍ−３である。
【００３０】
最後に、図１及び図２に示すように、ｎ−ＩｎＰ基板１１の裏面にｎ側電極２１を形成し、ｐ−ＩｎＧａＡｓコンタクト層１９上にｐ側電極２２を形成する。この後、共振器方向、即ち、［１１０］方向に長さ３００μｍのチップに劈開し、劈開された各々の面に低反射膜４１及び高反射膜４２を各々形成する。これにより本実施の形態における半導体レーザを作製することができる。
【００３１】
本実施の形態により作製された半導体レーザでは、８５℃において、半導体レーザに流れる閾値電流値を２０％低減することができ、半導体レーザに流れる電流値が５０ｍＡにおける光出力を２０％向上させることができることが確認された。
【００３２】
また、本実施の形態では、基板として、ｎ−ＩｎＰ基板を用いたが、ｐ−ＩｎＰ基板を用いることも可能である。更に、本実施の形態における半導体レーザにおいて、ｐ−ＩｎＡｌＡｓサイドバリア層１５に代えて、組成波長が１．０μｍ以下のＡｌＧａＩｎＡｓからなるサイドバリア層を用いてもよい。この際、形成されるＡｌＧａＩｎＡｓにおけるＡｌの組成は、０．３２以上である。また、本実施の形態では、ストライプメサの埋め込みが、ｐｎ−ＢＨ（埋め込みヘテロ）構造であるものについて説明したが、後述する第２の実施の形態で説明するように、ＳＩ−ＢＨ構造とすることも可能である。
【００３３】
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態における光半導体装置である半導体レーザは、ＳＩ埋め込みを適用した分布帰還型半導体レーザである。
【００３４】
（半導体レーザ）
図１２及び図１３に基づき本実施の形態における光半導体装置である半導体レーザの構造について説明する。尚、図１３は、図１２における破線１３Ａ−１３Ｂにおいて切断した断面図である。
【００３５】
本実施の形態における半導体レーザは、表面が（００１）面となるｎ−ＩｎＰ基板１１１上に、半導体層のストライプメサが形成されている。このストライプメサは、ｎ−ＩｎＰ基板１１１上に、ｎ−ＩｎＰバッファ層１１２、回折格子層１１３、ｎ−ＩｎＰスペーサ層１１４、ｉ−ＡｌＧａＩｎＡｓ活性層１１５、ｐ−ＩｎＰクラッド層１１７、ｐ−ＩｎＧａＡｓコンタクト層１１８が積層されたものである。尚、ｉ−ＡｌＧａＩｎＡｓ活性層１１５のストライプメサの側面側には、両側にＳＩ−ＩｎＡｌＡｓサイドバリア層１１６が形成されている。ＳＩ−ＩｎＡｌＡｓサイドバリア層１１６は、半絶縁性の半導体材料であり、Ｆｅ等をドープすることにより形成される。また、ｎ−ＩｎＰバッファ層１１２、回折格子層１１３、ｎ−ＩｎＰスペーサ層１１４によりｎ−ＩｎＰクラッド層１１９が形成される。ｎ−ＩｎＰバッファ層１１９は下部ＩｎＰクラッド層となるものであり、ｐ−ＩｎＰクラッド層１１７は上部ＩｎＰクラッド層となるものである。ストライプメサの側面は、ＳＩ−ＩｎＰ埋め込み層１２０により埋め込まれている。ＳＩ−ＩｎＰ埋め込み層１２０は、半絶縁性の半導体材料であり、Ｆｅ等をドープすることにより形成される。また、ｎ−ＩｎＰ基板１１１の裏面、即ち、ストライプメサの形成されていない面には、ｎ電極１２１が形成され、ｐ−ＩｎＧａＡｓコンタクト層１１８上にはｐ電極１２２が形成されている。また、光出射方向となる一方の端面には低反射膜１４１が形成され、他方の端面には低反射膜１４２が形成されている。
【００３６】
本実施の形態における半導体レーザでは、ｉ−ＡｌＧａＩｎＡｓ活性層１１５はｎ−ＩｎＰ基板１１１に対し垂直方向において、ｎ−ＩｎＰスペーサ層１１４とｐ−ＩｎＰクラッド層１１７とに挟まれている。また、ｎ−ＩｎＰ基板１１１に対し平行な方向となるストライプメサの側面には、ＳＩ−ＩｎＡｌＡｓサイドバリア層１１６が形成されている。ｎ−ＩｎＰスペーサ層１１４とｐ−ＩｎＰクラッド層１１７及びＳＩ−ＩｎＡｌＡｓサイドバリア層１１６は、ｉ−ＡｌＧａＩｎＡｓ活性層１１５を形成する材料よりも屈折率が低く、また、広いバンドギャップを有している。従って、ｉ−ＡｌＧａＩｎＡｓ活性層１１５内に光と電子を閉じ込めることができる。これにより、閾値電流値を低減させることができ、また、光出射効率を高めることができる。
【００３７】
（半導体レーザの製造方法）
次に、本実施の形態における光半導体装置である半導体レーザの製造方法について説明する。
【００３８】
最初に、図１４に示すように、活性層を含む半導体層を積層形成する。具体的には、ｎ−ＩｎＰ基板１１１を６３０℃に加熱した後、ｎ−ＩｎＰ基板１１１における（００１）面上に、Ｓｉをドープしたｎ−ＩｎＰバッファ層１１２を形成する。形成されるｎ−ＩｎＰバッファ層１１２におけるＳｉのキャリア濃度は、５．０×１０１７ｃｍ−３である。次に、ｎ−ＩｎＰバッファ層１１２上に、ＩｎＧａＡｓＰ膜を形成する。この後、ＩｎＧａＡｓＰ膜の表面にフォトレジストを塗布し、プリベーク、露光装置による露光、現像を行うことによりレジストパターンを形成し、レジストパターンをマスクとして、ＲＩＥ等によるドライエッチングを行うことにより回折格子層１１３を形成する。形成される回折格子層１１３は、周期が２００ｎｍであって、高さが５０ｎｍである。この後、更に、Ｓｉをドープしたｎ−ＩｎＰスペーサ層１１４を約５０ｎｍ形成する。形成されるｎ−ＩｎＰスペーサ層１１４におけるＳｉのキャリア濃度は、５．０×１０１７ｃｍ−３である。形成されるｎ−ＩｎＰスペーサ層１１４におけるＳｉのキャリア濃度は、５．０×１０１７ｃｍ−３である。これにより、ｎ−ＩｎＰバッファ層１１２とｎ−ＩｎＰスペーサ層１１４とに挟まれた回折格子層１１３を有するｎ−ＩｎＰクラッド層１１９が形成される。
【００３９】
次に、厚さが５０ｎｍであって組成波長が１．０μｍのノンドープのＡｌＧａＩｎＡｓからなる下部ＳＣＨ層１３１を形成する。次に、厚さが１０ｎｍであって組成波長が１．０μｍのノンドープのＡｌＧａＩｎＡｓバリア層と、厚さが５ｎｍであって組成波長が１．４μｍのノンドープのＡｌＧａＩｎＡｓ井戸層とを交互に１０周期積層して多重量子井戸層１３２を形成する。次に、厚さが５０ｎｍであって組成波長が１．０μｍのノンドープのＡｌＧａＩｎＡｓからなる上部ＳＣＨ層１３３を形成する。次に、Ｚｎがドープされたｐ−ＩｎＰクラッド層１１７を約２．０μｍ形成する。形成されるｐ−ＩｎＰクラッド層１１７におけるＺｎのキャリア濃度は、１．０×１０１８ｃｍ−３である。次に、ＡｓＨ３、ＴＭＩｎ、ＴＥＧａ、ＤＥＺｎを原料として、ｐ−ＩｎＧａＡｓコンタクト層１１８を約０．５μｍ形成する。形成されるｐ−ＩｎＧａＡｓコンタクト層１１８におけるＺｎのキャリア濃度は、１．０×１０１９ｃｍ−３である。尚、下部ＳＣＨ層１３１、多重量子井戸層１３２及び上部ＳＣＨ層１３３により、ｉ−ＡｌＧａＩｎＡｓ活性層１１５が形成される。また、前述したように、ｎ−ＩｎＰバッファ層１１２、回折格子層１１３及びｎ−ＩｎＰスペーサ層１１４により、ｎ−ＩｎＰクラッド層１１９が形成されている。
【００４０】
また、下部ＳＣＨ層１３１、多重量子井戸層１３２及び上部ＳＣＨ層１３３は、ＭＯＶＰＥ法により、チャンバー内の圧力を５０Ｔｏｒｒに設定して成膜を行うことにより形成する。ＭＯＶＰＥ法において、III族有機金属原料としては、トリメチルインジウム（ＴＭＩｎ）、トリエチルガリウム（ＴＥＧａ）及びトリメチルアルミニウム（ＴＭＡｌ）を用る。また、Ｖ族ガス原料としては、アルシン（ＡｓＨ３）及びフォスフィン（ＰＨ３）を用い、ｎ型のドーピング原料としてモノシラン（ＳｉＨ４）、ｐ型のドーピング原料としてジエチルジンク（ＤＥＺｎ）を用い、キャリアガスとして水素（Ｈ２）を用いる。
【００４１】
次に、図１５に示すように、ＳｉＯ２マスク１３４を形成する。具体的には、ｐ−ＩｎＧａＡｓコンタクト層１１８上に、ＣＶＤ法によりＳｉＯ２膜を形成した後、ＳｉＯ２膜上にフォトレジストを塗布し、プリベーク、露光装置による露光、現像を行うことにより、レジストパターンを形成する。この後、形成されたレジストパターンをマスクとして、ＲＩＥにより、レジストパターンの形成されていない領域のＳｉＯ２膜を除去することにより、ＳｉＯ２マスク１３４を形成する。尚、形成されるＳｉＯ２マスク１３４は、幅が２．９μｍ、長さが３００μｍであり、長手方向が、ｎ−ＩｎＰ基板１１１における［１１０］方向と平行となるように形成される。
【００４２】
次に、図１６に示すように、ＳｉＯ２マスク１３４をマスクとしてドライエッチングを行う。具体的には、ＳｉＯ２マスク１３４をマスクとして、ＲＩＥ等によるドライエッチングを行うことにより、ｐ−ＩｎＧａＡｓコンタクト層１１８、ｐ−ＩｎＰクラッド層１１７及びｉ−ＡｌＧａＩｎＡｓ活性層１１５の一部を除去する。この際、ドライエッチングにより、ＳｉＯ２マスク１３４の一部も除去されてしまうため、ＳｉＯ２マスク１３４の幅は２．５μｍとなる。
【００４３】
次に、図１７に示すように、ウエットエッチングを行う。具体的には、Ｈ２ＳＯ４（硫酸）、Ｈ２Ｏ２（過酸化水素水）、Ｈ２Ｏ（水）の混合液からなるエッチング液によりウエットエッチングを行う。これにより、ＳｉＯ２マスク１３４の形成されている領域のｉ−ＡｌＧａＩｎＡｓ活性層１１５が横方向からサイドエッチングされ、ｐ−ＩｎＰクラッド層１１７の端部よりも約０．５μｍ奥まで除去される。このため、［-１１０］方向に平行な方向におけるｉ−ＡｌＧａＩｎＡｓ活性層１１５の幅は、約１．５μｍとなる。また、ＳｉＯ２マスク１３４の形成されていない領域では、ｎ−ＩｎＰスペーサ層１１４上に残存していたｉ−ＡｌＧａＩｎＡｓ活性層１１５が除去される。
【００４４】
次に、図１８に示すように、ＳＩ−ＩｎＡｌＡｓ層１１６ａ及びｐ−ＩｎＰ層１３５を形成する。具体的には、ｎ−ＩｎＰ基板１１１を約６３０℃まで加熱し、ＭＯＶＰＥ法によりＡｓＨ３、ＴＭＡｌ、ＴＭＩｎ、フェロセン（Ｃ１０Ｈ１０Ｆｅ）を原料として、ＦｅがドープされたＳＩ−ＩｎＡｌＡｓ層１１６ａを約２６０ｎｍ形成する。形成されるＳＩ−ＩｎＡｌＡｓ層１１６ａは、ｎ−ＩｎＰスペーサ層１１４に格子整合するものであり、Ｆｅのキャリア濃度は、５．０×１０１６ｃｍ−３である。更に、ＭＯＶＰＥ法によりＰＨ３、ＴＭＩｎ、ＤＥＺｎを原料として、Ｚｎがドープされたｐ−ＩｎＰ層１３５を約２００ｎｍ形成する。尚、ＳＩ−ＩｎＡｌＡｓ層１１６ａは、ｉ−ＡｌＧａＩｎＡｓ活性層１１５に注入された電子等を閉じ込める必要があることから、所望のバンドギャップ及びバンド構造であることが必要となる。よって、本実施の形態では、ＳＩ−ＩｎＡｌＡｓ層１１６ａにおけるＡｌの組成が、略０．４８となるように形成する。尚、ＳＩ−ＩｎＡｌＡｓ層１１６ａは、ｎ−ＩｎＰスペーサ層１１４上においてエピタキシャル成長することにより成膜される。従って、ｎ−ＩｎＰ基板１１１の面方向となる（００１）面上において結晶成長するものであり、均一な組成の膜が成膜される。その結果、本実施の形態では、ＳＩ−ＩｎＡｌＡｓ層１１６ａにおけるＡｌの組成が略０．４８となるように形成する。尚、光半導体装置の特性に影響しないＳＩ−ＩｎＡｌＡｓ層１１６ａの厚さの可能な範囲を考えると、Ａｌの組成が０．４５〜０．５１の範囲にあることが望ましい。
【００４５】
次に、図１９に示すように、ＳｉＯ２マスク１３４をマスクとしてドライエッチングを行う。具体的には、ＲＩＥ等によるドライエッチングを行うことにより、ｐ−ＩｎＰ層１３５、ｐ−ＩｎＰクラッド層１１７の一部、ＳＩ−ＩｎＡｌＡｓ層１１６ａの一部、ｎ−ＩｎＰスペーサ層１１４、回折格子１１３及びｎ−ＩｎＰバッファ層１１２の一部を除去する。これにより、ｎ−ＩｎＰ基板１１１の表面を露出させる。このように、ＳＩ−ＩｎＡｌＡｓ層１１６ａの一部を除去することにより、ｉ−ＡｌＧａＩｎＡｓ活性層１１５の側面には、残存するＳＩ−ＩｎＡｌＡｓにより、ＳＩ−ＩｎＡｌＡｓサイドバリア層１１６が形成される。この際、ドライエッチングにより、ＳｉＯ２マスク１３４の一部も除去されてしまうため、ＳｉＯ２マスク１３４の幅は１．９μｍとなる。ｉ−ＡｌＧａＩｎＡｓ活性層１１５は、［-１１０］方向に平行な方向では幅約１．５μｍとなるため、ｉ−ＡｌＧａＩｎＡｓ活性層１１５の両側側面には、［-１１０］方向に平行な方向において幅が０．２μｍのｐ−ＩｎＡｌＡｓサイドバリア層１１６が形成される。
【００４６】
次に、図２０に示すように、ＳＩ−ＩｎＰ埋め込み層１２０を形成する。具体的には、ｎ−ＩｎＰ基板１１を約６３０℃まで加熱し、ＭＯＶＰＥ法により、ＰＨ３、ＴＭＩｎ、Ｃ１０Ｈ１０Ｆｅを原料として、ＳＩ−ＩｎＰ埋め込み層１２０を形成する。形成されるＳＩ−ＩｎＰ埋め込み層１２０におけるＦｅのキャリア濃度は、５．０×１０１６ｃｍ−３である。このＳＩ−ＩｎＰ埋め込み層１２０をｐ−ＩｎＧａＡｓコンタクト層１１８と同じ高さになるまで形成する。
【００４７】
最後に、図１２及び図１３に示すように、ｎ電極１２１及びｐ電極１２２を形成する。具体的には、フッ酸（ＨＦ）により、ＳｉＯ２マスク１３４を除去した後、ｎ−ＩｎＰ基板１１１の裏面にｎ電極１２１を形成し、ｐ−ＩｎＧａＡｓコンタクト層１１８上にｐ電極１２２を形成する。この後、共振器方向、即ち、［１１０］方向に長さ３００μｍのチップに劈開し、劈開された各々の面に低反射膜１４１及び１４２を各々形成する。
【００４８】
本実施の形態により作製された半導体レーザでは、８５℃において、半導体レーザにおける閾値電流値を２０％低減することができ、半導体レーザに流れる電流値が５０ｍＡにおける光出力を２０％向上させることができることが確認された。
【００４９】
また、本実施の形態では、基板として、ｎ−ＩｎＰ基板を用いたが、ｐ−ＩｎＰ基板を用いることも可能である。また、本実施の形態における半導体レーザにおいて、ＳＩ−ＩｎＡｌＡｓサイドバリア層１１６に代えて、組成波長が１．０μｍ以下のＡｌＧａＩｎＡｓからなるサイドバリア層を用いてもよい。この際、形成されるＡｌＧａＩｎＡｓにおけるＡｌの組成は、０．３２以上である。
【００５０】
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、第１の実施の形態における半導体レーザの製造方法とは異なる製造方法であるが、第１の実施の形態における半導体レーザの製造方法の図３から図６までに示す工程と共通の工程を有する半導体レーザの製造方法である。
【００５１】
本実施の形態における半導体レーザの製造方法は、図２１に示すように、第１の実施の形態において、図６まで形成したものの上に、ｐ−ＩｎＡｌＡｓ層２１５及びｎ−ＩｎＰブロック層２１６を形成する。
【００５２】
具体的には、ｎ−ＩｎＰ基板１１を約６３０℃まで加熱し、その後、ＭＯＶＰＥ法によりＡｓＨ３、ＴＭＡｌ、ＴＭＩｎ、ＤＥＺｎを原料として、ｎ−ＩｎＰバッファ層１２に格子整合するｐ−ＩｎＡｌＡｓ層２１５を約２６０ｎｍ形成する。更に、ＭＯＶＰＥ法によりＰＨ３、ＴＭＩｎ、ＳｉＨ４を原料として、ｎ−ＩｎＰブロック層２１６を２００ｎｍ形成する。形成されるｎ−ＩｎＰブロック層２１６におけるＳｉのキャリア濃度は、１．０×１０１９ｃｍ−３である。尚、ｐ−ＩｎＡｌＡｓ層２１５は、ｉ−ＡｌＧａＩｎＡｓ活性層１３に注入された電子等を閉じ込める必要があることから、所望のバンドギャップ及びバンド構造であることが必要となる。よって、本実施の形態では、ｐ−ＩｎＡｌＡｓ層２１５におけるＡｌの組成が、略０．４８となるように形成する。尚、ｐ−ＩｎＡｌＡｓ層２１５は、ｎ−ＩｎＰバッファ層１２上においてエピタキシャル成長することにより成膜される。従って、ｎ−ＩｎＰ基板１１の面方向となる（００１）面上において結晶成長するものであり、均一な組成の膜が成膜される。その結果、本実施の形態では、ｐ−ＩｎＡｌＡｓ層２１５におけるＡｌの組成が略０．４８となるように形成する。尚、光半導体装置の特性に影響しないｐ−ＩｎＡｌＡｓ層２１５の厚さの可能な範囲を考えると、Ａｌの組成が０．４５〜０．５１の範囲にあることが望ましい。
【００５３】
次に、図２２に示すように、ｐ−ＩｎＰクラッド層２１８及びｐ−ＩｎＧａＡｓコンタクト層２１９を形成する。具体的には、フッ酸（ＨＦ）により、ＳｉＯ２マスク３４を除去した後、ｎ−ＩｎＰ基板１１を約６３０℃まで加熱し、ＭＯＶＰＥ法により、ＰＨ３、ＴＭＩｎ、ＤＥＺｎを原料として、ｐ−ＩｎＰクラッド層２１８を約１．５μｍ形成する。形成されるｐ−ＩｎＰクラッド層２１８は、ｐ−ＩｎＰクラッド層１４及びｎ−ＩｎＰブロック層２１６上に形成される。形成されるｐ−ＩｎＰクラッド層２１８におけるＺｎのキャリア濃度は、１．０×１０１８ｃｍ−３である。次に、ＡｓＨ３、ＴＭＩｎ、ＴＥＧａ、ＤＥＺｎを原料として、ｐ−ＩｎＧａＡｓコンタクト層２１９を約０．５μｍ形成する。形成されるｐ−ＩｎＧａＡｓコンタクト層２１９におけるＺｎのキャリア濃度は、１．０×１０１９ｃｍ−３である。
【００５４】
次に、図２３に示すように、ｎ−ＩｎＰ基板１１の裏面にｎ側電極２２１を形成し、ｐ−ＩｎＧａＡｓコンタクト層２１９上にｐ側電極２２２を形成する。この後、共振器方向、即ち、［１１０］方向に長さ３００μｍのチップに劈開し、劈開された各々の面に低反射膜２３１及び高反射膜２３２を各々形成する。これにより、本実施の形態における半導体レーザが作製される。尚、図２４は、図２３において破線２３Ａ−２３Ｂにおいて切断した断面を示すものである。また、ｎ−ＩｎＰバッファ層１２は下部ＩｎＰクラッド層となるものであり、ｐ−ＩｎＰクラッド層１４は上部ＩｎＰクラッド層となるものである。
【００５５】
本実施の形態により作製された半導体レーザでは、８５℃において、半導体レーザに流れる閾値電流値を２０％低減することができ、半導体レーザに流れる電流値が５０ｍＡにおける光出力を２０％向上させることができることが確認された。
【００５６】
また、本実施の形態では、基板として、ｎ−ＩｎＰ基板を用いたが、ｐ−ＩｎＰ基板を用いることも可能である。上記以外については、第１の実施の形態と同様である。
【００５７】
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、第２の実施の形態における半導体レーザの製造方法とは異なる製造方法であるが、第２の実施の形態における半導体レーザの製造方法の図１４から図１７までに示す工程と共通の工程を有する半導体レーザの製造方法である。
【００５８】
本実施の形態における半導体レーザの製造方法は、図１７に示す工程まで形成したものについて、図２５に示すように、ｎ−ＩｎＰスペーサ層１１４上に、ＳＩ−ＩｎＡｌＡｓサイドバリア層３１６及びＳＩ−ＩｎＰ埋め込み層３１７を形成する。
【００５９】
具体的には、ｎ−ＩｎＰ基板１１を約６３０℃まで加熱し、ＭＯＶＰＥ法によりＡｓＨ３、ＴＭＡｌ、ＴＭＩｎ、Ｃ１０Ｈ１０Ｆｅを原料として、ＦｅがドープされたＳＩ−ＩｎＡｌＡｓサイドバリア層３１６を約２６０ｎｍ形成する。形成されるＳＩ−ＩｎＡｌＡｓサイドバリア層３１６は、ｎ−ＩｎＰスペーサ層１１４に格子整合するものであり、Ｆｅのキャリア濃度は、５．０×１０１６ｃｍ−３である。この後、更に、ＰＨ３、ＴＭＩｎ、Ｃ１０Ｈ１０Ｆｅを原料として、ＳＩ−ＩｎＰ埋め込み層３１７を形成する。形成されるＳＩ−ＩｎＰ埋め込み層３１７におけるＦｅのキャリア濃度は、５．０×１０１７ｃｍ−３である。このＳＩ−ＩｎＰ埋め込み層３１７をｐ−ＩｎＧａＡｓコンタクト層１１８と同じ高さになるまで形成する。
【００６０】
ここで、ＳＩ−ＩｎＡｌＡｓサイドバリア層３１６は、半絶縁性の半導体材料であり、Ｆｅ等をドープすることにより形成される。また、ＳＩ−ＩｎＰ埋め込み層３１７も同様に、半絶縁性の半導体材料である。
【００６１】
尚、ＳＩ−ＩｎＡｌＡｓサイドバリア層３１６は、ｉ−ＡｌＧａＩｎＡｓ活性層１１５に注入された電子等を閉じ込める必要があることから、所望のバンドギャップ及びバンド構造であることが必要となる。よって、本実施の形態では、ＳＩ−ＩｎＡｌＡｓサイドバリア層３１６におけるＡｌ組成が、略０．４８となるように形成する。尚、ＳＩ−ＩｎＡｌＡｓサイドバリア層３１６は、ｎ−ＩｎＰスペーサ層１１４上においてエピタキシャル成長することにより成膜される。従って、ｎ−ＩｎＰ基板１１１の面方向となる（００１）面上に結晶成長することにより成膜されるため、組成が均一な膜が成膜される。その結果、本実施の形態では、ＳＩ−ＩｎＡｌＡｓサイドバリア層３１６におけるＡｌの組成が略０．４８となるように形成する。尚、光半導体装置の特性に影響しないＳＩ−ＩｎＡｌＡｓサイドバリア層３１６の厚さの可能な範囲を考えると、Ａｌの組成が０．４５〜０．５１の範囲にあることが望ましい。
【００６２】
次に、図２６に示すように、フッ酸（ＨＦ）により、ＳｉＯ２マスク３４を除去した後、ｎ−ＩｎＰ基板１１の裏面にｎ電極３２１を形成し、ｐ−ＩｎＧａＡｓコンタクト層１１８上にｐ電極３２２を形成する。この後、共振器方向、即ち、［１１０］方向に長さ３００μｍのチップに劈開し、劈開された各々の面に低反射膜３４１及び３４２を各々形成する。これにより、本実施の形態における半導体レーザが作製される。尚、図２７は、図２６において破線２７Ａ−２７Ｂにおいて切断した断面を示すものである。また、ｎ−ＩｎＰクラッド層１１９は下部ＩｎＰクラッド層となるものであり、ｐ−ＩｎＰクラッド層１１７は上部ＩｎＰクラッド層となるものである。
【００６３】
本実施の形態により作製された半導体レーザでは、８５℃において、半導体レーザに流れる閾値電流値を２０％低減することができ、半導体レーザに流れる電流値が５０ｍＡにおける光出力を２０％向上させることができることが確認された。
【００６４】
また、本実施の形態では、基板として、ｎ−ＩｎＰ基板を用いたが、ｐ−ＩｎＰ基板を用いることも可能である。上記以外については、第２の実施の形態と同様である。
【００６５】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【００６６】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
（００１）面を主面とするＩｎＰ基板と、
前記ＩｎＰ基板の主面上に形成され、第１導電型の下部ＩｎＰクラッド層と、前記下部ＩｎＰクラッド層上に形成された前記ＩｎＰクラッド層の幅よりも狭い幅を有するＡｌＧａＩｎＡｓを含む活性層と、前記活性層上に形成された前記下部ＩｎＰクラッド層と同幅の第２導電型の上部クラッド層とを有するストライプメサ構造と、
前記ストライプメサ構造における前記活性層の側面に形成されるサイドバリア層と、
を有し、
前記ストライプメサ構造は［１１０］方向に延伸し、
前記サイドバリア層は、Ａｌ組成が０．３２以上のＡｌＧａＩｎＡｓ、または、Ａｌ組成が０．４５〜０．５１のＩｎＡｌＡｓにより形成されたものであることを特徴とする光半導体装置。
（付記２）
前記サイドバリア層の側面は、ＩｎＰ埋め込み層が形成されていることを特徴とする付記１に記載の光半導体装置。
（付記３）
前記サイドバリア層は、半絶縁性の半導体材料により形成されていることを特徴とする付記１に記載の光半導体装置。
（付記４）
前記サイドバリア層の側面は、ＩｎＰ埋め込み層が形成されており、前記ＩｎＰ埋め込み層は、半絶縁性の半導体材料により形成されていることを特徴とする付記１に記載の光半導体装置。
（付記５）
前記下部ＩｎＰクラッド層には、回折格子層が設けられていることを特徴とする付記１から４のいずれかに記載の光半導体装置。
（付記６）
（００１）面を主面とするＩｎＰ基板上に、第１導電型の下部ＩｎＰクラッド層、ＡｌＧａＩｎＡｓを含む活性層、第２導電型の上部クラッド層を積層形成する積層工程と、
前記下部ＩｎＰクラッド層及び前記活性層に、［１１０］方向に延伸するストライプメサを形成するメサ形成工程と、
前記ストライプメサの形成された前記活性層の側面をウエットエッチングによりエッチングするウエットエッチング工程と、
前記下部ＩｎＰクラッド層上より、前記ウエットエッチングによりエッチングされた前記活性層の側面が覆われるまでサイドバリア層を形成するサイドバリア形成工程と、
を有し、
前記サイドバリア層は、Ａｌ組成が０．３２以上のＡｌＧａＩｎＡｓ、または、Ａｌ組成が０．４５〜０．５１のＩｎＡｌＡｓにより形成されたものであることを特徴とする光半導体装置の製造方法。
（付記７）
前記サイドバリア層は、半絶縁性の半導体材料により形成されていることを特徴とする付記６に記載の光半導体装置の製造方法。
（付記８）
前記メサ形成工程は、酸化物または窒化物のマスクを形成し、ドライエッチングを行うことにより行われものであって、
サイドバリア層形成工程の後、前記マスクの形成されていない領域において前記ＩｎＰ基板の表面が露出するまでエッチングを行うエッチング工程と、
前記ＩｎＰ基板の表面の露出した面よりＩｎＰ埋め込み層を形成する埋め込み層形成工程と、
を有することを特徴とする付記６に記載の光半導体装置の製造方法。
（付記９）
前記サイドバリア層は、半絶縁性の半導体材料により形成されているものであって、ＩｎＰ埋め込み層は、半絶縁性の半導体材料により形成されていることを特徴とする付記８に記載の光半導体装置の製造方法。
（付記１０）
前記サイドバリア層は、ＭＯＶＰＥ法により結晶成長させることにより形成されるものであることを特徴とする付記６から９のいずれかに記載の光半導体装置の製造方法。
【符号の説明】
【００６７】
１１        ｎ−ＩｎＰ基板
１２        ｎ−ＩｎＰバッファ層
１３        ｉ−ＡｌＧａＩｎＡｓ活性層
１４        ｐ−ＩｎＰクラッド層
１５        ｐ−ＩｎＡｌＡｓサイドバリア層
１６        ｐ−ＩｎＰ埋め込み層
１７        ｎ−ＩｎＰブロック層
１８        ｐ−ＩｎＰクラッド層
１９        ｐ−ＩｎＧａＡｓコンタクト層
２１        ｎ側電極
２２        ｐ側電極
３１        下部ＳＣＨ層
３２        多重量子井戸層
３３        上部ＳＣＨ層
３４        ＳｉＯ２マスク
３５        ｐ−ＩｎＰ層
４１        低反射膜
４２        高反射膜
【図１】
2011044564.tif 000003
【図２】
2011044564.tif 000004
【図３】
2011044564.tif 000005
【図４】
2011044564.tif 000006
【図５】
2011044564.tif 000007
【図６】
2011044564.tif 000008
【図７】
2011044564.tif 000009
【図９】
2011044564.tif 000010
【図１０】
2011044564.tif 000011
【図１１】
2011044564.tif 000012
【図１２】
2011044564.tif 000013
【図１３】
2011044564.tif 000014
【図１４】
2011044564.tif 000015
【図１５】
2011044564.tif 000016
【図１６】
2011044564.tif 000017
【図１７】
2011044564.tif 000018
【図１８】
2011044564.tif 000019
【図１９】
2011044564.tif 000020
【図２０】
2011044564.tif 000021
【図２１】
2011044564.tif 000022
【図２２】
2011044564.tif 000023
【図２３】
2011044564.tif 000024
【図２４】
2011044564.tif 000025
【図２５】
2011044564.tif 000026
【図２６】
2011044564.tif 000027
【図２７】
2011044564.tif 000028
【図８】
2011044564.tif 000029