(57)【要約】【課題】同一パッケージ内に複数の半導体チップが搭載された半導体装置において、一部の半導体チップに対する電源供給を、その内部回路を保護しつつ停止することができる、半導体装置の電源供給方法、半導体装置の制御方法、半導体装置及び半導体チップを提供すること。【解決手段】本発明は、通常時に動作モードが入力側に設定される双方向端子２１を有する半導体チップ１と、半導体チップ１と同一パッケージ内に搭載される半導体チップ２と、に電源を供給する。そして、双方向端子２１の動作モードを入力側から出力側に切り替える。次いで、半導体チップ１から半導体チップ２にＬｏｗ信号を出力する。続いて、半導体チップ２の電源供給を停止する。【選択図】図１
2011081696.tif 000002
【特許請求の範囲】
【請求項１】
通常時に動作モードが入力側に設定される双方向端子を少なくとも有する第１の半導体チップと、前記第１の半導体チップと同一パッケージ内に搭載される第２の半導体チップと、に電源を供給し、
前記双方向端子の動作モードを入力側から出力側に切り替え、
前記第１の半導体チップから前記第２の半導体チップにＬｏｗ信号を出力させ、
前記第２の半導体チップに対する電源供給を停止する、
半導体装置の電源供給方法。
【請求項２】
電源供給が停止された前記第２の半導体チップに電源を供給し、
前記双方向端子の動作モードを入力側から出力側に切り替える、
請求項１に記載の半導体装置の電源供給方法。
【請求項３】
通常時に動作モードが入力側に設定される双方向端子を少なくとも有する第１の半導体チップと、前記第１の半導体チップと同一パッケージ内に搭載される第２の半導体チップと、を少なくとも備えた半導体装置の制御方法であって、
前記第１の半導体チップ及び前記第２の半導体チップに電源を供給している状態で、前記第２の半導体チップに対する電源供給を停止するのに先立って前記双方向端子の動作モードを入力側から出力側に切り替え、
前記第１の半導体チップから前記第２の半導体チップにＬｏｗ信号を出力させる、
半導体装置の制御方法。
【請求項４】
通常時に動作モードが入力側に設定される双方方向端子を少なくとも有する第１の半導体チップと、
前記第１の半導体チップと同一パッケージ内に搭載される第２の半導体チップと、を少なくとも備え、
前記第１の半導体チップ及び前記第２の半導体チップに電源が供給された状態で、前記双方向端子の動作モードが入力側から出力側に切り替えられ、
前記第１の半導体チップから前記第２の半導体チップにＬｏｗ信号を出力した後に、前記第２の半導体チップに対する電源供給が停止される、
半導体装置。
【請求項５】
他の半導体チップとともに同一パッケージ内に搭載される半導体チップであって、
通常時に動作モードが入力側に設定される双方向端子を少なくとも備え、
前記半導体チップ及び前記他の半導体チップに電源が供給された状態で、前記他の半導体チップに対する電源供給が停止されるのに先立って前記双方向端子の動作モードが入力側から出力側に切り替えられ、
前記他の半導体チップにＬｏｗ信号を出力する、
半導体チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の電源供給方法、半導体装置の制御方法、半導体装置及び半導体チップに関し、特に半導体装置に複数の半導体チップが搭載される場合の半導体装置の電源供給方法、半導体装置の制御方法、半導体装置及び半導体チップに関する。
【背景技術】
【０００２】
現在、半導体装置に搭載されている集積回路において、同一パッケージ内に複数の半導体チップが搭載されるシステムインパッケージ（以下ＳｉＰ：System in Package）が実用化されている。例えば、既存の半導体チップを１つのＳｉＰに組み込むことにより、半導体装置を容易に小型化することができる。また、ＳｏＣ（System on Chip）に比べて開発期間を短縮することも可能である。近年、ＳｉＰは例えばモバイル機器などに使用されており、その消費電力の低減が求められている。
【０００３】
ＳｉＰにおける消費電力を低減する方法として、ＳｉＰに搭載された半導体チップの一部への電源供給を停止することが知られている（特許文献１及び特許文献２）。一般に、ＳｉＰが搭載されている機器の動作状態によっては、ＳｉＰに搭載されている複数の半導体チップの一部は機能していない（非活性化）場合がある。この非活性化チップへの電源供給を遮断することで、ＳｉＰが搭載されている機器への影響なく、消費電力を低減することができるとしている。
【０００４】
また、電源制御用チップと電源オン／オフ用チップが搭載されたＳｉＰが提案されている（特許文献３）。このＳｉＰでは、電源オン／オフ用チップを介して、ＳｉＰ内の電源制御用チップ以外の半導体チップに電源が供給される。電源制御用チップが電源オン／オフ用チップを制御することで、他の半導体チップへの電源供給をコントロールする。
【０００５】
次に、複数の半導体チップが搭載されたＳｉＰの一例について説明する。図５は、２つの半導体チップが搭載された一般的なＳｉＰ２００における、半導体チップ間の接続関係を示す配線図である。ＳｉＰ２００は、図５に示すように、バックエンド部である半導体チップ３とフロントエンド部である半導体チップ２とを有する。半導体チップ３と半導体チップ２とは、７組の端子対が配線１１〜１７で接続されている。
【０００６】
半導体チップ３は、入力端子２８、入力端子２２、入力端子２３、出力端子２４、出力端子２５、双方向端子２６及び双方向端子２７を有する。入力端子２８は抵抗３１を介して電源電位と接続されることにより、プルアップされている。入力端子２２及び入力端子２３は、それぞれ抵抗３２及び抵抗３３を介してグランド電位と接続されることにより、プルダウンされている。また、双方向端子２６及び双方向端子２７の通常時における動作モードは出力側に設定されている。
【０００７】
半導体チップ２は、出力端子４１〜４３、入力端子４４、入力端子４５、双方向端子４６及び双方向端子４７を有する。入力端子２４及び双方向端子４７、それぞれ抵抗５１及び抵抗５２を介して電源電位と接続されることにより、プルアップされている。また、双方向端子２６及び双方向端子２７の通常時における動作モードは入力側に設定されている。
【０００８】
ＳｉＰ２００において消費電力を低減するには、フロントエンド部である半導体チップ２の電源供給を停止することが考えられる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−９０９２１号公報
【特許文献２】特開２００１−３５１４６号公報
【特許文献３】特開２００５−１８２４０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ＳｉＰでは、必ずしも電源供給が停止されることを想定して設計された半導体チップが搭載されるとは限らない。電源供給が停止されることを想定していない半導体チップをＳｉＰに搭載して電源供給を停止すると、この半導体チップに予期しない過電流が流れるなどして、半導体チップの内部回路が破壊される場合がある。以下、破壊のメカニズムについて、図５に示すＳｉＰ２００を例として説明する。
【００１１】
例えばＳｉＰ２００の半導体チップ３の電源を保持したまま、半導体チップ２に対する電源供給を停止する場合について説明する。半導体チップ２に対する電源供給が停止された状態では、ノイズなどの何らかの原因で、半導体チップ２の出力端子（図５の出力端子４１）から、半導体チップ３のプルダウンされていない入力端子（図５の入力端子２８）へ電流が流れる場合が有り得る。この場合には、半導体チップ２の電源供給は停止されているので、半導体チップ２に過電流が流れることにより、内部回路が破壊されることが考えられる。
【００１２】
また、半導体チップ３の出力端子（図５の出力端子２４及び出力端子２５）から半導体チップ２の入力端子（図５の入力端子４４、入力端子４５、双方向端子４６及び双方向端子４７）には信号が出力される。半導体チップ３の出力端子から半導体チップ２の入力端子にＨｉｇｈ信号が出力されれば、電源供給を停止されている半導体チップ２にとっては過大な負荷となる場合があり、内部回路の破壊に繋がる恐れがある。
【００１３】
従って、半導体チップ２のように、電源供給が停止されることを想定していない半導体チップに対する電源供給を停止する場合には、当該半導体チップに対してＬｏｗ信号を出力するような保護回路を設ける必要がある。保護回路を半導体チップ間に挿入する、又は、当該半導体チップに追加することは可能であるが、いずれの場合にもＳｉＰの大型化や半導体チップの設計変更が生じる。その結果、開発期間の増大や製造工程の複雑化などを招き、コスト増加に繋がってしまう。
【課題を解決するための手段】
【００１４】
本発明の一態様である半導体装置の電源供給方法は、通常時に動作モードが入力側に設定される双方向端子を少なくとも有する第１の半導体チップと、前記第１の半導体チップと同一パッケージ内に搭載される第２の半導体チップと、に電源を供給し、前記双方向端子の動作モードを入力側から出力側に切り替え、前記第１の半導体チップから前記第２の半導体チップにＬｏｗ信号を出力させ、前記第２の半導体チップに対する電源供給を停止するものである。この半導体装置の電源供給方法では、前記双方向端子が出力側に切り替わるので、前記第１の半導体チップから前記第２の半導体チップへ電流は流れない。また、前記第１の半導体チップの前記双方向端子及び出力端子から前記第２の半導体チップへＬｏｗ信号が出力されるので、前記第２の半導体チップから前記第１の半導体チップへ電流は流れない。これにより、電源供給を停止した際の前記第２の半導体チップに過電流が流れることが防止される。
【００１５】
本発明の一態様である半導体装置の制御方法は、通常時に動作モードが入力側に設定される双方向端子を少なくとも有する第１の半導体チップと、前記第１の半導体チップと同一パッケージ内に搭載される第２の半導体チップと、を少なくとも備えた半導体装置の制御方法であって、前記第１の半導体チップ及び前記第２の半導体チップに電源を供給している状態で、前記第２の半導体チップに対する電源供給を停止するのに先立って前記双方向端子の動作モードを入力側から出力側に切り替え、前記第１の半導体チップから前記第２の半導体チップにＬｏｗ信号を出力させるものである。この半導体装置の制御方法では、前記双方向端子が出力側に切り替わるので、前記第１の半導体チップから前記第２の半導体チップへ電流は流れない。また、前記第１の半導体チップの前記双方向端子及び出力端子から前記第２の半導体チップへＬｏｗ信号が出力されるので、前記第２の半導体チップから前記第１の半導体チップへ電流は流れない。これにより、電源供給を停止した際の前記第２の半導体チップに過電流が流れることが防止される。
【００１６】
本発明の一態様である半導体装置は、通常時に動作モードが入力側に設定される双方方向端子を少なくとも有する第１の半導体チップと、前記第１の半導体チップと同一パッケージ内に搭載される第２の半導体チップと、を少なくとも備え、前記第１の半導体チップ及び前記第２の半導体チップに電源が供給された状態で、前記双方向端子の動作モードが入力側から出力側に切り替えられ、前記第１の半導体チップから前記第２の半導体チップにＬｏｗ信号を出力した後に、前記第２の半導体チップに対する電源供給が停止されるものである。この半導体装置では、前記双方向端子が出力側に切り替わるので、前記第１の半導体チップから前記第２の半導体チップへ電流は流れない。また、前記第１の半導体チップの前記双方向端子及び出力端子から前記第２の半導体チップへＬｏｗ信号が出力されるので、前記第２の半導体チップから前記第１の半導体チップへ電流は流れない。これにより、電源供給を停止した際の前記第２の半導体チップに過電流が流れることが防止される。
【００１７】
本発明の一態様である半導体チップは、他の半導体チップとともに同一パッケージ内に搭載される半導体チップであって、通常時に動作モードが入力側に設定される双方向端子を少なくとも備え、前記半導体チップ及び前記他の半導体チップに電源が供給された状態で、前記他の半導体チップに対する電源供給が停止されるのに先立って前記双方向端子の動作モードが入力側から出力側に切り替えられ、前記他の半導体チップにＬｏｗ信号を出力するものである。この半導体チップでは、前記双方向端子が出力側に切り替わるので、前記半導体チップから前記他の半導体チップへ電流は流れない。また、前記半導体チップの前記双方向端子及び出力端子から前記他の半導体チップへＬｏｗ信号が出力されるので、前記他の半導体チップから前記半導体チップへ電流は流れない。これにより、電源供給を停止した際の前記他の半導体チップに過電流が流れることが防止される。
【発明の効果】
【００１８】
本発明によれば、同一パッケージ内に複数の半導体チップが搭載された半導体装置において、一部の半導体チップに対する電源供給を、その内部回路を保護しつつ停止することができる、半導体装置の電源供給方法、半導体装置の制御方法、半導体装置及び半導体チップを提供することができる。
【図面の簡単な説明】
【００１９】
【図１】実施の形態１にかかるＳｉＰにおける半導体チップ間の配線図である。
【図２】実施の形態１にかかる半導体チップに対する電源供給を停止する手順を示すフローチャートである。
【図３】実施の形態１にかかる半導体チップに対して電源を供給する手順を示すフローチャートである。
【図４】実施の形態１にかかるＳｉＰの電源供給方法と半導体チップの電圧の関係を示すタイミングチャートである。
【図５】通常のＳｉＰにおける半導体チップ間の配線図である。
【発明を実施するための形態】
【００２０】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。本実施の形態では、２つの半導体チップを有するＳｉＰにおいて、一方の半導体チップの電源供給を停止する場合について説明する。図１は、本実施の形態にかかるＳｉＰ１００における半導体チップ間の接続関係を示す配線図である。なお、図１と図５とでは、同一の構成要素には同一の符号を付している。ＳｉＰ１００は、図１に示すように、バックエンド部である半導体チップ１とフロントエンド部である半導体チップ２とを有する。半導体チップ１と半導体チップ２とは、７組の端子対が配線１１〜１７で接続されている。本実施の形態では、フロントエンド部である半導体チップ２に対する電源の供給及び停止を行う。
【００２１】
半導体チップ１は、図５に示す半導体チップ３における入力端子２８を、双方向端子２１に置き換えたものである。双方向端子２１は抵抗３１を介して電源電位と接続されることにより、プルアップされている。また、双方向端子２１の通常時における動作モードは入力側に設定されている。半導体チップ１のその他の構成は、図５に示す半導体チップ３と同様であるので説明を省略する。
【００２２】
半導体チップ２は、ＳｉＰ１００と図５に示すＳｉＰ２００とで共通であるので、説明を省略する。
【００２３】
次に、ＳｉＰ１００の電源供給方法及び半導体チップの制御方法について説明する。まず、半導体チップ２に対する電源供給を停止場合について説明する。図２は、半導体チップ２に対する電源供給を停止する手順を示すフローチャートである。初期状態では、半導体チップ１及び半導体チップ２は、両方とも電源が供給されている。
【００２４】
図２に示すように、まず、半導体チップ２に対する電源供給を停止するための準備作業として、半導体チップ１と半導体チップ２との間の通信を停止し、半導体チップ２をアイドル状態に遷移させる（ステップＳ１１）。
【００２５】
続いて、半導体チップ１から半導体チップ２にスリープコマンドを発行する（ステップＳ１２）。
【００２６】
続いて、半導体チップ１から半導体チップ２にリセット信号を送信し、半導体チップ２の動作を停止させる（ステップＳ１３）。
【００２７】
続いて、例えばレジスタ設定により、半導体チップ１の双方向端子２１の動作モードを入力側から出力側に切り替える（ステップＳ１４）。
【００２８】
続いて、半導体チップ１の出力端子（出力側に切り替えられた双方向端子２１、出力端子２４及び出力端子２５）から、半導体チップ２へＬｏｗ信号を出力する（ステップＳ１５）。
【００２９】
最後に、半導体チップ２に対する電源供給を停止する。この際、半導体チップ２に対する電源供給が確実に停止されるまで待機する（ステップＳ１６）。
【００３０】
次いで、半導体チップ２に電源を供給する場合について説明する。図３は、半導体チップ２の電源をオンにする手順を示すフローチャートである。図３に示すように、まず、半導体チップ２に電源を供給する（ステップＳ２１）。
【００３１】
続いて、例えばレジスタ設定により、半導体チップ１の双方向端子２１の動作モードを、出力側から入力側に切り替える（ステップＳ２２）。
【００３２】
続いて、半導体チップ１から半導体チップ２に信号を送信し、半導体チップ２のリセットを解除する（ステップＳ２３）。
【００３３】
続いて、半導体チップ２の初期化を行う。その後、半導体チップ１と半導体チップ２との通信を開始し、半導体チップ２は通常動作を開始する（ステップＳ２４）。
【００３４】
図４は、半導体チップ２に印加される電圧Ｖ２と各ステップとの関係を示すタイミングチャートである。この電源供給方法によれば、半導体チップ２に対する電源供給を停止（ステップＳ１６）するのに先立ち、双方向端子２１の動作モードを出力側に切り替えている（ステップＳ１４）。よって、何らかの原因により電源供給が停止されている半導体チップ２の電位が上がっても、半導体チップ２から半導体チップ１へ過電流が流れることはない。
【００３５】
また、半導体チップの出力端子（出力側に切り替えられた双方向端子２１、出力端子２４及び出力端子２５）からは、半導体チップ２へ向けてＬｏｗ信号が出力される（ステップＳ１５）。よって、半導体チップ１から半導体チップ２へ過電流が流れることはない。
【００３６】
すなわち、本方法及び本構成によれば、ＳｉＰに搭載された一部の半導体チップに対する電源供給を停止しても、内部回路の破壊を確実に防止することができる。
【００３７】
なお、半導体チップ１には、入力端子２２及び入力端子２３が存在する。これらの入力端子はプルダウンされているので、半導体チップ３に対する電源供給を停止にしても影響はない。つまり、プルアップされた入力端子につては、これを双方向端子に置き換えるなどの特段の処置を行う必要はない。
【００３８】
また、本方法及び本構成によれば、電源供給が停止される半導体チップの構造に特別の工夫を加える必要がないので、既存の半導体チップの利用が可能である。さらに、保護回路を追加する必要もないので、ＳｉＰを小型化することが可能である。従って、ＳｉＰの開発期間の短縮とＳｉＰの小型化を併せて実現することができる。
【００３９】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、図１に示したＳｉＰ１００における端子数や配線数は例示であり、図１の通りに限定されるものではない。
【００４０】
また、ＳｉＰ１００は２つの半導体チップが搭載されているが、ＳｉＰに搭載される半導体チップは３以上であってもよい。さらに、電源供給が停止される半導体チップは、複数の常時電源が供給される半導体チップに接続されてもよい。さらにまた、常時電源が供給されている半導体チップは、複数の電源供給が停止される半導体チップに接続されてもよい。
【符号の説明】
【００４１】
１〜３  半導体チップ
２１、２６、２７  双方向端子
２２、２３、２８  入力端子
２４、２５  出力端子
３１〜３３  抵抗
４１〜４３  出力端子
４４、４５  入力端子
４６、４７  双方向端子
５１、５２  抵抗
Ｓ１１〜Ｓ１６、Ｓ２１〜Ｓ２４  ステップ
【図１】
2011081696.tif 000003
【図２】
2011081696.tif 000004
【図３】
2011081696.tif 000005
【図４】
2011081696.tif 000006
【図５】
2011081696.tif 000007