(57)【要約】【課題】高い加工精度が要求される大きさまで小型化することなく、ＧＨｚ帯の高周波信号に応答可能な超高速薄膜トランジスタを提供する。【解決手段】半導体層上に積層され、半導体層とショットキー接合する１００ｎｍ以下の膜厚の薄膜金属層を形成し、薄膜金属層へ変調電圧若しくは変調光を加え、薄膜金属層にオーミック接続する第１電極と第２電極の間に変調電圧若しくは変調光に応答する応答電流を発生させる。キャリアが走行する薄膜導電層は、素子の表面に沿う金属層であるので、キャリアは薄膜金属層内を高速移動する。【選択図】図１
2011165840.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、
半導体層上に積層され、半導体層とショットキー接合する１００ｎｍ以下の膜厚の薄膜金属層と、
前記薄膜金属層にオーミック接続する第１電極及び第２電極とを備え、
第１電極と第２電極の間の前記薄膜金属層へ変調電圧若しくは変調光を加え、前記薄膜金属層をチャネルとして、第１電極と第２電極間に変調電圧若しくは変調光に応じた応答電流を発生させることを特徴とする超高速薄膜トランジスタ。
【請求項２】
ソースである第１電極とドレインである第２電極の間に、薄膜金属層にショットキー接合する絶縁薄膜を介してゲートを形成し、ゲートに印加されるゲート電圧によって、ソースとドレイン間に発生するドレイン電流を制御することを特徴とする請求項１に記載の超高速薄膜トランジスタ。
【請求項３】
薄膜金属層は、透光性を有する２０ｎｍ以下の膜厚であり、エミッタである第１電極とコレクタである第２電極の間の薄膜金属層上のベース領域に変調光を照射し、変調光によって、エミッタとコレクタ間に発生するコレクタ電流を制御することを特徴とする請求項１に記載の超高速薄膜トランジスタ。
【請求項４】
Ｃｏ、Ｆｅ、Ｗ、Ｎｉ、Ａｌ、Ｔｉのいずれかを積層させたｎ−シリコン基板をアニール処理し、ｎ型半導体層であるｎ−シリコン基板上に薄膜金属層となる金属シリサイド層を形成することを特徴とする請求項１乃至３のいずれか１項に記載の超高速薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波数帯域の信号に応答可能な超高速薄膜トランジスタに関する。
【背景技術】
【０００２】
超高速、大容量の信号処理を行う通信システムでは、周波数帯域の高周波化が不可欠であり、ＧＨｚ帯の高周波信号に応答可能な超高速電子デバイスが望まれ、超高速トランジスタとして、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）や高電子移動度トランジスタ（ＨＥＭＴ）が実用化されている。
【０００３】
ＨＢＴは、ｎｐｎ型バイポーラトランジスタの改良形のヘテロ接合の隣りにベース構造を有するバイポーラジャンクショントランジスタであり、コレクタ層、ベース層、エミッタ層の３層に積層させたエミッタ層をバンドギャップの広い材料で、ベース層をバンドギャップの狭い材料でそれぞれ形成する（非特許文献１）。これにより、動作時にはエミッタからベースへの拡散電流がベース領域で失われることなくコレクタへ流れるようにする一方、ベースからエミッタへの拡散電流を価電子帯のヘテロ接合により阻止し、ベース層を薄膜化しつつキャリア濃度を上げて、数１００ＧＨｚ以上の高速動作を可能としている。
【０００４】
また、ＨＥＭＴは、ヘテロ接合に誘起された高移動度の二次元電子ガス（２ＤＥＧ）をチャネルとした電界効果トランジスタであり、例えば、ＧａＡｓの半絶縁性基板上に電子走行層であるアンドープのｉ−ＧａＡｓ層と、電子供給層（ドープ層）であるｎ−ＡｌＧａＡｓ層をエピキシャル成長により積み重ねて形成される（特許文献１）。ｎ−ＡｌＧａＡｓ層のバンドギャップは、ｉ−ＧａＡｓ層より広く、その界面では伝導帯と価電子帯のバンドの不整合が生じる。伝導帯の不連続量は両者の電子親和力の差で決まり、電子親和力のより大きいｉ−ＧａＡｓ層側のエネルギーが０．２ｅＶ程度低くなる。その結果、ｎ−ＡｌＧａＡｓ層から発生する電子は、ｉ−ＧａＡｓ層側の界面近傍に１０ｎｍ程度の厚さで、二次元電子ガス（２ＤＥＧ）として閉じこめられる。ＨＥＭＴは、ソース電極とドレイン電極をこの二次元電子ガスにオーミック接続させ、ゲート電圧によって二次元電子ガスの電子密度を変化させ、ソース−ドレイン電流を制御し、電界効果型トランジスタ動作を行っている。チャネル層であるｉ−ＧａＡｓ層は、アンドープで不純物散乱が少なく、二次元電子ガスは高移動度を示すので、ゲート電圧の電界制御に対して高速に応答する。
【０００５】
超高速トランジスタであるこれらのＨＢＴやＨＥＭＴは、ヘテロ接合を利用するものであり、通常は分子線エピタキシャル（ＭＢＥ）法や有機金属気相エピタキシャル（ＭＯＶＰＥ）法などのエピタキシャル成長法を用いて半導体基板上に所定組成の半導体層を成膜し製造される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３６２５９５４号公報
【非特許文献】
【０００７】
【非特許文献１】「ＩｎＧａＰ／ＧａＡｓヘテロ接合を用いた電子デバイス」応用物理  第６９巻第２号  ２０００年
【発明の概要】
【発明が解決しようとする課題】
【０００８】
一方、これらの電子デバイスの高速応答を制限する主な要因は、電極の抵抗や負荷抵抗と空乏層等の容量との積で定まる時定数とキャリア走行時間であり、時定数を低下させ、キャリア走行距離を短縮させる為に、製造可能な限り小型化して形成するので、製造に微小な加工精度を要するものであった。
【０００９】
更に、エピタキシャル成長法を用いた製造工程では、エピタキシャル層材料や構造に超高速トランジスタの基本特性が大きく依存し、各層の膜厚、不純物濃度等を高い精度で均一に制御する再現性のあるプロセスが求められるので、均一な回路特性を有する素子を量産することが困難であった。
【００１０】
本発明は、このような従来の問題点を考慮してなされたものであり、高い加工精度が要求される大きさまで小型化することなく、ＧＨｚ帯の高周波信号に応答可能な超高速薄膜トランジスタを提供することを目的とする。
【００１１】
また、エピタキシャル成長法を用いずに、簡単なプロセスで製造可能な超高速薄膜トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上述の目的を達成するため、請求項１に記載の超高速薄膜トランジスタは、半導体層と、半導体層上に積層され、半導体層とショットキー接合する１００ｎｍ以下の膜厚の薄膜金属層と、前記薄膜金属層にオーミック接続する第１電極及び第２電極とを備え、第１電極と第２電極の間の前記薄膜金属層へ変調電圧若しくは変調光を加え、前記薄膜金属層をチャネルとして、第１電極と第２電極間に変調電圧若しくは変調光に応じた応答電流を発生させることを特徴とする。
【００１３】
薄膜金属層の半導体層と接合する界面にはショットキー障壁が形成されるので、薄膜金属層に電子若しくは正孔が閉じ込められ、薄膜金属層と半導体層間でリーク電流が流れにくい。薄膜金属層は表面に沿って形成され、薄膜金属層内のキャリアは、不純物のない薄膜金属層内で高速移動可能であるので、変調電圧若しくは変調光に応答して第１電極若しくは第２電極の方向へ表面に沿って高速移動する。第１電極と第２電極間に印加されるバイアス電圧は、薄膜金属層内のキャリアの移動方向に印加されるので、バイアス電圧によりキャリアは更に加速して薄膜金属層内を高速移動する。
【００１４】
薄膜金属層は、１００ｎｍ以下の膜厚であるので、変調電圧若しくは変調光がＧＨｚ帯域の高い周波数であっても応答電流は周波数依存性が少ない。
【００１５】
また、請求項２に記載の超高速薄膜トランジスタは、ソースである第１電極とドレインである第２電極の間に、薄膜金属層にショットキー接合する絶縁薄膜を介してゲートを形成し、ゲートに印加されるゲート電圧によって、ソースとドレイン間に発生するドレイン電流を制御することを特徴とする。
【００１６】
ゲート電圧を印可することにより、ゲートの下方にゲート電圧の電界に応じて薄膜金属層内のキャリアの走行を制御でき、ゲート電圧に応じたドレイン電流が発生する。ソースとドレイン間に印加するドレイン電圧は、キャリアの移動方向に加えられるので、ゲート下方の薄膜金属層内に発生したキャリアは、ドレイン電圧によって更に加速されてソース若しくはドレイン方向へ高速移動する。
【００１７】
また、請求項３に記載の超高速薄膜トランジスタは、薄膜金属層は、透光性を有する１００ｎｍ以下の膜厚であり、エミッタである第１電極とコレクタである第２電極の間の薄膜金属層上のベース領域に変調光を照射し、変調光によって、エミッタとコレクタ間に発生するコレクタ電流を制御することを特徴とする。
【００１８】
薄膜金属層が透光性を有する２０ｎｍ以下の膜厚であるので、薄膜金属層のショットキー界面までの変調光が到達する。ベース領域下方の薄膜金属層では、変調光により電子と正孔が励起され、一方のキャリアはショットキー障壁を越えて半導体層へ移動するので、変調光に応じた他方のキャリアが発生する。ベース領域下方のキャリアは、エミッタ若しくはコレクタ方向へ引きつけられ、変調光に応じたコレクタ電流が発生する。エミッタとコレクタ間に印加するバイアス電圧は、キャリアの走行方向に加えられるので、ゲート下方の薄膜金属層内に発生したキャリアは、バイアス電圧によって更に加速されてエミッタ若しくはコレクタ方向へ高速移動する。
【００１９】
また、請求項４に記載の超高速薄膜トランジスタは、Ｃｏ、Ｆｅ、Ｗ、Ｎｉ、Ａｌ、Ｔｉのいずれかを積層させたｎ−シリコン基板をアニール処理し、ｎ型半導体層であるｎ−シリコン基板上に薄膜金属層となる金属シリサイド層を形成することを特徴とする。
【００２０】
Ｃｏ、Ｆｅ、Ｗ、Ｎｉ、Ａｌ、Ｔｉは、融点が高く、高温における機械的性質が優れ、金属シリサイドの材料に適している。アニール処理によって、Ｃｏ、Ｆｅ、Ｗ、Ｎｉ、Ａｌ、Ｔｉのいずれか金属とシリコンのナノ粒子が相互に拡散し、自己組織化した金属シリサイド層が形成される。
【発明の効果】
【００２１】
請求項１の発明によれば、薄膜金属層内のキャリアは、素子の表面に沿って金属層内を高速移動するので、変調電圧若しくは変調光に高速応答するトランジスタとして動作する。
【００２２】
また、薄膜金属層と半導体層間にショットキー障壁が形成されるので、積層方向の拡散によるリーク電流や、キャリアの再結合がなく、応答電流のロスが少ない。
【００２３】
請求項２の発明によれば、ゲート電圧に高速応答してドレイン電流を発生させる電界効果型トランジスタが得られる。
【００２４】
請求項３の発明によれば、変調光の入力に高速応答してコレクタ電流を発生させるフォトトランジスタが得られる。
【００２５】
請求項４の発明によれば、エピタキシャル成長法にを用いず、Ｃｏ、Ｆｅ、Ｗ、Ｎｉ、Ａｌ、Ｔｉのいずれか金属を積層させたｎ−シリコン基板をアニール処理するだけの簡単なプロセスで超高速薄膜トランジスタを製造できる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１実施の形態に係る超高速薄膜トランジスタ１の縦断面図である。
【図２】超高速薄膜トランジスタ１のベース領域にレーザー光を照射した際のエミッタに発生する光誘起電流Ｉｏを、ｐ−ｉ−ｎフォトダイオードの応答特性と比較して示す波形図である。
【図３】超高速薄膜トランジスタ１の製造プロセスを示す工程図である。
【図４】第２実施の形態に係る超高速薄膜トランジスタ１０の縦断面図である。
【図５】超高速薄膜トランジスタ１０のゲート電圧Ｖｓｇとソース−ドレイン間を流れるドレイン電流Ｉｄとの関係、２種類のソース−ドレイン間電圧Ｖｄｄで示す波形図である。
【発明を実施するための形態】
【００２７】
以下、本発明の第１実施の形態に係る超高速薄膜トランジスタ１とその製造方法を、図１乃至図３を用いて説明する。本実施の形態に係る超高速薄膜トランジスタ１は、フォトトランジスタとして動作する素子であり、図１に示すように、半導体基板であるｎ型のＳｉからなるｎ−Ｓｉ基板２と、ｎ−Ｓｉ基板２の表面上に自己組織化されたた金属シリサイド層であるＣｏＳｉｘ層３と、ＣｏＳｉｘ層３の一側にオーミック接続するエミッタ４と、エミッタ４から所定距離、ここでは６ｍｍ離れたＣｏＳｉｘ層３の位置にオーミック接続するコレクタ５とから構成される。
【００２８】
ｎ−Ｓｉ基板２上にＣｏＳｉｘ層３が積層されることによって、両者はショットキー接合し、図１に示すように積層方向にショットキー障壁が形成される。また、ＣｏＳｉｘ層３は、ＣｏＳｉｘ層３の表面に照射される光が少なくともショットキー接合する界面まで到達する厚さで、ＣｏＳｉｘ層３では１００ｎｍ以下とするが、本実施の形態では、２０ｎｍ未満の膜厚となっている。一方、ｎ−Ｓｉ基板２の厚さは所定の強度が得られればＣｏＳｉｘ層３と同等以上の任意の厚さであり、ｎ−Ｓｉ基板２の下方に更に補強用の基板を積層させてもよい。
【００２９】
かかる構成の超高速薄膜トランジスタ１は、図３の製造プロセスを示す工程図に示すように、ほぼ正方形のｎ型のＳｉからなるｎ−Ｓｉ基板２上にスパッタリングにより厚さ８ｎｍのＣｏ薄膜７を成膜し（イ）、５分間有機洗浄した後（ロ）、マスク印刷を行って正方形のＣｏ薄膜７上の一部の領域にエミッタ４とコレクタ５を形成することとなる厚さ約１０ｎｍのＡｕ薄膜８をスパッタリングで形成する（ハ）。その後、昇温時間３分で４００乃至８００℃、好ましくは６００℃まで昇温し、６００℃の温度で３分間アニール処理を行い（ニ）、ｎ−Ｓｉ基板２上にショットキー接合するＣｏＳｉｘ層３と、ＣｏＳｉｘ層３の所定位置でそれぞれオーミック接続するエミッタ４及びコレクタ５とが形成された超高速薄膜トランジスタ１が製造される（ホ）。
【００３０】
このプロセスを経て製造された超高速薄膜トランジスタ１は、上記アニール処理により、積層するＳｉ、Ｃｏ及びＡｕが相互に拡散し、Ｃｏ薄膜７のみが成膜された領域では、Ｓｉ基板２の表面上に自己組織化したＣｏＳｉｘ層３が形成されるとともに、Ｃｏ薄膜７上に更にＡｕ薄膜８が形成された領域では、ＣｏＳｉｘ層３にオーミック接続するＣｏ、Ａｕリッチな引き出し電極が形成され、その一方をエミッタ４、他方をコレクタ５とする。
【００３１】
アニール処理によって、ＣｏＳｉｘ層３が形成された領域では、上述のように積層方向のｎ−Ｓｉ基板２との間にショットキー界面が形成される。従って、図１の左側の積層方向に沿ったエネルギーレベルに示すように、ｎ−Ｓｉ基板２とＣｏＳｉｘ層３の界面にショットキー障壁が形成され、ＣｏＳｉｘ層３内の電子は、積層方向へ移動しにくい状態となる。
【００３２】
アニール処理によって、ＣｏＳｉｘ層３では、Ｃｏ、Ｓｉのナノ粒子が相互に拡散し、最大２０ｎｍ以下の深さで、各元素の活性化エネルギーが高く、状態図がバルクの性質から離れる現象が発生する。Ｓｉナノ粒子が共存するＣｏＳｉｘ層３では、Ｓｉ粒子がナノサイズとなることで、波数選択則がバルクと異なる直接遷移となり、Ｓｉ価電子帯から可視域のエネルギーギャップに相当するバンド間励起が発生する。その結果、ＣｏＳｉｘ層３の表面の任意の位置に光を照射すると、長波長の赤外領域の光に対して、積層方向のショットキー障壁によりフォトキャリアが発生するとともに、短波長の可視光の光に対しても、シリコンナノ粒子の励起によるフォトキャリアが発生し、双方に応答することによって、応答感度が高く、可視光から赤外光までの広帯域応答特性が得られる。
【００３３】
光励起電子がショットキー障壁を越えてｎ−Ｓｉ基板２へ移動した光照射位置でのＣｏＳｉｘ層３には、フォトキャリアとして正孔が発生するが、ＣｏＳｉｘ層３は表面に沿って形成される金属層であるので、照射位置で発生するフォトキャリアは、表面に沿って高速に移動する。
【００３４】
上述のように構成された超高速薄膜トランジスタ１の表面側（図１において上方）から光を照射し、光を受ける同一表面側に形成されたエミッタ４とコレクタ５間に光誘起電流Ｉ０が発生すること及びその応答特性を確認するため、エミッタ４とコレクタ５間のエミッタ４から１ｍｍ離れた照射位置（ベース領域Ｂ）へ、入射光波長（１．４２ｕｍ＋４．２ｕｍ）、可変出力（５０乃至７５０ｍＪ）、パルス幅２０ｐｓの励起用パルスレーザー光を照射し、光誘起電流Ｉ０を測定した。ここで、光誘起電流Ｉ０は直接計測できないので、図１に示すＩ−Ｖアンプで電圧して計測し、計測した電圧をアンプの抵抗、ゲイン及びパルスレーザー光の出力で割り、図２の縦軸に示す光誘起電流Ｉ０（単位ｍＡ／Ｊ）を算定している。
【００３５】
図２の実線は、超高速薄膜トランジスタ１の光誘起電流Ｉｏを示している。レーザー光を照射後の経過時間により光誘起電流Ｉｏは変化しているが、これは、ＣｏＳｉｘ層３内をベース領域Ｂからエミッタ４まで移動するフォトキャリアの移動速度は、ばらつきがあることによるものである。しかしながら、少なくとも約１ｎｓｅｃ後に第１のピークが検出されることから、多数のフォトキャリアが約１ｎｓｅｃで応答していることが示されている。
【００３６】
一方、同図の波線は、ｐ−ｉ−ｎフォトダイオードへほぼ同一条件でレーザー光を照射した際の光誘起電流Ｉｏを表している。しかしながら、Ｓｉ系のｐ−ｎ接合型の応答波長の限界からｐ−ｉ−ｎフォトダイオードへ照射したレーザー光の波長は、１．０６ｕｍとなっている。図２で比較するとおり、ｐ−ｉ−ｎフォトダイオードにおいても、超高速薄膜トランジスタ１とほぼ同一の約１ｎｓｅｃで応答する応答特性が示されているが、積層方向でフォトキャリアが走行するｐ−ｉ−ｎフォトダイオードのｉ層からｎ層までの走行距離は数１０ｕｍであり、約１ｍｍの距離を走行して同一時間に到達する超高速薄膜トランジスタ１の応答時間は、ｐ−ｉ−ｎフォトダイオードの数１０分の１となる。従って、変調光を受光するベース領域Ｂとエミッタ４までの距離を更に、数ｕｍの大きさまで小型化すれば、数１００ＧＨｚ帯の信号光に対して応答するフォトトランジスタとすることが可能である。
【００３７】
また、エミッタ４とコレクタ５間にバイアス電圧を印加すれば、フォトキャリアが走行するＣｏＳｉｘ層３でフォトキャリアの走行方向に作用するので、フォトキャリアは更に加速され、上記応答速度を上げることができる。
【００３８】
超高速薄膜トランジスタ１は、ＣｏＳｉｘ層３上に電界制御するゲート１１を形成すれば、電界効果トランジスタとして動作させることもでき、以下、図４と図５を用いて、本発明の第２実施の形態を示す超高速薄膜トランジスタ１０を説明する。超高速薄膜トランジスタ１０について、超高速薄膜トランジスタ１と同一若しくは相当する構成については、同一番号を付してその説明を省略する。
【００３９】
図４に示す通り、超高速薄膜トランジスタ１０では、図３のプロセスで製造した超高速薄膜トランジスタ１のエミッタ４をソース１３、コレクタ５をドレインとして用いるもので、更に、ソース１３とドレイン１４間のＣｏＳｉｘ層３上の任意位置にＳｉＯ２等の絶縁薄膜１２を介してＡｕのゲート電極１１が形成される。絶縁薄膜１２とゲート１１は、図３に示すプロセス中のアニール処理の前後のいずれで形成してもよく、アニール処理前であれば、Ｃｏ被膜７上に、アニール処理後であれば、ＣｏＳｉｘ層３上に、それぞれ蒸着、インクジェット等で付着して形成される。
【００４０】
このように構成された超高速薄膜トランジスタ１０のソース１３−ドレイン１４間に図４に示す正のソース−ドレイン間電圧Ｖｄｄを印加し、ゲート１１に負のゲート電圧Ｖｓｇを印可すると、ＣｏＳｉｘ層３内をドレイン１４からソース１３方向に走行する正孔は、ゲート１１下方のＣｏＳｉｘ層３内の負電界により加速されてソース１３に到達し、正のドレイン電流Ｉｓｄが流れる。
【００４１】
一方、ゲート１１に正のゲート電圧Ｖｓｇを印加した場合には、ゲート１１下方のＣｏＳｉｘ層３内には正電界が発生し、ＣｏＳｉｘ層３内をドレイン１４からソース１３方向に走行しようとする正孔は、ゲート１１下方の正電界により遮断され、ドレイン電流Ｉｓｄは流れない。
【００４２】
図５は、この超高速薄膜トランジスタ１０の動作を、２種類のソース−ドレイン間電圧Ｖｄｄで示すもので、いずれの場合にも、負電圧のゲート電圧Ｖｓｇに応じて正のドレイン電流Ｉｄが上昇し、ほぼ０Ｖのゲート電圧Ｖｓｇを境に、正のゲート電圧Ｖｓｇではドレイン電流Ｉｓｄが流れないスイッチング動作が確認された。
【００４３】
絶縁薄膜１２とゲート電極１１を新たに形成する他の構造は、超高速薄膜トランジスタ１と相違がないので、超高速薄膜トランジスタ１０についても、超高速薄膜トランジスタ１と同程度の応答速度が推定できる。
【００４４】
また、キャリアが走行するＣｏＳｉｘ層３は、ｐ−ｎ接合構造を持たないので、キャリアの再結合がなく、空乏層もないので、高速でかつ減衰することなく、ゲート電圧Ｖｓｇに応答するドレイン電流Ｉｓｄが発生する。
【００４５】
更に、ＣｏＳｉｘ層３は、ｎ−Ｓｉ基板２の界面にショットキー障壁が形成され、他側は外表面となつているので、キャリアが素子の表面に沿ったＣｏＳｉｘ層３から洩れにくく、リーク電流が発生することもない。
【００４６】
更に、上述の各実施の形態では、ｎ−Ｓｉ基板２上にＣｏＳｉｘ層３を形成するだけのシンプルなＳｉベースのプロセスを利用して、ＨＥＭＴに相当する高速応答性の超高速薄膜トランジスタを製造できる。
【００４７】
上述各実施の形態では、半導体層としてｎ型のＳｉからなるｎ−Ｓｉ基板２で説明したが、ｐ型半導体層としても超高速薄膜トランジスタを構成できる。ｐ型半導体層とした場合には、キャリアやキャリアの走行方向、応答電流であるドレイン電流やコレクタ電流の向きが逆になる。
【００４８】
また、上述の実施の形態では、半導体層２上にＣｏ薄膜７やＡｕ薄膜８を蒸着によって形成しているが、インクジェット方式を用いて付着させてもよい。
【００４９】
また、ＣｏＳｉｘ層３を形成するｎ−Ｓｉ基板２上に成膜するＣｏ薄膜７は、Ｆｅ、Ｗ、Ｎｉ、Ａｌ、Ｔｉ等の薄膜金属層であってもよい。
【産業上の利用可能性】
【００５０】
本発明は、ＧＨｚ帯域の高周波光信号や電気信号に応答可能なフォトトランジスタや電界効果型トランジスタに適している。
【符号の説明】
【００５１】
１、１０  超高速薄膜トランジスタ
２  ｎ−Ｓｉ基板
３  ＣｏＳｉｘ層（薄膜金属層）
４  エミッタ
５  コレクタ
１１  ゲート
１２  ドレイン
１３  ソース
【図１】
2011165840.tif 000003
【図２】
2011165840.tif 000004
【図３】
2011165840.tif 000005
【図４】
2011165840.tif 000006
【図５】
2011165840.tif 000007