(57)【要約】【課題】半導体基板上にバンプ電極を介してバンプを配置してなる半導体装置において、実装時や使用環境に関わらず、信頼性が低下することを抑制することができる半導体装置を提供する。【解決手段】パッド電極３上に配置されている表面保護膜５に、パッド電極３上に位置し、バンプ電極６の周囲を囲む枠状であって、表面保護膜５のうち半導体基板１側と反対側の表面からパッド電極３に達するスリット５ｂを形成する。このような半導体装置では、表面保護膜５のうちバンプ電極６と接触する部分からクラックが発生したとしても、このクラックの伸展をスリット５ｂで停止させることができ、クラックがパッド電極３を超えて伸展することを抑制することができる。したがって、半導体装置の内部に水分等が浸入することを抑制することができ、半導体装置の信頼性が低下することを抑制することができる。【選択図】図１
2011165938.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（１）の一面に備えられたパッド電極（３）と、
前記半導体基板（１）の一面に備えられると共に、前記パッド電極（３）を露出させる開口部（５ａ）を備えた表面保護膜（５）と、
前記開口部（５ａ）から臨むパッド電極（３）上に配置されるバンプ電極（６）と、
前記バンプ電極（６）上に配置されるバンプ（７）と、を有し、
前記パッド電極（３）上に配置されている前記表面保護膜（５）には、前記パッド電極（３）上に位置し、前記バンプ電極（６）の周囲を囲む枠状であって、前記表面保護膜（５）のうち前記半導体基板（１）側と反対側の表面から前記パッド電極（３）に達するスリット（５ｂ）が形成されていることを特徴とする半導体装置。
【請求項２】
前記表面保護膜（５）上には樹脂膜（８）が配置されており、前記樹脂膜（８）には前記バンプ電極（６）を露出させる開口部（８ａ）が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記樹脂膜（８）は、ポリイミド系樹脂で構成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記バンプ電極（６）は、前記開口部（５ａ）から臨むパッド電極（３）上に配置されるバリアメタル膜（６ａ）と、前記バリアメタル膜（６ａ）上に配置された金属電極（６ｂ）とが積層されて構成されていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板に備えられたパッド電極上にバンプ電極を介してバンプを配置してなる半導体装置に関するものである。
【背景技術】
【０００２】
従来より、半導体素子が形成されたシリコン等の半導体基板上にＡｌパッドが配置されると共に、Ａｌパッドを覆う表面保護膜が配置され、この表面保護膜にＡｌパッドの一部を露出させる開口部を形成すると共に、当該開口部から臨むＡｌパッド上にバンプ電極を介してバンプを配置してなる半導体装置が知られている。
【０００３】
このような半導体装置は、はんだリフローを行ってセラミック基板等の実装基板に実装されるとき、シリコン基板、バンプ電極、セラミック基板、表面保護膜等の熱膨張係数差で生じる熱応力により、表面保護膜のうちバンプ電極と接触する部分からクラックが発生することが知られている。
【０００４】
このため、クラックが発生することを抑制する半導体装置として次のような半導体装置が開示されている。例えば、特許文献１には、上記半導体装置の表面保護膜にＡｌパッドを囲むスリットを断続的に形成してなる半導体装置が開示されている。また、例えば、特許文献２には、上記半導体装置のＡｌパッドにスリットを形成してなる半導体装置が開示されている。
【０００５】
特許文献１のような半導体装置では、はんだリフローを行ってセラミック基板等の実装基板に実装されるとき、熱膨張係数差で生じる熱応力を表面保護膜に形成したスリットにより緩和することができ、表面保護膜のうちバンプ電極との接触部分からクラックが発生することを抑制することができる。また、特許文献２の半導体装置では、熱応力をＡｌパッドに形成したスリットにより緩和することができ、表面保護膜のうちバンプ電極との接触部分からクラックが発生することを抑制することができる。
【０００６】
さらに、例えば、特許文献３には、バンプ電極と表面保護膜との間にポリイミド系樹脂膜を配置することが開示されている。このような半導体装置においても、ポリイミド系樹脂膜により熱応力を緩和することができると考えられる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−２６９９７１号公報
【特許文献２】特開平１１−３３０１２１号公報
【特許文献３】特開平４−１２５９３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献１および２の半導体装置では、スリットにより発生した熱応力を緩和することができるものの、この熱応力を十分に緩和することができるわけではなく、はんだリフローを行っているとき、表面保護膜にはバンプ電極との接触部分からクラックが発生することがある。同様に、上記特許文献３の半導体装置では、ポリイミド系樹脂膜により発生した熱応力を緩和することができるものの、この熱応力を十分に緩和することができるわけではなく、バンプ電極との接触部分からクラックが発生することがある。
【０００９】
この場合、発生したクラックがＡｌパッドを越えて伸展した場合には、クラックを介して半導体装置の内部に水分等が浸入することになり、半導体装置の信頼性が低下するという問題がある。
【００１０】
なお、このような問題は、半導体装置を実装基板に実装するときだけでなく、例えば、半導体装置を高温環境下と低温環境下との間で繰り返し使用するような場合においても熱応力が発生するため、同様に発生する問題となる。
【００１１】
また、上記特許文献１の半導体装置は、表面保護膜にＡｌパッドを囲むスリットを断続的に形成しているので、当該スリットを介して半導体装置の内部に水分等が浸入することがあるという問題もある。
【００１２】
本発明は上記点に鑑みて、半導体基板上にバンプ電極を介してバンプを配置してなる半導体装置において、実装時や使用環境に関わらず、信頼性が低下することを抑制することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、請求項１に記載の発明では、パッド電極（３）上に配置されている表面保護膜（５）には、パッド電極（３）上に位置し、バンプ電極（６）の周囲を囲む枠状であって、表面保護膜（５）のうち半導体基板（１）側と反対側の表面からパッド電極（３）に達するスリット（５ｂ）が形成されていることを特徴としている。
【００１４】
このような半導体装置では、セラミック基板等の実装基板にはんだリフローを行って実装されるときや高温環境下と低温環境下との間で繰り返し使用されるようなとき等に、表面保護膜（５）のうちバンプ電極（６）と接触する部分からクラックが発生したとしても、このクラックの伸展をスリット（５ｂ）で停止させることができ、クラックがパッド電極（３）を超えて伸展することを抑制することができる。つまり、発生したクラックを表面保護膜（５）のうちパッド電極（３）上に位置する部分のみに存在させることができる。したがって、クラックから半導体装置の内部に水分等が浸入しようとしたとしても当該水分等の浸入はパッド電極（３）により防止されるため、半導体装置の内部に水分等が浸入することを抑制することができ、半導体装置の信頼性が低下することを抑制することができる。
【００１５】
例えば、請求項２に記載の発明のように、表面保護膜（５）上に樹脂膜（８）を配置し、樹脂膜（８）にバンプ電極（６）を露出させる開口部（８ａ）を形成することができる。
【００１６】
このような半導体装置では、実装基板に実装されるときや高温環境下と低温環境下との間で繰り返し使用されるようなとき等に発生する熱応力を樹脂膜（８）により緩和することができ、表面保護膜（５）にクラックが発生することを抑制することができる。
【００１７】
この場合、請求項３に記載の発明のように、樹脂膜（８）をポリイミド系樹脂ですることができる。
【００１８】
また、請求項４に記載の発明のように、バンプ電極（６）を、開口部（５ａ）から臨むパッド電極（３）上に配置されるバリアメタル膜（６ａ）と、バリアメタル膜（６ａ）上に配置された金属電極（６ｂ）とを積層して構成することができる。
【００１９】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２０】
【図１】（ａ）は本発明の第１実施形態における半導体装置の断面構成を示す図、（ｂ）は（ａ）に示す半導体装置の上面図である。
【図２】図１に示す半導体装置および従来の半導体装置を実装基板に実装したときのクラック度数とクラック長さとの関係を示す図である。
【図３】図１に示す半導体装置および従来の半導体装置を実装基板に実装したときのクラック発生率を示す図である。
【図４】本発明の第２実施形態における半導体装置の断面構成を示す図である。
【発明を実施するための形態】
【００２１】
（第１実施形態）
本発明の第１実施形態について説明する。図１（ａ）は本実施形態にかかる半導体装置の断面構成を示す図、図１（ｂ）は図１（ａ）に示す半導体装置の上面図であり、これらの図に基づいて説明する。なお、図１（ａ）は図１（ｂ）のＡ−Ａ断面に相当している。
【００２２】
図１に示されるように、本実施形態の半導体装置は、図示しない半導体素子が形成されたシリコン基板１の一面にシリコン酸化膜等で構成された層間絶縁膜２が配置されており、層間絶縁膜２上にＡｌ等で構成されるパッド電極３および配線４が備えられている。パッド電極３は、特に限定されるものではないが、本実施形態では略正方形状とされている。なお、本実施形態では、シリコン基板１が本発明の半導体基板に相当している。
【００２３】
また、シリコン基板１の一面には、パッド電極３および配線４を覆うように、例えば、シリコン窒化膜等で構成される表面保護膜５が配置されており、表面保護膜５には、パッド電極３を露出させる開口部５ａが形成されている。
【００２４】
そして、開口部５ａから臨むパッド電極３の表面上にはバンプ電極６が配置されている。本実施形態では、バンプ電極６は、開口部５ａから臨むパッド電極３の表面上に加えて、開口部５ａを構成する壁面から表面保護膜５のうち開口部５ａの縁部上にまで配置されている。また、バンプ電極６は、チタン合金膜等により構成されるバリアメタル膜６ａ、およびバリアメタル膜６ａ上に積層され、はんだとの濡れ性の高いＣｕ等で構成される金属電極６ｂを備えた構成とされている。
【００２５】
そして、バンプ電極６上には、はんだバンプ７が備えられている。このはんだバンプ７は、例えば、鉛フリーはんだを用いることができ、Ｓｎ−Ａｇ系はんだ等を採用することができる。もちろん、はんだバンプ７として、ｐｂ−Ｓｎ系共晶はんだ等を採用することもできる。
【００２６】
また、パッド電極３上に配置されている表面保護膜５には、パッド電極３上に位置し、バンプ電極６の周囲を囲む枠状であって、表面保護膜５のうちシリコン基板１側と反対側の表面からパッド電極３に達するスリット５ｂが形成されている。言い換えると、表面保護膜５は、スリット５ｂにより、スリット５ｂ内に配置されている部分とスリット５ｂ外に配置されている部分とが分断された状態とされている。また、スリット５ｂの外径は、本実施形態では、図１（ｂ）に示されるように、円形とされている。
【００２７】
以上説明したように、本実施形態の半導体装置では、パッド電極３上に位置する表面保護膜５には、バンプ電極６を囲む枠状のスリット５ｂが形成されている。したがって、当該半導体装置をセラミック基板等の実装基板にはんだリフローを行って実装するときや高温環境下と低温環境下との間で繰り返し使用しているとき等に、表面保護膜５のうちバンプ電極６と接触する部分、具体的には、バリアメタル膜６ａと接触する部分からクラックが発生したとしても、このクラックの伸展をスリット５ｂで停止させることができ、クラックがパッド電極３を超えて伸展することを抑制することができる。つまり、発生したクラックを表面保護膜５のうちパッド電極３上に位置する部分のみに存在させることができる。このため、クラックから半導体装置の内部に水分等が浸入しようとしたとしても当該水分等の浸入はパッド電極３により防止されるため、半導体装置の内部に水分等が浸入することを抑制することができ、半導体装置の信頼性が低下することを抑制することができる。
【００２８】
図２に、本実施形態の半導体装置および従来の半導体装置を実装基板に実装したときのクラック度数とクラック長さとの関係を示す。なお、図２中のクラック長さはパッド電極３の中心点からの距離であり、クラック度数は（中心からの距離が等しいクラック数）／（発生クラック数）である。また、図２中では、実線が本発明の半導体装置におけるクラック度数とクラック長さとの関係を示し、点線が従来の半導体装置におけるクラック度数とクラック長さとの関係を示している。さらに、従来の半導体装置とは、表面保護膜にスリットを形成していない半導体装置であり、このような半導体装置を以下では単に従来の半導体装置という。
【００２９】
図２に示されるように、従来の半導体装置では、パッド電極３を越えてクラックが伸展しているが、本実施形態の半導体装置では、発生したクラックの伸展をスリット５ｂで停止させることができることを確認することができる。
【００３０】
また、このような半導体装置では、従来の半導体装置と比較して、半導体装置を実装基板に実装したときや高温環境下と低温環境下との間で繰り返し使用するときに発生する熱応力を枠状のスリット５ｂにより緩和することができ、クラックの発生自体を抑制することもできる。図３に、本実施形態の半導体装置および従来の半導体装置を実装基板に実装したときのクラック発生率を示す。なお、図３では、クラック発生率＝（クラック発生バンプ数）／（全バンプ数）としている。図３に示されるように、本実施形態の半導体装置では、従来の半導体装置と比較して、クラックの伸展を抑制するのに加えて、クラックの発生自体を抑制することができることを確認することができる。
【００３１】
また、以上説明したように、本実施形態の半導体装置では、表面保護膜５にクラックが発生したとしても、クラックの伸展をスリット５ｂにて停止させることができるため、はんだバンプ７として、従来のｐｂ−Ｓｎ系共晶はんだを使用することができるのはもちろんであるが、ｐｂ−Ｓｎ系共晶はんだより硬くて融点の高いＳｎ−Ａｇ系はんだを使用することもできる。
【００３２】
すなわち、Ｓｎ−Ａｇ系はんだを使用した場合には、従来のｐｂ−Ｓｎ系共晶はんだを使用した場合と比較して、融点の温度が高いためにはんだリフロー時の温度が高くなり、シリコン基板１、表面保護膜５、バンプ電極６、実装基板等の熱膨張係数差に起因する熱応力が大きくなる。また、Ｓｎ−Ａｇ系はんだはｐｂ−Ｓｎ系共晶はんだより硬いため、はんだバンプ７にて緩和することができる熱応力が小さくなる。つまり、Ｓｎ−Ａｇ系はんだを使用した場合には、ｐｂ−Ｓｎ系共晶はんだを使用した場合と比較して、表面保護膜５にクラックが発生しやすくなると共に、当該クラックが伸展しやすくなる。しかしながら、本実施形態の半導体装置はクラックの伸展をスリット５ｂで停止させることができるため、従来のｐｂ−Ｓｎ系共晶はんだより硬くて融点の高いＳｎ−Ａｇ系はんだ等を使用することができ、近年の鉛フリーはんだへの要求にも応えることができる。
【００３３】
さらに、このような半導体装置では、パッド電極３上にスリット５ｂを形成しているので、当該スリット５ｂを介して半導体装置の内部に水分等が浸入することもない。
【００３４】
また、このような半導体装置では、スリット５ｂにより熱応力を緩和すると共に、表面保護膜５に発生するクラックにより熱応力を解放するため、層間絶縁膜２にクラックが発生することも抑制できる。
【００３５】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態の半導体装置は、第１実施形態に対して表面保護膜５上に樹脂膜を配置したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図４に、本実施形態にかかる半導体装置の断面構成を示す。
【００３６】
図４に示されるように、本実施形態の半導体装置では、表面保護膜５を覆う樹脂膜８が配置されており、この樹脂膜８にはバンプ電極６、より具体的には、金属電極６ｂを露出させる開口部８ａが形成されている。なお、樹脂膜８としては、例えば、耐熱性のポリイミド系樹脂を用いることができる。
【００３７】
このような半導体装置では、表面保護膜５を覆う樹脂膜８が配置されており、この樹脂膜８により、半導体装置を実装基板に実装するときや高温環境下と低温環境下との間で繰り返し使用しているとき等に発生する熱応力を緩和することができる。このため、表面保護膜５に発生するクラックをさらに抑制しつつ、第１実施形態と同様の効果を得ることができる。
【００３８】
（他の実施形態）
上記第１、２実施形態では、スリット５ｂは外形が円形状であるものを例に挙げて説明したが、例えば、スリット５ｂは外径が矩形状であってもよいし、多角形状であってもよい。
【００３９】
また、上記第１、２実施形態では、バンプ電極６は、開口部５ａから臨むパッド電極３の表面上に加えて、開口部５ａを構成する壁面から表面保護膜５のうち開口部５ａの縁部上にまで配置されている例について説明したが、例えば、開口部５ａから臨むパッド電極３の表面上および開口部５ａの内壁面のみに配置されていてもよいし、開口部５ａから臨むパッド電極３の表面上にのみ配置されていてもよい。
【００４０】
さらに、上記第１、第２実施形態では、バンプ電極６として、バリアメタル膜６ａと、バリアメタル膜６ａ上に積層された金属電極６ｂとを備えたものについて説明したが、例えば、バンプ電極６をバリアメタル膜６ａのみで構成することができるし、バリアメタル膜６ａを構成する材料についても適宜変更可能であることはもちろんである。
【符号の説明】
【００４１】
１      シリコン基板
２      層間絶縁膜
３      パッド電極
４      配線
５      表面保護膜
５ａ    開口部
５ｂ    スリット
６      バンプ電極
７      はんだバンプ
８      樹脂膜
【図１】
2011165938.tif 000003
【図２】
2011165938.tif 000004
【図３】
2011165938.tif 000005
【図４】
2011165938.tif 000006