(57)【要約】      （修正有）【課題】半導体回路基板側と実装基板側との接合部の破壊の可能性を低減し、その保護を図る構造体を提供する。【解決手段】フリップチップ実装装置は、実装基板２１上に半導体回路基板１１をフリップチップ接合させたフリップチップ実装装置であって、半導体回路基板１１の側面を含む平面に側面が含まれるような樹脂壁４１を備え、実装基板２１、半導体回路基板１１及び樹脂壁４１により空隙が画定されている。これにより、外部からの水分や粉塵等の流入を防ぐことができる。【選択図】図１
2011171387.tif 000002
【特許請求の範囲】
【請求項１】
実装基板上に半導体回路基板をフリップチップ接合させたフリップチップ実装装置であって、
前記半導体回路基板の側面を含む平面に側面が含まれるような樹脂壁を備え、
前記実装基板、前記半導体回路基板及び前記樹脂壁により空隙が画定されていることを特徴とするフリップチップ実装装置。
【請求項２】
前記樹脂壁は、前記実装基板上に載置され、前記半導体回路基板の側面と、前記樹脂壁の内側側面とは当接することを特徴とする請求項１に記載のフリップチップ実装装置。
【請求項３】
前記樹脂壁は、前記半導体回路基板上にのみ設けられ、前記平面に外側側面が含まれるような第一樹脂壁と、前記実装基板上に載置され、内側側面が前記第一樹脂壁の前記外側側面と当接するような第二樹脂壁と、
を有することを特徴とする請求項１に記載のフリップチップ実装装置。
【請求項４】
前記第二樹脂壁は、前記空隙と外部空間とを連通させる切欠けを備えることを特徴とする請求項３に記載のフリップチップ実装装置。
【請求項５】
前記樹脂壁は、前記空隙と外部空間とを連通させる切欠けを備えることを特徴とする請求項１に記載のフリップチップ実装装置。
【請求項６】
前記実装基板は、前記空隙と外部空間とを連通させるための鉛直方向の貫通孔を備えることを特徴とする請求項１乃至５のいずれかに記載のフリップチップ実装装置。
【請求項７】
前記実装基板の一方の面に樹脂層を設けた場合、前記貫通孔は、前記実装基板におけるその径よりも前記樹脂層におけるその径の方が小さいことを特徴とする請求項６に記載のフリップチップ実装装置。
【請求項８】
実装基板上に半導体回路基板をフリップチップ接合させたフリップチップ実装装置の製造方法であって、
電極が形成された実装基板の一方の面上に樹脂壁を形成する工程と、
前記一方の面にバンプが形成された半導体回路基板を、前記電極と前記バンプが導通するように、かつその側面が前記樹脂壁の内側側面と当接するように、前記樹脂壁の間に位置合わせをし、前記実装基板、前記半導体回路基板及び前記樹脂壁に画定される空隙を形成する工程と、
を備えることを特徴とするフリップチップ実装装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップチップ実装装置及びその製造方法に関し、特に、半導体回路基板側と実装基板側との接合部の破壊の可能性を低減し、その保護が図れるフリップチップ実装装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体回路の集積密度の増加に伴い、半導体パッケージにおいては、多ピン化及び狭ピッチ化が求められている。これに伴い、ＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Size Package）等のような小型のパッケージが実用化されている。
【０００３】
また、扱われる信号周波数についても、携帯端末、無線ＬＡＮ、ＩＴＳ（Intelligent Transport Systems） 等で主流の数ＧＨｚから、固定無線中継局、衛星通信等に使用される準ミリ波帯や、自動車衝突防止レーダー、非圧縮動画伝送等に使用されるミリ波帯へと、高周波化が進んでいる。
【０００４】
従来、準ミリ波帯やミリ波帯に使用されるＩＣは専らＧａＡｓ等の化合物半導体を用いたＭＭＩＣ（Monolithic Microwave Integrated Circuits）であった。ＭＭＩＣは、ＧａＡｓ基板に能動素子及び受動素子を一体化して形成したものであり、配線には金が用いられている。ところで、準ミリ波帯及びミリ波帯のＩＣにおいては、インピーダンスの不連続による反射損失の観点から、ワイヤボンド接続の代わりにバンプの熱圧着という方法がとられている。
【０００５】
図２１は、従来のフリップチップ実装装置の断面図である。同図において、従来のフリップチップ実装装置は、半導体回路基板（例えばＣＭＯＳ−ＩＣ）１１と、その表面に施されたアルミニウムパッド１３と、バンプが形成される円形部分を残して、半導体回路基板１１及びアルミニウムパッド１３を覆うような被膜であるパッシベーション膜１２と、シリコン、アルミナ、樹脂基板等の実装基板２１と、半導体回路基板１１側と実装基板２１側とを接続するバンプ３１とを備えている。
【０００６】
図２１に示した従来のフリップチップ実装装置においては、フィラー注入時及び樹脂モールド形成時に、フィラー及びモールド樹脂が半導体回路基板１１の下面に潜り込んでしまうため、半導体回路の特性が変化してしまうという課題があった。
【０００７】
かかる課題を解決する方法及び手段としては、例えば特許文献１に開示されたものがあった。図２２は、特許文献１に開示された実装装置を示す図である。この実装装置においては、バンプ１０６を介して、母体基板１０１の入出力端子１０２，１０３に、ＭＭＩＣチップ１０４の増幅用の回路１０５が接続されている。また、放熱を促進するために、例えばトランジスタの接地電極（例えばＦＥＴのソース電極）の例えばＡｕめっきによる放熱パッド１２１が設けられ、それが母体基板１０１に接触するようになっている。更に、母体基板１０１にはサーマルビア１２２が設けられている。ここで、特に、特許文献１に開示された実装装置においては、回路１０５における、バンプ１０６の内側の回路主部を囲んで絶縁体壁１１１が設けられている。これにより、アンダーフィル１０７を施しても、回路１０５の周波数特性や利得が変動しないようにしている。また、アンダーフィル１０７を施しても樹脂が回路１０５の下に入り込まないようになっている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０００−２６９３８４号公報
【特許文献２】特開平８−３３５５９６号公報
【特許文献３】特開２０００−３９８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に開示された実装装置においては、絶縁体壁１１１は、ＭＭＩＣチップ１０４と母体基板１０１の間に配設されているので、何らかの外部作用で、ＭＭＩＣチップ１０４及び母体基板１０１について鉛直方向に、樹脂が膨張又は収縮した場合、応力が発生し、バンプ１０６及びＭＭＩＣチップ１０４の金属接合部が破壊される可能性がある。また、バンプ１０６の高さと絶縁体壁１１１の高さを揃えることが困難であり、それにより全体の実装が容易ではないという課題がある。
【００１０】
本発明は上述のような事情から為されたものであり、本発明の目的は、半導体回路基板に対するその鉛直方向の力を低減することにより、半導体回路基板側と実装基板側との接合部の破壊の可能性を低減し、その保護が図れるフリップチップ実装装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、請求項１に記載のフリップチップ実装装置は、実装基板上に半導体回路基板をフリップチップ接合させたフリップチップ実装装置であって、前記半導体回路基板の側面を含む平面に側面が含まれるような樹脂壁を備え、前記実装基板、前記半導体回路基板及び前記樹脂壁により空隙が画定されていることを要旨とする。
【００１２】
請求項２に記載のフリップチップ実装装置は、請求項１に記載のフリップチップ実装装置において、前記樹脂壁は、前記実装基板上に載置され、前記半導体回路基板の側面と、前記樹脂壁の内側側面とは当接することを要旨とする。
【００１３】
請求項３に記載のフリップチップ実装装置は、請求項１に記載のフリップチップ実装装置において、前記樹脂壁は、前記半導体回路基板上にのみ設けられ、前記平面に外側側面が含まれるような第一樹脂壁と、前記実装基板上に載置され、内側側面が前記第一樹脂壁の前記外側側面と当接するような第二樹脂壁と、を有することを要旨とする。
【００１４】
請求項４に記載のフリップチップ実装装置は、請求項３に記載のフリップチップ実装装置において、前記第二樹脂壁は、前記空隙と外部空間とを連通させる切欠けを備えることを要旨とする。
【００１５】
請求項５に記載のフリップチップ実装装置は、請求項１に記載のフリップチップ実装装置において、前記樹脂壁は、前記空隙と外部空間とを連通させる切欠けを備えることを要旨とする。
【００１６】
請求項６に記載のフリップチップ実装装置は、請求項１乃至５のいずれかに記載のフリップチップ実装装置において、前記実装基板は、前記空隙と外部空間とを連通させるための鉛直方向の貫通孔を備えることを要旨とする。
【００１７】
請求項７に記載のフリップチップ実装装置は、請求項６に記載のフリップチップ実装装置において、前記実装基板の一方の面に樹脂層を設けた場合、前記貫通孔は、前記実装基板におけるその径よりも前記樹脂層におけるその径の方が小さいことを要旨とする。
【００１８】
また、上記目的を達成するため、請求項７に記載のフリップチップ実装装置の製造方法は、実装基板上に半導体回路基板をフリップチップ接合させたフリップチップ実装装置の製造方法であって、電極が形成された実装基板の一方の面上に樹脂壁を形成する工程と、前記一方の面にバンプが形成された半導体回路基板を、前記電極と前記バンプが導通するように、かつその側面が前記樹脂壁の内側側面と当接するように、前記樹脂壁の間に位置合わせをし、前記実装基板、前記半導体回路基板及び前記樹脂壁に画定される空隙を形成する工程と、を備えることを要旨とする。
【発明の効果】
【００１９】
請求項１及び２に記載のフリップチップ実装装置によれば、実装基板上に半導体回路基板を実装したときに、樹脂壁から半導体回路基板に対して、半導体回路基板について鉛直方向に加わる力を低減できる。
請求項３に記載のフリップチップ実装装置によれば、請求項１の効果に加えて、半導体回路基板に対する、その水平方向の応力を十分に解放できると共に、フィラー及び樹脂の隙間への侵入を確実に阻止できる。
請求項４及び５に記載のフリップチップ実装装置によれば、リフロー時の内部圧力を緩和することができる。
請求項６に記載のフリップチップ実装装置によれば、請求項４及び５の効果に加えて、外部からの水分や粉塵等の流入を防ぐことができる。
請求項７に記載のフリップチップ実装装置の製造方法によれば、樹脂壁を形成した後に半導体回路基板をフリップチップ実装しているので、実装後に外部からの水分や粉塵等の流入を防ぐことができる。
【図面の簡単な説明】
【００２０】
【図１】本発明に係るフリップチップ実装装置の第一実施形態の断面図。
【図２】本発明に係るフリップチップ実装装置の製造方法を説明するための図。
【図３】本発明に係るフリップチップ実装装置の製造方法を説明するための図。
【図４】図１に示すフリップチップ実装装置に対して、樹脂モールドを施した例を示す図。
【図５】第一実施形態のフリップチップ実装装置の変形例を示す断面図。
【図６】図５に示すフリップチップ実装装置に対して、樹脂モールドを施した例を示す図。
【図７】図５に示すフリップチップ実装装置に対して、樹脂モールドを施した他の例を示す図。
【図８】本発明に係るフリップチップ実装装置の第二実施形態の断面図。
【図９】図８に示すフリップチップ実装装置に対して、樹脂モールドを施した例を示す図。
【図１０】本発明に係るフリップチップ実装装置の第三実施形態の断面図。
【図１１】図１０に示すフリップチップ実装装置に対して、樹脂モールドを施した例を示す図。
【図１２】第三実施形態のフリップチップ実装装置の変形例を示す断面図。
【図１３】図１２に示すフリップチップ実装装置に対して、樹脂モールドを施した例を示す図。
【図１４】本発明に係るフリップチップ実装装置の第四実施形態の断面図。
【図１５】図１４に示すフリップチップ実装装置に対して、樹脂モールドを施した例を示す図。
【図１６】本発明に係るフリップチップ実装装置の第五実施形態の断面図。
【図１７】本発明に係るフリップチップ実装装置の第六実施形態の断面図。
【図１８】本発明に係るフリップチップ実装装置の第七実施形態の断面図。
【図１９】本発明に係るフリップチップ実装装置の第八実施形態の断面図。
【図２０】本発明に係るフリップチップ実装装置の第九実施形態の断面図。
【図２１】従来のフリップチップ実装装置の断面図。
【図２２】特許文献１に開示された実装装置を示す図。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。後述する各実施の形態において例示する図面（図１−図２０）は、実装基板２１の一方の面（各図では上面）に樹脂層２２が設けられた構成例を示しているが、実装基板２１が樹脂基板であって樹脂層２２の無い構成においても、上述した本発明の効果は十分に得られるものである。
【００２２】
＜第一実施形態＞
図１は、本発明のフリップチップ実装装置の第一実施形態の断面図である。同図において、当該フリップチップ実装装置は、半導体回路基板（ＣＭＯＳ−ＩＣ）１１と、その表面に施されたアルミニウムパッド（以下、「電極」とも呼ぶ）１３と、バンプが形成される円形部分を残して、半導体回路基板１１及びアルミニウムパッド１３を覆うような被膜であるパッシベーション膜１２と、シリコン、アルミナ、樹脂基板等の実装基板２１と、実装基板２１の一方の面に施された樹脂層２２と、半導体回路基板１１側と実装基板２１側とを接続する、金、はんだ又は銅からなるバンプ３１とを備えている。
【００２３】
また、当該フリップチップ実装装置は、特に、樹脂層２２の上に配設される樹脂壁４１であって、その内側側面が、半導体回路基板１１の側面と当接するような樹脂壁４１が設けられている。これにより、半導体回路基板１１（パッシベーション膜１２）、樹脂層２２（樹脂層２２が形成されていない構成では実装基板２１）、及び樹脂壁４１により画定される空隙が形成される。
【００２４】
かかる樹脂壁４１を設けることにより、実装基板２１上に半導体回路基板１１を実装したときに、樹脂壁４１から半導体回路基板１１に対して、半導体回路基板１１について鉛直方向の力が加わることはない。従って、半導体回路基板１１側と実装基板２１側との接合部が破壊される可能性が低減され、その保護が図れる。
【００２５】
図２は、本発明のフリップチップ実装装置の製造方法を説明するための図である。樹脂壁４１の形成にはウェハレベルＣＳＰ工程を採用するのが最適である。
なお、以下では、実装基板２１の一方の面（各図では上面）に樹脂層２２を設けた後、樹脂壁４１を形成する場合について説明するが、樹脂層２２の不要な構成においては、この限りではない。すなわち、実装基板が樹脂基板の場合には、樹脂基板に同様の樹脂層を形成しなくても、樹脂基板自体を加工して樹脂壁４１に相当する樹脂壁を設けてもよい。
【００２６】
図２（ａ）において、まず、樹脂層２２が一方の面に施された実装基板２１に対して、感光性樹脂４１Ｚをスピンコート法等により塗布する。このとき、感光性樹脂に対してプリベークを施しておく。
【００２７】
次に、図２（ｂ）に示すように、フォトリソグラフィーにより、樹脂壁４１以外の部分の樹脂を除去する。そして、樹脂壁４１の部分の樹脂に対して焼成処理を行う。なお、この焼成処理により樹脂は収縮するので、注意を要する。このことを図３を参照して説明する。図３（ｂ）が焼成処理後であるが、同図に示すように、焼成処理後に、樹脂壁４１の内側側面が半導体回路基板１１の側面と当接しなければならない。そのためには、図３（ａ）の焼成処理前に示す通り、焼成処理前には、樹脂壁４１の内側側面が半導体回路基板１１の側面の位置よりも収縮分だけ内側（点線部分）に位置していなければならない。従って、焼成処理前の樹脂壁４１の寸法はかかる観点を考慮して決定する。
【００２８】
焼成処理後は、図１に示すように、一方の面にバンプが形成された半導体回路基板１１を、電極１３とバンプ３１が導通するように、かつその側面が樹脂壁４１の内側側面と当接するように、樹脂壁４１の間に位置合わせをし、実装基板２１（樹脂層２２）、半導体回路基板１１及び樹脂壁４１に画定される空隙を形成する。
上述の製造方法によれば、樹脂壁を形成した後に半導体回路基板をフリップチップ実装しているので、実装後に外部からの水分や粉塵等の流入を防ぐことができる。
【００２９】
図４は、図１に示すフリップチップ実装装置に対して、樹脂モールドを施したものを示す図である。
なお、半導体回路基板１１のバンプ３１が形成された面と、実装基板２１の間には空間が存在するので、大気中において、樹脂注入を行ってモールド形成を行う場合には、それを空気発生源としてモールド樹脂５１内へのボイド形成が進行してしまい、信頼性の観点から好ましくない場合がある。従って、理想的には真空状態で樹脂を注入することが好ましい。かかる点を考慮した樹脂モールド装置及び方法については、例えば特許文献２が開示している。
【００３０】
ところで、実装機の位置合わせ精度が３〜５μｍ程度であるから、位置ずれを見込んで、半導体回路基板１１の側面と、樹脂壁４１の内側側面とを３〜５μｍ程度離しても何ら問題はない。３〜５μｍの隙間からフィラーやモールド樹脂が流入してくる可能性が考えられるが、従来の樹脂封止剤は、微小な隙間（概ね２０μｍまで）への隙間浸透性を有してはいない。かかる点に関しては、例えば特許文献３が開示している。
【００３１】
図５は、第一実施形態のフリップチップ実装装置の変形例の断面図である。図１に示したフリップチップ実装装置においては、実装基板２１の側面と樹脂壁４１の外側側面が揃っているが、図５に示す通り、樹脂壁４１を実装基板２１の端まで及ぼす必要はない。
【００３２】
図６は、図５に示すフリップチップ実装装置に対して、樹脂モールドを施したものを示す図である。図７は、図５に示すフリップチップ実装装置に対して、樹脂モールドを施した他の例を示す図である。モールド樹脂５１も樹脂壁４１と同様、その側面が実装基板２１の側面と揃っている必要はない。
【００３３】
＜第二実施形態＞
図８は、本発明のフリップチップ実装装置の第二実施形態の断面図である。
第二実施形態のフリップチップ実装装置においては、半導体回路基板１１の端部の下面に当接する第一樹脂壁４１ｂを更に設ける。このとき第一樹脂壁４１ｂの外側の側面と、第二樹脂壁４１ａの内側の側面が当接するようにする。従って第一実施形態と異なり、第二樹脂壁４１ａは、半導体回路基板１１と当接するほどの高さを有する必要はない。なお、本発明の趣旨から、第一樹脂壁４１ｂは、樹脂層２２に対しては当接させない。他の構成は第一実施形態と同様である。
第二実施形態のフリップチップ実装装置によれば、半導体回路基板１１に対する、その水平方向の応力を十分に解放できると共に、フィラー及び樹脂の隙間への侵入を確実に阻止できるようになる。
【００３４】
図９は、図８に示すフリップチップ実装装置に対して、樹脂モールドを施したものを示す図である。
なお、図示しないが、当該第二実施形態においても、第一実施形態と同様、図５の変形例に対応するものや、それに対して樹脂モールドを施したもの（図６及び７に対応するもの）が考えられる。
【００３５】
＜第三実施形態＞
図１０は、本発明のフリップチップ実装装置の第三実施形態を示す図であり、図１０（ａ）は図１０（ｂ）のＡ−Ａにおける断面図であり、図１０（ｂ）は側面図である。
第三実施形態のフリップチップ実装装置においては、図１０（ｂ）の側面図で容易に認識できるように、第一実施形態における樹脂壁４１に対して水平方向の切欠けを設けた樹脂壁４１ｃを設けている。その他の構成は第一実施形態と同様である。
第三実施形態のフリップチップ実装装置によれば、第一実施形態のフリップチップ実装装置の作用効果に加えて、リフロー時の内部圧力を緩和して半導体パッケージの破壊を防止することができる。
【００３６】
図１１は、図１０に示すフリップチップ実装装置に対して、樹脂モールドを施したものを示す図であり、第一実施形態の図４に対応するものである。
【００３７】
図１２は、第三実施形態のフリップチップ実装装置の変形例の断面図であり、第一実施形態の図５に対応するものである。図１０に示したフリップチップ実装装置においては、実装基板２１の側面と樹脂壁４１ｃの外側側面が揃っているが、図１２に示す通り、樹脂壁４１ｃを実装基板２１の端まで及ぼす必要はない。
【００３８】
図１３は、図１２に示すフリップチップ実装装置に対して、樹脂モールドを施したものを示す図である。
【００３９】
＜第四実施形態＞
図１４は、本発明のフリップチップ実装装置の第四実施形態を示す図であり、図１４（ａ）は図１４（ｂ）のＢ−Ｂにおける断面図であり、図１４（ｂ）は側面図である。
第四実施形態のフリップチップ実装装置においては、図１４（ｂ）の側面図で容易に認識できるように、第二実施形態における樹脂壁４１ａに対して水平方向の切欠けを設けた樹脂壁４１ｄを設けている。その他の構成は第二実施形態と同様である。
第四実施形態のフリップチップ実装装置によれば、第二実施形態のフリップチップ実装装置の作用効果に加えて、リフロー時の内部圧力を緩和して半導体パッケージの破壊を防止することができる。
【００４０】
図１５は、図１４に示すフリップチップ実装装置に対して、樹脂モールドを施したものを示す図であり、第二実施形態の図９に対応するものである。
なお、第二実施形態と同様、図示しないが、当該第四実施形態においても、第一実施形態と同様、図５の変形例に対応するものや、それに対して樹脂モールドを施したものが考えられる。
【００４１】
＜第五実施形態＞
図１６は、本発明のフリップチップ実装装置の第五実施形態の断面図である。
第五実施形態のフリップチップ実装装置においては、第一実施形態における実装基板２１及び樹脂層２２に対して鉛直方向の貫通孔ｂを設けた実装基板２１ａ及び樹脂層２２ａを設けている。その他の構成は第一実施形態と同様である。
第五実施形態のフリップチップ実装装置によれば、第一実施形態のフリップチップ実装装置の作用効果に加えて、リフロー時の内部圧力を緩和して半導体パッケージの破壊を防止することができる。
なお、図示しないが、当該第五実施形態においても、第一実施形態と同様、樹脂モールドを施したもの、図５の変形例に対応するもの、それに対して樹脂モールドを施したもの（図６及び７に対応するもの）が考えられる。
【００４２】
＜第六実施形態＞
図１７は、本発明のフリップチップ実装装置の第六実施形態の断面図である。
第六実施形態のフリップチップ実装装置においては、第二実施形態における実装基板２１及び樹脂層２２に対して鉛直方向の貫通孔ｂを設けた実装基板２１ａ及び樹脂層２２ａを設けている。その他の構成は第二実施形態と同様である。
第六実施形態のフリップチップ実装装置によれば、第二実施形態のフリップチップ実装装置の作用効果に加えて、リフロー時の内部圧力を緩和して半導体パッケージの破壊を防止することができる。
なお、図示しないが、当該第六実施形態においても、第一実施形態と同様、樹脂モールドを施したもの、図５の変形例に対応するもの、それに対して樹脂モールドを施したもの（図６及び７に対応するもの）が考えられる。
【００４３】
＜第七実施形態＞
図１８は、本発明のフリップチップ実装装置の第七実施形態を示す図であり、図１８（ａ）は図１８（ｂ）のＣ−Ｃにおける断面図であり、図１８（ｂ）は側面図である。
第七実施形態のフリップチップ実装装置においては、第三実施形態における実装基板２１及び樹脂層２２に対して鉛直方向の貫通孔ｂを設けた実装基板２１ａ及び樹脂層２２ａを設けている。その他の構成は第三実施形態と同様である。
第七実施形態のフリップチップ実装装置によれば、第三実施形態のフリップチップ実装装置よりも増して、半導体パッケージの破壊を防止することができる。
なお、図示しないが、当該第七実施形態においても、第三実施形態と同様、樹脂モールドを施したもの、図１２の変形例に対応するもの、それに対して樹脂モールドを施したもの（図１３に対応するもの）が考えられる。
【００４４】
＜第八実施形態＞
図１９は、本発明のフリップチップ実装装置の第八実施形態を示す図であり、図１９（ａ）は図１９（ｂ）のＤ−Ｄにおける断面図であり、図１９（ｂ）は側面図である。
第八実施形態のフリップチップ実装装置においては、第四実施形態における実装基板２１及び樹脂層２２に対して鉛直方向の貫通孔ｂを設けた実装基板２１ａ及び樹脂層２２ａを設けている。その他の構成は第四実施形態と同様である。
第八実施形態のフリップチップ実装装置によれば、第四実施形態のフリップチップ実装装置よりも増して、半導体パッケージの破壊を防止することができる。
なお、図示しないが、当該第八実施形態においても、第一実施形態と同様、樹脂モールドを施したもの、図５の変形例に対応するもの、それに対して樹脂モールドを施したものが考えられる。
【００４５】
＜第九実施形態＞
図２０は、本発明のフリップチップ実装装置の第九実施形態の断面図である。
図１６に示した第五実施形態のフリップチップ実装装置においては、実装基板２１ａと樹脂層２２ａについて同じ径の貫通孔ｂを設けたが、当該第九実施形態のフリップチップ実装装置においては、樹脂層２２ａについての径が実装基板２１ａについての径よりも小さい貫通孔ｂ１を設けている。
第九実施形態のフリップチップ実装装置によれば、リフロー時の内部圧力を緩和して半導体パッケージの破壊を防止することができると共に、外部からの水分や粉塵等の流入を防ぐことができるという利点がある。
なお、第九実施形態は、第五実施形態の変形例であるが、同様に、第六乃至第八実施形態の変形例を考えることができる。
【産業上の利用可能性】
【００４６】
本発明は、高周波（特に準ミリ波及びミリ波）で動作するＬＳＩや半導体部品の実装に適用することができる。
【符号の説明】
【００４７】
１１  半導体回路基板、１２  パッシベーション膜、１３  アルミニウムパッド、２１  実装基板、２２  樹脂層、３１  バンプ、４１  樹脂壁、５１  モールド樹脂、ｂ  貫通孔。
【図１】
2011171387.tif 000003
【図２】
2011171387.tif 000004
【図３】
2011171387.tif 000005
【図４】
2011171387.tif 000006
【図５】
2011171387.tif 000007
【図６】
2011171387.tif 000008
【図７】
2011171387.tif 000009
【図８】
2011171387.tif 000010
【図９】
2011171387.tif 000011
【図１０】
2011171387.tif 000012
【図１１】
2011171387.tif 000013
【図１２】
2011171387.tif 000014
【図１３】
2011171387.tif 000015
【図１４】
2011171387.tif 000016
【図１５】
2011171387.tif 000017
【図１６】
2011171387.tif 000018
【図１７】
2011171387.tif 000019
【図１８】
2011171387.tif 000020
【図１９】
2011171387.tif 000021
【図２０】
2011171387.tif 000022
【図２１】
2011171387.tif 000023
【図２２】
2011171387.tif 000024