(57)【要約】【課題】ＥＳＤ保護抵抗による出力トランジスタの静電破壊対策の効果を期待できると共にＥＳＤ保護抵抗による出力回路の出力インピーダンスの増加を緩和することができる半導体装置を提供する。【解決手段】半導体装置における外部出力回路の出力を受ける外部接続端子にＥＳＤ保護用ダイオードを接続すると共に、前記外部出力回路には、出力制御信号によって並列的に駆動される複数の出力トランジスタの出力端子と前記外部接続端子との間に個別にＥＳＤ保護抵抗としての抵抗素子を配置して、出力回路のＥＳＤ保護を行う。夫々の抵抗素子はこれに直列された個々の出力トランジスタへの高圧ノイズの印加をなまらせることができ、その上、外部出力回路の出力インピーダンスは並列された抵抗の合成抵抗となるから外部接続端子への出力経路の抵抗を小さく保つことができる。【選択図】図１
2011096897.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に、外部出力回路の出力を受ける外部接続端子と、前記外部接続端子に接続されたＥＳＤ保護用ダイオードとを有する半導体装置であって、
前記外部出力回路は、出力制御信号によって並列的に駆動される複数の出力トランジスタと、前記夫々の出力トランジスタの出力端子と前記外部接続端子との間に個別に配置された複数の抵抗素子とを有し、前記抵抗素子は夫々に直列された出力トランジスタに対するＥＳＤ保護抵抗とされる、半導体装置。
【請求項２】
前記外部出力回路は外部駆動アンプの出力段を構成する、請求項１記載の半導体装置。
【請求項３】
前記外部出力回路は、前記複数の出力トランジスタとしてプッシュ・プル形態で利用される複数のｐチャンネル型ＭＯＳトランジスタと複数のｎチャンネル型ＭＯＳトランジスタとを備える、請求項２記載の半導体装置。
【請求項４】
前記外部接続端子はスピーカ又はモータの駆動端子である、請求項３記載の半導体装置。
【請求項５】
前記複数の出力トランジスタは、前記出力端子がオープンドレイン形態で利用されるｐチャンネル型ＭＯＳトランジスタである、請求項２記載の半導体装置。
【請求項６】
前記複数の出力トランジスタは、前記出力端子がオープンドレイン形態で利用されるｎチャンネル型ＭＯＳトランジスタである、請求項２記載の半導体装置。
【請求項７】
前記外部接続端子は単動型アクチェータの駆動端子である、請求項５又は６記載の半導体装置。
【請求項８】
前記抵抗素子はポリシリコン抵抗、拡散抵抗、又は金属抵抗である、請求項１記載の半導体装置。
【請求項９】
半導体基板に、外部駆動アンプと、外部駆動アンプから出力される差動出力を受ける一対の外部接続端子と、前記外部接続端子の夫々に接続されたＥＳＤ保護用ダイオードとを有する半導体装置であって、
前記外部駆動アンプは、差動出力の一方を形成する第１の外部出力回路と、差動出力の他方を形成する第２の外部出力回路と、前記第１の外部出力回路および第２の外部出力回路に与える差動出力制御信号を形成するオペアンプとを備え、
前記第１の外部出力回路及び第２の外部出力回路の夫々は、前記差動出力制御信号によって並列的に制御される複数のｐチャンネル型ＭＯＳトランジスタと複数のｎチャンネル型ＭＯＳトランジスタと、前記夫々のＭＯＳトランジスタのドレイン電極と対応する前記外部接続端子との間に個別に配置された複数の抵抗素子とを有し、前記抵抗素子は夫々に直列された出力トランジスタに対するＥＳＤ保護抵抗とされる、半導体装置。
【請求項１０】
前記外部駆動アンプはスピーカ駆動アンプである、請求項９記載の半導体装置。
【請求項１１】
被駆動装置と、前記被駆動装置を駆動する半導体装置とを有する電子機器であって、
前記半導体装置は、半導体基板に、処理回路と、前記処理回路に接続されて増幅動作される駆動アンプと、前記駆動アンプの出力段を構成する外部出力回路と、前記外部出力回路の出を受け前記スピーカに接続される外部出力端子と、前記外部出力端子に接続されるＥＳＤ保護用ダイオードとを有し、
前記外部出力回路は、出力制御信号によって並列的に駆動される複数の出力トランジスタと、前記夫々の出力トランジスタの出力端子と前記外部接続端子との間に個別に配置された複数の抵抗素子とを有し、前記抵抗素子は夫々に直列された出力トランジスタに対するＥＳＤ保護抵抗とされる、電子機器。
【請求項１２】
前記被駆動装置はスピーカ又はアクチェータである、請求項１１記載の電子機器。
【請求項１３】
前記処理回路は、命令を実行するＣＰＵと、前記ＣＰＵの指示に従ってデータ処理を行なうアクセラレータを含む、請求項１２記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及これを用いた電子機器に関し、特に半導体装置のＥＳＤ (ESD: Electro-Static Discharge）保護回路に関し、例えば半導体装置によってスピーカやステッピングモータ等の低入力インピーダンス機器を駆動する電子機器に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体集回路の出力パッドに対する静電気放電による内部回路の破壊を防止するために従来からＥＳＤ保護回路が用いられている。一般的に、ＭＯＳ出力回路の出力端子にはＭＯＳトランジスタのドレイン（拡散層）が接続されているので、これが寄生クランプダイオードとして機能する。しかもＭＯＳ出力回路は駆動能力を確保するために、比較的ｇｍ（相互コンダクタンス）の大きな設計になっているので、出力端子に保護抵抗をつけずとも、ドレイン容量(ダイオード面積)が大きいので、静電破壊に比較的強い構成とすることも可能である。しかしながら、６５nm等のディープサブミクロン（Deep Sub Micron）世代となると、トランジスタのサイズが小さくなる為、上記ドレイン容量も相対的に小さくなり、ＥＳＤ耐性が低下する。そのため比較的ｇｍの大きなＭＯＳ出力回路に対しても、ＭＯＳ出力回路の出力端子と出力パッドの間にＥＳＤ保護抵抗を挿入すると共にＥＳＤ保護ダイオードを接続するという通常の構成が必要であると考えられる。これにより、ＥＳＤ保護抵抗がＭＯＳ出力回路のＭＯＳトランジスタへの高圧ノイズの印加をなまらせ、その間にＥＳＤ保護ダイオードで高圧ノイズを電源端子にリークさせて静電保護を行うことができる。
【０００３】
特許文献1には、ＥＳＤ保護回路による電流を安定化させるために、高圧ノイズの放電経路を横方向に接続する横方向抵抗を付加する技術が記載される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００３−５１９９２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＭＯＳ出力回路の出力端子と出力パッドの間にＥＳＤ保護抵抗を挿入した場合には以下の問題点のあることが本発明者によって見出された。即ち、スピーカやステッピングモータ等の低インピーダンス負荷を駆動する場合には、ＥＳＤ保護抵抗による損失を無視することできない。例えば、スピーカアンプのように、外部の８Ω程度の負荷を駆動する回路では、スピーカの定格抵抗８ΩにＥＳＤ保護抵抗として例えば５Ωが付加され、スピーカの最大出力を著しく低下させることになる。特許文献１ではその点について考慮されていない。
【０００６】
本発明の目的は、ＥＳＤ保護抵抗による出力トランジスタの静電破壊対策の効果を期待できると共にＥＳＤ保護抵抗による出力回路の出力インピーダンスの増加を緩和することができる半導体装置を提供することにある。
【０００７】
本発明の別の目的は、駆動回路によって駆動される被駆動回路の最大出力の低下を抑制して当該駆動回路の出力回路に対するＥＳＤ保護を行うことができる電子機器を提供することにある。
【０００８】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１０】
すなわち、半導体装置における外部出力回路の出力を受ける外部接続端子にＥＳＤ保護用ダイオードを接続すると共に、前記外部出力回路には、出力制御信号によって並列的に駆動される複数の出力トランジスタの出力端子と前記外部接続端子との間に個別にＥＳＤ保護抵抗としての抵抗素子を配置して、出力回路のＥＳＤ保護を行う。
【００１１】
これにより、夫々の抵抗素子はこれに直列された個々の出力トランジスタへの高圧ノイズの印加をなまらせることができ、その上、外部出力回路の出力インピーダンスは並列された抵抗の合成抵抗となるから外部接続端子への出力経路の抵抗を小さく保つことができる。
【発明の効果】
【００１２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、ＥＳＤ保護抵抗による出力トランジスタの静電破壊対策の効果を期待できると共にＥＳＤ保護抵抗による出力回路の出力インピーダンスの増加を緩和することができる。
【００１４】
上記半導体装置の出力回路を駆動回路として用いることにより、これによって駆動される被駆動回路の最大出力の低下を抑制して当該出力回路に対するＥＳＤ保護を行うことができる。
【図面の簡単な説明】
【００１５】
【図１】図１は本発明の代表的な実施の形態に係る半導体装置における外部駆動アンプの外部駆動出力系を例示する回路図である。
【図２】図２は外部接続端子と外部出力回路の出力端子との間の出力経路にＥＳＤ保護抵抗を集約して配置した場合の比較例を示す回路図である。
【図３】図３は外部駆動アンプのレイアウトを例示する平面図である。
【図４】図４は半導体装置の全体的な機能を例示する説明図である。
【図５】図５は半導体装置のチップ平面の概略的な構成を例示する平面図である。
【図６】図６はオーディオコーデックの詳細な構成を例示するブロック図である。
【図７】図７は図３の構成を２相モータの駆動の用いる例を示した回路図である。
【図８】図８はｐチャンネル型ＭＯＳトランジスタによるオープンドレイン駆動を行う外部駆動アンプを備えた半導体装置を例示する回路図である。
【図９】図９はｎチャンネル型ＭＯＳトランジスタによるオープンドレイン駆動を行う外部駆動アンプを備えた半導体装置を例示する回路図である。
【発明を実施するための形態】
【００１６】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１７】
〔１〕本発明の代表的な実施の形態に係る半導体装置（１，１Ａ，１Ｂ）は、半導体基板に、外部出力回路（１１，１１Ａ，１１Ｂ）の出力を受ける外部接続端子（２０）と、前記外部接続端子に接続されたＥＳＤ保護用ダイオード（２１，２２）とを有する。前記外部出力回路は、出力制御信号によって並列的に駆動される複数の出力トランジスタ（Ｍｐ１〜Ｍｐｉ，Ｍｎ１〜Ｍｎｉ）と、前記夫々の出力トランジスタの出力端子と前記外部接続端子との間に個別に配置された複数の抵抗素子（Ｒｐ１〜Ｒｐｉ，Ｒｎ１〜Ｒｎｉ）とを有し、前記抵抗素子は夫々に直列された出力トランジスタに対するＥＳＤ保護抵抗とされる。
【００１８】
これにより、夫々の抵抗素子はこれに直列された個々の出力トランジスタへの高圧ノイズの印加をなまらせることができ、その上、外部出力回路の出力インピーダンスは並列された抵抗の合成抵抗となるから外部接続端子への出力経路の抵抗を小さく保つことができる。
【００１９】
〔２〕項１の半導体装置において、前記外部出力回路は外部駆動アンプ（７６）の出力段を構成する。
【００２０】
〔３〕項２の半導体装置において、前記外部出力回路は、前記複数の出力トランジスタとしてプッシュ・プル形態で利用される複数のｐチャンネル型ＭＯＳトランジスタ（Ｍｐ１〜Ｍｐｉ）と複数のｎチャンネル型ＭＯＳトランジスタ（Ｍｎ１〜Ｍｎｉ）とを備える。
【００２１】
〔４〕項３の半導体装置において、前記外部接続端子はスピーカ又はモータの駆動端子である。外部接続端子への出力経路の抵抗を小さく保つことができるから、出力回路で駆動されるスピーカ（６７）又はモータ（８０）の最大出力の低下を抑制して当該出力回路に対するＥＳＤ保護を行うことができる。
【００２２】
〔５〕項２の半導体装置において、前記複数の出力トランジスタは、前記出力端子がオープンドレイン形態で利用されるｐチャンネル型ＭＯＳトランジスタ（Ｍｐ１〜Ｍｐｉ）である。
【００２３】
〔６〕項２の半導体装置において、前記複数の出力トランジスタは、前記出力端子がオープンドレイン形態で利用されるｎチャンネル型ＭＯＳトランジスタ（Ｍｎ１〜Ｍｎｉ）である。
【００２４】
〔７〕項５又は６の半導体装置において、前記外部接続端子は単動型アクチェータ（８２）の駆動端子である。外部接続端子への出力経路の抵抗を小さく保つことができるから、出力回路で駆動されるアクチェータの最大出力の低下を抑制して当該出力回路に対するＥＳＤ保護を行うことができる。
【００２５】
〔８〕項１の半導体装置において、前記抵抗素子はポリシリコン抵抗、拡散抵抗、又は金属抵抗である。
【００２６】
〔９〕本発明の別の実施の形態に係る半導体装置は、半導体基板に、外部駆動アンプ（７６）と、外部駆動アンプから出力される差動出力を受ける一対の外部接続端子（２０＿Ｌ，２０＿Ｒ）と、前記外部接続端子の夫々に接続されたＥＳＤ保護用ダイオード（２１，２２）とを有する。前記外部駆動アンプは、差動出力の一方を形成する第１の外部出力回路（１１＿Ｌ）と、差動出力の他方を形成する第２の外部出力回路（１１＿Ｒ）と、前記第１の外部出力回路および第２の外部出力回路に与える差動出力制御信号（ＳＩＧｐ，ＳＩＧｎ）を形成するオペアンプ（ＯＰＡｍｐ）とを備える。前記第１の外部出力回路及び第２の外部出力回路の夫々は、前記差動出力制御信号によって並列的に制御される複数のｐチャンネル型ＭＯＳトランジスタ（Ｍｐ１〜Ｍｐｉ）と複数のｎチャンネル型ＭＯＳトランジスタ（Ｍｎ１〜Ｍｎｉ）と、前記夫々のＭＯＳトランジスタのドレイン電極と対応する前記外部接続端子との間に個別に配置された複数の抵抗素子（Ｒｐ１〜Ｒｐｉ，Ｒｎ１〜Ｒｎｉ）とを有し、前記抵抗素子は夫々に直列された出力トランジスタに対するＥＳＤ保護抵抗とされる。
【００２７】
〔１０〕項９の半導体装置において前記外部駆動アンプはスピーカ駆動アンプ（７６）である。
【００２８】
〔１１〕本発明の代表的な実施の形態に係る電子機器は、被駆動装置（６７，８０，８２）と、前記被駆動装置を駆動する半導体装置とを有する。前記半導体装置は、半導体基板に、処理回路と、前記処理回路に接続されて増幅動作される駆動アンプと、前記駆動アンプの出力段を構成する外部出力回路と、前記外部出力回路の出力を受け前記スピーカに接続される外部出力端子と、前記外部出力端子に接続されるＥＳＤ保護用ダイオードとを有する。前記外部出力回路は、出力制御信号によって並列的に駆動される複数の出力トランジスタと、前記夫々の出力トランジスタの出力端子と前記外部接続端子との間に個別に配置された複数の抵抗素子とを有し、前記抵抗素子は夫々に直列された出力トランジスタに対するＥＳＤ保護抵抗とされる。
【００２９】
半導体装置によれば、ＥＳＤ保護抵抗による出力トランジスタの静電破壊対策の効果を期待できると共にＥＳＤ保護抵抗による出力回路の出力インピーダンスの増加を緩和することができる。したがって、この半導体装置の出力回路を駆動回路として用いることにより、これによって駆動される被駆動回路の最大出力の低下を抑制して当該出力回路に対するＥＳＤ保護を行うことができる。
【００３０】
〔１２〕項１１の半導体装置において、前記被駆動装置はスピーカ（８０）又はアクチェータ（８２）である。
【００３１】
〔１３〕項１２の半導体装置において、前記処理回路は、命令を実行するＣＰＵと、前記ＣＰＵの指示に従ってデータ処理を行なうアクセラレータを含む。
【００３２】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００３３】
《実施の形態１》
図１には本発明の代表的な実施の形態に係る半導体装置における外部駆動アンプの外部駆動出力系が例示される。同図の半導体装置１は、特に制限されないが、相補型ＭＯＳ或いはＢＩ−ＣＭＯＳなどの半導体集積回路製造技術によって単結晶シリコンのような１個の半導体基板に形成される。
【００３４】
図１において１０は代表的に示された外部駆動アンプであり、その出力段を構成する外部出力回路１１と外部出力回路を駆動制御する回路１２を備える。２０は外部出力回路１１の出力を受ける外部接続端子であり、例えば金属パッドや金属バンプによって構成される。外部接続端子２０はＥＳＤ保護ダイオード２１を介して電源端子ＶＣＣに接続されると共に、ＥＳＤ保護ダイオード２２を介してグランド端子のような電源端子ＶＳＳに接続される。ＥＳＤ保護ダイオード２１は例えばゲート電極とソース電極が結合されたｐチャンネル型クランプＭＯＳトランジスタによって構成され、そのソースが電源端子ＶＣＣに結合され、そのドレインが外部接続端子２０に結合される。ＥＳＤ保護ダイオード２２は例えばゲート電極とソース電極が結合されたｎチャンネル型クランプＭＯＳトランジスタによって構成され、そのソースが電源端子ＶＳＳに結合され、そのドレインが外部接続端子２０に結合される。
【００３５】
外部出力回路１１は、ソース電極が電源端子ＶＣＣＳＰに共通接された複数個のｐチャンネル型の出力ＭＯＳトランジスタＭｐ１〜Ｍｐｉと、ソース電極がグランド端子のような電源端子ＶＳＳＳＰに共通接された複数個のｎチャンネル型の出力ＭＯＳトランジスタＭｎ１〜Ｍｎｉとを備えたプッシュ・プル出力回路の構成を主体とする。特に制限されないが、出力ＭＯＳトランジスタＭｐ１〜Ｍｐｉは７５個配置され、ゲート長が略０．５ミクロン・メータ、ゲート幅が略２００ミクロン・メートルとされ、一方、出力ＭＯＳトランジスタＭｎ１〜Ｍｎｉは７５個配置され、ゲート長が略０．８ミクロン・メータ、ゲート幅が略２００ミクロン・メートルとされる。
【００３６】
特に、出力ＭＯＳトランジスタＭｐ１〜Ｍｐｉのドレインと外部接続端子２０との間に抵抗素子Ｒｐ１〜Ｒｐｉが並列配置され、同様に、出力ＭＯＳトランジスタＭｎ１〜Ｍｎｉのドレインと外部接続端子２０との間に抵抗素子Ｒｎ１〜Ｒｎｉが並列配置され、抵抗素子Ｒｐ１〜Ｒｐｉが個々に出力ＭＯＳトランジスタＭｐ１〜ＭｐｉのＥＳＤ保護抵抗として機能され、抵抗素子Ｒｎ１〜Ｒｎｉが個々に出力ＭＯＳトランジスタＭｎ１〜ＭｎｉのＥＳＤ保護抵抗として機能される。特に制限されないが、抵抗素子Ｒｐ１〜Ｒｐｉ及び抵抗素子Ｒｎ１〜Ｒｎｉは、ポリシリコン抵抗、拡散抵抗、又は金属抵抗などによって構成することができる。特に制限されないが、ここでは、抵抗素子Ｒｐ１〜Ｒｐｉの夫々は例えばｐ型不純物を含むポリシリコン抵抗とされ、夫々の抵抗値は略１２．４Ωであり、それら７５個の並列合成抵抗は略０．１７オームとなる。抵抗素子Ｒｎ１〜Ｒｎｉの夫々は例えばｎ型不純物を含むポリシリコン抵抗とされ、夫々の抵抗値は略５．９Ωであり、それら７５個の並列合成抵抗は略０．０８オームとなる。抵抗素子Ｒｐ１〜Ｒｐｉの夫々の抵抗値と抵抗素子Ｒｎ１〜Ｒｎｉの夫々の抵抗値とが同一であることは必須ではなく、個々に対応するＭＯＳトランジスタのＥＳＤ保護抵抗として機能する抵抗値、例えば略５Ω以上の抵抗値を持ち、その場合に、並列合成抵抗値が極力小さくなるように考慮すればよい。
【００３７】
出力ＭＯＳトランジスタＭｐ１〜Ｍｐｉのゲート電極には回路１２から出力される制御信号ＳＩＧｐが供給され、出力ＭＯＳトランジスタＭｎ１〜Ｍｎｉのゲート電極には回路１２から出力される制御信号ＳＩＧｎが供給される。回路１２にはオペアンプやフィルタ回路が配置され、例えばオペアンプの差動出力によって制御信号ＳＩＧｐ、ＳＩＧｎが生成され、外部出力回路１１はそれに従って駆動電圧（駆動電流）を外部接続端子２０に供給する。
【００３８】
外部接続端子２０に静電気放電等による高圧ノイズが入力されると、夫々の抵抗素子Ｒｐ１〜Ｒｐｉ、Ｒｎ１〜Ｒｎｉが夫々に対応するＭＯＳトランジスタＭｐ１〜Ｍｐｉ、Ｍｎ１〜Ｍｎｉへの高圧ノイズの印加をなまらせ、その間にＥＳＤ保護ダイオード２１又は保護ダイオード２２で高圧ノイズを電源端子ＶＣＣ又はグランド端子ＶＳＳにリークさせて静電保護を行うことができる。外部出力回路１１の出力インピーダンスは抵抗素子Ｒｐ１〜Ｒｐｉの並列合成抵抗又は抵抗素子Ｒｎ１〜Ｒｎｉで決まり、ＥＳＤ保護抵抗Ｒｐ１〜Ｒｐｉ、Ｒｎ１〜Ｒｎｉの個々の抵抗値に比べて極めて小さい抵抗値となるから、外部接続端子２０と外部出力回路１１との間の出力経路の抵抗を小さく保つことができる。よって、外部接続端子２０に接続したスピーカ等の駆動用途では、スピーカの最大出力の低下を抑制して当該外部出力回路１１に対するＥＳＤ保護を行うことが可能になる。図２に例示されるように、外部接続端子２０と外部出力回路１１Ａの出力部との間の出力経路に５ΩのＥＳＤ保護抵抗Ｒｅｓｄを単に配置した場合には、スピーカの定格抵抗８ΩにＥＳＤ保護抵抗Ｒｅｓｄとして例えば５Ωが付加され、スピーカの最大出力を著しく低下させることになる。
【００３９】
図３には外部駆動アンプ１０のレイアウトが例示される。同図には図１の外部出力回路１１、外部接続端子２０、及びＥＳＤ保護ダイオード２１、２２が形成される入出力バッファセル４０が夫々一対示される。ここでは左右一対の夫々の回路を区別するために参照符号に便宜上サフィックス＿L，_Rを附してある。
【００４０】
３０はＭＯＳトランジスタＭｐ１〜Ｍｐｉ及び抵抗素子Ｒｐ１〜Ｒｐｉが形成される領域を示し、３１はＭＯＳトランジスタＭｎ１〜Ｍｎｉ及び抵抗素子Ｒｎ１〜Ｒｎｉが形成される領域を示す。４０はＥＳＤ保護ダイオード２１、２２が形成される入出力セル領域を意味する。
【００４１】
ＭＴＬ１は第１金属配線層、ＭＴＬ２は第２金属配線層、ＭＴＬ３は第３金属配線層、ＭＴＬ４は第４金属配線層、ＰＬＹＳｎは抵抗素子Ｒｐ１〜Ｒｐｉが形成されるｎ型ポリシリコン層、ＤＦＳｎはＭＯＳトランジスタＭｐ１〜Ｍｐｉが形成されるｎ型拡散層、ＰＬＹＳｐは抵抗Ｒｎ１〜Ｒｎｉが形成されるｐ型ポリシリコン層、ＤＦＳｐはＭＯＳトランジスタＭｎ１〜Ｍｎｉが形成されるｐ型拡散層である。外部接続端子２０から各抵抗素子Ｒｐ１〜Ｒｐｉ，Ｒｎ１〜Ｒｎｉに至る配線は第２金属配線層ＭＴＬ２及び第４金属配線層ＭＴＬ４を用いて形成される。
【００４２】
回路１２は、特に制限されないが、差動出力を持つオペアンプＯＰａｍｐと、オペアンプＯＰａｍｐの入力あるいは出力に接続されたローパスフィルタを構成するためのフィルタ抵抗Ｒｆｌｔ１、Ｒｆｌｔ２及びフィルタ容量Ｃｆｌｔｔとによって構成される。
【００４３】
特に制限されないが、オペアンプＯＰａｍｐから一対の外部出力回路１１には相互に逆位相で制御信号ＳＩＧｎ，ＳＩＧｐが供給され、一対の外部接続端子２０＿Ｌ，２０＿Ｒは差動駆動端子として機能される。要するに、外部出力回路１１＿Ｌを構成するＭＯＳトランジスタＭｐ１〜Ｍｐｉのゲート電極に制御信号ＳＩＧｐが供給され且つＭＯＳトランジスタＭｎ１〜Ｍｎｉのゲート電極に制御信号ＳＩＧｎが供給されるとき、外部出力回路１１＿Ｒを構成するＭＯＳトランジスタＭｐ１〜Ｍｐｉのゲート電極に制御信号ＳＩＧｎが供給され且つＭＯＳトランジスタＭｎ１〜Ｍｎｉのゲート電極に制御信号ＳＩＧｐが供給される。
【００４４】
尚、図３のレイアウトから明らかなように抵抗素子Ｒｐ１〜Ｒｐｉ，Ｒｎ１〜Ｒｎｉを構成するポリシリコンの面積は、ｐ型とｎ型の間で同一にされる。注入された不純物の導電型が相違されるポリシリコン層を同じ面積で形成して抵抗素子Ｒｐ１〜Ｒｐｉ，Ｒｎ１〜Ｒｎｉに必要な抵抗値を確保する関係で、前述のように、抵抗素子Ｒｐ１〜Ｒｐｉの夫々の抵抗値と抵抗素子Ｒｎ１〜Ｒｎｉの夫々の抵抗値とに相違を生じている。双方に必要な抵抗値を確保するために抵抗素子の面積を双方で相違させることも可能である。
【００４５】
図４には半導体装置１の全体的な機能が例示される。同図には電子機器としてディジタルスチルカメラに適用される場合を例示する。例えば半導体措置１は、プログラムに従って命令を実行するＣＰＵ（Central Processing Unit）５０を中心に、当該ＣＰＵ５からの指示に従ってデータ処理を行なうアクセラレータとして、画像処理モジュール（ＧＲＦＣ）５１、ＤＳＰ（Digital Signal Processor）５２、及びオーディオコーデック（ＡＣＯＤＥＣ）５３を有する。さらに、外部インタフェース回路として、ＣＣＤインタフェース（ＣＣＤＩＦ）５５、ＬＣＤインタフェース（ＬＣＤＩＦ）５６、ビデオインタフェース（ＶＤＯＩＦ）５７、及びメモリカードインタフェース（ＭＲＹＩＦ）５８を備えると共に、電源管理回路（ＢＡＴＣ）５９、クロックパルスジェネレータ（ＣＰＧ）６０を有する。それら回路モジュールは図示を省略する内部バスによって接続される。ＣＣＤＩＦ５５は外部のレンズ及びＣＣＤ６１を通しての画像データを取り込む。ＣＰＵ５０は外部の入力機器６８からの入力などに応答して半導体装置１の全体を制御する。ＧＲＦＣ５１はＣＣＤＩＦ５５から取り込まれた画像データに対するグラフィック処理を行ない、ＤＳＰ５２は画像データや音声データに対するディジタル信号処理を行なう。ＬＣＤＩＦ５６はカメラの内蔵液晶ディスプレイ６２への画像表示を行う。ＭＲＹＩＦ５８はメモリカードなどのストレージデバイス６３とインタフェース制御を行う。ＢＡＴＣ５９は例えば１０ビット程度の汎用ＡＤＣ（アナログ・ディジタル・コンバータ）を使用してバッテリー６４の管理を行う。ＶＤＯＩＦ５７はビデオ処理要のＤＡＣ（ディジタル・アナログ・コンバータ）等を用いてＴＶ(テレビジョン・ユニット)等の外部表示機器６５へ画像データを出力する。オーディオコーデック５３はマイク６６からの録音、カメラに内蔵されたスピーカ６７の駆動等を行う。図３などで説明した駆動アンプ１０はオーディオコーデック５３に含まれ、例えばスピーカ６７に接続される
図５には半導体装置１のチップ平面の概略的な構成が例示される。チップ１Ａの周辺は入出力（Ｉ／Ｏ）領域１Ｂとされ、ここには電極パッド等の外部接続電極や入出力バッファが形成される。その内側には図４で説明した各種の回路モジュールが形成される。オーディオコーデック５３はＩ／Ｏ領域１Ｂに隣接して配置される。
【００４６】
図６にはオーディオコーデック５３の詳細な構成が例示される。オーディオコーデック５３は、バス７０に接続するインタフェースロジック（ＬＯＧ）７１、ゲインアンプ（ＧＡＭＰ）７２、アナログディジタル変換回路（ＡＤＣ）７３、ディジタルアナログ変換回路（ＤＡＣ）７４、ラインアンプ（ＬＡＭＰ）７５、及びスピーカ駆動アンプ（ＳＤＡＭＰ）７６を有する。インタフェースロジック７１はバス７０との間のインタフェース制御及び風きり音低減等のディジタルフィルタ処理などを行なう。ゲインアンプ７１はマイクより取り込まれた音声信号の増幅を行う。アナログディジタル変換回路７３はアナログ音声信号をディジタル信号に変換し、例えば１６ビット程度のΔΣ型のアナログディジタル変換回路が使用される。ディジタルアナログ変換回路７４はディジタル音声データをアナログ音声データに変換する例えば１６ビット程度のΔΣ型のディジタルアナログ変換回路が利用される。ラインアンプ７５はＤＡＣ７４で変換されたアナログ音声をライン・アウト（Line Out）の規格に準拠するように増幅を行い、例えばＡ級のシングル出力アンプが適用される。スピーカ駆動アンプ７６はＤＡＣ７４にて変換されたアナログ音声を出力するスピーカを駆動するために増幅し、例えば、その増幅回路の構成はＤ級、ＡＢ級で構成されることが一般的であり、また大出力とＳＮＤＲ（Signal to Noise plus Distortion Ratio）との両立を図るために差動アンプで構成されることが多い。例えば図３で説明したように差動出力を持つ構成にすることによって実現することができる。
【００４７】
図７には図３の構成を２相モータの駆動の用いる例が示される。モータ８０の駆動端子を半導体装置１の外部接続端子２０＿Ｌ，２０＿Ｒに接続してモータ８０の駆動制御に利用することができる。モータ８０はその回転力を機器（ＭＣＨＮ）８１に伝達する。特に図示はしないが、３層モータの駆動制御にも同様に半導体装置１を利用することができる。
【００４８】
《実施の形態２》
図８にはオープンドレイン駆動を行う外部駆動アンプを備えた半導体装置の例が示される。同図に示される半導体装置１Ａは、オープンドレイン形態で利用される複数のｐチャンネル型のＭＯＳトランジスタＭｐ１〜Ｍｐｉと、夫々のＭＯＳトランジスタＭｐ１〜Ｍｐｉのドレインと外部接続端子２０との間に並列接続された複数の抵抗素子Ｒｐ１〜Ｒｐｉとを有する外部出力回路１１Ａを備える。ＭＯＳトランジスタＭｐ１〜Ｍｐｉはそのゲート電極に回路１２Ａから制御信号ＳＩＧｐが供給されてその相互コンダクタンスが制御される。外部接続端子２０には前記ＥＳＤ保護ダイオード２１，２２が接続される。外部接続端子２０には例えば単動型アクチェータとしての単動ソレノイド８２のコイルに接続され、単動ソレノイド８２は図示しない圧縮コイルスプリングの弾性力で往動されるアマーチャを外部出力回路１１Ａからの駆動電流に応じて往動させる。アマーチャの先端が機器（ＭＣＨＮ）８１に結合される。
【００４９】
オープンドレイン形態で利用されるｐチャンネル型ＭＯＳトランジスタＭｐ１〜Ｍｐｉのドレインによって外部出力回路１１Ａを構成する場合も、上記同様に、外部接続端子２０に静電気放電による高圧ノイズが入力されると、夫々の抵抗素子Ｒｐ１〜Ｒｐｉが夫々に対応するＭＯＳトランジスタＭｐ１〜Ｍｐｉへの高圧ノイズの印加をなまらせ、その間にＥＳＤ保護ダイオード２１又は保護ダイオード２２で高圧ノイズを電源端子ＶＣＣ又はグランド端子ＶＳＳにリークさせて静電保護を行うことができる。外部出力回路１１Ａの出力インピーダンスは抵抗素子Ｒｐ１〜Ｒｐｉの並列合成抵抗で決まり、ＥＳＤ保護抵抗Ｒｐ１〜Ｒｐｉの個々の抵抗値に比べて極めて小さい抵抗値となるから、外部接続端子２０と外部出力回路１１Ａとの間の出力経路の抵抗を小さく保つことができる。よって、外部接続端子２０に接続したアクチェータの駆動用途では、アクチェータによるアマーチャの可動範囲が狭くなることを抑制して当該外部出力回路１１Ａに対するＥＳＤ保護を行うことが可能になる。
【００５０】
《実施の形態３》
図９にはオープンドレイン駆動を行う別の外部駆動アンプを備えた半導体装置の例が示される。同図に示される半導体装置１Ｂは、オープンドレイン形態で利用される複数のｎチャンネル型のＭＯＳトランジスタＭｎ１〜Ｍｎｉと、夫々のＭＯＳトランジスタＭｎ１〜Ｍｎｉのドレインと外部接続端子２０との間に並列接続された複数の抵抗素子Ｒｎ１〜Ｒｎｉとを有する外部出力回路１１Ｂを備える。ＭＯＳトランジスタＭｎ１〜Ｍｎｉはそのゲート電極に回路１２Ｂから制御信号ＳＩＧｎが供給されてその相互コンダクタンスが制御される。外部接続端子２０には前記ＥＳＤ保護ダイオード２１，２２が接続される。外部接続端子２０には例えば単動型アクチェータとしての単動ソレノイド８２のコイルに接続され、単動ソレノイド８２は図示しない圧縮コイルスプリングの弾性力で往動されるアマーチャを外部出力回路１１Ｂからの駆動電流に応じて往動させる。アマーチャの先端が機器（ＭＣＨＮ）８１に結合される。
【００５１】
オープンドレイン形態で利用されるｎチャンネル型ＭＯＳトランジスタＭｎ１〜Ｍｎｉのドレインによって外部出力回路１１Ｂを構成する場合も、上記同様に、外部接続端子２０に静電気放電による高圧ノイズが入力されると、夫々の抵抗素子Ｒｎ１〜Ｒｎｉが夫々に対応するＭＯＳトランジスタＭｎ１〜Ｍｎｉへの高圧ノイズの印加をなまらせ、その間にＥＳＤ保護ダイオード２１又は保護ダイオード２２で高圧ノイズを電源端子ＶＣＣ又はグランド端子ＶＳＳにリークさせて静電保護を行うことができる。外部出力回路１１Ｂの出力インピーダンスは抵抗素子Ｒｎ１〜Ｒｎｉの並列合成抵抗で決まり、ＥＳＤ保護抵抗Ｒｎ１〜Ｒｎｉの個々の抵抗値に比べて極めて小さい抵抗値となるから、外部接続端子２０と外部出力回路１１Ｂとの間の出力経路の抵抗を小さく保つことができる。よって、外部接続端子２０に接続したアクチェータの駆動用途では、アクチェータによるアマーチャの可動範囲が狭くなることを抑制して当該外部出力回路１１Ｂに対するＥＳＤ保護を行うことが可能になる。
【００５２】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００５３】
例えば、ＥＳＤ保護抵抗の基準抵抗値は５オームに限定されず、適宜変更可能である。外部出力回路におけるＭＯＳトランジスタの並列数、トランジスタサイズなどは適宜変更可能である。外部出力回路の出力トランジスタはＭＯＳトランジスタに限定されずバイポーラトランジスタであってもよい。また、外部出力回路によって駆動される機器はスピーカ、モータ、ソレノイドに限定されない。
【符号の説明】
【００５４】
１，１Ａ，１Ｂ  半導体装置
１０  外部駆動アンプ
１１  プッシュプル形態による外部出力回路
１１Ａ  ｐチャンネル型ＭＯＳトランジスタ利用のオープンドレイン形態による外部出力回路
１１Ｂ  ｎチャンネル型ＭＯＳトランジスタ利用のオープンドレイン形態による外部出力回路
１２  外部出力回路を駆動制御する回路
２０  外部接続端子
２１，２２  ＥＳＤ保護ダイオード
ＶＣＣ、ＶＳＳ  電源端子
Ｍｐ１〜Ｍｐｉ  ｐチャンネル型の出力ＭＯＳトランジスタ
ＶＳＳＳＰ，ＶＣＣＳＰ  電源端子
Ｍｎ１〜Ｍｎｉ  ｎチャンネル型の出力ＭＯＳトランジスタ
Ｒｐ１〜Ｒｐｉ  抵抗素子
Ｒｎ１〜Ｒｎｉ  抵抗素子
４０  入出力バッファセル
３０  ＭＯＳトランジスタＭｐ１〜Ｍｐｉ及び抵抗素子Ｒｐ１〜Ｒｐｉが形成される領域
３１  ＭＯＳトランジスタＭｎ１〜Ｍｎｉ及び抵抗素子Ｒｎ１〜Ｒｎｉが形成される領域
４０  ＥＳＤ保護ダイオード２１、２２が形成される入出力セル領域
ＭＴＬ１  第１金属配線層
ＭＴＬ２  第２金属配線層
ＭＴＬ３  第３金属配線層
ＭＴＬ４  第４金属配線層
ＰＬＹＳｎ  抵抗素子Ｒｐ１〜Ｒｐｉが形成されるｎ型ポリシリコン層
ＤＦＳｎ  ＭＯＳトランジスタＭｐ１〜Ｍｐｉが形成されるｎ型拡散層
ＰＬＹＳｐ  抵抗Ｒｎ１〜Ｒｎｉが形成されるｐ型ポリシリコン層
ＤＦＳｐ  ＭＯＳトランジスタＭｎ１〜Ｍｎｉが形成されるｐ型拡散層
ＯＰａｍｐ  差動出力を持つオペアンプ
ＳＩＧｎ，ＳＩＧｐ  制御信号
５３  オーディオコーデック（ＡＣＯＤＥＣ）
７６  スピーカ駆動アンプ（ＳＤＡＭＰ）
８０  モータ
８２  単動ソレノイド
【図１】
2011096897.tif 000003
【図２】
2011096897.tif 000004
【図３】
2011096897.tif 000005
【図４】
2011096897.tif 000006
【図５】
2011096897.tif 000007
【図６】
2011096897.tif 000008
【図７】
2011096897.tif 000009
【図８】
2011096897.tif 000010
【図９】
2011096897.tif 000011