(57)【要約】【課題】暗電流の量を低減し、Ｓ／Ｎ比を改善する。【解決手段】複数のフォトダイオードを有する光電変換部（１１）と、光電変換部（１１）から供給される信号電荷を電荷検出部（１４）に供給するＣＣＤ部（１２）と、光電変換部（１１）とＣＣＤ部（１２）との間に設けられ、信号電荷を蓄積する電荷蓄積部（１３）とを具備する固体撮像装置を構成する。ここにおいて、電荷蓄積部（１３）は、複数のフォトダイオードの各々に対応するメモリ部（２３、２４）を備えることが好ましい。そのメモリ部（２３、２４）は、第１メモリ部（２３）と、第１メモリ部（２３）と独立に駆動される第２メモリ部（２４）と、第２メモリ部（２４）に供給される電荷をリセットするリセットドレイン（２６）とを備えるものとする。そして、リセットドレイン（２６）は、第１メモリ部（２３）に信号電荷が蓄積されているときに、第２メモリ部（２４）の電荷をリセットする。【選択図】図４
2011171448.tif 000002
【特許請求の範囲】
【請求項１】
複数のフォトダイオードを有する光電変換部と、
前記光電変換部から供給される信号電荷を電荷検出部に供給するＣＣＤ部と、
前記光電変換部と前記ＣＣＤ部との間に設けられ、前記信号電荷を蓄積する電荷蓄積部と
を具備し、
前記電荷蓄積部は、
前記複数のフォトダイオードの各々に対応するメモリ部を備え、
前記メモリ部は、
第１メモリ部と、
前記第１メモリ部と独立に駆動される第２メモリ部と、
前記第２メモリ部に供給される電荷をリセットするリセットドレインと
を備え、
前記リセットドレインは、
前記第１メモリ部に前記信号電荷が蓄積されているときに、前記第２メモリ部の電荷をリセットする
固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置において、
前記電荷検出部は、
供給される信号電荷に応じて高ゲインと低ゲインとを切換える機能を有し、
前記電荷蓄積部は、
前記電荷検出部が高ゲインのときに、
前記信号電荷を前記第１メモリ部に蓄積し、
前記リセットドレインは、
前記第１メモリ部に前記信号電荷が蓄積されているときに、前記第２メモリ部の電荷をリセットする
固体撮像装置。
【請求項３】
請求項１または２に記載の固体撮像装置において、
前記第２メモリ部は、
前記第１メモリ部よりも多くの電荷を蓄積する機能を有する
固体撮像装置。
【請求項４】
請求項１から３のいずれか１項に記載の固体撮像装置において、
前記電荷蓄積部は、
前記電荷検出部が低ゲインのときに、
前記信号電荷を前記第２メモリ部に蓄積する
固体撮像装置。
【請求項５】
請求項１から４のいずれか１項に記載の固体撮像装置において、
前記電荷蓄積部は、
前記第１メモリ部よりも面積の大きい前記第２メモリ部を備える
固体撮像装置。
【請求項６】
請求項１から５のいずれか１項に記載の固体撮像装置において、
前記電荷蓄積部は、さらに、
前記第１メモリ部に供給される電荷をリセットする他のリセットドレインを備え、
前記他のリセットドレインは、
前記第２メモリ部に前記信号電荷が蓄積されているときに、前記第１メモリ部の電荷をリセットする
固体撮像装置。
【請求項７】
（ａ）受光した光を光電変換して信号電荷を生成するステップと、
（ｂ）生成された前記信号電荷をメモリ部に蓄積するステップと、
（ｃ）前記メモリ部に蓄積された前記信号電荷を、電荷転送部を介して電荷検出部に供給するステップと
を具備し、
前記（ｂ）ステップは、
前記信号電荷を、前記メモリ部に設けられた第１メモリ部、または、前記第１メモリ部と独立に駆動される第２メモリ部のどちらか一方に蓄積するステップと、
前記第１メモリ部に前記信号電荷が蓄積されているときに、前記第２メモリ部の電荷をリセットするステップと
を備える
固体撮像装置の動作方法。
【請求項８】
請求項７に記載の固体撮像装置の動作方法において、さらに、
（ｄ）供給される信号電荷に応じて前記電荷検出部のゲインを切換えるステップを具備し、
前記（ｂ）ステップは、
前記電荷検出部が高ゲインのときに、
前記信号電荷を前記第１メモリ部に蓄積するステップと、
前記第１メモリ部に前記信号電荷が蓄積されているときに、前記第２メモリ部に隣接するリセットドレインを介して、前記第２メモリ部の電荷をリセットするステップと
を含む
固体撮像装置の動作方法。
【請求項９】
請求項８に記載の固体撮像装置の動作方法において、
前記（ｂ）ステップは、
前記電荷検出部が低ゲインのときに、
前記信号電荷を前記第２メモリ部に蓄積するステップを含む
固体撮像装置の動作方法。
【請求項１０】
請求項９に記載の固体撮像装置の動作方法において、
前記（ｂ）ステップは、
前記第２メモリ部に前記信号電荷が蓄積されているときに、前記第１メモリ部に隣接する他のリセットドレインを介して、前記第１メモリ部の電荷をリセットするステップを含む
固体撮像装置の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特にオートフォーカス用リニアイメージセンサなどに適用される固体撮像装置に関する。
【背景技術】
【０００２】
現在普及しているＣＣＤセンサやＣＭＯＳセンサなどの固体撮像装置においては、光を遮断した状態でも、熱的に励起された電子に起因して暗電流が発生することが知られている。この暗電流を低減する方法として、従来種々の方法が提案されている（たとえば、特許文献１〜３参照）。また、固体撮像装置を用いて被写体を撮像する場合、低輝度から高輝度にわたる撮像を可能にすることが望まれている。低輝度から高輝度にわたる撮像を実現する技術が知られている（たとえば、特許文献４、５参照）。
【０００３】
特許文献１には、暗電流の不均一性を平滑化するために１画素分に相当するメモリゲートを複数個に分割し、保持時間が分割数等分されるよう保持期間にメモリ内部で転送を行う技術が起債されている。特許文献１に記載の技術では、一部に暗電流の発生源があったとしてもそこでの保持時間が１／分割数になるため、暗電流は平均化され画素間でのバラツキが低減されている。
【０００４】
特許文献２には、幅広い照度範囲で高品質な撮像を行うために、増幅回路のゲイン毎にメモリのオールゲートピンニング駆動とオンゲート駆動を切り替える技術が記載されている。特許文献２に記載の技術では、電子数が必要なときにはオンゲート駆動によりポテンシャル井戸の電荷蓄積容量を大きくし、被写体が暗く必要最大電子数が少なくてよい場合には、オールゲートピンニング駆動により、Ｓｉ酸化膜−Ｓｉ界面を非空乏化させることで、高ゲイン時のメモリ暗電流を低減させている。
【０００５】
特許文献３には、ゲート下の保持領域にイオン注入による障壁を作り、一定量の電荷量を超えるとその障壁を超えて隣の保持領域に電荷が蓄積されるような技術が記載されている。特許文献３に記載の技術では、これにより自動的に保持電荷量によって保持する面積が変わる様な構造となっており、電子数が少ない場合には保持領域を少なくさせている。
【０００６】
特許文献４には、半導体基板の表面に複数の受光部がアレー状に配列され、各受光部の蓄積電荷を、受光部毎に読み出す固体撮像装置が開示されている。その固体撮像装置において、各受光部に、入射光量に応じた信号電荷を蓄積する第１信号電荷蓄積部と、第１信号電荷蓄積部の蓄積電荷が該第１信号電荷蓄積部の飽和電荷量を超えたとき、該飽和電荷量を超えた過剰電荷の一部を捕獲し蓄積する第２信号電荷蓄積部とを設けている。この構成により、１画素（受光部）における飽和電荷量を電荷転送路の幅を増大させずに増大することを可能とし、電荷転送路の幅を拡大せずに取り扱い可能な飽和電荷容量を増大させ、ダイナミックレンジを拡大できる固体撮像装置を実現している。
【０００７】
特許文献５には、入射した光を光電変換する光電変換部と、生成した電荷をフローティングディフュージョン領域へ転送するための第１の転送部と、フローティングディフュージョン領域に転送された電荷に基づいて増幅した信号を出力するための増幅部とを含む単位画素を複数含む撮像領域を有する撮像装置が開示されている。その撮像装置は、光電変換部とは別に、光電変換部で生成した電荷の少なくとも一部を蓄積する電荷蓄積領域を備えている。そして、光電変換期間内の一期間に、光電変換で生成した電荷の少なくとも一部が、電荷蓄積領域で蓄積されることで、画素面積を拡大させることなく、ダイナミックレンジ拡大を実現している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−７４０８０号公報
【特許文献２】特開２００５−３０４００９号公報
【特許文献３】特開昭６１−１５７０８１号公報
【特許文献４】特開２００４−３３５８０２号公報
【特許文献５】特開２００６−２４６４５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
リニアイメージセンサのような固体撮像装置では、信号電荷を一定時間保持しておくためのメモリが必要であるが、メモリの面積は必要最大電子数を蓄えられるような大きさに設計されるのが通常である。このため高ゲイン時においてもその大きいメモリを使用しており、メモリの面積に比例して大きくなる暗電流により、信号のＳ／Ｎ比が悪化するという問題があった。
【００１０】
例えば、特許文献１に記載の技術では、ゲート下の一部分で暗電流が大きい箇所があったとしても平滑化され画素間のばらつきは減るが、転送を行うためにオンゲート駆動になるため被写体の明るさ（増幅回路のゲイン）によらず発生する平均暗電流（電子数）は多い。このため被写体が暗く信号電子数が少ない場合にＳ／Ｎが厳しくなる。
【００１１】
また、特許文献２に記載の技術では、被写体が暗いとき（増幅回路のゲインが高いとき）の同一面積当たりの暗電流は小さく出来るが、オールゲートピンニング駆動とオンゲート駆動ではポテンシャル井戸の深さが大きく異なるため、メモリゲート近傍のポテンシャル設計が複雑になる。
【００１２】
また、特許文献３に記載の技術では、電荷を蓄積する面積は少なくなっているものの、電荷を蓄積していない部分がリセットされておらずこの部分でも暗電流は発生し、最終的にこの部分の信号も合成されるため１画素に相当する暗電流の値としては全く低減されない。
【００１３】
特許文献４、５に記載の技術では、低輝度から高輝度にわたる撮像を実現している。しかしながら、特許文献４の技術では、高輝度時に信号電荷の一部を捨ててしまっているという問題がある。また、特許文献５の技術では、低輝度時の電荷蓄積部の暗電流の抑制が不十分であるという問題がある。
【課題を解決するための手段】
【００１４】
以下に、［発明を実施するための形態］で使用される番号を用いて、［課題を解決するための手段］を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１５】
上記の課題を解決するために、複数のフォトダイオードを有する光電変換部（１１）と、光電変換部（１１）から供給される信号電荷を電荷検出部（１４）に供給するＣＣＤ部（１２）と、光電変換部（１１）とＣＣＤ部（１２）との間に設けられ、信号電荷を蓄積する電荷蓄積部（１３）とを具備する固体撮像装置を構成する。ここにおいて、電荷蓄積部（１３）は、複数のフォトダイオードの各々に対応するメモリ部（２３、２４）を備えることが好ましい。そのメモリ部（２３、２４）は、第１メモリ部（２３）と、第１メモリ部（２３）と独立に駆動される第２メモリ部（２４）と、第２メモリ部（２４）に供給される電荷をリセットするリセットドレイン（２６）とを備えるものとする。そして、リセットドレイン（２６）は、第１メモリ部（２３）に信号電荷が蓄積されているときに、第２メモリ部（２４）の電荷をリセットする。このような構成によって、イメージセンサを駆動する際に、画素に隣接して配置されたメモリを使用するとき、被写体の明るさに応じてメモリの面積を切り替えている。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、増幅回路のゲインが高いときに、電荷を蓄積するメモリの面積を、必要電子数に応じて最適化することができる。それによって、暗電流の量を低減し、Ｓ／Ｎ比を改善することができるという効果がある。そのため、広い照度範囲での撮像を、ゲイン切り替え機能により実現しているオートフォーカス用リニアイメージセンサなどの機器に適している。
【図面の簡単な説明】
【００１７】
【図１】図１は、本実施形態の固体撮像装置を適用したオートフォーカス用イメージセンサモジュール１の全体的な構成を例示するブロック図である。
【図２】図２は、オートフォーカス用イメージセンサモジュール１の動作を例示するフローチャートである。
【図３】図３は、本実施形態のイメージセンサ対５の構成を例示するブロック図である。
【図４】図４は、そのイメージセンサ対５に設けられた複数の画素のうち、単一の画素の構成を例示するブロック図である。
【図５】図５は、本実施形態のリニアイメージセンサ４のイメージセンサ対５における、高照度時の動作を例示するタイミングチャートである。
【図６】図６は、本実施形態のリニアイメージセンサ４のイメージセンサ対５における、低照度時の動作を例示するタイミングチャートである。
【図７】図７は、オールゲートピンニング駆動時とオンゲートピンニング駆動時の、ポテンシャル井戸の深さを例示するグラフである。
【図８】図８は、比較例におけるオートフォーカスセンサ１０５の構成を例示するブロック図である。
【図９】図９は、オートフォーカスセンサ１０５における画素周辺の構成を例示するブロック図である。
【図１０】図１０は、オートフォーカスセンサ１０５の動作を示すタイミングチャートである。
【図１１】図１１は、第２実施形態のイメージセンサ対５の構成を例示するブロック図である。
【図１２】図１２は、第２実施形態のイメージセンサ対５における、高照度時の動作を例示するタイミングチャートである。
【図１３】図１３は、第２実施形態のイメージセンサ対５における、低照度時の動作を例示するタイミングチャートである。
【発明を実施するための形態】
【００１８】
［第１実施形態］
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施形態のおいては、本願発明の理解を容易にするために、本実施形態の固体撮像装置を、オートフォーカス用のイメージセンサモジュールに適用した場合を例示する。なお、この構成は、本願発明の固体撮像装置を適用する対象を限定するものではない。
【００１９】
図１は、本実施形態のイメージセンサ対５（固体撮像装置）を適用したオートフォーカス用イメージセンサモジュール１の全体的な構成を例示するブロック図である。オートフォーカス用イメージセンサモジュール１は、撮像レンズ２と、一対のセパレータレンズ３と、リニアイメージセンサ４とを備えている。そのリニアイメージセンサ４は、イメージセンサ対５と、ＣＣＤ制御デジタル回路６と、アナログ増幅回路７とを備えている。そのイメージセンサ対５は、画素列のペアと、その画素列のペアの各々に設けられた電荷検出部とを備えている。
【００２０】
オートフォーカス用イメージセンサモジュール１は、被写体８からの光を受けた撮像レンズ２によって受け取る。その撮像レンズ２を透過した透過光は、セパレータレンズ３を介してリニアイメージセンサ４に供給される。リニアイメージセンサ４のイメージセンサ対５は、内部に設けられたペアのリニアセンサでセパレータレンズ３からの光を受ける。
【００２１】
図２は、オートフォーカス用イメージセンサモジュール１の動作を例示するフローチャートである。図２を参照すると、ステップＳ１０１において、オートフォーカスのシーケンスを開始する。ステップＳ１０２において、アナログ増幅回路７のゲインを決定する。ステップＳ１０３において、イメージセンサ対５のフォトダイオードによって光電変換を実行し、その光電変換によって生成された電荷を蓄積する。
【００２２】
ステップＳ１０４において、電荷の蓄積が完了したことに応答して、転送ゲートを介してメモリに電荷を転送する。ステップＳ１０５において、所定に時間が経過するまでその電荷をメモリに保持する。ステップＳ１０６において、保持していた電荷をＣＣＤに読み出す。ＣＣＤは、読み出された電荷を順次電荷検出回路に供給する。電荷検出回路は、供給された電荷に応じた電圧信号をアナログ増幅回路７出力する。
【００２３】
ステップＳ１０７において、イメージセンサ対５で生成された電荷を電圧変換した電圧信号を、アナログ増幅回路７で増幅する。アナログ増幅回路７は、オートフォーカス用イメージセンサモジュール１の外部に設けられた外部演算回路に、その電圧信号を供給する。その外部演算回路は、供給された電圧信号に基づいて、測距データを算出する。ステップＳ１０８において、測距データとして供給される増幅された信号対を比較・演算することで、測距が適切であるか否かの判断をする。その判断の結果、適切に距離が求められている場合には、処理は終了する。距離に適切に求められていない場合には、処理は戻り、再度オートフォーカスのシーケンスを実行する。
【００２４】
図３は、本実施形態のイメージセンサ対５の構成を例示するブロック図である。本実施形態のイメージセンサ対５は、第１リニアセンサ５−１と第２リニアセンサ５−２とを含んでいる。第１リニアセンサ５−１と第２リニアセンサ５−２は対称に配置されている。第１リニアセンサ５−１と第２リニアセンサ５−２の各々は、光電変換部１１と、ＣＣＤ部１２と、電荷蓄積部１３と、電荷検出部１４とを備えている。
【００２５】
図４は、そのイメージセンサ対５に設けられた複数の画素のうち、単一の画素の構成を例示するブロック図である。上述のように、イメージセンサ対５は、光電変換部１１と、ＣＣＤ部１２と、電荷蓄積部１３とを備えている。光電変換部１１には、フォトダイオード２１が形成されている。ＣＣＤ部１２には、ＣＣＤ２２が形成されている。電荷蓄積部１３には、第１電荷蓄積メモリ２３と第２電荷蓄積メモリ２４とが形成されている。また、電荷蓄積部１３は、第２電荷蓄積メモリ２４の隣に設けられた電荷保留領域２５を備えている。その電荷保留領域２５は、リセットドレイン２６を含んでいる。上述の電荷検出部１４が、ＣＣＤ２２を備えるＣＣＤ部１２の先に設けられている。
【００２６】
第１電荷蓄積メモリ２３と第２電荷蓄積メモリ２４の間は、チャネルストッパ２７で分離されている。フォトダイオード２１と、電荷保留領域２５との間は、チャネルストッパ２８で分離されている。ＣＣＤ２２と電荷保留領域２５との間は、チャネルストッパ２９で分離されている。
【００２７】
フォトダイオード２１と第１電荷蓄積メモリ２３間には、第１転送ゲート３１が形成されている。フォトダイオード２１と第２電荷蓄積メモリ２４との間には、第２転送ゲート３２が形成されている。第１電荷蓄積メモリ２３とＣＣＤ２２との間には、第３転送ゲート３３が形成されている。第２電荷蓄積メモリ２４とＣＣＤ２２との間には、第４転送ゲート３４が形成されている。さらに、第２電荷蓄積メモリ２４と、リセットドレイン２６を有する電荷保留領域２５との間には、メモリリセットゲート３５が形成されている。
【００２８】
フォトダイオード２１に隣接して設けるメモリ（第１電荷蓄積メモリ２３、第２電荷蓄積メモリ２４）は、イオン注入によるチャネルストッパ２７により分割されている。また、面積の大きい側の第２電荷蓄積メモリ２４には、メモリリセットゲート３５及びリセットドレイン２６を含む電荷保留領域２５が設けられている。
【００２９】
またフォトダイオード２１と第１電荷蓄積メモリ２３との間の第１転送ゲート３１や、フォトダイオード２１と第２電荷蓄積メモリ２４との間の第２転送ゲート３２は、分割した領域毎に配置されている。同様に、第１電荷蓄積メモリ２３とＣＣＤ２２との間の第３転送ゲート３３や、第２電荷蓄積メモリ２４とＣＣＤ２２との間の第４転送ゲート３４は、分割した領域毎に配置されている。
【００３０】
図５は、本実施形態のリニアイメージセンサ４のイメージセンサ対５における、高照度時の動作を例示するタイミングチャートである。高照度時には、必要最大電子数が大きいため、光電変換部１１と電荷蓄積部１３との間の転送ゲート（第１転送ゲート３１、第２転送ゲート３２）ともＯＮさせて、メモリ部全体（第１電荷蓄積メモリ２３と第２電荷蓄積メモリ２４）に電荷を保持する。その際に、メモリリセットゲート３５は、Ｌｏｗ固定（ＯＦＦ）とする。そして、第１電荷蓄積メモリ２３と第２電荷蓄積メモリ２４とから、ＣＣＤ２２に電荷を転送する際には、電荷蓄積部１３とＣＣＤ部１２との間の転送ゲート（第３転送ゲート３３、第４転送ゲート３４）ともにＯＮする。
【００３１】
本実施形態のオートフォーカス用イメージセンサモジュール１は、照度の高い被写体においては、扱う信号電荷が多いため増幅回路を低ゲインに、照度の低い被写体においては扱う信号電荷が少ないために増幅回路を高ゲインに切り替えて出力電圧範囲を効果的に使用している。図６は、本実施形態のリニアイメージセンサ４のイメージセンサ対５における、低照度時の動作を例示するタイミングチャートである。低照度時においては、必要最大電子数が少ない。そのため、暗電流がＳ／Ｎ比へ与える影響が大きくなる。本実施形態のイメージセンサ対５は、その影響を小さくするため、メモリの実効面積を小さくすることができる。
【００３２】
図６を参照すると、低照度時においては、すなわち光電変換部１１と電荷蓄積部１３との間に第１転送ゲート３１と第２転送ゲート３２のうち、第１転送ゲート３１のみＯＮさせる。このとき、フォトダイオード２１の電荷は、第１電荷蓄積メモリ２３（低・高照度共用）に転送される。第１電荷蓄積メモリ２３が電荷を保持する期間、メモリリセットゲート３５は常にＨｉｇｈ固定とする。これによって、第２電荷蓄積メモリ２４（高照度用）で発生する電荷（暗電流）を、リセットドレイン２６を含む電荷保留領域２５に供給してリセットすることが可能となる。第１電荷蓄積メモリ２３により電荷の保持を終了し、ＣＣＤ２２に電荷を転送する際には、電荷蓄積部１３とＣＣＤ部１２との間の転送ゲート（第３転送ゲート３３、第４転送ゲート３４）のうち、第３転送ゲート３３のみをＯＮさせる。
【００３３】
暗電流が問題となるのは、特に、低照度（増幅回路高ゲイン）時である。メモリの面積は高照度（増幅回路低ゲイン）時の必要最大電子数から決定する場合、低照度時の必要最大電子数に対して、極めて大きいメモリ面積となってしまう。本実施形態のリニアイメージセンサ４では、必要最大電子数が少なくてよい低照度（増幅回路高ゲイン）時に、メモリの面積を小さく切り替えている。それによって低照度時のメモリ暗電流を小さく抑えることが出来、Ｓ／Ｎ比が改善することが可能となる。
【００３４】
また、図７に示すとおり、メモリをオールゲートピンニング駆動したときとオンゲートピンニング駆動したときでは、ポテンシャル井戸の深さが大きく異なる。本実施形態のリニアイメージセンサ４は、ゲインによらずオールゲートピンニング駆動となる。そのため近傍のポテンシャル設計が容易である。
【００３５】
なお、上述の実施形態においては、本願発明の理解を容易にするために、２段階ゲインでメモリを２分割している構成を例示している。この構成は、本願発明を限定するものではない。例えば、３段階ゲインで３分割・・・・ｎ段階ゲインでｎ分割としても、同様の効果を奏するものである。
【００３６】
［比較例］
以下に、本願発明に対する比較例について説明を行う。図８は、比較例におけるオートフォーカスセンサ１０５の構成を例示するブロック図である。図８を参照すると、オートフォーカスセンサ１０５は、対称に配置された２つのリニアセンサを備えている。それら２つのリニアセンサの各々は、光電変換部１１１と、ＣＣＤ部１１２と、電荷蓄積部１１３とを備えている。電荷蓄積部１１３は、光電変換部１１１と、ＣＣＤ部１１２との間に設けられている。
【００３７】
図９は、オートフォーカスセンサ１０５における画素周辺の構成を例示するブロック図である。オートフォーカスセンサ１０５の光電変換部１１１は、フォトダイオード１２１を備えている。ＣＣＤ部１１２は、ＣＣＤ１２２を備えている。電荷蓄積部１１３は、電荷蓄積メモリ１２３を備えている。フォトダイオード１２１と電荷蓄積メモリ１２３の間には、フォトダイオード側転送ゲート１２４が設けられている。電荷蓄積メモリ１２３とＣＣＤ１２２との間には、ＣＣＤ側転送ゲート１２５が設けられている。
【００３８】
図１０は、オートフォーカスセンサ１０５の動作を示すタイミングチャートである。一般的なオートフォーカスセンサ１０５では、画素列は複数ペア配置される。これに対してアナログ増幅回路は増幅回路の特性ばらつきによる測距精度の低下を避けるため、可能な限り少ない数で受けている。このため複数画素列の信号を同時に読み出すことが困難となる。電荷蓄積部１１３を備えることで、蓄積した信号を保持しておくことが可能である。
【００３９】
例えば、２０ペアの画素列を１つのアナログ増幅回路で受けるような構成をとっている場合、電荷は１ペアずつ順番に読み出される。そのため、最後に読み出す画素列ペアの電荷の読み出しが終わるまで、
１ペアの読み出し時間×１９
の時間だけ電荷蓄積部１１３で保持しておく必要がある。このように、光電変換部１１１で発生した信号電荷を、長時間電荷蓄積部１１３で蓄積・保持するような場合に、偽信号である暗電流が大きいと測距に重大な影響を及ぼすことがある。
【００４０】
上述の比較例に対し、本実施形態のイメージセンサ対５は、被写体の明るさ（増幅回路のゲイン）によって使用するメモリ面積を切り替え、使用しない部分をリセットすることで高ゲイン時のメモリの実効面積を少なくすることが出来るので、暗電流の発生確率・発生量共に下げる効果がある。このため高ゲイン時の暗電流ばらつきが低減できる。さらに、被写体の明るさ（増幅回路のゲイン）によらずメモリをオールゲートピンニング駆動とする機能を備えることで、ゲインによらず単位面積当たりの暗電流の絶対値を低減できる。また、オールゲートピンニング駆動とオンゲートピンニング駆動の切り替えによるメモリ部のポテンシャル変化がなくなるので周辺のポテンシャル設計が容易になるといった効果がある。
【００４１】
［第２実施形態］
図１１は、第２実施形態のイメージセンサ対５の構成を例示するブロック図である。第２実施形態のイメージセンサ対５は、画素の両側に面積の異なる２種類のメモリを備えている。図１１を参照すると、第２実施形態のイメージセンサ対５は、光電変換部１１と、第１ＣＣＤ部１２−１と、第１電荷蓄積部１３−１と、第２ＣＣＤ部１２−２と、第２電荷蓄積部１３−２とを備えている。第１電荷蓄積部１３−１は、光電変換部１１と第１ＣＣＤ部１２−１との間に設けられている。第２電荷蓄積部１３−２は、光電変換部１１と第２ＣＣＤ部１２−２との間に設けられている。第１ＣＣＤ２２−１を備える第１ＣＣＤ部１２−１の先には、第１電荷検出部１４−１が設けられている。第２ＣＣＤ２２−２を備える第２ＣＣＤ部１２−２の先には、第２電荷検出部１４−２が設けられている。第１電荷蓄積部１３−１は、第１電荷蓄積メモリ２３を含んでいる。第２電荷蓄積部１３−２は、第２電荷蓄積メモリ２４を含んでいる。
【００４２】
第２実施形態のイメージセンサ対５において、第１電荷蓄積メモリ２３の隣には、第１メモリリセットゲート３５−１を介して、第１リセットドレイン２６−１が設けられている。光電変換部１１と第１電荷蓄積メモリ２３との間には、第１転送ゲート３６が設けられている。第１電荷蓄積メモリ２３と第１ＣＣＤ２２−１との間には、第３転送ゲート３８が設けられている。
【００４３】
第２実施形態のイメージセンサ対５において、第２電荷蓄積メモリ２４の隣には、第２メモリリセットゲート３５−２を介して、第２リセットドレイン２６−２が設けられている。光電変換部１１と第２電荷蓄積メモリ２４との間には、第２転送ゲート３７が設けられている。第２電荷蓄積メモリ２４と第２ＣＣＤ２２−２との間には、第４転送ゲート３９が設けられている。
【００４４】
図１２は、第２実施形態のイメージセンサ対５における、高照度時の動作を例示するタイミングチャートである。図１２に示されているように、高照度時（増幅回路のゲインが小さいとき）には、必要最大電子数が大きいため、面積の大きい第２電荷蓄積メモリ２４側に電荷を読み出す。
【００４５】
図１３は、第２実施形態のイメージセンサ対５における、低照度時の動作を例示するタイミングチャートである。図１３に示されているように、低照度時（増幅回路のゲインが大きいとき）には、必要最大電子数が小さいため、面積の小さい第１電荷蓄積メモリ２３側に読み出す。
【００４６】
第２実施形態のイメージセンサ対５は、第１実施形態のイメージセンサ対５と同様に、増幅回路のゲインが高いときに、電荷を蓄積するメモリ（第１電荷蓄積メモリ２３、第２電荷蓄積メモリ２４）の面積を、必要電子数に応じて選択的に最適化することができる。それによって、暗電流の量を低減し、Ｓ／Ｎ比を改善することができる。
【００４７】
以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【符号の説明】
【００４８】
１…オートフォーカス用イメージセンサモジュール
２…撮像レンズ
３…セパレータレンズ
４…リニアイメージセンサ
５…イメージセンサ対
５−１…第１リニアセンサ
５−２…第２リニアセンサ
６…ＣＣＤ制御デジタル回路
７…アナログ増幅回路
８…被写体
１１…光電変換部
１２…ＣＣＤ部
１２−１…第１ＣＣＤ部
１２−２…第２ＣＣＤ部
１３…電荷蓄積部
１３−１…第１電荷蓄積部
１３−２…第２電荷蓄積部
１４…電荷検出部
１４−１…第１電荷検出部
１４−２…第２電荷検出部
２１…フォトダイオード
２２…ＣＣＤ
２２−１…第１ＣＣＤ
２２−２…第２ＣＣＤ
２３…第１電荷蓄積メモリ
２４…第２電荷蓄積メモリ
２５…電荷保留領域
２６…リセットドレイン
２６−１…第１リセットドレイン
２６−２…第２リセットドレイン
２７…チャネルストッパ
２８…チャネルストッパ
２９…チャネルストッパ
３１…第１転送ゲート
３２…第２転送ゲート
３３…第３転送ゲート
３４…第４転送ゲート
３５…メモリリセットゲート
３５−１…第１メモリリセットゲート
３５−２…第２メモリリセットゲート
３６…第１転送ゲート
３７…第２転送ゲート
３８…第３転送ゲート
３９…第４転送ゲート
１０５…オートフォーカスセンサ
１１１…光電変換部
１１２…ＣＣＤ部
１１３…電荷蓄積部
１１４…電荷検出部
１２１…フォトダイオード
１２２…ＣＣＤ
１２３…電荷蓄積メモリ
１２４…フォトダイオード側転送ゲート
１２５…ＣＣＤ側転送ゲート
【図１】
2011171448.tif 000003
【図２】
2011171448.tif 000004
【図３】
2011171448.tif 000005
【図４】
2011171448.tif 000006
【図５】
2011171448.tif 000007
【図６】
2011171448.tif 000008
【図７】
2011171448.tif 000009
【図８】
2011171448.tif 000010
【図９】
2011171448.tif 000011
【図１０】
2011171448.tif 000012
【図１１】
2011171448.tif 000013
【図１２】
2011171448.tif 000014
【図１３】
2011171448.tif 000015