(57)【要約】【課題】偽造防止や情報漏洩防止といったセキュリティー向上させることを目的とした薄型半導体装置を提供する。【解決手段】第１の薄膜集積回路と、第２の薄膜集積回路と、を有する薄型半導体装置であって、第１の薄膜集積回路は、第１の半導体層と、第１のアンテナとを有し、第１のアンテナは、第１の半導体層と重なるように一体形成され、第２の薄膜集積回路は、第２の半導体層と、第２のアンテナとを有し、第２のアンテナは、第２の半導体層の外側に配置されている。複数の薄膜集積回路を設けたことによって、セキュリティーを向上させることができる。【選択図】図１２
2011081829.tif 000002
【特許請求の範囲】
【請求項１】
第１の薄膜集積回路と、
第２の薄膜集積回路と、を有する薄型半導体装置であって、
前記第１の薄膜集積回路は、第１の半導体層と、第１のアンテナとを有し、
前記第１のアンテナは、前記第１の半導体層と重なるように一体形成され、
前記第２の薄膜集積回路は、第２の半導体層と、第２のアンテナとを有し、
前記第２のアンテナは、前記第２の半導体層の外側に配置されていることを特徴とする薄型半導体装置。
【請求項２】
第１の薄膜集積回路と、
第２の薄膜集積回路と、を有する薄型半導体装置であって、
前記第１の薄膜集積回路は、第１の半導体層と、第１のアンテナとを有し、
前記第１のアンテナは、前記第１の半導体層と重なるように一体形成され、
前記第２の薄膜集積回路は、第２の半導体層と、第２のアンテナとを有し、
前記第２のアンテナは、基材上に形成され、かつ、前記第２の半導体層の外側に配置されていることを特徴とする薄型半導体装置。
【請求項３】
複数の第１の薄膜集積回路と、
第２の薄膜集積回路と、を有する薄型半導体装置であって、
前記複数の第１の薄膜集積回路はそれぞれ、第１の半導体層と、第１のアンテナとを有し、
前記第１のアンテナは、前記第１の半導体層と重なるように一体形成され、
前記第２の薄膜集積回路は、第２の半導体層と、第２のアンテナとを有し、
前記第２のアンテナは、前記第２の半導体層の外側に配置されていることを特徴とする薄型半導体装置。
【請求項４】
複数の第１の薄膜集積回路と、
複数の第２の薄膜集積回路と、を有する薄型半導体装置であって、
前記複数の第１の薄膜集積回路はそれぞれ、第１の半導体層と、第１のアンテナとを有し、
前記第１のアンテナは、前記第１の半導体層と重なるように一体形成され、
前記複数の第２の薄膜集積回路はそれぞれ、第２の半導体層と、第２のアンテナとを有し、
前記第２のアンテナは、前記第２の半導体層の外側に配置されていることを特徴とする薄型半導体装置。
【請求項５】
請求項４において、前記複数の第２の薄膜集積回路がそれぞれ有する第２のアンテナは、互いにアンテナ長が異なることを特徴とする薄型半導体装置。
【請求項６】
請求項３乃至５のいずれか一において、前記複数の第１の薄膜集積回路はそれぞれ、通信プロトコルが異なることを特徴とする薄型半導体装置。
【請求項７】
請求項３乃至６のいずれか一において、前記複数の第１の薄膜集積回路はそれぞれ、メモリを有することを特徴とする薄型半導体装置。
【請求項８】
請求項３乃至６のいずれか一において、前記複数の第１の薄膜集積回路で共有されるメモリを有することを特徴とする薄型半導体装置。
【請求項９】
請求項３乃至８のいずれか一において、前記複数の第１の薄膜集積回路は、同一基板上に設けられた複数の薄膜集積回路を切り取って形成されたことを特徴とする薄型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜集積回路を実装した薄型半導体装置及びＩＤタグを代表とする薄型半導体装
置の使用方法に関する。
【背景技術】
【０００２】
従来の非接触ＩＣカードであって、アンテナ機構の共振回路の共振周波数設定のためのコ
ンデンサ容量調整を不要にし、カード構成要素に対する機械的損傷を最小限にし、量産性
を向上させることを目的とし、非接触ＩＣチップと接続される平面状コイルと、周囲に設
けられた複数の別の平面状コイルを有する構成が提案されている（特許文献１、２参照）
。特許文献１、２には、各共振周波数が、書き込み装置からの高周波電磁界の周波数およ
び多少上下に周波数シフトしたもの等、お互いに干渉しないように数種類組み合わせ、広
帯域共振特性を得ることが記載されている。
【０００３】
またＩＣカードの搭載機能を拡張するため、使用周波数が同一の複数のＩＣチップと、ブ
ースタコイルとをカード基材上に搭載するものがある（特許文献３参照）。特許文献３に
よると、ＩＣチップは、ブースタコイルを共通の外部アンテナとして使用し、外部のリー
ダライタと個別にデータを通信することができることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１０９８６１号公報
【特許文献２】特開２００１−１０９８６２号公報
【特許文献３】特開２００３−３３１２３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１乃至３では、従来のＩＣチップにかかる偽造防止について考慮されていな
かった。また情報漏洩防止について何ら対策が施されていなかった。
【０００６】
そこで本発明は、偽造防止や情報漏洩防止といったセキュリティー向上させることを目的
とした薄型半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題を鑑み、本発明は、複数の薄膜集積回路を実装した薄型半導体装置であって、少
なくとも１つの薄膜集積回路と、その他の薄膜集積回路とは、形態、送信又は受信用（合
わせて送受信と呼ぶ）周波数（単に周波数と呼ぶ）、メモリ、通信手段（交信手段）、通
信法則（交信法則）等のいずれかが異なることを特徴とする。形態には、薄膜集積回路の
仕様やレイアウトが含まれる。
【０００８】
薄膜集積回路の形態が異なるとは、薄膜集積回路の仕様や薄膜集積回路内のレイアウトが
異なることを含む。薄膜集積回路内のレイアウトとは、中央演算装置（ＣＰＵ）、メモリ
又はアンテナ等のレイアウトを含む。アンテナにおけるレイアウトが異なるとは、形状や
長さが異なることを含む。アンテナの形状やアンテナ長が異なることは、周波数を異なら
せることにも起因する。この周波数は、サブミリ波（３００ＧＨｚ〜３ＴＨｚ）、ミリ波
（ＥＨＦ）（３０ＧＨｚ〜３００ＧＨｚ）、マイクロ波（ＳＨＦ）（３ＧＨｚ〜３０ＧＨ
ｚ）、極超短波（ＵＨＦ）（３００ＭＨｚ〜３ＧＨｚ）、超短波（ＶＨＦ）（３０ＭＨｚ
〜３００ＭＨｚ）、短波（ＨＦ）（３ＭＨｚ〜３０ＭＨｚ）、中波（ＭＦ）（３００ＫＨ
ｚ〜３ＭＨｚ）、長波（ＬＦ）（３０ＫＨｚ〜３００ＫＨｚ）、及び超長波（ＶＬＦ）（
３ＫＨｚ〜３０ＫＨｚ）のいずれかを採ることができる。具体的な周波数は、１３５ＫＨ
ｚ、６．７８ＭＨｚ、１３．５６ＭＨｚ、２７．１２５ＭＨｚ、４０．６８ＭＨｚ、４３
３．９２ＭＨｚ、８６９．０ＭＨｚ、９１５．０ＭＨｚ、２．４５ＧＨｚ、５．８ＧＨｚ
、及び２４．１２５ＧＨｚのいずれかから選択することができる。例えば周波数を、２．
４５ＧＨｚと９００ＭＨｚとする場合、アンテナの形状や長さが異なることとなる。具体
的にアンテナは、当該周波数に応じてダイポール型、ループ型をとることができる。
【０００９】
またメモリは、電源を切っても情報を保持可能なメモリ、電源を切ると情報を保持不可能
なメモリのどちらでもよい。電源を切っても情報を保持可能なメモリとは、不揮発性メモ
リやＲＯＭ（マスクＲＯＭ等）を用いることができる。不揮発性メモリは、フラッシュメ
モリ、強誘電体メモリ（ＦＲＡＭ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇ
ｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉ
ｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）がある。また電源を切
ると情報を保持不可能なメモリは、ダイナミックメモリ（ＤＲＡＭ）、スタティック型メ
モリ（ＳＲＡＭ）がある。このようなメモリには、信号が入力されることにより、情報の
書き込み、又は読み出しを行うことができる。信号とは、情報を書き込むための信号の他
、読み出すメモリを選択するための信号、所謂選択信号が含まれる。本発明においてこれ
らメモリが異なる形態として、当該メモリに記憶（蓄積、記録）された情報が異なる場合
が含まれる。また情報が異なるとは、情報が書き換え可能、消去可能、上書き可能等のメ
モリの記憶形態が異なることが含まれる。
【００１０】
また薄膜集積回路の通信手段が異なるとは、デジタル変調方式及びアナログ変調方式のい
ずれかを採用することである。デジタル変調方式は、振幅変調（ＡＳＫ）、周波数変調（
ＦＳＫ）、及び位相変調（ＰＳＫ）のいずれかである。アナログ変調方式は、振幅変調（
ＡＭ）、周波数変調（ＦＭ）、及び位相変調（ＰＭ）のいずれかである。
【００１１】
さらに通信手段は、単方向通信、及び双方向通信のいずれかを選択でき、さらに空間分割
多重化方式、偏波面分割多重方式、周波数分割多重化方式、時分割多重化方式、符号分割
多重化方式、及び直交周波数分割多重化方式のいずれかを採ることができる。
【００１２】
また薄膜集積回路の通信法則、つまりプロトコルが異なるとは、データ通信を行うために
、あらかじめ定めておく法則が異なることである。プロトコルが異なると、薄膜集積回路
に設けられる中央演算処理装置（ＣＰＵ）の処理法則が異なる。
【００１３】
このような薄型半導体装置の使用システムは、複数の薄型半導体装置と、リーダ／ライタ
装置とが通信し、複数の薄膜集積回路のうち少なくとも１つの薄膜集積回路へ信号を送信
することによりメモリに情報を書き込み、メモリに書き込まれた情報により複数の薄膜集
積回路のいずれに通信を行うかを決定することを特徴とする。
【００１４】
このような薄膜集積回路と、リーダ／ライタ装置との通信形態により、いずれの薄膜集積
回路と通信するかを決定することができる。それに伴い、メモリへのアクセスを制限する
ことができる。
【００１５】
また本発明において、薄膜集積回路が実装された薄型半導体装置とは、クレジットカード
を代表とするＩＤカード、商品管理に使用するＩＤタグ、物品に実装されるＩＤチップが
含まれる。
【発明の効果】
【００１６】
本発明により、薄型半導体装置のセキュリティーを向上することができる。また本発明に
より、薄型半導体装置の新たな使用システムを提供することができる。本発明の使用シス
テムにおいて、メモリを不揮発性メモリ適用することができる。特に書き込みのみを許可
する不揮発性メモリは、改ざんを防止することができ、薄型半導体装置のセキュリティー
をより向上させることができる。
【００１７】
また本発明の使用システムにおいて、メモリは書き換え可能なものとすることもできる。
その結果、薄膜集積回路を再利用することができ、薄型半導体装置の低コスト化に貢献す
ることができる。さらに本発明の薄膜集積回路は絶縁基板上に形成するため、円形のシリ
コンウェハから形成されたＩＣチップと比較して、母体基板形状に制約がない。そのため
、薄膜集積回路の量産性を高め、大量生産を行うことができる。その結果、薄膜集積回路
のコストの削減が期待できる。単価が非常に低い薄膜集積回路は、単価コストの削減によ
り非常に大きな利益を生むことができる。
【図面の簡単な説明】
【００１８】
【図１】薄型半導体装置の形態を示した図である
【図２】薄型半導体装置の動作方法を示したフローチャートである
【図３】薄型半導体装置の鍵情報を示した図である
【図４】薄型半導体装置の形態を示した図である
【図５】薄型半導体装置の動作方法を示したフローチャートである
【図６】薄型半導体装置の鍵情報を示した図である
【図７】薄型半導体装置の動作方法を示したフローチャートである
【図８】薄型半導体装置の鍵情報を示した図である
【図９】薄型半導体装置の使動作方法を示した図である
【図１０】薄膜集積回路の作製工程を示した図である
【図１１】薄膜集積回路の作製工程を示した図である
【図１２】薄膜集積回路の実装工程を示した図である
【図１３】薄型半導体装置の形態を示した図である
【図１４】薄型半導体装置の形態を示した図である
【図１５】薄型半導体装置の形態を示した図である
【図１６】薄膜集積回路を備えた物品を示した図である
【図１７】薄膜集積回路を備えた物品を示した図である
【図１８】薄膜集積回路を備えた物品を示した図である
【図１９】薄膜集積回路の作製工程を示した図である
【発明を実施するための形態】
【００１９】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態
様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形
態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施
の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するため
の全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り
返しの説明は省略する。
【００２０】
（実施の形態１）
本実施の形態では、複数の薄膜集積回路を実装した薄型半導体装置の使用方法及びそのシ
ステムについて説明する。
【００２１】
図１に示すように、本実施の形態の薄型半導体装置は、アンテナ３００を共有した第１の
薄膜集積回路３０１ａ、第２の薄膜集積回路３０１ｂ、第３の薄膜集積回路３０１ｃは、
ゲート回路３０４を介して電子鍵３０５、制御回路３０６に接続されている。電子鍵３０
５は、書き込みのみを許可する不揮発性メモリから形成するとよい。電子鍵自体の改ざん
を防止し、それに伴う不正使用を防ぐことができるからである。メモリ回路３０７は、第
１のメモリ回路３０７ａ、第２のメモリ回路３０７ｂを有し、制御回路３０６に接続され
ている。なお便宜上、第１のメモリ回路３０７ａと、第２のメモリ回路３０７ｂと記載す
るが、実際のメモリ回路３０７において、各メモリの形成される領域が分割されている必
要はない。またアンテナ３００、制御回路３０６、メモリ回路３０７は、それぞれ電源回
路３０８へ接続されている。
【００２２】
このような薄型半導体装置の使用システムを、フローチャートを用いて説明する。図２に
示すように、アンテナ３００より信号を受信する第１の受信形態（受信１に相当）によっ
て、第１の薄膜集積回路３０１ａは電子鍵３０５へ、電子鍵となるデータ（鍵情報）１を
付与する。同様に、アンテナ３００より信号を受信する第２の受信形態（受信２に相当）
によって、第２の薄膜集積回路３０１ｂは電子鍵３０５へ、鍵情報２を付与する。同様に
、アンテナ３００より信号を受信する第３の受信形態（受信３に相当）によって、第３の
薄膜集積回路３０１ｃは電子鍵３０５へ、鍵情報３を付与する。これら鍵情報１乃至３は
、第１乃至第３の薄膜集積回路のいずれが信号を受信するかによって書き換える、つまり
更新することができる。
【００２３】
また鍵情報１乃至３により、第１のメモリ回路３０７ａ、又は第２のメモリ回路３０７ｂ
のいずれかの情報を読み出す、又は情報を書き込むかを選択することができる。なお、メ
モリから情報を読み出すことを読み出し、メモリへ情報を書き込むことを書き込み、読み
出し及び書き込みを合わせてメモリに対するアクセスと表記する。
【００２４】
すなわち、鍵情報の状態により、第１及び第２のメモリ回路３０７ｂへの書き込み、並び
に読み出しを制御回路によって制御することができる。また鍵情報の情報と不一致である
ため、メモリに対するアクセスを拒否された場合、エラー信号を送信したり、エラー音を
発するようにしてもよい。エラー信号の送信に伴い、薄膜集積回路自体の送受信が不可能
（単に、否とも表記する）となるよう設定してもよい。また第１又は第２のメモリ回路３
０７ｂから読み出しを行う場合、鍵情報を参照し、合致する場合のみ、読み出し可能（単
に、可とも表記する）となる信号を送信する。
【００２５】
また第１又は第２のメモリ回路３０７ｂの読み出しを行った後、第１の薄膜集積回路３０
１ａ、第２の薄膜集積回路３０１ｂ、第３の薄膜集積回路３０１ｃへ情報が送信される。
このとき鍵情報を参照して、いずれの薄膜集積回路へ送信すべきか判断する。すなわち、
制御回路により、信号を受信した薄膜集積回路を介して、所定の情報を送信するように制
御する。
【００２６】
次に、具体的な鍵情報について説明する。第１のメモリ回路３０７ａ若しくは第２のメモ
リ回路３０７ｂへの書き込み、又は第１のメモリ回路３０７ａ若しくは第２のメモリ回路
３０７ｂからの読み出しの可否をそれぞれ、「０」又は「１」で制御する。例えば図３に
示すように、第２のメモリ回路３０７ｂへの書き込みを否とする場合、鍵情報を「０１０
０」とする。また、第１のメモリ回路３０７ａの書き込み及び読み出しを否とする場合、
鍵情報を「１０１０」とする。また第１のメモリ回路３０７ａへの書き込みを否とする場
合、鍵情報を「１０００」とする。また第２のメモリ回路３０７ｂへの書き込み、及び読
み出しを否とする場合、鍵情報を「０１０１」とする。そして、第１のメモリ回路３０７
ａ及び第２のメモリ回路３０７ｂへの書き込む及び読み出しができない状態を「１１１１
」とする。また初期状態における鍵情報は「００００」とする。このようにして、第１の
メモリ回路３０７ａ及び第２のメモリ回路３０７ｂへの書き込み及び読み出しを制御する
ことができる。なお図３において、「−」は送受信つまり通信が行われていない状態を指
し、「＊」は薄膜集積回路への送受信つまり通信が禁止された状態を指す。
【００２７】
このような状態を、第１乃至第３の薄膜集積回路が受信する信号により制御する。例えば
、リーダ／ライタ装置が「０１００」の信号を発信すると、第１の薄膜集積回路が反応す
る。具体的にはリーダ／ライタ装置が第１の薄膜集積回路固有の通信法則を用いたり、固
有の周波数を用いたり、固有の通信手段を用いて「０１００」の信号を送信すればよい。
固有の通信法則とは、例えば固有のプロトコルを用いることができる。また固有の周波数
とは、サブミリ波（３００ＧＨｚ〜３ＴＨｚ）、ミリ波（ＥＨＦ）（３０ＧＨｚ〜３００
ＧＨｚ）、マイクロ波（ＳＨＦ）（３ＧＨｚ〜３０ＧＨｚ）、極超短波（ＵＨＦ）（３０
０ＭＨｚ〜３ＧＨｚ）、超短波（ＶＨＦ）（３０ＭＨｚ〜３００ＭＨｚ）、短波（ＨＦ）
（３ＭＨｚ〜３０ＭＨｚ）、中波（ＭＦ）（３００ＫＨｚ〜３ＭＨｚ）、長波（ＬＦ）（
３０ＫＨｚ〜３００ＫＨｚ）、及び超長波（ＶＬＦ）（３ＫＨｚ〜３０ＫＨｚ）のいずれ
かを採ることができる。具体的な周波数は、１３５ＫＨｚ、６．７８ＭＨｚ、１３．５６
ＭＨｚ、２７．１２５ＭＨｚ、４０．６８ＭＨｚ、４３３．９２ＭＨｚ、８６９．０ＭＨ
ｚ、９１５．０ＭＨｚ、２．４５ＧＨｚ、５．８ＧＨｚ、及び２４．１２５ＧＨｚのいず
れかから選択することができる。さらに周波数は、アンテナ長に起因するため、薄膜集積
回路のアンテナ長を決定することとなる。また固有の通信手段とは、デジタル変調方式又
はアナログ変調方式を採ることができる。デジタル変調方式は、振幅変調（ＡＳＫ）、周
波数変調（ＦＳＫ）、位相変調（ＰＳＫ）のいずれかを選択することができる。また、ア
ナログ変調方式は、振幅変調（ＡＭ）、周波数変調（ＦＭ）、位相変調（ＰＭ）のいずれ
かを選択することができる。加えて、通信手段は、単方向通信、又は双方向通信を選択す
ることができ、空間分割多重化方式、偏波面分割多重方式、周波数分割多重化方式、時分
割多重化方式、符号分割多重化方式、及び直交周波数分割多重化方式のいずれかを採るこ
ともできる。
【００２８】
このように第１の薄膜集積回路が所定の信号を受信すると、第１のメモリ回路３０７ａへ
書き込みが行われる。また第１のメモリ回路３０７ａへ書き込みが行われると、その後リ
ーダ装置から「０１００」の信号が発信され、第１のメモリ回路３０７ａからの読み出し
を行うことができる。同時に第２のメモリ回路３０７ｂからの読み出しが可となるが、第
２のメモリ回路３０７ｂへは書き込みが行われていないため、何の情報も読み出されるこ
とはない。すなわち、第１の薄膜集積回路が「０１００」の信号を受信すると、第１のメ
モリ回路３０７ａのみで書き込み、読み出しを行うことができる。
【００２９】
次に薄型半導体装置が「１０１０」の信号を受信すると、第２の薄膜集積回路が反応する
。具体的には、リーダ／ライタ装置が第２の薄膜集積回路固有の通信法則を用いたり、固
有の周波数を用いたり、固有の通信手段を用いて「１０１０」の信号を発信すればよい。
これら固有の周波数、通信手段、通信法則は、第１の薄膜集積回路への発信と同様に選択
することができる。
【００３０】
このように第２の薄膜集積回路が所定の信号を受信すると、第１のメモリ回路３０７ａへ
の書き込みが否となり、第２のメモリ回路３０７ｂへの書き込みが可となる。同時に、第
１のメモリ回路３０７ａからの読み出しが否となり、第２のメモリ回路３０７ｂからの読
み出しのみが可となる。すなわち、第２の薄膜集積回路が「１０１０」の信号を受信する
と、第２のメモリ回路３０７ｂのみでの書き込み、読み出しを行うことができる。
【００３１】
次に薄型半導体装置が「１０００」の信号を受信すると、第２の薄膜集積回路が反応する
。加えて第１の薄膜集積回路を信号受信不可能な状態としてもよい。具体的にはリーダ／
ライタ装置が第２の薄膜集積回路固有の通信法則を用いたり、固有の周波数を用いたり、
固有の通信手段を用いて「１０００」の信号を発信すればよい。これら固有の周波数、通
信手段、通信法則は、第１の薄膜集積回路への発信と同様に選択することができる。
【００３２】
このように第１の薄膜集積回路を受信不可能とすると、第１のメモリ回路３０７ａからの
読み出しができなくなるように制御する。すなわち、第１のメモリ回路３０７ａの情報は
第三者へ読み出されることがない。但し、特定メーカ、例えば薄型半導体装置の製造販売
所、又は管理所が有するリーダ／ライタ装置から発信される信号によって第１のメモリ回
路３０７ａを読み出せるように設定しておく。その結果、通常、第三者に読み出されるこ
とがないが、特定な状況において本人、又は特定の者は読み出すことが可能となる。
【００３３】
次に薄型半導体装置が「０１０１」の信号を受信すると、第１の薄膜集積回路が反応し、
さらに好ましくは第２の薄膜集積回路を信号受信不可能な状態とする。具体的にはリーダ
／ライタ装置が第１の薄膜集積回路固有の通信法則を用いたり、固有の周波数を用いたり
、固有の通信手段を用いて「０１０１」の信号を送信すればよい。これら固有の周波数、
通信手段、通信法則は、上述したように選択することができる。
【００３４】
このように第２の薄膜集積回路を受信不可能とすると、第２のメモリ回路３０７ｂからの
読み出しができなくなる。すなわち、第２のメモリ回路３０７ｂの情報は第三者へ読み出
されることがない。但し、特定メーカ、例えば薄型半導体装置販売所が有するリーダ／ラ
イタ装置から受信される信号によって第２のメモリ回路３０７ｂを読み出せるように設定
しておく。その結果、通常、第三者に読み出されることがないが、特定な状況において本
人、又は特定の者は読み出すことが可能となる。
【００３５】
次に薄型半導体装置が「１１１１」の信号を受信すると、第３の薄膜集積回路が反応する
。加えて第１及び第２の薄膜集積回路を信号受信不可能な状態としてもよい。具体的には
リーダ／ライタ装置が第３の薄膜集積回路固有の通信法則を用いたり、固有の周波数を用
いたり、固有の通信手段を用いて「１１１１」の信号を送信すればよい。これら固有の周
波数、通信手段、通信法則は、第１の薄膜集積回路への発信と同様に選択することができ
る。
【００３６】
このように第１及び第２の薄膜集積回路を受信不可能とすると、第１及び第２のメモリ回
路３０７ｂからの読み出しができなくなる。すなわち、第１及び第２のメモリ回路３０７
ｂの情報は第三者へ読み出されることがない。この状態で特定メーカ、例えば薄型半導体
装置販売所が有するリーダ／ライタ装置から受信される信号によって第３の薄膜集積回路
により鍵情報を書き換えることにより、第１又は第２のメモリ回路３０７ｂを読み出せる
ように設定しておく。その結果、本人又は特定の者のみが第１又は第２のメモリ回路３０
７ｂから読み出すことができる。
【００３７】
このように、ある信号を受信すると薄膜集積回路を受信不可能な状態とすることにより、
メモリ回路への読み出し、及び書き込みを制限することができる。その結果、セキュリテ
ィーを向上させることができる。このように読み出しを制限されるメモリ回路へは、個人
的な情報を入力するとよい。
【００３８】
本実施の形態では、アンテナを共有するため、第１乃至第３の薄膜集積回路固有のプロト
コルによって受信を制御すると好ましいが、アンテナをそれぞれ設け、リーダ／ライタ装
置から発信される周波数によって第１乃至第３の薄膜集積回路の受信を制御することがで
きる。またリーダ／ライタ装置との通信手段によって第１乃至第３の薄膜集積回路の受信
を制御することができる。
【００３９】
以上のように、複数の薄膜集積回路を用いることによって、鍵情報を制御し、好ましくは
鍵情報を更新することができる。その結果、メモリ回路の書き込み、及び読み出しを制御
することができる。そして、第三者への情報漏洩を防止することができ、セキュリティー
を向上させることができる。
【００４０】
なお本実施の形態では、３つの薄膜集積回路、及び２つのメモリ、３つの薄膜集積回路に
共通して接続する１つのアンテナを有する場合を説明したが、本発明はこれに限定される
ものではない。
【００４１】
（実施の形態２）
本実施の形態では、上記実施の形態と異なり、鍵情報の更新の方法が異なる薄型半導体装
置の使用方法について説明する。図４に示すように、本実施の形態の薄型半導体装置は、
アンテナ３００を共有した第１の薄膜集積回路３０１ａ、第２の薄膜集積回路３０１ｂは
、ゲート回路３０４を介して電子鍵３０５、制御回路３０６に接続されている。電子鍵３
０５は、不揮発性メモリから形成するとよい。電子鍵自体の改ざんを防止し、それに伴う
不正使用を防ぐことができるからである。メモリ回路３０７は、制御回路３０６に接続さ
れている。なお本実施の形態において、メモリ回路３０７は第１のメモリ回路３０７ａ、
第２のメモリ回路３０７ｂとを有していてもよい。またアンテナ３００、制御回路３０６
、メモリ回路３０７は、それぞれ電源回路３０８へ接続されている。
【００４２】
このような薄型半導体装置の使用システムを、図５に示すフローチャートを用いて説明す
る。第１の受信形態（受信１）により、電子鍵３０５へデータが入力され鍵情報が付与さ
れる。また第２の受信形態（受信２）により、電子鍵３０５へデータが入力され鍵情報が
付与される。例えば第１の受信形態により第１の薄膜集積回路のみが動作し、第２の受信
形態により第２の薄膜集積回路のみが動作するように制御する。
【００４３】
受信形態は、周波数をｆ１、ｆ２のように異ならせたり、プロトコルをＰ１、Ｐ２のよう
に異ならせることにより決定することができることは上述の通りである。
【００４４】
また鍵情報は、例えば第１の受信形態により「０１」（下位１ｂｉｔ目が“１”、つまり
Ｄａｔａ＝＊１）となり、第２の受信形態により「１０」（上位１ｂｉｔ目が“１”、つ
まりＤａｔａ＝１＊）となるように付与することができる。
【００４５】
これらに基づき、例えば、図６（Ａ）に示すように、第１の受信形態は、周波数ｆ１、プ
ロトコルＰ１とし、鍵情報を「０１」とすることができる。また第２の受信形態は、周波
数ｆ２、プロトコルＰ２とし、鍵情報を「１０」とすることができる。
【００４６】
そしてこの鍵情報に基づき、メモリ回路３０７の書き込み、又は読み出しを制御する。例
えば、書き込み用の鍵情報が可となれば、メモリ回路へ書き込みが許可される。また読み
出し用の鍵情報が可となれば、メモリ回路からの読み出しが許可される。これら鍵情報が
否となれば、エラー信号を送信する。さらに加えて、第１及び第２の薄膜集積回路への送
受信を禁止してもよい。
【００４７】
例えば図６（Ｂ）に示すように、鍵情報が「００」つまり初期状態のとき、メモリ回路へ
の読み出し、及び書き込みは可となっている。鍵情報が「０１」のとき、メモリ回路への
読み出しは可、書き込みは否となっている。鍵情報が「１０」のとき、メモリ回路への読
み出しは否、書き込みは可となっている。鍵情報が「１１」のとき、メモリ回路への読み
出し、及び書き込みは否となっている。このように鍵情報と、メモリ回路の読み出し、書
き込みを決定することができる。
【００４８】
なお、２つの不揮発性メモリを用いて電子鍵を形成する場合、鍵情報を「０１」、「１０
」、「１１」となるが、鍵情報はｎ個の不揮発性メモリを用いて形成することができる。
その結果、図５のフローチャートに示すように、電子鍵の鍵情報を更新することができる
。例えば、４つの不揮発性メモリを用いる場合、「１１」となった後であっても、「１１
００」とし、鍵情報を「１１０１」又は「１１１１」とすることによって、メモリ回路の
読み出し、書き込みを制御することができる。
【００４９】
またメモリ回路の読み出しを行った後、第１の薄膜集積回路３０１ａ、又は第２の薄膜集
積回路３０１ｂへ情報が送信される。このとき鍵情報に基づいて、どちらに送信すべきか
判断する。
【００５０】
（実施の形態３）
本実施の形態では、薄膜集積回路と、リーダ／ライタ装置との通信形態を示すシステムに
ついて、図７に示すフローチャートを用いて説明する。
【００５１】
まず、薄型半導体装置をリーダ／ライタ装置へかざす。すると、薄型半導体装置が有する
薄膜集積回路Ｃ１が受信する。これに伴い、薄型半導体装置が有するメモリ回路へ書き込
み等が行われる。その後、薄膜集積回路Ｃ１からリーダ／ライタ装置へ情報が送信される
。すると、リーダ／ライタ装置は、さらに別の薄膜集積回路Ｃｎと通信するか否かを決定
する。
【００５２】
その後、別の薄膜集積回路Ｃｎと受信するとなり、薄膜集積回路Ｃｎからリーダ／ライタ
装置へ情報が送信された後、さらにリーダ／ライタ装置は、さらに別の薄膜集積回路と通
信するか否かを決定する。
【００５３】
別の薄膜集積回路と通信するか否かは、リーダ／ライタ装置側で、どの薄膜集積回路を受
信するか否かを決定すればよい。また先に通信した薄膜集積回路によって、次に通信する
薄膜集積回路の情報をリーダ／ライタ装置へ与えてもよい。別の薄膜集積回路と通信する
回数を増やすことにより、セキュリティー性を向上させることができる。
【００５４】
なお、薄型半導体装置と、リーダ／ライタ装置との通信は、サブミリ波（３００ＧＨｚ〜
３ＴＨｚ）、ミリ波（ＥＨＦ）（３０ＧＨｚ〜３００ＧＨｚ）、マイクロ波（ＳＨＦ）（
３ＧＨｚ〜３０ＧＨｚ）、極超短波（ＵＨＦ）（３００ＭＨｚ〜３ＧＨｚ）、超短波（Ｖ
ＨＦ）（３０ＭＨｚ〜３００ＭＨｚ）、短波（ＨＦ）（３ＭＨｚ〜３０ＭＨｚ）、中波（
ＭＦ）（３００ＫＨｚ〜３ＭＨｚ）、長波（ＬＦ）（３０ＫＨｚ〜３００ＫＨｚ）、及び
超長波（ＶＬＦ）（３ＫＨｚ〜３０ＫＨｚ）のいずれかの周波数を採ることができる。具
体的な周波数は、１３５ＫＨｚ、６．７８ＭＨｚ、１３．５６ＭＨｚ、２７．１２５ＭＨ
ｚ、４０．６８ＭＨｚ、４３３．９２ＭＨｚ、８６９．０ＭＨｚ、９１５．０ＭＨｚ、２
．４５ＧＨｚ、５．８ＧＨｚ、及び２４．１２５ＧＨｚのいずれかから選択することがで
きる。その結果、リーダ／ライタ装置は、複数の薄膜集積回路のうち少なくとも１つの薄
膜集積回路へ信号を発信することができる。
【００５５】
また薄型半導体装置と、リーダ／ライタ装置との通信は、デジタル変調方式であって、振
幅変調（ＡＳＫ）、周波数変調（ＦＳＫ）、位相変調（ＰＳＫ）のいずれかを用いること
ができる。その結果、リーダ／ライタ装置は、複数の薄膜集積回路のうち少なくとも１つ
の薄膜集積回路へ信号を発信することができる。
【００５６】
また薄型半導体装置と、リーダ／ライタ装置との通信は、アナログ変調方式であって、振
幅変調（ＡＭ）、周波数変調（ＦＭ）、位相変調（ＰＭ）のいずれかを用いることができ
る。その結果、リーダ／ライタ装置は、複数の薄膜集積回路のうち少なくとも１つの薄膜
集積回路へ信号を発信することができる。
【００５７】
また薄型半導体装置と、リーダ／ライタ装置との通信は、単方向通信、又は双方向通信で
あって、空間分割多重化方式、偏波面分割多重方式、周波数分割多重化方式、時分割多重
化方式、符号分割多重化方式、及び直交周波数分割多重化方式のいずれかを用いることが
できる。その結果、リーダ／ライタ装置は、複数の薄膜集積回路のうち少なくとも１つの
薄膜集積回路へ信号を発信することができる。
【００５８】
また薄型半導体装置と、リーダ／ライタ装置との通信は、異なるプロトコルを用いること
ができる。その結果、リーダ／ライタ装置は、複数の薄膜集積回路のうち少なくとも１つ
の薄膜集積回路へ信号を発信することができる。
【００５９】
以上を繰り返すことにより、薄型半導体装置と、リーダ／ライタ装置とは通信することが
できる。このとき薄膜集積回路は、それぞれアンテナを実装しても、アンテナを共有して
もよい。それぞれアンテナを薄膜集積回路に実装する場合、当該薄膜集積回路が受信する
周波数を異ならせることができる。
【００６０】
上記実施の形態に示したように薄型半導体装置の動作方法は、例えば本実施の形態の薄膜
集積回路と、リーダ／ライタ装置との通信により決定することができる。
【００６１】
（実施の形態４）
本実施の形態では、複数の薄膜集積回路を実装した薄型半導体装置をタグ、所謂ＩＤタグ
として、食品の流通に用いた形態、及びその動作方法について説明する。
【００６２】
図８（Ａ）に示すように、鍵情報データを「００００」（初期値）、「０００１」、「０
０１１」、「０１１１」、「１１１１」とする。そして、鍵情報データにより、上記実施
の形態に示したように薄膜集積回路に対する送受信、つまりメモリへのアクセスを制限す
ることができる。
【００６３】
図８（Ｂ）に示すように、この鍵情報データは、順に（１）、（２）、（３）、（４）の
動作で「０」、「１」を制御することができる。なお、（１）、（２）、（３）、（４）
の動作は、例えば上記実施の形態で示したように、いずれの薄膜集積回路が受信するかに
より制御することができる。
【００６４】
このような鍵情報データを有する薄型半導体装置は、図９（Ａ）から（Ｅ）に示すような
、第１の薄膜集積回路Ｃ１、第２の薄膜集積回路Ｃ２、第３の薄膜集積回路Ｃ３、第４の
薄膜集積回路Ｃ４を有し、それぞれアクセス可能な第１のメモリ回路Ｍ１、第２のメモリ
回路Ｍ２を有する。そして図９（Ａ）に示すように、第１の薄膜集積回路Ｃ１のみアクセ
ス可能な状態（ｉｎ又はｏｕｔの信号を受信する状態）とする。第１の薄膜集積回路Ｃ１
は、第１のメモリ回路Ｍ１に対して書き込み、又は読み出しを行うことができる。例えば
、鍵情報を「０００１」とする。例えば、このような薄型半導体装置への動作を食品の生
産・加工工場のリーダ／ライタ装置で行い、商品の生産地、生産者、加工年月日、賞味期
限等の商品に関する基本事項を第１のメモリ回路Ｍ１へ書き込む。そして出荷前に、基本
事項が第１のメモリ回路Ｍ１に正確に入力されているかを確認することができる。
【００６５】
その後図９（Ｂ）に示すように、第２の薄膜集積回路Ｃ２への送受信を試みると、第１の
薄膜集積回路Ｃ１への送受信が禁止される。例えば、鍵情報を「００１１」とする。なお
第１の薄膜集積回路Ｃ１の送受信禁止は、上記生産工場から出荷されるときに設定しても
よい。第１の薄膜集積回路Ｃ１の送受信が禁止される結果、第１のメモリ回路Ｍ１への書
き込みが禁止され、第１のメモリ回路Ｍ１からの読み出しのみ可能となり、第２の薄膜集
積回路Ｃ２は第２のメモリ回路Ｍ２への書き込み、又は読み出しを行うことができるよう
に制御することができる。例えば、このような薄型半導体装置への動作を流通過程のリー
ダ／ライタ装置で行う。すると、生産工場で書き込まれた基本事項は、流通過程で改ざん
されることがない。そして流通過程で必要な事項、例えば配達先、配達個数等は第２のメ
モリ回路Ｍ２へ書き込む。そして配送前に、流通過程で必要な事項が第２のメモリ回路Ｍ
２に正確に入力されているかを確認することができる。
【００６６】
次いで図９（Ｃ）に示すように、第３の薄膜集積回路Ｃ３へ送受信を試みると、第２の薄
膜集積回路Ｃ２への送受信が禁止される。例えば、鍵情報を「０１１１」とする。第２の
薄膜集積回路Ｃ２への送受信禁止は、上記流通過程から配送させるときに設定してもよい
。第２の薄膜集積回路Ｃ２への送受信が禁止される結果、第１のメモリ回路Ｍ１及び第２
のメモリ回路Ｍ２への書き込みが禁止され、第１のメモリ回路Ｍ１及び第２のメモリ回路
Ｍ２からの読み出しのみが可能となるように制御することができる。例えば、このような
薄型半導体装置への動作を店頭のリーダ／ライタ装置で行う。すると、生産工場及び流通
過程で書き込まれた事項は、店頭で改ざんされることがない。店頭では、これら書き込ま
れた事項を確認することができればよい。
【００６７】
また商品等の価格を書き込む場合、当該価格は流動するため、バーコードリーダに書き込
んでも構わない。このように、書き込む事項、内容によってメモリ又はバーコードリーダ
といった書き込み手段を選択することができる。
【００６８】
その後図９（Ｄ）に示すように、第４の薄膜膜集積回路Ｃ４へ送受信を試みると、第３の
薄膜集積回路Ｃ３への送受信が禁止される。例えば、鍵情報を「１１１１」とする。第３
の薄膜集積回路Ｃ３の送受信禁止は、上記店頭から購入したときに設定してもよい。第３
の薄膜集積回路Ｃ３への送受信が禁止される結果、第１のメモリ回路Ｍ１及び第２のメモ
リ回路Ｍ２への書き込み、及び読み出しが禁止されるよう制御することができる。例えば
、このような薄型半導体装置への動作を店頭のリーダ／ライタ装置、具体的にはレジスタ
に搭載されたシステムにより行う。すると、第１のメモリ回路Ｍ１及び第２のメモリ回路
Ｍ２へ書き込まれた事項は、消費者等によって改ざんされることがない。消費者等は、店
頭でこれら書き込まれた事項を確認することができればよい。
【００６９】
なお、消費者等が店頭外で、第１のメモリ回路Ｍ１及び第２のメモリ回路Ｍ２へ書き込ま
れた事項を読み出す場合、薄膜集積回路の数やメモリの数、送受信禁止される状態を制御
することにより可能とすることができる。
【００７０】
そして、図９（Ｅ）このように第１のメモリ回路Ｍ１及び第２のメモリ回路Ｍ２へのアク
セスが禁止された薄型半導体装置は、リサイクルのため回収すると望ましい。例えば、商
品購入後、レジスタ等で回収すればよい。第４の薄膜膜集積回路Ｃ４により、消費者等が
第１のメモリ回路Ｍ１及び第２のメモリ回路Ｍ２からの読み出しができないため、レジス
タで回収しても構わない。このように回収された薄型半導体装置は、第１のメモリ回路Ｍ
１及び第２のメモリ回路Ｍ２に書き込まれた情報を削除する。そのため、第１のメモリ回
路Ｍ１及び第２のメモリ回路Ｍ２は、ＥＥＰＲＯＭ等から形成されるとよく、紫外線を照
射する等物理的、化学的処理により情報を削除することができる。
【００７１】
なお、情報を削除する必要がない場合、第１のメモリ回路Ｍ１及び第２のメモリ回路Ｍ２
は、書き込みのみを可能とする不揮発性メモリから形成するとよい。その結果、改ざん防
止にもつながる。
【００７２】
本実施の形態では、４つの薄膜集積回路、２つのメモリを用いる場合を説明したが、これ
に限定されない。例えば、メモリを共有したり、薄膜集積回路にメモリを形成することが
できる。
【００７３】
このように複数の薄膜集積回路を実装した薄型半導体装置は、多くの過程を経由する商品
に関する情報を改ざんすることが防止でき、セキュリティーを向上させることができる。
【００７４】
また本発明の薄膜集積回路は、従来のＩＣチップと比較してコストを低く製造することが
できる。そのため、薄型半導体装置のコストを高めることなく、複数の薄膜集積回路を実
装することができる。
【００７５】
（実施の形態５）
本実施の形態では、複数の薄膜集積回路の作製方法について説明する。
【００７６】
図１０（Ａ）に示すように、絶縁基板１００に、剥離層１０２、半導体膜を能動領域とし
て有する薄膜トランジスタ層（ＴＦＴ層と呼ぶ）１０３を順次形成し、薄膜集積回路１０
１を複数形成する。また図１０（Ｂ）は図１０（Ａ）のａ−ｂの断面図、図１０（Ｃ）は
図１０（Ａ）のｃ−ｄの断面図を示す。
【００７７】
絶縁基板１００としては、バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなど
のガラス基板、石英基板等が挙げられる。またその他の絶縁表面を有する基板としては、
ポリエチレン-テレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリ
エーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の可撓性を有す
る合成樹脂からなる基板がある。また、ステンレスなどの金属または半導体基板などの表
面に酸化珪素や窒化珪素などの絶縁膜を形成した基板なども用いることができる。このよ
うな絶縁基板１００は、円形のシリコンウェハからＩＣチップを取り出す場合と比較して
、母体基板形状に制約がなく、薄膜集積回路の低コスト化を達成することができる。
【００７８】
剥離層１０２としては、珪素を有すればよく、その構造は、非晶質半導体、非晶質状態と
結晶状態とが混在したセミアモルファス半導体（ＳＡＳとも表記する）、及び結晶性半導
体のいずれでもよい。なおＳＡＳは、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を
観察することができる微結晶半導体が含まれる。これらの剥離層１０２は、スパッタリン
グ法、又はプラズマＣＶＤ法等によって形成することができる。また剥離層１０２は、３
０ｎｍ〜１μｍの膜厚とすればよく、剥離層１０２の成膜装置の薄膜形成限界が許容すれ
ば、３０ｎｍ以下とすることも可能である。また剥離層１０２は、タングステン（Ｗ）、
モリブデン（Ｍｏ）等の金属材料を用いて形成することもできる。
【００７９】
また剥離層１０２には、リンやボロン等の元素を添加してもよい。さらに加熱等により当
該元素を活性化させてもよい。元素を添加することにより、剥離層１０２の反応速度、つ
まりエッチングレートを改善することができる。
【００８０】
本実施の形態では、剥離層１０２に３０ｎｍ〜１μｍ、好ましくは３０ｎｍ〜５０ｎｍの
膜厚を有するＳＡＳを用いるが、上述したその他の材料を用いても構わない。
【００８１】
このとき剥離層１０２を選択的に形成してもよい。例えば、絶縁基板１００の周囲に剥離
層１０２を形成しないようにする。剥離層１０２が形成されない領域により、剥離層除去
後であっても、ＴＦＴ層１０３がばらばらになることがない。すなわちＴＦＴ層は、基板
１００等によって一体化されている。選択的に剥離層１０２を形成する手段として、絶縁
基板１００の周囲を覆うようにマスクを配置して剥離層１０２を形成したり、絶縁基板１
００全面に剥離層１０２を形成した後、絶縁基板１００の周囲のみエッチングする方法が
ある。
【００８２】
なおＴＦＴ層１０３は、下地絶縁膜、所望の形状にパターニングされた半導体膜１２４、
ゲート絶縁膜として機能する絶縁膜（以下、単にゲート絶縁膜）１２５を介して設けられ
たゲート電極として機能する導電膜（以下、単にゲート電極と表記する）１２６を有する
薄膜トランジスタ１２８ｎ、１２８ｐを有する。半導体膜は、０．２μｍ以下、代表的に
は４０ｎｍ〜１７０ｎｍ、好ましくは５０ｎｍ〜１５０ｎｍの膜厚とする。なお薄膜トラ
ンジスタの構造は、シングルドレイン構造、ＬＤＤ（Lightly Doped Drain）構造、及び
ＧＯＬＤ（Gate-drain Overlapped LDD）構造のいずれでもよい。また半導体膜はチャネ
ル形成領域、及び不純物領域（ソース領域、ドレイン領域、ＧＯＬＤ領域、ＬＤＤ領域を
含む）を有し、添加される不純物元素の導電型によりｎチャネル型薄膜トランジスタ１２
８ｎ、又はｐチャネル型薄膜トランジスタ１２８ｐと区別することができる。またチャネ
ル形成領域が微細化するにつれ短チャネル効果を防止するためには、ゲート電極の側面に
絶縁物を形成し、所謂サイドウォール構造を有すると好ましく、当該絶縁物下方に低濃度
不純物領域が形成される。そして各不純物領域と接続するように形成された配線１３０を
有する。
【００８３】
またＴＦＴ層１０３がエッチングされないために、剥離層１０２上に形成される下地絶縁
膜は、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（
ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素
、又は窒素を有する絶縁膜の単層構造、又はこれらの積層構造を有するとよい。これはエ
ッチングガスに対し、剥離層１０２との十分な選択比がとれるためである。
【００８４】
そのため、下地絶縁膜は、積層構造を有してもよく、本実施の形態では第１の絶縁膜１２
１、第２の絶縁膜１２２、第３の絶縁膜１２３を有する。例えば第１の絶縁膜として酸化
珪素膜、第２の絶縁膜として酸化窒化珪素膜、第３の絶縁膜として酸化珪素膜を用いる。
これは、絶縁基板１００等からの不純物拡散を考えると、酸化窒化珪素膜を用いると好ま
しいが、当該酸化窒化珪素膜は剥離層、及び半導体膜との密着性が低いことが懸念される
。そこで、剥離層、半導体膜、及び酸化窒化珪素膜との密着性の高い酸化珪素膜を設ける
とよい。
【００８５】
半導体膜１２４は、非晶質半導体、非晶質状態と結晶状態とが混在したＳＡＳ、非晶質半
導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体、及び結晶
性半導体から選ばれたいずれの状態を有してもよい。
【００８６】
本実施の形態では、非晶質半導体膜を形成し、加熱処理により結晶化された結晶性半導体
膜を形成する。加熱処理とは、加熱炉、レーザ照射、若しくはレーザ光の代わりにランプ
から発する光の照射（以下、ランプアニールと表記する）、又はそれらを組み合わせて用
いることができる。
【００８７】
レーザ照射を用いる場合、連続発振型のレーザビーム（ＣＷレーザビーム）やパルス発
振型のレーザビーム（パルスレーザビーム）を用いることができる。レーザビームとして
は、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ、ＹＡＧレーザ、Ｙ2Ｏ3レーザ、ＹＶＯ4
レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンド
ライトレーザ、Ｔｉ：サファイヤレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種ま
たは複数種から発振されるものを用いることができる。このようなレーザビームの基本波
、及び当該基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径
の結晶を得ることができる。例えば、Ｎｄ:ＹＶＯ4レーザ（基本波１０６４ｎｍ）の第２
高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレー
ザのパワー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃ
ｍ2）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射す
る。
【００８８】
このとき例えば図１９（Ａ）に示すような光学系を用い、ＣＷレーザ装置を用いて結晶化
を行う。まず、レーザ発振器２９０から射出されるＣＷレーザビームが光学系２９１によ
り長く引き延ばされ、線状に加工される。具体的には、レーザビームが、光学系２９１が
有するシリンドリカルレンズや凸レンズを通過すると、線状に加工することができる。こ
のときビームスポットの長軸の長さが、２００〜３５０μｍとなるように加工するとよい
。
【００８９】
その後、線状に加工されたレーザビームは、ガルバノミラー２９３と、ｆθレンズ２９４
とを介して半導体膜１２４へ入射する。このとき線状レーザは、半導体膜上に所定の大き
さのレーザスポット２８２を形成するように調整されている。またｆθレンズ２９４によ
り、ガルバノミラーの角度によらず、被照射物表面において、レーザスポット２８２の形
状を一定とすることができる。
【００９０】
このときガルバノミラーの振動を制御する装置（制御装置）２９６により振動する、つま
りガルバノミラーの角度が変化するようになっており、レーザスポット２８２は、一方向
（例えば、図中のＸ軸方向）に移動する。例えばガルバノミラーが半周期振動すると、レ
ーザビームが半導体膜上のＸ軸方向に一定距離移動する（往路）。
【００９１】
その後、半導体膜１２４はＸＹステージ２９５によりＹ軸方向へ移動する。そして同様に
、ガルバノミラーにより、レーザスポットが半導体膜上のＸ軸方向に移動する（復路）。
このようなレーザビームの往復運動を用いて、経路２８３をレーザスポットが移動し、レ
ーザ照射が行われる。
【００９２】
このとき図１９（Ｂ）に示すように、薄膜トランジスタのキャリアの移動方向と、レーザ
ビームのＸ軸への移動方向（走査方向）とが沿うようにレーザ照射を行う。例えば図１９
（Ｂ）に示す形状を有する半導体膜１２４の場合、レーザビームのＸ軸への移動方向（走
査方向）と平行となるように、半導体膜に形成されるソース領域１２４（ｓ）、チャネル
形成領域１２４（ｃ）、ドレイン領域１２４（ｄ）を配置する。その結果、キャリアが横
切る粒界を少なくする又はなくすことができるため、薄膜トランジスタの移動度を高める
ことができる。
【００９３】
またさらにレーザビームの入射角θを、半導体膜に対して０°＜θ＜９０°となるように
してもよい。その結果、レーザビームの干渉を防止することができる。
【００９４】
なお連続発振の基本波のレーザビームと連続発振の高調波のレーザビームとを照射するよ
うにしてもよいし、連続発振の基本波のレーザビームとパルス発振の高調波のレーザビー
ムとを照射するようにしてもよい。複数のレーザビームを照射することにより、エネルギ
ーを補うことができる。
【００９５】
またパルス発振型のレーザビームであって、半導体膜がレーザ光によって溶融してから固
化するまでに、次のパルスのレーザ光を照射できるような発振周波数でレーザを発振させ
るレーザビームを用いることもできる。このような周波数でレーザビームを発振させるこ
とで、走査方向に向かって連続的に成長した結晶粒を得ることができる。具体的なレーザ
ビームの発振周波数は１０ＭＨｚ以上であって、通常用いられている数十Ｈｚ〜数百Ｈｚ
の周波数帯よりも著しく高い周波数帯を使用する。
【００９６】
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザビームを照射するようにしてもよ
い。これにより、レーザビームの照射による半導体表面の荒れを抑えたり、平坦性を高め
ることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることがで
きる。
【００９７】
またＳｉＨ4とＦ2、又はＳｉＨ4とＨ2を用いて微結晶半導体膜を形成し、その後上記のよ
うなレーザ照射をおこなって結晶化してもよい。
【００９８】
その他の加熱処理として、加熱炉を用いる場合、非晶質半導体膜を５００〜５５０℃で２
〜２０時間かけて加熱する。このとき、徐々に高温となるように温度を５００〜５５０℃
の範囲で多段階に設定するとよい。最初の低温加熱工程により、非晶質半導体膜の水素等
が出てくるため、結晶化の際の膜荒れを低減する、所謂水素だしを行うことができる。さ
らに、結晶化を促進させる金属元素、例えばＮｉを非晶質半導体膜上に形成すると、加熱
温度を低減することができ好ましい。このような金属元素を用いた結晶化であっても、６
００〜９５０℃に加熱しても構わない。
【００９９】
但し、金属元素を形成する場合、半導体素子の電気特性に悪影響を及ぼすことが懸念され
るので、該金属元素を低減又は除去するためのゲッタリング工程を施す必要が生じる。例
えば、非晶質半導体膜をゲッタリングシンクとして金属元素を捕獲する工程を行えばよい
。
【０１００】
また直接被形成面に、結晶性半導体膜を形成してもよい。この場合、ＧｅＦ4、又はＦ2等
のフッ素系ガスと、ＳｉＨ4、又はＳｉ2Ｈ6等のシラン系ガスとを用い、熱又はプラズマ
を利用して直接被形成面に、結晶性半導体膜を形成することができる。このように直接結
晶性半導体膜を形成する場合であって、高温処理が必要となるときは、耐熱性の高い石英
基板を用いるとよい。
【０１０１】
このような半導体膜を加熱する工程により、剥離層１０２へ加熱の影響があると考えられ
る。例えば、炉を用いた加熱処理を行う場合や、５３２ｎｍの波長を用いてレーザ照射を
行う場合、剥離層１０２までエネルギーが到達することがある。その結果、剥離層１０２
も結晶化されることがある。このような剥離層１０２の結晶化状態によっても、反応速度
を改善することができる。
【０１０２】
一方、効率よく半導体膜を結晶化するため、剥離層１０２へレーザによるエネルギーを到
達させないように、下地絶縁膜の構造を選択することもできる。例えば、下地絶縁膜の材
料、膜厚、積層順を選択する。
【０１０３】
以上に示したいずれかの手段により形成される半導体膜は、シリコンウェハから形成され
るＩＣチップと比べて多くの水素を有する。具体的には、水素を１×１０19〜１×１０22
ａｔｏｍｓ／ｃｍ3、好ましくは１×１０19〜５×１０20ａｔｏｍｓ／ｃｍ3有するように
形成することができる。この水素により、半導体膜中のダングリングボンドを緩和する、
所謂ターミネート効果を奏することができる。加えて半導体膜中の水素により、薄膜集積
回路の柔軟性を高めることができる。
【０１０４】
さらに、パターニングされた半導体膜が薄膜集積回路において占める面積の割合を、１〜
３０％とすることで、曲げ応力による薄膜トランジスタの破壊や剥がれを防止することが
できる。
【０１０５】
このような半導体膜を有する薄膜トランジスタのサブシュレッド係数（Ｓ値）は、０．３
５Ｖ／ｄｅｃ以下、好ましくは０．２５〜０．０９Ｖ／ｄｅｃとなる。また当該薄膜トラ
ンジスタの移動度は、１０ｃｍ2／Ｖｓ以上となる。
【０１０６】
このようなＴＦＴを用いて１９段リングオシレータを構成した場合において、電源電圧３
〜５Ｖでは、その発振周波数は１ＭＨ以上、好ましくは１００ＭＨｚ以上の特性を有する
。電源電圧３〜５Ｖにおいて、インバータ１段あたりの遅延時間は２６ｎｓ、好ましくは
０．２６ｎｓ以下を有する。
【０１０７】
このように薄膜集積回路は、非常に薄い半導体膜を能動領域として有しているため、シリ
コンウェハから形成されるＩＣチップと比較して、薄型化を達成することができる。具体
的な薄膜集積回路の厚みは０．３μｍ〜３μｍ、代表的には２μｍ程度となる。
【０１０８】
以上の構造によりＴＦＴとしての機能を奏することは可能であるが、好ましくは第１の層
間絶縁膜１２７、第２の層間絶縁膜１２９を形成するとよい。第１の層間絶縁膜１２７が
有する水素により、半導体膜のレーザダメージ、欠陥等を補修することができる。すなわ
ち水素による欠陥のターミネーション効果を得ることができる。このような第１の層間絶
縁膜１２７としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（Ｓ
ｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・
・・）等の酸素、又は窒素を有する絶縁膜を用いることができる。
【０１０９】
また第２の層間絶縁膜１２９により平坦性を高めることができる。このような第２の層間
絶縁膜１２９は、有機材料や無機材料を用いることができる。有機材料としては、ポリイ
ミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シ
ロキサン、ポリシラザンを用いることができる。なお、シロキサンとは、Ｓｉ−Ｏ−Ｓｉ
結合を含む。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成さ
れる。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素
）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少な
くとも水素を含む有機基と、フルオロ基とを用いてもよい。またポリシラザンとは、珪素
（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料、所謂ポリシラザンを含む液体材料を
出発原料として形成される。無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（Ｓｉ
Ｎｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ
＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜を用いることができ
る。また、第２の層間絶縁膜１２９として、これら絶縁膜の積層構造を用いてもよい。例
えば有機材料を用いて第２の層間絶縁膜１２９を形成すると、平坦性は高まるが、水分や
酸素が吸収されやすい状態となってしまう。これを防止するため、有機材料上に、無機材
料を有する絶縁膜を形成するとよい。無機材料に、窒素を有する絶縁膜を用いると、水分
に加えてＮａ等のアルカリイオンの侵入を防ぐことができる。
【０１１０】
更に好ましくは、配線１３０を覆うように第４の絶縁膜１３１を設けるとよい。薄膜集積
回路が実装される物品は、手で触ることが多いため、Ｎａ等のアルカリイオンの拡散が懸
念される。そのため、薄膜集積回路の最上面に第４の絶縁膜１３１を形成するとよい。第
４の絶縁膜１３１としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪
素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１
、２・・・）等の酸素、又は窒素を有する絶縁膜を用いることができるが、代表的には窒
化酸化珪素（ＳｉＮｘＯｙ）を用いるとよい。
【０１１１】
その後、例えば薄膜集積回路１０１間に溝１０５を形成する。溝１０５は、ダイシング、
スクライビング又はマスクを利用したエッチング等によって行うことができる。溝１０５
の形状は、円状（所謂穴に相当）、矩形状（所謂スリットに相当）等とすることができる
。ダイシングの場合には、ダイシング装置（ダイサー）を用いるブレードダイシング法が
一般的である。ブレードとは、ダイヤモンド砥粒を埋め込んだ砥石で、その幅は約３０〜
５０μｍであり、このブレードを高速回転させることにより、ＴＦＴ層１０３を分離し溝
１０５を形成することができる。また、スクライビングの場合には、ダイヤモンドスクラ
イビング法とレーザスクライビング法等がある。また、エッチングの場合には、露光、現
像工程によりマスクパターンを形成し、ドライエッチング、ウェットエッチング等により
ＴＦＴ層を分離し溝１０５を形成することができる。ドライエッチングにおいては、大気
圧プラズマ法を用いてもよい。このようにして薄膜集積回路１０１間に、溝１０５を形成
することができる。
【０１１２】
なお溝１０５は、各薄膜集積回路間に形成する必要はなく、複数の薄膜集積回路の領域間
に形成してもよい。
【０１１３】
またＴＦＴ層１０３中に開口部を形成してもよい。この開口部は、チャネル形成領域とな
る導体膜が設けられている領域以外に形成する必要がある。このような開口部を溝と合わ
せて使用することにより、溝１０５の大きさや数を調節したり、剥離層１０２の除去に要
する時間を短縮することができる。開口部の円状、矩形状等であればよい。
【０１１４】
また薄膜集積回路１０１の境界に溝１０５を選択的に形成すると、薄膜集積回路間の溝１
０５以外の領域には絶縁膜、又は導電膜等が残留する。このような薄膜集積回路間に残留
した絶縁膜、又は導電膜等を接続領域１０６と表記する。なお接続領域１０６は、薄膜集
積回路がばらばらとならず一体となるようにつなぎ止める機能を有すればよく、絶縁膜、
及び導電膜のいずれを有してもよく、さらに単層構造でも、積層構造でもよい。
【０１１５】
また薄膜集積回路１０１は、剥離層１０２が形成されていない領域を形成することによっ
て、絶縁基板１００に固定してもよい。固定された結果、薄膜集積回路１０１は絶縁基板
１００と離れることがないので、ばらばらになることがない。そのため、作製工程中の薄
膜集積回路の移動が簡便なものとなる。
【０１１６】
この状態で、剥離層１０２を除去する。まず、剥離層１０２を除去するエッチング剤１１
５を導入する。エッチング剤としては、ハロゲン化物、代表的にはフッ化ハロゲンを含む
気体又は液体を使用することができる。例えばフッ化ハロゲンとしてＣｌＦ3（三フッ化
塩素）を使用することができる。なお、ＣｌＦ3は、塩素を２００℃以上でフッ素と反応
させることにより、Ｃｌ2（ｇ）＋３Ｆ2（ｇ）→２ＣｌＦ3（ｇ）の過程を経て生成する
ことができる。またＣｌＦ3は、反応空間の温度によっては液体の場合もあり（沸点１１
．７５℃）、その際にはフッ化ハロゲンを含む液体としてウェットエッチングを採用する
こともできる。その他のフッ化ハロゲンを含む気体として、ＣｌＦ3等に窒素を混合した
ガスを用いてもよい。
【０１１７】
また、剥離層１０２をエッチングし、下地絶縁膜をエッチングしないようなエッチング剤
であれば、ＣｌＦ3に限定されるものでなく、またフッ化ハロゲンに限定されるものでも
ない。例えば、ＣＦ4、ＳＦ6、ＮＦ3、Ｆ2等のフッ素を含む気体をプラズマ化して用いる
こともできる。その他のエッチング剤として、テトラメチルアンモニウムハイドロオキサ
イド（ＴＭＡＨ）のような強アルカリ溶液を用いてもよい。
【０１１８】
さらに、ＣｌＦ3等のフッ化ハロゲンを含む気体によって化学的に除去する場合、選択的
にエッチングされる材料を剥離層１０２として用い、エッチングされない材料を下地膜と
して用いるという条件に従うならば、剥離層１０２及び下地絶縁膜の組み合わせは、上記
材料に限定されるものではない。
【０１１９】
本実施の形態では、減圧ＣＶＤ装置を用い、エッチング剤：ＣｌＦ3（三フッ化塩素）ガ
ス、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：６Ｔｏｒｒ、時間：３ｈの条件で剥
離層１０２を除去することができるが、この条件に限定されるものではない。また減圧Ｃ
ＶＤ装置は、複数の絶縁基板１００を処理することができるようなベルジャーを有する。
その結果、薄膜集積回路の量産性を高めることができる。そして、排気管より不要なガス
が排気されるとき、薄膜集積回路が絶縁基板１００と一体化されていれば、排気管へ吸い
込まれる恐れがない。
【０１２０】
さらに減圧ＣＶＤ装置の側面には加熱手段、例えばヒータを設けてもよい。加熱手段によ
り処理温度を１００℃〜３００℃とすると剥離層１０２とエッチング剤の反応速度を高め
ることができる。その結果、エッチング剤の使用量を少なくすることができ、処理時間を
短縮することもできる。
【０１２１】
このようなエッチング剤の導入により、剥離層１０２を徐々に後退させて、除去すること
ができる。
【０１２２】
エッチング剤の導入時、ＴＦＴ層１０３がエッチングされないようにエッチング剤、ガス
流量、温度等を設定する。本実施の形態で用いるＣｌＦ3は、珪素を選択的にエッチング
する特性があるため、剥離層１０２を選択的に除去することができる。さらにＴＦＴ層１
０３がエッチングされないように、下地絶縁膜には酸素、又は窒素を有する絶縁膜を用い
ると好ましい。これら剥離層と、下地絶縁膜との反応速度の差、つまり選択比が高いため
、薄膜集積回路を保護しつつ、剥離層１０２を容易に除去することができる。本実施の形
態では、ＴＦＴ層１０３の上下に設けられた酸化窒化珪素等、側面に露出する層間絶縁膜
、ゲート絶縁膜、配線等の端部により、ＴＦＴ層がエッチグ剤と反応することを防止でき
る。
【０１２３】
その後、絶縁基板１００を剥離する。このとき薄膜集積回路がばらばらになることがなら
ないように、薄膜集積回路同士をつなげておいてもよい。
【０１２４】
また、剥離された絶縁基板１００は再利用することができる。その結果、薄膜集積回路の
低コスト化を達成することができる。再利用する場合、溝１０５を形成するためのダイシ
ングやスクライビング等において、絶縁基板１００に傷が生成されないように制御するの
が望ましい。しかし、傷が生成された場合であっても、有機樹脂や無機膜を塗布法や液滴
吐出法によって形成し、平坦化処理を行うことができる。なお液滴吐出法とは、導電膜や
絶縁膜などの材料が混入された組成物の液滴（ドットとも表記する）を選択的に吐出（噴
出）する方法であり、その方式によっては、インクジェット法とも呼ばれる。
【０１２５】
次いで図１１（Ａ）に示すように、接着剤１４１を用いて、薄膜集積回路を別基体１４２
へ接着することができる。別基体１４２は、可撓性を有するフレキシブル基板が好ましい
。フレキシブル基板には、ポリエチレン-テレフタレート（ＰＥＴ）、ポリエチレンナフ
タレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、
アクリル等の可撓性を有する合成樹脂からなる基板を用いることができる。
【０１２６】
接着剤１４１としては、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加
剤等の接着剤又は両面テープ等を用いることができる。
【０１２７】
フレキシブル基板へ移し替える結果、薄膜集積回路の柔軟性が向上し、破壊強度を高める
ことができる。また絶縁基板１００上に形成された薄膜集積回路と比べて、軽量化、薄型
化を達成でき、可撓性を高めることができる。
【０１２８】
別基体１４２は、実装する物品の表面であってもよい。すなわち薄膜集積回路１０１は、
絶縁基板１００を有さない状態で完成することができ、物品へ実装することができる。そ
のため、薄型半導体装置の薄膜化、及び実装する物品に実装した状態の薄膜化、及び軽量
化を達成することができる。
【０１２９】
最後に、薄膜集積回路をダイシング、スクライビング、又はレーザカット法により切断す
る。例えば、ガラス基板に吸収されるレーザ、例えばＣＯ2レーザを使用して切断するこ
とができる。
【０１３０】
また薄膜集積回路の側面等の周囲に、エポキシ樹脂等の有機樹脂を充填してもよい。その
結果、薄膜集積回路は外部から保護され、持ち運びしやすい形態となる。
【０１３１】
このように切断された薄膜集積回路の面積は、５ｍｍ四方（２５ｍｍ2）以下、好ましく
は０．３ｍｍ四方（０．０９ｍｍ2）〜４ｍｍ四方（１６ｍｍ2）とすることができる。
【０１３２】
このような絶縁基板１００に薄膜集積回路を形成する場合、円形のシリコンウェハより作
製されたＩＣチップと比較して、母体基板形状に制約がない。そのため、薄膜集積回路の
量産性を高め、大量生産を行うことができる。さらに絶縁基板１００を再利用することが
できるため、コストを削減することができる。
【０１３３】
また本発明の薄膜集積回路は、シリコンウェハからなるＩＣチップと異なり、０．２μｍ
以下、代表的には４０ｎｍ〜１７０ｎｍ、好ましくは５０ｎｍ〜１５０ｎｍの膜厚の半導
体膜を能動領域として有し、非常に薄型となることを特徴とする。その結果、物品へ実装
しても、薄膜集積回路の存在が認識しづらく、改ざん防止につながる。
【０１３４】
このような薄型の薄膜集積回路の強度を高める場合、フレキシブル基板に移し替える方法
をとることもできるため、シリコンウェハから形成されるＩＣチップと比較して破損しに
くい特徴を有する。
【０１３５】
また本発明の薄膜集積回路は、シリコンウェハを有さないため、シリコンウェハから形成
されるＩＣチップと比較して、電波吸収の心配がなく、高感度な信号の受信を行うことが
できる。
【０１３６】
さらに本発明の薄膜集積回路は、シリコンウェハを有さないため、透光性を有することが
できる。その結果、実装物品の印字面に実装しても、デザイン性を損ねることがない。
【０１３７】
本発明の薄膜集積回路は、アンテナにより電力、又は信号を得ることができる。このアン
テナは、薄膜集積回路上に直接形成することができる。また薄膜集積回路と、別途基板に
形成されたアンテナとを張り合わせることができる。
【０１３８】
また詳しく述べると、薄膜集積回路を有する薄型半導体装置は、アンテナが実装されてい
る非接触型の薄型半導体装置（無線タグ、又は無線チップとして機能する）、アンテナは
実装せずに外部電源と接続する端子を形成した接触型の薄型半導体装置、非接触型及び接
触型とを混在したハイブリッド型の薄型半導体装置がある。本実施の形態で示した薄膜集
積回路は、いずれの薄型半導体装置にも適応することができる。
【０１３９】
このように形成された薄膜集積回路は、薄型半導体装置へそれぞれ実装する。例えば図１
２（Ａ）に示すように、それぞれの薄膜集積回路１０１を絶縁基板１００から切り出す。
そして薄型半導体装置、具体的にはカード用の基材２００へ実装する。例えば、アンテナ
が一体形成された薄膜集積回路１０１ａと、アンテナが形成されていない薄膜集積回路１
０１ｂを基材２００へ実装する場合を説明する。基材２００には、外付け用のアンテナ２
０１が形成されており、当該アンテナと電気的に接続するように薄膜集積回路１０１ｂを
実装する。このとき、導電体を有する樹脂、例えば異方性導電樹脂（ＡＣＦ）によりアン
テナと薄膜集積回路１０１ｂと接続することができる。またアンテナが一体形成された薄
膜集積回路１０１ａは、基材２００に接着剤、例えば両面テープを用いて実装する（図１
２（Ｂ）参照）。
【０１４０】
その後図１２（Ｃ）に示すように、厚み調整用のシート、表裏面用シート（オーバレイシ
ート）を形成して、薄型半導体装置、具体的にはカード２０３を完成することができる。
表裏面用シートには、印字や写真の掲載が可能である。また薄膜集積回路を実装すること
により、従来のカードに記載されているカード番号等は印字する必要がない。加えて複数
の薄膜集積回路を実装するため、セキュリティーを向上することができる。
【０１４１】
さらに本発明の薄膜集積回路は絶縁基板１００上に形成するため、円形のシリコンウェハ
から形成されたＩＣチップと比較して、母体基板形状に制約がない。そのため、薄膜集積
回路の量産性を高め、大量生産を行うことができる。その結果、薄膜集積回路のコストの
削減が期待できる。単価が非常に低い薄膜集積回路は、単価コストの削減により非常に大
きな利益を生むことができる。
【０１４２】
例えば、直径１２インチのシリコンウェハを用いた場合と、７３０×９２０ｍｍ2のガラ
ス基板を用いた場合とで取り数等を比較する。前者のシリコンウェハの面積は約７３００
０ｍｍ2であるが、後者のガラス基板の面積は約６７２０００ｍｍ2であり、ガラス基板は
シリコンウェハの約９．２倍に相当する。後者のガラス基板の面積は約６７２０００ｍｍ
2では、基板の分断により消費される面積を無視すると、１ｍｍ四方のＩＤタグが約６７
２０００個形成できる計算になり、該個数はシリコンウェハの約９．２倍の数に相当する
。そしてＩＤタグの量産化を行うための設備投資は、７３０×９２０ｍｍ2のガラス基板
を用いた場合の方が直径１２インチのシリコンウェハを用いた場合よりも工程数が少なく
て済むため、額を３分の１で済ませることができうる。
【０１４３】
（実施の形態６）
本実施の形態では、薄型半導体装置が有する複数の薄膜集積回路の形態について説明する
。
【０１４４】
図１３には、メモリ１０ａ、１０ｂ、１０ｃ、１０ｄ、及びアンテナ１１ａ、１１ｂ、１
１ｃ、１１ｄ、が一体形成された複数の薄膜集積回路１０１ａ、１０１ｂ、１０１ｃ、１
０１ｄ、が、基材２００へ実装された状態を示す。このように、同一形状を有する複数の
薄膜集積回路は、通信プロトコルやメモリへ記録情報等を異ならせることができる。その
結果、同一な薄膜集積回路を実装する場合と比べ、薄型半導体装置のセキュリティー性を
向上させることができる。
【０１４５】
また図１４に示すように、基材２００に形成されたメモリ１０を各薄膜集積回路１０１ａ
、１０１ｂ、１０１ｃ、１０１ｄ、１０１ｅで共有してもよい。最も面積をとるメモリを
共通することにより、薄型半導体装置の小型化を達成することができる。さらに、薄膜集
積回路の実装面積が広がり、実装する自由度が増す。また各薄膜集積回路は、アンテナ１
１ａ、１１ｂ、１１ｃ、１１ｄ、１１ｅを有するが、各アンテナの形状は図１４には限定
されない。
【０１４６】
また図１５に示すように、基材２００に形成された各アンテナ１１ａ、１１ｂ、１１ｃに
よってアンテナ長が異なる薄膜集積回路１０１ａ、１０１ｂ、１０１ｃを実装してもよい
。アンテナ長は、通信周波数によって異なるため、複数の周波数を用いて通信することが
できる。
【０１４７】
本発明の薄型半導体装置は、図１３から図１５に示した薄膜集積回路の形態に限定される
ものではない。そして図１３から図１５に示した薄膜集積回路は、互いに組み合わせるこ
とができる。
【０１４８】
本実施の形態では、アンテナを実装した薄膜集積回路を有する非接触型の薄型半導体装置
で説明したが、薄型半導体装置の形態には限定されない。すなわち、接続端子を有する接
触型の薄型半導体装置でも、接触型及び非接触型の機能を有するハイブリッド型の薄型半
導体装置であってもよい。
【０１４９】
また本実施の形態では、各薄膜集積回路用のアンテナを実装する場合を説明したが、アン
テナは、複数の薄膜集積回路間で共有することができる。
【０１５０】
（実施の形態７）
本実施の形態では、複数の薄膜集積回路を実装したＩＤチップ（以下、チップ群と表記す
る）を実装した物品について説明する。
【０１５１】
商品の偽造防止を目的として、多様な物品へチップ群を実装する場合を説明する。本実施
の形態では、パスポートや免許証等にチップ群を実装する場合を説明する。
【０１５２】
図１６（Ａ）に、チップ群３０を実装したパスポート３１１を示す。チップ群３０は、メ
モリ３２１が一体形成された、４つの薄膜集積回路３２０から形成されている。図１６（
Ａ）ではチップ群３０がパスポートの表紙に実装されているが、その他のページに実装し
てもよく、チップ群３０は透光性を有するため表面に実装してもよい。またチップ群を表
紙等の材料で挟み込むようにし、表紙の内部に実装することも可能である。本発明のチッ
プ群を実装することにより、薄膜集積回路の改ざん防止や薄膜集積回路からの情報漏洩防
止といったセキュリティー向上させ、パスポート等の偽造を防止することができる。
【０１５３】
なお図１６（Ａ）では、４つの薄膜集積回路３２０に一体形成されたメモリ３２１を有す
るチップ群３０を用いて説明したが、これに限定されない。すなわち本発明は、薄膜集積
回路数、メモリ数、薄膜集積回路とメモリの形成方法には限定されない。
【０１５４】
図１６（Ｂ）には、チップ群３０を実装した免許証３１２を示す。チップ群３０は、メモ
リ３２１が一体形成された、４つの薄膜集積回路３２０から形成されている。図１６（Ｂ
）では、チップ群３０が免許証の内部に実装されている。またチップ群３０は透光性を有
するため、免許証の印刷面上に設けても構わない。例えば、チップ群は免許証の印字面上
に実装し、ラミネート材等によって覆うことができる。またチップ群を免許証の材料で挟
み込むようにし、内部に実装することも可能である。本発明のチップ群を実装することに
より、薄膜集積回路の改ざん防止や薄膜集積回路からの情報漏洩防止といったセキュリテ
ィー向上させ、免許証等の偽造を防止することができる。
【０１５５】
以上のような物品にチップ群を実装することにより、実装物品の偽造を防止することがで
きる。加えて非常に薄型で小さいチップ群を用いるため、パスポートや免許証等のデザイ
ン性を損ねることがない。さらにチップ群は透光性を有するため、表面に実装しても構わ
ない。
【０１５６】
またチップ群により、パスポートや免許証等の管理を簡便に行うことができる。さらにパ
スポートや免許証等に直接情報を記入することなく、チップ群に保存することができるた
め、プライバシーを守ることができる。
【０１５７】
また本発明のチップ群を高価な商品、例えばブランドバッグに実装してもよい。その結果
、このような高価な商品の偽造の流通を防止することができる。
【０１５８】
なお図１６（Ｂ）では、メモリ３２１を共有する４つの薄膜集積回路３２０有するチップ
群３０を用いて説明したが、これに限定されない。すなわち本発明は、薄膜集積回路数、
メモリ数、薄膜集積回路とメモリの形成方法には限定されない。
【０１５９】
また図１６（Ａ）、（Ｂ）では、アンテナについて図示しないが、複数の薄膜集積回路に
共有したアンテナを設けたり、アンテナを各薄膜集積回路に一体形成することができる。
薄膜集積回路が受信する周波数を異ならせる場合、アンテナ長を周波数に応じて変えると
好ましいため、各薄膜集積回路にアンテナを形成するとよい。このとき、アンテナ長が長
くなってしまう薄膜集積回路は、薄膜集積回路外に形成されたアンテナ（外付けされたア
ンテナと表記する）と、接続すればよい。
【０１６０】
チップ群は、非常に薄型で小さく、更に可撓性を有することが可能であるため、シート状
の物品へ実装することができる。例えば、シート状物品として紙幣へチップ群を実装する
場合を説明する。
【０１６１】
図１７に示すように、紙幣３１３にチップ群３０を実装する。チップ群３０は、メモリ３
２１及びアンテナ３２２が一体形成された、２つの薄膜集積回路と、外付けされたアンテ
ナ３２２に接続され、メモリ３２１が一体形成された１つの薄膜集積回路３２０を有する
ように形成されている。図１７では、チップ群は紙幣の内部に実装する形態を示すが、表
面に露出してもよい。
【０１６２】
また複数のチップ群を含有するインクを用いて紙幣を印刷してもよい。さらに、紙幣の材
料と薬品とを混ぜ合わせるときに、チップ群をばらまいて、紙幣を形成してもよい。チッ
プ群、つまり薄膜集積回路は低コストで生産することができるため、複数のチップ群を実
装しても紙幣コストに影響を及ぼすことが少なくてすむ。
【０１６３】
また紙幣以外の有価証券、例えば株券や小切手、又は硬貨にチップ群を実装してもよい。
【０１６４】
このような有価証券等に、本発明の複数の薄膜集積回路を実装することにより、薄膜集積
回路の改ざん防止や薄膜集積回路からの情報漏洩防止といったセキュリティー向上させ、
有価証券等の偽造を防止することができる。
【０１６５】
このようなシート状物品は、曲げる機会が多いため、チップ群への曲げ応力を考慮する必
要がある。例えば、チップ群が実装された紙幣が曲がった状態を説明する。なお一般的に
、シート状物品は、その長軸方向に曲がりやすい、又は曲げやすいため、長軸方向に曲げ
る場合を説明する。曲げた状態のとき、チップ群３０の薄膜集積回路が有する薄膜トラン
ジスタは、ソース領域、チャネル形成領域、ドレイン領域は、曲げる方向と、キャリアの
移動方向とが垂直になるように配置すると好ましい。すなわち薄膜トランジスタのソース
領域、チャネル形成領域、ドレイン領域の配置を、曲げる方向と垂直になるようにする。
その結果、曲げ応力による薄膜トランジスタの破壊や剥がれを防止することができる。
【０１６６】
また図１９に示すように、レーザ照射を用いた結晶性半導体膜を用いる場合、レーザ走査
方向（Ｘ軸方向）も曲げる方向と垂直となるように設定すると好ましい。
【０１６７】
このような方向にチップ群を曲げることにより、チップ群の薄膜集積回路、特に薄膜トラ
ンジスタを破壊することがなく、さらにキャリアの移動方向に存在する結晶粒界を極力低
減することができる。その結果、薄膜トランジスタの電気特性、特に移動度を向上させる
ことができる。
【０１６８】
加えて、パターニングされた半導体膜が占める面積の割合を、１〜３０％とすることで、
曲げ応力による薄膜トランジスタの破壊や剥がれを防止することができる。
【０１６９】
このとき、アンテナは伸展性を有する材料を使用できるため、曲げ方向を考慮する必要が
、チップ群と比べると低くなる。
【０１７０】
なお図１７では、メモリ３２１及びアンテナ３２２が一体形成された、２つの薄膜集積回
路と、外付けされたアンテナ３２２に接続され、メモリ３２１が一体形成された１つの薄
膜集積回路３２０を有するチップ群３０を用いて説明したが、これに限定されない。すな
わち本発明は、薄膜集積回路数、メモリ数、薄膜集積回路とメモリの形成方法には限定さ
れない。
【０１７１】
次に、接触型のチップ群を用いたＩＣカードを、電子マネーとして利用する形態について
説明する。図１８に、クレジットカード３５１を用いて、決済を行っている様子を示す。
クレジットカード３５１は、チップ群３０を有している。チップ群３０は、メモリ３２１
及びアンテナ３２２が一体形成された、２つの薄膜集積回路と、形状の異なる外付けされ
たアンテナ３２２に接続され、メモリ３２１が一体形成された１つの薄膜集積回路３２０
を有するように形成されている。また決済に必要な、レジスタ３５２やリーダ／ライタ装
置３５３を設置する。チップ群３０には、クレジットカード３５１に入金されている金額
の情報が保持されており、リーダ／ライタ装置３５３は該金額の情報を非接触で読み取り
、レジスタ３５２に送信することができる。そしてレジスタ３５２では、クレジットカー
ド３５１に入金されている金額が、決済する金額以上であることを確認し、決済を行う。
そしてリーダ／ライタ装置３５３に決済後の残額の情報を送信する。リーダ／ライタ装置
３５３は該残額の情報を、チップ群３０に書き込むことができる。このような、チップ群
と、リーダ／ライタ装置とのアクセス時、複数の薄膜集積回路によって鍵情報を取り入れ
、セキュリティーを向上することができる。
【０１７２】
なおセキュリティー向上のためリーダ／ライタ装置３５３に、暗証番号などを入力するこ
とができるキー３５４を付加し、第三者によってクレジットカード３５１を用いた決済が
無断で行なわれるのを制限できるようにしてもよい。
【０１７３】
このようなクレジットカード等に、本発明の複数の薄膜集積回路を実装することにより、
薄膜集積回路の改ざん防止や薄膜集積回路からの情報漏洩防止といったセキュリティー向
上させ、クレジットカード等の偽造を防止することができる。
【図１】
2011081829.tif 000003
【図２】
2011081829.tif 000004
【図３】
2011081829.tif 000005
【図４】
2011081829.tif 000006
【図５】
2011081829.tif 000007
【図６】
2011081829.tif 000008
【図７】
2011081829.tif 000009
【図８】
2011081829.tif 000010
【図９】
2011081829.tif 000011
【図１０】
2011081829.tif 000012
【図１１】
2011081829.tif 000013
【図１２】
2011081829.tif 000014
【図１３】
2011081829.tif 000015
【図１４】
2011081829.tif 000016
【図１５】
2011081829.tif 000017
【図１６】
2011081829.tif 000018
【図１７】
2011081829.tif 000019
【図１８】
2011081829.tif 000020
【図１９】
2011081829.tif 000021