(57)【要約】【課題】このフィールドプレート下の絶縁膜は、ウエハプロセス時の段差となってしまうという問題があった。【解決手段】本発明にかかる半導体装置は、第１導電型の半導体基板としてのｎ型半導体基板１上に選択的に形成された無機酸化膜としての低比誘電率酸化膜９と、ｎ型半導体基板１上に、低比誘電率酸化膜９を挟んで形成された電極層としてのアノード電極５およびアノード電極６とを備え、低比誘電率酸化膜９は、比誘電率を低下させる元素がドープされる。【選択図】図１
2011165924.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板上に選択的に形成された無機酸化膜と、
前記半導体基板上に、前記無機酸化膜を挟んで形成された電極層とを備え、
前記無機酸化膜は、比誘電率を低下させる元素がドープされる、
半導体装置。
【請求項２】
前記無機酸化膜は、シリコン酸化膜であり、
前記元素は、フッ素である
請求項１に記載の半導体装置。
【請求項３】
前記半導体基板と前記無機酸化膜との間に、熱酸化膜をさらに備える、
請求項１または２に記載の半導体装置。
【請求項４】
前記無機酸化膜上に、ＣＶＤ絶縁膜をさらに備える、
請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記半導体基板表面に前記電極層と接触して形成された、第２導電型の第１不純物領域と、
前記無機酸化膜下の前記半導体基板表面に前記第１不純物領域に隣接して形成された、前記第１不純物領域よりも低濃度の第２導電型の第２不純物領域とをさらに備える、
請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記半導体基板は、ＳｉＣ、またはＧａＮ基板である、
請求項１〜５のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に電力半導体素子の、フィールドプレート下の絶縁膜に関する。
【背景技術】
【０００２】
近年電力半導体素子においては、応用機器の大形化・大容量化の傾向に応じて高ブレークダウン電圧、大電流特性を有する必要性が高まっている。電力半導体素子は、特に非常に大きい電流を流しながらも、導通状態での電損を減らすために低い飽和電圧が要求される。また、オフ状態になるとき、またはスイッチがオフされる瞬間、電力用素子の両端に印加される逆方向高電圧に耐えられる特性、即ち高ブレークダウン電圧特性が要求される。
【０００３】
半導体素子のブレークダウン電圧はｐｎ接合の空乏領域により決定される。これは、ｐｎ接合に印加された電圧の大部分が空乏領域に印加されるからである。このブレークダウン電圧は、空乏領域の曲率の影響を受けることが知られている。即ち、プレーナ接合において、平坦部より曲率部に電界が集中する電界密集効果により、プレーン接合より曲率の大きなエッジ部に電界が集中することになる。従って、エッジ部からアバランシェブレークダウンが発生しやすく、空乏領域全体のブレークダウン電圧が減少する。
【０００４】
例えば、空乏領域の曲率を改善しブレークダウン電圧を増加させる手法として、プレーナ接合のエッジ部にフィールドプレートを形成する方法が知られている（非特許文献１）。
【０００５】
フィールドプレートを形成するこの方法は、表面電位を変化させて空乏層の曲率を制御する方法であって、基板面から伸びる空乏層の形はフィールドプレートに印加された電圧により調節される。フィールドプレートは半導体基板の絶縁膜上に形成され、ブレークダウン電圧を増加させるためには一般的にこの絶縁膜の膜厚を厚くすることが必要である。よって、高ブレークダウン電圧化に伴い、フィールドプレート下の絶縁膜は厚膜化していく。つまり、半導体素子製造時の半導体基板と絶縁膜の段差は高ブレークダウン電圧化が進むにつれて大きくなっていく（特許文献１、２）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−３３５６３１号公報
【特許文献２】特開平８−３０６９３７号公報
【非特許文献】
【０００７】
【非特許文献１】Ｂ．Ｊ．Ｂａｌｉｇａ著，「パワーセミコンダクタデバイス（Power semiconductor devices）」，１９９６年，ｐ.１００−１０２
【発明の概要】
【発明が解決しようとする課題】
【０００８】
フィールドプレート下の絶縁膜の厚みが薄い場合、フィールドプレート端部でアバランシェが発生し、素子耐圧は低くなるため、フィールドプレート下の絶縁膜の厚みは厚くする必要がある。しかし、このフィールドプレート下の絶縁膜はウエハプロセス時の段差となってしまうため、絶縁膜の厚みが厚くなった場合、レジスト塗布時の塗布ムラ発生や写真製版時のフォーカスマージン低下など、半導体製造装置を製造するにあたり多くの問題を引き起こす。
【０００９】
本発明は、上記問題を解決するためになされたものであり、素子耐圧を保持しつつ、ウエハプロセス時の段差を低減させ、レジスト塗布時の塗布ムラ発生や写真製版時のフォーカスマージン低下等の問題の発生を抑制する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明にかかる半導体装置は、第１導電型の半導体基板上に選択的に形成された無機酸化膜と、前記半導体基板上に、前記無機酸化膜を挟んで形成された電極層とを備え、前記無機酸化膜は、比誘電率を低下させる元素がドープされる。
【発明の効果】
【００１１】
本発明にかかる半導体装置によれば、第１導電型の半導体基板上に選択的に形成された無機酸化膜と、前記半導体基板上に、前記無機酸化膜を挟んで形成された電極層とを備え、前記無機酸化膜は、比誘電率を低下させる元素がドープされることにより、薄い酸化膜で素子耐圧を保持し、ウエハプロセス時の段差を低減させ、レジスト塗布時の塗布ムラ発生や写真製版時のフォーカスマージン低下等の問題の発生を抑制することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１にかかる半導体装置の断面図である。
【図２】実施の形態１にかかる半導体装置の電界分布シミュレーション結果を示す図である。
【図３】実施の形態１にかかる半導体装置の電界分布シミュレーション結果を示す図である。
【図４】実施の形態１にかかる半導体装置の電界分布シミュレーション結果を示す図である。
【図５】実施の形態１にかかる半導体装置の電界分布シミュレーション結果を示す図である。
【図６】実施の形態１にかかる半導体装置の電界分布シミュレーション結果を示す図である。
【図７】実施の形態１にかかる半導体装置の電界分布シミュレーション結果を示す図である。
【図８】実施の形態２にかかる半導体装置の断面図である。
【図９】実施の形態２にかかる半導体装置の、耐圧関係のシミュレーション結果を示す図である。
【図１０】実施の形態３にかかる半導体装置の断面図である。
【図１１】実施の形態４にかかる半導体装置の断面図である。
【図１２】本発明の前提技術であるフィールドプレート構造を用いた、高耐圧半導体装置の断面図である。
【発明を実施するための形態】
【００１３】
フィールドプレート構造を用いた本発明の前提技術を図１２に示す。なお、活性化領域は簡単のため、ダイオードの場合について示す。
【００１４】
図１２の左側の部分はｎ型半導体基板１とｐ型アノード領域２とで形成される素子の活性領域であり、その右側の部分が耐圧構造部である。フィールドプレート構造は、活性領域から素子端部にかけてフィールド酸化膜４と、ｐ型アノード領域２に接触するアノード電極５と、基板の周縁部に形成されたｎ型拡散層よりなるｎ＋チャネルストッパ領域３と、ｎ＋チャネルストッパ領域３に接触するアノード電極６とから構成される（特許文献２）。
【００１５】
阻止状態では、アノード電極５が接地された状態でカソード電極７およびｎ＋チャネルストッパ領域３に正の電圧が印加されると、主接合が逆バイアスとなり空乏層が拡がる。図１２では、空乏層の様子を空乏層端８として示している。アノード電極５は、ｐ型アノード領域２端上にフィールド酸化膜４を介して張り出しており、フィールドプレートの役割を果たす。アノード電極５の電位は０で固定されているため、空乏層が拡がりやすくなり、電界の集中するｐ型アノード領域２端の曲部の電界を緩和でき、耐圧を確保することができる。この構造の特徴は小面積で高耐圧が実現できることである。
【００１６】
但し、前述のようにより高耐圧を実現するためにはフィールド酸化膜４を厚く形成する必要があり、その厚さによる段差がウエハプロセスにおいて問題となっていた。本実施の形態１は、このような問題を解決するものである。
【００１７】
＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１は、本発明の実施の形態１に係る高耐圧型半導体装置の接合終端部の構成を示す断面図である。なお、活性化領域は簡単のため、ダイオードについて示す。
【００１８】
図１の左側の部分はｎ型半導体基板１とｐ型アノード領域２で形成される素子の活性領域で、その右側の部分が耐圧構造部である。フィールドプレート構造は、ｎ型半導体基板１と、ｎ型半導体基板１表面に離間して形成された第１不純物領域としてのｐ型アノード領域２、ｎ＋チャネルストッパ領域３と、ｐ型アノード領域２、ｎ＋チャネルストッパ領域３の間の領域のｎ型半導体基板１上に選択的に形成された無機酸化膜である低比誘電率酸化膜９と、ｐ型アノード領域２、ｎ＋チャネルストッパ領域３それぞれに接触して、低比誘電率酸化膜９を挟むように形成された電極層としてのアノード電極５、６と、ｎ型半導体基板１下に形成されたカソード電極７とを備える。
【００１９】
＜Ａ−２．動作＞
本発明の構成において従来例と違う部分は、図１２におけるフィールド酸化膜４と比較して、低比誘電率酸化膜９の比誘電率が低いことである。低比誘電率酸化膜９としては、比誘電率を低下させる元素として、例えばフッ素をドープしたシリコン酸化膜（ＳｉＯ2Ｆ、比誘電率：３．４）が用いられる。以下、フィールド酸化膜４と低比誘電率酸化膜９との耐圧に対する効果の比較を行う。
【００２０】
まず阻止状態では、アノード電極５が接地された状態でカソード電極７およびｎ＋チャネルストッパ領域３に電圧が印加されると、主接合が逆バイアスとなり空乏層が拡がる。アノード電極５は、ｐ型アノード領域２端上に低比誘電率酸化膜９（フィールド酸化膜４）を介して張り出しており、フィールドプレートの役割を果たす。
【００２１】
アノード電極５の電位は０で固定されているため、空乏層が拡がりやすくなり、電界の集中するｐ型アノード領域２端の曲部の電界を緩和できるが、フィールドプレート端部付近の電界が高くなってしまう。フィールドプレート構造において、阻止状態での電界が高くなる領域は、ｐ型アノード領域２端の曲部と、フィールドプレート端部付近の２箇所となる。
【００２２】
フィールドプレート端部付近のｎ型半導体基板１中の電界と、フィールドプレート下の絶縁膜としての酸化膜の膜厚とには依存性があり、酸化膜の膜厚が薄くなるにつれて、フィールドプレート端部付近のｎ型半導体基板１中の電界は高くなる。
【００２３】
まず、図１２に示した高耐圧半導体装置について、阻止状態（５００Ｖ印加時）でのｐ型アノード領域２端の曲部付近であるＡ−Ａ’の電界分布（図２）、および阻止状態（５００Ｖ印加時）でのフィールドプレート端部付近であるＢ−Ｂ’の電界分布（図３）のシミュレーション結果を示す。なお、ｐ型アノード領域２の濃度は２．０×１０17ａｔｏｍｓ／ｃｍ2、分布を示した領域の深さは７μｍ、ｎ型半導体基板１の濃度は２．０×１０14ａｔｏｍｓ／ｃｍ3とし、フィールド酸化膜４として膜厚１μｍのシリコン酸化膜（比誘電率は３．９）を用いる。
【００２４】
図２および３に示すようにフィールドプレート端部付近は、ｐ型アノード領域２端の曲部付近よりも電界が高く、フィールドプレート端部付近ではシリコンの臨界電界である２．５×１０5Ｖ／ｃｍ以上の電界が加わっており、アバランシェ降伏が発生している。
【００２５】
次に、フィールド酸化膜４として膜厚２μｍのシリコン酸化膜（比誘電率は３．９）を用いた場合のシミュレーション結果を図４（Ａ−Ａ’の電界分布）および図５Ｂ−Ｂ’の電界分布に示す。なお他の条件については、図２および図３における場合と同様である。
【００２６】
フィールド酸化膜４として用いるシリコン酸化膜の膜厚を２μｍにすることで、フィールドプレート端部付近の電界は緩和され、シリコンの臨界電界である２．５×１０5Ｖ／ｃｍに達していないことが分かる。このようにフィールドプレート下の絶縁膜としてのフィールド酸化膜４の膜厚を厚くすることで、フィールドプレート端部付近の電界を緩和できる。しかしこの場合では、絶縁膜の厚膜化はウエハプロセス時の段差となってしまうため、レジスト塗布時の塗布ムラ発生や写真製版時のフォーカスマージン低下などの半導体製造装置を製造するにあたり多くの問題を引き起こす。
【００２７】
これに対し、図１に示した高耐圧半導体装置について、阻止状態（５００Ｖ印加時）でのｐ型アノード領域２端の曲部付近であるＡ−Ａ’の電界分布（図６）、および阻止状態（５００Ｖ印加時）でのフィールドプレート端部付近であるＢ−Ｂ’の電界分布（図７）のシミュレーション結果を示す。ここで、図１に示した高耐圧半導体装置では、フィールド酸化膜４に代わる低比誘電率酸化膜９が用いられており、低比誘電率酸化膜９としては、比誘電率が２．０、膜厚が１．０μｍである膜を用いる。
【００２８】
フィールドプレート下の酸化膜の比誘電率を低くすることで、フィールドプレート端部付近の電界は緩和され、シリコンの臨界電界である２．５×１０5Ｖ／ｃｍに達していないことが分かる。
【００２９】
このように、フィールドプレート下の酸化膜の比誘電率を低くすることで、酸化膜の膜厚を厚くすることなく、フィールドプレート端部付近の電界を緩和でき、高耐圧半導体装置の耐圧を保持しつつ、ウエハプロセス時の段差を抑制することができる。
【００３０】
なお、本実施の形態１においては、低比誘電率の低比誘電率酸化膜９としてフッ素をドープしたシリコン酸化膜を挙げたが、一般的にフィールドプレート下の絶縁膜として用いられるシリコン酸化膜に別の元素を含ませることにより、シリコン酸化膜の比誘電率である３．９より比誘電率を小さくした絶縁膜であっても良い。但しその場合でも、その後の高温の熱処理に耐えられるように、低比誘電率酸化膜９は、シリコン酸化膜をベースとした無機絶縁膜である必要があり、ポリイミドのような有機絶縁膜を使用することはできない。
【００３１】
本発明の実施の形態１におけるｎ型半導体基板１として、シリコン基板だけでなく、ＳｉＣ基板やＧａＮ基板などの他の半導体基板を用いても同様の効果が得られる。
【００３２】
＜Ａ−３．効果＞
本発明にかかる実施の形態１によれば、半導体装置において、第１導電型の半導体基板としてのｎ型半導体基板１上に選択的に形成された無機酸化膜としての低比誘電率酸化膜９と、ｎ型半導体基板１上に、低比誘電率酸化膜９を挟んで形成された電極層としてのアノード電極５およびアノード電極６とを備え、低比誘電率酸化膜９は、比誘電率を低下させる元素がドープされることで、薄い低比誘電率酸化膜９で素子耐圧を保持し、ウエハプロセス時の段差を低減させることが可能となる。
【００３３】
また、本発明にかかる実施の形態１によれば、半導体装置において、無機酸化膜としての低比誘電率酸化膜９は、シリコン酸化膜であり、元素は、フッ素であることで、高温の熱処理にも耐えうる酸化膜であり、かつ、比誘電率を低下させた絶縁膜を形成することができる。
【００３４】
また、本発明にかかる実施の形態１によれば、半導体装置において、ｎ型半導体基板１は、ＳｉＣまたはＧａＮ基板であることで、より高い耐圧が実現できる。
【００３５】
＜Ｂ．実施の形態２＞
＜Ｂ−１．構成＞
図８は、本発明の実施の形態２に係る高耐圧型半導体装置の接合終端部の構成を示す断面図である。なお、活性化領域は簡単のため、ダイオードについて示す。
【００３６】
フィールドプレート構造を用いた高耐圧半導体装置の耐圧は、半導体基板の界面電荷量（Ｑｓｓ）に依存する。ここで界面とは、半導体基板と酸化膜との界面を指す。
【００３７】
図９は、図８に記載の高耐圧半導体装置の耐圧と、半導体基板の界面電荷量との依存性を示したシミュレーション結果である。なお、ｐ型アノード領域２の濃度は２．０×１０17ａｔｏｍｓ／ｃｍ2、界面とした領域の深さは７μｍ、ｎ型半導体基板１の濃度は２．０×１０14ａｔｏｍｓ／ｃｍ3としている。
【００３８】
図９から、界面電荷量が多くなるにつれて、高耐圧型半導体装置の耐圧は下がっていることが分かる。従って、半導体装置の耐圧向上には、界面電荷量を抑える必要があるということになる。
【００３９】
界面電荷量は、絶縁膜として半導体基板上に形成される酸化膜の形成方法に強く依存している。例えば、シリコン半導体基板を用いる場合、シリコンを熱酸化させて形成した熱酸化膜１０が最も界面電荷を抑制でき、また安定化できる。そこで、フィールドプレート下の絶縁膜として、ｎ型半導体基板１側から熱酸化膜１０、低比誘電率酸化膜９の順で積層された多層構造にすることで、界面電荷量を抑制しつつ、酸化膜の比誘電率を下げることができる。
【００４０】
＜Ｂ−２．効果＞
本発明にかかる実施の形態２によれば、半導体装置において、ｎ型半導体基板１と無機酸化膜としての低比誘電率酸化膜９との間に、熱酸化膜１０をさらに備えることで、界面電荷量を抑制しつつ、ｎ型半導体基板１上の酸化膜の比誘電率を下げることができ、高耐圧な、信頼性の高い半導体装置を実現できる。
【００４１】
＜Ｃ．実施の形態３＞
＜Ｃ−１．構成＞
図１０は、本発明の実施の形態３に係る高耐圧型半導体装置の接合終端部の構成を示す断面図である。なお、活性化領域は簡単のため、ダイオードについて示す。
【００４２】
本発明の実施の形態１との違いは、フィールドプレート下の絶縁膜として、半導体基板側から熱酸化膜１０、低比誘電率酸化膜９、プラズマＣＶＤにより堆積させた膜であるＣＶＤ絶縁膜１１と積層された多層構造になっていることである。他の構成については、実施の形態１と同様であるので説明を省略する。
【００４３】
なお実施の形態１に示したように、低比誘電率酸化膜９として、フッ素をドープしたシリコン酸化膜など、絶縁膜に不純物をドーピングしたものが広く使われている。
【００４４】
＜Ｃ−２．動作＞
電力半導体装置を製造するにあたり、一般的に１０００℃以上の高温熱処理を行う必要があり、その際低比誘電率酸化膜９にドープされた不純物（例えばフッ素）が解脱し、低比誘電率酸化膜９の比誘電率が上がってしまう問題が起こる。
【００４５】
そこで、低比誘電率酸化膜９の上層をＣＶＤ絶縁膜１１でカバーすることにより、プロセス過程での低比誘電率酸化膜９中のドープされた不純物の解脱を防止し、比誘電率の上昇を抑制できる。
【００４６】
＜Ｃ−３．効果＞
本発明にかかる実施の形態３によれば、半導体装置において、無機酸化膜としての低比誘電率酸化膜９上に、ＣＶＤ絶縁膜１１をさらに備えることで、プロセス過程（アニール処理等の高温処理）での低比誘電率酸化膜９中のドープされた不純物の解脱を防止し、比誘電率の上昇を抑制できる。
【００４７】
＜Ｄ．実施の形態４＞
＜Ｄ−１．構成＞
図１１は、本発明の実施の形態４に係る高耐圧型半導体装置の接合終端部の構成を示す断面図である。なお、活性化領域は簡単のため、ダイオードについて示す。
【００４８】
本実施の形態４の実施の形態１との違いは、ｐ型アノード領域２に接触して１．０×１０16ａｔｏｍｓ／ｃｍ3程度の低不純物濃度のｐ−ＲＥＳＵＲＦ領域１５を設けた、ＲＥＳＵＲＦ構造になっていることである。すなわち、ｎ型半導体基板１表面にアノード電極５と接触して形成された、第１不純物領域としてのｐ型アノード領域に対し、低比誘電率酸化膜９下のｎ型半導体基板１表面にｐ型アノード領域２に隣接して形成された、ｐ型アノード領域２よりも低濃度の第２不純物領域としてのｐ−ＲＥＳＵＲＦ領域１５をさらに備えるものである。
【００４９】
フィールドプレート構造でなく、ＲＥＳＵＲＦ構造とすることによっても、実施の形態１と同様の効果が得られる。
【００５０】
＜Ｄ−２．効果＞
本発明にかかる実施の形態４によれば、半導体装置において、ｎ型半導体基板１表面に電極層としてのアノード電極５と接触して形成された、第２導電型の第１不純物領域としてのｐ型アノード領域２と、無機酸化膜としての低比誘電率酸化膜９下のｎ型半導体基板１表面にｐ型アノード領域２に隣接して形成された、ｐ型アノード領域２よりも低濃度の第２導電型の第２不純物領域としてのｐ−ＲＥＳＵＲＦ領域１５とをさらに備えることで、フィールドプレート構造によらなくとも、耐圧を保持しつつ、ウエハプロセス時の段差を低減させることが可能となる。
【符号の説明】
【００５１】
１  ｎ型半導体基板、２  ｐ型アノード領域、３  ｎ＋チャネルストッパ領域、４  フィールド酸化膜、５，６  アノード電極、７  カソード電極、８  空乏層端、９  低比誘電率酸化膜、１０  熱酸化膜、１１  ＣＶＤ絶縁膜、１５  ｐ−ＲＥＳＵＲＦ領域。
【図１】
2011165924.tif 000003
【図２】
2011165924.tif 000004
【図３】
2011165924.tif 000005
【図４】
2011165924.tif 000006
【図５】
2011165924.tif 000007
【図６】
2011165924.tif 000008
【図７】
2011165924.tif 000009
【図８】
2011165924.tif 000010
【図９】
2011165924.tif 000011
【図１０】
2011165924.tif 000012
【図１１】
2011165924.tif 000013
【図１２】
2011165924.tif 000014