(57)【要約】  【課題】  ２つのパルス信号を増幅して合成するときの出力波形の乱れを低減することが可能な電力合成回路を提供する。  【解決手段】  入力端子11〜13と、第１の入力端子に接続される第１の増幅器15と、第２の入力端子12に接続される第２の増幅器16と、ソース端子およびドレイン端子の一方ならびにゲート端子が第１の増幅器15に接続される第１のトランジスタ17と、ソース端子およびドレイン端子の一方ならびにゲート端子が第２の増幅器16に接続される第２のトランジスタ18と、第１および第２のトランジスタ17，18におけるソース端子およびドレイン端子の他方がソース端子およびドレイン端子の一方に接続されるとともに、第３の入力端子13がゲート端子に接続される第３のトランジスタ19と、第３のトランジスタ19におけるソース端子およびドレイン端子の他方が接続される出力端子14とを備える電力合成回路とする。【選択図】  図１
2011205548.tif 000002
【特許請求の範囲】
【請求項１】
同一のパルス信号が入力される第１乃至第３の入力端子と、
前記第１の入力端子からの信号が入力される第１の増幅器と、
前記第２の入力端子からの信号が入力される第２の増幅器と、
ソース端子およびドレイン端子の一方ならびにゲート端子に、前記第１の増幅器の出力信号が入力される第１のトランジスタと、
ソース端子およびドレイン端子の一方ならびにゲート端子に、前記第２の増幅器の出力信号が入力される第２のトランジスタと、
前記第１および第２のトランジスタにおけるソース端子およびドレイン端子の他方からの信号が、ソース端子およびドレイン端子の一方に入力されるとともに、前記第３の入力端子からの信号がゲート端子に入力される第３のトランジスタと、
前記第３のトランジスタにおけるソース端子およびドレイン端子の他方からの信号が出力される出力端子とを備えることを特徴とする電力合成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つのパルス信号を増幅して合成するときの出力波形の乱れを低減することが可能な電力合成回路に関するものである。
【背景技術】
【０００２】
位相差を有する２つの信号をそれぞれ増幅して合成する場合の効率を向上させるため、２つの入力信号を周期が等しい２つのパルス信号に変換して、それぞれを別の増幅器で増幅した後に合成する電力合成回路が提案されている（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開2009-182906号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、２つのパルス信号を２つの増幅器でそれぞれ増幅した後に合成する場合には、２つの増幅器のばらつきによって２つの増幅器から出力される信号に位相差が生じることや、増幅器を通過することによるパルス長が増大することにより、合成したときに出力波形が乱れるという問題があった。
【０００５】
本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、２つのパルス信号を増幅して合成するときの出力波形の乱れを低減することが可能な電力合成回路を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の電力合成回路は、同一のパルス信号が入力される第１乃至第３の入力端子と、前記第１の入力端子からの信号が入力される第１の増幅器と、前記第２の入力端子からの信号が入力される第２の増幅器と、ソース端子およびドレイン端子の一方ならびにゲート端子に、前記第１の増幅器の出力信号が入力される第１のトランジスタと、ソース端子およびドレイン端子の一方ならびにゲート端子に、前記第２の増幅器の出力信号が入力される第２のトランジスタと、前記第１および第２のトランジスタにおけるソース端子およびドレイン端子の他方からの信号が、ソース端子およびドレイン端子の一方に入力されるとともに、前記第３の入力端子からの信号がゲート端子に入力される第３のトランジスタと、前記第３のトランジスタにおけるソース端子およびドレイン端子の他方からの信号が出力される出力端子とを備えることを特徴とするものである。
【発明の効果】
【０００７】
本発明の電力合成回路によれば、第１の増幅器からの出力信号がＬｏｗレベルのときには第１のトランジスタがＯＦＦになり、第２の増幅器からの出力信号がＬｏｗレベルのときには第２のトランジスタがＯＦＦになるため、第１および第２の増幅器の一方の出力信号のみがＨｉｇｈレベルであるときに、出力信号が第１および第２の増幅器の他方へ逆流するのを防ぐことができる。また、第３のトランジスタが所望のタイミングでＯＮ−ＯＦＦすることから、パルス幅の増大を防止することができる。これにより、出力信号の波形の乱れを低減することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態の例の電力合成回路を模式的に示す回路図である。
【図２】本発明の電力合成回路の効果を検証するシミュレーションに用いた回路を模式的に示す回路図である。
【図３】図２に示す回路において、入力端子21からの入力信号と入力端子22からの入力信号との位相差が０の場合のシミュレーション結果を示すグラフであり、（ａ）は出力電流を示すグラフであり、（ｂ）は出力電圧を示すグラフである。
【図４】図２に示す回路において、入力端子22からの入力信号が入力端子21からの入力信号に対して200ｐｓｅｃ遅れている場合のシミュレーション結果を示すグラフであり、（ａ）は出力電流を示すグラフであり、（ｂ）は出力電圧を示すグラフである。
【図５】第１の比較例の回路において、入力端子21からの入力信号と入力端子22からの入力信号との位相差が０の場合のシミュレーション結果を示すグラフであり、（ａ）は出力電流を示すグラフであり、（ｂ）は出力電圧を示すグラフである。
【図６】第１の比較例の回路において、入力端子22からの入力信号が入力端子21からの入力信号に対して200ｐｓｅｃ遅れている場合のシミュレーション結果を示すグラフであり、（ａ）は出力電流を示すグラフであり、（ｂ）は出力電圧を示すグラフである。
【図７】第２の比較例の回路において、入力端子21からの入力信号と入力端子22からの入力信号との位相差が０の場合のシミュレーション結果を示すグラフであり、（ａ）は出力電流を示すグラフであり、（ｂ）は出力電圧を示すグラフである。
【図８】第２の比較例の回路において、入力端子22からの入力信号が入力端子21からの入力信号に対して200ｐｓｅｃ遅れている場合のシミュレーション結果を示すグラフであり、（ａ）は出力電流を示すグラフであり、（ｂ）は出力電圧を示すグラフである。
【発明を実施するための形態】
【０００９】
以下、本発明の電力合成回路を添付の図面を参照しつつ詳細に説明する。
【００１０】
図１は本発明の実施の形態の例の電力合成回路を模式的に示す回路図である。本例の電力合成回路は、図１に示すように、第１〜第３の入力端子11〜13と、出力端子14と、第１および第２の増幅器15，16と、第１〜第３のトランジスタ17〜19とを備えている。
【００１１】
第１乃至第３の入力端子11〜13には、同一のパルス信号が入力される。第１の増幅器15は、第１の入力端子に接続されており、第１の入力端子11からのパルス信号が入力されて、増幅したパルス信号を出力する。第２の増幅器16は、第２の入力端子12に接続されており、第２の入力端子12からのパルス信号が入力されて、増幅したパルス信号を出力する。
【００１２】
第１のトランジスタ17は、ソース端子およびゲート端子が第１の増幅器15に接続されており、第１の増幅器15の出力信号がソース端子およびゲート端子に入力される。第２のトランジスタ18は、ソース端子およびゲート端子が第２の増幅器16に接続されており、第２の増幅器16の出力信号がソース端子およびゲート端子に入力される。
【００１３】
第３のトランジスタ19は、第１のトランジスタ17のドレイン端子および第２のトランジスタ18のドレイン端子にソース端子が接続されており、第１のトランジスタ17のドレイン端子および第２のトランジスタ18のドレイン端子からの信号がソース端子に入力される。また、第３のトランジスタ19は、ゲート端子が第３の入力端子13に接続されており、第３の入力端子13からのパルス信号がゲート端子に入力される。
【００１４】
出力端子14は、第３のトランジスタ19のドレイン端子に接続されており、第３のトランジスタ19のドレイン端子からの信号が出力端子14を介して出力される。なお、第１のトランジスタ17のドレイン端子と、第２のトランジスタ18のドレイン端子と、第３のトランジスタ19のソース端子とは、それぞれ接続点31を介して接続されている。
【００１５】
このような構成を備える本例の電力合成回路においては、第１の増幅器15から出力され
たパルス信号がＨｉｇｈレベルのときは、第１のトランジスタ17がＯＮになって第１の増幅器15からの増幅されたパルス信号が第１のトランジスタ17を通過するが、第１の増幅器15から出力されたパルス信号がＬｏｗレベルのときは、第１のトランジスタ17がＯＦＦになって第１の増幅器15と接続点31との間が遮断される。このため、第１の増幅器15は出力するパルス信号がＨｉｇｈレベルのときのみ接続点31に接続される。同様に、第２の増幅器16も、第２の増幅器16から出力されるパルス信号がＨｉｇｈレベルのときのみ接続点31に接続される。
【００１６】
これにより、製造ばらつきに起因する第１および第２の増幅器15，16の差異によって、第１の増幅器15からの出力信号と第２の増幅器16からの出力信号との間に位相差が生じた場合に、第１および第２の増幅器15，16の一方の出力信号のみがＨｉｇｈであるときに、出力信号が第１および第２の増幅器15，16の他方へ逆流するのを防ぐことができるので、出力信号の波形の乱れを低減することができる。
【００１７】
また、本例の電力合成回路においては、第１および第２の増幅器15，16によって位相およびパルス幅が乱れる前のパルス信号が、第３の入力端子13を介して第３のトランジスタ19のゲート端子に入力されて、そのタイミングで第３のトランジスタ19がＯＮになる。これにより、出力信号のパルス幅の増大を防止することができるので、出力信号の波形の乱れをさらに低減することができる。
【００１８】
本例の電力合成回路において、第１および第２の増幅器15，16としては、一般的にパルス増幅に用いられる広帯域増幅器を好適に使用することができる。また、第１〜第３のトランジスタ17〜19としては、例えばＭＯＳＦＥＴのようなトランジスタを好適に使用することができる。
【００１９】
また、本例の電力合成回路においては、第１〜第３のトランジスタ17〜19を単なるスイッチとして使用しているため、第１〜第３のトランジスタ17〜19のソース端子とドレイン端子とを入れ替えて用いても問題はない。
【００２０】
さらに、本例の電力合成回路においては、第１および第２の増幅器15，16の出力信号がそのまま第１および第２のトランジスタ17，18のゲート端子に入力され、第３の入力端子13からの入力信号がそのまま第３のトランジスタ19のゲート端子に入力される例を示したが、抵抗を挿入やバイアス電圧の印加によって電圧を調整しても構わない。
【実施例】
【００２１】
次に、本発明の電力合成回路の具体例について説明する。
【００２２】
図１に示した本発明の実施の形態の例の電力合成回路における電気特性を回路シミュレーションによって算出した。なお、シミュレーションにおいては、第１および第２の増幅器15，16のばらつきを考慮するのが困難であるため、第１および第２の増幅器15，16を通過した後を想定して図２に示した回路を使用した。第１〜第３のトランジスタ17〜19は全てｎチャネルＭＯＳＦＥＴとした。そして、入力端子21，22および13ならびに出力端子14をそれぞれ50Ωのポートとして、第３の入力端子13には、本来の信号として900ＭＨｚで
パルス幅が500ｐｓｅｃのパルス信号を入力し、入力端子21，22には、第１および第２の
増幅器15，16でのパルス幅の増大を見込んで900ＭＨｚでパルス幅が700ｐｓｅｃのパルス信号を入力した。
【００２３】
その結果を図３，図４に示す。図３は入力端子21からの入力信号と入力端子22からの入力信号との位相差が０であり、ともに第３の入力端子13からの入力信号の位相と一致している場合の結果を示すグラフであり、図４は入力端子22からの入力信号が入力端子21から
の入力信号および第３の入力端子13からの入力信号に対してパルスの中心の比較で200ｐ
ｓｅｃ遅れている場合の結果を示すグラフである。また、図３および図４において、（ａ）は出力端子14における出力電流を示すグラフであり、（ｂ）は出力端子14における出力電圧を示すグラフである。
【００２４】
図３および図４に示すグラフによれば、本発明の電力合成回路では、入力端子22からの入力信号が入力端子21からの入力信号に対して200ｐｓｅｃ遅れている場合においても、
入力端子21からの入力信号と入力端子22からの入力信号との位相差が０の場合と同様の良好な出力波形が得られることがわかる。
【００２５】
次に、第１の比較例として、図２に示す回路から第１〜第３のトランジスタ17〜19および第３の入力端子13を全て取り除いて、入力端子21，入力端子22および出力端子14を直接接続した回路におけるシミュレーション結果を図５，図６に示す。図５は入力端子21からの入力信号と入力端子22からの入力信号との位相差が０であり、ともに第３の入力端子13からの入力信号の位相と一致している場合の結果を示すグラフであり、図６は入力端子22からの入力信号が入力端子21からの入力信号および第３の入力端子13からの入力信号に対してパルスの中心の比較で200ｐｓｅｃ遅れている場合の結果を示すグラフである。また
、図５および図６において、（ａ）は出力端子14における出力電流を示すグラフであり、（ｂ）は出力端子14における出力電圧を示すグラフである。
【００２６】
図５および図６に示すグラフによれば、第１の比較例の電力合成回路では、入力端子21からの入力信号と入力端子22からの入力信号との位相差が０の場合には、矩形に近いパルス波が得られているもののパルス幅は増大したままであり、入力端子22からの入力信号が入力端子21からの入力信号に対して200ｐｓｅｃ遅れている場合には出力波形が大きく乱
れて、パルス信号とは呼べないようなものになってしまうことがわかる。
【００２７】
次に、第２の比較例として、図２に示す回路から第１，第２のトランジスタ17，18を取り除いて入力端子21，22と接続点31とを直接接続し、第３のトランジスタ19のみが機能する回路におけるシミュレーション結果を図７，図８に示す。図７は入力端子21からの入力信号と入力端子22からの入力信号との位相差が０であり、ともに第３の入力端子13からの入力信号の位相と一致している場合の結果を示すグラフであり、図８は入力端子22からの入力信号が入力端子21からの入力信号および第３の入力端子13からの入力信号に対してパルスの中心の比較で200ｐｓｅｃ遅れている場合の結果を示すグラフである。また、図７
および図８において、（ａ）は出力端子14における出力電流を示すグラフであり、（ｂ）は出力端子14における出力電圧を示すグラフである。
【００２８】
図７および図８に示すグラフによれば、第２の比較例の電力合成回路では、入力端子21からの入力信号と入力端子22からの入力信号との位相差が０の場合には良好な出力波形が得られるものの、入力端子22からの入力信号が入力端子21からの入力信号に対して200ｐ
ｓｅｃ遅れている場合には出力波形が大きく乱れて、波形が鈍ってしまうことがわかる。これらの結果により、本発明の有効性が確認できた。
【符号の説明】
【００２９】
11：第１の入力端子
12：第２の入力端子
13：第３の入力端子
14：出力端子
15：第１の増幅器
16：第２の増幅器
17：第１のトランジスタ
18：第２のトランジスタ
19：第３のトランジスタ
【図１】
2011205548.tif 000003
【図２】
2011205548.tif 000004
【図３】
2011205548.tif 000005
【図４】
2011205548.tif 000006
【図５】
2011205548.tif 000007
【図６】
2011205548.tif 000008
【図７】
2011205548.tif 000009
【図８】
2011205548.tif 000010