(57)【要約】【課題】複数の電圧発生装置の間で出力電圧がばらつかないようにする。【解決手段】電圧発生装置として、複数の電圧である第１電圧群を発生し、前記第１電圧群のひとつである第１電圧が第１外部端子と接続されている第１の集積回路と、前記第１外部端子からの電圧を入力し、その入力された電圧を基に複数の電圧である第２電圧群を発生する第２の集積回路とを備える。【選択図】図１
2011081420.tif 000002
【特許請求の範囲】
【請求項１】
複数の電圧である第１電圧群を発生し、前記第１電圧群のひとつである第１電圧が第１外部端子と接続されている第１の集積回路と、
前記第１外部端子からの電圧を入力し、その入力された電圧を基に複数の電圧である第２電圧群を発生する第２の集積回路と、
を備える電圧発生装置。
【請求項２】
前記第２の集積回路は、前記第２電圧群のひとつである第２電圧が第２外部端子と接続され、
前記第１の集積回路は、前記第２外部端子からの電圧を入力し、その入力された電圧を基に前記第１電圧群を発生する、
ことを特徴とする請求項１に記載の電圧発生装置。
【請求項３】
前記第１の集積回路は、前記第２電圧群を入力し、前記第１電圧群と前記第２電圧群から、表示装置を駆動する電圧を選択して出力し、
前記第２の集積回路は、前記第１電圧群を入力し、前記第１電圧群と前記第２電圧群から、前記表示装置を駆動する電圧を選択して出力する、
ことを特徴とする請求項２に記載の電圧発生装置。
【請求項４】
前記第１電圧は最大電圧であり、前記第２電圧は最小電圧であることを特徴とする請求項２に記載の電圧発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電圧を発生する電圧発生システムに関する。
【背景技術】
【０００２】
１つのＩＣ（integrated circuit）で複数の電圧を発生させ、表示装置等に供給する電源回路が知られている。この電源回路は、電圧が供給される機器が動作しているか否かに応じて各電圧を制御する（例えば、特許文献１参照）。
【０００３】
電流出力型の半導体回路は、出力電流が小さい場合には、液晶駆動装置やＥＬ（electro-luminescent）表示装置等のソース信号線の充放電が十分に行えない。このため、水平走査期間内で電流が所定の階調に相当する値まで変化できない場合に、その階調に対応する電圧を始めに与えるようにすることで、所望の電流を得られるようにした回路が知られている（例えば、特許文献２参照）。
【０００４】
一方、近年の表示装置の大規模化、高精細化に伴って、複数のＩＣのそれぞれで複数の電圧を発生させ、表示装置を駆動するようになっている。表示装置が大型化すると、その端子数や表示装置を駆動するための回路規模が増大するので、複数のＩＣを表示装置付近に備えて表示装置を駆動させる必要があるためである。このような複数のＩＣを含む電源回路の場合、異なるＩＣで発生させた電圧の間に、電圧のずれがないことが要求される。
【０００５】
図１４は、従来の電圧発生システムの構成を示すブロック図である。図１４の電圧発生システムは、電圧発生装置９１，９２を備えている。電圧発生装置９１，９２は、いずれも、Ｎ種類の電圧（Ｎは２以上の整数）を発生させ、そのうち必要とされるＭ種類の電圧（Ｍは２以上の整数）を表示装置９４に出力する。電圧発生装置９１と９２とは、異なるＩＣチップに属している。
【０００６】
図１５は、図１４の電圧発生装置９１の構成例を示すブロック図である。電圧発生装置９１は、最大及び最小電圧発生部９６と、中間電圧発生部９７と、電圧選択部９８とを備えている。最大及び最小電圧発生部９６は、最大電圧ＶＭＡＸ及び最小電圧ＶＭＩＮを発生させ、中間電圧発生部９７に出力する。
【０００７】
中間電圧発生部９７は、最大電圧ＶＭＡＸと最小電圧ＶＭＩＮとに基づいて、電圧Ｖ［１］，Ｖ［２］，…，Ｖ［Ｎ］（以下では、これらをまとめて電圧Ｖ［１：Ｎ］と表記する）を発生させ、電圧選択部９８に出力する。中間電圧発生部９７では、例えば、複数の抵抗を直列に接続した回路に最大電圧ＶＭＡＸと最小電圧ＶＭＩＮとを与え、各抵抗の接続点の電圧を演算増幅器でインピーダンス変換して出力する。電圧選択部９８は、電圧Ｖ［１：Ｎ］からＭ個を選択して表示装置９４に出力する。電圧発生装置９２も同様に構成されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−２３６１２７号公報
【特許文献２】特開２００５−１８１４６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、ＩＣを構成する素子の特性は、ＩＣ毎に異なるので、中間電圧発生部９７の抵抗や演算増幅器の特性は、電圧発生装置９１と９２との間でばらつく。また、最大電圧ＶＭＡＸ及び最小電圧ＶＭＩＮも、電圧発生装置９１と９２との間でばらつく可能性がある。このため、電圧発生装置９１から出力される電圧Ｖ［１：Ｎ］と、電圧発生装置９２から出力される電圧Ｖ［１：Ｎ］とは、値が一致しない可能性がある。
【００１０】
表示装置の場合、供給される電圧Ｖ［１：Ｎ］の誤差は、例えば１０％以下であることが期待されるが、図１４の構成によると、半導体プロセスのばらつきの影響によって、この基準を満たすことができない可能性がある。
【００１１】
本発明は、複数の電圧発生装置のそれぞれから複数の電圧を出力可能な電圧発生システムにおいて、複数の電圧発生装置の間で出力電圧がばらつかないようにすることを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、第１及び第２の電圧発生装置を備え、第１及び第２の電圧発生装置は、いずれも複数の電圧を発生させ、発生させた電圧を相互に供給し合うようにしたものである。第１及び第２の電圧発生装置は、いずれも、第１の電圧発生装置で発生させた電圧と第２の電圧発生装置で発生させた電圧とから、必要な電圧を選択して出力する。
【００１３】
これによると、第１及び第２の電圧発生装置が出力する電圧は、第１及び第２の電圧発生装置のうちの一方で発生させた同一の電圧であるので、２つの電圧発生装置のそれぞれから電圧を出力する場合に、これらの電圧発生装置の間で出力電圧がばらつかないようにすることができる。また、必要とされる電圧を、２つの電圧発生装置の全体によって発生させれば十分であるので、各電圧発生装置の回路面積及び消費電力を抑えることができる。
【００１４】
より具体的には、本発明は、電圧発生装置として、複数の電圧である第１電圧群を発生し、前記第１電圧群のひとつである第１電圧が第１外部端子と接続されている第１の集積回路と、前記第１外部端子からの電圧を入力し、その入力された電圧を基に複数の電圧である第２電圧群を発生する第２の集積回路とを備える。
【発明の効果】
【００１５】
本発明によれば、複数の電圧発生装置のそれぞれから電圧を出力する場合に、複数の電圧発生装置の間で出力電圧がばらつかないようにすることができる。また、必要とされる電圧を、複数の電圧発生装置の全体によって発生させれば十分であるので、電圧発生システム全体の回路面積及び消費電力を抑えることができる。更に、表示装置を駆動する回路が簡単になるので、液晶表示装置やＥＬ表示装置等において、画面の周囲の枠の狭小化（狭縁化）を図ることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態に係る電圧発生システムの構成を示すブロック図である。
【図２】図１の電圧発生装置の構成例を示すブロック図である。
【図３】図２の最大又は最小電圧発生部の構成例を示すブロック図である。
【図４】図２の中間電圧発生部の構成例を示す回路図である。
【図５】図１の電圧発生システムの変形例の構成を示すブロック図である。
【図６】図５の２つの電圧発生装置間の接続の例を示す回路図である。
【図７】図２の中間電圧発生部の変形例の構成を示す回路図である。
【図８】図７のタイミング制御部が出力する信号のタイミングチャートである。
【図９】図２の中間電圧発生部に関する他の変形例の構成を示す回路図である。
【図１０】図８のタイミング制御部が出力する信号のタイミングチャートである。
【図１１】本発明の第２の実施形態に係る電圧発生システムの構成を示すブロック図である。
【図１２】第２の実施形態に係る電圧発生システムの変形例の構成を示すブロック図である。
【図１３】複数の電圧発生装置間において、同じ電圧であるべき複数のノードを接続した場合の例を示す回路図である。
【図１４】従来の電圧発生システムの構成を示すブロック図である。
【図１５】図１４の電圧発生装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１８】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る電圧発生システムの構成を示すブロック図である。図１の電圧発生システムは、電圧発生装置１０，２０を備えている。電圧発生装置１０は、最大電圧ＶＭＡＸを発生させ、電圧発生装置２０に供給している。電圧発生装置２０は、最小電圧ＶＭＩＮを発生させ、電圧発生装置１０に供給している。
【００１９】
電圧発生装置１０は、最大電圧ＶＭＡＸ及び最小電圧ＶＭＩＮに基づいて、これらの電圧の間の複数の電圧を発生させ、発生させた複数の電圧を、電圧Ｖ［（Ｎ／２＋１）：Ｎ］として電圧発生装置２０に供給する（Ｎは２以上の整数）。電圧発生装置２０は、最大電圧ＶＭＡＸ及び最小電圧ＶＭＩＮに基づいて、これらの電圧の間の複数の電圧（電圧Ｖ［（Ｎ／２＋１）：Ｎ］とは異なる電圧）を発生させ、発生させた複数の電圧を、電圧Ｖ［１：Ｎ／２］として電圧発生装置１０に供給する。電圧Ｖ［１：Ｎ］には、最大電圧ＶＭＡＸ及び最小電圧ＶＭＩＮを含んでいてもよい。
【００２０】
電圧発生装置１０，２０は、表示装置２に必要とされる電圧を電圧Ｖ［１：Ｎ］から選択して、表示装置２にそれぞれ電圧ＶＯ１，ＶＯ２として出力する。電圧発生装置１０と電圧発生装置２０とは、異なるＩＣチップに属している。
【００２１】
図２は、図１の電圧発生装置１０の構成例を示すブロック図である。電圧発生装置１０は、最大又は最小電圧発生部１２と、中間電圧発生部１４と、電圧選択部１６とを備えている。図１の電圧発生装置２０も同様に構成されている。
【００２２】
但し、電圧発生装置１０には、チップ識別信号ＰＲとして高論理レベル“Ｈ”が与えられ、電圧発生装置２０には、チップ識別信号ＳＥとして“Ｈ”が与えられている。また、電圧発生装置１０では、最大又は最小電圧発生部１２が最大電圧ＶＭＡＸを中間電圧発生部１４及び電圧発生装置２０に出力し、中間電圧発生部１４には電圧発生装置２０から最小電圧ＶＭＩＮが与えられている。これに対して、電圧発生装置２０では、最大又は最小電圧発生部１２が最小電圧ＶＭＩＮを中間電圧発生部１４及び電圧発生装置１０に出力し、中間電圧発生部１４には電圧発生装置１０から最大電圧ＶＭＡＸが与えられている。
【００２３】
また、電圧発生装置１０では、中間電圧発生部１４が電圧Ｖ［（Ｎ／２＋１）：Ｎ］を電圧選択部１６及び電圧発生装置２０に出力し、電圧選択部１６には電圧発生装置２０から電圧Ｖ［１：Ｎ／２］が与えられている。これに対して、電圧発生装置２０では、中間電圧発生部１４が電圧Ｖ［１：Ｎ／２］を電圧選択部１６及び電圧発生装置１０に出力し、電圧選択部１６には電圧発生装置１０から電圧Ｖ［（Ｎ／２＋１）：Ｎ］が与えられている。
【００２４】
このように、電圧発生装置１０，２０は、同様に構成されており、チップ識別信号ＰＲが“Ｈ”である場合には電圧発生装置１０として、チップ識別信号ＳＥが“Ｈ”である場合には電圧発生装置２０として動作する。
【００２５】
図３は、図２の最大又は最小電圧発生部１２の構成例を示すブロック図である。最大又は最小電圧発生部１２は、Ｄ／Ａコンバータ４２と、バッファ（演算増幅器）４４と、スイッチ４６，４７とを備えている。
【００２６】
Ｄ／Ａコンバータ４２は、例えば６ビットのＤ／Ａコンバータであって、チップ識別信号ＰＲが“Ｈ”である場合には、その入力値として“１１１１１１”が与えられ、最大電圧ＶＭＡＸ（例えば６Ｖ）をバッファ４４に出力する。Ｄ／Ａコンバータ４２は、チップ識別信号ＳＥが“Ｈ”である場合には、その入力値として“００００００”が与えられ、最小電圧ＶＭＩＮ（例えば４Ｖ）をバッファ４４に出力する。
【００２７】
バッファ４４は、Ｄ／Ａコンバータ４２の出力を、インピーダンス変換してスイッチ４６，４７に出力する。スイッチ４６は、チップ識別信号ＰＲが“Ｈ”である場合にオンになり、スイッチ４７は、チップ識別信号ＳＥが“Ｈ”である場合にオンになる。
【００２８】
したがって、最大又は最小電圧発生部１２は、チップ識別信号ＰＲが“Ｈ”である場合には最大電圧ＶＭＡＸを出力し、チップ識別信号ＳＥが“Ｈ”である場合には最小電圧ＶＭＩＮを出力する。
【００２９】
なお、チップ識別信号ＰＲ，ＳＥに従って最大電圧ＶＭＡＸ及び最小電圧ＶＭＩＮを出力することができる回路を、Ｄ／Ａコンバータ４２に代えて用いるようにしてもよい。例えば、抵抗を用いて電源電圧と接地電圧との間を分圧し、最大電圧ＶＭＡＸ及び最小電圧ＶＭＩＮを出力する回路を用いてもよい。
【００３０】
図４は、図２の中間電圧発生部１４の構成例を示す回路図である。中間電圧発生部１４は、Ｎ−１個の抵抗Ｒ＿１，…，Ｒ＿Ｎ／２−１，Ｒ＿Ｎ／２，Ｒ＿Ｎ／２＋１，…，Ｒ＿Ｎ−１と、Ｎ個のスイッチ５２Ａ，５２Ｂ，…，５２Ｙ，５２Ｚ，５３Ａ，５３Ｂ，…，５３Ｙ，５３Ｚと、Ｎ／２個のバッファ（演算増幅器）５４Ａ，５４Ｂ，…，５４Ｙ，５４Ｚとを備えている。
【００３１】
抵抗Ｒ＿１，…，Ｒ＿Ｎ−１は直列に接続されて抵抗回路を構成しており、この抵抗回路の両端に最大電圧ＶＭＡＸ及び最小電圧ＶＭＩＮがそれぞれ与えられている。ここでは、これらの抵抗Ｒ＿１，…，Ｒ＿Ｎ−１の抵抗値はいずれも等しいとし、これらの抵抗Ｒ＿１，…，Ｒ＿Ｎ−１が接続されたノードの電圧を、小さい方から順に、電圧Ｖ［１］，Ｖ［２］，…，Ｖ［Ｎ−１］，Ｖ［Ｎ］とする。電圧Ｖ［Ｎ／２］は、最大電圧ＶＭＡＸと最小電圧ＶＭＩＮとの間の中点の電圧（最大電圧ＶＭＡＸと最小電圧ＶＭＩＮとの平均電圧）である。
【００３２】
チップ識別信号ＰＲが“Ｈ”である場合には、スイッチ５２Ａ〜５２Ｚがオンになり、電圧Ｖ［Ｎ／２＋１］，Ｖ［Ｎ／２＋２］，…，Ｖ［Ｎ］がバッファ５４Ａ〜５４Ｚにそれぞれ与えられる。チップ識別信号ＳＥが“Ｈ”である場合には、スイッチ５３Ａ〜５３Ｚがオンになり、電圧Ｖ［１］，Ｖ［２］，…，Ｖ［Ｎ／２］がバッファ５４Ａ〜５４Ｚにそれぞれ与えられる。バッファ５４Ａ〜５４Ｚは、それぞれに与えられた電圧をインピーダンス変換して電圧選択部１６に出力する。
【００３３】
電圧選択部１６は、電圧Ｖ［１：Ｎ］の中から表示装置２に必要とされる電圧を選択して出力する。例えば電圧Ｖ［２］を出力する場合には、電圧発生装置２０は、その中間電圧発生部１４で発生させた電圧Ｖ［２］を表示装置２に出力し、電圧発生装置１０は、電圧発生装置２０から供給された電圧Ｖ［２］を表示装置２に出力する。
【００３４】
また、例えば電圧Ｖ［Ｎ−１］を出力する場合には、電圧発生装置１０は、その中間電圧発生部１４で発生させた電圧Ｖ［Ｎ−１］を表示装置２に出力し、電圧発生装置２０は、電圧発生装置１０から供給された電圧Ｖ［Ｎ−１］を表示装置２に出力する。
【００３５】
このように、電圧発生装置１０，２０のいずれからも同じ電圧を出力するように構成されているので、電圧発生装置１０から出力される電圧と電圧発生装置２０から出力される電圧とがずれないようにすることができる。
【００３６】
また、各電圧発生装置で全ての電圧Ｖ［１：Ｎ］を発生させる場合には、各電圧発生装置にＮ個のバッファが必要であるが、図１の電圧発生システムでは、各電圧発生装置に必要なバッファの数はＮ／２個である。したがって、各電圧発生装置で全ての電圧Ｖ［１：Ｎ］を発生させる場合に比べて、消費電力及び回路面積を小さくすることができる。
【００３７】
図５は、図１の電圧発生システムの変形例の構成を示すブロック図である。図５の電圧発生システムは、図１の電圧発生システムにおいて、電圧発生装置１０，２０に代えて電圧発生装置２１０，２２０をそれぞれ備えている。図５の電圧発生システムでは、電圧発生装置２１０と電圧発生装置２２０との間で、最大電圧ＶＭＡＸ及び最小電圧ＶＭＩＮ以外の同一の電圧であるべきノードどうしが接続されている。その他の点は、図１の電圧発生システムと同様である。
【００３８】
図６は、図５の２つの電圧発生装置間の接続の例を示す回路図である。図５の電圧発生装置２１０，２２０は、図４の中間電圧発生部１４と同様の中間電圧発生部２１４，２２４をそれぞれ備えている。抵抗ＲＵは、図４の抵抗Ｒ＿Ｎ／２，Ｒ＿Ｎ／２＋１，…，Ｒ＿Ｎ−１をまとめて示したものであり、抵抗ＲＬは、抵抗Ｒ＿１，…，Ｒ＿Ｎ／２−１をまとめて示したものである。
【００３９】
図６のように、中間電圧発生部２１４と中間電圧発生部２２４との間では、最大電圧ＶＭＡＸ及び最小電圧ＶＭＩＮが与えられるノードだけではなく、中間電圧ＶＭＩＤ（電圧Ｖ［Ｎ／２］）のノードも接続されている。
【００４０】
このようにすると、電圧発生装置間における中間電圧ＶＭＩＤのずれをほぼなくすことができるので、抵抗値のばらつきに起因する電圧発生装置間における電圧のばらつきを小さくすることができる。また、電圧の精度が向上するので、表示される画像データに応じて用いられる電圧Ｖ［１：Ｎ］のリニアリティを向上させることができる。
【００４１】
なお、中間電圧ＶＭＩＤは、電圧Ｖ［Ｎ／２］には限らず、電圧Ｖ［２］〜Ｖ［Ｎ−１］のいずれかであればよい。
【００４２】
図７は、図２の中間電圧発生部１４の変形例の構成を示す回路図である。ここでは、図１の電圧発生システムにおいて、タイミング制御部３６２を更に備えるようにする。図７の中間電圧発生部３１４は、図４の中間電圧発生部１４において、スイッチ５２Ａ〜５２Ｚ，５３Ａ〜５３Ｚに代えてＮ個のスイッチ３５２Ａ〜３５２Ｚを備え、バッファ５４Ａ〜５４Ｚに代えてバッファ３５４を備えたものである。
【００４３】
図８は、図７のタイミング制御部３６２が出力する信号のタイミングチャートである。タイミング制御部３６２は、図８のようにアクティブになる（“Ｈ”になる）期間を順次有するタイミング制御信号φ１，φ２，…，φＮを生成し、出力する。スイッチ３５２Ａ，３５２Ｂ，…，３５２Ｚは、タイミング制御信号φ１，φ２，…，φＮにそれぞれ対応しており、それぞれに対応するタイミング制御信号がアクティブであるときにオンになる。表示装置２の表示周期をＴとし、タイミング制御信号φ１，φ２，…，φＮが“Ｈ”となる期間の長さをそれぞれＴ１，Ｔ２，…，ＴＮとすると、Ｔ≧Ｔ１＋Ｔ２＋…＋ＴＮが成り立つ。
【００４４】
電圧発生装置１０，２０は、中間電圧発生部１４及び電圧選択部１６に代えて中間電圧発生部３１４及び電圧選択部３１６を備えるようにする。電圧発生装置１０の中間電圧発生部３１４にはタイミング制御信号φＮ，φＮ−１，…，φＮ／２＋１が、電圧発生装置２０の中間電圧発生部３１４にはタイミング制御信号φＮ／２，φＮ／２−１，…，φ１が与えられる。
【００４５】
タイミング制御部３６２は、表示周期Ｔの１／Ｎの周期でタイミング制御信号φＮ，φＮ−１，…，φＮ／２＋１を順次“Ｈ”にする。電圧発生装置１０では、バッファ３５４は、入力された電圧Ｖ［Ｎ］，Ｖ［Ｎ−１］，…，Ｖ［Ｎ／２＋１］をインピーダンス変換して、順次、電圧選択部３１６及び電圧発生装置２０に出力する。
【００４６】
その後、タイミング制御部３６２は、表示周期Ｔの１／Ｎの周期でタイミング制御信号φＮ／２，φＮ／２−１，…，φ１を順次“Ｈ”にする。電圧発生装置２０では、バッファ３５４は、入力された電圧Ｖ［Ｎ／２］，Ｖ［Ｎ／２−１］，…，Ｖ［１］をインピーダンス変換して、順次、電圧選択部３１６及び電圧発生装置１０に出力する。電圧発生装置１０，２０の電圧選択部３１６は、それぞれ表示装置２に必要な電圧を順次選択して、表示装置２に出力する。
【００４７】
図７の中間電圧発生部３１４は、バッファを１つしか備えていないので、回路面積を更に小さくすることができる。
【００４８】
図９は、図２の中間電圧発生部１４に関する他の変形例の構成を示す回路図である。ここでは、図１の電圧発生システムにおいて、タイミング制御部４６２を更に備えるようにする。図９の中間電圧発生部１４は、図４に示されたものであり、チップ識別信号ＰＲ，ＳＥに代えてタイミング制御信号φＡ，φＢがそれぞれ与えられるようになっている。すなわち、電圧発生装置１０の中間電圧発生部１４にはタイミング制御信号φＡが、電圧発生装置２０の中間電圧発生部１４にはタイミング制御信号φＢが与えられる。
【００４９】
図１０は、図８のタイミング制御部４６２が出力する信号のタイミングチャートである。タイミング制御部４６２は、図１０のようにアクティブになる期間を交互に有するタイミング制御信号φＡ，φＢを生成し、出力する。スイッチ５２Ａ〜５２Ｚは、タイミング制御信号φＡがアクティブであるときにオンになり、スイッチ５３Ａ〜５３Ｚは、タイミング制御信号φＢがアクティブであるときにオンになる。タイミング制御信号φＡ，φＢが“Ｈ”となる期間の長さをそれぞれＴ１，Ｔ２とする。期間Ｔ３，Ｔ４，Ｔ５の長さは、ここでは期間Ｔ１と同じであるとする。期間Ｔ１〜Ｔ５は、表示装置２の表示周期Ｔに対して、Ｔ≧Ｔ１＋Ｔ２＋…＋Ｔ５を満たす。
【００５０】
まず、タイミング制御部４６２は、タイミング制御信号φＡを“Ｈ”にする。電圧発生装置１０では、バッファ５４Ｚ〜５４Ａは、それぞれ、入力された電圧Ｖ［Ｎ］，Ｖ［Ｎ−１］，…，Ｖ［Ｎ／２＋１］をインピーダンス変換して、電圧選択部１６及び電圧発生装置２０に出力する。
【００５１】
その後、タイミング制御部４６２は、タイミング制御信号φＢを“Ｈ”にする。電圧発生装置２０では、バッファ５４Ｚ〜５４Ａは、それぞれ、入力された電圧Ｖ［Ｎ／２］，Ｖ［Ｎ／２−１］，…，Ｖ［１］をインピーダンス変換して、電圧選択部１６及び電圧発生装置１０に出力する。電圧発生装置１０，２０の電圧選択部１６は、それぞれ表示装置２に必要な電圧を選択して、表示装置２に出力する。
【００５２】
この場合も、各電圧発生装置に必要なバッファの数は、Ｎ個ではなく、Ｎ／２個であり、各電圧発生装置で全ての電圧Ｖ［１：Ｎ］を発生させる場合に比べて、消費電力及び回路面積を小さくすることができる。
【００５３】
なお、電圧Ｖ［１：Ｎ］を、高い電圧のグループ（電圧Ｖ［Ｎ］〜Ｖ［Ｎ／２＋１］）と低い電圧のグループ（電圧Ｖ［Ｎ／２］〜Ｖ［１］）とに分けて発生させる場合について説明したが、他の分け方を採用してもよい。例えば、電圧Ｖ［１：Ｎ］を、１つおきに選択したグループと、残りの電圧のグループとに分けるようにしてもよい。
【００５４】
（第２の実施形態）
図１１は、本発明の第２の実施形態に係る電圧発生システムの構成を示すブロック図である。図１１の電圧発生システムは、電圧発生装置５１０，５２０，５３０を備えている。電圧発生装置５１０は、最大電圧ＶＭＡＸを発生させ、電圧発生装置５２０，５３０に供給している。電圧発生装置５２０は、最小電圧ＶＭＩＮを発生させ、電圧発生装置５１０，５３０に供給している。
【００５５】
電圧発生装置５１０は、最大電圧ＶＭＡＸ及び最小電圧ＶＭＩＮに基づいて、これらの電圧の間の複数の電圧を発生させ、発生させた複数の電圧を、電圧Ｖ［（２Ｎ／３＋１）：Ｎ］として電圧発生装置５２０，５３０に供給する。電圧発生装置５２０は、最大電圧ＶＭＡＸ及び最小電圧ＶＭＩＮに基づいて、これらの電圧の間の複数の電圧（電圧Ｖ［（２Ｎ／３＋１）：Ｎ］とは異なる電圧）を発生させ、発生させた複数の電圧を、電圧Ｖ［（Ｎ／３＋１）：２Ｎ／３］として電圧発生装置５１０，５３０に供給する。
【００５６】
電圧発生装置５３０は、最大電圧ＶＭＡＸ及び最小電圧ＶＭＩＮに基づいて、これらの電圧の間の複数の電圧（電圧Ｖ［（Ｎ／３＋１）：Ｎ］とは異なる電圧）を発生させ、発生させた複数の電圧を、電圧Ｖ［１：Ｎ／３］として電圧発生装置５１０，５２０に供給する。電圧Ｖ［１：Ｎ］には、最大電圧ＶＭＡＸ及び最小電圧ＶＭＩＮを含んでいてもよい。
【００５７】
電圧発生装置５１０，５２０，５３０は、表示装置２に必要とされる電圧を電圧Ｖ［１：Ｎ］から選択して、表示装置２にそれぞれ電圧ＶＯ１，ＶＯ２，ＶＯ３として出力する。
【００５８】
図１の電圧発生システムでは、２つの電圧発生装置１０，２０が電圧Ｖ［１：Ｎ］のうちの１／２ずつを発生させていたが、図１１の電圧発生システムでは、３つの電圧発生装置５１０，５２０，５３０が電圧Ｖ［１：Ｎ］のうちの１／３ずつを発生させている。また、電圧発生装置５１０，５２０，５３０は、いずれも同様に構成されており、チップ識別信号ＰＲが“Ｈ”である場合には電圧発生装置５１０として、チップ識別信号ＳＥが“Ｈ”である場合には電圧発生装置５２０として、チップ識別信号ＴＨが“Ｈ”である場合には電圧発生装置５３０として動作する。その他の点は図１の電圧発生システムと同様であるので、詳細な説明は省略する。
【００５９】
図１１の電圧発生システムによると、３つの電圧発生装置５１０，５２０，５３０を備える場合においても、それぞれから出力される電圧の間でずれが生じないようにすることができる。また、各電圧発生装置に必要なバッファの数はＮ／３個である。したがって、各電圧発生装置で全ての電圧Ｖ［１：Ｎ］を発生させる場合に比べて、消費電力及び回路面積を小さくすることができる。
【００６０】
図１２は、本実施形態に係る電圧発生システムの変形例の構成を示すブロック図である。図１２の電圧発生システムは、図１の電圧発生システムにおいて、電圧発生装置６３０を更に備えたものである。電圧発生装置６３０は、電圧発生装置１０からは電圧Ｖ［（Ｎ／２＋１）：Ｎ］を、電圧発生装置２０からは電圧Ｖ［１：Ｎ／２］を受け取り、表示装置２に必要とされる電圧を電圧Ｖ［１：Ｎ］から選択して、表示装置２に出力する。
【００６１】
電圧発生装置６３０は電圧を発生させる必要がないので、図１２の電圧発生システムでは、図１１の電圧発生システムよりも消費電力及び回路面積を小さくすることができる。
【００６２】
以上では、電圧発生装置が２個の場合及び３個の場合について説明したが、より多くの電圧発生装置を備えるようにしてもよい。
【００６３】
図１３は、複数の電圧発生装置間において、同じ電圧であるべき複数のノードを接続した場合の例を示す回路図である。電圧発生システムが電圧発生装置７１０，７２０，…，７９０を備え、表示装置２を駆動している。電圧発生装置７１０，７２０，…，７９０は、いずれも、Ｎ−１個の抵抗Ｒ＿１，…，Ｒ＿Ｎ−１を備え、表示装置２に出力するための電圧を生成しているとする。電圧発生装置７１０，７２０，…，７９０において、図１３のように、電圧Ｖ［１］であるべき各ノードの間、電圧Ｖ［２］であるべき各ノードの間、…、電圧Ｖ［Ｎ−１］であるべき各ノードの間、電圧Ｖ［Ｎ］であるべき各ノードの間を接続する。
【００６４】
このようにすると、多くの電圧発生装置間における中間電圧ＶＭＩＤのずれをほぼなくすことができるので、抵抗値のばらつきに起因する電圧発生装置間における電圧のばらつきを小さくし、図６の場合以上に電圧の精度を向上させることができる。
【産業上の利用可能性】
【００６５】
以上説明したように、本発明は、表示装置等を駆動する電圧発生システムとして有用であり、例えば、液晶表示装置、及び有機又は無機ＥＬ素子を用いた表示装置に用いられる電圧発生システムとして有用である。
【符号の説明】
【００６６】
１０，２０，２１０，２２０，５１０，５２０，５３０，６３０  電圧発生装置
１２  最大又は最小電圧発生部
１４，２１４，２２４，３１４  中間電圧発生部
１６，３１６  電圧選択部
５２Ａ〜５２Ｚ，５３Ａ〜５３Ｚ，３５２Ａ〜３５２Ｚ  スイッチ
５４Ａ〜５４Ｚ、３５４  バッファ
３６２，４６２  タイミング制御部
Ｒ＿１，…，Ｒ＿Ｎ−１  抵抗
【図１】
2011081420.tif 000003
【図２】
2011081420.tif 000004
【図３】
2011081420.tif 000005
【図４】
2011081420.tif 000006
【図５】
2011081420.tif 000007
【図６】
2011081420.tif 000008
【図７】
2011081420.tif 000009
【図８】
2011081420.tif 000010
【図９】
2011081420.tif 000011
【図１０】
2011081420.tif 000012
【図１１】
2011081420.tif 000013
【図１２】
2011081420.tif 000014
【図１３】
2011081420.tif 000015
【図１４】
2011081420.tif 000016
【図１５】
2011081420.tif 000017