(57)【要約】【課題】パルス電圧の立ち上がり立ち下がりの急峻性を損なうことなく、容量性負荷への電圧印加位置の移動にともなう容量性負荷の充放電にともなうエネルギー損失を抑えた容量性負荷駆動回路を構成する。【解決手段】容量性負荷駆動回路１０１は、正電圧Ｖｃを発生する直流電源１０、４つの出力端子Ｖ１〜Ｖ４、８つの電圧選択用スイッチ素子Ｓ１Ｈ，Ｓ1L，Ｓ2Ｈ，Ｓ2L，Ｓ3Ｈ，Ｓ3L，Ｓ4Ｈ，Ｓ4L  、及びスイッチ制御部１２が備えられている。また、４つの出力端子Ｖ１〜Ｖ４のうち、二つの出力端子間毎に、インダクタＬ１〜Ｌ４及び電荷転送用スイッチ素子Ｓ1T〜Ｓ4Tを含む電荷転送用直列回路がそれぞれ設けられている。そしてスイッチ制御部１２によって電圧選択用スイッチ素子のスイッチングが行われ、複数の出力端子のうち、電圧が切り替わる二つの出力端子間に設けられた電荷転送用スイッチ素子が、当該出力電圧が切り替わる遷移時にオンされる。【選択図】図５
2011160309.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷回路の入力端子が接続される少なくとも三つの出力端子と
前記出力端子毎に備えられ、電位の異なる複数の電圧源の一つに選択的に接続して、当該電圧源の電圧を前記出力端子へ出力して前記容量性負荷を充放電する電圧選択用スイッチ素子を備えた容量性負荷駆動回路において、
前記すくなくとも三つの出力端子のうち、二つの出力端子間毎に設けられた、インダクタ及び電荷転送用スイッチ素子を含む電荷転送用直列回路と、
前記電圧選択用スイッチ素子のスイッチングを行い、前記複数の出力端子のうち、電圧が切り替わる二つの出力端子間に設けられた前記電荷転送用スイッチ素子を、当該出力端子の電圧が切り替わる遷移時にオンするスイッチ制御手段と、を備えた容量性負荷駆動回路。
【請求項２】
前記容量性負荷回路の入力端子間の静電容量は、入力端子Ｐｉ（ｎ：３以上の整数。ｉ＝１，２，・・ｎ）の巡回置換に対してほぼ不変である、請求項１に記載の容量性負荷駆動装置。
【請求項３】
前記電荷転送用直列回路には、容量性負荷からの放電電流が順方向に流れる向きのダイオードが前記インダクタ及び前記電荷転送用スイッチ素子に対して直列接続された、請求項１又は２に記載の容量性負荷駆動回路。
【請求項４】
前記スイッチ制御手段は、前記出力端子のそれぞれに備えられた前記電圧選択用スイッチ素子の全てを開放状態にした状態で、前記電荷転送用スイッチ素子をオンし、当該電荷転送用スイッチ素子をオフした後に、前記出力端子のそれぞれに備えられた前記電圧選択用スイッチ素子のうち所定の電圧選択用スイッチ素子をオンする、請求項１乃至３の何れかに記載の容量性負荷駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば気体搬送装置の線状電極やワイヤードットプリンタのピエゾ素子など複数の容量性負荷を順次充放電させる容量性負荷駆動回路に関するものである。
【背景技術】
【０００２】
例えば気体搬送装置の線状電極やワイヤードットプリンタのピエゾ素子などは、複数の容量性負荷を備え、これらの容量性負荷が容量性負荷駆動回路によって順次充放電される。
【０００３】
特許文献１の気体搬送装置は、基板の表面に互いに平行な線状電極が形成され、これらの線状電極の並び順に一定数ｎを周期としてその一定数ごとに並列接続されるとともに、互いに一定の位相差で且つ同一パターンの電圧が周期的に変化するｎ相の駆動電圧が印加されるように構成されている。
【０００４】
図１は特許文献１の気体搬送装置に設けられる配列電極基板部５０の平面図である。誘電体基板５１の上面には複数の線状電極５２が平行且つ一定間隔に配列形成されている。周期パルス電源の出力端子Ｖ１〜Ｖ４から４相の駆動電圧が入力される。線状電極５２はその並び順に４本ごとに接続部５３で並列接続されるとともに周期パルス電源の出力端子Ｖ１〜Ｖ４にそれぞれ接続されている。相数ｎ＝４、周期Ｔとすると（Ｔ／４）×（ｉ−１）＜ｔ＜（Ｔ／４）×ｉ（ｉ＝１、２、３または４）の時間は線状電極（容量性負荷の電極）に正電圧が印加され、周期Ｔのその他の時間ではグランド電位が印加される。この電位差によって線状電極間に誘電体バリア放電が生じ、気体分子が電離し、発生した荷電粒子が電界により加速され、荷電粒子及び近傍の気体分子が電界の移動方向へ移動する。
【０００５】
特許文献２には、ワイヤードットプリンタに用いるピエゾ素子の充電や放電に伴う過大電流によるジュール熱の発生を抑制できる容量性負荷駆動回路が開示されている。すなわち、充電側コイルと放電側コイルとを備えたトランスを設けて、充電された容量性負荷に発生した電圧が次に充電すべき容量性負荷の充電に用いられるように構成されている。
【０００６】
特許文献３には、複数の容量性負荷にインダクタンス成分を含む回路素子を介して電荷の充放電を行わせる容量性負荷駆動回路において、インダクタンス成分を含む回路素子がそれぞれの容量性負荷の充放電回路の共通の経路上に設けられている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開第２００８／０９９５６９号パンフレット
【特許文献２】特開平２−６７００６号公報
【特許文献３】特開２００５−４１０７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献２の容量性負荷駆動回路では、トランジスタ及びダイオードを介して容量性負荷（ピエゾ素子）が充電されるが、この時、ピエゾ素子に供給される電流は、トランスのインダクタンス成分により緩やかな傾きをもって０から直線的に増加する。したがってパルス電圧の立ち上がり時間が長くなる。そのため、気体搬送装置用の駆動回路としては用いられない。
【０００９】
また、特許文献３の容量性負荷駆動回路では、容量性負荷とエネルギー蓄積用コンデンサとの間に接続されているインダクタが急激な電流変化を妨げるため、パルス電圧の立ち上がりが遅くなる。そのため、やはり気体搬送装置用の駆動回路としては用いられない。
【００１０】
本発明の目的は、パルス電圧の立ち上がり立ち下がりの急峻性を損なうことなく、容量性負荷への電圧印加位置の移動にともなう容量性負荷の充放電にともなうエネルギー損失を抑えた容量性負荷駆動回路を提供することにある。
【課題を解決するための手段】
【００１１】
容量性負荷回路の入力端子が接続される少なくとも三つの出力端子と、
前記出力端子毎に備えられ、電位の異なる複数の電圧源の一つに選択的に接続して、当該電圧源の電圧を前記出力端子へ出力して前記容量性負荷を充放電する電圧選択用スイッチ素子を備えた容量性負荷駆動回路において、
前記少なくとも三つの出力端子のうち、二つの出力端子間毎に設けられた、インダクタ及び電荷転送用スイッチ素子を含む電荷転送用直列回路と、
前記電圧選択用スイッチ素子のスイッチングを行い、前記複数の出力端子のうち、電圧が切り替わる二つの出力端子間に設けられた前記電荷転送用スイッチ素子を、当該出力端子の電圧が切り替わる遷移時にオンするスイッチ制御手段と、を備える。
【００１２】
例えば、前記容量性負荷回路の静電容量は、入力端子Ｐｉ（ｎ：３以上の整数。ｉ＝１，２，・・ｎ）の巡回置換に対してほぼ不変である。
【００１３】
例えば、前記電荷転送用直列回路には、容量性負荷からの放電電流が順方向に流れる向きのダイオードが前記インダクタ及び前記電荷転送用スイッチ素子に対して直列接続される。
【００１４】
例えば、前記スイッチ制御手段は、前記各出力端子に備えられた前記電圧選択用スイッチの全てを開放状態にした状態で、前記電荷転送用スイッチ素子をオンし、当該電荷転送用スイッチ素子をオフした後に、前記各出力端子に備えられた前記電圧選択用スイッチ素子のうち所定の電圧選択用スイッチ素子をオンする。
【発明の効果】
【００１５】
本発明によれば、或る容量性負荷に蓄えられた電荷が、他の容量性負荷へ共振電流によって移動することになり、電荷の殆どが無駄なく転送される。また、電荷の移動時に抵抗損失でジュール熱として消費されることがなく、電圧源で必要な電力が低減され、温度上昇も抑えられる。
【００１６】
また、前記電荷転送用直列回路に、容量性負荷からの放電電流が順方向に流れる向きにダイオードが接続されたことにより、容量性負荷とインダクタとの共振により流れる電流の半サイクルのみ自動的に電流が流れる。そのため、電荷転送用スイッチ素子のオン時間を厳密に制御する必要がなく、スイッチング制御も簡単となる。
【００１７】
また、各出力端子に備えられた電圧選択用スイッチの全てを開放状態にした状態で、電荷転送用スイッチ素子がオンされ、当該電荷転送用スイッチ素子がオフした後に、各出力端子に備えられた電圧選択用スイッチ素子のうち所定の電圧選択用スイッチ素子がオンされることにより、各出力端子へ電圧を出力する電圧源に影響を与えることなく、容量性負荷同士の電荷の転送が行える。
【図面の簡単な説明】
【００１８】
【図１】特許文献１の気体搬送装置に設けられる配列電極基板部５０の平面図である。
【図２】第１の実施形態に係る容量性負荷駆動回路の比較例としての容量性負荷駆動回路１００の回路図である。
【図３】図２の各部の波形図である。
【図４】第１の実施形態に係る容量性負荷駆動回路１０１の回路図である。
【図５】図４中の各スイッチ素子をスイッチ記号に置換した図である。
【図６】時間経過にともなう電圧選択用スイッチ素子Ｓ１Ｈ，Ｓ1L，Ｓ2Ｈ，Ｓ2L，Ｓ3Ｈ，Ｓ3L，Ｓ4Ｈ，Ｓ4L  のオン／オフ状態の変化、電荷転送用スイッチ素子Ｓ1T〜Ｓ4Tのオン／オフ状態の変化、及び出力端子Ｖ１〜Ｖ４の電圧変化を示す図である。
【図７】容量性負荷の等価回路図である。
【図８】図６中に一点鎖線で囲った時間領域１の時間軸を拡大して示した図である。
【図９】時刻ｔ２〜時刻ｔ３における、図５に示した回路の等価回路図である。
【図１０】図９の等価回路に、図７に示した容量性負荷を接続したときの等価回路図である。
【図１１】第２の実施形態に係る容量性負荷駆動回路のスイッチ制御部の制御による、電圧選択用スイッチ素子Ｓ１Ｈ，Ｓ1L，Ｓ2Ｈ，Ｓ2L，Ｓ3Ｈ，Ｓ3L，Ｓ4Ｈ，Ｓ4L  のオン／オフ状態の変化、電荷転送用スイッチ素子Ｓ1T〜Ｓ4Tのオン／オフ状態の変化、及び出力端子Ｖ１〜Ｖ４の電圧変化を示す図である。
【発明を実施するための形態】
【００１９】
《第１の実施形態》
第１の実施形態に係る容量性負荷駆動回路の説明の前に、比較例としての容量性負荷駆動回路１００の構成を図２に示す。また、その回路各部の波形を図３に示す。
この容量性負荷駆動回路１００は、正電圧Ｖｃを発生する直流電源１０、４つの出力端子Ｖ１〜Ｖ４、８つのスイッチ素子Ｓ１Ｈ，Ｓ１Ｌ，Ｓ２Ｈ，Ｓ２Ｌ，Ｓ３Ｈ，Ｓ３Ｌ，Ｓ４Ｈ，Ｓ４Ｌ、  及びスイッチ制御部１１を備えている。
【００２０】
図３は、時間経過にともなうスイッチ素子Ｓ１Ｈ，Ｓ１Ｌ，Ｓ２Ｈ，Ｓ２Ｌ，Ｓ３Ｈ，Ｓ３Ｌ，Ｓ４Ｈ，Ｓ４Ｌ  のオン／オフ状態の変化、出力端子Ｖ１〜Ｖ４の電圧変化を示している。
【００２１】
このように、出力端子Ｖ１〜Ｖ４の各出力端子に、ハイサイドのスイッチ素子Ｓ１Ｈ，Ｓ2Ｈ，Ｓ3Ｈ，Ｓ4Ｈ  及びローサイドのスイッチ素子Ｓ1L，Ｓ2L，Ｓ3L，Ｓ4L  を備えたハーフブリッジ構成の回路を設けることによって、ハイレベルの電圧Ｖｃとローレベルの電圧０とを選択的に出力することができる。この例では、相数ｎ＝４、周期Ｔとすると（Ｔ／４）×（ｉ−１）＜ｔ＜（Ｔ／４）×ｉ（ｉ＝１、２、３または４）の時間にハイレベル（Ｖｃ）が出力され、周期Ｔのその他の時間ではローレベル（グランド電位）が印加される。
【００２２】
しかし、図２に示した容量性負荷駆動回路１００では、次に説明するように、出力端子の電圧を切り替える毎に損失が生じる。図３において時間領域１で示すタイミングを例にすると、このタイミングで出力端子Ｖ１がハイレベルからローレベルへ変化し、出力端子Ｖ２がローレベルからハイレベルへ変化する。その際、出力端子Ｖ１に接続されている容量性負荷に充電されていた電荷がローサイドのスイッチ素子Ｓ1L  を介して放電される。一方、出力端子Ｖ２に接続されている容量性負荷に対する充電電流が出力端子Ｖ２のハイサイドのスイッチ素子Ｓ２Ｈを介して流れる。すなわち、充電経路と放電経路は別であり、容量性負荷から放電が行われる毎に電荷エネルギーが殆どスイッチ素子でジュール熱として消費されてしまう。
【００２３】
図４は第１の実施形態に係る容量性負荷駆動回路１０１の回路図である。また、図５は図４中の各スイッチ素子をスイッチ記号に置換した図である。図２との対比を容易にするため、先ず図５を参照して、第１の実施形態に係る容量性負荷駆動回路１０１の構成及び動作を説明する。
【００２４】
この容量性負荷駆動回路１０１は、正電圧Ｖｃを発生する直流電源１０、４つの出力端子Ｖ１〜Ｖ４、８つの電圧選択用スイッチ素子Ｓ１Ｈ，Ｓ１Ｌ，Ｓ２Ｈ，Ｓ２Ｌ，Ｓ３Ｈ，Ｓ３Ｌ，Ｓ４Ｈ，Ｓ４Ｌ  及びスイッチ制御部１２を備えている。図２に示した回路と異なり、４つの出力端子Ｖ１〜Ｖ４のうち、二つの出力端子間毎に、ダイオードＤ１〜Ｄ４、インダクタＬ１〜Ｌ４及び電荷転送用スイッチ素子Ｓ1T〜Ｓ4Tを含む電荷転送用直列回路をそれぞれ設けられている。スイッチ制御部１２は、本発明に係る「スイッチ制御手段」に相当する。
【００２５】
図６は、時間経過にともなう電圧選択用スイッチ素子スイッチ素子Ｓ１Ｈ，Ｓ１Ｌ，Ｓ２Ｈ，Ｓ２Ｌ，Ｓ３Ｈ，Ｓ３Ｌ，Ｓ４Ｈ，Ｓ４Ｌ  のオン／オフ状態の変化、電荷転送用スイッチ素子Ｓ1T〜Ｓ4Tのオン／オフ状態の変化、及び出力端子Ｖ１〜Ｖ４の電圧変化を示している。
【００２６】
このように、電圧選択用スイッチ素子Ｓ１Ｈ，Ｓ１Ｌ，Ｓ２Ｈ，Ｓ２Ｌ，Ｓ３Ｈ，Ｓ３Ｌ，Ｓ４Ｈ，Ｓ４Ｌ  のスイッチングにより、出力端子Ｖ１，Ｖ２、Ｖ３，Ｖ４の電圧が順にオンに切り替わる。或る出力端子の電圧がオンのとき、残りの出力端子の電圧はオフである。先の出力端子から次の出力端子へオンが切り替わるときに双方がオフする時間領域（遷移時間）が設けられており、遷移時間で二つの出力端子間に設けられた電荷転送用スイッチ素子Ｓ1T〜Ｓ4T  がオンする。
【００２７】
図６において、例えば時間領域１に着目すると、出力端子Ｖ１がハイレベルからローレベルへ変化し、出力端子Ｖ２がローレベルからハイレベルへ変化するが、この遷移時に電荷転送用スイッチ素子Ｓ1Tがオンする。
【００２８】
また、出力電圧が切り替わる際、出力端子Ｖ１〜Ｖ４は一旦開放状態となり、その時間に電荷転送用スイッチ素子Ｓ1T〜Ｓ4Tがオンする。
図６において、例えば時間領域１に着目すると、電圧選択用スイッチ素子Ｓ１Ｈがオフしてから電荷転送用スイッチ素子Ｓ1Tがオンし、電荷転送用スイッチ素子Ｓ1Tがオフしてから、電圧選択用スイッチ素子Ｓ1Lがオンする。
【００２９】
電荷転送用スイッチ素子Ｓ1Tがオンしたとき、出力端子Ｖ１に接続されている容量性負荷に充電されていた電荷がダイオードＤ１→インダクタＬ１→電荷転送用スイッチ素子Ｓ1T  →出力端子Ｖ２に接続されている容量性負荷  の経路で電流が流れる。このとき、出力端子Ｖ１に接続されている容量性負荷のキャパシタンスとインダクタＬ１のインダクタンスとで共振が生じる。すなわち、上記経路で流れる電流は共振電流である。但し、ダイオードＤ１が経路に挿入されているので、電流が逆方向へ流れてキャパシタンスとインダクタンス間でエネルギーが交互に変換されることはなく、出力端子Ｖ１に接続されている容量性負荷からの放電が完了した時点で上記共振電流の通電は終了する。
【００３０】
このように、或る容量性負荷（第１の容量性負荷）に蓄えられた電荷が、インダクタ（誘導性リアクタ）を用いて他の容量性負荷（第２の容量性負荷）へ転送されるため、共振電流によって第１の容量性負荷の電荷の殆どが第２の容量性負荷へ移動する。また、電荷の移動時に抵抗損失でジュール熱として消費されることがなく、電圧源で必要な電力が低減され、温度上昇も抑えられる。
【００３１】
次に、電荷の転送原理についてより理論的に説明する。
まず、図７に容量性負荷の等価回路の例を示す。図７において４つのキャパシタは互いに等しい容量Ｃｏを有する。ここで、図７に示した容量性負荷回路の入力端子Ｐｉ間の静電容量は、入力端子Ｐｉ（ｉ＝１，２，３，４）の巡回置換に対してほぼ不変である。ここで、「巡回置換に対して不変である」とは、入力端子Ｐｉ（ｉ＝１，２，３，４）の添え字の順列｛１，２，３，４｝を｛２，３，４，１｝に置換しても回路として区別できないことを指している。
【００３２】
図７に示した容量性負荷の入力端子Ｐｉ（ｉ＝１，２，３，４）は、図５に示した出力端子Ｖｉ（ｉ＝１，２，３，４）にそれぞれ接続される。
図８は、図６中に一点鎖線で囲った時間領域１の時間軸を拡大して示した図である。図８において、時刻ｔ１以前では、図８に示される各スイッチ（電圧選択用スイッチ素子Ｓ１Ｈ，Ｓ１Ｌ，Ｓ２Ｈ，Ｓ２Ｌ，Ｓ３Ｈ，Ｓ３Ｌ，Ｓ４Ｈ，Ｓ４Ｌ  及び電荷転送用スイッチ素子Ｓ1T〜Ｓ4T）の設定から、出力端子Ｖ１の電圧はＶｃであり、出力端子Ｖ２、Ｖ３、及びＶ４の各電圧はいずれも０である。
【００３３】
時刻ｔ１〜時刻ｔ２においては、図８に示される各スイッチ素子の設定から、Ｖ１〜Ｖ４の各電圧はいずれも保持される。
時刻ｔ２〜時刻ｔ３においては、図８に示される各スイッチ素子の設定から、図５に示した回路は、図９に示す回路と等価になる。この図９の等価回路に、図７に示した容量性負荷を接続したときの等価回路は図１０のようになる。
【００３４】
図８において、時刻ｔ２〜時刻ｔ３においては、出力端子Ｖ１の電圧＞出力端子Ｖ２の電圧の関係であるので、図１０中のダイオードＤ１を省いて解析しても差し支えない。図１０中に示したように、各キャパシタの両極の電荷をｑ１，ｑ２，ｑ４とおき、また、電流ｉ１，ｉ２を図に示したように定める。このとき、３個のキャパシタを巡る閉路に対する電位の関係から、
【００３５】
【数１】
2011160309.tif 000003
【００３６】
が得られる。また、インダクタの両端の電位の関係から、
【数２】
2011160309.tif 000004
【００３７】
が得られる。また、各キャパシタにおける電荷と電流の関係から、
【００３８】
【数３】
2011160309.tif 000005
【００３９】
が得られる。また、Ｖ１〜Ｖ４の各電圧は、
【００４０】
【数４】
2011160309.tif 000006
【００４１】
のように表される。また、ｔ＝ｔ２における電荷について、
【００４２】
【数５】
2011160309.tif 000007
【００４３】
が成り立つ。また、ｔ＝ｔ２において、インダクタを流れる電流はゼロなので、
【００４４】
【数６】
2011160309.tif 000008
【００４５】
が成り立つ。式（１）〜（６）をＶ１〜Ｖ４の各電圧について解くと、
【００４６】
【数７】
2011160309.tif 000009
【００４７】
が得られる。ここで、
【００４８】
【数８】
2011160309.tif 000010
【００４９】
である。また、インダクタを流れる電流 は、
【００５０】
【数９】
2011160309.tif 000011
【００５１】
である。図１０中のダイオードＤ１に順方向電流が流れる時間は、式（９）より、
【００５２】
【数１０】
2011160309.tif 000012
【００５３】
である。この時間の後は、電流が停止する。
【００５４】
従って、式（７）は式（１０）の時間において有効であり、Ｖ１〜Ｖ４の各電圧は、図８に描いたように変化することが分かる。この曲線は正弦波の一部である。ここで、また、図８中のＴrf1は、式（８）のω0を用いて、
【００５５】
【数１１】
2011160309.tif 000013
【００５６】
と表せる。
【００５７】
以上の説明においては、図６中の時間領域１に着目して議論したが、他の時間領域においても、同様に電荷の移動が生じ、図６に示したような、出力端子Ｖ１〜Ｖ４の各電圧の時間変化が実現できる。
【００５８】
本発明によれば、前述した作用効果以外に、前記電荷転送用直列回路に、容量性負荷からの放電電流が順方向に流れる向きにダイオードが接続されたことにより、容量性負荷とインダクタとの共振により流れる電流の半サイクルのみ自動的に電流が流れる。そのため、電荷転送用スイッチ素子のオン時間を厳密に制御する必要がなく、スイッチング制御も簡単となる。
【００５９】
また、各出力端子に備えられた電圧選択用スイッチの全てを開放状態にした状態で、電荷転送用スイッチ素子がオンされ、当該電荷転送用スイッチ素子がオフした後に、各出力端子に備えられた電圧選択用スイッチ素子のうち所定の電圧選択用スイッチ素子がオンされることにより、各出力端子へ電圧を出力する電圧源に影響を与えることなく、容量性負荷同士の電荷の転送が行える。
【００６０】
なお、当然ながら、実際には各素子や導線が持つ抵抗分によるジュール損、基板材料の誘電正接による誘電損、電流の時間変化によって電磁波が生じることによる放射損などがあるが、これらは十分に小さい。
【００６１】
図４は、図５に示した回路の各スイッチ素子をエンハンスメント型ｎチャネルＭＯＳＦＥＴで構成した場合の回路図である。図４中のＭＯＳＦＥＴＱ１Ｈ，Ｑ1L，Ｑ2Ｈ，Ｑ2L，Ｑ3Ｈ，Ｑ3L，Ｑ4Ｈ，Ｑ4L  は、図５中の電圧選択用スイッチ素子Ｓ１Ｈ，Ｓ1L，Ｓ2Ｈ，Ｓ2L，Ｓ3Ｈ，Ｓ3L，Ｓ4Ｈ，Ｓ4L  にそれぞれ対応し、図４中のＭＯＳＦＥＴ  Ｑ1T，Ｑ2T，Ｑ3T，Ｑ4T  は電荷転送用スイッチ素子Ｓ1T，Ｓ2T，Ｓ3T，Ｓ4Tにそれぞれ対応する。
【００６２】
図４に示したスイッチ制御部１２は、各ＭＯＳＦＥＴのゲート−ソース間へ制御信号を出力し、そのことによって各ＭＯＳＦＥＴをオンする。各ＭＯＳＦＥＴはエンハンスメント型ｎチャネルＭＯＳＦＥＴであるので、ゲート電圧ＶＧ１Ｈ、ＶＧ１Ｌ、ＶＧ１Ｔ、ＶＧ２Ｈ、ＶＧ２Ｌ、ＶＧ２Ｔ、ＶＧ３Ｈ、ＶＧ３Ｌ、ＶＧ３Ｔ、ＶＧ４Ｈ、ＶＧ４Ｌ、ＶＧ４Ｔ  がローレベル（０Ｖ）のときオフ状態を保ち、ゲート電圧がハイレベルのときオンする。
【００６３】
ダイオードＤ１〜Ｄ４は、例えば、電圧Ｖｃより大きな耐電圧を有するファースト・リカバリ・ダイオードである。ファースト・リカバリ・ダイオードを用いることによって、共振電流の半サイクル分の電流のみが確実に通電されて、容量性負荷からインダクタＬ１〜Ｌ４へのエネルギーの移動が高効率で行われる。
【００６４】
《第２の実施形態》
第１の実施形態では、電圧選択用スイッチ素子のスイッチング（選択的接続）を行い、複数の出力端子のうち、電圧が切り替わる二つの出力端子間に設けられた電荷転送用スイッチ素子のみを、当該出力電圧が切り替わる遷移時にオンするようにしたが、電荷転送用スイッチ素子のオン制御はこれに限らない。例えば、図９・図１０に示した例では、出力端子Ｖ３，Ｖ４の出力電圧は０であり、且つ出力端子Ｖ３とＶ４のいずれにも容量性負荷が接続されていない状態と等価である。このタイミングで、出力端子Ｖ３−Ｖ４間に設けられた電荷転送用スイッチ素子Ｓ３Ｔがオンするように制御しても構わない。すなわち、このタイミングで電荷転送用スイッチ素子Ｓ１Ｔ  とＳ３Ｔ  の両方がオンされる。
【００６５】
図１１は、上記の制御を行った場合の、時間経過にともなう電圧選択用スイッチ素子Ｓ１Ｈ，Ｓ1L，Ｓ2Ｈ，Ｓ2L，Ｓ3Ｈ，Ｓ3L，Ｓ4Ｈ，Ｓ4L  のオン／オフ状態の変化、電荷転送用スイッチ素子Ｓ1T〜Ｓ4Tのオン／オフ状態の変化、及び出力端子Ｖ１〜Ｖ４の電圧変化を示している。回路自体は図４・図５に示したものと同様である。
【００６６】
このように電荷の転送に関与しないタイミングでは電荷転送用スイッチ素子の状態を任意に定めてもよい。
【００６７】
《他の実施形態》
以上に示した各実施形態では、相数ｎが４の場合を例示したが、本発明は一般に相数が２以上であれば適用可能である。特許文献１に示されているような気体搬送装置に適用する場合に限定しても相数ｎが３以上であればよい。
【００６８】
容量性負荷回路の入力端子間の静電容量は、入力端子Ｐｉ（ｎ：３以上の整数。ｉ＝１，２，・・ｎ）の巡回置換に対してほぼ不変であるとして説明したが、容量性負荷駆動回路の動作において複数の静電容量Ｃ０がまったく同じであることを必ずしも要しない。静電容量Ｃ０が互いに多少異なっていても問題なく動作する。しかし、負荷容量が一定でない場合、一定の場合に比べて正電圧Ｖｃを高くしなくてはならないので、周期パルス電源の設計容易性の観点から静電容量Ｃ０の変動は１０％以下であることが好ましい。
【００６９】
容量性負荷回路として、入力端子Ｐ１−Ｐ２間、Ｐ２−Ｐ３間、Ｐ３−Ｐ４間、及びＰ４−Ｐ１間にそれぞれ等価静電容量Ｃ０がリング状に接続された構成を示したが、これに限定されない。例えば、Ｐ１−Ｐ３間とＰ２−Ｐ４間にさらに静電容量Ｃ１が接続された構成でも入力端子Ｐｉの巡回置換に対してほぼ不変である。
【符号の説明】
【００７０】
Ｄ１〜Ｄ４…ダイオード
Ｌ１〜Ｌ４…インダクタ
Ｐ１〜Ｐ４…入力端子
Ｑ１Ｈ，Ｑ1L，Ｑ2Ｈ，Ｑ2L，Ｑ3Ｈ，Ｑ3L，Ｑ4Ｈ，Ｑ4L…電圧選択用ＭＯＳＦＥＴ
Ｑ1T，Ｑ2T，Ｑ3T，Ｑ4T  …電荷転送用ＭＯＳＦＥＴ
Ｖｃ…正電圧
ＶＧ１Ｈ、ＶＧ１Ｌ、ＶＧ１Ｔ、ＶＧ２Ｈ、ＶＧ２Ｌ、ＶＧ２Ｔ、ＶＧ３Ｈ、ＶＧ３Ｌ、ＶＧ３Ｔ、ＶＧ４Ｈ、ＶＧ４Ｌ、ＶＧ４Ｔ  …ゲート電圧
Ｃｏ  …容量性負荷の等価容量
Ｓ１Ｈ，Ｓ1L，Ｓ2Ｈ，Ｓ2L，Ｓ3Ｈ，Ｓ3L，Ｓ4Ｈ，Ｓ4L…電圧選択用スイッチ素子
Ｓ1T，Ｓ2T，Ｓ3T，Ｓ4T…電荷転送用スイッチ素子
Ｖ１〜Ｖ４…出力端子
１０…直流電源
１１，１２…スイッチ制御部
５０…配列電極基板部
５１…誘電体基板
５２…線状電極
５３…接続部
１００，１０１…容量性負荷駆動回路
【図１】
2011160309.tif 000014
【図２】
2011160309.tif 000015
【図３】
2011160309.tif 000016
【図４】
2011160309.tif 000017
【図５】
2011160309.tif 000018
【図６】
2011160309.tif 000019
【図７】
2011160309.tif 000020
【図８】
2011160309.tif 000021
【図９】
2011160309.tif 000022
【図１０】
2011160309.tif 000023
【図１１】
2011160309.tif 000024