(57)【要約】【課題】電子部品の端子と端子パッドとの接続不良を確実に回避することができるプリント配線板を提供する。【解決手段】プリント配線板１７では、電子部品を受け止める電子部品実装領域の裏側で特定領域４２ａ〜４２ｄが特定される。特定領域４２ａ〜４２ｄでは、電子部品実装領域で規定される基板の表面の面積および導電材の面積の比に応じて導電膜３９が形成される。電子部品実装領域と特定領域４２ａ〜４２ｄとで基板２８の表面の面積および導電材３９の面積の比が電子部品ごとに合わせ込まれる。こうしてリフロー工程の加熱中にプリント配線板１７の反りは抑制されることができる。【選択図】図８
2011205151.tif 000002
【特許請求の範囲】
【請求項１】
基板と、基板の第１面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の導電材製端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で、電子部品実装領域で規定される基板の表面の面積および導電材の面積の比に応じて第１面の裏側の第２面に形成される導電膜とを備えることを特徴とするプリント配線板。
【請求項２】
請求項１に記載のプリント配線板において、前記導電膜は、前記基板の第２面で所定の繰り返しパターンを描くことを特徴とするプリント配線板。
【請求項３】
基板と、基板の第１面に実装される１以上の電子部品と、基板の第１面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の導電材製端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で、電子部品実装領域で規定される基板の表面の面積および導電材の面積の比に応じて第１面の裏側の第２面に形成される導電膜とを備えることを特徴とするプリント基板ユニット。
【請求項４】
筐体と、筐体に収容される基板と、基板の第１面に実装される１以上の電子部品と、基板の第１面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の導電材製端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で、電子部品実装領域で規定される基板の表面の面積および導電材の面積の比に応じて第１面の裏側の第２面に形成される導電膜とを備えることを特徴とする電子機器。
【請求項５】
基板と、基板の表面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域内で、基板の表面に第１厚みで広がる第１絶縁膜と、少なくとも電子部品実装領域の外側で基板の表面に第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とするプリント配線板。
【請求項６】
基板と、基板の表面に実装される１以上の電子部品と、基板の表面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域内で、基板の表面に第１厚みで広がる第１絶縁膜と、少なくとも電子部品実装領域の外側で基板の表面に第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とするプリント基板ユニット。
【請求項７】
筐体と、筐体に収容される基板と、基板の表面に実装される１以上の電子部品と、基板の表面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域内で、基板の表面に第１厚みで広がる第１絶縁膜と、少なくとも電子部品実装領域の外側で基板の表面に第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とする電子機器。
【請求項８】
基板と、基板の第１面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で第１面の裏側の第２面の特定領域に第１厚みで広がる第１絶縁膜と、当該特定領域の外側で第２面に第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とするプリント配線板。
【請求項９】
基板と、基板の第１面に実装される１以上の電子部品と、基板の第１面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で第１面の裏側の第２面の特定領域に第１厚みで広がる第１絶縁膜と、当該特定領域の外側で基板の第２面に第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とするプリント基板ユニット。
【請求項１０】
筐体と、筐体に収容される基板と、基板の第１面に実装される１以上の電子部品と、基板の第１面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で第１面の裏側の第２面の特定領域に第１厚みで広がる第１絶縁膜と、当該特定領域の外側で基板の第２面に第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線板に関し、特に、例えば携帯型の電子機器に組み込まれるプリント基板ユニットに利用されるプリント配線板に関する。
【背景技術】
【０００２】
プリント配線板には電子部品が実装される。こういった実装にあたって基板の表面や裏面には複数の導電材製端子パッドが形成される。端子パッドは電子部品の端子を受け止める。電子部品の端子は端子パッドに例えばはんだ付けされる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１−３１６９８９号公報
【特許文献２】特開２０００−１２４６１２号公報
【特許文献３】特開２００１−２１７５１４号公報
【特許文献４】特開２００５−３５３７１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
はんだ付けにあたってリフローが実施される。プリント配線板にははんだクリームが印刷される。はんだクリーム上に電子部品の端子はのせられる。その後、プリント配線板および電子部品はリフロー炉に入れられる。はんだクリームは加熱される。このとき、加熱に基づき電子部品やプリント配線板は撓む。こういった撓みは電子部品の端子と端子パッドとの間で接続不良を引き起こす。
【０００５】
例えば特許文献１に記載されるように、基板の表面には端子パッドや配線パターンの外側で銅製のべた膜が形成される。こうして基板の表面および裏面で残銅率が合わせ込まれると、リフロー後のプリント配線板で反りは解消される。しかしながら、こうして基板の表面全体および裏面全体で残銅率が合わせ込まれても、電子部品の端子と端子パッドとの接続不良は解消されることはできない。
【０００６】
本発明は、上記実状に鑑みてなされたもので、電子部品の端子と端子パッドとの接続不良を確実に回避することができるプリント配線板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、第１発明によれば、基板と、基板の第１面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の導電材製端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で、電子部品実装領域で規定される基板の表面の面積および導電材の面積の比に応じて第１面の裏側の第２面に形成される導電膜とを備えることを特徴とするプリント配線板が提供される。
【０００８】
こういったプリント配線板では電子部品実装領域で基板の表面の面積と導電材の面積との比が規定される。電子部品実装領域の裏側でその比に基づき導電膜は形成される。その結果、電子部品実装領域とその裏側とで基板の表面の面積および導電材の面積の比が電子部品ごとに合わせ込まれることができる。こうしてリフロー工程の加熱中にプリント配線板の反りは抑制されることができる。ここでは、比の調整にあたって導電膜は基板の第２面で所定の繰り返しパターンを描けばよい。
【０００９】
こうしたプリント配線板の実現にあたって製造方法は提供される。このプリント配線板の製造方法は、基板の第１面に、電子部品ごとに配列されて電子部品の端子を受け止める複数の導電材製端子パッドを形成する工程と、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で、電子部品実装領域で規定される基板の表面の面積および導電材の面積の比に応じて第１面の裏側の第２面に形成される導電膜を形成する工程とを備えればよい。このとき、導電材製端子パッドと導電膜とは一度の処理工程で形成されてもよく個別の処理工程で別々に形成されてもよい。
【００１０】
こういったプリント配線板は特定のプリント基板ユニットに適用されることができる。プリント基板ユニットでは基板の第１面に１以上の電子部品が実装される。前述のようにプリント配線板の反りが抑制されれば、電子部品の端子は確実に端子パッド上に接触することができる。電子部品の端子と端子パッドとの接続不良は確実に回避されることができる。加えて、こういったプリント基板ユニットは特定の電子機器に組み込まれることができる。電子機器の筐体にプリント基板ユニットは収容されればよい。電子部品は半導体チップパッケージであればよい。
【００１１】
第２発明によれば、基板と、基板の表面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域内で、基板の表面に第１厚みで広がる第１絶縁膜と、少なくとも電子部品実装領域の外側で基板の表面に第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とするプリント配線板が提供される。こういったプリント配線板では第２絶縁膜の膜厚や面積に応じて個々の電子部品ごとに電子部品実装領域の熱膨張は調整されることができる。その結果、基板の反りは抑制されることができる。
【００１２】
特に、この種のプリント配線板は、電子部品実装領域の内外で基板の表面に第２厚みで形成されるソルダーレジスト膜と、電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で第１厚みを確立するマーキングインク膜とを備えればよい。周知のとおり、マーキングインク膜は一般にプリント配線板の識別子といった文字記号の書き込みにあたって利用される。マーキングインク膜が利用されれば、製造工程の増加を回避しつつ基板上で第１厚みの絶縁膜は比較的に簡単に確立されることができる。
【００１３】
プリント配線板は、例えば、電子部品実装領域の内外で基板の表面に第２厚みで形成されるソルダーレジスト膜と、電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で第１厚みを確立し、基板および導電材の熱膨張係数よりも大きい熱膨張係数を有する絶縁膜とを備えてもよい。電子部品実装領域に比べて電子部品実装領域の裏側で大きな熱膨張が確立される場合には、こういった絶縁膜の働きで基板の反りは抑制されることができる。絶縁膜は電子部品実装領域ごとに異なる材料で形成されてもよい。こうして電子部品ごとに基板の反りは微調整されることができる。
【００１４】
その他、プリント配線板は、電子部品実装領域の内外で基板の表面に第２厚みで形成されるソルダーレジスト膜と、電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で第１厚みを確立し、基板および導電材の熱膨張係数よりも小さい熱膨張係数を有する絶縁膜とを備えてもよい。電子部品実装領域に比べて電子部品実装領域の裏側で小さな熱膨張が確立される場合には、こういった絶縁膜の働きで基板の反りは抑制されることができる。絶縁膜は電子部品実装領域ごとに異なる材料で形成されてもよい。こうして電子部品ごとに基板の反りは微調整されることができる。
【００１５】
こうしたプリント配線板の実現にあたって製造方法は提供される。このプリント配線板の製造方法は、基板の第１面に、電子部品ごとに配列されて基板の表面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドを形成する工程と、基板の表面にソルダーレジスト膜を形成する工程と、端子パッドの配列の外縁で仕切られる電子部品実装領域内でソルダーレジスト膜の表面に絶縁膜を形成する工程とを備えればよい。
【００１６】
こういったプリント配線板は特定のプリント基板ユニットに適用されることができる。プリント基板ユニットでは基板の表面に１以上の電子部品が実装される。前述のようにプリント配線板の反りが抑制されれば、電子部品の端子は確実に端子パッド上に接触することができる。電子部品の端子と端子パッドとの接続不良は確実に回避されることができる。加えて、こういったプリント基板ユニットは特定の電子機器に組み込まれることができる。電子機器の筐体にプリント基板ユニットは収容されればよい。電子部品は半導体チップパッケージであればよい。
【００１７】
第３発明によれば、基板と、基板の第１面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で第１面の裏側の第２面の特定領域に第１厚みで広がる第１絶縁膜と、当該特定領域の外側で第２面に第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とするプリント配線板が提供される。こういったプリント配線板では第１絶縁膜の膜厚や面積に応じて個々の電子部品ごとに電子部品実装領域の裏側で特定領域の熱膨張は調整されることができる。その結果、基板の反りは抑制されることができる。
【００１８】
特に、この種のプリント配線板は、特定領域の内外で基板の第２面に第２厚みで形成されるソルダーレジスト膜と、特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第２面で第１厚みを確立するマーキングインク膜とを備えればよい。こうしてマーキングインク膜が利用されれば、製造工程の増加を回避しつつ基板上で第１厚みの絶縁膜は比較的に簡単に確立されることができる。
【００１９】
プリント配線板は、特定領域の内外で基板の第２面に第２厚みで形成されるソルダーレジスト膜と、特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第２面で第１厚みを確立し、基板および導電材の熱膨張係数よりも大きい熱膨張係数を有する絶縁膜とを備えてもよい。電子部品実装領域に比べて特定領域で小さな熱膨張が確立される場合には、こういった絶縁膜の働きで基板の反りは抑制されることができる。絶縁膜は特定領域ごとに異なる材料で形成されてもよい。こうして電子部品ごとに基板の反りは微調整されることができる。
【００２０】
その他、プリント配線板は、特定領域の内外で基板の第２面に第２厚みで形成されるソルダーレジスト膜と、特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第２面で第１厚みを確立し、基板および導電材の熱膨張係数よりも小さい熱膨張係数を有する絶縁膜とを備えてもよい。電子部品実装領域に比べて特定領域で大きな熱膨張が確立される場合には、こういった絶縁膜の働きで基板の反りは抑制されることができる。絶縁膜は特定領域ごとに異なる材料で形成されてもよい。こうして電子部品ごとに基板の反りは微調整されることができる。
【００２１】
こうしたプリント配線板の実現にあたって製造方法は提供される。このプリント配線板の製造方法は、基板の第１面に、電子部品ごとに配列されて電子部品の端子を受け止める複数の端子パッドを形成する工程と、第１面の裏側の第２面でソルダーレジスト膜を形成する工程と、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側でソルダーレジスト膜の表面に絶縁膜を形成する工程とを備えればよい。
【００２２】
こういったプリント配線板は特定のプリント基板ユニットに適用されることができる。プリント基板ユニットでは基板の第１面に１以上の電子部品が実装される。前述のようにプリント配線板の反りが抑制されれば、電子部品の端子は確実に端子パッド上に接触することができる。電子部品の端子と端子パッドとの接続不良は確実に回避されることができる。加えて、こういったプリント基板ユニットは特定の電子機器に組み込まれることができる。電子機器の筐体にプリント基板ユニットは収容されればよい。電子部品は半導体チップパッケージであればよい。
【発明の効果】
【００２３】
以上のように本発明によれば、電子部品の端子と端子パッドとの接続不良を確実に回避することができるプリント配線板は提供される。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態に係る電子機器すなわちＭＰ３プレイヤーの外観を示す斜視図である。
【図２】ＭＰ３プレイヤーに組み込まれるプリント基板ユニットの表面を示す拡大斜視図である。
【図３】半導体チップパッケージの端子を概略的に示すプリント基板ユニットの垂直断面図である。
【図４】ＭＰ３プレイヤーに組み込まれるプリント基板ユニットの裏面を示す拡大斜視図である。
【図５】半導体チップパッケージの端子を概略的に示すプリント基板ユニットの垂直断面図である。
【図６】プリント配線板の表面で導電膜の形状を概略的に示す平面図である。
【図７】プリント配線板の表面に形成されるソルダーレジスト膜の形状を概略的に示す平面図である。
【図８】プリント配線板の裏面で導電膜の形状を概略的に示す平面図である。
【図９】プリント配線板の裏面に形成されるソルダーレジスト膜の形状を概略的に示す平面図である。
【図１０】基板の反りの検証にあたってシミュレーションで用いられた基板の表面を概略的に示す平面図である。
【図１１】基板の反りの検証にあたってシミュレーションで用いられた基板の裏面を概略的に示す平面図である。
【図１２】シミュレーションに基づき導き出された基板の反りを示す三次元解析図である。
【図１３】プリント配線板の部分垂直断面図である。
【図１４】プリント配線板の表面に形成されるマーキングインク膜の形状を概略的に示す平面図である。
【図１５】プリント配線板の裏面に形成されるマーキングインク膜の形状を概略的に示す平面図である。
【図１６】プリント配線板の部分垂直断面図である。
【図１７】プリント配線板の部分垂直断面図である。
【図１８】プリント配線板の表面に形成される絶縁膜の形状を概略的に示す平面図である。
【図１９】プリント配線板の裏面に形成される絶縁膜の形状を概略的に示す平面図である。
【図２０】プリント配線板の部分垂直断面図である。
【発明を実施するための形態】
【００２５】
以下、添付図面を参照しつつ本発明の一実施形態を説明する。
【００２６】
図１は本発明の一実施形態に係る電子機器すなわちＭＰ３（ＭＰＥＧ−１  Ａｕｄｉｏ  Ｌａｙｅｒ−３）プレイヤーの外観を示す。ＭＰ３プレイヤー１１は、後述されるプリント基板ユニットを収容する筐体１２を備える。筐体１２にはディスプレイパネル１３や操作片１４が組み込まれる。ディスプレイパネル１３には例えば録音された音楽の曲番号やその他の情報が表示される。使用者は操作片１４の操作に基づきＭＰ３プレイヤー１１に音楽を格納することができる。使用者は操作片１４の操作に基づき選曲することができる。
【００２７】
図２に示されるように、プリント基板ユニット１６では、プリント配線板１７の表面に複数の電子部品すなわち半導体チップパッケージ１８ａ、１８ｂが実装される。半導体チップパッケージ１８ａは複数の端子１９を備える。個々の端子１９は対応の端子パッド２１に受け止められる。ここでは、半導体チップパッケージ１８ｂはいわゆるＢＧＡ（ボールグリッドアレイ）に構成される。したがって、図３から明らかなように、半導体チップパッケージ１８ｂの端子２２は半導体チップパッケージ１８ｂおよびプリント配線板１７の間に配置される。半導体チップパッケージ１８ｂの端子２２は端子パッド２３に受け止められる。
【００２８】
図４に示されるように、プリント配線板１７の裏面には複数の電子部品すなわちコネクタ２４および半導体チップパッケージ２５が実装される。半導体チップパッケージ２５はいわゆるＢＧＡ（ボールグリッドアレイ）に構成される。したがって、図５から明らかなように、半導体チップパッケージ２５の端子２６は半導体チップパッケージ２５およびプリント配線板１７の間に配置される。半導体チップパッケージ２５の端子２６は端子パッド２７に受け止められる。
【００２９】
図６に示されるように、プリント配線板１７は基板２８を備える。基板２８は例えばガラス繊維入りの樹脂から成形される。基板２８の表面には導電膜２９が形成される。導電膜２９は例えば銅といった導電材から構成される。
【００３０】
導電膜２９には前述の端子パッド２１や端子パッド２３が仕切られる。端子パッド２１、２３は半導体チップパッケージ１８ａ、１８ｂごとに基板２８の表面に配列される。半導体チップパッケージ１８ａでは端子パッド２１は四角形に沿って順番に配列される。半導体チップパッケージ１８ｂでは端子パッド２３は四角形内でマトリックス状に配列される。端子パッド２１、２３の配列の外縁でプリント配線板１７の表面には第１電子部品実装領域３０が仕切られる。
【００３１】
同時に、導電膜２９には第１裏側領域３１が区画される。この第１裏側領域３１は半導体チップパッケージ２５の裏側に規定される。第１裏側領域３１では導電膜２９に所定の繰り返しパターンで空隙３２が仕切られる。ここでは、導電膜片３３が所定の間隔で配列される。個々の導電膜片３３は四角形の１辺に平行に１直線に沿って所定の幅で延びる。
【００３２】
基板２８の表面では端子パッド２１の配列の内側で導電膜２９にべた膜３４が仕切られる。同時に、基板２８の表面には配線パターン３５や第１裏側領域３１の外側で導電膜２９にべた膜３６が仕切られる。基板２８の表面は満遍なく導電材で覆われる。
【００３３】
図７に示されるように、基板２８の表面には、所定の領域でソルダーレジスト膜３７がさらに形成される。ソルダーレジスト膜３７は、基板２８の表面や導電膜２９に覆い被さる。ソルダーレジスト膜３７は所定の領域で空隙３７ａを区画する。こういった空隙３７ａには第１電子部品実装領域３０の端子パッド２１や配線パターン３５の端子パッドが露出する。ソルダーレジスト膜３７は例えばエポキシ樹脂といった絶縁材から構成されればよい。ソルダーレジスト膜３７は第１裏側領域３１に覆い被さる。
【００３４】
図８に示されるように、基板２８の裏面には導電膜３９が形成される。前述と同様に、導電膜３９は例えば銅といった導電材から構成される。導電膜３９には前述の端子パッド２７が仕切られる。端子パッド２７は四角形内でマトリックス状に配列される。端子パッド２７の配列の外縁でプリント配線板１７の裏面には第２電子部品実装領域４１が仕切られる。前述の第１裏側領域３１は第２電子部品実装領域４１の裏側に規定される。
【００３５】
導電膜３９には第２裏側領域４２ａ、４２ｂ、４２ｃ、４２ｄが区画される。第２裏側領域４２ａ〜４２ｄは第１電子部品実装領域３０の裏側に規定される。第２裏側領域４２ａでは導電膜３９に所定の繰り返しパターンで空隙４３が仕切られる。第２裏側領域４２ａでは導電膜片４４が所定の間隔で配列される。個々の導電膜片４４は四角形の対角線に平行に１直線に沿って所定の幅で延びる。第２裏側領域４２ｂでは空隙４５が四角形の１辺に平行に複数列にわたって配列される。第２裏側領域４２ｃでは空隙４６が四角形の対角線に平行に複数列にわたって配列される。空隙４５、４６の形状は四角形でもよく円形でもよい。その他、第２裏側領域４２ｃでは部分的に配線パターン４７が区画される。第２裏側領域４２ｄでは配線パターン４７のみが区画される。
【００３６】
基板２８の裏面では第２裏側領域４２ａ〜４２ｄおよび配線パターン４７の外側で導電膜３９にべた膜４８が仕切られる。基板２８の表面は満遍なく導電材で覆われる。
【００３７】
図９に示されるように、基板２８の裏面には、所定の領域でソルダーレジスト膜４９がさらに形成される。ソルダーレジスト膜４９は、基板２８の表面や導電膜３９に覆い被さる。ソルダーレジスト膜４９は所定の領域で空隙４９ａを区画する。こういった空隙４９ａには第２電子部品実装領域４１の端子パッド２７やコネクタ２４用の端子パッドが露出する。ソルダーレジスト膜４９は例えばエポキシ樹脂といった絶縁材から構成されればよい。ソルダーレジスト膜４９はコネクタ２４用の端子パッド以外で第２裏側領域４２ａ〜４２ｄに覆い被さる。
【００３８】
以上のようなプリント配線板１７では、第２裏側領域４２ａ〜４２ｄで規定される基板２８の表面の面積および導電材３９の面積の比は、対応する第１電子部品実装領域３０で規定される基板２８の表面の面積および導電材２９の面積の比に合わせ込まれる。すなわち、第２裏側領域４２ａ〜４２ｄの残銅率と対応の第１電子部品実装領域３０の残銅率とは等しく設定される。同様に、第１裏側領域３１で規定される基板２８の表面の面積および導電材２９の面積の比は、対応する第２電子部品実装領域４１で規定される基板２８の表面の面積および導電材３９の面積の比に合わせ込まれる。すなわち、第１裏側領域３１の残銅率と第２電子部品実装領域４１の残銅率とは等しく設定される。こういった設定にあたって第１裏側領域３１や第２裏側領域４２ａでは導電膜片３３、４４の間隔や幅が調整されればよい。同様に、第２裏側領域４２ｂ、４２ｃでは空隙４５、４６の大きさや配列の間隔が調整されればよい。
【００３９】
プリント配線板１７の製造にあたって基板２８が用意される。基板２８の表面および裏面にはいわゆるサブトラクティブ法に基づき導電膜２９、３９が形成される。導電膜２９、３９の形成にあたって基板２８の表面には銅箔が張り合わせられる。銅箔の表面には、導電膜２９、３９の形状を象ったレジストが形成される。続いて基板２８の表面および裏面ではソルダーレジスト膜３７、４９が形成される。
【００４０】
いま、プリント配線板１７に半導体チップパッケージ１８ａ、１８ｂ、２５やコネクタ２４が実装される場面を想定する。プリント配線板１７の表面および裏面には前述の導電膜２９、３９が予め形成される。形成にあたって例えばめっき処理が利用される。基板２８全面に銅製のべた膜が形成される。べた膜の表面には例えばフォトレジスト膜が形成される。フォトレジスト膜には、導電膜２９、３９の輪郭を象った空隙が区画される。空隙で導電膜が部分的に除去されると、導電膜２９、３９には端子パッド２１、２３、２７や第１および第２裏側領域３１、４２ａ〜４２ｄが区画される。その後、基板２８の表面にはソルダーレジスト膜３７、４９が形成される。
【００４１】
プリント配線板１７の表面にははんだクリームが塗布される。はんだクリームはプリント配線板１７の表面にプリントされればよい。続いてプリント配線板１７の表面には半導体チップパッケージ１８ａ、１８ｂが配置される。プリント配線板１７および半導体チップパッケージ１８ａ、１８ｂはリフロー炉に入れられる。はんだクリームは加熱される。はんだクリームは例えば端子パッド２１、２３上で端子を包み込む。その後、プリント配線板１７および半導体チップパッケージ１８ａ、１８ｂはリフロー炉から取り出される。はんだは冷却される。はんだは固化する。こうして半導体チップパッケージ１８ａ、１８ｂはプリント配線板１７の表面に実装される。同様に、コネクタ２４や半導体チップパッケージ２５はプリント配線板１７の裏面に実装される。
【００４２】
前述のように、プリント配線板１７では表面および裏面が導電膜２９、３９で満遍なく覆われる。したがって、プリント配線板１７では表面の残銅率と裏面の残銅率とが合わせ込まれる。その結果、リフロー処理後にプリント配線板１７の反りは極力回避されることができる。こういった反りは例えば０．５％〜１．０％以内に留められればよい。すなわち、プリント配線板１７の長さ１００ｍｍあたりで０．５ｍｍ〜１．０ｍｍ程度を超える反りが回避されればよい。
【００４３】
しかも、プリント配線板１７では第１電子部品実装領域３０の残銅率と対応の第２裏側領域４２ａ〜４２ｄの残銅率は個々の半導体チップパッケージ１８ａ、１８ｂごとに合わせ込まれる。同様に、第２電子部品実装領域４１の残銅率と対応の第１裏側領域３１の残銅率は合わせ込まれる。その結果、リフロー工程の加熱中にプリント配線板１７の反りは抑制されることができる。したがって、半導体チップパッケージ１８ａ、１８ｂの端子１９、２２は確実に対応の端子パッド２１、２３に接触する。接続不良は回避される。
【００４４】
ここで、本発明者はシミュレーションに基づきリフロー工程中のプリント配線板の反りを検証した。図１０および図１１に示されるように、検証にあたってシミュレーションソフトウェアでは基板の表面および裏面に導電膜が規定された。プリント配線板の表面にははんだクリームが塗布された。シミュレーションの結果、図１２に示されるように、基板の長さ１００ｍｍあたりで数十μｍ程度の反りが局所的に発生することが確認された。こういった反りは電子部品の端子と基板上の端子パッドとの接触不良を引き起こす。リフロー工程の完了時に電子部品の端子と基板上の端子パッドとの間で接続不良すなわち通電不良が引き起こされる。なお、基板の板厚は０．６［ｍｍ］に設定された。導電膜およびソルダーレジスト膜の膜厚はそれぞれ３０［μｍ］に設定された。はんだクリームの膜厚は１２０［μｍ］に設定された。図１２中で、ドットの濃度が高まるほど、プリント配線板のレベルは上昇する。すなわち、Ｚ軸値は増大する。
【００４５】
プリント配線板１７では、例えば図１３に示されるように、第１電子部品実装領域３０や第２電子部品実装領域４１内でソルダーレジスト膜３７、４９の膜厚（第２膜厚）よりも大きい膜厚（第１膜厚）の絶縁膜５１が形成されてもよい。こういった絶縁膜５１の確立にあたって既存のソルダーレジスト膜３７、４９の表面にマーキングインク膜５２が形成されればよい。こういったマーキングインク膜５２は、例えば図１４および図１５に示されるように、絶縁膜５１の輪郭に倣ってソルダーレジスト膜３７、４９の表面にプリントされればよい。マーキングインク膜５２は例えば白色その他のエポキシ樹脂から構成されればよい。周知のとおり、マーキングインク膜５２は一般にプリント配線板１７の識別子その他の文字記号の書き込みにあたって用いられる。このとき、第１電子部品実装領域３０の残銅率と第２裏側領域４２ａ〜４２ｄの残銅率とは前述のように合わせ込まれてもよく合わせ込まれてなくてもよい。同様に、第２電子部品実装領域４１の残銅率と第１裏側領域３１の残銅率とは前述のように合わせ込まれてもよく合わせ込まれてなくてもよい。
【００４６】
一般に、ソルダーレジスト膜３７、４９やマーキングインク膜５２に用いられるエポキシ樹脂の熱膨張係数（＝２９．５［ｐｐｍ／℃］）は銅製の導電膜２９、３９の熱膨張係数（＝１６．６［ｐｐｍ／℃］）や基板２８の熱膨張係数（＝１４〜２２［ｐｐｍ／℃］）に比べて大きい。このとき、第１電子部品実装領域３０や第２電子部品実装領域４１ではソルダーレジスト膜３７、４９中で端子パッド２１、２３、２７が露出する。その一方で、第２裏側領域４２ａ〜４２ｄや第１裏側領域３１はその周囲を含めて完全にソルダーレジスト膜３７、４９に覆われる。したがって、第１電子部品実装領域３０や第２電子部品実装領域４１の熱膨張は第２裏側領域４２ａ〜４２ｄや第１裏側領域３１の熱膨張に比べて小さい。第１電子部品実装領域３０や第２電子部品実装領域４１でマーキングインク膜５２が積層されると、第１電子部品実装領域３０や第２電子部品実装領域４１の熱膨張は増加する。その結果、第１電子部品実装領域３０や第２電子部品実装領域４１で基板２８の反りは回避されることができる。
【００４７】
こういったプリント配線板１７では、例えば図１６に示されるように、前述のマーキングインク膜５２に代えて、導電膜２９、３９や基板２８の熱膨張係数よりも大きな熱膨張係数の絶縁膜５３がソルダーレジスト膜３７、４９の表面に形成されてもよい。こういった絶縁膜５３は例えば次表の樹脂材料のいずれかから形成されればよい。
【表１】
2011205151.tif 000003
第１電子部品実装領域３０や第２電子部品実装領域４１では絶縁膜５３の膜厚や面積が調整されてもよい。加えて、絶縁膜５３には例えばシリカ（ＳｉＯ２）フィラーが含有されてもよい。シリカフィラーの熱膨張係数（＝０．４［ｐｐｍ／℃］）は小さいことから、シリカフィラーの含有量に応じて絶縁膜５３の熱膨張係数は調整されることができる。なお、第１電子部品実装領域３０や第２電子部品実装領域４１の熱膨張が第２裏側領域４２ａ〜４２ｄや第１裏側領域３１の熱膨張に比べて大きい場合には、導電膜２９、３９や基板２８の熱膨張係数よりも小さな熱膨張係数の絶縁膜５３が第１電子部品実装領域３０や第２電子部品実装領域４１でソルダーレジスト膜３７、４９の表面に形成されてもよい。
【００４８】
同様に、プリント配線板１７では、図１７に示されるように、第１裏側領域３１や第２裏側領域４２ａ〜４２ｄでソルダーレジスト膜４９、３７の膜厚（第２膜厚）よりも大きい膜厚（第１膜厚）の絶縁膜５４が形成されてもよい。こういった絶縁膜５４の確立にあたって既存のソルダーレジスト膜４９、３７の表面には特定の絶縁膜５５が積層されればよい。こういった絶縁膜５５は、例えば図１８および図１９に示されるように、第１裏側領域３１や第２裏側領域４２ａ〜４２ｄ内でソルダーレジスト膜４９、３７の表面にプリントされればよい。この絶縁膜５５は例えば導電膜３９、２９や基板２８の熱膨張係数よりも小さい熱膨張係数を有すればよい。こういった絶縁膜５５は第１裏側領域３１や第２裏側領域４２ａ〜４２ｄで熱膨張を抑制する。その結果、第２電子部品実装領域４１や第１電子部品実装領域３０で基板２８の反りは回避されることができる。なお、第１電子部品実装領域３０や第２電子部品実装領域４１の熱膨張が第２裏側領域４２ａ〜４２ｄや第１裏側領域３１の熱膨張に比べて大きい場合には、例えば図２０に示されるように、導電膜３９、２９や基板２８の熱膨張係数よりも大きな熱膨張係数の絶縁膜５６が第１裏側領域３１や第２裏側領域４２ａ〜４２ｄでソルダーレジスト膜４９、３７の表面に形成されてもよい。こういった絶縁膜５６には前述のマーキングインク膜が用いられてもよい。その他、こういった絶縁膜５６は前述の樹脂材料のいずれかから形成されてもよい。
【００４９】
なお、本発明は、ＭＰ３プレイヤー１１に組み込まれるプリント基板ユニット１６やプリント配線板１７に適用されることができるだけでなく、携帯電話や携帯情報端末（ＰＤＡ）、ノートブックパーソナルコンピュータその他の電気機器に組み込まれるプリント基板やプリント配線板に利用されてもよい。
【００５０】
（付記１）  基板と、基板の第１面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の導電材製端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で、電子部品実装領域で規定される基板の表面の面積および導電材の面積の比に応じて第１面の裏側の第２面に形成される導電膜とを備えることを特徴とするプリント配線板。
【００５１】
（付記２）  付記１に記載のプリント配線板において、前記導電膜は前記基板の第２面で所定の繰り返しパターンを描くことを特徴とするプリント配線板。
【００５２】
（付記３）  基板の第１面に、電子部品ごとに配列されて電子部品の端子を受け止める複数の導電材製端子パッドを形成する工程と、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で、電子部品実装領域で規定される基板の表面の面積および導電材の面積の比に応じて第１面の裏側の第２面に形成される導電膜を形成する工程とを備えることを特徴とするプリント配線板の製造方法。
【００５３】
（付記４）  基板と、基板の第１面に実装される１以上の電子部品と、基板の第１面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の導電材製端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で、電子部品実装領域で規定される基板の表面の面積および導電材の面積の比に応じて第１面の裏側の第２面に形成される導電膜とを備えることを特徴とするプリント基板ユニット。
【００５４】
（付記５）  付記４に記載のプリント基板ユニットにおいて、前記電子部品は半導体チップパッケージであることを特徴とするプリント基板ユニット。
【００５５】
（付記６）  プリント配線板に１以上の電子部品を実装する工程を備え、当該プリント配線板は、基板と、基板の第１面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の導電材製端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で、電子部品実装領域で規定される基板の表面の面積および導電材の面積の比に応じて第１面の裏側の第２面に形成される導電膜とを備えることを特徴とするプリント基板ユニットの製造方法。
【００５６】
（付記７）  筐体と、筐体に収容される基板と、基板の第１面に実装される１以上の電子部品と、基板の第１面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の導電材製端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で、電子部品実装領域で規定される基板の表面の面積および導電材の面積の比に応じて第１面の裏側の第２面に形成される導電膜とを備えることを特徴とする電子機器。
【００５７】
（付記８）  付記５に記載の電子機器において、前記電子部品は半導体チップパッケージであることを特徴とする電子機器。
【００５８】
（付記９）  電子機器の筐体内にプリント基板ユニットを組み込む工程を備え、当該プリント基板ユニットは、基板と、基板の第１面に実装される１以上の電子部品と、基板の第１面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の導電材製端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で、電子部品実装領域で規定される基板の表面の面積および導電材の面積の比に応じて第１面の裏側の第２面に形成される導電膜とを備えることを特徴とする電子機器の製造方法。
【００５９】
（付記１０）  基板と、基板の表面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域内で、基板の表面に第１厚みで広がる第１絶縁膜と、少なくとも電子部品実装領域の外側で基板の表面に第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とするプリント配線板。
【００６０】
（付記１１）  付記１０に記載のプリント配線板において、前記電子部品実装領域の内外で基板の表面に前記第２厚みで形成されるソルダーレジスト膜と、前記電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で前記第１厚みを確立するマーキングインク膜とを備えることを特徴とするプリント配線板。
【００６１】
（付記１２）  付記１０に記載のプリント配線板において、前記電子部品実装領域の内外で基板の表面に前記第２厚みで形成されるソルダーレジスト膜と、前記電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で前記第１厚みを確立し、基板および導電材の熱膨張係数よりも大きい熱膨張係数を有する絶縁膜とを備えることを特徴とするプリント配線板。
【００６２】
（付記１３）  付記１２に記載のプリント配線板において、前記電子部品実装領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とするプリント配線板。
【００６３】
（付記１４）  付記１０に記載のプリント配線板において、前記電子部品実装領域の内外で基板の表面に前記第２厚みで形成されるソルダーレジスト膜と、前記電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で前記第１厚みを確立し、基板および導電材の熱膨張係数よりも小さい熱膨張係数を有する絶縁膜とを備えることを特徴とするプリント配線板。
【００６４】
（付記１５）  付記１４に記載のプリント配線板において、前記電子部品実装領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とするプリント配線板。
【００６５】
（付記１６）  基板の表面に、電子部品ごとに配列されて電子部品の端子を受け止める複数の端子パッドを形成する工程と、基板の表面にソルダーレジスト膜を形成する工程と、端子パッドの配列の外縁で仕切られる電子部品実装領域内でソルダーレジスト膜の表面に絶縁膜を形成する工程とを備えることを特徴とするプリント配線板の製造方法。
【００６６】
（付記１７）  基板と、基板の表面に実装される１以上の電子部品と、基板の表面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域内で、基板の表面に第１厚みで広がる第１絶縁膜と、少なくとも電子部品実装領域の外側で基板の表面に第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とするプリント基板ユニット。
【００６７】
（付記１８）  付記１７に記載のプリント基板ユニットにおいて、前記電子部品実装領域の内外で基板の表面に前記第２厚みで形成されるソルダーレジスト膜と、前記電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で前記第１厚みを確立するマーキングインク膜とを備えることを特徴とするプリント基板ユニット。
【００６８】
（付記１９）  付記１７に記載のプリント基板ユニットにおいて、前記電子部品実装領域の内外で基板の表面に前記第２厚みで形成されるソルダーレジスト膜と、前記電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で前記第１厚みを確立し、基板および導電材の熱膨張係数よりも大きい熱膨張係数を有する絶縁膜とを備えることを特徴とするプリント基板ユニット。
【００６９】
（付記２０）  付記１９に記載のプリント基板ユニットにおいて、前記電子部品実装領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とするプリント基板ユニット。
【００７０】
（付記２１）  付記１７に記載のプリント基板ユニットにおいて、前記電子部品実装領域の内外で基板の表面に前記第２厚みで形成されるソルダーレジスト膜と、前記電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で前記第１厚みを確立し、基板および導電材の熱膨張係数よりも小さい熱膨張係数を有する絶縁膜とを備えることを特徴とするプリント基板ユニット。
【００７１】
（付記２２）  付記２１に記載のプリント基板ユニットにおいて、前記電子部品実装領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とするプリント基板ユニット。
【００７２】
（付記２３）  プリント配線板に１以上の電子部品を実装する工程を備え、当該プリント配線板は、基板と、基板の表面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域内で、基板の表面に第１厚みで広がる第１絶縁膜と、少なくとも電子部品実装領域の外側で基板の表面に第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とするプリント基板ユニットの製造方法。
【００７３】
（付記２４）  筐体と、筐体に収容される基板と、基板の表面に実装される１以上の電子部品と、基板の表面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域内で、基板の表面に第１厚みで広がる第１絶縁膜と、少なくとも電子部品実装領域の外側で基板の表面に第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とする電子機器。
【００７４】
（付記２５）  付記２４に記載の電子機器において、前記電子部品実装領域の内外で基板の表面に前記第２厚みで形成されるソルダーレジスト膜と、前記電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で前記第１厚みを確立するマーキングインク膜とを備えることを特徴とする電子機器。
【００７５】
（付記２６）  付記２４に記載の電子機器において、前記電子部品実装領域の内外で基板の表面に前記第２厚みで形成されるソルダーレジスト膜と、前記電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で前記第１厚みを確立し、基板および導電材の熱膨張係数よりも大きい熱膨張係数を有する絶縁膜とを備えることを特徴とする電子機器。
【００７６】
（付記２７）  付記２６に記載の電子機器において、前記電子部品実装領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とする電子機器。
【００７７】
（付記２８）  付記２４に記載の電子機器において、前記電子部品実装領域の内外で基板の表面に前記第２厚みで形成されるソルダーレジスト膜と、前記電子部品実装領域内でソルダーレジスト膜の表面に覆い被さって基板の表面で前記第１厚みを確立し、基板および導電材の熱膨張係数よりも小さい熱膨張係数を有する絶縁膜とを備えることを特徴とする電子機器。
【００７８】
（付記２９）  付記２８に記載の電子機器において、前記電子部品実装領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とする電子機器。
【００７９】
（付記３０）  電子機器の筐体内にプリント基板ユニットを組み込む工程を備え、当該プリント基板ユニットは、基板と、基板の表面に実装される１以上の電子部品と、基板の表面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域内で、基板の表面に第１厚みで広がる第１絶縁膜と、少なくとも電子部品実装領域の外側で基板の表面に第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とする電子機器の製造方法。
【００８０】
（付記３１）  基板と、基板の第１面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で第１面の裏側の第２面の特定領域に第１厚みで広がる第１絶縁膜と、当該特定領域の外側で第２面に第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とするプリント配線板。
【００８１】
（付記３２）  付記３１に記載のプリント配線板において、前記特定領域の内外で基板の第２面に前記第２厚みで形成されるソルダーレジスト膜と、前記特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第２面で前記第１厚みを確立するマーキングインク膜とを備えることを特徴とするプリント配線板。
【００８２】
（付記３３）  付記３１に記載のプリント配線板において、前記特定領域の内外で基板の第２面に前記第２厚みで形成されるソルダーレジスト膜と、前記特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第２面で前記第１厚みを確立し、基板および導電材の熱膨張係数よりも大きい熱膨張係数を有する絶縁膜とを備えることを特徴とするプリント配線板。
【００８３】
（付記３４）  付記３３に記載のプリント配線板において、前記特定領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とするプリント配線板。
【００８４】
（付記３５）  付記３１に記載のプリント配線板において、前記特定領域の内外で基板の第２面に前記第２厚みで形成されるソルダーレジスト膜と、前記特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第２面で前記第１厚みを確立し、基板および導電材の熱膨張係数よりも小さい熱膨張係数を有する絶縁膜とを備えることを特徴とするプリント配線板。
【００８５】
（付記３６）  付記３５に記載のプリント配線板において、前記特定領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とするプリント配線板。
【００８６】
（付記３７）  基板の第１面に、電子部品ごとに配列されて電子部品の端子を受け止める複数の端子パッドを形成する工程と、第１面の裏側の第２面でソルダーレジスト膜を形成する工程と、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側でソルダーレジスト膜の表面に絶縁膜を形成する工程とを備えることを特徴とするプリント配線板の製造方法。
【００８７】
（付記３８）  基板と、基板の第１面に実装される１以上の電子部品と、基板の第１面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で第１面の裏側の第２面の特定領域に第１厚みで広がる第１絶縁膜と、当該特定領域の外側で基板の第２面に第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とするプリント基板ユニット。
【００８８】
（付記３９）  付記３８に記載のプリント基板ユニットにおいて、前記特定領域の内外で基板の第２面に前記第２厚みで形成されるソルダーレジスト膜と、前記特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第２面で前記第１厚みを確立するマーキングインク膜とを備えることを特徴とするプリント基板ユニット。
【００８９】
（付記４０）  付記３８に記載のプリント基板ユニットにおいて、前記特定領域の内外で基板の第２面に前記第２厚みで形成されるソルダーレジスト膜と、前記特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第２面で前記第１厚みを確立し、基板および導電材の熱膨張係数よりも大きい熱膨張係数を有する絶縁膜とを備えることを特徴とするプリント基板ユニット。
【００９０】
（付記４１）  付記４１に記載のプリント基板ユニットにおいて、前記特定領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とするプリント基板ユニット。
【００９１】
（付記４２）  付記３８に記載のプリント基板ユニットにおいて、前記特定領域の内外で基板の第２面に前記第２厚みで形成されるソルダーレジスト膜と、前記特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第２面で前記第１厚みを確立し、基板および導電材の熱膨張係数よりも小さい熱膨張係数を有する絶縁膜とを備えることを特徴とするプリント基板ユニット。
【００９２】
（付記４３）  付記４２に記載のプリント基板ユニットにおいて、前記特定領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とするプリント基板ユニット。
【００９３】
（付記４４）  プリント配線板に１以上の電子部品を実装する工程を備え、当該プリント配線板は、基板と、基板の第１面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で第１面の裏側の第２面の特定領域に第１厚みで広がる第１絶縁膜と、当該特定領域の外側で基板の第２面に第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とするプリント基板ユニットの製造方法。
【００９４】
（付記４５）  筐体と、筐体に収容される基板と、基板の第１面に実装される１以上の電子部品と、基板の第１面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で第１面の裏側の第２面の特定領域に第１厚みで広がる第１絶縁膜と、当該特定領域の外側で基板の第２面に第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とする電子機器。
【００９５】
（付記４６）  付記４５に記載の電子機器において、前記特定領域の内外で基板の第２面に前記第２厚みで形成されるソルダーレジスト膜と、前記特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第２面で前記第１厚みを確立するマーキングインク膜とを備えることを特徴とする電子機器。
【００９６】
（付記４７）  付記４５に記載の電子機器において、前記特定領域の内外で基板の第２面に前記第２厚みで形成されるソルダーレジスト膜と、前記特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第２面で前記第１厚みを確立し、基板および導電材の熱膨張係数よりも大きい熱膨張係数を有する絶縁膜とを備えることを特徴とする電子機器。
【００９７】
（付記４８）  付記４７に記載の電子機器において、前記特定領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とする電子機器。
【００９８】
（付記４９）  付記４５に記載の電子機器において、前記特定領域の内外で基板の第２面に前記第２厚みで形成されるソルダーレジスト膜と、前記特定領域内でソルダーレジスト膜の表面に覆い被さって基板の第２面で前記第１厚みを確立し、基板および導電材の熱膨張係数よりも小さい熱膨張係数を有する絶縁膜とを備えることを特徴とする電子機器。
【００９９】
（付記５０）  付記４９に記載の電子機器において、前記特定領域ごとに異なる材料で前記絶縁膜が形成されることを特徴とする電子機器。
【０１００】
（付記５１）  電子機器の筐体内にプリント基板ユニットを組み込む工程を備え、当該プリント基板ユニットは、基板と、基板の第１面に実装される１以上の電子部品と、基板の第１面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドと、端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で第１面の裏側の第２面の特定領域に第１厚みで広がる第１絶縁膜と、当該特定領域の外側で基板の第２面に第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とする電子機器の製造方法。
【符号の説明】
【０１０１】
１１  電子機器（ＭＰ３プレイヤー）、１２  筐体、１６  プリント基板ユニット、１７  プリント配線板１７ａ（１８ｂ）  電子部品（半導体チップパッケージ）、１９  端子、２１  端子パッド、２２  端子、２３  端子パッド、２５  電子部品（半導体チップパッケージ）、２６  端子、２７  端子パッド、２８  基板、２９  導電膜、３０  電子部品実装領域、３７  第２絶縁膜（ソルダーレジスト膜）、３９  導電膜、４１  電子部品実装領域、４９  第２絶縁膜（ソルダーレジスト膜）、５１  第１絶縁膜、５２  マーキングインク膜、５３  絶縁膜、５４  第１絶縁膜、５５  絶縁膜、５６  絶縁膜。
【図１】
2011205151.tif 000004
【図２】
2011205151.tif 000005
【図３】
2011205151.tif 000006
【図４】
2011205151.tif 000007
【図５】
2011205151.tif 000008
【図６】
2011205151.tif 000009
【図７】
2011205151.tif 000010
【図８】
2011205151.tif 000011
【図９】
2011205151.tif 000012
【図１０】
2011205151.tif 000013
【図１１】
2011205151.tif 000014
【図１２】
2011205151.tif 000015
【図１３】
2011205151.tif 000016
【図１４】
2011205151.tif 000017
【図１５】
2011205151.tif 000018
【図１６】
2011205151.tif 000019
【図１７】
2011205151.tif 000020
【図１８】
2011205151.tif 000021
【図１９】
2011205151.tif 000022
【図２０】
2011205151.tif 000023
【手続補正書】
【提出日】平成23年7月19日(2011.7.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、前記基板の表面に電子部品ごとに配列されて、前記電子部品の端子を受け止める複数の端子パッドと、前記端子パッドの配列の外縁で仕切られる電子部品実装領域内で、前記基板の表面に第１厚みで広がる第１絶縁膜と、少なくとも前記電子部品実装領域の外側で前記基板の前記表面に前記第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とするプリント配線板。
【請求項２】
基板と、前記基板の表面に実装される１以上の電子部品と、前記基板の表面に前記電子部品ごとに配列されて、前記電子部品の端子を受け止める複数の端子パッドと、前記端子パッドの配列の外縁で仕切られる電子部品実装領域内で、前記基板の表面に第１厚みで広がる第１絶縁膜と、少なくとも前記電子部品実装領域の外側で前記基板の前記表面に前記第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とするプリント基板ユニット。
【請求項３】
筐体と、前記筐体に収容される基板と、前記基板の表面に実装される１以上の電子部品と、前記基板の前記表面に前記電子部品ごとに配列されて、前記電子部品の端子を受け止める複数の端子パッドと、前記端子パッドの配列の外縁で仕切られる電子部品実装領域内で、前記基板の前記表面に第１厚みで広がる第１絶縁膜と、少なくとも前記電子部品実装領域の外側で前記基板の前記表面に前記第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とする電子機器。
【請求項４】
基板と、前記基板の第１面に電子部品ごとに配列されて、前記電子部品の端子を受け止める複数の端子パッドと、前記端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で前記第１面の裏側の第２面の特定領域に第１厚みで広がる第１絶縁膜と、当該特定領域の外側で前記第２面に前記第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とするプリント配線板。
【請求項５】
基板と、前記基板の第１面に実装される１以上の電子部品と、前記基板の前記第１面に前記電子部品ごとに配列されて、前記電子部品の端子を受け止める複数の端子パッドと、前記端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で前記第１面の裏側の第２面の特定領域に第１厚みで広がる第１絶縁膜と、当該特定領域の外側で前記基板の前記第２面に前記第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とするプリント基板ユニット。
【請求項６】
筐体と、前記筐体に収容される基板と、前記基板の第１面に実装される１以上の電子部品と、前記基板の前記第１面に前記電子部品ごとに配列されて、前記電子部品の端子を受け止める複数の端子パッドと、前記端子パッドの配列の外縁で仕切られる電子部品実装領域の裏側で前記第１面の裏側の第２面の特定領域に第１厚みで広がる第１絶縁膜と、当該特定領域の外側で前記基板の前記第２面に前記第１厚みよりも小さい第２厚みで広がる第２絶縁膜とを備えることを特徴とする電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
こうしたプリント配線板の実現にあたって製造方法は提供される。このプリント配線板の製造方法は、基板の表面に電子部品ごとに配列されて、電子部品の端子を受け止める複数の端子パッドを形成する工程と、基板の表面にソルダーレジスト膜を形成する工程と、端子パッドの配列の外縁で仕切られる電子部品実装領域内でソルダーレジスト膜の表面に絶縁膜を形成する工程とを備えればよい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
導電膜３９には第２裏側領域４２ａ、４２ｂ、４２ｃ、４２ｄが区画される。第２裏側領域４２ａ〜４２ｄは第１電子部品実装領域３０の裏側に規定される。第２裏側領域４２ａでは導電膜３９に所定の繰り返しパターンで空隙４３が仕切られる。第２裏側領域４２ａでは導電膜片４４が所定の間隔で配列される。個々の導電膜片４４は四角形の対角線に平行に１直線に沿って所定の幅で延びる。第２裏側領域４２ｂでは空隙４５が四角形の１辺に平行に複数列にわたって配列される。第２裏側領域４２ｃでは空隙４６が四角形の対角線に平行に複数列にわたって配列される。空隙４５、４６の形状は四角形でもよく円形でもよい。その他、第２裏側領域４２ｂでは部分的に配線パターン４７が区画される。第２裏側領域４２ｄでは配線パターン４７のみが区画される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
基板２８の裏面では第２裏側領域４２ａ〜４２ｄおよび配線パターン４７の外側で導電膜３９にべた膜４８が仕切られる。基板２８の裏面は満遍なく導電材で覆われる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
図９に示されるように、基板２８の裏面には、所定の領域でソルダーレジスト膜４９がさらに形成される。ソルダーレジスト膜４９は、基板２８の裏面や導電膜３９に覆い被さる。ソルダーレジスト膜４９は所定の領域で空隙４９ａを区画する。こういった空隙４９ａには第２電子部品実装領域４１の端子パッド２７やコネクタ２４用の端子パッドが露出する。ソルダーレジスト膜４９は例えばエポキシ樹脂といった絶縁材から構成されればよい。ソルダーレジスト膜４９はコネクタ２４用の端子パッド以外で第２裏側領域４２ａ〜４２ｄに覆い被さる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
以上のようなプリント配線板１７では、第２裏側領域４２ａ〜４２ｄで規定される基板２８の表面の面積および導電膜３９の面積の比は、対応する第１電子部品実装領域３０で規定される基板２８の表面の面積および導電膜２９の面積の比に合わせ込まれる。すなわち、第２裏側領域４２ａ〜４２ｄの残銅率と対応の第１電子部品実装領域３０の残銅率とは等しく設定される。同様に、第１裏側領域３１で規定される基板２８の表面の面積および導電膜２９の面積の比は、対応する第２電子部品実装領域４１で規定される基板２８の表面の面積および導電膜３９の面積の比に合わせ込まれる。すなわち、第１裏側領域３１の残銅率と第２電子部品実装領域４１の残銅率とは等しく設定される。こういった設定にあたって第１裏側領域３１や第２裏側領域４２ａでは導電膜片３３、４４の間隔や幅が調整されればよい。同様に、第２裏側領域４２ｂ、４２ｃでは空隙４５、４６の大きさや配列の間隔が調整されればよい。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
いま、プリント配線板１７に半導体チップパッケージ１８ａ、１８ｂ、２５やコネクタ２４が実装される場面を想定する。プリント配線板１７の表面および裏面には前述の導電膜２９、３９が予め形成される。形成にあたって例えばめっき処理が利用される。基板２８全面に銅製のべた膜が形成される。べた膜の表面には例えばフォトレジスト膜が形成される。フォトレジスト膜には、導電膜２９、３９の輪郭を象った空隙が区画される。空隙で導電膜が部分的に除去されると、導電膜２９、３９には端子パッド２１、２３、２７や第１および第２裏側領域３１、４２ａ〜４２ｄが区画される。その後、基板２８の表面および裏面にはソルダーレジスト膜３７、４９が形成される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
なお、本発明は、ＭＰ３プレイヤー１１に組み込まれるプリント基板ユニット１６やプリント配線板１７に適用されることができるだけでなく、携帯電話や携帯情報端末（ＰＤＡ）、ノートブックパーソナルコンピュータその他の電子機器に組み込まれるプリント基板やプリント配線板に利用されてもよい。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１０１
【補正方法】変更
【補正の内容】
【０１０１】
１１  電子機器（ＭＰ３プレイヤー）、１２  筐体、１６  プリント基板ユニット、１７  プリント配線板、１８ａ（１８ｂ）  電子部品（半導体チップパッケージ）、１９  端子、２１  端子パッド、２２  端子、２３  端子パッド、２５  電子部品（半導体チップパッケージ）、２６  端子、２７  端子パッド、２８  基板、２９  導電膜、３０  電子部品実装領域、３７  第２絶縁膜（ソルダーレジスト膜）、３９  導電膜、４１  電子部品実装領域、４９  第２絶縁膜（ソルダーレジスト膜）、５１  第１絶縁膜、５２  マーキングインク膜、５３  絶縁膜、５４  第１絶縁膜、５５  絶縁膜、５６  絶縁膜。