(57)【要約】【課題】初期化動作における時間の短縮を図り、かつ低電流によるスイッチング動作を可能にする。【解決手段】半導体記憶装置は、基板と、前記基板上に形成された下部電極と、前記下部電極上に形成され、電気的に書き換え可能な抵抗値をデータとして記憶する抵抗変化膜と、前記抵抗変化膜上に形成された上部電極と、を具備し、前記抵抗変化膜は、前記上部電極または前記下部電極のうち少なくとも一方の電極側に形成された金属を含む第１膜と、前記第１膜と他方の電極との間に形成された前記金属と酸素とを含む第２膜と、で構成され、前記第２膜の前記酸素と金属の組成比［Ｏ]／[Ｍｅ]は、化学量論比よりも大きくかつ前記第１膜の前記酸素と金属の組成比［Ｏ]／[Ｍｅ]よりも小さく、前記酸素と金属の組成比［Ｏ]／[Ｍｅ]は、前記第１膜と前記第２膜との間で急激に変化する。【選択図】      図１
2011165883.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された下部電極と、
前記下部電極上に形成され、電気的に書き換え可能な抵抗値をデータとして記憶する抵抗変化膜と、
前記抵抗変化膜上に形成された上部電極と、
を具備し、
前記抵抗変化膜は、前記上部電極または前記下部電極のうち少なくとも一方の電極側に形成された金属を含む第１膜と、前記第１膜と他方の電極との間に形成された前記金属と酸素とを含む第２膜と、で構成され、
前記第２膜の酸素と金属の組成比［Ｏ]／[Ｍｅ]は、化学量論比よりも小さくかつ前記第１膜の前記酸素と金属の組成比［Ｏ]／[Ｍｅ]よりも大きく、
前記酸素と金属の組成比［Ｏ]／[Ｍｅ]は、前記第１膜と前記第２膜との間で急激に変化することを特徴とする半導体記憶装置。
【請求項２】
前記第１膜は、酸素を含むことを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記第２膜と前記他方の電極との間に形成された前記金属を含む第３膜をさらに具備し、
前記第３膜の前記酸素と金属の組成比［Ｏ]／[Ｍｅ]は、前記第２膜の前記酸素と金属の組成比［Ｏ]／[Ｍｅ]よりも大きく、
前記酸素と金属の組成比［Ｏ]／[Ｍｅ]は、前記第３膜と前記第２膜との間で急激に変化することを特徴とする請求項１または請求項２に記載の半導体記憶装置。
【請求項４】
前記第２膜の前記酸素と金属の組成比［Ｏ]／[Ｍｅ]は、膜厚方向に均一な領域が存在することを特徴とする請求項１乃至請求項３に記載の半導体記憶装置。
【請求項５】
基板上に、下部電極を形成し、
前記下部電極上に、金属膜を形成し、
前記金属膜の表面をラジカル酸化により酸化することで、前記下部電極上に金属を含む第１膜と、前記第１膜上に前記金属と酸素とを含む第２膜とから構成され、電気的に書き換え可能な抵抗値をデータとして記憶する抵抗変化膜を形成し、
前記第２膜上に、上部電極を形成し、
前記第２膜の前記酸素と金属の組成比［Ｏ]／[Ｍｅ]は、化学量論比よりも大きくかつ前記第１膜の前記酸素と金属の組成比［Ｏ]／[Ｍｅ]よりも小さく、
前記酸素と金属の組成比［Ｏ]／[Ｍｅ]は、前記第１膜と前記第２膜との間で急激に変化する
ことを特徴とする半導体記憶装置の製造方法。
【請求項６】
前記抵抗変化膜を形成した後に、前記抵抗変化膜を熱処理することを特徴とする請求項４に記載の半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィラメント動作型の抵抗変化膜を備える半導体記憶装置およびその製造方法に関する。
【背景技術】
【０００２】
上下の電極の間に形成された抵抗変化膜の抵抗スイッチング現象を情報記録に使用するメモリ素子として、抵抗変化型メモリ（ＲｅＲＡＭ：Resistive Random Access Memory）が提案されている。このＲｅＲＡＭにおいて、抵抗変化膜に遷移金属酸化物を用いたフィラメント動作型のメモリがある。フィラメント動作型のＲｅＲＡＭは、低電流でスイッチングを実現させるため、細い伝導パス（フィラメント）をつくる。しかしながら、フィラメントを形成するために、素子の初期化動作（フォーミング）時に複数回に分けて少しずつ電圧を印加しなければならない。そのため、製品出荷前のフォーミングに時間がかかり、製品の出荷に支障が出る。これに対し、フォーミングしやすい抵抗変化膜を用いることで、フォーミングにかかる時間を短縮する対策が考えられている。
【０００３】
非特許文献１には、抵抗変化膜を薄膜化することでフォーミング電圧を低くする技術が記載されている。具体的には、化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法で成膜した５ｎｍ程度以下の薄い遷移金属酸化物を抵抗変化膜として用いている。しかしながら、この方法は、膜厚を薄くするほど、安定したスイッチング動作に必要なメタルリッチな膜（化学量論比よりも酸素と金属の組成比［Ｏ]／[Ｍｅ]が小さい膜）を形成しにくい。すなわち、非特許文献１は、フォーミング電圧を低下させることが可能であるが、安定したスイッチング特性（スイッチング歩留まり、耐久性（Endurance特性））を得ることができない。
【０００４】
また、非特許文献２には、メタルスパッタとそれに続く熱酸化によって抵抗変化膜を作製する方法が記載されている。具体的には、メタルスパッタにより金属膜を形成し、この金属膜を熱酸化によって酸化させる。このように形成された５ｎｍ程度以下の薄い遷移金属酸化物を抵抗変化膜として用いている。しかしながら、熱酸化により抵抗変化膜（金属酸化膜）を作製する場合、抵抗変化膜の下部側（下部電極との界面付近）まで酸化されやすい。これにより、抵抗変化膜と下部電極との密着性が劣化する。すなわち、非特許文献２は、熱酸化を制御することでメタルリッチな膜は得られるが、抵抗変化膜と下部電極との界面で膜剥がれが起こりやすい。また、熱酸化を用いる方法では、膜厚方向の酸素量の制御が困難であるため、膜の深さ方向に向けて比較的均一に酸化されていく。このため、低電流によるスイッチング動作が困難になるといった問題も生じる。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】IEDM Tech.Dig., p.297, 2008.
【非特許文献２】Symp. on VLSI Tech. p.30, 2009.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、初期化動作における時間の短縮を図り、かつ低電流でスイッチング動作が可能な半導体記憶装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００７】
本発明の第１の視点による半導体記憶装置は、基板と、前記基板上に形成された下部電極と、前記下部電極上に形成され、電気的に書き換え可能な抵抗値をデータとして記憶する抵抗変化膜と、前記抵抗変化膜上に形成された上部電極と、を具備し、前記抵抗変化膜は、前記上部電極または前記下部電極のうち少なくとも一方の電極側に形成された金属を含む第１膜と、前記第１膜と他方の電極との間に形成された前記金属と酸素とを含む第２膜と、で構成され、前記第２膜の前記酸素と金属の組成比［Ｏ]／[Ｍｅ]は、化学量論比よりも大きくかつ前記第１膜の前記酸素と金属の組成比［Ｏ]／[Ｍｅ]よりも小さく、前記酸素と金属の組成比［Ｏ]／[Ｍｅ]は、前記第１膜と前記第２膜との間で急激に変化する。
【０００８】
本発明の第２の視点による半導体記憶装置の製造方法は、基板上に、下部電極を形成し、前記下部電極上に、金属膜を形成し、前記金属膜の表面をラジカル酸化により酸化することで、前記下部電極上に金属を含む第１膜と、前記第１膜上に前記金属と酸素とを含む第２膜とから構成され、電気的に書き換え可能な抵抗値をデータとして記憶する抵抗変化膜を形成し、前記第２膜上に、上部電極を形成し、前記第２膜の前記酸素と金属の組成比［Ｏ]／[Ｍｅ]は、化学量論比よりも大きくかつ前記第１膜の前記酸素と金属の組成比［Ｏ]／[Ｍｅ]よりも小さく、前記酸素と金属の組成比［Ｏ]／[Ｍｅ]は、前記第１膜と前記第２膜との間で急激に変化する。
【発明の効果】
【０００９】
本発明によれば、初期化動作における時間の短縮を図り、かつ低電流でスイッチング動作が可能な半導体記憶装置を提供できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係るメモリ素子の構成を示す図。
【図２】図２（ａ）は、本発明の第１の実施形態に係る半導体記憶装置の製造工程を示す断面図、図２（ｂ）は、図２（ａ）に続く半導体記憶装置の製造工程を示す断面図、図２（ｃ）は、図２（ｂ）に続く半導体記憶装置の製造工程を示す断面図、図２（ｄ）は、図２（ｃ）に続く半導体記憶装置の製造工程を示す断面図、図２（ｅ）は、図２（ｄ）に続く半導体記憶装置の製造工程を示す断面図、図２（ｆ）は、図２（ｄ）に続く半導体記憶装置の製造工程を示す断面図。
【図３】本発明の第１の実施形態に係るメモリ素子において、酸素プラズマによる酸化を用いた場合の抵抗変化膜の組成比を示すグラフ。
【図４】本発明の第１の実施形態に係るメモリ素子の適用例を示す図。
【図５】本発明の第２の実施形態に係るメモリ素子の構成を示す図。
【図６】本発明の第２の実施形態に係る半導体記憶装置の効果を説明するための図。
【図７】本発明の第３の実施形態に係るメモリ素子の構成を示す図。
【図８】図８（ａ）は、本発明の第３の実施形態に係る半導体記憶装置の製造工程を示す断面図、図８（ｂ）は、図８（ａ）に続く半導体記憶装置の製造工程を示す断面図。
【図９】本発明の第４の実施形態に係るメモリ素子の構成を示す図。
【図１０】図１０（ａ）は、本発明の第４の実施形態に係る半導体記憶装置の製造工程を示す断面図、図１０（ｂ）は、図１０（ａ）に続く半導体記憶装置の製造工程を示す断面図。
【図１１】本発明の第４の実施形態に係る半導体記憶装置の効果を説明するための図。
【発明を実施するための形態】
【００１１】
本発明の実施の形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。
【００１２】
なお、各実施形態において、同様の点については説明を省略し、異なる点について詳説する。
【００１３】
＜第１の実施形態＞
第１の実施形態は、抵抗変化膜が金属酸化膜と金属膜との積層膜（ＭｅＯｘ／Ｍｅ積層膜）で構成される例である。
【００１４】
［構造］
まず、図１を用いて、本発明の第１の実施形態に係る半導体記憶装置の構造について説明する。図１は、本実施形態におけるメモリ素子の構成および抵抗変化膜の組成比を示している。
【００１５】
図１（ａ）に示すように、本実施形態におけるメモリ素子は、下部電極１０１、抵抗変化膜１０２、および上部電極１０３で構成されている。
【００１６】
下部電極１０１は、図示せぬ基板上に形成されている。この下部電極１０１上に、抵抗変化膜１０２が形成されている。この抵抗変化膜１０２は、電流を流すことにより抵抗値を変化させる。抵抗変化膜１０２は、このような電気的に書き換えが可能な抵抗値をデータとして記憶する。この抵抗変化膜１０２上に、上部電極１０３が形成されている。
【００１７】
本実施形態における抵抗変化膜１０２は、金属膜１０２ａ、および金属酸化膜１０２ｂで構成されている。金属膜１０２ａは、下部電極１０１上に形成されている。この金属膜１０２ａ上に、金属酸化膜１０２ｂが形成されている。これら金属膜１０２ａと金属酸化膜１０２ｂとは、同種の金属により構成されている。また、図１（ｃ）に示すように、金属酸化膜１０２ｂにおける酸素と金属の組成比［Ｏ]／[Ｍｅ]は、スイッチング特性の向上を図るために化学量論比よりも小さく（メタルリッチ）、金属膜１０２ａの酸素と金属の組成比［Ｏ]／[Ｍｅ]よりも大きくなるように設定されている。
【００１８】
ここで、図１（ｂ）に示すように、抵抗変化膜１０２において、酸素濃度は、金属膜１０２ａと金属酸化膜１０２ｂとの界面において急激に変化している。より具体的には、酸素濃度は、図１（ｂ）に１０４で示すように、金属膜１０２ａと金属酸化膜１０２ｂとの界面付近において、金属膜１０２ａから金属酸化膜１０２ｂに向けて曲線的に急峻に増加するプロファイルあってもよいし、図１（ｂ）に１０５で示すように、段階的に変化するステップ関数状のプロファイルであってもよい。すなわち、金属膜１０２ａ中に酸素濃度がほぼ０に近い領域が一定の膜厚で存在し、金属酸化膜１０２ｂ中に酸素濃度が金属膜１０２ａの酸素濃度より高い領域が一定の膜厚で存在する。このとき、金属と酸素との組成比が一定の範囲も酸素濃度と同様である。
【００１９】
なお、下部電極１０１、上部電極１０３として、Ｗ、Ｔａ、Ｃｕなどの金属、ＴｉＮ、ＴａＮ、ＷＣなどの窒化物や炭化物、または高ドープのシリコン（不純物濃度の高いシリコン）などを用いることが望ましい。また、抵抗変化膜１０２（金属酸化膜１０２ｂ）として、遷移金属酸化物を用いればよい。遷移金属酸化物としては、例えば、ＭｘＯｙ（Ｍ：金属、Ｏ：酸素）であらわされる二元系の金属酸化物、ＡαＭβＯγ(Ａ、Ｍ：金属、Ｏ：酸素)であらわされる三元系の金属酸化物を用いてもよい。また、これらに限らず、四元系以上の金属酸化物を用いてもよい。遷移金属元素として、例えば、酸化物がＮｉＯ、ＣｏＯなどであらわされる２価の金属元素、Ａｌ２Ｏ３などであらわされる３価の金属元素、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２などであらわされる４価の金属元素、Ｔａ２Ｏ５などであらわされる５価の金属元素を用いてもよい。
【００２０】
［製造方法］
次に、図２を用いて、本発明の第１の実施形態に係る半導体記憶装置の製造方法について説明する。図２は、本実施形態におけるメモリ素子の製造工程を示している。
【００２１】
まず、図２（ａ）に示すように、基板１００上に下部電極１０１が形成される。基板１００として、例えば各種の制御回路などが設けられた半導体基板が用いられる。また、メモリ素子が複数積層される場合、基板１００は着目しているメモリ素子よりも下層のメモリ素子となる。下部電極１０１は、例えばスパッタ法を用いて上記の材料を成膜することにより形成される。しかし、これに限らず、ＣＶＤ法や原子層成長（ＡＬＤ：Atomic Layer Deposition）法を用いて形成してもよい。
【００２２】
次に、図２（ｂ）に示すように、下部電極１０１上に後に抵抗変化膜１０２となる遷移金属膜１０２’が形成される。遷移金属膜１０２’は、例えばメタルスパッタ法、メタル蒸着、メタルＣＶＤ法、メタルメッキプロセスなどにより形成される。
【００２３】
次に、図２（ｃ）に示すように、遷移金属膜１０２’の表面が酸化され、金属膜１０２ａとメタルリッチな金属酸化膜１０２ｂとからなる抵抗変化膜１０２が形成される。このとき、酸素プラズマによるラジカル酸化が用いられる。これにより、金属膜１０２ａと金属酸化膜１０２ｂとの界面において、図１（ｂ）に示すような酸素濃度が急激に変化するプロファイルが得られる。
【００２４】
なお、金属酸化膜１０２ｂの膜厚は、例えば５ｎｍ程度以下が望ましい。これは、フォーミングにより、金属酸化膜１０２ｂにフィラメントが形成されるためである。しかし、これに限らず、基板１００に形成された図示せぬ周辺回路の規模に応じて適宜設定してもよい。
【００２５】
次に、図２（ｄ）に示すように、抵抗変化膜１０２上に上部電極１０３が形成される。上部電極１０３は、下部電極１０１と同様に、スパッタ法、ＣＶＤ法またはＡＬＤ法を用いて形成される。
【００２６】
次に、図２（ｅ）に示すように、上部電極１０３上にマスク１１０が形成される。このマスク１１０は、露光および現像工程により、所望のパターンに加工される。
【００２７】
次に、図２（ｆ）に示すように、マスク１１０を用いて、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）により、メモリ素子が所望のパターンに加工される。その後、マスク１１０が除去される。このようにして、本実施形態におけるメモリ素子が完成する。
【００２８】
本実施形態におけるメモリ素子の製造方法は、遷移金属膜１０２’の表面を酸素プラズマにより酸化して、金属膜１０２ａと金属酸化膜１０２ｂとで構成される抵抗変化膜１０２を形成することを特徴とする。
【００２９】
図３は、本実施形態における抵抗変化膜１０２の製造方法において、酸素プラズマによる酸化を用いた場合と熱酸化を用いた場合による抵抗変化膜１０２の組成比の比較例を示している。図３（ａ）に示すように、熱酸化によれば、酸素は抵抗変化膜１０２のより下部側まで拡散する。さらに、酸素と金属との組成比（［Ｏ］／［Ｍｅ］）は、上面から下面に向けて緩やかに減少している。一方、プラズマによる酸化によれば、熱酸化よりも酸素の拡散制御が容易である。このため、酸素の拡散部分を上部側に留めることができる。したがって、金属膜１０２ａと金属酸化膜１０２ｂとの界面において、組成比［Ｏ］／［Ｍｅ］が急激に減少するプロファイルを得ることができる。すなわち、図３（ｂ）に示すように、プラズマによる酸化によれば、熱酸化に比べて急峻に酸素濃度が変化するプロファイルを得ることができる。
【００３０】
［効果］
上記第１の実施形態によれば、抵抗変化膜１０２は金属膜１０２ａと金属酸化膜１０２ｂとで構成され、酸素と金属との組成比は金属膜１０２ａと金属酸化膜１０２ｂとの界面において急激に変化している。より具体的には、酸素濃度が金属酸化膜１０２ｂから金属膜１０２ａに向けて急激に減少している。また、金属酸化膜１０２ｂにおいて、膜厚方向で酸素濃度の均一な領域が存在する。すなわち、酸素濃度の高い領域が一定の膜厚で存在する。このため、金属酸化膜１０２ｂにおけるフィラメント以外の部分に、絶縁性の高い領域が広がる。これにより、スイッチング動作時、フィラメント部分に電流を集中させることができ、低電流の動作が可能となる。なお、金属酸化膜１０２ｂにおいて酸素濃度の高い領域が存在しても、その領域の膜厚が薄すぎると、フィラメント以外の部分に十分な絶縁性は得られない。その結果、低電流の動作が困難になる。このため、酸素濃度の高い領域の膜厚は、例えば金属酸化膜１０２ｂの膜厚５ｎｍに対して、２ｎｍ以上であることが望ましい。
【００３１】
また、金属膜１０２ａは、十分抵抗が低いため、フォーミングが不要である。このため、フォーミングが必要な部分は、金属酸化膜１０２ｂのみである。本実施形態において、酸素の拡散を抵抗変化膜１０２の上部側に留めることが可能である。このため、フォーミングが必要な金属酸化膜１０２ｂ部分の膜厚を小さくすることができる。これにより、フォーミング電圧を低くすることができる上、フォーミング時間の短縮も図ることができる。
【００３２】
また、一般的に、陽極界面に化学量論比よりメタルリッチな組成をもつ金属酸化膜があれば、安定したスイッチング特性が得られると考えられている。本実施形態において、例えば上部電極としての陽極界面に、化学量論比よりメタルリッチな金属酸化膜１０２ｂが形成されている。したがって、安定したスイッチング特性が得られる。
【００３３】
さらに、本実施形態の製造方法によれば、遷移金属膜１０２’の表面を酸素プラズマにより酸化することで、金属膜１０２ａと金属酸化膜１０２ｂとで構成される抵抗変化膜１０２を形成する。酸素プラズマによる酸化は、遷移金属膜１０２’の酸素の拡散領域を容易に制御することができる。これにより、金属膜１０２ａと下部電極１０１との界面まで酸素が拡散することを抑制できる。したがって、熱酸化の場合よりも、金属膜１０２ａと下部電極１０１との密着性の劣化を低減できる。この結果、その後の熱工程などによる酸素の拡散に対しても膜剥がれマージンが大きくなり、プロセスの途中における膜剥がれを抑制することができる。
【００３４】
また、酸素プラズマによる酸化は、例えば１００℃程度の比較的低温で行うことができる。これにより、デバイスに対する熱による影響を低減することができ、結果として、デバイス特性の向上を図ることができる。
【００３５】
なお、図４は、本実施形態におけるメモリ素子をクロスポイント型セルに適用した場合の例を示している。図４に示すように、抵抗変化膜１０２をＰＩＮダイオードを用いたＲｅＲＡＭ素子に用いる場合、スイッチング特性の観点から、陽極側に金属膜１０２ａ、陰極側に金属酸化膜１０２ｂが形成されることが望ましい。すなわち、金属膜１０２ａ側から金属酸化膜１０２ｂ側へと電流が流れるように抵抗素子が設定されることが望ましい。そのため、図４に示すように、ダイオードのＮ層は、陽極に接するように設けられる。ここで、クロスポイント型セルにおいては、工程数の削減のために、層ごとにＰＩＮダイオードの向き（電流の向き）が反対である。このため、層ごとに抵抗変化膜１０２の構造を反対に形成することが望ましい。
【００３６】
＜第２の実施形態＞
第１の実施形態は、抵抗変化膜がメタルリッチな金属酸化膜と金属膜との積層膜で構成された。これに対し、第２の実施形態は、メタルリッチな金属酸化膜と、これよりさらにメタルリッチな金属酸化膜との積層膜（ＭｅＯｘ１／ＭｅＯｘ２積層膜）で抵抗変化膜が構成される例である。
【００３７】
［構造］
まず、図５を用いて、本発明の第２の実施形態に係る半導体記憶装置の構造について説明する。図５は、本実施形態におけるメモリ素子の構成および抵抗変化膜の組成比を示している。
【００３８】
図５（ａ）に示すように、本実施形態におけるメモリ素子は、下部電極２０１、抵抗変化膜２０２、および上部電極２０３で構成されている。本実施形態において、第１の実施形態と異なる点は、抵抗変化膜２０２が第１金属酸化膜２０２ａ、および第２金属酸化膜２０２ｂで構成されている点である。
【００３９】
第１金属酸化膜２０２ａは、下部電極２０１上に形成されている。この第１金属酸化膜２０２ａ上に、第２金属酸化膜２０２ｂが形成されている。これら第１金属酸化膜２０２ａと第２金属酸化膜２０２ｂとは、同種の金属により構成されている。また、図５（ｃ）に示すように、第２金属酸化膜２０２ｂにおける酸素と金属の組成比［Ｏ]／[Ｍｅ]は、化学量論比よりも小さい（メタルリッチ）。さらに、第１金属酸化膜２０２ａにおける酸素と金属の組成比［Ｏ]／[Ｍｅ]は、第２金属酸化膜２０２ｂにおける金属の組成比よりもさらに小さい。すなわち、第１金属酸化膜２０２ａにおける酸素と金属の組成比［Ｏ]／[Ｍｅ]は、下部電極２０１との界面において膜剥がれが起こらない程度に小さい。
【００４０】
ここで、図５（ｂ）に示すように、抵抗変化膜２０２において、酸素濃度は、第１金属酸化膜２０２ａと第２金属酸化膜２０２ｂとの界面において急激に変化している。すなわち、酸素濃度は、金属膜２０２ａから金属酸化膜２０２ｂに向けて急激に増加している。また、金属膜２０２ａ中に酸素濃度の低い領域が一定の膜厚で存在し、金属酸化膜２０２ｂ中に酸素濃度が金属膜２０２ａの酸素濃度より高い領域が一定の膜厚で存在する。
【００４１】
なお、抵抗変化膜２０２（第１金属酸化膜２０２ａおよび第２金属酸化膜２０２ｂ）として、第１の実施形態と同様の遷移金属酸化物を用いればよい。
【００４２】
［製造方法］
次に、本発明の第２の実施形態に係る半導体記憶装置の製造方法について説明する。
【００４３】
まず、第１の実施形態における図２（ａ）および（ｂ）の工程が行われ、下部電極２０１上に遷移金属膜が形成される。その後、遷移金属膜の表面が酸化され、第１金属酸化膜２０２ａおよび第２金属酸化膜２０２ｂとからなる抵抗変化膜２０２が形成される。この際、第１の実施形態よりも高温、高圧のラジカル酸化が行われることで、上記積層構造を有する抵抗変化膜２０２が形成される。
【００４４】
または、図２（ａ）および（ｃ）の工程が行われ、その後、例えば５００℃程度以上のアニールが行われる。これにより、抵抗変化膜２０２において酸素が下部側まで拡散され、上記積層構造を有する抵抗変化膜２０２が形成される。
【００４５】
その後、第１の実施形態と同様の工程が行われる。すなわち、抵抗変化膜２０２上に上部電極２０３が形成され、メモリ素子が所望のパターンに加工される。
【００４６】
［効果］
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００４７】
さらに、本実施形態における抵抗変化膜２０２は、データリテンション特性が向上する。この効果の原理について以下に説明する。
【００４８】
図６に示すように、フォーミングにより抵抗変化膜２０２における第２金属酸化膜２０２ｂの部分に伝導パス（フィラメント）２１０が形成される。このフィラメント２１０内には、フォーミング中に電荷がトラップされる。この電荷がフィラメント２１０から下部電極側２０１へと抜けることでフィラメント２１０の抵抗値が変化してしまう。これにより、データリテンション特性が劣化する可能性がある。本実施形態においては、下部電極２０１とフィラメント２１０との間に、酸素を含みバンドギャップを有する第１金属酸化膜２０２ａが形成されている。このため、フィラメント２１０からの電荷の抜けを抑制することが可能であり、データリテンション特性が向上する。
【００４９】
＜第３の実施形態＞
第３の実施形態は、抵抗変化膜が金属膜、メタルリッチな金属酸化膜、および金属膜の積層膜（Ｍｅ／ＭｅＯｘ／Ｍｅ積層膜）で構成される例である。
【００５０】
［構造］
まず、図７を用いて、本発明の第３の実施形態に係る半導体記憶装置の構造について説明する。図７は、本実施形態におけるメモリ素子の構成および抵抗変化膜の組成比を示している。
【００５１】
図７（ａ）に示すように、本実施形態におけるメモリ素子は、下部電極３０１、抵抗変化膜３０２、および上部電極３０３で構成されている。本実施形態において、上記各実施形態と異なる点は、抵抗変化膜３０２が第１金属膜３０２ａ、金属酸化膜３０２ｂおよび第２金属膜３０２ｃで構成されている点である。
【００５２】
第１金属膜３０２ａは、下部電極３０１上に形成されている。この第１金属膜３０２ａ上に、金属酸化膜３０２ｂが形成されている。この金属酸化膜３０２ｂ上に、第２金属膜３０２ｃが形成されている。これら第１金属膜３０２ａ、金属酸化膜３０２ｂおよび第２金属膜３０２ｃは、同種の金属により構成されている。また、図７（ｃ）に示すように、金属酸化膜３０２ｂにおける酸素と金属の組成比［Ｏ]／[Ｍｅ]は、化学量論比よりも小さい。すなわち、抵抗変化膜３０２において、下部電極３０１側および上部電極３０３側に酸素が拡散されていない第１金属膜３０２ａおよび第２金属膜３０２ｃが形成され、これらの間にメタルリッチな金属酸化膜３０２ｂが形成されている。言い換えると、抵抗変化膜３０２において、金属酸化膜３０２ｂに酸素が局在しており、上下の第１金属膜３０２ａおよび第２金属膜３０２ｃに酸素が存在しない。
【００５３】
ここで、図７（ｂ）に示すように、抵抗変化膜３０２において、酸素濃度は、第１金属膜３０２ａと金属酸化膜３０２ｂとの界面、および金属酸化膜３０２ｂと第２金属膜３０２ｃとの界面において急激に変化している。より具体的には、酸素濃度は、第１金属膜３０２ａと金属酸化膜３０２ｂとの界面付近において曲線的に急峻に増加するプロファイル３０４ａ、および金属酸化膜３０２ｂと第２金属膜３０２ｃとの界面付近において曲線的に急峻に減少するプロファイル３０４ｂ、であってもよいし、段階的に変化するステップ関数状のプロファイル３０５ａ，３０５ｂであってもよい。また、第１および第２金属膜３０２ａ，３０２ｃ中に酸素濃度はほぼ０に近い領域が一定の膜厚で存在し、金属酸化膜３０２ｂ中に酸素濃度が第１および第２金属膜３０２ａ，３０２ｃの酸素濃度より高い領域が一定の膜厚で存在する。
【００５４】
［製造方法］
次に、図８を用いて、本発明の第３の実施形態に係る半導体記憶装置の製造方法について説明する。図８は、本実施形態におけるメモリ素子の製造工程を示している。
【００５５】
まず、第１の実施形態における図２（ａ）および（ｃ）の工程が行われ、下部電極３０１上に第１金属膜３０２ａおよび金属酸化膜３０２ｂが形成される。
【００５６】
次に、図８（ａ）に示すように、金属酸化膜３０２ｂ上に第２金属膜３０２ｃとなる遷移金属膜３０２ｃ’が形成される。遷移金属膜３０２ｃ’は、例えばメタルスパッタ法、メタル蒸着、メタルＣＶＤ法、メタルメッキプロセスなどにより形成される。
【００５７】
次に、図８（ｂ）に示すように、例えば５００℃程度のアニールが行われ、第２金属膜３０２ｃが形成される。これにより、上述したような所望の酸素プロファイルを持った抵抗変化膜３０２が形成される。
【００５８】
その後、第１の実施形態と同様の工程が行われる。すなわち、抵抗変化膜３０２上に上部電極３０３が形成され、メモリ素子が所望のパターンに加工される。
【００５９】
［効果］
上記第３の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００６０】
さらに、本実施形態における抵抗変化膜３０２は、金属酸化膜３０２ｂと上部電極３０３との間に、第２金属膜３０２ｃを有している。これにより、抵抗変化膜３０２と上部電極３０３との界面における密着性の劣化を低減し、膜剥がれを抑制することができる。
【００６１】
［第４の実施形態］
第４の実施形態は、抵抗変化膜がよりメタルリッチな金属酸化膜、メタルリッチな金属酸化膜、およびよりメタルリッチな金属酸化膜の積層膜（ＭｅＯｘ１／ＭｅＯｘ２／ＭｅＯｘ３積層膜）で構成される例である。
【００６２】
［構造］
まず、図９を用いて、本発明の第４の実施形態に係る半導体記憶装置の構造について説明する。図９は、本実施形態におけるメモリ素子の構成および抵抗変化膜の組成比を示している。
【００６３】
図９（ａ）に示すように、本実施形態におけるメモリ素子は、下部電極４０１、抵抗変化膜４０２、および上部電極４０３で構成されている。本実施形態において、上記各実施形態と異なる点は、抵抗変化膜４０２が第１金属酸化膜４０２ａ、第２金属酸化膜４０２ｂおよび第３金属酸化膜４０２ｃで構成されている点である。
【００６４】
第１金属酸化膜４０２ａは、下部電極４０１上に形成されている。この第１金属酸化膜４０２ａ上に、第２金属酸化膜４０２ｂが形成されている。この第２金属酸化膜４０２ｂ上に、第３金属酸化膜４０２ｃが形成されている。これら第１金属酸化膜４０２ａ、第２金属酸化膜４０２ｂおよび第３金属酸化膜４０２ｃは、同種の金属により構成されている。また、図９（ｃ）に示すように、第２金属酸化膜４０２ｂにおける酸素と金属の組成比［Ｏ]／[Ｍｅ]は、化学量論比よりも小さい。さらに、第１金属酸化膜４０２ａおよび第３金属酸化膜４０２ｃにおける酸素と金属の組成比［Ｏ]／[Ｍｅ]は、第２金属酸化膜４０２ｂにおける金属の組成比よりもさらに小さい。すなわち、第１金属酸化膜４０２ａおよび第３金属酸化膜４０２ｃにおける酸素と金属の組成比［Ｏ]／[Ｍｅ]は、下部電極との界面において膜剥がれが起こらない程度に小さい。すなわち、抵抗変化膜４０２において、上部電極側および下部電極側によりメタルリッチな第１金属酸化膜４０２ａおよび第３金属酸化膜４０２ｃが形成され、これらの間にメタルリッチな第２金属酸化膜４０２ｂが形成されている。
【００６５】
ここで、図９（ｂ）に示すように、抵抗変化膜４０２において、酸素濃度は、第１金属酸化膜４０２ａと第２金属酸化膜４０２ｂとの界面、および第２金属酸化膜４０２ｂと第３金属酸化膜４０２ｃとの界面において急激に変化している。また、第１および第２金属膜４０２ａ，４０２ｃ中に酸素濃度の低い領域が一定の膜厚で存在し、金属酸化膜４０２ｂ中に酸素濃度が第１および第２金属膜４０２ａ，４０２ｃの酸素濃度より高い領域が一定の膜厚で存在する。
【００６６】
［製造方法］
次に、図１０を用いて、本発明の第４の実施形態に係る半導体記憶装置の製造方法について説明する。図１０は、本実施形態におけるメモリ素子の製造工程を示している。
【００６７】
まず、第１の実施形態における図２（ａ）および（ｃ）の工程が行われ、下部電極４０１上に第１金属酸化膜４０２ａおよび第２金属酸化膜４０２ｂが形成される。その後、第２の実施形態と同様に、例えば５００℃程度以上のアニールが行われる。
【００６８】
次に、図１０（ａ）に示すように、第２金属酸化膜４０２ｂ上に上部電極４０３が形成される。
【００６９】
次に、図１０（ｂ）に示すように、上部電極４０３を介して第２金属酸化膜４０２ｂがアニールされる。これにより、第２金属酸化膜４０２ｂの上部側から上部電極４０３を介して酸素が抜き取られる。この結果、第２金属酸化膜４０２ｂ上に第２金属酸化膜４０２ｂより酸素濃度が低い第３金属酸化膜４０２ｃが形成され、上記積層構造を有する抵抗変化膜４０２が形成される。
【００７０】
その後、第１の実施形態と同様に、メモリ素子が所望のパターンに加工される。
【００７１】
［効果］
上記第４の実施形態によれば、上記各実施形態と同様の効果を得ることができる。
【００７２】
さらに、本実施形態における抵抗変化膜４０２は、さらなるデータリテンション特性の向上を図ることができる。すなわち、図１１に示すように、第２金属酸化膜４０２ｂ部分に形成された伝導パス（フィラメント）４１０と下部電極側４０１との間に、酸素を含みバンドギャップを有する第１金属酸化膜４０２ａが形成されている。さらに、フィラメント４１０と上部電極４０３との間に第３金属酸化膜４０２ｃが形成されている。これにより、フィラメント４１０から下部電極４０１への電荷だけではなく、フィラメント４１０から上部電極への電荷の抜けも抑制することが可能である。
【００７３】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【００７４】
１００，３００，４００…基板、１０１，２０１，３０１，４０１…下部電極、１０２，２０２，３０２，４０２…抵抗変化膜、１０２ａ，３０２ａ，３０２ｃ…金属膜、１０２ｂ，２０２ｂ，３０２ｂ，４０２ｂ…金属酸化膜（メタルリッチ）、２０２ａ，４０２ａ，４０２ｃ…金属酸化膜（よりメタルリッチ）、１０３，２０３，３０３，４０３…上部電極。
【図１】
2011165883.tif 000003
【図２】
2011165883.tif 000004
【図３】
2011165883.tif 000005
【図４】
2011165883.tif 000006
【図５】
2011165883.tif 000007
【図６】
2011165883.tif 000008
【図７】
2011165883.tif 000009
【図８】
2011165883.tif 000010
【図９】
2011165883.tif 000011
【図１０】
2011165883.tif 000012
【図１１】
2011165883.tif 000013