(57)【要約】【課題】本発明は回路基板及び回路基板の不良処理システムに関する。【解決手段】本発明による回路基板は、回路パターンが良品である少なくとも１つの良品セルと、回路パターンが不良である少なくとも１つの不良セルと、上記少なくとも１つの不良セルの回路パターン上に印刷されるショート配線を含むことができる。【選択図】図２
2011258914.tif 000002
【特許請求の範囲】
【請求項１】
回路パターンが良品である少なくとも１つの良品セルと、
回路パターンが不良である少なくとも１つの不良セルと、
上記少なくとも１つの不良セルの回路パターン上に印刷されるショート配線と、
を含む回路基板。
【請求項２】
上記ショート配線は、インクジェットプリンティング方式で印刷されることを特徴とする請求項１に記載の回路基板。
【請求項３】
上記ショート配線は、上記回路パターンと異なるインクで行われることを特徴とする請求項１に記載の回路基板。
【請求項４】
上記ショート配線は、Ａｇ、Ａｕ、Ｐｔ、Ｎｉ、Ｐｄの何れか１つを含むインクで行われることを特徴とする請求項１に記載の回路基板。
【請求項５】
配線パターンが印刷された複数のセルのうち不良セルを検出し、上記不良セルの座標データを生成する不良セル検出部と、
上記不良セル検出部から伝送された上記不良セルの座標データに基づいて上記不良セルの配線パターンにインクジェットプリンティング方式でインクを印刷し、上記不良セルをショートさせる不良セル表示部と、
上記インクが印刷された上記不良セルに対し、最終不良セルと分類する不良セル判定部と、
を含む回路基板の不良セル処理装置。
【請求項６】
上記インクは、上記不良セルの配線パターンと異なるインクを用いることを特徴とする請求項５に記載の回路基板の不良セル処理装置。
【請求項７】
上記インクは、Ａｇ、Ａｕ、Ｐｔ、Ｎｉ、Ｐｄの何れか１つを含むことを特徴とする請求項５に記載の回路基板の不良セル処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路基板及び回路基板の不良処理装置に関し、より詳細には回路基板の不良セルの主な配線にインクジェットプリンティング方式でショート配線を印刷することで不良セルの検出正確度が向上した回路基板及び回路基板の不良処理装置に関する。
【背景技術】
【０００２】
一般的に、電子回路用ＰＣＢ基板（印刷回路基板、Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）は、絶縁基板上にチップや素子等の各種部品を実装し、実装された部品に対して回路パターンを形成する。
【０００３】
しかし、このようなＰＣＢ基板は、自動化生産ラインにより大量に製造されるため、生産設備での異物発生による回路パターンの断線またはパターン幅の不良等が生じ得るため、不良セルを検出する過程が行われている。
【０００４】
ＰＣＢ基板の不良セルを検出する過程を説明すると、先ず、複数のセルがアレイされたＰＣＢ基板にＡＯＩ（Ａｕｔｏｍａｔｉｃ  Ｏｐｔｉｃａｌ  Ｉｎｓｐｅｃｔｉｏｎ）作業を行い、ＡＯＩにより不良と判明されたセルに対し、作業者が手作業で回路パターンをスクラッチ（ｓｃｒａｔｃｈ）し、配線を断線させて不良を表示した後、Ｅ−ｃｈｅｃｋを行って最終的に不良と判定する。
【０００５】
このように手作業で不良セルの回路パターンをスクラッチし、配線を断線させるため、不良セルの周りの良品セルをもスクラッチする可能性があり、作業の正確度が落ち、多くの時間がかかるという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従って、本発明は上記のような従来技術の問題点を解決するためのもので、回路基板の不良セルの主な配線にインクジェットプリンティング方式でショート配線を印刷することで不良セルの検出正確度が向上した回路基板及び回路基板の不良処理装置を提供することに、その目的がある。
【課題を解決するための手段】
【０００７】
本発明による回路基板は、回路パターンが良品である少なくとも１つの良品セルと、回路パターンが不良である少なくとも１つの不良セルと、上記少なくとも１つの不良セルの回路パターン上に印刷されるショート配線を含むことができる。
【０００８】
また、本発明による回路基板における上記ショート配線は、インクジェットプリンティング方式で印刷することができる。
【０００９】
また、本発明による回路基板における上記ショート配線は、上記回路パターンと異なるインクで行われることができる。
【００１０】
また、本発明による回路基板における上記ショート配線は、Ａｇ、Ａｕ、Ｐｔ、Ｎｉ、Ｐｄのうち何れか１つを含むインクで行われることができる。
【００１１】
一方、本発明による回路基板の不良処理装置は、配線パターンが印刷された複数のセルから不良セルを検出し、上記不良セルの座標データを生成する不良セル検出部と、上記不良セル検出部から伝送された上記不良セルの座標データに基づき上記不良セルの配線パターンにインクジェットプリンティング方式でインクを印刷し、上記不良セルをショートさせる不良セル表示部と、上記インクが印刷された上記不良セルに対し、最終不良セルと分類する不良セル判定部を含むことができる。
【００１２】
また、本発明による回路基板の不良処理装置における上記インクは、上記不良セルの配線パターンと異なるインクを使用することが好ましい。
【００１３】
また、本発明による回路基板の不良処理装置における上記インクは、Ａｇ、Ａｕ、Ｐｔ、Ｎｉ、Ｐｄの何れか１つを含むことが好ましい。
【発明の効果】
【００１４】
本発明による回路基板及び回路基板の不良処理システムによれば、回路基板の不良セルの主な配線にインクジェットプリンティング方式でショート配線を印刷することで、不良セルの検出正確度を向上させることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施例による回路基板を示す図面である。
【図２】本発明の一実施例による回路基板における不良セルを示す図面である。
【図３】図２のＡ部分の拡大図である。
【図４】本発明の一実施例による回路基板の不良処理装置を示すブロック図である。
【発明を実施するための形態】
【００１６】
以下では図面を参照して本発明の具体的な実施形態を詳細に説明する。但し、本発明の思想は提示される実施形態に制限されず、本発明の思想を理解する当業者は同じ思想の範囲内で他の構成要素の追加、変更、削除等を通じて、退歩的な他の発明や本発明の思想の範囲内に含まれる他の実施形態を容易に提案することができ、これも本願発明の思想の範囲内に含まれる。
【００１７】
また、各実施形態の図面に示す同じ思想の範囲内の機能の同じ構成要素は、同一か、類似する参照符号を用いて説明する。
【００１８】
図１は本発明の一実施例による回路基板を示す図面であり、図２は本発明の一実施例による回路基板における不良セルを示す図面であり、図３は図２のＡ部分の拡大図である。
【００１９】
本発明の一実施例による回路基板１００は、複数のセル１１０、１２０がｍ×ｎの行列で配列されており、複数のセルのそれぞれには各種回路部品１２１が実装され、これらの部品に対し、回路を形成するために回路パターンが形成されている。回路パターンは、銅を主成分とする導電性インクを回路基板１００に印刷して形成することができる。
【００２０】
図１において、回路基板の複数のセルは３×１６に配列されており、回路パターンが良品である良品セル１１０と不良である不良セル１２０を含む。本実施例において、ｘ、ｙ座標で、（２、３）セル、（４、２）セル、（９、２）セル、（１２、１）セル、（１５、１）セルが不良セルと判明されたと仮定する。不良セル１２０の判明はＡＯＩ（Ａｕｔｏｍａｔｉｃ  Ｏｐｔｉｃａｌ  Ｉｎｓｐｅｃｔｉｏｎ）装置により行われてもよい。
【００２１】
図２及び図３を参照すると、図１の回路基板１００の複数のセルのうち、不良セル１２０と判明されたセル、例えば（２、３）セルの回路パターン１２２にショート配線１２４が印刷されている。ショート配線１２４の印刷はインクジェットプリンターを使用して行ってもよい。このとき、ショート配線１２４は不良セル１２０の回路パターン１２２の方向と異なる方向に印刷されてもよい。
【００２２】
このとき、ショート配線１２４を形成するインクとしては、上記回路パターン１２２を形成する導電性インクと異なる種類のインクを使用することが好ましい。例えば、ショート配線１２４を形成するインクはＡｇ、Ａｕ、Ｐｔ、Ｎｉ、Ｐｄの何れか１つのインクであることが好ましい。
【００２３】
それは、回路基板１００の回路パターン１２２が銅を含む導電性インクで印刷される場合、回路パターン１２２以外の部分に形成された銅を除去するためにエッチングする際、ショート配線１２４を銅を主成分とするインクで印刷すると、上記エッチングによりショート配線１２４が除去されるためである。
【００２４】
本実施例において、ショート配線１２４を形成するインクはこれに限定されず、様々な種類の導電性インクを使用することができる。また、回路パターン１２２を形成する導電性インクが銅でない場合には、同じインクでショート配線１２４を形成することもできる。
【００２５】
図４は本発明の一実施例による回路基板の不良処理装置を示すブロック図である。以下では図４を参照して回路基板の不良処理装置と不良処理工程を説明する。
【００２６】
図４を参照すると、本発明の一実施例による回路基板の不良処理装置２００は不良セル検出部２１０と、不良セル表示部２３０と、不良セル判定部２５０を含むことができる。
【００２７】
不良セル検出部２１０はレーザービームを回路パターンに照射し、反射するイメージを分析して回路パターンの断線またはパターン幅や長さ不良等を検出し、不良である回路パターンを有するセルの座標データを生成し、不良セル表示部２３０に伝送する。不良セル検出部２１０は自動光学検出器（Ａｕｔｏｍａｔｉｃ  Ｏｐｔｉｃａｌ  Ｉｎｓｐｅｃｔｉｏｎ、ＡＯＩ）であってもよい。
【００２８】
不良セル表示部２３０は不良セル検出部２１０から伝送された不良セルの座標データに基づいて、回路基板の不良セルの主な回路パターンにショート配線を印刷する。
【００２９】
具体的には、不良セルの回路パターン上に導電性インクを吐出して配線を印刷することで、不良セルの回路パターンをショートさせる。従って、不良セル表示部２３０はインクジェットプリンターであることができる。
【００３０】
インクジェットプリンターはインク流路が形成されるインクジェットプリントヘッド（不図示）を含む。例えば、圧電駆動方式のインクジェットプリントヘッドの構成を説明すると、インクジェットプリントヘッドは１つ以上の基板にインク流路が形成され、基板の上部にはインクを吐出するための駆動力を提供する圧電アクチュエーターが形成されている。
【００３１】
インクジェットプリントヘッドの内部にはインク流路に沿ってインク供給部から流入されたインクを複数の圧力チャンバに移送するマニホールドと、インクを不良セルの回路パターンに吐出するための複数のノズルが含まれることができ、その他に、インク吐出の際、圧力チャンバからマニホールドへのインクの逆流を防ぐために形成された複数のリストリクターと、圧力チャンバとノズルの間に形成された複数のダンパを含むことができる。
【００３２】
基板の上部に圧力チャンバと対応するように形成された圧電アクチュエーターの駆動により基板の上部が下方へ変形され、これにより圧力チャンバの体積が減少する。このとき、圧力チャンバ内の圧力上昇により圧力チャンバ内のインクはノズルを通じて回路基板の不良セルの回路パターン上に吐出される。
【００３３】
このとき、インクジェットプリンターは圧電アクチュエーターを用いた圧電駆動方式によりインクが吐出される構成であってもよい。但し、インク吐出方式により本発明が制限されるのではなく、求められる条件によって熱駆動方式等の多様な方式でインクが吐出されるように構成されることができる。
【００３４】
不良セル表示部２３０から吐出されるインクはＡｇ、Ａｕ、Ｐｔ、Ｎｉ、Ｐｄの何れか１つを含むインクであることが好ましい。回路基板の製造工程で、回路基板の不要な部分に印刷された銅を主成分とするパターンを除去するためにエッチングが行われ、このような銅箔エッチングによりショート配線が除去されないようにするためである。若し、ショート配線を、銅を主成分とするインクで形成すると、銅箔エッチングによりショート配線の一部が除去されるため、後述する不良セル判定部２５０が上記不良セルを良品セルと判定する可能性がある。
【００３５】
不良セル判定部２５０は回路基板をテストプローブを用いてＥ−ｃｈｅｃｋし、回路パターンにショート配線が印刷されたセルに対し最終不良セルと分類する。例えば、回路パターンの電気伝導度のような電気的特性や、回路パターンのイメージを測定することで、最終不良セルを判定することができる。
【００３６】
不良セル判定部２５０は不良セル検出部２１０から検出された不良セルの座標データを受信し、これを利用して不良セルを判定することができる。その他に回路基板の製造工程のうち、他の工程で発生する不良も検出し、不良セルと判定することができる。
【００３７】
このように構成された回路基板の不良セル処理装置２００を用いて不良セルを処理する工程を段階別に説明すると、先ず、回路基板が不良セル検出部２１０に移送される。
【００３８】
移送された回路基板は、不良セル検出部２１０が回路パターンの断線やパターン幅または長さ等が不良である不良セルを検出する。
【００３９】
次いで、不良セル検出部２１０は不良セルの座標データを生成して不良セル表示部２３０に伝送し、回路基板は不良セル表示部２３０に移送される。
【００４０】
移送された回路基板は、不良セル表示部２３０によりインクジェットプリンティング方式で不良セルの回路パターンにショート配線が印刷される。
【００４１】
不良セルにショート配線を印刷する条件は、例えば、金属重量が３０〜５０％で、ソルベントの主成分が水系または非水系銀ナノである金属インクと、２５６ノズルの圧電方式のインクジェットプリントヘッドを使用し、印刷温度はインクの拡散防止及び十分な厚さを確保するために５０〜６０℃が好ましく、印刷解像度は５００〜５０００ＤＰＩ、印刷速度は５０〜３００ｍｍ／ｓにすることができる。
【００４２】
インクジェットプリンティングによるショート配線印刷後には、ショート配線を形成するインク内のソルベントを蒸発させ、ナノ粒子同士の結合及びグレイン（ｇｒａｉｎ）成長を促進させて伝導性を帯びさせるために、熱処理を行う。
【００４３】
しかし、本発明では回路基板の製造工程に、絶縁体であるＡＢＦ（Ａｊｉｎｉｍｏｔｏ  Ｂｕｉｌｄ−ｕｐ  Ｆｉｌｍ）樹脂硬化工程が含まれており、ショート配線の焼結をＡＢＦ樹脂硬化工程で同時に行うことで、ショート配線の別途の熱処理工程を経ずに、一度の工程で処理することができる。このとき、焼結条件は１５０〜２００℃で、０．５〜１時間、空気または窒素雰囲気で行われることができる。
【００４４】
このように印刷及び焼結された回路基板は不良セル判定部２５０に移送され、不良セル判定部２５０で最終不良セルと分類される。
【００４５】
以上、本発明の好ましい実施例を詳しく説明したが、これは例示的なものに過ぎず、当該分野で通常の知識を有する者であれば、これから多様な変形及び均等な他の実施例が可能であるということが理解できる。例えば、本発明で不良セル検出に、ＡＯＩ装置を用いることは例示的なものであり、最終不良セルを判定する構成もＥ−ｃｈｅｃｋ以外の多様な方法で行われることができる。また、インクジェットプリンティング方式で不良セルを表示するにおいて、多様な駆動方式、多様な形態のインクジェットプリントヘッドを用いることができる。従って、本発明の真の技術的保護範囲は添付の特許請求の範囲により定められるべきである。
【符号の説明】
【００４６】
１００  回路基板
１１０  良品セル
１２０  不良セル
１２１  回路部品
１２２  回路パターン
１２４  ショート配線
２００  不良セル処理装置
２１０  不良セル検出部
２３０  不良セル表示部
２５０  不良セル判定部
【図１】
2011258914.tif 000003
【図２】
2011258914.tif 000004
【図３】
2011258914.tif 000005
【図４】
2011258914.tif 000006