(57)【要約】【課題】白色発光ダイオードの普及に伴って商用電源を用いる照明のニーズが高くなってきている。しかし、白色ダイオードの駆動電圧は発光素子のバンドギャップ電圧に依存して４から６ボルトの電圧であり、商用電源で利用する場合には低い電圧へ変換して使う必要があり低電圧への変換と発光ダイオードの定電流駆動に多数の回路部品が必要となる。【解決手段】本発明は白色ダイオード駆動電圧を商用電源と近い高電圧に設定することにより、駆動電流を減らし、電源回路の簡素化、駆動回路の簡素化を実現するものである。【選択図】なし【特許請求の範囲】
【請求項１】
商用電源を用いる発光ダイオード照明装置において、高電圧駆動の発光ダイオードと全波整流回路、位相制御回路、波形合成回路を用いた電源回路と何らかの定電流回路の構成によりなる発光ダイオード照明装置。
【請求項２】
請求事項１において、高電圧駆動の発光ダイオードと全波整流回路、位相制御回路、波形合成回路を用いた電源回路とジャンクションＦＥＴ型定電流素子とから構成される発光ダイオード照明装置
【請求項３】
商用電源を用いる発光ダイオード照明装置において、高電圧駆動の発光ダイオードと一つのジャンクションＦＥＴ或いはその複数個の組み合わせ或いは複数個のジャンクションＦＥＴ素子を一つのパッケージに実装したジャンクションＦＥＴ型定電流回路と何らかの交流電源の平滑電源回路によりなる発光ダイオード照明装置。
【請求項４】
請求事項１，２，３において電源回路にスイッチング電源を追加したことを特徴とした発光ダイオード照明装置。
【請求項５】
商用電源を用いる発光ダイオード照明装置において、定電流回路としてジャンクションＦＥＴ型定電流素子を用いる発光ダイオード照明装置において、複数個のジャンクションＦＥＴ素子を同一パッケージに実装することを特徴とするジャンクション型ＦＥＴ定電流素子を用いる発光ダイオード照明装置。
【請求項６】
商用電源を用いる発光ダイオード照明装置において、電源回路としてダイオードを用いる全波整流回路とコンデンサ或いはインダクタによる位相制御回路と全波整流回路出力・位相制御回路出力を合成する波形合成回路からなる電源回路を用いる発光ダイオード照明装置
【発明の詳細な説明】
【技術分野】
【０００１】本発明は商用電源を使用する発光ダイオード照明装置において、高電圧駆動の発光ダイオードを用いることにより駆動回路を簡素化する構成に関するものである。
【背景技術】
【０００２】従来の発光ダイオードを用いた商用電源用の発光ダイオード照明装置は図１に示すような構成を有している。ダイオードによる全波整流後の電圧をスイッチング電源回路により発光ダイオードの駆動電圧近くの電圧まで降圧させ、その後、大容量の電解コンデンサにて平滑して定電流回路を経て定電流を発光ダイオードに供給している。この回路構成においては、駆動電流が大きいため複雑になり大容量の電解コンデンサが必要になり、寿命の面でも発光ダイオードが普及するための大きな制約要因になっている。【０００３】白色発光ダイオードの普及に伴って商用電源を用いて小型の照明器具を実用化するニーズが高まってきている。特に白色発光ダイオードの高効率化に伴って白熱電球より圧倒的に効率が良いことによりその普及が望まれている。この様な背景のもとで発光ダイオードの駆動回路の低コスト化と小型化のニーズは極めて高いものである。この為には、特に、電解コンデンサのような大きく、寿命に制限のある部品を使わなくてもよい簡素な駆動回路の実用化が必要である。【０００４】
【特許文献１】特願２００９−３５８６１  特願２００９−１３２５２５
【０００５】
【特許文献２】特願２００７−８４６１４
【０００６】
【非特許文献１】石塚電子株式会社  ＣＲＤ（Ｃｕｒｒｅｎｔ  Ｒｅｇｕｌａｔｉｖｅ  Ｄｉｏｄｅ）カタログＣａｔ．Ｎｏ．１１３Ｇ  （２００９年４月発行）
【発明の概要】
【発明が解決しようとする課題】
【０００７】発光ダイオード照明装置の普及の制約要因は発光ダイオードを効率よく駆動するための電源の部品点数の多さと電解コンデンサのように大きく、寿命の制限のある部品にある。商用電圧から発光ダイオードの駆動電圧まで降圧し、電圧を安定化させて、定電流を供給するために部品が多くなっている。発光ダイオードの駆動電圧は発光素子のバンドギャップ電圧で決まり、それ以上の高電圧で駆動することはできない。高電圧で動作する発光ダイオードが存在すれば、例えば商用交流電源から整流回路のような簡素な電源回路を経るだけで駆動できるようになり、またそれに伴い駆動電流を少なくすることができ駆動回路を簡素化できる。また、駆動電流が小さくなることにより小容量のコンデンサで回路を構成することができ、寿命に限界のある電解コンデンサの代わりに寿命に制約のないフィルムコンデンサやセラミックコンデンサを使用することができるようになる。しかし、現実的にはその様な、高電圧で作動する発光ダイオードは実用化されていない。
【課題を解決するための手段】
【０００８】この様な課題とニーズに対応するために、本発明では、商用電源電圧近くの高電圧で駆動する発光ダイオードを使用して、商用電源から形成する高電圧用の電源回路を簡素化して、駆動電流を少なくすることにより定電流回路を簡素化するものである。これにより低コストで、小型で寿命に制約のない発光ダイオード照明装置を実現するものである。【０００９】高電圧駆動の発光ダイオードとしては、発光ダイオードを形成する基板上に電気的に絶縁された多数個の発光部を形成して、それらを多段に直列接続することにより高電圧で駆動できる素子を実現できる（特許文献１参照）。たとえば、駆動電圧４．５ボルトの発光素子を２０個直列に構成することにより９０ボルトで動作する発光素子を構成できる。この様にして高電圧駆動の発光ダイオード素子を実現することができる。また、駆動電流は一つの発光部を駆動する電流であり、同じ輝度を得るための駆動電流は直列接続の段数分だけ低くすることができる。２０段の直列接続であれば、駆動電流は１／２０と飛躍的に低くすることができる。すなわち２０個の直列接続の発光素子の発光ダイオードでは、駆動電圧は２０倍となり、駆動電流は１／２０と少なくすることができる。【００１０】本発明の構成では、発光ダイオードの駆動を高電圧にすることにより商用電源から簡素な回路で直流電源を構成することが可能になり、電源回路の部品点数が大幅に簡素化することができる。また、駆動電流が低くなることにより、電源安定化のためのコンデンサも電解コンデンサの様な大型部品が不要になり、フィルムコンデンサやセラミックコンデンサのような小型部品で寿命に制限のない部品の使用が可能になる。同時に駆動電流が小さくなることにより、定電流回路としてジャンクションＦＥＴ定電流素子のような簡素な定電流回路とすることができ部品点数を大幅に減らすことができる（特許文献２、非特許文献１を参照）。また、電源としてスイッチング電源を用いる場合においても駆動電流が減少することにより簡素な回路で実現が可能になる。
【発明の効果】
【００１１】本発明の発光ダイオード照明システムは、簡素な電源システムで駆動できるために、小型化、低コスト化ができ、発光ダイオードの持つ高効率な発光システムを小型で安価に提供することができるものである。また電解コンデンサの使用を不要にすることにより電源回路部品の寿命の制約をなくすることにより長寿命の発光ダイオードの特徴を発揮することができる。今後、発光効率の良い発光ダイオードが省エネルギーを背景として、家庭用の電灯の代わりになる時に本発明は産業界への影響が極めて大きい。
【図面の簡単な説明】
【００１２】
【図１】  従来の商用電源を用いた発光ダイオード照明装置の回路構成図
【図２】  本発明の商用電源を用いた発光ダイオード照明装置の回路構成図
【図３】  図２の別の実施例（特許文献１参照）
【図４】  高電圧駆動発光ダイオードの構成図
【図５】  ジャンクションＦＥＴ型定電流回路図と特性図
【図６】  本発明によるジャンクションＦＥＴ型定電流回路の構成と実装図
【図７】  図２の商用電源から小脈動全波整流回路の動作説明図
【図８】  高電圧発光ダイオードの使用の照明装置の仕様と諸元の例
【発明を実施するための形態】
【００１３】本発明の発光ダイオード照明装置の回路構成を図２に示す。図２−ａはブロック図、図２−ｂ、図２−ｃおよび図２−ｄは回路図である。図２−ｂにおいて１０は交流電源、１１はヒューズ、１２は位相制御回路、１３は全波整流回路Ａ、１４は全波整流回路Ｂ、１５は波形合成回路、１６は定電流回路素子、１７は高電圧駆動発光ダイオードを示す。高電圧駆動発光ダイオード１７の採用により、商用電源からの電源回路の簡素化が可能になり、駆動電流の低減により簡易な定電流素子１６の採用を可能としている。全波整流回路Ａ１３の出力電圧波形に対して全波整流回路Ｂ１４の電圧出力波形は位相制御回路１２により９０度位相の遅れた全波整流電圧を発生しており、その波形合成後の２５点の波形は商用交流電源の４倍の周波数で脈動しつつ整流されている。駆動電流が少ないことにより、位相制御回路１２のコンデンサはフィルムコンデンサやセラミックコンデンサを使用することができる。電圧波形の詳細は図７−ｄにて示す。
【００１４】図２−ｃは図２−ｂの実施例から位相制御回路としてインダクタを用いる例である。商用電源として２００ボルトを用いる様な例では、図２−ｂの構成では使用するコンデンサの耐圧が高くなる為に、図２−ｃの様なインダクタを使用する方が有利になることが多い。回路の電圧波形の説明は図７において行うが、コンデンサを用いる場合においては商用電源より９０度位相が遅れ、インダクタを持いる場合においては９０度位相が進むが全波整流を用いる今回の事例ではこの９０度の遅れ、進みが結果として同じ動作となり同様な効果が得られる。
【００１５】図２−ｄは図２−ｃの実施例に対して電源回路にスイッチング電源を加えて定電流素子での熱損失を小さくして電源電力の効率を良くしたものである。高電圧駆動の発光ダイオードにより駆動電流が小さくなるためにスイッチング電源としては電流を負荷側へ流すためのＭＯＳトランジスタ４２を高速にスイッチングして、コンデンサＣｏ４４により平滑する簡易なスイッチング電源３９で構成することができる。駆動電流が大幅に減少したことがこの様な簡素な回路で構成できるメリットである。さらに、この事例ではスイッチング回路と同じ部品であるＭＯＳトランジスタを用いて定電流回路３７を構成している。公知のカレントミラー構成の定電流回路である。この部分の動作は図７の説明に続いて行う。
【００１６】図３において本発明の別の実施例を示す。図３−ａにそのブロック図を示し、図３−ｂ、図３−ｃにおいてその回路図を示す。図３−ｂにおいて５０は商用電源、５１はヒューズ、５４は全波整流回路Ａ、５５は全波整流回路Ｂ、５８は位相制御回路、６６は波形合成回路、６７は定電流回路素子、６８は高電圧駆動発光ダイオードである。全波整流回路Ａの出力である５６点−７７点間電圧と全波整流回路Ｂの出力である５９点−６０点間電圧は同じ位相の全波整流電圧であり、位相制御回路の抵抗出力６３点−６４点間電圧はそれと同相であり，コンデンサ出力の６１点−６２点間電圧は９０度位相が遅れている。これにより、波形合成後の電圧波形６５点−６４点電圧は図７−ｄのようになる。この部分の詳細は図７において説明する。位相制御回路５８におけるアバランシェダイオードは４０ボルトの降伏電圧を持ちセラミックコンデンサの降伏電圧の軽減を行っているものである。耐圧のあるコンデンサを使用する場合には必ずしも必要ではない。図３−ｃは図３−ｂに対して全波整流回路を２重から１重にして位相制御回路の容量駆動と抵抗駆動を同じ全波整流回路７０から得る構成とした事例である。７１は位相制御回路、７２は波形合成回路である。
【００１７】本発明に用いる高電圧発光ダイオードを図４に示す。図４−ａは素子の平面図である。８１は高電圧駆動発光ダイオードであり、２０個の光マイクロセルが直列に接続され形成されている様子を示している（特許文献１参照）。個々の光マイクロセルが一つの発光素子であり駆動電圧がこの事例では４．５ボルトである。この事例では４列×５行に分離された光マイクロセルから構成されており、それらが直列接続されて一つの発光素子を構成している様子を示し、８１はＰ型端子、８２はＮ型端子を示している。この高電圧駆動発光ダイオードの駆動電圧Ｖｄは発光素子２０個の直列であり９０ボルトである。駆動電流は一つの光マイクロセルの発光素子を駆動する電流値である。同じ輝度を得るのに従来の発光ダイオードに対して１／２０と小さくすることができる。図４−ｂにおいて、８３はその等価回路図を示す。
【００１８】図４−ｃにおいてパッケージに実装した発光ダイオードの断面図を示す。８４はサファイアを基板とする発光ダイオードであり、８５、８６は光マイクロセル発光素子の簡易断面図の模式図である。発光素子はＧａＡｌＮ系の半導体であり８７が発光素子部の発光活性層である。この図では二つの素子８５，８６がサファイア基板上で分離されている様子を示しているが、実際には図４−ａのように４列×５行のマトリックス上に素子が分離され配置されている（特許文献１参照）。個々の素子はこのサファイア基板上で相互に直列接続となるように配線がなされて回路図では８１，８２がフリップチップバンプ電極８８、８９を通じて取り出されてそれが、パッケージ基板９０の導体電極９１、９２としてパッケージ外部に取り出されている。これがパッケージの側壁９３とキャップ９４により封止されている。発光部からの光はサファイア基板を通って蛍光体９５に照射され、波長の長い光となって集光方向９６の方向へ集められる。このパッケージを用いた事例では発光効率を良くするためにサファイア基板上に発光素子を形成して素子裏面から発光して、素子表面から電極を取り出し、フリップチップ電極技術により実装する構成としている（特許文献１参照）。この構成により熱抵抗を小さくしている。この事例では熱抵抗は５℃／ワットと小さい。照明用の発光ダイオードにおいては効率が良いといえども数ワットの発熱がするので熱抵抗の低いパッケージと実装技術が必要であり、この事例はその目的にあった実装方法をとっている。
【００１９】この構成の高電圧駆動発光ダイオードによれば４．５ワットの発光ダイオードの場合、通常の駆動電圧の４．５ボルトの発光ダイオードを用いる場合には１アンペアの駆動電流が必要であるが、本発明の事例の２０段直列接続した高電圧駆動発光ダイオードでは駆動電圧Ｖｄは９０ボルトであり、駆動電流は１／２０の５０ミリアンペアと少ないのが特徴である。
【００２０】図５において本発明に用いる定電流素子の構成を示す。駆動電流を小さくすることにより定電流回路の代わりに定電流素子を使うことが可能になる。図５−ａにおいてはジャンクションＦＥＴの回路図を示す。負のスレッシュホールド電圧を持つＦＥＴのゲートをソースと接続することによりドレイン・ソース間に定電流が得られることは公知である。一定電流になる印加電圧Ｖｆ以上において定電流特性となる（特許文献２、非特許文献１参照）。Ｖｆが通常１ボルト程度以下と小さい値である。図５−ｂ図においてその電圧電流特性を示す。印加電圧が正の方向に対してはスレッショールド電圧や電子移動度、素子の大きさにより決まる。印加電圧が負の方向に対しては素子内部の寄生ダイオードのためにダイオードの順方向電流特性を示す。また、このジャンクションＦＥＴの素子サイズは図５−ｃに示すように０・５ｍｍ×０・５ｍｍ程度の小さなシリコン素子であり、表面からドレイン、裏面からソース・ゲートを取り出す構造が一般的であり、これが汎用のモールドパッケージに封止されている。（非特許文献１を参照）
【００２１】ジャンクションＦＥＴ型定電流回路は小型汎用ダイオードのパッケージに封止されており１０ミリアンペア程度の駆動能力のものが実用化されている。ＣＲＤという商品名で実用化されている（非特許文献１を参照）。しかし、照明に用いる発光ダイオードは５ワット程度必要であり、駆動電流は５０ミリアンペア程度必要であり、この為に汎用パッケージ品を複数個のものを使う必要がある。またジャンクションＦＥＴの定電流値は製造工程のばらつきにより通常は１０％程度のばらつきがある点と温度係数が大きいために発熱により定電流値が変化するという点の二つの問題を有する。複数個使用する時に、電流値を選別して組み合わせにより合計に公差を小さくすることができるがＣＲＤの完成品でその選択使用することは煩雑である。
【００２２】図６においてはこの特性の悪さを改善した本発明で用いるジャンクションＦＥＴの構成を示している。図６−ａにおいて、汎用のジャンクションＦＥＴを複数個並列に用いる回路図を示す。ドレイン１、ドレイン２にそれぞれ４個ずつの素子を用いる構成である。図６−ｂにおいて本発明で用いるパワーパッケージ１００の構造を示す。１０１，１０６がドレイン１端子，１０３、１０４がドレイン２端子でありドレイン１、ドレイン２を実装時に接続して使用する構成である。１０２，１０５がソース・ゲート電極である。このパッケージは１０７のようにヒートシンクを持ち、熱抵抗は２０℃／Ｗと低いパッケージである。図６−ｃはその透視図であり、ジャンクションＦＥＴが８素子すなわちａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｈの８個素子が実装されている様子を示す。５０ｍＡを定電流で得るためには個々の素子の定電流値は６．２５ｍＡのものを使用する。１０８がその一つである素子ｈである。素子は表面にボンディングパットが形成されておりドレイン電極である。裏面がソース、ドレインの共通電極であり基板に接続されやすいように金メッキがほどこしてある。全ての素子がリードフレーム１０２，１０５にダイボンドされており全ての素子のソース・ゲートがリードフレーム１０２、１０５に各素子の基板を通じて接続されている。素子ａ、ｂ、ｃ、ｄのドレインがリードフレーム１０１、１０６にワイアボンドで接続されており、素子ｅ、ｆ、ｇ、ｈのドレインがリードフレーム１０３、１０４にワイアボンドで接続されている。リードフレム１０１，１０６とリードフレーム１０３、１０４は実装基板上で接続されることによりａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ｈの８素子のドレインが一つに接続される。これらの素子は０．３ｍｍ×０．３ｍｍメートル小さなシリコン素子であり、ウエーハ上から素子をダイボンドする時に個々の素子の定電流値を予め計測しておくことにより必要な合計定電流値にするように素子を組み合わせて実装することができる。この様にウエーハ上で特性がわかっている素子を組み合わせることにより、素子間では公差が１０％のばらつきがあるものでも、８個の組み合わせで１％の公差のものを容易に作ることができる。使用する段階ではあたかも高精度のジャンクションＦＥＴが実現できることになる。図６−ｄはその等価回路図である。
【００２３】図６−ｂのように熱抵抗の低いパッケージを用いること及びＦＥＴ素子を分割することにより素子からリードフレームへの熱の伝達が分散でき、ヒートシンクへの熱抵抗が分割でき、素子の温度上昇を抑えることができる。この様に定電流素子としてマルチチップの実装方式とすることにより、公差の低減や熱抵抗の低減など、多くのメリットを創出することができる。この様にして本発明で用いるジャンクションＦＥＴ型定電流素子は特性の公差が大きいという弱点と温度依存性が大きいという弱点を同時に補うものである。
【００２４】本事例のように図２−ｂ、図２−ｃ、図３−ｂ、図３−ｃで用いるジャンクションＦＥＴ型定電流素子の特性は５０ミリアンペアの電流駆動、３０ボルト平均の電圧ドロップで１．５ワットの発熱に対して、２０℃／ワットのパッケージでの温度上昇は３０℃程度に抑制することができる。この程度であれば定電流の温度係数も実用上大きな問題にはならない。
【００２５】図７において本発明の構成による具体的な電源電圧波形・動作点の事例を示す。図７は図２の商用電源から全波小脈動整流回路の動作を形成する様子を説明する図である。図７−ａは図２−ｂの全波整流回路Ａ１３の入力電圧信号、Ａ波形とその逆相電圧の波形、Ｂ波形を示し、両方の波形の正電圧側の高い方の電圧、すなわち稜線電圧が全波整流回路Ａ１３の出力電圧であり、図７−ｃのＥ波形となるものである。図７−ｂにおいては図２−ｂの全波整流回路Ｂ１４の入力電圧信号、すなわち位相制御回路の出力電圧、Ｃ波形とその逆相電圧、Ｄ波形を示し、両波形の正電圧側の高い方の電圧、すなわち稜線電圧が全波整流回路Ｂ１４の出力電圧であり、図７−ｃのＦ波形となるものである。これらの図７−ｂに関係する出力は位相制御回路１２により図７−ａに対して９０度位相が遅れている波形である。図７−ｃは波形合成回路の入力電圧波形すなわち、全波整流回路Ａの出力、波形Ｅと９０度位相が遅れている全波整流回路Ｂの出力、波形Ｆを示し、両波形の高い方の電圧、すなわち稜線電圧が波形合成回路の出力電圧である。図７−ｄにその波形、Ｇ波形を示す。この電圧波形はＶｍａｘとＶｍｉｎの間で三角関数に従って脈動する。商用電源が交流の１００ボルトの場合にはＶｍａｘは１４１ボルトが公知の事実である。Ｖｍｉｎは１００ボルトとなる。これはＶｍａｘを頂点とするサイン（ＳＩＮ）とコサイン（ＣＯＳ）の出力値が一致する点から容易に計算することができる。
【００２６】この電圧波形が図２−ｂの２５点−２４点間の電圧であり定電流回路１６と高電圧発光ダイオード１７に印加される。また同様に図２−ｃの３３点−３１点間の電圧、図２−ｄの４５点−３５点間の電圧、図３−ｂの６５点−６４点間の電圧、図３−ｃの７９点−７６点間の高電圧発光ダイオードと定電流回路の間に印加される電圧である。この電圧を高電圧駆動発光ダイオードの駆動電圧Ｖｄ（９０ボルト）と定電流素子のＶｆ（約０．５ボルト）を加えた電圧すなわちＶｄ＋Ｖｆ以上に設定することにより安定的に発光をすることができる。
【００２７】以上の電圧波形の説明は図２−ａのコンデンサを用いた位相制御回路で説明したが、図２−ｃ、図２−ｄのようなインダクタを用いた位相制御回路の動作も同様であり図７−ｄのＧ波形は全く同じである。コンデンサによる位相制御に代わりインダクタによる位相制御を行う場合には、図７−ａに対して図７−ｂに相当する波形図は位相が逆に９０度遅れるが、９０度遅れと９０度進みの差は１８０度であり、全波整流の波形を用いるためにその差は全くなくなる。容易に理解できることなので詳細説明は省略する。
【００２８】この様にＶｍｉｎが常にＶｄ＋Ｖｆよりも大きいことにより発光ダイオードは常時点灯となる。ＶｍｉｎがＶｄ＋Ｖｆよりも小さい場合には発光ダイオードは商用電源の交流周波数の４倍の周波数で点灯する。これは照明の上では問題ないが電子カメラなどの駆動周期と同期してちらつきを生じて実用上不利な点が多く発生するものになる為に一般的には好ましくない。
【００２９】図２−ｂ、図２−ｃ、図３−ｂ、図３−ｃの事例のように定電流回路として簡素な定電流素子を用いる方式は低コスト化、小型化には最適である。しかしながら駆動電圧がＶｄ＋Ｖｆ以上では発光ダイオードを駆動するには電圧が無駄になる、すなわち、Ｖｄ＋Ｖｆ以上の電圧は定電流回路で電力が消費されてしまう。この為にはＶｍａｘとＶｄ＋Ｖｆの間の電圧差はできるだけ小さい方が望ましく、本発明の電源回路の特徴は簡素な回路構成でありながらＶｍａｘ，Ｖｍｉｎ間の差を実質的に小さくすることができ、低コスト、小型化を目指した構成としては大きな特徴である。
【００３０】一方で、発光ダイオードの照明効率を追求する用途の場合には、電源効率を少しでも良くすることが望まれる場合もある。図２−ｂよりは少し構成が複雑になるが、本発明の特徴である高電圧駆動発光ダイオードの使用により駆動電流を低減させて、電源回路の簡素化を図りながら、駆動電流が減少したことによる特徴を活かして簡素な構成のスイッチング電源と定電流回路を構成したのが図２−ｄである。
【００３１】図２−ｄにおいては定電流回路の駆動電圧が定電流動作に必要な最低電圧になるようにスイッチング電源を作動させる構成となっている。この事例においては、定電流の駆動電圧、４９点電圧Ｖｉが１．５±０．２ボルトで動作するように設定している。Ｖｉが１．５ボルトより高いときにはＭＯＳトランジスタ４１をオフして電源供給用のＭＯＳトランジスタ４２をオフして印加電圧の供給を止める。これにより定電流は平滑コンデンサＣｏ４４の蓄積電荷により供給される。これによりＶｏ、Ｖｉが低下して、Ｖｉが１．５ボルトより下がるときにはＭＯＳトランジスタ４１をオンして、電源供給用ＭＯＳトランジスタ４２をオンして電源電圧の供給を行い、定電流の供給と平滑コンデンサＣｏ４４の充電を行うものである。これによりＶｏ，Ｖｉが上昇してＶｉが１．５ボルトより再び高くなるとＭＯＳトランジスタをオフする。これが１周期となる。この周期を決める主要因が、抵抗ｒ６とＣｄで決まる４８点の時定数である。この事例では周期１０μＳ、周波数１００ＫＨｚ、でＶ０が電圧振動する。電圧振幅はその周波数は定電流値とＶ０電圧平滑コンデンサＣｏ４４の値で決まる。このようにこの事例では振幅値０・２ボルト、周波数１００ｋＨｚとしている。
Ｖ０点電圧はＶｄ＋１．５±０．２ボルトで電圧振動する。
【００３２】この様に、Ｖｉは１．５ボルトを中心約０・２ボルト程度の振幅で制御されて定電流回路での熱損失を最小限に抑えることができるのである。熱損失は５０ミリアンペア×１．５ボルトで７５ミリワットと極めて少なく、熱損失は発光ダイオードでの消費電力と比べて無視できる。また、この様な高速のスイッチングを行えばコンデンサ４４は１μＦ以下で良いため寿命に制限のないフィルムコンデンサやセラミックコンデンサを使用することできる。極めて効率のよいスイッチング電源回路である。
【００３３】図２−ｄにおける定電流回路の動作とコンパレータ部分の補足説明を行う。定電流回路はＭＯＳトランジスタの電流ミラー回路３７とこのミラー回路を構成するＭＯＳトランジスタの大きさの比と抵抗３８の抵抗値ｒ１により容易に作ることができる。コンパレータの電源と基準電圧４６を決める電源４０は簡易電源回路で５ボルトを形成している。
【００３４】図２−ｄではＭＯＳトランジスタを事例にした定電流回路とスイッチング電源を事例として示したが、汎用の回路でも構成は容易に可能である。いずれの回路構成においても駆動電流が少なくなったことにより、回路の簡素化と小型化が可能である。
【００３５】図７−ｄに示すように交流の５０Ｈｚの場合には一周期が２０ミリｓｅｃであり、出力波形はその１／４の周期、２００Ｈｚで脈動するが、発光ダイオードは安定して静的に発光する。減光が必要な場合にはこの脈動周波数より高い周波数で、なおかつ他の機器の影響を与えない高い周波数でデューティ比を変えて高電圧発光ダイオード全体を駆動することにより容易に光量を調整することができる。本技術は本発明とは直接は関係なく公知の技術なので言及はしない。
【００３６】図８において、本発明の適用事例の設計値の事例を示す。図８−ａはその特性値の仕様例を示す。商用電源はＡＣ１００ボルト、電源の周波数は５０Ｈｚ、発光ダイオードの印加電圧は９０ボルト、発光ダイオードは４．５ボルト駆動を２０段直列にして形成している。駆動定電流値は５０ミリアンペア、消費電力は４．５ワットである。
【００３７】図８−ｂにおいてこの条件における本発明の回路図２−ｂの場合の諸元を示す。発光ダイオード発熱４．５ワット、定電流素子の発熱約１ワットである。発光ダイオードパッケージの熱抵抗は５℃／Ｗであり素子温度は周囲温度に対して２２．５℃の温度上昇と低く、定電流素子の熱抵抗は２０℃／Ｗであり素子温度は周囲温度に対して３０℃の温度上昇と低く、安定的に商用電源使用の発光システムとして利用できる。
【００３８】スイッチング電源を用いる図２−ｄの場合には定電流部の熱損失は７５ミリワットと極めて小さい。従って、発光ダイオード照明装置の全体としての効率を向上できる。図２−ｂの構成を採用するのか図２−ｄの構成を採用するのかはコスト、大きさ、効率に関して目的に合わせて使い分けるものである。
【００３９】本事例においては商用電源として１００Ｖを事例にしたが、それ以外の電圧の商用電源向けにも同様な構成をとることができる。例えば、２００Ｖ向けには発光ダイオードの光マイクロセルの段数を２０段から４０段にすることにより１８０ボルト仕様の発光ダイオードが実現でき、これを用いることにより同様な効果を創出できる。
【産業上の利用の可能性】
【００４０】発光ダイオードの用途は省エネに向けてその用途が拡大している。本発明により、高電圧駆動の発光ダイオードを用いて、駆動回路を簡素化し小型化を実現できることは、今後、照明器具の省エネために発光ダイオードの普及を一層促すものである。特にＥ１７口金に対応するような小型の電球の代替や照明機器のデザイン性を重視する閉空間において電球を使う用途においては低消費電力、小型かつ長寿命の発光源の実用化は極めて大きな意味を持つものである。
【符号の説明】
【００４１】１・・・商用電源    ２・・・ヒューズ    ３・・・ダイオードブリッジ
４・・・スイッチング電源    ５・・・電解コンデンサ    ６・・・定電流回路
７・・・発光ダイオード    １０・・・商用電源    １１・・・ヒューズ
１２・・・コンデンサによる位相制御回路
１３・・・ダイオードフルブリッジ全波整流回路Ａ
１４・・・ダイオードフルブリッジ全波整流回路Ｂ    １５・・・波形合成回路
１６・・・定電流素子      １７・・・高電圧駆動発光ダイオード
２７・・・インダクタによる位相制御回路      ３６・・・高電圧駆動発光ダイオード
３７・・・定電流回路        ３９・・・スイッチング電源回路
４１・・・ＭＯＳトランジスタ  ４２・・・Ｐ型ＭＯＳトランジスタ
４４・・・平滑コンデンサＣｏ    ４７・・・コンパレータ      ５０・・・商用電源
５１・・・ヒューズ    ５４・・・ダイオードフルブリッジＡ
５５・・・ダイオードフルブリッジＢ
５８・・・コンデンサと抵抗による位相制御回路      ６６・・・波形合成回路
６７・・・定電流素子  ６８・・・高電圧駆動発光ダイオード
６９・・・アバランシェ降伏ダイオード    ７０・・・ダイオードフルブリッジ
７１・・・簡易位相制御回路      ７２・・・波形合成回路    ７３・・・定電流素子
７４・・・高電圧駆動発光ダイオード      ８０・・・発光ダイオード素子の平面図
８３・・・高電圧駆動発光ダイオードの回路図
８４・・・高電圧駆動発光ダイオード素子
８５、８６・・・ＧａＡｌＮ発光素子      ８７・・・発光素子の活性層
８８、８９・・・フリップチップのバンプ    ９０・・・パッケージ基板
９１、９２・・・パッケージ電極      ９３・・・パッケージ側壁
９４・・・キャップ      ９５・・・蛍光体    １００・・・パワーパッケージ
１０１，１０６・・・ドレイン端子リードフレーム
１０２，１０５・・・ソース・ゲート端子リードフレーム
１０３，１０４・・・ドレイン端子リードフレーム    １０７・・・ヒートシンク
１０８・・・ジャンクションＦＥＴ素子のｈ  １０９・・・ジャンクション素子の集合体
【図１】
2011044678.tif 000002
【図２】
2011044678.tif 000003
【図３】
2011044678.tif 000004
【図４】
2011044678.tif 000005
【図５】
2011044678.tif 000006
【図６】
2011044678.tif 000007
【図７】
2011044678.tif 000008
【図８】
2011044678.tif 000009
【手続補正書】
【提出日】平成21年8月30日(2009.8.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】  特願２００９−３５８６１
特願２００９−３５８６２
特願２００９−１３２５２５
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】  石塚電子株式会社  ＣＲＤ（Ｃｕｒｒｅｎｔ  Ｒｅｇｕｌａｔｉｖｅ  Ｄｉｏｄｅ）カタログ  Ｃａｔ．Ｎｏ．１１３Ｇ  （２００９年４月発行）
日立製作所  パワー半導体  （インターネット日立半導体ホームページ「日立高耐圧半導体の特徴の掲示」より・・・２００９年８月３０日
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】本発明の構成では、発光ダイオードの駆動を高電圧にすることにより商用電源から簡素な回路で直流電源を構成することが可能になり、電源回路の部品点数が大幅に簡素化することができる。また、駆動電流が低くなることにより、電源安定化のためのコンデンサも電解コンデンサの様な大型部品が不要になり、フィルムコンデンサやセラミックコンデンサのような小型部品で寿命に制限のない部品の使用が可能になる。同時に駆動電流が小さくなることにより、定電流回路としてジャンクションＦＥＴ定電流素子のような簡素な定電流回路とすることができ部品点数を大幅に減らすことができる（特許文献２、非特許文献１を参照）。また、電源としてスイッチング電源を用いる場合においても駆動電流が減少することにより簡素な回路で実現が可能になる。これにより、駆動回路全体をＥ２６やＥ１７の電球口金の大きさに収納できるようになる。（特許文献１参照）
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】図２−ｄにおいては定電流回路の駆動電圧が定電流動作に必要な最低電圧になるようにスイッチング電源を作動させる構成となっている。この事例においては、定電流の駆動電圧、４９点電圧Ｖｉが１．５±０．５ボルトで動作するように設定している。この目的のためにコンパレータ４７のＶｒｅｆ電圧が１ボルトのヒステリシスを持つように構成してある。Ｖｉが２ボルトより高いとき、或いは高くなる時にはＭＯＳトランジスタ４１オフして電源供給用のＭＯＳトランジスタ４２をオフして印加電圧の供給を止める。これにより定電流は平滑コンデンサＣｏ４４の蓄積電荷により供給される。これによりＶｏ、Ｖｉが低下して、Ｖｉが１ボルトより下がるときにはＭＯＳトランジスタ４１をオンして、電源供給用ＭＯＳトランジスタ４２をオンして電流制限抵抗ｒ８を介して電源電圧の供給を行い、定電流の供給と平滑コンデンサＣｏ４４の充電を開始するものである。この間の時間、すなわちＭＯＳトランジスタ４２がオフしている時間をＴｏｆｆとする。ＭＯＳトランジスタ４２がオンして、これによりＶｏ，  Ｖｉが上昇してＶｉが２ボルトになると再びＭＯＳトランジスタをオフする。このＭＯＳトランジスタ４２がオンしている時間をＴｏｎとする。Ｔｏｆｆ＋Ｔｏｎの時間が１周期となる。Ｔｏｆｆを決める主要因がＶｉ電圧の振幅とコンデンサＣｏの容量と駆動電流値である。この事例では１０μ秒と設定してある。Ｖｉ電圧の振幅はコンパレータの基準電圧Ｖｒｅｆのヒステリシス電圧で決まる。この事例では１．５ボルトを中心に±１ボルト、ヒステリシス電圧幅で１ボルトである。Ｖｒｅｆの電圧は抵抗ｒ２、ｒ３、ｒ６の比で容易に決まる。Ｔｏｎを決める要因はＭＯＳトランジスタ４２のソース電圧・４５点電圧Ｖｏの電圧差とそのＭＯＳトランジスタと直列にある電流制限抵抗ｒ８と駆動電流によって決まる。ソース電圧は平滑電圧の出力であり、商用電源が交流１００ボルトの場合には最大１４１ボルト、最低１００ボルトである。従って、Ｔｏｎは交流の周期に合わせて周期的に変動する。５０Ｈｚの交流では２００Ｈｚの周期となる。Ｔｏｎ時間はこの様にして０．５μ秒から５マイクロ秒程度変化する。スイッチング電源の周期Ｔｏｆｆ＋Ｔｏｎはこの様にして、一定ではなくＴｏｎにより大きく変化する。この変化分がスイッチング電源の機能となっている。この事例では周期１．５μ秒から１５μ秒、周波数では約１００ＫＨｚから約６０ＫＨｚの間で変化し、Ｖｉの電圧振動幅約１ボルトになるように設定してある。Ｖｏ点電圧はＶｄ（高電圧発光ダイオードの駆動電圧）＋１．５±１ボルトで電圧振動する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】この様に、Ｖｉは１．５ボルトを中心約１ボルト程度の振幅で制御されて定電流回路での熱損失を最小限に抑えることができるのである。熱損失は５０ミリアンペア×１．５ボルトで７５ミリワットと極めて少なく、熱損失は発光ダイオードでの消費電力と比べて無視できる。また、この様な高速のスイッチングを行えばコンデンサ４４は０．５μＦ以下で良いため寿命に制限のないフィルムコンデンサやセラミックコンデンサを使用することできる。極めて効率のよいスイッチング電源回路である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】図２−ｄにおける定電流回路の動作とコンパレータ部分の補足説明を行う。定電流回路はＭＯＳトランジスタの電流ミラー回路３７とこのミラー回路を構成するＭＯＳトランジスタの大きさの比と抵抗３８の抵抗値ｒ１により容易に作ることができる。コンパレータの電源と基準電圧４６を決める電源４０は簡易電源回路で５ボルトを形成している。これらの図２−ｄの回路構成において全波整流回路のダイオード、波形合成回路のダイオード、スイッチング回路３９、定電流回路３７は低電流になることにより容易に１チップの集積回路とすることができる。（非特許文献１参照）。これにより、駆動モジュールの超小型化が実現でき、Ｅ２６、Ｅ１７の電球口金の直径内に収納できるようになる。この様な回路の１チップ化は図２のみならず図３においても同様である。図３−ｂの点６５と点６４間に図２−ｄで示したスイッチング電源３９、定電流回路３７を用いて図３−ｂも容易に１チップ化ができる。いずれの事例においても、また他の回路においても駆動電流が小さくなることにより絶縁分離パワー半導体技術により１チップ化が容易になる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】図２−ｄではＭＯＳトランジスタを事例にした定電流回路とコンデンサを用いたスイッチング電源を事例として示したが、このほかインダクタンスを用いた効率の良いスイッチング回路を採用する回路でも構成は容易に可能である。いずれの回路構成においても駆動電流が少なくなったことにより、回路の簡素化と小型化が可能である。
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2011044678.tif 000010