(57)【要約】【課題】新たに低周波用の発振回路を設けることなく、既存回路を有効に利用することでスイッチング素子のスイッチング周波数に変調成分を追加する技術を提供する。【解決手段】スイッチング素子駆動用制御回路９は、振幅を有する電源電圧を生成するレギュレータ回路６と、レギュレータ回路６で生成される電源電圧を高周波成分を除去するように平滑化する容量８と、平滑化された電源電圧が供給される回路電源線１４と、回路電源線１４から供給される電源電圧の振動に応じて周期信号を生成する発振回路２７と、周期信号に基づいてスイッチング素子１のスイッチング動作を制御する制御信号を生成する制御回路３と、制御信号をスイッチング素子１に供給するドライバー回路２とを備える。【選択図】 図１
2011087394.tif 000002
【特許請求の範囲】
【請求項１】
１次巻線および２次巻線を有するトランスを備え入力電圧を所望の直流電圧に変換するスイッチング電源装置において、前記１次巻線に流れる電流の供給および停止を繰り返すスイッチング素子のスイッチング動作を制御するスイッチング素子駆動用制御回路であって、
振幅を有する電源電圧を生成するレギュレータ回路と、
前記レギュレータ回路で生成される前記電源電圧を、高周波成分を除去するように平滑化する容量と、
平滑化された前記電源電圧が供給される回路電源線と、
前記回路電源線から供給される前記電源電圧の振動に応じて、周期信号を生成する発振回路と、
前記周期信号に基づいて、前記スイッチング素子のスイッチング動作を制御する制御信号を生成する制御回路と、
前記制御信号を前記スイッチング素子に供給するドライバー回路とを備える
スイッチング素子駆動用制御回路。
【請求項２】
１次巻線および２次巻線を有するトランスを備え入力電圧を所望の直流電圧に変換するスイッチング電源装置において、前記１次巻線に流れる電流の供給および停止を繰り返すスイッチング素子のスイッチング動作を制御するスイッチング素子駆動用制御回路であって、
振幅を有する電源電圧を生成するレギュレータ回路と、
前記レギュレータ回路で生成される前記電源電圧を、高周波成分を除去するように平滑化する容量と、
平滑化された前記電源電圧が供給される回路電源線と、
前記スイッチング素子がターンオフしてから前記２次巻線を流れる２次電流が流れなくなるまでの第１期間を検出する２次電流オン期間検出回路と、
前記第１期間と前記２次電流が流れていない第２期間とからなる第３期間に対する前記第１期間の比で表されるオンデューティ比が一定値に維持されるように、前記回路電源線から供給される前記電源電圧の振幅に応じて、前記スイッチング素子をターンオンさせるクロック信号を生成する２次電流オンデューティ制御回路と、
前記クロック信号に基づいて、前記スイッチング素子のスイッチング動作を制御する制御信号を生成する制御回路と、
前記制御信号を前記スイッチング素子に供給するドライバー回路とを備える
スイッチング素子駆動用制御回路。
【請求項３】
１次巻線および２次巻線を有するトランスを備え入力電圧を所望の直流電圧に変換するスイッチング電源装置において、前記１次巻線に流れる電流の供給および停止を繰り返すスイッチング素子のスイッチング動作を制御するスイッチング素子駆動用制御回路であって、
振幅を有する電源電圧を生成するレギュレータ回路と、
前記レギュレータ回路で生成される前記電源電圧を、高周波成分を除去するように平滑化する容量と、
平滑化された前記電源電圧が供給される回路電源線と、
前記スイッチング素子がターンオフしてから前記２次巻線を流れる２次電流が流れなくなるまでの第１期間を検出する２次電流オン期間検出回路と、
前記２次電流オン期間検出回路の出力に応じて、前記スイッチング素子をターンオンさせるオン信号を生成するターンオン制御回路と、
前記スイッチング素子に流れる電流が所定の電流ピークレベルに達すると、前記回路電源線から供給される前記電源電圧の振幅に応じて、前記スイッチング素子をターンオフさせるオフ信号を生成するドレイン電流制御回路を有し、前記オン信号および前記オフ信号に基づいて、前記スイッチング素子のスイッチング動作を制御する制御信号を生成する制御回路と、
前記制御信号を前記スイッチング素子に供給するドライバー回路とを備える
スイッチング素子駆動用制御回路。
【請求項４】
前記レギュレータ回路は、第１のしきい値および前記第１のしきい値よりも低い第２のしきい値に基づいて出力電圧を制御するヒステリシス制御レギュレータ回路である
請求項１〜３のいずれかに記載のスイッチング素子駆動用制御回路。
【請求項５】
少なくとも前記レギュレータ回路と、前記制御回路と、前記発振回路とが１つのパッケージに組み込まれた
請求項１に記載のスイッチング素子駆動用制御回路。
【請求項６】
少なくとも前記レギュレータ回路と、前記制御回路と、前記２次電流オンデューティ制御回路と、前記２次電流オン期間検出回路とが１つのパッケージに組み込まれた
請求項２に記載のスイッチング素子駆動用制御回路。
【請求項７】
少なくとも前記レギュレータ回路と、前記制御回路と、前記２次電流オンデューティ制御回路とが１つのパッケージに組み込まれた
請求項３に記載のスイッチング素子駆動用制御回路。
【請求項８】
前記スイッチング素子駆動用制御回路は、外部端子をさらに備え、
前記外部端子から前記容量が調節可能である
請求項５〜７のいずれかに記載のスイッチング素子駆動用制御回路。
【請求項９】
請求項１〜８のいずれかに記載のスイッチング素子駆動用制御回路と、
前記スイッチング素子のスイッチング動作によって前記２次巻線に発生する電圧を、直流電圧に変換する整流平滑回路とを備える
スイッチング電源装置。
【請求項１０】
請求項３または７に記載のスイッチング素子駆動用制御回路と、
前記スイッチング素子のスイッチング動作によって前記２次巻線に発生する電圧を、直流電圧に変換する整流平滑回路と、
前記直流電圧を検出し、検出した直流電流の変化に応じて生成したフィードバック信号を前記制御回路へ供給する出力電圧検出回路とを備え、
前記ドレイン電流制御回路は、前記スイッチング素子に流れる電流が前記フィードバック信号に応じて設定された電流ピークレベルに達すると、前記スイッチング素子をターンオフさせるオフ信号を生成する
スイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モーター制御や、照明、スイッチング電源等に用いられるスイッチング素子駆動用制御回路と、スイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング素子駆動用制御回路の最も一般的な用途としてはスイッチング電源装置である。スイッチング電源装置は、ＡＣ−ＤＣ変換装置やＤＣ−ＤＣ変換装置などで、入力電力を所望の安定化した直流電力に変換する。一般的に、スイッチング電源装置は、スイッチング素子のターンオン、ターンオフを制御してトランスもしくはコイルに流れる電流の供給および停止を繰り返すことで、入力電力を所望の直流電力に変換する。
【０００３】
上記のようにスイッチング電源装置ではスイッチング素子は絶えずオン／オフを周期的に繰り返している。
【０００４】
スイッチング電源装置の課題の１つに、スイッチングノイズにより周辺の電子機器の誤作動を引き起こす現象がある。このような現象をＥＭＩ（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）と呼ぶ。
【０００５】
ＥＭＩの対策として、特許文献１では、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）制御によるスイッチング電源装置の基本周波数を変調させることでスイッチングノイズのスペクトルを拡散させて高調波を抑制する技術が紹介されている。
【０００６】
また、このようなＥＭＩの問題は、低周波数で動作するＰＷＭ制御に限ったものではない。負荷に応じて周波数が変動するＰＦＭ（Ｐｕｌｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ：パルス周波数変調）制御や擬似共振制御においても、負荷が安定している場合には、周波数が安定し、同様のスイッチングノイズを放射する恐れがあり、また、発振器を持たない、擬似共振制御においても入力電圧が高く、さらに負荷が安定している場合は、同様の課題が発生する。
【０００７】
そこで、特許文献２では、擬似共振制御に対し、スイッチング素子電流ピークに変調成分を加えることで、スイッチング周波数を変調させている。
【０００８】
また、特許文献３では、周波数が負荷によって変動するＰＦＭ制御や２次側オンデューティ制御に対して、それぞれの制御に応じたスイッチング周波数変調方法を提案している。
【０００９】
このようなスイッチング周波数に低周波の変調成分を追加する技術は、周波数ジッターと呼ばれている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第６１０７８５１号明細書
【特許文献２】特開２００９−１４２０８５号公報
【特許文献３】特開２００８−３１２３５９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来のスイッチング電源装置のいずれにおいても、スイッチング素子の発振周波数を変調させるために、低周波の発振回路をスイッチング素子の制御回路内に設ける必要があった。発振回路にはさまざまなタイプがあるが、通常、発振回路は、容量を必要とし、低周波である場合は、この容量値を大きくする必要があり、スイッチング素子の制御回路を同一の半導体基板上に形成する場合は、半導体基板上においては大きな面積を割くことになる。このような大面積の容量は、チップ面積の増大につながり、コストダウンの妨げになっていた。
【００１２】
本発明は、上記問題点に鑑み、新たに低周波用の発振回路を設けることなく、既存回路を有効に利用することでスイッチング素子のスイッチング周波数に変調成分を追加する技術を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために本発明の一形態におけるスイッチング素子駆動用制御回路は、振幅を有する電源電圧を生成するレギュレータ回路と、前記レギュレータ回路で生成される前記電源電圧を、高周波成分を除去するように平滑化する容量と、平滑化された前記電源電圧が供給される回路電源線と、前記回路電源線から供給される前記電源電圧の振動に応じて、周期信号を生成する発振回路と、前記周期信号に基づいて、前記スイッチング素子のスイッチング動作を制御する制御信号を生成する制御回路と、前記制御信号を前記スイッチング素子に供給するドライバー回路とを備える。
【００１４】
この構成によれば、レギュレータ回路が、回路電源線に接続されるすべての回路が正常に動作できる電位幅内で、振幅を有する電源電圧を生成するため、電源電圧は回路消費電流と回路電源に接続された容量によって低周波で振動し、その振動をＰＷＭ制御や、ＰＦＭ制御などの制御方式のスイッチング素子のスイッチング周波数に変調成分として与えることで、新たな低周波発振回路を追加することなく、スイッチング素子のスイッチング周波数に変調成分を追加して、スイッチング素子駆動用制御回路の低ノイズ化を図ることができる。
【００１５】
また、上記課題を解決するために本発明の一形態におけるスイッチング素子駆動用制御回路は、振幅を有する電源電圧を生成するレギュレータ回路と、前記レギュレータ回路で生成される前記電源電圧を、高周波成分を除去するように平滑化する容量と、平滑化された前記電源電圧が供給される回路電源線と、前記スイッチング素子がターンオフしてから前記２次巻線を流れる２次電流が流れなくなるまでの第１期間を検出する２次電流オン期間検出回路と、前記第１期間と前記２次電流が流れていない第２期間とからなる第３期間に対する前記第１期間の比で表されるオンデューティ比が一定値に維持されるように、前記回路電源線から供給される前記電源電圧の振幅に応じて、前記スイッチング素子をターンオンさせるクロック信号を生成する２次電流オンデューティ制御回路と、前記クロック信号に基づいて、前記スイッチング素子のスイッチング動作を制御する制御信号を生成する制御回路と、前記制御信号を前記スイッチング素子に供給するドライバー回路とを備える。
【００１６】
この構成によれば、レギュレータ回路が、回路電源線に接続されるすべての回路が正常に動作できる電位幅内で、振幅を有する電源電圧を生成するため、電源電圧は回路消費電流と回路電源に接続された容量によって低周波で振動し、その振動を２次電流オンデューティ制御方式のスイッチング素子のスイッチング周波数に変調成分として与えることで、新たな低周波発振回路を追加することなく、スイッチング素子のスイッチング周波数に変調成分を追加して、スイッチング素子駆動用制御回路の低ノイズ化を図ることができる。
【００１７】
また、上記課題を解決するために本発明の一形態におけるスイッチング素子駆動用制御回路は、振幅を有する電源電圧を生成するレギュレータ回路と、前記レギュレータ回路で生成される前記電源電圧を、高周波成分を除去するように平滑化する容量と、平滑化された前記電源電圧が供給される回路電源線と、前記スイッチング素子がターンオフしてから前記２次巻線を流れる２次電流が流れなくなるまでの第１期間を検出する２次電流オン期間検出回路と、前記２次電流オン期間検出回路の出力に応じて、前記スイッチング素子をターンオンさせるオン信号を生成するターンオン制御回路と、前記スイッチング素子に流れる電流が所定の電流ピークレベルに達すると、前記回路電源線から供給される前記電源電圧の振幅に応じて、前記スイッチング素子をターンオフさせるオフ信号を生成するドレイン電流制御回路を有し、前記オン信号および前記オフ信号に基づいて、前記スイッチング素子のスイッチング動作を制御する制御信号を生成する制御回路と、前記制御信号を前記スイッチング素子に供給するドライバー回路とを備える。
【００１８】
この構成によれば、レギュレータ回路が、回路電源線に接続されるすべての回路が正常に動作できる電位幅内で、振幅を有する電源電圧を生成するため、電源電圧は回路消費電流と回路電源に接続された容量によって低周波で振動し、その振動を擬似共振制御方式のスイッチング素子のスイッチング周波数に変調成分として与えることで、新たな低周波発振回路を追加することなく、スイッチング素子のスイッチング周波数に変調成分を追加して、スイッチング素子駆動用制御回路の低ノイズ化を図ることができる。
【００１９】
また、前記レギュレータ回路は、第１のしきい値および前記第１のしきい値よりも低い第２のしきい値に基づいて出力電圧を制御するヒステリシス制御レギュレータ回路であってもよい。
【００２０】
この構成によれば、レギュレータ回路としてヒステリシス制御レギュレータ回路を使用することにより、あらかじめ設定された電位幅内で安定した電源電圧を生成することができる。
【００２１】
また、少なくとも前記レギュレータ回路と、前記制御回路と、前記発振回路とが１つのパッケージに組み込まれてもよい。
【００２２】
また、少なくとも前記レギュレータ回路と、前記制御回路と、前記２次電流オンデューティ制御回路と、前記２次電流オン期間検出回路とが１つのパッケージに組み込まれてもよい。
【００２３】
また、少なくとも前記レギュレータ回路と、前記制御回路と、前記２次電流オンデューティ制御回路とが１つのパッケージに組み込まれてもよい。
【００２４】
この構成によれば、スイッチング素子駆動用制御回路の制御回路等の各回路が１つのパッケージに内包されるので、各回路を別々に回路電源線に接続しなくても、当該パッケージを回路電源線に接続して、スイッチング素子駆動用制御回路の回路構成を簡略化することができる。
【００２５】
また、前記スイッチング素子駆動用制御回路は、外部端子をさらに備え、前記外部端子から前記容量が調節可能であってもよい。
【００２６】
この構成によれば、スイッチング素子駆動用制御回路は外部端子を備えているので、外部端子から電源電圧を安定化するための容量を調節することにより、電源電圧の低周波の変調成分を外部設定して、スイッチング素子のスイッチング周波数の変調周期を外部調整することができる。
【００２７】
また、上記課題を解決するために本発明の一形態におけるスイッチング電源装置は、上記したスイッチング素子駆動用制御回路と、前記スイッチング素子のスイッチング動作によって前記２次巻線に発生する電圧を、直流電圧に変換する整流平滑回路とを備えてもよい。
【００２８】
この構成によれば、スイッチング素子駆動用制御回路のレギュレータ回路が、回路電源線に接続されるすべての回路が正常に動作できる電位幅内で、振幅を有する電源電圧を生成するため、電源電圧は回路消費電流と回路電源に接続された容量によって低周波で振動し、その振動をＰＷＭ制御や、ＰＦＭ制御、２次電流オンデューティ制御や擬似共振制御などさまざまな制御方式のスイッチング電源装置のスイッチング周波数に変調成分として与えることで、新たな低周波発振回路を追加してスイッチング電源装置を大型化することなく、スイッチング素子のスイッチング周波数に変調成分を追加して、スイッチング電源装置の低ノイズ化を図ることができる。
【００２９】
また、上記課題を解決するために本発明の一形態におけるスイッチング電源装置は、上記したスイッチング素子駆動用制御回路と、前記スイッチング素子のスイッチング動作によって前記２次巻線に発生する電圧を、直流電圧に変換する整流平滑回路と、前記直流電圧を検出し、検出した直流電流の変化に応じて生成したフィードバック信号を前記制御回路へ供給する出力電圧検出回路とを備え、前記ドレイン電流制御回路は、前記スイッチング素子に流れる電流が前記フィードバック信号に応じて設定された電流ピークレベルに達すると、前記スイッチング素子をターンオフさせるオフ信号を生成してもよい。
【００３０】
この構成によれば、出力電圧検出回路により出力電圧である直流電圧を検出して、ドレイン電流制御回路にフィードバックするので、スイッチング素子のスイッチング動作および電源電圧をより安定化し、新たな低周波発振回路を追加してスイッチング電源装置を大型化することなく、スイッチング素子のスイッチング周波数に変調成分を追加して、スイッチング電源装置の低ノイズ化を図ることができる。
【発明の効果】
【００３１】
本発明に係るスイッチング素子駆動用制御回路およびスイッチング電源回路によれば、新たに低周波用の発振回路を設けることなく、既存回路を有効に利用することでスイッチング素子のスイッチング周波数に変調成分を与える技術を提供する。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態１に係るスイッチング素子駆動用制御回路とスイッチング電源装置を示す構成図
【図２】本発明の実施の形態１に係るスイッチング素子駆動用制御回路とスイッチング電源装置の回路電源電圧の動作を示す図
【図３】本発明の実施の形態１に係るスイッチング素子駆動用制御回路の発振回路の第１の構成例を示す図
【図４】本発明の実施の形態１に係るスイッチング素子駆動用制御回路の制御回路の構成を示す図
【図５】本発明の実施の形態１の変形例に係るスイッチング素子駆動用制御回路の発振回路の第２の構成例を示す図
【図６】本発明の実施の形態２に係るスイッチング素子駆動用制御回路とスイッチング電源装置を示す構成図
【図７】本発明の実施の形態２に係るスイッチング素子駆動用制御回路の２次電流オン期間検出回路の構成を示す図
【図８】本発明の実施の形態２に係るスイッチング素子駆動用制御回路の２次電流オンデューティ制御回路の第１の構成例を示す図
【図９】本発明の実施の形態２に係るスイッチング素子駆動用制御回路の制御回路の構成を示す図
【図１０】本発明の実施の形態２の変形例に係るスイッチング素子駆動用制御回路の２次電流オンデューティ制御回路の第２の構成例を示す図
【図１１】本発明の実施の形態３に係るスイッチング素子駆動用制御回路とスイッチング電源装置を示す構成図
【図１２】本発明の実施の形態３に係るスイッチング素子駆動用制御回路の制御回路の第１の構成例を示す図
【図１３】本発明の実施の形態３に係るスイッチング素子駆動用制御回路のフィードバック信号制御回路の構成を示す図
【図１４】本発明の実施の形態３の変形例に係るスイッチング素子駆動用制御回路の制御回路の第２の構成例を示す図
【発明を実施するための形態】
【００３３】
以下、本発明を実施するための形態について説明する。なお、本発明について、以下の実施の形態および添付の図面を用いて説明を行うが、これは例示を目的としており、本発明がこれらに限定されることを意図しない。
【００３４】
（実施の形態１）
本実施の形態１に係るスイッチング素子駆動用制御回路は、振幅を有する電源電圧を生成するレギュレータ回路と、レギュレータ回路で生成される電源電圧を高周波成分を除去するように平滑化する容量と、平滑化された電源電圧が供給される回路電源線と、回路電源線から供給される電源電圧の振動に応じて周期信号を生成する発振回路と、周期信号に基づいてスイッチング素子のスイッチング動作を制御する制御信号を生成する制御回路と、制御信号をスイッチング素子に供給するドライバー回路とを備える。
【００３５】
このような構成により、レギュレータ回路が、回路電源線に接続されるすべての回路が正常に動作できる電位幅内で電源電圧を生成するため、電源電圧は回路消費電流と回路電源に接続された容量によって低周波で振動し、その振動をＰＷＭ制御や、ＰＦＭ制御などさまざまな制御方式のスイッチング素子のスイッチング周波数に変調成分として与えることで、新たな低周波発振回路を追加することなく、スイッチング素子のスイッチング周波数に変調成分を追加して、スイッチング素子駆動用制御回路の低ノイズ化を図ることができる。
【００３６】
図１は、本発明の実施の形態１に係るスイッチング素子駆動用制御回路９を有するスイッチング電源装置１００を示す。なお、本実施の形態では、ＰＷＭ制御方式のスイッチング電源装置を例として説明する。
【００３７】
図１において、スイッチング電源装置１００は、スイッチング素子駆動用制御回路９と、トランス２０と、整流平滑回路２１と、負荷２２と、出力電圧検出回路２３と、整流平滑回路２４とを備えている。
【００３８】
トランス２０は、１次巻線Ｔ１、２次巻線Ｔ２、補助巻線Ｔ３を備えている。
スイッチング素子駆動用制御回路９は、パワーＭＯＳＦＥＴからなるスイッチング素子１と、ドライバー回路２と、制御回路３と、ドレイン電流検出回路５と、レギュレータ回路６と、起動電流供給用スイッチ７と、容量８と、回路電源線１４と、発振回路２７とからなり、スイッチング素子駆動用制御回路９の外部端子として、スイッチング素子１にドレイン電流を供給するＤＲＡＩＮ端子１０と、ソース電流を供給するＳＯＵＲＣＥ端子１１と、レギュレータ回路６に供給する高電圧を入力するＶＣＣ端子１２と、制御回路３にフィードバック電圧を入力するＦＢ端子１３とを備えている。
【００３９】
トランス２０の１次巻線Ｔ１は、スイッチング素子駆動用制御回路９のＤＲＡＩＮ端子１０に接続される。
【００４０】
トランス２０の２次巻線Ｔ２には、整流平滑回路２１が接続され、スイッチング素子１のスイッチング動作によって、トランス２０の２次巻線Ｔ２に生成された電圧が、安定化された直流電圧として負荷２２に供給される。また、整流平滑回路２１の出力には、整流平滑回路２１から出力された出力電圧を、フィードバック用の出力信号として検出する出力電圧検出回路２３が接続され、出力電圧検出回路２３は、さらにスイッチング素子駆動用制御回路９のＦＢ端子１３に接続される。
【００４１】
トランス２０の補助巻線Ｔ３は、整流平滑回路２４に接続され、スイッチング素子駆動用制御回路９のＶＣＣ端子１２に高電圧入力電源として電圧を供給する。
【００４２】
スイッチング素子駆動用制御回路９において、スイッチング素子１は、ＤＲＡＩＮ端子１０とＳＯＵＲＣＥ端子１１の間に接続され、スイッチング動作により１次巻線Ｔ１に流れる電流の供給および停止を繰り返す。また、スイッチング素子１とＤＲＡＩＮ端子１０との間に設けられたドレイン電流検出回路５は、スイッチング素子１に流れる素子電流を検出し、制御回路３に素子電流検出信号Ｖｄｓを出力する。
【００４３】
発振回路２７は、スイッチング素子１のターンオン制御パルスとなる周期信号である出力信号Ｓｅｔ＿１を生成し、制御回路３に供給する。
【００４４】
制御回路３は、発振回路２７と、ドレイン電流検出回路５と、ＦＢ端子１３に接続され、スイッチング素子１のスイッチング動作を制御する制御信号Ｖｃｏｎｔ＿１を生成する。
【００４５】
ドライバー回路２は、スイッチング素子１の制御端子であるゲート端子に接続され、制御回路３の制御信号Ｖｃｏｎｔ＿１をスイッチング素子１のサイズに適した電流能力の出力信号ＧＡＴＥ＿１に変換し、出力信号ＧＡＴＥ＿１をスイッチング素子１に供給する。
【００４６】
レギュレータ回路６は、トランス２０の補助巻線Ｔ３で生成された電圧が入力される高電圧入力端子であるＶＣＣ端子１２に接続され、トランス２０の補助巻線Ｔ３の電圧から、補助巻線Ｔ３の電圧よりも低電圧の振幅を有する電源電圧を生成し、生成した電源電圧を回路電源線１４に供給する。また、起動電流供給用スイッチ７は、起動時、もしくは、ＶＣＣ端子１２の電圧が回路電源線１４の電圧よりも低い場合に、トランス２０の１次巻線に接続された高電圧端子であるＤＲＡＩＮ端子１０とレギュレータ回路６とを接続する。また、容量８は、レギュレータ回路６で生成される電源電圧を安定化、つまり、電源電圧の振幅を、高周波成分を除去するように平滑化するために設けられ、平滑化された電源電圧が、回路電源線１４に供給される。
【００４７】
このようにすることで、補助巻線Ｔ３の電圧が回路電源線１４の電源電圧よりも低い場合でもレギュレータ回路６が電源電圧を安定して生成することができる。
【００４８】
また、回路電源線１４には、ドライバー回路２、制御回路３、発振回路２７などスイッチング素子駆動用制御回路９に搭載された各回路が接続され、回路電源線１４から各回路に電源電圧を供給して駆動する。
【００４９】
図２は、レギュレータ回路６で生成される電源電圧を示す図である。通常、レギュレータ回路６は定電圧の出力信号を生成する。しかしながら、本発明では、レギュレータ回路６は、あらかじめ設定された電位幅内で振動する出力信号を生成する。この電位幅は、回路電源線１４に接続されるすべての回路の動作が正常に動作できる範囲内で設定されている。本発明のレギュレータ回路６は、例えば、ヒステリシス制御レギュレータである。ヒステリシス制御レギュレータは、第１のしきい値電圧Ｖｈと、それよりも低電位の第２のしきい値電圧Ｖｌを備え、それら２つの電位間で出力電圧を制御する。つまり、このようにして生成された電源電圧は、図２に示すように、スイッチング素子駆動用制御回路９に内蔵される各回路の消費電流と、ＶＣＣ端子１２もしくはＤＲＡＩＮ端子１０からの高入力電圧によってしきい値電圧Ｖｈとしきい値電圧Ｖｌの間で充電と放電を繰り返す低周波発振波形（三角波）になる。
【００５０】
図３は、本発明の実施の形態１に係るスイッチング素子駆動用制御回路９の発振回路２７の第１の構成例を示す。
【００５１】
発振回路２７は、コンパレータ３１、３２と、ＲＳラッチ回路３３と、直列抵抗３４ａ、３４ｂと、容量３５と、反転器３７と、定電流源３６と、差動増幅回路３８とを備え、回路電源線１４から供給される電源電圧の振動に応じて周期信号である出力信号Ｓｅｔ＿１を生成する。
【００５２】
容量３５は、差動増幅回路３８の出力に接続され、容量３５の電位がコンパレータ３１、３２によってそれぞれのしきい値と比較される。
【００５３】
コンパレータ３１、３２の出力は、ＲＳラッチ回路３３のセット入力Ｓ、リセット入力Ｒにそれぞれ接続され、ＲＳラッチ回路３３の出力Ｑから出力された電圧と、ＲＳラッチ回路３３の出力Ｑから出力され反転器３７により反転された電圧が差動増幅回路３８に入力されて、差動増幅回路３８が駆動される。
【００５４】
また、差動増幅回路３８には、回路電源線１４から電源電圧が供給される定電流源３６が接続され、定電流源３６の電流が、差動増幅回路３８を介して容量３５に充放電されることで、容量３５の電位は低周波発振波形（三角波）を形成する。
【００５５】
この三角波の上限値はコンパレータ３１のしきい値電圧Ｖｈ１によって、三角波の下限値はコンパレータ３２のしきい値電圧Ｖｌ１によって制御され、ＲＳラッチ回路３３の出力がクロック信号となる。
【００５６】
ここで、コンパレータ３１のしきい値電圧Ｖｈ１は、回路電源線１４の電源電圧を直列抵抗３４ａ、３４ｂによって抵抗分割して生成される。
【００５７】
回路電源線１４の電源電圧が、上記したようにレギュレータ回路６によって低周波で振動するため、しきい値電圧Ｖｈ１も回路電源線１４の電源電圧の振動に応じて変動する。
【００５８】
この結果、容量３５の充放電時間は、回路電源線１４から供給される電源電圧の振幅に応じて変動するので、発振回路２７が出力する周期信号である出力信号Ｓｅｔ＿１は、しきい値電圧Ｖｈ１とＶｌ１の間の電圧で振動する低周波の変調成分を備える。
【００５９】
図４は、本発明の実施の形態１に係るスイッチング素子駆動用制御回路９の制御回路３を示す。
【００６０】
図４において、制御回路３は、フィードバック信号制御回路２５と、ドレイン電流制御回路２６と、ＲＳラッチ回路２８とを備え、各回路２５、２６、２８は、回路電源線１４に接続される。
【００６１】
フィードバック信号制御回路２５は、ＦＢ端子１３に接続され、出力電圧検出回路２３から出力されＦＢ端子１３に入力されたフィードバック用の出力信号を増幅し、さらにフィルタリングしてフィードバック制御信号Ｖｆｂを出力し、ドレイン電流制御回路２６に入力する。
【００６２】
さらに、ドレイン電流制御回路２６は、ドレイン電流検出回路５から出力された素子電流検出信号Ｖｄｓと、リファレンス電圧ＶＬＩＭＩＴを入力とし、素子電流検出信号Ｖｄｓがリファレンス電圧ＶＬＩＭＩＴもしくはフィードバック制御信号Ｖｆｂに等しくなると、スイッチング素子１のターンオフ制御パルスを出力する。つまり、スイッチング素子１に流れる電流がフィードバック制御信号Ｖｆｂに応じて設定されたスイッチング素子電流ピークレベルに達すると、スイッチング素子１をターンオフさせる信号を生成する。また、ドレイン電流制御回路２６は回路電源線１４に接続され、電源電圧に応じてスイッチング素子１の電流ピークレベルを変調する。
【００６３】
ＲＳラッチ回路２８は、発振回路２７で生成された周期信号である出力信号Ｓｅｔ＿１をセット入力Ｓ、ドレイン電流制御回路２６の出力をリセット入力Ｒに入力し、出力Ｑから制御信号Ｖｃｏｎｔ＿１を出力する。
【００６４】
その後、制御回路３から出力された制御信号Ｖｃｏｎｔ＿１は、ドライバー回路２に入力される。ドライバー回路２は、制御信号Ｖｃｏｎｔ＿１をスイッチング素子１のサイズに適した電流能力の出力信号ＧＡＴＥ＿１に変換し、スイッチング素子１の制御端子（ゲート端子）に入力する。そして、スイッチング素子１のスイッチング動作によって、トランス２０の２次巻線Ｔ２で生成された電圧が、整流平滑回路２１を介して、安定化された直流電圧として負荷２２に供給される。
【００６５】
なお、本発明は、ＰＷＭ制御方式のスイッチング電源装置に限らず、ＰＦＭ制御方式やその他の方式のスイッチング電源装置に応用してもよい。
【００６６】
（実施の形態１の変形例）
図５に、本発明の実施の形態１の変形例に係るスイッチング素子駆動用制御回路の発振回路の第２の構成例を示す。本変形例の発振回路２７ａが上記した発振回路２７と大きく異なる点は、発振回路２７ａがＶ−Ｉコンバータ４０を備える点である。
【００６７】
図５に示すように、発振回路２７ａは、コンパレータ３１、３２と、ＲＳラッチ回路３３と、容量３５と、反転器３７と、定電流源３６と、差動増幅回路３８と、回路電源線１４の電源電圧を電流に変換するＶ−Ｉコンバータ４０とからなる。なお、コンパレータ３１は、図３の発振回路２７に示したように、直列抵抗３４ａ、３４ｂを備える構成であってもよい。
【００６８】
差動増幅回路３８には、回路電源線１４から電源電圧が供給される定電流源３６と、定電流源３６と並列に設けられたＶ−Ｉコンバータ４０が接続され、定電流源３６とＶ−Ｉコンバータ４０の電流が、差動増幅回路３８を介して容量３５に充放電されることで、容量３５の電位はしきい値電圧Ｖｈ２とＶｌ２の間の電圧で振動する低周波発振波形（三角波）を形成する。
【００６９】
したがって、容量３５の充放電電流には、定電流源３６だけではなく、電源電圧に比例して変動するＶ−Ｉコンバータ４０の電流も含まれるため、電源電圧の変動に応じて周波数がさらに変動し、発振回路２７ａが出力するターンオン制御パルスである出力信号Ｓｅｔ＿１は、低周波の変調成分を備える。
【００７０】
なお、本実施の形態１において、例えば、スイッチング素子駆動用制御回路９の制御回路３の一部や、レギュレータ回路６などが、同一パッケージに内包されていてもよい。この場合、図１に示したように、スイッチング素子駆動用制御回路９に設けられた外部端子であるＶＣＣ端子１２から、電源電圧を平滑化するための容量８が外部調整可能となり、容量８により、周期信号の変調成分を外部設定できる。
【００７１】
（実施の形態２）
次に、本発明の実施の形態２に係るスイッチング素子駆動用制御回路９ａを有するスイッチング電源装置２００について説明する。なお、本実施の形態では、２次電流オンデューティ制御方式のスイッチング電源装置を例として説明する。
【００７２】
本実施の形態が上記した実施の形態１と異なる点は、スイッチング素子駆動用制御回路９ａが、２次電流オン期間検出回路４４と、２次電流オンデューティ制御回路４５とを備える点である。また、制御回路３ａの構成が異なり、出力電圧検出回路２３および発振回路２７を備えていない構成となっている。
【００７３】
このような構成により、レギュレータ回路６で生成された電源電圧の振動を、２次電流オンデューティ制御方式のスイッチング電源装置２００のスイッチング周波数に変調成分として与えることで、新たな低周波発振回路を追加することなく、スイッチング素子のスイッチング周波数に変調成分を追加して、スイッチング素子駆動用制御回路９ａの低ノイズ化を図ることができる。
【００７４】
図６は、本発明の実施の形態２に係るスイッチング素子駆動用制御回路９ａを備えたスイッチング電源装置２００を示す。
【００７５】
図６において、スイッチング電源装置２００は、スイッチング素子駆動用制御回路９ａと、トランス２０と、整流平滑回路２１と、負荷２２と、整流平滑回路２４とを備えている。
【００７６】
トランス２０は、１次巻線Ｔ１、２次巻線Ｔ２、補助巻線Ｔ３を備えている。
スイッチング素子駆動用制御回路９ａは、パワーＭＯＳＦＥＴからなるスイッチング素子１と、ドライバー回路２と、制御回路３ａと、ドレイン電流検出回路５と、レギュレータ回路６と、起動電流供給用スイッチ７と、容量８と、回路電源線１４と、２次電流オン期間検出回路４４と、２次電流オンデューティ制御回路４５とからなり、スイッチング素子駆動用制御回路９ａの外部端子として、スイッチング素子１にドレイン電流を供給するＤＲＡＩＮ端子１０と、ソース電流を供給するＳＯＵＲＣＥ端子１１と、レギュレータ回路６に供給する高電圧を入力するＶＣＣ端子１２と、補助巻線Ｔ３で生成された電圧を入力するＴＲ端子４１とを備えている。
【００７７】
トランス２０の１次巻線Ｔ１は、スイッチング素子駆動用制御回路９ａのＤＲＡＩＮ端子１０に接続される。
【００７８】
トランス２０の２次巻線Ｔ２には、整流平滑回路２１が接続され、スイッチング素子１のスイッチング動作によって、トランス２０の２次巻線Ｔ２に生成された電圧が、安定化された直流電圧として負荷２２に供給される。
【００７９】
トランス２０の補助巻線Ｔ３は、整流平滑回路２４に接続され、スイッチング素子駆動用制御回路９ａのＶＣＣ端子１２に高電圧入力電源として電圧を供給する。
【００８０】
また、補助巻線Ｔ３に接続された直列抵抗３９ａ、３９ｂは、補助巻線Ｔ３の電圧の分割信号を生成しＴＲ端子４１に入力する。
【００８１】
スイッチング素子駆動用制御回路９ａにおいて、スイッチング素子１は、ＤＲＡＩＮ端子１０とＳＯＵＲＣＥ端子１１の間に接続され、スイッチング動作により１次巻線Ｔ１に流れる電流の供給および停止を繰り返す。また、スイッチング素子１とＤＲＡＩＮ端子１０との間に設けられたドレイン電流検出回路５は、スイッチング素子１に流れる素子電流を検出し、制御回路３ａに素子電流検出信号Ｖｄｓを出力する。
【００８２】
２次電流オン期間検出回路４４は、ＴＲ端子４１に接続され、スイッチング素子１がターンオフしてから２次巻線Ｔ２を流れる２次電流が流れなくなるまでの第１期間を検出する。つまり、スイッチング素子１がターンオフしてから、補助巻線Ｔ３に相互誘導によるフライバック電圧が発生し、２次側電流が流れ終わると、フライバック電圧が低下することを検出してトランス２０をリセットするためのトランスリセット信号を２次電流オンデューティ制御回路４５に出力する。
【００８３】
２次電流オンデューティ制御回路４５は、スイッチング素子１がターンオフしてからトランスリセット信号が生成されるまでを第１期間（２次側オン時間）とし、第１期間と２次電流が流れていない第２期間（２次側オフ期間）とからなる第３期間に対する第１期間のオンデューティ比が一定値に維持されるように、スイッチング素子１をターンオンさせるクロック信号である出力信号Ｓｅｔ＿２を出力する。
【００８４】
制御回路３ａは、ドレイン電流検出回路５と、ＴＲ端子４１と、２次電流オンデューティ制御回路４５に接続され、スイッチング素子１のスイッチング動作を制御する制御信号Ｖｃｏｎｔ＿２を生成する。
【００８５】
ドライバー回路２は、スイッチング素子１の制御端子であるゲート端子に接続され、制御回路３ａの制御信号Ｖｃｏｎｔ＿２をスイッチング素子１のサイズに適した電流能力の出力信号ＧＡＴＥ＿２に変換し、出力信号ＧＡＴＥ＿２をスイッチング素子１に供給する。
【００８６】
レギュレータ回路６は、トランス２０の補助巻線Ｔ３で生成された電圧が入力される高電圧入力電源であるＶＣＣ端子１２に接続され、トランス２０の補助巻線Ｔ３の電圧から、補助巻線Ｔ３の電圧よりも低電圧の振幅を有する電源電圧を生成し、生成した電圧を回路電源線１４に供給する。また、起動電流供給用スイッチ７は、起動時、もしくは、ＶＣＣ端子１２の電圧が回路電源線１４の電圧よりも低い場合に、トランス２０の１次巻線に接続された高電圧端子であるＤＲＡＩＮ端子１０とレギュレータ回路６とを接続する。また、容量８は、レギュレータ回路６で生成される電源電圧を安定化、つまり、電源電圧の振幅を、高周波成分を除去するように平滑化するために設けられ、平滑化された電源電圧が、回路電源線１４に供給される。このようにすることで、補助巻線Ｔ３の電圧が回路電源線１４の電圧よりも低い場合でもレギュレータ回路６が電源電圧を安定して生成することができる。
【００８７】
また、回路電源線１４には、ドライバー回路２、制御回路３ａ、２次電流オン期間検出回路４４、２次電流オンデューティ制御回路４５などスイッチング素子駆動用制御回路９ａに搭載された各回路が接続され、回路電源線１４から各回路に電源電圧を供給して駆動する。
【００８８】
図７は、本発明の実施の形態２に係るスイッチング素子駆動用制御回路９ａの２次電流オン期間検出回路４４を示す。
【００８９】
図７において、２次電流オン期間検出回路４４は、コンパレータ５１と、パルスジェネレータ５２、５３と、ＲＳラッチ回路５４とを備えている。
【００９０】
コンパレータ５１の一方の入力端子はＴＲ端子４１に接続され、他方の入力端子はリファレンス電圧に接続される。
【００９１】
パルスジェネレータ５２と５３は、ともに入力信号がＨｉｇｈからＬｏｗレベルに切り替わるときにパルスを生成する。
【００９２】
パルスジェネレータ５２は、コンパレータ５１の出力に接続され、ＴＲ端子４１の電圧がリファレンス電圧よりも低くなると、ＲＳラッチ回路５４のリセット入力Ｒにパルス信号を出力する。また、パルスジェネレータ５３は、ドライバー回路２の出力信号ＧＡＴＥ＿２を入力とし、出力信号ＧＡＴＥ＿２をパルス信号に変換して、ＲＳラッチ回路５４のセット入力Ｓに出力する。
【００９３】
このようにして、２次電流オン期間検出回路４４の出力Ｑから出力される出力信号Ｄ２＿ｏｎは、スイッチング素子１がターンオフしてからトランスリセットが検出されるまでＨｉｇｈレベルの信号を出力する。もう一方の出力信号Ｄ２＿ｏｆｆは、Ｄ２＿ｏｎの反転信号となる。
【００９４】
図８は、本発明の実施の形態２に係るスイッチング素子駆動用制御回路９ａの２次電流オンデューティ制御回路４５の第１の構成例を示す。
【００９５】
図８に示すように、２次電流オンデューティ制御回路４５は、定電流源６１と、スイッチ６２、６３と、ＭＯＳＦＥＴ６４、６５と、容量６６と、リファレンス電圧源６７と、コンパレータ６８と、ＡＮＤ回路６９と、パルスジェネレータ７０と、Ｖ−Ｉコンバータ７１と、スイッチ７２とを備えている。
【００９６】
スイッチ６２は、２次電流オン期間検出回路４４の出力信号Ｄ２＿ｏｎに接続され、スイッチ６３は、２次電流オン期間検出回路４４の出力信号Ｄ２＿ｏｆｆに接続され、それぞれ出力信号Ｄ２＿ｏｎ、Ｄ２＿ｏｆｆによりオン動作を行う。
【００９７】
ＭＯＳＦＥＴ６４と６５はミラー接続され、定電流源６１の電流が、スイッチ６２、６３を介して容量６６に充放電される。ここで、容量６６への充放電電流は、定電流源６１からの電流に加えて、回路電源線１４の電圧を電圧−電流変換するＶ−Ｉコンバータ７１の電流も加算される。
【００９８】
さらに、Ｖ−Ｉコンバータ７１は、スイッチ７２によって、Ｄ２＿ｏｎ信号がＨｉｇｈレベルにあるときか、もしくは、Ｄ２＿ｏｎ信号がＬｏｗレベルにあるときのいずれかでのみ定電流源６１に接続されるため、容量６６の充電時間もしくは、放電時間が、回路電源線１４の電圧の振動に応じて変動する。
【００９９】
この結果、スイッチング素子１の容量６６の充電期間と放電期間の比、つまり、第３期間に対する第１期間のオンデューティ比は一定ではなく、回路電源線１４の電源電圧の変動を反映した変調制御が行われる。つまり、コンパレータ６８に入力される容量６６からの出力信号は、負荷が一定で２次側オン時間が一定である場合でも電源電圧の振動による変調成分をもった周波数で制御される。
【０１００】
容量６６の電圧は、コンパレータ６８によってリファレンス電圧源６７から出力されるリファレンス電圧Ｖｒｅｆと比較される。
【０１０１】
ＡＮＤ回路６９は、コンパレータ６８の出力とＤ２＿ｏｆｆ信号を演算し、パルスジェネレータ７０がその演算結果よりパルス信号を生成する。
【０１０２】
Ｄ２＿ｏｎ信号がＨｉｇｈレベルであるとき、つまりトランス２０の２次側に電流が流れている期間に容量６６が充電され、Ｄ２＿ｏｎ信号がＬｏｗレベルであるとき、つまりトランス２０の２次側に電流が流れていない期間に容量６６が放電される。
【０１０３】
容量６６が放電されているときに、その電位がリファレンス電圧源６７のリファレンス電圧Ｖｒｅｆと等しくなったときに、パルスジェネレータ７０が、ターンオン制御パルスとなるクロック信号である出力信号Ｓｅｔ＿２を出力する。
【０１０４】
図９は、本発明の実施の形態２に係るスイッチング素子駆動用制御回路９の制御回路３ａを示す。
【０１０５】
図９において、制御回路３ａは、ドレイン電流制御回路２６ａと、ＲＳラッチ回路２８を備え、各回路２６ａ、２８は、回路電源線１４に接続される。
【０１０６】
ドレイン電流制御回路２６ａは、ドレイン電流検出回路５から出力された素子電流検出信号Ｖｄｓと、リファレンス電圧ＶＬＩＭＩＴを入力とし、素子電流検出信号Ｖｄｓがリファレンス電圧ＶＬＩＭＩＴに等しくなると、スイッチング素子１をターンオフさせるターンオフ制御パルスを生成する。
【０１０７】
ＲＳラッチ回路２８は、２次電流オンデューティ制御回路４５の出力信号Ｓｅｔ＿２をセット入力Ｓ、ドレイン電流制御回路２６ａの出力をリセット入力Ｒに入力し、出力Ｑからスイッチング素子１のターンオンを決定する制御信号Ｖｃｏｎｔ＿２を出力する。
【０１０８】
このように制御することで、容量６６の充電時間と放電時間の比が一定になるようにスイッチング素子１のターンオンが制御される。
【０１０９】
その後、制御回路３ａから出力された制御信号Ｖｃｏｎｔ＿２は、ドライバー回路２に入力される。ドライバー回路２は、制御信号Ｖｃｏｎｔ＿２をスイッチング素子１のサイズに適した電流能力の出力信号ＧＡＴＥ＿２に変換し、スイッチング素子１の制御端子（ゲート端子）に入力する。そして、スイッチング素子１のスイッチング動作によって、トランス２０の２次巻線Ｔ２で生成された電圧が、整流平滑回路２１を介して、安定化された直流電圧として負荷２２に供給される。
【０１１０】
このように、本発明の実施の形態２のスイッチング電源装置２００では、ＴＲ端子４１から２次電流オン期間検出回路４４を使って２次側オン時間を検出し、２次側オンデューティ比、つまり、上記したように第３期間に対する第１期間のオンデューティ比が一定となるように、２次電流オンデューティ制御回路４５により制御することで、制御回路３ａから出力される出力信号を制御している。
【０１１１】
（実施の形態２の変形例）
図１０は、本発明の実施の形態２の変形例に係るスイッチング素子駆動用制御回路の２次電流オンデューティ制御回路の第２の構成例を示す。本変形例の２次電流オンデューティ制御回路４５ａが上記した２次電流オンデューティ制御回路４５と異なる点は、２次電流オンデューティ制御回路４５ａが、リファレンス電圧源６７に代えて直列抵抗７４ａ、７４ｂを備えている点である。また、Ｖ−Ｉコンバータ７１を備えていない構成となっている。
【０１１２】
つまり、上記した２次電流オンデューティ制御回路４５では、定電流源６１と並列にＶ−Ｉコンバータ７１が接続され、容量６６への充放電電流は、定電流源６１からの電流に加えて、回路電源線１４の電源電圧を電圧−電流変換するＶ−Ｉコンバータ７１から出力された電流も加算されていたが、本変形例では、直列抵抗７４ａ、７４ｂによりコンパレータ６８に入力されるリファレンス電圧が、電源電圧の振動に応じて変動する。
【０１１３】
図１０に示すように、２次電流オンデューティ制御回路４５ａは、定電流源６１と、スイッチ６２、６３と、ＭＯＳＦＥＴ６４、６５と、容量６６と、回路電源線１４の電圧を抵抗分割する直列抵抗７４ａ、７４ｂと、コンパレータ６８と、ＡＮＤ回路６９と、パルスジェネレータ７０とを備えている。
【０１１４】
スイッチ６２は、２次電流オン期間検出回路４４の出力信号Ｄ２＿ｏｎに接続され、スイッチ６３は、２次電流オン期間検出回路４４の出力信号Ｄ２＿ｏｆｆに接続され、それぞれ出力信号Ｄ２＿ｏｎ、Ｄ２＿ｏｆｆによりオン動作を行う。
【０１１５】
ＭＯＳＦＥＴ６４と６５はミラー接続され、定電流源６１の電流が、スイッチ６２、６３を介して容量６６に充放電される。
【０１１６】
直列抵抗７４ａ、７４ｂは、コンパレータ６８の一方の入力に接続され、回路電源線１４の電源電圧の抵抗分割値に応じた電圧がコンパレータ６８の一方に入力される。また、コンパレータ６８の他方の入力には、容量６６が接続され、容量６６は、上記したコンパレータ６８の一方の入力に入力された回路電源線１４の電源電圧の抵抗分割値と比較される。
【０１１７】
ＡＮＤ回路６９は、コンパレータ６８の出力とＤ２＿ｏｆｆ信号を演算し、パルスジェネレータ７０がその演算結果よりパルス信号を生成する。
【０１１８】
Ｄ２＿ｏｎ信号がＨｉｇｈレベルであるとき、つまりトランス２０の２次側に電流が流れている期間に容量６６が充電され、Ｄ２＿ｏｎ信号がＬｏｗレベルであるとき、つまりトランス２０の２次側に電流が流れていない期間に容量６６が放電される。
【０１１９】
容量６６が放電されているときに、その電位が回路電源線１４の電源電圧の抵抗分割値と等しくなると、パルスジェネレータ７０が、ターンオン制御パルスとなるクロック信号である出力信号Ｓｅｔ＿２を出力する。
【０１２０】
その後、出力信号Ｓｅｔ＿２は、制御回路３ａのＲＳラッチ回路２８のセット入力Ｓに入力し、出力Ｑからスイッチング素子１のターンオンを決定する制御信号Ｖｃｏｎｔ＿２を出力する。
【０１２１】
ここで、容量６６の電位は、コンパレータ６８によって定電位と比較されるのではなく、変動する回路電源線１４の電源電圧の抵抗分割値と比較されるため、２次側オンデューティ比、つまり、第３期間に対する第１期間のオンデューティ比は一定ではなく、電源電圧の変動を反映した変調制御が行われる。
【０１２２】
この結果、スイッチング素子１のスイッチング周期に対する２次側オンデューティ比は一定ではなく、電源電圧の変動を反映した変調制御が行われる。つまり、コンパレータ６８に入力される容量６６からの出力信号は、負荷が一定で２次側オン時間が一定である場合でも一定の周波数ではなく、電源電圧の振動による変調成分をもった周波数で制御される。
【０１２３】
このように制御することで、容量６６の充電時間と放電時間の比、つまり、第３期間に対する第１期間のオンデューティ比が一定になるようにスイッチング素子１のターンオンが制御される。
【０１２４】
なお、本実施の形態２において、図６では、定電流制御のみを行うスイッチング電源装置２００を例にあげているが、実施の形態１における図１のスイッチング電源装置１００のように、出力電圧検出回路２３等を使って定電圧制御機能も併せ持つことも可能である。
【０１２５】
また、例えば、スイッチング素子駆動用制御回路９ａの制御回路３ａの一部や、レギュレータ回路６などが、同一パッケージに内包されていてもよい。この場合、図６に示したように、スイッチング素子駆動用制御回路９ａに設けられた外部端子であるＶＣＣ端子１２から、電源電圧を平滑化するための容量８が外部調整可能となり、容量８により、２次側オンデューティ比の変調成分を外部設定できる。
【０１２６】
（実施の形態３）
次に、本発明の実施の形態３に係るスイッチング素子駆動用制御回路９ｂとスイッチング電源装置３００について説明する。なお、本実施の形態では、スイッチング素子１と並列に、共振用容量４を備えた擬似共振制御方式のスイッチング装置を例として説明する。
【０１２７】
本実施の形態が上記した実施の形態２と異なる点は、スイッチング素子駆動用制御回路９ｂが２次電流オンデューティ制御回路４５に代えてターンオン制御回路７３を備える点である。また、実施の形態１と同様に出力電圧検出回路２３と、ＦＢ端子１３とを備えている。
【０１２８】
このような構成により、レギュレータ回路６で生成された電源電圧の振動を、擬似共振制御方式のスイッチング電源装置３００のスイッチング周波数に変調成分として与えることで、新たな低周波発振回路を追加することなく、スイッチング素子１のスイッチング周波数に変調成分を追加して、スイッチング素子駆動用制御回路９ｂの低ノイズ化を図ることができる。
【０１２９】
図１１は、本発明の実施の形態３に係るスイッチング素子駆動用制御回路９ｂとスイッチング電源装置３００を示す。
【０１３０】
図１１において、スイッチング電源装置３００は、スイッチング素子駆動用制御回路９ｂと、トランス２０と、整流平滑回路２１と、負荷２２と、出力電圧検出回路２３と、整流平滑回路２４とを備えている。
【０１３１】
トランス２０は、１次巻線Ｔ１、２次巻線Ｔ２、補助巻線Ｔ３を備えている。
スイッチング素子駆動用制御回路９ｂは、パワーＭＯＳＦＥＴからなるスイッチング素子１と、ドライバー回路２と、制御回路３ｂと、ドレイン電流検出回路５と、レギュレータ回路６と、起動電流供給用スイッチ７と、容量８と、回路電源線１４と、共振用容量４と、２次電流オン期間検出回路４４と、ターンオン制御回路７３とからなり、スイッチング素子駆動用制御回路９ｂの制御端子として、スイッチング素子１にドレイン電流を供給するＤＲＡＩＮ端子１０と、ソース電流を供給するＳＯＵＲＣＥ端子１１と、レギュレータ回路６に供給する高電圧を入力するＶＣＣ端子１２と、制御回路３にフィードバック電圧を入力するＦＢ端子１３と、補助巻線Ｔ３で生成された電圧を入力するＴＲ端子４１とを備えている。
【０１３２】
トランス２０の１次巻線Ｔ１は、スイッチング素子駆動用制御回路９ｂのＤＲＡＩＮ端子１０に接続される。
【０１３３】
トランス２０の２次巻線Ｔ２には、整流平滑回路２１が接続され、スイッチング素子１のスイッチング動作によって、トランス２０の２次巻線Ｔ２に生成された電圧が、安定化された直流電圧として負荷２２に供給される。また、整流平滑回路２１の出力には、整流平滑回路２１から出力された出力電圧を、フィードバック用の出力信号として検出する出力電圧検出回路２３が接続され、出力電圧検出回路２３は、さらにスイッチング素子駆動用制御回路９ｂのＦＢ端子１３に接続される。
【０１３４】
トランス２０の補助巻線Ｔ３は、整流平滑回路２４に接続され、スイッチング素子駆動用制御回路９ｂのＶＣＣ端子１２に高電圧入力電源として電圧を供給する。
【０１３５】
また、補助巻線Ｔ３に接続された、直列抵抗４０ａ、４０ｂは、補助巻線Ｔ３の電圧の分割信号を生成しＴＲ端子４１に入力する。
【０１３６】
スイッチング素子駆動用制御回路９ｂにおいて、スイッチング素子１は、ＤＲＡＩＮ端子１０とＳＯＵＲＣＥ端子１１の間に接続され、スイッチング動作により１次巻線Ｔ１に流れる電流の供給および停止を繰り返す。さらに共振用容量４がスイッチング素子１と並列に接続されている。共振用容量４は、トランス２０の１次巻線Ｔ１と擬似共振器を構成し、スイッチング素子１がオフのときに、共振用容量４と１次巻線Ｔ１が共振する。また、スイッチング素子１とＤＲＡＩＮ端子１０との間に設けられたドレイン電流検出回路５は、スイッチング素子１に流れる素子電流を検出し、制御回路３ｂに素子電流検出信号Ｖｄｓを出力する。
【０１３７】
２次電流オン期間検出回路４４は、ＴＲ端子４１に接続され、スイッチング素子１がターンオフしてから２次巻線Ｔ２を流れる２次電流が流れなくなるまでの第１期間を検出する。つまり、スイッチング素子１がターンオフしてから、補助巻線Ｔ３に相互誘導によるフライバック電圧が発生し、２次側電流が流れ終わると、フライバック電圧が低下することを検出してトランス２０をリセットするためのトランスリセット信号を生成し、ターンオン制御回路７３がそのトランスリセット信号をパルス信号にして、スイッチング素子１をターンオンさせるターンオン制御パルスであるオン信号Ｓｅｔ＿３を生成する。
【０１３８】
制御回路３ｂは、ドレイン電流検出回路５と、ＦＢ端子１３と、ターンオン制御回路７３に接続され、スイッチング素子１のスイッチング動作を制御する制御信号Ｖｃｏｎｔ＿３を生成する。
【０１３９】
ドライバー回路２は、スイッチング素子１の制御端子であるゲート端子に接続され、制御回路３ｂの制御信号Ｖｃｏｎｔ＿３をスイッチング素子１のサイズに適した電流能力の出力信号ＧＡＴＥ＿３に変換し、出力信号ＧＡＴＥ＿３をスイッチング素子１に供給する。
【０１４０】
レギュレータ回路６は、トランス２０の補助巻線Ｔ３で生成された電圧が入力される高電圧入力電源であるＶＣＣ端子１２に接続され、トランス２０の補助巻線Ｔ３の電圧から、補助巻線Ｔ３の電圧よりも低電圧の振幅を有する電源電圧を生成し、生成した電圧を回路電源線１４に供給する。また、起動電流供給用スイッチ７は、起動時、もしくは、ＶＣＣ端子１２の電圧が回路電源線１４の電圧よりも低い場合に、トランス２０の１次巻線に接続された高電圧端子であるＤＲＡＩＮ端子１０とレギュレータ回路６とを接続する。また、容量８は、レギュレータ回路６で生成される電源電圧を安定化、つまり、電源電圧の振幅を、高周波成分を除去するように平滑化するために設けられ、平滑化された電源電圧が、回路電源線１４に供給される。
【０１４１】
このようにすることで、補助巻線Ｔ３の電圧が回路電源線１４の電圧よりも低い場合でもレギュレータ回路６が回路電源線１４の電圧を安定して生成することができる。
【０１４２】
また、回路電源線１４には、ドライバー回路２、制御回路３ｂ、２次電流オン期間検出回路４４、ターンオン制御回路７３などスイッチング素子駆動用制御回路９ｂに搭載された各回路が接続され、回路電源線１４から各回路に電源電圧を供給して駆動する。
【０１４３】
図１２は、本発明の実施の形態３に係るスイッチング素子駆動用制御回路９ｂの制御回路３ｂの第１の構成例を示す。
【０１４４】
図１２において、制御回路３ｂは、フィードバック信号制御回路２５ｂと、ドレイン電流制御回路２６ｂと、ＲＳラッチ回路２８とを備え、各回路２５ｂ、２６ｂ、２８は、回路電源線１４に接続される。
【０１４５】
フィードバック信号制御回路２５ｂは、ＦＢ端子１３に接続され、出力電圧検出回路２３から出力されＦＢ端子１３に入力されたフィードバック用の出力信号を増幅し、さらにフィルタリングしてフィードバック制御信号Ｖｆｂを出力し、ドレイン電流制御回路２６ｂに入力する。なお、ドライバー回路２から出力された出力信号ＧＡＴＥ＿３も、フィードバック用としてフィードバック信号制御回路２５ｂに入力してもよい。
【０１４６】
図１３は、フィードバック信号制御回路２５ｂの構成例を示す。図１３において、フィードバック信号制御回路２５ｂは、定電流源７５と、ミラー回路８０と、Ｉ−Ｖコンバータ８１と、Ｖ−Ｉコンバータ８２とを備えている。
【０１４７】
ミラー回路８０は、ＦＢ端子１３に接続され、出力電圧検出回路２３の出力信号を電流信号として受け取り、増幅してＩ−Ｖコンバータ８１に出力する。また、Ｖ−Ｉコンバータ８２は、Ｉ−Ｖコンバータ８１に接続され、回路電源線１４の電源電圧を抵抗分割して電圧から電流に変換し、Ｉ−Ｖコンバータ８１がミラー回路８０から受け取った出力信号に、回路電源線１４の電源電圧に応じた電流信号の変調成分を重畳する。そして、Ｉ−Ｖコンバータ８１は、ミラー回路８０とＶ−Ｉコンバータ８２から受け取った出力信号を電流から電圧に変換し、フィードバック制御信号Ｖｆｂを生成する。つまり、フィードバック制御信号Ｖｆｂは、電源電圧の振動に応じて変動することとなる。
【０１４８】
そして、フィードバック制御信号Ｖｆｂは、ドレイン電流制御回路２６ｂに入力される。
【０１４９】
さらに、ドレイン電流制御回路２６ｂは、図１２に示すように、ドレイン電流検出回路５から出力された素子電流検出信号Ｖｄｓと、リファレンス電圧ＶＬＩＭＩＴを入力とし、素子電流検出信号Ｖｄｓがリファレンス電圧ＶＬＩＭＩＴもしくはフィードバック制御信号Ｖｆｂに等しくなると、スイッチング素子１のターンオフ制御パルスを出力する。つまり、スイッチング素子１に流れる電流がフィードバック制御信号Ｖｆｂに応じて設定されたスイッチング素子電流ピークレベルに達すると、スイッチング素子１をターンオフさせるオフ信号を生成する。
【０１５０】
ここで、フィードバック制御信号Ｖｆｂは、回路電源線１４の電源電圧の振動に応じた変調成分が付加されているので、スイッチング素子電流ピークレベルも、電源電圧の振動に応じて変調される。また、ドレイン電流制御回路２６ｂは回路電源線１４に接続されているので、電源電圧の振動に応じてスイッチング素子電流ピークレベルは変調される。
【０１５１】
また、図１２において、ＲＳラッチ回路２８は、ターンオン制御回路７３から出力されるオン信号Ｓｅｔ＿３をセット入力Ｓ、ドレイン電流制御回路２６ｂから出力されるオフ信号をリセット入力Ｒに入力し、出力Ｑから制御信号Ｖｃｏｎｔ＿３を出力する。
【０１５２】
その後、制御回路３ｂから出力された制御信号Ｖｃｏｎｔ＿３は、ドライバー回路２に入力される。ドライバー回路２は、制御信号Ｖｃｏｎｔ＿３をスイッチング素子１のサイズに適した電流能力の出力信号ＧＡＴＥ＿３に変換し、スイッチング素子１の制御端子（ゲート端子）に入力する。そして、スイッチング素子１のスイッチング動作によって、トランス２０の２次巻線Ｔ２で生成された電圧が、整流平滑回路２１を介して、安定化された直流電圧として負荷２２に供給される。
【０１５３】
このように、本発明の実施の形態３の擬似共振制御方式のスイッチング電源装置３００では、２次電流オン期間検出回路４４で生成されたトランスリセット信号に応じて生成されたオン信号Ｓｅｔ＿３に応じてスイッチング素子１のターンオンが制御され、フィードバック制御信号Ｖｆｂに応じて生成されたオフ信号によりスイッチング素子１のターンオフが制御される。このとき、回路電源線１４の電源電圧の振動に応じて、フィードバック制御信号Ｖｆｂが変調され、上記したスイッチング素子電流ピークレベルには電源電圧の振動に応じた変調成分が付加されるので、その結果、スイッチング素子１のスイッチング動作により、スイッチング素子１と並列に接続された共振用容量４とトランス２０の１次巻線Ｔ１により構成された擬似共振器の共振動作の周波数も、電源電圧の振動に応じて変調される構成となっている。
【０１５４】
（実施の形態３の変形例）
図１４に、本発明の実施の形態３の変形例に係るスイッチング素子駆動用制御回路の制御回路の第２の構成例を示す。本変形例の制御回路３ｃが上記した制御回路３ｂと異なる点は、制御回路３ｃがターンオフ信号遅延回路９０と、Ｖ−Ｉコンバータ９１を備える点である。
【０１５５】
つまり、上記した制御回路３ｂを備える構成では、回路電源線１４の電源電圧の振動に応じてフィードバック制御信号Ｖｆｂが変調される構成であったが、本変形例では、電源電圧の振動に応じてターンオフ遅延時間が変調される構成となっている。
【０１５６】
図１４に示すように、制御回路３ｃは、フィードバック信号制御回路２５ｃと、ドレイン電流制御回路２６ｃと、ＲＳラッチ回路２８と、ターンオフ信号遅延回路９０と、Ｖ−Ｉコンバータ９１とを備えている。
【０１５７】
フィードバック信号制御回路２５ｃは、ＦＢ端子１３に接続され、出力電圧検出回路２３から出力された出力信号を増幅し、さらにフィルタリングしてフィードバック制御信号Ｖｆｂを生成し、ドレイン電流制御回路２６ｃに出力する。さらに、ドレイン電流制御回路２６ｃは、素子電流検出信号Ｖｄｓと、リファレンス電圧ＶＬＩＭＩＴを入力とし、素子電流検出信号Ｖｄｓが、リファレンス電圧ＶＬＩＭＩＴもしくは、フィードバック制御信号Ｖｆｂに等しくなると、スイッチング素子１のターンオフ制御パルスを生成する。
【０１５８】
ターンオフ信号遅延回路９０は、ドレイン電流制御回路２６ｃに接続され、ドレイン電流制御回路２６ｃが生成するターンオフ制御パルスに遅延時間を付加して、遅延されたターンオフ制御パルスをＲＳラッチ回路２８のリセット入力Ｒに入力する。
【０１５９】
ここで、ターンオフ信号遅延回路９０には、回路電源線１４の電源電圧を抵抗分割して電圧から電流に変換するＶ−Ｉコンバータ９１が接続されている。したがって、ターンオフ信号遅延回路９０の遅延時間は電源電圧の振動に応じて変動し、ターンオフ制御パルスは電源電圧の振動に応じて変動する。そして、スイッチング素子１の電流ピークレベルには電源電圧の振動に応じた変調成分が付加され、その結果、スイッチング素子１のスイッチング動作により、スイッチング素子１と並列に接続された共振用容量４とトランス２０の１次巻線Ｔ１により構成された擬似共振器の共振動作の周波数も、電源電圧の振動に応じて変調される。
【０１６０】
なお、本実施の形態３において、例えば、スイッチング素子駆動用制御回路９ｂの制御回路３ｂ、３ｃの一部や、レギュレータ回路６などが、同一パッケージに内包されている場合、図１１に示したように、スイッチング素子駆動用制御回路９ｂに設けられた外部端子であるＶＣＣ端子１２から、電源電圧を平滑化するための容量８が外部調整可能となり、容量８により、オン信号やオフ信号の変調成分を外部設定できる。
【０１６１】
なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。
【０１６２】
例えば、本実施の形態では、ＶＣＣ端子１２は、補助巻線Ｔ３に整流平滑回路２４を介して接続され、トランス２０の補助巻線Ｔ３で生成された電圧がレギュレータ回路６に供給されているが、ＶＣＣ端子１２を開放とするか、もしくは容量を接続してレギュレータ回路６で生成される電源電圧の振動をより安定化してもよい。その場合、レギュレータ回路６は、常にＤＲＡＩＮ端子１０を入力として、電源電圧を生成することとしてもよい。
【０１６３】
また、本発明は、ＰＷＭ制御方式、ＰＦＭ制御方式、２次電流オンデューティ制御方式、擬似共振制御方式など、どのような方式のスイッチング電源装置に応用してもよい。
【産業上の利用可能性】
【０１６４】
本発明に係るスイッチング素子駆動用制御回路とスイッチング電源装置は、フィルタ回路などの対ノイズ部品を設けることなくノイズを低減してスイッチング電源の小型化、低コスト化を図ることができ、モーター制御回路や、照明、スイッチング電源として有用である。
【符号の説明】
【０１６５】
１    スイッチング素子
２    ドライバー回路
３、３ａ、３ｂ、３ｃ    制御回路
４    共振用容量
６    レギュレータ回路
８    容量
９、９ａ、９ｂ    スイッチング素子駆動用制御回路
１０    ＤＲＡＩＮ端子（入力端子、外部端子）
１１    ＳＯＵＲＣＥ端子（外部端子）
１２    ＶＣＣ端子（入力端子、外部端子）
１３    ＦＢ端子（外部端子）
１４    回路電源線
２０    トランス
２１、２４    整流平滑回路
２３    出力電圧検出回路
２６、２６ａ、２６ｂ、２６ｃ    ドレイン電流制御回路
２７、２７ａ    発振回路
４４    ２次電流オン期間検出回路
４５    ２次電流オンデューティ制御回路
７３    ターンオン制御回路
１００、２００、３００    スイッチング電源装置
【図１】
2011087394.tif 000003
【図２】
2011087394.tif 000004
【図３】
2011087394.tif 000005
【図４】
2011087394.tif 000006
【図５】
2011087394.tif 000007
【図６】
2011087394.tif 000008
【図７】
2011087394.tif 000009
【図８】
2011087394.tif 000010
【図９】
2011087394.tif 000011
【図１０】
2011087394.tif 000012
【図１１】
2011087394.tif 000013
【図１２】
2011087394.tif 000014
【図１３】
2011087394.tif 000015
【図１４】
2011087394.tif 000016