(57)【要約】【課題】安定した電流を簡単な回路構成で供給する電流源回路を提供する。【解決手段】電流源回路は、基準電流源回路と、基準電圧源回路と、第１および第２トランジスタと、電流源と、第３トランジスタとを具備し、差分電流に基づいて出力電流を供給する。基準電流源回路は、第１電源電圧と第２電源電圧とに基づいて、基準電流を生成する。基準電圧源回路は、基準電流に基づいて、熱電圧に比例する電圧を生成する。第１トランジスタは、基準電圧源回路と第２電源電圧との間に接続されて第１電流が流れる。第２トランジスタは、基準電圧源回路が生成する電圧と第１トランジスタのドレイン・ソース間電圧とを加算した電圧をゲートに印加され、第２電流が流れる。電流源は、第１電流に比例する電流値の第３電流を供給する。第３トランジスタには、第２電流と第３電流との差分電流が流れる。【選択図】図２
2011186593.tif 000002
【特許請求の範囲】
【請求項１】
第１電源電圧と第２電源電圧とに基づいて、基準電流を生成する基準電流源回路と、
前記基準電流に基づいて、熱電圧に比例する電圧を生成する基準電圧源回路と、
前記基準電圧源回路と前記第２電源電圧との間に接続されて第１電流が流れる第１の導伝型の第１トランジスタと、
前記基準電圧源回路が生成する電圧と前記第１トランジスタのドレイン・ソース間電圧とを加算した電圧をゲートに印加され、第２電流が流れる前記第１の導伝型の第２トランジスタと、
前記第１電流に比例する電流値の第３電流を供給する電流源と、
前記第２電流と前記第３電流との差分電流が流れる前記第１の導伝型と相補の第２の導伝型の第３トランジスタと
を具備し、前記差分電流に基づいて出力電流を供給する
電流源回路。
【請求項２】
前記基準電圧源回路は、
前記基準電流に基づいて前記第１電流が流れる前記第２の導伝型の第４トランジスタと、
前記第１電流が流れて生成される電圧降下を前記熱電圧に比例する電圧として出力する第１抵抗と
を備える
請求項１に記載の電流源回路。
【請求項３】
前記電流源は、前記基準電流に基づいて前記第３電流を供給する前記第２の導伝型の第５トランジスタを備える
請求項１または請求項２に記載の電流源回路。
【請求項４】
前記第３トランジスタとカレントミラー回路を形成する前記第２の導伝型の第６トランジスタを更に具備し、
前記第３トランジスタのゲートとドレインとは接続され、
前記第６トランジスタは、前記差分電流に基づいて前記出力電流を供給する
請求項１から請求項３のいずれかに記載の電流源回路。
【請求項５】
前記基準電流源回路は、
前記第１の導伝型の第７トランジスタおよび第８トランジスタと、前記第７トランジスタおよび前記第８トランジスタのゲートは前記第７トランジスタのドレインに接続されてカレントミラー回路を形成し、
前記第２の導伝型の第９トランジスタおよび第１０トランジスタと、前記第９トランジスタおよび前記第１０トランジスタのゲートは前記第１０トランジスタのドレインに接続されてカレントミラー回路を形成し、
第１ダイオードおよび第２ダイオードと、
第２抵抗と
を備えるバンドギャップリファレンス回路であり、
前記第９トランジスタ、前記第７トランジスタ、前記第１ダイオードは、前記第１電源電圧と前記第２電源電圧との間に直列に接続され、
前記第１０トランジスタ、前記第８トランジスタ、前記第２抵抗、前記第２ダイオードは、前記第１電源電圧と前記第２電源電圧との間に直列に接続される
請求項１から請求項４のいずれかに記載の電流源回路。
【請求項６】
第１の導伝型の第１トランジスタおよび第２トランジスタと、前記第１トランジスタおよび前記第２トランジスタのゲートは前記第１トランジスタのドレインに接続されてカレントミラー回路を形成し、
前記第１の導伝型と相補の第２の導伝型の第３トランジスタおよび第４トランジスタと、前記第３トランジスタおよび前記第４トランジスタのゲートは前記第４トランジスタのドレインに接続されてカレントミラー回路を形成し、
第１ダイオードおよび第２ダイオードと、
第１抵抗と
を備え、前記第３トランジスタ、前記第１トランジスタ、前記第１ダイオードは、第１電源電圧と第２電源電圧との間に直列に接続され、前記第４トランジスタ、前記第２トランジスタ、前記第１抵抗、前記第２ダイオードは、前記第１電源電圧と前記第２電源電圧との間に直列に接続され、前記第４トランジスタに流れる電流を基準電流としてカレントミラー回路の出力側トランジスタに前記第４トランジスタのドレイン電圧を出力する基準電流源回路と、
前記第４トランジスタとカレントミラー回路を形成して前記ドレイン電圧をゲートに印加され、前記基準電流に基づいて第１電流が流れる前記第２の導伝型の第５トランジスタと、
前記第１電流が流れて生成される電圧降下を熱電圧に比例する電圧として出力する第２抵抗と
を備える基準電圧源回路と、
前記基準電圧源回路と前記第２電源電圧との間に接続され、前記第１電流が流れる前記第１の導伝型の第６トランジスタと、
前記基準電圧源回路が生成する電圧と前記第６トランジスタのドレイン・ソース間電圧とを加算した電圧をゲートに印加され、第２電流が流れる前記第１の導伝型の第７トランジスタと、
前記第４トランジスタとカレントミラー回路を形成して前記ドレイン電圧をゲートに印加され、前記基準電流に基づいて前記第１電流に比例する電流値の第３電流を供給する前記第２の導伝型の第８トランジスタと、
前記第２電流と前記第３電流との差分電流が流れる前記第２の導伝型の第９トランジスタと、前記第９トランジスタのゲートとドレインとは接続され、
前記第９トランジスタとカレントミラー回路を形成し、前記差分電流に基づいて出力電流を供給する前記第２の導伝型の出力トランジスタと
を具備する
電流源回路。
【請求項７】
請求項１から請求項６のいずれかに記載の電流源回路を搭載する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流源回路および電流源回路を搭載する半導体装置に関する。
【背景技術】
【０００２】
半導体集積回路においてプロセス変動、電源変動、温度変動に対して、安定した電流を得ることは、簡単な回路構成では困難であった。例えば、特開２００８−０５２６３９号公報に開示されている定電流回路は、図１に示されるように、バンドギャップリファレンス回路１と、電流出力部２と、反転回路３と、レベルシフタ４とを備える。バンドギャップリファレンス回路１は、ＰＭＯＳトランジスタＰ１、Ｐ２、ＮＭＯＳトランジスタＮ１〜Ｎ３、抵抗Ｒ１及びダイオードＤ１、Ｄ２を備える。レベルシフタ４は、ＰＭＯＳトランジスタＰ３、Ｐ４を備える。反転回路３は、ＰＭＯＳトランジスタＰ５、Ｐ６、及びＮＭＯＳトランジスタＮ４を備える。電流出力部２は、ＰＭＯＳトランジスタＰ７を備える。反転回路３は、誤差増幅回路として機能する。ＮＭＯＳトランジスタＮ３は、フィードバック用の可変抵抗として機能する。
【０００３】
プロセスばらつきにより抵抗Ｒ１が変動した場合、誤差増幅回路として機能する反転回路３により、フィードバック用可変抵抗として機能するＮＭＯＳトランジスタＮ３の抵抗値を変化させ、出力トランジスタＰ７の出力電流Ｉ４の変動を抑える。ここで、出力トランジスタＰ７に流れる電流Ｉ４の基本電流は次式で与えられる。
【数１】
2011186593.tif 000003
ｍ：定数（Ｐ１，Ｐ２のミラー比、Ｄ１，Ｄ２の面積比で一意に決定される）
ｋ：ボルツマン定数（１．３８×１０−２３  〔Ｊ／Ｋ〕）
Ｔ：絶対温度〔Ｋ〕
ｑ：素電荷（１．６０２×１０−１９  〔Ｃ〕）
Ｒ１：抵抗Ｒ１の抵抗値〔Ω〕
【０００４】
ここで、抵抗Ｒ１は、電流Ｉ４の温度依存性を低減させるため、絶対温度Ｔに比例した温度特性を持つことが要求される。すなわち、温度依存性を低減させるには、式（１）の“Ｔ／Ｒ１”が一定となる条件を満たす必要があるため、半導体製造プロセスが限定される。
【０００５】
また、誤差増幅回路として機能する反転回路３およびフィードバック用可変抵抗として機能するＮＭＯＳトランジスタＮ３の動作点の設定が困難であり、トランジスタ等のばらつきで動作点が容易に変動し、フィードバック量が安定しない。なお、式（１）に含まれる“ｋＴ／ｑ”の項を半導体工学では熱電圧と呼ぶ。熱電圧は、絶対温度Ｔに比例し、各温度に対し次の電圧値となる。
−４０〔℃〕（２３３〔Ｋ〕）  ２０〔ｍＶ〕
＋２７〔℃〕（３００〔Ｋ〕）  ２６〔ｍＶ〕
＋１５０〔℃〕（４２３〔Ｋ〕）  ３６〔ｍＶ〕
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−０５２６３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、安定した電流を簡単な回路構成で供給する電流源回路および電流源回路を搭載する半導体装置を提供する。
【課題を解決するための手段】
【０００８】
以下に、［発明を実施するための形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００９】
本発明の観点では、電流源回路は、基準電流源回路（１０）と、基準電圧源回路（Ｒ１２、Ｐ１３）と、第１の導伝型（Ｎｃｈ）の第１トランジスタ（Ｎ１３）と、第１の導伝型（Ｎｃｈ）の第２トランジスタ（Ｎ１４）と、電流源（Ｐ１４）と、第１の導伝型（Ｎｃｈ）と相補の第２の導伝型（Ｐｃｈ）の第３トランジスタ（Ｐ１５）とを具備し、差分電流（Ｉ１６）に基づいて出力電流（Ｉ１７）を供給する。基準電流源回路（１０）は、第１電源電圧（ＶＣＣ）と第２電源電圧（ＧＮＤ）とに基づいて、基準電流（Ｉ２）を生成する。基準電圧源回路（Ｒ１２、Ｐ１３）は、基準電流（Ｉ２）に基づいて、熱電圧に比例する電圧を生成する。第１トランジスタ（Ｎ１３）は、基準電圧源回路（Ｒ１２、Ｐ１３）と第２電源電圧（ＧＮＤ）との間に接続されて第１電流（Ｉ１３）が流れる。第２トランジスタ（Ｎ１４）は、基準電圧源回路（Ｒ１２、Ｐ１３）が生成する電圧と第１トランジスタ（Ｎ１３）のドレイン・ソース間電圧とを加算した電圧をゲートに印加され、第２電流（Ｉ１５）が流れる。電流源（Ｐ１４）は、第１電流（Ｉ１３）に比例する電流値の第３電流（Ｉ１４）を供給する。第３トランジスタ（Ｐ１５）には、第２電流（Ｉ１５）と第３電流（Ｉ１４）との差分電流（Ｉ１６）が流れる。
【００１０】
本発明の他の観点では、電流源回路は、基準電流源回路（１０）と、基準電圧源回路（Ｒ２２、Ｐ２５）と、閾値電圧出力回路（Ｐ２３〜Ｐ２４、Ｎ２３〜Ｎ２７）と、第１の導伝型（Ｎｃｈ）の第１トランジスタ（Ｎ２８）とを具備する。基準電流源回路（１０）は、第１電源電圧（ＶＣＣ）と第２電源電圧（ＧＮＤ）とに基づいて、基準電流（Ｉ２）を生成する。基準電圧源回路（Ｒ２２、Ｐ２５）は、基準電流（Ｉ２）に基づいて、熱電圧に比例する電圧を生成する。閾値電圧出力回路（Ｐ２３〜Ｐ２４、Ｎ２３〜Ｎ２７）は、基準電流（Ｉ２）に基づいて、第１の導伝型（Ｎｃｈ）のトランジスタの閾値電圧（Ｖｔｎ）を出力する。第１の導伝型（Ｎｃｈ）の第１トランジスタ（Ｎ２８）は、基準電圧源回路（Ｒ２２、Ｐ２５）が生成する電圧と閾値電圧出力回路（Ｐ２３〜Ｐ２４、Ｎ２３〜Ｎ２７）から出力される閾値電圧とを加算した電圧をゲートに印加され、所定の出力電流（Ｉ２９）を供給する。
【発明の効果】
【００１１】
本発明によれば、安定した電流を簡単な回路構成で供給する電流源回路および電流源回路を搭載する半導体装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】特開２００８−０５２６３９号公報に開示されている定電流回路の構成を示す図である。
【図２】第１の実施の形態に係る電流源回路の構成を示す図である。
【図３】抵抗比による電流の温度依存性を示す図である。
【図４】抵抗Ｒ１による電流Ｉ１６の電流ばらつきを示す図である。
【図５】第２の実施の形態に係る電流源回路の構成を示す図である。
【図６】オーバードライブ電圧の温度依存性を示す図である。
【図７】トランジスタのコンダクタンス定数βの温度特性を示す図である。
【発明を実施するための形態】
【００１３】
本発明は、出力定電流の基になる基本電流を、抵抗で決まる基本電流から以下に説明するトランジスタで決まる基本電流とし、プロセス変動、電源変動、温度変動に対して相打ち消す回路構成とすることにより、安定した定電流を提供する。ここで、抵抗で決まる基本電流とは次式で示される。
【数２】
2011186593.tif 000004
Ｖ：抵抗に印加される電圧
Ｒ：抵抗値
【００１４】
また、トランジスタで決まる基本電流とは次式で示される。
【数３】
2011186593.tif 000005
β：トランジスタのコンダクタンス定数
Ｗ：トランジスタのゲート幅
Ｌ：トランジスタのゲート長
Ｖｅｆｆ：トランジスタのオーバードライブ電圧
【００１５】
ところで、トランジスタの基本電流式は、一般的には次の形で広く知られている。
【数４】
2011186593.tif 000006
Ｖｇｓ：ゲート・ソース間電圧
Ｖｔｎ：トランジスタの閾値電圧
【００１６】
つまり、オーバードライブ電圧Ｖｅｆｆとの関係は次の通りとなる。
Ｖｅｆｆ＝Ｖｇｓ−Ｖｔｎ
例えば、Ｖｇｓ＝５〔Ｖ〕，Ｖｔｎ＝１〔Ｖ〕であるとするとオーバードライブ電圧Ｖｅｆｆは、４〔Ｖ〕となる（Ｖｅｆｆ＝Ｖｇｓ−Ｖｔｎ＝５−１＝４〔Ｖ〕）。本実施の形態では、トランジスタの閾値電圧Ｖｔｎを回路的に消去する手法を用いるため、オーバードライブ電圧での表記とする。
【００１７】
（第１の実施の形態）
図面を参照して、本発明の第１の実施の形態を説明する。
図２に、本発明の第１の実施の形態に係る電流源回路の構成が示される。電流源回路は、バンドギャップリファレンス回路１０と、ゲート電圧生成回路２０と、電流補正回路３０と、出力トランジスタＰ６とを具備する。
【００１８】
バンドギャップリファレンス回路１０は、ＰチャネルＭＯＳトランジスタＰ１、Ｐ２と、ＮチャネルＭＯＳトランジスタＮ１、Ｎ２と、抵抗Ｒ１と、ダイオードＤ１、Ｄ２とを備える。トランジスタＰ１、Ｐ２は、共通に接続されるゲートがトランジスタＰ２のドレインに接続され、トランジスタＰ２を入力側トランジスタ、トランジスタＰ１を出力側トランジスタとするカレントミラー回路を形成する。トランジスタＰ１、Ｐ２によるカレントミラー回路のカレントミラー比を１：１とし、トランジスタＰ１に電流Ｉ１が流れ、トランジスタＰ２に電流Ｉ２が流れるとすると、Ｉ１＝Ｉ２となる。
【００１９】
トランジスタＰ１のドレインは、トランジスタＮ１のドレインに接続され、トランジスタＰ２のドレインは、トランジスタＮ２のドレインに接続される。トランジスタＮ１、Ｎ２は、共通に接続されるゲートがトランジスタＮ１のドレインに接続され、トランジスタＮ１を入力側トランジスタ、トランジスタＮ２を出力側トランジスタとするカレントミラー回路を形成する。トランジスタＮ１のソースは、ダイオードＤ１を介して電源電圧ＧＮＤに接続される。トランジスタＮ２のソースは、直列接続される抵抗Ｒ１とダイオードＤ２とを介して電源電圧ＧＮＤに接続される。ダイオードＤ１、Ｄ２の面積比は、１：１０に設定される。
【００２０】
ゲート電圧生成回路２０は、ＰチャネルＭＯＳトランジスタＰ１３と、ＮチャネルＭＯＳトランジスタＮ１３と、抵抗Ｒ１２とを備える。トランジスタＰ１３は、バンドギャップリファレンス回路１０のトランジスタＰ２を入力側トランジスタとするカレントミラー回路の出力側トランジスタとして機能する。このカレントミラー回路の電流比を１：１とし、トランジスタＰ１３に流れる電流をＩ１３とすると、Ｉ2＝Ｉ１３となる。トランジスタＰ１３のドレインは、直列接続される抵抗Ｒ１２とダイオード接続されたトランジスタＮ１３を介して電源電圧ＧＮＤに接続される。トランジスタＰ１３と抵抗Ｒ１２との接続ノードの電圧が電流補正回路３０に供給される。
【００２１】
電流補正回路３０は、ＰチャネルＭＯＳトランジスタＰ１４、Ｐ１５と、ＮチャネルＭＯＳトランジスタＮ１４とを備える。トランジスタＰ１４は、バンドギャップリファレンス回路１０のトランジスタＰ２を入力側トランジスタとするカレントミラー回路の出力側トランジスタとして機能する。このカレントミラー回路の電流比を１：３．７４とし、トランジスタＰ１４に流れる電流をＩ１４とすると、Ｉ１４＝３．７４×Ｉ２となる。トランジスタＰ１５は、ドレインとゲートとがトランジスタＰ１６のゲートに接続され、出力トランジスタＰ１６を出力側トランジスタとするカレントミラー回路の入力側トランジスタとして機能する。トランジスタＰ１５のドレインと、トランジスタＰ１４のドレインとが接続され、さらにトランジスタＮ１４を介して電源電圧ＧＮＤに接続される。トランジスタＮ１４のゲートは、ゲート電圧生成回路２０のトランジスタＰ１３のドレインと抵抗Ｒ１２との接続ノードに接続される。
【００２２】
ゲートがトランジスタＰ１５のゲートに接続される出力トランジスタＰ１６は、ソースを電源電圧ＶＣＣに接続され、ドレインを出力ノードＯＵＴとして電流Ｉ１７を外部に供給する。
【００２３】
本電流源回路の動作を説明する。バンドギャップリファレンス回路１０において、ダイオードＤ１、Ｄ２の面積比を１：１０、トランジスタＰ１、Ｐ２のカレントミラー比を１：１、トランジスタＮ１、Ｎ２を同一サイズと設定する。この場合、抵抗Ｒ１の電圧降下ＶＲ１は、ダイオードＤ１、Ｄ２の電圧降下をＶＤ１、ＶＤ２とすると、次式で求められる。
【数５】
2011186593.tif 000007
ＶＲ１：抵抗Ｒ１の電圧降下
ＶＤ１：ダイオードＤ１の電圧降下
ＶＤ２：ダイオードＤ２の電圧降下
ＩＳ１：ダイオードＤ１の逆方向飽和電流
ＩＳ２：ダイオードＤ２の逆方向飽和電流
Ｉ１／Ｉ２＝１：トランジスタＰ１、Ｐ２のカレントミラー比１：１
ＩＳ２／ＩＳ１＝１０：ダイオード面積比１：１０
【００２４】
したがって、電流Ｉ２は、次式で求まる。
【数６】
2011186593.tif 000008
【００２５】
また、カレントミラー回路を構成するトランジスタＰ１、Ｐ２、Ｐ１３が同一サイズであるとすると、トランジスタＰ１、Ｐ２、Ｐ１３に流れる電流Ｉ１、Ｉ２、Ｉ１３の関係は、次のようになる。
Ｉ１＝Ｉ２＝Ｉ１３
【００２６】
ゲート電圧生成回路２０は、トランジスタＰ１３と抵抗Ｒ１２との接続ノードの電圧ＶＧ４をトランジスタＮ１４のゲートに印加する。すなわち、トランジスタＮ１３の電圧降下ＶＮ１３と、抵抗Ｒ１２の電圧降下ＶＲ１２との和である電圧ＶＧ４がトランジスタＮ１４のゲートに印加される。下式から分かるように、抵抗Ｒ１２の電圧降下ＶＲ１２は、熱電圧に比例する。
【数７】
2011186593.tif 000009
Ｗ１３：トランジスタＮ１３のゲート幅
Ｌ１３：トランジスタＮ１３のゲート長
Ｖｔｎ：Ｎチャネルトランジスタの閾値電圧
【００２７】
よって、電流補正回路３０のトランジスタＮ１４には、次式に示される電流Ｉ１５が流れる。
【数８】
2011186593.tif 000010
Ｗ１４：トランジスタＮ１４のゲート幅
Ｌ１４：トランジスタＮ１４のゲート長
【００２８】
式（３）は、Ｎチャネルトランジスタの閾値電圧Ｖｔｎ、電源電圧Ｖｃｃを含んでいない。すなわち、トランジスタＮ１４を流れる電流Ｉ１５は、トランジスタの閾値電圧ばらつき、回路の電源電圧ばらつきの影響を受けない安定した電流となる。
【００２９】
さらに、抵抗Ｒ１、Ｒ１２の抵抗値Ｒ１、Ｒ１２を調整することにより、温度に対する影響を低減することができる。図７に示されるように、トランジスタのコンダクタンス定数βの温度特性は、絶対温度Ｔの２乗にほぼ反比例するが、若干歪みを有する。その歪みは、式（３）の２乗の項にある第１項と第２項の組合せにより補正することができ、最適値を求めることができる。すなわち、図３に示されるように、抵抗比Ｒ１２／Ｒ１を１０〜２０と設定することにより、電流温度依存性は、ほぼ０〔ｐｐｍ／℃〕となり、電流の温度依存性を低減できることがわかる。
【００３０】
さらに、電流Ｉ２のカレントミラーである電流Ｉ１４を電流Ｉ１５から減じた電流Ｉ１６は、式（３）に含まれる電流Ｉ２の影響が低減されている。電流Ｉ２のばらつき要因が抵抗Ｒ１にあり、電流Ｉ２、Ｉ１５は、抵抗Ｒ１のばらつきに対して同じ方向にばらつく。しかし、電流のばらつき度合いに差があり、抵抗Ｒ１の抵抗値Ｒ１のばらつきの影響を打ち消すことができる。例えば、電流Ｉ２、Ｉ１５が、抵抗値Ｒ１のセンター値に対して、抵抗Ｒ１が低い場合、高い場合における電流値のばらつきの例を以下に示す。
電流Ｉ２のばらつき
（抵抗値Ｒ１センター値）Ｉ２＝１．０４〔μＡ〕  （±０％）
（抵抗値Ｒ１が低い場合）Ｉ２＝１．７１〔μＡ〕  （＋６４．４％）
（抵抗値Ｒ１が高い場合）Ｉ２＝０．６３〔μＡ〕  （−３９．４％）
電流Ｉ１５のばらつき
（抵抗値Ｒ１センター値）Ｉ１５＝１２．７７〔μＡ〕  （±０％）
（抵抗値Ｒ１が低い場合）Ｉ１５＝１４．５３〔μＡ〕  （＋１３．８％）
（抵抗値Ｒ１が高い場合）Ｉ１５＝１１．１５〔μＡ〕  （−１２．７％）
【００３１】
上記のように、電流Ｉ２、Ｉ１５は、抵抗Ｒ１の抵抗値Ｒ１が低い場合は電流値が大きく、抵抗Ｒ１の抵抗値Ｒ１が高い場合は電流値が小さくなり、同じ方向にばらつく。しかし、電流のばらつき度合い、パーセンテージが異なる。これは式（２）、式（３）に示される方程式の差によるものである。
【００３２】
ここで、カレントミラー回路によって電流Ｉ２の電流値Ｉ２を３．７４倍した電流Ｉ１４を作り、電流Ｉ１５から減じた電流Ｉ１６をつくると次のようになる。
電流Ｉ１４のばらつき
（抵抗値Ｒ１センター値）Ｉ１４＝３．９０〔μＡ〕  （±０％）
（抵抗値Ｒ１が低い場合）Ｉ１４＝６．４０〔μＡ〕  （＋６４．４％）
（抵抗値Ｒ１が高い場合）Ｉ１４＝２．３６〔μＡ〕  （−３９．４％）
電流Ｉ１６のばらつき
（抵抗値Ｒ１センター値）Ｉ１６＝８．７７〔μＡ〕  （±０％）
（抵抗値Ｒ１が低い場合）Ｉ１６＝８．１３〔μＡ〕  （−７．３％）
（抵抗値Ｒ１が高い場合）Ｉ１６＝８．７９〔μＡ〕  （＋２．２％）
【００３３】
よって、抵抗Ｒ１による電流Ｉ１６の電流ばらつきは、図４に示されるように、８〔μＡ〕〜９〔μＡ〕となり、電流Ｉ２の影響、つまり抵抗Ｒ１の影響を低減することができる。
【００３４】
以上より、カレントミラー回路の出力側のトランジスタＰ１６は、電流Ｉ１６と同様に各種ばらつき要素である温度、電源電圧、トランジスタ閾値電圧、抵抗に対して安定した電流Ｉ１７を出力することができる。電流Ｉ１７は、次式で求められる。
【数９】
2011186593.tif 000011
但し、ｎ＝ΔＩ１６／ΔＩ１２（本実施の形態ではｎ＝３．７４と設定）
【００３５】
抵抗で決まる基本電流からトランジスタで決まる基本電流としたことで、絶対温度Ｔに比例する必要の無い抵抗で、安定した電流を出力できる。また、抵抗Ｒ１、Ｒ２を調整することで温度特性の影響を低減できる。さらに、抵抗値Ｒ１による電流ばらつきを、ｎ＝ΔＩ６／ΔＩ２により算出されるカレントミラー電流を基本電流から減ずることで、抵抗ばらつきの影響を低減できる。また、回路定数の設定が容易であり、かつフィードバックを用いていないため各ばらつき要素に対し安定した補正ができる。
【００３６】
（第２の実施の形態）
図５に、第２の実施の形態に係る電流源回路の構成が示される。電流源回路は、バンドギャップリファレンス回路１０と、ゲート電圧生成回路２１と、出力トランジスタＮ２８とを具備する。バンドギャップリファレンス回路１０は、第１の実施の形態に係る電流源回路のバンドギャップリファレンス回路１０と同じ構成である。
【００３７】
説明が重複するが、バンドギャップリファレンス回路１０は、ＰチャネルＭＯＳトランジスタＰ１、Ｐ２と、ＮチャネルＭＯＳトランジスタＮ１、Ｎ２と、抵抗Ｒ１と、ダイオードＤ１、Ｄ２とを備える。トランジスタＰ１、Ｐ２は、共通に接続されるゲートがトランジスタＰ２のドレインに接続され、トランジスタＰ２を入力側トランジスタ、トランジスタＰ１を出力側トランジスタとするカレントミラー回路を形成する。トランジスタＰ１、Ｐ２によるカレントミラー回路のカレントミラー比を１：１とし、トランジスタＰ１に流れる電流をＩ１、トランジスタＰ２に流れる電流をＩ２とすると、Ｉ１＝Ｉ２となる。
【００３８】
トランジスタＰ１のドレインは、トランジスタＮ１のドレインに接続され、トランジスタＰ２のドレインは、トランジスタＮ２のドレインに接続される。トランジスタＮ１、Ｎ２は、共通に接続されるゲートがトランジスタＮ１のドレインに接続され、トランジスタＮ１を入力側トランジスタ、トランジスタＮ２を出力側トランジスタとするカレントミラー回路を形成する。トランジスタＮ１のソースは、ダイオードＤ１を介して電源電圧ＧＮＤに接続される。トランジスタＮ２のソースは、直列接続される抵抗Ｒ１とダイオードＤ２を介して電源電圧ＧＮＤに接続される。ダイオードＤ１、Ｄ２の面積比は１：１０に設定される。
【００３９】
ゲート電圧生成回路２１は、ＰチャネルＭＯＳトランジスタＰ２３、Ｐ２４、Ｐ２５と、ＮチャネルＭＯＳトランジスタＮ２３、Ｎ２４、Ｎ２５、Ｎ２６、Ｎ２７と、抵抗Ｒ２２とを備える。出力トランジスタＮ２８は、ＮチャネルＭＯＳトランジスタである。
【００４０】
トランジスタＰ２３、Ｐ２４、Ｐ２５は、ソースが電源電圧Ｖｃｃに接続され、ゲートがバンドギャップリファレンス回路１０のトランジスタＰ２のゲートおよびドレインに接続され、トランジスタＰ２を入力側トランジスタとするカレントミラー回路の出力側トランジスタとして機能する。トランジスタＰ２２、Ｐ２３、Ｐ２４、Ｐ２５のカレントミラー比は、１：１：５：１とする。トランジスタＰ２３のドレインは、トランジスタＮ２３を介して電源電圧ＧＮＤに接続される。トランジスタＮ２３は、ゲートとドレインとが接続され、さらに、トランジスタＮ２６のゲートに接続され、カレントミラー回路の入力側トランジスタとして機能する。トランジスタＮ２３には電流Ｉ２３が流れる。トランジスタＰ２４のドレインは、ダイオード接続されて直列に接続されるトランジスタＮ２５、Ｎ２４を介して、電源電圧ＧＮＤに接続される。トランジスタＰ２４には電流Ｉ２４が流れ、トランジスタＮ２５、Ｎ２４には電流Ｉ２５が流れる。
【００４１】
トランジスタＰ２４のドレインは、さらに、ダイオード接続されたトランジスタＮ２７と、カレントミラー回路の出力側トランジスタであるトランジスタＮ２６とを介して、電源電圧ＧＮＤに接続される。トランジスタＮ２３とトランジスタＮ２６とを備えるカレントミラー回路の電流比は、１：５とし、トランジスタＮ２６には、電流Ｉ２８が流れる。トランジスタＮ２７には、電流Ｉ２６が流れる。トランジスタＮ２７とトランジスタＮ２６との接続ノードと、トランジスタＰ２５のドレインとの間に抵抗Ｒ２２が接続され、電流Ｉ２７が流れる。トランジスタＰ２５と抵抗Ｒ２２との接続ノードは、出力トランジスタＮ２８のゲートに接続される。出力トランジスタＮ２８は、出力ノードＯＵＴと電源電圧ＧＮＤとの間に接続され、電流Ｉ２９が流れる。
【００４２】
本電流源回路の動作を説明する。バンドギャップリファレンス回路１０において、ダイオードＤ１、Ｄ２の面積比を１：１０、トランジスタＰ１、Ｐ２のカレントミラー比を１：１、トランジスタＮ１、Ｎ２を同一サイズと設定する。この場合、抵抗Ｒ１の電圧降下ＶＲ１は、ダイオードＤ１、Ｄ２の電圧降下をＶＤ１、ＶＤ２とすると、次式で求められる。
【数１０】
2011186593.tif 000012
ＶＲ１：抵抗Ｒ１の電圧降下
ＶＤ１：ダイオードＤ１の電圧降下
ＶＤ２：ダイオードＤ２の電圧降下
ＩＳ１：ダイオードＤ１の逆方向飽和電流
ＩＳ２：ダイオードＤ２の逆方向飽和電流
Ｉ１／Ｉ２＝１：トランジスタＰ１、Ｐ２のカレントミラー比１：１
ＩＳ２／ＩＳ１＝１０：ダイオード面積比  １：１０
【００４３】
したがって、電流Ｉ２は、次式で求まる。
【数１１】
2011186593.tif 000013
【００４４】
また、カレントミラー回路を構成するトランジスタＰ１、Ｐ２、Ｐ２３、Ｐ２５には、電流Ｉ２と同じ電流値の電流Ｉ１、Ｉ２、Ｉ２３、Ｉ２７が流れる。すなわち、次式となる。
Ｉ１＝Ｉ２＝Ｉ２３＝Ｉ２７
【００４５】
ゲート電圧生成回路２１は、トランジスタＰ２、Ｐ２３、Ｐ２４、Ｐ２５を出力側トランジスタとするＰチャネルのカレントミラー回路を備え、その電流比は、１：１：５：１となる。また、ゲート電圧生成回路２１は、トランジスタＮ２３を入力側トランジスタ、トランジスタＮ２６を出力側トランジスタとするＮチャネルのカレントミラー回路を備え、その電流比は、１：５となる。したがって、電流Ｉ２４〜Ｉ２８の電流比は、Ｉ２４：Ｉ２５：Ｉ２６：Ｉ２７：Ｉ２８＝５：１：４：１：５となる。
【００４６】
トランジスタＮ２４、Ｎ２５、Ｎ２７は、同一サイズのトランジスタとすると、それぞれのトランジスタの電圧降下ＶＮ２４、ＶＮ２５、ＶＮ２７は
【数１２】
2011186593.tif 000014
Ｗ２４：トランジスタＮ２４のゲート幅
Ｌ２４：トランジスタＮ２４のゲート長
Ｗ２７：トランジスタＮ２７のゲート幅
Ｌ２７：トランジスタＮ２７のゲート長
【００４７】
よって、トランジスタＮ２６の電圧降下（ドレイン・ソース電圧）ＶＮ２６は下記の通り、トランジスタの閾値電圧Ｖｔｎと等しくなる。
【数１３】
2011186593.tif 000015
【００４８】
また、抵抗Ｒ２２の電圧降下ＶＲ２２は、電流Ｉ２７が電流Ｉ２と同じ電流値Ｉ２であるため、式（５）より次の通りとなる。下式から分かるように、抵抗Ｒ２２の電圧降下ＶＲ２２は、熱電圧に比例する。
【数１４】
2011186593.tif 000016
【００４９】
トランジスタＮ２６のドレイン・ソース電圧ＶＮ２６（＝Ｖｔｎ）と抵抗Ｒ２２の電圧降下ＶＲ２２との和の電圧ＶＧ６が出力トランジスタＮ２８のゲートに印加される。
【数１５】
2011186593.tif 000017
【００５０】
すなわち、出力トランジスタＮ２８に流れる電流Ｉ２９は次の通りとなる。
【数１６】
2011186593.tif 000018
Ｗ２８：トランジスタＮ２８のゲート幅
Ｌ２８：トランジスタＮ２８のゲート長
【００５１】
式（６）には、Ｎチャネルトランジスタの閾値電圧Ｖｔｎ、電源電圧ＶＣＣが含まれていない。したがって、電流Ｉ２９は、トランジスタの閾値電圧ばらつき、回路の電源電圧ばらつきの影響を受けずに安定した電流となる。
【００５２】
また、式（６）のオーバードライブ電圧は、次式のように、絶対温度Ｔに比例する。
【数１７】
2011186593.tif 000019
【００５３】
オーバードライブ電圧が温度Ｔに比例するとき、図６に示されるように、トランジスタのドレイン電流は、温度にほとんど依存しない特徴をもつ。図６には、０．１〔μＡ〕〜１００〔μＡ〕まで、トランジスタに一定電流を流す場合のオーバードライブ電圧特性が示される。各々の特性は、絶対０度、つまり−２７３〔℃〕を０〔Ｖ〕と起点する絶対温度に比例したオーバードライブ電圧になることがわかる。
【００５４】
これは、トランジスタのコンダクタンス定数βが、図７に示されるように、温度Ｔの２乗にほぼ反比例するため、結果として絶対温度Ｔが相殺されるためである。このグラフは、横軸が１／Ｔ２であり、２５〔℃〕を１．０として基準化されている。グラフ上ではほぼ比例することが示され、コンダクタンス定数βの値が絶対温度Ｔの２乗に反比例することがわかる。ゆえに、式（６）で示される電流Ｉ２９は、温度依存がほとんど無い。さらに、抵抗Ｒ１、Ｒ２２のばらつきは、その抵抗比により相殺されるため、電流Ｉ２９は、抵抗ばらつきの影響を受けない。よって、出力トランジスタＮ２８は、ばらつき要素である温度、電源電圧、トランジスタ閾値電圧、抵抗に対して安定した電流Ｉ２９を出力する。
【００５５】
抵抗で決まる基本電流からトランジスタで決まる基本電流としたことにより、絶対温度Ｔに比例する必要の無い抵抗で、安定した電流を出力できる。また、オーバードライブ電圧を温度Ｔに比例する電圧を与えることにより、温度特性の影響を低減できる。さらに、トランジスタの閾値電圧を正確に作り出すことにより、抵抗ばらつきの影響を低減できる。また、回路定数の設定が容易であり、かつフィードバックを用いていないため各ばらつき要素に対して安定した補正ができる。
【００５６】
上述のように、本実施の形態に係る電流源回路は、第１の実施の形態に係る電流源回路に対して、素子数が若干増えるが、温度依存を低減させる抵抗比、および抵抗ばらつきの影響を低減させるカレントミラー比をトランジスタ特性や抵抗特性をもとに算出・設定する必要がなく、より容易に回路を構成できる。
【００５７】
本発明によれば、半導体集積回路においてプロセス変動、電源変動、温度変動に対し、安定した電流を簡単な回路構成により供給できる。
【００５８】
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【００５９】
上記に関連して以下の項を示す。
（項１）第１電源電圧と第２電源電圧とに基づいて、基準電流を生成する基準電流源回路と、
上記基準電流に基づいて、熱電圧に比例する電圧を生成する基準電圧源回路と、
上記基準電流に基づいて、第１の導伝型のトランジスタの閾値電圧を出力する閾値電圧出力回路と、
上記基準電圧源回路が生成する電圧と上記閾値電圧出力回路から出力される上記閾値電圧とを加算した電圧をゲートに印加され、所定の出力電流を供給する上記第１の導伝型の第１トランジスタと
を具備する電流源回路。
【００６０】
（項２）上記基準電圧源回路は、
上記基準電流に基づいて第１電流が流れる上記第１の導伝型と相補の第２の導伝型の第２トランジスタと、
上記第１電流が流れて生成される電圧降下を上記熱電圧に比例する電圧として出力する第１抵抗と
を備える項１に記載の電流源回路。
【００６１】
（項３）上記閾値電圧出力回路は、
上記基準電流に基づいて第２電流を生成する上記第１の導伝型と相補の第２の導伝型の第３トランジスタと、
上記基準電流に基づいて第３電流を生成する上記第２の導伝型の第４トランジスタと、
直列に接続される上記第１の導伝型の第５トランジスタおよび第６トランジスタと、上記第５トランジスタおよび上記第６トランジスタはダイオード接続されて第４電流が流れ、
直列に接続される上記第１の導伝型の第７トランジスタおよび第８トランジスタと、上記第７トランジスタはダイオード接続されて第５電流が流れ、
上記第３トランジスタと上記第２電源電圧との間に接続される第９トランジスタと、上記第９トランジスタはダイオード接続されて上記第８トランジスタとカレントミラー回路を形成し、上記第８トランジスタに上記第２電流に基づく第６電流が流れ、
上記第５トランジスタおよび上記第６トランジスタと、上記第７トランジスタおよび上記第８トランジスタとは、上記第４トランジスタと上記第２電源電圧との間に並列に接続される
項１または項２に記載の電流源回路。
【００６２】
（項４）上記第１電流、上記第３電流、上記第４電流、上記第５電流、上記第６電流の電流値の比は、１：５：４：１：５である
項３に記載の電流源回路。
【００６３】
（項５）上記基準電流源回路は、
上記第１の導伝型の第１０トランジスタおよび第１１トランジスタと、上記第１０トランジスタおよび上記第１１トランジスタのゲートは上記第１０トランジスタのドレインに接続されてカレントミラー回路を形成し、
上記第１の導伝型と相補の第２の導伝型の第１２トランジスタおよび第１３トランジスタと、上記第１２トランジスタおよび上記第１３トランジスタのゲートは上記第１３トランジスタのドレインに接続されてカレントミラー回路を形成し、
第１ダイオードおよび第２ダイオードと、
第２抵抗と
を備えるバンドギャップリファレンス回路であり、
上記第１２トランジスタ、上記第１０トランジスタ、上記第１ダイオードは、上記第１電源電圧と上記第２電源電圧との間に直列に接続され、
上記第１３トランジスタ、上記第１１トランジスタ、上記第２抵抗、上記第２ダイオードは、上記第１電源電圧と上記第２電源電圧との間に直列に接続される
項１から請求項４のいずれかに記載の電流源回路。
【００６４】
（項６）第１の導伝型の第１トランジスタおよび第２トランジスタと、上記第１トランジスタおよび上記第２トランジスタのゲートは上記第１トランジスタのドレインに接続されてカレントミラー回路を形成し、
上記第１の導伝型と相補の第２の導伝型の第３トランジスタおよび第４トランジスタと、上記第３トランジスタおよび上記第４トランジスタのゲートは上記第４トランジスタのドレインに接続されてカレントミラー回路を形成し、
第１ダイオードおよび第２ダイオードと、
第１抵抗と
を備え、上記第３トランジスタ、上記第１トランジスタ、上記第１ダイオードは、第１電源電圧と第２電源電圧との間に直列に接続され、上記第４トランジスタ、上記第２トランジスタ、上記第１抵抗、上記第２ダイオードは、上記第１電源電圧と上記第２電源電圧との間に直列に接続され、上記第４トランジスタに流れる電流を基準電流としてカレントミラー回路の出力側トランジスタに上記第４トランジスタのドレイン電圧を出力する基準電流源回路と、
上記第４トランジスタとカレントミラー回路を形成して上記ドレイン電圧をゲートに印加され、上記基準電流に基づいて第１電流が流れる上記第２の導伝型の第５トランジスタと、
上記第１電流が流れて生成される電圧降下を熱電圧に比例する電圧として出力する第２抵抗と
を備える基準電圧源回路と、
上記基準電流に基づいて第２電流を生成する上記第２の導伝型の第６トランジスタと、
上記基準電流に基づいて第３電流を生成する上記第２の導伝型の第７トランジスタと、
直列に接続される上記第１の導伝型の第８トランジスタおよび第９トランジスタと、上記第８トランジスタおよび上記第９トランジスタはダイオード接続されて第４電流が流れ、
直列に接続される上記第１の導伝型の第１０トランジスタおよび第１１トランジスタと、上記第１０トランジスタはダイオード接続されて第５電流が流れ、
上記第６トランジスタと上記第２電源電圧との間に接続される第１２トランジスタと、上記第１２トランジスタはダイオード接続されて上記第１１トランジスタとカレントミラー回路を形成し、上記第１１トランジスタに上記第２電流に基づく第６電流が流れ、
上記第８トランジスタおよび上記第９トランジスタと、上記第１０トランジスタおよび上記第１１トランジスタとは、上記第７トランジスタと上記第２電源電圧との間に並列に接続され、上記第１１トランジスタのドレイン・ソース電圧を上記第１の導伝型のトランジスタの閾値電圧として出力する閾値電圧出力回路と、
上記基準電圧源回路が生成する電圧と上記閾値電圧出力回路から出力される上記閾値電圧とを加算した電圧をゲートに印加され、所定の出力電流を供給する上記第１の導伝型の出力トランジスタと
を具備する電流源回路。
【００６５】
（項７）上記第１電流、上記第３電流、上記第４電流、上記第５電流、上記第６電流の電流値の比は、１：５：４：１：５である項６に記載の電流源回路。
【００６６】
（項８）項１から項７のいずれかに記載の電流源回路を搭載する半導体装置。
【符号の説明】
【００６７】
１  バンドギャップリファレンス回路
２  電流出力部
３  反転回路
４  レベルシフト回路
１０  バンドギャップリファレンス回路
２０、２１  ゲート電圧生成回路
３０  電流補正回路
Ｄ１、Ｄ２  ダイオード
Ｎ１、Ｎ２、Ｎ３、Ｎ４  トランジスタ（Ｎチャネル）
Ｎ１３、Ｎ１４  トランジスタ（Ｎチャネル）
Ｎ２３、Ｎ２４、Ｎ２５、Ｎ２６、Ｎ２７、Ｎ２８  トランジスタ（Ｎチャネル）
Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６、Ｐ７  トランジスタ（Ｐチャネル）
Ｐ１３、Ｐ１４、Ｐ１５、Ｐ１６  トランジスタ（Ｐチャネル）
Ｐ２３、Ｐ２４、Ｐ２５  トランジスタ（Ｐチャネル）
Ｒ１、Ｒ１２、Ｒ２２  抵抗
【図１】
2011186593.tif 000020
【図２】
2011186593.tif 000021
【図３】
2011186593.tif 000022
【図４】
2011186593.tif 000023
【図５】
2011186593.tif 000024
【図６】
2011186593.tif 000025
【図７】
2011186593.tif 000026