(57)【要約】【課題】電子回収効率を高め、かつ、長波長域での感度を高めるとともに電子回収の高速化を図る。【解決手段】半導体基板の不純物濃度を深度が深くなるに従って標準的な濃度より高濃度へと移行する濃度勾配をつけることにより、半導体基板中での電子移動速度を増し、空乏層より深部の電子をすばやく表面方向に移動させ、かつ、迷走する電子の寿命を短時間とすることで電子回収の高速化を図り、時間分解能を向上させるようにするものである。【選択図】        図４
2011205040.tif 000002
【特許請求の範囲】
【請求項１】
表面側に空乏層を備えた光電変換素子構造を構成する半導体基板であって、
前記半導体の表面側から裏面側に向けて不純物濃度の濃度勾配をつけて不純物をドープした
ことを特徴とする半導体基板。
【請求項２】
請求項１に記載の半導体基板において、
前記不純物は、Ｐ型不純物であり、
前記濃度勾配は、前記表面側から前記裏面側に向けてＰ型不純物濃度が高くなる濃度勾配である
ことを特徴とする半導体基板。
【請求項３】
請求項２に記載の半導体基板において、
前記濃度勾配における前記表面側の濃度は、前記光電変換素子構造を構成可能な濃度であり、
前記濃度勾配は、前記表面側から前記裏面側に向かいＰ型不純物濃度が単調増加する
ことを特徴とする半導体基板。
【請求項４】
請求項２または３のいずれか１項に記載の半導体基板において、
前記濃度勾配は、指数的に増加する濃度勾配であり、濃度の平均増加率が深さ方向１μｍにつき１．０５倍以上である
ことを特徴とする半導体基板。
【請求項５】
請求項２、３または４のいずれか１項に記載の半導体基板の表面にＮ型半導体層を形成して、前記半導体基板の前記表面側に前記空乏層を形成した
ことを特徴とする光電変換素子。
【請求項６】
表面側に空乏層を備えた光電変換素子構造を構成する半導体基板の製造方法であって、
前記光電変換素子構造を構成可能な濃度よりも高濃度でＰ型不純物をドープした後に熱処理したバルクシリコン基板上に、
エピタキシャル成長法により、Ｐ型不純物の濃度を前記光電変換素子構造を構成可能な濃度に固定した原料を供給して前記バルクシリコン基板上にエピタキシャル成長によりＰ型エピタキシャル層を形成し、
Ｐ型不純物の拡散によって、前記Ｐ型エピタキシャル層におけるＰ型不純物の濃度が、前記Ｐ型エピタキシャル層の表面から前記バルクシリコン基板へ向かう方向で単調増加する濃度勾配を備えた半導体基板を形成する
ことを特徴とする半導体基板の製造方法。
【請求項７】
請求項６に記載の半導体基板の製造方法において、
前記バルクシリコン基板の熱処理時間を制御して、Ｐ型不純物の拡散による前記Ｐ型エピタキシャル層におけるＰ型不純物の濃度勾配の勾配を制御する
ことを特徴とする半導体基板の製造方法。
【請求項８】
表面側に空乏層を備えた光電変換素子構造を構成する半導体基板の製造方法であって、
前記光電変換素子構造を構成可能な濃度よりも高濃度でＰ型不純物をドープした後に熱処理したバルクシリコン基板上に、
エピタキシャル成長法により、エピタキシャル成長の初期段階ではＰ型不純物の濃度を前記光電変換素子構造を構成可能な濃度よりも高濃度とし、エピタキシャル成長の進展に従ってＰ型不純物の濃度を下げていき、エピタキシャル成長の最終段階ではＰ型不純物の濃度を前記光電変換素子構造を構成可能な濃度となるように制御しながら原料供給して、エピタキシャル成長によりＰ型エピタキシャル層を形成し、
前記Ｐ型エピタキシャル層におけるＰ型不純物の濃度が、前記Ｐ型エピタキシャル層の表面から前記バルクシリコン基板へ向かう方向で単調増加する濃度勾配を備えた半導体基板を形成する
ことを特徴とする半導体基板の製造方法。
【請求項９】
請求項６、７または８のいずれか１項に記載の半導体基板の製造方法により製造された半導体基板のＰ型エピタキシャル層表面にＮ型半導体層を形成して、前記半導体の前記表面側に前記空乏層を形成する
ことを特徴とする光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板および光電変換素子ならびにそれらの製造方法に関し、さらに詳細には、固体撮像素子や固体撮像素子を集積した固体撮像素子集積回路の作製に用いて好適な半導体基板および光電変換素子ならびにそれらの製造方法に関する。
【背景技術】
【０００２】
従来より、半導体基板を用いて光電変換素子を作製し、さらに光電変換素子を用いて固体撮像素子や固体撮像素子を集積した固体撮像素子集積回路が作製されている。
【０００３】
しかしながら、こうした固体撮像素子、特に、高速な電子回収を必要とする固体撮像素子においては、従来から使用されている均一な不純物濃度をもつ半導体基板では、当該半導体基板内を迷走する電子により電子回収の遅れが生じ、時間的な分解能が低下するという問題点が指摘されていた。
【０００４】
特に、固体撮像素子に長波長域（波長７５０ｎｍ〜９００ｎｍ）の近赤外光を照射した場合には、半導体基板の奥深くまで吸収されずに透過してしまう光が生ずるようになり、半導体基板の奥深くまで透過した光は当該半導体基板の奥深くで吸収されて、当該半導体基板の奥深くで電子が発生することになり、こうして半導体基板の奥深くで発生した電子が迷走することとなっていた。
【０００５】
従って、固体撮像素子に長波長域（波長７５０ｎｍ〜９００ｎｍ）の近赤外光を照射した場合には、半導体基板内を迷走する電子による電子回収の遅れの影響が大きく、時間分解能を低下させる主たる原因となっていた。
【０００６】
また、半導体基板内を迷走する電子の一部は正孔と再結合するため、固体撮像素子においては近赤外光の感度の急激な低下が起きてしまうこととなっていた。
【０００７】
ここで、半導体基板を用いて作製されたＰＮ接合フォトダイオードやフォトゲートなどの光電変換素子において、その電子回収効率を高め、かつ、長波長域での感度を高めるとともに電子回収の高速化を図るための改善の手法としては、主に空乏層を広げることを目的とした方法が採用されてきた。
【０００８】
こうした空乏層を広げるための従来の技術としては、例えば、特許文献１として提示する特開平７−８６５４３号公報に、Ｐ型半導体層とＮ型半導体層との間に絶縁層である真性シリコンを挟んだＰＩＮ構造を集積する手法が開示されており、また、特許文献２として提示する特開２００８−３４８３６号公報に、真性に近い低濃度のＮ型半導体層と低濃度のＰ型半導体層とをエピタキシャル結晶成長制御によって形成する手法が開示されている。
【０００９】
しかしながら、上記した２つの手法のうちの前者については、不純物濃度が非常に低濃度である半導体基板を用いるため、製造に際して技術的な安定性に乏しいという問題点があった。
【００１０】
また、上記した２つの手法のうちの後者については、極めて高精度に制御された結晶成長工程が必要であり、半導体基板の製造に際してこれまで行われてきた設計方法や製造方法との整合性が低く、半導体基板の製造にこれまで用いられてきた資源を有効に活用することができないという問題点があった。
【００１１】
一方、電子回収効率を高める手法として、特許文献３として提示する特開２００９−１８０６５９号公報に開示されているように、半導体基板を用いて構成された固体撮像素子の裏面側から光を照射する裏面照射技術が提案されている。
【００１２】
この裏面照射技術は、電子回収効率を高める点では改善があると思われるが、電子回収時間の短縮化を図ることが容易ではなく、時間分解能の改善を図るという点では不十分なものであった。
【特許文献１】特開平７−８６５４３号公報
【特許文献２】特開２００８−３４８３６号公報
【特許文献３】特開２００９−１８０６５９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は、上記したような従来の技術の有する種々の問題点に鑑みてなされたものであり、その目的とするところは、電子回収効率を高め、かつ、長波長域での感度を高めるとともに電子回収の高速化を図ることができるようにした半導体基板および光電変換素子を提供しようとするものである。
【００１４】
また、本発明の目的とするところは、従来から用いられているフォトダイオードやフォトゲートなどの光電変換技術やＣＭＯＳ方式イメージセンサー技術などと整合性の高い比較的軽微なプロセス変更によって、電子回収効率を高め、かつ、長波長域での感度を高めるとともに電子回収の高速化を図ることができるようにした半導体基板および光電変換素子を作製することのできる半導体基板の製造方法および光電変換素子の製造方法を提供しようとするものである。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明は、半導体基板の不純物濃度を深度が深くなるに従って標準的な濃度より高濃度へと移行する濃度勾配をつけることにより、半導体基板中での電子移動速度を増し、空乏層より深部の電子をすばやく表面方向に移動させ、かつ、迷走する電子の寿命を短時間とすることで電子回収の高速化を図り、時間分解能を向上させるようにしたものである。
【００１６】
より詳細には、例えば、半導体基板を構成するエピタキシャル結晶成長層について、その不純物濃度を半導体基板の表面からの深度が深くなるに従って標準的な濃度より高濃度となるように濃度勾配をつけるものであり、これによりエピタキシャル結晶成長層中での電子移動速度を増し、空乏層より深部の電子をすばやく表面方向に移動させ、かつ、迷走する電子の寿命を短時間とすることで電子回収の高速化を図り、時間分解能を向上させるものである。
【００１７】
従って、本発明によれば、例えば、半導体基板に対してマスクを用いてデバイス形成を行なう表面および表面から２μｍまでの深度の表層では、当該デバイスが従来より用いていた標準的な不純物濃度をそのまま使えばよいので、従来の手法を変更することなく設計して製造することができ、しかも電子回収効率を高め、かつ、長波長域での感度を高めるとともに電子回収の高速化を図ることができるようになる。
【００１８】
つまり、本発明によれば、既存の標準的なＣＭＯＳ集積回路の設計や製造工程に変更を加えることなく、半導体基板の製造工程の変更のみで、半導体基板に作製する光電変換素子の時間分解能を向上することができる。
【００１９】
即ち、本発明による半導体基板は、表面側に空乏層を備えた光電変換素子構造を構成する半導体基板であって、上記半導体の表面側から裏面側に向けて不純物濃度の濃度勾配をつけて不純物をドープしたものである。
【００２０】
また、本発明による半導体基板は、上記した本発明による半導体基板において、上記不純物がＰ型不純物であり、 上記濃度勾配が上記表面側から上記裏面側に向けてＰ型不純物濃度が高くなる濃度勾配であるようにしたものである。
【００２１】
また、本発明による半導体基板は、上記した本発明による半導体基板において、上記濃度勾配における上記表面側の濃度が、上記光電変換素子構造を構成可能な濃度であり、上記濃度勾配が、上記表面側から上記裏面側に向かいＰ型不純物濃度が単調増加するようにしたものである。
【００２２】
また、本発明による半導体基板は、上記した本発明による半導体基板において、上記濃度勾配は、指数的に増加する濃度勾配であり、濃度の平均増加率が深さ方向１μｍにつき１．０５倍以上であるようにしたものである。
【００２３】
また、本発明による光電変換素子は、上記した本発明による半導体基板の表面にＮ型半導体層を形成して、上記半導体基板の上記表面側に上記空乏層を形成するようにしたものである。
【００２４】
また、本発明による半導体基板の製造方法は、表面側に空乏層を備えた光電変換素子構造を構成する半導体基板の製造方法であって、上記光電変換素子構造を構成可能な濃度よりも高濃度でＰ型不純物をドープした後に熱処理したバルクシリコン基板上に、エピタキシャル成長法により、Ｐ型不純物の濃度を上記光電変換素子構造を構成可能な濃度に固定した原料を供給して上記バルクシリコン基板上にエピタキシャル成長によりＰ型エピタキシャル層を形成し、Ｐ型不純物の拡散によって、上記Ｐ型エピタキシャル層におけるＰ型不純物の濃度が、上記Ｐ型エピタキシャル層の表面から上記バルクシリコン基板へ向かう方向で単調増加する濃度勾配を備えた半導体基板を形成するようにしたものである。
【００２５】
また、本発明による半導体基板の製造方法は、上記した本発明による半導体基板の製造方法において、上記バルクシリコン基板の熱処理時間を制御して、Ｐ型不純物の拡散による上記Ｐ型エピタキシャル層におけるＰ型不純物の濃度勾配の勾配を制御するようにしたものである。
【００２６】
また、本発明による半導体基板の製造方法は、表面側に空乏層を備えた光電変換素子構造を構成する半導体基板の製造方法であって、上記光電変換素子構造を構成可能な濃度よりも高濃度でＰ型不純物をドープした後に熱処理したバルクシリコン基板上に、エピタキシャル成長法により、エピタキシャル成長の初期段階ではＰ型不純物の濃度を上記光電変換素子構造を構成可能な濃度よりも高濃度とし、エピタキシャル成長の進展に従ってＰ型不純物の濃度を下げていき、エピタキシャル成長の最終段階ではＰ型不純物の濃度を上記光電変換素子構造を構成可能な濃度となるように制御しながら原料供給して、エピタキシャル成長によりＰ型エピタキシャル層を形成し、上記Ｐ型エピタキシャル層におけるＰ型不純物の濃度が、上記Ｐ型エピタキシャル層の表面から上記バルクシリコン基板へ向かう方向で単調増加する濃度勾配を備えた半導体基板を形成するようにしたものである。
【００２７】
また、本発明による光電変換素子の製造方法は、本発明による半導体基板の製造方法により製造された半導体基板のＰ型エピタキシャル層表面にＮ型半導体層を形成して、上記半導体の上記表面側に上記空乏層を形成するようにしたものである。
【発明の効果】
【００２８】
本発明は、以上説明したように構成されているので、電子回収効率を高め、かつ、長波長域での感度を高めるとともに電子回収の高速化を図ることができる半導体基板および光電変換素子を提供することができるようになるという優れた効果を奏する。
【００２９】
また、本発明は、以上説明したように構成されているので、従来から用いられているフォトダイオードやフォトゲートなどの光電変換技術やＣＭＯＳ方式イメージセンサー技術などと整合性の高い比較的軽微なプロセス変更によって、電子回収効率を高め、かつ、長波長域での感度を高めるとともに電子回収の高速化を図ることができるようにした半導体基板および光電変換素子を作製することのできる半導体基板の製造方法および光電変換素子の製造方法を提供することができるようになるという優れた効果を奏する。
【図面の簡単な説明】
【００３０】
【図１】図１は、従来のフォトダイオードの断面構造の説明図である。
【図２】図２は、図１に示すフォトダイオードにおける電子ならびに正孔の移動の状態をあらわす説明図である。
【図３】図３は、図１に示すフォトダイオードについて、半導体基板の深度に対する不純物濃度と静電ポテンシャルとをフォトダイオードの断面構造と対応してあらわした説明図である。
【図４】図４は、本発明による半導体基板を用いて作製された光電変換素子たるフォトダイオードの断面構造および本発明による半導体基板の深度に対する不純物濃度と静電ポテンシャルとをフォトダイオードの断面構造と対応してあらわした図２に相当する説明図である。
【図５】図５は、図４に示す本発明によるフォトダイオードにおける電子ならびに正孔の移動の状態をあらわす説明図である。
【図６】図６は、Ｐ型不純物の濃度勾配と静電ポテンシャル勾配と当該静電ポテンシャル勾配により実現される時間分解能との関係をあらわす図表である。
【図７】図７は、本発明による半導体基板の製造方法における第１の製造方法の説明図である。
【図８】図８（ａ）（ｂ）は、本発明による半導体基板の製造方法における第２の製造方法の説明図である。
【図９】図９は、本発明による半導体基板の製造方法により得られるドーピングプロファイルをあらわすグラフである。
【図１０】図１０（ａ）（ｂ）は、本願発明者が行ったシミュレーションの条件およびその結果をあらわす説明図である。
【図１１】図１１（ａ）はフォノン散乱で自由運動する電子の軌跡のシミュレーション結果であり、また、図１１（ｂ）は電界中の電子の移動速度をあらわすグラフである。
【発明を実施するための形態】
【００３１】
以下、添付の図面を参照しながら、本発明による半導体基板および光電変換素子ならびにそれらの製造方法の実施の形態の一例について詳細に説明するものとする。
【００３２】
なお、添付の図面の各図ならびに以下の説明において、それぞれ共通あるいは相当する構成などについては同一の符号を用いて示すものとする。
【００３３】
Ｉ．本発明の理解を容易にするための説明
まず、半導体基板を用いて固体撮像素子を作製する方法について説明しておくと、固体撮像素子は、シリコンインゴットから薄く切り出されたバルクシリコン基板の表面に結晶欠陥の少ないエピタキシャル結晶成長層（以下、「エピ層」と適宜に称する。）を形成して半導体基板（ウェハー）を形成し、このウェハーに各種イオンをマスクに従い打ち込むなどの製法によって目的とする光電変換部やＦＥＴなどの半導体素子を形成することにより作製するものであることが知られている。
【００３４】
従来、広く用いられるウェハーの１つが、シリコンに添加する不純物としてＰ型半導体を形成するホウ素などの不純物を、１立方センチメートル当たり１の１５乗原子程度ドーピングしたものである（なお、「１立方センチメートル当たり１の１５乗原子」という表記については、記載を簡略化を図るために、以下においては「１ｅ１５」と適宜に標記する。）。
【００３５】
このようなウェハーの製造方法は、バルクシリコン基板に不純物濃度が１ｅ１５となるように不純物をドープして、その上に同濃度のエピ層を７〜２０μｍ成長させ、均一で欠陥がなく、かつ、不純物が均一にドープされたエピタキシャル基板としてウェハーを製造するというものである。
【００３６】
そして、このウェハー、即ち、半導体基板の表面から深度が２μｍ程度までの表層領域には、集積回路の目的を果たすための各種不純物のドープが行なわれ、様々な半導体素子が形成されることになるものであるが、これら半導体素子の中でも本発明による半導体基板を用いて作製するのに適しているものは、フォトダイオードやフォトゲートと称される光電変換素子である。
【００３７】
従って、以下の説明においては、本発明による半導体基板に形成される半導体素子として光電変換素子が形成される場合についてのみ説明することとし、光電変換素子以外の他の半導体素子が形成される場合の説明については、以下の説明を援用することにより省略する。
【００３８】
また、光電変換素子であるフォトダイオードとフォトゲートとについては、両者を本発明による半導体基板に形成した際において、本発明による半導体基板が両者に及ぼす作用効果は同様であるので、以下においてフォトダイオードについてのみ説明することとする。
【００３９】
さらに、半導体基板の製造方法によっては、不純物濃度の異なるウェハーを用いることもあるが、その場合は、当該製造方法が用いる標準的な不純物濃度（例えば、Ｐ型不純物濃度が２．５ｅ１５である。）を基準として、本発明に適用することができることは勿論であるが、以下の実施の形態の説明においては説明の煩雑さを避けるため、基準となるウェハーの不純物濃度を１ｅ１５として説明する。
【００４０】
ここで、図１には、従来のフォトダイオードの断面構造の説明図が示されており、フォトダイオード１００は、Ｐ型バルクシリコン基板１０２上にＰ型不純物を含むＰ型エピタキシャル結晶成長層（Ｐ型エピ層）１０４を形成した半導体基板（ウェハー）１０６の表面から、リンなどのＮ型不純物を打ち込みＮ型半導体層（Ｎ型ドープ層）１０８を形成して、所謂、ＰＮ接合を形成しており、このＰＮ接合部近傍には電子も正孔も存在しない空乏層１１０が形成される。なお、図１において、空乏層１１０は破線によって示されている。
【００４１】
このフォトダイオード１００は、空乏層１１０中のシリコン原子に光が吸収されたときに発生する電子と正孔とを静電ポテンシャルに従い移動させ、表面近くのＮ型ドープ層１０８に電子を回収し、表面より深部のウェハー１０６中のＰ型エピ層１０４に正孔を回収することで光電変換を行なう光電変素子である。
【００４２】
ここで、ウェハー１０６のＰ型エピ層１０４がＰ型不純物を１ｅ１５の不純物濃度で含む場合に、空乏層１１０の厚さＴ１（Ｎ型不純物の打ち込まれた表面から深さ方向に測った距離）は、一般には、２〜３μｍである。
【００４３】
即ち、空乏層１１０の厚さＴ１は、Ｎ型ドープ層１０８に印加するバイアス電圧１１２とＮ型ドープ層１０８のＮ型不純物濃度とによって変化するが、一般的なイメージセンサーが使用する２Ｖ〜５Ｖの電圧とＮ型不純物濃度（１ｅ１７〜１ｅ２０）では、厚くとも約３μｍである。
【００４４】
この空乏層１１０の厚さＴ１をさらに厚くするためには、ウェハー１０６のＰ型エピ層１０４のＰ型不純物濃度を下げることが最も有効であるが、様々な半導体デバイスを混在させる必要があるＣＭＯＳ集積回路では、上記のＰ型不純物を１ｅ１５程度含むウェハーを前提として設計されており、不純物濃度を１ｅ１４以下にすることは実用的ではない。
【００４５】
また、Ｎ型不純物を高速で打ち込み、ウェハー１０６のより深部に１ｅ１５に近い不純物濃度でＮ型不純物をドープすることができれば、原理的には真性シリコンと等価な領域を広げることが可能ではあるが、Ｎ型不純物原子は比較的質量が重く、ウェハー１０６の深部への打ち込みが難しいことが知られており、この手法も実用的ではない。
【００４６】
即ち、少なくとも標準ＣＭＯＳ集積回路製造プロセスに互換性のある製造プロセスでは、数μｍを超える厚みで、濃度が薄く、かつ、マスクレイアウトに忠実なＮ型不純物ドープを実現することはできないものである。
【００４７】
つまり、光に対して高い感度をもつ空乏層１１０の厚さＴ１は、標準ＣＭＯＳ集積回路製造プロセスに近い製造方法を用いる限り、２〜３μｍが限界であり、これを広げることは容易ではない。
【００４８】
次に、図２には、図１に示すフォトダイオード１００における電子ならびに正孔の移動の状態をあらわす説明図が示されており、この図２を参照しながら、フォトダイオード１００への光照射により発生した電子ならびに正孔が、どのように移動するのかについて説明する。
【００４９】
ここで、シリコンの光吸収は波長に依存しており、波長が６００ｎｍより短い光は厚さＴ１が２〜３μｍの空乏層１１０で効率良く吸収され、発生した電子２００と正孔２０２とは空乏層１１０内部の静電ポテンシャルに従い移動し、電子２００はＮ型ドープ層１８に引かれ（図２の矢印Ａを参照する。）、正孔２０２は反対方向に逃げる（図２の矢印Ｂを参照する。）。
【００５０】
しかしながら、波長が６００ｎｍより長い光については、その一部は空乏層１１０では吸収されずにウェハー１０６の深部まで到達する。例えば、波長７００ｎｍの光線が５０％吸収される深度は３．０μｍ、また、波長８００ｎｍの光線が５０％吸収される深度は９．０μｍ程度であることが知られている。
【００５１】
つまり、波長が７００ｎｍより長い近赤外光の半分以上は、厚さＴ１が２〜３μｍの空乏層１１０では吸収されることなく、ウェハー１０６の深部まで透過していく。
【００５２】
そして、空乏層１１０を透過した光線は、ウェハー１０６の深部でシリコン原子に吸収されて電子２０４と正孔２０６とを発生する。
【００５３】
こうしてウェハー１０６の深部で発生した正孔２０６は、Ｐ型エピ層１０４に回収されるが、Ｐ型エピ層１０４のＰ型不純物濃度が約１ｅ１５で均一（図３に示す半導体基板の深度に対する不純物濃度と静電ポテンシャルとをフォトダイオードの断面構造と対応して表した説明図を参照する。）であり、静電ポテンシャルもほぼ均一（図３に示す不純物濃度と静電ポテンシャルとをフォトダイオードの断面構造と対応して表した説明図を参照する。）であるので、電子２０４はフォノン散乱を受け自由運動しながら、ウェハー１０６中を迷走する。
【００５４】
こうした迷走電子２０４は、Ｐ型エピ層１０４中の少数キャリアとして短時間の存在を許されるが、ある確率で正孔との再結合で消滅し、ある確率で表面近くのフォトダイオード１００による空乏層１１０に到達する。
【００５５】
そして、ある確率で表面近くのフォトダイオード１００による空乏層１１０に到達した電子２０４は、すぐにＮ型ドープ層１０８に引き付けられ回収されるので光感度に寄与するが、その一方で、迷走時間だけ遅れて回収されるため、フォトダイオード１００の光に対する時間分解能を低下させてしまうことになる。
【００５６】
ここで、フォノン散乱による電子は、約１ｐｓｅｃに１回の割合で、ランダムな方向に平均的に約１０ｎｍ移動することが知られている。
【００５７】
確率過程をシミュレーション（図１１（ａ）に示すフォノン散乱で自由運動する電子の軌跡のシミュレーション結果を参照する。）すると、１μｓｅｃで約２〜３μｍの範囲を迷走していると予想される。
【００５８】
つまり、ウェハー１０６のＰ型エピ層１０４が完全に均一な濃度であるなら、その厚みが７〜２０μｍであることを考慮すると、少なくとも数μｓｅｃの迷走時間が生じることになる。
【００５９】
一方で、再結合の頻度は正孔濃度と電子濃度との積に比例することが知られているが、１ｅ１５のＰ型エピ層１０４中での平均的な電子の寿命は数μｓｅｃ程度であることが知られており、それより長く迷走する電子は消滅することが予想される。
【００６０】
結果的に、図１ならびに図２に示したようなウェハー１０６のＰ型不純物濃度が均一な従来型ＣＭＯＳ集積回路に構築されたフォトダイオード１００を代表とする光電変換素子での近赤外光による時間分解能は数μｓｅｃとなり、周波数にして数１００ＫＨｚであって、それより速い周波数の光信号では振幅の激しい減衰などが起こることが分かる。
【００６１】
ＩＩ．本発明による半導体基板の説明
本発明による半導体基板は、上記した知見に鑑みて案出されたものであり、半導体基板の表面から深部に向かい、Ｐ型不純物濃度を適度な勾配をもって濃くするようにしたものである。
【００６２】
図４には、本発明による半導体基板を用いて作製された光電変換素子たるフォトダイオードの断面構造および本発明による半導体基板の深度に対する不純物濃度と静電ポテンシャルとをフォトダイオードの断面構造と対応してあらわした図２に相当する説明図が示されている。
【００６３】
このフォトダイオード１０は、Ｐ型不純物を高濃度にドープされたＰ型バルクシリコン基板１２上に濃度勾配をもってＰ型不純物をドープしたＰ型エピタキシャル結晶成長層（Ｐ型エピ層）１４を形成した半導体基板（ウェハー）１６の表面から、リンなどのＮ型不純物を打ち込みＮ型半導体層（Ｎ型ドープ層）１０８を形成して、所謂、ＰＮ接合を形成しており、このＰＮ接合部近傍には電子も正孔も存在しない空乏層１１０が形成される。なお、図４において、空乏層１１０は破線によって示されている。
【００６４】
より詳細には、Ｐ型エピ層１４は、ウェハー１６の表面から深部に向かうに従ってＰ型不純物濃度が高くなるようにした濃度勾配を備えている。
【００６５】
具体的には、Ｐ型エピ層１４のＰ型不純物濃度は、ウェハー１６の表面から２〜３μｍの深度では１ｅ１５程度として既存プロセスとの整合性を保ち、それより深部では１ｅ１６〜１ｅ２０程度まで勾配をもって濃度を高める。
【００６６】
例えば、Ｐ型エピ層１４のＰ型不純物濃度を、ウェハー１６の表面からの深度４μｍで１ｅ１６とし、深度６μｍで１ｅ１７とし、深度８μｍで１ｅ１８とするようにして、概ね指数的に増加する濃度勾配をつけるものである。
【００６７】
この深度に対するＰ型不純物の濃度の増加は、深度１μｍにつき３倍程度、換言すれば、深度３μｍにつき１桁程度が、後述する静電ポテンシャル勾配の観点から電子回収の高速化に適する。
【００６８】
しかしながら、深度に対するＰ型不純物の濃度の増加が、深度１μｍにつき１．５倍程度、換言すれば、深度６μｍにつき１桁程度であれば、従来の技術と比較すると十分な電子回収の高速化を図ることができ、深度１μｍにつき１．０５倍程度であっても、従来の技術と比較するとある程度の電子回収の高速化を図ることができる。
【００６９】
ここで、上記した濃度勾配は単調増加である必要があり、一定率で指数的に増加するものであることが好ましい。
【００７０】
また、ウェハー１６の表面からのＰ型エピ層１４の厚さＴ２は、一般的には７〜２０μｍであるので、それより深いところはシリコンインゴットから薄く切り出されるＰ型バルクシリコン基板１２となるが、そのＰ型バルクシリコン基板１２のＰ型不純物濃度は、Ｐ型エピ層１４の最深部のＰ型不純物濃度より高くすることが好ましい。
【００７１】
なお、ウェハー１６の平面方向のＰ型不純物濃度は均一であることが好ましいが、厳密な均一性は必要としない。
【００７２】
しかしながら、深さ方向にも平面方向にも、不純物濃度の極端な局在や不連続な段差は排除することが好ましい。
【００７３】
次に、図５には、図４に示す本発明によるフォトダイオード１０における電子ならびに正孔の移動の状態をあらわす説明図が示されており、この図５を参照しながら、フォトダイオード１０への光照射により発生した電子ならびに正孔が、どのように移動するのかについて説明する。
【００７４】
上記において説明したように、シリコンの光吸収は波長に依存しており、波長が６００ｎｍより短い光は厚さＴ１が２〜３μｍの空乏層１１０で効率良く吸収され、発生した電子２０と正孔２２とは空乏層１１０内部の静電ポテンシャルに従い移動し、電子２０はＮ型ドープ層１０８に引かれ（図５の矢印Ｃを参照する。）、正孔２２は反対方向に逃げる（図２の矢印Ｄを参照する。）。
【００７５】
しかしながら、波長が６００ｎｍより長い光については、その一部は空乏層１１０では吸収されずにウェハー１６の深部まで到達する。
【００７６】
例えば、波長が７００ｎｍより長い近赤外光の半分以上は、厚さＴ１が２〜３μｍの空乏層１１０では吸収されることなく、ウェハー１６の深部まで透過していく。
【００７７】
そして、空乏層１１０を透過した光線は、ウェハー１６のＰ型エピ層１４の深部でシリコン原子に吸収されて電子２４と正孔２６とを発生する。
【００７８】
ここで、従来より、Ｐ型不純物濃度が１０倍になると静電ポテンシャルは約５９ｍＶ上昇することが知られており、本発明のＰ型エピ層１４のようにＰ型不純物濃度が深度に従い勾配をもっていて、そのＰ型不純物の濃度勾配が、例えば、１ｅ１５から１ｅ２０に上昇するものであれば、静電ポテンシャルは都合約３００ｍＶの勾配をもつことになる（図４を参照する）。
【００７９】
従って、上記において説明したように、従来のウェハー１０６で発生した電子の一部（迷走電子２０４）は迷走し、ある確率で正孔と再結合して消滅するものであるが、本発明による深さ方向にＰ型不純物濃度勾配を備えた半導体基板（ウェハー）１６で発生した電子２４は、静電ポテンシャルの勾配に従い、迷走することなく表面方向（図５の矢印Ｅを参照する。）に移動する速度を持つ。
【００８０】
このため、従来のフォトダイオード１００において電子が迷走する場合と比較すると、本発明によるフォトダイオード１０によれば、高い確率で電子は表面近くのフォトダイオード１０による空乏層１１０に到達する。
【００８１】
なお、既知の事実として、電子移動速度は、電子が均一な濃度中を迷走する場合に比べ、静電ポテンシャルに勾配が存在する場合は桁違いに高速であることが知られている。
【００８２】
具体的には、１ｋＶ／ｃｍの電界中の電子の平均速度は約１５ｋｍ／ｓｅｃ（図１１（ｂ）に示す電界中の電子の移動速度をあらわすグラフを参照する。）である。
【００８３】
従って、それから換算すると、深度１μｍ当たり３０ｍＶの静電ポテンシャル勾配がある場合には、１μｍの移動時間は約０．２ｎｓｅｃである。
【００８４】
即ち、この程度の静電ポテンシャル勾配があれば、ウェハー１６の表面から深度１０μｍの深部で発生した電子は、迷走することなく約２ｎｓｅｃ以内にウェハー１６の表面近くのフォトダイオード１０による空乏層１１０に到達するか、あるいは、移動途中に正孔と再結合して消滅する。
【００８５】
ここで、Ｐ型エピ層１４にはＰ型不純物が１ｅ１６から１ｅ２１の高濃度で存在するので、Ｐ型エピ層１４に存在する電子が正孔と再結合する確率は１ｅ１５の場合に比べ高いが、一方で電子は静電ポテンシャル勾配によりごく短時間でＰ型エピ層１４を通り過ぎるため、正孔と再結合せずに空乏層１１０に到達する可能性も高いことが予想される。
【００８６】
一方、Ｐ型エピ層１４で発生した正孔２６は、静電ポテンシャル勾配に従いウェハー１６のより深部方向（図５の矢印Ｆを参照する。）に移動する。
【００８７】
その速度は、電子の移動速度の１／３程度であるので、数ｎｓｅｃであると予想される。しかしながら、発生した正孔２４の周辺のＰ型エピ層１４のＰ型不純物濃度は高く、大量の正孔が存在していることを考慮すると、移動というよりも濃度平衡を保つ形で伝播している状態となるものである。
【００８８】
なお、光がＰ型エピ層１４で吸収されずにウェハー１６中をさらに進むと、Ｐ型エピ層１４を透過した光は、Ｐ型エピ層１４よりもさらに深部のバルクシリコン基板１２中で吸収されて電子２８と正孔３０とを発生する。
【００８９】
こうして発生した電子２８は、静電ポテンシャルの勾配の影響を受けないので、フォノン散乱に従い迷走する。
【００９０】
しかしながら、高い不純物濃度のＰ型半導体中では、正孔との接触確率は高く、迷走する電子は再結合によって消滅する確率が非常に高い。
【００９１】
従って、バルクシリコン基板１２のＰ型不純物濃度が１ｅ２０以上の高濃度である場合には、平均的な再結合時間は一般的には１ｎｓｅｃ以下程度と予想されるので、Ｐ型エピ層１４より深いバルクシリコン基板１２の深部で発生した電子２８は、迷走する間もなく短時間で消滅することになる。
【００９２】
一方、バルクシリコン基板１２で発生した正孔３０は、バルクシリコン基板１２に回収される。
【００９３】
従って、本発明による深さ方向に不純物の濃度勾配をもつ半導体基板（ウェハー）１６、即ち、深度が深くなるに従ってＰ型不純物濃度が高濃度になる濃度勾配をもつＰ型エピ層１４とＰ型不純物が高濃度にドープされたバルクシリコン基板１２とを備えた半導体基板（ウェハー）１６においては、ウェハー１６の表面より２〜３μｍの深度では、従来通りの不純物ドープによってフォトダイオード１０の空乏層１１０を形成することができ、通常通りの光感度がある。
【００９４】
空乏層１１０より深いＰ型エピ層１４で発生した電子は、緩やかな静電ポテンシャル勾配に従い迷走することなくウェハー１６の表面に移動し、極めて短時間でウェハー１６の表面に到達するか、移動途中で正孔との再結合により消滅する。
【００９５】
Ｐ型エピ層１４よりさらに深いバルクシリコン基板１２で発生した電子は、短時間で再結合によって消滅する。
【００９６】
従って、本発明による半導体基板（ウェハー１６）を用いて形成したフォトダイオード１０によれば、従来の半導体基板１０６を用いて形成した従来のフォトダイオード１００と比較すると、時間分解能が大幅に改善される。
【００９７】
なお、以上において説明したＰ型不純物の濃度勾配は、現行の半導体製造技術によって実現可能な最大濃度勾配を示すものであり、例えば、Ｐ型不純物濃度が、ウェハー１６の表面で１ｅ１５であり、かつ、Ｐ型エピ層１４の最深部で１ｅ１７程度であるような濃度勾配であれば、本発明の効果は十分に得られる。
【００９８】
この場合には、静電ポテンシャルの差は都合約１２０ｍＶであり、さらに緩やかな勾配をもつことになる。
【００９９】
この場合でも時間分解能は５〜１０ｎｓｅｃであり、均一な濃度の半導体基板を用いる場合に比べれば大幅な改善がある。
【０１００】
また、Ｐ型不純物の濃度勾配をこうした緩やかな濃度勾配とした場合には、光感度を向上することができるようになる。
【０１０１】
即ち、Ｐ型不純物濃度が従来に比べて１０〜１００倍濃くなり、再結合の頻度は濃度に従い高まることになるが、静電ポテンシャル勾配による高速な電子移動によって電子が少数キャリアとしてＰ型エピ層１４中に滞在する時間は１／１００〜１／１０００に短くなる。
【０１０２】
従って、電子が再結合されずに生き残る可能性は従来に比べて数倍高く、電子の回収効率が向上し光感度が向上する。
【０１０３】
次に、図６には、Ｐ型不純物の濃度勾配と静電ポテンシャル勾配と当該静電ポテンシャル勾配により実現される時間分解能との関係をあらわす図表が示されている。
【０１０４】
なお、ウェハー１６の表面のＰ型不純物の濃度は１ｅ１５で固定とし、ウェハー１６のなかでＰ型不純物の濃度勾配をもたせるＰ型エピ層１４の厚さＴ２を１０μｍとし、Ｐ型不純物濃度の勾配はウェハー１６の表面から一定率で指数的に増加するものとした。
【０１０５】
固体撮像素子における実際の時間分解能は、フォトダイオードの電子回収時間のみで決まることはなく、フォトダイオードの寄生容量、周辺電子回路の速度、信号配線の寄生抵抗と寄生容量などの要因で低下することを考慮すると、Ｐ型不純物の濃度勾配を４倍以上にする必要性はあまりなく、１００ＭＨｚ以上の時間分解能を要求する超高速用途であっても、濃度の平均増加率は深さ方向１μｍにつき２〜３倍が適当である。
【０１０６】
多くの高速用途では、濃度の平均増加率は深さ方向１μｍにつき２〜１．５倍で十分であり、所謂、高速カメラのアプリケーションでは、濃度の平均増加率は深さ方向１μｍにつき１．２〜１．０５倍でも従来に比べれば格段に良い時間分解能が得られる。
【０１０７】
さらに低い濃度勾配である、濃度の平均増加率が深さ方向１μｍにつき１．０５〜１．０１倍では、電子回収の高速化という点での有効性はあまり大きくはないが、全く濃度勾配がない従来の技術に比べると、電子回収も高速化し、また、電子回収率も向上する。
【０１０８】
なお、図６に示す図表は、Ｐ型エピ層１４の厚さＴ２が１０μｍの場合を例示したが、Ｐ型エピ層１４の厚さＴ２が異なる場合には、要求される時間分解能とＰ型エピ層１４の厚さＴ２とから適切な不純物濃度の勾配を決定すればよい。
【０１０９】
ＩＩＩ．本発明による半導体基板の製造方法の説明
本発明による不純物濃度の濃度勾配を備えた半導体基板の製造方法としては、以下に示す第１の製造方法と第２の製造方法とがある。
【０１１０】
以下、第１の製造方法と第２の製造方法とについてそれぞれ説明するが、本発明による半導体基板の製造方法の理解を容易にするために、Ｐ型エピ層１４の表面、即ち、ウェハー１６の表面のＰ型不純物濃度を１ｅ１５とし、深さ方向でＰ型エピ層１４の最深部の濃度を１ｅ２０とする場合を例にして説明する。
【０１１１】
〔第１の製造方法〕
図７に示す第１の製造方法の説明図を参照しながら説明するが、この第１の製造方法とは、エピタキシャル成長法により、Ｐ型不純物の濃度は固定して原料を供給してバルクシリコン基板上にエピタキシャル成長によりＰ型エピ層を形成し、Ｐ型不純物の濃度については拡散により濃度勾配をつけるという製造方法である。
【０１１２】
なお、エピタキシャル成長法としては、気相エピタキシャル成長法を用いることが好ましい。
【０１１３】
より詳細には、第１の製造方法は、例えば、エピタキシャル成長前のバルクシリコン基板に対し、エピタキシャル成長させる表面から濃度が１ｅ２１を超えるような高濃度でＰ型不純物を打ち込み、その後に熱処理し、Ｐ型不純物を１ｅ２１を超えるような高濃度でバルクシリコン基板に導入しておく。
【０１１４】
こうしたバルクシリコン基板の表面上に、従来通りのＰ型不純物の濃度が１ｅ１５のエピタキシャル成長を行なう気相成膜条件でＰ型エピ層を形成する。
【０１１５】
バルクシリコン基板に導入した高濃度のＰ型不純物は、例えば、ホウ素のような低分子量であるので気相拡散しやすい。
【０１１６】
そのため、結晶成長に伴いＰ型不純物はバルクシリコン基板の表面から染み出し蒸散し、気相成長に用いるガスに含まれるＰ型不純物濃度は、濃度が１ｅ１５の条件であっても実際にはそれより高濃度の結晶が作成されることになる。
【０１１７】
そして、このＰ型不純物の染み出しによる蒸散は、成長膜厚に対して指数的に減少していくので、Ｐ型不純物の濃度勾配を極めて精密に制御することは困難であるかもしれないが、一定の割合で再現性よく濃度勾配を形成することができる。
【０１１８】
なお、この第１の製造方法において、Ｐ型不純物の濃度勾配の勾配を制御する手法としては、バルクシリコン基板の熱処理時間を調整する手法がある。
【０１１９】
即ち、従来の製造方法によれば、バルクシリコン基板に高濃度不純物を打ち込み、その後に長時間の熱拡散工程によって、バルクシリコン基板中における不純物濃度が十分に均一になるまで不純物拡散させ、それからエピタキシャル成長の工程に移ることになる。
【０１２０】
このようにすることで、バルクシリコン基板に打ち込まれた不純物原子は、シリコン原子に対して均−に分散し安定化する。
【０１２１】
一方、第１の製造方法のように積極的な濃度勾配を持たせるためには、バルクシリコン基板に高濃度不純物を打ち込み、その後の熱拡散工程を通常に比べ短時間で終了し、その後、エピタキシャル成長の工程に移るのが有効である。
【０１２２】
このようにすると、バルクシリコン基板内における不純物の均一化が不十分となり、バルクシリコン基板の表面に打ち込まれた過剰なＰ型不純物は表面付近に偏在し不安定なため、より多くのＰ型不純物原子が気相拡散（蒸散：アウトディフュージョン）することになる。
【０１２３】
従って、バルクシリコン基板への高濃度不純物の打ち込み後の熱拡散工程の時間を調整することにより、エピタキシャル成長での気相拡散の広がり具合を制御することができる。
【０１２４】
なお、バルクシリコン基板の表面付近に偏在する過剰なＰ型不純物が蒸散すると同時に、バルクシリコン基板中においても不純物の拡散が進むので、表面付近の不純物濃度は下がり、不純物がバルクシリコン基板内で均一になったときに安定化して、バルクシリコン基板の表面からのＰ型不純物の染み出しは終了する。
【０１２５】
つまり、バルクシリコン基板に打ち込むＰ型不純物濃度の総量と打ち込み後の熱処理の時間とを組み合わせることにより、バルクシリコン基板に最終的にドープされるＰ型不純物濃度と成長中に気相拡散する不純物による濃度勾配を意図的に設計することができるものであり、不純物を多くドープし、短時間の熱処理であれば、成長完了時におけるバルクシリコン基板の最終濃度も高く、かつ、Ｐ型エピ層にできる濃度勾配は緩和の長い形になる（図９に示す本発明による半導体基板の製造方法により得られるドーピングプロファイルをあらわすグラフの曲線Ｂを参照する。）。
【０１２６】
一方、上記の場合と同じ濃度に相当する不純物をドープした後に、十分に熱処理を行なえば、緩和が急峻ですぐに一定濃度近くに達することになる（図９に示すドーピングプロファイルをあらわすグラフの曲線Ｃを参照する。）。
【０１２７】
また、不純物の総量を抑え、同じように熱処理時間を調整すれば、図９に示すドーピングプロファイルをあらわすグラフの曲線Ｄならびに曲線Ｅのようなプロファイルを持つ濃度勾配になる。なお、曲線Ｄは短時間の熱処理の場合を示し、曲線Ｅは長時間の熱処理の場合を示している。
【０１２８】
〔第２の製造方法〕
図８（ａ）（ｂ）に示す第２の製造方法の説明図を参照しながら説明するが、この第２の製造方法とは、エピタキシャル成長法により、Ｐ型不純物の濃度を制御しながら原料供給してエピタキシャル成長によりＰ型エピ層を形成するという製造方法である。
【０１２９】
なお、エピタキシャル成長法としては、気相エピタキシャル成長法を用いることが好ましい。
【０１３０】
より詳細には、第２の製造方法は、例えば、エピタキシャル成長を行なう気相成膜装置に導入するガス中のＰ型不純物濃度を積極的に制御して、気相成長の初期の段階では１ｅ２０、次に１ｅ１９というように、成長の進展に従って暫時Ｐ型不純物濃度を下げていき、最終的にＰ型不純物濃度が１ｅ１５に至るようにＰ型不純物の濃度勾配をつくるようにしてガス中のＰ型不純物濃度を調整する（図８（ｂ）を参照する。）。
【０１３１】
これにより、バルクシリコン基板上に、１ｅ２０、次に１ｅ１９というようにＰ型不純物濃度が下がり、最終的にＰ型不純物濃度が１ｅ１５となる濃度勾配を備えたＰ型エピ層を形成するという製造方法である（図８（ａ）を参照する。）。
【０１３２】
この第２の製造方法によれば、一定比率で指数的に濃度を高めたＰ型不純物の濃度勾配を得ることができ（図９に示すドーピングプロファイルをあらわすグラフの曲線Ａを参照する。）、正確に濃度勾配を制御できる点で有利である。
【０１３３】
なお、第２の製造方法を用いる場合には、成長膜厚計測などの計測結果をＰ型不純物濃度の制御にフィードバックし、ガス供給の管理をフィードバック制御することが好ましい。
【０１３４】
〔本発明による半導体基板の製造方法のまとめ〕
本発明による半導体基板の製造方法において必要なことは、不純物の濃度について表面から深部に向かって増加する単調な濃度勾配を形成することにある。
【０１３５】
従って、そのドーピングプロファイルの形状が、図９の曲線Ａ〜Ｅに示すように大きく異なっていたり、あるいは、ウェハーの平面方向に若干の不均一があったとしても、電子回収時間が、例えば、２ｎｓｅｃになるか５ｎｓｅｃになるかという程度の差異しかなく、実用上における実際の性能にほとんど影響を与えることはない。
【０１３６】
なお、半導体基板により作製されるデバイスが、１ｎｓｅｃ単位の再現性や厳密なバラツキ精度を要求されるものであるならば、図９の曲線Ａに示すように、不純物の濃度勾配は静電ポテンシャルが十分にまた単調に勾配を持つように制御することが好ましい。
【０１３７】
それとは逆に、図６に示したように、半導体基板により作製されるデバイスが要求する時間分解能が１０〜２０ｎｓｅｃ程度でよいのであれば、Ｐ型エピ層全体での静電ポテンシャル勾配は数十ｍＶで十分である。従って、エピタキシャル成長前のバルクシリコン基板に予め１ｅ１７〜１ｅ１８程度に相当する不純物ドープを施し、Ｐ型エピ層は１ｅ１５の濃度とする成長条件で成長させれば、十分な濃度勾配（１μｍにつき１．２〜１．５倍）が形成される（図９の曲線Ｄを参照する。）。
【０１３８】
このような濃度勾配の緩やかなウェハーは、時間分解能と感度との双方を向上することができるので、デバイスの作製には有利である。
【０１３９】
なお、上記した第１の製造方法ならびに第２の製造方法の説明においては、説明の便宜上、Ｐ型エピ層の厚さＴ２を１０μｍの場合を例として示したが、より、長波長に対する感度を求めるならば、より厚いＰ型エピ層が適しているため、例えば、厚さＴ２が２０μｍ程度となるようにＰ型エピ層を積層するようにしてもよい。
【０１４０】
また、上記した第１の製造方法と第２の製造方法とのいずれかを選択するかは、製造コストに対する必要な精度や時間分解能を考慮して適宜に決定すればよい。
【０１４１】
上記した第１の製造方法と第２の製造方法とは、いずれも従来の半導体製造プロセスを利用した製造方法であって、従来の半導体基板のエピタキシャル製法を除く集積回路製造プロセスに何らの変更を加える必要はない。
【０１４２】
また、上記した第１の製造方法ならびに第２の製造方法は、研磨によりバルクシリコン基板部分をそぎ落とし、裏面照射型の固体撮像素子を作製する技術との整合性も良く、裏面照射型の固体撮像素子を作製するにあたって何らの不都合も生じない。
【０１４３】
ただし、裏面照射型の固体撮像素子を作製するための半導体製造基板を作製する際には、短波長感度を得るために、不純物の濃度勾配は一定比率であるよりも裏面でやや急峻にし、平均的に１μｍ当たり１．０５倍程度とし、Ｐ型エピ層のＰ型不純物濃度の平均値が２ｅ１５以下となるようにすることが好ましい。
【０１４４】
この程度のＰ型不純物濃度であれば、電子と正孔との再結合は低頻度となり、裏面近傍で発生した短波長由来の電子が表面近くまで生き残る可能性が高まる。
【０１４５】
また、長波長のみに感度があれば良い用途であれば、濃度勾配を１μｍ当たり１．５倍程度とし、裏面での濃度を５ｅ１７程度まで上げることで、時間分解能も１０ｎｓｅｃ程度まで高めることができる。
【０１４６】
ＩＶ．本願発明者によるシミュレーション結果
以下、本願発明者が行ったシミュレーションの結果について、図１０（ａ）（ｂ）を参照しながら説明する。
【０１４７】
即ち、図１０（ａ）（ｂ）には、１０μｍの深度のＰ型エピ層について、最深部より１ｅ２０の濃度でＰ型不純物であるホウ素をドープし、さらに表面へ向かうに従って指数的に減少する濃度勾配を持つようにしてホウ素のドープを行い、表面でのホウ素濃度を１ｅ１５とした場合のシミュレーション結果が示されている。
【０１４８】
Ｐ型エピ層の濃度勾配は、１．５μｍ当たり１０倍（１μｍ当たり６．７倍）になるように設定した。
【０１４９】
具体的には、Ｐ型エピ層のＰ型不純物濃度は、半導体基板の表面からの深度が１０μｍで１ｅ２０となり、深度が８．５μｍで１ｅ１９となり、深度が７μｍで１ｅ１８となり、深度が５．５μｍで１ｅ１７となり、深度が４μｍで１ｅ１６となり、深度が２．５μから表面まで１ｅ１５となる。
【０１５０】
上記したＰ型不純物の濃度勾配を備えたＰ型エピ層を設定した後に、半導体基板の表面よりＮ型不純物であるリンを打ち込み、表面濃度で１ｅ１８であり、深度が１μｍで濃度が１ｅ１５となるようにＮ型不純物をガウシアン分布させてＮ型半導体層を形成し、これによりＰＮ接合を形成した。
【０１５１】
Ｎ型半導体層の表面とＰ型エピ層の最深部の端面、即ち、半導体基板におけるバルクシリコン基板の裏面に相当する部分とにはタングステン電極をオーミック接続し、２．５Ｖの直流でバイアスした（図１０（ｂ）を参照する。）。
【０１５２】
上記した濃度条件において、ポアソン方程式と電流連続式とを繰り返し計算して、収束させた結果が図１０（ａ）のグラフに示されている。
【０１５３】
図１０（ａ）の凡例に示すように、静電ポテンシャルと電子密度と正孔密度とを深度に対して示した。
【０１５４】
ここで、静電ポテンシャルの単位はＶ（ボルト）であり、半導体基板中の電圧について、バルクシリコン基板に相当する右端の電極表面を０Ｖとして示している。なお、図１０（ａ）に示すグラフの数値軸については、左軸を参照する。
【０１５５】
また、電子密度と正孔密度とは対数軸であり、図１０（ａ）に示すグラフの右軸の数値を参照し、例えば、「１ｅ２０」とは１立方センチメートル当たりのキャリア密度が１の２０乗個を意味する表記であり、他の右軸の数値も同様である。
【０１５６】
まず、静電ポテンシャル（図１０（ａ）における実線の曲線）を参照すると、深度０．８μｍから深度３μｍまで約３Ｖのポテンシャル勾配があり、この部分が空乏層となっていることが理解される。その後は、深度４μｍ〜１０ｕｍまで、なだらかで直線的なポテンシャル勾配が見られ、この部分はＰ型エピ層のホウ素の濃度勾配に起因するものであり、その勾配は約４０ｍＶ／μｍである。
【０１５７】
次に、電子密度（図１０（ａ）における破線の曲線）を参照すると、表面から深度０．８μｍで１ｅ１８を示し、それより深部では存在しないことが分かる。
【０１５８】
なお、本シミュレーションは定常状態計算であるので、光吸収で電子が深部で発生したときの振る舞いを計算することはできないが、この結果から予想されるのは、全ての電子は静電ポテンシャル勾配に従いＮ型半導体に移動するか、Ｐ型半導体中の正孔との再結合により消滅することを意味している。
【０１５９】
次に、正孔密度（図１０（ａ）における一点鎖線の曲線）を参照すると、表面より深度３μｍのＮ型半導体中と空乏層とには正孔は非常に少なく、深度３μｍから深部では不純物濃度の増加に従って増加する。電子の場合と異なるのは、正孔は広い範囲に存在することで、その全てはトーパントであるホウ素から提供されているのが定常状態であると分かる。
【０１６０】
この広い範囲に光吸収により電子や正孔が発生すると、初期の段階では静電ポテンシャルの勾配に従い、電子は表面に正孔はより深部へ移動を開始すると考えられる。
【０１６１】
正孔の存在確率は高いので、一部の電子は正孔と再結合するであろうが、移動速度が再結合速度よりも速い場合は再結合を免れ、空乏層のポテンシャルに引き付けられ、Ｎ型半導体まで到達する。
【０１６２】
最も深部、即ち、１０μｍ深度で発生した電子が表面から３μｍの空乏層に達するまでの時間は、計算上は１．２ｎｓｅｃ以下であり、これが時間分解能の目安になると考えられる。
【０１６３】
これより遅い電子も確率的に存在するが、その電子は散乱の影響をより多く受けているはずであり、散乱中に正孔と再結合する確率が高いので、空乏層への到達確率は低い。
【０１６４】
Ｖ．その他の実施の形態
上記した実施の形態は、以下の（１）乃至（５）に示すように変形することができるものである。
【０１６５】
（１）上記した実施の形態においては、Ｐ型半導体基板について説明したが、Ｐ型不純物とＮ型不純物とを置換することにより、本発明をＮ型半導体に対して適用することができることは勿論である。
【０１６６】
（２）上記した実施の形態において用いた数値は例示に過ぎないものであり、各種の設計条件に応じて、適宜に数値を選択してもよいことは勿論である。
【０１６７】
（３）上記した実施の形態においては、本発明による半導体基板の製造方法として第１の製造方法と第２の製造方法とを示したが、第１の製造方法や第２の製造方法とは異なる製造方法により、本発明による半導体基板を製造してもよいことは勿論である。
【０１６８】
（４）上記した実施の形態においては、ＰＮ接合により空乏層を形成するようにしたが、これに限られるものではないことは勿論であり、ショットキー接合やＭＯＳ接合により空乏層を形成するようにしてもよい。
【０１６９】
（５）上記した実施の形態ならびに上記した（１）乃至（４）に示す変形例は、適宜に組み合わせるようにしてもよい。
【産業上の利用可能性】
【０１７０】
本発明は、高速な応答を要求される固体撮像素子、例えば、ＴＯＦ（光飛行時間計測）型距離画像センサーなどを形成する半導体基板やその製造方法として利用することができる。
【符号の説明】
【０１７１】
１０、１００      フォトダイオード
１２、１０２      Ｐ型バルクシリコン基板
１４、１０４      Ｐ型エピタキシャル結晶成長層（Ｐ型エピ層）
１６、１０６      ウェハー
２０、２４        電子
２２、２６、３０  正孔
２８              電子（迷走電子）
１０８              Ｎ型半導体層（Ｎ型ドープ層）
１１０              空乏層
１１２              バイアス電圧
２００              電子
２０４              電子（迷走電子）
２０２、２０６      正孔
【図１】
2011205040.tif 000003
【図２】
2011205040.tif 000004
【図３】
2011205040.tif 000005
【図４】
2011205040.tif 000006
【図５】
2011205040.tif 000007
【図６】
2011205040.tif 000008
【図７】
2011205040.tif 000009
【図８】
2011205040.tif 000010
【図９】
2011205040.tif 000011
【図１１】
2011205040.tif 000012
【図１０】
2011205040.tif 000013