(57)【要約】      （修正有）【課題】低い寄生抵抗（例えば、Ｒｐａｒａ）および／または高い駆動電流の改善された特性を有するフィンフェットを提供する。【解決手段】フィンフェット１００およびフィンフェットの製造方法が提供される。フィンフェットは、半導体基板１０６上に、２つまたは複数のフィン１０２，１０４と、前記フィンの側面に設けられるエピタキシャル層１０８，１１０と、前記エピタキシャル層の表面上を覆うように設けられる金属−半導体化合物１１２，１１４とを備える。フィンは、前記半導体基板の表面上に対して実質的に垂直な側面を有する。前記エピタキシャル層は、前記フィンの側面に対して斜角を有して延設される表面を有する。フィンフェットは、前記金属−半導体化合物上に設けられるコンタクト１１６を含み得る。【選択図】図１Ａ
2011258934.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、前記半導体基板の表面上に対して実質的に垂直な側面を有する２つまたは複数のフィンと、
前記フィンの側面に設けられ、前記フィンの側面に対して斜角を有して延設される表面を有するエピタキシャル層と、
前記エピタキシャル層の表面上を覆うように設けられる金属−半導体化合物とを具備し、
前記フィン間の長さは、前記斜角のタンジェントと前記フィンの高さとを乗じることにより計算される長さとほぼ同じであるかこれよりも小さく、
前記エピタキシャル層は、前記半導体基板に対して平行な前記フィンの上面を超えないように形成される
フィンフェット。
【請求項２】
前記エピタキシャル層は、三角形状の断面、または台形状の断面を有し、
前記三角形状の断面を有する場合は、２つまたは複数のフィンの側面に形成されたエピタキシャル領域の前記三角形状の断面の頂点によって２つまたは複数のフィン同士が互いに電気的に接続されるが、フィン同士を接続しているエピタキシャル層の前記半導体基板に面していない上面側に前記金属−半導体化合物が設けられ、
前記台形状の断面を有する場合は、２つまたは複数のフィンの側面に形成されたエピタキシャル領域の前記台形上の短辺によって、２つまたは複数のフィン同士が互いに電気的に接続さているが、フィン同士を接続しているエピタキシャル層の前記半導体基板に面していない上面側に前記金属−半導体化合物が設けられる
請求項１に記載のフィンフェット。
【請求項３】
前記エピタキシャル層の表面は、（１１１）面のみを備える
請求項１または２に記載のフィンフェット。
【請求項４】
半導体基板上に、前記半導体基板の表面上に対して実質的に垂直な側面を有する２つまたは複数のフィンを形成する工程と、
前記フィンの側面に設けられ、前記フィンの側面に対して斜角を有して延設される表面を有するエピタキシャル層を形成する工程と、
前記エピタキシャル層の表面上を覆うように設けられる金属−半導体化合物を形成する工程とを具備し、
前記フィンを形成する工程の際に、前記フィン間の長さを、前記斜角のタンジェントと前記フィンの高さとを乗じることにより計算される長さとほぼ同じであるかこれよりも小さくなるように形成し、
エピタキシャル層を形成する工程の際に、前記エピタキシャル層を、前記半導体基板に対して平行な前記フィンの上面を超えないように形成する
フィンフェットの製造方法。
【請求項５】
エピタキシャル層を形成する工程の際に、前記エピタキシャル層の表面が、（１１１）面のみを備えるように形成する
請求項４に記載のフィンフェットの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
以下の実施形態は、例えば、フィン電界効果トランジスタ（例えば、FinFETs）およびその製造方法に関する。
【背景技術】
【０００２】
トランジスタの微細化継続に向けて、従来の平面型とは異なる構造を持つ新規トランジスタの開発が進められている。その一つとして、マルチゲートフィン効果トランジスタがある。マルチゲートフィン効果トランジスタは、平面トランジスタよりもショートチャネル効果の抑制が可能で、オフ電流を増大させることなく駆動電流の改善が可能なデバイスとして注目されている。フィンフェットの特徴のひとつは、半導体基板に対して垂直に形成された薄いフィンの両側面に伝導キャリアが流れるチャネル領域が形成されることである。フィンのディメンジョンは、デバイスのショートチャネル効果の改善の程度を決定し得る。用語”フィンフェット（FinFETs）”は、ゲートの数に関わらずマルチゲートトランジスタ構成等、フィンを基本としたどのようなものを記述するためにも用いられる。マルチゲートフィン電界効果トランジスタの例としては、ダブルゲートフィンフェットやトリプルゲートフィンフェットを含む。
【０００３】
ダブルゲートフィンフェット（Double-gate FinFETs）は、薄い半導体のフィンにそのチャネル領域が形成される電界効果トランジスタ（FET）である。ゲート電極は、基板に垂直に形成されたフィンを上から挟み込むように配置される。ゲート電極を挟んで対向しているフィン上の領域のうち片方にソース領域、もう片側にドレイン領域が形成される。ある場合には、フィンの側面のみならず、フィンの上面もしくは下面にもチャネル領域が形成される。フィンフェットは完全空乏型デバイスになるようにフィンの幅が設計されている。
【０００４】
トリプルゲートフィンフェット（Tri-gate FinFETs）は、ダブルゲートフィンフェットと同様な構成を有する。トリプルゲートフィンフェットのフィン幅および高さは、しかしながら、ゲートが上面および対向するサイドウォールを含むチャネルの三面上に形成され得るように、およそ同様である。幅に対する高さの比は、一般的に、３：２から２：３の範囲内である。
【図面の簡単な説明】
【０００５】
【図１Ａ】主要な一態様に関するフィンフェットの一例に係る断面図。
【図１Ｂ】主要な一態様に関するフィンフェットの一例に係る断面図。
【図２Ａ】主要な一態様に関するフィンフェットの一例に係る断面図。
【図２Ｂ】主要な一態様に関するフィンフェットの一例に係る断面図。
【図３Ａ】主要な一態様に関するフィンフェットの一例に係る断面図。
【図３Ｂ】主要な一態様に関するフィンフェットの一例に係る断面図。
【図４】主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。
【図５】主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。
【図６】主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。
【図７】主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。
【図８】主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。
【図９】主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。
【図１０】主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。
【図１１】主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。
【図１２】主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。
【図１３】主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。
【図１４】主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。
【図１５】主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。
【図１６】主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。
【図１７】主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。
【図１８】主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。
【図１９】主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。
【図２０】主要な一態様に関するフィンフェットのフィンを形成する一工程を示す図。
【図２１】主要な一態様に関するフィンフェットのフィンを形成する工程のフロー図。
【図２２】主要な一態様に関するフィンフェットのフィンを形成する工程のフロー図。
【発明を実施するための形態】
【０００６】
主要な一態様によれば、低い寄生抵抗（例えば、Ｒｐａｒａ）および／または高い駆動電流の改善された特性を有するフィンフェットを提供できる。フィンフェットは、半導体基板上の２つまたはそれ以上のフィン、およびフィンの側面上の２つまたはそれ以上のエピタキシャル層を含み得る。エピタキシャル層は、フィンの側面に対して斜角を有して延設される表面を有する。金属−半導体化合物が、上記エピタキシャル層の斜角を有する表面の上に形成される。上記斜角を有するエピタキシャル層を持つフィンフェットは、斜角を有さないエピタキシャル層を持つフィンフェットと比較して、チャネルと上記金属−半導体化合物との距離が短くなり、さらに金属−半導体化合物とエピタキシャル層との間の接触面積が大きくなる。
【０００７】
主要な一態様によれば、低い寄生抵抗（例えば、Ｒｐａｒａ）および／または高い駆動電流の改善された特性を有するフィンフェットを提供できる。フィンフェットは、半導体基板上の２つまたはそれ以上のフィン；フィンの側面上の２つまたはそれ以上のエピタキシャル層；および上記エピタキシャル層の表面上に形成される金属−半導体化合物、を含む。フィンは、実質的に半導体基板の表面上に対して垂直な側面を有する。エピタキシャル層は、フィンの側面に対して斜角を有して延設される表面を有し、フィンの表面上に延設されない。フィンフェットは、金属−半導体化合物上のコンタクトを含み得る。
【０００８】
他の一態様としては、フィンフェットの製造方法に関する。その製造方法は、半導体基板上に半導体材料を含むフィンを形成すること；フィンの側面上にエピタキシャル層を形成すること；および金属−半導体化合物をエピタキシャル層の表面上に形成すること、を含む。
【０００９】
さらに他の一態様としては、コンタクトと電気的に接続させるフィンの製造方法である。その方法は、フィンの側面上にエピタキシャル層を形成すること；エピタキシャル層の表面上に金属−半導体化合物を形成すること、を含む。エピタキシャル層は、フィンの側面に対してそれぞれ斜角を有して延設される表面を有する。
【００１０】
以下の記載および添付される図面は、前段の一態様について、ある実施形態における側面を説明するものである。これらの一側面は示されるものであるが、しかし様々な方法のうちのひとつであり、明細書の定義において用いられるものではない。他の効果および明細書の新規性ある特徴は、図面を参照して考慮すると以下の開示される詳細な説明により、明らかとなり得る。
【００１１】
請求項に係る主要な要件は図面を参照して以下により記述される、そこで、参照符号等は、全体にわたり要素として記述するように用いられる。以下の記述において、説明のために、多数の具体的な説明が、上記請求項に係る主要な要件の十分な理解を与えるために、設けられる。
【００１２】
図１Ａおよび図１Ｂは、ある部分におけるフィンフェット１００Ａ，１００Ｂの一例を示す断面図を示すものである。フィンフェットは、半導体基板１０６上に２つまたはそれ以上のフィン１０２，１０４を備える。フィンフェットは、フィンの側面上に２つまたはそれ以上のエピタキシャル層１０８，１１０を備える。エピタキシャル層は、フィンの側面に対して斜角を有して延設される表面を有する。フィンフェットは、上記エピタキシャル層の表面上に金属−半導体化合物１１２，１１４を備える。フィンフェットは、斜角を有するエピタキシャル層の表面上のコンタクト１１６を備え得る。この実施形態において、フィンフェットは、トランジスタ構造のソース／ドレイン領域をそれぞれ備える。
【００１３】
フィンは、適切な半導体材料（例えば、シリコン（silicon）等）を含む。半導体基板は主にシリコンを含む。フィンは、例えば、図４乃至図８を用いて詳細に説明される方法と同様に、半導体基板と一体として設けられる。この実施形態において、図１Ａに図示するように、フィンは半導体基板の一部である。そのようなフィンは、半導体基板の表面を除去してフィンを残存させることにより形成される。素子分離領域（STI：シャロートレンチアイソレーション）１１８はフィン間に形成され、エピタキシャル層はフィンの側面ＳＴＩ側へと成長する。ＳＴＩは、例えば、酸化シリコン（silicon oxides）や窒化シリコン（silicon nitrides））等の適当ないずれかの絶縁材料を含み得る。
【００１４】
他の実施形態に関して、図１Ｂに図示するように、フィンは、半導体基板と電気的に非接続な状態で設けられる。このフィンは、半導体基板上に、一層または複数層の誘電層により形成され得る。例えば、このフィンは、半導体基板上に誘電層（例えば、埋め込みシリコン酸化膜）を形成する工程、上記誘電層上に半導体層を形成する工程、および上記半導体層の一部分を除去しフィンを残存させる工程、により形成される。
【００１５】
このフィンは、実質的に半導体基板の表面上に対して垂直な側面を有する。この実施形態において、垂直に対して約２０°以内に延設される側面を有する。他の実施形態において、垂直に対して約１０°以内に延設される側面を有する。垂直に対して約５°以内に延設される側面を有する。
【００１６】
このフィンは、フィンフェット構造の所望の実施に応じて、いくつかの適切な幅を有する。その幅は、変更し得、主要な態様に対して決定的ではない。全てのフィンは同様の幅を有し、またはいくつかのもしくは全てのフィンは互いに異なった幅を有する。この実施形態において、フィンの幅は約５ｎｍかこれより大きく、または約３０ｎｍかこれより小さい。他の実施形態において、フィンの幅は約１０ｎｍかこれより大きく、または約２０ｎｍかこれより小さい。その他の実施形態において、フィンの幅は約１２ｎｍかこれより大きく、または約１８ｎｍかこれより小さい。さらに他の実施形態において、フィンの幅は約１５ｎｍ程度である。
【００１７】
フィンは、フィンフェット構造の所望の実施に応じて、いくつかの適切な高さ（Ｈｆｉｎ）を有する。その高さは、変更し得、主要な態様に対して決定的ではない。全てのフィンは同様の高さを有し、またはいつかのもしくは全てのフィンは互いに異なった高さを有する。この実施形態において、フィンの高さは約５ｎｍかこれより大きく、または約８０ｎｍかこれより小さい。他の実施形態において、フィンの高さは約１０ｎｍかこれより大きく、または約７０ｎｍかこれより小さい。その他の実施形態において、フィンの幅は約１５ｎｍかこれより大きく、または約６０ｎｍかこれより小さい。
【００１８】
エピタキシャル層は、フィンの側面に対して実施的に斜角な表面を有する。他の実施形態において、エピタキシャル層は、半導体基板の表面に対して実施的に斜角な表面を有する。換言すると、その表面は、半導体基板の表面に垂直な軸に対して斜角で延設される。
【００１９】
この実施形態において、エピタキシャル層は、フィンの側面と垂直な表面を含まない。その他の実施形態において、エピタキシャル層は、半導体基板の表面と平行な表面を含まない。さらに他の実施形態において、エピタキシャル層は、（１１１）面やこれと同等な面（以下に記載される”（１１１）面”）を含む表面を備える。さらに他の実施形態において、エピタキシャル層は、水平な表面である表面を含まない。エピタキシャル層が有する斜角な表面は、以下において詳細に記述されるいくつかの適切なエピタキシャルプロセスにより形成され得る。
【００２０】
その表面は、図１Ａ，図１Ｂに示すように、フィンの側面に対して斜角θ１で延設される。その表面は、フィンの表面上に延設されない。この実施形態において、斜角θ１は、約３０°かこれより大きく、または約８５°かこれより小さい。他の実施形態において、斜角θ１は約３５°かこれより大きく、または約７５°かこれより小さい。その他の実施形態において、斜角θ１は約４５°かこれより大きく、または約６５°かこれより小さい。
【００２１】
フィン間の長さ（Ｌｆｉｎ）は、フィンフェット構造の所望の実施に応じて、いくつかの適切な長さを有する。隣接するフィンは、エピタキシャル層上に形成される金属−半導体化合物が電気的に互いに接続されるように、いくつかの適切な長さを有する。この実施形態において、フィンは、エピタキシャル層が三角形の断面を有し、断面の三角形の頂点が電気的に互いに接続されるような長さを有する。全てのエピタキシャル層は三角形の断面のあるディメンジョンを有し、フィンのいくつかまたは全ては互いに三角形の断面の異なるディメンジョンを有する。
【００２２】
エピタキシャル層がフィンの側面に対して斜角θ１で延設される表面を有する場合、フィン間の長さは、斜角θ１のタンジェントとフィンの高さ（Ｈｆｉｎ）とを乗じることにより計算される。角度θ１は、フィンの側面からの距離により測定される。斜角θ１が約５５°程度である場合、フィン間の長さは、フィンの高さの約１．４倍である。
【００２３】
金属−半導体化合物は、フィンとコンタクトとの電気的接続を電気的に容易にさせる。フィンはエピタキシャル層と直接接合しており、フィンはエピタキシャル層と金属−半導体化合物とによりコンタクトに電気的に接続される。フィンフェットはフィンおよびエピタキシャル層においていくつかの適切な半導体材料や金属−半導体化合物を含み得る。例えば、半導体材料としては、シリコン，ゲルマニウム，ガリウム，ヒ化合物，インジウムリン化合物，等を含む。例えば、金属−半導体化合物としては、金属シリコン，金属ゲルマニウム，金属ゲルマニウムシリサイド，等を含む。フィンおよび／またはエピタキシャル層は、同様のまたは異なる半導体材料を含み得る。しかしながら、フィンフェットはどのような適切な半導体材料や金属−半導体化合物をも含み得、主要な態様では、後の例示において、フィンおよびエピタキシャル層が、ある場合に、シリコンとして半導体材料を含み、金属シリサイドとして金属−半導体化合物を含むことを、図示して説明する。
【００２４】
この実施形態において、金属−半導体化合物は、エピタキシャル層やそのある部分の表面上全体を覆って設けられる。他の実施形態において、金属−半導体化合物は、エピタキシャル層やそのある部分の表面上全体を覆って設けられ、フィンの表面上全体を覆って設けられる。
【００２５】
金属−半導体化合物は、フィンフェット構造の所望の実施に応じて、いくつかの適切な膜厚を有する。その膜厚は、変更し得、主要な態様に対して決定的ではない。全てのエピタキシャル層上の金属−半導体化合物は同様の膜厚を有し、またはいつかのもしくは全ての金属−半導体化合物は互いに異なった膜厚を有する。この実施形態において、金属−半導体化合物の膜厚は約１ｎｍかこれより大きく、約３０ｎｍかこれより小さい。他の実施形態において、金属−半導体化合物の膜厚は約１ｎｍかこれより大きく、約２０ｎｍかこれより小さい。その他の実施形態において、金属−半導体化合物の膜厚は約１ｎｍかこれより大きく、約１０ｎｍかこれより小さい。さらに他の実施形態において、フィンの幅は約１５ｎｍ程度である。
【００２６】
コンタクトは、フィンと導電層または導電線（例えば、金属層や金属線等）（図示せず）とを、エピタキシャル層や金属−半導体化合物を介して、電気的に繋ぐ。コンタクトの下面は、金属−半導体化合物の表面と接触され得る。コンタクトの下面は、エピタキシャル層の表面と同様の斜角を有し得る。
【００２７】
コンタクトは、金属材料として適切ないくつかの導電材料を含み得る。例えば、金属材料は、金属，金属合金，等を含む。より具体的には、例えば、金属材料は、アルミニウム（Ａｌ），金（Ａｕ），プラチナ（Ｐｔ），銅（Ｃｕ），銀（Ａｇ），コバルト（Ｃｏ），イリジウム（Ｉｒ），タングステン（Ｗ），およびモリブデン（Ｍｏ），ルテニウム（Ｒｕ），ニッケル（Ｎｉ），パラジウム（Ｐｄ），タンタル（Ｔａ），チタニウム（Ｔｉ），およびこれらの合金，等を含む。
【００２８】
コンタクトは、いくつかの適切な技術により形成され得る。例えば、物理的気相成長法（ＰＶＤ），化学的気相成長法（ＣＶＤ），電気メッキ法，スパッタ法，蒸発，リソグラフィー法，およびエッチング技術等は、コンタクトを形成するために用いられ得る。
【００２９】
図２Ａおよび図２Ｂは、ある部分におけるフィンフェット２００の一例を示す断面図を示すものである。フィンフェットは、半導体基板２０６上に２つまたはそれ以上のフィン２０２，２０４を備える。フィンフェットは、フィンの側面上に２つまたはそれ以上のエピタキシャル層２０８，２１０、およびエピタキシャル層の表面上の金属−半導体化合物２１２，２１４を備える。フィンフェットはエピタキシャル層の斜角を有する表面上とのコンタクトを備え得る。エピタキシャル層は、フィンの側面に対して斜角を有して延設される表面を有する。フィンフェットは、フィン間の長さが図１に示すフィンフェットの長さよりも小さいこと、および／またはエピタキシャル層が図１に示すような三角形状の断面を有さないこと、を除き、図１に示した同様の特徴を含む。
【００３０】
隣接するフィンは、エピタキシャル層の表面上に形成される金属−半導体化合物が互いに電気的に接続されるように、いくつかの適切な長さ（Ｌｆｉｎ）を有する。この実施形態では、フィンは、エピタキシャル層が一般的な台形状の断面を有し、フィン２０２の側面に形成される一組の台形状のエピタキシャル層２０８の平行な辺の短い側２１８が、隣接するフィン２０４の側面に形成される一組の台形状のエピタキシャル層２１０の平行な辺の短い側２２０と接続するように、長さを有する。
【００３１】
エピタキシャル層の全てが台形状の断面を有し、またはいくつかのもしくは全てのフィンが互いに台形状の断面と異なる形状を有し得る。斜角の表面は、台形状のエピタキシャル層の一組の平行でない上側の辺を含む。一組の台形状のエピタキシャル層の平行な辺の長い側２２２，２２４は、フィンの側面と接続される。この実施形態では、長い側の辺２２２，２２４は、およそフィンの高さと同様である。
【００３２】
エピタキシャル層がフィンの側面に対して斜角θ２で延設される表面を有する場合、フィン間の長さ（Ｌｆｉｎ）は、斜角θ２のタンジェントとフィンの高さ（Ｈｆｉｎ）とを乗じることにより計算される長さよりも小さい。角度θ２は、図２に示すように、フィンの側面からの距離により測定される。斜角θ２が約５５°程度である場合、フィン間の長さは、フィンの高さの約１．４倍である。
【００３３】
この実施形態において、斜角θ２は、約３０°かこれより大きく、または約８５°かこれより小さい。他の実施形態において、斜角θ２は約３５°かこれより大きく、または約７５°かこれより小さい。その他の実施形態において、斜角θ２は約４０°かこれより大きく、または約６５°かこれより小さい。
【００３４】
エピタキシャル層は、フィンの側面に対して斜角を有して延設される表面を有する。フィンフェットは、上記エピタキシャル層の表面上に金属−半導体化合物１１２，１１４を備える。フィンフェットは、斜角を有するエピタキシャル層の表面上のコンタクト１１６を備え得る。この実施形態において、フィンフェットは、トランジスタ構造のソース／ドレイン領域をそれぞれ備える。
【００３５】
フィンは、例えば、図４乃至図８を用いて詳細に示されるものと同様に、半導体基板と一体とされる。この実施形態では、図２Ａに示すように、素子分離領域（STI：シャロートレンチアイソレーション）２２６は、フィン間に形成され、エピタキシャル層はフィンの側面ＳＴＩ側へと成長する。他の実施形態では、図２Ｂに示すように、フィンは半導体基板と独立して形成される。このフィンは、半導体基板上に、一層または複数層の誘電層２２８により形成され得る。例えば、このフィンは、半導体基板上に誘電層（例えば、埋め込みシリコン酸化膜）を形成する工程、上記誘電層上に半導体層を形成する工程、および上記半導体層の一部分を除去しフィンを残存させる工程、により形成される。
【００３６】
図３Ａおよび図３Ｂは、ある部分におけるフィンフェット３００の一例を示す断面図を示すものである。フィンフェットは、半導体基板３０６上に２つまたはそれ以上のフィン３０２，３０４を備え、フィンの側面上に２つまたはそれ以上のエピタキシャル層３０８，３１０を備え、エピタキシャル層の表面上に金属−半導体化合物３１２，３１４を備える。フィンフェットはエピタキシャル層の斜角を有する表面上とのコンタクト３１６を備え得る。エピタキシャル層は、フィンの側面に対して斜角を有して延設される表面を有する。フィンフェットは、エピタキシャル層が台形状の断面を有すること、および金属−半導体化合物が一組の台形状のエピタキシャル層の平行な辺の短い側３１８，３２０上に形成されること、を除き図１に示したものと同様である。金属−半導体化合物は、少なくともエピタキシャル層周辺の一部を覆う。
【００３７】
隣接するフィンは、エピタキシャルの表面上に形成される金属−半導体化合物が互いに電気的に接続されるように、いくつかの適切な長さ（Ｌｆｉｎ）を有する。加えて、隣接するフィンは、エピタキシャル層が一般的な台形状の断面を有し、金属−半導体化合物が一組の台形状のエピタキシャル層の平行な辺の短い側３１８，３２０上に形成されるように、いくつかの適切な長さを有する。この実施形態では、フィン間の長さは、図１で示しフィンフェットの長さと同様であるか、それよりも小さい。
【００３８】
エピタキシャル層の全てが台形状の断面を有し、またはいくつかのもしくは全てのフィンが互いに台形状の断面と異なる形状を有し得る。斜角の表面は、台形状のエピタキシャル層の一組の平行でない上側の辺を含む。一組の台形状のエピタキシャル層の平行な辺の長い側３２２，３２４は、フィンの側面と接続される。隣接するエピタキシャル層３１８，３２０の長い側上に形成される金属−半導体化合物は、互いに電気的に接続される。この実施形態では、長い側の辺３２２，３２４は、およそフィンの高さと同様である。
【００３９】
エピタキシャル層がフィンの側面に対して斜角θ３で延設される表面を有する場合、フィン間の長さ（Ｌｆｉｎ）は、斜角θ３のタンジェントとフィンの高さ（Ｈｆｉｎ）とを乗じることにより計算される長さと同様であるかこれよりも小さい。角度θ３は、図３に示すように、フィンの側面からの距離により測定される。斜角θ３が約５５°程度である場合、フィン間の長さは、フィンの高さと同様であるかこれの約１．４倍である。
【００４０】
この実施形態において、斜角θ３は、約３０°かこれより大きく、または約８５°かこれより小さい。他の実施形態において、斜角θ３は約３５°かこれより大きく、または約７５°かこれより小さい。その他の実施形態において、斜角θ３は約４０°かこれより大きく、または約６５°かこれより小さい。
【００４１】
フィンは、例えば、図４乃至図８を用いて詳細に示されるものと同様に、半導体基板と一体とされる。この実施形態では、図３Ａに示すように、フィンは半導体基板の一部である。シャロートレンチアイソレーション（例えば、STI等）３２６は、フィン間に形成され、エピタキシャル層はＳＴＩの表面のフィンの側面上に形成される。他の実施形態では、図３Ｂに示すように、フィンは半導体基板と独立して形成される。このフィンは、半導体基板上に、一層または複数層の誘電層３２８により形成され得る。例えば、このフィンは、半導体基板上に誘電層（例えば、埋め込みシリコン酸化膜やＢＯＸ層）を形成する工程、上記誘電層上に半導体層を形成する工程、および上記半導体層の一部分を除去しフィンを残存させる工程、により形成される。
【００４２】
図４乃至図５、および図６乃至図８を用い、フィンフェットのフィンを形成可能な方法のいくつかのうちの２つについて、説明する。図４乃至図８は、図示のための６つのフィンを形成することを示すものである。６つのフィンが図示されているが、主題に係るフィンフェットは、フィンフェットのタイプに応じていくつかの適切な数を含み得る。
【００４３】
図４は、形成工程におけるフィンフェット４００の断面図を示す。フィンフェットは、基板（例えば、シリコン基板）４０２，埋め込みシリコン基板（例えば、ＢＯＸ）層４０４，半導体層（例えば、シリコン層）４０６，キャップ層４０８，およびパターン材４１０、を含み得る。
【００４４】
パターン材４１０は、適切な技術により形成され得る。例えば、パターン材は、光学リソグラフィー，側壁イメージ転写等のいくつかの適切な技術により形成される。図４には示さないが、パターン材が側壁イメージ転写により形成される場合、パターン材は、三角形，台形などの形状とされる。パターン材は、典型的にはレジストを含む；シリコン酸化膜等の酸化物；シリコン窒化膜，窒化シリコン等の窒化物；シリコン窒化膜等の酸素、等である。キャップ層は、典型的には、シリコン酸化膜等の酸化物；シリコン窒化膜，窒化シリコン等の窒化物；シリコン窒化膜等の酸素、等である。
【００４５】
図５は、半導体基板から６つのフィン５００から５１０を形成する工程、およびフィン上のキャップ層から６つのキャップ５１２を形成する工程、を示す。キャップおよびフィンは、キャップ層および半導体基板の一部を除去することにより形成される。キャップ層および半導体基板の一部は、例えば、エッチング等の適切な技術により除去され得る。例えば、キャップ層および半導体基板の一部は、実質的なダメージおよび／またはフィンフェットとの他の要素を除去しないように、いくつかの適切なエッチャントにキャップ層と半導体層とを接触させることにより除去される。例えば、キャップ層の材料，フィンの幅や高さ，望ましいフィンフェットの実施構成等に応じて、適切なプロセスやエッチング材を選択すべきである。
【００４６】
ウェットエッチングおよび／または等方エッチングを含むドライエッチングおよび／または非等方エッチングを用いることができる。シリコン基板のシリコンをエッチングするためのウェットエッチングの一例としては、テトラアルキルアンモニウム水酸化物（例えば、テトラアルキルアンモニウム水酸化物（ＴＭＡＨ）等）やアルキル金属水酸化物（例えば、カリウム水酸化物（ＫＯＨ）等）やセリウム水酸化物（例えば、ＣｅＯＨ等）を含む。ドライエッチングの一例としては、反応ガスとして、例えば、ＨＢｒを含む混合ガス（例えば、ＨＢｒおよびＯ２混合ガス，ＨＢｒ／ＮＦ３／ＨｅおよびＯ２混合ガス，ＳＦ６，ＨＢｒおよびＯ２混合ガス）を用いた、反応性イオンエッチング（ＲＩＥ）等を含み得る。混合するものとして、更にＣｌ２を含み得る。
【００４７】
図６乃至図８は、フィンフェットのフィンの形成方法の他の一例を示す。図６は、形成工程におけるフィンフェット６００の断面図を示す。フィンフェットは、反応性の厚い半導体基板（例えば、バルク半導体基板）６０２，キャップ層６０６，およびパターン材６０６、を含み得る。
【００４８】
図７は、半導体基板６０２の一部から６つのフィン７００から７１０を形成する工程、およびフィン上のキャップ層６０４から６つのキャップ７１２を形成する工程を示す。キャップおよびフィンは、例えば、エッチング等を介して、キャップ層および半導体基板の一部を除去することにより形成される。一部分は、図５に示した工程と同様に、除去され得る。
【００４９】
図８は、半導体基板６０２上のフィン７００，７１０間にシャロートレンチアイソレーション（例えば、ＳＴＩ）８００を形成する工程を示す。ＳＴＩは、例えば、酸素（例えば、酸化シリコン（silicon oxides））や窒素（例えば、窒化シリコン（silicon nitrides））等の適当ないずれかの絶縁材料を含み得る。ＳＴＩは、適切な技術により形成され得る。例えば、絶縁膜（図示せず）は半導体基板上に形成され、上記絶縁膜の表面部分が除去され、そしてフィン間にＳＴＩが残存される。
【００５０】
絶縁膜は、プラズマエンハンス気相堆積（ＰＥＣＶＤ），低圧化学的気相堆積（ＬＰＣＶＤ），高圧化学的気相堆積（ＨＰＣＶＤ）等の化学的気相堆積（ＣＶＤ）により形成され得る。上記絶縁膜の表面は、化学的機械的研磨（ＣＭＰ），および／またはエッチング（反応性イオン（ＲＩ）エッチング等）等により除去される。例えば、絶縁膜の表面は、フィン上またはフィンの表面までキャップが残存する場合や残存しない場合に、キャップの表面までＣＭＰにより研磨され、その後に絶縁層の表面はＲＩエッチングにより更に除去される。仮にフィン上にキャップが残存する場合、キャップは、絶縁膜の表面まで、同様に除去される（図示せず）。
【００５１】
ＳＴＩの表面からのフィンの高さは、変更し得、主要な態様に対して決定的ではない。ＳＴＩの表面からのフィンの高さは、図１に示したものと同様の高さである。
【００５２】
図９乃至図１２，図１３乃至図１６，図１７乃至図２０を用い、フィンフェットのフィンを形成する方法のいくつかの例示的な実施形態のうちの３つを説明する。図９，図１３，および図１７に示すフィンは、図４乃至図８において説明した同様の方法により、形成され得る。換言すると、図９，図１３，および図１７に示すフィンは、図４乃至図８において説明した６つのフィンのうちの２つのフィンと同様の方法により、説明される。そのため、図９乃至図２０では半導体基板は示されていないが、図９乃至図２０に示すフィンフェットは、図４乃至図８において説明した同様の方法における、フィンと一体である半導体基板を含む。
【００５３】
図９は、一工程におけるフィンフェット９００の一例の断面図を示す。フィンフェットは、フィン９０２，９０４、およびフィンの表面上のキャップ９０６，９０８を備える。フィンは半導体基板の表面と実質的に垂直となり得る側面を備える。
【００５４】
フィンの側面上に２つまたはそれ以上のエピタキシャル層３０８，３１０を備え、エピタキシャル層の表面上に金属−半導体化合物３１２，３１４を備える。フィンフェットはエピタキシャル層の斜角を有する表面上とのコンタクト３１６を備え得る。エピタキシャル層は、フィンの側面に対して斜角を有して延設される表面を有する。フィンフェットは、エピタキシャル層が台形状の断面を有すること、および金属−半導体化合物が一組の台形状のエピタキシャル層の平行な辺の短い側３１８，３２０上に形成されること、を除き図１に示したものと同様である。金属−半導体化合物は、少なくともエピタキシャル層周辺の一部を覆う。
【００５５】
図１０は、フィンの側壁上のエピタキシャル層１０００，１００２を形成する工程を示す。エピタキシャル層は、フィンの側面に対して実施的に斜角を有して延設される表面を有する。エピタキシャル層は、フィンの表面上には延設されない。エピタキシャル層は、フィンの側面に対して斜角θ４で延設される表面を有する。この実施形態では、フィンは、エピタキシャル層が三角形の断面を有し、断面の三角形の頂点が電気的に互いに接続されるような長さ（Ｌｆｉｎ）を有する。フィン間の長さは、斜角θ４のタンジェントとフィンの高さ（Ｈｆｉｎ）とを乗じることにより計算される。斜角θ４が約５５°程度である場合、フィン間の長さは、フィンの高さの約１．４倍である。
【００５６】
この実施形態において、エピタキシャル層は、フィンの側面と実施的に垂直な表面を含まない。その他の実施形態において、エピタキシャル層は、半導体基板の表面と平行な表面を含まない。さらに他の実施形態において、エピタキシャル層は、（１１１）面やこれと同等な面（以下に記載される”（１１１）面”）を含む表面を備える。さらに他の実施形態において、エピタキシャル層は、水平な表面である表面を含まない。
【００５７】
斜角な表面を有するエピタキシャル層は、いくつかの適切なエピタキシャルプロセスにより形成され得る。例えば、エピタキシャル層の材料，フィンの幅や高さ，望ましいフィンフェットの実施構成等に応じて、適切なプロセスや試薬を選択すべきである。フィンがシリコンを含む場合、シリコンエピタキシャル層は、シリコンエピタキシャル成長により、フィンの側壁上に形成し得る。シリコンエピタキシャル成長は、例えば、成長温度（例えば、約７５０℃程度で、ソースガスとしてＳｉＣｌ４、キャリアガスとしてＨ２を用いる等）などのいくつかの適切な条件下で行い得る。
【００５８】
シリコンエピタキシャル成長は、フィンのトップ上にキャップが存在する場合、フィンの側壁上に選択的に形成し得る。エピタキシャル成長は、フィンの表面上に形成されない。この実施形態では、エピタキシャル成長は、フィンの側壁上の全体を覆って形成される。この場合、フィンの側壁と接する三角状の断面の側壁の長さは、フィンの高さと同程度である。他の実施形態では、エピタキシャル成長は、フィンの側壁表面の一部を覆って形成される（図示せず）。この場合、フィンの側壁と接する三角状の断面の側壁の長さは、フィンの高さよりも短い。
【００５９】
図１１は、キャップ層を除去する工程を示す。キャップ層は、適切な技術により除去され得る。例えば、キャップ層は、実質的なダメージおよび／またはフィンフェットの他の要素を除去しないように、いくつかの適切なエッチャントとキャップ層とを接触させることにより除去される。
【００６０】
図１２は、エピタキシャル層の表面上に金属−半導体化合物（例えば、金属シリサイド）１２００，１２０２を形成する工程を示す。金属−半導体化合物は、フィンの表面にも形成され得る。エピタキシャル層の表面上に金属−半導体化合物を形成することにより、隣接するフィンが、金属−半導体化合物を介して、電気的に接続される（図示せず）。
【００６１】
金属−半導体化合物は、いくつかの適切な技術により、エピタキシャル層の表面上に形成され得る。エピタキシャル層がシリコンを含む場合、金属シリサイドは、シリサイドプロセスにより形成され得る。金属シリサイドは、スパッタリングによりフィンおよび／またはエピタキシャル層の表面上を覆うように金属層（図示せず）を形成することにより形成され得る。例えば、さらに金属層に熱処理を行い、金属層とその下にあるシリコンとの間の化学的な反応を起こさせる。シリサイドプロセスの間、金属層中の金属は、その下にあるシリコン中に拡散し、金属シリサイドを形成し得る。
【００６２】
例えば、形成される金属シリサイドの膜厚，エピタキシャル層の材料および／または構成，望ましいフィンフェットの実施構成等に応じて、適切なシリサイドプロセスの条件やパラメータを選択すべきである。例えば、金属シリサイドは、急速熱アニーリング（ＲＴＡ）等により形成され得る。
【００６３】
図１３は、図９に示した同様の方法により形成させる、一工程におけるフィンフェット１３００の一例の断面図を示す。フィンフェットは、フィン１３０２，１３０４、およびフィンの表面上のキャップ１３０６，１３０８を備える。フィンは半導体基板の表面と実質的に垂直となり得る側面を備える。
【００６４】
図１４は、フィンの側壁上を覆うエピタキシャル層１４００，１４０２を形成する一工程を示す。エピタキシャル層は、フィンの側面に対して実施的に斜角を有して延設される表面を有する。エピタキシャル層は、いくつかの適切な技術により、フィンの側壁上に形成され得る。この実施形態においては、エピタキシャル層は、図１０に示した同様の方法により形成される。
【００６５】
例えば、フィンは、エピタキシャル層が一般的な台形状の断面を有し、フィン１３０２の側面に形成される一組の台形状のエピタキシャル層１４００の平行な辺の短い側１４０４が、隣接するフィン１３０４の側面に形成される一組の台形状のエピタキシャル層１４０２の平行な辺の短い側１４０６と接続するように、長さ（Ｌｆｉｎ）を有する。台形状のエピタキシャル層の平行な一組の長い側１４０８，１４１０は、フィンの側壁と接続する。エピタキシャル層は、フィンの側面に対して斜角θ５で延設される表面を有する。エピタキシャル層がフィンの側面に対して斜角θ５で延設される表面を有する場合、フィン間の長さ（Ｌｆｉｎ）は、斜角θ５のタンジェントとフィンの高さ（Ｈｆｉｎ）とを乗じることにより計算される長さよりも小さい。斜角θ５が約５５°程度である場合、フィン間の長さは、フィンの高さの約１．４倍よりも小さい。
【００６６】
シリコンエピタキシャル成長は、フィンのトップ上にキャップが存在する場合、フィンの側壁上に選択的に形成し得る。エピタキシャル成長は、フィンの表面上に形成されない。この実施形態では、エピタキシャル成長は、フィンの側壁上の全体を覆って形成される。この場合、フィンの側壁と接する台形状の断面の側壁の長さは、フィンの高さと同程度である。他の実施形態では、エピタキシャル成長は、フィンの側壁表面の一部を覆って形成される（図示せず）。この場合、フィンの側壁と接する台形状の断面の側壁の長さは、フィンの高さよりも短い。
【００６７】
図１５は、キャップ層を除去する工程を示す。図１６は、エピタキシャル層の表面上に金属−半導体化合物（例えば、金属シリサイド）１６００，１６０２を形成する工程を示す。金属−半導体化合物は、例えば、図１２において説明した工程と同様の方法等、いくつかの適切な技術により形成され得る。
【００６８】
図１７は、図９に示した同様の方法により形成される、一工程におけるフィンフェット１７００の一例の断面図を示す。フィンフェットは、フィン１７０２，１７０４、およびフィンの表面上のキャップ１７０６，１７０８を備える。フィンは半導体基板の表面と実質的に垂直となり得る側面を備える。
【００６９】
図１８は、フィンの側壁上を覆うエピタキシャル層１８００，１８０２を形成する一工程を示す。エピタキシャル層は、フィンの側面に対して実施的に斜角を有して延設される表面を有する。エピタキシャル層は、例えば、図１０，図１４に示した同様の方法等、いくつかの適切な技術によりフィンの側壁上に形成され得る。
【００７０】
例えば、フィンは、エピタキシャル層が一般的な台形状の断面を有し、フィン１７０２の側面に形成される一組の台形状のエピタキシャル層１８００の平行な辺の短い側１８０４が、隣接するフィン１７０４の側面に形成される一組の台形状のエピタキシャル層１８０２の平行な辺の短い側１８０６と接続しないように、長さ（Ｌｆｉｎ）を有する。台形状のエピタキシャル層の平行な一組の長い側１８０８，１８１０は、フィンの側壁と接続する。
【００７１】
短い側１８０４，１８０６は、その後のプロセスにおける金属−半導体化合物が台形状のエピタキシャル層の短い側を覆うように、離れて形成させる。この実施形態では、短い側は、約０．５ｎｍまたはこれよりも大きいか、約２０ｎｍかこれよりも小さくなるように、互いに離れて形成される。他の実施形態では、短い側は、約０．５ｎｍまたはこれよりも大きいか、約１０ｎｍかこれよりも小さくなるように、互いに離れて形成される。
【００７２】
エピタキシャル層は、フィンの側面に対して斜角θ６で延設される表面を有する。エピタキシャル層がフィンの側面に対して斜角θ６で延設される表面を有する場合、フィン間の長さ（Ｌｆｉｎ）は、斜角θ６のタンジェントとフィンの高さ（Ｈｆｉｎ）とを乗じることにより計算される長さよりも小さい。斜角θ６が約５５°程度である場合、フィン間の長さは、フィンの高さと同様であるか約１．４倍よりも小さい。
【００７３】
図１９は、キャップ層を除去する工程を示す。図２０は、エピタキシャル層の表面上および一組の平行な台形状のエピタキシャル層の短い側１８０４，１８０６上を覆うように、に金属−半導体化合物（例えば、金属シリサイド）２０００，２００２を形成する工程を示す。エピタキシャル層表面上の金属−半導体化合物は、一組の平行な台形状のエピタキシャル層の短い側の間に金属−半導体化合物が形成される部分により、互いに電気的に接続され得る。一組の平行な台形状のエピタキシャル層の短い側の間に金属−半導体化合物を形成することにより、隣接するエピタキシャル層１８００，１８０２は、互いに電気的に接続される。金属−半導体化合物は、例えば、図１２において説明した工程と同様の方法等、いくつかの適切な技術により形成され得る。
【００７４】
図２１は、フィンフェットの一例における製造方法２１００を示す。２１０２において、フィンは、半導体基板上に形成される。フィンは、半導体材料を含む。２１０４において、フィンの側壁上にエピタキシャル層が形成される。エピタキシャル層は、フィンの側面に対してそれぞれ斜角を有して延設される表面を有する。２１０６において、エピタキシャル層の表面上に、金属−半導体化合物が形成される。
【００７５】
図２１には図示しないが、この製造方法は、ひとつまたは複数の以下の特徴を含み得る。エピタキシャル層は、三角形状の断面を有し、三角形状の断面の頂点が互いに電気的に接続される。エピタキシャル層は、台形状の断面を有し、フィンの側面に形成される一組の台形状のエピタキシャル層の平行な辺の短い側が、隣接するフィンの側面に形成される一組の台形状のエピタキシャル層の平行な辺の短い側と接続する。エピタキシャル層は、台形状の断面を有し、金属−半導体化合物は、台形状のエピタキシャル層の一組の平行な辺の短い側上を覆うように形成される。エピタキシャル層の表面は、（１１１）面のみを含む。
【００７６】
図２２は、フィンを電気的に接続させるコンタクトの一例における製造方法２２００を示す。２２０２において、フィンの側面にエピタキシャル層が形成される。エピタキシャル層は、フィンの側面に対してそれぞれ斜角を有して延設される表面を有する。２２０４において、金属−半導体化合物がエピタキシャル層の表面上に形成される。２２０６において、コンタクトが、上記金属−半導体化合物上に形成される。
【００７７】
図２２には図示しないが、この製造方法は、ひとつまたは複数の以下の特徴を含み得る。エピタキシャル層は、三角形状の断面を有し、三角形状の断面の頂点が互いに電気的に接続される。エピタキシャル層は、台形状の断面を有し、フィンの側面に形成される一組の台形状のエピタキシャル層の平行な辺の短い側が、隣接するフィンの側面に形成される一組の台形状のエピタキシャル層の平行な辺の短い側と接続する。エピタキシャル層は、台形状の断面を有し、金属−半導体化合物は、台形状のエピタキシャル層の一組の平行な辺の短い側上を覆うように形成される。フィン間の長さは、斜角のタンジェントとフィンの高さとを乗じることにより計算される長さよりと同様であるかこれよりも小さい。
【００７８】
＜含み得る態様＞  
なお、以上の説明は、以下（１）−（２０）の態様を含み得る。
【００７９】
（１）半導体基板上に、前記半導体基板の表面上に対して実質的に垂直な側面を有する２つまたは複数のフィンと、前記フィンの側面に設けられ、前記フィンの側面に対して斜角を有して延設される表面を有し、前記フィンの表面上には設けられないエピタキシャル層と、前記エピタキシャル層の表面上を覆うように設けられる金属−半導体化合物とを具備するフィンフェット。
【００８０】
（２）前記エピタキシャル層は、三角形状の断面を有し、前記三角形状の断面の頂点が互いに電気的に接続される（１）に記載のフィンフェット。
【００８１】
（３）前記エピタキシャル層は、台形状の断面を有し、フィンの側面を覆う一組の台形状の前記エピタキシャル層の平行な辺の短い側が、隣接するフィンの側面に形成される一組の台形状のエピタキシャル層の平行な辺の短い側と接続される（１）に記載のフィンフェット。
【００８２】
（４）前記エピタキシャル層は、台形状の断面を有し、前記金属−半導体化合物は、フィンの側面を覆う一組の台形状の前記エピタキシャル層の平行な辺の短い側上を覆うように設けられる（１）に記載のフィンフェット。
【００８３】
（５）但し前記エピタキシャル層は、水平な表面を含まない（１）に記載のフィンフェット。
【００８４】
（６）斜角を有する前記エピタキシャル層の表面上に設けられ、下面が前記金属−半導体化合物と接続されるコンタクトを更に具備する（１）に記載のフィンフェット。
【００８５】
（７）前記コンタクトの下面は、前記エピタキシャル層の表面といくつかの斜角を有する（６）に記載のフィンフェット。
【００８６】
（８）前記エピタキシャル層の表面は、（１１１）面のみを備える（１）に記載のフィンフェット。
【００８７】
（９）前記フィン間の長さは、前記斜角のタンジェントと前記フィンの高さとを乗じることにより計算される長さとほぼ同じであるかこれよりも小さい（１）に記載のフィンフェット。
【００８８】
（１０）前記フィン間の長さは、前記斜角のタンジェントと前記フィンの高さとを乗じることにより計算される長さとほぼ同じであるかこれよりも小さい（１）に記載のフィンフェット。
【００８９】
（１１）半導体基板上に半導体材料を有するフィンを形成する工程と、前記フィンの側壁上に、前記フィンの側面に対して斜角を有して延設される表面を有するエピタキシャル層を形成する工程と、前記エピタキシャル層の表面上に、金属−半導体化合物を形成する工程とを具備するフィンフェットの製造方法。
【００９０】
（１２）前記エピタキシャル層は、三角形状の断面を有し、前記三角形状の断面の頂点が互いに電気的に接続される（１１）に記載の製造方法。
【００９１】
（１３）前記エピタキシャル層は、台形状の断面を有し、フィンの側面を覆う一組の台形状の前記エピタキシャル層の平行な辺の短い側が、隣接するフィンの側面に形成される一組の台形状のエピタキシャル層の平行な辺の短い側と接続される（１１）に記載の製造方法。
【００９２】
（１４）前記エピタキシャル層は、台形状の断面を有し、前記金属−半導体化合物は、フィンの側面を覆う一組の台形状の前記エピタキシャル層の平行な辺の短い側上を覆うように設けられる（１１）に記載の製造方法。
【００９３】
（１５）前記エピタキシャル層の表面は、（１１１）面のみを備える（１１）に記載の製造方法。
【００９４】
（１６）フィンの側壁上に、前記フィンの側面に対して斜角を有して延設される表面を有するエピタキシャル層を形成する工程と、前記エピタキシャル層の表面上に、金属−半導体化合物を形成する工程と、前記金属−半導体化合物の表面上に、コンタクトを形成する工程とを具備するコンタクトにフィンを電気的に接続させる方法。
【００９５】
（１７）前記エピタキシャル層は、三角形状の断面を有し、前記三角形状の断面の頂点が互いに電気的に接続される（１６）に記載の方法。
【００９６】
（１８）前記エピタキシャル層は、台形状の断面を有し、フィンの側面を覆う一組の台形状の前記エピタキシャル層の平行な辺の短い側が、隣接するフィンの側面に形成される一組の台形状のエピタキシャル層の平行な辺の短い側と接続される（１６）に記載の方法。
【００９７】
（１９）前記エピタキシャル層は、台形状の断面を有し、前記金属−半導体化合物は、フィンの側面を覆う一組の台形状の前記エピタキシャル層の平行な辺の短い側上を覆うように設けられる（１６）に記載の方法。
【００９８】
（２０）前記フィン間の長さは、前記斜角のタンジェントと前記フィンの高さとを乗じることにより計算される長さとほぼ同じであるかこれよりも小さい（１６）に記載の方法。
【００９９】
以上の説明は、開示した本発明の例示を含むものである。もちろん、開示される発明を記載することを目的とした構成または方法の全ての想定される組み合わせを記述することは可能でないが、この技術分野における通常の知識を有する者が開示される発明のたくさんの置換や組み合わせだと更に分かることについては含まれることは可能である。従って、開示される発明は、全ての置換、修正、変形が包含され得、添付の請求の範囲や意図に含まれる。さらに、明細書または請求の範囲で用いられる”含む（contain）”,”含む（includes）”，”有する（has）”，”含む（involve）”，またはこれらの変形の用語の広がりは、用語”具備する（comprising）”，や請求の範囲において使用される枕詞的な用語”具備する（comprising）”についても同様に含まれ得る。
【図１Ａ】
2011258934.tif 000003
【図１Ｂ】
2011258934.tif 000004
【図２Ａ】
2011258934.tif 000005
【図２Ｂ】
2011258934.tif 000006
【図３Ａ】
2011258934.tif 000007
【図３Ｂ】
2011258934.tif 000008
【図４】
2011258934.tif 000009
【図５】
2011258934.tif 000010
【図６】
2011258934.tif 000011
【図７】
2011258934.tif 000012
【図８】
2011258934.tif 000013
【図９】
2011258934.tif 000014
【図１０】
2011258934.tif 000015
【図１１】
2011258934.tif 000016
【図１２】
2011258934.tif 000017
【図１３】
2011258934.tif 000018
【図１４】
2011258934.tif 000019
【図１５】
2011258934.tif 000020
【図１６】
2011258934.tif 000021
【図１７】
2011258934.tif 000022
【図１８】
2011258934.tif 000023
【図１９】
2011258934.tif 000024
【図２０】
2011258934.tif 000025
【図２１】
2011258934.tif 000026
【図２２】
2011258934.tif 000027