(57)【要約】【課題】電界効果トランジスタの閾値電圧に対する依存性が抑制された定電圧を供給する定電圧回路を提供する。【解決手段】本発明にかかる定電圧回路は、第１および第２のノードで互いのドレインおよびゲートが共通接続される電界効果トランジスタＱ１１およびＱ１２と、電界効果トランジスタＱ１１、１２のゲートが共通接続される前記第２のノードと電界効果トランジスタＱ１２のソースとの間に接続される抵抗器Ｒ１１と、コレクタが前記第２のノードに接続されるバイポーラトランジスタＱ１３と、電界効果トランジスタＱ１２のソースに接続し、バイポーラトランジスタＱ１３のベースにバイアス電圧を供給するバイアス回路１０１と、を備え、電界効果トランジスタＱ１１、１２のドレインが共通接続される前記第１のノードに電圧源Ｖｂａｔが接続され、電界効果トランジスタＱ１１のソースから定電圧を供給する。【選択図】図１
2011258033.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２のノードで互いのドレインおよびゲートが共通接続される第１および第２の電界効果トランジスタと、
前記第１および第２の電界効果トランジスタのゲートが共通接続される前記第２のノードと前記第２の電界効果トランジスタのソースとの間に接続される抵抗器と、
コレクタが前記第２のノードに接続されるバイポーラトランジスタと、
前記第２の電界効果トランジスタのソースに接続し、前記バイポーラトランジスタのベースにバイアス電圧を供給するバイアス回路と、
を備え、前記第１および第２の電界効果トランジスタのドレインが共通接続される前記第１のノードに電源が接続され、前記第１の電界効果トランジスタのソースから定電圧を供給することを特徴とする定電圧回路。
【請求項２】
前記第１および第２の電界効果トランジスタが同じ電流密度で動作するようにそれらのゲート幅およびゲート長が設定されていることを特徴とする請求項１記載の定電圧回路。
【請求項３】
前記第１および第２の電界効果トランジスタがデプレッション型の電界効果トランジスタであることを特徴とする請求項１もしくは２のいずれかに記載の定電圧回路。
【請求項４】
前記バイポーラトランジスタがＨＢＴで形成されていることを特徴とする請求項１ないし３のいずれかに記載の定電圧回路。
【請求項５】
前記第１および第２の電界効果トランジスタがＰＨＥＭＴで形成されていることを特徴とする請求項１ないし４のいずれかに記載の定電圧回路。
【請求項６】
前記バイアス回路が抵抗器からなることを特徴とする請求項１ないし５のいずれかに記載の定電圧回路。
【請求項７】
前記バイアス回路がバイポーラトランジスタを含むことを特徴とする請求項１ないし５のいずれかに記載の定電圧回路。
【請求項８】
前記第１のノードと前記電源との間に配置されるスイッチ素子を備えることを特徴とする請求項１ないし７のいずれかに記載の定電圧回路。
【請求項９】
前記スイッチ素子が第３の電界効果トランジスタであることを特徴とする請求項８記載の定電圧回路。
【請求項１０】
前記第３の電界効果トランジスタがデプレッション型の電界効果トランジスタであることを特徴とする請求項９記載の定電圧回路。
【請求項１１】
前記第３の電界効果トランジスタがＰＨＥＭＴで形成されていることを特徴とする請求項９もしくは１０のいずれかに記載の定電圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧のための定電圧回路に関する。
【背景技術】
【０００２】
近年、携帯電話等の移動体通信システムにおいては、伝送レートの大容量化および高速化を実現する無線通信が要求されている。この大容量化および高速化を可能とするデジタル変調信号としてＨＳＤＰＡ（High Speed Downlink Packet Access）方式のデジタル変調信号やＨＳＵＰＡ（High Speed Uplink Packet Access）方式のデジタル変調信号が提案されているが、これらのデジタル変調信号においては、ピーク電圧の振幅が増大傾向にある。そのため、これらのデジタル変調信号を用いた移動体通信システムにおいては、より低歪かつ高効率な特性が必要となるため、送信用の増幅器として、線形高周波電力増幅器が使用される。この線形高周波電力増幅器においては、線形性を維持するために休止電流（アイドル電流）が安定しなければならない。アイドル電流を安定させるには、定電圧回路が必要である。このアイドル電流を安定させるための定電圧回路は、近年、ＧａＡｓ線形増幅器と同一のＩＣ（集積回路）上に構成されている。
【０００３】
特許文献１に記載されている従来の定電圧回路を図６に示す。図６に示すように、この従来の定電圧回路は、バイポーラトランジスタＱ１と、電界効果トランジスタＱ２と、２個の抵抗器Ｒ１、Ｒ２と、ダイオードＤ１から構成されており、電界効果トランジスタＱ２のソースから安定した定電圧Ｖｒｅｇを供給する。
【０００４】
図６に示す定電圧回路において、抵抗器Ｒ２を流れる電流をＩ１、バイポーラトランジスタＱ１のベース−エミッタ間電圧をＶｂｅ、ダイオードＤ１の立ち上がり電圧（順方向電圧）をＶＦ、電界効果トランジスタＱ２の閾値電圧をＶｔｈとすると、定電圧Ｖｒｅｇは、以下の式（１）で与えられる。
【０００５】
【数１】
2011258033.tif 000003
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許出願公開第２００７／０１５９１４５号明細書（ＦＩＧ．３）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
以上説明したように、従来の定電圧回路は、電界効果トランジスタのソースから定電圧Ｖｒｅｇを供給している。しかしながら、従来の定電圧回路においては、式（１）から明らかなように、電界効果トランジスタの閾値電圧Ｖｔｈに対する定電圧Ｖｒｅｇの依存性が大きい。一般的に、電界効果トランジスタの閾値電圧Ｖｔｈは製造偏差（製造バラつき）が大きく、したがって、従来の定電圧回路では、電界効果トランジスタの閾値電圧Ｖｔｈの製造偏差に起因して、定電圧Ｖｒｅｇにも大きな製造バラつきが発生していた。
【０００８】
本発明は、上記の問題に鑑み、電界効果トランジスタの閾値電圧に対する依存性が抑制された定電圧を供給することができる定電圧回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本発明に係る定電圧回路は、第１および第２のノードで互いのドレインおよびゲートが共通接続される第１および第２の電界効果トランジスタと、前記第１および第２の電界効果トランジスタのゲートが共通接続される前記第２のノードと前記第２の電界効果トランジスタのソースとの間に接続される抵抗器と、コレクタが前記第２のノードに接続されるバイポーラトランジスタと、前記第２の電界効果トランジスタのソースに接続し、前記バイポーラトランジスタのベースにバイアス電圧を供給するバイアス回路と、を備え、前記第１および第２の電界効果トランジスタのドレインが共通接続される前記第１のノードに電源が接続され、前記第１の電界効果トランジスタのソースから定電圧を供給することを特徴とする。
【００１０】
本発明に係る定電圧回路においては、前記第１および第２の電界効果トランジスタが同じ電流密度で動作するようにそれらのゲート幅およびゲート長を設定することができる。また、前記第１および第２の電界効果トランジスタは、デプレッション型の電界効果トランジスタであってもよい。また、前記バイポーラトランジスタはＨＢＴで形成することができる。また、前記第１および第２の電界効果トランジスタはＰＨＥＭＴで形成することができる。また、前記バイアス回路は、抵抗器からなる構成とすることも、バイポーラトランジスタを含む構成とすることもできる。
【００１１】
さらに、本発明に係る定電圧回路は、前記第１のノードと前記電源との間に配置されるスイッチ素子を備えることができる。前記スイッチ素子は電界効果トランジスタであってもよく、その電界効果トランジスタはデプレッション型の電界効果トランジスタであってもよい。また、その電界効果トランジスタはＰＨＥＭＴで形成することができる。
【発明の効果】
【００１２】
本発明によれば、電界効果トランジスタの閾値電圧に対する依存性が抑制された定電圧を供給することができる。したがって、電界効果トランジスタのソースから供給する定電圧の製造バラつきを抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１に係る定電圧回路の一構成例を示す図である。
【図２】本発明の実施の形態１に係る定電圧回路における電界効果トランジスタの閾値電圧と定電圧との関係をシミュレーションした結果を示す図である。
【図３】本発明の実施の形態２に係る定電圧回路の一構成例を示す図である。
【図４】本発明の実施の形態３に係る定電圧回路の一構成例を示す図である。
【図５】本発明の実施の形態４に係る定電圧回路の一構成例を示す図である。
【図６】従来の定電圧回路の構成を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係る定電圧回路の実施の形態について、図面を参照しながら説明する。
【００１５】
（実施の形態１）
図１は本発明の実施の形態１に係る定電圧回路の一構成例を示す図である。図１に示すように、この定電圧回路１００は、バイアス回路１０１とカレントミラー構成部１０２に大別される。
【００１６】
カレントミラー構成部１０２において、第１の電界効果トランジスタＱ１１と第２の電界効果トランジスタＱ１２は、互いのドレインが第１のノードで共通接続されており、互いのゲートが第２のノードで共通接続されている。この実施の形態１では、電界効果トランジスタＱ１１、Ｑ１２にデプレッション型の電界効果トランジスタを用いる。従って、電界効果トランジスタＱ１１、Ｑ１２の閾値電圧は０Ｖ以下となる。なお、無論、本発明において、第１の電界効果トランジスタと第２の電界効果トランジスタはデプレッション型に限定されるものではない。
【００１７】
電界効果トランジスタＱ１１、Ｑ１２のドレインが共通接続される第１のノードは電圧源（電源）Ｖｂａｔと接続している。この定電圧回路１００においては、電界効果トランジスタＱ１１のソースから定電圧Ｖｒｅｇが供給される。つまり、定電圧Ｖｒｅｇは、第１の電界効果トランジスタＱ１１のソース電圧である。
【００１８】
第２のノードは抵抗器Ｒ１１の一方端と接続しており、その抵抗器Ｒ１１の他方端は第２の電界効果トランジスタＱ１２のソースに接続されている。さらに、第２のノードは、バイポーラトランジスタＱ１３のコレクタと接続している。そのバイポーラトランジスタＱ１３のエミッタは接地電位に接続されている。
【００１９】
続いて、バイアス回路１０１について説明する。バイアス回路１０１は、第２の電界効果トランジスタＱ１２のソースに接続しており、その電界効果トランジスタＱ１２のソース電圧Ｖｒｅｇ’に基いて、バイポーラトランジスタＱ１３のベースへ供給するバイアス電圧を生成する。この実施の形態１においては、バイアス回路１０１は、２個の抵抗器Ｒ１２、Ｒ１３からなる分圧回路である。
【００２０】
また、この定電圧回路１００においては、第２のノードはコンデンサＣ１の一方の電極とも接続しており、そのコンデンサＣ１の他方の電極は接地電位に接続されている。このコンデンサＣ１により、電界効果トランジスタＱ１１、Ｑ１２のゲート電圧を安定させることができる。なお、このコンデンサＣ１を設けるか否かは任意である。
【００２１】
以上説明した構成において、電界効果トランジスタＱ１１、Ｑ１２の閾値電圧をＶｔｈ、バイポーラトランジスタＱ１３のベース-エミッタ間電圧をＶｂｅとすると、第２の電界効果トランジスタＱ１２のソース電圧Ｖｒｅｇ’は次の式（２）で与えられる。
【００２２】
【数２】
2011258033.tif 000004
【００２３】
この式（２）をＶｔｈで偏微分すると、以下の式（３）となる。
【００２４】
【数３】
2011258033.tif 000005
【００２５】
この式（３）は、電界効果トランジスタの閾値電圧Ｖｔｈに対するソース電圧Ｖｒｅｇ’の依存性を表している。なお、閾値電圧Ｖｔｈの係数ＫＴ／ｑは、室温２７°Ｃでは０．０２６Ｖである。
【００２６】
この定電圧回路１００においては、式（３）から分かるように、電界効果トランジスタＱ１１、Ｑ１２の閾値電圧Ｖｔｈに対する電界効果トランジスタＱ１２のソース電圧Ｖｒｅｇ’の依存性が小さい。つまり、電界効果トランジスタＱ１１、Ｑ１２の閾値電圧Ｖｔｈが変動したときには、電界効果トランジスタＱ１１、Ｑ１２のベース電圧が変動して、電界効果トランジスタＱ１２のソース電圧Ｖｒｅｇ’の変化は抑制される。なお、抵抗器Ｒ１１の抵抗値はバイポーラトランジスタＱ１３に流す電流量により決定する。
【００２７】
また、この定電圧回路１００では、第１の電界効果トランジスタＱ１１と第２の電界効果トランジスタＱ１２はカレントミラー回路を構成しており、互いの電流密度が等しくなるようにそれらのゲート幅及びゲート長が設定されている。よって、電圧Ｖｒｅｇ’＝電圧Ｖｒｅｇとなる。したがって、上記の式（３）は、電界効果トランジスタの閾値電圧Ｖｔｈに対する定電圧Ｖｒｅｇの依存性も表している。つまり、この定電圧回路１００では、電界効果トランジスタＱ１２のソース電圧Ｖｒｅｇ’と同様に、電界効果トランジスタＱ１１、Ｑ１２の閾値電圧Ｖｔｈに対する定電圧Ｖｒｅｇの依存性が抑制される。
【００２８】
例えば、定電圧Ｖｒｅｇを３Ｖに設計する場合、Ｒ１２／Ｒ１３は１．５に設定する。よって、式（３）において、Ｖｔｈの係数は２．５ＫＴ／ｑとなる。室温２７°ＣにおいてはＫＴ／ｑ＝０．０２６Ｖとなるので、Ｖｔｈの係数は０．０６５７８Ｖとなる。したがって、図６に示す従来の定電圧回路と比較して、閾値電圧に対する定電圧Ｖｒｅｇの依存性は１／２０程度となる。
【００２９】
図２に、電界効果トランジスタの閾値電圧Ｖｔｈと定電圧Ｖｒｅｇとの関係をシミュレーションした結果を示す。このシミュレーションでは、定電圧Ｖｒｅｇを３Ｖとするために、抵抗器Ｒ１１、Ｒ１２、Ｒ１３の各々の抵抗値を７０００Ω、７１００Ω、４８００Ωとした。図２から明らかなように、この定電圧回路１００においては、電界効果トランジスタＱ１１、Ｑ１２の閾値電圧Ｖｔｈに対する定電圧Ｖｒｅｇの依存性が抑制される。
【００３０】
以上説明したように、この実施の形態１における定電圧回路１００は、電界効果トランジスタの閾値電圧Ｖｔｈに対する依存性が抑制された定電圧Ｖｒｅｇを供給することができる。よって、電界効果トランジスタのソースから供給する定電圧の製造バラつきを抑制することができる。
【００３１】
なお、以上説明した定電圧回路１００をＧａＡｓ線形増幅器と同一のＩＣ（集積回路）上で構成するには、バイポーラトランジスタＱ１３をＨＢＴ（HeterojunctionBipolar Transistor：ヘテロ接合バイポーラトランジスタ）で形成し、電界効果トランジスタＱ１１、Ｑ１２をＰＨＥＭＴ（Pseudomorphic High Electron Mobility Transistor：シュードモルフィック高電子移動度トランジスタ）で形成すればよい。
【００３２】
（実施の形態２）
図３を参照しながら、本発明に係る定電圧回路の実施の形態２について説明する。図３は、本発明の実施の形態２に係る定電圧回路の一構成例を示す図である。但し、前述した実施の形態１で説明した要素に対応する要素には同じ符号を付し、その説明を省略する。
【００３３】
この実施の形態２に係る定電圧回路は、電界効果トランジスタＱ１１、Ｑ１２のドレインが共通接続される第１のノードと電圧源Ｖｂａｔとの間にシャットダウンスイッチ１０３が接続している点で、前述した実施の形態１に係る定電圧回路と異なる。
【００３４】
シャットダウンスイッチ１０３は、電圧源Ｖｂａｔから供給される電圧を遮断するスイッチ素子として、第３の電界効果トランジスタＱ１４を備える。この電界効果トランジスタＱ１４にも、電界効果トランジスタＱ１１、Ｑ１２と同様に、デプレッション型の電界効果トランジスタを用いる。なお、無論、本発明において、第３の電界効果トランジスタはデプレッション型に限定されるものではない。
【００３５】
その第３の電界効果トランジスタＱ１４のドレインは電圧源Ｖｂａｔに接続しており、ソースは第１のノードに接続している。電界効果トランジスタＱ１４のゲートは、抵抗器Ｒ１４を介して制御電圧源Ｖｅｎａｂｌｅに接続している。この構成により、制御電圧源Ｖｅｎａｂｌｅから供給される電圧が電界効果トランジスタＱ１４の閾値電圧よりも低いとき、定電圧回路１００に電流が流れない。
【００３６】
なお、この実施の形態２に係る定電圧回路１００をＧａＡｓ線形増幅器と同一のＩＣ（集積回路）上で構成するには、前述した実施の形態１に係る定電圧回路と同様に、バイポーラトランジスタＱ１３をＨＢＴで形成し、電界効果トランジスタＱ１１、Ｑ１２、Ｑ１４をＰＨＥＭＴで形成すればよい。
【００３７】
（実施の形態３）
図４を参照しながら、本発明に係る定電圧回路の実施の形態３について説明する。図４は、本発明の実施の形態３に係る定電圧回路の一構成例を示す図である。但し、前述した実施の形態１で説明した要素に対応する要素には同じ符号を付し、その説明を省略する。
【００３８】
この実施の形態３に係る定電圧回路は、バイポーラトランジスタＱ１３のベース電圧を供給するバイアス回路として、バンドギャップ型のバイアス回路を備える点で、前述した実施の形態１に係る定電圧回路と異なる。
【００３９】
図４に示すように、この実施の形態３におけるバイアス回路１０１は、２個のバイポーラトランジスタＱ１５、Ｑ１６と、２個のダイオードＤ１１、Ｄ１２と、３個の抵抗器１５〜１７により構成されている。
【００４０】
即ち、一方のバイポーラトランジスタＱ１５のコレクタは、ダイオードＤ１１のカソードに接続しており、そのダイオードＤ１１のアノードが抵抗器Ｒ１５を介して電界効果トランジスタＱ１２のソースに接続している。同様に、他方のバイポーラトランジスタＱ１６のコレクタは、ダイオードＤ１２のカソードに接続しており、そのダイオードＤ１２のアノードが抵抗器Ｒ１６を介して電界効果トランジスタＱ１２のソースに接続している。また、一方のバイポーラトランジスタＱ１５のベースと他方のバイポーラトランジスタＱ１６のベースは第３のノードで共通接続しており、その第３のノードに他方のバイポーラトランジスタＱ１６のコレクタが接続している。また、一方のバイポーラトランジスタＱ１５のエミッタは、抵抗器Ｒ１７を介して接地電位に接続しており、他方のバイポーラトランジスタＱ１６のエミッタは接地電位に直接接続している。以上のように、バイポーラトランジスタＱ１５、Ｑ１６によりカレントミラー回路が構成されており、バイポーラトランジスタＱ１５のコレクタから、バイポーラトランジスタＱ１３のベース電圧が供給される。
【００４１】
以上説明したバイアス回路１０１によりバイポーラトランジスタＱ１３のベース電圧を供給する場合、電界効果トランジスタＱ１１、Ｑ１２の閾値電圧をＶｔｈ、バイポーラトランジスタＱ１３、Ｑ１５、Ｑ１６のベースエミッタ電圧をＶｂｅ、ダイオードＤ１１、Ｄ１２の立ち上がり電圧をＶＦとすると、第２の電界効果トランジスタＱ１２のソース電圧Ｖｒｅｇ’は次の式（４）で与えられる。
【００４２】
【数４】
2011258033.tif 000006
【００４３】
この式（４）をＶｔｈで偏微分すると、前記した式（３）と同じ式になることは明白である。よって、この実施の形態３に係る定電圧回路によれば、前述した実施の形態１に係る定電圧回路と同様に、電界効果トランジスタの閾値電圧Ｖｔｈに対する依存性が抑制された定電圧Ｖｒｅｇを供給することができ、電界効果トランジスタのソースから供給する定電圧の製造バラつきを抑制することができる。
【００４４】
なお、この実施の形態３に係る定電圧回路１００をＧａＡｓ線形増幅器と同一のＩＣ（集積回路）上で構成するには、前述した実施の形態１に係る定電圧回路と同様に、バイポーラトランジスタＱ１３、Ｑ１５、Ｑ１６をＨＢＴで形成し、電界効果トランジスタＱ１１、Ｑ１２をＰＨＥＭＴで形成すればよい。
【００４５】
（実施の形態４）
図５を参照しながら、本発明に係る定電圧回路の実施の形態４について説明する。図５は、本発明の実施の形態４に係る定電圧回路の一構成例を示す図である。但し、前述した実施の形態１ないし３で説明した要素に対応する要素には同じ符号を付し、その説明を省略する。
【００４６】
この実施の形態４に係る定電圧回路は、前述した実施の形態２と同様に、電界効果トランジスタＱ１１、Ｑ１２のドレインが共通接続される第１のノードと電圧源Ｖｂａｔとの間にシャットダウンスイッチ１０３が接続しており、この点で前述した実施の形態３に係る定電圧回路と異なる。シャットダウンスイッチ１０３の構成は前述した実施の形態２のものと同様であるので、その説明を省略する。
【００４７】
このように、前述した実施の形態３に係る定電圧回路に対してシャットダウンスイッチ１０３を設けることにより、制御電圧源Ｖｅｎａｂｌｅから供給される電圧が電界効果トランジスタＱ１４の閾値電圧よりも低いとき、定電圧回路１００に電流が流れない。
【００４８】
なお、この実施の形態４に係る定電圧回路１００をＧａＡｓ線形増幅器と同一のＩＣ（集積回路）上で構成するには、前述した実施の形態１に係る定電圧回路と同様に、バイポーラトランジスタＱ１３、Ｑ１５、Ｑ１６をＨＢＴで形成し、電界効果トランジスタＱ１１、Ｑ１２、Ｑ１４をＰＨＥＭＴで形成すればよい。
【産業上の利用可能性】
【００４９】
本発明にかかる定電圧回路は、電界効果トランジスタの閾値電圧Ｖｔｈに対する依存性が抑制された定電圧Ｖｒｅｇを供給することができ、安定した基準電圧を必要とする装置に有益である。
【符号の説明】
【００５０】
Ｑ１１、Ｑ１２、Ｑ１４      電界効果トランジスタ
Ｑ１３、Ｑ１５、Ｑ１６      バイポーラトランジスタ
Ｒ１１〜Ｒ１７      抵抗器
Ｃ１      コンデンサ
Ｄ１１、Ｄ１２      ダイオード
Ｖｂａｔ      電圧源
Ｖｅｎａｂｌｅ      制御電圧源
１００      定電圧回路
１０１      バイアス回路
１０２      カレントミラー構成部
１０３      シャットダウンスイッチ
【図１】
2011258033.tif 000007
【図２】
2011258033.tif 000008
【図３】
2011258033.tif 000009
【図４】
2011258033.tif 000010
【図５】
2011258033.tif 000011
【図６】
2011258033.tif 000012