(57)【要約】【課題】ＣＤＳによるＡ／Ｄ変換動作として、Ｄ相期間に続けてＰ相期間が設定される場合にも、過大光量が入射されているか否かの判定が的確に行えるようにする。【解決手段】Ｄ相期間においてＣＤＳ回路のコンパレータの入力を同電位とするＡＺ期間において信号レベルが白レベル側と黒レベル側のいずれであるのかの判定し、信号レベル判定結果として保持する。また、Ｐ相期間のカウントが終了した段階で、カウント値が一定以下であるか否かを判定し、カウント値判定結果として保持する。そして、信号レベル判定結果が白レベルであれば、カウント値判定結果に係わらず過大光量の入射であると判定し、黒レベルであれば、カウント値が一定以上では過大光量の入射である、一定以下では過大光量の入射ではないと判定する。【選択図】図１３
2011160243.tif 000002
【特許請求の範囲】
【請求項１】
入射光量に応じた電荷が蓄積される画素が配列される画素アレイと、
前記画素アレイにおける処理対象の画素について、前記電荷が蓄積される状態とする電荷蓄積期間と、この電荷蓄積期間の後に前記処理対象の画素にて電荷が放出される状態とする電荷放出期間とが得られるように前記画素を駆動する画素駆動手段と、
前記画素アレイにおける所定の画素が共通に接続される列信号線にて得られる画素信号と前記電荷蓄積期間内の所定タイミングおよび前記電荷放出期間内の所定タイミングのそれぞれにおいて所定の傾きによるランプ波形が開始される参照信号とを入力して両者のレベルを比較する比較手段と、
前記電荷蓄積期間において前記ランプ波形が開始される以前のタイミングで、前記比較手段が入力する前記画素信号と前記参照信号の電位を同じとする同電位設定を行う同電位設定手段と、
前記電荷蓄積期間にて前記同電位設定が開始された後の電圧出力期間において前記処理対象の画素が接続される列信号線に対して所定レベルの電圧を出力する電圧出力手段と、
前記電圧出力期間において前記比較手段により前記画素信号と前記参照信号のレベルの大小関係が変化したとの比較結果が得られたか否かについて判定した結果を示す信号レベル判定結果を保持する信号レベル判定結果保持手段と、
前記電荷蓄積期間において前記ランプ波形が開始されてから前記比較手段により前記画素信号と前記参照信号のレベルの大小関係が変化したとの比較結果が得られるまでの第１カウント期間と、前記電荷放出期間において前記ランプ波形が開始されてから前記比較手段により前記画素信号と前記参照信号のレベルの大小関係が変化したとの比較結果が得られるまでの第２カウント期間とのそれぞれにおいてカウント動作を実行するカウント手段と、
前記信号レベル判定結果保持手段が保持していた前記信号レベル判定結果と、前記カウント手段のカウント動作に基づいて得られるカウント値とに基づいて、前記処理対象の画素に対する入射光量が過大か否かを判定する入射光量判定手段と
を具備する固体撮像装置。
【請求項２】
前記入射光量判定手段は、前記信号レベル判定結果保持手段が保持していた信号レベル判定結果と、前記カウント動作に基づいて得られる受光信号成分レベルを示すカウント値が所定の閾値以下であるか否かについて判定した結果を示す閾値比較判定結果とに基づいて、前記処理対象の画素に入射されている光量が過大か否かを判定する
請求項１記載の固体撮像装置。
【請求項３】
前記入射光量判定手段は、前記信号レベル判定結果により前記画素信号と前記参照信号のレベルの大小関係が変化したことが示されている場合には閾値比較判定結果に係わらず前記入射光量が過大ではないと判定し、前記信号レベル判定結果により前記画素信号と前記参照信号のレベルの大小関係が変化していないことが示され、かつ、閾値比較判定結果により前記受光信号成分レベルを示すカウント値が閾値より大きいことが示される場合には前記入射光量が過大ではないと判定し、前記信号レベル判定結果により前記画素信号と前記参照信号のレベルの大小関係が変化していないことが示され、かつ、閾値比較判定結果により前記受光信号成分レベルを示すカウント値が閾値以下であることが示される場合には前記入射光量が過大であると判定する
請求項２記載の固体撮像装置。
【請求項４】
前記閾値は、実際に前記入射光量が過大な場合に応じて前記カウント動作に基づいて得られる受光信号成分レベルを示すカウント値に基づいて設定される
請求項２記載の固体撮像装置。
【請求項５】
前記電圧出力手段が出力する電圧の前記所定レベルは、前記画素信号の変動範囲における中間のレベルが設定される
請求項１記載の固体撮像装置。
【請求項６】
前記入射光量判定手段により前記入射光量が過大ではないと判定された場合には、前記カウント動作に基づいて得られる受光信号成分レベルを示すカウント値を画素信号データとして出力し、前記入射光量判定手段により前記入射光量が過大であると判定された場合には、前記カウント動作に基づいて得られる受光信号成分レベルを示すカウント値に代えて、白レベルに相当する所定のカウント値を画素信号データとして出力する画素信号データ出力手段
をさらに具備する請求項１記載の固体撮像装置。
【請求項７】
前記画素は、フローティングディフュージョンを有さない構成である
請求項１記載の固体撮像装置。
【請求項８】
入射光量に応じた電荷が蓄積される画素が配列される画素アレイにおける処理対象の画素について、前記電荷が蓄積される状態とする電荷蓄積期間と、この電荷蓄積期間の後に前記処理対象の画素にて電荷が放出される状態とする電荷放出期間とが得られるように前記画素を駆動する画素駆動手順と、
前記画素アレイにおける所定の画素が共通に接続される列信号線にて得られる画素信号と前記電荷蓄積期間内の所定タイミングおよび前記電荷放出期間内の所定タイミングのそれぞれにおいて所定の傾きによるランプ波形が開始される参照信号とを入力して両者のレベルを比較する比較手順と、
前記電荷蓄積期間において前記ランプ波形が開始される以前のタイミングで、前記比較手順が入力する前記画素信号と前記参照信号の電位を同じとする同電位設定を行う同電位設定手順と、
前記電荷蓄積期間にて前記同電位設定が開始された後の電圧出力期間において前記処理対象の画素が接続される列信号線に対して所定レベルの電圧を出力する電圧出力手順と、
前記電圧出力期間において前記比較手順により前記画素信号と前記参照信号のレベルの大小関係が変化したとの比較結果が得られたか否かについて判定した結果を示す信号レベル判定結果を保持する信号レベル判定結果保持手順と、
前記電荷蓄積期間において前記ランプ波形が開始されてから前記比較手順により前記画素信号と前記参照信号のレベルの大小関係が変化したとの比較結果が得られるまでの第１カウント期間と、前記電荷放出期間において前記ランプ波形が開始されてから前記比較手順により前記画素信号と前記参照信号のレベルの大小関係が変化したとの比較結果が得られるまでの第２カウント期間とのそれぞれにおいてカウント処理を実行するカウント手順と、
前記信号レベル判定結果保持手順が保持していた前記信号レベル判定結果と、前記カウント手順によるカウント処理に基づいて得られるカウント値とに基づいて、前記処理対象の画素に対する入射光量が過大か否かを判定する入射光量判定手順と
を具備する固体撮像装置における過大入射光判定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置と、固体撮像装置における過大入射光判定方法に関し、特に処理対象の画素に対して過大な光量が入射されたか否かについて判定する機能を有する固体撮像装置と、その過大入射光判定方法に関する。
【背景技術】
【０００２】
デジタルスチルカメラやビデオカメラなどの撮像装置は、撮像光を電気信号に変換するイメージセンサ（固体撮像装置）を備える。このようなイメージセンサとしては、例えば撮像素子にＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）などを採用するものが知られている。
【０００３】
これらのイメージセンサでは、入射光に応じた電荷が蓄積されるようにして形成された多数の画素をマトリクス状に配列した構造を有する。この画素を形成する素子としては、例えばＣＭＤ（Charge Modulation Device：電荷変調素子）が知られている。ＣＭＤは、例えば半導体層の表面に対して平行にソース・ドレイン電流が流れるようにソース領域とドレイン領域を形成する。そのうえで、これらのソース領域とドレイン領域との間の半導体層の表面に対して、絶縁層を介してゲート電極を設けた構造となっている。
【０００４】
例えば上記の構造を有するＣＭＤでは、光電変換機能と信号増幅機能を各画素に与えることができる。また、ＣＭＤでは、受光により発生した電荷はリセットされない限り保持され、電荷を信号として読み出すときにもその電荷が消滅せずに蓄積されたままの状態で保持される。これにより、いわゆる非破壊読み出しが可能とされている。そして、ＣＭＤによる画素からの信号の読み出しには、ＣＤＳ（Correlated Double Sampling：相関２重サンプリング）処理が必要となる。このＣＤＳ処理を実現するために、例えばコンパレータおよびカウンタを備えるＡＤＣ（Analog to Digital Converter）を利用してデジタル形式の画素信号を得るようにした構成が知られている（例えば特許文献１参照。）。
【０００５】
また、イメージセンサでは、その画素の構造上、例えば太陽光のように非常に強い光が画素に照射された場合には、逆に、画像において最も明るいはずの部分が黒色に変化するという現象を生じることが知られている。このような現象は、例えば太陽を撮影すると、上記の黒色に変化した部分が太陽の黒点のようにして見えることから、太陽黒点などともいわれる。この太陽黒点は、撮像画像において見えてはならないものであり、画像品質の低下につながるため、その発生を回避すべき必要がある。
【０００６】
太陽黒点の発生を回避する技術としては、例えば次のようなものが知られている。すなわち、画素の電荷をリセットするリセット期間においてＡＤＣにおけるカウンタのカウント値を監視する。このカウント値が、例えば一定の範囲を超えた場合には、太陽黒点を生じる程度に過大な光量が画素に対して入射されたと判定する。そして、過大光量が入射されたと判定した場合には、例えばカウンタの動作を１Ｈ（水平）期間にわたって継続させることで最大カウント値を出力させる。この場合の最大カウント値は白レベルに対応するので、過大光量が入射された画素に対応する画像部分は白レベルとなる。すなわち、太陽黒点の発生が防止される（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−１５２２３４号公報（図１８）
【特許文献２】特開２００７−１０４２４０号公報（図８）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記したことによれば、例えば、ＣＭＤによる画素を有してＣＤＳ処理に対応した構成のＡＤ変換処理により撮像信号を出力する構成のイメージセンサにおいても、例えば太陽黒点の防止を可能とするために、過大光量の入射判定を行うように構成することが必要となる。
【０００９】
しかし、ＣＭＤはフローティングディフュージョンを有さない構造であるために、画素の光電変換部位に保持されている電荷は、リセットによってクリアされる。従って、ＣＭＤの場合には、通常のＣＤＳ処理に対応するＡ／Ｄ変換処理のようにして、先にリセットを行い、次に画素の電荷を読み出すという手順とすることができない。このことが、例えばＣＭＤによる画素とＣＤＳ処理対応のＡ／Ｄ変換とを組み合わせたイメージセンサの場合、これまでにおける過大入射光の判定手法のままでは的確な判定結果が得られないという問題につながっている。換言すれば、画素に対して過大な光量が入射されることを的確に判定可能にすることが求められているといえる。
【課題を解決するための手段】
【００１０】
本発明は、上記課題を解決するためになされたものであり、その第１の側面は、入射光量に応じた電荷が蓄積される画素が配列される画素アレイと、前記画素アレイにおける処理対象の画素について、前記電荷が蓄積される状態とする電荷蓄積期間と、この電荷蓄積期間の後に前記処理対象の画素にて電荷が放出される状態とする電荷放出期間とが得られるように前記画素を駆動する画素駆動手段と、前記画素アレイにおける所定の画素が共通に接続される列信号線にて得られる画素信号と前記電荷蓄積期間内の所定タイミングおよび前記電荷放出期間内の所定タイミングのそれぞれにおいて所定の傾きによるランプ波形が開始される参照信号とを入力して両者のレベルを比較する比較手段と、前記電荷蓄積期間において前記ランプ波形が開始される以前のタイミングで、前記比較手段が入力する前記画素信号と前記参照信号の電位を同じとする同電位設定を行う同電位設定手段と、前記電荷蓄積期間にて前記同電位設定が開始された後の電圧出力期間において前記処理対象の画素が接続される列信号線に対して所定レベルの電圧を出力する電圧出力手段と、前記電圧出力期間において前記比較手段により前記画素信号と前記参照信号のレベルの大小関係が変化したとの比較結果が得られたか否かについて判定した結果を示す信号レベル判定結果を保持する信号レベル判定結果保持手段と、前記電荷蓄積期間において前記ランプ波形が開始されてから前記比較手段により前記画素信号と前記参照信号のレベルの大小関係が変化したとの比較結果が得られるまでの第１カウント期間と、前記電荷放出期間において前記ランプ波形が開始されてから前記比較手段により前記画素信号と前記参照信号のレベルの大小関係が変化したとの比較結果が得られるまでの第２カウント期間とのそれぞれにおいてカウント動作を実行するカウント手段と、前記信号レベル判定結果保持手段が保持していた前記信号レベル判定結果と、前記カウント手段のカウント動作に基づいて得られるカウント値とに基づいて、前記処理対象の画素に対する入射光量が過大か否かを判定する入射光量判定手段とを具備する固体撮像装置である。これにより、信号レベル判定結果に、ＣＤＳ処理の結果として得られるカウント値とを組み合わせて、処理対象の画素に対する入射光量が過大か否かを判定するという作用をもたらす。
【００１１】
また、この第１の側面において、上記入射光量判定手段は、上記信号レベル判定結果保持手段が保持していた信号レベル判定結果と、上記カウント動作に基づいて得られる受光信号成分レベルを示すカウント値が所定の閾値以下であるか否かについて判定した結果を示す閾値比較判定結果とに基づいて、上記処理対象の画素に入射されている光量が過大か否かを判定するようにしてもよい。これにより、信号レベル判定結果と、ＣＤＳ処理により得られる受光信号成分レベルを示すカウント値を閾値と比較した結果との組み合わせにより、処理対象の画素に対する入射光量が過大か否かを判定するという作用をもたらす。
【００１２】
また、この第１の側面において、上記入射光量判定手段は、上記信号レベル判定結果により上記画素信号と上記参照信号のレベルの大小関係が変化したことが示されている場合には、閾値比較判定結果に係わらず、上記入射光量が過大ではないと判定し、上記信号レベル判定結果により上記画素信号と上記参照信号のレベルの大小関係が変化していないことが示され、かつ、閾値比較判定結果により上記受光信号成分レベルを示すカウント値が閾値より大きいことが示される場合には、上記入射光量が過大ではないと判定し、上記信号レベル判定結果により上記画素信号と上記参照信号のレベルの大小関係が変化していないことが示され、かつ、閾値比較判定結果により上記受光信号成分レベルを示すカウント値が閾値以下であることが示される場合には、上記入射光量が過大であると判定するようにしてもよい。これにより、入射光量判定手段が、信号レベル判定結果と、閾値比較判定結果との組み合わせにより、処理対象の画素に対する入射光量が過大か否かを判定するという作用をもたらす。
【００１３】
また、この第１の側面において、上記閾値は、実際に上記入射光量が過大な場合に応じて上記カウント動作に基づいて得られる受光信号成分レベルを示すカウント値に基づいて設定されるようにしてもよい。これにより、上記受光信号成分レベルと閾値とを比較して得られる閾値比較判定結果により入射光量が過大であるか否かについての判定を行うという作用をもたらす。
【００１４】
また、この第１の側面において、上記電圧出力手段が出力する電圧の上記所定レベルは、上記画素信号の変動範囲における中間のレベルが設定されるようにしてもよい。これにより、信号レベル判定として、電荷蓄積期間における画素信号のレベルが、この中間のレベルを境界として、これより高いのか、または低いのかを判定するという作用をもたらす。
【００１５】
また、この第１の側面において、上記入射光量判定手段により上記入射光量が過大ではないと判定された場合には、上記カウント動作に基づいて得られる受光信号成分レベルを示すカウント値を画素信号データとして出力し、上記入射光量判定手段により上記入射光量が過大であると判定された場合には、上記カウント動作に基づいて得られる受光信号成分レベルを示すカウント値に代えて、白レベルに相当する所定のカウント値を画素信号データとして出力する画素信号データ出力手段をさらに具備してもよい。これにより、実際のＣＤＳ処理により得られたカウント値に代えて、強制的に白レベル相当のカウント値を画素信号データとして出力するという処理によって過大な入射光量に対応した信号レベルの補正を行うという作用をもたらす。
【００１６】
また、この第１の側面において、上記画素は、フローティングディフュージョンを有さない構成でもよい。これにより、フローティングディフュージョンを有さない画素から成る固体撮像装置に対応して入射光量が過大であるか否かを判定するという作用をもたらす。
【発明の効果】
【００１７】
本発明によれば、例えば、電荷蓄積期間に続けて電荷放出期間を設定してＣＤＳ処理を実行する構成の下で、画素に対して過大光量が入射されたことを的確に判定することが可能になる。これにより、例えば太陽黒点の発生が防止され、例えばＣＭＤの画素を採用するイメージセンサとしての性能が向上する。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態におけるイメージセンサが備える画素の等価回路図である。
【図２】本発明の実施の形態におけるイメージセンサの全体構成例を示す図である。
【図３】本発明の実施の形態の画素アレイから１列分に対応した構成を抜き出して示す図である。
【図４】フローティングディフュージョンを有する構成の画素から成るイメージセンサの動作例を示すタイミングチャートである。
【図５】フローティングディフュージョンを有する構成の画素から成るイメージセンサの動作に対応するＣＤＳ回路の構成例を示す図である。
【図６】本発明の実施の形態としてのＣＤＳ処理に、フローティングディフュージョンを有する構成の画素から成るイメージセンサの場合と同じＳＵＮ判定動作を組み合わせた場合の動作例を示すタイミングチャートである。
【図７】本発明の実施の形態に対応するＣＤＳ回路の構成例を示す回路図である。
【図８】本発明の実施の形態におけるＳＵＮ判定動作の具体例として、その第１動作例を示すタイミングチャートである。
【図９】本発明の実施の形態におけるＳＵＮ判定動作の具体例として、その第２動作例を示すタイミングチャートである。
【図１０】本発明の実施の形態におけるＳＵＮ判定動作の具体例として、その第３動作例を示すタイミングチャートである。
【図１１】本発明の実施の形態におけるＳＵＮ判定動作の具体例として、その第４動作例を示すタイミングチャートである。
【図１２】本発明の実施の形態におけるＳＵＮ判定動作の具体例として、その第５動作例を示すタイミングチャートである。
【図１３】本発明の実施の形態におけるＳＵＮ判定動作の具体例として、その第６動作例を示すタイミングチャートである。
【発明を実施するための形態】
【００１９】
以下、本発明を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（信号レベル判定結果とカウント値とに基づいて過大入射光を判定する構成）
２．変形例
【００２０】
＜１．第１の実施の形態＞
［画素の構成］
一般に、イメージセンサ（固体撮像装置）に採用される素子としては、例えばＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）などを挙げることができる。本発明の実施の形態では、ＣＭＯＳを採用しているものとする。
【００２１】
そのうえで、本発明の実施の形態におけるイメージセンサでは、画素としてＣＭＤ（Charge Modulation Device：電荷変調素子）を採用する。ＣＭＤは、例えば半導体層の表面に対して平行に電流が流れるようにソース領域とドレイン領域を形成する。そのうえで、これらのソース領域とドレイン領域との間の半導体層の表面に対して、絶縁層を介してゲートを設ける。すなわち、例えばＳＩＴ（Static Induction Transistor ：静電誘導トランジスタ）として、ゲート、ドレイン、ソースの各領域を横方向に設けた、いわゆる横型構造を採るものとなっている。
【００２２】
図１は、本発明の実施の形態のイメージセンサを形成する画素であり、上記ＣＭＤとしての構造を有する画素１１１の等価回路を示している。この図に示すようにして、画素１１１は、１つのトランジスタＴＲに対して同じく１つのフォトダイオードＰＤが接続されているものとしてみることができる。フォトダイオードＰＤは光電変換が行われる部位であって、受光光量に応じた電流が流れる。ＣＭＤの光電変換の動作によれば、フォトダイオードＰＤは、例えばトランジスタＴＲの裏面側に形成されているものとしてみることができる。また、アノード側はグランドに接地されるものとしているが、例えば実際には、ウェル領域に接続されていることで、グランド接地と等価の状態となる。
【００２３】
トランジスタＴＲは、後述するようにして、対応する列信号線の負荷電流源とともにソースフォロアを形成し、フォトトランジスタＰＤに得られた電荷を増幅して、対応する列信号線に出力する。また、本発明の実施の形態においては、トランジスタＴＲにはＭＯＳ型としてＰチャネルを採用する。
【００２４】
上記図１に示す回路は、ＣＭＤによる画素１１１自体が光電変換機能および信号増幅機能を有していることを示している。また、図１に示す構成の画素１１１では、フローティングディフュージョンを有さないことになる。なお、フローティングディフュージョンとは、画素回路において、フォトダイオードＰＤに蓄積されていた電荷が転送される部位である。そして、ＣＭＤによる画素１１１は、受光に応じてフォトダイオードＰＤに発生した電荷がリセットされない限り保持されるようにして蓄積され、電荷を信号として読み出すときにもその電荷は消滅しない。これにより、いわゆる非破壊読み出しが可能となる。
【００２５】
［イメージセンサの構成］
次に、図２および図３を参照して、本発明の実施の形態におけるイメージセンサ１００の一構成例について説明する。図２は、イメージセンサ１００の全体構成を示し、図３は、イメージセンサ１００の画素アレイ１１０の第１列における第１行乃至第６行までの画素１１１を抜き出すとともに、第１列に対応するＣＤＳ処理部２００の構成部分を示している。
【００２６】
先ず、図２に示すように、イメージセンサ１００は、全体として、画素アレイ１１０、タイミング制御回路１２０、行走査回路１３０、列走査回路１４０、参照信号生成回路１５０、およびＣＤＳ処理部２００を備える。
【００２７】
画素アレイ１１０は、例えば数百万またはそれ以上の所定数の画素１１１がｎ行×ｍ列のマトリクス状（行列状）に配列されて形成される。画素１１１の各々は、例えば図３においても示されているように、図１の等価回路図と同様のＣＭＤによる構成である。
【００２８】
なお、画素アレイ１１０は、例えば１つのチップ（半導体基板）上に形成されるが、図２において示される画素アレイ１１０以外の上記各部位、回路等も、画素アレイ１１０と同じチップ上に集積されるようにして形成される。
【００２９】
タイミング制御回路１２０は、イメージセンサ１００の外部から入力するマスタークロックＭＣＫを基にして、所要のクロック、タイミング信号等を生成する。このようにして生成されたクロック、タイミング信号は、イメージセンサ１００内のしかるべき部位に出力され、各部位の動作タイミングを決定する。また、タイミング制御回路１２０は、特にＣＤＳ処理部２に対しては、図７にて後述するようにして、タイミング信号ＴＭ１乃至５を生成して出力することとしている。なお、ここでは、図を簡略で分かりやすいものとすることの都合上、タイミング信号ＴＭ１乃至５を１つの信号線により示しているが、例えば実際においては、タイミング信号ＴＭ１乃至５のそれぞれに応じた信号線が設けられる。
【００３０】
行走査回路１３０は、例えばシフトレジスタまたはデコーダなどにより形成され、画素アレイ１１０を行単位で順次走査するものである。この行走査回路１３０は、例えば１水平走査期間ごとに対応して、所定タイミングにより、行選択信号ＶＧ１乃至ｎおよびリセット信号ＶＤ１乃至ｉを出力する。これにより、例えば１フレーム期間に対応して第１行から最終行までの各行が所定順序によって順次走査される。行走査回路１３０からの上記の信号出力タイミングは、タイミング制御回路１２０から出力されるタイミング信号により設定される。
【００３１】
なお、このタイミング制御回路１２０のタイミング制御に応じて行走査回路１３０から画素１１１に対して上記各駆動信号を出力させる構成が、特許請求の範囲に記載の画素駆動手段の一例となる。
【００３２】
また、列走査回路１４０は、例えば行走査回路１３０と同様にシフトレジスタまたはデコーダなどにより形成され、列ごとに対応した走査を行うものである。この列走査回路１４０は、タイミング制御回路１２０の制御に応じた所定のタイミングで、列制御信号ＨＳＥＬ−１Ａ、Ｂ乃至ＨＳＥＬｍ−Ａ、Ｂを出力する。これらの列制御信号ＨＳＥＬ−１Ａ、Ｂ乃至ＨＳＥＬｍ−Ａ、Ｂの各々は、例えば、画素信号ＶＳＬ−１Ａ、Ｂ乃至ＶＳＬ−ｍＡ、Ｂに対応する。
【００３３】
参照信号生成回路１５０は、タイミング制御回路１２０のタイミング制御に応じて、例えば後述するタイミングで所定の傾きによるランプ波形となる参照信号ＲＡＭＰを生成する。そして、参照信号ＶＲＥＦを、ＣＤＳ処理部２００に対して出力する。
【００３４】
次に、画素アレイ１１０と行および列方向の信号線との接続態様について説明する。図２に示すように、画素アレイ１１０における第１行の画素１１１に対しては、行走査回路１３０から出力される行選択信号ＶＧ１のための行信号線が共通に接続される。以降、同様にして、第２行乃至第ｎ行までの各行の画素１１１に対しては、それぞれ、行走査回路１３０から出力される行選択信号ＶＧ２乃至ｎの行信号線が共通に接続される。また、これらの行選択信号ＶＧ１乃至ｎの行信号線は、例えば図３の第１列における第１行乃至第６行の画素１１１において示されるように、対応する行の画素１１１内のトランジスタＴＲのゲートに対して接続される。
【００３５】
また、同じ列における第１行と第２行の画素１１１の各トランジスタＴＲは、共通の接続点を有する。この接続点は、図３に示されるように、第１行と第２行の画素１１１のトランジスタＴＲのドレイン同士を共通に接続したドレイン接続点ＤＣＮＴ１となる。このドレイン接続点ＤＣＮＴ１に対して、行走査回路１３０から出力されるリセット信号ＶＤ１の行信号線が接続される。以降、同様にして、第３行と第４行の組から、第（ｎ−１）と第ｎ行の組までごとに、それぞれ、画素１１１のトランジスタＴＲのドレイン同士を共通に接続したドレイン接続点ＤＣＮＴ２〜乃至ｎ／２が設けられる。そして、これらのドレイン接続点ＤＣＮＴ２〜乃至ｎ／２に対して、それぞれ、行走査回路１３０から出力されるリセット信号ＶＤ２乃至ＶＤ（ｎ／２）の行信号線が接続される。
【００３６】
また、本発明の実施の形態のイメージセンサ１００では、１つの列に対応して、２本の列信号線が対応する。すなわち図２に示すように、第１列には、画素信号ＶＳＬ−１Ａ，Ｂの２本の列信号線が対応して設けられる。以降、同様にして、第２列乃至第ｍ列ごとに対応して、画素信号ＶＳＬ−２Ａ、Ｂ乃至画素信号ＶＳＬ−ｍＡ、Ｂとういうように、各２本の列信号線が設けられる。また、列信号線の各々に対しては、図３に示すようにして、定電流源である負荷電流源（ＩＳ）１１２が接続される。
【００３７】
そして、これらの列信号線と画素１１１は、より具体的には、例えば次のようにして接続される。すなわち、図３に示すように、先ず、第１行の画素１１１のトランジスタＴＲについては、そのソースのみが画素信号ＶＳＬ−１Ａの列信号線と接続される。次に、第２行と第３行の画素１１１のトランジスタＴＲのソース同士を共通に接続することによりソース接続点ＳＣＮＴ１を設け、このソース接続点ＳＣＮＴ１に対して画素信号ＶＳＬ−１Ｂの列信号線を接続する。同様に、第４行と第５行の画素１１１のトランジスタＴＲのソース同士を共通に接続することによりソース接続点ＳＣＮＴ２を設け、このソース接続点ＳＣＮＴ２に対しては、画素信号ＶＳＬ−１Ａの列信号線を接続する。さらに、第６行の画素１１１と第７行の画素１１１（図示せず）のソース同士を接続することによりソース接続点ＳＣＮＴ３を設け、このソース接続点ＳＣＮＴ３に対しては、画素信号ＶＳＬ−１Ｂの列信号線を接続する。以降、同様にして、隣接する２つの行の画素１１１のトランジスタＴＲのソース同士を接続してソース接続点ＳＣＮＴ４、５、６・・・を設ける。そして、これらのソース接続点ＳＣＮＴ４、５、６のうち、ソース接続点ＳＣＮＴ４、６、８・・・に対しては、画素信号ＶＳＬ−１Ａの列信号線を接続し、ソース接続点ＳＣＮＴ５、７、９・・・に対しては、画素信号ＶＳＬ−１Ｂの列信号線を接続する。すなわち、画素信号ＶＳＬ−１Ａと画素信号ＶＳＬ−１Ｂの各列信号線に対して、ソース接続点ＳＣＮＴをその列方向に対応した配列順に従って交互に接続していく。そして、上記図３により説明した第１列に対応する画素１１１と列信号線との接続を、第２列乃至第ｍ列ごとに同様にして行う。
【００３８】
上記したことによると、各画素１１１と列信号線との接続は、内部のトランジスタＴＲのソースと列信号線との接続であることになる。１つの画素１１１のトランジスタＴＲと、このトランジスタＴＲのソースが接続される列信号線の負荷電流源１１２とによっては、ソースフォロアを形成する。すなわち、列信号線に得られる画素信号ＶＳＬは、その列信号線に接続される画素１１１のうち、行方向において選択された１つの画素１１１におけるソースフォロアの出力となる。この場合、例えば電荷の転送、増幅、リセットの機能を１つのトランジスタＴＲで兼用しているものとしてみることができる。
【００３９】
列信号線ごとに得られる画素信号ＶＳＬ−１Ａ、Ｂ乃至ＶＳＬ−ｍＡ、Ｂは、それぞれ、ＣＤＳ処理部２００に対して入力される。ＣＤＳ処理部２００は、画素信号ＶＳＬを入力してＣＤＳ（Correlated Double Sampling：相関２重サンプリング）処理を行うことで、受光量に応じた信号成分（受光信号成分）のレベルによる画素信号を出力する。このＣＤＳ処理部２００は、ＣＤＳ処理として後述する構成のＡＤＣ（Analog to Digital Converter）によりＡ／Ｄ変換を行う。これにより、デジタル信号としての画素信号を出力する。このデジタル信号の画素信号は、撮像信号データＶｄａｔａとしてＣＤＳ処理部２００から出力される。この撮像信号データＶｄａｔａは、例えば図示しない画像信号処理系が取り込んで、例えば撮像画像データ生成などの所要の処理に用いる。
【００４０】
そして、本発明の実施の形態においては、例えば図３に示すようにして、ＣＤＳ処理部２００においては、対となる画素信号ＶＳＬ−１Ａ、Ｂの２本の列信号線のそれぞれに対応させて、ＣＤＳ回路２１０−Ａ、Ｂが設けられる。ＣＤＳ回路２１０−Ａは、画素信号ＶＳＬ−１Ａを入力してＣＤＳ処理によるＡ／Ｄ変換を実行し、列制御信号ＨＳＥＬ−１Ａに従ったタイミングで画素信号データＤＶＳＬ−１Ａを出力する。同様に、ＣＤＳ回路２１０−Ｂは、画素信号ＶＳＬ−１Ｂを入力してＡ／Ｄ変換を行って、列制御信号ＨＳＥＬ−１Ｂに従ったタイミングで画素信号データＤＶＳＬ−１Ｂを出力する。
【００４１】
本発明の実施の形態では、例えば残る列信号線の組ごとにも対応して、同様にＣＤＳ回路２１０−Ａ、Ｂが設けられる構成を採るものとする。これらのＣＤＳ回路２１０−Ａ、Ｂも、列制御信号ＨＳＥＬ２−Ａ，Ｂ乃至ＨＳＥＬｍ−Ａ，Ｂの出力に応じたタイミングで、順次、対応する画素信号ＶＳＬ−２Ａ、Ｂ乃至ＶＳＬ−ｍＡ、Ｂを出力する。ＣＤＳ処理部２００から出力される画像信号データＶｄａｔａは、このようにして各列信号線に対応して出力される画素信号ＶＳＬ−１Ａ、Ｂ乃至ＶＳＬ−ｍＡ、Ｂから成る。
【００４２】
なお、例えば特許文献１などに準じて、上記図３に示したＣＤＳ回路２１０−Ａを、画素信号ＶＳＬ−１Ａ乃至ＶＳＬ−ｍＡの列信号線で共用し、ＣＤＳ回路２１０−Ｂを、画素信号ＶＳＬ−１Ｂ乃至ＶＳＬ−ｍＢの列信号線で共用する構成を採ることとしてもよい。このようにして列信号線間でＣＤＳ回路を共用する構成とする場合には、対応する列信号線のうちから１本の列信号線を選択するためのスイッチを、ＣＤＳ回路２１０−Ａ、Ｂのそれぞれの入力段に設ける。この構成では、例えば列制御線によりスイッチの切り替えを行うようにする。これにより、ＣＤＳ回路２１０−Ａ、Ｂに対して、順次、異なる列信号線から画素信号ＶＳＬを入力させていくことができる。
【００４３】
［太陽黒点現象について］
ところで、例えば図１に示すような画素構造を有するイメージセンサでは「太陽黒点」といわれる現象が発生することが分かっている。これは、例えば太陽光を直接撮像したことなどにより非常に強い光が画素に入射されたときに、撮像画像においてその画素に対応する画像部分が黒くなってしまう現象である。この現象は例えば下記のようにして発生する。
【００４４】
ここで、画素に対して一定以上の光量が入射されたとする。すると、画素１１１においては、フォトダイオードＰＤからの電流に応じた正常な電荷だけではなく、フォトダイオードＰＤ以外の構造部分において不要な光電変換の現象が生じる。そして、この不要な光電変換により発生した電荷が画素内のトランジスタを介して列信号線に溢れ出すようにして出力される。
【００４５】
ＣＤＳ処理によるＡ／Ｄ変換では、後述するように、Ｐ相期間とＤ相期間とのそれぞれにおいて列信号線に得られている電圧値を検出し、その差分を求めることに相当する処理を実行し、これにより、受光量に応じた画素信号データを得る。なお、Ｐ相期間は、フォトダイオードに電荷が蓄積されていない期間であり、Ｄ相期間は、フォトダイオードに電荷が蓄積されている期間である。しかし、上記のようにして強い光が入射されて電荷が列信号線に溢れる。これにより、例えば画素がＮチャネルのＭＯＳ型トランジスタの場合であれば、列信号線に得られる電位をほぼ降下させる。このため、例えばＰ相期間とＤ相期間とにおいて検出される列信号線の電位の差が非常に小さくなってしまう。
【００４６】
このようにしてＰ相期間とＤ相期間との間での列信号線の電位差が小さくなれば、ＣＤＳ処理によるＡ／Ｄ変換の動作では、非常に小さいレベルの画素信号データを出力することになる。この画素信号データを利用して画像を生成すると、例えば強い光が再現されるべき画像部分が黒くなるようにして見える。このような現象は、例えば太陽を撮影した場合には、その撮像画像における太陽の画像部分に黒点が存在するようにして見えることから、「太陽黒点」ともいわれる。
【００４７】
［ＳＵＮ判定の例：ＣＭＤ以外の画素構成の場合］
上記の太陽黒点の現象は、撮像画像において本来あってはならない黒色部分が存在するという好ましくない状態であり、従ってこれを防止することが必要になる。ＣＤＳ処理によるＡ／Ｄ変換を行って画像信号データを得るようにされたイメージセンサにおいて、この太陽黒点を防止するには、例えば次のようにすればよい。すなわち、ＣＤＳ処理の対象となっている画素ごとに、Ｐ相期間において列信号線に得られる電位に基づいて、太陽黒点を発生させる程度に過大な光量が入射されたか否かを判定する。なお、この判定は、例えば太陽（ＳＵＮ）の光に相当する強い光について判定しているものとみることができるので、以降、「ＳＵＮ判定」と称する。そして、ＳＵＮ判定の結果、過大光量が入射されたと判定したことに応じて、例えば、その処理対象の画素の画素信号データについては強制的に白レベルを設定するというものである。
【００４８】
ここで、本発明の実施の形態との比較として、イメージセンサを形成する画素が、ＣＭＤ以外であって、フローティングディフュージョンを有する構成を採る場合に対応したＳＵＮ判定の動作例について説明しておく。
【００４９】
図４のタイミングチャートは、ＣＭＤ以外の構成を採る場合に対応したＳＵＮ判定の動作例を、画素信号のＡ／Ｄ変換動作とともに示している。なお、この図に示す動作は、ＣＭＤ以外の画素構造として、フローティングディフュージョンを有する構造であればよく、例えば画素を形成するトランジスタ数などは問わない。また、図１に示した本発明の実施の形態に対応する画素１１１では、トランジスタＴＲはＰチャネルとしていたが、この図に示す動作は、画素を形成するトランジスタがＮチャネルである場合に対応している。
【００５０】
また、図４に示す動作は、選択行における１つの画素を処理対象として、その処理対象の画素の画素信号を、ＣＤＳ処理によりデジタルの画素信号データに変換する場合を示している。この場合におけるＣＤＳ処理によるＡ／Ｄ変換のためには、列信号線ごとに対応してコンパレータとカウンタから成るＡＤＣ（Analog to Digital Converter）が備えられる。
【００５１】
図５は、図４の動作に対応するＡＤＣの構成例を、ＳＵＮ判定のための部位とともに示している。この図に示されるＡＤＣは、列信号線に得られる画素信号ＶＳＬについてＣＤＳ処理によりＡ／Ｄ変換を行う部位であり、例えば上記もしたように、列信号線ごとに設けられる。すなわち、ＡＤＣの全体としては、ＡＤＣが列ごとに対して並列に設けられる、いわゆるカラムＡＤＣの構成を採る。
【００５２】
そして、図５においては、コンパレータ２１１、カウンタ２１２、電圧出力回路２１３およびＳＵＮ判定部２１４が示される。
コンパレータ２１１の非反転入力端子にはコンデンサＣ１を介して画素信号ＶＳＬが入力される。反転入力端子には所定タイミングでランプ波形となる参照信号ＶＲＥＦが入力される。コンパレータ２１１は、これらの入力端子に入力される信号のレベルを比較して、ＨレベルまたはＬレベルによる比較結果信号ＶＣＯを出力する。
【００５３】
カウンタ２１２は、後述するようにしてアップカウントとダウンカウントを実行する。アップカウントとダウンカウントの動作は、コンパレータの比較結果信号ＶＣＯが反転したタイミングで停止するようにされている。
【００５４】
図５の場合の電圧出力回路２１３は、後述するようにして所定レベルによるＳＵＮ判定用電圧を所定タイミングで設定するために設けられる。
【００５５】
なお、例えば実際においては、画素信号ＶＳＬが得られる列信号線に対して負荷電流源が接続されるが、これについての図示はここでは省略している。
【００５６】
図４に説明を戻す。なお、以降の説明において、処理対象の画素に対して太陽光に相当する過大光量が入射されていることを「過大」といい、これに対して上記過大光量が入射されていないことを「通常」ということにする。
【００５７】
図４においては、時刻ｔ０乃至ｔ８による１つのＡ／Ｄ期間が示される。このＡ／Ｄ期間において、１つの処理対象の画素に対応して列信号線に得られるアナログの画素信号ＶＳＬをデジタルの画素信号データに変換する動作が実行される。なお、図４（ａ）においては、処理対象の画素についての画素信号ＶＳＬとして、通常状態に対応する信号と過大状態に対応する信号がそれぞれ示される。また、図４（ｂ）には、コンパレータ２１１の動作として、入力信号である通常状態の画素信号ＶＳＬと参照信号ＶＲＥＦとを示すとともに、この通常状態に対応するコンパレータの出力である比較出力信号ＶＣＯが示される。また、図４（ｃ）には、コンパレータの比較動作として、入力信号である過大状態の画素信号ＶＳＬと参照信号ＶＲＥＦとを示すとともに、この過大状態に対応するコンパレータ２１１の出力である比較出力信号ＶＣＯが示される。
【００５８】
Ａ／Ｄ変換期間（時刻ｔ０乃至ｔ８）は、画素におけるフォトダイオードの電荷蓄積状態により、時刻ｔ０乃至ｔ５によるＰ相期間と、時刻ｔ５乃至ｔ８によるＤ相期間とが設定される。
ここでは図示していないが、例えばＰ相期間の開始タイミングである時刻ｔ０においては、処理対象の画素の行に対してリセットパルスが印加される。このとき、通常状態であれば、列信号線に得られる画素信号ＶＳＬは、図４（ａ）に示すようにして、予め設定された所定のリセットレベルとなる。これに対して過大状態であれば、画素信号ＶＳＬのレベルは、同じ図４（ａ）に示すように、Ｄ相期間と同程度にまで低減する。
【００５９】
また、Ｐ相期間において、その開始タイミングである時刻ｔ０から時刻２までの期間はＡＺ（Auto Zero：オートゼロ）動作が実行されるＡＺ期間となる。ＡＺ動作とは、コンパレータ２１１にて、その２つの入力端子のそれぞれに入力される画素信号ＶＳＬと参照信号ＶＲＥＦの電位を同じに設定する同電位設定の動作をいう。
【００６０】
このＡＺ動作により、図４（ｂ）および（ｃ）の各上段に示すようにして、時刻ｔ０以降において、コンパレータ２１１が入力する画素信号ＶＳＬと参照信号ＶＲＥＦは、双方のオフセットによる電位差がキャンセルされて同電位となる。これにより、以降の信号の比較処理を正確に行うことが可能になる。
【００６１】
次に、ＡＺ期間内において、時刻ｔ１乃至ｔ２までによる期間は、ＳＵＮ判定を実行するＳＵＮ判定期間として設定される。ＳＵＮ判定期間においては、例えば電圧出力回路２１３が、時刻ｔ１−１乃至ｔ１−２による期間により処理対象の画素の列信号線に対してＳＵＮ判定用電圧を印加する。このＳＵＮ判定用電圧は、画素信号ＶＳＬの可変幅（画素信号ＶＳＬが取り得る最大値から最小値までのレベルの範囲）における最小値よりも高く、かつ最大値よりも小さい所定レベルが設定される。なお、この場合には画素のトランジスタがＮチャネルであるため、画素信号ＶＳＬの可変幅における最大値が黒レベルに対応し、最小値が白レベルに対応する。
【００６２】
上記のようにしてＳＵＮ判定用電圧が印加されることに応じて、図４（ａ）の時刻ｔ１−１乃至ｔ１−２として示すように、ほぼ最小値に引き下げられている過大状態の画素信号ＶＳＬには、ＳＵＮ判定用電圧に応じたレベルに上昇する変化が現れる。これに対して、Ｐ相期間にてリセットされた通常状態の画素信号ＶＳＬは、ほぼ黒レベルに相当する最大値で一定の状態である。すなわち、ＳＵＮ判定用電圧よりも高いレベルを維持する。このために、同じ図４（ａ）の時刻ｔ１−１乃至ｔ１−２に示すようにして、通常状態の画素信号ＶＳＬには、ＳＵＮ判定用電圧の印加に応じたレベル変化は生じない。
【００６３】
ＳＵＮ判定期間におけるコンパレータ２１１の動作として、先ず、通常状態の場合には、図４（ｂ）に示すようにして、入力される画素信号ＶＳＬと参照信号ＶＲＥＦとは、ほぼ電位差が同じ状態で変化しない。これにより、比較出力信号ＶＣＯは反転することなく、例えばＨレベルを継続する。これに対して、過大状態の場合には、図４（ｃ）に示すようにして、画素信号ＶＳＬにＳＵＮ判定用電圧に応じてレベルが高くなるようにして変化し、この期間においては、画素信号ＶＳＬの方が参照信号ＶＲＥＦよりも大きいレベルとなる。これに応じて、比較出力信号ＶＣＯは時刻ｔ１−１乃至ｔ１−２として示す期間においてＬレベルに反転する。
【００６４】
例えばＳＵＮ判定部２１４は、上記のＳＵＮ判定期間におけるコンパレータ２１１の比較出力信号ＶＣＯがＬレベルに反転したか否かを先ず判断する。この図４に示す動作では、Ｐ相期間における通常状態の画素信号ＶＳＬは、ほぼ黒レベルで一定となる。従って、ＳＵＮ判定用電圧の印加に応じて比較出力信号ＶＣＯが反転したということは、画素信号ＶＳＬが通常状態ではない、すなわち、白レベルの状態であり過大光量が入射されている状態であると判定してよいことになる。そこで、ＳＵＮ判定部２１４は、ＳＵＮ判定期間における比較出力信号ＶＣＯがＬレベルに反転しなければ通常状態であると判定する。これに対して、Ｌレベルに反転すれば過大状態であると判定する。このようにして、Ｐ相期間内のＳＵＮ判定期間（時刻ｔ１乃至ｔ２）のタイミングで、通常状態と過大状態のいずれであるかについての判定が行える。
【００６５】
次に、Ｐ相期間にてＡＺ期間が終了した時刻ｔ２から所定時間を経過した時刻ｔ３に至るとＰ相カウント期間が開始される。このＰ相カウント期間が開始する時刻ｔ３においては、図４（ｂ）および（ｃ）に示すように、参照信号ＶＲＥＦはこれまでの初期レベルから所定の傾きにより低減していくランプ波形に変化する。また、時刻ｔ３からは、カウンタ２１２がダウンカウントを開始する。そして、参照信号ＶＲＥＦのレベルが画素信号ＶＳＬよりも小さくなる時刻ｔ４に至るとコンパレータ２１１の比較出力信号ＶＣＯがＬレベルに反転し、これに応じて、カウンタ２１２はダウンカウントを停止し、このときのカウント値を保持する。Ｐ相カウント期間は、時刻ｔ３から、カウンタ２１２がダウンカウントを停止する時刻ｔ４までとなる。
【００６６】
次に、Ｐ相期間が終了してＤ相期間が開始される時刻ｔ５に至ると、例えば処理対象の画素からはフォトダイオードに蓄積された電荷に応じたレベルの電圧を列信号線に出力する。これにより、例えば図４（ａ）に示すように、通常状態の画素信号ＶＳＬとしては、これまでのリセットレベル（黒レベル）から、例えば実際の受光量に応じた電圧レベルに変化する。すなわち、受光信号成分が得られる。一方、過大状態の画素信号ＶＳＬは、時刻ｔ５以前と同様に、ほぼ白レベルにまで低減した状態が維持される。
【００６７】
そして、時刻ｔ５から、例えば受光信号成分のレベルが安定したとされる時刻ｔ６に至ると、Ｄ相カウント期間が開始される。この時刻ｔ６においては、時刻ｔ５の直前のタイミングで初期レベルに戻されていた参照信号ＶＲＥＦが、再度、ランプ波形による減衰を開始する。また、カウンタ２１２は、先のＰ相カウント期間にて得られていたカウント値からのアップカウントを開始する。そして、時刻ｔ６以降において、参照信号ＶＲＥＦのレベルが画素信号ＶＳＬよりも小さくなる時刻ｔ７に至ると、コンパレータ２１１の比較出力信号ＶＣＯがＬレベルに反転し，これに応じて、カウンタ２１２がダウンカウントを停止する。すなわち、時刻ｔ７にてＤ相カウント期間が終了する。
【００６８】
ここで、Ｐ相カウント期間（時刻ｔ３乃至ｔ４）において得られたカウント値は、リセット時に画素において得られる、リセット成分Δｖとしてのレベル（電圧値）を示している。また、Ｄ相カウント期間（ｔ６〜ｔ７）のアップカウントにより得られたカウント値は、受光量に応じた受光信号成分Ｖｓｉｇに応じたレベル（電圧値）を示している。Ｄ相カウント期間におけるアップカウントは、Ｐ相カウント期間により得られた、リセット成分Δｖに応じたカウント値から開始している。従って、カウンタ２１２が実行するＰ相カウント期間のダウンカウントとＤ相カウント期間のアップカウントの動作は、
（Ｖｓｉｇ＋ΔＶ）−Δｖ＝Ｖｓｉｇ・・・（式１）
で表される演算を行っているのと等価になる。例えばリセット成分ΔＶには画素ごとのばらつきに応じた変動成分であるとかＡＤＣのオフセット成分が含まれる。従って（式１）は、受光信号成分Ｖｓｉｇとして、画素ごとのばらつきによる電圧値の変動成分や、ＡＤＣのオフセット成分がキャンセルされた、正確な値が得られることになる。
【００６９】
またダウンカウントにより得られるカウント値は、Ｐ相カウント期間としての時間長に対応し、アップカウントにより得られるカウント値は、Ｄ相カウント期間に対応するものとしてみることができる。従って、受光信号成分Ｖｓｉｇは、Ｄ相カウント期間（時刻ｔ６乃至ｔ７）の時間長からＰ相カウント期間（時刻ｔ３乃至ｔ４）の時間長を減算して得られる時間長に相当する。
【００７０】
ここで、通常状態に対応する図４（ｂ）にて得られているＰ相カウント期間（時刻ｔ３乃至ｔ４）とＤ相カウント期間（時刻ｔ６乃至ｔ７）の各時間長は、それぞれ、実際のリセット成分ΔＶと、Ｖｓｉｇ＋ΔＶとに相当するものとして正常に得られている。
【００７１】
これに対して、過大状態に対応する図４（ｃ）では、画素信号ＶＳＬがＰ相期間とＤ相期間において変化しないために、Ｄ相カウント期間が著しく短縮されている。この場合、Ｄ相カウント期間とＰ相カウント期間の各時間長は非常に近いものとなる。すなわち、受光信号成分Ｖｓｉｇとしてはほぼ黒レベルとなる値が出力される。これは、太陽黒点が発生する状態である。
【００７２】
図４の動作では、先のＳＵＮ判定期間において、通常状態と過大状態のいずれであるのかについての判定結果が得られている。そして、過大状態であるとの判定結果が得られた場合には、画素信号データＤＶＳＬとして強制的に白レベルが得られるようにして補正する。これにより、処理対象の画素に対応する画像として、黒色ではなく白色を表示させる。過大状態の画素は、非常に強い光を撮像しているのであるから、白色で表示されるように補正することが適当となる。そして、このような白レベルへの補正を行うためには、例えば特許文献２の手法を適用することができる。すなわち、図４の時刻ｔ７に至って比較出力信号ＶＣＯがＬレベルに反転したとしても、これに応じてカウンタ２１２のダウンカウントを停止させずに、例えば最大値までのアップカウントを継続させればよい。
【００７３】
［本発明の実施の形態のＣＤＳ処理］
上記図４に示すＣＤＳ処理では、１つのＡ／Ｄ変換期間において先にＰ相期間を設定し、これに続けてＤ相期間を設定している。これは、例えば画素がフローティングディフュージョンを有する構成であることを前提にしている。
【００７４】
しかし、本発明の実施の形態のイメージセンサ１００のようにして、画素１１１がＣＭＤにより構成される場合には、上記のフローティングディフュージョンを有さない。このために、例えばＰ相期間の動作である画素のリセットを行った場合には、リセット電位が発生するのに伴い、受光によりフォトダイオードＰＤにて蓄積されていた電荷がクリアされる状態となる。従って、Ｐ相期間に続けてＤ相期間を設定しても、Ｄ相期間における画素信号ＶＳＬとしては、受光量に応じた受光信号成分Ｖｓｉｇは得られない。すなわち、ＣＭＤによる画素を有するイメージセンサ１００では、Ｐ相期間、Ｄ相期間の順でＣＤＳ処理を行うことはできない。そこで、本発明の実施の形態のイメージセンサ１００において実行するＣＤＳ処理としては、Ａ／Ｄ変換期間において、先にＤ相期間を設定し、これに続けてＰ相期間を設定することとした。
【００７５】
図６は、本発明の実施の形態におけるＡ／Ｄ変換期間の基本的な動作例を示している。図６（ａ）は、処理対象の画素に対応して得られる画素信号ＶＳＬとして、通常状態に対応して得られる信号と過大状態に対応して得られる信号を示している。図６（ｂ）には、通常状態に対応するコンパレータの動作として、入力信号（通常状態の画素信号ＶＳＬおよび参照信号ＶＲＥＦ）と、比較出力信号ＶＣＯが示される。図６（ｃ）には、過大状態に対応するコンパレータの動作として、入力信号（過大状態の画素信号ＶＳＬおよび参照信号ＶＲＥＦ）と比較出力信号ＶＣＯが示される。
【００７６】
また、図６では、図７乃至図１３により後述する本発明の実施の形態のＳＵＮ判定動作との比較のため、図４と同様の動作によりＳＵＮ判定を行うこととした場合の動作を適用する。従って、図６に対応するＣＤＳ回路２１０としては、例えば図５に示した構成となる。本発明の実施の形態は、ＣＤＳ処理に関しては図６に示す動作とするが、ＳＵＮ判定に関しては、図４の場合とは異なる構成を採るものである。
【００７７】
図６に示されるように、時刻ｔ０乃至ｔ８によるＡ／Ｄ変換期間においては、先ず時刻ｔ０乃至ｔ５のＤ相期間が設定され，これに続けて時刻ｔ５乃至ｔ８のＰ相期間が設定される。このようにして、本発明の実施の形態に対応するＣＤＳ処理では、例えば図４とは逆に、Ｄ相期間、Ｐ相期間の順でＡ／Ｄ変換期間が形成される。なお、ここでのＤ相期間は、特許請求の範囲に記載の電荷蓄積期間の一例であり、また、Ｐ相期間は特許請求の範囲に記載の電荷放出期間の一例である。
【００７８】
例えば図４の場合には、例えば画素のトランジスタがＮチャネルであったことにより、画素信号ＶＳＬの可変幅において、黒レベルが最大値に対応し、白レベルが最小値に対応していた。これに対して、本発明の実施の形態の場合には、画素１１１のトランジスタＴＲについてＰチャネルとしていることにより、画素信号ＶＳＬが反転する。これにより、画素信号ＶＳＬの可変幅において、白レベルが最大値に対応し、黒レベルが最小値に対応することになる。そして、Ｄ相期間内においては、処理対象の画素１１１のトランジスタＴＲは、そのときにフォトダイオードＰＤにて蓄積されている電荷に応じた電圧を、列信号線に対して印加する。
【００７９】
これにより、図６（ａ）に示すように、通常状態に対応する画素信号ＶＳＬは、Ｄ相期間において、受光量に応じた或るレベルが得られるが、Ｐ相期間においては黒レベルに対応する可変幅のほぼ最小値にまで低下する。また、過大状態に対応する画素信号ＶＳＬは、同じ図６（ａ）に示すように、Ｐ相期間においては、ＳＵＮ判定用電圧が印加される時刻ｔ１−１乃至ｔ１−２の期間以外は、ほぼ白レベルに対応する最大値にまで引き上げられる。この結果、画素信号ＶＳＬのレベルは、図４の場合と同様に、相対的にはＰ相期間とＤ相期間とでほぼ同じ電位になってしまっている。
【００８０】
そして、図６の場合には、Ｐ相期間に対して先となるＤ相期間において、時刻ｔ０乃至ｔ２までの期間によりＡＺ期間を設定することになる。これにより、図６（ｂ）および（ｃ）に示すように、そのときの画素信号ＶＳＬのレベルにかかわらず、コンパレータの入力信号である画素信号ＶＳＬと参照信号ＶＲＥＦの初期レベルとが同電位となるようにして設定される。
【００８１】
そして、この図に示す動作の場合には、ＡＺ期間の開始される時刻ｔ０から、例えば同電位の状態が安定したとみてよい時刻ｔ１に至ると、時刻ｔ２までの期間によりＳＵＮ判定期間を設定することとしている。この場合のＳＵＮ判定期間においても、例えば時刻ｔ１−１乃至ｔ１−２の期間により、処理対象の画素に対応する列信号線に対して、ＳＵＮ判定用電圧を印加することとしている。ここでのＳＵＮ判定用電圧も、画素信号ＶＳＬの変動レベル範囲における最大値（白レベル）よりも低く、かつ最小値（黒レベル）よりも高い所定レベルを設定しているものとする。
【００８２】
そして、上記のようにしてレベルが設定されたＳＵＮ判定用電圧が印加されることにより、時刻ｔ１−１乃至ｔ１−２の期間における過大状態の画素信号ＶＳＬとしては、図６（ａ）に示すものとなる。すなわち、白レベルに相当する最大値より小さいレベルに低下するようにして一時的な変化を生じる。これによりコンパレータ２１１においては、図６（ｃ）に示すようにして、参照信号ＶＲＥＦに対して画素信号ＶＳＬの方が小さいレベルとなる。これに応じて、比較出力信号ＶＣＯは、時刻ｔ１−１乃至ｔ１−２の期間においてＬレベルに反転する。
【００８３】
一方、この図に示されている通常状態の画素信号ＶＳＬは、Ｄ相期間においてＳＵＮ判定用電圧よりも低い受光信号レベルが得られている。このために、図６（ａ）および（ｂ）に示すように、時刻ｔ１−１乃至ｔ１−２の期間においてもレベルが変化することなく、これ以前のＡＺ期間における電位を維持する。この結果、図６（ｂ）に示すように、時刻ｔ１−１乃至ｔ１−２の期間における比較出力信号ＶＣＯとしては、Ｌレベルに反転することなくＨレベルを維持する。このように図６に示すＳＵＮ判定期間の動作としては、図４の場合と同様としている。すなわち、画素信号ＶＳＬが白レベルに相当するレベルであれば比較出力信号ＶＣＯがＬレベルに反転し、白レベルよりも黒レベルに近いとするレベルであれば比較出力信号ＶＣＯをＨレベルとする。ただし、後述するようにして、図６のＣＤＳ処理の動作に、図４と同じＳＵＮ判定動作を適用した場合には、必ずしも正しい判定結果が得られない。
【００８４】
そして図６の場合には、Ｄ相期間における時刻ｔ３乃至ｔ４がＤ相カウント期間となる。このＤ相カウント期間の動作は、図４の時刻ｔ３乃至ｔ４によるＰ相カウント期間と同様となる。すなわち、参照信号ＶＲＥＦは時刻ｔ３からランプ波形が開始され、時点ｔ
カウンタは時刻ｔ３からダウンカウントを開始する。そして、時刻ｔ３から或る時間を経過して参照信号ＶＲＥＦが画素信号ＶＳＬよりも小さいレベルになった時刻ｔ４に至ると、カウンタ２１２はこれまでのダウンカウントを停止する。
【００８５】
次に、図６においては、時刻ｔ５からＰ相期間が開始される。例えば処理対象の画素１１１は、この時刻ｔ５のタイミングでリセットされる。このリセットに際しては、例えば行走査回路１３０から、処理対象の画素１１１の行に対応するドレイン接続点ＤＣＮＴに対して、画素をリセット状態とするためのリセット信号ＶＤを出力する。このリセット信号ＶＤの出力に応じて、例えば処理対象の画素１１１においては、フォトダイオードＰＤに蓄積されていた電荷がトランジスタＴＲのドレインに引き込まれるようにして放出され、リセット信号ＶＤに応じたリセットレベルを列信号線に出力する。
【００８６】
このリセットの動作により、前述したとおり、通常状態の画素信号ＶＳＬは、黒レベルに相当する最小値となる。これに対して、過大状態の画素信号ＶＳＬは、過大光量の入射により不要な光電変換により生じた電荷が溢れる状態が発生し、白レベルに相当する最大値にまでほぼ引き上げられた状態が維持される。この結果、Ｐ相期間における過大状態の画素信号ＶＳＬは、Ｄ相期間とほぼ同程度のレベルとなる。
【００８７】
そしてＰ相期間が開始される時刻ｔ５から所定時間が経過して画素信号ＶＳＬのリセットレベルが安定したとされる時刻ｔ６に至るとＰ相カウント期間が開始される。このＰ相カウント期間における動作も、図４の場合と同様となる。すなわち、Ｐ相期間の開始に応じて初期レベルに戻されていた参照信号ＶＲＥＦは、時刻ｔ６からランプ波形による低減を開始し、カウンタ２１２は、先のＤ相カウント期間において最後に得られたカウント値から、アップカウントを開始する。そして、時刻ｔ６以降において、参照信号ＶＲＥＦが画素信号ＶＳＬよりも小さいレベルになったタイミングである時刻ｔ７に至るとアップカウントを停止させる。
【００８８】
この図６のＣＤＳ処理の場合、例えば図４の場合とはＤ相期間とＰ相期間の順序が逆に設定される。しかし、通常状態を前提にすれば、Ｄ相期間とＰ相期間とで、リセット成分と受光信号成分との電位差が生じることについては図４の場合と代わりがない。そして、Ｄ相期間においてはＡＺ動作を行って参照信号ＶＲＥＦと画素信号ＶＳＬとを同位相に設定している。従って、相対的には、Ｄ相期間のダウンカウントによりリセット成分のレベルに相当するカウント値が得られ、続くＰ相期間のアップカウントにより、リセット成分と受光信号成分とのレベルの加算に相当するカウント値が得られるとみてよい。すなわち、図６のＣＤＳ処理によっても、先の（式１）が成立しているものであり、従って、Ｄ相カウント期間を終了した段階でのカウント値により、正確な受光信号Ｖｓｉｇの値が得られている。
【００８９】
このようにして、本発明の実施の形態におけるＡ／Ｄ変換としては、Ｐ相期間、Ｄ相期間の順でＣＤＳ処理を行うことにより、問題なく、適正な値の画素信号データを得ることができる。ただし、ＳＵＮ判定に関しては、この図６にて採用している、図４に示したのと同じＳＵＮ判定の構成では、常に正しい判定結果が得られるとは限らない。この点について説明する。
【００９０】
図４の動作においては、Ｐ相期間の画素信号ＶＳＬは、通常状態であれば、黒レベルにほぼ相当する最大値で一定となる。図４においてＳＵＮ判定動作をＰ相期間にて行っているのは、このことを前提にしている。すなわち、Ｐ相期間における画素信号ＶＳＬは、通常状態であればほぼ最大値を維持する。従って、ＳＵＮ判定用電圧として最大値より低いレベルを設定すれば、通常状態の画素信号ＶＳＬが影響を受けて変化することはなく、コンパレータの比較出力信号ＶＣＯがＬレベルに反転することはない。従って、コンパレータの比較出力信号ＶＣＯがＬレベルに反転したときには、一義に画素信号ＶＳＬは通常状態ではないということが導かれる。すなわち、過大状態であると判定してよいことになる。
【００９１】
これに対して、Ｄ相期間における画素信号ＶＳＬのレベルは、受光量に応じて変化し得るものであり、Ｐ相期間のときのようにして変動レベル範囲の最大値または最小値で一定になるものではない。このために、通常状態でありながら、画素信号ＶＳＬのレベルが一定以上に高い場合、すなわち、白レベルに近いような場合には、図６のＤ相期間においてＳＵＮ判定用電圧を印加したことで、画素信号ＶＳＬにレベル変化が生じることになる。この場合には、コンパレータ２１１の比較出力信号ＶＣＯをＬレベルに反転させる。すなわち、過大状態であるとの判定結果となってしまう。
【００９２】
このようにして、Ｄ相期間、Ｐ相期間の順でＣＤＳ処理を行うＡ／Ｄ変換の場合に、図４のＳＵＮ判定をそのまま適用した場合には、実際には通常状態であっても、過大状態であるとして誤った判定結果が得られてしまう可能性がある。例えばこのような誤判定を含む判定結果に従って先に説明した白レベルへの補正を行ったとすると、画像の階調再現性が劣化することになってしまう。
【００９３】
［本発明の実施の形態におけるＣＤＳ回路の構成例］
そこで、本発明の実施の形態としては、以降説明するようにしてＳＵＮ判定を行う構成を採る。これにより、Ｄ相期間からＰ相期間の順でＣＤＳ処理を行う場合にも対応して、常に正確なＳＵＮ判定結果を得ることができる。
【００９４】
先ず、図７により本発明の実施の形態に対応したＣＤＳ回路２１０の構成例について説明する。この図に示すＣＤＳ回路２１０は、本発明の実施の形態としてのＣＤＳ処理によるＡ／Ｄ変換およびＳＵＮ判定を可能とする構成を有する。
【００９５】
図７に示すＣＤＳ回路２１０は、コンパレータ２１１、カウンタ２１２、電圧出力回路２１３、ＳＵＮ判定部２１４、信号レベル判定結果保持部２１５およびカウント値変換部２１６を有する。また、この図においては、ＣＤＳ回路２１０として負荷電流源１１２も示されている。負荷電流源１１２は、例えば、ＰチャネルのトランジスタＴＲ１２のドレインを列信号線と接続し、ソースを直流電源Ｖｄｄに接続するようにして形成することができる。
【００９６】
コンパレータ２１１は入力信号のレベルについて比較処理を行う。このコンパレータ２１１の非反転入力端子には、コンデンサＣ１を介して列信号線が接続されている。これにより、非反転入力端に対しては、コンデンサＣ１を介して、処理対象の画素１１１から出力される画素信号ＶＳＬが入力される。また、反転入力端子には、コンデンサＣ２を介して、参照信号生成回路１５０から出力される参照信号ＶＲＥＦが入力される。これにより、コンパレータ２１１は、画素信号ＶＳＬのレベルが参照信号ＶＲＥＦのレベルよりも大きいときにＨレベルの比較出力信号ＶＣＯを出力する。これに対して、画素信号ＶＳＬのレベルが参照信号ＶＲＥＦのレベルよりも小さいときにＬレベルの比較出力信号ＶＣＯを出力する。なお、コンパレータ２１１は、特許請求の範囲に記載の比較手段の一例である。
【００９７】
また、コンパレータ２１１にはタイミング制御回路１２０から出力されるタイミング信号ＴＭ１が入力される。タイミング信号ＴＭ１は、ＡＺ動作の実行タイミングを指示する。例えばＡＺ期間に対応してＡＺ動作の実行を指示するタイミング信号ＴＭ１が入力されると、コンパレータ２１１は、内部において、反転入力端子と非反転入力端子との電位が同じとなるようにして動作する。これは、例えばコンパレータ２１１の内部における差動増幅回路を形成するトランジスタのゲート電位を、所定の同電位に設定することで可能である。なお、タイミング信号ＴＭ１を出力するタイミング制御回路１２０とＡＺ動作を行うコンパレータ２１１との組み合わせが、例えば特許請求の範囲に記載の同電位設定手段の一例となる。
【００９８】
カウンタ２１２は、アップカウントとダウンカウントとを切り替えてカウント動作を実行可能に構成されている。このカウンタ２１２には、タイミング制御回路１２０からのタイミング信号ＴＭ２が入力されている。カウンタ２１２は、タイミング信号ＴＭ２に応じて、図６の時刻ｔ３として示すＤ相カウント期間の開始タイミングからダウンカウントを開始し、また、図６の時刻ｔ６として示すＰ相カウント期間の開始タイミングからアップカウントを開始する。そして、カウンタ２１２は、このＰ相カウント期間のアップカウント終了時に得られたカウント値ＣＶを保持して出力する。ここで、カウンタ２１２に入力されるコンパレータ２１１の比較出力信号ＶＣＯは、カウンタ２１２のイネーブル信号として機能する。すなわち、カウンタ２１２は、比較出力信号ＶＣＯがＬレベルに立ち下がるタイミングで、これまでのダウンカウントまたはアップカウントによるカウント動作を停止する。なお、カウンタ２１２は、特許請求の範囲に記載のカウント手段の一例である。
【００９９】
電圧出力回路２１３は、後述する信号レベル判定期間において所定レベルによる信号レベル判定用電圧を対応の列信号線に対して出力する。この電圧出力回路２１３は、例えばＰチャネルのトランジスタＴＲ１１のドレインを、例えばグランドとして機能するウェルに接続し、ソースを列信号線に接続した構成となっている。このようにして列信号線に接続されるトランジスタＴＲ１１と、同じ列信号線に接続される負荷電流源１１２とにより、電圧出力回路２１３はソースフォロアとして形成される。信号レベル判定用電圧を設定する期間は、タイミング制御回路１２０からのタイミング信号ＴＭ３を、トランジスタＴＲ１１のゲート電圧として印加することで設定される。なお、電圧出力回路２１３は、特許請求の範囲に記載の電圧出力手段の一例である。
【０１００】
信号レベル判定結果保持部２１５は、後述の信号レベル判定期間における比較出力信号ＶＣＯに基づいて、信号レベル判定を行う。ここでの信号レベル判定とは、次のようなものとなる。すなわち、画素信号ＶＳＬのレベルについて、その変動幅のほぼ中間を境界にして「白レベル側」と「黒レベル側」とで区分する。本発明の実施の形態の場合は画素１１１がＰチャネルであるため、上記境界よりも高いレベルが白レベル側となり、低いレベルが白レベル側となる。そのうえで、実際の画素信号ＶＳＬのレベルが、白レベル側と黒レベル側のいずれに該当するのかを判定する。そして、その信号レベル判定により得られた結果を保持する。
【０１０１】
具体的には、後述するようにして信号レベル判定用電圧のレベル設定に応じて、信号レベル判定期間において比較出力信号ＶＣＯは、白レベル側であればＬレベルに反転することなくＨレベルを維持し、黒レベル側であればＬレベルに反転する。従って、信号レベル判定動作としては、信号レベル判定期間において比較出力信号ＶＣＯがＬレベルに反転したか否かに応じて、その結果を示す値を保持しておくようにすればよい。例えば、Ｌレベルに反転したことに応じては０の値を保持し、Ｌレベルに反転せずにＨレベルを維持したことに応じては１を保持する。この場合、信号レベル判定結果として、黒レベル側であることが０によって示され、白レベル側であることが１によって示されることになる。なお、信号レベル判定結果保持部２１５は、タイミング制御回路１２０からのタイミング信号ＴＭ４に従って、信号レベル判定期間のタイミングで判定を実行することになる。なお、信号レベル判定結果保持部２１５は、特許請求の範囲に記載の信号レベル判定結果保持手段の一例である。
【０１０２】
ＳＵＮ判定部２１４は、処理対象の画素１１１について通常状態と過大状態のいずれであるのかについて判定する部位である。ＳＵＮ判定部２１４にはタイミング制御回路１２０からのタイミング信号ＴＭ５と、コンパレータ２１１の比較出力信号ＶＣＯが入力されている。例えばタイミング信号ＴＭ５により指示されるＰ相期間において比較出力信号ＶＣＯがＬレベルに反転してＰ相カウント期間が終了したとされる。すると、ＳＵＮ判定部２１４は、この後の所定タイミングで、信号レベル判定結果保持部２１５に保持されている信号レベル判定結果を取り込む。また、このときにカウンタ２１２にて得られているアップカウント後のカウント値ＣＶを取り込む。そして、取り込んだ信号レベル判定結果とカウント値ＣＶとに基づいて、例えば次のようにして通常状態と過大状態の何れかの判定結果を出力する。なお、ＳＵＮ判定部２１４による判定動作の具体例については後述する。また、ＳＵＮ判定部２１４は、特許請求の範囲に記載の入射光量判定手段の一例である。
【０１０３】
カウント値変換部２１６は、ＳＵＮ判定部２１４の判定結果に応じて、カウンタ２１２のカウント値を強制的に最大値に変換して出力する部位である。ここでは、ＳＵＮ判定部２１４からは、判定結果を示す信号Ｓ１をカウント値変換部２１６に出力するものとしている。信号Ｓ１が通常状態を示す場合には、カウント値変換部２１６は、カウンタから入力されるカウント値ＣＶを、そのまま画素信号データＤＶＳＬとして出力する。これに対して、信号Ｓ１が過大状態を示す場合には、カウント値変換部２１６は、カウンタから入力されるカウント値ＣＶを、例えば白レベルに対応する最大値に変換し、この最大カウント値を画素信号データＤＶＳＬとして出力する。これにより、過大状態の画素１１１に対応しては、適正に白レベルが得られることとなる。なお、ここでは、画素信号データＤＶＳＬは、列走査回路１４０から出力される列制御信号ＨＳＥＬに従ったタイミングで出力することとしている。また、カウント値変換部２１６は、特許請求の範囲に記載の画素信号データ出力手段の一例である。
【０１０４】
［本発明の実施の形態のＳＵＮ判定部の判定動作］
上記図７に示すＳＵＮ判定部２１４が実行するＳＵＮ判定の動作の具体例について説明する。ＳＵＮ判定部２１４には、カウント値ＣＶに対する閾値ｔｈｃｖが設定されている。先に図６においても述べたように、画素信号ＶＳＬが過大状態である場合には、Ｐ相期間とＤ相期間とでの電位差が非常に小さくなるために、ダウンカウント終了時にて得られるカウント値ＣＶはほぼ黒レベルに近い程度に小さな値となる。閾値ｔｈｃｖは、例えば画素信号ＶＳＬが過大状態である場合に取り得るダウンカウント終了時のカウント値ＣＶに対して、所定のマージンを与えるようにして設定される。従って、このカウント値ＣＶと閾値ｔｈｃｖとの比較結果のみについてみた場合には、カウント値ＣＶが閾値ｔｈｃｖ以下の場合には、過大状態の可能性がある、ということになる。ただし、通常状態として、実際に閾値ｔｈｃｖ以下のカウント値ＣＶとなるレベルの画素信号ＶＳＬである可能性もある。ＳＵＮ判定部２１４は、このカウント値ＣＶが閾値ｔｈｃｖを超えた場合と、閾値ｔｈｃｖ以下であった場合とでそれぞれ異なる値を設定する。例えばそれぞれの場合で１と０を設定する。これにより、カウント値ＣＶとして、過大状態の可能性がある程度に小さい値（過大状態対応値）であるか否かについての判定結果を得る。これがカウント値判定結果となる。
【０１０５】
このようにＳＵＮ判定部２１４は、信号レベル判定結果と、カウント値判定結果とを取得することになる。本発明の実施の形態のＳＵＮ判定部２１４は、これらの信号レベル判定結果とカウント値判定結果とを利用して、例えば次のようにしてＳＵＮ判定を行う。
【０１０６】
先ず、ＳＵＮ判定部２１４によるＳＵＮ判定に際しては次の３つの判定規則１乃至３を適用する。なお、以降の説明においては、信号レベル判定結果を示す値（信号レベル判定値）として、黒レベル側を０、白レベル側を１とする。また、カウント値判定結果を示す値（カウント値判定値）については、過大状態対応値である場合（カウント値ＣＶが閾値ｔｈｃｖ以下の場合）を０、過大状態対応値ではない場合（カウント値ＣＶが閾値ｔｈｃｖより大きい場合）を１とする。
【０１０７】
判定規則１は、「信号レベル判定値が０である場合には、カウント値判定値が１、０のいずれであるかにかかわらず、通常状態として判定する」というものである。判定規則２は、「信号レベル判定値が１、かつ、カウント値判定値が１の場合には、通常状態であるとして判定する」というものである。そして判定規則３は、「信号レベル判定値が１、かつ、カウント値判定値が０の場合には、過大状態であるとして判定する」というものである。なお、これらの判定規則１乃至３の根拠については、以下の判定動作具体例の説明において述べる。
【０１０８】
［判定動作具体例：第１動作例］
続いて、本発明の実施の形態のＳＵＮ判定動作の具体例について説明していく。ここでは、図８乃至図１３のタイミングチャートのそれぞれにより、第１乃至第６の動作例を挙げる。ただし、説明を簡単なものとすることの便宜上、図８乃至図１３に示される各動作は、画素１１１のばらつき、暗電流およびノイズなどの要因を排除しているものとする。
【０１０９】
また、図８乃至図１２の説明にあたっては、次のことを前提とする。先ず、前述したように、同じ列信号線に接続される画素１１１のトランジスタＴＲと負荷電流源１１２とによってはソースフォロアを形成する。一具体例として、このソースフォロアによって列信号線にて得られる画素信号ＶＳＬの可変幅、すなわち画素信号ＶＳＬとして取り得る最小値から最大値までのレベル（電圧値）の範囲は、最大値が１．６Ｖ、最小値が１．２Ｖであるとする。なお、図６にて説明したように、本発明の実施の形態では、画素１１１のトランジスタＴＲをＰチャネルとしていることにより、最大値が白レベルに対応し、最小値が黒レベルに対応する。
【０１１０】
そのうえで、上記の可変幅設定を前提として、電圧出力回路２１３により画素信号ＶＳＬに対して設定する信号レベル判定用電圧のレベルを１．４Ｖとする。すなわち、１．２Ｖ乃至１．４Ｖの可変幅における中間の電圧値とする。この設定は、例えば画素信号ＶＳＬについて、１．４Ｖ以上であれば白レベル側であり、１．４Ｖ以下であれば黒レベル側であるとして区分したことを意味している。
【０１１１】
また、上記１．２Ｖ乃至１．６Ｖの可変幅に対応するカウンタ２１２のカウント値の範囲は０乃至８００であるとする。すなわち、０のカウント値は黒レベルの１．２０Ｖを示し、８００のカウント値は白レベルの１．６０Ｖを示す。なお、カウンタ２１２がＤ相カウント期間においてダウンカウントを実行する際には、０のカウント値からのダウンカウントを実行することになる。
【０１１２】
また、図７に示したＳＵＮ判定部２１４にてカウント値判定結果を得るために設定される、カウント値ＣＶに対する閾値ｔｈｃｖは、３００であるとする。すなわち、カウント値判定としては、Ｄ相カウント期間終了時のカウント値が３００以下であれば、黒レベル側であるとの判定結果とする。これに対して、Ｄ相カウント期間終了時のカウント値が３００より大きければ、白レベル側であるとの判定結果とする。
【０１１３】
図８に示す第１動作例は、画素信号ＶＳＬが黒レベル側の通常状態である場合に対応した判定動作の１つとなる。この図においても、ＣＤＳ処理による信号読み出し動作として、図６と同様に、１つのＡ／Ｄ変換期間が示されている。このＡ／Ｄ変換期間の前半であるＤ相期間の開始タイミングである時刻ｔ０に対応しては、行走査回路１３０から処理対象の画素１１１に対応する行選択信号ＶＧの出力が開始され、これにより、処理対象の画素１１１におけるトランジスタＴＲがオン状態となる。トランジスタＴＲがオンとなることで、このときフォトダイオードＰＤに蓄積されている電荷に応じた電圧が列信号線に出力される。すなわち、受光信号成分レベルの画素信号ＶＳＬが得られる。この第１動作例では、図８（ａ）に示すように、Ｄ相期間において得られる黒レベル側の画素信号ＶＳＬのレベルを１．２５Ｖとしている。
【０１１４】
また、時刻ｔ０はＡＺ期間の開始時点でもあり、前述のようにして、コンパレータ２１１においては、２つの入力端子間を同電位とするようにして動作する。これにより、図８（ｂ）の時刻ｔ０以降として示すように、コンパレータ２１１においては、入力信号である画素信号ＶＳＬと参照信号ＶＲＥＦとが同電位となるようにして設定される。
【０１１５】
次に、ＡＺ期間において時刻ｔ０から所定時間を経過して同電位の状態が安定したとされる時刻ｔ１に至ると、時刻ｔ２までの期間にわたって信号レベル判定期間が設定される。この信号レベル判定期間においては、例えば時刻ｔ１より所定時間を経過した時刻ｔ１−１から時刻ｔ２による期間において電圧出力回路２１３により、１．４０Ｖの信号レベル判定用電圧Ｖｂｗに応じた電圧値が印加される。これにより、画素信号ＶＳＬには、図８（ａ）の時刻ｔ１−１乃至ｔ２において示すように、これまでの受光信号成分レベルである１．２０Ｖから、これより高い１．４０Ｖに変化する。なお、例えば時刻ｔ１−１乃至ｔ２による期間が、特許請求の範囲に記載の電圧出力期間の一例となる。
【０１１６】
また、上記期間により信号レベル判定用電圧Ｖｂｗを設定するためには、時刻ｔ１−１乃至ｔ２にわたって、電圧出力回路２１３のトランジスタＴＲ１１のゲート電圧であるタイミング信号ＴＭ３を出力させてトランジスタＴＲ１１をオンとする。また、電圧出力回路２１３から出力させるべき１．４０Ｖに対応の電圧値は、ゲート電圧としてのタイミング信号ＴＭ３のレベル設定により決定できる。また、この時刻ｔ１−１乃至ｔ２に対応する期間においては、処理対象の画素１１１のトランジスタＴＲについてはオフ状態に切り替えてもよいし、オン状態を維持させてもよい。
【０１１７】
上記のようにして画素信号ＶＳＬのレベルが高くなるようにして変化することで、図８（ｂ）の時刻ｔ１−１乃至ｔ２の期間に示すように、コンパレータ２１１においては、画素信号ＶＳＬのレベルが参照信号ＶＲＥＦよりも高くなる。これにより、図８（ｃ）に示すようにして、コンパレータ２１１の比較出力信号ＶＣＯは、時刻ｔ１−１乃至ｔ２の期間においてＬレベルに反転する。
【０１１８】
信号レベル判定結果保持部２１５は、信号レベル判定期間（時刻ｔ１乃至ｔ２）において比較出力信号ＶＣＯを入力して前述の判定処理を行う。この場合、信号レベル判定結果保持部２１５は、比較出力信号ＶＣＯがＬレベルに反転することに応じて、黒レベル側を示す信号レベル判定値である０を保持する。
【０１１９】
時刻ｔ２より以降から時刻ｔ５までにおけるＤ相期間内の動作と、これに続く時刻ｔ５乃至ｔ８によるＰ相期間の動作は、先の図６と同様となる。なお、Ｐ相期間において画素信号ＶＳＬはほぼ黒レベルに相当するリセットレベルで一定となる。すなわち、Ｐ相期間における画素信号ＶＳＬは、具体的には図８（ａ）に示すように、その変動幅における最小値である１．２０Ｖでほぼ一定となる。
【０１２０】
ここで、この第１動作例では、画素信号ＶＳＬの受光信号成分レベルが黒レベル側である場合として、１．２５Ｖとなる場合を例に挙げている。これに応じて、例えばＰ相カウント期間によるアップカウントを終了した時点では、カウンタ２１２のカウント値ＣＶは、１．２５Ｖに対応する１００が得られている。例えば、図８に示されるＰ相期間（時刻ｔ３乃至ｔ４）とＤ相期間（時刻ｔ６乃至ｔ７）の実際の時間長の差は、このカウント値１００に対応する。
【０１２１】
そして、ＳＵＮ判定部２１４は、時刻ｔ７において比較出力信号ＶＣＯがＬレベルに反転してＰ相カウント期間が終了したことを検知すると、これに応じて、ＳＵＮ判定結果を得るための動作を実行する。すなわち、信号レベル判定結果保持部２１５から、信号レベル判定結果の値を取り込んで取得する。また、ＳＵＮ判定部２１４は、上記のＰ相カウント期間の終了時において得られているカウント値ＣＶも取り込んで取得し、このカウント値ＣＶと閾値ｔｈｃｖとを比較することにより、カウント値判定結果を得る。図８の例では、取得されるカウント値ＣＶは上記したように１００であり、閾値ｔｈｃｖは３００として設定されている。従って、この場合には、カウント値ＣＶの方が閾値ｔｈｃｖよりも小さいことから、過大状態対応値であるとのカウント値判定値として０を得る。
【０１２２】
このようにして図８の例では、信号レベル判定値は０、カウント値判定値も０となる。この場合、信号レベル判定結果が０であるため、ＳＵＮ判定部２１４は、先の判定規則１に従い、通常状態であるとのＳＵＮ判定結果を得る。
【０１２３】
本発明の実施の形態のイメージセンサ１００の動作のもとで、信号レベル判定結果として０が得られる場合とは、信号レベル判定期間においてＶＣＯがＬレベルに反転する場合である。このＶＣＯがＬレベルに反転する動作は、Ｄ相期間における画素信号ＶＳＬの受光信号成分レベルは、確実に１．４Ｖ未満である場合に限られる。すなわち、黒レベルであるとの信号レベル判定結果が得られた場合には、通常状態であると確定してよい。これが判定規則１を規定した根拠である。
【０１２４】
ＳＵＮ判定部２１４は、上記の通常状態であるとの判定結果を示す信号Ｓ１をカウント値変換部２１６に対して出力する。これにより、カウント値変換部２１６は、カウンタ２１２から入力するカウント値ＣＶ、すなわち、この場合には１００の値を画素信号データＤＶＳＬとして出力する。
【０１２５】
［判定動作具体例：第２動作例］
図９のタイミングチャートは、第２動作例として、画素信号ＶＳＬ（受光信号成分レベル）が黒レベル側での通常状態の場合に対応したもう１つの判定動作を示している。この場合には、画素信号ＶＳＬの受光信号成分レベルとして、図１０（ａ）に示すように１．３５Ｖが得られているものとする。すなわち、黒レベル側としては比較的にレベルが高く、白レベル側に近い状態である。
【０１２６】
この場合、Ｄ相期間における画素信号ＶＳＬは１．３５Ｖとなるが、１．４０Ｖの信号レベル判定用電圧が設定される時刻ｔ１−１乃至ｔ２の期間においては、図９（ａ）に示すように、１．３５Ｖよりも５０ｍＶ高い１．４０Ｖに変化する。これにより、図９（ｂ）に示すようにして、時刻ｔ１−１乃至ｔ２の期間におけるコンパレータ２１１の入力としては、参照信号ＶＲＥＦよりも画素信号ＶＳＬの方が高いレベルとなる。これに応じて、図９（ｃ）に示すようにして、比較出力信号ＶＣＯはＨレベルからＬレベルに反転することになり、信号レベル判定結果保持部２１５は、黒レベルであるとの判定結果として０の信号レベル判定値を保持する。
【０１２７】
また、この場合においては、時刻ｔ７におけるＰ相カウント期間の終了時点において、カウンタ２１２にて得られているカウント値ＣＶは、画素信号ＶＳＬの受光信号成分レベルである１．３５Ｖに対応して、３００となる。この図に示されるＰ相期間（時刻ｔ３乃至ｔ４）とＤ相期間（時刻ｔ６乃至ｔ７）の実際の時間長の差も、カウント値３００に対応したものとなる。
【０１２８】
この場合、時刻ｔ７のＰ相カウント期間の終了に応じて、ＳＵＮ判定部２１４が取得した信号レベル判定値は、黒レベルを示す０である。一方、ＳＵＮ判定部２１４が取得したカウント値ＣＶは３００であり、閾値ｔｈｃｖの３００と同じとなるが、この場合には、カウント値ＣＶが閾値ｔｈｃｖ以下であれば過大状態対応値であると判定することとしている。従ってこの場合には、過大状態対応値であるとのカウント値判定結果を得ることになる、すなわち、０のカウント値判定値を得る。
【０１２９】
上記の判定結果に応じたＳＵＮ判定は次のようになる。すなわち、先ず、信号レベル判定値についてみると、この図９の例の場合にも０となっている。そこで、ＳＵＮ判定部２１４は、図８の場合と同様に、カウント値判定値にかかわらず、判定規則１に従って通常状態であるとのＳＵＮ判定結果を出力する。
【０１３０】
［判定動作具体例：第３動作例］
図１０のタイミングチャートは、第３動作例として、画素信号ＶＳＬ（受光信号成分レベル）が黒レベル側での通常状態である場合に対応した、さらに他の判定動作を示している。この場合には、画素信号ＶＳＬの受光信号成分レベルとして、図１０（ａ）に示すように１．３８Ｖが得られているものとする。すなわち、黒レベル側としては、図１０（ｂ）の場合よりもさらにレベルが高く、より白レベル側に近い状態である。
【０１３１】
この場合のＤ相期間における受光信号成分としての画素信号ＶＳＬのレベルは、図１０（ａ）に示すように上記の１．３８Ｖとなるが、１．４０Ｖの信号レベル判定用電圧よりは低い。このため、信号レベル判定用電圧が設定される時刻ｔ１−１乃至ｔ２の期間においては、図１０（ａ）に示すように１．３８Ｖから２ｍＶ高い１．４０Ｖに変化する。これにより、図１０（ｂ）に示すようにして、時刻ｔ１−１乃至ｔ２の期間におけるコンパレータ２１１の入力としては、参照信号ＶＲＥＦよりも画素信号ＶＳＬの方が高いレベルとなる。また、これに応じて比較出力信号ＶＣＯは、図１０（ｃ）に示すように、ＨレベルからＬレベルに反転する。これに応じて、信号レベル判定結果保持部２１５は、黒レベル側であるとの判定結果に対応した０の信号レベル判定値を保持する。
【０１３２】
一方、この場合においては、時刻ｔ７におけるＰ相カウント期間の終了時点において、カウンタ２１２にて得られているカウント値ＣＶは１．３８Ｖに対応して３６０となり、閾値ｔｈｃｖよりも大きい。従って、ＳＵＮ判定部２１４によるカウント値判定結果としては、過大状態対応値を示す１を保持する。すなわち、図１０の例では、信号レベル判定値が０である点では先の図８および図９の例と共通しているが、カウント値判定値が１となる点が異なっていることになる。
【０１３３】
しかし、この場合においても、信号レベル判定結果が黒レベルに対応する０であることに変わりはない。従って、ＳＵＮ判定部２１４は、カウント値判定値に係わらず、通常状態であるとの判定結果を得る。
【０１３４】
上記図８乃至図１０に示した第１乃至第３動作例から分かるように、画素信号ＶＳＬの受光信号成分レベルが１．４０Ｖ未満となる黒レベル側である場合には、判定規則１の適用によって、通常状態であることが正しく判定される。
【０１３５】
［判定動作具体例：第４動作例］
図１１のタイミングチャートは、第４動作例を示す。先の第１乃至第３動作例は、通常状態の画素信号ＶＳＬとして、そのレベルが黒レベル側である場合に対応したものであったが、第４動作例では、画素信号ＶＳＬが白レベル側での通常状態の場合に対応したものとする。そして、この場合のＤ相期間における画素信号ＶＳＬの受光信号成分レベルとしては、１．６０Ｖが得られているものとする。すなわち、白レベル側として、完全な白レベルに相当する電圧値が得られているという状態である。
【０１３６】
この場合、図１１（ａ）に示すように、Ｄ相期間における画素信号ＶＳＬは１．６０Ｖを示す。このレベルは、信号レベル判定用電圧の１．４０Ｖよりも高い。このために、信号レベル判定用電圧を設定する動作を実行したとしても、図１１（ａ）の時刻ｔ１−１乃至ｔ２に示すように、画素信号ＶＳＬは以前からの１．６０Ｖを維持することになり変化を生じない。これにより、図１１（ｂ）に示すようにして、時刻ｔ１−１乃至ｔ２の期間における参照信号ＶＲＥＦと画素信号ＶＳＬは同電位を維持する。この結果、図１１（ｃ）に示されるように、比較出力信号ＶＣＯは時刻ｔ１−１乃至ｔ２においてもＬレベルに反転することなくＨレベルで変化しない。これにより、信号レベル判定結果保持部２１５は、白レベルであるとの判定結果を示す信号レベル判定値として１を保持する。
【０１３７】
また、時刻ｔ７におけるＰ相カウント期間の終了時点において、カウンタ２１２にて得られているカウント値ＣＶは、１．６０Ｖに対応して８００となる。この図に示されるＰ相期間（時刻ｔ３乃至ｔ４）とＤ相期間（時刻ｔ６乃至ｔ７）の時間長の差は、この８００のカウント値ＣＶに対応している。
【０１３８】
この場合の８００というカウント値ＣＶは、閾値ｔｈｃｖより大きい。従って、ＳＵＮ判定部２１４によるカウント値判定によっては、過大状態対応値ではないとの判定結果を得る。すなわち、カウント値判定値として１を保持する。
【０１３９】
従って、この場合には、信号レベル判定値が１であり、かつ、カウント値判定値も１であることになる。そこで、ＳＵＮ判定部２１４は、判定規則２に従って、通常状態であるとして判定することになる。
【０１４０】
信号レベル判定値が１である場合とは、Ｄ相期間における画素信号ＶＳＬが白レベル側に相当する１．４０Ｖ以上であって、信号レベル判定期間において比較出力信号ＶＣＯがＬレベルに反転しない場合となる。この場合、Ｄ相期間における画素信号ＶＳＬのレベルは、変動幅の最大値である１．６０Ｖを取り得る。さらに、この１．６０Ｖの状態としては、白レベルに対応した光量を正しく反映している場合と、過大光量が入射されたことによって発生した、変動範囲の最大値に強制的に引き上げられた現象の場合とに分けられる。すなわち、信号レベル判定値が１である場合には、１．４０Ｖから１．６０Ｖの範囲における正常な白レベル側である場合と、過大状態である場合との何れかであることになる。しかし、信号レベル判定値が１であることのみによっては、このことを弁別することはできない。
【０１４１】
そこで、信号レベル判定値が１である場合には、カウント値判定値を併用してＳＵＮ判定を行うべきことになる。この図１１の場合のようにしてカウント値判定値が１である場合とは、カウント値ＣＶが閾値ｔｈｃｖより大きい場合となる。この閾値ｔｈｃｖは、過大状態のときに取り得る擬似的な黒レベルに対応して設定されたものである。従って、カウント値ＣＶが閾値ｔｈｃｖより大きい場合には、過大状態ではないと確定してよいことになる。このようにして、判定規則２を適用することで、Ｄ相期間における画素信号ＶＳＬのレベルがＳＵＮ判定用電圧（１．４０Ｖ）以上である場合であっても、通常状態であることを正しく判定できる。
【０１４２】
［判定動作具体例：第５動作例］
図１２のタイミングチャートは、第５動作例を示す。この第５動作例は、画素信号ＶＳＬが白レベル側での通常状態の場合に対応した他の例となる。
【０１４３】
この場合のＤ相期間における画素信号ＶＳＬの受光信号成分レベルとしては、１．４５Ｖであることとする。すなわち、白レベル側としては低いレベルであり、黒レベル側との境界である１．４０Ｖに近いとみてよい状態である。
【０１４４】
図１２（ａ）に示すように、Ｄ相期間において得られる画素信号ＶＳＬは、上記の１．４５Ｖとなるが、これは依然として信号レベル判定用電圧の１．４０Ｖよりも高いレベルである。このために、信号レベル判定用電圧を設定する時刻ｔ１−１乃至ｔ２においても、画素信号ＶＳＬは以前からの１．４５Ｖを維持し、図１１（ｂ）に示すようにして、コンパレータ２１１に入力される参照信号ＶＲＥＦと画素信号ＶＳＬは同電位を維持する。この結果、図１１（ｃ）に示されるように、比較出力信号ＶＣＯは時刻ｔ１−１乃至ｔ２においてＬレベルに反転せずにＨレベルを継続する。これにより、信号レベル判定結果保持部２１５は、白レベルであるとの判定結果に対応して、信号レベル判定値として１を保持する。
【０１４５】
時刻ｔ７に至ってＰ相カウント期間が終了したときのカウント値ＣＶは、１．４５Ｖに対応して５００となる。この図に示されるＰ相期間（時刻ｔ３乃至ｔ４）とＤ相期間（時刻ｔ６乃至ｔ７）の時間長の差も、実際には、この５００のカウント値ＣＶに対応している。
【０１４６】
そして、ＳＵＮ判定部２１４は、カウント値判定として、上記５００のカウント値と閾値ｔｈｃｖ（３００）とを比較することで、過大状態対応値ではないとの判定結果を得る。すなわち、カウント値判定値として１を保持する。従って、この場合にも、信号レベル判定値が１であり、かつ、カウント値判定値も１となるので、ＳＵＮ判定部２１４は、判定規則２に従って、通常状態であるとして判定する。
【０１４７】
このようにして、画素信号ＶＳＬのＤ相期間レベルが１．４０乃至１．６０Ｖの範囲となる白側レベルの通常状態の場合には、実際の白レベルに対応した閾値ｔｈｃｖより大きなカウント値が必ず得られ、従ってカウント値判定値は必ず１となる。すなわち、白側レベルの通常状態に対応しては、判定規則２により通常状態であることを正しく判定できる。
【０１４８】
［判定動作具体例：第６動作例］
図１３のタイミングチャートは、第６動作例を示す。この第６動作例は、過大状態に対応した例となる。過大状態の場合には、図１３（ａ）に示すように、Ｄ相期間の画素信号ＶＳＬは、変動幅の最大値である１．６０Ｖにまでほぼ引き上げられた状態が維持される。この場合には、１．４０Ｖの信号レベル判定用電圧のほうが低いので、時刻ｔ１−１乃至ｔ２においても、画素信号ＶＳＬは以前からの１．６０Ｖを維持する。これにより、信号レベル判定結果保持部２１５は、白レベルであるとの判定結果に対応して、信号レベル判定値として１を保持する。
【０１４９】
ここで、Ｐ相期間が開始される時刻ｔ５においては、リセット信号ＶＤが出力されて画素１１１がフォトダイオードＰＤにて保持されている電荷を放出してリセット状態とする。これにより、通常状態であれば、画素信号ＶＳＬはリセットレベルに変化する。すなわち、黒レベルに対応した変動幅の最低値に遷移する。しかし、過大状態では、図１３（ａ）の時刻ｔ５以降として示すように、一時的には画素１１１におけるリセットの動作により画素信号ＶＳＬのレベルは低下するものの、過大な入射光による不要な光電変換が生じる。このため、フォトダイオードＰＤの電荷は短時間で飽和し、これに伴って、画素信号ＶＳＬのレベルは最大値の１．６０Ｖに戻ってしまう。
【０１５０】
上記のような動作となる結果、図１３（ｂ）に示すように、時刻ｔ６乃至ｔ７によるＤ相カウント期間では、コンパレータ２１１は、最大値の画素信号ＶＳＬと参照信号ＶＲＥＦとを比較することになる。このため、Ｐ相カウント期間である時刻ｔ６乃至ｔ７の時間長は非常に短いものとなる。すなわち、カウント値ＣＶは、例えば黒レベルに相当する小さい値となる。例えば、仮にこのカウント値ＣＶをそのまま画像信号データＤＶＳＬとして出力してしまうと、太陽黒点が発生することになる。
【０１５１】
この場合の時刻ｔ７において得られたカウント値ＣＶは、黒レベルに対応する０であるとする。すると、ＳＵＮ判定部２１４のカウント値判定によっては、過大状態対応値であることを示すカウント値判定値として０を出力する。
【０１５２】
先に、カウント値判定値が０である、すなわち過大状態対応値であるということは、カウント値判定値のみでは過大状態の可能性があることを意味していると述べた。しかし、信号レベル判定値が１の場合との組み合わせでは、カウント値判定値が０の場合には、過大状態であることが確定される。すなわち、図１１および図１２にて説明したように、白側レベルの通常状態では、画素信号ＶＳＬは、Ｄ相期間とＰ相期間との電位差を生じるから、カウント値判定値は必ず１となる。これに対して、信号レベル判定値が１とされて白レベル側であるとして判定されているうえで、カウント値判定値が０であるということは、上記の電位差が生じていないことになる。これは、過大状態であることにより、Ｐ相期間においてもＤ相期間と同じ高い電圧値が生じていることにほかならない。
【０１５３】
そこで、ＳＵＮ判定部２１４は、このように信号レベル判定値が１であるのに対して、カウント値判定値が０の場合には、過大状態であると判定する。すなわち、判定規則３に従って判定結果を出力する。
【０１５４】
このようにして本発明の実施の形態では、信号レベル判定結果とカウント値判定結果とを併用して、通常状態と過大状態のいずれであるのかを正しく判定できる。
【０１５５】
＜２．変形例＞
なお、上記の説明では、ＳＵＮ判定部２１４は、処理対象の画素についてのＳＵＮ判定を行う都度、カウント値ＣＶと閾値ｔｈｃｖとを比較してカウント値判定を行うようにしている。しかし、信号レベル判定結果が０（黒レベル側）である場合、判定規則１により、カウント値判定結果に係わらず通常状態と判定する。そこで、この場合には、ＳＵＮ判定部２１４がカウント値判定を行うことなく、通常状態であるとの判定結果を得るように構成してもよい。
【０１５６】
この構成の場合、ＳＵＮ判定部２１４は、ＳＵＮ判定の動作として、先ず、信号レベル判定結果保持部２１５から信号レベル判定値を取り込み、その結果が０と１のいずれであるのかを判定する。そして、０であれば、カウント値ＣＶを取り込むことなく、そのまま通常状態であると判定する。これに対して、１である場合には、ＳＵＮ判定部２１４は、カウント値ＣＶを取り込んで取得し、閾値ｔｈｃｖと比較するカウント値判定を行う。そして、カウント値判定値が１であれば、判定規則２に従って通常状態であるとして判定し、０であれば、判定規則３に従って過大状態であると判定することになる。
【０１５７】
また、本発明の実施の形態によるＳＵＮ判定の動作によれば、通常状態であると判定した場合の画素信号データとして、判定規則１に従った場合には黒レベル側の範囲内であり、判定規則２に従った場合には白レベル側の範囲内であることになる。このことからすれば、本発明の実施の形態においては、例えばＳＵＮ判定に伴い、画素信号データが黒レベル側と白レベル側のいずれであるのかについても判定できることになる。この黒レベル側と白レベル側の何れであるのかの判定結果を利用して、例えば後段の画像処理段階にて輝度補正などの調整処理を行うようにすることも考えられる。
【０１５８】
また、これまでに説明してきた本発明の実施の形態では、Ａ／Ｄ変換期間について、Ｄ相期間、Ｐ相期間の順でＣＤＳ処理を行う場合を例に挙げている。これまでの説明から理解されるように、本発明の実施の形態は、Ｄ相期間、Ｐ相期間の順でＣＤＳ処理を行う場合において過大入射光の判定を行うのにあたり有効なものではある。しかし、例えばＰ相期間、Ｄ相期間の順によりＣＤＳ処理を行う場合であっても、上記した本発明の実施の形態としてのＳＵＮ判定のための構成を適用しても問題なく、正しい判定結果を得ることが可能である。
【０１５９】
また、図７に示した本発明の実施の形態としてのＣＤＳ回路２１０は一例であって、これ以外の構成が採られてもよい。例えば、カウント値を変換する処理については、これをカウンタ２１２自体が実行可能なようにして、カウント値変換部２１６を省略するような構成としてもよい。この場合には、カウンタ２１２が、列制御信号ＨＳＥＬに従ったタイミングで、画素信号データとしてのカウント値を出力する構成を採る。
【０１６０】
また、上記の本発明の実施の形態では、例えば図２に示したように、画素アレイ１１０の１つの列における画素１１１は、上下において隣り合うトランジスタ同士でドレイン、ソースを共有する構成となっている。また、これに応じて１つの列に対応して２本の信号線が設けられる構成となっている。しかし、例えばこれ以外の画素アレイの構成にも本発明の実施の形態は適用できる。例えば、１つの列に対して１本の信号線に対して、対応する列の全画素が接続される画素アレイの構成に対しても適用できるものである。
【０１６１】
また、上記の本発明の実施の形態は、画素１１１についてＣＭＤを採用することとしているが、ＣＭＤ以外による画素の構成を採る場合にも適用できる。また、この場合において、ＣＭＤ以外であっても、フローティングディフュージョンを有さないような構成の画素を採用する場合には、Ｄ相期間に続けてＰ相期間を設定するＣＤＳ処理と併せて、有用なＳＵＮ判定機能を提供できる。また、図１により説明した本発明の実施の形態では画素にＰチャネルのトランジスタを採用することとしているが、Ｎチャネルのトランジスタを採用した場合であっても、動作波形の反転に対応すれば問題なく適用できる。
【０１６２】
また、本発明の実施の形態は本発明を具現化するための一例を示したものであり、本発明の実施の形態において明示したように、本発明の実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本発明の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本発明は実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【符号の説明】
【０１６３】
１１０  画素アレイ
１１１  画素
１２０  タイミング制御回路
１３０  行走査回路
１４０  列走査回路
１５０  参照信号生成回路
２００  ＣＤＳ処理部
２１０  ＣＤＳ回路
２１１  コンパレータ
２１２  カウンタ
２１３  電圧出力回路
２１４  ＳＵＮ判定部
２１５  信号レベル判定結果保持部
２１６  カウント値変換部
【図１】
2011160243.tif 000003
【図２】
2011160243.tif 000004
【図３】
2011160243.tif 000005
【図４】
2011160243.tif 000006
【図５】
2011160243.tif 000007
【図６】
2011160243.tif 000008
【図７】
2011160243.tif 000009
【図８】
2011160243.tif 000010
【図９】
2011160243.tif 000011
【図１０】
2011160243.tif 000012
【図１１】
2011160243.tif 000013
【図１２】
2011160243.tif 000014
【図１３】
2011160243.tif 000015