(57)【要約】【課題】画像処理に用いる演算回路に複数の機能を持たせる。【解決手段】印刷モードの場合にはモジュールコントローラー３０がセレクター４０に値αを選択させ、画像確認モードの場合にはモジュールコントローラー３０がセレクター４０に値０選択させると共に値αを値２５５に設定するから、印刷モードの場合には演算回路３７をαブレンド回路として用いることができ、画像確認モードの場合には単純な加算回路として用いることができる。【選択図】図３
2011081536.tif 000002
【特許請求の範囲】
【請求項１】
第１の画像と第２の画像とを重ね合わせた合成画像を生成する画像処理装置であって、
前記第１の画像の画素値Ｘと前記第２の画像の画素値Ｙと変数αとを入力しＡ，Ｂを係数として、式（Ａ＊Ｘ＋Ｂ＊Ｙ＝Ｚ）により前記合成画像の画素値Ｚを演算し、前記入力した変数αに基づいて前記係数Ａが設定されると共に前記係数Ｂが値（１−Ａ）に設定されるよう構成される演算回路と、
前記係数Ｂが値（１−Ａ）に設定される前記変数αと前記係数Ｂが値（１−Ａ）に代えて値１に設定される所定の固定値とを入力し、制御指令により該変数αと該所定の固定値とのいずれかを選択する選択器と、
前記合成画像として第１の合成画像の生成が要求される場合には下層の前記第２の画像に対する上層の前記第１の画像の透明度を示す第１の値を前記変数αに設定すると共に前記選択器に該変数αを選択させ、前記第１の合成画像とは異なる第２の合成画像の生成が要求される場合には前記係数Ａを値１とする第２の値を前記変数αに設定すると共に前記選択器に前記所定の固定値を選択させる制御手段と
を備える画像処理装置。
【請求項２】
請求項１記載の画像処理装置であって、
前記画素値Ｘは、ｍビット（ｍは自然数）の階調値データで表され、
前記画素値Ｙは、値がランダムに生成されたｎビット（ｎはｍ未満の自然数）の階調値データで表され、
前記第２の合成画像の生成が要求される場合に前記演算回路による演算結果としての画素値Ｚのうち下位のｎビットを切り捨てる切捨手段を備える
画像処理装置。
【請求項３】
前記第２の画像は、ディザパターンのマトリックス状のデータである請求項２記載の画像処理装置。
【請求項４】
前記画像処理装置は、（ｍ−ｎ）ビットの階調値データで表される画像を表示可能な画像表示装置に接続されてなる請求項２または３記載の画像処理装置。
【請求項５】
第１の画像の画素値Ｘと第２の画像の画素値Ｙと変数αとを入力しＡ，Ｂを係数として式（Ａ＊Ｘ＋Ｂ＊Ｙ＝Ｚ）により合成画像の画素値Ｚを演算し前記入力した変数αに基づいて前記係数Ａが設定されると共に前記係数Ｂが値（１−Ａ）に設定されるよう構成される演算回路と、前記係数Ｂが値（１−Ａ）に設定される前記変数αと前記係数Ｂが値（１−Ａ）に代えて値１に設定される所定の固定値とを入力し制御指令により該変数αと該所定の固定値とのいずれかを選択する選択器と、を備え、前記第１の画像と前記第２の画像とを重ね合わせた前記合成画像を生成する画像処理装置の制御方法であって、
前記合成画像として第１の合成画像の生成が要求される場合には下層の前記第２の画像に対する上層の前記第１の画像の透明度を示す第１の値を前記変数αに設定すると共に前記選択器に該変数αを選択させ、前記第１の合成画像とは異なる第２の合成画像の生成が要求される場合には前記係数Ａを値１とする第２の値を前記変数αに設定すると共に前記選択器に前記所定の固定値を選択させる
ことを特徴とする制御方法。
【請求項６】
請求項５記載の画像処理装置の制御方法のステップをコンピュータに実現させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１の画像と第２の画像とを重ね合わせた合成画像を生成する画像処理装置およびその制御方法並びにプログラムに関する。
【背景技術】
【０００２】
従来より、ディジタル画像をディスプレイに表示するための各種画像処理を行なう画像処理装置が提案されている（例えば、特許文献１参照）。この装置では、ディスプレイに表示可能なビット数がディジタル画像の画像データのビット数よりも小さな値に制限されているため、画像データのビット数を表示可能なビット数に低減するための専用の演算回路を備えるものとしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−１５５５６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述したようなビット数を低減させるための演算回路を専用の回路として個別に備えることはコストが嵩むという問題がある。また、表示可能なビット数が画像データのビット数よりも小さな値に制限されるディスプレイは、通常プリンターなどの比較的小型の装置に搭載されることが多いことから、専用の演算回路を個別に備えることはスペース制約の観点からも好ましいことではない。
【０００５】
本発明の画像処理装置およびその制御方法並びにプログラムは、画像処理に用いる演算回路に複数の機能を持たせることを主目的とする。
【課題を解決するための手段】
【０００６】
本発明の画像処理装置およびその制御方法並びにプログラムは、上述の主目的を達成するために以下の手段を採った。
【０００７】
本発明の画像処理装置は、
第１の画像と第２の画像とを重ね合わせた合成画像を生成する画像処理装置であって、
前記第１の画像の画素値Ｘと前記第２の画像の画素値Ｙと変数αとを入力しＡ，Ｂを係数として、式（Ａ＊Ｘ＋Ｂ＊Ｙ＝Ｚ）により前記合成画像の画素値Ｚを演算し、前記入力した変数αに基づいて前記係数Ａが設定されると共に前記係数Ｂが値（１−Ａ）に設定されるよう構成される演算回路と、
前記係数Ｂが値（１−Ａ）に設定される前記変数αと前記係数Ｂが値（１−Ａ）に代えて値１に設定される所定の固定値とを入力し、制御指令により該変数αと該所定の固定値とのいずれかを選択する選択器と、
前記合成画像として第１の合成画像の生成が要求される場合には下層の前記第２の画像に対する上層の前記第１の画像の透明度を示す第１の値を前記変数αに設定すると共に前記選択器に該変数αを選択させ、前記第１の合成画像とは異なる第２の合成画像の生成が要求される場合には前記係数Ａを値１とする第２の値を前記変数αに設定すると共に前記選択器に前記所定の固定値を選択させる制御手段と
を備えることを要旨とする。
【０００８】
この本発明の画像処理装置では、合成画像として第１の合成画像の生成が要求される場合には下層の第２の画像に対する上層の第１の画像の透明度を示す第１の値を変数αに設定すると共に選択器に変数αを選択させ、第１の合成画像とは異なる第２の合成画像の生成が要求される場合には係数Ａを値１とする第２の値を変数αに設定すると共に選択器に所定の固定値を選択させる。これにより、演算回路を第１の画像の画素値と第２の画像の画素値とを透明度を示す第１の値としての変数αに応じた割合で混合するいわゆるαブレンド回路として機能させることができ、また、第１の画像の画素値と第２の画像の画素値とを単に加算する単純な加算回路として機能させることができる。この結果、演算回路に複数の機能を持たせることができる。
【０００９】
こうした本発明の画像処理装置において、前記画素値Ｘは、ｍビット（ｍは自然数）の階調値データで表され、前記画素値Ｙは、値がランダムに生成されたｎビット（ｎはｍ未満の自然数）の階調値データで表され、前記第２の合成画像の生成が要求される場合に前記演算回路による演算結果としての画素値Ｚのうち下位のｎビットを切り捨てる切捨手段を備えるものとすることもできる。これにより、演算回路を単純な加算回路として機能させることにより、ｍビットの階調値データのうち下位から（ｎ＋１）ビット目を桁上がりさせてから下位のｎビットを切り捨てることが可能となり、下位から（ｎ＋１）ビット目の値を散らしてから切り捨てすることができる。ここで、第２の画像は、ディザパターンのマトリックス状のデータであるものとすることができる。この態様の本発明の画像処理装置において、前記画像処理装置は、（ｍ−ｎ）ビットの階調値データで表される画像を表示可能な画像表示装置に接続されてなるものとすることができる。そのような画像表示装置に接続される場合には、ｍビットの階調値データのうち下位のｎビットを切り捨てる必要があるため、本発明を適用する意義が高い。
【００１０】
本発明の画像処理装置の制御方法は、
第１の画像の画素値Ｘと第２の画像の画素値Ｙと変数αとを入力しＡ，Ｂを係数として式（Ａ＊Ｘ＋Ｂ＊Ｙ＝Ｚ）により合成画像の画素値Ｚを演算し前記入力した変数αに基づいて前記係数Ａが設定されると共に前記係数Ｂが値（１−Ａ）に設定されるよう構成される演算回路と、前記係数Ｂが値（１−Ａ）に設定される前記変数αと前記係数Ｂが値（１−Ａ）に代えて値１に設定される所定の固定値とを入力し制御指令により該変数αと該所定の固定値とのいずれかを選択する選択器と、を備え、前記第１の画像と前記第２の画像とを重ね合わせた前記合成画像を生成する画像処理装置の制御方法であって、
前記合成画像として第１の合成画像の生成が要求される場合には下層の前記第２の画像に対する上層の前記第１の画像の透明度を示す第１の値を前記変数αに設定すると共に前記選択器に該変数αを選択させ、前記第１の合成画像とは異なる第２の合成画像の生成が要求される場合には前記係数Ａを値１とする第２の値を前記変数αに設定すると共に前記選択器に前記所定の固定値を選択させる
ことを特徴とする。
【００１１】
この本発明の画像処理装置の制御方法では、合成画像として第１の合成画像の生成が要求される場合には下層の第２の画像に対する上層の第１の画像の透明度を示す第１の値を変数αに設定すると共に選択器に変数αを選択させ、第１の合成画像とは異なる第２の合成画像の生成が要求される場合には係数Ａを値１とする第２の値を変数αに設定すると共に選択器に所定の固定値を選択させる。これにより、演算回路を第１の画像の画素値と第２の画像の画素値とを透明度を示す第１の値としての変数αに応じた割合で混合するいわゆるαブレンド回路として機能させることができ、また、第１の画像の画素値と第２の画像の画素値とを単に加算する単純な加算回路として機能させることができる。なお、上述した画像処理装置のいずれかの機能を追加してもよい。
【００１２】
本発明のプログラムは、上述した画像処理装置の制御方法のステップをコンピューターに実現させるためのものである。このプログラムは、コンピューターが読み取り可能な記録媒体（例えばハードディスク、ＲＯＭ、ＦＤ、ＣＤ、ＤＶＤなど）に記録されていてもよいし、伝送媒体（インターネットやＬＡＮなどの通信網）を介してあるコンピューターから別のコンピューターへ配信されてもよいし、その他どのような形で授受されてもよい。このプログラムを一つのコンピューターに実行させるか又は複数のコンピューターに各ステップを分担して実行させれば、上述した画像処理装置の制御方法の各ステップが実行されるため、該制御方法と同様の作用効果が得られる。
【図面の簡単な説明】
【００１３】
【図１】プリンター１０の構成の概略を示す構成図。
【図２】ＬＣＤコントロールユニット２３の構成を示すブロック図。
【図３】演算回路３７の構成を示すブロック図。
【図４】ディザパターンデータの一例を示す説明図。
【図５】画像表示開始処理の一例を示すフローチャート。
【図６】比較例の切捨処理前後の画素値を示す説明図。
【図７】本実施形態の切捨処理前後の画素値を示す説明図。
【発明を実施するための形態】
【００１４】
次に、本発明の実施の形態を図面を用いて説明する。図１は本発明の画像処理装置を搭載したプリンター１０の構成の概略を示す構成図である。本実施形態のプリンター１０は、図１に示すように、液晶ディスプレイとしてのＬＣＤ１２と、各種モードの設定や印刷操作に必要な設定などをユーザーが入力するための複数のボタンからなる操作ボタン群１４と、印刷ヘッドから記録紙ＳへＣＭＹＫの各色のインクを吐出することにより印刷を実行するインクジェット方式のプリンター機構１６と、装置全体の制御を司るメインコントローラー２０とを備える。ここで、ＬＣＤ１２は、各画素値がＲＧＢ各６ビットの計１８ビットのデータからなる画像を表示可能な液晶ディスプレイとして構成されている。また、操作ボタン群１４により設定可能なモードとしては、後述するメモリーカードＭＣから入力された画像データのうちから印刷対象の画像を選択して印刷する印刷モードやメモリーカードＭＣから入力された画像データの画像を確認するためにＬＣＤ１２に表示する画像確認モードなどがある。
【００１５】
メインコントローラー２０は、ＣＰＵ２１などが搭載されたＳＯＣ（System On a Chip）２０ａと、データの読み書きが可能なＳＤＲＡＭ２６と、各種データや各種テーブルなどを記憶したＲＯＭ２７とを備える。ＳＯＣ２０ａには、ＣＰＵ２１の他に、写真画像などの画像データが保存されたメモリーカードＭＣとデータのやり取りを行なうカードコントロールユニット２２と、ＬＣＤ１２への画像の表示を制御するＬＣＤコントロールユニット２３と、プリンター機構１６を制御するプリンターコントロールユニット２４と、ＣＰＵ２１や各コントロールユニットからの指令に応じてＳＤＲＡＭ２６からデータを読み出したりデータを書き込んだりするＳＤＲＡＭコントローラー２５と、ＳＤＲＡＭ２６よりも高速でアクセス可能な図示しないＳＲＡＭなどが搭載されており、これらはバス２９を介して互いに各種信号やデータのやり取りをすることができるよう接続されている。なお、バス２９は、ＳＯＣ２０ａ，操作ボタン群１４，ＲＯＭ２７を接続する外部バスとしても機能する。このメインコントローラー２０は、操作ボタン群１４からの操作信号を入力したり、プリンター機構１６からの各種動作信号などを入力したり、カードコントロールユニット２２を介してメモリーカードＭＣの画像データを入力したりする。また、メインコントローラー２０のＣＰＵ２１は、画像の印刷を実行するようプリンターコントロールユニット２４に印刷指令を出力したり、ＬＣＤ１２に各種情報や画像を表示するようモードの指定を伴ってＬＣＤコントロールユニット２３に表示指令を出力したりする。ここで、本実施形態では、メモリーカードＭＣから入力される画像データは、各画素値がＲＧＢ各８ビットの計２４ビットのデータとしてＳＤＲＡＭ２６に書き込まれるものとする。そして、印刷指令を受けたプリンターコントロールユニット２４は、各画素毎にＲＧＢ各８ビットのデータをＣＭＹＫ各８ビットのデータに色変換し、色変換したＣＭＹＫ各８ビットのデータをディザパターンデータを用いた周知のディザ法により各２ビットの２値化データとして印刷データを生成する。一方、上述したように、ＬＣＤ１２はＲＧＢ各６ビットのデータからなる画像を表示可能なものであるため、表示指令を受けたＬＣＤコントロールユニット２３は、ＲＧＢ各８ビットのデータをＲＧＢ各６ビットのデータとして画像を表示する。
【００１６】
ここで、ＬＣＤコントロールユニット２３の機能について説明する。図２はＬＣＤコントロールユニット２３の構成を示すブロック図であり、図３は演算回路３７の回路構成を示すブロック図である。ＬＣＤコントロールユニット２３は、図２に示すように、モジュールコントローラー３０と、ＳＤＲＡＭインターフェース（Ｉ／Ｆ）コントローラー３２と、ＬＣＤインターフェース（Ｉ／Ｆ）タイミングジェネレーター３４と、データバッファー３５と、演算回路３７と、切捨部３８と、ＬＣＤインターフェース（Ｉ／Ｆ）３９とを備える。このＬＣＤコントロールユニット２３は、印刷モードや画像確認モードにおいて画像を表示するようＬＣＤ１２を制御するものであるが、印刷モードにおいて表示した画像に次画像が存在することを示すカーソルキーや印刷可能な設定などのＵＩ表示用の画像を半透明状態で重ねて表示できるいわゆるαブレンド機能を有している。なお、画像の透明度は、ＵＩ表示用の画像毎に予め定められた値αによって指定される。
【００１７】
モジュールコントローラー３０は、バス２９を介してＣＰＵ２１から表示指令を受信したり、受信した表示指令に基づいて各種制御信号を設定してＳＤＲＡＭＩ／Ｆコントローラー３２やＬＣＤＩ／Ｆタイミングジェネレーター３４に送信したりする。モジュールコントローラー３０が設定する各種制御信号としては、表示処理を開始させるための制御信号などがあり、例えば、ＳＤＲＡＭ２６に書き込まれている表示対象の画像データの先頭アドレス（スタートアドレス）を指定して読み出すための信号をＳＤＲＡＭＩ／Ｆコントローラー３２に出力したり、読み出された画像データの表示サイズを指定して表示を開始するための信号をＬＣＤＩ／Ｆタイミングジェネレーター３４に出力したりする。ここで、上述したように、印刷モードにおいては、αブレンド機能により２つの画像を重ね合わせた合成画像をＬＣＤ１２に表示するため、画像１としてＳＤＲＡＭ２６に書き込まれたメモリーカードＭＣからの画像データの先頭アドレスを指定すると共に画像２としてＵＩ表示用の画像データの先頭アドレスを指定してＳＤＲＡＭＩ／Ｆコントローラー３２に出力する。一方、画像確認モードでは、αブレンド機能による画像の合成は行なわないが、画像１としてＳＤＲＡＭ２６に書き込まれたメモリーカードＭＣからの画像データの先頭アドレスを指定すると共に画像２としてマトリックス状のディザパターンデータの先頭アドレスを指定してＳＤＲＡＭＩ／Ｆコントローラー３２に出力する。このディザパターンデータの一例を図４に示す。図示するように、本実施形態では、４行４列のランダムに値が生成されたデータを用いるものとする。なお、図４では、下位２ビットのみを図示し、上位６ビットは値０としてその図示は省略した。また、このディザパターンデータを用いた処理の詳細については後述する。
【００１８】
ＳＤＲＡＭインターフェース（Ｉ／Ｆ）コントローラー３２は、モジュールコントローラー３０から送信された制御信号で指定された先頭アドレスに基づいてＳＤＲＡＭ２６から画像データの所定画素数分を読み出してデータバッファー３５に格納するようＳＤＲＡＭコントローラー２５にデータの読み出し指令を出力したり、データバッファー３５に画像データが格納されるとデータカウンターを更新して次の読み出し対象の先頭画素のアドレスを設定してＳＤＲＡＭコントローラー２５にデータの読み出し指令を出力したりする。なお、ＳＤＲＡＭインターフェース（Ｉ／Ｆ）コントローラー３２は、モジュールコントローラー３０から画像２としてＵＩ表示用の画像データが指定されているときには、各画像データの左上の画素から各列毎に所定画素数分の画素が順に読み出し対象となるようデータカウンターを更新する。一方、画像２としてディザパターンデータが指定されているときには、マトリックスパターンに合わせた画素ブロック毎に読み出し対象が指定されるようデータカウンターを更新する。例えば、図４に例示する４行４列のディザパターンの場合には、まず、画像１の画像データの１列目の左端の画素から４画素分を読み出し対象に指定すると共に２，３，４列目の左端から各４画素分を順に読み出し対象に指定する。次に、１列目の左端から５画素目からの４画素分を読み出し対象に指定すると共に同様に２，３，４列目の左端から５画素目からの４画素分を順に読み出し対象に指定する。
【００１９】
ＬＣＤＩ／Ｆタイミングジェネレーター３４は、画像の表示タイミングに合わせて表示すべき画素の指定を伴って画像を表示する表示指令をＬＣＤＩ／Ｆ３９を介してＬＣＤ１２に出力したり、データバッファー３５に格納された画像データの各画素のうち表示タイミングに応じて演算処理すべき画素の演算が開始されるよう指示を出力したりする。
【００２０】
演算回路３７は、図３に示すように、値αと値０とを入力していずれかを選択して出力するセレクター４０と、値２５５とセレクター４０からの出力値とを入力して値２５５からセレクター４０の出力値を減じた値を出力する減算器４１と、画像データ２の画素値（ＲＧＢの各色８ビットのうち１色分の８ビットのデータであり、以下画素値Ｙとする）と減算器４１からの出力値とを入力して画素値Ｙと減算器４１からの出力値とを乗じた値を出力する乗算器４２と、画像データ１の画素値（画素値Ｙと同様に８ビットのデータであり、以下画素値Ｘとする）と値αとを入力して画素値Ｘと値αとを乗じた値を出力する乗算器４３と、乗算器４２からの出力値と乗算器４３からの出力値とを入力して両者を加算した値を出力する加算器４４と、加算器４４からの出力値と値２５５とを入力して加算器４４からの出力値を値２５５で除した値を画素値Ｚとして出力する除算器４５とを備える。なお、除算器４５から出力された値は、切捨部３８により下位の２ビットを切り捨ててＬＣＤ１２が表示可能な６ビットのデータ信号としてＬＣＤＩ／Ｆ３９に出力される。ここで、セレクター４０は、モジュールコントローラー３０からの指令により値αと値０とのいずれを出力するかを選択する。なお、値αは、ＵＩ表示用の画像毎に値２５５までの値が予め設定されＳＤＲＡＭコントローラー２５により画像データが読み込まれる際に併せて読み込まれるものを用いることができるほか、モジュールコントローラー３０により設定される値を用いることもできる。セレクター４０により値αが選択された場合の演算回路３７による演算式を式（１）に示し、値０が選択された場合の演算式を式（２）に示す。式（１）は、画素値Ｘと画素値Ｙとを合わせて１００％となるように値αに応じた割合で混合するものであり、αブレンド回路として機能する際の式である。一方、式（２）は、単純な加算回路として機能する際の式であるが、詳細については後述する。
【００２１】
(α*X+(255-α)*Y)/255＝Z    (1)
(α*X+255*Y)/255=Z    (2)
【００２２】
次に、こうして構成された本実施形態のプリンター１０の動作、特に、ＬＣＤ１２に画像を表示する際の動作について説明する。図５は、モジュールコントローラー３０により実行される画像表示開始処理の一例を示すフローチャートである。この処理は、ＣＰＵ２１から画像の表示指令を受信したときに実行される。
【００２３】
画像表示開始処理が実行されると、モジュールコントローラー３０は、ＣＰＵ２１から受信した表示指令からモードの指定を読み込んで（ステップＳ１００）、印刷モードであるか画像確認モードであるかを判定する（ステップＳ１１０）。印刷モードのときには、ＵＩ表示用の画像の合成を伴う画像表示が要求されるから、演算回路３７のセレクター４０が値αを出力するよう選択させ（ステップＳ１２０）、表示処理を開始するための制御信号をＳＤＲＡＭＩ／Ｆコントローラー３２やＬＣＤＩ／Ｆタイミングジェネレーター３４に送信して（ステップＳ１５０）、本処理を終了する。これにより、上述した式（１）により演算回路３７をαブレンド回路として機能させることができる。
【００２４】
一方、画像確認モードであるときには、セレクター４０が値０を出力するよう選択させ（ステップＳ１３０）、値αに値２５５を設定して（ステップＳ１４０）、ステップＳ１５０で表示処理を開始するための制御信号を各コントローラーに送信して本処理を終了する。これにより、上述した式（２）により演算回路３７を単純な加算回路として機能させることができる。このとき、画像２としてディザパターンデータが入力されるから、画像１の画素値Ｘにディザパターンデータの画素値Ｙを単純に加算することとなる。
【００２５】
ここで、上述したように、ＲＧＢ各８ビットのデータが切捨部３８により下位２ビットが切り捨られてＲＧＢ各６ビットのデータとして出力するが、本実施形態のようにディザパターンデータを加算してから切り捨てる場合と、比較例としてディザパターンデータを加算することなくそのまま切り捨てる場合との違いについて説明する。まず、比較例の場合について説明する。図６は比較例の切捨処理前後の画素値を示す説明図である。いま、図６（ａ）に示す画像であって、その一部が図６（ｂ）に示すような画素値からなる画像をＬＣＤ１２に表示する場合を考える。なお、図６（ｂ）では、説明の便宜上、ＲＧＢの各色８ビットのうち１色分（例えば、Ｒ）の８ビットのデータを示す。また、各データは、上位４ビットが同じ値で、下位４ビットの値が図中上側の４列は一列毎に値０１１１〜値０１００まで変化し図中下側の４列は一列毎に値００１１から値００００まで変化しているものとする。即ち下位４ビットの値が緩やかに変化しているデータとする。このような画像において、下位２ビットをそのまま切り捨てると、図６（Ｃ）に示すように、上側の４列は値０１となり下側の４列は値００となる。なお、図６（ｃ）では、値が大きいほど濃い色で図示し値が小さいほど薄い色で図示した。このため、本来は下位４ビットの値が緩やかに変化していたデータであったものが、切り捨てにより上側の４列と下側の４列との間で値が大きく変化するデータとなる。これにより、ＬＣＤ１２に画像が表示されたときに、上側の４列と下側の４列との境界がはっきりと認識されて、カラーバンディングといわれる筋模様が表れることがある。
【００２６】
次に、本実施形態の場合について説明する。図７は本実施形態の切捨処理前後の画素値を示す説明図である。図７（ａ）は図６（ｂ）に示した各画素のデータに図４で例示したディザマトリックスデータを加算した切捨処理前の画素値を示し、図７（ｂ）は下位２ビットを切捨処理した後の画素値を示す。図７（ａ）に示すように、ディザパターンのマトリックスデータを加算して桁が繰り上がることにより下位から３ビット目（４ビット目）の値が変化するものが生じ、下位４ビットの値が図中上側の４列は値１００１〜値０１０１となり図中下側の４列は値０１０１〜値００００となる。なお、図中点線で囲んだブロック毎（４行４列毎）にディザパターンデータが加算される。そして、図７（ｂ）に示すように、切り捨て後は上側の４列は値１０と値０１となり、下側の４列は値０１と値００となる。このため、比較例に比して、上側の４列と下側の４列との間で値が大きく変化することはない。即ちＬＣＤ１２に画像が表示されたときに、上側の４列と下側の４列との境界がそれほどはっきりとしたものとはならず、カラーバンディングなどの筋模様が生じるのを抑えることができる。このように、本実施形態では、画像確認モードにおいては演算回路３７を単純な加算回路として機能させることにより、下位から３ビット目（４ビット目）の値を散らしてから下位２ビットを切り捨てるため、カラーバンディングなどの筋模様を抑えて画像が見にくくなるのを防止することができる。また、このような機能を演算回路３７のセレクター４０による値の選択により実現するから、αブレンド回路と加算回路とをそれぞれ別個に設けるものに比して省スペース化を図ることができる。
【００２７】
ここで、本実施形態の構成要素と本発明の構成要素との対応関係を明らかにする。本実施形態の演算回路３７が本発明の「演算回路」に相当し、セレクター４０が「選択器」に相当し、図５の画像表示開始処理を実行するモジュールコントローラー３０が「制御手段」に相当する。また、切捨部３８が「切捨手段」に相当し、ＬＣＤ１２が「画像表示装置」に相当する。なお、ＬＣＤコントロールユニット２３が「画像処理装置」に相当する。
【００２８】
以上詳述した本実施形態のプリンター１０によれば、印刷モードの場合にはモジュールコントローラー３０がセレクター４０に値αを選択させ、画像確認モードの場合にはモジュールコントローラー３０がセレクター４０に値０を選択させると共に値αを値２５５に設定するから、印刷モードの場合には演算回路３７をαブレンド回路として用いることができ、画像確認モードの場合には単純な加算回路として用いることができる。また、ＬＣＤ１２がＲＧＢ各６ビットのデータからなる画像を表示可能に構成されているため、ＲＧＢ各８ビットのデータを切捨部３８で下位２ビットを切り捨てることになるが、演算回路３７を加算回路として用いて画像データにディザパターンデータを加算して桁上がりにより画素値を散らしてから切り捨てるから、画像データをそのまま切り捨てするものに比してカラーバンディングなどの筋模様が発生するのを抑えることができる。
【００２９】
なお、本発明は上述した実施態様に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。
【００３０】
上述した実施形態では、セレクター４０を演算回路３７の内部に配置したが、演算回路３７の外部に配置してもよい。また、セレクター４０を減算器４１の手前に配置したが、これに限られず、減算器４１の後に配置してもよい。この場合、減算器４１が常に値（２５５−α）を出力するものとして、セレクターが減算器４１の出力値と値２５５とを入力していずれかを選択的に乗算器４２に出力するものとすればよい。
【００３１】
上述した実施形態では、ディザパターンデータを加算するときに値αを値２５５に設定するものとしたが、ディザパターンデータと共に値αとして値２５５を記憶しておきディザパターンデータを入力するときにその値を入力して用いるものとしてもよい。
【００３２】
上述した実施形態では、画像確認モードのときに演算回路３７を加算回路として機能するものとしたが、１枚の画像を確認するために表示するものに限られず、画像を順に表示するスライドショーなどαブレンド機能を用いることなく画像を表示するモードであればどのようなモードに適用するものとしてもよい。
【００３３】
上述した実施形態では、ディザパターンデータとして４行４列のデータを用いるものとしたが、４行４列に限られず、如何なる大きさのパターンデータとしてもよい。また、印刷データの生成に用いるディザパターンデータと共用するものなどとしてもよい。
【００３４】
上述した実施形態では、画像処理装置をＬＣＤ１２に接続してプリンター１０に搭載するものとしたが、これに限られず、携帯電話や画像ビューワーなどに搭載するものとしてもよいし、そのような画像を表示する装置に接続するものとしてもよい。あるいは、画像を表示する装置に接続することなく、単なる画像処理装置の形態としてもよい。
【符号の説明】
【００３５】
１０  プリンター、１２  ＬＣＤ、１４  操作ボタン群、１６  プリンター機構、２０  メインコントローラー、２０ａ  ＳＯＣ、２１  ＣＰＵ、２２  カードコントロールユニット、２３  ＬＣＤコントロールユニット、２４  プリンターコントロールユニット、２５  ＳＤＲＡＭコントローラー、２６  ＳＤＲＡＭ、２７  ＲＯＭ、２９  バス、３０  モジュールコントローラー、３２  ＳＤＲＡＭインターフェース（Ｉ／Ｆ）コントローラー、３４  ＬＣＤインターフェース（Ｉ／Ｆ）タイミングジェネレーター。３５  データバッファー、３７  演算回路、３８  切捨部、３９  ＬＣＤインターフェース（Ｉ／Ｆ）、４０  セレクター、４１  減算器、４２，４３  乗算器、４４  加算器、４５  除算器、ＭＣ  メモリーカード、Ｓ  記録紙。
【図１】
2011081536.tif 000003
【図２】
2011081536.tif 000004
【図３】
2011081536.tif 000005
【図４】
2011081536.tif 000006
【図５】
2011081536.tif 000007
【図６】
2011081536.tif 000008
【図７】
2011081536.tif 000009