(57)【要約】【課題】回路の増大を抑止し、差動演算要素における同相除去を適正に行え、サーボエラー信号の精度向上を図れるサーボエラー信号検出装置および光ディスク装置を提供する。【解決手段】４以上の複数の入力に係る複数の入力要素を動的に切り換えて時分割多重しチャネル部１４０，１５０に振り分け、各チャネル部には単位時間当たり時分割多重された所定の数のタイムスロットを割り当てるアナログマルチプレクサ１３０と、各チャネル部に係る各タイムスロットの出力を各演算要素に割り当てるデマルチプレクサ１６０と、デマルチプレクサにより各演算要素に割り当てられた各入力要素からサーボエラー信号を検出するサーボ誤差演算器１７０とを有し、各チャネル部は各タイムスロットにおいて各入力要素をサンプリングし量子化するＡ／Ｄ変換器１４３，１５３を含み、マルチプレクサとデマルチプレクサは所定の切り替えシーケンスに従って同期して切り換えられる。【選択図】図１
2011096330.tif 000002
【特許請求の範囲】
【請求項１】
４以上の複数の入力系統と、
上記入力系統数の１／２以下の偶数の取り込みチャネルと、
上記４以上の複数の入力に係る複数の入力要素を動的に切り換えて時分割多重し、上記入力系統数の１／２以下の複数の取り込みチャネルに振り分け、当該各取り込みチャネルには、単位時間当たり、時分割多重された所定の数のタイムスロットを割り当てるアナログマルチプレクサと、
上記各取り込みチャネルに係る各タイムスロットの出力を、各演算要素に割り当てるデマルチプレクサと、
上記デマルチプレクサにより各演算要素に割り当てられた各入力要素からサーボエラー信号を検出するサーボ誤差演算手段と、を有し、
上記各取り込みチャネルは、
単位時間当たり、時分割多重された所定の数のタイムスロットが割り当てられ、かつ、各タイムスロットにおいて各入力要素をサンプリングし量子化するアナログデジタル（Ａ／Ｄ）変換器を含み、
上記マルチプレクサと上記デマルチプレクサは、
所定の切り替えシーケンスに従って同期して切り換えられる
サーボエラー信号検出装置。
【請求項２】
上記各入力要素は、
上記サーボ誤差演算手段で行われる差動演算に係る各入力要素のペア、または、上記サーボ誤差演算手段で行われる４現象以上の演算に係る各差動演算要素に係る２以上の複数の各入力要素の組を単位として、当該各入力要素のペアまたは組が、上記の各取り込みチャネルの時分割多重された所定の同一時刻のタイムスロットに割り当てられる
請求項１記載のサーボエラー信号検出装置。
【請求項３】
上記サーボ誤差演算手段で行われる４現象以上の演算に係る各差動演算要素に係る各入力要素のペアは、ペア毎にオフセットしたタイムスロットに割り当てられ、かつ、当該ペア間のタイムスロット間隔は、等間隔または等間隔±１タイムスロットである
請求項２記載のサーボエラー信号検出装置。
【請求項４】
上記入力要素は、
光ピックアップの、特定波長のレーザ光に対応した複数に分割されたフォトディテクタパターンを有するフォトディテクタ群において光電変換された、各フォトディテクタにおける該レーザ光の輝度に比例した信号であり、
上記サーボ誤差演算手段は、
上記デジタル信号に変換されている上記入力要素に対して差動演算または差動演算要素を含む４現象以上の演算を施して、サーボエラー信号を検出する
請求項１から３のいずれか一に記載のサーボエラー信号検出装置。
【請求項５】
上記光ピックアップの、特定波長のレーザ光に対応したフォトディテクタパターンの中央に位置する、４以上に分割されたフォトディテクタを起源とする複数の入力要素をメイン系とし、
上記光ピックアップの、特定波長のレーザ光に対応したフォトディテクタパターンの両サイド部または周辺部に位置する、単一または複数に分割されたフォトディテクタを起源とする複数の入力要素をサイド系とし、
上記メイン系の入力要素に係る標本化周波数と上記サイド系の入力要素に係る標本化周波数が同一である
請求項４記載のサーボエラー信号検出装置。
【請求項６】
上記光ピックアップの、特定波長のレーザ光に対応したフォトディテクタパターンの中央に位置する、４以上に分割されたフォトディテクタを起源とする複数の入力要素をメイン系とし、
上記光ピックアップの、特定波長のレーザ光に対応したフォトディテクタパターンの両サイド部または周辺部に位置する、単一または複数に分割されたフォトディテクタを起源とする複数の入力要素をサイド系とし、
上記サイド系の入力要素に係る標本化周波数が上記メイン系の入力要素に係る標本化周波数の１／ｎ（ｎは２以上の整数）に設定される
請求項４記載のサーボエラー信号検出装置。
【請求項７】
上記光ピックアップの、特定波長のレーザ光に対応したフォトディテクタパターンの中央に位置する、４以上に分割されたフォトディテクタを起源とする複数の入力要素をメイン系とし、
上記光ピックアップの、特定波長のレーザ光に対応したフォトディテクタパターンの両サイド部または周辺部に位置する、単一または複数に分割されたフォトディテクタを起源とする複数の入力要素をサイド系とし、
上記サイド系の入力要素に係る標本化周波数が上記メイン系の入力要素に係る標本化周波数の１／ｍ（ｍは１以上の整数）に設定され、上記チャネルの剰余スロットには任意の補助入力要素が割り当てられる
請求項４記載のサーボエラー信号検出装置。
【請求項８】
上記アナログマルチプレクサの前段に、各入力要素に対して各一のローパスフィルタ（ＬＰＦ）を有し、
上記ＬＰＦのカットオフ周波数は、各入力要素に係る標本化周波数の１／２以上の周波数に設定される、
請求項３から７のいずれか一に記載のサーボエラー信号検出装置。
【請求項９】
上記マルチプレクサにおいて各取り込みチャネルの所定のタイムスロットに割り当てられた各入力要素に対し各一のイネーブルドレジスタと、
上記各イネーブルドレジスタに、上記マルチプレクサと同期した所定のシーケンスに従って上記各取り込みチャネルの所定タイムスロットにおいてアクティブとなる各一のイネーブル信号を供給するタイミング信号発生手段と、
上記各イネーブル信号がアクティブとなる所定のタイムスロットにおいて各イネーブルドレジスタに取り込まれ保持された各演算要素に、所定の演算を施してサーボエラー信号を検出するサーボ誤差演算手段と、を有し、
上記の所定の演算は、差動演算要素を含む４現象以上の演算を含み、
上記の各差動演算要素に係る各入力要素のペアは、上記各取り込みチャネルにおいてペア毎にオフセットしたタイムスロットに割り当てられ、
上記サーボエラー信号の更新レートは、上記メイン系の入力要素に係る標本化周波数以上であることを特徴とする、
請求項３から８のいずれか一に記載のサーボエラー信号検出装置。
【請求項１０】
ディスク状光記録媒体と、
上記光記録媒体に照射した光の反射光情報からサーボエラー信号を検出するサーボエラー信号検出装置と、を有し、
上記サーボエラー信号検出装置は、
４以上の複数の入力系統と、
上記入力系統数の１／２以下の複数の取り込みチャネルと、
上記の４以上の複数の入力に係る複数の入力要素を動的に切り換えて時分割多重し、上記入力系統数の１／２以下の偶数の取り込みチャネルに振り分け、当該各取り込みチャネルには、単位時間当たり、時分割多重された所定の数のタイムスロットを割り当てるアナログマルチプレクサと、
上記各取り込みチャネルに係る各タイムスロットの出力を、各演算要素に割り当てるデマルチプレクサと、
上記デマルチプレクサにより各演算要素に割り当てられた各入力要素からサーボエラー信号を検出するサーボ誤差演算手段と、を有し、
上記各取り込みチャネルは、
単位時間当たり、時分割多重された所定の数のタイムスロットが割り当てられ、かつ、各タイムスロットにおいて各入力要素をサンプリングし量子化するアナログデジタル（Ａ／Ｄ）変換器を含み、
上記マルチプレクサと上記デマルチプレクサは、
所定の切り替えシーケンスに従って同期して切り換えられる
光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク装置等におけるフォーカスエラー信号やトラッキングエラー信号等のサーボエラー信号検出装置および光ディスク装置に関するものである。
【背景技術】
【０００２】
光ディスク再生装置または光ディスク記録再生装置（以下、光ディスク装置という）は、フォーカシング（以下、フォーカスという）、トラッキング等に関するサーボエラー信号を検出するサーボエラー信号検出装置を有している。
サーボエラー信号検出装置は、光ピックアップの４分割および２分割された複数のフォトディテクタにおいて光電変換された、各フォトディテクタにおけるレーザ光の輝度に比例した信号（以下、入力要素という）を得る。
そして、サーボエラー信号検出装置は、入力要素に対し、差動演算または差動演算要素を含む４現象以上の演算を施して、フォーカス、トラッキング等に関するサーボエラー信号を検出する。
なお、光ピックアップのフォトディテクタは、たとえば田の字および日の字に分割される。
【０００３】
このような機能を有するサーボエラー信号検出装置について第１例〜第３例として述べる。
以下、アナログデジタル（Ａ／Ｄ）変換器の後段の誤差演算器とＤＳＰ（またはＭＣＵ）が期待する各入力要素あたりの更新レートは一定であるものとして、説明する。
【０００４】
＜第１例＞
第１例は、特許文献１，２，３，４に開示されている技術である。
第１例のサーボエラー信号検出装置では、処理系列として入力要素の供給側から、アナログＭａｔｒｉｘ（サーボ誤差演算器）、アナログマルチプレクサ、Ａ／Ｄ変換器の順に配置されてサーボエラー信号検出処理が行われる。
【０００５】
＜第２例＞
第２例は、特許文献５，６に開示されている技術である。
特許文献５に開示されているサーボエラー信号検出装置では、処理系列として入力要素の供給側から、アナログマルチプレクサ、Ａ／Ｄ変換器、サーボ誤差演算器（デジタル処理）の順に配置されてサーボエラー信号検出処理が行われる。
特許文献６に開示されているサーボエラー信号検出装置では、処理系列として入力要素の供給側から、アナログマルチプレクサ、ゲイン（ＧＡＩＮ）処理部、サーボ誤差演算器（アナログ処理）の順に配置されてサーボエラー信号検出処理が行われる。
【０００６】
＜第３例＞
第３例では、処理系列として入力要素の供給側から、複数の入力チャネルの全チャネル独立に設けられたＡ／Ｄ変換器、サーボ誤差演算器（デジタル処理）の順に配置されてサーボエラー信号検出処理が行われる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭６３-１２１１３６号公報
【特許文献２】特開昭６３-１２４２２８号公報
【特許文献３】特開平０９-２７４５０５号公報
【特許文献４】特開２００５-２２２５７２号公報
【特許文献５】特開昭６０-１５４３３６号公報
【特許文献６】特開平０６-１３９６１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところが、上述した第１例では、アナログ回路でサーボ誤差演算を行うため、アナログ回路が大規模になる。その結果、コストおよび消費電力の増大を招くという不利益がある。
【０００９】
上述した第２例では、サーボ誤差演算に係る入力要素が、それぞれ異なるタイミングで誤差演算器に取り込まれるため、サーボ誤差演算にかかる差動演算要素における同相除去が不適正となり、サーボエラー信号の精度が劣化する。
特に、記録再生時のスピンドルの回転数が高速な場合や、高速なシーク動作を行う場合に顕著となる。
【００１０】
上述した第３例では、入力チャネル数と同数のＡ／Ｄ変換器が必要になる。
また、後段の誤差演算器とＤＳＰ（またはＭＣＵ）が期待する各入力要素あたりの更新レートを一定とした場合、その方式の取り込みレイテンシは、上述した第１例または第２例の約Ｎ倍になる。ただし、Ｎは第１例および第２例のＡ／Ｄ変換器に多重化される入力要素数を示す。
【００１１】
また、上記第１〜第３例のいずれの場合も、サーボＡ／Ｄの標本化周波数によってサーボ取り込み系の帯域幅が規定される。
そのため、Ｄｅｆｅｃｔ信号やＯＦＴＲＫ信号（いずれもＰＩを２値化した信号）、ＴＥＺＣ信号（トラッキングエラーを２値化した信号）などの制御信号の検出速度や、ＢＣＡ（Ｂｕｒｓｔ  Ｃｕｔｔｉｎｇ  Ａｒｅａ）信号の帯域幅に制約が生じる。
これは光ディスク装置の記録再生倍速に制限を与える要因となる。
【００１２】
本発明は、回路規模の増大を抑止、差動演算要素における同相除去を適正に行え、サーボエラー信号の精度向上を図れ、記録再生倍速に制限を与えることがないサーボエラー信号検出装置および光ディスク装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の第１の観点のサーボエラー信号検出装置は、４以上の複数の入力系統と、上記入力系統数の１／２以下の偶数の取り込みチャネルと、上記４以上の複数の入力に係る複数の入力要素を動的に切り換えて時分割多重し、上記入力系統数の１／２以下の複数の取り込みチャネルに振り分け、当該各取り込みチャネルには、単位時間当たり、時分割多重された所定の数のタイムスロットを割り当てるアナログマルチプレクサと、上記各取り込みチャネルに係る各タイムスロットの出力を、各演算要素に割り当てるデマルチプレクサと、上記デマルチプレクサにより各演算要素に割り当てられた各入力要素からサーボエラー信号を検出するサーボ誤差演算手段と、を有し、上記各取り込みチャネルは、単位時間当たり、時分割多重された所定の数のタイムスロットが割り当てられ、かつ、各タイムスロットにおいて各入力要素をサンプリングし量子化するアナログデジタル（Ａ／Ｄ）変換器を含み、上記マルチプレクサと上記デマルチプレクサは、所定の切り替えシーケンスに従って同期して切り換えられる。
【００１４】
本発明の第２の観点の光ディスク装置は、ディスク状光記録媒体と、上記光記録媒体に照射した光の反射光情報からサーボエラー信号を検出するサーボエラー信号検出装置と、を有し、上記サーボエラー信号検出装置は、４以上の複数の入力系統と、上記入力系統数の１／２以下の偶数の取り込みチャネルと、上記の４以上の複数の入力に係る複数の入力要素を動的に切り換えて時分割多重し、上記入力系統数の１／２以下の複数の取り込みチャネルに振り分け、当該各取り込みチャネルには、単位時間当たり、時分割多重された所定の数のタイムスロットを割り当てるアナログマルチプレクサと、上記各取り込みチャネルに係る各タイムスロットの出力を、各演算要素に割り当てるデマルチプレクサと、上記デマルチプレクサにより各演算要素に割り当てられた各入力要素からサーボエラー信号を検出するサーボ誤差演算手段と、を有し、上記各取り込みチャネルは、単位時間当たり、時分割多重された所定の数のタイムスロットが割り当てられ、かつ、各タイムスロットにおいて各入力要素をサンプリングし量子化するアナログデジタル（Ａ／Ｄ）変換器を含み、上記マルチプレクサと上記デマルチプレクサは、所定の切り替えシーケンスに従って同期して切り換えられる。
【発明の効果】
【００１５】
本発明によれば、回路規模の増大を抑止、差動演算要素における同相除去を適正に行え、サーボエラー信号の精度向上を図れ、記録再生倍速に制限を与えることがない。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態に係るサーボエラー信号検出装置の構成例を示す回路図である。
【図２】本発明の第１の実施形態に係るサーボエラー信号検出装置のタイミングチャートを示す図である。
【図３】本実施形態に係る入力要素供給部におけるフォトディテクタの第一のパターン配置例を示す図である。
【図４】本実施形態に係る入力要素供給部におけるフォトディテクタの第二のパターン配置例を示す図である。
【図５】本発明の第２の実施形態に係るサーボエラー信号検出装置のタイミングチャートを示す図である。
【図６】本発明の実施形態に係るサーボエラー検出装置を採用可能な光記録再生装置の構成例を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
１．第１の実施形態（サーボエラー信号検出装置の構成例）
２．第２の実施形態（サーボエラー信号の第２のタイミング制御例）
３．第３の実施形態（光ディスク装置の構成例）
【００１８】
＜１．第１の実施形態＞
図１は、本発明の第１の実施形態に係るサーボエラー信号検出装置の構成例を示す回路図である。
図２は、本発明の第１の実施形態に係るサーボエラー信号検出装置のタイミングチャートを示す図である。
【００１９】
サーボエラー信号検出装置１００は、入力要素供給部（光ピックアップ）１１０、アンチエイリアシングフィルタ（ＡＡＦ)部１２０、およびアナログマルチプレクサ１３０を有する。
サーボエラー信号検出装置１００は、入力系統数の１／２以下の数の取り込みチャネル（以下、チャネルという）である第１のチャネル部１４０、および第２のチャネル部１５０を有する。
サーボエラー信号検出装置１００は、イネーブルドレジスタ（Ｅｎａｂｌｅｄ  Ｒｅｇｉｓｔｅｒ）部１６０、サーボ誤差演算器１７０、オフセットセレクト部１８０、ゲインセレクト部１９０、およびタイミングジェネレータ２００を有する。
サーボエラー信号検出装置１００は、デジタル信号処理部（ＤＳＰまたはＭＣＵ）２１０、スライサ２２０、およびＰＷＭドライバ２３０を有する。
なお、イネーブルドレジスタ部１６０は、いわゆるデマルチプレクサ（Ｄｅｍｕｌｔｉｐｌｅｘｅｒ、ｄｅｍｕｘ）としての機能を有する。
【００２０】
本サーボエラー信号検出装置１００は、次の特徴をもって構成される。
サーボエラー信号検出装置１００は、光ディスク装置のサーボ誤差演算における差動演算要素に係る各入力要素をペアとして同一時刻で取り込み、かつ、４現象以上の演算に係る差動演算要素に係る入力要素のペアをインターリーブして取り込む。
これにより、本装置は、サーボエラー信号の精度を確保し更新レートを高速化し、シーク性能と高倍速のサーボ安定性を高め、かつ、アナログ回路を縮小し、電力とチップコストについて、プロセスシュリンクのメリットを享受できるように構成される。
【００２１】
このような特徴を有するサーボエラー信号検出装置１００の構成および機能について具体的に説明する。
【００２２】
入力要素供給部１１０は、図示しない光ピックアップの分割された複数のフォトディテクタにおいて光電変換された、各フォトディテクタにおけるレーザ光の輝度に比例した信号を、４以上の複数の入力に係る複数の入力要素Ａｉ〜Ｈｉとして生成する。
【００２３】
図３は、本実施形態に係る入力要素供給部におけるフォトディテクタの第一のパターン配置例を示す図である。本パターン配置例においては、フォーカスエラーが非点収差法（Ａｓｔｉｇｍａｔｉｃ）、トラッキングエラーが差動プッシュプル法（ＤＰＰ）または位相差検出法（ＤＰＤ）とされる。
図４は、本実施形態に係る入力要素供給部におけるフォトディテクタの第二のパターン配置例を示す図である。本第二のパターン配置例においては、フォーカスエラーが差動非点収差法（ＤＡＤ）、トラッキングエラーが差動プッシュプル法（ＤＰＰ）または位相差検出法（ＤＰＤ）とされる。
【００２４】
図３の入力要素供給部１１０−１は、メイン系の田の字に４分割された第１のフォトディテクタ１１１−１、サイド系の日の字に２分割された第２のフォトディテクタ１１２−１および第３のフォトディテクタ１１３−１を有する。
図４の入力要素供給部１１０−２は、メイン系の田の字に４分割された第１のフォトディテクタ１１１−２、サイド系の田の字に４分割された第２のフォトディテクタ１１２−２および第３のフォトディテクタ１１３−２を有し、図示しない加算器において、Ｅ＝Ｅ２＋Ｆ２、Ｆ＝Ｅ１＋Ｆ１、Ｇ＝Ｅ３＋Ｆ３、Ｈ＝Ｅ４＋Ｆ４なる演算を行い、サイド系パターン信号Ｅ、Ｆ，Ｇ，Ｈを得る。
【００２５】
本実施形態において、入力要素は第１のフォトディテクタ１１１のメイン系要素Ａｉ，Ｂｉ，Ｃｉ，Ｄｉ、並びに、第２および第３のフォトディテクタ１１２，１１３のサイド系要素Ｅｉ，Ｆｉ，Ｇｉ，Ｈｉを含む。
また、本実施形態の入力要素は、取り込みチャネル数は２チャネルとし、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈを、オフセット（Ｏｆｆｓｅｔ）およびゲイン（ＧＡＩＮ）を調整した入力要素であるとする。以下に例を示す。
【００２６】
例）Ａ＝ａ＊（Ａｉ−ＶｏｆｓＡ）
ａ：ＡチャネルのＧＡＩＮ設定値
ＶｏｆｓＡ：ＡチャネルのＯｆｆｓｅｔ調整値
【００２７】
このオフセット（Ｏｆｆｓｅｔ）とゲイン（ＧＡＩＮ）は、フォトディテクタのオフセットを除去し振幅を適正化する目的に用いるに好適なものである。
以下の説明では、このオフセット（Ｏｆｆｓｅｔ）とゲイン（ＧＡＩＮ）はＡ／Ｄ変換器の前のアナログ部に存在するものとして説明するが、その所在位置は、存在の有無も含めて任意である。
【００２８】
本実施形態では、サーボ誤差演算器１７０はＡ／Ｄ変換器の後段に位置する。
そして、サーボ誤差信号の演算式は、たとえば、以下のような演算式で定義される。
ここで、Ｋｆ，Ｋｔは好適な係数であり、Ｋｆ＝１±α、Ｋｔ＝１±β、αとβは任意であるが、説明を簡単化するため、α＝０、β＝０であるとする。
【００２９】
［フォーカスエラー信号ＦＥ］
ＦＥ＝｛（Ａ＋Ｃ）−（Ｂ＋Ｄ）｝＋Ｋｆ＊｛（Ｅ＋Ｈ）−（Ｆ＋Ｇ）｝
＝｛（Ａ−Ｂ）＋（Ｃ−Ｄ）｝＋Ｋｆ＊｛（Ｅ−Ｆ）−（Ｇ−Ｈ）｝
＝｛（Ａ−Ｂ）＋（Ｃ−Ｄ）｝＋｛（Ｅ−Ｆ）−（Ｇ−Ｈ）｝
【００３０】
［トラッキングエラー信号ＴＥ］
ＴＥ＝｛（Ａ＋Ｄ）−（Ｂ＋Ｃ）｝−Ｋｔ＊｛（Ｅ＋Ｇ）―（Ｆ＋Ｈ）｝
＝｛（Ａ−Ｂ）−（Ｃ−Ｄ）｝−Ｋｔ＊｛（Ｅ−Ｆ）＋（Ｇ−Ｈ）｝
＝｛（Ａ−Ｂ）−（Ｃ−Ｄ）｝−｛（Ｅ−Ｆ）＋（Ｇ−Ｈ）｝
【００３１】
［プルイン信号（ＳＵＭ信号）ＰＩ］
ＰＩ＝Ａ＋Ｂ＋Ｃ＋Ｄ
【００３２】
その他、光ピックアップの設計に依存する、０以上の任意演算式の信号：ｅｔｃと表現する。
【００３３】
ＡＡＦ部１２０は、第１〜第８のＡＡＦ１２１〜１２８を有し、各入力要素Ａｉ，Ｂｉ，Ｃｉ，Ｄｉ，Ｅｉ，Ｆｉ，Ｇｉ，Ｈｉの帯域を制限し、帯域制限した各要素をアナログマルチプレクサ１３０に供給する。
上記のＡＡＦのカットオフ周波数（ｆｃ）は、標本化定理にかかわらず、各入力要素に係る標本化周波数（ｆｓ）の１／２以上（ｆｃ≧ｆｓ／２）の周波数に設定してよい。たとえば、ｆｃ＝ｆｓに設定することができる。
第１〜第８のＡＡＦ１２１〜１２８は、たとえばローパルフィルタ（ＬＰＦ）により形成される。
【００３４】
第１のＡＡＦ１２１は、入力要素Ａｉの帯域を制限し、帯域制限した要素Ａｉをアナログマルチプレクサ１３０に供給する。
【００３５】
第２のＡＡＦ１２２は、入力要素Ｂｉの帯域を制限し、帯域制限した要素Ｂｉをアナログマルチプレクサ１３０に供給する。
【００３６】
第３のＡＡＦ１２３は、入力要素Ｃｉの帯域を制限し、帯域制限した要素Ｃｉをアナログマルチプレクサ１３０に供給する。
【００３７】
第４のＡＡＦ１２４は、入力要素Ｄｉの帯域を制限し、帯域制限した要素Ｄｉをアナログマルチプレクサ１３０に供給する。
【００３８】
第５のＡＡＦ１２５は、入力要素Ｅｉの帯域を制限し、帯域制限した要素Ｅｉをアナログマルチプレクサ１３０に供給する。
【００３９】
第６のＡＡＦ１２６は、入力要素Ｆｉの帯域を制限し、帯域制限した要素Ｆｉをアナログマルチプレクサ１３０に供給する。
【００４０】
第７のＡＡＦ１２７は、入力要素Ｇｉの帯域を制限し、帯域制限した要素Ｇｉをアナログマルチプレクサ１３０に供給する。
【００４１】
第８のＡＡＦ１２８は、入力要素Ｈｉの帯域を制限し、帯域制限した要素Ｈｉをアナログマルチプレクサ１３０に供給する。
【００４２】
アナログマルチプレクサ１３０は、ＡＡＦ部１２０で帯域制限された各入力要素Ａｉ，Ｂｉ，Ｃｉ，Ｄｉ，Ｅｉ，Ｆｉ，Ｇｉ，Ｈｉのそれぞれを、端子Ｔ−Ａ〜Ｔ−Ｈに入力し、各チャネルの所定のタイムスロットに振り分ける。
アナログマルチプレクサ１３０は、４以上の複数の入力に係る複数の入力要素Ａｉ〜Ｈｉを動的に切り換えて時分割多重し、第１のチャネル部１４０および第２のチャネル部１５０に振り分ける機能を有する。
第１のチャネル部１４０および第２のチャネル部１５０には、単位時間当たり、時分割多重された所定の数のタイムスロットが割り当てられる。
【００４３】
本実施形態のサーボエラー信号検出装置１００は、２以上（本例では２）の偶数の取り込みチャネルを有する。
サーボエラー信号検出装置１００において、各入力要素Ａｉ〜Ｈｉは、後段のサーボ誤差演算器１７０で実施される差動演算に係る各入力要素のペアが各チャネルの時分割多重された所定の同一時刻のタイムスロットに割り当てられる。
あるいは、各入力要素Ａｉ〜Ｈｉは、後段のサーボ誤差演算器１７０で実施される４現象以上の演算に係る各差動演算要素に係る２以上の偶数の各入力要素の組を単位として、各チャネルの時分割多重された所定の同一時刻のタイムスロットに割り当てられる。
【００４４】
第１のチャネル部１４０および第２のチャネル部１５０は、各タイムスロットにおいて各入力要素をサンプリングし量子化するＡ／Ｄ変換器を含んで構成される。
【００４５】
第１のチャネル部１４０は、第１のオフセット調整部１４１、第１の可変利得部（ＧＣＡ）１４２、および第１のＡ／Ｄ変換器１４３を有する。
【００４６】
第１のオフセット調整部１４１は、アナログマルチプレクサ１３０で第１のチャネルにペアで振り分けられた入力要素または２以上の偶数の組として振り分けされた各入力要素のオフセット調整を行う。
【００４７】
第１のＧＣＡ１４２は、第１のオフセット調整部１４１から出力されたペアまたは偶数の組をなす入力要素のレベルを調整し、第１のＡ／Ｄ変換器１４３に出力する。
【００４８】
第１のＡ／Ｄ変換器１４３は、第１のＧＣＡ１４２でレベル調整されたペアまたは偶数の組をなす各タイムスロットの入力要素をデジタル信号に変換して、イネーブルドレジスタ部１６０に出力する。
第１のＡ／Ｄ変換器１４３は、タイミングジェネレータ２００により供給されるＡ／Ｄ変換スタート信号ＡＤＳＴを受けてＡ／Ｄ変換処理を開始する。
第１のＡ／Ｄ変換器１４３は、タイミングジェネレータ２００により供給されるクロック信号Ａ／Ｄ ｃｌｏｃｋを受けて、各タイムスロットにおいて各入力要素をサンプリングし量子化する。
また、第１のＡ／Ｄ変換器１４３は、変換処理を終了したことを通知する第１の変換終了信号ＥＯＣ１をイネーブルドレジスタ部１６０に出力する。
【００４９】
第２のチャネル部１５０は、第２のオフセット調整部１５１、第２のＧＣＡ１５２、および第２のＡ／Ｄ変換器１５３を有する。
【００５０】
第２のオフセット調整部１５１は、アナログマルチプレクサ１３０で第２のチャネルにペアで振り分けられた入力要素または２以上の偶数の組として振り分けされた各入力要素のオフセット調整を行う。
【００５１】
第２のＧＣＡ１５２は、第２のオフセット調整部１５１から出力されたペアまたは偶数の組をなす入力要素のレベルを調整し、第２のＡ／Ｄ変換器１５３に出力する。
【００５２】
第２のＡ／Ｄ変換器１５３は、第２のＧＣＡ１５２でレベル調整されたペアまたは偶数の組をなす各タイムスロットの入力要素をデジタル信号に変換して、イネーブルドレジスタ部１６０に出力する。
第２のＡ／Ｄ変換器１５３は、タイミングジェネレータ２００により供給されるＡ／Ｄ変換スタート信号ＡＤＳＴを受けてＡ／Ｄ変換処理を開始する。
第２のＡ／Ｄ変換器１５３は、タイミングジェネレータ２００により供給されるクロック信号Ａ／Ｄ ｃｌｏｃｋを受けて、各タイムスロットにおいて各入力要素をサンプリングし量子化する。
また、第２のＡ／Ｄ変換器１５３は、変換処理を終了したことを通知する第２の変換終了信号ＥＯＣ２をイネーブルドレジスタ部１６０に出力する。
【００５３】
第１のオフセット調整部１４１および第２のオフセット調整部１５１は、オフセットセレクト部１８０で選択されたオフセット量に応じたオフセット調整を行う。
第１のＧＣＡ１４２および第２のＧＣＡ１５２は、ゲインセレクト部１９０で選択されたゲインに応じたレベル調整を行う。
オフセットセレクト部１８０は、タイミングジェネレータ２００の指示に従ったオフセット調整量を、第１のオフセット調整部１４１および第２のオフセット調整部１５１に指示する。
ゲインセレクト部１９０は、タイミングジェネレータ２００の指示に従ったゲイン値を、第１のＧＣＡ１４２および第２のＧＣＡ１５２に指示する。
【００５４】
イネーブルドレジスタ部１６０は、第１および第２の各チャネルに係る各タイムスロットの出力を、後段のサーボ誤差演算器１７０の各演算要素に割り当てる。
デマルチプレクサとして機能するイネーブルドレジスタ部１６０は、各取り込みチャネルの所定のタイムスロットに割り当てられた各入力要素に対し各一のイネーブルドレジスタを有する。
各イネーブルドレジスタには、マルチプレクサ１３０と同期した所定のシーケンスに従って各取り込みチャネルの所定タイムスロットにおいてアクティブとなる各一のイネーブル信号が供給される。
各イネーブルドレジスタは、各イネーブル信号がアクティブとなる所定のタイムスロットにおける各取り込みチャネルの出力データを取り込み保持する。
アナログマルチプレクサ１３０とイネーブルドレジスタ部１６０は、タイミングジェネレータ２００のタイミング制御の下、所定の切り替えシーケンスに従って同期して切り換えられる。
【００５５】
アナログマルチプレクサ１３０は、タイミングジェネレータ２００によるアクイッジョンスロット指令ＡＱＳＬを受けると図２に示すように、入力要素を以下のようにペアリングする。
スロットＳＬＴ０において、第１のチャネルＣｈ１（第１のチャネル部１４０）用に入力要素Ａｉを、第２のチャネルＣｈ２（第２のチャネル部１５０）用に入力要素Ｂｉを振り分ける。
スロットＳＬＴ１において、第１のチャネルＣｈ１（第１のチャネル部１４０）用に入力要素Ｅｉを、第２のチャネルＣｈ２（第２のチャネル部１５０）用に入力要素Ｆｉを振り分ける。
スロットＳＬＴ２において、第１のチャネルＣｈ１（第１のチャネル部１４０）用に入力要素Ｄｉを、第２のチャネルＣｈ２（第２のチャネル部１５０）用に入力要素Ｃｉを振り分ける。
スロットＳＬＴＤにおいて、第１のチャネルＣｈ１（第１のチャネル部１４０）用に入力要素Ｈｉを、第２のチャネルＣｈ２（第２のチャネル部１５０）用に入力要素Ｇｉを振り分ける。
以下、同様に行われる。
【００５６】
イネーブルドレジスタ部１６０は、タイミングジェネレータ２００によるイネーブル信号ＥＮＡＢ，ＥＮＥＦ，ＥＮＤＣ，ＥＮＨＧに応じて第１および第２の各チャネルに係る各タイムスロットの出力を、後段のサーボ誤差演算器１７０の各演算要素に割り当てる。
イネーブルドレジスタ部１６０は、タイミングジェネレータ２００によるイネーブル信号ＥＮＡＢを受けて、第１および第２の各チャネルに係る各タイムスロットの出力Ａ０，Ｂ０をサーボ誤差演算器１７０の各演算要素に割り当てる。
イネーブルドレジスタ部１６０は、タイミングジェネレータ２００によるイネーブル信号ＥＮＥＦを受けて、第１および第２の各チャネルに係る各タイムスロットの出力Ｅ０，Ｆ０サーボを誤差演算器１７０の各演算要素に割り当てる。
イネーブルドレジスタ部１６０は、タイミングジェネレータ２００によるイネーブル信号ＥＮＤＣを受けて、第１および第２の各チャネルに係る各タイムスロットの出力Ｄ０，Ｃ０をサーボ誤差演算器１７０の各演算要素に割り当てる。
イネーブルドレジスタ部１６０は、タイミングジェネレータ２００によるイネーブル信号ＥＮＨＧを受けて、第１および第２の各チャネルに係る各タイムスロットの出力Ｈ０，Ｇ０をサーボ誤差演算器１７０の各演算要素に割り当てる。
【００５７】
サーボ誤差演算器１７０は、イネーブルドレジスタ部１６０により各演算要素に割り当てられた入力要素Ａｉ〜Ｈｉに対する４現象以上のサーボ誤差演算を行い、各サーボエラー信号を抽出する。
サーボエラー信号は、図２に示す後述する第２の観点による取り込みシーケンスの効果により、ＴＥ信号，ＦＥ信号においてはＱＤＲ（Ｑｕａｄ  Ｄａｔａ  Ｒａｔｅ）化され、ＰＩ信号はＤＤＲ（Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ）化される。
【００５８】
デジタル信号処理部（ＤＳＰまたはＭＣＵ）２１０は、サーボ誤差演算器１７０により供給されるＴＥ信号，ＦＥ信号を、サーボＤＳＰ（またはＭＣＵ）に取り込まれ、それぞれ、トラッキングサーボ、フォーカスサーボの制御に係るエラー信号として出力する。
ＴＥ信号，ＦＥ信号の生成を含むサーボ誤差演算そのものを、サーボＤＳＰ（またはＭＣＵ）で行っても良い。
【００５９】
スライサ（２値化回路）２２０は、サーボ誤差演算器１７０により供給されるＴＥ信号、ＰＩ信号に基づき、Ｄｅｆｅｃｔ信号、ＯＦＴＲＫ信号、ＴＥＺＣ信号等の制御信号を生成する。
スライサ２２０は、制御信号はサーボＤＳＰ（またはＭＣＵ）に供給し、Ｄｅｆｅｃｔ制御やシーク時のブレーキやトラックカウント等の制御に使用される。
スライサ２２０は、ＰＩ信号から２値化信号（ＢＣＡ信号と称する）を生成し、図示しないＢＣＡデコーダに出力する。
【００６０】
次に、上記構成を有するサーボエラー信号検出装置１００の機能、動作についてより具体的に説明する。
【００６１】
本発明の第１の実施形態に係る第１の観点は、各入力要素を、サーボ後段の誤差演算器１７０で実施される４現象以上の演算に係る各差動演算要素に係る各入力要素のペアを単位として、時分割多重された所定の同一時刻のタイムスロットに割り当てることである。
具体的には、上記のサーボ誤差演算の例では、差動演算（Ａ−Ｂ）、（Ｃ−Ｄ）、（Ｅ−Ｆ）、（Ｇ−Ｈ）のそれぞれに係る要素のペア（Ａ，Ｂ）、（Ｃ，Ｄ）、（Ｅ，Ｆ）、（Ｇ，Ｈ）を、それぞれ同一時刻のタイムスロットに割り当てる。
これによって、差動演算される要素の間の取り込み時刻のズレを除去して上記差動演算要素における同相除去を適正化し、高速回転時あるいは高速シーク時のサーボ誤差演算の精度を確保する。
この第１の観点を実現するため、本実施形態においては、少なくとも２以上の偶数本の取り込みチャネルを必要とする。
また、上記の各差動演算要素に係る各入力要素のペアの全てを同一時刻のタイムスロットに割り当てることまでは必要としないので、下記の第２の観点を適用することができる。
【００６２】
本発明の第１の実施形態に係る第２の観点は、後段のサーボ誤差演算器１７０で実施される４現象以上の演算に係る各差動演算要素に係る各入力要素のペアを、ペア毎にオフセットしたタイムスロットに割り当てる。
かつ、この第２の観点では、そのペア間のタイムスロット間隔を等間隔（タイムスロット数が奇数の場合は等間隔±１を許容）とする。
具体的には、上記のサーボ誤差演算の例では、４現象以上の演算に係る各差動演算（Ａ−Ｂ）と（Ｃ−Ｄ）、（Ｅ−Ｆ）と（Ｇ−Ｈ）のそれぞれに係る要素のペア（Ａ，Ｂ）と（Ｃ，Ｄ）、（Ｅ，Ｆ）と（Ｇ，Ｈ）をインターリーブさせる。
すなわち、図２に示すように、各差動演算（Ａ−Ｂ）と（Ｃ−Ｄ）、（Ｅ−Ｆ）と（Ｇ−Ｈ）のそれぞれに係る要素のペア（Ａ，Ｂ）と（Ｃ，Ｄ）、（Ｅ，Ｆ）と（Ｇ，Ｈ）をインターリーブさせた形で所定のタイムスロットに割り当てる。
これによって、後段でサーボ誤差演算を施した結果としてのＰＩ（プルイン信号)の更新レートをＤＤＲ化する。また、サーボエラー信号（ＴＥ，ＦＥ)においてはＱＤＲ化すする。
ＰＩを２値化して生成される、Ｄｅｆｅｃｔ信号、ＢＣＡ信号、ＯＦＴＲＫ信号、および、ＴＥを２値化する。これにより、生成されるＴＥＺＣ信号等の検出を高速化してシーク性能の向上を図ると共に、ＴＥ信号、ＦＥ信号の遅延量（レイテンシ）を低減して高速回転時のサーボ系のループ安定性の向上に資する。
【００６３】
多重化されたチャネルの取り込み信号は、第１および第２のオフセット調整部１４１，１５１でオフセットが除去され、第１および第２のＧＣＡ１４２，１５２で所定の振幅に調整される。
そして、第１および第２のＡ／Ｄ変換器１４３，１５３でサンプリングされ量子化され、デジタルデータに変換され、各チャネルから出力される。
好適には、オフセット調整部に係るオフセット調整値とＧＣＡに係るゲイン設定値は、所定のシーケンスに従い、アナログマルチプレクサ１３０とデマルチプレクサとして機能するイネーブルドレジスタ部１６０に同期して切り替えられる。
【００６４】
各チャネルの出力データは、デマルチプレクサとして機能するイネーブルドレジスタ部１６０に与えられる。
かつ、各々のイネーブルドレジスタには、マルチプレクス処理とデマルチプレクス処理に同期した所定のタイミングのイネーブル信号が与えられる、所定のタイムスロットでデータを取得する。
なお、ｄｅｍｕｘは、後段の誤差演算器と一体のものとして構成されても良い。
【００６５】
イネーブルドレジスタ部１６０でデマルチプレクス（ｄｅｍｕｘ）された要素Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈは、サーボ誤差演算器１７０の各演算要素に割り当てられる。
サーボ誤差演算器１７０では、上記の４現象以上のサーボ誤差演算を行い、各サーボエラー信号を抽出する。
このサーボエラー信号は、上述の第２の観点による取り込みシーケンス（図２）の効果により、ＴＥ信号，ＦＥ信号においてはＱＤＲ化され、ＰＩはＤＤＲ化される。
図２に示すシーケンスにおいて、各チャネルあたりの更新レート（標本化周波数）が、たとえば、２．８ＭＨｚに定められているとすると、各入力要素に係る更新レートは７００ｋＨｚになる。
ところが、本実施形態を適用することによって、ＴＥ信号，ＦＥ信号の更新レートを２．８ＭＨｚ、ＰＩの更新レートを１．４ＭＨｚに高めることができる。
【００６６】
そのＴＥ信号，ＦＥ信号は、サーボＤＳＰ（またはＭＣＵ）に取り込まれ、それぞれ、トラッキングサーボ、フォーカスサーボの制御に係るエラー信号として使用される。
またこれと並行して、ＴＥ信号、ＰＩ信号はスライサ（２値化回路）２２０に送られ、Ｄｅｆｅｃｔ信号、ＯＦＴＲＫ信号、ＴＥＺＣ信号等の制御信号が生成される。
その制御信号は、サーボＤＳＰ（またはＭＣＵ）に取得され、Ｄｅｆｅｃｔ制御やシーク時のブレーキやトラックカウント等の制御に使用される。
また同様に、スライサ２２０においてＰＩ信号から生成された２値化信号（ＢＣＡ信号と称する）は、図示しないＢＣＡデコーダに入力され、光ディスクのＢＣＡ領域を読み取る際の信号源として使用される。
【００６７】
＜２．第２の実施形態＞
図５は、本発明の第２の実施形態に係るサーボエラー信号検出装置のタイミングチャートを示す図である。
【００６８】
上述した第１の実施形態では、メイン系（Ａ，Ｂ／Ｄ，Ｃ）とサイド系（Ｅ，Ｆ／Ｈ，Ｇ）の標本化周波数が同一であるものとして説明した。
本発明の第２の実施形態として次の構成を採用することが可能である。
すなわち、サイド系の標本化周波数をメイン系の標本化周波数の１／ｎ、たとえば１／２に定め、空いたタイムスロットを、光ディスクドライブの動作制御一般に使用される補助信号等（たとえば、ＡＵＸ１〜４）の取り込みのために割り当てることも可能である。
【００６９】
以上説明したように、本実施形態によれば、以下の効果を得ることができる。
（１）サーボ誤差演算において、差動演算される要素の間の取り込み時刻のズレを除去して当該差動演算要素における同相除去を適正化し、高速回転時あるいは高速シーク時のサーボ誤差演算の精度を確保することができる。
【００７０】
（２）サーボ誤差演算を施した結果としてのプルイン信号（ＰＩ）やサーボエラー信号（ＴＥ，ＦＥ)等の更新レートをＤＤＲまたはＱＤＲ化することができる。
そして、ＰＩを２値化して生成されるＯＦＴＲＫ信号やＴＥを２値化して生成されるＴＥＺＣ信号等の検出を高速化してシーク性能の向上を図ることができる。
また、ＰＩを２値化して生成されるＤｅｆｅｃｔ信号やＴＥ、ＦＥの遅延量（レイテンシ）を低減して高速回転時のサーボ系のループ安定性の向上に資する。
【００７１】
（３）ＰＩを２値化して生成される信号の帯域幅を高速化できる。
このため、そのＰＩから生成された２値化信号（ＢＣＡ信号と称する）を光ディスクのＢＣＡ領域を読み取る際の信号源として使用できるようになり、通常の光ディスク装置に存在したＢＣＡ専用の２値化検出回路が不要になる。
【００７２】
（４）Ａ／Ｄ変換器、および、その前後の回路を、取り込みシーケンスにより時分割多重して使用することによって、上記の（１）（２）（３）に示すように、所要性能を確保し向上させた上でアナログ系の回路を減らすことができる。
結果として、光ディスク装置における光ディスクコントローラＬＳＩのチップコストおよび消費電力を低減し、プロセスシュリンクの効果を享受できるようになる。
【００７３】
なお、上述したサーボエラー信号検出装置は、たとえば波長が４００ｎｍ帯の半導体レーザを搭載するブルーレイディスク（Ｂｌｕ-ｒａｙ  ｄｉｓｃ：登録商標）等の光記録再生装置(光ディスク装置)に適用可能である。
【００７４】
＜３．第３の実施形態＞
図６は、本発明の実施形態に係るサーボエラー信号検出装置を採用可能な光ディスク装置の構成例を示す図である。
【００７５】
この光ディスク装置３００は、記録媒体、たとえば光ディスク３０１、光ピックアップ（光ヘッド）３１０、サーボエラー信号検出装置（ＳＥＤ）３２０、サーボ制御部３３０、駆動回路３４０、およびシステムコントローラ３５０を有する。
【００７６】
光ヘッド３１０は、レーザ駆動回路により駆動されデジタルデータの記録再生用のレーザダイオード３１１、レーザダイオード３１１が放射したレーザ光を検出する受光素子３１２、光学系３１３、対物レンズ３１４等を有する。
受光素子３１２が、図３および図４に示したフォトディテクタ１１１−１〜１１３−１
および１１１−２〜１１３−２に対応する。
【００７７】
サーボエラー信号検出装置３２０は、前述の実施形態のサーボエラー信号検出装置１００が適用される。
【００７８】
サーボ制御部３３０は、システムコントローラ３５０の制御の下、サーボエラー信号検出装置３２０からのアナログＴＥ信号を処理する。サーボ制御部３３０は、たとえばサーボフィルタ３３１、駆動回路３４０をＰＷＭ制御するＰＷＭドライバ３３２等を含む。
なお、図６においては、フォーカスエラー信号の処理系は省略している。
【００７９】
駆動回路３４０は、トラッキングドライバ３４１を有し、対物レンズ３１４のトラッキング機構部をドライブする。
【００８０】
なお、この光ディスク装置は、一例であって、本発明が適用される光ディスク装置は、図６の構成に限るもではないことはいうまでもない。
【符号の説明】
【００８１】
１００・・・サーボエラー信号検出装置、１１０・・・入力要素供給部、１２０・・・アンチエイリアシングフィルタ（ＡＡＦ)部、１３０・・・アナログマルチプレクサ、１４０・・・第１のチャネル部、１５０・・・第２のチャネル部、１６０・・・イネーブルドレジスタ（Ｅｎａｂｌｅｄ  Ｒｅｇｉｓｔｅｒ）部、１７０・・・サーボ誤差演算器、１８０・・・オフセットセレクト部、１９０・・・ゲインセレクト部、２００・・・タイミングジェネレータ、２１０・・・デジタル信号処理部（ＤＳＰまたはＭＣＵ）、２２０・・・スライサ。
【図１】
2011096330.tif 000003
【図２】
2011096330.tif 000004
【図３】
2011096330.tif 000005
【図４】
2011096330.tif 000006
【図５】
2011096330.tif 000007
【図６】
2011096330.tif 000008