(57)【要約】【課題】解除条件を伴う低消費電力モードであっても、割込要求に対応することができ、より効果的に低消費電力化すること。【解決手段】解除条件を伴う停止命令を実行して第１の停止状態へ移行する第１のＣＰＵ１０１と、第１のＣＰＵ１０１と少なくとも周辺回路とを接続するバス１０２と、第１の停止状態である期間に、クロックに応じてバスのバス情報を読み出し、バス情報と解除条件とが一致した場合、第１のＣＰＵ１０１の停止を解除するための解除要求信号を出力する監視制御回路１０７と、を備えるマイクロコンピュータ。第１の停止状態である期間に、周辺回路から第１のＣＰＵ１０１へ割込要求があった場合、第１のＣＰＵ１０１は、動作状態へ移行して割込処理を終了させた後、第１の停止状態へ戻り、監視制御回路１０７は、第１のＣＰＵ１０１が当該割込処理中、バス情報の読み出しを一時的に中断する。【選択図】図３
2011258053.tif 000002
【特許請求の範囲】
【請求項１】
解除条件を伴う停止命令を実行して第１の停止状態へ移行する第１のＣＰＵと、
前記第１のＣＰＵと少なくとも周辺回路とを接続するバスと、
前記第１の停止状態である期間に、クロックに応じて前記バスのバス情報を読み出し、当該バス情報と前記解除条件とが一致した場合、前記第１のＣＰＵの停止を解除するための解除要求信号を出力する監視制御回路と、を備え、
前記第１の停止状態である期間に、前記周辺回路から前記第１のＣＰＵへ割込要求があった場合、
前記第１のＣＰＵは、動作状態へ移行して割込処理を終了させた後、前記第１の停止状態へ戻り、
前記監視制御回路は、前記第１のＣＰＵが当該割込処理中、前記バス情報の読み出しを一時的に中断するマイクロコンピュータ。
【請求項２】
前記第１のＣＰＵは、前記割込処理中であることを示すステータス情報を出力し、
前記監視制御回路は、前記ステータス情報に基づいて、前記バス情報の読み出しをキャンセルする読出キャンセラを備えていることを特徴とする請求項１に記載のマイクロコンピュータ。
【請求項３】
前記監視制御回路は、時間計測回路を更に備え、
前記監視制御回路は、前記時間計測回路が時間を計測している間、前記バス情報の読み出しを行なわないことを特徴とする請求項１又は２に記載のマイクロコンピュータ。
【請求項４】
前記監視制御回路は、
読み出した前記バス情報を格納する第１のレジスタと、
前記解除条件を格納する第２のレジスタと、
前記バス情報と、前記解除条件とを比較する比較回路を更に備えることを特徴とする請求項１〜３のいずれか一項に記載のマイクロコンピュータ。
【請求項５】
前記監視制御回路は、当該バス情報と前記解除条件とが一致しない場合、前記バス情報の読み出しを継続することを特徴とする請求項１〜４のいずれか一項に記載のマイクロコンピュータ。
【請求項６】
前記周辺回路からの前記割込要求と、前記監視制御回路からの前記解除要求信号とが入力され、前記第１のＣＰＵに対して出力する割込コントローラを更に備えることを特徴とする請求項１〜５のいずれか一項に記載のマイクロコンピュータ。
【請求項７】
前記第１のＣＰＵは、
前記クロックを停止させ、割込要求があった場合、動作状態へ戻る第２の停止状態と、
前記クロックを停止させ、所定の解除条件の成立により動作状態へ戻る第３の停止状態と、
前記クロックを動作させたまま、割込要求があった場合、動作状態へ戻る第４の停止状態と、を更に備えることを特徴とする請求項１〜６のいずれか一項に記載のマイクロコンピュータ。
【請求項８】
前記バスに接続された第２のＣＰＵと、
前記第１及び第２のＣＰＵに共有された共有メモリと、を更に備えることを特徴とする請求項１〜７のいずれか一項に記載のマイクロコンピュータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコンピュータに関し、低消費電力モードを備えるマイクロコンピュータを備えるマイクロコンピュータに関する。
【背景技術】
【０００２】
近年の低消費電力志向に伴い、マイクロコンピュータでも低消費電力モードを備えたものが主流となっている。マイクロコンピュータにおける低消費電力モードとは、一般的に、ＣＰＵ（Central Processing Unit）が動作を停止したモードである。ここで、ＣＰＵと共にクロックまで停止するか否かなどにより、複数の種類の低消費電力モードが知られている。例えば、特許文献１に開示されたマイクロコンピュータでは、低消費電力モードにおいてＣＰＵとクロックとが停止される。そして、割込要求により低消費電力モードが解除され、通常動作モードへ復帰する。
【０００３】
しかしながら、特許文献１に記載の低消費電力モードでは、割込要求により低消費電力モードが解除される。そのため、割込要求でなく、ＳＦＲ（Special Function Resistor）や内部・外部ＲＡＭ（Random Access Memory）の値に変化を待つ場合には、適用することができない。そのため、十分に低消費電力化することができなかった。
【０００４】
これに対し、特許文献２に開示されたマイクロコンピュータでは、割込要求ではなく、所定の解除条件を満たした場合に低消費電力モードが解除され、通常動作モードへ復帰する。具体的には、ＣＰＵが停止している間、ＣＰＵに代わり監視制御回路が、ＳＦＲの値を参照することにより、入出力回路のステータスを監視する。そして、所定のステータスに変化した場合、通常動作モードへ復帰する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２８４９７４号公報
【特許文献２】特開２００９−１１６７１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２に記載の解除条件を伴う低消費電力モードでは、割込要求に対応することができないという問題があった。
【課題を解決するための手段】
【０００７】
本発明に係るマイクロコンピュータは、
解除条件を伴う停止命令を実行して第１の停止状態へ移行する第１のＣＰＵと、
前記第１のＣＰＵと少なくとも周辺回路とを接続するバスと、
前記第１の停止状態である期間に、クロックに応じて前記バスのバス情報を読み出し、当該バス情報と前記解除条件とが一致した場合、前記第１のＣＰＵの停止を解除するための解除要求信号を出力する監視制御回路と、を備え、
前記第１の停止状態である期間に、前記周辺回路から前記第１のＣＰＵへ割込要求があった場合、
前記第１のＣＰＵは、動作状態へ移行して割込処理を終了させた後、前記第１の停止状態へ戻り、
前記監視制御回路は、前記第１のＣＰＵが当該割込処理中、前記バス情報の読み出しを一時的に中断するものである。
【０００８】
本発明に係るマイクロコンピュータは、ＣＰＵが停止状態である期間に、周辺回路から割込要求があった場合、ＣＰＵは、動作状態へ移行して割込処理を終了させた後、停止状態へ戻り、監視制御回路は、ＣＰＵが当該割込処理中、バス情報の監視を一時的に中断する。そのため、解除条件を伴う低消費電力モードであっても、割込要求に対応することができる。即ち、低消費電力モードの用途が拡大し、より効果的に低消費電力化することができる。
【発明の効果】
【０００９】
本発明に係るマイクロコンピュータは、解除条件を伴う低消費電力モードであっても、割込要求に対応することができ、より効果的に低消費電力化することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施の形態に係るマイクロコンピュータの動作モードの遷移を示す図である。
【図２】本発明の第１の実施の形態に係るマイクロコンピュータの構成を示すブロック図である。
【図３】図２における監視制御回路１０７のブロック図である。
【図４】第１の実施の形態に係るマイクロコンピュータの動作を説明するためのタイミングチャートである。
【図５】第１の実施の形態に係るマイクロコンピュータの通常動作モードでの動作を説明するためのフローチャートである。
【図６】第１の実施の形態に係るマイクロコンピュータの解除条件付ＨＡＬＴモード及び割込処理専用モードでの動作を説明するためのフローチャートである。
【発明を実施するための形態】
【００１１】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
【００１２】
（実施の形態１）
図１は、本発明の第１の実施の形態に係るマイクロコンピュータの動作モードの遷移を示す図である。図１に示すように、第１の実施の形態に係るマイクロコンピュータは、ＣＰＵが動作する通常動作モードの他に、ＣＰＵが停止する４つの動作モードであるＳＬＥＥＰモード、解除条件付ＳＬＥＥＰモード、ＨＡＬＴモード、解除条件付ＨＡＬＴモードを備えている。さらに、解除条件付ＨＡＬＴモードにおいて割込要求が発生した場合に、当該割込処理のみを実行し、解除条件付ＨＡＬＴモードへ復帰する割込処理専用モードを備えている。
【００１３】
上記モードについて、順に説明する。
まず、通常動作モードは、クロックが発振し、ＣＰＵ及び周辺回路が共に動作するモードである。また、ＣＰＵが停止中、ＣＰＵに代わりバスを監視する監視制御回路は、ＣＰＵが動作しているため停止している。
【００１４】
ＳＬＥＥＰモードは、最も一般的な低消費電力モードであり、クロック及びＣＰＵが停止するモードである。通常動作モードにおいて、ＳＬＥＥＰ命令が実行されることにより、ＳＬＥＥＰモードへ移行する。また、ＳＬＥＥＰモードにおいて割込要求が発生すると、通常動作モードへ復帰する。そのため、監視制御回路がバスを監視する必要がなく、停止している。また、周辺回路は一部動作している。
【００１５】
解除条件付ＳＬＥＥＰモードは、クロック及びＣＰＵが停止するモードである。通常動作モードにおいて、解除条件付ＳＬＥＥＰ命令が実行されることにより、解除条件付ＳＬＥＥＰモードへ移行する。また、解除条件付ＳＬＥＥＰモードにおいて解除条件が成立すると、通常動作モードへ復帰する。このモードでは、監視制御回路が、バスを監視し、解除条件が成立するか否かを判定する。即ち、監視制御回路が動作している。また、周辺回路は一部動作している。この解除条件付ＳＬＥＥＰモードは、特許文献２に記載の低消費電力モードに相当し、割込要求に対応することができない。
【００１６】
ＨＡＬＴモードは、クロックは発振し、周辺回路が動作しているが、ＣＰＵが停止するモードである。通常動作モードにおいて、ＨＡＬＴ命令が実行されることにより、ＨＡＬＴモードへ移行する。また、ＨＡＬＴモードにおいて割込要求が発生すると、通常動作モードへ復帰する。そのため、監視制御回路がバスを監視する必要がなく、停止している。
【００１７】
解除条件付ＨＡＬＴモードは、本発明における特徴的な低消費電力モードであり、クロックは発振し、周辺回路が動作しているが、ＣＰＵが停止するモードである。通常動作モードにおいて、解除条件付ＨＡＬＴ命令が実行されることにより、解除条件付ＨＡＬＴモードへ移行する。また、解除条件付ＨＡＬＴモードにおいて解除条件が成立すると、通常動作モードへ復帰する。このモードでは、監視制御回路が、バスを監視し、解除条件が成立するか否かを判定する。即ち、監視制御回路が動作している。この解除条件付ＨＡＬＴモードは、例えば、ソフトウェアで一般的に行なわれているポーリング処理やループ処理などに好適である。
【００１８】
更に、解除条件付ＨＡＬＴモードにおいて、割込要求が発生すると、通常動作モードでなく、割込処理専用モードへ移行する。そして、割込処理が終了すると、解除条件付ＨＡＬＴモードへ復帰する。割込処理専用モードは、通常動作モードと同様に、クロックが発振し、ＣＰＵ及び周辺回路が共に動作するモードである。また、ＣＰＵが動作しているため、監視制御回路は停止している。
【００１９】
このように、本実施の形態に係るマイクロコンピュータは、解除条件付ＨＡＬＴモードを備え、かつ、解除条件付ＨＡＬＴモードにおいて割込要求が発生した場合に、当該割込処理を行なう割込処理専用モードを備えている。即ち、解除条件を伴う低消費電力モードであっても、割込要求に対応することができ、より効果的に低消費電力化することができる。
【００２０】
次に、図２を用いて、本発明の第１の実施の形態に係るマイクロコンピュータの構成について説明する。図２は、本発明の第１の実施の形態に係るマイクロコンピュータの構成を示すブロック図である。図２に示すように、実施の形態に係るマイクロコンピュータは、ＣＰＵ１０１、１０６、バス１０２、周辺入出力回路１０３、内部ＲＡＭ１０４、共有ＲＡＭ１０５、監視制御回路１０７、割込コントローラ１０８、内部ＲＯＭ１０９を備えている。
【００２１】
ＣＰＵ１０１は、バスを介して接続された内部ＲＯＭ１０９に格納された命令をフェッチし、実行する。ＣＰＵ１０１は、バス１０２を介して、周辺入出力回路１０３、内部ＲＡＭ１０４、共有ＲＡＭ１０５に接続されている。そして、ＣＰＵ１０１は、周辺入出力回路１０３内のＳＦＲ（不図示）の値を監視する。また、ＣＰＵ１０１は、内部ＲＡＭ１０４、共有ＲＡＭ１０５内に格納されたデータを読み書きする。
【００２２】
周辺入出力回路１０３は、周辺回路からの割込要求があった場合、割込コントローラ１０８に割込要求信号ｒｅｑ１を出力する。また、周辺入出力回路１０３は、クロック発振器ＯＳＣを備えている。図２に示すように、クロック発振器ＯＳＣからのクロックの発振・停止は、ＣＰＵ１０１から出力されるクロック制御信号ｃｌｋｃにより制御されている。上述のように、通常動作モード、ＨＡＬＴモード及び解除条件付ＨＡＬＴモードでは、クロック発振器ＯＳＣは発振している。一方、ＳＬＥＥＰモード及び解除条件付ＳＬＥＥＰモードでは、クロック発振器ＯＳＣは停止している。
【００２３】
内部ＲＡＭ１０４はＣＰＵ１０１専用のメモリである。即ち、内部ＲＡＭ１０４内のデータは、ＣＰＵ１０１のみにより読み書きされる。他方、共有ＲＡＭ１０５は、バスを介して、ＣＰＵ１０６にも接続されている。つまり、共有ＲＡＭ１０５は、ＣＰＵ１０１とＣＰＵ１０２とに共有されている。そのため、共有ＲＡＭ１０５内のデータは、ＣＰＵ１０１及びＣＰＵ１０６により読み書きされる。
【００２４】
監視制御回路１０７は、バス１０２を介して、ＣＰＵ１０１に接続されている。ＣＰＵ１０１が解除条件付ＨＡＬＴ命令を実行した場合、ＣＰＵ１０１は、監視制御回路１０７に対し、ＨＡＬＴ移行信号ｓ１を出力し、停止する。ここで、解除条件は、バス１０２を介して、ＣＰＵ１０１から監視制御回路１０７に設定される。また、ＣＰＵ１０１の動作状態を示す、ＣＰＵステータス信号ｓ２が、ＣＰＵ１０１から監視制御回路１０７へ出力される。
【００２５】
監視制御回路１０７は、通常動作モードでは停止している。他方、上述の通り、解除条件付ＳＬＥＥＰモード及び解除条件付ＨＡＬＴモードの間、つまり、ＣＰＵ１０１が停止している間、内部ＲＡＭ１０４及び共有ＲＡＭ１０５の値、及び、周辺入出力回路１０３内のＳＦＲ（不図示）の値を監視する。それらの値が、解除条件と合致した場合、監視制御回路１０７は、割込コントローラ１０８に対して、解除要求信号ｒｅｑ２を出力する。
割込コントローラ１０８は、ＣＰＵ１０１に対して、割込要求信号ｒｅｑ１及び解除要求信号ｒｅｑ２を出力する。
【００２６】
次に、図３を用いて、監視制御回路１０７の構成について説明する。図３は、監視制御回路１０７の構成を示すブロック図である。図３に示すように、監視制御回路１０７は、時間計測回路２０１、読出制御回路２０２、読出キャンセラ２０３を備えている。ここで、読出制御回路２０２は、レジスタ３０１、３０２、比較回路３０３、判定回路３０４を備えている。
【００２７】
解除条件付ＨＡＬＴモードへ移行すると、ＣＰＵ１０１から時間計測回路２０１へＨＡＬＴ移行信号ｓ１が入力される。これにより、時間計測回路２０１は時間計測を開始する。所定の時間経過後、時間計測回路２０１は、読出制御回路２０２に対し、監視起動信号ｓ１１を出力する。
【００２８】
読出制御回路２０２は、監視起動信号ｓ１１が入力されると、バス１０２を介して、内部ＲＡＭ１０４及び共有ＲＡＭ１０５の値、及び、周辺入出力回路１０３内のＳＦＲ（不図示）の値の監視を開始する。このように、読出制御回路２０２は常時動作する必要がない。そのため、時間計測回路２０１を設け、読出制御回路２０２を間欠的に動作させることにより、低消費電力化することができる。
【００２９】
ここで、読出制御回路２０２とバス１０２との間には、読出キャンセラ２０３が設けられている。読出キャンセラ２０３には、ＣＰＵ１０１からＣＰＵステータス信号ｓ２が入力されている。読出キャンセラ２０３は、解除条件付ＨＡＬＴモード中に割込要求が発生し、割込処理専用モードへ移行した場合、バス１０２に対する読出制御回路２０２の読み出しと、ＣＰＵ１０１のアクセスが競合することを防止する。即ち、読出キャンセラ２０３は、割込処理専用モードにおいて動作し、解除条件付ＨＡＬＴモードにおいては動作しない。
【００３０】
レジスタ３０１は、バス１０２を介して、内部ＲＡＭ１０４、共有ＲＡＭ１０５、周辺入出力回路１０３に接続されている。そして、レジスタ３０１には、読出制御回路２０２により読み出された内部ＲＡＭ１０４及び共有ＲＡＭ１０５の値、及び、周辺入出力回路１０３内のＳＦＲ（不図示）の値が、格納される。
【００３１】
レジスタ３０２は、バス１０２を介して、ＣＰＵ１０１に接続されている。そして、レジスタ３０２には、ＣＰＵ１０１から解除条件である基準値が、格納される。
比較回路３０３は、レジスタ３０１に格納された観測値と、レジスタ３０２に格納された基準値とを比較し、比較結果を判定回路３０４へ出力する。
比較結果において観測値と解除条件とが一致した場合、判定回路３０４は、解除要求信号（ＨＡＬＴ解除信号）ｒｅｑ２を出力する。一方、比較結果において観測値と解除条件とが一致しない場合、判定回路３０４は、継続信号ｓ１２を時間計測回路２０１へ出力する。
【００３２】
次に、図４を用いて、第１の実施の形態に係るマイクロコンピュータの通常動作モード、解除条件付ＨＡＬＴモード及び割込処理専用モードのモード遷移を説明する。図４は、第１の実施の形態に係るマイクロコンピュータの動作を説明するためのタイミングチャートである。
【００３３】
図４に示すように、最上段から順に、ＣＰＵクロック、ＣＰＵ動作状態、監視制御回路動作状態、解除条件付ＨＡＬＴ命令実行タイミング、監視起動信号、バス、ＨＡＬＴ解除信号、割込要求信号、ＣＰＵステータス信号を示している。
【００３４】
図４の例では、ＣＰＵ動作状態に示すように、通常動作モード、解除条件付ＨＡＬＴモード、通常動作モード、解除条件付ＨＡＬＴモード、割込処理専用モード、解除条件付ＨＡＬＴモード、通常動作モードとモード遷移している。つまり、通常動作モード、解除条件付ＨＡＬＴモード、割込処理専用モードについて示している。
ＣＰＵクロックに示すように、これら３つのモードでは、ＣＰＵクロックは常時発振している。
【００３５】
図４の例について、時系列に説明する。通常動作モードにおいて、解除条件付ＨＡＬＴ命令が実行されると、解除条件付ＨＡＬＴモードへ移行する。その後、所定の時間が経過するまでは、監視制御回路１０７は時間計測を行い、その間、監視動作は行なわない。これにより低消費電力化することができる。所定の時間が経過後、監視起動信号がＬからＨへ切り換わり、監視制御回路が動作する。即ち、バス１０２を介して、内部ＲＡＭ１０４及び共有ＲＡＭ１０５の値、及び、周辺入出力回路１０３内のＳＦＲ（不図示）の値を読み出す。図４の例では、この解除条件付ＨＡＬＴモードにおける監視制御回路１０７の時間計測と監視動作とが１回ずつ行なわれているが、複数回ずつ行なわれてもよい。
【００３６】
読み出された値が、解除条件に一致すると、ＨＡＬＴ解除信号がＣＰＵ１０１へ出力され、通常動作モードへ移行する。
次に、再び解除条件付ＨＡＬＴ命令が実行されると、解除条件付ＨＡＬＴモードへ移行する。上記と同様に、監視制御回路１０７は時間計測後、監視動作を開始する。ここで、割込要求信号ｒｅｑ１が出力されると、ＣＰＵステータス信号がＬからＨへ切り換わり、割込処理専用モードへ移行する。割込処理専用モードでは、ＣＰＵ１０１が割込処理を実行し、その間、監視制御回路１０７は停止している。
【００３７】
割込処理が終了すると、ＣＰＵステータス信号がＨからＬへ切り換わり、解除条件付ＨＡＬＴモードへ復帰する。図４の例では、解除条件付ＨＡＬＴモードへ復帰した直後に、監視制御回路１０７が監視動作を再開する。
そして、読み出された値が、解除条件に一致すると、ＨＡＬＴ解除信号がＣＰＵ１０１へ出力され、通常動作モードへ移行する。
【００３８】
次に、図５、図６を用いて、第１の実施の形態に係るマイクロコンピュータの動作フローを説明する。図５、図６ともにＳＦＲやＲＡＭの値に関して、ある条件が成立したかどうかをチェックする場合の動作フローである。図５は、第１の実施の形態に係るマイクロコンピュータの通常動作モードでの動作を説明するためのフローチャートである。図６は、第１の実施の形態に係るマイクロコンピュータの解除条件付ＨＡＬＴモード及び割込処理専用モードでの動作を説明するためのフローチャートである。
【００３９】
図５は、通常動作モードでのループ処理を示している。ループ処理が開始されると、ＣＰＵ１０１がＳＦＲ及び内部ＲＡＭ１０４、共有ＲＡＭ１０５の値を監視する（ステップＳ１）。次に、ＣＰＵ１０１に割込要求が発生すると（ステップＳ２ＹＥＳ）、ＣＰＵ１０１は割込処理を実施する（ステップＳ３）。次に、ＣＰＵ１０１はループ処理の条件が成立したか否かを判定する（ステップＳ４）。
【００４０】
一方、ＣＰＵ１０１に割込要求が発生しなければ（ステップＳ２ＮＯ）、そのまま、ＣＰＵ１０１はループ処理の条件が成立したか否かを判定する（ステップＳ４）。条件が成立しなければ（ステップＳ４ＮＯ）、ステップＳ１に戻り、ループ処理を継続する。一方、条件が成立すれば（ステップＳ４ＹＥＳ）、ＣＰＵ１０１はループ処理を終了し、次の処理を実行する（ステップＳ５）。
【００４１】
次に、図６は、第１の実施の形態に係るマイクロコンピュータの解除条件付ＨＡＬＴモード及び割込処理専用モードでの動作を説明するためのフローチャートである。通常動作モードにおいて、ＣＰＵが解除条件付ＨＡＬＴ命令を実行すると（ステップＳ１１）、解除条件付ＨＡＬＴモードへ移行し、監視制御回路が動作を開始する（ステップＳ１２）。即ち、ＣＰＵ１０１に代わり監視制御回路１０７がＳＦＲ及び内部ＲＡＭ１０４、共有ＲＡＭ１０５の値を監視する（ステップＳ１３）。
【００４２】
次に、ＣＰＵ１０１に割込要求が発生すると（ステップＳ１４ＹＥＳ）、割込処理専用モードへ移行する（ステップＳ１５）。割込処理専用モードでは、監視制御回路１０７の読み出しがキャンセルされ、監視制御回路は動作を停止する（ステップＳ１６）。ここで、ＣＰＵ１０１の割込処理が終了しなければ（ステップＳ１７ＮＯ）、監視制御回路は停止し続ける。一方、ＣＰＵ１０１の割込処理が終了すれば（ステップＳ１７ＹＥＳ）、ステップＳ１２に戻る。即ち、解除条件付ＨＡＬＴモードへ復帰する。
【００４３】
一方、ＣＰＵ１０１に割込要求が発生しなければ（ステップＳ１４ＮＯ）、監視制御回路１０７が、解除条件が成立したか否かを判定する（ステップＳ１８）。条件が成立しなければ（ステップＳ１８ＮＯ）、監視制御回路１０７は時間を計測する（ステップＳ１９）。続いて、所定の時間が経過していなければ（ステップＳ２０ＮＯ）、ステップＳ１９に戻り、時間計測を継続する。所定の時間が経過していれば（ステップＳ２０ＹＥＳ）、ステップＳ１３に戻り、再び監視制御回路１０７がＳＦＲ及び内部ＲＡＭ１０４、共有ＲＡＭ１０５の値を監視する。
【００４４】
一方、ステップＳ１８において解除条件が成立すれば（ステップＳ１８ＹＥＳ）、監視制御回路１０７が割込コントローラ１０８へ解除要求信号ｒｅｑ２を出力する（ステップＳ２１）。そして、通常動作モードへ復帰し、監視制御回路は動作を停止する（ステップＳ２２）。
【００４５】
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【符号の説明】
【００４６】
１０１、１０６  ＣＰＵ
１０２  バス
１０３  周辺入出力回路
１０４  内部ＲＡＭ
１０５  共有ＲＡＭ
１０７  監視制御回路
１０８  割込コントローラ
１０９  内部ＲＯＭ
２０１  時間計測回路
２０２  読出制御回路
２０３  読出キャンセラ
３０１、３０２  レジスタ
３０３  比較回路
３０４  判定回路
ＯＳＣ  クロック発振器
【図１】
2011258053.tif 000003
【図２】
2011258053.tif 000004
【図３】
2011258053.tif 000005
【図４】
2011258053.tif 000006
【図５】
2011258053.tif 000007
【図６】
2011258053.tif 000008