(57)【要約】【課題】従来の半導体装置では、半導体基板の側面や裏面が樹脂層により被覆されないため、半導体基板端部が欠け易く、遮光性や耐湿性に適さないという問題があった。【解決手段】本発明の半導体装置１では、半導体層１１の表面側に配線層１３、１９が形成され、配線層１３、１９を被覆するように樹脂層８が形成される。また、半導体層１１の裏面側を被覆するように樹脂層９が形成される。そして、半導体層１１の表面側から形成された溝２８は樹脂層８により埋設され、半導体層１１の裏面側から形成された溝２９は樹脂層９により埋設される。この構造により、半導体層１１は、半導体装置１から露出することなく、半導体層１１が欠け難く、遮光性に優れたパッケージ構造が実現される。【選択図】図１
2011171644.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、前記半導体層の一主面側に形成された配線層と、前記半導体層の一主面側を被覆するように形成された第１の絶縁層と、前記配線層と電気的に接続する電極とを有する半導体装置において、
前記半導体層は、前記一主面側から形成された第１の凹部と、前記一主面と対向する他の主面側から形成され、前記第１の凹部と連結する第２の凹部とを有し、
前記第１の凹部は、前記第１の絶縁層に被覆され、前記第２の凹部は、前記半導体層の他の主面側に形成された第２の絶縁層に被覆されることを特徴とする半導体装置。
【請求項２】
前記半導体層は、前記一主面、前記他の主面及び前記一主面と前記他の主面との間に位置する側面とを有し、
前記側面は、前記第１の凹部の内側面と、前記第２の凹部の内側面とから成り、前記第１の凹部の内側面は前記第１の絶縁層により被覆され、前記第２の凹部の内側面は前記第２の絶縁層により被覆されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の凹部の幅は、前記第１の凹部の幅よりも広いことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第２の凹部は、前記半導体層の他の主面側の幅よりも前記一主面側の幅の方が狭くなり、前記第２の凹部は、その狭い幅の領域にて前記第１の凹部と連結することを特徴とする請求項３に記載の半導体装置。
【請求項５】
複数の素子形成領域を有し、前記素子形成領域毎にその周囲がスクライブ領域にて囲まれる半導体ウエハに半導体素子を形成し、前記半導体ウエハの一主面上に前記半導体素子と電気的に接続する配線層を形成する工程と、
前記半導体ウエハの一主面側から前記スクライブ領域に沿って第１の凹部を形成し、前記第１の凹部及び前記半導体ウエハの一主面側を被覆する第１の絶縁層を形成した後、前記配線層上に電極を形成する工程と、
前記半導体ウエハの一主面と対向する他の主面側から前記スクライブ領域に沿って前記第１の凹部に到達する深さにて第２の凹部を形成し、前記第２の凹部及び前記半導体ウエハの他の主面側を被覆する第２の絶縁層を形成した後、前記スクライブ領域に沿って前記第１及び第２の絶縁層を切断し、前記素子形成領域毎に個片化することを特徴とする半導体装置の製造方法。
【請求項６】
前記第１の凹部を形成するスクライブブレードの幅は、前記第２の凹部を形成するスクライブブレードの幅よりも狭いことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第２の凹部を形成するスクライブブレードの先端側はＶ字形状であり、前記Ｖ字形状の領域にて前記第１の凹部の形成領域を切削することを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チッピングが防止され、遮光性や耐湿性が向上される半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置の製造方法の一実施例として下記の製法が知られている。図９（Ａ）〜（Ｄ）は、従来のＷＬＰ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ）の製造方法を説明する断面図である。
【０００３】
先ず、図９（Ａ）に示す如く、シリコン基板４１（半導体ウエハ）を準備し、シリコン基板４１に所定のトランジスタ構造を形成する。シリコン基板４１上に層間絶縁膜４２を形成し、層間絶縁膜４２上にＡｌパッド４３を形成する。そして、層間絶縁膜４２上にカバー膜４４を形成し、カバー膜４４上にポリイミド膜４５を形成する。
【０００４】
次に、シリコン基板４１上全面にシードメタル層４６を形成し、シードメタル層４６上にＣｕメッキ配線層４７をパターン配置する。そして、シリコン基板４１上にレジスト層４８を形成した後、レジスト層４８に開口領域４９を形成する。例えば、電解メッキ法により開口領域４９内をＣｕメッキ層にて埋設し、ポスト５０を形成する。
【０００５】
次に、図９（Ｂ）に示す如く、レジスト層４８（図９（Ａ）参照）を除去した後、シリコン基板４１上を被覆する封止樹脂層５１を形成する。そして、封止樹脂層５１を表面側から研削し、ポスト５０を露出させる。露出したポスト５０上に半田バンプ５２を形成する。
【０００６】
次に、図９（Ｃ）に示す如く、ダイヤモンドソー５３を用いてスクライブ領域５４を切断し、図９（Ｄ）に示すように、一枚のシリコン基板４１（半導体ウエハ）から半導体装置５５が個片化される（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１６５４３７号公報（第６−８頁、第７−２０図）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
前述したように、シリコン基板４１（半導体ウエハ）を切断する工程では、シリコン基板４１の裏面側にダイシングシート（図示せず）を貼り合わせた後、スクライブ領域５４の封止樹脂層５１とシリコン基板４１とを切断する。その後、ダイシングシート上から個片化された半導体装置５５を剥離する。このとき、半導体装置５５は、シリコン基板４１が露出した状態にて取り扱われるため、例えば、ダイシングシート上から剥離する際に、丸印５６で示すシリコン基板４１の端部が欠け、不良品となってしまう問題がある。また、半導体装置５５は、例えば、吸着コレットにて封止樹脂層５１側を吸引した状態にて搬送される。そのため、搬送や収納の際にシリコン基板４１が、他の部材と接触し易く、同様にシリコン基板４１の端部が欠け、不良品となってしまう問題がある。
【０００９】
また、図示していないが、半導体装置５５は、実装基板の導電パターン上に半田バンプ５２を介して固着され、電子回路を構成する。半導体装置５５の封止樹脂層５１は、実装基板の導電パターン側に配置される。その結果、シリコン基板４１が、半導体装置５５の上面側に配置されるため、その実装工程にて他の半導体装置と接触する等により、シリコン基板４１の端部が欠けてしまう問題がある。更に、半導体装置５５を実装基板上に固着する際には、シリコン基板４１側を、例えば、吸着コレットにて吸引するため、吸着コレットとの接触によりシリコン基板４１の端部が欠けてしまう問題がある。
【００１０】
また、シリコン基板４１が、半導体装置５５の上面側に配置されることで、露出したシリコン基板４１面から赤外線等の光が半導体装置５５内に入射し易く、シリコン基板４１内に形成された半導体素子の誤動作を招くという問題がある。同様に、実装基板上にシリコン基板４１が露出することで、耐湿性が悪化し、半導体素子の特性が劣化し、配線層が腐食するという問題もある。特に、従前のＷＬＰ構造の半導体装置５５では、切断面からシリコン基板４１が露出する構造であり、前述した遮光性や耐湿性への対策が重要なテーマとなる。
【課題を解決するための手段】
【００１１】
本発明の半導体装置では、半導体層と、前記半導体層の一主面側に形成された配線層と、前記半導体層の一主面側を被覆するように形成された第１の絶縁層と、前記配線層と電気的に接続する電極とを有する半導体装置において、前記半導体層は、前記一主面側から形成された第１の凹部と、前記一主面と対向する他の主面側から形成され、前記第１の凹部と連結する第２の凹部とを有し、前記第１の凹部は、前記第１の絶縁層に被覆され、前記第２の凹部は、前記半導体層の他の主面側に形成された第２の絶縁層に被覆されることを特徴とする。
【００１２】
また、本発明の半導体装置の製造方法では、複数の素子形成領域を有し、前記素子形成領域毎にその周囲がスクライブ領域にて囲まれる半導体ウエハに半導体素子を形成し、前記半導体ウエハの一主面上に前記半導体素子と電気的に接続する配線層を形成する工程と、前記半導体ウエハの一主面側から前記スクライブ領域に沿って第１の凹部を形成し、前記第１の凹部及び前記半導体ウエハの一主面側を被覆する第１の絶縁層を形成した後、前記配線層上に電極を形成する工程と、前記半導体ウエハの一主面と対向する他の主面側から前記スクライブ領域に沿って前記第１の凹部に到達する深さにて第２の凹部を形成し、前記第２の凹部及び前記半導体ウエハの他の主面側を被覆する第２の絶縁層を形成した後、前記スクライブ領域に沿って前記第１及び第２の絶縁層を切断し、前記素子形成領域毎に個片化することを特徴とする。
【発明の効果】
【００１３】
本発明では、半導体層が半導体装置の外周面から露出することなく、チッピングが防止され、遮光性、耐湿性が向上されたパッケージが実現される。
【００１４】
また、本発明では、半導体の裏面側から形成される凹部の幅を広げることで、半導体層端部周辺の絶縁層の膜厚が厚くなり、チッピングが防止される。
【００１５】
また、本発明では、半導体層の表面側から形成される凹部の幅を狭めることで、素子形成領域が広がり、半導体素子の高集積化が実現される。
【００１６】
また、本発明では、半導体層の裏面側からの凹部が、半導体層の表面側から凹部の形成領域へ食い込むことで、半導体装置の側面での樹脂層の密着性が向上される。
【００１７】
また、本発明では、スクライブ領域に沿って半導体ウエハの両面から凹部を形成することで、切断後も半導体層が樹脂層に被覆される半導体装置が実現される。
【００１８】
また、本発明では、スクライブブレードの幅や形状を選択することで、半導体ウエハの両面に形成される凹部の形状を適宜変更出来、半導体素子の高集積化が実現される。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態における半導体装置を説明する（Ａ）斜視図、（Ｂ）断面図である。
【図２】本発明の実施の形態における半導体装置を説明する（Ａ）平面図、（Ｂ）断面図である。
【図３】本発明の実施の形態における半導体装置を説明する断面図である。
【図４】本発明の実施の形態における半導体装置の製造方法を説明する断面図である。
【図５】本発明の実施の形態における半導体装置の製造方法を説明する断面図である。
【図６】本発明の実施の形態における半導体装置の製造方法を説明する断面図である。
【図７】本発明の実施の形態における半導体装置の製造方法を説明する断面図である。
【図８】本発明の実施の形態における半導体装置の製造方法を説明する断面図である。
【図９】従来の実施の形態における半導体装置の製造方法を説明する（Ａ）断面図、（Ｂ）断面図、（Ｃ）断面図、（Ｄ）断面図である。
【発明を実施するための形態】
【００２０】
以下に、本発明の実施の形態である半導体装置について説明する。図１（Ｂ）は、図１（Ａ）に示す半導体装置を説明するＡ−Ａ線方向の断面図である。図２（Ａ）は、半導体ウエハを説明する平面図である。図２（Ｂ）は、半導体装置の側面を説明する断面図である。図３は、半導体装置の実装状況を説明する断面図である。
【００２１】
図１（Ａ）に示す如く、ＷＬＰ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ）構造の半導体装置１は、半導体ウエハをスクライブにより個片化し、形成されるパッケージのため、半導体装置１の側面２、３、４、５は切断面となる。そして、半導体装置１は、その表面６、裏面７及び４つの側面２、３、４、５から成る６面体として構成される。詳細は後述するが、半導体ウエハのスクライブラインに沿って樹脂層８、９を形成した後、その樹脂層８、９を切断することで、半導体装置１は、実質、全面樹脂層８、９に被覆された構造となる。図示したように、半導体装置１の表面６側は、例えば、スピンコート法により形成された樹脂層８により被覆され、半導体装置１の裏面７側及び側面２、３、４、５の大部分は、例えば、トランスファーモールド法により形成された樹脂層９により被覆される。尚、半導体装置１の表面６側には、例えば、４つのバンプ電極１０が配置され、半導体装置１はフェイスダウン型のパッケージとなる。
【００２２】
図１（Ｂ）に示す如く、半導体層（個片化後の半導体ウエハ）１１上には、絶縁処理用の絶縁層１２が形成される。絶縁層１２としては、例えば、シリコン酸化膜、ＮＳＧ（Ｎｏｎｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜等の少なくとも１層が選択される。尚、半導体層１１としては、単結晶シリコン基板でなるもの、単結晶シリコン基板上にエピタキシャル層が形成されるものが考えられる。また、単結晶シリコン基板の代わりに、化合物半導体基板であってもよい。また、図示していないが、半導体層１１の表面側（絶縁層１２側）には、拡散領域によりトランジスタ等の半導体素子が形成される。
【００２３】
配線層１３が、絶縁層１２上に形成される。配線層１３は、３層構造から成り、バリアメタル膜上に金属膜が形成され、その金属膜上に反射防止膜が形成される。尚、配線層１３は、前述した半導体素子と電気的に接続する。また、配線層１３は、銅を主材料として形成される場合でも良い。また、図示していないが、配線層１３の形成領域の周囲には、一環状のシールリング層が配置され、スクライブにより絶縁層１２が捲くれ上がった場合に、その進行を防止する。
【００２４】
シールド層１４が、配線層１３上を含め、絶縁層１２上に形成される。シールド層１４はシリコン窒化膜により形成され、絶縁層１２内への水分の浸入を防止し、配線層１３等の腐食を防止する。そして、開口領域１５が、配線層１３上のシールド層１４に形成される。
【００２５】
樹脂層１６が、例えば、スピンコート法によりシールド層１４上面に形成される。樹脂層１６は、例えば、ポリベンズオキサゾール（ＰＢＯ）膜またはポリイミド樹脂膜等から成る。そして、ＰＢＯ膜は、感光性樹脂であり、湿気等の外部環境から半導体素子の劣化を防止する。
【００２６】
開口領域１７が、配線層１３上の樹脂層１６に形成され、開口領域１５の内側に形成される。そして、メッキ用金属層１８が、開口領域１７内を含め、樹脂層１６上にパターン配置される。メッキ用金属層１８は、開口領域１７内では配線層１３と直接接続する。
【００２７】
このメッキ用金属層１８は、二つのタイプの膜が積層して形成される。一つ目の膜は、高融点金属膜であり、例えば、クロム（Ｃｒ）層、Ｔｉ層またはＴｉＷ層であり、スパッタリング法により形成される。そして、一つ目の膜は、メッキ用金属層１２上にメッキ層を形成する際のシード層として用いられる。更に、二つ目の膜は、例えば、Ｃｕ層であり、スパッタリング法により形成される。そして、二つ目の膜は、メッキ用金属層１８上にメッキ層を形成する際の種として用いられる。
【００２８】
Ｃｕ配線層１９が、メッキ用金属層１８上面に、例えば、電解メッキ法により形成される。そして、Ｃｕ配線層１９のシート抵抗値は、２．０μΩ・ｃｍ程度であり、Ａｌ配線層のシート抵抗値は、３．０μΩ・ｃｍ程度である。Ｃｕ配線層１９を用いることで配線抵抗値が低減される。更に、Ｃｕ配線層１９の膜厚は、例えば、８．０〜１０．０μｍであり、その膜厚によっても配線抵抗値が低減される。
【００２９】
樹脂層８が、樹脂層１６上面や側面等に、例えば、スピンコート法により形成される。樹脂層８は、樹脂層１６と同様に、例えば、ポリベンズオキサゾール（ＰＢＯ）膜またはポリイミド樹脂膜等から成る。Ｃｕ配線層１９上の樹脂層８には、開口領域２０が形成される。そして、開口領域２０から露出するＣｕ配線層１９上面に、例えば、Ｎｉ、Ｐｄ、Ａｕ等の無電解メッキ層２１が形成される。無電解メッキ層２１上には、例えば、半田から成るバンプ電極１０が形成される。
【００３０】
樹脂層９が、半導体層１１の裏面及び側面を被覆するように形成される。樹脂層９が、トランスファーモールドにより形成される場合には、熱硬化性樹脂が用いされ、インジェクションモールドにより形成される場合には、熱可塑性樹脂が用いられる。そして、樹脂層９内には、熱伝導率の向上させるための酸化シリコン等のフィラーが混入される。
【００３１】
尚、詳細は後述するが、半導体層１１の側面は、半導体層１１の表面側から形成された溝２８の内側面と、半導体層１１の裏面側から形成された溝２９の内側面との組み合わせにより構成される。そして、半導体層１１の側面は、樹脂層８、９により被覆される。
【００３２】
次に、図２（Ａ）に示す如く、実線２２は、スクライブラインを示し、実線２２に囲まれた領域は素子形成領域２６を示す。点線２３は、半導体ウエハ２７の表面側から形成される溝２８（図２（Ｂ）参照）を示す。一点鎖線２４は、半導体ウエハ２７の裏面側から形成される溝２９（図２（Ｂ）参照）を示す。
【００３３】
先ず、実線２２にて示すように、スクライブラインは、マトリックス状に配置された複数の素子形成領域２６の周囲に碁盤目状に配置される。スクライブラインは、例えば、４０μｍ程度の幅を有する。次に、点線２３にて示すように、溝２８が、スクライブラインに沿って素子形成領域の周囲に環状に形成される。溝２８は、例えば、５０〜６０μｍ程度の幅Ｗ１を有し、その一部が素子形成領域２６まで配置される。次に、一点鎖線２４にて示すように、溝２９は、例えば、２００μｍ程度の幅Ｗ２を有し、その一部が素子形成領域２６まで配置される。
【００３４】
次に、図２（Ｂ）に示す如く、半導体ウエハ２７の表面側から形成された溝２８は、刃幅が５０μｍ程度有し、その刃先が四角形状のスクライブブレード（図示せず）を用いて形成される。溝２８は、前述したようにスクライブラインに沿って形成され、半導体ウエハ２７の表面から５０μｍ程度の深さＤ１を有して形成される。そして、スクライブブレードの形状により溝２８の形状も略四角形状となり、溝２８は樹脂層８により埋設される。
【００３５】
一方、半導体ウエハ２７の裏面側から形成された溝２９は、刃幅が２００μｍ程度有し、その刃先側の１００μｍがＶ字形状のスクライブブレード（図示せず）を用いて形成される。そのため、溝２９の先端側の形状も略直角二等辺三角形のＶ字形状となり、その先端側の一部が溝２８の形成領域まで到達する。そして、溝２９は、前述したようにスクライブラインに沿って形成され、樹脂層９により埋設され、溝２８、２９内の樹脂層８、９は当接した構造となる。この構造により、溝２９内の樹脂層９が、溝２８内へと食い込む形状となり、両樹脂層８、９の当接領域が増大し、両樹脂層８、９の密着性が向上し、耐湿性に優れた構造となる。
【００３６】
また、図示したように、二点鎖線３０は、実際の切断領域を示すが、丸印３１にて示すように、溝２８、２９が交差する領域よりも内側領域が切断される。この構造により、切断後の半導体装置１の側面２、３、４、５（図１参照）は、樹脂層８、９により完全に被覆された構造となる。
【００３７】
また、図１（Ｂ）に示すように、半導体装置１では、半導体層１１は、例えば、２５０μｍ程度の膜厚を有する。半導体層１１の表面から５０μｍ程度の深さＤ１では、溝２８が形成され、溝２８は、例えば、２０〜３０μｍ程度の一定幅を有する。一方、半導体層１１の表面から５０〜１３０μｍ程度の深さＤ２では、溝２９のＶ字形状部分が形成され、溝２９の幅は、半導体層１１深部へ向けて徐々に広がる。そして、半導体層１１の表面から１３０μｍ程度以降の深さＤ３では、溝２９は、７０〜１００μｍ程度の一定幅を有する。この構造により、半導体層１１表面から１３０μｍ程度の深さまでは、素子形成領域２６としての幅が広くなる。そして、主に、その領域には、拡散領域を用いて半導体素子が形成されるため、半導体素子の高集積化が可能となる。
【００３８】
次に、図３に示す如く、半導体装置１は、実装基板３２の導電パターン３３上へ固着され、電子回路を構成する。半導体装置１は、樹脂層８側に配置されたバンプ電極１０を介して固着され、半導体層１１側が、実装基板３２に対し上面側へと配置される。特に、丸印３４にて示す半導体層１１の裏面側の端部は、外部部材と接触し易く、欠け易い領域となる。しかしながら、半導体層１１の裏面及び側面は樹脂層９により被覆され、保護される構造となる。更に、溝２９の幅が、溝２８の幅よりも広く形成されることで、丸印３４にて示す端部近傍の樹脂層９の膜厚が厚くなり、より確実に半導体層１１のチッピングが防止され、半導体装置１が製品不良となることが防止される。
【００３９】
また、矢印３５にて示すように、実装基板３２上に固着された半導体装置１には、使用状況に応じて、赤外線等の光が入射し易くなる。前述したように、半導体装置１の裏面７及び側面２、３、４、５が、樹脂層８、９により被覆されることで、光が、半導体層１１へと入射し、半導体素子が誤動作することが防止される。
【００４０】
また、半導体装置１を実装基板３２上に固着する際には、半導体装置１の位置認識をする必要がある。ＷＬＰ型の半導体装置は微細パッケージであり、バンプ電極が配置された樹脂層側（実装面側）に位置認識マークがレーザー印刷されるため、位置認識マークも小さく、認識し難いという問題もあった。そこで、本実施の形態では、半導体装置１の裏面７側である樹脂層９側に位置認識マークを、例えば、レーザー印刷することが可能であり、その裏面７側全面を利用して位置認識マークを形成することも可能である。この構造により、ＷＬＰ型の微細パッケージにおいても位置認識精度が向上し、実装後においても位置認識マークの目視確認により、市場不良の低減、歩留まりの向上が実現される。
【００４１】
尚、本実施の形態では、丸印３１（図２（Ｂ）参照）にて示すように、溝２９が、溝２８の底面側にて交差する場合について説明したが、この場合に限定するものではない。例えば、溝２９が、溝２８の側面側から交差する場合でも良い。この場合には、溝２８、２９が交差する領域が広くなり、一点鎖線３０にて示す切断領域が、若干、ずれた場合でも、半導体装置１の側面２、３、４、５から半導体層１１が露出し難い構造となる。また、半導体層１１での溝２８の深さＤ１は任意の設計変更が可能であり、半導体素子の形成領域に応じて溝２８の深さＤ１を調整することで、半導体素子の高集積化が可能となる。
【００４２】
また、溝２８が、樹脂層８により被覆される場合について説明したが、この場合に限定するものではない。例えば、シリコン窒化膜やパッシベーション膜等の絶縁層により被覆される場合でも良い。
【００４３】
また、ＷＬＰ方式の半導体装置１について説明したが、この場合に限定するものではない。例えば、リードフレーム方式の半導体装置やＭＡＰ（Ｍａｔｒｉｘ  Ａｒｒａｙ  Ｐａｃｋａｇｉｎｇ  ｍｅｔｏｄ）方式等のスクライブ面が側面となる半導体装置においても、前述した構造とすることで、その側面が絶縁層や樹脂層に被覆され、チッピングや遮光性、耐湿性に優れた構造となる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００４４】
次に、本発明の実施の形態である半導体装置の製造方法について、図４〜図８を参照し説明する。図４〜図８は、本実施の形態における半導体装置の製造方法を説明する断面図である。尚、本実施の形態では、図１（Ａ）及び（Ｂ）に示す構造の製造方法を説明するため、同一の構成部材には同一の符番を付している。
【００４５】
先ず、図４に示す如く、半導体ウエハ２７を準備し、半導体ウエハ２７上に絶縁層１２を形成する。尚、半導体ウエハ２７（エピタキシャル層が形成されている場合には、エピタキシャル層も含む）には、拡散領域により半導体素子が形成される。また、絶縁層１２としては、シリコン酸化膜、ＮＳＧ膜、ＢＰＳＧ膜等の少なくとも１層が選択される。
【００４６】
次に、絶縁層１２上に配線層１３を形成する。具体的には、半導体ウエハ２７上に、例えば、スパッタリング法により、バリアメタル膜、金属膜及び反射防止膜を積層する。その後、前述したバリアメタル膜、金属膜及び反射防止膜をパターニングし、配線層１３を形成する。尚、バリアメタル膜は、例えば、チタン（Ｔｉ）やチタンナイトライド（ＴｉＮ）等の高融点金属から成る。また、金属膜は、例えば、アルミニウム（Ａｌ）膜やアルミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）膜等のＡｌを主体とする合金膜から成る。また、反射防止膜は、例えば、ＴｉＮ、チタンタングステン（ＴｉＷ）等の高融点金属から成る。
【００４７】
次に、絶縁層１２上面にシールド層１４を形成する。シールド層１４としては、例えば、シリコン窒化膜を３０００〜１００００Å程度堆積する。その後、シリコン窒化膜をパターニングし、開口領域１５を形成する。
【００４８】
次に、図５に示す如く、シールド層１４上面に、例えば、スピンコート法により樹脂層１６を形成する。材料としては、ＰＢＯ膜、ポリイミド樹脂膜等が用いられる。そして、樹脂層１６をパターニングし、開口領域１７を形成する。
【００４９】
次に、樹脂層１６上面に、例えば、スパッタリング法により、メッキ用金属層１８を形成する。前述したように、メッキ用金属層１８としてはＴｉ層とＣｕ層とを堆積する。その後、Ｃｕ配線層１９の形成領域を除いた部分にフォトレジスト層（図示せず）を形成する。そして、フォトレジスト層をマスクとして用い、電解メッキ法によりＣｕ配線層１９を形成する。その後、フォトレジスト層を取り除き、Ｃｕ配線層１９をマスクとして用い、ウエットエッチングによりメッキ用金属層１８を選択的に除去する。
【００５０】
次に、図６に示す如く、半導体ウエハ２７をスクライブ装置へ配置し、スクライブラインに沿って半導体ウエハ２７の表面側から溝２８を形成する。例えば、５０μｍ程度の刃幅を有するスクライブブレード（図示せず）を用いることで、５０〜６０μｍ程度の幅Ｗ１を有する溝２８が形成される。また、溝２８は、半導体ウエハ２７表面から、例えば、５０μｍ程度の深さＤ１を有し、半導体ウエハ２７の表面側に碁盤目状に形成される。
【００５１】
次に、樹脂層１６上面に、例えば、スピンコート法により、樹脂層８を形成する。材料としては、ＰＢＯ膜、ポリイミド樹脂膜等が用いられる。このとき、樹脂層８は溝２８も埋設する。そして、樹脂層８をパターニングし、開口領域２０を形成する。開口領域２０から露出するＣｕ配線層１９上に、例えば、無電解メッキ法により、Ｎｉ、Ｐｄ、Ａｕ等の無電解メッキ層２１を形成する。その後、無電解メッキ層２１上面に半田をスクリーン印刷した後、リフローすることでバンプ電極１０を形成する。
【００５２】
次に、図７に示す如く、バンプ電極１０が配置された樹脂層８側を粘着シート３１上面に貼り付け、半導体ウエハ２７をバックグラインド装置へ配置する。そして、半導体ウエハ２７の裏面側に処理水を供給しながら、バックグラインド用砥石（図示せず）を回転させ、半導体ウエハ２７が所望の膜厚になるまで、半導体ウエハ２７の裏面側を研磨する。
【００５３】
次に、半導体ウエハ２７をスクライブ装置へ配置し、スクライブラインに沿って半導体ウエハ２７の裏面側から溝２９を形成する。例えば、２００μｍ程度の刃幅を有し、その刃先側がＶ字形状であるスクライブブレード（図示せず）を用いることで、図示した形状の溝２９が形成される。そして、溝２９は、そのＶ字形状の先端側が、溝２８に到達する深さで形成され、溝２８と同様に、半導体ウエハ２７の裏面側に碁盤目状に形成される。
【００５４】
次に、樹脂封止金型の下金型（図示せず）上面に粘着シート３１が当接するように、樹脂封止金型内に半導体ウエハ２７を配置する。そして、例えば、トランスファーモールドにより半導体ウエハ２７の裏面側に樹脂層９を形成する。このとき、樹脂層９は溝２９も埋設する。そして、樹脂層９内には、酸化シリコン等のフィラーが混入され、半導体ウエハ２７の裏面側からの放熱性が向上される。
【００５５】
次に、図８に示す如く、半導体ウエハ２７をスクライブ装置へ配置し、スクライブラインを位置認識し、スクライブブレード３２にて半導体ウエハ２７を切断する。図示したように、スクライブブレード３２の刃幅は、溝２８、２９が交差する領域の幅よりも狭くなり、スクライブブレード３２は、樹脂層８、９を切断する。この製造方法により、半導体装置１の側面２、３、４、５（図１（Ａ）参照）は、樹脂層８、９に被覆された構造となる。また、スクライブブレード３２は、樹脂層８、９のみを切断することで、半導体ウエハ２７のチッピングが防止され、スクライブブレード３２の磨耗も低減される。尚、スクライブブレード３２は、粘着シート３１の一部のみを切断することで、個片化された半導体装置１は粘着シート３２上に維持される。
【００５６】
尚、本実施の形態では、トランスファーモールドにより半導体ウエハ２７の裏面側に樹脂層９を形成する場合について説明したが、この場合に限定するものではない。例えば、スピンコート法やポッティング法等により半導体ウエハ２７の裏面側に樹脂層９を形成する場合でも良い。つまり、樹脂層９が、スクライブラインに沿って形成された溝２９を埋設し、半導体装置１の側面２、３、４、５が、樹脂層９により被覆される構造となれば良い。
【００５７】
また、半導体ウエハ２７の表面側にスクライブラインに沿って溝２８を形成し、樹脂層８により溝２８を埋設する場合について説明したが、この場合に限定するものではない。例えば、樹脂層８を形成し、スクライブラインに沿って半導体ウエハ２７まで到達する溝を形成した後、その溝を埋設するように樹脂層をスクリーン印刷する場合でも良い。つまり、その溝が樹脂層にて埋設され、半導体装置１の側面２、３、４、５が、樹脂層により被覆される構造となれば良い。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【符号の説明】
【００５８】
１  半導体装置
８、９  樹脂層
１０  バンプ電極
１１  半導体層
１９  Ｃｕ配線層
２８、２９  溝
【図１】
2011171644.tif 000003
【図２】
2011171644.tif 000004
【図３】
2011171644.tif 000005
【図４】
2011171644.tif 000006
【図５】
2011171644.tif 000007
【図６】
2011171644.tif 000008
【図７】
2011171644.tif 000009
【図８】
2011171644.tif 000010
【図９】
2011171644.tif 000011