(57)【要約】【課題】  窒化物半導体表面の自然酸化や熱処理による表面劣化を防止し、良好なショットキー特性を有する半導体装置を提供する。【解決手段】  基板１０１に、不純物を積極的に注入することなく形成されたＧａＮ緩衝層１０２、ＧａＮ緩衝層１０２よりもバンドギャップが大きい第２の窒化物半導体を材料とするＡｌxＧａyＩｎ1-x-yＮ障壁層１０３、ＡｌxＧａyＩｎ1-x-yＮ障壁層１０３の上面にあって、この上面にオーミックコンタクトするソース電極１０５、ドレイン電極１０７、ソース電極１０５、ドレイン電極１０７の間に設けられたゲート電極１０６を形成して半導体装置製造する。そして、ゲート電極１０６を、第２の窒化物半導体よりも小さなバンドギャップを有するｎ型不純物が積極的に注入された高濃度ｎ型ＧａaＩｎ1-aＮゲート電極１０６ａ、ゲート電圧伝送用電極１０６ｂによって構成する。【選択図】  図１
2011044457.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、第１の窒化物半導体を材料とし、不純物を積極的に注入することなく形成された第１半導体層と、
前記第１の窒化物半導体材料よりもバンドギャップが大きい第２の窒化物半導体を材料とし、前記第１半導体層よりも上層に設けられた半導体障壁層と、
前記半導体障壁層の上面にあって、当該上面にオーミックコンタクトするソース電極及びドレイン電極と、
前記ソース電極とドレイン電極との間に設けられたゲート電極と、を含み、
前記ゲート電極は、
前記第２の窒化物半導体よりも小さなバンドギャップを有するｎ型不純物が積極的に注入された第３の窒化物半導体を材料とする半導体コンタクト層と、
前記半導体コンタクト層上に設けられた金属層と、
によって構成されることを特徴とする半導体装置。
【請求項２】
前記第１半導体層と前記半導体障壁層との間に形成された半導体チャネル層をさらに含み、
前記半導体チャネル層は、前記第１の窒化物半導体よりもバンドギャップが小さい第４の窒化物半導体を材料とし、不純物が積極的に注入されていない半導体層であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の窒化物半導体がＧａＮであり、
前記第２の窒化物半導体がＡｌxＧａyＩｎ1-x-yＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ＝１）であり、
前記第３の窒化物半導体がＧａaＩｎ1-aＮ（０≦ａ＜１）であることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第４の窒化物半導体が、ＧａaＩｎ1-aＮ（０≦ａ＜１）であることを特徴とする請求項２または３に記載の半導体装置。
【請求項５】
前記半導体コンタクト層は、厚さが前記第３の窒化物半導体の臨界膜厚以下であり、電子濃度が１×１０18ｃｍ-3以上のＧａaＩｎ1-aＮ（０≦ａ＜１）であることを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
基板上に、第１の窒化物半導体を材料とし、不純物を積極的に注入することなく形成された第１半導体層と、該第１の窒化物半導体材料よりもバンドギャップが大きい第２の窒化物半導体を材料とし、前記第１半導体層よりも上層に設けられた半導体障壁層と、該半導体障壁層の上面にあって、当該上面にオーミックコンタクトするソース電極及びドレイン電極と、該ソース電極とドレイン電極との間に設けられたゲート電極と、を含み、前記ゲート電極が、前記第２の窒化物半導体よりも小さなバンドギャップを有するｎ型不純物が積極的に注入された第３の窒化物半導体を材料とする半導体コンタクト層と、該半導体コンタクト層上に設けられた金属層と、によって構成される半導体装置を製造する半導体の製造装置において、
前記第１半導体層を形成する工程、前記半導体障壁層を形成する工程、前記半導体コンタクト層を形成する工程の全行程が、途中で半導体結晶を製造する結晶成長装置内から前記基板が取り出されることなく行われることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の製造方法に係り、特に、窒化物半導体材料を使った半導体装置、半導体装置の製造方法に関する。
【背景技術】
【０００２】
窒化物半導体は、Ａｌ、Ｇａ、Ｉｎ等のＩＩＩ族元素のうち少なくとも一つ以上の元素と、Ｖ族元素である窒素との化合物であり、一般式Ａｌ1-a-bＧａaＩｎbＮで表される。窒化物半導体は、直接遷移型の半導体であって、その組成により最大６．２ｅＶから０．８ｅＶまでの比較的幅広い禁止帯幅を有する。
【０００３】
また、広い禁止体幅が得られる組成の窒化物半導体は、熱的安定性、絶縁破壊電界、飽和電子速度が大きいことが知られている。以上の特性から、窒化物半導体を、遠赤外から紫外領域までに適用される受光・発光デバイスや、耐高温、高出力、高周波トランジスタ等に適用するための開発が進められている。
【０００４】
窒化物半導体を電子デバイスに適用するため、窒化物半導体を用いたヘテロ構造電界効果トランジスタ（以下、窒化物半導体ＨＦＥＴ（Heterostructure Field Effect Transistor）と記す）の開発が進められている。
【０００５】
図６(ａ)、(ｂ)は、従来の窒化物半導体ＨＦＥＴを説明するための模式的な断面図である。図６（ａ）示した窒化物半導体ＨＦＥＴは、所定の基板１上に形成されたＧａＮ緩衝層２と、ＧａＮ緩衝層２上に形成されたＡｌxＧａyＩｎ1-x-yＮ障壁層３を有している。また、ＡｌxＧａyＩｎ1-x-yＮ障壁層３上にソース電極５、ドレイン電極７が形成されている。ソース電極５、ドレイン電極７の間には、ゲート電極６が形成されている。
【０００６】
ソース電極５、ドレイン電極７はＡｌxＧａyＩｎ1-x-yＮ障壁層３とオーミック接合し、ゲート電極６は、ＡｌxＧａyＩｎ1-x-yＮ障壁層３とショットキー接合している。
【０００７】
一方、図６（ｂ）示した窒化物半導体ＨＦＥＴは、ＧａＮ緩衝層２とＡｌxＧａyＩｎ1-x-yＮ障壁層３との間にＧａaＩｎ1-aＮチャネル層４が形成されている。図６（ｂ）に示した窒化物半導体ＨＦＥＴにおいても、ＡｌxＧａyＩｎ1-x-yＮ障壁層３上にソース電極５、ドレイン電極７、ゲート電極６が形成されている。ソース電極５、ドレイン電極７はＡｌxＧａyＩｎ1-x-yＮ障壁層３とオーミック接合し、ゲート電極６は、ＡｌxＧａyＩｎ1-x-yＮ障壁層３とショットキー接合している。
【０００８】
図６（ａ）、（ｂ）に示した窒化物半導体ＨＦＥＴの作成では、例えば、ＭＯＣＶＤ（Metal  Organic  Chemical  Vapor  Deposition）、ＭＢＥ（Molecular  Beam  Epitaxy
）といった手法により、基板１上にＧａＮ緩衝層２、ＧａaＩｎ1-aＮチャネル層４、ＡｌxＧａyＩｎ1-x-yＮ障壁層３が結晶成長装置において順次堆積される。ＭＯＣＶＤによって窒化物半導体層を順次堆積した後、電極を形成するプロセスは、例えば、特許文献１に記載されている。
【０００９】
ＭＯＶＣＤ等によって堆積された構成は、結晶成長装置から取り出して、その上面の所定の領域にソース電極５、ドレイン電極７が形成される。そして、６００℃から９００℃という高温で熱処理が行われた後に、ゲート電極６が形成される。６００℃から９００℃で窒化物半導体の表面をアニールするプロセスは、例えば、非特許文献１に記載されている。
【００１０】
ソース電極５、ドレイン電極７の材料としては、例えば、Ｔｉ／Ａｌ／Ｎｉ／Ａｕが用いられている。このような材料を選択することにより、ソース電極５、ドレイン電極７を充分低抵抗化することができる。また、ゲート電極の材料としては、ゲート電極の良好なショットキー接合を得るために、仕事関数の高い、例えばＮｉ、Ｐｄ、Ｐｔ等が用いられる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−１０１４２号公報
【非特許文献】
【００１２】
【非特許文献１】1.T. Hashizume et al., Appl. Surface. Sci. 234 (2004)387.
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記した従来技術では、窒化物半導体ＨＦＥＴの、良好なショットキー特性が得られにくいという課題がある。すなわち、従来技術では、結晶成長装置から窒化物半導体が積層された構成が取り出された後にゲート電極等が形成される。このとき、積層された構成の表面が大気に暴露されて自然酸化され、ゲート電極との清浄なショットキー接合面が得難くなる。
【００１４】
また、従来技術では、前述したように、ゲート電極形成前に、ソース電極、ドレイン電極の接触抵抗の低減のため６００℃から９００℃という高温で熱処理を行っている。このとき、障壁層の表面の窒素が脱離して表面がｎ型となり、実効的なショットキー障壁高さが低減する。なお、このような現象は、前記した非特許文献１によって報告されている。
【００１５】
さらに、図６（ｂ）に示したＧａaＩｎ1-aＮチャネル層４とＡｌxＧａyＩｎ1-x-yＮ障壁層３との接合では、分極効果によって高い内部電界が生じる。このため、ＡｌxＧａyＩｎ1-x-yＮ障壁層３上にショットキー金属を接合した際に、電子のトンネル伝導が生じることが考えられる。
【００１６】
以上のように、従来技術では、良好なショットキー接合が得られない可能性がある。良好なショットキー接合が得られない場合、窒化物半導体ＨＦＥＴでは、ゲート電極下のリーク電流が大きくなり、出力特性や耐圧等が設計値よりも低下するという不具合がある。
【００１７】
本発明は、上記した点に鑑みてなされたものであり、結晶成長装置から取り出された窒化物半導体表面の自然酸化を防止し、熱処理による表面劣化を防止し、分極効果による内部電界の発生を抑制することにより、良好なショットキー特性を有する半導体装置、半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
以上述べた課題を解決するため、本発明の請求項１に記載の半導体装置は、基板上（例えば図１に示した基板１０１）に、第１の窒化物半導体を材料とし、不純物を積極的に注入することなく形成された第１半導体層（例えば図１に示したＧａＮ緩衝層１０２）と、前記第１の窒化物半導体材料よりもバンドギャップが大きい第２の窒化物半導体を材料とし、前記第１半導体層よりも上層に設けられた半導体障壁層（例えば図１に示したＡｌxＧａyＩｎ1-x-yＮ障壁層１０３）と、前記半導体障壁層の上面にあって、当該上面にオーミックコンタクトするソース電極（例えば図１に示したソース電極１０５）及びドレイン電極（例えば図１に示したドレイン電極１０７）と、前記ソース電極とドレイン電極との間に設けられたゲート電極（例えば図１に示したゲート電極１０６）と、を含み、前記ゲート電極は、前記第２の窒化物半導体よりも小さなバンドギャップを有するｎ型不純物が積極的に注入された第３の窒化物半導体を材料とする半導体コンタクト層（例えば図１に示した高濃度ｎ型ＧａaＩｎ1-aＮゲート電極１０６ａ）と、前記半導体コンタクト層上に設けられた金属層（例えば図１に示したゲート電圧伝送用電極１０６ｂ）と、によって構成されることを特徴とする。
【００１９】
請求項１の発明によれば、半導体障壁層上に形成されるゲート電極の部位を第３の窒化物半導体を材料とする半導体コンタクト層とすることができる。このため、第１半導体層（緩衝層）や半導体障壁層と共にゲート電極の一部を結晶成長装置内で一連の処理として形成することができる。したがって、請求項１の発明は、ゲート電極下の部分が装置外に取り出されて大気に曝されることがなく、また、ゲート電極形成前にソース電極形成等のための熱処理がされることがない。このような本発明は、結晶成長装置から取り出された窒化物半導体表面の自然酸化を防止し、熱処理による表面劣化を防止し、分極効果による内部電界の発生を抑制することにより、良好なショットキー特性を有する半導体装置を提供することができる。
【００２０】
請求項２に記載の半導体装置は、請求項１に記載の発明において、前記第１半導体層と前記半導体障壁層との間に形成された半導体チャネル層（例えば図５に示したＧａａＩｎ1-aＮチャネル層１０４）をさらに含み、前記半導体チャネル層は、前記第１の窒化物半導体よりもバンドギャップが小さい第４の窒化物半導体を材料とし、不純物が積極的に注入されていない半導体層であることを特徴とする。
【００２１】
請求項２の発明によれば、第１の窒化物半導体よりもバンドギャップが小さい第４の窒化物半導体をチャネル層にすることができる。このため、より高速の半導体装置を提供することができる。
【００２２】
請求項３に記載の半導体装置は、請求項１または２に記載の発明において、前記第１の窒化物半導体がＧａＮであり、前記第２の窒化物半導体がＡｌxＧａyＩｎ1-x-yＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ＝１）であり、前記第３の窒化物半導体がＧａaＩｎ1-aＮ（０≦ａ＜１）であることを特徴とする。
【００２３】
請求項３の発明によれば、第１の窒化物半導体、第２の窒化物半導体、第３の窒化物半導体の各々に、適正な半導体を適用することができる。
【００２４】
請求項４に記載の半導体装置は、請求項２または３に記載の発明において、前記第４の窒化物半導体が、ＧａaＩｎ1-aＮ（０≦ａ＜１）であることを特徴とする。
【００２５】
請求項４の発明によれば、第４の窒化物半導体に適正な半導体を適用することができる。
【００２６】
請求項５に記載の半導体装置は、請求項１から４のいずれか１項に記載の発明において、前記半導体コンタクト層が、厚さが前記第３の窒化物半導体の臨界膜厚以下であり、電子濃度が１×１０18ｃｍ-3以上のＧａaＩｎ1-aＮ（０≦ａ＜１）であることを特徴とする。
【００２７】
請求項５の発明によれば、半導体コンタクト層に、適正な特性の半導体を適用することができる。
【００２８】
請求項６の発明は、基板上に、第１の窒化物半導体を材料とし、不純物を積極的に注入することなく形成された第１半導体層と、該第１の窒化物半導体材料よりもバンドギャップが大きい第２の窒化物半導体を材料とし、前記第１半導体層よりも上層に設けられた半導体障壁層と、該半導体障壁層の上面にあって、当該上面にオーミックコンタクトするソース電極及びドレイン電極と、該ソース電極とドレイン電極との間に設けられたゲート電極と、を含み、前記ゲート電極が、前記第２の窒化物半導体よりも小さなバンドギャップを有するｎ型不純物が積極的に注入された第３の窒化物半導体を材料とする半導体コンタクト層と、該半導体コンタクト層上に設けられた金属層と、によって構成される半導体装置を製造する半導体の製造装置において、前記第１半導体層を形成する工程、前記半導体障壁層を形成する工程、前記半導体コンタクト層を形成する工程の全行程が、途中で半導体結晶を製造する結晶成長装置内から前記基板が取り出されることなく行われることを特徴とする。
【００２９】
請求項６の発明によれば、ゲート電極下の部分が装置外に取り出されて大気に曝されることがなく、また、ゲート電極形成前にソース電極形成等のための熱処理がされることがない。このような本発明は、結晶成長装置から取り出された窒化物半導体表面の自然酸化を防止し、熱処理による表面劣化を防止し、分極効果による内部電界の発生を抑制することにより、良好なショットキー特性を有する半導体装置の製造方法を提供することができる。
【発明の効果】
【００３０】
本発明によれば、結晶成長装置内でショットキー接合の形成が可能であるため、大気暴露による自然酸化、熱処理による表面劣化を防止して清浄なショットキー界面を得ることができる。また、ＧａｚＩｎ１−ｚＮコンタクト層が圧縮歪みを有するために、障壁層内の内部電界が抑制され、ショットキー界面における電子のトンネル伝導を抑制できるという効果がある。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態１の半導体装置を説明するための模式的な断面図である。
【図２】図１に示した窒化物半導体ＨＦＥＴにおいて、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極の厚さとＩｎ組成との関係を説明するための図である。
【図３】実施形態１の窒化物半導体ＨＦＥＴのバンドダイアグラムを例示した図である。
【図４】実施形態１の窒化物半導体ＨＦＥＴのバンドダイアグラムを例示した他の図である。
【図５】本発明の実施形態２の半導体装置を説明するための模式的な断面図である。
【図６】従来の窒化物半導体ＨＦＥＴを説明するための模式的な断面図である。
【発明を実施するための形態】
【００３２】
以下、本発明の実施形態１、２の半導体装置について説明する。
【００３３】
実施形態１
（素子構造）
図１は、本発明の実施形態１の半導体装置を説明するための模式的な断面図である。実施形態１の半導体装置は、窒化物半導体ＨＦＥＴ（Heterojunction Field Effect Transistor）として構成されている。このため、実施形態１では、実施形態１の半導体装置を、窒化物半導体ＨＦＥＴとも記す。
【００３４】
図１に示した窒化物半導体ＨＦＥＴは、基板１０１上に形成されたＧａＮ緩衝層１０２と、ＧａＮ緩衝層１０２上に形成されたＡｌxＧａyＩｎ1-x-yＮ障壁層１０３と、ＡｌxＧａyＩｎ1-x-yＮ障壁層１０３上の所定の領域に形成されたオーミック接合を持つソース電極１０５、ドレイン電極１０７を有している。
【００３５】
以上の半導体装置において、ＡｌxＧａyＩｎ1-x-yＮ障壁層１０３は、ＧａＮ緩衝層１０２よりもバンドギャップが大きい。また、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａに注入されている不純物は、ＡｌxＧａyＩｎ1-x-yＮ障壁層１０３よりも小さなバンドギャップを有するｎ型不純物（例えばＳｉ）である。
【００３６】
図１に示した窒化物半導体ＨＦＥＴでは、ＧａＮ緩衝層１０２におけるＡｌxＧａyＩｎ1-x-yＮ障壁層１０３と接触する側の面に近い所定の深さの領域が、電子走行層（チャネル層）として機能する。
【００３７】
さらに、実施形態１の半導体装置は、ソース電極１０５、ドレイン電極１０７間にゲート電極１０６を備えている。ゲート電極１０６は、高濃度ｎ型ＧａaＩｎ1-aＮゲート電極１０６ａと、ゲート電圧伝送用電極１０６ｂとによって構成されていて、ＡｌxＧａyＩｎ1-x-yＮ障壁層１０３の直上には高濃度ｎ型ＧａaＩｎ1-aＮゲート電極１０６ａが形成されている。なお、図中に示すｄは、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａの厚みを示している。
【００３８】
このような実施形態１の窒化物半導体ＨＦＥＴは、金属のゲート電極に代えて、ＡｌxＧａyＩｎ1-x-yＮ障壁層１０３の直上に高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６と、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａに電圧を伝えるゲート電圧伝送用電極１０６ｂとをゲート電極としたものである。ゲート電圧伝送用電極１０６ｂの材料としては、特に限定されるものでなく、電気抵抗の低い任意の金属材料であればよい。
【００３９】
実施形態１では、ＧａＮ緩衝層１０２、ＡｌxＧａyＩｎ1-x-yＮ障壁層１０３、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａとなる高濃度ｎ型ＧａzＩｎ1-z層を結晶成長装置内で連続して形成することができる。高濃度ｎ型ＧａzＩｎ1-z層は、結晶成長装置から取り出された後にエッチングされて高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａが形成される。
【００４０】
このため、実施形態１によれば、清浄なショットキー接合面（ＡｌxＧａyＩｎ1-x-yＮ障壁層１０３と高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａとの界面）を得ることができる。
【００４１】
以上述べた、実施形態１は、ＭＯＣＶＤのチャンバ等、結晶成長装置から積層された窒化物半導体層が取り出された際、ＡｌxＧａyＩｎ1-x-yＮ障壁層１０３の表面が大気暴露によって自然酸化されることを防ぐことができる。また、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａの形成後にソース電極１０５、ドレイン電極１０７が形成されるので、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａ下のショットキー接合面が熱処理によって劣化することを防止できる。
【００４２】
（製造方法）
実施形態１の半導体装置の製造方法では、図１に示した半導体装置を、以下のようにして製造する。すなわち、図１に示した窒化物半導体ＦＥＴは、基板１０１をＭＯＣＶＤ装置等の結晶成長装置内に基板１０１を挿入し、ＧａＮ緩衝層１０２、ＡｌxＧａyＩｎ1-x-yＮ障壁層１０３、高濃度ｎ型ＧａzＩｎ1-z層を結晶成長装置から取り出すことなく順次形成することによって製造される。この際、材料や組成の異なる各層は、原料ガスや処理温度を各層に応じて適宜変更することによって形成される。
（素子特性）
図２は、図１に示した窒化物半導体ＨＦＥＴにおいて、窒化物半導体ＨＦＥＴの高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａにおける、厚さとＩｎ組成との関係を説明するための図である。図２の縦軸は高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａの厚さ、つまり図１中に示したｄを示している。また、横軸は高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａのＩｎ組成を示している。なお、Ｉｎ組成とは、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極の「１−ｚ」に当てはまる値をいう。図中において直線Ｌで示した範囲より下の領域は、実施形態１の窒化物半導体ＨＦＥＴにおいて高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａがゲート電極として適正に機能する範囲を示している。
【００４３】
図２によれば、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａは、厚さｄとして、少なくとも１ｎｍ以上の膜厚必要とすることが分かる。
【００４４】
また、厚さｄの上限は、ＧａzＩｎ1-zＮに格子緩和が生じる最小の膜厚である、臨界膜厚以下である必要がある。実施形態１では、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａのＩｎ組成は、０から、臨界膜厚が１ｎｍとなる０．７の範囲において有効であるものとする。なお、実施形態１では、文献、「C. A. Parker et al., Appl. Phys. Lett. 75 (1999) 2776.」を参照して臨界膜厚を決定した。
【００４５】
また、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａの厚さｄの有効範囲は、Ｉｎ組成が０．７から徐々にその増加し、Ｉｎ組成が０の場合では原理的には上限がない。しかし、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａが極度に厚い場合、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａの縦方向の抵抗が高くなり、このために生じた寄生抵抗や寄生容量が素子の動作を阻害する。したがって、実用上においては、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａの厚さｄは２００ｎｍ以下であることが望ましい。
【００４６】
なお、実施形態１では、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６のドナーとしてＳｉが用いられている。しかし、実施形態１は、このような構成に限定されるものでなく、実施形態１においてｎ型の不純物（ドナー）として作用するもの、すなわち、ＡｌxＧａyＩｎ1-x-yＮ障壁層１０３よりも小さなバンドギャップを有するｎ型不純物であれば他の不純物であってもよい。
【００４７】
実施形態１では、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６の電子濃度の有効な範囲を１×１０18ｃｍ-3以上、１×１０21ｃｍ-3以上とする。この根拠は、電子濃度が１×１０18ｃｍ-3以下では充分な遮蔽効果が得られないこと、また、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６の縦方向の抵抗が高くなることにある。さらに、電子濃度を１×１０21ｃｍ-3以上とすると、自己補償効果などにより深い準位を持つ欠陥が形成される等、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａの結晶品質の劣化が著しくなることにある。
【００４８】
（理論）
図３（ａ）、（ｂ）は、実施形態１の窒化物半導体ＨＦＥＴのバンドダイアグラムを例示した図である。図３（ａ）は従来の窒化物半導体ＨＦＥＴの、ＧａＮ層上にＡｌ0.25Ｇａ0.75Ｎ層を形成した構造のダイアグラムを例示している。図３（ａ）に示した構造では、Ａｌ0.25Ｇａ0.75Ｎ層はＧａＮ層に対して引っ張り歪みを有する。また、自発分極の影響もあり、Ａｌ0.25Ｇａ0.75Ｎ層のバンドがチャネルとの界面から、表面に向かって上向きに傾斜している。さらに、Ａｌ0.25Ｇａ0.75Ｎ層表面のバンドは、大気に暴露されているため、障壁層の窒素脱離、自然酸化の影響により、表面に向かって上向きとなっている。
【００４９】
一方、図３（ｂ）は、実施形態１の図１に示した窒化物半導体ＦＥＴのバンドダイアグラムを示している。図３（ｂ）のバンドダイアグラムは、ＧａＮ層上にＡｌ0.25Ｇａ0.75Ｎ層を形成し、Ａｌ0.25Ｇａ0.75Ｎ層の上層にさらにゲート電極を構成するＧａ0.9Ｉｎ0.1Ｎ層を設けた構造のものである。ここで、Ｇａ0.9Ｉｎ0.1Ｎ層の電子濃度は１×１０19ｃｍ-3とする。
【００５０】
Ｇａ0.9Ｉｎ0.1Ｎ層を有する構造では、Ｇａ0.9Ｉｎ0.1Ｎ層がＧａＮ層に対し圧縮歪みを有するため、Ａｌ0.25Ｇａ0.75Ｎ層の内部電界が緩和され、ショットキー接合面における電子のトンネル伝導を抑制できる。その結果、ゲート下には電子が蓄積せず、窒化物半導体ＨＦＥＴのエンハンスメント動作が可能になる。
【００５１】
従来のエンハンスメント型ＨＦＥＴでは、シリーズ抵抗が高く、オン抵抗が高いという欠点があることが知られている。実施形態１によれば、このような従来のエンハンスメント型ＨＦＥＴと比較してシリーズ抵抗は同等であるため、オン抵抗の増加を抑制することが可能である。
【００５２】
また、実施形態１によれば、ＨＦＥＴの動作を、ディプリーション型からエンハンスメント型へ変更することが可能である。
【００５３】
図４（ａ）、（ｂ）は、実施形態１の窒化物半導体ＨＦＥＴのバンドダイアグラムを例示する他の図である。図４（ａ）は従来の窒化物半導体ＨＦＥＴの、ＧａＮ層上にＡｌ0.8Ｇａ0.2Ｎ層を形成した構造のダイアグラムを例示している。図４（ａ）に示した構造では、Ａｌ0.8Ｇａ0.2Ｎ層はＧａＮ層に対して圧縮歪みを有するものの、自発分極が大きく、チャネル層となるＧａＮ層に電子が蓄積し、障壁層のバンドが表面に向かって上向きとなっている。
【００５４】
一方、図４（ｂ）は、実施形態１の図１に示した窒化物半導体ＦＥＴのバンドダイアグラムを示している。図４（ｂ）のバンドダイアグラムは、ＧａＮ層上にＡｌ0.8Ｇａ0.2Ｎ層を形成し、さらに、Ａｌ0.8Ｇａ0.2Ｎ層上に電子濃度が１×１０19ｃｍ-3のＧａ0.9Ｉｎ0.1Ｎ層を形成した構造のものである。実施形態１では、Ｇａ0.9Ｉｎ0.1Ｎ層がＧａＮ層に対して圧縮歪みを有するため、障壁層の内部電界が緩和されている。その結果、ゲート電極下には電子が蓄積せず、ＨＦＥＴのエンハンスメント動作が可能である。
【００５５】
従来のエンハンスメント型ＨＦＥＴでは、シリーズ抵抗が高く、オン抵抗が高いという欠点がある。しかし、実施形態１によれば、従来構造と比べ、シリーズ抵抗は同等であるため、オン抵抗の増加を抑制することが可能である。
【００５６】
実施形態２
（素子構造）
図５は、実施形態２の窒化物半導体ＨＦＥTの他の例を説明した図である。図５に示した窒化物半導体ＨＦＥＴは、図１に示した窒化物半導体ＨＦＥＴと同様の構成を含み、同様の構成については同様の符号を付して示している。図５に示した窒化物半導体装置は、図１の窒化物半導体装置において、ＧａＮ緩衝層１０２とＡｌxＧａyＩｎ1-x-yＮ障壁層１０３との間に、ＧａａＩｎ1-aＮチャネル層１０４を設けたものである。
【００５７】
図５に示した窒化物半導体ＨＦＥＴは、図１に示した窒化物半導体ＦＥＴと同様に、ＧａＮ緩衝層１０２、ＧａａＩｎ1-aＮチャネル層１０４、ＡｌxＧａyＩｎ1-x-yＮ障壁層１０３、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａとなる高濃度ｎ型ＧａzＩｎ1-z層を結晶成長装置内で連続して形成することができる。高濃度ｎ型ＧａzＩｎ1-z層は、結晶成長装置から取り出された後にエッチングされて高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａが形成される。
【００５８】
なお、図５に示したＧａａＩｎ1-aＮチャネル層１０４のａを「１」とした場合、図５に示した窒化物半導体ＨＦＥＴと図１に示した窒化物半導体ＨＦＥＴとは同様の構成になる。図５に示した窒化物半導体ＨＦＥＴは、図１に示した窒化物半導体ＨＦＥＴにおけるＧａＮ緩衝層積層のプロセス条件を変更してＧａＮ緩衝層にＩｎを含ませることによって実現される。
【００５９】
また、実施形態２では、ＧａａＩｎ1-aＮチャネル層１０４と高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａとが同じＧａａＩｎ1-aＮ、あるいはＧａzＩｎ1-zＮを含むものの、ＧａａＩｎ1-aＮチャネル層１０４には積極的に不純物が注入されていない。一方、高濃度ｎ型ＧａzＩｎ1-zＮゲート電極１０６ａには積極的に高濃度の不純物が注入されている。ここで、積極的に不純物を注入するとは、不純物を注入するためのプロセス工程を経て不純物が注入されたことをいい、意図しない拡散や汚染等によって不純物が混入される場合を含まない。
【００６０】
（製造方法）
実施形態２の半導体装置の製造方法では、図５に示した半導体装置を、以下のようにして製造する。すなわち、図５に示した窒化物半導体ＦＥＴは、結晶成長装置内に搬入された基板１０１上に結晶成長装置内でＧａＮ緩衝層１０２を形成した後、基板を結晶成長装置から取り出すことなくプロセス条件を変えてＧａａＩｎ1-aＮチャネル層１０４を形成し、続いてＡｌxＧａyＩｎ1-x-yＮ障壁層１０３、高濃度ｎ型ＧａzＩｎ1-z層を形成することによって製造される。
【００６１】
実施形態２の窒化物半導体装置によれば、ＧａaＩｎ1-aＮチャネル層１０４がチャネル層として機能する。このため、実施形態１の窒化物半導体ＨＦＥＴよりも高い電子の移動速度を得ることができ、より高速な窒化物半導体ＨＦＥＴを提供することができる。
【符号の説明】
【００６２】
１０１  基板
１０２  ＧａＮ緩衝層
１０３  ＡｌxＧａyＩｎ1-x-yＮ障壁層
１０４  ＧａａＩｎ1-aＮチャネル層
１０５  ソース電極
１０６  ゲート電極
１０６ａ  高濃度ｎ型ＧａzＩｎ1-zＮゲート電極
１０６ｂ  ゲート電圧伝送用電極
１０７  ドレイン電極
【図１】
2011044457.tif 000003
【図２】
2011044457.tif 000004
【図３】
2011044457.tif 000005
【図４】
2011044457.tif 000006
【図５】
2011044457.tif 000007
【図６】
2011044457.tif 000008