(57)【要約】【課題】セルフリフレッシュモード時において救済アドレスを高頻度にリフレッシュする。【解決手段】外部とは非同期な所定の周期でセルフリフレッシュ信号ＳＲを発生する第１の回路１１と、信号ＳＲに応答してリフレッシュアドレスＲＥＦＡを出力し且つそのリフレッシュアドレスを更新する第２の回路１２と、救済アドレスＲＡを保持する第３の回路１３と、信号ＳＲの発生回数をカウントし、所定の発生回数ごとに割り込み信号Ａを活性化させる第４の回路１４と、信号Ａが非活性状態である場合にはアドレスＲＥＦＡ、活性状態である場合にはアドレスＲＡを指定する第５の回路１５と、選択されたアドレスＲＥＦＡ又はＲＡにより指定されるメモリセルに対してリフレッシュ動作を行う第６の回路１６と、を備える。第２の回路１２は、割り込み信号Ａの活性化に応答してリフレッシュアドレスＲＥＦＡの更新を一時的に停止する。【選択図】図１
2011258259.tif 000002
【特許請求の範囲】
【請求項１】
外部とは非同期な所定の周期でリフレッシュ命令を発生する第１の回路と、
前記リフレッシュ命令に応答してリフレッシュアドレスを出力し且つそのリフレッシュアドレスを更新する第２の回路と、
救済アドレスを保持する第３の回路と、
前記リフレッシュ命令の発生回数をカウントし、所定の発生回数ごとに割り込み信号を活性化させる第４の回路と、
前記割り込み信号が非活性状態である場合には前記第２の回路から出力される前記リフレッシュアドレスを選択し、前記割り込み信号が活性状態である場合には前記第３の回路に保持された前記救済アドレスを選択する第５の回路と、
前記第５の回路によって指定された前記リフレッシュアドレス又は前記救済アドレスにより指定されるメモリセルに対してリフレッシュ動作を行う第６の回路と、を備え、
前記第２の回路は、前記割り込み信号の活性化に応答して前記リフレッシュアドレスの更新を一時的に停止する、ことを特徴とする半導体装置。
【請求項２】
前記第４の回路は、前記第１の回路が活性化された状態で、前記第２の回路が所定のリフレッシュアドレスを出力した後、前記第２の回路が次に前記所定のリフレッシュアドレスを出力するまでの期間に、前記割り込み信号を２のべき乗回活性化させることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記救済アドレスによって指定されるメモリセルの情報保持時間である第１の情報保持時間は、前記救済アドレスとは異なるアドレスによって指定されるメモリセルの情報保持時間である第２の情報保持時間よりも短い、ことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１の情報保持時間は、前記第２の回路が所定のリフレッシュアドレスを出力した後、前記第１の回路が活性化されることなく、前記第２の回路が次に前記所定のリフレッシュアドレスを出力するまでの時間である第１のリフレッシュサイクルよりも長い、ことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１の回路が活性化された状態で、前記第２の回路が所定のリフレッシュアドレスを出力した後、前記第２の回路が次に前記所定のリフレッシュアドレスを出力するまでの時間である第２のリフレッシュサイクルは、前記第１のリフレッシュサイクルよりも長い、ことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第１の情報保持時間は、前記第２のリフレッシュサイクルよりも短い、ことを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記第２の情報保持時間は、前記第２のリフレッシュサイクルよりも長い、ことを特徴とする請求項５又は６に記載の半導体装置。
【請求項８】
前記第１の回路は、外部から発行されるセルフリフレッシュエントリコマンドに応答して活性化され、外部から発行されるセルフリフレッシュイグジットコマンドに応答して非活性化される、ことを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置。
【請求項９】
前記第２の回路は、外部からオートリフレッシュコマンドが発行された場合にも、前記リフレッシュアドレスを出力し且つそのリフレッシュアドレスを更新することを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置。
【請求項１０】
前記第３の回路は、前記救済アドレスを不揮発的に記憶することを特徴とする請求項１乃至９のいずれか一項に記載の半導体装置。
【請求項１１】
半導体装置の外部から発行される一回のセルフリフレッシュコマンドに対応してセルフリフレッシュモードにエントリし、その期間中に複数回の第１のリフレッシュ命令を周期的に活性化させ、前記セルフリフレッシュモードにエントリしていない場合には半導体装置の外部から発行される一回のオートリフレッシュコマンドに応答して一回の第２のリフレッシュ命令を活性化させるリフレッシュ命令発生回路と、
前記第１及び第２のリフレッシュ命令の活性化に応答してアドレスを示すカウント値が更新されるリフレッシュアドレスカウンタと、
前記複数回の第１のリフレッシュ命令の活性化にそれぞれ応答して、前記複数回の第１のリフレッシュ命令が発行された回数を示すカウント値が更新されるセルフリフレッシュカウンタと、
制御回路と、を備え、
前記制御回路は、前記セルフリフレッシュカウンタのカウント値が所定の値を示す場合、割り込み信号を生成し、前記第１のリフレッシュ命令が活性化した及び前記割り込み信号が活性化したことに応答して、前記リフレッシュアドレスカウンタのカウンティングをサスペンドするとともに前記リフレッシュアドレスカウンタが供給するアドレスに代えて救済アドレスに対してリフレッシュ動作を行い、
更に前記制御回路は、前記セルフリフレッシュカウンタのカウント値が前記所定の値とは異なる値を示す場合、前記第１のリフレッシュ命令が活性化したことに応答して、前記リフレッシュアドレスカウンタが供給するアドレスに対してリフレッシュ動作を行うと共に、前記リフレッシュアドレスカウンタのカウンティングを実行する、ことを特徴とする半導体装置。
【請求項１２】
前記制御回路は、前記セルフリフレッシュモードにエントリされた状態で、前記リフレッシュアドレスカウンタが所定のリフレッシュアドレスを出力した後、前記リフレッシュアドレスカウンタが次に前記所定のリフレッシュアドレスを出力するまでの期間に、前記割り込み信号を２のべき乗回活性化させることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記セルフリフレッシュカウンタのカウント値にかかわらず、前記第２のリフレッシュ命令が活性化したことに応答して、前記リフレッシュアドレスカウンタのカウント値が示すアドレスに対してリフレッシュ動作を行うと共に、前記リフレッシュアドレスカウンタのカウンティングを実行する、ことを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記救済アドレスが示すメモリセルの情報保持時間である第１の情報保持時間は、前記救済アドレスとは異なるアドレスが示すメモリセルの情報保持時間である第２の情報保持時間よりも短い、ことを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
前記第１の情報保持時間は、前記リフレッシュアドレスカウンタが所定のリフレッシュアドレスを出力した後、前記セルフリフレッシュモードにエントリすることなく、前記リフレッシュアドレスカウンタが次に前記所定のリフレッシュアドレスを出力するまでの時間である第１のリフレッシュサイクルよりも長い、ことを特徴とする請求項１４に記載の半導体装置。
【請求項１６】
前記セルフリフレッシュモードにエントリした状態で、前記リフレッシュアドレスカウンタが所定のリフレッシュアドレスを出力した後、前記リフレッシュアドレスカウンタが次に前記所定のリフレッシュアドレスを出力するまでの時間である第２のリフレッシュサイクルは、前記第１のリフレッシュサイクルよりも長い、ことを特徴とする請求項１５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、情報を保持するためにリフレッシュ動作が必要なメモリセルを有する半導体装置に関する。
【背景技術】
【０００２】
代表的な半導体装置であるＤＲＡＭ（Dynamic Random Access Memory）は揮発性の半導体記憶装置であり、メモリセルが備えるキャパシタに蓄えられた電荷量によって情報を記憶することから、定期的にリフレッシュ動作を行わなければ、リーク電流によって情報が消失してしまう。このため、リーク電流によって情報が消失する前に全てメモリセルをリフレッシュする必要があり、全てのメモリセルをリフレッシュすべき周期（＝ｔＲＥＦ）は、規格によって例えば６４ｍｓｅｃと定められている。このため、コントローラから発行される時系列な複数回のオートリフレッシュコマンドは、６４ｍｓｅｃの期間内に全ての記憶セルにそれぞれ関連する全てのワード線が選択されるように次々と発行される。オートリフレッシュコマンドの発行時にはリフレッシュアドレスの入力は不要であり、ＤＲＡＭ内に設けられたリフレッシュアドレスカウンタによってリフレッシュすべきワード線に関連するリフレッシュアドレスが自動生成される。
【０００３】
一例として、リフレッシュアドレスが全部で８１９２アドレス（＝８１９２本のワード線）存在する場合、コントローラからは６４ｍｓｅｃの期間内にオートリフレッシュコマンドが８１９２回発行され、これによりリフレッシュアドレスカウンタのカウント値が６４ｍｓｅｃで一周する。６４ｍｓｅｃの期間内に８１９２回発行する限りにおいて、オートリフレッシュコマンドの発行タイミングは任意であり、第１例として６４ｍｓｅｃの期間内にオートリフレッシュコマンドをほぼ等間隔（約７．８μｓｅｃ間隔）で発行しても構わないし、第２例として６４ｍｓｅｃの期間内のある一定期間にオートリフレッシュコマンドを集中的に８１９２回発行しても構わない。前者のコマンド発行方式は「分散リフレッシュ方式」と呼ばれることがあり、後者のコマンド発行方式は「集中リフレッシュ方式」と呼ばれることがある。集中リフレッシュ方式においても、オートリフレッシュコマンドの発行間隔は仕様により定められる最短発行間隔ｔＲＦＣ（例えば１００ｎｓｅｃ）以上でなければならない。但し、仕様によっては、集中リフレッシュ方式が制限されることがある。
【０００４】
上述のように、オートリフレッシュコマンドに応答してリフレッシュ動作を行うモードは、オートリフレッシュモードと呼ばれる。一方、オートリフレッシュモードとは異なり、周期的なリフレッシュ動作を半導体装置内で自動的（自立的）に行うセルフリフレッシュモードが存在する。セルフリフレッシュモードにエントリすると、半導体装置内に設けられたタイマ（内部タイマ）を用いて分散リフレッシュ方式に準じた約７．８μｓｅｃ間隔でリフレッシュ動作が自動的に行われる。
【０００５】
一方、メモリセルの中には、他のメモリセル（大多数のメモリセル）よりも情報保持時間の短いメモリセルが存在することがある。このようなメモリセルに対しては、他のメモリセルよりも高頻度でリフレッシュ動作を行うことにより、情報の消失を防止することが可能となる。例えば、特許文献１の実施例３には、リフレッシュアドレスカウンタが示すリフレッシュアドレスが所定の値となった場合、このリフレッシュアドレスが示すメモリセルの代わりに、情報保持時間の短いメモリセルのリフレッシュ動作を行う方法が記載されている。リフレッシュアドレスカウンタが示すリフレッシュアドレスに対しては、情報保持時間の短いメモリセルのリフレッシュ動作を行った次のオートリフレッシュコマンドに応答してリフレッシュ動作が実行される。この方法によれば、情報保持時間の短いメモリセルのリフレッシュ動作が通常のメモリセルのリフレッシュ動作に定期的に割り込まれることから、情報保持時間の短いメモリセルを高頻度でリフレッシュすることが可能となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３２３９０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の方法では、情報保持時間の短いメモリセルのリフレッシュ動作が定期的に割り込まれる結果、厳密にはコントローラから６４ｍｓｅｃの期間内にオートリフレッシュコマンドを８１９２回発行するだけでは、全てのリフレッシュアドレスに対してリフレッシュ動作を完了することができない。つまり、リフレッシュカウンタが一周する間に割り込まれるリフレッシュ動作の回数をｍ回とした場合、オートリフレッシュコマンドを８１９２＋ｍ回発行しなければ全てのリフレッシュアドレスに対してリフレッシュ動作を完了することができず、８１９２回発行するだけではｍ個のアドレスに対してリフレッシュ動作が行われなくなる。
【０００８】
但し、これは分散リフレッシュ方式においてはほとんど問題とならない。また、分散リフレッシュ方式に準じたセルフリフレッシュモードにおいてもほとんど問題とならない。なぜなら、分散リフレッシュ方式や分散リフレッシュ方式に準じたセルフリフレッシュモードにおいては、リフレッシュ動作がほぼ等間隔で行われるため、全てのリフレッシュアドレスに対してリフレッシュ動作を完了するために８１９２＋ｍ回のリフレッシュ動作が必要であったとしても、各リフレッシュアドレスに対するリフレッシュ周期が僅かに長くなる（６４ｍｓｅｃ＋α）に過ぎないからである。
【０００９】
これに対し、集中リフレッシュ方式においてはある一定期間内にオートリフレッシュコマンドが集中的に複数回発行されることから、この間にリフレッシュされなかったメモリセルは約６４ｍｓｅｃ後までリフレッシュされなくなる。つまり、ｍ個のリフレッシュアドレスに対してはリフレッシュ間隔が約２倍（１２８ｍｓｅｃ）となってしまい、情報の保持を正しく行うことができないおそれがあった。
【００１０】
尚、上記の問題はＤＲＡＭに限らず、メモリセルの構造に起因しリフレッシュ動作が必要な半導体装置全般に対して当てはまる問題である。
【課題を解決するための手段】
【００１１】
本発明による半導体装置は、外部とは非同期な所定の周期でリフレッシュ命令を発生する第１の回路と、前記リフレッシュ命令に応答してリフレッシュアドレスを出力し且つそのリフレッシュアドレスを更新する第２の回路と、救済アドレスを保持する第３の回路と、前記リフレッシュ命令の発生回数をカウントし、所定の発生回数ごとに割り込み信号を活性化させる第４の回路と、前記割り込み信号が非活性状態である場合には前記第２の回路から出力される前記リフレッシュアドレスを選択し、前記割り込み信号が活性状態である場合には前記第３の回路に保持された前記救済アドレスを選択する第５の回路と、前記第５の回路によって指定された前記リフレッシュアドレス又は前記救済アドレスにより指定されるメモリセルに対してリフレッシュ動作を行う第６の回路と、を備え、前記第２の回路は、前記割り込み信号の活性化に応答して前記リフレッシュアドレスの更新を一時的に停止する、ことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、外部とは非同期な所定の周期で発生されるリフレッシュ命令の発生回数をカウントし、所定の発生回数ごとにリフレッシュ動作の割り込みを行っていることから、セルフリフレッシュモードへのエントリ及びイグジットを繰り返すような場合であっても、救済アドレスに対して高頻度にリフレッシュ動作を行うことが可能となり、情報保持時間が短い救済アドレス（メモリセル）に対してその情報保持が保証できる。また、半導体装置の外部から集中リフレッシュ方式でオートリフレッシュコマンドが発行される場合には、オートリフレッシュコマンドに対応するリフレッシュ命令の発生回数がカウントされず、したがって情報保持時間が短い救済アドレスに関連するリフレッシュ動作の割り込みも行われないことから、リフレッシュ間隔が２倍になるという問題も生じない。
【図面の簡単な説明】
【００１３】
【図１】本発明の原理を説明するためのブロック図である。
【図２】本発明の好ましい実施形態による半導体装置１００の構成を示すブロック図である。
【図３】情報保持時間の分布を示す模式的なグラフである。
【図４】半導体装置１００の主要部の構成をより詳細に示す回路図である。
【図５】図４に示す回路部分の動作を説明するためのタイミング図である。
【図６】半導体装置１００の動作を説明するためのタイミング図であり、セルフリフレッシュモードが継続するケースを示している。
【図７】半導体装置１００の動作を説明するためのタイミング図であり、セルフリフレッシュモードへのエントリとイグジットを繰り返すケースを示している。
【図８】本発明との比較例による課題を説明するためのタイミング図である。
【発明を実施するための形態】
【００１４】
本発明の課題を解決する技術思想（コンセプト）の代表的な一例は、以下に示される。但し、本願の請求内容はこの技術思想に限られず、本願の請求項に記載の内容であることは言うまでもない。すなわち、本発明は、オートリフレッシュコマンドに応答したリフレッシュ命令の発生回数をカウントすることなく、セルフリフレッシュモードにおいて活性化したリフレッシュ命令の発生回数をカウントし、カウント数が所定回数に達するごとに救済アドレスに対するリフレッシュ動作をリフレッシュアドレスカウンタが供給するアドレスに対するリフレッシュ動作に割り込ませることを技術思想とするものである。これにより、セルフリフレッシュモードへのエントリ及びイグジットを繰り返すような場合であっても、救済アドレスに対して高頻度にリフレッシュ動作を行うことが可能となる。
【００１５】
図１は、本発明の原理を説明するためのブロック図である。
【００１６】
本発明は、情報を保持するためにリフレッシュ動作が必要なメモリセルからなるメモリセルアレイ１０を備えた半導体装置であり、例えばＤＲＡＭが該当する。メモリセルアレイはワード線とビット線に接続され、リフレッシュアドレスＲＥＦＡはワード線に関連するアドレスである。リフレッシュ動作は、半導体装置の外部から供給されるオートリフレッシュコマンドＲＥＦ又は半導体装置の外部から供給されるセルフリフレッシュエントリコマンドＳＲＥに応答して行われる。これらのコマンドは、外部のコントローラから半導体装置へ発行されるコマンドである。
【００１７】
一回のオートリフレッシュコマンドＲＥＦが発行されると、リフレッシュコマンド発生回路１１ａは一回のリフレッシュ命令ＩＲＥＦを活性化させる。リフレッシュ命令ＩＲＥＦが活性化すると、リフレッシュアドレスカウンタ（第２の回路）１２のカウント値が示すリフレッシュアドレスＲＥＦＡがロウデコーダ（第６の回路）１６に供給され、リフレッシュアドレスＲＥＦＡにより特定されるメモリセルに対してリフレッシュ動作が行われるとともに、リフレッシュアドレスカウンタ１２のカウント値がインクリメント又はデクリメントされる。リフレッシュアドレスカウンタ１２のカウンティングは、次回のリフレッシュ動作時に使用されるアドレスである。
【００１８】
これに対し、一回のセルフリフレッシュエントリコマンドＳＲＥが発行されると、当該半導体装置はセルフリフレッシュモードにエントリし、セルフリフレッシュコマンド発生回路（第１の回路）１１は、セルフリフレッシュ信号ＳＲを自立的に当該半導体装置の外部とは非同期な所定の周期で自動的に活性化させる。セルフリフレッシュ信号ＳＲは、セルフリフレッシュ要求信号である。一回のセルフリフレッシュ信号ＳＲが活性化すると、リフレッシュコマンド発生回路１１ａは一回のリフレッシュ命令ＩＲＥＦを活性化させる。リフレッシュ命令ＩＲＥＦが活性化した場合の動作は上述の通りである。このようなセルフリフレッシュ動作は、外部からセルフリフレッシュイグジットコマンドＳＲＸが発行されるまで継続される。
【００１９】
セルフリフレッシュモードにエントリしている場合、セルフリフレッシュ信号ＳＲの発生回数はセルフリフレッシュカウンタ（第４の回路）１４によってカウントされ、監視される。言い換えれば、セルフリフレッシュカウンタ（第４の回路）１４は、セルフリフレッシュ要求信号の発生回数を監視し、セルフリフレッシュが何回実行されたかを計測している。セルフリフレッシュカウンタ１４には、リフレッシュ命令ＩＲＥＦではなくセルフリフレッシュ信号ＳＲが供給されていることから、オートリフレッシュコマンドＲＥＦに応答したリフレッシュ命令の発生回数はカウントしない。また、そのカウント値はセルフリフレッシュモードからイグジットした場合もリセットされず、カウント値はそのまま保持される。
【００２０】
セルフリフレッシュカウンタ１４は、カウント値が所定値に達するごとに割り込み信号Ａを活性化させる。割り込み信号Ａが活性化すると、マルチプレクサ（第５の回路）１５は、リフレッシュアドレスカウンタ１２の出力であるリフレッシュアドレスＲＥＦＡの代わりにアドレス保持回路（第３の回路）１３に保持されている救済アドレスＲＡを選択し、これをロウデコーダ１６に出力する。救済アドレスＲＡとは、情報保持時間の短いメモリセルのアドレスである。これにより、リフレッシュアドレスＲＥＦＡにより特定されるメモリセルではなく、救済アドレスＲＡにより特定されるメモリセルに対してリフレッシュ動作が行われる。リフレッシュアドレスＲＥＦＡにより特定されるメモリセルのリフレッシュの実行は、次回のリフレッシュサイクルに順延される。
【００２１】
また、割り込み信号Ａはリフレッシュアドレスカウンタ１２にも供給され、これが活性化するとリフレッシュアドレスカウンタの更新が一時的に停止される。このため、割り込み信号Ａの活性化よりマルチプレクサ１５によって選択されなかったリフレッシュアドレスＲＥＦＡは、次にリフレッシュ命令ＩＲＥＦが活性化した場合に選択される。
【００２２】
以上が本発明の原理である。かかる構成により、セルフリフレッシュ動作時においては救済アドレスＲＡの割り込みが行われるため、情報保持時間の短いメモリセルを他のメモリセルよりも高頻度でリフレッシュすることができる。しかも、オートリフレッシュ動作時には救済アドレスＲＡの割り込みが行われないため、例えば集中リフレッシュ方式でオートリフレッシュコマンドＲＥＦが発行される場合であっても、情報保持時間の短いメモリセルも情報保持時間の長い通常メモリセルも、それぞれ所望の周期でリフレッシュすることが可能となる。
【００２３】
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
【００２４】
図２は、本発明の好ましい実施形態による半導体装置１００の構成を示すブロック図である。
【００２５】
図２に示すように、本実施形態による半導体装置１００は、複数のメモリセルＭＣからなるメモリセルアレイ１１０を備える。メモリセルアレイ１１０内においては、複数のワード線ＷＬと複数のビット線ＢＬが交差しており、これらの交点にメモリセルＭＣが配置される。尚、図２には１本のワード線ＷＬと１本のビット線ＢＬの交点に配置された１個のメモリセルＭＣのみを図示している。
【００２６】
ワード線ＷＬの選択はロウデコーダ１２０により行われる。また、ビット線ＢＬはそれぞれセンス回路１２１内の対応するセンスアンプＳＡに接続されており、カラムデコーダ１２２によって選択されたセンスアンプＳＡがデータ入出力回路１２３に接続される。データ入出力回路１２３はデータ入出力端子ＤＱに接続されており、リード動作時においてはメモリセルアレイ１１０から読み出されたリードデータをデータ入出力端子ＤＱを介して外部に出力し、ライト動作時においては外部からデータ入出力端子ＤＱに入力されたライトデータをメモリセルアレイ１１０に供給する。
【００２７】
ロウデコーダ１２０に供給されるロウアドレスは、マルチプレクサ１３０を介してロウアドレスコントロール回路１３１から供給される。また、ロウデコーダ１２０の動作は、ロウコントロール回路１３２によって制御される。ロウアドレスコントロール回路１３１は、アドレス端子ＡＤＤを介してアドレス入力回路１３３に入力されたアドレス（外部アドレス）のうち、ロウアドレスが供給される回路である。また、コマンド端子ＣＭＤを介してコマンド入力回路１４０に入力されたコマンドがアクティブコマンド（ＡＣＴコマンド）である場合、アクティブコマンド発生回路１４１はアクティブ命令ＩＡＣＴを活性化させ、これをロウコントロール回路１３２に供給する。アクティブ命令ＩＡＣＴはマルチプレクサ１３０にも供給され、アクティブ命令ＩＡＣＴが活性化するとマルチプレクサ１３０は入力ノードａ１を選択する。これにより、外部からアクティブコマンドとロウアドレスが入力されると、ロウデコーダ１２０は外部から入力されたロウアドレスが示すワード線ＷＬを活性化させる。ワード線ＷＬが活性化されると、当該ワード線ＷＬにより選択される全てのメモリセルの情報が読み出され、センスアンプＳＡによって増幅される。
【００２８】
一方、カラムデコーダ１２２に供給されるカラムアドレスは、カラムアドレスコントロール回路１３４から供給される。また、カラムデコーダ１２２の動作は、カラムコントロール回路１３５によって制御される。カラムアドレスコントロール回路１３４は、アドレス端子ＡＤＤを介してアドレス入力回路１３３に入力されたアドレス（外部アドレス）のうち、カラムアドレスが供給される回路である。また、コマンド端子ＣＭＤを介してコマンド入力回路１４０に入力されたコマンドがカラムコマンド（リードコマンド又はライトコマンド）である場合、カラムコマンド発生回路１４２はリード／ライト命令ＩＣＯＬを活性化させ、これをカラムコントロール回路１３５に供給する。これにより、外部からカラムコマンドとカラムアドレスが入力されると、カラムデコーダ１２２は外部から入力されたカラムアドレスが示すセンスアンプＳＡを選択する。その結果、リード動作時においては選択されたセンスアンプＳＡによって増幅されたリードデータがデータ入出力回路１２３に出力され、ライト動作時においてはデータ入出力回路１２３から供給されるライトデータによって、選択されたセンスアンプＳＡの情報が上書きされる。
【００２９】
コマンド端子ＣＭＤに入力されるコマンドには、アクティブコマンド及びカラムコマンドの他に、オートリフレッシュコマンドＲＥＦ、セルフリフレッシュエントリコマンドＳＲＥ及びセルフリフレッシュイグジットコマンドＳＲＸが存在する。
【００３０】
オートリフレッシュコマンドＲＥＦが発行された場合、リフレッシュコマンド発生回路１４３はリフレッシュ命令ＩＲＥＦを活性化させる。リフレッシュ命令ＩＲＥＦが活性化すると、リフレッシュアドレスカウンタ１５０のカウント値が更新（インクリメント又はデクリメント）され、カウント値であるリフレッシュアドレスＲＥＦＡがマルチプレクサ１５１に供給される。尚、正確には、カウンティングする前のリフレッシュアドレスカウンタ１５０の情報がリフレッシュ命令ＩＲＥＦに対応してマルチプレクサ１５１に供給され、その後リフレッシュアドレスカウンタ１５０がリフレッシュ命令ＩＲＥＦに対応してカウンティングされる。マルチプレクサ１５１は、割り込み信号Ａが非活性状態である場合には入力ノードａ２を選択し、リフレッシュアドレスカウンタ１５０の出力情報をマルチプレクサ１３０に出力する。上述したリフレッシュ命令ＩＲＥＦはマルチプレクサ１３０にも供給されており、リフレッシュ命令ＩＲＥＦが活性化している場合、マルチプレクサ１３０は入力ノードｂ１を選択する。以上により、オートリフレッシュコマンドＲＥＦが発行されると、リフレッシュアドレスカウンタ１５０より出力されるリフレッシュアドレスＲＥＦＡがロウデコーダ１２０に供給され、リフレッシュアドレスＲＥＦＡが示すワード線ＷＬが活性化される。上述の通り、ワード線ＷＬが活性化されると、当該ワード線ＷＬにより選択される全てのメモリセルの情報が読み出され、センスアンプＳＡによって増幅されることから、これらメモリセルがリフレッシュされる。リフレッシュ命令ＩＲＥＦは、ロウコントロール回路１３２にも供給され、ロウデコーダ１２０を活性化する。
【００３１】
また、セルフリフレッシュエントリコマンドＳＲＥが発行されると、セルフリフレッシュコマンド発生回路１４４が活性化される。セルフリフレッシュコマンド発生回路１４４が活性化するとオシレータ１４５の動作が開始され、オシレータ１４５より外部とは非同期な所定の周期で供給される信号ＯＳＣに同期してセルフリフレッシュ信号ＳＲ（セルフリフレッシュ要求信号）を活性化させる。セルフリフレッシュ信号ＳＲはリフレッシュコマンド発生回路１４３に供給され、これによりオートリフレッシュコマンドＲＥＦが発行された場合と同様にしてリフレッシュ動作が行われる。
【００３２】
さらに、セルフリフレッシュ信号ＳＲはセルフリフレッシュカウンタ１５２にも供給される。セルフリフレッシュカウンタ１５２は、セルフリフレッシュ信号ＳＲの活性化回数をカウントする回路であり、そのカウント値が所定値に達するごとに検出パルスＰを発生する。検出パルスＰを活性化させるカウント数については特に限定されないが、リフレッシュアドレスカウンタ１５０が一周（一巡）するカウント値よりも少ない数であることが必要であり、リフレッシュアドレスカウンタ１５０が一周するカウント値の１／２ｎとすることが好ましい。換言すれば、リフレッシュアドレスカウンタ１５０が一周する間に、検出パルスＰが２のべき乗回活性化することが好ましい。例えば、リフレッシュアドレスカウンタ１５０が一周するカウント値が８１９２であるとすると、セルフリフレッシュ信号ＳＲが１０２４回又は２０４８回発生する度に、検出パルスＰを活性化させることが好ましい。
【００３３】
検出パルスＰは割り込み制御回路１５３に供給される。割り込み制御回路１５３は、検出パルスＰに応答して割り込み信号Ａを活性化させ、これをリフレッシュアドレスカウンタ１５０及びマルチプレクサ１５１に供給する。マルチプレクサ１５１は、割り込み信号Ａが活性化している場合、入力ノードｂ２を選択する。入力ノードｂ２には、アドレス保持回路１５４の出力である救済アドレスＲＡが与えられる。救済アドレスＲＡとは、大多数の通常メモリセルが有する情報保持時間である情報保持時間の長いメモリセルのアドレスに対して情報保持時間の短いメモリセルのアドレスであり、アドレス保持回路１５４は情報保持時間の短いメモリセルのアドレスを不揮発的に記憶する。アドレス保持回路１５４による救済アドレスＲＡの記憶方法としては、特に限定されるものではないが、ヒューズ素子をレーザービーム又は大電流によって溶断することによって不揮発的に記憶する方法や、アンチヒューズ素子を高電圧によって絶縁破壊させることによって不揮発的に記憶する方法、周知のフラッシュメモリ等の不揮発性の記憶セル素子などが挙げられる。
【００３４】
また、リフレッシュアドレスカウンタ１５０は、割り込み信号Ａが活性化した場合、リフレッシュ命令に応答したカウント値の更新を一時的に停止する。次回のリフレッシュ要求が到来したときに、割り込み信号Ａによって一回順延された情報保持時間の長いメモリセルのアドレスを実行するためである。これにより、割り込み信号Ａが活性化すると、リフレッシュアドレスＲＥＦＡの代わりに救済アドレスＲＡがロウデコーダ１２０に供給され、救済アドレスＲＡが示すワード線ＷＬがリフレッシュされることになる。
【００３５】
そして、セルフリフレッシュイグジットコマンドＳＲＸが発行されると、セルフリフレッシュコマンド発生回路１４４が非活性化され、オシレータ１４５の動作が停止される。
【００３６】
割り込み制御回路１５３、マルチプレクサ１５１及び１３０、及びロウコントロール回路１３２は、制御回路の一部である。
【００３７】
以上が本実施形態による半導体装置１００の全体構成である。
【００３８】
ここで、救済アドレスＲＡにより特定されるメモリセルの情報保持時間について説明する。
【００３９】
既に説明したように、ＤＲＡＭにおいては全てのメモリセルの情報保持時間が６４ｍｓｅｃ以上である必要があり、６４ｍｓｅｃ未満の情報保持時間しか持たないメモリセルについては、例えば冗長メモリセルによって置換される。したがって、ＤＲＡＭを制御するコントローラは、６４ｍｓｅｃの期間内に全てのワード線が選択されるようオートリフレッシュコマンドＲＥＦを次々と発行する。
【００４０】
しかしながら、設計によってはメモリセルの情報保持時間を６４ｍｓｅｃよりも十分に長くすることが可能であり、例えば、全てのメモリセルの情報保持時間を１００ｍｓｅｃ以上とすることも可能である。このようなＤＲＡＭであってもコントローラは、スペックに従い、６４ｍｓｅｃの期間内に全てのワード線が選択されるようオートリフレッシュコマンドＲＥＦを発行する。
【００４１】
これに対し、セルフリフレッシュモードにエントリすると、コントローラによる制御は不要であり、当該ＤＲＡＭ内で自動的にリフレッシュ動作が行われる。このため、メモリセルの情報保持時間が規格によって定められた時間よりも十分に長い場合には、これに応じてリフレッシュ周期を長く設定することが可能である。上記の例のように、全てのメモリセルの情報保持時間が１００ｍｓｅｃ以上であれば、セルフリフレッシュ動作時におけるリフレッシュ周期を１００ｍｓｅｃとすることができ、この場合、セルフリフレッシュ動作時における消費電力をより低減することが可能となる。
【００４２】
しかしながら、実際には全てのメモリセルの情報保持時間が１００ｍｓｅｃ以上とはならず、情報保持時間の分布を示す図３のように、いくつかのメモリセルについては情報保持時間が６４ｍｓｅｃ以上、１００ｍｓｅｃ未満となることがある。このようなメモリセルであっても、情報保持時間がスペックで定められた下限値（６４ｍｓｅｃ）を上回っているため、正常なチップとして出荷することが可能であり、コントローラは６４ｍｓｅｃの期間内に全てのワード線が選択されるようオートリフレッシュコマンドＲＥＦを発行すればよい。しかしながら、情報保持時間が６４ｍｓｅｃ以上、１００ｍｓｅｃ未満のメモリセルが一つでも存在すると、セルフリフレッシュ動作時におけるリフレッシュ周期を１００ｍｓｅｃに設定することができなくなってしまう。
【００４３】
本実施形態による半導体装置１００はこのような問題を解消すべく、情報保持時間が６４ｍｓｅｃ以上、１００ｍｓｅｃ未満であるメモリセルのアドレスを救済アドレスＲＡとしてアドレス保持回路１５４に記憶させる。上述の通り、アドレス保持回路１５４に保持された救済アドレスＲＡは、セルフリフレッシュ動作時において他のアドレスよりも高頻度にリフレッシュされることから、セルフリフレッシュ動作時におけるリフレッシュ動作周期を１００ｍｓｅｃに設定しても、当該メモリセルの情報が消失することはない。もちろん、オートリフレッシュ動作においては、リフレッシュ動作周期が６４ｍｓｅｃとなることから、いずれのメモリセルについても情報が消失することはない。しかも、オートリフレッシュ動作時には割り込み制御回路１５３による救済アドレスＲＡの割り込みが行われないことから、集中リフレッシュ方式でオートリフレッシュコマンドＲＥＦが発行された場合であっても、全てのメモリセルは必ず６４ｍｓｅｃ周期でリフレッシュされる。
【００４４】
図４は、本実施形態による半導体装置１００の主要部の構成をより詳細に示す回路図である。
【００４５】
図４に示すように、セルフリフレッシュカウンタ１５２は、１０個のフリップフロップ回路２００〜２０９が縦続接続された構成を有しており、最上位のフリップフロップ回路２０９の出力が検出パルスＰとして用いられる。各フリップフロップ回路は互いに同じ回路構成を有している。具体的には、データラッチ回路（Ｄ−ＦＦ）２１０と、データラッチ回路２１０のクロックノードにラッチパルスを供給する２入力のＮＡＮＤ回路２１１と、データラッチ回路２１０の出力信号を反転させて入力ノードに供給するインバータ２１２と、データラッチ回路２１０の出力信号及び前段のフリップフロップ回路の出力信号を受ける２入力のＡＮＤ回路２１３とを有している。ＮＡＮＤ回路２１１には、セルフリフレッシュ信号ＳＲと前段のフリップフロップ回路の出力信号が供給される。初段のフリップフロップ回路２００については、前段のフリップフロップ回路の出力信号が存在しないことから、当該信号はハイレベルに固定される。
【００４６】
かかる構成により、セルフリフレッシュカウンタ１５２はセルフリフレッシュ信号ＳＲ（セルフリフレッシュ要求信号）の発生回数をカウントする１０ビットのカウンタとして機能する。したがって、最上位のフリップフロップ回路２０９の出力である検出パルスＰは、セルフリフレッシュ信号ＳＲが１０２３（＝２１０−１）回発生する度に活性化され、１０２４回目で非活性化される。
【００４７】
割り込み制御回路１５３は、データラッチ回路（Ｄ−ＬＡ）２２０と、データラッチ回路２２０の入力ノードに出力信号を供給するＳＲ（セットリセット）ラッチ回路２２１と、セルフリフレッシュ信号ＳＲの反転信号をデータラッチ回路２２０のクロックノードに供給するインバータ２２２と、データラッチ回路２２０の出力信号とセルフリフレッシュ状態信号ＳＲｓｔａｔｅを受ける２入力のＡＮＤ回路２２３とを有している。ＡＮＤ回路２２３の出力は割り込み信号Ａとして用いられる。ＳＲラッチ回路２２１は、検出パルスＰがローレベルである場合にはセルフリフレッシュ信号ＳＲが活性化する度にリセットされ、検出パルスＰがハイレベルである場合にはセルフリフレッシュ信号ＳＲに応答してセットされる。また、セルフリフレッシュ状態信号ＳＲｓｔａｔｅは、セルフリフレッシュモード時においてハイレベルとなる状態信号である。
【００４８】
かかる構成により、セルフリフレッシュモード時において検出パルスＰが活性化すると、つまり１０２４回目のセルフリフレッシュ信号ＳＲが発生すると、割り込み信号Ａが活性化する。割り込み信号Ａは、次にセルフリフレッシュ信号ＳＲが発生するまで活性状態に保持される。図４に示すように、割り込み信号Ａはリフレッシュアドレスカウンタ１５０及びマルチプレクサ１５１に供給される。
【００４９】
リフレッシュアドレスカウンタ１５０は、カウント回路２３０と、カウント回路２３０にカウントアップ（又はカウントダウン）信号を供給する２入力のＡＮＤ回路２３１と、ＡＮＤ回路２３１の一方の入力ノードに割り込み信号Ａの反転信号を供給するインバータ２３２とを有している。ＡＮＤ回路２３１の他方の入力ノードには、リフレッシュ命令ＩＲＥＦが供給される。
【００５０】
かかる構成により、リフレッシュアドレスカウンタ１５０内のカウント回路２３０は、リフレッシュ命令ＩＲＥＦが活性化する度にカウントアップ（又はカウントダウン）するが、割り込み信号Ａが活性化している場合は、カウントアップ（又はカウントダウン）動作が保留され、カウント値はそのままとなる。カウント回路２３０のカウント値はリフレッシュアドレスＲＥＦＡとして用いられ、マルチプレクサ１５１の一方の入力ノードａ２に供給される。マルチプレクサ１５１の他方の入力ノードｂ２には、救済アドレスＲＡが供給される。そして、入力ノードａ２，ｂ２のいずれを選択するかは、割り込み信号Ａによって選択される。つまり、割り込み信号Ａが非活性状態である場合にはリフレッシュアドレスＲＥＦＡが選択され、割り込み信号Ａが活性状態である場合には救済アドレスＲＡが選択される。
【００５１】
図５は、図４に示す回路部分の動作を説明するためのタイミング図である。
【００５２】
図５に示すように、セルフリフレッシュ信号ＳＲが発生するとそのたびにリフレッシュアドレスカウンタ１５０及びセルフリフレッシュカウンタ１５２のカウント値がインクリメントされる。したがって、リフレッシュアドレスカウンタ１５０の当初のカウント値とセルフリフレッシュカウンタ１５２の当初のカウント値は同期する。また、セルフリフレッシュ信号ＳＲが発生する度にＳＲラッチ回路２２１のリセットパルスＲＥＳＥＴが活性化するため、ラッチ回路２２０への入力信号ＩＮはローレベルを保持する。したがって、割り込み信号Ａのレベルもローレベルに保持される。
【００５３】
そして、１０２３回目のセルフリフレッシュ信号ＳＲが発生すると検出パルスＰがハイレベルに変化し、１０２４回目のセルフリフレッシュ信号ＳＲに応答してＳＲラッチ回路２２１のセットパルスＳＥＴが活性化する。これにより、ラッチ回路２２０への入力信号ＩＮはハイレベルとなり、割り込み信号Ａがハイレベルに変化する。
【００５４】
これにより、マルチプレクサ１５１は入力ノードｂ２を選択することから、リフレッシュアドレスＲＥＦＡの代わりに救済アドレスＲＡが出力される。図５に示す例では、救済アドレスＲＡの値が＃２２２２であり、当該アドレスがリフレッシュされる。また、割り込み信号Ａの活性化に応答してリフレッシュアドレスカウンタ１５０のカウントアップが一時的に中止されることから、１０２５回目のセルフリフレッシュ信号ＳＲに同期したカウントアップは行われない。リフレッシュアドレスカウンタ１５０のカウントアップは、１０２６回目のセルフリフレッシュ信号ＳＲから再開される。セルフリフレッシュカウンタ１５２のカウントアップは停止されることなく、セルフリフレッシュ信号ＳＲが発生する度に常にカウントアップされる。
【００５５】
次に、本実施形態による半導体装置１００の動作について説明する。
【００５６】
図６及び図７は、本実施形態による半導体装置１００の動作を説明するためのタイミング図である。このうち、図６はセルフリフレッシュモードが継続するケースを示し、図７はセルフリフレッシュモードへのエントリとイグジットを繰り返すケースを示している。いずれのケースも、リフレッシュアドレスカウンタ１５０のカウント値が一周するカウント値が８１９２であり、セルフリフレッシュカウンタ１５２はセルフリフレッシュ信号ＳＲが２０４８回発生する度に検出パルスＰを活性化させるケースを示している。また、救済アドレスＲＡは一例として＃０００１である。
【００５７】
図６に示すようにセルフリフレッシュモードが継続する場合、リフレッシュ動作は常にセルフリフレッシュ信号ＳＲに基づいて行われる。このため、リフレッシュ命令ＩＲＥＦが２０４８回発生する度に救済アドレスＲＡ＃０００１が割り込まれることになる。ここで、セルフリフレッシュモード時におけるリフレッシュ周期が１００ｍｓｅｃであるとすると、リフレッシュ命令ＩＲＥＦの発生間隔は１２．２１μｓｅｃ（＝１００ｍｓｅｃ／８１９２）であるから、２５ｍｓｅｃごとに救済アドレスＲＡ＃０００１がリフレッシュされることになる。したがって、救済アドレスＲＡにより特定されるメモリセルの情報保持時間が１００ｍｓｅｃ未満であっても、２５ｍｓｅｃ以上であれば正しく情報保持される。また、救済アドレスＲＡ（＃０００１）により特定されるメモリセルの情報保持時間が６４ｍｓｅｃ以上であれば、オートリフレッシュ動作時においても正しく情報保持される。
【００５８】
尚、リフレッシュ命令ＩＲＥＦが２０４８回発生する度に救済アドレスＲＡ（＃０００１）が割り込まれるため、リフレッシュアドレスカウンタ１５０が一周するのにリフレッシュ命令ＩＲＥＦが８１９２＋４回発生する必要がある。このため、リフレッシュ周期は１００ｍｓｅｃ＋α（≒１００．０５ｍｓｅｃ）に増大するが、増大量がごく僅かであることから、これによって情報が失われることはない。尚、１００．０５ｍｓｅｃ≒１００ｍｓｅｃ×（（８１９２回＋８１９２回／２０４８回）／８１９２回））である。
【００５９】
一方、図７に示すように、セルフリフレッシュモードへのエントリとイグジットが繰り返される場合、リフレッシュ動作はセルフリフレッシュ信号ＳＲ及びオートリフレッシュコマンドＲＥＦに基づいて行われる。したがって、セルフリフレッシュ信号ＳＲに基づくリフレッシュ動作では、リフレッシュアドレスカウンタ１５０及びセルフリフレッシュカウンタ１５２の両方がカウントアップされるのに対し、オートリフレッシュコマンドＲＥＦに基づくリフレッシュ動作では、リフレッシュアドレスカウンタ１５０のみがカウントアップされ、セルフリフレッシュカウンタ１５２についてはカウントアップされない。このため、セルフリフレッシュモードからイグジットすると、セルフリフレッシュカウンタ１５２のカウント値は保留されたままになる。そして、再びセルフリフレッシュモードへエントリすると、セルフリフレッシュカウンタ１５２のカウントアップが再開され、その値が２０４８になる度に救済アドレスＲＡ（＃０００１）がリフレッシュされる。
【００６０】
つまり、図７に示すように、リフレッシュアドレスカウンタ１５０の値が２０４８の倍数（＃２０４８、＃４０９６、＃６１４４）となった時点ではいずれもセルフリフレッシュモードからイグジットされているが、本実施形態では救済アドレスＲＡの割り込みはリフレッシュアドレスカウンタ１５０とは無関係であることから、このタイミングでは救済アドレスＲＡの割り込みは行われない。救済アドレスＲＡの割り込みは、必ずセルフリフレッシュモードにエントリしてから行われる。
【００６１】
尚、セルフリフレッシュモードからのイグジット期間が長い場合には、救済アドレスＲＡの割り込みが長期間行われなくなるが、セルフリフレッシュモードからイグジットされている場合はオートリフレッシュコマンドＲＥＦが定期的に発行されるため、上述の通り、救済アドレスＲＡ（＃０００１）により特定されるメモリセルの情報保持時間が６４ｍｓｅｃ以上であれば、正しく情報保持される。
【００６２】
図８は、比較例によるタイミング図であり、本願の技術思想とは異なりリフレッシュアドレスカウンタ１５０のカウント値に基づいて、セルフリフレッシュモードでの救済アドレスＲＡの割り込みを行うケースを示している。
【００６３】
図８に示すように、リフレッシュアドレスカウンタ１５０のカウント値に基づいてセルフリフレッシュモードでの救済アドレスＲＡの割り込みを行うと、リフレッシュアドレスカウンタ１５０の値が２０４８の倍数（＃２０４８、＃４０９６、＃６１４４）となった時点でセルフリフレッシュモードからイグジットされている場合、救済アドレスＲＡの割り込みが長期間行われなくなってしまう。その結果、セルフリフレッシュモードへのエントリとイグジットのタイミングによっては、救済アドレスＲＡに対するリフレッシュ周期が１００ｍｓｅｃ程度となるおそれがあり、救済アドレスＲＡにより特定されるメモリセルの情報が破壊されるおそれが生じる。
【００６４】
このような問題は、これまで説明した本実施形態の構成及びその動作波形である図７によって解決される。つまり、セルフリフレッシュモードへのエントリとイグジットがどのようなタイミングで行われる場合であっても、救済アドレスＲＡにより特定されるメモリセルを高頻度でリフレッシュすることが可能となる。
【００６５】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００６６】
例えば、図面に開示した各回路ブロック内の回路形式、その他の制御信号を生成する回路は、図面に開示する回路形式限られない。
【００６７】
また、本発明による半導体装置の技術思想は、様々な半導体装置に適用することができる。例えば、ＣＰＵ（Central Processing Unit）、ＭＣＵ（Micro Control Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＡＳＳＰ（Application Specific Standard Circuit）、メモリ（Memory）等の半導体装置全般に、本発明を適用することができる。このような本発明が適用された半導体装置の製品形態としては、例えば、ＳＯＣ（システムオンチップ）、ＭＣＰ（マルチチップパッケージ）やＰＯＰ（パッケージオンパッケージ）などが挙げられる。これらの任意の製品形態、パッケージ形態を有する半導体装置に対して本発明を適用することができる。
【００６８】
また、トランジスタとして電界効果トランジスタ（Field Effect Transistor; FET）を用いる場合、ＭＯＳ（Metal Oxide Semiconductor）以外にもＭＩＳ（Metal-Insulator Semiconductor）、ＴＦＴ（Thin Film Transistor）等の様々なＦＥＴに適用できる。更に、装置内に一部のバイポーラ型トランジスタを有しても良い。
【００６９】
更に、ＰＭＯＳトランジスタ（Ｐ型チャネルＭＯＳトランジスタ）は、第２導電型のトランジスタ、ＮＭＯＳトランジスタ（Ｎ型チャネルＭＯＳトランジスタ）は、第１導電型のトランジスタの代表例である。
【００７０】
また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００７１】
１０      メモリセルアレイ
１１      セルフリフレッシュコマンド発生回路
１１ａ    リフレッシュコマンド発生回路
１２      リフレッシュアドレスカウンタ
１３      アドレス保持回路
１４      セルフリフレッシュカウンタ
１５      マルチプレクサ
１６      ロウデコーダ
１００    半導体装置
１１０    メモリセルアレイ
１２０    ロウデコーダ
１２１    センス回路
１２２    カラムデコーダ
１２３    データ入出力回路
１３０    マルチプレクサ
１３１    ロウアドレスコントロール回路
１３２    ロウコントロール回路
１３３    アドレス入力回路
１３４    カラムアドレスコントロール回路
１３５    カラムコントロール回路
１４０    コマンド入力回路
１４１    アクティブコマンド発生回路
１４２    カラムコマンド発生回路
１４３    リフレッシュコマンド発生回路
１４４    セルフリフレッシュコマンド発生回路
１４５    オシレータ
１５０    リフレッシュアドレスカウンタ
１５１    マルチプレクサ
１５２    セルフリフレッシュカウンタ
１５３    割り込み制御回路
１５４    アドレス保持回路
【図１】
2011258259.tif 000003
【図２】
2011258259.tif 000004
【図３】
2011258259.tif 000005
【図４】
2011258259.tif 000006
【図５】
2011258259.tif 000007
【図６】
2011258259.tif 000008
【図７】
2011258259.tif 000009
【図８】
2011258259.tif 000010