(57)【要約】【課題】抵抗層で発生する熱が基板の側に伝導しやすい状態で、基板との界面への導電層の形成が抑制できるようにする。【解決手段】ＩｎＰからなる基板１０１と、基板１０１の上に形成された窒化シリコン層１０２と、窒化シリコン層１０２の上に形成された酸化シリコン層１０３と、ＷＳｉＮから構成されて酸化シリコン層１０３の上に形成された抵抗層１０４と、酸化シリコン層１０３の上に形成されて抵抗層１０４に接続された配線１０５および配線１０６とを少なくとも備える。【選択図】  図１
2011165997.tif 000002
【特許請求の範囲】
【請求項１】
ＩｎＰからなる基板と、
この基板の上に形成された窒化シリコン層と、
この窒化シリコン層の上に形成された酸化シリコン層と、
窒素を含む金属から構成されて前記酸化シリコン層の上に形成された抵抗層と、
前記酸化シリコン層の上に形成されて前記抵抗層に接続された配線と
を少なくとも備えることを特徴とする化合物半導体装置。
【請求項２】
請求項１記載の化合物半導体装置において、
前記抵抗層は、窒化されたタングステンのシリサイドおよび窒化タンタルより選択された材料から構成されていることを特徴とする化合物半導体装置。
【請求項３】
請求項１または２記載の化合物半導体装置において、
前記窒化シリコン層は、プラズマＣＶＤ法で形成され、層厚が最大でも１００ｎｍとされている
ことを特徴とする化合物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩｎＰから構成された基板の上に形成される抵抗層を備える化合物半導体装置に関するものである。
【背景技術】
【０００２】
ＩｎＰ基板を用いた化合物半導体集積回路は、ＩｎＰ基板上に作製されたトランジスタが超高速で動作可能なことから、広く使われるようになってきている。ＩｎＰ基板の上に集積回路を作製するには、トランジスタに加え、抵抗やキャパシタなどの受動素子も同時に作製し、これらを配線で接続する必要がある。通常、受動素子や配線は、ＩｎＰ基板を介したリーク電流を抑制するために、絶縁層を介してＩｎＰ基板の上に形成している。
【０００３】
例えば、図３の断面図に示すように、ＩｎＰからなる基板３０１の上に、酸化シリコンからなる絶縁層３０２を形成し、絶縁層３０２の上にタングステンシリサイドの窒化物であるＷＳｉＮからなる抵抗層３０３を形成し、抵抗層３０３に接続する配線３０４および配線３０５を形成している。抵抗層３０３は、スパッタ法などの成膜方法により、ＷＳｉＮなどの抵抗材料を絶縁層３０２の上に堆積して抵抗材料層を形成し、この抵抗材料層を、公知のリソグラフィー技術およびエッチング技術によりパターニングして形成している。このような抵抗材料層のエッチング加工では、一般に、反応性イオンエッチングが用いられている。
【０００４】
ここで、上述したように、抵抗層３０３には、配線３０４，配線３０５が接続されるが、これらの配線が、基板３０１に接触すると、リーク電流発生の原因となる。このため、抵抗層３０３が形成された後に、絶縁層３０２が基板３０１の上に形成されていることが必要となる。このためには、抵抗材料層の下の絶縁層３０２は、反応性イオンエッチングにより除去されないことが重要となる。
【０００５】
例えば、反応性イオンエッチングによるＷＳｉＮのエッチングには、通常ＳＦ6などのガスが用いられるが、このようなＷＳｉＮをエッチングできるガスを用いた反応性イオンエッチングでは、窒化シリコンも同様にエッチングされる。このため、絶縁層３０２の材料としては、窒化シリコンは不向きである。これに対し、酸化シリコンは、ＳＦ6などのＷＳｉＮをエッチングできるガスを用いた反応性イオンエッチングでも、エッチング速度が遅いため、絶縁層３０２の材料として用いることが可能であり、また、一般に用いられている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−０７７２０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、酸化シリコンを絶縁層３０２に用いる場合、次に示すような問題がある。酸化シリコンを絶縁層３０２として用いる場合、ＩｎＰからなる基板３０１と絶縁層３０２との界面に導電層が生じやすいという欠点を持っている。抵抗層３０３などの受動素子は、絶縁層３０２の上に作製されるため、基板３０１と絶縁層３０２との界面に導電層が生じても、これに接触することがなく、電流が直接リークすることはない。
【０００８】
しかしながら、同時に搭載されるトランジスタ（不図示）は、よく知られているように、基板３０１の上に直接形成されることになる。このため、基板３０１と絶縁層３０２との界面に導電層が生じると、トランジスタ間でリーク電流が生ずることになる。作製する回路の種類によっては、上述した導電層によるトランジスタ間のリーク電流が、回路特性に与える影響が無視できず、所望の回路特性が得られない場合がある。
【０００９】
上述した導電層によるリーク電流を低減する方法としては、界面リーク電流を低減しやすいポリイミドやベンゾシクロブテンといった有機絶縁材料から絶縁層３０２を構成し、この上に抵抗層３０３および配線３０４，配線３０５などを形成する方法が考えられる。絶縁層３０２を有機絶縁材料から構成することで、絶縁層３０２と基板３０１との間の導電層の形成が抑制できるようになる。しかしながら、有機絶縁材料は、一般に熱伝導率が低いため、抵抗層３０３で発生する熱を基板３０１の側に放熱しにくい状態となり、抵抗層３０３の長期信頼性確保に問題を生ずることとなる。
【００１０】
本発明は、以上のような問題点を解消するためになされたものであり、抵抗層で発生する熱が基板の側に伝導しやすい状態で、基板との界面への導電層の形成が抑制できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る化合物半導体装置は、ＩｎＰからなる基板と、この基板の上に形成された窒化シリコン層と、この窒化シリコン層の上に形成された酸化シリコン層と、窒素を含む金属から構成されて酸化シリコン層の上に形成された抵抗層と、酸化シリコン層の上に形成されて抵抗層に接続された配線とを少なくとも備える。
【００１２】
上記化合物半導体装置において、抵抗層は、窒化されたタングステンのシリサイドおよび窒化タンタルより選択された材料から構成されていればよい。また、窒化シリコン層は、プラズマＣＶＤ法で形成され、層厚が最大でも１００ｎｍとされていればよい。
【発明の効果】
【００１３】
以上説明したように、本発明によれば、ＩｎＰからなる基板の上に、窒化シリコン層および酸化シリコン層を積層し、この上に窒素を含む金属から構成された抵抗層を形成するようにしたので、抵抗層で発生する熱が基板の側に伝導しやすい状態で、基板との界面への導電層の形成が抑制できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態における化合部半導体装置の一部構成を示す断面図である。
【図２】本発明の実施の形態における他の化合部半導体装置の一部構成を示す断面図である。
【図３】ＩｎＰからなる基板３０１の上に受動素子として抵抗層３０３を備える化合物半導体装置の一部構成を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態における化合物半導体装置の構成を示す構成図である。この化合物半導体装置は、ＩｎＰからなる基板１０１と、基板１０１の上に形成された窒化シリコン層１０２と、窒化シリコン層１０２の上に形成された酸化シリコン層１０３と、ＷＳｉＮから構成されて酸化シリコン層１０３の上に形成された抵抗層１０４と、酸化シリコン層１０３の上に形成されて抵抗層１０４に接続された配線１０５および配線１０６とを少なくとも備える。なお、基板１０１の上の図示していない他の領域には、トランジスタなどの他の素子が形成されている。また、これらの一部の素子に、配線１０５および配線１０６が接続されている。
【００１６】
ここで、本実施の形態における化合物半導体装置の製造方法について、簡単に説明する。まず、基板１０１の上に、例えば、よく知られたプラズマＣＶＤ法により窒化シリコンを堆積することで、窒化シリコン層１０２を形成する。窒化シリコン層１０２は、例えば、層厚５０ｎｍ程度に形成すればよい。次に、よく知られたプラズマＣＶＤ法により酸化シリコンを堆積することで、窒化シリコン層１０２の上に酸化シリコン層１０３を形成する。
【００１７】
次に、公知のスパッタ法によりＷＳｉＮを堆積することで、酸化シリコン層１０３の上にＷＳｉＮ膜を形成する。次いで、形成したＷＳｉＮ膜の上に、公知のリソグラフィー技術により所望の形状のレジストパターンを形成する。次に、例えば、ＳＦ6をエッチングガスとした反応性イオンエッチングにより、形成したレジストパターンをマスクとしてＷＳｉＮ膜を選択的にエッチングすることで、抵抗層１０４を形成する。このエッチングにおいて、酸化シリコン層１０３は、ほとんどエッチングされない。また、酸化シリコン層１０３に覆われている窒化シリコン層１０２も、エッチングされることがない。
【００１８】
次に、形成した抵抗層１０４を含む酸化シリコン層１０３の上に、例えば、チタン、白金、および金の積層構造による配線１０５および配線１０６を形成すれば、図１に示す化合物半導体装置が得られる。これら金属材料の積層構造による配線１０５および配線１０６は、公知のスパッタ法，真空蒸着法などによる各金属層の形成およびリフトオフ法によるパターニングで形成することができる。
【００１９】
上述した本実施の形態によれば、基板１０１の上に窒化シリコン層１０２を設けるので、基板１０１の表面（基板１０１と窒化シリコン層１０２との界面）においては、導電層の形成が抑制され、リーク電流が抑制できるようになる。
【００２０】
発明者らの実験により、基板１０１の上に窒化シリコン層１０２を介して酸化シリコン層１０３を配置した場合、基板１０１と窒化シリコン層１０２との界面のシート抵抗は、２０．１ＧΩ／□となることが判明した。これに対し、ＩｎＰからなる基板の上に、直接、酸化シリコン層を形成して上述同様に抵抗層などを形成した場合、ＩｎＰ基板と酸化シリコン層との界面のシート抵抗は、２．２８ＭΩ／□となる。このように、基板１０１と酸化シリコン層１０３との間に窒化シリコン層１０２を挿入することで、基板１０１表面のシート抵抗をより高くすることができ、リーク電流は、１万分の１程度になることがわかる。
【００２１】
また、本実施の形態によれば、抵抗層１０４の下の層は、酸化シリコン層１０３であるため、ＳＦ6などのガスを用いた反応性イオンエッチングで抵抗層１０４を形成する際に、酸化シリコン層１０３がエッチング除去されることがない。このため、本実施の形態によれば、配線１０５および配線１０６が、基板１０１に接触して形成されることがない。また、本実施の形態によれば、抵抗層１０４と基板１０１との間の絶縁層は、無機材料からなる窒化シリコン層１０２および酸化シリコン層１０３により構成されているため、抵抗層１０４で発生する熱が、基板１０１の側に伝導しやすい状態となっている。
【００２２】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。
【００２３】
例えば、配線構造は、上述したように１層に限らず、図２に示すように、２層構造としてもよい。図２に示す化合物半導体装置は、まず、ＩｎＰからなる基板２０１と、基板２０１の上に形成された窒化シリコン層２０２と、窒化シリコン層２０２の上に形成された酸化シリコン層２０３と、ＷＳｉＮから構成されて酸化シリコン層２０３の上に形成された抵抗層２０４と、酸化シリコン層２０３の上に形成されて抵抗層２０４に接続された配線２０５および配線２０６とを備える。
【００２４】
また、配線２０５および配線２０６を覆って酸化シリコン層２０３の上に形成された層間絶縁層２０７と、層間絶縁層２０７を貫通して配線２０５および配線２０６に接続する貫通配線２０８および貫通配線２０９と、層間絶縁層２０７の上に形成されて貫通配線２０８および貫通配線２０９に接続する配線２１０および配線２１１とを備える。
【００２５】
また、図２に示す化合物半導体装置は、２層配線構造であるが、さらに、３層配線構造，４層配線構造など、多層配線構造としてもよいことはいうまでもない。
【００２６】
また、上述では、プラズマＣＶＤ法を用いて窒化シリコン層および酸化シリコン層を形成したが、これに限るものではなく、他の成膜方法を用いて形成してもよい。同様に、抵抗層は、スパッタ法に限らず、他の方法で形成してもよい。また、配線層は、チタン、白金、および金の積層構造に限らず、他の導電性材料から構成してもよい。
【００２７】
また、抵抗層は、窒化されたタングステンのシリサイド（ＷＳｉＮ）に限らず、窒化タンタル（ＴａＮ）などの窒素を含む金属から構成することも可能である。例えば、抵抗層をＴａＮから構成する場合であっても、ＷＳｉＮと同様に、スパッタ法により成膜し、ＳＦ6を用いてエッチングすることで、パターンの形成が可能である。
【符号の説明】
【００２８】
１０１…基板、１０２…窒化シリコン層、１０３…酸化シリコン層、１０４…抵抗層、１０５，１０６…配線。
【図１】
2011165997.tif 000003
【図２】
2011165997.tif 000004
【図３】
2011165997.tif 000005