(57)【要約】【課題】本発明は、サンプルホールド回路及びＡ／Ｄ変換装置に係り、ホールド出力を行ううえでオペアンプの入力オフセット分の除去性能を向上させることにある。【解決手段】ホールド出力を行うオペアンプを備えるサンプルホールド回路において、所定複数の異なるタイミングで入力電圧をサンプリングするサンプリングキャパシタと、サンプリングキャパシタでサンプリングされた各入力電圧を加減算する加減算手段と、加減算手段により各入力電圧が加減算された後、該加減算により得られる電圧に含まれるオペアンプの入力オフセット電圧分を除去するオフセット電圧除去手段と、を備え、オペアンプは、オフセット電圧除去手段によりオペアンプの入力オフセット電圧分が除去された電圧をホールドして出力する。【選択図】図１
2011244099.tif 000002
【特許請求の範囲】
【請求項１】
ホールド出力を行うオペアンプを備えるサンプルホールド回路であって、
所定複数の異なるタイミングで入力電圧をサンプリングするサンプリングキャパシタと、
前記サンプリングキャパシタでサンプリングされた各入力電圧を加減算する加減算手段と、
前記加減算手段により各入力電圧が加減算された後、該加減算により得られる電圧に含まれる前記オペアンプの入力オフセット電圧分を除去するオフセット電圧除去手段と、を備え、
前記オペアンプは、前記オフセット電圧除去手段により前記オペアンプの入力オフセット電圧分が除去された電圧をホールドして出力することを特徴とするサンプルホールド回路。
【請求項２】
前記加減算手段は、前記サンプリングキャパシタでサンプリングされた入力電圧に応じた電荷が一時転送される一時記憶キャパシタと、前記一時記憶キャパシタへ前記電荷が一時転送される際に該一時記憶キャパシタを前記サンプリングキャパシタと前記オペアンプの入力端子との接続点に導通させ、かつ、前記一時記憶キャパシタに前記電荷が一時転送された後に遮断される第１のスイッチと、前記第１のスイッチが遮断された後に入力電圧がサンプリングされた前記サンプリングキャパシタへ前記一時記憶キャパシタに転送されていた前記電荷を戻す再転送手段と、を有することを特徴とする請求項１記載のサンプルホールド回路。
【請求項３】
前記オフセット電圧除去手段は、前記再転送手段により前記一時記憶キャパシタに転送されていた前記電荷が前記サンプリングキャパシタへ戻された後に前記オペアンプの入力端子及び出力端子の極性を反転させる第２のスイッチを有することを特徴とする請求項２記載のサンプルホールド回路。
【請求項４】
前記加減算手段は、前記一時記憶キャパシタへ前記電荷が一時転送される際に前記サンプリングキャパシタで入力電圧をサンプリングすることにより、該入力電圧を減算することを特徴とする請求項２又は３記載のサンプルホールド回路。
【請求項５】
ホールド出力を行うオペアンプを備えるサンプルホールド回路であって、
所定複数の異なるタイミングで２つの入力電圧をサンプリングする一対のサンプリングキャパシタと、
前記一対のサンプリングキャパシタでサンプリングされた各入力電圧を加減算する加減算手段と、
前記加減算手段により各入力電圧が加減算された後、該加減算により得られる２つの電圧の電位差に含まれる前記オペアンプの入力オフセット電圧分を除去するオフセット電圧除去手段と、を備え、
前記オペアンプは、前記オフセット電圧除去手段により前記オペアンプの入力オフセット電圧分が除去された前記電位差をホールドして出力することを特徴とするサンプルホールド回路。
【請求項６】
前記加減算手段は、前記一対のサンプリングキャパシタでサンプリングされた入力電圧に応じた電荷が一時転送される一対の一時記憶キャパシタと、前記一対の一時記憶キャパシタへ前記電荷が一時転送される際に該一対の一時記憶キャパシタを前記一対のサンプリングキャパシタと前記オペアンプの入力端子との接続点に導通させ、かつ、前記一対の一時記憶キャパシタに前記電荷が一時転送された後に遮断される一対の第１のスイッチと、前記一対の第１のスイッチが遮断された後に入力電圧がサンプリングされた前記一対のサンプリングキャパシタへ前記一対の一時記憶キャパシタに転送されていた前記電荷を戻す再転送手段と、を有することを特徴とする請求項５記載のサンプルホールド回路。
【請求項７】
前記オフセット電圧除去手段は、前記再転送手段により前記一対の一時記憶キャパシタに転送されていた前記電荷が前記一対のサンプリングキャパシタへ戻された後に前記オペアンプの入力端子及び出力端子の極性を反転させる第２のスイッチを有することを特徴とする請求項６記載のサンプルホールド回路。
【請求項８】
前記加減算手段は、前記一対の一時記憶キャパシタへ前記電荷が一時転送される際に前記一対のサンプリングキャパシタで入力電圧をサンプリングすることにより、該入力電圧を減算することを特徴とする請求項６又は７記載のサンプルホールド回路。
【請求項９】
前記一時記憶キャパシタの容量は、前記サンプリングキャパシタの容量よりも大きいことを特徴とする請求項６乃至８の何れか一項記載のサンプルホールド回路。
【請求項１０】
前記加減算手段は、前記一対のサンプリングキャパシタでサンプリングされた入力電圧に応じた電荷が前記一対の一時記憶キャパシタへ一時転送される際に該一対のサンプリングキャパシタの入力側端子を互いに接続させる第３のスイッチを有することを特徴とする請求項６乃至９の何れか一項記載のサンプルホールド回路。
【請求項１１】
前記加減算手段は、前記第３のスイッチにより前記一対のサンプリングキャパシタの入力側端子が互いに接続された状態で、該一対のサンプリングキャパシタでサンプリングされていた入力電圧に応じた電荷が前記一対の一時記憶キャパシタへ一時転送された後に、前記オペアンプの出力端子に現れる電圧が所定電圧よりも大きいか否かを判別する比較手段と、前記比較手段による判別結果に応じて、前記一対のサンプリングキャパシタでサンプリングされる入力電圧を切り替えるサンプリング電圧切替手段と、を有することを特徴とする請求項１０項記載のサンプルホールド回路。
【請求項１２】
請求項１１記載のサンプルホールド回路と、
前記サンプルホールド回路が備える前記オペアンプから出力される２つのアナログ出力電圧の電位差をＡ／Ｄ変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段によりＡ／Ｄ変換して得られたデジタル値と、前記サンプリング電圧切替手段により切り替えられた後に前記一対のサンプリングキャパシタでサンプリングされた入力電圧に応じたデジタル値とを減算又は加算して得られるデジタル値を、出力デジタル値とする最終デジタル値演算手段と、
を備えることを特徴とするＡ／Ｄ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サンプルホールド回路及びＡ／Ｄ変換装置に係り、特に入力されるアナログ電圧をデジタル値に変換して出力するうえで好適なサンプルホールド回路及びＡ／Ｄ変換装置に関する。
【背景技術】
【０００２】
従来、オペアンプを用いてサンプルホールド出力を行うサンプルホールド回路が知られている。サンプルホールド回路に用いられるオペアンプは、入力インピーダンスの高いＭＯＳトランジスタ入力のものが使われることが多いが、ＭＯＳトランジスタ入力のオペアンプは、ＭＯＳトランジスタの素子スレッショルド電圧に過大なバラツキが生じるために、バイポーラ入力のオペアンプに比べて一般にオフセット電圧が大きいオペアンプである。オペアンプの入力オフセット分をキャンセルする手法としては、２つの電圧を２つの異なるキャパシタを用いてサンプリングし、それらのサンプリングにより得られた２つの電圧を同時に極性反転させてオペアンプへ入力することが考えられる（例えば、非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】ISSCC  Dig.Tech.Papers,pp.318-319,2007
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記した非特許文献１記載のオフセットキャンセル手法では、２つの電圧をサンプリングするキャパシタが互いに異なるので、一般的に２つのキャパシタのオペアンプ入力側に付随する寄生容量は一致しない。このため、このオフセットキャンセル手法を上記のサンプルホールド回路に適用すると、２つのキャパシタ間の寄生容量のミスマッチによる誤差がオペアンプの入力オフセット分としてキャンセルされずに残存してしまい、その結果として、サンプルホールド出力を精度良く行うことができない可能性がある。
【０００５】
本発明は、上述の点に鑑みてなされたものであり、ホールド出力を行ううえでオペアンプの入力オフセット分の除去性能を向上させたサンプルホールド回路及びＡ／Ｄ変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的は、ホールド出力を行うオペアンプを備えるサンプルホールド回路であって、所定複数の異なるタイミングで入力電圧をサンプリングするサンプリングキャパシタと、前記サンプリングキャパシタでサンプリングされた各入力電圧を加減算する加減算手段と、前記加減算手段により各入力電圧が加減算された後、該加減算により得られる電圧に含まれる前記オペアンプの入力オフセット電圧分を除去するオフセット電圧除去手段と、を備え、前記オペアンプは、前記オフセット電圧除去手段により前記オペアンプの入力オフセット電圧分が除去された電圧をホールドして出力するサンプルホールド回路により達成される。
【０００７】
この態様の発明において、サンプリングキャパシタは、所定複数の異なるタイミングで入力電圧をサンプリングする。そして、それらのサンプリングされた各入力電圧は加減算される。かかる構成においては、異なるタイミングでサンプリングされる入力電圧のすべてが共通のサンプリングキャパシタでサンプリングされるので、各入力電圧がそれぞれ異なるサンプリングキャパシタでサンプリングされる複数のサンプリングキャパシタを設けた構成と異なり、寄生容量の不一致に起因した誤差がオペアンプの入力オフセット分として残存するのを防止することが可能である。従って、本発明によれば、ホールド出力を行ううえでオペアンプの入力オフセット分の除去性能を向上させることができる。
【０００８】
尚、上記したサンプルホールド回路において、前記加減算手段は、前記サンプリングキャパシタでサンプリングされた入力電圧に応じた電荷が一時転送される一時記憶キャパシタと、前記一時記憶キャパシタへ前記電荷が一時転送される際に該一時記憶キャパシタを前記サンプリングキャパシタと前記オペアンプの入力端子との接続点に導通させ、かつ、前記一時記憶キャパシタに前記電荷が一時転送された後に遮断される第１のスイッチと、前記第１のスイッチが遮断された後に入力電圧がサンプリングされた前記サンプリングキャパシタへ前記一時記憶キャパシタに転送されていた前記電荷を戻す再転送手段と、を有することとしてもよい。
【０００９】
また、上記したサンプルホールド回路において、前記オフセット電圧除去手段は、前記再転送手段により前記一時記憶キャパシタに転送されていた前記電荷が前記サンプリングキャパシタへ戻された後に前記オペアンプの入力端子及び出力端子の極性を反転させる第２のスイッチを有することとしてもよい。
【００１０】
また、上記したサンプルホールド回路において、前記加減算手段は、前記一時記憶キャパシタへ前記電荷が一時転送される際に前記サンプリングキャパシタで入力電圧をサンプリングすることにより、該入力電圧を減算することとしてもよい。
【００１１】
また、上記の目的は、ホールド出力を行うオペアンプを備えるサンプルホールド回路であって、所定複数の異なるタイミングで２つの入力電圧をサンプリングする一対のサンプリングキャパシタと、前記一対のサンプリングキャパシタでサンプリングされた各入力電圧を加減算する加減算手段と、前記加減算手段により各入力電圧が加減算された後、該加減算により得られる２つの電圧の電位差に含まれる前記オペアンプの入力オフセット電圧分を除去するオフセット電圧除去手段と、を備え、前記オペアンプは、前記オフセット電圧除去手段により前記オペアンプの入力オフセット電圧分が除去された前記電位差をホールドして出力するサンプルホールド回路によっても達成される。
【００１２】
この態様の発明において、一対のサンプリングキャパシタは、所定複数の異なるタイミングで２つの入力電圧をサンプリングする。そして、それらのサンプリングされた各入力電圧は加減算される。かかる構成においては、一対のサンプリングキャパシタがすべての入力電圧をサンプリングする共通したものであるので、各入力電圧がそれぞれ異なる一対のサンプリングキャパシタでサンプリングされる複数対のサンプリングキャパシタを設けた構成と異なり、寄生容量の不一致に起因した誤差がオペアンプの入力オフセット分として残存するのを防止することが可能である。従って、本発明によれば、ホールド出力を行ううえでオペアンプの入力オフセット分の除去性能を向上させることができる。
【００１３】
尚、上記したサンプルホールド回路において、前記加減算手段は、前記一対のサンプリングキャパシタでサンプリングされた入力電圧に応じた電荷が一時転送される一対の一時記憶キャパシタと、前記一対の一時記憶キャパシタへ前記電荷が一時転送される際に該一対の一時記憶キャパシタを前記一対のサンプリングキャパシタと前記オペアンプの入力端子との接続点に導通させ、かつ、前記一対の一時記憶キャパシタに前記電荷が一時転送された後に遮断される一対の第１のスイッチと、前記一対の第１のスイッチが遮断された後に入力電圧がサンプリングされた前記一対のサンプリングキャパシタへ前記一対の一時記憶キャパシタに転送されていた前記電荷を戻す再転送手段と、を有することとしてもよい。
【００１４】
また、上記したサンプルホールド回路において、前記オフセット電圧除去手段は、前記再転送手段により前記一対の一時記憶キャパシタに転送されていた前記電荷が前記一対のサンプリングキャパシタへ戻された後に前記オペアンプの入力端子及び出力端子の極性を反転させる第２のスイッチを有することとしてもよい。
【００１５】
また、上記したサンプルホールド回路において、前記加減算手段は、前記一対の一時記憶キャパシタへ前記電荷が一時転送される際に前記一対のサンプリングキャパシタで入力電圧をサンプリングすることにより、該入力電圧を減算することとしてもよい。
【００１６】
また、上記したサンプルホールド回路において、前記一時記憶キャパシタの容量は、前記サンプリングキャパシタの容量よりも大きいこととしてもよい。
【００１７】
また、上記したサンプルホールド回路において、前記加減算手段は、前記一対のサンプリングキャパシタでサンプリングされた入力電圧に応じた電荷が前記一対の一時記憶キャパシタへ一時転送される際に該一対のサンプリングキャパシタの入力側端子を互いに接続させる第３のスイッチを有することとしてもよい。
【００１８】
この場合は、前記加減算手段は、前記第３のスイッチにより前記一対のサンプリングキャパシタの入力側端子が互いに接続された状態で、該一対のサンプリングキャパシタでサンプリングされていた入力電圧に応じた電荷が前記一対の一時記憶キャパシタへ一時転送された後に、前記オペアンプの出力端子に現れる電圧が所定電圧よりも大きいか否かを判別する比較手段と、前記比較手段による判別結果に応じて、前記一対のサンプリングキャパシタでサンプリングされる入力電圧を切り替えるサンプリング電圧切替手段と、を有することとしてもよい。
【００１９】
更に、このサンプルホールド回路は、前記オペアンプから出力される２つのアナログ出力電圧の電位差をＡ／Ｄ変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段によりＡ／Ｄ変換して得られたデジタル値と、前記サンプリング電圧切替手段により切り替えられた後に前記一対のサンプリングキャパシタでサンプリングされた入力電圧に応じたデジタル値とを減算又は加算して得られるデジタル値を、出力デジタル値とする最終デジタル値演算手段と、を備えるＡ／Ｄ変換装置に適用されることとすればよい。
【発明の効果】
【００２０】
本発明によれば、ホールド出力を行ううえでオペアンプの入力オフセット分の除去性能を向上させることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１実施例であるサンプルホールド回路の構成図である。
【図２】本発明の第１実施例のサンプルホールド回路において実行される制御ルーチンの一例のフローチャートである。
【図３】本発明の第１実施例のサンプルホールド回路において入力アナログ電位Ｖｉｎ１ｐ，Ｖｉｎ１ｎのサンプリング時に実現される回路状態を表した図を示す。
【図４】本発明の第１実施例のサンプルホールド回路において入力アナログ電位Ｖｉｎ２ｐ，Ｖｉｎ２ｎのサンプリング時かつサンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆへの電荷転送時に実現される回路状態を表した図である。
【図５】本発明の第１実施例のサンプルホールド回路において入力アナログ電圧Ｖｉｎ２ｐ，Ｖｉｎ２ｎのサンプリング及びサンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｓｎへの電荷転送にサンプリングキャパシタＣｓｐ，Ｃｓｎの寄生容量Ｃｓ（parasitic）が影響する様子を表した図である。
【図６】本発明の第１実施例のサンプルホールド回路において入力アナログ電位Ｖｉｎ３ｐ，Ｖｉｎ３ｎのサンプリング時に実現される回路状態を表した図である。
【図７】本発明の第１実施例のサンプルホールド回路において一時記憶キャパシタＣｆｐ，ＣｆｎからサンプリングキャパシタＣｓｐ，Ｃｓｎへの電荷転送時に実現される回路状態を表した図である。
【図８】本発明の第１実施例のサンプルホールド回路においてサンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｓｎへの電荷転送にサンプリングキャパシタＣｓｐ，Ｃｓｎの寄生容量Ｃｓ（parasitic）が影響する様子を表した図である。
【図９】本発明の第１実施例のサンプルホールド回路においてオペアンプの極性反転時に実現される回路状態を表した図である。
【図１０】本発明の第１実施例の変形例であるサンプルホールド回路において入力アナログ電位Ｖｉｎ２ｐ，Ｖｉｎ２ｎのサンプリング時かつサンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆへの電荷転送時に実現される回路状態を表した図である。
【図１１】本発明の第２実施例であるサンプルホールド回路の構成図である。
【図１２】本発明の第２実施例のサンプルホールド回路を含むＡ／Ｄ変換装置において実行される制御ルーチンの一例のフローチャートである。
【図１３】本発明の第２実施例のサンプルホールド回路において入力アナログ電圧Ｖｉｎ´（＝Ｖｉｎｐ−Ｖｉｎｎ）のサンプリング時に実現される回路状態を表した図である。
【図１４】本発明の第２実施例のサンプルホールド回路においてサンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｓｎへの電荷転送時に実現される回路状態を表した図である。
【図１５】本発明の第２実施例のサンプルホールド回路において基準電圧Ｖｒｅｆ´（＝Ｖｒｅｆｐ−Ｖｒｅｆｎ）のサンプリング時に実現される回路状態を表した図である。
【図１６】本発明の第２実施例のサンプルホールド回路において一時記憶キャパシタＣｆｐ，ＣｆｎからサンプリングキャパシタＣｓｐ，Ｃｓｎへの電荷戻し転送時に実現される回路状態を表した図である。
【図１７】本発明の第２実施例のサンプルホールド回路における入力アナログ電圧Ｖｉｎ´と出力アナログ電圧Ｖｏ´（＝Ｖｏｐ−Ｖｏｎ）との関係を表した図である。
【発明を実施するための形態】
【００２２】
以下、図面を用いて、本発明に係るサンプルホールド回路及びＡ／Ｄ変換装置の具体的な実施の形態について説明する。
【実施例１】
【００２３】
図１は、本発明の第１実施例であるサンプルホールド回路１００の構成図を示す。本実施例のサンプルホールド回路１００は、入力される２つのアナログ電圧の電位差をサンプリングしかつホールドして出力する差動入力型の回路であって、入力されるアナログ電圧をデジタル値に変換するＡ／Ｄ変換装置（例えば、巡回型（循環型）ＡＤＣやパイプライン型ＡＤＣなど）に適用される回路である。
【００２４】
図１に示す如く、サンプルホールド回路１００は、入力される２つのアナログ電圧をサンプリング可能な一対のキャパシタＣｓｐ，Ｃｓｎを有している。以下、キャパシタＣｓｐ，ＣｓｎをサンプリングキャパシタＣｓｐ，Ｃｓｎと称す。尚、サンプリングキャパシタＣｓｐ，Ｃｓｎの容量を容量Ｃｓｐ，Ｃｓｎとする。サンプリングキャパシタＣｓｐの入力側端子には、スイッチＳ１−１ｐを介してアナログ電位Ｖｉｎ１ｐが、スイッチＳ１−２ｐを介してアナログ電位Ｖｉｎ２ｐが、スイッチＳ１−３ｐを介してアナログ電位Ｖｉｎ３ｐが、それぞれ入力され得る。また、サンプリングキャパシタＣｓｎの入力側端子には、スイッチＳ１−１ｎを介してアナログ電位Ｖｉｎ１ｎが、スイッチＳ１−２ｎを介してアナログ電位Ｖｉｎ２ｎが、スイッチＳ１−３ｎを介してアナログ電位Ｖｉｎ３ｎが、それぞれ入力され得る。
【００２５】
スイッチＳ１−１ｐ，Ｓ１−２ｐ，Ｓ１−３ｐはそれぞれ、サンプリングキャパシタＣｓｐの入力側端子にアナログ電位Ｖｉｎ１ｐ，Ｖｉｎ２ｐ，Ｖｉｎ３ｐを入力させる際に導通されるスイッチである。また、スイッチＳ１−１ｎ，Ｓ１−２ｎ，Ｓ１−３ｎはそれぞれ、サンプリングキャパシタＣｓｎの入力側端子にアナログ電位Ｖｉｎ１ｎ，Ｖｉｎ２ｎ，Ｖｉｎ３ｎを入力する際に導通されるスイッチである。スイッチＳ１−１ｐ，Ｓ１−２ｐ，Ｓ１−３ｐは、何れか一つのみがオンすることが可能であり、予め定められた順にオンされる。また、スイッチＳ１−１ｎ，Ｓ１−２ｎ，Ｓ１−３ｎは、何れか一つのみがオンすることが可能であり、予め定められた順にオンされる。更に、スイッチＳ１−１ｐとスイッチＳ１−１ｎとは同時にオンされ、スイッチＳ１−２ｐとスイッチＳ１−２ｎとは同時にオンされ、スイッチＳ１−３ｐとスイッチＳ１−３ｎとは同時にオンされる。
【００２６】
すなわち、サンプリングキャパシタＣｓｐの入力側端子には、アナログ電位Ｖｉｎ１ｐ，Ｖｉｎ２ｐ，Ｖｉｎ３ｐの何れか一つのみが入力されると共に、サンプリングキャパシタＣｓｎの入力側端子には、アナログ電位Ｖｉｎ１ｎ，Ｖｉｎ２ｎ，Ｖｉｎ３ｎの何れか一つのみが入力される。以下、アナログ電位Ｖｉｎ１ｐ，Ｖｉｎ２ｐ，Ｖｉｎ３ｐを総じてＶｉｎｐと、アナログ電位Ｖｉｎ１ｎ，Ｖｉｎ２ｎ，Ｖｉｎ３ｎを総じてＶｉｎｎと、それぞれ称す。
【００２７】
尚、本実施例では、サンプリングキャパシタＣｓｐに入力されるアナログ電位Ｖｉｎ１ｐ，Ｖｉｎ２ｐ，Ｖｉｎ３ｐの切り替えを、スイッチＳ１−１ｐ，Ｓ１−２ｐ，Ｓ１−３ｐによるスイッチ動作で実現させるように表現することとしているが、これは、アナログ電位Ｖｉｎ１ｐ，Ｖｉｎ２ｐ，Ｖｉｎ３ｐが時間変化する様子を表したものであるので、実際には単一のスイッチＳ１ｐによる導通／遮断の切り替えにより複数の異なるタイミングでアナログ電位Ｖｉｎ１ｐ，Ｖｉｎ２ｐ，Ｖｉｎ３ｐをサンプリングキャパシタＣｓｐに入力させるものであればよい。また、サンプリングキャパシタＣｓｎとアナログ電位Ｖｉｎ１ｎ，Ｖｉｎ２ｎ，Ｖｉｎ３ｎとの間でも同様である。
【００２８】
スイッチＳ１−１ｐ〜Ｓ１−３ｐ，Ｓ１−１ｎ〜Ｓ１−３ｎはそれぞれ、制御回路１０２により制御され、具体的には、入力されるアナログ電位Ｖｉｎｐ，Ｖｉｎｎをサンプリングすべきでないときはオフされ、入力されるアナログ電位Ｖｉｎｐ，Ｖｉｎｎをサンプリングすべきときにオンされる。サンプリングキャパシタＣｓｐは、スイッチＳ１−１ｐ，Ｓ１−２ｐ，Ｓ１−３ｐがオン状態にあるとき、そのスイッチＳ１−１ｐ，Ｓ１−２ｐ，Ｓ１−３ｐを介して入力されるアナログ電位Ｖｉｎ１ｐ，Ｖｉｎ２ｐ，Ｖｉｎ３ｐに従った入力電荷を蓄積することが可能であり、その入力電荷の蓄積により入力アナログ電圧のサンプリングを行う。また、サンプリングキャパシタＣｓｎは、スイッチＳ１−１ｎ，Ｓ１−２ｎ，Ｓ１−３ｎがオン状態にあるとき、そのスイッチＳ１−１ｎ，Ｓ１−２ｎ，Ｓ１−３ｎを介して入力されるアナログ電位Ｖｉｎ１ｎ，Ｖｉｎ２ｎ，Ｖｉｎ３ｎに従った入力電荷を蓄積することが可能であり、その入力電荷の蓄積により入力アナログ電圧のサンプリングを行う。
【００２９】
サンプルホールド回路１００は、また、オペアンプ１１０を有している。上記のサンプリングキャパシタＣｓｐの出力側端子には、スイッチＳ３ｐを介して第１の基準端子１０４が接続されており、スイッチＳ４−１ｐを介してオペアンプ１１０の負側入力端子が接続されていると共に、スイッチＳ４−２ｐを介してオペアンプ１１０の正側入力端子が接続されている。また、上記のサンプリングキャパシタＣｓｎの出力側端子には、スイッチＳ３ｎを介して第１の基準端子１０４が接続されており、スイッチＳ４−１ｎを介してオペアンプ１１０の正側入力端子が接続されていると共に、スイッチＳ４−２ｎを介してオペアンプ１１０の負側入力端子が接続されている。第１の基準端子１０４には、オペアンプ１１０の入力コモンモード電位Ｖｉｃｍが入力される。この入力コモンモード電位Ｖｉｃｍは、オペアンプ１１０を動作させるための適当な電圧（具体的には、入力アナログ電位ＶｉｎｐとＶｉｎｎとの中間電位（Ｖｉｎｐ＋Ｖｉｎｎ）／２）であり、上記の出力コモンモード電位Ｖｏｃｍとは独立して設定されることが可能である。
【００３０】
スイッチＳ３ｐ，Ｓ３ｎは、サンプリングキャパシタＣｓｐ，Ｃｓｎの出力側端子と第１の基準端子１０４とを導通／遮断するスイッチである。スイッチＳ３ｐ，Ｓ３ｎは、制御回路１０２により制御される。また、スイッチＳ４−１ｐ，Ｓ４−２ｐ，Ｓ４−１ｎ，Ｓ４−２ｎは、サンプリングキャパシタＣｓｐ，Ｃｓｎの出力側端子とオペアンプ１１０の入力端子とを導通／遮断するスイッチである。スイッチＳ４−１ｐ，Ｓ４−２ｐ，Ｓ４−１ｎ，Ｓ４−２ｎは、制御回路１０２により制御される。
【００３１】
オペアンプ１１０の負側入力端子には、スイッチＳ５ｐを介してキャパシタＣｆｐが接続されている。また、オペアンプ１１０の正側入力端子には、スイッチＳ５ｎを介してキャパシタＣｆｎが接続されている。スイッチＳ５ｐ，Ｓ５ｎは、オペアンプ１１０の入力端子とキャパシタＣｆｐ，Ｃｆｎの入力側端子とを導通／遮断するスイッチである。スイッチＳ５ｐ，Ｓ５ｎは、制御回路１０２により制御される。キャパシタＣｆｐ，Ｃｆｎは、上記のサンプリングキャパシタＣｓｐ，Ｃｓｎに蓄積された電荷が転送される一時記憶キャパシタである。以下、キャパシタＣｆｐ，Ｃｆｎを一時記憶キャパシタＣｆｐ，Ｃｆｎと称す。尚、一時記憶キャパシタＣｆｐ，Ｃｆｎの容量を容量Ｃｆｐ，Ｃｆｎとする。  一時記憶キャパシタＣｆｐの出力側端子には、スイッチＳ６ｐを介してオペアンプ１１０の正側出力端子（電圧Ｖｏｐ）が接続されていると共に、スイッチＳ７ｐを介して第２の基準端子１０６が接続されている。また、一時記憶キャパシタＣｆｎの出力側端子には、スイッチＳ６ｎを介してオペアンプ１１０の負側出力端子（電圧Ｖｏｎ）が接続されていると共に、スイッチＳ７ｎを介して第２の基準端子１０６が接続されている。スイッチＳ６ｐ，Ｓ６ｎは、一時記憶キャパシタＣｆｐ，Ｃｆｎの出力側端子とオペアンプ１１０の出力端子とを導通／遮断するスイッチであり、制御回路１０２により制御される。また、スイッチＳ７ｐ，Ｓ７ｎは、一時記憶キャパシタＣｆｐ，Ｃｆｎの出力側端子と第２の基準端子１０６とを導通／遮断するスイッチであり、制御回路１０２により制御される。
【００３２】
また、サンプリングキャパシタＣｓｐの入力側端子には、スイッチＳ８−１ｐを介してオペアンプ１１０の正側出力端子が接続されていると共に、スイッチＳ８−２ｐを介してオペアンプ１１０の負側出力端子が接続されている。サンプリングキャパシタＣｓｎの入力側端子には、スイッチＳ８−１ｎを介してオペアンプ１１０の負側出力端子が接続されていると共に、スイッチＳ８−３ｎを介してオペアンプ１１０の正側出力端子が接続されている。スイッチＳ８−１ｐ，Ｓ８−２ｐ，Ｓ８−１ｎ，Ｓ８−２ｎは、オペアンプ１１０の出力端子とサンプリングキャパシタＣｓｐ，Ｃｓｎの入力側端子とを導通／遮断するスイッチであり、制御回路１０２により制御される。
【００３３】
オペアンプ１１０の負側入力端子には、スイッチＳ９ｐを介してキャパシタＣｈｐが接続されていると共に、スイッチＳ９ｐ及びＳ１１ｐを介して第１の基準端子１０４が接続されている。オペアンプ１１０の正側出力端子には、スイッチＳ１０ｐを介してキャパシタＣｈｐが接続されていると共に、スイッチＳ１０ｐ及びＳ１１ｐを介して第２の基準端子１０６が接続されている。すなわち、キャパシタＣｈｐは、スイッチＳ９ｐを介してオペアンプ１１０の負側入力端子に接続され、スイッチＳ１１ｐを介して第１の基準端子１０４に接続され、スイッチＳ１０ｐを介してオペアンプ１１０の正側出力端子に接続され、かつスイッチＳ１２ｐを介して第２の基準端子１０６に接続されている。各スイッチＳ９ｐ，Ｓ１０ｐ，Ｓ１１ｐ，Ｓ１２ｐは、制御回路１０２により制御される。
【００３４】
オペアンプ１１０の正側入力端子には、スイッチＳ９ｎを介してキャパシタＣｈｎが接続されていると共に、スイッチＳ９ｎ及びＳ１１ｎを介して第１の基準端子１０４が接続されている。オペアンプ１１０の負側出力端子には、スイッチＳ１０ｎを介してキャパシタＣｈｎが接続されていると共に、スイッチＳ１０ｎ及びＳ１１ｎを介して第２の基準端子１０６が接続されている。すなわち、キャパシタＣｈｎは、スイッチＳ９ｎを介してオペアンプ１１０の正側入力端子に接続され、スイッチＳ１１ｎを介して第１の基準端子１０４に接続され、スイッチＳ１０ｎを介してオペアンプ１１０の負側出力端子に接続され、かつスイッチＳ１２ｎを介して第２の基準端子１０６に接続されている。各スイッチＳ９ｎ，Ｓ１０ｎ，Ｓ１１ｎ，Ｓ１２ｎは、制御回路１０２により制御される。
【００３５】
次に、図２乃至図９を参照して、本実施例のサンプルホールド回路１００及びＡ／Ｄ変換装置の動作について説明する。
【００３６】
図２は、本実施例のサンプルホールド回路１００において実行される制御ルーチンの一例のフローチャートを示す。図３は、本実施例のサンプルホールド回路１００において入力アナログ電位Ｖｉｎ１ｐ，Ｖｉｎ１ｎのサンプリング時に実現される回路状態を表した図を示す。図４は、本実施例のサンプルホールド回路１００において入力アナログ電圧Ｖｉｎ２ｐ，Ｖｉｎ２ｎのサンプリング時かつサンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｓｎへの電荷転送時に実現される回路状態を表した図を示す。図５は、本実施例のサンプルホールド回路１００において入力アナログ電圧Ｖｉｎ２ｐ，Ｖｉｎ２ｎのサンプリング及びサンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｓｎへの電荷転送にサンプリングキャパシタＣｓｐ，Ｃｓｎの寄生容量Ｃｓ（parasitic）が影響する様子を表した図を示す。
【００３７】
また、図６は、本実施例のサンプルホールド回路１００において入力アナログ電位Ｖｉｎ３ｐ，Ｖｉｎ３ｎのサンプリング時に実現される回路状態を表した図を示す。図７は、本実施例のサンプルホールド回路１００において一時記憶キャパシタＣｆｐ，ＣｆｎからサンプリングキャパシタＣｓｐ，Ｃｓｎへの電荷転送時に実現される回路状態を表した図を示す。図８は、本実施例のサンプルホールド回路１００においてサンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｓｎへの電荷転送にサンプリングキャパシタＣｓｐ，Ｃｓｎの寄生容量Ｃｓ（parasitic）が影響する様子を表した図を示す。図９は、本実施例のサンプルホールド回路１００においてオペアンプ１１０の極性反転時に実現される回路状態を表した図を示す。
【００３８】
本実施例において、Ａ／Ｄ変換装置がＡ／Ｄ変換を行う前は、各スイッチＳはオフ状態にある。Ａ／Ｄ変換が行われるときは、まず、サンプルホールド回路１００の制御回路１０２は、入力アナログ電位Ｖｉｎ１ｐ，Ｖｉｎ１ｎのサンプリングを行う処理を実行する（ステップ１００）。具体的には、このとき、制御回路１０４は、スイッチＳ１−１ｐ，Ｓ１−１ｎをオン状態にすると共に、スイッチＳ３ｐ，Ｓ３ｎをオン状態にする（図３参照）。
【００３９】
スイッチＳ４−１ｐ，Ｓ４−２ｐがオフ状態にありかつスイッチＳ１−１ｐ，Ｓ３ｐがオン状態にあると、サンプリングキャパシタＣｓｐにアナログ電位Ｖｉｎ１ｐと入力コモンモード電位Ｖｉｃｍとの電位差（入力電圧）が印加されるので、その電位差に応じた電荷（入力電荷）が蓄積される。この場合は、サンプリングキャパシタＣｓｐで入力アナログ電位Ｖｉｎ１ｐのサンプリングが行われる。また同様に、スイッチＳ４−１ｎ，Ｓ４−２ｎがオフ状態にありかつスイッチＳ１−１ｎ，Ｓ３ｎが共にオン状態にあると、サンプリングキャパシタＣｓｎにアナログ電位Ｖｉｎ１ｎと入力コモンモード電位Ｖｉｃｍとの電位差（入力電圧）が印加されるので、その電位差に応じた電荷（入力電荷）が蓄積される。この場合は、サンプリングキャパシタＣｓｎで入力アナログ電位Ｖｉｎ１ｎのサンプリングが行われる。
【００４０】
尚、上記の如くサンプリングキャパシタＣｓｐ，Ｃｓｎで入力アナログ電位Ｖｉｎ１ｐ，Ｖｉｎ１ｎのサンプリングが行われる際に同時に又はそのサンプリングが行われる前には、制御回路１０２は、一時記憶キャパシタＣｆｐ，Ｃｆｎのリセット（ディスチャージ）及びオフセットキャンセルを行う。具体的には、このとき、制御回路１０２は、スイッチＳ６ｐ，Ｓ６ｎをオフにしたままスイッチＳ７ｐ，Ｓ７ｎをオン状態にし、かつ、Ｓ５ｐ，Ｓ５ｎ，Ｓ９ｐ，Ｓ９ｎ，Ｓ１０ｐ，Ｓ１０ｎをオフ状態にする（図３参照）。
【００４１】
かかるスイッチ状態が実現されると、一時記憶キャパシタＣｆｐ，Ｃｆｎの出力側端子は第２の基準端子１０６に接続されて出力コモンモード電位Ｖｏｃｍが印加される状態になるので、その一時記憶キャパシタＣｆｐ，Ｃｆｎの残留電荷が放電されてそのリセットが行われる。また、オペアンプ１１０は入出力がキャパシタＣｈｐ，Ｃｈｎを介して接続されるフィードバック状態にされるので、オペアンプ１１０の入力端子間にオフセット電圧Ｖｏｓが発生し、一時記憶キャパシタＣｆｐ，Ｃｆｎがオフセットキャンセルされる。尚、かかるスイッチ状態が実現される前に予めキャパシタＣｈｐ，Ｃｈｎをリセット（ディスチャージ）しておくことが望ましく、このリセットはスイッチＳ１１ｐ，Ｓ１１ｎ，Ｓ１２ｐ，Ｓ１２ｎをオンすることにより実現可能である。
【００４２】
尚、一時記憶キャパシタＣｆｐ，Ｃｆｎのリセット（ディスチャージ）及びオフセットキャンセルは、上記の如くキャパシタＣｈｐ，Ｃｈｎを用いなくても実現可能である。例えば、オペアンプ１１０の入出力を短絡接続させてフィードバック状態にすることにより実現可能である（この場合は、自動的に入力コモンモード電位Ｖｉｃｍが出力コモンモードＶｏｃｍと同一になる（Ｖｉｃｍ＝Ｖｏｃｍ））。また、一時記憶キャパシタＣｆｐ，Ｃｆｎのリセットを行うことは必ずしも必要では無く、予め設定した所定電荷が蓄えられていてもよい。
【００４３】
上記したサンプリングキャパシタＣｓｐ，Ｃｓｎでの入力アナログ電位Ｖｉｎ１ｐ，Ｖｉｎ１ｎのサンプリングが完了して、そのサンプリングキャパシタＣｓｐ，Ｃｓｎに入力アナログ電位Ｖｉｎ１ｐ，Ｖｉｎ１ｎに従った入力電荷が蓄積されると、次に、制御回路１０２は、入力アナログ電位Ｖｉｎ２ｐ，Ｖｉｎ２ｎのサンプリングを行う処理と共に、そのサンプリングキャパシタＣｓｐ，Ｃｓｎに蓄積された入力電荷を一時記憶キャパシタＣｆｐ，Ｃｓｎへ転送する処理を実行する（ステップ１０２）。具体的には、このとき、制御回路１０２は、スイッチＳ１−１ｐ，Ｓ１−１ｎ，Ｓ３ｐ，Ｓ３ｎ，Ｓ７ｐ，Ｓ７ｎ，Ｓ９ｐ，Ｓ９ｎ，Ｓ１０ｐ，Ｓ１０ｎをオン状態からオフ状態へ切り替えると共に、スイッチＳ１−２ｐ，Ｓ１−２ｎ，Ｓ４−１ｐ，Ｓ４−１ｎ，Ｓ６ｐ，Ｓ６ｎをオフ状態からオン状態へ切り替える（図４参照）。
【００４４】
かかる状態が実現されると、サンプリングキャパシタＣｓｐの入力側端子にアナログ電位Ｖｉｎ２ｐが印加されかつその出力側端子にオペアンプ１１０の負側入力端子が接続される。この場合には、サンプリングキャパシタＣｓｐにアナログ電位Ｖｉｎ２ｐに応じた電荷（入力電荷）が蓄積されることで、サンプリングキャパシタＣｓｐで入力アナログ電位Ｖｉｎ２ｐのサンプリングが行われると共に、その入力アナログ電位Ｖｉｎ２ｐとその前にサンプリングされていた入力アナログ電位Ｖｉｎ１ｐとの差分（Ｖｉｎ１ｐ−Ｖｉｎ２ｐ）に相当する電荷がサンプリングキャパシタＣｓｐから一時記憶キャパシタＣｆｐへ転送される。
【００４５】
また同様に、サンプリングキャパシタＣｓｎの入力側端子にアナログ電位Ｖｉｎ２ｎが印加されかつその出力側端子にオペアンプ１１０の正側入力端子が接続される。この場合には、サンプリングキャパシタＣｓｎにアナログ電位Ｖｉｎ２ｎに応じた電荷（入力電荷）が蓄積されることで、サンプリングキャパシタＣｓｎで入力アナログ電位Ｖｉｎ２ｎのサンプリングが行われると共に、その入力アナログ電位Ｖｉｎ２ｎとその前にサンプリングされていた入力アナログ電位Ｖｉｎ１ｎとの差分（Ｖｉｎ１ｎ−Ｖｉｎ２ｎ）に相当する電荷がサンプリングキャパシタＣｓｎから一時記憶キャパシタＣｆｎへ転送される。
【００４６】
このように入力アナログ電位Ｖｉｎ２ｐ，Ｖｉｎ２ｎのサンプリング及びサンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｓｎへの電荷転送が行われると、オペアンプ１１０の正側出力端子と負側出力端子との間の差動出力電圧Ｖｏ´（＝Ｖｏｐ−Ｖｏｎ）は、次式（１）の如きものとなる。すなわち、オペアンプ１１０の入力オフセット電圧ＶｏｓにサンプリングキャパシタＣｓｐ，Ｃｓｎの寄生容量Ｃｓ（parasitic）分を加えたものが加算されたものとなる。
【００４７】
Ｖｏ´＝（Ｃｓ／Ｃｆ）（（Ｖｉｎ１ｐ−Ｖｉｎ１ｎ）−（Ｖｉｎ２ｐ−Ｖｉｎ２ｎ）
＋Ｖｏｓ（１＋Ｃｓ（parasitic）／Ｃｓ））
＝（Ｃｓ／Ｃｆ）（（Ｖｉｎ１´−Ｖｉｎ２´）
＋Ｖｏｓ（１＋Ｃｓ（parasitic）／Ｃｓ））              ・・・（１）
ここで、Ｖｉｎ１´＝Ｖｉｎ１ｐ−Ｖｉｎ１ｎであり、Ｖｉｎ２´＝Ｖｉｎ２ｐ−Ｖｉｎ２ｎであるとする。キャパシタＣｓｐ，ＣｓｎのミスマッチやキャパシタＣｆｐ，Ｃｆｎのミスマッチは十分に小さく、Ｃｓｐ＝ＣｓｎかつＣｆｐ＝Ｃｆｎが成立するものとし、オペアンプ１１０のゲインは十分に高く、また、コモンモード除去比ＣＭＲＲは十分に高いものとする。また、Ｖｏｓはオペアンプ１１０の入力オフセット電圧であり、Ｃｓ（parasitic）はサンプリングキャパシタＣｓｐ，Ｃｓｎのオペアンプ入力コモンモード側に付随する寄生容量（例えば、ＩＣ回路でＩＣ基板とキャパシタＣｓｐ，Ｃｓｎとの間やキャパシタＣｓｐ，Ｃｓｎへの配線とＩＣ基板との間或いはその配線間などに付随してしまうもの）である（図５参照）。更に、キャパシタＣｈｐ，Ｃｈｎは上記ステップ１００の処理後に使用しないため、このキャパシタＣｈｐ，Ｃｈｎによって寄生容量を介した信号伝達経路が形成されるのを防止するため、上記ステップ１００の処理後はスイッチＳ１１ｐ，Ｓ１１ｎ又はＳ１２ｐ，Ｓ１２ｎをオンすることが有効である。
【００４８】
上記の如く入力アナログ電位Ｖｉｎ２ｐ，Ｖｉｎ２ｎのサンプリング及びサンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｓｎへの電荷転送が行われると、次に、制御回路１０２は、入力アナログ電位Ｖｉｎ３ｐ，Ｖｉｎ３ｎのサンプリングを行う処理を実行する（ステップ１０４）。具体的には、このとき、制御回路１０２は、スイッチＳ１−２ｐ，Ｓ１−２ｎ，Ｓ４−１ｐ，Ｓ４−１ｎをオン状態からオフ状態へ切り替えると共に、スイッチＳ１−３ｐ，Ｓ１−３ｎ，Ｓ３ｐ，Ｓ３ｎをオフ状態からオン状態へ切り替える（図６参照）。
【００４９】
かかる状態が実現されると、サンプリングキャパシタＣｓｐにアナログ電位Ｖｉｎ３ｐと入力コモンモード電位Ｖｉｃｍとの電位差（入力電圧）が印加されるので、その電位差に応じた電荷（入力電荷）が蓄積される。この場合は、サンプリングキャパシタＣｓｐで入力アナログ電位Ｖｉｎ３ｐのサンプリングが行われる。また同様に、サンプリングキャパシタＣｓｎにアナログ電位Ｖｉｎ３ｎと入力コモンモード電位Ｖｉｃｍとの電位差（入力電圧）が印加されるので、その電位差に応じた電荷（入力電荷）が蓄積される。この場合は、サンプリングキャパシタＣｓｎで入力アナログ電位Ｖｉｎ３ｎのサンプリングが行われる。尚、かかる入力アナログ電位Ｖｉｎ３ｐ，Ｖｉｎ３ｎのサンプリングが行われている際は、一時記憶キャパシタＣｆｐ，Ｃｆｎの電荷を保持すべく、スイッチＳ５ｐ，Ｓ５ｎ，Ｓ６ｐ，Ｓ６ｎがオン状態に維持される。
【００５０】
サンプリングキャパシタＣｓｐ，Ｃｓｎでの入力アナログ電位Ｖｉｎ３ｐ，Ｖｉｎ３ｎのサンプリングが完了して、そのサンプリングキャパシタＣｓｐ，Ｃｓｎに入力アナログ電位Ｖｉｎ３ｐ，Ｖｉｎ３ｎに従った入力電荷が蓄積されると、次に、制御回路１０２は、一時記憶キャパシタＣｆｐ，Ｃｆｎに転送されて蓄積されていた電荷をサンプリングキャパシタＣｓｐ，Ｃｓｎへ戻す処理を実行する（ステップ１０６）。具体的には、このとき、制御回路１０２は、スイッチＳ１−３ｐ，Ｓ１−３ｎ，Ｓ３ｐ，Ｓ３ｎ，Ｓ６ｐ，Ｓ６ｎをオン状態からオフ状態へ切り替えると共に、スイッチＳ４−１ｐ，Ｓ４−１ｎ，Ｓ７ｐ，Ｓ７ｎ，Ｓ８−１ｐ，Ｓ８−１ｎをオフ状態からオン状態へ切り替える（図７参照）。
【００５１】
かかるスイッチ状態が実現されると、一時記憶キャパシタＣｆｐ，Ｃｆｎに一時転送されて蓄積されていた差動成分（Ｖｉｎ１´−Ｖｉｎ２´）に応じた電荷がサンプリングキャパシタＣｓｐ，Ｃｓｎへ再転送される。この電荷の再転送が行われると、オペアンプ１１０の出力端子間に現れる差動出力電圧Ｖｏ´（＝Ｖｏｐ−Ｖｏｎ）は、次式（２）の如きものとなる。すなわち、オペアンプ１１０の入力オフセット電圧ＶｏｓにサンプリングキャパシタＣｓｐ，Ｃｓｎの寄生容量Ｃｓ（parasitic）分を加えたものが更に加算されたものとなる（図８参照）。
【００５２】
Ｖｏ´＝Ｖｉｎ１´−Ｖｉｎ２´＋Ｖｉｎ３´
＋２・Ｖｏｓ（１＋Ｃｓ（parasitic）／Ｃｓ）              ・・・（２）
上記の如く一時記憶キャパシタＣｆｐ，ＣｓｎからサンプリングキャパシタＣｓｐ，Ｃｓｎへの電荷の再転送が行われると、次に、制御回路１０２は、オペアンプ１１０の入力端子及び出力端子の極性反転を行う処理を実行する（ステップ１０８）。具体的には、このとき、制御回路１０２は、サンプリングキャパシタＣｓｐ，Ｃｓｎの端子間電圧を維持したまま、スイッチＳ４−１ｐ，Ｓ４−１ｎ，Ｓ５ｐ，Ｓ５ｎ，Ｓ８−１ｐ，Ｓ８−１ｎをオン状態からオフ状態へ切り替えると共に、スイッチＳ４−２ｐ，Ｓ４−２ｎ，Ｓ８−２ｐ，Ｓ８−２ｎをオフ状態からオン状態へ切り替える（図９参照）。
【００５３】
かかるスイッチ状態が実現されると、オペアンプ１１０の入力端子及び出力端子の極性が反転されることで、サンプリングキャパシタＣｓｐがオペアンプ１１０の正側入力端子及び負側出力端子に接続されると共に、サンプリングキャパシタＣｓｎがオペアンプ１１０の負側入力端子及び正側出力端子に接続される。かかるオペアンプ１１０の極性反転が行われると、オペアンプ１１０の出力端子間に現れる差動出力電圧Ｖｏ´（＝Ｖｏｐ−Ｖｏｎ）は、次式（３）の如きものとなる。すなわち、一時記憶キャパシタＣｆｐ，ＣｓｎからサンプリングキャパシタＣｓｐ，Ｃｓｎへの電荷の再転送が行われた際の上記（２）式の差動出力電圧Ｖｏ´に対して、オペアンプ１１０の入力オフセット電圧Ｖｏｓに応じた２・Ｖｏｓ（１＋Ｃｓ（parasitic）／Ｃｓ）の電圧が減算されたものとなる。
【００５４】
Ｖｏ´＝Ｖｉｎ１´−Ｖｉｎ２´＋Ｖｉｎ３´
＋２・Ｖｏｓ（１＋Ｃｓ（parasitic）／Ｃｓ）
−２・Ｖｏｓ（１＋Ｃｓ（parasitic）／Ｃｓ）
＝Ｖｉｎ１´−Ｖｉｎ２´＋Ｖｉｎ３´                      ・・・（３）
この点、上記ステップ１００〜１０８の一連の処理を実行すれば、オペアンプ１１０の出力端子に現れる差動出力電圧Ｖｏ´として、オペアンプ１１０の入力オフセットやサンプリングキャパシタＣｓｐ，Ｃｓｎの寄生容量による誤差をキャンセルした上記（３）式の如きアナログ電圧を生成することができる。制御回路１０２は、上記ステップ１０８の処理の結果としてオペアンプ１１０の出力端子に現れた差動出力電圧Ｖｏ´をホールドしてＡ／Ｄ変換対象のアナログ値として出力する（ステップ１１０）。
【００５５】
このように、本実施例のサンプルホールド回路１００は、各入力アナログ電位Ｖｉｎ１´，Ｖｉｎ２´，Ｖｉｎ３´のサンプリング及び加減算を共通した一対のサンプリングキャパシタＣｓｐ，Ｃｓｎを用いて行い、その一対のサンプリングキャパシタＣｓｐ，Ｃｓｎを用いてオペアンプ１１０の入力オフセット分のキャンセルを行うので、サンプリングキャパシタＣｓｐ，Ｃｓｎの寄生容量のミスマッチ自体が発生せず、その結果として、そのミスマッチによる誤差が入力オフセット分としてホールド出力に残存するのを防止することができる。
【００５６】
従って、本実施例のサンプルホールド回路１００によれば、ホールド出力を行ううえでオペアンプ１１０の入力オフセット分の除去性能を向上させることができ、これにより、オペアンプ１１０の入力オフセットを補償したホールド出力を行う高精度なサンプルホールド機能を実現することが可能である。
【００５７】
本実施例において、Ａ／Ｄ変換装置は、サンプルホールド回路１００からサンプルホールド出力された差動出力電圧Ｖｏ´をデジタル値にＡ／Ｄ変換して外部へ出力する。従って、本実施例のＡ／Ｄ変換装置によれば、差動入力電圧Ｖｉｎ´（＝Ｖｉｎｐ−Ｖｉｎｎ）から差動出力電圧Ｖｏ´（＝Ｖｏｐ−Ｖｏｎ）へのＡ／Ｄ変換を精度よく行うことが可能である。
【００５８】
ところで、上記の第１実施例においては、サンプリングキャパシタＣｓｐ，Ｃｓｎ、スイッチＳ４−１ｐ，Ｓ４−１ｎ、かつ、制御回路１０２がステップ１０２，１０６の処理を実行することが特許請求の範囲に記載した「加減算手段」に、スイッチＳ４−１ｐ，Ｓ４−１ｎ，Ｓ４−２ｐ，Ｓ４−２ｎ，Ｓ８−１ｐ，Ｓ８−１ｎ，Ｓ８−２ｐ，Ｓ８−２ｎ、かつ、制御回路１０２がステップ１０８の処理を実行することが「オフセット電圧除去手段」に、スイッチＳ４−１ｐ，Ｓ４−１ｎが特許請求の範囲に記載した「第１のスイッチ」に、制御回路１０２がステップ１０６の処理を実行することが特許請求の範囲に記載した「再転送手段」に、スイッチＳ４−１ｐ，Ｓ４−１ｎ，Ｓ４−２ｐ，Ｓ４−２ｎ，Ｓ８−１ｐ，Ｓ８−１ｎ，Ｓ８−２ｐ，Ｓ８−２ｎが特許請求の範囲に記載した「第２のスイッチ」に、それぞれ相当している。
【００５９】
ところで、上記の第１実施例においては、３対のスイッチＳ１−１ｐ，Ｓ１−１ｎ，Ｓ１−２ｐ，Ｓ１−２ｎ，Ｓ１−３ｐ，Ｓ１−３ｎを３つの異なるタイミングで順にオンし、サンプリングキャパシタＣｓｐ，Ｃｓｎで３対の入力アナログ電位Ｖｉｎ１ｐ、Ｖｉｎ１ｎ，Ｖｉｎ２ｐ，Ｖｉｎ２ｎ，Ｖｉｎ３ｐ，Ｖｉｎ３ｎを３つの異なるタイミングで順にサンプリングすることとしているが、スイッチＳ１−２ｐ，Ｓ１−２ｎを設けかつ一対の入力アナログ電位Ｖｉｎ２ｐ，Ｖｉｎ２ｎのサンプリングを行うことに代えて、図１０に示す如く、サンプリングキャパシタＣｓｐの入力側端子とサンプリングキャパシタＣｓｎの入力側端子との間に両者間の導通／遮断を切り替えるスイッチＳ１３を設けたうえで、サンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｓｎへの電荷転送時にそのスイッチＳ１３をオン状態にする。
【００６０】
かかる変形例によれば、サンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｓｎへの電荷転送が行われる際、上記の実施例においてＶｉｎ２ｐ−Ｖｉｎ２ｎ＝０が成立するのと等価になり、入力アナログ電位Ｖｉｎ１ｐ，Ｖｉｎ１ｎの差動成分に応じた電荷のみがサンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｓｎへ転送されるので、オペアンプ１１０の出力端子間の差動出力電圧Ｖｏ´（＝Ｖｏｐ−Ｖｏｎ）は、次式（４）の如きものとなる。
【００６１】
このため、サンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｓｎへの電荷転送が行われた後、一時記憶キャパシタＣｆｐ，ＣｓｎからサンプリングキャパシタＣｓｐ，Ｃｓｎへの電荷の再転送が行われると、オペアンプ１１０の出力端子間の差動出力電圧Ｖｏ´（＝Ｖｏｐ−Ｖｏｎ）は、次式（５）の如きものとなる。また、その再転送後、オペアンプ１１０の極性反転が行われると、オペアンプ１１０の出力端子間の差動出力電圧Ｖｏ´（＝Ｖｏｐ−Ｖｏｎ）は、次式（６）の如きものとなる。
【００６２】
Ｖｏ´＝（Ｃｓ／Ｃｆ）（Ｖｉｎ１´＋Ｖｏｓ（１＋Ｃｓ（parasitic）／Ｃｓ））
・・・（４）
Ｖｏ´＝Ｖｉｎ１´＋Ｖｉｎ３´＋２・Ｖｏｓ（１＋Ｃｓ（parasitic）／Ｃｓ）
・・・（５）
Ｖｏ´＝Ｖｉｎ１´＋Ｖｉｎ３´                                  ・・・（６）
従って、かかる変形例においても、上記した実施例と同様に、オペアンプ１１０の出力端子に最終的に現れる差動出力電圧Ｖｏ´として、オペアンプ１１０の入力オフセットやサンプリングキャパシタＣｓｐ，Ｃｓｎの寄生容量による誤差をキャンセルしたアナログ電圧を生成することができるので、ホールド出力を行ううえでオペアンプ１１０の入力オフセット分の除去性能を向上させることが可能である。
【００６３】
かかる変形例においては、スイッチＳ１３が特許請求の範囲に記載した「第３のスイッチ」に相当する。
【実施例２】
【００６４】
図１１は、本発明の第２実施例であるサンプルホールド回路２００の構成図を示す。尚、図１１において、上記図１に示す構成と同一の部分については、同一の符号を付してその説明を省略又は簡略する。
【００６５】
本実施例のサンプルホールド回路２００は、入力される２つのアナログ電圧の電位差をサンプリングしかつホールドして出力する差動入力型の回路であって、入力されるアナログ電圧をデジタル値に変換するＡ／Ｄ変換装置（例えば、巡回型（循環型）ＡＤＣやパイプライン型ＡＤＣなど）に適用される回路である。また、サンプルホールド回路２００は、差動入力電圧Ｖｉｎ´（＝Ｖｉｎｐ−Ｖｉｎｎ）のレベルが電源電圧（ＶＤＤ−ＶＳＳ）超の広範囲に亘って変化する場合にもサンプルホールド出力及びＡ／Ｄ変換を精度良く実現させることが可能である。
【００６６】
図１１に示す如く、サンプルホールド回路２００において、サンプリングキャパシタＣｓｐの入力側端子には、スイッチＳ１ｐを介してアナログ電位Ｖｉｎｐが入力される。また、サンプリングキャパシタＣｓｎの入力側端子には、スイッチＳ１ｎを介してアナログ電位Ｖｉｎｎが入力される。スイッチＳ１ｐ，Ｓ１ｎは、サンプリングキャパシタＣｓｐ，Ｃｓｎの入力側端子にアナログ電位Ｖｉｎｐ，Ｖｉｎｎを入力させる際に導通されるスイッチである。
【００６７】
スイッチＳ１ｐ，Ｓ１ｎは、制御回路２０２により制御され、それぞれ同時にオンされる。具体的には、スイッチＳ１ｐ，Ｓ１ｎは、入力されるアナログ電位Ｖｉｎｐ，Ｖｉｎｎをサンプリングすべきでないときはオフされ、入力されるアナログ電位Ｖｉｎｐ，Ｖｉｎｎをサンプリングすべきときにオンされる。サンプリングキャパシタＣｓｐは、スイッチＳ１ｐがオン状態にあるとき、そのスイッチＳ１ｐを介して入力されるアナログ電位Ｖｉｎｐに従った入力電荷を蓄積することが可能であり、その入力電荷の蓄積により入力アナログ電位Ｖｉｎｐのサンプリングを行う。また、サンプリングキャパシタＣｓｎは、スイッチＳ１ｎがオン状態にあるとき、そのスイッチＳ１ｎを介して入力されるアナログ電位Ｖｉｎｎに従った入力電荷を蓄積することが可能であり、その入力電荷の蓄積により入力アナログ電位Ｖｉｎｎのサンプリングを行う。
【００６８】
サンプリングキャパシタＣｓｐの入力側端子には、また、スイッチＳ２ｐを介して、基準電位Ｖｒｅｆｐ、出力コモンモード電位Ｖｏｃｍ、及び基準電位Ｖｒｅｆｎが入力される。また、サンプリングキャパシタＣｓｎの入力側端子には、また、スイッチＳ２ｐを介して、基準電位Ｖｒｅｆｎ、出力コモンモード電位Ｖｏｃｍ、及び基準電位Ｖｒｅｆｐが入力される。スイッチＳ２ｐ，Ｓ２ｎは、サンプリングキャパシタＣｓｐ，Ｃｓｎの入力側端子に印加する電圧を基準電位Ｖｒｅｆｎと出力コモンモード電位Ｖｏｃｍと基準電位Ｖｒｅｆｐとの何れかに切り替えるスイッチである。スイッチＳ２ｐ，Ｓ２ｎは、制御回路２０２により制御される。
【００６９】
サンプリングキャパシタＣｓｐ，Ｃｓｎは、スイッチＳ２ｐ，Ｓ２ｎを介してサンプリングキャパシタＣｓｐ，Ｃｓｎの入力側端子に基準電位Ｖｒｅｆｐが印加されているときは、その基準電位Ｖｒｅｆｐに従った基準電荷を蓄積することが可能であり、その基準電荷の蓄積により基準電位Ｖｒｅｆｐをサンプリングする。一方、サンプリングキャパシタＣｓｐ，Ｃｓｎは、スイッチＳ２ｐ，Ｓ２ｎを介してサンプリングキャパシタＣｓｐ，Ｃｓｎの入力側端子に出力コモンモード電位Ｖｏｃｍが印加されているときは、その出力コモンモード電位Ｖｏｃｍに従った基準電荷を蓄積することが可能であり、その基準電荷の蓄積により電位Ｖｏｃｍをサンプリングする。また、サンプリングキャパシタＣｓｐ，Ｃｓｎは、スイッチＳ２ｐ，Ｓ２ｎを介してサンプリングキャパシタＣｓｐ，Ｃｓｎの入力側端子に基準電位Ｖｒｅｆｎが印加されているときは、その基準電位Ｖｒｅｆｎに従った基準電荷を蓄積することが可能であり、その基準電荷の蓄積により基準電位Ｖｒｅｆｎをサンプリングする。
【００７０】
尚、本実施例において、上記の基準電位Ｖｒｅｆｐは正側の電源電位ＶＤＤであり、かつ、上記の基準電位Ｖｒｅｆｎは負側の電源電位ＶＳＳであるとする（Ｖｒｅｆｐ＝ＶＤＤ，Ｖｒｅｆｎ＝ＶＳＳ）。また、出力コモンモード電位Ｖｏｃｍは正側の電源電位ＶＤＤと負側の電源電位ＶＳＳとの中間値（＝（ＶＤＤ＋ＶＳＳ）／２）であるとする。
【００７１】
更に、サンプリングキャパシタＣｓｐの入力側端子とサンプリングキャパシタＣｓｎの入力側端子とは、スイッチＳ１３を介して接続されている。スイッチＳ１３は、サンプリングキャパシタＣｓｐ，Ｃｓｎの入力側端子同士を導通／遮断するスイッチであり、制御回路２０２により制御される。
【００７２】
本実施例において、オペアンプ１１０は、出力コモンモードＶｏｃｍを中心にして正側電源電位ＶＤＤと負側電源電位ＶＳＳとの電位差の例えば半分程度の出力範囲（具体的には、−（ＶＤＤ−ＶＳＳ）／２−αから＋（ＶＤＤ−ＶＳＳ）／２＋αまでの範囲；但し、値αは僅かな値であって、例えば“０．２”である）に対して十分なゲインを有するものとする。
【００７３】
尚、一時記憶キャパシタＣｆｐ，Ｃｆｎの容量を容量Ｃｆｐ，Ｃｆｎとする。一時記憶キャパシタＣｆｐの容量Ｃｆｐは、上記のサンプリングキャパシタＣｓｐの容量Ｃｓｐよりも大きい値に設定されており、一時記憶キャパシタＣｆｎの容量Ｃｆｎは、上記のサンプリングキャパシタＣｓｎの容量Ｃｓｎよりも大きい値に設定されている。すなわち、Ｃｆｐ＝ａ・Ｃｓｐ、かつ、Ｃｆｎ＝ａ・Ｃｓｎが成立する。但し、値ａは、ａ＞１が成立し、例えばａ＝２である。
【００７４】
キャパシタＣｈｐは、スイッチＳ１０−１ｐを介してオペアンプ１１０の正側出力端子に接続され、スイッチＳ１０−２ｐを介してオペアンプ１１０の負側出力端子に接続されていると共に、Ｓ１２ｐを介して第２の基準端子１０６に接続されている。また、キャパシタＣｈｎは、スイッチＳ１０−１ｎを介してオペアンプ１１０の正側入力端子に接続され、スイッチＳ１０−２ｎを介してオペアンプ１１０の負側出力端子に接続されていると共に、スイッチＳ１２ｎを介して第２の基準端子１０６に接続されている。各スイッチＳ９ｐ，Ｓ１０−１ｐ，Ｓ１０−２ｐ，Ｓ１１ｐ，Ｓ１２ｐ，Ｓ９ｎ，Ｓ１０−１ｎ，Ｓ１０−２ｎ，Ｓ１１ｎ，Ｓ１２ｎは、制御回路２０２により制御される。
【００７５】
オペアンプ１１０の正側出力端子には、２つのコンパレータ２０４，２０６の正側入力端子が接続されている。また、オペアンプ１１０の負側出力端子には、２つのコンパレータ２０４，２０６の負側入力端子が接続されている。コンパレータ２０４は、＋（Ｖｒｅｆｐ−Ｖｒｅｆｎ）／（ａ・ｂ）のオフセットを有する。また、コンパレータ２０６は、−（Ｖｒｅｆｐ−Ｖｒｅｆｎ）／（ａ・ｂ）のオフセットを有する。コンパレータ２０４，２０６はそれぞれ、入力端子に入力される電圧同士を比較して、その比較結果を制御回路２０２へ出力する。制御回路２０２は、後述の如く、コンパレータ２０４，２０６による比較結果に基づいてスイッチＳ２ｐ，Ｓ２ｎの導通／遮断を制御する。但し、値ｂは、入力アナログ電圧Ｖｉｎ´（＝Ｖｉｎｐ−Ｖｉｎｎ）のレベルが電源電圧ＶＤＤ−ＶＳＳのレベル範囲を超える所定範囲内にあっても出力飽和を発生させない処理を実行するうえで必要な“１”を超える値であって、例えば“２”である。
【００７６】
次に、図１２乃至図１７を参照して、本実施例のサンプルホールド回路２００及びＡ／Ｄ変換装置の動作について説明する。図１２は、本実施例のサンプルホールド回路２００を含むＡ／Ｄ変換装置において実行される制御ルーチンの一例のフローチャートを示す。図１３は、本実施例のサンプルホールド回路２００において入力アナログ電圧Ｖｉｎ´（＝Ｖｉｎｐ−Ｖｉｎｎ）のサンプリング時に実現される回路状態を表した図を示す。図１４は、本実施例のサンプルホールド回路２００においてサンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｓｎへの電荷転送時に実現される回路状態を表した図を示す。図１５は、本実施例のサンプルホールド回路２００において基準電圧Ｖｒｅｆ´（＝Ｖｒｅｆｐ−Ｖｒｅｆｎ）のサンプリング時に実現される回路状態を表した図を示す。図１６は、本実施例のサンプルホールド回路２００において一時記憶キャパシタＣｆｐ，ＣｆｎからサンプリングキャパシタＣｓｐ，Ｃｓｎへの電荷戻し転送時に実現される回路状態を表した図を示す。また、図１７は、本実施例のサンプルホールド回路２００における入力アナログ電圧Ｖｉｎ´と出力アナログ電圧Ｖｏ´（＝Ｖｏｐ−Ｖｏｎ）との関係を表した図を示す。
【００７７】
本実施例において、Ａ／Ｄ変換装置がＡ／Ｄ変換を行う直前は、スイッチＳ１ｐ，Ｓ１ｎはオフ状態にある。Ａ／Ｄ変換が行われるときは、まず、サンプルホールド回路２００の制御回路２０２は、入力アナログ電位Ｖｉｎｐ，Ｖｉｎｎのサンプリングを行う処理を実行する（ステップ２００）。具体的には、このとき、制御回路２０２は、スイッチＳ１ｐ，Ｓ１ｎ，Ｓ３ｐ，Ｓ３ｎをオフ状態からオン状態へ切り替える（図１３参照）。
【００７８】
かかるスイッチ状態が実現されると、サンプリングキャパシタＣｓｐに、アナログ電位Ｖｉｎｐと入力コモンモード電位Ｖｉｃｍとの電位差（入力電圧）が印加されるので、その電位差に応じた電荷（入力電荷）が蓄積される。この場合は、サンプリングキャパシタＣｓｐで入力アナログ電位Ｖｉｎｐのサンプリングが行われる。また同様に、サンプリングキャパシタＣｓｎに、アナログ電位Ｖｉｎｎと入力コモンモード電位Ｖｉｃｍとの電位差（入力電圧）が印加されるので、その電位差に応じた電荷（入力電荷）が蓄積される。この場合は、サンプリングキャパシタＣｓｎで入力アナログ電位Ｖｉｎｎのサンプリングが行われる。
【００７９】
尚、上記の如くサンプリングキャパシタＣｓｐ，Ｃｓｎで入力アナログ電位Ｖｉｎｐ，Ｖｉｎｎのサンプリングが行われる際に同時に又はそのサンプリングが行われる前には、制御回路２０２は、一時記憶キャパシタＣｆｐ，Ｃｆｎのリセット（ディスチャージ）及びオフセットキャンセルを行う。具体的には、このとき、制御回路２０２は、スイッチＳ６ｐ，Ｓ６ｎをオフにしたままスイッチＳ７ｐ，Ｓ７ｎをオン状態にし、かつ、Ｓ５ｐ，Ｓ５ｎ，Ｓ９ｐ，Ｓ９ｎ，Ｓ１０−１ｐ，Ｓ１０−１ｎをオフ状態にする（図１３参照）。
【００８０】
上記したサンプリングキャパシタＣｓｐ，Ｃｓｎでの入力アナログ電位Ｖｉｎｐ，Ｖｉｎｎのサンプリングが完了して、そのサンプリングキャパシタＣｓｐ，Ｃｓｎに入力アナログ電位Ｖｉｎｐ，Ｖｉｎｎに従った入力電荷が蓄積されると、次に、制御回路２０２は、そのサンプリングキャパシタＣｓｐ，Ｃｓｎに蓄積された入力電荷を一時記憶キャパシタＣｆｐ，Ｃｓｎへ転送する処理を実行する（ステップ２０２）。具体的には、このとき、制御回路２０２は、スイッチＳ１ｐ，Ｓ１ｎ，Ｓ７ｐ，Ｓ７ｎ，Ｓ９ｐ，Ｓ９ｎ，Ｓ１０−１ｐ，Ｓ１０−１ｎをオン状態からオフ状態へ切り替えると共に、スイッチＳ４ｐ−１ｐ，Ｓ４−１ｎ，Ｓ６ｐ，Ｓ６ｎ，Ｓ１３をオフ状態からオン状態へ切り替える（図１４参照）。
【００８１】
かかるスイッチ状態が実現されると、サンプリングキャパシタＣｓｐ，Ｃｓｎが直列接続されるので、サンプリングキャパシタＣｓｐ，Ｃｓｎでサンプリングされた入力アナログ電位Ｖｉｎｐ，Ｖｉｎｎのうち差動成分Ｖｉｎ´（＝Ｖｉｎｐ−Ｖｉｎｎ）に応じた入力電荷のみが、それらのサンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｆｎへ転送される。この場合、オペアンプ１１０の出力端子間の差動出力電圧Ｖｏ´は、略（Ｃｓ／Ｃｆ）×Ｖｉｎ´（＝１／ａ×Ｖｉｎ´）となる。
【００８２】
上記の如く値ａは“１”よりも大きい値であるので、オペアンプ１１０の差動出力電圧Ｖｏ´は、差動入力電圧Ｖｉｎ´よりも小さくなる。この場合、差動入力電圧Ｖｉｎ´が正側電源電位ＶＤＤと負側電源電位ＶＳＳとの差である（ＶＤＤ−ＶＳＳ）近傍であっても、サンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｆｎへの電荷転送が行われると、オペアンプ１１０の差動出力電圧Ｖｏ´は、電源電圧（ＶＤＤ−ＶＳＳ）よりも小さくなり、−（ＶＤＤ−ＶＳＳ）／ａから＋（ＶＤＤ−ＶＳＳ）／ａまでの範囲に収まる。このため、サンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｆｎへの電荷転送時に、オペアンプ１１０が出力飽和を起こすことは回避され、オペアンプ１１０の動作が確保される。
【００８３】
尚、上記の如くサンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｆｎへ差動成分Ｖｉｎ´に応じた入力電荷が転送された場合、入力アナログ電位Ｖｉｎｐ，Ｖｉｎｎのうち入力コモンモード成分（Ｖｉｎｐ＋Ｖｉｎｎ）／２に応じた電荷成分は、一時記憶キャパシタＣｆｐ，Ｃｆｎへ転送されず、サンプリングキャパシタＣｓｐ，Ｃｓｎに残存する。この場合、サンプリングキャパシタＣｓｐ，Ｃｓｎの両端に生ずる電圧は、その入力コモンモード電位（Ｖｉｎｐ＋Ｖｉｎｎ）／２となる。尚、この際、サンプリングキャパシタＣｓｐ，Ｃｓｎの入力側端子は電位固定されないので、入力アナログ電位Ｖｉｎｐ，Ｖｉｎｎにコモンモード変動が生じていても、オペアンプ１１０の入力端子に入力される電位は、サンプリングキャパシタＣｓｐ，Ｃｓｎでサンプリングされる入力アナログ電位Ｖｉｎｐ，Ｖｉｎｎのコモンモードに影響されることなく、設定した入力コモンモード電位Ｖｉｃｍにほぼ固定される。
【００８４】
また、上記の如くサンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｆｎへの電荷転送が行われると、オペアンプ１１０の出力端子に現れた差動出力電圧Ｖｏ´（＝Ｖｏｐ−Ｖｏｎ）は、オペアンプ１１０の入力オフセット電圧ＶｏｓにサンプリングキャパシタＣｓｐ，Ｃｓｎの寄生容量Ｃｓ（parasitic）分を加えたものが加算された次式（１１）の如きものとなる。
【００８５】
Ｖｏ´＝（Ｃｓ／Ｃｆ）（Ｖｉｎ´＋Ｖｏｓ（１＋Ｃｓ（parasitic）／Ｃｓ））
・・・（１１）
この差動出力電圧Ｖｏ´は、コンパレータ２０４，２０６の入力端子に入力される。コンパレータ２０４，２０６は、入力端子に入力されるオペアンプ１１０の差動出力電圧Ｖｏ´が、−Ｖｒｅｆ´／（ａ・ｂ）から＋Ｖｒｅｆ´／（ａ・ｂ）までの範囲にあるか否かの比較結果を制御回路２０２へ供給する。例えば、コンパレータ２０４は、入力端子に入力されるオペアンプ１１０の差動出力電圧Ｖｏ´が＋Ｖｒｅｆ´／（ａ・ｂ）よりも大きいか否かの比較結果を制御回路２０２へ供給する。また、コンパレータ２０６は、入力端子に入力されるオペアンプ１１０の差動出力電圧Ｖｏ´が−Ｖｒｅｆ´／（ａ・ｂ）よりも小さいか否かの比較結果を制御回路２０２へ供給する。
【００８６】
制御回路２０２は、コンパレータ２０４，２０６から送られる比較結果情報に基づいて、オペアンプ１１０の差動出力電圧Ｖｏ´が、（１）＋Ｖｒｅｆ´／（ａ・ｂ）よりも大きいか、（２）−Ｖｒｅｆ´／（ａ・ｂ）から＋Ｖｒｅｆ´／（ａ・ｂ）までの範囲内にあるか、或いは（３）−Ｖｒｅｆ´／（ａ・ｂ）よりも小さいか否かを判定する（ステップ２０４）。そして、制御回路２０２は、その判定結果を、例えばデジタル値Ｄ０＝＋１，０，−１としてメモリに記憶する。
【００８７】
かかる記憶がなされると、次に、制御回路２０２は、サンプリングキャパシタＣｓｐ，Ｃｓｎに残存する入力コモンモード成分（Ｖｉｎｐ＋Ｖｉｎｎ）／２に応じた電荷成分を放電除去する処理を実行する。具体的には、このとき、制御回路２０２は、スイッチＳ２ｐ，Ｓ２ｎを出力コモンモード電位Ｖｏｃｍに接続させ、スイッチＳ３ｐ，Ｓ３ｎをオフ状態からオン状態へ切り替えると共に、スイッチＳ４−１ｐ，Ｓ４−１ｎをオン状態からオフ状態へ切り替える（図１５参照）。かかるスイッチ状態が実現されると、サンプリングキャパシタＣｓｐ，Ｃｓｎの両端に入力コモンモード電位Ｖｉｃｍと出力コモンモード電位Ｖｏｃｍとが印加されるので、それらのサンプリングキャパシタＣｓｐ，Ｃｓｎに残存する入力コモンモード成分（Ｖｉｎｐ＋Ｖｉｎｎ）／２に応じた電荷成分が放電除去される。
【００８８】
また、制御回路２０２は、上記したサンプリングキャパシタＣｓｐ，Ｃｓｎでの電荷放電が行われた後、上記したコンパレータ２０４，２０６による比較結果に応じたサンプリングキャパシタＣｓｐ，Ｃｓｎでの電圧サンプリングを行う（ステップ２０６）。具体的には、このとき、制御回路２０２は、コンパレータ２０４，２０６による比較結果に基づいて、Ｖｏ´＞＋Ｖｒｅｆ´／（ａ・ｂ）が成立すると判別した場合は、スイッチＳ２ｐを基準電位Ｖｒｅｆに接続しかつスイッチＳ２ｎを基準電位Ｖｒｅｆｐに接続させる。一方、制御回路２０２は、−Ｖｒｅｆ´／（ａ・ｂ）＜Ｖｏ´＜＋Ｖｒｅｆ´／（ａ・ｂ）が成立すると判別した場合は、スイッチＳ２ｐ，Ｓ２ｎを共に入力コモンモード電位Ｖｉｃｍに接続させる。また、制御回路２０２は、Ｖｏ´＜−Ｖｒｅｆ´／（ａ・ｂ）が成立すると判別した場合は、スイッチＳ２ｐを基準電位Ｖｒｅｆｐに接続させかつスイッチＳ２ｎを基準電位Ｖｒｅｆｎに接続させる（図１５参照）。
【００８９】
スイッチＳ２ｐが基準電位Ｖｒｅｆｎに接続されかつスイッチＳ２ｎが基準電位Ｖｒｅｆｐに接続されると、サンプリングキャパシタＣｓｐに基準電位Ｖｒｅｆｎと入力コモンモード電位Ｖｉｃｍとの電位差が印加されると共に、サンプリングキャパシタＣｓｎに基準電位Ｖｒｅｆｐと入力コモンモード電位Ｖｉｃｍとの電位差が印加されるので、サンプリングキャパシタＣｓｐ，Ｃｓｎに各電位差に応じた電荷が蓄積される。従って、Ｖｏ´＞＋Ｖｒｅｆ´／（ａ・ｂ）が成立する場合は、サンプリングキャパシタＣｓｐで基準電位Ｖｒｅｆｎのサンプリングが、また、サンプリングキャパシタＣｓｎで基準電位Ｖｒｅｆｐのサンプリングが、それぞれ行われる。
【００９０】
また、スイッチＳ２ｐ，Ｓ２ｎが共に出力コモンモード電位Ｖｏｃｍに接続されると、サンプリングキャパシタＣｓｐ，Ｃｓｎに出力コモンモード電位Ｖｏｃｍと入力コモンモード電位Ｖｉｃｍとの電位差が印加されるので、サンプリングキャパシタＣｓｐ，Ｃｓｎにその電位差に応じた電荷が蓄積される。従って、−Ｖｒｅｆ´／（ａ・ｂ）＜Ｖｏ＜＋Ｖｒｅｆ´／（ａ・ｂ）が成立する場合は、各サンプリングキャパシタＣｓｐ，Ｃｓｎで出力コモンモード電位Ｖｏｃｍのサンプリングが行われる。
【００９１】
更に、スイッチＳ２ｐが基準電位Ｖｒｅｆｐに接続されかつスイッチＳ２ｎが基準電位Ｖｒｅｆｎに接続されると、サンプリングキャパシタＣｓｐに基準電位Ｖｒｅｆｐと入力コモンモード電位Ｖｉｃｍとの電位差が印加されると共に、サンプリングキャパシタＣｓｎに基準電位Ｖｒｅｆｎと入力コモンモード電位Ｖｉｃｍとの電位差が印加されるので、サンプリングキャパシタＣｓｐ，Ｃｓｎに各電位差に応じた電荷が蓄積される。従って、Ｖｏ´＜−Ｖｒｅｆ´／（ａ・ｂ）が成立する場合は、サンプリングキャパシタＣｓｐで基準電位Ｖｒｅｆｐのサンプリングが、また、サンプリングキャパシタＣｓｎで基準電位Ｖｒｅｆｎのサンプリングが、それぞれ行われる。
【００９２】
尚、上記したサンプリングキャパシタＣｓｐ，Ｃｓｎでの電荷放電と基準電位Ｖｒｅｆｐ，Ｖｒｅｆｎ，出力コモンモード電位Ｖｏｃｍのサンプリングとは、順に行われるが、同時に行われることとしてもよい。この場合は、サンプリングキャパシタＣｓｐ，Ｃｓｎでの各基準電位Ｖｒｅｆｐ，Ｖｒｅｆｎ，出力コモンモード電位Ｖｏｃｍのサンプリングが行われると、自動的にそのサンプリング前までに蓄積されていた入力コモンモード成分（Ｖｉｎｐ＋Ｖｉｎｎ）／２に応じた電荷成分が放電除去される。
【００９３】
また、制御回路２０２は、サンプリングキャパシタＣｓｐ，Ｃｓｎで出力コモンモード電圧Ｖｏｃｍ又は基準電位Ｖｒｅｆｐ，Ｖｒｅｆｎのサンプリングを行う際は、スイッチＳ５ｐ，Ｓ５ｎ，Ｓ６ｐ，Ｓ６ｎをオン状態に維持したまま、スイッチＳ４−１ｐ，Ｓ４−１ｎ，Ｓ９ｐ，Ｓ９ｎをオン状態からオフ状態へ切り替える（図１５参照）。かかる処理が行われると、一時記憶キャパシタＣｆｐ，Ｃｆｎに転送されて蓄積された電荷がその一時記憶キャパシタＣｆｐ，Ｃｆｎに維持されることとなる。
【００９４】
上記の如くサンプリングキャパシタＣｓｐ，Ｃｓｎで出力コモンモード電圧Ｖｏｃｍ又は基準電位Ｖｒｅｆｐ，Ｖｒｅｆｎのサンプリングが行われると、次に、制御回路２０２は、一時記憶キャパシタＣｆｐ，Ｃｆｎに転送されて蓄積されていた電荷をサンプリングキャパシタＣｓｐ，Ｃｓｎへ戻す処理を実行する（ステップ２０８）。具体的には、このとき、制御回路２０２は、スイッチＳ２ｐ，Ｓ２ｎ，Ｓ３ｐ，Ｓ３ｎ，Ｓ６ｐ，Ｓ６ｎをオン状態からオフ状態へ切り替えると共に、スイッチＳ４−１ｐ，Ｓ４−１ｎ，Ｓ７ｐ，Ｓ７ｎ，Ｓ８−１ｐ，Ｓ８−１ｎをオフ状態からオン状態へ切り替える。かかるスイッチ状態が実現されると、一時記憶キャパシタＣｆｐ，Ｃｆｎに蓄積されていた差動成分Ｖｉｎ´と入力オフセット電圧Ｖｏｓ及び寄生容量Ｃｓ（parasitic）とに応じた電荷がサンプリングキャパシタＣｓｐ，Ｃｓｎへ再転送される。
【００９５】
かかる電荷の再転送が行われると、オペアンプ１１０の出力端子間に現れる差動出力電圧Ｖｏ´（＝Ｖｏｐ−Ｖｏｎ）は、オペアンプ１１０の入力オフセット電圧ＶｏｓにサンプリングキャパシタＣｓｐ，Ｃｓｎの寄生容量Ｃｓ（parasitic）分を加えたものが更に加算されたものとなる。
【００９６】
具体的には、上記ステップ２０４でＶｏ´＞＋Ｖｒｅｆ´／（ａ・ｂ）が成立することによりサンプリングキャパシタＣｓｐで基準電位Ｖｒｅｆｎのサンプリングが行われかつサンプリングキャパシタＣｓｎで基準電位Ｖｒｅｆｐのサンプリングが行われていた場合は、オペアンプ１１０の出力端子に現れる差動出力電圧Ｖｏ´は、次式（１２）の如きものとなる。
【００９７】
Ｖｏ´＝Ｖｉｎ´＋２・Ｖｏｓ（１＋Ｃｓ（parasitic）／Ｃｓ）−Ｖｒｅｆ´
・・・（１２）
また、上記ステップ２０４で−Ｖｒｅｆ´／（ａ・ｂ）＜Ｖｏ＜＋Ｖｒｅｆ´／（ａ・ｂ）が成立することによりサンプリングキャパシタＣｓｐ，Ｃｓｎで出力コモンモード電位Ｖｏｃｍのサンプリングが行われていた場合は、オペアンプ１１０の出力端子に現れる差動出力電圧Ｖｏ´は、次式（１３）の如きものとなる。
【００９８】
Ｖｏ´＝Ｖｉｎ´＋２・Ｖｏｓ（１＋Ｃｓ（parasitic）／Ｃｓ）    ・・・（１３）
更に、上記ステップ２０４でＶｏ´＜−Ｖｒｅｆ´／（ａ・ｂ）が成立することによりサンプリングキャパシタＣｓｐで基準電位Ｖｒｅｆｐのサンプリングが行われかつサンプリングキャパシタＣｓｎで基準電位Ｖｒｅｆｎのサンプリングが行われていた場合は、オペアンプ１１０の出力端子に現れる差動出力電圧Ｖｏ´は、次式（１４）の如きものとなる。
【００９９】
Ｖｏ´＝Ｖｉｎ´＋２・Ｖｏｓ（１＋Ｃｓ（parasitic）／Ｃｓ）＋Ｖｒｅｆ´
・・・（１４）
従って、一時記憶キャパシタＣｆｐ，ＣｆｎからサンプリングキャパシタＣｓｐ，Ｃｓｎへの電荷の再転送後、サンプリングキャパシタＣｓｐ，Ｃｓｎの両端に生ずる電圧は、入力オフセット及び寄生容量を考慮しなければ、Ｖｏ´＞＋Ｖｒｅｆ´／（ａ・ｂ）が成立するときすなわちＶｉｎ´＞＋Ｖｒｅｆ´／ｂが成立するときはほぼＶｉｎ´−Ｖｒｅｆ´であり、−Ｖｒｅｆ´／（ａ・ｂ）＜Ｖｏ´＜＋Ｖｒｅｆ´／（ａ・ｂ）が成立するときすなわち−Ｖｒｅｆ´／ｂ＜Ｖｉｎ´＜Ｖｒｅｆ´／ｂが成立するときはほぼＶｉｎ´であり、また、Ｖｏ´＜−Ｖｒｅｆ´／（ａ・ｂ）が成立するときすなわちＶｉｎ´＜−Ｖｒｅｆ´／ｂが成立するときはほぼＶｉｎ´＋Ｖｒｅｆ´である。このため、オペアンプ１１０の出力端子に現れる差動出力電圧Ｖｏ´は、−Ｖｒｅｆ´／ｂから＋Ｖｒｅｆ´／ｂまでの範囲に収まる。
【０１００】
上記の如く一時記憶キャパシタＣｆｐ，ＣｓｎからサンプリングキャパシタＣｓｐ，Ｃｓｎへの電荷の再転送が行われると、次に、制御回路２０２は、オペアンプ１１０の入力端子及び出力端子の極性反転を行う処理を実行する（ステップ２１０）。具体的には、このとき、制御回路２０２は、サンプリングキャパシタＣｓｐ，Ｃｓｎの端子間電圧を維持したまま、スイッチＳ４−１ｐ，Ｓ４−１ｎ，Ｓ５ｐ，Ｓ５ｎ，Ｓ８−１ｐ，Ｓ８−１ｎをオン状態からオフ状態へ切り替えると共に、スイッチＳ４−２ｐ，Ｓ４−２ｎ，Ｓ８−２ｐ，Ｓ８−２ｎをオフ状態からオン状態へ切り替える（図９参照）。
【０１０１】
かかるスイッチ状態が実現されると、オペアンプ１１０の入力端子及び出力端子の極性が反転されることで、サンプリングキャパシタＣｓｐがオペアンプ１１０の正側入力端子及び負側出力端子に接続されると共に、サンプリングキャパシタＣｓｎがオペアンプ１１０の負側入力端子及び正側出力端子に接続される。かかるオペアンプ１１０の極性反転が行われると、オペアンプ１１０の出力端子間に現れる差動出力電圧Ｖｏ´（＝Ｖｏｐ−Ｖｏｎ）は、次式（１５）〜（１７）の如きものとなる。すなわち、その差動出力電圧Ｖｏ´は、一時記憶キャパシタＣｆｐ，ＣｓｎからサンプリングキャパシタＣｓｐ，Ｃｓｎへの電荷の再転送が行われた際の上記（１２）〜（１４）式の差動出力電圧Ｖｏ´に対して、オペアンプ１１０の入力オフセット電圧Ｖｏｓに応じた２・Ｖｏｓ（１＋Ｃｓ（parasitic）／Ｃｓ）の電圧が減算されたものとなる。
【０１０２】
Ｖｏ´＝Ｖｉｎ´−Ｖｒｅｆ´                                    ・・・（１５）
Ｖｏ´＝Ｖｉｎ´                                                ・・・（１６）
Ｖｏ´＝Ｖｉｎ´＋Ｖｒｅｆ´                                    ・・・（１７）
この点、上記ステップ２００〜２１０の一連の処理を実行すれば、オペアンプ１１０の出力端子に現れる差動出力電圧Ｖｏ´として、オペアンプ１１０の入力オフセットやサンプリングキャパシタＣｓｐ，Ｃｓｎの寄生容量による誤差をキャンセルした上記（１５）〜（１７）式の如きアナログ電圧を生成することができる。制御回路２０２は、上記ステップ２０８の処理の結果としてオペアンプ１１０の出力端子に現れた差動出力電圧Ｖｏ´をホールドしてＡ／Ｄ変換対象のアナログ値として出力する（ステップ２１２）。
【０１０３】
このように、本実施例のサンプルホールド回路２００は、各入力アナログ電圧Ｖｉｎｐ，Ｖｉｎｎのサンプリング及び加減算を共通した一対のサンプリングキャパシタＣｓｐ，Ｃｓｎを用いて行い、その一対のサンプリングキャパシタＣｓｐ，Ｃｓｎを用いてオペアンプ１１０の入力オフセット分のキャンセルを行う。このため、サンプリングキャパシタＣｓｐ，Ｃｓｎの寄生容量のミスマッチ自体が発生せず、その結果として、そのミスマッチによる誤差が入力オフセット分としてホールド出力に残存するのを防止することができる。
【０１０４】
従って、本実施例のサンプルホールド回路２００によれば、ホールド出力を行ううえでオペアンプ１１０の入力オフセット分の除去性能を向上させることができ、これにより、オペアンプ１１０の入力オフセットを補償したホールド出力を行う高精度なサンプルホールド機能を実現することが可能である。
【０１０５】
また、本実施例のサンプルホールド回路２００においては、入力アナログ電圧Ｖｉｎｐ，Ｖｉｎｎの差動入力電圧Ｖｉｎ´が電源電圧ＶＤＤ−ＶＳＳの範囲内で変化するとき、サンプルホールドされて出力される差動出力電圧Ｖｏ´を−Ｖｒｅｆ´／ｂから＋Ｖｒｅｆ´／ｂまでの範囲に調整することができる。
【０１０６】
上記の如く、値ｂは、入力アナログ電圧Ｖｉｎ´（＝Ｖｉｎｐ−Ｖｉｎｎ）のレベルが電源電圧ＶＤＤ−ＶＳＳのレベル範囲を超える所定範囲内にあっても出力飽和を発生させない処理を実行するうえで必要な“１”を超える値である。このため、サンプルホールド回路２００は、差動入力電圧Ｖｉｎ´が電源電圧（ＶＤＤ−ＶＳＳ）の範囲の近傍にある場合、更には、その電源電圧（ＶＤＤ−ＶＳＳ）の範囲を僅かに超える場合にも、オペアンプ１１０の出力飽和を起こすことなく、サンプルホールド出力を実行することができる。すなわち、サンプルホールド回路２００は、サンプルホールド出力を実行するうえで、電源電圧（ＶＤＤ−ＶＳＳ）の範囲の差動入力電圧Ｖｉｎ´（更には、その電源電圧の範囲を僅かに超える差動入力電圧Ｖｉｎ´）に対して出力飽和の発生を確実に回避させることができる。また逆に、サンプルホールド回路２００は、出力飽和の発生を抑えるうえで許容される差動入力電圧Ｖｉｎ´の範囲を、電源電圧（ＶＤＤ−ＶＳＳ）のｂ倍（“１”を超える倍数）まで拡大することができる。
【０１０７】
尚、上記したサンプルホールド回路２００は、差動入力電圧Ｖｉｎ´の入力に基づいて差動出力電圧Ｖｏ´をホールド出力する過程で、入力アナログ電圧Ｖｉｎｐ，ＶｉｎｎのサンプリングをサンプリングキャパシタＣｓｐ，Ｃｓｎで行い、サンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｆｎへの電荷転送後における基準電圧Ｖｒｅｆｐ，Ｖｒｅｆｎ又は出力コモンモード電位ＶｏｃｍのサンプリングをサンプリングキャパシタＣｓｐ，Ｃｓｎで行う。その後、サンプルホールド回路２００は、一時記憶キャパシタＣｆｐ，Ｃｆｎに蓄積された電荷をサンプリングキャパシタＣｓｐ，Ｃｓｎへ戻してオペアンプ１１０からのホールド出力を行う。この処理において、サンプルホールド回路２００は、差動入力電圧Ｖｉｎ´の入力から差動出力電圧Ｖｏ´の出力までの各処理をサンプリングキャパシタＣｓｐ，Ｃｓｎを基点として実行する。このため、サンプルホールド回路１００においては、サンプリングキャパシタＣｓｐ，Ｃｓｎの容量値と一時記憶キャパシタＣｆｐ，Ｃｆｎの容量値との比（すなわち、値ａ）自体にバラツキが生じていたり、或いは、サンプリングキャパシタＣｓｐの容量値と一時記憶キャパシタＣｆｐの容量値との比とサンプリングキャパシタＣｓｎの容量値と一時記憶キャパシタＣｆｎの容量値との比との間でバラツキが生じていても、そのバラツキに影響されることなく、差動出力電圧Ｖｏ´のホールド出力を行うことができる。
【０１０８】
本実施例において、Ａ／Ｄ変換装置は、サンプルホールド回路２００からサンプルホールド出力された差動出力電圧Ｖｏ´をデジタル値にＡ／Ｄ変換する（ステップ２１４）。尚、サンプルホールド回路２００からサンプルホールド出力される差動出力電圧Ｖｏ´は、サンプリングキャパシタＣｓｐ，Ｃｓｎと一時記憶キャパシタＣｆｐ，Ｃｆｎとの間の電荷転送や電圧サンプリングに伴う電荷又は電圧の加減算が行われた結果として得られるものであるため、差動入力電圧Ｖｉｎ´と一対一で対応しない。
【０１０９】
そこで、Ａ／Ｄ変換装置は、上記ステップ２１４でＡ／Ｄ変換して得たデジタル値に、適宜、上記の如く加減算された電荷又は電圧に相当する分のデジタル値を減算又は加算することにより、最終的な出力デジタル値を算出する。そして、その算出した最終デジタル値を外部へ出力する。
【０１１０】
具体的には、Ａ／Ｄ変換装置は、上記ステップ２０４で行った判定結果をメモリから読み出す。そして、その上で、Ａ／Ｄ変換装置は、Ｖｉｎ´＞＋Ｖｒｅｆ´／ｂが成立する場合は、一時記憶キャパシタＣｆｐ，ＣｓｎからサンプリングキャパシタＣｓｐ，Ｃｓｎへの電荷戻し転送時に一時記憶キャパシタＣｓｐ，Ｃｓｎに蓄積されていた電荷から基準電圧Ｖｒｅｆ´分の電荷が減算されていることを判定して、その減算分を補うべく、サンプルホールド出力された差動出力電圧Ｖｏ´をＡ／Ｄ変換して得たデジタル値に基準電圧Ｖｒｅｆ´分のデジタル値を加算して得られるデジタル値を最終的な出力デジタル値とする。また、Ａ／Ｄ変換装置は、−Ｖｒｅｆ´／ｂ＜Ｖｉｎ´＜Ｖｒｅｆ´／ｂが成立するときは、差動入力電圧Ｖｉｎ´の入力から差動出力電圧Ｖｏ´の出力までの過程で何ら電荷の加減算が行われていないことを判定して、サンプルホールド出力された差動出力電圧Ｖｏ´をＡ／Ｄ変換して得たデジタル値をそのまま最終的な出力デジタル値とする。更に、Ａ／Ｄ変換装置は、Ｖｉｎ´＜−Ｖｒｅｆ´／ｂが成立するときは、一時記憶キャパシタＣｆｐ，ＣｆｎからサンプリングキャパシタＣｓｐ，Ｃｓｎへの電荷戻し転送時に一時記憶キャパシタＣｓｐ，Ｃｓｎに蓄積されていた電荷に基準電圧Ｖｒｅｆ´分の電荷が加算されていることを判定して、その加算分を減算すべく、サンプルホールド出力された差動出力電圧Ｖｏ´をＡ／Ｄ変換して得たデジタル値から基準電圧Ｖｒｅｆ´分のデジタル値を減算して得られるデジタル値を最終的な出力デジタル値とする。
【０１１１】
かかるデジタル処理によれば、差動入力電圧Ｖｉｎ´と一対一に対応する差動デジタル出力を得ることができる。従って、本実施例のＡ／Ｄ変換装置によれば、電源電圧（ＶＤＤ−ＶＳＳ）の範囲に加えてその範囲を僅かに超える範囲まで差動入力電圧Ｖｉｎ´の、差動出力電圧Ｖｏ´へのＡ／Ｄ変換を精度よく行うことが可能である。また、上記のデジタル処理においては、差動入力電圧Ｖｉｎ´と一対一に対応する差動デジタル出力を得るための精度よいＡ／Ｄ変換を、デジタル値を加減算する簡単なデジタル演算を用いて実現することが可能である。
【０１１２】
例えば、上記した値ｂ＝２が成立するものとすると、図１７に示す如く、−３／２・Ｖｒｅｆ´から＋３／２・Ｖｒｅｆ´までの差動入力電圧Ｖｉｎ´に対して、ホールド出力される差動出力電圧Ｖｏ´は、−１／２・Ｖｒｅｆ´から＋１／２・Ｖｒｅｆ´までの範囲に収まる。つまり、オペアンプ１１０の出力電圧範囲として１／２・Ｖｒｅｆ´が確保されていれば、差動入力電圧Ｖｉｎ´が電源電圧（ＶＤＤ−ＶＳＳ）の１．５倍までの広範囲に亘って変化する場合にもサンプルホールド出力及びＡ／Ｄ変換を精度良く実現することが可能である。
【０１１３】
尚、サンプルホールド回路２００においては、コンパレータ２０４，２０６に所定のオフセットが設けられているが、このオフセットが設計からずれていても、Ａ／Ｄ変換装置におけるＡ／Ｄ変換特性にほとんど影響を与えない。これは、コンパレータ２０４，２０６のオフセットずれは、オペアンプ１１０の差動出力電圧に僅かに影響を与えるが、オペアンプ１１０が出力電圧範囲で十分なゲインを確保していれば、Ａ／Ｄ変換後のデジタル値或いはそのデジタル値を加減算して得た最終的なデジタル出力値に影響を与えないからである。
【０１１４】
ところで、上記の第２実施例においては、サンプリングキャパシタＣｓｐ，Ｃｓｎ、スイッチＳ４−１ｐ，Ｓ４−１ｎ、かつ、制御回路２０２がステップ２０２，２０８の処理を実行することが特許請求の範囲に記載した「加減算手段」に、スイッチＳ４−１ｐ，Ｓ４−１ｎ，Ｓ４−２ｐ，Ｓ４−２ｎ，Ｓ８−１ｐ，Ｓ８−１ｎ，Ｓ８−２ｐ，Ｓ８−２ｎ、かつ、制御回路２０２がステップ２１０の処理を実行することが「オフセット電圧除去手段」に、スイッチＳ４−１ｐ，Ｓ４−１ｎが特許請求の範囲に記載した「第１のスイッチ」に、制御回路２０２がステップ２０８の処理を実行することが特許請求の範囲に記載した「再転送手段」に、スイッチＳ４−１ｐ，Ｓ４−１ｎ，Ｓ４−２ｐ，Ｓ４−２ｎ，Ｓ８−１ｐ，Ｓ８−１ｎ，Ｓ８−２ｐ，Ｓ８−２ｎが特許請求の範囲に記載した「第２のスイッチ」に、スイッチＳ１３が特許請求の範囲に記載した「第３のスイッチ」に、それぞれ相当している。
【０１１５】
また、Ａ／Ｄ変換装置がステップ２１４の処理を実行することが特許請求の範囲に記載した「Ａ／Ｄ変換手段」に、Ａ／Ｄ変換装置がステップ２１６の処理を実行することが特許請求の範囲に記載した「最終デジタル値演算手段」に、それぞれ相当している。
【０１１６】
尚、上記の第２実施例においては、サンプルホールド回路２００で入力アナログ電位Ｖｉｎｐ，Ｖｉｎｎのサンプリングを行い、そのサンプリングにより得られた電荷をサンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｆｎへ転送し、その後に、サンプルホールド回路２００で基準電位Ｖｒｅｆｐ，Ｖｒｅｆｎ，Ｖｏｃｍのサンプリングを行うこととしているが、逆に、まず、サンプルホールド回路２００で基準電位Ｖｒｅｆｐ，Ｖｒｅｆｎ，Ｖｏｃｍのサンプリングを行い、そのサンプリングにより得られた電荷をサンプリングキャパシタＣｓｐ，Ｃｓｎから一時記憶キャパシタＣｆｐ，Ｃｆｎへ転送し、その後に、サンプルホールド回路２００で入力アナログ電位Ｖｉｎｐ，Ｖｉｎｎのサンプリングを行うこととしてもよい。
【０１１７】
また、上記の第１及び第２実施例は、差動入力型のサンプルホールド回路１００，２００を用いているが、シングルエンド入力型のサンプルホールド回路に適用することも可能である。但し、シングルエンド入力型のサンプルホールド回路を用いる場合は、オペアンプの内部回路を極性切り替え（カレントミラー能動負荷のカレントミラー極性（入力／出力）切り替えを含む。）が可能なものとすることが必要である。
【符号の説明】
【０１１８】
１００，２００  サンプルホールド回路
１０２，２０２  制御回路
１１０  オペアンプ
２０４，２０６  コンパレータ
Ｃｓｐ，Ｃｓｎ  サンプリングキャパシタ
Ｃｆｐ，Ｃｆｎ  一時記憶キャパシタ
Ｓ１〜Ｓ１３  スイッチ
Ｖｉｎｐ，Ｖｉｎｎ  入力アナログ電位
Ｖｉｎ´  入力アナログ電圧
Ｖｉｃｍ  入力コモンモード電位
Ｖｏｐ，Ｖｏｎ  出力アナログ電位
Ｖｏ´  出力アナログ電圧
Ｖｏｃｍ  出力コモンモード電位
Ｖｒｅｆｐ，Ｖｒｅｆｎ  基準電位
Ｖｒｅｆ´  基準電圧
【図１】
2011244099.tif 000003
【図２】
2011244099.tif 000004
【図３】
2011244099.tif 000005
【図４】
2011244099.tif 000006
【図５】
2011244099.tif 000007
【図６】
2011244099.tif 000008
【図７】
2011244099.tif 000009
【図８】
2011244099.tif 000010
【図９】
2011244099.tif 000011
【図１０】
2011244099.tif 000012
【図１１】
2011244099.tif 000013
【図１２】
2011244099.tif 000014
【図１３】
2011244099.tif 000015
【図１４】
2011244099.tif 000016
【図１５】
2011244099.tif 000017
【図１６】
2011244099.tif 000018
【図１７】
2011244099.tif 000019