(57)【要約】【課題】フローティングディフュージョンのダイナミックレンジの確保と電界起因ノイズの抑制とを両立して実現可能な固体撮像装置を提供すること。【解決手段】ＦＤのリセット時では垂直信号線にバイアス電圧を印加せず、垂直信号線に電流源１５を接続して増幅トランジスタ２３にソースフォロワ回路を構成させてリセットトランジスタ２２をオンしＦＤを電源に接続する。その後、垂直信号線から電流源１５を切り離し前記ソースフォロワ回路を解消させ、垂直信号線にバイアス電圧を印加してＦＤの電圧を降圧または昇圧し、この状態で読み出しトランジスタ２１をオンしてＰＤの蓄電信号電荷をＦＤに読み出す。読み出しトランジスタ２１をオフした後、垂直信号線に電流源１５を接続して前記ソースフォロワ回路を構成させる。バイアス電圧は、ＦＤダイナミックレンジが不足していない場合は垂直信号線のリセットレベルよりも低い電圧である。【選択図】図２
2011205249.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行うフォトダイオードと、前記フォトダイオードが変換蓄電した信号電荷をフローティングディフュージョンへ読み出すための読み出しトランジスタと、前記フローティングディフュージョンの電圧を電源電圧に設定するためのリセットトランジスタと、前記フローティングディフュージョンの電圧がゲート端子に印加され、行選択されたときに電源側端子に電源電圧が印加される増幅トランジスタとを含んで構成される単位画素が行列方向に複数個配置された画素アレイと、
前記画素アレイの列毎に配置され、列方向の各単位画素の前記増幅トランジスタの出力側端子が接続される複数の垂直信号線と、
前記複数の垂直信号線のそれぞれに第１のスイッチを介して印加するバイアス電圧を生成するためのバイアス電圧生成回路と、
前記複数の垂直信号線のそれぞれとグランドとの間に、それぞれ第２のスイッチを介して接続される複数の電流源と、
前記画素アレイの一行における各単位画素において前記フォトダイオードから信号電荷を前記フローティングディフュージョンへ読み出す場合に、前記複数の第１のスイッチを開路させた状態で前記複数の第２のスイッチを閉路させて前記増幅トランジスタにソースフォロワ回路を構成させ、前記リセットトランジスタをオンさせて前記フローティングディフュージョンに電源を接続し、前記リセットトランジスタをオフさせた後、前記複数の第２のスイッチを開路させて前記構成したソースフォロワ回路を解消し、前記複数の第１のスイッチを閉路させて前記複数の垂直信号線に前記バイアス電圧を印加し、前記読み出しトランジスタをオンさせて前記信号電荷の前記フローティングディフュージョンへの読み出しを行わせ、その後、前記複数の第１のスイッチを開路させた状態で前記複数の第２のスイッチを閉路させ前記増幅トランジスタにソースフォロワ回路を構成させる制御を行う画素駆動回路と
を備え、
前記画素駆動回路は、前記バイアス電圧生成回路に、被写体の明るさに応じて増減したバイアス電圧を生成させる
ことを特徴とする固体撮像装置。
【請求項２】
前記画素駆動回路は、被写体の明るさが基準よりも暗い場合、前記バイアス電圧生成回路に前記リセットトランジスタがオンした期間での前記垂直信号線のリセット電圧よりも低いバイアス電圧を生成させることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記画素駆動回路は、被写体の明るさが基準よりも明るい場合、前記バイアス電圧生成回路に前記リセットトランジスタがオンした期間での前記垂直信号線のリセット電圧よりも高いバイアス電圧を生成させることを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記バイアス電圧生成回路は、前記バイアス電圧を直線状に変化させて生成することを特徴とする請求項２または３に記載の固体撮像装置。
【請求項５】
前記バイアス電圧生成回路は、前記バイアス電圧を階段状に変化させて生成することを特徴とする請求項２または３に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関するものである。
【背景技術】
【０００２】
固体撮像装置の代表例であるＣＭＯＳイメージセンサの画素アレイを構成する単位画素は、光電変換を行うフォトダイオードと、フォトダイオードが変換蓄電した信号電荷を容量素子として機能するフローティングディフュージョン（浮遊拡散層、以降「ＦＤ」と記す）に読み出すための読み出しトランジスタと、ＦＤの電圧を電源電圧に設定するためのリセットトランジスタと、垂直信号線に接続される電流源を使用してソースフォロワ回路を構成したときＦＤの電圧を画素信号に変換して垂直信号線に出力するための増幅トランジスタとを備えている。
【０００３】
ところで、近年、多画素化や光学サイズの縮小化などの要請により、単位画素のサイズ縮小化が進んでいる。この画素サイズの縮小化に伴い、被写体の明るさ（照度）によってはフォトダイオードの変換信号電荷量に対するＦＤの電荷蓄電容量（ダイナミックレンジ）が不足する場合が起こり、フォトダイオードが変換蓄電した信号電荷の全てをＦＤに読み出すことができなくなる場合が起こるという問題が生じている。
【０００４】
この問題を解決する一手段として、例えば特許文献１では、次のような手順でＦＤの電圧をリセット時の暗時レベルよりも高くする昇圧駆動方法が提案されている。
【０００５】
まず、垂直信号線にリセット時の電圧よりも低いバイアス電圧を印加した状態で、読み出しトランジスタをオフにしてリセットトランジスタを短時間オンし、ＦＤの電圧を電源電圧にリセットする。このとき、増幅トランジスタは、ゲート端子がＦＤと接続されているのでオンしており、電源と切り離されているドレイン端子がソース端子の電圧、つまり垂直信号線の電圧（バイアス電圧）とほぼ等しくなっている。但し、増幅トランジスタはソースフォロワ回路を構成していない。
【０００６】
次いで、ＦＤと垂直信号線とをフローティング状態にし、増幅トランジスタのドレイン端子に電源を接続するとともに、ソース端子に垂直信号線を介して電流源を接続してソースフォロワ回路をオンさせる。これによって、垂直信号線の電圧がバイアス電圧から増幅トランジスタのドレイン端子に印加されている電源電圧に向かって上昇する。ＦＤは、増幅トランジスタのゲートチャネルと容量結合しているので、垂直信号線の電圧上昇に伴って、ＦＤの電圧は或る電圧だけリセット時の電圧よりも高い電圧になる。その結果、Ｑ＝ＣＶの関係により、ＦＤに蓄電できる電荷量（ダイナミックレンジ）を増大することができる。
【０００７】
しかし、ＦＤは読み出しトランジスタのゲートチャネルとも容量結合しているので、読み出しトランジスタをオンさせてフォトダイオードからＦＤへ信号電荷を読み出す際に、その読み出そうとするフォトダイオードの蓄電信号電荷によりＦＤの電圧は上昇してしまう。このとき、ＦＤに生ずる電界の方向は、基板へのリーク電流を生じさせる逆バイアス電圧となる方向である。ＦＤの電圧が高くなり過ぎると、リーク電流が増加し電界に起因する白傷等の画素ノイズの原因となる。したがって、特許文献１に記載の昇圧駆動方法を常時適用すると、電界起因の画素ノイズ対策が必要になる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−１２４３４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記に鑑みてなされたものであり、フローティングディフュージョンのダイナミックレンジの確保と電界起因ノイズの抑制とを両立して実現可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本願発明の一態様によれば、光電変換を行うフォトダイオードと、前記フォトダイオードが変換蓄電した信号電荷をフローティングディフュージョンへ読み出すための読み出しトランジスタと、前記フローティングディフュージョンの電圧を電源電圧に設定するためのリセットトランジスタと、前記フローティングディフュージョンの電圧がゲート端子に印加され、行選択されたときに電源側端子に電源電圧が印加される増幅トランジスタとを含んで構成される単位画素が行列方向に複数個配置された画素アレイと、前記画素アレイの列毎に配置され、列方向の各単位画素の前記増幅トランジスタの出力側端子が接続される複数の垂直信号線と、前記複数の垂直信号線のそれぞれに第１のスイッチを介して印加するバイアス電圧を生成するためのバイアス電圧生成回路と、前記複数の垂直信号線のそれぞれとグランドとの間に、それぞれ第２のスイッチを介して接続される複数の電流源と、前記画素アレイの一行における各単位画素において前記フォトダイオードから信号電荷を前記フローティングディフュージョンへ読み出す場合に、前記複数の第１のスイッチを開路させた状態で前記複数の第２のスイッチを閉路させて前記増幅トランジスタにソースフォロワ回路を構成させ、前記リセットトランジスタをオンさせて前記フローティングディフュージョンに電源を接続し、前記リセットトランジスタをオフさせた後、前記複数の第２のスイッチを開路させて前記構成したソースフォロワ回路を解消し、前記複数の第１のスイッチを閉路させて前記複数の垂直信号線に前記バイアス電圧を印加し、前記読み出しトランジスタをオンさせて前記信号電荷の前記フローティングディフュージョンへの読み出しを行わせ、その後、前記複数の第１のスイッチを開路させた状態で前記複数の第２のスイッチを閉路させ前記増幅トランジスタにソースフォロワ回路を構成させる制御を行う画素駆動回路とを備え、前記画素駆動回路は、前記バイアス電圧生成回路に、被写体の明るさに応じて増減したバイアス電圧を生成させることを特徴とする固体撮像装置が提供される。
【発明の効果】
【００１１】
本発明によれば、フローティングディフュージョンのダイナミックレンジの確保と電界起因ノイズの抑制とを両立して実現可能な固体撮像装置を提供することができるという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の一実施の形態に係る固体撮像装置の要部構成を示すブロック図である。
【図２】図２は、単位画素の構成を示す等価回路図である。
【図３】図３は、単位画素での変換信号電荷のフローティングディフュージョンへの読み出し動作（その１）を説明するタイミングチャート図である。
【図４】図４は、フローティングディフュージョンの昇圧効果を説明するポテンシャル図である。
【図５】図５は、単位画素での変換信号電荷のフローティングディフュージョンへの読み出し動作（その２）を説明するタイミングチャート図である。
【図６】図６は、フローティングディフュージョンの降圧効果を説明するポテンシャル図である。
【図７】図７は、フローティングディフュージョンのダイナミックレンジとバイアス電圧との関係を説明する図である。
【図８】図８は、バイアス電圧と明るさとの関係を説明する図である。
【図９】図９は、バイアス電圧とカラムＡＤＣのアナログゲインとの関係（その１）を説明する図である。
【図１０】図１０は、バイアス電圧とカラムＡＤＣのアナログゲインとの関係（その２）を説明する図である。
【発明を実施するための形態】
【００１３】
以下に、添付図面を参照して、本発明の実施の形態に係る固体撮像装置を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
【００１４】
図１は、本発明の一実施の形態に係る固体撮像装置の要部構成を示すブロック図である。図２は、単位画素の構成を示す等価回路図である。
図１において、固体撮像装置（ＣＭＯＳイメージセンサ）１は、画素アレイ２と、垂直走査回路３と、バイアス制御回路４と、バイアス電圧生成回路５と、電流制御回路６と、カラムＡＤＣ７と、参照電圧生成回路８と、水平走査回路９と、タイミング制御回路１０とを備えている。
【００１５】
画素アレイ２は、複数の単位画素２ａがＮ列Ｍ行のアレイ状に配置され、列毎に、一列の各単位画素２ａの出力端子が並列に接続されるＭ本の垂直信号線ＶＳＬ−１〜ＶＳＬ−Ｍが設けられている。また、画素アレイ２と垂直走査回路３との間に、行毎に、一行の各単位画素２ａの入力端子が並列に接続されるＮ本のアドレス信号線ＡＤＤＲＥＳＳ＿１〜ＡＤＤＲＥＳＳ＿Ｎ、Ｎ本のリセット信号線ＲＥＳＥＴ＿１〜ＲＥＳＥＴ＿Ｎ、およびＮ本の読み出し信号線ＲＥＡＤ＿１〜ＲＥＡＤ＿Ｎが設けられている。
【００１６】
垂直走査回路３は、タイミング制御回路１０から指定されたタイミングで、アドレス信号線ＡＤＤＲＥＳＳ＿１〜ＡＤＤＲＥＳＳ＿Ｎを順に選択駆動して画素アレイ２の各行を順に選択し、選択した一行において、アドレス信号線ＡＤＤＲＥＳＳ、リセット信号線ＲＥＳＥＴ、および読み出し信号線ＲＥＡＤを個別に制御し、一行の各単位画素２ａを動作させる。
【００１７】
バイアス制御回路４は、垂直信号線ＶＳＬ−１〜ＶＳＬ−Ｍのそれぞれにソース端子が接続されるＭ個のスイッチトランジスタ１２で構成されている。Ｍ個のスイッチトランジスタ１２の各ドレイン端子はバイアス電圧生成回路５の出力端子に並列に接続され、各ゲート端子はタイミング制御回路１０が制御する電圧制御線１３に並列に接続されている。各スイッチトランジスタ１２は、ここではＮＭＯＳトランジスタが用いられているが、電圧制御線１３の電圧によりオン・オフ制御され、そのオン期間において、バイアス電圧生成回路５が出力するバイアス電圧を対応する垂直信号線ＶＳＬに印加する。したがって、Ｍ個のスイッチトランジスタ１２は、複数の第１のスイッチに対応している。
【００１８】
電流制御回路６は、垂直信号線ＶＳＬ−１〜ＶＳＬ−Ｍのそれぞれにドレイン端子が接続されるＭ個のスイッチトランジスタ１４と、Ｍ個のスイッチトランジスタ１４のそれぞれとグランドとの間に接続されるＭ個の電流源１５とで構成されている。Ｍ個のスイッチトランジスタ１４の各ゲート端子はタイミング制御回路１０が制御する電流制御線１６に並列に接続されている。各スイッチトランジスタ１４は、ここではＮＭＯＳトランジスタが用いられているが、電流制御線１６の電圧によりオン・オフ制御され、そのオン期間において、対応する電流源１５を対応する垂直信号線ＶＳＬに接続する。したがって、Ｍ個のスイッチトランジスタ１４は、複数の第２のスイッチに対応している。
【００１９】
カラムＡＤＣ７は、垂直信号線ＶＳＬ−１〜ＶＳＬ−Ｍと１対１の関係で、ＣＤＳ（Correlated Double Sampling：相関二重サンプリング）処理およびＡＤ変換処理を行う比較器およびＡＤＣ部が配置されている。各比較器の一方の入力は垂直信号線ＶＳＬからの画素信号（リセット電圧、リセット電圧＋変換信号電圧）であり、他方の入力は参照電圧生成回路８が順に出力する２つの参照信号（三角波信号）である。ＣＤＳ処理の実現方式としてアナログ方式とデジタル方式とがあり、それに応じて、各ＡＤＣ部の構成も異なる。各ＡＤＣ部は変換したデジタル値を保持するメモリを備えている。各メモリは、水平走査回路９がタイミング制御回路１０から指定されたタイミングで出力する列選択信号に従って順にその保持するデジタル値を画像データとして画像処理回路へ出力するとともに、直前フレームでの出力値１７を参照電圧生成回路８に出力する。直前フレーム出力値１７が示す振幅値は、被写体の明るさが、暗い場合は小さい値であり、明るい場合は大きな値である。
【００２０】
参照電圧生成回路８は、振幅が右肩下がりに階段状に或いは直線状に増加する２つの三角波信号を順次生成して出力する。先に生成する三角波信号は、単位画素２ａから垂直信号線ＶＳＬに出力される「リセット電圧」に対するもので、その後に生成する三角波信号は、単位画素２ａから垂直信号線ＶＳＬに出力される「リセット電圧＋変換信号電圧」に対するものである。参照電圧生成回路８は、２つ目の三角波信号をカラムＡＤＣ７からの直前フレーム出力値１７を初期値として生成する。これによって、カラムＡＤＣ７のＡＤＣは、被写体の明るさが、基準よりも暗い場合は入力レベルを増加させ、基準よりも明るい場合は入力レベルを減少させるアナログゲインを有して動作しているのと同等の効果が得られる。参照電圧生成回路８は、そのようなアナログゲインを直前フレーム出力値１７から算出し、算出した、被写体の明るさに応じて増減するアナログゲイン情報１８をバイアス電圧生成回路５に出力する。
【００２１】
バイアス電圧生成回路５は、アナログゲイン情報１８に従って、アナログゲインが基準値よりも大きい場合、つまり被写体の明るさが基準よりも暗い場合は所定値よりも低いバイアス電圧を生成する。また、バイアス電圧生成回路５は、アナログゲインが基準値よりも小さい場合、つまり被写体の明るさが基準よりも明るい場合は所定値よりも高いバイアス電圧を生成する。なお、「所定値」は、単位画素２ａのリセット時における垂直信号線ＶＳＬの電圧値である。
【００２２】
次に、図２を参照して、単位画素２ａの構成について説明する。単位画素２ａは、フォトダイオード（ＰＤ）２０と、読み出しトランジスタ２１と、リセットトランジスタ２２と、増幅トランジスタ２３と、アドレストランジスタ２４と、フローティングディフュージョン（ＦＤ）２５とを備えている。なお、これらのトランジスタ２１〜２４は、ここではＮＭＯＳトランジスタが用いられている。
【００２３】
フォトダイオード２０は、入射光をその光量に応じた信号電荷量に光電変換して蓄電する。フォトダイオード２０のアノード端子は、グランドに接続されている。フォトダイオード２０のカソード端子とＦＤ２５との間に、読み出しトランジスタ２１が配置されている。読み出しトランジスタ２１は、ゲート端子に接続される読み出し線ＲＥＡＤの電圧によりオン・オフ制御される。読み出しトランジスタ２１は、そのオン期間においてフォトダイオード２０に変換蓄電されている信号電荷をＦＤ２５に読み出す。
【００２４】
リセットトランジスタ２２は、ドレイン端子が電源（電圧ＶＤＤ）２６に接続され、ソース端子がＦＤ２５に接続され、ゲート端子がリセット線ＲＥＳＥＴに接続されている。リセットトランジスタ２２は、リセット線ＲＥＳＥＴの電圧によりオン・オフ制御され、そのオン期間においてＦＤ２５の電圧を電源２６の電圧ＶＤＤに設定する。
【００２５】
アドレストランジスタ２４は、ドレイン端子が電源（電圧ＶＤＤ）２６に接続され、ソース端子が増幅トランジスタ２３のドレイン端子に接続され、ゲート端子がアドレス線ＡＤＤＲＥＳＳに接続されている。アドレストランジスタ２４は、行選択を行うアドレス線ＡＤＤＲＥＳＳの電圧によりオン・オフ制御され、行選択されてオンしている期間において増幅トランジスタ２３のドレイン端子を電源２６に接続する。
【００２６】
増幅トランジスタ２３は、ソース端子が垂直信号線ＶＳＬに接続され、ゲート端子がＦＤ２５に接続されている。増幅トランジスタ２３は、アドレストランジスタ２４が行選択されてオンしドレイン端子が電源２６に接続され、かつスイッチトランジスタ１４がオンして電流源１５が垂直信号線ＶＳＬを介してソース端子に接続されたときにソースフォロワ回路を構成する。増幅トランジスタ２３は、ソースフォロワ回路を構成している期間において、リセットトランジスタ２２によりリセットされた後のＦＤ２５の電圧（リセット電圧）を同レベルの画素信号に変換して垂直信号線ＶＳＬに出力し、さらに、読み出しトランジスタ２１により、フォトダイオード２０から信号電荷がＦＤ２５に読み出された後のＦＤ２５の電圧（リセット電圧＋変換信号電圧）を同レベルの画素信号に変換して垂直信号線ＶＳＬに出力する。
【００２７】
以上の構成において、垂直走査回路３と、バイアス制御回路４と、電流制御回路５と、参照電圧生成回路８と、電圧制御線１３と、電流制御線１６と、タイミング制御回路１０とは、全体として画素駆動回路を構成している。以下、図３〜図１０を参照して、この実施の形態による画素駆動回路の動作、つまり、フォトダイオード２０に変換蓄電された信号電荷をＦＤ２５に読み出す場合の動作について説明する。
【００２８】
容量素子として機能するＦＤ２５の容量値Ｃは、設計値として既知であるので、一定の電源電圧ＶＤＤを印加したときに蓄電できる信号電荷量Ｑｆｄは、Ｑｆｄ＝ＣＶにより一定値である。一方、フォトダイオード２０が変換蓄電する信号電荷量Ｑｐｄは、光量に比例して増減するものである。
【００２９】
そこで、この実施の形態では、Ｑｐｄ＝Ｑｆｄとなるときの光量を基準光量と定め、実際の入射光の光量が基準光量よりも大きい場合は、ＦＤ２５のダイナミックレンジは不足しているとしてＦＤ２５を昇圧する動作例１（図３）を実行し、実際の入射光の光量が基準光量よりも小さい場合は、ＦＤ２５のダイナミックレンジは不足していないとしてＦＤ２５を降圧する動作例２（図５）を実行する。
【００３０】
＜動作例１＞
図３は、単位画素での変換信号電荷のフローティングディフュージョンへの読み出し動作（その１）を説明するタイミングチャート図である。図４は、フローティングディフュージョンの昇圧効果を説明するポテンシャル図である。
【００３１】
図３において、時刻ｔ１では、ＡＤＤＲＥＳＳ線と電流制御線１６とを同時に高レベルに立ち上げる。単位画素２ａでは、増幅トランジスタ２３のドレイン端子がアドレストランジスタ２４を介して電源２６が接続され、ソース端子が垂直信号線ＶＳＬおよびスイッチトランジスタ１４を介して電流源１５が接続されるので、増幅トランジスタ２３は、ソースフォロワ回路を構成する。但し、このときのＦＤ２５の電圧は増幅トランジスタ２３の閾値以下であるから、増幅トランジスタ２３はソースフォロワ回路動作の開始をスタンバイしている状態になる。
【００３２】
その後の時刻ｔ２では、ＲＥＡＤ線を低レベルに維持した状態で、ＲＥＳＥＴ線を高レベルに立ち上げる。時刻ｔ２では、電圧制御線１３も低レベルであり、垂直信号線ＶＳＬへのバイアス電圧の印加はない。単位画素２ａでは、読み出しトランジスタ２１がオフしている状態で、リセットトランジスタ２２がオンし電源２６がＦＤ２５に接続される。そして、ＲＥＳＥＴ線が高レベルである時刻ｔ２〜時刻ｔ３の期間内に、ＦＤ２５の電圧は電源２６の電圧ＶＤＤに上昇して電圧ＶＤＤになる。これによって、増幅トランジスタ２３はオンしてソースフォロワ回路動作を行うので、垂直信号線ＶＳＬの電圧は電圧ＶＤＤに近い電圧となる。
【００３３】
ＲＥＳＥＴ線が低レベルになる時刻ｔ３において、リセットトランジスタ２２がオフすると、ＦＤ２５の電圧は電圧ＶＤＤから少し降下した暗時レベル２８に落ち着く。また、垂直信号線ＶＳＬの電圧も電圧ＶＤＤに近い電圧から少し降下したリセットレベル２９に落ち着く。このリセットレベル２９の画像信号がカラムＡＤＣ７に入力される。バイアス電圧生成回路５が生成するバイアス電圧は、「所定値」であるリセットレベル２９よりも高い電圧である。
【００３４】
このように、ＦＤ２５の電圧が暗時レベル２８に落ち着き、垂直信号線ＶＳＬの電圧がリセットレベル２９に落ち着いた時刻ｔ４において、ＡＤＤＲＥＳＳ線と電流制御線１６とを同時に低レベルに立ち下げる。単位画素２ａでは、増幅トランジスタ２３はオンしているが、アドレストランジスタ２４が選択解除によりオフしたので、ドレイン端子が電源から切り離された状態となる。また、スイッチトランジスタ１４がオフしたので、垂直信号線ＶＳＬは、電流源１５からも切り離されてフローティング状態になる。つまり、増幅トランジスタ２３は、ソース端子がフローティング状態の垂直信号線ＶＳＬに接続されているだけであるので、ソースフォロワ回路の動作を行わない。
【００３５】
その後の時刻ｔ５では、電圧制御線１３を高レベルに立ち上げる。これによって、スイッチトランジスタ１２がオンし、フローティング状態の垂直信号線に、バイアス電圧生成回路５からリセットレベル２９よりも高いＢＩＡＳ電圧が印加される。垂直信号線ＶＳＬの電圧は、リセットレベル２９からＢＩＡＳ電圧に上昇する。そして、垂直信号線ＶＳＬの電圧がＢＩＡＳ電圧に落ち着いた後の時刻ｔ６においてＲＥＡＤ線を高レベルに立ち上げ、時刻ｔ７まで維持する。時刻ｔ６〜時刻ｔ７の期間において、単位画素２ａでは、フォトダイオード２０に変換蓄電されている信号電荷が読み出しトランジスタ２１によりＦＤ２５に読み出される。
【００３６】
このとき、垂直信号線ＶＳＬとＦＤ２５とは、増幅トランジスタ２３のチャネル間容量および配線容量によって容量結合しているので、時刻ｔ５〜時刻ｔ６の期間では、ＦＤ２５の電圧は、垂直信号線ＶＳＬの電圧増加に応じて増加し、暗時レベル２８からＢＩＡＳ電圧に向かって上昇してＢＩＡＳ電圧に近い電圧に落ち着く。具体的には、このＢＩＡＳ電圧に近いＦＤ２５の電圧は、「垂直信号線ＶＳＬの電圧」×「ＦＤ２５と垂直信号線ＶＳＬ間の容量」÷「ＦＤ２５の全容量」となる。
【００３７】
時刻ｔ６〜時刻ｔ７の期間では、このようにＦＤ２５の電圧を暗時レベル２８よりも高いＢＩＡＳ電圧に近い電圧に昇圧した状態で、フォトダイオード２０の信号電荷がＦＤ２５に読み出される。信号電荷は電子であるので、ＦＤ２５の電圧は、読み出し時では減少するが、ＲＥＡＤ線とＦＤ２５との容量結合により、高いレベル３０に上昇する。時刻ｔ７にて読み出しトランジスタ２１がオフすると、ＦＤ２５の電圧は、上昇した高電圧レベル３０からＢＩＡＳ電圧のレベルに降下して落ち着く。
【００３８】
その後の時刻ｔ８にて電圧制御線１３を低レベルに立ち下げて垂直信号線ＶＳＬとバイアス電圧生成回路５とを切り離し、垂直信号線ＶＳＬをフローティング状態に戻す。そして、その後の時刻ｔ９にてＡＤＤＲＥＳＳ線と電流制御線１６とを同時に高レベルに立ち上げ、それを時刻１０まで維持する。単位画素２ａでは、増幅トランジスタ２３がソースフォロワ回路を構成し、ＦＤ２５の電圧を画素信号に変換する動作が開始されるので、ＦＤ２５の電圧は、ＢＩＡＳ電圧に近い電圧のレベルから降下し、レベル３１に落ち着く。同様に、垂直信号線ＶＳＬの電圧も、ＢＩＡＳ電圧のレベルから降下し、レベル３２に落ち着く。レベル３１は、暗時レベル２８での電圧に信号電荷による電圧を加えた電圧である。また、レベル３２は、リセットレベル２９での電圧に信号電荷による電圧を加えた電圧である。このレベル３２の画素信号がカラムＡＤＣ７に入力される。
【００３９】
次に、図４では、被写体の明るさが基準値よりも明るく、ＦＤ２５のダイナミックレンジが不足している場合において、（１）フォトダイオード（ＰＤ）２０に信号電荷を蓄電されているときのポテンシャルと、（２）ＦＤ２５の電圧を昇圧しないで、つまり暗時レベルのままで信号電荷の読み出しを行った場合のポテンシャルと、（３）ＦＤ２５の電圧を動作例１のように昇圧して信号電荷の読み出しを行った場合のポテンシャルとが示されている。
【００４０】
図４（１）において、フォトダイオード２０のポテンシャルは、或る光量で信号電荷が蓄電されたときのポテンシャルである。ＦＤ２５のポテンシャルは、フォトダイオード２０の蓄電期間ではほぼ電源電圧ＶＤＤのレベルである。両ポテンシャルの差分３３がフォトダイオード２０の変換信号電荷量に対するＦＤ２５の電荷蓄電容量を決定する。
【００４１】
図４（２）に示すように、ＦＤ２５を電源電圧ＶＤＤにリセットしただけで信号電荷の読み出しを行った場合、ＦＤ２５のポテンシャルは、電源電圧ＶＤＤである暗時レベルから少し高くなるだけで、両ポテンシャルの差分３３は、「ＦＤ２５の電荷蓄電容量」＞「フォトダイオード２０の変換信号電荷量」の関係になる程度には大きくなく、ＦＤ２５のダイナミックレンジは不足している。この場合は、ＦＤ２５にフォトダイオード２０の変換信号電荷の全てを読み出すことはできず、読み出し残りの信号電荷がフォトダイオード２０に残ってしまう。そのため、ＦＤ２５のダイナミックレンジによって信号電荷量が制限されてしまう。
【００４２】
これに対して、図４（３）に示すように、読み出し時のＦＤ２５の電圧を暗時レベルから昇圧しておくと、両ポテンシャルの差分３３を「ＦＤ２５の電荷蓄電容量」＞「フォトダイオード２０の変換信号電荷量」の関係になる程度に大きくすることができるので、フォトダイオード２０の変換信号電荷の全てをＦＤ２５に読み出すことができる。
【００４３】
このように、被写体の明るさが基準値よりも明るく、ＦＤ２５のダイナミックレンジが不足している場合は、読み出す際のみＦＤ２５の電圧を昇圧してＦＤ２５のダイナミックレンジを拡大し確保する。このとき、（リセット電圧）と（リセット電圧＋変換信号電圧）を垂直信号線ＶＳＬに出力している間は昇圧されないので、ソースフォロワ回路の動作点を気にすることなく、ＦＤ２５の昇圧レベルを変えることができる。
【００４４】
＜動作例２＞
図５は、単位画素での変換信号電荷のフローティングディフュージョンへの読み出し動作（その２）を説明するタイミングチャート図である。図６は、フローティングディフュージョンの降圧効果を説明するポテンシャル図である。
【００４５】
ＦＤ２５と読み出しトランジスタ２１のチャネルとは、ゲートチャネル間容量および配線容量によって容量結合しているので、ＦＤ２５の電圧は、読み出し線ＲＥＡＤを高レベルに立ち上げてフォトダイオード２０の変換蓄電信号電荷を読み出すときに、通常最も高くなる。ＦＤ２５に生ずる電界の方向は、基板へのリーク電流を生じさせる逆バイアス電圧となる方向であるので、ＦＤ２５の電圧が高くなり過ぎると、リーク電流が増加し電界に起因する白傷等の画素ノイズの原因となる。したがって、動作例１のようにＦＤ２５の電圧を常に昇圧する方式は妥当でない。
【００４６】
すなわち、明るさが基準値よりも明るく、ＦＤ２５のダイナミックレンジが不足している場合は、動作例１のように、ＦＤ２５を昇圧してＦＤ２５のダイナミックレンジを拡大しなければならないが、明るさが基準値よりも暗い場合は、フォトダイオード２０で発生する信号電荷量は、基準光量でのＦＤ２５の電荷蓄電容量よりも少ないので、ＦＤ２５のダイナミックレンジも狭くてよい。この動作例２は、このような観点に基づいた読み出し動作である。
【００４７】
図５において、時刻ｔ１〜時刻ｔ４でのリセット時の動作は図３と同様である。アドレス線ＡＤＤＲＥＳＳと電流制御線１３とが同時に高レベルである期間（時刻ｔ４〜時刻ｔ９）での動作が図３とは異なる。被写体の明るさが基準値よりも暗い場合、バイアス電圧生成回路５は、「所定値」であるリセットレベル２９よりも低いバイアス電圧を生成しているので、電圧制御線１３を高レベルに立ち上げると、垂直信号線ＶＳＬの電圧はリセットレベル２９から降下してＢＩＡＳ電圧に落ち着く。同様に、ＦＤ２５の電圧は暗時レベル２８から降下してＢＩＡＳ電圧に近い電圧に落ち着く。具体的には、このＢＩＡＳ電圧に近いＦＤ２５の電圧は、「垂直信号線ＶＳＬの電圧」×「ＦＤ２５と垂直信号線ＶＳＬ間の容量」÷「ＦＤ２５の全容量」となる。
【００４８】
時刻ｔ６〜時刻ｔ７では、このようにＦＤ２５の電圧を暗時レベル２８よりも低いＢＩＡＳ電圧に降圧した状態でフォトダイオード２０の信号電荷がＦＤ２５に読み出される。信号電荷は電子であるので、ＦＤ２５の電圧は、読み出し時では減少するが、ＲＥＡＤ線とＦＤ２５との容量結合により、高いレベル３４に上昇する。但し、レベル３４の電圧レベルは、暗時レベル２８から少し高いだけであるから、電界起因の画素ノイズの問題は生じない。時刻ｔ７にて読み出しトランジスタ２１がオフすると、ＦＤ２５の電圧は、上昇した高電圧レベル３４からＢＩＡＳ電圧に近い電圧のレベルに降下して落ち着く。
【００４９】
その後の時刻ｔ８にて電圧制御線１３を低レベルに立ち下げて垂直信号線ＶＳＬとバイアス電圧生成回路５とを切り離し、垂直信号線ＶＳＬをフローティング状態に戻す。そして、その後の時刻ｔ９にてＡＤＤＲＥＳＳ線と電流制御線１６とを同時に高レベルに立ち上げ、それを時刻１０まで維持する。単位画素２ａでは、増幅トランジスタ２３がソースフォロワ回路を構成し、ＦＤ２５の電圧を画素信号に変換する動作が開始されるので、ＦＤ２５の電圧は、ＢＩＡＳ電圧のレベルから上昇し、レベル３５に落ち着く。同様に、垂直信号線ＶＳＬの電圧も、ＢＩＡＳ電圧のレベルから上昇し、レベル３６に落ち着く。レベル３５は、暗時レベル２８での電圧に信号電荷による電圧を加えた電圧である。また、レベル３６は、リセットレベル２９での電圧に信号電荷による電圧を加えた電圧である。このレベル３６の画素信号がカラムＡＤＣ７に入力される。
【００５０】
次に、図６では、被写体の明るさが基準値よりも暗く、ＦＤ２５のダイナミックレンジが不足していない場合において、（１）フォトダイオード（ＰＤ）２０に信号電荷を蓄電されているときのポテンシャルと、（２）ＦＤ２５を動作例２のように降圧して信号電荷の読み出しを行った場合のポテンシャルとが示されている。
【００５１】
図６（１）において、ＦＤ２５のポテンシャルは、フォトダイオード２０の蓄電期間ではほぼ電源電圧ＶＤＤのレベルである。或る光量でフォトダイオード２０に信号電荷が蓄電されたときのポテンシャルは、ＦＤ２５のポテンシャルよりも相当に低く、フォトダイオード２０の変換信号電荷量に対するＦＤ２５の電荷蓄電容量は十分である。
【００５２】
これに対して、図６（２）に示すように、ＦＤ２５の読み出し時の電圧を暗時レベルから降圧してＦＤ２５のポテンシャルを電源電圧よりも低くした状態で信号電荷の読み出しを行っても、「ＦＤ２５の電荷蓄電容量」＞「フォトダイオード２０の変換信号電荷量」の関係にすることができるから、問題なくフォトダイオード２０の変換信号電荷の全てをＦＤ２５に読み出すことができる。
【００５３】
このように、被写体の明るさが基準値よりも暗く、ＦＤ２５のダイナミックレンジが不足していない場合は、読み出し時のＦＤ２５の電圧を降圧するので、電界起因の画素ノイズ問題を回避することが可能になる。
【００５４】
以上説明した動作例１，２を整理すると、この実施の形態では、ＦＤのダイナミックレンジを図７に示すように制御し、バイアス電圧を図８に示すように制御している。
【００５５】
図７は、フローティングディフュージョンのダイナミックレンジとバイアス電圧との関係を説明する図である。図７では、縦軸にＦＤダイナミックレンジが示され、横軸にバイアス（ＢＩＡＳ）電圧が示されている。昇圧＝０であるリセット（ＲＥＳＥＴ）後の垂直信号線電圧（リセットレベル２９である）でのＦＤダイナミックレンジが、過不足を決める基準値である。
【００５６】
図７において、バイアス電圧をリセット後の垂直信号線電圧よりも高く設定すると、ＦＤが暗時レベルから昇圧され、ＦＤダイナミックレンジが拡大されるので、ＦＤダイナミックレンジを不足している場合に適用する。一方、バイアス電圧をリセット後の垂直信号線電圧よりも低く設定すると、ＦＤは暗時レベルから降圧され、ＦＤダイナミックレンジが狭くなるので、ＦＤダイナミックレンジを不足していない場合に適用する。
【００５７】
図８は、バイアス電圧と明るさとの関係を説明する図である。図８では、縦軸にバイアス（ＢＩＡＳ）電圧が示され、横軸に被写体の明るさが示されている。フォトダイオードの変換信号電荷量は、被写体の明るさに比例する。そこで、バイアス電圧生成回路５は、バイアス電圧を、図８に示すように、明るさが基準値よりも、明るい場合は大きくし、暗い場合は小さくする関係で、明るさに応じて変更している。
【００５８】
これによって、ＦＤのダイナミックレンジの確保と電界起因ノイズの抑制とを両立して実現できることになる。ここで、明るさに関する情報は、カラムＡＤＣ７の動作過程でアナログゲインとして得られるので、この実施の形態では、参照電圧生成回路８にそのアナログゲイン情報１８をバイアス電圧生成回路５に出力させるようにした。アナログゲインが大きい場合は被写体が暗い場合であり、アナログゲインが小さい場合は被写体が明るい場合である。
【００５９】
バイアス電圧生成回路５は、アナログゲイン情報１８を用いて、例えば図９や図１０に示す態様で、明るさに応じたバイアス電圧を生成することができる。図９と図１０は、バイアス電圧とカラムＡＤＣのアナログゲインとの関係を説明する図である。図９と図１０では、縦軸にＢＩＡＳ電圧が示され、横軸にアナログゲインが示されている。
【００６０】
図９に示すように、ＢＩＡＳ電圧を、１つのアナログゲインと１対１の関係で線形状に増減生成することができる。また、図１０に示すように、ＢＩＡＳ電圧を、複数のアナログゲインと１対１の関係で、階段状に増減生成することができる。
【００６１】
以上のように、この実施の形態によれば、フォトダイオードの信号電荷をフローティングディフュージョンに読み出す際に、被写体の明るさが基準よりも明るく、フローティングディフュージョンのダイナミックレンジが不足している場合は、垂直信号線にリセットレベルよりも高いバイアス電圧を印加してフローティングディフュージョンの電圧を暗時レベルよりも高くし、フローティングディフュージョンのダイナミックレンジを拡大するので、信号電荷読み出し時のフローティングディフュージョンのダイナミックレンジを確保することができる。
【００６２】
また、フォトダイオードの信号電荷をフローティングディフュージョンに読み出す際、逆に、被写体の明るさが基準よりも暗く、フローティングディフュージョンのダイナミックレンジが不足していない場合は、フローティングディフュージョンの電圧を昇圧する必要がないので、垂直信号線にリセットレベルよりも低いバイアス電圧を印加し、フローティングディフュージョンの電圧を暗時レベルよりも低くする。これによって、信号電荷読み出し時における電界起因の画素ノイズを低減することができる。
【符号の説明】
【００６３】
１  固体撮像装置（ＣＭＯＳイメージセンサ）、２  画素アレイ、２ａ  単位画素、３  垂直走査回路、４  バイアス制御回路、５  バイアス電圧生成回路、６  電流制御回路、７  カラムＡＤＣ、８  参照電圧生成回路、９  水平走査回路、２０  フォトダイオード（ＰＤ）、１２，１４  スイッチトランジスタ、１３  電圧制御線、１５  電流源、１６  電流制御線、２１  読み出しトランジスタ、２２  リセットトランジスタ、２３  増幅トランジスタ、２５  フローティングディフュージョン（ＦＤ）、２８  暗時レベル、２９  リセットレベル、ＶＳＬ  垂直信号線。
【図１】
2011205249.tif 000003
【図２】
2011205249.tif 000004
【図３】
2011205249.tif 000005
【図４】
2011205249.tif 000006
【図５】
2011205249.tif 000007
【図６】
2011205249.tif 000008
【図７】
2011205249.tif 000009
【図８】
2011205249.tif 000010
【図９】
2011205249.tif 000011
【図１０】
2011205249.tif 000012