(57)【要約】【課題】ゲート絶縁層内に拡散する汚染元素によってトランジスタ特性が低下するのを防止した薄膜トランジスタを有する表示装置、および、その製造方法を提供することを目的とする。【解決手段】基板１０１の上側に積層された半導体層１０４と、半導体層１０４の上側に積層されるゲート電極１０６と半導体層１０４とゲート電極１０６との間に積層されるゲート絶縁層１０５と、ソース電極１１２およびドレイン電極１１１と、を含む薄膜トランジスタを有する表示装置であって、ソース電極１１２およびドレイン電極１１１の少なくとも一方は、ゲート絶縁層１０５の上側に形成されて、ゲート絶縁層１０５に形成されるコンタクトホール１０９を介して半導体層に接続され、コンタクトホール１０９の側壁には、窒素化合物を含む側壁膜１１０が形成される、ことを特徴とする表示装置。【選択図】図３
2011165884.tif 000002
【特許請求の範囲】
【請求項１】
基板の上側に積層された半導体層と、
前記半導体層の上側に積層されるゲート電極と、
前記半導体層と前記ゲート電極との間に積層されるゲート絶縁層と、
ソース電極およびドレイン電極と、を含む薄膜トランジスタを有する表示装置であって、
前記ソース電極および前記ドレイン電極の少なくとも一方は、前記ゲート絶縁層の上側に形成されて、前記ゲート絶縁層に形成されるコンタクトホールを介して前記半導体層に接続され、
前記コンタクトホールの側壁には、窒素化合物を含む側壁膜が形成される、
ことを特徴とする表示装置。
【請求項２】
請求項１に記載された表示装置であって、
前記ゲート絶縁層の上面には、窒素化合物を含む上面膜が形成される、
ことを特徴とする表示装置。
【請求項３】
請求項１に記載された表示装置であって、
前記ゲート絶縁層は、シリコン酸化物で構成され、
前記側壁膜は、窒化シリコン又は酸窒化シリコンで構成される、
ことを特徴とする表示装置。
【請求項４】
請求項１に記載された表示装置であって、
前記側壁膜は、前記ゲート絶縁層における前記コンタクトホールの側壁が窒化処理されることにより形成される、
ことを特徴とする表示装置。
【請求項５】
請求項４に記載された表示装置であって、
前記ゲート絶縁層および前記ゲート電極の上側に積層される層間絶縁層をさらに含み、
前記コンタクトホールは、前記ゲート絶縁層及び前記層間絶縁層が一括してエッチングされて形成されるコンタクトホールであって、
前記ソース電極及び前記ドレイン電極の少なくとも一方は、前記層間絶縁層の上側から前記コンタクトホールを介して前記半導体層に接続され、
前記側壁膜は、前記コンタクトホールにおける前記ゲート絶縁層の側壁および前記層間絶縁層の側壁に形成される、
ことを特徴とする表示装置。
【請求項６】
請求項１に記載された表示装置であって、
前記側壁膜は、前記コンタクトホールの側壁に窒素化合物が蒸着されることにより形成される、
ことを特徴とする表示装置。
【請求項７】
請求項６に記載された表示装置であって、
前記コンタクトホールが形成された前記ゲート絶縁層及び前記ゲート電極の上側に積層される層間絶縁層をさらに含み、
前記層間絶縁層には、前記コンタクトホールの内側となる位置がエッチングされることにより、第２コンタクトホールが形成され、
前記ソース電極及び前記ドレイン電極の少なくとも一方は、前記側壁膜が形成された前記コンタクトホールと前記第２コンタクトホールとを介して前記半導体層に接続される、
ことを特徴とする表示装置。
【請求項８】
請求項２に記載された表示装置であって、
前記ゲート絶縁層の上面に形成される前記上面膜は、前記ゲート電極の下側を避けて形成される、
ことを特徴とする表示装置。
【請求項９】
薄膜トランジスタを有する表示装置の製造方法であって、
基板の上側に半導体層を形成する工程と、
前記半導体層の上側にゲート絶縁層を積層する工程と、
前記ゲート絶縁層の上側にゲート電極を形成する工程と、
前記ゲート絶縁層に少なくとも１つのコンタクトホールを形成する工程と、
前記コンタクトホールの側壁に、窒素化合物を含む側壁膜を形成する工程と、
前記側壁膜が形成された前記コンタクトホールを介して前記半導体層に接続するように、ソース電極およびドレイン電極の少なくとも一方を形成する工程と、を含む、
ことを特徴とする表示装置の製造方法。
【請求項１０】
請求項９に記載された表示装置の製造方法は、
前記ゲート絶縁層および前記ゲート電極の上側に層間絶縁層を形成する工程をさらに含み、
前記コンタクトホールを形成する工程は、前記ゲート絶縁層および前記層間絶縁層を一括してエッチングする工程を含み、
前記側壁膜を形成する工程では、前記コンタクトホールにおける前記ゲート絶縁層の側壁および前記層間絶縁層の側壁に窒化プラズマ処理をする、
ことを特徴とする表示装置の製造方法。
【請求項１１】
請求項９に記載された表示装置の製造方法は、
前記側壁膜を形成する工程は、窒素化合物を前記コンタクトホールの側壁に蒸着する工程であって、
前記表示装置の製造方法は、
前記コンタクトホールの側壁に前記側壁膜が形成された前記ゲート絶縁層および前記ゲート電極の上側に層間絶縁層を形成する工程と、
前記層間絶縁層において、前記コンタクトホールの内側となる位置をエッチングすることにより、第２コンタクトホールを形成する工程と、をさらに含み、
前記ソース電極および前記ドレイン電極の少なくとも一方を形成する工程では、前記コンタクトホールおよび前記第２コンタクトホールを介して前記半導体層に接続されるように、前記ソース電極および前記ドレイン電極の少なくとも一方を形成する、
ことを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタを有する表示装置およびその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置や有機ＥＬ表示装置などの表示装置におけるＴＦＴ基板のスイッチング素子として、薄膜トランジスタが用いられている。
【０００３】
従来の薄膜トランジスタについての製造工程と構造の特徴の例について、図９Ａ〜Ｃおよび図１０を用いて説明する。図９Ａでは、まず、絶縁性基板３０１の上に保護絶縁層３０２および下地絶縁層３０３が形成される。そして、その上に半導体層３０４がパターニングされ、下地絶縁層３０３と半導体層３０４とを被覆するようにゲート絶縁層３０５が成膜され、ゲート絶縁層３０５上にゲート電極３０６がパターニングされる。その後、ゲート電極３０６をマスクとして半導体層３０４にリン（Ｐ）やボロン（Ｂ）等の不純物元素（不純物イオン）が注入されてドレイン領域３０４ａおよびソース領域３０４ｃが形成され、不純物元素が注入されなかった部分がチャネル領域３０４ｂとなる。そして、注入された不純物元素を活性化させるためにアニールされる。
【０００４】
その次に、図９Ｂに示すように、ゲート絶縁層３０５とゲート電極３０６とを被覆するように層間絶縁層３０８が成膜される。その後、図９Ｃに示すように、ドレイン領域３０４ａおよびソース領域３０４ｃへコンタクトするために、層間絶縁層３０８とゲート絶縁層３０５をエッチングすることによりコンタクトホール３０９が形成される。そして、図１０に示すように、コンタクトホール３０９を通してドレイン領域３０４ａとソース領域３０４ｃへそれぞれ接続するドレイン電極３１１およびソース電極３１２が形成され、同図で示すような構造の薄膜トランジスタが完成する。上記の薄膜トランジスタにおいては、製造プロセス中に、Ｎａ、Ｋ等の汚染元素がゲート絶縁層３０５内を侵入あるいは拡散をすることにより、トランジスタ特性が低下する、あるいは、しきい値電圧が安定しなくなるなどの問題を生じる場合がある。このような問題は、具体的には、ゲート絶縁層３０５にＳｉＯ２をはじめとする酸化シリコンを用いる場合に生じやすい。なお、特許文献１や特許文献２では、酸窒化シリコンや窒化シリコンの層を用いて、Ｎａ、Ｋ等の汚染元素が薄膜トランジスタ内で拡散することを防止する技術が開示されている。特許文献１には、酸窒化シリコン（ＳｉＯＮ）層が、ゲート絶縁層のゲート電極との界面側に形成されている構造が記載されている。また、特許文献２には、薄膜トランジスタの上側や下側に窒化シリコン（ＳｉＮ）層が形成されている構造が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１１９０３５号公報
【特許文献２】特許第３７０１５４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したように、Ｎａ、Ｋ等の汚染元素が、ゲート絶縁層３０５内に製造プロセス中に侵入や拡散をすることにより、トランジスタ特性が低下するなどの問題が生じる場合がある。
【０００７】
また、特許文献２のように、ゲート絶縁層の上側に窒化シリコン層を設ける場合にも、ゲート絶縁層中に汚染元素が侵入してトランジスタ特性の低下やばらつきが生じることがある。
【０００８】
本発明は、上記のような課題に鑑みて、ゲート絶縁層内に侵入や拡散をする汚染元素によってトランジスタ特性が低下するのを防止した表示装置、および、その製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る表示装置は、上記目的に鑑みて、基板の上側に積層された半導体層と、前記半導体層の上側に積層されるゲート電極と、前記半導体層と前記ゲート電極との間に積層されるゲート絶縁層と、ソース電極およびドレイン電極と、を含む薄膜トランジスタを有する表示装置であって、前記ソース電極および前記ドレイン電極の少なくとも一方は、前記ゲート絶縁層の上側に形成されて、前記ゲート絶縁層に形成されるコンタクトホールを介して前記半導体層に接続され、前記コンタクトホールの側壁には、窒素化合物を含む側壁膜が形成される、ことを特徴とする。
【００１０】
また、本発明に係る表示装置の一態様では、前記ゲート絶縁層の上面には、窒素化合物を含む上面膜が形成される、ことを特徴としてもよい。
【００１１】
また、本発明に係る表示装置の一態様では、前記ゲート絶縁層は、シリコン酸化物で構成され、前記側壁膜は、窒化シリコン又は酸窒化シリコンで構成される、ことを特徴としてもよい。
【００１２】
また、本発明に係る表示装置の一態様では、前記側壁膜は、前記ゲート絶縁層における前記コンタクトホールの側壁が窒化処理されることにより形成される、ことを特徴としてもよい。
【００１３】
また、本発明に係る表示装置の一態様では、前記ゲート絶縁層および前記ゲート電極の上側に積層される層間絶縁層をさらに含み、前記コンタクトホールは、前記ゲート絶縁層及び前記層間絶縁層が一括してエッチングされて形成されるコンタクトホールであって、前記ソース電極及び前記ドレイン電極の少なくとも一方は、前記層間絶縁層の上側から前記コンタクトホールを介して前記半導体層に接続され、前記側壁膜は、前記コンタクトホールにおける前記ゲート絶縁層の側壁および前記層間絶縁層の側壁に形成される、ことを特徴としてもよい。
【００１４】
また、本発明に係る表示装置の一態様では、前記側壁膜は、前記コンタクトホールの側壁に窒素化合物が蒸着されることにより形成される、ことを特徴としてもよい。
【００１５】
また、本発明に係る表示装置の一態様では、前記コンタクトホールが形成された前記ゲート絶縁層及び前記ゲート電極の上側に積層される層間絶縁層をさらに含み、前記層間絶縁層には、前記コンタクトホールの内側となる位置がエッチングされることにより、第２コンタクトホールが形成され、前記ソース電極及び前記ドレイン電極の少なくとも一方は、前記側壁膜が形成された前記コンタクトホールと前記第２コンタクトホールとを介して前記半導体層に接続される、ことを特徴としてもよい。
【００１６】
また、本発明に係る表示装置の一態様では、前記ゲート絶縁層の上面に形成される前記上面膜は、前記ゲート電極の下側を避けて形成される、ことを特徴としてもよい。
【００１７】
本発明に係る表示装置の製造方法は、上記目的に鑑みて、薄膜トランジスタを有する表示装置の製造方法であって、基板の上側に半導体層を形成する工程と、前記半導体層の上側にゲート絶縁層を積層する工程と、前記ゲート絶縁層の上側にゲート電極を形成する工程と、前記ゲート絶縁層に少なくとも１つのコンタクトホールを形成する工程と、前記コンタクトホールの側壁に、窒素化合物を含む側壁膜を形成する工程と、前記側壁膜が形成された前記コンタクトホールを介して前記半導体層に接続するように、ソース電極およびドレイン電極の少なくとも一方を形成する工程と、を含む、ことを特徴とする。
【００１８】
また、本発明に係る表示装置の製造方法の一態様では、前記ゲート絶縁層および前記ゲート電極の上側に層間絶縁層を形成する工程をさらに含み、前記コンタクトホールを形成する工程は、前記ゲート絶縁層および前記層間絶縁層を一括してエッチングする工程を含み、前記側壁膜を形成する工程では、前記コンタクトホールにおける前記ゲート絶縁層の側壁および前記層間絶縁層の側壁に窒化プラズマ処理をする、ことを特徴としてもよい。
【００１９】
また、本発明に係る表示装置の製造方法の一態様では、前記側壁膜を形成する工程は、窒素化合物を前記コンタクトホールの側壁に蒸着する工程であって、前記表示装置の製造方法は、前記コンタクトホールの側壁に前記側壁膜が形成された前記ゲート絶縁層および前記ゲート電極の上側に層間絶縁層を形成する工程と、前記層間絶縁層において、前記コンタクトホールの内側となる位置をエッチングすることにより、第２コンタクトホールを形成する工程と、をさらに含み、前記ソース電極および前記ドレイン電極の少なくとも一方を形成する工程では、前記コンタクトホールおよび前記第２コンタクトホールを介して前記半導体層に接続されるように、前記ソース電極および前記ドレイン電極の少なくとも一方を形成する、ことを特徴としてもよい。
【発明の効果】
【００２０】
本発明によると、ゲート絶縁層内に侵入や拡散をする汚染元素によってトランジスタ特性が低下するのを防止した薄膜トランジスタを有する表示装置、および、その製造方法を提供できる。
【図面の簡単な説明】
【００２１】
【図１】実施形態１における表示装置が有するＴＦＴ基板を概略的に示す図である。
【図２】実施形態１におけるＴＦＴ基板が有する等価回路を示す図である。
【図３】実施形態１における薄膜トランジスタの断面構造の様子を示す図である。
【図４Ａ】実施形態１における薄膜トランジスタが製造される様子を示す図である。
【図４Ｂ】実施形態１における薄膜トランジスタが製造される様子を示す図である。
【図４Ｃ】実施形態１における薄膜トランジスタが製造される様子を示す図である。
【図４Ｄ】実施形態１における薄膜トランジスタが製造される様子を示す図である。
【図５】実施形態１における薄膜トランジスタの製造工程を説明する図である。
【図６】実施形態２における薄膜トランジスタの断面構造の様子を示す図である。
【図７Ａ】実施形態２における薄膜トランジスタが製造される様子を示す図である。
【図７Ｂ】実施形態２における薄膜トランジスタが製造される様子を示す図である。
【図７Ｃ】実施形態２における薄膜トランジスタが製造される様子を示す図である。
【図８】実施形態２における薄膜トランジスタの製造工程を説明する図である。
【図９Ａ】従来の薄膜トランジスタが製造される様子を示す図である。
【図９Ｂ】従来の薄膜トランジスタが製造される様子を示す図である。
【図９Ｃ】従来の薄膜トランジスタが製造される様子を示す図である。
【図１０】従来の薄膜トランジスタの断面構造の様子を示す図である。
【発明を実施するための形態】
【００２２】
本発明の各実施形態を、図面を参照しながら説明する。
【００２３】
［実施形態１］
本発明の実施形態１にかかる表示装置は、ＩＰＳ型の液晶表示装置であって、ＴＦＴ基板と、当該ＴＦＴ基板と対向してカラーフィルタが設けられた対向基板と、両基板に挟まれた液晶材料とを含んで構成される。
【００２４】
図１は、本実施形態にかかる表示装置が有するＴＦＴ基板１を概略的に説明する図である。同図で示すように、ＴＦＴ基板１は、走査信号線駆動回路１０と、映像信号線駆動回路２０と、走査信号線駆動回路１０から信号が出力される複数の走査信号線１１と、映像信号線駆動回路２０から信号が出力される複数の映像信号線２１とを、含んで構成される。
【００２５】
また図２は、本実施形態におけるＴＦＴ基板１の等価回路を示す図である。同図で示すように、ＴＦＴ基板１では、複数の走査信号線１１が図中横方向に延びており、複数の映像信号線２１が図中縦方向に延びている。また、各走査信号線１１と平行に共通信号線３１が図中横方向に延びている。そして表示制御の対象となる各画素は、走査信号線１１及び映像信号線２１によってマトリクス状に区画されている。
【００２６】
図２で示すように、本実施形態では、走査信号線１１及び映像信号線２１により区画される各画素の隅には、ＭＩＳ（Metal-Insulator-Semiconductor）構造を有する薄膜トランジスタＴＦＴが形成され、各画素には一対の画素電極４０及び対向電極５０が形成される。図２における回路構成においては、走査信号線１１にゲート電圧が印加されることにより、画素行が選択される。また、その選択のタイミングにあわせて、各映像信号線２１に映像信号を供給することにより、各画素の画素電極４０に映像信号の電圧が印加される。各画素の対向電極５０には共通信号線３１を介して基準電圧が印加されており、画素電極４０と対向電極５０の間に映像信号の電圧に応じた強度の横電界が発生し、この横電界の強度に応じて液晶分子の配向が決まるようになっている。
【００２７】
図３は、本実施形態における薄膜トランジスタＴＦＴの断面構造の様子を示す図である。同図で示されるように、本実施形態における薄膜トランジスタＴＦＴは、トップゲート型の薄膜トランジスタである。同図で示すように、半導体層１０４は、ドレイン領域１０４ａと、チャネル領域１０４ｂと、ソース領域１０４ｃとを含んで構成されて、当該半導体層１０４の上側には、ゲート絶縁層１０５を挟んでゲート電極１０６が形成される。そしてゲート電極１０６の上側を覆うようにして、層間絶縁層１０８が形成されて、層間絶縁層１０８上にはドレイン電極１１１およびソース電極１１２が形成される。ドレイン電極１１１およびソース電極１１２は、それぞれコンタクトホール１０９を介して、ドレイン領域１０４ａおよびソース領域１０４ｃと電気的に接続する。また本実施形態では、ゲート電極１０６は走査信号線１１に、ドレイン電極１１１は映像信号線２１に、ソース電極１１２は画素電極４０にそれぞれ接続される。
【００２８】
そして特に、コンタクトホール１０９の側壁には、側壁膜１１０が形成され、ゲート絶縁層１０５の上面には、上面膜１０７が形成される。本実施形態では、コンタクトホール１０９の側壁及びゲート絶縁層１０５の上面に、プラズマ窒化による窒化処理によって改質された層が形成される。ゲート絶縁層１０５の上面やコンタクトホール１０９の側壁に窒素化合物を含む膜が形成されることにより、汚染元素の侵入が遮断されて、トランジスタ特性が低下するのが防止される。特に、コンタクトホール１０９の側壁からは、ドレイン電極１１１やソース電極１１２の電極材料そのものに含まれる汚染元素や、ウェットエッチング溶液に含まれる汚染元素が、ゲート絶縁層１０５中に侵入することが考えられる。窒素化合物を含む側壁膜１１０が形成されることにより、トランジスタ特性の低下が防止される。そして側壁膜１１０に加えて上面膜１０７が形成されることにより、コンタクトホール１０９の側壁、および、ゲート絶縁層１０５と層間絶縁層１０８の界面から、製造プロセス中に、汚染元素がゲート絶縁層１０５中に汚染元素が侵入・拡散することが防止され、トランジスタ特性の低下がさらに確実に防止される。
【００２９】
次に、本実施形態における表示装置の製造方法について説明する。図４Ａ〜Ｄは、本実施形態における薄膜トランジスタＴＦＴが製造される様子を示す図であり、図５は、本実施形態における薄膜トランジスタＴＦＴの製造工程を説明する図である。以下においては、図４の各図を参照しつつ、図５を用いて製造工程の説明をする。
【００３０】
まず、ガラス等の透明な絶縁性基板１０１の上に、ＣＶＤ（Chemical Vapor Deposition）によって、窒化シリコンであるＳｉＮを蒸着して保護絶縁層１０２を形成し、さらに、二酸化シリコンであるＳｉＯ２をＣＶＤにより蒸着して下地絶縁層１０３を形成する（Ｓ５０１）。保護絶縁層１０２は、絶縁性基板１０１に含まれている汚染元素が拡散するのを防止する層である。次に、下地絶縁層１０３上に半導体層１０４の材料を積層し、リソグラフィプロセスによって形状を加工することにより半導体層１０４を形成する（Ｓ５０２）。本実施形態における半導体層１０４は、低温ポリシリコン（LTPS）である。その次に、半導体層１０４と下地絶縁層１０３を被覆するようにゲート絶縁層１０５を積層する（Ｓ５０３）。本実施形態では、ゲート絶縁層１０５はシリコン酸化物によって構成されるものとし、具体的には、テトラエトキシシラン（ＴＥＯＳ）またはシランを原料としてＣＶＤにより成膜された二酸化シリコン（ＳｉＯ２）層とする。その後、ゲート絶縁層１０５上にゲート電極１０６を形成する（Ｓ５０４）。ゲート電極１０６は、例えば、モリブデンおよびタングステンの合金によって構成されて、リソグラフィプロセスによって形状が加工される。その後、ゲート電極１０６をマスクにして、半導体層１０４に、イオンを打ち込むことにより、リンやホウ素などの不純物元素をドープする処理を行う（Ｓ５０５）。不純物元素をドープした後に、アニーリング処理をすることで、不物元素が打ち込まれた領域が、ドレイン領域１０４ａおよびソース領域１０４ｃとなり、ゲート電極１０６にマスクされて不純物元素がドープされなかった領域がチャネル領域１０４ｂとなる。（図４Ａ参照）。
【００３１】
Ｓ５０６の工程では、窒化プラズマ処理をゲート絶縁層１０５の上面に対して行うことにより、上面膜１０７を形成する（図４Ｂ参照）。本実施形態では、ゲート絶縁層１０５は二酸化シリコンで成膜されているため、窒化プラズマ処理によって改質されて上面膜１０７が形成され、当該上面膜１０７は、酸窒化シリコン（ＳｉＯＮ）を含んで構成される。
【００３２】
そしてＳ５０７の工程では、ゲート電極１０６と上面膜１０７とを被覆するように層間絶縁層１０８を形成する。本実施形態では、層間絶縁層１０８は、シランを原料としてＣＶＤにより成膜されたＳｉＯ２とする。また、層間絶縁層１０８としては、例えば、シランおよびアンモニアを原料としてＣＶＤにより成膜されたＳｉＮとしてもよいし、または、ＳｉＯ２とＳｉＮの積層構造としても良い。
【００３３】
その後、Ｓ５０８の工程では、ドレイン電極１１１およびソース電極１１２を、ドレイン領域１０４ａおよびソース領域１０４ｃに電気的に接続させるためのコンタクトホールを形成する。本実施形態では、ウェットエッチングにより、層間絶縁層１０８とゲート絶縁層１０５とを一括エッチングすることにより、コンタクトホール１０９を開口する（図４Ｃ参照）。なお、コンタクトホール１０９を開口する方法としては、ドライエッチングを用いても良い。
【００３４】
そして特に、Ｓ５０９の工程では、コンタクトホール１０９が開口されて露出した層間絶縁層１０８とゲート絶縁層１０５の側壁に、窒化プラズマ処理を施すことにより、コンタクトホール１０９の側壁に側壁膜１１０を形成する（図４Ｄ参照）。本実施形態では、ゲート絶縁層１０５は二酸化シリコンで成膜されているため、窒化プラズマ処理によってコンタクトホール１０９の側壁が改質されて側壁膜１１０が形成され、当該側壁膜１１０は、酸窒化シリコン（ＳｉＯＮ）を含んで構成される。シリコン酸化物に窒素が含有されることにより、汚染元素の侵入や拡散を遮蔽する機能を有することとなり、窒素の含有量が多いほど汚染元素の侵入や拡散を遮断しやすくなる。
【００３５】
さらにＳ５１０の工程では、コンタクトホール１０９をそれぞれ介してドレイン領域１０４ａおよびソース領域１０４ｃに電気的接続するように、ドレイン電極１１１およびソース電極１１２を形成する。本実施形態では、ドレイン電極１１１およびソース電極１１２は、下層のモリブデンと上層のアルミニウムとの２層構造で構成されるが、下層のモリブデンと中層のアルミニウムと上層のモリブデンとの３層構造で構成されてもよい。なお、Ｓ５０９の窒化プラズマ処理により、コンタクトホール１０９によって露出したドレイン領域１０４ａやソース領域１０４ｃも窒化処理されるが、このようなドレイン領域１０４ａやソース領域１０４ｃであっても、ドレイン電極１１１やソース電極１１２と電気的に接続される。
【００３６】
なお、本実施形態では、上面膜１０７を形成するＳ５０６の工程では、ゲート絶縁層１０５の上面が窒化プラズマ処理を施されることによって上面膜１０７が形成されるとしているが、例えば、ＣＶＤによってＳｉＮ膜が蒸着されることにより上面膜１０７が形成されてもよい。また、本実施形態の上面膜１０７は、図３等で示すように、ゲート電極１０６の下側の部分を避けて形成される。トランジスタ特性のばらつきを防ぐためには、チャネル領域１０４ｂとゲート電極１０６の間となる部分には、上面膜１０７が形成されないようにするのが望ましい。
【００３７】
［実施形態２］
次に、本発明の実施形態２に係る表示装置について説明する。実施形態２に係る表示装置は、実施形態１と同様のＩＰＳ型の液晶表示装置である。実施形態２におけるＴＦＴ基板の概略的構成は、図１で示される実施形態１のＴＦＴ基板１と同様であるとともに、図２で示される等価回路を有している。以下においては、実施形態２のＴＦＴ基板における薄膜トランジスタＴＦＴの断面構造の様子や、薄膜トランジスタＴＦＴの製造方法について説明をするが、実施形態１と同様となる部分については適宜省略して説明するものとする。
【００３８】
図６は、実施形態２における薄膜トランジスタの断面構造の様子を示す図である。同図で示すように、ドレイン電極２１１およびソース電極２１２のそれぞれは、第１のコンタクトホール２１５と第２のコンタクトホール２１６とを介して、ドレイン領域２０４ａおよびソース領域２０４ｃと接続するようになっている。そして特に、第１のコンタクトホール２１５はゲート絶縁層２０５に形成されて、ゲート絶縁層２０５の上面および第１のコンタクトホール２１５の側壁を連続して覆うように、窒化シリコン（ＳｉＮ）膜２２０が蒸着される。すなわち本実施形態では、窒化シリコン膜２２０によって、第１のコンタクトホール２１５の側壁膜とゲート絶縁層２０５の上面膜とが形成される。ゲート絶縁層２０５に形成された第１のコンタクトホールの側壁が、窒素化合物を含む膜によって覆われることで、ドレイン電極２１１やソース電極２１２からの汚染元素の侵入が遮断される。
【００３９】
次に、実施形態２における表示装置の製造方法について説明する。図７Ａ〜Ｃは、実施形態２における薄膜トランジスタが製造される様子を示す図であり、図８は、実施形態２における薄膜トランジスタの製造工程を説明する図である。以下においては、図７の各図を参照しつつ、図８を用いて製造工程について説明する。
【００４０】
まず、実施形態１と同様に、Ｓ８０１〜Ｓ８０５の工程を行う。具体的には、ガラス等の透明な絶縁性基板２０１の上に、ＣＶＤによりＳｉＮを蒸着して、保護絶縁層２０２を形成し、さらにＳｉＯ２をＣＶＤにより蒸着して下地絶縁層２０３を形成する（Ｓ８０１）。次に、下地絶縁層２０３上に半導体層２０４の材料を積層し、リソグラフィプロセスによって形状を加工することにより半導体層２０４を形成する（Ｓ８０２）。そして、半導体層２０４と下地絶縁層２０３を被覆するようにゲート絶縁層２０５を積層する（Ｓ８０３）。その後、ゲート絶縁層２０５上にゲート電極２０６を形成する（Ｓ８０４）。さらにゲート電極２０６をマスクにして半導体層２０４に、リンやホウ素などの不純物元素をドープする処理を行う（Ｓ８０５）。不純物元素がドープされた領域が、ドレイン領域２０４ａおよびソース領域２０４ｃとなり、不純物元素がドープされなかった領域がチャネル領域２０４ｂとなる（図７Ａ参照）。
【００４１】
そして、Ｓ８０６の工程において、ゲート絶縁層２０５をエッチングすることにより、第１のコンタクトホール２１５を形成する。Ｓ８０６の工程におけるエッチングは、本実施形態ではウェットエッチングであるが、ドライエッチングを用いても良い。
【００４２】
ここで特に、第１のコンタクトホール２１５が形成されたゲート絶縁層２０５、および、ゲート電極２０６を被覆するように、窒化シリコン膜２２０を形成して、ゲート絶縁層２０５の上面膜と第１のコンタクトホール２１５の側壁膜を形成する（Ｓ８０７）。窒化シリコン膜２２０は、具体的には、シランを原料としてＣＶＤにより蒸着された窒化シリコン（ＳｉＮ）とする（図７Ｂ参照）。
【００４３】
その後、Ｓ８０８において、層間絶縁層２０８を形成する。この層間絶縁層２０８は、シランを原料としてＣＶＤにより成膜された酸化シリコン層とする。層間絶縁層２０８としては、シランを原料としてＣＶＤにより成膜されたＳｉＮであってもよいし、ＳｉＯ２とＳｉＮの積層構造としても良い。この層間絶縁層２０８が形成されることにより、第１のコンタクトホール２１５の内側が、層間絶縁層２０８を構成する材料によって埋められることになる（図７Ｃ参照）。
【００４４】
そしてＳ８０９では、層間絶縁層２０８を介してドレイン電極２１１およびソース電極２１２を接続させるための第２のコンタクトホール２１６を形成する。この第２のコンタクトホール２１６は、第１のコンタクトホールの内側となる位置がエッチングされることにより形成され、この際、第１コンタクトホール２１５の底部に積層された窒化シリコン膜２２０と、層間絶縁層２０８とが一括エッチングされる。このＳ８０９における第２のコンタクトホール２１６を形成するためのエッチングは、本実施形態ではウェットエッチングであるが、ドライエッチングを用いても良い。
【００４５】
その後、Ｓ８１０の工程において、第２のコンタクトホール２１６を介してドレイン領域２０４ａおよびソース領域２０４ｃへ電気的に接続するように、それぞれ、ドレイン電極２１１およびソース電極２１２が形成される。以上のような工程を経て、図６に示すような薄膜トランジスタＴＦＴが形成される。
【００４６】
また、実施形態２における上面膜および側壁膜としては、窒化プラズマ処理を施すことによって形成しても良いが、上述したように蒸着によって窒化シリコン膜２２０を形成するほうが、汚染元素の拡散をより確実に遮断できる。Ｓ８０７の工程のように、窒化シリコン膜２２０を蒸着して、上面膜及び側壁膜を形成する場合には、第１のコンタクトホール２１５の底部となるドレイン領域２０４ａおよびソース領域２０４ｃの表面が、窒化シリコン膜２２０によって覆われる。このため、第１のコンタクトホール２１５の底部の窒化シリコン膜２２０を取り除くためにも、第２のコンタクトホール２１６を形成する工程（Ｓ８０９）が必要となるが、窒化プラズマ処理による酸窒化シリコンを含む側壁膜の場合よりも、より確実に汚染元素の拡散が遮断される。
【００４７】
なお、上記の各実施形態では、ドレイン電極およびソース電極が同時に形成される。しかし、ドレイン電極およびソース電極の少なくとも一方が、ゲート絶縁層に形成されたコンタクトホールを介して半導体層と接続されて、その側壁に窒素化合物を含む側壁膜が形成されてもよい。また、上記の各実施形態のように、ドレイン電極およびソース電極の双方がゲート絶縁層のコンタクトホールを介して半導体層と接続される場合であっても、２つのコンタクトホールのうちの１つのコンタクトホールの側壁に、窒素化合物を含む側壁膜が形成されてもよい。これらの場合にも、各実施形態の場合と同様にコンタクトホールの側壁から汚染元素が拡散するのが防止される。また、側壁膜に含まれる窒素化合物は、具体的には、窒素とシリコンとを含む化合物であって、例えば、窒化シリコンや酸窒化シリコンである。ＳｉＯＮをはじめとする酸窒化シリコンや、ＳｉＮをはじめとする窒化シリコンで構成される膜は、ＳｉＯ２をはじめとする酸化シリコンよりもＮａやＫの拡散係数が小さいため、これらの元素が製造プロセス中に拡散するのを遮断できる。また、上記の各実施形態では、半導体層１０４を低温ポリシリコンとしているが、微結晶シリコンやアモルファスシリコンによる半導体層であっても良いし、上記のＳ５０５やＳ８０５とは異なる工程で、不純物元素が半導体層にドープされても良い。
【００４８】
なお、上記の各実施形態では、表示装置を液晶表示装置として説明しているが、有機ＥＬ表示装置などの他の表示装置であっても本発明は同様に適用できる。また、上記の各実施形態における液晶表示装置は、駆動方式をＩＰＳ（In Plane Switching）方式としているが、ＶＡ（Vertically Aligned）方式や、ＴＮ（Twisted Nematic）方式などの他の方式の駆動方式であってもよい。本発明は、その技術的思想を逸脱しない範囲内において、当業者によって適宜変更してもよいことはいうまでもない。
【符号の説明】
【００４９】
１０１，２０１，３０１  絶縁性基板、１０２，２０２，３０２  保護絶縁層、１０３，２０３，３０３  下地絶縁層、１０４，２０４，３０４  半導体層、１０４ａ，２０４ａ，３０４ａ  ドレイン領域、１０４ｂ，２０４ｂ，３０４ｂ  チャネル部、１０４ｃ，２０４ｃ，３０４ｃ  ソース領域、１０５，２０５，３０５  ゲート絶縁層、１０６，２０６，３０６  ゲート電極、１０７  上面膜、１０８，２０８，３０８  層間絶縁層、１０９，３０９  コンタクトホール、１１０  側壁膜、１１１，２１１，３１１  ドレイン電極、１１２，２１２，３１２  ソース電極、１１３，３１３  ドレイン電極、２１５  第１のコンタクトホール、２１６  第２のコンタクトホール、２２０  窒化シリコン膜、ＴＦＴ  薄膜トランジスタ。
【図１】
2011165884.tif 000003
【図２】
2011165884.tif 000004
【図３】
2011165884.tif 000005
【図４Ａ】
2011165884.tif 000006
【図４Ｂ】
2011165884.tif 000007
【図４Ｃ】
2011165884.tif 000008
【図４Ｄ】
2011165884.tif 000009
【図５】
2011165884.tif 000010
【図６】
2011165884.tif 000011
【図７Ａ】
2011165884.tif 000012
【図７Ｂ】
2011165884.tif 000013
【図７Ｃ】
2011165884.tif 000014
【図８】
2011165884.tif 000015
【図９Ａ】
2011165884.tif 000016
【図９Ｂ】
2011165884.tif 000017
【図９Ｃ】
2011165884.tif 000018
【図１０】
2011165884.tif 000019