(57)【要約】【課題】ソースフォロワアンプのノイズを低減し、Ｓ／Ｎを向上させて高感度化を実現した固体撮像装置を提供する。【解決手段】固体撮像装置は、入射光を信号電荷に変換する受光部、受光部で変換された信号電荷を出力部に転送する転送部、及び転送部から転送された信号電荷を出力する出力部が、半導体基板に形成されている。出力部に含まれる信号電荷がゲート電極に供給されるソースフォロワ構成のＭＯＳトランジスタについては、ゲート電極とドレイン電極との間の半導体基板上に成膜される第１のゲート酸化膜を、ゲート電極とドレイン電極との間以外の半導体基板上に成膜される第２のゲート酸化膜よりも厚く形成する。【選択図】図２
2011205037.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成され、入射光を信号電荷に変換する受光部と、
前記半導体基板に形成され、前記受光部で変換された信号電荷を転送する転送部と、
前記半導体基板に形成され、前記転送部から転送された信号電荷を出力する出力部とを備え、
前記出力部は、前記転送部から転送された信号電荷がゲート電極に供給されるソースフォロワ構成のＭＯＳトランジスタを含み、
前記ＭＯＳトランジスタは、ゲート電極とドレイン電極との間の前記半導体基板上に成膜される第１のゲート酸化膜が、ゲート電極とドレイン電極との間以外の前記半導体基板上に成膜される第２のゲート酸化膜よりも厚いことを特徴とする、固体撮像装置。
【請求項２】
前記ＭＯＳトランジスタのソースは、
前記ＭＯＳトランジスタのドレインと同導電型の第１の高濃度不純物領域と、
前記第１の高濃度不純物領域よりも不純物濃度が低い、前記同導電型の第１の低濃度不純物領域とを含み、
前記ＭＯＳトランジスタのドレインは、
前記同導電型の第２の高濃度不純物領域と、
前記第２の高濃度不純物領域の直下に形成され、前記第２の高濃度不純物領域よりも不純物濃度が低い、前記同導電型の第２の低濃度不純物領域と、
前記第１のゲート酸化膜の直下に形成され、前記第２の低濃度不純物領域よりもさらに不純物濃度が低い、前記同導電型の第３の低濃度不純物領域とを含み、
前記第３の低濃度不純物領域の形成深さは、前記第１の低濃度不純物領域の形成深さよりも前記半導体基板表面から浅いことを特徴とする、請求項１に記載の固体撮像装置。
【請求項３】
前記第３の低濃度不純物領域と前記ゲート電極とが鉛直方向に重なる幅は、前記第１の低濃度不純物領域と前記ゲート電極とが鉛直方向に重なる幅よりも小さいことを特徴とする、請求項２に記載の固体撮像装置。
【請求項４】
前記第３の低濃度不純物領域の不純物濃度は、前記第１の低濃度不純物領域の不純物濃度よりも低いことを特徴とする、請求項２又は３に記載の固体撮像装置。
【請求項５】
前記第３の低濃度不純物領域と前記第１のゲート酸化膜との界面は、前記第１の低濃度不純物領域と前記第２のゲート酸化膜との界面よりも前記半導体基板表面から浅いことを特徴とする、請求項２〜４のいずれかに記載の固体撮像装置。
【請求項６】
前記第２の高濃度不純物領域は、深さが異なる複数の領域で形成されていることを特徴とする、請求項２〜５のいずれかに記載の固体撮像装置。
【請求項７】
前記第１のゲート酸化膜は、前記半導体基板に形成された少なくとも１つの他のＭＯＳトランジスタのゲート酸化膜と同じ厚みであることを特徴とする、請求項１〜６のいずれかに記載の固体撮像装置。
【請求項８】
入射光を信号電荷に変換する受光部と、当該受光部で変換された信号電荷を転送する転送部と、当該転送部から転送された信号電荷を出力する出力部とを備えた、固体撮像装置の製造方法であって、
前記転送部から転送された信号電荷がゲート電極に供給されるＭＯＳトランジスタを半導体基板に形成する工程が、
前記半導体基板に第１の酸化膜を成膜する工程と、
前記第１の酸化膜のうち、ＭＯＳトランジスタのゲート電極とドレイン電極との間となる部分以外を除去する工程と、
前記第１の酸化膜が除去された前記半導体基板の部分に、前記第１の酸化膜より膜厚が薄い第２の酸化膜を成膜する工程と、
前記第１の酸化膜の一部に重なるようにゲート電極を形成する工程とを含む、固体撮像装置の製造方法。
【請求項９】
前記ＭＯＳトランジスタのソースとなる領域に、第１濃度の不純物を注入して第１の低濃度不純物領域を形成する工程と、
前記ＭＯＳトランジスタのドレインとなる領域に、前記第１濃度の不純物を注入して第２の低濃度不純物領域を形成する工程と、
前記第１の低濃度不純物領域の内部に、前記第１濃度よりも濃度が高い第２濃度の不純物を注入して第１の高濃度不純物領域を形成する工程と、
前記第２の低濃度不純物領域の内部に、前記第２濃度の不純物を注入して第２の高濃度不純物領域を形成する工程とをさらに含む、請求項８に記載の固体撮像装置の製造方法。
【請求項１０】
前記第２の高濃度不純物領域を形成する工程では、前記第１濃度の不純物が複数回注入されることを特徴とする、請求項９に記載の固体撮像装置の製造方法。
【請求項１１】
前記第１の酸化膜を成膜する工程では、前記半導体基板を熱酸化させることを特徴とする、請求項８〜１０のいずれかに記載の固体撮像装置の製造方法。
【請求項１２】
前記第２の酸化膜を成膜する工程では、化学気層成長を用いることを特徴とする、請求項８〜１０のいずれかに記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその製造方法に関し、より特定的には、固体撮像装置の出力部に用いられるソースフォロワ回路で生じるノイズを低減した高感度及び高画質な固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、ＣＣＤイメージセンサやＣＭＯＳイメージセンサを用いた固体撮像装置は、デジタルスチルカメラ及びデジタルビデオカメラ等の撮像装置として需要が拡大している。また、携帯電話に代表される携帯端末装置では、カメラ機能を備えた機種が多くなってきている。このようなカメラ機能付き携帯端末装置の撮像装置としても、固体撮像装置の需要が拡大している。
【０００３】
このデジタルスチルカメラ、デジタルビデオカメラ、及びカメラ機能付き携帯端末装置等では、撮影画像を高画質化することが求められており、固体撮像装置の画素数は年々上昇する傾向にある。その一方で、固体撮像装置を小型化することも要求されている。
【０００４】
通常、画素数を増やせば固体撮像装置の光学サイズも比例して大きくなるため、同一の光学サイズで画素数を増やすには、画素サイズの微細化が必要となる。しかしながら、画素サイズを微細化すると１画素当たりの受光領域も縮小するので、入射光が変換された信号電荷が減少して感度出力が低下し、感度出力対ノイズ比（Ｓ／Ｎ比）に依存する画質が劣化する原因となる。よって、画素サイズを微細化しつつ画質を維持又は向上させるには、このノイズの低減が必須となってくる。
【０００５】
そこで、上記ノイズを低減する手法として、固体撮像装置の出力部で生じるノイズの低減が検討されている（例えば、特許文献１を参照）。この特許文献１では、インターライン転送方式のＣＣＤ型固体撮像装置を例に挙げて、出力部に用いられるソースフォロワ回路を構成するＭＯＳトランジスタのゲート酸化膜（ゲート絶縁膜）の薄膜化が提案されている。以下、図８〜図１０を参照して、特許文献１に記載された技術を簡単に説明する。
【０００６】
図８は、一般的なインターライン転送方式のＣＣＤ型固体撮像装置の概略構成を示す図である。図８のＣＣＤ型固体撮像装置は、受光部２１０と、転送部２２０と、出力部２３０とを備える。受光部２１０は、行列状に二次元配置された複数の光電変換素子（画素）２１１を含み、各光電変換素子２１１は、入射光を受光して、入射光をその光量に応じた信号電荷に変換して蓄積する。転送部２２０は、複数の垂直方向電荷転送素子（垂直ＣＣＤ）２２１と、１つの水平方向電荷転送素子（水平ＣＣＤ）２２２とを含む。複数の垂直ＣＣＤ２２１は、光電変換素子２１１の列数に対応して設けられており、各光電変換素子２１１から信号電荷を列単位で読み出して、水平ＣＣＤ２２２へ順次転送する（垂直転送）。水平ＣＣＤ２２２は、各垂直ＣＣＤ２２１から転送されてくる信号電荷を、行単位で出力部２３０へ転送する（水平転送）。出力部２３０は、水平ＣＣＤ２２２から転送されてくる信号電荷を電気信号に変換し、所定の大きさに増幅して出力する。
【０００７】
図９は、図８に示す従来の出力部２３０の詳細な構成例を示す図である。図９の出力部２３０は、ソースフォロワ回路２３１と、フローティング・ディフュージョン（ＦＤ）２３３と、リセット・スイッチ２３４とを備える。ＦＤ２３３及びリセット・スイッチ２３４は、協働して、水平ＣＣＤ２２２から転送されてくる信号電荷を画素単位で電気信号に変換する。ソースフォロワ回路２３１は、駆動側ＭＯＳトランジスタＱ1D、Ｑ2D、Ｑ3D及び負荷側ＭＯＳトランジスタＱ1L、Ｑ2L、Ｑ3Lによる３段のソースフォロワアンプであり、初段の駆動側ＭＯＳトランジスタＱ1Dのゲートに入力される電気信号を、所定のレベルに増幅して、最終段の駆動側ＭＯＳトランジスタQ3Dのソースから出力する。
【０００８】
図１０は、図９における初段の駆動側ＭＯＳトランジスタＱ1Dの構造断面図である。図１０において、駆動側ＭＯＳトランジスタＱ1Dは、ｐ型半導体基板３１０上にゲート酸化膜３２２が成膜される。ゲート酸化膜３２２上には、ポリシリコンからなるゲート電極３３０が形成される。ｐ型半導体基板３１０の内部には、低濃度ｎ型不純物領域３４０及び高濃度ｎ型不純物領域３５０が、ゲート電極３３０を中心に対称となる位置に同一の形状でそれぞれ形成される。
【０００９】
上記特許文献１では、寄生容量を充分に小さくし、かつ、ノイズを低減するために、駆動側ＭＯＳトランジスタＱ1Dのゲート面積を縮小している。また、上記特許文献１では、駆動側ＭＯＳトランジスタＱ1Dのゲート面積に依存する１／ｆノイズを低減するために、ゲート電極３３０下のゲート酸化膜３２２を薄膜化している。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平６−２１６３８５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記特許文献１が提案するゲート酸化膜３２２の薄膜化には、以下のような問題がある。
まず、ゲート酸化膜３２２を薄膜化すれば、ｐ型半導体基板３１０とゲート酸化膜３２２との界面に起因するノイズを低減できるが、その反面、ゲート−ドレイン間の電界が強くなってインパクトイオン化によるノイズが増大する。このため、両方のノイズを総合的に判断すると、ゲート酸化膜３２２の薄膜化だけでは、効果的にノイズを低減することが大変難しい。
【００１２】
また、ゲート−ドレイン間の電界が強くなることで、キャリアがこの電界によって加速され、高いエネルギーを持つようになる。このようなキャリアはホットキャリアと呼ばれ、ｐ型半導体基板３１０とゲート酸化膜３２２との界面のエネルギー障壁を越えて、ゲート酸化膜３２２に注入される。この結果、ホットキャリアは、界面準位を発生させて、駆動側ＭＯＳトランジスタＱ1Dの信頼性を悪化させる。
【００１３】
さらに、ＣＣＤ型固体撮像装置においては、原理的に信号読み出し電圧を低くすることができないため、電源電圧を下げることが難しい。このため、電源電圧を下げることのないままで、上述したソースフォロワ回路２３１の駆動側ＭＯＳトランジスタＱ1Dのゲート酸化膜３２２を薄膜化するには、信頼性の面で問題がある。
【００１４】
それ故に、本発明の目的は、上記従来の課題を解決するものであり、ＭＯＳトランジスタのゲート酸化膜の薄膜化に起因するノイズ増大を解消すると共に、ホットキャリアを抑制し、高感度及び高画質な固体撮像装置を提供することである。
【課題を解決するための手段】
【００１５】
本発明は、固体撮像装置に向けられている。そして、上記目的を達成するために、本発明の固体撮像装置は、半導体基板と、この半導体基板に形成された、入射光を信号電荷に変換する受光部、受光部で変換された信号電荷を転送する転送部、及び転送部から転送された信号電荷を出力する出力部とを備える。そして、出力部は、転送部から転送された信号電荷がゲート電極に供給されるソースフォロワ構成のＭＯＳトランジスタを含み、ＭＯＳトランジスタは、ゲート電極とドレイン電極との間の半導体基板上に成膜される第１のゲート酸化膜が、ゲート電極とドレイン電極以外の半導体基板上に成膜される第２のゲート酸化膜よりも厚いことを特徴とする。
【００１６】
ここで、ＭＯＳトランジスタのソースは、ＭＯＳトランジスタのドレインと同導電型の第１の高濃度不純物領域と、第１の高濃度不純物領域よりも不純物濃度が低い、同導電型の第１の低濃度不純物領域とを含み、ＭＯＳトランジスタのドレインは、同導電型の第２の高濃度不純物領域と、第２の高濃度不純物領域の直下に形成され、第２の高濃度不純物領域よりも不純物濃度が低い、同導電型の第２の低濃度不純物領域と、第１のゲート酸化膜の直下に形成され、第２の低濃度不純物領域よりもさらに不純物濃度が低い、同導電型の第３の低濃度不純物領域とを含み、第３の低濃度不純物領域の形成深さは、第１の低濃度不純物領域の形成深さよりも半導体基板表面から浅くてもよい。
【００１７】
なお、第３の低濃度不純物領域とゲート電極とが鉛直方向に重なる幅は、第１の低濃度不純物領域とゲート電極とが鉛直方向に重なる幅よりも小さくてもよい。また、第３の低濃度不純物領域の不純物濃度は、第１の低濃度不純物領域の不純物濃度よりも低くてもよい。また、第３の低濃度不純物領域と第１のゲート酸化膜との界面は、第１の低濃度不純物領域と第２のゲート酸化膜との界面よりも半導体基板表面から浅くてもよい。また、第２の高濃度不純物領域は、深さが異なる複数の領域で形成されていてもよい。さらに、第１のゲート酸化膜は、半導体基板に形成された少なくとも１つの他のＭＯＳトランジスタのゲート酸化膜と同じ厚みであることが望ましい。
【００１８】
また、本発明は、入射光を信号電荷に変換する受光部と、当該受光部で変換された信号電荷を転送する転送部と、転送部から転送された信号電荷を出力する出力部とを備えた、固体撮像装置の製造方法に向けられている。そして、上記目的を達成するために、本発明の固体撮像装置の製造方法は、転送部から転送された信号電荷がゲート電極に供給されるＭＯＳトランジスタを半導体基板に形成する工程が、半導体基板に第１の酸化膜を成膜する工程と、第１の酸化膜のうち、ＭＯＳトランジスタのゲート電極とドレイン電極との間となる部分以外を除去する工程と、第１の酸化膜が除去された半導体基板の部分に、第１の酸化膜より膜厚が薄い第２の酸化膜を成膜する工程と、第１の酸化膜の一部に重なるようにゲート電極を形成する工程とを含んでいる。
【００１９】
ここで、ＭＯＳトランジスタのソースとなる領域に、第１濃度の不純物を注入して第１の低濃度不純物領域を形成する工程と、ＭＯＳトランジスタのドレインとなる領域に、第１濃度の不純物を注入して第２の低濃度不純物領域を形成する工程と、第１の低濃度不純物領域の内部に、第１濃度よりも濃度が高い第２濃度の不純物を注入して第１の高濃度不純物領域を形成する工程と、第２の低濃度不純物領域の内部に、第２濃度の不純物を注入して第２の高濃度不純物領域を形成する工程とをさらに含んでもよい。
【００２０】
なお、第２の高濃度不純物領域を形成する工程では、第１濃度の不純物が複数回注入されてもよい。また、第１の酸化膜を成膜する工程では、半導体基板を熱酸化させてもよい。第２の酸化膜を成膜する工程では、化学気層成長を用いてもよい。
【発明の効果】
【００２１】
上記本発明によれば、ソースフォロワ回路を構成する初段の駆動側ＭＯＳトランジスタにおいて、ドレイン側のゲート酸化膜をソース側のゲート酸化膜よりも厚膜化し、ゲート−ドレイン間の距離を広げている。これにより、ゲート−ドレイン間の電界が緩和されるので、インパクトイオン化によるノイズが低減してＳ／Ｎを向上させることができる。また、ホットキャリア抑制により信頼性の向上を図ることができる。さらに、ゲート−ドレイン間の容量も小さくなるので、フォトダイオードから出力される信号電荷から電気信号への変換効率を高めることができる。すなわち、高感度及び高画質な固体撮像装置を実現できる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係るＭＯＳトランジスタの上面図
【図２】図１におけるｘ−ｘ断面図
【図３Ａ】不純物領域に他の形状を用いた場合の図１におけるｘ−ｘ断面図
【図３Ｂ】不純物領域に他の形状を用いた場合の図１におけるｘ−ｘ断面図
【図３Ｃ】不純物領域に他の形状を用いた場合の図１におけるｘ−ｘ断面図
【図４Ａ】本発明の他の実施形態に係るＭＯＳトランジスタの上面図
【図４Ｂ】本発明の他の実施形態に係るＭＯＳトランジスタの上面図
【図４Ｃ】本発明の他の実施形態に係るＭＯＳトランジスタの上面図
【図４Ｄ】本発明の他の実施形態に係るＭＯＳトランジスタの上面図
【図５Ａ】図３Ｂに示したＭＯＳトランジスタの製造方法の手順を示す図
【図５Ｂ】図３Ｂに示したＭＯＳトランジスタの製造方法の手順を示す図
【図５Ｃ】図３Ｂに示したＭＯＳトランジスタの製造方法の手順を示す図
【図５Ｄ】図３Ｂに示したＭＯＳトランジスタの製造方法の手順を示す図
【図５Ｅ】図３Ｂに示したＭＯＳトランジスタの製造方法の手順を示す図
【図５Ｆ】図３Ｂに示したＭＯＳトランジスタの製造方法の手順を示す図
【図６】ＭＯＳ型固体撮像装置の概略構成例を示す図
【図７】図６の出力部１３０の詳細な回路例を示す図
【図８】ＣＣＤ型固体撮像装置の概略構成例を示す図
【図９】図９の出力部２３０の詳細な回路例を示す図
【図１０】一般的なＭＯＳトランジスタの構造断面図
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態について、図面を参照しながら説明する。
なお、本実施形態では、背景技術で述べたＣＣＤ型固体撮像装置（図８）の出力部２３０（図９）に用いられるソースフォロワ回路を構成する初段の駆動型ＭＯＳトランジスタＱ1Dに、本発明の特徴的なＭＯＳトランジスタ構造を適用させた場合を一例に説明する。
【００２４】
（１）基本的なＭＯＳトランジスタの構造
図１は、半導体基板上に形成された本発明の一実施形態に係るＭＯＳトランジスタの上面図である。図２は、図１におけるｘ−ｘ断面図である。
図１及び図２において、本発明のＭＯＳトランジスタは、ｐ型半導体基板１０（又はｎ型半導体基板上のｐウェル（図示せず））、第１のゲート酸化膜２１、第２のゲート酸化膜２２、及びゲート電極３０で構成される。第１のゲート酸化膜２１は、本発明の特徴となる構成であり、ｐ型半導体基板１０の表面に、幅ｗ、奥行きｄ、及び厚みβの形状で成膜される。具体例は、ｗ＝５００ｎｍ、ｄ＝１．５μｍ、及びβ＝４０ｎｍである。第１のゲート酸化膜２１と他の構成との関係は、後で詳述する。第２のゲート酸化膜２２は、第１のゲート酸化膜２１以外のｐ型半導体基板１０の表面に、厚みαで成膜される。この第１のゲート酸化膜２１の厚みβは、第２のゲート酸化膜２２の厚みαの、２倍以上かつ３倍以下（２α≦β≦３α）であることが好ましい。β＝４０ｎｍである場合の具体例は、α＝１５ｎｍである。ゲート電極３０は、例えばポリシリコンからなり、第１のゲート酸化膜２１と幅Ａ（Ａ＜ｗ）だけ重なる形状で第２のゲート酸化膜２２上に形成される。ｗ＝５００ｎｍである場合の具体例は、Ａ＝１００ｎｍである。
【００２５】
ｐ型半導体基板１０の内部には、ドレイン電極として機能する高濃度ｎ型不純物領域５０ｄが、ゲート電極３０と離れている第１のゲート酸化膜２１の端面位置から、ｐ型半導体基板１０の表面から深さγの厚みで形成されている。さらに、ｐ型半導体基板１０の内部には、高濃度ｎ型不純物領域５０ｄよりも不純物濃度が低い低濃度ｎ型不純物領域４０ｄが、ゲート電極３０と接している第１のゲート酸化膜２１の端面位置から、高濃度ｎ型不純物領域５０ｄを覆う形状かつｐ型半導体基板１０の表面から深さδで、形成されている。具体例は、γ＝９０ｎｍ及びδ＝１２０ｎｍである。一方、ソース電極として機能する高濃度ｎ型不純物領域５０ｓ及び高濃度ｎ型不純物領域５０ｓよりも不純物濃度が低い低濃度ｎ型不純物領域４０ｓは、ゲート電極３０を中心に高濃度ｎ型不純物領域５０ｄ及び低濃度ｎ型不純物領域４０ｄと対称となる位置に同一の形状でそれぞれ形成される。
【００２６】
このように、本発明のＭＯＳトランジスタは、ゲート電極３０に対して、第２のゲート酸化膜２２と同様にゲート絶縁膜として機能する第１のゲート酸化膜２１を隔てて、高濃度ｎ型不純物領域５０ｄを形成する。つまり、第１のゲート酸化膜２１は、ゲート電極３０とドレイン電極との間のｐ型半導体基板１０上に成膜される。このため、高濃度ｎ型不純物領域５０ｄが、製造ばらつきによってゲート電極３０側に多少接近したとしても、耐圧劣化によるノイズの発生を防止できる。
【００２７】
また、本発明のＭＯＳトランジスタは、第１のゲート酸化膜２１の厚みだけゲート−ドレイン間の距離を広げている。これにより、ゲート−ドレイン間の電界は、第１のゲート酸化膜２１と第２のゲート酸化膜２２との膜厚比に応じて低減できる。例えば、第１のゲート酸化膜２１の膜厚を４０ｎｍと、第２のゲート酸化膜２２の膜厚を１５ｎｍとした場合、ゲート−ドレイン間の電界を３７．５％（＝１５／４０）に低減できる。よって、インパクトイオン化によるノイズを低減し、Ｓ／Ｎを向上させることができる。また、ホットキャリア抑制による信頼性の向上を図ることができる。さらに、ゲート−ドレイン間の容量も低減されることにより、信号電荷から電圧への変換効率を高めることができる。
【００２８】
（２）不純物領域の他の形状例
ここで、ｐ型半導体基板１０の内部に形成されるドレイン側の低濃度ｎ型不純物領域４０ｄ及び高濃度ｎ型不純物領域５０ｄの形状は、上述した形状に限られない。例えば、以下に示す形状にしてもよい。図３Ａ〜図３Ｃは、ＭＯＳトランジスタの不純物領域に他の形状を用いた場合の図１におけるｘ−ｘ断面図である。
【００２９】
図３Ａに示すように、ドレイン側の低濃度ｎ型不純物領域４０ｄを、不純物濃度が異なる２つの領域４１ｄ及び４２ｄで形成する。具体的には、第１のゲート酸化膜２１の幅ｗだけ不純物濃度が低い領域４１ｄが形成され、それ以外の領域は、領域４１ｄよりも不純物濃度が高い領域４２ｄが形成される。なお、ｐ型半導体基板１０の表面からの不純物濃度が低い領域４１ｄの深さε及び不純物濃度が高い領域４２ｄの深さδは、γ＜ε＜δを満足する値に設定される。γ＝９０ｎｍ及びδ＝１２０ｎｍである場合の具体例は、ε＝９５ｎｍである。この設定により、ゲート−ドレイン間の電界をさらに抑制できる。また、不純物濃度が低い領域４１ｄがゲート電極３０と重なる幅Ｂは、低濃度ｎ型不純物領域４０ｓがゲート電極３０と重なる幅Ａよりも、小さくする（Ａ＞Ｂ）。Ａ＝１００ｎｍである場合の具体例は、Ｂ＝８０ｎｍである。この設定により、ゲート−ドレイン間の容量をさらに低減でき、変換効率を向上させることができる。
【００３０】
この構成では、キャリアが存在しない空乏層の伸びが小さくなるので、ゲートで制御できない電流が大量にドレイン−ソース間に流れてしまうパンチスルーが抑制される。これにより、ＭＯＳトランジスタの動作範囲を拡大したり、ゲート長を縮小したりすることが可能となる。また、ソース側の低濃度ｎ型不純物領域４０ｓは深さδのままであるので、空乏層の領域も維持される。よって、ＭＯＳトランジスタは、しきい値電圧がバックゲート電圧によって変動する基板バイアス効果の劣化がなく、バックゲートコンダクタンスの増加もないため、ゲインの減少を抑制することができる。
【００３１】
又は、図３Ｂに示すように、上述した形状に加えて、第２のゲート酸化膜２２とｐ型半導体基板１０（不純物濃度が低い領域４１ｄ）との界面を、第１のゲート酸化膜２１とｐ型半導体基板１０との界面よりも低くする。すなわち、第１のゲート酸化膜２１の底面と第２のゲート酸化膜２２の底面とに段差Ｅを設ける。具体例は、Ｅ＝９ｎｍである。これにより、キャリアの流れる箇所が第１のゲート酸化膜２１とｐ型半導体基板１０との界面から遠ざかるため、界面準位の影響を受け難くなり、さらなるノイズの低減を図ることができる。
【００３２】
あるいは、図３Ｃに示すように、上述した形状に加えて、ドレイン側の高濃度ｎ型不純物領域５０ｄを、深さが異なる２段の領域５１ｄ及び５２ｄで形成する。ゲート電極３０と離れている第１のゲート酸化膜２１の端面位置から、ゲート電極３０に近づく方向に深さηの領域５１ｄが、ゲート電極３０から遠ざかる方向に深さγの領域５２ｄが、それぞれ形成される。γ＝９０ｎｍである場合の具体例は、η＝５０ｎｍである。これにより、不純物濃度が低い領域４１ｄを空乏化し易くなり、ゲート−ドレイン間の電界緩和を図ることができる。なお、高濃度ｎ型不純物領域５０ｄの段数は、例示した２つに限るものではなく、深さが異なれば３つ以上であってもよい。
【００３３】
（３）第１のゲート酸化膜の他の形状例
また、第１のゲート酸化膜２１の形状は、上述した形状に限られない。例えば、以下に示す形状にしてもよい。図４Ａ〜図４Ｄは、半導体基板上に形成された他の実施形態に係るＭＯＳトランジスタの上面図である。
【００３４】
図４Ａ及び図４Ｂに示すように、第１のゲート酸化膜２１の奥行きｄを第２のゲート酸化膜２２の奥行きよりも短く形成する。このような形状にすれば、ゲート−ドレイン間の電界緩和及びゲート−ドレイン間の容量との最適化を図ることができる。
【００３５】
また、図４Ｃ及び図４Ｄに示すように、第１のゲート酸化膜２１の奥行きｄを第２のゲート酸化膜２２の幅よりも短くし、かつ、複数個を並べて形成してもよい。換言すれば、第１のゲート酸化膜２１を不連続の領域で形成する。このような形状にすれば、膜厚の異なる複数のＭＯＳトランジスタが並列接続された構造と実質的に同じとなり、第１のゲート酸化膜２１と第２のゲート酸化膜２２との比率を調整することで、駆動周波数に応じた所望の特性を得ることができる。
【００３６】
（４）ＭＯＳトランジスタの製造方法
次に、本発明の一実施形態に係るＭＯＳトランジスタの製造方法の一例を説明する。図５Ａ〜図５Ｆは、図３Ｂに示したＭＯＳトランジスタの製造方法の手順を示す図である。
【００３７】
まず、ｐ型半導体基板１０にシリコン酸化膜２０を４０ｎｍの厚みで形成し、そのシリコン酸化膜２０上に窒化膜７０を１５ｎｍの厚みで形成する（図５Ａ）。
次に、第１のゲート酸化膜２１となる部分以外に開口部を設けたレジストパターンを用いてリソグラフィ処理を行い、窒化膜７０及びシリコン酸化膜２０の一部を除去して、厚み４０ｎｍ（＝β）の第１のゲート酸化膜２１を形成する（図５Ｂ）。
【００３８】
次に、シリコン酸化膜を１５ｎｍ（＝α）の厚さで成膜して、第２のゲート酸化膜２２を形成する（図５Ｃ）。
この工程において、第２のゲート酸化膜２２が形成されたｐ型半導体基板１０との界面は、酸化されて下に移動するが、第１のゲート酸化膜２１が形成されたｐ型半導体基板１０との界面は、窒化膜７０で保護されているため、酸化されずに移動しない。例えば、この例のように厚み１５ｎｍの酸化膜を形成する場合は、シリコン酸化膜の界面が６０％程度移動し、９ｎｍの段差Ｅが形成されることになる。なお、第１のゲート酸化膜２１及び第２のゲート酸化膜２２は、ｐ型半導体基板１０を熱酸化法又は化学気層成長法によって形成してもよい。
【００３９】
次に、窒化膜７０を除去した後、第１のゲート酸化膜２１と幅１００ｎｍ（＝Ａ）だけ重なる位置にポリシリコンを堆積しかつ平坦化加工して、ゲート電極３０を形成する（図５Ｄ）。
次に、ｐ型半導体基板１０と反対導電型のｎ型不純物として、例えばヒ素を加速電圧９０ｋｅＶ、１．０×１０14個／ｃｍ2でイオン注入して、低濃度ｎ型不純物領域４０ｄ及び４０ｓを形成する（図５Ｅ）。この際、ドレイン側の低濃度ｎ型不純物領域４０ｄとして、第１のゲート酸化膜２１の下にだけ濃度が低くかつ深さ９５ｎｍ（＝ε）の拡散領域４１ｄを形成する。このような構造を、１工程のイオン注入で形成するには、イオン注入の注入方向をｐ型半導体基板１０の垂線に対して斜めに傾けて、多数回注入（例えば、回転注入）するのがよい。
【００４０】
次に、リソグラフィ工程を用いて、低濃度ｎ型不純物領域４０ｄ及び４０ｓにゲート電極３０から４００ｎｍ離れた位置に選択的にヒ素を加速電圧４０ｋｅＶ、４．０×１０15個／ｃｍ2でイオン注入して、高濃度ｎ型不純物領域５０ｄ及び５０ｓを形成する（図５Ｆ）。なお、この高濃度ｎ型不純物領域５０ｄ及び５０ｓは、不純物を複数回注入することによって形成してもよい。
【００４１】
なお、第１のゲート酸化膜２１の膜厚は、ｐ型半導体基板１０に形成された他のＭＯＳ構造（例えば、高耐圧トランジスタやＣＣＤ構造等）で用いられているゲート酸化膜の膜厚と同一にすれば、製造プロセスの簡略化が図れ、コストを低減することができる。
また、上述の製造プロセスでは、窒化膜７０を除去したが、ＣＣＤ用絶縁膜としてＯＮＯ（oxide  Nitride  oxide）構造を採用する場合は、除去しないでそのまま利用してもよい。
【００４２】
以上のように、本発明の一実施形態に係るＭＯＳトランジスタによれば、ゲート電極下のゲート酸化膜を薄膜化する際に、ドレイン側のゲート酸化膜をソース側のゲート酸化膜よりも厚膜化することにより、ゲート−ドレイン間の距離を広げている。従って、本実施形態のＭＯＳトランジスタを、固体撮像装置の出力部に用いられるソースフォロワ回路を構成する初段の駆動型ＭＯＳトランジスタＱ1Dに適用すれば、ゲート酸化膜の薄膜化による効果に加え、ゲート−ドレイン間の電界が緩和されるので、インパクトイオン化によるノイズが低減してＳ／Ｎを向上させることができる。また、ホットキャリア抑制により信頼性の向上を図ることができる。さらに、ゲート−ドレイン間の容量も小さくなるので、フォトダイオードから出力される信号電荷から電気信号への変換効率を高めることができる。すなわち、高感度及び高画質な固体撮像装置を実現できる。
【００４３】
なお、上記実施形態では、ｐ型半導体基板１０に様々な濃度のｎ型不純物領域を形成する例を説明したが、ｎ型半導体基板にｐ型の不純物領域を形成する場合も同様に可能である。
【００４４】
また、上記実施形態では、本発明のＭＯＳトランジスタをＣＣＤ型固体撮像装置に用いた場合を説明したが、ＭＯＳ型固体撮像装置にも適用することも勿論可能である。図６は、ＭＯＳ型固体撮像装置の概略構成例を示す図である。図６のＭＯＳ型固体撮像装置は、行列状に二次元配置された複数の光電変換素子１１１（画素）を含む受光部１１０と、各光電変換素子２１１に対応して設けられる複数の出力部１３０と、出力画素を選択する選択部１４０とを備える。
【００４５】
図６で示すように、ＭＯＳ型固体撮像装置は、画素毎に図７に例示する出力部１３０を有している。光電変換素子１１１は、入射光をその光量に応じた信号電荷に変換する。転送トランジスタ１３３は、転送信号に従って、光電変換素子１１１で光電変換された信号電荷をフローティング・ディフュージョン（ＦＤ）１３２に転送する。増幅トランジスタ１３５は、ＦＤ１３２に転送された信号電荷を増幅する。選択トランジスタ１３６は、選択信号に従って、増幅トランジスタ１３５で増幅された信号電圧を出力する。リセットトランジスタ１３４は、リセット信号に従って、ＦＤ１３２の電荷をリセットする。ＭＯＳ型固体撮像装置の場合、本発明のＭＯＳトランジスタは、図７の増幅トランジスタ１３５に適用される。
【産業上の利用可能性】
【００４６】
本発明は、固体撮像装置等のソースフォロワ構成のＭＯＳトランジスタを用いた回路に利用可能であり、特に高感度及び高画質を実現したい場合に有用である。
【符号の説明】
【００４７】
１０、３１０  ｐ型半導体基板
２０  シリコン酸化膜
２１、２２、３２２  ゲート酸化膜
３０、３３０  ゲート電極
４０ｄ、４０ｓ、４１ｄ、４２ｄ、３４０  低濃度ｎ型不純物領域
５０ｄ、５０ｓ、５１ｄ、５２ｄ、３５０  高濃度ｎ型不純物領域
７０  窒化膜
１１１、２１１  光電変換素子
１３０、２３０  出力部
１３２、２３３  フローティング・ディフュージョン（ＦＤ）
１３３〜１３６、２３４、Ｑ1D〜Ｑ3D、Ｑ1L〜Ｑ3L  トランジスタ
１４０  選択部
２２０  転送部
２２１、２２２  ＣＣＤ
２３１  ソースフォロワ回路
【図１】
2011205037.tif 000003
【図２】
2011205037.tif 000004
【図３Ａ】
2011205037.tif 000005
【図３Ｂ】
2011205037.tif 000006
【図３Ｃ】
2011205037.tif 000007
【図４Ａ】
2011205037.tif 000008
【図４Ｂ】
2011205037.tif 000009
【図４Ｃ】
2011205037.tif 000010
【図４Ｄ】
2011205037.tif 000011
【図５Ａ】
2011205037.tif 000012
【図５Ｂ】
2011205037.tif 000013
【図５Ｃ】
2011205037.tif 000014
【図５Ｄ】
2011205037.tif 000015
【図５Ｅ】
2011205037.tif 000016
【図５Ｆ】
2011205037.tif 000017
【図６】
2011205037.tif 000018
【図７】
2011205037.tif 000019
【図８】
2011205037.tif 000020
【図９】
2011205037.tif 000021
【図１０】
2011205037.tif 000022