(57)【要約】【課題】本発明は、ブリッジ回路を構築するハイサイド及びロウサイドの双方のスイッチング素子の放熱効率を向上しつつ、ノイズの発生及び寄生容量を減少することができ、誤動作を防止し動作速度の高速化を実現することができる半導体装置を提供する。【解決手段】半導体装置１において、導電性を有し直流電源２の一端に接続される第１のダイパッド１１と、導電性を有し直流電源２の他端に接続される第２のダイパッド１２と、第１のダイパッド１１上に配設され、この第１のダイパッド１１側から直流電源２の一方が供給され、第１のダイパッド１１側と反対側が第１の出力端子Ｐ１に接続される第１のスイッチング素子ＳＷ１と、第２のダイパッド１２上に配設され、この第２のダイパッド１２側から直流電源２の他方が供給され、第２のダイパッド１２側と反対側が第１の出力端子Ｐ１に接続される第２のスイッチング素子ＳＷ２とを備える。【選択図】図１
2011205020.tif 000002
【特許請求の範囲】
【請求項１】
導電性を有し直流電源の一端に接続される第１のダイパッドと、
導電性を有し前記直流電源の他端に接続される第２のダイパッドと、
前記第１のダイパッド上に配設され、この第１のダイパッド側から前記直流電源が供給され、前記第１のダイパッド側と反対側の端子が第１の出力端子に接続される第１のスイッチング素子と、
前記第２のダイパッド上に配設され、この第２のダイパッド側から前記直流電源が供給され、前記第２のダイパッド側と反対側の端子が前記第１の出力端子に接続される第２のスイッチング素子と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記直流電源の一端は高電位側の一端であり、前記直流電源の他端は低電位側の一端であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１のスイッチング素子は、前記第１のダイパッド側に形成され前記直流電源が供給される第１の主電極と、この第１の主電極と反対側に配設され前記第１の出力端子に接続される第２の主電極とを有し、前記第１のダイパッドの表面に対して垂直方向に電流が流れる縦型構造を備え、
前記第２のスイッチング素子は、前記第２のダイパッド側に形成され前記直流電源が供給される基板電極と、この基板電極と反対側に配設され前記基板電極と電気的に接続される第３の主電極及び前記第１の出力端子に接続される第４の主電極とを有し、前記第２のダイパッドの表面に対して水平方向に電流が流れる横型構造を備えていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第２のスイッチング素子の前記第３の主電極は接続配線を通して前記基板電極に電気的に接続されていることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
【請求項５】
前記第１のダイパッド及び前記第２のダイパッドに配設された放熱体を更に備え、
前記第１のダイパッドと前記放熱体との間、又は前記第２のダイパッドと前記放熱体との間の少なくともいずれか一方に絶縁体が配設されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項６】
前記第１のスイッチング素子の前記第１の主電極と前記第２の主電極との間に電気的に並列に接続された第１のダイオードと、
前記第２のスイッチング素子の前記第３の主電極と前記第４の主電極との間に電気的に並列に接続された第２のダイオードとを更に備えたことを特徴とする請求項１乃至請求項５のいずれかに記載の半導体装置。
【請求項７】
導電性を有し直流電源の一端に接続される第１のダイパッドと、
導電性を有し前記直流電源の他端に接続される第２のダイパッドと、
前記第１のダイパッド上に配設され、この第１のダイパッド側から前記直流電源が供給され、前記第１のダイパッド側と反対側の端子が第１の出力端子に接続される第１のスイッチング素子と、
前記第１のダイパッド上に配設され、この第１のダイパッド側から前記直流電源が供給され、前記第１のダイパッド側と反対側の端子が第２の出力端子に接続される第３のスイッチング素子と、
前記第１のダイパッド上に配設され、この第１のダイパッド側から前記直流電源が供給され、前記第１のダイパッド側と反対側の端子が第３の出力端子に接続される第５のスイッチング素子と、
前記第２のダイパッド上に配設され、この第２のダイパッド側から前記直流電源が供給され、前記第２のダイパッド側と反対側の端子が前記第１の出力端子に接続される第２のスイッチング素子と、
前記第２のダイパッド上に配設され、この第２のダイパッド側から前記直流電源が供給され、前記第２のダイパッド側と反対側の端子が前記第２の出力端子に接続される第４のスイッチング素子と、
前記第２のダイパッド上に配設され、この第２のダイパッド側から前記直流電源が供給され、前記第２のダイパッド側と反対側の端子が前記第３の出力端子に接続される第６のスイッチング素子と、
を備えたことを特徴とする半導体装置。
【請求項８】
前記第２のスイッチング素子、前記第４のスイッチング素子及び前記第６のスイッチング素子は１つの共通基板に一体に構成されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記第１のスイッチング素子、又は前記第１のスイッチング素子、前記第３のスイッチング素子及び前記第５のスイッチング素子はシリコン半導体素子であり、
前記第２のスイッチング素子、又は前記第２のスイッチング素子、前記第４のスイッチング素子及び前記第６のスイッチング素子は化合物半導体素子であることを特徴とする請求項１乃至請求項８のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にダイパッド上に搭載されたスイッチング素子を用いてブリッジ回路を構築した半導体装置に関する。
【背景技術】
【０００２】
家電用製品や産業用製品を問わず、空調機のコンプレッサ、洗濯機のドラム、ポンプ等に組み込まれるモータの駆動制御には三相モータ駆動用半導体装置が使用されている。下記特許文献１の図３及びその説明箇所には三相モータ駆動用半導体装置の駆動回路が開示されている。駆動回路においては、高レベル側（ハイサイド（H-side））のスイッチング素子と低レベル側（ロウサイド（L-side））のスイッチング素子とを直列に接続したハーフブリッジ回路をＵ相、Ｖ相、Ｗ相の三相分備え、この三相分のハーフブリッジ回路が電気的に並列に接続されている。つまり、駆動回路は合計６個のスイッチング素子により構成されている。高レベル側のスイッチング素子は、直流電源の一端（高電圧側の固定電位）に各々のドレイン電極を電気的に並列に接続し、Ｕ相、Ｖ相、Ｗ相の各々の出力端子にソース電極を電気的に並列に接続している。低レベル側のスイッチング素子は、Ｕ相、Ｖ相、Ｗ相の各々の出力端子にドレイン電極を電気的に並列に接続し、直流電源の他端（低電圧側の固定電位）に各々のソース電極を電気的に並列に接続している。
【０００３】
下記特許文献２には、三相モータ駆動用に好適な半導体装置の具体的なデバイス構造が開示されている。この半導体装置は、１つのドレインリード上にハイサイドのスイッチング素子として縦型構造のパワーＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）を搭載し、他の１つのドレインリード上にロウサイドのスイッチング素子として同一の縦型構造のパワーＭＯＳＦＥＴを搭載している。ハイサイドのパワーＭＯＳＦＥＴは半導体チップの裏面側にドレイン電極を有し、このドレイン電極にはドレインリードを通して直流電源の一端固定が接続されている。また、ハイサイドのパワーＭＯＳＦＥＴは半導体チップの表面側にソース電極を有し、このソース電極は、ワイヤ及びソースリードを通して出力端子に接続されるとともに、ロウサイドのドレインリードに接続されている。一方、ロウサイドのパワーＭＯＳＦＥＴは同様に半導体チップの裏面側にドレイン電極を有し、このドレイン電極はドレインリードを通して出力端子に接続される。また、ロウサイドのパワーＭＯＳＦＥＴは半導体チップの表面側にソース電極を有し、このソース電極にはワイヤ及びソースリードを通して直流電源の他端に接続されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−３４８８７４号公報
【特許文献２】特開２００９−１３００５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記技術文献２に開示された半導体装置においては、以下の点について配慮がなされていなかった。ドレインリードは放熱板上に設置され、パワーＭＯＳＦＥＴの動作により発生する熱を有効に放熱する放熱板としての機能を有する。ハイサイドのドレインリードには直流電源の一端が接続され、このドレインリードには固定電位が印加されることになるので、ドレインリードのサイズを大きくして放熱効率を高めることができる。
【０００６】
ところが、ロウサイドのドレインリードは出力端子に接続され、このドレインリードには変動電位が印加されることになるので、放熱性を高めるためにドレインリードのサイズを大きくすると、ノイズや寄生容量が増大する。ノイズの増大は誤動作の発生確率を高め、寄生容量の増大は動作速度を遅くする。ロウサイドのパワーＭＯＳＦＥＴのドレインリードと放熱板との間を絶縁すれば、ノイズの影響を抑えることができる。しかしながら、絶縁することによりパワーＭＯＳＦＥＴから発生した熱の放熱板への熱抵抗が増大し、放熱効率を高めることが難しい。
【０００７】
本発明は上記課題を解決するためになされたものである。従って、本発明は、ブリッジ回路を構築するハイサイド及びロウサイドの双方のスイッチング素子の放熱効率を向上しつつ、ノイズの発生及び寄生容量を減少することができ、誤動作を防止し動作速度の高速化を実現することができる半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の実施例に係る第１の特徴は、半導体装置において、導電性を有し直流電源の一端に接続される第１のダイパッドと、導電性を有し直流電源の他端に接続される第２のダイパッドと、第１のダイパッド上に配設され、この第１のダイパッド側から直流電源が供給され、第１のダイパッド側と反対側の端子が第１の出力端子に接続される第１のスイッチング素子と、第２のダイパッド上に配設され、この第２のダイパッド側から直流電源が供給され、第２のダイパッド側と反対側の端子が第１の出力端子に接続される第２のスイッチング素子とを備える。
【０００９】
第１の特徴に係る半導体装置において、直流電源の一端は高電位側の一端であり、直流電源の他端は低電位側の一端であることが好ましい。
【００１０】
第１の特徴に係る半導体装置において、第１のスイッチング素子は、第１のダイパッド側に形成され直流電源の一方が供給される第１の主電極と、この第１の主電極と反対側に配設され第１の出力端子に接続される第２の主電極とを有し、第１のダイパッドの表面に対して垂直方向に電流が流れる縦型構造を備え、第２のスイッチング素子は、第２のダイパッド側に形成され直流電源の他方が供給される基板電極と、この基板電極と反対側に配設され直流電源の他方が供給される第３の主電極及び第１の出力端子に接続される第４の主電極とを有し、第２のダイパッドの表面に対して水平方向に電流が流れる横型構造を備えていることが好ましい。
【００１１】
第１の特徴に係る半導体装置において、第２のスイッチング素子の第３の主電極は接続配線を通して基板電極に電気的に接続されていることが好ましい。
【００１２】
第１の特徴に係る半導体装置において、第１のダイパッド及び第２のダイパッドに配設された放熱体を更に備え、第１のダイパッドと放熱体との間、又は第２のダイパッドと放熱体との間の少なくともいずれか一方に絶縁体が配設されていることが好ましい。
【００１３】
第１の特徴に係る半導体装置において、第１のスイッチング素子の第１の主電極と第２の主電極との間に電気的に並列に接続された第１のダイオードと、第２のスイッチング素子の第３の主電極と第４の主電極との間に電気的に並列に接続された第２のダイオードとを更に備えることが好ましい。
【００１４】
本発明の第２の特徴に係る半導体装置において、導電性を有し直流電源の一端に接続される第１のダイパッドと、導電性を有し直流電源の他端に接続される第２のダイパッドと、第１のダイパッド上に配設され、この第１のダイパッド側から直流電源が供給され、第１のダイパッド側と反対側の端子が第１の出力端子に接続される第１のスイッチング素子と、第１のダイパッド上に配設され、この第１のダイパッド側から直流電源が供給され、第１のダイパッド側と反対側の端子が第２の出力端子に接続される第３のスイッチング素子と、第１のダイパッド上に配設され、この第１のダイパッド側から直流電源が供給され、第１のダイパッド側と反対側が第３の出力端子に接続される第５のスイッチング素子と、第２のダイパッド上に配設され、この第２のダイパッド側から直流電源の他方が供給され、第２のダイパッド側と反対側の端子が第１の出力端子に接続される第２のスイッチング素子と、第２のダイパッド上に配設され、この第２のダイパッド側から直流電源が供給され、第２のダイパッド側と反対側の端子が第２の出力端子に接続される第４のスイッチング素子と、第２のダイパッド上に配設され、この第２のダイパッド側から直流電源が供給され、第２のダイパッド側と反対側の端子が第３の出力端子に接続される第６のスイッチング素子とを備える。
【００１５】
第２の特徴に係る半導体装置において、第２のスイッチング素子、第４のスイッチング素子及び第６のスイッチング素子は１つの共通基板に一体に構成されていることが好ましい。
【００１６】
第１の特徴又は第２の特徴に係る半導体装置において、第１のスイッチング素子、又は第１のスイッチング素子、第３のスイッチング素子及び第５のスイッチング素子はシリコン半導体素子であり、第２のスイッチング素子、又は第２のスイッチング素子、第４のスイッチング素子及び第６のスイッチング素子は化合物半導体素子であることが好ましい。
【発明の効果】
【００１７】
本発明によれば、ブリッジ回路を構築するハイサイド及びロウサイドの双方のスイッチング素子の放熱効率を向上しつつ、ノイズの発生及び寄生容量を減少することができ、誤動作を防止し動作速度の高速化を実現することができる半導体装置を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施例１に係る半導体装置に搭載されたロウサイドの半導体素子の要部断面図である。
【図２】実施例１に係る半導体装置に搭載されたハイサイドの半導体素子の要部断面図である。
【図３】実施例１に係る半導体装置の平面図である。
【図４】図１に示す半導体装置を組み込んだ三相モータ駆動システムの回路図である。
【図５】本発明の実施例１の変形例に係る半導体装置に搭載されたロウサイドの半導体素子の要部断面図である。
【図６】本発明の実施例２に係る半導体装置に搭載されたロウサイドの半導体素子の要部断面図である。
【発明を実施するための形態】
【００１９】
次に、図面を参照して、本発明の実施例を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。
【００２０】
また、以下に示す実施例はこの発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００２１】
（実施例１）
本発明の実施例１は、高圧三相モータ駆動システムに組み込まれる半導体装置に本発明を適用した例を説明するものである。
【００２２】
［三相モータ駆動システムの構成］
図４に示すように、本発明の実施例１に係る半導体装置１は、高圧三相モータ駆動システム５に組み込まれ、この高圧三相モータ駆動システム５を構築する。高圧三相モータ駆動システム５は、半導体装置１と、この半導体装置１に直流電流を供給する直流電源２と、半導体装置１により駆動される三相電動モータ３とを備えている。また、図４において図示は省略するが、実施例１において高圧三相モータ駆動システム５には、半導体装置１の第１のスイッチング素子ＳＷ１−ＳＷ６の駆動制御を行うコントローラが含まれる。ここでは、コントローラは半導体装置１に内蔵されている。なお、コントローラは半導体装置１の外付けデバイスとして構築してもよい。
【００２３】
半導体装置１は、合計６個の第１のスイッチング素子ＳＷ１、第２のスイッチング素子ＳＷ２、第３のスイッチング素子ＳＷ３、第４のスイッチング素子ＳＷ４、第５のスイッチング素子ＳＷ５及び第６のスイッチング素子ＳＷ６と、合計６個の第１のダイオード素子Ｄ１、第２のダイオード素子Ｄ２、第３のダイオード素子Ｄ３、第４のダイオード素子Ｄ４、第５のダイオード素子Ｄ５及び第６のダイオード素子Ｄ６とを備えている。
【００２４】
第１のスイッチング素子ＳＷ１はハイサイド（高レベル側）のスイッチング素子、第２のスイッチング素子ＳＷ２はロウサイド（低レベル側）のスイッチング素子である。この第１のスイッチング素子ＳＷ１及び第２のスイッチング素子ＳＷ２は、対をなし、ハーフブリッジ回路を構築する。
【００２５】
第１のスイッチング素子ＳＷ１の一方の第１の主電極（例えばドレイン電極又はコレクタ電極）は直流電源２の高電位（＋）側の一端に接続され、他方の第２の主電極（例えばソース電極又はエミッタ電極）は第１の出力端子Ｐ７に接続される。第１の出力端子Ｐ７は三相電動モータ３のＵ相駆動電圧出力端子である。第１のスイッチング素子ＳＷ１の制御電極（例えばゲート電極又はベース電極）は制御信号入力端子Ｐ１に接続される。第１のスイッチング素子ＳＷ１の第１の主電極と第２の主電極との間には、第１の主電極にカソード電極が接続され、第２の主電極にアノード電極が接続された第１のダイオードＤ１が電気的に並列に接続されている。この第１のダイオードＤ１は回生ダイオードとしての機能を有する。
【００２６】
第２のスイッチング素子ＳＷ２の一方の第３の主電極（例えばソース電極又はエミッタ電極）は直流電源２の低電位（−）側の他端に接続され、他方の第４の主電極（例えばドレイン電極又はコレクタ電極）は第１のスイッチング素子ＳＷ１の第２の主電極に接続され第１の出力端子Ｐ７に接続される。第２のスイッチング素子ＳＷ２の制御電極（例えばゲート電極又はベース電極）は制御信号入力端子Ｐ２に接続される。第２のスイッチング素子ＳＷ２の第３の主電極と第４の主電極との間には、第３の主電極にアノード電極が接続され、第４の主電極にカソード電極が接続された第２のダイオードＤ２が電気的に並列に接続されている。この第２のダイオードＤ２は第１のダイオードＤ１と同様に回生ダイオードとしての機能を有する。
【００２７】
第３のスイッチング素子ＳＷ３はハイサイドのスイッチング素子、第４のスイッチング素子ＳＷ４はロウサイドのスイッチング素子である。この第３のスイッチング素子ＳＷ３及び第４のスイッチング素子ＳＷ４は、対をなし、ハーフブリッジ回路を構築する。
【００２８】
第３のスイッチング素子ＳＷ３の一方の第５の主電極（例えばドレイン電極又はコレクタ電極）は直流電源２の高電位（＋）側の一端に接続され、他方の第６の主電極（例えばソース電極又はエミッタ電極）は第２の出力端子Ｐ８に接続される。第２の出力端子Ｐ７は三相電動モータ３のＶ相駆動電圧出力端子である。第３のスイッチング素子ＳＷ３の制御電極（例えばゲート電極又はベース電極）は制御信号入力端子Ｐ３に接続される。第３のスイッチング素子ＳＷ３の第５の主電極と第６の主電極との間には、第５の主電極にカソード電極が接続され、第６の主電極にアノード電極が接続された第３のダイオードＤ３が電気的に並列に接続されている。この第１のダイオードＤ３は第１のダイオードＤ１と同様に回生ダイオードとしての機能を有する。
【００２９】
第４のスイッチング素子ＳＷ４の一方の第７の主電極（例えばソース電極又はエミッタ電極）は直流電源２の低電位（−）側の他端に接続され、他方の第８の主電極（例えばドレイン電極又はコレクタ電極）は第３のスイッチング素子ＳＷ３の第６の主電極に接続され第２の出力端子Ｐ８に接続される。第４のスイッチング素子ＳＷ４の制御電極（例えばゲート電極又はベース電極）は制御信号入力端子Ｐ４に接続される。第４のスイッチング素子ＳＷ４の第７の主電極と第８の主電極との間には、第７の主電極にアノード電極が接続され、第８の主電極にカソード電極が接続された第４のダイオードＤ４が電気的に並列に接続されている。この第４のダイオードＤ４は第１のダイオードＤ１と同様に回生ダイオードとしての機能を有する。
【００３０】
第５のスイッチング素子ＳＷ５はハイサイドのスイッチング素子、第６のスイッチング素子ＳＷ６はロウサイドのスイッチング素子である。この第５のスイッチング素子ＳＷ５及び第６のスイッチング素子ＳＷ６は、対をなし、ハーフブリッジ回路を構築する。
【００３１】
第５のスイッチング素子ＳＷ５の一方の第９の主電極（例えばドレイン電極又はコレクタ電極）は直流電源２の高電位（＋）側の一端に接続され、他方の第１０の主電極（例えばソース電極又はエミッタ電極）は第３の出力端子Ｐ９に接続される。第３の出力端子Ｐ９は三相電動モータ３のＷ相駆動電圧出力端子である。第５のスイッチング素子ＳＷ５の制御電極（例えばゲート電極又はベース電極）は制御信号入力端子Ｐ５に接続される。第５のスイッチング素子ＳＷ５の第９の主電極と第１０の主電極との間には、第９の主電極にカソード電極が接続され、第１０の主電極にアノード電極が接続された第５のダイオードＤ５が電気的に並列に接続されている。この第５のダイオードＤ５は第１のダイオードＤ１と同様に回生ダイオードとしての機能を有する。
【００３２】
第６のスイッチング素子ＳＷ６の一方の第１１の主電極（例えばソース電極又はエミッタ電極）は直流電源２の低電位（−）側の他端に接続され、他方の第１２の主電極（例えばドレイン電極又はコレクタ電極）は第５のスイッチング素子ＳＷ５の第１０の主電極に接続され第３の出力端子Ｐ９に接続される。第６のスイッチング素子ＳＷ６の制御電極（例えばゲート電極又はベース電極）は制御信号入力端子Ｐ６に接続される。第６のスイッチング素子ＳＷ６の第１１の主電極と第１２の主電極との間には、第１１の主電極にアノード電極が接続され、第１２の主電極にカソード電極が接続された第６のダイオードＤ６が電気的に並列に接続されている。この第６のダイオードＤ６は第１のダイオードＤ１と同様に回生ダイオードとしての機能を有する。
【００３３】
第１の出力端子Ｐ７、第２の出力端子Ｐ８及び第３の出力端子Ｐ９は三相電動モータ３に接続される。三相電動モータ３はこれら第１の出力端子Ｐ７、第２の出力端子Ｐ８及び第３の出力端子Ｐ９から出力される駆動信号に従って駆動される。
【００３４】
［半導体装置のデバイス構造］
前述の高圧三相モータ駆動システム５に組み込まれる半導体装置１は、図３に示すように、導電性を有し直流電源２の一端（ここでは高電位側）に接続される第１のダイパッド１１と、導電性を有し直流電源２の他端（ここでは低電位側）に接続される第２のダイパッド１２と、第１のダイパッド１１上に配設され、この第１のダイパッド１１側から直流電源２が供給され、第１のダイパッド１１側と反対側の主電極（端子）が第１の出力端子Ｐ７に接続される第１のスイッチング素子ＳＷ１を有する半導体素子２１（ＳＷ１）と、第１のダイパッド１１上に配設され、この第１のダイパッド１１側から直流電源２が供給され、第１のダイパッド１１側と反対側の主電極（端子）が第２の出力端子Ｐ８に接続される第３のスイッチング素子ＳＷ３を有する半導体素子２１（ＳＷ３）と、第１のダイパッド１１上に配設され、この第１のダイパッド１１側から直流電源２が供給され、第１のダイパッド１１側と反対側の主電極（端子）が第３の出力端子Ｐ９に接続される第５のスイッチング素子ＳＷ５を有する半導体素子２１（ＳＷ５）と、第２のダイパッド１２上に配設され、この第２のダイパッド１２側から直流電源２が供給され、第２のダイパッド１２側と反対側の主電極（端子）が第１の出力端子Ｐ７に接続される第２のスイッチング素子ＳＷ２を有する半導体素子２２（ＳＷ２）と、第２のダイパッド１２上に配設され、この第２のダイパッド１２側から直流電源２が供給され、第２のダイパッド１２側と反対側の主電極（端子）が第２の出力端子Ｐ８に接続される第４のスイッチング素子ＳＷ４を有する半導体素子２２（ＳＷ４）と、第２のダイパッド１２上に配設され、この第２のダイパッド１２側から直流電源２が供給され、第２のダイパッド１２側と反対側の主電極（端子）が第３の出力端子Ｐ９に接続される第６のスイッチング素子ＳＷ６を有する半導体素子２２（ＳＷ６）とを備えている。
【００３５】
更に、半導体装置１は、第３のダイパッド１５と、この第３のダイパッド１５上に配設された半導体素子２５と、第４のダイパッド１６と、この第４のダイパッド１６上に配設された半導体素子２６と、第５のダイパッド１７と、この第５のダイパッド１７上に配設された半導体素子２７と、第６のダイパッド１８と、この第６のダイパッド１８上に配設された半導体素子２８とを備えている。これらの第１のダイパッド１１、第２のダイパッド１２、第３のダイパッド１５−第６のダイパッド１８、半導体素子２１、２２、２５−２８は封止体３２内に気密封止されている。半導体素子２５−２８にはコントローラを備えている。
【００３６】
第１のダイパッド１１は、ハイサイドの第１のスイッチング素子ＳＷ１、第３のスイッチング素子ＳＷ３及び第５のスイッチング素子ＳＷ５のそれぞれを有する３つの半導体素子２１に共通の（一体化された）ダイパッドである。ここでは、図３中、第１のダイパッド１１はＸ方向（第１の方向）に細長い帯状の平面形状を有する。３つの半導体素子２１は、必ずしもこの配列形態に限定されるものではないが、Ｘ方向に一定間隔を持って直線上に配列されている。また、図３中、右側において、第１のダイパッド１１はリード１１Ｒの一端に一体に構成され（電気的に接続され）、このリード１１Ｒの他端は封止体３２の内部から外部にＹ方向（第２の方向）に向かって延在している。このリード１１Ｒには直流電源２の一端が接続されるようになっている。第１のダイパッド１１は前述のように導電性を有し、熱抵抗値が小さく放熱性に優れた例えばＣｕ、Ｃｕ合金、Ｆｅ−Ｎｉ合金等の金属板により構成されている。第１のダイパッド１１の厚さは、放熱性を高めるために、リード１１Ｒに比べて厚く設定されている。
【００３７】
第２のダイパッド１２は、ロウサイドの第２のスイッチング素子ＳＷ２、第４のスイッチング素子ＳＷ４及び第６のスイッチング素子ＳＷ６のそれぞれを有する３つの半導体素子２２に共通の（一体化された）ダイパッドである。同様に、第２のダイパッド１２はＸ方向に細長い帯状の平面形状を有する。また、３つの半導体素子２２は、Ｘ方向に一定間隔を持って直線上に配列されている。図３中、左側において、第２のダイパッド１２はリード１２Ｒの一端に一体に構成され（電気的に接続され）、このリード１２Ｒの他端は封止体３２の内部から外部にＹ方向に向かって延在している。このリード１２Ｒには直流電源２の他端が接続されるようになっている。第２のダイパッド１２の材料や厚さは第１のダイパッド１１の材料や厚さと同様である。
【００３８】
図３中、下側には、封止体３２の内部から外部にＹ方向に向かってリード１３ＲＵ１、リード１３ＲＶ１及びリード１３ＲＷ１が延在されている。リード１３ＲＵ１は第１の出力端子Ｐ７として使用され、リード１３ＲＶ１は第２の出力端子Ｐ８として使用され、リード１３ＲＷ１は第３の出力端子Ｐ９として使用される。これらのリード１３ＲＵ１、リード１３ＲＶ１及びリード１３ＲＷ１は、第１のダイパッド１１及び第２のダイパッド１２の材料と同一材料により構成されるとともに、第１のダイパッド１１及び第２のダイパッド１２の厚さよりも薄い厚さに設定されている。
【００３９】
また、図３中、上側には、封止体３２の内部にＸ方向に向かってリード１３ＲＵ２、リード１３ＲＶ２及びリード１３ＲＷ２が延在されている。リード１３ＲＵ２は、半導体素子２１（ＳＷ１）の第１のスイッチング素子ＳＷ１の第２の主電極と半導体素子２２（ＳＷ２）の第２のスイッチング素子ＳＷ２の第４の主電極との間の電気的な結線を行い、これらの主電極を第１の出力端子Ｐ７に接続するための補助配線として機能する。リード１３ＲＶ２は、半導体素子２１（ＳＷ３）の第３のスイッチング素子ＳＷ３の第６の主電極と半導体素子２２（ＳＷ４）の第４のスイッチング素子ＳＷ４の第８の主電極との間の電気的な結線を行い、これらの主電極を第２の出力端子Ｐ８に接続するための補助配線として機能する。リード１３ＲＷ２は、半導体素子２１（ＳＷ５）の第５のスイッチング素子ＳＷ５の第１０の主電極と半導体素子２２（ＳＷ６）の第６のスイッチング素子ＳＷ６の第１２の主電極との間の電気的な結線を行い、これらの主電極を第３の出力端子Ｐ９に接続するための補助配線として機能する。これらのリード１３ＲＵ２、リード１３ＲＶ２及びリード１３ＲＷ２の材料や厚さはリード１３ＲＵ１、リード１３ＲＶ１及びリード１３ＲＷ１の材料や厚さと同様に設定されている。
【００４０】
図３中、下側に配置されている。第３のダイパッド１５上に配設される半導体素子２５に備えた図示しないコントローラは、半導体素子２１（ＳＷ１）の第１のスイッチング素子ＳＷ１の図４に示す制御信号入力端子Ｐ１に接続される。第４のダイパッド１６上に配設される半導体素子２６に備えた図示しないコントローラは、半導体素子２１（ＳＷ３）の第３のスイッチング素子ＳＷ３の制御信号入力端子Ｐ３に接続される。第５のダイパッド１７上に配設される半導体素子２７に備えた図示しないコントローラは、半導体素子２１（ＳＷ５）の第５のスイッチング素子ＳＷ５の制御信号入力端子Ｐ５に接続される。
【００４１】
第６のダイパッド１８は、図３中、下側に配置されている。第６のダイパッド１８上に配設される半導体素子２８に備えた図示しないコントローラは、半導体素子２２（ＳＷ２）の第２のスイッチング素子ＳＷ２の制御信号入力端子Ｐ２、半導体素子２２（ＳＷ４）の第４のスイッチング素子ＳＷ４の制御信号入力端子Ｐ４、半導体素子２２（ＳＷ６）の第６のスイッチング素子ＳＷ６の制御信号入力端子Ｐ６にそれぞれ接続される。
【００４２】
また、第３のダイパッド１５−第６のダイパッド１８のそれぞれの周囲には複数本のリード１９Ｒの一端が配設されている。このリード１９Ｒの他端は、封止体３２内に適切に引き回され、封止体３２の内部から外部にＹ方向に向かって延在されている。
【００４３】
封止体３２内部における結線には接続配線３１が使用されている。接続配線３１は実施例１においてワイヤが使用される。ワイヤには例えばＡｕワイヤ、Ａｌワイヤ、Ｃｕワイヤ等の導電性に優れた材料が使用され、ワイヤはワイヤボンディング装置を用いてボンディングを行っている。
【００４４】
封止体３２にはここでは樹脂封止体が使用される。この樹脂封止体には例えばエポキシ樹脂が使用され、樹脂封止体はトランスファーモールド法を用いて成形されている。
【００４５】
［ハイサイドの半導体素子のデバイス構造］
前述の半導体素子２１に搭載された第１のスイッチング素子ＳＷ１、第３のスイッチング素子ＳＷ３、第５のスイッチング素子ＳＷ５のそれぞれは、縦型構造を有するパワートランジスタにより構成されている。すなわち、図２に示すように、パワートランジスタは、ｎ型のドレイン層２１０と、このドレイン層２１０上に配設されたｐ型のドリフト層２１１と、このドリフト層２１１上（主面部）に配設されたｎ型のソース層２１３と、ソース層２１３からドリフト層２１１を突き抜けドレイン層２１０に達するトレンチ（穴又は溝）２１４と、トレンチ２１４の内壁面並びに底面に沿って配設された絶縁体（ゲート絶縁膜）２１５と、トレンチ２１４内部に絶縁体２１５を介して埋設されたゲート電極（制御電極）２１６とを備えている。つまり、ここでは、パワートランジスタには縦型構造を有するＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）が使用され、このパワートランジスタはシリコン半導体素子である。
【００４６】
ドレイン層２１０及びドリフト層２１１は、シリコン単結晶基板、又はシリコン単結晶基板とエピタキシャル成長法を用いて積層されたシリコン単結晶層との積層基板である。ソース層２１３は、ドリフト層２１１にイオン注入法又は拡散法を用いて不純物を導入し活性化した半導体領域である。トレンチ２１４はシリコン単結晶基板又は積層基板にリアクティブイオンエッチング（ＲＩＥ）法等の異方性エッチングを用いてエッチングを行い形成した領域である。絶縁体２１５には、例えば、シリコン酸化膜が使用される。ゲート電極２１６には例えばシリコン多結晶膜が使用される。
【００４７】
ソース層２１３上及びドリフト層２１１上、つまり基板主面上には第２、第６又は第１０の主電極２１７が配設される。この第２、第６又は第１０の主電極２１７は例えばＡｌ膜若しくはＡｌ合金膜等の導電性に優れた金属膜により形成される。
【００４８】
ドレイン層２１０下、つまり基板主面と反対側の第１のダイパッド１１側の表面（基板裏面）には第１、第５又は第９の主電極２１８が配設される。この第１、第５又は第９の主電極２１８は例えばＡｌ、Ａｌ−Ｃｕ等の導電性に優れた金属膜により形成される。
【００４９】
半導体素子２１の第１、第５又は第９の主電極２１８は、第１のダイパッド１１の表面と向かい合わせ、この第１のダイパッド１１上に導電性接着材１０１を介して電気的かつ機械的に接続される（ダイボンディングが行われる）。導電性接着材１０１には例えば半田が使用される。
【００５０】
第１のダイパッド１１には直流電源２の一端（高電位側）の固定電位が接続されるので、半導体素子２１には、第１のダイパッド１１から供給される直流電流が第１、第５又は第９の主電極２１８から第２、第６又は第１０の主電極２１７に向かって、第１のダイパッド１１の表面に対して垂直に流れる。
【００５１】
なお、縦型構造を有するパワートランジスタは、ＭＯＳＦＥＴに限定されるものではなく、絶縁体２１５を窒化膜等の絶縁膜により形成したＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）や絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：insulated gate bipolar transistor）に代えてもよい。
【００５２】
また、図示しないが、半導体素子２１には第１のダイオードＤ１、第３のダイオードＤ３又は第５のダイオードＤ５が内蔵されている。これらの第１のダイオードＤ１、第３のダイオードＤ３又は第５のダイオードＤ５は半導体素子２１の外付け素子として構成してもよい。
【００５３】
第１のダイパッド１１の下面には絶縁体１０２を介して第１の放熱体１０３が配設されている。第１の放熱体１０３は、第１のダイパッド１１からの熱を封止体３２の外部に効率良く放熱する機能を有する。絶縁体１０２には、絶縁性を有し、熱伝導性に優れた、例えばモールド樹脂、マイカ、セラミック等を使用することができる。第１の放熱体１０３は、ここでは放熱フィンを有するヒートシンクを使用しているが、板状の放熱板であってもよい。第１の放熱体１０３には、熱伝導性に優れた、例えばＡｌ等の金属材料を使用することができる。なお、第１の放熱体１０３とロウサイドの半導体素子とを電気的に絶縁する場合、第１のダイパッド１１と第１の放熱体１０３との間は絶縁体１０２を介在させずに直接接続することができ、放熱効率を高めることができる。
【００５４】
［ロウサイドの半導体素子のデバイス構造］
前述の半導体素子２２に搭載された第２のスイッチング素子ＳＷ２、第４のスイッチング素子ＳＷ４、第６のスイッチング素子ＳＷ６のそれぞれは、横型構造を有するパワートランジスタにより構成されている。すなわち、図１に示すように、パワートランジスタは、シリコン単結晶基板２２０と、このシリコン単結晶基板２２０上に配設されたバッファ層２２１と、このバッファ層２２１上に配設され二次元キャリアガスチャネル領域２２３Ｃを有する電子走行層２２３と、この電子走行層２２３上に配設された電子供給層２２４と、この電子供給層２２４上（主面上）に配設された第３、第７又は第１１の主電極（ソース電極）２２５Ｓ及び第４、第８又は第１２の主電極（ドレイン電極）２２５Ｄと、ゲート電極２２６とを備えている。更に、この素子構造に限定されるものではないが、実施例１に係る半導体素子２２はＧａＮ、ＡｌＮ等の化合物半導体により構築されている。つまり、ここでは、パワートランジスタには横型構造を有する高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）、特にｎチャネル導電型のＨＥＭＴが使用され、このパワートランジスタは化合物半導体素子である。
【００５５】
シリコン単結晶基板２２０は、その表面上にエピタキシャル成長法を用いて化合物半導体層を成長させる安価な基板材料として使用されている。このシリコン単結晶基板２２０下つまり表面と反対側の第２のダイパッド１２側の表面（基板裏面）には基板電極２２８が配設されている。基板電極２２８はシリコン単結晶基板２２０を固定電位に保持するために配設されており、シリコン単結晶基板２２０には直流電源２の他端から第２のダイパッド１２、基板電極２２８を通して固定電位が供給されている。基板電極２２８は、例えばＡｕ、Ａｕ−Ｎｉ合金等の導電性に優れた金属材料により構成されている。実施例１における基板材料はシリコンであるが、炭化シリコン（ＳｉＣ）、サファイア、ＧａＮ、ＡｌＮ等の材料を用いてもよい。
【００５６】
バッファ層２２１は例えばＧａＮ層とＡｌＮ層とを交互に複数積層した構造により構成されている。なお、このバッファ層２２１はこのような構造に限定されるものではなく、又バッファ層２２１は必須の要件ではない。電子走行層２２３は例えばＧａＮ層により構成され、電子供給層２２４は例えばＡｌＧａＮにより構成されている。同様に、電子走行層２２３や電子供給層２２４はこれらの材料に限定されるものではない。
【００５７】
第３、第７又は第１１の主電極（ソース電極）２２５Ｓ及び第４、第８又は第１２の主電極（ドレイン電極）２２５Ｄは、例えばＴｉ層とその上にＡｌ層を積層した複合膜により構成されている。ゲート電極２２６は例えばＴｉ層と、このＴｉ層上に積層したＮｉ層と、このＮｉ層上に積層したＡｕ層とを有する複合膜により構成されている。同様に、これら電極材料はこの一例に限定されるものではない。
【００５８】
半導体素子２２の基板電極２２８は、第２のダイパッド１２の表面と向かい合わせ、この第２のダイパッド１２上に導電性接着材２０１を介して電気的かつ機械的に接続される（ダイボンディングが行われる）。導電性接着材２０１には例えば半田が使用される。そして、半導体素子２２の第３、第７又は第１１の主電極２２５Ｓは、実施例１において、接続配線３１を通して第２のダイパッド１２に電気的に接続されている。第２のダイパッド１２には直流電源２の他端（低電位側）の固定電位が接続されるので、半導体素子２２の第３、第７又は第１１の主電極２２５Ｓ並びにシリコン単結晶基板２２０は同一の固定電位が供給される。半導体素子２２は横型構造を有するパワートランジスタを備えているので、このパワートランジスタには、第４、第８又は第１２の主電極（ドレイン電極）２２５Ｄから第３、第７又は第１１の主電極（ソース電極）２２５Ｓに向かって、第２のダイパッド１２の表面に対して水平に電流が流れる。
【００５９】
なお、横型構造を有するパワートランジスタは、ＨＥＭＴに限定されるものではなく、第２のダイパッド１２側から固定電位が供給可能なＭＯＳＦＥＴ、ＭＩＳＦＥＴ、ＩＧＢＴ、ＭＥＳＦＥＴ（metal semiconductor field effect transistor）等のパワートランジスタに代えてもよい。
【００６０】
また、図示しないが、半導体素子２２には第２のダイオードＤ２、第４のダイオードＤ４又は第６のダイオードＤ６が内蔵されている。これらの第２のダイオードＤ２、第４のダイオードＤ４又は第６のダイオードＤ６は半導体素子２２の外付け素子として構成してもよい。
【００６１】
第２のダイパッド１２の下面には絶縁体２０２を介して第２の放熱体２０３が配設されている。第２の放熱体２０３は、第２のダイパッド１２からの熱を封止体３２の外部に効率良く放熱する機能を有する。絶縁体２０２には前述の絶縁体１０２と同様のものが使用される。また、第２の放熱体２０３には前述の第１の放熱体１０３と同様のものが使用される。
【００６２】
なお、第２のダイパッド１２に供給される直流電源２の他方の固定電位が接地電位（グランド）である場合には、第２のダイパッド１２と第２の放熱体２０３との間は絶縁体２０２を介在させずに直接接続してもよい。また、この場合、第２の放熱体２０３は、直接接地させるか、又は容量を介して間接的に接地させる。第２のダイパッド１２と第２の放熱体２０３とを直接接続することによって、放熱効率をより一層高めることができる。また、絶縁体１０２及び２０２の少なくとも一方が配設される場合、第１の放熱体１０３と第２の放熱体とを単一の放熱体として共通化できるため、放熱体のサイズを大きくして放熱効率を高めることができる。
【００６３】
［半導体装置の特徴］
前述の実施例１に係る半導体装置１は、ハーフブリッジ回路を構築するハイサイドの第１のスイッチング素子ＳＷ１、第３のスイッチング素子ＳＷ３、第５のスイッチング素子ＳＷ５を有するそれぞれの半導体素子２１の裏面側に第１、第５及び第９の主電極（ドレイン電極）２１８を配設し、第１のダイパッド１１上にこの半導体素子２１を搭載するとともに、ロウサイドの第２のスイッチング素子ＳＷ２、第４のスイッチング素子ＳＷ４、第６のスイッチング素子ＳＷ６を有するそれぞれの半導体素子２２の裏面側に基板電極２２８を配設し、第２のダイパッド１２上にこの半導体素子２１を搭載して、半導体素子２１の第３、第７及び第１１の主電極（ソース電極）２２５Ｓと第２のダイパッド１２との間を接続する構成を採用している。第１のダイパッド１１には直流電源２の一方の固定電位を供給することができ、第１のダイパッド１１から半導体素子２１に固定電位を印加することができるとともに、半導体素子２１の動作により発生する熱を第１のダイパッド１１に効率良く放出することができる。同様に、第２のダイパッド１２には直流電源２の他方の固定電位を供給することができ、第２のダイパッド１２から半導体素子２１に固定電位を印加することができるとともに、半導体素子２１の動作により発生する熱を第２のダイパッド１２に効率良く放出することができる。従って、第１のダイパッド１１、第２のダイパッド１２のそれぞれのサイズを大きくして、放熱効率を向上することができるとともに、サイズの大型化により第１のダイパッド１１と第１の放熱体１０３との間並びに第２のダイパッド１２と第２の放熱体２０３との間に付加される寄生容量が増加するが、この寄生容量の増加は直流電流のチャージ、ディスチャージ経路に付加される容量ではないのでスイッチング速度に影響を与えない。更に、第１のダイパッド１１、第２のダイパッド１２のそれぞれには固定電位が供給され、第１のダイパッド１１、第２のダイパッド１２のそれぞれの電位変動を生じることがないので、ノイズの発生を減少することができる。
【００６４】
［ロウサイドの半導体素子のデバイス構造の変形例］
実施例１に係る半導体装置１のロウサイドの半導体素子２２においては、図５に示すように、第２のスイッチング素子ＳＷ２に第２のダイオードＤ２を一体に構成することができる。同様に、半導体素子２２においては、第４のスイッチング素子ＳＷ４に第４のダイオードＤ４を一体に構成するこができ、第６のスイッチング素子ＳＷ６に第６のダイオードＤ６を一体に構成することができる。
【００６５】
第２のダイオードＤ２は、第２のスイッチング素子ＳＷ２の第４の主電極（ドレイン電極）２２５Ｄをカソード電極２２５Ｃとして兼用し、このカソード電極２２５Ｃとゲート電極２２６との間にアノード電極２２５Ａを配設して構成されている。この第２のダイオードＤ２はショットキーバリアダイオード（ＳＢＤ）である。同様に、第４のダイオードＤ４は、第４のスイッチング素子ＳＷ４の第８の主電極（ドレイン電極）２２５Ｄをカソード電極２２５Ｃとして兼用し、このカソード電極２２５Ｃとゲート電極２２６との間にアノード電極２２５Ａを配設して構成されている。この第４のダイオードＤ４は同様にＳＢＤである。第６のダイオードＤ６は、第６のスイッチング素子ＳＷ６の第１２の主電極（ドレイン電極）２２５Ｄをカソード電極２２５Ｃとして兼用し、このカソード電極２２５Ｃとゲート電極２２６との間にアノード電極２２５Ａを配設して構成されている。この第６のダイオードＤ６は同様にＳＢＤである。
【００６６】
（実施例２）
本発明の実施例２は、前述の実施例１に係る半導体装置１において、ロウサイドの半導体素子２２の変形例を説明するものである。
【００６７】
ロウサイドの第２のスイッチング素子ＳＷ２の第３の主電極（ソース電極）２２５Ｓ、第４のスイッチング素子ＳＷ４の第７の主電極（ソース電極）２２５Ｓ、第６のスイッチング素子ＳＷ６の第１１の主電極（ソース電極）２２５Ｓは基板電極２２８と同一の固定電位が印加され、かつこれらの固定電位は共通である。つまり、図６に示すように、１つの共通のシリコン単結晶基板２２０にこれら第２のスイッチング素子ＳＷ２、第４のスイッチング素子ＳＷ４及び第６のスイッチング素子ＳＷ６を一体に作り込むことができる。
【００６８】
第２のスイッチング素子ＳＷ２、第４のスイッチング素子ＳＷ４、第６のスイッチング素子ＳＷ６の各領域間には例えばリセス（トレンチ）２２９が配設され、相互に電気的な分離がなされている。なお、各スイッチング素子の各領域間にＦｅイオンを注入して素子分離を行っても良い。
【００６９】
実施例２係る半導体装置１においては、実施例１に係る半導体装置１により得られる効果に加えて、第２のスイッチング素子ＳＷ２、第４のスイッチング素子ＳＷ４、第６のスイッチング素子ＳＷ６のそれぞれの半導体素子２２を１つの共通基板に作り込む（１チップ化する）ことにより、相互の離間面積を縮小することができるので、小型化を実現することができる。
【００７０】
（その他の実施例）
上記のように、本発明を実施例１及び実施例２によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものでない。本発明は様々な代替実施の形態、実施例及び運用技術に適用することができる。
【００７１】
例えば、前述の実施例は高圧三相モータ駆動システムに組み込まれる半導体装置を例に説明したが、本発明は、これに限定されるものではなく、四相以上のスイッチング電源システム、フルブリッジ回路若しくはハーフブリッジ回路を有するスイッチング電源システムに適用することができる。
【００７２】
また、前述の実施例はハイサイドの半導体素子２１に縦型構造のパワートランジスタを採用した例を説明したが、本発明は、これに限定されるものではなく、ハイサイドの半導体素子２１を横型構造を有するパワートランジスタとし、表面側から裏面側にドレイン電極（又はコレクタ電極）を引き出す構造を設けてもよい。また、半導体素子２１は、横型構造若しくは縦型構造のいずれかのＳｉＣ、ＧａＮ等の化合物半導体素子であってもよい。
【００７３】
また、前述の実施例はロウサイドのスイッチング素子を共通の基板上に集積した例を説明したが、ハイサイドのスイッチング素子を周知の技術により共通の基板上に集積することができる。
【００７４】
また、前述の実施例はロウサイドの半導体素子２２の第３、第７、第１１の主電極（ソース電極）２２５Ｓのそれぞれと第２のダイパッド１２との接続配線３１にワイヤを使用していたが、本発明は、これに限定されるものではなく、接続配線３１を半導体素子２２の側面に配設された金属パターン配線、半導体素子２２の表面から裏面に通じるビアホール（又はスルーホール）内に形成されたビアホール配線等に代えてもよい。
【００７５】
更に、本発明は、１つのスイッチング素子をシリコン半導体素子とノーマリオン型の化合物半導体素子とを組み合わせた複合素子により構成してもよい。
【産業上の利用可能性】
【００７６】
本発明においては、スイッチング素子の放熱効率を向上しつつ、ノイズの発生及び寄生容量を減少することができ、誤動作を防止し動作速度の高速化を実現することができる半導体装置に広く適用することができる。
【符号の説明】
【００７７】
１…半導体装置
１０３…第１の放熱体
１１…第１のダイパッド
１２…第２のダイパッド
１１Ｒ，１２Ｒ，１３ＲＵ１，１３ＲＵ２，１３ＲＶ１，１３ＲＶ２，１３ＲＷ１，１３ＲＷ２，１９Ｒ…リード
２…直流電源
２０３…第２の放熱体
２１，２２…半導体素子
２１０…ドレイン層
２１１…ドリフト層
２１３…ソース層
２１４…トレンチ
２１５，１０２，２０２…絶縁体
２１６，２２６…ゲート電極
２１７…第２、第６、第１０の主電極
２１８…第１、第５、第９の主電極
２２０…シリコン単結晶基板
２２１…バッファ層
２２３…電子走行層
２２４…電子供給層
２２５Ａ…アノード電極
２２５Ｃ…カソード電極
２２５Ｓ…第３、第７、第１１の主電極
２２５Ｄ…第４、第８、第１２の主電極
２２８…基板電極
３…三相電動モータ
３１…接続配線
３２…封止体
５…高圧三相モータ駆動システム
ＳＷ…スイッチング素子
Ｄ…ダイオード
Ｐ７…第１の出力端子
Ｐ８…第２の出力端子
Ｐ９…第３の出力端子
【図１】
2011205020.tif 000003
【図２】
2011205020.tif 000004
【図３】
2011205020.tif 000005
【図４】
2011205020.tif 000006
【図５】
2011205020.tif 000007
【図６】
2011205020.tif 000008