(57)【要約】【課題】無駄な消費電力がなく、高周波までノイズ低減の効果の高い、マイクロコンピュータなどの半導体装置用の電源デカップリングが実現できる、半導体装置を実装基板上に実装したシステムを提供する。【解決手段】ＬＳＩパッケージ１、バイパスコンデンサ３、フィルタ５などを実装基板上に実装したシステムであって、フィルタ５は、バイパスコンデンサ３と基幹電源との間に接続されるスタブ配線４（λ／４）を含み、電源経路よりも低いインピーダンスの回路で構成されることにより、ＬＳＩパッケージ１からノイズが発生すると、このノイズ電流はフィルタ５に流れ込み、このフィルタ５に流れたノイズ電流がスタブ配線４のオープン端で反射して戻ることで、スタブ配線４の分岐点で、λ／２後のＬＳＩパッケージ１からのノイズ電流を相殺するように作用する。【選択図】図２
2011160428.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置と、
前記半導体装置に基幹電源から電源を供給する電源経路で電源電圧が供給される配線と基準電圧が供給される配線と、
一端は前記電源電圧が供給される配線に接続され他端はオープン状態である第１の配線と、一端は前記基準電圧が供給される配線に接続され他端はオープン状態である第２の配線と、を含むスタブ配線と、
前記半導体装置と前記スタブ配線とを実装する実装基板とを有し、
前記第１の配線は前記実装基板内に第１の層に設けられ、
前記第２の配線は前記実装基板内に前記第１の配線と対となり、重なるように第２の層に設けられ、
前記第１の層の前記第１の配線の幅は前記電源電圧が供給される配線の幅より広く、
前記第２の層の前記第２の配線の幅は前記基準電圧が供給される配線の幅より広く、
前記第１の層と前記第２の層は誘電体層を挟んでキャパシタが構成されることを特徴とするシステム。
【請求項２】
請求項１記載のシステムにおいて、
前記実装基板表面に電源電圧が供給される配線と基準電圧が供給される配線とを含むことを特徴とするシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置を実装したシステムに関し、特に不要電磁放射（ＥＭＩ：Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）低減対策に好適なマイクロコンピュータなどの半導体装置を実装基板上に実装したシステムに適用して有効な技術に関する。
【背景技術】
【０００２】
本発明者が検討したところによれば、マイクロコンピュータなどの半導体装置を実装基板上に実装したシステムに関しては、以下のような技術が考えられる。
【０００３】
たとえば、マイクロコンピュータの半導体装置を実装基板上に実装したシステムでは、ＥＭＩ低減対策のために、実装部品のバイパスコンデンサを、半導体装置に基幹電源から電源を供給する電源経路の電源電圧と基準電圧との間に接続し、マイクロコンピュータの動作電流（特にその高調波成分）を基幹電源から引き込みにくいようにノイズ対策を行っている。さらに、バイパスコンデンサに加えて、電源フィルタを電源経路の電源電圧や基準電圧に直列に挿入する場合もある。
【０００４】
また、ＥＭＩ低減対策のために、半導体装置に基幹電源から電源を供給する電源経路の電源配線の長さを、電源配線の特定周波数に対し基板素材の波長短縮率をかけた値とし、電源経路の電源電圧と基準電圧との間にコンデンサを接続したプリント基板の技術が開示されている（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１１９１１０号公報（第１頁の要約など）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、前記のようなマイクロコンピュータなどの半導体装置を実装基板上に実装したシステムについて、本発明者が検討した結果、以下のようなことが明らかとなった。
【０００７】
たとえば、前記のように、バイパスコンデンサを、半導体装置に基幹電源から電源を供給する電源経路の電源電圧と基準電圧との間に接続した構成（図１参照、但しフィルタ５がない状態）では、電流Ｃではバイパスコンデンサ３からの電流Ｂが１００％にならず、基幹電源２からの電流Ａを完全には阻止できない。これは、電流Ａと電流Ｂの大きさがそれぞれの経路インピーダンスの逆比で決まることによる。経路Ａに対して経路Ｂのインピーダンスを１／１０程度にしかできないため、電流Ｂの約１／１０のノイズ電流が経路Ａを流れる。経路Ａは電源ケーブルなど、放射効率の高い部分（アンテナとして作用）に接続されるため、１／１０の電流といえどもＥＭＩを引き起こす。
【０００８】
さらに、バイパスコンデンサに加えて、チップビーズやＴ型フィルタを利用すると、電流Ａ、電流Ｂの経路インピーダンス比は１０００：１近くまで高めることができる。しかし、これらは比較的低い周波数帯域でしか得られないことと、避けられない直流抵抗分（０．２〜０．６Ω）により無駄な消費電力と半導体装置の電流変化に伴う電源電圧の変動を発生する問題がある。
【０００９】
また、前記特許文献１の技術は、半導体装置に基幹電源から電源を供給する電源経路の電源配線の長さを規定するものであり、本発明のように、他端がオープン状態であるような配線の一端を電源経路に接続する技術ではない。
【００１０】
そこで、本発明の目的は、無駄な消費電力がなく、高周波までノイズ低減の効果の高い、マイクロコンピュータなどの半導体装置用の電源デカップリングが実現できる、半導体装置を実装基板上に実装したシステムを提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
すなわち、本発明は、半導体装置とキャパシタを実装基板上に実装したシステムに、低インピーダンス回路を付加した構成とされ、キャパシタは半導体装置に基幹電源から電源を供給する電源経路の電源電圧と基準電圧との間に接続され、低インピーダンス回路はキャパシタと基幹電源との間に接続され、一端は電源経路の電源電圧と基準電圧とにそれぞれ接続し、他端はオープン状態である一対の配線、いわゆるスタブ配線を含み、電源経路よりも低いインピーダンスの回路としたものである。これにより、ノイズ電流が流れる電源経路に低インピーダンスの回路を設けることにより、低インピーダンスの回路から電源経路にノイズ電流を相殺する逆位相の電流を注入することができるようになる。
【００１４】
この構成において、一対のスタブ配線のそれぞれは、半導体装置の動作周波数の実装基板中の波長の１／４となるような長さに形成されたり、あるいは半導体装置の動作周波数の整数倍の１／４波長となるような長さに形成されたり、さらにはこれらを組み合わせて構成されるものである。これにより、スタブ配線から給電系に注入する逆位相の電流は、スタブ配線長がちょうど１／４波長となる周波数の奇数倍となる周波数成分のみを発生するため、ノイズ電流が低減され、ＥＭＩ低減効果を十分に得ることができるようになる。
【００１５】
また、低インピーダンス回路は、１０μｍ〜０．２μｍの厚さの誘電体を一対のスタブ配線で挟んで構成され、実装基板内に形成されたり、あるいは実装基板への実装部品として形成されるものである。これにより、実装基板内に形成する場合でも実装基板の大きさに影響を与えることなく、また実装部品として形成する場合には、個別部品として各種機器に対応させることができるようになる。
【００１６】
尚、この低インピーダンスの回路のインピーダンスが低いほど、該回路に流れ込むノイズ電流が大きくすることができるため、ノイズを打ち消す効果が高くなる。
【発明の効果】
【００１７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００１８】
（１）キャパシタと基幹電源との間に、電源経路よりも低いインピーダンスの回路であり、該回路の一端は電源経路の電源電圧と基準電圧とにそれぞれ接続し、他端はオープン状態である一対のスタブ配線を含み、該低インピーダンス回路を電源経路に接続することで、スタブ配線から電源経路にノイズ電流を相殺する逆位相の電流を注入することができるので、ノイズ電流を低減してＥＭＩ低減効果を得ることが可能となる。
【００１９】
（２）特に、マイクロコンピュータの基本動作周波数とその整数倍の動作周波数にスタブ配線長（１／４波長）を合わせた複数の低インピーダンス回路を組み合わせることで、ノイズ電流の奇数次の高調波と偶数次の高調波を阻止することができるので、ＥＭＩ低減効果を十分に得ることが可能となる。
【００２０】
（３）特に、携帯機器、Ｂｌｕｅｔｏｏｔｈなどを適用する通信機器においても、各機器の通信周波数にスタブ配線長（１／４波長）を合わせた低インピーダンス回路を用いることで、ノイズ電流を阻止してＥＭＩ低減効果を十分に得ることが可能となる。
【００２１】
（４）特に、低インピーダンス回路を実装基板内に形成する場合でも実装基板の大きさに影響を与えることなく、また実装部品として形成する場合には、個別部品として各種機器に対応させることが可能となる。
【００２２】
（５）無駄な消費電力がなく、高周波までノイズ低減の効果の高いマイクロコンピュータなどの半導体装置用の電源デカップリングが実現できるので、低ノイズ、低消費電力のシステムを実現することが可能となる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施の形態のシステムにおいて、実装基板上に実装される半導体装置への供給電源系を示す概略回路図である。
【図２】本発明の一実施の形態のシステムにおいて、フィルタの接続およびそれによるノイズ相殺を示す概念図である。
【図３】本発明の一実施の形態のシステムにおけるフィルタにおいて、スタブ配線の帯パターンを示すパターン図である。
【図４】本発明の一実施の形態のシステムにおけるフィルタにおいて、スタブ配線の帯パターンの変形例を示すパターン図である。
【図５】本発明の一実施の形態のシステムにおけるフィルタにおいて、スタブ配線の帯パターンの他の変形例を示すパターン図である。
【図６】本発明の一実施の形態のシステムにおけるフィルタにおいて、スタブ配線の渦巻きパターンを示すパターン図である。
【図７】本発明の一実施の形態のシステムにおけるフィルタにおいて、スタブ配線のつづら折れパターンを示すパターン図である。
【図８】本発明の一実施の形態のシステムにおいて、実装基板を示す断面図である。
【図９】本発明の一実施の形態のシステムにおいて、実装基板の信号配線層（表面層）を示すレイアウト図である。
【図１０】本発明の一実施の形態のシステムにおいて、実装基板のスタブ配線層を示すレイアウト図である。
【図１１】本発明の一実施の形態のシステムにおいて、実装基板の基準電圧層を示すレイアウト図である。
【図１２】本発明の一実施の形態のシステムにおいて、実装基板の電源電圧層を示すレイアウト図である。
【図１３】本発明の一実施の形態のシステムにおいて、実装基板のスタブ配線層の変形例を示すレイアウト図である。
【図１４】本発明の一実施の形態のシステムにおいて、実装部品を示す斜視図である。
【図１５】本発明の一実施の形態のシステムにおいて、実装部品を示す底面図である。
【図１６】本発明の一実施の形態のシステムにおいて、実装部品のスタブ配線を示す説明図である。
【図１７】本発明の一実施の形態のシステムにおいて、別の実装部品を示す斜視図である。
【図１８】本発明の一実施の形態のシステムにおいて、別の実装部品を示す断面図である。
【図１９】本発明の一実施の形態のシステムにおいて、別の実装部品のスタブ配線を示す説明図である。
【図２０】本発明の一実施の形態のシステムにおけるフィルタにおいて、誘電体厚の比較による特性評価を示す説明図である。
【図２１】本発明の一実施の形態のシステムにおけるフィルタにおいて、パターンの依存性評価を示す説明図である。
【図２２】本発明の一実施の形態のシステムにおけるフィルタにおいて、スタブ配線の組み合わせパターンを示すパターン図である。
【図２３】本発明の一実施の形態のシステムにおけるフィルタにおいて、複数のスタブ配線の組み合わせ評価を示す説明図である。
【図２４】本発明の一実施の形態のシステムにおけるフィルタにおいて、複数のスタブ配線の組み合わせを示す説明図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２５】
図１により、本発明の一実施の形態のシステムの構成の一例を説明する。図１は本実施の形態のシステムにおいて、実装基板上に実装される半導体装置への供給電源系の概略回路図を示す。
【００２６】
本実施の形態のシステムは、特に限定されるものではないが、たとえば一例として、マイクロコンピュータのＬＳＩパッケージ（半導体装置）１と、このＬＳＩパッケージ１に基幹電源２から電源を供給する電源経路の電源電圧Ｖｃｃと基準電圧Ｖｓｓとの間に接続されるバイパスコンデンサ（キャパシタ）３と、このバイパスコンデンサ３と基幹電源２との間に接続され、一端は電源経路の電源電圧Ｖｃｃと基準電圧Ｖｓｓとにそれぞれ接続し、他端はオープン状態である一対のスタブ配線４を含み、電源経路よりも低いインピーダンスの回路であるフィルタ５などからなり、これらのＬＳＩパッケージ１、バイパスコンデンサ３、フィルタ５などは実装基板上に実装されて構成される。
【００２７】
このシステムにおいて、基幹電源２とバイパスコンデンサ３の接続点までの電源電圧Ｖｃｃおよび基準電圧Ｖｓｓの電源経路、バイパスコンデンサ３とＬＳＩパッケージ１までの電源電圧Ｖｃｃおよび基準電圧Ｖｓｓの電源経路にはそれぞれインダクタンス成分を有する。また、ＬＳＩパッケージ１からの出力経路にはそれぞれ次段の負荷容量成分を有する。
【００２８】
ＬＳＩパッケージ１は、チップ６を内蔵し、このチップ６にはマイクロコンピュータを構成する複数のモジュール７が形成される。各モジュール７には、実装基板上の電源経路から電源電圧Ｖｃｃと基準電圧Ｖｓｓとが供給される。また、チップ６上には、ＬＳＩパッケージ１の外部に設けられた水晶発振器８からの発振信号を入力として基準となるクロック信号を発生するＣＰＧ９が形成され、クロック信号がバッファ回路１０を通じて各モジュール７に供給される。さらに、チップ６上には、ＬＳＩパッケージ１の外部に信号を出力するバッファ回路１１が形成されている。
【００２９】
このＬＳＩパッケージ１において、内部の電源電圧Ｖｃｃおよび基準電圧Ｖｓｓの電源経路にもそれぞれ、前記システムと同様にインダクタンス成分を有する。
【００３０】
バイパスコンデンサ３は、ＬＳＩパッケージ１の近傍に設けられ、実装基板上の電源経路の電源電圧Ｖｃｃと基準電圧Ｖｓｓとの間に接続される。
【００３１】
フィルタ５は、バイパスコンデンサ３よりも基幹電源２側に設けられ、実装基板上の電源経路の電源電圧Ｖｃｃと基準電圧Ｖｓｓとにそれぞれ接続される。このフィルタ５は、誘電体を挟む一対のスタブ配線４からなり、この一対のスタブ配線４の一端は電源経路の電源電圧Ｖｃｃと基準電圧Ｖｓｓとの配線途中にそれぞれ挿入されて接続され、他端はオープン状態となっている。このフィルタ５では、特に低いインピーダンスを実現するために極薄誘電体（膜厚１０μｍ〜０．２μｍ程度）が用いられる。このスタブ配線４の形状についての詳細は後述するが、ここではつづら折れパターンを図示している。
【００３２】
次に、図２により、本実施の形態のシステムにおいて、フィルタの接続およびそれによるノイズ相殺の概念の一例を説明する。図２はフィルタの接続およびそれによるノイズ相殺の概念図を示す。
【００３３】
図２においては、帯パターンのスタブ配線４によるフィルタ５を例に示している。この帯パターンは、前述のように一端は電源経路の電源電圧Ｖｃｃと基準電圧Ｖｓｓとにポート１及びポート２を介してそれぞれ接続され、他端はオープン状態となっており、ノイズ電流の基本周波数の１／４波長（λ／４）の長さに形成されている。
【００３４】
本実施の形態のシステムにおいて、ＬＳＩパッケージ１からノイズが発生すると、このノイズ電流はバイパスコンデンサ３に一部吸収され、コンデンサより先のフィルタ５に流れる。このフィルタ５に流れたノイズ電流は、スタブ配線４のオープン状態の他端で反射して一端の分岐点に戻り、後続のノイズ電流と合流する。これにより、スタブ配線４の分岐点で、スタブ配線４からの反射波が、ＬＳＩパッケージ１からのλ／２後のノイズ電流を相殺するように作用する。すなわち、基幹電源２からの給電系に、ＬＳＩパッケージ１からのノイズ電流を流さなくすることができる。なお、この効果は基本周波数の奇数倍の高調波全てに対して効果がある。
【００３５】
次に、図３〜図７により、フィルタのスタブ配線の一例を説明する。図３は帯パターン、図４および図５は帯パターンの変形例、図６は渦巻きパターン、図７はつづら折れパターンのパターン図をそれぞれ示す。各フィルタは図２に示すように、一端は電源経路の電源電圧Ｖｃｃと基準電圧Ｖｓｓとにポート１及びポート２を介してそれぞれ接続されている。
【００３６】
図３に示すように、スタブ配線４ａが帯パターンによるフィルタ５ａは、このフィルタ５ａのポート１，２間に、スタブ配線４ａが所定の幅で、所定の長さで帯状に形成されている。この例は、たとえばＢｌｕｅｔｏｏｔｈなどの２．４ＧＨｚの周波数に対応することができる。
【００３７】
また、帯パターンによるフィルタは、図４に示すように、先端の中央部を凸状態にしたスタブ配線４ｂとすることで、フィルタ５ｂは効果のある帯域幅を拡大することができる。あるいは、図５に示すように、スタブ配線５ｃの先端を段差状態にしたフィルタ５ｃにおいても、同様に効果のある帯域幅を拡大できる。このように、スタブ配線４の先端を変形することにより、広い帯域幅で効果が得られるフィルタ５を実現することができるようになる。
【００３８】
図６に示すように、スタブ配線４ｄが渦巻きパターンによるフィルタ５ｄは、このフィルタ５ｄのポート１，２間に、スタブ配線４ｄが所定の幅で、所定の長さで渦巻き状に形成されている。この形状では、先端までの距離を維持して折り曲げることで、面積の縮小を図ることができる。なお、スタブ配線４ｄの幅は、反射波が減衰（抵抗ロス）して効果をなさなくならない範囲で狭くすることができる。
【００３９】
図７に示すように、スタブ配線４ｅがつづら折れパターンによるフィルタ５ｅは、このフィルタ５ｅのポート１，２間に、スタブ配線４ｅが所定の幅で、所定の長さでつづら折れ状に形成され、渦巻きパターンと同様に先端までの距離を維持して折り曲げることで、面積の縮小を図ることができる。
【００４０】
次に、図８〜図１３により、フィルタを実装基板内に形成する場合の一例を説明する。図８は実装基板の断面図、図９〜図１２は実装基板の各層のレイアウト図を示し、それぞれ図９は信号配線層（表面層）、図１０はスタブ配線層、図１１は基準電圧層、図１２は電源電圧層を示し、図１３はスタブ配線層の変形例を示す。
【００４１】
図８に示すように、実装基板２０は、信号配線層（表面層）２１、絶縁層２２、スタブ配線層２３、誘電体層２４、基準電圧層２５、絶縁層２６、電源電圧層２７、絶縁層（裏面層）２８からなる多層構造で形成されている。この実装基板２０の内部にフィルタ５が形成され、一対のスタブ配線４は、誘電体層２４を、この上層に積層したスタブ配線層２３と下層に積層した基準電圧層２５のベタパターン（プレーン状のパターン）の一部を共有する配線とで挟んで構成される。たとえば、スタブ配線層２３および基準電圧層２５にアルミニウムを用いた場合には、誘電体層２４は１０μｍ〜０．２μｍ程度、好ましくは１μｍ以下、０．２μｍ程度の非常に薄いアルミニウム酸化膜が用いられる。
【００４２】
図９に示すように、実装基板２０の信号配線層２１は、ＬＳＩパッケージ１が搭載される各パッド３１ａ〜３１ｄから、信号、電源電圧、基準電圧の各配線パターン３２ａ〜３２ｄが引き回される。電源電圧Ｖｃｃの配線パターン３２ｂは、電源電圧のパッド３１ｂから電源電圧用の一対のうち、一方のスルーホール３３ａまで引き回され、この一方のスルーホール３３ａと対となる他方のスルーホール３３ｂは電源電圧層２７につながれる。基準電圧Ｖｓｓの配線パターン３２ｃは、基準電圧のパッド３１ｃから基準電圧用のスルーホール３３ｃまで引き回されている。
【００４３】
図１０に示すように、スタブ配線層２３は、電源電圧用の一対のスルーホール３３ａ，３３ｂにつながる配線パターンがスタブ配線４としてつづら折れパターン（図７に対応する例）で形成されている。
【００４４】
図１１に示すように、基準電圧層２５は、基準電圧用のスルーホール３３ｃにつながるベタパターンで形成されている。このベタパターンの一部をスタブ配線４として共有して、スタブ配線層２３のスタブ配線４と対で誘電体層２４を挟んでフィルタ５を構成する。なお、電源電圧用の一対のスルーホール３３ａ，３３ｂはベタパターンにはつながらないようになっている。
【００４５】
図１２に示すように、電源電圧層２７は、電源電圧用の一対のうち、他方のスルーホール３３ｂにつながるベタパターンで形成されている。このベタパターンは、基幹電源２につながるようになっている。なお、電源電圧用の一対のうち、一方のスルーホール３３ａ、基準電圧用のスルーホール３３ｃはベタパターンにはつながらないようになっている。
【００４６】
また、実装基板２０のレイアウトの関係上、スタブ配線層２３を前記図１０に示すようなつづら折れパターンで形成できない場合は、たとえば図１３に示すように、スルーホールを避けるようにつづら折れパターンを曲げて、スタブ配線４ｆを引き回すことも可能である。
【００４７】
次に、図１４〜図１９により、フィルタを実装基板への実装部品として形成する場合の一例を説明する。図１４〜図１６は実装部品を示し、それぞれ図１４は斜視図、図１５は底面図、図１６はスタブ配線の説明図を示し、図１７〜図１９は別の実装部品を示し、それぞれ図１７は斜視図、図１８は断面図、図１９はスタブ配線の説明図を示す。
【００４８】
図１４および図１５に示すように、実装部品４０は、四角柱形状に形成され、底面に電源電圧Ｖｃｃ１，Ｖｃｃ２の端子４１，４２、基準電圧Ｖｓｓ１，Ｖｓｓ２の端子４３，４４が設けられている。各端子４１〜４４のうち、電源経路に対し、電源電圧Ｖｃｃ１と基準電圧Ｖｓｓ１の端子４１，４３はＬＳＩパッケージ１側、電源電圧Ｖｃｃ２と基準電圧Ｖｓｓ２の端子４２，４４は基幹電源２側にそれぞれ接続される。
【００４９】
この四角柱形状の実装部品４０の内部には、図１６に示すように、誘電体を挟んだ帯パターンのスタブ配線４ｇが、オープン端を中心に巻物状にして内蔵される。また、巻物状にする代わりに、つづら折れ状に内蔵することも可能である。たとえば、スタブ配線４ｇの長さは、６０ＭＨｚに合わせると約２８０ｍｍとなり、基材を含めて薄くしないと小型化ができないが、巻物状、つづら折れ状にすることで、６０ＭＨｚで約２８ｍｍと小型化が可能となる。携帯電話の使用帯域へのノイズ混入を防ぐ目的（１．５ＧＨｚ）では、長さ約１１ｍｍで効果が得られる。全長の短いスタブ配線の場合、反射波が減衰しにくいので、スタブ配線の幅を狭めてもよい。全長、幅の低減で部品サイズは小型化できる。
【００５０】
また、別の実装部品５０は、図１７に示すように、円柱形状に形成され、底面に電源電圧Ｖｃｃ１，Ｖｃｃ２のリード５１，５２、基準電圧Ｖｓｓ１，Ｖｓｓ２のリード５３，５４が設けられ、電源経路に対し電源電圧Ｖｃｃ１と基準電圧Ｖｓｓ１のリード５１，５３はＬＳＩパッケージ１側、電源電圧Ｖｃｃ２と基準電圧Ｖｓｓ２のリード５２，５４は基幹電源２側にそれぞれ接続される。
【００５１】
この円柱形状の実装部品５０の内部には、図１８および図１９に示すように、誘電体を挟んだつづら折れパターンのスタブ配線４ｈが、絶縁材を芯にして図示しない絶縁シートを挟んで巻物状にして内蔵される。たとえば、スタブ配線４ｈは、１０回の折り返しでは長さが約２９ｍｍ、幅が約１．８ｍｍとなる。この場合に、実装部品５０の外形は、直径が約１ｍｍ、長さが約２ｍｍにすることができる。
【００５２】
以上のように構成されるフィルタ５について、代表的な応用分野とフィルタ５の構成方法についてまとめると、以下のようになる。
【００５３】
たとえば、車載機器用では、マイクロコンピュータの動作周波数が４０ＭＨｚ、８０ＭＨｚなどの場合に、フィルタ５の基本周波数はマイクロコンピュータの動作周波数に設定し、実装基板２０に内蔵したり、または実装部品４０，５０として構成できる。また、携帯機器用では、マイクロコンピュータの動作周波数が１６０ＭＨｚなどの場合に、フィルタ５の基本周波数は機器の通信周波数に設定し、小型の実装部品４０，５０として構成できる。さらに、Ｂｌｕｅｔｏｏｔｈなどでも、携帯機器の場合と同様に対応できる。
【００５４】
次に、図２０〜図２４により、フィルタにおける各スタブ配線の特性評価および依存性評価のシミュレーション結果の一例を説明する。図２０は誘電体厚の比較による特性評価、図２１はパターンの依存性評価、図２２はスタブ配線の組み合わせパターン、図２３は複数のスタブ配線の組み合わせ評価、図２４は複数のスタブ配線の組み合わせをそれぞれ示す。
【００５５】
誘電体厚の比較による特性評価は、前記図７に示したつづら折れパターン（スタブ配線長は１５ｍｍ×１５の例）のスタブ配線４ｅについて、誘電体の厚さを４００μｍ、０．２μｍに設定した場合の周波数（Ｆｒｅｑｕｅｎｃｙ（ＭＨｚ））の変化に対する減衰値（Ｍａｇｎｉｔｕｄｅ（ｄＢ））を測定したシミュレーション結果である。図２０に示すように、フィルタ５のポート間の透過特性は、誘電体厚＝０．２μｍで、通常の誘電体厚＝４００μｍでは得られないような優れた減衰特性が得られる。
【００５６】
パターンの依存性評価は、例えば誘電体厚０．２μｍである場合の前記図６に示した渦巻きパターンのスタブ配線４ｄ、前記図７に示したつづら折れパターンのスタブ配線４ｅについて、周波数の変化に対する減衰値を測定したシミュレーション結果である。図２１に示すように、渦巻きパターン、つづら折れパターンのどちらにおいても、同じような特性が得られる。
【００５７】
複数のスタブ配線の組み合わせ評価は、前記図７に示したつづら折れパターンのスタブ配線４ｅ、前記図７に示したつづら折れパターンとこのつづら折れパターンの１／２の配線長によるつづら折れパターンのスタブ配線４ｉとの組み合わせパターン（図２２）について、周波数の変化に対する減衰値を測定したシミュレーション結果である。図２３に示すように、整数倍でのつづら折れパターンでは１次、３次、５次、７次、…というように奇数次の高調波に対して優れた減衰特性が得られ、また組み合わせパターンでは１次、２次、３次、５次、６次、７次、…というような高調波に対して優れた減衰特性が得られる。
【００５８】
このような結果から、さらにつづら折れパターンの１／３の配線長によるつづら折れパターン、１／４の配線長によるつづら折れパターンを組み合わせることで、図２４に示すように、つづら折れパターン１と１／２の配線長によるつづら折れパターン２との組み合わせでは４ｎ次以外、つづら折れパターン１と１／２と１／３の配線長によるつづら折れパターン２，３との組み合わせでは８ｎ次以外、つづら折れパターン１と１／２と１／３と１／４の配線長によるつづら折れパターン２，３，４との組み合わせでは１６ｎ次以外の高調波は全て阻止することができる。
【００５９】
以上説明したように、本実施の形態のシステムによれば、フィルタ５のスタブ配線４を電源経路から分岐させる接続、スタブ配線４で挟む誘電体の薄膜化（低誘電率）、適用機器に対応した特定の周波数への作用、という特徴があり、以下のような効果を得ることができる。
【００６０】
（１）ノイズ電流が流れる電源経路に、動作周波数の１／４波長となるようなスタブ配線４によるフィルタ５を作り込むことで、基幹電源２からの給電系にスタブ配線４からノイズ電流を相殺する逆位相の電流を注入できる。この逆位相の電流は、スタブ配線長がちょうど１／４波長の奇数倍となる周波数成分のみを発生する。これによって、ノイズ電流が低減され、ＥＭＩ低減効果を得ることができる。
【００６１】
（２）シミュレーションの結果、スタブ配線４を誘電体が極薄（１μｍ程度）のマイクロストリップライン構造（ＧＮＤ幅が狭い構造も含む）で作製すると、給電系の特性インピーダンスに対する比を大きくとれる。このため、給電系を流れる大半のノイズ電流がスタブ配線４に流入することになり、これがスタブ配線４のオープン状態の他端で全反射してきて流入点でノイズ電流を相殺することができる。
【００６２】
（３）マイクロコンピュータのノイズは動作周波数の高調波にピークがあり、スタブ配線４からなるフィルタ５のように、設計周波数の奇数倍にのみ効果があるフィルタ５でも主要ピークを効果的に低減することができる。さらに、偶数倍のピークも消したい場合は、動作周波数の整数倍に配線長を調整した複数のスタブ配線４からなるフィルタ５を組み合わせることで実現することができる。
【００６３】
（４）携帯機器、Ｂｌｕｅｔｏｏｔｈなどを適用する通信機器においても、各機器の通信周波数にスタブ配線長（１／４波長）を合わせたフィルタ５を用いることで、ノイズ電流を効果的に低減することができる。
【００６４】
（５）フィルタ５を、酸化膜などの極めて薄い誘電体層２４をスタブ配線層２３と基準電圧層２５で挟んで実装基板２０内に形成できるので、実装基板２０の厚さおよび大きさなどの寸法的な増加を抑えることができる。
【００６５】
（６）フィルタ５を、実装基板２０への実装部品４０，５０として形成する場合には、各種機器の周波数特性などに基づいて個別に作製できるので、各種機器に対応させることができる。
【００６６】
（７）無駄な消費電力（ロス）がなく（直流抵抗０Ω）、高周波（携帯電話の通信周波数帯をカバー）までノイズ低減の効果の高い半導体装置用の電源デカップリングが実現できる。この結果、低ノイズ、低消費電力のシステムが実現できる。また、動作周波数が高いほどフィルタが小型化できるため、従来技術に対するコストメリットが高まる。
【００６７】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６８】
たとえば、前記実施の形態においては、マイクロコンピュータを例に説明したが、低ＥＭＩ性が強く要求されているＬＳＩ製品全般に適用可能であり、特に車載用マイクロコンピュータ、携帯機器用プロセッサなどを実装する回路基板の電源系に良好に適用することができる。
【００６９】
また、本発明は、高周波回路（非電源系）に極薄の誘電体を利用して減衰効果向上とロス改善を行うことも可能である。このフィルタを部品化して、ノイズ対策部品（電源系、非電源系）とすることにも適用できる。また、従来のフィルタ（チップビーズやＴ型フィルタ）と組み合わせて、特定ノイズピーク（高周波）を対策することにも適用することができる。
【００７０】
更に、本発明では、誘電体膜はアルミニウム酸化膜に限定されることなく、極薄膜の誘電体膜が形成されるものであれば、例えば、有機絶縁体等の誘電体膜であっても良い。
【符号の説明】
【００７１】
１  ＬＳＩパッケージ
２  基幹電源
３  バイパスコンデンサ
４，４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆ，４ｇ，４ｈ，４ｉ  スタブ配線
５，５ａ，５ｂ，５ｃ，５ｄ，５ｅ  フィルタ
６  チップ
７  モジュール
８  水晶発振器
９  ＣＰＧ
１０  入力バッファ
１１  出力バッファ
２０  実装基板
２１  信号配線層
２２，２６，２８  絶縁層
２３  スタブ配線層
２４  誘電体層
２５  基準電圧層
２７  電源電圧層
３１ａ〜３１ｄ  パッド
３２ａ〜３２ｄ  配線パターン
３３ａ〜３３ｃ  スルーホール
４０  実装部品
４１〜４４  端子
５０  実装部品
５１〜５４  リード
【図１】
2011160428.tif 000003
【図２】
2011160428.tif 000004
【図３】
2011160428.tif 000005
【図４】
2011160428.tif 000006
【図５】
2011160428.tif 000007
【図６】
2011160428.tif 000008
【図７】
2011160428.tif 000009
【図８】
2011160428.tif 000010
【図９】
2011160428.tif 000011
【図１０】
2011160428.tif 000012
【図１１】
2011160428.tif 000013
【図１２】
2011160428.tif 000014
【図１３】
2011160428.tif 000015
【図１４】
2011160428.tif 000016
【図１５】
2011160428.tif 000017
【図１６】
2011160428.tif 000018
【図１７】
2011160428.tif 000019
【図１８】
2011160428.tif 000020
【図１９】
2011160428.tif 000021
【図２０】
2011160428.tif 000022
【図２１】
2011160428.tif 000023
【図２２】
2011160428.tif 000024
【図２３】
2011160428.tif 000025
【図２４】
2011160428.tif 000026