(57)【要約】【課題】微細電極パターンとそれより線幅の広い一般電極パターンとを有するセラミック基板を、材料の損失を抑え、また、電極パターンの厚さ均一性を確保して形成する。【解決手段】セラミック基板は、微細電極パターン領域Ａ及び一般電極パターン領域Ｂが備えられ、多層のセラミック層１０ａ、１０ｂ、１０ｃ、１０ｄが積層されたセラミック積層体１００と、セラミック積層体１００の微細電極パターン領域Ａ上に形成され、フォトエッチング工程により形成された微細電極パターン１１０ａと、セラミック積層体１００の一般電極パターン領域Ｂ上に形成され、微細電極パターン１１０ａより線幅が大きく、スクリーン印刷工程により形成された一般電極パターン１２０ａとを含む。【選択図】図１
2011044683.tif 000002
【特許請求の範囲】
【請求項１】
微細電極パターン領域及び一般電極パターン領域が備えられ、多層のセラミック層が積層されたセラミック積層体と、
前記セラミック積層体の前記微細電極パターン領域上に形成され、フォトエッチング工程により形成された微細電極パターンと、
前記セラミック積層体の前記一般電極パターン領域上に形成され、前記微細電極パターンより線幅が大きく、スクリーン印刷工程により形成された一般電極パターンと、
を含むセラミック基板。
【請求項２】
前記微細電極パターンの側面は、前記セラミック積層体の表面に対して垂直面を有する請求項１に記載のセラミック基板。
【請求項３】
前記微細電極パターンは、ナノサイズ用の導電性ペーストを含む構成である請求項１に記載のセラミック基板。
【請求項４】
前記微細電極パターンは、５０μｍ以下の線幅を有する請求項１に記載のセラミック基板。
【請求項５】
前記一般電極パターンは、マイクロサイズ用の導電性ペーストを含む構成である請求項１に記載のセラミック基板。
【請求項６】
前記一般電極パターンは、５０μｍより大きい線幅を有する請求項１に記載のセラミック基板。
【請求項７】
微細電極パターン領域及び一般電極パターン領域を備え、多層のセラミック層が積層されたセラミック積層体を準備するステップと、
前記セラミック積層体の前記微細電極パターン領域上に微細電極パターン形成用導電層を形成するステップと、
前記セラミック積層体の前記一般電極パターン領域上にスクリーン印刷法によって一般電極パターンを形成するステップと、
前記微細電極パターン形成用導電層及び前記一般電極パターンを含む前記セラミック積層体の上部に、前記微細電極パターン形成用導電層の一部分を露出させる感光膜パターンを形成するステップと、
前記感光膜パターンによって露出された前記微細電極パターン形成用導電層をエッチングして微細電極パターンを形成するステップと、
を含むセラミック基板の製造方法。
【請求項８】
前記微細電極パターン形成用導電層を形成するステップにて、
前記微細電極パターン形成用導電層は、スクリーン印刷法によって形成する請求項７に記載のセラミック基板の製造方法。
【請求項９】
前記微細電極パターン形成用導電層は、ナノサイズ用の導電性ペーストを含む構成である請求項７に記載のセラミック基板の製造方法。
【請求項１０】
前記微細電極パターンは、５０μｍ以下の線幅を有するように形成する請求項７に記載のセラミック基板の製造方法。
【請求項１１】
前記一般電極パターンは、マイクロサイズ用の導電性ペーストを含む構成である請求項７に記載のセラミック基板の製造方法。
【請求項１２】
前記一般電極パターンは、５０μｍより大きい線幅を有するように形成する請求項７に記載のセラミック基板の製造方法。
【請求項１３】
前記一般電極パターンを形成するステップの後に、
前記微細電極パターン形成用導電層及び前記一般電極パターンを焼成するステップをさらに含む請求項７に記載のセラミック基板の製造方法。
【請求項１４】
前記感光膜パターンを形成するステップは、
前記微細電極パターン形成用導電層及び前記一般電極パターンを含む前記セラミック積層体の上部に感光膜を形成するステップと、
前記感光膜の一部分を選択的に露光及び現像し、前記微細電極パターン形成用導電層の一部分を露出させる感光膜パターンを形成するステップと
を備える請求項７に記載のセラミック基板の製造方法。
【請求項１５】
前記微細電極パターンを形成するステップの後に、
前記感光膜パターンを除去するステップを、さらに含む請求項７に記載のセラミック基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック基板及びその製造方法に関するものであり、より詳細には、微細電極パターン領域にのみフォトエッチング（ｐｈｏｔｏ  ｅｔｃｈｉｎｇ）工法を適用して微細電極パターンを形成し、該微細電極パターンより線幅の大きい一般電極パターンはスクリーン印刷工程によって形成したセラミック基板及びその製造方法に関するものである。
【背景技術】
【０００２】
最近、電子機器技術の発達に伴って機器自体の短小薄型化が進んでおり、そのために、部品の集積化が必須となっている。
【０００３】
部品の集積化のために、多数のセラミックシートを積層して形成した多層セラミック基板が開発されている。このような多層セラミック基板は耐熱性、耐摩耗性及び電気的特性に優れており、従来印刷回路基板の振替品として多く用いられるようになってきており、その需要が段々増加する傾向にある。
【０００４】
このような多層セラミック基板は、ＦＡモジュール基板、ＲＦダイオードスイッチ、フィル夕、チップアンテナ、各種パッケージ部品、複合デバイスなど多様な電子部品を構成するために広く使われている。
【０００５】
このような多層セラミック基板上には、外部と電気的に接続するための電極パターンが形成され、該電極パターンを形成する方法は、グリーンシート上に電極物質を印刷した後、該グリーンシートと同時に焼成する方法と、既に焼成された基板上に電極物質を印刷した後焼成する後焼成方法とに分けることができる。
【０００６】
特に、微細な線幅が要求される基板の場合、上記の２種類の方法のうちのいずれか一つによって焼成される基板上に電極物質を塗布した後、フォトリソグラフィを用いたフォトエッチング工法によって電極パターンを形成することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ここで、通常のセラミック基板は、微細線幅が要求される部分と、一般的な表面実装素子を搭載するために相対的に線幅の広い部分とから構成されることがある。従来は、電極パターン形成のための電極物質を基板全面に塗布した後、有効パターン以外の部分をエッチングしているが、この手法には、高価な金属成分の損失が大きく、相対的にパターンのライン及び線幅が広いスペックの場合、スクリーン印刷法でも十分に形成が可能なので、有効性が低いという短所がある。
【０００８】
また、フォトエッチング工法を用いる場合、エッチングされる電極物質の厚さが基板全体で均一でなければならないが、基板全面に塗布される電極物質の厚さの均一性を確保するのが難しいという問題がある。
【０００９】
従って、本発明は上記の問題点に鑑みて成されたものであって、本発明の目的は、セラミック基板上の、微細線幅及び高精度が要求される部位にのみ選択的にフォトエッチング工法を適用し、相対的に線幅の広い部位にはスクリーン印刷方法を適用することによって、エッチングされる電極物質の面積を最小化して材料の損失を減らし、電極パターンの厚さ均一性を容易に確保することができる、セラミック基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の一つの好適な実施形態によるセラミック基板は、微細電極パターン領域及び一般電極パターン領域が備えられ、多層のセラミック層が積層されたセラミック積層体と、セラミック積層体の微細電極パターン領域上に形成され、フォトエッチング工程により形成された微細電極パターンと、セラミック積層体の一般電極パターン領域上に形成され、微細電極パターンより線幅が大きく、スクリーン印刷工程により形成された一般電極パターンと、を含むことができる。
【００１１】
ここで、微細電極パターンの側面は、セラミック積層体の表面に対して垂直面を有することができる。
【００１２】
また、微細電極パターンは、ナノサイズ用の導電性ベーストを含む構成とすることができる。
【００１３】
また、微細電極パターンは、５０μｍ以下の線幅を有することができる。
【００１４】
また、一般電極パターンは、マイクロサイズ用の導電性ペーストを含む構成とすることができる。
【００１５】
また、一般電極パターンは、５０μｍより大きい線幅を有することができる。
【００１６】
また、上記目的を達成するために、本発明の他の好適な実施形態によるセラミック基板の製造方法は、微細電極パターン領域及び一般電極パターン領域を備え、多層のセラミック層が積層されたセラミック積層体を準備するステップと、セラミック積層体の微細電極パターン領域上に微細電極パターン形成用導電層を形成するステップと、セラミック積層体の一般電極パターン領域上にスクリーン印刷法で一般電極パターンを形成するステップと、微細電極パターン形成用導電層及び一般電極パターンを含むセラミック積層体の上部に、微細電極パターン形成用導電層の一部分を露出させる感光膜パターンを形成するステップと、感光膜パターンによって露出された微細電極パターン形成用導電層をエッチングし、微細電極パターンを形成するステップと、を含むことができる。
【００１７】
ここで、微細電極パターン形成用導電層を形成するステップにて、微細電極パターン形成用導電層は、スクリーン印刷法によって形成することができる。
【００１８】
また、微細電極パターン形成用導電層は、ナノサイズ用の導電性ペーストを含む構成とすることができる。
【００１９】
また、微細電極パターンは、５０μｍ以下の線幅を有するように形成することができる。
【００２０】
また、一般電極パターンは、マイクロサイズ用の導電性ベーストを含む構成とすることができる。
【００２１】
また、一般電極パターンは、５０μｍより大きい線幅を有するように形成することができる。
【００２２】
また、一般電極パターンを形成するステップの後に、微細電極パターン形成用導電層及び一般電極パターンを焼成するステップを、さらに含むことができる。
【００２３】
また、感光膜パターンを形成するステップは、微細電極パターン形成用導電層及び一般電極パターンを含むセラミック積層体の上部に感光膜を形成するステップと、感光膜の一部分を選択的に露光及び現像し、微細電極パターン形成用導電層の一部分を露出させる感光膜パターンを形成するステップと、を含むことができる。
【００２４】
また、微細電極パターンを形成するステップの後に、感光膜パターンを除去するステップを、さらに含むことができる。
【発明の効果】
【００２５】
以上で説明した通り、本発明のセラミック基板及びその製造方法によれば、微細線幅及び高精度が要求される微細電極パターン領域には、フォトエッチング法で、微細電極パターンを形成し、微細電極パターンより相対的に広い線幅が要求される一般電極パターン領域には、スクリーン印刷方法で一般電極パターンを形成することによって、セラミック積層体上に微細電極パターン及びこれより大きい線幅の一般電極パターンを共に効率よく形成することができる。
【００２６】
また、本発明によれば、微細電極パターンを形成するに当たって、微細電極パターン形成用導電層をセラミック積層体の全面に印刷するのではなく、微細電極パターン領域にのみ印刷した後、これをエッチングすることによって、エッチングされる導電層の面積を最小化して材料の損失を減らすと共に、微細電極パターンの厚さ均一性を容易に確保することができるという効果が得られる。
【００２７】
また、本発明によれば、焼成された微細電極パターン形成用導電層をフォトエッチング工程でエッチングして微細電極パターンを形成することによって、微細電極パターンの形状が焼成工程の影響を受けることなく、その側面が垂直面となるようにすることができる。そのため、微細電極パターンの側壁境界を明確にすることができ、微細な間隔及び線幅を有するパターンを実現することができるという長所がある。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態によるセラミック基板を示した断面図である。
【図２】本発明の実施形態によるセラミック基板の製造方法を説明するために工程を順次示した断面図である。
【図３】同じく、本発明の実施形態によるセラミック基板の製造方法を説明するために工程を順次示した断面図である。
【図４】同じく、本発明の実施形態によるセラミック基板の製造方法を説明するために工程を順次示した断面図である。
【図５】同じく、本発明の実施形態によるセラミック基板の製造方法を説明するために工程を順次示した断面図である。
【図６】同じく、本発明の実施形態によるセラミック基板の製造方法を説明するために工程を順次示した断面図である。
【図７】同じく、本発明の実施形態によるセラミック基板の製造方法を説明するために工程を順次示した断面図である。
【発明を実施するための形態】
【００２９】
以下、本発明の好適な実施の形態をセラミック基板の図面を参照して詳細に説明する。以下に示す各実施の形態は、当業者に本発明の思想を十分に伝達できるようにするための例として挙げるものである。従って、本発明は以下に示す各実施の形態に限定されることなく他の形態で実現すことができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現することがある。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
【００３０】
図１は、本発明の実施形態によるセラミック基板を示した断面図である。
【００３１】
同図のように、本発明の実施形態によるセラミック基板は、微細電極パターン領域Ａ及び一般電極パターン領域Ｂが備えられたセラミック積層体１００と、該セラミック積層体１００上に形成された微細電極パターン１１０ａ及び一般電極パターン１２０ａを含むことができる。
【００３２】
ここで、セラミック積層体１００は、約８００〜１０００℃の低温焼成で形成されるＬＴＣＣ基板で、多層に積層されたセラミック層１０ａ、１０ｂ、１０ｃ、１０ｄを含むことができる。
【００３３】
また、セラミック積層体１００は、多層のセラミック層１０ａ、１０ｂ、１０ｃ、１０ｄの間に介在した配線層（図示せず）と、これらのセラミック層１０ａ、１０ｂ、１０ｃ、１０ｄを貫通して配線層間を電気的に接続するビア（図示せず）とを含む構成とすることができる。
【００３４】
この時、配線層は、セラミック層１０ａ、１０ｂ、１０ｃ、１０ｄの表面に、Ａｇなどのような伝導性ペーストを用いたスクリーン印刷法などによって形成したものであってよい。
【００３５】
また、ビアは、基板回路パターンに応じて各セラミック層１０ａ、１０ｂ、１０ｃ、１０ｄの適切な位置にパンチングなどの方式でビアホールを形成した後、該ビアホールにＡｇなどのような伝導性ペーストを充填して形成したものであってよい。
【００３６】
微細電極パターン１１０ａは、セラミック積層体１００の微細電極パターン領域Ａ上に形成されたもので、一般電極パターン１２０ａは、微細電極パターン１１０ａより線幅の大きいものであって、セラミック積層体１００の一般電極パターン領域Ｂ上に形成されたものである。
【００３７】
微細電極パターン領域Ａは微細線幅及び高精度が要求される部位であり、一般電極パターン領域Ｂは微細電極パターン領域Ａに比べて相対的に線幅が広くてよい部位であり、例えば表面実装素子が搭載される部位などである。
【００３８】
ここで、微細電極パターン領域Ａに形成された微細電極パターン１１０ａは、５０μｍ以下の線幅を有することができ、ナノサイズ用の導電性ペーストを含む構成とすることができる。
【００３９】
そして、一般電極パターン領域Ｂに形成された一般電極パターン１２０ａは、５０μｍより大きい線幅を有することができ、マイクロサイズ用の導電性ペーストを含む構成とすることができる。
【００４０】
特に、本発明の実施形態によるセラミック基板において、微細電極パターン１１０ａは、フォトエッチング（ｐｈｏｔｏ  ｅｔｃｈｉｎｇ）工程により形成されたもので、一般電極パターン１２０ａは、スクリーン印刷（ｓｃｒｅｅｎ  ｐｒｉｎｔｉｎｇ）工程により形成されたものである。
【００４１】
この時、本発明の実施形態によるセラミック基板の微細電極パターン１１０ａは、焼成されたセラミック積層体１００の微細電極パターン領域Ａ上に微細電極パターン形成のための導電層（図２の符号１１０参照）を形成した後、導電層１１０を焼成し、その後、フォトエッチング工程により導電層１１０の一部分をエッチングして形成したもので、その側面がセラミック積層体１００の表面に対して垂直な面を有するように形成することができる。
【００４２】
即ち、微細電極パターン１１０ａは、焼成された導電層１１０をエッチングしてパターニングすることによって、焼成工程の影響を受けることなくその側面を垂直面として形成することができる。そのため、本発明の実施形態によれば、微細電極パターン１１０ａの側壁境界を明確にすることができ、微細な間隔及び線幅を有するパターンを実現することができるという長所がある。
【００４３】
また、本発明の実施形態によれば、微細電極パターン形成用導電層をセラミック積層体１００の全面に塗布せず、微細電極パターン領域Ａ上にのみ形成した後、これをエッチングして微細電極パターン１１０ａを形成することによって、エッチングされる導電層の面積を最小化して材料の損失を減らすと共に、微細電極パターン１１０ａの厚さ均一性を容易に確保することができるという効果が得られる。
【００４４】
そして、微細電極パターン１１０ａとして形成しなくてもよい部位、即ち一般電極パターン領域Ｂ上には、前述のようにスクリーン印刷法で、微細電極パターン１１０ａより線幅の大きい一般電極パターン１２０ａを形成することによって、セラミック基板の全体的な製造費用を節減すると共に、微細電極パターン１１０ａ及び一般電極パターン１２０ａを効率よく形成することができる。
【００４５】
以下、図２〜図７を参照して、本発明の実施形態によるセラミック基板の製造方法を詳細に説明する。
【００４６】
図２〜図７は、本発明の実施形態によるセラミック基板の製造方法を説明するために工程を順次示した断面図である。
【００４７】
図２に示すように、微細電極パターン領域Ａ及び一般電極パターン領域Ｂを備えたセラミック積層体１００を準備する。ここで、セラミック積層体１００は、約８００〜１０００℃の低温焼成で形成されたＬＴＣＣ基板であってよい。このセラミック積層体１００は、多層のセラミック層１０ａ、１０ｂ、１０ｃ、１０ｄと、これらの多層のセラミック層１０ａ、１０ｂ、１０ｃ、１０ｄ間に介在した配線層と、これらのセラミック層１０ａ,１０ｂ、１０ｃ、１０ｄを貫通して配線層間を電気的に接続するビアとを含む構成とすることができる。
【００４８】
続いて、セラミック積層体１００上に微細電極パターン領域Ａのみを露出させる第１のマスクパターン（図示せず）を形成した後、第１のマスクパターンによって露出された微細電極パターン領域Ａ上に微細電極パターン形成用導電層１１０をスクイズで満たして形成する。
【００４９】
続いて、第１のマスクパターンを除去する。
【００５０】
このように微細電極パターン形成用導電層１１０は、スクリーン印刷方法などによって形成することができる。この時、微細電極パターン形成用導電層１１０は、ナノサイズ用の導電性ペーストなどを含む構成とすることができる。例えば、微細電極パターン形成用導電層１１０の主成分は、Ａｇ、ＡｕまたはＣｕなどであってよい。
【００５１】
次に、図３に示すように、セラミック積層体１００の一般電極パターン領域Ｂ上に、スクリーン印刷法で一般電極パターン１２０ａを形成する。
【００５２】
ここで、スクリーン印刷法を用いた一般電極パターン１２０ａは、セラミック積層体１００上に、一般電極パターン１２０ａが形成される領域を露出させる開口部が設けられた第２のマスクパターン（図示せず）を形成した後、スクイズにより該開口部に一般電極パターン形成用導電層を満たして形成することができる。しかる後、第２のマスクパターンは除去される。
【００５３】
ここで、一般電極パターン１２０ａは、マイクロサイズ用の導電性ペーストなどを含む構成とすることができる。また、一般電極パターン１２０ａは、５０μｍより大きい線幅を有するように形成することができる。
【００５４】
続いて、微細電極パターン形成用導電層１１０及び一般電極パターン１２０ａを焼成する。
【００５５】
続いて、図４に示すように、微細電極パターン形成用導電層１１０及び一般電極パターン１２０ａを含むセラミック積層体１００の上部に感光膜１３０を形成する。
【００５６】
その後に、図５に示すように、感光膜１３０の一部分を選択的に露光及び現像し、微細電極パターン形成用導電層１１０の一部分を露出させる感光膜パターン１３０ａを形成する。
【００５７】
次に、図６に示すように、感光膜パターン１３０ａをマスクとして用いて微細電極パターン形成用導電層１１０をエッチングし、微細電極パターン１１０ａを形成する。ここで、微細電極パターン１１０ａは、５０μｍ以下の線幅を有するように形成することができる。
【００５８】
続いて、図７に示すように、感光膜パターン１３０ａを除去する。
【００５９】
この時、本発明の実施形態によれば、微細電極パターン形成用導電層１１０を焼成した後、フォトエッチング工程によって、焼成された微細電極パターン形成用導電層１１０をエッチングして微細電極パターン１１０ａを形成することによって、微細電極パターン１１０ａの形状が焼成工程の影響を受けることなく、その側面が垂直面となるようにすることができる。従って、本発明の実施形態によれば、微細電極パターン１１０ａの側壁境界を明確にすることができ、微細な間隔及び線幅を有するパターンを実現することができる。
【００６０】
そして、前述のように、本発明の実施形態では、微細電極パターン１１０ａは感光膜パターン１３０ａを用いたフォトエッチング法によって形成し、微細電極パターン１１０ａより大きい線幅を有する一般電極パターン１２０ａは、線幅が相対的に大きい電極パターンを形成するのに適したスクリーン印刷方法によって形成することによって、セラミック積層体１００上に微細電極パターン１１０ａ及び一般電極パターン１２０ａを効率よく形成することができる。
【００６１】
また、微細電極パターン１１０ａを形成するに当たって、微細電極パターン形成用導電層１１０をセラミック積層体１００の全面に塗布するのではなく、微細電極パターン領域Ａ上にのみ形成した後、これをエッチングすることによって、エッチングされる導電層１１０の面積を最小化して材料の損失を減らすと共に、微細電極パターン１１０ａの厚さ均一性を容易に確保することができるという効果が得られる。
【００６２】
今回開示した実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【００６３】
１０ａ、１０ｂ、１０ｃ、１０ｄ  セラミック層
１００  セラミック積層体
１１０  微細電極パターン形成用導電層
１１０ａ  微細電極パターン
１２０ａ  一般電極パターン
１３０  感光膜
１３０ａ  感光膜パターン
Ａ  微細電極パターン領域
Ｂ  一般電極パターン領域
【図１】
2011044683.tif 000003
【図２】
2011044683.tif 000004
【図３】
2011044683.tif 000005
【図４】
2011044683.tif 000006
【図５】
2011044683.tif 000007
【図６】
2011044683.tif 000008
【図７】
2011044683.tif 000009