(57)【要約】【課題】ＳＮに優れた高画質撮像が可能な小型化及び低コスト化に有利な撮像装置を提供。【解決手段】光電変換部ＰＤで発生した電荷が注入されるフローティングゲートＦＧを含むトランジスタＷＴと、ＦＧに注入された電荷量に応じて閾値電圧が変化するトランジスタＲＴとを含む３種類の画素部５２ａと、ＲＴのゲートＲＣＧに単調変化する読み出し電圧を印加した状態でＲＴの閾値電圧に対応する信号を読み出す読み出し部５５と、読み出し部５５による読み出し電圧の印加中にＷＴのゲートＷＣＧに固定電圧を印加するスイッチ５３ｂとを含むイメージセンサ５と、該固定電圧のレベルを可変制御するＷＣＧ電圧制御部５８と、３種類の画素部毎に該画素部から読み出された信号のホワイトバランスゲインを設定するＷＢゲイン設定部１９とを備え、ＷＣＧ電圧制御部５８は、ＷＢゲインに応じて、３種類の画素部の各々のゲートＷＣＧに印加する固定電圧のレベルを変更する。【選択図】図５
2011087056.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素部を含むＭＯＳ型イメージセンサを備える撮像装置であって、
前記画素部は、光電変換部と、前記光電変換部で発生した電荷が注入されるフローティングゲートを含む半導体メモリと、前記フローティングゲートと電気的に接続されたフローティングゲートを有し前記フローティングゲートに注入された電荷量に応じて閾値電圧が変化する読み出しトランジスタとを含み、
前記読み出しトランジスタのゲート電極に第一の電圧を印加した状態で前記読み出しトランジスタの閾値電圧に対応する信号を読み出す信号読み出し部と、
前記信号読み出し部による前記第一の電圧の印加中に前記半導体メモリのゲート電極に第二の電圧を印加する電圧印加部と、
前記第二の電圧のパターンを可変制御する電圧制御部とを備え、
前記複数の画素部は、それぞれ異なる色成分の前記信号が読み出される少なくとも３種類の画素部を含み、
前記少なくとも３種類の画素部毎に、該画素部から読み出された信号のホワイトバランスゲインを設定するホワイトバランスゲイン設定部を備え、
前記電圧制御部は、前記ホワイトバランスゲインに応じて、前記少なくとも３種類の画素部の各々の前記半導体メモリのゲート電極に印加する前記第二の電圧のパターンを変更する撮像装置。
【請求項２】
請求項１記載の撮像装置であって、
前記電圧制御部が、前記第二の電圧のパターンによって決まる前記少なくとも３種類の画素部の各々における前記電荷から前記信号への変換利得の比が、前記少なくとも３種類の画素部毎に設定されたホワイトバランスゲインの比と同じになるように、前記第二の電圧のパターンを決定する撮像装置。
【請求項３】
請求項１又は２記載の撮像装置であって、
前記第二の電圧のパターンと、前記第二の電圧のパターンによって決まる前記画素部における前記電荷から前記信号への変換利得との関係を示すデータを記憶する利得記憶部を備え、
前記電圧制御部は、前記ホワイトバランスゲイン設定部で設定されたホワイトバランスゲインと、前記利得記憶部のデータとから、前記第二の電圧のパターンを決定する撮像装置。
【請求項４】
請求項１〜３のいずれか１項記載の撮像装置であって、
前記少なくとも３種類の画素部が、赤色の信号を出力するＲ画素部と、緑色の信号を出力するＧ画素部と、青色の信号を出力するＢ画素部である撮像装置。
【請求項５】
請求項１〜４のいずれか１項記載の撮像装置であって、
前記第二の電圧が、前記第一の電圧の印加中はレベルが変化しない一定電圧であり、
前記電圧制御部が、前記一定電圧のレベルを変えることで前記第二の電圧のパターンを変更する撮像装置。
【請求項６】
請求項１〜４のいずれか１項記載の撮像装置であって、
前記第一の電圧が、時間と共にレベルが単調変化する電圧であり、
前記第二の電圧が、前記第一の電圧との比が常に一定となるようにレベルが変化する電圧であり、
前記電圧制御部が、前記比を変えることで前記第二の電圧のパターンを変更する撮像装置。
【請求項７】
請求項１〜４のいずれか１項記載の撮像装置であって、
前記第一の電圧が、時間と共にレベルが単調変化する電圧であり、
前記第二の電圧が、前記第一の電圧との差が常に一定となるようにレベルが変化する電圧であり、
前記電圧制御部が、前記差を変えることで前記第二の電圧のパターンを変更する撮像装置。
【請求項８】
請求項１〜７のいずれか１項記載の撮像装置であって、
前記信号読み出し部が、前記読み出しトランジスタのドレインをプリチャージした状態から前記読み出しトランジスタのゲート電極に単調変化する前記第一の電圧を印加し、前記読み出しトランジスタのドレイン電圧が変化したときの前記第一の電圧の値を、前記閾値電圧に対応する信号として読み出す撮像装置。
【請求項９】
請求項１〜５のいずれか１項記載の撮像装置であって、
前記ＭＯＳ型イメージセンサが前記読み出しトランジスタのドレイン領域に接続された定電流源を備え、
前記信号読み出し部は、前記読み出しトランジスタのゲート電極に固定レベルの前記第一の電圧を印加した状態で、前記定電流源により前記読み出しトランジスタのドレイン領域に一定電流を流して前記読み出しトランジスタ及び前記定電流源をソースフォロア回路として動作させ、前記読み出しトランジスタのソース領域の電位を前記閾値電圧に対応する信号として読み出す撮像装置。
【請求項１０】
光電変換部と、前記光電変換部で発生した電荷が注入されるフローティングゲートを含む半導体メモリと、前記フローティングゲートと電気的に接続されたフローティングゲートを有し前記フローティングゲートに注入された電荷量に応じて閾値電圧が変化する読み出しトランジスタとを含む画素部を有するＭＯＳ型イメージセンサを用いた撮像方法であって、
前記読み出しトランジスタのゲート電極に第一の電圧を印加した状態で前記読み出しトランジスタの閾値電圧に対応する信号を読み出す信号読み出しステップと、
前記信号読み出し部による前記第一の電圧の印加中に前記半導体メモリのゲート電極に第二の電圧を印加する電圧印加ステップと、
前記第二の電圧のパターンを可変制御する電圧制御ステップとを備え、
前記複数の画素部は、それぞれ異なる色成分の前記信号が読み出される少なくとも３種類の画素部を含み、
前記少なくとも３種類の画素部毎に、該画素部から読み出された信号のホワイトバランスゲインを設定するホワイトバランスゲイン設定ステップを備え、
前記電圧制御ステップでは、前記ホワイトバランスゲインに応じて、前記少なくとも３種類の画素部の各々の前記半導体メモリのゲート電極に印加する前記第二の電圧のパターンを変更する撮像方法。
【請求項１１】
請求項１０記載の撮像方法であって、
前記電圧制御ステップでは、前記第二の電圧のパターンによって決まる前記少なくとも３種類の画素部の各々における前記電荷から前記信号への変換利得の比が、前記少なくとも３種類の画素部毎に設定されたホワイトバランスゲインの比と同じになるように、前記第二の電圧のパターンを決定する撮像方法。
【請求項１２】
請求項１０又は１１記載の撮像方法であって、
前記電圧制御ステップでは、前記第二の電圧のパターンと前記第二の電圧のパターンによって決まる前記画素部における前記電荷から前記信号への変換利得との関係を示すデータと、前記ホワイトバランスゲイン設定ステップで設定したホワイトバランスゲインとから、前記第二の電圧のパターンを決定する撮像方法。
【請求項１３】
請求項１０〜１２のいずれか１項記載の撮像方法であって、
前記少なくとも３種類の画素部が、赤色の信号を出力するＲ画素部と、緑色の信号を出力するＧ画素部と、青色の信号を出力するＢ画素部である撮像方法。
【請求項１４】
請求項１０〜１３のいずれか１項記載の撮像方法であって、
前記第二の電圧が、前記第一の電圧の印加中はレベルが変化しない一定電圧であり、
前記電圧制御ステップでは、前記一定電圧のレベルを変えることで前記第二の電圧のパターンを変更する撮像方法。
【請求項１５】
請求項１０〜１３のいずれか１項記載の撮像方法であって、
前記第一の電圧が、時間と共にレベルが単調変化する電圧であり、
前記第二の電圧が、前記第一の電圧との比が常に一定となるようにレベルが変化する電圧であり、
前記電圧制御ステップでは、前記比を変えることで前記第二の電圧のパターンを変更する撮像方法。
【請求項１６】
請求項１０〜１３のいずれか１項記載の撮像方法であって、
前記第一の電圧が、時間と共にレベルが単調変化する電圧であり、
前記第二の電圧が、前記第一の電圧との差が常に一定となるようにレベルが変化する電圧であり、
前記電圧制御ステップでは、前記差を変えることで前記第二の電圧のパターンを変更する撮像方法。
【請求項１７】
請求項１０〜１６のいずれか１項記載の撮像方法であって、
前記信号読み出しステップでは、前記読み出しトランジスタのドレインをプリチャージした状態から前記読み出しトランジスタのゲート電極に単調変化する前記第一の電圧を印加し、前記読み出しトランジスタのドレイン電圧が変化したときの前記第一の電圧の値を、前記閾値電圧に対応する信号として読み出す撮像方法。
【請求項１８】
請求項１０〜１４のいずれか１項記載の撮像方法であって、
前記ＭＯＳ型イメージセンサが前記読み出しトランジスタのドレイン領域に接続された定電流源を備え、
前記信号読み出しステップでは、前記読み出しトランジスタのゲート電極に固定レベルの前記第一の電圧を印加した状態で、前記定電流源により前記読み出しトランジスタのドレイン領域に一定電流を流して前記読み出しトランジスタ及び前記定電流源をソースフォロア回路として動作させ、前記読み出しトランジスタのソース領域の電位を前記閾値電圧に対応する信号として読み出す撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及び撮像方法に関する。
【背景技術】
【０００２】
従来のＭＯＳ型イメージセンサは、ローリングシャッタ（フォーカルプレーンシャッタ）方式とよばれるように、各ラインの露光時間は一定であっても、露光開始タイミングがライン毎にずれているため、特に動く被写体を撮像した場合に撮影後の画像が歪むという問題があった。例えば、被写体（電車）が露光期間中に右から左に移動すると、撮影後の被写体（電車）はひし形に変形した画像となる。また、被写体が画面上、下から上に移動すると撮影後の画像は「縮み」、逆に被写体が画面上、上から下に移動すると撮影後の画像は「伸びる」ことになる。
【０００３】
このような問題を解決したＭＯＳ型イメージセンサが、特許文献１に開示されている。特許文献１に開示されたＭＯＳ型イメージセンサは、フローティングゲートを有するＭＯＳトランジスタを画素部毎に設けている。そして、画素部のフォトダイオードで発生した電荷を該画素部のフローティングゲートに注入し、該フローティングゲートに注入した電荷に応じた信号を読み出す構成となっている。
【０００４】
特許文献１に開示されたＭＯＳ型イメージセンサによれば、ソースフォロアアンプ及び選択トランジスタを有していないため、１画素部あたりのトランジスタ数を少なくすることができ、微細化が進んだ場合でも、感度を向上させることができる。また、フローティングゲートと基板の間の絶縁膜のポテンシャル障壁により電荷が隔離されており、フローティングゲートに注入された電荷に暗電流や過大光による不要電荷が混入しないため、ＳＮを向上させることができる。
【０００５】
特許文献１に記載されたＭＯＳ型イメージセンサは、ＳＮに優れているため、このＭＯＳ型イメージセンサにおいて更なるＳＮ向上を実現できれば、今までにない高画質撮像が可能な撮像装置を提供することができる。
【０００６】
ＳＮを向上させる１つの方法として、ホワイトバランス調整時に発生するＳＮ劣化を抑制する方法がある。例えば、特許文献２には、撮像素子からのアナログ出力を画素色毎に異なるアンプで増幅し、その後にデジタルデータに変換することでノイズ低減を図る手法が開示されている。また、特許文献３，４には、画素色毎に信号蓄積期間を変化させて、ホワイトバランスをとることでノイズ低減を図る手法が開示されている。更に、特許文献５には、撮像素子の中にゲインの異なる複数のアンプを設け、画素色毎に異なるアンプで信号を増幅することで、ホワイトバランスをとる手法が開示されている。
【０００７】
特許文献２に開示された手法では、アンプにおいてノイズ成分も増幅されてしまうため、ＳＮ向上の効果が弱い。特許文献３，４に開示された手法では、画素色毎に信号蓄積期間が異なるため、被写体が動体の場合、不自然な画像が生成されてしまう。特許文献５に開示された手法では、撮像素子内にゲインの異なるアンプを形成する必要があるため、製造プロセスが複雑になったり、撮像素子の小型化に不利になったりする。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−２８０５３７号公報
【特許文献２】特開２００１−３０９３９３号公報
【特許文献３】特開２００３−２９９１１０号公報
【特許文献４】特開２００６−１３５７０８号公報
【特許文献５】特開２００７−２７４１６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記事情に鑑みてなされたものであり、動く被写体、静止している被写体に関わらず、ＳＮに優れた高画質撮像が可能な小型化及び低コスト化に有利な撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の撮像装置は、複数の画素部を含むＭＯＳ型イメージセンサを備える撮像装置であって、前記画素部は、光電変換部と、前記光電変換部で発生した電荷が注入されるフローティングゲートを含む半導体メモリと、前記フローティングゲートと電気的に接続されたフローティングゲートを有し前記フローティングゲートに注入された電荷量に応じて閾値電圧が変化する読み出しトランジスタとを含み、前記読み出しトランジスタのゲート電極に第一の電圧を印加した状態で前記読み出しトランジスタの閾値電圧に対応する信号を読み出す信号読み出し部と、前記信号読み出し部による前記第一の電圧の印加中に前記半導体メモリのゲート電極に第二の電圧を印加する電圧印加部と、前記第二の電圧のパターンを可変制御する電圧制御部とを備え、前記複数の画素部は、それぞれ異なる色成分の前記信号が読み出される少なくとも３種類の画素部を含み、前記少なくとも３種類の画素部毎に、該画素部から読み出された信号のホワイトバランスゲインを設定するホワイトバランスゲイン設定部を備え、前記電圧制御部は、前記ホワイトバランスゲインに応じて、前記少なくとも３種類の画素部の各々の前記半導体メモリのゲート電極に印加する前記第二の電圧のパターンを変更する。
【００１１】
本発明の撮像方法は、光電変換部と、前記光電変換部で発生した電荷が注入されるフローティングゲートを含む半導体メモリと、前記フローティングゲートと電気的に接続されたフローティングゲートを有し前記フローティングゲートに注入された電荷量に応じて閾値電圧が変化する読み出しトランジスタとを含む画素部を有するＭＯＳ型イメージセンサを用いた撮像方法であって、前記読み出しトランジスタのゲート電極に第一の電圧を印加した状態で前記読み出しトランジスタの閾値電圧に対応する信号を読み出す信号読み出しステップと、前記信号読み出し部による前記第一の電圧の印加中に前記半導体メモリのゲート電極に第二の電圧を印加する電圧印加ステップと、
前記第二の電圧のパターンを可変制御する電圧制御ステップとを備え、前記複数の画素部は、それぞれ異なる色成分の前記信号が読み出される少なくとも３種類の画素部を含み、前記少なくとも３種類の画素部毎に、該画素部から読み出された信号のホワイトバランスゲインを設定するホワイトバランスゲイン設定ステップを備え、前記電圧制御ステップでは、前記ホワイトバランスゲインに応じて、前記少なくとも３種類の画素部の各々の前記半導体メモリのゲート電極に印加する前記第二の電圧のパターンを変更する。
【発明の効果】
【００１２】
本発明によれば、動く被写体、静止している被写体に関わらず、ＳＮに優れた高画質撮像が可能な小型化及び低コスト化に有利な撮像装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態を説明するための撮像装置の概略構成を示す図
【図２】図１に示すデジタルカメラにおけるＭＯＳ型イメージセンサの概略構成を示す図
【図３】図２に示したＭＯＳ型イメージセンサにおける画素アレイの概略構成を示す図
【図４】図３に示した画素アレイにおける画素部の内部構成を示す等価回路図
【図５】図３に示した画素アレイにおけるＧ画素部と、図２に示したＭＯＳ型イメージセンサにおける読み出し部及び垂直駆動走査回路の概略構成を示す図
【図６】図３に示した画素アレイにおけるＲ画素部と、図２に示したＭＯＳ型イメージセンサにおける読み出し部及び垂直駆動走査回路の概略構成を示す図
【図７】図３に示した画素アレイにおけるＢ画素部と、図２に示したＭＯＳ型イメージセンサにおける読み出し部及び垂直駆動走査回路の概略構成を示す図
【図８】ＷＣＧ電圧Ｖ（ｔ）とＲＣＧ電圧Ｖ（ｔ）の関係の一例を示す図
【図９】ＷＣＧ電圧Ｖ（ｔ）とＲＣＧ電圧Ｖ（ｔ）の関係の一例を示す図
【図１０】ＷＣＧ電圧Ｖ（ｔ）とＲＣＧ電圧Ｖ（ｔ）の関係の一例を示す図
【図１１】図１に示すデジタルカメラの撮影動作を説明するためのフローチャート
【図１２】図１に示すデジタルカメラの撮影動作の別の例を説明するためのフローチャート
【図１３】図１に示すデジタルカメラの撮影動作の更に別の例を説明するためのフローチャート
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について図面を参照して説明する。
【００１５】
図１は、本発明の一実施形態を説明するための撮像装置の概略構成を示す図である。撮像装置としては、デジタルカメラ及びデジタルビデオカメラ等の撮像装置、電子内視鏡及びカメラ付携帯電話機等に搭載される撮像モジュール、等があり、ここではデジタルカメラを例にして説明する。
【００１６】
図１に示すデジタルカメラは、撮影レンズ１と、絞り２と、赤外線カットフィルタ３と、光学ローパスフィルタ４と、ＭＯＳ型イメージセンサ５と、アナログ信号処理部６と、ＡＤ変換部７と、レンズ駆動部８と、絞り駆動部９と、撮像素子駆動部１０と、システム制御部１１と、補助光発光部１２と、操作部１４と、メインメモリ１６と、メインメモリ１６に接続されたメモリ制御部１５と、デジタル信号処理部１７と、利得記憶部１８と、ホワイトバランス（ＷＢ）ゲイン設定部１９と、着脱自在の記録媒体２１が接続される外部メモリ制御部２０と、カメラ背面等に搭載された液晶表示部２３が接続される表示制御部２２とを備える。
【００１７】
絞り２、赤外線カットフィルタ３、及び光学ローパスフィルタ４は、撮影レンズ１とＭＯＳ型イメージセンサ５との間に、この順番で設けられている。
【００１８】
補助光発光部１２は、撮影時に被写体を照明するための補助光を発光するものであり、キセノン管、ＬＥＤ等によって補助光を発光する。
【００１９】
システム制御部１１は、レンズ駆動部８を制御して撮影レンズ１の位置をフォーカス位置に調整したりズーム調整を行ったりする。システム制御部１１は、絞り駆動部９を介し絞りの開口量を制御して露光量調整を行う。システム制御部１１は、撮像素子駆動部１０を介してＭＯＳ型イメージセンサ５を駆動し、撮影レンズ１を通して撮像した被写体像を撮像信号として出力させる。システム制御部１１には、操作部１４を通してユーザからの指示信号が入力される。
【００２０】
アナログ信号処理部６は、ＭＯＳ型イメージセンサ５から出力される撮像信号に相関二重サンプリング処理及び信号増幅処理を施す。ＡＤ変換部７は、アナログ信号処理部６で処理後の撮像信号をデジタル信号に変換する。デジタル信号処理部１７は、ＡＤ変換部７から出力された撮像信号に補間演算やガンマ補正演算，ＲＧＢ／ＹＣ変換処理等を行って画像データを生成する。
【００２１】
メモリ制御部１５、デジタル信号処理部１７、利得記憶部１８、ＷＢゲイン設定部１９、外部メモリ制御部２０、及び表示制御部２２は、制御バス２４及びデータバス２５によって相互に接続され、システム制御部１１からの指令によって制御される。
【００２２】
図２は、図１に示すデジタルカメラにおけるＭＯＳ型イメージセンサの概略構成を示す図である。図２に示したように、ＭＯＳ型イメージセンサ５は、半導体基板５１に形成された画素アレイ５２、垂直駆動走査回路５３、駆動制御回路５４、読み出し部５５、信号線５６、及び水平駆動走査回路５７を備える。
【００２３】
画素アレイ５２は、詳細は後述するが、二次元状に配列された複数の画素部を含む。後述する例では、複数の画素部が、行方向に並ぶ複数の画素部からなる画素部行を行方向に直交する列方向に複数並べた配置、又は、列方向に並ぶ複数の画素部からなる画素部列を行方向に複数並べた配置となっている。
【００２４】
垂直駆動走査回路５３は、画素アレイ５２に含まれる複数の画素部の駆動を行うものであり、複数の画素部行を１つずつ選択して駆動することが可能になっている。
【００２５】
駆動制御回路５４は、垂直駆動走査回路５３、読み出し部５５、及び水平駆動走査回路５７を統括制御する。
【００２６】
読み出し部５５は、複数の画素部列の各々に対応して設けられた読み出し回路を含んで構成されている。読み出し部５５の詳細は後述する。
【００２７】
水平駆動走査回路５７は、読み出し部５５に含まれる複数の読み出し回路の各々に接続されたスイッチと、このスイッチをオンオフ制御する制御回路とで構成されている。このスイッチがオンされることにより、読み出し回路で読み出された信号が信号線５６に出力される。
【００２８】
図３は、図２に示したＭＯＳ型イメージセンサにおける画素アレイの概略構成を示す平面模式図である。図２に示すように、画素アレイ５２は、複数の画素部５２ａ（図中Ｐｉｘｅｌと表記）と、容量５２ｂと、読み出し制御線ＲＬと、書き込み制御線ＷＬ（ＷＬｒ，ＷＬｇ，ＷＬｂ）と、リセット制御線ＲＳＴと、リセット電源線Ｖｒｓｔと、信号線ＢＬとを含む。複数の画素部５２ａは、上述したように、半導体基板５１上の行方向Ｘと列方向Ｙに二次元状（図２の例では正方格子状）に配列されている。容量５２ｂは、各画素部列に対応して設けられている。
【００２９】
画素部５２ａは、光を受光してその受光量に応じた電荷を発生すると共に、この発生した電荷に応じた信号を出力するものである。各画素部５２ａは、その上方に設けられたカラーフィルタの色により、読み出される信号の色成分が異なっている。図３において、赤色の光を透過するカラーフィルタを有する画素部５２ａ（以下、Ｒ画素部５２ａという）には“Ｐｉｘｅｌ（Ｒ）”を記し、緑色の光を透過するカラーフィルタを有する画素部５２ａ（以下、Ｇ画素部５２ａという）には“Ｐｉｘｅｌ（Ｇ）”を記し、青色の光を透過するカラーフィルタを有する画素部５２ａ（以下、Ｂ画素部５２ａという）には“Ｐｉｘｅｌ（Ｂ）”を記してある。
【００３０】
図３に示すように、複数の画素部５２ａの上方に形成されたカラーフィルタはベイヤー配列となっている。カラーフィルタ配列は、公知の配列であればよく、ベイヤー配列に限定されない。なお、カラーフィルタを設けずに、画素部５２ａに含まれる光電変換部ＰＤの検出波長を異ならせることで、信号の色成分を異ならせてもよい。
【００３１】
読み出し制御線ＲＬと、リセット制御線ＲＳＴと、リセット電源線Ｖｒｓｔは、それぞれ、１つの画素部行に対して１つ設けられている。読み出し制御線ＲＬ及びリセット制御線ＲＳＴは、それぞれ、対応する画素部行の各画素部５２ａと垂直駆動走査回路５３とに接続されている。リセット電源線Ｖｒｓｔは、対応する画素部行の各画素部５２ａと図示しない電源とに接続されている。
【００３２】
書き込み制御線ＷＬは、１つの画素部行に対して２本設けられている。画素アレイ５２において、図２の読み出し部５５とは反対側から数えて奇数番目の画素行には、書き込み制御線ＷＬｒと書き込み制御線ＷＬｇが対応して設けられ、偶数番目の画素行には、書き込み制御線ＷＬｇと書き込み制御線ＷＬｂが対応して設けられている。
【００３３】
書き込み制御線ＷＬｒは、それに対応する画素部行に含まれる画素部５２ａのうちのＲ画素部５２ａと、垂直駆動走査回路５３とに接続されている。
【００３４】
書き込み制御線ＷＬｇは、それに対応する画素部行に含まれる画素部５２ａのうちのＧ画素部５２ａと、垂直駆動走査回路５３とに接続されている。
【００３５】
書き込み制御線ＷＬｂは、それに対応する画素部行に含まれる画素部５２ａのうちのＢ画素部５２ａと、垂直駆動走査回路５３とに接続されている。
【００３６】
信号線ＢＬは、１つの画素部列に対して１つ設けられている。信号線ＢＬは、それに対応する画素部列の各画素部５２ａと、その画素部列に対応する容量５２ｂと、その画素部列に対応する読み出し部５５内の読み出し回路とに接続されている。
【００３７】
図４は、図３に示した画素アレイにおけるＧ画素部５２ａの概略構成を示した図である。なお、Ｒ画素部５２ａ，Ｂ画素部５２ａの構成については、図４において、“ＷＬｇ”を“ＷＬｒ”、“ＷＬｂ”に変更しただけであるため、説明は省略する。
【００３８】
図４に示したように、画素部５２ａは、リセットトランジスタＲＳＴｒと、半導体メモリである書き込みトランジスタＷＴと、読み出しトランジスタＲＴと、光電変換部ＰＤとを備える。
【００３９】
光電変換部ＰＤは、受光した光に応じて電荷を発生して蓄積するものである。光電変換部ＰＤは、半導体基板５１内に形成されたフォトダイオードで構成されている。例えば、ｎ型シリコン基板に形成したｐウェル層内にｎ型不純物層を形成し、このｎ型不純物層とｐウェル層とのｐｎ接合によってフォトダイオードを形成することができる。このｎ型不純物層の表面にｐ型不純物層を設け、ｎ型不純物層を、ｎ型シリコン基板最表面ではなくｎ型シリコン基板内部に形成した所謂埋め込み型フォトダイオードとすることで、ｎ型不純物層を完全空乏化することができる。
【００４０】
リセットトランジスタＲＳＴｒは、光電変換部ＰＤに蓄積された電荷を排出して、光電変換部ＰＤの電位を所定の電位にリセットするものである。リセットトランジスタＲＳＴｒのゲート電極ＲＧにはリセット制御線ＲＳＴが接続されている。リセットトランジスタＲＳＴｒのドレイン領域には、リセット電源線Ｖｒｓｔが接続されている。
【００４１】
書き込みトランジスタＷＴは、半導体基板５１上に形成されたトンネル酸化膜上に設けられたフローティングゲートＦＧと、このフローティングゲートＦＧ上方に設けられたゲート電極である書き込みコントロールゲートＷＣＧとを有している。書き込みトランジスタＷＴのソース領域は、光電変換部ＰＤとなっている。書き込みトランジスタＷＴの書き込みコントロールゲートＷＣＧは書き込み制御線ＷＬｇに接続されている。この書き込みコントロールゲートＷＣＧに書き込み制御線ＷＬｇを介して書き込みパルスが印加されることで、ファウラ−ノルドハイム（Ｆ−Ｎ）トンネル電流を用いて電荷を注入するＦＮトンネル注入、ダイレクトトンネル注入等により、光電変換部ＰＤに蓄積された電荷がフローティングゲートＦＧに注入されて蓄積される。
【００４２】
なお、図４の例では、書き込みトランジスタＷＴを、ドレイン領域を省略した２端子構造としており、これにより構成の簡略化を図っている。
【００４３】
２端子デバイスとしては、抵抗、コイル、コンデンサ、ダイオード等があり、スイッチング、信号増幅のようなアクティブ（能動）デバイスでは存在しない。また、一般的なＭＯＳ型イメージセンサにおける画素選択、リセット、信号記録、及び信号読み出し等を行うためのアクティブデバイスであるトランジスタは２端子では機能しないことは常識として理解され、だれも試みることすらなかった。しかし、図３に示した画素部５２ａの構成は、書き込みトランジスタＷＴと読み出しトランジスタＲＴとでフローティングゲートＦＧを共有した構造をとっているため、書き込みトランジスタＷＴを２端子構造としても問題ないことが分かった。
【００４４】
これは、読み出しトランジスタＲＴ側において信号の読み出しを行うことができるため、書き込みトランジスタＷＴについては、専ら書き込み（フローティングゲートＦＧへの電荷注入）及び消去（フローティングゲートＦＧからの電荷引き抜き）の電荷移動だけができれば良いからである。このため、ＭＯＳ型イメージセンサ５では、書き込みトランジスタＷＴを２端子構造としている。なお、書き込みトランジスタＷＴは、ドレイン領域を設けた３端子構造であっても良い。
【００４５】
読み出しトランジスタＲＴは、書き込みトランジスタＷＴのフローティングゲートＦＧと電気的に接続されたフローティングゲートＦＧと、読み出し制御線ＲＬに接続されたゲート電極である読み出しコントロールゲートＲＣＧと、ソース領域と、ドレイン領域とを有する３端子構造のＭＯＳトランジスタである。読み出しトランジスタＲＴのソース領域は接地されている。読み出しトランジスタＲＴのドレイン領域は信号線ＢＬに接続されている。読み出しトランジスタＲＴのフローティングゲートＦＧは、書き込みトランジスタＷＴのフローティングゲートＦＧと一体化されていても良いし、書き込みトランジスタＷＴのフローティングゲートＦＧとは別にして、２つのフローティングゲートを配線で接続してあっても良い。図４の例では、読み出しトランジスタＲＴのフローティングゲートＦＧと、書き込みトランジスタＷＴのフローティングゲートＦＧは一体化されている。
【００４６】
図５は、図３に示したＧ画素部５２ａと図２に示した読み出し部５５及び垂直駆動走査回路５３の内部構成を示す図である。
【００４７】
図５に示したように、垂直駆動走査回路５３は、スイッチ５３ａと、スイッチ５３ｇと、スイッチ５３ｃと、制御回路５３ｄとを備える。
【００４８】
スイッチ５３ａは、全ての画素部行に対応して設けられ、対応する画素部行の読み出し制御線ＲＬと、読み出し部５５内のＤＡ変換器５５１との間に接続されている。このスイッチ５３ａは、読み出し部５５内の読み出し制御回路５５０によってオンオフ制御される。
【００４９】
スイッチ５３ｇは、全ての画素部行に対応して設けられ、対応する画素部行の書き込み制御線ＷＬｇとＷＣＧ電圧制御部５８ｇとの間に接続されている。このスイッチ５３ｇは、垂直駆動走査回路５３内の制御回路５３ｄによってオンオフ制御される。ＷＣＧ電圧制御部５８ｇは、図１に示した撮像素子駆動部１０に含まれる。
【００５０】
ＷＣＧ電圧制御部５８ｇは、可変の電圧を生成して出力する。ＷＣＧ電圧制御部５８ｇは、光電変換部ＰＤに蓄積された電荷をフローティングゲートＦＧに注入する電荷書き込み動作時には、トンネル酸化膜を電荷がトンネリングできる程度の大きさの書き込み電圧を出力する。ＷＣＧ電圧制御部５８ｇは、読み出しトランジスタＲＴの閾値電圧に対応する信号を読み出す信号読み出し動作時には、複数パターンの電圧のいずれかを出力する。
【００５１】
スイッチ５３ｃは、全ての画素部行に対応して設けられ、対応する画素部行のリセット制御線ＲＳＴとリセットパルス供給部５９との間に接続されている。このスイッチ５３ｃは、垂直駆動走査回路５３内の制御回路５３ｄによってオンオフ制御される。リセットパルス供給部５９は、図１に示した撮像素子駆動部１０に含まれる。
【００５２】
リセットパルス供給部５９は、リセットトランジスタＲＳＴｒをオンするためのリセットパルスを生成して出力する。制御回路５３ｄは、光電変換部ＰＤの露光開始直前等の光電変換部ＰＤをリセットすべきタイミングにおいてのみ、スイッチ５３ｃをオンし、それ以外はスイッチ５３ｃをオフする。
【００５３】
読み出し部５５は、全ての画素部列で共通に設けられた読み出し制御回路５５０、ＤＡ変換器５５１、カウンタ５５２、及びプリチャージ回路５５３と、画素部列毎に独立して設けられた読み出し回路５５４とを備える。
【００５４】
読み出し回路５５４は、トランジスタ５５４ａ，５５４ｂと、センスアンプ５５４ｃと、ラッチ回路５５４ｄとを備える。
【００５５】
トランジスタ５５４ａは、対応する画素部列の信号線ＢＬとセンスアンプ５５４ｃの間に設けられ、信号線ＢＬとセンスアンプ５５４ｃとの接続制御を行う。トランジスタ５５４ｂは、対応する画素部列の信号線ＢＬとプリチャージ回路５５３との間に設けられ、プリチャージ回路５５３から供給する電圧の信号線ＢＬへの供給制御を行う。
【００５６】
センスアンプ５５４ｃは、トランジスタ５５４ａを介して接続される信号線ＢＬの電圧を監視し、この電圧が変化したときに検出信号をラッチ回路５５４ｄに出力する。例えば、信号線ＢＬの電圧が降下したことを検出しセンスアンプ出力を反転させる。
【００５７】
ラッチ回路５５４ｄは、検出信号が入力された時点でのカウンタ５５２のカウント値を保持する。
【００５８】
カウンタ５５２は、Ｎ−ｂｉｔカウンタ（例えばＮ＝８〜１２）であり、駆動制御回路５４の指示により、カウント値を初期値にリセットして、カウントを開始する。ＤＡ変換器５５１は、カウンタ５５２のカウント値（Ｎ個の１、０の組み合わせ）をアナログ信号に変換して、単調変化（例えば漸増又は漸減）するＲＣＧ電圧Ｖ（ｔ）を各画素部行の読み出し制御線ＲＬにスイッチ５３ａを介して供給する。
【００５９】
読み出し制御回路５５０は、トランジスタ５５４ａ，５５４ｂのオンオフを制御する。また、読み出し制御回路５５０は、垂直駆動走査回路５３に含まれるスイッチ５３ａのオンオフ制御を行い、任意の画素部行の読み出し制御線ＲＬにＲＣＧ電圧Ｖ（ｔ）を供給する制御を行う。
【００６０】
プリチャージ回路５５３は、トランジスタ５５４ｂを介して接続される信号線ＢＬに所定の電圧を供給して、信号線ＢＬに接続された容量５２ｂをプリチャージする。
【００６１】
図６は、図３に示したＲ画素部５２ａと図２に示した読み出し部５５及び垂直駆動走査回路５３の内部構成を示す図である。図６は、書き込み制御線ＷＬｇを書き込み制御線ＷＬｒに変更し、スイッチ５３ｇをスイッチ５３ｒに変更し、ＷＣＧ電圧制御部５８ｇをＷＣＧ電圧制御部５８ｒに変更した以外は、図５に示した図と同じである。
【００６２】
スイッチ５３ｒは、奇数番目の画素部行に対応して設けられ、対応する画素部行の書き込み制御線ＷＬｒとＷＣＧ電圧制御部５８ｒとの間に接続されている。このスイッチ５３ｒは、垂直駆動走査回路５３内の制御回路５３ｄによってオンオフ制御される。ＷＣＧ電圧制御部５８ｒは、図１に示した撮像素子駆動部１０に含まれる。
【００６３】
ＷＣＧ電圧制御部５８ｒは、可変の電圧を生成して出力する。ＷＣＧ電圧制御部５８ｒは、光電変換部ＰＤに蓄積された電荷をフローティングゲートＦＧに注入する電荷書き込み動作時には、トンネル酸化膜を電荷がトンネリングできる程度の大きさの書き込み電圧を出力する。ＷＣＧ電圧制御部５８ｒは、読み出しトランジスタＲＴの閾値電圧に対応する信号を読み出す信号読み出し動作時には、複数パターンの電圧のいずれかを出力する。
【００６４】
図７は、図３に示したＢ画素部５２ａと図２に示した読み出し部５５及び垂直駆動走査回路５３の内部構成を示す図である。図７は、書き込み制御線ＷＬｇを書き込み制御線ＷＬｂに変更し、スイッチ５３ｇをスイッチ５３ｂに変更し、ＷＣＧ電圧制御部５８ｇをＷＣＧ電圧制御部５８ｂに変更した以外は、図５に示した図と同じである。
【００６５】
スイッチ５３ｂは、偶数番目の画素部行に対応して設けられ、対応する画素部行の書き込み制御線ＷＬｂとＷＣＧ電圧制御部５８ｂとの間に接続されている。このスイッチ５３ｂは、垂直駆動走査回路５３内の制御回路５３ｄによってオンオフ制御される。ＷＣＧ電圧制御部５８ｂは、図１に示した撮像素子駆動部１０に含まれる。
【００６６】
ＷＣＧ電圧制御部５８ｂは、可変の電圧を生成して出力する。ＷＣＧ電圧制御部５８ｂは、光電変換部ＰＤに蓄積された電荷をフローティングゲートＦＧに注入する電荷書き込み動作時には、トンネル酸化膜を電荷がトンネリングできる程度の大きさの書き込み電圧を出力する。ＷＣＧ電圧制御部５８ｂは、読み出しトランジスタＲＴの閾値電圧に対応する信号を読み出す信号読み出し動作時には、複数パターンの電圧のいずれかを出力する。
【００６７】
ここで、この読み出し部５５による信号読み出し動作を説明する。まず、スイッチ５５４ｂをオンして容量５２ｂをプリチャージし、スイッチ５５４ａをオンして信号線ＢＬとセンスアンプ５５４ｃを導通する。容量５２ｂがプリチャージされた状態でスイッチ５３ａをオンし、読み出しコントロールゲートＲＣＧにＲＣＧ電圧Ｖ（ｔ）の印加を開始する。
【００６８】
ＲＣＧ電圧Ｖ（ｔ）の印加開始後、このＲＣＧ電圧Ｖ（ｔ）が読み出しトランジスタＲＴの閾値電圧を越えた時点で読み出しトランジスタＲＴが導通し、このとき、プリチャージされていた信号線ＢＬの電位が降下する。これがセンスアンプ５５４ｃによって検出されて反転信号が出力される。
【００６９】
ラッチ回路５５４ｄは、この反転信号を受けた時点におけるＲＣＧ電圧Ｖ（ｔ）の値に対応するカウント値を保持（ラッチ）する。これにより、該カウント値を、読み出しトランジスタＲＴの閾値電圧に対応した信号として読み出して保持することができる。
【００７０】
なお、読み出しトランジスタＲＴの閾値電圧に対応した信号の読み出しは、読み出し部５５以外の他の構成でも実現可能である。
【００７１】
例えば、容量５２ｂの代わりに定電流源を設け、読み出しコントロールゲートＲＣＧに一定電圧を印加した状態で、この定電流源により読み出しトランジスタＲＴのドレイン領域に一定電流を流して読み出しトランジスタＲＴ及び該定電流源をソースフォロア回路として動作させる。そして、読み出しトランジスタＲＴのソース領域の電圧を検知することで、読み出しトランジスタＲＴの閾値電圧に対応する信号を読み出すことができる。
【００７２】
ＭＯＳ型イメージセンサ５の特徴は、この信号読み出し動作時において、スイッチ５３ｒ，ｇ，ｂがオンし、書き込みコントロールゲートＷＣＧに所定パターンの電圧（以下、ＷＣＧ電圧Ｖ（ｔ）という）が印加される点である。以下、信号読み出し動作時に書き込みコントロールゲートＷＣＧにＷＣＧ電圧Ｖ（ｔ）を印加する理由について説明する。
【００７３】
画素部５２ａでは、光電変換部ＰＤで蓄積された電荷がフローティングゲートＦＧに注入されるが、フローティングゲートＦＧ内での電荷の分布は、書き込みコントロールゲートＷＣＧと読み出しコントロールゲートＲＣＧに印加される電圧によって変化する。
【００７４】
例えば、（ＷＣＧ電圧Ｖ（ｔ）＝ＲＣＧ電圧Ｖ（ｔ））であれば、フローティングゲートＦＧ内の電荷分布はフローティングゲートＦＧ全体で均等になる。これに対し、（ＷＣＧ電圧Ｖ（ｔ）＜ＲＣＧ電圧Ｖ（ｔ））であれば、フローティングゲートＦＧ全体のうち、読み出しコントロールゲートＲＣＧ下方にある部分の電荷密度が、書き込みコントロールゲートＷＣＧの下方にある部分の電荷密度よりも高くなる。（ＷＣＧ電圧Ｖ（ｔ）＞ＲＣＧ電圧Ｖ（ｔ））であれば、フローティングゲートＦＧ全体のうち、読み出しコントロールゲートＲＣＧ下方にある部分の電荷密度が、書き込みコントロールゲートＷＣＧの下方にある部分の電荷密度よりも低くなる。
【００７５】
このように、フローティングゲートＦＧ内での電荷分布が変化すると、読み出しトランジスタＲＴの閾値電圧もそれによって変化することになる。つまり、フローティングゲートＦＧに注入する電荷量が同じであっても、その電荷分布を変えることで、読み出しトランジスタＲＴの閾値電圧を変えることができ、電荷−信号変換の利得を制御することができる。ＷＣＧ電圧Ｖ（ｔ）とＲＣＧ電圧Ｖ（ｔ）と電荷−信号変換の利得との関係は以下のとおりである。
【００７６】
（ＷＣＧ電圧Ｖ（ｔ）＜ＲＣＧ電圧Ｖ（ｔ））のとき、電荷−信号変換の利得Ｇ１
（ＷＣＧ電圧Ｖ（ｔ）＝ＲＣＧ電圧Ｖ（ｔ））のとき、電荷−信号変換の利得Ｇ２（＜Ｇ１）
（ＷＣＧ電圧Ｖ（ｔ）＞ＲＣＧ電圧Ｖ（ｔ））のとき、電荷−信号変換の利得Ｇ３（＜Ｇ２）
【００７７】
信号読み出し時、読み出しコントロールゲートＲＣＧに印加するＲＣＧ電圧Ｖ（ｔ）は単調変化する固定のパターンであるため、このデジタルカメラでは、ＷＣＧ電圧制御部５８ｒ，ｇ，ｂが書き込みコントロールゲートＷＣＧに印加するＷＣＧ電圧Ｖ（ｔ）のパターンを可変制御することにより、電荷−信号変換の利得を制御するものとしている。ＷＣＧ電圧Ｖ（ｔ）のパターンを可変制御する例としては以下の３つが挙げられる。
【００７８】
（第一の例）
図８は、図４に示す読み出しコントロールゲートＲＣＧ及び書き込みコントロールゲートＷＣＧに信号読み出し動作時に印加する電圧パターンの第一の例を示した図である。図８に示すように、ＲＣＧ電圧Ｖ（ｔ）は、印加開始と共にレベルが単調増加するパターンとなっている。また、ＷＣＧ電圧Ｖ（ｔ）は、時間に関わらずレベルが一定（レベルａ）となるパターンになっている。
【００７９】
ＷＣＧ電圧制御部５８ｒ，ｇ，ｂでは、図８に示したＷＣＧ電圧Ｖ（ｔ）のレベルａの大きさを変えることにより、利得を制御することができる。具体的には、ＷＣＧ電圧制御部５８ｒ，ｇ，ｂは、利得を大きくするときはレベルａを低くしたパターンのＷＣＧ電圧Ｖ（ｔ）を印加し、利得を小さくするときはレベルａを高くしたパターンのＷＣＧ電圧Ｖ（ｔ）を印加する。
【００８０】
（第二の例）
図９は、図４に示す読み出しコントロールゲートＲＣＧ及び書き込みコントロールゲートＷＣＧに信号読み出し動作時に印加する電圧パターンの第二の例を示した図である。図９に示すように、ＲＣＧ電圧Ｖ（ｔ）とＷＣＧ電圧Ｖ（ｔ）は、それぞれ、印加開始と共にレベルが単調増加するパターンとなっている。ただし、ＷＣＧ電圧Ｖ（ｔ）は、ＲＣＧ電圧Ｖ（ｔ）との比が常に一定となるような傾きに設定されている。図９において、任意の時刻におけるＲＣＧ電圧Ｖ（ｔ），ＷＣＧ電圧Ｖ（ｔ）のレベルをそれぞれｂ，ｃとすると、ｂ：ｃは全ての時刻で一定となっている。
【００８１】
ＷＣＧ電圧制御部５８ｒ，ｇ，ｂでは、ＲＣＧ電圧Ｖ（ｔ）とＷＣＧ電圧Ｖ（ｔ）の比（ｂ：ｃ）を変えることにより、利得を制御する。具体的には、ＷＣＧ電圧制御部５８ｒ，ｇ，ｂは、利得を大きくするときは、レベルｃを小さく（傾きを小さく）したパターンのＷＣＧ電圧Ｖ（ｔ）を印加し、利得を小さくするときはレベルｃを大きく（傾きを大きく）したパターンのＷＣＧ電圧Ｖ（ｔ）を印加する。
【００８２】
（第三の例）
図１０は、図４に示す読み出しコントロールゲートＲＣＧ及び書き込みコントロールゲートＷＣＧに信号読み出し動作時に印加する電圧パターンの第三の例を示した図である。図１０に示すように、ＲＣＧ電圧Ｖ（ｔ）とＷＣＧ電圧Ｖ（ｔ）は、それぞれ、印加開始と共にレベルが単調増加するパターンとなっている。ただし、ＷＣＧ電圧Ｖ（ｔ）は、ＲＣＧ電圧Ｖ（ｔ）に対して常にレベル差ｄをもってレベルが変化するパターンとなっている。レベル差ｄは、式で表すと｛ＷＣＧＶ（ｔ）−ＲＣＧＶ（ｔ）｝であり、ＲＣＧＶ（ｔ）＞ＷＣＧＶ（ｔ）のときは、その値がマイナスとなり、ＲＣＧＶ（ｔ）＜ＷＣＧＶ（ｔ）のときは、その値がプラスとなる。
【００８３】
ＷＣＧ電圧制御部５８ｒ，ｇ，ｂでは、このレベル差ｄを変えることにより、利得を制御する。具体的には、ＷＣＧ電圧制御部５８ｒ，ｇ，ｂは、利得を大きくするときはレベル差ｄが小さくなるようなパターンのＷＣＧ電圧Ｖ（ｔ）を印加し、利得を小さくするときはレベル差ｄが大きくなるようなパターンのＷＣＧ電圧Ｖ（ｔ）を印加する。
【００８４】
以上のように、このデジタルカメラでは、ＷＣＧ電圧Ｖ（ｔ）のパターンを変えることで、電荷−信号変換の利得を変えることが可能となっている。このデジタルカメラでは、Ｒ画素部５２ａ、Ｇ画素部５２ａ、Ｂ画素部５２ａの各々の利得の比を制御することで、これらの画素部から得られる色信号のホワイトバランスをとるようにしている。つまり、Ｒ画素部５２ａ、Ｇ画素部５２ａ、Ｂ画素部５２ａにそれぞれ供給するＷＣＧ電圧Ｖ（ｔ）のパターンの組み合わせを変更することで、ホワイトバランス調整をできるようにしている。
【００８５】
一般のデジタルカメラでは、撮像素子から出力されるＲ信号、Ｇ信号、Ｂ信号を、それぞれにホワイトバランスゲインを乗じて増幅することで、ホワイトバランス調整を行っている。このように、撮像素子から出力された信号をゲイン増幅する方法では、信号に含まれるノイズも増幅されるため、ＳＮの点で不利となる。これに対し、このデジタルカメラでは、電荷−信号の変換利得を変えてホワイトバランスを調整するため、ＳＮを向上させることができる。
【００８６】
具体的には、図１に示したデジタルカメラにおける利得記憶部１８と、ＷＢゲイン設定部１９とにより、システム制御部１１がＲ画素部５２ａ、Ｇ画素部５２ａ、及びＢ画素部５２ａにそれぞれ供給するＷＣＧ電圧Ｖ（ｔ）のパターンの組み合わせを設定し、この組み合わせで信号読み出し動作を行うようにしている。
【００８７】
利得記憶部１８は、ＷＣＧ電圧Ｖ（ｔ）のパターンと、各パターンにおける電荷−信号変換利得との関係が示されたデータを記憶している。
【００８８】
ＷＢゲイン設定部１９は、Ｒ画素部５２ａから得られるＲ信号に乗じるべきホワイトバランスゲインであるＲゲインと、Ｇ画素部５２ａから得られるＧ信号に乗じるべきホワイトバランスゲインであるＧゲインと、Ｂ画素部５２ａから得られるＢ信号に乗じるべきホワイトバランスゲインであるＢゲインとを、撮影モード、撮影画像データ、又はユーザからのマニュアル指示にしたがって設定する。
【００８９】
以下では、図１に示すデジタルカメラの撮影動作を説明する。
【００９０】
図１１は、図１に示すデジタルカメラの撮影動作を説明するためのフローチャートである。まず、ユーザにより、操作部１４を介して撮影モードの設定指示がなされると、ＷＢゲイン設定部１９は、指示された撮影モードに対応するホワイトバランスゲインを設定する（ステップＳ１１０）。ＷＢゲイン設定部１９には、デジタルカメラに設定可能な撮影モード毎に、Ｒ信号、Ｇ信号、Ｂ信号のそれぞれに乗じるホワイトバランスゲインを示すデータが記憶されており、ＷＢゲイン設定部１９は、このデータと、ユーザから設定された撮影モードとから、各色信号のホワイトバランスゲインを設定する。なお、撮影モードは、システム制御部１１が撮影シーン等に基づいて自動で設定してもよい。
【００９１】
次に、システム制御部１１は、利得記憶部１８に記憶されたデータと、ステップＳ１１０で設定されたホワイトバランスゲインの比（Ｒゲイン：Ｇゲイン：Ｂゲイン）とに基づいて、Ｒ画素部５２ａ、Ｇ画素部５２ａ、Ｂ画素部５２ａの利得の比が、ステップＳ１１０で設定されたホワイトバランスゲインの比と同じになるように、Ｒ画素部５２ａ、Ｇ画素部５２ａ、及びＢ画素部５２ａの各々に供給するＷＣＧ電圧Ｖ（ｔ）のパターンを決定する（ステップＳ１１１）。そして、撮影指示がなされると、システム制御部１１は、以下に説明する撮影動作を開始する（Ｓ１１２）。
【００９２】
以下では、ＭＯＳ型イメージセンサ５を、全画素部で同時に露光し、画素部行単位で信号読み出しを順次行う、いわゆるグローバルシャッタ方式で駆動した場合の撮影動作を例にする。
【００９３】
露光開始前、駆動制御回路５４により、全ての画素部５２ａのフローティングゲートＦＧの電荷が消去される。この電荷消去は、例えば、フローティングゲートＦＧ近傍に設けた消去電極に電荷を引き抜く方法等を採用すればよい。
【００９４】
次に、垂直駆動走査回路５３が、全てのリセット制御線ＲＳＴに接続されたスイッチ５３ｃをオンして、全ての画素部５２ａの光電変換部ＰＤの電位を所定のリセット電圧にリセットする。
【００９５】
次に、垂直駆動走査回路５３は、全てのリセット制御線ＲＳＴに接続されたスイッチ５３ｃをオフする。これにより、全ての画素部５２ａの露光が開始される。
【００９６】
露光終了タイミングになると、垂直駆動走査回路５３は、全ての書き込み制御線ＷＬに接続されたスイッチ５３ｒ，５３ｇ，５３ｂをオンする。これにより、全ての画素部５２ａの書き込みコントロールゲートＷＣＧには書き込み電圧が印加され、露光開始から光電変換部ＰＤに蓄積された電荷がフローティングゲートＦＧに注入される。書き込み電圧の印加中も光電変換部ＰＤには光が入ってくるため、この光による電荷もフローティングゲートＦＧに注入される。垂直駆動走査回路５３が、全ての書き込み制御線ＷＬに接続されたスイッチ５３ｒ，５３ｇ，５３ｂをオフすると、全ての画素部５２ａの露光期間が終了する。
【００９７】
次に、信号読み出し動作が開始する。まず、読み出し制御回路５５０が、全ての画素部列に対応するトランジスタ５５４ａ，５５４ｂをオンして、信号線ＢＬとセンスアンプ５５４ｃを導通し、信号線ＢＬの電位をプリチャージする。
【００９８】
次に、読み出し制御回路５５０及び垂直駆動走査回路５３が、ｎ行目の画素部行に対応する読み出し制御線ＲＬ及び書き込み制御線ＷＬｇ，ＷＬｒ（又はＷＬｂ）に接続されたスイッチ５３ａ，スイッチ５３ｇ，スイッチ５３ｒ（又は５３ｂ）をオンする。
【００９９】
これにより、ｎ行目の画素部行の各画素部５２ａの読み出しコントロールゲートＲＣＧにＲＣＧ電圧Ｖ（ｔ）の供給を開始し、書き込みコントロールゲートＷＣＧにＷＣＧ電圧Ｖ（ｔ）の供給を開始する。ここで供給を開始するＷＣＧ電圧Ｖ（ｔ）は、図１１のステップＳ１１１で決定したパターンとなっている。
【０１００】
なお、スイッチ５３ａのオンと同時に、カウンタ５５２はカウント値をリセットし、カウントをスタートする。
【０１０１】
ＲＣＧ電圧Ｖ（ｔ）がある値を超えた瞬間、読み出しトランジスタＲＴのドレイン信号が流れ、信号線ＢＬの容量５２ｂに蓄積された電荷がディスチャージし、信号線ＢＬの電位がプリチャージ前の値に戻る。その時のデジタルカウント値がラッチ回路５５４ｄにラッチ（保持）される。
【０１０２】
ｎ行目の画素部行の各画素部５２ａから信号（デジタルカウント値）が読み出され、ラッチ回路５５４ｄにラッチされると、読み出し制御回路５５０及び垂直駆動走査回路５３は、トランジスタ５５４ａ，５５４ｂとｎ行目の画素部行のスイッチ５３ａ、スイッチ５３ｇ，スイッチ５３ｒ（又は５３ｂ）をオフにする。
【０１０３】
次に、水平駆動走査回路５７の制御により、１つの画素部列に対応するラッチ回路５５４ｄが選択されると、このラッチ回路５５４ｄから信号線５６に信号が読み出されてＭＯＳ型イメージセンサ５外部に出力される。水平駆動走査回路５７は全ての画素部列に対応するラッチ回路５５４ｄを順次選択し、１ライン分の信号を読み出す。
【０１０４】
このような動作が全ての画素部行に対して実施されて、信号読み出し動作が終了する。全ての画素部５２ａから読み出された１フレーム分の信号データは、メインメモリ１６に一時記憶され、デジタル信号処理部１７により信号処理が施されて画像データが生成される。この画像データは記録媒体２１に記録される。
【０１０５】
以上のように、このデジタルカメラによれば、ＷＣＧ電圧Ｖ（ｔ）のパターンによって、Ｒ信号、Ｇ信号、Ｂ信号のレベルを調整することができるため、ＳＮ劣化を防ぐことができる。
【０１０６】
また、このデジタルカメラによれば、Ｒ信号、Ｇ信号、Ｂ信号が、いずれも同じ露光時間で得られたものとなるため、動く被写体であっても、不自然な画像になってしまうことはない。また、ＭＯＳ型イメージセンサ５の中に、色信号毎にアンプを設ける必要もないため、ＭＯＳ型イメージセンサ５の小型化、製造プロセスの簡略化が可能となる。
【０１０７】
なお、以上の説明では、ＷＢゲイン設定部１９が、撮影モードに応じてＷＢゲインを設定するものとしたが、これ以外の方法でＷＢゲインを設定してもよい。この方法として以下に２つの例を挙げる。
【０１０８】
図１２は、図１に示すデジタルカメラの撮影動作の別の例を説明するためのフローチャートである。この動作例では、ＷＢゲイン設定部１９が撮像信号に基づいてＷＢゲインを算出して設定するものとしている。
【０１０９】
操作部１４に含まれるシャッターボタンが半押しされてＡＥ（自動露出）、ＡＦ（自動焦点調節）の指示がなされると、その時点でＭＯＳ型イメージセンサ５から出力される撮像信号に基づいて、システム制御部１１によりＡＥ、ＡＦ処理が実施される。そして、ＡＦ処理によって撮影レンズ１が合焦位置にセットされた状態でＭＯＳ型イメージセンサ５から得られる撮像信号をＷＢゲイン設定部１９が取得する。ＷＢゲイン設定部１９は、この撮像信号に基づいてＷＢゲインを算出して設定する（ステップＳ１２０）。
【０１１０】
次に、システム制御部１１は、利得記憶部１８に記憶されたデータと、ステップＳ１２０で設定されたホワイトバランスゲインの比とに基づいて、Ｒ画素部５２ａ、Ｇ画素部５２ａ、Ｂ画素部５２ａの利得の比が、ステップＳ１２０で設定されたホワイトバランスゲインの比と同じになるように、Ｒ画素部５２ａ、Ｇ画素部５２ａ、及びＢ画素部５２ａの各々に供給するＷＣＧ電圧Ｖ（ｔ）のパターンを決定する（ステップＳ１２１）。そして、撮影指示がなされると、システム制御部１１は、上述した撮影動作を開始する（Ｓ１２２）。
【０１１１】
図１３は、図１に示すデジタルカメラの撮影動作の更に別の例を説明するためのフローチャートである。この動作例では、ＷＢゲイン設定部１９がユーザからマニュアルで指定されたＷＢゲインを設定するものとしている。
【０１１２】
操作部１４を介してＷＢゲインが手動で指示されると、ＷＢゲイン設定部１９は、その指示にしたがって、ＷＢゲインを設定する（ステップＳ１３０）。
【０１１３】
次に、システム制御部１１は、利得記憶部１８に記憶されたデータと、ステップＳ１３０で設定されたホワイトバランスゲインの比とに基づいて、Ｒ画素部５２ａ、Ｇ画素部５２ａ、Ｂ画素部５２ａの利得の比が、ステップＳ１３０で設定されたホワイトバランスゲインの比と同じになるように、Ｒ画素部５２ａ、Ｇ画素部５２ａ、及びＢ画素部５２ａの各々に供給するＷＣＧ電圧Ｖ（ｔ）のパターンを決定する（ステップＳ１３１）。そして、撮影指示がなされると、システム制御部１１は、上述した撮影動作を開始する（Ｓ１３２）。
【０１１４】
なお、これまでの説明では、光電変換部ＰＤをフォトダイオードとし、このフォトダイオードで発生した電荷をフローティングゲートＦＧに注入するものとたが、これに限らない。半導体基板内の光電変換部ＰＤの代わりに電荷を蓄積するための電荷蓄積部（例えばｎ型不純物層）を設け、半導体基板上方には、一対の電極とこれらで挟まれた光電変換層を設け、一対の電極の一方と電荷蓄積部を電気的に接続し、光電変換層で発生した電荷を電荷蓄積部に蓄積させて、この電荷をフローティングゲートＦＧに注入する構成としてもよい。
【０１１５】
また、ＭＯＳ型イメージセンサ５には、Ｒ画素部５２ａと、Ｇ画素部５２ａと、Ｂ画素部５２ａの３種類の画素部が含まれるものとしたが、ＭＯＳ型イメージセンサ５にそれぞれ異なる色成分の信号を読み出すことのできる３種類以上の画素部が含まれるものとしてもよい。また、各種類の画素部から読み出される色信号は、原色成分に限らず、シアン、マゼンタ、イエロー等の補色成分であってもよい。
【０１１６】
以上説明してきたように、本明細書には次の事項が開示されている。
【０１１７】
開示された撮像装置は、複数の画素部を含むＭＯＳ型イメージセンサを備える撮像装置であって、前記画素部は、光電変換部と、前記光電変換部で発生した電荷が注入されるフローティングゲートを含む半導体メモリと、前記フローティングゲートと電気的に接続されたフローティングゲートを有し前記フローティングゲートに注入された電荷量に応じて閾値電圧が変化する読み出しトランジスタとを含み、前記読み出しトランジスタのゲート電極に第一の電圧を印加した状態で前記読み出しトランジスタの閾値電圧に対応する信号を読み出す信号読み出し部と、前記信号読み出し部による前記第一の電圧の印加中に前記半導体メモリのゲート電極に第二の電圧を印加する電圧印加部と、前記第二の電圧のパターンを可変制御する電圧制御部とを備え、前記複数の画素部は、それぞれ異なる色成分の前記信号が読み出される少なくとも３種類の画素部を含み、前記少なくとも３種類の画素部毎に、該画素部から読み出された信号のホワイトバランスゲインを設定するホワイトバランスゲイン設定部を備え、前記電圧制御部は、前記ホワイトバランスゲインに応じて、前記少なくとも３種類の画素部の各々の前記半導体メモリのゲート電極に印加する前記第二の電圧のパターンを変更する。
【０１１８】
開示された撮像装置は、前記電圧制御部が、前記第二の電圧のパターンによって決まる前記少なくとも３種類の画素部の各々における前記電荷から前記信号への変換利得の比が、前記少なくとも３種類の画素部毎に設定されたホワイトバランスゲインの比と同じになるように、前記第二の電圧のパターンを決定する。
【０１１９】
開示された撮像装置は、前記第二の電圧のパターンと、前記第二の電圧のパターンによって決まる前記画素部における前記電荷から前記信号への変換利得との関係を示すデータを記憶する利得記憶部を備え、前記電圧制御部は、前記ホワイトバランスゲイン設定部で設定されたホワイトバランスゲインと、前記利得記憶部のデータとから、前記第二の電圧のパターンを決定する。
【０１２０】
開示された撮像装置は、前記少なくとも３種類の画素部が、赤色の信号を出力するＲ画素部と、緑色の信号を出力するＧ画素部と、青色の信号を出力するＢ画素部である。
【０１２１】
開示された撮像装置は、前記第二の電圧が、前記第一の電圧の印加中はレベルが変化しない一定電圧であり、前記電圧制御部が、前記一定電圧のレベルを変えることで前記第二の電圧のパターンを変更する。
【０１２２】
開示された撮像装置は、前記第一の電圧が、時間と共にレベルが単調変化する電圧であり、前記第二の電圧が、前記第一の電圧との比が常に一定となるようにレベルが変化する電圧であり、前記電圧制御部が、前記比を変えることで前記第二の電圧のパターンを変更する。
【０１２３】
開示された撮像装置は、前記第一の電圧が、時間と共にレベルが単調変化する電圧であり、前記第二の電圧が、前記第一の電圧との差が常に一定となるようにレベルが変化する電圧であり、前記電圧制御部が、前記差を変えることで前記第二の電圧のパターンを変更する。
【０１２４】
開示された撮像装置は、前記信号読み出し部が、前記読み出しトランジスタのドレインをプリチャージした状態から前記読み出しトランジスタのゲート電極に単調変化する前記第一の電圧を印加し、前記読み出しトランジスタのドレイン電圧が変化したときの前記第一の電圧の値を、前記閾値電圧に対応する信号として読み出す。
【０１２５】
開示された撮像装置は、前記ＭＯＳ型イメージセンサが前記読み出しトランジスタのドレイン領域に接続された定電流源を備え、前記信号読み出し部は、前記読み出しトランジスタのゲート電極に固定レベルの前記第一の電圧を印加した状態で、前記定電流源により前記読み出しトランジスタのドレイン領域に一定電流を流して前記読み出しトランジスタ及び前記定電流源をソースフォロア回路として動作させ、前記読み出しトランジスタのソース領域の電位を前記閾値電圧に対応する信号として読み出す。
【０１２６】
開示された撮像方法は、光電変換部と、前記光電変換部で発生した電荷が注入されるフローティングゲートを含む半導体メモリと、前記フローティングゲートと電気的に接続されたフローティングゲートを有し前記フローティングゲートに注入された電荷量に応じて閾値電圧が変化する読み出しトランジスタとを含む画素部を有するＭＯＳ型イメージセンサを用いた撮像方法であって、前記読み出しトランジスタのゲート電極に第一の電圧を印加した状態で前記読み出しトランジスタの閾値電圧に対応する信号を読み出す信号読み出しステップと、前記信号読み出し部による前記第一の電圧の印加中に前記半導体メモリのゲート電極に第二の電圧を印加する電圧印加ステップと、
前記第二の電圧のパターンを可変制御する電圧制御ステップとを備え、前記複数の画素部は、それぞれ異なる色成分の前記信号が読み出される少なくとも３種類の画素部を含み、前記少なくとも３種類の画素部毎に、該画素部から読み出された信号のホワイトバランスゲインを設定するホワイトバランスゲイン設定ステップを備え、前記電圧制御ステップでは、前記ホワイトバランスゲインに応じて、前記少なくとも３種類の画素部の各々の前記半導体メモリのゲート電極に印加する前記第二の電圧のパターンを変更する。
【０１２７】
開示された撮像方法は、前記電圧制御ステップでは、前記第二の電圧のパターンによって決まる前記少なくとも３種類の画素部の各々における前記電荷から前記信号への変換利得の比が、前記少なくとも３種類の画素部毎に設定されたホワイトバランスゲインの比と同じになるように、前記第二の電圧のパターンを決定する。
【０１２８】
開示された撮像方法は、前記電圧制御ステップでは、前記第二の電圧のパターンと前記第二の電圧のパターンによって決まる前記画素部における前記電荷から前記信号への変換利得との関係を示すデータと、前記ホワイトバランスゲイン設定ステップで設定したホワイトバランスゲインとから、前記第二の電圧のパターンを決定する。
【０１２９】
開示された撮像方法は、前記少なくとも３種類の画素部が、赤色の信号を出力するＲ画素部と、緑色の信号を出力するＧ画素部と、青色の信号を出力するＢ画素部である。
【０１３０】
開示された撮像方法は、前記第二の電圧が、前記第一の電圧の印加中はレベルが変化しない一定電圧であり、前記電圧制御ステップでは、前記一定電圧のレベルを変えることで前記第二の電圧のパターンを変更する。
【０１３１】
開示された撮像方法は、前記第一の電圧が、時間と共にレベルが単調変化する電圧であり、前記第二の電圧が、前記第一の電圧との比が常に一定となるようにレベルが変化する電圧であり、前記電圧制御ステップでは、前記比を変えることで前記第二の電圧のパターンを変更する。
【０１３２】
開示された撮像方法は、前記第一の電圧が、時間と共にレベルが単調変化する電圧であり、前記第二の電圧が、前記第一の電圧との差が常に一定となるようにレベルが変化する電圧であり、前記電圧制御ステップでは、前記差を変えることで前記第二の電圧のパターンを変更する。
【０１３３】
開示された撮像方法は、前記信号読み出しステップでは、前記読み出しトランジスタのドレインをプリチャージした状態から前記読み出しトランジスタのゲート電極に単調変化する前記第一の電圧を印加し、前記読み出しトランジスタのドレイン電圧が変化したときの前記第一の電圧の値を、前記閾値電圧に対応する信号として読み出す。
【０１３４】
開示された撮像方法は、前記ＭＯＳ型イメージセンサが前記読み出しトランジスタのドレイン領域に接続された定電流源を備え、前記信号読み出しステップでは、前記読み出しトランジスタのゲート電極に固定レベルの前記第一の電圧を印加した状態で、前記定電流源により前記読み出しトランジスタのドレイン領域に一定電流を流して前記読み出しトランジスタ及び前記定電流源をソースフォロア回路として動作させ、前記読み出しトランジスタのソース領域の電位を前記閾値電圧に対応する信号として読み出す。
【符号の説明】
【０１３５】
５  ＭＯＳ型イメージセンサ
１９  ＷＢゲイン設定部
５２ａ  画素部
５３ｂ  スイッチ
５５  読み出し部
５８ｒ，ｇ，ｂ  ＷＣＧ電圧制御部
ＦＧ  フローティングゲート
ＰＤ  光電変換部
ＷＴ  書き込みトランジスタ
ＲＴ  読み出しトランジスタ
ＷＣＧ  書き込みコントロールゲート
ＲＣＧ  読み出しコントロールゲート
【図１】
2011087056.tif 000003
【図２】
2011087056.tif 000004
【図３】
2011087056.tif 000005
【図４】
2011087056.tif 000006
【図５】
2011087056.tif 000007
【図６】
2011087056.tif 000008
【図７】
2011087056.tif 000009
【図８】
2011087056.tif 000010
【図９】
2011087056.tif 000011
【図１０】
2011087056.tif 000012
【図１１】
2011087056.tif 000013
【図１２】
2011087056.tif 000014
【図１３】
2011087056.tif 000015