(57)【要約】【課題】バスシステムにおいて伝送遅延による受信不良を回避することが可能な信号処理装置を提供すること。【解決手段】第１バスに接続された主機器から供給されるクロック、当該クロックに同期して主機器から送信されるデータを受信する主側受信部、主側受信部でデータが受信された場合に主機器の通信動作を一時停止させる主動作停止部、第２バスに接続された従機器に対し、主側受信部で受信されたクロック及びデータを送信する従側送信部、従側送信部で送信されたクロックに同期して従機器から送信されたデータを受信する従側受信部、従側受信部でデータが受信された場合に主機器の通信動作を再開させる主動作再開部、主動作再開部により通信動作が再開された主機器から供給されるクロックに同期して従側受信部で受信されたデータを主機器に送信する主側送信部を備える信号処理装置が提供される。【選択図】図５
2011044100.tif 000002
【特許請求の範囲】
【請求項１】
第１のバスに接続されたマスター機器から供給されるクロックと、当該クロックに同期して前記マスター機器から送信されるデータとを受信するマスター側受信部と、
前記マスター側受信部によりデータが受信された場合に前記マスター機器の通信動作を一時停止させるマスター動作停止部と、
前記第１のバスとは異なる第２のバスに接続されたスレーブ機器に対し、前記マスター側受信部により受信されたクロック及びデータを送信するスレーブ側送信部と、
前記スレーブ側送信部により送信されたクロックに同期して前記スレーブ機器から送信されたデータを受信するスレーブ側受信部と、
前記スレーブ側受信部によりデータが受信された場合に前記マスター機器の通信動作を再開させるマスター動作再開部と、
前記マスター動作再開部により通信動作が再開された前記マスター機器から供給されるクロックに同期して前記スレーブ側受信部により受信されたデータを前記マスター機器に送信するマスター側送信部と、
を備える、信号処理装置。
【請求項２】
前記信号処理装置は、シリアル伝送路により接続された第１及び第２のモジュールにより形成されており、
前記スレーブ側送信部は、
前記マスター側受信部により受信されたクロック及びデータをシリアル化してシリアル信号を生成し、前記シリアル伝送路を通じて当該シリアル信号を送信する、前記第１のモジュールに設けられたシリアライザと、
前記シリアル伝送路を通じて送信されたシリアル信号を受信して前記クロック及びデータを復元する、前記第２のモジュールに設けられたデシリアライザと、
を含み、
前記スレーブ側受信部は、
前記スレーブ機器から送信されたデータをシリアル化してシリアル信号を生成し、前記シリアル伝送路を通じて当該シリアル信号を送信する、前記第２のモジュールに設けられたシリアライザと、
前記シリアル伝送路を通じて送信されたシリアル信号を受信して前記データを復元する、前記第１のモジュールに設けられたデシリアライザと、
を含む、請求項１に記載の信号処理装置。
【請求項３】
前記第１及び第２のバスは、Ｉ２Ｃ方式のシリアルバスである、請求項２に記載の信号処理装置。
【請求項４】
前記マスター動作停止部は、前記マスター機器から供給されるクロックを固定するクロック・ストレッチを用いて前記マスター機器の通信動作を一時停止させ、
前記マスター動作再開部は、前記クロック・ストレッチを解除することにより前記マスター機器の通信動作を再開させる、請求項３に記載の信号処理装置。
【請求項５】
前記第１のモジュールは、少なくとも表示データを出力する演算処理部をさらに有し、
前記第２のモジュールは、入力された表示データを表示する表示部をさらに有し、
前記第１のモジュールに設けられたシリアライザは、前記演算処理部から出力された表示データ及びクロックをシリアル化して送信し、
前記第２のモジュールに設けられたデシリアライザは、前記シリアル伝送路を通じて送信されたシリアル信号を受信し、前記クロック及び表示データを復元して前記表示部に入力する、請求項４に記載の信号処理装置。
【請求項６】
前記信号処理装置は、前記マスター機器から受信したデータの送信先が前記第２のバスに接続されたスレーブ機器であるか否かを判定する送信先判定部をさらに備え、
前記マスター動作停止部、前記スレーブ側送信部、前記スレーブ側受信部、前記マスター動作再開部、前記マスター側送信部は、前記送信先判定部による判定結果に応じて、前記送信先が前記第２のバスに接続されたスレーブ機器である場合に動作する、請求項１に記載の信号処理装置。
【請求項７】
前記信号処理装置は、無線伝送路により接続された第１及び第２のモジュールにより形成されており、
前記スレーブ側送信部は、
前記マスター側受信部により受信されたクロック及びデータを無線信号に変換し、前記無線伝送路を通じて送信する、前記第１のモジュールに設けられた無線送信部と、
前記無線伝送路を通じて送信された無線信号を受信して前記クロック及びデータを復元する、前記第２のモジュールに設けられた無線受信部と、
を含み、
前記スレーブ側受信部は、
前記スレーブ機器から送信されたデータを無線信号に変換し、前記無線伝送路を通じて送信する、前記第２のモジュールに設けられた無線送信部と、
前記無線伝送路を通じて送信された無線信号を受信して前記データを復元する、前記第１のモジュールに設けられた無線受信部と、
を含む、請求項１に記載の信号処理装置。
【請求項８】
第１のバスに接続されたマスター機器から供給されるクロックと、当該クロックに同期して前記マスター機器から送信されるデータとを受信するマスター側受信ステップと、
前記マスター側受信ステップでデータが受信された場合に前記マスター機器の通信動作を一時停止させるマスター動作停止ステップと、
前記第１のバスとは異なる第２のバスに接続されたスレーブ機器に対し、前記マスター側受信ステップで受信されたクロック及びデータを送信するスレーブ側送信ステップと、
前記スレーブ側送信ステップで送信されたクロックに同期して前記スレーブ機器から送信されたデータを受信するスレーブ側受信ステップと、
前記スレーブ側受信ステップでデータが受信された場合に前記マスター機器の通信動作を再開させるマスター動作再開ステップと、
前記マスター動作再開ステップで通信動作が再開された前記マスター機器から供給されるクロックに同期して前記スレーブ側受信ステップで受信されたデータを前記マスター機器に送信するマスター側送信ステップと、
を含む、信号伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理装置、及び信号伝送方法に関する。
【背景技術】
【０００２】
携帯電話やノート型のパーソナルコンピュータ（以下、ノートＰＣ）等の情報処理装置は、ユーザが操作する本体部分と、情報が表示される表示部分とを接続するヒンジ部分に可動部材が用いられていることが多い。ところが、ヒンジ部分には多数の信号線や電力線が配線されている。そのため、配線の信頼性を維持する観点から、ヒンジ部分を通る信号線の数を極力減らす工夫が求められている。こうした理由から、最近では、本体部分と表示部分との間で行われるデータ伝送にパラレル伝送方式を用いずに、信号線の本数を減らすことが可能なシリアル伝送方式を用いることが好ましいとされている。なお、下記の特許文献１には、シリアルデータをＡＭＩ（Ａｌｔｅｒｎａｔｅ  Ｍａｒｋ  Ｉｎｖｅｒｓｉｏｎ）符号に符号化し、シリアル伝送方式で伝送する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平３−１０９８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本体部分と表示部分との間でデータのシリアル伝送を実現するには、ヒンジ部分を通るシリアル信号線のデータ入力端にパラレルデータをシリアル化するためのシリアライザを設ける必要がある。さらに、シリアル信号線のデータ出力端にシリアルデータをパラレル化するためのデシリアライザを設ける必要がある。そして、シリアル伝送方式で双方向伝送を実現するためには、シリアル信号線のデータ入出力端にシリアライザ及びデシリアライザを設ける必要がある。そのため、シリアル伝送方式で本体部分と表示部分との間のデータ伝送を行う情報処理装置には、シリアル信号線のデータ入出力端にシリアライザ／デシリアライザ（以下、ＳＥＲＤＥＳと表記する場合がある。）が設けられる。
【０００５】
一方、本体部分又は表示部分の内部にあるデバイス間は、例えば、複数のシリアルバスにより接続されている。そして、これら複数のシリアルバスを利用してデータやクロックが伝送される。シリアルバスによる接続方式としては、例えば、ＳＰＩ（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ）方式やＩ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）方式等が知られている（例えば、特開２００７−２５１９４７号公報を参照）。これらの方式では、１つのバスシステムの中でマスターデバイスとスレーブデバイスとを定義し、マスターデバイスが供給するクロックに同期してスレーブデバイスがデータを伝送するというモデルが採用されている。これらの方式を用いると、デバイス間のデータ伝送を数本程度のシリアルバスにより実現できるため、筐体の小さい情報処理装置において広く利用されている。
【０００６】
しかし、シリアライザ／デシリアライザを用いて本体部分と表示部分との間のシリアル伝送を行おうとすると、シリアライザ／デシリアライザで行われる各種処理に時間がかかり、本体部分にあるマスターデバイスと表示部分にあるスレーブデバイスとの間で送受信されるデータに遅延が生じてしまう。そのため、スレーブデバイスからマスターデバイスに送信されるデータに遅延が発生し、その遅延によりスレーブデバイスから送信されるデータがマスターデバイスにより供給されるクロックからずれてしまう。その結果、マスターデバイスはスレーブデバイスからデータを正しく受信することが困難になり、データの伝送が失敗してしまう。
【０００７】
また、上記の例ではシリアライザ／デシリアライザが遅延の要因とされていたが、シリアライザ／デシリアライザ以外にも遅延の原因となりうる要素は存在する。こうした要素も考慮に入れ、伝送路においてクロックの同期が乱れる程度に遅延する要素が存在しても、その遅延による影響を受けずにデータが伝送されるようにする信号伝送技術が求められている。特に、既存のシリアルバスによる接続方式の枠組みを維持したまま、遅延要素となりうる部分に改良を加えることにより、遅延による影響を受けずに正しくデータをマスターデバイスに伝送できるようにする技術が求められている。
【０００８】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、バスシステムに遅延要素が含まれていたとしても、その遅延要素を介して伝送されるデータを正しく受信できるように伝送することが可能な、新規かつ改良された信号処理装置、及び信号伝送方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のある観点によれば、第１のバスに接続されたマスター機器から供給されるクロックと、当該クロックに同期して前記マスター機器から送信されるデータとを受信するマスター側受信部と、前記マスター側受信部によりデータが受信された場合に前記マスター機器の通信動作を一時停止させるマスター動作停止部と、前記第１のバスとは異なる第２のバスに接続されたスレーブ機器に対し、前記マスター側受信部により受信されたクロック及びデータを送信するスレーブ側送信部と、前記スレーブ側送信部により送信されたクロックに同期して前記スレーブ機器から送信されたデータを受信するスレーブ側受信部と、前記スレーブ側受信部によりデータが受信された場合に前記マスター機器の通信動作を再開させるマスター動作再開部と、前記マスター動作再開部により通信動作が再開された前記マスター機器から供給されるクロックに同期して前記スレーブ側受信部により受信されたデータを前記マスター機器に送信するマスター側送信部と、を備える、信号処理装置が提供される。
【００１０】
また、前記信号処理装置は、シリアル伝送路により接続された第１及び第２のモジュールにより形成されており、前記スレーブ側送信部は、前記マスター側受信部により受信されたクロック及びデータをシリアル化してシリアル信号を生成し、前記シリアル伝送路を通じて当該シリアル信号を送信する、前記第１のモジュールに設けられたシリアライザと、前記シリアル伝送路を通じて送信されたシリアル信号を受信して前記クロック及びデータを復元する、前記第２のモジュールに設けられたデシリアライザと、を含み、前記スレーブ側受信部は、前記スレーブ機器から送信されたデータをシリアル化してシリアル信号を生成し、前記シリアル伝送路を通じて当該シリアル信号を送信する、前記第２のモジュールに設けられたシリアライザと、前記シリアル伝送路を通じて送信されたシリアル信号を受信して前記データを復元する、前記第１のモジュールに設けられたデシリアライザと、を含むように構成されていてもよい。
【００１１】
また、前記第１及び第２のバスは、Ｉ２Ｃ方式のシリアルバスであってもよい。
【００１２】
また、前記マスター動作停止部は、前記マスター機器から供給されるクロックを固定するクロック・ストレッチを用いて前記マスター機器の通信動作を一時停止させ、前記マスター動作再開部は、前記クロック・ストレッチを解除することにより前記マスター機器の通信動作を再開させるように構成されていてもよい。
【００１３】
また、前記第１のモジュールは、少なくとも表示データを出力する演算処理部をさらに有し、前記第２のモジュールは、入力された表示データを表示する表示部をさらに有し、前記第１のモジュールに設けられたシリアライザは、前記演算処理部から出力された表示データ及びクロックをシリアル化して送信し、前記第２のモジュールに設けられたデシリアライザは、前記シリアル伝送路を通じて送信されたシリアル信号を受信し、前記クロック及び表示データを復元して前記表示部に入力するように構成されていてもよい。
【００１４】
また、前記信号処理装置は、前記マスター機器から受信したデータの送信先が前記第２のバスに接続されたスレーブ機器であるか否かを判定する送信先判定部をさらに備え、前記マスター動作停止部、前記スレーブ側送信部、前記スレーブ側受信部、前記マスター動作再開部、前記マスター側送信部は、前記送信先判定部による判定結果に応じて、前記送信先が前記第２のバスに接続されたスレーブ機器である場合に動作するように構成されていてもよい。
【００１５】
また、前記信号処理装置は、無線伝送路により接続された第１及び第２のモジュールにより形成されており、前記スレーブ側送信部は、前記マスター側受信部により受信されたクロック及びデータを無線信号に変換し、前記無線伝送路を通じて送信する、前記第１のモジュールに設けられた無線送信部と、前記無線伝送路を通じて送信された無線信号を受信して前記クロック及びデータを復元する、前記第２のモジュールに設けられた無線受信部と、を含み、前記スレーブ側受信部は、前記スレーブ機器から送信されたデータを無線信号に変換し、前記無線伝送路を通じて送信する、前記第２のモジュールに設けられた無線送信部と、前記無線伝送路を通じて送信された無線信号を受信して前記データを復元する、前記第１のモジュールに設けられた無線受信部と、を含むように構成されていてもよい。
【００１６】
また、上記課題を解決するために、本発明の別の観点によれば、第１のバスに接続されたマスター機器から供給されるクロックと、当該クロックに同期して前記マスター機器から送信されるデータとを受信するマスター側受信ステップと、前記マスター側受信ステップでデータが受信された場合に前記マスター機器の通信動作を一時停止させるマスター動作停止ステップと、前記第１のバスとは異なる第２のバスに接続されたスレーブ機器に対し、前記マスター側受信ステップで受信されたクロック及びデータを送信するスレーブ側送信ステップと、前記スレーブ側送信ステップで送信されたクロックに同期して前記スレーブ機器から送信されたデータを受信するスレーブ側受信ステップと、前記スレーブ側受信ステップでデータが受信された場合に前記マスター機器の通信動作を再開させるマスター動作再開ステップと、前記マスター動作再開ステップで通信動作が再開された前記マスター機器から供給されるクロックに同期して前記スレーブ側受信ステップで受信されたデータを前記マスター機器に送信するマスター側送信ステップと、を含む、信号伝送方法が提供される。
【発明の効果】
【００１７】
以上説明したように本発明によれば、バスシステムに遅延要素が含まれていたとしても、その遅延要素を介して伝送されるデータを正しく受信できるように伝送することが可能になる。
【図面の簡単な説明】
【００１８】
【図１】携帯端末の構造の一例を示す説明図である。
【図２】Ｉ２Ｃ方式に係る携帯端末の構成例を示す説明図である。
【図３】ＳＥＲＤＥＳを用いてヒンジ部の配線数を減らしたＩ２Ｃ方式に係る携帯端末の構成例を示す説明図である。
【図４】本発明の一実施形態に係る携帯端末の構成例を示す説明図である。
【図５】本実施形態に係る携帯端末が有するＳＥＲＤＥＳの構成例を示す説明図である。
【図６】Ｉ２Ｃ方式に係る信号伝送方法の一例（コントロール・バイトの伝送）を示す説明図である。
【図７】Ｉ２Ｃ方式に係る信号伝送方法の一例（クロック・ストレッチ）を示す説明図である。
【図８】ＳＥＲＤＥＳによる具体的な伝送遅延の発生状況を示す説明図である。
【図９】ＳＥＲＤＥＳを通さずにスレーブデバイスにコントロール・バイトを伝送し、スレーブデバイスからＮＡＣＫを受け取る際の通信シーケンスを示す説明図である。
【図１０】ＳＥＲＤＥＳを通じてスレーブデバイスにコントロール・バイト（Ｒｅａｄ試行）を伝送し、スレーブデバイスからＮＡＣＫを受け取る際の通信シーケンスを示す説明図である。
【図１１】ＳＥＲＤＥＳを通さずにスレーブデバイスにコントロール・バイト（Ｒｅａｄ試行）を伝送し、スレーブデバイスからデータを受け取る際の通信シーケンスを示す説明図である。
【図１２】ＳＥＲＤＥＳを通じてスレーブデバイスにコントロール・バイト（Ｒｅａｄ試行）を伝送し、スレーブデバイスからデータを受け取る際の通信シーケンスを示す説明図である。
【図１３】ＳＥＲＤＥＳを通さずにスレーブデバイスにコントロール・バイト（Ｒｅａｄ試行）を伝送し、スレーブデバイスから複数のデータを受け取る際の通信シーケンスを示す説明図である。
【図１４】ＳＥＲＤＥＳを通じてスレーブデバイスにコントロール・バイト（Ｒｅａｄ試行）を伝送し、スレーブデバイスから複数のデータを受け取る際の通信シーケンスを示す説明図である。
【図１５】ＳＥＲＤＥＳを通さずにスレーブデバイスにコントロール・バイト（Ｗｒｉｔｅ試行）を伝送し、スレーブデバイスからＮＡＣＫを受け取る際の通信シーケンスを示す説明図である。
【図１６】ＳＥＲＤＥＳを通じてスレーブデバイスにコントロール・バイト（Ｗｒｉｔｅ試行）を伝送し、スレーブデバイスからＮＡＣＫを受け取る際の通信シーケンスを示す説明図である。
【図１７】ＳＥＲＤＥＳを通さずにスレーブデバイスにコントロール・バイト（Ｗｒｉｔｅ試行）を伝送し、スレーブデバイスにデータを書き込む際の通信シーケンスを示す説明図である。
【図１８】ＳＥＲＤＥＳを通じてスレーブデバイスにコントロール・バイト（Ｗｒｉｔｅ試行）を伝送し、スレーブデバイスにデータを書き込む際の通信シーケンスを示す説明図である。
【図１９】ＳＥＲＤＥＳを通さずにスレーブデバイスにコントロール・バイト（Ｗｒｉｔｅ試行）を伝送し、スレーブデバイスに複数のデータを書き込み、スレーブデバイスからＮＡＣＫを受け取る際の通信シーケンスを示す説明図である。
【図２０】ＳＥＲＤＥＳを通じてスレーブデバイスにコントロール・バイト（Ｗｒｉｔｅ試行）を伝送し、スレーブデバイスに複数のデータを書き込み、スレーブデバイスからＮＡＣＫを受け取る際の通信シーケンスを示す説明図である。
【図２１】ＳＥＲＤＥＳを通さずにスレーブデバイスにコントロール・バイトを伝送し、スレーブデバイスからＮＡＣＫを受け取った後、リピート・スタート・コンディションを発行する際の通信シーケンスを示す説明図である。
【図２２】ＳＥＲＤＥＳを通してスレーブデバイスにコントロール・バイトを伝送し、スレーブデバイスからＮＡＣＫを受け取った後、リピート・スタート・コンディションを発行する際の通信シーケンスを示す説明図である。
【図２３Ａ】操作部側のＳＥＲＤＥＳによる処理の流れを示す説明図である。
【図２３Ｂ】操作部側のＳＥＲＤＥＳによる処理の流れを示す説明図である。
【図２３Ｃ】操作部側のＳＥＲＤＥＳによる処理の流れを示す説明図である。
【図２４Ａ】表示部側のＳＥＲＤＥＳによる処理の流れを示す説明図である。
【図２４Ｂ】表示部側のＳＥＲＤＥＳによる処理の流れを示す説明図である。
【図２４Ｃ】表示部側のＳＥＲＤＥＳによる処理の流れを示す説明図である。
【図２５】本実施形態に係る信号伝送方法に用いる送信フレームの伝送フォーマットの構成例を示す説明図である。
【発明を実施するための形態】
【００１９】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２０】
［説明の流れについて］
ここで、以下に記載する本発明の実施形態に関する説明の流れについて簡単に述べる。まず、図１を参照しながら、本実施形態で想定される携帯端末の構造について説明する。次いで、図２を参照しながら、デバイス間をＩ２Ｃバスにより接続した携帯端末の構成について説明する。この中で、図６、図７を参照しながら、Ｉ２Ｃ通信の仕組みについて簡単に説明する。次いで、図３を参照しながら、ヒンジ部の配線を通る信号をシリアル化して伝送することが可能な携帯端末の構成について説明する。この中で、図８を参照しながら、Ｉ２Ｃ方式の信号伝送方法にＳＥＲＤＥＳを用いたシリアル伝送方法を組み合わせることで生じてしまう問題点を抽出する。
【００２１】
次いで、図４、図５を参照しながら、本実施形態に係る携帯端末１００の構成について説明する。次いで、図９〜図２２を参照しながら、本実施形態に係る信号伝送方法について説明する。また、図２３Ａ〜図２３Ｃ、図２４Ａ〜図２４Ｃを参照しながら、本実施形態に係る携帯端末１００に設けられたＳＥＲＤＥＳの動作について説明する。さらに、図２５を参照しながら、本実施形態に係る信号伝送方法を実現するために用いられる送信フレームの伝送フォーマットについて説明する。最後に、本実施形態の技術的思想について纏め、当該技術的思想から得られる作用効果について簡単に説明する。
【００２２】
（説明項目）
１：一般的な携帯端末の構成
１−１：パラレル伝送方式について
１−２：シリアル伝送方式について
１−３：ＳＥＲＤＥＳによる遅延について
２：実施形態
２−１：携帯端末の構成
２−１−１：全体構成
２−１−２：ＳＥＲＤＥＳの機能構成
２−２：信号伝送方法
２−２−１：Ｒｅａｄ試行  →  ＮＡＣＫ応答
２−２−２：Ｒｅａｄ試行  →  データ応答
２−２−３：Ｒｅａｄ試行  →  複数データ応答
２−２−４：Ｗｒｉｔｅ試行  →  ＮＡＣＫ応答
２−２−５：Ｗｒｉｔｅ試行  →  データ書き込み
２−２−６：Ｗｒｉｔｅ試行  →  複数データ書き込み
２−２−７：リピート・スタート・コンディションの発行
２−３：ＳＥＲＤＥＳの動作
２−３−１：操作部側ＳＥＲＤＥＳの動作
２−３−２：表示部側ＳＥＲＤＥＳの動作
２−４：伝送フォーマット
３：まとめ
【００２３】
＜１：一般的な携帯端末の構成＞
まず、本発明の実施形態について説明するに先立ち、図１〜図３を参照しながら、一般的な携帯端末の構成、及び一般的な携帯端末が抱える課題について説明する。ここでは説明の都合上、一般的な携帯端末の一例として折り畳み式の携帯電話を想定する。
【００２４】
まず、図１を参照する。図１には、一般的な携帯端末の外形が示されている。図１に示すように、携帯端末は、表示部と、ヒンジ部と、操作部とにより構成されている。表示部には、例えば、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）やＥＬＤ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ  Ｄｉｓｐｌａｙ）等が搭載されている。以下では、表示部にＬＣＤが搭載されるものとして説明する。また、表示部は、ヒンジ部を介して操作部に接続されている。ヒンジ部は、可動部材により構成されている。そのため、ユーザは、ヒンジ部の可動範囲内で表示部と操作部の相対位置を変更することができる。
【００２５】
また、操作部には、例えば、操作キーが搭載されている。さらに、操作部の内部には、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）やバッテリーが搭載されている。そして、ＣＰＵから出力される一部のデータは、操作部から表示部に伝送される。例えば、表示データは、操作部から表示部に伝送され、表示部に搭載されたＬＣＤに入力される。また、バッテリーから出力される電流は、表示部の電源として操作部から表示部に供給される。このように、操作部から表示部へはデータや電源が伝送される。
【００２６】
また、表示部には、カメラ、センサ、スイッチ、ＲＦアンテナ等、様々なデバイスが搭載されていることが多い。そのため、表示部から操作部へも様々なデータが伝送される。これらのデータを伝送するため、ヒンジ部には、複数の信号線が配線される。しかし、ヒンジ部に多くの信号線が配線されていると、ヒンジ部の変形に伴って配線が捻れたり、引っ張られたりするため、配線が断線してしまう恐れがある。逆に、配線の断線を避けるためにヒンジ部の可動範囲を抑制すると、表示部と操作部との位置関係を自由に変化させることが難しくなり、ユーザの利便性が低下してしまう。
【００２７】
［１−１：パラレル伝送方式について］
上記の通り、多くの携帯端末には、図２に示すように、操作部側にも表示部側にも多くのデバイスが搭載されている。そして、これらのデバイスの間は、複数本のシリアルバスにより接続されている。シリアルバスによる接続方式としては、例えば、ＳＰＩ方式やＩ２Ｃ方式等が知られている。ここではＩ２Ｃ方式を例に挙げて説明する。図２に示すように、Ｉ２Ｃ方式の場合、２本のシリアルバス（以下、Ｉ２Ｃバス）を用いてデバイス間でデータのやり取りが行われる。
【００２８】
２本のＩ２Ｃバスは、ＳＣＬ（Ｓｅｒｉａｌ  Ｃｌｏｃｋ  Ｌｉｎｅ）、ＳＤＡ（Ｓｅｒｉａｌ  Ｄａｔａ  Ｌｉｎｅ）と呼ばれる２つの信号ラインにより構成される。以下、ＳＣＬを流れるクロックをＳＣＬ信号又はクロックと表記し、ＳＤＡを流れるデータをＳＤＡ信号又はデータと表記する。また、Ｉ２Ｃバスにより構成されるバスシステムでは、各デバイスにマスター（Ｍａｓｔｅｒ）又はスレーブ（Ｓｌａｖｅ）の属性が割り当てられる。例えば、ＣＰＵはマスターデバイスして扱われ、操作キー（ＫＥＹ）、赤外線通信デバイス（ＩｒＤＡ）、カメラ、及びＬＣＤはスレーブデバイスとして扱われる。
【００２９】
ＳＣＬ信号は、Ｉ２Ｃバスによりデータを伝送するためのクロックであり、マスターデバイスにより供給される。ＳＤＡ信号は、ＳＣＬ信号に同期して伝送されるデータである。以下の説明において、信号の伝送方向を区別するため、マスターデバイスからスレーブデバイスへと伝送されるＳＤＡ信号をＳＤＡ信号（Ｘ）と表記し、スレーブデバイスからマスターデバイスへと伝送されるＳＤＡ信号をＳＤＡ信号（Ｙ）と表記する。なお、信号の伝送方向は、マスターデバイスにより制御される。ここで、伝送方向の制御を含めたＩ２Ｃに係る伝送制御の仕組みについて簡単に説明する。
【００３０】
Ｉ２Ｃ方式の通信（以下、Ｉ２Ｃ通信）は、マスターデバイスによりスタート・コンディションと呼ばれるコマンドが発行されることにより開始される。スタート・コンディションの発行は、ＳＣＬ信号がＨレベルのときにマスターデバイスによりＳＤＡ信号（Ｘ）がＨレベルからＬレベルに変更されることでスレーブデバイスに通知される。このとき、スタート・コンディションは、Ｉ２Ｃバスに接続された全てのスレーブデバイスに通知される。全てのスレーブデバイスがスタート・コンディションを受信すると、マスターデバイスは、コントロール・バイト（ＣＢ；Ｃｏｎｔｒｏｌ  Ｂｙｔｅ）と呼ばれるＳＤＡ信号（Ｘ）を送信する。
【００３１】
コントロール・バイトには、通信対象のスレーブデバイスを示すアドレス情報と、ＳＤＡ信号の伝送方向を示すＲ／Ｗフラグとが含まれる。このコントロール・バイトは、Ｉ２Ｃバスに接続された全てのスレーブデバイスにより受信される。各スレーブデバイスは、コントロール・バイトを受信し、それに含まれるアドレス情報と自身のアドレスとが一致しているか否かを判定する。コントロール・バイトに含まれるアドレス情報と自身のアドレスとが一致しているスレーブデバイスはＳＤＡ信号の送受信に備え、不一致のスレーブデバイスは再びスタート・コンディションが発行されるまで待機する。
【００３２】
ＳＤＡ信号の送受信は、コントロール・バイトに含まれるＲ／Ｗフラグが示す方向に従って行われる。例えば、Ｒ／ＷフラグがＲｅａｄの場合、スレーブデバイスからマスターデバイスへとＳＤＡ信号（Ｙ）の伝送が行われる。一方、Ｒ／ＷフラグがＷｒｉｔｅの場合、マスターデバイスからスレーブデバイスへとＳＤＡ信号（Ｘ）の伝送が行われる。ＳＤＡ信号は、マスターデバイスが出力するＳＣＬ信号に同期して１クロック毎に１ビットずつ、例えば、１度に８クロック分だけ送信される。そして、９クロック目のタイミングで受信側から送信側へとＡＣＫ（ＳＤＡ信号＝Ｌレベル）又はＮＡＣＫ（ＳＤＡ信号＝Ｈレベル）が返される（図６を参照）。
【００３３】
Ｉ２Ｃ通信を終了する際には、ストップ・コンディションと呼ばれるコマンドが発行される。ストップ・コンディションは、ＳＣＬ信号がＨレベルのときにマスターデバイスによりＳＤＡ信号をＬレベルからＨレベルに変化させることで発行される。ストップ・コンディションが発行されると、スレーブデバイスは、再びスタート・コンディションが発行されるまで待機状態となる。つまり、ストップ・コンディションによりＩ２Ｃバスが開放される。
【００３４】
このように、Ｉ２Ｃ通信の開始時にマスターデバイスにより通信対象のスレーブデバイスとデータの伝送方向とが決定される。但し、Ｉ２Ｃ通信には、スタート・コンディションとストップ・コンディションとの間で伝送方向や通信対象を変えるコマンド（リピート・スタート・コンディション）も用意されている。そのため、リピート・スタート・コンディションを利用して、本来スタート・コンディションとストップ・コンディションとの間で固定されている伝送方向や通信対象を変更することができる。
【００３５】
リピート・スタート・コンディションの発行方法は、スタート・コンディションの発行方法と同じである。但し、リピート・スタート・コンディションは、スタート・コンディションとストップ・コンディションとの間で発行される。リピート・スタート・コンディションを発行した後、マスターデバイスは、変更後のアドレス情報及びＲ／Ｗフラグを含むコントロール・バイトをスレーブデバイスに向けて送信する。そして、このコントロール・バイトにより新たな伝送方向と通信対象とが再決定される。
【００３６】
また、Ｉ２Ｃ通信には、マスターデバイスに対して通信の一時停止を要求するコマンド（クロック・ストレッチ；図７を参照）が定義されている。クロック・ストレッチとは、スレーブデバイスがマスターデバイスから供給されるＳＣＬ信号を強制的にＬレベル出力にするというものである。クロック・ストレッチの間、ＳＣＬ信号がＬレベルに固定されるため、マスターデバイスはＩ２Ｃ通信を一時停止する。スレーブデバイスによりＳＣＬ信号のＬレベル出力が解除されると、マスターデバイスは、Ｉ２Ｃ通信を再開する。このように、クロック・ストレッチを利用することで、スレーブデバイスの制御によりマスターデバイスのＩ２Ｃ通信を一時停止させることができる。
【００３７】
以上、Ｉ２Ｃ方式に係る伝送制御の仕組みについて簡単に説明した。このように、Ｉ２Ｃ方式においては、ＳＣＬとＳＤＡとを組み合わせてデータの伝送が行われる。そのため、Ｉ２Ｃ方式においては２本のＩ２Ｃバスがデータの送受信に必要とされる。操作部内のマスターデバイスと表示部内のスレーブデバイスとの間でデータの送受信を実現しようとすると、電源線等も含め、ヒンジ部には複数本の配線が通ることになる。
【００３８】
先に述べた通り、ヒンジ部に複数本の配線が通ると、ヒンジ部の変形に伴って信号線が断線してしまう危険性がある。そのため、ヒンジ部の配線数を極力低減させる工夫が必要になる。この問題に対する一つの解決策は、ヒンジ部を通る複数の信号（例えば、ＳＣＬ、ＳＤＡ等）をシリアル化したり、シリアル化された信号を電源に重畳して伝送することである。なお、電源に重畳する場合には、シリアル信号をＤＣフリーの符号に符号化しておく必要がある。ＤＣフリーの符号に符号化しておくことで、ＤＣ電源に重畳しても、受信側でＤＣカットすることによりシリアル信号を容易に分離することができるようになる。
【００３９】
［１−２：シリアル伝送方式について］
さて、ヒンジ部を通る信号をシリアル化するには、図３に示すように、操作部及び表示部の双方にシリアライザ／デシリアライザ（ＳＥＲＤＥＳ（＃１）、ＳＥＲＤＥＳ（＃２））を設ければよい。図３のように、シリアライザ／デシリアライザを設け、伝送信号をシリアル化して多重することにより、ヒンジ部を通る信号線を大幅に低減させることができる。例えば、伝送信号をＤＣフリーの符号に符号化し、シリアル化して多重すると共に電源を重畳して伝送することにより、電源線を含めたヒンジ部の配線を１〜２本程度の同軸ケーブルに纏めることが可能になる。
【００４０】
（ＳＥＲＤＥＳの動作）
ここで、図３を参照しながら、シリアライザ／デシリアライザの動作について説明する。なお、操作部側のシリアライザ／デシリアライザをＳＥＲＤＥＳ（＃１）と表記し、表示部側のシリアライザ／デシリアライザをＳＥＲＤＥＳ（＃２）と表記している。シリアライザ／デシリアライザは、いずれもシリアライザ（ＳＥＲ）と、デシリアライザ（ＤＥＳ）とにより構成される。なお、以下の説明においては、操作部側にマスターデバイスが配置され、表示部側にスレーブデバイスが配置されているものとする。
【００４１】
まず、マスターデバイスからＳＣＬ信号、ＳＤＡ信号（Ｘ）が入力されると、ＳＥＲＤＥＳ（＃１）は、シリアライザにより、入力されたＳＣＬ信号、ＳＤＡ信号（Ｘ）等をシリアル化して多重し、シリアル伝送信号を生成する。なお、ＳＥＲＤＥＳ（＃１）、ＳＥＲＤＥＳ（＃２）には、シリアル化用のクロックＭＣＫがマスターデバイスから入力されているものとする。ＳＥＲＤＥＳ（＃１）により生成されたシリアル伝送信号は、同軸ケーブルを通じてＳＥＲＤＥＳ（＃２）に伝送される。シリアル伝送信号を受信すると、ＳＥＲＤＥＳ（＃２）は、デシリアライザにより、シリアル伝送信号をパラレル化してＳＣＬ信号、ＳＤＡ信号（Ｘ）等を分離し、スレーブデバイスに向けて送信する。
【００４２】
逆に、表示部側のスレーブデバイスからＳＤＡ信号（Ｙ）を伝送する場合には、スレーブデバイスからＳＤＡ信号（Ｙ）がＳＥＲＤＥＳ（＃２）に入力される。ＳＥＲＤＥＳ（＃２）に入力されたＳＤＡ信号（Ｙ）は、シリアライザによりＭＣＫに同期するようにシリアル化され、同軸ケーブルを通じてＳＥＲＤＥＳ（＃１）に伝送される。ＳＥＲＤＥＳ（＃１）では、受信したＳＤＡ信号（Ｙ）のシリアル信号をＭＣＫに同期してサンプリングし、ＳＣＬ信号に同期してマスターデバイス向けに出力する。このように、シリアライザ／デシリアライザを設けることで、ヒンジ部を通る信号がシリアル化され、ヒンジ部の配線数を低減することができる。
【００４３】
［１−３：ＳＥＲＤＥＳによる遅延について］
しかしながら、図８に示すように、ＳＥＲＤＥＳ（＃１）、ＳＥＲＤＥＳ（＃２）の内部で行われる処理により、スレーブデバイスに到達するＳＤＡ信号（Ｘ）には遅延が発生してしまい、ＳＥＲＤＥＳ（＃１）に入力されたＳＣＬ信号との同期が乱れてしまう。そして、ＳＥＲＤＥＳ（＃２）は、遅延したＳＣＬ信号に同期してＳＤＡ信号（Ｘ）をスレーブデバイスに送信してしまう。但し、スレーブデバイスは、ＳＥＲＤＥＳ（＃２）から出力される遅延したＳＣＬ信号に同期してＳＤＡ信号（Ｘ）を正しく受信することができる。
【００４４】
しかし、ＳＤＡ信号（Ｘ）に応じてスレーブデバイスから出力されるＳＤＡ信号（Ｙ）（例えば、ＡＣＫ／ＮＡＣＫ等）は、遅延したＳＣＬ信号に同期して送信されるため、ＳＥＲＤＥＳ（＃２）に遅延したＳＤＡ信号（Ｙ）が入力される。このＳＤＡ信号（Ｙ）をＳＥＲＤＥＳ（＃２）、ＳＥＲＤＥＳ（＃１）により伝送するため、その伝送処理により遅延が拡大してしまう。その結果、ＳＤＡ信号（Ｙ）は、マスターデバイスから供給されるＳＣＬ信号の同期タイミングから大きく外れてしまう。そして、マスターデバイスは、ＳＥＲＤＥＳ（＃２）、ＳＥＲＤＥＳ（＃１）を経由してスレーブデバイスから伝送されたＳＤＡ信号（Ｙ）を正しく受信することが難しくなる。
【００４５】
なお、シリアライザ／デシリアライザを経由せず、操作部内のデバイス同士でＳＤＡ信号をやり取りする場合には、図６のように、ＳＣＬ信号に同期したタイミングでＳＤＡ信号（Ｘ）、ＳＤＡ信号（Ｙ）の送受信が正しく行われる。しかし、ＳＥＲＤＥＳ（＃２）、ＳＥＲＤＥＳ（＃１）を経由してやり取りされるＳＤＡ信号（Ｘ）、ＳＤＡ信号（Ｙ）には、図８に示すような遅延が生じ、本来、図８のタイミング（Ａ）で受信されるべき１ビットのＳＤＡ信号（Ｙ）がマスターデバイスにより受信できなくなってしまう。
【００４６】
シリアライザ／デシリアライザによる遅延は、例えば、ＳＥＲＤＥＳ（＃１）においてＭＣＫに同期してＳＤＡ信号（Ｘ）をサンプリングする際のサンプリングタイミングにより生じる。また、ＳＥＲＤＥＳ（＃１）、ＳＥＲＤＥＳ（＃２）の内部で行われる処理（例えば、シリアル化、パラレル化、符号化等）によっても遅延が生じる。但し、スレーブデバイスに対してはＳＣＬ信号に同期してＳＤＡ信号（Ｘ）が送信されるため、スレーブデバイスがＳＤＡ信号（Ｘ）を受信する分には正しく受信を行うことができる（図８を参照）。
【００４７】
しかし、スレーブデバイスがＳＥＲＤＥＳ（＃２）から供給されるＳＣＬ信号に同期してＳＤＡ信号（Ｙ）を送信すると、そのＳＤＡ信号（Ｙ）は、ＳＥＲＤＥＳ（＃２）に入力された時点で既にマスターデバイスから供給されているＳＣＬ信号から遅延したものとなる。さらに、ＳＥＲＤＥＳ（＃２）により受信されたＳＤＡ信号（Ｙ）は、ＳＥＲＤＥＳ（＃２）、ＳＥＲＤＥＳ（＃１）により更なる遅延を受けて伝送される。その結果、ＳＥＲＤＥＳ（＃１）から出力されるＳＤＡ信号（Ｙ）は、図８に示すように、ＳＣＬ信号から大きく遅延してしまう。
【００４８】
このように大きな遅延が発生してしまうと、マスターデバイスにおいてＳＤＡ信号（Ｙ）を正しく受信することが難しくなる。例えば、図８の例においてＳＣＬ信号の立ち上がりエッジに同期してＳＤＡ信号（Ｙ）をサンプリングした場合には、正しくＳＤＡ信号（Ｙ）を受信することができない。このような理由から、シリアライザ／デシリアライザを経由することにより遅延が生じたとしてもマスターデバイスでＳＤＡ信号（Ｙ）を正しく受信できるようにする信号伝送技術が求められるのである。
【００４９】
このような課題に対し、例えば、ＭＣＫを十分に高速化し、ＳＣＬ信号を十分に低速化することにより、サンプリングタイミングにより生じる遅延を小さくことができる。しかし、ＭＣＫを高速化すると消費電力が大幅に増大してしまう。また、ヒンジ部を通過する信号のクロック周波数が高まるため、通信電波への電磁干渉（ＥＭＩ）が問題となる。さらに、ＳＣＬ信号を低速化するとＩ２Ｃバスの伝送速度が低下し、パフォーマンスが大幅に低下してしまう。
【００５０】
また、マスターデバイスがシリアライザ／デシリアライザによる遅延を考慮してＳＤＡ信号（Ｙ）の受信タイミングを調整する方法も考えられるが、遅延の原因がサンプリングタイミングや各種処理時間、ＳＥＲＤＥＳ（＃１）とＳＥＲＤＥＳ（＃２）との間の距離にあるため、十分な精度でタイミング調整を行うことは現実的に困難である。以下、このような課題を解決するための具体的な方法について説明する。
【００５１】
＜２：実施形態＞
本発明の一実施形態について説明する。本実施形態は、シリアライザ／デシリアライザにより遅延が発生したとしても、マスターデバイスにおいて正しくＳＤＡ信号（Ｙ）を受信できるようにする信号伝送方法を提案するものである。なお、当該信号伝送方法は、Ｉ２Ｃ方式等、既存のバスシステムの枠組みを変更せずに上記の課題を解決しようとするものである。ここでは、説明の都合上、Ｉ２Ｃ方式のバスシステムを前提に説明するが、本実施形態に係る技術の適用範囲はＩ２Ｃ方式のバスシステムに限定されるものではなく、Ｉ２Ｃ方式と同様の仕組みが定義されたバスシステムにおいて好適に用いられる。
【００５２】
［２−１：携帯端末の構成］
以下、本実施形態に係る携帯端末１００の構成について説明する。
【００５３】
（２−１−１：全体構成）
まず、図４を参照しながら、本実施形態に係る携帯端末１００の全体的な構成について説明する。図４は、本実施形態に係る携帯端末１００の全体的な構成例を示す説明図である。なお、図４には、折り畳み式の携帯電話を模した携帯端末１００の外形が記載されているが、本実施形態に係る技術の適用範囲は、折り畳み式の携帯電話に限定されるものではない。例えば、ノートＰＣ、携帯型ゲーム機、携帯情報端末等、任意の電子機器に対して適用することが可能である。
【００５４】
図４に示すように、携帯端末１００は、表示部１０２と、ヒンジ部１０４と、操作部１０６とにより構成される。表示部１０２と操作部１０６とは、ヒンジ部１０４により接続されている。また、ヒンジ部１０４は可動部材で形成されており、ヒンジ部１０４の可動範囲内において表示部１０２と操作部１０６との位置関係を変更することができる。さらに、ヒンジ部１０４には同軸ケーブルが配線されており、表示部１０２と操作部１０６とが電気的に接続されている。
【００５５】
また、表示部１０２には、シリアライザ／デシリアライザ１４０（ＳＥＲＤＥＳ（＃２））と、スレーブデバイス１４２（Ｉ２Ｃ  Ｓｌａｖｅ（３）、Ｉ２Ｃ  Ｓｌａｖｅ（３））とが搭載されている。そして、操作部１０６には、シリアライザ／デシリアライザ１２０（ＳＥＲＤＥＳ（＃１））と、マスターデバイス１２２（Ｉ２Ｃ  Ｍａｓｔｅｒ）と、スレーブデバイス１２４（Ｉ２Ｃ  Ｓｌａｖｅ（１）、Ｉ２Ｃ  Ｓｌａｖｅ（２））とが搭載されている。
【００５６】
マスターデバイス１２２としては、例えば、ＣＰＵやベースバンドプロセッサ等が想定される。ベースバンドプロセッサは、通信制御やアプリケーションの実行等を行うデバイスである。また、スレーブデバイス１２４、１４２としては、例えば、操作キー、赤外線通信デバイス、カメラデバイス、ディスプレイデバイス等が想定される。もちろん、ここで例示したデバイス以外にも、マスターデバイス１２２、スレーブデバイス１２４、１４２として利用可能なデバイスは存在し、実施の態様に応じて適切なデバイスにマスター／スレーブの属性が割り当てられる。
【００５７】
（マスターデバイス１２２  −  スレーブデバイス１２４）
ここで、マスターデバイス１２２とスレーブデバイス１２４との間でデータ（ＳＤＡ信号（Ｘ）、ＳＤＡ信号（Ｙ））のやり取りが行われる際の動作フローについて説明する。
【００５８】
まず、マスターデバイス１２２により、スタート・コンディションが発行され、コントロール・バイトを用いてスレーブデバイス１２４が選択される。コントロール・バイトに含まれるＲ／ＷフラグがＷｒｉｔｅの場合、マスターデバイス１２２から、選択されたスレーブデバイス１２４へとＳＤＡ信号（Ｘ）が送信される。一方、コントロール・バイトに含まれるＲ／ＷフラグがＲｅａｄの場合、スレーブデバイス１２４からマスターデバイス１２２へとＳＤＡ信号（Ｙ）が送信される。このとき、スレーブデバイス１２４には、マスターデバイス１２２からＳＣＬ信号が供給されており、ＳＤＡ信号（Ｘ）、ＳＤＡ信号（Ｙ）はＳＣＬ信号に同期して送信される。
【００５９】
スレーブデバイス１２４は、マスターデバイス１２２と同じ操作部１０６に設けられており、直接Ｉ２Ｃバス１１０に接続されている。そのため、シリアライザ／デシリアライザ１２０、１４０をＳＤＡ信号（Ｘ）、ＳＤＡ信号（Ｙ）が通ることはない。従って、このケースにおいて、ＳＤＡ信号（Ｘ）、ＳＤＡ（Ｙ）は、シリアライザ／デシリアライザ１２０、１５０により生じる遅延とは無関係である。従って、マスターデバイス１２２は、Ｒ／ＷフラグがＲｅａｄの場合、ＳＣＬ信号に同期して正しくＳＤＡ信号（Ｙ）を受信することができる。また、スレーブデバイス１２４は、Ｒ／ＷフラグがＷｒｉｔｅの場合、ＳＣＬ信号に同期して正しくＳＤＡ信号（Ｘ）を受信することができる。
【００６０】
従って、マスターデバイス１２２と同じ操作部１０６に設けられたスレーブデバイス１２４に対するデータの送受信については、シリアライザ／デシリアライザ１２０、１５０による遅延への対策を講じる必要はない。
【００６１】
（マスターデバイス１２２  −  スレーブデバイス１４２）
次に、マスターデバイス１２２とスレーブデバイス１４２との間でデータ（ＳＤＡ信号（Ｘ）、ＳＤＡ信号（Ｙ））のやり取りが行われる際の動作フローについて説明する。
【００６２】
まず、マスターデバイス１２２により、スタート・コンディションが発行され、コントロール・バイトを用いてスレーブデバイス１４２が選択される。但し、スレーブデバイス１４２が表示部１０２側に設けられているため、コントロール・バイトは、シリアライザ／デシリアライザ１２０、１４０を介して表示部１０２にシリアル伝送される。このとき、シリアライザ／デシリアライザ１２０、１４０における各種処理等により、コントロール・バイトには遅延が生じる。遅延が生じたコントロール・バイトは、Ｉ２Ｃバス１０８を通じてシリアライザ／デシリアライザ１４０からスレーブデバイス１４２に伝送される。
【００６３】
コントロール・バイトを受信すると、スレーブデバイス１４２は、ＡＣＫ（成功）又はＮＡＣＫ（失敗）をマスターデバイス１２２に向けて送信する。このとき、スレーブデバイス１４２は、シリアライザ／デシリアライザ１４０から供給されるＳＣＬ信号に同期してＡＣＫ／ＮＡＣＫを伝送する。但し、シリアライザ／デシリアライザ１４０から供給されるＳＣＬ信号には遅延が含まれているため、スレーブデバイス１４２から送信されるＡＣＫ／ＮＡＣＫは、マスターデバイス１２２から供給されたＳＣＬ信号から遅延したものとなる。
【００６４】
スレーブデバイス１４２から送信されたＡＣＫ／ＮＡＣＫは、Ｉ２Ｃバス１０８を通じてシリアライザ／デシリアライザ１４０に伝送される。そして、このＡＣＫ／ＮＡＣＫは、シリアライザ／デシリアライザ１４０、１２０を介してマスターデバイス１２２に伝送される。このとき、シリアライザ／デシリアライザ１４０、１２０における各種処理等により、ＡＣＫ／ＮＡＣＫに更なる遅延が生じる（図８を参照）。先に述べた通り、このまま送信すると、マスターデバイス１２２が正しくＡＣＫ／ＮＡＣＫを受信することができなくなる。
【００６５】
そこで、本実施形態に係るシリアライザ／デシリアライザ１２０は、マスターデバイス１２２からコントロール・バイトを受信した時点でクロック・ストレッチ（図７を参照）を開始し、マスターデバイス１２２の通信動作を一時停止させる。そして、シリアライザ／デシリアライザ１４０から伝送されたＡＣＫ／ＮＡＣＫを送信する際にクロック・ストレッチを解除し、マスターデバイス１２２から再び供給されるＳＣＬ信号に同期してＡＣＫ／ＮＡＣＫを送信する。なお、コントロール・バイトに対するＡＣＫ／ＮＡＣＫの応答に限らず、シリアライザ／デシリアライザ１２０、１４０を介してＳＤＡ信号（Ｙ）を伝送する際には遅延が生じる。そのため、このような場合にも本実施形態においては同様の対策が講じられる。
【００６６】
上記のような対策を講じることにより、シリアライザ／デシリアライザ１２０、１４０で伝送遅延が生じたとしても、マスターデバイス１２２により正しくＳＤＡ信号（Ｙ）を受信することができるようになる。以下、シリアライザ／デシリアライザ１２０、１４０の機能構成について、より詳細に説明する。
【００６７】
（２−１−２：ＳＥＲＤＥＳの機能構成）
ここでは、図５を参照しながら、本実施形態に係るシリアライザ／デシリアライザ１２０、１４０の機能構成について説明する。図５は、本実施形態に係るシリアライザ／デシリアライザ１２０、１４０の機能構成例を示す説明図である。上記の通り、シリアライザ／デシリアライザ１２０は、スレーブデバイス１４０へのＳＤＡ信号（Ｙ）の要求（ＳＤＡ信号（Ｘ））を受け付けた時点でクロック・ストレッチを開始し、ＳＤＡ信号（Ｙ）をマスターデバイス１２２に送信する時点でクロック・ストレッチを解除する。このような制御を行うことにより、ＳＤＡ信号（Ｙ）をマスターデバイス１２２が正しく受信することができるようになる。
【００６８】
（シリアライザ／デシリアライザ１２０の構成）
図５に示すように、シリアライザ／デシリアライザ１２０は、Ｉ２Ｃインターフェース１３０と、Ｉ２Ｃスレーブ機能提供部１３２と、送信部１３４と、ＰＨＹレイヤ機能提供部１３６と、受信部１３８とを有する。なお、シリアライザ／デシリアライザ１２０には、マスターデバイス１２２からシリアル伝送用のクロックＭＣＫが供給されているものとする。
【００６９】
（シリアライザ／デシリアライザ１４０の構成）
また、シリアライザ／デシリアライザ１４０は、ＰＨＹレイヤ機能提供部１５０と、受信部１５２と、Ｉ２Ｃマスタ機能提供部１５４と、Ｉ２Ｃインターフェース１５６と、送信部１５８とを有する。なお、シリアライザ／デシリアライザ１５０には、マスターデバイス１２２からシリアル伝送用のクロックＭＣＫが供給されているものとする。
【００７０】
（動作）
以下、シリアライザ／デシリアライザ１２０、１４０の動作について説明する。
【００７１】
スタート・コンディションが発行されると、マスターデバイス１２２からコントロール・バイトが送信され、シリアライザ／デシリアライザ１２０に入力される。このとき、マスターデバイス１２２からはＳＣＬ信号が供給され、ＳＤＡを通じてＳＣＬ信号に同期したコントロール・バイトが入力される。ＳＣＬ信号、コントロール・バイトは、Ｉ２Ｃインターフェース１３０を通じてＩ２Ｃスレーブ機能提供部１３２に入力される。Ｉ２Ｃスレーブ機能提供部１３２は、コントロール・バイトに含まれるアドレス情報を参照し、スレーブデバイス１４２のアドレスに一致するか否かを判定する。
【００７２】
アドレス情報がスレーブデバイス１４２のアドレスに一致しない場合には、次にスタート・コンディションが発行されるまで待機する。一方、アドレス情報がスレーブデバイス１４２のアドレスに一致する場合、Ｉ２Ｃスレーブ機能提供部１３２は、クロック・ストレッチを開始し、マスターデバイス１２２の通信動作を一時停止する。そして、Ｉ２Ｃスレーブ機能提供部１３２は、コントロール・バイト及びＳＣＬ信号を送信部１３４に入力し、ＰＨＹレイヤ機能提供部１３６を通じてシリアライザ／デシリアライザ１４０にシリアル伝送する。
【００７３】
シリアライザ／デシリアライザ１４０にシリアル伝送されたコントロール・バイト及びＳＣＬ信号は、ＰＨＹレイヤ機能提供部１５０を通じて受信部１５２により受信され、パラレル化されてＩ２Ｃマスタ機能提供部１５４に入力される。コントロール・バイト及びＳＣＬ信号が入力されると、Ｉ２Ｃマスタ機能提供部１５４は、Ｉ２Ｃインターフェース１５６を介して、入力されたＳＣＬ信号をスレーブデバイス１４２に供給すると共に、そのＳＣＬ信号に同期してコントロール・バイトを送信する。
【００７４】
このとき、シリアライザ／デシリアライザ１２０、１４０における各種処理等により、コントロール・バイト及びＳＣＬ信号には遅延が生じているが、スレーブデバイス１４２では、そのＳＣＬ信号に同期してコントロール・バイトを正しく受信することができる。コントロール・バイトを受信したスレーブデバイス１４２は、マスターデバイス１２２に向けてＡＣＫ又はＮＡＣＫを送信する。このとき、スレーブデバイス１４２は、シリアライザ／デシリアライザ１４０から供給されるＳＣＬ信号に同期してＡＣＫ又はＮＡＣＫを送信する。
【００７５】
スレーブデバイス１４２から送信されたＡＣＫ又はＮＡＣＫは、Ｉ２Ｃインターフェース１５６を通じてＩ２Ｃマスタ機能提供部１５４に入力される。ＡＣＫ又はＮＡＣＫが入力されると、Ｉ２Ｃマスタ機能提供部１５４は、入力されたＡＣＫ又はＮＡＣＫを送信部１５８に入力し、ＰＨＹレイヤ機能提供部１５０を通じてシリアライザ／デシリアライザ１２０にＡＣＫ／ＮＡＣＫをシリアル伝送する。シリアライザ／デシリアライザ１４０からシリアル伝送されたＡＣＫ／ＮＡＣＫは、ＰＨＹレイヤ機能提供部１３６を通じて受信部１３８により受信され、パラレル化されてＩ２Ｃスレーブ機能提供部１３２に入力される。
【００７６】
ＡＣＫ／ＮＡＣＫが入力されると、Ｉ２Ｃスレーブ機能提供部１３２は、クロック・ストレッチを解除し、マスターデバイス１２２から再び供給されるＳＣＬ信号に同期してＩ２ＣインターフェースによりＡＣＫ／ＮＡＣＫを送信する。このようにしてＩ２Ｃスレーブ機能提供部１３２から送信されたＡＣＫ／ＮＡＣＫは、ＳＣＬ信号に同期して正しく受信することができる。そのため、シリアライザ／デシリアライザ１２０、１４０において伝送遅延が発生したとしても、マスターデバイス１２２において正しくＡＣＫ／ＮＡＣＫを受信することができるようになる。なお、ＡＣＫ／ＮＡＣＫ以外のＳＤＡ信号（Ｙ）についても同様である。
【００７７】
なお、シリアル信号をＤＣフリーの符号に符号化して伝送する場合、その符号化処理は、送信部１３４、１５８において行われる。また、復号処理は、受信部１３８、１５２において行われる。さらに、シリアル信号にＤＣ電源を重畳して伝送する場合、ＤＣ電源の重畳はＰＨＹレイヤ機能提供部１３６において行われ、ＤＣ電源の分離はＰＨＹレイヤ機能提供部１５０において行われる。このような構成にすることにより、ＤＣ電源とシリアル信号とを重畳して伝送することができるようになるため、シリアライザ／デシリアライザ１２０、１４０間の配線数を減らすことができる。
【００７８】
以上、本実施形態に係るシリアライザ／デシリアライザ１２０、１４０の機能構成について説明した。以下では、本実施形態に係る信号伝送方法について説明すると共に、シリアライザ／デシリアライザ１２０、１４０の動作についても、より詳細に説明する。
【００７９】
［２−２：信号伝送方法］
以下、本実施形態に係る信号伝送方法について説明する。
【００８０】
先に述べた通り、Ｉ２Ｃ通信では、スタート・コンディションの発行後にマスターデバイス１２２から送信されるコントロール・バイトにより、伝送方向と通信対象とが特定される。さらに、リピート・スタート・コンディションの発行により、伝送方向、通信対象を変更することができる。また、スレーブデバイス１２４、１４２の応答内容に応じて通信シーケンスが異なる。そのため、本実施形態に係る通信シーケンスには多数のパターンが存在する。以下では、その一部のパターンを例に挙げて本実施形態に係る信号伝送方法について説明する。
【００８１】
（２−２−１：Ｒｅａｄ試行  →  ＮＡＣＫ応答）
まず、図９、図１０を参照しながら、Ｒ／ＷフラグがＲｅａｄの場合に、コントロール・バイトに対してＮＡＣＫが返されるまでの通信シーケンスについて具体的に説明する。なお、図中において、ＡＤはアドレス情報を示し、ＲはＲｅａｄを示すＲ／Ｗフラグを示し、ＮはＮＡＣＫを示す。また、Ｓはスタート・コンディションを示し、Ｐはストップ・コンディションを示す。
【００８２】
スタート・コンディションＳが発行されると、マスターデバイス１２２からコントロール・バイトが全てのスレーブデバイス１２４、１４２に送信される。そのうち、スレーブデバイス１２４に向けて送信されるものは、シリアライザ／デシリアライザ１２０、１４０を通さずに伝送される。一方、スレーブデバイス１４２に向けて送信されるものは、シリアライザ／デシリアライザ１２０、１４０を通して伝送される。以下、それぞれのケースについて個々に説明する。
【００８３】
（ＳＥＲＤＥＳを通さない伝送）
まず、図９を参照しながら、シリアライザ／デシリアライザ１２０、１４０を通さずにＳＤＡ信号のやり取りが行われるケースについて説明する。
【００８４】
図９に示すように、まず、マスターデバイス１２２によりスタート・コンディションＳが発行される。次いで、マスターデバイス１２２によりアドレス情報（７ビット）及びＲ／Ｗフラグ（１ビット）を含むコントロール・バイトがＳＤＡを通じて送信される。次いで、スレーブデバイス１２４は、マスターデバイス１２２により送信されたコントロール・バイトを受信し、次のビットクロック（ＳＣＬ信号）に同期してＮＡＣＫ（１ビット）をマスターデバイス１２２に送信する。ＮＡＣＫを受信すると、マスターデバイス１２２は、ストップ・コンディションＰを発行してＩ２Ｃ通信を終了する。
【００８５】
このように、シリアライザ／デシリアライザ１２０、１４０を通さない場合には遅延が生じないため、コントロール・バイトの送信に用いた８ビット分のビットクロックに続く１ビット分のビットクロックに同期してＮＡＣＫが送信される。そのため、マスターデバイス１２２は、ＳＣＬ信号に同期してコントロール・バイトに対するＮＡＣＫを正しく受信することができる。
【００８６】
（ＳＥＲＤＥＳを通す伝送）
次に、図１０を参照しながら、シリアライザ／デシリアライザ１２０、１４０を通じてＳＤＡ信号のやり取りが行われるケースについて説明する。
【００８７】
図１０に示すように、まず、マスターデバイス１２２によりスタート・コンディションＳが発行される。次いで、マスターデバイス１２２によりアドレス情報及びＲ／Ｗフラグを含むコントロール・バイトがＳＤＡを通じて送信される。ＳＤＡを通じて送信されたコントロール・バイトは、シリアライザ／デシリアライザ１２０に入力される。コントロール・バイトが入力されると、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを開始し、マスターデバイス１２２の通信動作を一時停止する。そして、シリアライザ／デシリアライザ１２０は、入力されたコントロール・バイト及びＳＣＬ信号をシリアライザ／デシリアライザ１４０に伝送する。
【００８８】
伝送されたコントロール・バイト及びＳＣＬ信号を受信すると、シリアライザ／デシリアライザ１４０は、スタート・コンディションを発行し、受信したＳＣＬ信号に同期してコントロール・バイトをスレーブデバイス１４２に送信する。シリアライザ／デシリアライザ１４０により送信されたコントロール・バイトを受信すると、スレーブデバイス１４２は、コントロール・バイトの送信に利用されたビットクロックの次のビットクロックに同期してＮＡＣＫを送信する。スレーブデバイス１４２により送信されたＮＡＣＫは、シリアライザ／デシリアライザ１４０により受信され、シリアライザ／デシリアライザ１２０に伝送される。
【００８９】
シリアライザ／デシリアライザ１４０からＮＡＣＫを受信すると、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを解除し、マスターデバイス１２２から再び供給されるＳＣＬ信号に同期してＮＡＣＫを送信する。シリアライザ／デシリアライザ１２０により送信されたＮＡＣＫを受信すると、マスターデバイス１２２は、ストップ・コンディションＰを発行して操作部１０６側におけるＩ２Ｃ通信を終了する。また、操作部１０６側のストップ・コンディションＰの通知が表示部１０２側にも伝達される。操作部１０６側におけるＩ２Ｃ通信が終了すると、シリアライザ／デシリアライザ１４０もストップ・コンディションＰを発行し、表示部１０２側におけるＩ２Ｃ通信を終了する。
【００９０】
このように、シリアライザ／デシリアライザ１２０、１４０により遅延が生じる場合でも、クロック・ストレッチによりＳＣＬ信号の送信が停止されているため、コントロール・バイトの送信に用いた８ビット分のビットクロックに続く１ビット分のビットクロックに同期してＮＡＣＫが送信される。そのため、マスターデバイス１２２は、ＳＣＬ信号に同期してコントロール・バイトに対するＮＡＣＫを正しく受信することができる。
【００９１】
（２−２−２：Ｒｅａｄ試行  →  データ応答）
次に、図１１、図１２を参照しながら、Ｒ／ＷフラグがＲｅａｄの場合に、コントロール・バイトに対してデータが返されてから通信が終了するまでの通信シーケンスについて具体的に説明する。なお、図中において、ＡＤはアドレス情報を示し、ＲはＲｅａｄを示すＲ／Ｗフラグを示し、ＮはＮＡＣＫを示し、ＡはＡＣＫを示し、Ｄはデータを示す。また、Ｓはスタート・コンディションを示し、Ｐはストップ・コンディションを示す。
【００９２】
スタート・コンディションＳが発行されると、マスターデバイス１２２からコントロール・バイトが全てのスレーブデバイス１２４、１４２に送信される。そのうち、スレーブデバイス１２４に向けて送信されるものは、シリアライザ／デシリアライザ１２０、１４０を通さずに伝送される。一方、スレーブデバイス１４２に向けて送信されるものは、シリアライザ／デシリアライザ１２０、１４０を通して伝送される。以下、それぞれのケースについて個々に説明する。
【００９３】
（ＳＥＲＤＥＳを通さない伝送）
まず、図１１を参照しながら、シリアライザ／デシリアライザ１２０、１４０を通さずにＳＤＡ信号のやり取りが行われるケースについて説明する。
【００９４】
図１１に示すように、まず、マスターデバイス１２２によりスタート・コンディションＳが発行される。次いで、マスターデバイス１２２によりアドレス情報及びＲ／Ｗフラグを含むコントロール・バイトがＳＤＡを通じて送信される。次いで、スレーブデバイス１２４は、マスターデバイス１２２により送信されたコントロール・バイトを受信し、次のビットクロックに同期してＡＣＫをマスターデバイス１２２に送信する。
【００９５】
さらに、スレーブデバイス１２４は、次のビットクロックに同期して１ビットずつ８ビットのデータＤをマスターデバイス１２２に送信する。８ビットのデータＤを全て送信すると、スレーブデバイス１２４は、データＤの送信に利用されたビットクロックの次のビットクロックに同期してＮＡＣＫ（１ビット）をマスターデバイス１２２に送信する。ＮＡＣＫを受信すると、マスターデバイス１２２は、ストップ・コンディションＰを発行してＩ２Ｃ通信を終了する。
【００９６】
このように、シリアライザ／デシリアライザ１２０、１４０を通さない場合には遅延が生じないため、コントロール・バイトの送信に用いた８ビット分のビットクロックに続く１ビット分のビットクロックに同期してＡＣＫが送信され、続く８ビット分のビットクロックに同期して８ビットのデータＤが送信され、続く１ビット分のビットクロックに同期してＮＡＣＫが送信される。そのため、マスターデバイス１２２は、ＳＣＬ信号に同期してコントロール・バイトに対するＡＣＫ、及びデータＤを正しく受信することができる。
【００９７】
（ＳＥＲＤＥＳを通す伝送）
次に、図１２を参照しながら、シリアライザ／デシリアライザ１２０、１４０を通じてＳＤＡ信号のやり取りが行われるケースについて説明する。
【００９８】
図１２に示すように、まず、マスターデバイス１２２によりスタート・コンディションＳが発行される。次いで、マスターデバイス１２２によりアドレス情報及びＲ／Ｗフラグを含むコントロール・バイトがＳＤＡを通じて送信される。
【００９９】
ＳＤＡを通じて送信されたコントロール・バイトは、シリアライザ／デシリアライザ１２０に入力される。コントロール・バイトが入力されると、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを開始し、マスターデバイス１２２の通信動作を一時停止する。そして、シリアライザ／デシリアライザ１２０は、入力されたコントロール・バイト及びＳＣＬ信号をシリアライザ／デシリアライザ１４０に伝送する。
【０１００】
伝送されたコントロール・バイト及びＳＣＬ信号を受信すると、シリアライザ／デシリアライザ１４０は、スタート・コンディションＳを発行し、受信したＳＣＬ信号に同期してコントロール・バイトをスレーブデバイス１４２に送信する。
【０１０１】
シリアライザ／デシリアライザ１４０により送信されたコントロール・バイトを受信すると、スレーブデバイス１４２は、コントロール・バイトの送信に利用されたビットクロックの次のビットクロックに同期してＡＣＫを送信する。
【０１０２】
さらに、スレーブデバイス１４２は、ＡＣＫに続く８ビット分のビットクロックに同期して８ビットのデータＤを送信する。スレーブデバイス１４２により送信されたＡＣＫ及びデータＤは、シリアライザ／デシリアライザ１４０により受信され、シリアライザ／デシリアライザ１２０にシリアル伝送される。
【０１０３】
シリアライザ／デシリアライザ１４０からＡＣＫ及びデータＤを受信すると、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを解除し、マスターデバイス１２２から再び供給されるＳＣＬ信号に同期してＡＣＫ及びデータＤを送信する。
【０１０４】
シリアライザ／デシリアライザ１２０により送信されたＡＣＫ及びデータＤを受信すると、マスターデバイス１２２は、データＤの送信に利用されたビットクロックに続くビットクロックに同期してＮＡＣＫを送信する。そして、マスターデバイス１２２は、ストップ・コンディションＰを発行して操作部１０６側におけるＩ２Ｃ通信を終了する。
【０１０５】
マスターデバイス１２２により送信されたＮＡＣＫは、シリアライザ／デシリアライザ１２０、１４０によりシリアル伝送され、Ｉ２Ｃバス１０８を通じてシリアライザ／デシリアライザ１４０からスレーブデバイス１４２に送信される。
【０１０６】
また、操作部１０６側のストップ・コンディションＰの通知が表示部１０２側にも伝達される。ＮＡＣＫ及びストップ・コンディションＰの通知がスレーブデバイス１４２に伝達されると、シリアライザ／デシリアライザ１４０は、ストップ・コンディションＰを発行し、表示部１０２側におけるＩ２Ｃ通信を終了する。
【０１０７】
このように、シリアライザ／デシリアライザ１２０、１４０により遅延が生じる場合でも、クロック・ストレッチによりＳＣＬ信号の伝送が停止されているため、コントロール・バイトの送信に用いた８ビット分のビットクロックに続く１ビット分のビットクロックに同期してＡＣＫが送信され、続く８ビット分のビットクロックに同期して８ビットのデータＤが送信され、続く１ビット分のビットクロックに同期してＮＡＣＫが送信される。そのため、マスターデバイス１２２は、ＳＣＬ信号に同期してコントロール・バイトに対するＡＣＫ、データＤを正しく受信することができる。
【０１０８】
（２−２−３：Ｒｅａｄ試行  →  複数データ応答）
次に、図１３、図１４を参照しながら、Ｒ／ＷフラグがＲｅａｄの場合に、コントロール・バイトに対して複数のデータが返されて通信が終了するまでの通信シーケンスについて具体的に説明する。なお、図中において、ＡＤはアドレス情報を示し、ＲはＲｅａｄを示すＲ／Ｗフラグを示し、ＮはＮＡＣＫを示し、ＡはＡＣＫを示し、Ｄ１、Ｄ２、Ｄ３はデータを示す。また、Ｓはスタート・コンディションを示し、Ｐはストップ・コンディションを示す。
【０１０９】
スタート・コンディションＳが発行されると、マスターデバイス１２２からコントロール・バイトが全てのスレーブデバイス１２４、１４２に送信される。そのうち、スレーブデバイス１２４に向けて送信されるものは、シリアライザ／デシリアライザ１２０、１４０を通さずに伝送される。一方、スレーブデバイス１４２に向けて送信されるものは、シリアライザ／デシリアライザ１２０、１４０を通して伝送される。以下、それぞれのケースについて個々に説明する。
【０１１０】
（ＳＥＲＤＥＳを通さない伝送）
まず、図１３を参照しながら、シリアライザ／デシリアライザ１２０、１４０を通さずにＳＤＡ信号のやり取りが行われるケースについて説明する。なお、図１３の例では、２つのデータＤ１、Ｄ２がスレーブデバイス１２４からマスターデバイス１２２に伝送される。
【０１１１】
図１３に示すように、まず、マスターデバイス１２２によりスタート・コンディションＳが発行される。次いで、マスターデバイス１２２によりアドレス情報及びＲ／Ｗフラグを含むコントロール・バイトがＳＤＡを通じて送信される。次いで、スレーブデバイス１２４は、マスターデバイス１２２により送信されたコントロール・バイトを受信し、次のビットクロックに同期してＡＣＫをマスターデバイス１２２に送信する。
【０１１２】
さらに、スレーブデバイス１２４は、ＡＣＫの次のビットクロックに同期して１ビットずつ８ビットのデータＤ１をマスターデバイス１２２に送信する。このデータＤ１を受信すると、マスターデバイス１２２は、データＤ１の送信に利用されたビットクロックに続く１ビット分のビットクロックに同期してＡＣＫをスレーブデバイス１２４に送信する。このＡＣＫを受信すると、スレーブデバイス１２４は、ＡＣＫの送信に利用されたビットクロックに続く８ビット分のビットクロックに同期してデータＤ２をマスターデバイス１２２に送信する。
【０１１３】
８ビットのデータＤ２を全て送信すると、スレーブデバイス１２４は、データＤ２の送信に利用されたビットクロックに続く１ビット分のビットクロックに同期してＮＡＣＫ（１ビット）をマスターデバイス１２２に送信する。ＮＡＣＫを受信すると、マスターデバイス１２２は、ストップ・コンディションＰを発行してＩ２Ｃ通信を終了する。
【０１１４】
このように、シリアライザ／デシリアライザ１２０、１４０を通さない場合には遅延が生じないため、コントロール・バイトの送信に用いた８ビット分のビットクロックに続く１ビット分のビットクロックに同期してＡＣＫが送信され、続く８ビット分のビットクロックに同期して８ビットのデータＤ１が送信される。そして、続く１ビット分のビットクロックに同期してＡＣＫが送信され、続く８ビット分のビットクロックに同期して８ビットのデータＤ２が送信され、続く１ビット分のビットクロックに同期してＮＡＣＫが送信される。そのため、マスターデバイス１２２は、ＳＣＬ信号に同期してコントロール・バイトに対するＡＣＫ、データＤ１、Ｄ２を正しく受信することができる。
【０１１５】
（ＳＥＲＤＥＳを通す伝送）
次に、図１４を参照しながら、シリアライザ／デシリアライザ１２０、１４０を通じてＳＤＡ信号のやり取りが行われるケースについて説明する。なお、図１４の例では、３つのデータＤ１、Ｄ２、Ｄ３がスレーブデバイス１４２からマスターデバイス１２２に伝送される。
【０１１６】
図１４に示すように、まず、マスターデバイス１２２によりスタート・コンディションＳが発行される。次いで、マスターデバイス１２２によりアドレス情報（７ビット）及びＲ／Ｗフラグ（１ビット）を含むコントロール・バイトがＳＤＡを通じて送信される。
【０１１７】
ＳＤＡを通じて送信されたコントロール・バイトは、シリアライザ／デシリアライザ１２０に入力される。コントロール・バイトが入力されると、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを開始し、マスターデバイス１２２の通信動作を一時停止する。そして、シリアライザ／デシリアライザ１２０は、入力されたコントロール・バイト及びＳＣＬ信号をシリアライザ／デシリアライザ１４０にシリアル伝送する。
【０１１８】
シリアル伝送されたコントロール・バイト及びＳＣＬ信号を受信すると、シリアライザ／デシリアライザ１４０は、スタート・コンディションＳを発行し、受信したＳＣＬ信号に同期してコントロール・バイトをスレーブデバイス１４２に送信する。
【０１１９】
シリアライザ／デシリアライザ１４０により送信されたコントロール・バイトを受信すると、スレーブデバイス１４２は、コントロール・バイトの送信に利用されたビットクロックの次のビットクロックに同期してＡＣＫを送信する。さらに、スレーブデバイス１４２は、ＡＣＫに続く８ビット分のビットクロックに同期して８ビットのデータＤ１を送信する。スレーブデバイス１４２により送信されたＡＣＫ及びデータＤ１は、シリアライザ／デシリアライザ１４０により受信され、シリアライザ／デシリアライザ１２０にシリアル伝送される。
【０１２０】
シリアライザ／デシリアライザ１４０からＡＣＫ及びデータＤ１を受信すると、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを解除し、マスターデバイス１２２から再び供給されるＳＣＬ信号に同期してＡＣＫ及びデータＤ１を送信する。
【０１２１】
シリアライザ／デシリアライザ１２０により送信されたＡＣＫ及びデータＤ１を受信すると、マスターデバイス１２２は、データＤ１の送信に利用されたビットクロックに続くビットクロックに同期してＡＣＫをシリアライザ／デシリアライザ１２０に送信する。ＡＣＫを受信すると、シリアライザ／デシリアライザ１２０は、再びクロック・ストレッチを開始し、マスターデバイス１２２の通信動作を一時停止する。
【０１２２】
そして、シリアライザ／デシリアライザ１２０は、入力されたＡＣＫをシリアライザ／デシリアライザ１４０にシリアル伝送する。シリアル伝送されたＡＣＫを受信すると、シリアライザ／デシリアライザ１４０は、受信したＡＣＫをスレーブデバイス１４２に送信する。
【０１２３】
シリアライザ／デシリアライザ１４０により送信されたＡＣＫを受信すると、スレーブデバイス１４２は、ＡＣＫの送信に利用されたビットクロックに続く８ビット分のビットクロックに同期して８ビットのデータＤ２を送信する。スレーブデバイス１４２により送信されたデータＤ２は、シリアライザ／デシリアライザ１４０により受信され、シリアライザ／デシリアライザ１２０にシリアル伝送される。
【０１２４】
シリアライザ／デシリアライザ１４０からデータＤ２を受信すると、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを解除し、マスターデバイス１２２から再び供給されるＳＣＬ信号に同期してデータＤ２を送信する。
【０１２５】
シリアライザ／デシリアライザ１２０により送信されたデータＤ２を受信すると、マスターデバイス１２２は、データＤ２の送信に利用されたビットクロックに続く１ビット分のビットクロックに同期してＡＣＫをシリアライザ／デシリアライザ１２０に送信する。ＡＣＫを受信すると、シリアライザ／デシリアライザ１２０は、再びクロック・ストレッチを開始し、マスターデバイス１２２の通信動作を一時停止する。
【０１２６】
そして、シリアライザ／デシリアライザ１２０は、入力されたＡＣＫをシリアライザ／デシリアライザ１４０にシリアル伝送する。シリアル伝送されたＡＣＫを受信すると、シリアライザ／デシリアライザ１４０は、受信したＡＣＫをスレーブデバイス１４２に送信する。シリアライザ／デシリアライザ１４０により送信されたＡＣＫを受信すると、スレーブデバイス１４２は、ＡＣＫの送信に利用されたビットクロックに続く８ビット分のビットクロックに同期して８ビットのデータＤ３を送信する。スレーブデバイス１４２により送信されたデータＤ３は、シリアライザ／デシリアライザ１４０により受信され、シリアライザ／デシリアライザ１２０にシリアル伝送される。
【０１２７】
シリアライザ／デシリアライザ１４０からデータＤ３を受信すると、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを解除し、マスターデバイス１２２から再び供給されるＳＣＬ信号に同期してデータＤ３を送信する。
【０１２８】
シリアライザ／デシリアライザ１２０により送信されたデータＤ３を受信すると、マスターデバイス１２２は、データＤ３の送信に利用されたビットクロックに続く１ビット分のビットクロックに同期してＮＡＣＫをシリアライザ／デシリアライザ１２０に送信する。そして、マスターデバイス１２２は、ストップ・コンディションＰを発行して操作部１０６側におけるＩ２Ｃ通信を終了する。
【０１２９】
マスターデバイス１２２により送信されたＮＡＣＫは、シリアライザ／デシリアライザ１２０、１４０によりシリアル伝送され、Ｉ２Ｃバス１０８を通じてシリアライザ／デシリアライザ１４０からスレーブデバイス１４２に送信される。
【０１３０】
また、操作部１０６側のストップ・コンディションＰの通知が表示部１０２側にも伝達される。ＮＡＣＫ及びストップ・コンディションＰの通知がスレーブデバイス１４２に伝達されると、シリアライザ／デシリアライザ１４０は、ストップ・コンディションＰを発行し、表示部１０２側におけるＩ２Ｃ通信を終了する。
【０１３１】
このように、シリアライザ／デシリアライザ１２０、１４０により遅延が生じる場合でも、クロック・ストレッチによりＳＣＬ信号の伝送が停止されているため、コントロール・バイトの送信に用いた８ビット分のビットクロックに続く１ビット分のビットクロックに同期してＡＣＫが送信され、続く８ビット分のビットクロックに同期してデータＤ１が送信される。そして、続く１ビット分のビットクロックに同期してＡＣＫが送信され、続く８ビット分のビットクロックに同期してデータＤ２が送信される。さらに、続く１ビット分のビットクロックに同期してＡＣＫが送信され、続く８ビット分のビットクロックに同期してデータＤ３が送信され、続く１ビット分のビットクロックに同期してＮＡＣＫが送信される。そのため、マスターデバイス１２２は、ＳＣＬ信号に同期してコントロール・バイトに対するＡＣＫ、及びデータＤ１、Ｄ２、Ｄ３を正しく受信することができる。
【０１３２】
（２−２−４：Ｗｒｉｔｅ試行  →  ＮＡＣＫ応答）
次に、図１５、図１６を参照しながら、Ｒ／ＷフラグがＷｒｉｔｅの場合に、コントロール・バイトに対してＮＡＣＫが返されるまでの通信シーケンスについて具体的に説明する。なお、図中において、ＡＤはアドレス情報を示し、ＷはＷｒｉｔｅを示すＲ／Ｗフラグを示し、ＮはＮＡＣＫを示す。また、Ｓはスタート・コンディションを示し、Ｐはストップ・コンディションを示す。
【０１３３】
スタート・コンディションＳが発行されると、マスターデバイス１２２からコントロール・バイトが全てのスレーブデバイス１２４、１４２に送信される。そのうち、スレーブデバイス１２４に向けて送信されるものは、シリアライザ／デシリアライザ１２０、１４０を通さずに伝送される。一方、スレーブデバイス１４２に向けて送信されるものは、シリアライザ／デシリアライザ１２０、１４０を通して伝送される。以下、それぞれのケースについて個々に説明する。
【０１３４】
（ＳＥＲＤＥＳを通さない伝送）
次に、図１５を参照しながら、シリアライザ／デシリアライザ１２０、１４０を通さずにＳＤＡ信号のやり取りが行われるケースについて説明する。
【０１３５】
図１５に示すように、まず、マスターデバイス１２２によりスタート・コンディションＳが発行される。次いで、マスターデバイス１２２によりアドレス情報及びＲ／Ｗフラグを含むコントロール・バイトがＳＤＡを通じて送信される。次いで、スレーブデバイス１２４は、マスターデバイス１２２により送信されたコントロール・バイトを受信し、次のビットクロックに同期してＮＡＣＫをマスターデバイス１２２に送信する。ＮＡＣＫを受信すると、マスターデバイス１２２は、ストップ・コンディションＰを発行してＩ２Ｃ通信を終了する。
【０１３６】
このように、シリアライザ／デシリアライザ１２０、１４０を通さない場合には遅延が生じないため、コントロール・バイトの送信に用いた８ビット分のビットクロックに続く１ビット分のビットクロックに同期してＮＡＣＫが送信される。そのため、マスターデバイス１２２は、ＳＣＬ信号に同期してコントロール・バイトに対するＮＡＣＫを正しく受信することができる。
【０１３７】
（ＳＥＲＤＥＳを通す伝送）
次に、図１６を参照しながら、シリアライザ／デシリアライザ１２０、１４０を通じてＳＤＡ信号のやり取りが行われるケースについて説明する。
【０１３８】
図１６に示すように、まず、マスターデバイス１２２によりスタート・コンディションＳが発行される。次いで、マスターデバイス１２２によりアドレス情報及びＲ／Ｗフラグを含むコントロール・バイトがＳＤＡを通じて送信される。ＳＤＡを通じて送信されたコントロール・バイトは、シリアライザ／デシリアライザ１２０に入力される。
【０１３９】
コントロール・バイトが入力されると、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを開始し、マスターデバイス１２２の通信動作を一時停止する。そして、シリアライザ／デシリアライザ１２０は、入力されたコントロール・バイト及びＳＣＬ信号をシリアライザ／デシリアライザ１４０に伝送する。
【０１４０】
伝送されたコントロール・バイト及びＳＣＬ信号を受信すると、シリアライザ／デシリアライザ１４０は、スタート・コンディションＳを発行し、受信したＳＣＬ信号に同期してコントロール・バイトをスレーブデバイス１４２に送信する。
【０１４１】
シリアライザ／デシリアライザ１４０により送信されたコントロール・バイトを受信すると、スレーブデバイス１４２は、コントロール・バイトの送信に利用されたビットクロックの次のビットクロックに同期してＮＡＣＫを送信する。スレーブデバイス１４２により送信されたＮＡＣＫは、シリアライザ／デシリアライザ１４０により受信され、シリアライザ／デシリアライザ１２０にシリアル伝送される。
【０１４２】
シリアライザ／デシリアライザ１４０からＮＡＣＫを受信すると、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを解除し、マスターデバイス１２２から再び供給されるＳＣＬ信号に同期してＮＡＣＫを送信する。
【０１４３】
シリアライザ／デシリアライザ１２０により送信されたＮＡＣＫを受信すると、マスターデバイス１２２は、ストップ・コンディションＰを発行して操作部１０６側におけるＩ２Ｃ通信を終了する。また、操作部１０６側のストップ・コンディションＰの通知が表示部１０２側にも伝達される。操作部１０６側におけるＩ２Ｃ通信が終了すると、シリアライザ／デシリアライザ１４０もストップ・コンディションＰを発行し、表示部１０２側におけるＩ２Ｃ通信を終了する。
【０１４４】
このように、シリアライザ／デシリアライザ１２０、１４０により遅延が生じる場合でも、クロック・ストレッチによりＳＣＬ信号の送信が停止されているため、コントロール・バイトの送信に利用された８ビット分のビットクロックに続く１ビット分のビットクロックに同期してＮＡＣＫが送信される。そのため、マスターデバイス１２２は、ＳＣＬ信号に同期してコントロール・バイトに対するＮＡＣＫを正しく受信することができる。
【０１４５】
（２−２−５：Ｗｒｉｔｅ試行  →  データ書き込み）
次に、図１７、図１８を参照しながら、Ｒ／ＷフラグがＷｒｉｔｅの場合に、コントロール・バイトに対してデータが書き込まれて通信が終了するまでの通信シーケンスについて具体的に説明する。なお、図中において、ＡＤはアドレス情報を示し、ＷはＷｒｉｔｅを示すＲ／Ｗフラグを示し、ＡはＡＣＫを示し、Ｄはデータを示す。また、Ｓはスタート・コンディションを示し、Ｐはストップ・コンディションを示す。
【０１４６】
スタート・コンディションＳが発行されると、マスターデバイス１２２からコントロール・バイトが全てのスレーブデバイス１２４、１４２に送信される。そのうち、スレーブデバイス１２４に向けて送信されるものは、シリアライザ／デシリアライザ１２０、１４０を通さずに伝送される。一方、スレーブデバイス１４２に向けて送信されるものは、シリアライザ／デシリアライザ１２０、１４０を通して伝送される。以下、それぞれのケースについて個々に説明する。
【０１４７】
（ＳＥＲＤＥＳを通さない伝送）
まず、図１７を参照しながら、シリアライザ／デシリアライザ１２０、１４０を通さずにＳＤＡ信号のやり取りが行われるケースについて説明する。
【０１４８】
図１７に示すように、まず、マスターデバイス１２２によりスタート・コンディションＳが発行される。次いで、マスターデバイス１２２によりアドレス情報及びＲ／Ｗフラグを含むコントロール・バイトがＳＤＡを通じて送信される。次いで、スレーブデバイス１２４は、マスターデバイス１２２により送信されたコントロール・バイトを受信し、次のビットクロックに同期してＡＣＫをマスターデバイス１２２に送信する。
【０１４９】
ＡＣＫを受信すると、マスターデバイス１２２は、ＡＣＫの送信に利用されたビットクロックに続く８ビット分のビットクロックに同期して８ビットのデータＤをスレーブデバイス１２４に送信する。データＤを受信すると、スレーブデバイス１２４は、データＤの書き込み処理を実行する。
【０１５０】
データＤの書き込み処理が完了すると、スレーブデバイス１２４は、データＤの送信に利用されたビットクロックに続く１ビット分のビットクロックに同期してＡＣＫをマスターデバイス１２２に送信する。ＡＣＫを受信すると、マスターデバイス１２２は、ストップ・コンディションＰを発行してＩ２Ｃ通信を終了する。
【０１５１】
このように、シリアライザ／デシリアライザ１２０、１４０を通さない場合には遅延が生じないため、コントロール・バイトの送信に用いた８ビット分のビットクロックに続く１ビット分のビットクロックに同期してＡＣＫが送信され、続く８ビット分のビットクロックに同期して８ビットのデータＤが送信され、続く１ビット分のビットクロックに同期してＡＣＫが送信される。そのため、マスターデバイス１２２は、ＳＣＬ信号に同期してコントロール・バイトに対するＡＣＫ、及びデータＤの書き込み完了に伴うＡＣＫを正しく受信することができる。
【０１５２】
（ＳＥＲＤＥＳを通す伝送）
次に、図１８を参照しながら、シリアライザ／デシリアライザ１２０、１４０を通じてＳＤＡ信号のやり取りが行われるケースについて説明する。
【０１５３】
図１８に示すように、まず、マスターデバイス１２２によりスタート・コンディションＳが発行される。次いで、マスターデバイス１２２によりアドレス情報及びＲ／Ｗフラグを含むコントロール・バイトがＳＤＡを通じて送信される。ＳＤＡを通じて送信されたコントロール・バイトは、シリアライザ／デシリアライザ１２０に入力される。
【０１５４】
コントロール・バイトが入力されると、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを開始し、マスターデバイス１２２の通信動作を一時停止する。そして、シリアライザ／デシリアライザ１２０は、入力されたコントロール・バイト及びＳＣＬ信号をシリアライザ／デシリアライザ１４０に伝送する。
【０１５５】
伝送されたコントロール・バイト及びＳＣＬ信号を受信すると、シリアライザ／デシリアライザ１４０は、スタート・コンディションを発行し、受信したＳＣＬ信号に同期してコントロール・バイトをスレーブデバイス１４２に送信する。
【０１５６】
シリアライザ／デシリアライザ１４０により送信されたコントロール・バイトを受信すると、スレーブデバイス１４２は、コントロール・バイトの送信に利用されたビットクロックの次のビットクロックに同期してＡＣＫを送信する。スレーブデバイス１４２により送信されたＡＣＫは、シリアライザ／デシリアライザ１４０により受信され、シリアライザ／デシリアライザ１２０にシリアル伝送される。
【０１５７】
シリアライザ／デシリアライザ１４０からＡＣＫを受信すると、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを解除し、マスターデバイス１２２から再び供給されるＳＣＬ信号に同期してＡＣＫを送信する。
【０１５８】
シリアライザ／デシリアライザ１２０により送信されたＡＣＫを受信すると、マスターデバイス１２２は、ＡＣＫの送信に利用されたビットクロックに続く８ビット分のビットクロックに同期してデータＤを送信する。マスターデバイス１２２により送信されたデータＤは、シリアライザ／デシリアライザ１２０、１４０によりシリアル伝送され、Ｉ２Ｃバス１０８を通じてシリアライザ／デシリアライザ１４０からスレーブデバイス１４２に送信される。
【０１５９】
シリアライザ／デシリアライザ１４０により送信されたデータＤを受信すると、スレーブデバイス１４２は、データＤの書き込み処理を実行する。そして、データＤの書き込み処理が完了すると、スレーブデバイス１４２は、データＤの送信に利用されたビットクロックの次のビットクロックに同期してＡＣＫを送信する。スレーブデバイス１４２により送信されたＡＣＫは、シリアライザ／デシリアライザ１４０により受信され、シリアライザ／デシリアライザ１２０にシリアル伝送される。
【０１６０】
シリアライザ／デシリアライザ１４０からＡＣＫを受信すると、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを解除し、マスターデバイス１２２から再び供給されるＳＣＬ信号に同期してＡＣＫを送信する。シリアライザ／デシリアライザ１２０からＡＣＫを受信すると、マスターデバイス１２２は、ストップ・コンディションＰを発行して操作部１０６側におけるＩ２Ｃ通信を終了する。
【０１６１】
また、操作部１０６側のストップ・コンディションＰの通知が表示部１０２側にも伝達される。ストップ・コンディションＰの通知がスレーブデバイス１４２に伝達されると、シリアライザ／デシリアライザ１４０は、ストップ・コンディションＰを発行し、表示部１０２側におけるＩ２Ｃ通信を終了する。
【０１６２】
このように、シリアライザ／デシリアライザ１２０、１４０により遅延が生じる場合でも、クロック・ストレッチによりＳＣＬ信号の伝送が停止されているため、コントロール・バイトの送信に用いた８ビット分のビットクロックに続く１ビット分のビットクロックに同期してＡＣＫが送信される。さらに、続く８ビット分のビットクロックに同期して８ビットのデータＤが送信され、続く１ビット分のビットクロックに同期してＡＣＫが送信される。そのため、マスターデバイス１２２は、ＳＣＬ信号に同期してコントロール・バイトに対するＡＣＫ、及びデータＤの書き込み完了を示すＡＣＫを正しく受信することができる。
【０１６３】
（２−２−６：Ｗｒｉｔｅ試行  →  複数データ書き込み）
次に、図１９、図２０を参照しながら、Ｒ／ＷフラグがＷｒｉｔｅの場合に、コントロール・バイトの送信後に複数のデータが書き込まれて通信が終了するまでの通信シーケンスについて具体的に説明する。なお、図中において、ＡＤはアドレス情報を示し、ＷはＷｒｉｔｅを示すＲ／Ｗフラグを示し、ＮはＮＡＣＫを示し、ＡはＡＣＫを示し、Ｄ１、Ｄ２、Ｄ３はデータを示す。また、Ｓはスタート・コンディションを示し、Ｐはストップ・コンディションを示す。
【０１６４】
スタート・コンディションＳが発行されると、マスターデバイス１２２からコントロール・バイトが全てのスレーブデバイス１２４、１４２に送信される。そのうち、スレーブデバイス１２４に向けて送信されるものは、シリアライザ／デシリアライザ１２０、１４０を通さずに伝送される。一方、スレーブデバイス１４２に向けて送信されるものは、シリアライザ／デシリアライザ１２０、１４０を通して伝送される。以下、それぞれのケースについて個々に説明する。
【０１６５】
（ＳＥＲＤＥＳを通さない伝送）
まず、図１９を参照しながら、シリアライザ／デシリアライザ１２０、１４０を通さずにＳＤＡ信号のやり取りが行われるケースについて説明する。なお、図１９の例では、２つのデータＤ１、Ｄ２がマスターデバイス１２２からスレーブデバイス１２４に伝送される。
【０１６６】
図１９に示すように、まず、マスターデバイス１２２によりスタート・コンディションＳが発行される。次いで、マスターデバイス１２２によりアドレス情報及びＲ／Ｗフラグを含むコントロール・バイトがＳＤＡを通じて送信される。次いで、スレーブデバイス１２４は、マスターデバイス１２２により送信されたコントロール・バイトを受信し、次のビットクロックに同期してＡＣＫをマスターデバイス１２２に送信する。
【０１６７】
ＡＣＫを受信すると、マスターデバイス１２２は、ＡＣＫの送信に利用されたビットクロックの次のビットクロックに同期して１ビットずつ８ビットのデータＤ１をスレーブデバイス１２４に送信する。このデータＤ１を受信すると、スレーブデバイス１２４は、データＤ１の書き込み処理を実行する。
【０１６８】
データＤ１の書き込み処理が完了すると、スレーブデバイス１２４は、データＤ１の送信に利用されたビットクロックに続く１ビット分のビットクロックに同期してＡＣＫをスレーブデバイス１２４に送信する。このＡＣＫを受信すると、マスターデバイス１２２は、ＡＣＫの送信に利用されたビットクロックに続く８ビット分のビットクロックに同期してデータＤ２をスレーブデバイス１２４に送信する。
【０１６９】
このデータＤ２を受信すると、スレーブデバイス１２４は、データＤ２の書き込み処理を実行する。データＤ２の書き込み処理に失敗すると、スレーブデバイス１２４は、データＤ２の送信に利用されたビットクロックに続く１ビット分のビットクロックに同期してＮＡＣＫをスレーブデバイス１２４に送信する。このＮＡＣＫを受信すると、マスターデバイス１２２は、ストップ・コンディションＰを発行してＩ２Ｃ通信を終了する。
【０１７０】
このように、シリアライザ／デシリアライザ１２０、１４０を通さない場合には遅延が生じないため、コントロール・バイトの送信に用いた８ビット分のビットクロックに続く１ビット分のビットクロックに同期してＡＣＫが送信され、続く８ビット分のビットクロックに同期して８ビットのデータＤ１が送信される。そして、続く１ビット分のビットクロックに同期してＡＣＫが送信され、続く８ビット分のビットクロックに同期して８ビットのデータＤ２が送信され、続く１ビット分のビットクロックに同期してＮＡＣＫが送信される。そのため、マスターデバイス１２２は、ＳＣＬ信号に同期してコントロール・バイトに対するＡＣＫ、データＤ１の書き込み成功を示すＡＣＫ、データＤ２の書き込み失敗を示すＮＡＣＫを正しく受信することができる。
【０１７１】
（ＳＥＲＤＥＳを通す伝送）
次に、図２０を参照しながら、シリアライザ／デシリアライザ１２０、１４０を通じてＳＤＡ信号のやり取りが行われるケースについて説明する。なお、図２０の例では、２つのデータＤ１、Ｄ２がマスターデバイス１２２からスレーブデバイス１２４に伝送される。
【０１７２】
図２０に示すように、まず、マスターデバイス１２２によりスタート・コンディションＳが発行される。次いで、マスターデバイス１２２によりアドレス情報及びＲ／Ｗフラグを含むコントロール・バイトがＳＤＡを通じて送信される。
【０１７３】
ＳＤＡを通じて送信されたコントロール・バイトは、シリアライザ／デシリアライザ１２０に入力される。コントロール・バイトが入力されると、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを開始し、マスターデバイス１２２の通信動作を一時停止する。そして、シリアライザ／デシリアライザ１２０は、入力されたコントロール・バイト及びＳＣＬ信号をシリアライザ／デシリアライザ１４０に伝送する。
【０１７４】
伝送されたコントロール・バイト及びＳＣＬ信号を受信すると、シリアライザ／デシリアライザ１４０は、スタート・コンディションＳを発行し、受信したＳＣＬ信号に同期してコントロール・バイトをスレーブデバイス１４２に送信する。
【０１７５】
シリアライザ／デシリアライザ１４０により送信されたコントロール・バイトを受信すると、スレーブデバイス１４２は、コントロール・バイトの送信に利用されたビットクロックの次のビットクロックに同期してＡＣＫを送信する。スレーブデバイス１４２により送信されたＡＣＫは、シリアライザ／デシリアライザ１４０により受信され、シリアライザ／デシリアライザ１２０にシリアル伝送される。
【０１７６】
シリアライザ／デシリアライザ１４０からＡＣＫを受信すると、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを解除し、マスターデバイス１２２から再び供給されるＳＣＬ信号に同期してＡＣＫを送信する。
【０１７７】
シリアライザ／デシリアライザ１２０により送信されたＡＣＫを受信すると、マスターデバイス１２２は、ＡＣＫの送信に利用されたビットクロックに続くビットクロックに同期してデータＤ１をシリアライザ／デシリアライザ１２０に送信する。データＤ１を受信すると、シリアライザ／デシリアライザ１２０は、再びクロック・ストレッチを開始し、マスターデバイス１２２の通信動作を一時停止する。
【０１７８】
そして、シリアライザ／デシリアライザ１２０は、入力されたデータＤ１をシリアライザ／デシリアライザ１４０にシリアル伝送する。シリアル伝送されたデータＤ１を受信すると、シリアライザ／デシリアライザ１４０は、受信したデータＤ１をスレーブデバイス１４２に送信する。
【０１７９】
シリアライザ／デシリアライザ１４０により送信されたデータＤ１を受信すると、スレーブデバイス１４２は、受信したデータＤ１の書き込み処理を実行する。データＤ１の書き込み処理が完了すると、スレーブデバイス１４２は、データＤ１の送信に利用されたビットクロックに続く１ビット分のビットクロックに同期してＡＣＫを送信する。スレーブデバイス１４２により送信されたＡＣＫは、シリアライザ／デシリアライザ１４０により受信され、シリアライザ／デシリアライザ１２０にシリアル伝送される。
【０１８０】
シリアライザ／デシリアライザ１４０からＡＣＫを受信すると、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを解除し、マスターデバイス１２２から再び供給されるＳＣＬ信号に同期してＡＣＫを送信する。
【０１８１】
シリアライザ／デシリアライザ１２０により送信されたＡＣＫを受信すると、マスターデバイス１２２は、ＡＣＫの送信に利用されたビットクロックに続く８ビット分のビットクロックに同期してデータＤ２をシリアライザ／デシリアライザ１２０に送信する。データＤ２を受信すると、シリアライザ／デシリアライザ１２０は、再びクロック・ストレッチを開始し、マスターデバイス１２２の通信動作を一時停止する。
【０１８２】
そして、シリアライザ／デシリアライザ１２０は、入力されたデータＤ２をシリアライザ／デシリアライザ１４０にシリアル伝送する。シリアル伝送されたデータＤ２を受信すると、シリアライザ／デシリアライザ１４０は、受信したデータＤ２をスレーブデバイス１４２に送信する。
【０１８３】
シリアライザ／デシリアライザ１４０により送信されたデータＤ２を受信すると、スレーブデバイス１４２は、データＤ２の書き込み処理を実行する。そして、データＤ２の書き込み処理が失敗すると、スレーブデバイス１４２は、データＤ２の送信に利用されたビットクロックに続く１ビット分のビットクロックに同期してＮＡＣＫを送信する。スレーブデバイス１４２により送信されたＮＡＣＫは、シリアライザ／デシリアライザ１４０により受信され、シリアライザ／デシリアライザ１２０にシリアル伝送される。
【０１８４】
シリアライザ／デシリアライザ１４０からＮＡＣＫを受信すると、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを解除し、マスターデバイス１２２から再び供給されるＳＣＬ信号に同期してＮＡＣＫを送信する。シリアライザ／デシリアライザ１２０により送信されたＮＡＣＫを受信すると、マスターデバイス１２２は、ストップ・コンディションＰを発行して操作部１０６側におけるＩ２Ｃ通信を終了する。また、ストップ・コンディションＰの通知がスレーブデバイス１４２に伝達されると、シリアライザ／デシリアライザ１４０は、ストップ・コンディションＰを発行し、表示部１０２側におけるＩ２Ｃ通信を終了する。
【０１８５】
このように、シリアライザ／デシリアライザ１２０、１４０により遅延が生じる場合でも、クロック・ストレッチによりＳＣＬ信号の伝送が停止されているため、コントロール・バイトの送信に利用された８ビット分のビットクロックに続く１ビット分のビットクロックに同期してＡＣＫが送信され、続く８ビット分のビットクロックに同期してデータＤ１が送信され、続く１ビット分のビットクロックに同期してＡＣＫが送信される。さらに、続く８ビット分のビットクロックに同期してデータＤ２が送信され、続く１ビット分のビットクロックに同期してＮＡＣＫが送信される。そのため、マスターデバイス１２２は、ＳＣＬ信号に同期してコントロール・バイトに対するＡＣＫ、データＤ１の書き込み成功を示すＡＣＫ、データＤ２の書き込み失敗を示すＮＡＣＫを正しく受信することができる。
【０１８６】
（２−２−７：リピート・スタート・コンディションの発行）
次に、図２１、図２２を参照しながら、コントロール・バイトに対してＮＡＣＫが返された後にリピート・スタート・コンディションが発行される場合の通信シーケンスについて具体的に説明する。なお、図中において、ＡＤ、ＡＤ’はアドレス情報を示し、Ｘ、Ｘ’はＲ／Ｗフラグを示し、ＮはＮＡＣＫを示す。但し、ＡＤとＡＤ’とは等しくてもよいし、異なっていてもよい。また、ＸとＸ’とは等しくてもよいし、異なっていてもよい。なお、Ｓはスタート・コンディションを示し、Ｐはストップ・コンディション、ＲＳはリピート・スタート・コンディションを示す。
【０１８７】
スタート・コンディションＳが発行されると、マスターデバイス１２２からコントロール・バイトが全てのスレーブデバイス１２４、１４２に送信される。そのうち、スレーブデバイス１２４に向けて送信されるものは、シリアライザ／デシリアライザ１２０、１４０を通さずに伝送される。一方、スレーブデバイス１４２に向けて送信されるものは、シリアライザ／デシリアライザ１２０、１４０を通して伝送される。なお、リピート・スタート・コンディションＲＳの発行に伴うコントロール・バイトの送信に関しても同様である。以下、それぞれのケースについて個々に説明する。
【０１８８】
（ＳＥＲＤＥＳを通さない伝送）
まず、図２１を参照しながら、シリアライザ／デシリアライザ１２０、１４０を通さずにＳＤＡ信号のやり取りが行われるケースについて説明する。
【０１８９】
図２１に示すように、まず、マスターデバイス１２２によりスタート・コンディションＳが発行される。次いで、マスターデバイス１２２によりアドレス情報及びＲ／Ｗフラグを含むコントロール・バイトがＳＤＡを通じて送信される。次いで、スレーブデバイス１２４は、マスターデバイス１２２により送信されたコントロール・バイトを受信し、次のビットクロックに同期してＮＡＣＫをマスターデバイス１２２に送信する。ＮＡＣＫを受信すると、マスターデバイス１２２は、リピート・スタート・コンディションＲＳを発行する。
【０１９０】
リピート・スタート・コンディションＲＳを発行した場合、マスターデバイス１２２は、再びコントロール・バイトを送信する。このとき、マスターデバイス１２２は、コントロール・バイトに含まれるアドレス情報及びＲ／Ｗフラグを変更することができる。ここでは、アドレス情報ＡＤがＡＤ’（スレーブデバイス１２４）に設定され、Ｒ／ＷフラグがＸからＸ’に設定されたものとする。リピート・スタート・コンディションＲＳが発行されると、スレーブデバイス１２４は、その発行後に受信したコントロール・バイトに含まれるアドレス情報ＡＤ’、及びＲ／ＷフラグＸ’に基づいてＩ２Ｃ通信を行う。
【０１９１】
このように、リピート・スタート・コンディションＲＳが発行されるまでの通信シーケンスは、これまで説明してきた通信シーケンスと同じである。また、リピート・スタート・コンディションＲＳが発行された後の通信シーケンスは、その発行後に送信されるコントロール・バイトの内容に応じて変更される。但し、リピート・スタート・コンディションＲＳの発行後に実行される通信シーケンスの内容も、これまで説明してきた通信シーケンスと実質的に同じである。
【０１９２】
（ＳＥＲＤＥＳを通す伝送）
次に、図２２を参照しながら、シリアライザ／デシリアライザ１２０、１４０を通じてＳＤＡ信号のやり取りが行われるケースについて説明する。
【０１９３】
図２２に示すように、まず、マスターデバイス１２２によりスタート・コンディションＳが発行される。次いで、マスターデバイス１２２によりアドレス情報及びＲ／Ｗフラグを含むコントロール・バイトがＳＤＡを通じて送信される。ＳＤＡを通じて送信されたコントロール・バイトは、シリアライザ／デシリアライザ１２０に入力される。コントロール・バイトが入力されると、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを開始し、マスターデバイス１２２の通信動作を一時停止する。そして、シリアライザ／デシリアライザ１２０は、入力されたコントロール・バイト及びＳＣＬ信号をシリアライザ／デシリアライザ１４０に伝送する。
【０１９４】
伝送されたコントロール・バイト及びＳＣＬ信号を受信すると、シリアライザ／デシリアライザ１４０は、スタート・コンディションを発行し、受信したＳＣＬ信号に同期してコントロール・バイトをスレーブデバイス１４２に送信する。シリアライザ／デシリアライザ１４０により送信されたコントロール・バイトを受信すると、スレーブデバイス１４２は、コントロール・バイトの送信に利用されたビットクロックの次のビットクロックに同期してＮＡＣＫを送信する。スレーブデバイス１４２により送信されたＮＡＣＫは、シリアライザ／デシリアライザ１４０により受信され、シリアライザ／デシリアライザ１２０にシリアル伝送される。
【０１９５】
シリアライザ／デシリアライザ１４０からＮＡＣＫを受信すると、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを解除し、マスターデバイス１２２から再び供給されるＳＣＬ信号に同期してＮＡＣＫを送信する。シリアライザ／デシリアライザ１２０により送信されたＮＡＣＫを受信すると、マスターデバイス１２２は、リピート・スタート・コンディションＲＳを発行する。リピート・スタート・コンディションＲＳの発行後、マスターデバイス１２２は、アドレス情報及びＲ／Ｗフラグを再設定したコントロール・バイトを送信する。
【０１９６】
リピート・スタート・コンディションＲＳが発行されると、シリアライザ／デシリアライザ１２０は、リピート・スタート・コンディションＲＳの発行後に受信したコントロール・バイトに含まれるアドレス情報が表示部１０２側のスレーブデバイス１４２のアドレスに一致するか否かを判定する。アドレス情報がスレーブデバイス１４２のアドレスに一致する場合、シリアライザ／デシリアライザ１２０は、シリアライザ／デシリアライザ１４０にコントロール・バイトをシリアル伝送し、Ｉ２Ｃ通信を継続する。一方、アドレス情報がスレーブデバイス１４２のアドレスに一致しない場合、シリアライザ／デシリアライザ１２０は、再びスタート・コンディションＳ（又は、リピート・スタート・コンディションＲＳ）が発行されるまで待機する。
【０１９７】
このように、リピート・スタート・コンディションＲＳが発行されるまでの通信シーケンスは、これまで説明してきた通信シーケンスと同じである。また、リピート・スタート・コンディションＲＳが発行された後の通信シーケンスは、その発行後に送信されるコントロール・バイトの内容に応じて変更される。但し、リピート・スタート・コンディションＲＳの発行後に実行される通信シーケンスの内容も、これまで説明してきた通信シーケンスと実質的に同じである。
【０１９８】
以上、本実施形態に係る信号伝送方法について具体的に説明した。上記の通り、本実施形態に係る信号伝送方法を適用することにより、シリアライザ／デシリアライザ１２０、１４０で伝送遅延が発生する場合においても、マスターデバイス１２２がＳＤＡ信号（Ｙ）を正しく受信することが可能になる。
【０１９９】
［２−３：ＳＥＲＤＥＳの動作］
次に、図２３Ａ〜図２３Ｃ、図２４Ａ〜図２４Ｃを参照しながら、本実施形態に係るシリアライザ／デシリアライザ１２０、１４０により実行される処理の流れについて詳細に説明する。なお、図２３Ａ〜図２３Ｃは、シリアライザ／デシリアライザ１２０の動作に関するものである。一方、図２４Ａ〜図２４Ｃは、シリアライザ／デシリアライザ１４０の動作に関するものである。以下、それぞれについて説明する。
【０２００】
（２−３−１：操作部側ＳＥＲＤＥＳの動作）
まず、図２３Ａ〜図２３Ｃを参照する。図２３Ａに示すように、まず、シリアライザ／デシリアライザ１２０は、スタート・コンディションＳが発行されたか否かを判定する（Ｓ１０２）。スタート・コンディションＳが発行された場合、シリアライザ／デシリアライザ１２０は、ステップＳ１０４の処理に進行する。一方、スタート・コンディションＳが発行されていない場合、シリアライザ／デシリアライザ１２０は、再びステップＳ１０２の処理を繰り返す。
【０２０１】
ステップＳ１０４の処理に進行した場合、シリアライザ／デシリアライザ１２０は、マスターデバイス１２２からコントロール・バイト（アドレス情報ＡＤ＋Ｒ／ＷフラグＸ）を受信する（Ｓ１０４）。次いで、シリアライザ／デシリアライザ１２０は、受信したコントロール・バイトに含まれるアドレス情報ＡＤが表示部１０２側のスレーブデバイス１４２が持つアドレスに一致するか否かを判定する（Ｓ１０６）。アドレス情報ＡＤがスレーブデバイス１４２のアドレスに一致する場合、シリアライザ／デシリアライザ１２０は、ステップＳ１０８の処理に進行する。一方、アドレス情報ＡＤがスレーブデバイス１４２のアドレスに一致しない場合、シリアライザ／デシリアライザ１２０は、図２３ＣのステップＳ１４８の処理に進行する。
【０２０２】
ステップＳ１０８の処理に進行した場合、シリアライザ／デシリアライザ１２０は、Ｒ／ＷフラグＸがＸ＝Ｒｅａｄであるか、Ｘ＝Ｗｒｉｔｅであるかを判定する（Ｓ１０８）。Ｘ＝Ｒｅａｄの場合、シリアライザ／デシリアライザ１２０は、ステップＳ１１０の処理に進行する。一方、Ｘ＝Ｗｒｉｔｅの場合、シリアライザ／デシリアライザ１２０は、ステップＳ１１８の処理に進行する。
【０２０３】
ステップＳ１１０の処理に進行した場合、シリアライザ／デシリアライザ１２０は、表示部１０２側にあるシリアライザ／デシリアライザ１４０にスタート・コンディションＳの発行通知、及びコントロール・バイト（ＡＤ＋Ｘ）を伝送する（Ｓ１１０）。次いで、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを開始する（Ｓ１１２）。次いで、シリアライザ／デシリアライザ１２０は、表示部１０２側にあるシリアライザ／デシリアライザ１４０からの応答を待ち、応答が得られた場合に、その応答がＡＣＫ及びデータＤであるか、ＮＣＫであるかを判定する（Ｓ１１４）。応答がＡＣＫ及びデータＤである場合、シリアライザ／デシリアライザ１２０は、ステップＳ１１６の処理に進行する。一方、応答がＮＡＣＫである場合、シリアライザ／デシリアライザ１２０は、図２３ＣのステップＳ１４６の処理に進行する。
【０２０４】
ステップＳ１１６の処理に進行した場合、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを解除し、シリアライザ／デシリアライザ１４０から取得したＡＣＫ及びデータＤをマスターデバイス１２２に伝送する（Ｓ１１６）。次いで、シリアライザ／デシリアライザ１２０は、図２３ＢのステップＳ１２６の処理に進行し、マスターデバイス１２２からの応答を待ち受ける（Ｓ１２６）。マスターデバイス１２２からの応答が得られた場合、シリアライザ／デシリアライザ１２０は、マスターデバイス１２２からの応答がＡＣＫであるか、ＮＡＣＫであるかを判定する（Ｓ１２８）。マスターデバイス１２２からの応答がＡＣＫである場合、シリアライザ／デシリアライザ１２０は、ステップＳ１３０の処理に進行する。一方、マスターデバイス１２２からの応答がＮＡＣＫである場合、シリアライザ／デシリアライザ１２０は、図２３ＣのステップＳ１４６の処理に進行する。
【０２０５】
ステップＳ１３０の処理に進行した場合、シリアライザ／デシリアライザ１２０は、表示部１０２側にあるシリアライザ／デシリアライザ１４０にＡＣＫをシリアル伝送する（Ｓ１３０）。次いで、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを開始し、マスターデバイス１２２の通信動作を一時停止させる（Ｓ１３２）。次いで、シリアライザ／デシリアライザ１２０は、表示部１０２側にあるシリアライザ／デシリアライザ１４０を通じてスレーブデバイス１４２からデータＤを取得する（Ｓ１３４）。
【０２０６】
次いで、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを解除し、シリアライザ／デシリアライザ１４０から受信したデータＤをマスターデバイス１２２に伝送する（Ｓ１３６）。そして、シリアライザ／デシリアライザ１２０は、再びステップＳ１２６の処理に進行し、ステップＳ１２６以降の処理を実行する。
【０２０７】
さて、ステップＳ１０８においてＲ／ＷフラグＸがＷｒｉｔｅの場合、シリアライザ／デシリアライザ１２０は、ステップＳ１１８の処理に進行し、表示部１０２側にあるシリアライザ／デシリアライザ１４０にスタート・コンディションＳの発行通知、及びコントロール・バイト（ＡＤ＋Ｘ）をシリアル伝送する（Ｓ１１８）。次いで、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを開始し、マスターデバイス１２２の通信動作を一時停止させる（Ｓ１２０）。
【０２０８】
次いで、シリアライザ／デシリアライザ１２０は、表示部１０２側にあるシリアライザ／デシリアライザ１４０からの応答を待ち、その応答がＡＣＫであるか、ＮＡＣＫであるかを判定する（Ｓ１２２）。応答がＡＣＫである場合、シリアライザ／デシリアライザ１２０は、ステップＳ１２４の処理に進行する。一方、その応答がＮＡＣＫである場合、シリアライザ／デシリアライザ１２０は、図２３ＣのステップＳ１４６の処理に進行する。
【０２０９】
ステップＳ１２４の処理に進行した場合、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを解除し、シリアライザ／デシリアライザ１４０から取得したＡＣＫをマスターデバイス１２２に伝送する（Ｓ１２４）。
【０２１０】
次いで、シリアライザ／デシリアライザ１２０は、図２３ＣのステップＳ１３８の処理に進行し、マスターデバイス１２２からの応答を待ち受ける（Ｓ１３８）。次いで、シリアライザ／デシリアライザ１２０は、マスターデバイス１２２からの応答が得られた場合、その応答がリピート・スタート・コンディションＲＳの発行であるか、ストップ・コンディションＰの発行であるか、データＤであるかを判定する（Ｓ１４０）。
【０２１１】
マスターデバイス１２２からの応答がリピート・スタート・コンディションＲＳの発行である場合、シリアライザ／デシリアライザ１２０は、図２３ＡのステップＳ１０４の処理に再び戻り、ステップＳ１０４以降の処理を実行する。また、マスターデバイス１２２からの応答がストップ・コンディションＰの発行である場合、シリアライザ／デシリアライザ１２０は、ステップＳ１４４の処理に進行する。さらに、マスターデバイス１２２からの応答がデータＤである場合、シリアライザ／デシリアライザ１２０は、ステップＳ１４２の処理に進行する。
【０２１２】
ステップＳ１４４の処理に進行した場合、シリアライザ／デシリアライザ１２０は、表示部１０２側のシリアライザ／デシリアライザ１４０にストップ・コンディションＰの発行通知を送信し（Ｓ１４４）、再び図２３ＡのステップＳ１０２の処理に戻る。また、ステップＳ１４２の処理に進行した場合、シリアライザ／デシリアライザ１２０は、表示部１０２側にあるシリアライザ／デシリアライザ１４０にデータＤをシリアル伝送し（Ｓ１４２）、図２３ＡのステップＳ１２０以降の処理を実行する。
【０２１３】
ところで、図２３ＡのステップＳ１１４、Ｓ１２２、及び図２３ＢのステップＳ１２８の処理において応答がＮＡＣＫである場合、シリアライザ／デシリアライザ１２０は、図２３ＣのステップＳ１４６の処理に進行し、マスターデバイス１２０にＮＡＣＫを伝送する（Ｓ１４６）。このとき、シリアライザ／デシリアライザ１２０は、クロック・ストレッチを解除し、マスターデバイス１２２から再び供給されるＳＣＬ信号に同期してＮＡＣＫを伝送する。
【０２１４】
次いで、シリアライザ／デシリアライザ１２０は、マスターデバイス１２２による応答を待ち受け、応答が得られ場合、その応答がリピート・スタート・コンディションＲＳの発行であるか、ストップ・コンディションＰの発行であるかを判定する（Ｓ１４８）。応答がリピート・スタート・コンディションＲＳの発行である場合、シリアライザ／デシリアライザ１２０は、図２３ＡのステップＳ１０４の処理に進行し、ステップＳ１０４以降の処理を実行する。一方、応答がストップ・コンディションＰの発行である場合、シリアライザ／デシリアライザ１２０は、ステップＳ１４４の処理に進行し、表示部１０２側のシリアライザ／デシリアライザ１４０にストップ・コンディションＰの発行通知を送信して（Ｓ１４４）、再び図２３ＡのステップＳ１０２の処理に戻る。
【０２１５】
以上、シリアライザ／デシリアライザ１２０の動作について説明した。
【０２１６】
（２−３−２：表示部側ＳＥＲＤＥＳの動作）
次に、図２４Ａ〜図２４Ｃを参照する。図２４Ａに示すように、まず、シリアライザ／デシリアライザ１４０は、操作部１０６側にあるシリアライザ／デシリアライザ１２０からスタート・コンディションＳの発行通知が伝送されたか否かを判定する（Ｓ２０２）。スタート・コンディションＳの発行通知が検出された場合、シリアライザ／デシリアライザ１４０は、ステップＳ２０４の処理に進行する。一方、スタート・コンディションＳの発行通知が検出されていない場合、シリアライザ／デシリアライザ１４０は、再びステップＳ２０２の処理を繰り返す。
【０２１７】
ステップＳ２０４の処理に進行した場合、シリアライザ／デシリアライザ１４０は、操作部１０６側のシリアライザ／デシリアライザ１２０からコントロール・バイトを受信する（Ｓ２０４）。次いで、シリアライザ／デシリアライザ１４０は、スレーブデバイス１４２にスタート・コンディションＳを発行し、コントロール・バイトを送信する（Ｓ２０６）。
【０２１８】
次いで、シリアライザ／デシリアライザ１４０は、コントロール・バイトに含まれるＲ／ＷフラグＸがＸ＝Ｒｅａｄであるか、Ｘ＝Ｗｒｉｔｅであるかを判定する（Ｓ２０８）。Ｘ＝Ｒｅａｄである場合、シリアライザ／デシリアライザ１４０は、ステップＳ２１０の処理に進行する。一方、Ｘ＝Ｗｒｉｔｅである場合、シリアライザ／デシリアライザ１４０は、ステップＳ２１４の処理に進行する。
【０２１９】
ステップＳ２１０に進行した場合、シリアライザ／デシリアライザ１４０は、スレーブデバイス１４２からの応答を待機し、応答を受信した場合には、その応答がＡＣＫ及びデータＤであるか、ＮＡＣＫであるかを判定する（Ｓ２１０）。応答がＡＣＫ及びデータＤである場合、シリアライザ／デシリアライザ１４０は、ステップＳ２１２の処理に進行する。一方、応答がＮＡＣＫである場合、シリアライザ／デシリアライザ１４０は、図２４ＣのステップＳ２３６の処理に進行する。
【０２２０】
ステップＳ２１２に進行した場合、シリアライザ／デシリアライザ１４０は、スレーブデバイス１４２から取得したＡＣＫ及びデータＤをシリアル化して操作部１０６側のシリアライザ／デシリアライザ１２０に伝送する（Ｓ２１２）。次いで、シリアライザ／デシリアライザ１４０は、図２４ＢのステップＳ２１８の処理に進行し、操作部１０６側にあるシリアライザ／デシリアライザ１２０からの応答を待ち受ける（Ｓ２１８）。
【０２２１】
次いで、シリアライザ／デシリアライザ１４０は、操作部１０６側からの応答を受信した場合に、その応答がＡＣＫであるか、ＮＡＣＫであるかを判定する（Ｓ２２０）。応答がＡＣＫである場合、シリアライザ／デシリアライザ１４０は、ステップＳ２２２の処理に進行する。一方、その応答がＮＡＣＫである場合、図２４ＣのステップＳ２３６の処理に進行する。
【０２２２】
ステップＳ２２２の処理に進行した場合、シリアライザ／デシリアライザ１４０は、操作部１０６側にあるシリアライザ／デシリアライザ１２０から受信したＡＣＫをスレーブデバイス１４２に伝送する（Ｓ２２２）。次いで、シリアライザ／デシリアライザ１４０は、スレーブデバイス１４２からデータＤを取得する（Ｓ２２４）。次いで、シリアライザ／デシリアライザ１４０は、スレーブデバイス１４２から取得したデータＤを操作部１０６側のシリアライザ／デシリアライザ１２０にシリアル伝送し（Ｓ２２６）、再びステップＳ２１８の処理に戻る。
【０２２３】
さて、ステップＳ２０８においてＲ／ＷフラグＸがＷｒｉｔｅである場合、シリアライザ／デシリアライザ１４０は、ステップＳ２１４の処理に進行し、スレーブデバイス１４２からの応答がＡＣＫであるか、ＮＡＣＫであるかを判定する（Ｓ２１４）。応答がＡＣＫの場合、シリアライザ／デシリアライザ１４０は、ステップＳ２１６の処理に進行する。一方、その応答がＮＡＣＫの場合、シリアライザ／デシリアライザ１４０は、図２４ＣのステップＳ２３６の処理に進行する。
【０２２４】
ステップＳ２１６の処理に進行した場合、シリアライザ／デシリアライザ１４０は、スレーブデバイス１４２から取得したＡＣＫを操作部１０６側にあるシリアライザ／デシリアライザ１２０にシリアル伝送する（Ｓ２１６）。次いで、シリアライザ／デシリアライザ１４０は、図２４ＣのステップＳ２２８の処理に進行し、操作部１０６側にあるシリアライザ／デシリアライザ１２０からの応答を待ち受ける（Ｓ２２８）。
【０２２５】
次いで、シリアライザ／デシリアライザ１４０は、操作部１０６側のシリアライザ／デシリアライザ１２０から応答を受信すると、その応答がストップ・コンディションＰの発行通知であるか、データＤであるかを判定する（Ｓ２３０）。応答がストップ・コンディションＰの発行通知である場合、シリアライザ／デシリアライザ１４０は、ステップＳ２３４の処理に進行する。一方、その応答がデータＤである場合、シリアライザ／デシリアライザ１４０は、ステップＳ２３２の処理に進行する。
【０２２６】
ステップＳ２３４の処理に進行した場合、シリアライザ／デシリアライザ１４０は、シリアライザ／デシリアライザ１２０から取得したストップ・コンディションＰの発行通知をスレーブデバイス１４２に伝送し（Ｓ２３４）、再び図２４ＡのステップＳ２０２の処理に戻る。一方、ステップＳ２３２の処理に進行した場合、シリアライザ／デシリアライザ１４０は、シリアライザ／デシリアライザ１２０から取得したデータＤをスレーブデバイス１４２に伝送し（Ｓ２３２）、図２４ＡのステップＳ２１４の処理に進行して、ステップＳ２１４以降の処理を実行する。
【０２２７】
ところで、図２４ＡのステップＳ２１０、Ｓ２１４、及び図２４ＢのステップＳ２２０において、応答がＮＡＣＫであった場合、シリアライザ／デシリアライザ１４０は、図２４ＣのステップＳ２３６の処理に進行する。ステップＳ２３６の処理に進行すると、シリアライザ／デシリアライザ１４０は、操作部１０６側にあるシリアライザ／デシリアライザ１２０にＮＡＣＫを伝送する（Ｓ２３６）。
【０２２８】
次いで、シリアライザ／デシリアライザ１４０は、操作部１０６側のシリアライザ／デシリアライザ１２０からストップ・コンディションＰの発行通知を取得し（Ｓ２３８）、ステップＳ２３４の処理に進行する。次いで、シリアライザ／デシリアライザ１４０は、スレーブデバイス１４２にストップ・コンディションＰの発行通知を伝送し（Ｓ２３４）、再び図２４ＡのステップＳ２０２の処理に戻る。
【０２２９】
以上、シリアライザ／デシリアライザ１４０の動作について説明した。
【０２３０】
［２−４：伝送フォーマット］
次に、図２５を参照しながら、本実施形態に係る信号伝送方法にて利用する伝送フォーマットについて説明する。図２５は、本実施形態に係る信号伝送方法にて利用する伝送フォーマットの一例を示す説明図である。
【０２３１】
本実施形態に係る信号伝送方法は、例えば、図２５に示すような７種類のフレームを用いて実現することができる。当該フレームは、３ビットのヘッダ、及び８ビットのデータにより構成される。
【０２３２】
３ビットのヘッダにより区別されるデータの種類は、（１）スタート・コンディションＳの発行時に送信されるコントロール・バイト、（２）リピート・スタート・コンディションＲＳの発行時に送信されるコントロール・バイト、（３）ストップ・コンディションＰの発行通知、（４）ＡＣＫ、（５）ＡＣＫ＋データ、（６）ＮＡＣＫ、（７）データの７通りである。
【０２３３】
但し、将来的なフォーマットの拡張に対応するために、図２５の例に示すような予備（予約）を設けておく方がよい。このような伝送フォーマットを用いることにより、本実施形態に係る信号伝送方法を実現することができる。
【０２３４】
以上、本実施形態に係る携帯端末１００の構成、信号伝送方法、及び当該信号伝送方法に用いるフレームの構成について説明した。本実施形態の技術を適用することにより、Ｉ２Ｃのようなバスシステムにおいて、ＳＥＲＤＥＳを介したマスターデバイスとスレーブデバイスとの間の信号伝送が実現される。なお、上記の例はＩ２Ｃの仕様に準拠しているため、Ｉ２Ｃバスシステムに適用する場合には、これまでのハードウェア資産、ソフトウェア資産に特別な手を加えることなく、本実施形態の技術により得られる効果を享受することができる。つまり、本実施形態に係る技術を適用することで、既存のＩ２ＣバスシステムにＳＥＲＤＥＳの構成を容易に追加することができるようになる。もちろん、Ｉ２Ｃと同様の仕様を有するバスシステムに対しても同様のことが言える。
【０２３５】
＜３：まとめ＞
最後に、本実施形態に係る技術内容について簡単に纏める。ここで述べる技術内容は、例えば、ＰＣ、携帯電話、携帯ゲーム機、携帯情報端末、情報家電、カーナビゲーションシステム等、種々の電子機器に対して適用することができる。
【０２３６】
上記の電子機器の機能構成は次のように表現することができる。当該電子機器は、第１のバスに接続されたマスター機器から供給されるクロックと、当該クロックに同期して前記マスター機器から送信されるデータとを受信するマスター側受信部と、前記マスター側受信部によりデータが受信された場合に前記マスター機器の通信動作を一時停止させるマスター動作停止部と、前記第１のバスとは異なる第２のバスに接続されたスレーブ機器に対し、前記マスター側受信部により受信されたクロック及びデータを送信するスレーブ側送信部と、を有する。
【０２３７】
さらに、上記の電子機器は、前記スレーブ側送信部により送信されたクロックに同期して前記スレーブ機器から送信されたデータを受信するスレーブ側受信部と、前記スレーブ側受信部によりデータが受信された場合に前記マスター機器の通信動作を再開させるマスター動作再開部と、前記マスター動作再開部により通信動作が再開された前記マスター機器から供給されるクロックに同期して前記スレーブ側受信部により受信されたデータを前記マスター機器に送信するマスター側送信部とを有する。
【０２３８】
上記構成のように、第１のバスに接続されたマスター機器から第２のバスに接続されたスレーブ機器にデータを送信する際、マスター機器の動作を一時停止することにより、マスター機器から供給されるクロックが一時停止される。このようにしてクロックを一時停止させた状態で第２のバスに接続されたスレーブ機器にデータを送信し、当該スレーブ機器から応答データを受信することにより、スレーブ機器との間のデータ伝送に関する処理で遅延が生じたとしても、その遅延時間の間はマスター機器から供給されるクロックが進むことはない。
【０２３９】
そして、スレーブ機器から受信した応答データをマスター機器に送信する際に、マスター機器の動作を再開させ、再び供給されるクロックに同期して送信することで、マスター機器は、クロックに同期して正しく応答データを受信することができるようになる。その結果、伝送遅延による受信不良を回避することができる。
【０２４０】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【０２４１】
例えば、上記の説明においては、シリアライザ／デシリアライザ１２０、１４０の間で行われるシリアル伝送に関する処理が信号遅延の要因とされていた。しかし、信号遅延の要因は、これに限定されない。
【０２４２】
例えば、マスターデバイスとスレーブデバイスとの間に電圧変換を行うブリッジ機器が挿入されている場合、そのブリッジ機器が伝送遅延の原因となることがある。また、マスターデバイスとスレーブデバイスとの間の距離が非常に長い場合に伝送遅延が発生してしまうことがある。
【０２４３】
このような場合に本実施形態に係る信号伝送方法をブリッジ機器に適用し、マスターデバイスとスレーブデバイスとの間に挿入することにより、伝送遅延が発生しても、スレーブデバイスからマスターデバイスへと正しくデータを伝送することが可能になる。このような変形についても、上で説明した本実施形態の技術的範囲に含まれる。
【０２４４】
また、上記説明においては、シリアライザ／デシリアライザ１２０、１４０間の伝送路を同軸ケーブルで構成する例を示したが、シリアライザ／デシリアライザ１２０、１４０に代えて無線送受信部を設けることにより、伝送路を無線に変更することができる。この場合、シリアライザ／デシリアライザ１２０、１４０の構成の中で、シリアル化／パラレル化する要素を無線変調／無線復調する要素に置き換えることで、上記説明と同様に本実施形態に係る信号伝送方法を適用することが可能になる。
【符号の説明】
【０２４５】
１００    携帯端末
１０２    表示部
１０４    ヒンジ部
１０６    操作部
１０８、１１０    Ｉ２Ｃバス
１２０、１４０    シリアライザ／デシリアライザ
１２２    マスターデバイス
１２４、１４２    スレーブデバイス
１３０    Ｉ２Ｃインターフェース
１３２    Ｉ２Ｃスレーブデバイス機能提供部
１３４、１５８    送信部
１３６、１５０    ＰＨＹレイヤ機能提供部
１３８、１５２    受信部
１５４    Ｉ２Ｃマスタ機能提供部
１５６    Ｉ２Ｃインターフェース
【図１】
2011044100.tif 000003
【図２】
2011044100.tif 000004
【図３】
2011044100.tif 000005
【図４】
2011044100.tif 000006
【図５】
2011044100.tif 000007
【図６】
2011044100.tif 000008
【図７】
2011044100.tif 000009
【図８】
2011044100.tif 000010
【図９】
2011044100.tif 000011
【図１０】
2011044100.tif 000012
【図１１】
2011044100.tif 000013
【図１２】
2011044100.tif 000014
【図１３】
2011044100.tif 000015
【図１４】
2011044100.tif 000016
【図１５】
2011044100.tif 000017
【図１６】
2011044100.tif 000018
【図１７】
2011044100.tif 000019
【図１８】
2011044100.tif 000020
【図１９】
2011044100.tif 000021
【図２０】
2011044100.tif 000022
【図２１】
2011044100.tif 000023
【図２２】
2011044100.tif 000024
【図２３Ａ】
2011044100.tif 000025
【図２３Ｂ】
2011044100.tif 000026
【図２３Ｃ】
2011044100.tif 000027
【図２４Ａ】
2011044100.tif 000028
【図２４Ｂ】
2011044100.tif 000029
【図２４Ｃ】
2011044100.tif 000030
【図２５】
2011044100.tif 000031