(57)【要約】【課題】ＰＷＭ制御の開始直後などに、ＰＷＭ信号のデューティ比がゼロになることを防止する。【解決手段】ＰＷＭリミッター回路の構成を、ＰＷＭリミッター回路の出力信号がある一定値より高くなることを防止し、かつ、ある一定値より低くなることを防止することが可能な構成にする。このＰＷＭリミッター回路は、コンパレータ回路２０，コントローラ回路およびスイッチ回路で構成されている。第１の入力端子には、最大デューティ比基準電圧ＶｒｅｆＨが入力され、第２の入力端子には、最小デューティ比基準電圧ＶｒｅｆＨが入力され、第３の入力端子には、誤差増幅器からの出力電圧Ｖｅｒｒが入力される。【選択図】図１
2011120458.tif 000002
【特許請求の範囲】
【請求項１】
最大デューティ比基準電圧が入力される第１の端子と、
最小デューティ比基準電圧が入力される第２の端子と、
第３の端子に入力された電圧と前記最大デューティ比基準電圧および前記最小デューティ比基準電圧とをそれぞれ比較するコンパレータと、
前記第３の端子に入力された電圧が前記最大デューティ比基準電圧より大きい場合にオンになる第１のスイッチと、
前記第３の端子に入力された電圧が前記最小デューティ比基準電圧より小さい場合にオンになる第２のスイッチと、
前記第３の端子に入力された電圧が前記最小デューティ比基準電圧より大きく、かつ、前記最大デューティ比基準電圧より小さい場合にオンになる第３のスイッチと、
前記第１のスイッチ、前記第２のスイッチおよび前記第３のスイッチと電気的に接続された出力端子と、
を有することを特徴とするＰＷＭリミッター回路。
【請求項２】
請求項１において、
前記第１のスイッチはＰ型トランジスタで構成され、
前記第２のスイッチはＮ型トランジスタで構成されていることを特徴とするＰＷＭリミッター回路。
【請求項３】
請求項１又は２に記載のＰＷＭリミッターを有するＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
技術分野は、電源回路等（例えば、スイッチングレギュレータ）に適用できるＰＷＭリミッター回路に関する。
【背景技術】
【０００２】
電源回路に用いられるＰＷＭ制御は、ＰＷＭ信号のデューティ比を変化させることにより、入力電圧を昇圧または降圧させるものである。
【０００３】
図５は、ＰＷＭ制御回路の構成例である。このＰＷＭ制御回路は、誤差増幅器５０，参照電圧発生回路６０，ＰＷＭリミッター回路７０，三角波を生成する発振器８０およびＰＷＭコンパレータ９０から構成されている。
【０００４】
誤差増幅器５０は、帰還電圧Ｖｆｂと、基準電圧との差を増幅し、電圧Ｖｅｒｒを出力する回路である。
【０００５】
参照電圧発生回路６０は、基準電圧および参照電圧Ｖｒｅｆを生成する回路である。
【０００６】
ＰＷＭリミッター回路７０は、誤差増幅器５０の出力電圧Ｖｅｒｒと、参照電圧Ｖｒｅｆとを比較して、その出力電圧Ｖｅｒｓを制御する回路である。
【０００７】
発振器８０は、ＰＷＭ信号の生成に必要な信号である三角波Ｖｏｓｃを発生させる回路である。
【０００８】
ＰＷＭコンパレータ９０は、ＰＷＭリミッター回路７０の出力電圧Ｖｅｒｓと、発振器８０が生成した三角波Ｖｏｓｃから、ＰＷＭ信号を出力する回路である。
【０００９】
ＰＷＭ制御において、ＰＷＭ信号のデューティ比がある一定値（８０％）よりも高くなると、高調波ノイズの発生という問題が生ずるおそれがある。また、過剰な電流が流れることにより素子が故障するという問題が生ずるおそれがある。
【００１０】
したがって、上記の問題を発生させずにＰＷＭ制御を行うためには、ＰＷＭ信号のデューティ比がある一定値よりも高くなることを防ぐリミッター制御を行うことが必要となる。
【００１１】
特許文献１では、リミッター制御の方法として、誤差増幅器の出力電圧が最大デューティ比電圧を超える場合、最大デューティ比電圧をコンパレータに入力することで、ＰＷＭ信号のデューティ比を制御する方法が提案されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平１０−１２７０４７号  公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ＰＷＭ信号のデューティ比がある一定値よりも高くなることを防ぐためにリミッター制御をしていても、ＰＷＭ制御の開始直後には、ＰＷＭ信号のデューティ比がゼロになり、コイルに流れる電流のリンギングによるノイズの発生や、定電圧制御回路の不安定動作などを引き起こすという課題があった。
【００１４】
太陽電池など入力電圧の変動が大きい機器を電源として使用してＰＷＭ制御する場合も同様に、ＰＷＭ信号のデューティ比がゼロになるという課題があった。
【課題を解決するための手段】
【００１５】
ＰＷＭリミッター回路の構成を、ＰＷＭ信号のデューティ比がある一定値より高くなることを防止し、かつ、ある一定値より低くなることを防止することが可能な構成にする。
【００１６】
本発明の一態様は、最大デューティ比基準電圧が入力される第１の端子と、最小デューティ比基準電圧が入力される第２の端子と、第３の端子に入力された電圧と最大デューティ比基準電圧とを比較するコンパレータおよび第３の端子に入力された電圧と最小デューティ比基準電圧とを比較するコンパレータと、第３の端子に入力された電圧が最大デューティ比基準電圧より大きい場合にオンになる第１のスイッチと、第３の端子に入力された電圧が最小デューティ比基準電圧より小さい場合にオンになる第２のスイッチと、第３の端子に入力された電圧が最小デューティ比基準電圧より大きく、かつ、最大デューティ比基準電圧より小さい場合にオンになる第３のスイッチと、第１のスイッチ、第２のスイッチおよび第３のスイッチと電気的に接続された出力端子と、を有することを特徴とするＰＷＭリミッター回路である。
【発明の効果】
【００１７】
ＰＷＭ信号のデューティ比が常に存在する状態に保つよう制御することで、ノイズの発生を低減し、また不安定動作を防止できる。
【図面の簡単な説明】
【００１８】
【図１】ＰＷＭリミッター回路の回路図
【図２】ＰＷＭリミッター回路の回路図
【図３】誤差増幅器の出力電圧Ｖｅｒｒが、最小デューティ比基準電圧ＶｒｅｆＬより小さい場合を含む場合におけるＰＷＭ信号生成を示すグラフ
【図４】誤差増幅器の出力電圧Ｖｅｒｒが、最大デューティ比基準電圧ＶｒｅｆＨより大きい場合を含む場合におけるＰＷＭ信号生成を示すグラフ
【図５】ＰＷＭ制御回路の構成例を示す回路図
【図６】ＰＷＭ制御回路を用いたＤＣ−ＤＣコンバータの構成例を示す回路図
【発明を実施するための形態】
【００１９】
以下、開示される発明の実施の形態について、図面を用いて説明する。ただし、発明は以下の説明に限定されず、その発明の趣旨およびその範囲から逸脱することなく、その態様および詳細をさまざまに変更し得ることは当業者であれば容易に理解される。したがって、発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２０】
（実施の形態１）
図１は、本実施の形態におけるＰＷＭリミッター回路の回路図である。このＰＷＭリミッター回路は、コンパレータ回路２０，コントローラ回路３０およびスイッチ回路４０で構成されている。
【００２１】
入力端子１０には、誤差増幅器からの出力電圧Ｖｅｒｒが入力される。
【００２２】
入力端子１１には、最大デューティ比基準電圧ＶｒｅｆＨが入力される。
【００２３】
入力端子１２には、最小デューティ比基準電圧ＶｒｅｆＬが入力される。
【００２４】
最大デューティ比基準電圧ＶｒｅｆＨおよび最小デューティ比基準電圧ＶｒｅｆＬを出力するための回路は、オペアンプで構成されていてもよい。
【００２５】
コンパレータ回路２０は、誤差増幅器からの出力電圧Ｖｅｒｒと、最大デューティ比基準電圧ＶｒｅｆＨおよび最小デューティ比基準電圧ＶｒｅｆＬをそれぞれ比較するための回路である。
【００２６】
コンパレータ回路２０は、コンパレータ２１および２２で構成されている。
【００２７】
コンパレータ２１の非反転入力端子には、誤差増幅器からの出力電圧Ｖｅｒｒが入力される。コンパレータ２１の反転入力端子には、最大デューティ比基準電圧ＶｒｅｆＨが入力される。
【００２８】
コンパレータ２２の非反転入力端子には、最小デューティ比基準電圧ＶｒｅｆＬが入力される。コンパレータ２２の反転入力端子には、誤差増幅器からの出力電圧Ｖｅｒｒが入力される。
【００２９】
コントローラ回路３０は、コンパレータ回路２０の出力信号をスイッチ回路４０で制御するための信号を生成する回路である。
【００３０】
コントローラ回路３０は、ＮＯＴゲート３１および３２ならびにＮＯＲゲート３３，３４および３５で構成されている。
【００３１】
スイッチ回路４０は、スイッチ４１，４２および４３で構成されている。ここでは、スイッチ４１，４２および４３は、ＮＭＯＳトランジスタを用いたＭＯＳスイッチで構成されている。
【００３２】
ここで、スイッチ回路４０を構成するトランジスタは、チャネル層にシリコンを用いた薄膜トランジスタである。なお、スイッチ回路４０を構成するトランジスタの構造は、シングルゲート構造に限らず、ダブルゲート構造などのマルチゲート構造であってもよい。
【００３３】
また、スイッチ回路４０を構成するトランジスタのチャネル層は、シリコンに限られず、酸化物半導体などを用いてもよい。
【００３４】
なお、スイッチ４１，４２および４３は、コントローラ回路３０からの信号によってオン、オフが切り替わるものであれば、この構成に限られない。
【００３５】
出力端子１３には、ＰＷＭリミッター回路の出力電圧Ｖｅｒｓが出力される。
【００３６】
続いて、このＰＷＭリミッター回路による、ＰＷＭ信号の制御方法について説明する。
【００３７】
ＰＷＭ信号のデューティ比の制御は、ＰＷＭコンパレータにおいて、誤差増幅器の出力電圧Ｖｅｒｒと、三角波Ｖｏｓｃとを比較して、その差分を増幅することにより行う。
【００３８】
ＰＷＭコンパレータは、誤差増幅器の出力電圧ｅｒｒと三角波Ｖｏｓｃを比較し、三角波Ｖｏｓｃの信号レベルが誤差増幅器の出力電圧Ｖｅｒｒより大きい場合は、Ｈ（ハイレベル）をＰＷＭ信号として出力する。一方、三角波Ｖｏｓｃの信号レベルが誤差増幅器の出力電圧Ｖｅｒｒより小さい場合は、Ｌ（ローレベル）をＰＷＭ信号として出力する。
【００３９】
三角波Ｖｏｓｃより誤差増幅器の出力電圧Ｖｅｒｒが小さい場合は、ＰＷＭ信号はデューティ比を有しない。同様に、三角波Ｖｏｓｃより誤差増幅器の出力電圧Ｖｅｒｒが大きい場合も、ＰＷＭ信号はデューティ比を有しない。
【００４０】
まず、誤差増幅器の出力電圧Ｖｅｒｒが、最小デューティ比基準電圧ＶｒｅｆＬより小さい場合を考える。
【００４１】
この場合、スイッチ４３がオンとなり、ＰＷＭリミッター回路の出力電圧Ｖｅｒｓとして、最小デューティ比基準電圧ＶｒｅｆＬが出力される。
【００４２】
図３は、誤差増幅器の出力電圧Ｖｅｒｒが、最小デューティ比基準電圧ＶｒｅｆＬより小さい場合を含む場合におけるＰＷＭ信号生成を示すグラフである。
【００４３】
図３（Ａ）において、縦軸は電圧［Ｖ］、横軸は時間［ｓ］を示す。また、線１００は三角波Ｖｏｓｃ、線１１０は誤差増幅器の出力電圧Ｖｅｒｒ、線１２０は最小デューティ比基準電圧ＶｒｅｆＬを示す。
【００４４】
図３（Ｂ）において、縦軸は電圧［Ｖ］、横軸は時間［ｓ］を示す。また、線１３０は、図３（Ａ）に表される三角波と誤差増幅器の出力電圧又は最小デューティ比基準電圧から生成されるＰＷＭ信号を示す。
【００４５】
図３（Ａ）の領域１２５において、誤差増幅器の出力電圧Ｖｅｒｒは、最小デューティ比基準電圧ＶｒｅｆＬより小さい。したがって、ＰＷＭリミッター回路の出力電圧Ｖｅｒｓとして、最小デューティ比基準電圧ＶｒｅｆＬが出力される。
【００４６】
次に、誤差増幅器の出力電圧Ｖｅｒｒが、最大デューティ比基準電圧ＶｒｅｆＨより大きい場合を考える。
【００４７】
この場合、スイッチ４１がオンとなり、ＰＷＭリミッター回路の出力電圧Ｖｅｒｓとして、最大デューティ比基準電圧ＶｒｅｆＨが出力される。
【００４８】
図４は、誤差増幅器の出力電圧Ｖｅｒｒが、最大デューティ比基準電圧ＶｒｅｆＨより大きい場合を含む場合におけるＰＷＭ信号生成を示すグラフである。
【００４９】
図４（Ａ）において、縦軸は電圧［Ｖ］、横軸は時間［ｓ］を示す。また、線１００は三角波Ｖｏｓｃ、線１１０は誤差増幅器の出力電圧Ｖｅｒｒ、線１４０は最大デューティ比基準電圧ＶｒｅｆＨを示す。
【００５０】
図４（Ｂ）において、縦軸は電圧［Ｖ］、横軸は時間［ｓ］を示す。また、線１３０は、図４（Ａ）に表される三角波と誤差増幅器の出力電圧又は最大デューティ比基準電圧から生成されるＰＷＭ信号を示す。
【００５１】
図４（Ａ）の領域１４５において、誤差増幅器の出力電圧Ｖｅｒｒは、最大デューティ比基準電圧ＶｒｅｆＨより大きい。したがって、ＰＷＭリミッター回路の出力電圧Ｖｅｒｓとして、最大デューティ比基準電圧ＶｒｅｆＨが出力される。
【００５２】
最後に、誤差増幅器の出力電圧Ｖｅｒｒが、最小デューティ比基準電圧ＶｒｅｆＬより大きく、かつ、最大デューティ比基準電圧ＶｒｅｆＨより小さい場合を考える。
【００５３】
この場合、スイッチ４２がオンとなり、ＰＷＭリミッター回路の出力電圧Ｖｅｒｓとして、誤差増幅器の出力電圧Ｖｅｒｒが出力される。
【００５４】
以上の制御により、ＰＷＭリミッター回路の出力電圧Ｖｅｒｓは、常に三角波Ｖｏｓｃの振幅の中に存在することとなり、ＰＷＭ信号は常にデューティ比を有する信号となる。
【００５５】
（実施の形態２）
図２は、本実施の形態におけるＰＷＭリミッター回路の回路図である。このＰＷＭリミッター回路は、図１と比較してスイッチ回路４０およびコントローラ回路３０の構成が異なる。
【００５６】
スイッチ４４は、ＰＭＯＳトランジスタＱ１を用いたＭＯＳスイッチで構成されている。ソースとドレインを短絡させたＰＭＯＳトランジスタＱ２は、ＰＭＯＳトランジスタＱ１がオフするとき、ゲートからのフィードスルー電荷を補償するためのダミースイッチとして付けている。
【００５７】
ＭＯＳスイッチであるＰＭＯＳトランジスタＱ１と、ダミースイッチであるＰＭＯＳトランジスタＱ２とは、逆位相のパルスで駆動するため、コントローラ回路３０にはＮＯＴゲート３６が設けられている。
【００５８】
スイッチ４５は、ＰＭＯＳトランジスタＱ３とＮＭＯＳトランジスタＱ４を用いたＭＯＳスイッチ（トランスミッションゲート）で構成されている。スイッチ４５の駆動のため、コントローラ回路３０にはＮＯＴゲート３７が設けられている。
【００５９】
スイッチ４６は、ＮＭＯＳトランジスタＱ５を用いたＭＯＳスイッチに、ＮＭＯＳトランジスタＱ６をダミースイッチとして付けたもので構成されている。スイッチ４６の駆動のため、コントローラ回路３０にはＮＯＴゲート３８が設けられている。
【００６０】
ＭＯＳスイッチとして用いるトランジスタの極性はこれに限られないが、最大デューティ比基準電圧ＶｒｅｆＨが入力される入力端子１１に、ＰＭＯＳトランジスタＱ１を用いたＭＯＳスイッチであるスイッチ４４を接続することには利点がある。その利点とは、ＰＭＯＳトランジスタＱ１のゲート−ソース電圧（Ｖｇｓ）が高くなり、その結果、ソース−ドレイン抵抗（Ｒｄｓ）が低くなることである。
【００６１】
最小デューティ比基準電圧ＶｒｅｆＬが入力される入力端子１２に、ＮＭＯＳトランジスタＱ５を用いたＭＯＳスイッチであるスイッチ４６を接続することでも、同様の効果を得ることができる。
【００６２】
なお、図２に示すＰＷＭリミッター回路によるＰＷＭ信号の制御方法は、図１に示すＰＷＭリミッター回路と同様である。
【００６３】
（実施の形態３）
図６は、実施の形態１及び２で示されたＰＷＭリミッター回路を含むＰＷＭ制御回路を用いたＤＣ−ＤＣコンバータの回路図である。
【００６４】
本実施の形態で説明されるＤＣ−ＤＣコンバータ２００は、パワートランジスタ２１０、コイル２２０、ダイオード２３０、コンデンサ２４０、抵抗２５０、抵抗２６０およびＰＷＭ制御回路２７０で構成される。ＤＣ−ＤＣコンバータ２００は、出力電圧から分圧された電圧をＰＷＭ制御回路２７０でモニタリングし、出力電圧を所望の値にする。
【００６５】
ＰＷＭ制御回路２７０はパワートランジスタ２１０を駆動させるＰＷＭ信号を制御する。ＰＷＭ制御回路２７０の構成は、図５に示された回路と同様である。ＰＷＭ制御回路２７０に含まれるＰＷＭリミッター回路は、ＰＷＭ信号のデューティ比の上限、下限を制御する。本実施の形態のＰＷＭリミッター回路の構成は図１、図２と同様である。また、これらのＰＷＭリミッター回路によるＰＷＭ信号制御方法については、実施の形態１および実施の形態２と同様であるため説明を省略する。
【符号の説明】
【００６６】
１０，１１，１２  入力端子
１３  出力端子
２０  コンパレータ回路
２１，２２  コンパレータ
３０  コントローラ回路
３１，３２，３６，３７，３８  ＮＯＴゲート
３３，３４，３５  ＮＯＲゲート
４０  スイッチ回路
４１，４２，４３，４４，４５，４６  スイッチ
５０  誤差増幅器
６０  参照電圧発生回路
７０  ＰＷＭリミッター回路
８０  発振器
９０  ＰＷＭコンパレータ
１００  三角波Ｖｏｓｃ
１１０  誤差増幅器の出力電圧Ｖｅｒｒを示す線
１２０  最小デューティ比基準電圧ＶｒｅｆＬを示す線
１２５  領域
１３０  ＰＷＭ信号を示す線
１４０  最大デューティ比基準電圧ＶｒｅｆＨを示す線
１４５  領域
Ｑ１，Ｑ２，Ｑ３  Ｐ型トランジスタ
Ｑ４，Ｑ５，Ｑ６  Ｎ型トランジスタ
２００  ＤＣ−ＤＣコンバータ
２１０  パワートランジスタ
２２０  コイル
２３０  ダイオード
２４０  コンデンサ
２５０  抵抗
２６０  抵抗
２７０  ＰＷＭ制御信号
【図１】
2011120458.tif 000003
【図２】
2011120458.tif 000004
【図３】
2011120458.tif 000005
【図４】
2011120458.tif 000006
【図５】
2011120458.tif 000007
【図６】
2011120458.tif 000008