(57)【要約】【課題】半導体装置及び半導体ユニットにおいて、基板上に直接実装された半導体素子間の配線接続を、コネクタを用いて行うことができるようにして、携帯機器などの更なる小型化を図る。【解決手段】めっき工程を用いてマイクロコネクタを作成したことにより、ベアチップＩＣ７の高さや幅方向の大きさに合わせた微細なマイクロコネクタ１、１１を得ることができる。このような微細なマイクロコネクタ１、１１を備えているので、基板６上に直接実装されたベアチップＩＣ７間の配線接続をマイクロコネクタ１、１１で行うことができる。また、基板６の垂直方向への接続用のマイクロコネクタ１と、基板６の水平方向への接続用のマイクロコネクタ１１とを備えているので、ベアチップＩＣ７が直接実装された基板６を有する半導体装置同士（１０ｎ，１０ｐ，１０ｑ）を、マイクロコネクタ１、１１を用いて基板の垂直方向と水平方向に接続できる。【選択図】図１７
2011096703.tif 000002
【特許請求の範囲】
【請求項１】
導体パターンを有する基板上にめっき工程を用いて作成されたマイクロコネクタを備えた半導体装置において、
前記基板上に半導体素子が直接実装されることを特徴とする半導体装置。
【請求項２】
前記基板は、前記導体パターンの端部に、前記半導体素子との電気的な接続用の基板側端子を有し、
前記半導体素子は、前記基板との電気的な接続用の半導体素子側端子を有し、
前記基板側端子と前記半導体素子側端子とは、ワイヤボンディングにより、電気的に接続されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記基板は、前記導体パターンの端部に、前記半導体素子との電気的な接続用の基板側端子を有し、
前記半導体素子は、前記基板との電気的な接続用の電極端子であるバンプを有し、
前記半導体素子は、前記バンプを介して、前記基板側端子と電気的に接続されることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記マイクロコネクタは、前記基板の水平方向への接続用のマイクロコネクタであることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
前記マイクロコネクタは、前記基板の垂直方向への接続用のマイクロコネクタであることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項６】
前記基板の垂直方向への接続用のマイクロコネクタを、該基板の両面に備え、該基板は、該基板の両面を電気的に接続するための電気的接続部材を有することを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記マイクロコネクタには、前記基板の垂直方向への接続用のマイクロコネクタと、前記基板の水平方向への接続用のマイクロコネクタとが含まれることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項８】
前記マイクロコネクタを用いて、前記請求項１乃至７のいずれか一項に記載の半導体装置を２つ以上接続して形成したことを特徴とする半導体ユニット。
【請求項９】
前記接続された２つ以上の半導体装置を一体的にパッケージ化して形成したことを特徴とする請求８に記載の半導体ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異なる基板上に設けられた回路間や機器間の電気的接続を行うためのコネクタを備えた半導体装置、及びこの半導体装置をコネクタにより接続して形成された半導体ユニットに関する。
【背景技術】
【０００２】
従来、異なる基板上に設けられた回路間や、機器間の電気的接続を行うためのコネクタは、ばねとなる金属材料を機械的に切断して、切断後の金属材料に曲げ加工を行う方法により作成されている。しかしながら、金属材料に機械的な切断加工や曲げ加工を行ってコネクタを作成する方法では、コネクタの微細化に限界があり、ベアチップのＩＣの高さや幅方向の大きさに合わせた微細なコネクタを製造することができなかった。このため、ベアチップのＩＣ間の配線接続にコネクタを用いることができず、携帯機器などの更なる小型化を図ることが困難であるといった問題があった。
【０００３】
ところで、基板間を電気的に接続するためのコネクタの分野において、シリコン基板の上面に複数層の遅延マスクを形成する工程と、イオンエッチング工程とを用いて、コネクタとなる柱状端子と穴状端子とを形成するようにしたものが知られている（例えば、特許文献１参照）。
【０００４】
しかしながら、上記特許文献１に記載のコネクタを構成する柱状端子は、ある程度の大きさ（一辺がおよそ５０μｍ〜１５０μｍ）のＳｉ（シリコン）の柱の上に酸化膜と金属膜を形成したものであるため、微細化に限界がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−７５４９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記課題を解決するものであり、基板上に直接実装された半導体素子間の配線接続を、コネクタを用いて行うことができるようにして、携帯機器などの更なる小型化を図ることが可能な半導体装置及び半導体ユニットを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、請求項１の発明は、導体パターンを有する基板上にめっき工程を用いて作成されたマイクロコネクタを備えた半導体装置において、前記基板上に半導体素子が直接実装されるものである。
【０００８】
請求項２の発明は、請求項１に記載の半導体装置において、前記基板は、前記導体パターンの端部に、前記半導体素子との電気的な接続用の基板側端子を有し、前記半導体素子は、前記基板との電気的な接続用の半導体素子側端子を有し、前記基板側端子と前記半導体素子側端子とは、ワイヤボンディングにより、電気的に接続されるものである。
【０００９】
請求項３の発明は、請求項１に記載の半導体装置において、前記基板は、前記導体パターンの端部に、前記半導体素子との電気的な接続用の基板側端子を有し、前記半導体素子は、前記基板との電気的な接続用の電極端子であるバンプを有し、前記半導体素子は、前記バンプを介して、前記基板側端子と電気的に接続されるものである。
【００１０】
請求項４の発明は、請求項１乃至３のいずれか一項に記載の半導体装置において、前記マイクロコネクタは、前記基板の水平方向への接続用のマイクロコネクタであるものである。
【００１１】
請求項５の発明は、請求項１乃至３のいずれか一項に記載の半導体装置において、前記マイクロコネクタは、前記基板の垂直方向への接続用のマイクロコネクタであるものである。
【００１２】
請求項６の発明は、請求項５に記載の半導体装置において、前記基板の垂直方向への接続用のマイクロコネクタを、該基板の両面に備え、該基板は、該基板の両面を電気的に接続するための電気的接続部材を有するものである。
【００１３】
請求項７の発明は、請求項１乃至３のいずれか一項に記載の半導体装置において、前記マイクロコネクタには、前記基板の垂直方向への接続用のマイクロコネクタと、前記基板の水平方向への接続用のマイクロコネクタとが含まれるものである。
【００１４】
請求項８の発明は、前記マイクロコネクタを用いて、前記請求項１乃至７のいずれか一項に記載の半導体装置を２つ以上接続して形成した半導体ユニットである。
【００１５】
請求項９の発明は、請求項８に記載の半導体ユニットにおいて、前記接続された２つ以上の半導体装置を一体的にパッケージ化して形成したものである。
【発明の効果】
【００１６】
請求項１の発明によれば、めっき工程を用いてマイクロコネクタを作成したことにより、ベアチップＩＣ等の半導体素子の高さや幅方向の大きさに合わせた微細なマイクロコネクタを得ることができる。このような微細なマイクロコネクタを備えているので、基板上に直接実装されたベアチップＩＣ等の半導体素子間の配線接続をマイクロコネクタを用いて行うことができる。従って、携帯機器などの更なる小型化を図ることができる。
【００１７】
また、請求項２の発明によれば、基板側端子と半導体素子側端子とが、ワイヤボンディングにより電気的に接続されるので、半導体素子と基板とが、確実に電気的に接続される。
【００１８】
また、請求項３の発明によれば、半導体素子が、バンプを介して、基板側端子と電気的に接続されるので、半導体素子と基板とが、確実に電気的に接続される。
【００１９】
また、請求項４の発明によれば、半導体素子が直接実装された基板を有する半導体装置同士を、マイクロコネクタを用いて基板の水平方向に接続することができるので、携帯機器などの更なる薄型化を図ることができる。
【００２０】
また、請求項５の発明によれば、半導体素子が直接実装された基板を有する半導体装置同士を、マイクロコネクタを用いて基板の垂直方向に接続することができるので、半導体素子を有する基板を基板の垂直方向に積層することができる。
【００２１】
また、請求項６の発明によれば、基板の両面に設けられた垂直方向への接続用のマイクロコネクタを用いて、３つ以上の半導体装置を基板の垂直方向に接続して、半導体素子を有する基板を基板の垂直方向に多段に積層することができる。しかも、導体パターンとマイクロコネクタと電気的接続部材とを用いて、積層された基板上の半導体素子間を電気的に接続することができる。このように、半導体素子を有する基板を基板の垂直方向に多段に積層して、積層された基板上の半導体素子間を電気的に接続することにより、小型で省スペース化を図ることが可能な半導体ユニット（回路モジュール）を得ることができる。
【００２２】
また、請求項７の発明によれば、半導体素子が直接実装された基板を有する半導体装置同士を、マイクロコネクタを用いて基板の垂直方向と水平方向に接続することができるので、小型で省スペース化を図ることが可能な半導体ユニット（回路モジュール）を簡単に得ることができる。
【００２３】
また、請求項８の発明によれば、簡易に目的に応じた半導体ユニットを得ることができ、しかも、この半導体ユニットを組み込む機器の小型化を図ることができる。
【００２４】
また、請求項９の発明によれば、請求項８の発明の効果に加えて、半導体ユニットを１つの半導体素子とみなせるようにすることができる。
【図面の簡単な説明】
【００２５】
【図１】（ａ）（ｂ）は、それぞれ本発明の第１の実施形態に係る半導体装置の上面図と側面図。
【図２】異なる種類の金属を多層化して形成した場合における、図１中の雌端子側部材を備えた半導体装置の側面図。
【図３】（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）（ｇ）（ｈ）（ｉ）は、同雌端子側部材の各製造段階における支持基板上の積層状態を示す側面図及び上面図。
【図４】（ａ）（ｂ）は、それぞれ本発明の第１の実施形態の半導体装置の第１の変形例の上面図と側面図。
【図５】（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）（ｇ）（ｈ）（ｉ）は、同変形例における雌端子側部材の各製造段階における支持基板上の積層状態を示す側面図と上面図。
【図６】（ａ）（ｂ）（ｃ）（ｄ）は、同雌端子側部材の各製造段階における支持基板上の積層状態を示す側面図と上面図。
【図７】本発明の第１の実施形態の半導体装置の第２の変形例の上面図。
【図８】本発明の第１の実施形態に係る半導体装置のＩＣを支持基板と電気的に接続する方法の一例を示す上面図。
【図９】同半導体装置のＩＣを支持基板と電気的に接続する方法の他の例を示す断面図。
【図１０】（ａ）（ｂ）は、それぞれ同半導体装置を２つ接続してパッケージ化した半導体ユニットと、３つ接続してパッケージ化した半導体ユニットの透視上面図。
【図１１】本発明の第２の実施形態に係る半導体装置の側面図。
【図１２】（ａ）（ｂ）は、それぞれ同半導体装置のマイクロコネクタの雄端子と雌端子の平面図。
【図１３】（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）（ｇ）（ｈ）（ｉ）は、同雄端子の各製造段階における支持基板上の積層状態を示す断面図と上面図。
【図１４】（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）（ｇ）（ｈ）は、同雌端子の各製造段階における支持基板上の積層状態を示す側面図と上面図。
【図１５】図１１中のマイクロコネクタを適用した実用的な半導体装置の第１の例の接続方法を示す上面図と側面図。
【図１６】図１１中のマイクロコネクタを適用した実用的な半導体装置の第２の例の接続方法を示す側面図。
【図１７】（ａ）は本発明の第３の実施形態に係る半導体装置の上面図、（ｂ）は同半導体装置と他の半導体装置との接続の様子を示す側面図。
【発明を実施するための形態】
【００２６】
以下、本発明の一実施形態に係る半導体装置について、図面を参照して説明する。
＜第１の実施形態＞
図１（ａ）（ｂ）は、それぞれ本発明の第１の実施形態による半導体装置の上面と側面とを示す。第１の実施形態の半導体装置は、主に請求項１乃至４に相当する。なお、支持基板６上には、導体パターンが形成されているが、図１（ａ）（ｂ）では、導体パターンの図示を省略している。また、図２乃至図７、及び図１０乃至図１７においても、導体パターンの図示を省略している。
【００２７】
第１の実施形態の半導体装置１０ａ、１０ｂは、支持基板６の水平方向への接続用のマイクロコネクタ１を備えている。このマイクロコネクタ１は、セラミックやガラスエポキシ材等の支持基板（請求項における基板）６上に、レジストのパターニング工程を含む半導体プロセスとめっき工程とを用いて作成された、雄端子４と雌端子９とから構成されている。雌端子９は、雌端子側部材２と雌端子側部材３とから構成されている。雌端子側部材２は、弾性を有する雌側ばね部２ａと、立ち上がり部２ｂと、支持基盤６と接合する土台部２ｃとを有している。雌端子側部材３も、弾性を有する雌側ばね部３ａと、立ち上がり部３ｂと、支持基盤６と接合する土台部３ｃとを有している。雄端子４は、弾性を有する菱型状の雄側ばね部４ａと、立ち上がり部４ｂと、支持基盤６と接合する土台部４ｃとを有している。雌側ばね部２ａ、３ａの先端には、それぞれ雄側ばね部４ａの抜け止めとなるストッパ２ｄ、３ｄが設けられている。雌側ばね部２ａ、３ａと雄側ばね部４ａとが、マイクロコネクタ１の嵌合部（雌端子９と雄端子４との嵌合部）５を形成している。
【００２８】
上記の嵌合部５は、雄側ばね部４ａが、図中の黒矢印で示されるように、雌側ばね部２ａ、３ａの間に水平方向に押圧されて嵌入されると、雄側ばね部４ａと雌側ばね部２ａ、３ａとが嵌合され得る形状に形成されている。具体的に言うと、嵌合部５において、雌側ばね部２ａ、３ａは、それぞれ図１（ａ）で上方向と下方向に容易に撓み得る形状となっており、雄側ばね部４ａは、図１（ａ）で上方向と下方向から押圧されると、容易に上下方向の幅の狭い細長い菱型形状に変形し得る形状となっている。従って、雄側ばね部４ａが、雌側ばね部２ａ、３ａの間に水平方向に押圧されて嵌入されると、雄側ばね部４ａが、雌側ばね部２ａ、３ａの間を容易に貫通した後、雄側ばね部４ａの後部４ｅが雌側ばね部２ａ、３ａの端部に設けられたストッパ２ｄ、３ｄに係止されて、雄側ばね部４ａと雌側ばね部２ａ、３ａとが容易に嵌合される。
【００２９】
また、雌端子側部材２、３と雄端子４とに、立ち上がり部２ｂ、３ｂと立ち上がり部４ｂとを設けた理由は、嵌合部５が支持基板６からある程度の高さを持つようにするためである。
【００３０】
上記の雌端子側部材２、３が形成された支持基板６上には、ベアチップのＩＣ７（請求項における半導体素子）が直接実装されており、また、雄端子４が形成された支持基板６上にも、ベアチップのＩＣ７が直接実装されている。これらのＩＣ７は、いずれもＡｕ（金）製のワイヤ８を用いて、ワイヤボンディングで、雌端子側部材２、３又は雄端子４と電気的に接続されている。なお、図１（ａ）には、ＩＣ７とワイヤ８の記載を省略している。
【００３１】
また、上記の雌端子側部材２、３と雄端子４とは、いずれも異なる種類の金属を多層化して形成されている。これらの金属の組み合わせとしては、例えば、図２に示される組み合わせが考えられる。すなわち、支持基板６に接する金属層３０ａを支持基板６との密着性のよい金属で構成し、この金属層３０ａと接する金属層３０ｂを接触抵抗が低い金属で構成し、この金属層３０ｂと接する金属層３０ｃを合成を保持し得る金属で構成し、この金属層３０ｃと接する金属層３０ｄを金属層３０ｂと同種の金属で構成する。このように、支持基板６に接する金属層３０ａを支持基板６との密着性のよい金属で構成したことにより、雌端子側部材３を支持基板６に接合した状態を保持することができる。また、金属層３０ｂ、３０ｄを接触抵抗が低い金属で構成したことにより、雌端子側部材３に必要とされる導電性を確保することができる。さらにまた、金属層３０ｃを合成を保持し得る金属で構成したことにより、雌端子側部材３に強度（剛性）を付与することができる。
【００３２】
上記の支持基板６との密着性のよい金属の例としては、Ｎｉ（ニッケル）やＣｒ（クロム）が挙げられる。また、接触抵抗が低い金属の例としては、Ｃｕ（銅）やＡｕ（金）が挙げられる。また、合成を保持し得る金属の例としては、Ｆｅ（鉄）が挙げられる。なお、図２に示されるように、合成を保持し得る金属の厚み（金属層３０ｃの厚み）を薄くすることにより、雌端子側部材３にばね性を付与することができる。また、図２に示される例では、雌端子側部材３の場合を例にして、異なる種類の金属を多層化して端子を形成する場合の金属層の例について説明したが、雌端子側部材２及び雄端子４の場合も同様な方法で形成することができる。
【００３３】
次に、図３を参照して、上記の雌端子側部材２、３及び雄端子４の製造方法の一例について説明する。図３では、雌端子側部材２、３の製造方法の一例を示しているが、雄端子４についても、同様な方法で製造することができる。図３（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）（ｇ）（ｈ）（ｉ）の各図において、左側の図と右側の図とは、各製造段階における支持基板６上の積層状態を側面側から見た図と上面側から見た図とを示す。なお、図２では、３種類の金属層を多層化して作成した雌端子側部材３の例を示したが、図３は、２種類の金属層（Ｎｉ系金属層とＡｕ系合金層）を多層化して雌端子側部材２、３を製造する場合における製造方法の例を示す。
【００３４】
まず、図３（ａ）に示されるセラミックやガラスエポキシ材等の支持基板６上にレジストを塗布して、図３（ｂ）に示されるような厚さ約１００μｍの圧膜レジスト層６１を形成する。そして、図３（ｃ）に示されるように、スパッタ等の方法で、圧膜レジスト層６１上に、Ｎｉ系の金属から構成される、厚さ０．１〜０．５μｍのシード層６２を成膜する。このシード層６２は、めっき工程において電極として機能する層である。次に、図３（ｄ）に示されるように、レジストの塗布、乾燥ベーキング、マスク合わせ、及び露光の工程から構成される、レジストのパターニング工程を行って、シード層６２上に厚さ１０〜２０μｍのレジスト層６３を形成する。そして、図３（ｄ）の右側の図に示される、シード層６２上におけるレジスト層６３から露出した部分に電気めっき（めっき工程）を行って、図３（ｅ）に示されるように、Ａｕ系の合金から構成される、厚さ１０〜２０μｍのめっき層６４を形成する。このとき、図２に示されるような３層以上の金属層を積層して雌端子側部材２、３を製造する場合には、異なる金属材料を用いためっきを行って、金属層を積層する。
【００３５】
次に、図３（ｆ）に示されるように、レジスト層６３を除去剤等により除去する。そして、このレジスト層除去により表面に現れた（めっき層６４の真下以外の部分の）シード層６２を、図３（ｇ）に示されるように、エッチング又はイオンミリング（アルゴンイオン等のイオンビームを用いた研磨処理）により除去する。次に、図３（ｈ）に示されるように、圧膜レジスト層６１を除去剤等により除去する。そして、最後に、図３（ｉ）に示されるように、支持基板６をダイシングで裏面からカットすることにより、雌端子側部材２、３の製造が完了する。
【００３６】
上述のように、上記の半導体装置１０ａ，１０ｂが有するマイクロコネクタ１においては、嵌合部５を雄側ばね部４ａと雌側ばね部２ａ、３ａとで形成し、嵌合部５の形状を、雄側ばね部４ａが、雌側ばね部２ａ、３ａの間に水平方向に押圧されると、雄側ばね部４ａと雌側ばね部２ａ、３ａとが嵌合され得る形状に形成した。これにより、雄端子４と雌端子側部材２、３との着脱（雄側ばね部４ａと雌側ばね部２ａ、３ａとの嵌合と取り外し）を繰り返した場合でも、雄端子４と雌端子側部材２、３とを容易に着脱することができ、しかも、雄端子４と雌端子側部材２、３との接続を外れにくくすることができる。また、雄端子４と雌端子側部材２、３とをめっき工程を用いて作成したので、携帯機器などの更なる小型化やＩＣレベルでの配線接続に対応可能な微細なコネクタを得ることができる。
【００３７】
また、上記の半導体装置１０ａ，１０ｂが有するマイクロコネクタ１においては、雄側ばね部４ａと雌側ばね部２ａ、３ａとが、それぞれ立ち上がり部４ｂと立ち上がり部２ｂ、３ｂとを有するようにしたことにより、嵌合部５が支持基板６からある程度の高さを持つようにすることができる。これにより、ダイシング等で支持基板６をカットするときに、嵌合部５を傷つけてしまうのを防ぐことができる。
【００３８】
また、上記のマイクロコネクタ１によれば、雄端子４と雌端子側部材２、３とを、いずれも異なる種類の金属を多層化して形成したことにより、雄端子４と雌端子側部材２、３とに、必要となる導電性、ばね性、強度（剛性）、及び基板との密着性を付与することが可能となる。
【００３９】
また、上記のマイクロコネクタ１によれば、雄端子４と雌端子側部材２、３とが、いずれも、レジストのパターニング工程とめっき工程とを用いて作成されているので、携帯機器などの更なる小型化やＩＣレベルでの配線接続に対応可能な微細なコネクタを得ることができる。
【００４０】
次に、図４を参照して、本発明の第１の実施形態の半導体装置の第１の変形例について説明する。この変形例の半導体装置１０ｃ、１０ｄが有するマイクロコネクタ２０は、第１の実施形態の半導体装置が有するマイクロコネクタ１と同様な第１コネクタ２１と第２コネクタ３１から構成されている。より詳細にいうと、このマイクロコネクタ２０は、第１雄端子２４と第１雌端子側部材２２、２３とから構成される雄端子と雌端子の組（第１コネクタ２１）と、第２雄端子３４と第２雌端子側部材３２、３３とから構成される雄端子と雌端子の組（第２コネクタ３１）とを備えている。そして、これらの各組の雄端子及び雌端子の立ち上がり部の高さは、他の組の雄端子及び雌端子の立ち上がり部の高さと異なる。具体的には、第１雄端子２４の立ち上がり部２４ｂ、及び第１雌端子側部材２２、２３の立ち上がり部２２ｂ、２３ｂの高さが、第２雄端子３４の立ち上がり部３４ｂ、及び第２雌端子側部材３２、３３の立ち上がり部３２ｂ、３３ｂの高さと異なる。マイクロコネクタ２０は、構造の面から見ると、これらの点において上記図１に示されるマイクロコネクタ１と異なるが、第１コネクタ２１と第２コネクタ３１のそれぞれの構造については、図１に示されるマイクロコネクタ１と同様であるので、ここでは、その説明を省略する。
【００４１】
上記の構成のマイクロコネクタ２０によれば、各組の雄端子及び雌端子の立ち上がり部の高さが、他の組の雄端子及び雌端子の立ち上がり部の高さと異なる。具体的には、第１雄端子２４の立ち上がり部２４ｂ、及び第１雌端子側部材２２、２３の立ち上がり部２２ｂ、２３ｂの高さが、第２雄端子３４の立ち上がり部３４ｂ、及び第２雌端子側部材３２、３３の立ち上がり部３２ｂ、３３ｂの高さと異なるようにした。これにより、高さの異なる２組の雄端子及び雌端子（高さの異なる第１コネクタ２１と第２コネクタ３１と）を高さ方向に互い違いに配置して、多層の嵌合部を同時に作成することができる。具体的には、雌側ばね部２２ａ、２３ａと雄側ばね部２４ａとから形成される嵌合部と、雌側ばね部３２ａ、３３ａと雄側ばね部３４ａとから形成される嵌合部とを同時に作成することができる。従って、このマイクロコネクタ２０を用いる機器の長さ方向（図４（ａ）の左右方向）及び幅方向（図４（ａ）の上下方向）における大きさの小型化を図ることができる。
【００４２】
次に、図５及び図６を参照して、上記のマイクロコネクタ２０を構成する第１雌端子側部材２２、２３、第１雄端子２４、第２雌端子側部材３２、３３、及び第２雄端子３４の製造方法の一例について説明する。図５及び図６では、第１雌端子側部材２２、２３及び第２雌端子側部材３２、３３の製造方法の一例を示しているが、第１雄端子２４及び第２雄端子３４についても、同様な方法で製造することができる。図５（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）（ｇ）（ｈ）（ｉ）及び図６（ａ）（ｂ）（ｃ）（ｄ）の各図において、左側の図と右側の図とは、各製造段階における支持基板６上の積層状態を側面側から見た図と上面側から見た図とを示す。なお、図５（ｅ）と図６（ａ）においては、左側の図（支持基板６上の積層状態を側面側から見た図）を省略している。これらの図において、めっき層以外の層については、図３と同様な層は、同じ符号で示した。なお、図５及び図６では、図３の場合と同様に、２種類の金属層（Ｎｉ系金属層とＡｕ系合金層）を多層化して第１雌端子側部材２２、２３及び第２雌端子側部材３２、３３を製造する場合における製造方法の例を示す。
【００４３】
まず、図５（ａ）に示されるセラミックやガラスエポキシ材等の支持基板６上にレジストを塗布して、図５（ｂ）に示されるような厚さ約５０μｍの１層目の圧膜レジスト層６１を形成する。そして、図５（ｃ）に示されるように、スパッタ等の方法で、圧膜レジスト層６１上に、Ｎｉ系の金属から構成される、厚さ０．１〜０．５μｍの１層目のシード層６２を成膜する。このシード層６２は、めっき工程において電極として機能する層である。次に、図５（ｄ）に示されるように、レジストの塗布、乾燥ベーキング、マスク合わせ、及び露光の工程から構成される、レジストのパターニング工程を行って、シード層６２上に厚さ１０〜２０μｍの１層目のレジスト層６３を形成する。そして、図５（ｄ）の右側の図に示される、シード層６２上におけるレジスト層６３から露出した部分に電気めっき（めっき工程）を行って、図５（ｅ）に示されるように、Ａｕ系の合金から構成される、厚さ１０〜２０μｍの１層目のめっき層７１を形成する。このとき、図２に示されるような３層以上の金属層を積層して第１雌端子側部材２２、２３を製造する場合には、異なる金属材料を用いためっきを行って、金属層を積層する。
【００４４】
次に、図５（ｆ）に示されるように、１層目のレジスト層６３を除去剤等により除去する。そして、このレジスト層除去により表面に現れた１層目のシード層６２と１層目のめっき層７１との上に、レジストを塗布して、図５（ｇ）に示されるような厚さ約１００μｍの２層目の圧膜レジスト層８１を形成する。次に、図５（ｈ）に示されるように、スパッタ等の方法で、２層目の圧膜レジスト層８１上に、Ｎｉ系の金属から構成される、厚さ０．１〜０．５μｍの２層目のシード層８２を成膜する。この後、図５（ｉ）に示されるように、レジストの塗布、乾燥ベーキング、マスク合わせ、及び露光の工程から構成される、レジストのパターニング工程を行って、２層目のシード層８２上に２層目のレジスト層８３を形成する。
【００４５】
次に、図には示さないが、図５（ｅ）と同様な処理を行って、Ａｕ系の合金から構成される、厚さ１０〜２０μｍの２層目のめっき層７２を形成する。このとき、図２に示されるように、３層以上の金属層を積層して第２雌端子側部材３２、３３を製造する場合には、異なる金属材料を用いためっきを行って、金属層を積層する。そして、図５（ｆ）と同様な処理を行って、２層目のレジスト層８３を除去剤等により除去する。
【００４６】
次に、上記のレジスト層除去により表面に現れた（めっき層７２の真下以外の部分の）２層目のシード層８２を、２層目のシード層８２の真下に積層された１層目のシード層６２と共に、図６（ａ）に示されるように、エッチング又はイオンミリングにより除去する。そして、図６（ｂ）に示されるように、２層目の圧膜レジスト層８１を除去剤等により除去する。次に、図６（ｃ）に示されるように、上記図６（ａ）に示されるシード層除去処理で除去されなかった、２層目の圧膜レジスト層８１の真下に位置した１層目のシード層６２を、エッチングにより除去すると共に、１層目の圧膜レジスト層６１を除去剤等により除去する。そして、最後に、図６（ｄ）に示されるように、支持基板６をダイシングで裏面からカットすることにより、第１雌端子側部材２２、２３及び第２雌端子側部材３２、３３の製造が完了する。
【００４７】
上記のように、マイクロコネクタ２０を有する半導体装置１０ｃ、１０ｄによれば、第１雄端子２４の立ち上がり部２４ｂ、及び第１雌端子側部材２２、２３の立ち上がり部２２ｂ、２３ｂの高さが、第２雄端子３４の立ち上がり部３４ｂ、及び第２雌端子側部材３２、３３の立ち上がり部３２ｂ、３３ｂの高さと異なるようにした。これにより、高さの異なる２組の雄端子及び雌端子を高さ方向に互い違いに配置して、多層の嵌合部を同時に作成することができる。従って、このマイクロコネクタ２０を用いる機器の長さ方向及び幅方向における大きさの小型化を図ることができる。
【００４８】
次に、図７を参照して、本実施形態の半導体装置の第２の変形例について説明する。図では簡略化して示しているが、第２の変形例の半導体装置１０ｅは、図示で左右の端部に、水平方向への接続用のマイクロコネクタ１の雌端子９を複数備えており、図示で上下の端部には、マイクロコネクタ１の雄端子４を複数備えている。複数の雌端子９は、図中の左右方向への接続に用いられ、複数の雄端子４は、図中の上下方向への接続に用いられる。なお、本変形例におけるマイクロコネクタ１の雄端子４と雌端子９の形状は、図１に示される雄端子４と雌端子９の形状に限られず、いわゆる雄型のコネクタと雌型のコネクタの形状であればよい。また、下記の図８乃至図１０の説明においても、雄端子４と雌端子９の形状は、図１に示される雄端子４と雌端子９の形状に限られず、いわゆる雄型のコネクタと雌型のコネクタの形状であればよい。
【００４９】
次に、図８を参照して、本実施形態の半導体装置のＩＣ７を支持基板６と電気的に接続する方法の一例について、図１に示される半導体装置１０ａを例にして説明する。この接続方法を用いた半導体装置は、請求項２に相当する。図に示されるように、半導体装置１０ａにおける支持基板６は、導体パターン４５を有している。この導体パターン４５の端部には、ＩＣ７との電気的な接続用の端子（基板側端子）であるパッド４４が形成されている。また、ＩＣ７は、支持基板６との電気的な接続用の端子であるパッド４１乃至４３（半導体素子側端子）を有している。支持基板６側のパッド４４とＩＣ７側のパッド４３とは、Ａｕ（金）製のワイヤ８を介して電気的に接続されている。この方法においては、支持基板６側のパッド４４とＩＣ７側のパッド４３とが、ワイヤボンディングにより電気的に接続されるので、ＩＣ７と支持基板６とが、確実に電気的に接続される。
【００５０】
次に、図９を参照して、本実施形態の半導体装置のＩＣ７を支持基板６と電気的に接続する方法の他の例について、図７に示される半導体装置１０ｅを例にして説明する。この接続方法を用いた半導体装置は、請求項３に相当する。なお、図９は、図７のＡ−Ａ線断面図に相当する。図に示されるように、半導体装置１０ｅにおける支持基板６は、導体パターン５２を有している。この導体パターン５２のＩＣ７側の端部には、ＩＣ７との電気的な接続用の端子（基板側端子）であるパッド５３が形成されており、また、導体パターン５２の雌端子９側の端部には、雌端子９との電気的な接続用の端子であるパッド５４が形成されている。また、ＩＣ７は、支持基板６との電気的な接続用の電極端子であるバンプ５１を有している。ＩＣ７は、バンプ５１を介して、支持基板６側のパッド５３と電気的に接続されている。この接続方法においては、ＩＣ７と支持基板６とが、確実に電気的に接続される。また、半導体装置１０ｅをマイクロコネクタ１を用いて他の半導体装置と接続することにより、ＩＣ７は、バンプ５１、パッド５３、導体パターン５２、パッド５４及び雌端子９を介して、他の半導体装置の支持基板及びＩＣと電気的に接続される。
【００５１】
次に、図１０（ａ）（ｂ）を参照して、本実施形態による半導体装置を用いて、簡易に目的に応じた半導体ユニットを得る方法について説明する。この方法で作成された半導体ユニットは、請求項８及び９に相当する。図１０（ａ）に示される半導体ユニット５０ａ（いわゆるＩＣパッケージ）は、図１に示される半導体装置１０ａと同様な水平方向への接続用のマイクロコネクタ１を有する３つの半導体装置１０ｈ、１０ｉ、及び１０ｊを備えている。これらの半導体装置１０ｈ、１０ｉ、及び１０ｊは、マイクロコネクタ１を用いて接続されており、接続された状態の半導体装置１０ｈ、１０ｉ、及び１０ｊをパッケージ５６で一体的にパッケージング（パッケージ化）することにより半導体ユニット５０ａが形成される。また、図１０（ｂ）に示される半導体ユニット５０ｂを構成する半導体装置１０ｈ及び１０ｋも、マイクロコネクタ１を有しており、マイクロコネクタ１で接続された半導体装置１０ｈ及び１０ｋをパッケージ５７で一体的にパッケージングすることにより半導体ユニット５０ｂが形成される。
【００５２】
上記の半導体ユニットの作成方法によれば、簡易に目的に応じた半導体ユニット５０ａ、５０ｂを得ることができ、しかも、この半導体ユニット５０ａ、５０ｂを組み込む機器の小型化を図ることができる。さらにまた、接続された半導体装置を一体的にパッケージ化して半導体ユニット５０ａ、５０ｂを形成するようにしたことにより、半導体ユニット５０ａ、５０ｂを１つの半導体素子とみなせるようにすることができる。
【００５３】
上記のように、第１の実施形態の半導体装置によれば、めっき工程を用いてマイクロコネクタを作成したことにより、ベアチップのＩＣ７の高さや幅方向の大きさに合わせた微細なマイクロコネクタ１、２０を得ることができる。このような微細なマイクロコネクタ１、２０を備えているので、支持基板６上に直接実装されたベアチップのＩＣ７間の配線接続をマイクロコネクタを用いて行うことができる。従って、携帯機器などの更なる小型化を図ることができる。
【００５４】
＜第２の実施形態＞
次に、本発明の第２の実施形態による半導体装置について説明する。第２の実施形態の半導体装置は、主に請求項１乃至３及び請求項５に相当する。図１１は、第２の実施形態による半導体装置を側面側から見た図である。また、図１２（ａ）（ｂ）は、それぞれ本実施形態の半導体装置のマイクロコネクタの雄端子と雌端子の平面図である。図１２（ａ）は、図１１中の雄端子１２が形成された支持基板６の下面側から見た雄端子１２の平面図であり、図１２（ｂ）は、図１１中の雌端子１３が形成された支持基板６の上面側から見た雌端子１３の平面図である。これらの図に示されるように、本実施形態の半導体装置１０ｌ、１０ｍが有するマイクロコネクタ１１は、セラミックやガラスエポキシ材等の支持基板（請求項における基板）６上に、レジストのパターニング工程を含む半導体プロセスとめっき工程とを用いて作成された雄端子１２と雌端子１３とから構成されている。雄端子１２は、支持基板６上に形成されたベース部１２ａと、支持基板６と垂直な方向に突出した球状突起部１２ｂと、球状突起部１２ｂを支持する支持部１２ｃとを有している。雌端子１３は、支持基板６上に形成されたベース部１３ａ、１３ｂと、ばね構造を有する枠部１４とを備えている。枠部１４は、立ち上がり部１４ａ、１４ｂと、立ち上がり部１４ａ、１４ｂから水平方向に延びる平行部１４ｃ、１４ｄと、平行部１４ｃ、１４ｄから延設された半楕円形状（楕円の半分の形状）の枠部材１４ｅ、１４ｆと、枠部材１４ｅ、１４ｆから水平方向に延びる平行部１４ｇ、１４ｈと、平行部１４ｇ、１４ｈから延設された立ち上がり部１４ｉ、１４ｊとから構成される。
【００５５】
上記の枠部１４は、応力を受けていない状態では、球状突起部１２ｂの挿入を防ぎ得る形状であり、応力を受けると、球状突起部１２ｂの挿入可能な形状に変形可能である。具体的には、枠部１４の枠部材１４ｅ、１４ｆから構成される楕円形状の枠１４ｋ（図１２（ｂ）中の破線で囲んだ部分）は、球状突起部１２ｂが嵌入される前は、図１２（ｂ）で上下方向の幅Ｗが、球状突起部１２ｂの直径よりも小さくなっている。これに対して、枠１４ｋ内に球状突起部１２ｂが嵌入されると（球状突起部１２ｂにより押圧されると）、枠１４ｋは、ばね構造を有しているため、図１２（ｂ）で上下方向に押し広げられて、その幅Ｗが球状突起部１２ｂの直径よりも大きくなる。そして、球状突起部１２ｂの枠１４ｋへの嵌入が完了すると、枠１４ｋは、その幅Ｗが再び球状突起部１２ｂの直径よりも小さくなる。これにより、雄端子１２側の球状突起部１２ｂと雌端子１３側の枠部１４（枠１４ｋ）とが、垂直方向に嵌合される。なお、枠部１４に、立ち上がり部１４ａ、１４ｂ、１４ｉ、１４ｊを設けた理由は、雌端子１３側の支持基板６と枠１４ｋとの間に、球状突起部１２ｂを収納するスペースを設けるためである。
【００５６】
上記２つの支持基板６に載置された各ＩＣ７は、図１１に示されるように、ワイヤ８を用いて、ワイヤボンディングで、雄端子１２又は雌端子１３と電気的に接続されている。また、雄端子１２側の支持基板６には、支持基板６の両面を電気的に接続するための電気的接続部材である、めっきスルーホール６ａが形成されている。
【００５７】
また、上記の雄端子１２と雌端子１３とは、いずれも異なる種類の金属を多層化して形成されている。これらの金属の組み合わせとしては、例えば、図１１に示される組み合わせが考えられる。すなわち、雄端子１２については、支持基板６に接する金属層１２０ａを支持基板６との密着性のよい金属で構成し、この金属層１２０ａと接する金属層１２０ｂを接触抵抗が低い金属で構成し、この金属層１２０ｂと接する金属層１２０ｃ（支持部１２ｃ）を合成を保持し得る金属で構成する。また、雌端子１３については、支持基板６に接する金属層１３０ａを支持基板６との密着性のよい金属で構成し、それ以外の部分の金属層１３０ｂを接触抵抗が低い金属で構成する。このように、支持基板６に接する金属層１２０ａ、１３０ａを支持基板６との密着性のよい金属で構成したことにより、雄端子１２及び雌端子１３を支持基板６に接合した状態を保持することができる。また、金属層１２０ｂ、１３０ｂを接触抵抗が低い金属で構成したことにより、雄端子１２及び雌端子１３に必要とされる導電性を確保することができる。さらにまた、金属層１２０ｃを合成を保持し得る金属で構成したことにより、支持部１２ｃに強度（剛性）を付与することができるので、支持部１２ｃが球状突起部１２ｂを確実に支持することができるようになる。
【００５８】
上記の支持基板６との密着性のよい金属の例としては、Ｎｉ（ニッケル）やＣｒ（クロム）が挙げられる。また、接触抵抗が低い金属の例としては、Ｃｕ（銅）やＡｕ（金）が挙げられる。また、合成を保持し得る金属の例としては、Ｆｅ（鉄）が挙げられる。
【００５９】
次に、図１３を参照して、上記の雄端子１２の製造方法の一例について説明する。図１３（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）（ｇ）（ｈ）（ｉ）の各図において、左側の図と右側の図とは、各製造段階における支持基板６上の積層状態を示す側断面図と上面図である。
【００６０】
まず、図１３（ａ）に示されるセラミックやガラスエポキシ材等の支持基板６上に、図１３（ｂ）に示されるように、スパッタ等の方法で、Ｎｉ系の金属から構成されるシード層９２（図１１中の金属層１２０ａ）を成膜する。そして、このシード層９２上の全面に電極９１（図１１中の金属層１２０ａ）の元になる金属を塗布する。次に、この電極９１（の元になる金属）の全面にレジストを塗布して、一連のパターニング工程を行うことにより、図１３（ｂ）の右図に示されるような電極９１の形にレジスト層を残す。そして、電極９１（の元になる金属）における、レジスト層が取り除かれた部分をエッチングにより除去して、電極９１を図１３（ｂ）の右図に示されるような形にした後に、レジスト層を除去剤等により除去する。この電極９１は、めっき工程において陰極として機能する。
【００６１】
次に、レジストの塗布、乾燥ベーキング、マスク合わせ、及び露光の工程から構成される、レジストのパターニング工程を行って、図１３（ｃ）に示されるようなホール９６を有する圧膜レジスト層９３を形成する。このレジスト層９３の厚さは、３０〜５０μｍである。そして、図１３（ｃ）に示される、電極９１上における圧膜レジスト層９３から露出した部分（ホール９６の部分）に電気めっき（めっき工程）を行って、図１３（ｄ）に示されるように、Ｆｅから構成される、厚さ３０〜５０μｍのめっき層９４を形成する。このめっき層９４は、図１１中の金属層１２０ｃ（支持部１２ｃ）に相当する。次に、図１３（ｅ）に示されるように、圧膜レジスト層９３をガスとの化学反応を利用して削る（アッシングする）。
【００６２】
次に、圧膜レジスト層９３上において、レジストの塗布、乾燥ベーキング、マスク合わせ、及び露光の工程から構成される、レジストのパターニング工程を行って、図１３（ｆ）に示されるようなホール９７を有するレジスト層９５を形成する。このレジスト層９５の厚さは、１０〜２０μｍである。そして、図１３（ｆ）の右側の図に示されるホール９７の部分に電気めっき（めっき工程）を行って、図１３（ｇ）に示されるように、Ａｕ系の合金から構成されるめっき層９８を形成する。このめっき層９８は、図１１中の球状突起部１２ｂに相当する。次に、図１３（ｈ）に示されるように、レジスト層９５と圧膜レジスト層９３を除去剤等により除去する。そして、最後に、レジスト層除去により表面に現れた（電極９１の真下以外の部分の）シード層９２を、図１３（ｉ）に示されるように、エッチング又はイオンミリング（アルゴンイオン等のイオンビームを用いた研磨処理）により除去する。これにより、雄端子１２の製造が完了する。なお、図１３に示される製造方法では、図１１に示されるめっきスルーホール６ａの製造工程を省略しているが、めっきスルーホール６ａは、公知の方法（レーザ加工等で形成されたスルーホールにめっき加工を施す方法）により作成可能である。
【００６３】
次に、図１４を参照して、上記の雌端子１３の製造方法の一例について説明する。図１４（ａ）（ｂ）（ｃ）（ｄ）（ｅ）（ｆ）（ｇ）（ｈ）の各図において、左側の図と右側の図とは、各製造段階における支持基板６上の積層状態を側面側から見た図と上面側から見た図である。
【００６４】
まず、図１４（ａ）に示されるセラミックやガラスエポキシ材等の支持基板６上にレジストを塗布して、図１４（ｂ）に示されるような厚さ約１００μｍの圧膜レジスト層１０１を形成する。そして、図１４（ｃ）に示されるように、スパッタ等の方法で、圧膜レジスト層１０１上に、Ｎｉ系の金属から構成される、厚さ０．１〜０．５μｍのシード層１０２を成膜する。このシード層１０２は、めっき工程において電極として機能する層である。次に、図１４（ｄ）に示されるように、レジストの塗布、乾燥ベーキング、マスク合わせ、及び露光の工程から構成される、レジストのパターニング工程を行って、シード層１０２上に厚さ１０〜２０μｍのレジスト層１０３を形成する。そして、図１４（ｄ）の右側の図に示される、シード層１０２上におけるレジスト層１０３から露出した部分に電気めっき（めっき工程）を行って、図１４（ｅ）に示されるように、Ａｕ系の合金から構成される、厚さ１０〜２０μｍのめっき層１０４を形成する。
【００６５】
次に、図１４（ｆ）に示されるように、レジスト層１０３を除去剤等により除去する。そして、このレジスト層除去により表面に現れた（めっき層１０４の真下以外の部分の）シード層１０２を、図１４（ｇ）に示されるように、エッチング又はイオンミリング（アルゴンイオン等のイオンビームを用いた研磨処理）により除去する。次に、図１４（ｈ）に示されるように、圧膜レジスト層１０１を除去剤等により除去することにより、雌端子１３の製造が完了する。
【００６６】
上述のように、上記のマイクロコネクタ１１によれば、雄端子１２が、支持基板６と垂直な方向に突出した球状突起部１２ｂを有し、雌端子１３側の枠部１４が、応力を受けていない状態では、球状突起部１２ｂの挿入を防ぎ得る形状であり、応力を受けると、球状突起部１２ｂの挿入可能な形状に変形可能である。これにより、雄端子１２と雌端子１３との着脱（雄端子１２側の球状突起部１２ｂと雌端子１３側の枠部１４との嵌合と取り外し）を繰り返した場合でも、雄端子１２と雌端子１３とを容易に着脱することができる。しかも、雌端子１３側の枠部１４をばね構造を有するものとしたことにより、雄端子１２と雌端子１３との接続（雄端子１２側の球状突起部１２ｂと雌端子１３側の枠部１４との嵌合）を外れにくくすることができる。
【００６７】
また、雄端子１２と雌端子１３とをめっき工程を用いて作成したので、携帯機器などの小型化やＩＣレベルでの配線接続に対応可能な微細なコネクタを得ることができる。さらにまた、雄端子１２側の球状突起部１２ｂと雌端子１３側の枠部１４とが垂直方向に嵌合されるので、垂直方向に積層された複数の支持基板６間を電気的に接続することができる。従って、携帯機器などの更なる小型化を図ることができる。
【００６８】
また、本マイクロコネクタ１１によれば、雄端子１２と雌端子１３とを、いずれも異なる種類の金属を多層化して形成したことにより、雄端子１２と雌端子１３とに、必要となる導電性、ばね性、強度（剛性）、及び基板との密着性を付与することが可能となる。
【００６９】
また、本マイクロコネクタ１１によれば、雄端子１２が、レジストのパターニング工程とめっき工程とを用いて作成されたので、携帯機器などの更なる小型化やＩＣレベルでの配線接続に対応可能な微細なコネクタを得ることができる。
【００７０】
また、本マイクロコネクタ１１によれば、雌端子１３が、レジストのパターニング工程とめっき工程とを用いて作成されたので、携帯機器などの更なる小型化やＩＣレベルでの配線接続に対応可能な微細なコネクタを得ることができる。
【００７１】
次に、図１５を参照して、上記のマイクロコネクタ１１を適用した実用的な半導体装置の第１の例について説明する。この半導体装置１０ｎは、図１５に示されるように、図１２（ａ）（ｂ）に示される雄端子１２と雌端子１３とを４組備えている。図に示されるように、２つの半導体装置１０ｎのＩＣ７が実装された面を向かい合わせにして、これらの半導体装置１０ｎに設けられた各雄端子１２と各雌端子１３とを嵌合させる。これにより、ＩＣ７が直接実装された支持基板６を有する半導体装置１０ｎ同士を、マイクロコネクタ１１を用いて支持基板６の垂直方向に接続することができるので、ＩＣ７を有する支持基板６を支持基板６の垂直方向に積層して、１つの半導体ユニット５０ｃを形成することができる。
【００７２】
次に、図１６を参照して、上記のマイクロコネクタ１１を適用した実用的な半導体装置の第２の例について説明する。第２の例の半導体装置１０ｏは、主に請求項６に相当する。この半導体装置１０ｏは、支持基板６の垂直方向への接続用の雄端子１２と雌端子１３を、支持基板６の両面（表面６ｂと裏面６ｃ）に備え、支持基板６は、支持基板６の両面を電気的に接続するためのめっきスルーホール６ａ（電気的接続部材）を有している。図１６に示されるように、一番下に図１５に示される半導体装置１０ｎを置いて、半導体装置１０ｎの雄端子１２、雌端子１３を、それぞれ半導体装置１０ｏの雌端子１３、雄端子１２と嵌合させる。そして、この半導体装置１０ｏの雄端子１２、雌端子１３を、それぞれ、２つ目の半導体装置１０ｏの雌端子１３、雄端子１２と嵌合させる。この方法で半導体装置１０ｏを次々に接続していくことにより、ＩＣ７が実装された支持基板６を支持基板６の垂直方向に多段に積層した半導体ユニット５０ｄを得ることができる。なお、支持基板６の両面を電気的に接続するための電気的接続部材は、めっきスルーホール６ａに限られない。
【００７３】
上記のように、第２の例の半導体装置１０ｏによれば、支持基板６の両面に設けられた垂直方向への接続用のマイクロコネクタ１１を用いて、３つ以上の半導体装置を支持基板６の垂直方向に接続して、ＩＣ７を有する支持基板６を支持基板６の垂直方向に多段に積層することができる。しかも、導体パターンとマイクロコネクタ１１とめっきスルーホール６ａとを用いて、積層された支持基板６上のＩＣ７間を電気的に接続することができる。このように、ＩＣ７を有する支持基板６を支持基板６の垂直方向に多段に積層して、積層された支持基板６上のＩＣ７間を電気的に接続することにより、小型で省スペース化を図ることが可能な半導体ユニット（回路モジュール）５０ｄを得ることができる。また、この半導体ユニット５０ｄを一体的にパッケージ化することにより、半導体ユニット５０ｄを１つの半導体素子とみなせるようにすることができる。
【００７４】
＜第３の実施形態＞
次に、図１７（ａ）（ｂ）を参照して、本発明の第３の実施形態による半導体装置について説明する。第３の実施形態の半導体装置１０ｐは、主に請求項７に相当する。図１７（ａ）は、第３の実施形態の半導体装置１０ｐの平面図である。図１７（ａ）に示されるように、第３の実施形態の半導体装置１０ｐは、支持基板６の垂直方向への接続用のマイクロコネクタ１１の雄端子１２及び雌端子１３と、支持基板６の水平方向への接続用のマイクロコネクタ１の雄端子４及び雌端子９とを有している。この半導体装置１０ｐを用いた半導体ユニット５０ｅの作成方法は、次の通りである。図１７（ｂ）に示されるように、半導体装置１０ｐを下に置いて、図１５に示される半導体装置１０ｎの雄端子１２、雌端子１３を、それぞれ半導体装置１０ｐの雌端子１３、雄端子１２と嵌合させる。次に、半導体装置１０ｐの雄端子４を、半導体装置１０ｑの雌端子９と嵌合させる。なお、本実施形態におけるマイクロコネクタ１の雄端子４と雌端子９の形状は、図１に示される雄端子４と雌端子９の形状に限られず、いわゆる雄型のコネクタと雌型のコネクタの形状であればよい。
【００７５】
上記のように、第３の実施形態の半導体装置１０ｐによれば、ＩＣ７が直接実装された支持基板６を有する半導体装置同士を、垂直方向への接続用のマイクロコネクタ１１と水平方向への接続用のマイクロコネクタ１とを用いて支持基板６の垂直方向と水平方向に接続することができるので、小型で省スペース化を図ることが可能な半導体ユニット（回路モジュール）５０ｅを簡単に得ることができる。また、この半導体ユニット５０ｅを一体的にパッケージ化することにより、半導体ユニット５０ｅを１つの半導体素子とみなせるようにすることができる。
【００７６】
なお、本発明は、上記の各実施形態の構成に限られず、発明の趣旨を変更しない範囲で種々の変形が可能である。例えば、上記の各実施形態では、水平方向への接続用のマイクロコネクタ１、及び垂直方向への接続用のマイクロコネクタ１１を、いずれも雄端子及び雌端子から構成したが、水平方向への接続用のマイクロコネクタ、及び垂直方向への接続用のマイクロコネクタは、どのようなタイプのコネクタであってもよく、支持基板間を水平方向又は垂直方向に接続可能であればよい。また、雌端子及び雄端子の製造方法は、図３、５、６に示される製造方法や、図１３、１４に示される製造方法に限られず、めっき工程を含んでいればよい。
【符号の説明】
【００７７】
１    マイクロコネクタ（基板の水平方向への接続用のマイクロコネクタ）
６    支持基板（基板）
６ａ  めっきスルーホール（電気的接続部材）
６ｂ  表面
６ｃ  裏面
８  ワイヤ
１０ａ〜１０ｑ  半導体装置
１１  マイクロコネクタ（基板の垂直方向への接続用のマイクロコネクタ）
４３  パッド（半導体素子側端子）
４４  パッド（基板側端子）
５０ａ〜５０ｅ  半導体ユニット
５１  バンプ
５２  導体パターン
５３  パッド（基板側端子）
５６  パッケージ
【図１】
2011096703.tif 000003
【図２】
2011096703.tif 000004
【図３】
2011096703.tif 000005
【図４】
2011096703.tif 000006
【図５】
2011096703.tif 000007
【図６】
2011096703.tif 000008
【図７】
2011096703.tif 000009
【図８】
2011096703.tif 000010
【図９】
2011096703.tif 000011
【図１０】
2011096703.tif 000012
【図１１】
2011096703.tif 000013
【図１２】
2011096703.tif 000014
【図１３】
2011096703.tif 000015
【図１４】
2011096703.tif 000016
【図１５】
2011096703.tif 000017
【図１６】
2011096703.tif 000018
【図１７】
2011096703.tif 000019