(57)【要約】【課題】所望とする形状の孤立ラインパターンを有するマスクの製造方法を提供する。【解決手段】レジスト膜２を露光して形成された潜像を現像により除去して、ラインパターン３に対応するパターン３’と、パターン３’の両側に並列する１組の補助ラインパターン４とを形成する。現像をさらに進めることにより、補助ラインパターン４を完全に除去してラインパターン３を形成する。ラインパターン３の線幅に応じて、ラインパターン３に対応するパターン３’と補助ラインパターン４との距離を変えることが好ましい。【選択図】図３
2011171497.tif 000002
【特許請求の範囲】
【請求項１】
ポジ型のレジスト膜を加工し、孤立したラインパターンにする工程を備えたマスクの製造方法において、
前記レジスト膜を露光して形成された潜像を現像により除去して、前記ラインパターンに対応するパターンと、該パターンの両側に並列する１組または２組の補助ラインパターンとを形成し、現像をさらに進めることにより前記補助ラインパターンを完全に除去して前記ラインパターンを形成することを特徴とするマスクの製造方法。
【請求項２】
ネガ型のレジスト膜を加工し、孤立したラインパターンにする工程を備えたマスクの製造方法において、
前記レジスト膜を露光して形成された潜像以外の部分を現像により除去して、前記ラインパターンに対応するパターンと、該パターンの両側に並列する１組または２組の補助ラインパターンとを形成し、現像をさらに進めることにより前記補助ラインパターンを完全に除去して前記ラインパターンを形成することを特徴とするマスクの製造方法。
【請求項３】
前記ラインパターンの線幅に応じて、前記ラインパターンに対応するパターンと前記補助ラインパターンとの距離を変えることを特徴とする請求項１または２に記載のマスクの製造方法。
【請求項４】
前記レジスト膜の上に帯電防止膜を形成した後、電子ビームを照射して前記潜像を形成することを特徴とする請求項１〜３のいずれか１項に記載のマスクの製造方法。
【請求項５】
前記補助ラインパターンの線幅を前記帯電防止膜を設けない場合に比べて太く設定することを特徴とする請求項４に記載のマスクの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マスクの製造方法に関する。
【背景技術】
【０００２】
近年、大規模集積回路（ＬＳＩ）の高集積化および大容量化に伴い、半導体素子に要求される回路線幅は益々狭くなっている。半導体素子は、回路パターンが形成された原画パターン（マスクまたはレチクルを指す。以下では、マスクと総称する。）を用い、いわゆるステッパと呼ばれる縮小投影露光装置でウェハ上にパターンを露光転写して回路形成することにより製造される。こうした微細な回路パターンをウェハに転写するためのマスクの製造には、フォトリソグラフィ技術や電子ビームリソグラフィ技術が用いられる。
【０００３】
フォトリソグラフィ技術や電子ビームリソグラフィ技術には、加工や処理を受ける基板の表面にレジスト組成物を塗布してレジスト膜を形成する工程、光や電子ビームを照射して所定のレジストパターンを露光することによりレジストパターン潜像を形成（すなわち、描画）する露光工程、必要に応じて加熱処理する工程、次いでこれを現像して所望の微細パターンを形成する現像工程、および、この微細パターンをマスクとして基板に対してエッチングなどの加工を行う工程が含まれる。
【０００４】
フォトリソグラフィ技術においては、露光光の波長と、解像可能な配線パターン等の幅とは比例関係にある。したがって、パターンの微細化を図る手段の一つとして、上記のレジストパターン潜像を形成する際に使用される露光光の短波長化が進められている。
【０００５】
従来、例えば６４メガビットまでの集積度のＤＲＡＭの製造には、高圧水銀灯のｉ線（波長：３６５ｎｍ）が光源として使用されてきた。近年では、レーザビームを用いて描画するレーザビーム描画装置の開発が進められている。例えば、２５６メガビットＤＲＡＭの量産プロセスには、ＫｒＦ（フッ化クリプトン）エキシマレーザ（波長：２４８ｎｍ）を露光光源として用いた技術が実用化されている。また、１ギガビット以上の集積度を持つＤＲＡＭの製造には、ＡｒＦ（フッ化アルゴン）エキシマレーザ（波長：１９３ｎｍ）が実用化されている。さらに、１００ｎｍ以下のデザイン・ルールに対応する微細パターンを実現する技術として、ＡｒＦによる液浸露光や、ＥＵＶ（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａ  Ｖｉｏｌｅｔ）を露光光源とすることも考えられている。
【０００６】
一方、電子ビームリソグラフィ技術は、利用する電子ビームが荷電粒子線であるため本質的に優れた解像度を有し、また、焦点深度を大きく確保することができるので、高い段差上でも寸法変動を抑制できるという利点を有する。特許文献１には、電子ビームリソグラフィ技術を用いた半導体集積回路装置の製造方法が開示されている。
【０００７】
このようなフォトリソグラフィ技術や電子ビームリソグラフィ技術においては、スピンコータやスリットコータ等で基板表面に薄膜状に成膜され、光や電子ビームとの反応を利用して不要な部分を除去されてパターニングされる、上記したレジストが重要な役割を果たしている。そして、素子の寸法の微細化に対応すべく、レジストの解像度向上、ラインエッジの荒さ（ラフネス）改善、高感度化などの検討や開発が進められている。
【０００８】
しかしながら、以下に述べるように、こうした技術をもってしても微細なパターンを形成するのは困難となっている。
【０００９】
近年、電子ビームリソグラフィ技術においては、高感度の化学増幅型レジストの使用が一般的である。これは、電子ビームリソグラフィ技術で一度に露光できる面積がフォトリソグラフィ技術に比べて小さく、露光に長時間を要することによる。
【００１０】
化学増幅型レジストにはポジ型とネガ型があり、ポジ型の化学増幅型レジストは、一般に、アルカリ不溶性ポリマーおよび酸発生剤を含有する。アルカリ不溶性ポリマーは、例えば、ポリビニルフェノールのフェノール性水酸基を保護基によってブロックした構造を有している。化学増幅型レジストに対し、電子ビームを照射すると、露光部で酸発生剤が分解して酸を生じる。その後、加熱処理を行うと、フェノール性水酸基をブロックしている保護基が酸の触媒作用により加熱分解するために、保護基がはずれてフェノール性水酸基となる。これにより、化学増幅型レジストは露光部でアルカリ可溶性となるので、アルカリ現像液を用いた現像処理で露光部を溶解除去することにより、所望のレジストパターンが形成される。
【００１１】
しかし、近年、レジストの膜厚は１００ｎｍ以下と薄膜化しており、それに伴って、特に線幅１００ｎｍ以下の孤立したラインパターンの形成が難しくなっている。すなわち、膜厚が薄くなるほど、そして、線幅が狭くなるほど、レジストの膜厚が大きく低減し、残膜率が小さくなって、所望とする形状のレジストパターンを形成できなくなる。
【００１２】
また、レジスト材料は、一般に高分子材料をベースとする有機材料であって、電気的に絶縁性である。このため、レジスト膜は、その表面でチャージアップしやすいという性質を有する。こうした性質は、特に、電子ビームリソグラフィ技術において大きな問題となる。すなわち、電子ビーム露光を行う基板が、絶縁性のレジスト膜で被覆された場合、照射された電子の一部や、それに伴い発生した二次電子が、レジスト膜上、または、膜中に滞留してしまう。すると、滞留した電子の電荷によって、レジスト上の空間や膜中に電界が形成され、この電界の影響により、その後に入射してくる電子ビームの軌道が曲げられる。こうした現象は、描画位置の精度を大きく低下させることになる。そこで、レジスト膜と接するレジスト膜の上層または下層に、電子の滞留を解消可能な導電性の層（帯電防止膜）を設ける技術が提案されている（例えば、特許文献２参照。）。しかしながら帯電防止膜を設けると、薄膜で狭い線幅の孤立ラインパターンを形成するのが一層困難になる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平１１−３１２６３４号公報
【特許文献２】特開平２０００−１９１９１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明は、上記の問題に鑑みてなされたものである。すなわち、本発明の目的は、所望とする形状のパターンを有するマスクの製造方法を提供することにある。
【００１５】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【課題を解決するための手段】
【００１６】
本発明の第１の態様は、ポジ型のレジスト膜を加工し、孤立したラインパターンにする工程を備えたマスクの製造方法において、
レジスト膜を露光して形成された潜像を現像により除去して、ラインパターンに対応するパターンと、このパターンの両側に並列する１組または２組の補助ラインパターンとを形成し、現像をさらに進めることにより補助ラインパターンを完全に除去してラインパターンを形成することを特徴とするマスクの製造方法に関する。
【００１７】
本発明の第２の態様は、ネガ型のレジスト膜を加工し、孤立したラインパターンにする工程を備えたマスクの製造方法において、
レジスト膜を露光して形成された潜像以外の部分を現像により除去して、ラインパターンに対応するパターンと、このパターンの両側に並列する１組または２組の補助ラインパターンとを形成し、現像をさらに進めることにより補助ラインパターンを完全に除去してラインパターンを形成することを特徴とするマスクの製造方法に関する。
【００１８】
本発明においては、ラインパターンの線幅に応じて、ラインパターンに対応するパターンと補助ラインパターンとの距離を変えることが好ましい。
【００１９】
本発明においては、レジスト膜の上に帯電防止膜を形成した後、電子ビームを照射して潜像を形成することが好ましい。
この場合、補助ラインパターンの線幅を帯電防止膜を設けない場合に比べて太く設定することが好ましい。
【発明の効果】
【００２０】
本発明によれば、所望とする形状のパターンを有するマスクの製造方法が提供される。
【図面の簡単な説明】
【００２１】
【図１】本実施の形態におけるラインパターンの形成方法の工程図である。
【図２】（ａ）〜（ｄ）は、ラインパターンの形成方法の説明図である。
【図３】（ａ）〜（ｃ）は、現像工程の説明図である。
【発明を実施するための形態】
【００２２】
レジストパターンは、膜厚が薄くなるほど、そして、線幅が狭くなるほど、現像後にレジストの膜厚が大きく低減し、残膜率が小さくなる。そして、この現象が進むとレジストパターンが消失し、現像後に何も残らない状態となる。こうしたことから、膜厚が薄く、線幅の狭い、孤立したライン状のレジストパターンを所望の形状で形成するのは困難である。
【００２３】
一方、レジストを複数のラインが並列したパターンに加工する場合、現像速度は場所によって異なる。具体的には、両端のラインパターンの現像速度が最も速く、中央のラインパターンの現像速度が最も遅い。このため、現像処理を行うと、両端のラインパターンから消失していく。
【００２４】
本発明者は、上記現象を基に鋭意研究した結果、所望とするラインパターンの両端に複数の補助ラインパターンを設けることで、中央のラインパターンの現像速度を調整できることを見出した。補助ラインパターンの現像速度は中央のラインパターンの現像速度より速いので、現像により補助ラインパターンを消失させて、中央のラインパターンのみが残るようにすれば、所望の形状の孤立ラインパターンを形成することが可能である。
【００２５】
図１〜図３を用いて本実施の形態によるマスクの製造方法を説明する。
【００２６】
本実施の形態のマスクの製造方法は、孤立したラインパターンの形成工程を有する。このラインパターンの形成工程は、図１に示すように、基板上にレジスト膜を形成するレジスト膜形成工程（Ｓ１０１）と、レジスト膜に電子ビーム露光を行う描画工程（Ｓ１０２）と、露光後のレジスト膜内での反応を促進するために、ＰＥＢ（Ｐｏｓｔ  Ｅｘｐｏｓｕｒｅ  Ｂａｋｅ）処理を行うＰＥＢ工程（Ｓ１０３）と、レジスト膜に対して現像処理を行う現像工程（Ｓ１０４）とを有する。尚、Ｓ１０１の後に、レジスト膜の上に帯電防止膜を形成する工程を有していてもよい。
【００２７】
まず、図２（ａ）に示すように、基板１の上にレジスト膜２を形成する（Ｓ１０１）。
【００２８】
基板１は、例えば、表面に遮光膜が設けられたガラス基板とすることができる。遮光膜は、マスクをステッパなどの光露光装置で露光して、ＬＳＩパターンをウェハに転写する際、ＬＳＩパターンの形成に不要な光を遮光することを目的として設けられる。例えば、酸化クロム（ＣｒＯｘ）とクロム（Ｃｒ）からなる膜を遮光膜とすることができる。
【００２９】
レジスト膜２は、例えば、ポジ型の化学増幅型レジスト膜とすることができる。
【００３０】
化学増幅型レジストは、上記したように、光および電子ビームの照射により酸を発生する酸発生剤と、酸により反応する化合物を含むレジストであり、酸触媒による反応を用いて化合物のアルカリ溶解特性を変化させることによりレジストパターンを形成するものである。但し、本実施の形態においては、レジスト膜２として、非化学増幅型のレジスト膜を用いることもできる。ポジ型の化学増幅型レジストとしては、例えば、富士フイルムエレクトロニクスマテリアルズ株式会社製のＦＥＰ１７１（商品名）、ＰＲＬ００９（商品名）、東京応化工業株式会社製のＯＥＢＲシリーズ（商品名）、信越化学工業株式会社製のＳＥＢＰシリーズ（商品名）などが挙げられる。また、ネガ型の化学増幅型レジストとしては、例えば、住友化学工業株式会社製のＮＦＢ−２２（商品名）、ＮＦＢ−３１（商品名）などが挙げられる。さらに、非化学増幅型レジストとしては、例えば、日本ゼオン株式会社製の電子ビームポジ型レジスト膜ＺＥＰ５２０（商品名）、ＺＥＰ５２０Ａ（商品名）、ＺＥＰ−７０００（商品名）、東京応化工業株式会社製のＰＭＭＡ（商品名）、東レ株式会社製のＥＢＲ−９（商品名）などが挙げられる。
【００３１】
酸発生剤としては、照射される光源および電子ビーム源のエネルギーに応じて公知の材料から適宜選択して用いることができる。ベース樹脂としては、光源および電子ビーム源の波長において透明な材料が用いられる。また、側鎖に酸加水分解を生じやすい側鎖を有する材料が用いられる。こうすることにより、露光前後の現像液への溶解度差を十分に確保することができる。具体的には、化学増幅型レジストに通常用いられる公知の材料を適宜用いることが可能である。
【００３２】
例えば、ポジ型レジスト組成物の場合は、アルカリ不溶な酸性官能基で保護されたアルカリ不溶性または難溶性の樹脂であって、該アルカリ不溶性基が脱離したときにアルカリ可溶性となるベース樹脂を用いることができ、ネガ型レジスト組成物の場合は、アルカリ可溶性樹脂であって、架橋剤による架橋によってアルカリ難溶性となるベース樹脂を用いることができる。
【００３３】
化学増幅型レジストは、酸発生剤およびベース樹脂が有機溶媒に溶解した状態のものとすることができる。さらに、化学増幅型レジストは、場合に応じて、クエンチャーなどの他の材料を含むことができる。これにより、より一層確実にリソグラフィにおける感度や精度を向上させることが可能である。また、化学増幅型レジストがポジ型である場合には、溶解阻止剤を含んでいてもよく、ネガ型である場合には架橋剤を含んでいてもよい。さらに、レジスト中には、ジアゾジスルホン系またはトリフェニルスルホニウム系などの酸発生剤が含まれる。
【００３４】
帯電防止膜を形成する場合には、例えば、導電性ポリマー（約５％）と水（約９５％）と界面活性剤とからなる帯電防止剤を用いることができる。界面活性剤は、塗布性を向上させるために添加される。また、同じ目的で、帯電防止剤に少量のエタノールを加えて塗布してもよい。導電性ポリマーとしては、例えば、ポリアニリン系等の共役二重結合を主鎖に持つポリマーまたはポリアニリンスルホン化物などが使用できる。
【００３５】
本実施の形態の孤立したラインパターンの形成工程は、レジスト膜２の膜厚が、３０ｎｍ〜５００ｎｍの場合に有効であり、特に、１００ｎｍ以下である場合に有効である。帯電防止膜の膜厚は、レジスト膜２の膜厚に応じて適宜設定される。
【００３６】
次に、図２（ｂ）に示すように、レジスト膜２に対し、描画工程として電子ビームを用いて露光する（Ｓ１０２）。このとき、目的とするラインパターンに加えて、このラインパターンの両側に複数組の補助ラインパターンを描画する。
【００３７】
次に、図２（ｃ）に示すように、ＰＥＢ工程として、描画終了後のレジスト膜２に対してＰＥＢ処理を行う（Ｓ１０３）。このＰＥＢ処理によりレジスト膜２内での反応が促進されて、レジスト膜２中に、露光パターンに対応する潜像２ａ、２ｂが形成される。尚、描画工程の後であってＰＥＢ工程の前にリンス工程を入れてもよい。
【００３８】
補助ラインパターンは、目的とするラインパターンの現像速度を調整するために設けられるものである。ラインパターンと補助ラインパターンの距離Ｓを変えることで、ラインパターンの現像速度を調整できることから、ラインパターンの線幅Ｌ１に応じて距離Ｓを適当な値に設定することが重要となる。具体的には、目的とするラインパターンの線幅Ｌ１が狭くなるほど、現像により消失しやすくなるので、現像速度を遅くして消失を抑える必要がある。一方、ラインパターンと補助ラインパターンの距離Ｓが小さくなると、現像液がこの間に侵入し難くなって現像速度が遅くなる。したがって、ラインパターンの線幅Ｌ１が狭くなるほど、ラインパターンと補助ラインパターンとの距離Ｓを小さくする。
【００３９】
尚、現像速度の調整は、ラインパターンの線幅Ｌ１と距離Ｓを変える以外にも、現像液の温度やＰＥＢ工程における温度、現像液やレジストの種類などを変えることによっても可能である。また、これらを組み合わせて現像速度を調整することも可能である。
【００４０】
また、補助ラインパターンは、現像工程で消失させる必要があるので、補助ラインパターンの線幅Ｌ２は消失可能な大きさに設定する。ここで、補助ラインパターンが消失可能な線幅は、目的とするラインパターンの線幅Ｌ１には依存しないと考えられる。本実施の形態においては、補助ラインパターンの線幅Ｌ２を１０ｎｍ〜３０ｎｍ程度とすることが好ましい。線幅Ｌ２が１０ｎｍより細くなると、現像速度を調整するのが困難になる。一方、線幅Ｌ２が３０ｎｍより太くなると現像後に消失し難くなる。
【００４１】
表１は、目的とするラインパターンの線幅Ｌ１、補助ラインパターンの線幅Ｌ２、および、これらのパターン間距離Ｓの関係を示した一例である。尚、補助ラインパターンは、ラインパターンの両側に１組、すなわち、片側に１つずつ設けている。
【００４２】
2011171497.tif 000003
【００４３】
補助ラインパターンを多く設けるほど、中心のラインパターンの現像速度は遅くなる。一方、補助ラインパターンが多くなると、現像後に補助ラインパターンが残存するおそれが生じる。本実施の形態では、ラインパターンの両側に１組または２組の補助ラインパターンを設ければ十分である。
【００４４】
一方、レジスト膜２の上に帯電防止膜を設ける構成では、レジスト膜２の現像速度が速くなる。つまり、帯電防止膜を設けない場合と現像時間を同じにしても、目的とするラインパターンの消失寸法は大きくなる。したがって、補助ラインパターンの線幅Ｌ２を帯電防止膜を設けない場合より太くして、現像時間が遅くなるように調整する必要がある。尚、ラインパターンと補助ラインパターンの距離Ｓを狭くしても現像時間を遅くできるが、狭くなりすぎるとパターン間に現像液が進入し難くなって現像できなくなる点に留意する。
【００４５】
表２は、レジスト膜２の上に帯電防止膜を設けたときの例である。尚、この場合にも、補助ラインパターンは、ラインパターンの両側に１組、すなわち、片側に１つずつ設けている。
【００４６】
2011171497.tif 000004
【００４７】
次に、描画工程後のレジスト膜２に対して現像処理を行う（Ｓ１０４）。これにより、露光部分と補助ラインパターンとが消失して、図２（ｄ）に示すように、孤立したラインパターン３が残る。すなわち、基板上に所望とする形状のラインパターン３が形成される。尚、帯電防止膜を設ける場合には、アルカリ現像液に溶解可能なものを選択することにより、ラインパターン３の形成とともに帯電防止膜を除去することができる。
【００４８】
図３は、現像工程（Ｓ１０４）を詳しく説明する図である。
【００４９】
現像処理を行うと、まず、描画工程で露光されなかった部分（未露光部）が消失して図３（ａ）のようになる。図３（ａ）において、符号３’は目的とするラインパターンに対応するパターンであり、符号４は補助ラインパターンである。さらに現像処理を進めていくと、パターン３’より補助ラインパターン４の方が現像速度が速いため、図３（ｂ）に示すように補助ラインパターン４が消失していく。現像処理を終えると、補助ラインパターン４は完全に消失し、図３（ｃ）に示すように、孤立したラインパターン３のみが残る。
【００５０】
以上述べたように、本実施の形態によれば、目的とするラインパターンの両側に１組または２組の補助ラインパターンを設け、補助ラインパターンの線幅と、ラインパターンと補助ラインパターンの距離とを設定することで、ラインパターンの現像速度を調整することができる。したがって、膜厚が薄く、細い線幅のラインパターンであっても所望の形状で形成することが可能である。
【００５１】
尚、本発明は上記した実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々変形して実施することができる。例えば、上記実施の形態では、レジスト膜に電子ビームを照射したが、イオンビームなどの他の荷電粒子ビームを照射してもよい。また、ＫｒＦ（フッ化クリプトン）エキシマレーザ（波長：２４８ｎｍ）、ＡｒＦ（フッ化アルゴン）エキシマレーザ（波長：１９３ｎｍ）などのレーザビームを照射してもよく、ＡｒＦによる液浸露光や、ＥＵＶ（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａ  Ｖｉｏｌｅｔ）を露光光源とする場合にも適用可能である。
【符号の説明】
【００５２】
１  基板
２  レジスト膜
２ａ、２ｂ  潜像
３  ラインパターン
４  補助ラインパターン
【図１】
2011171497.tif 000005
【図２】
2011171497.tif 000006
【図３】
2011171497.tif 000007