(57)【要約】      （修正有）【課題】ＩＯドライバーへ供給する電圧を切り換えることが可能なインタフェース回路を提供する。【解決手段】インターフェース回路２００は、供給電圧２０４から導出される第１バイアス電圧２０６とＩＯパッド２１６の電圧を通じて供給される外部電圧から導出される第２バイアス電圧２０８とを入力するマルチプレクサー・ブロック２０２を含む。マルチプレクサー・ブロック２０２はコントロール・シグナル２１８がロジック「１」の信号状態では第１バイアス電圧２０６からの電圧をドライバー２１２へ出力し、コントロール・シグナル２１８がロジック「０」では第２バイアス電圧２０８からの電圧をドライバー２１２へ出力する。ドライバー２１２の出力電圧はＩＯパッド２１４を介して出力される【選択図】図２
2011096220.tif 000002
【特許請求の範囲】
【請求項１】
以下の項目を含む、入力／出力（ＩＯ）コアによって作り出されたコントロール・シグナルを、制御できる範囲内で活用する手法：
インターフェース・サーキットのＩＯドライバーにおける直列トランジスタは複数あるが、その一部として設計されているトランジスタの入力端末からその出力端末に同じ電圧を送信することによって、フェイルセーフ・モード及び耐性モードでの作動中に、ＩＯパッドを通して供給電圧に流れている外部電圧から電流路を切り離す、
電流路を切り離した際に生み出されたフローティング・ノードへ適量の電圧をフィードバックする、
供給電圧及び、フェイルセーフ・モード、耐性モード及びドライバー・モードでの作動中にＩＯパッドを通して供給された外部電圧から導出された直列トランジスタは複数あるが、その各々にゲート電圧を加えることによって、複数ある直列トランジスタのひとつひとつの電圧を、各耐容最高値以下に収まるように制御する、
結果的に、ドライバー・モードで作動の際に、ＩＯパッドを通して供給された外部電圧はゼロと供給電圧値の間で変化する、
結果的に、フェイルセーフ・モードで作動の際に、供給電圧はゼロである、
結果的に、耐性モードで作動の際には、ＩＯパッドを通して供給された外部電圧は供給電圧値以上にまで上昇する。
【請求項２】
申請１の手法において、供給電圧の一部あるいは複数部分としての、及び最低ひとつ以上のサーキットの能動素子のしきい電圧によって減らされたＩＯパッドを通して供給された外部電圧としてのゲート電圧を導出する作業を含む手法。
【請求項３】
申請１の手法において、次の２種の電圧を多重送信することによってゲート電圧を導出する作業を含む：  供給電圧から導出された電圧及び、コントロール・シグナルの適宜な低値状態及び高値状態に基づいて、ＩＯパッドを通して供給された外部電圧から導出された電圧。
【請求項４】
申請１の手法において、複数ある直列トランジスタの一部として設計されており、かつ入力端末におけるＩＯパッドを通して供給されている外部電圧に直接連結されているトランジスタの外部端末に向けて、フェイルセーフ・モード及び耐性モードでの作動中に、ＩＯパッドを通して供給された供給電圧、及び外部電圧間の電流路を、外部電圧を送信することによって切り離す作業を含む。
【請求項５】
申請１の手法において、ドライバー・モードで作動の際の、ＩＯドライバーにおける直列トランジスタは複数あるが、その一部として設計されているトランジスタのゲート端末において、供給電圧から導出された電圧を出力するよう設計された複数の直列経路トランジスタを提供する作業を含む。
【請求項６】
申請１の手法において、ＩＯドライバーにおける直列トランジスタは複数あるが、その一部として設計されているトランジスタのうち２台を連結させている経路から、別のトランジスタのドライバー前サーキットに向けて電圧をフィードバックする為に、コントロール・サーキットを提供する作業を含む。
【請求項７】
申請１の手法において、フェイルセーフ・モード及び耐性モードでの作動中に、出力端末に送信された電圧を入力端末にてかけるよう設計されたトランジスタの出力端末とその回路基板を連結させる作業を含む。
【請求項８】
申請１の手法において、フェイルセーフ・モード及び耐性モードでの作動中に出力端末に送信される入力端末で電圧がかからないように設計されているＩＯドライバーにおける直列トランジスタは複数あるが、その各ｐ−チャネル・トランジスタの回路基板に向けてフローティング・ウェル（ＦＷ）サーキットを出力する作業を含む。
【請求項９】
申請１の手法において、ＩＯドライバーにおける直列トランジスタは複数あるが、その一部として設計されており、かつ供給電圧に直接連結されているトランジスタに、ドライバー・モードで作動の際にインバーター・サーキットをゲート電圧として出力する作業を含む。
【請求項１０】
申請４の手法において、ＩＯドライバーにおける直列トランジスタは複数あるが、その一部として設計されており、かつ入力端末でのＩＯパッドを通して供給されている出力電圧に直接連結されているトランジスタに、フェイルセーフ・モード及び耐性モードで作動の際に、最低１台の経路トランジスタを提供し、その対向に位置する、ＩＯドライバーにおける複数の直列トランジスタの一部として設計されており、かつＩＯパッドを通して供給されている出力電圧に直接連結されているトランジスタに直接連結されているトランジスタのゲート端末に適用させる作業を含む。
【請求項１１】
申請９の手法において、最低１台の経路トランジスタを提供する作業を含み、その際、経路トランジスタは、供給電圧から導出された電圧のひとつ、及び適宜な耐性モード及びフェイルセーフ・モードでの作動中にＩＯパッドを通して供給された外部電圧から導出された電圧を出力するよう設計されているものとする。
【請求項１２】
以下を含むＩＯドライバー・サーキット
複数の直列トランジスタ；  及び
複数ある直列トランジスタのひとつひとつに関連したドライバー前サーキット、供給電圧もしくは、ドライバー・モード、フェイルセーフ・モード及び耐性モードで作動の際に、ＩＯパッドを通して供給された外部電圧、のどちらかひとつから導出された各トランジスタにゲート電圧を加えることによって、各トランジスタの電圧がそれぞれの耐容最高値以下に収まるよう制御する、なお、作動モードは、ＩＯコアによって作り出されたコントロール・シグナルの、制御できる範囲での活用に基づいて決められる、
結果的に、ＩＯパッドを通して外部電圧から供給電圧に供給されている電流経路は、複数ある直列トランジスタのうちの１台の入力端末から同じ電圧をその出力端末にかけることによって、切り離される、
結果的に、その電流経路が切り離された際に生み出されたフローティング・ノードに、適量の電圧がフィードバックされる、
結果的に、ＩＯパッドを通して供給されている外部電圧は、ドライバー・モードで作動の際に、ゼロと供給電圧値の間で変化する、
結果的に、供給電圧は、フェイルセーフ・モードで作動の際にはゼロとなる、及び、
結果的に、ＩＯパッドを通して供給されている外部電圧は、耐性モードで作動の際には、供給電圧値以上にまで上昇する。
【請求項１３】
申請１２におけるＩＯドライバー・サーキットにおいて、結果的に、ゲート電圧は、供給電圧及び、ひとつまたはそれ以上のサーキット能動素子のしきい電圧によって減らされたＩＯパッドを通して供給されている外部電圧の、一部またはそれ以上の部分から導出される。
【請求項１４】
申請１２におけるＩＯドライバー・サーキットにおいて、結果的に、ＩＯコアによって作り出されたコントロール・シグナルの低値状態及び高値状態に基づいて、ゲート電圧が導出される。
【請求項１５】
申請１２におけるＩＯドライバー・サーキットにおいて、結果的に、フェイルセーフ・モード及び耐性モードで作動の際に、ＩＯパッドを通して供給されている外部電圧をトランジスタの出力端末に送信することによって、供給電圧とＩＯパッドを通して供給されている外部電圧の間の電流経路が切り離される、その際、トランジスタは、複数の直列トランジスタの一部として設計されており、かつＩＯパッドを通して供給されている出力電圧に直接連結されているものとす。
【請求項１６】
申請１２におけるＩＯドライバー・サーキットにおいて、結果的に、複数の直列トランジスタの一部として設計されているトランジスタに関連しているドライバー前サーキットは、そのトランジスタと複数あるうちの別のトランジスタを連結させている経路から、後者のトランジスタに関わっているドライバー前サーキットに向けて電圧をフィードバックする為のコントロール・サーキットを含む。
【請求項１７】
申請１２におけるＩＯドライバー・サーキットにおいて、結果的に、トランジスタの出力端末は、その回路基板に連結される、その際、トランジスタは、フェイルセーフ・モード及び耐性モードで作動の際に、その入力端末における電圧をその出力端末に送信するように設計されている。
【請求項１８】
申請１２におけるＩＯドライバー・サーキットにおいて、結果的に、フローティング・ウェル（ＦＷ）サーキットが回路基板に出力される、それは、ＩＯドライバー・サーキットにおける複数ある直列トランジスタの各ｐ−チャネル・トランジスタの回路基板であり、ＩＯドライバー・サーキットは、フェイルセーフ・モード及び耐性モードでの作動中に出力端末に送信される入力端末で電圧がかからないように設計されている。
【請求項１９】
以下を含むＩＯサーキット・システム：
コントロール・シグナルを作り出すＩＯコア；
外部電圧を供給するＩＯパッド；  及び、
ＩＯコアによって作り出されたコントロール・シグナルの、制御できる範囲での活用に基づいた、ＩＯパッドから供給される外部電圧とインターフェースさせる為のＩＯドライバー・サーキット、以下を含むＩＯドライバー・サーキット：
複数ある直列トランジスタ；  及び、
供給電圧及び、フェイルセーフ・モード、耐性モード及びドライバー・モードでの作動中にＩＯパッドを通して供給された外部電圧から導出された直列トランジスタは複数あるが、その各々にゲート電圧を加えることによって、複数ある直列トランジスタのひとつひとつの電圧を、各耐容最高値以下に収まるように制御する為の複数ある直列トランジスタ個々に関連する、ドライバー前サーキット、
結果的に、複数あるトランジスタの入力端末からその出力端末に同じ電圧を送信することによって、ＩＯパッドを通して供給電圧に流れている外部電圧から電流路を切り離す、
結果的に、電流路を切り離した際に生み出されたフローティング・ノードへ適量の電圧をフィードバックする、
結果的に、ドライバー・モードで作動の際に、ＩＯパッドを通して供給された外部電圧はゼロと供給電圧値の間で変化する、
結果的に、フェイルセーフ・モードで作動の際の供給電圧はゼロである、
結果的に、耐性モードで作動の際には、ＩＯパッドを通して供給された外部電圧は供給電圧値以上にまで上昇するサーキット・システム。
【請求項２０】
申請１９におけるＩＯサーキット・システムにおいて、結果的に、フローティング・ウェル（ＦＷ）サーキットが回路基板に出力される、それは、ＩＯドライバー・サーキットにおける複数ある直列トランジスタの各ｐ−チャネル・トランジスタの回路基板であり、ＩＯドライバー・サーキットは、フェイルセーフ・モード及び耐性モードでの作動中に出力端末に送信される入力端末で電圧がかからないように設計されている。
【発明の詳細な説明】
【技術分野】
【０００１】
当情報開示は、概して、入力／出力（ＩＯ）サーキットに関するものであり、綿密には、フェイルセーフ・ドライバーかつ耐性ドライバーの構造を明確にする手法、器具ならびにシステムに関するものである。
【背景技術】
【０００２】
集積回路（ＩＣ）に含まれる複数の構成部分は、全てが同じ電圧で作動しているとは限らない。異なる電圧で作動しているふたつの構成部分をインターフェースで連結させるには、その端末における電圧よりも低い電圧（例：  １．８ｖ）で作動している能動素子（例：  金属酸化物半導体（ＭＯＳ）トランジスタ）を含むバッファー回路が必要な場合もある。
【０００３】
図１は、より高い電圧を使用しての、ＩＯドライバー１００のインターフェース連結を示した概略図である。ＩＯドライバー１００は、Ｐ−チャネル金属酸化物半導体（ＰＭＯＳ）トランジスタＭ１１０２とＮ−チャネルＭＯＳ（ＮＭＯＳ）トランジスタＭ２１０４等を含む。Ｍ１１０２の発信元（Ｓ）端末は、供給電圧であるＶＤＤＩＯ１０６に接続することが可能であり、Ｍ２１０４の発信元（Ｓ）端末は、供給電圧であるＶＳＳ１１０に接続される。トランジスタ（Ｍ１１０２、Ｍ２１０４）のバルク（Ｂ）端末をその発信元（Ｓ）端末と短絡させることによって、トランジスタ（Ｍ１１０２、Ｍ２１０４）のバルク（Ｂ）端末をＶＤＤＩＯ１０６とＶＳＳ１１０にも個々に接続する。Ｍ１１０２兼Ｍ２１０４のドレイン（Ｄ）端末は、図１で示されているように、互いに接続される。
【０００４】
ＩＣのＩＯパッド１０８からの外部電圧は、Ｍ１１０２兼Ｍ２１０４のドレイン端末それぞれに供給される。トランジスタ（Ｍ１１０２、Ｍ２１０４）のゲート（Ｇ）端末は、ＩＯドライバー１００用のコントロール・サーキットから作られているコントロール・シグナル（ＣＴＲＬ１  １１２、ＣＴＲＬ２  １１４）で駆動させられる。ＩＯパッド１０８の電圧（例：  ３．４６５Ｖ）が供給電圧であるＶＤＤＩＯ１０６（例：  １．８Ｖ、２．５Ｖ）よりも高い場合、もしくはＶＤＤＩＯ１０６がゼロの場合においては、図１に見られるようにＭ１１０２に関連のある寄生ダイオードＤ１１１６の電源はオンとなり、その結果として、ＩＯパッド１０８の電圧と供給電圧ＶＤＤＩＯ１０６の間に直接路が作られる。Ｄ１１１６の電源を入れることによって多量の電流が導かれた場合、続いて多量の漏洩電流が流れる。図１では、Ｑ２１０４に関連のある寄生ダイオードＤ２１１８も示されている。
【０００５】
従って、ＩＯパッド１０８の電圧が高いということは、ＶＤＤＩＯ１０６の有無に関わらず、ＩＯドライバー１００の信頼度を低下させる。多量の電流が導かれる際の影響を抑える為に、複数のｐ−チャネルあるいはｎ−チャネル・トランジスタを積み重ねるという手法もある。しかし、この手法では、多量電流の影響を抑えるまでに限られ、問題解決には繋がらないと見られる。
【発明の概要】
【課題を解決するための手段】
【０００６】
ここに開示されているのは、フェイルセーフ・ドライバーかつ耐性ドライバーの構造を明確にする手法、器具ならびにシステムである。
【０００７】
インターフェース・サーキット用ＩＯドライバーの直列トランジスタは複数あるが、そのうちのひとつの入力端末からその出力端末へ、フェイルセーフ・モードかつ耐性モードでの作動中に同量の電圧を流すことによって、ＩＯパッドを通じて供給電圧に供給されている外部電圧から電流路を切り離す為には、ＩＯコアによって作り出されているコントロール・シグナルを、制御できる範囲で活用するというのもひとつの手法である、という見方もある。また、その際には、電流路を切り離した際にできたフローティング・ノードへ適量の電圧をフィードバックする。更には、複数ある直列トランジスタのうちのひとつひとつにゲート電圧を流すことによって、複数ある直列トランジスタの各トランスミッタに流れている電圧が、各々の耐容最高限度を超えないように制御する為に、コントロール・シグナルを、制御できる範囲で活用する。
【０００８】
ゲート電圧は、供給電圧もしくはＩＯパッドを通じて供給されている外部電圧から導出されており、その際の作動モードは、フェイルセーフ・モード、耐性モード、もしくはドライバー・モードにいずれかに限る。供給電圧は、フェイルセーフ・モードの際にはゼロであり、ＩＯパッドを通じて供給されている外部電圧は、耐性モードの際には供給電圧以上にまで上昇する。
【０００９】
また別の見解では、ＩＯドライバー・サーキットには複数の直列トランジスタに加えて、そのトランジスタひとつひとつに専用のドライバー前サーキットが含まれている。ドライバー前サーキットは、各トランジスタにゲート電圧を流すことによって、トランジスタ各々の耐容最高限度を超えないように制御する。ゲート電圧は、供給電圧もしくはＩＯパッドを通じて供給されている外部電圧から導出されており、ＩＯコアによって作り出されたコントロール・シグナルを制御できる範囲で活用するという点に基づいている。
【００１０】
外部電圧からの電流回路は、ＩＯパッドを通じて供給電圧に供給されており、複数ある直列トランジスタのうちのひとつの入力端末から、同量の電圧をその出力端末に流すことによって切り離されている。また、電流回路が切り離された際に作られたフローティング・ノードには、適量の電圧がフィードバックされている。
【００１１】
ＩＯパッドを通じて供給されている外部電圧の量は、最少ではゼロ、最多ではドライバー・モードで作動中の供給電圧量までの範囲内で変化する。供給電圧は、フェイルセーフ・モードで作動の際にはゼロであり、ＩＯパッドを通じて供給されている外部電圧は、耐性モードの際には供給電圧以上にまで上昇する。
【００１２】
また更に別の見解では、ＩＯサーキット・システムは、ＩＯコアを併せてコントロール・シグナルを駆動し、ＩＯパッドを併せて外部電圧を供給し、ＩＯドライバー・サーキットを併せて外部電圧とインターフェースで連結させる。その際の外部電圧は、ＩＯコアによって作り出されたコントロール・シグナルを制御できる範囲で活用することに基づいたＩＯパッドによって供給される。ＩＯドライバー・サーキットは複数のトランジスタを含んでおり、そのトランジスタひとつひとつにドライバー前サーキットが備えられているが、それは、供給電圧もしくは作動モード中のＩＯパッドを通じて供給されている外部電圧から導出されている各トランジスタにゲート電圧を流すことによって、トランジスタ各々の耐容最高限度を超えないように制御する為である。その際の作動モードは、ドライバー・モード、フェイルセーフ・モード、あるいは耐性モードに限る。
【００１３】
ＩＯパッドを通じて供給されている外部電圧からの電流回路は、複数ある直列トランジスタのうちのひとつの入力端末から、同量の電圧をその出力端末に流すことによって切り離されている。また、電流回路が切り離された際に作られたフローティング・ノードには、適量の電圧がフィードバックされている。
【００１４】
ＩＯパッドを通じて供給されている外部電圧の量は、最少ではゼロ、最多ではドライバー・モードで作動中の供給電圧量までの範囲内で変化する。供給電圧は、フェイルセーフ・モードで作動の際にはゼロであり、ＩＯパッドを通じて供給されている外部電圧は、耐性モードの際には供給電圧以上にまで上昇する。
【００１５】
ここで開示されている手法及びシステムは、多様な見解を得る為に実行され得るものであり、実行手段は限られてはいない。また、ここに開示されているいずれかの工程を機械で行うという複数の手順をひとつにまとめた上で、機械で読み取ることのできるメディアを通して履行することも可能である。その他の特性は、添付のイラスト及び後述の詳細記述から明確であるといえる。
【図面の簡単な説明】
【００１６】
この開発の実施例は、あくまで一例としてイラストされており、イラストに付随の参照図を限度としているものではない。また、その際、同様の参照が同様の素子を示していることもあり、特に下記の参照図においてはそれぞれ記述されている通りである。
【図１】図１は、ＩＯドライバーの概略図である。
【図２】図２は、インターフェース・サーキットの概略図であり、１件あるいは複数件の実施例に基づいている。
【図３】図３は、ドライバー構造の概略図であり、１件あるいは複数件の実施例に基づいている。
【図４】図４は、図３のドライバー構造を含む多重化の概略図であり、１件あるいは複数件の実施例に基づいている。
【図５】図５は、図３のドライバー構造におけるトランジスタ施行の概略図であり、１件あるいは複数件の実施例に基づいている。
【図６】図６は、ドライバー・モードで作動中の図３のドライバー構造におけるトランジスタ施行のＤＣ特性を示しており、１件あるいは複数件の実施例に基づいている。
【図７】図７は、ドライバー・モードで作動中の図３のドライバー構造におけるトランジスタ施行の過渡電流特性を示しており、１件あるいは複数件の実施例に基づいている。
【図８】図８は、フェイルセーフ・モードで作動中の図３のドライバー構造におけるトランジスタ施行のＤＣ特性を示しており、１件あるいは複数件の実施例に基づいている。
【図９】図９は、耐性モードで作動中の図３のドライバー構造におけるトランジスタ施行のＤＣ特性を示しており、１件あるいは複数件の実施例に基づいている。
【図１０】図１０は、フェイルセーフ・モードで作動中の図３のドライバー構造におけるトランジスタ施行の過渡電流特性示しており、１件あるいは複数件の実施例に基づいている。
【図１１】図１１は、耐性モードで作動中の図３のドライバー構造におけるトランジスタ施行の過渡電流特性示しており、１件あるいは複数件の実施例に基づいている。
【図１２】図１２は、図３のドライバー構造の信頼性を確保する手法の際の工程を、詳細を含めて示した実施順序であり、１件あるいは複数件の実施例に基づいている。
【００１７】
当面の実施例に関するこの他の特性は、添付のイラスト及び後述の詳細記述から明確であるといえる。
【発明を実施するための形態】
【００１８】
下記の実施例は、フェイルセーフ・ドライバーもしくは耐性ドライバーの構造を明確にする目的での使用が可能である。当面の実施例は特定の参照例を用いているが、多様な実施例の上位概念やスコープを変えない上での修正及び変更は明らかに可能である。
【００１９】
図２は、インターフェース・サーキット２００を示しており、１件あるいは複数件の実施例に基づいている。１件あるいは複数件の実施例において、インターフェース・サーキット２００は、供給電圧２０４から導出される第１バイアス電圧２０６、及びＩＯパッド（ここではＩＯパッド２１６電圧）を通じて供給されている外部電圧から導出される第２バイアス電圧２０８の受信用に作られたマルチプレクサー・ブロック２０２を含む。１件あるいは複数件の実施例において、ＩＯコア（ここでは省略）から作り出されたコントロール・シグナル２１８は、制御可能な範囲で活用されることによって、コントロール・シグナル２１８が「高い」状態では第１バイアス電圧２０６からの出力電圧を導出、同シグナルが「低い」状態では第２バイアス電圧２０８からの出力電圧を導出することができる。１件あるいは複数件の実施例において、「高い」状態とはロジック「１」に類似し、「低い」状態とはロジック「０」に類似する。
【００２０】
１件あるいは複数件の実施例において、コントロール・シグナル２１８の「高い」状態とはフェイルセーフ・モードもしくは耐性モードでの作動を意味し、同シグナルの「低い」状態とはドライバー・モードでの作動を意味する。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧は、最少ではゼロ、最多ではドライバー・モードで作動中の供給電圧２０４の量までの範囲内で変化する。供給電圧は、フェイルセーフ・モードで作動の際にはゼロであり、ＩＯパッドを通じて供給されている外部電圧は、耐性モードの際には供給電圧以上にまで上昇する。１件あるいは複数件の実施例において、供給電圧２０４の量は、フェイルセーフ・モードで作動中の際にはゼロとする。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧は、耐性モードで作動中の供給電圧２０４の量以上にまで上昇する。
【００２１】
従って図２で見られるように、１件あるいは複数件の実施例において、マルチプレクサー・ブロック２０２の出力は、コントロール・シグナル２１８の状態が「高い」であるか「低い」であるかによって判断された上で、ドライバー・モードで作動中の第１バイアス電圧２０６から導出、もしくはフェイルセーフ・モード及び耐性モードで作動中の第２バイアス電圧２０８から導出される。１件あるいは複数件の実施例において、マルチプレクサー・ブロック２０２の出力は、ノードのＩＯパッド（ここではＰＡＤ２１４）を通して外部電圧の供給を受けているドライバー２１２サーキットへ連結される。１件あるいは複数件の実施例において、マルチプレクサー・ブロック２０２の出力とドライバー２１２サーキットの連結はドライバー２１２サーキットの作動を安定させ、その結果、ドライバー２１２サーキットにおける構成要素のサーキット能動素子全体を流れる電圧はその耐容最高限度を超えないように制限される。
【００２２】
図３は、ドライバー３００の構造を示しており、１件あるいは複数件の実施例に基づいている。１件あるいは複数件の実施例において、ドライバー３００は、Ｎ−ドライバー３０４の上に積み重ねられたＰ−ドライバー３０２を含む。１件あるいは複数件の実施例において、Ｐ−ドライバー３０２は複数のｐ−チャネル・トランジスタを含み、Ｎ−ドライバー３０４は複数のｎ−チャネル・トランジスタを含む。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧は、Ｐ−ドライバー３０２とＮ−ドライバー３０４の間にあるノードにおいて加えられる。図３では、Ｐ−ドライバー３０２及びＮ−ドライバー３０４は、出力ゲート電圧（ＰＧ１３１８、ＰＧ２３２０、ＰＧ３３２２、ＮＧ１３２６、ＮＧ２３２５、ＮＧ３３２４）に繋がっているドライバー前サーキット（Ｐ１３２８、Ｐ２３３０、Ｐ３３３２、Ｎ１３３６、Ｎ２３３４）を含む。１件あるいは複数件の実施例において、ゲート電圧は、Ｐ−ドライバー３０２及びＮ−ドライバー３０４それぞれの構成要素である金属酸化物半導体（ＭＯＳ）トランジスタのゲート（Ｇ）端末に加えられ、それによってＰ−ドライバー３０２及びＮ−ドライバー３０４の構成要素、ＭＯＳトランジスタ全体を流れる電圧はその耐容最高限度を超えないように制限される。
【００２３】
図３においては、ＰＢＩＡＳ３１６とＮＢＩＡＳ３０８は供給電圧２０４から導出される第１バイアス電圧２０６とする。例えば、ＰＢＩＡＳ３１６を０．４５ＶＤＤＩＯとすると、ＶＤＤＩＯは供給電圧２０４であり、ＮＢＩＡＳ３０８は０．５５ＶＤＤＩＯとなる。１件あるいは複数件の実施例において、コントロール・シグナル２１８（例：  出力可（ＯＥ））はＩＯコアによって作り出されており、バイアス電圧発電機ブロック３０６による入力として受信される。１件あるいは複数件の実施例において、コントロール・シグナル２１８は、サーキットの作動モード（ドライバー、フェイルセーフあるいは耐性）を表している。１件あるいは複数件の実施例において、バイアス電圧発電機ブロック３０６は、ＩＯパッドからのフィードバックとしてＩＯパッド２１６電圧を受信することがある。更にその結果、コントロール・シグナル２１８をロジック「１」とすると、バイアス電圧３１０は、バイアス電圧発電機ブロック３０６の入力として受信されるＮＢＩＡＳ３０８と同量となる。
【００２４】
１件あるいは複数件の実施例において、コントロール・シグナル２１８をロジック「０」とした場合、
バイアス電圧３１０は以下の参照方程式１のように示される：
【数１】
2011096220.tif 000003
【００２５】
ＶＢがバイアス電圧３１０の場合、ＩＯＰＡＤはＩＯパッド２１６電圧である可能性があり、Ｖｔｎはサーキット能動素子（例：  ｎ−チャネルＭＯＳ（ＮＭＯＳ）トランジスタ）の微量のダイオードである。ここでは、ふたつのサーキット能動素子を想定している。サーキット能動素子の個数は、そのつど変化する。１件あるいは複数件の実施例において、バイアス電圧３１０はＮ２３３４へ入力されることが可能で、ＰＢＩＡＳ３１６はＰ２３３０へ入力することが可能である。１件あるいは複数件の実施例において、Ｐ１３２８及びＮ１３３６のドライバー前入力であるＡ３１２はＩＯコアを通じて届いている。１件あるいは複数件の実施例において、Ｐ１３２８及びＰ２３３０への入力であるＣＳＬ３１４は、レベルシフトした形のコントロール・シグナル２１８である可能性がある。従って、コントロール・シグナル２１８は制御できる範囲で活用されるが、それは、１件あるいは複数件の実施例に基づいている。
【００２６】
図３で見られるように、１件あるいは複数件の実施例において、ＩＯパッド２１６電圧はＰ３３３２及びＮ２３３４に受け渡される。１件あるいは複数件の実施例において、Ｐ−ドライバー３０２及びＮ−ドライバー３０４の構成要素トランジスタは大型であり、高電圧とインターフェースする為には、Ｐ−ドライバー３０２及びＮ−ドライバー３０４は最低でも各２台のトランジスタを必要とする。図３は、参照例として、Ｐ−ドライバー３０２及びＮ−ドライバー３０４それぞれにおいて各３台のトランジスタの同時実施を表している。１件あるいは複数件の実施例において、Ｐ−ドライバー３０２及びＮ−ドライバー３０４における複数のトランジスタは、インターフェースされている高電圧に依存している（信頼性の必要性）。１件あるいは複数件の実施例において、Ｐ−ドライバー３０２及びＮ−ドライバー３０４を構成する為に、複数の直列トランジスタが積み重ねられている。
【００２７】
１件あるいは複数件の実施例において、コントロール・シグナル３１８の状態によっては、ＰＧ１３１８、ＰＧ２３２０あるいはＰＧ３３２２は、第１バイアス電圧２０６及び第２バイアス電圧２０８を多重送信することによって導出された電圧である。図４は、ドライバー前サーキットのＮ出力（ＰＧ１４０４１、ＰＧ２４０４２．．．ＰＧＮ４０４Ｎ）が前述の多重送信の工程から導出されている様子を示している。図３では、供給電圧２０４とＩＯパッド２１６電圧から導出される電圧を多重送信することによって、ＰＧ１３１８を作り出す。更には、ＰＢＩＡＳ３１６とＩＯパッド２１６電圧を多重送信することによってＰＧ２３２０を導出する。
【００２８】
１件あるいは複数件の実施例において、図３のＮＧ１３２６の出力は、ＮＢＩＡＳ３０８とＶＳＳ（図２での第２参照電圧２１０）の間で変化する。更には、Ｎ−ドライバー３０４の第２ドライバー・トランジスタをバイアス電圧３１０と連結する。１件あるいは複数件の実施例において、バイアス電圧３１０及びＩＯパッド２１６電圧からＮ２３３４を入力として受信し、、従って、出力ＮＧ３３２４は、ＩＯパッド２１６電圧とバイアス電圧３１０のうちより高い方と等しくなる。
【００２９】
１件あるいは複数件の実施例において、ドライバー前サーキットであるＰ１３２８、Ｐ２３３０及びＰ３３３２は、あらゆるモードに対応するべく修正される。あらゆるモードとは、つまり、作動用ドライバー・モード、フェイルセーフ・モードすなわち耐性モードを意味する。１件あるいは複数件の実施例において、ドライバー・モードでの作動中（ＣＳＬ３１４  ＝  「高」）にＰ１３２８がインバーターの役目を果たし、その際には、ＰＧ１３１８はＶＤＤＩＯ２０４とＰＢＩＡＳ３１６の間で変化する。１件あるいは複数件の実施例において、フェイルセーフ・モードあるいは耐性モードでの作動中（ＣＳＬ３１４  ＝  「低」）に、ＰＧ１３１８がＶＤＤＩＯ２０４とバイアス電圧３１０のうちより高い方と等しくなる。例えば、ＰＧ１３１８は、フェイルセーフ・モードで作動の際にはバイアス電圧３１０と、耐性モードで作動の際にはＶＤＤＩＯ２０４と等しくなる。
【００３０】
１件あるいは複数件の実施例において、ドライバー・モードでの作動中（ＣＳＬ３１４  ＝  「高」）にＰＧ２３２０はＰＢＩＡＳ３１６と等しくなる。１件あるいは複数件の実施例において、フェイルセーフ・モードあるいは耐性モードでの作動中（ＣＳＬ３１４  ＝  「低」）に、ＰＧ２３２０はＩＯパッド２１６電圧と等しくなる。１件あるいは複数件の実施例において、Ｐ３３３２はＩＯパッド２１６電圧及びバイアス電圧３１０から入力を受信し、あるいはバイアス電圧３１０及びＩＯパッド２１６電圧の最低量をＰＧ３３２２として出力する。
【００３１】
１件あるいは複数件の実施例において、フェイルセーフ・モードで作動の際に、Ｎ−ドライバー３０４のトランジスタ内のドライバー前サーキットのゲート電圧はゼロである。また、第２参照電圧２１０（ＶＳＳ）はゼロに近く、Ｎ−ドライバー３０４はＰ−ドライバー３０２に比べて比較的安全である。従って、Ｐ−ドライバー３０２の構造は一例としてプルアップ・ブロックの構造であるが、それについての解説のみでも、前記述に関連するコンセプトを説明するには充分であると言える。
【００３２】
図５は、１件あるいは複数件の実施例に基づいて、ドライバー３００の構造におけるトランジスタ実行５００を示している。１件あるいは複数件の実施例において、トランジスタ実行５００は、Ｑ１５０２、Ｑ２５０４及びＱ３５０６、計３種のドライバーｐ−チャネル・トランジスタＭＯＳ（ＰＭＯＳ）を含む。その際の発信元（Ｓ）端末は、ＶＤＤＩＯ２０４に連結されたＱ３５０６である。１件あるいは複数件の実施例において、Ｑ３５０６、Ｑ２５０４及びＱ１５０２は互いに直列で繋がっている。前述のように、３台のトランジスタは単に、関連するコンセプトを解説する目的のみで使われている。ＭＯＳトランジスタの発信元（Ｓ）端末およびドレイン（Ｄ）端末に互換性があること、従って、ある電圧を発信元（Ｓ）端末に連結させてドレイン（Ｄ）端末から別の電圧を出力することと、ある電圧をドレイン（Ｄ）端末に連結させて発信元（Ｓ）端末から別の電圧を出力することは同じものを意味するということは明白であり、これを理解するのには、この分野における特別なスキルを要さない。ドレイン同士（Ｄ−Ｄ）の経路もまた、発信元−ドレイン（Ｓ−Ｄ）の経路と等しいと言える。
【００３３】
ドライバー・サーキットの一部としての直列のｐ−チャネル・トランジスタ及びｎ−チャネル・トランジスタが一般的な個数であるとして、耐性モードで作動の際にＩＯパッド２１６電圧が供給電圧ＶＤＤＩＯ２０４を上回る場合、あるいはフェイルセーフ・モードで作動の際にＶＤＤＩＯ２０４がゼロで、更にＩＯパッド２１６電圧がトランジスタの発信元（Ｓ）端末またはドレイン（Ｄ）端末に直接連結されている場合、ＩＯパッド２１６電圧をＶＤＤＩＯ２０４に加えた際のノードを連結する経路が、多量の電流をシンクさせ、結果的にドライバー・サーキットの信頼性を低下させる。
【００３４】
従って、１件あるいは複数件の実施例において、耐性モードで作動中もしくはフェイルセーフ・モードで作動中に、ＩＯパッド２１６電圧とＶＤＤＩＯ２０４間の電流経路は図５のトランジスタ実行５００内で切り離されている。電流経路は、Ｑ１５０２、Ｑ２５０４及びＱ３５０６のいずれにおいても切り離されることが可能であるが、解説目的で構造をシンプルにする場合には、Ｑ１５０２で切り離される。図５及び下記参照。
【００３５】
１件あるいは複数件の実施例において、Ｐ１３２８、Ｐ２３３０及びＰ３３３２は、Ｑ１５０２、Ｑ２５０４及びＱ３５０６それぞれと関連しているドライバー前サーキットである。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧とＶＤＤＩＯ２０４間の電流経路は、Ｑ１５０２の入力（例：  ドレイン（Ｄ）端末）からＱ１５０２の出力（例：  発信元（Ｓ）端末）に向けて同量の電圧を流すことによって切り離されている。これによって、１件あるいは複数件の実施例において、Ｑ１５０２の発信元（Ｓ）端末とＱ２５０４のドレイン（Ｄ）端末を連結させているノードは「フローティング」状態となる。１件あるいは複数件の実施例において、ノードをプログラムする目的で作られた「フローティング」状態のノードに、電圧が強制的にかかる。１件あるいは複数件の実施例において、ＰＦＢＫ１  ５４２は、「フローティング状態のノード」に強制的にかけられたフィードバック電圧である。１件あるいは複数件の実施例において、フェイルセーフ・モードで作動中もしくは耐性モードで作動中に、ＰＦＢＫ１  ５４２はＩＯパッド２１６電圧と同量である。１件あるいは複数件の実施例において、その他のノードは、ドライバー前サーキットでありＱ３５０６及びＱ２５０４それぞれに関わるＰ１３２８及びＰ２３３０経由で適宜に設計されるが、その際、ＰＧ１３１８及びＰＧ２３２０が出力され、Ｑ３５０６及びＱ２５０４のゲート（Ｇ）端末で加えられる。
【００３６】
１件あるいは複数件の実施例において、ドライバー・モード、フェイルセーフ・モード及び耐性モードで作動の際に、制御できる範囲内でのコントロール・シグナル２１８の活用を基に、Ｐ３３３２がバイアス電圧３１０とＩＯパッド２１６電圧の最低量をＰＧ３３２２として出力する。ＰＧ３３２２は、Ｑ１５０２のゲート（Ｇ）端末で加えられ、その発信元（Ｓ）端末及びバルク（Ｂ）端末は互いに連結される。１件あるいは複数件の実施例において、Ｐ３３３２の多重送信は、入力の際のＩＯパッド２１６高電圧によるストレスからＱ１５０２を守る役目を果たす。
【００３７】
１件あるいは複数件の実施例において、Ｐ２３３０は、制御できる範囲内でのコントロール・シグナル２１８の活用を基に、ＶＤＤＩＯ２０４とバイアス電圧３１０とをＢＩＡＳ＿ＣＴ  ５５４ノードに向けて多重送信する。１件あるいは複数件の実施例において、ドライバー・モードで作動の際に、コントロール・シグナル２１８が「高」になり、更にはＣＳＬ１  ５４０がレベルシフトの形に変換されたコントロール・シグナル２１８として得られる。例えば、ＣＳＬ１  ５４０は０．１ＶＤＤＩＯに等しく、ＣＳＬ３１４（レベルシフトしたコントロール・シグナル２１８）はＶＤＤＩＯに等しい。１件あるいは複数件の実施例において、ＰＭＯＳトランジスタ、Ｑ１５５３０の発信元（Ｓ）端末がバイアス電圧３１０に連結されていて、更に、ドレイン（Ｄ）端末はＱ１６５３２の発信元（Ｓ）端末に連結されている。１件あるいは複数件の実施例において、Ｑ１６５３２のドレイン（Ｄ）端末はＶＤＤＩＯ２０４に連結されている。１件あるいは複数件の実施例において、ドライバー・モードで作動の際に、ゲート（Ｇ）端末、ＣＳＬ１  ５４０が加えられているＱ１６５３２は、電源「オン」に設定されており、ゲート（Ｇ）端末、ＣＳＬ３１４が加えられているＱ１５５３０は電源「オフ」に設定されている。
【００３８】
従って、１件あるいは複数件の実施例において、ＢＩＡＳ＿ＣＴ  ５４０ノードがＶＤＤＩＯ２０４に続く。１件あるいは複数件の実施例において、ドライバー・モードで作動の際にＰＢＩＡＳ３１６をＰＧ２３２０に送信する用の経路を作り上げる為に、経路トランジスタ、Ｑ９５１８、Ｑ１０５２０及びＱ１２５２４は直列で繋げられる。従って、１件あるいは複数件の実施例において、ＰＭＯＳトランジスタ、Ｑ９５１８のドレイン（Ｄ）端末はＰＢＩＡＳ３１６に設けられており、更にＱ９５１８の発信元（Ｓ）端末はＮＭＯＳトランジスタ、Ｑ１０５２０の発信元（Ｓ）端末に連結されている。１件あるいは複数件の実施例において、Ｑ１０５２０のドレイン（Ｄ）端末はＮＭＯＳトランジスタ、Ｑ１２５２４のドレイン（Ｄ）端末に連結されている。１件あるいは複数件の実施例において、Ｑ１０５２０のゲート（Ｇ）端末はＶＤＤＩＯ２０４に設けられており、更にＱ１２５２４のゲート（Ｇ）端末はＰＭＯＳトランジスタ、Ｑ１１５２２のドレイン（Ｄ）端末に連結されている。１件あるいは複数件の実施例において、Ｑ１１５２２の発信元（Ｓ）端末はＱ１０５２０のドレイン（Ｄ）端末に連結されており、更にＱ１１５２２のゲート（Ｇ）端末はＶＤＤＩＯ２０４に設けられている。１件あるいは複数件の実施例において、Ｑ１２５２４のゲート（Ｇ）端末とＱ１１５２２のドレイン（Ｄ）端末は同時に第１バイアス電圧２０６に設けられている。その際には、ＶＤＤＩＯ＿ＢＩＡＳ  ５５２として表示される。
【００３９】
１件あるいは複数件の実施例において、ＮＭＯＳトランジスタ、Ｑ１０５２０及びＱ１２５２４のバルク（Ｂ）端末が第２参照電圧２１０、ＶＳＳ２１０に設けられており、更にフローティング・ウェル（ＦＷ  ５４８）のサーキットの出力はＰＭＯＳトランジスタ、Ｑ１１５２２のバルク（Ｂ）端末に連結されている。１件あるいは複数件の実施例において、ＦＷ  ５４８は、ＰＭＯＳトランジスタ、Ｑ１１５２２に関わる寄生ダイオードの順方向バイアスを妨害する役目を果たす。下記に述べられているように、１件あるいは複数件の実施例において、ＰＭＯＳトランジスタ、Ｑ１１５２２が保護目的で供給される。１件あるいは複数件の実施例において、ＰＭＯＳトランジスタ、Ｑ９５１８のバルク（Ｂ）端末はＶＤＤＩＯ２０４に設けられている。
【００４０】
１件あるいは複数件の実施例において、ドライバー・モードで作動の際にＣＳＬ１  ５４０は低下し、その際にはＱ９５１８の電源は「オン」となる。１件あるいは複数件の実施例において、ＶＤＤＩＯ２０４が高い際（例：  ＶＤＤＩＯ２０４が２．７５Ｖ）には、Ｑ１０５２０の電源もまた「オン」となる。１件あるいは複数件の実施例において、ＶＤＤＩＯ＿ＢＩＡＳ  ５５２が高い際には、Ｑ１２５２４の電源もまた「オン」にするが、その場合Ｑ１１５２２の電源は「オフ」にする。ＶＤＤＩＯ２０４がＱ１１５２２のゲート（Ｇ）端末に設けられている為である。１件あるいは複数件の実施例において、Ｑ９５１８、Ｑ１０５２０及びＱ１２５２４を直列で並んだトランジスタとして使用する場合、ＰＧ２３２０はＰＢＩＡＳ３１６に引き寄せられる。
【００４１】
１件あるいは複数件の実施例において、ＩＯパッド２１６電圧がＶＤＤＩＯ２０４のレベル近くにまで引き寄せられる場合、ＩＯパッド２１６電圧はＱ１５０２を通してＰＦＢＫ１  ５４２ノードで見つかる。１件あるいは複数件の実施例において、ＰＦＢＫ１  ５４２での電圧は、ＰＭＯＳトランジスタ、Ｑ１３５２６の発信元（Ｓ）端末で見つかる。その際、その発信元（Ｓ）端末はＱ１２５２４の発信元（Ｓ）端末に連結されている。１件あるいは複数件の実施例において、ＰＭＯＳトランジスタ、Ｑ１４５２８のドレイン（Ｄ）端末はＰＦＢＫ１  ５４２に連結されているが、そのゲート（Ｇ）端末はバイアス電圧３１０に設けられており、比較するとこの方がより低い電圧である為に、Ｑ１４５２８がＰＦＢＫ１  ５４２での電圧を妨げることはない。１件あるいは複数件の実施例において、図５で示されているように、Ｑ１４５２８の発信元（Ｓ）端末はＱ１３５２６のドレイン（Ｄ）端末に連結されている。１件あるいは複数件の実施例において、Ｑ１３５２６のゲート（Ｇ）端末はＢＩＡＳ＿ＣＴ  ５５４ノードに連結されている。
【００４２】
しかし、１件あるいは複数件の実施例において、そのゲート（Ｇ）端末が高く引き寄せられている為にＰＦＢＫ１  ５４２での電圧はＱ１３５２６の発信元（Ｓ）端末で妨げられる。従って、１件あるいは複数件の実施例において、ＩＯパッド２１６の高電圧が存在する為にＰＧ２３２０が妨害される、ということはない。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧がＶＤＤＩＯ２０４と同量の際に、ＰＦＢＫ１  ５４２もＶＤＤＩＯ２０４と同量となる。この時点で、１件あるいは複数件の実施例において、バイアス電圧３１０は参照方程式１から導出される。
【００４３】
１件あるいは複数件の実施例において、ＩＯパッド２１６電圧がゼロの場合、ＰＦＢＫ１  ５４２がＰＢＩＡＳ３１６及びＱ１５０２のしきい電圧の両方と等しくなる。この値は、１件あるいは複数件の実施例において、あらゆるトランジスタの作動電圧の耐容最高限度以下に収まっている。（例：  １．８Ｖデバイスに対して１．９８Ｖ以下  ＋  １０％耐性）。
【００４４】
１件あるいは複数件の実施例において、ＣＳＬ３１４が「低」（例：  ０．１ＶＤＤＩＯ）に引き下げられ、かつＣＳＬ１  ５４０が「高」（例：  ０．８ＶＤＤＩＯ）に引き上げられた状態でのフェイルセーフ・モードで作動中に、ＢＩＡＳ＿ＣＴ  ５５４ノードはバイアス電圧３１０の後をたどるように設計されている。その理由としては、１件あるいは複数件の実施例に基づくと、Ｑ１５５３０の電源が「オン」であると同時にＱ１６５３２の電源は「オフ」になっている、という例が挙げられる。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧が高い場合、同時にＰＦＢＫ１  ５４２での電圧は高く、例としてＩＯパッド２１６電圧と同量となる。例えば、ＩＯパッド２１６電圧が３．４６５Ｖ（３．３Ｖ  ＋  ５％耐性）に達した場合、同時にＰＦＢＫ１  ５４２での電圧が３．４６５Ｖである。１件あるいは複数件の実施例において、参照方程式１で見られるように、Ｑ１３５２６及びＱ１４５２８のゲート（Ｇ）端末は共に可能性の低いものである。従って、１件あるいは複数件の実施例において、ＰＦＢＫ１  ５４２での電圧が、ＰＧ２３２０として制限されていないように見える。
【００４５】
１件あるいは複数件の実施例において、ＶＤＤＩＯ２０４がゼロである際に、Ｑ１１５２２が「オン」でＱ１０５２０「オフ」であり、その結果として、ＰＦＢＫ＿ＦＳ  ５４６ノードがＶＤＤＩＯ＿ＢＩＡＳ５５２（第１バイアス電圧２０６）の後を追ってバイアス電圧３１０に向かう。１件あるいは複数件の実施例において、バイアス電圧３１０がＰＦＢＫ＿ＦＳ  ５４６に流れることによって、Ｑ１２５２４は保護される。１件あるいは複数件の実施例において、Ｑ１０５２０がバイアス電圧３１０の「通過」を妨害する。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧が低い場合、トランジスタ内の電圧はいずれもその作動電圧の耐容最高限度（例：  １．９８Ｖ）を超えてはならない。トランジスタの安全性を提供する為である。
【００４６】
１件あるいは複数件の実施例において、ＰＦＢＫ＿ＦＳ  ５４６は、Ｑ３５０６とＱ２５０４の間に位置するＰＦＢＫ  ５４４ノードとＰ２３３０の間のフィードバックである。１件あるいは複数件の実施例において、ＰＭＯＳトランジスタ、Ｑ１７５５６の発信元（Ｓ）端末がＰＦＢＫ＿ＦＳ  ５４６に連結されていると同時に、そのドレイン（Ｄ）端末はＰＦＢＫ  ５４４に連結されている。１件あるいは複数件の実施例において、Ｑ１７５５６のゲート（Ｇ）端末はＣＳＬ３１４に設けられている。１件あるいは複数件の実施例において、ＦＷ５４８がＰＭＯＳトランジスタ、Ｑ１３５２６、Ｑ１４５２８、Ｑ１５５３０、Ｑ１６５３２、Ｑ１７５５６、Ｑ２５０４及びＱ３５０６のバルク（Ｂ）端末に出力され、それは前述のＰＭＯＳトランジスタに関わる寄生ダイオードの順方向バイアスを妨害する為である。
【００４７】
１件あるいは複数件の実施例において、ＣＳＬ３１４が「低」に引き下げられた状態での耐性モードで作動中に、Ｑ１１５２２の電源が「オフ」で、かつＢＩＡＳ＿ＣＴ  ５５４ノードはバイアス電圧３１０の後を追うように設定されている。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧は高く、同時にＰＦＢＫ１  ５４２も高くなる。１件あるいは複数件の実施例において、Ｑ１３５２６及びＱ１４５２８の低ゲート（Ｇ）電圧が原因で、ＰＧ２３２０はＰＦＢＫ１  ５４２の後を追う。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧が高い（例：  ３．４６５Ｖ）際にＰＧ２３２０はＩＯパッド２１６電圧と等しくなる。１件あるいは複数件の実施例において、同時にＶＤＤＩＯ＿ＢＩＡＳ  ５５２（第１バイアス電圧２０６）も高いゆえに、Ｑ１１５２２がオフになり、Ｑ１２５２４のしきい電圧によって下げられたＶＤＤＩＯ＿ＢＩＡＳ  ５５２をＱ１２５２４が超える。１件あるいは複数件の実施例に基づくと、これによって全てのトランジスタの安全性が確保される。
【００４８】
１件あるいは複数件の実施例において、ＩＯパッド２１６電圧が低く、ＰＧ２３２０はバイアス電圧３１０の後を追う。その際、電圧の「低下」はＱ１４５２８のしきい電圧と等しい。１件あるいは複数件の実施例においてＱ１４５２８がＰＦＢＫ１  ５４２の電圧を「通過」させないことが原因ともいえる。１件あるいは複数件の実施例において、そのしきい電圧の低下に加え、Ｑ１４５２８は、代わりにそのゲート（Ｇ）電圧（バイアス電圧３１０）に負担をかける。１件あるいは複数件の実施例において、ＰＧ２３２０はまた別の電圧を追い、Ｑ１２５２４の原動力が変更される。１件あるいは複数件の実施例において、Ｑ１２５２４がトランジスタを通過する際、ＰＦＢＫ＿ＦＳ  ５４６ノードはＰＧ２３２０を追う。
【００４９】
１件あるいは複数件の実施例において、バイアス電圧３１０は安全域にとどまり、それによって、ＶＤＤＩＯ２０４にゲート（Ｇ）端末が繋がれている全てのトランジスタの安全性が確保される。１件あるいは複数件の実施例において、ＦＷ５４８の出力がＶＤＤＩＯ２０４及びＩＯパッド２１６電圧間の高い方になるように作り出され、それは、あらゆるＰＭＯＳトランジスタのバルク（Ｂ）端末、例えば回路基板等、がより高い方の電圧にバイアスすることを確保する為である。
【００５０】
１件あるいは複数件の実施例において、Ｐ１３２８はＣＳＬ３１４のセレクト・ラインを備えたマルチプレクサーである。１件あるいは複数件の実施例において、入力はＶＤＤＩＯ２０４及びＶＤＤＩＯ＿ＢＩＡＳ  ５５２である。。１件あるいは複数件の実施例において、ドライバー・モードで作動の際に、ＣＳＬ３１４が高く（例：  ＶＤＤＩＯ）、同時に、レベルシフトの形に変換されたコントロール・シグナル２１８、ＣＳＬ２  ５５８は低くなる（例：  ０．４ＶＤＤＩＯ）。１件あるいは複数件の実施例において、Ｐ１３２８は、ＩＯコアで作られたドライバー前サーキット入力Ａ  ３１２を受信するように設計されたインバーターを含む。１件あるいは複数件の実施例において、インバーターは、Ｑ６５１２のドレイン（Ｄ）端末にＱ５５１０のドレイン（Ｄ）端末を連結することによってＮＭＯＳトランジスタ、Ｑ６５１２に連結されているＰＭＯＳトランジスタ、Ｑ５５１０を含む。１件あるいは複数件の実施例において、ＦＷ５４８はＱ５５１０のバルク（Ｂ）端末に出力される。１件あるいは複数件の実施例において、Ｑ６５１２の発信元（Ｓ）端末がＰＢＩＡＳ３１６に設けられており、同時にそのバルク（Ｂ）端末は第２参照電圧２１０（ＶＳＳ）に設けられている。
【００５１】
１件あるいは複数件の実施例において、Ｑ５５１０発信元（Ｓ）端末はＰＭＯＳトランジスタ、Ｑ４５０８のドレイン（Ｄ）端末に適用される。１件あるいは複数件の実施例において、Ｑ４５０８の発信元（Ｓ）端末がＶＤＤＩＯ２０４に設けられており、同時にＦＷ５４８がそのバルク（Ｂ）端末に出力される。１件あるいは複数件の実施例において、Ｑ４５０８のゲート（Ｇ）端末はＣＳＬ２  ５５８に設けられている。１件あるいは複数件の実施例において、ＩＮＴ５５０ノードは、Ｑ５５１０とＱ４５０８を連結させる経路でＰＭＯＳトランジスタ、Ｑ７５１４のドレイン（Ｄ）端末に連結されている。Ｑ７５１４の発信元（Ｓ）端末は別のＰＭＯＳトランジスタ、Ｑ８５１６のドレイン（Ｄ）端末に連結されている。１件あるいは複数件の実施例において、ＣＳＬ３１４は、Ｑ７５１４及びＱ８５１６のゲート（Ｇ）端末に適用される。１件あるいは複数件の実施例において、Ｑ７５１４の発信元（Ｓ）端末及びＱ８５１６のドレイン（Ｄ）端末は同時にＶＤＤＩＯ＿ＢＩＡＳ  ５５２に設けられている。１件あるいは複数件の実施例において、Ｑ８５１６の発信元（Ｓ）端末の出力はＰＧ１３１８に連結されており、その出力がＱ３５０６のゲート（Ｇ）端末に加えられている。
【００５２】
１件あるいは複数件の実施例において、Ｑ５５１０のドレイン（Ｄ）端末とＱ６５１２のドレイン（Ｄ）端末を連結させている経路で、ＰＧ１３１８がインバーターの出力とされる。１件あるいは複数件の実施例において、ＦＷ５４８は、Ｑ４５０８、Ｑ７５１４及びＱ８５１６のバルク（Ｂ）端末に出力される。１件あるいは複数件の実施例において、ＰＦＢＫ  ５４４がＱ３５０６の入力（例：  ドレイン（Ｄ）端末）の電圧である。
【００５３】
１件あるいは複数件の実施例において、ドライバー・モードでの作動中に、ＣＳＬ３１４が高い際、ＩＮＴ５５０ノードはＶＤＤＩＯ２０４の後を追う。１件あるいは複数件の実施例において、この原因として、ＣＳＬ２  ５５８が引き下げられている為にＱ４５０８の電源がオンになっている、ということが挙げられる。１件あるいは複数件の実施例において、Ｑ７５１４及びＱ８５１６がオフである為に、ＰＧ１３１８での電圧はＡ３１２入力での電圧の反転である。
【００５４】
１件あるいは複数件の実施例において、フェイルセーフ・モードもしくは耐性モードで作動中に、コントロール・シグナル２１８とＣＳＬ３１４は共に低くなる。例えば、ＣＳＬ３１４が、フェイルセーフ・モードで作動の際にはゼロ、そして耐性モードで作動の際には０．４ＶＤＤＩＯである。１件あるいは複数件の実施例において、ＣＳＬ２  ５５８は高くなる。（例：  耐性モードで作動の際にＶＤＤＩＯ２０４。）従って、１件あるいは複数件の実施例において、Ｑ４５０８がオフで、同時にＱ７５１４及びＱ８５１６はオンである。この結果として、１件あるいは複数件の実施例において、ＩＮＴ５５０ノードがＶＤＤＩＯ＿ＢＩＡＳ  ５５２の後を追うようになる。１件あるいは複数件の実施例において、ＰＧ１３１８は、ＶＤＤＩＯ＿ＢＩＡＳ  ５５２で固定される。１件あるいは数件の実施例において、ＶＤＤＩＯ＿ＢＩＡＳ  ５５２は、フェイルセーフ・モードで作動の際にはバイアス電圧３１０と、そして耐性モードで作動の際にはＶＤＤＩＯ２０４と等しい。
【００５５】
１件あるいは複数件の実施例において、Ｐ１３２８、Ｐ２３３０及びＰ３３３２における多重送信は、ＰＧ１３１８、ＰＧ２３２０及びＰＧ３３２２を作り出す。そして、それらはＱ３５０６、Ｑ２５０４及びＱ１５０２それぞれのゲート（Ｇ）端末に適応され、Ｑ３５０６、Ｑ２５０４及びＱ１５０２はフェイルセーフ・モード及び耐性モードで作動の際に保護される。追加として、１件あるいは複数件の実施例において、コントロール・シグナル２１８が制御できる範囲で活用され、Ｐ１３２８、Ｐ２３３０及びＰ３３３２の電圧レベルを多重送信する。
【００５６】
図６は、図３のドライバー３００の構造におけるトランジスタ実行５００が、ドライバー・モードで作動中のＤＣの特性を、１件あるいは複数件の実施例に基づいて表している。１件あるいは複数件の実施例において、ｘ−軸６０２は、ＩＯで作られたドライバー前入力電圧Ａ３１２を表しており、ｙ−軸６０４は、電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、図４で見られるように、ゼロと高値の間でのＡ３１２の動きにより、ＰＧ３３２２はＮＢＩＡＳ３０８（もしくはＰＢＩＡＳ３１６）とＶＤＤＩＯ２０４の間で変化する。１件あるいは複数件の実施例において、類似のＮＧ３３２４は、ゼロとＰＢＩＡＳ３１６（もしくはＮＢＩＡＳ３０８）との間で変化する。１件あるいは複数件の実施例において、ＰＢＩＡＳ３１６及びＮＢＩＡＳ３０８は、ＶＤＤＩＯ２０４の一部（例：  ０．４５ＶＤＤＩＯと等しいＰＢＩＡＳ３１６及び０．５５ＶＤＤＩＯと等しいＮＢＩＡＳ３０８）である。
【００５７】
図７は、図３に見られるドライバー構造３００の、ドライバー・モードで作動中のトランジスタ施行５００の過渡電流特性を、１件あるいは複数件の実施例に基づいて表している。１件あるいは複数件の実施例において、ｘ−軸７０２は時間（ｔ）を表し、ｙ−軸７０４は、電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧がゼロとＶＤＤＩＯ２０４の間を行き来する際、ＰＧ３３２２は、ＮＢＩＡＳ３０８（もしくはＰＢＩＡＳ３１６）とＶＤＤＩＯ２０４の間で変化する。そして、ＮＧ３３２４は、ゼロとＰＢＩＡＳ３１６（もしくはＮＢＩＡＳ３０８）との間で変化する。図７参照。
【００５８】
図８は、図３に見られるドライバー構造３００の、フェイルセーフ・モードで作動中のトランジスタ施行５００のＤＣ特性を、１件あるいは複数件の実施例に基づいて表している。１件あるいは複数件の実施例において、ｘ−軸８０２はＩＯパッド２１６電圧を表し、ｙ−軸８０４は、電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、上記に述べられているように、フェイルセーフ・モードで作動の際の供給電圧ＶＤＤＩＯ２０４はゼロである。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧がゼロとその高値（例：  ３．４６５Ｖ）の間を行き来する際、ＰＧ１３１８がＮＧ２３２５の後を追う。１件あるいは複数件の実施例において、ＰＦＢＫ  ５４４（ここでは省略）もまたＮＧ２３２５の後を追う。１件あるいは複数件の実施例において、ＰＧ２３２０はＩＯパッド２１６電圧の後を追い、更にはＩＯパッド２１６電圧と同量となる。
【００５９】
図９は、図３に見られるドライバー構造３００の、耐性モードで作動中のトランジスタ施行５００のＤＣ特性を、１件あるいは複数件の実施例に基づいて表している。１件あるいは複数件の実施例において、ｘ−軸９０２はＩＯパッド２１６電圧を表し、ｙ−軸９０４は、電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧は、ゼロとＶＤＤＩＯ２０４よりも高い値（例：  ３．４６５Ｖ）の間で変化し、その間ＰＧ１３１８はＶＤＤＩＯ２０４で安定している場合もある。上記及び図９参照。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧が上昇し、同時にＰＦＢＫ  ５４４が、トランジスタのしきい電圧によって下げられたＶＤＤＩＯ２０４にとどまる際に、ＰＧ２３２０はＩＯパッド２１６電圧の後を追う。図９参照。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧が、上昇する際に、ＮＧ２３２５はＩＯパッド２１６電圧の後を追い、更に、ふたつのサーキット要素における電圧の低下によって下げられたＩＯパッド２１６電圧で安定する。
【００６０】
図１０は、図３に見られるドライバー構造３００の、フェイルセーフ・モードで作動中のトランジスタ施行５００の過渡電流特性を、１件あるいは複数件の実施例に基づいて表している。１件あるいは複数件の実施例において、ｘ−軸１００２は時間（ｔ）を表し、ｙ−軸１００４は電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧はゼロとその最高値（例：  ３．４６５Ｖ）の間を行き来し、ＰＧ１３１８及びＰＦＢＫ  ５４４がＮＧ２３２５の後を追う。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧が減少する際に、ＮＧ２３２５（故に、及びＰＧ１３１８）がゼロ以上の値で固定される。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧が増加する際にはＰＧ２３２０はＩＯパッド２１６電圧と等しく、更に、ＩＯパッド２１６電圧が減少する際にはゼロ以上の値で固定される。
【００６１】
図１１は、図３に見られるドライバー構造３００の、耐性モードで作動中のトランジスタ施行５００の過渡電流特性を、１件あるいは複数件の実施例に基づいて表している。
１件あるいは複数件の実施例において、ｘ−軸１１０２は時間（ｔ）を表し、ｙ−軸１１０４は電圧変化（Ｖ）を表している。１件あるいは複数件の実施例において、ＩＯパッド２１６電圧がゼロとその最高値（例：  ３．４６５Ｖ）の間を行き来する際、ＰＧ１３１８はＶＤＤＩＯ２０４で安定する。上記及び図１１参照。１件あるいは複数件の実施例において、２１６電圧が増加する際にはＰＧ２３２０がＩＯパッド２１６電圧と等しく、更に、ＩＯパッド２１６電圧が減少する際にはゼロ以上の値で固定される。
【００６２】
図１２は、工程手順の略図であり、ＩＯドライバー３００の信頼性を確保する方法に関係する工程の詳細を、１件あるいは複数件の実施例に基づいて説明している。１件あるいは複数件の実施例において、その方法は、ＩＯコアにて作られたコントロール・シグナル２１８の、制御できる範囲での活用も含む。１件あるいは複数件の実施例において、工程１２０２には、ＩＯパッド２１６電圧からＶＤＤＩＯ２０４までの電流路を、インターフェース・サーキットのＩＯドライバー３００における複数の直列トランジスタの一部であるトランジスタ１台（例：  ＭＯＳトランジスタ）の入力端末からその出力端末へ向けて、フェイルセーフ・モード及び耐性モードで作動の際に、同量の電圧（例：  ＩＯパッド２１６電圧）を送信することによって切り離す、という作業も含まれている。
【００６３】
１件あるいは複数件の実施例において、工程１２０４には、前述で電流路が切り離された際に生み出された「フローティング」しているノードに、適量の電圧をフィードバックする作業も含まれている。１件あるいは複数件の実施例において、工程１２０６には、供給電圧２０４（ＶＤＤＩＯ２０４）もしくはＩＯパッド２１６電圧から、フェイルセーフ・モード、耐性モード及びドライバー・モードで作動の際に導出された、複数ある直列トランジスタのひとつひとつにゲート電圧を加えることによって、複数ある直列トランジスタのそれぞれの電圧が各耐容最高値以下に収まるように制御する作業も含まれている。
【００６４】
１件あるいは複数件の実施例において、ドライバー・モードで作動の際に、ＩＯパッド２１６電圧はゼロとＶＤＤＩＯ２０４の間で変化する。１件あるいは複数件の実施例において、フェイルセーフ・モードで作動の際にはＶＤＤＩＯ２０４はゼロであり、耐性モードで作動の際には、ＩＯパッド２１６電圧はＶＤＤＩＯ２０４よりも高い値にまで上昇する。
【００６５】
当面の実施例は特定の参照例を用いているが、多様な実施例の上位概念やスコープを変えない上での修正及び変更は明らかに可能である。例えば、作動電圧かつ外部電圧の双方、もしくはそのうちどちらかひとつのみの電圧を変更したとしても、典型的な実施例のスコープは変わらない。また別の例として、ここで述べられている多様なデバイス及びモジュールを活用する際に、それに併せてハードウェア電気回路（例：  ロジック電気回路を基にしたＣＭＯＳ）、ファームウェア、ソフトウェア、あるいはハードウェア、ファームウェア及びソフトウェア（例：  機械で読み取ることのできるメディアに埋め込まれた状態等で）のいかなる組み合わせを使用することは、可能である。また別の例として、多様な電化構造及び手法を具体化する際には、トランジスタ、ロジックゲート及び電気サーキット等（例：  特定用途向け集積回路（ＡＳＩＣ）及びデジタル・シグナル・プロセッサー回路（ＤＳＰ）の双方、もしくはどちらか一方）を使うことも可能である。
【００６６】
並びに、ここに開示されている多様な作業、工程及び手法は、機械で読み取ることのできるメディアかつ機械でアクセスできる、データ・プロセス・システム（例：  コンピューター・デバイス）対応のメディアの双方、あるいはそのうちのどちらかひとつのみで具体化して頂くと有り難く、工程が実行される順序は問わない。それ故に、特記事項及びイラストはあくまで解説目的であり、規則づけるためのものではない。
【図１】
2011096220.tif 000004
【図２】
2011096220.tif 000005
【図３】
2011096220.tif 000006
【図４】
2011096220.tif 000007
【図５】
2011096220.tif 000008
【図６】
2011096220.tif 000009
【図７】
2011096220.tif 000010
【図８】
2011096220.tif 000011
【図９】
2011096220.tif 000012
【図１０】
2011096220.tif 000013
【図１１】
2011096220.tif 000014
【図１２】
2011096220.tif 000015
【外国語明細書】
2011096220000001.pdf
2011096220000002.pdf
2011096220000003.pdf
2011096220000004.pdf