(57)【要約】【課題】電力効率のすぐれた半導体装置であって、設計どおりの性能を得ることができ、さらに、小型化が可能な半導体装置とその製造方法を提供する。【解決手段】電界効果トランジスタなどの半導体素子が形成された半導体基板上に、ドレイン電極に接続されるスタブが、ソース電極から引き伸ばされた電極上に絶縁膜を挟まれて形成される。すなわち、素子形成領域22内に、スタブ領域26及び能動素子領域24が設定された基板20と、能動素子領域の基板上に形成された、第１主電極42及び第２主電極44を備える半導体素子と、スタブ領域の基板上、及び、半導体素子の側面に形成された第１絶縁膜50と、第１絶縁膜上に形成された、第２主電極と電気的に接続されている接地電極60と、接地電極上に形成された第２絶縁膜52と、第２絶縁膜上に形成された、第１主電極と電気的に接続されているスタブ電極62とを備えて構成される。【選択図】図１
2011171622.tif 000002
【特許請求の範囲】
【請求項１】
素子形成領域内に、能動素子領域及びスタブ領域が設定された基板と、
前記能動素子領域の前記基板上に形成された半導体成長部と、該半導体成長部上に形成された第１主電極及び第２主電極とで構成される半導体素子と、
前記スタブ領域の前記基板の上面から前記半導体成長部の側面に亘って形成された第１絶縁膜と、
前記第１絶縁膜上に形成された、前記第２主電極と電気的に接続されている接地電極と、
前記接地電極上に形成された第２絶縁膜と、
前記第２絶縁膜上に形成された、前記第１主電極と電気的に接続されているスタブ電極と
を備えることを特徴とする半導体装置。
【請求項２】
前記第２絶縁膜上の、前記スタブ電極を挟む位置に、前記第２主電極と電気的に接続される接地線路を備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
２つの前記能動素子領域が、前記スタブ領域を挟む位置に設定され、
前記スタブ電極が、前記２つの能動素子領域のそれぞれに形成された前記第１主電極の両者に接続され、
前記接地電極が、前記２つの能動素子領域のそれぞれに形成された前記第２主電極の両者に接続される
ことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
素子形成領域内に、能動素子領域及びスタブ領域が設定された基板を用意する工程と、
前記基板上に半導体成長層を形成する工程と、
前記スタブ領域の半導体成長層を除去して、前記能動素子領域に半導体成長部を形成する工程と、  
前記半導体成長部上に、第１主電極及び第２主電極を形成して、前記半導体成長部と、第１主電極及び第２主電極とで構成される半導体素子を形成する工程と、
前記スタブ領域の前記基板の上面から、前記半導体成長部の側面に亘って第１絶縁膜を形成する工程と、
前記第１絶縁膜上に、前記第２主電極と電気的に接続される接地電極を形成する工程と、
前記接地電極上に第２絶縁膜を形成する工程と、
前記第２絶縁膜上に、前記第１主電極と電気的に接続されるスタブ電極を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項５】
さらに、前記第２絶縁膜上の、前記スタブ電極を挟む位置に、前記第２主電極と電気的に接続される接地線路を形成する工程
を備えることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置、特に高周波処理スタブが半導体素子と同一基板に形成される半導体装置と、その製造方法に関する。
【背景技術】
【０００２】
無線通信では、情報通信の高速化や大容量化、あるいは、無線周波数の有効活用への要望から、周波数の高周波化が進められている。また、無線通信システムにおける消費電力の低減も望まれている。そこで、無線通信システムの受信機や送信機などで用いられる半導体装置の高周波化及び低消費電力化が求められている。
【０００３】
マイクロ波、ミリ波などの高周波領域の無線通信システムで用いられる半導体装置では、半導体材料として、ガリウム砒素（ＧａＡｓ）、インジウムリン（ＩｎＰ）、窒化ガリウム（ＧａＮ）などの化合物半導体が使われる。これは、化合物半導体が、電子移動度が高いなどの、シリコン半導体と比べて優れた高周波特性を示すからである。
【０００４】
また、化合物半導体の中で特にＧａＮは、ＧａＡｓやＩｎＰなど他の化合物半導体と比べても絶縁破壊電圧が高い。このため、例えばＧａＮトランジスタには高電圧を印加することができるので、電力効率が高くなり、低消費電力化が期待できる。
【０００５】
高周波領域で用いられる半導体素子の電力効率を向上させるために、半導体素子の出力側に、スタブを有する伝送線路を形成した誘電体基板を設ける技術がある。この技術では、高調波を半導体素子へ反射させることができ、回路のＦ級動作が可能になる（例えば、特許文献１、２及び３参照）。
【０００６】
また、電界効果トランジスタが形成された半導体基板上に、いわゆるオープンスタブや、マイクロストリップ線路又はコプレーナ型線路の伝送線路を形成する技術についても報告されている（例えば、特許文献４及び５参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−１１１３６２号公報
【特許文献２】特開２００３−２３４６２６号公報
【特許文献３】特開２００８−１１３４０２号公報
【特許文献４】特開２００６−１７３５９５号公報
【特許文献５】特開平１１−１５０１２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１、２及び３に開示されている技術では、スタブを有する伝送線路が、半導体素子が形成されている半導体基板とは異なる誘電体基板に形成されている。このため、半導体基板に形成された半導体素子と、伝送線路とを備える回路の占有面積が大きくなってしまう。
【０００９】
さらに、半導体素子と、伝送線路とを接続するボンディングワイヤなどの寄生素子により、設計どおりの性能が得にくいという課題もある。
【００１０】
また、特許文献４及び５に開示されている技術では、寄生素子による影響は受けにくいが、伝送線路に対する接地電極（ＧＮＤ）が、絶縁性基板の裏面側に設けられている。このため、例えば、マイクロストリップラインでは、線路幅を細くすることができないなど、設計が困難な場合がある。
【００１１】
この発明は、上述の課題に鑑みてなされたものであり、この発明の目的は、電力効率のすぐれた半導体装置であって、設計どおりの性能を得ることができ、さらに、小型化が可能な半導体装置とその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上述した目的を達成するために、この発明の半導体装置は、電界効果トランジスタなどの半導体素子が形成された半導体基板上に、ドレイン電極に接続されるスタブ電極が、ソース電極から引き伸ばされた接地電極上に絶縁膜を挟んで形成される。
【００１３】
すなわち、この発明の半導体装置は、基板と、半導体素子と、第１絶縁膜と、接地電極と、第２絶縁膜と、スタブ電極とを備えて構成される。
【００１４】
基板の素子形成領域内に、スタブ領域及び能動素子領域が設定されている。半導体素子は、能動素子領域の基板上に形成された半導体成長部と、第１主電極及び第２主電極とで構成される。第１絶縁膜は、スタブ領域の基板の上面から、半導体成長部の側面に亘って形成されている。接地電極は、第１絶縁膜上に形成されていて、半導体素子の第２主電極と電気的に接続されている。第２絶縁膜は、接地電極上に形成されている。スタブ電極は、第２絶縁膜上に形成されていて、半導体素子の第１主電極と電気的に接続されている。
【００１５】
また、この発明の半導体装置の製造方法は、以下の工程を備えて構成される。
【００１６】
先ず、素子形成領域内に、スタブ領域及び能動素子領域が設定された基板を用意する。次に、基板上に、半導体成長層を形成する。次に、スタブ領域の半導体成長層を除去して、能動素子領域に半導体成長部を形成する。次に、半導体成長部上に、第１主電極及び第２主電極を形成することにより、半導体成長部と、第１主電極及び第２主電極とで構成される半導体素子を形成する。次に、スタブ領域の前記基板の上面から、半導体成長部の側面に亘って第１絶縁膜を形成する。次に、第１絶縁膜上に、半導体素子の第２主電極と電気的に接続される接地電極を形成する。次に、接地電極上に第２絶縁膜を形成する。次に、第２絶縁膜上に、半導体素子の第１主電極と電気的に接続されるスタブ電極を形成する。
【発明の効果】
【００１７】
この発明の半導体装置によれば、スタブ電極を半導体素子と同一の基板に形成することで、占有面積の縮小化が実現される。また、半導体素子の第１主電極にスタブ電極が直接接続されているので、寄生素子の影響を抑えることができる。
【００１８】
また、この発明の半導体装置によれば、基板上に、第２主電極から引き出された接地電極と、この接地電極と絶縁膜を挟んで、第１主電極に接続されるスタブ電極とを形成している。このため、スタブをマイクロストリップラインで構成する場合、基板の裏面電極をＧＮＤとして用いる構成に比べて線路幅を細くすることができる。また、ビアホールを形成することなく、マイクロストリップラインの接地電極を接地させることができる。
【図面の簡単な説明】
【００１９】
【図１】第１実施形態の半導体装置の概略図である。
【図２】マイクロストリップラインとして形成される伝送線路の設計を説明するための概略図である。
【図３】第２実施形態の半導体装置の概略図である。
【図４】半導体装置の製造方法について説明するための工程図（１）である。
【図５】半導体装置の製造方法について説明するための工程図（２）である。
【発明を実施するための形態】
【００２０】
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。
【００２１】
（第１実施形態の半導体装置）
図１（Ａ）及び（Ｂ）を参照して、第１実施形態の半導体装置について説明する。図１（Ａ）及び（Ｂ）は、第１実施形態の半導体装置を説明するための概略図である。図１（Ａ）は、上面図である。また、図１（Ｂ）は、図１（Ａ）のＡ−Ａ’線に沿った断面の切り口を示している。なお、図１（Ｂ）では、電極間の接続関係を示す線を付しているが、これは断面の切り口には含まれない。
【００２２】
ここでは、半導体装置１０として、窒化ガリウム（ＧａＮ）をチャネル材料とするトランジスタを備える構成例について説明する。
【００２３】
この実施形態では、基板２０の素子形成領域２２内に、能動素子領域２４及びスタブ領域２６が設定されている。素子形成領域２２は、その周囲に設けられた素子分離領域（図示を省略する。）により規定されている。
【００２４】
基板２０として、絶縁性基板、例えば、絶縁性Ｓｉ基板が用いられる。基板２０の能動素子領域２４上に、半導体成長部３０が設けられている。半導体成長部３０は、ＡｌＮからなるバッファ層３２、ＧａＮからなるチャネル層３４及びＡｌＧａＮからなるキャリア供給層３６が順次に積層されて構成されている。
【００２５】
キャリア供給層３６上には、制御電極としてゲート電極４０が形成されている。また、キャリア供給層３６上には、第１主電極としてのドレイン電極４２と、第２主電極としてのソース電極４４とが設けられている。ゲート電極４０は、ショットキー電極として作製され、ドレイン電極４２及びソース電極４４は、オーミック電極として作製される。
【００２６】
この能動素子領域２４の基板２０上に形成された、半導体成長部３０と、ゲート電極４０、ドレイン電極４２及びソース電極４４とにより、半導体素子としてのＧａＮトランジスタが構成される。
【００２７】
能動素子領域２４に隣接するスタブ領域２６の基板の上面から、半導体成長部３０の側面に亘って、第１絶縁膜５０が形成されている。この第１絶縁膜５０は、例えば、シリコン窒化膜（ＳｉＮ膜）として形成されている。第１絶縁膜５０上には、接地電極６０が形成されている。接地電極６０は、ソース電極４４と電気的に接続されている。
【００２８】
接地電極６０上には、第２絶縁膜５２が形成されている。第２絶縁膜５２上には、スタブ電極６２が形成されている。このスタブ電極６２は、接地電極６０と第２絶縁膜５２を挟んで設けられていて、いわゆるマイクロストリップラインを構成している。
【００２９】
スタブ電極６２は、ドレイン電極４２と電気的に接続されていて、オープンスタブとして形成されている。スタブ電極６２のドレイン電極４２との接続位置は、寄生素子の影響を抑えるためにはドレイン電極４２に近いほど望ましい。
【００３０】
スタブ電極６２の長さは、処理する高調波の次数によって定まる。トランジスタの動作として、ゲート側から電力を入力し、ドレイン側から電力増幅して出力する場合について説明する。この場合、入力電力を大きくしていくと、電力増幅率（利得）の線形性が悪くなり、基本周波数ｆの高調波成分も電力として出力されるようになる。ここで、スタブ電極６２の長さを、基本周波数ｆで定まる波長λの１／８に設定すると、２次高調波（２倍波）を反射させることができる。
【００３１】
図２を参照して、伝送線路の設計について説明する。図２は、マイクロストリップラインとして形成される伝送線路の設計を説明するための概略図である。
【００３２】
マイクロストリップラインでは、絶縁性基板１００の誘電率εｒ、伝送線路１０２の幅Ｗ、絶縁性基板１００の厚みｈとの間で、以下の関係が成り立つことが知られている。
【００３３】
【数１】
2011171622.tif 000003
【００３４】
ここで、λ０は、自由空間での、基本周波数ｆで定まる波長であり、Ｖｐは、位相速度であり、ｃは、真空中の光速度であり、及び、εｆｆは、実効的な誘電率である。なお、上記の式（１）〜（５）では、定数に繰り込まれているが、パラメータとして、さらに、伝送線路１０２の厚みｔが存在する。
【００３５】
例えば、基本周波数ｆを５ＧＨｚ、絶縁性基板１００の誘電率εｒを１０、伝送線路１０２の幅Ｗを８０μｍ、伝送線路１０２の厚みｔを１μｍとして、シミュレーションすると、絶縁性基板１００の厚みｈが１００μｍのとき、１／８λ長は２．９ｍｍになる。また、上記の式（２）〜（５）から、絶縁性基板１００の厚みｈ、すなわち、伝送線路１０２と接地電極１０４の間隔を小さくすると、マイクロストリップラインの伝送線路１０２の幅Ｗを小さくしても、同じ電気的特性が得られる。
【００３６】
この実施形態の半導体装置によれば、高周波処理スタブを半導体素子と同一の基板に形成することで、占有面積の縮小化が実現される。また、半導体素子の主電極であるドレイン電極にスタブ電極が直接接続されているので、寄生素子の影響を抑えることができる。
【００３７】
また、この実施形態の半導体装置１０によれば、基板２０上に、ソース電極４４から引き出された接地電極６０と、この接地電極６０と第２絶縁膜５２を挟んで、ドレイン電極４２に接続されるスタブ電極６２を備えている。このように、スタブがマイクロストリップラインで構成される場合、マイクロストリップラインの電気的特性が、基板２０の裏面電極７０までの厚みではなく、第２絶縁膜５２の厚みで定まるので、スタブ電極６２の線路幅を細くすることができる。
【００３８】
また、ビアホールを形成することなく、マイクロストリップラインの接地電極６０を接地させることができる。さらに、スタブをマイクロストリップラインで形成すると、コプレーナ線路で形成する場合に比べてシミュレーションが容易になり、また、コプレーナ線路に比べて小面積にできる。
【００３９】
（第２実施形態の半導体装置）
図３（Ａ）及び（Ｂ）を参照して、第２実施形態の半導体装置について説明する。図３（Ａ）及び（Ｂ）は、第２実施形態の半導体装置を説明するための概略図である。図３（Ａ）は、上面図である。また、図３（Ｂ）は、図３（Ａ）のＡ−Ａ’線に沿った断面の切り口を示している。なお、図３（Ｂ）では、電極間の接続関係を示す線を付しているが、これは断面の切り口には含まれない。
【００４０】
第２実施形態の半導体装置１１では、スタブ領域２６に設けられるスタブが、コプレーナ線路で形成されている点が第１実施形態と異なっていて、それ以外の構成は、第１実施形態と同様である。従って、ここでは、重複する説明を省略することもある。
【００４１】
スタブは、いわゆるコプレーナ線路として構成されている。コプレーナ線路は、伝送線路を挟む位置に１対の接地線路を備えている。この実施形態では、伝送線路としてのスタブ電極６２がドレイン電極４２に電気的に接続されていて、オープンスタブとして形成されている。また、接地線路６４は、ソース電極４４に電気的に接続されている。なお、図３（Ａ）は、スタブ電極６２を挟む位置に設けられる一対の接地線路が互いに接続され一体の構造となっている構成例を示している。
【００４２】
この実施形態の構成によれば、第１実施形態と同様に、スタブを半導体素子と同一の基板に形成することにより、占有面積の縮小化が実現される。また、半導体素子の主電極であるドレインにスタブが直接接続されているので、寄生素子の影響を抑えることができる。
【００４３】
（半導体装置の製造方法）
図４（Ａ）〜（Ｃ）及び図５（Ａ）〜（Ｃ）を参照して、半導体装置の製造方法について説明する。図４（Ａ）〜（Ｃ）及び図５（Ａ）〜（Ｃ）は、半導体装置の製造方法について説明するための工程図であって、それぞれ各工程で得られる主要部の切断端面を示している。
【００４４】
先ず、素子形成領域２２内に、能動素子領域２４及びスタブ領域２６が設定された基板２０を用意する。この基板２０として、例えば、絶縁性のＳｉ基板が用いられる。
【００４５】
次に、能動素子領域２４の基板２０上に半導体成長層３０ａを形成する。この工程では、先ず、基板２０の第１主表面２０ａの全面上に、有機金属気相成長（ＭＯＶＰＥ）法により、ＡｌＮ層３２ａ、ＧａＮ層３４ａ及びＡｌＧａＮ層３６ａを順に成長させて、半導体成長層３０ａを形成する。
【００４６】
さらに、ＡｌＧａＮ層３６ａ上に絶縁体膜３８ａを形成する。この工程では、絶縁体膜３８ａとしてのＳｉＮ膜を、化学気相成長（ＣＶＤ）法で形成する（図４（Ａ））。
【００４７】
次に、スタブ領域２６の半導体成長層３０ａ及び絶縁体膜３８ａを誘導結合型反応性イオンエッチング（ＩＣＰ−ＲＩＥ）により除去して、スタブ領域２６の基板２０を露出させ、能動素子領域２４の基板２０上に半導体成長部３０と絶縁膜３８ｂを残存させる（図４（Ｂ））。また、素子形成領域２２の素子分離を行う。この素子分離は任意好適な方法で行うことができるが、ここでは、素子分離領域に、イオン注入を行って素子分離領域の半導体成長層を絶縁化して行うものとする。
【００４８】
次に、能動素子領域２４の半導体成長部３０上に、制御電極、第１主電極及び第２主電極を形成する。ここで形成するＧａＮトランジスタの場合、制御電極としてのゲート電極４０は、いわゆるショットキー電極として形成される。また、第１主電極としてのドレイン電極４２と、第２主電極としてのソース電極４４は、オーミック電極として形成される。半導体成長部３０、ゲート電極４０、ドレイン電極４２及びソース電極４４により、半導体素子としてのＧａＮトランジスタが構成される。
【００４９】
このＧａＮトランジスタの各電極を形成する工程については、任意好適な従来周知の方法で行えば良いので、ここでは説明を省略する。
【００５０】
以上の工程により、半導体素子を形成した後、基板２０上に第１絶縁膜５０を形成する。この工程では、ＣＶＤ法により、基板２０の露出している上面及び半導体素子を覆うＳｉＮ膜５０ａを形成する（図４（Ｃ））。次に、ＩＣＰ−ＲＩＥによりＳｉＮ膜５０ａをエッチングして、ソース電極４４を露出させる第１絶縁膜５０とする。
【００５１】
次に、第１絶縁膜５０上に、ソース電極４４と電気的に接続される接地電極６０を形成する。この接地電極６０の形成は、通常の配線形成と同様の技術を用いて行うことができる（図５（Ａ））。
【００５２】
次に、接地電極６０上に第２絶縁膜５２を形成する。第２絶縁膜５２の形成は、第１絶縁膜５０の形成と同様に行うことができる（図５（Ｂ））。
【００５３】
第２絶縁膜５２上に、ドレイン電極４２と電気的に接続されるスタブ電極６２を形成する。このスタブ電極６２と、第２絶縁膜５２を挟んで設けられている接地電極５０とで、いわゆるマイクロストリップラインが構成される（図５（Ｃ））。
【００５４】
ここでは、高周波処理スタブをマイクロストリップラインで構成する例について説明したが、コプレーナ線路で構成する場合も同様の工程で製造することができる。コプレーナ線路とする場合は、ドレイン電極４２に接続される伝送線路としてのスタブ電極６２を形成する際に、ソース電極４４に接続される接地線路を合わせて形成すればよい。
【００５５】
上述した各実施形態では、窒化ガリウム（ＧａＮ）をチャネル材料とした高電子移動度トランジスタ（ＨＥＭＴ）について説明したが、これに限られず、他の材料を用いて形成しても良い。また、半導体装置が備える半導体素子として、いわゆる電界効果トランジスタ（ＦＥＴ）などの能動素子を形成しても良い。
【００５６】
また、ここでは、２次高調波に対する処理を説明したが、３次以上の高次の高調波に対してもスタブを設けてもよい。しかしながら、高次の高調波については、電力効率改善の度合いが小さくなるので、通常は、３次高調波までの処理で十分である。
【００５７】
また、ここでは、ＨＥＭＴとスタブのみを備える構成例を説明したが、さらに、インピーダンス整合回路やバイアス回路を含め、いわゆるモノリシックマイクロ波集積回路（ＭＭＩＣ）としてもよい。さらに、出力側であるドレイン電極にスタブを設けたが、入力側であるゲート電極にスタブを設けてもよい。
【符号の説明】
【００５８】
１０、１１    半導体装置    
２０    基板
２２    素子形成領域
２４    能動素子領域
２６    スタブ領域
３０    半導体成長部
３２    バッファ層
３４    チャネル層
３６    キャリア供給層
４０    ゲート電極
４２    ドレイン電極
４４    ソース電極
５０    第１絶縁膜
５２    第２絶縁膜
６０    接地電極
６２    スタブ電極
６４    接地線路
７０    裏面電極    
【図１】
2011171622.tif 000004
【図２】
2011171622.tif 000005
【図３】
2011171622.tif 000006
【図４】
2011171622.tif 000007
【図５】
2011171622.tif 000008