(57)【要約】【課題】キャリアポケット下の拡散層を介して基板からの電荷注入の恐れを防止できる固体撮像素子を提供する。【解決手段】本発明の固体撮像素子は、半導体基板の表層にＮ−型層２が残された状態で、Ｎ−型層内に形成されたＰ−ウェル領域３を有し、光照射により光発生電荷を発生する受光領域を備えた受光ダイオードと、光発生電荷が蓄積されるキャリアポケット６と、キャリアポケットに蓄積された光発生電荷を排出するＰ＋型高濃度拡散層５と、キャリアポケット上にゲート絶縁膜１ａを介して形成された変調用ゲート電極と、キャリアポケット６とＰ＋型高濃度拡散層５の相互間上にゲート絶縁膜１ｂを介して形成されたリセット用ゲート電極４ａと、を具備する。【選択図】      図２
2011165905.tif 000002
【特許請求の範囲】
【請求項１】
受光ダイオードと光信号検出用トランジスタとリセット用トランジスタを備えた固体撮像素子において、
半導体基板に形成された第１導電型拡散層と、
前記半導体基板の表層に前記第１導電型拡散層が残された状態で、前記第１導電型拡散層内に形成された第２導電型拡散層を有し、光照射により光発生電荷を発生する受光領域を備えた受光ダイオードと、
前記第２導電型拡散層内に形成され、前記光発生電荷が蓄積されるキャリアポケットと、
前記第１導電型拡散層内に形成され、前記キャリアポケットの隣に配置され、前記キャリアポケットに蓄積された前記光発生電荷を排出するための第２導電型の電荷排出用拡散層と、
前記半導体基板上に形成され、且つ前記キャリアポケットの上に形成され、且つ前記キャリアポケットと前記電荷排出用拡散層の相互間上に形成されたゲート絶縁膜と、
前記キャリアポケットの上に前記ゲート絶縁膜を介して形成された光信号検出用ゲート電極と、
前記キャリアポケットと前記電荷排出用拡散層の相互間上に前記ゲート絶縁膜を介して形成されたリセット用ゲート電極と、
前記第１導電型拡散層に形成されたソース部及びドレイン部と、
を具備し、
前記光信号検出用トランジスタは、前記光信号検出用ゲート電極、前記ゲート絶縁膜、前記ソース部及び前記ドレイン部を有し、前記キャリアポケットに蓄積される前記光発生電荷により変調された閾値電圧を光信号として出力することを制御するものであり、
前記リセット用トランジスタは、前記リセット用ゲート電極及び前記ゲート絶縁膜を有し、前記キャリアポケットに蓄積された前記光発生電荷を、前記電荷排出用拡散層へ排出することを制御するものであることを特徴とする固体撮像素子。
【請求項２】
請求項１において、
前記リセット用トランジスタのゲート絶縁膜の膜厚は、前記光信号検出用トランジスタのゲート絶縁膜に比べて薄く形成されていることを特徴とする固体撮像素子。
【請求項３】
請求項１又は２において、
前記キャリアポケットの下方にも前記受光ダイオードが形成されていることを特徴とする固体撮像素子。
【請求項４】
請求項１乃至３のいずれか一項において、
前記キャリアポケット及び前記ゲート電極それぞれの平面形状はリング状であることを特徴とする固体撮像素子。
【請求項５】
請求項１乃至４のいずれか一項において、
前記第１導電型はＮ型であり、前記第２導電型はＰ型であることを特徴とする固体撮像素子。
【請求項６】
請求項１乃至５のいずれか一項に記載の固体撮像素子を駆動する方法であって、
前記受光領域への光照射により前記受光ダイオードで光発生電荷を発生させ、前記光発生電荷を前記キャリアポケットに蓄積する蓄積動作を行い、
前記キャリアポケットに蓄積された光発生電荷によって前記光信号検出用トランジスタの閾値電圧が変化した状態で、前記光信号検出用ゲート電極に第１のゲート電圧を印加し、前記ドレイン部にドレイン電圧を印加し、前記リセット用ゲート電極に第２のゲート電圧を印加することで、前記ソース部からの信号を検出するシグナル変調動作を行い、
前記光信号検出用ゲート電極に前記第１のゲート電圧より高い電圧を印加し、前記ドレイン部に前記ドレイン電圧を印加し、前記リセット用ゲート電極に前記第２のゲート電圧より低い電圧を印加することで、前記キャリアポケットと前記電荷排出用拡散層との間に電荷排出経路が形成され、前記キャリアポケットに残留する前記光発生電荷を排出するリセット動作を行い、
前記キャリアポケットに光発生電荷が蓄積されていない状態で、前記光信号検出用ゲート電極に前記第１のゲート電圧を印加し、前記ドレイン部に前記ドレイン電圧を印加し、前記リセット用ゲート電極に前記第２のゲート電圧を印加することで、前記ソース部からの信号をノイズ信号として検出するノイズ変調動作を行うことを特徴とする固体撮像素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及びその駆動方法に関する。
【背景技術】
【０００２】
従来の固体撮像素子は、マトリクス状に配列された複数の画素を備えており、各画素は、１つのフォトダイオードと、１つのトランジスタを含んでいる。また、トランジスタのゲート電極の下方には、キャリアポケットと呼ばれるホールが集まり易い蓄積部が設けられている。フォトダイオードは、入射光の光量に応じてホールを発生させる。発生したホールは、蓄積部に蓄積される。トランジスタの閾値電圧は、蓄積部に蓄積されるホールの数に応じて変化する。そして、閾値電圧の変化に伴って変化するソース電圧を読み出すことによって、入射光の光量に応じたソース電圧、すなわち画素データが得られる。複数の画素データを用いることによって、１枚の画像データが生成される（例えば特許文献１参照）。
【０００３】
図８は、従来の固体撮像素子を示す断面図である。
（構造）
単位画素内に、光検出部である受光ダイオードと変調トランジスタとが隣接して設けられており、受光ダイオードは変調トランジスタの横に設置されている。受光ダイオード及び変調トランジスタは、Ｐ型シリコン基板１１のＮ−型層１２内に形成されたＰ−ウェル領域１３に形成されている。また、トランジスタ部分では、シリコン基板１１の表面にはゲート絶縁膜１１ａを介して変調用ゲート電極１４が形成されている。Ｎ−型層１２はシリコン基板１１の表面にも薄く形成されている。変調用ゲート電極１４の下部の基板表面にはチャネルとなるＮ−型層１２を介してＰ型層（キャリアポケット）１６が形成されている。このキャリアポケット１６の直下にＮ−型層１２が形成されており、Ｐ型シリコン基板１１とキャリアポケット１６は隔絶されている。
【０００４】
変調用ゲート電極１４はリング状を有しており、変調用ゲート電極１４の内縁に囲まれるようにソース領域が形成され、変調用ゲート電極１４の外縁を囲むようにドレイン領域が形成されている。また、変調用ゲート電極１４、ソース領域及びドレイン領域それぞれには配線が電気的に接続されている。
【０００５】
（動作）
受光ダイオードに入射した光により発生した電荷は、変調トランジスタの下部のキャリアポケット１６に転送される。その転送された電荷量により変調トランジスタの閾値が変化するため、この変化量で受光ダイオードに入射した光量を検出する。検出後は、変調トランジスタのチャネル部に高電圧が印加されるようにバイアスをかけ、キャリアポケット１６に蓄積された電荷を下部のＰ型シリコン基板１１に排出して一連の動作が終了する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１３４７２９号公報（段落００２３〜００６０）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記従来の固体撮像素子には下記（１）〜（５）の課題がある。
（１）キャリアポケット下のＮ−型層１２を介して基板からの電荷注入の恐れ
従来の固体撮像素子では、光電変換された電荷は、変調トランジスタの下部のキャリアポケット１６に保存される。このキャリアポケット１６はＮ−型層１２によりＰ型シリコン基板１１と隔絶されている必要があるため、ポテンシャルの障壁は高くしておく必要がある。もし、この障壁を低く設定してしまうと、基板からノイズ電荷が注入されてしまい、信号（S）の電荷なのか、基板からの注入によるノイズ電荷なのか、区別がつかなくなってしまい、問題である。
また、このＮ−型層１２は、電荷リセット時には、電荷を排出する経路にもなるため、あまり高いポテンシャル障壁に設定してしまうと、電荷排出が困難になる。電圧をより高く印加することで、電荷排出ができるようになるが、当然ながら、高耐圧の駆動回路を設ける必要や、消費電力の増大に繋がつてしまう。
また、キャリアポケット１６に蓄積できる電荷量を減らすことで対策も可能であるが、固体撮像素子の基本性能を劣化させるため、この方法もとるべきではない。
【０００８】
（２）変調トランジスタの電流寄生経路による読み出し時の異常出力
従来の固体撮像素子では、変調トランジスタをＨ（ハイ）状態で読み出しを行う。この際、ドレインからソースに電流が流れる経路は、表面のチャンネル部と、キャリアポケット１６の直下のＮ−型層１２を経由する経路(即ち、寄生Path)の2経路ができてしまう。暗時や比較的暗い光の場合は、Ｎ−型層１２のポテンシャルは高くならないため、寄生Path経由の電流はさほど大きくならないが、強い光が入射した場合、寄生Pathのポテンシャルが高くなるため、寄生Pathによる出力(即ち、寄生出力)が大きくなり、特にN信号（ノイズ信号）が、非選択線の寄生出力で置き換わってしまい、S−Nの差分出力が小さくなってしまう。最悪の場合、選択線に暗い光の入射、非選択線に明るい光の入射があつた場合、選択線の出力が全くでなくなってしまう危険性がある。
この対策のため、飽和出力を落として、N出力値(Vn)を高い電圧に設定して、寄生出力が見えないようにする方法があるが、この方法では、飽和出力が小さくなる弊害をもっており、基本性能劣化となる。他に、寄生Pathの一部をなす、縦方向に伸びるソース下のＮ−型層１２を浅く設定する方法で、寄生出力を緩和する方法もある。しかい、このＮ−型層１２を浅くすると、ソースコンタクト下のN型不純物濃度が低下するため、金属とＳｉの界面で発生する暗電流が多く発生するようになってしまい、暗時特性の劣化につながってしまうという弊害がある。
【０００９】
（３）受光ダイオード（光電変換素子）形成時のＮ型不純物領域（Ｎ−型層１２）のせり上がりによる転送ポテンシャル障壁
受光ダイオードは、高エネルギーイオン注入を行うことにより形成される。 イオン注入は、レジストマスクを使って、受光ダイオードのみ開口して行われる。この際、レジスト境界（レジストマスクの端部）では、レジストのテーパーを介して、イオンが注入される。このため、平面上で見たとき、受光ダイオードの境界ではＮ型不純物が、シリコン基板１１中の深い領域から浅い領域へせり上がってくるような構造になる。逆にこれを利用して、受光ダイオードは形成されているが、このせり上がりは、受光ダイオードから変調領域のキャリアポケット１６へ電荷が転送される経路を切断する作用もしてしまう。このため、イオン注入の条件は制約を受ける。特に、高いエネルギーで注入しようすると、この切断する傾向は高くなっていくため、受光ダイオードを深く形成するための限界がでてしまう。結果として、弱い赤感度が低下してしまうため、基本特性の劣化に至るという弊害がある。
【００１０】
（４）変調トランジスタの下方のＰ型シリコン基板１１にＰ型のリセット強化領域を形成する時のＰ型不純物領域のせり上がりによる転送ポテンシャルディップの形成
これも（３）と同様に考えることができる。キャリアポケット１６の下方のＮ−型層１２の下部に位置するＰ型シリコン基板１１に、Ｐ型不純物を注入することにより高濃度化されたＰ型のリセット強化領域が形成される（仮にリセット強化領域が形成されない場合は、リセットされた電荷が有効に排出できなくなる不具合が生じることがある）。このＰ型のリセット強化領域は高エネルギーのイオン注入によって形成される。このイオン注入されたＰ型不純物は、受光ダイオードの境界（開口領域境界）でせり上がるため、受光ダイオードからキャリアポケット１６ヘの転送PathのＰ型不純物が高濃度になってしまう。このため、ポテンシャルディップが形成されてしまい、転送不具合が生じるばかりでなく、不必要な時に、ディップに溜まったキャリアがでてきてしまいノイズ成分になることがある。また、最悪の場合、転送Pathからリセット強化領域の間のＮ−型層１２のポテンシャルを下げてしまい、光電変換された電荷が、転送されずに、基板に抜けてしまうという弊害が起こり得る。このような弊害を避けるため、リセット強化領域形成のためのイオン注入条件にも制約がかかり、イオン注入方向やイオン注入エネルギーには注意を払う必要がある。
【００１１】
（５）Ｋｎｅｅ特性の発生
従来の固体撮像素子では、電荷蓄積部であるキャリアポケット１６の飽和電荷量を上回るような光が入射した場合、発生電荷は受光ダイオードからキャリアポケット１６へ行き、キャリアポケット１６から基板の電荷排出経路へと排出される。しかし、特に強い光が入射した場合、基板の電荷排出経路へ排出される速度より、キャリアポケット１６へ流れ込む電荷の方が多くなり、本来蓄積できるはずだった飽和電荷量より多くの電荷をキャリアポケット１６に蓄積することになる。これによりＫｎｅｅ特性が出現するという課題がある。
【００１２】
以上のような不具合は、キャリアポケット１６下のＮ−型層１２の存在と、受光ダイオードと変調トランジスタの拡散層を平面的につくりわける必要があるところが原因となっており、特性向上、低電圧化のための足かせになっている。
【００１３】
本発明の一態様は、上記のいずれかの課題を解決した固体撮像素子及びその駆動方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の一態様は、受光ダイオードと光信号検出用トランジスタとリセット用トランジスタを備えた固体撮像素子において、
半導体基板に形成された第１導電型拡散層と、
前記半導体基板の表層に前記第１導電型拡散層が残された状態で、前記第１導電型拡散層内に形成された第２導電型拡散層を有し、光照射により光発生電荷を発生する受光領域を備えた受光ダイオードと、
前記第２導電型拡散層内に形成され、前記光発生電荷が蓄積されるキャリアポケットと、
前記第１導電型拡散層内に形成され、前記キャリアポケットの隣に配置され、前記キャリアポケットに蓄積された前記光発生電荷を排出するための第２導電型の電荷排出用拡散層と、
前記半導体基板上に形成され、且つ前記キャリアポケットの上に形成され、且つ前記キャリアポケットと前記電荷排出用拡散層の相互間上に形成されたゲート絶縁膜と、
前記キャリアポケットの上に前記ゲート絶縁膜を介して形成された光信号検出用ゲート電極と、
前記キャリアポケットと前記電荷排出用拡散層の相互間上に前記ゲート絶縁膜を介して形成されたリセット用ゲート電極と、
前記第１導電型拡散層に形成されたソース部及びドレイン部と、
を具備し、
前記光信号検出用トランジスタは、前記光信号検出用ゲート電極、前記ゲート絶縁膜、前記ソース部及び前記ドレイン部を有し、前記キャリアポケットに蓄積される前記光発生電荷により変調された閾値電圧を光信号として出力することを制御するものであり、
前記リセット用トランジスタは、前記リセット用ゲート電極及び前記ゲート絶縁膜を有し、前記キャリアポケットに蓄積された前記光発生電荷を、前記電荷排出用拡散層へ排出することを制御するものであることを特徴とする固体撮像素子である。
【００１５】
上記固体撮像素子によれば、従来技術のようなキャリアポケット下の第１導電型拡散層（例えばＮ−型層）を無くすことにより、従来技術のいずれかの課題を解決することができる。
【００１６】
また、本発明の一態様に係る固体撮像素子において、
前記リセット用トランジスタのゲート絶縁膜の膜厚は、前記光信号検出用トランジスタのゲート絶縁膜に比べて薄く形成されていることが好ましい。
【００１７】
また、本発明の一態様に係る固体撮像素子において、
前記キャリアポケットの下方にも前記受光ダイオードが形成されていることが好ましい。
【００１８】
また、本発明の一態様に係る固体撮像素子において、
前記キャリアポケット及び前記ゲート電極それぞれの平面形状はリング状であることが好ましい。
【００１９】
また、本発明の一態様に係る固体撮像素子において、
前記第１導電型はＮ型であり、前記第２導電型はＰ型であることも可能である。
【００２０】
本発明の一態様は、上述したいずれかの固体撮像素子を駆動する方法であって、
前記受光領域への光照射により前記受光ダイオードで光発生電荷を発生させ、前記光発生電荷を前記キャリアポケットに蓄積する蓄積動作を行い、
前記キャリアポケットに蓄積された光発生電荷によって前記光信号検出用トランジスタの閾値電圧が変化した状態で、前記光信号検出用ゲート電極に第１のゲート電圧を印加し、前記ドレイン部にドレイン電圧を印加し、前記リセット用ゲート電極に第２のゲート電圧を印加することで、前記ソース部からの信号を検出するシグナル変調動作を行い、
前記光信号検出用ゲート電極に前記第１のゲート電圧より高い電圧を印加し、前記ドレイン部に前記ドレイン電圧を印加し、前記リセット用ゲート電極に前記第２のゲート電圧より低い電圧を印加することで、前記キャリアポケットと前記電荷排出用拡散層との間に電荷排出経路が形成され、前記キャリアポケットに残留する前記光発生電荷を排出するリセット動作を行い、
前記キャリアポケットに光発生電荷が蓄積されていない状態で、前記光信号検出用ゲート電極に前記第１のゲート電圧を印加し、前記ドレイン部に前記ドレイン電圧を印加し、前記リセット用ゲート電極に前記第２のゲート電圧を印加することで、前記ソース部からの信号をノイズ信号として検出するノイズ変調動作を行うことを特徴とする固体撮像素子の駆動方法である。
【図面の簡単な説明】
【００２１】
【図１】第１の実施形態による固体撮像素子を示す平面図。
【図２】図１に示すＡ−Ａ'部の構造断面図。
【図３】図２の構造断面図のＸ−Ｘ'線に沿う部分での変調時のポテンシャルダイアグラムを示す図。
【図４】図２の構造断面図のＸ−Ｘ'線に沿う部分でのリセット時のポテンシャルダイアグラムを示す図。
【図５】図１及び図２に示す固体撮像素子の等価回路を示す図。
【図６】図１及び図２に示す固体撮像素子の駆動シーケンスを示す図。
【図７】第２の実施形態による固体撮像素子を示す平面図。
【図８】従来の固体撮像素子を示す断面図。
【発明を実施するための形態】
【００２２】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２３】
（第１の実施形態）
図１は、本発明の実施形態に係る基板変調型の固体撮像素子を示す平面図である。図２は、図１に示すＡ−Ａ'部の断面図である。
【００２４】
（構造）
図１に示すように、固体撮像素子の単位画素内に、受光ダイオード１０３と変調トランジスタ（光信号検出用トランジスタ）１０２とが設けられている。単位画素は、縦横等間隔のピッチを有し、列又は行方向に対して斜めに向いている。
【００２５】
図２に示すように、固体撮像素子は半導体基板として例えばＰ型シリコン基板１を有しており、このＰ型シリコン基板１には第１導電型拡散層として例えばＮ−型層２が形成されている。このＮ−型層２内には第２導電型拡散層として例えばＰ−ウェル領域３が形成されており、Ｐ−ウェル領域３には受光ダイオード１０３が形成されている。この受光ダイオード１０３は光照射により光発生電荷を発生する受光領域を備えている。また、Ｐ−ウェル領域３上（即ちシリコン基板１の表層）にはＮ−型層２が残されている。
【００２６】
Ｐ−ウェル領域３内には、光発生電荷が蓄積されるキャリアポケット（Ｐ型層）６が形成されており、このキャリアポケット６の平面形状はリング状となっている。また、キャリアポケット６の直下にも電荷生成領域である受光ダイオードが形成されている。
【００２７】
Ｎ−型層２内には、キャリアポケット６に蓄積された光発生電荷を排出するための第２導電型の電荷排出用拡散層としてＰ＋型高濃度拡散層５が形成されている。このＰ＋型高濃度拡散層５は、キャリアポケット６の隣に配置され、基板表面に位置され且つＰ−ウェル領域３の外側に位置されている。
【００２８】
Ｐ型シリコン基板１の表面にはゲート絶縁膜１ａ，１ｂが形成されており、このゲート絶縁膜１ａ，１ｂはキャリアポケット６の上に位置され、且つキャリアポケット６とＰ＋型高濃度拡散層５の相互間上に位置されている。ゲート絶縁膜１ａ，１ｂの膜厚は、キャリアポケット６とＰ＋型高濃度拡散層５の相互間上に形成された部分１ｂが、キャリアポケット６の上に形成された部分１ａに比べて薄く形成されている。
【００２９】
ゲート絶縁膜１ａの上には変調用ゲート電極（光信号検出用ゲート電極）４が形成されており、この変調用ゲート電極４の平面形状はリング状とされている。また、ゲート絶縁膜１ｂの上にはリセット用ゲート電極４ａが形成されている。このリセット用ゲート電極４ａは、図２に示すように変調用ゲート電極４の一部上にオーバーハングした形状とされている。リセット用ゲート電極４ａと変調用ゲート電極４とは図示せぬ分離絶縁膜によって絶縁されている。この分離絶縁膜は、その膜厚が１０〜５０ｎｍであり、ポリシリコンからなる変調用ゲート電極４の表面を熱酸化することにより形成された酸化シリコン膜であっても良いし、ＣＶＤ（chemical vapor deposition）法により形成された酸化シリコン膜であっても良い。
【００３０】
なお、本実施形態では、リセット用ゲート電極４ａを変調用ゲート電極４の一部上にオーバーハングした形状としているが、リセット用ゲート電極４ａを、オーバーハングした形状とせずに、変調用ゲート電極４と同一層で形成しても良い。
【００３１】
リセット用ゲート電極４ａを機能させることにより、ゲート絶縁膜１ｂの下のチャネル領域にはキャリアポケット６からＰ＋型高濃度拡散層５へ電荷が排出される電荷排出経路が形成される。この電荷排出経路は、変調トランジスタと同一平面の横方向に形成される。
【００３２】
リセット用トランジスタ１０１は、リセット用ゲート電極４ａ及びゲート絶縁膜１ｂを有し、キャリアポケット６に蓄積された光発生電荷を、Ｐ＋型高濃度拡散層５へ排出することを制御するものである。
【００３３】
変調用ゲート電極４の内縁に囲まれるＮ−型層２にはソース部が形成されており、変調用ゲート電極４の外縁を囲むＮ−型層２にはドレイン部が形成されている。また、変調用ゲート電極４、ソース部及びドレイン部それぞれには配線が電気的に接続されている。
【００３４】
変調トランジスタ１０２は、変調用ゲート電極４、ゲート絶縁膜１ａ、チャネルとなるＮ−型層２、ソース部及びドレイン部を有し、キャリアポケット６に蓄積される光発生電荷により変調された閾値電圧を光信号として出力することを制御するものである。
【００３５】
図３は、図２の構造断面図のＸ−Ｘ'線に沿う部分での変調時のポテンシャルダイアグラムを示す図である。図４は、図２の構造断面図のＸ−Ｘ'線に沿う部分でのリセット時のポテンシャルダイアグラムを示す図である。
【００３６】
（動作）
受光ダイオードに入射した光により基板中で電荷（例えば正孔）を発生させ、この電荷を変調トランジスタの下部のキャリアポケット６に転送させる。図３に示すように、変調トランジスタは、キャリアポケット６に電荷が蓄積されると基板バイアスがかかるため、その電荷量により閾値が変化する。この変化量を受光ダイオードに入射した光量として検出する。検出後は、リセット用トランジスタを用いてリセット用ゲート電極を機能させることで、図４に示すように、キャリアポケット６からＰ＋型高濃度拡散層５へ電荷排出を行い、一連の動作が終了する。
【００３７】
図５は、図１及び図２に示す固体撮像素子の等価回路を示す図である。図６は、図１及び図２に示す固体撮像素子の駆動シーケンスを示す図である。
図５では、一つの固体撮像素子の等価回路を示しているが、このような固体撮像素子がマトリックス状に複数配置されることで（例えば５００行×５００列で配置されることで）、固体撮像装置が構成されている。
【００３８】
図５に示すように、受光ダイオード１０３のＮ−型層２は共通ドレインラインＤに電気的に接続されており、共通ドレインラインＤは変調トランジスタ１０２のドレイン部に電気的に接続されている。変調トランジスタ１０２のソース部はソースラインＳに電気的に接続されている。変調トランジスタ１０２のゲート電極４はゲートラインＧに電気的に接続されている。受光ダイオード１０３のＰ−ウェル領域３はキャリアポケット６に電気的に接続されている。キャリアポケット６はリセット用トランジスタ１０１のソース部又はドレイン部に電気的に接続されており、リセット用トランジスタ１０１のドレイン部又はソース部は接地電位に接続されている。また、リセット用トランジスタ１０１のリセット用ゲート電極はリセットゲートラインＲＧに電気的に接続されている。
【００３９】
次に、図５及び図６を参照して固体撮像素子の駆動方法について説明する。ただし、ここで説明する具体的な印加電圧は単なる一例であるため、本発明は具体的な印加電圧に限定して解釈されるものではない。
【００４０】
まず光発生電荷の蓄積動作について説明する。
選択及び非選択それぞれの画素の変調トランジスタ１０２の変調用ゲート電極に選択ゲートラインＧ及び非選択ゲートラインを介して第１のゲート電圧（例えば２．６Ｖ）を印加し、選択及び非選択それぞれの画素のリセット用トランジスタ１０１のリセット用ゲート電極に選択リセットゲートラインＲＧ及び非選択リセットゲートラインを介して第２のゲート電圧（例えば３．３Ｖ）を印加し、共通ドレインラインＤを介して変調トランジスタ１０２のドレイン部にドレイン電圧（例えば１．０Ｖ）を印加する。そして、受光ダイオード１０３の開口領域を介して入射した光により光発生電荷が生じる。受光ダイオード１０３に発生した光発生電荷のうち正孔が収集され、その正孔はキャリアポケットに蓄積される。
【００４１】
次に、光発生電荷量の検出を行うシグナル変調動作（Ｓ読み出し）について説明する。
キャリアポケットに蓄積された光発生電荷によって、変調トランジスタ１０２の閾値電圧が変化する。この状態で、選択された画素の変調用ゲート電極に選択ゲートラインＧを介して第１のゲート電圧（例えば２．６Ｖ）を印加し、選択画素のリセット用ゲート電極に選択リセットゲートラインＲＧを介して第２のゲート電圧（例えば３．３Ｖ）を印加し、変調トランジスタ１０２のドレイン部に共通ドレインラインＤを介してドレイン電圧（例えば１．０Ｖより高い電圧）を印加する。非選択画素には非選択ゲートラインを介して変調用ゲート電極に第１のゲート電圧より低い電圧（例えば１．０Ｖ）を印加し、非選択画素のリセット用ゲート電極には非選択リセットゲートラインを介して第２のゲート電圧（例えば３．３Ｖ）を印加する。そして、ゲート電圧と連動して変化する非選択ソース部の電位を、選択された画素のソース部の電位よりも低下させることで画素を選択し、選択画素からの信号を検出する。
【００４２】
次に、リセット動作について説明する。
リセット動作ではキャリアポケット及びＰ−ウェル領域３内に残留するキャリアを排出する。詳細には、選択画素の変調トランジスタ１０２の変調用ゲート電極に第１のゲート電圧より高い電圧（例えば３．３Ｖ）を印加し、非選択画素の変調用ゲート電極に第１のゲート電圧（例えば２．６Ｖ）を印加し、選択画素のリセット用トランジスタ１０１のリセット用ゲート電極に第２のゲート電圧より低い電圧（例えば０Ｖ）を印加し、非選択画素のリセット用ゲート電極に第２のゲート電圧（例えば３．３Ｖ）を印加し、変調トランジスタ１０２のドレイン部に共通ドレインラインＤを介してドレイン電圧（例えば１．０Ｖより高い電圧）を印加する。そのため、Ｐ−ウェル領域３に急激なポテンシャル変化が生じ（図３及び図４参照）、光発生電荷をＰ＋型高濃度拡散層５に排出するような強い電界が印加され、キャリアポケットとＰ＋型高濃度拡散層５との間に電荷排出経路が形成されて、残留した光発生電荷は確実に排出される。この際、変調トランジスタ１０２のソース部の電位はフローティングとされる。
【００４３】
次に、ノイズ変調動作（Ｎ読み出し）について説明する。
ノイズ変調は、リセット後、光発生電荷が未だ蓄積されていない状態でシグナル変調動作（Ｓ読み出し）を行うものである。バイアス条件その他、シグナル変調動作と同等のことを行う。
【００４４】
このノイズ変調動作を行うことで、各画素が有する閾値のバラツキなどをノイズ信号Ｖｎとして得ることが可能となる。上記したシーケンスで求めたシグナル変調信号Ｖｓからここで求めたノイズ変調信号Ｖｎを引き算することで、正味の光発生電荷信号を映像信号として抽出することができる。この映像信号の検出手段によれば各画素が有する閾値の分布や、ばらつきなどを打ち消すことができ、より高いＳＮ比を有する画素信号の抽出を可能としている。
【００４５】
ノイズ変調動作終了後には、再び蓄積動作が行われ、このサイクルを繰り返すことで画像信号が出力される。
【００４６】
以上、本実施形態によれば、図６のタイミングチャートによるように、読み出し時には、非選択線のゲート電位は、例えば、１．０Ｖというように低く設定することが可能となる。例として、１．０Ｖと設定したが、０Ｖという電圧設定も可能である。０Ｖとすることにより、中間電位がなくなるため、回路規模を小さくすることができる。
【００４７】
また、本実施形態によれば、図８に示すキャリアポケット１６の下のＮ−型層を撤廃することができ、変調トランジスタの下方にも受光ダイオードを形成することができ、Ｐ＋型高濃度拡散層５及び固体撮像素子相互間の分離領域以外の全体に受光ダイオードを配置することができ、低電圧で電荷排出ができる横方向への電荷排出経路を形成することができる。これにより、従来技術における課題を以下のように解消することができる。
【００４８】
（１）基板からの電荷注入の恐れについて
キャリアポケット下部の、電荷を蓄積する障壁となるとともに、リセット時にリセット経路になる、Ｎ−型層を撤廃することにより、基板からの電荷の逆注入の心配がなくなり、キャリアポケットのポテンシャルを現状より深く設定できる。その結果、取り扱い電荷量を増加させることができるため、ダイナミックレンジが広く、ノイズに対しても強い特性をもつ、撮像素子が実現できる。
【００４９】
（２）変調トランジスタの電流寄生経路による読み出し時の異常出力
寄生Pathがなくなるため、読み出し時の異常出力がなくなる。 また、ソース下の縦方向に伸びるＮ型不純物拡散層の構造設計を、寄生Pathを意識せずできるため、暗電流の少ない、より特性のよい撮像素子が実現できる。
【００５０】
（３）受光ダイオード（光電変換素子）形成時のＮ型不純物領域のせり上がりによる転送ポテンシャル障壁
製造プロセスエ程で、転送ポテンシャル障壁ができるステップがなくなるため、転送不良がなくなるとともに、受光ダイオード形成の不純物注入の自由度があがるため、特性に適した受光ダイオードを作製することができる。例えば、赤感度をあげるためには、受光ダイオードを深く構成することが望ましいが、受光ダイオード形成のエネルギーを高く設定することも可能になるため、特性の改善が容易である。
【００５１】
（４）変調トランジスタの下方のＰ型シリコン基板にＰ型のリセット強化領域を形成する時のＰ型不純物領域のせり上がりによる転送ポテンシャルディップの形成
リセット強化領域そのものが不要になるため、当然ながら、Ｐ型不純物のせり上がりがなくなり、転送ポテンシャルディップがなくなり、転送不良や、ノイズ成分を低減させることができ、特性の改善が可能である。
【００５２】
なお、本実施形態では、Ｐ型シリコン基板の表面側から光が照射される表面照射型の固体撮像素子について説明しているが、シリコン基板の裏面側から光が照射される裏面照射型の固体撮像素子について本発明を適用することも可能である。
【００５３】
（第２の実施形態）
図７は、第２の実施形態による固体撮像素子を示す平面図であり、図２と同一部分には同一符号を付し、異なる部分についてのみ説明する。
【００５４】
図７に示すように、リセット用ゲート電極４ａの下のゲート絶縁膜１ａの膜厚は、変調用ゲート電極４の下のゲート絶縁膜１ａの膜厚と同じである。
【００５５】
上記第２の実施形態においても第１の実施形態と同様の効果を得ることができる。
【符号の説明】
【００５６】
１…Ｐ型シリコン基板、１ａ，１ｂ…ゲート絶縁膜、２…Ｎ−型層、３…Ｐ−ウェル領域、４…変調用ゲート電極、４ａ…リセット用ゲート電極、５…Ｐ＋型高濃度拡散層、６…キャリアポケット（Ｐ型層）、１０１…リセット用トランジスタ、１０２…変調トランジスタ（光信号検出用トランジスタ）、１０３…受光ダイオード
【図１】
2011165905.tif 000003
【図３】
2011165905.tif 000004
【図４】
2011165905.tif 000005
【図５】
2011165905.tif 000006
【図６】
2011165905.tif 000007
【図２】
2011165905.tif 000008
【図７】
2011165905.tif 000009
【図８】
2011165905.tif 000010