(57)【要約】【課題】ホスト４とメモリカード３とからなる誤り訂正能力の高いメモリシステム５を提供する。【解決手段】閾値電圧分布に基づきＮビットの符号化データを記憶する半導体メモリセル１３Ｄと、閾値電圧に対応した通常の対数尤度比データからなる第１の対数尤度比テーブル２１と、第１の対数尤度比テーブル２１において隣り合う２つの対数尤度比の符号が反転する箇所と対応する箇所の、２つの対数尤度比が「０」である対数尤度比データからなる第２の対数尤度比テーブル２２と、を記憶するＬＬＲテーブル記憶部２０と、対数尤度比を用いて確率に基づく反復計算による復号処理をするデコーダ１と、を具備する。【選択図】図２
2011081858.tif 000002
【特許請求の範囲】
【請求項１】
ホストと記憶装置とからなるメモリシステムであって、
２Ｎ（Ｎは２以上の自然数）個の閾値電圧分布に基づきＮビットの符号化データを記憶する半導体メモリセルと、
閾値電圧に対応した通常の対数尤度比データからなる第１の対数尤度比テーブルと、前記第１の対数尤度比テーブルにおいて隣り合う２つの対数尤度比の符号が反転する箇所と対応する箇所の、２つの対数尤度比の絶対値が、前記第１の対数尤度比テーブルのそれぞれの対数尤度比の絶対値と異なる対数尤度比データからなる第２の対数尤度比テーブルと、を記憶する記憶部と、
前記第１の対数尤度比テーブルまたは第２の対数尤度比テーブルと、前記閾値電圧とから算出された対数尤度比を用いて確率に基づく反復計算による復号処理をするデコーダと、を具備し、
前記第１の対数尤度比テーブルと前記閾値電圧とから算出された対数尤度比による前記復号処理がエラーの場合に、前記第２の対数尤度比テーブルと前記閾値電圧とから算出された対数尤度比による前記復号処理を行うことを特徴とするメモリシステム。
【請求項２】
前記第２の対数尤度比テーブルの前記対応する箇所の前記２つの対数尤度比の値が、いずれも「０」であることを特徴とする請求項１に記載のメモリシステム。
【請求項３】
前記第１の対数尤度比テーブルの対数尤度比の符号が反転する前記箇所の２つの対数尤度比の絶対値の差よりも、前記第２の対数尤度比テーブルの前記対応する箇所の２つの対数尤度比の絶対値の差が大きく、かつ前記対応する箇所の２つの対数尤度比のうちの閾値電圧が高電圧側の全ての対数尤度比の絶対値が、他方側の対数尤度比の絶対値よりも大きい、または、小さいことを特徴とする請求項１に記載のメモリシステム。
【請求項４】
前記第２の対数尤度比テーブルが、
前記第１の対数尤度比テーブルの対数尤度比の符号が反転する前記箇所の２つの対数尤度比の絶対値の差よりも、前記第２の対数尤度比テーブルの前記対応する箇所の２つの対数尤度比の絶対値の差が大きく、かつ前記対応する箇所の２つの対数尤度比のうちの閾値電圧が高電圧側の全ての対数尤度比の絶対値が、他方側の対数尤度比の絶対値よりも大きい第３の対数尤度比テーブルと、
前記第１の対数尤度比テーブルの対数尤度比の符号が反転する前記箇所の２つの対数尤度比の絶対値の差よりも、前記第２の対数尤度比テーブルの前記対応する箇所の２つの対数尤度比の絶対値の差が大きく、かつ前記対応する箇所の２つの対数尤度比のうちの閾値電圧が低電圧側の全ての対数尤度比の絶対値が、他方側の対数尤度比の絶対値よりも小さい第４の対数尤度比テーブルと、からなり、
前記第２の対数尤度比テーブルとして、前記第３の対数尤度比テーブルまたは第４の対数尤度比テーブルの少なくともいずれかを用いて前記復号処理を行うことを特徴とする請求項１に記載のメモリシステム。
【請求項５】
前記Ｎが２以上７以下であることを特徴とする請求項１から請求項４のいずれか１項に記載のメモリシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データを符号化処理して符号化データとして記憶し、読み出し時に符号化データを復号処理するメモリシステムに関し、特に対数尤度比テーブルを用いて確率に基づく反復計算による復号処理を行うメモリシステムに関する。
【背景技術】
【０００２】
ホストと半導体メモリ部を有する記憶装置とを具備するメモリシステムにおいては、誤り訂正符号によるデータの符号化および復号に関する開発が行われている。
【０００３】
誤り訂正符号は、ＢＣＨ符号またはＲＳ符号のような代数系の硬判定復号符号と、確率に基づく反復計算による軟判定復号符号とに大別できる。そして、軟判定復号符号に属する低密度パリティ検査符号（以下、「ＬＤＰＣ符号」という。)  が注目されている。ＬＤＰＣ符号は、符号性能の理論的限界であるシャノン限界に迫る優れた性能が報告されている。
【０００４】
ここで、ＮＡＮＤ型半導体メモリ部を有する記憶装置では、１個のメモリセルに複数ビットのデータを記憶する、いわゆる多値メモリ化が記憶密度の高密度化に大きく寄与している。多値メモリにおいては、それぞれのメモリセルの電荷蓄積層に注入された電荷量に対応した閾値電圧がワード線に印加された場合にデータが読み出される。
【０００５】
出願人は、特開２００８−５９６７９号公報に、４値メモリセルを有する半導体メモリ装置において、ハードビット読み出し電圧３種類と、ソフトビット読み出し電圧１２種類との合計１５種類の読み出し電圧によりデータを読み出す、いわゆる１６レベル読み出し方法を開示している。
【０００６】
しかし対数尤度比テーブルを用いて確率に基づく反復計算による復号処理を行うメモリシステムにおいては閾値電圧分布の変化により誤り訂正能力が低下することがあった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−５９６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は誤り訂正能力の高いメモリシステムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本願発明の一態様によれば、ホストと記憶装置とからなるメモリシステムであって、２Ｎ（Ｎは２以上の自然数）個の閾値電圧分布に基づきＮビットの符号化データを記憶する半導体メモリセルと、閾値電圧に対応した通常の対数尤度比データからなる第１の対数尤度比テーブルと、第１の対数尤度比テーブルにおいて隣り合う２つの対数尤度比の符号が反転する箇所と対応する箇所の、２つの対数尤度比の絶対値が、第１の対数尤度比テーブルのそれぞれの対数尤度比の絶対値と異なる対数尤度比データからなる第２の対数尤度比テーブルと、を記憶する記憶部と、第１の対数尤度比テーブルまたは第２の対数尤度比テーブルと、閾値電圧とから算出された対数尤度比を用いて確率に基づく反復計算による復号処理をするデコーダと、を具備し、第１の対数尤度比テーブルと閾値電圧とから算出された対数尤度比による復号処理がエラーの場合に、第２の対数尤度比テーブルと閾値電圧とから算出された対数尤度比による復号処理を行うことを特徴とするメモリシステムが提供される。
【発明の効果】
【００１０】
本発明は、誤り訂正能力の高いメモリシステムを提供する。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態のメモリシステムの概略構成を示す構成図である。
【図２】第１の実施形態のメモリシステムの構成を示す構成図である。
【図３】閾値電圧分布と記憶データと対数尤度比テーブルとの関係を示す説明図である。
【図４】公知のメモリシステムのＬＬＲテーブルの一例であり、横軸は閾値電圧に対応しており図面右側が高電圧側である。
【図５】閾値電圧分布の変化によるＬＬＲの変化を説明するための図であり、（Ａ）は閾値電圧分布とＬＬＲテーブルとが正しく対応している場合を、（Ｂ）は閾値電圧分布の低電圧側へのシフトにより閾値電圧分布とＬＬＲテーブルとが正しく対応していない場合を示している。
【図６】第１の実施の形態のメモリシステムのＬＬＲテーブルを示している。
【図７】第１の実施の形態のメモリシステムの動作の流れを説明するためのフローチャートである。
【図８】第２の実施の形態のメモリシステムのＬＬＲテーブルを示している。
【図９】閾値電圧分布のシフトによるＬＬＲの変化を説明するための図であり、（Ａ）は閾値電圧分布とＬＬＲテーブルとが正しく対応している場合を、（Ｂ）は閾値電圧分布の高電圧側へのシフトにより閾値電圧分布とＬＬＲテーブルとが正しく対応していない場合を示している。
【図１０】第２の実施の形態の変形例のメモリシステムのＬＬＲテーブルを示している。
【図１１】第３の実施の形態のメモリシステムの動作の流れを説明するためのフローチャートである。
【発明を実施するための形態】
【００１２】
＜第１の実施形態＞
最初に、図１および図２を用いて本発明の第１の実施形態のメモリシステム５について説明する。図１に示すようにメモリシステム５はパソコンまたはデジタルカメラ等のホスト４と、ホスト４と着脱可能に接続される記憶装置であるメモリカード３とを具備する。ホスト４はホストＣＰＵ（不図示）の制御により、メモリカード３とデータの送受信を行う。
【００１３】
なお、メモリシステムとしてはホストとホストの内部に収納されホストの起動データ等を記憶する、いわゆるエンベデッドタイプの記憶装置とを有するものであってもよく、記憶装置は半導体ディスク：ＳＳＤ(Solid State Drive)等の形態であってもよい。あるいはメモリカード３に相当する記憶装置とホストが一体化して、携帯音楽プレーヤとして機能するメモリシステム等であってもよい。
【００１４】
図１に示すように、記憶装置であるメモリカード３は、半導体メモリ部１３と、メモリコントローラ２とを有する。半導体メモリ部１３はフラッシュメモリ部であり、単位セルである多数のメモリセル１３Ｄが、ワード線制御部１３Ａにより制御された読み出し電圧をメモリセル１３Ｄに印加するためのワード線１３Ｅ等で接続された構成を有する。
【００１５】
メモリカード３のメモリセル１３Ｄは、１個のメモリセルにＮビット（Ｎは２以上の自然数）のデータを閾値電圧分布に基づき記憶可能な多値メモリセルである。以下、Ｎ＝３の８値メモリセルを例に説明する。
【００１６】
メモリコントローラ２は、バス１７を介して接続された、ＲＯＭ１０と、ＣＰＵコア１１と、ＲＡＭ１８と、ホスト  Ｉ／Ｆ（インターフェイス）１４と、誤り検出訂正部（以下「ＥＣＣ部」という）１５と、ＮＡＮＤ  Ｉ／Ｆ（インターフェイス）１６とを有する。
【００１７】
メモリコントローラ２は、ＣＰＵコア１１の制御のもと、ホストＩ／Ｆ１４を介してホスト４とのデータ送受信を、ＮＡＮＤ  Ｉ／Ｆ１６を介してメモリ部１３とのデータ送受信を行う。またメモリコントローラ２は、メモリ部１３のアドレス管理をＣＰＵコア１１で実行されるＦＷ（Firm Ware）で実現している。また、ホスト４からのコマンド入力に応じたメモリカード３全体の制御もＣＰＵコア１１がＦＷにより実行する。ＲＯＭ１０には、メモリカード３の制御プログラム等が格納されており、ＲＡＭ１８には、アドレス管理で必要となるアドレス変換デーブル等が記憶される。
【００１８】
ＥＣＣ部１５は、データ記憶時に誤り訂正符号を生成し付与するエンコーダ１２と、データ読み出し時に、読み出された符号化データを復号するデコーダ１とを有する。本実施の形態のＥＣＣ部１は、確率に基づく反復計算により軟判定復号処理される軟判定復号符号であるＬＤＰＣ符号を用いる。もちろん軟判定復号符号と硬判定復号符号とからなる連接符号を用いる、ＥＣＣ部であってもよい。
【００１９】
そして図２に示すように、メモリカード３は、メモリセル１３Ｄにワード線１３Ｅを介して所定の読み出し電圧を印加する制御を行うワード線制御部１３Ａと、読み出し電圧に基づいた対数尤度比テーブルを記憶する記憶部である対数尤度比テーブル記憶部２０と、対数尤度比を用いて軟判定復号処理するデコーダ１とを有する。そして、対数尤度比テーブル記憶部２０には、第１の対数尤度比テーブル２１と第２の対数尤度比テーブル２２とが記憶されている。
【００２０】
なお、対数尤度比テーブル記憶部２０はＲＯＭ１０の一部であっても良いし、メモリカード３の起動時にＲＯＭ１０からＲＡＭ１８に転送されることによりＲＡＭ１８の一部となっていてもよいし、ＥＣＣ部１内にあってもよい。
【００２１】
次に本実施の形態のメモリシステム５の動作について説明する。
【００２２】
ホスト４からメモリカード３に送信されたデータはエンコーダ１２により符号化され符号化データとして半導体メモリ部１３に記憶される。そしてホスト４から読み出し指示があった場合には、ＣＰＵコア１１の制御により半導体メモリ部１３から符号化データが読み出され、デコーダ１による復号処理が行われ復号処理後のデータがホスト４に送信される。
【００２３】
ＬＤＰＣ符号により符号化された符号化データの復号処理においては、所定の読み出し電圧により読み出されたデータから最初にデータの確からしさを示す対数尤度比（Log Likelihood Ratio  以下、「ＬＬＲ」ともいい。符号「λ」で示す。）が対数尤度比テーブルをもとに算出される。対数尤度比λの絶対値｜λ｜を信頼度といい、信頼度が、大きいほど信頼性が高く、反対に、信頼度が０に近いほど信頼性が低いことを意味する。そして、ＬＤＰＣ復号処理ではＬＬＲをもとに、確率に基づく反復計算による軟判定復号処理により誤り訂正処理が行われる。
【００２４】
本実施の形態のメモリシステム５では、閾値電圧とＬＬＲの関係を予め算出しておき、対数尤度比テーブル記憶部２０に記憶しておく。例えば、図３のように、２３（８）個の閾値電圧分布のうち、データ（１１１）を記憶したメモリセルの閾値電圧分布がＰ１（ｘ）であるとき、そのハイビットのＬＬＲ（Ｈ）、アッパービットのＬＬＲ（Ｕ）、ローヤービットのＬＬＲ（Ｌ）は、それぞれ図中の式により算出される。すなわち、それぞれのビットが「０」か「１」のいずれかである確率から算出したＬＬＲがＬＬＲテーブルとして記憶されている。
【００２５】
しかし、メモリセルの製造時のばらつき等により、同じデータを記憶してもメモリセル毎に閾値電圧は異なる場合がある。すなわち同じデータを記憶した複数のメモリセルの閾値電圧には所定の分布がある。そして、閾値電圧分布の中央付近の電圧で読み出されたデータの信頼性は高く、閾値電圧分布の上限付近または下限付近の電圧で読み出されたデータの信頼性は低い。
【００２６】
このため、例えば図４に示すように、それぞれの閾値電圧分布を中央値を基準に４分割し、それぞれの範囲内の閾値電圧の場合のＬＬＲをＬＬＲテーブルとして記憶している。なお分割数は４に限られるものではなく、また閾値分布を略等間隔に均等に分割されるものにも限られない。例えば、ＬＬＲは閾値電圧に対して急激に変化するポイントがあり、そのポイントをもとに分割することが好ましい。
【００２７】
すでに説明したように同じデータを記憶してもメモリセル毎に閾値電圧は異なる。さらに、閾値電圧分布が閾値電圧に対してシフト移動することがある。ここで、図５（Ａ）に示すように、閾値電圧がＡの範囲では、ＬＬＲテーブル作成時には、（データが０であるメモリセルに相当する領域１１の面積）＞（データが１であるメモリセルに相当する領域１２の面積）であるために、データは「０」であり、そのＬＬＲは例えば、（領域１１の面積）／（領域１２の面積）により算出される正の値である。これに対して、閾値電圧がＢの範囲では、データは「１」であり、そのＬＬＲは負の値である。すなわち、図５（Ａ）に示す箇所は、隣り合う２つの対数尤度比の符号が反転する箇所である。
【００２８】
この場合に、図５（Ｂ）に示すように閾値電圧分布が左側、すなわち閾値電圧が低電圧側にシフトすることにより、最適読み出しレベルがずれると、閾値電圧がＡの範囲では、（領域１１の面積）＜（領域１２の面積）であることから、実際にはデータは「１」であり、そのＬＬＲは（領域１１の面積）／（領域１２の面積）により算出される負の値である。
【００２９】
すなわち、ＬＬＲの符号が誤って反転する現象、すなわち、「０」のデータを「１」として復号処理する誤処理が発生することになる。ＬＤＰＣ復号処理では多数のビットデータが互いに対数尤度比情報をやりとりするイタレーション処理により復号処理を行うために、いずれかのビットデータの値が誤っていると全体の符号処理が影響を受け、訂正能力が低下したり、処理速度が低下したりする。
【００３０】
このため、図６に示すように、本実施の形態のメモリシステム５は、閾値電圧に対応した通常の対数尤度比データからなる第１の対数尤度比テーブル２１に加えて、第２の対数尤度比テーブル２２を有する。通常の対数尤度比データからなる第１の対数尤度比テーブル２１とは多数のメモリセルの平均的な閾値電圧分布に対応したＬＬＲを記憶したテーブルである。
【００３１】
これに対して第２の対数尤度比テーブル２２は、第１の対数尤度比テーブルにおいて隣り合う２つの対数尤度比の符号が反転する箇所と対応する箇所の、２つの対数尤度比が０である対数尤度比データからなる。すなわち、メモリセルのばらつき等を考慮した閾値電圧分布に対応したＬＬＲを記憶したテーブルである。
【００３２】
例えば図６において上段に示した第１のＬＬＲテーブル２１において、データ（ＨＵＬ）が（００１）と（１０１）との境界におけるＬＬＲ（Ｈ）は、「６」と「−５」とであり、この箇所で符号が反転している。これに対して、図６において下段に示した第２のＬＬＲテーブル２２においては、データ（ＨＵＬ）が（００１）と（１０１）との境界におけるＬＬＲ（Ｈ）は、２つとも「０」となっている。すなわち、「６」または「−５」であったＬＬＲが「０」となっている。
【００３３】
そしてメモリシステム５のデコーダ１は、第１の対数尤度比テーブル２１または第２の対数尤度比テーブル２２から算出された対数尤度比を用いて確率に基づく反復計算による復号処理をする。
【００３４】
対数尤度比が０とは、その信頼度が最低であることを意味しているために、イタレーション処理の初期において、そのデータは「０」であるか「１」であるか不明であるとして扱われる。このため、データが「１」であっても「０」であっても全体のＬＤＰＣ復号処理に与える悪影響は小さくなる。
【００３５】
次に図７のフローチャートに従い本実施の形態のメモリシステム５における復号処理について説明する。
【００３６】
＜ステップＳ１０＞
ワード線１３Ｅに印加する電圧により、メモリセルの閾値電圧が検知される。
【００３７】
＜ステップＳ１１＞
検知された閾値電圧と、ＬＬＲテーブル記憶部２０に記憶されている第１のＬＬＲテーブル２１とから、ＬＬＲが算出される。
【００３８】
＜ステップＳ１２＞
所定個数のビットデータを単位として、ＬＤＰＣ復号処理が行われる。
【００３９】
＜ステップＳ１３＞
予め定められた最大イタレーション回数、例えばＮ１回内で、復号処理が完了した場合（Ｙｅｓ）には、ステップＳ１８において復号データがホストに転送される。
【００４０】
＜ステップＳ１４＞
Ｓ１３において、最大イタレーション回数の処理を行っても、復号処理が完了しなかった場合（Ｎｏ）には、検知された閾値電圧と、第２のＬＬＲテーブル２２とから、ＬＬＲが算出される。
【００４１】
＜ステップＳ１５＞
所定個数のビットデータを単位として、ＬＤＰＣ復号処理が行われる。
【００４２】
＜ステップＳ１６＞
予め定められた最大イタレーション回数、例えばＮ２回内で、復号処理が完了した場合（Ｙｅｓ）には、ステップＳ１８において復号データがホストに転送される。
【００４３】
＜ステップＳ１７＞
Ｓ１６において、最大イタレーション回数の処理を行っても、復号処理が完了しなかった場合（Ｎｏ）には、例えばエラーコマンドがホストに送信される。
【００４４】
以上の説明のように、本実施の形態のメモリシステム５、メモリカード３、およびメモリコントローラ２は、閾値電圧に対応した通常の対数尤度比データからなる第１の対数尤度比テーブルと、前記第１の対数尤度比テーブルにおいて隣り合う２つの対数尤度比の符号が反転する箇所と対応する箇所の、２つの対数尤度比の絶対値が、前記第１の対数尤度比テーブルのそれぞれの対数尤度比の絶対値よりも小さい対数尤度比データからなる第２の対数尤度比テーブルと、を記憶するＬＬＲテーブル記憶部２０を有し、第１の対数尤度比テーブルと閾値電圧とから算出された対数尤度比による前記復号処理がエラーの場合に、第２の対数尤度比テーブルと閾値電圧とから算出された対数尤度比による前記復号処理を行う。特に、第２の対数尤度比テーブルの対応する箇所の、２つの対数尤度比が共に「０」であることが好ましい。
【００４５】
また、本実施の形態のメモリシステム５の制御方法は、２Ｎ（Ｎは２以上の自然数）個の閾値電圧分布に基づきＮビットの符号化データを記憶した半導体メモリセルの閾値電圧を検出する閾値電圧検知工程と、閾値電圧に対応した通常の対数尤度比データからなる第１の対数尤度比テーブルと検知した前記閾値電圧とから第１のＬＬＲを算出する第１のＬＬＲ算出工程と、第１のＬＬＲに基づきイタレーション復号処理を行う第１のＬＤＰＣ復号工程と、前記第１のＬＤＰＣ復号工程において復号できなかった場合に、前記第１の対数尤度比テーブルにおいて隣り合う２つの対数尤度比の符号が反転する箇所と対応する箇所の、２つの対数尤度比の絶対値が、前記第１の対数尤度比テーブルのそれぞれの対数尤度比の絶対値よりも小さい対数尤度比データからなる第２の対数尤度比テーブルと前記検知した記閾値電圧とから第２のＬＬＲを算出する第２のＬＬＲ算出工程と、第２のＬＬＲに基づきイタレーション復号処理を行う第２のＬＤＰＣ復号工程と、を具備する。
【００４６】
＜第２の実施形態＞  
以下、図面を参照して本発明の第２の実施形態のメモリシステム５Ａについて説明する。第２の実施形態のメモリシステム５Ａは、第１の実施形態のメモリシステム５と類似しているため同じ構成要素の説明は省略する。
【００４７】
本実施形態のメモリシステム５ＡのＬＬＲテーブル記憶部２０Ａは、第１の実施形態のメモリシステム５とは異なる第２のＬＬＲテーブル２２Ａを記憶する。すなわち、ＬＬＲテーブル記憶部２０Ａは、第１の対数尤度比テーブル２１と同じ、閾値電圧に対応した通常の対数尤度比データからなる第１の対数尤度比テーブル２１Ａと、第２の対数尤度比テーブル２２Ａとを有する。第２の対数尤度比テーブル２２Ａは、第１の対数尤度比テーブル２１Ａにおいて隣り合う２つの対数尤度比の符号が反転する箇所と対応する箇所の、２つの対数尤度比の絶対値の差が第１の対数尤度比テーブル２１Ａよりも大きく、かつ、２つの対数尤度比のうちの閾値電圧が高電圧側の対数尤度比（第１のＬＬＲ）の絶対値が低電圧側の対数尤度比（第２のＬＬＲ）の絶対値よりも大きい。
【００４８】
すなわち、メモリシステム５Ａは図５（Ｂ）に示す閾値電圧分布が低電圧側にシフトした場合、またはリードレベルが高電圧側にシフトした場合を想定した図８に示す第２のＬＬＲテーブル２２Ａを有する。
【００４９】
第１のＬＬＲおよび第２のＬＬＲは適宜、定められるが、例えば第１の対数尤度比テーブル２１Ａの中の対数尤度比のうち最も絶対値が小さいＬＬＲを基準ＬＬＲとし、第１のＬＬＲは、基準ＬＬＲよりも大きな絶対値とし、第２のＬＬＲは基準ＬＬＲよりも小さな絶対値とする。
【００５０】
図８上段に示したＬＬＲテーブル記憶部２０Ａに記憶する第１のＬＬＲテーブル２１Ａにおいて太線枠で囲った隣り合う２つの対数尤度比の符号が反転する箇所のＬＬＲの絶対値の最小は「５」であり、絶対値の最大差は「１」である。そして図８下段に示したＬＬＲテーブル記憶部２０Ａに記憶する第２のＬＬＲテーブル２２Ａにおいて、第１の対数尤度比テーブル２１Ａにおいて隣り合う２つの対数尤度比の符号が反転する箇所と対応する箇所（太線枠）の第１のＬＬＲの絶対値は「７」を、第２のＬＬＲの絶対値は「１」である。
【００５１】
上記実施の形態のメモリシステム５Ａは、第１の実施の形態のメモリシステム５が有する効果に加えて、閾値電圧分布またはリードレベルがシフトしていた場合には、メモリシステム５より誤り訂正能力が高い。
【００５２】
＜第２の実施形態の変形例＞  
以下、図９、図１０を参照して本発明の第２の実施形態の変形例のメモリシステム５Ｂについて説明する。本変形例のメモリシステム５Ｂは、第２の実施形態のメモリシステム５Ａと類似しているため同じ構成要素の説明は省略する。
【００５３】
メモリシステム５Ａは図５（Ｂ）に示したような閾値電圧分布が低電圧側にシフトした場合、またはリードレベルが高電圧側にシフトした場合を想定した第２のＬＬＲテーブル２２Ａを有していた。これに対して、メモリシステム５Ｂは図９（Ｂ）に示すように閾値電圧分布が高電圧側にシフトした場合、またはリードレベルが低電圧側にシフトした場合を想定している。
【００５４】
すなわち、図９（Ｂ）に示すように閾値電圧分布が右側、すなわち閾値電圧が高電圧側にシフトすることにより、最適読み出しレベルがずれると、閾値電圧がＡの範囲では、（領域１１の面積）＜＜（領域１２の面積）となり、信頼度が上昇するが、閾値電圧がＢの範囲では、信頼度が低下する。
【００５５】
このため、メモリシステム５Ｂは第２の対数尤度比テーブルとして図１０の下段に示す第２の対数尤度比テーブルＢ（２２Ｂ）を有する。図１０に例示するＬＬＲテーブル記憶部２０Ｂに記憶する第１のＬＬＲテーブル２１Ｂおよび第２のＬＬＲテーブルＢ（２２Ｂ）では、第１のＬＬＲの絶対値として「１」を、第２のＬＬＲの絶対値として「７」を用いている。すなわち、第１のＬＬＲおよび第２のＬＬＲの絶対値が第２のＬＬＲテーブルＢでは、メモリシステム５Ａの第２の対数尤度比テーブルＡ（２２Ａ）とは逆である。
【００５６】
上記変形例のメモリシステム５Ｂは、第１の実施の形態のメモリシステム５が有する効果に加えて、閾値電圧分布またはリードレベルがシフトしていた場合には、メモリシステム５Ａ等より誤り訂正能力が高い。
【００５７】
＜第３の実施形態＞  
以下、図面を参照して本発明の第３の実施形態のメモリシステム５Ｃについて説明する。第３の実施形態のメモリシステム５Ｃは、第２の実施形態のメモリシステム５Ａ等と類似しているため同じ構成要素の説明は省略する。
【００５８】
メモリシステム５Ａは図５（Ｂ）に示した閾値電圧分布が低電圧側にシフトした場合を想定した第２のＬＬＲテーブルＡ（２２Ａ）を有しており、メモリシステム５Ｂは閾値電圧分布が高電圧側にシフトした場合を想定した第２のＬＬＲテーブルＢ（２２Ｂ）を有していた。
【００５９】
これに対して、メモリシステム５Ｃは、第２のＬＬＲテーブルとして、第２のＬＬＲテーブルＡ（２２Ａ）と第２のＬＬＲテーブルＢ（２２Ｂ）とを記憶するＬＬＲテーブル記憶部２０Ｃを有する。以下、第２のＬＬＲテーブルＡを第３のＬＬＲテーブル、第２のＬＬＲテーブルＢを第４のＬＬＲテーブルともいう。言い換えれば、メモリシステム５Ｃの第２のＬＬＲテーブルは、第３のＬＬＲテーブル２２Ａと第４のＬＬＲテーブル２２Ｂとを有する。
【００６０】
図１１は、メモリシステム５Ｃの動作の流れを説明するためのフローチャートである。図１１に示すように、メモリシステム５Ｃでは通常のＬＬＲテーブル（第１のＬＬＲテーブル）を用いて算出したＬＬＲによる復号処理に失敗した場合に、第３のＬＬＲテーブル２２Ａから算出したＬＬＲによる復号処理を行い、これに失敗した場合には、第４のＬＬＲテーブル２２Ｂから算出したＬＬＲによる復号処理を行う。
【００６１】
通常のＬＬＲテーブル（第１のＬＬＲテーブル）を用いて算出したＬＬＲによる復号処理に失敗した場合に、第４のＬＬＲテーブル２２Ｂから算出したＬＬＲによる復号処理を行い、これに失敗した場合には、第３のＬＬＲテーブル２２Ａから算出したＬＬＲによる復号処理を行っても良い。
【００６２】
メモリシステム５Ｃは閾値電圧分布またはリードレベルが高電圧側、低電圧側のいずれにシフトしていた場合であっても復号処理が可能である。すなわち復号処理の信頼度の高いメモリシステムである。
【００６３】
＜追加説明＞
上記実施の形態のメモリシステム５、５Ａ〜５Ｃおよびメモリシステム５、５Ａ〜５Ｃの制御方法は、閾値電圧分布がシフトしても、高い確率で誤り訂正が可能な誤り訂正能力の高い能力の高いメモリシステムである。また、ＬＬＲテーブルを切り換えて処理できるために、復号処理時間を大幅に短縮できる場合がある処理速度の速いメモリシステムである。また、メモリシステム５、５Ａ〜５Ｃの記憶装置であるメモリカード３、３Ａ〜３Ｃまたはメモリコントローラ２、２Ａ〜２Ｃが、他の構成要素と組み合わされて使用された場合においても上記説明と同様の効果を有する。
【００６４】
なお、メモリシステム５等の記憶装置であるメモリカード３またはメモリコントローラ２またはＥＣＣ部１５、デコーダ１が、他の構成要素と組み合わされて使用された場合においても上記説明と同様の効果を有する。
【００６５】
なお、以上の説明では、Ｎ＝３の８値記憶メモリセルのメモリシステム５等を例に説明したが、Ｎ＝２の４値記憶メモリセルのメモリシステム、Ｎ＝４の１６値記憶メモリセルのメモリシステム等においても本発明の効果はあり、むしろＮが大きくなるほど、本発明の効果は顕著である。すなわち、Ｎは２以上であるが、３以上または４以上の場合に本発明の効果は顕著である。Ｎの上限は工業的実施の見地から７以下である。
【００６６】
また、確率に基づく反復計算により復号する符号であれば、ＬＤＰＣ符号に限られるものではなく、また復号アルゴリズムの種類は、Sum-product復号、min-sum復号、または正規化min-sum復号のいずれの復号アルゴリズムを用いるものでもよい。
【００６７】
また経時変化、例えば、読み出し回数の増加に伴い閾値電圧分布が変化することもある。このため、所定の読み出し回数以上の場合には第２の対数尤度比テーブル２２を優先して使用するように制御してもよい。あるいは所定の回数、例えば１０回以上連続して第２の対数尤度比テーブル２１を用いてＬＬＲ算出を行うことになった場合には、以降は第２の対数尤度比テーブル２２を優先して使用するように制御してもよい。さらに、そのとき、所定の回数、例えば１０回以上連続して第１の対数尤度比テーブル２２を用いてＬＬＲ算出を行うことになった場合には、以降は再び第１の対数尤度比テーブル２１を優先して使用するように制御してもよい。
【００６８】
もちろんメモリセル単位で優先して使用する対数尤度比テーブルを変更してもよいし、特定のメモリセルの集団単位で優先して使用する対数尤度比テーブルを変更してもよい。さらにメモリカードの積算使用時間が所定時間を超えた場合に第２の対数尤度比テーブル２２を優先して使用するように制御してもよい。さらに特定のメモリセルの集団、例えば読み出し回数の多いメモリセルの集団については、読み出し回数の少ないメモリセルの集団よりも短い積算使用時間が経過後に第２の対数尤度比テーブル２１を用いてＬＬＲ算出を行うように制御してもよい。
【００６９】
また、第１の対数尤度比テーブル２１を用いたＬＤＰＣ復号処理のイタレーション回数の上限値Ｎ１を、第２の対数尤度比テーブル２２を用いたＬＤＰＣ復号処理のイタレーション回数の上限値Ｎ２未満の回数に設定しておくことも可能である。
【００７０】
なお、第３の対数尤度比テーブル、第４の対数尤度比テーブルを有する場合にも上記と同じような方法で制御することができる。
【００７１】
上記のように、本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【符号の説明】
【００７２】
１…デコーダ、２、２Ａ〜２Ｃ…メモリコントローラ、３、３Ａ〜３Ｃ…メモリカード、４…ホスト、５、５Ａ〜５Ｃ…メモリシステム、１０…ＲＯＭ、１１…ＣＰＵコア、１２…エンコーダ、１３…半導体メモリ部、１３Ａ…ワード線制御部、１３Ｄ…半導体メモリセル、１３Ｅ…ワード線、１５…ＥＣＣ部、１７…バス、１８…ＲＡＭ、２０、２０Ａ〜２０Ｃ…対数尤度比テーブル記憶部、２１、２１Ａ〜２１Ｃ…第１の対数尤度比テーブル、２２、２２Ａ〜２２Ｃ…第２の対数尤度比テーブル
【図１】
2011081858.tif 000003
【図２】
2011081858.tif 000004
【図３】
2011081858.tif 000005
【図４】
2011081858.tif 000006
【図５】
2011081858.tif 000007
【図６】
2011081858.tif 000008
【図７】
2011081858.tif 000009
【図８】
2011081858.tif 000010
【図９】
2011081858.tif 000011
【図１０】
2011081858.tif 000012
【図１１】
2011081858.tif 000013