(57)【要約】【課題】隣接するデータ信号ラインの干渉を最小にし、ＥＭＩ特性の低下を防止できるディスプレイ装置を提供する。【解決手段】ディスプレイ装置は、複数のソース駆動器、そして複数のソース駆動器に各々対応する複数の出力クロック信号を生成し、複数の出力クロック信号に同期して複数のソース駆動器に各々データ信号を供給するタイミングコントローラを含む。タイミングコントローラは、複数のソース駆動器の中で隣接するソース駆動器に対応する出力クロック信号の位相が重ならないように出力クロック信号を生成する。【選択図】      図４
2011081372.tif 000002
【特許請求の範囲】
【請求項１】
複数のソース駆動器と、
前記複数のソース駆動器に各々対応する複数の出力クロック信号を生成し、前記複数の出力クロック信号に同期して前記複数のソース駆動器に各々データ信号を供給するタイミングコントローラとを含み、
前記タイミングコントローラは、
前記複数のソース駆動器の中で隣接するソース駆動器に対応する出力クロック信号の位相が重ならないように前記出力クロック信号を生成することを特徴とするディスプレイ装置。
【請求項２】
前記タイミングコントローラは、
前記複数のソース駆動器にクロック信号をさらに供給することを特徴とする請求項１に記載のディスプレイ装置。
【請求項３】
前記複数のソース駆動器は、
前記クロック信号に同期して前記タイミングコントローラから供給された前記データ信号を復元することを特徴とする請求項２に記載のディスプレイ装置。
【請求項４】
前記タイミングコントローラから前記複数のソース駆動器に供給される前記データ信号及び前記クロック信号は各々差動信号であることを特徴とする請求項３に記載のディスプレイ装置。
【請求項５】
前記タイミングコントローラは、
位相が互いに異なる複数の内部クロック信号を生成するクロック発生器と、
前記複数のソース駆動器に各々対応し、前記内部クロック信号の何れか１つを前記出力クロック信号として選択し、選択された出力クロック信号に同期して対応するソース駆動器に供給される前記データ信号を出力する複数のデータ出力回路とを含むことを特徴とする請求項１に記載のディスプレイ装置。
【請求項６】
前記複数のデータ出力回路は、
選択信号に応じて前記複数の内部クロック信号の何れか１つを前記出力クロック信号として選択する選択器と、
外部から入力された並列データ信号を直列データ信号に変換し、前記出力クロック信号に同期して前記直列データ信号を前記データ信号に出力する直並列変換器と、
前記データ信号を差動信号に変換して前記対応するソース駆動器に供給する差動駆動器とを含むことを特徴とする請求項５に記載のディスプレイ装置。
【請求項７】
前記選択信号は、
前記隣接するソース駆動器に対応する前記データ出力回路の中の選択器が各々前記複数の内部クロック信号の中で互いに異なる位相を有する内部クロック信号を選択するように設定されることを特徴とする請求項６に記載のディスプレイ装置。
【請求項８】
複数の第１半導体チップと、
前記複数の第１半導体チップに各々対応する複数の出力クロック信号を生成し、前記複数の出力クロック信号に同期して前記複数の第１半導体チップに各々データ信号を供給する第２半導体チップと、
前記第２半導体チップから前記複数の第１半導体チップに供給される前記データ信号を伝送するための複数の信号ラインが配列される印刷回路基板とを含み、
前記第２半導体チップは、
前記複数の第１半導体チップの中で隣接するソース駆動器に対応する出力クロック信号の位相が重ならないように前記出力クロック信号を生成することを特徴とする電子装置。
【請求項９】
複数のソース駆動器に供給されるデータ信号を生成するためのディスプレイ装置の制御方法において、
位相が互いに異なる複数の内部クロック信号を生成する段階と、
前記内部クロック信号を各々複数のソース駆動器に一対一に対応する出力クロック信号として選択する段階と、
前記複数のソース駆動器に対応する並列データ信号を各々直列データ信号に変換する段階と、
前記複数のソース駆動器に各々対応する前記出力クロック信号に同期して前記複数のソース駆動器に各々対応する前記直列データ信号をデータ信号として出力する段階と、
前記データ信号を対応する前記複数のソース駆動器に供給する段階とを含むことを特徴とするディスプレイ装置の制御方法。
【請求項１０】
前記出力クロック信号の選択段階は、
前記隣接するソース駆動器に対応する前記出力クロック信号が互いに異なる位相を有するよう前記内部クロック信号を各々複数のソース駆動器に一対一に対応させることを特徴とする請求項９に記載のディスプレイ装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディスプレイ装置のような電子装置に関する。
【背景技術】
【０００２】
差動信号（ｄｉｆｆｅｒｅｎｔｉａｌ  ｓｉｇｎａｌ）伝送方式はＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）及びＥＭＣ（ｅｌｅｃｔｏｍａｇｅｎｔｉｃ  ｃｏｍｐａｔａｂｉｌｉｔｙ）の面から見ると、単一信号（ｓｉｎｇｌｅ−ｅｎｄｅｄ  ｓｉｇｎａｌ）の伝送方式に比べて有利なので、ＰＤＰドライバ回路、ＬＣＤドライバ回路のようなデジタル表示装置だけでなく記憶装置（ｓｔｏｒａｇｅ  ａｐｐｌｉｃａｔｉｏｎ）のデータインタフェース、ＤＲＡＭのマルチビットデータバス、モバイル装置のモジュールインタフェース等にその使用が増えている。差動信号の伝送方式は１つのビットデータの伝送のために２つの物理的な信号線即ち、＋信号線と−信号線とを利用する。差動信号の伝送方式は単一信号の伝送方式に比べてＥＭＩ／ＥＭＣの面で有利であり、均一なデータパス（ｕｎｉｆｏｒｍ  ｒｅｔｕｒｎ  ｐａｔｈ）が保障される。また、差動信号の伝送方式は差動信号対を伝送する信号ラインが互いに隣接して配置されるように設計されるので、遠距離（ｆａｒ−ｆｉｅｌｄ）でノイズが互いに相殺され、クロストークのような雑音の防止に効果がある。
【０００３】
しかし、隣接して配列される多数のデータ信号ラインを通じて同時にデータ信号を伝送する場合、差動信号の伝送方式でもＥＭＩ特性が悪くなるという問題が生じる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】韓国公開特許２００１−０７０３０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、隣接するデータ信号ラインの干渉を最小にし、ＥＭＩ特性の低下を防止できるディスプレイ装置及びその制御方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の目的を達成するためのディスプレイ装置は、複数のソース駆動器、そして前記複数のソース駆動器に各々対応する複数の出力クロック信号を生成し、前記複数の出力クロック信号に同期して前記複数のソース駆動器に各々データ信号を供給するタイミングコントローラを含む。前記タイミングコントローラは、前記複数のソース駆動器の中で隣接するソース駆動器に対応する出力クロック信号の位相が重ならないように前記出力クロック信号を生成する。
【０００７】
この実施形態において、前記タイミングコントローラは、前記複数のソース駆動器にクロック信号をさらに供給し、前記複数のソース駆動器は、前記クロック信号に同期して前記タイミングコントローラから供給された前記データ信号を復元する。
この実施形態において、前記タイミングコントローラから前記複数のソース駆動器に供給される前記データ信号及び前記クロック信号は各々差動信号である。
【０００８】
この実施形態において、前記タイミングコントローラは、位相が互いに異なる複数の内部クロック信号を生成するクロック発生器、そして前記複数のソース駆動器に各々対応し、前記内部クロック信号の中で何れか１つを前記出力クロック信号として選択し、選択された出力クロック信号に同期して対応するソース駆動器に供給される前記データ信号を出力する複数のデータ出力回路を含む。
【０００９】
この実施形態において、前記複数のデータ出力回路は、各々選択信号に応じて前記複数の内部クロック信号の何れか１つを前記出力クロック信号として選択する選択器と、外部から入力された並列データ信号を直列データ信号に変換し、前記出力クロック信号に同期して前記直列データ信号を前記データ信号に出力する直並列変換器、そして前記データ信号を差動信号に変換して前記対応するソース駆動器に供給する差動駆動器を含む。
この実施形態において、前記選択信号は、前記隣接するソース駆動器に対応する前記データ出力回路の選択器が各々前記複数の内部クロック信号の中で互いに異なる位相を有する内部クロック信号を選択するように設定される。
【００１０】
この実施形態において、前記選択信号は、前記隣接するソース駆動器に対応する前記データ出力回路の中の選択器が各々前記複数の内部クロック信号の中で互いに相補的な位相を有する内部クロック信号を選択するように設定される。
この実施形態において、前記複数のソース駆動器は配置の位置によって一群のソース駆動器と他群のソース駆動器とに区分され、前記タイミングコントローラは前記一群のソース駆動器に第１クロック信号を供給し、前記他群のソース駆動器に第２クロック信号を供給する。
【００１１】
本発明の他の特徴によるディスプレイ装置は、複数のソース駆動器、そして前記複数のソース駆動器に各々データ信号を供給するタイミングコントローラを含む。前記タイミングコントローラは、位相が互いに異なる複数の内部クロック信号を生成するクロック発生器、そして前記複数のソース駆動器に各々対応し、前記内部クロック信号の何れか１つを出力クロック信号として選択し、選択された出力クロック信号に同期して対応するソース駆動器に供給される前記データ信号を出力する複数のデータ出力回路を含む。
【００１２】
この実施形態において、前記複数のデータ出力回路は各々選択信号に応じて前記複数の内部クロック信号の何れか１つを前記出力クロック信号として選択する選択器と、外部から入力された並列データ信号を直列データ信号に変換し、前記出力クロック信号に同期して前記直列データ信号を前記データ信号として出力する直並列変換器、そして前記データ信号を差動信号に変換して前記対応するソース駆動器に供給する差動駆動器を含む。
【００１３】
この実施形態において、前記選択信号は、前記隣接するソース駆動器に対応する前記データ出力回路の中の選択器が各々前記複数の内部クロック信号の中で互いに異なる位相を有する内部クロック信号を選択するように設定される。
【００１４】
本発明の異なる特徴による電子装置は、複数の第１半導体チップと、前記複数の第１半導体チップに各々対応する複数の出力クロック信号を生成し、前記複数の出力クロック信号に同期して前記複数の第１半導体チップに各々データ信号を供給する第２半導体チップ、そして前記第２半導体チップから前記複数の第１半導体チップに供給される前記データ信号を伝送するための複数の信号ラインが配列される印刷回路基板を含む。前記第２半導体チップは、前記複数の第１半導体チップの中で隣接するソース駆動器に対応する出力クロック信号の位相が重ならないように前記出力クロック信号を生成する。
【００１５】
この実施形態において、前記第２半導体チップは、前記複数の第１半導体チップにクロック信号をさらに供給し、前記複数の第１半導体チップは、各々前記クロック信号に同期して前記第２半導体チップから供給された前記データ信号を復元する。
この実施形態において、前記第２半導体チップは、位相が互いに異なる複数の内部クロック信号を生成するクロック発生器、そして前記複数のソース駆動器に各々対応し、前記内部クロック信号の何れか１つを前記出力クロック信号として選択し、選択された出力クロック信号に同期して対応する第１半導体チップに供給される前記データ信号を出力する複数のデータ出力回路を含む。
【００１６】
本発明のさらに他の特徴によるソース駆動器に供給されるデータ信号を生成するための制御方法は、位相が互いに異なる複数の内部クロック信号を生成する段階と、前記内部クロック信号の何れか１つを出力クロック信号として選択する段階と、受信された並列データ信号を直列データ信号に変換する段階と、前記選択された出力クロック信号に同期して前記直列データ信号をデータ信号として出力する段階、そして前記データ信号を前記ソース駆動器に供給する段階を含む。
この実施形態において、前記データ信号を差動信号に変換する段階をさらに含み、前記差動信号を前記ソース駆動器に供給する。
【００１７】
本発明の異なる実施形態による複数のソース駆動器に供給されるデータ信号を生成するためのディスプレイ装置の制御方法は、位相が互いに異なる複数の内部クロック信号を生成する段階と、前記内部クロック信号を各々複数のソース駆動器に一対一に対応する出力クロック信号として選択する段階と、前記複数のソース駆動器に対応する並列データ信号を各々直列データ信号に変換する段階と、前記複数のソース駆動器に各々対応する前記出力クロック信号に同期して前記複数のソース駆動器に各々対応する前記直列データ信号をデータ信号として出力する段階、そして前記データ信号を対応する前記複数のソース駆動器に供給する段階を含む。
【００１８】
この実施形態において、前記出力クロック信号の選択段階は、前記隣接するソース駆動器に対応する前記出力クロック信号が互いに異なる位相を有するよう前記内部クロック信号を各々複数のソース駆動器に一対一に対応させる。
この実施形態において、前記出力クロック信号の選択段階は、前記隣接するソース駆動器に対応する前記出力クロック信号が互いに異なる相補的な位相を有するよう前記内部クロック信号を各々複数のソース駆動器に一対一に対応させる。
【発明の効果】
【００１９】
本発明によると、隣接するデータ信号ラインの干渉が最少になり、ＥＭＩ特性の低下を防止できる。
【図面の簡単な説明】
【００２０】
【図１】本発明のディスプレイユニットの斜視図である。
【図２】タイミングコントローラとソース駆動チップの連結状態を示す図である。
【図３】図２に図示されたタイミングコントローラからソース駆動チップに供給されるクロック信号のタイミング図である。
【図４】本発明のディスプレイ装置の構成を示すブロック図である。
【図５】図４に図示されたタイミングコントローラの内部から生成された出力クロック信号を示すタイミング図である。
【図６】図４に図示されたタイミングコントローラの内部から生成された出力クロック信号の他の実施形態のタイミング図である。
【図７】図４に図示されたタイミングコントローラの詳細構成を示すブロック図である。
【図８】図４に図示されたタイミングコントローラの制御方法を説明するための図である。
【図９】本発明のディスプレイ装置で消費される電流量を示すグラフである。
【発明を実施するための形態】
【００２１】
以下に、本発明の好ましい実施形態を添付される図面を参考にして詳しく説明する。
図１は、本発明の好ましい実施形態によるディスプレイユニットの斜視図である。
図１ではディスプレイ装置の１つの例として液晶表示装置を示しているが、ディスプレイ装置は液晶表示装置だけでなく、ＬＥＤ（ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ）、ＰＤＰ（ｐｌａｓｍａ  ｄｉｓｐｌａｙ  ｐａｎｅｌ）、ＯＬＥＤ（ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ）のような表示装置もある。
【００２２】
図１を参考にすると、本発明の液晶表示装置１００は液晶表示パネル１１０、ソース印刷回路基板１２０及びゲート印刷回路基板１３０を含む。液晶表示パネル１１０は薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｅｒ、ＴＦＴ）基板１１１、ＴＦＴ基板１１１と向い合って結合されるカラーフィルタ（ｃｏｌｏｒ  ｆｉｌｔｅｒ）基板１１２及びＴＦＴ基板１１１とカラーフィルタ基板１１２との間に注入される液晶層（図示せず）を含む。
【００２３】
ＴＦＴ基板１１１はスイッチング素子であるＴＦＴ（図示せず）がマトリックス状に形成されている透明なガラス基板である。ＴＦＴのソース端子にはソースラインが連結され、ゲート端子にはゲートラインが連結される。またドレイン端子には透明な導電性材質からなる共通電極が形成される。
【００２４】
液晶表示パネル１１０はＴＦＴのゲート端子に電源が印加されてＴＦＴがターンオンされると、画素電極と共通電極との間に電界が形成される。その電界によってＴＦＴ基板１１１とカラーフィルタ基板１１２の間に介されている液晶の配列が変化し、光源（図示せず）から供給される光の透過度が変わって必要とする階調の映像を得ることができる。
【００２５】
ソース及びゲート印刷回路基板１２０、１３０はソース駆動回路フィルム１４０及びゲート駆動回路フィルム１５０を通じて各々液晶表示パネル１１０と接続され、液晶表示パネル１１０を駆動するための映像信号及びスキャン信号を各々供給する。ソース及びゲート駆動回路フィルム１４０、１５０は、一例として、テープキャリアパッケージ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ；ＴＣＰ）またはチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ、ＣＯＦ）から構成される。ソース及びゲート駆動回路フィルム１４０、１５０は各々ソース印刷回路基板１２０から供給される駆動信号を適切なタイミングで液晶表示パネル１１０に印加するために駆動信号のタイミングを制御するソース及びゲート駆動チップ１４１、１５１をさらに含む。
【００２６】
液晶表示装置１００に備えられるソース駆動チップ１４１及びゲート駆動チップ１５１の数は、液晶表示パネル１１０の解像度、駆動チップのチャンネル数、動作周波数によって決められる。
【００２７】
図１には図示されていないが、ソース駆動チップ１４１は外部のタイミングコントローラからデータ信号及びクロック信号を入力されて液晶表示パネル１１０を駆動するための映像信号を出力する。外部のタイミングコントローラから供給されるデータ信号及びクロック信号は印刷回路基板１２０に配列されたデータ信号ライン及びクロック信号ラインを通じてソース駆動チップ１４１に供給される。
【００２８】
図２はタイミングコントローラとソース駆動チップとの連結状態を示す図である。
図２を参考にすると、タイミングコントローラ２００はソース駆動チップ１４１ａ〜１４１ｐにデータ信号ＤＡＴＡと対応するクロック信号ＣＫ０〜ＣＫ１５を伝送する。タイミングコントローラ２００からソース駆動チップ１４１ａ〜１４１ｐに供給されるデータ信号ＤＡＴＡとクロック信号ＣＫ０〜ＣＫ１５とは各々差動信号（ｄｉｆｆｅｒｅｎｔｉａｌ  ｓｉｇｎａｌ）である。印刷回路基板１２０にはタイミングコントローラ２００からソース駆動チップ１４１ａ〜１４１ｐに伝送されるデータ信号ＤＡＴＡとクロック信号ＣＫ０〜ＣＫ１５を伝送するための信号ラインが配列される。
【００２９】
図３は、図２に図示されたタイミングコントローラからソース駆動チップに供給されるクロック信号のタイミング図である。
図３を参考にすると、タイミングコントローラ２００からソース駆動チップ１４１ａ〜１４１ｐに供給されるクロック信号ＣＫ０〜ＣＫ１５は全て同じ位相を有する。また、タイミングコントローラ２００からソース駆動チップ１４１ａ〜１４１ｐに供給されるデータ信号ＤＡＴＡは対応するクロック信号ＣＫ０〜ＣＫ１５に同期して供給される。クロック信号ＣＫ０〜ＣＫ１５のライジングエッジまたはポーリングエッジから同時にデータ信号が伝送されるので信号ラインの間のクロストーク（ｃｒｏｓｓｔａｌｋ）、タイミングスキュー（ｔｉｍｉｎｇ  ｓｋｅｗ）、信号安定性（ｓｉｇｎａｌ  ｉｎｔｅｇｒｉｔｙ）の問題が発生する。従って、タイミングコントローラ２００、印刷回路基板１２０及びソース駆動チップ１４１ａ〜１４１ｐの設計の際にこれらの問題を考慮しなければならない。特に、同じ時点でデータ信号ＤＡＴＡが伝送されることによってＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）の特性が悪くなるという問題が生じる。
【００３０】
図４は、本発明の実施形態によるディスプレイ装置の構成を示すブロック図である。
図４を参考にすると、ディスプレイ装置４００はタイミングコントローラ４０５、印刷回路基板４１０そしてソース駆動チップ４２０ａ〜４２０ｐを含む。タイミングコントローラ４０５はホスト（図示せず）から供給される映像データ信号及び同期信号に応じてソース駆動チップ４２０ａ〜４２０ｐに各々データ信号ＤＡ０〜ＤＡ１５及びクロック信号ＣＫ＿Ｌ、ＣＫ＿Ｒを供給する。ソース駆動チップは各々タイミングコントローラ４０５から供給されたデータ信号ＤＡ０〜ＤＡ１５及びクロック信号ＣＫ＿Ｌ、ＣＫ＿Ｒに応じて液晶表示パネル（図示せず）を駆動するための映像信号を出力する。タイミングコントローラ４０５から供給されるデータ信号ＤＡ０〜ＤＡ１５及びクロック信号ＣＫ＿Ｌ、ＣＫ＿Ｒは印刷回路基板４１０に配列されたデータ信号ライン及びクロック信号ラインを通じてソース駆動チップ４２０ａ〜４２０ｐに供給される。タイミングコントローラ２００からソース駆動チップ１４１ａ〜１４１ｐに供給されるデータ信号ＤＡＴＡとクロック信号ＣＫ０〜ＣＫ１５とは各々差動信号である。
【００３１】
一実施形態において、ソース駆動チップ４２０ａ〜４２０ｐは２つのグループに分けられる。即ち、第１グループはソース駆動チップ４２０ａ〜４２０ｈを含み、第２グループはソース駆動チップ４２０ｉ〜４２０ｐを含む。第１グループのソース駆動チップ４２０ａ〜４２０ｈは各々タイミングコントローラ４０５から第１クロック信号ＣＫ＿Ｌに同期して入力されたデータ信号ＤＡ０〜ＤＡ７を復元する。第２グループのソース駆動チップ４２０ｉ〜４２０ｐはタイミングコントローラ４０５から第２クロック信号ＣＫ＿Ｒに同期して入力されたデータ信号ＤＡ０〜ＤＡ７を復元する。このように、ソース駆動チップ４２０ａ〜４２０ｐを２つのグループに分けて、第１クロック信号ＣＫ＿Ｌと第１クロック信号ＣＫ＿Ｒとを各々のグループに供給するのはクロック信号が伝送される信号ラインの長さが長くなることによって増加するノイズ及び減衰の影響を解消するためである。
タイミングコントローラ４０５はソース駆動チップ４２０ａ〜４２０ｐに各々対応する出力クロック信号ＣＬＫ０＿ＯＵＴ〜ＣＬＫ１５＿ＯＵＴを生成し、生成された出力クロック信号ＣＬＫ０＿ＯＵＴ〜ＣＬＫ１５＿ＯＵＴに同期してソース駆動チップ４２０ａ〜４２０ｐにデータ信号ＤＡ０〜ＤＡ１５を出力する。
【００３２】
図５は、図４に図示されたタイミングコントローラの内部から生成された出力クロック信号を示すタイミング図である。
図５を参考にすると、タイミングコントローラ４０５の内部から生成された出力クロック信号ＣＬＫ０＿ＯＵＴ〜ＣＬＫ１５＿ＯＵＴはソース駆動チップ４２０ａ〜４２０ｐに各々対応する。出力クロック信号ＣＬＫ０＿ＯＵＴ〜ＣＬＫ１５＿ＯＵＴは所定の位相差を有し、順に遷移する。例えば、タイミングコントローラ４０５は出力クロック信号ＣＬＫ０＿ＯＵＴのライジングエッジでデータ信号ＤＡ０をソース駆動チップ４２０ａに出力し、出力クロック信号ＣＬＫ１＿ＯＵＴのライジングエッジでデータ信号ＤＡ１をソース駆動チップ４２０ｂに出力する。ソース駆動チップ４２０ａ〜４２０ｈは、各々第１クロック信号ＣＫ＿Ｌに同期して入力されたデータ信号ＤＡ０〜ＤＡ７を復元し、ソース駆動チップ４２０ｉ〜４２０ｐは各々第２クロック信号ＣＫ＿Ｒに同期して入力されたデータ信号ＤＡ８〜ＤＡ１５を復元する。
【００３３】
この実施形態によると、タイミングコントローラ４０５から第１グループのソース駆動チップ４２０ａ〜４２０ｈに伝送されるデータ信号ＤＡ０〜ＤＡ７の伝送タイミングが互いに異なり、第２グループのソース駆動チップ４２０ｉ〜４２０ｐに伝送されるデータ信号ＤＡ８〜ＤＡ１５の伝送タイミングが互いに異なるので、図２に図示されたディスプレイ装置に比べてＥＭＩ特性が向上する。しかし、出力クロック信号ＣＬＫ０＿ＯＵＴ〜ＣＬＫ１５＿ＯＵＴの間の位相差が固定されるので印刷回路基板４１０の特性によってデータ信号ＤＡ０〜ＤＡ１５の出力時点を調節するのが難かしい。
【００３４】
図６は、図４に図示されたタイミングコントローラの内部から生成された出力クロック信号の他の実施形態のタイミング図である。
図６を参考にすると、タイミングコントローラ４０５の内部から生成された出力クロック信号ＣＬＫ０＿ＯＵＴ〜ＣＬＫ１５＿ＯＵＴはソース駆動チップ４２０ａ〜４２０ｐに各々対応する。出力クロック信号ＣＬＫ０＿ＯＵＴ〜ＣＬＫ１５＿ＯＵＴは互いに異なる位相を有する。特に、隣接する２つのクロック信号は相補的な位相を有する。例えば、出力クロック信号ＣＬＫ０＿ＯＵＴ、ＣＬＫ１＿ＯＵＴは相補的な位相を有し、出力クロック信号ＣＬＫ２＿ＯＵＴ、ＣＬＫ３＿ＯＵＴは相補的な位相を有する。図５で説明したように、タイミングコントローラ４０５は出力クロック信号ＣＬＫ０＿ＯＵＴのライジングエッジでデータ信号ＤＡ０をソース駆動チップ４２０ａに出力し、出力クロック信号ＣＬＫ１＿ＯＵＴのライジングエッジからデータ信号ＤＡ１をソース駆動チップ４２０ｂに出力する。ソース駆動チップ４２０ａ〜４２０ｈは各々第１クロック信号ＣＫ＿Ｌに同期して入力されたデータ信号ＤＡ０〜ＤＡ７を復元し、ソース駆動チップ４２０ｉ〜４２０ｐは各々第２クロック信号ＣＫ＿Ｒに同期して入力されたデータ信号ＤＡ８〜ＤＡ１５を復元する。この実施形態によるとタイミングコントローラ４０５からソース駆動チップ４２０ａ〜４２０ｐに伝送されるデータ信号ＤＡ１〜ＤＡ１５の伝送タイミングが互いに異なるので図２に図示されたディスプレイ装置に比べてＥＭＩ特性が向上する。
【００３５】
図７は、図４に図示されたタイミングコントローラの構成を示すブロック図である。
図７を参考にすると、タイミングコントローラ４０５はＰＬＬ７１０そしてデータ出力回路７３０、７４０を含む。ＰＬＬ７１０は複数の内部クロック信号ＩＣＬＫ０〜ＩＣＬＫ１５を発生する。ＰＬＬ７１０は図４に図示された第１クロック信号ＣＫ＿Ｌ及び第２クロック信号ＣＫ＿Ｒをさらに発生させることができる。他の実施例において、第１クロック信号ＣＫ＿Ｌ及び第２クロック信号ＣＫ＿Ｒは別に備えられたクロック発生回路によって生成される。ＰＬＬ７１０で発生された内部クロック信号ＩＣＬＫ０〜ＩＣＬＫ１５はクロック信号ライン７２２、７２３、７２４、７２６を通じてデータ出力回路７３０、７４０に伝送される。クロック信号ライン７２２、７２３、７２４、７２６の間には隣接するクロック信号による干渉を減らすために遮蔽ライン（ｓｈｉｅｌｄｉｎｇ  ｌｉｎｅｓ）７２１、７２４、７２７が配列される。
このような遮蔽ライン７２１、７２４、７２７によってタイミングコントローラ４０５の内部から発生するＥＭＩを減らすことができる。
【００３６】
図７では図４に図示されたソース駆動チップＳＤ０、ＳＤ１５に各々対応する２つのデータ出力回路７３０、７４０だけが図示されているが、タイミングコントローラ４０５はソース駆動チップ４２０ａ〜４２０ｐに各々対応する１６個のデータ出力回路を含む。ソース駆動チップ４２０ｂ〜４２０ｐに対応するデータ出力回路は各々ソース駆動チップ４２０ａと同一の回路構成を有している。
【００３７】
ソース駆動チップ４２０ａは選択器７３１、直並列変換器７３２そして差動駆動器７３３を含む。選択器７３１はＰＬＬ７１０で発生した内部クロック信号ＩＣＬＫ０〜ＩＣＬＫ１５を全て入力し、位相選択信号ＰＳＥＬに応じて内部クロック信号ＩＣＬＫ０〜ＩＣＬＫ１５の何れか１つを出力クロック信号ＣＬＫ０＿ＯＵＴとして選択する。直並列変換器７３２はホストから供給される並列データ信号ＤＡＴＡ０を直列データ信号ＤＡ０＿ＯＵＴに変換し、変換された直列データ信号ＤＡ０＿ＯＵＴを出力クロック信号ＣＬＫ０＿ＯＵＴに同期して差動駆動器７３３に出力する。差動駆動器７３３はデータ信号ＤＡ０＿ＯＵＴを差動信号対ＤＡ０＿Ａ、ＤＡ０＿ＡＢに変換して出力する。差動信号対ＤＡ０＿Ａ、ＤＡ０＿ＡＢは図４に図示されたソース駆動チップ４２０ａに供給されるデータ信号ＤＡ０である。
【００３８】
図７には、図示されていないが、ソース駆動チップ４２０ｂ〜４２０ｐに対応するデータ出力回路に位相選択信号と並列データ信号とが入力される。ソース駆動チップ４２０ｂ〜４２０ｐに対応するデータ出力回路に入力される位相選択信号は隣接するデータ出力回路の中の選択器が互いに異なる位相を有する内部クロック信号を選択するように設定される。一実施形態において、位相選択信号は、図６に図示されたように、隣接する２つのデータ出力回路が相補的な位相を有する内部クロック信号を選択するように設定される。
【００３９】
この実施形態によると、第１及び第２クロック信号ＣＫ＿Ｌ、ＣＫ＿Ｒの一周期の間に出力クロック信号ＣＬＫ０＿ＯＵＴ〜ＣＬＫ１５＿ＯＵＴの遷移時点が分散されるので、タイミングコントローラ４０５から出力されるデータ信号ＤＡ０〜ＤＡ１５の出力時点が分散される。従って、図４に図示された印刷回路基板４１０から発生されるＥＭＩを減らすことができる。また、データ出力回路の中の選択器に入力される位相選択信号の値を調節することによって出力クロック信号ＣＬＫ０＿ＯＵＴ〜ＣＬＫ１５＿ＯＵＴの位相を変更できる。従って、ディスプレイ装置の動作環境によってタイミングコントローラ４０５から出力されるデータ信号ＤＡ０〜ＤＡ１５の出力時点を最適化できる。
【００４０】
図８は、図４に図示されたタイミングコントローラの本発明の実施形態による制御方法を示す図である。
図８を参考にすると、タイミングコントローラ４０５は複数の内部クロック信号ＩＣＬＫ０〜ＩＣＬＫ１５を生成する（段階８１０）。タイミングコントローラ４０５は内部クロック信号ＩＣＬＫ０〜ＩＣＬＫ１５の何れか１つを出力クロック信号ＣＬＫ０＿ＯＵＴとして選択する（段階８２０）。タイミングコントローラ４０５はホストから入力された並列データ信号を直列データ信号ＤＡ０＿ＯＵＴに変換する（段階８３０）。タイミングコントローラ４０５は出力クロック信号ＣＬＫ０＿ＯＵＴに同期して直列データ信号ＤＡ０＿ＯＵＴを出力する（段階８４０）。タイミングコントローラ４０５は直列データ信号ＤＡ０＿ＯＵＴを差動データ信号ＤＡ０に変換してソース駆動チップ４２０ａに供給する（段階８５０）。例えば、ソース駆動チップが複数個であれば、タイミングコントローラ４０５は内部クロック信号ＩＣＬＫ０〜ＩＣＬＫ１５を生成し、生成された内部クロック信号ＩＣＬＫ０〜ＩＣＬＫ１５を駆動チップに各々対応する出力クロック信号ＣＬＫ０＿ＯＵＴ〜ＣＬＫ１５＿ＯＵＴに一対一に対応させる。タイミングコントローラ４０５は出力クロック信号ＣＬＫ０＿ＯＵＴ〜ＣＬＫ１５＿ＯＵＴに各々同期してホストから供給されたデータ信号を差動データ信号ＤＡ０〜ＤＡ１５に変換してソース駆動チップ４２０ａ〜４２０ｐに供給する。
【００４１】
この実施形態において、電子装置の一例としてディスプレイ装置を説明したが、タイミングコントローラチップ及びソース駆動チップのような少なくとも２つのチップの間に信号伝送が行なわれる他の電子装置にも本発明が適用される。
【００４２】
図９は本発明の実施形態によるディスプレイ装置で消費される電流量を示すグラフである。
図９を参考にすると、図３に図示されたクロック信号ＣＫ０〜ＣＫ１５に同期してタイミングコントローラ２００からソース駆動チップ１４１ａ〜１４１ｐにデータ信号を供給するディスプレイ装置で消費される電流より、本発明の図６に図示された出力クロック信号ＣＬＫ０＿ＯＵＴ〜ＣＬＫ１５＿ＯＵＴに同期してタイミングコントローラ４０５からソース駆動チップ４２０ａ〜４２０ｐにデータ信号を供給するディスプレイ装置で消費される電流量の方がもっと少ないことが分かる。また、図５に図示された出力クロック信号ＣＬＫ０＿ＯＵＴ〜ＣＬＫ１５＿ＯＵＴに同期してタイミングコントローラ４０５からソース駆動チップ４２０ａ〜４２０ｐにデータ信号ＤＡ０〜ＤＡ１５を供給するものと比べると、図６に図示された出力クロック信号ＣＬＫ０＿ＯＵＴ〜ＣＬＫ１５＿ＯＵＴに同期してタイミングコントローラ４０５からソース駆動チップ４２０ａ〜４２０ｐにデータ信号ＤＡ０〜ＤＡ１５を供給するものの方が電流消費だけでなくピーク電流量も小さいことが分かる。ピーク電流量の減少によりディスプレイ装置で発生するＥＭＩが減少される効果を得る。
【００４３】
前記好ましい実施形態を例にして本発明を説明したが、本発明の範囲は前記開示された実施形態に限定されない。従って、本発明の請求範囲は前記実施形態の変形及びそれと類似な技術構成を含むものと幅広く解釈されるべきである。
【符号の説明】
【００４４】
１００  液晶表示装置
１１０  液晶表示パネル
１２０  ソース印刷回路基板
１３０  ゲート印刷回路基板
２００  タイミングコントローラ
４００  ディスプレイ装置
４０５  タイミングコントローラ
４１０  印刷回路基板
７３１  選択器
７３２  直並列変換器
７３３  差動駆動器
７３０、７４０  データ出力回路
【図１】
2011081372.tif 000003
【図２】
2011081372.tif 000004
【図３】
2011081372.tif 000005
【図４】
2011081372.tif 000006
【図５】
2011081372.tif 000007
【図６】
2011081372.tif 000008
【図７】
2011081372.tif 000009
【図８】
2011081372.tif 000010
【図９】
2011081372.tif 000011