(57)【要約】【課題】実装基板上にモニタポイントを配置することなく、適切な位置で信号を観測することができる半導体パッケージ、半導体装置及び観測信号生成方法を提供すること【解決手段】本発明にかかる半導体パッケージ７１は、半導体装置１に実装され、当該半導体装置１に実装された他の半導体パッケージ７２から伝送路７３を介して入力された入力信号に応じた処理を実行する半導体パッケージ７１であって、入力信号に応じた処理を実行する処理回路７１０と、処理回路７１０の前段から入力信号を取得し、取得した入力信号を、当該入力信号を観測するテスト信号として半導体装置７の外部に対して出力する転送回路７１１とを備える。【選択図】図１
2011149798.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置に実装され、当該半導体装置に実装された他の半導体パッケージから伝送路を介して入力された入力信号に応じた処理を実行する半導体パッケージであって、
前記入力信号に応じた処理を実行する処理回路と、
前記処理回路の前段から前記入力信号を取得し、取得した入力信号を、当該入力信号を観測するテスト信号として前記半導体装置の外部に対して出力する転送回路と、を備えた半導体パッケージ。
【請求項２】
前記半導体パッケージは、前記他の半導体パッケージから出力されたＭ(Ｍは正整数)本の入力信号が、伝送路を介して並列に入力され、
前記転送回路は、
前記Ｍ本の入力信号のそれぞれをサンプリングして、当該サンプリングしたサンプリングデータを記憶部に格納するサンプリング機能部と、
前記記憶部に格納されたサンプリングデータを取得して、取得したサンプリングデータをシリアライズしたＮ本(ＮはＮ＜Ｍとなる正整数)の高速シリアル信号を生成し、生成した高速シリアル信号を前記サンプリングの(Ｍ／Ｎ)倍以上のビットレートで、前記半導体装置の外部に出力する転送機能部と、を有する請求項１に記載の半導体パッケージ。
【請求項３】
前記サンプリング機能部は、前記記憶部に格納した前記サンプリングデータの格納量をカウントするカウンタをさらに有し、前記カウンタが所定の閾値に達した場合に、前記転送機能部にサンプリングデータの転送要求を出力し、
前記転送機能部は、前記転送機能部から転送要求に応じて、前記記憶部に格納されたサンプリングデータのうち、前記所定の閾値分のサンプリングデータを取得する請求項２に記載の半導体パッケージ。
【請求項４】
前記転送機能部は、前記所定の閾値分のサンプリングデータを取得した場合に、前記サンプリング機能部に取得完了情報を出力し、
前記転送回路は、前記サンプリング機能部が転送要求を出力してから所定の時間が経過するまでに、前記転送機能部から取得完了情報が出力されない場合、前記出力信号の外部への出力を中止する請求項３に記載の半導体パッケージ。
【請求項５】
前記第２の半導体パッケージは、前記処理回路の前段に、前記入力信号を前記処理回路又は転送回路のいずれかに選択的に出力する選択回路をさらに備え、
前記転送回路は、前記選択回路から前記入力信号を取得する請求項１乃至４のいずれか１項に記載の半導体パッケージ。
【請求項６】
前記入力信号は、高速シリアル信号であり、
前記処理回路は、前記入力信号をデシリアライズするレシーバ回路を含み、当該デシリアライズした信号に応じた動作を行う請求項１乃至５のいずれか１項に記載の半導体パッケージ。
【請求項７】
前記転送回路は、前記半導体装置の外部に対して出力されたテスト信号が入力される観測器から出力されたクロック信号に基づいて動作する請求項１乃至６のいずれか１項に記載の半導体パッケージ。
【請求項８】
第１の半導体パッケージと、当該第１の半導体パッケージから伝送路を介して入力された入力信号に応じた処理を実行する第２の半導体パッケージと、を備えた半導体装置であって、
前記第２の半導体パッケージは、
前記入力信号に応じた処理を実行する処理回路と、
前記処理回路の前段から前記入力信号を取得し、取得した入力信号を、当該入力信号を観測するテスト信号として前記半導体装置の外部に出力する転送回路と、を有する半導体装置。
【請求項９】
第１の半導体パッケージと、当該第１の半導体パッケージから伝送路を介して入力された入力信号に応じた処理を実行する第２の半導体パッケージと、第３の半導体パッケージと、を備えた半導体装置であって、
前記第２の半導体パッケージは、
前記入力信号に応じた処理を実行する処理回路と、
前記処理回路の前段から前記入力信号を取得し、取得した入力信号を、当該入力信号を観測するテスト信号として前記第３の半導体パッケージに出力する出力回路と、を有し、
前記第３の半導体パッケージは、
前記第２の半導体パッケージから出力されたテスト信号を前記半導体装置の外部に出力する転送回路を有する、半導体装置。
【請求項１０】
第１の半導体パッケージから、伝送路を介して第２の半導体パッケージに入力された入力信号を観測するテスト信号の生成を前記第２の半導体パッケージ内で行う観測信号生成方法であって、
前記第２の半導体パッケージの入力段における入力信号を取得し、取得した入力信号を出力するステップと、
前記出入力信号に基づいて、当該入力信号を観測するテスト信号を生成し、外部に出力するステップと、を備えた観測信号生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ、半導体装置及び観測信号生成方法の評価方法に関する。
【背景技術】
【０００２】
デバイスを実装基板に実装した後に、実装した各デバイスの特性評価を実施する際、各デバイスに入出力される信号がデバイスメーカーから要求される電気的特性(ＤＣ(Direct Current)特性、ＡＣ(Alternate Current)特性)を満たしているかどうかを確認している。なお、ここでのデバイスとは、ＢＧＡ(Ball Grid Array)デバイス等の半導体パッケージのことである。
【０００３】
実装基板における任意の信号を観測する場合、観測する信号の伝送路に抵抗やコンデンサを実装する。以下、このように、信号を観測するための抵抗やコンデンサ等を配置したものを「モニタポイント」と言う。例えば、実装基板において、特定のデバイスから出力された信号が、伝送路を介して、他のデバイスに入力される場合、伝送路上にモニタポイントを配置する。そして、実装した抵抗やコンデンサに測定器のプローブを接続して信号をモニタする。このようにすることで、特定のデバイスから他のデバイスに期待した信号が入力されているかどうかを確認することができる。
【０００４】
しかし、近年、デバイスの有するインタフェース(Ｉ／Ｆ)の高速化と、実装基板におけるデバイスの高密度化が進んできたことによって、デバイス、抵抗及びコンデンサ等の電子部品を実装する際に様々な実装条件がデバイスメーカーから要求されるようになってきている。実装条件には、例えば、デバイス間の配線長の制限、抵抗やコンデンサの配置位置の制限、抵抗の抵抗値及びコンデンサの容量等がある。例えば、伝送路上には抵抗やコンデンサを配置してはいけない、伝送路上の送信端にのみ抵抗を配置しなければならない等の制約が課されている。実装基板において、高速信号Ｉ／Ｆを有するデバイスの実装数が多いほど実装条件が厳しくなる。そのため、適切な位置にモニタポイントを実装することができなくなってきている。
【０００５】
また、近年、実装基板は、高密度化してきており、モニタポイントを配置するスペース自体が無くなってきている。そのため、モニタすべき信号のうち、優先度が低い信号はモニタポイントを配置しないといった妥協策も取らざるを得ない状況になってきており、モニタポイントが不足してきている。
以上に説明したように、実装基板上の所望の位置にモニタポイントを配置できなくなっているため、適切な位置で信号を観測することができていないという問題がある。
【０００６】
このようなモニタポイント不足の対処法として、実装基板データと、デバイスのシミュレーションモデルを使用したポストシミュレーションによって、適切な位置における信号のシミュレーション波形を確認して、電気的特性を満たしているかどうかを確認する手法をとることが多い。しかしながら、この手法は、シミュレーション環境が確立するまでは正しいシミュレーション波形が取得できない可能性が高い。また、シミュレーション環境の確立のために、実装基板に配置したモニタポイントにおける信号波形と、このモニタポイントと同じ位置におけるシミュレーション波形とで、波形のマッチングを行う必要がある。そのため、多大な時間と労力を必要となってしまうという問題がある。
【０００７】
ここで、特許文献１に開示されているように、実装基板にＢＧＡデバイス専用のＬＳＩ(Large Scale Integration)ソケットを用意して、そのソケットのピンに測定器のプローブを接続して信号をモニタするという方法も考えられる。しかしながら、この方法では、非常に高価なＬＳＩソケットをＢＧＡデバイス毎に用意する必要があるため、デバイスを実装する評価用の実装基板が非常に高価なものになってしまうという問題がある。また、ＬＳＩソケットを実装した評価用の実装基板と、ＬＳＩソケットを実装しない製品用の実装基板とで、別々に回路設計を行わなければならなくなり、作業負荷が増大してしまうという問題もある。また、このように、ＢＧＡデバイスが脱着式である場合、接触不良が発生し、正しい信号波形を観測することができないことがあるという問題もある。
【０００８】
また、特許文献２には、外部からの信号を受信するレシーバ回路と、レシーバ回路の出力信号を時間軸伸張する時間軸伸張回路を備えた集積回路が開示されている。これによって、高価な高精度測定器でなくても信号の測定を可能としている。しかし、特許文献２に開示の技術は、レシーバ回路を通した後の信号を測定器に出力している。つまり、集積回路において処理済みの信号を出力しているため、受信した信号そのものが期待したものであるかどうかを判断することができず、回路設計者が信号の特性評価を行うためには不適切な信号となっているという問題がある。すなわち、回路設計者が特性評価を行う信号としては、デバイスで処理が施される前の受信端における信号が適切である。また、特許文献２に開示の技術は、高価な測定器でなくても信号の測定を可能とすることを目的としたものであり、所望の位置にモニタポイントを配置することができない問題を解決するためのものではない。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−０７７９６７号公報
【特許文献２】特開２００１−１４１７８３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
背景技術として説明したように、実装基板上の所望の位置にモニタポイントを配置できなくなっているため、適切な位置で信号を観測することができていないという問題がある。
【００１１】
本発明の目的は、上述したような課題を解決するために、実装基板上にモニタポイントを配置することなく、適切な位置で信号を観測することができる半導体パッケージ、半導体装置及び観測信号生成方法を提供することである。
【課題を解決するための手段】
【００１２】
本発明の第１の態様にかかる半導体パッケージは、半導体装置に実装され、当該半導体装置に実装された他の半導体パッケージから伝送路を介して入力された入力信号に応じた処理を実行する半導体パッケージであって、前記入力信号に応じた処理を実行する処理回路と、前記処理回路の前段から前記入力信号を取得し、取得した入力信号を、当該入力信号を観測するテスト信号として前記半導体装置の外部に対して出力する転送回路と、を備えたものである。
【００１３】
本発明の第２の態様にかかる半導体装置は、第１の半導体パッケージと、当該第１の半導体パッケージから伝送路を介して入力された入力信号に応じた処理を実行する第２の半導体パッケージと、を備えた半導体装置であって、前記第２の半導体パッケージは、前記入力信号に応じた処理を実行する処理回路と、前記処理回路の前段から前記入力信号を取得し、取得した入力信号を、当該入力信号を観測するテスト信号として前記半導体装置の外部に出力する転送回路と、を有するものである。
【００１４】
本発明の第３の態様にかかる半導体装置は、第１の半導体パッケージと、当該第１の半導体パッケージから伝送路を介して入力された入力信号に応じた処理を実行する第２の半導体パッケージと、第３の半導体パッケージと、を備えた半導体装置であって、前記第２の半導体パッケージは、前記入力信号に応じた処理を実行する処理回路と、前記処理回路の前段から前記入力信号を取得し、取得した入力信号を、当該入力信号を観測するテスト信号として前記第３の半導体パッケージに出力する出力回路と、を有し、前記第３の半導体パッケージは、前記第２の半導体パッケージから出力されたテスト信号を前記半導体装置の外部に出力する転送回路を有するものである。
【００１５】
本発明の第４の態様にかかる観測信号生成方法は、第１の半導体パッケージから、伝送路を介して第２の半導体パッケージに入力された入力信号を観測するテスト信号の生成を前記第２の半導体パッケージ内で行う観測信号生成方法であって、前記第２の半導体パッケージの入力段における入力信号を取得し、取得した入力信号を出力するステップと、  前記出入力信号に基づいて、当該入力信号を観測するテスト信号を生成し、外部に出力するステップと、を備えたものである。
【発明の効果】
【００１６】
上述した本発明の各態様により、実装基板上にモニタポイントを配置することなく、適切な位置で信号を観測することができる半導体パッケージ、半導体装置及び観測信号生成方法を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１にかかる半導体装置のブロック図である。
【図２】本発明の実施の形態１にかかる実装基板及びその周辺装置のブロック図である。
【図３】本発明の実施の形態１にかかるＢＧＡデバイス及びその周辺装置のブロック図である。
【図４】本発明の実施の形態１にかかるサンプリング機能部及び転送機能部と、その周辺装置のブロック図である。
【図５】本発明の実施の形態１にかかるＢＧＡデバイスの処理を示すフローチャートである。
【図６】本発明の実施の形態２にかかる実装基板及びその周辺装置のブロック図である。
【発明を実施するための形態】
【００１８】
本発明の実施の形態１．
まず、図１を参照して、本発明の実施の形態１にかかる実装基板の概要となる半導体装置について説明する。図１は、本発明の実施の形態１にかかる半導体装置のブロック図である。
半導体装置２は、半導体パッケージ７１、７２を備える。半導体パッケージ７１、７２は、伝送路７３によって相互に接続される。半導体パッケージ７１は、処理回路７１０及び転送回路７１１を有する。
【００１９】
半導体パッケージ７１は、半導体パッケージ７１から伝送路を介して入力され、入力された入力信号に応じた処理を実行する。
半導体パッケージ７２は、半導体パッケージ７１に入力信号を出力する。
処理回路７１０は、入力信号に応じた処理を実行する。
転送回路７１１は、処理回路７１０の前段から入力信号を取得し、取得した入力信号を、この入力信号を観測するテスト信号として半導体装置２の外部に対して出力する。
【００２０】
続いて、本発明の実施の形態１にかかる半導体装置の処理について説明する。
まず、半導体パッケージ７２は、半導体パッケージ７１に入力信号を出力する。
半導体パッケージ７１に入力信号が入力された場合、転送回路７１１は、処理回路７１０の前段から入力信号を取得する。そして、転送回路７１１は、取得した入力信号を、この入力信号を観測するテスト信号として半導体装置２の外部に対して出力する。
【００２１】
続いて、図２を参照して、本発明の実施の形態１にかかる実装基板について説明する。図２は、本発明の実施の形態１にかかる実装基板及びその周辺装置のブロック図である。
実装基板１は、ＢＧＡデバイス１０、１１を備える。ＢＧＡデバイス１０、１１は、高速シリアルＩ／Ｆである伝送路５１〜５４によって相互に接続される。なお、図２では、伝送路５２、５３の図示を省略している。実装基板１は、半導体装置７として機能する。
【００２２】
ＢＧＡデバイス１０は、ＢＧＡデバイス１１から伝送路５１〜５４を介して送信された高速シリアル信号を受信する受信デバイスである。ＢＧＡデバイス１０は、高速シリアル信号を通常通り受信する受信モードと、受信した高速シリアル信号を測定器２０へ転送する転送モードとを選択するモードレジスタ(図示せず)を有する。このモードレジスタの設定値を変更することで、モードの切り替えを可能とする。ＢＧＡデバイス１０は、モードレジスタによって転送モードが選択されている場合、受信した高速シリアル信号を、この高速シリアル信号を観測するテスト信号として測定器２０に転送する。ＢＧＡデバイス１０は、半導体パッケージ７１として機能する。
【００２３】
モードレジスタの設定値を変更する方法は、例えば、ＢＧＡデバイス１０に外部ピンを備えて、この外部ピンとモードレジスタとを直接接続した構成をとする。そして、実装基板１にディップスイッチを備え、この外部ピンとディップスイッチとを接続することで、ディップスイッチを切り替えることによって、モードレジスタの設定値を変更可能とする。また、この外部ピンと任意の信号線で接続される外部端子を実装基板１に備えて、回路設計者がこの外部端子に任意の信号値を入力することによって、モードレジスタの設定値を変更可能としてもよい。
ＢＧＡデバイス１１は、伝送路５１〜５４を介して、ＢＧＡデバイス１０に高速シリアル信号を送信する送信デバイスである。ＢＧＡデバイス１１は、半導体パッケージ７２として機能する。
【００２４】
測定器２０は、シリアルプローブ２１を介して、ＢＧＡデバイス１０から送信された高速シリアル信号を受信する。そして、測定器２０は、受信した高速シリアル信号をモニタする。具体的には、ＢＧＡデバイス１０にテスト信号を出力する外部ピンを備えて、この外部ピンと任意の信号線で接続される外部端子を実装基板１に備えるようにする。そして、この外部端子に測定器２０のシリアルプローブ２１を接続することで、テスト信号の観測を可能とする。ここで、測定器２０は、例えば、シリアルプローブ２１を介して受信した信号波形をモニタするオシロスコープ等の装置である。また、測定器２０は、ＢＧＡデバイス１０にＥｘｔｅｒｎａｌ Ｃｌｏｃｋ２２を供給する。ＢＧＡデバイス１０は、測定器２０から供給されたＥｘｔｅｒｎａｌ Ｃｌｏｃｋ２２に基づいて、高速シリアル信号を測定器２０に送信する動作を行う。
【００２５】
続いて、図３を参照して、本発明の実施の形態１にかかるＢＧＡデバイス１０について説明する。図３は、本発明の実施の形態１にかかるＢＧＡデバイス１０及びその周辺装置のブロック図である。なお、図３では、伝送路５２、５３と、レシーバ回路２２０、２３０の図示を省略している。また、図２を参照して説明済みの構成要素については説明を省略する。また、レシーバ回路２２０〜２４０の構成については、レシーバ回路２１０の構成と同様であるため、説明を省略する。
【００２６】
ＢＧＡデバイス１０は、受信信号転送回路１００、レシーバ回路２１０〜２４０及びデマルチプレクサ３１０〜３４０を備える。また、受信信号転送回路１００は、サンプリング機能部１１０、転送機能部１２０及び抵抗１４０、１４１を有する。また、レシーバ回路２１０は、Ｒｅｃｅｉｖｅｒ Ｌｏｇｉｃ２１１、レシーバ２１２、クロック再生回路２１４を有する。デマルチプレクサ３１０〜３４０と、サンプリング機能部１１０とは、内部バス４００を介して相互に接続されている。
【００２７】
受信信号転送回路１００は、伝送路５１〜５４から受信した高速シリアル信号が、デマルチプレクサ３１０〜３４０を介して入力された場合に、受信した高速シリアル信号を測定器２０に転送する。受信信号転送回路１００は、転送回路７１１として機能する。
サンプリング機能部１１０は、デマルチプレクサ３１０〜３４０のそれぞれから入力された高速シリアル信号をサンプリングして、サンプリングしたサンプリングデータを保持する。
【００２８】
転送機能部１２０は、サンプリング機能部１１０からサンプリングデータを取得して、取得したサンプリングデータを高速シリアル信号に変換する。そして、転送機能部１２０は、シリアルプローブ２１を介して、変換によって生成した高速シリアル信号を測定器２０に送信する。なお、サンプリング機能部１１０及び転送機能部１２０は、測定器２０から入力されるＥｘｔｅｒｎａｌ Ｃｌｏｃｋ２２に基づいて動作する。ここで、一般的に、測定器２０として使用されるオシロスコープの周波数帯域は１０ＧＨｚ前後である。現状、この周波数のクロック信号をデバイスの逓倍回路で生成することは困難である。そこで、このように、測定器２０から周波数帯域が１０ＧＨｚ前後の非常に高速なＥｘｔｅｒｎａｌ Ｃｌｏｃｋ２２を取り込んで、それに基づいてサンプリングを行うようにすることで、サンプリングの分解能を上げることができる。
抵抗１４０、１４１は、負荷抵抗である。
【００２９】
レシーバ回路２１０〜２４０は、デマルチプレクサ３１０〜３４０から入力された高速シリアル信号に応じた動作を行う。レシーバ回路２１０〜２４０は、処理回路７１０として機能する。
Ｒｅｃｅｉｖｅｒ Ｌｏｇｉｃ２１１は、デシリアライザ２１３から入力されたパラレル信号と、クロック再生回路２１４から入力されたクロック信号に応じた処理を行う回路である。
レシーバ２１２は、デマルチプレクサ３１０〜３４０から入力された高速シリアル信号である差動信号をシングルエンド信号に変換する。そして、レシーバ２１２は、変換によって生成したシングルエンド信号をデシリアライザ２１３及びクロック再生回路２１４に出力する。
【００３０】
デシリアライザ２１３は、レシーバ２１２から入力されたシリアル信号であるシングルエンド信号をデシリアライズしてパラレル信号に変換する。そして、デシリアライザ２１３は、変換によって生成したパラレル信号を処理回路２１１に出力する。
クロック再生回路２１４は、レシーバ２１２から入力されたシングルエンド信号に基づいて、クロック信号を再生する。そして、クロック再生回路２１４は、再生したクロック信号をＲｅｃｅｉｖｅｒ Ｌｏｇｉｃ２１１に出力する。
抵抗２１５、２１６は、負荷抵抗である。
【００３１】
デマルチプレクサ３１０〜３４０は、モードレジスタの設定値に基づいて、レシーバ回路２１０〜２４０又はサンプリング機能部１１０のいずれかに選択的に伝送路５１〜５４から入力された高速シリアル信号を出力する。具体的には、モードレジスタの設定値に基づいて、デマルチプレクサ３１０〜３４０が出力する高速シリアル信号に含まれる信号のうち、任意の１つ又はいくつかの信号を選択して、サンプリング機能部１１０に出力する。デマルチプレクサ３１０〜３４０は、高速シリアル信号である１つの差動信号に含まれる２つの信号のそれぞれについて、信号の出力先を選択可能に配置されている。
【００３２】
続いて、図４を参照して、本発明の実施の形態１にかかるサンプリング機能部１１０及び転送機能部１２０について説明する。図４は、本発明の実施の形態１にかかるサンプリング機能部１１０及び転送機能部１２０と、その周辺装置のブロック図である。また、図３を参照して説明済みの構成要素については説明を省略する。
【００３３】
サンプリング機能部１１０は、サンプリング制御部１１１及びＲＡＭ(Random Access Memory)１１２を有する。転送機能部１２０は、転送制御部１２１、シリアライザ１２２、クロック多重化回路１２３、ドライバ１２４を有する。なお、デマルチプレクサ群３００は、デマルチプレクサ３１０〜３４０を含む。
【００３４】
また、サンプリング制御部１１１と、ＲＡＭ１１２とは、内部バス４０１を介して相互に接続されている。ＲＡＭ１１２と、転送制御部１２１とは、内部バス４０２を介して相互に接続されている。転送制御部１２１と、シリアライザ１２２とは、内部バス４０３を介して相互に接続されている。
【００３５】
サンプリング制御部１１１は、受信信号転送機能部１２０の全体の制御を行う。サンプリング制御部１１１は、デマルチプレクサ群３００から入力される高速シリアル信号をサンプリングして、サンプリングしたサンプリングデータをＲＡＭ１１２に格納する。そして、サンプリング制御部１１１は、ＲＡＭ１１２に格納したサンプリングデータの格納量が所定の閾値に達した場合、ＲＡＭ１１２からサンプリングデータを取得するように要求する転送フラグ１３０を転送制御部１２１に出力する。
ＲＡＭ１１２は、サンプリング制御部１１１において生成されたサンプリングデータを格納する。ＲＡＭ１１２は、サンプリングデータを格納するＦＩＦＯ(First In First Out)として機能する。
【００３６】
転送制御部１２１は、サンプリング制御部１１１から転送フラグ１３０に応じて、ＲＡＭ１１２から取得したサンプリングデータを高速シリアル信号のフォーマットに変換する。そして、転送制御部１２１は、変換によって生成した高速シリアル信号のパケットデータをシリアライザ１２２に出力する。また、転送制御部１２１は、入力されるＥｘｔｅｒｎａｌ Ｃｌｏｃｋ２２を任意の周波数まで分周したクロック信号をクロック多重化回路１２３に出力する。この理由として、高速シリアル信号では、Ｅｘｔｅｒｎａｌ Ｃｌｏｃｋ２２ほどの周波数を必要としないからである。例えば、ＳＧＭＩＩ(Serial Gigabit Media Independent Interface) Ｉ／Ｆを使用した場合、クロック信号は１．２５ＧＨｚで事足りる。その場合、Ｅｘｔｅｒｎａｌ Ｃｌｏｃｋ２２が１０ＧＨｚであれば、８分周する必要がある。
【００３７】
シリアライザ１２２は、転送制御部１２１から入力されるパケットデータであるパラレル信号をシリアライズしてシングルエンド信号に変換する。そして、シリアライザ１２２は、変換によって生成したシングルエンド信号をドライバ１２４に出力する。シリアライザ１２２は、クロック多重化回路１２３から入力される送信用クロック信号に基づいて動作する。
【００３８】
クロック多重化回路１２３は、転送制御部１２１から入力されるクロック信号に基づいて、クロックを多重化した多相クロック信号である送信用クロック信号を生成する。そして、クロック多重化回路１２３は、生成した送信用クロック信号をシリアライザ１２２及びドライバ１２４に出力する。
ドライバ１２４は、シリアライザ１２２から入力されたシングルエンド信号を差動信号である高速シリアル信号に変換する。そして、ドライバ１２４は、シリアルプローブ２１を介して、変換によって生成した高速シリアル信号を測定器２０に送信する。ドライバ１２４は、クロック多重化回路１２３から入力される送信用クロック信号に基づいて動作する。
【００３９】
続いて、図５を参照して、本発明の実施の形態１にかかるＢＧＡデバイス１０の信号転送処理について説明する。図５は、本発明の実施の形態１にかかるＢＧＡデバイス１０の信号転送処理を示すフローチャートである。
【００４０】
まず、ＢＧＡデバイス１０が受信した高速シリアル信号の測定器２０への転送を開始(Ｓ５００)するために、モードレジスタに任意の値を設定することによって、各伝送路５１〜５４から入力される高速シリアル信号のうち、どの高速シリアル信号をモニタするかを選択する(Ｓ５０１)。以下、ここで選択した高速シリアル信号を「測定信号」と言う。
【００４１】
サンプリング制御部１１１は、モードレジスタの設定値を取得し、取得したモードレジスタの設定値から、測定信号があるか否かを判定する(Ｓ５０２)。
測定信号がない場合(Ｓ５０２：Ｎｏ)、サンプリング制御部１１１は、ＲＡＭ１１２に格納されているデータをクリアして測定信号の転送を終了する(Ｓ５１１、Ｓ５１２)。
測定信号がある場合(Ｓ５０２：Ｙｅｓ)、サンプリング制御部１１１は、測定信号のサンプリングにおいて、デマルチプレクサ３１０〜３４０からバス幅Ｘ(Ｘは、任意の正整数)の内部バス４００を経由して入力された測定信号のサンプリングを開始する(Ｓ５０３)。なお、測定信号は、バス幅Ｘで転送可能な任意の本数を選択するようにして、選択した本数の測定信号をサンプリングするようにしてもよい。
【００４２】
サンプリング制御部１１１は、Ｅｘｔｅｒｎａｌ Ｃｌｏｃｋ２２に基づいて、入力された測定信号をサンプリングする。そして、サンプリング制御部１１１は、サンプリングによって生成したサンプリングデータをＲＡＭ１１２に書き込む(Ｓ５０４)。サンプリングデータは、例えば、Ｅｘｔｅｒｎａｌ Ｃｌｏｃｋ２２の立ち上がりエッジで、Ｘ本の測定信号をサンプリングしたデータとなる。
【００４３】
また、サンプリング制御部１１１は、ＲＡＭ１１２へのサンプリングデータの書き込みを終了した時点で、ＦＩＦＯカウンタを１インクリメントして、データの書き込み回数をカウントする(Ｓ５０５)。なお、書き込みデータのカウント方法は、これに限られない。例えば、任意の数ずつインクリメントするようにしてもよく、カウントダウンするようにしてもよい。なお、ＦＩＦＯカウンタは、サンプリング制御部１１１が有するレジスタ等の任意の記憶装置に格納するようにしてもよく、ＲＡＭ１１２に格納するようにしてもよい。ここで、バス幅Ｘ又は選択した測定信号の数からサンプリングデータのデータ量が分かるため、ＦＩＦＯカウンタは、ＲＡＭ１１２に格納したサンプリングデータの格納量を示す情報とも言える。
【００４４】
また、サンプリング制御部１１１は、ＦＩＦＯカウンタが所定の閾値α(αは、任意の正実数)に達したか否かを判定する(Ｓ５０６)。
ＦＩＦＯカウンタが所定の閾値αに達していない場合(Ｓ５０６：Ｎｏ)、サンプリング制御部１１１は、測定信号のサンプリングを継続する(Ｓ５０３)。
ＦＩＦＯカウンタが所定の閾値αに達している場合(Ｓ５０６：Ｙｅｓ)、サンプリング制御部１１１は、転送要求フラグ１３０を転送制御部１２１に出力する(Ｓ５０７)。
【００４５】
転送制御部１２１は、サンプリング制御部１１１から転送要求フラグ１３０が入力された場合、バス幅Ｘの内部バス４０２を介して、ＲＡＭ１１２から閾値α分のサンプリングデータを取得する。転送制御部１２１は、取得したサンプリングデータを高速シリアル信号のフォーマットに変換する。そして、転送制御部１２１は、変換によって生成した高速シリアル信号のパケットデータを、バス幅Ｙ(Ｙは、任意の正整数)のバスを介して、シリアライザ１２２に出力する。つまり、バス幅Ｙは、高速シリアル信号のフォーマットに合わせたバス幅である。バス幅Ｙは、例えば、８ｂ／１０ｂエンコードによって生成される１０ｂｉｔシンボルに合わせた１０ｂｉｔである。以降、高速シリアル信号のパケットデータは、シリアライザ１２２及びドライバ１２４を介して、高速シリアル信号として測定器２０に対して送信される。
【００４６】
また、転送制御部１２１は、ＲＡＭ１１２から閾値α分のサンプリングデータの取得を完了した場合、サンプリング制御部１１１に対して、引取完了フラグ１３１を出力する。
ここで、閾値αとして、ＲＡＭ１１２におけるサンプリングデータの格納量が、ＲＡＭ１１２の最大容量よりも数データ分少ない場合におけるカウンタ値を定めておく。このようにすることで、転送制御部１２１にサンプリングデータの転送要求をしている間に、サンプリングデータの格納量がＲＡＭ１１２の最大容量を超えてしまう事態を防ぐことができる。
【００４７】
サンプリング制御部１１１は、転送要求フラグ１３０を出力したときから所定の時間内に、転送制御部１２１から引取完了フラグ１３１が入力されたか否かを判定する(Ｓ５０８)。
引取完了フラグ１３１が所定の時間内に入力されない場合(Ｓ５０８：Ｎｏ)、サンプリング制御部１１１は、転送要求フラグ１３０の出力回数を判定する(Ｓ５１０)。
【００４８】
転送要求フラグ１３０の出力回数が所定の回数以下の場合、サンプリング制御部１１１は、再度、転送要求フラグ１３０を転送制御部１２１に出力する(Ｓ５１０：Ｎｏ)。このようにすることで、なんらかの信号エラーによって、転送要求フラグ１３０が転送制御部１２１に届いていなかった場合に、転送制御部１２１からサンプリングデータが取得されなくなる事態を防ぐことができる。なお、図５では、所定の回数が"３"の場合について例示している。
【００４９】
転送要求フラグ１３０の出力回数が所定の回数よりも多い場合(Ｓ５１０：Ｙｅｓ)、サンプリング制御部１１１は、ＲＡＭ１１２に格納されているデータをクリアして測定信号の転送を終了する(Ｓ５１１、Ｓ５１２)。このように、転送制御部１２１や、サンプリング機能部１１０と転送機能部１２０間の信号線が故障する等の理由で、転送制御部１２１がサンプリングデータの取得をできなくなっている場合に、測定信号の転送を中断する。
【００５０】
引取完了フラグ１３１が所定の時間内に入力された場合(Ｓ５０８：Ｙｅｓ)、サンプリング制御部１１１は、転送制御部１２１が引き取ったサンプリングデータ分、ＦＩＦＯカウンタをデクリメントする(Ｓ５０９)。そして、サンプリング制御部１１１は、再度、測定信号が選択されているか否かを判定する(Ｓ５０２)。
【００５１】
以上に説明したように、受信信号転送回路１００は、選択されたＭ本(Ｍは、任意の正整数)の並列に入力される高速シリアル信号を１本の高速シリアル信号として測定器２０に送信している。そのため、本実施の形態１では、ＲＡＭ１１２に格納するサンプリングデータがＲＡＭ１１２の最大容量を超えないようにするため、Ｍ本の並列に入力される高速シリアル信号をサンプリングして、サンプリングしたサンプリングデータを高速な高速シリアル信号に変換して送信するようにしている。つまり、Ｍ本の高速シリアル信号をサンプリングするビットレートのＭ倍以上のビットレートで、１本の高速シリアル信号を測定器２０に送信するようにしている。このようなビットレートとするために、例えば、高速シリアル信号をサンプリングする周波数や、測定器２０に送信する高速シリアル信号の速度等を予め設定しておく。
【００５２】
また、測定器２０に送信する高速シリアル信号が１本だけの場合について例示しているが、この例に限られない。例えば、シリアライザ１２２やドライバ１２４等をＮ(Ｎは、任意の正整数)本用意して、Ｎ本の高速シリアル信号を生成して、１つ高速シリアル信号を観測可能なＮ個の測定器、又は、Ｎ本の高速シリアル信号を観測可能な１個の測定器、に送信するようにしてもよい。この場合、Ｍ本の高速シリアル信号をサンプリングするビットレートの(Ｍ/Ｎ)倍以上のビットレートで、Ｎ本の高速シリアル信号を測定器２０に送信する。また、好ましくは、(Ｎ＜Ｍ)とするとよい。そうすることで、ＢＧＡデバイス１０からシリアルプローブ２１が接続される外部端子まで、Ｍ本の高速シリアル信号をそのまま転送する配線を配置する場合と比較して、配線量を低減することができる。
【００５３】
以上に説明したように、本実施の形態１によれば、ＢＧＡデバイス１０に入力された信号を、信号に応じた動作を行うレシーバ回路の前段から取得して、取得した信号を、この信号を観測するテスト信号として、外部の測定器２０に転送する受信信号転送回路１００を備えるようにしている。つまり、受信端における信号を取得して、テスト信号として転送するようにしている。さらに、言い換えると、ＢＧＡデバイス１０の入力段における信号を取得して、テスト信号としてテスト信号として転送するようにしている。そのため、実装条件や実装基板の高密度化によって実装基板１上の適切な位置にモニタポイントを配置できなくなっていた信号であっても、実装基板１上にモニタポイントを配置することなく、信号の特性評価に適切な受信端における信号をモニタして観測することができるようになる。
【００５４】
また、本実施の形態１によれば、ＢＧＡデバイス１０に入力されたＭ本の信号をサンプリングしたサンプリングデータをシリアライズしてＮ本の高速シリアル信号として外部に送信する場合に、高速シリアル信号をサンプリングの(Ｍ／Ｎ)倍以上のビットレートで測定器２０に送信するようにしている。これによって、サンプリングデータを格納するビットレート以上のビットレートで、サンプリングデータを取得して高速シリアル信号として外部に送信することができる。そのため、ＲＡＭ１１２が少ない容量であっても、サンプリングデータの格納量がＲＡＭ１１２の最大容量を超えてしまうことを防ぐことができる。つまり、大量のメモリを必要としないため、受信信号転送回路１００の省スペース化を図ることができる。
【００５５】
ここで、ＢＧＡデバイス１０からＭ本の信号をそのまま測定器２０のシリアルプローブ２１が接続される外部端子まで送信するＭ本の配線を備えるようにした場合、実装基板１において非常にたくさんのスペースを消費してしまうことになる。そのような場合、本実施の形態１のように、ＢＧＡデバイス１０内部に受信した信号を転送する受信信号転送回路１００を設けたとしても、実装基板１にできたその分の空きスペースを配線によって消費してしまうことになる。それに対して、本実施の形態１では、(Ｎ＜Ｍ)となるように、Ｍ本の信号をＮ本の高速シリアル信号に変換して外部に送信するようにしているため、実装基板１に配線する配線量を低減することができ、少スペース化を図ることができる。
【００５６】
また、本実施の形態１によれば、ＢＧＡデバイス１０内部に受信した信号を外部に転送する回路を設けることで、外部で信号の観測を可能としている。したがって、信号を観測するために、ＬＳＩソケットを設ける必要がなくなるため、コストを低減することができる。また、ＬＳＩソケットを実装した評価用の実装基板と、ＬＳＩソケットを実装しない製品用の実装基板とで、別々に回路設計を行わなくてもよくなり、作業負荷を低減することができる。また、ＢＧＡデバイス１０を脱着式とする必要がなくなるため、接触不良が発生することなく、正しい波形が観測することができるようになる。なお、ＢＧＡデバイス１０のようなＢＧＡパッケージに以外にも、外部ピンが裏面端子であるパッケージについても、同様の効果を顕著に得ることができる。
【００５７】
また、本実施の形態１は、実装条件が特に厳しくなってくる１Ｇｂｐｓ以上の高速シリアル信号に適用することで、特に顕著に上述した効果を得ることができる。
【００５８】
本発明の実施の形態２．
続いて、図６を参照して、本発明の実施の形態２にかかる実装基板について説明する。図６は、本発明の実施の形態２にかかる実装基板及びその周辺装置のブロック図である。
【００５９】
実装基板２は、ＢＧＡデバイス１０、１１、受信信号転送デバイス３０、ＣｏｎｆｉｇＲＯＭ４０を備える。ＢＧＡデバイス１０、１１は、高速シリアルＩ／Ｆである伝送路５１〜５４によって相互に接続される。なお、図６では、伝送路５２、５３の図示を省略している。なお、実施の形態１と同様の構成要素については説明を省略する。 
【００６０】
本実施の形態２では、ＢＧＡデバイス１０に受信信号転送回路１００を備えず、受信信号転送デバイス３０に受信信号転送回路１００を備える。そのため、本実施の形態２では、ＢＧＡデバイス１０が有するデマルチプレクサ群３００と、受信信号転送デバイス３０が有する受信信号転送回路１００とを接続するバスが、実施の形態１における内部バス４００に代えて、ペリフェラルバス４１０となる。また、本実施の形態２では、ＢＧＡデバイス１０がＦＰＧＡ(Field Programmable Gate Array)デバイスである。
【００６１】
受信信号転送デバイス３０は、ＣＰＵ(Central Processing Unit)(図示せず)を有するＣＰＵデバイスである。受信信号転送デバイス３０のＣＰＵは、実装基板２を起動した場合に、実装基板２に実装されたＢＧＡデバイス１０用のＣｏｎｆｉｇ ＲＯＭ(図示せず)から、コンフィグレーション用データをダウンロードして、ＢＧＡデバイス１０に転送する。また、受信信号転送デバイス３０のＣＰＵは、Ｃｏｎｆｉｇ ＲＯＭ４０から初期設定情報をダウンロードして、受信信号転送デバイス３０の初期設定を行う。初期設定とは、例えば、ペリフェラル設定や、内部クロック設定等の受信信号転送デバイス３０の起動に必要な各種設定である。
Ｃｏｎｆｉｇ ＲＯＭ４０は、受信信号転送デバイス３０の初期設定に必要な設定情報が格納される。Ｃｏｎｆｉｇ ＲＯＭ４０は、例えば、不揮発性メモリやＲＯＭ等の記憶装置である。
【００６２】
なお、本実施の形態２にかかるＢＧＡデバイス１０及び受信信号転送デバイス３０の信号転送処理については、実施の形態１にかかるＢＧＡデバイス１０の信号転送処理と同様であるため説明を省略する。
【００６３】
ここで、受信信号転送デバイス３０は、信号の観測のみに使用するデバッグ機能を提供するものであるため、実装基板を製品として出荷する場合、実装しない可能性がある。しかし、受信信号転送デバイス３０を他のデバイスと共に初期設定を行うようにすると、受信信号転送デバイス３０を実装しないときに、初期設定対象がいなくなってしまうため、実装基板の起動に失敗してしまう。
【００６４】
これに対して、本実施の形態２によれば、受信信号転送デバイス３０のみを設定する設定情報を格納する記憶装置を備えて、受信信号転送デバイス３０がこの記憶装置から設定情報を取得して、自身の初期設定を行うようにしている。そのため、実装基板を製品として出荷する場合に、単純に受信信号転送デバイス３０とＣｏｎｆｉｇ ＲＯＭ４０を実装しないようにするだけで、デバッグ機能を取り外すことができ、かつ、実装基板の起動に失敗することを防ぐことができる。
【００６５】
また、ＦＰＧＡデバイスは、非常に高価なデバイスであるため、サイズを小さくすることが望まれている。これに対して、本実施の形態２によれば、受信信号転送回路１００を受信信号転送デバイス３０として、ＢＧＡデバイス１０とは別に別途設けている。そのため、ＦＰＧＡデバイスであるＢＧＡデバイス１０のサイズを小さくすることができ、コストを低減することができる。
【００６６】
また、本実施の形態２によれば、受信信号転送デバイス３０がＢＧＡデバイス１０のコンフィグレーション用データを取得して、取得したコンフィグレーション用データをＢＧＡデバイス１０に出力するようにしている。そのため、ＢＧＡデバイス１０がＣＰＵを有さないＦＰＧＡデバイスである場合であっても、ＢＧＡデバイス１０におけるコンフィグレーションを可能としている。
【００６７】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、伝送路５１〜５４、デマルチプレクサ３１０〜３４０及びレシーバ回路２１０〜２４０等の数については、本実施の形態において例示した数に限られない。
【００６８】
また、本実施の形態では、観測対象の信号が高速シリアル信号の場合について例示したが、これに限られない。例えば、デバイスの規定によって実装条件のある信号や、実装基板の高密度化によってモニタポイントが配置できなくなったバス信号に対して適用してもよい。
【００６９】
(付記１)
半導体装置に実装され、当該半導体装置に実装された他の半導体パッケージから伝送路を介して入力された入力信号に応じた処理を実行する半導体パッケージであって、
前記入力信号に応じた処理を実行する処理回路と、
前記処理回路の前段から前記入力信号を取得し、取得した入力信号を、当該入力信号を観測するテスト信号として前記半導体装置の外部に対して出力する転送回路と、を備えた半導体パッケージ。
(付記２)
前記入力信号が入力される半導体パッケージは、外部ピンが裏面端子である付記１に記載の半導体パッケージ。
(付記３)
前記入力信号が入力される半導体パッケージは、ＢＧＡパッケージである付記２に記載の半導体パッケージ。
(付記４)
第１の半導体パッケージと、当該第１の半導体パッケージから伝送路を介して入力された入力信号に応じた処理を実行する第２の半導体パッケージと、第３の半導体パッケージと、を備えた半導体装置であって、
前記第２の半導体パッケージは、
前記入力信号に応じた処理を実行する処理回路と、
前記処理回路の前段から前記入力信号を取得し、取得した入力信号を、当該入力信号を観測するテスト信号として前記第３の半導体パッケージに出力する出力回路と、を有し、
前記第３の半導体パッケージは、
前記第２の半導体パッケージから出力されたテスト信号を前記半導体装置の外部に出力する転送回路を有する、半導体装置。
(付記５)
前記半導体装置は、前記第３の半導体パッケージの初期設定に必要な設定情報が格納された設定情報記憶装置をさらに備え、
前記第３の半導体パッケージは、前記設定情報記憶装置に格納された設定情報を取得して、取得した設定情報に基づいて、自身の初期設定を行う付記４に記載の半導体装置。
(付記６)
前記第２の半導体パッケージは、ＦＰＧＡデバイスである付記４又は５に記載の半導体装置。
【符号の説明】
【００７０】
１、２    実装基板
７    半導体装置
１０、１１    ＢＧＡデバイス
２０    測定器
２１    シリアルプローブ
２２    Ｅｘｔｅｒｎａｌ Ｃｌｏｃｋ
３０    受信信号転送デバイス
４０    Ｃｏｎｆｉｇ ＲＯＭ
５１、５２、５３、５４、７３    伝送路
７１、７２    半導体パッケージ
１００    受信信号転送回路
１１０    サンプリング機能部
１１１    サンプリング制御部
１１２    ＲＡＭ
１２０    転送機能部
１２１    転送制御部
１２２    シリアライザ
１２３    Ｃｌｏｃｋ多重化回路
１２４    ドライバ
１３０    転送要求フラグ
１３１    引取完了フラグ
１４０、１４１、２１５、２１６    抵抗
２１０、２２０、２３０、２４０    レシーバ回路
２１１    レシーバロジック
２１２    レシーバ
２１３    デシリアライザ
２１４    Ｃｌｏｃｋ再生回路
３００    デマルチプレクサ群
３１０、３２０、３３０、３４０    デマルチプレクサ
４００、４０１、４０２、４０３    内部バス
４１０    ペリフェラルバス
７１０    処理回路
７１１    転送回路
【図１】
2011149798.tif 000003
【図２】
2011149798.tif 000004
【図３】
2011149798.tif 000005
【図４】
2011149798.tif 000006
【図５】
2011149798.tif 000007
【図６】
2011149798.tif 000008