(57)【要約】【課題】感度を維持しつつ埋込フォトダイオードおよび表面ダイオードとフローティングディフュージョンとの間の転送特性の向上を図ることが可能な固体撮像素子を提供する。【解決手段】半導体基板３の表面側に表面フォトダイオード５とフローティングディフュージョン７とを備えている。これよりも深い位置の半導体基板３部分には埋込フォトダイオード９が設けられている。表面フォトダイオード５とフローティングディフュージョン７との間から埋込フォトダイオード９に達して設けられた孔部３ａに、ゲート絶縁膜１３を介してゲート電極１５を埋め込んでなる縦型の転送ゲートＧが設けられている。そして特に、孔部３ａの上方角部Ａ５，Ａ７および下方角部Ｂ５，Ｂ７の曲率は、表面フォトダイオード５側よりもフローティングディフュージョン７側の方が小さい。【選択図】図１
2011044544.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面側に設けられた表面フォトダイオードと、
前記半導体基板の表面側に設けられたフローティングディフュージョンと、
前記表面フォトダイオードおよび前記フローティングディフュージョンよりも深い位置の前記半導体基板部分に設けられた埋込フォトダイオードと、
前記表面フォトダイオードと前記フローティングディフュージョンとの間から前記埋込フォトダイオードに達して設けられた孔部に、ゲート絶縁膜を介してゲート電極を埋め込んでなる転送ゲートとを備え、
前記孔部の上方角部および下方角部の曲率は、前記表面フォトダイオード側よりも前記フローティングディフュージョン側の方が小さい
固体撮像素子。
【請求項２】
前記孔部の側壁の表面ラフネスは、前記表面フォトダイオード側よりも前記フローティングディフュージョン側の方が小さい
請求項１記載の固体撮像素子。
【請求項３】
前記ゲート絶縁膜の膜厚ばらつきは、前記表面フォトダイオード側よりも前記フローティングディフュージョン側の方が小さい
請求項１または２に記載の固体撮像素子。
【請求項４】
前記フローティングディフュージョン側における前記孔部の上方角部および下方角部は、前記半導体基板表面に対して４５°のファセット面で構成されている
請求項１〜３の何れかに記載の固体撮像素子。
【請求項５】
前記転送ゲートは、前記孔部脇の半導体基板上に延設され、前記孔部と前記表面フォトダイオードおよび前記フローティングディフュージョンとの間のチャネル領域を覆っている
請求項１〜４の何れかに記載の固体撮像素子。
【請求項６】
前記半導体基板の裏面が受光面として用いられる
請求項１〜５の何れかに記載の固体撮像素子。
【請求項７】
半導体基板の表面側に表面フォトダイオードとフローティングディフュージョンとを形成し、当該半導体基板中における当該表面フォトダイオードと重なる位置に埋込フォトダイオードを形成する工程と、
前記半導体基板の表面側における前記表面フォトダイオードと前記フローティングディフュージョンの形成予定領域間に、前記埋込フォトダイオードの形成予定領域に達する孔部を形成する工程と、
前記表面フォトダイオード上から前記孔部における当該フォトダイオード側に向かう内壁にかけてを覆うと共に、前記フローティングディフュージョン上から当該孔部における当該フローティングディフュージョン側に向かう内壁にかけてを露出させる保護膜を形成する工程と、
前記保護膜をマスクにして前記孔部における角部の露出部分の曲率を小さくする処理を行う工程と、
前記前記曲率を小さくする処理を行った後に前記保護膜を除去し、前記孔部内を埋め込む状態でゲート絶縁膜を介してゲート電極を設けた縦の転送ゲートを形成する工程とを行う
固体撮像素子の製造方法。
【請求項８】
半導体基板の表面側に設けられた表面フォトダイオードと、
前記半導体基板の表面側に設けられたフローティングディフュージョンと、
前記表面フォトダイオードおよび前記フローティングディフュージョンよりも深い位置の前記半導体基板部分に設けられた埋込フォトダイオードと、
前記表面フォトダイオードと前記フローティングディフュージョンとの間から前記埋込フォトダイオードに達して設けられた孔部に、ゲート絶縁膜を介してゲート電極を埋め込んでなる転送ゲートとを備えた固体撮像素子を有し、
前記孔部の上方角部および下方角部の曲率は、前記表面フォトダイオード側よりも前記フローティングディフュージョン側の方が小さい
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は縦型トランジスタを備えた固体撮像素子とその製造方法、さらにはこれを備えた電子機器に関する。
【背景技術】
【０００２】
フォトダイオードと共に、当該フォトダイオードの電荷を読み出す転送ゲートおよびフローティングディフュージョンを備えた固体撮像素子においては、感度向上に関するさまざまな構成が提案されている。例えば、下記特許文献１のように、基板の表面側のフローティングディフュージョンに隣接して孔部を設け、この孔部に転送ゲートを埋め込んで縦型トランジスタ構成とする構成が提案されている。この場合、基板の裏面側に埋め込み型のフォトダイオードを設けた裏面照射型構成とすることで、単位画素あたりに占めるフォトダイオードの占有面積の拡大が図られる。またこのような裏面照射型構成に対して、転送ゲートを挟んだフローティングディフュージョンと反対側の基板表面に表面フォトダイオードを設けることで、さらなる受光感度の向上が図られる。
【０００３】
このような縦型トランジスタ構成の固体撮像素子においては、孔部の角部が電界集中の起点となるため耐圧特性に劣る欠点があった。また縦型トランジスタにおいては孔部の内壁にチャネル領域が設けられるが、孔部の内壁には孔部形成時のエッチングダメージによる界面準位が多く、転送特性の劣化要因となっていた。
【０００４】
そこで、例えばアニール処理など行うことにより、孔部の角部を丸めたり、穴部の内壁における表面ラフネスを改善する形状制御が必要となる。このような孔部の形状制御としては、パワー半導体のトレンチ制御で用いられる技術の適用が考えられ、例えば下記非特許文献１に示すような水素や不活性ガスアニールによるシリコンマイグレーション技術や、Chemical Dry Etching（CDE）による技術が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２２３０８４号公報
【非特許文献】
【０００６】
【非特許文献１】Hitoshi Kuribayashi and Ryosuke Shimizu. “Hydrogen pressure Dependence of trench corner rounding during hydrogen annealing”.「J.Vac.Sci.Technol.A22(4)」，American Vacuum Society，Jul/Aug 2004，p.1406-p.1409
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、上述したような孔部の角部の形状制御技術を、埋込フォトダイオードと表面フォトダイオードの両方を備えた固体撮像素子の製造に適用した場合、孔部の上方角部が全周にわたって等方的に丸められる。このため、形状制御によって埋込フォトダイオードとフローティングディフュージョンとの間の転送特性の劣化は改善されるものの、表面フォトダイオードの形成領域が縮小されて感度が低下してしまう。
【０００８】
そこで本発明は、感度を維持しつつ埋込フォトダイオードとフローティングディフュージョンとの間の転送特性の向上を図ることが可能な固体撮像素子及びその製造方法を提供すること、さらにはこの固体撮像素子を用いることにより撮像性能が高く信頼性に優れた電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
このような目的を達成するための本発明の固体撮像素子は、基板の表面側に表面フォトダイオードとフローティングディフュージョンとを備え、これよりも深い位置に埋込フォトダイオードを備えている。また表面フォトダイオードとフローティングディフュージョンとの間から埋込フォトダイオードに達する孔部にゲート絶縁膜を介してゲート電極を埋め込んでなる縦型の転送ゲートを備えている。特に、孔部の上方角部および下方角部の曲率は、表面フォトダイオード側よりもフローティングディフュージョン側の方が小さいことを特徴としている。また本発明は、このような固体撮像素子の製造方法、およびこれを用いた電子機器でもある。
【００１０】
このような構成の固体撮像素子では、縦型の転送ゲートが設けられた孔部は、フローティングディフュージョン側の角部の曲率を小さくしたことで、電界集中による耐圧の劣化が防止され、転送特性の向上が図られる。しかも、孔部における表面フォトダイオード側の角部は、曲率は大きく維持されているため、表面フォトダイオードの形成領域を確保することができる。
【発明の効果】
【００１１】
以上より本発明によれば、表面フォトダイオードと埋込フォトダイオードとを有する固体撮像素子において、表面フォトダイオードの形成領域を確保して感度を維持しつつ、埋込フォトダイオードとフローティングディフュージョンとの間の転送特性の向上を図ることが可能になる。またこれにより、この固体撮像素子を用いた電子機器における撮像性能および信頼性の向上を図ることが可能になる。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態の固体撮像素子の構成を示す図である。
【図２】第２実施形態の固体撮像素子の製造方法を示す工程図（その１）である。
【図３】第２実施形態の固体撮像素子の製造方法を示す工程図（その２）である。
【図４】第３実施形態の固体撮像素子を用いた電子機器の構成図である。
【発明を実施するための形態】
【００１３】
以下本発明の実施の形態を図面に基づいて、次に示す順に実施の形態を説明する。
１．第１実施形態（固体撮像素子の構成例）
２．第２実施形態（固体撮像素子の製造方法）
３．第３実施形態（固体撮像素子を用いた電子機器の例）
【００１４】
≪１．第１実施形態≫
図１には、第１実施形態の固体撮像素子の１画素分の要部断面図および平面図を示す。要部断面図は平面図におけるＡ−Ａ’断面に相当する。
【００１５】
これらの図に示す固体撮像素子１は、半導体基板３に設けられたもので、半導体基板３の表面側に表面フォトダイオード５およびフローティングディフュージョン７を備えている。また、半導体基板３における表面フォトダイオード５およびフローティングディフュージョン７よりも深い位置には、埋込フォトダイオード９が設けられている。そして、表面フォトダイオード５およびフローティングディフュージョン７との間には、埋込フォトダイオード９にまで達する縦型の転送ゲートＧが設けられている。以下、各構成要素の詳細な構成を説明する。
【００１６】
先ず、半導体基板３は、例えば低濃度のｐ型単結晶シリコンからなる。
【００１７】
表面フォトダイオード５は、例えば高濃度のｎ＋領域５ａと、これよりも低濃度のｎ型領域５ｂとを、半導体基板３の表面側から順に設けた構成である。ｎ＋領域５ａの表面にはさらにｐ型の正孔蓄積領域を設けてＨＡＤ構造としても良い。
【００１８】
フローティングディフュージョン７は、例えば高濃度のｎ＋領域からなり、表面フォトダイオード５に対して間隔を有して設けられている。
【００１９】
埋込フォトダイオード９は、例えば高濃度のｎ＋領域９ａと、これよりも低濃度のｎ型領域９ｂとを表面側から順に設けた構成である。この埋込フォトダイオード９は、表面フォトダイオード５と重なる位置と、さらにこれを超える広い範囲で画素内に設けられていることとする。
【００２０】
転送ゲートＧは、半導体基板３の表面側に設けられた孔部３ａに、ゲート絶縁膜１３を介してゲート電極１５を埋め込んでなる縦型構造である。
【００２１】
このうち孔部３ａは、表面フォトダイオード５とフローティングディフュージョン７との間で、かつ半導体基板３に形成された溝型の素子分離１７（平面図のみに図示）で分離されたアクティブ領域１９の中央に設けられている。また孔部３ａは、埋込フォトダイオード９に達する状態で設けられている。特に孔部３ａは、表面フォトダイオード５側と、フローティングディフュージョン７側とで異なる形状を有している。ここで、表面フォトダイオード５側とは、表面フォトダイオード５に近く配置されている側であり、少なくとも表面フォトダイオード５と略平行に設けられた側壁とその上下の角部およびこれと連続する底部であることとする。同様に、フローティングディフュージョン７側とは、フローティングディフュージョン７に近く配置されている側であり、少なくともフローティングディフュージョン７と略平行に設けられた側壁とその上下の角部及びこれと連続する底部であることとする。
【００２２】
ここで孔部３ａは、上方角部Ａおよび下方角部Ｂの曲率が、表面フォトダイオード５側よりもフローティングディフュージョン７側の方が小さく構成されていることが重要である。つまり、表面フォトダイオード５側においては、孔部３ａの上方角部Ａ５および下方角部Ｂ５は曲率が大きく、半導体基板３の表面から孔部３ａの側壁に急激に折れ曲がっている。この上方角部Ａ５の曲率半径は、例えば５ｎｍ以下である。これに対して、フローティングディフュージョン７側においては、孔部３ａの上方角部Ａ７および下方角部Ｂ７は曲率が小さく、半導体基板３の表面からこれと略垂直な孔部３ａの側壁に徐々に折れ曲がっている。また孔部３ａの側壁から底面に徐々に折れ曲がっている。この上方角部Ａ７の曲率半径は、例えば５ｎｍ以上である。
【００２３】
一例として、フローティングディフュージョン７側においては、孔部３ａの上方角部Ａ７および下方角部Ｂ７は、半導体基板３の表面に対して４５°のファセット面で構成されていても良い。また、フローティングディフュージョン７側においては、孔部３ａの上方角部Ａ７および下方角部Ｂ７は、曲面形状であっても良い。
【００２４】
また、孔部３ａにおいて、溝型素子分離１７側に配置されている側壁部分は、溝型素子分離１７と孔部３ａとの間に半導体基板３の表面を残す。
【００２５】
また孔部３ａの側壁の表面ラフネスは、表面フォトダイオード５側よりもフローティングディフュージョン７側の方が小さいこととする。つまり、フローティングディフュージョン７側においては、孔部３ａの側壁における表面ラフネスが表面フォトダイオード５側よりも小さく、側壁形状が滑らかなのである。
【００２６】
以上のような孔部３ａの側壁と半導体基板３の表面に沿った部分には、埋込フォトダイオード９から表面フォトダイオード５およびフローティングディフュージョン７にまで達するｐ型のチャネル領域１１が設けられている。
【００２７】
そしてゲート絶縁膜１３は、孔部３ａの内壁とその周縁の半導体基板３上を覆う状態で設けられている。このゲート絶縁膜１３の膜厚は、孔部３ａの内壁において、表面フォトダイオード５の側壁部分よりも、フローティングディフュージョン７の側壁部分においてのばらつきが小さい。この膜厚バラツキは、フローティングディフュージョン７側において、膜厚の［最大値／最小値］＝１．８よりも小さいく、好ましくは［最大値／最小値］＝１．２〜１．４である。
【００２８】
ゲート電極１５は、ゲート絶縁膜１３を介して孔部３ａ内を埋め込むと共に、孔部１５周縁の半導体基板３上に延設され、表面フォトダイオード５と孔部３ａとの間、およびフローティングディフュージョン７と孔部３ａと間のチャネル領域１１を覆っている。ただし、表面フォトダイオード５と孔部３ａとの間、およびフローティングディフュージョン７と孔部３ａと間の半導体基板３表面のチャネル領域１１は、完全にゲート電極１５によって覆われている必要は無い。また、半導体基板３表面のチャネル領域１１は、適宜に不純物濃度が調整されていることとする。
【００２９】
以上のような構成の固体撮像素子１は、縦型の転送ゲート１５を備えた縦型トランジスタ構成となっている。この固体撮像素子１は、転送ゲート電極１５に電圧を印加することにより、ｐ型のチャネル領域１１がｎ型に反転する。
【００３０】
これにより、表面フォトダイオード５に蓄積された電荷は、半導体基板３の表面のチャネル領域１１を経由してフローティングディフュージョン７に転送される。一方、また、埋込フォトダイオード９に蓄積された電荷は、孔部３ａの側壁のチャネル領域１１および半導体基板３の表面のチャネル領域１１を経由してフローティングディフュージョン７に転送される。
【００３１】
またこの固体撮像素子１は、埋込フォトダイオード９が配置されている半導体基板３の裏面側を受光面としても良い。これにより、フローティングディフュージョン７や縦型の転送ゲートＧに影響されずに、埋込フォトダイオード９の配置面積を最大限に広くして感度の向上を図ることが可能である。
【００３２】
以上のような構成の固体撮像素子１では、縦型の転送ゲートＧが設けられた孔部３ａは、埋込フォトダイオード９に蓄積された電荷の輸送経路であるフローティングディフュージョン７側の上方角部Ａ７および下方角部Ｂ７の曲率が小さくなっている。このため、電界集中による耐圧の劣化が防止される。また、孔部３ａにおけるフローティングディフュージョン７側の内壁は、埋込フォトダイオード９に蓄積された電荷の輸送経路であるが、この部分の表面ラフネスおよびゲート絶縁膜１３の膜厚ばらつきは、表面フォトダイオード５側よりも小さい。以上から、埋込フォトダイオード９−フローティングディフュージョン７間の転送特性の向上が図られる。また、面フォトダイオード５に蓄積された電荷は、半導体基板３の表面を輸送経路としているため、孔部３ａの形状や表面状態に影響されることなく転送特性が良好に保たれる。
【００３３】
しかも、孔部３ａにおける表面フォトダイオード５側の上方角部Ａ７は、曲率は大きく維持されている。このため、表面フォトダイオード５の形成領域を確保することができ、感度の向上を図ることが可能である。
【００３４】
以上の結果、表面フォトダイオード５と埋込フォトダイオード９とを有する固体撮像素子１において、電荷の転送特性の向上を図ることおよび感度の向上を図ることの両方を達成することが可能である。
【００３５】
≪２．第２実施形態≫
次に図２、図３の製造工程図に基づいて第１実施形態の固体撮像素子の製造方法を説明する。
【００３６】
先ず図２（１）に示すように、ｐ型の単結晶シリコンからなる半導体基板３の表面側にここでの図示を省略した溝型素子分離を形成したあと、イオンインプランテーションによって半導体基板３に不純物を導入して各領域を順次形成する。例えば先ず、半導体基板３の深い位置にｎ型領域９ｂとこれよりも浅いｎ＋領域９ａとを形成して埋込フォトダイオード９とする。次に、半導体基板１の表面側において埋込フォトダイオード９と重なる位置に、ｎ型領域５ｂとこれよりも浅いｎ＋領域５ａとを形成して表面フォトダイオード５とする。さらに半導体基板１の表面側において表面フォトダイオード５と離間させた位置にｎ＋領域からなるフローティングディフュージョン７を形成する。
【００３７】
次いで、図２（２）に示すように、半導体基板３上に、酸化シリコンや窒化シリコン等のシリコン系絶縁膜からなる無機マスク２１を形成する。ここでは、例えば化学的気相成長法（chemical vapor deposition：ＣＶＤ）によって半導体基板３上にシリコン系絶縁膜を成膜し、フォトリソグラフィー法によってこの上部にレジストパターンを形成し、これをマスクにしてシリコ形絶縁膜をエッチングする。これにより無機マスク２１を形成する。
【００３８】
次に無機マスク２１上から半導体基板３をエッチングすることにより、表面フォトダイオード５と、フローティングディフュージョン７との間に、埋込フォトダイオード９に達する孔部３ａを形成する。この際、異方性のドライエッチングを行うことで、埋込フォトダイオード９に達する程度の深さ（例えば１．０μｍ程度）の孔部３ａを、一定の開口径で形成する。
【００３９】
次に、図２（３）に示すように、孔部３ａの内壁に、犠牲酸化膜２３を形成する。この犠牲酸化膜２３は、面方位依存が少なく、孔部３ａの上方角部Ａおよび下方角部Ｂの形状を丸める効果のある方法を適用して形成される。このような方法として、例えば水素（Ｈ2）や、酸素（Ｏ2）を原料ガスとするラジカル系酸化プロセスが適用される。
【００４０】
その後さらに図２（４）に示すように、犠牲酸化膜２３および無機マスク２１を介してのイオンインプランテーションにより、半導体基板３の表面および孔部３ａの内壁に沿った部分に、ホウ素（Ｂ）などのｐ型不純物を導入してチャネル領域１１を形成する。このチャネル領域１１は、孔部３ａに形成される転送ゲートのBuriedチャネルとなるもので、既に形成されている表面フォトダイオード５、フローティングディフュージョン７、および埋込フォトダイオード９の不純物濃度に対して十分に低濃度である。このためｐ型のチャネル領域１１は、埋込フォトダイオード９と、表面フォトダイオード５およびフローティングディフュージョン７とに接合される状態で形成される。またこのチャンネル領域１１は、深さ十数ｎｍ程度に形成されることとする。
【００４１】
次に、図３（１）に示すように、半導体基板３上にレジストパターン２５を形成する。このレジストパターン２５は、少なくとも表面フォトダイオード５上から、表面フォトダイオード５側の孔部３ａの側壁及び底部に掛けてを連続して覆う形状である。またレジストパターン２５は、少なくともフローティングディフュージョン７上から、フローティングディフュージョン７側の孔部３ａの側壁および底部に掛けてを連続して露出させる形状である。また、溝型素子分離側は、孔部３ａと溝型素子分離との間隔が狭い場合に、必要に応じてレジストパターン２５で覆われるようにする。
【００４２】
この状態で、レジストパターン２５から露出している犠牲酸化膜２３を、希フッ酸水溶液を用いてエッチング除去する。また、無機マスク２１が酸化シリコンからなる場合には、レジストパターン２５から露出している無機マスク２１を同時にエッチング除去する。一方、無機マスクが窒化シリコンからなる場合には、レジストパターン２５から露出している無機マスク２１を、熱燐酸溶液を用いてエッチング除去する。エッチング終了後には、レジストパターン２５を除去する。
【００４３】
次に、図３（２）に示すように、犠牲酸化膜２３および無機マスク２１を保護膜として、これらから露出する孔部３ａの角部Ａ７，Ｂ７に丸みを持たせるように形状制御を行う。ここでは、以下の１）〜３）に示す何れかの工程を採用して形状制御が行われる。
【００４４】
１）アニール処理による方法
水素（Ｈ2）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）を含むガス中でアニール処理を行う。これにより、半導体基板３の露出部においてのみシリコンをマイグレーションさせる。アニール処理条件は、一例として以下のようである。
基板温度        ：８００〜１１００℃
処理雰囲気内圧力：５〜７６０Ｔｏｒｒ
処理時間        ：３０秒〜５分
【００４５】
以上のアニール処理においては、犠牲酸化膜２３および無機マスク２１からなる保護膜で覆われていない半導体基板３の露出部においてのみシリコンがマイグレーションする。これにより、フローティングディフュージョン７側においては孔部３ａの角部Ａ７，Ｂ７が丸められ、曲率が小さくなる。そして、半導体基板３が、単結晶シリコンの（１００）面を主面としたものであれば、孔部３ａの角部Ａ７，Ｂ７は、半導体基板３の表面に対して４５°に傾斜したシリコンの（１１０）面と（１００）面とからなるファセット面で構成される。このファセット面は、半導体基板３の表面に対して４５°となる。
【００４６】
一方、犠牲酸化膜２３および無機マスク２１で覆われている表面フォトダイオード５側においては、孔部３ａの角部Ａ７，Ｂ７は、略垂直に保たれる。
【００４７】
また孔部３ａの側壁は、孔部３ａ形成時にエッチングダメージを受けた状態となっているが、孔部３ａの側壁の露出部は、シリコンのマイグレーションによって界面準位が減少するとともに、表面ラフネスが小さくなる。これにより、孔部３ａの側壁は、表面フォトダイオード５側よりもフローティングディフュージョン７側において表面ラフネスが小さくなるように形状制御がなされる。
【００４８】
２）ケミカルドライエッチングによる方法
四フッ化メタン（ＣＦ4）、酸素（Ｏ2）を含む等方性のドライエッチング（chemical dry etching ：ＣＤＥ）を行う。これにより、犠牲酸化膜２３および無機マスク２１で覆われていない半導体基板３の露出部においてのみ、半導体基板３が等方エッチングされ、フローティングディフュージョン７側における孔部３ａの角部Ａ７，Ｂ７が丸められる。また、孔部３ａの側壁の露出部は、エッチングによって界面準位が減少するとともに、表面ラフネスが小さくなる。これにより、孔部３ａの側壁は、表面フォトダイオード５側よりもフローティングディフュージョン７側において表面ラフネスが小さくなる。
【００４９】
３）ウェットエッチングによる方法
フッ酸（ＨＦ）および、エチレングリコール（Ｃ2Ｈ6Ｏ2）を含む薬液でウェットエッチングを行う。これにより、２）と同様にフローティングディフュージョン７側における孔部３ａの角部Ａ７，Ｂ７が丸められると共に、孔部３ａの側壁は、表面フォトダイオード５側よりもフローティングディフュージョン７側において表面ラフネスが小さくなる。
【００５０】
以上の何れかの方法で形状成形を行った後には、犠牲酸化膜２３および無機マスク２１からなる保護膜を、希フッ酸処理や熱燐酸処理によって除去する。
【００５１】
次いで、図３（３）に示すように、孔部３ａの内壁を含む半導体基板３上に、ゲート絶縁膜１３を成膜する。このゲート絶縁膜１３は、膜厚５〜１０ｎｍで形成される。ゲート絶縁膜１３の形成は、基板面方位依存性が低く、角部の丸めやラフネス低減に効果のあるラジカル酸化プロセスが適用されることが好ましい。
【００５２】
ラジカル酸化によるゲート絶縁膜１３の成膜は、例えば水素（Ｈ2）や酸素（Ｏ2）を原料ガスとし、８００℃〜１１００℃での熱処理によって酸化シリコン膜が成膜される。または水素（Ｈ2）や酸素（Ｏ2）を原料ガスとし、室温〜４００℃にてプラズマ酸化により酸化シリコン膜を成膜しても良い。
【００５３】
以上のようにして得られるゲート絶縁膜１３は、下地の表面ラフネスに対して膜厚ばらつきが依存したものになる。このため、孔部３ａの内壁においては、表面フォトダイオード５側よりもフローティングディフュージョン７側において表面ラフネスが小さい。このため、孔部３ａの内壁には、表面フォトダイオード５側よりもフローティングディフュージョン７側で膜厚ばらつきの小さいゲート絶縁膜１３が形成される。この膜厚バラツキは、フローティングディフュージョン７側において、膜厚の［最大値／最小値］＝１．８よりも小さいく、好ましくは［最大値／最小値］＝１．２〜１．４である。
【００５４】
以上のようなゲート絶縁膜１３は、画素部の全回路に適用される。ラジカル酸化は、半導体基板３中の不純物による成膜速度の変動が無いため、不純物濃度が異なる全ての画素回路部において、同一膜厚の絶縁膜が形成される。
【００５５】
次に、図３（４）に示すように、ゲート絶縁膜１３を介して、孔部３ａ内を埋め込む状態で半導体基板３上に電極材料膜１５ａを成膜する。電極材料膜１５ａは、例えばポリシリコンやアモルファスシリコンからなる。これらの材料からなる電極材料膜１５ａは、原料ガスとしてシラン（ＳｉＨ4）、ホスフィン（ＰＨ3）、水素（Ｈ2）を原料ガスとして用いた化学的気相成長法（chemical vapor deposition ：ＣＶＤ）によって形成される。
【００５６】
その後は図１に示したように、電極材料膜１５ａをパターニングすることにより、表面フォトダイオード５−フローティングディフュージョン７間をゲート幅方向とし、孔部３ａおよびその周縁上を覆う形状のゲート電極１５を形成する。
【００５７】
以上により、表面フォトダイオード５と埋込フォトダイオード９と共に、フローティングディフュージョン７および縦型の転送ゲートＧを有する固体撮像素子１を得ることができる。
【００５８】
このような製造方法によれば、図３（２）を用いて説明したように、埋込フォトダイオード９−フローティングディフュージョン７間における電荷の転送経路となる、孔部３ａの角部Ａ７，Ｂ７および内壁部分の形状制御がなされ、転送特性の向上が図られる。この際、表面フォトダイオード５側の、孔部３ａの角部Ａ５，Ｂ５は、孔部３ａをエッチング形成した状態に保たれるため、表面フォトダイオード５の形成面積を確保することができる。
【００５９】
したがって、転送効率の向上および感度の向上の両方を達成した固体撮像素子１を得ることができる。
【００６０】
≪３．第３実施形態≫
図４には、本発明の第３実施形態として、上述した固体撮像素子を設けた電子機器の構成図を示す。
【００６１】
図４に示す電子機器２００は、撮像部２０１に固体撮像素子が配列形成された撮像領域２１０を備えている。この撮像部２０１の集光側には像を結像させる集光光学部２０２が備えられ、また、撮像部２０１には、それを駆動する駆動回路、撮像領域２１０で光電変換された信号を画像に処理する信号処理回路等を有する信号処理部２０３が接続されている。また上記信号処理部２０３によって処理された画像信号は画像記憶部（図示せず）によって記憶させることができる。このような電子機器２００において、上記撮像領域２１０には、前記実施の形態で説明した固体撮像素子１を配列形成させることができる。
【００６２】
本発明の電子機器２００では、第１実施形態および第２実施形態で説明した固体撮像素子１を用いることから、撮像部２０１においての撮像性能および信頼性の向上を図ることが可能になる。
【００６３】
また、上記電子機器２００は、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。ここでいう電子機器２００は、撮像機能を有する機器全般であり、例えばデジタルカメラ、パーソナルコンピュータ、ビデオカメラ、テレビ、さらには携帯電話に代表される携帯端末機器等である。また「撮像」は、通常のカメラ撮影時における像の撮りこみだけではなく、広義の意味として、指紋検出なども含むものである。
【符号の説明】
【００６４】
１…固体撮像素子、３…半導体基板、３ａ…孔部、５…表面フォトダイオード、７…フローティングディフュージョン、９…埋込フォトダイオード、１１…チャネル領域、１３…ゲート絶縁膜、１５…ゲート電極、２１…無機マスク（保護膜）、２３…犠牲酸化膜（保護膜）、Ａ５，Ａ７…上方角部、Ｂ５，Ｂ７…下方角部、Ｇ…転送ゲート、２００…電子機器
【図１】
2011044544.tif 000003
【図２】
2011044544.tif 000004
【図３】
2011044544.tif 000005
【図４】
2011044544.tif 000006