(57)【要約】【課題】誘導負荷に使用される単相あるいは三相インバータにおいて、単方向スイッチと双方向性スイッチを組合せ、インバータ損失の低減と簡単なゲート駆動回路構成による低コスト化を目的とする。【解決手段】上アームを単方向スイッチ１７、下アームに双方向スイッチ１を接続したハーフブリッジ回路１８を並列に接続してインバータを構成し、唯一のゲート駆動電源２２にて各単方向スイッチ１７、および双方向スイッチ１の駆動電源を共用することで簡単な回路構成にて駆動することができるインバータ装置を提供することを目的とする。【選択図】図５
2011160559.tif 000002
【特許請求の範囲】
【請求項１】
高電位側に単方向スイッチを配し、低電位側に双方向スイッチを配したハーフブリッジ回路を並列に配してなる単相あるいは三相インバータであって、前記双方向スイッチは、基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、前記第１のオーミック電極と前記第２のオーミック電極との間に、前記第１のオーミック電極側から順に形成された、第１のゲート電極及び第２のゲート電極と、前記半導体層積層体と第１のゲート電極との間に形成された第１のｐ型半導体層と、前記半導体層積層体と第２のゲート電極との間に形成された第２のｐ型半導体とを有し、前記第１のオーミック電極と前記第１のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第２のオーミック電極と前記第２のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第１のオーミック電極に接続されたドレイン端子と、前記第２のオーミック電極に接続されたソース端子を備え、前記第一ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記ドレイン端子から前記ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有し、前記単方向スイッチおよび双方向スイッチのゲート駆動電源は、唯一の電源にて構成することを特徴とする単相あるいは三相インバータ。
【請求項２】
単方向スイッチと双方向スイッチの第一ゲート端子の駆動電源としての電力蓄積部は、それぞれ設け、低電位側をハーフブリッジ回路の負荷への出力点に接続、高電位側を電源側に接続し、前記双方向スイッチの第一ゲート端子駆動電源として電力蓄積部は、前記単方向スイッチの駆動電源にダイオードを介して接続した請求項１記載の単相あるいは三相インバータ。
【請求項３】
単方向スイッチと双方向スイッチの第一ゲート端子の駆動電力源としての電力蓄積部は、低電位側を各ハーフブリッジ回路の負荷への出力点に接続、高電位側を電源に接続し、第二ゲート端子をオンした際に前記電力蓄積部へ充電する構成とした請求項１記載の単相あるいは三相インバータ。
【請求項４】
双方向スイッチの第一ゲート端子は常時オンとなるように制御する構成とした請求項１記載の単相あるいは三相インバータ。
【請求項５】
双方向スイッチは、単相あるいは三相インバータの出力側に誘導性負荷が接続され、還流電流を流す場合、少なくとも単方向スイッチがターンオフするよりも以前に第一ゲート端子をターンオンするように制御する構成とした請求項１記載の単相あるいは三相インバータ。
【請求項６】
双方向スイッチは、単相あるいは三相インバータの出力側に誘導性負荷が接続され、還流電流を流す場合、少なくとも単方向スイッチがターンオフした後に第二ゲート端子をターンオンさせる構成とした請求項１記載の単相あるいは三相インバータ。
【請求項７】
電力蓄積部への充電頻度を高めるように双方向スイッチの変調を決定する構成とした請求項１記載の単相あるいは三相インバータ。
【請求項８】
双方向スイッチと並列にダイオードを配し、ソース端子側にアノードを接続し、ドレイン側にカソードを接続した請求項１から７のいずれか一つに記載の単相あるいは三相インバータ。
【請求項９】
請求項１から８のいずれか一つに記載の単相あるいは三相インバータを用いた空気調和機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ファン用や圧縮機用のモータに使用される単相あるいは三相インバータおよびそれを用いた空気調和機に関するものである。
【背景技術】
【０００２】
近年、電子機器の普及がさらに拡大傾向にあるが、同時に電子機器の消費電力増加、引いては地球温暖化などが発生しており、社会的な問題と認識されている。このような社会的背景から、電子機器の低消費電力化の要求も高くなっており、根幹となる電源回路、あるいは電子機器の主たる機能を実現するためのアクチュエータなど待機電力、運転のための電力の何れの電力消費についても技術革新による消費削減が期待されている。
【０００３】
従来、この種の低消費電力化のための技術としては、使用する電圧に応じて、適宜半導体デバイスをＭＯＳＦＥＴあるいはＩＧＢＴの使い分ける、あるいは新しい半導体デバイスとして、双方向性スイッチを利用した電力変換回路が提案されている。そういった背景のもと、双方向性スイッチを構成して還流ダイオードのロス低減を図るインバータが知られている。
【０００４】
以下、そのインバータ回路について、特許文献１を一例として説明する。
【０００５】
図７に示すように、特許文献１における電力変換装置に適用したインバータ回路では、各スイッチング素子Ｔ１〜Ｔ１５のうち、Ｔ１〜Ｔ４、Ｔ６〜Ｔ９、Ｔ１１〜Ｔ１４は２個一対で双方向性スイッチを構成している。双方向性スイッチのゲート駆動電源構成は、非絶縁の２電源にて構成しており、各スイッチング素子Ｔ１〜Ｔ１５のスイッチングに応じて、電流経路が形成され、コンデンサＣ１〜Ｃ１２に充電することが示されている。具体的には、コンデンサＣ１、Ｃ３、Ｃ５、Ｃ７、Ｃ９、Ｃ１１はスイッチング素子Ｔ５、Ｔ１０、Ｔ１５が各オンした際に電源ＥｄｒｖからダイオードＤ１、Ｄ３、Ｄ５、Ｄ７、Ｄ９、Ｄ１１を介して充電することになる。また、コンデンサＣ２、Ｃ４、Ｃ６、Ｃ８、Ｃ１０、Ｃ１２は、スイッチング素子Ｔ２、Ｔ４、Ｔ７、Ｔ９、Ｔ１２、Ｔ１４が各オンした際に、コンデンサＣ１、Ｃ３、Ｃ５、Ｃ７、Ｃ９、Ｃ１１からダイオードＤ２、Ｄ４、Ｄ６、Ｄ８、Ｄ１０、Ｄ１２を介して充電することになる。
【０００６】
また、特許文献１以外では、各双方向スイッチの各ゲート端子に対して、絶縁電源を形成して駆動電源を供給するものや、ブートストラップ回路を構成し、直流部の電圧を基準としてゲート端子を駆動するゲート端子のみチャージポンプ回路を採用して駆動するものなどが提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−２４６６１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
このような特許文献１における従来のインバータ装置においては、双方向性スイッチを上下に配して構成していたので、例えばインバータを矩形波駆動する場合、上アームの還流ダイオードに通流する時間は短く、還流ダイオードのロスは下アームが大半を占めるため、上下アーム共に双方向性スイッチにて構成することによる効果と、ゲート駆動電源の複雑化、ゲート信号生成が通常の２倍になること等によるデメリットが用途によってはコスト的に負担になるという課題を有していた。
【０００９】
そこで本発明は、上記従来の課題を解決するものであり、上アームを単方向スイッチ、下アームを双方向スイッチにて構成することで、下アームの還流電流に対してダイオードを介さず双方向に導通するモードにて駆動して主たる導通損失の低減を図りつつ、上アームのゲート駆動電源を下アームの上側ゲート端子の駆動電源を共用することで簡単な回路構成にて駆動することができるインバータ装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
そして、この目的を達成するために、本発明は、高電位側に単方向スイッチを配し、低電位側に双方向スイッチを配したハーフブリッジ回路を並列に配してなる単相あるいは三相インバータであって、前記双方向スイッチは、基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、前記第１のオーミック電極と前記第２のオーミック電極との間に、前記第１のオーミック電極側から順に形成された、第１のゲート電極及び第２のゲート電極と、前記半導体層積層体と第１のゲート電極との間に形成された第１のｐ型半導体層と、前記半導体層積層体と第２のゲート電極との間に形成された第２のｐ型半導体とを有し、前記第１のオーミック電極と前記第１のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第２のオーミック電極と前記第２のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第１のオーミック電極に接続されたドレイン端子と、前記第２のオーミック電極に接続されたソース端子を備え、前記第一ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記ドレイン端子から前記ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有し、前記単方向スイッチおよび双方向スイッチのゲート駆動電源は、唯一の電源による構成としたものであり、これにより所期の目的を達成するものである。
【発明の効果】
【００１１】
本発明によれば、高電位側に単方向スイッチを配し、低電位側に双方向スイッチを配したハーフブリッジ回路を並列に配してなる単相あるいは三相インバータであって、前記双方向スイッチは、基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、前記第１のオーミック電極と前記第２のオーミック電極との間に、前記第１のオーミック電極側から順に形成された、第１のゲート電極及び第２のゲート電極と、前記半導体層積層体と第１のゲート電極との間に形成された第１のｐ型半導体層と、前記半導体層積層体と第２のゲート電極との間に形成された第２のｐ型半導体とを有し、前記第１のオーミック電極と前記第１のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第２のオーミック電極と前記第２のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第１のオーミック電極に接続されたドレイン端子と、前記第２のオーミック電極に接続されたソース端子を備え、前記第一ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記ドレイン端子から前記ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有し、前記単方向スイッチおよび双方向スイッチのゲート駆動電源は、唯一の電源による構成にしたことにより、ゲート駆動電源の低コスト化を図ることができるという効果を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１の双方向スイッチの構成図
【図２】同双方向スイッチの等価回路図（（ａ）第１、第２のトランジスタで構成する等価回路図、（ｂ）第２のトランジスタの等価回路図、（ｃ）第２のトランジスタをダイオードとみなした場合の等価回路図）
【図３】同双方向スイッチの電圧・電流の相関図
【図４】同双方向スイッチの動作モードを示す図
【図５】同単相インバータの構成図
【図６】本発明の実施の形態２の三相インバータの構成図
【図７】従来の特許文献１における三相インバータを示す図
【発明を実施するための形態】
【００１３】
本発明の請求項１記載の単相あるいは三相インバータは、高電位側に単方向スイッチを配し、低電位側に双方向スイッチを配したハーフブリッジ回路を並列に配してなる単相あるいは三相インバータであって、前記双方向スイッチは、基板の上に形成されたチャネルを有する半導体層積層体と、前記半導体層積層体の上に互いに間隔をおいて形成された第１のオーミック電極及び第２のオーミック電極と、前記第１のオーミック電極と前記第２のオーミック電極との間に、前記第１のオーミック電極側から順に形成された、第１のゲート電極及び第２のゲート電極と、前記半導体層積層体と第１のゲート電極との間に形成された第１のｐ型半導体層と、前記半導体層積層体と第２のゲート電極との間に形成された第２のｐ型半導体とを有し、前記第１のオーミック電極と前記第１のゲート電極との間にゲート駆動信号を入力する第一ゲート端子と、前記第２のオーミック電極と前記第２のゲート電極との間にゲート駆動信号を入力する第二ゲート端子と、前記第１のオーミック電極に接続されたドレイン端子と、前記第２のオーミック電極に接続されたソース端子を備え、前記第一ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子のみをオンすると、前記ドレイン端子から前記ソース端子間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子および前記第二ゲート端子をオンすると、前記ドレイン端子から前記ソース端子間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子および前記第二ゲート端子をオフすると順逆双方向に電流を遮断する第四モードを有し、前記単方向スイッチおよび双方向スイッチのゲート駆動電源は、唯一の電源を備える構成を有する。これにより、ゲート駆動のための電源を簡略化することができ、構成する部品が減少することとなるので、ゲート駆動電源の低コスト化を図ることができるという効果を奏する。
【００１４】
また請求項２記載の単相あるいは三相インバータは、単方向スイッチと双方向スイッチの第一ゲート端子の駆動電源としての電力蓄積部は、それぞれ設け、低電位側をハーフブリッジ回路の負荷への出力点に接続、高電位側を電源側に接続し、前記双方向スイッチの第一ゲート端子の駆動電源として電力蓄積部は、前記単方向スイッチの駆動電源にダイオードを介して接続した構成にしても良い。これにより、双方向スイッチの第一ゲート端子の駆動電源は、単方向スイッチの駆動電源から電力の供給も受けることができ、第一ゲート端子をより安定して駆動することができる。そして、電力蓄積部の共用化を図ることができることとなり、より簡単な構成で低コスト化を図ることができるという効果を奏する。
【００１５】
また請求項３記載の単相あるいは三相インバータは、単方向スイッチと双方向スイッチの第一ゲート端子の駆動電力源としての電力蓄積部は、低電位側を各ハーフブリッジ回路の負荷への出力点に接続、高電位側を電源に接続し、第二ゲート端子をオンした際に前記電力蓄積部へ充電する構成にしても良い。これにより、電力蓄積部の共用化を図ることができることとなるので、より簡単な構成で低コスト化を図ることができるという効果を奏する。
【００１６】
また請求項４記載の単相あるいは三相インバータは、双方向スイッチの第一ゲート端子は常時オンとなるように制御する構成にしても良い。これにより、双方向スイッチのゲート駆動信号を唯一とすることができることとなるので、駆動信号の伝送回路と駆動信号生成部を簡単な構成で低コスト化を図ることができるという効果を奏する。
【００１７】
また請求項５記載の単相あるいは三相インバータは、双方向スイッチは、単相あるいは三相インバータの出力側に誘導性負荷が接続され、還流電流を流す場合、少なくとも単方向スイッチがターンオフするよりも以前に第一ゲート端子をターンオンするように制御する構成にしても良い。これにより、単方向スイッチがターンオフした直後の還流電流を流す経路が確保できることとなるので、還流電流が不連続とならず、回路部品の過電圧を防止することができるという効果を奏する。
【００１８】
また請求項６記載の単相あるいは三相インバータは、双方向スイッチは、単相あるいは三相インバータの出力側に誘導性負荷が接続され、還流電流を流す場合、少なくとも単方向スイッチがターンオフした後に第二ゲート端子をターンオンさせる構成にしても良い。これにより、単方向スイッチの順方向の導通と、双方向スイッチの順方向の導通を同時に発生することを防止することとなるので、上下短絡の発生を防止することができるという効果を奏する。
【００１９】
また請求項７記載の単相あるいは三相インバータは、電力蓄積部への充電頻度を高めるように双方向スイッチの変調を決定する構成にしても良い。これにより、双方向スイッチの第二ゲート端子がオンしたタイミングでのみ充電することができる電力蓄積部への充電頻度を高めることとなるので、単方向スイッチのゲート端子と双方向スイッチの第一ゲート端子を駆動するために充分な電力蓄積部の蓄積電力を確保することができるという効果を奏する。
【００２０】
また請求項８記載の単相あるいは三相インバータは、双方向スイッチと並列にダイオードを配し、ソース端子側にアノードを接続し、ドレイン側にカソードを接続する構成にしても良い。これにより、双方向スイッチの初期立ち上げ時、ゲート端子に電源供給できない状態にあっても通電する経路が確保することとなるので、特別な初期立ち上げ処理を不要とし、簡単な構成で低コスト化を図ることができるという効果を奏する。
【００２１】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２２】
（実施の形態１）
まず、双方向スイッチ１について、図１を参照しながら構成について説明する。図１に示すように、双方向スイッチ１は、第一ゲート端子２と第二ゲート端子３とドレイン端子４とソース端子５により構成されている。双方向スイッチ１は、シリコン（Ｓｉ）からなる基板６の上に厚さが１０ｎｍ窒化アルミニウム（ＡｌＮ）と厚さが１０ｎｍの窒化ガリウム（ＧａＮ）とが交互に積層されてなる厚さが１μｍのバッファ層７が形成され、その上に半導体層積層体８が形成されている。半導体層積層体８は、第１の半導体層とこの第１の半導体層と比べてバンドギャップが大きい第２の半導体層とが基板側から順次積層されている。第１の半導体層は、厚さが２μｍのＧａＮ（アンドープの窒化ガリウム）層９であり、第２の半導体層は、厚さが２０ｎｍのｎ型のＡｌＧａＮ（窒化アルミニウムガリウム）層１０である。ＧａＮ層９のＡｌＧａＮ層１０とのヘテロ界面近傍には、自発分極及びピエゾ分極による電荷が生じる。これにより、シートキャリア濃度が１×１０１３ｃｍ―2以上で且つ移動度が１０００ｃｍ2Ｖ／ｓｅｃ以上の２次元電子ガス（２ＤＥＧ）層であるチャネル領域が生成されている。つまり、半導体層積層体８は、２次元電子ガス（２ＤＥＧ）層であるチャネル領域を有し、基板の上に形成されている。半導体層積層体８の上には、互いに間隔をおいて第１のオーミック電極１１Ａと第２のオーミック電極１１Ｂとが形成されている。第１のオーミック電極１１Ａ及び第２のオーミック電極１１Ｂは、チタン（Ｔｉ）とアルミニウム（Ａｌ）とが積層されており、チャネル領域とオーミック接合を形成している。また、コンタクト抵抗を低減するために、ＡｌＧａＮ層１０の一部を除去すると共にＧａＮ層９を４０ｎｍ程度掘り下げて、第１のオーミック電極１１Ａ及び第２のオーミック電極１１ＢがＡｌＧａＮ層１０とＧａＮ層９との界面に接するように形成した例を示している。なお、第１のオーミック電極１１Ａ及び第２のオーミック電極１１Ｂは、ＡｌＧａＮ層１０の上に形成してもよい。ｎ型のＡｌＧａＮ層１０の上における第１のオーミック電極１１Ａと第２のオーミック電極１１Ｂとの間の領域には、第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂが互いに間隔をおいて選択的に形成されている。第１のｐ型半導体層１２Ａの上には第１のゲート電極１３Ａが形成され、第２のｐ型半導体層１２Ｂの上には第２のゲート電極１３Ｂが形成されている。第１のゲート電極１３Ａ及び第２のゲート電極１３Ｂは、それぞれパラジウム（Ｐｄ）と金（Ａｕ）とが積層されており、第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂとオーミック接触している。ＡｌＧａＮ層１０及び第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂを覆うように窒化シリコン（ＳｉＮ）からなる保護膜１４が形成されている。保護膜１４を形成することで、いわゆる電流コラプスの原因となる欠陥を保障し、電流コラプスを改善することが可能となる。第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂは、それぞれ厚さが３００ｎｍで、マグネシウム（Ｍｇ）がドープされたｐ型のＧａＮからなる。第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂと、ＡｌＧａＮ層１０とにより���Ｎ接合がそれぞれ形成される。これにより、第１のオーミック電極１１Ａと第１のゲート電極１３Ａとの間の電圧が例えば０Ｖでは、第１のｐ型ＧａＮ層からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができ、同様に、第２のオーミック電極１１Ｂと第２のゲート電極１３Ｂとの間の電圧が例えば０Ｖ以下のときには、第２のｐ型ＧａＮ層からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができ、いわゆるノーマリーオフ動作をする半導体素子を実現している。第１のオーミック電極１１Ａの電位をＶ１、第１のゲート電極１３Ａの電位をＶ２、第２のゲート電極１３Ｂの電位をＶ３、第２のオーミック電極１１Ｂの電位をＶ４とする。この場合において、Ｖ２がＶ１より１．５Ｖ以上高ければ、第１のｐ型半導体層１２Ａからチャネル領域中に広がる空乏層が縮小するため、チャネル領域に電流を流すことができる。同様にＶ３がＶ４より１．５Ｖ以上高ければ、第２のｐ型半導体層１２Ｂからチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができる。つまり、第１のゲート電極１３Ａのいわゆる閾値電圧及び第２のゲート電極１３Ｂのいわゆる閾値電圧は共に１．５Ｖである。以下においては、第１のゲート電極１３Ａの下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第１のゲート電極１３Ａの閾値電圧を第１の閾値電圧とし、第２のゲート電極１３Ｂの下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第２のゲート電極１３Ｂの閾値電圧を第２の閾値電圧とする。また、第１のｐ型半導体層１２Ａと第２のｐ型半導体層１２Ｂとの間の距離は、第１のオーミック電極１１Ａ及び第２のオーミック電極１１Ｂに印加される最大電圧に耐えられるように構成する。第１のオーミック電極１１Ａと第１のゲート電極１３Ａとの間にゲート駆動信号（すなわち、第一ゲート端子２への制御信号）を入力するようになっている。第２のオーミック電極１１Ｂと第２のゲート電極１３Ｂとの間も同様にゲート駆動信号（すなわち、第二ゲート端子３への制御信号）を入力するようになっている。なお、ドレイン端子４は第１のオーミック電極１１Ａに接続され、ソース端子５は第２のオーミック電極１１Ｂに接続され、第一ゲート端子２は第１のゲート電極１３Ａに接続され、第二ゲート端子３は第２のゲート電極１３Ｂに接続されている。
【００２３】
次に、双方向スイッチ１の動作について説明する。説明のため、第１のオーミック電極１１Ａの電位を０Ｖとし、第一ゲート端子２に印加する電圧をＶｇ１、第二ゲート端子３に印加する電圧をＶｇ２、第２のオーミック電極１１Ｂと第１のオーミック電極１１Ａとの間の電圧をＶｓ２ｓ１、第２のオーミック電極１１Ｂと第１のオーミック電極１１Ａとの間に流れる電流をＩｓ２ｓ１とする。
【００２４】
Ｖ４がＶ１よりも高い場合、例えば、Ｖ４が＋１００Ｖで、Ｖ１が０Ｖの場合において、第一ゲート端子２と第二ゲート端子３の入力電圧であるＶｇ１及びＶｇ２をそれぞれ第１の閾値電圧及び第２の閾値電圧以下の電圧、例えば０Ｖとする。これにより、第１のｐ型半導体層１２Ａから広がる空乏層が、チャネル領域中を第２のｐ型ＧａＮ層の方向へ向けて広がるため、チャネルに流れる電流を遮断することができる。従って、Ｖ４が正の高電圧であっても、第２のオーミック電極１１Ｂから第１のオーミック電極１１Ａへ流れる電流を遮断する遮断状態を実現できる。一方、Ｖ４がＶ１よりも低い場合、例えばＶ４が−１００Ｖで、Ｖ１が０Ｖの場合においても、第２のｐ型半導体層１２Ｂから広がる空乏層が、チャネル領域中を第１のｐ型半導体層１２Ａの方向へ向けて広がり、チャネルに流れる電流を遮断することができる。このため、第２のオーミック電極１１Ｂに負の高電圧が印加されている場合においても、第１のオーミック電極１１Ａから第２のオーミック電極１１Ｂへ流れる電流を遮断することができる。すなわち、双方向スイッチ１の双方向の電流を遮断することが可能となる。
【００２５】
以上のような構造及び動作において、耐圧を確保するためのチャネル領域を第１のゲート電極１３Ａと第２のゲート電極１３Ｂとが共有する。この素子は、１素子分のチャネル領域の面積で双方向スイッチ１が実現可能であり、双方向スイッチ１全体を考えると、２つのダイオードと２つのノーマリーオフ型のＡｌＧａＮ／ＧａＮ−ＨＦＥＴとを用いた場合と比べてチップ面積をより少なくすることができ、双方向スイッチ１の低コスト化及び小型化が可能となる。
【００２６】
次に、第一ゲート端子２、第二ゲート端子３の入力電圧であるＶｇ１及びＶｇ２が、それぞれ第１の閾値電圧及び第２の閾値電圧よりも高い電圧、例えば５Ｖの場合には、第１のゲート電極１３Ａ及び第２のゲート電極１３Ｂに印加される電圧は、共に閾値電圧よりも高くなる。従って、第１のｐ型半導体層１２Ａ及び第２のｐ型半導体層１２Ｂからチャネル領域に空乏層が広がらないため、チャネル領域は第１のゲート電極１３Ａの下側においても、第２のゲート電極１３Ｂの下側においてもピンチオフされない。その結果、第１のオーミック電極１１Ａと第２のオーミック電極１１Ｂとの間に双方向に電流が流れる導通状態を実現できる。
【００２７】
次に、Ｖｇ１を第１の閾値電圧よりも高い電圧とし、Ｖｇ２を第２の閾値電圧以下とした場合の動作について説明する。第一ゲート端子２、第二ゲート端子３を備えた双方向スイッチ１を等価回路で表すと図２（ａ）に示すように第１のトランジスタ１５と第２のトランジスタ１６とが直列に接続された回路とみなすことができる。この場合、第１のトランジスタ１５のソース（Ｓ）が第１のオーミック電極１１Ａ、第１のトランジスタ１５のゲート（Ｇ）が第１のゲート電極１３Ａに対応し、第２のトランジスタ１６のソース（Ｓ）が第２のオーミック電極１１Ｂ、第２のトランジスタ１６のゲート（Ｇ）が第２のゲート電極１３Ｂに対応する。このような回路において、例えば、Ｖｇ１を５Ｖ、Ｖｇ２を０Ｖとした場合、Ｖｇ２が０Ｖであるということは第２のトランジスタ１６のゲートとソースが短絡されている状態と等しいため、双方向スイッチ１は図２（ｂ）に示すような回路とみなすことができる。
【００２８】
さらに、図２（ｂ）に示す第２のトランジスタ１６のソース（Ｓ）をＡ端子、ドレイン（Ｄ）をＢ端子、ゲート（Ｇ）をＣ端子として説明を行う。図に示すＢ端子の電位がＡ端子の電位よりも高い場合には、Ａ端子がソースでＢ端子がドレインであるトランジスタとみなすことができ、このような場合、Ｃ端子（ゲート）とＡ端子（ソース）との間の電圧は０Ｖであり、閾値電圧以下のため、Ｂ端子（ドレイン）からＡ端子（ソース）に電流は流れない。一方、Ａ端子の電位がＢ端子の電位よりも高い場合には、Ｂ端子がソースでＡ端子がドレインのトランジスタとみなすことができる。このような場合、Ｃ端子（ゲート）とＡ端子（ドレイン）との電位が同じであるため、Ａ端子の電位がＢ端子を基準として閾値電圧以下の場合にはＡ端子（ドレイン）からＢ端子（ソース）へ電流を通電しない。Ａ端子の電位がＢ端子を基準として閾値電圧以上となると、ゲートにＢ端子（ソース）を基準として閾値電圧以上の電圧が印加され、Ａ端子（ドレイン）からＢ端子（ソース）へ電流を流すことができる。つまり、トランジスタのゲートとソースとを短絡させた場合、ドレインがカソードでソースがアノードのダイオードとして機能し、その順方向立上り電圧はトランジスタの閾値電圧となる。そのため、図２（ａ）に示す第２のトランジスタ１６の部分は、ダイオードとみなすことができ、図２（ｃ）に示すような等価回路となる。図２（ｃ）に示す等価回路において、双方向スイッチ１のドレイン端子４の電位がソース端子５の電位よりも高い場合、第１のトランジスタ１５の第一ゲート端子２に５Ｖが印加されている場合には、第１のトランジスタ１５はオン状態であり、Ｓ２からＳ１へ電流を流すことが可能となる。ただし、ダイオードの順方向立上り電圧によるオン電圧が発生する。また、双方向スイッチ１のＳ１の電位がＳ２の電位よりも高い場合、その電圧は第２のトランジスタ１６からなるダイオードが担い、双方向スイッチ１のＳ１からＳ２へ流れる電流を阻止する。つまり、第一ゲート端子２に閾値電圧以上の電圧を与え、第二ゲート端子３に閾値電圧以下の電圧を与えることにより、いわゆる双方向素子をオンした状態とドレイン側にダイオードのカソード側を直列接続した動作が可能なスイッチが実現できる。
【００２９】
図３は、双方向スイッチ１のＶｓ２ｓ１とＩｓ２ｓ１との関係であり、（ａ）は、Ｖｇ１とＶｇ２とを同時に変化させた場合を示し、（ｂ）はＶｇ２を第２の閾値電圧以下の０Ｖとし、Ｖｇ１を変化させた場合を示し、（ｃ）はＶｇ１を第１の閾値電圧以下の０ＶとしてＶｇ２を変化させた場合を示している。なお、図３において横軸であるＳ２−Ｓ１間電圧（Ｖｓ２ｓ１）は、第１のオーミック電極１１Ａを基準とした電圧であり、縦軸であるＳ２−Ｓ１間電流（Ｉｓ２ｓ１）は第２のオーミック電極１１Ｂから第１のオーミック電極１１Ａへ流れる電流を正としている。図３（ａ）に示すように、Ｖｇ１及びＶｇ２が０Ｖの場合及び１Ｖの場合には、Ｖｓ２ｓ１が正の場合にも負の場合にもＩｓ２ｓ１は流れず、双方向スイッチ１は遮断状態となる。また、Ｖｇ１とＶｇ２とが共に閾値電圧よりも高くなると、Ｖｓ２ｓ１に応じてＩｓ２ｓ１が双方向に流れる導通状態となる。一方、図３（ｂ）に示すように、Ｖｇ２を第２の閾値電圧以下の０Ｖとし、Ｖｇ１を第１の閾値電圧以下の０Ｖとした場合には、Ｉｓ２ｓ１は双方向に遮断される。しかし、Ｖｇ１を第１の閾値電圧以上の２Ｖ〜５Ｖとした場合には、Ｖｓ２ｓ１が１．５Ｖ未満の場合にはＩｓ２ｓ１が流れないが、Ｖｓ２ｓ１が１．５Ｖ以上になるとＩｓ２ｓ１が流れる。つまり、第２のオーミック電極１１Ｂから第１のオーミック電極１１Ａにのみに電流が流れ、第１のオーミック電極１１Ａから第２のオーミック電極１１Ｂには電流が流れない逆阻止状態となる。また、Ｖｇ１を０Ｖとし、Ｖｇ２を変化させた場合には図３（ｃ）に示すように、第１のオーミック電極１１Ａから第２のオーミック電極１１Ｂにのみに電流が流れ、第２のオーミック電極１１Ｂから第１のオーミック電極１１Ａには電流が流れない逆阻止状態となる。
【００３０】
以上より、双方向スイッチ１は、そのゲートバイアス条件により、双方向の電流を遮断・通電する機能を有すると共に、ダイオード動作も可能であり、そのダイオードの電流が通電する方向も切り換えることができる。以上、説明したように双方向スイッチ１の第一ゲート端子２と第二ゲート端子３のオンあるいはオフ条件に応じて、図４示す４つの動作モードで動作することができる。すなわち、前記第一ゲート端子２のみをオンすると、前記ドレイン端子４から前記ソース端子５間に向けてオン状態の双方向デバイスと逆方向ダイオードが直列接続された半導体として動作する第一モード、前記第二ゲート端子３のみをオンすると、前記ドレイン端子４から前記ソース端子５間に向けて順方向ダイオードとオン状態の双方向デバイスが直列接続された半導体として動作する第二モード、前記第一ゲート端子２および前記第二ゲート端子３をオンすると、前記ドレイン端子４から前記ソース端子５間にダイオードを介さない双方向に導通するように動作する第三モード、前記第一ゲート端子２および前記第二ゲート端子３をオフすると順逆双方向に電流を遮断する第四モードを有するものである。本構造はＪＦＥＴに類似しているが、キャリア注入を意図的に行うという点で、ゲート電界によりチャネル領域内のキャリア変調を行うＪＦＥＴとは全く異なった動作原理により動作する。具体的には、ゲート電圧が３ＶまではＪＦＥＴとして動作するが、ｐｎ接合のビルトインポテンシャルを超える３Ｖ以上のゲート電圧が印加された場合には、ゲートに正孔が注入され、前述したメカニズムにより電流が増加し、大電流且つ低オン抵抗の動作が可能となる。
【００３１】
また、双方向スイッチ１は、第１のゲート電極１３Ａがｐ型の導電性を有する第１のｐ型半導体層１２Ａの上に形成され、第２のゲート電極１３Ｂがｐ型の導電性を有する第２のｐ型半導体層１２Ｂの上に形成されている。このため、第１の半導体層と第２の半導体層との界面領域に生成されるチャネル領域に対して、第１のゲート電極１３Ａ及び第２のゲート電極１３Ｂから順方向のバイアスを印加することにより、チャネル領域内に正孔を注入することができる。窒化物半導体においては正孔の移動度は、電子の移動度よりもはるかに低いため、チャネル領域に注入された正孔は電流を流す担体としてほとんど寄与しない。このため、第１のゲート電極１３Ａ及び第２のゲート電極１３Ｂから注入された正孔は同量の電子をチャネル領域内に発生させるので、チャネル領域内に電子を発生させる効果が高くなり、ドナーイオンのような機能を発揮する。つまり、チャネル領域内においてキャリア濃度の変調を行うことが可能となるため、動作電流が大きいノーマリーオフ型の窒化物半導体層双方向スイッチを実現することが可能となる。
【００３２】
次に、高電位側に単方向スイッチ１７（例えばＭＯＳＦＥＴ）を配し、低電位側に双方向スイッチ１を配したハーフブリッジ回路１８を並列に配してなる双方向スイッチ１を使用した単相インバータ１９の構成について、図５を参照しながら説明する。図に示すように、単相インバータ１９は、双方向スイッチ１ａ、１ｃを低電位側に接続し、高電位側には単方向スイッチ１７ｂ、１７ｄを接続して、各第一ゲート端子２ａ、２ｃ、各第二ゲート端子３ａ、３ｃ、単方向スイッチ１７ｂ、１７ｄのゲート端子２０ｂ、２０ｄへの各信号を制御する制御部２１を備えている。また、第一ゲート端子２ａ、２ｃ、第二ゲート端子３ａ、３ｃおよびゲート端子２０ｂ、２０ｄの駆動は、唯一の電源として備えたゲート駆動電源２２で行なえるように構成している。その動作について、以下説明する。双方向スイッチ１ａ、１ｃが各々第二ゲート端子３ａ、３ｃをオンした際に第一ゲート端子２ａ、２ｃへの駆動電流の供給および接続された電力蓄積部としてのコンデンサ２３ａ〜２３ｄに充電されるようになっている。つまり、コンデンサ２３ａ、２３ｃは、それぞれ低電位側を各ハーフブリッジ回路１８ａ、１８ｂの負荷への出力点３０、３１に接続し、高電位側をゲート駆動電源２２側に接続している。また、コンデンサ２３ｂ、２３ｄもそれぞれ同様に出力点３０、３１に接続し、高電位側はダイオード３２、３３を介してゲート駆動電源２２側に接続している。つまり、コンデンサ２３ｂ、２３ｄは、コンデンサ２３ａ、２３ｄの高電位側に対して、それぞれダイオード３２、３３を介して接続されている。そして、双方向スイッチ１ａ、１ｃの第二ゲート端子３ａ、３ｃをオンした際にコンデンサ２３ａ〜２３ｄへ充電するように構成している。また、充電されたコンデンサ２３ａ、２３ｃの電力は、高電位側に配した単方向スイッチ１７ｂ、１７ｄの駆動電力として使用し、コンデンサ２３ｂ、２３ｄは、低電位側に配した双方向スイッチ１ａ、１ｃの第一ゲート端子２ａ、２ｃを駆動するための電力として使用する。ここで、双方向スイッチ１ａ、１ｃの第一ゲート端子２ａ、２ｃは常時オンするような構成であり、単方向スイッチ１７ｂ、１７ｄのゲート端子２０ｂ、２０ｄの駆動電力に対して、オンしている期間が長いことから、コンデンサ２３ａ、２３ｃの容量に対して、コンデンサ２３ｂ、２３ｄは、より大きい容量（少なくともコンデンサ２３ａ、２３ｃの容量に対して、単方向スイッチ１７ｂ、１７ｄのゲート消費電力と双方向スイッチ１ａ、１ｃの比率を乗算し、その比例演算した結果に対して１．５〜３倍の容量）としている。双方向スイッチ１ａ、１ｃおよび単方向スイッチ１７ｂ、１７ｄのスイッチングを制御することでインバータ出力に任意の波形を生成することが可能となる。
【００３３】
また、双方向スイッチ１ａ、１ｃは、単相インバータ１９の出力側に誘導性負荷が接続され、還流電流を流す場合、単方向スイッチ１７ｂあるいは１７ｄがターンオフするよりも以前に第一ゲート端子２ａあるいは２ｃをターンオンするように制御部２１から信号出力するようになっている。第一ゲート端子２ａあるいは２ｃをターンオンさせることを先に行なうため、誘導負荷接続時の還流電流は、単方向スイッチ１７ｂ、あるいは１７ｄのターンオフにより電流経路を遮断された場合であっても、通流させる経路を確保することができることとなる。さらに、双方向スイッチ１ａ、１ｃは、少なくとも単方向スイッチ１７ｂ、１７ｄがターンオフした後に第二ゲート端子３ａ、３ｃをターンオンするように制御部２１から信号出力するようになっている。第二ゲート端子３ａあるいは３ｃをターンオンさせることを後に行なうため、単方向スイッチ１７ｂ、１７ｄと双方向スイッチ１ａ、１ｃの導通状態の重複、すなわちアーム短絡状態を回避することができることとなる。
【００３４】
さらに、第一ゲート端子２ａ、２ｃに接続したコンデンサ２３ｂ、２３ｄは第一ゲート端子２ａ、２ｃが常時オンさせるため、電力消費が大きくなり、電圧が低下することで、第一ゲート端子２ａ、２ｃをターンオンできなくなる恐れがあるしかし、双方向スイッチ１ａ、１ｃに対して還流電流が流れる際に第二ゲート端子３ａ、３ｃをターンオンさせることで、双方向スイッチ１ａ、１ｃは双方向の導通状態となって、コンデンサ２３ｂ、２３ｄの低電位側はゲート駆動電源の低電位側と導通させることができ、ゲート駆動電源２２からの充電経路を生成することができる。これにより電圧低下を避けることができ、コンデンサ２３ｂ、２３ｄは充分な蓄積容量を確保することができることとなる。
【００３５】
また、この双方向スイッチ１ａ、１ｃに対して還流電流が流れる際に第二ゲート端子３ａ、３ｃをターンオンさせる制御は、コンデンサ２３ｂ、２３ｄへの充電する頻度を高めることを意図しており、還流電流が流れるタイミングで双方向スイッチ１ａ、１ｃの変調を決定する制御に相当するものである。
【００３６】
このような構成によれば、ゲート駆動電源を唯一の電源とすることにより、ゲート駆動のための電源を簡略化することができ、絶縁電源を複数個構成する必要がなく、構成する部品が減少することとなるので、ゲート駆動電源の低コスト化を図ることができる。
【００３７】
また、コンデンサ２３ｂ、２３ｄは、それぞれダイオード３２、３２を介してゲート駆動電源２２に側に接続されていることで、蓄積された電力は第一ゲート端子２ａ、２ｃの駆動にのみ使用されることとなるので、双方向スイッチ１ａ、１ｃの第一ゲート端子２ａ、２ｃをより安定してオン状態に保つことができる。
【００３８】
また、コンデンサ２３ｂ、２３ｄは、コンデンサ２３ａ、２３ｄの高電位側に対して、それぞれダイオード３２、３３を介して接続されていることにより、コンデンサ２３ａ、２３ｄからも電力の供給を受けることもできるので、蓄積容量を確保することが容易になる。
【００３９】
なお、実施の形態において、単相インバータ構成にて説明したが、三相インバータ構成であっても良い。
【００４０】
（実施の形態２）
図６において、図５と同様の構成要素については同一の符号を付し、その詳細な説明は省略する。
【００４１】
図６は、空調ファン用として構成した単方向スイッチ１７と双方向スイッチ１を組み合わせた三相インバータ２４を示し、図６において双方向スイッチ１ａ、１ｃ、１ｅは、並列にダイオード２５ａ、２５ｂ、２５ｃを備え、三相インバータ２４の出力側にモータ等の誘導負荷が接続された際に流れる還流電流を流す経路を確保できることとなる。初期立ち上げ時には、双方向スイッチ１ａ、１ｃ、１ｅの第一ゲート端子２ａ、２ｃ、２ｅに接続したコンデンサ２３ｂ、２３ｄ、２３ｆは充電されていないため、第一ゲート端子２ａ、２ｃ、２ｅをターンオンさせることはできず、還流電流は２５ａ、２５ｂ、２５ｃ側を流れるが、出力周波数が上昇した際には、コンデンサ２３ｂ、２３ｄ、２３ｆへの充放電が可能となることより、双方向スイッチ１ａ、１ｃ、１ｆ側を還流電流が流れることとなる。
【００４２】
上記構成において、初期立ち上げ時にゲート端子に電源供給できない状態にあっても通電する経路が確保することとなるので、特別な初期立ち上げ処理を不要とし、簡単な構成で低コスト化を図ることができる。
【産業上の利用可能性】
【００４３】
本発明にかかる単相あるいは三相インバータおよびそれを用いた空気調和機は、インバータのゲート駆動電源を唯一の電源による構成とすることを可能とするものであるので、空気調和機に使用されるモータ駆動部の低損失化を図りつつ、低コスト化を図るためのインバータとして有用である。
【符号の説明】
【００４４】
１      双方向スイッチ
１ａ、１ｃ、１ｅ  双方向スイッチ
２      第一ゲート端子
２ａ、２ｃ、２ｅ  第一ゲート端子
３      第二ゲート端子
３ａ、３ｃ  第二ゲート端子
４      ドレイン端子
５      ソース端子
６      基板
７      バッファ層
８      半導体層積層体
９      ＧａＮ層
１０    ＡｌＧａＮ層
１１Ａ  第１のオーミック電極
１１Ｂ  第２のオーミック電極
１２Ａ  第１のｐ型半導体層
１２Ｂ  第２のｐ型半導体層
１３Ａ  第１のゲート電極
１３Ｂ  第２のゲート電極
１４    保護膜
１５    第１のトランジスタ
１６    第２のトランジスタ
１７    単方向スイッチ
１７ｂ、１７ｄ  単方向スイッチ
１８    ハーフブリッジ回路
１８ａ、１８ｂ  ハーフブリッジ回路
１９    単相インバータ
２０ｂ、２０ｄ  ゲート端子
２１    制御部
２２    ゲート駆動電源
２３ａ〜２３ｆ  コンデンサ
２４    三相インバータ
２５ａ、２５ｂ、２５ｃ  ダイオード
【図１】
2011160559.tif 000003
【図２】
2011160559.tif 000004
【図３】
2011160559.tif 000005
【図４】
2011160559.tif 000006
【図５】
2011160559.tif 000007
【図６】
2011160559.tif 000008
【図７】
2011160559.tif 000009