(57)【要約】【課題】結晶性の高い微結晶半導体膜の作製法を提供する。または、電気特性が良好な半導体装置を、生産性高く作製する方法を提供する。【解決手段】基板上に第１の微結晶半導体膜を形成した後、当該第１の微結晶半導体膜の表面を平坦化する処理を行い、次に、平坦化された第１の微結晶半導体膜の表面側の非晶質半導体領域を除去する処理を行って、結晶性が高く、且つ平坦性を有する第２の微結晶半導体膜を形成する。次に、第２の微結晶半導体膜上に第３の微結晶半導体膜を形成する。【選択図】図２
2011205077.tif 000002
【特許請求の範囲】
【請求項１】
シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して、基板上に第１の微結晶半導体膜を形成し、
前記第１の微結晶半導体膜を平坦化する処理をし、
前記平坦化された第１の微結晶半導体膜の表層を除去する処理をし、
シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して、前記表層が除去された第１の微結晶半導体膜上に第２の微結晶半導体膜を形成することを特徴とする微結晶半導体膜の作製方法。
【請求項２】
シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して、基板上に第１の微結晶半導体膜を形成し、
前記第１の微結晶半導体膜を、希ガス雰囲気で高周波電力を印加して発生させたプラズマに曝し、
前記希ガス雰囲気で高周波電力を印加して発生させたプラズマに曝された前記第１の微結晶半導体膜を、水素を含む雰囲気で高周波電力を印加して発生させたプラズマに曝した後、
シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して、前記第１の微結晶半導体膜上に第２の微結晶半導体膜を形成することを特徴とする微結晶半導体膜の作製方法
【請求項３】
シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して、基板上に第１の微結晶半導体膜を形成し、
希ガス雰囲気で高周波電力を印加して発生させたプラズマに前記第１の微結晶半導体膜を曝して、表面側に非晶質半導体領域を有する第２の微結晶半導体膜を形成し、
水素を含む雰囲気で高周波電力を印加して発生させたプラズマに前記第２の微結晶半導体膜を曝して、前記第２の微結晶半導体膜の前記非晶質半導体領域を除去して、第３の微結晶半導体膜を形成し、
シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して、前記第３の微結晶半導体膜上に第４の微結晶半導体膜を形成することを特徴とする微結晶半導体膜の作製方法。
【請求項４】
基板上に、ゲート電極を形成し、
前記基板及び前記ゲート電極上にゲート絶縁膜を形成し、
シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して、前記ゲート絶縁膜上に第１の微結晶半導体膜を形成し、
前記第１の微結晶半導体膜を平坦化する処理をし、
前記平坦化された第１の微結晶半導体膜の表層を除去する処理をし、
シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して、前記表層が除去された第１の微結晶半導体膜上に第２の微結晶半導体膜を形成し、
前記第２の微結晶半導体膜上に、微結晶半導体領域及び非晶質半導体領域を有する半導体膜を形成し、
前記半導体膜上に第１の不純物半導体膜を形成し、
前記第１の不純物半導体膜の一部をエッチングして、第２の不純物半導体膜を形成し、
前記第１の微結晶半導体膜、前記第２の微結晶半導体膜、及び前記半導体膜の一部をエッチングして、第１の半導体積層体を形成し、
前記第２の不純物半導体膜上に、ソース電極及びドレイン電極として機能する配線を形成し、
前記第２の不純物半導体膜をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項４において、前記第１の半導体積層体を形成した後、前記第１の半導体積層体上に、ソース電極及びドレイン電極として機能する配線を形成する前において、
前記第１の半導体積層体の側面にプラズマを曝して、前記第１の半導体積層体の側壁に絶縁領域を形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項４または請求項５において、前記第１の微結晶半導体膜を平坦化する処理は、希ガス雰囲気で高周波電力を印加して発生させたプラズマに前記第１の微結晶半導体膜を曝す処理であり、
前記平坦化された第１の微結晶半導体膜の表層を除去する処理は、水素を含む雰囲気で高周波電力を印加して発生させたプラズマに第１の微結晶半導体膜の表面を曝す処理であることを特徴とする半導体装置の作製方法。
【請求項７】
請求項４乃至請求項６において、前記第１の半導体積層体の一部をエッチングして、微結晶半導体領域及び一対の非晶質半導体領域が積層される第２の半導体積層体を形成し、
前記配線、前記一対の不純物半導体膜、前記第２の半導体積層体、及び前記ゲート絶縁膜上に絶縁膜を形成し、
前記絶縁膜上に、バックゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項８】
請求項７において、前記ゲート電極と前記バックゲート電極の上面形状が長手方向に平行であることを特徴とする半導体装置の作製方法。
【請求項９】
請求項７において、前記ゲート電極と前記バックゲート電極が接続していることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項７において、前記バックゲート電極は電気的にフローティングであることを特徴とする半導体装置の作製方法。
【請求項１１】
基板上に、第１の電極を形成し、
前記第１の電極上に、第１の導電型を示す半導体膜を形成し、
前記第１の導電型を示す半導体膜上に、光電変換を奏する半導体膜を形成し、
前記光電変換を奏する半導体膜上に、第２の導電型を示す半導体膜を形成し、
前記第２の導電型を示す半導体膜上に第２の電極を形成し、
前記第１の導電型を示す半導体膜、前記光電変換を奏する半導体膜、及び前記第２の導電型を示す半導体膜のいずれか一以上において、
シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して第１の微結晶半導体膜を形成し、
前記第１の微結晶半導体膜を平坦化する処理をし、
前記平坦化された第１の微結晶半導体膜の表層を除去する処理をし、
シリコンを含む堆積性気体及び水素を混合し、高周波電力を印加して、前記表層が除去された第１の微結晶半導体膜上に第２の微結晶半導体膜を形成することを特徴とする光電変換装置の作製方法。
【請求項１２】
請求項１１において、前記第１の微結晶半導体膜を平坦化する処理は、希ガス雰囲気で高周波電力を印加して発生させたプラズマに前記第１の微結晶半導体膜を曝す処理であり、
前記平坦化された第１の微結晶半導体膜の表層を除去する処理は、水素を含む雰囲気で高周波電力を印加して発生させたプラズマに微結晶半導体膜の表面を曝す処理であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微結晶半導体膜の作製方法、及び当該微結晶半導体膜を用いた半導体装置の作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置、電気光学装置、光電変換装置、半導体回路、及び電子機器は全て半導体装置である。
【背景技術】
【０００３】
電界効果トランジスタの一種として、絶縁表面を有する基板上に形成された半導体膜を用いてチャネル領域が形成される薄膜トランジスタが知られている。薄膜トランジスタのチャネル領域に用いられる半導体膜に、非晶質シリコン、微結晶シリコン及び多結晶シリコンを用いる技術が開示されている（特許文献１乃至５参照）。薄膜トランジスタの代表的な応用例は、液晶テレビジョン装置であり、表示画面を構成する各画素のスイッチングトランジスタとして実用化されている。
【０００４】
また、プラズマＣＶＤ法により作製可能な結晶系シリコンである微結晶シリコンを、光電変換を奏する半導体膜に用いた光電変換装置の開発が進められている（例えば、特許文献６参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−０５３２８３号公報
【特許文献２】特開平５−１２９６０８号公報
【特許文献３】特開２００５−０４９８３２号公報
【特許文献４】特開平７−１３１０３０号公報
【特許文献５】特開２００５−１９１５４６号公報
【特許文献６】特開２０００−２７７４３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
非晶質シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、電界効果移動度及びオン電流が低いといった問題がある。一方、微結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、非晶質シリコン膜でチャネル領域が形成される薄膜トランジスタと比較して、電界効果移動度は向上するもののオフ電流が高くなってしまい、十分なスイッチング特性が得られないといった問題がある。
【０００７】
多結晶シリコン膜がチャネル領域となる薄膜トランジスタは、上記二種類の薄膜トランジスタよりも電界効果移動度が格段に高く、高いオン電流が得られるといった特性がある。この薄膜トランジスタは、その特性により、画素に設けられるスイッチング用のトランジスタとして使用できることに加えて、高速動作が要求されるドライバ回路をも構成することができる。
【０００８】
しかし、多結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタの作製工程は、非晶質シリコン膜を用いてチャネル領域が形成される薄膜トランジスタを作製する場合に比べ、半導体膜の結晶化工程が必要となり、製造コストが増大することが問題となっている。例えば、多結晶シリコン膜の製造のために必要なレーザアニール技術は、レーザビームの照射面積が小さく、大画面の液晶パネルを効率良く生産することができないといった問題がある。
【０００９】
ところで、表示パネルの製造に用いられているガラス基板は、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）と年々大型化が進んでおり、今後は第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）へと大面積化が進むと予測されている。ガラス基板の大型化はコストミニマム設計の思想に基づいている。
【００１０】
これに対して、第１０世代（２９５０ｍｍ×３４００ｍｍ）におけるような大面積のマザーガラス基板に、高速動作が可能な薄膜トランジスタを、生産性良く作製することができる技術は依然として確立されておらず、そのことが産業界の問題となっている。
【００１１】
そこで、本発明の一態様は、結晶性の高い微結晶半導体膜の作製法を提供することを課題とする。または、本発明の一態様は、電気特性が良好な半導体装置を、生産性高く作製する方法を提供することを課題とする。
【課題を解決するための手段】
【００１２】
本発明の一態様は、基板上に第１の微結晶半導体膜を形成した後、当該第１の微結晶半導体膜の表面を平坦化する処理を行い、次に、平坦化された第１の微結晶半導体膜の表層を除去する処理によって平坦化処理によって生じた非晶質半導体領域を除去し、結晶性が高く、且つ平坦性を有する第２の微結晶半導体膜を形成する。次に、第２の微結晶半導体膜上に第３の微結晶半導体膜を形成することを要旨とする。
【００１３】
第１の微結晶半導体膜の表面を平坦化する処理は、希ガス（ヘリウム、ネオン、アルゴン、クリプトン、キセノン）雰囲気で発生させたプラズマに第１の微結晶半導体膜を曝す処理である。希ガス雰囲気で発生させたプラズマには、希ガスイオンが含まれており、当該希ガスイオンを第１の微結晶半導体膜に衝突させることで、第１の微結晶半導体膜の凸部をエッチングすると共に、第１の微結晶半導体膜の結晶粒の隙間に微結晶半導体を充填することができる。当該工程により、結晶粒の間の隙間の占める面積が極めて小さくなる。
【００１４】
しかしながら、平坦化された第１の微結晶半導体膜の表面側には、ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させた希ガスイオンの衝突により、非晶質半導体領域が形成されてしまう。このため、平坦化された第１の微結晶半導体膜の表面側の非晶質半導体領域を除去することにより、結晶粒の間の隙間の数が極めて少なく、その大きさが極めて小さく、結晶性が高く、且つ平坦性を有する第２の微結晶半導体膜を形成することができる。水素を含む雰囲気で発生させたプラズマに、平坦化された第１の微結晶半導体膜を曝すことで、平坦化された第１の微結晶半導体膜の表面側の非晶質半導体領域を除去することができる。水素を含む雰囲気で発生させたプラズマは、微結晶半導体より非晶質半導体をエッチングする速度が速いため、平坦化された第１の微結晶半導体膜の表面側の非晶質半導体領域を選択的にエッチングすることができる。「水素を含む雰囲気」は、水素雰囲気、または水素と不活性ガス（希ガスなど）との混合雰囲気をいう。
【００１５】
第３の微結晶半導体膜は、結晶粒の間の隙間が極めて少なく、結晶性が高く、且つ平坦性を有する第２の微結晶半導体膜を種結晶として、結晶成長するため、結晶粒の間の隙間が極めて少なく、且つ結晶性の高い第３の微結晶半導体膜を形成することができる。
【００１６】
また、本発明の一態様は、上記積層された第１の微結晶半導体膜乃至第３の微結晶半導体膜を用いてチャネル領域を形成する薄膜トランジスタを有する半導体装置の作製方法である。
【００１７】
また、本発明の一態様は、上記積層された第１の微結晶半導体膜乃至第３の微結晶半導体膜を、ｐ型の導電性を示す半導体膜、ｎ型の導電性を示す半導体膜、及び光電変換を奏する半導体膜の一以上に用いた光電変換装置の作製方法である。
【発明の効果】
【００１８】
結晶性が高く、平坦性の高い微結晶半導体膜を形成することができる。また、電気特性が良好な半導体装置を、生産性高く作製することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施の形態に係る微結晶半導体膜の作製方法を説明する断面図である。
【図２】本発明の一実施の形態に係る微結晶半導体膜の作製方法を説明する断面図である。
【図３】本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。
【図４】本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。
【図５】本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。
【図６】本発明の一実施の形態に係る半導体装置の作製方法を説明する上面図である。
【図７】本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。
【図８】本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。
【図９】本発明の一実施の形態に係る光電変換装置の作製方法を説明する断面図である。
【図１０】本発明の一実施の形態に係る光電変換装置の作製方法を説明する断面図である。
【図１１】電子書籍の一例を示す外観図である。
【図１２】テレビジョン装置およびデジタルフォトフレームの例を示す外観図である。
【図１３】携帯型のコンピュータの一例を示す外観図である。
【図１４】微結晶半導体膜の断面ＳＴＥＭ像を説明する図である。
【図１５】微結晶半導体膜の断面ＳＴＥＭ像を説明する図である。
【発明を実施するための形態】
【００２０】
本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態及び実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
【００２１】
なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、または領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。
【００２２】
なお、本明細書にて用いる第１、第２、第３といった序数を用いた用語は、構成要素を識別するために便宜上付したものであり、その数及び順序を限定するものではない。
【００２３】
（実施の形態１）
本実施の形態では、結晶粒の間の隙間の占める面積が小さく、結晶性の高く、平坦性の高い微結晶半導体膜の作製方法について、図１及び図２を用いて説明する。
【００２４】
図１（Ａ）に示すように、基板５１上に絶縁膜５５を形成し、絶縁膜５５上に第１の微結晶半導体膜５７を形成する。
【００２５】
基板５１としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁膜を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。なお、基板５１のサイズに限定はなく、例えば上述のフラットパネルディスプレイの分野でよく使われる第３世代乃至第１０世代のガラス基板を用いることができる。
【００２６】
絶縁膜５５は、ＣＶＤ法またはスパッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜等を、単層でまたは積層して形成することができる。
【００２７】
なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００２８】
なお、絶縁膜５５は形成しなくともよい。
【００２９】
第１の微結晶半導体膜５７としては、微結晶半導体膜、代表的には、微結晶シリコン膜、微結晶シリコンゲルマニウム膜、微結晶ゲルマニウム膜等を用いて形成する。第１の微結晶半導体膜５７は、結晶性の高い微結晶半導体膜を形成することが好ましい。更には、結晶粒の面密度が低い微結晶半導体膜を形成することで、結晶粒の大粒径化が可能である。このため、第１の微結晶半導体膜５７は、結晶粒が接せず、結晶粒の間に隙間を有するものも含まれる。第１の微結晶半導体膜５７の厚さは、１ｎｍ以上１０ｎｍ以下であることが好ましい。なお、結晶粒は、非晶質半導体領域と、単結晶とみなせる微小結晶である結晶子を有する。
【００３０】
第１の微結晶半導体膜５７は、プラズマＣＶＤ装置の処理室内において、結晶粒の結晶性が高くなるような条件を用いて、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈する条件により、微結晶シリコン、微結晶シリコンゲルマニウム、微結晶ゲルマニウム等を形成する。このときの堆積温度は、室温〜３００℃とすることが好ましく、より好ましくは１５０〜２８０℃とする。なお、上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。
【００３１】
シリコンまたはゲルマニウムを含む堆積性気体の代表例としては、ＳｉＨ４、Ｓｉ２Ｈ６、ＧｅＨ４、Ｇｅ２Ｈ６等がある。
【００３２】
なお、絶縁膜５５を窒化シリコン膜で形成すると、第１の微結晶半導体膜５７の堆積初期において非晶質半導体が形成されやすく、第１の微結晶半導体膜５７の結晶性が低くなる。このため、第１の微結晶半導体膜５７の堆積温度を１５０〜２５０℃とする低温条件が好ましい。低温条件により、第１の微結晶半導体膜５７の初期核発生密度が高まり、絶縁膜５５上に非晶質半導体が形成されにくくなり、第１の微結晶半導体膜５７の結晶性が向上する。また、窒化シリコン膜で形成した絶縁膜５５の表面を酸化処理することで、第１の微結晶半導体膜５７の密着性が向上する。酸化処理としては、酸化性気体への暴露、酸化性気体雰囲気でのプラズマ処理等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、水蒸気、酸素及び水素の混合気体等がある。
【００３３】
第１の微結晶半導体膜５７の原料ガスとして、希ガス（ヘリウム、アルゴン、ネオン、クリプトン、キセノン）を用いることで、第１の微結晶半導体膜５７の成膜速度が高まる。また、成膜速度が高まることで、第１の微結晶半導体膜５７に混入される不純物量が低減するため、第１の微結晶半導体膜５７の結晶性を高めることができる。なお、図１（Ａ）においては、第１の微結晶半導体膜５７は平坦な膜で示しているが、結晶性を高めることで、図２（Ａ）に示すように、第１の微結晶半導体膜５７は凹凸状となる場合が多い。
【００３４】
第１の微結晶半導体膜５７を形成する際のグロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には、６０ＭＨｚを印加することで行われる。また、１ＧＨｚ以上のマイクロ波の高周波電力を印加することで行われる。なお、高周波電力がパルス状に印加されるパルス発振や、連続的に印加される連続発振とすることができる。また、ＨＦ帯の高周波電力と、ＶＨＦ帯の高周波電力を重畳させることで、大面積基板においてもプラズマのムラを低減し、均一性を高めることができると共に、堆積速度を高めることができる。
【００３５】
なお、第１の微結晶半導体膜５７を形成する前に、ＣＶＤ装置の処理室内の気体を排気しながら、処理室内にシリコンまたはゲルマニウムを含む堆積性気体を導入して、処理室内の不純物元素を除去することで、第１の微結晶半導体膜５７における不純物量を低減することが可能である。また、第１の微結晶半導体膜５７を形成する前に、フッ素、フッ化窒素、フッ化シラン等のフッ素を含む雰囲気でプラズマを発生させて、絶縁膜５５をプラズマに曝してもよい。
【００３６】
次に、図１（Ｂ）に示すように、第１の微結晶半導体膜５７を平坦化する処理を行う。ここでは、第１の微結晶半導体膜５７を、ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させたプラズマ６１ａに曝す。ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させたプラズマ６１ａは、第１の微結晶半導体膜５７と反応しないプラズマである。このため、ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させたプラズマ６１ａに含まれるヘリウムイオン、ネオンイオン、アルゴンイオン、クリプトンイオン等が、第１の微結晶半導体膜５７に衝突し、第１の微結晶半導体膜５７の凸部を物理的にエッチングすると共に、第１の微結晶半導体膜５７の結晶粒の間の隙間に、エッチングされた微結晶半導体が充填されることで、平坦化された第２の微結晶半導体膜５８を形成することができる。第２の微結晶半導体膜５８は、水溶液、一例としてはフッ化水素酸が浸透しないような、結晶粒の隙間の数が極めて少なく、その大きさが極めて小さく、且つ平坦性を有することが好ましい。なお、当該工程において、ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させたプラズマ６１ａに第１の微結晶半導体膜５７が曝されることで、イオンダメージにより第２の微結晶半導体膜５８の表面側が非晶質化する。
【００３７】
なお、ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させるグロー放電のプラズマ６１ａの生成は、第１の微結晶半導体膜５７の堆積条件を適宜用いることができる。
【００３８】
次に、図１（Ｃ）に示すように、平坦化された第２の微結晶半導体膜５８の表面側の非晶質半導体領域を除去する処理を行う。ここでは、第２の微結晶半導体膜５８を水素を含む雰囲気で発生させたプラズマ６１ｂに曝す。水素を含む雰囲気で発生させたプラズマは、微結晶半導体より非晶質半導体をエッチングしやすいため、平坦化された第２の微結晶半導体膜の表面側の非晶質半導体領域を選択的にエッチングすることができる。以上の工程により、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性を有する第３の微結晶半導体膜５９を形成することができる（図１（Ｄ）参照。）。
【００３９】
なお、水素を含む雰囲気で発生させるグロー放電のプラズマ６１ｂの生成は、第１の微結晶半導体膜５７の堆積条件を適宜用いることができる。
【００４０】
次に、結晶粒の間の隙間の数が極めて少なく、その大きさが極めて小さく、結晶性が高く、且つ平坦性を有する第３の微結晶半導体膜５９上に、第４の微結晶半導体膜６０を形成する。第４の微結晶半導体膜６０は、結晶粒の間の隙間の数が極めて少なく、その大きさが極めて小さく、結晶性が高く、且つ平坦性を有する第３の微結晶半導体膜５９を種結晶として結晶成長する。第３の微結晶半導体膜５９は、結晶粒の間の隙間の占める面積が小さいため、第４の微結晶半導体膜６０に含まれる結晶粒の間の隙間の占める面積を小さくするとともに、結晶性を高めることができる。
【００４１】
第４の微結晶半導体膜６０は、プラズマＣＶＤ装置の処理室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈する条件により、微結晶シリコン、微結晶シリコンゲルマニウム、微結晶ゲルマニウム等を形成する。このときの堆積温度は、室温〜３００℃とすることが好ましく、より好ましくは１５０〜２８０℃とする。なお、上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。
【００４２】
第４の微結晶半導体膜６０の原料ガスとして、希ガスを用いることで、第１の微結晶半導体膜５７と同様に、第４の微結晶半導体膜６０の結晶性を高めることができる。
【００４３】
第４の微結晶半導体膜６０を形成する際の、グロー放電プラズマの生成は、第１の微結晶半導体膜５７の堆積条件を適宜用いることができる。なお、第１の微結晶半導体膜５７及び第４の微結晶半導体膜６０のグロー放電プラズマの生成は、同じ条件であることでスループットを向上させることができるが、異なっていてもよい。
【００４４】
ここで、第１の微結晶半導体膜５７乃至第４の微結晶半導体膜６０の形成の様子について、図２を用いて説明する。
【００４５】
図２（Ａ）は、第１の微結晶半導体膜５７の拡大図である。第１の微結晶半導体膜５７は、結晶粒の結晶性が高くなるような条件で形成される。代表的には、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈する。上記のようにシリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を高くすることで、第１の微結晶半導体膜５７の堆積と同時に、第１の微結晶半導体膜５７に含まれる非晶質半導体がエッチングされる。この結果、結晶性の高い結晶粒５７ａが形成されるが、結晶粒５７ａの間の非晶質半導体をもエッチングされてしまうため、隙間５７ｂが生じてしまう。また、結晶粒５７ａの粒径の増大により結晶粒５７ａの表面粗さが増加すると、複数の結晶粒５７ａの隙間５７ｂに成膜前駆体が入射する確率が低減し、結晶粒５７ａの隙間５７ｂが微結晶半導体で充填されない。結晶粒の結晶性が高いことで第１の微結晶半導体膜５７の結晶性も高くなる。これらのことから、当該隙間５７ｂにより、キャリアの移動が妨げられるため、上記に示すような結晶性の高い微結晶半導体膜を用いて薄膜トランジスタを作製しても、電気特性が向上しない。
【００４６】
そこで、凹凸状の第１の微結晶半導体膜５７を、ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させたプラズマ６１ａに曝す。ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させたプラズマ６１ａは、第１の微結晶半導体膜と反応しないプラズマである。このため、ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させたプラズマ６１ａに含まれるヘリウムイオン、ネオンイオン、アルゴンイオン、クリプトンイオン等が、第１の微結晶半導体膜５７の結晶粒５７ａに物理的に衝突し、結晶粒５７ａの凸部を選択的にエッチングすると共に、エッチングされた結晶粒５７ａの間の隙間５７ｂに、エッチングされた微結晶半導体が充填される。これらの結果、図２（Ｂ）に示すように、平坦化された第２の微結晶半導体膜５８を形成することができる。なお、当該工程において、ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させたプラズマ６１ａに第１の微結晶半導体膜５７が曝されることで、結晶粒の表面側にイオンダメージが入ってしまい、結晶粒５８ａ上に非晶質半導体領域５８ｂが形成されてしまう。
【００４７】
そこで、第２の微結晶半導体膜５８の表面側の非晶質半導体領域５８ｂを除去する。ここでは、第２の微結晶半導体膜５８を水素を含む雰囲気で発生させたプラズマ６１ｂに曝す。水素を含む雰囲気で発生させたプラズマ６１ｂは、微結晶半導体より非晶質半導体のほうがエッチングする速度が速いため、平坦化された第２の微結晶半導体膜５８の表面側の非晶質半導体領域５８ｂを選択的にエッチングし、結晶粒５８ａを残存することができる。以上の工程により、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性を有する第３の微結晶半導体膜５９を形成することができる（図２（Ｃ）参照。）。
【００４８】
次に、図２（Ｄ）に示すように、第３の微結晶半導体膜５９上に、第４の微結晶半導体膜６０を形成する。第４の微結晶半導体膜６０は、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性を有する第３の微結晶半導体膜５９を種結晶として結晶成長する。第３の微結晶半導体膜５９は、結晶粒の間の隙間の占める面積が小さいため、第４の微結晶半導体膜６０に含まれる結晶粒の間の隙間の占める面積が小さくなると共に、結晶性を高めることができる。
【００４９】
本実施の形態において、微結晶半導体膜を形成した後、当該微結晶半導体膜を平坦化する工程及び結晶性を高める工程の後、微結晶半導体膜を積層形成することで、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性を有する微結晶半導体膜を形成することができる。
【００５０】
第１の微結晶半導体膜５７、第３の微結晶半導体膜５９、及び第４の微結晶半導体膜６０は、微結晶半導体で形成される。微結晶半導体とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体である。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒の径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の柱状結晶または針状結晶が基板表面に対して法線方向に成長している。このため、柱状結晶または針状結晶の界面には、結晶粒界が形成される場合もある。
【００５１】
微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含んでいる。さらに、希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
【００５２】
本実施の形態により、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性を有する微結晶半導体膜を作製することができる。
【００５３】
（実施の形態２）
本実施の形態では、本発明の一形態である半導体装置に形成される薄膜トランジスタの作製方法について、図３乃至図６を参照して説明する。なお、薄膜トランジスタは、ｐ型よりもｎ型の方がキャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができて好ましい。そのため、本実施の形態では、ｎ型の薄膜トランジスタの作製方法について説明する。
【００５４】
なお、オン電流とは、薄膜トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧が薄膜トランジスタの閾値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流である。
【００５５】
また、オフ電流とは、薄膜トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧が薄膜トランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。
【００５６】
図３（Ａ）に示すように、基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３（第１のゲート電極ともいう。）を覆うゲート絶縁膜１０５を形成し、ゲート絶縁膜１０５上に第１の微結晶半導体膜１０７を形成する。
【００５７】
基板１０１としては、実施の形態１に示す基板５１を適宜用いることができる。
【００５８】
ゲート電極１０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム、ニッケル等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、Ａｇ−Ｐｄ−Ｃｕ合金、Ａｌ−Ｎｄ合金、Ａｌ−Ｎｉ合金などを用いてもよい。
【００５９】
例えば、ゲート電極１０３の二層の積層構造としては、アルミニウム膜上にモリブデン膜を積層した二層の積層構造、または銅膜上にモリブデン膜を積層した二層構造、または銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、窒化チタン膜とモリブデン膜とを積層した二層構造、酸素を含む銅−マグネシウム合金膜と銅膜とを積層した二層構造、酸素を含む銅−マンガン合金膜と銅膜とを積層した二層構造、銅−マンガン合金膜と銅膜とを積層した二層構造などとすることが好ましい。三層の積層構造としては、タングステン膜または窒化タングステン膜と、アルミニウムとシリコンの合金膜またはアルミニウムとチタンの合金膜と、窒化チタン膜またはチタン膜とを積層した三層積層とすることが好ましい。電気的抵抗が低い膜上にバリア膜として機能する金属膜が積層されることで、電気的抵抗を低くでき、且つ金属膜から半導体膜への金属元素の拡散を防止することができる。
【００６０】
ゲート電極１０３は、基板１０１上に、スパッタリング法または真空蒸着法を用いて、上記した材料により導電膜を形成し、該導電膜上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電膜をエッチングして形成することができる。また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、ゲート電極１０３と、基板１０１との密着性向上を目的として、上記の金属材料の窒化物膜を、基板１０１と、ゲート電極１０３との間に設けてもよい。ここでは、基板１０１上に導電膜を形成し、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて、当該導電膜をエッチングする。
【００６１】
なお、ゲート電極１０３の側面は、テーパー形状とすることが好ましい。これは、後の工程で、ゲート電極１０３上に形成される絶縁膜、半導体膜及び配線が、ゲート電極１０３の段差箇所において切断しないためである。ゲート電極１０３の側面をテーパー形状にするためには、レジストで形成されるマスクを後退させつつエッチングを行えばよい。
【００６２】
また、ゲート電極１０３を形成する工程により、ゲート配線（走査線）及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極１０３とは別に設けてもよい。
【００６３】
ゲート絶縁膜１０５は、実施の形態１に示す絶縁膜５５を適宜用いて形成することができる。また、ゲート絶縁膜１０５を酸化シリコンまたは酸化窒化シリコンにより形成することで、薄膜トランジスタの閾値電圧の変動を低減することができる。
【００６４】
ゲート絶縁膜１０５は、ＣＶＤ法またはスパッタリング法等を用いて形成することができる。ゲート絶縁膜１０５のＣＶＤ法による形成工程において、グロー放電プラズマの生成は、実施の形態１に示す第１の微結晶半導体膜５７の堆積条件を適宜用いることができる。また、高周波数が１ＧＨｚ以上であるマイクロ波プラズマＣＶＤ装置を用いてゲート絶縁膜１０５を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。
【００６５】
また、ゲート絶縁膜１０５として、有機シランガスを用いたＣＶＤ法により酸化シリコン膜を形成することで、後に形成する半導体膜の結晶性を高めることが可能であるため、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【００６６】
第１の微結晶半導体膜１０７は、実施の形態１に示す第１の微結晶半導体膜５７と同様に、結晶粒の結晶性が高くなるような条件で形成することができる。
【００６７】
第１の微結晶半導体膜１０７の原料ガスとして、希ガスを用いることで、第１の微結晶半導体膜１０７の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、レーザー処理等含まないためスループットを高めることができる。
【００６８】
次に、実施の形態１と同様に、第１の微結晶半導体膜１０７を平坦化する処理を行う。ここでは、第１の微結晶半導体膜１０７を、希ガス雰囲気で発生させたプラズマ６１ａに曝す。当該工程により、第１の微結晶半導体膜１０７の凸部を物理的にエッチングすると共に、結晶粒の間の隙間を微結晶半導体で充填することで、図３（Ｂ）に示すように、平坦化された第２の微結晶半導体膜１０８を形成することができる。なお、当該工程において、ヘリウム、ネオン、アルゴン、クリプトン等の希ガス雰囲気で発生させたプラズマ６１ａに、第１の微結晶半導体膜１０７が曝されることで、イオンダメージにより第２の微結晶半導体膜１０８の表面側に非晶質半導体領域が形成される。
【００６９】
次に、平坦化された第２の微結晶半導体膜１０８表面側に形成された非晶質半導体領域を除去する処理を行う。ここでは、第２の微結晶半導体膜１０８を水素を含む雰囲気で発生させたプラズマ６１ｂに曝す。この結果、図３（Ｃ）に示すように、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性を有する第３の微結晶半導体膜１０９を形成することができる。
【００７０】
次に、第３の微結晶半導体膜１０９上に第４の微結晶半導体膜１１０を形成する。第４の微結晶半導体膜１１０は、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性を有する第３の微結晶半導体膜１０９を種結晶として結晶成長する。この結果、第４の微結晶半導体膜１１０に含まれる結晶粒の間の隙間の占める面積を小さくするとともに、結晶粒の結晶性を高めることができる。
【００７１】
第４の微結晶半導体膜１１０の原料ガスとして希ガスを用いることで、第１の微結晶半導体膜１０７と同様に、第４の微結晶半導体膜１１０の結晶性を高めることができる。このため、薄膜トランジスタのオン電流及び電界効果移動度が高まると共に、レーザー処理等含まないためスループットを高めることができる。
【００７２】
次に、図３（Ｄ）に示すように、第４の微結晶半導体膜１１０上に半導体膜１１１を形成する。半導体膜１１１は、微結晶半導体領域１１１ａ及び非晶質半導体領域１１１ｂを含む。次に、半導体膜１１１上に、不純物半導体膜１１３を形成する。次に、不純物半導体膜１１３上にレジストで形成されるマスク１１５を形成する。
【００７３】
第４の微結晶半導体膜１１０を種結晶として、部分的に結晶成長させる条件（部分的に結晶成長が抑制される条件）で、微結晶半導体領域１１１ａ及び非晶質半導体領域１１１ｂを有する半導体膜１１１を形成することができる。
【００７４】
半導体膜１１１は、プラズマＣＶＤ装置の処理室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。グロー放電プラズマの生成は、第１の微結晶半導体膜１０７と同様にすることができる。
【００７５】
このとき、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比は、第１の微結晶半導体膜１０７または第４の微結晶半導体膜１１０と同様に微結晶半導体膜を形成する流量比を用い、さらに原料ガスに窒素を含む気体を用いる条件とすることで、第１の微結晶半導体膜１０７及び第４の微結晶半導体膜１１０の堆積条件よりも、結晶成長を低減することができる。具体的には、半導体膜１１１の堆積初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に結晶成長が抑制され、錐形状の微結晶半導体領域が成長すると共に、非晶質半導体領域が形成される。さらに、堆積中期または後期では、錐形状の微結晶半導体領域の結晶成長が停止し、非晶質半導体領域のみが堆積される。この結果、半導体膜１１１において、微結晶半導体領域１１１ａ、及び欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体膜で形成される非晶質半導体領域１１１ｂを形成することができる。
【００７６】
半導体膜１１１を形成する条件のガス流量比は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量が１０〜２０００倍、好ましくは１０〜２００倍である。なお、通常の非晶質半導体膜を形成する条件のガス流量比は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量は０〜５倍である。
【００７７】
また、半導体膜１１１の原料ガスに、希ガスを導入することで、成膜速度を高めることができる。
【００７８】
半導体膜１１１の厚さは、５０〜３５０ｎｍとすることが好ましく、さらに好ましくは１２０〜２５０ｎｍとする。
【００７９】
ここで、図３（Ｄ）に示すゲート絶縁膜１０５と、不純物半導体膜１１３との間の拡大図を、図４に示す。
【００８０】
図４（Ａ）に示すように、半導体膜１１１の微結晶半導体領域１１１ａは凹凸状であり、凸部はゲート絶縁膜１０５側から非晶質半導体領域１１１ｂに向かって、先端が狭まる（凸部の先端が鋭角である）凸状（錐形状）である。なお、微結晶半導体領域１１１ａの形状は、ゲート絶縁膜１０５側から非晶質半導体領域１１１ｂに向かって幅が広がる凸状（逆錐形状）であってもよい。
【００８１】
微結晶半導体の厚さ（第３の微結晶半導体膜１０９、第４の微結晶半導体膜１１０および微結晶半導体領域１１１ａの合計の厚さ）、即ち、微結晶半導体とゲート絶縁膜１０５との界面から、微結晶半導体領域１１１ａの突起（凸部）の先端までの距離を、５ｎｍ以上３１０ｎｍ以下（ただし、微結晶半導体領域１１１ａの突起は不純物半導体膜１１３に達しない。）とすることで、薄膜トランジスタのオフ電流を低減することができる。
【００８２】
また、半導体膜１１１に含まれる酸素及び窒素の二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）によって計測される濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３未満とすることで、微結晶半導体領域１１１ａの結晶性を高めることができるため好ましい。なお、ここでは、特に測定方法が記載されていない場合は、濃度はＳＩＭＳにより測定された値である。
【００８３】
非晶質半導体領域１１１ｂは、窒素を有する非晶質半導体で形成される。窒素を有する非晶質半導体に含まれる窒素は、例えばＮＨ基またはＮＨ２基として存在していてもよい。非晶質半導体としては、アモルファスシリコンを用いる。
【００８４】
窒素を有する非晶質半導体は、従来の非晶質半導体と比較して、ＣＰＭ（Ｃｏｎｓｔａｎｔ  ｐｈｏｔｏｃｕｒｒｅｎｔ  ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体である。即ち、窒素を有する非晶質半導体は、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体である。窒素を有する非晶質半導体は、価電子帯のバンド端における準位のテール（裾）の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、窒素を有する非晶質半導体を微結晶半導体領域１１１ａ及び不純物半導体膜１１３の間に設けることで、薄膜トランジスタのオフ電流を低減することができる。また、窒素を有する非晶質半導体を設けることで、オン電流と電界効果移動度を高めることが可能である。
【００８５】
さらに、窒素を有する非晶質半導体は、低温フォトルミネッセンス分光によるスペクトルのピークが、１．３１ｅＶ以上１．３９ｅＶ以下の範囲にある。なお、微結晶半導体、代表的には微結晶シリコンを低温フォトルミネッセンス分光により測定したスペクトルのピークは、０．９８ｅＶ以上１．０２ｅＶ以下の範囲にあり、窒素を有する非晶質半導体は、微結晶半導体とは異なる特徴を有する。
【００８６】
また、非晶質半導体領域１１１ｂの他に、微結晶半導体領域１１１ａにも、ＮＨ基またはＮＨ２基を有してもよい。
【００８７】
また、図４（Ｂ）に示すように、非晶質半導体領域１１１ｂに、粒径が１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下の半導体結晶粒１１１ｃを含ませることで、更にオン電流と電界効果移動度を高めることが可能である。
【００８８】
ゲート絶縁膜１０５側から非晶質半導体領域１１１ｂに向かって、先端が狭まる凸状（錐形状）の微結晶半導体または幅が広がる凸状の微結晶半導体は、微結晶半導体が堆積する条件で第２の微結晶半導体膜を形成した後、結晶成長を低減する条件で結晶成長させると共に、非晶質半導体を堆積することで、このような構造となる。
【００８９】
半導体膜１１１の微結晶半導体領域１１１ａは、錐形状または逆錐形状であるため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向（膜厚方向）における抵抗、即ち、半導体膜１１１の抵抗を下げることが可能である。また、微結晶半導体領域１１１ａと不純物半導体膜１１３との間に、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い、窒素を有する非晶質半導体を有するため、トンネル電流が流れにくくなる。以上のことから、本実施の形態に示す薄膜トランジスタは、オン電流及び電界効果移動度を高めるとともに、オフ電流を低減することができる。
【００９０】
ここでは、半導体膜１１１の原料ガスに窒素を含む気体を含ませて、微結晶半導体領域１１１ａ及び非晶質半導体領域１１１ｂを有する半導体膜１１１を形成したが、他の半導体膜１１１の形成方法として、第４の微結晶半導体膜１１０の表面に窒素を含む気体を曝して、第４の微結晶半導体膜１１０の表面に窒素を吸着させた後、シリコンまたはゲルマニウムを含む堆積性気体及び水素を原料ガスとして半導体膜１１１を形成することで、微結晶半導体領域１１１ａ及び非晶質半導体領域１１１ｂを有する半導体膜１１１を形成することができる。
【００９１】
不純物半導体膜１１３は、リンが添加されたアモルファスシリコン、リンが添加された微結晶シリコン等で形成する。また、リンが添加されたアモルファスシリコン及びリンが添加された微結晶シリコンの積層構造とすることもできる。なお、薄膜トランジスタとして、ｐチャネル型薄膜トランジスタを形成する場合は、不純物半導体膜１１３は、ボロンが添加された微結晶シリコン、ボロンが添加されたアモルファスシリコン等で形成する。なお、半導体膜１１１と、のちに形成する配線１２９ａ、１２９ｂとがオーミックコンタクトをする場合は、不純物半導体膜１１３を形成しなくともよい。
【００９２】
不純物半導体膜１１３は、プラズマＣＶＤ装置の処理室内において、シリコンを含む堆積性気体と、水素と、ホスフィン（水素希釈またはシラン希釈）とを混合し、グロー放電プラズマにより、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンを形成する。なお、ｐ型の薄膜トランジスタを作製する場合は、不純物半導体膜１１３として、ホスフィンの代わりに、ジボランを用いて、グロー放電プラズマにより形成すればよい。
【００９３】
また、不純物半導体膜１１３を、リンが添加された微結晶シリコン、またはボロンが添加された微結晶シリコンで形成する場合は、半導体膜１１１と、不純物半導体膜１１３との間に、微結晶半導体膜、代表的には微結晶シリコン膜を形成することで、界面の特性を向上させることができる。この結果、不純物半導体膜１１３と、半導体膜１１１との界面に生じる抵抗を低減することができる。この結果、薄膜トランジスタのソース領域、半導体膜、及びドレイン領域を流れる電流量を増加させ、オン電流及び電界効果移動度の増加が可能となる。
【００９４】
レジストで形成されるマスク１１５はフォトリソグラフィ工程により形成することができる。
【００９５】
次に、レジストで形成されるマスク１１５を用いて、第３の微結晶半導体膜１０９、第４の微結晶半導体膜１１０、半導体膜１１１、及び不純物半導体膜１１３をエッチングする。この工程により、第３の微結晶半導体膜１０９、第４の微結晶半導体膜１１０、半導体膜１１１、及び不純物半導体膜１１３を素子毎に分離し、半導体積層体１１７、及び不純物半導体膜１２１を形成する。なお、半導体積層体１１７は、第３の微結晶半導体膜１０９、第４の微結晶半導体膜１１０、及び半導体膜１１１それぞれの一部であり、第３の微結晶半導体膜１０９、第４の微結晶半導体膜１１０、及び半導体膜１１１の微結晶半導体領域１１１ａそれぞれの一部を含む微結晶半導体領域１１７ａと、半導体膜１１１の非晶質半導体領域１１１ｂの一部を含む非晶質半導体領域１１７ｂとを有する。この後、レジストで形成されるマスク１１５を除去する（図３（Ｅ）参照。）。
【００９６】
次に、不純物半導体膜１２１上に導電膜１２７を形成する（図５（Ａ）参照。）。導電膜１２７は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等を用いて単層で、または積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（ゲート電極１０３に用いることができるＡｌ−Ｎｄ合金等）により形成してもよい。ドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。ドナーとなる不純物元素が添加された結晶性シリコンと接する側の膜を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としてもよい。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物で挟んだ積層構造としてもよい。導電膜１２７は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。また、導電膜１２７は、銀、金または銅等の導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法等を用いて吐出し、焼成することで形成しても良い。
【００９７】
次に、フォトリソグラフィ工程によりレジストで形成されるマスクを形成し、当該レジストで形成されるマスクを用いて導電膜１２７をエッチングして、ソース電極及びドレイン電極として機能する配線１２９ａ、１２９ｂを形成する（図５（Ｂ）参照。）。導電膜１２７のエッチングはドライエッチングまたはウェットエッチングを用いることができる。なお、配線１２９ａ、１２９ｂの一方は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とを別に設けてもよい。
【００９８】
次に、不純物半導体膜１２１及び半導体積層体１１７の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜１３１ａ、１３１ｂを形成する。また、微結晶半導体領域１３３ａ及び一対の非晶質半導体領域１３３ｂを有する半導体積層体１３３を形成する。このとき、微結晶半導体領域１３３ａが露出されるように半導体積層体１１７をエッチングすることで、配線１２９ａ、１２９ｂで覆われる領域では微結晶半導体領域１３３ａ及び非晶質半導体領域１３３ｂが積層され、配線１２９ａ、１２９ｂで覆われず、かつ少なくともゲート電極と重なる領域においては、微結晶半導体領域１３３ａが露出する半導体積層体１３３となる。即ち、バックチャネルにおいて、微結晶半導体領域１３３ａが露出する半導体積層体１３３となる。
【００９９】
ここでは、エッチングにおいて、配線１２９ａ、１２９ｂの端部と、不純物半導体膜１３１ａ、１３１ｂの端部とが揃っている場合もあるが、端部とが揃っていない場合もある。
【０１００】
次に、ドライエッチングを行ってもよい。ドライエッチングの条件は、露出している微結晶半導体領域１３３ａ及び露出している非晶質半導体領域１３３ｂにダメージが入らず、且つ微結晶半導体領域１３３ａ及び非晶質半導体領域１３３ｂに対するエッチングレートが低い条件を用いる。エッチングガスとしては、代表的にはＣｌ２、ＣＦ４、またはＮ２等を用いる。また、エッチング方法については特に限定はなく、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）方式、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）方式、電子サイクロトン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）方式等を用いることができる。
【０１０１】
次に、微結晶半導体領域１３３ａ及び非晶質半導体領域１３３ｂの表面にプラズマ処理、代表的には水プラズマ処理、酸素プラズマ処理、アンモニアプラズマ処理、窒素プラズマ処理等を行う。
【０１０２】
水プラズマ処理は、水を主成分とするガスを反応空間に導入し、プラズマを生成して、行うことができる。この後、レジストで形成されるマスクを除去する。なお、当該レジストで形成されるマスクの除去は、不純物半導体膜１２１及び半導体積層体１１７のドライエッチング前に行ってもよい。
【０１０３】
上記したように、微結晶半導体領域１３３ａ及び非晶質半導体領域１３３ｂを形成した後に、微結晶半導体領域１３３ａ及び非晶質半導体領域１３３ｂにダメージを与えない条件で更なるドライエッチングを行うことで、露出した微結晶半導体領域１３３ａ及び露出した非晶質半導体領域１３３ｂ上に存在する残渣などの不純物を除去することができる。また、ドライエッチングに続けて水プラズマ処理を行うことで、微結晶半導体領域１３３ａの欠陥を低減することができる。また、プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁性を高めることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。
【０１０４】
なお、レジストで形成されるマスクを用いて導電膜１２７をエッチングし、配線１２９ａ、１２９ｂを形成し、半導体積層体１１７の非晶質半導体領域１１７ｂの途中までエッチングした後、レジストで形成されるマスクを除去する。次に、配線１２９ａ、１２９ｂをマスクとして、半導体積層体１１７の非晶質半導体領域及び微結晶半導体領域それぞれの一部をエッチングして、微結晶半導体領域１３３ａが露出する半導体積層体１３３を形成することができる。当該工程により、微結晶半導体領域１３３ａが剥離液、及びレジストの残渣物に触れることがない。また、レジストで形成されるマスクを除去した後、配線１２９ａ、１２９ｂを用いて、非晶質半導体領域１３３ｂをエッチングして、微結晶半導体領域１３３ａを露出する。このため、剥離液、及びレジストの残渣物に触れた非晶質半導体領域は、バックチャネルには残存しない。この結果、バックチャネルに残存した剥離液、及びレジストの残渣物によるリーク電流が発生しないため、薄膜トランジスタのオフ電流をより低減することができる。
【０１０５】
以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。また、本実施の形態に示す構造とすることで、オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを生産性高く作製することができる。
【０１０６】
次に、絶縁膜１３７（第２のゲート絶縁膜ともいう。）を形成する。絶縁膜１３７は、ゲート絶縁膜１０５と同様に形成することができる。
【０１０７】
次に、フォトリソグラフィ工程によりレジストでなるマスクを形成し、該マスクを用いて絶縁膜１３７に開口部（図示しない。）を形成する。次に、バックゲート電極１３９（第２のゲート電極ともいう。）を形成する（図５（Ｃ）参照）。以上の工程により、デュアルゲート型の薄膜トランジスタを作製することができる。
【０１０８】
バックゲート電極１３９は、配線１２９ａ、１２９ｂと同様に形成することができる。また、バックゲート電極１３９は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、または酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を用いて形成することができる。
【０１０９】
また、バックゲート電極１３９は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。バックゲート電極１３９は、シート抵抗が１００００Ω／□以下であって、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０１１０】
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又は、アニリン、ピロール及びチオフェンの２種以上の共重合体若しくはその誘導体などがある。
【０１１１】
バックゲート電極１３９は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。また、バックゲート電極１３９は、銀、金または銅等の導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法等を用いて吐出し、焼成することで形成しても良い。上記材料のいずれかを用いた薄膜を形成した後、フォトリソグラフィ工程によりレジストでなるマスクを形成し、該マスクを用いて上記薄膜をエッチングすることで、形成できる。また、透光性を有する導電性高分子を含む導電性組成物を塗布または印刷した後、焼成して形成することができる。
【０１１２】
次に、薄膜トランジスタの平面図である図６を用いて、バックゲート電極の形状を説明する。
【０１１３】
図６（Ａ）に示すように、バックゲート電極１３９は、ゲート電極１０３と平行に形成することができる。この場合、バックゲート電極１３９に印加する電圧と、ゲート電極１０３に印加する電圧とを、それぞれ任意に制御することが可能である。このため、薄膜トランジスタのしきい値電圧を制御することができる。また、キャリアが流れる領域、即ちチャネル領域が、微結晶半導体領域のゲート絶縁膜１０５側、及び絶縁膜１３７側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
【０１１４】
また、図６（Ｂ）に示すように、バックゲート電極１３９は、ゲート電極１０３に接続させることができる。即ち、ゲート絶縁膜１０５及び絶縁膜１３７に形成した開口部１５０において、ゲート電極１０３及びバックゲート電極１３９が接続する構造とすることができる。この場合、バックゲート電極１３９に印加する電圧と、ゲート電極１０３に印加する電圧とは、等しい。この結果、半導体膜において、キャリアが流れる領域、即ちチャネル領域が、微結晶半導体領域のゲート絶縁膜１０５側、及び絶縁膜１３７側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
【０１１５】
また、図６（Ｃ）に示すように、バックゲート電極１３９は、ゲート電極１０３と接続せず、フローティングでもよい。バックゲート電極１３９に電圧を印加せずとも、チャネル領域が、微結晶半導体領域のゲート絶縁膜１０５側、及び絶縁膜１３７側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
【０１１６】
さらには、図６（Ｄ）に示すように、バックゲート電極１３９は、絶縁膜１３７を介して配線１２９ａ、１２９ｂと重畳してもよい。ここでは、図６（Ａ）に示す構造のバックゲート電極１３９を用いて示したが、図６（Ｂ）及び図６（Ｃ）に示すバックゲート電極１３９も同様に配線１２９ａ、１２９ｂと重畳してもよい。
【０１１７】
本実施の形態に示すシングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタは、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜でチャネル領域を形成することが可能である。このため、シングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタのキャリアの移動量が増加し、オン電流及び電界効果移動度を高めることができる。また、微結晶半導体領域１３３ａと、不純物半導体膜１３１ａ、１３１ｂの間に、非晶質半導体領域１３３ｂを有する。このため、薄膜トランジスタのオフ電流を低減することができる。以上のことから、シングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタの面積を小さくすることが可能であり、半導体装置の高集積化が可能である。また、表示装置の駆動回路に本実施の形態に示す薄膜トランジスタを用いることで、駆動回路の面積を低減できるため、表示装置の狭額縁化が可能である。
【０１１８】
（実施の形態３）
本実施の形態では、実施の形態２と比較して、オフ電流の低い薄膜トランジスタの作製方法について、図３及び図７を用いて説明する。
【０１１９】
実施の形態２と同様に、図３の工程を経て、図７（Ａ）に示すように、半導体積層体１１７及び不純物半導体膜１２１上に導電膜１２７を形成する。
【０１２０】
次に、フォトリソグラフィ工程によりレジストで形成されるマスクを形成し、当該レジストで形成されるマスクを用いて導電膜１２７をエッチングして、ソース電極及びドレイン電極として機能する配線１２９ａ、１２９ｂを形成する。導電膜１２７のエッチングはドライエッチングまたはウェットエッチングを用いることができる。なお、配線１２９ａ、１２９ｂの一方は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。
【０１２１】
次に、不純物半導体膜１２１及び半導体積層体１１７の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜１３１ａ、１３１ｂを形成する。また、微結晶半導体領域１４３ａ及び非晶質半導体領域１４３ｂを有する半導体積層体１４３を形成する（図７（Ｂ）参照。）。このとき、非晶質半導体領域１４３ｂが露出されるように半導体積層体１１７をエッチングすることで、バックチャネルにおいて非晶質半導体領域１４３ｂが露出する半導体積層体１４３となる。
【０１２２】
次に、実施の形態２と同様に、ドライエッチングを行ってもよい。
【０１２３】
次に、実施の形態２と同様に、非晶質半導体領域１４３ｂの表面にプラズマ処理、代表的には水プラズマ処理、酸素プラズマ処理、アンモニアプラズマ処理、窒素プラズマ処理等を行ってもよい。
【０１２４】
以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。また、本実施の形態に示す構造とすることで、オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを生産性高く作製することができる。
【０１２５】
次に、絶縁膜１３７を形成する。絶縁膜１３７は、ゲート絶縁膜１０５と同様に形成することができる。
【０１２６】
次に、フォトリソグラフィ工程によりレジストでなるマスクを形成し、該マスクを用いて絶縁膜１３７に開口部（図示しない。）を形成する。次に、バックゲート電極１３９を形成する（図７（Ｃ）参照）。以上の工程により、デュアルゲート型の薄膜トランジスタを作製することができる。
【０１２７】
本実施の形態に示すシングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタは、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜でチャネル領域を形成することが可能である。このため、シングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタのキャリアの移動量が増加し、オン電流及び電界効果移動度を高めることができる。また、微結晶半導体領域１４３ａと、不純物半導体膜１３１ａ、１３１ｂの間に、非晶質半導体領域１４３ｂを有し、且つバックチャネルに非晶質半導体領域１４３ｂが形成される。このため、薄膜トランジスタのオフ電流を低減することができる。以上のことから、シングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタの面積を小さくすることが可能であり、半導体装置の高集積化が可能である。また、表示装置の駆動回路に本実施の形態に示す薄膜トランジスタを用いることで、駆動回路の面積を低減できるため、表示装置の狭額縁化が可能である。
【０１２８】
（実施の形態４）
本実施の形態では、実施の形態２及び実施の形態３と比較して、オフ電流をさらに低減できる薄膜トランジスタの作製方法について、図３、図５、及び図８を用いて説明する。ここでは、実施の形態２を用いて説明するが、適宜実施の形態３を適用することができる。
【０１２９】
実施の形態２と同様に、図３（Ａ）乃至図３（Ｄ）の工程を経て、図８（Ａ）に示すように、半導体積層体１１７を形成する。
【０１３０】
次に、レジストで形成されるマスク１１５を残存させたまま、半導体積層体１１７の側面にプラズマ１２３を曝すプラズマ処理を行う。ここでは、酸化性ガスまたは窒化性ガス雰囲気でプラズマを発生させて、半導体積層体１１７をプラズマ１２３に曝す。酸化性ガスとしては、酸素、オゾン、一酸化二窒素、水蒸気、ならびに酸素及び水素の混合気体等がある。また、窒化性ガスとしては、窒素、アンモニア、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。酸化性ガスまたは窒化性ガス雰囲気でプラズマを発生させることで、ラジカルが発生する。当該ラジカルは半導体積層体１１７と反応し、半導体積層体１１７の側面に酸化物または窒化物からなる絶縁領域を形成することができる。なお、プラズマを照射する代わりに、紫外光を照射し、ラジカルを発生させてもよい。
【０１３１】
また、酸化性ガスとして、酸素、オゾン、水蒸気、ならびに酸素及び水素の混合気体を用いると、図８（Ｂ）に示すように、プラズマ照射によりレジストが後退し、上面の面積が縮小したレジストで形成されるマスク１１５ａが形成される。このため、当該プラズマ処理により、半導体積層体１１７の側壁と共に、露出された不純物半導体膜１２１が酸化し、半導体積層体１１７の側壁及び不純物半導体膜１２１の側壁及び上面の一部にも絶縁領域１２５ａが形成される。
【０１３２】
次に、実施の形態２に示すように、図５（Ａ）及び図５（Ｂ）と同様の工程を経て、図８（Ｃ）に示すように、ソース電極及びドレイン電極として機能する配線１２９ａ、１２９ｂ、ソース領域及びドレイン領域として機能する一対の不純物半導体膜１３１ａ、１３１ｂ、微結晶半導体領域１３３ａ及び一対の非晶質半導体領域１３３ｂを有する半導体積層体１３３、絶縁膜１３７を形成することで、シングルゲート型の薄膜トランジスタを作製することができる。
【０１３３】
また、図示しないが、絶縁膜１３７上にバックゲート電極を形成することで、デュアルゲート型の薄膜トランジスタを作製することができる。
【０１３４】
本実施の形態に示すシングルゲート型の薄膜トランジスタ及びデュアルゲート型の薄膜トランジスタは、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜でチャネル領域を形成することが可能である。また、半導体積層体１３３及び配線１２９ａ、１２９ｂの間に酸化物または窒化物からなる絶縁領域を設けることにより、配線１２９ａ、１２９ｂから半導体積層体１３３へのホールの注入を抑制することが可能であり、オフ電流が低く、電界効果移動度及びオン電流の高い薄膜トランジスタとなる。このため、薄膜トランジスタの面積を小さくすることが可能であり、半導体装置の高集積化が可能である。また、表示装置の駆動回路に本実施の形態に示す薄膜トランジスタを用いることで、駆動回路の面積を低減できるため、表示装置の狭額縁化が可能である。
【０１３５】
（実施の形態５）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜トランジスタを用いた駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０１３６】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０１３７】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を形成した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【０１３８】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクタ、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０１３９】
（実施の形態６）
本実施の形態では、半導体装置の一形態である光電変換装置について説明する。本実施の形態に示す光電変換装置では、実施の形態１に示すような、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜を半導体膜に採用する。結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜は、光電変換を奏する半導体膜や導電型を示す半導体膜として採用することができるが、特に、光電変換を奏する半導体膜に採用することが好適である。または、光電変換を奏する半導体膜や導電型を示す半導体膜と、他の膜との界面に、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜を形成することもできる。
【０１４０】
上述のような構成を採用することで、光電変換を奏する半導体膜や導電型を示す半導体膜によって生じる抵抗（直列抵抗）を低減し、光電変換装置の特性を向上させることができる。また、光電変換を奏する半導体膜や導電型を示す半導体膜と、他の膜との界面における光学的・電気的な損失を抑制し、光電変換効率を向上させることができる。以下、図９及び図１０を用いて、光電変換装置の作製方法の一形態について説明する。
【０１４１】
図９（Ａ）に示すように、基板２００上に第１の電極２０２を形成する。
【０１４２】
基板２００としては、実施の形態１に示す基板５１を適宜用いることができる。
【０１４３】
なお、基板２００の表面は、テクスチャー構造であってもよい。これにより、光電変換効率を向上させることが可能である。
【０１４４】
また、本実施の形態では、光が基板２００の裏面側（図の下方）から入射する構成とするため、透光性を有する基板を採用するが、のちに形成される第２の電極側（図の上方）から光が入射する構成とする場合には、これに限られない。この場合、シリコンなどの材料を含む半導体基板や、金属材料などを含む導電性基板を用いても良い。
【０１４５】
第１の電極２０２は、実施の形態２に示すバックゲート電極１３９に示す透光性を有する導電性材料を用いて形成することができる。第１の電極２０２は、スパッタリング法、ＣＶＤ法、真空蒸着法、塗布法、印刷法などを用いて形成する。
【０１４６】
第１の電極２０２は、１０ｎｍ乃至５００ｎｍ、望ましくは、５０ｎｍ乃至１００ｎｍの厚さで形成する。
【０１４７】
なお、本実施の形態では、光が基板２００の裏面側（図の下方）から入射する構成とするため、透光性を有する導電性材料を用いて第１の電極２０２を形成しているが、のちに形成される第２の電極側（図の上方）から光が入射する構成とする場合には、これに限られない。このような場合には、アルミニウム、白金、金、銀、銅、チタン、タンタル、タングステンなどの透光性を有しない導電性材料を用いて第１の電極２０２を形成することができる。特に、光を反射しやすい材料を用いる場合には、光電変換効率を十分に向上させることが可能である。
【０１４８】
基板２００と同様、第１の電極２０２を、テクスチャー構造としてもよい。また、第１の電極２０２に接するように、低抵抗な導電性材料からなる補助電極を別途形成してもよい。
【０１４９】
次に、図９（Ｂ）に示すように、第１の電極２０２上に第１の導電型を示す半導体膜２０４を形成し、第１の導電型を示す半導体膜２０４上に光電変換を奏する半導体膜２０６を形成し、光電変換を奏する半導体膜２０６上に第２の導電型を示す半導体膜２０８を形成する。
【０１５０】
第１の導電型を示す半導体膜２０４は、代表的には、導電型を付与する不純物元素が添加された半導体材料を含む半導体膜で形成する。半導体材料としては、生産性や価格などの点でシリコンを用いるのが好適である。半導体材料としてシリコンを用いる場合、導電型を付与する不純物元素としては、ｎ型を付与するリン、ヒ素、ｐ型を付与するホウ素、アルミニウム等が採用される。
【０１５１】
なお、本実施の形態では、光が基板２００の裏面側（図の下方）から入射する構成としているため、第１の導電型を示す半導体膜２０４の導電型（第１の導電型）はｐ型とすることが望ましい。これは、ホールの寿命が電子の寿命の約半分と短く、結果としてホールの拡散長が短いこと、電子とホールの形成が、光電変換を奏する半導体膜の光が入射する側において多く行われること、などによるものである。このように、第１の導電型をｐ型とすることにより、ホールが消滅する前に電流として取り出すことが可能であるため、光電変換効率の低下を抑制することができる。なお、上記が問題とならないような状況、例えば、光電変換を奏する半導体膜が十分に薄い場合などにおいては、第１の導電型をｎ型としても良い。
【０１５２】
第１の導電型を示す半導体膜２０４の結晶性についての要求は特にないが、第１の導電型を示す半導体膜２０４に、実施の形態１に示す結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜を採用する場合には、従来の微結晶半導体膜を採用する場合と比較して、直列抵抗を低減し、また、第１の導電型を示す半導体膜２０４と他の膜との界面における光学的・電気的な損失を抑制することができるため、好適である。もちろん、非晶質、多結晶、単結晶などの他の結晶性の半導体を採用することも可能である。
【０１５３】
なお、第１の導電型を示す半導体膜２０４を、基板２００と同様、テクスチャー構造としてもよい。
【０１５４】
第１の導電型を示す半導体膜２０４は、シリコンを含む堆積性ガス、及びジボランを用いたプラズマＣＶＤ法で、形成することができる。また、第１の導電型を示す半導体膜２０４は、１ｎｍ乃至１００ｎｍ、望ましくは、５ｎｍ乃至５０ｎｍの厚さとなるように形成する。
【０１５５】
また、導電型を付与する不純物元素が添加されていないシリコン膜をプラズマＣＶＤ法などによって形成した後、イオン注入などの方法でホウ素を添加して、第１の導電型を示す半導体膜２０４を形成してもよい。
【０１５６】
光電変換を奏する半導体膜２０６を形成する。光電変換を奏する半導体膜としては、半導体材料として、シリコン、シリコンゲルマニウムなどが用いられる。
【０１５７】
ここでは、光電変換を奏する半導体膜２０６の作製方法として、実施の形態１に示す微結晶半導体膜の作製工程を適用する。光電変換を奏する半導体膜２０６に、実施の形態１に示す微結晶半導体膜を採用することにより、従来の微結晶半導体膜を採用する場合と比較して直列抵抗を低減し、また、半導体膜２０４と他の膜との界面における光学的・電気的な損失を抑制することができる。
【０１５８】
なお、光電変換を奏する半導体膜２０６には十分な光吸収が求められることから、その厚みは、１００ｎｍ乃至１０μｍ程度とすることが望ましい。
【０１５９】
本実施の形態では、第２の導電型をｎ型とする。第２の導電型を示す半導体膜２０８は、導電型を付与する不純物元素としてリンが添加されたシリコンなどの材料を用いて形成することができる。第２の導電型を示す半導体膜２０８に用いることができる半導体材料は、第１の導電型を示す半導体膜２０４と同様である。
【０１６０】
第２の導電型を示す半導体膜２０８は、第１の導電型を示す半導体膜２０４と同様に形成することができる。例えば、シリコンを含む堆積性ガス、及びホスフィンを用いたプラズマＣＶＤ法で、形成することができる。第２の導電型を示す半導体膜２０８についても、実施の形態１に示す、結晶粒の間の隙間の数が極めて少なく、その大きさが極めて小さく、且つ結晶性の高い微結晶半導体膜を採用するのが好適である。
【０１６１】
なお、本実施の形態では、光が基板２００の裏面側（図の下方）から入射する構成としているため、第２の導電型を示す半導体膜２０８の導電型（第２の導電型）をｎ型としているが、開示する発明の一形態はこれに限定されない。第１の導電型をｎ型とする場合には、第２の導電型がｐ型となる。
【０１６２】
上述の工程により、第１の導電型を示す半導体膜２０４、光電変換を奏する半導体膜２０６、第２の導電型を示す半導体膜２０８を有するユニットセル２１０が完成する。
【０１６３】
同一基板上に複数のユニットセルを形成するために、レーザ加工法によりユニットセル２１０及び第１の電極２０２を貫通する開口部Ｃ０〜Ｃａを形成する。当該工程により、第１の電極２０２が分割され、第１の電極Ｔ１〜Ｔｃとなる。また、ユニットセル２１０が分割され、光電変換層Ｋ１〜Ｋｂとなる（図９（Ｃ）参照）。ここで、ａ、ｂ及びｃは整数である。
【０１６４】
開口部Ｃ０、Ｃ２、Ｃ４〜Ｃａ−２、Ｃａは絶縁分離用の開口である。開口部Ｃ１、Ｃ３、Ｃ５〜Ｃａ−１は、第１の電極２０２及び後に形成される第２の電極の接続を形成するための開口である。第１の電極２０２及びユニットセル２１０が積層された状態でレーザ加工を行うことにより、加工時において、基板２００からの第１の電極２０２の剥離を防ぐことができる。
【０１６５】
次に、開口部Ｃ０、Ｃ２、Ｃ４〜Ｃａ−２、Ｃａを充填しつつ、その開口部の上端部を覆う絶縁樹脂層Ｚ０〜Ｚｄを形成する（図９（Ｄ）参照）。絶縁樹脂層Ｚ０〜Ｚｄはスクリーン印刷法により、アクリル系、フェノール系、エポキシ系、ポリイミド系などの絶縁性のある樹脂材料を用いて形成すれば良い。例えば、フェノキシ樹脂にシクロヘキサン、イソホロン、高抵抗カーボンブラック、アエロジル、分散剤、消泡剤、レベリング剤を混合させた樹脂組成物を用い、スクリーン印刷法により開口部Ｃ０、Ｃ２、Ｃ４〜Ｃａ−２、Ｃａを充填するように絶縁樹脂パターンを形成する。絶縁樹脂パターンを印刷した後、１６０℃オーブン中にて２０分間熱硬化させ、絶縁樹脂層Ｚ０〜Ｚｄを得る。ただし、ｄは整数である。
【０１６６】
次に、第２の電極Ｅ０〜Ｅｅを形成する（図１０参照）。第２の電極Ｅ０〜Ｅｅは、金属などの導電性材料を用いて形成する。例えば、アルミニウム、銀、チタン、タンタルなどの光を反射しやすい材料を用いて形成することができる。光を反射しやすい材料を用いて形成する場合、光電変換を奏する半導体膜において吸収しきれなかった光を再度、光電変換を奏する半導体膜に入射させることができ、光電変換効率を向上させることが可能であるため、好適である。ただし、ｅは整数。
【０１６７】
第２の電極Ｅ０〜Ｅｅの形成方法としては、スパッタリング法、真空蒸着法、ＣＶＤ法、塗布法、印刷法などがある。また、第２の電極Ｅ０〜Ｅｅは、１０ｎｍ乃至５００ｎｍ、望ましくは、５０ｎｍ乃至１００ｎｍの厚さで形成する。
【０１６８】
なお、本実施の形態では、光が基板２００の裏面側（図の下方）から入射する構成とするため、透光性を有しない材料を用いて第２の電極Ｅ０〜Ｅｅを形成しているが、第２の電極Ｅ０〜Ｅｅの構成はこれに限られない。例えば、第２の電極Ｅ０〜Ｅｅ側（図の上方）から光が入射する構成とする場合には、第２の電極Ｅ０〜Ｅｅは、第１の電極２０２に示す透光性を有する導電性材料を用いて形成することができる。
【０１６９】
それぞれの第２の電極Ｅ０〜Ｅｅは、開口Ｃ１、Ｃ３、Ｃ５〜Ｃａ−１において第１の電極Ｔ１〜Ｔｃと接続するように形成する。すなわち開口Ｃ１、Ｃ３、Ｃ５〜Ｃａ−１にも第２の電極Ｅ０〜Ｅｅを充填する。このようにして、例えば第２の電極Ｅ１は第１の電極Ｔ２と電気的に接続し、第２の電極Ｅｅ−１は第１の電極Ｔｃと電気的に接続する。すなわち、第２の電極は、隣接する第１の電極との電気的な接続を得ることができ、光電変換層Ｋ１〜Ｋｂは直列に電気的な接続をする。
【０１７０】
なお、第２の電極Ｅ０〜Ｅｅに接するように、低抵抗な導電性材料からなる補助電極を形成しても良い。
【０１７１】
封止樹脂層２１２は、エポキシ樹脂、アクリル樹脂、シリコーン樹脂を用いて形成する。封止樹脂層２１２は、第２の電極Ｅ０と第２の電極Ｅｅ上に開口部２１４、開口部２１６を形成する。当該開口部２１４、２１６において、第２の電極Ｅ０と第２の電極Ｅｅはそれぞれ、外部配線と接続する。
【０１７２】
以上のようにして、基板２００上に第１の電極Ｔ１〜Ｔｃ、光電変換層Ｋ１〜Ｋｂ、及び第２の電極Ｅ１〜Ｅｅから成るユニットセルＵ１〜Ｕｆが形成される。ここで、第１の電極Ｔｃは隣接する第２の電極Ｅｅ−１と開口Ｃａ−１において接続する。この結果、ｃ個のユニットセルが直列に接続する光電変換装置を作製することができる。第２の電極Ｅ０は、ユニットセルＵ１における第１の電極Ｔ１の取り出し電極となる。ただし、ｆは整数。
【０１７３】
上述の方法で、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜を、光電変換を奏する半導体膜、第１の導電型を示す半導体膜、第２の導電型を示す半導体膜のいずれかに用いた光電変換装置を作製することができる。そして、これにより、光電変換装置の変換効率を高めることができる。なお、結晶粒の隙間を低減することで結晶性を高めた微結晶半導体膜は、光電変換を奏する半導体膜、第１の導電型を示す半導体膜、第２の導電型を示す半導体膜、のいずれかに用いられていれば良く、そのいずれに用いるかは適宜変更が可能である。また、上記半導体膜の複数に結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜を用いる場合には、より効果的である。
【０１７４】
なお、本実施の形態では、一つのユニットセルを有する光電変換装置を示したが、適宜二つ以上のユニットセルを積層した、光電変換装置とすることができる。
【０１７５】
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１７６】
（実施の形態７）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｄｉｓｐｌａｙ）、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１１に示す。
【０１７７】
図１１は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のように開閉する動作が可能となる。
【０１７８】
筐体２７０１には表示部２７０５及び光電変換装置２７０６が組み込まれ、筐体２７０３には表示部２７０７及び光電変換装置２７０８が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１１では表示部２７０５）に文章を表示し、左側の表示部（図１１では表示部２７０７）に絵、図または写真などを表示することができる。
【０１７９】
また、図１１では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０１８０】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０１８１】
（実施の形態８）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０１８２】
図１２（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０１８３】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０１８４】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０１８５】
図１２（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０１８６】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０１８７】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０１８８】
図１３は携帯型のコンピュータの一例を示す外観図である。
【０１８９】
図１３の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続することによって、ヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部９３０３を見て入力操作を行うことができる。
【０１９０】
また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバイス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部９３０３の一部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハードディスク等の演算機能部を有している。また、下部筐体９３０２は他の機器、例えばＵＳＢの通信規格に準拠した通信ケーブルが接続可能な外部接続端子９３０５を有している。
【０１９１】
上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力パネルとすれば、収納可能な表示部９３０７の一部に触れることで入力操作を行うこともできる。
【０１９２】
表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
【０１９３】
また、図１３の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部に表示することができる。また、上部筐体９３０１と下部筐体９３０２とを接続するヒンジユニットを閉状態としたまま、表示部９３０７をスライドさせて画面全面を上部筐体９３０１から引き出し、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを閉状態として表示部９３０３を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
【実施例１】
【０１９４】
本実施例では、微結晶半導体膜の平坦性及び結晶性について、図１及び図１４を用いて説明する。
【０１９５】
はじめに、試料の作製方法について、図１を用いて説明する。
【０１９６】
図１（Ａ）に示すように、基板５１上に絶縁膜５５を形成し、絶縁膜５５上に第１の微結晶半導体膜５７を形成した。当該基板を試料１とする。
【０１９７】
ここでは、基板５１として、ガラス基板（コーニング製ＥＡＧＬＥ  ＸＧ）を用いた。
【０１９８】
絶縁膜５５は、プラズマＣＶＤ法により厚さ１００ｎｍの酸化シリコン層を形成した。このときの堆積条件は、オルトケイ酸テトラエチル（Ｔｅｔｒａｅｔｈｙｌ  Ｏｒｔｈｏｓｉｌｉｃａｔｅ：ＴＥＯＳ）の流量を１５ｓｃｃｍ、酸素の流量を７５０ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を１００Ｐａ、上部電極の温度を３００℃、下部電極の温度を２９７℃とし、ＲＦ電源周波数を２７．１２ＭＨｚ、ＲＦ電源の電力を３００Ｗとしてプラズマ放電を行った。
【０１９９】
第１の微結晶半導体膜５７は、プラズマＣＶＤ法により厚さ３０ｎｍの微結晶シリコン膜を形成した。第１の微結晶半導体膜５７の成膜条件は、シランの流量を２．５ｓｃｃｍ、水素の流量を７５０ｓｃｃｍ、アルゴンの流量を７５０ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を１２３７Ｐａ、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を６０Ｗとした。ここで、上部電極及び下部電極の間隔を７ｍｍとした。また、上部電極温度を２００℃、下部電極温度を２９９℃とした。また、上部電極として凸部のピッチが３ｍｍである凹凸電極を用いた。
【０２００】
次に、第１の微結晶半導体膜５７をＮＦ３雰囲気で発生させたプラズマに曝して第２の微結晶半導体膜５８ｃを形成した。当該基板を試料２とする。
【０２０１】
ＮＦ３雰囲気で発生させたプラズマは、ＩＣＰ装置において、処理室内に、流量２０ｓｃｃｍのＮＦ３及び流量８０ｓｃｃｍのＮ２を導入し、ＩＣＰ電極に投入する電力を２０００Ｗ、バイアス電極に投入する電力を０Ｗ、圧力を０．６７Ｐａ、基板温度を４０℃として発生させた。また、当該プラズマに第１の微結晶半導体膜５７を２０秒曝した。
【０２０２】
別の試料として、第１の微結晶半導体膜５７をＡｒ雰囲気で発生させたプラズマに曝して第２の微結晶半導体膜５８ｄを形成した。当該基板を試料３とする。
【０２０３】
Ａｒ雰囲気で発生させたプラズマは、ＩＣＰ装置において、処理室内に、流量３００ｓｃｃｍのＡｒを導入し、ＩＣＰ電極に投入する電力を４０００Ｗ、バイアス電極に投入する電力を７５０Ｗ、圧力を０．５Ｐａ、基板温度を４０℃として発生させた。また、当該プラズマに第１の微結晶半導体膜５７を２０秒曝した。
【０２０４】
試料１乃至試料３をＳＴＥＭで観察した結果を図１４に示す。ここでは、日立ハイテクノロジーズ製「日立超薄膜評価装置ＨＤ−２３００」を用いて測定した。また、倍率は２０万倍である。図１４（Ａ）は試料１の断面ＳＴＥＭ像であり、図１４（Ｂ）は試料２の断面ＳＴＥＭ像であり、図１４（Ｃ）は試料３の断面ＳＴＥＭ像である。
【０２０５】
図１４（Ａ）に示すように、第１の微結晶半導体膜５７において、結晶粒の間に隙間１６１が生じていた。
【０２０６】
図１４（Ｂ）に示すように、シリコンと反応するプラズマに第１の微結晶半導体膜５７を曝すと、微結晶半導体膜が等方的にエッチングされ、試料１と比較して、拡大された隙間１６３および結晶粒を有する第２の微結晶半導体膜５８ｃが形成された。
【０２０７】
一方、図１４（Ｃ）に示すように、第１の微結晶半導体膜５７をアルゴン雰囲気で発生させたプラズマに曝すことで、第１の微結晶半導体膜５７と比較して、厚さは薄くなるものの、平坦性が向上した第２の微結晶半導体膜５８ｄが形成された。
【０２０８】
以上のことから、微結晶半導体膜をアルゴン雰囲気で発生させたプラズマに曝すことで、微結晶半導体膜の平坦性が向上することが分かる。
【実施例２】
【０２０９】
本実施例では、平坦化された微結晶半導体膜の表面側の非晶質半導体領域の除去工程の有無と微結晶半導体膜の結晶性との相関について、図１５を用いて説明する。
【０２１０】
実施例１と同様に、基板５１上に絶縁膜５５を形成し、絶縁膜５５上に第１の微結晶半導体膜５７を形成した。当該基板を試料１とする。
【０２１１】
次に、第１の微結晶半導体膜５７をＡｒ雰囲気で発生させたプラズマに曝して第２の微結晶半導体膜５８ｄを形成した。なお、Ａｒ雰囲気でプラズマを発生させる条件は実施例１に示す試料３と同様であり、暴露時間を１５秒とした。
【０２１２】
次に、第２の微結晶半導体膜５８ｄ上に、第３の微結晶半導体膜６０ａを形成した。当該基板を試料４とする。
【０２１３】
第３の微結晶半導体膜６０ａとしては、プラズマＣＶＤ法により厚さ３０ｎｍの微結晶シリコン膜を形成した。第３の微結晶半導体膜６０ａの成膜条件は、シランの流量を６ｓｃｃｍ、水素の流量を４００ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を１００Ｐａ、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を１５Ｗとした。なお、ここで、微結晶半導体膜の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極及び下部電極の間隔を２０ｍｍとした。また、上部電極温度を３００℃、下部電極温度を３００℃とした。
【０２１４】
別の試料として、第２の微結晶半導体膜５８ｄを水素を含む雰囲気で発生させたプラズマに曝した後、第３の微結晶半導体膜６０ｂを形成した。当該基板を試料５とする。
【０２１５】
水素を含む雰囲気で発生させたプラズマは、プラズマＣＶＤ装置において、処理室内に、流量４０００ｓｃｃｍの水素を導入し、処理室内の圧力を１０００Ｐａ、ＲＦ電源周波数を６０ＭＨｚ、ＲＦ電源の電力を３００Ｗ、上部電極及び下部電極の温度をそれぞれ３００℃とし、平行平板の電極間隔を２０ｍｍとして発生させた。また、当該プラズマに第２の微結晶半導体膜５８ｄを１２０秒曝した。
【０２１６】
この後、試料４と同様の条件により、第３の微結晶半導体膜６０ｂとして、厚さ３０ｎｍの微結晶シリコン膜を形成した。
【０２１７】
試料１、試料４、及び試料５をＳＴＥＭで観察した結果を図１５に示す。倍率は２０万倍である。図１５（Ａ）は試料１の断面ＳＴＥＭ像であり、図１５（Ｂ）は試料４の断面ＳＴＥＭ像であり、図１５（Ｃ）は試料５の断面ＳＴＥＭ像である。
【０２１８】
図１５（Ａ）に示すように、試料１においては、結晶粒の間に隙間１６１が形成されている。
【０２１９】
図１５（Ｂ）に示すように、試料４においては、第２の微結晶半導体膜５８ｄ及び第３の微結晶半導体膜６０ａの間に、非晶質半導体領域１６５が形成されている。また、第２の微結晶半導体膜５８ｄの濃淡と、第３の微結晶半導体膜６０ａの濃淡が異なっている。これらのことから、第２の微結晶半導体膜５８ｄの結晶性と第３の微結晶半導体膜６０ａの結晶性が異なっており、第３の微結晶半導体膜６０ａは、第２の微結晶半導体膜５８ｄを種結晶として、結晶成長していないことがわかる。
【０２２０】
一方、図１５（Ｃ）に示すように、アルゴン雰囲気で発生されたプラズマに曝し、平坦化された第２の微結晶半導体膜５８ｄを、水素を含む雰囲気で発生させたプラズマに曝した後、その上に第３の微結晶半導体膜６０ｂを形成すると、濃淡が類似した第２の微結晶半導体膜５８ｄ及び第３の微結晶半導体膜６０ｂが積層される。このことから、水素を含む雰囲気で発生させたプラズマに曝すことで、第２の微結晶半導体膜５８ｄの表面側の非晶質半導体領域を除去することができることがわかった。また、第２の微結晶半導体膜５８ｄを種結晶として、第３の微結晶半導体膜６０ｂが結晶成長することがわかる。
【０２２１】
図１５（Ａ）と比較して、図１５（Ｃ）に示す試料５は結晶粒の隙間の占める面積が小さい微結晶半導体膜であることが分かる。また、図１５（Ｂ）に示す試料４と比較して、図１５（Ｃ）に示す試料５は、絶縁膜５５側から表面まで結晶成長した結晶粒を有する微結晶半導体膜が形成されていることがわかる。以上のことから、結晶粒の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜を形成することができることがわかる。
【０２２２】
次に、試料１、試料４、及び試料５において微結晶半導体膜における結晶粒の間の隙間の有無について説明する。ここでは、フッ化水素酸が酸化シリコンを溶解する特性を用いて、微結晶半導体膜の結晶粒の間の隙間の有無について調べた。
【０２２３】
本実施例において、絶縁膜５５は酸化シリコン膜で形成されている。絶縁膜５５上に結晶粒の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜が形成されていれば、微結晶半導体膜がブロッキング膜となり、試料１、試料４、及び試料５をフッ化水素酸に浸漬しても、フッ化水素酸が絶縁膜５５を溶解しにくい。一方、微結晶半導体膜において結晶粒の間に隙間があると、当該隙間をフッ化水素酸が浸透し、フッ化水素酸が絶縁膜５５と反応し、絶縁膜５５が除去されてしまい、基板５１から微結晶半導体膜がはがれてしまう。この反応を利用して、微結晶半導体膜の結晶粒の間の隙間の有無を調べることができる。
【０２２４】
ここでは、試料１、試料４、及び試料５を０．５％のフッ化水素酸に１０分間浸漬させた。微結晶半導体膜の状態について、表１に示す。
【０２２５】
【表１】
2011205077.tif 000003
【０２２６】
表１において、丸印は酸化シリコン膜上に形成された微結晶半導体膜がリフトオフされていないことを示し、バツ印は酸化シリコン膜上に形成された微結晶半導体膜がリフトオフされたことを示す。表１より、結晶粒の間に隙間を有する微結晶半導体膜を、アルゴン雰囲気で発生させたプラズマに曝すことで、結晶粒の間の隙間が埋まり、フッ化水素酸が浸透しないため、酸化シリコン膜を溶解しないことがわかる。
【０２２７】
次に、試料１、試料４、及び試料５の微結晶半導体膜の結晶性について、ラマン分光分析を行った。ここでは、各試料において、３サンプルの結晶／非晶質ピーク強度比（Ｉｃ／Ｉａ）平均値を表２に示す。ここでは、ＨＯＲＩＢＡ  ＪＯＢＩＮ  ＹＶＯＮ社製のＬａｂＲＡＭ  ＨＲ−ＰＬを用いてラマン分光分析を行った。
【０２２８】
【表２】
2011205077.tif 000004
【０２２９】
試料１及び試料５は、微結晶半導体膜の結晶性が高いことが分かる。
【０２３０】
表１及び表２の結果より、微結晶半導体膜をアルゴン雰囲気で発生させたプラズマに曝した後、水素を含む雰囲気で発生させたプラズマに曝し、更に微結晶半導体膜を形成することで、結晶粒の間の隙間の占める面積が小さく、結晶性が高く、且つ平坦性の高い微結晶半導体膜を形成することができる。
【符号の説明】
【０２３１】
５１    基板
５５    絶縁膜
５７    第１の微結晶半導体膜
５７ａ    結晶粒
５７ｂ    隙間
５８    第２の微結晶半導体膜
５８ａ    結晶粒
５８ｂ    非晶質半導体領域
５８ｃ    第２の微結晶半導体膜
５８ｄ    第２の微結晶半導体膜
５９    第３の微結晶半導体膜
６０    第４の微結晶半導体膜
６０ａ    第４の微結晶半導体膜
６０ｂ    第４の微結晶半導体膜
６１ａ    プラズマ
６１ｂ    プラズマ
１０１    基板
１０３    ゲート電極
１０５    ゲート絶縁膜
１０７    第１の微結晶半導体膜
１０８    第２の微結晶半導体膜
１０９    第３の微結晶半導体膜
１１０    第４の微結晶半導体膜
１１１    半導体膜
１１１ａ    微結晶半導体領域
１１１ｂ    非晶質半導体領域
１１１ｃ    半導体結晶粒
１１３    不純物半導体膜
１１５    マスク
１１５ａ    マスク
１１７    半導体積層体
１１７ａ    微結晶半導体領域
１１７ｂ    非晶質半導体領域
１２１    不純物半導体膜
１２３    プラズマ
１２５ａ    絶縁領域
１２７    導電膜
１２９ａ    配線
１２９ｂ    配線
１３１ａ    不純物半導体膜
１３１ｂ    不純物半導体膜
１３３    半導体積層体
１３３ａ    微結晶半導体領域
１３３ｂ    非晶質半導体領域
１３７    絶縁膜
１３９    バックゲート電極
１４３    半導体積層体
１４３ａ    微結晶半導体領域
１４３ｂ    非晶質半導体領域
１５０    開口部
１６１    隙間
１６３    隙間
１６５    非晶質半導体領域
２００    基板
２０２    第１の電極
２０４    半導体膜
２０６    半導体膜
２０８    半導体膜
２１０    ユニットセル
２１２    封止樹脂層
２１４    開口部
２１６    開口部
２７００    電子書籍
２７０１    筐体
２７０３    筐体
２７０５    表示部
２７０６    光電変換装置
２７０７    表示部
２７０８    光電変換装置
２７１１    軸部
２７２１    電源
２７２３    操作キー
２７２５    スピーカ
９３０１    上部筐体
９３０２    下部筐体
９３０３    表示部
９３０４    キーボード
９３０５    外部接続端子
９３０６    ポインティングデバイス
９３０７    表示部
９６００    テレビジョン装置
９６０１    筐体
９６０３    表示部
９６０５    スタンド
９６０７    表示部
９６０９    操作キー
９６１０    リモコン操作機
９７００    デジタルフォトフレーム
９７０１    筐体
９７０３    表示部
【図１】
2011205077.tif 000005
【図２】
2011205077.tif 000006
【図３】
2011205077.tif 000007
【図４】
2011205077.tif 000008
【図５】
2011205077.tif 000009
【図６】
2011205077.tif 000010
【図７】
2011205077.tif 000011
【図８】
2011205077.tif 000012
【図９】
2011205077.tif 000013
【図１０】
2011205077.tif 000014
【図１１】
2011205077.tif 000015
【図１２】
2011205077.tif 000016
【図１３】
2011205077.tif 000017
【図１４】
2011205077.tif 000018
【図１５】
2011205077.tif 000019