(57)【要約】【課題】半導体装置を構成する回路ブロックにおけるトランジスタの信頼性劣化を考慮した半導体装置の設計方法を提供する。【解決手段】経時劣化計算部１１は、複数のトランジスタで構成される回路のネットリスト（回路記述ファイル１０１）、設計情報１０２を用いて、複数のトランジスタのうちの１つのトランジスタの回路定数を変化させて劣化後の回路動作特性（第１の特性）を算出する。解析部１２は、第１の特性に変曲点があるかどうかを判定し、ある場合、変曲点に相当する回路定数を修正後の定数と決定する。変曲点がない場合、経時劣化計算部１１は、更に劣化前の回路動作特性（第２の特性）を算出し、解析部１２は、第１及び第２の特性に基づき、修正後の定数を決定する。解析部１２は、ネットリストのうちの１つのトランジスタの回路定数を修正後の定数へ修正し、修正回路記述ファイル１０３を生成する。【選択図】図１
2011258600.tif 000002
【特許請求の範囲】
【請求項１】
回路を構成する複数のトランジスタの接続情報、及び前記複数のトランジスタ各々のサイズを示す回路定数が記載されたネットリストを用い、前記複数のトランジスタのうちの１つのトランジスタの前記回路定数を変数とした、前記回路の劣化後の動作特性である第１の特性を算出する第１の工程と、
前記第１の特性に基づいて、前記１つのトランジスタの前記回路定数を修正する第２の工程と、
を含むことを特徴とする半導体装置の設計方法。
【請求項２】
前記第２の工程は、
前記変数の予め設定された範囲に、前記第１の特性の変曲点の有無を判定する第３の工程と、
前記第１の特性について変曲点が有る場合、前記変曲点に対応する回路定数を、前記１つのトランジスタの修正後の回路定数と決定する第４の工程と、
を含むことを特徴とする請求項１に記載の半導体装置の設計方法。
【請求項３】
前記第３の工程において前記第１の特性について変曲点がない場合、
前記ネットリストを用いて、前記複数のトランジスタのうちの１つのトランジスタの前記回路定数を変数とした、前記回路の劣化前の動作特性である第２の特性を算出する第５の工程と、
前記第１の特性及び前記第２の特性に基づいて、前記設定された範囲において、前記１つのトランジスタの修正後の回路定数を決定する第６の工程と、
を含むことを特徴とする請求項２に記載の半導体装置の設計方法。
【請求項４】
前記第６の工程は、
前記設定された範囲において前記第２の特性が前記第１の特性と交差する場合、前記修正後の回路定数を、その交差点に対応する回路定数、或いは前記第１の特性が前記第２の特性の前記設定された範囲における最小値となる該最小値に対応する回路定数、又は前記第２の特性の前記設定された範囲における最小値に対応する回路定数と決定し、
前記設定された範囲において前記第２の特性が前記第１の特性と交差しない場合、前記修正後の回路定数を、前記第２の特性の前記設定された範囲における最小値に対応する回路定数と決定することを特徴とする請求項３記載の半導体装置の設計方法。
【請求項５】
前記回路定数は、トランジスタのチャネル幅またはチャネル長であることを特徴とする請求項１から請求項４いずれか一項に記載の半導体装置の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタの経時劣化を考慮した半導体装置の設計方法に関する。
【背景技術】
【０００２】
半導体装置の高集積化の進行に伴い、半導体装置を構成するＭＯＳトランジスタの寸法の微細化は著しく、ＭＯＳトランジスタの特性劣化が半導体装置の動作特性に与える影響が大きな問題となっている。
ＭＯＳトランジスタの特性劣化（ドレイン電流の減少等）としては、例えば非特許文献１、２に記載のＮＢＴＩ（Negative Bias Temperature Instability）による劣化、ホットキャリアによる劣化が挙げられる。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】ＲＥＡＪ誌２００７，Ｖｏｌ．２９，Ｎｏ．４（通巻１６０号），ｐｐ２０６−２１１
【非特許文献２】“先端ＬＳＩ設計における信頼性シミュレーション”、 メンターグラフィック社、［平成２２年５月１５日検索］、インターネット〈URL：http://www.mentorg.co.jp/4snv/2007/10/nv200710_10.html〉
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＭＯＳトランジスタの経時的な特性劣化により、例えば、ドレイン電流が時間経過とともに減少し、その結果、半導体装置を構成する回路の遅延時間が増大していく。この遅延時間の増大がある程度以上となると半導体装置の誤動作を引き起こす。
【０００５】
ところで、従来の半導体装置の設計方法においては、半導体装置について定められた動作保障期間（例えば１０年）が経過することを想定した単体のＭＯＳトランジスタの経時劣化特性を基に、初期回路設計を行い、製品規格を満たすか否かを判定している。
こうした設計方法では、半導体装置内の回路を構成する全てのＭＯＳトランジスタが同様に劣化し、全てのＭＯＳトランジスタの経時劣化が同様であると見込んで、初期回路設計を行うこととなる。例えば、ドレイン電流が小さくなった（或いは閾値電圧が高くなった）ＭＯＳトランジスタの劣化後の特性を用いて、全てのＭＯＳトランジスタの回路定数（チャネル幅Ｗ及びチャネル長Ｌ）を決定する半導体装置の設計を行うこととなる。
そのため、従来の半導体装置の設計方法では、ＭＯＳトランジスタの信頼性劣化に対して不必要に、劣化の度合いの少ないＭＯＳトランジスタについてもチャネル幅Ｗ或いはチャネル長Ｌを大きくする設計方法を用いて半導体装置を設計することとなり、半導体装置のレイアウト面積の増大、アクセスタイムの増大という問題を招いていた。
【課題を解決するための手段】
【０００６】
本発明は、回路を構成する複数のトランジスタの接続情報、及び前記複数のトランジスタ各々のサイズを示す回路定数が記載されたネットリストを用い、前記複数のトランジスタのうちの１つのトランジスタの前記回路定数を変数とした、前記回路の劣化後の動作特性である第１の特性を算出する第１の工程と、前記第１の特性に基づいて、前記１つのトランジスタの前記回路定数を修正する第２の工程と、を含むことを特徴とする半導体装置の設計方法である。
【発明の効果】
【０００７】
本発明の半導体装置の設計方法によれば、半導体装置を構成する回路の劣化後の特性（第１の特性）を考慮して、該回路の１つのトランジスタの回路定数を修正することができる。このため、回路を構成する全てのＭＯＳトランジスタが一律に劣化することを前提とする従来のような劣化の度合いの少ないＭＯＳトランジスタについてもチャネル幅Ｗ或いはチャネル長Ｌを大きくする設計方法設計を行うことはなくなる。これにより、半導体装置におけるレイアウト面積の増大、アクセスタイムの増大を防ぐことが可能となる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態の半導体装置の設計方法に用いる設計シミュレータの概略構成図である。
【図２】回路に予想される劣化後の特性を、Ｌ依存性から説明するための図である。
【図３】回路に予想される劣化後の特性を、Ｌ依存性から説明するための図である。
【図４】回路に予想される劣化後の特性を、Ｗ依存性から説明するための図である。
【図５】ＭＯＳトランジスタの特性劣化を説明するための図である。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図１は、本発明の一実施形態の半導体装置の設計方法に用いる設計シミュレータの概略構成図である。
設計シミュレータ１００は、経時劣化計算部１１及び解析部１２から構成される。経時劣化計算部１１は、回路記述ファイル１０１及び設計情報１０２により、半導体装置内の回路ブロックの劣化後の動作特性（第１の特性）を算出する。そして、解析部１２は、劣化後の動作特性が、回路定数（チャネル長Ｌまたは、チャネル幅Ｗ）について予め設定された範囲において、変曲点を持つかどうかを判定する。変曲点がある場合、解析部１２は、劣化後の動作特性における変曲点に対応する回路定数を、修正後の回路定数とする。
また、変曲点がない場合、経時劣化計算部１１は、劣化前の動作特性（第２の特性）を算出する。解析部１２は、経時劣化計算部１１が算出した第１の特性と第２の特性に交差点があるかどうかを判定し、判定結果に基づき、第２の特性について予め設定された基準を用いて、修正後の回路定数を決定する。また、解析部１２は、回路記述ファイル中の１つのトランジスタの回路定数を修正後の回路定数に変更し、修正回路記述ファイル１０３を作成する。なお、設計シミュレータ１００は、回路記述ファイル１０１、設計情報１０２及び修正回路記述ファイル１０３を保持する記憶部を備えている。経時劣化計算部１１は、該記憶部から回路記述ファイル１０１及び設計情報１０２を読み出し、劣化後の動作特性を算出し、解析部１２は、修正回路記述ファイル１０３を該記憶部に書き込む。
【００１０】
図１において、回路記述ファイル１０１は、回路を構成する複数のＭＯＳトランジスタの接続関係、複数のＭＯＳトランジスタ各々のサイズを示す回路定数（チャネル幅Ｗ、チャネル長Ｌ）を記述したファイル（ネットリスト）である。回路記述ファイル１０１は、ＭＯＳトランジスタの特性劣化を考慮しない初期回路設計と回路検証を行なった結果からなる。
半導体装置は、一般に、図５（ｂ）に示す回路４１が直列接続されて構成される信号パス４０を基本単位として、複数の基本単位からなる。本実施形態においては、回路記述ファイル１０１は、経時劣化計算部１１が、複数のＭＯＳトランジスタで構成される信号パス４０について、入力信号ＩＮから出力信号ＯＵＴまでの遅延時間を計算する際に用いるものである。ここで、遅延時間（以下、アクセスとする。）とは、例えば、図５（ｂ）において、入力信号ＩＮが電源電圧の１／２になる時刻から出力信号ＯＵＴが電源電圧の１／２になる時刻までの時間である。なお、信号パス４０を構成する回路４１は、図５（ａ）に示すようなＰＭＯＳトランジスタとＮＭＯＳトランジスタからなるインバータ回路で構成されるが、その他の論理回路（ナンド回路、ノア回路）等で構成されるものであってもよい。
【００１１】
設計情報１０２は、回路記述ファイル１０１に用いられるＭＯＳトランジスタの電気的特性を格納したパラメータファイルである。設計情報１０２は、回路４１に使用されているＭＯＳトランジスタの回路定数（チャネル幅Ｗ、チャネル長Ｌ）に対応するパラメータ（ドレイン電流、閾値電圧等）と、回路４１に使用されているＭＯＳトランジスタのチャネル幅Ｗまたはチャネル長Ｌを変化させたときのパラメータをも含んで構成されている。
また、設計情報１０２に格納されているパラメータは、それぞれのチャネル幅Ｗ又はチャネル長Ｌに対応して、初期回路設計に用いられる劣化前パラメータと、劣化後のパラメータを含んでいる。劣化前パラメータとは上記初期回路設計において用いたＭＯＳトランジスタのパラメータである。また、劣化後のパラメータとは、半導体装置について定められた動作保障期間（例えば１０年）経過後において、想定されるＭＯＳトランジスタのパラメータである。例えば、ＮＭＯＳトランジスタは、ホットキャリア劣化によりドレイン電流は減少し、閾値電圧は上昇するので、１０年後において想定されるドレイン電流、閾値電圧がＮＭＯＳトランジスタのパラメータとして格納されている。また、ＰＭＯＳトランジスタは、ＮＢＴＩ劣化によりドレイン電流は減少し、閾値電圧は上昇するので、１０年後に想定されるドレイン電流、閾値電圧がＰＭＯＳトランジスタのパラメータとして格納されている。
なお、ＰＭＯＳトランジスタのホットキャリア劣化、ＮＭＯＳトランジスタのＮＢＴＩ劣化も現象として報告されている。しかし、これらの劣化各々は、それぞれＮＭＯＳトランジスタのホットキャリア劣化、ＰＭＯＳトランジスタのＮＢＴＩ劣化に比べて劣化の度合いが小さい。そこで、以下の説明では、ＰＭＯＳトランジスタのホットキャリア劣化、ＮＭＯＳトランジスタのＮＢＴＩ劣化はアクセスへ影響しないものとして説明する。
【００１２】
経時劣化計算部１１は、設計シミュレータ１００が備える記憶部から読み出したトランジスタ回路記述ファイル１０１と、設計シミュレータ１００が備える記憶部から読み出した設計情報１０２のうち回路記述ファイル１０１に記載された複数のＭＯＳトランジスタに対応する劣化後のパラメータとを用いて、信号パス４０のアクセスを算出する。算出の際、経時劣化計算部１１は、信号パス４０における１つのＭＯＳトランジスタの回路定数（チャネル幅Ｗまたはチャネル長Ｌ）を変数として、それぞれの変数における劣化後アクセス（第１の特性）を算出し、回路定数を変数として、劣化後動作特性ファイル（不図示）に記憶する。
【００１３】
ここで、信号パス４０における１つのＭＯＳトランジスタは、例えば、劣化によって信号パス４０におけるアクセスへの影響が大きいＭＯＳトランジスタである。
信号パス４０における回路４１の入力信号の立ち上がり及び立ち下がり波形が緩やかな場合、回路４１を構成するＮＭＯＳトランジスタは、動作するたびに基板電流が大きく流れホットキャリア劣化によりドレイン電流が減少する。このようなＮＭＯＳトランジスタは、アクセスの劣化への影響が大きい。いずれのＮＭＯＳトランジスタが、アクセスの劣化への影響が大きいかは、初期回路設計において信号パス４０の内部波形を取得することで、予め知ることができる。
また、ＰＭＯＳトランジスタに関しては、ゲートとソース及びドレインとの間に印加されるバイアスが負であるノーマリーオン状態が長時間維持されるとＮＢＴＩ劣化により、閾値電圧の絶対値が上がりドレイン電流が減少する。例えば図５（ｃ）に示すように、ＰＭＯＳトランジスタのＮＢＴＩ劣化により、図５（ａ）に示すインバータ回路の論理閾値電圧が下がり、出力Ｂの立ち上がり時間が大きくなる。このような、ＰＭＯＳトランジスタは、アクセスの劣化への影響が大きい。いずれのＰＭＯＳトランジスタが、アクセスの劣化への影響が大きいかは、初期回路設計において信号パス４０の内部波形を取得することで、予め知ることができる。
【００１４】
解析部１２は、経時劣化計算部１１が算出し、劣化後動作特性ファイルに記憶した劣化後アクセス（第２の特性）について、予め設定された回路定数（チャネル長Ｌまたは、チャネル幅Ｗ）の範囲において、変曲点を持つかどうかを判定する。変曲点がある場合、解析部１２は、劣化後の動作特性における変曲点に対応する回路定数を、修正後の回路定数とする。
また、変曲点がない場合、経時劣化計算部１１は、劣化前の動作特性（第２の特性）を算出する。経時劣化計算部１１は、設計シミュレータ１００が備える記憶部から読み出したトランジスタ回路記述ファイル１０１と、設計シミュレータ１００が備える記憶部から読み出した設計情報１０２のうち回路記述ファイル１０１に記載された複数のＭＯＳトランジスタに対応する劣化前のパラメータとを用いて、信号パス４０のアクセスを算出する。算出の際、経時劣化計算部１１は、劣化後の動作特性について求めた際のＭＯＳトランジスタの回路定数（チャネル幅Ｗまたはチャネル長Ｌ）を変数として、それぞれの変数におけるアクセス（第１の特性）を算出し、回路定数を変数として、劣化前動作特性ファイル（不図示）に記憶する。
解析部１２は、経時劣化計算部１１が算出し、各動作特性ファイルに記憶した劣化後アクセス（第１の特性）と劣化前アクセス（第２の特性）とを、設定された範囲（予め設定された範囲）において、交差点がないかどうかを判定する。また、解析部１２は、劣化後アクセスについて予め設定された基準（第２の特性について予め設定された基準）を用いて、変数の最適値を１つのトランジスタの修正後の回路定数と決定する。
解析部１２は、決定した回路定数を基に、回路記述ファイル１０１を修正して修正回路記述ファイル１０３を作成し、設計シミュレータ１００が備える記憶部へ書き込む。
【００１５】
図２〜図４は、回路構成により予想される、劣化後アクセス（第１の特性）と劣化前アクセス（第２の特性）とを、横軸を回路定数（チャネル幅Ｗ又はチャネル長Ｌ）、縦軸をアクセスとしてプロットした図である。
図２及び図３は、信号パス４０を構成する複数のＭＯＳトランジスタのうち、信頼性劣化が大きくアクセスに影響するＮＭＯＳトランジスタの回路定数（チャネル長Ｌ）を変数として、劣化前、劣化後の動作特性（アクセス）を示した図である。信号パス４０で予想される劣化後のアクセス特性については、チャネル長Ｌが小さくなるにつれてホットキャリア劣化によりドレイン電流が減少する。このため、信号パスを構成する回路構成及びトランジスタの回路定数により、一般的に図２及び図３に示す特性が考えられる。
【００１６】
なお、図２（ａ）、図２（ｂ）、図３（ａ）及び図３（ｂ）は同じ特性を示しており、予め設定された範囲（チャネル長Ｌｍｉｎ以上チャネル長Ｌｍａｘ以下）が異なる。ここで、予め設定された範囲とは、解析部１２が劣化後の動作特性（第１の特性）の変曲点の有無を判定する前に設定する範囲であり、次のように設定される。
まず、信号パス４０のアクセス特性以外に、信号パス４０をリミットする特性として、信号パス４０におけるリーク電流特性、信号パス４０を構成する回路をレイアウト上実現する際のレイアウトサイズがある。信号パス４０をアクセス特性１以外にリミットする設定範囲を設定範囲１とすると、図２及び図３において、設定範囲１をＬｍｉｎ１以上Ｌｍａｘ１以下で示している。ここで、設定範囲１の下限であるチャネル長Ｌｍｉｎ１は、ＮＭＯＳトランジスタの短チャネル効果によりドレイン・ソース間電流が大きくなるため、リーク電流リミット（許容消費電流上限値）から設定される。また、設定範囲１の上限であるチャネル長Ｌｍａｘ１は、信号パス４０に許容されるレイアウトサイズから設定される。
また、図２及び図３において、劣化後のアクセス特性に対して定められる設定範囲２を示している。設定範囲２は、信号パス４０に許容されるアクセス値（図中、許容アクセス上限値とし、この値は初期設計時において設定されている）と、劣化後のアクセス特性（第１の特性）との交点に対応するチャネル長Ｌから設定される。図２及び図３において、交点に対応するＬのうち、値の小さいＬをＬｍｉｎ２、大きいＬをＬｍａｘ２で示している。
【００１７】
解析部１２は、上記設定範囲１及び上記設定範囲２から、劣化後の動作特性（第１の特性）の変曲点の有無を判定する前に設定範囲を設定する。
図２（ａ）に示す場合、Ｌｍｉｎ１＜Ｌｍｉｎ２であり、また、Ｌｍａｘ１＜Ｌｍａｘ２であるので、設定範囲はＬｍｉｎ２以上Ｌｍａｘ１以下となる。
また、図２（ｂ）に示す場合、Ｌｍｉｎ２＜Ｌｍｉｎ１であり、また、Ｌｍａｘ２＜Ｌｍａｘ１であるので、設定範囲はＬｍｉｎ１以上Ｌｍａｘ２以下となる。
図３（ａ）に示す場合、Ｌｍｉｎ２＜Ｌｍｉｎ１であり、また、Ｌｍａｘ２＜Ｌｍａｘ１であるので、設定範囲はＬｍｉｎ１以上Ｌｍａｘ２以下となる。
また、図３（ｂ）に示す場合、Ｌｍｉｎ１＜Ｌｍｉｎ２であり、また、Ｌｍａｘ１＜Ｌｍａｘ２であるので、設定範囲はＬｍｉｎ２以上Ｌｍａｘ１以下となる。
【００１８】
また、図４は、信号パス４０を構成する複数のＭＯＳトランジスタのうち、信頼性劣化が大きくアクセスに影響するＮＭＯＳトランジスタの回路定数（チャネル幅Ｗ）を変数として、劣化前、劣化後の動作特性（アクセス）を示した図である。信号パス４０で予想される劣化後のアクセス特性については、信号パスを構成する回路構成及びトランジスタの回路定数により、一般的に図４（ａ）と図４（ｂ）に示す特性が考えられる。
【００１９】
図４（ａ）は、信号パス４０を構成する複数のＭＯＳトランジスタのうちのＰＭＯＳトランジスタのＮＢＴＩ劣化によるアクセスへの影響が小さい場合の動作特性図である。一般に、ＮＭＯＳトランジスタのホットキャリア劣化にチャネル幅Ｗ依存性はない。また、本実施形態においては、チャネル幅Ｗを振っているＮＭＯＳトランジスタは１つであるため、この１つのＮＭＯＳトランジスタは、負荷（配線容量及び次段の回路のゲート容量等）は変わらず、ドレイン・ソース間にバイアスが印加されている時間が、チャネル幅Ｗが大きい場合に比べ長くなる。そのため、対象となるＮＭＯＳトランジスタは、チャネル幅Ｗが小さい領域においては、チャネル幅Ｗが大きい場合に比べて基板電流が大きく流れ、結果ホットキャリア劣化によりドレイン電流が減少する。従って、劣化前アクセスと劣化後アクセスとのアクセス差は、チャネル幅Ｗが小さくなるにつれて大きくなり、チャネル幅が大きくなるにつれて小さくなる。
【００２０】
図４（ｂ）は、信号パス４０を構成する複数のＭＯＳトランジスタのうちのＰＭＯＳトランジスタのＮＢＴＩ劣化によるアクセスへの影響が大きい場合の動作特性図である。図４（ａ）のようにＮＭＯＳトランジスタのチャネル幅Ｗを大きくした場合、劣化前後のアクセス差は小さくなるが、信号パス４０を構成するＰＭＯＳトランジスタのＮＢＴＩ劣化によるドレイン電流減少のアクセスへの影響が大きくなる場合があり、結果として劣化前に比べて劣化後のアクセスが早くなる領域ができる場合がある（アクセスの逆転現象）。
また、図４（ａ）、図４（ｂ）において、設定された範囲（チャネル幅Ｗｍｉｎ以上チャネル幅Ｗｍａｘ以下）を記載している。ここで、予め設定された範囲は、解析部１２が上記チャネルＬにおける劣化特性と同様、劣化後の動作特性（第１の特性）の変曲点の有無を判定する前に設定する範囲である。チャネル幅Ｗにおけるアクセス特性は、チャネル幅Ｗが小さい側はアクセスリミットで制限され、チャネル幅Ｗが大きい側はリーク電流またはレイアウトサイズ（マスクリミット）で制限されるので、設定範囲のＷｍｉｎ、Ｗｍａｘは、次のようになる。つまり、設定された範囲の下限であるチャネル幅Ｗｍｉｎは、アクセスリミット（許容アクセス上限値）から設定される。また、設定された範囲の上限であるチャネル幅Ｗｍａｘは、信号パス４０における許容される消費電流、または、信号パス４０に許容されるレイアウトサイズ（マスクサイズ）から設定される。
【００２１】
続いて、上で説明した図２〜図４を参照しつつ、経時劣化計算部１１及び解析部１２が行う最適な回路定数の求め方について説明する。
経時劣化計算部１１が算出した１つのトランジスタの回路定数を変数として、算出した劣化後のアクセス特性（第１の特性）としては、上述したように図２〜図４に示した特性が考えられる。
図２（ａ）に示す場合、チャネル長Ｌについて予め設定された範囲（チャネル長Ｌｍｉｎ２以上チャネル長Ｌｍａｘ１以下）において、劣化後のアクセス特性に変曲点があるので、解析部１２は、点Ａで示すチャネル長Ｌを修正後のチャネル長Ｌと決定する。
また、図２（ｂ）に示す場合、チャネル長Ｌについて予め設定された範囲（チャネル長Ｌｍｉｎ１以上チャネル長Ｌｍａｘ２以下）において、劣化後のアクセス特性に変曲点があるので、解析部１２は、点Ａで示すチャネル長Ｌを修正後のチャネル長Ｌと決定する。
【００２２】
図３（ａ）に示す場合、チャネル長Ｌについて予め設定された範囲（チャネル長Ｌｍｉｎ１以上チャネル長Ｌｍａｘ２以下）において、劣化後のアクセス特性に変曲点はないので、経時劣化計算部１１は、更に劣化前のアクセスを算出する。そして、解析部１２は、劣化前アクセスと劣化後アクセスが交差しないので、予め設定された範囲（チャネル長Ｌｍｉｎ１以上チャネル長Ｌｍａｘ２以下）において、劣化後アクセスが最小となる基準（第２の特性について予め設定された基準）を用いて、点Ａ’で示すチャネル長Ｌ（チャネル長Ｌｍｉｎ１）を修正後のチャネル長Ｌと決定する。
また、図３（ｂ）に示す場合、チャネル長Ｌについて予め設定された範囲（チャネル長Ｌｍｉｎ２以上チャネル長Ｌｍａｘ１以下）において、劣化後のアクセス特性に変曲点はないので、経時劣化計算部１１は、更に劣化前のアクセスを算出する。そして、解析部１２は、劣化前アクセスと劣化後アクセスが交差しないので、予め設定された範囲（チャネル長Ｌｍｉｎ２以上チャネル長Ｌｍａｘ１以下）において、劣化後アクセスが最小となる基準（第２の特性について予め設定された基準）を用いて、点Ａ’で示すチャネル長Ｌ（チャネル長Ｌｍａｘ１）を修正後のチャネル長Ｌと決定する。
【００２３】
以上のように、図２（ａ）、図２（ｂ）、図３（ａ）及び図３（ｂ）に示す劣化後のアクセス特性の場合、信号パス４０におけるレイアウトサイズが許容される限り、解析部１２は、劣化後アクセスの最小値と等しくなるチャネル長Ｌを修正後のチャネル長Ｌと決定する。また、解析部１２は、決定したチャネル長Ｌを基に、回路記述ファイル１０１を修正して修正回路記述ファイル１０３を作成する。これにより、修正後の修正回路記述ファイル１０３を基に半導体装置が製造されると、製造後の半導体装置における信号パス４０における劣化後アクセスを最小とすることができる。
【００２４】
また、図４（ａ）及び図４（ｂ）に示す場合、チャネル幅Ｗについて予め設定された範囲（チャネル幅Ｗｍｉｎ以上チャネル幅Ｗｍａｘ以下）において、劣化後のアクセス特性に変曲点はないので、経時劣化計算部１１は、更に劣化前のアクセスを算出する。そして、解析部１２は、予め設定された範囲において、劣化前アクセスと劣化後アクセスが交差するか、交差しないかを判定し、第２の特性について予め設定された基準を用いて、修正後のチャネル幅Ｗを決定する。
図４（ａ）に示す劣化前後のアクセス特性の場合、解析部１２は、チャネル幅Ｗについて予め設定された範囲（チャネル幅Ｗｍｉｎ以上チャネル幅Ｗｍａｘ以下）において、劣化前アクセスと劣化後アクセスが交差しないので、劣化後アクセスが最小となる基準（第２の特性について予め設定された基準）を用いて、点Ａで示すチャネル幅Ｗを修正後のチャネル幅Ｗと決定する。また、解析部１２は、決定したチャネル幅Ｗを基に、回路記述ファイル１０１を修正して修正回路記述ファイル１０３を作成する。これにより、修正後の修正回路記述ファイル１０３を基に、半導体装置が製造されると、製造後の半導体装置における信号パス４０における劣化後アクセスを最小とすることができる。
【００２５】
また、図４（ｂ）に示す劣化前後のアクセス特性の場合、解析部１２は、チャネル幅Ｗについて予め設定された範囲（チャネル幅Ｗｍｉｎ以上チャネル幅Ｗｍａｘ以下）において、劣化前アクセスと劣化後アクセスが交差するので、劣化後アクセスについて予め設定された基準を用いて、修正後のチャネル幅Ｗを決定する。ここで、劣化後アクセスについて予め設定された基準とは、修正後のチャネル幅Ｗを、チャネル幅Ｗについて予め設定された範囲（チャネル幅Ｗｍｉｎ以上チャネル幅Ｗｍａｘ以下）において、劣化後アクセスが劣化前アクセスと交差する交差点のチャネル幅Ｗ（点Ｃで示すチャネル幅Ｗ）、或いは劣化前アクセスが劣化後アクセスの最小値と等しくなるチャネル幅Ｗ（点Ｂで示すチャネル幅Ｗ）、又は劣化後アクセスの最小値と等しくなるチャネル幅Ｗ（点Ａで示すチャネル幅Ｗ）とする基準である。
また、解析部１２は、決定したチャネル幅Ｗを基に、回路記述ファイル１０１を修正して修正回路記述ファイル１０３を作成する。これにより、修正後の修正回路記述ファイル１０３を基に、半導体装置が製造されると、製造後の半導体装置における信号パス４０における劣化後アクセスが劣化前アクセスより遅くならないようにすることができる。
【００２６】
このように、本実施形態による半導体装置の設計方法は、回路を構成する複数のトランジスタの接続情報、及び前記複数のトランジスタ各々のサイズを示す回路定数が記載されたネットリスト（回路記述ファイル）を用い、前記複数のトランジスタのうちの１つのトランジスタの前記回路定数を変数とした、前記回路の劣化後の動作特性である第１の特性を算出する第１の工程と、前記第１の特性に基づいて、前記１つのトランジスタの前記回路定数を修正する第２の工程と、を含むことを特徴とする半導体装置の設計方法である。
【００２７】
本発明の半導体装置によれば、半導体装置を構成する回路の劣化後の特性（第１の特性）を考慮して、該回路の１つのトランジスタの回路定数を修正することができる。このため、回路を構成する全てのＭＯＳトランジスタが一律に劣化することを前提とする従来のような過剰な設計を行うことはなくなる。これにより、半導体装置におけるレイアウト面積の増大、アクセスタイムの増大を防ぐことが可能となる。
【００２８】
以上、本発明者によってなされた発明を、実施形態に基づき説明したが、本発明は説明した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、上記説明において、第１の特性及び第２の特性を、信号パス４０のアクセス特性としたが、この例に限られるものではなく、例えば信号パス４０における動作可能な電源電圧特性であってもよい。
【符号の説明】
【００２９】
１００…設計シミュレータ、１０１…回路記述ファイル、１０２…設計情報、１０３…修正回路記述ファイル、１１…経時劣化計算部、１２…解析部、４０…信号パス、４１…回路、Ｌ，Ｌｍｉｎ，Ｌｍａｘ…チャネル長、Ｗ，Ｗｍｉｎ，Ｗｍａｘ…チャネル幅
【図１】
2011258600.tif 000003
【図２】
2011258600.tif 000004
【図３】
2011258600.tif 000005
【図４】
2011258600.tif 000006
【図５】
2011258600.tif 000007