(57)【要約】【課題】挿入損失やサイズ、コストを低減でき、全体としてのインダクタンスを大きくすることが容易な可変インダクタ装置を提供する。【解決手段】可変インダクタ装置１は、下基板２Ａと、巻線コイル３Ａ，３Ｂと、可動板４と、上駆動電極６Ａとを備える。巻線コイル３Ａ，３Ｂは、下基板２Ａ上に形成された導体薄膜から形成され互いに直列に接続される。可動板４は前記導体薄膜から形成され、下基板２Ａに対して近接または離間する配置に変位可能である。上駆動電極６Ａは、可動板４に対向するように支持され。可動板４と上駆動電極６Ａとは巻線コイル３Ａに対して並列に接続されるスイッチングキャパシタを形成する。【選択図】  図１
2011258853.tif 000002
【特許請求の範囲】
【請求項１】
支持板と、
前記支持板上に形成される導体薄膜から形成され、互いに直列に接続される第１のインダクタおよび第２のインダクタと、
前記導体薄膜から形成される第１の容量形成電極と、
前記第１の容量形成電極に対向するように支持される第２の容量形成電極と、
を備え、
前記第１の容量形成電極と前記第２の容量形成電極とが前記第２のインダクタに対して並列に接続したスイッチングキャパシタを形成する、可変インダクタ装置。
【請求項２】
前記第１の容量形成電極は、前記導体薄膜から形成される梁状導体を介して、前記支持板から近接または離間可能に前記支持板に支持されるとともに、前記梁状導体を介して前記第１のインダクタと前記第２のインダクタとの間に挿入され、前記第２の容量形成電極との間に印加されるＤＣ電圧の切り替えにより前記支持板への近接状態または離間状態が切り替わる、請求項１に記載の可変インダクタ装置。
【請求項３】
前記第１のインダクタのインダクタンスが、前記第２のインダクタのインダクタンスよりも小さい、請求項１または２に記載の可変インダクタ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インダクタンスを切り替え可能な可変インダクタ装置に関するものである。
【背景技術】
【０００２】
従来、可変インダクタとして磁束の制御によってインダクタンスを切り替えるものが利用されることがある（特許文献１参照。）。磁束の制御を行う可変インダクタは、インダクタと、磁束をシールドするシールド手段を備え、シールド手段の移動や導電率の変更により、インダクタの磁束を制御していた。このような構成の場合、実際に制御されるインダクタンスの可変比が極めて小さく、例えば特許文献１の構成で１０４％程度であり、極めて限られた用途にしか可変インダクタを使用することができなかった。
また、可変インダクタでは、ＭＥＭＳアクチュエータを用いてインダクタンスの切り替えを行うこともある（特許文献２参照）。具体的には、ＭＥＭＳアクチュエータを利用した可変キャパシタをインダクタと並列に設け、可変キャパシタの容量変更により回路全体としてのインダクタンスを変更することがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−３５８９４号公報
【特許文献２】特開２００７−１３７９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
可変比が高い可変インダクタとしては、インダクタと並列に可変キャパシタを設ける回路構成を採用することが実用的であるが、従来の可変インダクタは、インダクタ素子と可変キャパシタ素子とを接続配線を用いて並列接続して成る可変インダクタ回路として構成されていて、回路サイズや回路コストが高く、また低損失な可変インダクタを構成することが困難であった。
【０００５】
その上、従来の可変インダクタは、インダクタ素子と可変キャパシタ素子とを並列接続する構成であるため、インダクタ素子自身のインダクタンスに比べて回路全体としてのインダクタンスは低減したものになり、回路全体としてのインダクタンスを大きくするためには、インダクタンスの大きなインダクタ素子を利用する必要があり、この点でも小型化に不利であった。
【０００６】
そこで本発明の目的は、挿入損失やサイズ、コストを低減でき、全体としてのインダクタンスを大きくすることが容易な可変インダクタ装置を提供することにある。
【課題を解決するための手段】
【０００７】
この発明の可変インダクタ装置は、支持板と、前記支持板上に形成される導体薄膜から形成され互いに直列に接続される第１のインダクタおよび第２のインダクタと、前記導体薄膜から形成される第１の容量形成電極と、前記第１の容量形成電極に対向するように支持される第２の容量形成電極と、を備え、前記第１の容量形成電極と前記第２の容量形成電極とが前記第２のインダクタに対して並列に接続したスイッチングキャパシタを形成する構成である。
【０００８】
この構成では、支持板に設ける導体薄膜を利用して第１のインダクタと第２のインダクタと第１の容量形成電極とを設けるので、一つのパッケージ構造として可変インダクタ装置を構成することが可能で、パッケージ全体としての挿入損失やサイズ、コストを低減できる。
さらには、第１の容量形成電極と第２の容量形成電極とが形成するスイッチングキャパシタを、第２のインダクタに並列に接続するので、このスイッチングキャパシタをオフ状態にすると、全体としてのインダクタンスが２つのインダクタの合成インダクタンスと略同値となり、スイッチングキャパシタをオン状態にすると、全体としてのインダクタンスが第１のインダクタのインダクタンスと略同値となる。これにより、従来の回路構成と同程度のサイズであっても、装置全体としてのインダクタンスの最大値を大きくすることが可能になる。
【０００９】
なお、スイッチングキャパシタは、前記第２のインダクタのインピーダンスよりも大きなインピーダンスと小さなインピーダンスとに切り替えることで、オフ状態とオン状態とが切り替わる構成である。
【００１０】
また、第１の容量形成電極は、支持板から近接または離間可能に、前記導体薄膜から形成される梁状導体を介して支持板に支持されるとともに、前記梁状導体を介して前記第1のインダクタと前記第２のインダクタとの間に挿入され、第２の容量形成電極との間に印加されるＤＣ電圧の切り替えにより前記支持板への近接状態または離間状態が切り替わる、と好適である。
【００１１】
従来構成では、ＲＦ信号により発生する静電引力によるセルフアクチュエーション（自己駆動）がＭＥＭＳの適正動作を妨げることがあり、可変インダクタを電圧振幅の大きな高周波回路に用いることが難しかった。一方、本構成によれば、ＤＣ電圧の切り替えにより容量形成電極対が近接状態または離間状態に切り替わり、容量値が２値に切り替わるため、セルフアクチュエーションに対抗する剛性を梁状導体に持たせてセルフアクチュエーション（自己駆動）を抑制し、ＤＣ電圧を高電圧にして容量形成電極対を適正動作させることが可能になる。
【００１２】
また、第１のインダクタのインダクタンスは、第２のインダクタのインダクタンスよりも小さいと好適である。
【００１３】
この構成により、装置全体としてのインダクタンスの最小値を小さく、最大値を大きくでき、可変インダクタ装置のインダクタンス可変比をより大きくすることができる。
【発明の効果】
【００１４】
この発明によれば、一つのパッケージ構造として可変インダクタ装置を構成することが可能で、パッケージ全体としての挿入損失やサイズ、コストを低減できる。
さらには、第１の容量形成電極と第２の容量形成電極とが形成するスイッチングキャパシタのオフ状態とオン状態とを切り替えることで、可変インダクタ装置全体としてのインダクタンスを２つのインダクタの合成インダクタンス、または、第１のインダクタのインダクタンス、と略同値にでき、従来の回路構成よりもインダクタンスの最大値を大きくすることが可能になる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係る可変インダクタ装置の構成例を説明する図である。
【図２】本発明の実施形態に係る可変インダクタ装置の駆動回路の構成例を説明する図である。
【図３】本発明の実施形態に係る可変インダクタ装置の動作を説明する図である。
【図４】本発明の実施形態に係る可変インダクタ装置の製造プロセスを説明する図である。
【図５】本発明の実施形態に係る可変インダクタ装置の製造プロセスを説明する図である。
【発明を実施するための形態】
【００１６】
本発明の実施形態に係る可変インダクタ装置の構成例について図１〜５を参照して説明する。
図１は実施形態に係る可変インダクタ装置１の構成を示す図である。図１（Ｃ）は可変インダクタ装置１の平面断面図であり、図１（Ａ）は可変インダクタ装置１の図１（Ｃ）に図示するＡ−Ａ’ラインに沿った断面図、図１（Ｂ）は可変インダクタ装置１の図１（Ｃ）に図示するＢ−Ｂ’ラインに沿った断面図である。
【００１７】
可変インダクタ装置１は、支持板である下基板２Ａと上基板２Ｂと枠体２Ｃとから成る筐体の内部に、第２のインダクタである巻線コイル３Ａ、第１のインダクタである巻線コイル３Ｂ、第１の容量形成電極である可動板４、梁状導体５Ａ，５Ｂ、第２の容量形成電極である上駆動電極６Ａ、上駆動電極６Ｂ、下駆動電極７、上誘電体部８Ａ，８Ｂ、下誘電体部９、および、柱状導体１０Ａ，１０Ｂを備え、筐体の上側外面に外面電極１１を備える。
【００１８】
下基板２Ａおよび上基板２Ｂはガラス基板である。枠体２Ｃは金属積層膜で構成している。
巻線コイル３Ａ，３Ｂは下基板２Ａの上面に渦状に旋回して積層形成された導体線路であり、それぞれインダクタンスＬＡ，ＬＢとして機能する。柱状導体１０Ａは巻線コイル３Ａの内側端部から上方に延設されていて第１の信号端子として用いる外面電極１１に導通している。柱状導体１０Ｂは巻線コイル３Ｂの内側端部から上方に延設されていて第２の信号端子として用いる外面電極１１に導通している。梁状導体５Ａは巻線コイル３Ａの外側端部と可動板４との間を導通する導体線路である。梁状導体５Ｂは巻線コイル３Ｂの外側端部と可動板４との間を導通する導体線路である。可動板４は梁状導体５Ａ，５Ｂによって下基板２Ａおよび上基板２Ｂから離間して支持される容量形成電極であり、可動板４および梁状導体５Ａ，５Ｂは全体として両持ち梁構造となっている。梁状導体５Ａ，５Ｂと巻線コイル３Ａ，３Ｂとの接続部分は両持ち梁構造のアンカー部となっている。
【００１９】
上駆動電極６Ａは上基板２Ｂの下面に積層形成された長方形状の容量形成電極であり、一端が可動板４に対向し、他端が柱状導体１０Ａに導通する。上誘電体部８Ａは上駆動電極６Ａの下面に積層形成された誘電体膜であり、上駆動電極６Ａと可動板４との対向する領域に設けられている。
【００２０】
上駆動電極６Ｂは上基板２Ｂの下面に積層形成された容量形成電極であり、上駆動電極６Ａの両脇に配置されて可動板４に対向する。これらの上駆動電極６Ｂは第１の駆動電圧端子として用いる図示しない外面電極に接続する。上誘電体部８Ｂは上駆動電極６Ｂの下面に可動板４と対向して積層形成する。
【００２１】
下駆動電極７は下基板２Ａの上面に積層形成された容量形成電極であり、可動板４を介して前述の上駆動電極６Ｂに対向する位置に配置される。これらの下駆動電極７は第２の駆動電圧端子として用いる図示しない外面電極に接続する。下誘電体部９は下駆動電極７の上面に可動板４と対向して積層形成する。
【００２２】
図２は、可変インダクタ装置１の等価回路と、可変インダクタ装置１の駆動回路との接続構成例を説明する回路図である。
可変インダクタ装置１は前述の巻線コイル３ＡによるインダクタンスＬＡと、巻線コイル３ＢによるインダクタンスＬＢとを第１の信号端子ＲＦ−ＩＮと第２の信号端子ＲＦ−ＯＵＴの間に直列に接続し、前述の可動板４と上駆動電極６Ａと上誘電体部８ＡとによるスイッチングキャパシタのキャパシタンスＣＲＦをインダクタンスＬＡに対して並列に接続した構成である。
【００２３】
またキャパシタンスＣＲＦに対して並列に、前述の上駆動電極６Ｂおよび上誘電体部８Ｂとともに可動板４が構成する駆動キャパシタのキャパシタンスＣＤＣ−を、第１の駆動電圧端子ＤＣ１に接続する。
【００２４】
またキャパシタンスＣＲＦに対して並列に、前述の下駆動電極７および下誘電体部９とともに可動板４が構成する駆動キャパシタのキャパシタンスＣＤＣ＋を、第２の駆動電圧端子ＤＣ２に接続する。
【００２５】
可変インダクタ装置１に接続する駆動回路は、スイッチＳＷと駆動電圧源Ｖと信号カット用抵抗Ｒとを備える。可変インダクタ装置１の駆動電圧端子ＤＣ１，ＤＣ２は信号カット用抵抗Ｒを介してスイッチＳＷに接続され、選択的に駆動電圧源Ｖに接続される。
【００２６】
図３は、可変インダクタ装置１の動作と、それによる装置全体のインダクタンスの変化とを説明する図である。
前述の回路構成におけるスイッチＳＷによって駆動キャパシタであるキャパシタンスＣＤＣ−をオフし、キャパシタンスＣＤＣ＋をオンすると、下駆動電極７と可動板４との間に静電引力が作用する。この静電引力と梁状導体５Ａ，５Ｂによるバネ力との、可動板４に対して下向きに作用する合力を、可動板４と上駆動電極６Ａとの間に上向きに作用するセルフアクチュエーションの静電引力よりも大きくしておくことで、可動板４は下基板２Ａ側に引きつけられた状態となる。するとスイッチングキャパシタのキャパシタンスＣＲＦが最小値｛ＣＲＦ（ＭＩＮ）｝になる。この時の、スイッチングキャパシタのインピーダンス１／ｊωＣＲＦ（ＭＩＮ）を、巻線コイル３ＡのインピーダンスｊωＬＡに比較して十分に大きくしておくことで、このスイッチングキャパシタをオフして、可変インダクタ装置１の装置全体としてのインダクタンスを、インダクタンスＬＡとインダクタンスＬＢとの合成インダクタンスと略同値にすることができる。
【００２７】
一方、前述の回路構成におけるスイッチＳＷによって駆動キャパシタであるキャパシタンスＣＤＣ−をオンし、キャパシタンスＣＤＣ＋をオフすると、上駆動電極６Ｂと可動板４との間に静電引力が作用する。この静電引力と可動板４と上駆動電極６Ａとの間のセルフアクチュエーションによる静電引力との、可動板４に対して上向きに作用する合力を、梁状導体５Ａ，５Ｂにより可動板４に下向きに作用するバネ力よりも大きくしておくことで、可動板４は上基板２Ｂ側に引きつけられた状態になる。するとスイッチングキャパシタのキャパシタンスＣＲＦが最大値｛ＣＲＦ（ＭＡＸ）｝になる。この時の、スイッチングキャパシタのインピーダンス１／ｊωＣＲＦ（ＭＡＸ）を、巻線コイル３ＡのインピーダンスｊωＬＡに比較して十分に小さくしておくことで、このスイッチングキャパシタをオンして、可変インダクタ装置１の装置全体としてのインダクタンスを、インダクタンスＬＢと略同値にすることができる。
【００２８】
次に、可変インダクタ装置１の製造プロセスについて説明する。図４，５は可変インダクタ装置１の製造プロセスを説明するプロセス過程での模式図である。
まず、下基板２Ａとなるガラス基板２０を用意し、その上面に枠体２Ｃの一部や巻線コイル３Ａ，３Ｂの一部、下駆動電極７の一部になる金属配線２１を成形する（図４（Ａ）参照。）。なお、金属配線２１はCr/Ptの積層電極とすると好適である。
【００２９】
次に、金属配線２１の一部領域上に下誘電体部９となる誘電体層を成形する（不図示）。なお、この誘電体層はSiO2とすると好適である。そして、その誘電体層やガラス基板２０の一部領域上に、梁状導体５Ａ，５Ｂや可動板４の下方空間となる犠牲層２２を成形する（図４（Ｂ）参照。）。なお、犠牲層２２はTi電極とすると好適である。
【００３０】
次に、金属配線２１や犠牲層２２の上面に、枠体２Ｃの一部や、巻線コイル３Ａ，３Ｂの一部、梁状導体５Ａ，５Ｂ、可動板４となる電極パターン２３を形成する（図４（Ｃ）参照。）。なお、電極パターン２３はCu電極とすると好適である。
【００３１】
次に、電極パターン２３の上面に、柱状導体１０Ａ，１０Ｂの一部や、枠体２Ｃの一部となる金属接合部２４を形成する（図４（Ｄ）参照。）。なお、金属接合部２４はCr/Pt/Auの積層電極で構成すると好適である。
【００３２】
次に、犠牲層２２をエッチングにより除去して空間２５を形成する（図４（Ｅ）参照。）。エッチャントとしてはTi電極を除去しCu電極を残すことができる選択性を持つものを採用すると好適である。
【００３３】
また、前述の下基板２Ａ側の製造プロセスと独立に上基板２Ｂ側を製造する。まず、ガラス基板３０を用意し、貫通孔を形成するとともに貫通孔内にビア電極３１を形成する（図５（Ｆ）参照。）。なお、貫通孔はサンドブラストにより形成し、メッキ充填によりビア電極３１を形成すると好適である。
【００３４】
次に、ガラス基板３０の下面に枠体２Ｃの一部や、上駆動電極６Ａ，６Ｂの一部、柱状導体１０Ａ，１０Ｂの一部となる金属配線３２を形成する（図５（Ｇ）参照。）。なお、金属配線３２はCr/Ptの積層電極とすると好適である。
【００３５】
次に、金属配線３２の下面に枠体２Ｃの一部や、上駆動電極６Ａ，６Ｂの一部、柱状導体１０Ａ，１０Ｂの一部となる電極パターン３３を形成する（図５（Ｈ）参照。）。なお、電極パターン３３はCu電極とすると好適である。
【００３６】
次に、電極パターン３３の下面の一部領域に枠体２Ｃの一部や、柱状導体１０Ａ，１０Ｂの一部となる金属接合部３４を形成する（図５（Ｉ）参照。）。なお、金属接合部３４はCr/Pt/Auの積層電極で構成すると好適である。
【００３７】
次に、電極パターン３３の下面の一部領域に上誘電体部８Ａ，８Ｂとなる誘電体層３５を成形する（図５（Ｊ）参照。）。なお、この誘電体層はSiO2とすると好適である。
【００３８】
そして、上基板側の構造体と下基板側の構造体とを金属接合部２４，３４同士で拡散接合し、上基板２Ｂの上面に外面電極１１を成形する（図５（Ｋ）参照。）。このようにして、可変インダクタ装置１を製造することができる。
【００３９】
以上の実施形態で説明したように本発明は実施できるが、下駆動電極７や下誘電体部９を設けずに、梁状導体５Ａ，５Ｂのバネ力のみによって可動板４を下基板２Ａ側に引きつけるようにしてもよい。このように本発明は、実施形態の記載に制限されるものではなく、本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図されるものである。
【符号の説明】
【００４０】
１…可変インダクタ装置
２Ａ…下基板
２Ｂ…上基板
２Ｃ…枠体
３Ａ，３Ｂ…巻線コイル
４…可動板
５Ａ，５Ｂ…梁状導体
６Ａ，６Ｂ…上駆動電極
７…下駆動電極
８Ａ，８Ｂ…上誘電体部
９…下誘電体部
１０Ａ，１０Ｂ…柱状導体
１１…外面電極
【図１】
2011258853.tif 000003
【図２】
2011258853.tif 000004
【図３】
2011258853.tif 000005
【図４】
2011258853.tif 000006
【図５】
2011258853.tif 000007