(57)【要約】      （修正有）【課題】バックライトを構成するＬＥＤの故障検出を確実に行うバックライト駆動装置及び映像表示装置を提供する。【解決手段】視聴者に目立たないように液晶駆動タイミングとの関係を利用してＬＥＤ故障検出用の信号を与えることで上記節点のオーバシュートおよびアンダーシュートの影響なく正確にＬＥＤの故障検出を行う。【選択図】図３
2011081162.tif 000002
【特許請求の範囲】
【請求項１】
複数のストリングを電流駆動するバックライト駆動装置において、液晶を介して映像情報を表示発生させるための電流駆動期間とは別に、少なくとも１つのストリングに対して液晶オフ期間にアイドリング的に電流駆動する期間を有することを特徴とするバックライト駆動装置。
【請求項２】
上記の液晶オフ期間に電流駆動する期間において当該ストリングの負荷接続検査を行うことを特徴とする請求項１のバックライト駆動装置。
【請求項３】
上記の当該ストリングの負荷接続検査期間を全ストリングに対して一斉に行うことを特徴とする請求項２のバックライト駆動装置。
【請求項４】
上記の負荷接続点電位の検出は電位降下が最も小さい負荷ストリングと電流駆動部との接続点電位が所定値より小さいことを判定することを含むことを特徴とする請求項２のバックライト駆動装置。
【請求項５】
上記の接続点電位が所定値よりも小さい期間が所定時間以上継続したことで判定を行うタイマー要素を含むことを特徴とする請求項４のバックライト駆動装置。
【請求項６】
接続点電位が所定値より小さいことの判定は少なくとも電流駆動されているストリングに対して行うことを特徴とする請求項４のバックライト駆動装置。
【請求項７】
上記の負荷接続点電位の検出を行わない期間では各接続点電位の代わりに異常判定に寄与しない所定値であるとして判定を行うことを特徴とする請求項４のバックライト駆動装置。
【請求項８】
上記のバックライト駆動装置が上記の複数のストリングのバックライト負荷への共通給電点に対する電源制御機能を包含するものであることを特徴とする請求項１のバックライト駆動装置。
【請求項９】
上記の液晶オフ期間に電流駆動する期間を、動画特性を向上するための動作モードにおけるブランキング期間中に設けることを特徴とする請求項１のバックライト駆動装置。
【請求項１０】
どのストリングに対しても液晶を介した映像情報を表示発生させるための電流駆動を行わない期間に液晶透過率を低下させると同時にアイドリングとしての負荷電流を少なくとも１つのストリングに対して与えることを特徴とする請求項１のバックライト駆動装置。
【請求項１１】
各々が負荷に接続される複数のシンク電流発生部、上記のシンク電流発生部を制御する全パルス信号生成部、を備えた駆動装置において、液晶オフ期間内で上記のシンク電流発生部をオンする遮蔽パルス信号生成部、上記の負荷の接続点電圧の異常な変化を検出する故障検出部を備えたことを特徴とするバックライト駆動装置。
【請求項１２】
上記の各負荷接続点は電圧降下が最も小さい負荷ストリングとシンク電流発生部との接続点電圧が所定値より高いことを判定する故障検出部に入力されることを特徴とする請求項１１のバックライト駆動装置。
【請求項１３】
電流駆動されていないストリングの接続点電位、若しくは接続点電位の判定を行わない期間における各ストリングの接続点電位は上記の故障検出部に入力されず、代わりに所定値が入力されることを特徴とする請求項１２のバックライト駆動装置。
【請求項１４】
上記のバックライト駆動装置が上記の複数のストリングのバックライト負荷への共通接続点に対する給電回路を備え、上記の給電回路は上記の負荷の接続点電位を維持するように制御させるものであることを特徴とする請求項１１のバックライト駆動装置。
【請求項１５】
請求項１１〜１４のバックライト駆動装置を用いることを特徴とする映像表示装置。
【請求項１６】
１つ以上の発光素子を含む少なくとも１つのストリングを駆動するバックライト駆動装置であって、
駆動電圧を生成し、第１経路を介して前記ストリングへ供給する駆動電圧生成部と、
シンク電流を発生させ、前記ストリングを挟んで前記第１経路とは反対側の第２経路を介して、前記ストリングへ供給するシンク電流発生部と、
所定周期ごとの期間のうち少なくとも１つの特定期間において、入力される映像信号に基づくオンデューティ比を有する第１パルス信号と、前記第１パルス信号を補完する第２パルス信号とを生成する全パルス信号生成部と、を有し、
前記駆動電圧生成部は、前記第２経路における検出電圧に基づいて前記駆動電圧を調整し、
前記シンク電流発生部は、前記第１パルス信号および前記第２パルス信号に基づいて、前記シンク電流を調整する、バックライト駆動装置。
【請求項１７】
さらに、前記検出電圧を所定電圧と比較する故障検出部を有する、請求項１６に記載のバックライト駆動装置。
【請求項１８】
請求項１６に記載のバックライト駆動装置と、
前記特定期間において、前記ストリングの照射領域に対応する前記映像信号の基準となるレベルを表す基準映像信号、および前記映像信号を前記基準映像信号で正規化した液晶映像信号を生成するタイミング制御部と、
前記液晶映像信号に基づいて、液晶パネルを駆動する液晶駆動部と、を含み、
前記全パルス信号生成部は、前記基準映像信号に基づいて、前記第１パルス信号のオンデューティ比を調整し、
前記タイミング制御部は、前記特定期間において、前記第２パルス信号が生成されている間、前記液晶映像信号を大略ゼロレベルにする、映像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバックライト駆動装置および映像表示装置に関し、さらに詳しくは、視聴中にバックライトの故障検出を正確に行うことのできる液晶表示装置に関する。
【背景技術】
【０００２】
図８に示すように、例えば特許文献１には、バックライトにＬＥＤ（発光ダイオード：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を用いる液晶表示装置が開示されている。複数のＬＥＤは、互いに直列に接続されることにより、１つのストリング１０１を構成する。液晶表示装置は、複数のストリング、可変電源１００、および電流源１１５、１１６、１１７を備える。各ストリングは、画面内の異なる場所を照射する。可変電源１００は、電源出力電圧Ｖ１００を生成し、複数のストリングに給電する。電流源１１５、１１６、１１７は、複数のストリングを所望の電流値で間欠的にオン／オフ駆動し、調光を行う。可変電源１００は、ストリングの節点電圧Ｖ１１２、Ｖ１１３、Ｖ１１４（以下、ストリング節点電圧と呼ぶ）のうち最小のストリング節点電圧が所定の基準電圧となるように、負帰還経路１０２を通じて１系統の電源出力電圧Ｖ１００を調整する。基準電圧は、電流源が各ストリングを駆動可能な範囲内で、最小となるように設定される。これにより、電流源は、電力ロスを低減した状態で各ストリングを所望のパルス電流波形で駆動することができ、それゆえに低消費電力化を達成することができる。
【０００３】
一方、バックライトは、ストリングの断線および地絡、または短絡などにより、故障することがある。断線および地絡に起因する故障はストリング節点電圧の所定値からの低下を引き起こし、短絡劣化に起因する故障はストリング節点電圧の所定値からの上昇を引き起こす。したがって、例えば図９に示す特許文献２のように、所定の閾値を設定して上昇／低下の大きさを閾値と比較することにより、故障を検出し、バックライトの駆動を停止することができる。
【０００４】
この場合、ストリング節点電圧は、立ち上がりおよび立ち下がりの過渡状態を除くオン期間の定常状態において、基準電圧に大略等しくなる。したがって、閾値を用いて、ストリングの故障を正確に検出することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−３３２６２４号公報
【特許文献２】特開２００９−１０４８４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した特許文献において開示された技術では、映像信号の視聴中に、ストリングの故障を正確に検出することができない場合があった。
【０００７】
液晶表示装置では、映像信号の輝度情報と相関的に連動して、バックライトの光量を画面内で部分的に調整しようとする試みが行われている。これにより、低消費電力化、および高輝度化／高コントラスト化などの高画質化を達成しようとしている。この場合、各ストリングをオン／オフ駆動するタイミングは、一般的にストリング間で互いに異なる。このため、同時にオン状態となるストリング数は、映像信号の輝度情報に応じて時間とともに変動する。さらに、オン期間のオン／オフ周期に対する比を表すオンデューティ比は、映像信号の輝度情報に応じて時間的とともに変動する。このように、オン状態のストリング数およびオンデューティ比が大きく変動することにより、各ストリングを流れる電流の総和を表す総電流Ｊ１００が大きく変化する。その結果、負帰還経路１０２を通じた可変電源１００の制御動作は過渡的に大きく変化し、電源出力電圧Ｖ１００にオーバシュートおよびアンダーシュートを発生させる。
【０００８】
さらに、上述したようにストリング間におけるオン／オフ駆動のタイミングが異なるため、一方のストリングにおけるオン期間の定常状態において、他方のストリングが過渡状態になる場合がある。この場合、１個の可変電源１００による１系統の電源出力電圧Ｖ１００が両方のストリングを駆動すると、他方のストリングにおける電源出力電圧Ｖ１００のオーバ／アンダーシュートに起因して、一方のストリングにおける定常状態のストリング節点電圧が大きく変動する。このように、ストリング節点電圧が大きく変動することにより過渡的に閾値を越え、その結果、上述した従来例の故障検出構成が誤作動する場合があった。
【０００９】
本発明は、このような従来の課題を解決するもので、ストリング節点電圧（検出電圧）の変動を抑制し、故障を確実に検出可能にすることを目的とする。
【課題を解決するための手段】
【００１０】
本発明では上記課題を解決するために、視聴者が見るための映像信号に基づくＬＥＤ駆動とは別に、ＬＥＤ異常を検出するために好適な検査用信号を用意する。ＬＥＤ異常を検出するための期間を含むフレームでは映像信号出力期間とは別にＬＥＤ検査信号出力期間を設ける。また検査用信号でＬＥＤ駆動時は液晶をオフつまり液晶の透過率を最低にしておくものである。
【発明の効果】
【００１１】
本発明のバックライト駆動装置および映像表示装置によれば、全パルス信号生成部は、各ＰＷＭ周期において、１つの透過パルス信号および１つの遮蔽パルス信号を含む全パルス信号を生成する。さらにシンク電流発生部は、シンク電流を、透過パルス信号に対応する透過パルス電流、および遮蔽パルス信号に対応する遮蔽パルス電流に調整することができる。これにより、バックライト駆動装置は、Ｎ個のストリングのそれぞれを流れるシンク電流を時間的に平準化し、映像信号の依存性を低下させることにより、全シンク電流の変化を低減することができる。その結果、バックライト駆動装置は、駆動電圧および検出電圧の変動を抑制し、安定化することができる。しかも、タイミング制御部は、遮蔽パルス電流の発生時に液晶映像信号を強制的にゼロレベルにするため、遮蔽パルス電流によるバックライトパネルの発光が映像表示装置の輝度に影響しないようにすることができる。さらに、故障検出部は、遮蔽パルス信号のハイレベル期間において比較動作を行うことにより、遮蔽パルス信号発生時における安定した検出電圧を監視することができ、バックライトパネルの故障状態を確実に検出することが可能となる。
【図面の簡単な説明】
【００１２】
【図１Ａ】本発明の第１の実施形態におけるバックライト駆動装置の構成例を示すブロック図である。
【図１Ｂ】本発明の第１の実施形態における波高値信号生成部の構成例を示す回路図である。
【図１Ｃ】本発明の第１の実施形態における透過パルス信号生成部の構成例を示す回路図である。
【図１Ｄ】本発明の第１の実施形態における透過パルス信号生成部の別の構成例を示す回路図である。
【図１Ｅ】本発明の第１の実施形態における遮蔽パルス信号生成部の構成例を示す回路図である。
【図２】本発明の第１の実施形態における映像表示装置の構成例を示すブロック図である。
【図３】本発明の第１の実施形態における全パルス信号生成部のタイミング状態を示すタイミング図である。
【図４】本発明の第１の実施形態における映像表示装置の駆動波形の波形状態を示す波形図である。
【図５】本発明の第１の実施形態の変形例２における映像表示装置の駆動波形の波形状態グループを示す説明図である。
【図６】本発明の第１の実施形態の変形例３における映像表示装置の駆動波形の波形状態を示す波形図である。
【図７Ａ】本発明の第２の実施形態におけるバックライト駆動装置の構成例を示すブロック図である。
【図７Ｂ】本発明の第２の実施形態における全パルス信号生成部の構成例を示すブロック図である。
【図７Ｃ】本発明の第２の実施形態における遅延パルス信号生成部の構成例を示すブロック図である。
【図７Ｄ】本発明の第２の実施形態における遅延パルス信号生成部の別の構成例を示すブロック図である。
【図７Ｅ】本発明の第２の実施形態における波高値信号生成部の構成例を示すブロック図である。
【図８】従来例のバックライト駆動装置の構成を示す回路図である。
【図９】従来例の別のバックライト駆動装置の構成を示す回路図である。
【発明を実施するための形態】
【００１３】
以下、本発明を実施するための形態に関するいくつかの例について、図面を参照しながら説明する。図面において、実質的に同一の構成、動作、および効果を表す要素には、同一の符号を付す。図面上の符号は、符号で示される信号の大きさを表す変数値として、式上でも用いられる。
【００１４】
（第１の実施形態）
図１Ａは、バックライト駆動装置４５の構成例を示すブロック図である。バックライト駆動装置４５は、駆動電圧生成部６２、故障検出部２２、Ｎ個（Ｎは１以上の整数）のシンク電流発生部１３、Ｎ個の合成部８４、Ｎ個の透過パルス信号生成部８５Ｔ、透過パルス情報生成部６０、１個の遮蔽パルス信号生成部８５Ｓ、遮蔽パルス情報生成部８ｂ、波高値信号生成部１６、および波高値情報生成部８ａを含む。駆動電圧生成部６２は、ＤＣＤＣコンバータ１８および誤差増幅部２０を含む。透過パルス情報生成部６０は、Ｎ個のレジスタ８およびシフトレジスタ５を含む。図１Ａの構成は、バックライト駆動装置４５の他に、バックライトパネル４６、所定電源Ｅ１９、所定電源Ｅ２１、所定電源Ｅ２３、システム制御部４１、およびタイミング制御部４２を含む。バックライトパネル４６は、Ｎ個のストリング１７を含む。１個のストリング１７は、１個以上の発光素子を含む。発光素子は、例えばＬＥＤ（発光ダイオード：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）である。
【００１５】
各ストリング１７の一端はアノード端、同他端はカソード端と呼ばれる。Ｎ個のストリング１７のアノード端は、ＤＣＤＣコンバータ１８の出力経路Ｐ１８に共通に接続され、同カソード端は、Ｎ個の検出経路Ｐ１４にそれぞれ接続される。各ストリング１７に含まれる複数のＬＥＤは、アノードからカソードへの順方向が、アノード端（出力経路Ｐ１８）からカソード端（検出経路Ｐ１４）への方向となるように、互いに直列に接続される。Ｎ個のシンク電流発生部１３の一端は、Ｎ個の検出経路Ｐ１４にそれぞれ接続され、同他端は接地される。
【００１６】
出力経路Ｐ１８と接地との間には、互いに直列に接続される、ストリング１７、検出経路Ｐ１４、およびシンク電流発生部１３が、Ｎ個存在する。１個のストリング１７と、このストリング１７に接続される１個のシンク電流発生部１３と、このシンク電流発生部１３に接続される１個の合成部８４と、この合成部８４に接続される１個の透過パルス信号生成部８５Ｔと、この透過パルス信号生成部８５Ｔに接続される１個のレジスタ８とは、１個のストリング回路を構成する。図１Ａの構成は、Ｎ個のストリング回路を含む。これらのＮ個のストリング回路に入出力される信号（電圧および電流を含む）も、基本的にはＮ系統存在するが、一部の信号は１系統に共通化されている。これらのＮ個のストリング回路は基本的には互いに同等であり、Ｎ系統の信号は基本的には互いに同等である。したがって、Ｎ個のストリング回路の構成要素またはＮ系統の信号に同一の符号を付すことにより、説明を本質的にかつ簡単化することができる。しかしながら、同一の符号を付されたＮ個のストリング回路は、同時点において互いに異なる動作状態になっていてもよく、したがって同一の符号を付されたＮ系統の信号は、同時点において互いに異なるオンデューティ比およびそのレベル状態（ハイレベルまたはローレベル）になっていてもよい。以下では、特に断らない限り、１個のストリング回路およびストリング回路に関連付けられた１系統の信号について説明する。
【００１７】
遮蔽パルス信号生成部８５Ｓと、１個のストリング回路に含まれる透過パルス信号生成部８５Ｔおよび合成部８４とは、全パルス信号生成部１０を構成する。バックライト駆動装置４５は、Ｎ個の全パルス信号生成部１０を含む。Ｎ個の全パルス信号生成部１０は、１個の遮蔽パルス信号生成部８５Ｓを共有する。図１Ａでは、図面を見やすくするため、１個の全パルス信号生成部１０だけが図示されている。
【００１８】
所定電源Ｅ１９は、電源経路Ｐ１９に所定電圧Ｓ１９を発生させる。ＤＣＤＣコンバータ１８は、電源経路Ｐ１９を介して所定電圧Ｓ１９を受け、所定電圧Ｓ１９を駆動電圧Ｓ１８に変換する。例えばＤＣＤＣコンバータ１８は、直流の所定電圧Ｓ１９を大略直流の駆動電圧Ｓ１８へ昇圧する。ＤＣＤＣコンバータ１８は、このように駆動電圧Ｓ１８を生成し、出力経路Ｐ１８を介してＮ個のストリング１７へ供給する。ＤＣＤＣコンバータ１８の全負荷は、互いに直列に接続されるストリング１７およびシンク電流発生部１３が、Ｎ個並列に接続された回路である。ＤＣＤＣコンバータ１８は、駆動電圧Ｓ１８に基づいて全シンク電流Ｊ１８を全負荷へ供給する。
【００１９】
シンク電流発生部１３は、シンク電流Ｊｄを発生させ、ストリング１７を挟んで出力経路Ｐ１８とは反対側の検出経路Ｐ１４を介して、シンク電流Ｊｄをストリング１７へ供給する。別の観点によれば、互いに直列に接続されるストリング１７およびシンク電流発生部１３は、駆動電圧Ｓ１８を分圧し、検出経路Ｐ１４に検出電圧Ｓ１４を生成する。駆動電圧Ｓ１８に基づいて、出力経路Ｐ１８から、ストリング１７、検出経路Ｐ１４、およびシンク電流発生部１３を経由して、接地へと、シンク電流Ｊｄが流れる。Ｎ系統のシンク電流Ｊｄの合計は、全シンク電流Ｊ１８に一致する。シンク電流発生部１３は、シンク電流Ｊｄを所望の波形に調整する。例えばシンク電流発生部１３は、シンク電流Ｊｄを所定のＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）周期でパルス幅変調（オン／オフ）するとともに、オン時のシンク電流Ｊｄの大きさを調整する。ＰＷＭ周期は、例えば１／６０〜１／４８０秒である。
【００２０】
検出電圧Ｓ１４は、駆動電圧Ｓ１８と接地電圧（すなわちゼロボルト）との間にある。検出電圧Ｓ１４は、シンク電流発生部１３がオン状態の場合、ストリング１７における電圧降下に起因して低くなり、シンク電流発生部１３がオフ状態の場合、駆動電圧Ｓ１８に近くなる。
【００２１】
所定電源Ｅ２１は、電源経路Ｐ２１に所定電圧Ｓ２１を発生させる。誤差増幅部２０は、電源経路Ｐ２１からの所定電圧Ｓ２１を非反転入力端子に受け、Ｎ系統の検出電圧Ｓ１４をＮ個の反転入力端子にそれぞれ受ける。Ｎ系統の検出電圧Ｓ１４のうちもっとも低い電圧は、最低検出電圧と呼ばれる。誤差増幅部２０は、最低検出電圧を所定電圧Ｓ２１から差し引いた電圧を増幅し、誤差電圧Ｓ２０を生成する。
【００２２】
ＤＣＤＣコンバータ１８は、誤差電圧Ｓ２０に基づいて、所定電圧Ｓ１９を駆動電圧Ｓ１８に変換する。例えばＤＣＤＣコンバータ１８は、コンバータ制御用クロックＳ１８ａおよび誤差電圧Ｓ２０に基づくＰＷＭ信号で所定電圧Ｓ１９をスイッチングし、スイッチングされた電圧を平滑化することにより、駆動電圧Ｓ１８を生成する。ＰＷＭ信号は、コンバータ制御用クロックＳ１８ａのクロックレートと、誤差電圧Ｓ２０に関して正の傾きで大略直線的に変化するオンデューティ比とを有する。オンデューティ比は、オン期間のオン／オフ周期に対する比を表す。例えばＤＣＤＣコンバータ１８は、三角波発生器および比較器を含む。三角波発生器は、コンバータ制御用クロックＳ１８ａのタイミングごとに三角波信号を発生させ、比較器は、三角波信号と誤差電圧Ｓ２０とを比較することにより比較結果を表すＰＷＭ信号を生成する。
【００２３】
この場合、誤差電圧Ｓ２０が正方向に大きくなるにつれて、ＤＣＤＣコンバータ１８は、ＰＷＭ信号のオンデューティ比を大きくし、駆動電圧Ｓ１８を高くする。一方、誤差電圧Ｓ２０が負方向に大きくなるにつれて、ＤＣＤＣコンバータ１８は、ＰＷＭ信号のオンデューティ比を小さくし、駆動電圧Ｓ１８を低くする。すなわち、最低検出電圧が所定電圧Ｓ２１よりも低くなるにつれて、誤差増幅部２０が誤差電圧Ｓ２０を正方向に大きくし、ＤＣＤＣコンバータ１８が駆動電圧Ｓ１８を高くする結果、最低検出電圧は下降を抑制される。一方、最低検出電圧が所定電圧Ｓ２１よりも高くなるにつれて、誤差増幅部２０が誤差電圧Ｓ２０を負方向に大きくし、ＤＣＤＣコンバータ１８が駆動電圧Ｓ１８を低くする結果、最低検出電圧は上昇を抑制される。このように、ＤＣＤＣコンバータ１８、出力経路Ｐ１８、ストリング１７、検出経路Ｐ１４、および誤差増幅部２０を経由する負帰還経路を通じて、ＤＣＤＣコンバータ１８は、最低検出電圧が所定電圧Ｓ２１に大略等しくなるように、駆動電圧Ｓ１８を調整する。所定電圧Ｓ２１は、シンク電流発生部１３がシンク電流Ｊｄを適切に調整可能な範囲内で、最低となるように設定される。これにより、シンク電流発生部１３は、電力ロスを低減した状態でシンク電流Ｊｄを所望のパルス電流波形に調整することができ、それゆえに低消費電力化を達成することができる。
【００２４】
システム制御部４１は、後述する図２に示す映像表示装置７０の全体のシステムを制御するシステム制御信号Ｓ４１を生成する。タイミング制御部４２は、システム制御信号Ｓ４１および映像信号Ｓ４２ｃに基づいて、複数系統のタイミング制御信号Ｓ４２ａを生成する。タイミング制御部４２は、ＰＷＭ周期のタイミングを生成し、タイミング制御信号Ｓ４２ａに含ませる。システム制御部４１は、システム制御信号Ｓ４１を生成するプログラムが組み込まれたマイクロコンピュータで構成される。タイミング制御部４２は、タイミング制御信号Ｓ４２ａを生成する回路が組み込まれたＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ：フィールドプログラマブルゲートアレイ）で構成される。
【００２５】
タイミング制御信号Ｓ４２ａは、シリアル情報Ｓ６、シフトクロックＳ７、ラッチ（ｌａｔｃｈ）クロックＳ９、ラッチクロックＳ９ａ、ラッチクロックＳ９ｂ、デューティマスタークロックＳ１１、デューティ出力タイミング信号Ｓ１２、およびコンバータ制御用クロックＳ１８ａを含む。シリアル情報Ｓ６は、シリアル透過パルス情報、波高値情報、および遮蔽パルス情報を含む。シリアル透過パルス情報は、Ｎ系統のシンク電流Ｊｄにそれぞれ対応するＮ個の透過パルス情報を含む。透過パルス情報、波高値情報、および遮蔽パルス情報は、バイナリデータ形式で表される。タイミング制御部４２は、各ＰＷＭ周期において、バイナリデータ形式の透過パルス情報がＮ個直列に整列するように、シリアル透過パルス情報を生成する。さらにタイミング制御部４２は、ＰＷＭ周期ごとに、シリアル透過パルス情報、波高値情報、および遮蔽パルス情報を生成する。このように、シリアル透過パルス情報、波高値情報、および遮蔽パルス情報は、ＰＷＭ周期ごとに変化することができる。
【００２６】
シリアル透過パルス情報および遮蔽パルス情報は、パルス幅変調されたシンク電流ＪｄのＰＷＭ周期に対するオンデューティ比に関する情報を表す。オンデューティ比は、オン期間のＰＷＭ周期に対する比を表す。シリアル透過パルス情報および遮蔽パルス情報は、パルス幅変調されたシンク電流ＪｄのＰＷＭ周期内のタイミングに関する情報を含んでもよい。両情報の詳細は後述される。波高値は、パルス信号のパルス高さを表し、波高値情報は、パルス幅変調されたシンク電流Ｊｄのパルス高さに関する情報を表す。シリアル透過パルス情報および波高値情報は、映像信号Ｓ４２ｃに基づいて変化することができる。
【００２７】
透過パルス信号生成部８５Ｔおよび遮蔽パルス情報生成部８ｂがそれぞれ生成する透過パルス信号Ｓ８５Ｔおよび遮蔽パルス信号Ｓ８５Ｓ（詳細は後述）において、立ち上がり時点および立ち下がり時点は、時間軸上で連続的に変化してもよいし、ＰＷＭ周期に比べて十分に小さいステップ幅で不連続的に変化してもよい。立ち上がり／立ち下がり時点が不連続的に変化する場合、デューティマスタークロックＳ１１は、時間変化のステップ幅を周期とするクロックを表す。デューティ出力タイミング信号Ｓ１２は、ＰＷＭ周期ごとに所定のタイミングで１回発生するクロックパルスを表す。例えばデューティ出力タイミング信号Ｓ１２は、各ＰＷＭ周期の開始時点のタイミングを表す。タイミング制御部４２は、デューティマスタークロックＳ１１に基づいてシフトクロックＳ７、各ラッチクロックＳ９、Ｓ９ａ、Ｓ９ｂ、およびデューティ出力タイミング信号Ｓ１２を生成する。各ラッチクロックＳ９、Ｓ９ａ、Ｓ９ｂは、ＰＷＭ周期ごとに所定のタイミングで１回発生するクロックパルスを表す。なお、ラッチクロックＳ９、Ｓ９ａ、Ｓ９ｂのうち少なくとも２つが、同一であってもよい。なお、シフトクロックＳ７および各ラッチクロックＳ９、Ｓ９ａ、Ｓ９ｂは、デューティマスタークロックＳ１１に基づいて生成されなくてもよく、他のクロックに基づいて生成されてもよい。なお、各ラッチクロックＳ９、Ｓ９ａ、Ｓ９ｂは、少なくとも１回のＰＷＭ周期では発生しなくてもよく、また少なくとも１回のＰＷＭ周期では２回以上発生してもよい。
【００２８】
シフトレジスタ５は、タイミング制御部４２から、信号経路Ｐ６を介してシリアル情報Ｓ６内のシリアル透過パルス情報、および信号経路Ｐ７を介してシフトクロックＳ７を受ける。さらにシフトレジスタ５は、Ｎ個のシフトクロックＳ７のタイミングでシリアル透過パルス情報を転送し、Ｎ系統のシンク電流Ｊｄにそれぞれ対応するＮ系統の透過パルス情報Ｓ５を生成する。Ｎ個のレジスタ８は、タイミング制御部４２から、信号経路Ｐ９を介してラッチクロックＳ９を受け、ラッチクロックＳ９のタイミングでＮ系統の透過パルス情報Ｓ５を同時にラッチ（または格納）し、Ｎ系統の透過パルス情報Ｓ８を生成する。シフトクロックＳ７は、所望のパルス群からなり、Ｎ系統の透過パルス情報Ｓ８に対応してはＮ系統の分のパルス群からなる。これにより、Ｎ系統の透過パルス情報Ｓ８は、各ＰＷＭ周期において互いに異なるようにすることができる。さらにＮ系統の透過パルス情報Ｓ８のそれぞれは、ＰＷＭ周期ごとに変化することができる。このように、透過パルス情報生成部６０は、タイミング制御部４２からのシリアル透過パルス情報を格納し、Ｎ系統の透過パルス情報Ｓ８を生成する。
【００２９】
例えば、ラッチクロックＳ９は、各ＰＷＭ周期の開始時点のタイミングを表す。Ｎ個のレジスタ８は、１つのＰＷＭ周期の開始時点において、Ｎ系統の透過パルス情報Ｓ５を同時にラッチする。シフトレジスタ５は、このＰＷＭ周期の開始時点から終了時点までの期間に、シリアル透過パルス情報を転送する。Ｎ個のレジスタ８は、続くＰＷＭ周期の開始時点において、転送されたシリアル透過パルス情報に基づくＮ系統の透過パルス情報Ｓ５を同時にラッチする。このように、ＰＷＭ周期単位のパイプライン処理により、透過パルス情報生成部６０は、タイミング制御部４２からのシリアル透過パルス情報に基づいて、Ｎ系統の透過パルス情報Ｓ８を生成することができる。
【００３０】
波高値情報生成部８ａは、タイミング制御部４２から、信号経路Ｐ６を介してシリアル情報Ｓ６内の波高値情報、および信号経路Ｐ９を介してラッチクロックＳ９ａを受ける。さらに波高値情報生成部８ａは、ラッチクロックＳ９ａのタイミングで波高値情報をラッチ（または格納）し、波高値情報Ｓ８ａを生成する。上述したようにラッチクロックＳ９ａは、ＰＷＭ周期ごとに１回出力される。これにより、波高値情報Ｓ８ａは、ＰＷＭ周期ごとに変化することができる。
【００３１】
遮蔽パルス情報生成部８ｂは、タイミング制御部４２から、信号経路Ｐ６を介してシリアル情報Ｓ６内の遮蔽パルス情報、および信号経路Ｐ９を介してラッチクロックＳ９ｂを受ける。さらに遮蔽パルス情報生成部８ｂは、ラッチクロックＳ９ｂのタイミングで遮蔽パルス情報をラッチ（または格納）し、遮蔽パルス情報Ｓ８ｂを生成する。ラッチクロックＳ９ｂは、上述したようにＰＷＭ周期ごとに１回出力される。これにより、遮蔽パルス情報Ｓ８ｂは、ＰＷＭ周期ごとに変化することができる。
【００３２】
透過パルス信号生成部８５Ｔは、タイミング制御部４２から、信号経路Ｐ１１を介してデューティマスタークロックＳ１１、および信号経路Ｐ１２を介してデューティ出力タイミング信号Ｓ１２を受ける。透過パルス信号生成部８５Ｔは、デューティ出力タイミング信号Ｓ１２に関連付けられたタイミングで、Ｎ系統の透過パルス情報Ｓ８のうち同一のストリング回路に関連付けられた１系統の透過パルス情報Ｓ８を取り込む。透過パルス信号生成部８５Ｔは、デューティ出力タイミング信号Ｓ１２のＰＷＭ周期ごとに、透過パルス情報Ｓ８に基づくオンデューティ比の１つのパルス信号を表す透過パルス信号Ｓ８５Ｔを生成する。透過パルス情報生成部６０および透過パルス信号生成部８５Ｔは、シリアル情報Ｓ６内のシリアル透過パルス情報に基づいて、Ｎ個のストリング１７ごとに個別のオンデューティ比を表す透過パルス信号Ｓ８５Ｔを生成することができる。
【００３３】
遮蔽パルス信号生成部８５Ｓは、タイミング制御部４２から、信号経路Ｐ１１を介してデューティマスタークロックＳ１１、および信号経路Ｐ１２を介してデューティ出力タイミング信号Ｓ１２を受ける。遮蔽パルス信号生成部８５Ｓは、デューティ出力タイミング信号Ｓ１２に関連付けられたタイミングで、遮蔽パルス情報Ｓ８ｂを取り込む。遮蔽パルス信号生成部８５Ｓは、デューティ出力タイミング信号Ｓ１２のＰＷＭ周期ごとに、遮蔽パルス情報Ｓ８ｂに基づくオンデューティ比の１つのパルス信号を表す遮蔽パルス信号Ｓ８５Ｓを生成する。
【００３４】
合成部８４は、ＰＷＭ周期ごとに、１つの透過パルス信号Ｓ８５Ｔと１つの遮蔽パルス信号Ｓ８５Ｓとを合成し、全パルス信号Ｓ１０を生成する。例えば合成部８４は、透過パルス信号Ｓ８５Ｔと遮蔽パルス信号Ｓ８５Ｓとの論理和を表す全パルス信号Ｓ１０を生成する。このように、全パルス信号生成部１０は、各ＰＷＭ周期において、透過パルス情報Ｓ８に基づくオンデューティ比の１つの透過パルス信号Ｓ８５Ｔと、遮蔽パルス情報Ｓ８ｂに基づくオンデューティ比の１つの遮蔽パルス信号Ｓ８５Ｓとを含む全パルス信号Ｓ１０を生成する。
【００３５】
次に、透過パルス信号生成部８５Ｔおよび遮蔽パルス信号生成部８５Ｓのさらに詳細な構成例を説明する。一例では透過パルス信号生成部８５Ｔは、図１Ｃに示すように、カウンタ部８２Ｔを含む。カウンタ部８２Ｔは、デューティ出力タイミング信号Ｓ１２のタイミングで、透過パルス情報Ｓ８を取り込む。同時にカウンタ部８２Ｔは、デューティマスタークロックＳ１１を計数開始し、透過パルス信号Ｓ８５Ｔをローレベルからハイレベルにする。カウンタ部８２Ｔは、透過パルス情報Ｓ８に基づくオンデューティ比のパルス幅だけデューティマスタークロックＳ１１を計数し、計数終了と同時に透過パルス信号Ｓ８５Ｔをハイレベルからローレベルにする。透過パルス情報Ｓ８は、オンデューティ比のパルス幅に相当するデューティマスタークロックＳ１１の数であってもよい。
【００３６】
上述したようにＰＷＭ周期は例えば１／６０〜１／４８０秒であり、この場合、デューティ出力タイミング信号Ｓ１２の周波数は６０〜４８０Ｈｚである。例えばＰＷＭ周期を１２ビットのカウンタ周期に合わせる場合、デューティマスタークロックＳ１１の周波数は、（６０〜４８０Ｈｚ）×４０９６であり、大略０．２５〜２ＭＨｚとなる。
【００３７】
別の例では透過パルス信号生成部８５Ｔは、図１Ｄに示すように、補数信号生成部８０Ｔ、カウンタ部８１Ｔ、およびカウンタ部８２Ｔを含む。補数信号生成部８０Ｔは、透過パルス情報Ｓ８の補数を表す補数信号Ｓ８０Ｔを生成する。補数信号Ｓ８０Ｔは、例えば、ＰＷＭ周期から、透過パルス情報Ｓ８に基づくオンデューティ比のパルス幅を差し引いた期間を表す。カウンタ部８１Ｔは、デューティ出力タイミング信号Ｓ１２のタイミングで、補数信号Ｓ８０Ｔを取り込む。同時にカウンタ部８１Ｔは、デューティマスタークロックＳ１１を計数開始し、計数結果を表す計数結果信号Ｓ８１Ｔをローレベルからハイレベルにする。カウンタ部８１Ｔは、補数信号Ｓ８０Ｔに基づく期間だけデューティマスタークロックＳ１１を計数し、計数終了と同時に計数結果信号Ｓ８１Ｔをハイレベルからローレベルにする。カウンタ部８２Ｔは、計数結果信号Ｓ８１Ｔの立ち下がりのタイミングで、透過パルス情報Ｓ８を取り込む。同時にカウンタ部８２Ｔは、デューティマスタークロックＳ１１を計数開始し、透過パルス信号Ｓ８５Ｔをローレベルからハイレベルにする。カウンタ部８２Ｔは、透過パルス情報Ｓ８に基づくオンデューティ比のパルス幅だけデューティマスタークロックＳ１１を計数し、計数終了と同時に透過パルス信号Ｓ８５Ｔをハイレベルからローレベルにする。
【００３８】
遮蔽パルス信号生成部８５Ｓは、例えば図１Ｅに示すように、遅延量設定部８０Ｓ、カウンタ部８１Ｓ、およびカウンタ部８２Ｓを含む。遅延量設定部８０Ｓは、デューティ出力タイミング信号Ｓ１２のタイミングからの遮蔽パルス信号Ｓ８５Ｓの遅延量を表す遅延量信号Ｓ８０Ｓを生成する。図１Ｅでは、遅延量設定部８０Ｓは、遅延量信号Ｓ８０Ｓをあらかじめ所定量に設定している。しかしながら上述したように、遮蔽パルス情報Ｓ８ｂがＰＷＭ周期内のタイミングに関する情報を含み、遅延量設定部８０Ｓが遮蔽パルス情報Ｓ８ｂに基づいて遅延量信号Ｓ８０Ｓを生成してもよい。カウンタ部８１Ｓは、デューティ出力タイミング信号Ｓ１２のタイミングで、遅延量信号Ｓ８０Ｓを取り込む。同時にカウンタ部８１Ｓは、デューティマスタークロックＳ１１を計数開始し、計数結果を表す計数結果信号Ｓ８１Ｓをローレベルからハイレベルにする。カウンタ部８１Ｓは、遅延量信号Ｓ８０Ｓに基づく遅延量だけデューティマスタークロックＳ１１を計数し、計数終了と同時に計数結果信号Ｓ８１Ｓをハイレベルからローレベルにする。カウンタ部８２Ｓは、計数結果信号Ｓ８１Ｓの立ち下がりのタイミングで、遮蔽パルス情報Ｓ８ｂを取り込む。同時にカウンタ部８２Ｓは、デューティマスタークロックＳ１１を計数開始し、遮蔽パルス信号Ｓ８５Ｓをローレベルからハイレベルにする。カウンタ部８２Ｓは、遮蔽パルス情報Ｓ８ｂに基づくオンデューティ比のパルス幅だけデューティマスタークロックＳ１１を計数し、計数終了と同時に遮蔽パルス信号Ｓ８５Ｓをハイレベルからローレベルにする。遮蔽パルス情報Ｓ８ｂは、オンデューティ比のパルス幅に相当するデューティマスタークロックＳ１１の数であってもよい。
【００３９】
図３は、全パルス信号生成部１０のタイミング状態の一例を模式的に示すタイミング図である。横軸は、ＰＷＭ周期Ｔｐｗｍ単位に区切られている。ＰＷＭ周期Ｔｐｗｍは２等分され、前半の期間は前半期間Ｔ１、後半の期間は後半期間Ｔ２と呼ばれる。タイミング状態ＴＳ１では、透過パルス信号Ｓ８５Ｔは、図１Ｃに示される透過パルス信号生成部８５Ｔによって生成される。透過パルス信号Ｓ８５Ｔは、デューティ出力タイミング信号Ｓ１２の立ち上がりタイミングに基づくＰＷＭ周期Ｔｐｗｍの開始時点からハイレベルとなり、透過パルス情報Ｓ８に基づく５０％以下のオンデューティ比のハイレベル期間３１ａ、３１ｂ、３１ｃ、３１ｄ経過後にローレベルとなる。遮蔽パルス信号Ｓ８５Ｓは、図１Ｅに示される遮蔽パルス信号生成部８５Ｓによって生成される。遮蔽パルス信号Ｓ８５Ｓは、ＰＷＭ周期Ｔｐｗｍの開始時点から所定のローレベル期間３２（計数結果信号Ｓ８１Ｓのハイレベル期間に対応）経過後にハイレベルとなり、遮蔽パルス情報Ｓ８ｂに基づく５０％以下の所定オンデューティ比のハイレベル期間３３経過後にローレベルとなる。全パルス信号Ｓ１０は、透過パルス信号Ｓ８５Ｔと遮蔽パルス信号Ｓ８５Ｓとの論理和信号となる。このように、タイミング状態ＴＳ１では、全パルス信号Ｓ１０は、前半期間Ｔ１において透過パルス信号Ｓ８５Ｔ、および後半期間Ｔ２において遮蔽パルス信号Ｓ８５Ｓを含む。
【００４０】
タイミング状態ＴＳ２では、透過パルス信号Ｓ８５Ｔは、図１Ｄに示される透過パルス信号生成部８５Ｔによって生成される。透過パルス信号Ｓ８５Ｔは、デューティ出力タイミング信号Ｓ１２の立ち下がりタイミングに基づくＰＷＭ周期Ｔｐｗｍの開始時点からローレベル期間３６ａ、３６ｂ、３６ｃ、３６ｄ（計数結果信号Ｓ８１Ｔのハイレベル期間に対応）経過後にハイレベルとなる。その後、透過パルス信号Ｓ８５Ｔは、透過パルス情報Ｓ８に基づく５０％以下のオンデューティ比のハイレベル期間３１ａ、３１ｂ、３１ｃ、３１ｄ経過後に、ＰＷＭ周期Ｔｐｗｍの終了時点となりローレベルとなる。遮蔽パルス信号Ｓ８５Ｓは、図１Ｅに示される遮蔽パルス信号生成部８５Ｓによって生成される。遮蔽パルス信号Ｓ８５Ｓは、ＰＷＭ周期Ｔｐｗｍの開始時点から所定のローレベル期間３２（計数結果信号Ｓ８１Ｓのハイレベル期間に対応）経過後にハイレベルとなり、遮蔽パルス情報Ｓ８ｂに基づく５０％以下の所定オンデューティ比のハイレベル期間３３経過後にローレベルとなる。全パルス信号Ｓ１０は、透過パルス信号Ｓ８５Ｔと遮蔽パルス信号Ｓ８５Ｓとの論理和信号となる。このように、タイミング状態ＴＳ２では、全パルス信号Ｓ１０は、前半期間Ｔ１において遮蔽パルス信号Ｓ８５Ｓ、および後半期間Ｔ２において透過パルス信号Ｓ８５Ｔを含む。
【００４１】
各タイミング状態ＴＳ１、ＴＳ２において、遮蔽パルス信号Ｓ８５Ｓは、透過パルス信号Ｓ８５Ｔの時間的な偏りを補完する。これにより、全パルス信号Ｓ１０は、時間的に平準化される。
【００４２】
全パルス信号生成部１０の別の構成では、全パルス信号生成部１０は、全パルス信号Ｓ１０を生成するプログラムが組み込まれたマイクロコンピュータで構成される。
【００４３】
全パルス信号生成部１０がシングルショットマルチバイブレータで構成される場合またはマイクロコンピュータで構成される場合、タイミング状態ＴＳ１、ＴＳ２における上述した透過パルス信号Ｓ８５Ｔのタイミングは、すべて透過パルス情報Ｓ８のタイミング情報により設定される。さらに、遮蔽パルス信号Ｓ８５Ｓにおけるローレベル期間３２は、遮蔽パルス情報Ｓ８ｂのタイミング情報により設定される。
【００４４】
図１Ｂに示すように波高値信号生成部１６は、ＤＡコンバータ２５、参照電源Ｅ２６、演算増幅器２７、トランジスタ２９、および抵抗３０を含む。トランジスタ２９のドレインは抵抗３０を介して電源に接続され、同ソースは、信号経路Ｐ１５および抵抗２８を介して接地され、同ゲートは演算増幅器２７の出力端子に接続される。ＤＡコンバータ２５は、波高値情報Ｓ８ａにより表されるデジタルデータを、参照電源Ｅ２６からの参照電圧Ｓ２６に基づいて調整されたアナログレベルＳ２５に変換する。演算増幅器２７は、非反転入力端子にアナログレベルＳ２５を受け、反転入力端子に信号経路Ｐ１５におけるソース電圧Ｓ１５を受け、アナログレベルＳ２５からソース電圧Ｓ１５を差し引いた電圧に比例するゲート電圧Ｓ２７を生成する。演算増幅器２７の増幅率とトランジスタ２９の相互コンダクタンスとの積が十分に大きい場合、ソース電圧Ｓ１５はアナログレベルＳ２５に大略等しくなる。このように波高値信号生成部１６は、アナログレベルＳ２５を抵抗２８で除したドレイン電流Ｊ２９を生成するとともに、ドレイン電流Ｊ２９を抵抗３０において電圧に変換し、トランジスタ２９のドレインに、波高値情報Ｓ８ａに対応する波高値信号Ｓ１６を生成する。波高値信号Ｓ１６は、シンク電流Ｊｄの波高値を表す。波高値情報Ｓ８ａを復号したアナログレベルＳ２５が高くなるにつれて、波高値信号生成部１６は波高値信号Ｓ１６を低くし、アナログレベルＳ２５が低くなるにつれて、波高値信号生成部１６は波高値信号Ｓ１６を高くする。シンク電流Ｊｄの基準となる波高値は、抵抗２８の大きさにより設定することができる。このように、波高値信号生成部１６は、波高値情報Ｓ８ａに基づいて、シンク電流Ｊｄの波高値を表す波高値信号Ｓ１６を生成する。
【００４５】
シンク電流発生部１３は、波高値信号Ｓ１６と、Ｎ系統の全パルス信号Ｓ１０のうち同一のストリング回路に関連付けられた１系統の全パルス信号Ｓ１０とに基づいてストリング１７からシンク電流Ｊｄを引くことにより、シンク電流Ｊｄを発生させ、ストリング１７を所望の大きさに調光する。シンク電流発生部１３は、特にシンク電流Ｊｄの大きさを調整する。シンク電流発生部１３は、全パルス信号Ｓ１０がハイレベルの場合、波高値信号Ｓ１６が表す波高値にシンク電流Ｊｄを調整し、全パルス信号Ｓ１０がローレベルの場合、大略ゼロアンペアにシンク電流Ｊｄを調整する。このように、シンク電流発生部１３は、全パルス信号Ｓ１０に基づいてシンク電流Ｊｄのオンデューティ比を調整し、波高値信号Ｓ１６に基づいてシンク電流Ｊｄの波高値を調整することにより、ストリング１７の調光を行うことができる。シンク電流Ｊｄは、透過パルス信号Ｓ８５Ｔに対応する透過パルス電流、および遮蔽パルス信号Ｓ８５Ｓに対応する遮蔽パルス電流を含む。透過パルス電流は、透過パルス信号Ｓ８５Ｔがハイレベルの場合に波高値信号Ｓ１６の大きさとなり、透過パルス信号Ｓ８５Ｔがローレベルの場合に大略ゼロアンペアとなる電流を表す。遮蔽パルス電流は、遮蔽パルス信号Ｓ８５Ｓがハイレベルの場合に波高値信号Ｓ１６の大きさとなり、遮蔽パルス信号Ｓ８５Ｓがローレベルの場合に大略ゼロアンペアとなる電流を表す。すなわち、透過パルス電流のオンデューティ比は、透過パルス信号Ｓ８５Ｔのオンデューティ比に等しく、遮蔽パルス電流のオンデューティ比は、遮蔽パルス信号Ｓ８５Ｓのオンデューティ比に等しい。
【００４６】
所定電源Ｅ２３は、電源経路Ｐ２３に所定電圧Ｓ２３を発生させる。故障検出部２２は、電源経路Ｐ２３からの所定電圧Ｓ２３、およびＮ系統の検出電圧Ｓ１４を受ける。故障検出部２２は、さらにＮ個の全パルス信号生成部１０から遮蔽パルス信号Ｓ８５Ｓを受ける。故障検出部２２は、遮蔽パルス信号Ｓ８５Ｓがハイレベルとなる期間において、Ｎ系統の検出電圧Ｓ１４を所定電圧Ｓ２３と比較する。故障検出部２２は、Ｎ系統の検出電圧Ｓ１４のうち少なくとも１系統の検出電圧が所定電圧Ｓ２３よりも高くなると、故障検出信号Ｓ２２を生成（例えばハイレベルに）する。故障検出部２２は、それ以外では故障検出信号Ｓ２２を生成しない（例えばローレベルに維持する）。故障検出部２２は、Ｎ系統の検出電圧Ｓ１４のうちもっとも高い電圧を所定電圧Ｓ２３と比較してもよいし、Ｎ系統の検出電圧Ｓ１４のすべてを所定電圧Ｓ２３と比較してもよい。さらに故障検出部２２は、所定電圧Ｓ２３よりも高くなった検出電圧Ｓ１４に対応するストリング１７の識別情報を故障検出信号Ｓ２２に含ませてもよい。
【００４７】
ここで、最小順方向降下電圧は、バックライトパネル４６を構成するＬＥＤの順方向降下電圧のばらつき範囲において、最小となる電圧を表す。この場合、所定電圧Ｓ２３は、１個のＬＥＤの最小順方向降下電圧に所定マージン比率を乗じ、所定電圧Ｓ２１に加えた電圧に設定される。１個のストリング１７に含まれるＬＥＤの個数が比較的少ない場合、所定マージン比率は、例えば８割以上かつ１０割未満である。正常状態では、上述したようにＮ系統の検出電圧Ｓ１４のうち、最低検出電圧は所定電圧Ｓ２１に大略等しくなる。Ｎ系統の検出電圧Ｓ１４のうち最低検出電圧以外の電圧は、最低検出電圧よりも高いが、最低検出電圧に最小順方向降下電圧を加えた電圧よりも低い。しかし少なくとも１個のＬＥＤが短絡状態になると、短絡状態のＬＥＤを含むストリング１７に対応する検出電圧Ｓ１４は、最低検出電圧に最小順方向降下電圧を加えた電圧以上となる。したがって、故障検出部２２は、バックライトパネル４６内の少なくとも１個のＬＥＤが短絡状態になると、故障検出信号Ｓ２２を生成することができる。なお、１個のストリング１７に含まれるＬＥＤの個数が比較的多い場合、上述した所定マージン比率は、例えば１０割以上に設定してもよい。この場合、故障検出部２２は、１個のストリング１７内において上述のように設定したマージン比率に応じた個数のＬＥＤが短絡状態になると、故障検出信号Ｓ２２を生成する。
【００４８】
ＬＥＤの短絡状態の検出については上述したが、ＬＥＤの断線状態の検出について以下に説明する。故障検出部２２は分圧器を含み、分圧器は所定電圧Ｓ２３を分圧し、所定分圧を生成してもよい。この場合、故障検出部２２は、遮蔽パルス信号Ｓ８５Ｓがハイレベルとなる期間において、Ｎ系統の検出電圧Ｓ１４を所定分圧と比較する。故障検出部２２は、Ｎ系統の検出電圧Ｓ１４のうち少なくとも１系統の検出電圧が所定分圧よりも低くなると、故障検出信号Ｓ２２を生成（例えばハイレベルに）する。故障検出部２２は、それ以外では故障検出信号Ｓ２２を生成しない（例えばローレベルに維持する）。故障検出部２２は、Ｎ系統の検出電圧Ｓ１４のうちもっとも低い電圧を所定分圧と比較してもよいし、Ｎ系統の検出電圧Ｓ１４のすべてを所定分圧と比較してもよい。さらに故障検出部２２は、所定分圧よりも低くなった検出電圧Ｓ１４に対応するストリング１７の識別情報を故障検出信号Ｓ２２に含ませてもよい。
【００４９】
所定分圧は、所定電圧Ｓ２１よりも低く、接地電圧よりも高く設定される。正常状態では、最低検出電圧は所定電圧Ｓ２１に大略等しくなる。しかし少なくとも１個のＬＥＤの導通が遮断状態（すなわち、ＬＥＤが断線状態）になると、遮断状態のＬＥＤを含むストリング１７に対応する検出電圧Ｓ１４は、接地電圧となる。したがって、故障検出部２２は、バックライトパネル４６内の少なくとも１個のＬＥＤが遮断状態になると、故障検出信号Ｓ２２を生成することができる。
【００５０】
故障検出部２２は、遮蔽パルス信号Ｓ８５Ｓがハイレベルとなる期間において、Ｎ系統の検出電圧Ｓ１４を、所定電圧Ｓ２３および所定分圧の両方と比較してもよい。故障検出部２２は、Ｎ系統の検出電圧Ｓ１４のうち少なくとも１系統の検出電圧が所定電圧Ｓ２３よりも高くなったり所定分圧よりも低くなったりすると、故障検出信号Ｓ２２を生成する。故障検出信号Ｓ２２は、例えば２ビット信号であり、短絡状態、遮断状態、および非故障状態を表すことができる。故障検出部２２は、少なくとも１系統の検出電圧が所定電圧Ｓ２３よりも高くなる場合、故障検出信号Ｓ２２を短絡状態に設定し、同検出電圧が所定分圧よりも低くなる場合、故障検出信号Ｓ２２を遮断状態に設定する。このように構成することにより、故障検出部２２は、バックライトパネル４６内の少なくとも１個のＬＥＤが、短絡状態および遮断状態を含む故障状態になると、故障検出信号Ｓ２２を生成することが可能となる。
【００５１】
システム制御部４１は、故障検出信号Ｓ２２が生成されると、種々の故障対策処理を行う。システム制御部４１は、例えばバックライトパネル４６の故障状態を通知する故障通知信号（図示されていない）を出力する。システム制御部４１は、例えばシステム制御信号Ｓ４１を介して、タイミング制御部４２に対してシフトクロックＳ７、ラッチクロックＳ９、Ｓ９ａ、Ｓ９ｂ、およびデューティマスタークロックＳ１１、デューティ出力タイミング信号Ｓ１２、およびコンバータ制御用クロックＳ１８ａを停止するように指示し、バックライト駆動装置４５の動作を停止する。これにより、映像表示装置７０の安全性を向上させることができる。
【００５２】
このように、バックライト駆動装置４５は、Ｎ個のストリング１７ごとにかつＰＷＭ周期Ｔｐｗｍごとに、個別のオンデューティ比を設定することが可能である。さらにバックライト駆動装置４５は、この個別のオンデューティ比およびシンク電流Ｊｄの波高値を、バイナリデータ形式のシリアル情報Ｓ６により入力し、バックライトパネル４６の調光を行うことができる。
【００５３】
図２は、映像表示装置７０の構成例を示すブロック図である。映像表示装置７０は、システム制御部４１、タイミング制御部４２、液晶駆動部４３、液晶パネル４４、バックライト駆動装置４５、およびバックライトパネル４６を含む。システム制御部４１、タイミング制御部４２、バックライト駆動装置４５、およびバックライトパネル４６、ならびにこれらの構成要素間でやり取りされる信号については、図１Ａにおいて上述した通りである。
【００５４】
液晶パネル４４の全映像表示領域のうち、Ｎ個のストリング１７のそれぞれが照射する領域は、ストリング領域と呼ばれる。液晶パネル４４の全映像表示領域は、Ｎ個のストリング領域に分割することができる。Ｎ個のストリング領域は、Ｎ個のストリング１７とそれぞれ１対１で対応する。映像信号Ｓ４２ｃは、基準映像信号および液晶映像信号Ｓｓにより表すことができる。基準映像信号は、各ＰＷＭ周期Ｔｐｗｍにおいて、各ストリング領域に対応する映像信号Ｓ４２ｃの基準となるレベルを表す。基準映像信号は、各ＰＷＭ周期Ｔｐｗｍにおいてストリング領域ごとに所定のレベルとなり、ＰＷＭ周期Ｔｐｗｍごとにおよび１ストリング領域ごとに変化することができる。例えば、基準映像信号は、各ＰＷＭ周期Ｔｐｗｍおよび各ストリング領域における映像信号Ｓ４２ｃの最大値に設定される。
【００５５】
各ＰＷＭ周期Ｔｐｗｍにおいて、基準映像信号が各ストリング領域に対応する映像信号Ｓ４２ｃの基準となるレベルを表すのに対して、液晶映像信号Ｓｓは、映像信号Ｓ４２ｃに基づいて各ストリング領域内の複数の映像サンプルごとに設定される信号を表す。１映像サンプルは、１画素であってもよく、１画素内のレッド、グリーン、およびブルーなどの各ドットであってもよい。液晶映像信号Ｓｓは、各ＰＷＭ周期Ｔｐｗｍにおいて映像サンプルごとに所望のレベルとなり、ＰＷＭ周期Ｔｐｗｍごとにおよび１映像サンプルごとに変化することができる。液晶映像信号Ｓｓは、映像信号Ｓ４２ｃおよび基準映像信号から、１映像サンプルごとおよびＰＷＭ周期Ｔｐｗｍごとに一義的に求められる信号を表す。液晶映像信号Ｓｓは、映像信号Ｓ４２ｃを基準映像信号で表される基準レベルにより正規化した信号である。液晶映像信号Ｓｓは、映像信号Ｓ４２ｃが増加するにつれて単調的に増加し、映像信号Ｓ４２ｃが減少するにつれて単調的に減少する。例えば液晶映像信号Ｓｓは、１映像サンプルごとに映像信号Ｓ４２ｃを基準映像信号で除し、さらにガンマ値の補正を行った信号を表す。
【００５６】
タイミング制御部４２は、システム制御信号Ｓ４１および映像信号Ｓ４２ｃに基づいて、液晶映像信号Ｓｓを含むタイミング制御信号Ｓ４２ｂを生成する。液晶駆動部４３は、タイミング制御信号Ｓ４２ｂに基づいて、駆動信号Ｓ４３を生成する。液晶駆動部４３は、駆動信号Ｓ４３に基づいて液晶パネル４４を駆動し、各映像サンプルの光透過率を液晶映像信号Ｓｓに大略比例する値にする。一方、タイミング制御部４２は、基準映像信号に基づいて、シリアル透過パルス情報および波高値情報を生成する。例えばタイミング制御部４２は、シリアル透過パルス情報において、基準映像信号に対応するストリング１７の透過パルス情報Ｓ８を、基準映像信号に大略比例するオンデューティ比にする。全パルス信号生成部１０は、全パルス信号Ｓ１０における透過パルス信号Ｓ８５Ｔのオンデューティ比を、基準映像信号に大略比例する値にする。シンク電流発生部１３は、シンク電流Ｊｄのオンデューティ比を、基準映像信号に大略比例する値にする。したがって、バックライト駆動装置４５は、駆動電圧Ｓ１８に基づいてバックライトパネル４６を駆動し、ストリング１７の光量（光束または光度とも呼ばれる）を基準映像信号に大略比例する値にする。
【００５７】
このように、１つのストリング１７の光量は基準映像信号に大略比例し、このストリング１７に対応するストリング領域内の各映像サンプルの光透過率は液晶映像信号Ｓｓに大略比例する。各映像サンプルの輝度は、ストリング１７の光量とこの映像サンプルの光透過率との積に大略比例する。それゆえに、映像信号Ｓ４２ｃの値、すなわち映像サンプルの輝度を維持した状態で、基準映像信号と液晶映像信号Ｓｓとの割合を変化させることにより、ストリング１７の光量と対応するストリング領域内の各映像サンプルの光透過率とは、連動して変化させることができる。例えば、ストリング１７の光量を所定量だけ低減し、ストリング１７に対応するストリング領域内の各映像サンプルの光透過率を大きくすることにより、映像信号Ｓ４２ｃにおける輝度情報の再現性を損なわずに、バックライトパネル４６の光量をストリング１７単位で調整することができる。これにより、低消費電力化、および高輝度化／高コントラスト化などの高画質化を達成することができる。
【００５８】
図４は、バックライトパネル４６および液晶パネル４４に対する駆動波形の波形状態の一例を模式的に示す波形図である。波形状態ＷＳ１、ＷＳ２、ＷＳ３のそれぞれは、Ｎ個のストリング１７のうちいずれか２個にそれぞれ流れるシンク電流Ｊｄ１、Ｊｄ２、およびこの２個のストリング１７に対応する２個のストリング領域内にそれぞれ含まれる液晶映像信号Ｓｓ１、Ｓｓ２を示す。破線はゼロレベルを表す。横軸は、ＰＷＭ周期Ｔｐｗｍ単位に区切られている。
【００５９】
波形状態ＷＳ１では、シンク電流Ｊｄ１、Ｊｄ２の最大オンデューティ比は、１００％とすることができる。液晶映像信号Ｓｓ１のハイレベル期間はシンク電流Ｊｄ１のハイレベル期間を含み、液晶映像信号Ｓｓ２のハイレベル期間はシンク電流Ｊｄ２のハイレベル期間を含んでいる。これにより、各シンク電流Ｊｄ１、Ｊｄ２によるストリング１７の光量が、漏れなく液晶映像信号Ｓｓ１、Ｓｓ２に対応する映像サンプルの輝度に寄与するようにしている。液晶映像信号Ｓｓ１、Ｓｓ２に対応する各映像サンプルの輝度は、液晶映像信号Ｓｓ１、Ｓｓ２とシンク電流Ｊｄ１、Ｊｄ２との積を、ＰＷＭ周期Ｔｐｗｍ単位で時間平均することにより得ることができる。ハイレベル期間に対応するシンク電流Ｊｄ１、Ｊｄ２は、波高値Ｊｄｈの透過パルス電流ＪｄＴを示している。
【００６０】
波形状態ＷＳ２では、波形状態ＷＳ１に比べて、液晶映像信号Ｓｓ１、Ｓｓ２の波形はそのまま維持され、シンク電流Ｊｄ１、Ｊｄ２の波高値は波形状態ＷＳ１の場合の波高値Ｊｄｈに比べて（Ｊｄｈ×２）に倍増され、同オンデューティ比は半減される。シンク電流Ｊｄ１、Ｊｄ２の最大オンデューティ比は、５０％とすることができる。その結果、シンク電流Ｊｄ１、Ｊｄ２のローレベル期間は、波形状態ＷＳ１に比べて長くなる。これにより、液晶映像信号Ｓｓ１、Ｓｓ２における各映像サンプルの輝度は、波形状態ＷＳ１の場合と大略等しくなる。このように波形状態ＷＳ２では、シンク電流Ｊｄ１、Ｊｄ２は、後半期間Ｔ２において、（Ｊｄｈ×２）の波高値および波形状態ＷＳ１に比べて半減したオンデューティ比を有する透過パルス電流ＪｄＴとなる。
【００６１】
前半期間Ｔ１では、シンク電流Ｊｄ１、Ｊｄ２は遮断またはブランキングされる。すなわち、前半期間Ｔ１は、液晶パネル４４の倍速駆動時におけるブランキング期間（または黒挿入期間）に相当する。このように、波形状態ＷＳ２は、波形状態ＷＳ１に比べて、液晶パネル４４に表示される映像の残像を抑制することができるため、動きの速い動画の表示に適している。
【００６２】
波形状態ＷＳ３では、波形状態ＷＳ２と同様に、シンク電流Ｊｄ１、Ｊｄ２の最大オンデューティ比は、５０％とすることができる。波形状態ＷＳ１よりも長くなったシンク電流Ｊｄ１、Ｊｄ２のローレベル期間には、ＰＷＭ周期Ｔｐｗｍごとに所定の遮蔽点灯期間Ｔａの間、シンク電流Ｊｄ１、Ｊｄ２が波高値（Ｊｄｈ×２）で流れる。遮蔽点灯期間Ｔａは、例えば、常時４０％（Ｔａ＝Ｔｐｗｍ×０．４）のオンデューティ比となるように設定される。さらに、タイミング制御部４２は、ＰＷＭ周期Ｔｐｗｍごとに液晶映像信号Ｓｓ１、Ｓｓ２を変化させることにより、液晶映像信号Ｓｓ１、Ｓｓ２を遮蔽点灯期間Ｔａにおいて所定レベル以下、例えば大略ゼロレベルにする。例えばタイミング制御部４２は、前半期間Ｔ１において波形状態ＷＳ３のように液晶映像信号Ｓｓ１、Ｓｓ２を強制的にゼロレベルにする。これにより、液晶映像信号Ｓｓ１、Ｓｓ２の各映像サンプルの輝度は、波形状態ＷＳ１、ＷＳ２の場合と大略等しくなる。
【００６３】
遮蔽点灯期間Ｔａに対応するシンク電流Ｊｄ１、Ｊｄ２は、例えばオンデューティ比が４０％の遮蔽パルス電流ＪｄＳを示している。すなわちシンク電流発生部１３は、シンク電流Ｊｄを、ＰＷＭ周期Ｔｐｗｍごとに、１つの透過パルス電流ＪｄＴおよび１つの遮蔽パルス電流ＪｄＳに調整する。波高値信号Ｓ１６の変化がないとすれば、シンク電流発生部１３は、シンク電流Ｊｄ１、Ｊｄ２を全パルス信号Ｓ１０に比例する値に調整する。すなわちシンク電流発生部１３は、シンク電流Ｊｄを、透過パルス信号Ｓ８５Ｔに比例する透過パルス電流ＪｄＴ、および遮蔽パルス信号Ｓ８５Ｓに比例する遮蔽パルス電流ＪｄＳに調整する。
【００６４】
波形状態ＷＳ３において、遮蔽パルス電流ＪｄＳは、透過パルス電流ＪｄＴの時間的な偏りを補完する。これにより、シンク電流Ｊｄ１、Ｊｄ２は、時間的に平準化される。
【００６５】
ここで、３種類の波形状態ＷＳ１〜ＷＳ３について、ＤＣＤＣコンバータ１８からＮ個のストリング１７へ出力される全シンク電流Ｊ１８の最大変化度合いを説明する。波形状態ＷＳ１では、Ｎ系統のシンク電流Ｊｄのすべてにおいてオンデューティ比が大略０％から大略１００％まで同時に変化すると、全シンク電流Ｊ１８はゼロアンペアから（Ｊｄｈ×１００％×Ｎ）まで変化する。波形状態ＷＳ２では、Ｎ系統のシンク電流Ｊｄのすべてにおいてオンデューティ比が大略０％から大略５０％まで同時に変化すると、全シンク電流Ｊ１８はゼロアンペアから（Ｊｄｈ×２×５０％×Ｎ）まで変化する。これは、波形状態ＷＳ２の最大変化度合いが波形状態ＷＳ１の場合と等しいことを示している。波形状態ＷＳ３では、Ｎ系統のシンク電流Ｊｄのすべてにおいてオンデューティ比が大略０％から大略５０％まで同時に変化すると、全シンク電流Ｊ１８は（Ｊｄｈ×２×４０％×Ｎ）から（Ｊｄｈ×２×９０％×Ｎ）まで変化する。
【００６６】
オンデューティ比の変化に対する全シンク電流Ｊ１８の最大変化率は、波形状態ＷＳ１、ＷＳ２では無限大となるが、波形状態ＷＳ３では高々２倍強となる。波形状態ＷＳ１、ＷＳ２の場合、全シンク電流Ｊ１８の大きな変動により、駆動電圧Ｓ１８にはオーバシュートおよびアンダーシュートが発生し、その結果、検出電圧Ｓ１４は大きく変動する。このため、故障検出部２２は、バックライトパネル４６内のＬＥＤが故障状態にならなくても故障検出信号Ｓ２２を生成し、バックライトパネル４６の故障状態を誤検出することになる。波形状態ＷＳ３の場合、全シンク電流Ｊ１８の最大変化率は波形状態ＷＳ１、ＷＳ２の場合に比べて極めて小さいため、駆動電圧Ｓ１８および検出電圧Ｓ１４の変動は十分に小さく、駆動電圧Ｓ１８および検出電圧Ｓ１４は安定化することができる。したがって、故障検出部２２は、バックライトパネル４６内のＬＥＤが故障状態となる場合にだけ故障検出信号Ｓ２２を生成し、バックライトパネル４６の故障状態を確実に検出することができる。
【００６７】
映像信号Ｓ４２ｃの輝度が、画面内でおよび時間的に大きく変動する場合、波形状態ＷＳ１、ＷＳ２のように動作させると、オン状態のストリング１７の個数およびオンデューティ比が大きく変化する。しかし、遮蔽点灯期間Ｔａを挿入して波形状態ＷＳ３のように動作させると、シンク電流Ｊｄを間欠的に常時十分に流すことができるので、シンク電流Ｊｄの流れが安定化し、結果として駆動電圧Ｓ１８の変動は抑制することができる。しかも、遮蔽点灯期間Ｔａでは液晶映像信号Ｓｓ１、Ｓｓ２を強制的にゼロレベルにするため、遮蔽点灯期間Ｔａにおけるバックライトパネル４６の発光は、映像表示装置７０の輝度に影響を与えない。さらに、故障検出部２２は、遮蔽点灯期間Ｔａにおいて検出電圧Ｓ１４を所定電圧Ｓ２３と比較することにより、遮蔽点灯期間Ｔａにおける安定したシンク電流Ｊｄを監視することができ、バックライトパネル４６の故障状態を確実に検出することができる。
【００６８】
なお、システム制御部４１は、所定期間を計時するタイマーを含み、所定期間の間、故障検出信号Ｓ２２のハイレベル状態を計時してもよい。システム制御部４１は、所定期間の経過以前に故障検出信号Ｓ２２がローレベル状態になった場合、タイマーをリセットして計時を再開する一方、所定期間の間、故障検出信号Ｓ２２がハイレベル状態を継続すると、バックライトパネル４６が故障状態になったと判断する。この場合、タイマーが故障検出信号Ｓ２２のハイレベル状態を計時することによって、システム制御部４１は、故障検出部２２における瞬時ノイズに起因する誤動作を防止することができる。
【００６９】
このように、第１の実施形態のバックライト駆動装置４５および映像表示装置７０によれば、全パルス信号生成部１０は、各ＰＷＭ周期Ｔｐｗｍにおいて、１つの透過パルス信号Ｓ８５Ｔおよび１つの遮蔽パルス信号Ｓ８５Ｓを含む全パルス信号Ｓ１０を生成する。さらにシンク電流発生部１３は、シンク電流Ｊｄを、透過パルス信号Ｓ８５Ｔに対応する透過パルス電流ＪｄＴ、および遮蔽パルス信号Ｓ８５Ｓに対応する遮蔽パルス電流ＪｄＳに調整することができる。これにより、バックライト駆動装置４５は、Ｎ個のストリング１７のそれぞれを流れるシンク電流Ｊｄを時間的に平準化し、映像信号Ｓ４２ｃの依存性を低下させることにより、全シンク電流Ｊ１８の変化を低減することができる。その結果、バックライト駆動装置４５は、駆動電圧Ｓ１８および検出電圧Ｓ１４の変動を抑制し、安定化することができる。しかも、タイミング制御部４２は、遮蔽パルス電流ＪｄＳの発生時に液晶映像信号Ｓｓ１、Ｓｓ２を強制的にゼロレベルにするため、遮蔽パルス電流ＪｄＳによるバックライトパネル４６の発光が映像表示装置７０の輝度に影響しないようにすることができる。さらに、故障検出部２２は、遮蔽パルス信号Ｓ８５Ｓのハイレベル期間において比較動作を行うことにより、遮蔽パルス信号Ｓ８５Ｓ発生時における安定した検出電圧Ｓ１４を監視することができ、バックライトパネル４６の故障状態を確実に検出することが可能となる。
【００７０】
（第１の実施形態の変形例１）
第１の実施形態では、図１Ａにおいて上述したように、バックライト駆動装置４５はＮ個の全パルス信号生成部１０を含み、Ｎ個の全パルス信号生成部１０は１個の遮蔽パルス信号生成部８５Ｓを共有していた。第１の実施形態の変形例１では、Ｎ個の全パルス信号生成部１０のそれぞれは、個別に遮蔽パルス信号生成部８５Ｓと同一構成の遮蔽パルス信号生成部を含み、結果としてバックライト駆動装置４５は、これらのＮ個の遮蔽パルス信号生成部を含む。さらに、バックライト駆動装置４５は、Ｎ個の遮蔽パルス信号生成部に接続される、透過パルス情報生成部６０と同様な構成の１個の遮蔽パルス情報生成部を含む。
【００７１】
シリアル情報Ｓ６は、シリアル透過パルス情報、シリアル遮蔽パルス情報、および波高値情報を含む。シリアル遮蔽パルス情報は、Ｎ系統のシンク電流Ｊｄにそれぞれ対応するＮ個の遮蔽パルス情報を含む。タイミング制御部４２は、各ＰＷＭ周期において、バイナリデータ形式の遮蔽パルス情報がＮ個時間的に順次並ぶように、シリアル遮蔽パルス情報を生成する。さらにタイミング制御部４２は、ＰＷＭ周期ごとに、シリアル遮蔽パルス情報を生成する。シリアル遮蔽パルス情報は、ＰＷＭ周期ごとに変化することができる。
【００７２】
遮蔽パルス情報生成部は、タイミング制御部４２から、信号経路Ｐ６を介してシリアル情報Ｓ６内のシリアル遮蔽パルス情報、および信号経路Ｐ９を介してラッチクロックＳ９ｂを受け、透過パルス情報生成部６０がＮ系統の透過パルス情報Ｓ８を生成するのと同様に、Ｎ系統の遮蔽パルス情報を生成する。Ｎ個の遮蔽パルス信号生成部のそれぞれは、遮蔽パルス信号生成部８５Ｓが遮蔽パルス情報Ｓ８ｂに基づいて遮蔽パルス信号Ｓ８５Ｓを生成するのと同様に、遮蔽パルス情報に基づいて遮蔽パルス信号を生成し、結果としてＮ個の遮蔽パルス信号生成部はＮ系統の遮蔽パルス信号をそれぞれ生成する。故障検出部は、Ｎ系統の遮蔽パルス信号を受け、Ｎ系統の遮蔽パルス信号がハイレベルとなる期間において、Ｎ系統の検出電圧Ｓ１４を所定電圧Ｓ２３と比較する。
【００７３】
このように、第１の実施形態の変形例１におけるバックライト駆動装置４５によれば、バックライト駆動装置４５がＮ個の遮蔽パルス信号生成部を備えることにより、Ｎ系統の透過パルス信号Ｓ８５Ｔにそれぞれ対応してＮ系統の遮蔽パルス信号のタイミングを最適に調整することができる。これにより、バックライト駆動装置４５は、駆動電圧Ｓ１８および検出電圧Ｓ１４の変動をさらに抑制し、さらに安定化することができる。
【００７４】
（第１の実施形態の変形例２）
図５は、波形状態がＰＷＭ周期Ｔｐｗｍ単位で切り替わる場合の時間経過を表す波形状態グループを示している。波形状態グループＷＳＧ１では、通常は波形状態ＷＳ１であり、複数のＰＷＭ周期Ｔｐｗｍごとに１回のＰＷＭ周期Ｔｐｗｍにおいて、波形状態ＷＳ３が挿入されている。波形状態グループＷＳＧ２では、波形状態グループＷＳＧ１における波形状態ＷＳ１と波形状態ＷＳ３との間に、波形状態ＷＳ２が挿入されている。波形状態グループＷＳＧ２は、波形状態ＷＳ２を挿入することにより、波形状態ＷＳ１と波形状態ＷＳ３との切り替え時における多少の輝度変化を無視できるレベルに緩和することができる。
【００７５】
波形状態ＷＳ４は、波形状態ＷＳ２において、シンク電流Ｊｄ１、Ｊｄ２の波高値を２倍から例えば１．３３倍に変更し、シンク電流Ｊｄ１、Ｊｄ２の各最大オンデューティ比を５０％から７５％に変更した状態を表している。波形状態グループＷＳＧ３では、波形状態グループＷＳＧ２における波形状態ＷＳ１と波形状態ＷＳ２との間に、波形状態ＷＳ４が挿入されている。波形状態グループＷＳＧ３は、波形状態ＷＳ４を挿入することにより、波形状態ＷＳ１と波形状態ＷＳ２との切り替え時における多少の輝度変化を無視できるレベルに緩和することができる。波形状態グループＷＳＧ４では、波形状態グループＷＳＧ３における波形状態ＷＳ２が省略されている。波形状態グループＷＳＧ４は、波形状態ＷＳ４を挿入することにより、波形状態ＷＳ１と波形状態ＷＳ３との切り替え時における多少の輝度変化を無視できるレベルに緩和することができる。
【００７６】
システム制御部４１が、波形状態ＷＳ３を挿入するタイミングを含むシステム制御信号Ｓ４１を生成し、タイミング制御部４２が、システム制御信号Ｓ４１に基づいて、ＰＷＭ周期Ｔｐｗｍごとに透過パルス情報Ｓ８および遮蔽パルス情報Ｓ８ｂを変化させる。図１Ａおよび図２において上述したように、透過パルス情報生成部６０は、各ＰＷＭ周期ＴｐｗｍにおいてＮ系統の透過パルス情報Ｓ８を互いに異なるようにすることができ、ＰＷＭ周期ＴｐｗｍごとにＮ系統の透過パルス情報Ｓ８のそれぞれを変化させることができる。同様に、遮蔽パルス情報生成部８ｂは、ＰＷＭ周期Ｔｐｗｍごとに遮蔽パルス情報Ｓ８ｂを変化させることができる。さらにタイミング制御部４２は、ＰＷＭ周期Ｔｐｗｍごとに液晶映像信号Ｓｓを変化させることができる。これにより、図１Ａおよび図２の映像表示装置７０は、図５の波形状態グループＷＳＧ１〜ＷＳＧ４を実現することができる。
【００７７】
さらに、システム制御部４１は、波形状態ＷＳ３を挿入するＰＷＭ周期Ｔｐｗｍにおける故障検出信号Ｓ２２の状態だけを監視し、それ以外のＰＷＭ周期Ｔｐｗｍにおける故障検出信号Ｓ２２の状態を無視する。これにより、図１Ａおよび図２の映像表示装置７０は、図５の波形状態グループＷＳＧ１〜ＷＳＧ４において、波形状態ＷＳ３だけの故障状態を確実に検出することができる。バックライトパネル４６の故障状態は、例えば１秒に１回程度の頻度で検出できればよい。この検出頻度は、例えば１／６０〜１／４８０秒のＰＷＭ周期Ｔｐｗｍの１００倍以上であり、波形状態ＷＳ３は１００回以上のＰＷＭ周期Ｔｐｗｍに対して１回の頻度で設定すればよいことになる。このため、遮蔽パルス電流ＪｄＳによる発光に起因する黒浮きのようなコントラスト低下などの画質劣化を最小限に抑制し、遮蔽パルス電流ＪｄＳの追加による消費電力の増加を抑制することができる。
【００７８】
なお、システム制御部４１が、故障検出信号Ｓ２２の状態を上述のように無視する代わりに、故障検出部２２が、故障検出信号Ｓ２２を強制的にローレベルにしてもよい。さらに、故障検出部２２が、Ｎ系統の入力（検出電圧Ｓ１４）を、所定電圧Ｓ２３よりも低い電圧に切り替えてもよい。
【００７９】
なお、波形状態グループＷＳＧ４の波形状態ＷＳ４では、ＰＷＭ周期Ｔｐｗｍのうち残りの２５％の期間において、波形状態ＷＳ３と同様に遮蔽点灯期間を設け、液晶映像信号Ｓｓの大きさをゼロレベルにした状態でシンク電流Ｊｄを流してもよい。なお、最大オンデューティ比および波高値について、具体的な数値を設定して説明したが、これらの数値は一例であり、別の数値であってもよい。なお、波形状態ＷＳ３は、定期的にＰＷＭ周期Ｔｐｗｍ単位で挿入されるとしたが、特に故障検出部２２の動作は、例えばＤＣＤＣコンバータ１８の動作開始から所定期間経過後に、バックライト駆動装置４５が定常状態に移行した後で開始してもよい。
【００８０】
このように、第１の実施形態の変形例２における映像表示装置７０によれば、タイミング制御部４２は、複数回のＰＷＭ周期Ｔｐｗｍごとに１回の頻度で、またはＰＷＭ周期Ｔｐｗｍごとの期間のうち少なくとも１つの特定期間において、波形状態ＷＳ３にすることができる。これにより、第１の実施形態の効果に加えて、遮蔽パルス電流ＪｄＳによる発光に起因する黒浮きなどのコントラスト低下を抑制することができる。さらに、故障検出部２２が動作しないＰＷＭ周期Ｔｐｗｍではシンク電流Ｊｄの量が削減されるので、映像表示装置７０の消費電力を大幅に低減することができる。
【００８１】
（第１の実施形態の変形例３）
図６は、図４の波形状態ＷＳ３の変形例を表す波形状態ＷＳ３Ａを示している。波形状態ＷＳ３では、遮蔽点灯期間Ｔａは、例えば、常時４０％のオンデューティ比に固定的に設定されていたが、波形状態ＷＳ３Ａでは、シンク電流ＪｄごとにかつＰＷＭ周期Ｔｐｗｍごとに変化させることができる。
【００８２】
遮蔽点灯期間Ｔａ、すなわち遮蔽パルス電流ＪｄＳのオンデューティ比は、ＰＷＭ周期Ｔｐｗｍごとに、透過パルス電流ＪｄＴのオンデューティ比の変化を補償するように設定される。例えば、ＰＷＭ周期Ｔｐｗｍごとに、透過パルス電流ＪｄＴのオンデューティ比と遮蔽パルス電流ＪｄＳのオンデューティ比との和が所定値になるように、かつ所定の最小オンデューティ比以上になるように、遮蔽パルス電流ＪｄＳのオンデューティ比が設定される。これにより、ＰＷＭ周期Ｔｐｗｍごとの全シンク電流Ｊ１８の変化量を所定値以下または大略ゼロアンペアにすることができ、検出電圧Ｓ１４の変動を十分に小さくすることができる。しかも、遮蔽パルス電流ＪｄＳのオンデューティ比は必ず最小オンデューティ比以上であるので、故障検出部２２は、常に故障検出信号Ｓ２２を生成することが可能である。
【００８３】
タイミング制御部４２により生成されるタイミング制御信号Ｓ４２ａは、シリアル情報Ｓ６を含む。シリアル情報Ｓ６は、遮蔽パルス情報の代わりにシリアル遮蔽パルス情報を含む。遮蔽パルス情報生成部８ｂは、透過パルス情報生成部６０と同様に、Ｎ個のレジスタおよびシフトレジスタを含む。
【００８４】
シフトレジスタは、タイミング制御部４２から、信号経路Ｐ６を介してシリアル情報Ｓ６内のシリアル遮蔽パルス情報、および信号経路Ｐ７を介してシフトクロックＳ７を受ける。さらにシフトレジスタは、Ｎ個のシフトクロックＳ７のタイミングでシリアル遮蔽パルス情報を転送し、Ｎ系統のシンク電流Ｊｄにそれぞれ対応するＮ系統の遮蔽パルス情報を生成する。Ｎ個のレジスタは、タイミング制御部４２から、信号経路Ｐ９を介してラッチクロックＳ９ｂを受け、ラッチクロックＳ９ｂのタイミングでＮ系統の遮蔽パルス情報を同時にラッチ（または格納）し、Ｎ系統の遮蔽パルス情報Ｓ８ｂを生成する。Ｎ系統の遮蔽パルス情報Ｓ８ｂは、各ＰＷＭ周期Ｔｐｗｍにおいて互いに異なるようにすることができる。さらにＮ系統の遮蔽パルス情報Ｓ８ｂのそれぞれは、ＰＷＭ周期Ｔｐｗｍごとに変化することができる。このように、遮蔽パルス情報生成部８ｂは、タイミング制御部４２からのシリアル遮蔽パルス情報を格納し、Ｎ系統の遮蔽パルス情報Ｓ８ｂを生成する。
【００８５】
全パルス信号生成部１０は、デューティマスタークロックＳ１１のタイミングで、Ｎ系統の透過パルス情報Ｓ８のうち対応する１系統、およびＮ系統の遮蔽パルス情報Ｓ８ｂのうち対応する１系統をラッチする。さらに全パルス信号生成部１０は、ＰＷＭ周期Ｔｐｗｍごとに、ラッチされた透過パルス情報Ｓ８に基づく１つの透過パルス信号Ｓ８５Ｔと、ラッチされた遮蔽パルス情報Ｓ８ｂに基づく１つの遮蔽パルス信号Ｓ８５Ｓとの論理和を表す全パルス信号Ｓ１０を生成する。故障検出部２２は、Ｎ個の全パルス信号生成部１０からそれぞれＮ系統の遮蔽パルス信号Ｓ８５Ｓを受け、Ｎ系統の遮蔽パルス信号Ｓ８５Ｓの論理積信号を生成する。故障検出部２２は、論理積信号がハイレベルとなる期間において、Ｎ系統の検出電圧Ｓ１４のうち少なくとも１系統の検出電圧が所定電圧Ｓ２３よりも高くなると、故障検出信号Ｓ２２を生成する。
【００８６】
このように、第１の実施形態の変形例３における映像表示装置７０によれば、タイミング制御部４２およびバックライト駆動装置４５は、ＰＷＭ周期Ｔｐｗｍごとに、透過パルス電流ＪｄＴにおけるオンデューティ比の変化を補償するように、遮蔽パルス電流ＪｄＳのオンデューティ比を設定することができる。これにより、第１の実施形態の効果に加えて、ＰＷＭ周期Ｔｐｗｍごとの全シンク電流Ｊ１８の変化量を十分に小さくすることができるので、検出電圧Ｓ１４の変動をさらに抑制することができる。
【００８７】
上述した説明により、第１の実施形態の変形例３における映像表示装置７０は、第１の実施形態の変形例２における映像表示装置７０と組み合わせて再構成可能なことは明らかであり、これにより、変形例２および３の両方の効果を得ることができる。
【００８８】
（第２の実施形態）
図７Ａは、バックライト駆動装置４５Ａの構成例を示すブロック図である。図７Ａの構成が図１Ａの構成から変更されている点は、以下の３点である。１点目は、図１Ａにおける透過パルス情報生成部６０、遮蔽パルス情報生成部８ｂ、および波高値情報生成部８ａが削除されている点である。２点目は、１個の全パルス信号生成部１０ＡがＮ個の全パルス信号生成部１０から変更され、波高値信号生成部１６Ａが波高値信号生成部１６から変更され、故障検出部２２Ａが故障検出部２２から変更され、その結果、バックライト駆動装置４５Ａがバックライト駆動装置４５から変更されている点である。３点目は、タイミング制御部４２Ａがタイミング制御部４２から変更されている点である。第２の実施形態におけるその他の構成、動作、および効果は、第１の実施形態と同等であるので、説明を省略する。
【００８９】
バックライト駆動装置４５Ａは、駆動電圧生成部６２、故障検出部２２Ａ、Ｎ個（Ｎは２以上の整数）のシンク電流発生部１３、１個の全パルス信号生成部１０Ａ、および波高値信号生成部１６Ａを含む。図７Ａの構成は、バックライト駆動装置４５Ａの他に、バックライトパネル４６、所定電源Ｅ１９、所定電源Ｅ２１、所定電源Ｅ２３、システム制御部４１、およびタイミング制御部４２Ａを含む。
【００９０】
タイミング制御部４２Ａは、システム制御信号Ｓ４１および映像信号Ｓ４２ｃに基づいて、複数系統のタイミング制御信号Ｓ４２ａＡを生成する。タイミング制御部４２Ａは、ワイヤードロジック回路で構成されてもよいし、タイミング制御信号Ｓ４２ａＡを生成するプログラムが組み込まれたマイクロコンピュータで構成されてもよいし、さらに、ワイヤードロジック回路およびマイクロコンピュータの両方で構成されてもよい。
【００９１】
タイミング制御信号Ｓ４２ａＡは、透過パルス信号Ｓ８５ＴＡ、マルチレベル波高値信号Ｓ９０、選択制御信号Ｓ９１、およびコンバータ制御用クロックＳ１８ａを含む。透過パルス信号Ｓ８５ＴＡは、図１Ｃおよび図３に示す透過パルス信号Ｓ８５Ｔと同等の信号を表す。すなわち、透過パルス信号Ｓ８５ＴＡは、ＰＷＭ周期Ｔｐｗｍごとに生成される、映像信号Ｓ４２ｃに基づくオンデューティ比のパルス信号を表す。マルチレベル波高値信号Ｓ９０は、並列に生成される複数のアナログレベル信号を表す。選択制御信号Ｓ９１は、マルチレベル波高値信号Ｓ９０により表される複数のアナログレベル信号のうちいずれか１つを選択するための制御信号を表す。
【００９２】
全パルス信号生成部１０Ａは、図７Ｂに示すように、遅延パルス信号生成部５２および合成部８４Ａを含む。合成部８４Ａは、図１Ａに示す合成部８４と同等の機能を有する。全パルス信号生成部１０Ａは、タイミング制御部４２Ａから、信号経路Ｐ８５ＴＡを介して透過パルス信号Ｓ８５ＴＡを受ける。遅延パルス信号生成部５２は、透過パルス信号Ｓ８５ＴＡを所定期間遅延し、遮蔽パルス信号Ｓ８５Ｓを生成する。遮蔽パルス信号Ｓ８５Ｓは、図１Ａ、図１Ｃ、および図３に示す遮蔽パルス信号Ｓ８５Ｓと同等の信号を表す。合成部８４Ａは、透過パルス信号Ｓ８５ＴＡと遮蔽パルス信号Ｓ８５Ｓとを合成し、全パルス信号Ｓ１０を生成する。このように、全パルス信号生成部１０Ａは、透過パルス信号Ｓ８５ＴＡに基づいて、ＰＷＭ周期Ｔｐｗｍごとに、１つの透過パルス信号Ｓ８５ＴＡと１つの遮蔽パルス信号Ｓ８５Ｓとを含む全パルス信号Ｓ１０を生成する。
【００９３】
次に、全パルス信号生成部１０Ａの具体的な構成例を説明する。一例では遅延パルス信号生成部５２は、図７Ｃに示すように、遅延器５３ａおよび遅延器５３ｂを含む。遅延器５３ａ、５３ｂは、例えばそれぞれ所定の遅延時間を有するシングルショットマルチバイブレータである。なお、遅延器５３ａ、５３ｂは、カウンタで形成してもよい。
【００９４】
図３において、透過パルス信号Ｓ８５ＴＡがタイミング状態ＴＳ１における透過パルス信号Ｓ８５Ｔに対応する場合、遅延器５３ａは、透過パルス信号Ｓ８５ＴＡの立ち上がり時点から所定期間３２経過後に立ち上がる遅延信号Ｓ５３ａを生成する。続いて遅延器５３ｂは、遅延信号Ｓ５３ａの立ち上がり時点から所定期間３３の間ハイレベルとなる遮蔽パルス信号Ｓ８５Ｓを生成する。合成部８４Ａは、透過パルス信号Ｓ８５ＴＡと遮蔽パルス信号Ｓ８５Ｓとの論理和を表す全パルス信号Ｓ１０を生成する。
【００９５】
透過パルス信号Ｓ８５ＴＡがタイミング状態ＴＳ２における透過パルス信号Ｓ８５Ｔに対応する場合、遅延器５３ａは、透過パルス信号Ｓ８５ＴＡの立ち下がり時点から所定期間３２経過後に立ち上がる遅延信号Ｓ５３ａを生成する。続いて遅延器５３ｂは、遅延信号Ｓ５３ａの立ち上がり時点から所定期間３３の間ハイレベルとなる遮蔽パルス信号Ｓ８５Ｓを生成する。合成部８４Ａは、透過パルス信号Ｓ８５ＴＡと遮蔽パルス信号Ｓ８５Ｓとの論理和を表す全パルス信号Ｓ１０を生成する。
【００９６】
全パルス信号生成部１０Ａの別の構成例では、遅延パルス信号生成部５２は、図７Ｄに示すように、位相比較器５５、ループフィルタ５６、電圧制御発振器５７、分周器５８、および論理回路５９を含む。位相比較器５５、ループフィルタ５６、電圧制御発振器５７、および分周器５８は、ＰＬＬ（Ｐｈａｓｅ−ｌｏｃｋｅｄ  ｌｏｏｐ：位相同期）回路を構成する。ＰＬＬ回路は、透過パルス信号Ｓ８５ＴＡに位相同期し、整数倍の周波数（ＰＷＭ周期Ｔｐｗｍの整数分の一の周期）の整数倍パルス信号Ｓ５７を生成する。論理回路５９は、透過パルス信号Ｓ８５ＴＡおよび整数倍パルス信号Ｓ５７に基づいて、遮蔽パルス信号Ｓ８５Ｓを生成する。
【００９７】
図３において、透過パルス信号Ｓ８５ＴＡがタイミング状態ＴＳ１における透過パルス信号Ｓ８５Ｔに対応する場合、論理回路５９は、透過パルス信号Ｓ８５ＴＡの立ち上がり時点から所定期間の間、整数倍パルス信号Ｓ５７の通過を遮断する。その後、論理回路５９は、次の透過パルス信号Ｓ８５ＴＡの立ち上がり時点まで整数倍パルス信号Ｓ５７を通過させることにより、遮蔽パルス信号Ｓ８５Ｓを生成する。透過パルス信号Ｓ８５ＴＡがタイミング状態ＴＳ２における透過パルス信号Ｓ８５Ｔに対応する場合、論理回路５９は、透過パルス信号Ｓ８５ＴＡの立ち下がり時点から所定期間の間、整数倍パルス信号Ｓ５７を通過させることにより、遮蔽パルス信号Ｓ８５Ｓを生成する。所定期間終了後、論理回路５９は、次の透過パルス信号Ｓ８５ＴＡの立ち下がり時点まで整数倍パルス信号Ｓ５７の通過を遮断する。タイミング状態ＴＳ１、ＴＳ２のいずれの場合についても、所定期間は、例えばＰＷＭ周期Ｔｐｗｍの半分程度に設定される。
【００９８】
図７Ｅに示すように波高値信号生成部１６Ａは、選択部２５Ａ、演算増幅器２７、トランジスタ２９、および抵抗３０を含む。トランジスタ２９のドレインは抵抗３０を介して電源に接続され、同ソースは、信号経路Ｐ１５および抵抗２８を介して接地され、同ゲートは演算増幅器２７の出力端子に接続される。選択部２５Ａは、タイミング制御部４２Ａから、信号経路Ｐ９０を介してマルチレベル波高値信号Ｓ９０を受け、信号経路Ｐ９１を介して選択制御信号Ｓ９１を受ける。選択部２５Ａは、選択制御信号Ｓ９１に基づいて、マルチレベル波高値信号Ｓ９０により表される複数のアナログレベル信号のうちいずれか１つを選択し、選択されたレベルを表すアナログレベルＳ２５を生成する。演算増幅器２７およびトランジスタ２９の動作は、図１Ｂにおいて上述した通りである。このように、波高値信号生成部１６Ａは、マルチレベル波高値信号Ｓ９０および選択制御信号Ｓ９１に基づいて、シンク電流Ｊｄの波高値を表す波高値信号Ｓ１６を生成する。
【００９９】
Ｎ個のシンク電流発生部１３のそれぞれは、波高値信号Ｓ１６および１系統の全パルス信号Ｓ１０に基づいて、図１Ａにおいて上述した通りにシンク電流Ｊｄを調整する。
【０１００】
故障検出部２２Ａは、電源経路Ｐ２３からの所定電圧Ｓ２３、およびＮ系統の検出電圧Ｓ１４を受ける。故障検出部２２Ａは、さらに１個の全パルス信号生成部１０Ａから１系統の遮蔽パルス信号Ｓ８５Ｓを受ける。故障検出部２２Ａにおけるその他の動作は、図１Ａにおいて上述した故障検出部２２と同様である。
【０１０１】
このように、第２の実施形態のバックライト駆動装置４５Ａおよび映像表示装置によれば、Ｎ個のシンク電流発生部１３は、Ｎ系統のシンク電流Ｊｄを映像信号Ｓ４２ｃに応じて同様に調整する場合に、１個の全パルス信号生成部１０Ａにより生成される全パルス信号Ｓ１０に基づいて調整すればよい。このため全パルス信号生成部１０Ａの必要数は、全パルス信号生成部１０のＮ個から１個に削減することができる。さらに、全パルス信号生成部１０Ａは、透過パルス信号Ｓ８５ＴＡから遮蔽パルス信号Ｓ８５Ｓを生成するので、全パルス信号生成部１０に比べて回路規模を削減することができる。このような回路規模の削減により、第２の実施形態の映像表示装置は、第１の実施形態の映像表示装置に比べてコストを低減することができる。
【０１０２】
（実施形態のまとめ）
以上のように、本発明のバックライト駆動装置および映像表示装置によれば、全パルス信号生成部（１０；１０Ａ）は、各ＰＷＭ周期Ｔｐｗｍにおいて、１つの透過パルス信号（Ｓ８５Ｔ；Ｓ８５ＴＡ）および１つの遮蔽パルス信号Ｓ８５Ｓを含む全パルス信号Ｓ１０を生成する。さらにシンク電流発生部１３は、シンク電流Ｊｄを、透過パルス信号（Ｓ８５Ｔ；Ｓ８５ＴＡ）に対応する透過パルス電流ＪｄＴ、および遮蔽パルス信号Ｓ８５Ｓに対応する遮蔽パルス電流ＪｄＳに調整することができる。これにより、バックライト駆動装置は、Ｎ個のストリング１７のそれぞれを流れるシンク電流Ｊｄを時間的に平準化し、映像信号Ｓ４２ｃの依存性を低下させることにより、全シンク電流Ｊ１８の変化を低減することができる。その結果、バックライト駆動装置は、駆動電圧Ｓ１８および検出電圧Ｓ１４の変動を抑制し、安定化することができる。しかも、タイミング制御部（４２；４２Ａ）は、遮蔽パルス電流ＪｄＳの発生時に液晶映像信号Ｓｓを強制的にゼロレベルにするため、遮蔽パルス電流ＪｄＳによるバックライトパネル４６の発光が映像表示装置の輝度に影響しないようにすることができる。さらに、故障検出部（２２；２２Ａ）は、遮蔽パルス信号Ｓ８５Ｓのハイレベル期間において比較動作を行うことにより、遮蔽パルス信号Ｓ８５Ｓ発生時における安定した検出電圧Ｓ１４を監視することができ、バックライトパネル４６の故障状態を確実に検出することが可能となる。
【０１０３】
さらに、本発明の映像表示装置によれば、タイミング制御部４２は、複数回のＰＷＭ周期Ｔｐｗｍごとに１回の頻度で、またはＰＷＭ周期Ｔｐｗｍごとの期間のうち少なくとも１つの特定期間において、波形状態ＷＳ３にすることができる。これにより、遮蔽パルス電流ＪｄＳによる発光に起因する黒浮きなどのコントラスト低下を抑制することができる。さらに、故障検出部２２が動作しないＰＷＭ周期Ｔｐｗｍではシンク電流Ｊｄの量が削減されるので、映像表示装置の消費電力を大幅に低減することができる。
【０１０４】
さらに、本発明の映像表示装置によれば、タイミング制御部４２およびバックライト駆動装置は、ＰＷＭ周期Ｔｐｗｍごとに、透過パルス電流ＪｄＴにおけるオンデューティ比の変化を補償するように、遮蔽パルス電流ＪｄＳのオンデューティ比を設定することができる。これにより、ＰＷＭ周期Ｔｐｗｍごとの全シンク電流Ｊ１８の変化量を所定値以下にすることができるので、検出電圧Ｓ１４の変動をさらに抑制することができる。
【０１０５】
さらに、本発明のバックライト駆動装置および映像表示装置によれば、Ｎ個のシンク電流発生部１３は、Ｎ系統のシンク電流Ｊｄを映像信号Ｓ４２ｃに応じて同様に調整する場合に、１個の全パルス信号生成部１０Ａにより生成される全パルス信号Ｓ１０に基づいて調整すればよい。このため全パルス信号生成部１０Ａの必要数は、全パルス信号生成部１０のＮ個から１個に削減することができる。さらに、全パルス信号生成部１０Ａは、透過パルス信号Ｓ８５ＴＡから遮蔽パルス信号Ｓ８５Ｓを生成するので、全パルス信号生成部１０に比べて回路規模を削減することができる。さらに、波高値信号生成部１６Ａは、波高値信号生成部１６におけるＤＡコンバータ２５の代わりに選択部２５Ａを用いるので、回路規模を削減することができる。このような回路規模の削減により、本発明の映像表示装置は、コストを低減することができる。
【０１０６】
以上において、記述された数字は、本発明を具体的に説明するために例示したものであり、本発明は例示された数字に限定されない。さらに、ハイレベル／ローレベルにより表される論理レベルは、本発明を具体的に説明するために例示したものであり、論理回路の構成を変更すれば、例示された論理レベルとは異なる論理レベルの組み合わせにより、同等な結果を得ることが可能である。また、ハードウェアによって構成された構成要素は、ソフトウェアによっても構成可能であり、ソフトウェアによって構成された構成要素は、ハードウェアによっても構成可能である。さらに、上述した実施形態におけるすべての構成要素のうち、いくつかを上述した実施形態とは異なる組み合わせで再構成することにより、異なる組み合わせの効果を奏することが可能である。
【０１０７】
以上、実施形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。
【産業上の利用可能性】
【０１０８】
本発明は、バックライト駆動装置および映像表示装置に利用できる。
【符号の説明】
【０１０９】
５  シフトレジスタ
８  レジスタ
８ａ  波高値情報生成部
８ｂ  遮蔽パルス情報生成部
１０、１０Ａ  全パルス信号生成部
１３  シンク電流発生部
１６、１６Ａ  波高値信号生成部
１７  ストリング
１８  ＤＣＤＣコンバータ
２０  誤差増幅部
２２、２２Ａ  故障検出部
２５  ＤＡコンバータ
２５Ａ  選択部
２７  演算増幅器
２８、３０  抵抗
２９  トランジスタ
３１ａ、３１ｂ、３１ｃ、３１ｄ、３３  ハイレベル期間
３２、３６ａ、３６ｂ、３６ｃ、３６ｄ  ローレベル期間
４１  システム制御部
４２、４２Ａ  タイミング制御部
４３  液晶駆動部
４４  液晶パネル
４５、４５Ａ  バックライト駆動装置
４６  バックライトパネル
５２  遅延パルス信号生成部
５３ａ、５３ｂ  遅延器
５５  位相比較器
５６  ループフィルタ
５７  電圧制御発振器
５８  分周器
５９  論理回路
６０  透過パルス情報生成部
６２  駆動電圧生成部
７０  映像表示装置
８０Ｓ  遅延量設定部
８０Ｔ  補数信号生成部
８１Ｓ、８１Ｔ、８２Ｓ、８２Ｔ  カウンタ部
８４、８４Ａ  合成部
８５Ｓ  遮蔽パルス信号生成部
８５Ｔ  透過パルス信号生成部
Ｅ１９、Ｅ２１、Ｅ２３  所定電源
Ｊ１８  全シンク電流
Ｊｄ、Ｊｄ１、Ｊｄ２  シンク電流
Ｊｄｈ  波高値
ＪｄＳ  遮蔽パルス電流
ＪｄＴ  透過パルス電流
Ｐ１４  検出経路
Ｐ１９、Ｐ２１、Ｐ２３  電源経路
Ｐ６、Ｐ７、Ｐ９、Ｐ１１、Ｐ１２、Ｐ１５、Ｐ８５ＴＡ、Ｐ９０、Ｐ９１  信号経路
Ｓ５、Ｓ８  透過パルス情報
Ｓ６  シリアル情報
Ｓ７  シフトクロック
Ｓ８ａ  波高値情報
Ｓ８ｂ  遮蔽パルス情報
Ｓ９、Ｓ９ａ、Ｓ９ｂ  ラッチクロック
Ｓ１１  デューティマスタークロック
Ｓ１０  全パルス信号
Ｓ１２  デューティ出力タイミング信号
Ｓ１４  検出電圧
Ｓ１５  ソース電圧
Ｓ１６  波高値信号
Ｓ１８ａ  コンバータ制御用クロック
Ｓ１８  駆動電圧
Ｓ１９、Ｓ２１、Ｓ２３  所定電圧
Ｓ２２  故障検出信号
Ｓ２５  アナログレベル
Ｓ２６  参照電圧
Ｓ２７  ゲート電圧
Ｓ３３  タイミング信号
Ｓ４１  システム制御信号
Ｓ４２ａ、Ｓ４２ａＡ、Ｓ４２ｂ  タイミング制御信号
Ｓ４２ｃ  映像信号
Ｓ４３  駆動信号
Ｓ５７  整数倍パルス信号
Ｓ８０Ｓ  遅延量信号
Ｓ８０Ｔ  補数信号
Ｓ８１Ｓ、Ｓ８１Ｔ  計数結果信号
Ｓ８５Ｓ  遮蔽パルス信号
Ｓ８５Ｔ、Ｓ８５ＴＡ  透過パルス信号
Ｓ９０  マルチレベル波高値信号
Ｓ９１  選択制御信号
Ｓｓ、Ｓｓ１、Ｓｓ２  液晶映像信号
Ｔ１  前半期間
Ｔ２  後半期間
Ｔａ  遮蔽点灯期間
Ｔｐｗｍ  ＰＷＭ周期
ＴＳ１、ＴＳ２  タイミング状態
ＷＳ１、ＷＳ２、ＷＳ３、ＷＳ３Ａ  波形状態
ＷＳＧ１、ＷＳＧ２、ＷＳＧ３、ＷＳＧ４  波形状態グループ
【図１Ａ】
2011081162.tif 000003
【図１Ｂ】
2011081162.tif 000004
【図１Ｃ】
2011081162.tif 000005
【図１Ｄ】
2011081162.tif 000006
【図１Ｅ】
2011081162.tif 000007
【図２】
2011081162.tif 000008
【図３】
2011081162.tif 000009
【図４】
2011081162.tif 000010
【図５】
2011081162.tif 000011
【図６】
2011081162.tif 000012
【図７Ａ】
2011081162.tif 000013
【図７Ｂ】
2011081162.tif 000014
【図７Ｃ】
2011081162.tif 000015
【図７Ｄ】
2011081162.tif 000016
【図７Ｅ】
2011081162.tif 000017
【図８】
2011081162.tif 000018
【図９】
2011081162.tif 000019