(57)【要約】【課題】ＣＰＵの負荷を軽減する。【解決手段】制御部２１ａによって、デジタルデータを構成する単位データが、８ビット単位のパラレルデータとして抽出され、バッファ２１ｃに出力される。その後、シリアルインタフェース２１ｄからディスプレイユニット２２ｂへ単位データが伝送される過程で、当該単位データが、ディスプレイユニット２２ｂから要求されるフォーマットのパラレルデータに変換される。このため、制御部２１ａは、デジタルデータをディスプレイユニット２２ｂから要求されるフォーマットに変換する処理を行う必要がなくなる。したがって、制御部２１ａの負荷が軽減される。【選択図】図２
2011244250.tif 000002
【特許請求の範囲】
【請求項１】
デジタル画像を表示する表示装置であって、
前記デジタル画像を規定するデータを第１のパラレルデータとして抽出する抽出手段と、
抽出された前記データを、１ビットずつ送信する送信手段と、
送信された前記データを受信する受信手段と、
受信された前記データを、１ビットのデータごとに、複数ビットのデータに変換して第２のパラレルデータを生成する変換手段と、
を備える表示装置。
【請求項２】
前記抽出手段は、前記データを複数ビット単位で抽出する請求項１に記載の表示装置。
【請求項３】
前記受信手段は、フリップフロップ回路である請求項１又は２に記載の表示装置。
【請求項４】
前記送信手段は、前記抽出手段の動作を規定するクロックを逓倍して得られるクロックに同期して動作する請求項１乃至３のいずれか一項に記載の表示装置。
【請求項５】
前記第２のパラレルデータが入力される複数の入力ラインを有し、前記第２のパラレルデータに基づく前記デジタル画像を表示する表示手段を有する請求項１乃至４のいずれか一項に記載の表示装置。
【請求項６】
前記第２のパラレルデータを構成するデータ数よりも、前記入力ライン数の方が多い場合に、前記データが入力される前記入力ライン以外の前記入力ラインに、ダミーデータを出力する出力手段を備える請求項５に記載の表示装置。
【請求項７】
前記第２のパラレルデータを前記入力ラインに出力するための出力ラインを更に備え、
前記出力ラインの少なくとも一部は外部に露出している請求項５又は６に記載の表示装置。
【請求項８】
前記出力ラインから出力される前記第２のパラレルデータを、前記表示手段に要求されるタイミングで、所定のビット数のデータごとに、前記入力ラインに出力する選択手段を備える請求項７に記載の表示装置。
【請求項９】
デジタル画像を表示するための表示方法であって、
前記デジタル画像を規定するデータを第１のパラレルデータとして抽出する工程と、
抽出された前記データを、１ビットずつ送信する工程と、
送信された前記データを受信する工程と、
受信された前記データを、１ビットのデータごとに、複数ビットのデータに変換して第２のパラレルデータを生成する工程と、
を含む表示方法。
【請求項１０】
ユーザからの指令を受け付けるためのインタフェースと、
前記ユーザからの指令に基づいてデジタル画像を表示する請求項１乃至８のいずれか一項に記載の表示装置と、
を備えるリモートコントロール装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示方法及びリモートコントロール装置に関し、更に詳しくは、デジタル画像を表示する表示装置、デジタル画像を表示するための表示方法、及び前記表示装置を備えるリモートコントロール装置に関する。
【背景技術】
【０００２】
工場やビル内に設置される空気調和装置などの設備機器は、当該設備機器を操作するためのリモートコントロール装置と連動して動作する。この種のリモートコントロール装置の液晶ディスプレイには、室温などが表示されるほか、電源切り替えスイッチや設定温度変更スイッチなどが表示される（例えば特許文献１参照）。ユーザは、表示される情報から空気調和装置の運転状態を把握することができ、また、表示されたスイッチをタッチすることによって、空気調和装置の電源の投入や設定温度の変更などを行うことができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１２８７９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ユーザが要求する情報を、リモートコントロール装置の液晶ディスプレイに、表示させるためには、表示対象となる画像のデジタルデータを、液晶ディスプレイごとに規定されるフォーマットに変換する処理（以下、変換処理という）を行う必要がある。このため、当該装置のＣＰＵ（Central Processing Unit）には、この変換処理を行うための負荷がかかっている。
【０００５】
本発明は、上述に事情の下になされたもので、デジタル画像を表示する際に実行すべき処理をハードウエアに実行させることで、ＣＰＵなどの制御部にかかる負荷を軽減することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明の表示装置は、
デジタル画像を表示する表示装置であって、
前記デジタル画像を規定するデータを第１のパラレルデータとして抽出する抽出手段と、
抽出された前記データを、１ビットずつ送信する送信手段と、
送信された前記データを受信する受信手段と、
受信された前記データを、１ビットのデータごとに、複数ビットのデータに変換して第２のパラレルデータを生成する変換手段と、
を備える。
【発明の効果】
【０００７】
本発明によれば、デジタル画像を表示する際に実行すべき処理をハードウエアによって実行させることができるため、ＣＰＵの負荷が軽減される。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る空調システムのブロック図である。
【図２】制御ユニットと表示ユニットのブロック図である。
【図３】デジタルデータの一例を模式的に示す図である。
【図４】制御部によって抽出された８つの単位データを示す図である。
【図５】出力された単位データを模式的に示す図である。
【図６】ディスプレイコントローラの構成を概略的に示すブロック図である。
【図７】フリップフロップ回路の動作を説明するための図である。
【図８】バッファ回路から出力される１６ビットのパラレルデータを模式的に示す図である。
【図９】デジタル画像を構成するピクセルの輝度と、単位データとの関係を示す図である。
【図１０】制御部によって抽出された８つの単位データを示す図である。
【図１１】出力された単位データを模式的に示す図である。
【図１２】第２の実施形態に係るディスプレイコントローラの構成を概略的に示すブロック図である。
【図１３】バッファ回路から出力される１６ビットのパラレルデータを模式的に示す図である。
【図１４】ダミーデータの挿入手順を説明するための図である。
【図１５】ダミーデータの挿入手順を説明するための図である。
【図１６】ディスプレイコントローラの変形例を説明するための図である。
【図１７】ディスプレイコントローラの変形例を説明するための図である。
【図１８】シリアルインタフェースから出力されるデータの変形例を説明するための図である。
【図１９】シリアルインタフェースから出力されるデータの変形例を説明するための図である。
【図２０】制御ユニットの変形例を示す図である。
【発明を実施するための形態】
【０００９】
《第１の実施形態》
以下、本発明の第１の実施形態を、図面を参照しつつ説明する。図１は、本実施形態に係る空調システム１０の概略的な構成を示すブロック図である。空調システム１０は、室内を一定の温度及び湿度に維持するシステムである。図１に示されるように、この空調システム１０は、空気調和装置５０、空気調和装置５０に接続されたリモートコントロール装置２０を有している。
【００１０】
空気調和装置５０は、例えばコンプレッサ、ヒータ、電動ファンなどを有している。そして、リモートコントロール装置２０から通知される指令に基づいて、所定の温度に加熱或いは冷却した空気を吐出する。
【００１１】
リモートコントロール装置２０は、例えばユーザなどの指令を受け付けて、当該指令を空気調和装置５０に通知する。また、空気調和装置５０を構成する各部の運転状況などの情報を受信し、受信した情報に基づく画像を表示する。
【００１２】
このリモートコントロール装置２０は、図１に示されるように、制御ユニット２１、表示ユニット２２、入力インタフェース２３、外部インタフェース２４、及び上記各部を接続するバス２５を有している。
【００１３】
図２は、制御ユニット２１と表示ユニット２２のブロック図である。制御ユニット２１は、集積回路がセラミックなどによってパッケージングされたＩＣチップとして構成されている。図２に示されるように、制御ユニット２１は、バス２１ｅによって相互に接続された制御部２１ａ、記憶部２１ｂ、バッファ２１ｃ、シリアルインタフェース２１ｄを有している。
【００１４】
記憶部２１ｂは、ＶＲＡＭ（Video Random Access Memory）を有している。この記憶部２１ｂには、表示ユニット２２に表示されるデジタル画像のデジタルデータＰＤが記憶されている。図３は、デジタルデータＰＤの一例を模式的に示す図である。このデジタルデータＰＤは、輝度が高い高輝度画素と輝度が低い低輝度画素から構成されるモノクロ二値画像に基づくデータである。図３に示されるように、デジタルデータＰＤは、１６行１６列のマトリクス状に配置された１ビットの単位データＰ（ｘ，ｙ）から構成されている。
【００１５】
なお、ｘは１から１６までの整数であり、ｙは１から１６までの整数である。また、図３においては、低輝度ピクセルに割り当てられた単位データＰ（ｘ，ｙ）が着色して示されている。この着色して示された単位データＰ（ｘ，ｙ）の値は０である。また、高輝度ピクセルに割り当てられた単位データＰ（ｘ，ｙ）の値は１である。
【００１６】
図２に戻り、制御部２１ａは、記憶部２１ｂに記憶されたデジタルデータＰＤを構成する単位データＰ（ｘ、ｙ）を、８ビット単位のパラレルデータとして読み出すことにより抽出し、バッファ２１ｃへ出力する。図４は、制御部２１ａによって抽出された８つのピクセルに対応する単位データＰ（ｘ，ｙ）を示す図である。図４を参照するとわかるように、制御部２１ａは、まず８つの単位データＰ（１，１）〜Ｐ（１，８）を抽出し、以降順に単位データＰ（１，９）〜Ｐ（１，１６）、Ｐ（２，１）〜Ｐ（２，８）、…、Ｐ（１６，９）〜Ｐ（１６，１６）を抽出する。そして、抽出した単位データＰ（ｘ，ｙ）を順次バッファ２１ｃへ出力する。
【００１７】
バッファ２１ｃは、例えば揮発性のメモリ或いは記憶回路などから構成され、単位データＰ（ｘ，ｙ）を時系列的に記憶する。そして、シリアルインタフェース２１ｄの要求に応じて、単位データＰ（ｘ，ｙ）を順次シリアルインタフェース２１ｄへ出力する。
【００１８】
シリアルインタフェース２１ｄは、バッファ２１ｃに記憶された単位データＰ（ｘ，ｙ）を読み出す。そして、読み出した単位データＰ（ｘ，ｙ）を、表示ユニット２２へ出力する。これにより、例えば、図５に模式的に示されるように、単位データＰ（１，１）、Ｐ（１，２）、…Ｐ（１６，１６）が、シリアルに表示ユニット２２へ、時系列的に出力される。
【００１９】
図２に示されるように、表示ユニット２２は、ディスプレイコントローラ２２ａと、ディスプレイユニット２２ｂを有している。
【００２０】
図６は、ディスプレイコントローラ２２ａの構成を概略的に示すブロック図である。図６に示されるように、ディスプレイコントローラ２２ａは、フリップフロップ回路３１と、バッファ回路３２を有している。
【００２１】
フリップフロップ回路３１は、３つの出力段３１ａ，３１ｂ，３１ｃを有している。このフリップフロップ回路３１では、シリアルインタフェース２１ｄから出力された単位データＰ（１，１）が入力されると、図６に示されるように、まず、この単位データＰ（１，１）が出力段３１ａにセットされる。
【００２２】
次に、単位データＰ（１，２）が入力されると、出力段３１ａにセットされていた単位データＰ（１，１）が、出力段３１ｂにシフトされる。同時に、単位データＰ（１，２）が、出力段３１ａにセットされる。
【００２３】
次に、単位データＰ（１，３）が入力されると、図７を参照するとわかるように、出力段３１ｂにセットされていた単位データＰ（１，１）が、出力段３１ｃにシフトされ、出力段３１ａにセットされていた単位データＰ（１，２）が、出力段３１ｂにセットされる。同時に、単位データＰ（１，３）が、出力段３１ａにセットされる。これによって、フリップフロップ回路３１に設けられた３つの出力段３１ａ，３１ｂ，３１ｃのすべてに単位データＰ（ｘ，ｙ）がセットされる。
【００２４】
次に、単位データＰ（１，４）が入力されると、出力段３１ｃにセットされていた単位データＰ（１，１）がリセットされる。そして、出力段３１ｂにセットされていた単位データＰ（１，２）が、出力段３１ｃにシフトされ、出力段３１ａにセットされていた単位データＰ（１，３）が、出力段３１ｂにセットされる。同時に、単位データＰ（１，４）が、出力段３１ａにセットされる。フリップフロップ回路３１では、単位データＰ（ｘ，ｙ）が入力されるごとに、上述の動作が繰り返し実行される。
【００２５】
バッファ回路３２は、図６に示されるように、１６の出力段３２ａ１〜３２ａ１６を有している。バッファ回路３２の出力段３２ａ１〜３２ａ５は、フリップフロップ回路３１の出力段３１ｃに接続されている。また、バッファ回路３２の出力段３２ａ６〜３２ａ１０は、フリップフロップ回路３１の出力段３１ｂに接続されている。また、バッファ回路３２の出力段３２ａ１１〜３２ａ１５は、フリップフロップ回路３１の出力段３１ａに接続されている。
【００２６】
バッファ回路３２の出力段３２ａ１〜３２ａ１５には、それぞれ対応するフリップフロップ回路３１の出力段３１ａ，３１ｂ，３１ｃにセットされた単位データＰ（ｘ，ｙ）と等価な単位データＰ（ｘ，ｙ）がセットされる。そして、出力段３２ａ１６には、値が１のダミーデータＤＤがセットされる。
【００２７】
例えば、図７に示されるように、フリップフロップ回路３１の出力段３１ｃに単位データＰ（１，１）がセットされた場合には、バッファ回路３２の出力段３２ａ１〜３２ａ５それぞれに、単位データＰ（１，１）がセットされる。同様に、フリップフロップ回路３１の出力段３１ｂに単位データＰ（１，２）がセットされた場合には、バッファ回路３２の出力段３２ａ６〜３２ａ１０それぞれに、単位データＰ（１，２）がセットされる。そして、フリップフロップ回路３１の出力段３１ａに単位データＰ（１，３）がセットされた場合には、バッファ回路３２の出力段３２ａ１１〜３２ａ１５それぞれに、単位データＰ（１，３）がセットされる。
【００２８】
バッファ回路３２は、フリップフロップ回路３１に単位データＰ（ｘ，ｙ）が３つ入力されるごとに、出力段３２ａ１〜３２ａ１６にセットされた単位データＰ（ｘ，ｙ）及びダミーデータＤＤを出力する。
【００２９】
図８は、バッファ回路３２から出力される１６ビットのパラレルデータを模式的に示す図である。図８を参照するとわかるように、バッファ回路３２からは、まず、５つの単位データＰ（１，１）と、５つの単位データＰ（１，２）と、５つの単位データＰ（１，３）と、値が０のダミーデータＤＤからなるパラレルデータが出力される。次に、５つの単位データＰ（１，４）と、５つの単位データＰ（１，５）と、５つの単位データＰ（１，６）と、値が０のダミーデータＤＤからなるパラレルデータが出力される。以降、バッファ回路３２は、上述のように順次１６ビットのパラレルデータを出力する。
【００３０】
図２に戻り、ディスプレイユニット２２ｂは、バッファ回路３２からパラレルデータが出力されると、このパラレルデータを内部メモリに順次記憶していく。これにより、ディスプレイユニット２２ｂの内部メモリには、図３に示されるデジタルデータＰＤと等価なデジタルデータが記憶される。そして、ディスプレイユニット２２ｂは、内部メモリに記憶されたデジタルデータによって規定される画像を表示する。
【００３１】
以上説明したように、本実施形態では、制御部２１ａによって、デジタルデータＰＤを構成する単位データＰ（ｘ，ｙ）が、８ビット単位のパラレルデータとして抽出され、バッファ２１ｃに出力される。その後、シリアルインタフェース２１ｄからディスプレイユニット２２ｂへ単位データＰ（ｘ，ｙ）が伝送される過程で、当該単位データＰ（ｘ，ｙ）が、ディスプレイユニット２２ｂから要求されるフォーマットのパラレルデータに変換される。このため、制御部２１ａは、デジタルデータＰＤをディスプレイユニット２２ｂから要求されるフォーマットに変換する処理を行う必要がなくなる。したがって、制御部２１ａの負荷が軽減される。
【００３２】
また、制御部２１ａは、付加が軽減された分だけ他の処理を実行することができる。したがって、システム全体としての処理能力が向上する。
【００３３】
また、本実施形態では、制御部２１ａによってデジタルデータを構成する単位データＰ（ｘ，ｙ）がバッファ２１ｃに出力された後は、シリアルインタフェース２１ｄやディスプレイコントローラ２２ａなどのハードウエアによって、単位データＰ（ｘ，ｙ）がディスプレイユニット２２ｂから要求されるフォーマットに変換される。したがって、シリアルインタフェース２１ｄなどを、例えば制御部２１ａの動作を規定するクロックを８逓倍することによって得られるクロックで動作させることができる。これにより、制御ユニット２１と表示ユニット２２との間の通信を短時間に行うことが可能となる。
【００３４】
なお、上記実施形態では、１ビットの単位データＰ（ｘ，ｙ）が５ビットの単位データＰ（ｘ，ｙ）に変換される場合について説明した。これに限らず１ビットの単位データＰ（ｘ，ｙ）を、３ビット或いは８ビットなど所望のビット数の単位データＰ（ｘ，ｙ）に変換することとしてもよい。この場合は、フリップフロップ回路３１の出力段３１ａ，３１ｂ，３１ｃに接続されるバッファ回路３２の出力段３２ａの数を調整することにより実現することができる。
【００３５】
《第２の実施形態》
次に、本発明の第２の実施形態に係る制御ユニット２１及び表示ユニット２２について説明する。第２の実施形態では、４種類の階調のピクセルによって構成されるデジタル画像のデジタルデータＰＤが、制御ユニット２１及び表示ユニット２２との間で伝送される。
【００３６】
図９は、デジタル画像を構成するピクセルＰＸの輝度と、単位データＰ（ｘ，ｙ）との関係を示す図である。図９に示されるように、ピクセルＰＸには、２つの単位データＰ１（ｘ，ｙ），Ｐ２（ｘ，ｙ）が割り当てられている。そして、ピクセルＰＸの輝度は、２つの単位データＰ１（ｘ，ｙ），Ｐ２（ｘ，ｙ）によって規定される。
【００３７】
ピクセルＰＸの輝度は、例えば値が０の１組の単位データＰ１，Ｐ２によって第１の輝度になり、値が１の単位データＰ１と値が０の単位データＰ２とによって第２の輝度になり、値が０の単位データＰ１と値が１の単位データＰ２とによって第３の輝度となり、値が１の１組の単位データＰ１，Ｐ２によって第４の輝度となる。図９を参照するとわかるように、第４の輝度、第３の輝度、第３の輝度、第１の輝度の順で、その値が高い。
【００３８】
制御部２１ａは、記憶部２１ｂに記憶されたデジタルデータＰＤを構成する単位データＰｋ（ｘ、ｙ）を、８ビット単位のパラレルデータとして読み出すことにより抽出し、バッファ２１ｃへ出力する。図１０は、制御部２１ａによって抽出された８つの単位データＰｋ（ｘ，ｙ）を示す図である。図１０に示されるように、制御部２１ａは、４ピクセル分の８つの単位データＰｋ（１，１）、Ｐｋ（１，２）、Ｐｋ（１，３）、Ｐｋ（１，４）を抽出し、以降順にＰｋ（１，５）〜Ｐｋ（１，８）、…、Ｐｋ（１６，１３）〜Ｐｋ（１６，１６）を抽出する。そして、抽出した単位データを順にバッファ２１ｃへ出力する。なお、ここでのｋは１又は２である。
【００３９】
バッファ２１ｃは、単位データＰｋ（ｘ，ｙ）を時系列的に記憶する。そして、シリアルインタフェース２１ｄの要求に応じて、単位データＰｋ（ｘ，ｙ）を順次シリアルインタフェース２１ｄへ出力する。
【００４０】
シリアルインタフェース２１ｄは、バッファ２１ｃに記憶された単位データＰｋ（ｘ，ｙ）を読み出す。そして、読み出した単位データＰｋ（ｘ，ｙ）を、表示ユニット２２へ出力する。これにより、例えば、図１１に模式的に示されるように、単位データＰ１（１，１）、Ｐ２（１，１）、Ｐ１（１，２）、Ｐ２（１，２）、…、Ｐ１（１６，１６）、Ｐ２（１６，１６）が、シリアルに表示ユニット２２へ出力される。
【００４１】
図１２は、ディスプレイコントローラ２２ａの構成を概略的に示すブロック図である。図１２に示されるように、ディスプレイコントローラ２２ａは、フリップフロップ回路３１と、バッファ回路３２を有している。
【００４２】
フリップフロップ回路３１は、６つの出力段３１ａ〜３１ｆを有している。そして、出力段３１ａは、バッファ回路３２の出力段３２ａ１２，３２ａ１４に接続されている。また、出力段３１ｂは、バッファ回路３２の出力段３２ａ１１，３２ａ１３，３２ａ１５に接続されている。また、出力段３１ｃは、バッファ回路３２の出力段３２ａ７，３２ａ９に接続されている。また、出力段３１ｄは、バッファ回路３２の出力段３２ａ６，３２ａ８，３２ａ１０に接続されている。また、出力段３１ｅは、バッファ回路３２の出力段３２ａ２，３２ａ４に接続されている。また、出力段３１ｆは、バッファ回路３２の出力段３２ａ１，３２ａ３，３２ａ５に接続されている。
【００４３】
このため、図１２に示されるように、フリップフロップ回路３１の出力段３１ｆ，３１ｅ，３１ｄ，３１ｃ，３１ｂ，３１ａに、それぞれ単位データＰ１（１，１）、Ｐ２（１，１）、Ｐ１（１，２）、Ｐ２（１，２）、Ｐ１（１，３）、Ｐ２（１，３）がセットされると、バッファ回路３２の出力段３２ａ１〜３２ａ１５には、それぞれ対応するフリップフロップ回路３１の出力段３１ａ〜３１ｆにセットされた単位データＰｋ（ｘ，ｙ）と等価な単位データＰｋ（ｘ，ｙ）がセットされる。また、バッファ回路３２の出力段３２ａ１６には、値が１のダミーデータＤＤがセットされる。
【００４４】
バッファ回路３２は、フリップフロップ回路３１に単位データＰｋ（ｘ，ｙ）が６つ入力されるごとに、出力段３２ａ１〜３２ａ１６にセットされた単位データＰ（ｘ，ｙ）及びダミーデータＤＤを出力する。これにより、バッファ回路３２からは、図１３に示されるように、パラレルに配列された単位データＰ１（１，１）、Ｐ２（１，１）、Ｐ１（１，２）、Ｐ２（１，２）、Ｐ１（１，３）、Ｐ２（１，３）及びダミーデータＤＤから構成される１６ビットのパラレルデータが出力される。以降、バッファ回路３２からは、単位データＰ１（ｘ，ｙ）、Ｐ２（ｘ，ｙ）及びダミーデータＤＤから構成される１６ビットのパラレルデータが順に出力される。
【００４５】
ディスプレイユニット２２ｂは、バッファ回路３２からパラレルデータが出力されると、このパラレルデータを内部メモリに順次記憶していく。これにより、ディスプレイユニット２２ｂの内部メモリには、記憶部２１ｂに記憶されていたデジタルデータＰＤと等価なデジタルデータが記憶される。そして、ディスプレイユニット２２ｂは、内部メモリに記憶されたデジタルデータによって規定される画像を表示する。
【００４６】
以上説明したように、本実施形態では、制御部２１ａによって、デジタルデータＰＤを構成する単位データＰｋ（ｘ，ｙ）が、８ビット単位のパラレルデータとして抽出され、バッファ２１ｃに出力される。その後、シリアルインタフェース２１ｄからディスプレイユニット２２ｂへ単位データＰｋ（ｘ，ｙ）が伝送される過程で、当該単位データＰｋ（ｘ，ｙ）が、ディスプレイユニット２２ｂから要求されるフォーマットのパラレルデータに変換される。このため、制御部２１ａは、デジタルデータＰＤをディスプレイユニット２２ｂから要求されるフォーマットに変換する処理を行う必要がなくなる。したがって、制御部２１ａの負荷が軽減される。
【００４７】
また、制御部２１ａは、付加が軽減された分だけ他の処理を実行することができる。したがって、システム全体としての処理能力が向上する。
【００４８】
また、本実施形態では、制御部２１ａによってデジタルデータを構成する単位データＰｋ（ｘ，ｙ）がバッファ２１ｃに出力された後は、シリアルインタフェース２１ｄやディスプレイコントローラ２２ａなどのハードウエアによって、単位データＰｋ（ｘ，ｙ）がディスプレイユニット２２ｂから要求されるフォーマットに変換される。したがって、シリアルインタフェース２１ｄなどを、例えば制御部２１ａの動作を規定するクロックを８逓倍することにより得られるクロックで動作させることができる。これにより、制御ユニット２１と表示ユニット２２との間の通信を短時間に行うことが可能となる。
【００４９】
なお、本実施形態では、デジタル画像が４階調であり、デジタル画像を構成するピクセルＰＸの輝度が２ビットの単位データＰｋ（ｘ，ｙ）で規定されている。これに限らず、デジタル画像は１６階調であり、デジタル画像を構成するピクセルＰＸの輝度が４ビットの単位データＰｋ（ｘ，ｙ）で規定されていてもよい。また、デジタル画像は２５６階調であり、デジタル画像を構成するピクセルＰＸの輝度が８ビットの単位データＰｋ（ｘ，ｙ）で規定されていてもよい。この場合、バッファ回路３２の出力段３２ａ１４、３２ａ１５、３２ａ１６にダミーデータを挿入するか、或いはこれらの出力段３２ａ１４、３２ａ１５、３２ａ１６を用いないこととしてもよい。
【００５０】
以上、本発明の実施形態について説明したが、本発明は上記各実施形態によって限定されるものではない。例えば上記実施形態では、図６に示されるように、バッファ回路３２の出力段３２ａ１６に、ダミーデータがセットされた場合について説明した。これに限らず、例えば図１４及び図１５を参照するとわかるように、出力段３２ａ１６以外の、例えば出力段３２ａ１、出力段３２ａ６、出力段３２ａ１１等に、ダミーデータをセットしてもよい。またダミーデータの値は１であってもよい。
【００５１】
この場合、図１４及び図１５に示されるフリップフロップ回路３１の出力段３１ａ，３１ｂ，３１ｃとバッファ回路３２との間のラインを、例えばセレクタ等で切り替えて、必要に応じてダミーデータＤＤがセットされる出力段３２ａ１〜３２ａ１６を変更することができるようにしてもよい。
【００５２】
また、図１６を参照するとわかるように、単位データを出力するためにバッファ回路３２の出力段３２ａから引き出された出力ラインを、外部機器と接続可能なターミナルＴ１に接続しておいてもよい。この場合、ディスプレイコントローラ２２ａに接続されるユニット１００の規格に応じて、出力ラインを引き回すことが可能となる。
【００５３】
また、図１７に示されるように、バッファ回路３２からの出力を、マルチプレクサ３３を介して出力することとしてもよい。例えば、上記実施形態では、制御部２１ａによってデジタルデータを構成する単位データＰ（ｘ，ｙ）がバッファ２１ｃに出力された後は、制御部２１ａとは独立して、単位データＰ（ｘ，ｙ）のフォーマットの変換が実行される。このため、変換後の単位データを、例えば８ビット単位で出力するためには、当該単位データを出力するタイミングを、外部機器等に応じて決定する必要がある。
【００５４】
この場合、マルチプレクサ３３を用いることで、外部機器等に応じた出力タイミングを規定するためのクロック信号に同期して、バッファ回路３２の出力段３２ａ１〜３２ａ８からの８ビットのデータと、出力段３２ａ９〜２３ａ１６からの８ビットのデータとを交互に出力することができる。これにより、外部機器等には、８ビットのデータが所定のタイミングで出力される。したがって、制御部２１ａと、シリアルインタフェース２１ｄやディスプレイコントローラ２２ａなどのハードウエアとを、それぞれ独立して動作させたとしても、所望のタイミングで、パラレルデータを出力することが可能となる。
【００５５】
また、上記各実施形態では、単位データが、制御ユニット２１のシリアルインタフェース２１ｄから出力された後に、複数ビットの単位データに変換される場合について説明した。これに限らず、１ピクセルに１ビットの単位データが割り当てられている場合には、単位データがシリアルインタフェース２１ｄから出力される前に、単位データを予め図１８に示されるように、複数のビット（５ビット）のパラレルデータに変換しておいてもよい。
【００５６】
また、デジタル画像を構成するピクセルそれぞれに、２ビットの単位データが割り当てられている場合には、単位データがシリアルインタフェース２１ｄから出力される前に、単位データを予め図１９に示されるように、複数のビットのデータに変換しておいてもよい。この場合には、２ビットの単位データごとに当該単位データを並列に配列させることで、２ビットのパラレルデータを複数のビット（８ビット）のパラレルデータに変換することが考えられる。
【００５７】
また、本実施形態では、ディスプレイコントローラ２２ａに、フリップフロップ回路３１等が設けられている場合について説明した。これに限らず、ディスプレイコントローラ２２ａ、或いはこれに相当するユニットを、例えば図２０に示されるように、制御ユニット２１に設けてもよい。
【００５８】
また、上記各実施形態では、リモートコントロール装置２０が、空気調和装置５０の制御を行う場合について説明したが、本発明はこれに限定されるものではない。また、本実施形態に係る制御ユニット２１及び表示ユニット２２を、携帯電話に代表される通信端末など、リモートコントロール装置以外の機器に用いてもよい。
【００５９】
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明を説明するためのものであり、本発明の範囲を限定するものではない。つまり、本発明の範囲は、実施形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、本発明の範囲内とみなされる。
【産業上の利用可能性】
【００６０】
本発明の表示装置及び表示方法は画像を表示するのに適している。また、本発明のリモートコントロール装置は、被操作機器の制御に適している。
【符号の説明】
【００６１】
１０  空調システム
１６  １６行
２０  リモートコントロール装置
２１  制御ユニット
２１ａ  制御部
２１ｂ  記憶部
２１ｃ  バッファ
２１ｄ  シリアルインタフェース
２１ｅ  バス
２２  表示ユニット
２２ａ  ディスプレイコントローラ
２２ｂ  ディスプレイユニット
２３  入力インタフェース
２４  外部インタフェース
２５  バス
３１  フリップフロップ回路
３１ａ〜３１ｆ  出力段
３２  バッファ回路
３２ａ１〜３２ａ１６  出力段
３３  マルチプレクサ
５０  空気調和装置
ＤＤ  ダミーデータ
Ｐ  単位データ
ＰＤ  デジタルデータ
ＰＸ  ピクセル
Ｔ１  ターミナル。
【図１】
2011244250.tif 000003
【図２】
2011244250.tif 000004
【図３】
2011244250.tif 000005
【図４】
2011244250.tif 000006
【図５】
2011244250.tif 000007
【図６】
2011244250.tif 000008
【図７】
2011244250.tif 000009
【図８】
2011244250.tif 000010
【図９】
2011244250.tif 000011
【図１０】
2011244250.tif 000012
【図１１】
2011244250.tif 000013
【図１２】
2011244250.tif 000014
【図１３】
2011244250.tif 000015
【図１４】
2011244250.tif 000016
【図１５】
2011244250.tif 000017
【図１６】
2011244250.tif 000018
【図１７】
2011244250.tif 000019
【図１８】
2011244250.tif 000020
【図１９】
2011244250.tif 000021
【図２０】
2011244250.tif 000022