(57)【要約】【課題】温度変化による影響を抑止する。【解決手段】電源回路２０３は、複数の電源で供給する順序とタイミングとが予め定められた制御ＩＣに対して電力の供給を制御する回路であって、複数の電源のうちいずれか一つ電源で制御ＩＣに電力が供給されたことを示すＰＧＯＯＤｎ信号を検出した時から、次の電源で供給を開始するまでの時間を示す、遅延時間情報を、記憶する遅延時間管理レジスタ３１１と、ＥＮｎ信号を検出し、ＰＧＯＯＤｎ−１信号を検出してから遅延時間情報で示された時間を経過したか否かを判定し、経過したと判定した場合に次の電源で供給を開始させるＥＮｎ信号を出力する制御論理回路３１３と、を備え、制御論理回路３１３は、出力されたＥＮｎ信号をトリガーとして、次の電源で供給が開始された後、供給されたことを示すＰＧＯＯＤｎ信号を検出すること、を特徴とする。【選択図】図３
2011081734.tif 000002
【特許請求の範囲】
【請求項１】
複数の電源で供給する順序とタイミングとが予め定められた集積回路に対して、当該複数の電源で電力の供給を制御する電源制御装置であって、
前記集積回路に、前記複数の電源のうちいずれか一つ電源で電力が供給されたことを示す、入力信号を検出する検出手段と、
前記検出手段が前記入力信号を検出した時から、次の電源で供給を開始するまでの時間を示す、遅延時間情報を、記憶する記憶手段と、
前記検出手段が前記入力信号を検出してから、前記遅延時間情報で示された時間を経過したか否かを判定する判定手段と、
前記判定手段で経過したと判定した場合に、前記次の電源で供給を開始させる許可信号を出力する出力制御手段と、を備え、
前記検出手段は、さらに、前記出力制御手段により出力された前記許可信号をトリガーとして、前記次の電源で供給が開始された後、供給されたことを示す入力信号を検出すること、
を特徴とする電源制御装置。
【請求項２】
所定の周波数の信号を出力する発振器と、
前記発振器が出力する前記信号の前記所定の周波数に従って、カウント値を更新するカウンタと、をさらに備え、
前記判定手段は、前記カウント値に基づいて、前記遅延時間情報で示された時間を経過したか否かを判定すること、
を特徴とする請求項１に記載の電源制御装置。
【請求項３】
前記出力制御手段により出力された前記許可信号の入力を受け付けると、前記集積回路に対して、所定の電圧で電源を供給する電源制御手段を、さらに備えることを特徴とする請求項１又は２に記載の電源制御装置。
【請求項４】
前記電源制御手段は、前記許可信号を複数入力受け付け可能であり、入力を受け付けた複数の前記許可信号のそれぞれに対応する、複数の電源で電力を供給すること、
を特徴とする請求項３に記載の電源制御装置。
【請求項５】
複数の電源で供給する順序とタイミングとが予め定められた集積回路と、
前記複数の電源による電力の供給を制御する電源制御装置であって、前記集積回路に、前記複数の電源のうちいずれか一つ電源で電力が供給されたことを示す、入力信号を検出する検出手段と、前記検出手段が前記入力信号を検出した時から、次の電源で供給を開始するまでの時間を示す、遅延時間情報を、記憶する記憶手段と、前記検出手段が前記入力信号を検出してから、前記遅延時間情報で示された時間を経過したか否かを判定する判定手段と、前記判定手段で経過したと判定した場合に、前記次の電源で供給を開始させる許可信号を出力する出力制御手段と、を備え、前記検出手段は、さらに、前記出力制御手段により出力された前記許可信号をトリガーとして、前記次の電源で供給が開始された後、供給されたことを示す入力信号を検出する電源制御装置と、
を備えたことを特徴とする電子機器。
【請求項６】
複数の電源で供給する順序とタイミングとが予め定められた集積回路に対して、当該複数の電源で電力の供給をコンピュータに実行させる電源制御プログラムであって、
前記コンピュータが、前記集積回路に、前記複数の電源のうちいずれか一つ電源で電力が供給されたことを示す入力信号を検出した時から、次の電源で供給を開始するまでの時間を示す、遅延時間情報を、記憶する記憶手段を備え、
前記入力信号を検出する検出ステップと、
前記検出ステップが前記入力信号を検出してから、前記記憶手段が記憶する、前記遅延時間情報で示された時間を経過したか否かを判定する判定ステップと、
前記判定ステップで経過したと判定した場合に、前記次の電源で供給を開始させる許可信号を出力する出力制御ステップと、を前記コンピュータに実行させ、
前記検出ステップは、さらに、前記出力制御ステップにより出力された前記許可信号をトリガーとして、前記次の電源で供給が開始された後、供給されたことを示す入力信号を検出すること、
を特徴とする電源制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源制御装置、電子機器、及び電源制御プログラムに関する。
【背景技術】
【０００２】
従来から、複数の電源を必要とするＩＣ(Integrated  Circuit)が存在する。このようなＩＣでは、通常、使用するために複数の電源の投入順序が規定されている。このために、従来から当該投入順序に従って電源を供給するために様々な手法が提案されている。
【０００３】
従来の電源シーケンス例としては、まず、電源ＩＣにイネーブル信号が入力されると、当該電源ＩＣがＩＣに対して電源の供給を開始する。そして、当該電源の供給で出力電圧が安定した場合に、当該電源ＩＣからＰ（Power）ＧＯＯＤ信号を出力する。そして、次の電源を制御する電源ＩＣに対して、当該ＰＧＯＯＤ信号をイネーブル信号（以下、ＥＮ信号とも言う）として入力させる。当該処理を繰り返すことで、投入順序に従って複数の電源による電力供給が可能となる。また、各電源ＩＣの供給するタイミングは、電源ＩＣの間にＲＣ回路（遅延回路）を配置することで、調整している。このように投入順序と、タイミングと、を適切に調整することで、多電源ＩＣによる電源シーケンスを満たすことができる。
【０００４】
しかしながら、従来の各電源の起動タイミングの調整に用いられるＲＣ回路は、コンデンサを用いるのが通常であるが、当該コンデンサの静電容量が大きいほど、温度変化も大きくなる。このため、大きな遅延時間を必要とするＩＣほど、温度変化による起動タイミングにばらつきが生じ、電源シーケンスを守るのが難しくなる。
【０００５】
そこで、電源シーケンスを制御している技術として、例えば、特許文献１に記載された技術がある。当該特許文献１に記載された技術では、従来通りの電源シーケンスに従って、各電源ユニットから電力を供給しているが、各電源ユニットの電力の供給の開始する時間を計測することで、電源シーケンスの異常の検出を行っている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載された技術は、電源シーケンスの異常を検出するものであり、電源シーケンスの異常を抑止することができるわけではない。
【０００７】
本発明は、上記に鑑みてなされたものであって、温度変化が生じた場合でも電源シーケンスを安定させる電源制御装置、電子機器、及び電源制御プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明にかかる電源制御装置は、複数の電源で供給する順序とタイミングとが予め定められた集積回路に対して、当該複数の電源で電力の供給を制御する電源制御装置であって、前記集積回路に、前記複数の電源のうちいずれか一つ電源で電力が供給されたことを示す、入力信号を検出する検出手段と、前記検出手段が前記入力信号を検出した時から、次の電源で供給を開始するまでの時間を示す、遅延時間情報を、記憶する記憶手段と、前記検出手段が前記入力信号を検出してから、前記遅延時間情報で示された時間を経過したか否かを判定する判定手段と、前記判定手段で経過したと判定した場合に、前記次の電源で供給を開始させる許可信号を出力する出力制御手段と、を備え、前記検出手段は、さらに、前記出力制御手段により出力された前記許可信号をトリガーとして、前記次の電源で供給が開始された後、供給されたことを示す入力信号を検出すること、を特徴とする。
【０００９】
また、本発明にかかる電子機器は、複数の電源で供給する順序とタイミングとが予め定められた集積回路と、前記複数の電源による電力の供給を制御する電源制御装置であって、前記集積回路に、前記複数の電源のうちいずれか一つ電源で電力が供給されたことを示す、入力信号を検出する検出手段と、前記検出手段が前記入力信号を検出した時から、次の電源で供給を開始するまでの時間を示す、遅延時間情報を、記憶する記憶手段と、前記検出手段が前記入力信号を検出してから、前記遅延時間情報で示された時間を経過したか否かを判定する判定手段と、前記判定手段で経過したと判定した場合に、前記次の電源で供給を開始させる許可信号を出力する出力制御手段と、を備え、前記検出手段は、さらに、前記出力制御手段により出力された前記許可信号をトリガーとして、前記次の電源で供給が開始された後、供給されたことを示す入力信号を検出する電源制御装置と、を備えたことを特徴とする。
【００１０】
電源制御プログラムは、複数の電源で供給する順序とタイミングとが予め定められた集積回路に対して、当該複数の電源で電力の供給をコンピュータに実行させる電源制御プログラムであって、前記コンピュータが、前記集積回路に、前記複数の電源のうちいずれか一つ電源で電力が供給されたことを示す入力信号を検出した時から、次の電源で供給を開始するまでの時間を示す、遅延時間情報を、記憶する記憶手段を備え、前記入力信号を検出する検出ステップと、前記検出ステップが前記入力信号を検出してから、前記記憶手段が記憶する、前記遅延時間情報で示された時間を経過したか否かを判定する判定ステップと、前記判定ステップで経過したと判定した場合に、前記次の電源で供給を開始させる許可信号を出力する出力制御ステップと、を前記コンピュータに実行させ、前記検出ステップは、さらに、前記出力制御ステップにより出力された前記許可信号をトリガーとして、前記次の電源で供給が開始された後、供給されたことを示す入力信号を検出すること、を特徴とする。
【発明の効果】
【００１１】
本発明にかかる電源制御装置、電子機器、及び電源制御プログラムは、温度変化に影響を受けず、電源シーケンスを安定させることができるという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施の形態にかかるＰＯＳ端末の外観形状を示す図である。
【図２】図２は、ＰＯＳ端末の制御系の構成を示したブロック図である。
【図３】図３は、ＰＯＳ端末の電源回路のハードウェア構成を示した図である。
【図４】図４は、遅延時間管理レジスタのテーブル構造を示した図である。
【図５】図５は、制御論理回路内の構成を示したブロック図である。
【図６】図６は、ＰＯＳ端末における電源シーケンスに従って電源供給を行う際の処理の手順を示すフローチャートである。
【発明を実施するための形態】
【００１３】
以下に添付図面を参照して、この発明にかかる電源制御装置、電子機器、及び電源制御プログラムの最良な実施の形態を詳細に説明する。以下に示す実施の形態では、電子機器の一実施の形態としてＰＯＳ(Point  Of  Sales)端末（商品販売データ登録装置）を例示する。但し、本発明を適用可能な電子機器をＰＯＳ端末に限定することはなく、複数電源でＩＣに対して電力の供給を行う電源回路を備える電子機器であれば、あらゆる機器に適用することができる。
【００１４】
始めに、図１を参照して、本実施の形態となるＰＯＳ端末の外観構成を説明する。図１に示すＰＯＳ端末１は、現金等を収容するドロワ２の上に載置され、ドロワ２の引出し２ａの開閉を制御する。ＰＯＳ端末１の正面側にはキーボード３とモードスイッチ４が設けられている。キーボード３は、オペレータが預かり金額等を入力するための操作部である。モードスイッチ４は、登録，点検，精算，設定等の各種業務モードを選択するための操作部であり、鍵により操作される。
【００１５】
ＰＯＳ端末１の正面側にはオペレータ用のメインディスプレイ５が接続され、背面側には客用のサブディスプレイ６が接続されている。メインディスプレイ５及びサブディスプレイ６は、バックライトを備えた液晶カラーディスプレイ等で構成され、販売登録された商品の品名及び価格や１取引の合計金額や釣銭額等を表示する。
【００１６】
ＰＯＳ端末１はレシート及びジャーナルを印字するＲ／Ｊプリンタ７を有し、Ｒ／Ｊプリンタ７により印字されたレシートはＰＯＳ端末１の正面側に形成されたレシート発行口８から発行される。ＰＯＳ端末１には、商品の販売登録の際に商品ラベルに印刷されたバーコードを読取るためのコードスキャナ９が接続されている。このようなＰＯＳ端末１の構成は、例えば特開2000-194940号公報に開示されているため、その詳細な説明は省略する。
【００１７】
〔制御系の構成〕
次に、図２を参照して、上記ＰＯＳ端末１の制御系の構成を説明する。
【００１８】
図２に示すＰＯＳ端末１は、制御系として、制御エンジンボード２００を備え、制御エンジンボード２００内に、制御ＩＣ２０１と、制御Ｉ／Ｏ２０２と、電源回路２０３と、を備える。さらに、ＰＯＳ端末１は、当該制御エンジンボード２００の制御Ｉ／Ｏ２０２を介して、キーボード３と、メインディスプレイ５と、サブディスプレイ６と、コードスキャナ９と、Ｒ／Ｊプリンタ７と、を備える。
【００１９】
制御ＩＣ２０１は、複数の電源による電力の供給を必要とする集積回路とする。そして、制御ＩＣ２０１は、複数の電源で供給する順序とタイミング（間隔）とが予め規定されている。本実施の形態では、この複数の電源による電力の供給する順序とタイミングとを電源シーケンスとする。
【００２０】
また、制御ＩＣ２０１は、ＰＯＳ端末１の全体を制御する。具体的には、制御ＩＣ２０１は、制御Ｉ／Ｏ２０２を介して接続された、キーボード３と、メインディスプレイ５と、サブディスプレイ６と、コードスキャナ９と、Ｒ／Ｊプリンタ７との制御を行う。
【００２１】
電源回路２０３は、ＰＯＳ端末１の駆動電力を供給する回路である。さらに、電源回路２０３は、制御Ｉ／Ｏ２０２を介して制御ＩＣ２０１に、予め定められた電源シーケンスで、複数電源による電力の供給を行っている。次に、制御ＩＣ２０１と、電源回路２０３との関係について説明する。
【００２２】
図３は、電源回路２０３のハードウェア構成を示した図である。図３に示すように、電源回路２０３は、プログラマブルＩＣ３０１と、１０ＭＨｚ発振器３０２と、第１電源ＩＣ３０３と、第２電源ＩＣ３０４と、第３電源ＩＣ３０５と、図示しない複数の電源とを備えている。また、第１電源ＩＣ３０３、第２電源ＩＣ３０４、及び第３電源ＩＣ３０５は、制御Ｉ／Ｏ２０２を介して、制御ＩＣ２０１と接続されているが、制御Ｉ／Ｏ２０２は、図３では省略する。
【００２３】
１０ＭＨｚ発振器３０２は、タイミングを計測するために、１秒当たり１０の６乗回、信号をプログラマブルＩＣ３０１に対して出力する。
【００２４】
第１電源ＩＣ３０３、第２電源ＩＣ３０４、及び第３電源ＩＣ３０５は、入力されるＥＮ（イネーブル）ｎ信号がＨｉｇｈレベルになった場合に、制御ＩＣ２０１に対して、それぞれ予め定められた電圧で電源を供給する。また、第１電源ＩＣ３０３、第２電源ＩＣ３０４、及び第３電源ＩＣ３０５は、制御ＩＣ２０１に対する電力の供給が安定した場合に、ＰＧＯＯＤｎ信号を出力する。
【００２５】
第１電源ＩＣ３０３は、チャンネルが２つあり、２種類の電圧で電力を供給することができる。本実施の形態にかかる第１電源ＩＣ３０３は、ＲＵＮ１ピンに入力されるＥＮ１信号がＨｉｇｈレベルになった場合に、Ｖ11inピン先に接続されている（図示しない）電源から供給された電力を、Ｖ1outから制御ＩＣ２０１に対して出力する。なお、当該チャンネルの電圧は、５Ｖとする。
【００２６】
また、第１電源ＩＣ３０３は、ＲＵＮ２ピンに入力されるＥＮ２信号がＨｉｇｈレベルになった場合に、Ｖ12inピン先に接続されている（図示しない）電源から供給された電力を、Ｖ2outから制御ＩＣ２０１に対して出力する。なお、当該チャンネルの電圧は、３Ｖとする。
【００２７】
このように、第１電源ＩＣ３０３は、ＥＮｎ信号を複数入力受け付け可能であり、入力を受け付けた複数のＥＮｎ信号のそれぞれに対応する、複数の電源で電力を供給する。
【００２８】
第２電源ＩＣ３０４は、ＲＵＮ３ピンに入力されたＥＮ３信号がＨｉｇｈレベルになった場合に、Ｖ21inピン先に接続されている（図示しない）電源から供給された電力を、Ｖ3outから制御ＩＣ２０１に対して出力する。なお、第２電源ＩＣ３０４が出力する電圧は、１．８Ｖとする。
【００２９】
第３電源ＩＣ３０５は、ＲＵＮ４ピンに入力されたＥＮ４信号がＨｉｇｈレベルになった場合に、Ｖ31inピン先に接続されている（図示しない）電源から供給された電力を、Ｖ4outから制御ＩＣ２０１に対して出力する。なお、第３電源ＩＣ３０５が出力する電圧は、１．５Ｖとする。
【００３０】
このように、制御ＩＣ２０１は、第１電源ＩＣ３０３、第２電源ＩＣ３０４、及び第３電源ＩＣ３０５から、異なる電圧で電力の供給を受けることができる。しかしながら、制御ＩＣ２０１においては、電源シーケンスとして、上述した電圧による電力が、予め定められたタイミングで供給開始される必要がある。本実施の形態においては、当該タイミングの制御に、プログラマブルＩＣ３０１を用いる。
【００３１】
プログラマブルＩＣ３０１は、遅延時間管理レジスタ３１１と、カウンタレジスタ３１２と、制御論理回路３１３と、を備える。
【００３２】
遅延時間管理レジスタ３１１は、各電源ＩＣに対してＥＮｎ信号をＨｉｇｈレベルで出力するタイミングを遅延させる時間を示した遅延時間情報を保持する。
【００３３】
図４は、遅延時間管理レジスタ３１１のテーブル構造を示した図である。図４に示すように、遅延時間管理レジスタ３１１は、各ＥＮｎ信号それぞれに対して、遅延時間情報（ｍｓ）を対応付けて保持する。
【００３４】
カウンタレジスタ３１２は、１０ＭＨｚ発振器３０２が出力する信号の、１０ＭＨｚの周波数に従って更新される。カウント値を格納するレジスタとする。カウント値の更新は、制御論理回路３１３により行われる。
【００３５】
制御論理回路３１３は、システム起動信号又はＰＧＯＯＤｎ信号を検出してから、ＥＮｎ信号をＨｉｇｈレベルで出力するまでの制御を行う。
【００３６】
図５は、制御論理回路３１３内の構成を示したブロック図である。図５に示すように、制御論理回路３１３は、検出部５０１と、判定部５０２と、出力制御部５０３と、を備えている。
【００３７】
検出部５０１は、制御ＩＣ２０１に、ＰＯＳ端末１内の複数の電源のうち、いずれか一つ電源で電力が安定供給されたことを示すＰＧＯＯＤｎ（ｎは１以上の整数とする）信号を検出する。また、検出部５０１は、ＰＯＳ端末１が起動した直後であれば、起動したことを示すシステム起動信号を検出する。
【００３８】
判定部５０２は、検出部５０１がＰＧＯＯＤｎ信号又はシステム起動信号を検出してから、遅延時間管理レジスタ３１１が管理している遅延時間情報で示される時間を経過したか否かを判定する。本実施の形態にかかる判定部５０２は、カウンタレジスタ３１２が保持しているカウント値に基づいて、遅延時間情報で示された時間を経過したか否かを判定する。なお、詳細な手順については後述する。
【００３９】
出力制御部５０３は、判定部５０２で経過したと判定した場合に、次の電源で電力の供給を開始させるＥＮｎ信号をＨｉｇｈレベルで出力する。そして、Ｈｉｇｈレベルで出力されたＥＮｎ信号をトリガーとして電源ＩＣが電力の供給を開始する。当該電力の供給が安定した場合に、電源ＩＣがＰＧＯＯＤｎ信号を出力する。このＰＧＯＯＤｎ信号は、再び検出部５０１により検出される。
【００４０】
これにより、所定の遅延時間を経過した後、再び、次の電源で電力を供給するための準備が開始される。つまり、当該処理を繰り返すことで、当該制御ＩＣに対して予め定められた電源シーケンスに従って、複数の電源による電力の供給を行うことができる。
【００４１】
次に、本実施の形態にかかるＰＯＳ端末１における電源シーケンスに従って電源供給を行う際の処理について説明する。図６は、本実施の形態にかかるＰＯＳ端末１における上述した処理の手順を示すフローチャートである。
【００４２】
まず、プログラマブルＩＣ３０１の制御論理回路３１３内部における、検出部５０１が、入力信号を検出する（ステップＳ６０１）。検出する入力信号は、最初に検出する信号がシステム起動信号であり、それ以降はＰＧＯＯＤｎ信号とする。
【００４３】
そして、制御論理回路３１３が、カウンタレジスタ３１２内のカウント値をインクリメントする（ステップＳ６０２）。そして、制御論理回路３１３内部の判定部５０２が、カウント値が、遅延時間情報で示された遅延時間以上であるか否かを判定する（ステップＳ６０３）。この遅延時間は、最初、ＥＮ１信号用の遅延時間が設定されているものとする。例えば、図４に示す遅延時間管理レジスタ３１１によると、ＥＮ１信号と対応付けられている５msが遅延時間として設定されることになる。
【００４４】
遅延時間以上でないと判定された場合（ステップＳ６０３：Ｎｏ）、再びステップＳ６０２から処理を開始する。
【００４５】
一方、判定部５０２が遅延時間以上であると判定した場合（ステップＳ６０３：Ｙｅｓ）、制御論理回路３１３内部の出力制御部５０３が、当該入力信号に対応したＥＮｎ信号をＨｉｇｈレベルで、電源ＩＣに出力する制御を行う（ステップＳ６０４）。入力信号に対応するＥＮｎ信号とは例えば、システム起動信号に対応する出力信号としてＥＮ１信号、ＰＧＯＯＤ１信号に対応する出力信号としてＥＮ２信号、ＰＧＯＯＤ２信号に対応する出力信号としてＥＮ３信号などがある。これらＥＮｎ信号がＨｉｇｈレベルで出力されることで、電源ＩＣによる電力の供給が開始される。
【００４６】
次に、制御論理回路３１３が、全ての電源のよる供給開始が済んだか否か判定する（ステップＳ６０５）。済んでいないと判定した場合（ステップＳ６０５：Ｎｏ）、制御論理回路３１３は、カウンタレジスタ３１２のカウンタ値を初期化する（ステップＳ６０６）。次に制御論理回路３１３は、遅延時間管理レジスタ３１１を参照し、次に出力するＥＮｎ信号と対応付けられている遅延時間を、ステップＳ６０３におけるカウント値との比較対象として設定する（ステップＳ６０７）。その後、再びステップＳ６０１から処理を開始する。
【００４７】
一方、制御論理回路３１３が、全ての電源のよる供給開始が済んだと判定した場合（ステップＳ６０５：Ｙｅｓ）、制御論理回路３１３が、リセットを解除する信号を、ＰＯＳ端末１内に出力し（ステップＳ６０８）、処理を終了する。
【００４８】
上述した処理手順により、制御ＩＣ２０１の電源シーケンスに従って、電源の供給を開始することができる。また、上述した処理手順では、電源投入時の電源シーケンスについて説明したが、電源ＯＦＦ時の電源シーケンスに適用しても良い。この場合の処理手順も上述した処理手順と同様として、説明を省略する。
【００４９】
また、本実施の形態にかかるプログラマブルＩＣ３０１においては、遅延時間管理レジスタ３１１に格納される遅延時間情報を変更することで、異なる種類のＩＣの電源シーケンスに対応することができる。
【００５０】
また、本実施の形態にかかる遅延時間管理レジスタ３１１では、ＥＮ１信号〜ＥＮ４信号のそれぞれについて遅延時間を設定可能であるが、４種類全ての信号に対して遅延時間を設定する必要はない。例えば、遅延時間管理レジスタ３１１に、１〜３種類の信号に限り、遅延時間を設定しても良い。このように、１〜３個の電源による電力の供給が必要なＩＣの電源シーケンスにも、プログラマブルＩＣ３０１を適用できる。
【００５１】
また、プログラマブルＩＣに対して、５種類以上の電源による電源シーケンスについて対応可能に設計してもよい。
【００５２】
ところで、従来のコンデンサを用いて遅延時間を制御しようとした場合、コンデンサの静電容量の温度変化が大きく、±１０％程度の変化がある。これに対し、本実施の形態では１０ＭＨｚ発振器３０２で遅延時間を制御することとした。発振器でも温度変化は生じるが、温度変化での誤差を１００ｐｐｍとすると、±０．０１％の精度で時間を測定することができる。このため、高い精度で電源シーケンスを制御することが可能となった。つまり、温度変化に影響を受けない、電源シーケンスの安定した機器（本実施の形態ではＰＯＳ端末１）を提供することが可能となった。
【００５３】
ところで、従来の手法では、電源シーケンスを制御するためにＰＧＯＯＤｎ信号とＥＮｎ信号とが直でつながり、その間にコンデンサによるＲＣ回路が存在していた。このため、制御ＩＣを変更した場合、変更した制御ＩＣの電源シーケンスに適合させるためにはコンデンサを変更するなどの再設計が必要であった。このため、設計に柔軟性がなく、制御ＩＣを変更する際の設計変更が困難であった。これに対し、本実施の形態では、制御ＩＣを変更した場合に、プログラマブルＩＣ３０１の、遅延時間管理レジスタ３１１内の遅延時間情報を変更するだけで、変更した制御ＩＣの電源シーケンスに対応することができる。つまり、設計変更時の柔軟性が向上し、設計者の負担を軽減することができる。
【００５４】
さらに、遅延時間管理レジスタ３１１内の遅延時間を変更させるだけで、様々な制御ＩＣの電源シーケンスに対応できるため、１種類のプログラマブルＩＣ３０１で、様々な種類の機器の電源シーケンスの制御に適用することができる。
【００５５】
また、従来のコンデンサを用いたＲＣ回路の場合、遅延時間はｍ秒単位であるため、コンデンサでは実測しないかぎり、実際の要求を満たしているか否か判定できず、調整が難しいという問題があった。これに対し、本実施の形態では、ｍ秒単位の精度を容易に出せるため、設計が容易となる。
【００５６】
なお、本実施の形態においては、プログラマブルＩＣ３０１の制御論理回路３１３で実行される電源制御プログラムは、予め組み込まれて提供される。
【００５７】
本実施形態のプログラマブルＩＣ３０１で実行される電源制御プログラムは、インストール可能な形式又は実行可能な形式のファイルでＣＤ−ＲＯＭ、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。
【００５８】
さらに、本実施形態のプログラマブルＩＣ３０１で実行される電源制御プログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、本実施形態のプログラマブルＩＣ３０１で実行される電源制御プログラムをインターネット等のネットワーク経由で提供または配布するように構成しても良い。
【００５９】
本実施の形態のプログラマブルＩＣ３０１で実行される電源制御プログラムは、上述した各部（検出部、判定部、出力制御部）を含むモジュール構成となっており、実際のハードウェアとしては、プログラマブルＩＣ３０１内の図示しないＣＰＵ（プロセッサ）が、プログラマブルＩＣ３０１内のＲＯＭから電源制御プログラムを読み出して実行することにより上記各部が主記憶装置上にロードされ、検出部、判定部、出力制御部が主記憶装置上に生成されるようになっている。
【産業上の利用可能性】
【００６０】
以上のように、本発明にかかる電源制御装置、電子機器、及び電源制御プログラムは、電気機器にＩＣを搭載された搭載される場合に適しており、特にＩＣの電源シーケンスの規定を遵守させるのに適している。
【符号の説明】
【００６１】
２００  制御エンジンボード
２０１  制御ＩＣ
２０２  制御Ｉ／Ｏ
２０３  電源回路
３０１  プログラマブルＩＣ
３０２  １０ＭＨｚ発振器
３０３  第１電源ＩＣ
３０４  第２電源ＩＣ
３０５  第３電源ＩＣ
３１１  遅延時間管理レジスタ
３１２  カウンタレジスタ
３１３  制御論理回路
５０１  検出部
５０２  判定部
５０３  出力制御部
【先行技術文献】
【特許文献】
【００６２】
【特許文献１】特開平１０−３１２２２９号公報
【図１】
2011081734.tif 000003
【図２】
2011081734.tif 000004
【図３】
2011081734.tif 000005
【図４】
2011081734.tif 000006
【図５】
2011081734.tif 000007
【図６】
2011081734.tif 000008