(57)【要約】【課題】高速フォトダイオードの特性を劣化させることなく高速フォトダイオードと容量とを１チップ上に集積させる。【解決手段】基板上に形成された高速フォトダイオード素子と、高速フォトダイオード素子と異なる層に形成されたＭＩＭ（Metal Insulation Metal）容量と、高速フォトダイオードの絶縁膜およびＭＩＭ容量の下地となる絶縁膜として機能する有機系塗布膜とを備えた集積素子。有機系塗布膜は、ポリイミド膜とすることができる。【選択図】図１
2011165730.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された高速フォトダイオード素子と、
前記高速フォトダイオード素子と異なる層に形成されたＭＩＭ容量と、
前記高速フォトダイオードの絶縁膜および前記ＭＩＭ容量の下地となる絶縁膜として機能する有機系塗布膜とを備えたことを特徴とする集積素子。
【請求項２】
前記有機系塗布膜は、ポリイミド膜であることを特徴とする請求項１に記載の集積素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積素子に関し、特に、化合物半導体を用いた高速フォトダイオードとＭＩＭ構造の容量とを１チップ上に集積した素子の構造に関する。
【背景技術】
【０００２】
図２は、化合物半導体素子に形成された容量の断面構造を示す図である。本図に示すように、化合物半導体素子において容量２０は、下地となる絶縁膜であるＳｉＯ２膜上に、ＭＩＭ（Metal Insulation Metal）構造で形成される。すなわち、半導体基板２１上にＳｉＯ２膜２２を形成し、第１配線２３、Ｔａ２Ｏ５等の容量絶縁膜２４、第２配線２５を形成することで容量２０を構成する。また、第１配線２３と第２配線２５との間の絶縁層としてポリイミド膜２６が用いられる。
【０００３】
図３は、化合物半導体素子に形成された高速フォトダイオードの断面構造を示す図である。本図の例では、化合物半導体素子に、高速フォトダイオード３３ａとフォトダイオード３３ｂの複数の高速フォトダイオード３３が形成されている。なお、符号に付随するａ、ｂは、特に区別する必要がない場合には記載を省略する。
【０００４】
高速フォトダイオード３３は、半導体絶縁基板３１上に形成され、それぞれ個別の配線３７に接続されたＮ電極３４とＰ電極３５と、Ｐ電極３５に接続された光吸収層３６とを備えている。また、高速フォトダイオード３３の保護膜および配線３７の下地の絶縁膜としてポリイミド膜３２が用いられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−２８３７３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年、高速フォトダイオードの近傍に容量を配置したいという要望が生じている。この要望に対し、高速フォトダイオードと容量とをワイヤ接続するとワイヤ長に依存するインダクタンス成分が周波数特性に大きく影響するとともに、レイアウトの自由度に制約が生じるため、高速フォトダイオードと容量とを１チップ上に集積することが望ましい。
【０００７】
そこで、図２に示したＭＩＭ構造の容量２０と図３に示した高速フォトダイオード３３とを１チップ上に集積することが考えられるが、この際に、ＭＩＭ構造の容量２０の下地となる絶縁膜として、化合物半導体絶縁基板上にＳｉＯ２膜を形成する処理が必要になる。
【０００８】
ここで、ＳｉＯ２膜を形成するには、ＣＶＤ（Chemical Vapor Deposition）等のプラズマ中での成膜法や、逆スパッタで表面処理した上に蒸着する等の密着力を確保するためのプラズマ処理が不可欠である。また、ＳＯＧ（Spin on Glass）塗布による成膜でも、これらのプラズマ処理を施した層の上に塗布しなければならない。
【０００９】
しかしながら、プラズマ処理を行なうと絶縁基板表面を流れるリーク電流が増加することになる。一般に、高速フォトダイオード素子では、極めて低い暗電流が要求されるため、リーク電流の増加は特性劣化の原因となってしまう。特に、複数の高速フォトダイオードを形成する場合に、この問題は顕著となる。
【００１０】
このため、従来の構成をそのまま適用しただけでは、高速フォトダイオードの特性を劣化させることなく高速フォトダイオードと容量とを１チップ上に集積することはできない。
【００１１】
そこで、本発明は、高速フォトダイオードの特性を劣化させることなく高速フォトダイオードと容量とを１チップ上に集積した素子を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明の集積素子は、基板上に形成された高速フォトダイオード素子と、前記高速フォトダイオード素子と異なる層に形成されたＭＩＭ容量と、前記高速フォトダイオードの絶縁膜および前記ＭＩＭ容量の下地となる絶縁膜として機能する有機系塗布膜とを備えたことを特徴とする。
【００１３】
ＭＩＭ容量の下地となる絶縁膜として高速フォトダイオードの絶縁膜として用いている有機系塗布膜を利用するため、プラズマ処理が必要なＳｉＯ２膜の形成が不要となる。このため、基板表面を流れるリーク電流の増加を防ぐことができるようになる。したがって、高速フォトダイオードの特性を劣化させることなく高速フォトダイオードと容量とを１チップ上に集積することができる。
【００１４】
より具体的には、前記有機系塗布膜は、ポリイミド膜とすることができる。
【発明の効果】
【００１５】
本発明によれば、高速フォトダイオードの特性を劣化させることなく高速フォトダイオードと容量とを１チップ上に集積した素子が提供される。
【図面の簡単な説明】
【００１６】
【図１】本実施形態に係る集積素子の断面構造を示す図である。
【図２】化合物半導体素子に形成された容量の断面構造を示す図である。
【図３】化合物半導体素子に形成された高速フォトダイオードの断面構造を示す図である。
【発明を実施するための形態】
【００１７】
本発明の実施の形態について図面を参照して説明する。図１は、本実施形態に係る集積素子１０の断面構造を示す図である。本図の例では、下面に反射防止膜１１が形成された基板１２上に、ＭＩＭ構造の容量２０ａ、容量２０ｂと、高速フォトダイオード３３ａ、高速フォトダイオード３３ｂとが形成されている。なお、高速フォトダイオード３３とＭＩＭ構造の容量２０の構成要素については従来例と同じ符号を付している。また、符号に付随するａ、ｂは、特に区別する必要がない場合には記載を省略する。
【００１８】
すなわち、高速フォトダイオード３３は、Ｎ電極３４とＰ電極３５と、Ｐ電極３５に接続された光吸収層３６とを備えており、容量２０は、ＭＩＭ構造で形成され、Ｔａ２Ｏ５等の容量絶縁膜２４を備えている。
【００１９】
本実施形態では、高速フォトダイオード３３の作製工程で、アイソレーションエッチング後に、ポリイミド膜１３、第１配線１７を形成し、容量絶縁膜２４、ポリイミド膜１４、第２配線１８を形成した構造とする。すなわち、高速フォトダイオード３３の絶縁膜であるポリイミド膜１３を、ＭＩＭ構造の容量２０の下地となる絶縁膜としても用いるようにしている。
【００２０】
なお、第１配線１７は、高速フォトダイオード３３からの引き出し配線と、ＭＩＭ構造の容量２０の下部電極についての配線であり、第２配線１８は、ＭＩＭ構造の容量２０の上部電極と、ボンディングパッド１６についての配線である。
【００２１】
このように、本実施形態では、高速フォトダイオード３３のポリイミド膜１３上に、ＭＩＭ構造の容量２０を形成することで、ＳｉＯ２膜を用いることなく高速フォトダイオードと容量とを１チップ上に集積するようにしている。この結果、基板１２と第１配線１７との間の層、第１配線１７と第２配線１８との間の層ともポリイミド膜となる。
【００２２】
このような構造とすることにより、ＳｉＯ２膜形成のためのプラズマ処理が不要となり、基板表面を流れるリーク電流の増加を防ぐことができるようになる。したがって、高速フォトダイオードと容量とを１チップ上に集積した場合であっても、高速フォトダイオード３３の特性を保つことができる。
【００２３】
ここで、ポリイミドの熱収縮を防止するために、第１配線１７と第２配線１８との間に用いるポリイミド膜１４のキュア温度は、基板１２と第１配線１７との間に用いるポリイミド膜１３のキュア温度と比べ、同じか低めにすることが望ましい。
【００２４】
同様の理由から、容量２０における容量絶縁膜２４の成膜以後の加工工程では、ウエハ表面の温度上昇を少なくするための加工方法・加工条件を用いるようにすることが望ましい。また、ポリイミドは、密着改良材を添加したものが望ましい。
【００２５】
なお、本発明は、本実施形態の例に限られず、種々の変形を行なうことができる。例えば、ポリイミドは感光性ポリイミドを用いることもできる。また、本発明は、１チップ上にＭＩＭ構造の容量と複数の高速フォトダイオードを形成する場合に特に効果的であるが、ＭＩＭ構造の容量と単数の高速フォトダイオードを形成する場合であっても適用することができる。この場合、特にレイアウトの自由度を高めることができる。
【００２６】
また、第１配線１７のメタル構成を適切に選択することで、抵抗も同時に集積することができる。さらに、素子間アイソレーションの微少電流が特性に影響する素子であれば、高速フォトダイオードに限られず、光伝導素子、光トランジスタ等の他の素子に適用するができる。
【００２７】
また、ポリイミド膜の代わりに、例えば、ＢＣＢベンゾシクロブテン、ポリシロキサン等の他の有機系塗布膜を用いることもでき、ＭＩＭ容量の絶縁膜としてＴａ２Ｏ５の代わりに、Ａｌ２Ｏ３、Ｓｉ３Ｎ４等を用いることもできる。
【００２８】
以上説明したように、本実施形態では、ＳｉＯ２膜形成のためのプラズマ処理が不要となるため、高速フォトダイオードの特性を劣化させることなく高速フォトダイオードと容量とを１チップ上に集積できるようになる。これにより、ワイヤボンディングにおいてワイヤ長に依存するインダクタンス成分の周波数特性への影響を解消することができ、また、レイアウトの自由度も高まることになる。
【符号の説明】
【００２９】
１０…集積素子、１１…反射防止膜、１２…基板、１３…ポリイミド膜、１４…ポリイミド膜、１６…ボンディングパッド、１７…第１配線、１８…第２配線、２０…容量、２１…半導体基板、２２…ＳｉＯ２膜、２２…容量、２３…第１配線、２４…容量絶縁膜、２５…第２配線、２６…ポリイミド膜、３１…半導体絶縁基板、３２…ポリイミド膜、３３…高速フォトダイオード、３４…Ｎ電極、３５…Ｐ電極、３６…光吸収層、３７…配線
【図１】
2011165730.tif 000003
【図２】
2011165730.tif 000004
【図３】
2011165730.tif 000005