(57)【要約】【課題】通信品質の劣化を抑制できるとともに、機器制御のような用途に適したシリアルデータ通信回路を提供する。【解決手段】クロック信号ＣＬＫを伝送するクロック線１２と、シリアルデータ信号ＳＤを伝送するデータ線１３と、ラッチパルスを含むラッチ信号ＬＴを伝送するラッチ線１４とを用いて通信するシリアルデータ通信回路２０であり、データ線１３と双方向に接続する双方向バッファ２１と、双方向バッファ２１からのシリアルデータ信号ＳＤのデータをラッチパルスにより取り込むレジスタ２３と、ラッチパルス期間のデータ線１３のレベルを検出するレベル検出回路２４とを備える。双方向バッファ２１は、レベル検出回路２４の検出結果に基づき、ラッチパルスのタイミングを基準にして所定の期間だけ、データ線１３へと伝送するデータ伝送方向に切り替える。【選択図】図１
2011205491.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号を伝送するクロック線と、前記クロック信号に同期したシリアルデータ信号を伝送するデータ線と、ラッチパルスを含むラッチ信号を伝送するラッチ線との信号線を用いて通信するシリアルデータ通信回路であって、
前記データ線から伝送されるデータ伝送方向と、前記データ線へと伝送するデータ伝送方向とに切り替えて、前記データ線に接続する双方向バッファと、
前記双方向バッファを介して供給される前記シリアルデータ信号のデータを、前記ラッチパルスにより取り込むレジスタと、
ラッチパルス期間の前記データ線のレベルを検出するレベル検出回路とを備え、
前記双方向バッファは、前記レベル検出回路の検出結果に基づき、前記ラッチパルスのタイミングを基準にして所定の期間だけ、前記データ線へと伝送するデータ伝送方向に切り替えることを特徴とするシリアルデータ通信回路。
【請求項２】
前記レベル検出回路の前記検出結果に基づき所定のクロック数をカウントするカウンタをさらに備え、
前記双方向バッファは、前記カウンタのカウント期間中、前記データ線へと伝送するデータ伝送方向に切り替えることを特徴とする請求項１に記載のシリアルデータ通信回路。
【請求項３】
前記双方向バッファを介して供給されるシリアルデータ信号を、クロック信号に従ってシフトしながらシリアルに取り込む受信シフトレジスタと、
クロック信号に従ってシフトしながらシリアルにデータを出力する送信シフトレジスタをさらに備え、
前記レジスタは、前記受信シフトレジスタに取り込んだシリアルデータを、前記ラッチパルスのタイミングで取り込み、
前記双方向バッファは、前記カウンタのカウント期間中、前記送信シフトレジスタから出力されるデータをシリアルデータ信号として、前記データ線に伝送することを特徴とする請求項２に記載のシリアルデータ通信回路。
【請求項４】
前記送信シフトレジスタは、前記レジスタが前記受信シフトレジスタから取り込んだデータを取り込み、取り込んだ前記データをシリアルに前記双方向バッファに出力し、
前記双方向バッファからは、前記受信シフトレジスタに取り込んだシリアルデータが、前記カウンタのカウント期間中、シリアルデータ信号として、前記データ線に伝送されることを特徴とする請求項３に記載のシリアルデータ通信回路。
【請求項５】
前記ラッチパルスのパルス幅が所定のパルス幅を超えたかどうかを検出するパルス幅検出回路をさらに備え、
前記パルス幅検出回路は、前記パルス幅が所定のパルス幅を超えたことを示す信号を出力することを特徴とする請求項１から４までのいずれか１項に記載のシリアルデータ通信回路。
【請求項６】
所定のパルス幅を超えたことを示す前記信号は、動作を停止させる停止信号であることを特徴とする請求項５に記載のシリアルデータ通信回路。
【請求項７】
請求項１から６までのいずれか１項に記載のシリアルデータ通信回路を備えたモータ駆動装置。
【請求項８】
クロック信号を伝送するクロック線と、前記クロック信号に同期したシリアルデータ信号を伝送するデータ線と、ラッチパルスを含むラッチ信号を伝送するラッチ線との信号線を用いて、一方の回路と他方の回路との間を通信するシリアルデータ通信方法であって、
前記一方の回路は、前記クロック信号と前記シリアルデータ信号と前記ラッチ信号とを送出し、
前記他方の回路は、
前記シリアルデータ信号のデータを、前記ラッチパルスにより取り込むとともに、
ラッチパルス期間の前記データ線のレベルに基づいて、前記ラッチパルスのタイミングを基準にして所定の期間だけ、前記シリアルデータ信号を送出することを特徴とするシリアルデータ通信方法。
【請求項９】
前記他方の回路は、取り込んだ前記データを、前記所定の期間に送出することを特徴とする請求項８に記載のシリアルデータ通信方法。
【請求項１０】
前記他方の回路は、前記ラッチパルスのパルス幅が所定のパルス幅を超えたかどうかを検出し、この検出に基づき、前記パルス幅が所定のパルス幅を超えたことを示す信号を出力することを特徴とする請求項８または９に記載のシリアルデータ通信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、装置間や集積回路間においてシリアルデータの通信を行うシリアルデータ通信回路、それを備えたモータ駆動装置およびシリアルデータ通信方法に関し、特に、３線式に基づき通信を行うシリアルデータ通信回路、それを備えたモータ駆動装置およびシリアルデータ通信方法に関する。
【背景技術】
【０００２】
従来、３つの信号線を用いた３線式に基づくシリアルデータ通信の手法の１つとして、全２重の３線同期式シリアル通信方法が知られている（例えば、特許文献１参照）。この通信方法は、クロック信号を伝送するクロック線と、クロック信号に同期した送信データ信号を伝送する送信データ線と、クロック信号に同期した受信データ信号を伝送する受信データ線とを利用して、双方向の通信を行う。また、このような手法は、双方向の通信を利用して、相手側が送信データを正しく受け取ったかどうか、例えば相手側からの返答によって確認できるため、高品質の通信が可能であった。
【０００３】
また、３線式に基づくシリアルデータ通信の他の手法として、従来、クロック信号を伝送するクロック線と、クロック信号に同期したデータ信号を伝送するデータ線と、各種制御に利用する制御信号を伝送するストローブ線とを利用したシリアル通信方法が提案されている（例えば、特許文献２参照）。このような手法は、片方向の通信のみであるものの、ストローブ線を利用して通信以外の制御なども比較的容易にできるため、例えば、マイコンなどの主制御部から周辺装置や周辺回路などを制御するような用途に好適であった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−６７１４５号公報
【特許文献２】特開２００５−３０１４２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１のような従来の手法は、汎用性が高いものの、応答性については必ずしも高いとはいえなかった。すなわち、この手法では、送受信するデータに基づき制御するため、データの伝送時間やデータから制御信号に変換する時間などを要し、これらの要因によって応答性が悪化することになる。このため、この手法を主制御部から周辺装置を制御する用途に利用した場合、例えば、周辺装置を緊急停止するように制御しようとしても、即座に停止させることができないという課題があった。
【０００６】
一方、特許文献２のような従来の手法は、上述したようにストローブ線を利用した制御なども可能なため、この信号線を用いて緊急停止のような機能も盛り込むことが可能である。ところが、片方向の通信のみであるため、相手側が送信データを正しく受け取ったかどうかの確認が難しく、通信エラーなどには弱いという課題があった。
【０００７】
本発明は、このような課題を解決するためになされたものであり、通信品質の劣化を抑制できるとともに、機器内の制御のような用途に適したシリアルデータ通信回路、それを備えたモータ駆動装置およびシリアルデータ通信方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明のシリアルデータ通信回路は、クロック信号を伝送するクロック線と、クロック信号に同期したシリアルデータ信号を伝送するデータ線と、ラッチパルスを含むラッチ信号を伝送するラッチ線との信号線を用いて通信する。本シリアルデータ通信回路は、データ線から伝送されるデータ伝送方向とデータ線へと伝送するデータ伝送方向とに切り替えてデータ線に接続する双方向バッファと、双方向バッファを介して供給されるシリアルデータ信号のデータをラッチパルスによりで取り込むレジスタと、ラッチパルス期間のデータ線のレベルを検出するレベル検出回路とを備える。そして、双方向バッファは、検出回路の検出結果に基づいて、ラッチパルスのタイミングから所定の期間だけ、データ線へと伝送するデータ伝送方向に切り替える構成である。
【０００９】
また、本発明のモータ駆動装置は、本発明のシリアルデータ通信回路を備える。
【００１０】
また、本発明のシリアルデータ通信方法は、クロック信号を伝送するクロック線と、クロック信号に同期したシリアルデータ信号を伝送するデータ線と、ラッチパルスを含むラッチ信号を伝送するラッチ線との信号線を用いて、一方の回路と他方の回路との間を通信するシリアルデータ通信方法である。一方の回路は、クロック信号とシリアルデータ信号とラッチ信号とを送出する。また、他方の回路は、シリアルデータ信号のデータを、ラッチパルスにより取り込むとともに、ラッチパルス期間のデータ線のレベルに基づいて、ラッチパルスのタイミングを基準にして所定の期間だけ、シリアルデータ信号を送出する。
【００１１】
この構成によれば、ラッチパルスのタイミングから所定の期間だけ、データを送出できるため、例えば相手側から受け取った受信結果を、この送出データとして相手側に通知できる。さらに、ラッチパルスを利用して、例えば緊急停止信号のような制御信号を容易に生成することができる。また、ラッチパルスから生成した制御信号は、受け取ったデータから生成した制御信号ではないため、応答性よい制御信号を得ることができる。
【発明の効果】
【００１２】
本発明のシリアルデータ通信回路、それを備えたモータ駆動装置およびシリアルデータ通信方法によれば、ラッチ線を含む３線式の構成であるとともに、双方向の通信が可能であるため、通信品質の劣化を抑制できるとともに、機器制御のような用途に適したシリアルデータ通信回路、それを備えたモータ駆動装置およびシリアルデータ通信方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１におけるシリアルデータ通信回路を含むシリアルデータ通信システムのブロック図
【図２】同、シリアルデータ通信回路のシリアルデータ信号の取り込み動作を示すタイミングチャート
【図３】同、シリアルデータ通信回路のシリアルデータ信号のデータ送出を含む場合の動作を示すタイミングチャート
【図４】本発明の実施の形態２におけるシリアルデータ通信回路を含むシリアルデータ通信システムのブロック図
【図５】同、シリアルデータ通信回路のタイミングチャート
【図６】本発明の実施の形態３におけるシリアルデータ通信回路を含むシリアルデータ通信システムのブロック図
【図７】同、シリアルデータ通信回路のタイミングチャート
【図８】同、シリアルデータ通信回路を備えたモータ駆動装置の一例を示すブロック図
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態におけるシリアルデータ通信回路について図面を参照しながら説明する。
【００１５】
（実施の形態１）
図１は、本発明の実施の形態１におけるシリアルデータ通信回路２０を含むシリアルデータ通信システムのブロック図である。本シリアルデータ通信システムは、本発明のシリアルデータ通信方法に基づきデータ通信が行われる。
【００１６】
図１に示すように、シリアルデータ通信回路２０には、クロック線１２とデータ線１３とラッチ線１４との３つの信号線が接続される。これら信号線の一端側には、一方の回路として、例えば、マイコンなどの制御部１０が接続され、他端側には他方の回路としてこのシリアルデータ通信回路２０が接続されている。また、シリアルデータ通信回路２０は、シリアルデータ通信を介して制御される周辺機器、装置あるいは回路などに配置される。図１では、周辺装置１１にシリアルデータ通信回路２０が配置された一例を示している。このような構成により、シリアルデータ通信回路２０はこれらの信号線を用いて制御部１０と通信し、制御部１０などから伝送される信号によって、シリアルデータ通信回路２０を備えた周辺装置１１の制御などが行われる。
【００１７】
これら信号線が伝送する信号として、クロック線１２はクロック信号ＣＬＫを伝送する。データ線１３はクロック信号ＣＬＫに同期したシリアルデータ信号ＳＤを伝送する。ラッチ線１４はラッチパルスを含むラッチ信号ＬＴを伝送する。また、クロック信号ＣＬＫ、ラッチ信号ＬＴおよびシリアルデータ信号ＳＤは、制御部１０からシリアルデータ通信回路２０へと伝送される。さらに、本実施の形態では、シリアルデータ通信回路２０から制御部１０へとシリアルデータ信号ＳＤの伝送も可能であり、シリアルデータ通信回路２０は、３線式に基づく双方向のシリアルデータ通信を行う。
【００１８】
シリアルデータ通信回路２０は、図１に示すように、双方向バッファ２１と、受信シフトレジスタ２２と、レジスタ２３と、レベル検出回路２４と、カウンタ２５と、送信シフトレジスタ２７とを備えている。
【００１９】
双方向バッファ２１は、バッファ制御信号Ｂｃに応じて、データ線１３から伝送されるデータ伝送方向と、データ線１３へと伝送するデータ伝送方向とにデータ伝送方向を切り替えて、データ線１３に接続される。図１では、双方向バッファ２１が、入出力端子ＢＳと入力端子ＢＩと出力端子ＢＯと制御端子ＢＣＮとを備えた一例を示している。双方向バッファ２１は、制御端子ＢＣＮのレベルに応じて、入出力端子ＢＳから出力端子ＢＯへのデータ伝送方向と、入力端子ＢＩから入出力端子ＢＳへのデータ伝送方向とに切り替えられる。また、制御端子ＢＣＮにバッファ制御信号Ｂｃが供給される。
【００２０】
バッファ制御信号Ｂｃが信号の取り込みを指示するとき、双方向バッファ２１は、制御部１０からデータ線１３を介して伝送されるシリアルデータ信号ＳＤを、シリアルデータ通信回路２０内部へと取り込む。取り込んだ信号は、シリアルデータＳＤｉとして出力端子ＢＯから受信シフトレジスタ２２に供給される。
【００２１】
また、バッファ制御信号Ｂｃが信号の送出を指示するとき、双方向バッファ２１は、シリアルデータ通信回路２０内部の信号をシリアルデータ信号ＳＤとして、データ線１３を介し、制御部１０へと送出する。具体的には、送信シフトレジスタ２７から出力されるシリアルデータＳＤｏが入力端子ＢＩに供給され、シリアルデータＳＤｏがシリアルデータ信号ＳＤとして、双方向バッファ２１から制御部１０に伝送される。
【００２２】
受信シフトレジスタ２２は、シリアルーパラレル変換機能を有したシフトレジスタであり、シリアルデータＳＤｉをそのままシリアル形式で取り込む。図１では、受信シフトレジスタ２２がシリアル入力端子ＳＩとクロック端子ＣＫとパラレル出力端子ＰＯとを備えた一例を示している。受信シフトレジスタ２２のクロック端子ＣＫには、クロック信号ＣＬＫが供給され、シリアル入力端子ＳＩにはシリアルデータＳＤｉが供給される。これにより、制御部１０からのクロック信号ＣＬＫとともに伝送されたシリアルデータ信号ＳＤが、受信シフトレジスタ２２に取り込まれる。受信シフトレジスタ２２が取り込んだデータは、パラレルデータＰＤｉとして、パラレル出力端子ＰＯからパラレル形式で出力される。
【００２３】
レジスタ２３は、ラッチやフリップフロップなどであり、受信シフトレジスタ２２から出力されたパラレルデータＰＤｉを、ラッチ信号ＬＴのラッチパルスにより取り込む。図１では、レジスタ２３が、パラレル入力端子ＰＩとパラレル出力端子ＰＯとストローブ端子ＳＴとを備えた一例を示している。レジスタ２３は、パラレル入力端子ＰＩに供給されたパラレルデータＰＤｉを、ストローブ端子ＳＴへのラッチパルスのタイミングで取り込み、パラレル出力端子ＰＯから出力する。レジスタ２３に取り込まれたパラレルデータＰＤｉは、シリアルデータ通信回路２０から出力データＤＯとして出力され、周辺装置１１の例えば制御用データとして用いられる。
【００２４】
レベル検出回路２４は、ラッチ信号ＬＴのラッチパルス期間におけるデータ線１３のレベルを検出する。図１では、レベル検出回路２４がデータ線１３のレベルを検出するため、シリアルデータＳＤｉのレベルを検出する構成例を示している。すなわち、レベル検出回路２４には、シリアルデータＳＤｉとラッチ信号ＬＴとが供給され、レベル検出回路２４は、ラッチ信号ＬＴからラッチパルスの期間を検出するとともに、この期間におけるシリアルデータＳＤｉのレベルを検出する。レベル検出回路２４は、この検出結果をレベル検出信号Ｃｅｎとしてカウンタ２５に通知する。なお、本実施の形態では、シリアルデータ信号ＳＤのラッチパルス期間のレベルを、シリアルデータ通信回路２０からデータ送出を行うかどうかの指示に利用している。すなわち、レベル検出信号Ｃｅｎは、双方向バッファ２１からデータ線１３へとデータ送出を行うか、あるいはデータ送出を行わないデータ非送出かを示す信号である。
【００２５】
カウンタ２５は、レベル検出回路２４が検出したレベルに基づき、クロック信号ＣＬＫの所定のクロック数をカウントする。図１では、カウンタ２５がカウント指示端子ＣＮＴとクロック端子ＣＫとカウンタ出力端子ＱＣとを備えた一例を示している。カウンタ２５のクロック端子ＣＫには、クロック信号ＣＬＫが供給され、カウント指示端子ＣＮＴにはレベル検出信号Ｃｅｎが供給される。カウンタ２５は、カウント指示端子ＣＮＴのレベルに応じて、クロック端子ＣＫに供給されるクロックのカウント動作を行う。そして、カウンタ２５の動作に応じたカウンタ出力信号が、カウンタ出力端子ＱＣから出力される。ここで、まず、レベル検出信号Ｃｅｎがデータ非送出を示すとき、カウンタ２５はカウント動作を行わず、カウンタ出力信号は出力されない。逆に、レベル検出信号Ｃｅｎがデータ送出を示すとき、カウンタ２５はカウント動作を実行し、所定のクロック数をカウントする。そして、カウンタ２５は、カウント期間中、その期間幅のカウンタ出力信号をカウンタ出力端子ＱＣから出力する。
【００２６】
また、カウンタ出力端子ＱＣは、双方向バッファ２１の制御端子ＢＣＮに接続される。すなわち、カウンタ２５からのカウンタ出力信号が、バッファ制御信号Ｂｃとして双方向バッファ２１のデータ伝送方向を制御する。ここで、カウンタ出力信号が出力されていないとき、バッファ制御信号Ｂｃによって、データ線１３から伝送されるデータ伝送方向、すなわち、入出力端子ＢＳから出力端子ＢＯへのデータ伝送方向が選択される。また、カウンタ出力信号が出力されている期間、バッファ制御信号Ｂｃによって、データ線１３へと伝送するデータ伝送方向、すなわち、入力端子ＢＩから入出力端子ＢＳへのデータ伝送方向が選択される。
【００２７】
送信シフトレジスタ２７は、パラレルーシリアル変換機能を有したシフトレジスタである。送信シフトレジスタ２７は、クロック信号ＣＬＫに従ってシフトしながら保持したデータをシリアル形式で出力する。図１では、送信シフトレジスタ２７が、パラレル入力端子ＰＩとロード端子ＬＤとクロック端子ＣＫとシリアルデータ出力端子ＳＯとを備えた一例を示している。シリアルデータ通信回路２０には、周辺装置１１内の例えば動作状態を示すデータなどが入力データＤＩとして供給されている。
【００２８】
送信シフトレジスタ２７のパラレル入力端子ＰＩには、この入力データＤＩがパラレルデータＰＤｏとして供給される。供給されたパラレルデータＰＤｏは、ロード端子ＬＤに供給されたパルス信号のタイミングで送信シフトレジスタ２７に取り込まれる。本実施の形態では、ロード端子ＬＤにレベル検出信号Ｃｅｎが供給されており、レベル検出信号Ｃｅｎのパルスのタイミングに基づき、送信シフトレジスタ２７にパラレルデータＰＤｏが取り込まれる。取り込まれたパラレルデータＰＤｏは、クロック端子ＣＫのクロック信号ＣＬＫのタイミングに従ってシフトされながら、シリアルデータ出力端子ＳＯからシリアルデータＳＤｏとしてシリアル形式で出力される。シリアルデータＳＤｏは、双方向バッファ２１の入力端子ＢＩに供給される。ここで、バッファ制御信号Ｂｃにより、双方向バッファ２１がデータ線１３へと伝送するデータ伝送方向に選択されていると、シリアルデータＳＤｏがデータ線１３を介して制御部１０に伝送される。
【００２９】
上述したように、レベル検出信号Ｃｅｎがデータ送出を示すとき、カウンタ２５のカウント期間中、双方向バッファ２１はデータ線１３へと伝送するデータ伝送方向となるように切り替えられる。一方、レベル検出信号Ｃｅｎのパルスのタイミングで入力データＤＩが送信シフトレジスタ２７に取り込まれる。そして、取り込まれた入力データＤＩがシリアルに双方向バッファ２１の入力端子ＢＩに供給される。すなわち、カウンタ２５のカウント期間を入力データＤＩのビット数に合わせることにより、入力データＤＩが双方向バッファ２１から制御部１０へと伝送されることになる。
【００３０】
シリアルデータ通信回路２０は、以上のように構成されており、制御部１０からクロック信号ＣＬＫに同期して伝送されるシリアルデータ信号ＳＤのデータをラッチ信号ＬＴのラッチパルスのタイミングでレジスタ２３に取り込む。さらに、シリアルデータ通信回路２０は、ラッチパルス期間におけるシリアルデータ信号ＳＤのレベルに応じて、周辺装置１１内の所望のデータを制御部１０へと伝送することも可能である。
【００３１】
次に、シリアルデータ通信回路２０の動作の詳細について説明する。
【００３２】
図２は、本発明の実施の形態１におけるシリアルデータ通信回路２０のシリアルデータ信号ＳＤの取り込み動作を示すタイミングチャートである。図２では、シリアルデータ信号ＳＤに含まれるシリアルの８ビットの取り込みデータｉ０〜ｉ７を取り込む一例を挙げている。図２に示すように、シリアルデータ信号ＳＤは、クロック信号ＣＬＫのクロック幅Ｔｃｋ単位でビットごとのデータを含む信号である。なお、以下、８ビットのビット数を単位に動作する一例を挙げて説明する。すなわち、受信シフトレジスタ２２および送信シフトレジスタ２７は、８ビットのシフトレジスタとして説明する。
【００３３】
図２において、制御部１０は、クロック信号ＣＬＫとともに、時刻ｔ０からｔ１までの期間に、シリアルデータ信号ＳＤとしてビットデータｉ０、ｉ１、ｉ２と順番にｉ７まで伝送する。その後、制御部１０は、時刻ｔ１からｔ２までの期間において、クロック幅Ｔｃｋに等しいパルス幅Ｔｌｐのラッチパルスを含むラッチ信号ＬＴを出力する。すなわち、時刻ｔ０からｔ１までの期間において、ビットデータｉ０〜ｉ７はシリアルデータＳＤｉとしてシリアル入力端子ＳＩから受信シフトレジスタ２２に取り込まれる。そして、時刻ｔ１において、ビットデータｉ０〜ｉ７は受信シフトレジスタ２２からパラレルデータＰＤｉとして出力される。また、時刻ｔ１から、ラッチ信号ＬＴにおいてラッチパルスが出力される。レジスタ２３は、このラッチパルスの時刻ｔ１におけるレベルの変化のタイミングで、ビットデータｉ０〜ｉ７を含むパラレルデータＰＤｉを取り込み、取り込んだデータが出力データＤＯとして出力される。なお、図２では、ラッチパルスがパルス幅Ｔｌｐ期間Ｌレベルとなるパルスであり、また、レジスタ２３がラッチパルスの立下りでデータを取り込む一例を挙げている。
【００３４】
さらに、ラッチパルスの期間、すなわち図２に示す時刻ｔ１からｔ２までの期間、制御部１０は、シリアルデータ信号ＳＤをＬレベルにしている。なお、以下、ラッチパルスの期間、シリアルデータ信号ＳＤがＬレベル場合、レベル検出回路２４はデータ非送出と判定し、Ｈレベルの場合にデータ送出と判定するとして説明する。すなわち、図２に示すシリアルデータ信号ＳＤの場合、ラッチパルスの期間はＬレベルであるので、レベル検出信号Ｃｅｎは出力されない。このため、カウンタ２５はカウント動作を実行せず、カウンタ２５からはバッファ制御信号Ｂｃが出力されない。
【００３５】
次に、シリアルデータ通信回路２０からシリアルデータ信号ＳＤを送出する場合の動作について説明する。図３は、本発明の実施の形態１におけるシリアルデータ通信回路２０のシリアルデータ信号ＳＤのデータ送出を含む場合の動作を示すタイミングチャートである。
【００３６】
図３において、時刻ｔ０からｔ１までの期間は、図２の場合と同様の動作を行う。一方、図３の場合、制御部１０は、時刻ｔ１からｔ２までのラッチパルスの期間、シリアルデータ信号ＳＤをＨレベルにしている。この場合、レベル検出回路２４は、ラッチパルスの期間のシリアルデータ信号ＳＤがＨレベルであることに基づき、図３に示すように、ラッチパルスの期間にレベル検出信号Ｃｅｎを出力する。これにより、カウンタ２５はカウント動作を実行する。ここでは、８ビットを単位として動作する一例を挙げているため、カウンタ２５は、所定のクロック数として８クロック分のクロック信号ＣＬＫをカウントする。そして、カウンタ２５は、カウント期間中、バッファ制御信号Ｂｃを出力する。図３では、時刻ｔ２からｔ３までの期間、パルス幅Ｔｂｃのバッファ制御信号Ｂｃを出力する一例を挙げている。このようなバッファ制御信号Ｂｃが、双方向バッファ２１に供給される。双方向バッファ２１は、バッファ制御信号Ｂｃに従って、時刻ｔ２からｔ３までの期間、データ伝送方向を、入力端子ＢＩから入出力端子ＢＳへとなるように切り替える。一方、入力端子ＢＩには、送信シフトレジスタ２７からシリアルデータＳＤｏが供給されるため、シリアルデータＳＤｏは、シリアルデータ信号ＳＤとしてデータ線１３に送出され、データ線１３を介して制御部１０へと伝送される。図３では、時刻ｔ２からｔ３までの期間において、ビットデータｏ０〜ｏ７までのシリアルデータＳＤｏが伝送される一例を示している。
【００３７】
このように本実施の形態のシリアルデータ通信システムは、クロック信号ＣＬＫを伝送するクロック線１２と、クロック信号ＣＬＫに同期したシリアルデータ信号ＳＤを伝送するデータ線１３と、ラッチパルスを含むラッチ信号ＬＴを伝送するラッチ線１４との信号線を用いて、一方の回路である制御部１０と他方の回路であるシリアルデータ通信回路２０との間を通信するシリアルデータ通信方法に基づきデータ通信を行うシステムである。そして、本シリアルデータ通信方法では、さらに、制御部１０が、クロック信号ＣＬＫとシリアルデータ信号ＳＤとラッチ信号ＬＴとを送出し、シリアルデータ通信回路２０が、シリアルデータ信号ＳＤのデータを、ラッチパルスにより取り込むとともに、ラッチパルス期間のデータ線１３のレベルに基づいて、ラッチパルスのタイミングを基準として所定の期間だけ、シリアルデータ信号を送出する。
【００３８】
また、本実施の形態のシリアルデータ通信回路２０は、データ線１３から伝送されるデータ伝送方向と、データ線１３へと伝送するデータ伝送方向とに切り替えて、データ線１３に接続する双方向バッファ２１と、双方向バッファ２１を介して供給されるシリアルデータ信号ＳＤのデータを、ラッチパルスにより取り込むレジスタ２３と、ラッチパルス期間のデータ線１３のレベルを検出するレベル検出回路２４とを備える。そして、双方向バッファ２１は、レベル検出回路２４の検出結果に基づいて、ラッチパルスのタイミングを基準として所定の期間だけ、データ線１３へと伝送するデータ伝送方向に切り替える構成である。
【００３９】
このため、本実施の形態によれば、制御部１０とシリアルデータ通信回路２０との双方向の通信が可能であるとともに、ラッチパルスを利用して、例えば緊急停止信号のような制御信号を容易に生成することができる。
【００４０】
（実施の形態２）
図４は、本発明の実施の形態２におけるシリアルデータ通信回路４０を含むシリアルデータ通信システムのブロック図である。また、図５は、本発明の実施の形態２におけるシリアルデータ通信回路４０のタイミングチャートである。実施の形態１との比較において、本実施の形態のシリアルデータ通信回路４０は、制御部１０から伝送されたシリアルデータを取り込むとともに、取り込んだシリアルデータを制御部１０へと伝送する構成としている。すなわち、シリアルデータ通信回路４０は、伝送されたデータをエコーバックする構成である。なお、実施の形態１と同じ構成要素については同一の符号を付しており、詳細な説明は省略する。
【００４１】
図４に示すように、シリアルデータ通信回路４０は、制御部１０によって例えば制御される周辺装置４１に配置されている。また、制御部１０から伝送されたシリアルデータ信号ＳＤは、実施の形態１と同様の動作によってレジスタ２３に取り込まれる。一方、本実施の形態では、レジスタ２３の出力端子ＰＯから出力されるパラレルデータＰＤｏが出力データＤＯとして出力されるとともに、送信シフトレジスタ２７の入力端子ＰＩに供給される。
【００４２】
さらに、本実施の形態では、制御部１０が図５に示すように、時刻ｔ１からｔ２までのラッチパルスの期間、シリアルデータＳＤｉのレベルを、データ送出を示すＨレベルとしている。
【００４３】
本実施の形態では、シリアルデータ通信システムをこのような構成としたことを特徴としている。
【００４４】
次に、このように構成されたシリアルデータ通信システムにおけるシリアルデータ通信回路４０の動作について説明する。
【００４５】
図５において、時刻ｔ０からｔ１までの期間、シリアルデータ信号ＳＤに含まれるビットデータｄ０〜ｄ７は、レジスタ２３に取り込まれる。取り込まれたビットデータｄ０〜ｄ７は送信シフトレジスタ２７に供給され、送信シフトレジスタ２７からシリアルデータＳＤｏとして双方向バッファ２１の入力端子ＢＩに供給される。
【００４６】
一方、レベル検出回路２４は、ラッチパルスの期間のシリアルデータ信号ＳＤがＨレベルであることに基づき、ラッチパルスの期間にレベル検出信号Ｃｅｎを出力する。これにより、カウンタ２５はカウント動作を実行する。そして、カウンタ２５は、カウント期間である時刻ｔ２からｔ３までの間、パルス幅Ｔｂｃのバッファ制御信号Ｂｃを双方向バッファ２１に出力する。双方向バッファ２１は、バッファ制御信号Ｂｃに従って、時刻ｔ２からｔ３までの期間、データ伝送方向を、入力端子ＢＩから入出力端子ＢＳへとなるように切り替える。
【００４７】
すなわち、時刻ｔ２おいて、双方向バッファ２１は入力端子ＢＩから入出力端子ＢＳへとデータ伝送するように切り替えるとともに、入力端子ＢＩにはシリアルデータＳＤｏのビットデータｄ０が供給される。このビットデータｄ０がまずシリアルデータ信号ＳＤとしてデータ線１３に送出される。同様にして、時刻ｔ２からｔ３までの期間、ビットデータｄ０〜ｄ７がシリアルデータ信号ＳＤとして、データ線１３を介し制御部１０に伝送される。
【００４８】
制御部１０は、例えば、送出したデータと受け取ったデータとを比較し、一致すればシリアルデータ通信回路４０に正しくデータを送出できたと判定する。
【００４９】
このように本実施の形態のシリアルデータ通信システムは、シリアルデータ通信回路４０が、取り込んだデータを、所定の期間に送出するシリアルデータ通信方法に基づきデータ通信を行うシステムである。
【００５０】
また、本実施の形態のシリアルデータ通信回路４０は、受信シフトレジスタ２２からレジスタ２３に取り込んだデータを、送信シフトレジスタ２７が取り込む。送信シフトレジスタ２７は、取り込んだデータをシリアルに双方向バッファ２１に出力する。そして、双方向バッファ２１からは、受信シフトレジスタ２２に取り込んだシリアルデータが、カウンタ２５のカウント期間中、シリアルデータ信号ＳＤとして、データ線１３に伝送される構成である。
【００５１】
この構成により、例えば相手側から受け取った受信結果を、この送出データとして相手側に通知できる。したがって、本実施の形態によれば、通信品質の劣化を抑制し、通信品質を高めることができる。
【００５２】
（実施の形態３）
図６は、本発明の実施の形態３におけるシリアルデータ通信回路６０を含むシリアルデータ通信システムのブロック図である。また、図７は、本発明の実施の形態３におけるシリアルデータ通信回路６０のタイミングチャートである。実施の形態２との比較において、本実施の形態のシリアルデータ通信回路６０は、さらに、パルス幅検出回路６３を備えた構成としている。なお、実施の形態２と同じ構成要素については同一の符号を付しており、詳細な説明は省略する。
【００５３】
図６に示すように、シリアルデータ通信回路６０は、制御部１０によって例えば制御される周辺装置６１に配置されている。さらに、シリアルデータ通信回路６０は、パルス幅検出回路６３を備えている。
【００５４】
パルス幅検出回路６３には、クロック信号ＣＬＫとラッチ信号ＬＴとが供給される。パルス幅検出回路６３は、ラッチ信号ＬＴにおけるラッチパルス幅期間中のクロック数を検出する。パルス幅検出回路６３は、検出したクロック数が２つ以上のとき、パルス幅検出信号Ｄｐを出力する。本実施の形態では、パルス幅検出信号Ｄｐを緊急停止信号Ｓｔｐとして利用した一例を挙げて説明する。
【００５５】
図７に示すように、シリアルデータ通信回路６０は、時刻ｔ０からｔ５までの期間においては、実施の形態２と同様の動作を行う。ところが、ラッチ信号ＬＴにおいて、図７に示すように、時刻ｔ５からｔ６までの期間、２クロック分のパルス幅Ｔｄｐのラッチパルスが供給されると、パルス幅検出回路６３は、パルス幅検出信号Ｄｐを出力し、パルス幅検出信号Ｄｐが緊急停止信号Ｓｔｐとして周辺装置６１内で利用される。図７では、時刻ｔ６からｔ７の期間において、このような緊急停止信号Ｓｔｐが出力される一例を示している。
【００５６】
図８は、シリアルデータ通信回路６０を備えたモータ駆動装置７１の一例を示すブロック図である。
【００５７】
図８に示す周辺装置６１は、モータ７０とモータ７０を駆動制御する本発明のモータ駆動装置７１とを備えている。モータ駆動装置７１は、モータ７０の速度を制御するために、速度制御部７２とパワー部７４と保護部７５とシリアルデータ通信回路６０とを備えている。
【００５８】
制御部１０からシリアルデータ通信回路６０には、モータ７０を制御するためのデータが伝送される。ここでは、モータ７０の速度を指令するための速度指令データが、シリアルデータ信号ＳＤとして伝送される一例を挙げて説明する。シリアルデータ通信回路６０は、上述した動作によってレジスタ２３に速度指令データを取り込む。この速度指令データは、出力データＤＯとして速度制御部７２に供給される。また、速度制御部７２には、モータ７０の速度を検出する速度検出器７６からの速度検出信号が供給されている。速度制御部７２は、速度検出信号による速度と速度指令データによる速度との偏差量を求め、この偏差量に応じた駆動信号Ｄｒｖを生成する。パワー部７４は、駆動信号Ｄｒｖに応じた駆動電力を生成し、この電力をモータ７０に供給する。これによって、モータ７０は、制御部１０からの速度指令データに応じた速度で回転する。
【００５９】
また、周辺装置６１のモータ駆動装置７１は、モータ７０の例えば異常な動作から保護する保護部７５を備えている。本実施の形態では、シリアルデータ通信回路６０から出力される緊急停止信号Ｓｔｐが保護部７５に通知される。保護部７５は、緊急停止信号Ｓｔｐが緊急停止を示していると判定すると、駆動電力の出力を停止するようにパワー部７４を制御する。これによって、モータ７０の回転が停止する。特に、上述したように、ラッチ信号ＬＴに所定のクロック幅のパルスを挿入することで緊急停止信号Ｓｔｐとすることができる。すなわち、シリアルデータ信号ＳＤとして緊急停止を示すデータを伝送するような構成と比較して、本実施の形態ではラッチ信号ＬＴに所定のパルスを挿入すればよいため、容易かつ即座に緊急停止を通知することができる。
【００６０】
このように本実施の形態のシリアルデータ通信システムは、シリアルデータ通信回路６０が、ラッチパルスのパルス幅が所定のパルス幅を超えたかどうかを検出し、この検出に基づき、パルス幅が所定のパルス幅を超えたことを示す信号を出力するシリアルデータ通信方法に基づきデータ通信を行うシステムである。
【００６１】
また、本実施の形態のシリアルデータ通信回路６０は、ラッチパルスのパルス幅が所定のパルス幅を超えたかどうかを検出するパルス幅検出回路６３を備え、パルス幅検出回路６３が、パルス幅が所定のパルス幅を超えたことを示す信号を出力する構成である。
【００６２】
また、本実施の形態のモータ駆動装置７１は、シリアルデータ通信回路６０を備えた構成である。
【００６３】
この構成により、周辺装置を緊急停止するように制御しようとする場合、即座に停止させることができる。すなわち、双方向の通信が可能であるため、例えば相手側から受け取った受信結果を、この送出データとして相手側に通知し、これによって、通信エラーなどを抑制し、通信品質を高めることができる。さらに、ラッチパルスを利用して、例えば緊急停止信号のような制御信号を容易に生成することができる。また、ラッチパルスから生成した制御信号は、受け取ったデータから生成した制御信号ではないため、応答性よい制御信号を得ることができる。
【００６４】
なお、以上の説明では、パルス幅検出回路６３は、ラッチ信号ＬＴにおけるパルス幅がクロック数２つ以上で、パルス幅検出信号Ｄｐを出力するとして説明したが、３つ以上、４つ以上など、通常のパルス幅Ｔｌｐのラッチパルスと区分して検出できるパルスであればよい。
【００６５】
また、クロック数２つ以上を検出するパルス幅検出回路、クロック数３つ以上を検出するパルス幅検出回路などと、異なったパルス幅を検出するパルス幅検出回路を複数設けることにより、緊急停止のような１つの制御のみでなく、それぞれのパルス幅検出信号を利用して複数の制御を行うこともできる。
【００６６】
また、モータ駆動装置として、本実施の形態のような緊急停止を設けない場合、実施の形態１のシリアルデータ通信回路２０や実施の形態２のシリアルデータ通信回路４０を備えた構成としてもよい。
【００６７】
以上説明したように、本発明のシリアルデータ通信回路は、データ線から伝送されるデータ伝送方向と、データ線へと伝送するデータ伝送方向とに切り替えて、データ線に接続する双方向バッファと、双方向バッファを介して供給されるシリアルデータ信号のデータを、ラッチパルスにより取り込むレジスタと、ラッチパルス期間のデータ線のレベルを検出するレベル検出回路とを備える。そして、双方向バッファは、レベル検出回路の検出結果に基づき、ラッチパルスのタイミングを基準にして所定の期間だけ、データ線へと伝送するデータ伝送方向に切り替える構成である。
【００６８】
また、本発明のモータ駆動装置は、本発明のシリアルデータ通信回路を備える。
【００６９】
また、本発明のシリアルデータ通信方法は、一方の回路がクロック信号とシリアルデータ信号とラッチ信号とを送出する。そして、他方の回路が、シリアルデータ信号のデータを、ラッチパルスにより取り込むとともに、ラッチパルス期間のデータ線のレベルに基づいて、ラッチパルスのタイミングを基準にして所定の期間だけ、シリアルデータ信号を送出する。
【００７０】
このような構成とすることにより、双方向の通信が可能であり、双方向通信を利用して高品質な通信を実現できる。これとともに、ラッチ信号に含まれるパルスのパルス幅を利用して、例えば緊急停止のような機能も容易に盛り込むことができる。したがって、本発明によれば、通信品質の劣化を抑制できるとともに、機器内の制御のような用途に適したシリアルデータ通信回路、およびシリアルデータ通信方法を提供することができる。
【産業上の利用可能性】
【００７１】
本発明のシリアルデータ通信回路は、通信品質の劣化を抑制できるとともに、機器内の制御のような用途に適しているため、例えば、モータを備えた家電製品や電装品、このようなモータの駆動装置や駆動回路、その他高速対応が要求される機器、装置や回路に有用である。
【符号の説明】
【００７２】
１０    制御部
１１，４１，６１    周辺装置
１２    クロック線
１３    データ線
１４    ラッチ線
２０，４０，６０    シリアルデータ通信回路
２１    双方向バッファ
２２    受信シフトレジスタ
２３    レジスタ
２４    レベル検出回路
２５    カウンタ
２７    送信シフトレジスタ
６３    パルス幅検出回路
７０    モータ
７１    モータ駆動装置
７２    速度制御部
７４    パワー部
７５    保護部
７６    速度検出器
【図１】
2011205491.tif 000003
【図２】
2011205491.tif 000004
【図３】
2011205491.tif 000005
【図４】
2011205491.tif 000006
【図５】
2011205491.tif 000007
【図６】
2011205491.tif 000008
【図７】
2011205491.tif 000009
【図８】
2011205491.tif 000010