(57)【要約】【課題】基板間の接合界面の間隙の発生を低減することができる半導体装置を得ること。【解決手段】半導体基板と、半導体基板の一方の面に形成された活性層と、活性層上に形成され、前記活性層に接しない面側で凸部となる配線を有する配線層と、配線層上に、前記配線の上部以外の領域が凹部となるよう形成された絶縁層と、絶縁層の凹部上に設けられた埋込み層と、絶縁層および前記埋込み層上に設けられた接合層と、半導体基板の前記一方の面に対向するように前記接合層と接合された基板と、を備える。【選択図】図１
2011258740.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の一方の面に形成された活性層と、
前記活性層上に形成され、前記活性層に接しない面側で凸部となる配線を有する配線層と、
前記配線層上に、前記配線の上部以外の領域が凹部となるよう形成された絶縁層と、
前記絶縁層の凹部上に設けられた埋込み層と、
前記絶縁層および前記埋込み層上に設けられた接合層と、
前記半導体基板の前記一方の面に対向するように前記接合層と接合された基板と、
を備えることを特徴とする半導体装置。
【請求項２】
前記埋込み層を金属材料により形成する、
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記絶縁層と前記埋込み層との間にシリコン窒化物により形成されたストッパ層、
をさらに備え、
前記埋込み層を、シリコン酸化物を含む材料で形成する、
ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
裏面照射側イメージセンサとしての機能を有する半導体装置を備えるカメラモジュールであって、
前記半導体装置は、
半導体基板と、
前記半導体基板の一方の面に受光部を含むよう形成された活性層と、
前記活性層上に形成され、前記活性層に接しない面側で凸部となる配線を有する配線層と、
前記配線層上に、前記配線の上部以外の領域が凹部となるよう形成された絶縁層と、
前記絶縁層の凹部上に設けられた埋込み層と、
前記絶縁層および前記埋込み層上に設けられた接合層と、
前記半導体基板の前記一方の面に対向するように前記接合層と接合された支持基板と、
を備えることを特徴とするカメラモジュール。
【請求項５】
半導体基板の一方の面に活性層を形成する第１の工程と、
前記活性層上に形成され、前記活性層に接しない面側で凸部となる配線を有する配線層を構成する第２の工程と、
前記配線層上に、前記配線の上部以外の領域が凹部となるよう絶縁層を形成する第３の工程と、
前記絶縁層上に埋込み層を形成する第４の工程と、
前記絶縁層の凹部以外の領域の前記埋込み層を除去する第５の工程と、
前記絶縁層および前記埋込み層上に接合層を設ける第６の工程と、
前記半導体基板の前記一方の面に対向するように前記接合層と基板を接合する第７の工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、カメラモジュールおよび半導体装置の製造方法に関する。
【背景技術】
【０００２】
表面照射型イメージセンサに対して、フォトダイオードの受光面を半導体基板の裏面に設けた裏面照射型イメージセンサが考案されている。裏面照射型イメージセンサでは、受光面に配線や余計な膜を形成する必要が無いため、表面照射型イメージセンサよりも高い感度を得ることができる。この際、裏面に入射した光を効率良くフォトダイオードに収集するため、半導体基板の薄型化が必要になる。受光面で発生した電荷が拡散してフォトダイオードに収集されるまでに解像度が損なわれないように、半導体基板の厚さは、例えば可視光を入射する場合は２０μｍより薄くする必要がある。
【０００３】
このような裏面照射型イメージセンサは、例えば以下の方法で形成される。まず、表面にフォトダイオードや集積回路が形成された半導体基板が準備される。そして、半導体基板の表面側にほぼ同径の支持基板を接合させる。この支持基板は、半導体基板の裏面側からフォトダイオード近傍まで薄化し受光面を形成する際の補強体として機能する。次に、受光面上に反射防止膜、カラーフィルターおよび集光用マイクロレンズ等を設ける。
【０００４】
さらに半導体基板に形成された集積回路と電気接続された電極部を半導体基板の裏面に形成したあと、半導体基板と支持基板の接合体はダイシングブレードにより切削・分割される。分割されたチップは、セラミックパッケージなどに接着され、ワイヤーボンディングによりチップの電極部とセラミックパッケージに形成された配線とを電気接続する。このようにして、裏面から照射される光や電子等のエネルギー線を受光しフォトダイオードに収集する、いわゆる裏面照射型イメージセンサとしての機能を有する半導体装置が形成される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−０１３０８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記の半導体装置では、半導体基板の裏面から、表面のフォトダイオードが形成されている層に向かって薄化が行なわれる。この際、途中までは機械研削や化学機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）により薄化されるが、より効率よくエネルギー線をフォトダイオードに収集するためには半導体基板は、できる限り薄くすることが望ましい。
【０００７】
ところが、半導体基板を薄くすることで、半導体基板の表面への集積回路（金属配線や絶縁膜で構成される）を形成した際の残留応力が半導体基板と支持基板の接合面側に集中する。したがって、半導体基板と支持基板の接合は、残留応力の影響を少なくするような接合方法により行なわれることが望ましい。また、半導体基板の裏面に電極を形成する際に高温プロセスを必要とするため、半導体基板と支持基板の接合方法は、有機材料を介さない方法が望ましい。以上のことから、半導体基板と支持基板の接合方式としては、直接、半導体基板の表面部（絶縁膜）と支持基板の表面部（絶縁膜や例えばシリコン）同士とを無機接続する直接接合方式を用いることが望ましい。
【０００８】
また、表面にフォトダイオードや集積回路が形成された半導体基板を準備した際に、ウェハ内のチップの電気的な性能を確認するため、プローバーによる電気テストが行われることが望ましい。そのため、表面に形成される集積回路の最上層の配線はアルミニウム（Ａｌ）やその合金（Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ）で構成されることが望ましい。
【０００９】
しかしながら、Ａｌ配線パターンは凸形状で形成されているため、支持ウェハの貼合前の絶縁膜を厚く付け、ＣＭＰにより平坦化しても、Ａｌ配線による凹凸が消えず接合界面で隙間（未接合部）となって残ってしまう。特に、直接接合方式では、凹凸が存在すると未接合部が形成される可能性が高くなる。未接合部が形成されると、半導体基板を薄化する際に、半導体基板と支持基板の分離や、半導体基板の破断などが生じ、半導体装置生成の歩留まりが低下する可能性がある。また、分離や破断がない場合にも、未接合部が存在すると薄い半導体基板が変形し、受光面が歪み撮像特性が劣化する可能性がある。
【課題を解決するための手段】
【００１０】
本実施の形態の半導体装置は、半導体基板と、半導体基板の一方の面に形成された活性層と、活性層上に形成され、前記活性層に接しない面側で凸部となる配線を有する配線層と、を備えている。また、本実施の形態の半導体装置は、配線層上に絶縁層が形成され、この絶縁層は前記配線の上部以外の領域が凹部となるよう形成されている。また、本実施の形態の半導体装置は、絶縁層の凹部上に埋込み層が設けられ、絶縁層および埋込み層上に接合層が設けられている。そして、本実施の形態の半導体装置は、前記半導体基板の前記一方の面に対向するように前記接合層と接合された基板、を備える。
【図面の簡単な説明】
【００１１】
【図１】図１は、第１の実施の形態にかかる半導体装置の断面の一例を示す概略図である。
【図２−１】図２−１は、第１の実施の形態の半導体装置の製造工程の一例を示す図である。
【図２−２】図２−２は、第１の実施の形態の半導体装置の製造工程の一例を示す図である。
【図２−３】図２−３は、第１の実施の形態の半導体装置の製造工程の一例を示す図である。
【図２−４】図２−４は、第１の実施の形態の半導体装置の製造工程の一例を示す図である。
【図３】図３は、第２の実施の形態にかかる半導体装置の断面の一例を示す概略図である。
【図４−１】図４−１は、第２の実施の形態の半導体装置の製造工程の一例を示す図である。
【図４−２】図４−２は、第２の実施の形態の半導体装置の製造工程の一例を示す図である。
【図４−３】図４−３は、第２の実施の形態の半導体装置の製造工程の一例を示す図である。
【図４−４】図４−４は、第２の実施の形態の半導体装置の製造工程の一例を示す図である。
【図５】図５は、第３の実施の形態にかかるカメラモジュールの断面の一例を示す概略図である。
【図６】図６は、第４の実施の形態にかかるカメラモジュールの断面の一例を示す概略図である。
【発明を実施するための形態】
【００１２】
（第１の実施の形態）
図１は、第１の実施の形態にかかる半導体装置１の断面の一例を示す概略図である。本実施の形態の半導体装置１は、裏面から受光した光を表面側に形成されたフォトダイオードにより検出するいわゆる裏面照射型イメージセンサとして構成される。
【００１３】
図１に示すように、本実施の形態の半導体装置１は、フォトダイオード４やトランジスタ（図示を省略する）が形成された活性層３を備える。活性層３は、フォトダイオード４やトランジスタ（図示を省略する）が形成された半導体基板である。活性層３の第１の面側（半導体基板の表側）には、多層配線層（配線層）５が形成されており、多層配線層５の最上層（図１では多層配線層５の最下部）には配線６が形成されている。配線６は、絶縁層７で覆われている。絶縁層７の上（図１では絶縁層７の下）には、接合層９が形成されており、接合層９を介して絶縁層７と支持基板１０が接合されている。また、絶縁層７と接合層９の間には、一部の領域に埋込み層８が形成されている。
【００１４】
活性層３の第２の面側（半導体基板の裏側）には、光や電子等のエネルギー線を受光しフォトダイオード４に収集する受光面１１が形成され、またさらにカラーフィルター１４を含むカラーフィルター層１５が形成されている。カラーフィルター層１５の上部（第２の面側）には、マイクロレンズ１６が形成されている。また、図１の右側の上部には活性層３および多層配線層５を貫通する開口１２が設けられており、開口１２の下部には電極１３が形成されている。
【００１５】
図２−１〜図２−４は、本実施の形態の半導体装置１の製造工程の一例を示す図である。図２−１〜図２−４では、各工程での半導体装置１の断面の概略を示している。なお、図中同一符号で示した部分は、同一または相当部分を示す。以下、図２−１〜図２−４を用いて本実施の形態の半導体装置１の製造工程を説明する。
【００１６】
まず、図２−１（ａ）に示す第１の工程では、フォトダイオード４やトランジスタ（図示を省略する）が形成された活性層３を第１の面側に備える半導体基板２を準備する。半導体基板２としては、どのような材質の基板を用いてもよいが、例えばシリコン基板等を用いることができる。
【００１７】
図２−１（ｂ）に示す第２の工程では、活性層３上に金属材料や絶縁材料等で構成される多層配線層５を所定のパターンのマスク（図示は省略されている）を用いてスパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、蒸着法やめっき法等により形成する。
【００１８】
多層配線層５を構成する金属材料としては、例えば高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ等）などを、単一または複数層積み重なった状態で用いることができる。また、多層配線層５を構成する絶縁材料は、例えばＣＶＤ法、スピンコート法やスプレーコート法により形成される。多層配線層５を構成する絶縁材料としては、例えばシリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮx）、ＳｉＯＦ（Ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ  ＳｉＯ２）膜、ポーラスＳｉＯＣ（Ｃａｒｂｏｎ−ｄｏｐｅｄ  ＳｉＯ２）膜、ポリイミド膜、ＢＣＢ（ベンゾシクロブテン）膜、エポキシ樹脂膜等を、単一または複数層積み重なった状態で用いることができる。なお、図２−１では多層配線層５が２層である例を示しているが、３層以上に形成されていても良い。
【００１９】
また、多層配線層５の上には多層配線層５と電気的に接続された配線６を形成する。配線６は、例えば高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ等）を、単一または複数層に積み重ねることにより形成する。配線６は、多層配線層５上の一部の領域に凸状の形状に形成される。
【００２０】
図２−１（ｃ）に示す第３の工程では、多層配線層５および配線６上に、ＣＶＤ法、スピンコート法やスプレーコート法により絶縁層７を形成する。絶縁層７は、例えばシリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮx）、シリコン酸窒化膜（ＳｉＯＮ）、ＳｉＯＦ（Ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ  ＳｉＯ２）膜、ポーラスＳｉＯＣ（Ｃａｒｂｏｎ−ｄｏｐｅｄ  ＳｉＯ２）膜、ポリイミド膜、ＢＣＢ（ベンゾシクロブテン）膜、エポキシ樹脂膜等を、単一または複数層に積み重ねることにより形成する。このとき、絶縁層７の表面は、配線６上で凸部、それ以外で凹部となる。
【００２１】
図２−２（ｄ）に示す第４の工程では、絶縁層７上に埋込み層８を形成する。この際、埋込み層８は、絶縁層７上の凹部および凸部の上に形成される。埋込み層８は、例えば高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ等）を、単一または複数層に積み重ねた状態で形成される。
【００２２】
つぎに、図２−２（ｅ）に示す第５の工程では、絶縁膜７上に形成された埋込み層８を、絶縁層７に接しない露出している側から化学機械研磨により薄化する。このとき埋込み層８を金属材料とすると、絶縁層７とのＣＭＰレートの選択比が高くなり、埋込み層８を絶縁層７の凹部のみ残るように除去する（絶縁層７の凸部上の埋込み層８を除去する）ことができる。
【００２３】
絶縁層７の表面が凸部と凹部を有する形状である（平坦でない）場合、支持基板１０等の他の基板と接合すると、未接合部が形成される可能性がある。未接合部があると、半導体基板を薄化する際に、半導体基板と他の基板の分離や、薄い半導体基板の破断などが生じる可能性がある。したがって、本実施の形態では、埋込み層８を用いて絶縁層７の表面を平坦化している。
【００２４】
つぎに、図２−３（ｆ）に示す第６の工程では、絶縁層７および埋込み層８上にＣＶＤ法、スピンコート法やスプレーコート法等により接合層９を形成する。接合層９は例えばシリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮx）、ＳｉＯＦ（Ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ  ＳｉＯ２）膜、ポーラスＳｉＯＣ（Ｃａｒｂｏｎ−ｄｏｐｅｄ  ＳｉＯ２）膜、ポリイミド膜、ＢＣＢ（ベンゾシクロブテン）膜、エポキシ樹脂膜等が単一もしくは複数層積み重なった状態で構成される。また、接合層９の表面は必要に応じて、化学機械研磨等で平坦化される。
【００２５】
図２−３（ｇ）に示す第７の工程では、接合層９上に半導体基板２とほぼ同じ大きさの支持基板１０を貼合わせる。この際、接合層９と支持基板１０の表面を直接貼合わせても良い。また、金（Ａｕ）、銅（Ｃｕ）、錫（Ｓｎ）やその合金等の金属膜同士（図示は省略されている）を介して貼合わせても良い。支持基板１０は、どのような材質で構成されていてもよいが、例えばシリコン（Ｓｉ）、ガリウムヒ素（ＧａＡｓ）、ホウ珪酸ガラス、石英ガラス、ソーダ石灰ガラス、エポキシ樹脂、ポリイミド樹脂等で構成される。
【００２６】
なお、接合層９と支持基板１０の表面を直接接合する場合、接合層９の表面や支持基板１０の表面の洗浄工程（図示せず）により、表面のカーボンなどの有機物やＣｕやＡｌなどの金属汚染物が除去される。洗浄工程は、例えば、アセトンやアルコール、オゾン水（Ｏ３）などの有機洗浄や、フッ酸（ＨＦ）、希フッ酸（ＤＨＦ）、硫酸過酸化水素水、アンモニア過酸化水素水、塩酸化酸化水素水などの酸アルカリ洗浄などのウェットプロセスでも良い。また、水素、窒素、酸素、一酸化二窒素（Ｎ２Ｏ）、アルゴン、ヘリウムなどの単一ガスまたは複数ガスで励起されるプラズマ処理などのドライプロセスでも良い。洗浄工程はウェットプロセスとドライプロセスの組合せでも良く、接合層９と支持基板１０の表面の両面が処理されることが好適であるが、いずれか片方のみ処理されても良い。
【００２７】
図２−４（ｈ）に示す第８の工程では、半導体基板２を第２の面（裏面）から、機械研削、化学機械研磨、ウェットエッチング、ドライエッチング法により薄化し、薄化後に活性層３のフォトダイオード４の上部に受光面１１を形成する。この際、半導体基板２は、受光面１１に照射される光や電子等のエネルギー線を第１の面側の活性層３中に形成されたフォトダイオード４で収集できる厚さまで薄化される。例えば可視光を収集する場合、２０μｍ以下の厚さまで薄化されることが望ましい。
【００２８】
図２−４（ｉ）に示す第９の工程では、半導体基板２の第２の面側から活性層３および多層配線５を貫通するように、開口１２を設ける。開口１２は、例えば、所定のパターンのマスクを用いて（図示は省略されている）、プラズマエッチング法により形成される。これにより、開口１２の下部では配線６の一部が露出し、露出した部分が電極１３として形成される。活性層３を除去するプラズマエッチングでは、例えば活性層３がシリコン（Ｓｉ）で形成されている場合はＳＦ６、Ｏ２、Ａｒの混合ガスを用いることができる。また、多層配線層５を除去するプラズマエッチングでは、例えば多層配線層５がＳｉＯ２膜やＳｉＮｘ膜での場合はＣ５Ｆ８、Ｏ２、Ａｒの混合ガスを用いることができる。
【００２９】
また、開口１２の側壁に、ＣＶＤ法、スピンコート法やスプレーコート法等により絶縁膜（図示は省略されている）が形成しても良い。開口１２の側壁の絶縁膜は、例えばシリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮx）、ＳｉＯＦ（Ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ  ＳｉＯ２）膜、ポーラスＳｉＯＣ（Ｃａｒｂｏｎ−ｄｏｐｅｄ  ＳｉＯ２）膜、ポリイミド膜、ＢＣＢ（ベンゾシクロブテン）膜、エポキシ樹脂膜等を用いることができる。
【００３０】
以上の第１の工程〜第９の工程の後、半導体基板２の第２の面（活性層３の多層配線層５に接する面と反対の面）側にカラーフィルター層１５およびマイクロレンズ１６が形成され、図１に示す半導体装置が得られる。なお、ここでは、カラーフィルター１４やマイクロレンズ１６が形成される前に開口１２を設けるようにしたが、これに限らず、開口１２は、カラーフィルター１４やマイクロレンズ１６が形成された後に設けられても良い。
【００３１】
このように、本実施の形態では、半導体基板２の第１の面側の活性層３上に多層配線層５と配線６を形成し、多層配線層５および配線６上に絶縁層７を形成した後に、絶縁層７上に埋込み層８を形成する。そして、絶縁層７の凹部以外の埋込み層８を除去した後に、絶縁層７および埋込み層８上に接合層９を設け、半導体基板２の第１の面に対向するように接合層９と支持基板１０を接合し、半導体基板２の第２の面側から半導体基板２を薄化するようにした。そのため、支持基板１０との接合界面に隙間が生じることが無くなり、活性層３や多層配線５や配線６の破断を防ぐことができ歩留まりが向上する。また、支持基板１０との接合界面に隙間が生じることが無くなるため、受光面１１の反り・歪みが低減され撮像特性が向上する。
【００３２】
さらに上記の基本的な効果に加えて、埋込み層８が金属材料で構成されることで、凹部以外の埋込み層８の除去を化学機械研磨で行った際に、絶縁層７と埋込み層８が高選択比となり、絶縁層７で研磨ストップできるため、絶縁層７を平坦化する場合に比べ張り合わせ前の表面の平坦化が容易となる。埋込み層８を設けない場合には、絶縁層７をできるだけ平坦化する必要があり、絶縁層７の材質を平坦化しやすい材質とする必要があるが、本実施の形態では、埋込み層８を設けることにより平坦化を実施するため絶縁層７自体が平坦化しやすい材質である必要はない。そのため、絶縁層７の材質の選択肢が広がり、製造工程が容易となる。
【００３３】
なお、本実施の形態では、半導体装置１として裏面照射型イメージセンサを例に説明したが、本実施の形態で述べた埋込み層８を用いた平坦化は、裏面照射型イメージセンサ以外でも表面の平坦化を要求される半導体装置に適用することができる。例えば、デバイスウェハを積層する場合に、積層するウェハの表面を本実施の形態で述べた埋込み層８を用いた平坦化を行なうと、ウェハ間の接合界面に間隙が生じることが無くなり、ウェハの分離や破断等を防ぐことができる。
【００３４】
また、本実施の形態では、配線６によって絶縁層７に生じる凹部を埋込み層８により埋めることにより絶縁層７の表面を平坦化したが、配線６以外の原因で絶縁層７に生じる表面の凹部を埋込み層８により埋めることにより絶縁層７の表面を平坦化するようにしてもよい。
【００３５】
（第２の実施の形態）
図３は、第２の実施の形態にかかる半導体装置２１の断面の一例を示す概略図である。本実施の形態の半導体装置２１は、裏面から受光した光を表面側に形成されたフォトダイオードにより検出するいわゆる裏面照射型イメージセンサとして構成される。
【００３６】
本実施の形態の半導体装置２１の構成は、第１の実施の形態の半導体装置２１にストッパ層２２を追加する以外は第１の実施の形態の半導体装置１の構成と同様である。図３に示すように、本実施の形態の半導体装置２１は、埋込み層８と絶縁層７との間、および絶縁層７の凸部と接合層９との間に、ストッパ層２２が形成されている。第１の実施の形態と同様の機能を有する構成要素は、第１の実施の形態と同一の符号を付して説明を省略する。以下、第１の実施の形態と異なる部分を説明する。
【００３７】
図４−１〜４−４は、本実施の形態の半導体装置２１の製造工程の一例を示す図である。図４−１〜４−４では、各工程での半導体装置２１の断面の概略を示している。なお、図中同一符号で示した部分は、同一または相当部分を示す。以下、図４−１〜４−４を用いて本実施の形態の半導体装置２１の製造工程を説明する。
【００３８】
図４−１（ａ）に示した第１の工程，図４−１（ｂ）に示した第２の実施の工程は、それぞれ第１の実施の形態の第１の工程，第２の工程と同様である。
【００３９】
第２の工程の後、図４−１（ｃ）に示すように第３の工程として、まず第１の実施の形態と同様に、多層配線層５および配線６上に、ＣＶＤ法、スピンコート法やスプレーコート法により絶縁層７を形成する。その後、絶縁層７上にストッパ層２２を形成する。絶縁層７としては、第１の実施の形態と同様の材質を用いることができるが、絶縁層７はストッパ層と異なる材質を用いる。例えばストッパ層２２をシリコン窒化膜（ＳｉＮx）として形成する場合には、絶縁層７は、シリコン窒化膜（ＳｉＮx）以外の材質とする。
【００４０】
つぎに、図４−２（ｄ）に示すように第４の工程では、ストッパ層２２上に埋込み層８がＣＶＤ法、スピンコート法やスプレーコート法等により形成される。本実施の形態では埋込み層８として、例えばシリコン酸化膜（ＳｉＯ２）、シリコン酸窒化膜（ＳｉＯＮ）、ＳｉＯＦ（Ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ  ＳｉＯ２）膜、ポーラスＳｉＯＣ（Ｃａｒｂｏｎ−ｄｏｐｅｄ  ＳｉＯ２）膜等を用いる。
【００４１】
図４−２（ｅ）に示す第５の工程では、ストッパ層２２上に形成された埋込み層８を、ストッパ層２２に接しない露出している側から化学機械研磨により薄化する。このとき埋込み層８（例えば、ＳｉＯ２膜やＳｉＯＮ膜）は、ストッパ層２２であるシリコン窒化膜に対してＣＭＰレートが十分高い（選択比が大きい）ため、埋込み層８をストッパ層２２の凹部のみ残るように除去することが可能となる。このため、ストッパ層２２は、埋込み層８に対してＣＭＰレートが十分高い材質を用いることが望ましい。
【００４２】
つぎに、図４−３（ｆ）に示す第６の工程では、ストッパ層２２および埋込み層８上にＣＶＤ法、スピンコート法やスプレーコート法により接合層９を形成する。接合層９の材質は第１の実施の形態と同様である。また、接合層９の表面は必要に応じて、化学機械研磨等で平坦化される。
【００４３】
以降の図４−３（ｇ），図４−４（ｈ），（ｉ）に示す第７の工程〜第９の工程は、第１の実施の形態の第７の工程〜第９の工程と同様である。そして、第１の実施の形態と同様にカラーフィルター層１４やマイクロレンズ１６が形成され図３に示す半導体装置２１が得られる。
【００４４】
このように、本実施の形態では、絶縁層７上にシリコン窒化物からなるストッパ層２２を設け、埋込み層８を、シリコン酸化物を主成分とする絶縁膜で構成するようにした。そのため、絶縁層７の凹部以外の埋込み層８の除去する化学機械研磨の際にストッパ層２２と埋込み層８が高選択比となり、ストッパ層２２のシリコン窒化膜で研磨ストップできるため、平坦化が容易となる。したがって、支持基板１０との接合界面に隙間が生じることが無くなり活性層３や多層配線層５や配線６の破断を防ぎ、機械的信頼性や撮像特性が更に向上する。また、埋込み層８に絶縁材料を使用できるため、第１の実施の形態に比べ、配線６の絶縁性がより向上し、電気的な信頼性が向上する。
【００４５】
（第３の実施の形態）
図５は、第３の実施の形態にかかるカメラモジュール３１の断面の一例を示す概略図である。本実施の形態のカメラモジュール３１は、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）タイプのパッケージ形態を有しており、その主要部として第１の実施の形態の半導体装置１を備えている。図５では、半導体装置１は、簡略化して示しており、フォトダイオード等の受光素子やカラーフィルター、マイクロレンズを有する受光部３２と、周辺回路（図示を省略する）や配線層（図示を省略する）を含むデバイス層３３と、支持基板１０と、で構成されている。
【００４６】
半導体装置１は、矩形で環状の外部端子ピン３４を有したセラミックパッケージ３５のアイランド部３６に接着されている。金属ワイヤー３７は半導体装置１の電極部（図示を省略）とセラミックパッケージ３５に形成された配線３８を電気的に接続している。半導体装置１上には受光部３２をキズや埃から保護するための光透過性保護部材３９が配置されている。光透過性保護部材３９は、接着材（図示を省略）を介して、セラミックパッケージ３５の表面に接着されている。受光部３２上のマイクロレンズの集光効果を損なわないように、光透過性保護部材３９と受光部３２との間には間隙（キャビティ）４０が設けられている。カメラモジュール３１は、例えば、撮像装置の基板（図示を省略）に配置されたソケット（図示を省略）にセットされ、半導体装置１は金属ワイヤー３７および配線３８、外部端子ピン３４を介して、基板（図示を省略）と電気的に接続される。
【００４７】
このようなカメラモジュール３１では、撮像対象物から到来する光をレンズ（図示を省略）で集光し、この集光した光を受光部３２で受光する。受光部３２で受光した光を光電変換し、その出力をセンサ信号として能動領域に形成された制御ＩＣ（図示せず）に入力する。制御ＩＣはディジタルシグナルプロセッサを含み、それによってセンサ信号を処理して静止画あるいは動画のデータを作成し、金属ワイヤー３７および外部端子ピン３４を介して基板（図示を省略）に出力する。基板は図示しない記憶装置や表示装置に接続され、静止画または動画のデータが記憶装置に記憶され、または表示装置に表示される。
【００４８】
なお、本実施の形態では、カメラモジュール３１が第１の実施の形態の半導体装置１を備えるようにしたが、第１の実施の形態の半導体装置１の代わりに第２の実施の形態の半導体装置２１を備えるようにしてもよい。
【００４９】
本実施の形態のカメラモジュール３１では、半導体装置１を用いているため、デバイス層３３の表面（第１の実施の形態の第５の工程の埋込み層８および絶縁層７によって形成される表面）は平坦に形成され、支持基板１０との接合界面に隙間が生じることが無くなりデバイス層３３中の多層配線層５の破断や受光部３２の歪みを防ぐことができる。したがって、機械的信頼性と撮像特性を向上させたカメラモジュール３１を安定して供給することが可能となる。
【００５０】
（第４の実施の形態）
図６は、第４の実施の形態にかかるカメラモジュール４１の断面の一例を示す概略図である。本実施の形態のカメラモジュール４１は、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）タイプのパッケージ形態を有しており、その主要部として第１の実施の形態の半導体装置１を備えている。半導体装置１のデバイス層３３の表面側の能動領域には、フォトダイオード等の受光素子を有する受光部（例えばＣＣＤ型撮像素子やＣＭＯＳ型撮像素子等）４２が設けられている。
【００５１】
デバイス層３３上には受光部４２をキズや埃から保護するための光透過性保護部材４３が配置されている。光透過性保護部材４３はデイバス層３３の表面を覆うように配置されている。光透過性保護部材４３は、表面の周縁部に配置された接着層４４を介して、デバイス層３３の表面に接着されている。光透過性保護部材４３とデバイス層３３の第１の表面との間には、接着層４４の厚さに基づいて形成された間隙４５が介在されている。すなわち、デバイス層３３の表面に設けられた受光部４２上には間隙４５を介して光透過性保護部材４３が配置されている。
【００５２】
光透過性保護部材４３としては、例えば石英ガラス、ホウ珪酸ガラス、ソーダ石灰ガラス等からなるガラス基板が用いることができる。接着層４４には、例えば感光性や非感光性のエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、シリコン樹脂等を用いることができる。受光部４２上には、一般的に集光用のマイクロレンズ４６が形成されており、マイクロレンズ４６の集光効果を損なわないように、光透過性保護部材４３と受光部４２との間には間隙（キャビティ）４５が設けられている。
【００５３】
光透過性保護部材４３の表面には、受光部４２を覆うように、赤外光を遮断するＩＲ（Ｉｎｆｒａｒｅｄ）（カット）フィルタ４７が形成されている。さらに、受光部４２の上部を避けた領域には接着層（図示を省略）を介して、レンズホルダ４８に集光用レンズ４９を装着したレンズモジュール５０が取り付けられている。なお、図６では集光用レンズ４９を１枚しか図示していないが、集光用レンズ４９は必要に応じて複数枚で構成されてもよい。
【００５４】
さらに、半導体装置１とレンズモジュール５０とは、電気的なシールドや機械的補強を目的としたシールドキャップ５１で覆われている。シールドキャップ５１は、例えばアルミニウム、ステンレス材、Ｆｅ−Ｎｉ合金（４２アロイ等）で構成される。半導体装置１は支持基板１０を貫通する配線層（図示を省略）や裏面配線５３および裏面保護膜５５から突出した外部端子５４を介して、配線（図示せず）が形成された基板５２上に実装され、さらに基板５２の配線と電気的に接続される。
【００５５】
このようなカメラモジュール４１では、撮像対象物から到来する光を集光レンズ４９で集光し、この集光した光を受光部４２で受光する。受光部４２で受光した光を光電変換し、その出力をセンサ信号として能動領域に形成された制御ＩＣ（図示せず）に入力する。制御ＩＣはディジタルシグナルプロセッサを含み、それによってセンサ信号を処理して静止画あるいは動画のデータを作成し、裏面配線５３および外部端子５４を介して基板５２に出力する。基板５２は図示しない記憶装置や表示装置に接続され、静止画または動画のデータが記憶装置に記憶され、または表示装置に表示される。
【００５６】
なお、本実施の形態では、カメラモジュール４１が第１の実施の形態の半導体装置１を備えるようにしたが、第１の実施の形態の半導体装置１の代わりに第２の実施の形態の半導体装置２１を備えるようにしてもよい。
【００５７】
本実施の形態のカメラモジュール４１は、第１の実施の形態の半導体装置１を用いているため、デバイス層３３の表面（第１の実施の形態の第５の工程の埋込み層８および絶縁層７によって形成される表面）は平坦に形成され、支持基板１０との接合界面に隙間が生じることが無くなりデバイス層３３中の多層配線層５の破断や受光部４２の歪みを防ぐことができる。したがって、機械的信頼性と撮像特性を向上させたカメラモジュール４１を安定して供給することが可能となる。
【符号の説明】
【００５８】
１，２１  半導体装置、２  半導体基板、３  活性層、５  多層配線層、７  絶縁層、８  埋込み層、９  接合層、１０  支持基板、２２  ストッパ層、３１，４１  カメラモジュール、レンズモジュール５０。
【図１】
2011258740.tif 000003
【図２−１】
2011258740.tif 000004
【図２−２】
2011258740.tif 000005
【図２−３】
2011258740.tif 000006
【図２−４】
2011258740.tif 000007
【図３】
2011258740.tif 000008
【図４−１】
2011258740.tif 000009
【図４−２】
2011258740.tif 000010
【図４−３】
2011258740.tif 000011
【図４−４】
2011258740.tif 000012
【図５】
2011258740.tif 000013
【図６】
2011258740.tif 000014