(57)【要約】【課題】超高速撮像時だけでなく、信号電荷の読出時においてもＳ／Ｎ特性の劣化の低減を図ることができる駆動装置及びそれを備えた撮像装置を提供すること。【解決手段】駆動装置１０は、蓄積ＣＣＤ３０を駆動する蓄積クロックを出力する蓄積クロック出力部１３を備え、蓄積クロック出力部１３は、供給電圧Ｖｄ＿ＨとＶｓｔ＿Ｈとを切り替える切替器１３ａ、供給電圧Ｖｄ＿ＬとＶｓｔ＿Ｌとを切り替える切替器１３ｂ、切替器１３ａ及び１３ｂが切り替えた方の供給電圧とタイミングパルスＤ＿ｐｕｌｓｅとを入力するドライバ素子１３ｃを備え、撮像モードでは高周波で高電圧の駆動信号によって蓄積ＣＣＤ３０を駆動し、読出モードでは低周波で低電圧の駆動信号によって蓄積ＣＣＤ３０を駆動する構成を有する。【選択図】図１
2011171913.tif 000002
【特許請求の範囲】
【請求項１】
被写体からの光を光電変換して信号電荷を生成する受光素子と、前記受光素子に複数段に接続され前記受光素子が生成した信号電荷を順次蓄積して出力側に読み出す複数の信号電荷蓄積部と、を備えた撮像素子の駆動装置であって、
前記被写体を撮像する撮像モードにおいて前記信号電荷蓄積部を駆動する第１周波数の撮像駆動信号を前記信号電荷蓄積部に出力し、該信号電荷蓄積部に蓄積された信号電荷を前記出力側に読み出す読出モードにおいて前記信号電荷蓄積部を駆動する前記第１周波数よりも周波数が低い第２周波数の読出駆動信号を前記信号電荷蓄積部に出力する駆動信号出力手段と、を備え、
前記読出駆動信号の振幅は前記撮像駆動信号の振幅よりも小さいことを特徴とする駆動装置。
【請求項２】
前記駆動信号出力手段は、第１電圧又は前記第１電圧よりも低い第３電圧を出力する第１の電圧出力部と、前記第３電圧よりも低い第２電圧又は前記第２電圧よりも高く前記第３電圧よりも低い第４電圧を出力する第２の電圧出力部と、前記撮像モードにおいて前記第１周波数のタイミングパルスを入力して前記第１電圧及び前記第２電圧に基づいて前記撮像駆動信号を生成して前記信号電荷蓄積部に出力し、前記読出モードにおいて前記第２周波数のタイミングパルスを入力して前記第３電圧及び前記第４電圧に基づいて前記読出駆動信号を生成して前記信号電荷蓄積部に出力する駆動信号出力部と、を備えたことを特徴とする請求項１に記載の駆動装置。
【請求項３】
前記駆動信号出力手段は、前記第１周波数のタイミングパルスを入力して第１電圧及び前記第１電圧よりも低い第２電圧に基づいて前記撮像駆動信号を生成する第１の駆動信号出力部と、前記第２周波数のタイミングパルスを入力して前記第２電圧よりも高く前記第１電圧よりも低い第３電圧及び前記第２電圧よりも高く第３電圧よりも低い第４電圧に基づいて前記読出駆動信号を生成する第２の駆動信号出力部と、前記撮像モードにおいて前記第１の駆動信号出力部の出力信号を選択し、前記読出モードにおいて前記第２の駆動信号出力部の出力信号を選択して前記信号電荷蓄積部に出力する駆動信号選択部と、を備えたことを特徴とする請求項１に記載の駆動装置。
【請求項４】
被写体からの光を光電変換して信号電荷を生成する受光素子と、前記受光素子に複数段に接続され前記受光素子が生成した信号電荷を順次蓄積して出力側に読み出す複数の信号電荷蓄積部と、を有する撮像素子と、請求項１から請求項３までのいずれか１項に記載の駆動装置と、を備えたことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超高速度撮像に用いられる画素周辺記録型撮像素子の駆動装置及びそれを備えた撮像装置に関する。
【背景技術】
【０００２】
１秒間に１００万フレーム程度の超高速度撮像が可能な画素周辺記録型撮像素子が提案されている（例えば、特許文献１参照）。画素周辺記録型撮像素子は、１つ１つの画素に対して多数の蓄積ＣＣＤ（Charge Coupled Device）を有する構成となっており、受光素子（以下「ＰＤ（Photo Diode）」という。）から得られる撮像中の画像情報を直接外に読み出さず、蓄積ＣＣＤに連続的に蓄積しておき、撮像後に出力を行うものである。この構成により、撮像装置等において、被写体を撮像することで生じる信号電荷を高速に蓄積ＣＣＤに順次転送して超高速度撮像が実現される。以下、画素周辺記録型撮像素子及びこれを駆動する従来の駆動装置について具体的に説明する。
【０００３】
図６に示すように、従来の駆動装置１は、タイミングパルス生成部２、露光クロック出力部３、蓄積クロック出力部４、垂直転送クロック出力部５、水平転送クロック出力部６を備え、画素周辺記録型撮像素子２０を駆動するものである。画素周辺記録型撮像素子２０は、ＰＤ２１、蓄積ＣＣＤ３０（３１〜３９）、垂直転送部２２、水平転送部２３、出力回路２４を備えている。なお、一般的な画素周辺記録型撮像素子における蓄積ＣＣＤの段数は１００程度であるが、この例では蓄積ＣＣＤ３０を便宜上９段構成としている。
【０００４】
画素周辺記録型撮像素子２０の駆動は、一般的に２段階で行われる。第１段階は撮像段階であり、露光クロック出力部３及び蓄積クロック出力部４により、ＰＤ２１及び蓄積ＣＣＤ３０が駆動され、ＰＤ２１で生成された信号電荷が蓄積ＣＣＤ３１〜３９に順次蓄積される。第２段階は信号電荷の読出段階であり、蓄積クロック出力部４、垂直転送クロック出力部５、水平転送クロック出力部６により、蓄積ＣＣＤ３０、垂直転送部２２及び水平転送部２３が駆動され、蓄積ＣＣＤ３０に蓄積された信号電荷が出力回路２４を通して読み出される。撮像段階における蓄積ＣＣＤ３０の最高駆動周波数は１ＭＨｚ程度であり、読出段階における蓄積ＣＣＤ３０の駆動周波数は１００ｋＨｚ程度である。以上説明した駆動方式により、駆動装置１及び画素周辺記録型撮像素子２０を備えた従来の撮像装置は、最高１００万フレーム／秒程度の超高速度撮像を実現している。
【０００５】
しかしながら、従来の駆動装置１では、撮像速度が数十万フレーム／秒以上になると、駆動パルスの実波形の立ち上がりがなだらかとなって振幅が低下し、超高速撮像時のＳ／Ｎ特性が劣化するという課題があった。
【０００６】
この課題の解決を図るものとして、例えば特許文献２に開示された高速撮像装置が知られている。特許文献２に開示された従来の高速撮像装置は、画素周辺記録型撮像素子のＰＤ及び蓄積ＣＣＤに与える駆動パルスの振幅を通常よりも大きくすることにより、駆動パルスの電圧低下を抑制し、超高速撮像時のＳ／Ｎ特性の向上を図っている。
【０００７】
具体的には、従来の高速撮像装置は、図７（Ａ）に示すように、蓄積ＣＣＤに駆動パルスを出力するドライバ素子４ａを備えている。ドライバ素子４ａには、正の供給電圧Ｖｄ＿Ｈ及び負の供給電圧Ｖｄ＿Ｌが供給される構成となっている。この構成において、ドライバ素子４ａは、５Ｖ程度のタイミングパルスを入力し、供給電圧Ｖｄ＿Ｈ及びＶｄ＿Ｌに基づいて電圧変換した駆動パルスを出力するようになっている。
【０００８】
従来の高速撮像装置においては、駆動パルスの電圧値が供給電圧によって定まるので、これらの供給電圧は、一般的な高速撮像装置における供給電圧Ｖｓｔ＿Ｈ及びＶｓｔ＿Ｌ（図７（Ｂ）参照）よりも高く設定されている。供給電圧Ｖｓｔ＿Ｈ及びＶｓｔ＿Ｌを使用した場合は、図７（Ｂ）右に示すように、駆動パルスの振幅よりも実波形の振幅が低下してしまう。
【０００９】
前述の構成により、従来の高速撮像装置では、被写体を撮像する超高速撮像時において、画素周辺記録型撮像素子に実際に供給される駆動パルスの振幅が供給電圧Ｖｓｔ＿Ｈ、Ｖｓｔ＿Ｌ程度となり、超高速撮像時におけるＳ／Ｎ特性の劣化の低減を図っている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００１−３４５４４１号公報
【特許文献２】特開２００８−３５３３１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来の高速撮像装置では、超高速撮像時におけるＳ／Ｎ特性の向上は図れたが、信号電荷の読出時のＳ／Ｎ特性が劣化してしまい、その改善が望まれていた。読出時のＳ／Ｎ特性が劣化するのは、従来の高速撮像装置による駆動では、超高速撮像時だけでなく読出時においても比較的高い供給電圧が蓄積ＣＣＤに印加されるからである。以下、具体的に説明する。
【００１２】
一般的な固体撮像素子や画素周辺記録型撮像素子では、蓄積ＣＣＤが形成されるシリコン基板と蓄積ＣＣＤの電極との間には酸化シリコン等による絶縁膜が設けられる構成となっている。この構成において、比較的高い供給電圧を蓄積ＣＣＤに印加した場合、蓄積ＣＣＤに蓄積された電荷の一部が、シリコン基板と絶縁膜との界面（Ｓｉ−ＳｉＯ２界面）に捕獲される現象が知られている（例えば、文献「"固体撮像素子の基礎"、ｐ１５７、安藤隆男、映像情報メディア学会編集」参照）。
【００１３】
この現象により、従来の高速撮像装置による駆動では、信号電荷の読出時に、蓄積ＣＣＤに蓄積された信号電荷の一部がＳｉ−ＳｉＯ２界面に捕獲されて消失するので、信号電荷の読出時におけるＳ／Ｎ特性が劣化してしまうこととなる。
【００１４】
本発明は、前述のような事情に鑑みてなされたものであり、超高速撮像時だけでなく、信号電荷の読出時においてもＳ／Ｎ特性の劣化の低減を図ることができる駆動装置及びそれを備えた撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の駆動装置は、被写体からの光を光電変換して信号電荷を生成する受光素子と、前記受光素子に複数段に接続され前記受光素子が生成した信号電荷を順次蓄積して出力側に読み出す複数の信号電荷蓄積部と、を備えた撮像素子の駆動装置であって、前記被写体を撮像する撮像モードにおいて前記信号電荷蓄積部を駆動する第１周波数の撮像駆動信号を前記信号電荷蓄積部に出力し、該信号電荷蓄積部に蓄積された信号電荷を前記出力側に読み出す読出モードにおいて前記信号電荷蓄積部を駆動する前記第１周波数よりも周波数が低い第２周波数の読出駆動信号を前記信号電荷蓄積部に出力する駆動信号出力手段と、を備え、前記読出駆動信号の振幅は前記撮像駆動信号の振幅よりも小さい構成を有している。
【００１６】
この構成により、本発明の駆動装置は、撮像モードでは高周波で高電圧の撮像駆動信号によって信号電荷蓄積部を駆動し、読出モードでは低周波で低電圧の読出駆動信号によって信号電荷蓄積部を駆動するので、超高速撮像時だけでなく、信号電荷の読出時においてもＳ／Ｎ特性の劣化の低減を図ることができる。
【００１７】
また、本発明の駆動装置は、前記駆動信号出力手段は、第１電圧又は前記第１電圧よりも低い第３電圧を出力する第１の電圧出力部と、前記第３電圧よりも低い第２電圧又は前記第２電圧よりも高く前記第３電圧よりも低い第４電圧を出力する第２の電圧出力部と、前記撮像モードにおいて前記第１周波数のタイミングパルスを入力して前記第１電圧及び前記第２電圧に基づいて前記撮像駆動信号を生成して前記信号電荷蓄積部に出力し、前記読出モードにおいて前記第２周波数のタイミングパルスを入力して前記第３電圧及び前記第４電圧に基づいて前記読出駆動信号を生成して前記信号電荷蓄積部に出力する駆動信号出力部と、を備えた構成を有している。
【００１８】
この構成により、本発明の駆動装置は、駆動信号出力手段が、撮像モードでは高周波で高電圧の撮像駆動信号によって信号電荷蓄積部を駆動し、読出モードでは低周波で低電圧の読出駆動信号によって信号電荷蓄積部を駆動するので、超高速撮像時だけでなく、信号電荷の読出時においてもＳ／Ｎ特性の劣化の低減を図ることができる。
【００１９】
さらに、本発明の駆動装置は、前記駆動信号出力手段は、前記第１周波数のタイミングパルスを入力して第１電圧及び前記第１電圧よりも低い第２電圧に基づいて前記撮像駆動信号を生成する第１の駆動信号出力部と、前記第２周波数のタイミングパルスを入力して前記第２電圧よりも高く前記第１電圧よりも低い第３電圧及び前記第２電圧よりも高く第３電圧よりも低い第４電圧に基づいて前記読出駆動信号を生成する第２の駆動信号出力部と、前記撮像モードにおいて前記第１の駆動信号出力部の出力信号を選択し、前記読出モードにおいて前記第２の駆動信号出力部の出力信号を選択して前記信号電荷蓄積部に出力する駆動信号選択部と、を備えた構成を有している。
【００２０】
この構成により、本発明の駆動装置は、撮像モードでは高周波で高電圧の撮像駆動信号によって信号電荷蓄積部を駆動し、読出モードでは低周波で低電圧の読出駆動信号によって信号電荷蓄積部を駆動するので、超高速撮像時だけでなく、信号電荷の読出時においてもＳ／Ｎ特性の劣化の低減を図ることができる。
【００２１】
本発明の撮像装置は、被写体からの光を光電変換して信号電荷を生成する受光素子と、前記受光素子に複数段に接続され前記受光素子が生成した信号電荷を順次蓄積して出力側に読み出す複数の信号電荷蓄積部と、を有する撮像素子と、駆動装置と、を備えた構成を有している。
【００２２】
この構成により、本発明の撮像装置は、超高速撮像時だけでなく、信号電荷の読出時においてもＳ／Ｎ特性の劣化の低減を図ることができる。
【発明の効果】
【００２３】
本発明は、超高速撮像時だけでなく、信号電荷の読出時においてもＳ／Ｎ特性の劣化の低減を図ることができるという効果を有する駆動装置及びそれを備えた撮像装置を提供することができるものである。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１実施形態における駆動装置の構成図である。
【図２】本発明の第１実施形態における駆動装置の駆動方式の説明図である。
【図３】本発明の第１実施形態における駆動装置の４相駆動方式の説明図である。
【図４】本発明の第２実施形態における駆動装置及びその駆動方式の説明図である。
【図５】本発明の第３実施形態における撮像装置の構成図である。
【図６】従来の駆動装置の構成図である。
【図７】従来の駆動装置の駆動方式の説明図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施形態について図面を用いて説明する。
【００２６】
（第１実施形態）
図１に示すように、本実施形態における駆動装置１０は、画素周辺記録型撮像素子２０を駆動するものである。駆動装置１０は、タイミングパルス生成部１１、露光クロック出力部１２、蓄積クロック出力部１３、垂直転送クロック出力部１４、水平転送クロック出力部１５を備えている。画素周辺記録型撮像素子２０は、ＰＤ２１、蓄積ＣＣＤ３０、垂直転送部２２、水平転送部２３、出力回路２４を備えている。
【００２７】
次に、駆動装置１０の構成を説明する。以下の説明において、被写体を超高速度で撮像するモードを撮像モード、撮像によりＰＤ２１が生成した信号電荷を出力回路２４側に読み出すモードを読出モードという。
【００２８】
タイミングパルス生成部１１は、例えばＦＰＧＡ（Field Programmable Gate Array）で構成され、図示を省略した制御信号生成回路から入力したクロック信号に基づき、振幅が５Ｖ程度のタイミングパルスを生成して出力するようになっている。
【００２９】
露光クロック出力部１２は、タイミングパルスを入力して電圧変換することにより露光クロックφＰＤを生成し、生成した露光クロックφＰＤを画素周辺記録型撮像素子２０に出力するようになっている。この露光クロックφＰＤは、撮像モードにおいてＰＤ２１に出力される駆動クロックであり、ＰＤ２１に信号電荷を生成させるためのものである。
【００３０】
蓄積クロック出力部１３は、タイミングパルスＤ＿ｐｕｌｓｅを入力して電圧変換することにより蓄積クロックφＭを生成し、生成した蓄積クロックφＭを画素周辺記録型撮像素子２０に出力するようになっている。この蓄積クロックφＭは、撮像モードと読出モードとにおいて蓄積ＣＣＤ３０に出力される駆動クロックである。蓄積クロック出力部１３の詳細な構成については後述する。
【００３１】
垂直転送クロック出力部１４は、タイミングパルスを入力して電圧変換することにより垂直転送クロックφＭＲを生成し、生成した垂直転送クロックφＭＲを画素周辺記録型撮像素子２０に出力するようになっている。この垂直転送クロックφＭＲは、読出モードにおいて垂直転送部２２に出力される駆動クロックである。
【００３２】
水平転送クロック出力部１５は、タイミングパルスを入力して電圧変換することにより水平転送クロックφＨを生成し、生成した水平転送クロックφＨを画素周辺記録型撮像素子２０に出力するようになっている。この水平転送クロックφＨは、読出モードにおいて水平転送部２３に出力される駆動クロックである。
【００３３】
なお、露光クロック出力部１２、蓄積クロック出力部１３、垂直転送クロック出力部１４及び水平転送クロック出力部１５は、周波数が１Ｈｚ〜１００ＭＨｚ程度の各駆動クロック（φＰＤ、φＭ、φＭＲ、φＨ）を生成できるよう構成するのが好ましい。
【００３４】
次に、画素周辺記録型撮像素子２０の構成を説明する。
【００３５】
ＰＤ２１は、露光クロックφＰＤを入力すると被写体からの光を受光し、光信号を電気信号に変換して信号電荷を生成するようになっている。
【００３６】
蓄積ＣＣＤ３０は、蓄積クロックφＭに基づいて、ＰＤ２１が生成した信号電荷を順次蓄積しながら転送するようになっている。本実施形態では、蓄積ＣＣＤ３０は、ＰＤ２１に隣接した初段の蓄積ＣＣＤ３１、次段の蓄積ＣＣＤ３２、・・・最終段の蓄積ＣＣＤ３９を含む９段構成としている。なお、一般的な画素周辺記録型撮像素子における蓄積ＣＣＤの段数は１００程度であるが、本実施形態では便宜上９段構成としている。また、蓄積ＣＣＤ３０は、本発明に係る信号電荷蓄積部を構成する。
【００３７】
垂直転送部２２は、複数のＣＣＤを備え、蓄積ＣＣＤ３９からの信号電荷を図中上側から下側の方向に順次転送し、水平転送部２３に出力するようになっている。水平転送部２３は、複数のＣＣＤを備え、垂直転送部２２からの信号電荷を図中右側から左側に転送し、出力回路２４に出力するようになっている。出力回路２４は、水平転送部２３からの信号電荷を電圧に変換して出力するようになっている。
【００３８】
次に、蓄積クロック出力部１３の詳細な構成について説明する。
【００３９】
蓄積クロック出力部１３は、供給電圧Ｖｄ＿ＨとＶｓｔ＿Ｈとを切り替える切替器１３ａ、供給電圧Ｖｄ＿ＬとＶｓｔ＿Ｌとを切り替える切替器１３ｂ、切替器１３ａ及び１３ｂが切り替えた方の供給電圧とタイミングパルスＤ＿ｐｕｌｓｅとを入力するドライバ素子１３ｃを備えている。なお、蓄積クロック出力部１３は、本発明に係る駆動信号出力手段を構成する。
【００４０】
ここで、供給電圧の大きさは、Ｖｄ＿Ｈ＞Ｖｓｔ＿Ｈ＞Ｖｓｔ＿Ｌ＞Ｖｄ＿Ｌの関係である。これらの供給電圧は、供給電圧源（図示省略）から供給される電圧である。また、供給電圧Ｖｄ＿Ｈ及びＶｄ＿Ｌは、それぞれ、本発明に係る第１電圧及び第２電圧に対応する。また、供給電圧Ｖｓｔ＿Ｈ及びＶｓｔ＿Ｌは、それぞれ、本発明に係る第３電圧及び第４電圧に対応する。
【００４１】
切替器１３ａ及び１３ｂは、それぞれ、タイミングパルス生成部１１が出力するＳＷｈ＿ｆｌａｇ信号及びＳＷｌ＿ｆｌａｇ信号に基づいて入力を切り替え、切り替えた方の供給電圧をドライバ素子１３ｃに出力するようになっている。ここで、ＳＷｈ＿ｆｌａｇ信号及びＳＷｌ＿ｆｌａｇ信号は、撮像モード又は読出モードを表すための信号であって、両信号の電圧値がともにハイレベルのときは撮像モードを表し、両信号の電圧値がともにローレベルのときは読出モードを表す。なお、切替器１３ａ及び１３ｂは、それぞれ、本発明に係る第１及び第２の電圧出力部を構成する。
【００４２】
具体的には、切替器１３ａは、ＳＷｈ＿ｆｌａｇ信号がハイレベルのとき供給電圧Ｖｄ＿Ｈを出力し、ＳＷｈ＿ｆｌａｇ信号がローレベルのとき供給電圧Ｖｓｔ＿Ｈを出力するようになっている。一方、切替器１３ｂは、ＳＷｌ＿ｆｌａｇ信号がハイレベルのとき供給電圧Ｖｄ＿Ｌを出力し、ＳＷｌ＿ｆｌａｇ信号がローレベルのとき供給電圧Ｖｓｔ＿Ｌを出力するようになっている。
【００４３】
ドライバ素子１３ｃは、タイミングパルスＤ＿ｐｕｌｓｅを入力し、切替器１３ａ及び１３ｂが出力する供給電圧に基づいて蓄積クロックφＭを生成するようになっている。具体的には、ドライバ素子１３ｃは、ＳＷｈ＿ｆｌａｇ信号及びＳＷｌ＿ｆｌａｇ信号がともにハイレベルのとき（撮像モード）、切替器１３ａ及び１３ｂからそれぞれ供給電圧Ｖｄ＿Ｈ及びＶｄ＿Ｌを入力し、これらの供給電圧に基づいてタイミングパルスＤ＿ｐｕｌｓｅを電圧変換して撮像モードでの蓄積クロックφＭを生成する。
【００４４】
一方、ドライバ素子１３ｃは、ＳＷｈ＿ｆｌａｇ信号及びＳＷｌ＿ｆｌａｇ信号がともにローレベルのとき（読出モード）、切替器１３ａ及び１３ｂからそれぞれ供給電圧Ｖｓｔ＿Ｈ及びＶｓｔ＿Ｌを入力し、これらの供給電圧に基づいてタイミングパルスＤ＿ｐｕｌｓｅを電圧変換して読出モードでの蓄積クロックφＭを生成する。なお、ドライバ素子１３ｃは、本発明に係る駆動信号出力部を構成する。
【００４５】
次に、本実施形態における蓄積ＣＣＤ３０の駆動方式について図１及び図２を用いて説明する。図２は、被写体を所定のフレームレートで撮像する撮像モードから、信号電荷を読み出す読出モードに切り替わる際の各パルスを模式的に示したものである。
【００４６】
図２において、撮像モードから読出モードに切り替わる時刻をＴ１で示している。この時刻Ｔ１は、タイミングパルス生成部１１が、撮像モードにおける最後の撮像フレームのタイミングパルスＤ＿ｐｕｌｓｅを出力してから次のタイミングパルスＤ＿ｐｕｌｓｅが立ち上がるまでの間に設定される。この時刻Ｔ１においてＳＷｈ＿ｆｌａｇ信号がハイレベルからローレベルに切り替わる。また、この時刻Ｔ１においてタイミングパルスＤ＿ｐｕｌｓｅの周波数が、撮像モードでの周波数（第１周波数）から読出モードでの周波数（第２周波数）切り替わる。
【００４７】
また、図中の時刻Ｔ２は、撮像モードから読出モードに切り替わった後、最初のタイミングパルスＤ＿ｐｕｌｓｅがハイレベルにある間にＳＷｌ＿ｆｌａｇ信号がハイレベルからローレベルに切り替わる時刻である。
【００４８】
図２に示すように、撮像モードにおいてはＳＷｈ＿ｆｌａｇ信号及びＳＷｌ＿ｆｌａｇ信号がともにハイレベルである。したがって、撮像モードにおいて、切替器１３ａは供給電圧Ｖｄ＿Ｈを入力してドライバ素子１３ｃに出力し、切替器１３ｂは供給電圧Ｖｄ＿Ｌを入力してドライバ素子１３ｃに出力する。その結果、ドライバ素子１３ｃは、撮像モードにおいて、供給電圧Ｖｄ＿Ｈ及びＶｄ＿Ｌを入力して、タイミングパルスＤ＿ｐｕｌｓｅの周波数の駆動パルス（撮像モードでの蓄積クロックφＭ）を生成する。
【００４９】
一方、時刻Ｔ２以降の読出モードにおいてはＳＷｈ＿ｆｌａｇ信号及びＳＷｌ＿ｆｌａｇ信号がともにローレベルである。したがって、読出モードにおいて、切替器１３ａは供給電圧Ｖｓｔ＿Ｈを入力してドライバ素子１３ｃに出力し、切替器１３ｂは供給電圧Ｖｓｔ＿Ｌを入力してドライバ素子１３ｃに出力する。その結果、ドライバ素子１３ｃは、読出モードにおいて、供給電圧Ｖｓｔ＿Ｈ及びＶｓｔ＿Ｌを入力して、タイミングパルスＤ＿ｐｕｌｓｅの周波数の駆動パルス（読出モードでの蓄積クロックφＭ）を生成する。
【００５０】
図２に示したタイミングパルスＤ＿ｐｕｌｓｅは、ピークツーピーク電圧が例えば５Ｖｐ−ｐ程度である。また、その周波数は、超高速撮像を行うとして、撮像モードでは例えば１ＭＨｚ程度、読出モードでは例えば１００ｋＨｚ程度である。また、撮像モードでの供給電圧Ｖｄ＿Ｌから供給電圧Ｖｄ＿Ｈまでは例えば２０Ｖｐ−ｐ程度である。また、読出モードでの供給電圧Ｖｓｔ＿Ｌから供給電圧Ｖｓｔ＿Ｈまでは例えば８Ｖｐ−ｐ〜１５Ｖｐ−ｐ程度である。この読出モードでの供給電圧は、一般的な画素周辺記録型撮像素子に供給される通常の供給電圧である。すなわち、撮像モードに比べて駆動周波数が低い読出モードで同一の電圧を供給した場合、蓄積ＣＣＤにおける駆動パルスの実波形のなまりが撮像モードに比べ小さいために電圧振幅が必要以上に増加する。これを防ぐため、読出モードの供給電圧を撮像モードの供給電圧よりも低い値としている。なお、図２においては、供給電圧Ｖｄ＿Ｈ及びＶｓｔ＿Ｈを正電圧とし、供給電圧Ｖｓｔ＿Ｌ及びＶｄ＿Ｌを負電圧としているが、これに限定されない。例えば、全ての供給電圧が正電圧であってもよい。
【００５１】
前述の駆動方式により、本実施形態における駆動装置１０は、蓄積クロックφＭの実波形を、図２に太実線で示す形状とすることができ、撮像モード及び読出モードの両モードにおいて供給電圧Ｖｓｔ＿Ｌ程度から供給電圧Ｖｓｔ＿Ｈ程度までの電圧、すなわち、一般的な画素周辺記録型撮像素子に供給される通常の供給電圧程度にすることができる。その結果、本実施形態における駆動装置１０は、超高速撮像時だけでなく、信号電荷の読出時においてもＳ／Ｎ特性の劣化の低減を図ることができる。
【００５２】
次に、蓄積クロックφＭを４相（φＭ１〜４）として蓄積ＣＣＤ３０を駆動する例を挙げる。この場合、各蓄積ＣＣＤ３０は、それぞれ４つの電極を備える構成となる。蓄積ＣＣＤ３０ごとのこれら４つの電極をＰＤ２１側から電極Ｍ１〜４とすると、図３に示す蓄積クロックφＭ１〜４をそれぞれ電極Ｍ１〜４に印加する構成となる。
【００５３】
図３に示した蓄積クロックφＭ１〜４は、図１に示した蓄積クロック出力部１３を４つ備えることにより生成することができる。したがって、タイミングパルス生成部１１が出力する、図２に示したＳＷｈ＿ｆｌａｇ信号、ＳＷｌ＿ｆｌａｇ信号、タイミングパルスＤ＿ｐｕｌｓｅはそれぞれ４とおりとなる。図３においては、タイミングパルスＤ＿ｐｕｌｓｅの図示は省略し、撮像モードと読出モードとが切り替わる前後での駆動パルス波形と、ＳＷｈ＿ｆｌａｇ信号及びＳＷｌ＿ｆｌａｇ信号がハイレベルからローレベルに切り替わる位置を矢印でそれぞれ示している。
【００５４】
図３に示したタイミングにより、４つの蓄積クロック出力部１３が蓄積クロックφＭ１〜４を各蓄積ＣＣＤ３０の電極Ｍ１〜４にそれぞれ出力することにより、本実施形態における駆動装置１０は、蓄積ＣＣＤ３０の４相駆動において、超高速撮像時だけでなく、信号電荷の読出時においてもＳ／Ｎ特性の劣化の低減を図ることができる。
【００５５】
以上のように、本実施形態における駆動装置１０によれば、撮像モードでは高周波で高電圧の駆動信号によって蓄積ＣＣＤ３０を駆動し、読出モードでは低周波で低電圧の駆動信号によって蓄積ＣＣＤ３０を駆動する構成としたので、超高速撮像時だけでなく、信号電荷の読出時においてもＳ／Ｎ特性の劣化の低減を図ることができる。
【００５６】
（第２実施形態）
本実施形態における駆動装置は、第１実施形態における駆動装置１０（図１参照）が備える蓄積クロック出力部１３に代えて、図４（Ａ）に示す蓄積クロック出力部４１を備えたものである。したがって、蓄積クロック出力部４１について説明し、その他の構成要素の説明は第１実施形態における符号を用い、重複する説明は省略する。
【００５７】
本実施形態における蓄積クロック出力部４１は、蓄積クロックφＭを生成するドライバ素子４１ａ及び４１ｂと、ドライバ素子４１ａ及び４１ｂのいずれか一方の出力を選択する切替器４１ｃと、を備えている。なお、蓄積クロック出力部４１は、本発明に係る駆動信号出力手段を構成する。
【００５８】
ドライバ素子４１ａは、タイミングパルス生成部１１からのタイミングパルスＤ＿ｐｕｌｓｅと、供給電圧源（図示省略）から供給される供給電圧Ｖｄ＿Ｈ及びＶｄ＿Ｌとを入力するようになっている。この構成により、ドライバ素子４１ａは、供給電圧に基づいてタイミングパルスＤ＿ｐｕｌｓｅを電圧変換し、蓄積クロックφＭを生成するようになっている。なお、ドライバ素子４１ａは、本発明に係る第１の駆動信号出力部を構成する。
【００５９】
ドライバ素子４１ｂは、タイミングパルス生成部１１からのタイミングパルスＤ＿ｐｕｌｓｅと、供給電圧源（図示省略）から供給される供給電圧Ｖｓｔ＿Ｈ及びＶｓｔ＿Ｌとを入力するようになっている。この構成により、ドライバ素子４１ｂは、供給電圧に基づいてタイミングパルスＤ＿ｐｕｌｓｅを電圧変換し、蓄積クロックφＭを生成するようになっている。なお、ドライバ素子４１ｂは、本発明に係る第２の駆動信号出力部を構成する。
【００６０】
ここで、供給電圧の大きさは、Ｖｄ＿Ｈ＞Ｖｓｔ＿Ｈ＞Ｖｓｔ＿Ｌ＞Ｖｄ＿Ｌの関係である。これらの供給電圧は、供給電圧源（図示省略）から供給される電圧である。また、供給電圧Ｖｄ＿Ｈ及びＶｄ＿Ｌは、それぞれ、本発明に係る第１電圧及び第２電圧に対応する。また、供給電圧Ｖｓｔ＿Ｈ及びＶｓｔ＿Ｌは、それぞれ、本発明に係る第３電圧及び第４電圧に対応する。
【００６１】
切替器４１ｃは、タイミングパルス生成部１１が出力するＳＷａ＿ｆｌａｇ信号を入力し、この信号に基づいてドライバ素子４１ａ又は４１ｂの出力を選択するようになっている。具体的には、切替器４１ｃは、ＳＷａ＿ｆｌａｇ信号がハイレベルのとき（撮像モード）、ドライバ素子４１ａの出力を選択し、撮像モードでの蓄積クロックφＭを蓄積ＣＣＤ３０に出力する。また、切替器４１ｃは、ＳＷａ＿ｆｌａｇ信号がローレベルのとき（読出モード）、ドライバ素子４１ｂの出力を選択し、読出モードでの蓄積クロックφＭを蓄積ＣＣＤ３０に出力する。なお、切替器４１ｃは、本発明に係る駆動信号選択部を構成する。
【００６２】
次に、本実施形態における蓄積ＣＣＤ３０の駆動方式について図４（Ａ）及び図４（Ｂ）を用いて説明する。図４（Ｂ）は、撮像モードから読出モードに切り替わる際の各パルス波形を模式的に示したものである。
【００６３】
図４（Ｂ）において、撮像モードから読出モードに切り替わる時刻をＴ１で示している。この時刻Ｔ１は、タイミングパルス生成部１１が、撮像モードにおける最後の撮像フレームのタイミングパルスＤ＿ｐｕｌｓｅを出力した後、次のタイミングパルスＤ＿ｐｕｌｓｅの立ち上がり時刻に相当する。この時刻Ｔ１においてＳＷａ＿ｆｌａｇ信号がハイレベルからローレベルに切り替わる。
【００６４】
図４（Ｂ）に示すように、時刻Ｔ１までの撮像モードにおいては、ＳＷａ＿ｆｌａｇ信号はハイレベルである。したがって、切替器４１ｃは、ドライバ素子４１ａの出力を選択する。このとき、図示のようにタイミングパルスＤ＿ｐｕｌｓｅは高周波（例えば１ＭＨｚ）であって、ドライバ素子４１ａは、タイミングパルスＤ＿ｐｕｌｓｅの周波数の駆動パルス、すなわち、撮像モードでの蓄積クロックφＭを生成している。その結果、撮像モードにおいて、切替器４１ｃは、ドライバ素子４１ａから撮像モードでの蓄積クロックφＭを入力して蓄積ＣＣＤ３０に出力することとなる。
【００６５】
一方、時刻Ｔ１以降の読出モードにおいては、ＳＷａ＿ｆｌａｇ信号はローレベルである。したがって、切替器４１ｃは、ドライバ素子４１ｂを選択する。このとき、図示のようにタイミングパルスＤ＿ｐｕｌｓｅは低周波（例えば１００ｋＨｚ）であって、ドライバ素子４１ｂは、タイミングパルスＤ＿ｐｕｌｓｅの周波数の駆動パルス、すなわち、読出モードでの蓄積クロックφＭを生成している。その結果、読出モードにおいて、切替器４１ｃは、ドライバ素子４１ｂから読出モードでの蓄積クロックφＭを入力して蓄積ＣＣＤ３０に出力することとなる。
【００６６】
前述の駆動方式により、本実施形態における駆動装置は、蓄積クロックφＭの実波形を、図４（Ｂ）に太実線で示す形状とすることができ、撮像モード及び読出モードにおいて供給電圧Ｖｓｔ＿Ｌ程度から供給電圧Ｖｓｔ＿Ｈ程度までの電圧、すなわち、一般的な画素周辺記録型撮像素子に供給される通常の供給電圧程度にすることができる。その結果、本実施形態における駆動装置は、超高速撮像時だけでなく、信号電荷の読出時においてもＳ／Ｎ特性の劣化の低減を図ることができる。
【００６７】
以上のように、本実施形態における駆動装置によれば、ドライバ素子４１ａ及び４１ｂと、切替器４１ｃとで蓄積クロック出力部４１を構成し、切替器４１ｃは、撮像モードではドライバ素子４１ａの出力を選択することにより、高周波で高電圧の蓄積クロックφＭを入力して蓄積ＣＣＤ３０に出力し、読出モードではドライバ素子４１ｂの出力を選択することにより、低周波で低電圧の蓄積クロックφＭを入力して蓄積ＣＣＤ３０に出力する。その結果、本実施形態における駆動装置は、超高速撮像時だけでなく、信号電荷の読出時においてもＳ／Ｎ特性の劣化の低減を図ることができる。
【００６８】
また、この構成により、本実施形態における駆動装置は、第１実施形態と比べて切替器の個数を半減することができる。
【００６９】
（第３実施形態）
図５に示すように、本実施の形態における撮像装置５０は、駆動装置１０（図１参照）、画素周辺記録型撮像素子２０、レンズ５１、Ａ／Ｄ変換部５２、信号処理部５３、映像出力回路５６を備えている。信号処理部５３は、信号処理回路５４及び映像信号メモリ５５を備えている。映像出力回路５６は、映像信号メモリ５５からの映像信号を例えばＨＤ−ＳＤＩ（High Definition - Serial Digital Interface）の規格の映像信号に変換して出力するものである。
【００７０】
撮像装置５０は、レンズ５１を通過して得られる光信号を画素周辺記録型撮像素子２０で受光する。画素周辺記録型撮像素子２０は、駆動装置１０から得られる駆動クロック（φＰＤ、φＭ、φＭＲ、φＨ）に基づいて、信号電荷の転送が制御される。
【００７１】
画素周辺記録型撮像素子２０は、駆動装置１０からの駆動クロックに基づいて出力信号をＡ／Ｄ変換部５２に出力する。Ａ／Ｄ変換部５２は、画素周辺記録型撮像素子２０から得られるアナログ信号をデジタル信号に変換し、変換したデジタル信号を信号処理部５３の信号処理回路５４に出力する。
【００７２】
信号処理回路５４は、Ａ／Ｄ変換部５２から得られる映像信号をフレームに対応させて並べ替えを行い、並べ替えた映像信号を映像信号メモリ５５に出力する。この映像信号メモリ５５は、信号処理回路５４から得られる並べ替えた映像信号を、例えば数千フレーム程度保存することができ、保存した映像信号を所定レートで出力する。例えば、通常のテレビレートの場合、映像信号メモリ５５は３０フレーム／秒で映像信号を出力する。
【００７３】
以上のように、撮像装置５０は、第１実施形態における駆動装置１０を備えたことにより、超高速撮像時だけでなく、信号電荷の読出時においてもＳ／Ｎ特性の劣化の低減を図ることができる。
【００７４】
なお、第３実施形態では、撮像装置５０が第１実施形態における駆動装置１０を備えた構成を例に挙げて説明したが、第２実施形態における駆動装置を備える構成としてもよい。
【符号の説明】
【００７５】
１０  駆動装置
１１  タイミングパルス生成部
１２  露光クロック出力部
１３  蓄積クロック出力部（駆動信号出力手段）
１３ａ  切替器（第１の電圧出力部）
１３ｂ  切替器（第２の電圧出力手部）
１３ｃ  ドライバ素子（駆動信号出力部）
１４  垂直転送クロック出力部
１５  水平転送クロック出力部
２０  画素周辺記録型撮像素子
２１  ＰＤ（受光素子）
２２  垂直転送部
２３  水平転送部
２４  出力回路
３０（３１〜３９）  蓄積ＣＣＤ（信号電荷蓄積部）
４１  蓄積クロック出力部（駆動信号出力手段）
４１ａ  ドライバ素子（第１の駆動信号出力部）
４１ｂ  ドライバ素子（第２の駆動信号出力部）
４１ｃ  切替器（駆動信号選択部）
５０  撮像装置
５１  レンズ
５２  Ａ／Ｄ変換部
５３  信号処理部
５４  信号処理回路
５５  映像信号メモリ
５６  映像出力回路
【図１】
2011171913.tif 000003
【図２】
2011171913.tif 000004
【図３】
2011171913.tif 000005
【図４】
2011171913.tif 000006
【図５】
2011171913.tif 000007
【図６】
2011171913.tif 000008
【図７】
2011171913.tif 000009