(57)【要約】【課題】グローバルシャッタ駆動かつ高画質撮像が可能な撮像装置を低コストで提供する。【解決手段】光電変換部ＰＤと、光電変換部ＰＤで発生した電荷が注入されるフローティングゲートＦＧを含む書き込みトランジスタＷＴと、該フローティングゲートＦＧを有し該フローティングゲートＦＧに注入された電荷量に応じて閾値電圧が変化する読み出しトランジスタＲＴとを含む画素部５２ａと、読み出しトランジスタＲＴの読み出しコントロールゲートＲＣＧに単調変化する読み出し電圧を印加した状態で読み出しトランジスタＲＴの閾値電圧に対応する信号を読み出す読み出し部５５と、読み出し部５５による読み出し電圧の印加中に書き込みトランジスタＷＴの書き込みコントロールゲートＷＣＧに固定電圧を印加するスイッチ５３ｂとを備えるＭＯＳ型イメージセンサ５と、該固定電圧のレベルを可変制御するＷＣＧ電圧制御部５８とを備える。【選択図】図５
2011087055.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素部を含むＭＯＳ型イメージセンサを備える撮像装置であって、
前記画素部は、光電変換部と、前記光電変換部で発生した電荷が注入されるフローティングゲートを含む半導体メモリと、前記フローティングゲートと電気的に接続されたフローティングゲートを有し前記フローティングゲートに注入された電荷量に応じて閾値電圧が変化する読み出しトランジスタとを含み、
前記読み出しトランジスタのゲート電極に第一の電圧を印加した状態で前記読み出しトランジスタの閾値電圧に対応する信号を読み出す信号読み出し部と、
前記信号読み出し部による前記第一の電圧の印加中に前記半導体メモリのゲート電極に第二の電圧を印加する電圧印加部と、
前記第二の電圧のパターンを可変制御する電圧制御部とを備える撮像装置。
【請求項２】
請求項１記載の撮像装置であって、
前記フローティングゲートに前記電荷を注入した状態で、前記第二の電圧のパターンを変えて前記信号読み出し部により前記信号を利得を変えて複数回読み出す制御を行う制御部を備える撮像装置。
【請求項３】
請求項２記載の撮像装置であって、
全ての前記画素部から読み出された信号を総称して信号データとし、
前記制御部によって前記固体撮像素子から読み出される利得の異なる複数の信号データを合成する信号合成部を備える撮像装置。
【請求項４】
請求項３記載の撮像装置であって、
前記信号合成部が、前記複数の信号データの合成割合を前記信号データのレベルに応じて変更する撮像装置。
【請求項５】
請求項４記載の撮像装置であって、
前記信号合成部が、同一の前記画素部から読み出された複数の信号のうち、利得が最低の前記信号のレベルが第一の閾値を下回っており、利得が最高の前記信号のレベルが前記第一の閾値を上回っている場合、前記複数の信号を利得が大きいものほど大きな割合で合成し、利得が最高の前記信号のレベルが前記第一の閾値よりも大きな第二の閾値を越えており、利得が最低の前記信号のレベルが前記第一の閾値と前記第二の閾値の間にある場合、前記複数の信号を利得が小さいものほど大きな割合で合成する撮像装置。
【請求項６】
請求項１記載の撮像装置であって、
全ての前記画素部から得られた前記信号のうち飽和している信号の数が所定範囲に収まるまで、前記第二の電圧のパターン変えて前記信号読み出し部により前記信号を読み出す制御を行う制御部を備える撮像装置。
【請求項７】
請求項１〜６のいずれか１項記載の撮像装置であって、
前記第二の電圧が、前記第一の電圧の印加中はレベルが変化しない一定電圧であり、
前記電圧制御部が、前記一定電圧のレベルを変えることで前記第二の電圧のパターンを変更する撮像装置。
【請求項８】
請求項１〜６のいずれか１項記載の撮像装置であって、
前記第一の電圧が、時間と共にレベルが単調変化する電圧であり、
前記第二の電圧が、前記第一の電圧との比が常に一定となるようにレベルが変化する電圧であり、
前記電圧制御部が、前記比を変えることで前記第二の電圧のパターンを変更する撮像装置。
【請求項９】
請求項１〜６のいずれか１項記載の撮像装置であって、
前記第一の電圧が、時間と共にレベルが単調変化する電圧であり、
前記第二の電圧が、前記第一の電圧との差が常に一定となるようにレベルが変化する電圧であり、
前記電圧制御部が、前記差を変えることで前記第二の電圧のパターンを変更する撮像装置。
【請求項１０】
請求項１〜９のいずれか１項記載の撮像装置であって、
前記信号読み出し部が、前記読み出しトランジスタのドレインをプリチャージした状態から前記読み出しトランジスタのゲート電極に単調変化する前記第一の電圧を印加し、前記読み出しトランジスタのドレイン電圧が変化したときの前記第一の電圧の値を、前記閾値電圧に対応する信号として読み出す撮像装置。
【請求項１１】
請求項１〜７のいずれか１項記載の撮像装置であって、
前記ＭＯＳ型イメージセンサが前記読み出しトランジスタのドレイン領域に接続された定電流源を備え、
前記信号読み出し部は、前記読み出しトランジスタのゲート電極に固定レベルの前記第一の電圧を印加した状態で、前記定電流源により前記読み出しトランジスタのドレイン領域に一定電流を流して前記読み出しトランジスタ及び前記定電流源をソースフォロア回路として動作させ、前記読み出しトランジスタのソース領域の電位を前記閾値電圧に対応する信号として読み出す撮像装置。
【請求項１２】
請求項１〜１１のいずれか１項記載の撮像装置であって、
前記光電変換部が、半導体基板内に形成された埋め込み型フォトダイオードである撮像装置。
【請求項１３】
複数の画素部を含むＭＯＳ型イメージセンサを用いた撮像方法であって、
前記画素部は、光電変換部と、前記光電変換部で発生した電荷が注入されるフローティングゲートを含む半導体メモリと、前記フローティングゲートと電気的に接続されたフローティングゲートを有し前記フローティングゲートに注入された電荷量に応じて閾値電圧が変化する読み出しトランジスタとを含み、
前記読み出しトランジスタのゲート電極に第一の電圧を印加した状態で前記読み出しトランジスタの閾値電圧に対応する信号を読み出す信号読み出しステップと、
前記信号読み出しステップでの前記第一の電圧の印加中に前記半導体メモリのゲート電極に第二の電圧を印加する電圧印加ステップと、
前記第二の電圧のパターンを可変制御する電圧制御ステップとを備える撮像方法。
【請求項１４】
請求項１３記載の撮像方法であって、
前記読み出しステップと前記電圧印加ステップを、前記フローティングゲートに前記電荷を注入した状態で、前記第二の電圧のパターンを変えて複数回行う撮像方法。
【請求項１５】
請求項１４記載の撮像方法であって、
全ての前記画素部から読み出された信号を総称して信号データとし、
前記第二の電圧のパターンを変えて複数回行った信号読み出しにより得られた利得の異なる複数の前記信号データを合成する信号合成ステップを備える撮像方法。
【請求項１６】
請求項１５記載の撮像方法であって、
前記信号合成ステップでは、前記複数の信号データの合成割合を前記信号データのレベルに応じて変更する撮像方法。
【請求項１７】
請求項１６記載の撮像方法であって、
前記信号合成ステップでは、同一の前記画素部から読み出された複数の信号のうち、利得が最低の前記信号のレベルが第一の閾値を下回っており、利得が最高の前記信号のレベルが前記第一の閾値を上回っている場合、前記複数の信号を利得が大きいものほど大きな割合で合成し、利得が最高の前記信号のレベルが前記第一の閾値よりも大きな第二の閾値を越えており、利得が最低の前記信号のレベルが前記第一の閾値と前記第二の閾値の間にある場合、前記複数の信号を利得が小さいものほど大きな割合で合成する撮像方法。
【請求項１８】
請求項１３記載の撮像方法であって、
全ての前記画素部から得られた前記信号のうち飽和している信号の数が所定範囲に収まるまで、前記信号読み出しステップ及び前記電圧印加ステップを前記第二の電圧のパターンを変えて実施する撮像方法。
【請求項１９】
請求項１３〜１８のいずれか１項記載の撮像方法であって、
前記第二の電圧が、前記第一の電圧の印加中はレベルが変化しない一定電圧であり、
前記電圧制御ステップでは、前記一定電圧のレベルを変えることで前記第二の電圧のパターンを変更する撮像方法。
【請求項２０】
請求項１３〜１８のいずれか１項記載の撮像方法であって、
前記第一の電圧が、時間と共にレベルが変化する電圧であり、
前記第二の電圧が、前記第一の電圧との比が常に一定となるようにレベルが変化する電圧であり、
前記電圧制御ステップでは、前記比を変えることで前記第二の電圧のパターンを変更する撮像方法。
【請求項２１】
請求項１３〜１８のいずれか１項記載の撮像方法であって、
前記第一の電圧が、時間と共にレベルが変化する電圧であり、
前記第二の電圧が、前記第一の電圧との差が常に一定となるようにレベルが変化する電圧であり、
前記電圧制御ステップでは、前記差を変えることで前記第二の電圧のパターンを変更する撮像方法。
【請求項２２】
請求項１３〜２１のいずれか１項記載の撮像方法であって、
前記信号読み出しステップでは、前記読み出しトランジスタのドレインをプリチャージした状態から前記読み出しトランジスタのゲート電極に単調変化する前記第一の電圧を印加し、前記読み出しトランジスタのドレイン電圧が変化したときの前記第一の電圧の値を、前記閾値電圧に対応する信号として読み出す撮像方法。
【請求項２３】
請求項１３〜１９のいずれか１項記載の撮像方法であって、
前記信号読み出しステップでは、前記読み出しトランジスタのゲート電極に固定レベルの前記第一の電圧を印加した状態で、前記読み出しトランジスタのドレイン領域に接続された定電流源により前記読み出しトランジスタのドレイン領域に一定電流を流して前記読み出しトランジスタ及び前記定電流源をソースフォロア回路として動作させ、前記読み出しトランジスタのソース領域の電位を前記閾値電圧に対応する信号として読み出す撮像方法。
【請求項２４】
請求項１３〜２３のいずれか１項記載の撮像方法であって、
前記光電変換部が、半導体基板内に形成された埋め込み型フォトダイオードである撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及び撮像方法に関する。
【背景技術】
【０００２】
従来のＭＯＳ型イメージセンサは、ローリングシャッタ（フォーカルプレーンシャッタ）方式とよばれるように、各ラインの露光時間は一定であっても、露光開始タイミングがライン毎にずれているため、特に動く被写体を撮像した場合に撮影後の画像が歪むという問題があった。例えば、被写体（電車）が露光期間中に右から左に移動すると、撮影後の被写体（電車）はひし形に変形した画像となる。また、被写体が画面上、下から上に移動すると撮影後の画像は「縮み」、逆に被写体が画面上、上から下に移動すると撮影後の画像は「伸びる」ことになる。
【０００３】
このような問題を解決したＭＯＳ型イメージセンサが、特許文献１に開示されている。特許文献１に開示されたＭＯＳ型イメージセンサは、フローティングゲートを有するＭＯＳトランジスタを画素部毎に設けている。そして、画素部のフォトダイオードで発生した電荷を該画素部のフローティングゲートに注入し、該フローティングゲートに注入した電荷に応じた信号を読み出す構成となっている。
【０００４】
特許文献１に開示されたＭＯＳ型イメージセンサによれば、ソースフォロアアンプ及び選択トランジスタを有していないため、１画素部あたりのトランジスタ数を少なくすることができ、微細化が進んだ場合でも、感度を向上させることができる。また、フローティングゲートと基板の間の絶縁膜のポテンシャル障壁により電荷が隔離されており、フローティングゲートに注入された電荷に暗電流や過大光による不要電荷が混入しないため、ＳＮを向上させることができる。
【０００５】
近年のデジタルカメラでは、高画質化のために、広ダイナミックレンジ撮像、高ＳＮ撮像を実現することが必要になっている。広ダイナミックレンジ撮像を実現するための手法としては、第一の方法と第二の方法が知られている。
【０００６】
第一の方法は、受光面積の異なる主画素と副画素を固体撮像素子に設け、主画素から得られた信号と副画素から得られた信号を合成するものである。第二の方法は、構造は同一であるが露光時間を独立に制御できる主画素と副画素を固体撮像素子に設け、主画素と副画素で露光時間を変えた撮像を実施し、この撮像によって主画素から得られる信号と副画素から得られる信号を合成するものである。
【０００７】
第一の方法は、主画素と副画素を作り分ける必要があるため、固体撮像素子の製造プロセスが複雑になる。また、主画素と副画素に位置的なズレがあるため、解像度等が低下する。
【０００８】
第二の方法は、主画素から得られる信号と副画素から得られる信号の同時刻性を確保することができないため、高速で動く被写体に適応しづらい。
【０００９】
特許文献１に開示された撮像装置は、感度向上、ＳＮ向上、グローバルシャッタ駆動可能等のメリットが多いため、この撮像装置において広ダイナミックレンジ撮像、更なる高ＳＮ撮像が実現できれば、今までにない高画質撮像が可能な撮像装置を提供することができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００２−２８０５３７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、上記事情に鑑みてなされたものであり、グローバルシャッタ駆動かつ高画質撮像が可能な撮像装置を低コストで提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の撮像装置は、複数の画素部を含むＭＯＳ型イメージセンサを備える撮像装置であって、前記画素部は、光電変換部と、前記光電変換部で発生した電荷が注入されるフローティングゲートを含む半導体メモリと、前記フローティングゲートと電気的に接続されたフローティングゲートを有し前記フローティングゲートに注入された電荷量に応じて閾値電圧が変化する読み出しトランジスタとを含み、前記読み出しトランジスタのゲート電極に第一の電圧を印加した状態で前記読み出しトランジスタの閾値電圧に対応する信号を読み出す信号読み出し部と、前記信号読み出し部による前記第一の電圧の印加中に前記半導体メモリのゲート電極に第二の電圧を印加する電圧印加部と、前記第二の電圧のパターンを可変制御する電圧制御部とを備える。
【００１３】
本発明の撮像方法は、複数の画素部を含むＭＯＳ型イメージセンサを用いた撮像方法であって、前記画素部は、光電変換部と、前記光電変換部で発生した電荷が注入されるフローティングゲートを含む半導体メモリと、前記フローティングゲートと電気的に接続されたフローティングゲートを有し前記フローティングゲートに注入された電荷量に応じて閾値電圧が変化する読み出しトランジスタとを含み、前記読み出しトランジスタのゲート電極に第一の電圧を印加した状態で前記読み出しトランジスタの閾値電圧に対応する信号を読み出す信号読み出しステップと、前記信号読み出しステップでの前記第一の電圧の印加中に前記半導体メモリのゲート電極に第二の電圧を印加する電圧印加ステップと、前記第二の電圧のパターンを可変制御する電圧制御ステップとを備える。
【発明の効果】
【００１４】
本発明によれば、グローバルシャッタ駆動かつ高画質撮像が可能な撮像装置を低コストで提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態を説明するための撮像装置の概略構成を示す図
【図２】図１に示すデジタルカメラにおけるＭＯＳ型イメージセンサの概略構成を示す図
【図３】図２に示したＭＯＳ型イメージセンサにおける画素アレイの概略構成を示す図
【図４】図３に示した画素アレイにおける画素部の内部構成を示す等価回路図
【図５】図３に示した画素アレイにおける画素部と、図２に示したＭＯＳ型イメージセンサにおける読み出し部及び垂直駆動走査回路の概略構成を示す図
【図６】ＷＣＧ電圧Ｖ（ｔ）とＲＣＧ電圧Ｖ（ｔ）の関係の一例を示す図
【図７】ＷＣＧ電圧Ｖ（ｔ）とＲＣＧ電圧Ｖ（ｔ）の関係の一例を示す図
【図８】ＷＣＧ電圧Ｖ（ｔ）とＲＣＧ電圧Ｖ（ｔ）の関係の一例を示す図
【図９】広ダイナミックレンジ撮像のイメージを説明する図
【図１０】図１に示したデジタルカメラの変形例を示した図
【図１１】図１０に示したデジタルカメラの信号読み出し動作を説明するためのフローチャート
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について図面を参照して説明する。
【００１７】
図１は、本発明の一実施形態を説明するための撮像装置の概略構成を示す図である。撮像装置としては、デジタルカメラ及びデジタルビデオカメラ等の撮像装置、電子内視鏡及びカメラ付携帯電話機等に搭載される撮像モジュール、等があり、ここではデジタルカメラを例にして説明する。
【００１８】
図１に示すデジタルカメラは、撮影レンズ１と、絞り２と、赤外線カットフィルタ３と、光学ローパスフィルタ４と、ＭＯＳ型イメージセンサ５と、アナログ信号処理部６と、ＡＤ変換部７と、レンズ駆動部８と、絞り駆動部９と、撮像素子駆動部１０と、システム制御部１１と、補助光発光部１２と、操作部１４と、メインメモリ１６と、メインメモリ１６に接続されたメモリ制御部１５と、デジタル信号処理部１７と、着脱自在の記録媒体２１が接続される外部メモリ制御部２０と、カメラ背面等に搭載された液晶表示部２３が接続される表示制御部２２とを備える。
【００１９】
絞り２、赤外線カットフィルタ３、及び光学ローパスフィルタ４は、撮影レンズ１とＭＯＳ型イメージセンサ５との間に、この順番で設けられている。
【００２０】
補助光発光部１２は、撮影時に被写体を照明するための補助光を発光するものであり、キセノン管、ＬＥＤ等によって補助光を発光する。
【００２１】
システム制御部１１は、レンズ駆動部８を制御して撮影レンズ１の位置をフォーカス位置に調整したりズーム調整を行ったりする。システム制御部１１は、絞り駆動部９を介し絞りの開口量を制御して露光量調整を行う。システム制御部１１は、撮像素子駆動部１０を介してＭＯＳ型イメージセンサ５を駆動し、撮影レンズ１を通して撮像した被写体像を撮像信号として出力させる。システム制御部１１には、操作部１４を通してユーザからの指示信号が入力される。
【００２２】
アナログ信号処理部６は、ＭＯＳ型イメージセンサ５から出力される撮像信号に相関二重サンプリング処理及び信号増幅処理を施す。ＡＤ変換部７は、アナログ信号処理部６で処理後の撮像信号をデジタル信号に変換する。デジタル信号処理部１７は、ＡＤ変換部７から出力された撮像信号に補間演算やガンマ補正演算，ＲＧＢ／ＹＣ変換処理等を行って画像データを生成する。
【００２３】
メモリ制御部１５、デジタル信号処理部１７、外部メモリ制御部２０、及び表示制御部２２は、制御バス２４及びデータバス２５によって相互に接続され、システム制御部１１からの指令によって制御される。
【００２４】
図２は、図１に示すデジタルカメラにおけるＭＯＳ型イメージセンサの概略構成を示す図である。図２に示したように、ＭＯＳ型イメージセンサ５は、半導体基板５１に形成された画素アレイ５２、垂直駆動走査回路５３、駆動制御回路５４、読み出し部５５、信号線５６、及び水平駆動走査回路５７を備える。
【００２５】
画素アレイ５２は、詳細は後述するが、二次元状に配列された複数の画素部を含む。後述する例では、複数の画素部が、行方向に並ぶ複数の画素部からなる画素部行を行方向に直交する列方向に複数並べた配置、又は、列方向に並ぶ複数の画素部からなる画素部列を行方向に複数並べた配置となっている。
【００２６】
垂直駆動走査回路５３は、画素アレイ５２に含まれる複数の画素部の駆動を行うものであり、複数の画素部行を１つずつ選択して駆動することが可能になっている。
【００２７】
駆動制御回路５４は、垂直駆動走査回路５３、読み出し部５５、及び水平駆動走査回路５７を統括制御する。
【００２８】
読み出し部５５は、複数の画素部列の各々に対応して設けられた読み出し回路を含んで構成されている。読み出し部５５の詳細は後述する。
【００２９】
水平駆動走査回路５７は、読み出し部５５に含まれる複数の読み出し回路の各々に接続されたスイッチと、このスイッチをオンオフ制御する制御回路とで構成されている。このスイッチがオンされることにより、読み出し回路で読み出された信号が信号線５６に出力される。
【００３０】
図３は、図２に示したＭＯＳ型イメージセンサにおける画素アレイの概略構成を示す平面模式図である。図２に示すように、画素アレイ５２は、複数の画素部５２ａ（図中Ｐｉｘｅｌと表記）と、容量５２ｂと、読み出し制御線ＲＬと、書き込み制御線ＷＬと、リセット制御線ＲＳＴと、リセット電源線Ｖｒｓｔと、信号線ＢＬとを含む。複数の画素部５２ａは、上述したように、半導体基板５１上の行方向Ｘと列方向Ｙに二次元状（図２の例では正方格子状）に配列されている。容量５２ｂは、各画素部列に対応して設けられている。
【００３１】
画素部５２ａは、光を受光してその受光量に応じた電荷を発生すると共に、この発生した電荷に応じた信号を出力するものである。
【００３２】
読み出し制御線ＲＬと、書き込み制御線ＷＬと、リセット制御線ＲＳＴと、リセット電源線Ｖｒｓｔは、それぞれ、１つの画素部行に対して１つ設けられている。読み出し制御線ＲＬ、書き込み制御線ＷＬ、及びリセット制御線ＲＳＴは、それぞれ、対応する画素部行の各画素部５２ａと垂直駆動走査回路５３とに接続されている。リセット電源線Ｖｒｓｔは、対応する画素部行の各画素部５２ａと図示しない電源とに接続されている。
【００３３】
信号線ＢＬは、１つの画素部列に対して１つ設けられている。信号線ＢＬは、それに対応する画素部列の各画素部５２ａと、その画素部列に対応する容量５２ｂと、その画素部列に対応する読み出し部５５内の読み出し回路とに接続されている。
【００３４】
図４は、図３に示した画素アレイにおける画素部５２ａの概略構成を示した図である。図４に示したように、画素部５２ａは、リセットトランジスタＲＳＴｒと、半導体メモリである書き込みトランジスタＷＴと、読み出しトランジスタＲＴと、光電変換部ＰＤとを備える。
【００３５】
光電変換部ＰＤは、受光した光に応じて電荷を発生して蓄積するものである。光電変換部ＰＤは、半導体基板５１内に形成されたフォトダイオードで構成されている。例えば、ｎ型シリコン基板に形成したｐウェル層内にｎ型不純物層を形成し、このｎ型不純物層とｐウェル層とのｐｎ接合によってフォトダイオードを形成することができる。このｎ型不純物層の表面にｐ型不純物層を設け、ｎ型不純物層を、ｎ型シリコン基板最表面ではなくｎ型シリコン基板内部に形成した所謂埋め込み型フォトダイオードとすることで、ｎ型不純物層を完全空乏化することができる。
【００３６】
リセットトランジスタＲＳＴｒは、光電変換部ＰＤに蓄積された電荷を排出して、光電変換部ＰＤの電位を所定の電位にリセットするものである。リセットトランジスタＲＳＴｒのゲート電極ＲＧにはリセット制御線ＲＳＴが接続されている。リセットトランジスタＲＳＴｒのドレイン領域には、リセット電源線Ｖｒｓｔが接続されている。
【００３７】
書き込みトランジスタＷＴは、半導体基板５１上に形成されたトンネル酸化膜上に設けられたフローティングゲートＦＧと、このフローティングゲートＦＧ上方に設けられたゲート電極である書き込みコントロールゲートＷＣＧとを有している。書き込みトランジスタＷＴのソース領域は、光電変換部ＰＤとなっている。書き込みトランジスタＷＴの書き込みコントロールゲートＷＣＧは書き込み制御線ＷＬに接続されている。この書き込みコントロールゲートＷＣＧに書き込み制御線ＷＬを介して書き込みパルスが印加されることで、ファウラ−ノルドハイム（Ｆ−Ｎ）トンネル電流を用いて電荷を注入するＦＮトンネル注入、ダイレクトトンネル注入等により、光電変換部ＰＤに蓄積された電荷がフローティングゲートＦＧに注入されて蓄積される。
【００３８】
なお、図４の例では、書き込みトランジスタＷＴを、ドレイン領域を省略した２端子構造としており、これにより構成の簡略化を図っている。
【００３９】
２端子デバイスとしては、抵抗、コイル、コンデンサ、ダイオード等があり、スイッチング、信号増幅のようなアクティブ（能動）デバイスでは存在しない。また、一般的なＭＯＳ型イメージセンサにおける画素選択、リセット、信号記録、及び信号読み出し等を行うためのアクティブデバイスであるトランジスタは２端子では機能しないことは常識として理解され、だれも試みることすらなかった。しかし、図３に示した画素部５２ａの構成は、書き込みトランジスタＷＴと読み出しトランジスタＲＴとでフローティングゲートＦＧを共有した構造をとっているため、書き込みトランジスタＷＴを２端子構造としても問題ないことが分かった。
【００４０】
これは、読み出しトランジスタＲＴ側において信号の読み出しを行うことができるため、書き込みトランジスタＷＴについては、専ら書き込み（フローティングゲートＦＧへの電荷注入）及び消去（フローティングゲートＦＧからの電荷引き抜き）の電荷移動だけができれば良いからである。このため、ＭＯＳ型イメージセンサ５では、書き込みトランジスタＷＴを２端子構造としている。なお、書き込みトランジスタＷＴは、ドレイン領域を設けた３端子構造であっても良い。
【００４１】
読み出しトランジスタＲＴは、書き込みトランジスタＷＴのフローティングゲートＦＧと電気的に接続されたフローティングゲートＦＧと、読み出し制御線ＲＬに接続されたゲート電極である読み出しコントロールゲートＲＣＧと、ソース領域と、ドレイン領域とを有する３端子構造のＭＯＳトランジスタである。読み出しトランジスタＲＴのソース領域は接地されている。読み出しトランジスタＲＴのドレイン領域は信号線ＢＬに接続されている。読み出しトランジスタＲＴのフローティングゲートＦＧは、書き込みトランジスタＷＴのフローティングゲートＦＧと一体化されていても良いし、書き込みトランジスタＷＴのフローティングゲートＦＧとは別にして、２つのフローティングゲートを配線で接続してあっても良い。図４の例では、読み出しトランジスタＲＴのフローティングゲートＦＧと、書き込みトランジスタＷＴのフローティングゲートＦＧは一体化されている。
【００４２】
図５は、図３に示した画素部５２ａと図２に示した読み出し部５５及び垂直駆動走査回路５３の内部構成を示す図である。
【００４３】
図５に示したように、垂直駆動走査回路５３は、スイッチ５３ａと、スイッチ５３ｂと、スイッチ５３ｃと、制御回路５３ｄとを備える。
【００４４】
スイッチ５３ａは、全ての画素部行に対応して設けられ、対応する画素部行の読み出し制御線ＲＬと、読み出し部５５内のＤＡ変換器５５１との間に接続されている。このスイッチ５３ａは、読み出し部５５内の読み出し制御回路５５０によってオンオフ制御される。
【００４５】
スイッチ５３ｂは、全ての画素部行に対応して設けられ、対応する画素部行の書き込み制御線ＷＬとＷＣＧ電圧制御部５８との間に接続されている。このスイッチ５３ｂは、垂直駆動走査回路５３内の制御回路５３ｄによってオンオフ制御される。ＷＣＧ電圧制御部５８は、図１に示した撮像素子駆動部１０に含まれる。
【００４６】
ＷＣＧ電圧制御部５８は、可変の電圧を生成して出力する。ＷＣＧ電圧制御部５８は、光電変換部ＰＤに蓄積された電荷をフローティングゲートＦＧに注入する電荷書き込み動作時には、トンネル酸化膜を電荷がトンネリングできる程度の大きさの書き込み電圧を出力する。ＷＣＧ電圧制御部５８は、読み出しトランジスタＲＴの閾値電圧に対応する信号を読み出す信号読み出し動作時には、複数パターンの電圧のいずれかを出力する。
【００４７】
スイッチ５３ｃは、全ての画素部行に対応して設けられ、対応する画素部行のリセット制御線ＲＳＴとリセットパルス供給部５９との間に接続されている。このスイッチ５３ｃは、垂直駆動走査回路５３内の制御回路５３ｄによってオンオフ制御される。リセットパルス供給部５９は、図１に示した撮像素子駆動部１０に含まれる。
【００４８】
リセットパルス供給部５９は、リセットトランジスタＲＳＴｒをオンするためのリセットパルスを生成して出力する。制御回路５３ｄは、光電変換部ＰＤの露光開始直前等の光電変換部ＰＤをリセットすべきタイミングにおいてのみ、スイッチ５３ｃをオンし、それ以外はスイッチ５３ｃをオフする。
【００４９】
読み出し部５５は、全ての画素部列で共通に設けられた読み出し制御回路５５０、ＤＡ変換器５５１、カウンタ５５２、及びプリチャージ回路５５３と、画素部列毎に独立して設けられた読み出し回路５５４とを備える。
【００５０】
読み出し回路５５４は、トランジスタ５５４ａ，５５４ｂと、センスアンプ５５４ｃと、ラッチ回路５５４ｄとを備える。
【００５１】
トランジスタ５５４ａは、対応する画素部列の信号線ＢＬとセンスアンプ５５４ｃの間に設けられ、信号線ＢＬとセンスアンプ５５４ｃとの接続制御を行う。トランジスタ５５４ｂは、対応する画素部列の信号線ＢＬとプリチャージ回路５５３との間に設けられ、プリチャージ回路５５３から供給する電圧の信号線ＢＬへの供給制御を行う。
【００５２】
センスアンプ５５４ｃは、トランジスタ５５４ａを介して接続される信号線ＢＬの電圧を監視し、この電圧が変化したときに検出信号をラッチ回路５５４ｄに出力する。例えば、信号線ＢＬの電圧が降下したことを検出しセンスアンプ出力を反転させる。
【００５３】
ラッチ回路５５４ｄは、検出信号が入力された時点でのカウンタ５５２のカウント値を保持する。
【００５４】
カウンタ５５２は、Ｎ−ｂｉｔカウンタ（例えばＮ＝８〜１２）であり、駆動制御回路５４の指示により、カウント値を初期値にリセットして、カウントを開始する。ＤＡ変換器５５１は、カウンタ５５２のカウント値（Ｎ個の１、０の組み合わせ）をアナログ信号に変換して、単調変化（例えば漸増又は漸減）するＲＣＧ電圧Ｖ（ｔ）を各画素部行の読み出し制御線ＲＬにスイッチ５３ａを介して供給する。
【００５５】
読み出し制御回路５５０は、トランジスタ５５４ａ，５５４ｂのオンオフを制御する。また、読み出し制御回路５５０は、垂直駆動走査回路５３に含まれるスイッチ５３ａのオンオフ制御を行い、任意の画素部行の読み出し制御線ＲＬにＲＣＧ電圧Ｖ（ｔ）を供給する制御を行う。
【００５６】
プリチャージ回路５５３は、トランジスタ５５４ｂを介して接続される信号線ＢＬに所定の電圧を供給して、信号線ＢＬに接続された容量５２ｂをプリチャージする。
【００５７】
ここで、この読み出し部５５による信号読み出し動作を説明する。まず、スイッチ５５４ｂをオンして容量５２ｂをプリチャージし、スイッチ５５４ａをオンして信号線ＢＬとセンスアンプ５５４ｃを導通する。容量５２ｂがプリチャージされた状態でスイッチ５３ａをオンし、読み出しコントロールゲートＲＣＧにＲＣＧ電圧Ｖ（ｔ）の印加を開始する。
【００５８】
ＲＣＧ電圧Ｖ（ｔ）の印加開始後、このＲＣＧ電圧Ｖ（ｔ）が読み出しトランジスタＲＴの閾値電圧を越えた時点で読み出しトランジスタＲＴが導通し、このとき、プリチャージされていた信号線ＢＬの電位が降下する。これがセンスアンプ５５４ｃによって検出されて反転信号が出力される。
【００５９】
ラッチ回路５５４ｄは、この反転信号を受けた時点におけるＲＣＧ電圧Ｖ（ｔ）の値に対応するカウント値を保持（ラッチ）する。これにより、該カウント値を、読み出しトランジスタＲＴの閾値電圧に対応した信号として読み出して保持することができる。
【００６０】
なお、読み出しトランジスタＲＴの閾値電圧に対応した信号の読み出しは、読み出し部５５以外の他の構成でも実現可能である。
【００６１】
例えば、容量５２ｂの代わりに定電流源を設け、読み出しコントロールゲートＲＣＧに一定電圧を印加した状態で、この定電流源により読み出しトランジスタＲＴのドレイン領域に一定電流を流して読み出しトランジスタＲＴ及び該定電流源をソースフォロア回路として動作させる。そして、読み出しトランジスタＲＴのソース領域の電圧を検知することで、読み出しトランジスタＲＴの閾値電圧に対応する信号を読み出すことができる。
【００６２】
ＭＯＳ型イメージセンサ５の特徴は、この信号読み出し動作時において、スイッチ５３ｂがオンし、書き込みコントロールゲートＷＣＧに所定パターンの電圧（以下、ＷＣＧ電圧Ｖ（ｔ）という）が印加される点である。以下、信号読み出し動作時に書き込みコントロールゲートＷＣＧにＷＣＧ電圧Ｖ（ｔ）を印加する理由について説明する。
【００６３】
画素部５２ａでは、光電変換部ＰＤで蓄積された電荷がフローティングゲートＦＧに注入されるが、フローティングゲートＦＧ内での電荷の分布は、書き込みコントロールゲートＷＣＧと読み出しコントロールゲートＲＣＧに印加される電圧によって変化する。
【００６４】
例えば、（ＷＣＧ電圧Ｖ（ｔ）＝ＲＣＧ電圧Ｖ（ｔ））であれば、フローティングゲートＦＧ内の電荷分布はフローティングゲートＦＧ全体で均等になる。これに対し、（ＷＣＧ電圧Ｖ（ｔ）＜ＲＣＧ電圧Ｖ（ｔ））であれば、フローティングゲートＦＧ全体のうち、読み出しコントロールゲートＲＣＧ下方にある部分の電荷密度が、書き込みコントロールゲートＷＣＧの下方にある部分の電荷密度よりも高くなる。（ＷＣＧ電圧Ｖ（ｔ）＞ＲＣＧ電圧Ｖ（ｔ））であれば、フローティングゲートＦＧ全体のうち、読み出しコントロールゲートＲＣＧ下方にある部分の電荷密度が、書き込みコントロールゲートＷＣＧの下方にある部分の電荷密度よりも低くなる。
【００６５】
このように、フローティングゲートＦＧ内での電荷分布が変化すると、読み出しトランジスタＲＴの閾値電圧もそれによって変化することになる。つまり、フローティングゲートＦＧに注入する電荷量が同じであっても、その電荷分布を変えることで、読み出しトランジスタＲＴの閾値電圧を変えることができ、電荷−信号変換の利得を制御することができる。ＷＣＧ電圧Ｖ（ｔ）とＲＣＧ電圧Ｖ（ｔ）と電荷−信号変換の利得との関係は以下のとおりである。
【００６６】
（ＷＣＧ電圧Ｖ（ｔ）＜ＲＣＧ電圧Ｖ（ｔ））のとき、電荷−信号変換の利得Ｇ１
（ＷＣＧ電圧Ｖ（ｔ）＝ＲＣＧ電圧Ｖ（ｔ））のとき、電荷−信号変換の利得Ｇ２（＜Ｇ１）
（ＷＣＧ電圧Ｖ（ｔ）＞ＲＣＧ電圧Ｖ（ｔ））のとき、電荷−信号変換の利得Ｇ３（＜Ｇ２）
【００６７】
信号読み出し時、読み出しコントロールゲートＲＣＧに印加するＲＣＧ電圧Ｖ（ｔ）は単調変化する固定のパターンであるため、このデジタルカメラでは、ＷＣＧ電圧制御部５８が書き込みコントロールゲートＷＣＧに印加するＷＣＧ電圧Ｖ（ｔ）のパターンを可変制御することにより、電荷−信号変換の利得を制御するものとしている。ＷＣＧ電圧Ｖ（ｔ）のパターンを可変制御する例としては以下の３つが挙げられる。
【００６８】
（第一の例）
図６は、図４に示す読み出しコントロールゲートＲＣＧ及び書き込みコントロールゲートＷＣＧに信号読み出し動作時に印加する電圧パターンの第一の例を示した図である。図６に示すように、ＲＣＧ電圧Ｖ（ｔ）は、印加開始と共にレベルが単調増加するパターンとなっている。また、ＷＣＧ電圧Ｖ（ｔ）は、時間に関わらずレベルが一定（レベルａ）となるパターンになっている。
【００６９】
ＷＣＧ電圧制御部５８では、図６に示したＷＣＧ電圧Ｖ（ｔ）のレベルａの大きさを変えることにより、利得を制御することができる。具体的には、ＷＣＧ電圧制御部５８は、利得を大きくするときはレベルａを低くしたパターンのＷＣＧ電圧Ｖ（ｔ）を印加し、利得を小さくするときはレベルａを高くしたパターンのＷＣＧ電圧Ｖ（ｔ）を印加する。
【００７０】
（第二の例）
図７は、図４に示す読み出しコントロールゲートＲＣＧ及び書き込みコントロールゲートＷＣＧに信号読み出し動作時に印加する電圧パターンの第二の例を示した図である。図７に示すように、ＲＣＧ電圧Ｖ（ｔ）とＷＣＧ電圧Ｖ（ｔ）は、それぞれ、印加開始と共にレベルが単調増加するパターンとなっている。ただし、ＷＣＧ電圧Ｖ（ｔ）は、ＲＣＧ電圧Ｖ（ｔ）との比が常に一定となるような傾きに設定されている。図７において、任意の時刻におけるＲＣＧ電圧Ｖ（ｔ），ＷＣＧ電圧Ｖ（ｔ）のレベルをそれぞれｂ，ｃとすると、ｂ：ｃは全ての時刻で一定となっている。
【００７１】
ＷＣＧ電圧制御部５８では、ＲＣＧ電圧Ｖ（ｔ）とＷＣＧ電圧Ｖ（ｔ）の比（ｂ：ｃ）を変えることにより、利得を制御する。具体的には、ＷＣＧ電圧制御部５８は、利得を大きくするときは、レベルｃを小さく（傾きを小さく）したパターンのＷＣＧ電圧Ｖ（ｔ）を印加し、利得を小さくするときはレベルｃを大きく（傾きを大きく）したパターンのＷＣＧ電圧Ｖ（ｔ）を印加する。
【００７２】
（第三の例）
図８は、図４に示す読み出しコントロールゲートＲＣＧ及び書き込みコントロールゲートＷＣＧに信号読み出し動作時に印加する電圧パターンの第三の例を示した図である。図８に示すように、ＲＣＧ電圧Ｖ（ｔ）とＷＣＧ電圧Ｖ（ｔ）は、それぞれ、印加開始と共にレベルが単調増加するパターンとなっている。ただし、ＷＣＧ電圧Ｖ（ｔ）は、ＲＣＧ電圧Ｖ（ｔ）に対して常にレベル差ｄをもってレベルが変化するパターンとなっている。レベル差ｄは、式で表すと｛ＷＣＧＶ（ｔ）−ＲＣＧＶ（ｔ）｝であり、ＲＣＧＶ（ｔ）＞ＷＣＧＶ（ｔ）のときは、その値がマイナスとなり、ＲＣＧＶ（ｔ）＜ＷＣＧＶ（ｔ）のときは、その値がプラスとなる。
【００７３】
ＷＣＧ電圧制御部５８では、このレベル差ｄを変えることにより、利得を制御する。具体的には、ＷＣＧ電圧制御部５８は、利得を大きくするときは、レベル差ｄが小さくなるようなパターンのＷＣＧ電圧Ｖ（ｔ）を印加し、利得を小さくするときはレベル差ｄが大きくなるようなパターンのＷＣＧ電圧Ｖ（ｔ）を印加する。
【００７４】
このＭＯＳ型イメージセンサ５では、フローティングゲートＦＧに注入された電荷が、それを消去する駆動を実施しない限りは、消えることがない。このため、１回の撮像（１回のフローティングゲートＦＧへの電荷注入）に対し、複数回の信号読み出しを行うことが可能である。
【００７５】
そこで、このデジタルカメラでは、１回の撮像に対して複数回の信号読み出し動作を行うと共に、その複数回の信号読み出し動作の各々で利得（ＷＣＧ電圧Ｖ（ｔ）のパターン）を変えることで、同一被写体に対して感度の異なる複数の信号を得られるようにしている。
【００７６】
このようにすることで、複数の信号を合成することにより、ダイナミックレンジを拡大することが可能である。以下では、ダイナミックレンジ拡大撮像を行う際のデジタルカメラの動作について説明する。以下の説明は、ＭＯＳ型イメージセンサ５を、全画素部で同時に露光し、画素部行単位で信号読み出しを順次行う、いわゆるグローバルシャッタ方式で駆動した場合の動作を例にする。
【００７７】
露光開始前、駆動制御回路５４により、全ての画素部５２ａのフローティングゲートＦＧの電荷が消去される。この電荷消去は、例えば、フローティングゲートＦＧ近傍に設けた消去電極に電荷を引き抜く方法等を採用すればよい。
【００７８】
次に、垂直駆動走査回路５３が、全てのリセット制御線ＲＳＴに接続されたスイッチ５３ｃをオンして、全ての画素部５２ａの光電変換部ＰＤの電位を所定のリセット電圧にリセットする。
【００７９】
次に、垂直駆動走査回路５３は、全てのリセット制御線ＲＳＴに接続されたスイッチ５３ｃをオフする。これにより、全ての画素部５２ａの露光が開始される。
【００８０】
露光終了タイミングになると、垂直駆動走査回路５３は、全ての書き込み制御線ＷＬに接続されたスイッチ５３ｂをオンする。これにより、全ての画素部５２ａの書き込みコントロールゲートＷＣＧには書き込み電圧が印加され、露光開始から光電変換部ＰＤに蓄積された電荷がフローティングゲートＦＧに注入される。書き込み電圧の印加中も光電変換部ＰＤには光が入ってくるため、この光による電荷もフローティングゲートＦＧに注入される。垂直駆動走査回路５３が、全ての書き込み制御線ＷＬに接続されたスイッチ５３ｂをオフすると、全ての画素部５２ａの露光期間が終了する。
【００８１】
次に、信号読み出し動作が開始する。まず、読み出し制御回路５５０が、全ての画素部列に対応するトランジスタ５５４ａ，５５４ｂをオンして、信号線ＢＬとセンスアンプ５５４ｃを導通し、信号線ＢＬの電位をプリチャージする。
【００８２】
次に、読み出し制御回路５５０及び垂直駆動走査回路５３が、ｎ行目の画素部行に対応する読み出し制御線ＲＬ及び書き込み制御線ＷＬに接続されたスイッチ５３ａ，スイッチ５３ｂをオンする。
【００８３】
これにより、ｎ行目の画素部行の各画素部５２ａの読み出しコントロールゲートＲＣＧへのＲＣＧ電圧Ｖ（ｔ）の供給を開始し、書き込みコントロールゲートＷＣＧへのＷＣＧ電圧Ｖ（ｔ）の供給を開始する。
【００８４】
なお、スイッチ５３ａのオンと同時に、カウンタ５５２はカウント値をリセットし、カウントをスタートする。ここでＷＣＧ電圧制御部５８から供給されるＷＣＧ電圧Ｖ（ｔ）をＷＣＧ電圧Ｖ１（ｔ）とする。ＷＣＧ電圧Ｖ１（ｔ）は、ここでは図６に示したような固定電圧とする。
【００８５】
ＲＣＧ電圧Ｖ（ｔ）がある値を超えた瞬間、読み出しトランジスタＲＴのドレイン信号が流れ、信号線ＢＬの容量５２ｂに蓄積された電荷がディスチャージし、信号線ＢＬの電位がプリチャージ前の値に戻る。その時のデジタルカウント値がラッチ回路５５４ｄにラッチ（保持）される。
【００８６】
ｎ行目の画素部行の各画素部５２ａから信号が読み出され、ラッチ回路５５４ｄにラッチされると、読み出し制御回路５５０及び垂直駆動走査回路５３は、トランジスタ５５４ａ，５５４ｂとｎ行目の画素部行のスイッチ５３ａ、スイッチ５３ｂをオフにする。
【００８７】
次に、水平駆動走査回路５７の制御により、１つの画素部列に対応するラッチ回路５５４ｄが選択されると、このラッチ回路５５４ｄから信号が信号線５６に読み出されてＭＯＳ型イメージセンサ５外部に出力される。水平駆動走査回路５７は全ての画素部列に対応するラッチ回路５５４ｄを順次選択し、１ライン分の信号を読み出す。
【００８８】
このような動作が全ての画素部行に対して実施されて、信号読み出し動作が終了する。全ての画素部５２ａから読み出された１フレーム分の信号データ（１）は、メインメモリ１６に一時記憶される。
【００８９】
次に、撮像素子駆動部１０は、ＷＣＧ電圧Ｖ１（ｔ）を、利得がＷＣＧ電圧Ｖ１（ｔ）のときよりも大きくなるようなパターンであるＷＣＧ電圧Ｖ２（ｔ）に変更して、上述した信号読み出し動作を実施する。この信号読み出し動作によって得られた１フレーム分の信号データ（２）はメインメモリ１６に一時記憶される。
【００９０】
撮像素子駆動部１０は、このような信号読み出し動作を、利得が徐々に大きくなるようにＮ回（Ｎは２以上の自然数）実施して、信号データ（１）〜信号データ（Ｎ）をメインメモリ１６に記憶させる。なお、利得が徐々に小さくなるようにＮ回の信号読み出しを実施してもよい。
【００９１】
Ｎ回の信号読み出し動作が終了し、メインメモリ１６にＮ組の信号データが記憶された後、デジタル信号処理部１７により、ダイナミックレンジ拡大処理が実施される。
【００９２】
具体的には、デジタル信号処理部１７は、Ｎ組の信号データを合成する。この合成方法として、Ｎ組の信号データを重み付けして加算する処理等がある。以下、この処理について具体的に説明する。
【００９３】
例えば、デジタル信号処理部１７は、１回の撮像で得られたＮ組の信号データの各々に含まれる各画素部５２ａから得られた信号（画素信号という）のレベルに応じてＮ組の画素信号の合成時の重み付け割合を決定する。
【００９４】
例えば、画素部５２ａからＮ回の読み出しで得られたＮ個の画素信号を合成する例を説明する。まず、Ｎ個の画素信号のうち、利得が最低の画素信号と最大の画素信号のレベルを閾値と比較する。例えば、画素信号のレベルに２つの閾値（上限値と下限値）を設定する。例えば、ＡＤ変換レンジの最大出力レベルを上限値とし、該最大出力レベルの５％程度のレベルを下限値とする。
【００９５】
利得が最低の画素信号のレベルが下限値を下回っており、利得が最高の画素信号のレベルが下限値を上回っている場合、Ｎ個の画素信号を合成する際には、利得が大きい画素信号ほど、重み付け割合を大きくして合成する。また、利得が最高の画素信号のレベルが上限値を超えており、利得が最低の画素信号のレベルが上限値と下限値の間にある場合、Ｎ個の画素信号を合成する際には、利得が小さい画素信号ほど、重み付け割合を大きくして合成する。利得が最低の画素信号のレベルが上限値を超えていたり、利得が最高の画素信号のレベルが下限値を下回っていたりした場合には、Ｎ個の画素信号の全てが上限値を超えるか下限値を下回ることになるため、重み付け割合は一律とすればよい。
【００９６】
このようにすることで、ダイナミックレンジを良好に拡大することができる。
【００９７】
図９は、ダイナミックレンジ拡大処理を説明するための図である。図９に示した画像Ｂのようなチャートを撮像した場合を例にすると、利得を小さくして得た信号データ（１）に基づく画像はＡ１のようになる。また、利得を信号データ（１）よりも大きくして得た信号データ（２）に基づく画像はＡ２のようになる。また、利得を信号データ（Ｎ−１）よりも大きくして得た信号データ（Ｎ）に基づく画像はＡＮのようになる。画像Ａ１〜ＡＮを合成することで、画像Ｂと同等の画像Ｃを得ることができる。
【００９８】
以上のように、このデジタルカメラによれば、１回の撮像で利得を変えた複数回の信号読み出し動作を実施することができるため、以下のような効果を得ることができる。
【００９９】
・信号データ（１）〜信号データ（Ｎ）は、時間的にずれのない全く同一の被写体を撮像して得られるものとなっているため、高速に動く被写体を撮像した場合であっても、画質劣化を招くことなく、ダイナミックレンジを拡大することができる。
・信号読み出し動作を何回でも行うことができるため、ダイナミックレンジ拡大幅を細かく調整することができ、被写体に応じて最適な画質を実現することができる。
・全ての光電変換部ＰＤは同一構造でよいため、製造工程が複雑にならず、製造コストの上昇を抑えることができる。
・ダイナミックレンジを拡大するために必要な複数（例えば２つ）の信号を１つの画素部から得ることができるため、ダイナミックレンジを拡大するために必要な２つの信号を２つの画素部を用いて得る構成と比較すると、解像度を２倍にすることができる。また、解像度が同じであれば、光電変換部ＰＤの面積を大きくすることができ、感度を向上させることができる。
・信号データ（１）〜信号データ（Ｎ）を取得する場合でも、全ての画素部で一律に露光時間を設定できるため、ＭＯＳ型イメージセンサの駆動を簡素化することができる。
【０１００】
なお、ここまでは、１回の撮像で利得を変えた複数回の信号読み出し動作を実施することができることを活かして、ダイナミックレンジを拡大する例を説明した。以下では、このことを活かし、読み出した信号に基づいて利得を変え、撮像画質が最適なものとなるように調整を行うことのできるデジタルカメラについて説明する。
【０１０１】
図１０は、図１に示したデジタルカメラの変形例を示す図である。図１０に示すデジタルカメラは、飽和画素数検出部１９を追加した点が図１に示すデジタルカメラとは異なる。
【０１０２】
飽和画素数検出部１９は、ＭＯＳ型イメージセン５から読み出された信号データを構成する画素信号のうち、飽和レベルに達している画素信号の数を検出して、その検出数をシステム制御部１１に通知する。
【０１０３】
以下、図１０に示すデジタルカメラの信号読み出し動作について説明する。図１１は、図１に示すデジタルカメラの信号読み出し動作を説明するためのフローチャートである。
【０１０４】
露光が終了して電荷がフローティングゲートＦＧに注入された後、撮像素子駆動部１０は、ＷＣＧ電圧Ｖ（ｔ）＝Ｖ１（ｔ）として、信号読み出し動作を開始する（ステップＳ１０１）。Ｖ１（ｔ）は、図６〜図８に示したように、時間に関わらずレベルが一定のパターン、時間と共に単調変化しかつＲＣＧ電圧Ｖ（ｔ）との比が一定のパターン、時間と共に単調変化しかつＲＣＧ電圧Ｖ（ｔ）との差が一定のパターンのいずれかである。
【０１０５】
信号読み出し動作が終了すると、１フレーム分の信号データがメインメモリ１６に一時記憶される。飽和画素数検出部１９は、この信号データを取得し、この信号データを構成する画素信号のうち飽和レベルに達している画素信号の数（以下、飽和画素数という）を検出する（ステップＳ１０３）。
【０１０６】
次に、システム制御部１１が、検出された飽和画素数が所定範囲（閾値Ｔｈ１よりも大きく、閾値Ｔｈ２以下の範囲）内にあるか否かを判定し、所定範囲内にある場合には信号読み出し動作を終了して、デジタル信号処理部１７により信号データに対してデジタル信号処理を実施させる。一方、システム制御部１１は、飽和画素数が所定範囲を外れていた場合には、飽和画素数が所定範囲に収まるまで、撮像素子駆動部１０を介してＷＧＧ電圧Ｖ（ｔ）を変えて信号読み出し動作を行う。
【０１０７】
具体的には、システム制御部１１は、飽和画素数が閾値Ｔｈ１以下であった場合、ＷＣＧ電圧Ｖ（ｔ）を、直前の信号読み出し動作時よりも利得が大きくなるようなパターンに変更し、撮像素子駆動部１０を介して、再び信号読み出し動作を実施する（ステップＳ１０４）。
【０１０８】
システム制御部１１は、飽和画素数が閾値Ｔｈ２（＞Ｔｈ１）以上であった場合、ＷＣＧ電圧Ｖ（ｔ）を、直前の信号読み出し動作時よりも利得が小さくなるようなパターンに変更し、撮像素子駆動部１０を介して、再び信号読み出し動作を実施する（ステップＳ１０５）。
【０１０９】
ステップＳ１０４、ステップＳ１０５の信号読み出し動作によって得られた信号データはメインメモリ１６に記憶される。この信号データは、直前の信号読み出し動作で得られた信号データに上書きされる。
【０１１０】
次に、飽和画素数検出部１９は、ステップＳ１０４、ステップＳ１０５の信号読み出し動作で得られた信号データを取得し（ステップＳ１０６）、ステップＳ１０３に処理を戻して、この信号データの飽和画素数を検出する。このような処理が、飽和画素数が所定範囲に収まるまで繰り返し行われる。
【０１１１】
以上のように、飽和画素数を所定範囲に収めることができ、暗すぎる被写体、明るすぎる被写体であっても、黒つぶれや白とびを抑えて、精度良く再現することができる。
【０１１２】
なお、以上の説明では、光電変換部ＰＤをフォトダイオードとし、このフォトダイオードで発生した電荷をフローティングゲートＦＧに注入するものとしたが、これに限らない。半導体基板内の光電変換部ＰＤの代わりに電荷を蓄積するための電荷蓄積部（例えばｎ型不純物層）を設け、半導体基板上方には、一対の電極とこれらで挟まれた光電変換層を設け、一対の電極の一方と電荷蓄積部を電気的に接続し、光電変換層で発生した電荷を電荷蓄積部に蓄積させて、この電荷をフローティングゲートＦＧに注入する構成としてもよい。
【０１１３】
以上説明してきたように、本明細書には次の事項が開示されている。
【０１１４】
開示された撮像装置は、複数の画素部を含むＭＯＳ型イメージセンサを備える撮像装置であって、前記画素部は、光電変換部と、前記光電変換部で発生した電荷が注入されるフローティングゲートを含む半導体メモリと、前記フローティングゲートと電気的に接続されたフローティングゲートを有し前記フローティングゲートに注入された電荷量に応じて閾値電圧が変化する読み出しトランジスタとを含み、前記読み出しトランジスタのゲート電極に第一の電圧を印加した状態で前記読み出しトランジスタの閾値電圧に対応する信号を読み出す信号読み出し部と、前記信号読み出し部による前記第一の電圧の印加中に前記半導体メモリのゲート電極に第二の電圧を印加する電圧印加部と、前記第二の電圧のパターンを可変制御する電圧制御部とを備える。
【０１１５】
この構成により、第二の電圧のパターンによってフローティングゲート内の電荷の密度分布を変化させることができるため、読み出しトランジスタの閾値電圧の大きさを変えることができる。このため、フローティングゲートに注入された電荷量が同じであっても、第二の電圧のパターンによって閾値電圧の値を変えることができ、画素部から出力する信号の利得制御が可能となる。この構成によれば、画素部から出力される信号自体を増幅して利得制御しなくてすむため、ＳＮを向上させることができる。また、フローティングゲートに電荷を蓄積している限りは、信号の読み出しを何回も行うことができるため、第二の電圧を変えて複数回の信号読み出しを行うこともできる。このようにした場合には、同時刻性を持った感度の異なる複数の信号を得ることができるため、動く被写体でも画質劣化はなく、かつ、ダイナミックレンジを拡大することができる。また、光電変換部の構造は全画素部で同一でよいため、製造コストの上昇も抑えることができる。また、この複数の信号を得るために必要な画素部の数は１つですむため、複数の信号を得るために画素部を２つ使用する構成と比較して、画像データに使える画素部の数を増やすことができ、解像度を向上させることができる。
【０１１６】
開示された撮像装置は、前記フローティングゲートに前記電荷を注入した状態で、前記第二の電圧のパターンを変えて前記信号読み出し部により前記信号を利得を変えて複数回読み出す制御を行う制御部を備える。
【０１１７】
この構成により、感度の異なる複数の信号を得ることができるため、例えばこれらの信号を合成することで、ダイナミックレンジを拡大することができる。また、この複数の信号は、ある１つの露光期間で撮像して光電変換部に蓄積された電荷から得ることができるため、動く被写体であっても、画質が劣化することはない。また、この複数の信号を得るために必要な画素部あたりの光電変換部の数は１つですむため、複数の信号を得るために画素部を２つ使用する構成と比較して、解像度を向上させることができる。
【０１１８】
開示された撮像装置は、全ての前記画素部から読み出された信号を総称して信号データとし、前記制御部によって前記固体撮像素子から読み出される利得の異なる複数の信号データを合成する信号合成部を備える。
【０１１９】
この構成により、ダイナミックレンジを拡大させることができる。
【０１２０】
開示された撮像装置は、前記信号合成部が、前記複数の信号データの合成割合を前記信号データのレベルに応じて変更する。
【０１２１】
開示された撮像装置は、同一の前記画素部から読み出された複数の信号のうち、利得が最低の前記信号のレベルが第一の閾値を下回っており、利得が最高の前記信号のレベルが前記第一の閾値を上回っている場合、前記複数の信号を利得が大きいものほど大きな割合で合成し、利得が最高の前記信号のレベルが前記第一の閾値よりも大きな第二の閾値を越えており、利得が最低の前記信号のレベルが前記第一の閾値と前記第二の閾値の間にある場合、前記複数の信号を利得が小さいものほど大きな割合で合成する。
【０１２２】
開示された撮像装置は、全ての前記画素部から得られた前記信号のうち飽和している信号の数が所定範囲に収まるまで、前記第二の電圧のパターン変えて前記信号読み出し部により前記信号を読み出す制御を行う制御部を備える。
【０１２３】
この構成により、飽和している信号の数を所定範囲に収めることができ、低輝度部、高輝度部を精度良く再現することができる。
【０１２４】
開示された撮像装置は、前記第二の電圧が、前記第一の電圧の印加中はレベルが変化しない一定電圧であり、前記電圧制御部が、前記一定電圧のレベルを変えることで前記第二の電圧のパターンを変更する。
【０１２５】
開示された撮像装置は、前記第一の電圧が、時間と共にレベルが単調変化する電圧であり、前記第二の電圧が、前記第一の電圧との比が常に一定となるようにレベルが変化する電圧であり、前記電圧制御部が、前記比を変えることで前記第二の電圧のパターンを変更する。
【０１２６】
開示された撮像装置は、前記第一の電圧が、時間と共にレベルが単調変化する電圧であり、前記第二の電圧が、前記第一の電圧との差が常に一定となるようにレベルが変化する電圧であり、前記電圧制御部が、前記差を変えることで前記第二の電圧のパターンを変更する。
【０１２７】
開示された撮像装置は、前記信号読み出し部が、前記読み出しトランジスタのドレインをプリチャージした状態から前記読み出しトランジスタのゲート電極に単調変化する前記第一の電圧を印加し、前記読み出しトランジスタのドレイン電圧が変化したときの前記第一の電圧の値を、前記閾値電圧に対応する信号として読み出す。
【０１２８】
開示された撮像装置は、前記ＭＯＳ型イメージセンサが前記読み出しトランジスタのドレイン領域に接続された定電流源を備え、前記信号読み出し部は、前記読み出しトランジスタのゲート電極に固定レベルの前記第一の電圧を印加した状態で、前記定電流源により前記読み出しトランジスタのドレイン領域に一定電流を流して前記読み出しトランジスタ及び前記定電流源をソースフォロア回路として動作させ、前記読み出しトランジスタのソース領域の電位を前記閾値電圧に対応する信号として読み出す。
【０１２９】
開示された撮像装置は、前記光電変換部が、半導体基板内に形成された埋め込み型フォトダイオードである。
【０１３０】
開示された撮像方法は、複数の画素部を含むＭＯＳ型イメージセンサを用いた撮像方法であって、前記画素部は、光電変換部と、前記光電変換部で発生した電荷が注入されるフローティングゲートを含む半導体メモリと、前記フローティングゲートと電気的に接続されたフローティングゲートを有し前記フローティングゲートに注入された電荷量に応じて閾値電圧が変化する読み出しトランジスタとを含み、前記読み出しトランジスタのゲート電極に第一の電圧を印加した状態で前記読み出しトランジスタの閾値電圧に対応する信号を読み出す信号読み出しステップと、前記信号読み出しステップでの前記第一の電圧の印加中に前記半導体メモリのゲート電極に第二の電圧を印加する電圧印加ステップと、前記第二の電圧のパターンを可変制御する電圧制御ステップとを備える。
【０１３１】
開示された撮像方法は、前記読み出しステップと前記電圧印加ステップを、前記フローティングゲートに前記電荷を注入した状態で、前記第二の電圧のパターンを変えて複数回行う。
【０１３２】
開示された撮像方法は、全ての前記画素部から読み出された信号を総称して信号データとし、前記第二の電圧のパターンを変えて複数回行った信号読み出しにより得られた利得の異なる複数の前記信号データを合成する信号合成ステップを備える。
【０１３３】
開示された撮像方法は、前記信号合成ステップでは、前記複数の信号データの合成割合を前記信号データのレベルに応じて変更する。
【０１３４】
開示された撮像方法は、前記信号合成ステップでは、同一の前記画素部から読み出された複数の信号のうち、利得が最低の前記信号のレベルが第一の閾値を下回っており、利得が最高の前記信号のレベルが前記第一の閾値を上回っている場合、前記複数の信号を利得が大きいものほど大きな割合で合成し、利得が最高の前記信号のレベルが前記第一の閾値よりも大きな第二の閾値を越えており、利得が最低の前記信号のレベルが前記第一の閾値と前記第二の閾値の間にある場合、前記複数の信号を利得が小さいものほど大きな割合で合成する。
【０１３５】
開示された撮像方法は、全ての前記画素部から得られた前記信号のうち飽和している信号の数が所定範囲に収まるまで、前記信号読み出しステップ及び前記電圧印加ステップを前記第二の電圧のパターンを変えて実施する。
【０１３６】
開示された撮像方法は、前記第二の電圧が、前記第一の電圧の印加中はレベルが変化しない一定電圧であり、前記電圧制御ステップでは、前記一定電圧のレベルを変えることで前記第二の電圧のパターンを変更する。
【０１３７】
開示された撮像方法は、前記第一の電圧が、時間と共にレベルが変化する電圧であり、前記第二の電圧が、前記第一の電圧との比が常に一定となるようにレベルが変化する電圧であり、前記電圧制御ステップでは、前記比を変えることで前記第二の電圧のパターンを変更する。
【０１３８】
開示された撮像方法は、前記第一の電圧が、時間と共にレベルが変化する電圧であり、前記第二の電圧が、前記第一の電圧との差が常に一定となるようにレベルが変化する電圧であり、前記電圧制御ステップでは、前記差を変えることで前記第二の電圧のパターンを変更する。
【０１３９】
開示された撮像方法は、前記信号読み出しステップでは、前記読み出しトランジスタのドレインをプリチャージした状態から前記読み出しトランジスタのゲート電極に単調変化する前記第一の電圧を印加し、前記読み出しトランジスタのドレイン電圧が変化したときの前記第一の電圧の値を、前記閾値電圧に対応する信号として読み出す。
【０１４０】
開示された撮像方法は、前記信号読み出しステップでは、前記読み出しトランジスタのゲート電極に固定レベルの前記第一の電圧を印加した状態で、前記読み出しトランジスタのドレイン領域に接続された定電流源により前記読み出しトランジスタのドレイン領域に一定電流を流して前記読み出しトランジスタ及び前記定電流源をソースフォロア回路として動作させ、前記読み出しトランジスタのソース領域の電位を前記閾値電圧に対応する信号として読み出す。
【０１４１】
開示された撮像方法は、前記光電変換部が、半導体基板内に形成された埋め込み型フォトダイオードである。
【符号の説明】
【０１４２】
５  ＭＯＳ型イメージセンサ
５２ａ  画素部
５３ｂ  スイッチ
５５  読み出し部
５８  ＷＣＧ電圧制御部
ＦＧ  フローティングゲート
ＰＤ  光電変換部
ＷＴ  書き込みトランジスタ
ＲＴ  読み出しトランジスタ
ＷＣＧ  書き込みコントロールゲート
ＲＣＧ  読み出しコントロールゲート
【図１】
2011087055.tif 000003
【図２】
2011087055.tif 000004
【図３】
2011087055.tif 000005
【図４】
2011087055.tif 000006
【図５】
2011087055.tif 000007
【図６】
2011087055.tif 000008
【図７】
2011087055.tif 000009
【図８】
2011087055.tif 000010
【図９】
2011087055.tif 000011
【図１０】
2011087055.tif 000012
【図１１】
2011087055.tif 000013