(57)【要約】【課題】太陽黒点補正と行選択ブランク期間の電圧降下防止とを、できるだけ回路規模を拡大せずに、簡易な回路構成で実現する。【解決手段】イメージセンサ内に太陽黒点補正／電圧降下防止回路としての電圧出力回路を１組設け、この電圧出力回路により列信号線に対して所定電圧値を印加する。この所定電圧値の印加期間は、先の行を選択するための行選択信号の出力の終了に応じたタイミングから、次の行の選択中において画素をリセットさせる期間の終了に応じたタイミングまでの期間とする。これにより、１組の電圧出力回路のみによって太陽黒点補正と行選択ブランク期間の電圧降下防止の双方を実現する。【選択図】図８
2011160046.tif 000002
【特許請求の範囲】
【請求項１】
画素が行列状に配列される画素アレイと、
前記画素アレイにおける行ごとに行選択信号を順次出力し、１つの行を選択するための行選択信号の出力を終了して次の行を選択するための行選択信号の出力を開始するまでの間に所定時間長の休止期間を設定する行選択手段と、
前記画素アレイの列ごとに対応し、対応する列の画素に対して共通に接続されて設けられ、接続された画素のうちで前記行選択手段により選択されている行の画素にて得られている電位が出力される列信号線と、
前記行選択信号が出力されている期間において前記列信号線に出力される電位をリセットするリセット手段と、
前記行選択信号が出力されている期間において、前記リセット手段による前記リセットが終了した後に、この行選択信号により選択されている画素が受光して得られた電位を前記列信号線に出力させる受光信号出力手段と、
前記列信号線に対して、所定電圧値を印加する電圧印加手段と、
１つの行を選択するための行選択信号の出力が終了してから、前記リセットが終了するまでの期間において、前記電圧印加手段により前記列信号線に対して前記所定電圧値が印加されるように制御するタイミング制御手段と
を具備する固体撮像装置。
【請求項２】
前記電圧印加手段は、前記タイミング制御手段からタイミング信号が出力されている際に前記所定電圧値を印加する動作を実行し、
前記タイミング制御手段は、前記１つの行を選択するための行選択信号の出力が終了してから、前記リセットが終了するまでの期間において前記タイミング信号を出力する
請求項１記載の固体撮像装置。
【請求項３】
前記電圧印加手段は、
所定電圧値を出力する１つの電圧出力手段と、
前記列信号線ごとに対応して１組ずつ設けられ、該電圧出力手段から出力される所定電圧値に応じて増幅した出力を対応する列信号線に印加する列対応電圧印加手段と
を備える請求項１記載の固体撮像装置。
【請求項４】
前記電圧出力手段は、出力すべき前記所定電圧値を設定に応じて変更するように構成される
請求項３記載の固体撮像装置。
【請求項５】
画素が行列状に配列される画素アレイにおける行ごとに行選択信号を順次出力し、１つの行を選択するための行選択信号の出力を終了して次の行を選択するための行選択信号の出力を開始するまでの間に所定時間長の休止期間を設定する行選択手順と、
前記画素アレイの列ごとに対応し、対応する列の画素に対して共通に接続されて設けられ、接続された画素のうちで前記行選択手段により選択されている行の画素にて得られている電位が出力される列信号線の電位を、前記行選択信号が出力されている期間においてリセットするリセット手順と、
前記行選択信号が出力されている期間において、前記リセット手順による前記リセットが終了した後に、この行選択信号により選択されている画素が受光して得られた電位を前記列信号線に出力させる受光信号出力手順と、
１つの行を選択するための行選択信号の出力が終了してから、前記リセットが終了するまでの期間において、前記列信号線に対して所定電圧値を印加する電圧印加手順と
を具備する固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置とその駆動方法に関し、特に太陽黒点補正機能および行選択の休止期間における画素信号の電圧降下防止機能を有する固体撮像装置とその駆動方法に関する。
【背景技術】
【０００２】
デジタルスチルカメラやビデオカメラなどの撮像装置は、撮像光を電気信号に変換するイメージセンサ（固体撮像装置）を備える。このようなイメージセンサとしては、例えばＣＣＤ（Charge Coupled Device）イメージセンサやＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサなどが知られている。
【０００３】
これらのイメージセンサでは、マトリクス状に配列される画素をしかるべきタイミングで行／列方向に走査するようにして駆動して、順次、画素から受光光量に応じた信号を読み出していき、映像信号を得る。
【０００４】
しかし、イメージセンサでは、その画素回路の構造上、例えば太陽光のように非常に強い光が画素に照射された場合には、逆に、画像において最も明るいはずの部分が黒色に変化するという現象の生じることが知られている。このような現象は、例えば太陽を撮影すると、上記の黒色に変化した部分が太陽の黒点のようにして見えることから、太陽黒点などともいわれる。この太陽黒点は、本来見えるべきものではなく、撮像画像の品質低下につながるために、その発生を回避する必要がある。このような太陽黒点の発生を回避する技術として、例えば次のようなものが知られている。すなわち、リセット状態において複数の画素部に共通の信号出力ノードに得られる電位を保持し、この保持した電位に基づいて信号出力ノードに帰還した電位を所定電位にクリップするというものである（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−５７６１２号公報（図３）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
イメージセンサの画素としては、例えば行選択トランジスタについては省略し、転送トランジスタ、リセットトランジスタおよび増幅トランジスタの３つのトランジスタを備えて形成したいわゆる３トランジスタ構成が知られている。この３トランジスタ構成では、画素の行を順次選択するために出力する行選択信号について、選択すべき行を切り替えるタイミングで休止期間を設ける必要がある。しかし、この休止期間においてはいずれの行の画素にも行選択信号が印加されていない状態となる。このために、実際の上記休止期間においては、画素信号が読み出される列信号線の電圧降下を生じさせ、これが例えばフレームレートの低下などの原因となり得る。
【０００７】
そこで、本願発明は、例えば先の太陽黒点補正に加え、上記した行選択信号出力の休止期間において発生する電圧降下を防止することで、固体撮像装置としての品質、性能の向上を図るのにあたり、これをできるだけ簡易な構成により実現することをその目的とする。
【課題を解決するための手段】
【０００８】
本発明は、上記課題を解決するためになされたものであり、その第１の側面は、画素が行列状に配列される画素アレイと、上記画素アレイにおける行ごとに対して、順次、行選択信号を出力し、１つの行を選択するための行選択信号の出力を終了して次の行を選択するための行選択信号の出力を開始するまでの間に所定時間長の休止期間を設定する行選択手段と、上記画素アレイの列ごとに対応し、対応する列の画素に対して共通に接続されて設けられ、接続された画素のうちで上記行選択手段により選択されている行の画素にて得られている電位が出力される列信号線と、上記行選択信号が出力されている期間において上記列信号線に出力される電位をリセットするリセット手段と、上記行選択信号が出力されている期間において、上記リセット手段による上記電位のリセットが終了した後に、この行選択信号により選択されている画素が受光して得られた電位を上記列信号線に出力させる受光信号出力手段と、上記列信号線に対して、所定電圧値を印加する電圧印加手段と、１つの行を選択するための行選択信号の出力が終了してから、上記電位のリセットが終了するまでの期間において、上記電圧印加手段により上記列信号線に対して上記所定電圧値が印加されるように制御するタイミング制御手段とを具備する固体撮像装置である。これにより、上記休止期間から上記リセット手段により電位がリセットされる期間にわたって継続して列信号線に対して電圧が印加されるという作用をもたらす。
【０００９】
また、この第１の側面において、上記電圧印加手段は、上記タイミング制御手段からタイミング信号が出力されている際に上記所定電圧値を印加する動作を実行し、上記タイミング制御手段は、上記１つの行を選択するための行選択信号の出力が終了してから、上記電位のリセット期間が終了するまでの期間において上記タイミング信号を出力するようにしてもよい。これにより、タイミング制御手段がタイミング信号の出力により列信号線に電圧を印加するタイミングを設定するという作用をもたらす。
【００１０】
また、この第１の側面において、所定電圧値を出力する１つの電圧出力手段と、上記列信号線ごとに対応して１組ずつ設けられ、該電圧出力手段から出力される所定電圧値に応じて増幅した出力を対応する列信号線に印加する列対応電圧印加手段とを具備してもよい。これにより、１つの電圧出力手段から複数の列信号線に対して同時に電圧を印加するという作用をもたらす。
【００１１】
また、この第１の側面において、上記電圧出力手段は、設定に応じて、出力すべき上記所定電圧値を変更するように構成してもよい。これにより、設定に応じて上記所定電圧値を変更することで列信号線にてクランプされる電位を変更するという作用をもたらす。
【発明の効果】
【００１２】
本発明によれば、太陽黒点補正、及び行選択信号出力の休止期間における列信号線の電圧降下が解消され、より高品質、高性能な固体撮像装置を得ることができる。また、このための構成としては非常に簡易であるために回路規模の拡大も避けることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態の基となるイメージセンサ１００の構成例（第１の構成例）を示す図である。
【図２】画素１１１の構成例を示す等価回路図である。
【図３】太陽黒点補正を行わない場合のイメージセンサ１００の基本的な動作例を示すタイミングチャートである。
【図４】太陽黒点補正を行った場合のイメージセンサ１００の動作例を示すタイミングチャートである。
【図５】行選択ブランク期間の電圧降下の発生の観点からみたイメージセンサ１００の動作例を示すタイミングチャートである。
【図６】行選択ブランク期間の電圧降下の発生と、太陽黒点補正とが組み合わされた、実際の動作に応じたイメージセンサ１００の動作例を示すタイミングチャートである。
【図７】本発明の実施の形態の基となるイメージセンサ１００Ａの構成例（第２の構成例）を示す図である。
【図８】本発明の実施の形態におけるイメージセンサ１００Ｂの構成例を示す図である。
【図９】太陽黒点補正／電圧降下防止回路２４０の構成例を示す回路図である。
【図１０】本発明の実施の形態におけるイメージセンサ１００Ｂの動作例を示すタイミングチャートである。
【発明を実施するための形態】
【００１４】
以下、本発明を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（イメージセンサ：太陽黒点補正回路と電圧降下防止回路とを統合して備える例）
２．変形例
【００１５】
＜１．第１の実施の形態＞
［本発明の実施の形態の基となるイメージセンサの構成例］
図１は、本発明の実施の形態の基となるイメージセンサ(固体撮像装置）の一構成例を示している。一般に、イメージセンサに採用される素子としては、例えばＣＣＤ（Charge Coupled Device）センサやＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサなどを挙げることができる。本発明の実施の形態では、ＣＭＯＳセンサを採用しているものとする。
【００１６】
図１に示すイメージセンサ１００は、画素アレイ１１０、行走査回路１２０、カラムＡＤＣ部１３０、参照信号生成回路１５０、タイミング制御回路１６０、列走査回路１７０、バッファアンプ１８０およびデータ出力線１９０を備える。また、太陽黒点補正回路２００および列信号線１１３−１乃至３ごとに対応する列単位電圧印加回路２１０−１乃至３を備える。
【００１７】
画素アレイ１１０は、例えば１つのチップ（半導体基板）上に形成されるが、図１において示される画素アレイ１１０以外の上記各部位、回路等も、画素アレイ１１０と同じチップ上に集積されるようにして形成される。
【００１８】
画素アレイ１１０においては、多数の画素１１１がｎ行×ｍ列によるマトリクス状（行列状）に配列される。この図においては、２行×３列（ｎ＝２、ｍ＝３）による６つの画素１１１を配列した態様を示しているが、これは、図示による説明を分かりやすくするための便宜であり、実際には、例えば数百万またはそれ以上の多数の画素１１１がマトリクス状に配列される。
【００１９】
画素アレイ１１０における行方向、すなわち水平方向に沿った画素１１１の配列において、まず、第１行に配列される３つの画素１１１の各々に対しては、行走査回路１２０から引き出される行信号線１１２−１が接続される。行信号線１１２−１は、例えば実際には、図示するようにして、行選択信号ＳＥＬ１、リセット信号ＲＳＴ１および転送ゲート信号ＴＲＧ１ごとに対応した３つの信号線の組から成る。同様に、次の第２行に配列される画素１１１のそれぞれに対しても、行走査回路１２０から引き出される行信号線１１２−２が接続される。行信号線１１２−２も、行選択信号ＳＥＬ２、リセット信号ＲＳＴ２および転送ゲート信号ＴＲＧ２ごとに対応した３つの信号線の組から成る。
【００２０】
行走査回路１２０は、例えばシフトレジスタまたはデコーダなどにより形成され、画素アレイ１１０を行ごとに順次走査するものである。この行走査回路１２０は、例えば１水平走査期間ごとに対応して行信号線１１２−１乃至ｎのそれぞれから、順次、後述する所定タイミングで行選択信号ＳＥＬ、リセット信号ＲＳＴおよび転送ゲート信号ＴＲＧを出力させる。これにより、例えば１フレーム期間に対応して第１行から最終行までを順次走査する。すなわち、行単位で垂直方向に走査する、行順次走査が行われる。なお、行走査回路１２０からの上記の信号出力タイミングは、タイミング制御回路１６０の制御により設定される。
【００２１】
また、画素アレイ１１０における列（垂直）方向の画素１１１の配列において、第１列に配列される画素１１１各々に対しては、列（垂直）信号線１１３−１が共通に接続される。同様に、残る第２列、第３列においても、各列に配列される画素１１１のそれぞれに対して、列信号線１１３−２、１１３−３が共通に接続される。列信号線１１３−１乃至３の各一端は２つに分岐され、一方の分岐は、電流源ＩＳを介してグランドと接続される。また、他方の分岐は、コンパレータ１４１−１乃至３の一方の入力端子に対して接続される。
【００２２】
カラムＡＤＣ部１３０は、列信号線１１３−１乃至ｍから出力されるアナログの画素信号をデジタル形式の信号（撮像信号データ）に変換して出力するために設けられる。このカラムＡＤＣ部１３０は、ｍ本の列信号線に対応して、すなわち画素アレイを形成する列数ｍに対応して、ｍ個の単位ＡＤＣ１４０−１乃至ｍを備える。この図では、３本の列信号線１１３−１乃至３に対応して、３つの単位ＡＤＣ１４０−１乃至３が示されている。
【００２３】
単位ＡＤＣ１４０−１は、コンパレータ１４１−１とカウンタ１４２−１とを備えて成る。コンパレータ１４１−１の一方の入力端子には、第１列に対応する列信号線１１３−１が接続される。すなわち、コンパレータ１４１−１の一方の入力端子には、列信号線１１３−１に接続される画素１１１のうち、行走査回路１２０の行走査によって選択されている行の画素１１１からの画素信号Ｖｘが入力される。また、コンパレータ１４１−１の他方の入力端子には、後述する参照信号生成回路１５０から出力される参照信号ＲＡＭＰが入力される。コンパレータ１４１−１は、上記のようにして入力される画素信号Ｖｘと参照信号ＲＡＭＰの大小関係に応じてレベルが反転する信号を、カウンタ１４２−１に対して出力する。
【００２４】
カウンタ１４２−１は、例えばアップカウント動作とダウンカウント動作とを切り替えて実行可能な、アップ／ダウンカウンタとして構成される。カウンタ１４２−１は、例えばタイミング制御回路１６０から入力されるクロックに応じたカウント周期で、カウント動作を実行する。また、カウンタ１４２−１は、タイミング制御回路１６０の制御に応じたタイミングでアップカウントとダウンカウントを開始する。また、アップカウントとダウンカウントの終了は、コンパレータ１４１−１の出力が反転したタイミングに応じて設定される。また、カウンタ１４２−１は、アップカウント動作およびダウンカウント動作により得たカウント値をラッチする機能を有している。そして、この単位ＡＤＣ１４０−１のカウンタ１４２−１は、ラッチしたカウント値をデータ出力線１９０に対して出力する。
【００２５】
また、残る第２列と第３列に対応する単位ＡＤＣ１４０−２と単位ＡＤＣ１４０−３もそれぞれ、コンパレータ１４１−２およびカウンタ１４２−２と、コンパレータ１４１−３およびカウンタ１４２−３とを備える。コンパレータ１４１−２およびコンパレータ１４１−３は、コンパレータ１４１−１と同じ構成であり、カウンタ１４２−２およびカウンタ１４２−３も、カウンタ１４２−１と同じ構成である。
【００２６】
このようにカラムＡＤＣ部１３０は、ｍ個の単位ＡＤＣ１４０−１乃至ｍが、画素アレイ１１０の画素配列における第１列乃至第ｍ列ごとに対応して設けられた上で、例えば参照信号ＲＡＭＰの信号線が並列に接続される、列並列の形態を採っている。
【００２７】
列走査回路１７０は、例えば行走査回路１２０と同様にシフトレジスタまたはデコーダなどにより形成され、列ごとに対応した走査を行うものである。この列走査回路１７０は、タイミング制御回路１６０から出力される、列走査タイミング信号に応じたタイミングで、単位ＡＤＣ１４０−１乃至ｍ（図との対応ではｍ＝３）の各カウンタ１４２−１乃至ｍの順に対して列走査信号を出力する。これにより、列順次走査が行われる。すなわち、選択行の画素を水平方向に走査する動作が行われる。この列順次走査が行われるタイミングに応じて、カウンタ１４２−１乃至ｍの順に、ラッチしているカウント値をデータ出力線１９０に対して出力する。なお、カウント値は、所定のビット数Ｎにより表現される。このようにして出力されるビット数Ｎのカウント値が、画素信号Ｖｘをデジタル形式に変換した撮像信号データとなる。この撮像信号データは、バッファアンプ１８０を介してイメージセンサ１００の外部に出力され、例えばここでは図示していない映像信号処理部などが取り込んで画像データを生成する。
【００２８】
タイミング制御回路１６０は、例えばここでは図示していないマスタークロックをイメージセンサ１００の外部から入力し、このマスタークロックを基にして、所要のクロック、タイミング信号等を生成する。このようにして生成されたクロック、タイミング信号は、イメージセンサ１００内のしかるべき部位に出力され、各部位の動作タイミングを決定する。
【００２９】
参照信号生成回路１５０は、タイミング制御回路１６０のタイミング制御に応じて、例えば後述するタイミングで所定の傾きによるランプ波形となる参照信号ＲＡＭＰを生成する。そして、参照信号ＲＡＭＰを、単位ＡＤＣ１４０−１乃至ｍ内の各コンパレータ１４１−１乃至ｍの他方の入力端子に対して出力する。
【００３０】
太陽黒点補正回路２００および列単位電圧印加回路２１０（２１０−１乃至ｍ）は、後述する太陽黒点といわれる現象を解消するために設けられる回路部である。太陽黒点補正回路２００は、タイミング制御回路１６０から出力されるタイミング信号ＰＣＳＵＮＥＮに応じたタイミングで、予め設定された所定電圧値を、列単位電圧印加回路２１０−１乃至ｍに対して共通に出力する。列単位電圧印加回路２１０−１乃至ｍは、列信号線１１３−１乃至ｍごとに、オン／オフ設定トランジスタＴＲ１１および電圧印加トランジスタＴＲ１２を備えて形成される。
【００３１】
オン／オフ設定トランジスタＴＲ１１は、そのドレインが電源電圧Ｖｄｄと接続され、そのソースが電圧印加トランジスタＴＲ１２のドレインと接続される。電圧印加トランジスタＴＲ１２のソースは、対応の列信号線１１３と接続される。
【００３２】
また、列信号線１１３−１乃至ｍごとに対応する各オン／オフ設定トランジスタＴＲ１１のゲートには、例えば行走査回路１２０から出力されるオン／オフ設定信号が共通に接続される。また、太陽黒点補正回路２００から出力される電圧値は、列信号線１１３−１乃至ｍごとに対応する電圧印加トランジスタＴＲ１２のゲートに対して共通に印加されるようになっている。
【００３３】
太陽黒点補正機能を有効とする場合には、行走査回路１２０からはオン／オフ設定トランジスタＴＲ１１をオンとするオン／オフ設定信号が出力され、電源電圧Ｖｄｄが電圧印加トランジスタＴＲ１２に印加される状態となる。このときに、太陽黒点補正回路２００から電圧印加トランジスタＴＲ１２のゲートに対して、予め設定した電圧値によるゲート電圧が印加される。これにより、対応の列信号線１１３には、ゲート電圧に応じて電圧印加トランジスタＴＲ１２が増幅動作を行って得られる電圧が印加される。この結果、列信号線１１３は所定電位でクランプされた状態が得られる。この列信号線１１３を所定電位でクランプする動作が、後述するようにして太陽黒点補正の動作となる。
【００３４】
なお、例えば、イメージセンサ１００の評価などを行うために太陽黒点補正機能を無効にしたい場合がある。また、動作モードによっては、太陽黒点補正を行う必要性のない場合がある。このような場合に、行走査回路１２０からオン／オフ設定トランジスタＴＲ１１をオフとするためのオン／オフ設定信号を出力し、電圧印加トランジスタＴＲ１２に対する電源電圧Ｖｄｄの供給を停止させる。これにより、電圧印加トランジスタＴＲ１２から列信号線１１３に対して電圧は印加されなくなり、太陽黒点補正機能が無効化される。
【００３５】
［画素の構造例］
図２は、画素１１１の構造例を、その等価回路により示している。この図に示す画素１１１は、フォトダイオードＰＤ、転送トランジスタＴＲ１、リセットトランジスタＴＲ２、増幅トランジスタＴＲ３を有している。
【００３６】
フォトダイオードＰＤは光電変換が行われる部位であって、受光光量に応じた電流が流れる。フォトダイオードＰＤのアノードはグランドに接続され、そのカソードは転送トランジスタＴＲ１のドレインと接続される。また、転送トランジスタＴＲ１のゲートには、転送ゲート信号ＴＲＧの信号線が接続される。転送トランジスタＴＲ１のソースは、リセットトランジスタＴＲ２のソースと、増幅トランジスタＴＲ３のゲートとの接続点に対して接続される。この接続点は信号電荷を蓄積する容量であるフローティングディフュージョンＦＤとして形成される。また、リセットトランジスタＴＲ２のドレインには行選択信号ＳＥＬの信号線が接続され、そのゲートには、リセット信号ＲＳＴの信号線が接続される。また、増幅トランジスタＴＲ３のドレインは電源電圧Ｖｄｄと接続され、そのソースは列信号線１１３と接続される。増幅トランジスタＴＲ３は、フローティングディフュージョンＦＤに得られている電位を増幅して列信号線１１３に出力する。
【００３７】
［イメージセンサの動作例］
図３のタイミングチャートは、図１および図２に示した構成のイメージセンサ１００の動作例を示している。なお、図３は、イメージセンサ１００としての最も基本的な動作を説明する便宜上、太陽黒点補正回路２００および列単位電圧印加回路２１０（２１０−１乃至ｍ）による太陽黒点補正動作を無効とした場合の動作例を示している。
【００３８】
この図では、時点ｔ０において水平同期信号ＨＳＹＮＣのパルスが立ち上がり、時点ｔ６に至って次の水平同期信号ＨＳＹＮＣのパルスが立ち上がるまでの期間が第１行走査期間となる。第１行走査期間は、図１の画素アレイ１１０における第１行の画素１１１に対応した１水平走査期間となる。
【００３９】
この第１行走査期間において、先ず、行走査回路１２０は、時点ｔ０の直後のタイミングとなる時点ｔ１にて行選択信号ＳＥＬ１をＨレベルに立ち上げてリセットトランジスタＴＲ２のドレインに電圧を印加する。また、同じ時点ｔ１においてはリセット信号ＲＳＴ１としてＨレベルのリセットパルスを出力して、リセットトランジスタＴＲ１にゲート電圧を印加する。これにより、リセットトランジスタＴＲ１は、時点ｔ１乃至ｔ２のリセットパルス出力期間においてオン状態となって、増幅トランジスタＴＲ３のゲート、すなわちフローティングディフュージョンＦＤに電圧を印加する。この時点ｔ１乃至ｔ２の期間における電圧印加により、フローティングディフュージョンＦＤにて蓄積された電荷により得られる電位はリセットレベルとなる。このリセットレベルは、例えばリセットパルス出力後の時点ｔ２以降から安定し、転送ゲート信号ＴＲＧ１が出力される時点ｔ３まで保持される。従って、第１行走査期間において、時点ｔ１乃至ｔ３の期間はリセット期間となる。このリセット期間においては、増幅トランジスタＴＲ３は、このリセットレベルの電位を増幅して列信号線１１３に出力する。なお、時点ｔ２以降において得られるリセットレベルの理想としては、例えば画素信号Ｖｘにおいて波線で示すものとなる。
【００４０】
次に、時点ｔ３に至ると、行走査回路１２０は、転送ゲート信号ＴＲＧ１としてのゲートパルスを出力する。このゲートパルスの印加により転送トランジスタＴＲ１はオンとなって、フォトダイオードＰＤでの受光量に応じて蓄積された電荷に応じた電流が流れる。これにより、フローティングディフュージョンＦＤには、受光量に応じた電位が発生し、対応する列信号線１１３に得られる画素信号Ｖｘとしても、これまでのリセット電位から、受光量に応じた電位に変化する。この受光量に応じた電位を列信号線１１３に出力する期間、すなわち信号出力期間は、例えば時点ｔ４に至るまで継続される。
【００４１】
そして、時点ｔ４に至って信号出力期間を終了すると、時点ｔ４乃至ｔ５の期間により、再度、リセット信号ＲＳＴ１としてのリセットパルスが出力される。そして、このリセットパルスがＨレベルに立ち上がっている状態の時点ｔ４−１において、行選択信号ＳＥＬ１をＬレベルに切り替える。これにより、時点ｔ４−１においては、フローティングディフュージョンＦＤの電位、すなわち増幅トランジスタＴＲ３のゲート電圧が、Ｌレベルに初期化される。
【００４２】
ここで、第１行走査期間に対応する単位ＡＤＣ１４０の動作について説明しておく。先ず、参照信号生成回路１５０は、参照信号ＲＡＭＰとして、例えば時点ｔ２乃至ｔ３の期間と、時点ｔ３乃至ｔ４における所定期間とのそれぞれに対応して、初期レベルから一定の傾きにより減衰していくランプ波形を生成する。つまり、１つの行走査期間において、リセット期間と信号出力期間とのそれぞれに対応してランプ波形となる参照信号ＲＡＭＰを生成する。
【００４３】
一方、単位ＡＤＣ１４０内においてカウンタ１４２は、例えば時点ｔ２に対応したタイミングでダウンカウントを開始する。そして、時点ｔ３に至るまでの間において、
参照信号ＲＡＭＰのランプ波形が、画素信号Ｖｘよりも小さくなってコンパレータ１４１の出力が反転したとする。これに応じたタイミングでカウンタ１４２はダウンカウントを停止し、そのときのカウント値を保持する。
【００４４】
次に、カウンタ１４２は、時点ｔ３から所定時間を経過して画素信号Ｖｘが信号レベルで安定したとみてよいタイミングで、先のダウンカウントにより保持していたカウント値からアップカウントを開始する。そして、時点ｔ４に至るまでの間において、参照信号ＲＡＭＰのランプ波形が、画素信号Ｖｘよりも小さくなってコンパレータ１４１の出力が反転したタイミングでアップカウントを停止し、そのときのカウント値を保持する。このときに保持しているカウント値が、受光量に応じた信号レベルをデジタル値に変換したものとして扱われる。
【００４５】
そして、上記のようにしてダウンカウントとアップカウントとを併用してカウント値を得るというＡ／Ｄ変換動作は、ＣＤＳ（Correlated Double Sampling；相関２重サンプリング）の動作となる。このＣＤＳの動作によっては、受光量に応じた信号成分とリセット成分とからなる総合レベルを求めたうえで、この総合レベルから、リセット成分を減算しているものとみることができる。リセット成分には、例えば単位ＡＤＣ１４０のオフセット成分や画素１１１のばらつきによる変動成分が含まれる。従って、単位ＡＤＣ１４０にてＡ／Ｄ変換された画素信号レベルは、上記のオフセット成分や変動成分がキャンセルされた、受光量に対して忠実な値が得られている。
【００４６】
次の水平同期信号ＨＳＹＮＣが得られた時点ｔ６乃至ｔ１２の期間は、第２行走査期間となる。第２行走査期間においては、時点ｔ７乃至ｔ１１のそれぞれにおいて、先の第１行走査期間における時点ｔ１乃至ｔ５と同じタイミングで、行選択信号ＳＥＬ２、リセット信号ＲＳＴ２および転送ゲート信号ＴＲＧ２が出力される。これにより、第２行を形成する各列の画素ごとに対応して、上記第１行の場合と同様の動作が得られる。
【００４７】
［太陽黒点現象について］
ところで、例えば図２に示すような画素構造を有する図１のイメージセンサでは「太陽黒点」といわれる現象が発生することが分かっている。例えば、太陽光などを直接撮像したことにより非常に強い光が画素１１１に照射されたとする。すると、リセットレベルやフォトダイオードＰＤからの電流に応じた正常な電荷だけではなく、フォトダイオードＰＤ以外の構造部分において不要な光電変換の現象が生じる。そして、この不要な光電変換により発生した電荷がフローティングディフュージョンＦＤから増幅トランジスタＴＲ３を介して列信号線１１３に漏れ出すようにして出力される。この結果、例えば図３の期間Ｔ１において、列信号線１１３の画素信号Ｖｘとして現れる電位が一時的に降下してしまうという現象を生じる。
【００４８】
図３の期間Ｔ１は、例えばリセット期間内に含まれる期間である。そして、期間Ｔ１における画素信号Ｖｘは、先にも述べたように、理想的には波線で示すようなレベルを維持する。しかし、上記のようにして強い光が照射された場合には、図３の期間Ｔ１における画素信号Ｖｘは、例えば実線で示すように時点ｔ３以降の信号出力期間と同等程度にまでそのレベルが低下する。
【００４９】
このようにしてリセット期間におけるリセット成分と信号出力期間における信号成分とのレベル差が小さくなれば、ＡＤＣ部１３０のＣＤＳによるＡ／Ｄ変換の動作では、非常に小さいレベルの撮像信号データを出力することになる。この撮像信号データを利用して生成される画像では、例えば撮像した太陽において黒点が存在するようにして見える。そこで、このような現象は太陽黒点といわれる。
【００５０】
［太陽黒点補正の動作例］
図１に示すイメージセンサ１００においては、上記の太陽黒点の現象を防止するために、太陽黒点補正回路２００および列単位電圧印加回路２１０−１乃至ｍが設けられている。図４のタイミングチャートは、図３に示した基本動作に対して、太陽黒点補正の動作を与えた場合を示している。
【００５１】
図４において、水平同期信号ＨＳＹＮＣ、行選択信号ＳＥＬ１、ＳＥＬ２、リセット信号ＲＳＴ１、ＲＳＴ２、転送ゲート信号ＴＲＧ１、ＴＲＧ２のタイミングは、図３と同じになる。そのうえで、図４においては、タイミング信号ＰＣＳＵＮＥＮが示されている。
【００５２】
太陽黒点補正回路２００は、タイミング信号ＰＣＳＵＮＥＮがＨレベルのときに所定電圧値を出力するように構成されている。図４のタイミング信号ＰＣＳＵＮＥＮは、例えば第１行走査期間においては時点ｔ０乃至ｔ３−１の期間においてＨレベルとなっている。つまり、リセット期間の開始時点ｔ０の直前から、終了時点ｔ３の直後までの期間においてＨレベルとなっている。すなわち、タイミング信号ＰＣＳＵＮＥＮは、リセット期間が確実に含まれる期間において出力されるようになっている。
【００５３】
上記のようにしてタイミング信号ＰＣＳＵＮＥＮが出力されることで、リセット期間（時点ｔ１乃至ｔ３）を含む時点ｔ０乃至ｔ３−１の期間において、列信号線１１３に対して一定値の電圧が印加されることになる。これにより、例えば時点ｔ１からある程度の時間を経過した時点ｔ２に至って電位が安定したときには、列信号線１１３におけるリセット電位は、所定レベルで一定にクランプされるようにして制御される。なお、このときのクランプレベルは、太陽黒点補正回路２００の出力電圧、すなわち電圧印加トランジスタＴＲ１２のゲートに印加される電圧の値によって設定されることになる。この結果、期間Ｔ１（時点ｔ２乃至ｔ３）の画素信号Ｖｘは、同じ図４に示すようにして、適切なリセットレベルを維持できる。なお、第２行走査期間においても、時点ｔ６乃至ｔ９−１の期間にわたってＨレベルのタイミング信号ＰＣＳＵＮＥＮが出力されることに応じて、時点ｔ８から時点ｔ９の期間Ｔ１において、同様に適切なリセットレベルを得ることができる。
【００５４】
このようにして太陽黒点補正回路２００が動作することで、画素１１１に対して強い光が照射されても期間Ｔ１において画素信号Ｖｘのレベルが低下することがなくなり、適切なリセットレベルを保つことができる。この結果、単位ＡＤＣ１４０のそれぞれにおいて、正常なレベルの撮像信号データを出力することが可能になる。つまり、例えば太陽光を撮影したとしても、その撮影された画像において太陽黒点の現象が現れないようにすることができる。
【００５５】
［行選択ブランク期間における画像信号の電圧降下について］
画素１１１は、図２にも示したように、いわゆる３トランジスタ構成となっている。すなわち、画素１１１は、その内部のトランジスタとして、転送トランジスタＴＲ１、リセットトランジスタＴＲ２、増幅トランジスタＴＲ３の３つを有する構成である。なお、３トランジスタ以外の構成としては、転送トランジスタ、リセットトランジスタ、増幅トランジスタに対して、さらに、例えば行単位に対応して画素を選択するための行選択トランジスタを備える、４トランジスタ構成も知られている。
【００５６】
図２に示したような３トランジスタ構成では、その構造上、例えば前の行と後の行とで行選択タイミングが重複するのを避ける必要がある。この重複が生じないことを保証するために、１つの行に対応する行選択信号と、これに続く次の行に対応する行選択信号との間には休止期間（行選択ブランク期間）を設定している。具体的には、例えば図３、図４のタイミングチャートにおいて、第１行を選択するための行選択信号ＳＥＬ１は、時点ｔ４−１においてＨレベルからＬレベルに立ち下がっている。次に、第２行を選択するための行選択信号ＳＥＬ２は、時点ｔ４−１から期間Ｔ２として示す時間を経過した時点ｔ７においてＨレベルに立ち上がっている。この行選択信号の出力がＬレベルの状態となる時点ｔ４−１乃至ｔ７までによる期間が、行選択ブランク期間Ｔ２である。
【００５７】
先の図３および図４のタイミングチャートでは、イメージセンサ１００の基本的な動作および太陽黒点補正の動作を説明する便宜上、この行選択ブランク期間Ｔ２が設定されることに応じて発生する動作の不具合については示してはいなかった。しかし、実際においては、行選択ブランク期間Ｔ２の存在によって、列信号線１１３の電圧を降下させるという好ましくない動作を生じる。
【００５８】
図５のタイミングチャートにより、この行選択ブランク期間Ｔ２に応じた電圧降下の動作について説明する。なお、図５においては、行選択ブランク期間に対応した動作を分かりやすく説明することの便宜上、太陽黒点補正を行っていない場合の動作を示している。
【００５９】
これまでの画素１１１の動作説明からも理解されるように、行選択ブランク期間Ｔ２は、画素アレイ１１０におけるどの行の画素に対しても行選択信号ＳＥＬが印加されておらず、従ってリセットトランジスタＴＲ２はオフになっている。さらに、このときには転送ゲート信号ＴＲＧもＬレベルであるために、転送トランジスタＴＲ１もオフ状態にある。従って、行選択ブランク期間Ｔ２においては、いずれの行の画素１１１からも列信号線１１３に対して信号を出力していない。
【００６０】
このために、実際の行選択ブランク期間Ｔ２においては、列信号線１１３に接続される電流源ＩＳが電流を引き込むことになり、結果として、図５の行選択ブランク期間Ｔ２（時点ｔ２乃至ｔ７）として示すように画素信号Ｖｘの電位が降下する。ここでは、本来の画素信号Ｖｘの電圧値と、実際に降下した電圧との電位差をΔＶｄにより表している。
【００６１】
例えば、第２行走査期間において行選択信号ＳＥＬ２がＨレベルに立ち上がる時点ｔ７のときには、画素信号Ｖｘは、先に図３、図４に示したように、時点ｔ４以前のレベルをほぼ維持している必要がある。しかし、上記図５の行選択ブランク期間Ｔ２（時点ｔ２乃至ｔ７）のようにして電圧降下が発生すると、実際においては、時点ｔ７に至ったときに、上記の必要レベルに復帰することができない。図５においては、例えば時点ｔ７から期間Ｔ３を経過した時点ｔ７−１において必要レベルに復帰した状態を示している。このために、例えば第２行以降の行走査期間においては、この行選択ブランク期間Ｔ２による電圧降下と，降下した電圧の復帰に要する時間を考慮して画素駆動のタイミングを設定する必要が生じる。
【００６２】
具体的には、図５の場合、第２行走査期間の時点ｔ７−１においてリセット信号ＲＳＴ２のリセットパルスを出力させている。なお、時点ｔ７−１は、行選択信号ＳＥＬ２がＨレベルに立ち上がる時点ｔ７から期間Ｔ３を経過したタイミングとなる。そして、時点ｔ７−１から期間Ｔ１１を経過した時点ｔ９において転送ゲート信号ＴＲＧ２のゲートパルスを立ち上げる。さらに、時点ｔ９から期間Ｔ１２を経過した時点ｔ１０に至ると、この時点ｔ１０から時点ｔ１１までの期間にわたり、再度、リセット信号ＲＳＴ２のリセットパルスを出力させる。また、時点ｔ１０から時点ｔ１１の期間内において行選択信号ＳＥＬ２をＬレベルに反転させている。
【００６３】
ここで、上記の期間Ｔ１１は、リセット期間に対応したリセット信号ＲＳＴのリセットパルスの出力開始時点から、転送ゲート信号ＴＲＧのゲートパルスの出力開始時点に至るまでの期間として、各行走査期間において同じ時間長が設定される。同様に、期間Ｔ１２は、転送ゲート信号ＴＲＧのパルス出力を開始してから２回目のリセットパルスの出力を開始させるまでの期間として、各行走査期間において同じ時間長が設定される。そのうえで期間Ｔ３が設定されるため、第２行走査期間は、第１行走査期間よりも期間Ｔ３に応じた時間だけ長い期間が設定される。そして、このような行走査期間の延長設定は、１フレーム期間における第２行以降から最終行までの行走査期間のそれぞれについて行うべきものとなる。この結果、１フレーム期間の時間もその分延長されることになるが、これは、例えばフレームレートを低下させることにつながる。
【００６４】
図６のタイミングチャートは、上記図５に示した行選択ブランク期間の電圧降下を原因とするタイミング遅延に、先に図４に示した太陽黒点補正を組み合わせたときの動作を示している。この図に示されるように、第２行走査期間においては、タイミング信号ＰＣＳＵＮＥＮは、時点ｔ６乃至ｔ９−１の期間によりＨレベルにより出力されている。これにより、例えば時点ｔ８乃至ｔ９に対応する期間Ｔ１における画素信号Ｖｘとしては、適切なリセットレベルが維持されてはいる。しかし、時点ｔ４−１乃至ｔ７に対応する行選択ブランク期間において、画素信号ＶｘはΔＶｄの電位差分により降下する。このため、画素信号Ｖｘが必要レベルに復帰するまでの待機のための期間Ｔ３を設定する必要があり、結果として、第２行走査期間は、第１行走査期間よりも期間Ｔ３の時間分だけ長く設定しなければならない。
【００６５】
［行選択ブランク期間の電圧降下防止に対応するイメージセンサの構成例］
上記のような行選択ブランク期間Ｔ２における画素信号Ｖｘの電圧降下を防止するためのイメージセンサ１００Ａの構成例を、図７に示す。なお、この図において、図１と同一部分には同一符号を付して説明を省略する。
【００６６】
図７に示すイメージセンサ１００Ａに対しては、電圧降下防止回路２２０が、例えば外付け回路として付加される。また、イメージセンサ１００Ａにおいては、電圧降下防止回路２２０を設けたことに対応して、列単位電圧印加回路２３０−１乃至ｍ（図との対応ではｍ＝３となる）が追加される。列単位電圧印加回路２３０−１乃至ｍは、列単位電圧印加回路２１０と同様に、オン／オフ設定トランジスタＴＲ２１と電圧印加トランジスタＴＲ２２から成る回路部であり、列信号線１１３−１乃至ｍごとに対応して設けられる。オン／オフ設定トランジスタＴＲ２１のドレインは電源電圧Ｖｄｄと接続され、そのソースは、電圧印加トランジスタＴＲ２２のドレインに接続される。電圧印加トランジスタＴＲ２２のソースは、対応する列信号線１１３と接続される。また、オン／オフ設定トランジスタＴＲ２１のゲートに対しては、行走査回路１２０から引き出されたオン／オフ設定信号の信号線が共通に接続される。電圧印加トランジスタＴＲ２２のゲートには、電圧降下防止回路２２０から出力される所定値の電圧がゲート電圧として印加される。
【００６７】
電圧降下防止回路２２０は、タイミング制御回路１６０から出力されるタイミング信号ＶＣＬＥＮに従ったタイミングで、予め設定された電圧値を、列単位電圧印加回路２３０−１乃至ｍの各電圧印加トランジスタＴＲ２２のゲートに印加する。これにより、電圧降下防止回路２２０から電圧が出力されている期間は、その出力される電圧値（ゲート電圧）に応じた所定レベルで画素信号Ｖｘの電位がクランプされる状態を得ることができる。
【００６８】
そして、この場合のタイミング制御回路１６０は、例えば図６との対応では、行選択ブランク期間Ｔ２（時点ｔ４−１乃至ｔ７）を含む所定期間にわたって、タイミング信号ＶＣＬＥＮを出力する。このタイミング信号ＶＣＬＥＮが出力される期間において、列単位電圧印加回路２３０−１乃至ｍのそれぞれは、対応する列信号線に対して所定値による電圧を印加する。これにより、行選択ブランク期間Ｔ２における画素信号Ｖｘは所定レベルでクランプされることになり、ΔＶｄの電位差による降下は生じない。従って、行選択ブランク期間Ｔ２を経過して時点ｔ７に至ったときには、画素信号Ｖｘとして必要レベルが得られている状態とすることが可能になる。この結果、レベル復帰を待機するための期間Ｔ３を設定する必要がなく、例えば実際においても、先に図４に示したようなタイミングで画素を駆動することができる。すなわち、第２行走査期間以降も、第１行走査期間と同じ時間長を設定できることになり、先に述べたフレームレートの低下は避けられる。
【００６９】
ただし、図７に示したイメージセンサ１００Ａの構成では、例えば図１に示したイメージセンサ１００の構成に対して、電圧降下防止回路２２０が外付けで付加されるために、それだけ回路規模が拡大し、構成も複雑になってしまう。また、電圧降下防止回路２２０を付加したことに応じては、イメージセンサ１００Ａにおいても、列単位電圧印加回路２３０−１乃至ｍを追加して形成しなければならない。さらに、タイミング制御回路１６０についても、電圧降下防止回路２２０からの電圧出力タイミングを制御するためのタイミング信号ＶＣＬＥＮを出力可能なように構成する必要がでてくる。
【００７０】
このようにして、イメージセンサ１００Ａに電圧降下防止回路２２０が付加される図７の構成は、例えば、図１などと比較すると、回路構成が複雑化し、回路規模も拡大している。また、イメージセンサ１００Ａとしてのプロセス、構造も複雑化して大きな変更が必要になる。
【００７１】
［第１の実施の形態としてのイメージセンサの構成例］
そこで、本発明の第１の実施の形態としては、イメージセンサとしてできるだけ簡易な構成をとりながらも、太陽黒点補正および行選択ブランク期間での電圧降下の防止が有効に行われる構成を提案する。
【００７２】
図８は、本発明の第１の実施の形態としてのイメージセンサ１００Ｂの構成例を示している。なお、この図において、図１および図７と同一部分には同一符号を付して説明を省略する。また、画素１１１は、図２と同様の構造を有する。
【００７３】
この図８に示されるイメージセンサ１００Ｂにおいては、太陽黒点補正／電圧降下防止回路２４０が備えられる。この太陽黒点補正／電圧降下防止回路２４０は、以降の説明から理解されるように、図１および図７に示した太陽黒点補正回路２００と、図７に示した電圧降下防止回路２２０との２つの機能を統合したものとなる。また、太陽黒点補正／電圧降下防止回路２４０が備えられることに対応して、列信号線１１３−１乃至ｍごとに、列単位電圧印加回路２１０−１乃至ｍ（図との対応ではｍ＝３となる）が備えられることになる。
【００７４】
なお、行選択信号ＳＥＬ１乃至ＳＥＬｎ（図との対応ではｎ＝２）を出力する行走査回路１２０の構成が、特許請求の範囲に記載の行選択手段の一例となる。また、リセットトランジスタＴＲ２を備える画素１１１の構成と、行走査回路１２０としてリセット信号ＲＳＴ１乃至ＲＳＴｎを出力する構成との組み合わせが、特許請求の範囲に記載のリセット手段の一例となる。また、転送トランジスタＴＲ１を備える画素１１１の構成と、行走査回路１２０として転送ゲート信号ＴＲＧ１乃至ＴＲＧｎを出力する構成との組み合わせが、特許請求の範囲に記載の受光信号出力手段の一例となる。また、太陽黒点補正／電圧降下防止回路２４０と、列単位電圧印加回路２１０−１乃至ｍとの組み合わせから成る構成は、特許請求の範囲に記載の電圧印加手段の一例となる。また、太陽黒点補正／電圧降下防止回路２４０は、特許請求の範囲に記載の電圧出力手段の一例となり、列単位電圧印加回路２１０−１乃至ｍは、特許請求の範囲に記載の列対応電圧印加手段の一例となる。また、後述する図１０に示すタイミングでタイミング信号ＰＣＳＵＮＥＮを出力するタイミング制御回路１６０が、特許請求の範囲に記載のタイミング制御手段の一例となる。
【００７５】
［太陽黒点補正／電圧降下防止回路の構成例］
図９の回路図は、太陽黒点補正／電圧降下防止回路２４０の回路構成例を示している。この図に示される太陽黒点補正／電圧降下防止回路２４０は、抵抗Ｒ０乃至Ｒｎ、スイッチＳＷ１乃至ＳＷｎ、バイアス設定回路２４１から成る。
【００７６】
抵抗Ｒ０乃至Ｒｎは、それぞれが所定の抵抗値を有し、図示するようにして直列接続されて電源電圧Ｖｄｄとグランドの間に挿入される。また、これらの抵抗Ｒ０乃至Ｒｎの直列接続における各接続点に対して、それぞれ、スイッチＳＷ１乃至ＳＷｎの一端を接続している。スイッチＳＷ１乃至ＳＷｎは、オン／オフスイッチであり、それぞれの他端は、列単位電圧印加回路２１０−１乃至ｍの各電圧印加トランジスタＴＲ１２のゲートに対して共通に接続される。
【００７７】
バイアス設定回路２４１は、所定値による電圧を所定タイミングで電圧印加トランジスタＴＲ１２のゲートに対して出力するために設けられる。すなわち、バイアス設定回路２４１に対しては、タイミング制御回路１６０からのタイミング信号ＰＣＳＵＮＥＮが入力される。バイアス設定回路２４１は、例えばタイミング信号ＰＣＳＵＮＥＮがＬレベルのときにはスイッチＳＷ１乃至ＳＷｎの全てをオフとする。このとき、電圧印加トランジスタＴＲ１２は、そのゲートがオープンとなってオフの状態となるので、列信号線１１３に対して電圧は印加されない。
【００７８】
これに対して、バイアス設定回路２４１は、例えばタイミング信号ＰＣＳＵＮＥＮがＨレベルのときには、スイッチＳＷ１乃至ＳＷｎのうち、予め指定された所定の１つのスイッチをオンとするように動作する。なお、指定のスイッチは、画素信号Ｖｘのクランプ電位の最適値に対応して選択される。このようにしてスイッチがオンとなったとき、電圧印加トランジスタＴＲ１２のゲートに対しては、オンとされたスイッチに応じた分圧比により電源電圧Ｖｄｄを分圧して得られる所定値の電圧が入力される。これにより電圧印加トランジスタＴＲ１２は、ゲート電圧について増幅した所定電圧を列信号線１１３に対して印加することになる。そして、このときの画素信号Ｖｘとしては、対応の列信号線１１３に印加される電圧値に応じた所定電位でクランプされる状態が得られる。
【００７９】
［第１の実施の形態としてのイメージセンサの動作例］
図１０のタイミングチャートは、本発明の第１の実施の形態として図８に示したイメージセンサ１００Ｂの動作例を示している。比較として、先の図６のタイミングチャートにおいては、第２行走査期間に対応のタイミング信号ＰＣＳＵＮＥＮは、その開始時点である時点ｔ７においてＨレベルに立ち上げることとしていた。これに対して、図１０における第２行走査期間対応のタイミング信号ＰＣＳＵＮＥＮは、例えば、１つ前の行走査期間である第１行走査期間内の時点ｔ４−１にて立ち上がるようにしている。すなわち、この場合には、１つの行走査期間に対応するタイミング信号ＰＣＳＵＮＥＮについて、これより１つ前の行走査期間において行選択信号ＳＥＬの出力が停止されてＬレベルとなる時点に対応したタイミングからＨレベルに立ち上げることとしている。なお、タイミング信号ＰＣＳＵＮＥＮがＬレベルに反転するタイミングとしては、図６と図１０のいずれも、同じ時点ｔ９−１となっている。
【００８０】
上記のタイミングによりタイミング信号ＰＣＳＵＮＥＮが出力されることで、列信号線１１３には、第１行走査期間の時点ｔ４−１から第２行走査期間の時点ｔ９−１までの期間にわたって所定電位が印加される状態が得られる。この結果、図１０の行選択ブランク期間Ｔ２Ｔ２における画素信号Ｖｘは、例えば図６に示したようにΔＶｄの電位差による降下を生じることがなく、例えば、所定のクランプ電位に至っていくようにして上昇する動作となる。そして、これによって、例えば第２行走査期間が開始される時点ｔ７に至ったときには、ほぼ、所定のクランプ電位が得られている状態となる。すなわち、行選択ブランク期間Ｔ２における電圧降下が防止されている。これにより、例えば図６の場合のようにして、電圧降下から復帰するための期間Ｔ３は不要になり、リセットパルスＲＳＴ２を、時点ｔ７にてＨレベルに立ち上げることができる。この結果、第２行走査期間は、期間Ｔ３分の延長が無くなり、第１行走査期間と同じ時間長に設定することができる。
【００８１】
また、この第２行走査期間対応のタイミング信号ＰＣＳＵＮＥＮがＨレベルからＬレベルに反転するタイミングは、図４および図６と同様に、転送ゲート信号ＴＲＧ２がＨレベルとなっている期間内の時点ｔ９−１としている。これにより、画素信号Ｖｘを所定電位によりクランプする動作は時点ｔ７以降においても、時点ｔ９−１まで継続される。つまり、画素信号Ｖｘは、第２行走査期間における期間Ｔ１（時点ｔ８乃至ｔ９）において、所定電位でクランプされる状態が確保される。このことは、太陽黒点補正の動作が適正に得られていることを意味する。
【００８２】
そして、本発明の実施の形態としては、第２行走査期間以降の各行走査期間に対応して、図１０の時点ｔ４−１から時点ｔ９−１と同じ周期タイミングで、タイミング信号ＰＣＳＵＮＥＮを出力する。このことは、例えば図１０の時点ｔ１０−１においてタイミング信号ＰＣＳＵＮＥＮがレベルに立ち上がっていることによっても示されている。これにより、本発明の実施の形態では継続して太陽黒点補正が行われ、また、行選択ブランク期間における電圧降下が解消されてフレームレートも低下しない。
【００８３】
このように本発明の実施の形態では、第２行走査期間以降に対応して画素信号Ｖｘの電位をクランプさせる動作を、その前の行走査期間の行選択ブランク期間Ｔ２が開始されるタイミングから開始させることとしている。そして、次の行走査期間における期間Ｔ１を含む期間まで継続させる。この動作は、上記したように、タイミング制御回路１６０における、タイミング信号ＰＣＳＵＮＥＮをＨレベルとする期間のタイミング設定によって得られる。つまり、本発明の実施の形態では、太陽黒点補正および行選択ブランク期間における電圧降下の防止の両立を、例えば図１に示したイメージセンサ１００と同等とみてよい回路構成により実現している。このことは、必要最小限と捉えてよい程度に簡易な回路構成により、太陽黒点補正および行選択ブランク期間の電圧降下防止を可能としているものとみることができる。
【００８４】
具体的に、図７との比較であれば、本発明の実施の形態では、電圧降下防止回路２２０は省略され、太陽黒点補正回路２００に相当する、１つの太陽黒点補正／電圧降下防止回路２４０のみを備えればよい。そして、これとともに、列信号線１１３−１乃至ｍごとに各１つの列単位電圧印加回路２１０−１乃至ｍを設ければよく、列単位電圧印加回路２３０−１乃至ｍは省略される。さらに、タイミング制御回路１６０から電圧降下防止回路２２０に対してタイミング信号ＶＣＬＥＮを入力させるための信号線を追加して形成する必要もなくなる。このようにして本発明の実施の形態では、イメージセンサとしての回路規模は必要最小限に抑えられているといえる。
【００８５】
なお、先の図９に示した構成から理解されるように、太陽黒点補正／電圧降下防止回路２４０においては、バイアス設定回路２４１により、スイッチＳＷ１乃至ＳＷｎのうちからオンとすべき１つのスイッチの選択を変更可能とされている。これにより、電源電圧Ｖｄｄに対する分圧比が変更され、これに応じてバイアス設定回路２４１から出力される電圧値が変更設定される。すなわち電圧印加トランジスタＴＲ１２のゲート電圧が変更設定される。そして、この結果、列信号線１１３の画素信号Ｖｘとして得られるクランプ電位が変更設定される。
【００８６】
このクランプ電位の設定、すなわちバイアス設定回路２４１によりオンとすべきスイッチの指定については、次のようにして行うことができる。すなわち、例えば製造時または電源起動時においてキャリブレーションの動作により、スイッチＳＷ１乃至ＳＷｎのうちの１つを順次オン状態として、そのときに得られるクランプ電位を計測する。そして、スイッチＳＷ１乃至ＳＷｎのうち、最適値に最も近いクランプ電位が得られたときにオンであったスイッチをバイアス設定回路２４１に対して指定する設定を行う。以降においてバイアス設定回路２４１は、Ｈレベルのタイミング信号ＰＣＳＵＮＥＮが入力されるのに応じて、指定されたスイッチをオンとするようにして動作する。これにより、太陽黒点補正および行選択ブランク期間の電圧降下防止のために、列信号線１１３に対して最適なクランプ電位が与えられる。
【００８７】
＜２．変形例＞
続いて、本発明の第１の実施の形態の変形例について説明する。例えば、先の図１０においては、行選択ブランク期間Ｔ２の開始時点である時点４−１からＨレベルのタイミング信号ＰＣＳＵＮＥＮの出力を開始させている。すなわち、行選択ブランク期間Ｔ２の開始時点から列信号線１１３に対する所定電位の印加を開始する動作となっている。この動作は、これまでの説明から理解されるように、行選択信号がＨレベルに立ち上がる時点で必要レベルの画素信号Ｖｘが得られている状態が得られるようにするためである。このことからすれば、上記した状態が得られるのであれば、行選択ブランク期間Ｔ２の開始時点より後の任意のタイミングで、列信号線１１３に対して所定電位の印加を開始させてもよいということがいえる。
【００８８】
そこで、本発明の第１の実施の形態の変形例としては、次の構成を採るものとする。すなわち、次の行走査期間の開始時点に至るより前で、行選択ブランク期間Ｔ２の開始時点から所定時間を経過したタイミングでＨレベルのタイミング信号ＰＣＳＵＮＥＮの出力を開始させるように構成するというものである。このためには、所望のタイミング信号ＰＣＳＵＮＥＮの出力タイミングが得られるようにタイミング制御回路１６０を構成することになる。例えば、回路設計などによっては、行選択ブランク期間Ｔ２の開始時点と同時にタイミング信号ＰＣＳＵＮＥＮの出力を開始させることが動作に何らかの影響を及ぼす場合もあると考えられる。このような場合に上記の変形例の構成を採り、タイミング信号ＰＣＳＵＮＥＮの出力開始時点を、行選択ブランク期間Ｔ２の開始時点と異なるタイミングに設定することで、上記影響を回避することができる。
【００８９】
また、上記図１０による動作の説明では、時点ｔ４−１乃至ｔ７に対応する行選択ブランク期間Ｔ２と、これに続く、期間Ｔ１を含む時点ｔ７乃至ｔ９−１までの期間とで、列信号線１１３に対してそれぞれ同じクランプ電位を与えることとしている。つまり、タイミング信号ＰＣＳＵＮＥＮがＨレベルとなる時点ｔ４−１乃至ｔ９−１までの期間にわたって、バイアス設定回路２４１は同じスイッチをオン状態とするようにして制御している。これに対して、例えば他の変形例として、前半の行選択ブランク期間Ｔ２（時点ｔ４−１乃至ｔ７）と後半の時点ｔ７から時点ｔ９−１までの期間とで、それぞれ、異なるクランプ電位が設定されるように構成することも考えられる。すなわち、太陽黒点補正と、行選択ブランク期間の電圧降下防止とで、それぞれ最適とされるクランプ電位が大きく異なるような場合に対応して、個別にクランプ電位を設定しようというものである。このための構成としてはいくつか考えられるが、例えば、バイアス設定回路２４１においてカウント機能を与え、タイミング信号ＰＣＳＵＮＥＮがＨレベルとなった時点ｔ４−１からカウントを開始させる。そして、例えば時点ｔ４−１からは、先ず、行選択ブランク期間の電圧降下防止に対応して指定されたスイッチをオンとするように制御する。次に、行選択ブランク期間Ｔ２が完了して時点ｔ７に至ったとされるタイミングに応じたカウント値が得られたら、太陽黒点補正に対応して指定されたスイッチをオンとするように切り替えるというものである。
【００９０】
また、本発明の実施の形態は本発明を具現化するための一例を示したものであり、本発明の実施の形態において明示したように、本発明の実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本発明の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本発明は実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【００９１】
また、これまでの説明においては、画素１１１が３トランジスタの構成である場合を例に挙げている。しかし、３トランジスタ以外の画素の構成であっても、例えば行選択ブランク期間の設定により信号線の電圧降下を生じるイメージセンサの駆動方式を採る場合に本発明の構成を有効に適用できる。また、これまでの本発明の実施の形態の説明では、本発明の構成をＣＭＯＳイメージセンサに適用しているが、例えばＣＣＤなど、ＣＭＯＳ以外によるイメージセンサに適用することも考えられる。
【符号の説明】
【００９２】
１００、１００Ａ、１００Ｂ  イメージセンサ
１１０  画素アレイ
１１１  画素
１１２  行信号線
１１３  列信号線
１２０  行走査回路
１３０  カラムＡＤＣ部
１４０−１〜３  単位ＡＤＣ
１４１−１〜３  コンパレータ
１４２−１〜３  カウンタ
１５０  参照信号生成回路
１６０  タイミング制御回路
１７０  列走査回路
１８０  バッファアンプ
１９０  データ出力線
２００  太陽黒点補正回路
２１０−１〜ｍ、２３０−１〜ｍ  列単位電圧印加回路
２２０  電圧降下防止回路
２４０  太陽黒点補正／電圧降下防止回路
２４１  バイアス設定回路
【図１】
2011160046.tif 000003
【図２】
2011160046.tif 000004
【図３】
2011160046.tif 000005
【図４】
2011160046.tif 000006
【図５】
2011160046.tif 000007
【図６】
2011160046.tif 000008
【図７】
2011160046.tif 000009
【図８】
2011160046.tif 000010
【図９】
2011160046.tif 000011
【図１０】
2011160046.tif 000012