(57)【要約】【課題】軽負荷から重負荷まで幅広い負荷変動範囲において、安定した制御特性で、かつ高効率なスイッチング電源装置を実現する。【解決手段】１次側電力変換回路がハーフブリッジ方式で、２次側電力変換回路の整流回路に同期整流回路を用いることで、第１のスイッチング素子Ｑ１のオン時間ｔｏｎ１と第２のスイッチング素子Ｑ２のオン時間ｔｏｎ２のオン時間時比Ｄａ（＝ｔｏｎ１／ｔｏｎ２）を制御して、軽負荷時において２次側から１次側にエネルギー回生を行う動作モードを備える。【選択図】図６
2011160521.tif 000002
【特許請求の範囲】
【請求項１】
直流入力電圧Ｖｉｎが入力される直流電源入力部と、
第１の１次巻線Ｎｐ１と、第１の２次巻線Ｎｓ１と、第２の２次巻線Ｎｓ２と、を少なくとも備えたトランスＴと、
前記直流電源入力部の両端に接続される、第１のスイッチング素子Ｑ１、第１のキャパシタＣ１、及び第１のダイオードＤ１の並列回路からなる第１のスイッチ回路Ｓ１と、第２のスイッチング素子Ｑ２、第２のキャパシタＣ２、及び第２のダイオードＤ２の並列回路からなる第２のスイッチ回路Ｓ２からなる直列回路と、
前記第１のスイッチ回路Ｓ１または前記第２のスイッチ回路Ｓ２の両端に対して、少なくとも第１の入力インダクタＬ２と前記第１の１次巻線Ｎｐ１と、入力キャパシタＣ９とからなる直列回路の両端が接続されてなるハーフブリッジ方式の１次側電力変換回路と、
前記第１の２次巻線Ｎｓ１に生じる電圧を整流する、第３のスイッチング素子Ｑ３、第３のキャパシタＣ３、及び第３のダイオードＤ３の並列回路からなる第３のスイッチ回路Ｓ３と、前記第２の２次巻線Ｎｓ２に生じる電圧を整流する、第４のスイッチング素子Ｑ４、第４のキャパシタＣ４、及び第４のダイオードＤ４の並列回路からなる第４のスイッチ回路Ｓ４とを含み、前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２の相補的なスイッチング動作に応じて前記第３のスイッチ回路Ｓ３及び前記第４のスイッチ回路Ｓ４のスイッチング動作を制御して動作する２次側同期整流回路と、
前記第１の２次巻線Ｎｓ１と前記第２の２次巻線Ｎｓ２に流れる電流を閉渇するように接続された第１のインダクタＬ１と、
前記第１のインダクタＬ１の後段に接続される平滑キャパシタＣ８と、
前記平滑キャパシタＣ８の後段に負荷が接続されるように構成されるスイッチング電源装置であって、
前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２は互いに所定のデッドタイムを挟んで相補的にスイッチング動作を行い、かつ前記第１のスイッチング素子Ｑ１のオン時間ｔｏｎ１と前記第２のスイッチング素子Ｑ２のオン時間ｔｏｎ２とのオン時間時比Ｄａ（＝ｔｏｎ１／ｔｏｎ２）を制御することにより、前記負荷に供給する電力が制御され、
前記負荷が軽負荷である場合に、前記第３のスイッチング素子Ｑ３または前記第４のスイッチング素子Ｑ４の少なくともいずれか一方において、整流方向とは逆方向に負電流を流すことにより、２次側から１次側にエネルギーを回生させる動作モードを有することを特徴とするスイッチング電源装置。
【請求項２】
直流入力電圧Ｖｉｎが入力される直流電源入力部と、
少なくとも、第１の１次巻線Ｎｐ１と、第１の２次巻線Ｎｓ１と、第２の１次巻線Ｎｐ２と、第２の２次巻線Ｎｓ２と、からなるトランスＴと、
第１のスイッチング素子Ｑ１、第１のキャパシタＣ１、及び第１のダイオードＤ１の並列回路からなる第１のスイッチ回路Ｓ１と、第２のスイッチング素子Ｑ２、第２のキャパシタＣ２、及び第２のダイオードＤ２の並列回路からなる第２のスイッチ回路Ｓ２とからなる直列回路と、
前記第１のスイッチ回路Ｓ１または前記第２のスイッチ回路Ｓ２の両端に対して、少なくとも第１の入力インダクタＬ２と、前記第１の１次巻線Ｎｐ１と、入力キャパシタＣ９からなる直列回路の両端が接続され、
前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２とからなる直列回路の両端に接続されるキャパシタＣ１２と、
前記第１のスイッチ回路Ｓ１と前記入力キャパシタＣ９とからなる直列回路の両端に対して、前記第２の１次巻線及び第２の入力インダクタンスＬ３を介して前記直流入力電圧Ｖｉｎが接続されてなるハーフブリッジ方式の１次側電力変換回路と、
前記第１の２次巻線Ｎｓ１に生じる電圧を整流する、第３のスイッチング素子Ｑ３、第３のキャパシタＣ３、及び第３のダイオードＤ３の並列回路からなる第３のスイッチ回路Ｓ３と、前記第２の２次巻線Ｎｓ２に生じる電圧を整流する、第４のスイッチング素子Ｑ４、第４のキャパシタＣ４、及び第４のダイオードＤ４の並列回路からなる第４のスイッチ回路Ｓ４とを含み、前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２の相補的なスイッチング動作に応じて前記第３のスイッチ回路Ｓ３及び前記第４のスイッチ回路Ｓ４のスイッチング動作を制御して動作する２次側同期整流回路と、
前記第１の２次巻線Ｎｓ１と前記第２の２次巻線Ｎｓ２に流れる電流を平滑するように接続された第１のインダクタＬ１と、
前記第１のインダクタＬ１の後段に接続される平滑キャパシタＣ８と、
前記平滑キャパシタＣ８の後段に負荷が接続されるように構成されるスイッチング電源装置であって、
前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２は互いに所定のデッドタイムを挟んで相補的にスイッチング動作を行い、かつ前記第１のスイッチング素子Ｑ１のオン時間ｔｏｎ１と前記第２のスイッチング素子Ｑ２のオン時間ｔｏｎ２とのオン時間時比Ｄａ（＝ｔｏｎ１／ｔｏｎ２）を制御することにより、前記負荷に供給する電力が制御され、
前記負荷が軽負荷である場合に、前記第３のスイッチング素子Ｑ３または前記第４のスイッチング素子Ｑ４の少なくともいずれか一方において、整流方向とは逆方向に負電流を流すことにより、２次側から１次側にエネルギーを回生させる動作モードを有することを特徴とするスイッチング電源装置。
【請求項３】
前記トランスＴは、少なくとも第１の１次巻線Ｎｐ１と第１の２次巻線Ｎｓ１とを備えた第１のトランスＴ１と、少なくとも第２の１次巻線Ｎｐ２と第２の２次巻線Ｎｓ２とを備えた第２のトランスＴ２と、から構成されることを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記第１の入力インダクタンスＬ２、または前記第２の入力インダクタンスＬ３は、前記トランスＴの漏洩インダクタンスにて構成されることを特徴とする請求項２に記載のスイッチング電源装置。
【請求項５】
前記トランスＴは、前記第１の２次巻線Ｎｓ１と前記第２の２次巻線Ｎｓ２の一端同士が共通接続され、前記第１の２次巻線Ｎｓ１の他端に前記第３のスイッチ回路Ｓ３の一端が接続され、前記第２の２次巻線Ｎｓ２の他端に前記第４のスイッチ回路Ｓ４の一端が接続されて、前記第３のスイッチ回路Ｓ３の他端と前記第４のスイッチ回路Ｓ４の他端が互いに接続された、センタータップ型全波整流回路を構成したことを特徴とする請求項１乃至４に記載のスイッチング電源装置。
【請求項６】
前記第３のスイッチ回路Ｓ３は、前記第１の２次巻線Ｎｓ１に生じる電圧を整流する向きに、かつ前記第２の２次巻線Ｎｓ２に対して並列に接続され、
前記第４のスイッチ回路Ｓ４は、前記第１の２次巻線Ｎｓ１と前記第２の２次巻線Ｎｓ２に生じる各々の電圧を加算したものを整流する向きに、かつ前記第２の２次巻線Ｎｓ２と前記第３のスイッチ回路Ｓ３からなる閉ループ内に接続されたことを特徴とする請求項１乃至５に記載のスイッチング電源装置。
【請求項７】
前記第１のスイッチ回路Ｓ１、前記第２のスイッチ回路Ｓ２、前記第３のスイッチ回路Ｓ３、及び前記スイッチ回路Ｓ４のうち少なくとも１つは電界効果トランジスタであることを特徴とする請求項１乃至６のいずれかに記載のスイッチング電源装置。
【請求項８】
前記第１のスイッチング素子Ｑ１がターンオフしてから前記第２のスイッチング素子Ｑ２がターンオンするまでの時間、または前記第２のスイッチング素子Ｑ２がターンオフしてから前記第１のスイッチング素子Ｑ１がターンオンするまでの時間が、前記第１のスイッチング素子Ｑ１または前記第２のスイッチング素子Ｑ２がＺＶＳ（ゼロ電圧スイッチング）動作を実現することが出来るように設定されることを特徴とする請求項７に記載のスイッチング電源装置。
【請求項９】
前記負荷が軽負荷である場合において、前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２の相補的なスイッチング動作を間欠発振駆動させることを特徴とする請求項１乃至８に記載のスイッチング電源装置。
【請求項１０】
前記第４のスイッチ回路Ｓ４の代わりに、第４のキャパシタを用いたことを特徴とする請求項６乃至９に記載のスイッチング電源装置。
【請求項１１】
前記第１のインダクタＬ１として、前記トランスＴの２次側漏れ磁束を利用することを特徴とする請求項６乃至１０のいずれかに記載のスイッチング電源装置。
【請求項１２】
前記トランスＴにおいて、前記第１の２次巻線Ｎｓ１は、前記第２の２次巻線Ｎｓ２と磁気極性を逆極性とし、かつ巻数を前記第２の２次巻線Ｎｓ２の巻数より小さくしたことを特徴とする請求項６乃至１１のいずれかに記載のスイッチング電源装置。
【請求項１３】
前記第１の２次巻線Ｎｓ１の巻数と、前記第２の２次巻線Ｎｓ２の巻数との巻数比を、
Ｎｓ１：Ｎｓ２＝１：２
としたことを特徴とする請求項１２に記載のスイッチング電源装置。
【請求項１４】
前記トランスＴにおいて、前記第１の１次巻線Ｎｐ１と前記第１の２次巻線Ｎｓ１との磁気結合度が相対的に大きく、かつ前記第２の２次巻線Ｎｓ２と他の巻線との磁気結合度が相対的に小さいことを特徴とする請求項６乃至１３のいずれかに記載のスイッチング電源装置。
【請求項１５】
前記同期整流回路は自己駆動型同期整流回路であることを特徴とする請求項１乃至１４に記載のスイッチング電源装置。
【請求項１６】
前記トランスＴは第３の２次巻線Ｎｓ３をさらに有し、前記同期整流回路は前記第３の２次巻線Ｎｓ３に生じる電圧に基づいて駆動されるようにしたことを特徴とする請求項１乃至１４に記載のスイッチング電源装置。
【請求項１７】
前記トランスＴは第３の２次巻線Ｎｓ３及び第４の２次巻線Ｎｓ４をさらに有し、前記同期整流回路のうち、前記第３のスイッチ回路Ｓ３は前記第３の２次巻線Ｎｓ３に生じる電圧に基づいて駆動され、前記第４のスイッチ回路Ｓ４は前記第４の２次巻線ｓ４に生じる電圧に基づいて駆動されるようにしたことを特徴とする請求項１乃至１４に記載のスイッチング電源装置。
【請求項１８】
前記直流電源入力部の前段に、商用電源を入力電源とし、前記直流入力電圧Ｖｉｎを出力電圧とするＰＦＣ（力率改善）コンバータを設けたことを特徴とする請求項１乃至１７に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、トランスの１次−２次間でのエネルギー伝達が行われない期間が実質的に存在せず、かつ１次側駆動回路に、大電力用途に適したハーフブリッジ或いはフルブリッジ方式を用いたスイッチング電源装置において、軽負荷から重負荷までの広い負荷変動範囲における制御性を向上させる技術に関するものである。
【背景技術】
【０００２】
従来、一般的に大電力用途におけるスイッチング電源装置としては、例えばハーフブリッジ方式や、フルブリッジ方式のコンバータ等が知られている。
【０００３】
ハーフブリッジ方式のコンバータを図１に示す。１次側電力変換回路としては、入力電源Ｖｉｎに対して、第１のスイッチング素子Ｑ１、第１のキャパシタＣ１、及び第１のダイオードＤ１の並列回路からなる第１のスイッチ回路Ｓ１と、第２のスイッチング素子Ｑ２、第２のキャパシタＣ２、第２のダイオードＤ２の並列回路からなる第２のスイッチ回路Ｓ２とからなる直列回路と、高圧側キャパシタＣ１０及び低圧側キャパシタＣ１１からなる直列回路が互いに並列になるように接続され、第１のスイッチ回路Ｓ１と第２のスイッチ回路Ｓ２の接続点と、高圧側キャパシタＣ１０と低圧側キャパシタＣ１１の接続点との間に、トランスＴの第１の１次巻線Ｎｐ１の両端が接続される構成となっている。
【０００４】
また、２次側電力変換回路としては、トランスＴの第１の２次巻線Ｎｓ１の一端に第３のダイオードＤ３のアノードが接続され、第２の２次巻線Ｎｓ２の一端に第４のダイオードＤ４のアノードが接続され、第３のダイオードＤ３のカソードと第４のダイオードＤ４のカソードは共に第１のインダクタＬ１の一端に接続され、第１のインダクタの他端は平滑キャパシタＣ８の一端及び負荷Ｒｏの一端に接続される。また、第１の２次巻線Ｎｓ１の他端及び第２の２次巻線Ｎｓ２の他端は共に、平滑キャパシタＣ８の他端及び負荷Ｒｏの他端に接続されている。
【０００５】
このようなハーフブリッジ方式のコンバータにおいて、第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２は相補的に駆動されるので、入力電圧や出力電圧が定格状態において、第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２のデューティ比がほぼ５０％になるように設計される。第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２が同時にオン状態になると短絡してしまうため、実際には共にオフである期間（デッドタイム）を挟んで相補的に駆動されることになり、厳密には５０％にはならない。例えば、入力電圧が上昇した場合や、出力電圧が上昇した場合等において、次の２つの制御方法がある。
I・・・「第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２が完全対称に相補的駆動され、第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２のデューティ比が共に短くなる（デッドタイムが長くなる）ことにより、出力電圧を下げるように制御を働かせる方法」
と、
II・・・「第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２は互いに所定のデッドタイムを挟んで交互にオンさせるようにし、第１のスイッチング素子Ｑ１のデューティ比を小さくする（相対的に第２のスイッチング素子Ｑ２のデューティ比は大きくなる）ことにより、出力電圧を下げるように制御を働かせる方法」
である。しかしながら、Iの方法では第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２が共にオフである時間（デッドタイム）がその都度変動するため、各々のスイッチング素子をＺＶＳ（ゼロ電圧スイッチング）駆動させることができないという欠点があり、近年の高効率を求められるスイッチング電源装置においては、IIの方法が好ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、IIの方法で制御する場合、第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２は所定のデッドタイムを挟んで交互にオンするため、ゼロ電圧スイッチング（ＺＶＳ）駆動は可能だが、図４に示すように、負荷の状態が軽負荷になると、第１のインダクタＬ１に流れる電流が０Ａとなる期間が存在し、「第１のスイッチング素子Ｑ１のデューティ比を下げていくと出力電圧が下がる」という制御特性が逆転してしまい、制御が出来なくなるという問題があった。
【０００７】
また、例えば下記に示す特許文献１のように、ＢＨＢ（ブーストハーフブリッジ）方式を用いれば、ゼロ電圧スイッチングを実現しながら、軽負荷時の制御特性も維持できるが、スイッチング素子の耐圧が入力電圧の２倍程度必要になること、高耐圧のスイッチング素子はオン抵抗が大きく、スイッチング損失が大きいという問題があった。
【０００８】
例えばテレビ等の一般家電用に用いられるスイッチング電源装置の場合、待機時電力の削減が強く求められていることもあり、負荷は無負荷に近い軽負荷状態から重負荷状態まで、かなり広い負荷変動範囲において安定した制御特性を求められ、従来の方法ではいずれの方法であっても、低損失かつ幅広い負荷変動範囲に対応し得るスイッチング電源装置が実現できなかった。
【０００９】
そこで、本発明の目的は、低耐圧のスイッチング素子を用い、かつゼロ電圧スイッチングを実現しながら、広い負荷変動範囲に対応できる低損失かつ高効率、かつ高い出力電圧安定性を有するスイッチング電源装置を提供することにある。
【特許文献１】特開平１１−２６２２６３号
【課題を解決するための手段】
【００１０】
この発明は前記課題を解決するために次のように構成する。
（１）直流入力電圧Ｖｉｎが入力される直流電源入力部と、
第１の１次巻線Ｎｐ１と、第１の２次巻線Ｎｓ１と、第２の２次巻線Ｎｓ２と、を少なくとも備えたトランスＴと、
前記直流電源入力部の両端に接続される、第１のスイッチング素子Ｑ１、第１のキャパシタＣ１、及び第１のダイオードＤ１の並列回路からなる第１のスイッチ回路Ｓ１と、第２のスイッチング素子Ｑ２、第２のキャパシタＣ２、及び第２のダイオードＤ２の並列回路からなる第２のスイッチ回路Ｓ２からなる直列回路と、
前記第１のスイッチ回路Ｓ１または前記第２のスイッチ回路Ｓ２の両端に対して、少なくとも第１の入力インダクタＬ２と前記第１の１次巻線Ｎｐ１と、入力キャパシタＣ９とからなる直列回路の両端が接続されてなるハーフブリッジ方式の１次側電力変換回路と、
前記第１の２次巻線Ｎｓ１に生じる電圧を整流する、第３のスイッチング素子Ｑ３、第３のキャパシタＣ３、及び第３のダイオードＤ３の並列回路からなる第３のスイッチ回路Ｓ３と、前記第２の２次巻線Ｎｓ２に生じる電圧を整流する、第４のスイッチング素子Ｑ４、第４のキャパシタＣ４、及び第４のダイオードＤ４の並列回路からなる第４のスイッチ回路Ｓ４とを含み、前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２の相補的なスイッチング動作に応じて前記第３のスイッチ回路Ｓ３及び前記第４のスイッチ回路Ｓ４のスイッチング動作を制御して動作する２次側同期整流回路と、
前記第１の２次巻線Ｎｓ１と前記第２の２次巻線Ｎｓ２に流れる電流を閉渇するように接続された第１のインダクタＬ１と、
前記第１のインダクタＬ１の後段に接続される平滑キャパシタＣ８と、
前記平滑キャパシタＣ８の後段に負荷が接続されるように構成されるスイッチング電源装置であって、
前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２は互いに所定のデッドタイムを挟んで相補的にスイッチング動作を行い、かつ前記第１のスイッチング素子Ｑ１のオン時間ｔｏｎ１と前記第２のスイッチング素子Ｑ２のオン時間ｔｏｎ２とのオン時間時比Ｄａ（＝ｔｏｎ１／ｔｏｎ２）を制御することにより、前記負荷に供給する電力が制御され、
前記負荷が軽負荷である場合に、前記第３のスイッチング素子Ｑ３または前記第４のスイッチング素子Ｑ４の少なくともいずれか一方において、整流方向とは逆方向に負電流を流すことにより、２次側から１次側にエネルギーを回生させる動作モードを有することを特徴とする。
【００１１】
（２）直流入力電圧Ｖｉｎが入力される直流電源入力部と、
少なくとも、第１の１次巻線Ｎｐ１と、第１の２次巻線Ｎｓ１と、第２の１次巻線Ｎｐ２と、第２の２次巻線Ｎｓ２と、からなるトランスＴと、
第１のスイッチング素子Ｑ１、第１のキャパシタＣ１、及び第１のダイオードＤ１の並列回路からなる第１のスイッチ回路Ｓ１と、第２のスイッチング素子Ｑ２、第２のキャパシタＣ２、及び第２のダイオードＤ２の並列回路からなる第２のスイッチ回路Ｓ２とからなる直列回路と、
前記第１のスイッチ回路Ｓ１または前記第２のスイッチ回路Ｓ２の両端に対して、少なくとも第１の入力インダクタＬ２と、前記第１の１次巻線Ｎｐ１と、入力キャパシタＣ９からなる直列回路の両端が接続され、
前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２とからなる直列回路の両端に接続されるキャパシタＣ１２と、
前記第１のスイッチ回路Ｓ１と前記入力キャパシタＣ９とからなる直列回路の両端に対して、前記第２の１次巻線及び第２の入力インダクタンスＬ３を介して前記直流入力電圧Ｖｉｎが接続されてなるハーフブリッジ方式の１次側電力変換回路と、
前記第１の２次巻線Ｎｓ１に生じる電圧を整流する、第３のスイッチング素子Ｑ３、第３のキャパシタＣ３、及び第３のダイオードＤ３の並列回路からなる第３のスイッチ回路Ｓ３と、前記第２の２次巻線Ｎｓ２に生じる電圧を整流する、第４のスイッチング素子Ｑ４、第４のキャパシタＣ４、及び第４のダイオードＤ４の並列回路からなる第４のスイッチ回路Ｓ４とを含み、前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２の相補的なスイッチング動作に応じて前記第３のスイッチ回路Ｓ３及び前記第４のスイッチ回路Ｓ４のスイッチング動作を制御して動作する２次側同期整流回路と、
前記第１の２次巻線Ｎｓ１と前記第２の２次巻線Ｎｓ２に流れる電流を平滑するように接続された第１のインダクタＬ１と、
前記第１のインダクタＬ１の後段に接続される平滑キャパシタＣ８と、
前記平滑キャパシタＣ８の後段に負荷が接続されるように構成されるスイッチング電源装置であって、
前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２は互いに所定のデッドタイムを挟んで相補的にスイッチング動作を行い、かつ前記第１のスイッチング素子Ｑ１のオン時間ｔｏｎ１と前記第２のスイッチング素子Ｑ２のオン時間ｔｏｎ２とのオン時間時比Ｄａ（＝ｔｏｎ１／ｔｏｎ２）を制御することにより、前記負荷に供給する電力が制御され、
前記負荷が軽負荷である場合に、前記第３のスイッチング素子Ｑ３または前記第４のスイッチング素子Ｑ４の少なくともいずれか一方において、整流方向とは逆方向に負電流を流すことにより、２次側から１次側にエネルギーを回生させる動作モードを有することを特徴とする。
（３）前記トランスＴは、少なくとも第１の１次巻線Ｎｐ１と第１の２次巻線Ｎｓ１とを備えた第１のトランスＴ１と、少なくとも第２の１次巻線Ｎｐ２と第２の２次巻線Ｎｓ２とを備えた第２のトランスＴ２と、から構成されることを特徴とする。
（４）前記第１の入力インダクタンスＬ２、または前記第２の入力インダクタンスＬ３は、前記トランスＴの漏洩インダクタンスにて構成されることを特徴とする。
（５）前記トランスＴは、前記第１の２次巻線Ｎｓ１と前記第２の２次巻線Ｎｓ２の一端同士が共通接続され、前記第１の２次巻線Ｎｓ１の他端に前記第３のスイッチ回路Ｓ３の一端が接続され、前記第２の２次巻線Ｎｓ２の他端に前記第４のスイッチ回路Ｓ４の一端が接続されて、前記第３のスイッチ回路Ｓ３の他端と前記第４のスイッチ回路Ｓ４の他端が互いに接続された、センタータップ型全波整流回路を構成したことを特徴とする。
（６）前記第３のスイッチ回路Ｓ３は、前記第１の２次巻線Ｎｓ１に生じる電圧を整流する向きに、かつ前記第２の２次巻線Ｎｓ２に対して並列に接続され、
前記第４のスイッチ回路Ｓ４は、前記第１の２次巻線Ｎｓ１と前記第２の２次巻線Ｎｓ２に生じる各々の電圧を加算したものを整流する向きに、かつ前記第２の２次巻線Ｎｓ２と前記第３のスイッチ回路Ｓ３からなる閉ループ内に接続されたことを特徴とする。
（７）前記第１のスイッチ回路Ｓ１、前記第２のスイッチ回路Ｓ２、前記第３のスイッチ回路Ｓ３、及び前記スイッチ回路Ｓ４のうち少なくとも１つは電界効果トランジスタであることを特徴とする。
（８）前記第１のスイッチング素子Ｑ１がターンオフしてから前記第２のスイッチング素子Ｑ２がターンオンするまでの時間、または前記第２のスイッチング素子Ｑ２がターンオフしてから前記第１のスイッチング素子Ｑ１がターンオンするまでの時間が、前記第１のスイッチング素子Ｑ１または前記第２のスイッチング素子Ｑ２がＺＶＳ（ゼロ電圧スイッチング）動作を実現することが出来るように設定されることを特徴とする。
（９）前記負荷が軽負荷である場合において、前記第１のスイッチ回路Ｓ１と前記第２のスイッチ回路Ｓ２の相補的なスイッチング動作を間欠発振駆動させることを特徴とする。
（１０）前記第４のスイッチ回路Ｓ４の代わりに、第４のキャパシタを用いたことを特徴とする。
（１１）前記第１のインダクタＬ１として、前記トランスＴの２次側漏れ磁束を利用することを特徴とする。
（１２）前記トランスＴにおいて、前記第１の２次巻線Ｎｓ１は、前記第２の２次巻線Ｎｓ２と磁気極性を逆極性とし、かつ巻数を前記第２の２次巻線Ｎｓ２の巻数より小さくしたことを特徴とする。
（１３）前記第１の２次巻線Ｎｓ１の巻数と、前記第２の２次巻線Ｎｓ２の巻数との巻数比を、
Ｎｓ１：Ｎｓ２＝１：２
としたことを特徴とする。
（１４）前記トランスＴにおいて、前記第１の１次巻線Ｎｐ１と前記第１の２次巻線Ｎｓ１との磁気結合度が相対的に大きく、かつ前記第２の２次巻線Ｎｓ２と他の巻線との磁気結合度が相対的に小さいことを特徴とする。
（１５）前記同期整流回路は自己駆動型同期整流回路であることを特徴とする。
（１６）前記トランスＴは第３の２次巻線Ｎｓ３をさらに有し、前記同期整流回路は前記第３の２次巻線Ｎｓ３に生じる電圧に基づいて駆動されるようにしたことを特徴とする。
（１７）前記トランスＴは第３の２次巻線Ｎｓ３及び第４の２次巻線Ｎｓ４をさらに有し、前記同期整流回路のうち、前記第３のスイッチ回路Ｓ３は前記第３の２次巻線Ｎｓ３に生じる電圧に基づいて駆動され、前記第４のスイッチ回路Ｓ４は前記第４の２次巻線ｓ４に生じる電圧に基づいて駆動されるようにしたことを特徴とする。
（１８）前記直流電源入力部の前段に、商用電源を入力電源とし、前記直流入力電圧Ｖｉｎを出力電圧とするＰＦＣ（力率改善）コンバータを設けたことを特徴とする。
【発明の効果】
【００１２】
この発明によれば、
（ａ）軽負荷時に電流不連続モードで動作することがなくなるため、全負荷領域において、第１のスイッチング素子Ｑ１のオン時間ｔｏｎ１と第２のスイッチング素子Ｑ２のオン時間ｔｏｎ２とのオン時間時比Ｄａ（＝ｔｏｎ１／ｔｏｎ２）が所定値になるように制御することによって、実質的に第１のスイッチング素子Ｑ１のオン時間を制御することで出力電圧を制御するという制御特性を維持することができる。
（ｂ）第１のスイッチング素子Ｑ１の動作電圧が入力電圧と同じ電圧まで下げられるので、スイッチング素子に低耐圧の半導体部品を用いることができ、低オン抵抗であるため、スイッチング損失の低減も見込め、低コスト、高効率化が実現できる。
（ｃ）第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２をゼロ電圧スイッチング（ＺＶＳ）駆動させることで、スイッチング損失をさらに低減することができ、高効率化を図ることができる。
（ｄ）ゼロ電圧スイッチング（ＺＶＳ）駆動に必要な、１次側のインダクタンス素子をトランスの漏れ磁束で代替することで、部品点数を削減でき、回路規模を大幅に小型化できる。
といった効果を奏し、回路規模を簡素にでき、かつ高効率なスイッチング電源装置を構成することができる。
（ｅ）同期整流回路を用いることにより、特に大電流出力の場合において、２次側での整流損失を大幅に低減することができ、高効率化が実現できる。
【発明を実施するための最良の形態】
【００１３】
《第１の実施形態》
図６は第１の実施形態に係るスイッチング電源装置の回路図である。
【００１４】
図６に示すように、このスイッチング電源装置は、１次側電力変換回路としては、入力電源Ｖｉｎに対して、第１のスイッチング素子Ｑ１、第１のキャパシタＣ１、及び第１のダイオードＤ１の並列回路からなる第１のスイッチ回路Ｓ１及び、第２のスイッチング素子Ｑ２、第２のキャパシタＣ２、及び第２のダイオードＤ２の並列回路からなる第２のスイッチ回路Ｓ２とからなる直列回路が接続され、第１のスイッチ回路Ｓ１の両端に対して、第１の入力インダクタＬ２と、トランスＴの第１の１次巻線Ｎｐ１と、入力キャパシタＣ９とからなる直列回路の両端が接続される構成となっている。
【００１５】
また、２次側電力変換回路としては、トランスＴの第１の２次巻線Ｎｓ１の一端に第３のスイッチング素子Ｑ３、第３のキャパシタＣ３、及び第３のダイオードＤ３からなる第３のスイッチ回路Ｓ３のドレイン側端子が接続され、第２の２次巻線Ｎｓ２の一端に第４のスイッチング素子Ｑ４、第４のキャパシタＣ４、及び第４のダイオードＤ４からなる第４のスイッチ回路Ｓ４のドレイン側端子が接続され、第３のスイッチ回路Ｓ３のソース側端子と第４のスイッチ回路Ｓ４のソース側端子は共に第１のインダクタＬ１の一端に接続され、第１のインダクタＬ１の他端は出力キャパシタＣ８の一端及び負荷Ｒｏの一端に接続される。また、第１の２次巻線Ｎｓ１の他端及び第２の２次巻線Ｎｓ２の他端は共に、出力キャパシタＣ８の他端及び負荷Ｒｏの他端に接続されている。第３のスイッチ回路Ｓ３及び第４のスイッチ回路Ｓ４は自己駆動型の同期整流回路を構成している。
【００１６】
なお、第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２は、両方が同時にオンするとショートしてしまうため、所定のデッドタイムを挟んで互いに相補的にオンするように構成される。このデッドタイムは、各々のスイッチング素子がＺＶＳ（ゼロ電圧スイッチング）駆動が可能になるように設定される。
【００１７】
なお、トランスＴの２次巻線は、第１の２次巻線Ｎｓ１と第２の２次巻線Ｎｓ２に分巻されており、一端同士が共通接続されたセンタータップ型となっており、第１の２次巻線Ｎｓ１と第２の２次巻線Ｎｓ２は互いに同極性となるように巻回されている。
【００１８】
このような構成により、トランスＴにおける第１の１次巻線Ｎｐ１及び第１の２次巻線Ｎｓ１は、第１のスイッチ回路Ｓ１がオフ、かつ第２のスイッチ回路Ｓ２がオンの期間においてトランスＴの１次側から２次側に電力を伝送するように巻線の極性が設定され、第１の１次巻線Ｎｐ１及び第２の２次巻線Ｎｓ２は、第１のスイッチ回路Ｓ１がオン、かつ第２のスイッチ回路Ｓ２がオフの期間においてトランスＴの１次側から２次側に電力を伝送するように巻線の極性が設定されるので、第１のスイッチ回路Ｓ１がオン、かつ第２のスイッチ回路Ｓ２がオフである期間中は、第１の２次巻線Ｎｓ１に誘起される電圧は第４のスイッチング素子Ｑ４のゲート電位をローレベルにし、第２の２次巻線Ｎｓ２に誘起される電圧は第３のスイッチング素子Ｑ３のゲート電位をハイレベルにするので、その結果、第３のスイッチ回路Ｓ３がオンし、第１のインダクタＬ１を介して出力電流を流して負荷Ｒｏに直流出力電圧が供給される。抵抗Ｒ１は第３のスイッチング素子Ｑ３のゲート端子を駆動するための電流制限抵抗である。
【００１９】
また、第１のスイッチ回路Ｓ１がオフ、かつ第２のスイッチ回路Ｓ２がオンである期間中は、第１の２次巻線Ｎｓ１に誘起される電圧は第４のスイッチング素子Ｑ４のゲート電位をハイレベルにし、第２の２次巻線Ｎｓ２に誘起される電圧は第３のスイッチング素子Ｑ３のゲート電位をローレベルにするので、その結果、第４のスイッチ回路Ｓ４がオンし、第１のインダクタＬ１を介して出力電流を流して負荷Ｒｏに直流出力電圧が供給される。抵抗Ｒ２は第４のスイッチング素子Ｑ４のゲート端子を駆動するための電流制限抵抗である。
【００２０】
図７は図６に示したスイッチング電源装置の回路各部の波形図である。以下、図６を参照して回路動作を説明する。図７において、ｖｇｓ１、ｖｇｓ２、ｖｇｓ３、ｖｇｓ４はそれぞれスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のゲート−ソース間電圧であり、実質的にスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のオン・オフを表す波形である。また、ｖｄｓ１、ｖｄｓ２、ｖｄｓ３、ｖｄｓ４はそれぞれスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のドレイン−ソース間電圧であり、実質的にキャパシタＣ１、Ｃ２、Ｃ３、Ｃ４の両端電圧波形である。さらに、ｉｄ１、ｉｄ２、ｉｐ、ｉＬはそれぞれスイッチ回路Ｓ１、Ｓ２、１次巻線Ｎｐ１、第１のインダクタＬ１に流れる電流の電流波形である。
【００２１】
このスイッチング電源装置の定格動作における動作は、１スイッチング周期Ｔｓにおいて時刻ｔ１〜ｔ７の６つの動作状態に分けることができる。以下に各状態に分けて回路動作について説明する。
【００２２】
（１）状態１  ｓｔａｔｅ１  ［ｔ１〜ｔ２］
初めに第２のスイッチング素子Ｑ２がターンオフした後、第１のスイッチング素子Ｑ１のドレイン−ソース間電圧Ｖｄｓ１がゼロ電圧近傍になると、第１のダイオードＤ１がターンオンする。このタイミングで、第１のスイッチング素子Ｑ１をターンオンさせ、ゼロ電圧スイッチング（ＺＶＳ）動作を行う。
【００２３】
（２）状態２  ｓｔａｔｅ２  ［ｔ２〜ｔ３］
第１のスイッチング素子Ｑ１がターンオンされることにより、第１の１次巻線Ｎｐ１には電流が流れ、第１のスイッチング素子Ｑ１に流れる電流ｉｄ１及び第１の１次巻線Ｎｐ１に流れる電流ｉｐは１次関数的に増大する。この時、トランスＴの２次側においては、第１の２次巻線Ｎｓ１に誘起される電圧が第４のスイッチング素子Ｑ４のゲート電位をローレベルにし、第２の２次巻線Ｎｓ２に誘起される電圧が第３のスイッチング素子Ｑ３のゲート電位をハイレベルにするので、第３のスイッチング素子Ｑ３はターンオンし、第４のスイッチング素子Ｑ４がターンオフすることにより、第１の２次巻線Ｎｓ１にのみ電流が流れる。よってトランスＴの２次側に流れる電流は、第１のインダクタＬ１→第３のスイッチング素子Ｑ３→第１の２次巻線Ｎｓ１→負荷Ｒｏという順番で流れる。
【００２４】
（３）状態３  ｓｔａｔｅ３  ［ｔ３〜ｔ４］
第１のスイッチング素子Ｑ１がターンオフすると、第１の入力インダクタＬ２に蓄積されたエネルギーによって、第１のキャパシタＣ１が充電され、それに伴い第１のスイッチング素子Ｑ１のドレイン−ソース間電圧Ｖｄｓ１は上昇する。また、同時に第２のキャパシタＣ２は放電され、それに伴い第２のスイッチング素子Ｑ２のドレイン−ソース間電圧Ｖｄｓ２は降下する。
【００２５】
（４）状態４  ｓｔａｔｅ４  ［ｔ４〜ｔ５］
第２のスイッチング素子Ｑ２のドレイン−ソース間電圧Ｖｄｓ２がゼロ電圧近傍になると、第２のダイオードＤ２がターンオンする。このタイミングで、第２のスイッチング素子Ｑ２をターンオンさせ、ゼロ電圧スイッチング（ＺＶＳ）動作を行う。
【００２６】
（５）状態５  ｓｔａｔｅ５  ［ｔ５〜ｔ６］
第２のスイッチング素子Ｑ２がターンオンされることにより、第１の１次巻線Ｎｐ１は［状態２］の時とは逆方向に励磁され、第１の１次巻線Ｎｐ１に流れる電流は［状態２］の時とは逆方向に１次関数的に増大する。また、第２のスイッチング素子Ｑ２に流れる電流ｉｄ２も１次関数的に増大する。この時、トランスＴの２次側においては、第１の２次巻線Ｎｓ１に誘起される電圧が第４のスイッチング素子Ｑ４のゲート電位をハイレベルにし、第２の２次巻線Ｎｓ２に誘起される電圧が第３のスイッチング素子Ｑ３のゲート電位をローレベルにするので、第３のスイッチング素子Ｑ３はターンオフし、第４のスイッチング素子Ｑ４がターンオンすることにより、第２の２次巻線Ｎｓ２にのみ電流が流れる。よってトランスＴの２次側に流れる電流は、第１のインダクタＬ１→第４のスイッチング素子Ｑ４→第２の２次巻線Ｎｓ２→負荷Ｒｏという順番で流れる。
【００２７】
（６）状態６  ｓｔａｔｅ６  ［ｔ６〜ｔ７］
第２のスイッチング素子Ｑ２がターンオフすると、第１の入力インダクタＬ２に蓄積されたエネルギーによって、第２のキャパシタＣ２が充電され、それに伴い第２のスイッチング素子Ｑ２のドレイン−ソース間電圧Ｖｄｓ２は上昇する。また、同時に第１のキャパシタＣ１は放電され、それに伴い第１のスイッチング素子Ｑ１のドレイン−ソース間電圧Ｖｄｓ１は降下する。この後、［状態１］の動作に戻る。
【００２８】
第１のスイッチング素子Ｑ１、及び第２のスイッチング素子Ｑ２のオン／オフタイミングは、例えば、出力電圧を検出するための出力電圧検出回路等を有し、予め決められた電圧を超えたことをフォトカプラ等の絶縁帰還手段を用いてフィードバックし、それに基づいてオン／オフ制御が行われる。
【００２９】
上記の回路構成において、重負荷時と軽負荷時における第１のスイッチング素子Ｑ１〜第４のスイッチング素子Ｑ４のゲート電圧、及び第１のインダクタＬ１に流れる電流の波形図を図８に示す。２次側電力変換回路を、第３のスイッチ回路Ｓ３及び第４のスイッチ回路Ｓ４により構成された同期整流回路とすることで、軽負荷時において、第３のダイオードＤ３及び第４のダイオードＤ４に対して逆バイアスとなる方向にも電流を流すことが出来るので、電流不連続モードではなく、２次側から１次側にエネルギーを回生させる動作モードにて動作することとなり、図９に示すように、軽負荷時においても、第１のスイッチング素子Ｑ１のオン時間時比を制御することで出力電圧を制御することが可能となる。
【００３０】
なお、第１のスイッチ回路Ｓ１〜第４のスイッチ回路Ｓ４は、それぞれＭＯＳＦＥＴで構成することにより、各スイッチング素子Ｑ１〜Ｑ４に並列に接続されるダイオードＤ１〜Ｄ４及びキャパシタＣ１〜Ｃ４を、それぞれＭＯＳＦＥＴが実質的に内包する寄生ダイオード及び寄生容量で賄うことができる。
【００３１】
また、そのオン／オフ制御としてスイッチング周波数を一定とし、スイッチング素子Ｑ１のオン時間ｔｏｎ１とスイッチング素子Ｑ２のオン時間ｔｏｎ２とのオン時間時比Ｄａ（＝ｔｏｎ１／ｔｏｎ２）を制御する場合、スイッチング動作にともなって発生するＥＭＩノイズ等の周波数成分も一定の周波数に集中するために、ノイズ対策が取りやすいという利点がある。
《第２の実施形態》
図１０は第２の実施形態に係るスイッチング電源装置の回路図である。図６に示した回路と異なるのは、第１の入力インダクタＬ２、第１の１次巻線Ｎｐ１、及び入力キャパシタＣ９からなる直列回路が、第１のスイッチ回路Ｓ１ではなく第２のスイッチ回路Ｓ２の両端に対して接続されている点である。その他の構成は図６に示したものと同様である。
【００３２】
このような構成であっても第１の実施形態の場合と同様の作用効果を奏する。
《第３の実施形態》
図１１は第３の実施形態に係るスイッチング電源装置の回路図である。図６に示した回路と異なるのは、トランスＴを第１の１次巻線Ｎｐ１と第１の２次巻線Ｎｓ１を有する第１のトランスＴ１と、第２の１次巻線Ｎｐ２と第２の２次巻線Ｎｓ２を有する第２のトランスＴ２とからなる２トランス型コンバータとし、さらに第２の１次巻線に直列に接続される第２の入力インダクタを有し、入力電源Ｖｉｎの両端が第２の入力インダクタＬ３、第２の１次巻線Ｎｐ２、入力キャパシタＣ９及び第１のスイッチ回路Ｓ１からなる直列回路に対して接続され、第１の入力インダクタＬ２、第１の１次巻線Ｎｐ１及び入力キャパシタＣ９からなる直列回路は第２のスイッチ回路Ｓ２の両端に対して並列に接続され、第１のスイッチ回路Ｓ１及び第２のスイッチ回路Ｓ２からなる直列回路の両端には第８のキャパシタＣ１２が接続された構成としている。
【００３３】
すなわち、第１の１次巻線Ｎｐ１と第２の１次巻線Ｎｐ２は互いに同極性に巻回されており、第１のスイッチ回路Ｓ１がオン（第２のスイッチ回路Ｓ２がオフ）の時は第２の１次巻線Ｎｐ２を介して２次側に電力が伝送され、第２のスイッチ回路Ｓ２がオン（第１のスイッチ回路Ｓ１がオフ）の時は第１の１次巻線Ｎｐ１を介して２次側に電力が伝送される仕組みになっている。
【００３４】
本実施形態では、トランスＴを第１のトランスＴ１と第２のトランスＴ２からなる２トランス型としたが、第１の１次巻線Ｎｐ１、第２の１次巻線Ｎｐ２、第１の２次巻線Ｎｓ１、及び第２の２次巻線Ｎｓ２を１つのトランスとして構成してもよい。
【００３５】
このような構成であっても第１の実施形態の場合と同様の作用効果を奏する。
《第４の実施形態》
図１２は第４の実施形態に係るスイッチング電源装置の回路図である。図６に示した回路と異なるのは、トランスＴの第１の２次巻線Ｎｓ１及び第２の２次巻線Ｎｓ２がセンタータップ型全波整流回路を構成していない点である。図１２において、第２の２次巻線Ｎｓ２の一端には第３のスイッチ回路Ｓ３のドレイン側端子が接続され、第２の２次巻線Ｎｓ２の他端には第４のスイッチ回路Ｓ４のドレイン側端子が接続され、第４のスイッチ回路Ｓ４のソース側端子は、第３のスイッチ回路Ｓ３のソース側端子と接続される。
また、第１の２次巻線Ｎｓ１の一端は第３のスイッチ回路Ｓ３のドレイン側端子に接続され、第１の２次巻線Ｎｓ１の他端は、第１のインダクタＬ１の一端に接続される。
第１のインダクタＬ１の他端は、負荷Ｒｏの一端に接続され、負荷Ｒｏの他端は第３のスイッチ回路Ｓ３のソース側端子と第４のスイッチ回路Ｓ４のソース側端子との接続点に接続される。
また、負荷Ｒｏの両端には平滑キャパシタＣ８が並列に接続されている。
このような構成により、トランスＴにおける第１の１次巻線Ｎｐ１及び第１の２次巻線Ｎｓ１は、第１のスイッチング素子Ｑ１がオン、かつ第２のスイッチング素子Ｑ２がオフである期間中は、第２の２次巻線Ｎｓ２に誘起される電圧によって第４のスイッチング素子Ｑ４がオンし、第１のインダクタＬ１を介して出力電流を流して負荷Ｒｏに直流出力電圧が供給される。
また、第１のスイッチング素子Ｑ１がオフ、かつ第２のスイッチング素子Ｑ２がオンである期間中は、第２の２次巻線Ｎｓ２に誘起される電圧によって第３のスイッチング素子Ｑ３がオンし、第１のインダクタＬ１を介して出力電流を流して負荷Ｒｏに直流出力電圧が供給される。
【００３６】
なお、図１３に示すように、第１の２次巻線Ｎｓ１の第１の１次巻線Ｎｐ１に対する極性と、第２の２次巻線Ｎｓ２の第１の１次巻線Ｎｐ１に対する極性を逆極性にしても同様に動作することは言うまでもない。
【００３７】
また、トランスＴのうち、第１の２次巻線Ｎｓ１に誘起される電圧をＶｏ１、第２の２次巻線Ｎｓ２に誘起される電圧をＶｏ２、負荷Ｒｏに出力される電圧をＶｏとすると、第１の２次巻線Ｎｓ１と第２の２次巻線Ｎｓ２の巻数比が、Ｎｓ１：Ｎｓ２＝１：２の場合、
第１のスイッチング素子Ｑ１がオン、かつ第２のスイッチング素子Ｑ２がオフの時、出力電圧Ｖｏは、
Ｖｏ＝Ｖｏ２−Ｖｏ１＝２Ｖｏ１−Ｖｏ１＝Ｖｏ１となり、第１のスイッチング素子Ｑ１がオフ、かつ第２のスイッチング素子Ｑ２がオンの時、出力電圧Ｖｏは、
Ｖｏ＝Ｖｏ１となって、出力電圧Ｖｏのリップル成分をなくすことができる。
また、Ｎｓ１：Ｎｓ２＝１：１とした場合、
第１のスイッチング素子Ｑ１がオン、かつ第２のスイッチング素子Ｑ２がオフの時にトランスＴのコアに生じる磁束の大きさと、第１のスイッチング素子Ｑ１がオフ、かつ第２のスイッチング素子Ｑ２がオンの時にトランスＴのコアに生じる磁束の大きさが等しくなり、トランスのコアが最も磁気飽和しにくくなるため、トランスの設計に余裕度を持たせることができる。
【００３８】
さらに、第４の実施形態においては、第１の実施形態において述べた（ａ）〜（ｅ）の効果に加えて、
（ｆ）漏洩インダクタンスの大きな漏洩磁束型トランスを用いることで、回路動作上必要な全てのインダクタンス素子を、トランスの漏れ磁束で代替させることができ、回路規模全体の大幅な小型化が可能となるという効果も奏する。
《第５の実施形態》
図１４は第５の実施形態に係るスイッチング電源装置の回路図である。図１２に示した回路と異なるのは、２次側の第４のスイッチ回路Ｓ４を第１０のキャパシタＣ１４に置き換えた点である。
図１２において、第１のスイッチング素子Ｑ１がオン、第２のスイッチング素子Ｑ２がオフの際には、第３のスイッチング素子Ｑ３はオフとなり、第１のスイッチング素子Ｑ１がオフ、第２のスイッチング素子Ｑ２がオンの際には、第３のスイッチング素子Ｑ３はオンとなる。
これに対して図１４における回路は、所謂倍電圧整流回路を構成しており、第１のスイッチング素子Ｑ１がオン、第２のスイッチング素子Ｑ２がオフの際には、第１０のキャパシタＣ１４には電荷がチャージされ、第１のスイッチング素子Ｑ１がオフ、第２のスイッチング素子Ｑ２がオンの際には、第１の２次巻線Ｎｓ１には図１２における実施形態に比べて倍の電圧が出力される。
その他の点については、第１の実施形態と同様であるので、説明を省略する。
第５の実施形態は、第１の実施形態に比べて、第４のスイッチ回路Ｓ４が存在しないため、低コストにできるという利点がある。
また、第５の実施形態においては、特に複合型トランスＴのうち、第１の２次巻線Ｎｓ１と第２の２次巻線Ｎｓ２との巻数比を、
Ｎｓ１：Ｎｓ２＝１：２とすることが好ましい。
この場合、第１の２次巻線Ｎｓ１に誘起される電圧をＶｏ１、第２の２次巻線Ｎｓ２に誘起される電圧をＶｏ２、負荷Ｒｏに出力される電圧をＶｏとすると、第１のスイッチング素子Ｑ１がオフ、かつ第２のスイッチング素子Ｑ２がオンの時、出力電圧Ｖｏは、
Ｖｏ＝Ｖｏ１となり、第１のスイッチング素子Ｑ１がオン、かつ第２のスイッチング素子Ｑ２がオフの時、第１０のキャパシタＣ１４及び第３のスイッチング素子Ｑ３からなる倍圧整流回路が構成されているため、出力電圧Ｖｏは、
Ｖｏ＝Ｖｏ２−Ｖｏ１＝２Ｖｏ１−Ｖｏ１＝Ｖｏ１となり、出力電圧Ｖｏのリップル電圧をなくし、かつ複合型トランスＴのコアが最も磁気飽和しにくい構成にすることができる。
【００３９】
なお、図１５に示すように、第１０のキャパシタＣ１４は第１の２次巻線Ｎｓ１と第２の２次巻線Ｎｓ２の間に接続されてもよい。
【００４０】
さらに、第５の実施形態においては、第１の実施形態において述べた（ａ）〜（ｅ）の効果に加えて、第４の実施形態において述べた（ｆ）の効果も奏する。
《第６の実施形態》
図１６は第６の実施形態に係るスイッチング電源装置の回路図である。図６に示した回路と異なるのは、１次側の電力変換回路がハーフブリッジ回路ではなく、フルブリッジ回路になっている点である。すなわち、図１における高圧側キャパシタＣ１０及び低圧側キャパシタＣ１１を、第５のスイッチング素子Ｑ５、第５のキャパシタＣ５、及び第５のダイオードＤ５の並列回路からなる第５のスイッチ回路Ｓ５と、第６のスイッチング素子Ｑ６、第６のキャパシタＣ６、及び第６のダイオードＤ６の並列回路からなる第６のスイッチ回路Ｓ６で置き換えた形となる。その他の構成は図６に示したものと同様である。
【００４１】
図１７は図１６に示した回路図における、第１のスイッチング素子Ｑ１〜第６のスイッチング素子Ｑ６のゲート電圧、及び第１のインダクタＬ１に流れる電流の波形図である。
【００４２】
このような構成であっても第１の実施形態の場合と同様の作用効果を奏する。
《第７の実施形態》
図１８は第７の実施形態に係るスイッチング電源装置の回路図である。図６に示した回路と異なるのは、トランスＴが第３の２次巻線Ｎｓ３及び第４の２次巻線Ｎｓ４を有し、それぞれに生じる電圧によって、第３のスイッチング素子Ｑ３及び第４のスイッチング素子Ｑ４のゲート端子を駆動するようにした点である。図１８において、抵抗Ｒ３、Ｒ４は第３の２次巻線Ｎｓ３に生じる電圧を分圧するための分圧抵抗であり、抵抗Ｒ５、Ｒ６は第４の２次巻線Ｎｓ４に生じる電圧を分圧するための分圧抵抗である。負荷Ｒｏに供給される出力電圧が低い場合には、第３のスイッチング素子Ｑ３及び第４のスイッチング素子Ｑ４を直接駆動することができない場合があるため、このような回路構成を取る場合がある。それぞれその他の構成は図６に示したものと同様である。
【００４３】
このような構成であっても第１の実施形態の場合と同様の作用効果を奏する。
《第８の実施形態》
図１９は第８の実施形態に係るスイッチング電源装置の回路図である。図６に示した回路と異なるのは、トランスＴが第３の２次巻線Ｎｓ３を有し、第３の２次巻線Ｎｓ３に生じる電圧を整流平滑したものを入力電圧とし、第１のレギュレータＲＥＧ１及び第２のレギュレータＲＥＧ２からそれぞれ第３のスイッチング素子Ｑ３及び第４のスイッチング素子Ｑ４のゲート端子を駆動する電圧を得るようにした点である。第７の実施形態に比べると２次巻線が１つ少なくて済み、トランスの小型化が可能となる。その他の構成は図６に示したものと同様である。
【００４４】
このような構成であっても第１の実施形態の場合と同様の作用効果を奏する。
《第９の実施形態》
図２０は第９の実施形態に係るスイッチング電源装置における第１のスイッチング素子Ｑ１〜第４のスイッチング素子Ｑ４のゲート電圧、及び第１のインダクタＬ１に流れる電流を示す波形図である。回路としては図６に示した第１の実施形態と同じであるが、異なる点は、軽負荷時に第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２を間欠的に駆動するようにした点である。このようにすることで、軽負荷時に２次側から１次側へエネルギー回生が行われる回数を減らすことができ、高効率化を図ることができる。なお、間欠動作を行う周期は、第１のスイッチング素子Ｑ１のスイッチング周期より十分に長い時間（例えば１０倍程度）に設定するとよい。
《第１０の実施形態》
図２１は第１０の実施形態に係るスイッチング電源装置の回路図である。これは図６に示した回路の前段にＰＦＣ（力率改善）コンバータを接続した構成となっている。
【００４５】
具体的には、商用電源ＡＣを入力電源とし、ダイオードブリッジ回路ＤＢによって全波整流された脈流電圧を、ノイズ除去用の第１３のキャパシタＣ１７を通して、第２のインダクタＬ４と、第７のスイッチング素子Ｑ７、第７のダイオードＤ７、第７のキャパシタＣ７の並列回路からなる第７のスイッチ回路Ｓ７と、整流用の第１０のダイオードＤ１０と、平滑用の第１４のキャパシタＣ１８とからなる昇圧回路に入力し、その出力電圧が図６における入力電圧Ｖｉｎとして後段の１次側電力変換回路に供給される構成となっている。
【００４６】
図６では入力電圧Ｖｉｎは直流電源としているが、民生機器の電源装置として利用される場合、入力電源は商用電源であり、これを整流平滑したものが用いられる。第１の実施形態で述べたハーフブリッジ方式では、第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２が対称的に動作するため、それぞれのオン時間時比は実質的に０〜０．５に制限されることとなり、入力電圧の変動に対する設計マージンが狭いという問題を有する。図２１に示すように、前段に商用電源を入力電源とし、一定の出力電圧を出力するＰＦＣコンバータを接続すれば、ＰＦＣコンバータ本来の目的である高調波電流抑制だけでなく、ハーフブリッジ方式コンバータが内包する上記問題を解決できる利点がある。
このような構成であっても第１の実施形態の場合と同様の作用効果を奏する。
【図面の簡単な説明】
【００４７】
【図１】従来のスイッチング電源装置の回路図である。
【図２】従来の重負荷時と軽負荷時における波形図である。
【図３】Iの制御方法における定格時と入力電圧が高い時（または出力電圧が高い時）における波形図である。
【図４】IIの制御方法における定格時と入力電圧が高い時（または出力電圧が高い時）における波形図である。
【図５】IIの制御方法における、デューティ比毎の負荷電流−出力電圧の特性図である。
【図６】第１の実施形態に係るスイッチング電源装置の回路図である。
【図７】第１の実施形態に係る各スイッチング素子のタイミング図である。
【図８】第１の実施形態に係る重負荷時と軽負荷時における波形図である。
【図９】第１の実施形態に係る、デューティ比毎の負荷電流−出力電圧の特性図である。
【図１０】第２の実施形態に係るスイッチング電源装置の回路図である。
【図１１】第３の実施形態に係るスイッチング電源装置の回路図である。
【図１２】第４の実施形態に係るスイッチング電源装置の回路図である。
【図１３】第４の実施形態に係る他のスイッチング電源装置の回路図である              。
【図１４】第５の実施形態に係るスイッチング電源装置の回路図である。
【図１５】第５の実施形態に係る他のスイッチング電源装置の回路図である              。
【図１６】第６の実施形態に係るスイッチング電源装置の回路図である。
【図１７】第６の実施形態に係るスイッチング電源装置における、第１スイ              ッチング素子Ｑ１〜第４のスイッチング素子Ｑ４のゲート電圧、及び第１のインダクタＬ１に流れる電流の波形図である。
【図１８】第７の実施形態に係るスイッチング電源装置の回路図である。
【図１９】第８の実施形態に係るスイッチング電源装置の回路図である。
【図２０】第９の実施形態に係るスイッチング電源装置における、第１スイ              ッチング素子Ｑ１〜第４のスイッチング素子Ｑ４のゲート電圧、及び第１のインダクタＬ１に流れる電流の波形図である。
【図２１】第１０の実施形態に係るスイッチング電源装置の回路図である。
【００４８】
【符号の説明】
【００４９】
Ｔ−トランス
Ｔ１−第１のトランス
Ｔ２−第２のトランス
Ｎｐ１−第１の１次巻線
Ｎｐ２−第２の１次巻線
Ｎｓ１−第１の２次巻線
Ｎｓ２−第２の２次巻線
Ｎｓ３−第３の２次巻線
Ｎｓ４−第４の２次巻線
Ｌ１−第１のインダクタ
Ｌ２−第１の入力インダクタ
Ｌ３−第２の入力インダクタ
Ｌ４−第２のインダクタ
Ｃ１−第１のキャパシタ
Ｃ２−第２のキャパシタ
Ｃ３−第３のキャパシタ
Ｃ４−第４のキャパシタ
Ｃ５−第５のキャパシタ
Ｃ６−第６のキャパシタ
Ｃ７−第７のキャパシタ
Ｃ８−平滑キャパシタ
Ｃ９−入力キャパシタ
Ｃ１０−高圧側キャパシタ
Ｃ１１−低圧側キャパシタ
Ｃ１２−第８のキャパシタ
Ｃ１３−第９のキャパシタ
Ｃ１４−第１０のキャパシタ
Ｃ１５−第１１のキャパシタ
Ｃ１６−第１２のキャパシタ
Ｃ１７−第１３のキャパシタ
Ｃ１８−第１４のキャパシタ
ＤＢ−ダイオードブリッジ回路
Ｄ１−第１のダイオード
Ｄ２−第２のダイオード
Ｄ３−第３のダイオード
Ｄ４−第４のダイオード
Ｄ５−第５のダイオード
Ｄ６−第６のダイオード
Ｄ７−第７のダイオード
Ｄ８−第８のダイオード
Ｄ９−第９のダイオード
Ｄ１０−第１０のダイオード
Ｑ１−第１のスイッチング素子
Ｑ２−第２のスイッチング素子
Ｑ３−第３のスイッチング素子
Ｑ４−第４のスイッチング素子
Ｑ５−第５のスイッチング素子
Ｑ６−第６のスイッチング素子
Ｑ７−第７のスイッチング素子
Ｒｏ−負荷
Ｒ１−第１の抵抗
Ｒ２−第２の抵抗
Ｒ３−第３の抵抗
Ｒ４−第４の抵抗
Ｒ５−第５の抵抗
Ｒ６−第６の抵抗
Ｓ１−第１のスイッチ回路
Ｓ２−第２のスイッチ回路
Ｓ３−第３のスイッチ回路
Ｓ４−第４のスイッチ回路
Ｓ５−第５のスイッチ回路
Ｓ６−第６のスイッチ回路
Ｓ７−第７のスイッチ回路
ＡＣ−商用電源
Ｖｏ−出力電圧
Ｖｉｎ−電源入力部の入力電圧
【図１】
2011160521.tif 000003
【図２】
2011160521.tif 000004
【図３】
2011160521.tif 000005
【図４】
2011160521.tif 000006
【図５】
2011160521.tif 000007
【図６】
2011160521.tif 000008
【図７】
2011160521.tif 000009
【図８】
2011160521.tif 000010
【図９】
2011160521.tif 000011
【図１０】
2011160521.tif 000012
【図１１】
2011160521.tif 000013
【図１２】
2011160521.tif 000014
【図１３】
2011160521.tif 000015
【図１４】
2011160521.tif 000016
【図１５】
2011160521.tif 000017
【図１６】
2011160521.tif 000018
【図１７】
2011160521.tif 000019
【図１８】
2011160521.tif 000020
【図１９】
2011160521.tif 000021
【図２０】
2011160521.tif 000022
【図２１】
2011160521.tif 000023