(57)【要約】【課題】利得制御信号の分配配線を簡素化し、回路の高周波化・広帯域化を実現し、負方向の利得可変幅を増大させる。【解決手段】利得可変回路は、入力信号Ｉｎを増幅する可変利得増幅器（ＶＧＡ）１と、ＶＧＡ１の出力信号Ｏｕｔ１を増幅する固定利得増幅器（Ａｍｐ）２と、Ａｍｐ２の出力信号Ｏｕｔ２の振幅を検出して、検出した振幅と予め設定された振幅設定値とが等しくなるようにＶＧＡ１の利得を制御する自動利得調整回路（ＡＧＣ）３とを備える。ＶＧＡ１は、ギルバートセル型の可変利得増幅器である。【選択図】  図１
2011205471.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅する可変利得増幅器と、
この可変利得増幅器の出力信号を増幅する固定利得増幅器と、
この固定利得増幅器の出力信号の振幅を検出して、検出した振幅と予め設定された振幅設定値とが等しくなるように前記可変利得増幅器の利得を制御する自動利得調整回路とを備え、
前記可変利得増幅器は、ギルバートセル型の可変利得増幅器であることを特徴とする利得可変回路。
【請求項２】
請求項１記載の利得可変回路において、
前記可変利得増幅器は、
前記入力信号が入力される差動構成の第１の増幅用トランジスタを含む増幅部と、
前記第１の増幅用トランジスタとカスコード接続された差動構成の振幅調整用トランジスタを含み、前記自動利得調整回路から前記振幅調整用トランジスタに入力される利得制御信号ＧＣＴ，ＧＣＣに応じて前記第１の増幅用トランジスタの出力信号の振幅を調整する振幅調整部と、
前記振幅調整用トランジスタの出力信号を入力とする第１の出力用トランジスタを含む第１の出力エミッタフォロワと、
前記増幅部および振幅調整部に定電流を供給する第１の電流源と、
前記第１の出力エミッタフォロワに定電流を供給する第２の電流源とから構成されることを特徴とする利得可変回路。
【請求項３】
請求項１または２記載の利得可変回路において、
前記固定利得増幅器は、
前記可変利得増幅器の出力信号を入力とする少なくとも１つの差動増幅器と、
最終段の前記差動増幅器の出力信号を入力とする第２の出力用トランジスタを含む第２の出力エミッタフォロワと、
前記差動増幅器に定電流を供給する第３の電流源と、
前記第２の出力エミッタフォロワに定電流を供給する第４の電流源と、
並列帰還用抵抗とから構成され、
前記差動増幅器は、前記可変利得増幅器の出力信号を入力とする１対の第２の増幅用トランジスタから構成され、
前記並列帰還用抵抗により、前記第２の出力用トランジスタの出力を初段の前記差動増幅器を構成する第２の増幅用トランジスタのコレクタ出力に抵抗並列帰還することを特徴とする利得可変回路。
【請求項４】
請求項２または３記載の利得可変回路において、
前記可変利得増幅器の増幅部は、
ベースに正相入力信号が入力され、エミッタが前記第１の電流源に接続された正相入力側の前記第１の増幅用トランジスタと、ベースに逆相入力信号が入力され、エミッタが前記第１の電流源に接続された逆相入力側の前記第１の増幅用トランジスタとを備え、
前記可変利得増幅器の振幅調整部は、
ベースに前記利得制御信号ＧＣＴが入力され、エミッタが前記逆相入力側の第１の増幅用トランジスタのコレクタに接続され、コレクタに正相出力側の第１のコレクタ抵抗を介して電源電圧が供給される正相出力用の第１の前記振幅調整用トランジスタと、
ベースに前記利得制御信号ＧＣＴが入力され、エミッタが前記正相入力側の第１の増幅用トランジスタのコレクタに接続され、コレクタに逆相出力側の第１のコレクタ抵抗を介して電源電圧が供給される逆相出力用の第１の前記振幅調整用トランジスタと、
ベースに前記利得制御信号ＧＣＣが入力され、エミッタが前記逆相入力側の第１の増幅用トランジスタのコレクタに接続され、コレクタが前記逆相出力用の第１の振幅調整用トランジスタのコレクタに接続された正相出力用の第２の前記振幅調整用トランジスタと、
ベースに前記利得制御信号ＧＣＣが入力され、エミッタが前記正相入力側の第１の増幅用トランジスタのコレクタに接続され、コレクタが前記正相出力用の第１の振幅調整用トランジスタのコレクタに接続された逆相出力用の第２の前記振幅調整用トランジスタとを備え、
前記可変利得増幅器の第１の出力エミッタフォロワは、前記正相出力用の第１の振幅調整用トランジスタのコレクタと前記逆相出力用の第２の振幅調整用トランジスタのコレクタと前記正相出力側の第１のコレクタ抵抗との接続点から出力される正相出力信号を入力とする正相出力用の前記第１の出力用トランジスタと、前記逆相出力用の第１の振幅調整用トランジスタのコレクタと前記正相出力用の第２の振幅調整用トランジスタのコレクタと前記逆相出力側の第１のコレクタ抵抗との接続点から出力される逆相出力信号を入力とする逆相出力用の前記第１の出力用トランジスタとを備えることを特徴とする利得可変回路。
【請求項５】
請求項３または４記載の利得可変回路において、
前記固定利得増幅器の差動増幅器は、ベースに前記可変利得増幅器または前段の差動増幅器から出力される正相出力信号が入力され、エミッタが前記第３の電流源に接続され、コレクタに逆相出力側の第２のコレクタ抵抗を介して電源電圧が供給される逆相出力用の前記第２の増幅用トランジスタと、ベースに前記可変利得増幅器または前段の差動増幅器から出力される逆相出力信号が入力され、エミッタが前記第３の電流源に接続され、コレクタに正相出力側の第２のコレクタ抵抗を介して電源電圧が供給される正相出力用の前記第２の増幅用トランジスタとを備え、
前記固定利得増幅器の第２の出力エミッタフォロワは、最終段の前記差動増幅器の前記正相出力用の第２の増幅用トランジスタのコレクタと前記正相出力側の第２のコレクタ抵抗との接続点から出力される正相出力信号を入力とする正相出力用の前記第２の出力用トランジスタと、最終段の前記差動増幅器の前記逆相出力用の第２の増幅用トランジスタのコレクタと前記逆相出力側の第２のコレクタ抵抗との接続点から出力される逆相出力信号を入力とする逆相出力用の前記第２の出力用トランジスタとを備えることを特徴とする利得可変回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、利得可変機能を有した増幅回路である利得可変回路に関するものである。
【背景技術】
【０００２】
従来より、複数の可変利得増幅器（Variable Gain Amplifier、以下、ＶＧＡと略する）を縦続接続して利得可変幅を拡大した利得可変回路が提案されている（例えば特許文献１参照）。図８は特許文献１に開示された利得可変回路の構成を示すブロック図である。図８に示した利得可変回路は、入力信号Ｉｎを増幅するＶＧＡ１００と、ＶＧＡ１００の出力信号Ｏｕｔ１を増幅するＶＧＡ１０１と、利得制御信号ＶＧＣを出力してＶＧＡ１００，１０１の利得を制御する自動利得調整回路（Auto Gain Control Circuit、以下、ＡＧＣと略する）１０２とから構成される。
【０００３】
ＡＧＣ１０２は、２段目のＶＧＡ１０１の出力信号Ｏｕｔ２の振幅がＡＧＣ１０２内にあらかじめ設定された振幅設定値と等しくなるように利得制御信号ＶＧＣを生成する。２つのＶＧＡ１００，１０１の利得は、前段のＶＧＡ１００の利得が後段のＶＧＡ１０１の利得よりも小さくなるようにあらかじめ設定されている。このようなＶＧＡ１００，１０１の利得設定に関する特徴により、ＶＧＡ１０１に入力される入力信号の振幅が過度に大きくならずに済み、その結果として利得可変回路の低歪み性能が得られるようになっている。
【０００４】
図９は、図８に示した利得可変回路のＶＧＡ１００，１０１のトランジスタレベルの具体的な回路構成を示したものである。ＶＧＡ１００は、上部差動対を構成するトランジスタｘｔ１１，ｘｔ１２と、同じく上部差動対を構成するトランジスタｘｔ２１，ｘｔ２２と、下部差動対を構成するトランジスタｘｔ５，ｘｔ６と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタｘｔ１１，ｘｔ２１のコレクタに接続されたコレクタ抵抗ＲＬ１と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタｘｔ１２，ｘｔ２２のコレクタに接続されたコレクタ抵抗ＲＬ２と、一端がトランジスタｘｔ１１，ｘｔ１２のエミッタに接続され、他端がトランジスタｘｔ５のコレクタに接続されたエミッタ抵抗ＲＥ１１，ＲＥ１２と、一端がトランジスタｘｔ２１，ｘｔ２２のエミッタに接続され、他端がトランジスタｘｔ６のコレクタに接続されたエミッタ抵抗ＲＥ２１，ＲＥ２２と、一端がトランジスタｘｔ５，ｘｔ６のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源ＣＳ１とから構成される。
【０００５】
また、ＶＧＡ１０１は、上部差動対を構成するトランジスタｘｔ３１，ｘｔ３２と、同じく上部差動対を構成するトランジスタｘｔ４１，ｘｔ４２と、下部差動対を構成するトランジスタｘｔ７，ｘｔ８と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタｘｔ３１，ｘｔ４１のコレクタに接続されたコレクタ抵抗ＲＬ３と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタｘｔ３２，ｘｔ４２のコレクタに接続されたコレクタ抵抗ＲＬ４と、一端がトランジスタｘｔ３１，ｘｔ３２のエミッタに接続され、他端がトランジスタｘｔ７のコレクタに接続されたエミッタ抵抗ＲＥ３１，ＲＥ３２と、一端がトランジスタｘｔ４１，ｘｔ４２のエミッタに接続され、他端がトランジスタｘｔ８のコレクタに接続されたエミッタ抵抗ＲＥ４１，ＲＥ４２と、一端がトランジスタｘｔ７，ｘｔ８のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源ＣＳ２とから構成される。
【０００６】
ＶＧＡ１００には、図８の入力信号Ｉｎに相当する差動入力信号ＤＵＴ，ＤＵＣが入力される。ＡＧＣ１０２は、図８の出力信号Ｏｕｔ２に相当する差動出力信号ＱＴ，ＱＣの振幅を検出して、図８の利得制御信号ＶＧＣに相当する差動制御信号ＤＬＴ，ＤＬＣを出力する。
【０００７】
図９に示したＶＧＡ１００，１０１は、共に利得加算型と呼ばれるＶＧＡであり、異なるエミッタ抵抗値により異なる利得を有する２つの上部差動対を下部差動対により連続的に切り替えて利得を可変させるものである。
【０００８】
ここで、ＶＧＡ１００の利得Ｇ（ＶＧＡ１００）とＶＧＡ１０１の利得Ｇ（ＶＧＡ１０１）とが如何なる場合もＧ（ＶＧＡ１００）＜Ｇ（ＶＧＡ１０１）を満たすように、ＶＧＡ１００，ＶＧＡ１０１の上部差動対のエミッタ抵抗ＲＥ１１，ＲＥ１２，ＲＥ２１，ＲＥ２２，ＲＥ３１，ＲＥ３２，ＲＥ４１，ＲＥ４２の抵抗値は以下の設定が成されている。
ＲＥ１１＝ＲＥ１２＞ＲＥ３１＝ＲＥ３２                          ・・・（１）
ＲＥ２１＝ＲＥ２２＞ＲＥ４１＝ＲＥ４２                          ・・・（２）
【０００９】
すなわち、ＶＧＡ１００のエミッタ抵抗値をＶＧＡ１０１のエミッタ抵抗値よりも大きくすることで、利得についてＧ（ＶＧＡ１００）＜Ｇ（ＶＧＡ１０１）の関係が得られる。このＶＧＡ１００，１０１の利得の関係から、図８の構成と同様に、ＶＧＡ１０１への入力信号の振幅が過度に大きくならずに済み、その結果として利得可変回路の低歪み性能が得られる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−３０６６１３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図８に示した利得可変回路を用いる場合、ＡＧＣ１０２の出力である利得制御信号ＶＧＣをＶＧＡ１００，１０１の各々に分配するための分配配線が必要となる。この分配配線は、利得可変回路に必要な回路面積を増大させてしまうという問題点があった。また、図８に示した利得可変回路では、ＶＧＡ１００，１０１で増幅される信号が高周波信号の場合、その高周波信号配線と分配配線との交差によるカップリング等の悪影響を招く可能性があった。
【００１２】
図９に示した利得可変回路を用いる場合、利得可変回路の帯域伸張が難しいという問題点があった。利得加算型のＶＧＡの動作原理上、入力信号を受けるトランジスタは２個必要である。例えばＶＧＡ１００の場合、正相入力信号ＤＵＴを受ける２個のトランジスタｘｔ１１，ｘｔ２１と、逆相入力信号ＤＵＣを受ける２個のトランジスタｘｔ１２，ｘｔ２２とが設けられている。ＶＧＡ１０１の場合は、ＶＧＡ１００から出力される正相出力信号を受ける２個のトランジスタｘｔ３２，ｘｔ４２と、ＶＧＡ１００から出力される逆相出力信号を受ける２個のトランジスタｘｔ３１，ｘｔ４１とが設けられている。利得可変回路の帯域伸張が難しい理由は、入力にトランジスタが２個必要となるために、入力容量が大きくなるからである。
【００１３】
また、図９に示した利得可変回路では、利得可変幅、特に負方向（＝損失方向）の利得可変幅を増大させることが難しいという問題点があった。図９に示した回路で負方向の利得可変幅を広げるには、ＶＧＡ１００，１０１の各々に有る２つの上部差動対のうち低利得の差動対のエミッタ抵抗ＲＥ２１，ＲＥ２２，ＲＥ４１，４２の値を増大させる必要がある。しかしながら、過度に当該エミッタ抵抗値を増大させた場合、下部差動対の構成素子であるトランジスタｘｔ６，ｘｔ８のコレクタ電位が大幅に下がってしまい、トランジスタｘｔ６，ｘｔ８の電流切替動作が不能となり、結果としてＶＧＡそのものが不能に陥る。すなわち、図９に示した利得可変回路では、負方向の利得可変幅の増大には大きな制限がある。
【００１４】
本発明は、上記課題を解決するためになされたもので、利得制御信号の分配配線を簡素化することができ、回路の高周波化・広帯域化が可能で、利得可変幅の増大、特に負方向の利得可変幅の増大が可能な利得可変回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の利得可変回路は、入力信号を増幅する可変利得増幅器と、この可変利得増幅器の出力信号を増幅する固定利得増幅器と、この固定利得増幅器の出力信号の振幅を検出して、検出した振幅と予め設定された振幅設定値とが等しくなるように前記可変利得増幅器の利得を制御する自動利得調整回路とを備え、前記可変利得増幅器は、ギルバートセル型の可変利得増幅器であることを特徴とするものである。
【００１６】
また、本発明の利得可変回路の１構成例において、前記可変利得増幅器は、前記入力信号が入力される差動構成の第１の増幅用トランジスタを含む増幅部と、前記第１の増幅用トランジスタとカスコード接続された差動構成の振幅調整用トランジスタを含み、前記自動利得調整回路から前記振幅調整用トランジスタに入力される利得制御信号ＧＣＴ，ＧＣＣに応じて前記第１の増幅用トランジスタの出力信号の振幅を調整する振幅調整部と、前記振幅調整用トランジスタの出力信号を入力とする第１の出力用トランジスタを含む第１の出力エミッタフォロワと、前記増幅部および振幅調整部に定電流を供給する第１の電流源と、前記第１の出力エミッタフォロワに定電流を供給する第２の電流源とから構成されることを特徴とするものである。
【００１７】
また、本発明の利得可変回路の１構成例において、前記固定利得増幅器は、前記可変利得増幅器の出力信号を入力とする少なくとも１つの差動増幅器と、最終段の前記差動増幅器の出力信号を入力とする第２の出力用トランジスタを含む第２の出力エミッタフォロワと、前記差動増幅器に定電流を供給する第３の電流源と、前記第２の出力エミッタフォロワに定電流を供給する第４の電流源と、並列帰還用抵抗とから構成され、前記差動増幅器は、前記可変利得増幅器の出力信号を入力とする１対の第２の増幅用トランジスタから構成され、前記並列帰還用抵抗により、前記第２の出力用トランジスタの出力を初段の前記差動増幅器を構成する第２の増幅用トランジスタのコレクタ出力に抵抗並列帰還することを特徴とするものである。
【００１８】
また、本発明の利得可変回路の１構成例において、前記可変利得増幅器の増幅部は、ベースに正相入力信号が入力され、エミッタが前記第１の電流源に接続された正相入力側の前記第１の増幅用トランジスタと、ベースに逆相入力信号が入力され、エミッタが前記第１の電流源に接続された逆相入力側の前記第１の増幅用トランジスタとを備え、前記可変利得増幅器の振幅調整部は、ベースに前記利得制御信号ＧＣＴが入力され、エミッタが前記逆相入力側の第１の増幅用トランジスタのコレクタに接続され、コレクタに正相出力側の第１のコレクタ抵抗を介して電源電圧が供給される正相出力用の第１の前記振幅調整用トランジスタと、ベースに前記利得制御信号ＧＣＴが入力され、エミッタが前記正相入力側の第１の増幅用トランジスタのコレクタに接続され、コレクタに逆相出力側の第１のコレクタ抵抗を介して電源電圧が供給される逆相出力用の第１の前記振幅調整用トランジスタと、ベースに前記利得制御信号ＧＣＣが入力され、エミッタが前記逆相入力側の第１の増幅用トランジスタのコレクタに接続され、コレクタが前記逆相出力用の第１の振幅調整用トランジスタのコレクタに接続された正相出力用の第２の前記振幅調整用トランジスタと、ベースに前記利得制御信号ＧＣＣが入力され、エミッタが前記正相入力側の第１の増幅用トランジスタのコレクタに接続され、コレクタが前記正相出力用の第１の振幅調整用トランジスタのコレクタに接続された逆相出力用の第２の前記振幅調整用トランジスタとを備え、前記可変利得増幅器の第１の出力エミッタフォロワは、前記正相出力用の第１の振幅調整用トランジスタのコレクタと前記逆相出力用の第２の振幅調整用トランジスタのコレクタと前記正相出力側の第１のコレクタ抵抗との接続点から出力される正相出力信号を入力とする正相出力用の前記第１の出力用トランジスタと、前記逆相出力用の第１の振幅調整用トランジスタのコレクタと前記正相出力用の第２の振幅調整用トランジスタのコレクタと前記逆相出力側の第１のコレクタ抵抗との接続点から出力される逆相出力信号を入力とする逆相出力用の前記第１の出力用トランジスタとを備えることを特徴とするものである。
【００１９】
また、本発明の利得可変回路の１構成例において、前記固定利得増幅器の差動増幅器は、ベースに前記可変利得増幅器または前段の差動増幅器から出力される正相出力信号が入力され、エミッタが前記第３の電流源に接続され、コレクタに逆相出力側の第２のコレクタ抵抗を介して電源電圧が供給される逆相出力用の前記第２の増幅用トランジスタと、ベースに前記可変利得増幅器または前段の差動増幅器から出力される逆相出力信号が入力され、エミッタが前記第３の電流源に接続され、コレクタに正相出力側の第２のコレクタ抵抗を介して電源電圧が供給される正相出力用の前記第２の増幅用トランジスタとを備え、前記固定利得増幅器の第２の出力エミッタフォロワは、最終段の前記差動増幅器の前記正相出力用の第２の増幅用トランジスタのコレクタと前記正相出力側の第２のコレクタ抵抗との接続点から出力される正相出力信号を入力とする正相出力用の前記第２の出力用トランジスタと、最終段の前記差動増幅器の前記逆相出力用の第２の増幅用トランジスタのコレクタと前記逆相出力側の第２のコレクタ抵抗との接続点から出力される逆相出力信号を入力とする逆相出力用の前記第２の出力用トランジスタとを備えることを特徴とするものである。
【発明の効果】
【００２０】
本発明によれば、２段目の増幅器を固定利得増幅器としたことで、２段目の増幅器への利得制御信号の分配が不要となるので、利得制御信号の分配配線を簡素化することができ、利得可変回路に必要な回路面積を減らすことができる。また、高周波信号配線と分配配線との交差によってカップリング等の悪影響を招く可能性を低減することができる。また、本発明では、ギルバートセル型の可変利得増幅器を用いることにより、入力信号を受ける増幅用トランジスタの数を１個にすることができるので、入力容量を抑制することができ、利得可変回路の高周波化・広帯域化を実現することができる。また、ギルバートセル型の可変利得増幅器を用いることにより、利得可変回路の負方向の利得可変幅を増大させることができる。また、本発明では、初段の可変利得増幅器の負方向の利得可変幅を大きくすることにより、入力信号の振幅が大きくとも可変利得増幅器の出力信号は過度に大きくない程度に制御されるので、結果として利得可変回路の低歪み特性を実現することができる。
【００２１】
また、本発明では、入力信号が入力される差動構成の第１の増幅用トランジスタを含む増幅部と、第１の増幅用トランジスタとカスコード接続された差動構成の振幅調整用トランジスタを含み、自動利得調整回路から振幅調整用トランジスタに入力される利得制御信号ＧＣＴ，ＧＣＣに応じて第１の増幅用トランジスタの出力信号の振幅を調整する振幅調整部と、振幅調整用トランジスタの出力信号を入力とする第１の出力用トランジスタを含む第１の出力エミッタフォロワと、増幅部および振幅調整部に定電流を供給する第１の電流源と、第１の出力エミッタフォロワに定電流を供給する第２の電流源とを設けることにより、ギルバートセル型の可変利得増幅器を実現することができる。
【００２２】
また、本発明では、固定利得増幅器を、可変利得増幅器の出力信号を入力とする少なくとも１つの差動増幅器と、最終段の差動増幅器の出力信号を入力とする第２の出力用トランジスタを含む第２の出力エミッタフォロワと、並列帰還用抵抗とから構成し、差動増幅器を、可変利得増幅器の出力信号を入力とする１対の第２の増幅用トランジスタから構成することにより、可変利得増幅器の出力信号を受ける第２の増幅用トランジスタの数を１個にすることができるので、入力容量を抑制することができ、利得可変回路の高周波化・広帯域化を実現することができる。また、本発明では、並列帰還用抵抗を設けることにより、第２の出力用トランジスタの出力を初段の差動増幅器を構成する第２の増幅用トランジスタのコレクタ出力に抵抗並列帰還するので、より一層の広帯域化を実現することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態に係る利得可変回路の構成を示すブロック図である。
【図２】本発明の実施の形態に係る利得可変回路の具体的な回路構成を示す回路図である。
【図３】本発明の実施の形態に係る利得可変回路の可変利得増幅器の動作を説明する図である。
【図４】従来の利得可変回路の利得可変幅と利得帯域のシミュレーション結果を示す図である。
【図５】本発明の実施の形態に係る利得可変回路の利得可変幅と利得帯域のシミュレーション結果を示す図である。
【図６】従来の利得可変回路の歪特性のシミュレーション結果を示す図である。
【図７】本発明の実施の形態に係る利得可変回路の歪特性のシミュレーション結果を示す図である。
【図８】従来の利得可変回路の構成を示すブロック図である。
【図９】図８の利得可変回路の具体的な回路構成を示す回路図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は本発明の実施の形態に係る利得可変回路の構成を示すブロック図である。本実施の形態の利得可変回路は、入力信号Ｉｎを増幅するＶＧＡ１と、ＶＧＡ１の出力信号Ｏｕｔ１を増幅する固定利得増幅器（以下、Ａｍｐと略する）２と、利得制御信号を出力してＶＧＡ１の利得を制御するＡＧＣ３とから構成される。
【００２５】
ＶＧＡ１は、入力信号Ｉｎを増幅して出力信号Ｏｕｔ１を出力する。Ａｍｐ２は、ＶＧＡ１の出力信号Ｏｕｔ１を増幅して出力信号Ｏｕｔ２を出力する。このようにＶＧＡ１とＡｍｐ２とを縦続接続している理由は、高利得を得るためである。
ＡＧＣ３は、Ａｍｐ２の出力信号Ｏｕｔ２の振幅を検出して、検出した振幅がＡＧＣ３内にあらかじめ設定された振幅設定値と等しくなるように利得制御信号を生成してＶＧＡ１の利得を制御する。
【００２６】
図８、図９に示した従来の利得可変回路と異なるのは、２段目の増幅器が固定利得のＡｍｐ２となっていることと、初段のＶＧＡ１の負方向の利得可変幅が大きいことである。本実施の形態では、２段目の増幅器を固定利得のＡｍｐ２としたことにより、２段目の増幅器への利得制御信号の分配が不要となるので、利得制御信号の分配配線を簡素化することができ、利得可変回路に必要な回路面積を減らすことができる。また、高周波信号配線と分配配線との交差によってカップリング等の悪影響を招く可能性を低減することができる。
【００２７】
また、本実施の形態では、初段のＶＧＡ１の負方向の利得可変幅を大きくすることにより、入力信号Ｉｎの振幅が大きくともＶＧＡ１の出力且つＡｍｐ２の入力である信号Ｏｕｔ１は過度に大きくない程度に制御され、結果として従来と同様に本実施の形態においても利得可変回路の低歪み特性を得ることができる。
なお、本実施の形態において、ＶＧＡ１の利得を−Ｇ11〜＋Ｇ12、Ａｍｐ２の利得を＋Ｇ2とすると、｜Ｇ11｜＞｜Ｇ2｜＞｜Ｇ12｜の関係がある。
【００２８】
図２は本実施の形態の利得可変回路のＶＧＡ１、Ａｍｐ２のトランジスタレベルの具体的な回路構成を示したものである。このＶＧＡ１の回路構成は、いわゆるギルバートセルと呼ばれるものであり、例えば文献「Ｐ．Ｒ．グレイ，Ｐ．Ｊ．フルスト，Ｓ．Ｈ．レビス，Ｒ．Ｇ．メイヤー著，浅田邦博、永田穣  監訳，“システムＬＳＩのためのアナログ集積設計技術（下）”，第四版，培風館，ｐ．２６３−２６４，２００３」に開示されている。
【００２９】
図２に示すように、本実施の形態のＶＧＡ１は、ベースに入力される利得制御信号ＧＣＴ，ＧＣＣに応じて出力振幅の調整を行う上部差動対（振幅調整部）を構成する振幅調整用トランジスタＱ１，Ｑ２と、同じく上部差動対（振幅調整部）を構成する振幅調整用トランジスタＱ３，Ｑ４と、ベースに正相入力信号ＤＴ、逆相入力信号ＤＣが入力される下部差動対（増幅部）を構成する増幅用トランジスタＱ５，Ｑ６と、ベースが増幅用トランジスタＱ２，Ｑ４のコレクタに接続され、コレクタに電源電圧ＶＣＣが供給される出力用トランジスタＱ７と、ベースが増幅用トランジスタＱ１，Ｑ３のコレクタに接続され、コレクタに電源電圧ＶＣＣが供給される出力用トランジスタＱ８と、一端が増幅用トランジスタＱ５のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源ＩＳ１と、一端が増幅用トランジスタＱ６のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源ＩＳ２と、一端が出力用トランジスタＱ７のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源ＩＳ３と、一端が出力用トランジスタＱ８のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源ＩＳ４と、一端に電源電圧ＶＣＣが供給され、他端が振幅調整用トランジスタＱ１，Ｑ３のコレクタに接続されたコレクタ抵抗Ｒ１と、一端に電源電圧ＶＣＣが供給され、他端が振幅調整用トランジスタＱ２，Ｑ４のコレクタに接続されたコレクタ抵抗Ｒ２と、一端が増幅用トランジスタＱ５のエミッタに接続され、他端が増幅用トランジスタＱ６のエミッタに接続された抵抗Ｒ３とから構成される。
【００３０】
増幅用トランジスタＱ５のコレクタは、振幅調整用トランジスタＱ１，Ｑ２のエミッタと接続され、増幅用トランジスタＱ６のコレクタは、振幅調整用トランジスタＱ３，Ｑ４のエミッタと接続される。出力用トランジスタＱ７と電流源ＩＳ３とは、出力エミッタフォロワを構成し、同様に出力用トランジスタＱ８と電流源ＩＳ４とは、出力エミッタフォロワを構成している。そして、出力用トランジスタＱ７のエミッタから正相出力信号ＯＴが出力され、出力用トランジスタＱ８のエミッタから逆相出力信号ＯＣが出力される。
【００３１】
図２に示すように、本実施の形態のＡｍｐ２は、ベースにＶＧＡ１の差動出力信号ＯＴ，ＯＣが入力される差動増幅器を構成する増幅用トランジスタＱ９，Ｑ１０と、ベースに増幅用トランジスタＱ９，Ｑ１０のコレクタから出力される差動信号が入力される差動増幅器を構成する増幅用トランジスタＱ１１，Ｑ１２と、ベースが増幅用トランジスタＱ１１のコレクタに接続され、コレクタに電源電圧ＶＣＣが供給される出力用トランジスタＱ１３と、ベースが増幅用トランジスタＱ１２のコレクタに接続され、コレクタに電源電圧ＶＣＣが供給される出力用トランジスタＱ１４と、一端が増幅用トランジスタＱ９，Ｑ１０のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源ＩＳ５，ＩＳ６と、一端が増幅用トランジスタＱ１１，Ｑ１２のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源ＩＳ７と、一端が出力用トランジスタＱ１３のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源ＩＳ８と、一端が増幅用トランジスタＱ１１，Ｑ１２のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源ＩＳ９と、一端が出力用トランジスタＱ１４のエミッタに接続され、他端に電源電圧ＶＥＥが供給される電流源ＩＳ１０と、一端に電源電圧ＶＣＣが供給され、他端が増幅用トランジスタＱ９のコレクタに接続されたコレクタ抵抗Ｒ４と、一端に電源電圧ＶＣＣが供給され、他端が増幅用トランジスタＱ１０のコレクタに接続されたコレクタ抵抗Ｒ５と、一端に電源電圧ＶＣＣが供給され、他端が増幅用トランジスタＱ１１のコレクタに接続されたコレクタ抵抗Ｒ６と、一端に電源電圧ＶＣＣが供給され、他端が増幅用トランジスタＱ１２のコレクタに接続されたコレクタ抵抗Ｒ７と、一端が出力用トランジスタＱ１３のエミッタに接続され、他端が増幅用トランジスタＱ９のコレクタに接続された並列帰還用抵抗Ｒ８と、一端が出力用トランジスタＱ１４のエミッタに接続され、他端が増幅用トランジスタＱ１０のコレクタに接続された並列帰還用抵抗Ｒ９とから構成される。
【００３２】
出力用トランジスタＱ１３と電流源ＩＳ８とは、出力エミッタフォロワを構成し、同様に出力用トランジスタＱ１４と電流源ＩＳ１０とは、出力エミッタフォロワを構成している。そして、出力用トランジスタＱ１３のエミッタから正相出力信号ＱＴが出力され、出力用トランジスタＱ１４のエミッタから逆相出力信号ＱＣが出力される。
【００３３】
図３は本実施の形態のＶＧＡ１の動作を説明する図である。ＶＧＡ１においては、下部差動対を構成する増幅用トランジスタＱ５，Ｑ６に図１の入力信号Ｉｎに相当する正相入力信号ＤＴ、逆相入力信号ＤＣが入力され、上部差動対を構成する振幅調整用トランジスタＱ１，Ｑ２に利得制御信号ＧＣＴ，ＧＣＣが入力され、同じく上部差動対を構成する振幅調整用トランジスタＱ４，Ｑ３にも利得制御信号ＧＣＴ，ＧＣＣが入力される。そして、振幅調整用トランジスタＱ１，Ｑ３のコレクタとコレクタ抵抗Ｒ１との接続点から出力用トランジスタＱ８を介して逆相出力信号ＯＣが出力され、振幅調整用トランジスタＱ２，Ｑ４のコレクタとコレクタ抵抗Ｒ２との接続点から出力用トランジスタＱ７を介して正相出力信号ＯＴが出力される。この正相出力信号ＯＴ、逆相出力信号ＯＣが図１の出力信号Ｏｕｔ１に相当する。
【００３４】
図３に示すように、増幅用トランジスタＱ５を流れるコレクタ電流を＋Ｉｃとすると、増幅用トランジスタＱ６を流れるコレクタ電流は−Ｉｃである。
この下部差動対で生成された差動電流（Ｉｃ，−Ｉｃ）を、上部差動対を構成する２つの振幅調整用トランジスタに分配比αで分配する。つまり、増幅用トランジスタＱ５を流れるコレクタ電流＋Ｉｃのうち振幅調整用トランジスタＱ１には＋αＩｃの電流が分配され、振幅調整用トランジスタＱ２には＋（１−α）Ｉｃの電流が分配される。また、増幅用トランジスタＱ６を流れるコレクタ電流（−Ｉｃ）のうち振幅調整用トランジスタＱ４には−αＩｃの電流が分配され、振幅調整用トランジスタＱ３には−（１−α）Ｉｃの電流が分配される。
【００３５】
分配された電流は、互いに逆相の関係となる組合せで合成される。つまり、αＩｃと−（１−α）Ｉｃとが合成され、−αＩｃと（１−α）Ｉｃとが合成される。この結果、コレクタ抵抗Ｒ１には＋（２α−１）Ｉｃの電流が流れ、コレクタ抵抗Ｒ２には−（２α−１）Ｉｃの電流が流れる。
【００３６】
分配比αは、利得制御信号ＧＣＴ，ＧＣＣの電圧値の大小関係で決定される。例えば、ＧＣＴ≫ＧＣＣならばα＝１、ＧＣＴ＝ＧＣＣならばα＝０．５、ＧＣＴ≪ＧＣＣならばα＝０である。なお、αは１，０．５，０のみでなく、ＧＣＴ＞ＧＣＣの領域で１〜０．５の間、ＧＣＴ＜ＧＣＣの領域で０．５〜０の連続値をとることが可能である。
【００３７】
ここで、電位上昇を正、電位降下を負とし、コレクタ抵抗Ｒ２，Ｒ１の抵抗値をＲＬとすれば、ＶＧＡ１から出力される正相出力信号ＯＴの振幅は（２α−１）ＩｃＲＬ、逆相出力信号ＯＣの振幅は−（２α−１）ＩｃＲＬとなり、差動出力振幅は２（２α−１）ＩｃＲＬと表される。
【００３８】
よって、差動出力振幅は、ＧＣＴ≫ＧＣＣのとき２ＩｃＲＬ、ＧＣＴ＝ＧＣＣのとき０、ＧＣＴ≪ＧＣＣのとき−２ＩｃＲＬ（振幅の負符号は位相反転を示す）となる。このように、本実施の形態のＶＧＡ１によれば、差動出力振幅を２ＩｃＲＬ〜０〜−２ＩｃＲＬの範囲で可変可能である。
【００３９】
本実施の形態のＶＧＡ１は、下部差動対で生成された電流を、上部差動対を構成する２つの振幅調整用トランジスタに分配にする。さらに、このような分配機能に加えて、正相信号と逆相信号を合成するという合成機能を備えている。すなわち、振幅調整用トランジスタＱ３のコレクタから出力される正相信号と振幅調整用トランジスタＱ１のコレクタから出力される逆相信号との合成結果を逆相出力信号ＯＣとして出力し、振幅調整用トランジスタＱ２のコレクタから出力される逆相信号と振幅調整用トランジスタＱ４のコレクタから出力される正相信号との合成結果を正相出力信号ＯＴとして出力する。このように、本実施の形態のＶＧＡ１は、分配機能と合成機能により出力振幅を変化させるものとなっている。
【００４０】
以上のような構成のＶＧＡ１において、差動入力信号ＤＴ，ＤＣを受ける増幅用トランジスタの数はそれぞれ１個であり、入力信号を受けるトランジスタの数が２個である従来のＶＧＡ１００と比較してトランジスタ数が少ないので、入力容量を抑制することができ、利得可変回路の高周波化・広帯域化を実現することができる。また、ギルバートセル型のＶＧＡは、利得制御信号ＧＣＴ，ＧＣＣがＧＣＴ＝ＧＣＣの際、原理的には利得が−∞（ｄＢ）となることから、利得可変回路の負方向の利得可変幅の増大を実現することができる。
【００４１】
本実施の形態のＡｍｐ２は、ＶＧＡ１から出力される差動出力信号ＯＴ，ＯＣを増幅して、差動出力信号ＱＴ，ＱＣを出力する。このＡｍｐ２は、２つの差動増幅器と出力エミッタフォロワとから構成され、出力エミッタフォロワを構成する出力用トランジスタＱ１３，Ｑ１４の出力を初段の差動増幅器を構成する増幅用トランジスタＱ９，Ｑ１０のコレクタ出力に抵抗並列帰還する回路構成となっている。当然ながら、Ａｍｐ２には利得可変機能は具備されておらず、固定利得の増幅器である。但し、２つの差動増幅器が用いられていることから高利得であり、本実施の形態の利得可変回路の高利得側の利得可変幅増大に資する。
【００４２】
また、Ａｍｐ２において、ＶＧＡ１から出力される差動出力信号ＯＴ，ＯＣを受ける増幅用トランジスタの数はそれぞれ１個であり、入力信号を受けるトランジスタの数が２個である従来のＶＧＡ１０１と比較してトランジスタ数が少ないので、入力容量を抑制することができ、利得可変回路の高周波化・広帯域化を実現することができる。さらに、本実施の形態では、抵抗並列帰還を用いていることから、帰還効果によるより一層の広帯域化も可能となっている。
【００４３】
ＡＧＣ３は、Ａｍｐ２から出力される差動出力信号ＱＴ，ＱＣの振幅を検出して、この振幅と予め設定された振幅設定値との差に基づいて利得制御信号ＧＣＴ，ＧＣＣを生成する。こうして、ＡＧＣ３は、差動出力信号ＱＴ，ＱＣの振幅と振幅設定値とが等しくなるようにＶＧＡ１の利得を制御する。
【００４４】
図４（Ａ）は図９に示した従来の利得可変回路の利得可変幅のシミュレーション結果を示す図、図４（Ｂ）は従来の利得可変回路の利得帯域のシミュレーション結果を示す図である。図５（Ａ）、図５（Ｂ）は本実施の形態の利得可変回路の利得可変幅のシミュレーション結果を示す図、図５（Ｃ）は本実施の形態の利得可変回路の利得帯域のシミュレーション結果を示す図である。図５（Ｂ）は図５（Ａ）を拡大した図である。
【００４５】
図４（Ａ）、図５（Ａ）、図５（Ｂ）におけるＧＣは、利得制御信号ＧＣＴとＧＣＣとの差である差動電圧の値を示している。図４（Ａ）、図５（Ａ）、図５（Ｂ）の横軸は周波数、縦軸は利得である。図４（Ｂ）、図５（Ｃ）の横軸は差動電圧、縦軸はカットオフ周波数である。なお、従来の利得可変回路と本実施の形態の利得可変回路では、同一特性のＩｎＰ  ヘテロ接合トランジスタ（ＨＢＴ）を用いている。また図９の従来の利得可変回路、図２の本実施の形態の利得可変回路共に、電源としてＶＣＣ＝＋３．３Ｖ，ＶＥＥ＝０Ｖ（接地電位）が印加されている。
【００４６】
図４（Ａ）によれば、従来の利得可変回路では利得可変幅は１８．９ｄＢであるのに対し、図５（Ａ）に示すように、本実施の形態では１００ｄＢ以上の利得可変幅を得ることがシミュレーション上可能である。また、図４（Ｂ）に示した従来の利得可変回路の帯域と図５（Ｃ）に示した本実施の形態の帯域とを比較しても、従来の利得可変回路では２０ＧＨｚ以下の帯域しか得られないのに対し、本実施の形態ではあらゆる利得制御信号に対して２０ＧＨｚ以上の帯域を確保できていることが分かる。
【００４７】
図６（Ａ）、図６（Ｂ）は図９に示した従来の利得可変回路の歪特性のシミュレーション結果を示す図、図７（Ａ）、図７（Ｂ）は本実施の形態の利得可変回路の歪特性のシミュレーション結果を示す図である。図６（Ａ）、図７（Ａ）は利得可変回路の出力における周波数スペクトルを示す図であり、横軸は周波数、縦軸は信号強度である。図６（Ｂ）、図７（Ｂ）は利得可変回路の出力信号波形を示す図であり、横軸は時間、縦軸は電圧である。図６（Ａ）、図６（Ｂ）は、特許文献１に開示された結果を転載したものである。従来および本実施の形態共に、利得可変回路への入力信号振幅を３００ｍＶｐｐ、入力信号周波数を３ＧＨｚとした。
【００４８】
図６（Ａ）、図７（Ａ）より、入力信号周波数３ＧＨの成分に対する３次高調波９ＧＨｚの成分の比を求めることができる。従来の利得可変回路では、入力信号周波数３ＧＨの成分に対する３次高調波９ＧＨｚの成分の比が−２２．７ｄＢであるのに対し、本実施の形態では同比が−５３．１ｄＢとなっており、３０ｄＢ以上良好な抑圧比が得られることが分かる。
【産業上の利用可能性】
【００４９】
本発明は、利得可変機能を有した増幅回路に適用することができる。
【符号の説明】
【００５０】
１…可変利得増幅器、２…固定利得増幅器、３…自動利得調整回路、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８，Ｑ９，Ｑ１０，Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４…トランジスタ、ＩＳ１，ＩＳ２，ＩＳ３，ＩＳ４，ＩＳ５，ＩＳ６，ＩＳ７，ＩＳ８，ＩＳ９，ＩＳ１０…電流源、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９…抵抗、Ｉｎ…入力信号、Ｏｕｔ１，ＯｕＴ２…出力信号、ＤＴ…正相入力信号、ＤＣ…逆相入力信号、ＯＴ，ＱＴ…正相出力信号、ＯＣ，ＱＣ…逆相出力信号、ＧＣＴ，ＧＣＣ…利得制御信号ＧＣＴ，ＧＣＣ。
【図１】
2011205471.tif 000003
【図２】
2011205471.tif 000004
【図３】
2011205471.tif 000005
【図４】
2011205471.tif 000006
【図５】
2011205471.tif 000007
【図６】
2011205471.tif 000008
【図７】
2011205471.tif 000009
【図８】
2011205471.tif 000010
【図９】
2011205471.tif 000011