(57)【要約】【課題】  従来の固体撮像素子では、高ゲイン時にカラムアンプの出力にピーキングや振動が生じるという問題があった。【解決手段】  本発明に係る固体撮像素子は、２次元行列状に配置され、光を電気信号に変換する光電変換部を有する画素と、列方向に配置された前記画素と列方向に接続され、前記画素から読み出される電気信号を受け取る複数の垂直信号線と、前記垂直信号線に読み出された前記電気信号を所定ゲインで増幅して出力するカラムアンプと、前記カラムアンプの出力信号を高インピーダンス入力回路を介して入力し、列毎に順番に出力する水平出力部と、前記カラムアンプの出力側と接地側との間に配置された負荷容量とを設けたことを特徴とする。【選択図】    図４
2011087125.tif 000002
【特許請求の範囲】
【請求項１】
２次元行列状に配置され、光を電気信号に変換する光電変換部を有する画素と、
列方向に配置された前記画素と列方向に接続され、前記画素から読み出される電気信号を受け取る複数の垂直信号線と、
前記垂直信号線に読み出された前記電気信号を所定ゲインで増幅して出力するカラムアンプと、
前記カラムアンプの出力信号を高インピーダンス入力回路を介して入力し、列毎に順番に出力する水平出力部と、
前記カラムアンプの出力側と接地側との間に配置された負荷容量と
を設けたことを特徴とする固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子において、
前記負荷容量は、複数の負荷容量で構成され、
前記カラムアンプの設定ゲインに応じて所定容量値になるように前記複数の負荷容量の組み合わせを決定するカラムアンプ制御部を更に設けたことを特徴とする固体撮像素子。
【請求項３】
２次元行列状に配置され、光を電気信号に変換する光電変換部を有する画素と、
列方向に配置された前記画素と列方向に接続され、前記画素から読み出される電気信号を受け取る複数の垂直信号線と、
入力容量と複数の帰還容量とを有し、前記入力容量の容量値（Ｃｉ）と前記複数の帰還容量を組み合わせた帰還容量値（Ｃｆ）との比（Ｃｉ／Ｃｆ）で決まる所定ゲインで前記垂直信号線に読み出された前記電気信号を増幅して出力するカラムアンプと、
前記カラムアンプの出力信号を高インピーダンス入力回路を介して入力し、列毎に順番に出力する水平出力部と、
前記複数の帰還容量の少なくとも１つの帰還容量の前記カラムアンプへの入力側を、前記カラムアンプの入力側または接地側に接続するスイッチと
を設けたことを特徴とする固体撮像素子。
【請求項４】
請求項３に記載の固体撮像素子において、
前記カラムアンプの設定ゲインに応じて前記スイッチを制御するカラムアンプ制御部を設けたことを特徴とする固体撮像素子。
【請求項５】
請求項１から４のいずれか一項に記載の固体撮像素子において、
前記高インピーダンス入力回路は、バッファアンプで構成されることを特徴とする固体撮像素子。
【請求項６】
請求項１から４のいずれか一項に記載の固体撮像素子において、
前記高インピーダンス入力回路は、Ａ／Ｄ変換部で構成されることを特徴とする固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被写体像を撮像するための固体撮像素子に関する。
【背景技術】
【０００２】
近年、ＣＣＤ型やＣＭＯＳ型の固体撮像素子が使用された電子カメラが広く普及している。例えばＣＭＯＳ型の固体撮像素子は、Ｎ行×Ｍ列（Ｎ，Ｍは自然数）の２次元行列状に配置された各画素の光電変換部で入射光量に応じた電気信号に変換して行単位で各列に配置された垂直信号線に読み出し、カラムアンプで増幅後の１行分の信号を信号蓄積部のコンデンサに保持し、水平出力回路で列順に読み出して固体撮像素子の外部に出力する構成になっている。
【０００３】
一方、高感度化のためにカラムアンプのゲインを高くすると、信号蓄積部のコンデンサの容量が大きいことに加え、カラムアンプの負帰還量が低下して帯域幅が狭くなるため、カラムアンプの出力が安定するまでの時間が長くなる。この結果、読み出し時間が大幅に増加するという問題が生じる。そこで、この間題を解決するために、カラムアンプの出力にバッファアンプを設ける方法が考えられている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−０３４９７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、カラムアンプの出力にバッファアンプを設けた場合、カラムアンプの負荷が小さくなるので読み出し時間は改善するが、カラムアンプの出力電圧が振動するという新たな問題が生じることが本発明者による回路シミュレーションにより確認された。回路シミュレーションは、カラムアンプの入力コンデンサをＣｉ、負帰還コンデンサをＣｆ、負荷容量をＣＬとして、２次系伝達関数でモデル化し、過減衰応答から不足減衰応答までのステップ応答を観測するシミュレーションである。この回路シミュレーションにおいて、高ゲイン時のＣｉ，Ｃｆ（カラムアンプのゲインはＣｆ／Ｃｉ）に対して負荷容量ＣＬを小さくしていくと、カラムアンプの出力には不足減衰応答に対応するピーキングや振動が現れてくる。特に不足減衰応答が発生すると画素毎の出力信号が静定するまでに時間がかかるため、各画素から読み出される信号をサンプリングして取り込むＡ／Ｄ変換時のサンプリング間隔が長くなってしまい、固体撮像素子での撮像速度が遅くなるという問題が生じる。
【０００６】
本発明の目的は、高ゲイン時のカラムアンプ出力のピーキングや振動を防止し、高画質で高速撮影に適した固体撮像素子を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係る固体撮像素子は、２次元行列状に配置され、光を電気信号に変換する光電変換部を有する画素と、列方向に配置された前記画素と列方向に接続され、前記画素から読み出される電気信号を受け取る複数の垂直信号線と、前記垂直信号線に読み出された前記電気信号を所定ゲインで増幅して出力するカラムアンプと、前記カラムアンプの出力信号を高インピーダンス入力回路を介して入力し、列毎に順番に出力する水平出力部と、前記カラムアンプの出力側と接地側との間に配置された負荷容量とを設けたことを特徴とする。
【０００８】
特に、前記負荷容量は、複数の負荷容量で構成され、前記カラムアンプの設定ゲインに応じて所定容量値になるように前記複数の負荷容量の組み合わせを決定するカラムアンプ制御部を更に設けたことを特徴とする。
【０００９】
また、本発明に係る固体撮像素子は、２次元行列状に配置され、光を電気信号に変換する光電変換部を有する画素と、列方向に配置された前記画素と列方向に接続され、前記画素から読み出される電気信号を受け取る複数の垂直信号線と、入力容量と複数の帰還容量とを有し、前記入力容量の容量値（Ｃｉ）と前記複数の帰還容量を組み合わせた帰還容量値（Ｃｆ）との比（Ｃｉ／Ｃｆ）で決まる所定ゲインで前記垂直信号線に読み出された前記電気信号を増幅して出力するカラムアンプと、前記カラムアンプの出力信号を高インピーダンス入力回路を介して入力し、列毎に順番に出力する水平出力部と、前記複数の帰還容量の少なくとも１つの帰還容量の前記カラムアンプへの入力側を、前記カラムアンプの入力側または接地側に接続するスイッチとを設けたことを特徴とする。
【００１０】
さらに、前記カラムアンプの設定ゲインに応じて前記スイッチを制御するカラムアンプ制御部を設けたことを特徴とする。
【００１１】
特に、前記高インピーダンス入力回路は、バッファアンプで構成されることを特徴とする。
【００１２】
或いは、前記高インピーダンス入力回路は、Ａ／Ｄ変換部で構成されることを特徴とする。
【発明の効果】
【００１３】
本発明では、高ゲイン時のカラムアンプ出力のピーキングや振動を防止するので、高速撮影を行った場合でも高品質な画像を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】各実施形態に係る固体撮像素子１０１のブロック図である。
【図２】固体撮像素子１０１の画素Ｐ（ｍ，ｎ）の回路図である。
【図３】固体撮像素子１０１のタイミングチャートである。
【図４】第１の実施形態に係る固体撮像素子１０１のカラムアンプＣＡＭＰ（ｎ）の回路図である。
【図５】高ゲインおよび高速化の問題点を示す説明図である。
【図６】第２の実施形態に係る固体撮像素子１０１のカラムアンプＣＡＭＰ（ｎ）の回路図である。
【図７】第３の実施形態に係る固体撮像素子１０１のカラムアンプＣＡＭＰ（ｎ）の回路図である。
【発明を実施するための形態】
【００１５】
以下、本発明に係る固体撮像素子１０１の実施形態について図面を用いて詳しく説明する。
【００１６】
先ず、各実施形態に共通の固体撮像素子１０１全体の構成について説明する。図１は、固体撮像素子１０１を示すブロック図である。固体撮像素子１０１は、Ｍ×Ｎ個の画素Ｐ（ｘ，ｙ）と、垂直信号線ＶＬＩＮＥ（ｙ）と、定電流源ＰＷ（ｙ）と、カラムアンプＣＡＭＰ（ｙ）と、バッファＢＦ（ｙ）と、信号蓄積部ＳＧ（ｙ）と、垂直走査回路１０２と、水平出力回路１０３と、カラムアンプ制御回路１０４とで構成される。ここで、ｘは１〜Ｍの自然数で行番号を表し、ｙは１〜Ｎの自然数で列番号を表す。Ｍ×Ｎ個の画素Ｐ（ｘ，ｙ）は、固体撮像素子１０１の撮像部を構成し、Ｍ行Ｎ列のマトリクス状に配置されている。尚、以降の説明において、特定の回路を例に挙げて説明する場合以外は、同様の回路を代表する形で（ｘ），（ｙ）および（ｘ，ｙ）のように表記するものとする。
【００１７】
図１において、各画素Ｐ（ｘ，ｙ）から読み出される信号は、それぞれの列毎に配置された垂直信号線ＶＬＩＮＥ（ｙ）に読み出される。また、各列の垂直信号線ＶＬＩＮＥ（ｙ）には、各画素Ｐ（ｘ，ｙ）のトランジスタに対してソースフォロワ回路を構成する定電流源ＰＷ（ｙ）が列毎に配置されている。尚、各画素Ｐ（ｘ，ｙ）の接地は、各列毎に列方向に配置された画素接地線ＰＧＮＤ（ｙ）に接続され、画素接地線ＰＧＮＤ（ｙ）は、行方向に配置された接地線１０５を介して外部の接地ＧＮＤに接続されている。
【００１８】
各画素Ｐ（ｘ，ｙ）から垂直信号線ＶＬＩＮＥ（ｙ）に読み出された信号は、各列のカラムアンプＣＡＭＰ（ｙ）に入力されて所定のゲインで増幅された後、バッファＢＦ（ｙ）を介して信号蓄積部ＳＧ（ｙ）に入力される。尚、カラムアンプＣＡＭＰ（ｙ）には、カラムアンプ制御回路１０４から増幅ゲインを選択する制御信号φＧＳＷ１，φＧＳＷ２およびφＧＳＷ３と、負荷容量を選択する制御信号φＣＬＳＷとが与えられる。また、垂直走査回路１０２からカラムアンプリセット信号φＣＡＲＳＴが与えられる。さらに、レファレンス電圧線１０６によってリファレンス電圧ＶＲＥＦが与えられる。
【００１９】
ここで、バッファＢＦ（ｙ）は、信号蓄積部ＳＧ（ｙ）で信号を蓄積するための巨大な容量成分がカラムアンプＣＡＭＰ（ｙ）に与える影響を無くすために設けられており、高インピーダンスの入力で低インピーダンス出力の回路で構成される。尚、バッファＢＦ（ｙ）を配置して信号蓄積部ＳＧ（ｙ）でアナログ信号を蓄積する代わりに、カラムアンプＣＡＭＰ（ｙ）の出力をＡ／Ｄ変換してデジタル信号で処理するようにしても構わない。この場合でも、Ａ／Ｄ変換部の入力回路は高インピーダンス回路で構成される。
【００２０】
次に、図１に示す固体撮像素子１０１の各部の回路について詳しく説明する。垂直走査回路１０２は、画素Ｐ（ｘ，ｙ）の信号を行単位で各列毎に配置された垂直信号線ＶＬＩＮＥ（ｙ）に読み出すためのタイミング信号を出力する。例えば、ｍ行目においては、画素Ｐ（ｍ，１）から画素Ｐ（ｍ，Ｎ）までのＮ列全ての画素に、タイミング信号φＳＥＬ（ｍ），タイミング信号φＲＥＳ（ｍ），タイミング信号φＴＸ（ｍ）を与える。
【００２１】
ここで、画素Ｐ（ｘ，ｙ）の構成について図２を用いて説明する。図２はｍ行ｎ列目の画素Ｐ（ｍ，ｎ）の回路図を示している。尚、Ｍ×Ｎ個の各画素Ｐ（ｘ，ｙ）も同じ回路構成である。図２において、画素Ｐ（ｍ，ｎ）は、フォトダイオードＰＤと、転送用トランジスタＴｒ１と、増幅用トランジスタＴｒ２と、選択用トランジスタＴｒ３と、リセット用トランジスタＴｒ４とで構成される。尚、ＶＤＤは電源、ＧＮＤは接地、ＦＤはフローティングデフュージョン部（浮遊拡散領域）を示している。また、タイミング信号φＳＥＬ（ｍ），タイミング信号φＲＥＳ（ｍ），タイミング信号φＴＸ（ｍ），垂直信号線ＶＬＩＮＥ（ｎ）は図１と同じものを示す。画素Ｐ（ｍ，ｎ）の接地ＧＮＤは画素接地線ＰＧＮＤ（ｎ）に接続される。
【００２２】
図２において、フォトダイオードＰＤに入射した光は光電変換され電荷として蓄積される。フォトダイオードＰＤに蓄積された電荷は、タイミング信号φＴＸ（ｍ）が転送用トランジスタＴｒ１のゲートに入力されるとＦＤ部に転送され、増幅用トランジスタＴｒ２によって増幅される。増幅用トランジスタＴｒ２によって増幅された信号は、タイミング信号φＳＥＬ（ｍ）が選択用トランジスタＴｒ３のゲートに入力されると垂直信号線ＶＬＩＮＥ（ｎ）に読み出される。尚、リセット用トランジスタＴｒ４のゲートにタイミング信号φＲＥＳ（ｍ）が入力されると、ＦＤ部をリセット電圧（ＶＤＤ−Ｖｔ−ΔＶｔ）にリセットする。ここで、Ｖｔはリセット用トランジスタＴｒ４のしきい値電圧、ΔＶｔはバックゲート効果による変動分である。尚、各タイミング信号の動作については後で詳しく説明する。
【００２３】
このようにして、画素Ｐ（ｘ，ｙ）の信号は、対応するそれぞれの垂直信号線ＶＬＩＮＥ（ｙ）に読み出された後、各列毎に配置されたカラムアンプＣＡＭＰ（ｙ）に入力される。
【００２４】
ここで、図２において、垂直信号線ＶＬＩＮＥ（ｎ）に読み出される信号について説明する。垂直信号線ＶＬＩＮＥ（ｎ）に読み出される信号は、各画素Ｐ（ｍ，ｎ）から撮影画像の光情報を含む画像信号、または画像信号蓄積前のノイズ成分を含むダーク信号である。フォトダイオードＰＤに入射した被写体光は、フォトダイオードＰＤで電荷に光電変換される。電荷は、転送トランジスタＴｒ１によってＦＤ部に転送され、電荷に応じた電位が増幅トランジスタＴｒ２のゲート電極に印加される。画像信号は、この時に選択トランジスタＴｒ３を介して垂直信号線ＶＬＩＮＥ（ｎ）に読み出された信号である。一方、ダーク信号は、リセットトランジスタＴｒ４によってＦＤ部に保持されている電荷をリセットした時にＦＤ部の電位を増幅トランジスタＴｒ２および選択トランジスタＴｒ３を介して垂直信号線ＶＬＩＮＥ（ｎ）に読み出された信号である。ここで、ＦＤ部の電位は、画素接地線ＰＧＮＤ（ｎ）に接続された画素の接地ＧＮＤに対する値である。
【００２５】
このようにして、画素Ｐ（ｍ，ｎ）から垂直信号線ＶＬＩＮＥ（ｎ）に画像信号またはダーク信号が読み出され、カラムアンプＣＡＭＰ（ｎ）に入力される。尚、ここでは、画素Ｐ（ｍ，ｎ）について説明したが、Ｍ×Ｎ個の他の画素Ｐ（ｘ，ｙ）についても同様である。カラムアンプＣＡＭＰ（ｎ）の出力信号は、バッファＢＦ（ｎ）を介して信号蓄積回路ＳＧ（ｎ）に入力される。
【００２６】
図１において、信号蓄積回路ＳＧ（ｎ）は、画像信号蓄積用トランジスタＴｒ６と、ダーク信号蓄積用トランジスタＴｒ７と、コンデンサＣｓと、コンデンサＣｄとで構成される。バッファＢＦ（ｎ）の出力側は、信号蓄積回路ＳＧ（ｎ）の画像信号蓄積用トランジスタＴｒ６およびダーク信号蓄積用トランジスタＴｒ７のドレインに接続される。カラムアンプＣＡＭＰ（ｎ）がリセットされた後、タイミング信号φＴＤがダーク信号蓄積用トランジスタＴｒ７のゲートに入力されるとダーク信号蓄積用トランジスタＴｒ７がオンして、コンデンサＣｄがカラムアンプＣＡＭＰ（ｎ）の出力電圧になるまで充電される。また、画素から画像信号が読み出された後、タイミング信号φＴＳが画像信号蓄積用トランジスタＴｒ６のゲートに入力されると、画像信号蓄積用トランジスタＴｒ６がオンして、コンデンサＣｓがカラムアンプＣＡＭＰ（ｎ）の出力電圧になるまで充電される。コンデンサＣｓの電圧は画像信号として、コンデンサＣｄの電圧はダーク信号（カラムアンプＣＡＭＰのオフセット信号）として、それぞれ水平出力回路１０３に入力される。
【００２７】
水平出力回路１０３は、各列毎のコンデンサＣｓに蓄積された画像信号と、コンデンサＣｄに蓄積されたダーク信号とをそれぞれ入力して、行単位で列順に外部に出力する。この時、カラムアンプＣＡＭＰ（ｙ）の列間のばらつきを少なくするために、水平出力回路１０３の出力用差動アンプ（非図示）でコンデンサＣｓに蓄積された画像信号からコンデンサＣｄに蓄積されたダーク信号を引き算し、カラムアンプＣＡＭＰ（ｙ）の列間ばらつきを除去した信号を固体撮像素子１０１の外部に出力する。尚、画像信号からダーク信号を引き算する処理は、固体撮像素子１０１内で行っても構わないし、固体撮像素子１０１から画像信号とダーク信号とを別々に出力して外部で画像信号からダーク信号を引き算するようにしても構わない。
【００２８】
ここで、各画素Ｐ（ｘ，ｙ）からダーク信号および画像信号を読み出して、各列のコンデンサＣｄおよびコンデンサＣｓに各信号が保持されるまでの一連の動作について、図３のタイミングチャートを用いて説明する。
【００２９】
図３は、ｍ行目と（ｍ＋１）行目から信号を読み出す時のタイミングを示している。図３において、期間Ｔ１は（ｍ−１）行目のＮ個の画素Ｐ（ｍ−１，ｙ）から読み出した１行分の信号を列順に水平出力回路１０３から読み出して固体撮像素子１０１の外部に出力する期間を示している。
【００３０】
次の期間Ｔ２は、ｍ行目の各画素Ｐ（ｍ，ｙ）から１行分のダーク信号および画像信号を読み出して、各列のコンデンサＣｄおよびコンデンサＣｓに各信号が保持されるまでの期間を示している。期間Ｔ２の開始時、先ず、タイミング信号φＳＥＬ（ｍ）が期間Ｔ３でオンになると同時に、タイミング信号φＲＥＳ（ｍ）が期間Ｔ３でオフになる。タイミング信号φＳＥＬ（ｍ）がオン，タイミング信号φＴＸ（ｍ）がオフ，タイミング信号φＲＥＳ（ｍ）がオフなので、図２で説明したように、リセット時のＦＤ部の電荷、つまりダーク信号が増幅トランジスタＴｒ２および選択トランジスタＴｒ３を介して垂直信号線ＶＬＩＮＥ（ｙ）に読み出される。
【００３１】
次に、期間Ｔ４でタイミング信号φＣＡＲＳＴがオンになるので、期間Ｔ４の間、カラムアンプＣＡＭＰ（ｙ）がリセットされる。尚、カラムアンプＣＡＭＰ（ｙ）の構成については後で詳しく説明する。
【００３２】
次に、期間Ｔ５でタイミング信号φＴＤがオンになるので、期間Ｔ５の間、垂直信号線ＶＬＩＮＥ（ｙ）に読み出されたダーク信号は、カラムアンプＣＡＭＰ（ｙ）およびトランジスタＴｒ７を介してタイミング信号φＴＤがオフするまで各列のコンデンサＣｄに蓄積される。尚、図１において、バッファＢＦ（ｙ）の代わりにＡ／Ｄ変換部が配置される場合は、期間Ｔ５の終了タイミングでＡ／Ｄ変換用のクロック信号φＣＬＫがオンになり、アナログのダーク信号がデジタルデータに変換される。
【００３３】
次に、タイミング信号φＴＤがオフした後、タイミング信号φＴＸ（ｍ）が期間Ｔ６でオンになる。期間Ｔ６では、被写体光を入射するフォトダイオードＰＤに蓄積された電荷は、転送トランジスタＴｒ１を介してＦＤ部に転送される。ＦＤ部に転送された電荷に対応する電位が増幅トランジスタＴｒ２のゲートに印加され、画像信号が増幅トランジスタＴｒ２から出力されて、選択トランジスタＴｒ３を介して垂直信号線ＶＬＩＮＥ（ｙ）に読み出される。
【００３４】
次に、期間Ｔ７でタイミング信号φＴＳがオンになるので、垂直信号線ＶＬＩＮＥ（ｙ）に読み出された画像信号は、カラムアンプＣＡＭＰ（ｙ）およびトランジスタＴｒ６を介してタイミング信号φＴＳがオフするまで各列のコンデンサＣｓに蓄積される。尚、図１において、バッファＢＦ（ｙ）の代わりにＡ／Ｄ変換部が配置される場合は、期間Ｔ７の終了タイミングでＡ／Ｄ変換用のクロック信号φＣＬＫがオンになり、アナログの画像信号がデジタルデータに変換される。
【００３５】
ダーク信号と画像信号とがそれぞれ各列のコンデンサＣｄとコンデンサＣｓとに蓄積されると、ｍ行目の各画素Ｐ（ｍ，ｙ）から１行分のダーク信号および画像信号の読み出しは終了し、タイミング信号φＳＥＬ（ｍ）はオフに、タイミング信号φＲＥＳ（ｍ）はオンに戻る。
【００３６】
次の期間Ｔ８では、水平出力回路１０３は、各列のコンデンサＣｄとコンデンサＣｓとにそれぞれ蓄積されたｍ行目のＮ列分のダーク信号と画像信号とを列順に読み出して固体撮像素子１０１の外部に出力する。
【００３７】
次の期間Ｔ９では、期間Ｔ２の各タイミング信号φＳＥＬ（ｍ），φＲＥＳ（ｍ），φＴＸ（ｍ）と同様に、（ｍ＋１）行目の各タイミング信号φＳＥＬ（ｍ＋１），φＲＥＳ（ｍ＋１），φＴＸ（ｍ＋１）によって、（ｍ＋１）行目の各画素Ｐ（ｍ＋１，ｙ）からダーク信号と画像信号とを読み出して、それぞれ各列のコンデンサＣｄとコンデンサＣｓとに蓄積する。各列のコンデンサＣｄとコンデンサＣｓとにそれぞれ蓄積された（ｍ＋１）行目のＮ列分のダーク信号と画像信号は、水平出力回路１０３によって列順に読み出され、固体撮像素子１０１の外部に出力される。
【００３８】
このようにして、固体撮像素子１０１は、Ｎ行×Ｍ列の２次元行列状に配置された各画素で入射光量に応じて変換された電気信号を撮影画像として外部に出力することができる。
【００３９】
以上、固体撮像素子１０１の各実施形態に共通の構成について説明した。以下、本発明に係る固体撮像素子１０１の特徴となるカラムアンプＣＡＭＰ（ｎ）の構成例についていくつかの例を挙げて説明する。
【００４０】
（第１の実施形態）
次に、第１の実施形態として、図１で説明した固体撮像素子１０１のカラムアンプＣＡＭＰ（ｙ）の構成例について図４（ａ）を用いて説明する。図４（ａ）はｎ列目のカラムアンプＣＡＭＰ（ｎ）の構成を示す回路図である。図４（ａ）において、カラムアンプＣＡＭＰ（ｎ）は、差動型のアンプＡＭＰ（ｎ）と、コンデンサＣｉｎと、コンデンサＣｆ１と、コンデンサＣｆ２と、コンデンサＣｆ３と、コンデンサＣＬと、トランジスタＴｃ１と、トランジスタＴｃ２と、トランジスタＴｃ３と、トランジスタＴｓと、トランジスタＴｒ５とで構成される。尚、図４（ａ）において図１と同符号のものは同じものを示す。また、他の列のカラムアンプＣＡＭＰ（１）からＣＡＭＰ（Ｎ）までについてもｎ列目のカラムアンプＣＡＭＰ（ｎ）と同様に動作する。
【００４１】
図４（ａ）において、アンプＡＭＰ（ｎ）は、入力側のコンデンサＣｉｎと、帰還回路を構成するコンデンサＣｆ１，Ｃｆ２およびＣｆ３の３つのコンデンサの組合せ容量Ｃｆとの容量比（Ｃｉｎ／Ｃｆ）で決まる増幅率（ゲインＧ）の反転増幅器である。そして、コンデンサＣｆ１，Ｃｆ２およびＣｆ３の３つのコンデンサは、トランジスタＴｃ１，Ｔｃ２およびＴｃ３がカラムアンプ制御回路１０４から出力される制御信号φＧＳＷ１，φＧＳＷ２およびφＧＳＷ３でそれぞれ独立してオン／オフされることによって組合せ容量Ｃｆの容量値を可変することができる。これにより、アンプＡＭＰ（ｎ）のゲインＧを変えることができる。尚、カラムアンプ制御回路１０４は、例えば固体撮像素子１０１が搭載されている電子カメラの感度設定に応じて、電子カメラの制御部からゲインＧが指示される。そして、カラムアンプ制御回路１０４は、組合せ容量Ｃｆの容量値が指示されたゲインＧと対応するように制御信号φＧＳＷ１，φＧＳＷ２およびφＧＳＷ３を出力する。例えば、ゲインＧ＝Ｃｆ２／Ｃｉｎに設定する場合は、制御信号φＧＳＷ２をＨｉｇｈレベルにしてトランジスタＴｃ２をオン状態にし、他の制御信号φＧＳＷ１およびφＧＳＷ３はＬｏｗレベルにしてトランジスタＴｃ１およびトランジスタＴｃ３をオフ状態にする。
【００４２】
また、アンプＡＭＰ（ｎ）の帰還回路の両端には、カラムアンプリセット用のトランジスタＴｒ５のソースとドレインが接続されている。トランジスタＴｒ５のゲートに垂直走査回路１０２からタイミング信号φＣＡＲＳＴが与えられると、トランジスタＴｃ１，Ｔｃ２およびＴｃ３が導通状態にあるコンデンサＣｆ１，Ｃｆ２およびＣｆ３に蓄積された電荷は放電してリセットされる。尚、固体撮像素子１０１は、リセット後に画素から読み出したダーク信号をコンデンサＣｉｎに蓄積し、次いで画像信号を読み出す。これにより、アンプＡＭＰ（ｎ）は、読み出す際に画像信号からダーク信号を減算し、画素間のばらつきを除去するようになっている。
【００４３】
また、アンプＡＭＰ（ｎ）の出力側は、負荷容量としてコンデンサＣＬがトランジスタＴｓを介して接続され、コンデンサＣＬの他端は接地ＧＮＤに接続されている。コンデンサＣＬは、トランジスタＴｓがカラムアンプ制御回路１０４から出力される制御信号φＣＬＳＷがＨｉｇｈの場合にアンプＡＭＰ（ｎ）の出力側と接地ＧＮＤとの間に配置され、コンデンサＣＬは負荷容量として働く。逆に、制御信号φＣＬＳＷがＬｏｗの場合は、トランジスタＴｓがオフとなり、コンデンサＣＬはアンプＡＭＰ（ｎ）の出力側に接続されない。これにより、アンプＡＭＰ（ｎ）の負荷容量を変えることができる。尚、カラムアンプ制御回路１０４は、例えば固体撮像素子１０１が搭載されている電子カメラの感度設定が高い場合、つまりゲインＧが大きい場合にアンプＡＭＰ（ｎ）の負荷容量を大きくするよう制御する。図４（ａ）の場合は、トランジスタＴｓをオン状態にしてコンデンサＣＬを負荷容量としてアンプＡＭＰ（ｎ）の出力側に接続する。逆に、電子カメラの感度設定が低い場合、つまりゲインＧが小さい場合は、トランジスタＴｓをオフ状態にしてコンデンサＣＬをアンプＡＭＰ（ｎ）の出力側に接続せず、アンプＡＭＰ（ｎ）の負荷容量を小さくする。
【００４４】
尚、図４（ａ）では、コンデンサＣＬとトランジスタＴｓを直列接続した回路を１つだけ設けた例を示したが、複数の同様の回路を並列に設けても構わない。この場合、コンデンサの容量は同じである必要はない。このように、複数のコンデンサで負荷容量を構成した場合は、アンプＡＭＰ（ｎ）のゲイン設定に応じて負荷容量の容量値の調整を細かく行うことができる。
【００４５】
ここで、アンプＡＭＰ（ｎ）の負荷容量を制御する理由について図５を用いて説明する。図５は、横軸に時間ｔを取って、アンプＡＭＰ（ｎ）にランプ信号を入力した時点からの出力レベルｅ（ｔ）が静定するまでの変化を描いた一般的な応答波形を示す説明図である。図５において、波形４０１は不足減衰応答を示す波形、波形４０２は過減衰応答を示す波形、波形４０３は臨界減衰応答を示す波形をそれぞれ示している。また、ｓｐ１およびｓｐ２はサンプリングタイミングを示し、ｓｐ１よりもｓｐ２の方がサンプリングタイミングが速く、固体撮像素子１０１から高速に信号を読み出すことができる。
【００４６】
ここで図５において、サンプリングタイミングｓｐ１の場合は、波形４０１，波形４０２および波形４０３のいずれにおいてもほぼ静定状態にあるので、サンプリングした信号レベルの誤差は殆どない。ところが、サンプリングタイミングｓｐ２の場合は、波形４０１，波形４０２および波形４０３の間の信号レベルの誤差が大きくなるため、画質が劣化してしまうという問題が生じる。特に、高ゲイン時のアンプＡＭＰ（ｎ）の帰還回路の容量Ｃｆは小さくなるので、アンプＡＭＰ（ｎ）の出力信号のピーキングや振動が激しくなり、高速撮影を高画質で行うことが難しくなる。
【００４７】
そこで、本実施形態に係る固体撮像素子１０１を搭載した電子カメラでは、図４で説明したように、電子カメラのゲインＧが高い場合にアンプＡＭＰ（ｎ）の出力側と接地ＧＮＤとの間にコンデンサＣＬを負荷容量として接続するので、アンプＡＭＰ（ｎ）の出力信号のピーキングや振動を抑えることができ、画質を損なうことなく高速撮影を行うことができる。
【００４８】
尚、図４（ａ）の場合は、コンデンサＣＬをアンプＡＭＰ（ｎ）の負荷容量として接続するか否かをトランジスタＴｓで切り替えられるようにしたが、図４（ｂ）に示すようにトランジスタＴｓを削除して、常時、所定容量のコンデンサＣＬをアンプＡＭＰ（ｎ）の出力側と接地ＧＮＤとの間に接続しておいても構わない。この場合、トランジスタＴｓが不要になるので回路規模を小さくできるが、コンデンサＣＬの容量値はアンプＡＭＰ（ｎ）の低ゲインから高ゲインまで常に安定した過渡応答波形が得られる値にする必要がある。
【００４９】
このように、本実施形態に係る固体撮像素子１０１は、高ゲイン設定且つ高速撮影を行う場合でも、アンプＡＭＰ（ｎ）の出力側と接地ＧＮＤとの間にコンデンサＣＬを負荷容量として接続するので、アンプＡＭＰ（ｎ）の出力信号のピーキングや振動を抑えることができ、高速撮影を行っても高画質な画像を得ることができる。
【００５０】
ここで、本実施形態の特徴は、アンプＡＭＰ（ｎ）のゲイン設定を行うための帰還用のコンデンサとは別にアンプＡＭＰ（ｎ）の出力側と接地ＧＮＤとの間に形成する負荷容量を設けたことであり、本実施形態ではその一例を示しただけである。従って、負荷容量を構成するコンデンサの数や接続方法（並列接続，直列接続、あるいは並列接続と直列接続の混在など）に依らず、これらのコンデンサの一部または全てをアンプＡＭＰ（ｎ）の出力側から接地ＧＮＤに接続するための少なくとも１つのトランジスタで構成される回路と、これらのトランジスタを制御する制御信号を出力するカラムアンプ制御回路１０４とで構成される回路は全て本実施形態の考え方に集約される。
【００５１】
（第２の実施形態）
次に、第２の実施形態に係る固体撮像素子１０１について説明する。本実施形態では、カラムアンプＣＡＭＰ（ｙ）は図６に示すような回路で構成される。図６はｎ列目のカラムアンプＣＡＭＰ（ｎ）の構成を示す回路図である。図６において、カラムアンプＣＡＭＰ（ｎ）は、差動型のアンプＡＭＰ（ｎ）と、コンデンサＣｉｎと、コンデンサＣｆ１と、コンデンサＣｆ２と、コンデンサＣｆ３と、トランジスタＴｃ１と、トランジスタＴｃ２と、トランジスタＴｃ３と、トランジスタＴｓ１と、トランジスタＴｒ５とで構成される。尚、図６において図１と同符号のものは同じものを示す。また、他の列のカラムアンプＣＡＭＰ（１）からＣＡＭＰ（Ｎ）までについてもｎ列目のカラムアンプＣＡＭＰ（ｎ）と同様に動作する。
【００５２】
図６において、第１の実施形態の図４（ａ）と異なる部分は、コンデンサＣＬを配置せずに帰還用のコンデンサＣｆ１を負荷容量として兼用していることである。図６において、例えば帰還用のコンデンサＣｆ１をアンプＡＭＰ（ｎ）の帰還回路として用いる場合は、トランジスタＴｃ１をオンすると共にトランジスタＴｓ１をオフする。これにより、コンデンサＣｆ１はアンプＡＭＰ（ｎ）の出力側からトランジスタＴｃ１を介してアンプＡＭＰ（ｎ）の負入力側に接続され、帰還用のコンデンサとして作用する。また、コンデンサＣｆ１をアンプＡＭＰ（ｎ）の負荷容量として用いる場合は、トランジスタＴｃ１をオフすると共にトランジスタＴｓ１をオンする。これにより、コンデンサＣｆ１はアンプＡＭＰ（ｎ）の出力側からトランジスタＴｓ１を介して接地ＧＮＤに接続され、アンプＡＭＰ（ｎ）の負荷容量として作用する。
【００５３】
ここで、トランジスタＴｃ１およびトランジスタＴｓ１の制御はカラムアンプ制御回路１０４によって行われ、カラムアンプ制御回路１０４から出力される制御信号φＧＳＷ１およびφＣＬＳＷ１によってそれぞれオン／オフされる。第１の実施形態で説明したように、カラムアンプ制御回路１０４は、固体撮像素子１０１が搭載されている電子カメラの制御部から指示されるゲインＧになるように制御信号φＧＳＷ１，φＧＳＷ２およびφＧＳＷ３を出力する。この時、本実施形態では、例えば制御信号φＧＳＷ１をＬｏｗレベルにしてトランジスタＴｃ１をオフ状態にし、残りの制御信号φＧＳＷ２およびφＧＳＷ３を用いてゲイン制御を行う。同時に、制御信号φＣＬＳＷ１をＨｉｇｈレベルにしてトランジスタＴｓ１をオン状態にし、コンデンサＣｆ１をアンプＡＭＰ（ｎ）の負荷容量として用いる。
【００５４】
ここで、低ゲイン時と高ゲイン時の制御について説明する。アンプＡＭＰ（ｎ）のゲインＧは、入力側のコンデンサＣｉｎと、帰還回路を構成するコンデンサＣｆ１，Ｃｆ２およびＣｆ３の３つのコンデンサの組合せ容量Ｃｆとの容量比（Ｃｉｎ／Ｃｆ）で決まるので、低ゲイン時は組合せ容量Ｃｆを大きくし、高ゲイン時は組合せ容量Ｃｆを小さくする必要がある。例えば理解を容易にするために、コンデンサＣｆ１，Ｃｆ２およびＣｆ３が同じ容量値のコンデンサであるものとして説明する。コンデンサＣｆ１，Ｃｆ２およびＣｆ３の３つのコンデンサは並列接続されているので、トランジスタＴｃ１，Ｔｃ２およびＴｃ３が全てオンの場合、組合せ容量Ｃｆは最大値の（Ｃｆ１＋Ｃｆ２＋Ｃｆ３）となり、アンプＡＭＰ（ｎ）のゲインＧは一番低くなる。逆に、アンプＡＭＰ（ｎ）のゲインＧを高くするには並列接続するコンデンサを減らせばよいので、例えばトランジスタＴｃ１をオフしてコンデンサＣｆ１を帰還回路から外し、組合せ容量Ｃｆを（Ｃｆ２＋Ｃｆ３）とする。さらに高ゲインにする場合は、トランジスタＴｃ２もオフしてコンデンサＣｆ２を帰還回路から外し、組合せ容量ＣｆをＣｆ３とする。このように、低ゲイン時はコンデンサＣｆ１を帰還用のコンデンサとして用いるが、高ゲイン時は使用しないのでトランジスタＴｓ１をオンして接地ＧＮＤに接続し負荷容量として利用することができる。尚、上記の説明では、コンデンサＣｆ１，Ｃｆ２およびＣｆ３が同じ容量値のコンデンサであるものとしたが、同じ容量値でなくても構わない。
【００５５】
このように、本実施形態に係る固体撮像素子１０１は、高ゲイン設定時にアンプＡＭＰ（ｎ）の出力側と接地ＧＮＤとの間にコンデンサＣｆ１を負荷容量として使用するので、アンプＡＭＰ（ｎ）の出力信号のピーキングや振動を抑えることができ、高速撮影を行っても高画質な画像を得ることができる。特にゲイン設定用の帰還用のコンデンサＣｆ１を負荷容量として用いるので、第１の実施形態に係る固体撮像素子１０１に比べて回路規模を小さくすることができる。
【００５６】
（第３の実施形態）
次に、第３の実施形態に係る固体撮像素子１０１について説明する。本実施形態では、カラムアンプＣＡＭＰ（ｙ）は図７に示すような回路で構成される。図６はｎ列目のカラムアンプＣＡＭＰ（ｎ）の構成を示す回路図である。図７において、カラムアンプＣＡＭＰ（ｎ）は、差動型のアンプＡＭＰ（ｎ）と、コンデンサＣｉｎと、コンデンサＣｆ１と、コンデンサＣｆ２と、コンデンサＣｆ３と、トランジスタＴｃ１と、トランジスタＴｃ２と、トランジスタＴｃ３と、トランジスタＴｓ１と、トランジスタＴｓ２と、トランジスタＴｓ３と、トランジスタＴｒ５とで構成される。尚、図６において図１と同符号のものは同じものを示す。また、他の列のカラムアンプＣＡＭＰ（１）からＣＡＭＰ（Ｎ）までについてもｎ列目のカラムアンプＣＡＭＰ（ｎ）と同様に動作する。
【００５７】
図７において、第２の実施形態の図６と異なる部分は、コンデンサＣｆ１とアンプＡＭＰ（ｎ）の出力側との間にトランジスタＴｓ２が配置されていることと、コンデンサＣｆ１とコンデンサＣｆ２とを直列に接続するためのトランジスタＴｓ３が配置されていることである。また、トランジスタＴｓ２とトランジスタＴｓ３の配置に伴って、カラムアンプ制御回路１０４は、トランジスタＴｓ２とトランジスタＴｓ３を制御する制御信号φＣＬＳＷ２およびφＣＬＳＷ３を出力するようになっている。
【００５８】
第２の実施形態の図６では、帰還用のコンデンサＣｆ１のみを負荷容量として兼用するようになっていたが、本実施形態の図７では、帰還用のコンデンサＣｆ１とコンデンサＣｆ２を負荷容量として兼用できるようになっている。図７において、例えば帰還用のコンデンサＣｆ１をアンプＡＭＰ（ｎ）の帰還回路として用いる場合は、トランジスタＴｃ１およびトランジスタＴｓ２をオンし、トランジスタＴｓ１およびトランジスタＴｓ３をオフする。これにより、コンデンサＣｆ１はアンプＡＭＰ（ｎ）の出力側からトランジスタＴｓ２およびトランジスタＴｃ１を介してアンプＡＭＰ（ｎ）の負入力側に接続され、帰還用のコンデンサとして作用する。
【００５９】
また、コンデンサＣｆ１のみをアンプＡＭＰ（ｎ）の負荷容量として用いる場合は、トランジスタＴｃ１およびトランジスタＴｓ３をオフし、トランジスタＴｓ１およびトランジスタＴｓ２をオンする。これにより、コンデンサＣｆ１はアンプＡＭＰ（ｎ）の出力側からトランジスタＴｓ２およびトランジスタＴｓ１を介して接地ＧＮＤに接続され、アンプＡＭＰ（ｎ）の負荷容量として作用する。
【００６０】
次に、コンデンサＣｆ１とコンデンサＣｆ２を直列に接続した負荷容量を構成する場合は、トランジスタＴｃ１，トランジスタＴｃ２およびトランジスタＴｓ２をオフし、トランジスタＴｓ１およびトランジスタＴｓ３をオンする。これにより、コンデンサＣｆ１とコンデンサＣｆ２の直列回路はアンプＡＭＰ（ｎ）の出力側からトランジスタＴｓ３およびトランジスタＴｓ１を介して接地ＧＮＤに接続され、アンプＡＭＰ（ｎ）の負荷容量として作用する。
【００６１】
ここで、トランジスタＴｃ１，トランジスタＴｓ１，トランジスタＴｓ２およびトランジスタＴｓ３の制御はカラムアンプ制御回路１０４によって行われ、カラムアンプ制御回路１０４から出力される制御信号φＧＳＷ１，φＣＬＳＷ１，φＣＬＳＷ２およびφＣＬＳＷ３によってそれぞれオン／オフされる。
【００６２】
尚、先に説明した第２の実施形態では、コンデンサＣｆ１のみをアンプＡＭＰ（ｎ）の負荷容量として用いるようにしたが、コンデンサＣｆ１が帰還容量としては適切な容量値であっても負荷容量としては容量値が大き過ぎて過減衰応答になる恐れがある。このような場合でも、本実施形態に係る固体撮像素子１０１では、コンデンサＣｆ１とコンデンサＣｆ２を直列に接続するので、コンデンサＣｆ１よりも小さな容量値の負荷容量を構成することができる。
【００６３】
このように、本実施形態に係る固体撮像素子１０１は、ゲイン設定に応じてアンプＡＭＰ（ｎ）の出力側と接地ＧＮＤとの間にコンデンサＣｆ１のみ或いはコンデンサＣｆ１とコンデンサＣｆ２の直列回路を負荷容量として選択して使用できるので、第２の実施形態に係る固体撮像素子１０１よりも適切にアンプＡＭＰ（ｎ）の出力信号のピーキングや振動を抑えることができ、高速撮影を行っても高画質な画像を得ることができる。特にゲイン設定用の帰還用のコンデンサＣｆ１およびコンデンサＣｆ２を負荷容量として兼用するので、第１の実施形態に係る固体撮像素子１０１のように専用の負荷容量を設ける場合に比べて回路規模を小さくすることができる。
【００６４】
尚、本実施形態では、帰還用のコンデンサとしてコンデンサＣｆ１，Ｃｆ２およびＣｆ３の３つのコンデンサを用いる場合について説明したが、３つのコンデンサである必要はなく、複数のコンデンサであれば同様に実現できる。また、図６では、コンデンサＣｆ２とコンデンサＣｆ１とを直列に接続するためのトランジスタＴｓ３を設けたが、トランジスタＴｓ３をトランジスタＴｓ２とコンデンサＣｆ１の間ではなくトランジスタＴｓ３をトランジスタＴｃ１とコンデンサＣｆ１の間に接続することによって、コンデンサＣｆ２とコンデンサＣｆ１とを並列に接続した負荷容量を形成しても構わない。
【００６５】
ここで、上記の第２および第３の実施形態の特徴は、アンプＡＭＰ（ｎ）のゲイン設定を行うための帰還用のコンデンサをアンプＡＭＰ（ｎ）の出力側と接地ＧＮＤとの間に形成する負荷容量と兼用することであり、第２および第３の実施形態ではその一例を示しただけである。従って、帰還用のコンデンサの数や接続方法（並列接続，直列接続、あるいは並列接続と直列接続の混在など）に依らず、これらのコンデンサの一部をアンプＡＭＰ（ｎ）の出力側から接地ＧＮＤに接続するための少なくとも１つのトランジスタで構成される回路と、これらのトランジスタを制御する制御信号を出力するカラムアンプ制御回路１０４とで構成される回路は全て第２の実施形態または第３の実施形態の考え方に集約される。
【００６６】
以上、本発明に係る固体撮像素子について、各実施形態で例を挙げて説明してきたが、その精神またはその主要な特徴から逸脱することなく他の多様な形で実施することができる。そのため、上述した実施形態はあらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明は、特許請求の範囲によって示されるものであって、本発明は明細書本文にはなんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内である。
【符号の説明】
【００６７】
１０１・・・固体撮像素子          １０２・・・垂直走査回路
１０３・・・水平出力回路          １０４・・・カラムアンプ制御回路
１０５・・・接地線                １０６・・・ＶＲＥＦ（レファレンス電圧）線
Ｐ（１，１）〜Ｐ（Ｍ，Ｎ）・・・画素
ＶＬＩＮＥ（１）〜ＶＬＩＮＥ（Ｎ）・・・垂直信号線
ＣＡＭＰ（１）〜ＣＡＭＰ（Ｎ）・・・カラムアンプ
ＢＦ（１）〜ＢＦ（Ｎ）・・・バッファ
ＰＷ（１）〜ＰＷ（Ｎ）・・・定電流源
ＰＧＮＤ（１）〜ＰＧＮＤ（Ｎ）・・・画素ＧＮＤ
ＳＧ（１）〜ＳＧ（Ｎ）・・・信号蓄積部
ＶＲＥＦ・・・リファレンス電圧
φＳＥＬ（１）〜φＳＥＬ（Ｍ）・・・タイミング信号
φＲＥＳ（１）〜φＲＥＳ（Ｍ）・・・タイミング信号
φＴＸ（１）〜φＴＸ（Ｍ）・・・タイミング信号
φＴＤ・・・タイミング信号
φＴＳ・・・タイミング信号
ＰＤ・・・フォトダイオード
Ｔｒ１・・・転送用トランジスタ
Ｔｒ２・・・増幅用トランジスタ
Ｔｒ３・・・選択用トランジスタ
Ｔｒ４・・・リセット用トランジスタ
Ｔｒ５・・・カラムアンプリセット用トランジスタ
Ｔｒ６・・・画像信号蓄積用トランジスタ
Ｔｒ７・・・ダーク信号蓄積用トランジスタ
Ｃｓ・・・画像信号蓄積用コンデンサ
Ｃｄ・・・ダーク信号蓄積用コンデンサ
ＦＤ・・・フローティングデフュージョン部（浮遊拡散領域）
ＰＧＮＤ（１）〜ＰＧＮＤ（Ｎ）・・・画素接地線
ＶＤＤ・・・電源
ＧＮＤ・・・接地
Ｔｃ１，Ｔｃ２，Ｔｃ３・・・ゲイン選択用トランジスタ
Ｔｓ，Ｔｓ１，Ｔｓ１，Ｔｓ１・・・負荷容量選択用トランジスタ
ＡＭＰ（ｎ）・・・アンプ
Ｃｉｎ・・・入力側コンデンサ
Ｃｆ１，Ｃｆ２，Ｃｆ３・・・帰還用コンデンサ
ＣＬ・・・負荷容量
φＣＡＲＳＴ・・・カラムアンプリセット信号
φＧＳＷ１，φＧＳＷ２，φＧＳＷ３・・・ゲイン制御信号
φＣＬＳＷ，φＣＬＳＷ１，φＣＬＳＷ２，φＣＬＳＷ３・・・負荷容量制御信号
φＣＬＫ・・・Ａ／Ｄ変換用クロック信号
【図１】
2011087125.tif 000003
【図２】
2011087125.tif 000004
【図３】
2011087125.tif 000005
【図４】
2011087125.tif 000006
【図５】
2011087125.tif 000007
【図６】
2011087125.tif 000008
【図７】
2011087125.tif 000009