(57)【要約】【課題】画素ピッチの微細化に伴うＳ／Ｎの低下を最小限に抑えることができる固体撮像装置を提供することを課題とする。【解決手段】列方向に隣接する第１及び第２の単位画素（１０１，１０２）と、前記第１及び第２の単位画素の間に接続される第１の信号加算用スイッチ（１６）とを有し、前記第１の単位画素は、光電変換を行う第１の光電変換部（１）と、電荷を蓄積する第１のフローティングディフュージョン部（４）と、前記第１の光電変換部及び前記第１のフローティングディフュージョン部の間に接続される第１の転送トランジスタ（１３）とを有し、前記第２の単位画素は、少なくとも、光電変換を行う第２の光電変換部（２）を有し、前記第１の信号加算用スイッチは、前記第１の光電変換部の出力端子及び前記第２の光電変換部の出力端子の間に接続され、プログレッシブ動作及びインターレース動作を行うことを特徴とする固体撮像装置が提供される。【選択図】図１
2011044887.tif 000002
【特許請求の範囲】
【請求項１】
列方向に隣接する第１及び第２の単位画素と、
前記第１及び第２の単位画素の間に接続される第１の信号加算用スイッチとを有し、
前記第１の単位画素は、
光電変換を行う第１の光電変換部と、
電荷を蓄積する第１のフローティングディフュージョン部と、
前記第１の光電変換部及び前記第１のフローティングディフュージョン部の間に接続される第１の転送トランジスタとを有し、
前記第２の単位画素は、少なくとも、光電変換を行う第２の光電変換部を有し、
前記第１の信号加算用スイッチは、前記第１の光電変換部の出力端子及び前記第２の光電変換部の出力端子の間に接続され、
プログレッシブ動作時には、前記第１の光電変換部の信号及び前記第２の光電変換部の信号を別々に読み出し、
インターレース動作時には、前記第１の信号加算用スイッチをオンし、前記第１の光電変換部の信号及び前記第２の光電変換部の信号を加算して読み出すことを特徴とする固体撮像装置。
【請求項２】
前記第２の単位画素は、
さらに、電荷を蓄積する第２のフローティングディフュージョン部と、
前記第２の光電変換部及び前記第２のフローティングディフュージョン部の間に接続される第２の転送トランジスタとを有し、
プログレッシブ動作時には、前記第１の転送トランジスタは前記第１の光電変換部の電荷を前記第１のフローティングディフュージョン部に転送し、前記第２の転送トランジスタは前記第２の光電変換部の電荷を前記第２のフローティングディフュージョン部に転送し、
インターレース動作時には、前記第１の信号加算用スイッチがオンし、前記第１の転送トランジスタは前記第１の光電変換部の電荷及び前記第２の光電変換部の電荷を前記第１のフローティングディフュージョン部に転送することにより加算することを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記第１の単位画素は、前記第１のフローティングディフュージョン部の信号を増幅する第１の増幅部を有し、
前記第２の単位画素は、前記第２のフローティングディフュージョン部の信号を増幅する第２の増幅部を有することを特徴とする請求項２記載の固体撮像装置。
【請求項４】
プログレッシブ動作時には、前記第１の転送トランジスタは前記第１の光電変換部の電荷を前記第１のフローティングディフュージョン部に転送し、その後、前記第１の信号加算用スイッチがオンし、前記第１の転送トランジスタは前記第２の光電変換部の電荷を前記第１のフローティングディフュージョン部に転送し、
インターレース動作時には、前記第１の信号加算用スイッチがオンし、前記第１の転送トランジスタは前記第１の光電変換部の電荷及び前記第２の光電変換部の電荷を前記第１のフローティングディフュージョン部に転送することにより加算することを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記第１の光電変換部及び前記第２の光電変換部は、リセット時の電位が相互に異なることを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置。
【請求項６】
さらに、前記第２の単位画素に対して列方向に隣接する第３及び第４の単位画素と、
前記第２及び前記第３の単位画素の間に接続される第２の信号加算用スイッチと、
前記第３及び前記第４の単位画素の間に接続される第３の信号加算用スイッチとを有し、
前記第１〜第３の信号加算用スイッチは、相互に異なる電位の制御パルスが制御電極に印加されることを特徴とする請求項１〜５のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラ等に用いられる固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置は、高速読み出し、低消費電力動作が可能な固体撮像装置として、近年一眼レフデジタルカメラやビデオカメラに使用されている。これらの用途では、特にＳ／Ｎ比の向上や、高速での読み出しが求められる。特許文献１及び特許文献２には、列に沿った方向に隣接するフォトダイオード間で電荷の転送を行って電荷を混合することで感度の向上を図った固体撮像装置が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−２５１４８５号公報
【特許文献２】特開２００１−１８６４１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般に、テレビジョンの信号走査方式ではインターレース走査と、コンピューターのディスプレイ画面の信号走査方式ではプログレッシブ走査が利用される。そのため、固体撮像装置には、インターレース駆動とプログレッシブ駆動の双方に対応することが求められるが、従来はこの点の検討が十分ではなかった。
本発明は、上述の問題点を解決することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の固体撮像装置は、列方向に隣接する第１及び第２の単位画素と、前記第１及び第２の単位画素の間に接続される第１の信号加算用スイッチとを有し、前記第１の単位画素は、光電変換を行う第１の光電変換部と、電荷を蓄積する第１のフローティングディフュージョン部と、前記第１の光電変換部及び前記第１のフローティングディフュージョン部の間に接続される第１の転送トランジスタとを有し、前記第２の単位画素は、少なくとも、光電変換を行う第２の光電変換部を有し、前記第１の信号加算用スイッチは、前記第１の光電変換部の出力端子及び前記第２の光電変換部の出力端子の間に接続され、プログレッシブ動作時には、前記第１の光電変換部の信号及び前記第２の光電変換部の信号を別々に読み出し、インターレース動作時には、前記第１の信号加算用スイッチをオンし、前記第１の光電変換部の信号及び前記第２の光電変換部の信号を加算して読み出すことを特徴とする。
【発明の効果】
【０００６】
本発明によれば、インターレース動作における信号の加算とプログレッシブ動作とを両立できる。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１の実施形態の固体撮像装置の画素回路図である。
【図２】図１の画素回路の駆動タイミングチャートである。
【図３】図１の画素回路の駆動タイミングチャートである。
【図４】図１の画素回路の一部の断面における電子ポテンシャル図である。
【図５】図１の画素回路の平面レイアウト図である。
【図６】図５のＡ−Ａ’断面図である。
【図７】本発明の第２の実施形態の固体撮像装置の画素回路図である。
【図８】図７の画素回路の駆動タイミングチャートである。
【図９】図７の画素回路の駆動タイミングチャートである。
【図１０】図７の画素回路の一部の断面における電子ポテンシャル図である。
【図１１】図７の画素回路の平面レイアウト図である。
【図１２】図１の画素回路の一部の断面における電子ポテンシャル図である。
【図１３】図１２の画素回路の平面レイアウト図である。
【図１４】図１の画素回路の一部の断面における電子ポテンシャル図である。
【発明を実施するための形態】
【０００８】
（第１の実施形態）
図１は、本発明の第１の実施形態による固体撮像装置の画素アレイのうち、列方向（垂直方向）に隣接する３画素分の画素回路図を示したものである。図１で、１０１，１０２，１０３は列方向に隣接する第１、第２及び第３の単位画素を示す。１，２，３は各単位画素１０１〜１０３のフォトダイオード（以下ＰＤという）である。ＰＤ１〜３は光電変換を行う光電変換部である。ＰＤ１は第１の光電変換部、ＰＤ２は第２の光電変換部、ＰＤ３は第３の光電変換部である。４，５，６はＰＤ１，２，３で発生した電荷を蓄積する第１〜第３のフローティングディフュージョン部（以下ＦＤという）である。ＦＤ４は第１のフローティングディフュージョン部、ＦＤ５は第２のフローティングディフュージョン部、ＦＤ６は第３のフローティングディフュージョン部である。７，８，９はＦＤ４，５，６をリセットするためのリセットトランジスタである。１０，１１，１２はＦＤ４，５，６に保持された信号を電圧信号に変換する増幅トランジスタ（増幅部）である。１０はＦＤ４の信号を増幅する第１の増幅部、１１はＦＤ５の信号を増幅する第２の増幅部、１２はＦＤ６の信号を増幅する第３の増幅部である。１３，１４，１５は各ＰＤ１〜３の信号を各ＦＤ４〜６に転送する転送トランジスタである。第１の転送トランジスタ１３は第１のＰＤ１及び第１のＦＤ４間に接続され、第２の転送トランジスタ１４は第２のＰＤ２及び第２のＦＤ５間に接続され、第３の転送トランジスタ１５は第３のＰＤ３及び第３のＦＤ６間に接続される。１６，１７，１８は隣接する２つの行のＰＤ１〜３の片側の電極を短絡する第１、第２及び第３の信号加算用スイッチである。第１の信号加算用スイッチ１６は第１の単位画素１０１及び第２の単位画素１０２間に接続される。第２の信号加算用スイッチ１７は第２の単位画素１０２及び第３の単位画素１０３間に接続される。第３の信号加算用スイッチ１８は第３の単位画素１０３及び第４の単位画素間に接続される。具体的には、第１の信号加算用スイッチ１６は第１のＰＤ１の出力端子及び第２のＰＤ２の出力端子間に接続される。第２の信号加算用スイッチ１７は第２のＰＤ２の出力端子及び第３のＰＤ３の出力端子間に接続される。第３の信号加算用スイッチ１８は第３のＰＤ３の出力端子及び第４のＰＤの出力端子間に接続される。また、垂直電源線１１０は、３つの単位画素１０１〜１０３の共通の電源線である。単位画素１０１において、１行目のリセットトランジスタ７は、ＦＤ４と電源電圧ＶＤＤの電源ラインとの間に接続される。１行目のリセットトランジスタ７は、ＰＤ１からの信号電荷の転送に先立って、ゲートにリセットパルスφＲＧ１が与えられることによってＦＤ４の電位をリセットする。増幅トランジスタ１０は、リセットトランジスタ７によるリセット後のＦＤ４の電位をリセットレベルとして、さらに転送トランジスタ１３による転送後のＦＤ４の電位を信号レベルとして出力するものである。単位画素１０２，１０３のリセットトランジスタ８，９、増幅トランジスタ１１，１２も、単位画素１０１と同じ構成である。
【０００９】
図２は、図１で構成される画素で実現するプログレッシブ動作時のタイミングチャートである。図２に示すプログレッシブ動作は、まず期間ｔ１で、第１行目の転送トランジスタ１３のゲートに転送パルスφＴＧ１が与えられ、同時にリセットトランジスタ７のゲートにリセットパルスφＲＧ１が与えられ、φＰＲＥＳＥＬがローレベルになる。これによって、ＰＤ１に蓄積された電荷を掃き捨てるリセット動作が行われる。続いて、期間ｔ２、ｔ３では、第１行目と同様に、第２及び第３行目のリセット動作が行われる。期間ｔ４で各画素は、ＰＤ１，２，３にて信号電荷を蓄積する。次に、期間ｔ５で、リセットパルスφＲＧ１〜φＲＧ３をハイレベルにし、全行に対して非選択動作を行う。具体的には、φＰＲＥＳＥＬをハイレベルにすることで垂直電源線１１０の電位を下げた状態で各行のリセットパルスφＲＧ１、φＲＧ２、φＲＧ３・・・をハイレベルにする。これにより、増幅トランジスタ１０，１１，１２のゲート電位であるＦＤ４，５，６の電位を低く設定することで、全ての画素の増幅トランジスタ１０〜１２を非導通状態にする。次に、期間ｔ６で、１行目の選択動作を行う。具体的には、φＰＲＥＳＥＬをローレベルにすることで垂直電源線１１０の電位を高い電位にした状態で、１行目のリセットパルスφＲＧ１をハイレベルにする。これにより、１行目の増幅トランジスタ１０だけを導通状態とする。この状態で、期間ｔ７で、転送トランジスタ１３に転送パルスφＴＧ１を与えてＰＤ１からＦＤ４へ信号電荷を転送することにより、垂直信号線１１１から１行目の信号を読み出す。同様にして、期間ｔ８〜ｔ１３で２行目、３行目の信号が読み出される。
【００１０】
図３は、図１で構成される画素で実現するインターレース加算動作時のタイミングチャートである。図３に示すインターレース動作は、１行目と２行目の信号が加算して出力される。また３行目と不図示の４行目の信号が加算される。具体的には、期間ｔ１で、φＰＲＥＳＥＬをローレベルにした状態で、転送トランジスタ１３、１４のゲートにそれぞれ転送パルスφＴＧ１、φＴＧ２を与え、同時にリセットトランジスタ７、８のゲートにリセットパルスφＲＧ１、φＲＧ２を与える。これによって、ＰＤ１とＰＤ２に蓄積された電荷を掃き捨てるリセット動作を行う。同様に、期間ｔ２では３行目と不図示の４行目のリセット動作が行われる。期間ｔ３で各画素は、ＰＤ１，２，３にて信号電荷を蓄積する。次に、期間ｔ４にて全行に対して非選択動作を行う。具体的な方法は図２で示したプログレッシブ動作の期間ｔ５と同じである。次に、期間ｔ５で、１行目の選択動作を行う。リセットパルスφＲＧ１を与えると同時に、信号加算用スイッチ１６にパルスφＰＧ１を与えてＰＤ２の電荷をＰＤ１に転送することで、ＰＤ１とＰＤ２の電荷加算を行う。この状態で、期間ｔ６で、転送トランジスタ１３に転送パルスφＴＧ１を与えてＰＤ１からＦＤ４へ信号電荷を転送することにより、垂直信号線１１１から１行目と２行目の電荷が加算された信号を読み出す。同様に、期間ｔ７〜ｔ９で、３行目、４行目の選択動作、信号加算動作、読み出し動作を続けて行う。上記は、インターレース動作のうち、奇数フィールドの動作である。偶数フィールドでは、同様にして２行目、３行目の加算を行う。この時は、ＰＤ２とＰＤ３との間に設けられた信号加算用スイッチ１７にパルスφＰＧ２を与えてＰＤ２とＰＤ３の電荷加算を行う。
【００１１】
以上のように、プログレッシブ動作時には、第１の転送トランジスタ１３は第１のＰＤ１の電荷を第１のＦＤ４に転送し、第２の転送トランジスタ１４は第２のＰＤ２の電荷を第２のＦＤ５に転送する。インターレース動作時には、第１の信号加算用スイッチ１６がオンし、第１の転送トランジスタ１３は第１のＰＤ１の電荷及び第２のＰＤ２の電荷を第１のＦＤ４に転送することにより加算する。
【００１２】
図４（Ａ）は、図２のプログレッシブ動作時の１行目のＦＤ４，転送トランジスタ１３（ＴＧ１）、ＰＤ１，信号加算用トランジスタ１６（ＰＧ１）、２行目のＰＤ２，転送トランジスタ１４（ＴＧ２）、ＦＤ５の下の電子ポテンシャルを示す図である。図中のハッチは電子が充填されている様子を示している。図４（Ａ）中の「リセット期間」は図２の期間ｔ２中の図である。「蓄積期間」は図２の期間ｔ４中の図である。「読み出し期間」は図２の期間ｔ７及び期間ｔ８中の図である。プログレッシブ動作では、ＰＤ１，ＰＤ２はそれぞれ独立にＦＤ１，ＦＤ２から読み出されている様子がわかる。図４（Ｂ）は、図３で示したインターレース動作時の１行目のＦＤ４，転送トランジスタ１３（ＴＧ１）、ＰＤ１，信号加算用トランジスタ１６（ＰＧ１）、２行目のＰＤ２，転送トランジスタ１４（ＴＧ２）、ＦＤ５の下の電子ポテンシャルを示す図である。図４（Ｂ）中の「リセット期間」は図３の期間ｔ２の時点のポテンシャル図である。「蓄積期間」は図３中の期間ｔ３の図である。「加算期間」は図３中の期間ｔ５の図である。「読み出し期間」は図３中の期間ｔ６の図を示している。インターレース動作では、ＰＤ１、ＰＤ２は電荷蓄積後、電荷が加算され、その後２つの画素のうち一方（この例では１行目）の画素から読み出される。
【００１３】
図５は、図１の画素回路に対応する平面レイアウト図である。図１のＰＤ１，２，３は図５のＰＤ１９，２０，２１に対応する。図１のＦＤ４，５，６は図５のＦＤ２２，２３，２４に対応する。図１のリセットトランジスタ７，８，９は、図５のリセットトランジスタ２５，２６，２７に対応する。図１の増幅トランジスタ１０，１１，１２は、図５の増幅トランジスタ２８，２９，３０に対応する。図１の転送トランジスタ１３，１４，１５は図５の転送トランジスタ３１，３２，３３に対応する。図１の信号加算用スイッチ１６，１７，１８は図５の信号加算用スイッチ３４，３５，３６に対応する。図５で示すように、列方向に隣接する画素同士の電荷を加算するために必要となる素子は画素境界に配される信号加算用スイッチ３４，３５，３６だけである。これにより従来の信号加算用スイッチを設けず素子分離だけを配する場合と、ほぼ同等の占有割合で、加算手段を設けることができる。
【００１４】
図６は、図５のＡ−Ａ’断面に沿って描いた半導体基板の断面概略図である。符号は図５と同じであるので説明を省略する。ＰＤ１９，２０，２１がＮ型で形成される場合、信号加算用スイッチ３４，３５の直下にはＮ-を形成することでシリコン（Ｓｉ）内に任意のポテンシャル分布を形成させることが可能である。これにより、パルスφＰＧ１，φＰＧ２の駆動に応じた加算制御を可能にしている。
【００１５】
以上のように、プログレッシブ動作時には、ＰＤ１の信号及びＰＤ２の信号を別々に読み出し、インターレース動作時には、第１の信号加算用スイッチ１６をオンし、ＰＤ１の信号及びＰＤ２の信号を加算して読み出す。以上のような構成をとることで、本実施形態は、プログレッシブ動作とインターレース垂直加算動作を行う固体撮像装置に対して、画素ピッチの微細化に伴うＳ／Ｎの低下を最小限に抑えることができる。
【００１６】
（第２の実施形態）
図７は、本発明の第２の実施形態による固体撮像装置の画素アレイの一部である列方向（垂直方向）に隣接する３画素分の画素回路図である。図７で、２０１，２０２，２０３は単位画素である。３７，３８，３９はＰＤ、４０，４１はＦＤ、４２，４３はリセットトランジスタ、４４，４５はリセットトランジスタ、４６，４７は転送トランジスタ、４８，４９，５９は信号加算用スイッチである。各部品の役割は第１の実施形態と同じであるので説明を割愛する。本実施形態と第１の実施形態との違いは、２行目の単位画素２０２の転送トランジスタ、フローティングディフュージョン、リセットトランジスタ、増幅トランジスタが省略されている点である。
【００１７】
図８は、図７で構成される画素で実現するプログレッシブ動作時のタイミングチャートである。図８に示すプログレッシブ動作について説明する。期間ｔ１で、φＰＲＥＳＥＬをローレベルにした状態でリセットトランジスタ４２のゲートにリセットパルスφＲＧ１を与え、転送トランジスタ４６のゲートに転送パルスφＴＧ１を与え、かつ信号加算用スイッチ４８にパルスφＰＧ１を与える。これによって、１行目と２行目の両方のＰＤ３７及び３８から電荷を掃き捨てるリセット動作を行う。期間ｔ２では、期間ｔ１と同じ動作を３行目と４行目の画素について行う。期間ｔ３で、各ＰＤ３７〜３９にて蓄積動作を行う。期間ｔ４では、第１の実施形態の期間ｔ５と同様に、全画素の非選択動作を行う。次に、期間ｔ５では、１行目の選択動作を行う。期間ｔ６では、転送トランジスタ４６のゲートに転送パルスφＴＧ１を与え、１行目のＰＤ３７に蓄積された電荷を１行目のＦＤ４０に転送し、垂直信号線１１１から１行目の信号を読み出す。次に、期間ｔ７では、パルスφＰＲＥＳＥＬをローレベル、パルスφＲＧ１をハイレベルにすることにより、１行目の選択動作を再度行い、１行目のＦＤ４０の電荷をリセットする。次に、期間ｔ８では、転送パルスφＴＧ１及びパルスφＰＧ１をハイレベルにし、２行目のＰＤ３８に蓄積された電荷を１行目のＦＤ４０に転送し、垂直信号線１１１から２行目の信号を読み出す。次に、期間ｔ９では、パルスφＲＧ１をハイレベルにすることにより、１行目及び２行目の非選択動作を行う。次に、期間ｔ１０では、３行目の選択動作を行う。期間ｔ１１では、転送トランジスタ４７のゲートに転送パルスφＴＧ３を与え、３行目のＰＤ３９に蓄積された電荷を３行目のＦＤ４１に転送し、垂直信号線１１１から３行目の信号を読み出す。次に、期間ｔ１２では、パルスφＰＲＥＳＥＬをローレベル、パルスφＲＧ３をハイレベルにすることにより、３行目の選択動作を再度行い、３行目のＦＤ４１の電荷をリセットする。次に、期間ｔ１３では、転送パルスφＴＧ３及びパルスφＰＧ３をハイレベルにし、４行目のＰＤに蓄積された電荷を３行目のＦＤ４１に転送し、垂直信号線１１１から４行目の信号を読み出す。
【００１８】
図９は、図７で構成される画素で実現するインターレース加算動作時のタイミングチャートである。図９に示すインターレース動作は、期間ｔ１〜ｔ５までは、図８のプログレッシブ動作と全く同じである。期間ｔ６では、パルスφＰＧ１をハイレベルにし、信号加算用スイッチ４８を導通させることにより、１行目と２行目のＰＤ３７，ＰＤ３８の信号を加算し、加算された信号がＰＤ３７を通して、ＦＤ４０に転送され、垂直信号線１１１から読み出される。同様にして、期間ｔ７〜ｔ９で、３行目と不図示の４行目のＰＤが加算された信号が垂直信号線１１１に読み出される。
【００１９】
以上のように、プログレッシブ動作時には、第１の転送トランジスタ４６は第１のＰＤ３７の電荷を第１のＦＤ４０に転送し、その後、第１の信号加算用スイッチ４８がオンし、第１の転送トランジスタ４６は第２のＰＤ３８の電荷を第１のＦＤ４０に転送する。インターレース動作時には、第１の信号加算用スイッチ４８がオンし、第１の転送トランジスタ４６は第１のＰＤ３７の電荷及び第２のＰＤ３８の電荷を第１のＦＤ４０に転送することにより加算する。
【００２０】
図１０（Ａ）及び（Ｂ）は、１行目のＦＤ４０、転送トランジスタ４６（ＴＧ１）、ＰＤ３７、信号加算用トランジスタ４８（ＰＧ１）、２行目のＰＤ３８の下の電子ポテンシャルを示す図である。図１０（Ａ）は図８で示したプログレッシブ動作時の図である。「蓄積」中にＰＤ３７，３８に独立に蓄積された信号電荷は「読み出し」時には、まずＰＤ３７の信号電荷がＦＤ４０に読み出される。続いて、「転送・読み出し」で、ＰＤ３８の信号電荷が転送トランジスタ４６（ＰＧ１）を介して、一旦ＰＤ３７に蓄積された後、ＦＤ４０に読み出される様子がわかる。図１０（Ｂ）は、図９で示したインターレース動作時のものである。「蓄積」中に、転送トランジスタ４６（ＰＧ１）が導通状態となることで、ＰＤ３７，ＰＤ３８の信号電荷が加算され、「読み出し」で加算された信号がＦＤ４０から読み出される様子がかわる。
【００２１】
図１１は、図７で示した画素回路に対応するレイアウト図である。図７のＰＤ３７，３８，３９は図１１のＰＤ５１，５２，５３に対応する。図７のＦＤ４０，４１は図１１のＦＤ５４，５５に対応する。図７のリセットトランジスタ４２は、図１１のリセットトランジスタ５６に対応する。図７の増幅トランジスタ４４，４５は、図１１の増幅トランジスタ５７に対応する。図７の転送トランジスタ４６，４７は図１１の転送トランジスタ５８，５９に対応する。図７の信号加算用スイッチ４８，４９，５０は図１１の信号加算用スイッチ６０，６１，６２に対応する。
【００２２】
以上のような構成をとることで、本実施形態は、プログレッシブ動作とインターレース垂直加算動作を行う固体撮像装置に対して、第１の実施形態よりも高速読み出しを可能にしつつ、画素ピッチの微細化に伴うＳ／Ｎの低下を最小限に抑えることができる。
【００２３】
（第３の実施形態）
本発明の第３の実施形態は、第１の実施形態と同じ画素回路構成の固体撮像装置であり、列方向（垂直方向）に隣接する単位画素のＰＤ同士がリセット時に相互に異なる電位にリセットされることで、加算動作時の隣接画素のＰＤへの電荷転送を容易にする。プログレッシブ動作及びインターレース動作時のタイミングチャートは図２及び図３と同様であるので説明を割愛する。
【００２４】
図１２（Ａ）及び（Ｂ）にＰＤ１、ＰＤ２、及びＦＤ４、ＦＤ５の電子ポテンシャル図を示す。図１２（Ａ）は図２で示したプログレッシブ動作時のものである。図１２（Ｂ）は図３で示したインターレース動作時のものである。図１２（Ａ）にて、ＰＤ１、ＰＤ２はリセット状態にある。この時ＰＤ１とＰＤ２の電位がそれぞれ異なっており、ＰＤ１の電位＞ＰＤ２の電位という関係が成り立っている。これはＰＤを形成する不純物濃度を調整することで任意に設定可能である。電荷蓄積後、φＴＧ１、φＴＧ２が印加された時点でＦＤ４、ＦＤ５にそれぞれ信号電荷が転送される。また、図１２（Ｂ）にて、ＰＤ１、ＰＤ２はリセット状態にある。この時もＰＤ１とＰＤ２の電位がそれぞれ異なっており、ＰＤ１の電位＞ＰＤ２の電位という関係が成り立っている。電荷蓄積後、φＰＧ１が印加されＰＤ１とＰＤ２の電荷が加算される。その後φＴＧ１が印加された時点でＦＤ１に加算信号電荷が転送される。この時、ＰＤ１とＰＤ２のポテンシャル勾配が形成されていることで、電荷転送を容易にしている。
【００２５】
以上のような構成をとることで、本実施形態は、プログレッシブ動作とインターレース垂直加算動作を行う固体撮像装置に対して、第２の実施形態よりもＰＤ加算時の電荷転送を確実に行い、画素ピッチの微細化に伴うＳ／Ｎの低下を最小限に抑えることができる。
【００２６】
（第４の実施形態）
本発明の第４の実施形態は、第１の実施形態の画素回路と同じ構成の固体撮像装置である。本実施形態は、インターレース動作時の第１〜第３の信号加算用スイッチ１６，１７，１８の制御電極にそれぞれ相互に異なる電位の制御パルスφＰＧ１、φＰＧ２、φＰＧ３を印加することで、信号加算動作時の隣接画素のＰＤへの電荷転送を容易にするものである。プログレッシブ動作及びインターレース動作時のタイミングチャートは図２及び図３と同じである。
【００２７】
図１３は、アレイ状に配置された画素のうち列方向４画素分の平面レイアウト図である。図１４（Ａ）は、インターレース動作時の第１フィールドにおける、図１３のＢ−Ｂ’断面図と電子ポテンシャル分布図である。また、図１４（Ｂ）は図１３のＢ−Ｂ’断面でのインターレース動作時の第２フィールドにおける、断面図と電子ポテンシャル分布図である。図１３の６８，６９，７０，７１はフォトダイオードであり、６３，６４，６５，６６，６７は信号加算用スイッチの制御電極であり、図１４（Ａ）にも適用される。また、図１４（Ａ）において、６３はφＰＧ２、６４はφＰＧ１、６５はφＰＧ３、６６はφＰＧ１、６７はφＰＧ２が与えられている。φＰＧ１＞φＰＧ２＞φＰＧ３の関係が成り立っているため、図のポテンシャルに応じた電界により電子が容易に転送される。同じく、図１４（Ｂ）のポテンシャル図において、６３はφＰＧ１、６４はφＰＧ３、６５はφＰＧ１、６６はφＰＧ２、６７はφＰＧ１が与えられている。φＰＧ１＞φＰＧ２＞φＰＧ３の関係が成り立っているため、図のポテンシャルに応じた電界により電子が容易に転送される。このように、各信号加算用スイッチの制御電極に印加されるパルスφＰＧ１，φＰＧ２，φＰＧ３の電位を異ならせることで、電子ポテンシャル分布をＦＤに向けて勾配状に形成することができるので、ドリフトの効果により電荷転送が容易になる。
【００２８】
以上のような構成をとることで、本実施形態は、プログレッシブ動作とインターレース垂直加算動作を行う固体撮像装置に対して、第２の実施形態よりもＰＤ加算時の電荷転送を確実に行い、画素ピッチの微細化に伴うＳ／Ｎの低下を最小限に抑えることができる。
【００２９】
第１〜第４の実施形態によれば、プログレッシブ動作とインターレース垂直加算動作を行う固体撮像装置において、列方向（垂直方向）に隣接したＰＤの間に配された信号加算用スイッチを用いて加算を行う。これにより、画素ピッチの微細化に伴うＳ／Ｎの低下を最小限に抑えることができる。
【００３０】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００３１】
１〜３  フォトダイオード、４〜６  フローティングディフュージョン部、７〜９  リセットトランジスタ、１０〜１２  増幅用トランジスタ、１３〜１５  転送トランジスタ、１６〜１８  信号加算用スイッチ
【図１】
2011044887.tif 000003
【図２】
2011044887.tif 000004
【図３】
2011044887.tif 000005
【図４】
2011044887.tif 000006
【図５】
2011044887.tif 000007
【図６】
2011044887.tif 000008
【図７】
2011044887.tif 000009
【図８】
2011044887.tif 000010
【図９】
2011044887.tif 000011
【図１０】
2011044887.tif 000012
【図１１】
2011044887.tif 000013
【図１２】
2011044887.tif 000014
【図１３】
2011044887.tif 000015
【図１４】
2011044887.tif 000016