(57)【要約】【課題】バスの最大許容データ速度を負荷のせいで減少させること無く高い密度を提供する実行可能な解決策を提供する。【解決手段】メモリモジュールは、それぞれが、空中伝播データを通信するためにループアンテナに結合されている近傍界インターフェースを有している、積層されたメモリデバイスとメモリコントローラを内蔵している。積層されたメモリデバイスとメモリコントローラとの近傍界磁界結合を作り出すために、コイルがメモリデバイス基板上に形成されているか又はプラスチックモールドに鋳込まれている。【選択図】図１
2011044224.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリデバイスを内蔵するメモリモジュールにおいて、
空中伝播データを送信するためのループアンテナを有するメモリコントローラと、
それぞれが、ループアンテナに結合されている近傍界インターフェースを有していて、前記メモリコントローラからの前記空中伝播データを受信する第１及び第２のメモリデバイスと、を備えているメモリモジュール。
【請求項２】
前記第１のメモリデバイスは、前記第２のメモリデバイスとの双方向通信を提供するため、前記ループアンテナに結合されている送受信器を含んでいる、請求項１に記載のメモリモジュール。
【請求項３】
前記第２のメモリデバイス及び前記メモリコントローラとの近傍界磁界結合を作り出すため、前記第１のメモリデバイスが取り付けられている基板上にコイルが形成されている、請求項１に記載のメモリモジュール。
【請求項４】
前記第２メモリデバイス及び前記メモリコントローラとの近傍界磁界結合を作り出すため、前記第１のメモリデバイスを内蔵するプラスチックにコイルが鋳込まれている、請求項１に記載のメモリモジュール。
【請求項５】
データはワイヤレスで送信され、制御信号、参照クロック、及びチップ選択信号は、前記メモリコントローラから前記第１及び第２のメモリデバイスへハードワイヤ接続されている、請求項１に記載のメモリモジュール。
【請求項６】
メモリ／アンテナの組合せが、同一パッケージ内の別のメモリ／アンテナの組合せの上に積層されている、請求項１に記載のメモリモジュール。
【請求項７】
前記第１及び第２のメモリデバイスは、基板上に実装され、積層されており、且つ非積層型メモリコントローラに隣接して設置されている、請求項１に記載のメモリモジュール。
【請求項８】
更に、前記第１及び第２のメモリデバイスの積層体内に、バス仲裁を制御するため、それぞれのメモリデバイスについてチップ選択ピンを選択するためのスイッチデバイスを含んでいる、請求項１に記載のメモリモジュール。
【請求項９】
前記スイッチデバイスは、前記メモリコントローラと、配線接続されている直列リンクを使用して通信する、請求項８に記載のメモリモジュール。
【請求項１０】
積層型メモリデバイスにおいて、
ループアンテナに結合されている近傍界インターフェースを有する第１のメモリデバイスと、
前記第１のメモリデバイスからのワイヤレス通信を受信するため、ループアンテナに結合されている近傍界インターフェースを有する第２のメモリデバイスと、を含んでいる積層型メモリデバイス。
【請求項１１】
前記積層型メモリデバイスに内蔵されている前記第１のメモリデバイスと前記第２のメモリデバイスの間の前記ワイヤレス通信は、エンハンスド・ギガビットイーサネットポートを使用している、請求項１０に記載の積層型メモリデバイス。
【請求項１２】
更に、積層されている前記第１及び第２のメモリデバイスに隣接して設置されているメモリコントローラを含んでいる、請求項１０に記載の積層型メモリデバイス。
【請求項１３】
前記第１及び第２のメモリデバイスと前記メモリコントローラは、データをワイヤレスで送信し、他の信号は前記メモリコントローラから前記第１及び第２のメモリデバイスへハードワイヤ接続されている、請求項１２に記載の積層型メモリデバイス。
【請求項１４】
更に、前記第１及び第２のメモリデバイスの積層体内に、当該積層体内のそれぞれのメモリデバイスについてチップ選択を選択するためのスイッチを含んでいる、請求項１２に記載の積層型メモリデバイス。
【請求項１５】
メモリモジュールにおいて、
空中伝播データを送信するためのループアンテナを有するメモリコントローラと、
前記メモリコントローラからの前記空中伝播データを受信するため、メモリデバイスの第１の積層体内の１つのメモリデバイスを個別に選択するための当該第１の積層体内のスイッチデバイスと、を備えているメモリモジュール。
【請求項１６】
更に、メモリデバイスの第２の積層体に、当該第２の積層体内の前記メモリデバイスの選択を個別に制御するためのスイッチデバイスを含んでおり、前記第１の積層体、前記第２の積層体、及び前記メモリコントローラは、並列に設置されている、請求項１５に記載のメモリモジュール。
【請求項１７】
前記第１の積層体内の前記メモリデバイスと、前記第２の積層体内の前記メモリデバイスは、それぞれ、前記メモリコントローラとワイヤレスで通信するために、近傍界インターフェースとループアンテナを有している、請求項１６に記載のメモリモジュール。
【請求項１８】
前記第１の積層体内の前記メモリデバイスと、前記第２の積層体内の前記メモリデバイスは、互いにワイヤレスで通信している、請求項１６に記載のメモリモジュール。
【請求項１９】
前記第１の積層体内の前記メモリデバイスは、それぞれ、前記第１の積層体内の他のメモリデバイス及び前記メモリコントローラとの近傍界磁界結合を作り出すために基板上に形成されたコイルを有している、請求項１５に記載のメモリモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型デバイス構成のための近傍界結合を使用した高速ワイヤレス直列通信リンクに関する。
【発明の概要】
【発明が解決しようとする課題】
【０００２】
現在の高密度メモリへの需要に関連して、ダイ積層技術は、求められる密度を実現する１つの解決策である。しかしながら、ダイ積層化では、多くのデバイスが並列に設置されることで容量性負荷効果が生まれ、不都合にもバス帯域幅が減少し、データリンクを通して伝送することができるデータの量が制限される。バスの最大許容データ速度を負荷のせいで減少させること無く高い密度を提供する実行可能な解決策が必要とされている。
【０００３】
本発明と見なされる主題は、特に、本明細書の結び部分に指し示され、明確に主張されている。しかしながら、本発明は、編成と動作方法の両方に関し、本発明の目的、特性、及び利点も併せ、以下の詳細な説明を添付図面に照らして読みながら参照して頂ければ最も深く理解されるであろう。
【０００４】
説明を簡潔明瞭にするため、図に示されている要素は必ずしも縮尺が合わされているわけではないことが理解されるであろう。明解さを期して、例えば、要素のうち幾つかの寸法は他の要素に比較して過大に表されている。また、適切と考えられる場合、参照番号は図面の間で対応する要素又は類似要素を表すのに繰り返し用いられている。
【図面の簡単な説明】
【０００５】
【図１】本発明による、メモリコントローラ及び複数のメモリデバイスが分散サブシステム内で通信するように構成されることを可能にするアーキテクチャを示している。
【図２】記憶装置アレイが埋め込まれている汎用制御エンジンを有していて、ワイヤレス信号を伝送するため、近傍界ループアンテナに結合されているメモリデバイスを示している。
【図３】ハードワイヤ接続されていてもよい信号と、分散サブシステム内部のデバイス同士の間でデータを伝送する空中伝播データリンクを説明している。
【図４】それぞれのメモリデバイスへ作り込まれている、近傍界磁界結合を作り出すコイルを示している。
【図５】それぞれがループアンテナを有していて、同一パッケージ内で互いの上に積層されている複数のメモリデバイスを示している。
【図６】近傍界磁界結合を使用して通信していて、パッケージ・オン・パッケージを形成するように相互接続されている複数のダイ積層化モジュールを示している。
【図７】メモリデバイスのためのワイヤレスインターフェースを提供している埋め込みクロック直列シリアライザ／デシリアライザ（SerDes）を示している。
【発明を実施するための形態】
【０００６】
以下の詳細な説明では、本発明が十分に理解されるようにするため、数値的な特定の詳細事項が述べられている。しかしながら、当業者には理解されるように、本発明はこれらの特定の詳細事項無しに実用されてもよい。本発明が曖昧にならないようにするため、場合によっては、よく知られている方法、手続き、構成要素、及び回路は説明されていない。
【０００７】
用語「結合されている」及び「接続されている」並びにそれらの派生語の使用は、互いの同義語とすることを意図していない。むしろ、特定の実施形態では、「接続されている」は、２つ又はそれ以上の要素が互いに直接に物理的又は電気的に接触していることを表すのに使用されることになる。「結合されている」は、２つ又はそれ以上の要素が互いに直接又は間接（それらの間に他の要素を介在させて）の何れかで物理的又は電気的に接触していること、及び／又は２つ又はそれ以上の要素が互いに協働又は相互作用していること（例えば、因果関係がこれに該当）を表すのに使用されることになる。
【０００８】
図１に示されている実施形態は、メモリコントローラ及び複数のメモリデバイス１０２が分散サブシステム１０内で通信するように構成されることを可能にするアーキテクチャを示している。多数のデバイス同士の通信をやり易くするために、分散サブシステム１０内のそれぞれのデバイスには各自のアドレスが割り当てられている。これにより、それぞれのメモリデバイス１０２は、メッセージをサブシステム内の他のデバイスへ経路指定することができるようになる。図は、メモリデバイスを３ｘ３のアレイで示しているが、分散サブシステム１０は、ネットワーク内により多くのデバイスを有する構成であってもよい。
【０００９】
分散されているメモリデバイス１０２の間を回されるメッセージは、ループアンテナ１０４で表わされている近傍磁界技術を使用しており、このおかげでダイ間通信を提供する場合の直接的な電気接触の必要性が無くなる。本発明によれば、空中伝播（over the air）送信を使用した直列データリンクは、配信すること、及び正確なデータが、メモリコントローラ１０６から分散サブシステム１０内のデバイスの何れかへ、また或るメモリデバイス１０２から直接に別のメモリデバイスへ、送信されたことを確認することに関与する。エラー又はデータ紛失を検知するための支援は、データが正確であり且つ完全に受信されたことが確認されるまで再送信をトリガする。
【００１０】
図２に示されているワイヤレスアーキテクチャの実施形態は、揮発性又は非揮発性のどちらのメモリであってもよいが、記憶装置アレイ２０８が埋め込まれている汎用制御エンジン２０４を有するメモリデバイス１０２を示している。メモリデバイス１０２は、ワイヤレス信号を伝送するため、近傍界ループアンテナ１０４と受信器２０２に結合されている。１つ又はそれ以上のアンテナは、ラジオが、空中伝播通信信号を使用して通信することによって、メモリアレイをプログラムすること、及びアルゴリズム及びデータベースをダウンロードすることを行えるようにする。構成経路指定表２０６は、分散サブシステム１０内部の他のメモリデバイスを見失わないようにする。分散サブシステム１０の構成は動的に決めることができ、経路表はメモリデバイス１０２がシステム内部で動作している間は更新されることになる。
【００１１】
図３は、分散サブシステム１０内部のデバイスにハードワイヤ接続されていてもよい、例えば制御信号３０２、参照クロック３０４、及び個別チップ選択信号３０６の様な信号を示している。直接的な電気接触の必要性を排除し、バス負荷を減らすため、ループアンテナは、分散サブシステム１０内部に設置されているメモリコントローラ１０６とデバイスの間にデータを伝送するための複数のデータリンク３０８を確立する近傍界磁界結合を提供する。
【００１２】
図４は、それぞれのメモリデバイス１０２へ作り込まれている、近傍界磁界結合を作り出すコイルの使用を示している。１つの実施形態では、小さいコイルは、プラスチックハウジングへ鋳込まれていてもよいし、又はメモリデバイスが取り付けられている基板に形成されていてもよい。更に、ループアンテナは、パッケージ基板設計内でパッケージ層内トレースとして設計されていてもよい。本発明の様々な実施形態は、メモリデバイス１０２をプログラムするのに近傍界の無線周波数ワイヤレス信号を使用することに関連している。分散サブシステム１０のメモリデバイス１０２のそれぞれに配置されているラジオサブシステムは、ネットワーク内の他のデバイスと、設置空間内の僅かな距離を横断して効果的に通信する能力を提供する。近傍界磁界技術は、直接的な電気接触の必要性を排除し、メモリデバイスの配置の選択肢を提供する。
【００１３】
図５は、それぞれが関係付けられているループアンテナ１０４を有する複数のメモリデバイス１０２を示しており、メモリ／アンテナの組合せが同一パッケージ内で互いの上に積層された状態である。これらの接触無しリンクは、積層体内のそれぞれのデバイスのアンテナ（ループアンテナ又は任意のアンテナ）間の近傍界結合を使用している。アンテナは、それぞれのデバイス上（又はそれぞれのダイ上）の単ループであってもよいし、それぞれのパッケージ上又はパッケージ基板内部に単ループか又は多ループのどちらかとして存在し、ＰｏＰ構成に積層されるときに基板トレースから経路指定されてもよい。
【００１４】
基板上に実装されたダイは、積層され、バンプ付けされて、最終的なパッケージであるチップスケールパッケージ（ＣＳＰ）又はボールグリッドアレイ（ＢＧＡ）のどちらかに作製される。このダイ積層化の方法は、半導体デバイスを垂直方向に単一パッケージに集積することで、所与のパッケージフットプリント内に含めることのできるシリコンの量に直接影響する。ダイ積層化により、表面実装ｐｃボードアッセンブリは簡略化され、ボードに載せられる構成要素の数がより少なくなるためｐｃボードの有効面積を節約することができる。
【００１５】
このパッケージング技術は、複数のダイ積層体５０２、５０４、積層型ダイとメモリコントローラの様な非積層型ダイの並列式組合せ、及び揮発性メモリを不揮発性メモリと共に設置してもよい異なるメモリの組合せへと進化している。直接的な電気接触の必要性を排除しバス負荷を減らす近傍界磁界結合を提供するため、ループアンテナがそれぞれのメモリデバイス１０２の基板へ組み込まれている。ボールグリッドアレイ（ＢＧＡ）表面実装モジュールでの複数のデバイスの積層化でのワイヤーボンディング性能を実現し易くするためには、決定は、メモリダイに設計されるものであってセパレータの必要性を決定づけるバンドパッドの設置、積層順序、メモリダイ基板の厚さ、及びそれらの階段状構成及びダイ回転構成に基づくことになる。
【００１６】
本発明によれば、ループアンテナとメモリデバイス１０２の組合せは、最大許容データ速度を維持しながら、ダイ間通信を提供する。それぞれのメモリデバイス１０２は、各自の高速双方向直列ポートとループアンテナを使用して、他のメモリデバイスとの通信リンクを確立し、なお且つ最下のスイッチデバイス５０８とも通信する。最下のスイッチデバイス５０８（又はリンクコントローラ）は、バス仲裁を制御するため、それぞれのメモリデバイス１０２についてデバイスチップ選択ピンを選択する。最下のスイッチデバイス５０８は、ワイヤ接続されている直列リンク５０６を使用してメモリコントローラ１０６と通信する。
【００１７】
図６は、複数のダイ積層化モジュールを使用し、それらを相互接続してパッケージ・オン・パッケージ（ＰｏＰ）を形成することによってメモリ密度を更に高めることを示している。１つの実施形態では、ダイ積層化モジュールは、同一であり、ＰｏＰ内部で互いに入れ替え可能である。しかしながら、ＰｏＰ内部で同一モジュールを使用することは限定ではなく、他の実施形態では、同じＰｏＰ内部に非同一モジュールが組み込まれていてもよい。
【００１８】
メモリデバイス１０２の様なデバイス同士の間に近傍界通信を使用することにより、例えば、複数のデバイスをリンク速度を落とすこと無く積層することができるようになる。このワイヤレスアーキテクチャでは、ＰｏＰに内蔵されている複数のデバイスを、例えば PCI Express（登録商標）及び／又は Mobile PHY（MIPI MPHY）の様なエンハンスド・ギガビットイーサネットポートを使用して直列連結して、３−５Ｇｂ／ｓの範囲の所望の高速に到達させることができる。
【００１９】
本図は、パッケージモールドを貫いて垂直方向にダイ積層化モジュールの最下の電気パッドまで伸びる接続部６０２、６０４を示している。これらの接続部は、制御信号、参照クロック、及び個別チップ選択信号の様な信号を経路指定するための電気経路を提供する。接続部は、モールドにビアを穿孔し、次いでビアにはんだペースト、電気伝導性接着剤、又は他の適した電気伝導性材料を充填することによって完成させてもよい。代わりに、はんだ又は金属ピラーがモールドプロセスに先立って設置されてもよく、その場合、完成したモールドへの研磨プロセスによって、電気パッドに使用される金属を露出する。
【００２０】
図７は、これまでの図に示されている直列リンクの更に詳細事項を示している。この直列リンク７０２は、２つの電子デバイス間の通信を提供しており、シリアライザ／デシリアライザ（SerDes）の様な埋め込みクロック直列アーキテクチャを使用していてもよい。埋め込みクロックビットアーキテクチャ送信器は、データバスとクロックを１つの直列信号対へ直列化する。一方は高く一方は低い２つのクロックビットが、直列ストリームの全てのサイクルへ埋め込まれており、それぞれの直列化されたワードの始まりと終わりを枠決めし、直列ストリームに周期的な立ち上がりエッジを作り出す。このアーキテクチャには、位相ロックループ（ＰＬＬ）７０６を含んでいるクロックリカバリ（ＣＲ）回路７０４、コード化スキーム７０８、及びオン・ダイ又はオフ・ダイのループアンテナ用の適合ネットワークが含まれている。
【００２１】
以上より、本発明の実施形態は、近傍界結合を使用して分散メモリシステム内でデータが信頼性高く伝送されることを可能にする特性を単独でか又は組み合わせて使用することにより、メモリ格納効率を高められることがはっきりと理解されたはずである。ワイヤレスインターフェースは、ダイ間通信において、最大許容データ速度を維持しながら、コードをアップロードしデータを伝送する方法を提供する。
【００２２】
ここでは本発明の或る特定の特性を図示し説明してきたが、当業者には多くの修正、置き換え、変更、及び等価物が想起されるであろう。従って、付随の特許請求の範囲は、本発明の真の精神に含まれる全てのその様な修正及び変更を網羅するものと理解されたい。
【符号の説明】
【００２３】
１０  分散サブシステム
１０２  メモリデバイス
１０４  ループアンテナ
１０６  メモリコントローラ
２０２  受信器
２０４  汎用制御エンジン
２０６  構成経路指定表
２０８  記憶装置アレイ
３０２  制御信号
３０４  参照クロック
３０６  個別チップ選択信号
３０８  データリンク
５０２、５０４  ダイ積層体
５０６  直列リンク
５０８  スイッチデバイス
６０２、６０４  接続部
７０２  直列リンク
７０４  クロックリカバリ（ＣＲ）回路
７０６  位相ロックループ（ＰＬＬ）
７０８  コード化スキーム
【図１】
2011044224.tif 000003
【図２】
2011044224.tif 000004
【図３】
2011044224.tif 000005
【図４】
2011044224.tif 000006
【図５】
2011044224.tif 000007
【図６】
2011044224.tif 000008
【図７】
2011044224.tif 000009
【外国語明細書】
2011044224.tif 000010
2011044224.tif 000011
2011044224.tif 000012
2011044224.tif 000013
2011044224.tif 000014
2011044224.tif 000015
2011044224.tif 000016
2011044224.tif 000017
2011044224.tif 000018
2011044224.tif 000019
2011044224.tif 000020
2011044224.tif 000021
2011044224.tif 000022
2011044224.tif 000023
2011044224.tif 000024
2011044224.tif 000025
2011044224.tif 000026