(57)【要約】【課題】水晶発振器の出力振幅の調整機能を簡易な構成で実現する。【解決手段】水晶発振器は、電源に接続される電源端子（ＶＣＣ）と、接地電位に維持される接地端子（ＧＮＤ）と、電源端子と接地端子とに接続され、電源端子と接地端子との間に印加された電源電圧に基づく振幅レベルの発振信号（Ｖ０）を出力する水晶発振回路（６）と、イネーブル信号（ＶＥＮ１、ＶＥＮ２）が入力されるイネーブル端子（ＥＮ１、ＥＮ２）と、イネーブル端子と接地端子とに接続され、水晶発振回路から入力される発振信号を波形整形してイネーブル端子と接地端子との間のイネーブル信号の電圧に応じた振幅レベルの基準クロック信号（ＣＬＫ１、ＣＬＫ２）を出力するバッファ回路（２ａ、２ｂ）と、バッファ回路から出力される基準クロック信号が出力される出力端子（ＯＵＴ１、ＯＵＴ２）と、を備える。【選択図】図１
2011244064.tif 000002
【特許請求の範囲】
【請求項１】
電源に接続される電源端子と、
接地電位に維持される接地端子と、
前記電源端子と前記接地端子とに接続され、前記電源端子と前記接地端子との間に印加された電源電圧に基づく振幅レベルの第１の発振信号を出力する水晶発振回路と、
イネーブル信号が入力されるイネーブル端子と、
前記イネーブル端子と前記接地端子とに接続され、前記水晶発振回路から入力される前記第１の発振信号を波形整形して前記イネーブル端子と前記接地端子との間の前記イネーブル信号の電圧に応じた振幅レベルの第２の発振信号を出力するバッファ回路と、
前記バッファ回路から出力される前記第２の発振信号が出力される出力端子と、
を備える水晶発振器。
【請求項２】
前記バッファ回路は、
Ｐ型トランジスタとＮ型トランジスタとを含むインバータ回路により構成され、
前記Ｐ型トランジスタの制御端子と前記Ｎ型トランジスタの制御端子とが共に前記水晶発振回路の出力端と接続され、
前記Ｐ型トランジスタの一方の主端子が前記イネーブル端子と接続され、
前記Ｐ型トランジスタの他方の主端子が前記Ｎ型トランジスタの一方の主端子と接続され、その接続点から前記第２の発振信号が取り出され、
かつ前記Ｎ型トランジスタの他方の主端子が前記接地端子に接続されている、
請求項１に記載の水晶発振器。
【請求項３】
前記バッファ回路は、
第１のＮ型トランジスタと、第２のＮ型トランジスタと、インバータ回路と、を含むソースフォロワ回路又はエミッタフォロワ回路により構成され、
前記第１のＮ型トランジスタの制御端子が前記インバータ回路を介して前記水晶発振回路の出力端と接続され、
前記第２のＮ型トランジスタの制御端子が前記水晶発振回路の出力端と接続され、
前記第１のＮ型トランジスタの一方の主端子が前記電源端子と接続され、
前記第１のＮ型トランジスタの他方の主端子が前記第２のＮ型トランジスタの一方の主端子と接続され、その接続点から前記第２の発振信号が取り出され、
かつ前記第２のＮ型トランジスタの他方の主端子が前記接地端子に接続されており、
前記インバータ回路は、
Ｐ型トランジスタとＮ型トランジスタとを含むインバータ回路により構成され、
前記Ｐ型トランジスタの制御端子と前記Ｎ型トランジスタの制御端子とが共に前記水晶発振回路の出力端と接続され、
前記Ｐ型トランジスタの一方の主端子が前記イネーブル端子と接続され、
前記Ｐ型トランジスタの他方の主端子が前記Ｎ型トランジスタの一方の主端子と接続され、その接続点が前記第１のＮ型トランジスタの制御端子と接続され、
かつ前記Ｎ型トランジスタの他方の主端子が前記接地端子に接続されている、
請求項１に記載の水晶発振器。
【請求項４】
前記バッファ回路と前記イネーブル端子又は前記接地端子との間に、前記イネーブル信号に基づいてオンオフするスイッチ回路が設けられている、請求項１に記載の水晶発振器。
【請求項５】
前記水晶発振回路と前記バッファ回路との間に、前記第１の発振信号の電位レベルを調整するレベルシフタが設けられている、請求項１に記載の水晶発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水晶発振器に関する。
【背景技術】
【０００２】
携帯電話等の携帯機器には、当該携帯機器の基準クロック信号源として水晶振動子を発振させるための水晶発振器が設けられている。近年、携帯機器に対する更なる低消費電力化の要求が強まってきており、携帯機器の仕様に応じて、水晶発振器の振幅を任意に調整可能とする技術が考えられている。
【０００３】
例えば、特許文献１には、振幅を任意に調整できる水晶発振器の技術が開示されている。図８は、特許文献１の図１に示された水晶発振器に対応した図である。
【０００４】
図８に示す水晶発振器において、水晶振動子６０の振動により発生した発振(oscillation)信号（交流信号）（ＩＮ）は、Ｐ型トランジスタＭ７とＮ型トランジスタＭ８とから成るバッファ回路１０４に入力されて、その波形整形が行われる。バッファ回路１０４から出力されるインバータ出力信号は、コンデンサＣＢ１、ＣＢ２によってその直流成分がカットされた後、出力増幅回路１０５を構成するＮ型トランジスタＭ９及びＰ型トランジスタＭ１０のそれぞれの制御端子Ｇに印加される。この結果、出力増幅回路１０５は、出力端子（ＯＵＴ端子）から負荷（図示せず）に向けて発振信号を供給する。
【０００５】
また、図８に示す水晶発振器は、出力増幅回路１０５を構成するＮ型トランジスタＭ９の制御端子Ｇ電圧を変化させて振幅を調整するための回路として、安定化電源１０６とＮ型トランジスタＭ１１の制御端子Ｇとの間のラインと接地端子との間に、抵抗Ｒ１と、分圧抵抗ＲＤ１〜ＲＤ３とが直列に接続されて設けられている。さらに、分圧抵抗ＲＤ１と分圧抵抗ＲＤ２との接続点と接地端子との間にＭＯＳスイッチ回路ＭＳＷ１が設けられ、分圧抵抗ＲＤ２と分圧抵抗ＲＤ３との接続点と接地端子との間にＭＯＳスイッチ回路ＭＳＷ２が設けられ、分圧抵抗ＲＤ３と接地端子との間にＭＯＳスイッチ回路ＭＳＷ３が設けられている。これらのＭＯＳスイッチ回路ＭＳＷ１〜ＭＳＷ３のいずれか一つが選択されてオンすることで、Ｎ型トランジスタＭ９の制御端子Ｇの電圧ＶＧ（Ｍ９）を３段階に調整することができる。なお、出力増幅回路１０５の出力電圧Ｖｏｕｔは、Ｎ型トランジスタＭ９の制御端子Ｇの電圧ＶＧ（Ｍ９）と制御端子Ｇと主端子Ｓとの間の電圧ＶＧＳ（Ｍ９）との差（＝ＶＧ（Ｍ９）―ＶＧＳ（Ｍ９））で表される。よって、Ｎ型トランジスタＭ９の制御端子Ｇの電圧ＶＧ（Ｍ９）の調整に伴って、出力電圧Ｖｏｕｔの振幅が調整される。
【０００６】
さらに、ＭＯＳスイッチ回路ＭＳＷ１〜ＭＳＷ３のいずれかをオンするためのデータがメモリ回路１１１に格納されている。メモリ回路１１１内のデータをデコーダ１２によってデコードすることで、オン対象とするＭＯＳスイッチ回路ＭＳＷ１〜ＭＳＷ３が決定される。例えば、ＭＯＳスイッチ回路ＭＳＷ１のみをオンするためのデータがメモリ回路１１１に格納されている場合、当該データに基づいてＭＯＳスイッチ回路ＭＳＷ１がオンすることにより、Ｎ型トランジスタＭ９の制御端子Ｇの電圧は、基準電圧Ｖｒｅｇを抵抗Ｒ１と分圧抵抗ＲＤ１との分圧比に基づいて分圧した電圧（＝Ｖｒｅｇ・Ｒ１／（Ｒ１＋Ｒ２））となる。
【０００７】
このように、メモリ回路１１１に格納されたデータに基づいてデコーダ１２によりデコードしたアナログ信号に従って、ＭＯＳスイッチ回路ＭＳＷ１〜ＭＳＷ３のいずれかをオンすることによって、発振信号の振幅を任意に調整可能としている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−３１１３７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、携帯機器の製造業者側で当該携帯機器に水晶発振器が搭載される際に、特許文献１のように、水晶発振器の振幅を調整するためのデータが予め格納されているメモリ（ＰＲＯＭ等）から当該データを読み出して、当該データに基づいて当該水晶発振器の振幅を調整する工程が必要であった。しかし、上記メモリを用いた調整工程は、携帯機器の製造工程にとって煩雑であった。また、上記メモリの存在自体が携帯機器の小型化を図る上で障害となっていた。
【００１０】
本発明は、このような課題を解決するためになされたもので、その目的は、出力の振幅の調整機能を簡易な構成で実現してなる水晶発振器を提供することにある。
【課題を解決するための手段】
【００１１】
本発明者等は、上記課題を解決すべく鋭意検討した。その結果、以下の点に気が付いた。すなわち、水晶発振器が搭載される携帯機器では、その小型化と併行して音声通話、メール、ＧＰＳ(Global positioning system)、無線ＬＡＮ(Local Area Network)等の多機能化が進んでおり、様々な用途に応じた基準クロック信号が用いられるようになっている。このため、複数の水晶発振器を搭載する携帯機器が増えていく中、実装面積、部品点数、及びトータルコスト削減のために、１個の水晶発振器から様々な用途に応じた基準クロック信号を出力する多系統出力型（デュアル出力型、トリプル出力型等）の水晶発振器が求められている。
【００１２】
多系統出力型の水晶発振器では、ＧＰＳや無線ＬＡＮ等の一時的に利用される機能に応じた基準クロック信号については継続的に出力する必要がないため、当該基準クロック信号の出力を利用時期に応じて停止するためのイネーブル機能（イネーブル端子）が設けられている。
【００１３】
本発明者等は、このイネーブル端子に着目した。そして、このイネーブル機能を利用し、当該イネーブル端子に印加されるイネーブル信号の電圧を変化させて水晶発振器の振幅を調整するよう構成することによって、水晶発振器の振幅を調整するためのデータが予め格納されているメモリ（ＰＲＯＭ等）を設けずに、上記の振幅の調整機能を簡易な構成で実現することを想到した。
【００１４】
そこで、本発明に係る水晶発振器は、電源に接続される電源端子と、接地電位に維持される接地端子と、前記電源端子と前記接地端子とに接続され、前記電源端子と前記接地端子との間に印加された電源電圧に基づく振幅の第１の発振信号を出力する水晶発振回路と、イネーブル信号が入力されるイネーブル端子と、前記イネーブル端子と前記接地端子とに接続され、前記水晶発振回路から入力される前記第１の発振信号を波形整形して前記イネーブル端子と前記接地端子との間の前記イネーブル信号の電圧に応じた振幅の第２の発振信号を出力するバッファ回路と、前記バッファ回路から出力される前記第２の発振信号が出力される出力端子と、を備えるものである。
【００１５】
この構成によれば、水晶発振器の出力（第２の発振信号）の振幅を調整するためのデータが予め格納させたメモリ（ＰＲＯＭ等）を設けることなく、イネーブル端子に入力されるイネーブル信号の電圧に基づき当該出力の振幅を調整できる。さらに、イネーブル端子の電圧を接地端子において維持されている接地電位に近づけることによって、水晶発振器の出力をオンからオフに切り替えることもできる。すなわち、イネーブル機能を利用することによって、イネーブル端子に入力されるイネーブル信号の電圧を変化させるという簡易な構成で、水晶発振器の出力の振幅の調整機能を実現できる。
【００１６】
上記の水晶発振器において、前記バッファ回路は、Ｐ型トランジスタとＮ型トランジスタとを含むインバータ回路により構成され、前記Ｐ型トランジスタの制御端子と前記Ｎ型トランジスタの制御端子とが共に前記水晶発振回路の出力端と接続され、前記Ｐ型トランジスタの一方の主端子が前記イネーブル端子と接続され、前記Ｐ型トランジスタの他方の主端子が前記Ｎ型トランジスタの一方の主端子と接続され、その接続点から前記第２の発振信号が取り出され、かつ前記Ｎ型トランジスタの他方の主端子が前記接地端子に接続されている、としてもよい。
【００１７】
この構成によれば、ＣＭＯＳ出力型の水晶発振器において、イネーブル信号に入力されるイネーブル信号の電圧を変化させるという簡易な構成で、水晶発振器の出力の振幅の調整機能とイネーブル機能とを実現できる。
【００１８】
上記の水晶発振器において、前記バッファ回路は、第１のＮ型トランジスタと、第２のＮ型トランジスタと、インバータ回路と、を含むソースフォロワ回路又はエミッタフォロワ回路により構成され、前記第１のＮ型トランジスタの制御端子が前記インバータ回路を介して前記水晶発振回路の出力端と接続され、前記第２のＮ型トランジスタの制御端子が前記水晶発振回路の出力端と接続され、前記第１のＮ型トランジスタの一方の主端子が前記電源端子と接続され、前記第１のＮ型トランジスタの他方の主端子が前記第２のＮ型トランジスタの一方の主端子と接続され、その接続点から前記第２の発振信号が取り出され、  かつ前記第２のＮ型トランジスタの他方の主端子が前記接地端子に接続されており、前記インバータ回路は、Ｐ型トランジスタとＮ型トランジスタとを含むインバータ回路により構成され、前記Ｐ型トランジスタの制御端子と前記Ｎ型トランジスタの制御端子とが共に前記水晶発振回路の出力端と接続され、前記Ｐ型トランジスタの一方の主端子が前記イネーブル端子と接続され、前記Ｐ型トランジスタの他方の主端子が前記Ｎ型トランジスタの一方の主端子と接続され、その接続点が前記第１のＮ型トランジスタの制御端子と接続され、かつ前記Ｎ型トランジスタの他方の主端子が前記接地端子に接続されている、としてもよい。
【００１９】
この構成によれば、クリップドサイン出力型の水晶発振器において、イネーブル信号に入力されるイネーブル信号の電圧を変化させるという簡易な構成で、水晶発振器の出力の振幅の調整機能とイネーブル機能とを実現できる。
【００２０】
上記の水晶発振器において、前記バッファ回路と前記イネーブル端子又は前記接地端子との間前記イネーブル信号に基づいてオンオフするスイッチ回路が設けられている、としてもよい。
【００２１】
この構成によれば、イネーブル機能を確実に遂行することができる。
【００２２】
上記の水晶発振器において、前記水晶発振回路と前記バッファ回路との間に、前記第１の発振信号の電位レベルを調整するレベルシフタが設けられている、としてもよい。
【００２３】
この構成によれば、水晶発振器の出力の電位レベルを調整することができる。
【発明の効果】
【００２４】
本発明は、水晶発振器において、出力振幅の調整機能を簡易な構成で実現できる。
【図面の簡単な説明】
【００２５】
【図１】図１は本発明の第１の実施の形態に係る水晶発振器の全体構成を示すブロック図である。
【図２】図２は本発明の第１の実施の形態に係る水晶発振器の出力駆動回路の構成を示す回路図である。
【図３】図３は本発明の第１の実施の形態に係る水晶発振器の出力駆動回路の変形例の構成を示す回路図である。
【図４】図４は本発明の第２の実施の形態に係る水晶発振器の出力駆動回路の構成を示す回路図である。
【図５】図５は本発明の第２の実施の形態に係る水晶発振器の出力駆動回路の変形例の構成を示す回路図である。
【図６】図６は本発明の第１の実施の形態に係る水晶発振器から出力される基準クロック信号ＣＬＫの波形図である。
【図７】図７は本発明の第２の実施の形態に係る水晶発振器から出力されるクリップドサイン信号ＣＳＩＮの波形図である。
【図８】図８は従来の水晶発振器の構成を示す回路図である。
【発明を実施するための形態】
【００２６】
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
（第１の実施の形態）
[水晶発振器の全体構成]
図１は本発明の第１の実施の形態に係る水晶発振器の全体構成を示すブロック図である。なお、本発明の第１の実施の形態では、負荷の論理回路を直接駆動できるよう、図６に示すような矩形波の基準クロック信号ＣＬＫを出力するＣＭＯＳ出力型かつ多系統出力型の水晶発振器の場合を例に挙げて説明する
図１に示す水晶発振器２０は、水晶振動子６０に固有の周波数温度特性を補正する温度補償機能を備えた、ＴＣＸＯ（Temperature Compensated Crystal Oscillator；温度補償型水晶発振器）、ＶＣＴＣＸＯ（Voltage Compensated Temperature Compensated Crystal Oscillator；電圧制御温度補償型水晶発振器）、若しくはＴＣＶＣＸＯ（Temperature Compensated Voltage Compensated Crystal Oscillator；温度補償型電圧制御水晶発振器）等である。
【００２７】
水晶発振器２０は、本実施の形態ではトリプル出力型であり、電源端子ＶＣＣ、接地端子ＧＮＤ、出力端子ＯＵＴ３、出力端子ＯＵＴ１、出力端子ＯＵＴ２、イネーブル端子ＥＮ１、イネーブル端子ＥＮ２、を少なくとも備えている。
【００２８】
電源端子ＶＣＣは水晶発振器２０の内部回路に供給される電源電圧ＶＣＣが印加され、接地端子ＧＮＤは接地電位に維持される。
【００２９】
出力端子ＯＵＴ１、ＯＵＴ２は、それぞれ一時的に利用される機能に用いられる基準クロック信号ＣＬＫ１、ＣＬＫ２を出力するための端子である。出力端子ＯＵＴ３は、常時又は高頻度に利用される機能に用いられる基準クロック信号ＣＬＫ３を出力するための端子である。なお、水晶発振器２０は、トリプル出力型に限定されず、デュアル出力型であってもよい。
【００３０】
イネーブル端子ＥＮ１、ＥＮ２は、スイッチ回路４ａ、４ｂのオンオフを切り替えるとともに、バッファ回路２ａ、２ｂから出力される基準クロック信号ＣＬＫ１、ＣＬＫ２の振幅を調整するためのイネーブル信号ＶＥＮ１、ＶＥＮ２が印加される。つまり、イネーブル信号ＶＥＮ１、ＶＥＮ２は、スイッチ回路４ａ、４ｂに供給されるとともに、バッファ回路２ａ、２ｂ及びレベルシフタ８ａ、８ｂにも供給される。
【００３１】
水晶発振器２０は、水晶発振回路６と、出力駆動回路１０とを少なくとも備えている。出力駆動回路１０は、基準クロック信号ＣＬＫ３用のバッファ回路２ｃと、基準クロック信号ＣＬＫ１用のバッファ回路２ａ、スイッチ回路４ａ、及びレベルシフタ８ａと、基準クロック信号ＣＬＫ２用のバッファ回路２ｂ、スイッチ回路４ｂ、及びレベルシフタ８ｂとを備える。
【００３２】
水晶発振回路６は、不図示の水晶振動子６０と接続されており、水晶振動子６０を所定の発振条件で発振させて生成される発振信号Ｖ０を出力する。なお、発振信号Ｖ０は、その振幅ピーク部がクリップされることなく、電源電圧ＶＣＣの電位と接地端子ＧＮＤの電位との間でフルスイングするものとする。
【００３３】
バッファ回路２ａは、水晶発振回路６から出力される発振信号Ｖ０を、周波数、振幅、及び出力端子ＯＵＴ１に接続される負荷に応じて波形整形し、その結果として生成された基準クロック信号ＣＬＫ１を出力端子ＯＵＴ１から外部に出力する。また、バッファ回路２ａは、その一対の電源電圧（動作電圧）印加端子（図示せず）がイネーブル端子ＥＮ１と接地端子ＧＮＤとに接続されていて、イネーブル端子ＥＮ１に入力されるイネーブル信号ＶＥＮ１の電圧に応じた振幅の基準クロック信号ＣＬＫ１を生成するよう構成されている。なお、バッファ回路２ａは、後述のとおりＣＭＯＳトランジスタ（インバータ）として実現される。バッファ回路２ｂ、２ｃは、バッファ回路２ａと同様であるので説明を省略する。
【００３４】
スイッチ回路４ａは、バッファ回路２ａの電源電圧印加端子と接地端子ＧＮＤとの間に設けられ、その制御端子に入力されるイネーブル信号ＶＥＮ１の電位が所定の電位（Ｌｏｗレベル）のときにオフして、バッファ回路２ａへのイネーブル信号ＶＥＮ１の電圧（イネーブル端子ＥＮ１と接地端子ＧＮＤとの間の電位差）の供給を遮断する。これにより、バッファ回路２ａから基準クロック信号ＣＬＫ１の出力が停止して、出力端子ＯＵＴ１の電位はハイインピーダンスとなる。スイッチ回路４ｂは、スイッチ回路４ａと同様であるので説明を省略する。
【００３５】
レベルシフタ８ａは、バッファ回路２ａに印加される電源電圧として、電源端子ＶＣＣに印加される電源電圧ＶＣＣではなく、イネーブル端子ＥＮ１に印加されるイネーブル信号ＶＥＮ１が用いられたことに伴い、バッファ回路２ａを構成する後述のＣＭＯＳトランジスタのゲート−ソース間電圧を調整する目的で設けられている。レベルシフタ８ｂは、レベルシフタ８ａと同様であるので説明を省略する。
[水晶発振器の出力駆動回路の構成]
図２は、本発明の第１の実施の形態に係る水晶発振器の出力駆動回路の構成を示す回路図である。なお、本発明においては、トランジスタの負荷電流が流れる端子（例えば、電界効果トランジスタにおけるソース及びドレインや、バイポーラトランジスタにおけるエミッタ及びコレクタ）のことを「主端子」と呼ぶ。また、トランジスタの制御電圧が印加される端子（例えば、電界効果トランジスタにおけるゲートや、バイポーラトランジスタにおけるベース）のことを「制御端子」と呼ぶ。
【００３６】
また、電界効果トランジスタのうちゲートに負電圧を印加してオンさせるＰＭＯＳトランジスタや、バイポーラトランジスタのうちエミッタ電圧に対してベース電圧を低くしてベースから電流を引き出すＰＮＰトランジスタのことを「Ｐ型トランジスタ」と呼ぶ。また、電界効果トランジスタのうちゲートに正電圧を印加してオンさせるＮＭＯＳトランジスタや、バイポーラトランジスタのうちエミッタ電圧に対してベース電圧を高くしてベースに電流を流し込むＮＰＮトランジスタのことを「Ｎ型トランジスタ」と呼ぶ。
【００３７】
バッファ回路２は、Ｐ型トランジスタＭ２０としてのＰＭＯＳトランジスタと、Ｎ型トランジスタＭ２１としてのＮＭＯＳトランジスタとを直列に接続したＣＭＯＳトランジスタとして構成されている。詳述すると、Ｐ型トランジスタＭ２０とＮ型トランジスタＭ２１との主端子Ｄ（ドレイン）同士が接続され、その接続点から基準クロック信号ＣＬＫが取り出される。Ｐ型トランジスタＭ２０の主端子Ｓ（ソース）がイネーブル端子ＥＮと接続され、Ｎ型トランジスタＭ２１がスイッチ回路４を介して接地端子ＧＮＤと接続されている。つまり、バッファ回路２の電源電圧は、イネーブル端子ＥＮに印加されるイネーブル信号ＶＥＮの電圧であり、電源端子ＶＣＣに印加される電源電圧ＶＣＣとは独立している。Ｐ型トランジスタＭ２０とＮ型トランジスタＭ２１との制御端子Ｇ（ゲート）同士が接続され、その接続点がレベルシフタ８の出力端と接続される。
【００３８】
スイッチ回路４は、Ｎ型トランジスタＭ２２によって構成されている。Ｎ型トランジスタＭ２２は、その主端子Ｄ（ドレイン）がバッファ回路２のＮ型トランジスタＭ２１の主端子Ｓ（ソース）と接続され、その主端子Ｓ（ソース）が接地され、かつその制御端子Ｇ（ゲート）がイネーブル端子ＥＮと接続されている。
【００３９】
レベルシフタ８は、水晶発振回路６から出力される発振信号Ｖ０の電位レベル（ＶＣＣ−ＧＮＤ間電圧により規定される電位レベル）をバッファ回路２のＣＭＯＳトランジスタの閾値電圧に応じた電位レベル（ＶＥＮ−ＧＮＤ間電圧により規定される電位レベル）にレベルシフトする回路である。レベルシフタ８は、本実施の形態では、コンデンサＣ１、インバータ回路９、及び抵抗Ｒ１により構成されている。コンデンサＣ１は、水晶発振回路６の出力端とインバータ回路９の入力端との間に設けられ、電源電圧の異なる水晶発振回路６とインバータ回路９とを直流的に絶縁（遮断）しつつ、水晶発振回路６から出力される発振信号Ｖ０をインバータ回路９に伝達する。インバータ回路９は、水晶発振回路６からコンデンサＣ１を介して入力された発振信号Ｖ０の電位レベルを上記のとおりレベルシフトする。なお、インバータ回路９の電源電圧としては、イネーブル端子ＥＮに印加されたイネーブル信号ＶＥＮの電圧が用いられている。また、インバータ回路９の入力端と出力端との間に動作安定用の帰還抵抗Ｒ１が設けられており、コンデンサＣ１との組合せにより、不要な低域ノイズを除去するＨＰＦ(ハイパスフィルタ)として機能させる。
[水晶発振器の出力駆動回路の動作]
以下では、図２に示した水晶発振器の出力駆動回路の動作を説明する。
【００４０】
イネーブル端子ＥＮに印加されたイネーブル信号ＶＥＮの電位が接地電位ＧＮＤの場合、Ｎ型トランジスタＭ２２がオフするため、Ｐ型トランジスタＭ２０及びＮ型トランジスタＭ２１から成るＣＭＯＳトランジスタは電源電圧が供給されない動作不能の状態となる。さらに、レベルシフタ８のインバータ回路９においても動作不能の状態になる。これにより、出力端子ＯＵＴはハイインピーダンスとなり、水晶発振器２０において基準クロック信号ＣＬＫの出力を利用時期に応じて停止するためのイネーブル機能が実現される。
【００４１】
一方、イネーブル端子ＥＮに印加されたイネーブル信号ＶＥＮの電位が、Ｎ型トランジスタＭ２２の閾値電圧を上回る所望の電位の場合、Ｎ型トランジスタＭ２２がオンするため、Ｐ型トランジスタＭ２０及びＮ型トランジスタＭ２１から成るＣＭＯＳトランジスタと、レベルシフタ８のインバータ回路９とには、電源電圧としてイネーブル信号ＶＥＮの電圧が供給された状態となる。これにより、上記ＣＭＯＳトランジスタが動作可能な状態となり、Ｐ型トランジスタＭ２０及びＮ型トランジスタＭ２１が相補的にオンオフする。そして、水晶発振回路６からレベルシフタ８を介して入力された発振信号Ｖ０の任意の振幅が、上記ＣＭＯＳトランジスタ用の電源電圧に応じた振幅（ＶＥＮ−ＧＮＤ）に変換される。なお、上記ＣＭＯＳトランジスタの出力は、発振信号Ｖ０の振幅ピーク部に相当する部分がクリップされることなく、イネーブル信号ＶＥＮの電位と接地端子ＧＮＤの電位との間でフルスイングするものとする。従って、イネーブル信号ＶＥＮの電圧を変化させることによって、基準クロック信号ＣＬＫの振幅を任意に調整することができる。つまり、基準クロック信号ＣＬＫの振幅の調整機能が実現される。
【００４２】
以上のように、携帯機器の製造業者側で、イネーブル端子ＥＮに印加されるイネーブル信号ＶＥＮの電圧を任意に調整（設定）することによって、水晶発振器の振幅を調整するためのデータが予め格納されているメモリ（ＰＲＯＭ等）を設けずに、簡易な構成で基準クロック信号ＣＬＫの振幅を任意に調整することができる。
【００４３】
[変形例]
図１に示した水晶発振器２０は、基準クロック信号ＣＬＫ１、ＣＬＫ２用にそれぞれイネーブル端子ＥＮ１、ＥＮ２を設けているが、１個のイネーブル端子に集約して、かつ当該１個のイネーブル端子ＥＮに印加されたイネーブル信号ＶＥＮをスイッチ回路４ａ又はスイッチ回路４ｂに分配するセレクタ回路を設けるようにしてもよい。
【００４４】
図２に示したスイッチ回路４は、Ｎ型トランジスタにより構成しているが、バッファ回路２に適宜な論理素子を設けることにより、Ｐ型トランジスタにより構成してもよい。また、ＭＯＳトランジスタに限らず、バイポーラトランジスタにより構成してもよい。
【００４５】
図２に示したバッファ回路２は、ＣＭＯＳトランジスタにより構成しているが、バイポーラトランジスタによって構成されたインバータ回路により構成してもよい。換言すると、Ｐ型トランジスタＭ２０はＰＮＰ型トランジスタであり、Ｎ型トランジスタＭ２１はＮＰＮ型トランジスタであってもよい。
【００４６】
図２に示したバッファ回路２は、１段の構成であるが、複数段設けるようにしてもよい。
【００４７】
図２に示したレベルシフタ８の構成に限られず、水晶発振回路６から出力される発振信号Ｖ０の任意の振幅をバッファ回路２のＣＭＯＳトランジスタの閾値電圧に応じた振幅（ＶＥＮ−ＧＮＤ）にレベルシフトするように構成された回路であればよい。バッファ回路２のＣＭＯＳトランジスタのゲート−ソース間電圧の調整が不要であれば、レベルシフタ８自体が省略されてもよい。
【００４８】
図２に示した水晶発振器の出力駆動回路１０において、図３に示すように、スイッチ回路４が省略されてもよい。つまり、Ｎ型トランジスタＭ２１の主端子Ｓが、スイッチ回路４を介さずに直接接地端子ＧＮＤに接続されている。以下では、図３に示す出力駆動回路１０の動作を説明する。
【００４９】
イネーブル端子ＥＮに印加されたイネーブル信号ＶＥＮの電位が、接地電位ＧＮＤ若しくはバッファ回路２の動作が不能となる電位以下となる場合、バッファ回路２は動作不能となり、出力端子ＯＵＴはハイインピーダンスとなる。これにより、水晶発振器２０において基準クロック信号ＣＬＫの出力を利用時期に応じて停止するための基準クロック信号ＣＬＫのイネーブル機能が実現される。
【００５０】
一方、イネーブル端子ＥＮに印加されたイネーブル信号ＶＥＮの電位が、バッファ回路２が動作不能となる電位を上回る場合、バッファ回路２が動作可能となる。これにより、水晶発振回路６からレベルシフタ８を介して入力された発振信号の任意の振幅が、ＣＭＯＳトランジスタの電源電圧に応じた振幅（ＶＥＮ−ＧＮＤ）に変換される。つまり、基準クロック信号ＣＬＫの振幅の調整機能が実現される。
【００５１】
（第２の実施の形態）
[水晶発振器の全体構成]
本発明の第２の実施の形態では、近距離の赤外線通信等の用途向けに、図７に示すような正弦波のピーク部分をクリップしたようなクリップドサイン信号ＣＳＩＮを出力するクリップドサイン出力型かつ多系統出力型の水晶発振器の場合を例に挙げて説明する。本発明の第２の実施の形態に係る水晶発振器の全体構成は、図１に示した本発明の第１の実施の形態と同様であるため説明を省略する。
【００５２】
[水晶発振器の出力駆動回路の構成]
図４は、本発明の第２の実施の形態に係る水晶発振器の出力駆動回路の構成を示す回路図である。図２に示した本発明の第１の実施の形態に係る水晶発振器の出力駆動回路と対比すると、本実施の形態に係る水晶発振器の出力駆動回路は、クリップドサイン出力型に対応するために、バッファ回路２をソースフォロワ回路として構成した点が相違する。
【００５３】
バッファ回路２は、Ｎ型トランジスタＭ３０と、Ｎ型トランジスタＭ３１と、インバータ回路（波形整形回路）１２と、によるソースフォロワ回路として構成されている。Ｎ型トランジスタＭ３０の主端子Ｓ（ソース）とＮ型トランジスタＭ３１の主端子Ｄ（ドレイン）とが接続され、その接続点からクリップドサイン信号ＣＳＩＮが取り出される。Ｎ型トランジスタＭ３０の主端子Ｄ（ドレイン）は電源端子ＶＣＣに接続され、Ｎ型トランジスタＭ３１の主端子Ｓ（ソース）はスイッチ回路４を介して接地端子ＧＮＤに接続されている。Ｎ型トランジスタＭ３０の制御端子Ｇ（ゲート）は、インバータ回路１２の出力端と接続され、Ｎ型トランジスタＭ３１の制御端子Ｇ（ゲート）は、レベルシフタ８の出力端と接続されている。
【００５４】
インバータ回路１２は、Ｐ型トランジスタＭ３２及びＮ型トランジスタＭ３３を備えている。Ｐ型トランジスタＭ３２の主端子Ｄ（ドレイン）とＮ型トランジスタＭ３３の主端子Ｄ（ドレイン）とが接続され、その接続点がＮ型トランジスタＭ３０の制御端子Ｇ（ゲート）と接続されている。Ｐ型トランジスタＭ３２の主端子Ｓ（ソース）はイネーブル端子ＥＮと接続され、Ｎ型トランジスタＭ３３の主端子Ｓ（ソース）は接地端子ＧＮＤと接続されている。Ｐ型トランジスタＭ３２の制御端子Ｇ（ゲート）とＮ型トランジスタＭ３３の制御端子Ｇ（ゲート）とは共にレベルシフタ８の出力端と接続されている。
【００５５】
[水晶発振器の出力駆動回路の動作]
以下では、図４に示した水晶発振器の出力駆動回路の動作を説明する。
【００５６】
イネーブル端子ＥＮに印加されたイネーブル信号ＶＥＮの電位が接地電位ＧＮＤの場合、インバータ回路１２及びレベルシフタ８は動作不能な状態となる。これにより、Ｎ型トランジスタＭ３０、Ｍ３１は電気的にオフするため、出力端子ＯＵＴはハイインピーダンスとなり、水晶発振器２０においてクリップドサイン信号ＣＳＩＮの出力を利用時期に応じて停止するためのイネーブル機能が実現される。
【００５７】
一方、イネーブル端子ＥＮに印加されたイネーブル信号ＶＥＮの電位がインバータ回路１２が動作不能となる電位を上回る場合、インバータ回路１２には電源電圧としてイネーブル信号ＶＥＮの電圧が供給された状態となる。これにより、インバータ回路１２が動作可能な状態となり、水晶発振回路６からレベルシフタ８を介して入力された発振信号Ｖ０の任意の振幅が、ＣＭＯＳトランジスタ用の電源電圧に応じた振幅（ＶＥＮ−ＧＮＤ）に変換される。なお、インバータ回路１２の出力はＮ型トランジスタＭ３０の制御端子Ｇに入力される。
【００５８】
ここで、Ｎ型トランジスタＭ３０及びＮ型トランジスタＭ３１の各制御端子Ｇに入力されるゲート信号の位相は反転した関係となっており、クリップドサイン信号ＣＳＩＮの立上り時には、Ｎ型トランジスタＭ３０はオンし、かつＮ型トランジスタＭ３１はオフしており、逆にクリップドサイン信号ＣＳＩＮの立下り時には、Ｎ型トランジスタＭ３０はオフし、かつＮ型トランジスタＭ３１はオンしている。最終的には、Ｎ型トランジスタＭ３０及びＮ型トランジスタＭ３１各々のインピーダンスが最適化されることによって、クリップドサイン信号ＣＳＩＮの波形は、図７に示すように、正弦波のピーク部がクリップされ、若干丸みを帯びたような波形となる。また、クリップドサイン信号ＣＳＩＮの振幅は、インバータ回路１２の出力振幅に略比例した関係となるので、イネーブル信号ＶＥＮの電圧を変化させることによって、クリップドサイン信号ＣＳＩＮの振幅を任意に調整することができる。つまり、クリップドサイン信号ＣＳＩＮの振幅の調整機能が実現される。
【００５９】
以上のように、携帯機器の製造業者側で、イネーブル端子ＥＮに印加されるイネーブル信号ＶＥＮの電圧を任意に調整することによって、水晶発振器の振幅を調整するためのデータが予め格納されているメモリ（ＰＲＯＭ等）を設けずに、クリップドサイン信号ＣＳＩＮの振幅を任意に調整することができる。
[変形例]
図４に示したスイッチ回路４は、Ｎ型トランジスタにより構成しているが、バッファ回路２に適宜な論理素子を設けることにより、Ｐ型トランジスタにより構成してもよい。また、ＭＯＳトランジスタに限らず、バイポーラトランジスタにより構成してもよい。
【００６０】
図４に示したインバータ回路１２は、ＣＭＯＳトランジスタにより構成しているが、バイポーラトランジスタによって構成してもよい。
【００６１】
図４に示したバッファ回路２は、１段の構成であるが、複数段設けるようにしてもよい。また、バッファ回路２は、バイポーラトランジスタによるエミッタフォロワ回路により構成してもよい。
【００６２】
図４に示したレベルシフタ８の構成は、これには限られず、水晶発振回路６から出力される発振信号Ｖ０の任意の振幅をインバータ回路１２のＣＭＯＳトランジスタの電源電圧に応じた振幅にレベルシフトするように構成された回路であればよい。インバータ回路１２のＣＭＯＳトランジスタのゲート−ソース間電圧の調整が不要であれば、レベルシフタ８自体が省略されてもよい。
【００６３】
図４に示した水晶発振器の出力駆動回路１０において、図５に示すように、スイッチ回路４が省略されてもよい。つまり、Ｎ型トランジスタＭ３１の主端子Ｓが、スイッチ回路４を介さずに直接接地端子ＧＮＤに接続されている。以下では、図５に示す出力駆動回路１０の動作を説明する。
【００６４】
イネーブル端子ＥＮに印加されたイネーブル信号ＶＥＮの電位が、接地電位ＧＮＤ若しくはインバータ回路１２の動作が不能となる電位以下となる場合、インバータ回路１２及びレベルシフタ８は動作不能となり、Ｎ型トランジスタＭ３０の制御端子Ｇはハイインピーダンスとなる。これにより、水晶発振器２０においてクリップドサイン信号ＣＳＩＮの出力を利用時期に応じて停止するためのクリップドサイン信号ＣＳＩＮのイネーブル機能が実現される。
【００６５】
一方、イネーブル端子ＥＮに印加されたイネーブル信号ＶＥＮの電位が、インバータ回路１２が動作不能となる電位を上回る場合、インバータ回路１２が動作可能となり、水晶発振回路６からレベルシフタ８を介して入力された発振信号Ｖ０の振幅をインバータ回路１２（ＣＭＯＳトランジスタ）の電源電圧に応じた振幅に変換し、その出力をＮ型トランジスタＭ３０の制御端子Ｇに入力する。これにより、クリップドサイン信号ＣＳＩＮの振幅の調整機能が実現される。
【産業上の利用可能性】
【００６６】
本発明は、イネーブル機能と振幅調整機能とを併せ持つ多系統出力型の水晶発振器にとって有用である。
【符号の説明】
【００６７】
ＶＣＣ…電源端子
ＧＮＤ…接地端子
ＥＮ１、ＥＮ２、ＥＮ…イネーブル端子
ＯＵＴ１、ＯＵＴ２、ＯＵＴ３、ＯＵＴ…出力端子
Ｖ０…発振信号
ＶＥＮ１、ＶＥＮ１、ＶＥＮ…イネーブル信号
ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ…基準クロック信号
ＣＳＩＮ…クリップドサイン信号
２、２ａ、２ｂ、２ｃ…バッファ回路
Ｍ２０…Ｐ型トランジスタ
Ｍ２１…Ｎ型トランジスタ
Ｍ２２…Ｎ型トランジスタ
Ｍ３０…Ｎ型トランジスタ（第１のＮ型トランジスタ）
Ｍ３１…Ｎ型トランジスタ（第２のＮ型トランジスタ）
１２…インバータ回路
Ｍ３２…Ｐ型トランジスタ
Ｍ３３…Ｎ型トランジスタ
４、４ａ、４ｂ…スイッチ回路
６…水晶発振回路
６０…水晶振動子
８、８ａ、８ｂ…レベルシフタ
ＣＢ１…コンデンサ
Ｒ１…帰還抵抗
９…インバータ回路
１０…出力駆動回路
２０…水晶発振器
【図１】
2011244064.tif 000003
【図２】
2011244064.tif 000004
【図３】
2011244064.tif 000005
【図４】
2011244064.tif 000006
【図５】
2011244064.tif 000007
【図６】
2011244064.tif 000008
【図７】
2011244064.tif 000009
【図８】
2011244064.tif 000010