(57)【要約】【課題】電子部品を集積化した半導体装置に関し、低抵抗で信頼性の高い配線を有する高品質の半導体装置を提供する。【解決手段】信号を伝達する信号配線と、信号配線から離間して設けられ、信号配線を形成する材料よりもイオン化傾向の高い金属材料を含む導体ブロックと、信号配線と導体ブロックとを接続する配線とを有する。【選択図】図１
2011258872.tif 000002
【特許請求の範囲】
【請求項１】
信号を伝達する信号配線と、
前記信号配線から離間して設けられ、前記信号配線を形成する材料よりもイオン化傾向の高い金属材料を含む導体ブロックと、
前記信号配線と前記導体ブロックとを接続する配線と
を有することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記金属材料の酸化物は、絶縁性を有する
ことを特徴とする半導体装置。
【請求項３】
請求項１又は２記載の半導体装置において、
前記配線の配線抵抗は、前記信号配線の配線抵抗よりも高い
ことを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記配線の配線抵抗は、前記信号配線の配線抵抗の１０倍以上である
ことを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体装置において、
前記配線は、前記信号配線を形成する材料よりもイオン化傾向の低い金属材料を含む
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に、半導体チップ等の電子部品を集積化した半導体装置に関する。
【背景技術】
【０００２】
ユビキタス社会の到来が近づくにつれ、携帯電話やＰＤＡ（Personal Digital Assistants）に代表される携帯情報機器の小型化、多機能化、及び高機能化への要求が、今後、ますます厳しくなることが予想される。
【０００３】
これら携帯情報機器の部品には、異種デバイスを高密度に集積することが望まれている。このため、異種デバイス（回路）を同一チップ上に混載するＳＯＣ（System On Chip）と異種デバイス（チップ）とを同一回路配線基板（インターポーザ基板）上に混載するＳＩＰ（System In Package）の開発が行われている。
【０００４】
ＳＯＣは、先端の半導体プロセスを用いて、シリコン基板の同一チップ上に、半導体デバイスを微細配線（数百ｎｍ幅）を介して集積する技術であり、小型で高性能なシステムＬＳＩを構築できる。しかしながら、ＳＯＣでは、混載できるデバイスの種類に制限があり、且つ、半導体の設計・プロセス技術の開発に多額の費用がかかる。
【０００５】
一方、先端集積技術を応用するＳＩＰは、インターポーザ基板上に異種デバイスを混載実装する技術であり、既存の比較的低コストの半導体デバイスを用いることができる。搭載するデバイスの種類に制限がないため、システム設計から市場投入までの時間を短縮できる。しかしながら、ＳＩＰでは、インターポーザ基板の回路配線幅は数１０μｍ程度であり、高密度化は困難であった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２２１１０３号公報
【特許文献２】特開２００９−１４１２９７号公報
【非特許文献】
【０００７】
【非特許文献１】小野塚豊、山田浩、板谷和彦，「異種デバイスを高密度集積化できる擬似ＳＯＣ技術」，東芝レビューVol. 64 No. 2 (2009), p. 52
【非特許文献２】M. Pourbaix, "Atlas of Electrochemical Equilibria in Aqueous Solutions", NACE, Houston (1966)
【非特許文献３】日本化学会編、「改訂４版 化学便覧 基礎編」、丸善
【発明の概要】
【発明が解決しようとする課題】
【０００８】
今後、異種デバイスの混載において、ＳＩＰのように多種多様なチップを高密度に搭載する技術が必要になるものと考えられる。このため、チップ間を接続する配線を、より狭い配線幅で、より低抵抗の材料で形成するための技術が待望されている。
【０００９】
本発明の目的は、低抵抗で信頼性の高い配線を有する高品質の半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
実施形態の一観点によれば、信号を伝達する信号配線と、前記信号配線から離間して設けられ、前記信号配線を形成する材料よりもイオン化傾向の高い金属材料を含む導体ブロックと、前記信号配線と前記導体ブロックとを接続する配線とを有する半導体装置が提供される。
【発明の効果】
【００１１】
開示の半導体装置によれば、水分存在下における信号配線からの構成材料の溶出を防止することができる。これにより、構成材料の溶出に伴う配線抵抗の増大や配線間ショートを防止することができ、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、一実施形態による半導体装置の構造を示す概略断面図である。
【図２】図２は、一実施形態による半導体装置の構造を示す平面図である。
【図３】図３は、高温高湿保存試験後におけるＣｕ配線の状態を示す断面図である。
【図４】図４は、Ｃｕの溶出を調査するために用いたサンプルの構造を示す概略断面図である。
【図５】図５は、Ｃｕの電位−ｐＨ図である。
【図６】図６は、Ｃｕの溶出を防止するメカニズムを説明するための図である。
【図７】図７は、一実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図８】図８は、一実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図９】図９は、一実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図１０】図１０は、一実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
【図１１】図１１は、一実施形態による半導体装置の製造方法を示す工程断面図（その５）である。
【図１２】図１２は、一実施形態による半導体装置の製造方法を示す工程断面図（その６）である。
【図１３】図１３は、一実施形態による半導体装置の製造方法を示す工程断面図（その７）である。
【図１４】図１４は、一実施形態による半導体装置の製造方法を示す平面図である。
【発明を実施するための形態】
【００１３】
一実施形態による半導体装置及びその製造方法について図１乃至図１４を用いて説明する。
【００１４】
図１は、本実施形態による半導体装置の構造を示す概略断面図である。図２は、本実施形態による半導体装置の構造を示す平面図である。図３は、高温高湿保存試験後におけるＣｕ配線の状態を示す断面図である。図４は、Ｃｕの溶出を調査するために用いたサンプルの構造を示す概略断面図である。図５は、Ｃｕの電位−ｐＨ図である。図６は、Ｃｕの溶出を防止するメカニズムを説明するための図である。図７乃至図１３は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１４は、本実施形態による半導体装置の製造方法を示す平面図である。
【００１５】
はじめに、本実施形態による半導体装置の構造について図１及び図２を用いて説明する。
【００１６】
絶縁膜１６には、半導体チップ１２Ａ及び半導体チップ１２Ｂが埋め込まれている。半導体チップ１２Ａ，１２Ｂの表面には、絶縁膜１４が形成されている。絶縁膜１４には、半導体チップ１２Ａ，１２Ｂの電極（図示せず）に接続されたプラグ２６が埋め込まれている。半導体チップ１２Ａ，１２Ｂが埋め込まれた絶縁膜１６上には、プラグ２６に接続された配線４８と、局所配線５０を介して配線４８に接続された犠牲配線４４とが形成されている。配線４８及び犠牲配線４４が形成された絶縁膜１６上には、絶縁膜５２が形成されている。絶縁膜５２上には、配線４８に接続された配線６６が形成されている。
【００１７】
このように、本実施形態による半導体装置は、局所配線５０を介して実配線（配線４８）に接続された犠牲配線４４を有している。
【００１８】
配線４８は、ＬＳＩチップ１２Ａ，１２Ｂ間の電気的接続や外部接続端子までの電気的な引き回し等を行うためのものであり、半導体装置の機能上必要とされる、信号を伝達するための信号配線（実配線）である。
【００１９】
一方、犠牲配線４４は、配線４８の構成材料が絶縁膜１６，１４，５２中に溶出するのを防止するためのものであり、局所配線５０を介して実配線（配線４８）に接続されるほかは、他の接続先をもたない。また、実配線への影響を防止するため、犠牲配線４４は実配線から離間して設けられている（図２参照）。犠牲配線４４は、半導体装置の機能上においては特段の役割を持たない、いわばダミー配線である。犠牲配線４４は、配線４８の構成材料よりもイオン化傾向の高い材料により形成されている。
【００２０】
なお、本実施形態では、実配線に電気的に接続されていることから「犠牲配線」と呼ぶが、この「犠牲配線」は、信号を伝達するために設けられたものではなく、実質的には配線ではない。このため、本願明細書では、この「犠牲配線」を、「導体ブロック」と呼ぶこともある。
【００２１】
配線４８と犠牲配線４４とを接続する局所配線５０は、配線４８及び犠牲配線４４と比較して配線抵抗の大きい配線である。これは、配線４８に接続して犠牲配線４４を設けることによりデバイスの回路動作に影響を与えるのを防止するためである。かかる観点から、局所配線５０の配線抵抗は、実配線の配線抵抗の１０倍以上であることが望ましい。局所配線５０は、必ずしも実配線を形成する材料よりも導電率の低い材料により形成する必要はない。配線の断面積が実配線よりも小さい場合には、実配線を形成する材料と同等或いはそれ以上の導電率を有する材料により形成してもよい。
【００２２】
犠牲配線４４は、必ずしも総ての配線４８に設ける必要はなく、一部の配線に選択的に設けるようにしてもよい。犠牲配線４４は、実配線の構成材料が絶縁膜中に溶出することによる隣接配線との短絡や配線抵抗の増大を防止するためのものである。隣接配線との短絡や配線抵抗の増大が特に問題となるのは、微細な配線や、隣接配線との間隔の狭い配線である。したがって、犠牲配線４４は、少なくとも、微細な配線や狭い間隔で配置された配線に設けることが望ましい。
【００２３】
犠牲配線４４は、必ずしも接続される実配線と同一レベルに形成する必要はない。例えば、図１の例では、配線６６は、局所配線５０及び配線４８を介して犠牲配線４４に接続されている。この場合、犠牲配線４４は、配線４８のみならず、配線６６の犠牲配線としても利用することができる。
【００２４】
また、図１の半導体装置では、２層の配線層によって半導体チップ１２Ａ，１２Ｂ間を接続する場合を示したが、配線層の層数は、２層に限定されるものではなく、必要に応じて適宜設定することができる。犠牲配線は、どのレベルの配線層に形成してもよい。
【００２５】
次に、実配線と犠牲配線とを接続することによる効果、並びに、実配線及び犠牲配線の形成材料について具体的に説明する。
【００２６】
実配線の配線材料としては、信号遅延の低減等の観点から、より低抵抗の導電性材料が望まれている。現在、配線材料としてはアルミニウムが一般的に用いられているが、今後、半導体装置の微細化が更に進展すると、アルミニウムよりも導電率の高いＣｕ（銅）を適用する動きが活発化することが想定される。
【００２７】
このような背景から、本願発明者等は、Ｃｕ配線の信頼性を評価すべく、Ｃｕ配線を有する半導体装置を製造し、高温高湿保存試験（ＴＨＳ：Temperature Humidity Storage test）を行った。評価に用いたＣｕ配線は、配線幅２μｍ、配線ピッチ２μｍ、配線高さ３μｍとした。また、ＴＨＳ試験は、温度１２５℃、湿度８５％、５００時間とした。
【００２８】
図３は、ＴＨＳ試験後のＣｕ配線の状態を示す断面ＳＥＭ像である。図示するように、ＴＨＳ試験後のＣｕ配線の内部には、ボイドが生じている。これは、ＴＨＳ試験によってＣｕ配線中のＣｕが絶縁膜中に溶出することにより生じたものである。
【００２９】
Ｃｕ配線から絶縁膜中にＣｕが溶出すると、配線中に生じたボイドによって配線抵抗が増大する。また、配線ピッチの狭い領域では、配線間に溶出したＣｕによって配線間ショートが生じる虞がある。このため、Ｃｕ配線を用いた半導体装置を実現するためには、製品信頼性を確保すべく、如何にしてＣｕの溶出を防止するかが重要である。
【００３０】
本願発明者等は、図４に示す３種類の構造についてＴＨＳ試験を行い、Ｃｕの溶出を評価した。図４（ａ）は、絶縁膜中にＣｕ配線のみを配置した構造である（サンプルＡ）。図４（ｂ）は、絶縁膜中に独立してＣｕ配線とＡｌ配線とを配置した構造である（サンプルＢ）。図４（ｃ）は、絶縁膜中に電気的に接続されたＣｕ配線とＡｌ配線とを配置した構造である（サンプルＣ）。
【００３１】
この結果、サンプルＡでは、Ｃｕの溶出が確認された。サンプルＢでは、Ｃｕ及びＡｌの溶出が確認された。サンプルＣでは、Ａｌの溶出は確認されたが、Ｃｕの溶出は大幅に低減した。サンプルＡとサンプルＣとを比較すると、サンプルＡの方が明らかにＣｕの溶出が大きかった。
【００３２】
以上のことから、Ｃｕ配線とＡｌ配線とを電気的に接続した構造のサンプルＣでは、Ｃｕ配線からのＣｕの溶出を大幅に低減できることが判った。
【００３３】
Ｃｕ配線とＡｌ配線とを電気的に接続することによってＣｕの溶出を低減できるメカニズムについては明らかではないが、本願発明者等は以下のように推察している。なお、本明細書では、イオン化することと酸化することとを同じ意味で使用するものとする。
【００３４】
高温高湿下の状態で配線材料のＣｕの一部がなくなっているのは、Ｃｕがイオン化して絶縁膜中に移動したためであると考えられる。Ｃｕは、Ｈよりイオン化傾向が小さいため、イオン化しないと予想される。しかし、実験結果に示されるように、高温高湿でＣｕを放置することにより、Ｃｕは絶縁膜中に溶出している。
【００３５】
ここで、高温高湿下におけるＣｕの状態を予想するために、水中にＣｕが存在している状態について検討する。水中と高温高湿雰囲気とは同じでないが、水分が存在する点で共通するため、傾向を推察するうえで有効であると考えられる。
【００３６】
図５は、２５℃におけるＣｕの電位−ｐＨ図である。図中、点線ａと点線ｂとの間の領域が、水中におけるＣｕの状態を示している（非特許文献２より）。
【００３７】
図示するように、Ｃｕは、酸性領域ではＣｕ２＋の状態で存在することもある。つまり、Ｃｕは、水中でもイオン化（酸化）する。また、中性付近では、Ｃｕ（ＯＨ）２の形で存在する。実際の水には各種の不純物が混合しているため、Ｃｕ（ＯＨ）２は、水に含まれている不純物によって別の形態に変化して絶縁膜中に溶出することもあり得る。電位−ｐＨ図は、２５℃の状態を示しているので、高温になると、更にＣｕの酸化が進行する（イオン化する）ものと考えられる。
【００３８】
以上のことより、酸化還元電位がＨよりもＣｕの方が高くても、Ｃｕが酸化（イオン化）して絶縁膜中に溶出することは十分に考えられる。高温高湿の状態と水中とは同一に扱うことはできず、また、絶縁膜中に含まれる成分が水に溶出して更に現象を複雑にしていることも考えられるが、傾向は同じであると推察される。
【００３９】
次に、イオン化傾向の異なる金属材料が存在する場合について考察する。
【００４０】
図６は、水の中に金属材料が存在する３種類の状態を示す概略図である。図６（ａ）は、水の中にＣｕが単体で存在する状態を示す図である。図６（ｂ）は、水の中にＣｕとＡｌが単体で存在する状態を示す図である。図６（ｃ）は、水の中にＣｕとＡｌとが存在し、ＣｕとＡｌが電気的に接続されている状態を示す図である。
【００４１】
図６（ａ）に示すように、水の中にＣｕが単体で存在し且つイオン化が進んでいる状態（Ｃｕ→Ｃｕ２＋＋２ｅ）では、ｐＨが０のときのＣｕの酸化還元電位は、０．３４０Ｖであると推定される（表１を参照）。
【００４２】
図６（ｂ）に示すように、水の中にＣｕとＡｌが単体で存在し且つイオン化が進んでいる状態（Ｃｕ→Ｃｕ２＋＋２ｅ、Ａｌ→Ａｌ３＋＋３ｅ）では、Ｃｕの酸化還元電位は約０．３４０Ｖ、Ａｌの酸化還元電位は約−１．６６３Ｖであると推定される（表１を参照）。
【００４３】
一方、図６（ｃ）に示すように、水の中でＣｕとＡｌが接続されている場合は、ＣｕとＡｌの電位が同じになるため、Ｃｕの酸化還元電位は図６（ｂ）の場合よりも低下し、Ａｌの酸化還元電位は図６（ｂ）の場合よりも上昇すると考えられる。
【００４４】
Ｃｕの電位が低下すると、Ｃｕは水中でイオンとして存在することができず、Ｃｕの状態のままで存在することになる。一方、Ａｌは、電位が上昇するため、よりイオン化が進行することになる。
【００４５】
酸化還元電位の絶対値は、ｐＨが０の場合を表しており、ｐＨの影響を無視している。また、高温高湿下の状態を純水（２５℃）雰囲気と同等であると仮定している。このため、上記数値は実際の酸化還元電位の絶対値とは異なる可能性が高いが、少なくとも、ＣｕとＡｌを電気的に接続することによって、Ｃｕの電位が低下してＣｕがイオン化しない方向にシフトする傾向は同じであると考えられる。
【００４６】
以上の考察より、Ｃｕに対して、よりイオン化傾向の大きいＡｌを電気的に接続することにより、Ｃｕの溶出を抑制できることが推察される。すなわち、実配線であるＣｕ配線に接続してＡｌの犠牲配線を設けることにより、Ｃｕ配線からのＣｕの溶出を防止することができるものと考えられる。
【００４７】
なお、上述のメカニズムの考察では、実配線としてＣｕを用い、犠牲配線としてＡｌを用いた例を示したが、実配線と犠牲配線の組み合わせは、これに限定されるものではない。犠牲配線を、実配線の構成材料よりもイオン化傾向の高い材料によって形成することにより、上述のＣｕとＡｌとを組み合わせた場合と同様の効果を得ることができる。
【００４８】
金属材料の標準酸化還元電位Ｅ０が大きい順、すなわち、イオン化傾向の高い順に並べると、以下のようになる（非特許文献３より）。
【００４９】
【表１】
2011258872.tif 000003
【００５０】
したがって、実配線の配線材料としてＣｕを用いた場合、犠牲配線の配線材料としては、表１においてＣｕよりも上に位置する金属材料、例えば、Ｎｉ（ニッケル）、コバルト（Ｃｏ）、Ｆｅ（鉄）、Ｔａ（タンタル）、アルミニウム（Ａｌ）等を適用することができる。
【００５１】
また、実配線に用いられる配線材料としては、Ｃｕのほか、Ａｌ、Ｓｎ（錫）、Ｐｂ（鉛）等を用いることもある。総ての配線材料において、絶縁膜中への溶出は起こりうるものであり、他の配線材料においても、よりイオン化傾向の高い材料の犠牲配線を接続することにより、同様の効果を得ることができる。
【００５２】
例えば、実配線としてＡｕ（金）を用いる場合には、犠牲配線としてＰｔ（白金）、Ｉｒ（イリジウム）、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｔａ、Ａｌ等を適用することができる。実配線としてＰｔを用いる場合には、犠牲配線としてＩｒ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｔａ、Ａｌ等を適用することができる。実配線としてＩｒを用いる場合には、犠牲配線としてＣｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｔａ、Ａｌ等を適用することができる。実配線としてＮｉを用いる場合には、犠牲配線としてＣｏ、Ｆｅ、Ｔａ、Ａｌ等を適用することができる。実配線としてはんだ（Ｓｎ＋Ｐｂ）を用いる場合には、犠牲配線としてＦｅ、Ｔａ、Ａｌ等を適用することができる。
【００５３】
また、溶出した金属材料による配線間ショートを防止するために、犠牲配線の配線材料としては、溶出した物質が絶縁物となる材料を適用することが望ましい。例えば、Ａｌは、絶縁膜中に溶出して酸化されると絶縁材料であるＡｌ２Ｏ３となり、実配線に悪影響を与える可能性は低い。このような金属材料としては、Ａｌのほか、Ｎｉ、Ｆｅ等が挙げられる。
【００５４】
なお、実配線の材料としては、１）抵抗率が低いこと、２）イオン化傾向が低いこと、３）熱伝導度が高いこと、４）安価であること、が望まれる。これら観点を考慮すると、Ｃｕは実配線として極めて有用な材料である。
【００５５】
また、犠牲配線としては、実配線の材料を広く選択できる材料が望ましい。Ａｌは、金属材料の中でもイオン化傾向の高い材料であり、実配線の材料を広く選択することが可能である。また、イオン化傾向は大きいが、不動態膜が緻密で且つ酸化物になると絶縁性を有するため、犠牲配線として極めて有用な材料である。
【００５６】
実配線と犠牲配線とを接続する局所配線は、前述の通り、実配線及び犠牲配線と比較して配線抵抗が大きいこととが望ましい。また、実配線に直に接続されることから、溶出によって実配線に影響を与えることのない材料であることが望ましい。かかる観点から、局所配線の形成材料としては、抵抗率が高く、実配線の材料よりもイオン化傾向が低い材料であることが望ましい。また、微細な半導体装置への適用性の観点から、薄膜の堆積が可能であり、微細加工が可能な材料が望ましい。このような材料としては、例えば、ＷＮ（窒化タングステン）、Ｗ（タングステン）、ＴｉＮ（窒化チタン）、Ｔｉ（チタン）、Ｔａ（タンタル）、ＴａＮ（窒化タンタル）、Ｐｔ（白金）、Ｉｒ（イリジウム）、ＩｒＯｘ（酸化イリジウム）、Ｒｕ（ルテニウム）等が挙げられる。
【００５７】
局所配線は、本実施形態の半導体装置のように、Ｃｕ配線の密着層を利用してもよいし、配線を形成する膜とは別の膜を用いてもよい。また、局所配線は、実配線の下部から引き出してもよいし、実配線の上部から引き出してもよい。局所配線の構成材料や形成場所は、実配線及び犠牲配線の構成材料や配置等に応じて、適宜選択することができる。
【００５８】
なお、以上の説明では、絶縁膜中への金属材料の溶出について示したが、実配線が絶縁膜中ではなく大気中に露出している場合にも、同様の効果を得ることができる。
【００５９】
次に、本実施形態による半導体装置の製造方法について図７乃至図１４を用いて説明する。
【００６０】
まず、基板１０上に、金型などを用いて、半導体チップ１２Ａ，１２Ｂを所定の位置に配置する（図７（ａ））。ここでは、半導体チップ１２Ａと半導体チップ１２Ｂとを含む半導体装置を製造する場合を説明するが、半導体チップの数は２つに限定されるものではない。半導体チップとしては、例えば、ロジック、メモリ、アンプ、ドライバ等、異なる機能を持った種々の半導体チップが挙げられる。また、半導体チップのみならず、受動部品などの他の電子部品を用いてもよい。
【００６１】
図１４は、基板１０上に半導体チップ１２Ａ，１２Ｂを並べた状態の一例を示す平面図である。一の基板１０上には、一の半導体装置を形成する半導体チップ１２Ａ，１２Ｂの組を、複数配置することができる。図１４の例は、半導体チップ１２Ａ，１２Ｂを含む半導体装置を、基板１０上に２８個形成する場合を示している。
【００６２】
半導体チップ１２Ａ，１２Ｂの表面側には、絶縁膜１４が形成されているものとする。半導体チップ１２Ａ，１２Ｂは、表面側（絶縁膜１４の形成面側）が基板１０側を向くように、基板１０上に配置する。なお、接着層等を用い、基板１０上に半導体チップ１２Ａ，１２Ｂを接着するようにしてもよい。
【００６３】
次いで、半導体チップ１２Ａ，１２Ｂを載置した基板１０上に、樹脂材料を塗布し、硬化させることにより、樹脂材料の絶縁膜１６を形成する（図７（ｂ））。絶縁膜１６の構成材料は、特に限定されるものではないが、例えば、ジビニルテトラメチルシロキサンベンゾシクロブテン（ＢＣＢ、ダウ・ケミカル社製「ＣＹＣＬＯＴＥＮＥ」）、フェノール樹脂等を適用することができる。
【００６４】
次いで、樹脂膜１６及び半導体チップ１２Ａ，１２Ｂを、基板１０から剥離する。こうして、半導体チップ１２Ａ，１２Ｂを、絶縁膜１４の形成面が露出した状態で絶縁膜１６に埋め込み、固定する（図７（ｃ））。
【００６５】
次いで、フォトリソグラフィ及びドライエッチングにより、半導体チップ１２Ａ，１２Ｂ表面の絶縁膜１４に、半導体チップ１２Ａ，１２Ｂ内部の電極、例えばパッド電極（図示せず）を露出するコンタクトホール１８を形成する（図８（ａ））。
【００６６】
次いで、全面に、例えばスパッタ法により、絶縁膜１４，１６に対する密着層となる導電材料、例えば膜厚５ｎｍのＴｉ（チタン）を堆積し、Ｔｉの密着層２０を形成する。
【００６７】
次いで、密着層２０上に、例えばスパッタ法により、電界めっきにより配線材料を堆積する際のシードとなる導電材料、例えば膜厚５０ｎｍのＣｕ（銅）を堆積し、Ｃｕのシード層２２を形成する。
【００６８】
次いで、シード層２２上に、電界めっきにより、例えば膜厚２μｍのＣｕ膜２４を形成する（図８（ｂ））。
【００６９】
次いで、例えばＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、絶縁膜１４，１６上の余分なＣｕ膜２４、シード層２２及び密着層２０を除去し、コンタクトホール１８に埋め込まれ、半導体チップ１２Ａ，１２Ｂに接続されたプラグ２６を形成する（図８（ｃ））。
【００７０】
次いで、全面に、例えばスパッタ法により、絶縁膜１４，１６に対する密着層となる導電材料、例えば膜厚５ｎｍのＴｉを堆積し、Ｔｉの密着層２８を形成する。
【００７１】
次いで、密着層２８上に、例えばスパッタ法により、電界めっきにより配線材料を堆積する際のシードとなる導電材料、例えば膜厚５０ｎｍのＣｕを堆積し、Ｃｕのシード層３０を形成する。
【００７２】
次いで、シード層３０上に、例えばスピンコート法により、例えば膜厚３μｍのフォトレジスト材料、例えば感光性ＢＣＢを塗布し、感光性ＢＣＢのレジスト膜３２を形成する（図９（ａ））。
【００７３】
次いで、フォトリソグラフィにより、レジスト膜３２に、プラグ２６に接続される配線の形成領域を露出する開口部３４を形成する（図９（ｂ））。
【００７４】
次いで、電界めっきにより、開口部３４内に、例えば膜厚２μｍのＣｕ膜３６を形成する（図９（ｃ））。なお、Ｃｕ膜３６のめっき膜厚は、隣接する配線との間の短絡を防止するために、レジスト膜３２の膜厚よりも薄くすることが望ましい。
【００７５】
次いで、例えばＮ−メチル−２−ピロリドンを用いたウェットエッチングにより、レジスト膜３２を除去する（図１０（ａ））。
【００７６】
次いで、Ｃｕ膜３６をマスクとして、例えば、ＣＦ４ガスを用いたドライエッチングを行った後、硫酸を用いたウェットエッチングを行い、不要な部分のシード層３０を除去する（図１０（ｂ））。
【００７７】
次いで、フォトリソグラフィにより、犠牲配線の形成領域を露出する開口部４０を有するレジスト膜３８を形成する（図１０（ｃ））。
【００７８】
次いで、開口部４０が形成されたレジスト膜３８上に、例えばスパッタ法によりアルミニウム（Ａｌ）を堆積し、Ａｌ膜４２を形成する。これにより、開口部４０内の密着層２８上には、Ａｌの犠牲配線４４が形成される（図１１（ａ））。
【００７９】
次いで、レジスト膜３８上のＡｌ膜４２を、レジスト膜３８とともに除去する（図１１（ｂ））。
【００８０】
次いで、フォトリソグラフィにより、実配線と犠牲配線４４とを接続するための局所配線の形成領域を覆うレジスト膜４６を形成する（図１１（ｃ））。
【００８１】
次いで、レジスト膜４６、Ｃｕ膜３６及び犠牲配線４２をマスクとして、例えばＣＦ４ガスを用いたドライエッチングにより密着層２８をエッチングし、不要な部分の密着層２８を除去する。
【００８２】
次いで、例えばアッシングにより、レジスト膜３８を除去する。
【００８３】
こうして、プラグ２６に接続された配線４８と、密着層２８により形成された局所配線５０を介して配線４８に接続された犠牲配線４４とを形成する（図１２（ａ））。
【００８４】
次いで、例えばスピンコート法により、感光性の絶縁材料、例えば膜厚４μｍの感光性ＢＣＢを塗布し、感光性ＢＣＢの絶縁膜５２を形成する。
【００８５】
次いで、フォトリソグラフィにより、絶縁膜５２に、配線４８に達するコンタクトホール５４を形成する（図１２（ｂ））。
【００８６】
次いで、全面に、例えばスパッタ法により、絶縁膜５２に対する密着層となる導電材料、例えば膜厚５ｎｍのＴｉを堆積し、Ｔｉの密着層５６を形成する。
【００８７】
次いで、密着層５６上に、例えばスパッタ法により、電界めっきにより配線材料を堆積する際のシードとなる導電材料、例えば膜厚５０ｎｍのＣｕを堆積し、Ｃｕのシード層５８を形成する（図１２（ｃ））。
【００８８】
次いで、シード層５８上に、例えばスピンコート法により、フォトレジスト材料、例えば膜厚４μｍの感光性ＢＣＢを塗布し、感光性ＢＣＢのレジスト膜６０を形成する。
【００８９】
次いで、フォトリソグラフィにより、レジスト膜６０に、配線４８に接続される配線の形成領域を露出する開口部６２を形成する。
【００９０】
次いで、電界めっきにより、開口部６２内に、例えば膜厚３μｍのＣｕ膜６４を形成する（図１３（ａ））。なお、Ｃｕ膜６４のめっき膜厚は、隣接する配線との間の短絡を防止するために、レジスト膜６０の膜厚よりも薄くすることが望ましい。
【００９１】
次いで、例えばＮ−メチル−２−ピロリドンを用いたウェットエッチングにより、レジスト膜６０を除去する（図１３（ｂ））。
【００９２】
次いで、Ｃｕ膜６４をマスクとして、例えば、ＣＦ４ガスを用いたドライエッチングを行った後、硫酸を用いたウェットエッチングを行い、不要な部分のシード層５８除去する（図１３（ｂ））。
【００９３】
次いで、Ｃｕ膜６４をマスクとして、例えばＣＦ４ガスを用いたドライエッチングを行い、不要な部分の密着層５６を除去する。これにより、配線４８に接続された配線６６を形成する（図１３（ｃ））。
【００９４】
次いで、必要に応じて、絶縁膜１６を切断し、個々の半導体装置に切り分ける。
【００９５】
こうして、本実施形態による半導体装置を完成する。
【００９６】
このように、本実施形態によれば、Ｃｕの実配線に接続して、Ｃｕよりもイオン化傾向の高いＡｌの犠牲配線を設けるので、水分存在下におけるＣｕ配線からのＣｕの溶出を防止することができる。これにより、Ｃｕの溶出に伴う配線抵抗の増大や配線間ショートを防止することができ、半導体装置の信頼性を向上することができる。
【００９７】
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
【００９８】
例えば、上記実施形態では、実配線と犠牲配線とを接続する局所配線として実配線の密着層となる導電膜を利用しているが、局所配線は、実配線と犠牲配線とを電気的に接続しうるものであれば、これに限定されるものではない。前述の通り、局所配線は、実配線よりも配線抵抗が高い材料であることが望ましく、より抵抗率の高い材料や配線高さの低い配線構造を適用することができる。
【００９９】
また、上記実施形態では、複数の電子部品を集積した半導体装置の配線に適用した場合を示したが、必ずしも複数の電子部品を有する半導体装置である必要はなく、一の電子部品を含む半導体装置に適用してもよい。また、回路基板の多層配線に適用することもできる。
【０１００】
また、上記実施形態に示した半導体装置の構造や製造方法は、一例を示したものであり、当業者の技術常識に基づいて適宜修正及び変形が可能である。また、各構成部分の構成材料も、上記実施形態に記載の範囲において、適宜変更が可能である。
【０１０１】
以上の実施形態に関し、更に以下の付記を開示する。
【０１０２】
（付記１）  信号を伝達する信号配線と、
前記信号配線から離間して設けられ、前記信号配線を形成する材料よりもイオン化傾向の高い金属材料を含む導体ブロックと、
前記信号配線と前記導体ブロックとを接続する配線と
を有することを特徴とする半導体装置。
【０１０３】
（付記２）  付記１記載の半導体装置において、
前記金属材料の酸化物は、絶縁性を有する
ことを特徴とする半導体装置。
【０１０４】
（付記３）  付記１又は２記載の半導体装置において、
前記配線の配線抵抗は、前記信号配線の配線抵抗よりも高い
ことを特徴とする半導体装置。
【０１０５】
（付記４）  付記３記載の半導体装置において、
前記配線の配線抵抗は、前記信号配線の配線抵抗の１０倍以上である
ことを特徴とする半導体装置。
【０１０６】
（付記５）  付記１乃至４のいずれか１項に記載の半導体装置において、
前記配線は、前記信号配線を形成する材料よりもイオン化傾向の低い金属材料を含む
ことを特徴とする半導体装置。
【０１０７】
（付記６）  付記１乃至５のいずれか１項に記載の半導体装置において、
前記信号配線は、Ｃｕを含む
ことを特徴とする半導体装置。
【０１０８】
（付記７）  付記１乃至６のいずれか１項に記載の半導体装置において、
前記導体ブロックは、Ａｌを含む
ことを特徴とする半導体装置。
【０１０９】
（付記８）  付記１乃至７のいずれか１項に記載の半導体装置において、
前記配線は、ＷＮ、Ｗ、ＴｉＮ、Ｔｉ、Ｔａ、ＴａＮ、Ｐｔ、Ｉｒ、ＩｒＯｘ及びＲｕを含む群から選択された材料を含む
ことを特徴とする半導体装置。
【０１１０】
（付記９）  付記１乃至８のいずれか１項に記載の半導体装置において、
複数の電子部品を更に有し、
前記信号配線は、前記複数の電子部品間を電気的に接続する
ことを特徴とする半導体装置。
【符号の説明】
【０１１１】
１０…基板
１２…半導体チップ
１４，１６，５２…絶縁膜
１８…コンタクトホール
２０，２８，５６…密着層
２２，３０，５８…シード層
２４，３６，６４…Ｃｕ膜
２６…プラグ
３２，３８，４６，６０…レジスト膜
３４，４０，５４，６２…開口部
４２…Ａｌ膜
４４…犠牲配線
４８，６６…配線
５０…局所配線
【図１】
2011258872.tif 000004
【図２】
2011258872.tif 000005
【図４】
2011258872.tif 000006
【図５】
2011258872.tif 000007
【図６】
2011258872.tif 000008
【図７】
2011258872.tif 000009
【図８】
2011258872.tif 000010
【図９】
2011258872.tif 000011
【図１０】
2011258872.tif 000012
【図１１】
2011258872.tif 000013
【図１２】
2011258872.tif 000014
【図１３】
2011258872.tif 000015
【図１４】
2011258872.tif 000016
【図３】
2011258872.tif 000017