(57)【要約】【課題】安定して精度の良い変調信号を出力する。【解決手段】指定振幅および指定位相の出力信号を出力する変調装置であって、周期信号を設定された時間遅延した第１遅延信号を出力する第１可変遅延部と、周期信号を設定された時間遅延した第２遅延信号を出力する第２可変遅延部と、第１遅延信号および第２遅延信号を加算して、出力信号として出力する加算部と、指定振幅および指定位相に応じて、第１可変遅延部および第２可変遅延部の遅延時間を設定する設定部と、を備える変調装置を提供する。【選択図】図１
2011087086.tif 000002
【特許請求の範囲】
【請求項１】
指定振幅および指定位相の出力信号を出力する変調装置であって、
周期信号を設定された時間遅延した第１遅延信号を出力する第１可変遅延部と、
前記周期信号を設定された時間遅延した第２遅延信号を出力する第２可変遅延部と、
前記第１遅延信号および前記第２遅延信号を加算して、前記出力信号として出力する加算部と、
前記指定振幅および前記指定位相に応じて、前記第１可変遅延部および前記第２可変遅延部の遅延時間を設定する設定部と、
を備える変調装置。
【請求項２】
前記設定部は、前記指定位相に調整位相を加算した第１位相分前記周期信号を遅延させる遅延時間を前記第１可変遅延部に設定し、前記指定位相から前記調整位相を減算した第２位相分前記周期信号を遅延させる遅延時間を前記第２可変遅延部に設定する
請求項１に記載の変調装置。
【請求項３】
当該変調装置は、
前記第１遅延信号を予め定められた所定振幅に増幅して前記加算部に与える第１増幅部と、
前記第２遅延信号を前記所定振幅に増幅して前記加算部に与える第２増幅部と、
を更に備え、
前記設定部は、前記所定振幅に対する前記指定振幅の１／２の割合のアークコサイン値を前記調整位相として用いて算出した遅延時間を、前記第１可変遅延部および前記第２可変遅延部に設定する
請求項２に記載の変調装置。
【請求項４】
前記第１増幅部および前記第２増幅部のそれぞれは、予め定められた所定振幅で飽和する増幅率で増幅する
請求項３に記載の変調装置。
【請求項５】
前記第１可変遅延部および前記第２可変遅延部のそれぞれは、
直列に接続された遅延量を切替え可能な複数のセルと、
前記複数のセルのそれぞれの遅延量を切り替えて、直列に接続された前記複数のセルの合計の遅延時間を前記設定部により設定された遅延時間とする制御部と、
を有する
請求項１から４の何れかに記載の変調装置。
【請求項６】
前記複数のセルのそれぞれは、
入力端と出力端との間に並列に設けられた、互いに遅延量の異なる複数の伝送線路と、
前記複数の伝送線路のうちの何れか１つを選択して、前記入力端に入力された信号を前記出力端から出力させる切替部と、
を含む
請求項５に記載の変調装置。
【請求項７】
前記複数のセルのそれぞれは、
入力端と出力端との間に接続された伝送線路と、
前記入力端と前記出力端との間に接続され、抵抗とコンデンサとを含む遅延フィルタと、
前記伝送線路および前記遅延フィルタの何れか一方を選択して、前記入力端に入力された信号を前記出力端から出力させる切替部と、
を含む
請求項５に記載の変調装置。
【請求項８】
前記複数のセルのそれぞれは、
入力端と出力端との間に接続された抵抗と、
前記出力端と基準電位との間に接続されるコンデンサと、
前記コンデンサの容量を切り替える切替部と、
を含む
請求項５に記載の変調装置。
【請求項９】
前記第１可変遅延部および前記第２可変遅延部のそれぞれは、
前記設定部により設定された遅延時間に応じた制御電圧を発生する制御電圧発生部と、
前記制御電圧に応じて遅延量が変化する可変遅延回路と、
を有する請求項１から４の何れかに記載の変調装置。
【請求項１０】
前記第１可変遅延部および前記第２可変遅延部のそれぞれは、前記周期信号より高い周波数のクロックを前記周期信号と同一周波数に分周した信号であって、前記周期信号から設定された遅延時間に対応するクロック数分遅延した信号を出力する
を有する請求項１から４の何れかに記載の変調装置。
【請求項１１】
変調信号を被試験デバイスに与えて、前記被試験デバイスを試験する試験装置であって、
前記変調信号の振幅および位相を指定するデータ発生部と、
前記データ発生部が発生した振幅および位相に応じた変調信号を前記被試験デバイスに与える、請求項１から１０の何れかに記載の変調装置と、
与えられた変調信号に応じて前記被試験デバイスが出力する信号を取得する取得部と、
前記取得部が取得した信号に応じて前記被試験デバイスの良否を判定する判定部と、
を備える試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変調装置および試験装置に関する。
【背景技術】
【０００２】
従来より、変調信号を出力するＬＩＮＣ回路が知られている（非特許文献１〜５）。ＬＩＮＣ回路は、振幅が固定された位相の異なる２つの周期信号を加算することにより、目的とする振幅および位相の変調信号を出力する。このようなＬＩＮＣ回路は、出力段の増幅器のリニアリティに関わらず、歪の小さい大振幅の変調信号を出力することができる。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Lars Sundstrom, "Spectral Sensitivity of LINC Transmitters to Quadrature Modulator Misalignments", IEEE TRANSACTIONS ON VEHICULAR TECHNOLOGY, VOL. 49, NO. 4, JULY 2000
【非特許文献２】Fernando J. Casadevall,, and Antonio Valdovinos, "Performance Analysis of QAM Modulations Applied to the LINC Transmitter", IEEE TRANSACTIONS ON VEHICULAR TECHNOLOGY, VOL. 42, NO. 4, NOVEMBER 1993
【非特許文献３】Gwenael Poitau, Ahmed Birafane and Ammar Kouki, "Experimental Characterization of LINC Outphasing Combiners'Efficiency and Linearity", IEEE Radio and Wireless Conference, 2004
【非特許文献４】Young Yun Woo, Jaehyok Yi, Youngoo Yang, and Bumman Kim, "SDR Transmitter Based on LINC Amplifier with Bias Control", Microwave Symposium Digest, 2003 IEEE MTT-S International
【非特許文献５】Xuejun Zhang, Lawrence E. Larson, and Peter Asbeck, "Design of Linear RF Outphasing Power Amplifiers", (USA), Artech House, 2003
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、ＬＩＮＣ回路は、２つの周期信号を生成する２つの直交変調器を備える。直交変調器は、構成が大きく、温度およびプロセス等によるドリフトも大きい。従って、ＬＩＮＣ回路は、全体の構成が大きくなってしまい、更に、安定して精度の良い変調信号を出力することも難しかった。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の第１の態様においては、指定振幅および指定位相の出力信号を出力する変調装置であって、周期信号を設定された時間遅延した第１遅延信号を出力する第１可変遅延部と、前記周期信号を設定された時間遅延した第２遅延信号を出力する第２可変遅延部と、前記第１遅延信号および前記第２遅延信号を加算して、前記出力信号として出力する加算部と、前記指定振幅および前記指定位相に応じて、前記第１可変遅延部および前記第２可変遅延部の遅延時間を設定する設定部と、を備える変調装置、および、この変調装置を備える試験装置を提供する。
【０００６】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００７】
【図１】本実施形態に係る変調装置１０の構成を示す。
【図２】本実施形態に係る第１可変遅延部２２（第２可変遅延部２４）の構成を示す。
【図３】本実施形態に係るセル４０の構成の一例を示す。
【図４】本実施形態に係る第１増幅部２８および第２増幅部３０の入出力特性の一例を示す。
【図５】本実施形態に係る、出力信号（Ｓｏｕｔ）、第１遅延信号（Ｓ１）および第２遅延信号（Ｓ２）の振幅および位相の一例を示す。
【図６】指定振幅（Ｒ）および指定位相（θ）が与えられた場合における、第１遅延信号（Ｓ１）および第２遅延信号（Ｓ２）の振幅および位相の算出方法の一例を示す。
【図７】本実施形態の第１変形例に係る複数のセル４０の構成を示す。
【図８】本実施形態の第２変形例に係るセル４０の構成を示す。
【図９】本実施形態の第３変形例に係るセル４０の構成を示す。
【図１０】本実施形態の第４変形例に係る第１可変遅延部２２および第２可変遅延部２４の構成を示す。
【図１１】本実施形態の第５変形例に係る遅延信号の一例を示す。
【図１２】本実施形態に係る試験装置１１０の構成を示す。
【発明を実施するための形態】
【０００８】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００９】
図１は、本実施形態に係る変調装置１０の構成を示す。本実施形態に係る変調装置１０は、外部から振幅および位相が指定され、指定振幅（Ｒ）および指定位相（θ）の所定周波数の出力信号を出力する。変調装置１０は、いわゆるＬＩＮＣ（Linear amplification using non-linear components）と呼ばれる回路の一例である。
【００１０】
変調装置１０は、周期信号発生部２０と、第１可変遅延部２２と、第２可変遅延部２４と、設定部２６と、第１増幅部２８と、第２増幅部３０と、加算部３２とを備える。周期信号発生部２０は、所定周波数の周期信号を発生する。周期信号発生部２０は、一例として、所定の角周波数（ω）の正弦波信号（Ｓｉｎωｔ）を周期信号として発生する。また、周期信号発生部２０は、一例として、所定の角周波数の正弦波信号（Ｓｉｎωｔ）を主成分として含む矩形波信号を周期信号として発生してもよい。
【００１１】
第１可変遅延部２２は、周期信号発生部２０から周期信号が与えられる。第１可変遅延部２２は、与えられた周期信号を設定された時間遅延した第１遅延信号（Ｓ１）を出力する。
【００１２】
第２可変遅延部２４は、周期信号発生部２０から周期信号が与えられる。第２可変遅延部２４は、与えられた周期信号を設定された時間遅延した第２遅延信号（Ｓ２）を出力する。
【００１３】
設定部２６は、指定振幅（Ｒ）および指定位相（θ）に応じて、第１可変遅延部２２および第２可変遅延部２４の遅延時間を設定する。より具体的には、設定部２６は、周期信号を第１位相（α）遅らせる遅延時間（ｔ１）を、第１可変遅延部２２に設定する。また、設定部２６は、周期信号を第２位相（β）遅らせる遅延時間（ｔ２）を、第２可変遅延部２４に設定する。
【００１４】
これにより、設定部２６は、周期信号から第１位相（α）遅れた第１遅延信号（Ｓ１＝Ｓｉｎ（ωｔ＋α））を第１可変遅延部２２から出力させることができる。また、設定部２６は、周期信号から第２位相（β）遅れた第２遅延信号（Ｓ２＝Ｓｉｎ（ωｔ＋β））を第２可変遅延部２４から出力させることができる。なお、第１位相（α）および第２位相（β）の算出については、詳細を図５および図６において説明する。
【００１５】
第１増幅部２８は、第１可変遅延部２２から出力された第１遅延信号（Ｓ１）を予め定められた所定振幅（Ｖ）に増幅する。そして、第１増幅部２８は、所定振幅の第１遅延信号（Ｓ１＝Ｖ×Ｓｉｎ（ωｔ＋α））を加算部３２に与える。
【００１６】
第２増幅部３０は、第２可変遅延部２４から出力された第２遅延信号を予め定められた所定振幅に増幅する。そして、第２増幅部３０は、所定振幅の第２遅延信号（Ｓ２＝Ｖ×Ｓｉｎ（ωｔ＋β））を加算部３２に与える。
【００１７】
加算部３２は、第１増幅部２８から出力された所定振幅の第１遅延信号および第２増幅部３０から出力された所定振幅の第２遅延信号を加算して、出力信号（Ｓｏｕｔ＝Ｖ×Ｓｉｎ（ωｔ＋α）＋Ｖ×Ｓｉｎ（ωｔ＋β））として出力する。このような加算部３２は、指定振幅（Ｒ）および指定位相（θ）の出力信号（Ｓｏｕｔ＝Ｒ×Ｓｉｎ（ωｔ＋θ））を出力することができる。
【００１８】
図２は、本実施形態に係る第１可変遅延部２２（第２可変遅延部２４）の構成を示す。第１可変遅延部２２および第２可変遅延部２４は、同一の構成である。以下、第１可変遅延部２２の構成について説明をし、第２可変遅延部２４の構成については詳細な説明を省略する。
【００１９】
第１可変遅延部２２は、複数のセル４０と、制御部４２とを有する。複数のセル４０は、直列に接続される。複数のセル４０のそれぞれは、伝播する信号を遅延する。さらに、複数のセル４０のそれぞれは、遅延量を切替え可能である。
【００２０】
制御部４２は、複数のセル４０のそれぞれの遅延量を切り替えて、直列に接続された複数のセル４０の合計の遅延時間を設定部２６により設定された遅延時間とする。このような第１可変遅延部２２および第２可変遅延部２４は、周期信号発生部２０から与えられた周期信号を、設定部２６により設定された遅延時間分遅延することができる。
【００２１】
図３は、本実施形態に係るセル４０の構成の一例を示す。セル４０は、一例として、複数の伝送線路５０（本例においては、第１の伝送線路５０−１および第２の伝送線路５０−２）と、切替部５２とを含む。
【００２２】
複数の伝送線路５０のそれぞれは、当該セル４０の入力端と出力端との間に並列に設けられる。そして、複数の伝送線路５０は、互いに遅延量が異なる。
【００２３】
切替部５２は、制御部４２からの制御に応じて複数の伝送線路５０のうちの何れか１つを選択して、入力端に入力された信号を出力端から出力させる。このようなセル４０は、制御部４２からの制御に応じて遅延量を切り替えることができる。
【００２４】
図４は、本実施形態に係る第１増幅部２８および第２増幅部３０の入出力特性の一例を示す。第１増幅部２８および第２増幅部３０のそれぞれは、一例として、予め定められた所定振幅（Ｖ）で飽和する増幅率で、信号を増幅する。
【００２５】
ここで、飽和する増幅率で信号を増幅するとは、入力信号が変化しても出力信号のレベルがほとんど変化しない（変化量が所定値より小さい）領域が生じるように増幅することをいう。このような第１増幅部２８および第２増幅部３０は、リニアリティ特性が比較的に悪くても、第１遅延信号および第２遅延信号の振幅を確実に予め定められた所定振幅（Ｖ）で出力することができる。
【００２６】
図５は、本実施形態に係る、出力信号（Ｓｏｕｔ）、第１遅延信号（Ｓ１）および第２遅延信号（Ｓ２）の振幅および位相の一例を示す。周期信号発生部２０から発生される周期信号の位相を０とした場合、第１増幅部２８および第２増幅部３０は、図５に示されるような第１遅延信号（Ｓ１）および第２遅延信号（Ｓ２）を出力する。
【００２７】
即ち、第１増幅部２８は、振幅Ｖおよび第１位相αの第１遅延信号（Ｓ１）を出力する。また、第２増幅部３０は、振幅Ｖおよび第２位相βの第２遅延信号（Ｓ２）を出力する。
【００２８】
そして、加算部３２は、このような第１遅延信号（Ｓ１）および第２遅延信号（Ｓ２）をベクトル加算した出力信号（Ｓｏｕｔ）を出力する。即ち、出力信号（Ｓｏｕｔ）の位相（θ）は、第１位相αおよび第２位相βの中心（（α＋β）／２）となる。また、出力信号（Ｓｏｕｔ）の振幅（Ｒ）は、第１位相αおよび第２位相βの中心（（α＋β）／２）を基準とした場合における、第１遅延信号（Ｓ１）のコサイン成分（Ｖ×Ｃｏｓ（α−（（α＋β）／２）））と、第２遅延信号（Ｓ２）のコサイン成分（Ｖ×Ｃｏｓ（β−（（α＋β）／２）））とを加算した振幅となる。
【００２９】
図６は、指定振幅（Ｒ）および指定位相（θ）が与えられた場合における、第１遅延信号（Ｓ１）および第２遅延信号（Ｓ２）の振幅および位相の算出方法の一例を示す。設定部２６は、外部から指定振幅（Ｒ）および指定位相（θ）が与えられると、下記式（１）に示されるように調整位相（φ）を算出する。
φ＝ｃｏｓ−１（（Ｒ／２）／Ｖ）    …（１）
【００３０】
即ち、設定部２６は、予め定められた所定振幅（Ｖ）に対する指定振幅（Ｒ）の１／２の割合のアークコサイン値（ｃｏｓ−１（（Ｒ／２）／Ｖ））を、調整位相（φ）として算出する。続いて、設定部２６は、下記式（２）に示されるように第１位相（α）を算出する。また、設定部２６は、下記（３）に示されるように第２位相（β）を算出する。
【００３１】
α＝θ＋φ    …（２）
β＝θ−φ    …（３）
【００３２】
即ち、設定部２６は、指定位相（θ）に調整位相（φ）を加算した第１位相（α＝θ＋φ）を算出する。また、設定部２６は、指定位相（θ）から調整位相（φ）を減算した第２位相（β＝θ−φ）を算出する。
【００３３】
続いて、設定部２６は、算出した第１位相（α）分、周期信号を遅延させる第１遅延時間（ｔ１）を算出する。また、設定部２６は、算出した第２位相（β）分、周期信号を遅延させる第２遅延時間（ｔ２）を算出する。例えば周期信号が周波数ｆの正弦波信号であれば、設定部２６は、下記式（４）および式（５）に示されるように第１遅延時間（ｔ１）および第２遅延時間（ｔ２）を算出する。
【００３４】
ｔ１＝α／２πｆ    …（４）
ｔ２＝β／２πｆ    …（５）
【００３５】
そして、設定部２６は、このように算出した第１遅延時間（ｔ１）を第１可変遅延部２２に設定する。これにより、第１可変遅延部２２は、周期信号から第１位相（α）分遅延した第１遅延信号（Ｓ１）を出力することができる。また、設定部２６は、このように算出した第２遅延時間（ｔ２）を第２可変遅延部２４に設定する。これにより、第２可変遅延部２４は、周期信号から第２位相（β）分遅延した第２遅延信号（Ｓ２）を出力することができる。
【００３６】
加算部３２は、所定振幅（Ｖ）および第１位相（α）の所定周波数の第１遅延信号（Ｓ１）と、所定振幅（Ｖ）および第２位相βの所定周波数の第２遅延信号（Ｓ２）とを加算する。そして、加算部３２は、指定振幅（Ｒ）および指定位相（θ）の所定周波数の出力信号（Ｓｏｕｔ＝Ｒ×Ｓｉｎ（ωｔ＋θ））を出力する。
【００３７】
このような本実施形態に係る変調装置１０によれば、小さい歪みの出力信号を出力することができる。さらに、変調装置１０は、大きい振幅の出力信号を出力することができる。
【００３８】
更に、変調装置１０によれば、第１可変遅延部２２および第２可変遅延部２４を用いるので、構成を小さくすることができる。さらに、変調装置１０によれば、温度およびプロセス等によるドリフトを小さくし、安定して精度良く動作することができる。
【００３９】
図７は、本実施形態の第１変形例に係る複数のセル４０の構成を示す。本変形例に係る変調装置１０は、図１〜図６で説明した変調装置１０と略同一の構成および機能を採るので、図１〜図６で説明した部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
【００４０】
本変形例に係る第１可変遅延部２２および第２可変遅延部２４は、２つの伝送線路を切り替えるセル４０を複数個備える。本変形例に係る複数のセル４０は、２つの伝送線路の遅延時間の差が、互いに異なる。
【００４１】
例えば、複数のセル４０のうちの第１のセル４０は、２つの伝送線路の遅延時間の差（Δｔ１）がａ時間である。第２のセル４０は、２つの伝送線路の遅延時間の差（Δｔ２）が２×ａ時間であり、第３のセル４０は、２つの伝送線路の遅延時間の差（Δｔ３）が４×ａ時間であり、第ｎ（ｎは２以上の整数）のセル４０は、２つの伝送線路の遅延時間の差（Δｔｎ）が２ｎ×ａ時間である。
【００４２】
即ち、複数のセル４０のそれぞれは、２つの伝送線路の遅延時間の差が、２のべき乗に対応するように異なっている。このような第１可変遅延部２２および第２可変遅延部２４は、例えばｎ個のセル４０を備える場合、合計の遅延時間を２ｎ段階で変化させることができる。これにより、このような第１変形例に係る変調装置１０は、出力信号の振幅および位相を多段階に変化させることができる。
【００４３】
また、複数のセル４０のそれぞれは、２つの伝送線路の遅延時間の差が、２より微小量小さい値（例えば１．９）のべき乗で異なるように設計がされてもよい。このように設計することにより、例えばある重みのセル４０の遅延時間の差に誤差が生じた場合であっても、キャリブレーションにおいて当該ある重みのセル４０より小さい重みのセル４０の遅延時間を加算することで、全体として目的の遅延時間に設定することができる。
【００４４】
また、第１可変遅延部２２および第２可変遅延部２４は、任意位置の２つのセル４０の間にイコライザを更に有する構成であってもよい。これにより、第１可変遅延部２２および第２可変遅延部２４は、セル４０を通過することにより減衰した周波数成分をイコライザにより追加して精度良く遅延をすることができる。
【００４５】
図８は、本実施形態の第２変形例に係るセル４０の構成を示す。本変形例に係る変調装置１０は、図１〜図６で説明した変調装置１０と略同一の構成および機能を採るので、図１〜図６で説明した部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
【００４６】
本変形例に係る複数のセル４０のそれぞれは、伝送線路５０と、遅延フィルタ６０と、切替部５２とを含む。伝送線路５０は、当該セル４０の入力端５４と出力端５６との間に接続される。
【００４７】
遅延フィルタ６０は、当該セル４０の入力端５４と出力端５６との間に、伝送線路５０と並列に接続される。遅延フィルタ６０は、入力端５４と出力端５６との間に接続された抵抗６２と、出力端５６と基準電位（例えばグランド）との間に接続されたコンデンサ６４とを含む。このような遅延フィルタ６０は、通過する信号を遅延させるフィルタとして機能する。
【００４８】
切替部５２は、伝送線路５０および遅延フィルタ６０の何れか一方を選択して、入力端５４に入力された信号を出力端５６から出力させる。このようなセル４０は、入力された信号を遅延フィルタ６０を通過させて出力するか、入力された信号を遅延フィルタ６０を通過させずに出力するかを切り替えることができる。従って、このようなセル４０は、通過する信号の遅延量を切り替えることができる。
【００４９】
なお、周期信号発生部２０から周期信号として矩形波信号が出力される場合、本変形例に係る第１可変遅延部２２および第２可変遅延部２４は、それぞれのセル４０の後段にドライバ６６を有する構成であってよい。ドライバ６６は、セル４０から出力された信号のレベルが所定の閾値以上であればＨ論理レベルを出力し、所定の閾値より小さければＬ論理レベルを出力する。これにより、ドライバ６６は、セル４０により波形が鈍った信号を所定の遅延時間遅延した矩形波信号に成形することができる。
【００５０】
図９は、本実施形態の第３変形例に係るセル４０の構成を示す。本変形例に係る変調装置１０は、図１〜図６で説明した変調装置１０と略同一の構成および機能を採るので、図１〜図６で説明した部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
【００５１】
本変形例に係る複数のセル４０のそれぞれは、抵抗６２と、コンデンサ６４と、切替部６８とを含む。抵抗６２は、入力端５４と出力端５６との間に接続される。コンデンサ６４は、出力端５６と基準電位（例えばグランド）との間に接続される。切替部６８は、コンデンサ６４の容量を切り替える。
【００５２】
例えば、コンデンサ６４は、出力端５６と基準電位との間に並列に接続された２つのコンデンサ素子を含む構成であってよい。この場合、切替部６８は、コンデンサ６４に含まれる一方のコンデンサ素子を、出力端５６と基準電位との間に接続するか否かを切り替える。
【００５３】
このようなセル４０は、通過する信号の遅延量を切り替えることができる。なお、本変形例に係る第１可変遅延部２２および第２可変遅延部２４も、周期信号発生部２０から周期信号として矩形波信号が出力される場合には、図８の第２変形例と同様に、それぞれのセル４０の後段にドライバ６６を有する構成であってよい。
【００５４】
図１０は、本実施形態の第４変形例に係る第１可変遅延部２２および第２可変遅延部２４の構成を示す。本変形例に係る変調装置１０は、図１〜図６で説明した変調装置１０と略同一の構成および機能を採るので、図１〜図６で説明した部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
【００５５】
本変形例に係る第１可変遅延部２２および第２可変遅延部２４は、制御電圧発生部７２と、可変遅延回路７４とを有する。制御電圧発生部７２は、設定部２６により設定された遅延時間に応じた制御電圧を発生する。制御電圧発生部７２は、一例として、ＤＡコンバータであってよい。
【００５６】
可変遅延回路７４は、周期信号発生部２０から与えられた周期信号を遅延して出力する。更に、可変遅延回路７４は、制御電圧発生部７２により発生された制御電圧に応じて遅延量が変化する。
【００５７】
可変遅延回路７４は、一例として、３個の抵抗８２と、入力用コンデンサ８４と、出力用コンデンサ８６と、第１の可変容量ダイオード８８−１と、第２の可変容量ダイオード８８−２と、コイル９０とを含む。３個の抵抗８２は、入力端９２と出力端９４との間に直列に接続される。３個の抵抗８２は、入力端９２から入力された周期信号を伝播して、出力端９４から出力させる。さらに、３個の抵抗８２のうちの初段の抵抗８２−１と２番目の抵抗８２−２との間の接続点には、制御電圧発生部７２により発生された直流の制御電圧が印加される。
【００５８】
入力用コンデンサ８４は、入力端９２と３個の抵抗８２のうちの初段の抵抗８２−１との間の配線に挿入される。入力用コンデンサ８４は、入力端９２から入力された周期信号の低周波成分を除去する。
【００５９】
出力用コンデンサ８６は、３個の抵抗８２のうち最後の抵抗８２―３と出力端９４との間の配線に挿入される。出力用コンデンサ８６は、３個の抵抗８２を伝播した周期信号に重畳された低周波成分を除去して、出力端９４から出力させる。
【００６０】
第１の可変容量ダイオード８８−１は、初段の抵抗８２−１と２番目の抵抗８２−２との間の接続点と、基準電位（例えばグランド）との間に接続される。第１の可変容量ダイオード８８−１は、初段の抵抗８２−１と２番目の抵抗８２−２との間の接続点の直流電位に応じて容量が変化する。
【００６１】
第２の可変容量ダイオード８８−２は、２番目の抵抗８２−１と最後の抵抗８２−３との間の接続点と、基準電位との間に接続される。第２の可変容量ダイオード８８−２は、２番目の抵抗８２−１と最後の抵抗８２−３との間の接続点の直流電位に応じて容量が変化する。
【００６２】
コイル９０は、制御電圧発生部７２と、初段の抵抗８２−１と２番目の抵抗８２−２との間の配線に挿入される。コイル９０は、入力端９２から出力端９４へと伝播する周期信号の成分が制御電圧発生部７２へ流れることを遮断する。
【００６３】
このような可変遅延回路７４は、制御電圧発生部７２が発生した制御電圧に応じて第１の可変容量ダイオード８８−１および第２の可変容量ダイオード８８−２の容量が変化する。これにより、可変遅延回路７４は、制御電圧発生部７２が発生した制御電圧に応じた遅延量で、周期信号を遅延することができる。なお、可変遅延回路７４は、このような構成に限らず、可変容量ダイオード８８を用いた他の構成の回路であってもよい。
【００６４】
図１１は、本実施形態の第５変形例に係る遅延信号の一例を示す。本変形例に係る変調装置１０は、図１〜図６で説明した変調装置１０と略同一の構成および機能を採るので、図１〜図６で説明した部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
【００６５】
本変形例において、周期信号発生部２０は、周期信号よりも高い周波数のクロックを発生する。周期信号発生部２０は、一例として、周期信号のＭ倍（Ｍは１より大きい整数）の周波数のクロックを発生する。
【００６６】
そして、本変形例において、第１可変遅延部２２および第２可変遅延部２４のそれぞれは、周期信号発生部２０が発生したクロックを周期信号と同一周波数に分周した信号であって、周期信号から設定された遅延時間に対応するクロック数分遅延した信号を出力する。
【００６７】
第１可変遅延部２２および第２可変遅延部２４は、一例として、クロックを周期信号と同一周波数に分周する分周器と、分周器の分周開始位置を与えられた遅延時間に応じて変化させる制御部とを含む構成であってよい。本変形例に係る変調装置１０によれば、比較的に周波数が遅い周期信号を変調することができる。
【００６８】
図１２は、本実施形態に係る試験装置１１０の構成を示す。本実施形態に係る試験装置１１０は、被試験デバイス２００に変調信号を与えて、被試験デバイス２００を試験する。
【００６９】
試験装置１１０は、データ発生部１２２と、変調装置１０と、取得部１２４と、判定部１２６とを備える。データ発生部１２２は、被試験デバイス２００に与えるべき変調信号の振幅および位相を指定する。
【００７０】
変調装置１０は、データ発生部１２２により指定された振幅および位相に応じた変調信号を被試験デバイス２００に与える。変調装置１０は、図１から図１１で説明した本実施形態に係る変調装置１０であるので、詳細な説明を省略する。
【００７１】
取得部１２４は、与えられた変調信号に応じて被試験デバイス２００が出力する信号を取得する。判定部１２６は、取得部１２４が取得した信号に基づき被試験デバイス２００の良否を判定する。
【００７２】
本実施形態に係る試験装置１１０は、被試験デバイス２００に与える変調信号を変調装置１０により生成するので、構成を小さくすることができる。さらに、試験装置１１０は、安定して精度良く被試験デバイス２００を試験することができる。
【００７３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００７４】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００７５】
１０  変調装置、２０  周期信号発生部、２２  第１可変遅延部、２４  第２可変遅延部、２６  設定部、２８  第１増幅部、３０  第２増幅部、３２  加算部、４０  セル、４２  制御部、５０  伝送線路、５２  切替部、５４  入力端、５６  出力端、６０  遅延フィルタ、６２  抵抗、６４  コンデンサ、６６  ドライバ、６８  切替部、７２  制御電圧発生部、７４  可変遅延回路、８２  抵抗、８４  入力用コンデンサ、８６  出力用コンデンサ、８８  可変容量ダイオード、９０  コイル、９２  入力端、９４  出力端、１１０  試験装置、１２２  データ発生部、１２４  取得部、１２６  判定部、２００  被試験デバイス
【図１】
2011087086.tif 000003
【図２】
2011087086.tif 000004
【図３】
2011087086.tif 000005
【図４】
2011087086.tif 000006
【図５】
2011087086.tif 000007
【図６】
2011087086.tif 000008
【図７】
2011087086.tif 000009
【図８】
2011087086.tif 000010
【図９】
2011087086.tif 000011
【図１０】
2011087086.tif 000012
【図１１】
2011087086.tif 000013
【図１２】
2011087086.tif 000014