(57)【要約】【課題】従来技術の光検出器アレイにおける制限を克服し、改善された性能有する光検出器アレイを提供する。【解決手段】光検出器アレイは、高抵抗低ドーピング濃度第１半導体基材と、低抵抗高ドーピング濃度第２半導体基材とによって形成される複数の光検出器を含む。前記第１及び第２半導体基材は、結合界面においてシリコン−シリコン原子接合によって互いに直接接合され、それによって、第１基材から第２基材へシャープな遷移を提供する。この光検出器アレイの製造方法も提供される。【選択図】図３
2011044717.tif 000002
【特許請求の範囲】
【請求項１】
以下から形成される複数の光検出器を含む光検出器アレイ、
（ａ）高抵抗低ドーピング濃度第１半導体基材、そして
（ｂ）低抵抗高ドーピング濃度第２半導体基材、
ここで、前記第１及び第２半導体基材は、結合界面においてシリコン−シリコン原子接合によって互いに直接接合され、それによって、前記第１基材から前記第２基材へシャープな遷移を提供する。
【請求項２】
請求項１の光検出器アレイであって、更に以下を有する、
前記第１基材の上面に形成されたｐ＋アノード、
前記第２基材の底面に形成されたアノードコンタクト、そして
前記第１基材の上面から前記第２基材の下面へ長手方向に前記第1基材と前記第２基材とを横断している複数の電気絶縁されている貫通シリコンビア、これらビアそれぞれの上部は、前記ｐ＋アノードと電気接触し、これらビアそれぞれの底部は前記アノードコンタクトと電気接触している。
【請求項３】
請求項２の光検出器アレイであって、前記ビアは低抵抗ポリシリコンで充填されている。
【請求項４】
請求項１の光検出器アレイであって、前記第１基材は、真性ｉ−型高抵抗低ドーピング濃度シリコン基材であり、そして前記第２基材は、ｎ＋＋低抵抗高ドーピング濃度シリコン基材であり、前記光検出器アレイは更に以下を含む、
前記第１基材の上面に形成されたｐ＋アノード、
ここで、前記ｐ＋アノード、前記第１基材及び前記第２基材は、Ｐ領域／真性領域／Ｎ領域（ＰＩＮ）構造を形成する。
【請求項５】
請求項１の光検出器アレイであって、前記第１基材は、真性ｉ−型高抵抗低ドーピング濃度シリコン基材であり、そして、前記第２基材は、ｎ＋低抵抗高ドーピング濃度シリコン基材であり、前記光検出器アレイは、更に以下を含む、
前記第１基材の上面に形成されたｐ＋アノード、そして
前記第２基材の裏面のカソードコンタクト拡散層。
【請求項６】
請求項１の光検出器アレイであって、前記第１基材は、真性ｉ−型高抵抗低ドーピング濃度シリコン基材であり、そして、前記第２基材は、ｎ＋＋低抵抗高ドーピング濃度シリコン基材であり、前記光検出器アレイは、更に以下を含む、
前記第１基材の上面に形成されたｐ＋アノード、そして
前記第１基材の裏面のｎ＋＋拡散層。
【請求項７】
請求項１の光検出器アレイであって、前記第２基材はカソードとして機能し、前記光検出器アレイは更に以下を含む、
前記第２基材の底面に形成され、それによって前記複数のフォトダイオードの底部において前記第２基材のための電気接続を提供するカソードコンタクト。
【請求項８】
請求項１の光検出器であって、前記複数の光検出器は前方照射タイルを形成する。
【請求項９】
放射線検出器であって、以下を有する、
（ａ）Ｘ線放射線を可視光に変換するシンチレータ層、そして
（ｂ）前記可視光を電気信号に変換するフォトダイオードアレイ、当該フォトダイオードアレイは、以下から形成される複数の光検出器を含む、
（ｉ）高抵抗低ドーピング濃度第１半導体基材、そして
（ｉｉ）低抵抗高ドーピング濃度第２半導体基材、
ここで、前記第１及び第２半導体基材は、結合界面においてシリコン−シリコン原子接合によって互いに直接接合され、それによって、前記第１基材から前記第２基材へシャープな遷移を提供する。
【請求項１０】
請求項９の放射線検出器であって、前記複数の光検出器は前方照射タイルを形成する。
【請求項１１】
Ｘ線ＣＴスキャナであって、以下を有する、
（ａ）Ｘ線放射線を可視光に変換するシンチレータ層、そして
（ｂ）前記可視光を電気信号に変換するフォトダイオードアレイ、当該フォトダイオードアレイは、以下から形成される複数の光検出器を含む、
（ｉ）高抵抗低ドーピング濃度第１半導体基材、そして
（ｉｉ）低抵抗高ドーピング濃度第２半導体基材、
ここで、前記第１及び第２半導体基材は、結合界面においてシリコン−シリコン原子接合によって互いに直接接合され、それによって、第１基材から第２基材へシャープな遷移を提供する。
【請求項１２】
請求項１１の放射線検出器であって、前記複数の光検出器は前方照射タイルを形成する。
【請求項１３】
複数のフォトダイオードを含む光検出器アレイの製造方法であって、以下の工程を有する、
（ａ）高抵抗低ドーピング濃度第１半導体基材を提供する工程、
（ｂ）低抵抗高ドーピング濃度第２半導体基材を提供する工程、そして
（ｃ）前記第１基材と前記第２半基材とを互いに結合して１つの構造を形成する工程、ここで、結合界面においてシリコン−シリコン原子接合が形成され、それによって、前記第１基材から前記第２基材へシャープな遷移を提供する。
【請求項１４】
請求項１３の方法であって、前記第１基材は、真性ｉ−型高抵抗低ドーピング濃度シリコン基材であり、そして、前記第２基材は、ｎ＋＋低抵抗高ドーピング濃度シリコン基材である。
【請求項１５】
請求項１３の方法であって、更に以下の工程を有する、
（ｄ）前記結合された単一構造を１０５０℃以上の温度にまで加熱する。
【請求項１６】
両面電極を備える複数の光検出器を含む光検出器アレイであって、前記複数の光検出器は以下を有する、
（ａ）上面と底面とを備える半導体基材、
（ｂ）前記基材の前記上面上の第１電極、
（ｃ）前記基材の前記底面上の第２電極、
（ｄ）前記基材の前記上面から前記基材の前記下面へ長手方向に前記基材を横断している複数の電気絶縁されている貫通シリコンビア、これらビアはそれらを貫通する連続電気接続を備え、ここで、これらビアそれぞれの上部は、前記第１電極と電気接続され、そして、これらビアそれぞれの底部は前記第２電極と電気接続され、それによって前記複数の光検出器に両面電極を提供している。
【請求項１７】
請求項１６の光検出器アレイであって、前記第１電極はｐ＋アノードであり、そして、前記第２電極はアノードコンタクトである。
【請求項１８】
請求項１６の光検出器アレイであって、前記ビアは、これらビアを通る前記連続電気接続を作るために使用される低抵抗ポリシリコンで充填されている。
【請求項１９】
請求項１６の方法であって、前記半導体基材は以下から形成されている、
（ａ）高抵抗低ドーピング濃度第１半導体基材、及び
（ｂ）低抵抗高ドーピング濃度第２半導体基材、
ここで、前記第１及び第２半導体基材は、結合界面においてシリコン−シリコン原子接合によって互いに直接接合され、それによって、第１基材から第２基材へシャープな遷移を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２００９年８月２０日出願の米国特許出願Ｎｏ．６１／２３５，５９６の優先権を主張するものである。
【背景技術】
【０００２】
シリコンフォトダイオードのアレイを使用する光検出器は、医療用撮像装置に一般的に使用されている。米国特許公開Ｎｏ．２００６／００９７２９０（Hietanen）は、そのようなアレイに使用される様々な構造を記載している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許公開Ｎｏ．２００６／００９７２９０
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術のアレイにおける制限を克服し、改善された性能を提供する改良アレイがいまだ求められている。本出願はこの要望を満たすものである。
【課題を解決するための手段】
【０００５】
光検出器アレイは、高抵抗低ドーピング濃度第１半導体基材と、低抵抗高ドーピング濃度第２半導体基材とによって形成される複数の光検出器を含む。前記第１及び第２半導体基材は、結合界面においてシリコン−シリコン原子接合によって互いに直接接合され、それによって、第１基材から第２基材へシャープな遷移を提供する。この光検出器アレイの製造方法も提供される。
【図面の簡単な説明】
【０００６】
【図１】本発明の好適実施例によるＳｉ−Ｓｉ材を使用した典型的なＰＩＮ（Ｐ領域／真性領域／Ｎ領域）ドーピングプロファイルを図示している。
【図２】本発明の好適実施例による製造の流れを図示している。
【図３】本発明の好適実施例による互いに接合された二つのウエハ基材を有するフォトダイオードアレイとしての半導体デバイスを図示している。
【図４】本発明の好適実施例によるバンプ末端ターミネーションを図示している。
【図５】本発明の好適実施例による放射線検出器を図示している。
【図６】本発明の好適実施例による、Ｘ線源（Ｘ線管）と放射線検出器とを有する撮像システムを図示している。
【図７】本発明の好適実施例による、複数のフォトダイオードの製造方法を図示している。
【図８】本発明の好適実施例による、トランペット・エッチ処理のパラメータを示している。
【図９】本発明の好適実施例による、互いに接合された二つのウエハ基材の別実施例を図示している。
【図１０】本発明の好適実施例による、互いに接合された二つのウエハ基材の別実施例を図示している。
【図１１】本発明の好適実施例による、互いに接合された二つのウエハ基材の別実施例を図示している。
【発明を実施するための形態】
【０００７】
要約及び本出願の好適実施例の以下の記載は、添付の図面を参照して読むことによって更に良く理解されるであろう。本出願を例示する目的で、これら図面には、現時点において好適とされる実施例が図示されている。但し、本出願は、これらの図示された厳密な構成及び手段に限定されるものではない。
【０００８】
ここで使用される用語は便宜的なものであって本発明に対する限定として解釈されてはならない。
【０００９】
二つの特殊形成されたシリコン基材のシリコン−シリコン（Ｓｉ−Ｓｉ）接合によって形成された複数のサブアレイ光検出器、具体的には、低ドーピング濃度のシリコン基材に接合された高ドーピング濃度のシリコン基材、を含む光検出器アレイが提供される。一方の基材（低ドーピング濃度基材）の上面と他方の基材（高ドーピング濃度基材）の下面との上の連続アノードカソード接続のために前記両基材上にプリント配線回路が提供される。
【００１０】
このような構造の利点には以下が挙げられる。
１．応答性を改善するためのより高抵抗の真性領域（真性層又はｉ−層）が可能となる。
２．キャパシタンスが低くなる。
３．Low Costのコストが低くなる
４．前方点灯フォトダイオード構成が可能となる。
５．シリコン貫通電極（ビア）（ＴＳＶ）が提供される。
６．フォトダイオードアノードと前記貫通孔ビア （ＴＳＶ）との間の接続のために、一方の基材（低ドーピング濃度基材）の上面にプリント配線回路を設けることが可能となる。
７．フォトダイオードカソードと前記貫通孔ビア （ＴＳＶ）との間の接続のために、他方の基材（高ドーピング濃度基材）の底面にプリント配線回路を設けることが可能となる。
【００１１】
本発明の一好適実施例は、複数のフォトダイオードを有する前方点灯タイルを提供する。前記フォトダイオードは、互いに接合された二つの固有に異なる基材濃度を使用して形成される。第１の半導体基材は、低濃度である第１のドーピング濃度を有する。第２の半導体基材は、高濃度である第２のドーピング濃度を有する。これら第１及び第２半導体基材間にシリコン−ｏｎ−シリコン原子結合が形成されて前記高濃度基材から低濃度基材へのシャープな遷移を提供するほぼ完全な高濃度／低濃度ジャンクションが形成される。
【００１２】
（１）図１は、Ｓｉ−Ｓｉ材を使用した典型的なＰＩＮ（Ｐ領域／真性領域／Ｎ領域）ドーピングプロファイルを図示している。
【００１３】
図２に図示されているように、前記複数のフォトダイオードは、両基材から電気絶縁された互いに隣接する貫通孔導電ビアを備えている（図２中、「ＳＯＩ」は「シリコン−ｏｎ−絶縁材」を表し、「ＴＳＶ」はシリコン貫通孔ビアを表す）。
【００１４】
図３は、「高低直接シリコン−シリコン接合基材」として示された、互いに接合された二つのウエハ基材を含むフォトダイオードアレイとして構成された半導体デバイスを図示している。一好適実施例において、前記基材は、（１）真性ｉ−型高抵抗低濃度第１基材（ここで「第１基材」又は「ｉ−層」と呼ぶ）と、（２）ｎ＋＋低抵抗高濃度（高濃度ドーピング）第２基材（ここで「第２基材」と呼ぶ）、とを有する。前記第２基材はカソードとして機能する。
【００１５】
前記二つの基材間には、図３において、「第１基材−第２基材接合界面」として示されている接合界面が存在する。高温処理中に、低濃度の前記第１基材（ｉ−層）と高濃度の前記第２基材（カソードウエハ）との間で、実際に第１基材内への遷移が生じる。
【００１６】
複数のドーピングされた電気絶縁シリコン貫通ビアが第１基材の上部から第２基材の下部へ長手方向に第１基材と第２基材とを横断している。これらのビアは、連続アノード・カソード電気接続を含む。前記ビアは、低抵抗ポリシリコンによって充填することができる。
【００１７】
前記第１基材の上部にはｐ＋アノードが形成され、これは前記ビアに電気接続されている。前記第１基材の上部内にアノードｐ＋拡散層が形成される。前記第２基材の底部（下面又は裏面）にはカソードコンタクトが形成され、これによってウエハデバイスの底部又はベースにおいて前記カソード（第２基材）のための電気接続を提供している。前記第２基材の底部（下面又は裏面）には、前記ビアの電気接続部との電気接触状態でアノードコンタクトも形成され、これによってウエハデバイスの底部又はベースにおいて前記アノードのための電気接続を提供している。これらにより、前記ｐ＋アノード、ｉ−層（第１基材）及びｎ＋＋第２基材によって、ＰＩＮ構造が形成されている。
【００１８】
前記ｉ−層は、第２基材の前記カソードコンタクト領域から前記アノードを分離している。従って、前記ｉ−層は、前記半導体デバイスの表面の第１基材上の複数のフォトダイオードを前記第２基材の前記カソードコンタクト領域から分離する。前記ｉ−層は、その内部で空乏領域（アノードがカソードに対してバイアスされる時）が広がる領域である。それは、入ってくる放射線によって電子正孔対が形成される領域である。これらの対は、光がデバイス上で光る時に最終的にアノードとカソードとの間に流れる電流の量子である。
【００１９】
図９−１１は、本発明の範囲に含まれる互いに接合された二つのウエハ基材の別実施例を図示している。図３において、前記第１基材は、その上部にｐ＋アノードが形成されたｉ−層であり、第２基材は、図９に単純化されて図示されているように、ｎ＋基材である。図１０においては、第２基材は、その上部にｐ＋アノードが形成されたｉ−層である第１基材にその裏面が接合されたカソードコンタクト拡散層を有するｎ＋基材である。図１１では、第１基材は、更に、その裏面においてｎ＋＋第２基材に接合されたｎ＋＋拡散層を有する。
【００２０】
システムへのアノード／カソードターミネーション接続は、チップスケールのハンダバンプと両面電極とのアレイを含む。前記バンプターミネーションは、図４に図示されている。フォトダイオードのための電気接続電極は、第１基材表面上において前記貫通孔ビアの上部に接続された第１基材の表面上の電極と、前記貫通孔ビアの底部材に接続された第２基材の反対側の表面上の別の電極とを有する。
【００２１】
図５は、ｘ線放射線を可視光に変換するシンチレータ層と、ＰＩＮフォトダイオードアレイと、アドレス可能なアレイパッケージマウントとを備える放射線検出器を図示している。
【００２２】
図６は、ｘ線源（ｘ線管）と、放射線検出器とを有する撮像システムを図示している。前記ｘ線源は、前記放射線検出器に面し、コンピュータによってこの源と検出器とを制御して前記放射線検出器からの電気信号を処理する。
【００２３】
前記放射線検出器は、少なくとも１つの前方照射フォトダイオードを有する。一好適実施例において、前記フォトダイオードは、図３に図示され上述した構成を有する。前記システムへのアノード−カソード末端接続は、同様に上述したチップスケールのハンダバンプのアレイを有する。
【００２４】
前記複数のフォトダイオードの製造方法は以下の工程を含む（図７も参照）。
【００２５】
〔１．第１基材の作成〕：
Ｓｉ−Ｓｉ基材のための出発ベースとして、低ドーピング濃度の超フラットなウエハが必要とされる。このウエハは、市販のシリコンウエハを精密研磨機で機械的に研磨することによって開発される。この研磨技術は完全に自動化されており、その処理能力は、１００ｍｍ−２００ｍｍのシリコンウエハ上での総厚み変化（ＴＴＶ）を＜０．３μｍ以下にまで低減可能であるとともに、そのウエハの形状を、そのそれぞれが非常に低いＴＴＶを有し、かつ、反復可能な形状を有するようにすることができるものである。この基材の絶対厚は、又、＋／−０．５μｍ以下にまで非常に厳格に制御される。現在の処理においては、絶対厚は、１５０ｍｍのウエハに対して研磨後のウエハを３００μｍにまで確実に取り扱うことが出来る能力のみよって制限される。
【００２６】
〔２．第２基材〕：
高濃度基材ウエハを選択し、この基材ウエハをその所望の厚みにまで研磨した後、デバイスウエハに対して確実に接合可能な高品質の表面を提供するように第２基材を研磨する。自動化された精密研磨機がウエハ形状を保持するようにパラメータを注意深く制御する。研磨によって生じるＴＴＶの増大は、研磨処理によって生じた下方のシリコン結晶への損傷を修復するためにのみ必要な量のシリコンを除去することによって最小化される。現在の能力では、一定のウエハ形状を維持しつつ、１００ｍｍ−１５０ｍｍのウエハに対してＴＴＶ処理後研磨を＜０．６μｍまで制御することが可能である。研磨された表面の品質は、市販のシリコンウエハ供給業者によって提供されている基準に極めて良好に匹敵する。平均粗さは、通常、およそ３Ａ−４Ａ（２５μｍ  ｘ  ２５μｍのサンプルでの測定）である。ウエハの絶対厚は、ハンドル研磨からくるウエハの絶対厚の変化を＋／−０．５μｍ以下に厳格に制御される。
【００２７】
〔３．ウエハ結合〕：
前記第１基材と第２基材とを、その接触前にいずれかのウエハ上の全ての粒子が除去されるように非常に制御された条件下で互いに引き寄せる（図７）。これが行われる環境は、クラスＩ（ＩＳＯ１４６４４基準）以上にまで局所的にフィルタリングされる。工作機器を完全に自動化し、必要に応じて、ウエハ結合を、空気、真空又は不活性気体中で行うことができる。機器は、ここでも再び用途及び処理に応じてデバイス上に親水性又は疎水性表面を提供し結合前にウエハを使用するために使用することが可能な、統合洗浄機器を有する。結合されたウエハを炉内で１０５０℃以上で加熱することによって最大強度のウエハ結合が完成する。
【００２８】
〔４．シリコン深堀エッチング〕：
高アスペクト比シリコンエッチング用の５μｍ／分のエッチング速度を有する強反応性イオンエッチング（DRIE）ＩＣＰ異方性エッチング工具は、トランペットエッチング処理を使用する。図８を参照。
【００２９】
乾燥熱又は低圧ＣＶＤ  ＴＥＯＳ−沈殿酸化物及び低温ＣＶＤポリシリコン処理（ＣＶＤ処理は炉式バッチ処理である）の任意の組み合わせを使用してＴａ酸化物／ポリリフィルを利用する。典型的な構成は、ＴＥＯＳライナー後にポリシリコンバルクリフィルを行うものである。このスキームの範囲内で、０．２μｍから１．０μｍまでのＴＥＯＳライナー処理沈殿側壁厚が、７０%〜１００%の上面適合率で可能である。使用される標準的なポリシリコン沈殿処理は２μｍ沈殿処理である。１０μｍもの幅のあるトレンチをリフィルするためには、完全なリフィルが達成されるまで反復沈殿が行われる。ＴＥＯＳ及びポリシリコン沈殿に対する処理制御は、＋／−１０Ｃ%以上である。
【００３０】
〔５．平坦化〕：
トレンチリフィル中、ポリシリコン沈殿物が結合したウエハの表面上に形成される。研磨平坦化処理を使用し、これは、好ましくは、酸化物ではなくポリシリコンを、これら二つの材料間の相対硬度の差を利用することによって除去する。この処理の本質は、上部のポリシリコンを除去して、ＴＥＯＳ酸化物上で止めてその後の処理のための平坦なウエハ表面を残すことである。
【００３１】
〔６．アノード／カソード形成〕：
この連続アノード−カソード接続は、Ｓｉ−Ｓｉ結合デバイス中に、少なくとも１つの電極回路と、第１基材を第１マスクによって選択的にマスキングし第１基材をドーピングして真性領域側にアノードを形成する１つの電気絶縁された貫通穴ビアとを有する。前記第２基材は、更に、この第２基材の底面上にアノードターミネーションとカソードターミネーションとの両方を備える底面上に少なくとも１つの電極回路を有する。これらのアノード−カソードターミネーション及び電極回路は、前記第１基材真性層を第２ｎ＋＋基材へ接合した後に第２基材を第２マスクで選択的にマスキングし、両面アラインメント技術を利用することによって形成される。
【００３２】
本発明のもう一つの好適実施例は、Ｘ線を可視光に変換するＸ線感応シンチレータを使用する放射線検出器を提供し、その後、フォトダイオードアレイによってこの可視光をＣＭＯＳ集積センサ回路へのアドレス可能な電気信号に変換する。この放射線検出器は、少なくとも１つの前方照射フォトダイオードを有する。一好適実施例において、前記フォトダイオードは、図３に図示し上述した構成を有する。前記システムへのアノード−カソード末端接続は、これも又上述したチップスケールのハンダバンプのアレイを有する。
【００３３】
以上、上述した実施例に対して本発明の広い発明概念から逸脱することなく改造を行うことが可能であると当業者には理解されるであろう。従って、本発明はここに開示した特定の実施例に限定されるものではなく、本発明の要旨及び範囲内の改変を含むことが意図される。
【図１】
2011044717.tif 000003
【図２】
2011044717.tif 000004
【図３】
2011044717.tif 000005
【図４】
2011044717.tif 000006
【図５】
2011044717.tif 000007
【図６】
2011044717.tif 000008
【図７】
2011044717.tif 000009
【図８】
2011044717.tif 000010
【図９】
2011044717.tif 000011
【図１０】
2011044717.tif 000012
【図１１】
2011044717.tif 000013
【外国語明細書】
2011044717000001.pdf
2011044717000002.pdf
2011044717000003.pdf
2011044717000004.pdf