(57)【要約】【課題】画像信号の伝送遅延を抑えること。【解決手段】シリアル入力された１フレームの画像データに含まれる同期信号から得た書き込みタイミングに基づいて、メモリに画像データを書き込む。次に、１フレームの画像データのうち、１ライン目からｎライン毎に１フレームの最大ライン数に達するまで画像データを順に読み出す。次に、読み出した画像データを、１ラインが半分となる長さで１ライン毎に分割し、１ライン毎に分割された画像データの垂直ラインを合わせて交互に並べて得るｎ個の分割画像からなる分割画像データを得る。そして、ｎ個の分割画像毎に分割画像の１ライン目から順にパラレル出力する。そして、メモリから読み出されてパラレル入力されるｎ個の分割画像データをシリアル変換して得る画像信号を、３Ｇ  ＨＤ−ＳＤＩフォーマット、又はＨＤ−ＳＤＩ  デュアルリンクフォーマットのいずれかの伝送規格を用いて出力する。【選択図】図３
2011044826.tif 000002
【特許請求の範囲】
【請求項１】
シリアル入力された画像信号からなる１フレームの画像データのうち、１ライン目からｎライン毎に前記１フレームの最大ライン数に達するまで、それぞれｎ個の第１の分割画像からなる第１の分割画像データをメモリに書き込む書き込み制御部と、
前記メモリに書き込まれた前記ｎ個の第１の分割画像データを順に読み出し、読み出した前記ｎ個の第１の分割画像データを、１ラインが半分となる長さで１ライン毎に分割し、前記１ライン毎に分割された画像データの垂直ラインを合わせて交互に並べて得るｎ個の第２の分割画像からなる第２の分割画像データを、前記ｎ個の第２の分割画像毎に前記第２の分割画像の１ライン目から順にパラレル出力する読み出し制御部と、
前記読み出し制御部によって前記メモリから読み出されてパラレル入力される前記ｎ個の第２の分割画像データをシリアル変換して得る画像信号を、３Ｇ  ＨＤ−ＳＤＩフォーマット、又はＨＤ−ＳＤＩ  デュアルリンクフォーマットのいずれかの伝送規格を用いて出力するｎ個のパラレルシリアル変換部と、を備える
信号送信装置。
【請求項２】
更に、前記読み出し制御部の制御によって、前記メモリからパラレル入力された前記ｎ個の第２の分割画像データのそれぞれに対して、前記ｎ個の第２の分割画像のいずれであるかを識別する識別情報が含まれる補助データを挿入して、それぞれ前記ｎ個のパラレルシリアル変換部に前記第２の分割画像データを出力するｎ個の補助データ挿入部を備える
請求項１記載の信号送信装置。
【請求項３】
前記読み出し制御部は、前記書き込み制御部が前記メモリに、前記１フレームの画像データを前記第１の分割画像データとしてライン毎に書き込む途中から、前記メモリより１ライン毎に前記第１の分割画像データを読み出す
請求項１又は２記載の信号送信装置。
【請求項４】
シリアル入力された画像信号からなる１フレームの画像データのうち、１ライン目からｎライン毎に前記１フレームの最大ライン数に達するまで、それぞれｎ個の第１の分割画像からなる第１の分割画像データをメモリに書き込むステップと、
前記メモリに書き込まれた前記ｎ個の第１の分割画像データを順に読み出し、読み出した前記ｎ個の第１の分割画像データを、１ラインが半分となる長さで１ライン毎に分割し、前記１ライン毎に分割された画像データの垂直ラインを合わせて交互に並べて得るｎ個の第２の分割画像からなる第２の分割画像データを、前記ｎ個の第２の分割画像毎に前記第２の分割画像の１ライン目から順にパラレル出力するステップと、
前記メモリから読み出されてパラレル入力される前記ｎ個の第２の分割画像データをシリアル変換して得る画像信号を、３Ｇ  ＨＤ−ＳＤＩフォーマット、又はＨＤ−ＳＤＩ  デュアルリンクフォーマットのいずれかの伝送規格を用いて出力するステップと、を含む
信号送信方法。
【請求項５】
３Ｇ  ＨＤ−ＳＤＩフォーマット、又はＨＤ−ＳＤＩ  デュアルリンクフォーマットのいずれかの伝送規格を用いてシリアル入力される画像信号からなる１フレームの画像をｎ個に分割した第１の分割画像からなるｎ個の第１の分割画像データをそれぞれパラレル変換するｎ個のシリアルパラレル変換部と、
パラレル入力された前記ｎ個の第１の分割画像データ毎に、隣り合う１組毎の奇数ラインと偶数ラインを１本の水平ラインの画像データとして結合し、前記結合した画像データをｎ個の第２の分割画像からなるｎ個の第２の分割画像データとしてメモリに書き込む書き込み制御部と、
前記メモリから前記ｎ個の第２の分割画像データを、１フレームの画像データに含まれる１本の水平ラインとして、１個目の前記第２の分割画像データから順にｎ個目の前記第２の分割画像データまで、かつ、前記第２の分割画像の１ライン目から最大ライン数に達するまで、前記メモリに書き込んだ書き込みタイミングに合わせて読み出した前記１フレームの画像データを出力する読み出し制御部と、を備える
信号受信装置。
【請求項６】
更に、前記シリアルパラレル変換部からパラレル入力された前記ｎ個の第１の分割画像データのそれぞれに挿入される、前記ｎ個の第１の分割画像のいずれであるかを識別する識別情報が含まれる補助データを読み取る補助データ読み取り部を備え、
前記書き込み制御部は、前記識別情報に基づいて、前記パラレル入力された前記ｎ個の第１の分割画像データを識別して前記メモリに書き込む
請求項５記載の信号受信装置。
【請求項７】
前記読み出し制御部は、前記書き込み制御部が前記メモリに、前記結合した１本の水平ラインとなる前記第２の分割画像データを１ライン毎に書き込んだ後、前記メモリから１ライン毎に前記１フレームの画像データを読み出す
請求項５又は６記載の信号受信装置。
【請求項８】
３Ｇ  ＨＤ−ＳＤＩフォーマット、又はＨＤ−ＳＤＩ  デュアルリンクフォーマットのいずれかの伝送規格を用いてシリアル入力される画像信号からなる１フレームの画像をｎ個に分割した第１の分割画像からなるｎ個の第１の分割画像データをそれぞれパラレル変換するステップと、
パラレル入力された前記ｎ個の第１の分割画像データ毎に、隣り合う１組毎の奇数ラインと偶数ラインを１本の水平ラインの画像データとして結合し、前記結合した画像データをｎ個の第２の分割画像からなるｎ個の第２の分割画像データとしてメモリに書き込むステップと、
前記メモリから前記ｎ個の第２の分割画像データを、１フレームの画像データに含まれる１本の水平ラインとして、１個目の前記第２の分割画像データから順にｎ個目の前記第２の分割画像データまで、かつ、前記第２の分割画像の１ライン目から最大ライン数に達するまで、前記メモリに書き込んだ書き込みタイミングに合わせて、前記メモリから読み出した前記１フレームの画像データを出力するステップと、を含む
信号受信方法。
【請求項９】
シリアル入力された画像信号からなる１フレームの画像データのうち、１ライン目からｎライン毎に前記１フレームの最大ライン数に達するまで、それぞれｎ個の第１の分割画像からなる第１の分割画像データをメモリに書き込む第１の書き込み制御部と、
前記メモリに書き込まれた前記ｎ個の第1の分割画像データを順に読み出し、読み出した前記ｎ個の第１の分割画像データを、１ラインが半分となる長さで１ライン毎に分割し、前記１ライン毎に分割された画像データの垂直ラインを合わせて交互に並べて得るｎ個の第２の分割画像からなる第２の分割画像データを、前記ｎ個の第２の分割画像毎に前記第２の分割画像の１ライン目から順にパラレル出力する第１の読み出し制御部と、
前記第１の読み出し制御部によって前記メモリから読み出されてパラレル入力される前記ｎ個の第２の分割画像データをシリアル変換して得る画像信号を、３Ｇ  ＨＤ−ＳＤＩフォーマット、又はＨＤ−ＳＤＩ  デュアルリンクフォーマットのいずれかの伝送規格を用いて出力するｎ個のパラレルシリアル変換部と、を有する信号送信装置と、
前記ｎ個のパラレルシリアル変換部にそれぞれ接続され、前記パラレルシリアル変換部から３Ｇ  ＨＤ−ＳＤＩフォーマット、又はＨＤ−ＳＤＩ  デュアルリンクフォーマットのいずれかの伝送規格を用いてシリアル入力される画像信号からなる前記ｎ個の第２の分割画像データをそれぞれパラレル変換するｎ個のシリアルパラレル変換部と、
パラレル入力された前記ｎ個の第２の分割画像データ毎に、隣り合う１組毎の奇数ラインと偶数ラインを１本の水平ラインの画像データとして結合し、前記結合した画像データを前記ｎ個の第１の分割画像データとしてメモリに書き込む第２の書き込み制御部と、
前記メモリから前記ｎ個の第１の分割画像データを、１フレームの画像データに含まれる１本の水平ラインとして、１個目の前記第１の分割画像データから順にｎ個目の前記第１の分割画像データまで、かつ、前記第１の分割画像の１ライン目から最大ライン数に達するまで、前記書き込みタイミングに合わせて読み出した前記１フレームの画像データを出力する第２の読み出し制御部と、を有する信号受信装置と、を備える
信号伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、高精細画像の画像信号を伝送する場合に適用して好適な信号送信装置、信号送信方法、信号受信装置、信号受信方法、及び信号伝送システムに関する。
【背景技術】
【０００２】
現行の１フレームが１９２０サンプル×１０８０ラインの画像信号であるＨＤ（High Definition）信号を超える、超高精細画像信号の受像システムや撮像システムの開発が進んでいる。そして、近年は、一般に４Ｋ画像と呼ばれる、１フレームが４０９６サンプル×２１６０ラインからなる画像信号を用いた画像が実用化されつつある。４Ｋ画像はデータ量が多くなるため、例えばカメラとして用いられる信号送信装置から、編集器として用いられる信号受信装置に伝送するためには、１フレームを所定数に分割して転送する技術があった。この技術として、例えば、１画面を十字に４分割して得られる２０４８サンプル×１０８０ラインの画像を転送する場合があった。
【０００３】
特許文献１には、ｎチャンネルの第１の画像信号に多重化処理を施した後、１０Ｇｂｐｓ以上とするビット列データを成す第２の画像信号に変換して、送出する技術が開示されている。
【０００４】
特許文献２には、１０Ｇｂｐｓ以上とするビット列データが、特定の画像信号に基づいて形成された場合に、受け取ったビット列データから、特定の画像信号を再生するｎチャンネルの第２の画像信号を得る技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３２８４９４号公報
【特許文献２】特開２００６−７４５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上述したように１画面を十字に４分割して伝送すると、最低でも１／２フレーム（５４０ライン）程度の遅延時間を要するため、分割画像の遅延が大きくなってしまう。また、データを変換するために要するメモリの容量も１フレーム分程必要であったため、コストがかさんでいた。また、特許文献１及び２に開示された技術を用いたとしても、この遅延時間を短縮することは困難であった。
【０００７】
本発明はこのような状況に鑑みて成されたものであり、画像信号の伝送遅延を抑えることを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、シリアル入力された画像信号からなる１フレームの画像データのうち、１ライン目からｎライン毎に１フレームの最大ライン数に達するまで、それぞれｎ個の第１の分割画像からなる第１の分割画像データをメモリに書き込む。
次に、メモリに書き込まれたｎ個の第１の分割画像データを順に読み出し、読み出したｎ個の第１の分割画像データを、１ラインが半分となる長さで１ライン毎に分割する。
次に、１ライン毎に分割された画像データの垂直ラインを合わせて交互に並べて得るｎ個の第２の分割画像からなる第２の分割画像データを、ｎ個の第２の分割画像毎に第２の分割画像の１ライン目から順にパラレル出力する。
そして、メモリから読み出されてパラレル入力されるｎ個の第２の分割画像データをシリアル変換して得る画像信号を、３Ｇ  ＨＤ−ＳＤＩフォーマット、又はＨＤ−ＳＤＩ  デュアルリンクフォーマットのいずれかの伝送規格を用いて出力するものである。
【０００９】
また、本発明は、シリアル入力される画像信号からなる１フレームの画像をｎ個に分割した第１の分割画像からなるｎ個の第１の分割画像データをそれぞれパラレル変換する。この画像信号の入力は、３Ｇ  ＨＤ−ＳＤＩフォーマット、又はＨＤ−ＳＤＩ  デュアルリンクフォーマットのいずれかの伝送規格を用いて行われる。
次に、パラレル入力されたｎ個の第１の分割画像データ毎に、隣り合う１組毎の奇数ラインと偶数ラインを１本の水平ラインの画像データとして結合する。
次に、結合した画像データをｎ個の第２の分割画像からなるｎ個の第２の分割画像データとしてメモリに書き込む。
次に、メモリからｎ個の第２の分割画像データを、１フレームの画像データに含まれる１本の水平ラインとして、１個目の第２の分割画像データから順にｎ個目の第２の分割画像データまで読み出す。
そして、第２の分割画像の１ライン目から最大ライン数に達するまで、メモリに書き込んだ書き込みタイミングに合わせて、メモリから読み出した１フレームの画像データを出力する。
【００１０】
このようにしたことで、１フレームの画像データをｎライン毎に読み出し、１ラインの画像データを分割し、垂直ラインを合わせた分割画像からなる分割画像データの画像信号を送信する。
また、送信側と逆の手順で、分割画像データの画像信号を受信し、分割画像データから読み出した偶数ラインと奇数ラインの画像データを結合し、１本の水平ラインとして１フレームの画像データを再構成することが可能となった。
【発明の効果】
【００１１】
本発明によれば、１フレームの画像データをｎ個の分割画像データに分割し、ｎ個の分割画像毎に分割画像データを所定の伝送規格で並列に送信するため、画像信号の送信遅延を抑えることができるという効果がある。また、並列して受信したｎ個の分割画像データから１フレームの画像データを再構成するため、わずかな遅延時間で１フレームの画像データの画像信号を順次伝送できるという効果がある。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施の形態における信号伝送システムの構成例を示すブロック図である。
【図２】本発明の第１の実施の形態における信号送信装置の構成例を示すブロック図である。
【図３】本発明の第１の実施の形態における信号送信装置が画像データを分割する例を示す説明図である。
【図４】本発明の第１の実施の形態における信号送信装置がメモリから分割画像を読み出す場合におけるライン精度でのタイミングチャートである。
【図５】本発明の第１の実施の形態における信号送信装置がメモリから分割画像を読み出す場合におけるフレーム精度でのタイミングチャートである。
【図６】本発明の第１の実施の形態における信号受信装置の構成例を示すブロック図である。
【図７】本発明の第１の実施の形態における信号受信装置が分割画像を結合する例を示す説明図である。
【図８】本発明の第１の実施の形態における信号受信装置がメモリに分割画像を書き込む場合におけるライン精度でのタイミングチャートである。
【図９】本発明の第１の実施の形態における信号受信装置がメモリに分割画像を書き込む場合におけるフレーム精度でのタイミングチャートである。
【図１０】本発明の第２の実施の形態における信号送信装置の構成例を示すブロック図である。
【図１１】本発明の第２の実施の形態における信号受信装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下、発明を実施するための最良の形態（以下実施の形態とする。）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（４Ｋ画像を分割して、４つの分割画像として伝送する例）
２．第２の実施の形態（分割画像データを識別する識別情報を補助データとして挿入する例）
３．変形例
【００１４】
＜１．第１の実施の形態＞
［４Ｋ画像を分割して、４つの分割画像として伝送する例］
【００１５】
以下、本発明の第１の実施の形態について、図１〜図９を参照して説明する。本実施の形態では、４Ｋ画像の画像データに含まれる画像信号を伝送する信号伝送システム１０に適用した例について説明する。
【００１６】
信号伝送システム１０は、不図示のカメラ等から入力される４Ｋ画像の画像データを形成する画像信号を送信する信号送信装置１と、信号送信装置１から画像信号を受信する信号受信装置２を備える。本例の信号送信装置１と信号受信装置２は、４本の３Ｇ  ＨＤ−ＳＤＩまたは、４組のＨＤ−ＳＤＩデュアルリンクのいずれかの伝送規格によって定められた通信線を用いて、画像信号を送受信する。
【００１７】
信号送信装置１は、入力された１フレーム分の４Ｋ画像を、後述する所定の順序で４つの第１の分割画像（以下、分割画像Ａ′〜Ｄ′と呼ぶ場合がある。）から第２の分割画像（以下、分割画像Ａ〜Ｄと呼ぶ場合がある。）に分割する。そして、信号送信装置１は、３Ｇ  ＨＤ−ＳＤＩまたは、ＨＤ−ＳＤＩデュアルリンクのいずれかの伝送規格を用いて、分割画像Ａ〜Ｄの画像データを信号受信装置２に送信する。信号送信装置１が行う一連の処理は、画像信号の送信方法としても用いられる。
一方、信号受信装置２は、信号送信装置１から受信した分割画像Ａ〜Ｄの画像データより、１フレームの４Ｋ画像に戻し、この４Ｋ画像の画像データを後続の処理ブロックに出力する。信号受信装置２が行う一連の処理は、画像信号の受信方法としても用いられる。
【００１８】
図２は、信号送信装置１の内部構成例を示す。
信号送信装置１は、シリアル入力された４Ｋ画像の画像データを記憶するメモリ１１と、有効画素領域から出力された画像信号からなる画像データのメモリ１１への書き込みを制御する書き込み制御部１２を備える。また、メモリ１１から読み出す画像データの読み出し順を制御する読み出し制御部１３と、書き込み制御部１２のメモリ１１に書き込んだ書き込みタイミングと、読み出し制御部１３のメモリ１１に対する読み出しタイミングを発生するタイミング発生部１４を備える。
【００１９】
また、信号送信装置１は、メモリ１１から読み出された、後述する分割画像Ａ〜Ｄの分割画像データのフォーマットを伝送用のフォーマットに整えるフォーマッタ１５ａ〜１５ｄを備える。また、信号送信装置１は、フォーマッタ１５ａ〜１５ｄからパラレル入力された分割画像データをシリアルデータに変換するパラレルシリアル変換部１６ａ〜１６ｄを備える。また、信号送信装置１は、パラレルシリアル変換部１６ａ〜１６ｄから出力されたシリアルデータの画像信号の出力を増幅するドライバ部１７ａ〜１７ｄを備える。ドライバ部１７ａ〜１７ｄは、４本の３Ｇ  ＨＤ−ＳＤＩまたは、４組のＨＤ−ＳＤＩデュアルリンクに接続され、分割画像Ａ〜Ｄの画像信号を出力する。
【００２０】
ここで、信号送信装置１が備える各ブロックの動作例について説明する。
まず、外部の撮像装置等からシリアル入力された１フレームの４Ｋ画像の画像データは、タイミング発生部１４に入力する。タイミング発生部１４は、入力した画像データに含まれる同期信号に基づいて、書き込み制御部１２がメモリ１１への画像データを書き込む書き込みタイミングを指示する書き込み制御信号を生成する。
【００２１】
書き込み制御部１２は、シリアル入力された画像信号からなる１フレームの画像データのうち、１ライン目からｎライン毎に１フレームの最大ライン数に達するまで、それぞれｎ個の第１の分割画像からなる第１の分割画像データをメモリ１１に書き込む。本例では、ｎ＝４としている。また、第１の分割画像は、垂直ラインを合わせると、例えば、４０９６サンプル×５４０ラインの分割画像に対応する。
【００２２】
メモリ１１に書き込まれた第１の分割画像データは、読み出し制御部１３によって、第１ライン、第５ライン、第９ライン、・・のように、４ライン毎に順に読み出される。そして、読み出し制御部１３は、読み出した第１の分割画像データを、１ラインが半分となる長さで１ライン毎に分割する。例えば、読み出し制御部１３は、４０９６サンプル×５４０ラインの画像データを、２０４８サンプル目を境界とする、前側と後側のラインに１ライン毎に分割する。
【００２３】
そして、読み出し制御部１３は、１ライン毎に分割された画像データの垂直ラインを合わせて交互に並べて得る４個の第２の分割画像からなる第２の分割画像データを、４個の第２の分割画像毎に、第２の分割画像の１ライン目から順にパラレル出力する。例えば、第２の分割画像は、１ライン毎に分割した第１の分割画像データの前側のラインと後側のラインの画像データの垂直ラインを合わせて交互に並べた、２０４８サンプル×１０８０ラインの分割画像に対応する。そして、読み出し制御部１３は、第２の分割画像データを後段のフォーマッタ１５ａに送る。
【００２４】
また、読み出し制御部１３は、第２ライン、第６ライン、第１０ライン、・・と言うように、４ライン毎にメモリ１１から画像データを読み出し、４０９６サンプル×５４０ラインの第１の分割画像データを得る。そして、読み出し制御部１３は、第１の画像データの水平ラインを分割して並べた２０４８サンプル×１０８０ラインの第２の分割画像データを、後段のフォーマッタ１５ｂに送る。
【００２５】
また、読み出し制御部１３は、第３ライン、第７ライン、第１１ライン、・・と言うように、４ライン毎にメモリ１１から画像データを読み出し、４０９６サンプル×５４０ラインの第１の分割画像データを得る。そして、読み出し制御部１３は、第１の分割画像データの水平ラインを分割して並べた２０４８サンプル×１０８０ラインの第２の分割画像データを、後段のフォーマッタ１５ｃに送る。
【００２６】
また、読み出し制御部１３は、第４ライン、第８ライン、第１２ライン、・・と言うように、４ライン毎にメモリ１１から画像データを読み出し、４０９６サンプル×５４０ラインの第１の分割画像データを得る。そして、読み出し制御部１３は、第１の分割画像データの水平ラインを分割して並べた２０４８サンプル×１０８０ラインの第２の分割画像データを、後段のフォーマッタ１５ｄに送る。
【００２７】
フォーマッタ１５ａ〜１５ｄから出力される２０４８サンプル×１０８０ラインの第２の分割画像データは、後段のパラレルシリアル変換部１６ａ〜１６ｄに入力される。パラレルシリアル変換部１６ａ〜１６ｄは、読み出し制御部１３によってメモリ１１から読み出されてフォーマッタ１５ａ〜１５ｄを介してパラレル入力される４個の第２の分割画像データをシリアル変換して得る画像信号を所定の伝送規格でパラレル出力する。本例では、シリアルデータに変換された２０４８サンプル×１０８０ラインの第２の分割画像データは、ドライバ部１７ａ〜１７ｄに入力される。そして、ドライバ部１７ａ〜１７ｄは、４本の３Ｇ  ＨＤ−ＳＤＩまたは、４組のＨＤ−ＳＤＩデュアルリンクを用いて、分割画像Ａ〜Ｄの第２の分割画像データの画像信号を信号受信装置２に送信する。ただし、ドライバ部１７ａ〜１７ｄの代わりに、パラレルシリアル変換部１６ａ〜１６ｄが第２の分割画像データの画像信号を出力しても良い。
【００２８】
図３は、信号送信装置１が行うメモリ１１に対する画像データの書き込み読み出し処理の例を示す。
図２に示したとおり、４０９６サンプル×２１６０ラインの１フレームの４Ｋ画像は、４ライン毎に、４０９６サンプル×５４０ラインの分割画像Ａ′〜Ｄ′に分割されて、メモリ１１に書き込まれる。そして、読み出し時には、ライン毎に１サンプル目〜２０４８サンプル目までをライン１Ｆとし、２０４９サンプル目〜４０９６サンプル目までをライン１Ｒとする。このとき、分割画像Ａ′〜Ｄ′の１ライン毎にライン１Ｆとライン１Ｒを交互に並べて垂直ラインを合わせた分割画像Ａ〜Ｄの第２の分割画像データがライン毎に読み出される。
【００２９】
書き込み制御部１２の書き込み周波数は、例えば、３００ＭＨｚである。一方、読み出し制御部１３の読み出し周波数は、例えば、７４ＭＨｚである。このため、書き込み制御部１２がメモリ１１に画像データを書き込みながら、読み出し制御部１３がメモリ１１から分割画像データを読み出すことができる。そして、信号送信装置１は、このように生成した第２の分割画像データの画像信号を、信号受信装置２に送信している。ここで、１フレームの４Ｋ画像の画像データを伝送する時間と、１フレームの分割画像Ａ〜Ｄに対応する第２の分割画像データを伝送する時間は、例えば、１／３０秒である。
【００３０】
図４は、信号送信装置１がメモリ１１から分割画像Ａ〜Ｄを読み出す場合におけるライン精度でのタイミングチャートの例を示す。
【００３１】
始めに、書き込み制御部１２は、入力された４Ｋ画像の画像データをメモリ１１に１ライン毎に第１の分割画像データとして書き込む。次に、読み出し制御部１３は、メモリ１１に書き込まれた第１の分割画像データを、１ライン目から４ライン毎に１ラインずつ読み出して生成した、第２の分割画像データをフォーマッタ１５ａ〜１５ｄに供給する。このとき、読み出し制御部１３は、４Ｋ画像の１番目のラインに相当する画像データがメモリ１１に書き込まれる途中であっても、わずかな遅延（例えば、数十サンプル程度）で１番目のラインに相当する画像データを読み出す。２番目以降のラインについても同様である。
【００３２】
図５は、信号送信装置１がメモリ１１から分割画像Ａ〜Ｄを読み出す場合におけるフレーム精度でのタイミングチャートの例である。
【００３３】
始めに、書き込み制御部１２は、入力された４Ｋ画像をメモリ１１に１フレーム毎に書き込む。一方、読み出し制御部１３は、書き込み制御部１２がメモリ１１に１フレームの画像データをフレーム毎に書き込む途中から、メモリ１１より１フレーム毎に画像データを読み出す。このとき、読み出し制御部１３は、メモリ１１に書き込まれた４Ｋ画像の画像データを、それぞれ分割画像Ａ〜Ｄの第２の分割画像データとして、１フレーム毎に読み出して、フォーマッタ１５ａ〜１５ｄに供給する。このため、読み出し制御部１３は、４Ｋ画像の１フレームに相当する画像データがメモリ１１に書き込まれる途中であっても、わずかな遅延で１番目のラインに相当する画像データを読み出す。２番目以降のラインについても同様である。
【００３４】
図６は、信号受信装置２の内部構成例を示す。
信号受信装置２は、４本の３Ｇ  ＨＤ−ＳＤＩまたは、４組のＨＤ−ＳＤＩデュアルリンクに接続され、分割画像Ａ〜Ｄに相当する第２の分割画像データが入力されるイコライザ２１ａ〜２１ｄを備える。また、信号受信装置２は、イコライザ２１ａ〜２１ｄを介してシリアル入力された画像信号からなる第２の分割画像データをそれぞれパラレル変換するシリアルパラレル変換部２２ａ〜２２ｄを備える。また、信号受信装置２は、パラレル変換された分割画像データからＥＡＶ、ＳＡＶ等を検出し、有効画素領域から出力された画像信号を取り出すデフォーマッタ２３ａ〜２３ｄを備える。なお、デフォーマッタ２３ａ〜２３ｄで取り出された画像信号からなる画像データについても、説明を簡単にするため第２の分割画像データと呼ぶ。
【００３５】
また、信号受信装置２は、デフォーマッタ２３ａ〜２３ｄがそれぞれ出力する分割画像Ａ〜Ｄの第２の分割画像データを記憶するメモリ２４を備える。また、信号受信装置２は、メモリ２４への分割画像データの書き込みを制御する書き込み制御部２５と、メモリ２４から読み出す分割画像データ読み出し順を制御する読み出し制御部２６を備える。また、信号受信装置２は、書き込み制御部２５のメモリ２４に書き込んだ書き込みタイミングと、読み出し制御部２６のメモリ２４に対する読み出しタイミングを発生するタイミング発生部２７を備える。
【００３６】
ここで、信号受信装置２が備える各ブロックの動作例について説明する。
まず、イコライザ２１ａ〜２１ｄは、信号送信装置１から４本の３Ｇ  ＨＤ−ＳＤＩまたは、４組のＨＤ−ＳＤＩデュアルリンクを介して受信した２０４８サンプル×１０８０ラインの第２の分割画像データを構成する画像信号の波形を整える。次に、シリアルパラレル変換部２２ａ〜２２ｄは、所定の伝送規格でシリアル入力される画像信号からなる１フレームの画像をｎ個に分割した分割画像からなるｎ個の分割画像データをそれぞれパラレル変換する。本例のシリアルパラレル変換部２２ａ〜２２ｄは、イコライザ２１ａ〜２１ｄを介して入力された、２０４８サンプル×１０８０ラインの分割画像データを、パラレル変換する。
【００３７】
次に、デフォーマッタ２３ａ〜２３ｄは、第２の分割画像データをメモリ２４とタイミング発生部２７に出力する。タイミング発生部２７は、デフォーマッタ２３ａ〜２３ｄから入力した第２の分割画像データに基づいて、書き込み制御部２５に対して、メモリ２４に分割画像Ａ〜Ｄの画像データを書き込むための書き込みタイミングを制御する書き込み制御信号を送る。
【００３８】
書き込み制御部２５は、パラレル入力された４個の分割画像Ａ〜Ｄに相当する４個の分割画像データ毎に、隣り合う１組毎の奇数ラインと偶数ラインを１本の水平ライン（４０８６サンプル）の画像データとして結合する。次に、書き込み制御部２５は、結合した画像データを４個の第１の分割画像からなる４個の第１の分割画像データとしてメモリ３４に書き込む。ここで、メモリ３４に書き込まれる第１の分割画像データは、４０９６サンプル×５４０ラインの分割画像Ａ′〜Ｄ′に相当する。
【００３９】
読み出し制御部２６は、１個目の第２の分割画像データから順に４個目の第２の分割画像データまで、かつ、第２の分割画像の１ライン目から最大ライン数に達するまで、書き込みタイミングに合わせて読み出した１フレームの画像データを出力する。本例では、読み出し制御部２６は、分割画像Ａ′〜Ｄ′に相当する第１の分割画像データを、１フレームの４Ｋ画像の画像データに含まれる１本の水平ラインとして、メモリ２４から順に読み出し、後続の処理ブロックに出力する。
【００４０】
このように、書き込み制御部２５は、タイミング発生部２７が発生した書き込みタイミングにより、パラレル入力された４個の第２の分割画像データを識別して、第１の分割画像データに変換した後、メモリ２４に書き込む。
ここで、書き込み制御部２５は、４Ｋ画像における第１ライン、第５ライン、第９ライン、・・と言うように、４ライン毎にメモリ２４に分割画像Ａ′の第１の分割画像データを書き込む。
また、書き込み制御部２５は、４Ｋ画像における第２ライン、第６ライン、第１０ライン、・・と言うように、４ライン毎にメモリ２４に分割画像Ｂ′の第１の分割画像データを書き込む。
【００４１】
また、書き込み制御部２５は、４Ｋ画像における第３ライン、第７ライン、第１１ライン、・・と言うように、４ライン毎にメモリ２４に分割画像Ｃ′の第１の分割画像データを書き込む。
また、書き込み制御部２５は、４Ｋ画像における第４ライン、第８ライン、第１２ライン、・・と言うように、４ライン毎にメモリ２４に分割画像Ｄ′の第１の分割画像データを書き込む。
【００４２】
その後、読み出し制御部２６は、書き込み制御部２５のメモリ２４に対する書き込みタイミングに合わせて、メモリ２４から読み出した１フレームの画像データを出力する。本例では、読み出し制御部２６から供給される、読み出しタイミングを制御する読み出し制御信号によって、４Ｋ画像の画像データがメモリ２４から読み出される。
【００４３】
図７は、信号受信装置２が行うメモリ２４に対する画像データの書き込み読み出し処理の例を示す。
信号受信装置２は、図３に示したような４Ｋ画像から分割画像Ａ〜Ｄを生成する処理と逆の処理を行うことにより、入力された分割画像Ａ〜Ｄの画像データから４Ｋ画像の画像データを生成する。
【００４４】
始めに、信号受信装置２は、信号送信装置１から分割画像Ａ〜Ｄに相当する第２の分割画像データを受信する。そして、書き込み制御部２５は、各分割画像データのライン１Ｆとライン１Ｒが１本の水平ラインを作るように並び替え、分割画像Ａ′〜Ｄ′の第１の画像データを生成し、メモリ２４に書き込む。次に、読み出し制御部２６は、分割画像Ａ′〜Ｄ′の第１の分割画像データから１ライン毎に画像データを読み出し、１フレームを構成する４Ｋ画像として出力する。
【００４５】
図８は、信号受信装置２がメモリ２４に分割画像Ａ〜Ｄを書き込む場合におけるライン精度でのタイミングチャートの例を示す。
【００４６】
始めに、書き込み制御部２５は、入力された分割画像Ａ〜Ｄに相当する第２の分割画像データから生成した分割画像Ａ′〜Ｄ′に相当する第１の分割画像データをメモリ２４に１ライン毎に書き込む。次に、読み出し制御部２６は、メモリ２４に書き込まれた第１の分割画像データを、１ラインずつ読み出して出力する。このとき、読み出し制御部２６は、例えば、分割画像Ａ′の１番目の水平ラインに相当する第１の分割画像データがメモリ２４に書き込まれた直後に、４Ｋ画像の水平ラインの画像データとして読み出す。これは、分割画像Ｂ′〜Ｄ′についても同様である。このため、メモリ２４から１フレームの４Ｋ画像の画像データを出力するタイミングは、分割画像Ａ′〜Ｄ′の４０９６サンプルで構成される１ラインの第１の分割画像データがメモリ２４に書き込まれるまでのわずかな遅延時間となる。
【００４７】
図９は、信号受信装置２がメモリ２４に分割画像Ａ〜Ｄを書き込む場合におけるフレーム精度でのタイミングチャートの例を示す。
【００４８】
始めに、書き込み制御部２５は、入力された分割画像Ａ〜Ｄに相当する第２の分割画像データから生成した分割画像Ａ′〜Ｄ′に相当する第１の分割画像データをメモリ２４に１フレーム毎に書き込む。次に、読み出し制御部２６は、メモリ２４から１フレーム毎に読み出して、４Ｋ画像の画像データとして出力する。このため、１フレーム分の第２の分割画像データを変換した第１の分割画像データがメモリ２４に書き込まれる途中であっても、読み出し制御部２６は、わずかな遅延で１フレームの４Ｋ画像の画像データをメモリ２４から読み出すことができる。２フレーム以降の４Ｋ画像についても同様の処理で出力される。
【００４９】
以上説明した本実施の形態に係る信号伝送システム１０は、４本の３Ｇ  ＨＤ−ＳＤＩ、または、４組のＨＤ−ＳＤＩデュアルリンクによって接続された信号送信装置１と信号受信装置２によって４Ｋ画像の画像データを伝送する際に用いられる。
信号送信装置１は、４Ｋ画像の１フレームを４ライン毎に４分割して、４０９６サンプル×５４０ラインからなる第１の画像データを作成する。そして、信号送信装置１は、第１の画像データの１ラインを分割し、垂直ラインを合わせて、２０４８サンプル×１０８０ラインからなる第２の分割画像データに変換して、画像信号を送信する。
信号受信装置２は、送信側と逆の手順で、受信した画像信号より、２０４８サンプル×１０８０ラインからなる第２の分割画像データを４０９６サンプル×５４０ラインからなる第１の分割画像データに変換する。そして、さらに４つの第１の分割画像データを、４ライン毎に再構成して、４Ｋ画像の画像データを作成する。
【００５０】
これにより、４Ｋ画像の画像データの伝送に要する遅延時間を、４Ｋ画像の４ライン分の画像データの伝送に要する時間程度に抑えることができる。また、１ライン毎にライン長を変換するために確保すべきメモリ１１，３４の容量は、図４と図８から示されるように、４ライン＋４ラインとした、８ライン程度あればよい。このため、４Ｋ画像の転送に用いられるメモリ１１，３４の容量を必要最低限にすることができ、コストを抑えることができるという効果がある。
【００５１】
また、４Ｋ画像の画像データから、４０９６サンプル×５４０ラインの横長の第１の分割画像を切り出し、その後、２０４８サンプル×１０８０ラインの一般のＨＤ−ＳＤＩで伝送できる第２の分割画像データに変換して、伝送できる。この際、信号送信装置１と信号受信装置２の間を、現在一般的に用いられている４組のＨＤ−ＳＤＩデュアルリンクまたは、４本の３Ｇ  ＨＤ−ＳＤＩにて接続する。このため、新たな伝送規格に対応した伝送線を用いて信号伝送システム１０を構築する必要がなく、システム構築時のコストを抑えることができるという効果がある。
【００５２】
＜２．第２の実施の形態＞
［分割画像データを識別する識別情報を補助データとして挿入する例］
【００５３】
次に、本発明の第２の実施の形態について、図１０と図１１を参照して説明する。本実施の形態では、分割画像Ａ〜Ｄを識別する補助データを第２の分割画像データに挿入して、画像信号を伝送する信号送信装置３０と信号受信装置４０に適用した例について説明する。以下の説明において、既に第１の実施の形態で説明した図２と図６に対応する部分には同一符号を付し、詳細な説明を省略する。
【００５４】
図１０は、信号送信装置３０の内部構成例を示す。
信号送信装置３０は、メモリ１１，書き込み制御部１２，読み出し制御部１３、タイミング発生部１４、補助データを分割画像データに挿入する補助データ挿入部３１ａ〜３１ｄを備える。また信号送信装置３０は、パラレルシリアル変換部１６ａ〜１６ｄ、及びドライバ部１７ａ〜１７ｄを備える。
【００５５】
補助データ挿入部３１ａ〜３１ｄは、メモリ１１から読み出され、フォーマッタ１５ａ〜１５ｄを介してパラレル入力される４個の第２の分割画像データのそれぞれに対して、分割画像Ａ〜Ｄを一意に識別する識別情報（ＩＤ）を含む補助データを挿入する。この補助データとしては、分割画像Ａ〜Ｄにそれぞれ対応する固定値（例えば、“１”〜“４”）が用いられる。補助データは、例えば、第２の分割画像データを構成する、ＶＳＹＮＣフィールドに挿入される。そして、補助データ挿入部３１ａ〜３１ｄは、ｎ個のパラレルシリアル変換部に補助データが挿入された第２の分割画像データを出力する。
【００５６】
図１１は、信号受信装置４０の内部構成例を示す。
信号受信装置４０は、イコライザ２１ａ〜２１ｄ、シリアルパラレル変換部２２ａ〜２２ｄ、第２の分割画像データに挿入された補助データを読み取る補助データ読み取り部４１ａ〜４１ｄを備える。また、信号受信装置４０は、メモリ２４，書き込み制御部２５，読み出し制御部２６、及びタイミング発生部２７を備える。
【００５７】
補助データ読み取り部２３ａ〜２３ｄは、イコライザ２１ａ〜２１ｄを介してシリアルパラレル変換部２２ａ〜２２ｄからパラレル入力された４個の第２の分割画像データから補助データを読み取る。この補助データには、上述したように分割画像Ａ〜Ｄを識別するための識別情報が含まれる。補助データ読み取り部２３ａ〜２３ｄは、読み取った識別情報を書き込み制御部２５に出力する。書き込み制御部２５は、補助データ読み取り部２３ａ〜２３ｄから入力した識別情報より、イコライザ２１ａ〜２１ｄを介してそれぞれ入力された第２の分割画像データが分割画像Ａ〜Ｄのいずれであるかを判別する。そして、書き込み制御部２５は、第２の分割画像データを第１の分割画像データに変換してメモリ２４に書き込む。
【００５８】
以上説明した第２の実施の形態に係る信号送信装置３０は、分割画像Ａ〜Ｄを識別するための識別情報を含む補助データを、第２の分割画像データに挿入する。そして、信号受信装置４０は、分割画像データから補助データを読み取ることによって、受信した第２の分割画像データがどの分割画像Ａ〜Ｄに対応するかを識別することができる。このように、４Ｋ画像を４分割した分割画像Ａ〜Ｄの画像データを識別するために、ＨＤ−ＳＤＩ上の補助データとして識別情報を挿入するため、信号受信装置２は、受信した画像データが分割画像Ａ〜Ｄのいずれであるかを確実に識別できる。これにより、３Ｇ  ＨＤ−ＳＤＩまたはＨＤ−ＳＤＩデュアルリンクの各線が入れ替わっていたとしても、書き込み制御部２５は正しいライン順で分割画像Ａ〜Ｄをメモリ２４に書き込めるという効果がある。
【００５９】
＜３．変形例＞
【００６０】
なお、上述した第１及び第２の実施の形態において、信号送信装置と信号受信装置を接続する伝送規格として、４本の３Ｇ  ＨＤ−ＳＤＩ、または、４組のＨＤ−ＳＤＩデュアルリンクを用いたが、他の伝送規格による伝送線によって接続してもよい。
【００６１】
また、１フレームの画像データをｎ個の分割画像データに分割する例として、ｎ＝４の場合について説明したが、ｎの値を４以外の値としてもよい。
【００６２】
また、４Ｋ画像の例として、１フレームが４０９６サンプル×２１６０ラインからなる画像信号を用いた画像について説明したが、１フレームが３８４０サンプル×２１６０ラインからなる画像信号を用いた画像としてもよい。
【符号の説明】
【００６３】
１…信号送信装置、２…信号受信装置、１０…信号伝送システム、１１…メモリ、１２…書き込み制御部、１３…読み出し制御部、１４…タイミング発生部、１５ａ〜１５ｄ…フォーマッタ、１６ａ〜１６ｄ…パラレルシリアル変換部、１７ａ〜１７ｄ…ドライバ部、２１ａ〜２１ｄ…イコライザ、２２ａ〜２２ｄ…シリアルパラレル変換部、２３ａ〜２３ｄ…補助データ読み取り部、２４…メモリ、２５…書き込み制御部、２６…読み出し制御部、２７…タイミング発生部、３０…信号送信装置、３１ａ〜３１ｄ…補助データ挿入部、４０…信号受信装置、４１ａ〜４１ｄ…補助データ読み取り部
【図１】
2011044826.tif 000003
【図２】
2011044826.tif 000004
【図３】
2011044826.tif 000005
【図４】
2011044826.tif 000006
【図５】
2011044826.tif 000007
【図６】
2011044826.tif 000008
【図７】
2011044826.tif 000009
【図８】
2011044826.tif 000010
【図９】
2011044826.tif 000011
【図１０】
2011044826.tif 000012
【図１１】
2011044826.tif 000013