(57)【要約】【課題】放電パターンによる静電気対策は、これまで主にＩＣチップを備えた半導体装置に対し提示されてきたので、特徴的な電極形状や断面構造を持つＬＥＤ素子をフリップチップ実装したＬＥＤ装置に効果的であるかはっきりしていなかった。【解決手段】ＬＥＤ素子１３が回路基板１２にフリップチップ実装された半導体発光装置１０において、−電極１４に接続する突起電極１７と＋電極１５に接続する突起電極１８がｎ側バンプ２３近傍で近接し対向している。この結果、ｎ側バンプ２３近傍で起こりやすい静電破壊に対し耐性が強化される。【選択図】図５
2011258916.tif 000002
【特許請求の範囲】
【請求項１】
回路基板と、回路基板上に形成された複数の電極配線と、回路基板上にフリップチップ実装した半導体発光素子を備える半導体発光装置において、
該半導体発光素子はｎ側電極とｐ側電極を有し、
前記配線電極は少なくとも一個の突起電極を備え、
少なくとも二つの前記突起電極が近接対向して放電パターンを成し、
該二つの突起電極のうち一方の突起電極は前記ｎ側電極と接続する前記回路基板の一方の電極配線と接続し、
他方の突起電極は前記ｐ側電極と接続する前記回路基板の他方の電極配線と接続し、
前記放電パターンが前記ｎ側電極の接続領域近傍に配置されることを特徴とする半導体発光装置。
【請求項２】
前記放電パターンが前記半導体素子一個あたり複数個あることを特徴とする請求項１に記載の半導体発光装置。
【請求項３】
前記回路基板に複数個の半導体発光素子がフリップチップ実装され、該半導体発光素子が直列接続するＬＥＤ発光装置では、前記放電パターンを含む二つの放電パターンが直線的に配列していることを特徴とする請求項１又は２に記載の半導体発光装置。
【請求項４】
前記回路基板には保護素子が実装され、該保護素子と前記半導体発光素子の間に前記放電パターンを設けることを特徴とする請求項１から３のいずれか一項に記載の半導体発光装置。
【請求項５】
前記半導体発光素子が電解メッキ法で形成した金バンプを備え、該金バンプと前記電極配線とが金錫共晶で接合することを特徴とする請求項１から４のいずれか一項に記載の半導体発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板上に半導体発光素子をフリップチップ実装した半導体発光装置に関する。
【背景技術】
【０００２】
半導体素子（ベアチップ、ダイとも呼ばれる）をパッケージ化した半導体装置の多くは静電気による破壊から自分自身を守るため様々な対策をとっている。これらのなかで部材の追加が不要な静電気対策として、半導体素子を実装する回路基板の電極に放電パターンやガードリングを設けることがある。例えば特許文献１の図１（図１７に再掲する）には、ＩＣチップ２を実装した基板１（回路基板）上に両端が電源ランド５と接続する放電パターン７が示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−１３６６０号公報  （図１）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
これまでの放電パターンによる静電気対策は主にＩＣチップを備えた半導体装置に対し提示されていた。特有な電極形状や断面構造を持つ半導体発光素子（以後とくに断らない限りＬＥＤ素子と呼ぶ）をフリップチップ実装した半導体発光装置（以後とくに断らない限りＬＥＤ装置と呼ぶ）にこれらの対策が有効であるかはっきりしない。すなわち放熱特性や実装面積、生産性においてメリットのあるフリップチップ実装方式は、従来から多用されていたワイヤーボンディングに比べＬＥＤ素子が回路基板に近接しているため静電破壊に対する耐性に悪い影響を与えることが懸念される。また一方の面に２種類（アノードとカソード）の電極を備えるフリップチップ用のＬＥＤ素子は放熱特性に関するメリットを享受するため発光層と積層する電極の面積を発光層と積層しない電極の面積より大きくしており、このことが静電破壊の起き方に影響することも予測される。これらの懸念事項の影響は明瞭でないが、結果的にＬＥＤ素子をフリップチップ実装したＬＥＤ装置において、発光層と積層しない電極を形成するため上層の半導体層の一部を除去して下層の半導体層を露出させたときに生じる局所的な段差部の周辺で静電気による破壊が起きやすい。
【０００５】
そこで本発明は、この課題に鑑みてなされたものであり、半導体発光素子がフリップチップ実装された半導体発光装置に対し、静電気による破壊を防止するのに有効な放電パターンの提供を目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため本発明の半導体発光装置は、回路基板と、回路基板上に形成された複数の電極配線と、回路基板上にフリップチップ実装した半導体発光素子を備える半導体発光装置において、
該半導体発光素子はｎ側電極とｐ側電極を有し、
前記配線電極は少なくとも一個の突起電極を備え、
少なくとも二つの前記突起電極が近接対向して放電パターンを成し、
該二つの突起電極のうち一方の突起電極は前記ｎ側電極と接続する前記回路基板の一方の電極配線と接続し、
他方の突起電極は前記ｐ側電極と接続する前記回路基板の他方の電極配線と接続し、
前記放電パターンが前記ｎ側電極の接続領域近傍に配置されることを特徴とする。
【０００７】
前記放電パターンが前記半導体素子一個あたり複数個あることが好ましい。
【０００８】
前記回路基板に複数個の半導体発光素子がフリップチップ実装され、該半導体発光素子が直列接続するＬＥＤ発光装置では、前記放電パターンを含む二つの放電パターンが直線的に配列していることが好ましい。
【０００９】
前記回路基板には保護素子が実装され、該保護素子と前記半導体発光素子の間に前記放電パターンを設けることが好ましい。
【００１０】
前記半導体発光素子が電解メッキ法で形成した金バンプを備え、該金バンプと前記電極配線とが金錫共晶で接合するのが好ましい。
【発明の効果】
【００１１】
本発明の半導体発光装置は、回路基板と半導体発光素子の電極との接続領域近傍に一対の突起電極を備える放電パターンを設けた。半導体発光素子の発光層と積層しない電極は半導体発光素子の段差部と近接しているので、静電気による破壊が起きやすい段差部周辺近傍に放電パターンが存在することになる。静電気が印加され段差部周辺に静電気による高電圧が集中するとき、段差部近傍にある放電パターンがこの過渡的・局所的な電圧上昇をきっかけとして電流経路を確保することにより半導体発光素子の破壊が免れる。以上のようにして半導体発光装置の静電耐圧が改善する。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態におけるＬＥＤ装置の斜視図。
【図２】図１のＬＥＤ装置の斜視図。
【図３】図２のＬＥＤ素子を電極面から見た平面図。
【図４】図２のＬＥＤ素子の断面図。
【図５】図１のＬＥＤ装置の電極配線を示す平面図。
【図６】図１のＬＥＤ装置の断面図。
【図７】図６のＣで囲んだ領域の拡大図。
【図８】本発明の第２実施形態におけるＬＥＤ装置の斜視図。
【図９】図８のＬＥＤ装置の回路図。
【図１０】図８のＬＥＤ装置の電極配線を示す平面図。
【図１１】本発明の第３〜６実施形態におけるＬＥＤ装置の斜視図。
【図１２】図１１のＬＥＤ装置の斜視図。
【図１３】本発明の第３実施形態におけるＬＥＤ装置の回路基板の平面図。
【図１４】本発明の第４実施形態におけるＬＥＤ装置の回路基板の平面図。
【図１５】本発明の第５実施形態におけるＬＥＤ装置の回路基板の平面図。
【図１６】本発明の第６実施形態におけるＬＥＤ装置の回路基板の平面図。
【図１７】従来例の混成集積回路装置を示す斜視図。
【発明を実施するための形態】
【００１３】
以下、添付図１〜１６を参照しながら本発明の好適な実施形態について詳細に説明する。なお図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。また説明のため部材の縮尺は適宜変更している。また特許請求の範囲に記載した発明特定事項との関係をカッコ内に記載している。
（第１実施形態）
【００１４】
添付図１〜７を参照して本発明の第１実施形態を詳細に説明する。図１は本実施形態のＬＥＤ装置１０（半導体発光装置）の外観を示す斜視図である。ＬＥＤ装置１０は回路基
板１２の上に樹脂層１１が積層している。樹脂層１１は蛍光体を含有するシリコーン樹脂からなる。
【００１５】
図２によりＬＥＤ素子１３（半導体発光素子）の実装状況と放電パターン１９を概説する。図２は図１のＬＥＤ装置１０から樹脂層１１を剥がしとったＬＥＤ装置２０の斜視図である。図２に示すように回路基板１２の板材１６上には−電極１４（負の電極配線）と＋電極１５（正の電極配線）が形成されている。さらにその上にはＬＥＤ素子１３がフリップチップ実装されている。このＬＥＤ素子１３のｎ側バンプ（ｎ電極、カソード、図示せず）とｐ側バンプ（ｐ電極、アノード、図示せず）はそれぞれ−電極１４と＋電極１５に接続している。ＬＥＤ素子１３と隣接するように二つの突起電極１７，１８からなる放電パターン１９があり、それぞれの突起電極１７，１８は−電極１４と＋電極１５に接続している。
【００１６】
図３によりＬＥＤ素子１３の電極面を説明する。図３はＬＥＤ素子１３を電極面側から眺めた平面図である。ｎ型半導体層２１は、上層にあるｐ型半導体層２２から一部分が露出している。ｎ側バンプ２３はｎ型半導体層２１に接続し、ｐ側バンプ２４はｐ型半導体層２２に接続している。発光層（図示せず）は、ｎ型半導体層２１とｐ型半導体層２２の境界部にあり、平面的には概ねｐ型半導体層２２に等しい。すなわち前述の発光層と積層していない電極がｎ側バンプ２３、発光層と積層している電極がｐ側バンプ２４に相当する。なお、ｎ側バンプ２３はｐ側バンプ２４より平面積が小さく、ｎ側バンプ２３およびｐ側バンプ２４は電解メッキ法で形成した金バンプである。
【００１７】
図４によりＬＥＤ素子１３の断面を説明する。図４は図３のＢ−Ｂ線に沿ったＬＥＤ素子１３の断面図である。なおｎ側バンプ２３とｐ側バンプ２４が同時に図示できるように図３ではＢ−Ｂ線を曲げている。図４に示すようにサファイア基板２５の下にｎ型半導体層２１があり、さらにｎ型半導体層２１の下面にはｐ型半導体層２２がある。ｎ側バンプ２３及びｐ側バンプ２４はそれぞれｎ型半導体層２１及びｐ型半導体層２２に付着している。ｎ型半導体層２１はｐ型半導体層２２の一部を削って露出させたもので、この部分に段差が存在する。静電気による破壊はこの段差部分に起きやすい。
【００１８】
サファイア基板２５は厚さが２００〜３００μｍ、ｎ型半導体層２１は厚さが５μｍ程度、ｐ型半導体層２２は厚みが１μｍ程度であり、ｎ及びｐ側バンプ２３，２４は厚さが１０〜３０μｍである。
【００１９】
図５により放電パターン１９を含む電極配線を説明する。図５は回路基板１２のＬＥＤ実装面に形成された電極配線を示す平面図である。図中、点線によりＬＥＤ素子１３とそのｎ側及びｐ側バンプ２３，２４、及びスルーホール１４ａ、１５ａを示した。−電極１４はｎ側バンプ２３とスルーホール１４ａとを接続し、突起電極１７を備えている。同様に＋電極１５はｐ側バンプ２４とスルーホール１５ａとを接続し、突起電極１８を備えている。放電パターン１９は二つ突起電極１７，１８から構成され、突起電極１７，１８は、ＬＥＤ素子１３のｎ側バンプ２３の近傍にある。ここで近傍とはＬＥＤ素子１３の周辺部に相当し、放電による発熱でＬＥＤ素子１３が損傷しないよう配慮している。また突起電極１７，１８は、互いに５０〜１００μｍ程度で近接し対向している。
【００２０】
静電気による破壊はＬＥＤ素子１３の段差部周辺（ｎ側バンプ２３近傍）で起こる。つまり破壊直前に静電気による高電圧が段差部周辺に集中する。そこで放電パターン１９（突起電極１７，１８）をｎ側バンプ２３の近傍に設け、この過渡的・局所的な電圧上昇をきっかけとして放電経路を形成しやすくした。ｎ側バンプ２３からｐ型半導体層２２（図示せず）までの間隙が１００μｍ程度なので突起電極１７，１８の間隙を５０〜１００μｍとした。
【００２１】
図６によりＬＥＤ装置１０の積層構造を説明する。図６は、図２のＡ−Ａ線に沿うようにして描いた図１のＬＥＤ装置１０の断面図である。なおＬＥＤ素子１３のｎ及びｐ側バンプ２３，２４と回路基板１２のスルーホール１４ａ，１５ａを同時に図示するため図２ではＡ−Ａ線を屈曲させた。またＬＥＤ素子１３の断面は図４と同じである。
【００２２】
樹脂層１１は回路基板１２とＬＥＤ素子１３を覆っている。ＬＥＤ素子１３はｎ側バンプ２３及びｐ側バンプ２４がそれぞれ回路基板１２の−電極１４及び＋電極１５と接続する。回路基板１２は板材１６と−及び＋電極１４，１５、スルーホール１４ａ，１５ａ、出力電極１４ｂ，１５ｂからなっている。板材１６の上面に形成された−電極１４及び＋電極１５は、マザー基板（図示せず）の電極と接続するため板材１６の下面に形成された出力電極１４ｂ，１５ｂとそれぞれスルーホール１４ａ，１５ａで接続している。
【００２３】
樹脂層１１は厚さが４００μｍ程度でシリコーンからなる。板材１６は厚さが３００μｍでアルミナからなる。−及び＋電極１４，１５と出力電極１４ｂ，１５ｂは厚さが１０〜２０μｍ程度でニッケルと金を積層した銅箔である。スルーホール１４ａ，１５ａは直径が２００μｍで銅ペーストが充填されている。
【００２４】
図７によりＬＥＤ素子１３の接合部周辺の積層構造を詳細に説明する。図７は図６のＣで囲んだ領域の拡大図である。回路基板１２の板材１６上には、＋電極１５、金錫共晶層２４ｃ、金バンプ部２４ｂ、ＵＢＭ（アンダーバンプメタル）層２４ａ、金属層２２ｂ、ｐ型ＧａＮ層２２ａ、発光層２１ａ、ｎ型半導体層２１が積層している。ｐ側バンプ２４は、金錫共晶層２４ｃ、金バンプ部２４ｂ、ＵＢＭ層２４ａの積層物であり、ｐ型半導体層２２は金属層２２ｂとｐ型ＧａＮ層２２ａの積層物である。
【００２５】
＋電極１５は、厚さが１０〜２０μｍの銅箔と、厚さが２μｍ程度のＮｉ層と厚さが０．３μｍ程度のＡｕ層が積層した構造になっている。金錫共晶層２４ｃは厚さが２〜３μｍでｐ側バンプ２４と＋電極１５を接合する。金錫共晶接合は融点を３００℃〜４２０℃に設定できるため、２５０℃前後のリフロー温度でＬＥＤ装置１０をマザー基板に実装するときに、共晶接合部が固体のまま維持されるので有利な接合法である。金バンプ部２４ｂは厚さが１０〜３０μｍである。ＵＢＭ層２４ａは、金バンプ部２４ｂを電解メッキ法で形成するときの共通電極が金バンプ部２４ｂを分離する際に残ったものであり、厚さが０．３μｍで、ＴｉＷとＡｕの２層構造になっている。
【００２６】
金属層２２ｂは、電流分布の改善やオーミックコンタクト、反射機能、原子拡散防止など様々な目的を達成するためＩＴＯ層、Ａｇ層、金層など様々な金属薄膜が積層したものである。金属層２２ｂとｐ型ＧａＮ層２２ａからなるｐ型半導体層２２は厚さが約１μｍである。ＧａＮ障壁層とＩｎＧａＮ井戸層からなる発光層２１ａは厚さが６０ｎｍであり、ｎ型ＧａＮからなるｎ型半導体層２１は厚さが約５μｍである。以上のように前述のＬＥＤ装置の段差部（図４等でも図示した）は高さが１μｍ程度になる。
【００２７】
本実施形態の突起電極１７，１８は先端が尖っていた。電極配線をエッチング法で形成する場合、尖っている部分の形状が安定しないことがある。そのようなときには突起電極の先端を円弧としても良い。また本実施形態では突起電極の数は２個であったが、３個以上あってもよいし、放電パターンが複数箇所に存在しても良い。
【００２８】
本実施形態ではｎ側及びｐ側バンプ２３，２４は電解メッキ法によって形成された金バンプであった。バンプ形成方法は電解メッキ法だけに限られることはなく、例えばスタッドバンプや半田ボールが知られている。コアとなる部材も金に限られず、半田や銅、アルミニウムなど他の金属材料であっても良い。しかし電解メッキ法は、本実施形態のｐ側バ
ンプ２４が凹形の円弧を有する形状となっているように、バンプの平面的な形状を任意に設定できるので、電極形状の影響を大きく受ける静電破壊対策が最適化しやすくなる。また金バンプとすることで前述の金錫共晶による接合が適用できリフロー時の安定性が保証される。
（第２実施形態）
【００２９】
添付図８〜１０を参照しながら、本発明の第２実施形態について詳細に説明する。ＬＥＤ装置２０（番号は図示していない）の外観は第１実施形態と等しい。なお説明のなかでサフィックスをつけて第２実施形態であることを明示している部分がある。
【００３０】
図８により図１のＬＥＤ装置１０ａ（サフィックス変更）に実装されたＬＥＤ素子１３の実装状況と放電パターン１９ａを概説する。図８は図１のＬＥＤ装置１０ａから樹脂層１１を剥がしとった状態のＬＥＤ装置２０ａの斜視図である。図８に示すように回路基板１２ａの板材１６上には−電極１４ｃと＋電極１５ｃが形成され、ＬＥＤ素子１３がフリップチップ実装されている。このＬＥＤ素子１３のｎ側バンプ（カソード電極、図示せず）とｐ側バンプ（アノード電極、図示せず）はそれぞれ−電極１４ｃと＋電極１５ｃに接続している。ＬＥＤ素子１３の周辺部には二つの突起電極１７ａ，１８ａからなる放電パターン１９ａがあり、それぞれの突起電極１７ａ，１８ａは−電極１４ｃと＋電極１５ｃと接続している。さらに静電破壊対策用の保護素子としてツェナーダイオード４１がフリップチップ実装されている。
【００３１】
図９によりＬＥＤ装置２０ａの回路を説明する。図９はＬＥＤ装置２０ａの回路図である。ＬＥＤ素子１３のアノード電極及びカソード電極はそれぞれ＋電極１５ｃ及び−電極１４ｃと接続する。ツェナーダイオード４１は、ＬＥＤ素子１３の順方向（図の左から右）と同じ方向を向くツェナーダイオード素子４１ａと逆方向を向くツェナーダイオード素子４１ｂがカソード電極同士を接続するようにして向かい合ったものであり、ツェナーダイオード素子４１ａ，４１ｂのアノード電極はそれぞれ＋電極１５ｃ及び−電極１４ｃと接続する。なおツェナーダイオード４１はたまたま現行品のウェハーをフリップチップ実装に流用したため２素子構造となってしまったものである。フリップチップ実装専用のウェハーを起こせば保護素子としてツェナーダイオード素子４１ｂだけで済むようになる。
【００３２】
図１０により放電パターン１９ａ，１９ｂを備える電極配線を説明する。図１０はＬＥＤ装置２０ａに含まれる回路基板１２ａの実装面側の電極配線を示す平面図である。図中、点線によりＬＥＤ素子１３とそのｎ側及びｐ側バンプ２３，２４、及びスルーホール１４ｄ、１５ｄ、ツェナーダイオード４１を示した。−電極１４ｃは、ｎ側バンプ２３とツェナーダイオード４１の一つのバンプ（アノード電極、図示せず）とスルーホール１４ｄとを接続し、突起電極１７ａ、突起電極１７ｂを備えている。同様に＋電極１５ｃは、ｐ側バンプ２４とツェナーダイオード４１の他の一つのバンプ（アノード電極、図示せず）とスルーホール１５ｄとを接続し、突起電極１８ａ、突起電極１８ｂを備えている。突起電極１７ａ，１８ａの対が放電パターン１９ａであり、突起電極１７ｂ、１８ｂの対が放電パターン１９ｂである。放電パターン１９ａ，１９ｂは、ＬＥＤ素子１３のｎ側バンプ２３の近傍にあり、且つＬＥＤ素子１３の異なった辺に隣接している。突起電極１７ａ，１８ａは互いに５０〜１００μｍ程度で近接し対向している。同様に突起電極１７ｂ，１８ｂも互いに５０〜１００μｍ程度で近接し対向している。
【００３３】
ツェナーダイオード４１は反射率が低いためＬＥＤ装置１０ａを点灯させると暗い部分となって見える。そこでこの部分を目立たせないようにするため、図１０のようにツェナーダイオードをＬＥＤ素子１３からできる限り離して配置している。このことはスルーホール１４ｄから侵入してくる静電気をツェナーダイオード４１ではなくＬＥＤ素子１３に向いやすくする原因となるので、ツェナーダイオード４１（ないしスルーホール１４ｄ）
とＬＥＤ素子１３の間に放電パターン１９ｂを設けている。一般的にも静電気が保護素子ではなくＬＥＤ素子に向かってしまうことが起こるので、保護素子とＬＥＤ素子の間に放電パターンを設けることが好ましい。
（第３〜６実施形態）
【００３４】
第１及び第２実施形態１０，２０は回路基板１２に一個のＬＥＤ素子１３を実装していた。これに対し回路基板に複数のＬＥＤ素子を実装することがある。この場合について添付図１１〜１６を参照して本発明の第３〜６実施形態を詳細に説明する。図１１は本実施形態のＬＥＤ装置３０（半導体発光装置）の外観を示す斜視図である。ＬＥＤ装置３０は概ね正方形の回路基板３２上に樹脂層３１が積層している。樹脂層３１は蛍光体を含有するシリコーン樹脂からなる。
【００３５】
図１２によりＬＥＤ素子１３（半導体発光素子）の実装状況を概説する。図１２は図１１のＬＥＤ装置３０から樹脂層３１を剥がしとった状態の斜視図である。図中、２個のＬＥＤ素子１３が横方向に配列している。第３〜６実施形態は、回路基板３２が共通でそれぞれ回路基板３２上の電極配線（図示せず）の形状が異なる。回路基板３２に係わる部材の厚さ及び材質並びに接合は、図６，７で説明した第１実施形態と同等である。
【００３６】
図１３，１４，１５，１６はＬＥＤ装置３０においてそれぞれ第３，４，５，６実施形態としての電極配線を備えた回路基板３２の平面図である。ここで回路基板３２とスルーホール１４ｅ，１５ｅは第３〜６実施形態で共通である。また図１３〜１６では点線で半導体素子１３の実装領域、及びｎ側バンプ２３、ｐ側バンプ２４の接続領域を示した。図１３〜１６に描かれた放電パターン３６ａ〜ｅ，３７ａ〜ｄ，３８ａ〜ｅ，３９ａ〜ｆはそれぞれ二つの突起電極が近接して対向し、一方の突起電極と他方の突起電極とが別々の電極配線に接続している。また回路基板３２の上面に形成された−電極３４ａ〜ｄ（負の電極配線）及び＋電極３５ａ〜ｄ（正の電極配線）は、それぞれ回路基板３２の左右に存在するスルーホール１４ｅ及び１５ｅと接続する。
【００３７】
図１３により第３実施形態をさらに詳しく説明する。本実施形態はＬＥＤ素子１３が並列接続し、電極配線が回路基板３２の上面を広く覆っている。回路基板３２の上面には−電極３４ａと＋電極３５ａが形成され、ｎ側バンプ２３及びｐ側バンプ２４の接続領域はそれぞれ−電極３４ａ及び＋電極３５ａ上にある。−電極３４ａと＋電極３５ａは複数の突起電極を備え、各突起電極は放電パターン３６ａ〜ｅに含まれる。放電パターン３６ａ〜ｅに含まれる一方の突起電極はｎ側バンプ２３と接続する−電極３４ａに接続し、他方の突起電極はｐ側バンプ２４と接続する＋電極３５ａに接続している。図中、上側のｎ側バンプ２３の接続領域近傍には２個の放電パターン３６ａ，３６ｂが存在し、同様に下側のｎ側バンプ２３の接続領域近傍には２個の放電パターン３６ｃ，３６ｄが存在する。また図中、最下部に放電パターン３６ｅがある。
【００３８】
放電パターン３６ａ，３６ｂは上側のｎ側バンプ２３を挟むようにして配置している。つまり静電気よる電流がどちらかの放電パターン３６ａ，３６ｂを通るようにしている。放電パターン３６ｃ，３６ｄも同様にして下側のｎ側バンプ２３を静電破壊から防御している。放電パターン３６ｅは静電気による電流が図の下側に向かった場合に放電経路を確保するためのものである。
【００３９】
図１４により第４実施形態をさらに詳しく説明する。本実施形態はＬＥＤ素子１３が並列接続し、反射率の高いアルミナからなる回路基板３２の上面を広く露出し発光効率を高めている。回路基板３２の上面には−電極３４ｂと＋電極３５ｂが形成され、ｎ側バンプ２３及びｐ側バンプ２４の接続領域はそれぞれ−電極３４ｂ及び＋電極３５ｂ上にある。−電極３４ｂと＋電極３５ｂは複数の突起電極を備え、各突起電極は放電パターン３７ａ
〜ｄに含まれる。放電パターン３７ａ〜ｄに含まれる一方の突起電極はｎ側バンプ２３と接続する−電極３４ｂに接続し、他方の突起電極はｐ側バンプ２４と接続する＋電極３５ｂに接続している。図中、上側のｎ側バンプ２３の接続領域近傍には２個の放電パターン３７ａ，３７ｂが存在し、同様に下側のｎ側バンプ２３の接続領域近傍には２個の放電パターン３７ｃ，３７ｄが存在する。
【００４０】
本実施形態でも放電パターン３７ａ，３７ｂが上側のｎ側バンプ２３を挟むようにして配置し、静電気よる電流がどちらかの放電パターン３６ａ，３６ｂを通るようにしている。放電パターン３７ｃ，３７ｄも同様にして下側のｎ側バンプ２３を静電破壊から防御している。
【００４１】
図１５により第５実施形態をさらに詳しく説明する。本実施形態はＬＥＤ素子１３が直列接続し、電極配線が回路基板３２の上面を広く覆っている。回路基板３２の上面には−電極３４ｃと＋電極３５ｃ、及び下側のＬＥＤ素子１３のカソード（ｎ側バンプ２３）と上側のＬＥＤ素子１３のアノード（ｐ側バンプ２４）を接続する電極４２（中間の電極配線）が形成されている。上側のＬＥＤ素子１３のｎ側バンプ２３及ｐ側バンプ２４の接続領域はそれぞれ−電極３４ｃ及び電極４２上にあり、下側のＬＥＤ素子１３のｎ側バンプ２３及ｐ側バンプ２４の接続領域はそれぞれ電極４２及び＋電極３５ｃ上にある。
【００４２】
−電極３４ｃ、＋電極３５ｃ、及び電極４２は複数の突起電極を備え、各突起電極は放電パターン３８ａ〜ｅに含まれる。放電パターン３８ａ，３８ｄに含まれる一方の突起電極はｎ側電極２３と接続する−電極３４ｃ，電極４２と接続し、他方の突起電極はｐ側電極と接続する電極４２，＋電極３５ｃと接続している。放電パターン３８ｂ，３８ｃに含まれる一方の突起電極は電極４２と接続し、他方の突起電極が＋電極３５ｃ，−電極３４ｃと接続している。
【００４３】
図中、上側のｎ側バンプ２３の接続領域近傍には放電パターン３８ａが存在し、放電パターン３８ａと放電パターン３８ｂが直線的に配列している。下側のｎ側バンプ２３の接続領域近傍には２個の放電パターン３８ｃ，３８ｄが存在し、放電パターン３８ｃ，３８ｄが直線的に配列している。また図中、最下部に放電パターン３８ｅがある。
【００４４】
放電パターン３８ａ，３８ｂが直線的に配列することで、放電パターン３８ａで放電経路が形成したとき放電パターン３８ｂにより＋電極３５ｃまでの放電経路全体を最短化する。放電パターン３８ｃ，３６ｄも同様にして下側のｎ側バンプ２３を静電破壊から防御している。放電パターン３８ｅは静電気による電流が図の下側に向かった場合に放電経路を確保するためのものである。
【００４５】
図１６により第６実施形態をさらに詳しく説明する。本実施形態はＬＥＤ素子１３が直列接続し、図１４と同様に回路基板３２の上面を広く露出するようにしている。回路基板３２の上面には−電極３４ｄと＋電極３５ｄ、及び下側のＬＥＤ素子１３のカソード（ｎ側バンプ２３）と上側のＬＥＤ素子１３のアノード（ｐ側バンプ２４）を接続する電極４３（中間の電極配線）が形成されている。上側のＬＥＤ素子１３のｎ側バンプ２３及ｐ側バンプ２４の接続領域はそれぞれ−電極３４ｄ及び電極４３上にあり、下側のＬＥＤ素子１３のｎ側バンプ２３及ｐ側バンプ２４の接続領域はそれぞれ電極４３及び＋電極３５ｄ上にある。
【００４６】
−電極３４ｄ、＋電極３５ｄ、及び電極４３は複数の突起電極を備え、各突起電極は放電パターン３９ａ〜ｆに含まれる。放電パターン３９ａ、３９ｂに含まれる一方の突起電極は上側のＬＥＤ素子１３のｎ側バンプ２３と接続する−電極３４ｄに接続し、他方の突起電極は上側のＬＥＤ素子１３のｐ側バンプ２４と接続する電極４３と接続している。放
電パターン３９ｄ、３９ｅに含まれる一方の突起電極は下側のＬＥＤ素子１３のｎ側バンプ２３と接続する電極４３と接続し、他方の突起電極は下側のＬＥＤ素子１３のｐ側バンプ２４と接続する＋電極３５ｄと接続している。放電パターン３９ｃ、３９ｆは、一方の突起電極が電極４３と接続し、他方の突起電極がそれぞれ−電極３４ｄ、＋電極３５ｄと接続している。
【００４７】
図中、上側のｎ側バンプ２３の接続領域近傍には放電パターン３９ａ，３９ｂがある。下側のｎ側バンプ２３の接続領域近傍には３個の放電パターン３９ｃ，３９ｄ，３９ｅが存在し、放電パターン３９ｃ，３９ｄは直線的に配列している。スルーホール１５ｅ近傍には放電パターン３９ｆがある。
【００４８】
放電パターン３９ｃ，３９ｄを直線的に配列することで、放電パターン３９ｄで放電経路が形成したとき放電パターン３９ｃにより−電極３４ｄまでの放電経路全体を最短化する。放電パターン３９ｆは放電パターン３９ａ，３９ｂで放電経路ができたときに最短距離で＋電極３５ｄ側に放電経路を形成するものである。
【符号の説明】
【００４９】
１０，１０ａ，２０，２０ａ、３０…ＬＥＤ装置（半導体発光装置）、
１１，３１…樹脂層、
１２，１２ａ，３２…回路基板、
１３…ＬＥＤ素子（半導体発光素子）、
１４，１４ｃ，３４ａ〜ｄ…−電極（負の電極配線）、
１４ａ，１４ｄ，１４ｅ，１５ａ，１５ｄ，１５ｅ…スルーホール、
１４ｂ，１５ｂ…出力電極、
１５，１５ｃ，３５ａ〜ｄ…＋電極（正の電極配線）、
１６…板材、
１７,１７ａ，１７ｂ，１８，１８ａ，１８ｂ…突起電極、
１９，１９ａ，１９ｂ，３６ａ〜ｅ，
３７ａ〜ｄ，３８ａ〜ｅ，３９ａ〜ｆ…放電パターン、
２１…ｎ型半導体層、
２１ａ…発光層
２２…ｐ型半導体層、
２２ａ…ｐ型ＧａＮ層、
２２ｂ…金属層、
２３…ｎ側バンプ（ｎ側電極）、
２４…ｐ側バンプ（ｐ側電極）、
２４ａ…ＵＢＭ層、
２４ｂ…金バンプ部、
２４ｃ…金錫共晶層、
２５…サファイア基板、
４１…ツェナーダイオード（保護素子）、
４１ａ，４１ｂ…ツェナーダイオード素子、
４２，４３…電極（中間の電極配線）。
【図１】
2011258916.tif 000003
【図２】
2011258916.tif 000004
【図３】
2011258916.tif 000005
【図４】
2011258916.tif 000006
【図５】
2011258916.tif 000007
【図６】
2011258916.tif 000008
【図７】
2011258916.tif 000009
【図８】
2011258916.tif 000010
【図９】
2011258916.tif 000011
【図１０】
2011258916.tif 000012
【図１１】
2011258916.tif 000013
【図１２】
2011258916.tif 000014
【図１３】
2011258916.tif 000015
【図１４】
2011258916.tif 000016
【図１５】
2011258916.tif 000017
【図１６】
2011258916.tif 000018
【図１７】
2011258916.tif 000019