(57)【要約】【課題】  ３次元表示において品位の良い有機ＥＬ表示装置及び有機ＥＬ表示方法を提供する。【解決手段】  マトリクス状に配置された複数の画素ＰＸと、行毎の画素に接続し行に沿って延在する走査信号線ＧＬと、列毎の画素に接続し列に沿って延在する映像信号線ＳＧとを具備し、画素のそれぞれは、有機ＥＬ素子と、書込期間において映像信号線を介して供給される映像信号が書き込まれるとともに、書込期間に続く期間において走査信号線を介して供給される走査信号によって有機ＥＬ素子の発光／非発光を制御する画素回路とを備え、走査信号線は、映像信号の書込動作と有機ＥＬ素子の発光動作とのそれぞれを画素の行毎に順次実行するとともに、各画素での発光継続時間を同一としつつ書込動作の終了から発光動作の開始までの時間が画素の最初の行から最後の行へ順次短くなる様に制御する走査信号を供給する有機ＥＬ表示装置である。【選択図】      図１
2011203388.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の有機ＥＬ素子と、
それぞれの前記有機ＥＬ素子の発光／非発光を制御する画素回路と、
列毎の前記画素回路に接続し列に沿って延在する映像信号線と、
行毎の前記画素回路に接続し行に沿って延在する、書込期間において前記映像信号線を介して供給される映像信号を前記画素回路に書き込む書込動作と前記有機ＥＬ素子の発光動作とのそれぞれを前記画素回路の行毎に順次実行させるとともに、各有機ＥＬ素子での発光継続時間を同一としつつ前記書込動作の終了から前記発光動作の開始までの時間が前記画素回路の最初の行から最後の行へ順次短くなる様に制御する走査信号を供給する走査信号線と
を有することを特徴とする有機ＥＬ表示装置。
【請求項２】
前記走査信号線は、
前記映像信号の書込動作と、前記有機ＥＬ素子の発光動作とを最後の行の画素に対して実行した後は、最初の行の画素に戻って順次前記それぞれの動作を実行させるとともに、最初の行の画素について発光動作を開始するタイミングを、最後の行の画素について発光動作が終了した以降に制御する走査信号を供給することを特徴とする請求項１に記載の有機ＥＬ表示装置。
【請求項３】
前記走査信号線は、
最初の行の画素について発光動作を開始するタイミングを、最後の行の画素について発光動作が終了したタイミングと略同一に制御する走査信号を供給することを特徴とする請求項２に記載の有機ＥＬ表示装置。
【請求項４】
前記映像信号線は、立体表示用の左目用画像と右目用画像とをフレーム毎に交互に映像信号として供給することを特徴とする請求項１に記載の有機ＥＬ表示装置。
【請求項５】
マトリクス状に配置された複数の画素と、行毎の前記画素に接続し行に沿って延在する走査信号線と、列毎の前記画素に接続し列に沿って延在する映像信号線とを具備し、前記画素のそれぞれは、有機ＥＬ素子と、書込期間において前記映像信号線を介して供給される映像信号が書き込まれるとともに、前記書込期間に続く期間において前記走査信号線を介して供給される走査信号によって前記有機ＥＬ素子の発光／非発光を制御する画素回路とを備える有機ＥＬ表示装置の有機ＥＬ表示方法において、
前記画素の最初の行に接続する映像信号線に供給する走査信号を、前記映像信号の書き込み動作の終了から所定時間遅延させた後に前記有機ＥＬ素子を発光させるように制御し、
前記画素の２番目の行から最後の行に接続するそれぞれの映像信号線に供給するそれぞれの走査信号を、前記映像信号の書込動作と前記有機ＥＬ素子の発光動作とのそれぞれを前記画素の行毎に順次実行するとともに、各画素での発光継続時間を同一としつつ前記書込動作の終了から前記発光動作の開始までの時間が前記画素の最初の行から最後の行へ順次短くなる様に制御し、
前記最後の行に接続する映像信号線に供給する走査信号を制御した後は、前記画素の最初の行から順次最後の行へ前記一連の走査信号の供給を繰り返して実行するように制御することを特徴とする有機ＥＬ表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３次元表示において品位の良い有機ＥＬ表示装置及び有機ＥＬ表示方法に関する。
【背景技術】
【０００２】
有機エレクトロルミネセンス（ＥＬ）素子、液晶表示素子などを用いたフラットパネルディスプレイでは、二次元情報を表示するのが通常であるが、それに留まらず、立体表示が可能な技術が提案されている。
【０００３】
例えば、特許文献１には、２Ｄ（２次元）及び３Ｄ（３次元）イメージが選択的に切替えて表示される表示手段を備えた電子機器であって、３Ｄイメージ表示時に、強制的に２Ｄイメージ表示に切替える表示機能を備えた電子機器が開示されている。
【０００４】
特許文献１に開示された技術では、視差バリア方式が用いられている。表示パネルには、右目用の画素と、左目用の画素とが個別に形成されている。そして、斜め方向からは、その各々の画素を透過して出射する光の一方の光を観測できるように、レンチキュラーレンズなどを用いた視差バリア層を形成する。しかしながら、このような視差バリア方式では、右目用の画素と左目用の画素とを異ならしめる必要があることから、表示画像の空間解像度は実際の表示パネルの画素数の１／２に低下してしまう。
【０００５】
そこで、特許文献２に開示された技術では、フレーム毎に右目用の画像と左目用の画像を切替えて表示し、光学的なシャッターを設けた眼鏡を用いて見ることによって、左右視差に応じた立体表示を実現している。この方式によれば、空間解像度を減少させることなく立体画像を表示することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−１６３４４７号公報
【特許文献２】特開２０００−２８４２２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで有機ＥＬ表示装置での表示方法は、例えば画面の一番上の最初のラインから表示を開始し、順次下のラインを表示する。そして、画面の一番下の最後のラインまで表示して１画像の表示を終了し、続いて画面の一番上の最初のラインから次の画像を表示する方式である。
【０００８】
通常表示、すなわち２次元表示の場合には、前後の画像の表示内容は同一ないし連続性を有しているため、１画面内に前後の画像が上下に混在して表示されていても、視認上、問題は発生しない。  
しかしながら、３次元表示の場合には、前後の画像は左目用画像、右目用画像であり、同一ないし連続性をもっていない。従って、左右の画像が混在（クロストーク）することによって３次元表示の品位が低下するという問題が発生する。
【０００９】
図７は、奇数番目の画像で右目用画像を偶数番目の画像で左目用画像を表示する場合の表示方法を示す模式図である。  
ここで、横方向は時間の流れを表し、縦方向は画面の高さ方向の位置を表している。奇数番目の画像を表示する期間は非表示期間（非発光期間）と右目用画像の表示期間（発光期間）で構成され、偶数番目の画像を表示する期間は非表示期間（非発光期間）と左目用画像の表示期間（発光期間）で構成されている。
【００１０】
右目用画像は表示画面の上端（便宜上、上端と記載。パネルの使用方向により下端、あるいは左右方向に用いる場合には、情報を最初に書込み始める側を示す）を１ライン目とすると、下方にラインを順次選択しながら映像情報を書込み、表示していく。通常、１つの画像を表示する際には、画像信号のリセットや書込みなどを行う非発光期間を経て、有機ＥＬ素子を表示させる発光期間へ移行する。有機ＥＬ素子は次の非発光期間が開始されるまで、同一画像を表示し続ける。
【００１１】
図８は、左右視差画像を表示する状態とめがねシャッターの状態とを表す図である。  
右目用画像の書込みが画面下まで到達し、画面最上端から、次画像である左目用画像の書込み・発光期間が始まるため、まだ前の画像を表示している次ラインとの間で画像の混在が発生する。
【００１２】
縦方向に設けた点線は、それぞれ時刻（ｔ１〜ｔ４）を表している。時刻ｔ１〜時刻ｔ２の間では、右目用の画像のみが表示されている。時刻ｔ２〜時刻ｔ３の間では、右目用画像と左目用画像とが一つの画面内に混在している。時刻ｔ３〜時刻ｔ４の間では、左目用の画像のみが表示されている。
【００１３】
このような表示状態とめがねのシャッターの開閉状態とを対比する。図８に示すように、右目用シャッターあるいは左目用シャッターのいずれのシャッターが開いている状態でも両画像が混在する期間が存在する。
【００１４】
従って、本来、左右の目でそれぞれ独立の画像を見ることを前提とする立体表示の構成が実現できない。その結果、３次元に表示されないだけでなく、場合によってはゴーストが発生したような２重の表示となり、表示品位の低下が問題となる。
【００１５】
本発明は、斯かる事情に鑑みてなされたものであって、３次元表示において品位の良い有機ＥＬ表示装置及び有機ＥＬ表示方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するための本発明は、マトリクス状に配置された複数の有機ＥＬ素子と、それぞれの前記有機ＥＬ素子の発光／非発光を制御する画素回路と、列毎の前記画素回路に接続し列に沿って延在する映像信号線と、行毎の前記画素回路に接続し行に沿って延在する、書込期間において前記映像信号線を介して供給される映像信号を前記画素回路に書き込む書込動作と前記有機ＥＬ素子の発光動作とのそれぞれを前記画素回路の行毎に順次実行させるとともに、各有機ＥＬ素子での発光継続時間を同一としつつ前記書込動作の終了から前記発光動作の開始までの時間が前記画素回路の最初の行から最後の行へ順次短くなる様に制御する走査信号を供給する走査信号線とを有する有機ＥＬ表示装置である。
【００１７】
また本発明は、マトリクス状に配置された複数の画素と、行毎の前記画素に接続し行に沿って延在する走査信号線と、列毎の前記画素に接続し列に沿って延在する映像信号線とを具備し、前記画素のそれぞれは、有機ＥＬ素子と、書込期間において前記映像信号線を介して供給される映像信号が書き込まれるとともに、前記書込期間に続く期間において前記走査信号線を介して供給される走査信号によって前記有機ＥＬ素子の発光／非発光を制御する画素回路とを備える有機ＥＬ表示装置の有機ＥＬ表示方法において、前記画素の最初の行に接続する映像信号線に供給する走査信号を、前記映像信号の書き込み動作の終了から所定時間遅延させた後に前記有機ＥＬ素子を発光させるように制御し、前記画素の２番目の行から最後の行に接続するそれぞれの映像信号線に供給するそれぞれの走査信号を、前記映像信号の書込動作と前記有機ＥＬ素子の発光動作とのそれぞれを前記画素の行毎に順次実行するとともに、各画素での発光継続時間を同一としつつ前記書込動作の終了から前記発光動作の開始までの時間が前記画素の最初の行から最後の行へ順次短くなる様に制御し、前記最後の行に接続する映像信号線に供給する走査信号を制御した後は、前記画素の最初の行から順次最後の行へ前記一連の走査信号の供給を繰り返して実行するように制御する有機ＥＬ表示方法である。
【発明の効果】
【００１８】
本発明によれば、３次元表示において品位の良い有機ＥＬ表示装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】アクティブマトリクス駆動方式を採用した有機ＥＬ表示装置の構成を概略的に示す平面図。
【図２】画素と映像信号線ドライバとの構成と接続を示す図。
【図３】走査信号線から画素に供給される走査信号を表すタイムチャート。
【図４】本実施の形態の有機ＥＬ表示装置における３次元表示方法を説明する図。
【図５】ライン毎の発光動作を示すタイムチャート。
【図６】電流プログラム方式の画素と映像信号線ドライバとの構成と接続を示す図。
【図７】奇数番目の画像で右目用画像を偶数番目の画像で左目用画像を表示する場合の表示方法を示す模式図。
【図８】左右視差画像を表示する状態とめがねシャッターの状態とを表す図。
【図９】図５に示す発光タイミングを実現する詳細の信号を示すタイムチャート。
【図１０】走査信号１を発生するための回路構成の一例を示す図。
【図１１】走査信号１を実現する詳細の信号を示すタイムチャート。
【図１２】走査信号２を発生するための回路構成の一例を示す図。
【図１３】走査信号２を実現する詳細の信号を示すタイムチャート。
【図１４】走査信号３を発生するための回路構成の一例を示す図。
【図１５】走査信号３を実現する詳細の信号を示すタイムチャート。
【発明を実施するための形態】
【００２０】
以下、本発明の一態様について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００２１】
図１は、有機ＥＬ表示装置の一例として、アクティブマトリクス駆動方式を採用した有機ＥＬ表示装置の構成を概略的に示す平面図である。
【００２２】
有機ＥＬ表示装置１は、有機ＥＬパネル２と、有機ＥＬパネル２の表示動作を制御するコントローラ３とを備えている。
【００２３】
有機ＥＬパネル２は、複数の画素ＰＸ、複数本の走査信号線ＧＬ１ａ〜ＧＬＭａ，ＧＬ１ｂ〜ＧＬＭｂ，ＧＬ１ｃ〜ＧＬＭｃ、複数本の映像信号線ＳＧ１〜ＳＧＮ、走査信号線ドライバＹＤＲ及び映像信号線ドライバＸＤＲを備えている。
【００２４】
複数の画素ＰＸは、ガラス板等の光透過性及び絶縁性を有する支持基板４上でＭ×Ｎ個のマトリクス状に配列している。そして、各画素ＰＸは、自己発光素子である有機ＥＬ素子ＯＬＥＤを備えるとともに、画素回路ＣＴを備えている。画素回路ＣＴの詳細については後述する。
【００２５】
走査信号線ＧＬ１ａ〜ＧＬＭａ，ＧＬ１ｂ〜ＧＬＭｂ，ＧＬ１ｃ〜ＧＬＭｃは、これら画素ＰＸの行に沿って延在する。映像信号線ＳＧ１〜ＳＧＮは、これら画素ＰＸの行と略直交する方向に延在する。走査信号線ドライバＹＤＲは、走査信号線ＧＬ１ａ〜ＧＬＭａ，ＧＬ１ｂ〜ＧＬＭｂ，ＧＬ１ｃ〜ＧＬＭｃのそれぞれを順次駆動する。映像信号線ドライバＸＤＲは、映像信号線ＳＧ１〜ＳＧＮを駆動する。
【００２６】
コントローラ３は、有機ＥＬパネル２の外部に配置されるプリント基板上に形成され、走査信号線ドライバＹＤＲ及び映像信号線ドライバＸＤＲの動作を制御する。コントローラ３は、外部から供給されるデジタル映像信号及び同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号及び水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生し、これら垂直走査制御信号及び水平走査制御信号をそれぞれ走査信号線ドライバＹＤＲ及び映像信号線ドライバＸＤＲに供給するとともに、水平及び垂直走査タイミングに同期してデジタル映像信号を映像信号線ドライバＸＤＲに供給する。
【００２７】
映像信号線ドライバＸＤＲは、各水平走査期間において、水平走査制御信号の制御のもとで、デジタル映像信号をアナログ形式に変換するとともに、それにより得られる映像信号Ｖsigを複数の映像信号線ＳＧ１〜ＳＧＮに対して並列的に供給する。また、映像信号線ドライバＸＤＲは、リセット信号Ｖrst（後述）を映像信号線ＳＧ１〜ＳＧＮに対して出力する。
【００２８】
走査信号線ドライバＹＤＲは、垂直走査制御信号の制御のもとで、走査信号線ＧＬ１ａ〜ＧＬＭａ，ＧＬ１ｂ〜ＧＬＭｂ，ＧＬ１ｃ〜ＧＬＭｃに走査信号を出力する。なお、１ラインの画素ＰＸに対する走査信号の出力を開始してから次のラインの画素ＰＸに対する走査信号の出力を開始するまでの期間を１水平走査期間（１Ｈ）と定める。
【００２９】
図２は、画素ＰＸと映像信号線ドライバＸＤＲとの構成と接続を示す図である。  
画素ＰＸの回路構成について説明する。なお、回路はマトリクスの１行１列に配された画素ＰＸについて説明するが、他の画素ＰＸについても同様の構成である。  
画素ＰＸは、有機ＥＬ素子ＯＬＥＤとこの有機ＥＬ素子ＯＬＥＤに画像信号に対応した発光電流を生成して供給する画素回路ＣＴを備えている。
【００３０】
駆動電流制御素子ＤＴＲは、一対の電源端子ＶＤＤ，ＶＳＳ間で有機ＥＬ素子ＯＬＥＤと直列に接続されている。駆動電流制御素子ＤＴＲは、その制御端子と電源端子ＶＤＤとの間の電圧に対応した大きさの駆動電流を有機ＥＬ素子ＯＬＥＤに対して出力する。
【００３１】
選択用スイッチＳＷ１は、映像信号線ＳＧ１と駆動電流制御素子ＤＴＲの制御端子との間に接続されている。すなわち、選択用スイッチＳＷ１は、そのソースが映像信号線ＳＧ１ａに接続され、ドレインが後述のキャパシタＣ２を介して駆動電流制御素子ＤＴＲの制御端子に接続され、ゲートが対応する走査信号線ＧＬ１ａに接続されている。選択用スイッチＳＷ１は、映像信号線ＳＧ１とキャパシタＣ２の選択用スイッチＳＷ１側の端子との間の導通／非導通を走査信号線ＧＬ１ａを介して供給される走査信号１ａに応じて切り替える。
【００３２】
キャパシタＣ１は、電源端子ＶＤＤと駆動電流制御素子ＤＴＲの制御端子との間に接続されている。キャパシタＣ１は、駆動電流制御素子ＤＴＲの制御端子と電源端子ＶＤＤとの間の電圧を所定期間ほぼ一定に保持する。
【００３３】
具体的には、選択用スイッチＳＷ１は、書込動作に対応して走査信号線ドライバＹＤＲから走査信号線ＧＬ１ａを介して供給される走査信号１ａにより映像信号線ＳＧ１と駆動電流制御素子ＤＴＲの制御端子との間を導通状態とした際に、映像信号線ドライバＸＤＲから映像信号線ＳＧ１を介して供給される信号，例えば映像信号ＶsigをノードＡに出力する。駆動電流制御素子ＤＴＲは、選択用スイッチＳＷ１が出力する映像信号Ｖsigに対応した大きさの駆動電流Ｉdを有機ＥＬ素子ＯＬＥＤに供給する。
【００３４】
なお、選択用スイッチＳＷ１は、特性補正動作（後述）に対応して走査信号線ドライバＹＤＲから走査信号線ＧＬ１ｂを介して供給される走査信号１ｂにより駆動電流制御素子ＤＴＲの制御端子と出力端子の間を導通状態とした際には、映像信号線ドライバＸＤＲから映像信号線ＳＧ１を介して供給されるリセット信号ＶrstをノードＡに出力する。
【００３５】
補正用スイッチＳＷ２は、駆動電流制御素子ＤＴＲの出力端子と制御端子との間に接続されている。補正用スイッチＳＷ２は、駆動電流制御素子ＤＴＲの出力端子と制御端子との間の導通／非導通を走査信号線ＧＬ１ｂを介して供給される走査信号１ｂに応じて切り替えられる。
【００３６】
出力制御用スイッチＳＷ３は、駆動電流制御素子ＤＴＲの出力端子と有機ＥＬ素子ＯＬＥＤとの間に直列接続されている。出力制御用スイッチＳＷ３は、駆動電流制御素子ＤＴＲの出力端子と有機ＥＬ素子ＯＬＥＤとの間の導通／非導通を走査信号線ＧＬ１ｃを介して供給される走査信号１ｃに応じて切り替えられる。
【００３７】
有機ＥＬ素子ＯＬＥＤは、赤、緑、または青のルミネセンス性有機化合物を含む薄膜である発光層を含んだ有機物層を陰極と陽極との間に介在させた構造を有している。有機ＥＬ素子ＯＬＥＤは、有機物層に電子及び正孔を注入しこれらを再結合させることにより励起子を生成させ、この励起子の失活時に生じる光放出により発光する。なお、有機ＥＬ素子ＯＬＥＤは、陽極と陰極間に有機薄膜層として、正孔輸送層（ＨＴＬ）、発光層（ＥＭＬ）、電子輸送層（ＥＴＬ）の３層を積層した構造としても良い。また、正孔輸送層は、複数の層を備えた構造であっても良い。更に、有機薄膜層に正孔ブロック層（ＨＢＬ）を設けても良い。
【００３８】
続いて、映像信号線ドライバＸＤＲの構成・動作について説明する。  
図２の左下に示す映像信号線ドライバＸＤＲでは、ＤＡ変換部がコントローラ３から出力されるデジタル映像信号をアナログ形式に変換するとともに、その映像信号から出力回路が基準電圧Ｖｒｅｆを参照してガンマ特性に対応した出力電圧を生成する。それにより得られる映像信号Ｖsigは映像信号線ＳＧ１に対して供給される。なお、出力回路は、上述の特性補正動作時にリセット信号Ｖrstを生成して、映像信号線ＳＧ１に対して出力する。
【００３９】
次に、２次元表示における画素ＰＸの回路の動作について説明する。  
図３は、走査信号線ＧＬ１ａ〜ＧＬ１ｃから画素ＰＸに供給される走査信号１ａ〜１ｃを表すタイムチャートである。なお、このタイムチャートでは、走査信号１ａ〜１ｃがローレベルになったときに、対応する選択用スイッチＳＷ１、補正用スイッチＳＷ２及び出力制御用スイッチＳＷ３が導通する。
【００４０】
図３に示すように、画素ＰＸの駆動状態には、有機ＥＬ素子ＯＬＥＤが発光する発光期間と、有機ＥＬ素子ＯＬＥＤが発光しない非発光期間とが含まれている。そして、非発光期間には、リセット期間、キャンセル期間、書き込み期間などが含まれている。リセット期間、キャンセル期間には特性補正動作が実行され、書き込み期間では映像信号が画素回路に書き込まれる。
【００４１】
リセット期間では、駆動電流制御素子ＤＴＲの入力端子と制御端子との間の電圧をその閾値電圧Ｖthより大きくなるよう設定する。具体的には、スイッチＳＷ２及びＳＷ３をオン状態とする。この動作により、ノードＢ及びＣの電位は補正用スイッチＳＷ２を介して流れる放電電流により低下する。
【００４２】
これに続く閾値キャンセル期間では、スイッチＳＷ１，ＳＷ２をオン状態として、出力制御用スイッチＳＷ３をオフ状態に設定する。これにより、ノードＢの電位は、補正用スイッチＳＷ２を介して流れる充電電流によって駆動電流制御素子ＤＴＲの閾値電圧Ｖthとほぼ等しいレベルにまで上昇する。なお、この際、キャパシタＣ２のノードＡ側の電極には、リセット信号Ｖrstが供給されている。
【００４３】
書込期間では、選択用スイッチＳＷ１をオン状態とし、スイッチＳＷ２及びＳＷ３をオフ状態とする。これにより、ノードＡには、選択用スイッチＳＷ１を介して供給されるリセット信号Ｖrstに代わり、映像信号Ｖsigが選択用スイッチＳＷ１を介して供給される。その結果、ノードＢの電位は、閾値電圧Ｖthと映像信号Ｖsigとの和にほぼ等しくなる。
【００４４】
発光期間では、出力制御用スイッチＳＷ３をオン状態とし、スイッチＳＷ１，ＳＷ２をオフ状態とする。これにより、駆動電流Ｉdが出力制御用スイッチＳＷ３を介して有機ＥＬ素子ＯＬＥＤに供給される。ここで、駆動電流Ｉdは、キャパシタＣ１によって保持されたノードＢの電位により決定されることになり、駆動電流制御素子ＤＴＲの閾値電圧Ｖthが画素ＰＸ間でばらついていたとしても、そのようなばらつきが駆動電流Ｉdに与える影響を排除することができる。
【００４５】
図４は、本実施の形態の有機ＥＬ表示装置における３次元表示方法を説明する図である。図７に示す従来の表示方法と比較して、非発光期間及び発光期間の長さが異なっている。  
即ち、図４では、映像信号の書き込みが行われた後、最初のラインでは遅延時間を設けその遅延時間経過後に発光動作を開始する。この遅延時間は、一つ前の画像の最終ラインの発光が終了するまでの時間に対応している。これは左目画像と右目画像との混在を防止するためである。また、この遅延時間は映像信号を書き込むラインを順次選択する毎に短縮され、最終ラインでは従来と同様のタイミングで遅延なく発光動作を開始する。従って、画面のライン位置により遅延時間が異なる。ただし、発光期間の長さは各ラインで同じである。
【００４６】
この表示方法では、右目画像の最終ライン（一番下のライン）の発光期間が終わった以降に、左目画像の最初のライン（一番上のライン）の発光期間を開始する。従って、右目画像と左目画像とが同一時刻において混在することは無い。  
なお、発光が継続する期間が一番長くなるのは、図４に示すように右目画像を表示するための発光期間が終了したタイミングと、左目画像を表示するための発光期間が開始したタイミングとが一致した場合である。この条件は、本実施の形態での発光期間が、図７に示す従来の発光期間の１／２となる場合である。
【００４７】
図５は、ライン毎の発光動作を示すタイムチャートである。図５には、ライン毎に、従来の発光期間と本実施の形態での発光期間とを対比して示している。
【００４８】
図５の中段には、Ｍ＜ＮとなるＭライン目の例を示す。第Ｍラインは画面の略中央付近にある。このため、遅延時間を経て、従来の発光期間の開始から概略１／２の期間が経過したときに発光動作を開始し、所定時間発光した後、非発光期間となる。  
図５の下段には、最終ラインであるＮライン目の例を示す。最終ラインであるため、遅延すること無く発光期間が開始するが、所定時間発光した後、非発光期間となる。
【００４９】
図５に示す動作を実現するため、次のような走査信号駆動を行う。  
（１）リセット動作、キャンセル動作、書き込み動作は従来通りのタイミング、手順で実行する。  
（２）書き込み動作の後、スイッチＳＷ１，ＳＷ２、ＳＷ３を全てＯＦＦとする。  
（３）ライン毎に所定の遅延時間が経過した時点で、走査信号１ｃを制御して出力制御用ＳＷ３をＯＮとする。これによって、発光動作が開始される。  
（４）発光開始から所定時間経過後、走査信号１ｃを制御して出力制御用ＳＷ３をＯＦＦとする。
【００５０】
なお、このような走査信号駆動は、コントローラ３からの信号に基づいて走査信号線ドライバＹＤＲが駆動部として動作することにより実現することができる。
【００５１】
次にこの走査信号駆動を実現するための走査信号線ドライバの構成について説明する。
【００５２】
図９は、図５に示す発光タイミングを実現する詳細の信号を示すタイムチャートである。このタイムチャートには、フレーム同期信号、クロック信号、各行ごとの走査信号を記載している。  
この駆動方法は、特性補正、映像信号読込などの動作を実施する非表示期間であるブランキング期間を８Ｈ（水平周期）とし、有機ＥＬ表示装置の最大行数をＭ行とした場合の一例である。このとき、１フレーム期間は、（Ｍ＋８）Ｈ期間となる。
【００５３】
フレーム同期信号の立ち上がりによって１フレームの動作が開始される。先ず１行目のリセット／キャンセル／書き込み動作が行われ、順次、２行目、３行目と動作が進んでいく。なお、リセット／キャンセル／書き込み動作は、図３を参照してその詳細の動作を既に説明しているため、再度の説明は省略する。  
この例では、次のフレームの動作に移る前にダミー期間として９Ｈ期間を設けている。そして、発光期間は、概略１フレーム期間の半分としている。より詳細には、フレーム期間からダミー期間を除いた期間の半分、即ち発光期間は（（Ｍ＋８）／２−９／２）Ｈ期間である。遅延時間は、ブランキング期間経過後、発光期間が開始するまでの期間である。従って、上述の条件の下では、１行目では、ブランキング期間のあと、所定の遅延時間を経て発光期間に至るが、遅延期間は、（（Ｍ＋８）／２＋９／２）Ｈ−８Ｈ期間となる。
【００５４】
通常、１行分の進行によって、１Ｈ（水平周期）分だけ、動作開始タイミングが遅れていくが、本実施の形態では、発光開始までの遅延時間が１／２Ｈづつ減少していく。従って、Ｍ行目まで動作が進むと、ブランキング期間後、１Ｈ期間だけの遅延で発光期間に至ることになる。なお、発光期間は、１行目の発光期間とＭ行目の発光期間とが重複しないように適宜設定できる。
【００５５】
元のブランキング期間として８Ｈを持つこの例の場合、全体のフレーム期間を変えずに、ダミー期間３Ｈまで短縮すると、最大発光期間として（（Ｍ＋８）／２−３／２）Ｈまで採ることが出来る。
【００５６】
このタイムチャートからわかるように、本実施の形態では、書込動作の終了から発光動作の開始までの時間が画素回路の最初の行から最後の行へ順次短くなる様に制御されている。
【００５７】
次に上述のタイムチャートに示す発光期間を制御するための走査信号１〜３を生成する走査信号線ドライバＹＤＲの構成について説明する。
【００５８】
図１０は、走査信号１を発生するための回路構成の一例を示す図である。クロックＣＫとクロックの反転信号を入力して、データ入力を順次保持・出力する基本のシフトレジスタを組合わせた一連のシフトレジスタを２列分組み合わせ、ＮＯＲ回路で合成することで走査信号１を得る構成になっている。
【００５９】
図１１は、走査信号１を実現する詳細の信号を示すタイムチャートである。このタイムチャートにおいて、タイミング信号、ＳＲ（シフトレジスタ）スタート信号、クロック信号ＣＫはコントローラ３から供給される信号である。
【００６０】
図１２は、走査信号２を発生するための回路構成の一例を示す図である。図１０と同様にシフトレジスタ列による構成である。  
図１３は、走査信号２を実現する詳細の信号を示すタイムチャートである。このタイムチャートにおいて、タイミング信号、ＳＲ（シフトレジスタ）スタート信号、クロック信号ＣＫはコントローラ３から供給される信号である。
【００６１】
図１４は、走査信号３を発生するための回路構成の一例を示す図である。図の右側にある２連のシフトレジスタ回路の出力で、１行ごとに遅延量が異なるように制御する信号を発生する。この２連のシフトレジスタ回路は、奇数行用と偶数行用の回路である。奇数側シフトレジスタ回路の構成では、一行目のシフトレジスタ出力は、三行目のシフトレジスタ入力になっており、順次、奇数行の出力信号を発生する。偶数側シフトレジスタ回路の構成では、２行目のシフトレジスタ出力が、４行目のシフトレジスタ入力になっており、順次、偶数行の出力信号を発生する。
【００６２】
図１４では、Ｍが偶数の場合を示しているが、奇数の場合には、Ｍ番目が奇数列に接続されることになる。なお、偶数側は、奇数側に対し、半クロックずれたタイミングで動作するが、クロックとクロックの反転とを逆に接続している。
【００６３】
図１５は、走査信号３を実現する詳細の信号を示すタイムチャートである。このタイムチャートにおいて、タイミング信号、ＳＲ（シフトレジスタ）スタート信号、クロック信号ＣＫはコントローラ３から供給される信号である。
【００６４】
通常、１行目に対し、２行目は、１Ｈ分のシフト量になるが、二つのシフトレジスタ列を半クロックずれて動作させることで、通常、１Ｈ分のシフトに相当するズレが、１／２Ｈ分のシフトになり、１／２Ｈ発光タイミングが前にずれて、遅延期間が短縮したことになる。
【００６５】
同様に、３行目であれば、通常の回路では、１行目に対して２Ｈ（水平周期）分のシフトずれになるが、この回路構成の場合、１Ｈ分のシフトになるので、１水平周期分、発光タイミングが前にずれて、遅延期間が短縮したことになる。
【００６６】
このずれ（遅延時間の短縮）は、行数を経るごとに大きくなり、本図では最終行で、ブランキング期間＋１Ｈ後に発光期間になる例を示している。上述したように発光期間を本例から変更することも可能である。
【００６７】
以上説明した実施の形態の表示方法によれば、左右画像が同時に表示される状態がなくなる。図４の下部には、めがねのシャッターの動作も合せて示している。発光タイミングに応じた左右の画像表示期間に合わせて、シャッターを開閉させることができるため、本来の３次元方式の狙いどおり、左右視差を的確に認識することができ、３次元品位を保持した画像を提供できる。
【００６８】
ただし、発光期間が短くなるため、通常の発光期間での輝度よりも大きい輝度となる様に設定しておくことも有効である。  
輝度の変調には、ガンマをあらかじめ設定しておく方法、書込み電圧（電流）を増加させる方法などが知られている。また、時間変調による方法との組み合わせも可能である。これらの輝度変調を実行する輝度変調部をコントローラ３に組み込んでも良い。
【００６９】
また、本実施の形態の表示方法では、映像信号の書込みから発光開始までの保持期間が画面位置によって異なるため、キャパシタＣ１のリーク量によっては所定の輝度からの低下が発生する可能性もある。その場合には表示位置に応じて輝度調整することも可能である。
【００７０】
なお、上述の画素ＰＸは映像電圧を書き込むタイプ（電圧プログラム方式）であったが、映像電流を書き込むタイプ（電流プログラム方式）とすることもできる。
【００７１】
図６は、電流プログラム方式の画素ＰＸと映像信号線ドライバＸＤＲとの構成と接続を示す図である。このタイプの画素ＰＸを用いる場合は、上述の操作信号線は１つの画素ＰＸに対して２本で良い。また、映像信号線ドライバＸＤＲは、内部に設けられた基準電流源を用いてデジタル映像信号を電流に変換して出力する。
【００７２】
この電流による画像データ書き込み方式においても、走査信号線を介した走査信号による発光時間の調整動作は上述の電圧プログラム方式と原理的に同じである。従って、画素回路の動作についての詳細の説明は省略する。
【００７３】
なお、本実施の形態では、図１に示すように、走査信号線ドライバＹＤＲ及び映像信号線ドライバＸＤＲは有機ＥＬパネル上に設け、コントローラは外部のプリント基板上に設けたが、この形態に限定されず、それぞれ有機ＥＬパネル、プリント基板のいずれに設けても良い。例えば、有機ＥＬパネル上には、走査信号線ドライバＹＤＲ及び映像信号線ドライバＸＤＲを設けず、これらから走査信号、映像信号を信号線を介して受け入れるように構成しても良い。
【００７４】
なお、上述の実施の形態で説明した各機能は、ハードウエアを用いて構成しても良く、また、ソフトウエアを用いて各機能を記載したプログラムをコンピュータに読み込ませて実現しても良い。また、各機能は、適宜ソフトウエア、ハードウエアのいずれかを選択して構成するものであっても良い。
【００７５】
更に、各機能は図示しない記録媒体に格納したプログラムをコンピュータに読み込ませることで実現させることもできる。ここで本実施の形態における記録媒体は、プログラムを記録でき、かつコンピュータが読み取り可能な記録媒体であれば、その記録形式は何れの形態であってもよい。
【００７６】
尚、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。  
また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【００７７】
ＰＸ…画素、ＹＤＲ…走査信号線ドライバ、ＸＤＲ…映像信号線ドライバ、ＯＬＥＤ…有機ＥＬ素子、ＣＴ…画素回路、ＤＴＲ…駆動電流制御素子、Ｃ１…キャパシタ、Ｃ２…キャパシタ、ＧＬ…走査信号線、ＳＧ…映像信号線、ＳＷ１…選択用スイッチ、ＳＷ２…補正用スイッチ、ＳＷ３…出力制御用スイッチ、１…ＥＬ表示装置、２…ＥＬパネル、３…コントローラ、４…支持基板。
【図１】
2011203388.tif 000003
【図２】
2011203388.tif 000004
【図３】
2011203388.tif 000005
【図４】
2011203388.tif 000006
【図５】
2011203388.tif 000007
【図６】
2011203388.tif 000008
【図７】
2011203388.tif 000009
【図８】
2011203388.tif 000010
【図９】
2011203388.tif 000011
【図１０】
2011203388.tif 000012
【図１１】
2011203388.tif 000013
【図１２】
2011203388.tif 000014
【図１３】
2011203388.tif 000015
【図１４】
2011203388.tif 000016
【図１５】
2011203388.tif 000017
【手続補正書】
【提出日】平成23年3月25日(2011.3.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
特許文献１に開示された技術では、視差バリア方式が用いられている。表示パネルには、右目用の画素と、左目用の画素とが個別に形成されている。そして、斜め方向からは、その各々の画素を透過して出射する光の一方の光を観測できるように、視差バリア層を形成する。しかしながら、このような視差バリア方式では、右目用の画素と左目用の画素とを異ならしめる必要があることから、表示画像の空間解像度は実際の表示パネルの画素数の１／２に低下してしまう。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2011203388.tif 000018