(57)【要約】【課題】アクティブマトリクス型の駆動方式に対応した発光パネルにおいて、駆動信号の波形なまりに起因する輝度ムラや画面のちらつきの発生を抑制することができる発光駆動装置、発光装置及びその駆動制御方法、並びに、該発光装置を備えた電子機器を提供する。【解決手段】各行の選択期間Ｔselには、画素ＰＩＸに表示データを書き込む書込動作期間Ｔwrtに先立って、画素ＰＩＸを選択状態に設定する付加期間Ｔadが設けられている。付加期間Ｔadにおいては、選択ライン電圧が選択信号Ｓselの電圧値に漸近し、書込動作期間Ｔwrtの開始時点（付加期間Ｔadの終了時）で、選択ラインＬｓのいずれの位置に接続された画素ＰＩＸに対しても略均一な電圧値の選択信号Ｓselが印加される。【選択図】図６
2011158865.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と前記発光素子に供給する電流を制御する駆動トランジスタと該駆動トランジスタの動作を制御するスイッチングトランジスタとを有する発光駆動回路とを有し、行方向に沿って互いに隣接して設けられた複数の走査線に接続され、該各走査線の延在方向に沿って配列された複数の画素を駆動して、前記各画素の前記発光素子の発光を制御する発光駆動装置であって、
前記複数の走査線の各々の一端に第１の電圧値を有する選択信号を所定のタイミングで印加することにより、前記走査線ごとの前記各画素の前記スイッチングトランジスタを動作させる選択状態に順次設定する選択駆動回路と、
画像データに基づく階調電圧を生成し、前記タイミングに応じて前記各画素に前記階調電圧を書き込む信号駆動回路と、
を備え、
前記タイミングは、前記選択信号が前記複数の走査線の各々に印加される印加期間が、第１の期間と該第１の期間に続く第２の期間とを有し、一つの前記走査線に印加される前記選択信号の前記第２の期間と、当該走査線に隣接し、次に前記選択信号が印加される他の前記走査線に印加される前記選択信号の前記第１の期間とが重複する期間を有するように設定され、
前記信号駆動回路は、前記各走査線に印加される前記選択信号の印加期間が前記第２の期間であるときに、当該走査線に対応する前記各画素に、前記階調電圧を印加することを特徴とする発光駆動装置。
【請求項２】
前記第１の期間の時間は、前記選択信号が一つの前記走査線の一端に印加されたときの、前記第２の期間の開始時点での、当該走査線の一端からの距離が最も短い位置にある第１の前記画素の近傍の前記走査線の電圧からなる第１電圧の電圧値と、前記走査線の一端からの距離が最も長い位置にある前記画素の近傍の前記走査線の電圧からなる第２電圧の電圧値とが、許容範囲内の値となる長さに設定され、該許容範囲は、前記第１の電圧値の８０％乃至１００％の値であることを特徴とする請求項１記載の発光駆動装置。
【請求項３】
前記第１の期間の時間は、前記選択信号が印加される前記走査線の負荷の大きさに応じて、異なる長さに設定されることを特徴とする請求項１又は２に記載の発光駆動装置。
【請求項４】
前記走査線に接続されて、前記第１電圧及び前記第２電圧の電圧値を計測する電圧計測回路を備えることを特徴とする請求項２記載の発光駆動装置。
【請求項５】
前記電圧計測回路によって計測される前記第１電圧と前記第２電圧の電圧値の比較に基づいて、前記第１の期間の時間を設定する制御回路を備えることを特徴とする請求項４記載の発光駆動装置。
【請求項６】
発光素子と前記発光素子に供給する電流を制御する駆動トランジスタと該駆動トランジスタの動作を制御するスイッチングトランジスタとを有する発光駆動回路とを有する複数の画素と、該複数の画素の前記スイッチングトランジスタに接続され、行方向に沿って互いに隣接して設けられる複数の走査線と、を有する発光パネルと、
前記発光パネルの、前記複数の画素の前記発光素子を駆動する発光駆動装置と、
を備え、
前記発光駆動装置は、
前記複数の走査線の各々の一端に第１の電圧値を有する選択信号を所定のタイミングで印加することにより、前記走査線ごとの前記各画素の前記スイッチングトランジスタを動作させる選択状態に順次設定する選択駆動回路と、
画像データに基づく階調電圧を生成し、前記タイミングに応じて前記各画素に前記階調電圧を書き込む信号駆動回路と、
を備え、
前記タイミングは、前記選択信号が前記複数の走査線の各々に印加される印加期間は、第１の期間と該第１の期間に続く第２の期間とを有し、一つの前記走査線に印加される前記選択信号の前記第２の期間と、当該走査線に隣接し、次に前記選択信号が印加される他の前記走査線に印加される前記選択信号の前記第１の期間とは重複する期間を有するように設定され、
前記信号駆動回路は、前記各走査線に印加される前記選択信号の印加期間が前記第２の期間であるときに、当該走査線に対応する前記各画素に、前記階調電圧を印加することを特徴とする発光装置。
【請求項７】
前記第１の期間の時間は、前記選択信号が一つの前記走査線の一端に印加されたときの、前記第２の期間の開始時点での、当該走査線の一端からの距離が最も短い位置にある第１の前記画素の近傍の前記走査線の電圧からなる第１電圧の電圧値と、前記走査線の一端からの距離が最も長い位置にある前記画素の近傍の前記走査線の電圧からなる第２電圧の電圧値とが、許容範囲内の値となる長さに設定され、該許容範囲は、前記第１の電圧値の８０％乃至１００％の値であることを特徴とする請求項６記載の発光装置。
【請求項８】
前記第１の期間の時間は、前記選択信号が印加される前記走査線の負荷の大きさに応じて、異なる長さに設定されることを特徴とする請求項６又は７に記載の発光装置。
【請求項９】
前記走査線に接続されて、前記第１電圧及び前記第２電圧の電圧値を計測する電圧計測回路を備えることを特徴とする請求項７記載の発光装置。
【請求項１０】
前記電圧計測回路によって計測される前記第１電圧及び前記第２電圧の電圧値と、前記第１の電圧値と、の比較に基づいて、前記第１の期間の時間を設定する制御回路を備えることを特徴とする請求項９記載の発光装置。
【請求項１１】
前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする請求項６乃至１０のいずれかに記載の発光装置。
【請求項１２】
請求項６乃至１１のいずれかに記載の発光装置が実装されてなることを特徴とする電子機器。
【請求項１３】
発光素子と前記発光素子に供給する電流を制御する駆動トランジスタと該駆動トランジスタの動作を制御するスイッチングトランジスタとを有する発光駆動回路とを有する複数の画素と、該複数の画素の前記スイッチングトランジスタに接続され、行方向に沿って互いに隣接して設けられる複数の走査線と、を有する発光パネルを備え、画像データに応じた輝度階調で前記複数の画素の前記発光素子を発光動作させる発光装置の駆動制御方法であって、
第１の期間の時間を設定する設定ステップと、
前記各走査線の一端に、前記各画素の前記スイッチングトランジスタを動作させるための選択信号を、第１の電圧値に設定して、印加期間が前記第１の期間と該第１の期間に続く第２の期間とをする所定のタイミングで順次印加する選択ステップと、
前記画像データに基づく階調信号を、前記タイミングに応じて前記各画素に書き込む書込ステップと、
を含み、
前記選択ステップにおける前記タイミングは、一つの前記走査線に印加される前記選択信号の前記第２の期間と、当該走査線に隣接し、次に前記選択信号が印加される他の前記走査線に印加される前記選択信号の前記第１の期間と、が重複する期間を有するように設定され、
前記書込ステップは、前記タイミングにおいて、前記各走査線に印加される前記選択信号の印加期間が前記第２の期間であるときに、当該走査線に対応する前記各画素に前記階調電圧を印加することを特徴とする発光装置の駆動制御方法。
【請求項１４】
前記設定ステップは、前記第１の期間の時間を、前記選択ステップにより前記選択信号を一つの前記走査線の一端に印加したときの、前記第２の期間の開始時点での、当該走査線の一端からの距離が最も短い位置にある第１の前記画素の近傍の前記走査線の電圧からなる第１電圧の電圧値と、前記走査線の一端からの距離が最も長い位置にある前記画素の近傍の前記走査線の電圧からなる第２電圧の電圧値とが、許容範囲内の値となる長さに設定し、該許容範囲は前記第１の電圧値の８０％乃至１００％の値であることを特徴とする請求項１３記載の発光装置の駆動制御方法。
【請求項１５】
前記設定ステップは、
前記第１の期間の時間を所定の初期値に設定する初期化ステップと、
前記選択信号を前記走査線の一端に印加する選択信号印加ステップと、
前記第１電圧の電圧値と前記第２電圧の電圧値とを計測する電圧計測ステップと、
計測した前記第１電圧の電圧値及び前記第２電圧の電圧値と前記第１の電圧値とを比較する電圧比較ステップと、
前記電圧比較ステップにおける比較結果に基づいて、前記第１の期間の時間を調整する印加時間調整ステップと、
前記電圧比較ステップにおいて、前記第１電圧の電圧値及び前記第２電圧の電圧値が前記第１の電圧値に対する前記許容範囲内の値となったときの前記第１の期間の時間を、前記第２電圧印加ステップにおける前記第２の期間の時間に設定する印加期間決定ステップと、
を含むことを特徴とする請求項１４記載の発光装置の駆動制御方法。
【請求項１６】
前記設定ステップは、前記第１の期間の時間を、前記選択信号が印加される前記走査線の負荷の大きさに応じて、異なる長さに設定することを特徴とする請求項１３又は１５に記載の発光装置の駆動制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光駆動装置、発光装置及びその駆動制御方法、並びに、電子機器に関し、特に、アクティブマトリックス型の駆動方式に対応した発光パネル（表示パネルを含む）を駆動するための発光駆動装置、該発光駆動装置を備えた発光装置及びその駆動制御方法、並びに、該発光装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、次世代の表示デバイスとして、有機エレクトロルミネッセンス素子（有機ＥＬ素子）等の自発光素子をマトリクス状に配列した表示パネルを備えた発光素子型の表示装置（発光装置）が注目されている。このような表示装置は、現在では携帯電話やデジタルオーティオプレーヤー、カーナビゲーション用モニター等の比較的小型の表示デバイスとして実用化されている。
【０００３】
ここで、発光素子型の表示装置においては、アクティブマトリクス型の駆動方式が広く採用されている。このような発光素子型の表示装置によれば、周知の液晶表示装置に比較して、表示応答速度が速く、また、視野角依存性もほとんどなく、さらに、高輝度・高コントラスト化や表示画質の高精細化が可能であるという優れた表示特性を有している。加えて、発光素子型の表示装置は、液晶表示装置のようにバックライトや導光板を必要としないので、装置構成をいっそう薄型軽量化できるという特長も有している。そのため、今後様々な電子機器への適用が期待されているとともに、表示画面の大型化に向けた研究開発が行われている。
【０００４】
アクティブマトリクス型の表示装置における駆動制御方法は、一般に、各行の表示画素を順次選択状態に設定し、当該選択タイミングに同期して、表示データに応じた階調電圧を印加（表示データを書込み）することにより、各表示画素に保持される電圧成分に基づいて階調制御が行われる。このような発光素子型の表示装置（例えば、有機ＥＬ表示装置）においては、例えば特許文献１や特許文献２に記載されているように、各画素に２個以上の複数の薄膜トランジスタからなる画素回路（発光駆動回路）が設けられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−３３０６００号公報
【特許文献２】特開２００１−１４７６５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、発光素子型の表示装置に限らず、周知の液晶表示装置においても、表示画面を大型化した際には、画素を駆動するドライバから画素までの配線長が長くなるため、当該配線長に応じて負荷の大きさが異なり、駆動信号の波形なまりや遅延が生じることが一般に知られている。ここで、液晶表示装置においては、各画素に設けられるスイッチング素子は通常薄膜トランジスタ（ＴＦＴ）が１個のみであるため、例えばゲートラインに生じる寄生容量（配線容量）は、比較的小さい。
【０００７】
これに対して、アクティブマトリクス型の駆動方式を採用した発光素子型の表示装置（例えば、有機ＥＬ表示装置）においては、上述した特許文献１や特許文献２にも記載されているように、各画素に複数の薄膜トランジスタが設けられているため、走査ライン（ゲートライン；後述する実施形態では「選択ライン」と記す）等の配線に生じる寄生容量が大きくなって、配線抵抗と寄生容量に基づく時定数に応じて、走査信号（ゲート信号；後述する実施形態では「選択信号」と記す）等の駆動信号に生じる波形なまりが顕著になるという問題を有していた。そのため、各画素の実質的な選択期間が相対的に短くなって、画像データの書き込み不足が生じ、輝度ムラや画面のちらつきが生じるという問題を有していた。
【０００８】
特に、大型の表示画面を有する表示装置において、倍速駆動（１２０Ｈｚ駆動）等の表示動作を行う場合に、このような駆動信号の波形なまりの影響がいっそう顕著になる傾向を有している。なお、有機ＥＬ表示装置における走査信号の波形なまりについては、後述する実施形態において、詳しく説明する。
【０００９】
そこで、本発明は、上述した問題点に鑑み、アクティブマトリクス型の駆動方式に対応した発光パネルにおいて、駆動信号の波形なまりに起因する輝度ムラや画面のちらつきの発生を抑制することができる発光駆動装置を提供し、以て、発光特性が良好かつ均一な発光装置及びその駆動制御方法、並びに、該発光装置を備えた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
請求項１記載の発明は、発光素子と前記発光素子に供給する電流を制御する駆動トランジスタと該駆動トランジスタの動作を制御するスイッチングトランジスタとを有する発光駆動回路とを有し、行方向に沿って互いに隣接して設けられた複数の走査線に接続され、該各走査線の延在方向に沿って配列された複数の画素を駆動して、前記各画素の前記発光素子の発光を制御する発光駆動装置であって、前記複数の走査線の各々の一端に第１の電圧値を有する選択信号を所定のタイミングで印加することにより、前記走査線ごとの前記各画素の前記スイッチングトランジスタを動作させる選択状態に順次設定する選択駆動回路と、画像データに基づく階調電圧を生成し、前記タイミングに応じて前記各画素に前記階調電圧を書き込む信号駆動回路と、を備え、前記タイミングは、前記選択信号が前記複数の走査線の各々に印加される印加期間が、第１の期間と該第１の期間に続く第２の期間とを有し、一つの前記走査線に印加される前記選択信号の前記第２の期間と、当該走査線に隣接し、次に前記選択信号が印加される他の前記走査線に印加される前記選択信号の前記第１の期間とが重複する期間を有するように設定され、前記信号駆動回路は、前記各走査線に印加される前記選択信号の印加期間が前記第２の期間であるときに、当該走査線に対応する前記各画素に、前記階調電圧を印加することを特徴とする。
【００１１】
請求項２記載の発明は、請求項１記載の発光駆動装置において、前記第１の期間の時間は、前記選択信号が一つの前記走査線の一端に印加されたときの、前記第２の期間の開始時点での、当該走査線の一端からの距離が最も短い位置にある第１の前記画素の近傍の前記走査線の電圧からなる第１電圧の電圧値と、前記走査線の一端からの距離が最も長い位置にある前記画素の近傍の前記走査線の電圧からなる第２電圧の電圧値とが、許容範囲内の値となる長さに設定され、該許容範囲は、前記第１の電圧値の８０％乃至１００％の値であることを特徴とする。
請求項３記載の発明は、請求項１又は２に記載の発光駆動装置において、前記第１の期間の時間は、前記選択信号が印加される前記走査線の負荷の大きさに応じて、異なる長さに設定されることを特徴とする。
請求項４記載の発明は、請求項２記載の発光駆動装置において、前記走査線に接続されて、前記第１電圧及び前記第２電圧の電圧値を計測する電圧計測回路を備えることを特徴とする。
請求項５記載の発明は、請求項４記載の発光駆動装置において、前記電圧計測回路によって計測される前記第１電圧と前記第２電圧の電圧値の比較に基づいて、前記第１の期間の時間を設定する制御回路を備えることを特徴とする。
【００１２】
請求項６記載の発明に係る発光装置は、発光素子と前記発光素子に供給する電流を制御する駆動トランジスタと該駆動トランジスタの動作を制御するスイッチングトランジスタとを有する発光駆動回路とを有する複数の画素と、該複数の画素の前記スイッチングトランジスタに接続され、行方向に沿って互いに隣接して設けられる複数の走査線と、を有する発光パネルと、前記発光パネルの、前記複数の画素の前記発光素子を駆動する発光駆動装置と、を備え、前記発光駆動装置は、前記複数の走査線の各々の一端に第１の電圧値を有する選択信号を所定のタイミングで印加することにより、前記走査線ごとの前記各画素の前記スイッチングトランジスタを動作させる選択状態に順次設定する選択駆動回路と、画像データに基づく階調電圧を生成し、前記タイミングに応じて前記各画素に前記階調電圧を書き込む信号駆動回路と、を備え、前記タイミングは、前記選択信号が前記複数の走査線の各々に印加される印加期間は、第１の期間と該第１の期間に続く第２の期間とを有し、一つの前記走査線に印加される前記選択信号の前記第２の期間と、当該走査線に隣接し、次に前記選択信号が印加される他の前記走査線に印加される前記選択信号の前記第１の期間とは重複する期間を有するように設定され、前記信号駆動回路は、前記各走査線に印加される前記選択信号の印加期間が前記第２の期間であるときに、当該走査線に対応する前記各画素に、前記階調電圧を印加することを特徴とする。
【００１３】
請求項７記載の発明は、請求項６記載の発光装置において、前記第１の期間の時間は、前記選択信号が一つの前記走査線の一端に印加されたときの、前記第２の期間の開始時点での、当該走査線の一端からの距離が最も短い位置にある第１の前記画素の近傍の前記走査線の電圧からなる第１電圧の電圧値と、前記走査線の一端からの距離が最も長い位置にある前記画素の近傍の前記走査線の電圧からなる第２電圧の電圧値とが、許容範囲内の値となる長さに設定され、該許容範囲は、前記第１の電圧値の８０％乃至１００％の値であることを特徴とする。
請求項８記載の発明は、請求項６又は７に記載の発光装置において、前記第１の期間の時間は、前記選択信号が印加される前記走査線の負荷の大きさに応じて、異なる長さに設定されることを特徴とする。
請求項９記載の発明は、請求項７記載の発光装置において、前記走査線に接続されて、前記第１電圧及び前記第２電圧の電圧値を計測する電圧計測回路を備えることを特徴とする。
請求項１０記載の発明は、請求項９記載の発光装置において、前記電圧計測回路によって計測される前記第１電圧及び前記第２電圧の電圧値と、前記第１の電圧値と、の比較に基づいて、前記第１の期間の時間を設定する制御回路を備えることを特徴とする。
請求項１１記載の発明は、請求項６乃至１０のいずれかに記載の発光装置において、前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする。
請求項１２記載の発明に係る電子機器は、請求項６乃至１１のいずれかに記載の発光装置が実装されてなることを特徴とする。
【００１４】
請求項１３記載の発明は、発光素子と前記発光素子に供給する電流を制御する駆動トランジスタと該駆動トランジスタの動作を制御するスイッチングトランジスタとを有する発光駆動回路とを有する複数の画素と、該複数の画素の前記スイッチングトランジスタに接続され、行方向に沿って互いに隣接して設けられる複数の走査線と、を有する発光パネルを備え、画像データに応じた輝度階調で前記複数の画素の前記発光素子を発光動作させる発光装置の駆動制御方法であって、第１の期間の時間を設定する設定ステップと、前記各走査線の一端に、前記各画素の前記スイッチングトランジスタを動作させるための選択信号を、第１の電圧値に設定して、印加期間が前記第１の期間と該第１の期間に続く第２の期間とをする所定のタイミングで順次印加する選択ステップと、前記画像データに基づく階調信号を、前記タイミングに応じて前記各画素に書き込む書込ステップと、を含み、前記選択ステップにおける前記タイミングは、一つの前記走査線に印加される前記選択信号の前記第２の期間と、当該走査線に隣接し、次に前記選択信号が印加される他の前記走査線に印加される前記選択信号の前記第１の期間と、が重複する期間を有するように設定され、前記書込ステップは、前記タイミングにおいて、前記各走査線に印加される前記選択信号の印加期間が前記第２の期間であるときに、当該走査線に対応する前記各画素に前記階調電圧を印加することを特徴とする。
【００１５】
請求項１４記載の発明は、請求項１３記載の発光装置の駆動制御方法において、前記設定ステップは、前記第１の期間の時間を、前記選択ステップにより前記選択信号を一つの前記走査線の一端に印加したときの、前記第２の期間の開始時点での、当該走査線の一端からの距離が最も短い位置にある第１の前記画素の近傍の前記走査線の電圧からなる第１電圧の電圧値と、前記走査線の一端からの距離が最も長い位置にある前記画素の近傍の前記走査線の電圧からなる第２電圧の電圧値とが、許容範囲内の値となる長さに設定し、該許容範囲は前記第１の電圧値の８０％乃至１００％の値であることを特徴とする。
請求項１５記載の発明は、請求項１４記載の発光装置の駆動制御方法において、前記設定ステップは、前記第１の期間の時間を所定の初期値に設定する初期化ステップと、前記選択信号を前記走査線の一端に印加する選択信号印加ステップと、前記第１電圧の電圧値と前記第２電圧の電圧値とを計測する電圧計測ステップと、計測した前記第１電圧の電圧値及び前記第２電圧の電圧値と前記第１の電圧値とを比較する電圧比較ステップと、前記電圧比較ステップにおける比較結果に基づいて、前記第１の期間の時間を調整する印加時間調整ステップと、前記電圧比較ステップにおいて、前記第１電圧の電圧値及び前記第２電圧の電圧値が前記第１の電圧値に対する前記許容範囲内の値となったときの前記第１の期間の時間を、前記第２電圧印加ステップにおける前記第２の期間の時間に設定する印加期間決定ステップと、を含むことを特徴とする。
請求項１６記載の発明は、請求項１３又は１５に記載の発光装置の駆動制御方法において、前記設定ステップは、前記第１の期間の時間を、前記選択信号が印加される前記走査線の負荷の大きさに応じて、異なる長さに設定することを特徴とする。
【発明の効果】
【００１６】
本発明によれば、アクティブマトリクス型の駆動方式に対応した発光パネルにおいて、駆動信号の波形なまりに起因する輝度ムラや画面のちらつきの発生を抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明に係る発光装置を適用した表示装置の一例を示す概略ブロック図である。
【図２】第１の実施形態に係る表示装置に適用される表示パネル及びその周辺回路の一例を示す要部構成図である。
【図３】第１の実施形態に係る表示装置に適用されるデータドライバの構成例を示す概略図である。
【図４】第１の実施形態に係る表示パネルに適用される画素の一例を示す回路構成図である。
【図５】第１の実施形態に係る表示装置に適用される表示画素における基本動作を示すタイミングチャートである。
【図６】第１の実施形態に係る表示装置に適用される選択ドライバにおける選択信号の出力タイミングの設定制御の一例を示すタイミングチャートである。
【図７】第１の実施形態に係る表示画素における書込動作及び発光動作を示す概念図である。
【図８】第１の実施形態の比較対象となる表示装置の駆動制御方法の一例を示すタイミングチャートである。
【図９】比較対象となる駆動制御方法を適用した場合の選択ライン電圧の変化の一例を示す図である。
【図１０】第１の実施形態に係る駆動制御方法における選択期間（付加期間及び書込動作期間）の設定手法を説明するための図である。
【図１１】第１の実施形態に係る表示装置に適用される選択ライン電圧の計測機構を示す概略構成図である。
【図１２】第１の実施形態に係る表示装置に適用される付加期間の設定方法の一例を示すフローチャートである。
【図１３】第１の実施形態に係る表示装置に適用される選択ドライバにおける選択信号の出力タイミングの設定制御の他の例を示すタイミングチャートである。
【図１４】第２の実施形態に係る表示装置に適用される選択ドライバの第１の構成例を示す概略図である。
【図１５】第２の実施形態の第１の構成例に係る選択ドライバにおける選択信号の出力タイミングの設定制御を示すタイミングチャートである。
【図１６】第２の実施形態に係る表示装置に適用される選択ドライバの第２の構成例を示す概略図である。
【図１７】第２の実施形態の第２の構成例に係る選択ドライバにおける選択信号の出力タイミングの設定制御を示すタイミングチャートである。
【図１８】第３の実施形態に係る表示装置の一例を示す概略ブロック図である。
【図１９】第３の実施形態に係る表示装置に適用される選択ドライバを示す概略図である。
【図２０】第３の実施形態に係る選択ドライバにおける選択信号の出力タイミングの設定制御を示すタイミングチャートである。
【図２１】第４の実施形態に係る表示装置の構成例を示す概略ブロック図（その１）である。
【図２２】第４の実施形態に係る表示装置の構成例を示す概略ブロック図（その２）である。
【図２３】第１乃至第４の実施形態に係る表示装置（発光装置）を適用した薄型テレビジョンの構成例を示す斜視図である。
【発明を実施するための形態】
【００１８】
以下、本発明に係る発光駆動装置、発光装置及びその駆動制御方法、並びに、電子機器について、実施の形態を示して詳しく説明する。
＜第１の実施形態＞
まず、本発明に係る発光駆動装置を備えた発光装置の概略構成について、図面を参照して説明する。ここでは、本発明に係る発光装置を表示装置として適用した場合について説明する。
【００１９】
（表示装置）
図１は、本発明に係る発光装置を適用した表示装置の一例を示す概略ブロック図であり、図２は、第１の実施形態に係る表示装置に適用される表示パネル及びその周辺回路の一例を示す要部構成図である。
【００２０】
図１、図２に示すように、本実施形態に係る表示装置（発光装置）１００は、概略、表示パネル（発光パネル）１１０と、選択ドライバ（選択駆動回路）１２０と、電源ドライバ（電源駆動回路）１３０と、データドライバ（信号駆動回路）１４０と、コントローラ（制御回路）１５０と、を備えている。ここで、選択ドライバ１２０と電源ドライバ１３０とデータドライバ１４０とコントローラ１５０は、本発明における発光駆動装置に対応する。
【００２１】
表示パネル１１０は、図１、図２に示すように、パネル基板上に、複数の画素ＰＩＸと、各画素ＰＩＸに接続された複数の選択ライン（走査線）Ｌｓ、複数の電源ラインＬａ、複数のデータライン（信号線）Ｌｄ及び共通電極Ｅｃと、を有している。複数の画素ＰＩＸは、パネル基板上に行方向（図面左右方向）及び列方向（図面上下方向）に２次元配列（例えばｎ行×ｍ列；ｎ、ｍは正の整数）されている。各画素ＰＩＸは、後述するように、発光駆動回路と発光素子とを有している。また、複数の選択ラインＬｓ及び複数の電源ラインＬａは、各々、パネル基板の行方向に配列された画素ＰＩＸに、行ごとに接続するように配設されている。複数のデータラインＬｄは、パネル基板の列方向に配列された画素ＰＩＸに、列ごとに接続するように配設されている。共通電極Ｅｃは、全画素ＰＩＸに共通に接続するように設けられている。
【００２２】
選択ドライバ１２０は、上記の表示パネル１１０に配設された各選択ラインＬｓに接続されている。選択ドライバ１２０は、後述するコントローラ１５０から供給される選択制御信号に基づいて、各行の選択ラインＬｓに所定のタイミングで所定の電圧値（選択レベル又は非選択レベル）の選択信号Ｓselを印加することにより、各行の画素ＰＩＸを選択状態に設定する。具体的には、選択ドライバ１２０は、各行の選択ラインＬｓに対して選択信号Ｓselを所定のタイミングで順次ずらして印加することにより、表示パネル１１０に配列された各行の画素ＰＩＸを順次選択状態に設定する。
【００２３】
選択ドライバ１２０は、例えば図２に示すように、シフトレジスタ１２１と出力回路１２２を備えている。シフトレジスタ１２１は、コントローラ１５０から供給される選択制御信号（走査クロック信号ＳＣＫ、走査スタート信号ＳＳＴ）に基づいて、各行の選択ラインＬｓに対応するシフト信号を順次出力する。出力回路１２２は、シフトレジスタ１２１からのシフト信号を所定の信号レベル（選択レベル；ハイレベル）に変換し、コントローラ１５０から供給される選択制御信号（出力イネーブル信号ＳＯＥ）に基づいて、各行の選択ラインＬｓに選択信号Ｓselとして順次出力する。ここで、出力回路１２２は、例えばレベルシフタとバッファとを有している。なお、選択ドライバ１２０の具体的な構成については、詳しく後述する。
【００２４】
ここで、本実施形態に係る選択ドライバ１２０は、各行の選択ラインＬｓに対して選択レベルの選択信号Ｓselを出力して各行の画素ＰＩＸを選択状態に設定する際に、隣り合う行の選択ラインＬｓに出力される選択信号Ｓselの選択レベルの期間（すなわち選択状態に設定される期間；選択期間）の一部が相互に重なるように、選択信号Ｓselの出力タイミングを制御する。
【００２５】
具体的には、画素ＰＩＸが選択状態に設定される選択期間において、データドライバ１４０から階調信号が供給されて、実質的に画素ＰＩＸに画像データが書き込まれる期間（後述する書込動作期間に相当する）に先立って、所定の期間（以下、「付加期間」と記す）が付加されるように、選択信号Ｓselの出力期間が設定される。すなわち、特定の行に選択信号が出力されることにより設定される選択期間は、各々書込動作期間（第２の期間）と付加期間（第１の期間）とを有している。そして、当該選択期間のうち、付加期間の一部又は全てが、少なくとも隣り合う行に設定される選択期間の書込動作期間に時間的に重なるように設定される。このような選択信号Ｓselの出力タイミングは、例えば後述するコントローラ１５０から供給される選択制御信号に基づいて設定制御される。なお、選択信号Ｓselの出力タイミングを設定制御する手法は、コントローラ１５０からの選択制御信号によるものに限らず、後述する実施形態に示すように、選択制御信号に加えて、選択ドライバ１２０に本発明に特有の構成を有するものであってもよい。
【００２６】
電源ドライバ１３０は、表示パネル１１０に配設された各電源ラインＬａに接続されている。電源ドライバ１３０は、後述するコントローラ１５０から供給される電源制御信号に基づいて、各行の電源ラインＬａに所定のタイミングで所定の電圧値（発光レベル又は非発光レベル）の電源電圧Ｖsaを印加する。具体的には、電源ドライバ１３０は、後述する表示駆動動作（駆動制御方法）において、発光動作時（発光動作期間）のみ、各行の画素ＰＩＸの電源ラインＬａに対して、ハイレベルの電源電圧（第３の電圧値）Ｖsaを印加する。一方、電源ドライバ１３０は、各行の画素ＰＩＸへの書込動作期間（具体的には、付加期間及び書込動作期間からなる選択期間）を含む非発光動作時には、各行の画素ＰＩＸの電源ラインＬａに対して、ローレベルの電源電圧（第２の電圧値）Ｖsaを印加する。
【００２７】
データドライバ１４０は、表示パネル１１０の各データラインＬｄに接続され、後述するコントローラ１５０から供給されるデータ制御信号に基づいて、画像データに応じた階調信号（階調電圧Ｖdata）を生成して、各データラインＬｄを介して画素ＰＩＸへ供給する。
【００２８】
図３は、本実施形態に係る表示装置に適用されるデータドライバの構成例を示す概略図である。なお、図３に示すデータドライバの構成については、表示データに応じた電圧値の階調電圧Ｖdataを生成することができる一例を示したものに過ぎず、本発明はこれに限定されるものではない。
【００２９】
データドライバ１４０は、例えば図３に示すように、シフトレジスタ回路１４１と、データレジスタ回路１４２と、データラッチ回路１４３と、デジタル−アナログ変換回路（図中、「Ｄ／Ａコンバータ」と表記）１４４と、バッファ回路１４５と、を備えている。
【００３０】
シフトレジスタ回路１４１は、コントローラ１５０から供給されるデータ制御信号（シフトクロック信号ＣＬＫ、サンプリングスタート信号ＳＴＲ）に基づいて、順次シフト信号を生成、出力する。データレジスタ回路１４２は、該シフト信号の入力タイミングに基づいて、コントローラ１５０から供給される１行分の表示データＤ０〜Ｄｍを順次取り込む。データラッチ回路１４３は、データ制御信号（データラッチ信号ＳＴＢ）に基づいて、データレジスタ回路１４２により取り込まれた１行分のデジタルデータからなる表示データＤ０〜Ｄｍを保持する。Ｄ／Ａコンバータ１４４は、図示を省略した電源供給手段から供給される階調基準電圧Ｖ０〜ＶＰに基づいて、上記保持された表示データＤ０〜Ｄｍを、所定のアナログ信号電圧（階調電圧Ｖpix）に変換する。バッファ回路１４５は、階調電圧Ｖpixに対応する階調電圧Ｖdataを生成する。そして、バッファ回路１４５は、コントローラ１５０から供給されるデータ制御信号（出力イネ−ブル信号ＯＥ）に基づくタイミングで、当該表示データに対応する列のデータラインＬｄに階調電圧Ｖdataを一斉に出力する。
【００３１】
コントローラ１５０は、表示装置１００の外部から供給される画像データに基づいて、輝度階調データを含むデジタルデータからなる表示データを生成してデータドライバ１４０に供給する。また、コントローラ１５０は、画像データに基づいて生成又は抽出されるタイミング信号に基づいて、上述した選択ドライバ１２０及び電源ドライバ１３０、データドライバ１４０の動作状態を制御して、表示パネル１１０における所定の駆動制御動作を実行するための選択制御信号及び電源制御信号、データ制御信号を生成して出力する。
【００３２】
加えて、本実施形態に係るコントローラ１５０においては、上述した選択ドライバ１２０に対して選択制御信号を供給することにより、画像データに応じた階調信号（階調電圧Ｖdata）を画素ＰＩＸに書き込む書込動作期間に先立つ付加期間に、選択ラインＬｓに選択信号Ｓselが印加されるように制御する。そして、このとき、コントローラ１５０は、付加期間の一部又は全てが、少なくとも隣り合う行に設定される書込動作期間に時間的に重なるように設定する。
【００３３】
（画素）
次に、本実施形態に係る表示パネル１１０に配列される画素ＰＩＸの構成例について具体的に説明する。
【００３４】
図４は、本実施形態に係る表示パネルに適用される画素の一例を示す回路構成図である。なお、図４に示す画素の構成については、アクティブマトリクス型の駆動方式に適用可能な画素回路（発光駆動回路）の一例を示したものに過ぎず、本発明はこれに限定されるものではない。すなわち、画素回路に複数の薄膜トランジスタを備えるものであれば、上述した特許文献１、２に示したものであってもよい。また、本実施形態においては、画素の一例として、表示データに応じた電圧値の階調電圧を供給することにより、各画素に設けられた発光素子に表示データに応じた発光駆動電流を流して、所望の輝度階調で発光動作（表示動作）させる電圧指定型の階調制御方式に対応した回路構成を備えた場合について説明するが、本発明はこれに限定されるものではない。すなわち、本実施形態に適用可能な画素は、例えば、表示データに応じた電流値の階調電流を供給することにより、各画素の発光素子に表示データに応じた発光駆動電流を流して、所望の輝度階調で発光動作させる電流指定型の階調制御方式に対応した回路構成を備えたものであってもよい。
【００３５】
本実施形態に係る表示パネル１１０に適用される画素ＰＩＸは、図４に示すように、選択ドライバ１２０に接続された選択ラインＬｓとデータドライバ１４０に接続されたデータラインＬｄとの各交点近傍に配置されている。各画素ＰＩＸは、電流駆動型の発光素子である有機ＥＬ素子ＯＥＬと、該有機ＥＬ素子ＯＥＬを発光駆動するための電流を生成する発光駆動回路（画素回路）ＤＣと、を備えている。
【００３６】
ここで、発光駆動回路ＤＣは、後述する表示駆動動作において、書込動作時には、選択ドライバ１２０から印加される選択信号Ｓselに基づいて画素ＰＩＸを選択状態に設定し、データドライバ１４０から供給される階調信号（階調電圧Ｖdata）を取り込む。また、発光駆動回路ＤＣは、発光動作時には、上記取り込まれた階調信号に応じた発光駆動電流を生成して、有機ＥＬ素子ＯＥＬに供給する。
【００３７】
図４に示す発光駆動回路ＤＣは、３個のトランジスタ（薄膜トランジスタ）Ｔｒ１１〜Ｔｒ１３と、キャパシタＣｓと、を備えた回路構成を有している。トランジスタ（スイッチングトランジスタ）Ｔｒ１１は、ゲート端子が選択ラインＬｓに接続され、また、ドレイン端子が電源ラインＬａに接続され、また、ソース端子が接点Ｎ１１に接続されている。トランジスタ（スイッチングトランジスタ）Ｔｒ１２は、ゲート端子が選択ラインＬｓに接続され、また、ソース端子がデータラインＬｄに接続され、また、ドレイン端子が接点Ｎ１２に接続されている。トランジスタ（駆動トランジスタ）Ｔｒ１３は、ゲート端子が接点Ｎ１１に接続され、ドレイン端子が電源ラインＬａに接続され、ソース端子が接点Ｎ１２に接続されている。また、キャパシタ（容量素子）Ｃｓは、トランジスタＴｒ１３のゲート端子（接点Ｎ１１）及びソース端子（接点Ｎ１２）間に接続されている。キャパシタＣｓは、トランジスタＴｒ１３のゲート・ソース端子間に形成される寄生容量であってもよいし、該寄生容量に加えて接点Ｎ１１及び接点Ｎ１２間に別個の容量素子を並列に接続したものであってもよい。
【００３８】
また、有機ＥＬ素子ＯＥＬは、アノード（アノード電極）が上記発光駆動回路ＤＣの接点Ｎ１２に接続され、カソード（カソード電極）が共通電極Ｅｃに接続されている。共通電極Ｅｃは、図示を省略した定電圧源に接続され、所定の低電位の共通電圧Ｖcom（例えば接地電位Ｖgnd）が印加されている。
【００３９】
なお、図４において、トランジスタＴｒ１１〜Ｔｒ１３については、特に限定するものではないが、例えば全て同一のチャネル型を有する薄膜トランジスタを適用することができる。トランジスタＴｒ１１〜Ｔｒ１３は、アモルファスシリコン薄膜トランジスタであっても、ポリシリコン薄膜トランジスタであってもよい。
【００４０】
特に、トランジスタＴｒ１１〜Ｔｒ１３としてｎチャネル型の薄膜トランジスタを適用し、かつ、トランジスタＴｒ１１〜Ｔｒ１３としてアモルファスシリコン薄膜トランジスタを適用した場合には、すでに確立されたアモルファスシリコン製造技術を適用して、多結晶型や単結晶型のシリコン薄膜トランジスタに比較して、簡易な製造プロセスで動作特性（電子移動度等）が均一で安定したトランジスタを実現することができる。
【００４１】
（表示装置の駆動制御方法）
次に、本実施形態に係る表示装置における駆動制御方法（画像表示動作）について、図面を参照して説明する。
【００４２】
図５は、本実施形態に係る表示装置に適用される表示画素における基本動作を示すタイミングチャートである。図６は、本実施形態に係る表示装置に適用される選択ドライバにおける選択信号の出力タイミングの設定制御の一例を示すタイミングチャートである。なお、図５においては、表示パネル１１０に２次元配列された画素ＰＩＸのうち、特定の行の画素ＰＩＸに着目して動作を説明する。また、図７は、本実施形態に係る表示画素における書込動作及び発光動作を示す概念図である。
【００４３】
本実施形態に係る表示装置１００の駆動制御方法（画像表示動作）は、概略、図５に示すように、所定の１処理サイクル期間Ｔcyc内に、各行の画素ＰＩＸを選択状態に設定して、表示データを書き込む選択期間Ｔselと、該表示データに応じた輝度階調で、全ての画素ＰＩＸを一斉に発光動作させる発光動作期間（表示動作期間）Ｔemと、を含むように設定されている（Ｔcyc≧Ｔsel＋Ｔem）。ここで、選択期間Ｔselは、表示データを書き込む書込動作期間（第２の期間）Ｔwrtと、該書込動作期間Ｔwrtに先立って設定される付加期間（第１の期間）Ｔadと、を有している。また、選択期間Ｔselにおいては、全ての画素ＰＩＸの有機ＥＬ素子ＯＥＬが発光動作しない非発光状態に設定される。
【００４４】
（書込動作）
付加期間Ｔad及び書込動作期間Ｔwrtを含む選択期間Ｔselにおいては、図５に示すように、選択ドライバ１２０から各選択ラインＬｓに対して、所定の選択レベル（ハイレベル）に設定された選択信号Ｓselが順次印加されることにより、当該選択ラインＬｓに接続された画素ＰＩＸが選択状態に設定される。また、このとき、電源ドライバ１３０から各行の電源ラインＬａに対して、非発光レベル（ローレベル；共通電圧Ｖcom以下の電位）の電源電圧Ｖsaが印加される。
【００４５】
ここで、図５、図６に示すように、各行の選択期間Ｔselには、データドライバ１４０から各データラインＬｄを介して所定の階調電圧Ｖdataを供給することにより表示データを書き込む書込動作期間Ｔwrtに先立って、当該行の画素ＰＩＸを選択状態に設定する付加期間Ｔadが設けられている。付加期間Ｔadと書込動作期間Ｔwrtは、連続して設定され、この選択期間Ｔsel中は画素ＰＩＸが連続的に選択状態に保持される。
【００４６】
具体的には、図６に示したタイミングチャートにおいて、１行目の画素ＰＩＸに着目して説明すると、付加期間Ｔadにおいては、上述したコントローラ１５０から選択ドライバ１２０に供給される選択制御信号に基づいて、スタート信号ＳＳＴがハイレベルの状態で、かつ、クロック信号ＳＣＫが立ち上がるタイミングで、選択ドライバ１２０から選択レベル（ハイレベルＶsh：第１の電圧値）の選択信号Ｓselが１行目の選択ラインＬｓに印加される。これにより、当該選択ラインＬｓに接続された画素ＰＩＸが選択状態に設定され、発光駆動回路ＤＣに設けられたトランジスタＴｒ１１、Ｔｒ１２がオン動作して、トランジスタＴｒ１３のゲート・ドレイン間が短絡してダイオード接続状態に設定される。
【００４７】
次いで、書込動作期間Ｔwrtにおいては、上述した１行目の画素ＰＩＸが選択状態に保持された状態で、コントローラ１５０から選択ドライバ１２０に供給されるスタート信号ＳＳＴがハイレベルの状態で、かつ、クロック信号ＳＣＫが次に立ち上がるタイミングに同期して、データドライバ１４０から各データラインＬｄに対して、表示データに応じた電圧値の階調電圧Ｖdataが供給される。ここで、階調電圧Ｖdataは、各画素ＰＩＸに書き込まれる表示データに含まれる輝度階調値に応じた負極性の電圧値に設定される。ここで、階調電圧Ｖdataは負電圧であり、後述する書込電流Ｉａは負電流であるが、図６においては、便宜上、絶対値で記載している。
【００４８】
このように、データラインＬｄに負極性の階調電圧Ｖdataが供給されることにより、ローレベルの電源電圧Ｖsaよりもさらに低電位の電圧がトランジスタＴｒ１３のソース端子（接点Ｎ１２；キャパシタＣｓの他端側）に印加される。
【００４９】
したがって、接点Ｎ１１及びＮ１２間（トランジスタＴｒ１３のゲート・ソース間）に電位差が生じることによりトランジスタＴｒ１３がオン動作して、図７（ａ）に示すように、電源ラインＬａからトランジスタＴｒ１３、接点Ｎ１２、トランジスタＴｒ１２、データラインＬｄを介してデータドライバ１４０方向に、階調電圧Ｖdataに対応した書込電流Ｉａが流れる。
【００５０】
このとき、キャパシタＣｓには、接点Ｎ１１及びＮ１２間（薄膜トランジスタのＴｒ１３のゲート・ソース間）に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される。また、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ１２）に印加される電位はカソードの電位（共通電圧Ｖcom）よりも低くなるため、有機ＥＬ素子ＯＥＬには電流が流れず発光動作しない（非発光動作）。
【００５１】
そして、上述したような各行の画素ＰＩＸへの書込動作を、隣接する行間で書込動作期間Ｔwrtと付加期間Ｔadが相互に時間的に重なるように設定して、繰り返し実行する。具体的には、図６に示すように、１行目の選択ラインＬｓに対する選択期間Ｔselにおいて、上述したような書込動作期間Ｔwrt中に、２行目の選択ラインＬｓに対して選択ドライバ１２０から選択レベルの選択信号Ｓselを印加して、当該行の画素ＰＩＸを選択状態に設定して、付加期間Ｔadを開始する。本実施形態においては、図６に示すタイミングチャートのように、１行目の画素ＰＩＸに対する書込動作期間Ｔwrtの開始タイミング（スタート信号ＳＳＴがハイレベルの状態で、かつ、クロック信号ＳＣＫの立ち上がりタイミング）に同期して、２行目の画素ＰＩＸに対する付加期間Ｔadを開始する。また、本実施形態においては、１行目の画素ＰＩＸに対する書込動作期間Ｔwrtの終了タイミング（クロック信号ＳＣＫの次の立ち上がりタイミング）に同期して、２行目の画素ＰＩＸに対する付加期間Ｔadを終了して書込動作期間Ｔwrtを開始する。この場合、選択期間Ｔselに設けられる付加期間Ｔadと書込動作期間Ｔwrtは、いずれもコントローラ１５０から選択制御信号として供給されるクロック信号ＳＣＫの立ち上がりタイミングに基づいて設定されるので、その動作期間の比は１：１に設定される。
【００５２】
なお、各行の画素ＰＩＸに対して書込動作を繰り返し実行している期間においては、電源ドライバ１３０から各行の電源ラインＬａに対して、非発光レベルの電源電圧Ｖsaが印加されているため、各画素ＰＩＸの有機ＥＬ素子ＯＥＬが発光動作しない非発光状態に設定される。
【００５３】
（発光動作）
次いで、各行の画素ＰＩＸへの表示データの書込動作終了後の発光動作期間（表示動作期間）Ｔemにおいては、図５に示すように、選択ドライバ１２０から各行の選択ラインＬｓに対して、非選択レベル（ローレベルＶsl）の選択信号Ｓselが印加される。これにより、各画素ＰＩＸが非選択状態に設定され、各画素ＰＩＸの発光駆動回路ＤＣに設けられたトランジスタＴｒ１１及びＴｒ１２がオフ動作して、データラインＬｄと各画素ＰＩＸとの接続が遮断される。このとき、キャパシタＣｓには、上述した書込動作期間Ｔwrtにおいて蓄積された電荷が保持される。
【００５４】
そして、この状態で電源ドライバ１３０から各行の電源ラインＬａに対して、発光レベル（ハイレベル；共通電圧Ｖcomよりも高い電位）の電源電圧Ｖsaが印加される。これにより、各画素ＰＩＸに設けられたトランジスタのＴｒ１３のゲート・ソース間（キャパシタＣｓの両端）の電位差が保持されることになり、トランジスタＴｒ１３はオン状態を維持し、また、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ１２）に印加される電位はカソードの電位（接地電位）よりも高くなる。
【００５５】
したがって、図７（ｂ）に示すように、各画素ＰＩＸにおいて、電源ラインＬａからトランジスタＴｒ１３、接点Ｎ１２を介して、有機ＥＬ素子ＯＥＬに順バイアス方向に、上記書込電流Ｉａと略同等の電流値の発光駆動電流Ｉｂが流れ、有機ＥＬ素子ＯＥＬが発光動作する。これにより、各画素ＰＩＸの有機ＥＬ素子ＯＥＬは、書込動作期間Ｔwrtに書き込まれた表示データ（階調電圧Ｖdata）に応じた輝度階調で発光する動作を継続する。
【００５６】
（比較検証）
次に、本実施形態に係る表示装置（発光装置）及びその駆動制御方法における作用効果について、比較対象を示して詳しく説明する。
【００５７】
図８は、本実施形態の比較対象となる表示装置の駆動制御方法の一例を示すタイミングチャートである。また、図９は、比較対象となる駆動制御方法を適用した場合の選択ライン電圧の変化の一例を示す図である。図１０は、本実施形態に係る駆動制御方法における選択期間（付加期間及び書込動作期間）の設定手法を説明するための図である。
【００５８】
まず、比較対象として、図４に示したような画素ＰＩＸを備えた表示装置１００において、図８に示すように、付加期間Ｔadを設けず、書込動作期間Ｔwrtのみ選択レベルの選択信号Ｓselを選択ラインＬｓに印加して、画素ＰＩＸを選択状態とする場合について説明する。この場合、書込動作期間Ｔwrtの長さ（すなわち、選択レベルの選択信号Ｓselが印加されている時間）は、上述した第１の実施形態における書込動作期間Ｔwrtの長さに相当する。また、書込動作期間Ｔwrtは、クロック信号ＳＣＫの立ち上がりタイミングに同期して開始及び終了するように設定されている。
【００５９】
このような駆動制御方法を用いた場合において、選択ラインＬｓにハイレベルＶsh（第１の電圧値）の選択信号Ｓselを印加した際の選択ライン電圧の変化についてシミュレーション実験を行った。それによれば、図９に示すように、選択ドライバ１２０からの距離が最も短い１列目の画素ＰＩＸ近傍における選択ライン電圧（図中では、規格化した検出電圧）は、図中特性線ＳＰＸ(1)に示すように、選択ドライバ１２０から出力される選択信号Ｓselに対して、比較的短い時間（０〜概ね２．０μsec）で選択信号Ｓselの電圧値（ハイレベルＶsh：図中では、規格化値１．０）に漸近し、その後（概ね２．０μsec〜）、時間経過とともに徐々に選択信号Ｓselの電圧値に収束していく傾向を示した。
【００６０】
これに対して、選択ドライバ１２０からの距離が最も長いｍ列目の画素ＰＩＸ近傍における選択ライン電圧は、図中特性線ＳＰＸ(m)に示すように、選択ドライバ１２０からの選択信号Ｓselの印加直後から緩やかに上昇し、十分に時間（概ね１５．０μsec以上）をかけて選択信号Ｓselの電圧値（規格化値１．０）に収束していく傾向を示した。つまり、選択ドライバ１２０からの距離が長くなるにしたがって、選択信号Ｓselに対する選択ライン電圧（検出電圧）の波形なまりが大きくなることがわかる。なお、選択ラインＬｓに接続された画素ＰＩＸのうち、上記１列目とｍ列目の中間のｊ列（１＜ｊ＜ｍとなる正の整数）に配設された画素ＰＩＸ近傍における選択ライン電圧は、図中特性線ＳＰＸ(j)に示すように、上述した特性線ＳＰＸ(1)とＳＰＸ(m)との間の変化傾向を示した。
【００６１】
図９に示したように、列ごとに選択信号Ｓselの波形形状（波形なまり）が異なる原因は、選択信号Ｓselの出力源である選択ドライバ１２０から各画素ＰＩＸまでの、選択ラインＬｓの距離に起因する配線抵抗と、各画素ＰＩＸの発光駆動回路ＤＣに設けられるトランジスタ素子の数に起因する寄生容量と、に基づく時定数によるものである。ここで、この時定数は、還元すれば、各列の画素ＰＩＸの負荷の大きさに相当する。
【００６２】
ここで、表示パネルを大画面化した際の表示特性の向上のため、動作周波数を例えば１２０Ｈｚとした倍速駆動を行った場合、各行の画素ＰＩＸに許容される書込動作期間Ｔwrtの長さは、概ね１０μsec程度の短い時間に設定されることになる。この観点で、図９に示したシミュレーション結果を検証すると、概ね１０μsec程度の時間では、１列目からｍ列目のいずれの画素ＰＩＸの位置においても、選択ライン電圧は選択信号Ｓselの電圧値（規格化値１．０）に到達せず、安定した選択状態に設定されないことがわかる。特に、中間のｊ列からｍ列目の画素ＰＩＸの位置においては、書込動作期間Ｔwrtが終了する１０μsec経過時においても、選択ライン電圧が選択信号Ｓselの電圧値（規格化値１．０）の８５〜９０％程度しかなく、選択状態が極めて不安定になる可能性がある。すなわち、比較対象となる駆動制御方法においては、画素ＰＩＸの選択状態への移行が大幅に遅延することになり、書込動作期間Ｔwrtにおける実質的な選択状態となる期間が相対的に短くなる。そのため、表示データの書き込み不足に起因する輝度ムラや画面のちらつきが生じて、画質の劣化を招くという問題を有している。
【００６３】
これに対して、本実施形態に係る表示装置１００の駆動制御方法においては、書込動作期間Ｔwrtに先立って、選択ドライバ１２０から選択ラインＬｓに選択レベル（ハイレベルＶsh：第１の電圧値）の選択信号Ｓselを印加して、画素ＰＩＸを選択状態に設定する付加期間Ｔadを設ける。具体的には、図１０に示すように、０〜１０μsecの期間に付加期間Ｔadを設け、その後、１０〜２０μsecの期間に書込動作期間Ｔwrtを設ける。ここで、連続する付加期間Ｔad及び書込動作期間Ｔwrtが、図５、図６に示した選択期間Ｔselとして設定される。
【００６４】
このように、本実施形態に係る駆動制御方法においては、書込動作期間Ｔwrtに先立って付加期間Ｔadを設けることにより、付加期間Ｔad（０〜１０μsecの期間の期間）に選択ライン電圧を選択信号Ｓselの電圧値（ハイレベルＶsh）に漸近させ、書込動作期間Ｔwrtの開始時点（付加期間Ｔadが終了する１０μsec経過時）で、選択ラインＬｓのいずれの位置に接続された画素ＰＩＸに対しても略均一な電圧値（概ね規格化値０．８５〜１．０）の選択信号Ｓselが印加される。
【００６５】
したがって、本実施形態に係る駆動制御方法によれば、各列の画素ＰＩＸに印加される選択信号Ｓselの波形なまりが改善されて、書込動作期間Ｔwrtでは信号遅延の差がほとんどない状態が実現される。これにより、選択ドライバ１２０からの距離（還元すれば、各列の画素ＰＩＸの負荷の大きさ）に関わりなく、書込動作期間Ｔwrtにおける各列の画素ＰＩＸの選択状態を安定化させることができるので、表示データの書き込み不足に起因する輝度ムラや画面のちらつきの発生を抑制して、良好な画質を実現することができる。また、このとき、各行における付加期間Ｔadは、隣接する行の選択期間Ｔselに時間的に重なり合うものの、書込動作期間Twrtは、相互に時間的に重なり合わないように設定されているので、隣接する行の画素ＰＩＸに階調電圧Ｖdataが供給されることがなく、誤書込を防止することができる。
【００６６】
このような選択期間Ｔsel（特に、付加期間Ｔad）の設定制御は、上述したようなシミュレーション実験等に基づいて、付加期間Ｔadの長さを設定することができるが、次のような構成を用いて設定することもできる。
【００６７】
図１１は、本実施形態に係る表示装置に適用される選択ライン電圧の計測機構を示す概略構成図である。
本実施形態に係る表示装置１００に適用される選択ライン電圧の計測機構は、例えば図１１に示すように、選択ラインＬｓに接続された計測用配線Ｌms(1)及びＬms(m)と、当該計測用配線Ｌms(1)及びＬms(m)に接続された選択ライン電圧計測回路１６０と、を有している。
【００６８】
計測用配線Ｌms(1)は、特定の行の選択ラインＬｓにおいて、１列目の画素ＰＩＸが接続された位置の近傍に接続されている。また、計測用配線Ｌms(m)は、選択ラインＬｓのｍ列目の画素ＰＩＸが接続された位置の近傍に接続されている。これにより、実質的に選択ラインＬｓを介して１列目及び最終列であるｍ列目の画素ＰＩＸに印加される選択信号Ｓselの電圧値が、選択ライン電圧計測回路１６０により計測される。
【００６９】
選択ライン電圧計測回路１６０は、例えば計測された選択ライン電圧の大小関係を比較して、その結果をコントローラ１５０に検出結果として出力する。コントローラ１５０は、この検出結果に基づいて、例えば以下に示すようなフィードバック制御を実行して、上述した選択期間Ｔselにおける付加期間Ｔadの長さを設定する。
【００７０】
図１２は、本実施形態に係る表示装置に適用される付加期間の設定方法の一例を示すフローチャートである。
選択期間Ｔselに設けられる付加期間Ｔadの設定動作は、例えば図１２に示すように、まず、コントローラ１５０からの選択制御信号により、選択ドライバ１２０において、書込動作期間Ｔwrtに先立って設定される付加期間Ｔadの長さを初期値（例えば「０」）に設定する（初期化ステップＳ１０１）。そして、この状態で、選択ドライバ１２０から選択ラインＬｓに選択信号Ｓselを印加する（選択信号印加ステップＳ１０２）。ここで、初期値を「０」とした場合、付加期間Ｔadは設定されないので（Ｔad＝０）、実質的に上述した比較対象に示した場合（図８参照）と同様に、選択期間Ｔselの開始と同時に書込動作期間Ｔwrtが開始されることになる。
【００７１】
次いで、選択信号Ｓsel印加後の所定のタイミング（具体的には、選択期間Ｔsel内の任意のタイミング；例えば付加期間Ｔad終了直前のタイミング、又は、書込動作期間Ｔwrt開始直後のタイミング）で、選択ライン電圧計測回路１６０により１列目とｍ列目の画素ＰＩＸの位置における選択ライン電圧の電圧値を、計測用配線Ｌms(1)及びＬms(m)を介して、計測電圧として個別に計測する（電圧計測ステップＳ１０３）。
【００７２】
次いで、選択ライン電圧計測回路１６０は、計測電圧の電圧値の、選択信号Ｓselの選択レベル（ハイレベルＶsh）の電圧値に対する大小関係を比較して、その結果をコントローラ１５０に出力する（電圧比較ステップＳ１０４）。この比較においては、計測電圧の電圧値が、選択信号ＳselのハイレベルＶshの電圧値に対して、予め設定された許容範囲内にあるか否かを判定する。ここで、許容範囲は、例えば、選択信号ＳselのハイレベルＶshの電圧値の８０％〜１００％の値に設定される。この場合、計測された電圧値が選択信号ＳselのハイレベルＶshの電圧値の８０％〜１００％の電圧値であるとき、許容範囲内にあると判定する。ここで、電圧値の比較処理は、アナログ電圧の状態のまま実行するものであってもよいし、図示を省略したアナログ−デジタル変換回路（以下、「ＡＤＣ」と記す）によりデジタル信号に変換した後に実行するものであってもよい。また、この電圧値の比較処理は、選択ライン電圧計測回路１６０内で実行するものであってもよいし、コントローラ１５０内で実行するものであってもよい。コントローラ１５０内で電圧値の比較処理を実行する場合には、選択ライン電圧計測回路１６０は、例えば内部に備えるＡＤＣによりアナログ電圧からなる計測電圧をデジタル信号に変換して、コントローラ１５０に出力する。
【００７３】
次いで、コントローラ１５０は、計測電圧の電圧値が上記許容範囲内でない場合（電圧比較ステップＳ１０４：No）には、付加期間Ｔadに一定の単位時間Ｔｕを加算する（印加期間調整ステップＳ１０６）。そして、コントローラ１５０は、単位時間Ｔｕが加算された付加期間Ｔadに対応するように信号幅が設定された選択制御信号を生成して、選択ドライバ１２０に出力する。これにより、再び選択信号印加ステップＳ１０２に戻り、選択ラインＬｓに選択信号Ｓselが印加されて、まず最初に、単位時間Ｔｕが加算された時間幅を有する付加期間Ｔadが設定され、続いて、書込動作期間Ｔwrtが設定される。
【００７４】
このように、選択信号印加ステップ、電圧計測ステップ、電圧比較ステップ及び印加期間調整ステップからなる一連の処理動作を繰り返し実行し、電圧比較ステップＳ１０４において、１列目の計測電圧と最終列であるｍ列目の計測電圧とが近似又は等しくなり、双方の計測電圧の電圧値が上記許容範囲内にあり（電圧比較ステップＳ１０４：Yes）、計測電圧の電圧値が選択信号ＳselのハイレベルＶshの電圧値の８０％〜１００％の電圧値であるときの時間幅（信号幅）を、付加期間Ｔadの長さとして決定し、メモリに記憶する（印加期間決定ステップＳ１０５）。
【００７５】
これにより、図６に示したように、選択期間Ｔselにおいて、コントローラ１５０から選択ドライバ１２０に対して、上記メモリに記憶された信号幅に基づく選択制御信号を供給することにより、最初に、上記フィードバック制御により取得された所定の長さの付加期間Ｔadが設定され、続いて、予め既定された書込動作期間Ｔwrtが設定される。
【００７６】
ここで、本実施形態においては、付加期間Ｔad及び書込動作期間Ｔwrtの開始タイミング及び終了タイミングが、いずれもコントローラ１５０から選択制御信号として供給されるクロック信号ＳＣＫの立ち上がりタイミングに基づいて設定される。このことから、本実施形態においては、上記フィードバック制御における単位時間Ｔｕとして、クロック信号ＳＣＫの一周期分の信号幅を用いることができる。また、本実施形態においては、図６に示したように、選択期間Ｔselに設定される付加期間Ｔadと書込動作期間Ｔwrtの長さの比が１：１の場合について説明したが、本発明はこれに限定されるものではない。例えば、図１３に示すように、付加期間Ｔadと書込動作期間Ｔwrtの長さの比が２：１になるように設定することもできる。付加期間Ｔadと書込動作期間Ｔwrtの長さの比は、これに限らず、さらに他の整数比になるように設定するものであってもよい。なお、図１３は、本実施形態に係る表示装置に適用される選択ドライバにおける選択信号の出力タイミングの設定制御の他の例を示すタイミングチャートである。
【００７７】
なお、本実施形態において、図１２のフローチャートに示した駆動制御方法を実現するための構成（選択ライン電圧の計測機構）は、図１１に示したものに限定されない。本実施形態（図１１）と同等の構成及びさらに別の構成については、後述する第４の実施形態（図２１、図２２参照）においても詳しく説明する。
【００７８】
＜第２の実施形態＞
次に、本発明に係る表示装置（発光装置）及びその駆動制御方法の第２の実施形態について、図面を参照して説明する。
【００７９】
上述した第１の実施形態においては、コントローラ１５０から供給される選択制御信号（スタート信号ＳＳＴ、クロック信号ＳＣＫ）に基づいて、選択期間Ｔselにおける付加期間Ｔadの長さを設定する場合について説明した。すなわち、第１の実施形態においては、図６、図１３に示したように、付加期間Ｔadの長さがクロック信号ＳＣＫの周期に基づいて調整されている。第２の実施形態においては、付加期間Ｔadの長さの調整を、自由度の高いものにする（換言すれば、より細かく調整する）ことができる表示装置の構成を有することを特徴とする。
【００８０】
図１４は、本実施形態に係る表示装置に適用される選択ドライバの第１の構成例を示す概略図である。図１５は、第１の構成例に係る選択ドライバにおける選択信号の出力タイミングの設定制御を示すタイミングチャートである。ここで、図１５に示すタイミングチャートにおいて、第１の実施形態と同等の信号については、同一の符号を付して説明する。
【００８１】
第１の構成例に係る選択ドライバ１２０は、図１４に示すように、選択ドライバ１２０のシフトレジスタ１２１を構成する各フリップ・フロップ回路Ｆ／Ｆ０、Ｆ／Ｆ１〜Ｆ／Ｆｎ（以下、「Ｆ／Ｆｘ」と記す。ここで、ｘは１〜ｎの整数）の出力段に、シフト信号の出力タイミングを設定するための論理回路ＬＧ１〜ＬＧｎ（以下、「ＬＧｘ」と記す）を備えている。各論理回路ＬＧｘは、論理和回路（以下、「ＡＮＤ回路」と記す）及び論理積回路（以下、「ＯＲ回路」と記す）を有し、各行の選択ラインＬｓに対応するように設けられている。
【００８２】
フリップ・フロップ回路Ｆ／Ｆ０、Ｆ／Ｆｘは、図１４に示すように、選択ラインＬｓに対応するように直列に配列され、コントローラ１５０から選択制御信号として供給されるスタート信号ＳＳＴを、クロック信号ＳＣＫの立ち上がりタイミングに基づいて順次次段へ転送する。具体的には、後述する図１５に示すように、フリップ・フロップ回路Ｆ／Ｆ０は、スタート信号ＳＳＴをクロック信号ＳＣＫの立ち上がりタイミングで出力信号Ｑ０として出力する。次いで、次段のフリップ・フロップ回路Ｆ／Ｆｘに送出された出力信号Ｑ０（又はＱx-1）は、クロック信号ＳＣＫの立ち上がりタイミングで出力信号Ｑ１（又はＱｘ）として出力される。このような動作を繰り返すことにより、各フリップ・フロップ回路Ｆ／Ｆ０、Ｆ／Ｆｘから出力信号Ｑ０〜Ｑｎが順次生成され、各々、出力段の論理回路ＬＧｘに供給される。ここで、各出力信号Ｑ０〜Ｑｎの信号幅は、クロック信号ＳＣＫの一周期分の長さに設定され、かつ、各出力信号Ｑ０〜Ｑｎが相互に重なり合わないように設定されている。
【００８３】
各行の選択ラインＬｓに対応して設けられる論理回路ＬＧｘにおいて、ＡＮＤ回路は、図１４に示すように、コントローラ１５０から選択制御信号として供給されるリセット信号ＲＥＳと、１段前（前段）のフリップ・フロップ回路Ｆ／Ｆx-1の出力信号Ｑx-1と、を入力として論理和を演算する。また、ＯＲ回路は、上記ＡＮＤ回路からの出力（論理和）と、当該論理回路ＬＧｘに対応するフリップ・フロップ回路ＦＦｘの出力信号Ｑｘと、を入力として論理積を演算する。そして、ＯＲ回路の出力が、図１４に示すように、レベルシフタ１２２ａ及びバッファ１２２ｂを介して、所定の信号レベル（選択レベル；ハイレベル）に変換されて、各行の選択ラインＬｓに選択信号Ｓselとして順次出力される。ここで、レベルシフタ１２２ａ及びバッファ１２２ｂは、図２に示した出力回路１２２に相当する。
【００８４】
このような選択ドライバ１２０を備えた表示装置の駆動制御方法（特に、書込動作）は、図１５に示すように、リセット信号ＲＥＳとフリップ・フロップ回路Ｆ／Ｆ０、Ｆ／Ｆｘの出力信号Ｑ０〜Ｑｎの信号レベルに基づいて、選択期間Ｔselの開始及び終了タイミング（すなわち、選択期間Ｔselの長さ）が制御される。ここで、選択期間Ｔselの開始タイミングは、付加期間Ｔadの開始タイミングに対応し、選択期間Ｔselの終了タイミングは、書込動作期間Ｔwrtの終了タイミングに対応する。
【００８５】
具体的には、コントローラ１５０から選択制御信号として供給されるリセット信号ＲＥＳと、前段のフリップ・フロップ回路Ｆ／Ｆx-1の出力信号Ｑx-1と、がいずれもハイレベルとなるタイミングで、ｘ行目の選択ラインＬｓに対して、選択レベルの選択信号Ｓselが印加されて選択期間Ｔsel（付加期間Ｔad）が開始される。また、リセット信号ＲＥＳと、当該段のフリップ・フロップ回路Ｆ／Ｆｘの出力信号Ｑｘと、がいずれもローレベルとなるタイミングで、ｘ行目の選択ラインＬｓに対して、非選択レベルの選択信号Ｓselが印加されて選択期間Ｔsel（書込動作期間Ｔwrt）が終了する。ここで、リセット信号ＲＥＳは、クロック信号ＳＣＫの反転信号である。
【００８６】
これにより、本構成例においては、図１５に示すように、選択期間Ｔselにおいて、クロック信号ＳＣＫの一周期分の長さに設定された書込動作期間Ｔwrtに先立って、クロック信号ＳＣＫの半周期分の長さに設定された付加期間Ｔadが実行される。また、各行の付加期間Ｔadは、隣接する行の書込動作期間Ｔwrtに時間的に重なるように設定されている。したがって、本構成例によれば、付加期間Ｔadの長さを、クロック信号ＳＣＫの一周期分の長さを単位期間として調整する場合に比較して、より細かな調整（微調整）ができるようにして、より自由度の高いものにすることができる。
【００８７】
図１６は、本実施形態に係る表示装置に適用される選択ドライバの第２の構成例を示す概略図である。図１７は、第２の構成例に係る選択ドライバにおける選択信号の出力タイミングの設定制御を示すタイミングチャートである。ここで、上述した第１の構成例と同等の構成については同一の符号を付して説明する。また、図１７に示すタイミングチャートにおいて、第１の実施形態と同等の信号については、同一の符号を付して説明する。
【００８８】
第２の構成例に係る選択ドライバ１２０は、図１４に示したシフトレジスタ１２１を構成する各フリップ・フロップ回路Ｆ／Ｆ０、Ｆ／Ｆｘの出力段に設けられる論理回路ＬＧｘにおいて、ＡＮＤ回路は、図１６に示すように、コントローラ１５０から選択制御信号として供給されるリセット信号ＲＥＳ１又はＲＥＳ２のいずれかが入力される。具体的には、奇数行目の選択ラインＬｓに対応して設けられた論理回路ＬＧｘのＡＮＤ回路には、リセット信号ＲＥＳ１が入力され、また、偶数行目の選択ラインＬｓに対応して設けられた論理回路ＬＧｘのＡＮＤ回路には、リセット信号ＲＥＳ２が入力される。ここで、リセット信号ＲＥＳ１及びＲＥＳ２は、後述する図１７に示すように、相互に異なるタイミングで、かつ、異なる信号幅を有するように設定されている。すなわち、本構成例においては、コントローラ１５０から異なる信号幅に設定されたリセット信号ＲＥＳ１及びＲＥＳ２を供給することにより、各行に設定される付加期間Ｔadの長さが調整される。
【００８９】
このような選択ドライバ１２０を備えた表示装置の駆動制御方法（特に、書込動作）は、図１７に示すように、リセット信号ＲＥＳ１とフリップ・フロップ回路Ｆ／Ｆ０、Ｆ／Ｆ２、・・・Ｆ／Ｆn-1の出力信号Ｑ０、Ｑ２、・・・Ｑn-1の信号レベルに基づいて、奇数行目（１、３、・・・ｎ−１行目）に設定される選択期間Ｔselの開始及び終了タイミング（選択期間Ｔselの長さ）が制御される。また、リセット信号ＲＥＳ２とフリップ・フロップ回路Ｆ／Ｆ１、Ｆ／Ｆ３、・・・Ｆ／Ｆｎの出力信号Ｑ１、Ｑ３、・・・Ｑｎの信号レベルに基づいて、偶数行目（２、４、・・・ｎ行目）に設定される選択期間Ｔselの開始及び終了タイミング（選択期間Ｔselの長さ）が制御される。
【００９０】
具体的には、上述した第１の構成例と同様に、コントローラ１５０から選択制御信号として供給されるリセット信号ＲＥＳ１又はＲＥＳ２と、前段のフリップ・フロップ回路Ｆ／Ｆx-1の出力信号Ｑx-1と、がいずれもハイレベルとなるタイミングで、ｘ行目の選択ラインＬｓに対して、選択レベルの選択信号Ｓselが印加されて選択期間Ｔsel（付加期間Ｔad）が開始される。また、リセット信号ＲＥＳ１と、当該段のフリップ・フロップ回路Ｆ／Ｆｘの出力信号Ｑｘと、がいずれもローレベルとなるタイミングで、ｘ行目の選択ラインＬｓに対して、非選択レベルの選択信号Ｓselが印加されて選択期間Ｔsel（書込動作期間Ｔwrt）が終了する。
【００９１】
ここで、リセット信号ＲＥＳ１は、クロック信号ＳＣＫの２倍の周期であって、かつ、当該クロック信号ＳＣＫと同一の信号幅を有する信号である。また、リセット信号ＲＥＳ２は、クロック信号ＳＣＫの２倍の周期であって、かつ、当該クロック信号ＳＣＫとは異なる任意の信号幅を有する信号である。さらに、リセット信号ＲＥＳ２は、リセット信号ＲＥＳ１と時間的に重ならない信号幅に設定されている。
【００９２】
これにより、本構成例においては、図１７に示すように、クロック信号ＳＣＫの一周期分の長さに設定された書込動作期間Ｔwrtに先立って、奇数行目の選択ラインＬｓでは、付加期間Ｔadがリセット信号ＲＥＳ１の信号幅に基づいて短く（クロック信号ＳＣＫの半周期分の長さ）設定される。一方、偶数行目の選択ラインＬｓでは、付加期間Ｔadがリセット信号ＲＥＳ２の信号幅に基づいて長く設定される（任意の長さ）。また、各行の付加期間Ｔadは、隣接する行の書込動作期間Ｔwrtに時間的に重なるように設定される。
【００９３】
このように、本構成例によれば、奇数行及び偶数行で異なる長さの付加期間Ｔadを設定することができる。換言すれば、負荷の小さい選択ラインＬｓにおいては、付加期間Ｔadを短く設定し、また、負荷の大きい選択ラインＬｓにおいては、付加期間Ｔadを長く設定することができる。つまり、本構成例においては、コントローラ１５０から供給するリセット信号の数（種類）を増やし、かつ、その信号幅を異ならせることにより、各行の選択ラインＬｓの負荷に応じて付加期間Ｔadを、より細かに調整（微調整）して設定することができる。したがって、本構成例によれば、書込動作期間Ｔwrtにおける各列の画素ＰＩＸの選択状態をより安定化させることができるので、表示データの書き込み不足に起因する輝度ムラや画面のちらつきの発生を抑制して、良好な画質を実現することができる。
【００９４】
なお、本構成例においては、奇数行と偶数行で付加期間Ｔadを異ならせる場合について説明したが、同様の技術思想を用いるものであれば、例えば後述する第３の実施形態に示すように、表示パネルの表示領域を複数に分割して、各領域ごとに異なる長さの付加期間Ｔadを設定するものであってもよい。
【００９５】
＜第３の実施形態＞
次に、本発明に係る表示装置（発光装置）及びその駆動制御方法の第３の実施形態について、図面を参照して説明する。
【００９６】
上述した第１及び第２の実施形態においては、表示パネル１１０の端部から選択ドライバ１２０までの距離は、各行で同一であるものとして、選択期間Ｔsel中に設けられる付加期間Ｔadの長さを均一に、あるいは、負荷に応じて設定する場合について説明した。第３の実施形態においては、表示パネル１１０の端部から選択ドライバ１２０（又は、選択ドライバ機能を備えた選択・データ１チップドライバ）までの接続配線（引き回し配線）の長さが異なる場合に対応するように、上述した第２の実施形態に係る表示装置の駆動制御方法を適用することを特徴とする。
【００９７】
図１８は、第３の実施形態に係る表示装置の一例を示す概略ブロック図である。ここでは、図１に示した表示装置の全体構成のうち、本実施形態に特有の構成のみを示し、他の構成を省略した。図１９は、本実施形態に係る表示装置に適用される選択ドライバを示す概略図である。図２０は、本実施形態に係る選択ドライバにおける選択信号の出力タイミングの設定制御を示すタイミングチャートである。ここで、上述した第１及び第２の実施形態と同等の構成及び信号については同一の符号を付して説明する。
【００９８】
大画面の表示パネルを備える表示装置においては、一般に、表示パネルの画面サイズに比較してドライバ機能を搭載したＩＣチップ（ドライバチップ）のサイズの方が相対的に小さくなる。このような場合、表示パネルの各行に配設された選択ラインの端部から選択ドライバまでの距離は、均一にはならない。例えば図１８（ａ）に示すように、表示パネル１１０の行方向（図面左右方向）の外方下部（最終行側）に偏って選択ドライバ１２０が配置された構成においては、選択ドライバ１２０と１行目の選択ラインＬｓ(1)とを接続する引き回し配線Ｌrt(1)の長さが、ｎ行目の選択ラインＬｓ(n)に接続される引き回し配線Ｌrt(n)の長さに比較して顕著に長くなる。すなわち、選択ドライバ１２０から選択ラインＬｓに接続された画素ＰＩＸまでの距離が行ごとに異なることになる。
【００９９】
また、図１８（ｂ）に示すように、表示パネル１１０の列方向の外方（図面下方側）に、選択ドライバ機能とデータドライバ機能を備えた１チップドライバ（以下、「選択・データ１チップドライバ」）１７０を配置した構成においても、選択・データ１チップドライバ１７０と１行目の選択ラインＬｓ(1)とを接続する引き回し配線Ｌrt(1)の長さが、ｎ行目の選択ラインＬｓ(n)に接続される引き回し配線Ｌrt(n)の長さに比較して顕著に長くなる。すなわち、図１８（ａ）、（ｂ）に示したいずれの構成においても、ドライバ１２０、１７０から選択ラインＬｓに接続された画素ＰＩＸまでの距離が行ごとに異なることになる。
【０１００】
上述した第１の実施形態において説明したように、選択信号Ｓselの波形なまりは、選択ラインＬｓの配線長に起因する配線抵抗と、画素ＰＩＸに設けられるトランジスタ素子の数に起因する寄生容量に基づく時定数に影響される。図１８（ａ）、（ｂ）に示したように、引き回し配線を含む選択ラインＬｓの配線長が行ごとに異なる場合においても同様に、各行の選択ラインＬｓにおける時定数が異なることになる。そのため、１行目の選択ラインＬｓ(1)に印加される選択信号Ｓselの波形なまりが、ｎ行目の選択ラインＬｓ(n)に比較して顕著になり、配線長が長い１行目の選択ラインＬｓ(1)に接続された画素ＰＩＸにおける書き込み不足が生じやすくなる。
【０１０１】
そこで、本実施形態においては、図１８（ａ）、（ｂ）に示すように、表示パネル１１０の表示領域を上画面側の領域（１〜ｎ／２行目が含まれる領域；グループ）ＲＧａと下画面側の領域（ｎ／２＋１〜ｎ行目が含まれる領域；グループ）ＲＧｂに分割し、各領域ＲＧａ、ＲＧｂで付加期間Ｔadの長さを異なるように調整する。具体的には、上述した第２の実施形態において説明した技術思想を適用して、図１９に示すように、１〜ｎ／２行目の選択ラインＬｓに対応して設けられた論理回路ＬＧ１〜ＬＧn/2のＡＮＤ回路には前段のフリップ・フロップ回路Ｆ／Ｆx-1の出力信号Ｑx-1と、リセット信号ＲＥＳ２が入力されて、各行に印加される選択信号Ｓselが生成される。一方、ｎ／２＋１〜ｎ行目の選択ラインＬｓに対応して設けられた論理回路ＬＧn/2+1〜ＬＧｎのＡＮＤ回路には前段のフリップ・フロップ回路Ｆ／Ｆx-1の出力信号Ｑx-1と、リセット信号ＲＥＳ１が入力されて、各行に印加される選択信号Ｓselが生成される。
【０１０２】
ここで、図２０に示すように、リセット信号ＲＥＳ１は、クロック信号ＳＣＫの２倍の周期であって、かつ、当該クロック信号ＳＣＫと同一の信号幅を有する信号である。また、リセット信号ＲＥＳ２は、クロック信号ＳＣＫの２倍の周期であって、かつ、当該クロック信号ＳＣＫよりも長い信号幅を有する信号である。さらに、リセット信号ＲＥＳ１とＲＥＳ２は、時間的に重ならない信号幅に設定されている。
【０１０３】
このような構成を有する表示装置の駆動制御方法（特に、書込動作）は、図２０に示すように、まず、リセット信号ＲＥＳ２とフリップ・フロップ回路Ｆ／Ｆ０、Ｆ／Ｆ１〜Ｆ／Ｆn/2の出力信号Ｑ０、Ｑ１〜Ｑn/2の信号レベルに基づいて、表示パネル１１０の上画面側の領域ＲＧａの各行（１〜ｎ／２行目）に設定される選択期間Ｔselの開始及び終了タイミング（選択期間Ｔselの長さ）が制御される。
【０１０４】
次いで、リセット信号ＲＥＳ１とフリップ・フロップ回路Ｆ／Ｆn/2+1〜Ｆ／Ｆｎの出力信号Ｑn/2+1〜Ｑｎの信号レベルに基づいて、表示パネル１１０の下画面側の領域ＲＧｂの各行（ｎ／２＋１〜ｎ行目）に設定される選択期間Ｔselの開始及び終了タイミング（選択期間Ｔselの長さ）が制御される。
【０１０５】
これにより、本実施形態においては、図２０に示すように、クロック信号ＳＣＫの一周期分の長さに設定された書込動作期間Ｔwrtに先立って、引き回し配線Ｌrt(1)を含む配線長が最も長い１行目の選択ラインＬｓ(1)が含まれる、上画面側の領域ＲＧａに配設される１〜ｎ／２行目の選択ラインＬｓでは、付加期間Ｔadがリセット信号ＲＥＳ２の信号幅に基づいて長く（任意の長さに）設定される。一方、引き回し配線Ｌrt(n)を含む配線長が最も短いｎ行目の選択ラインＬｓ(n)が含まれる、下画面側の領域ＲＧｂに配設されるｎ／２＋１〜ｎ行目の選択ラインＬｓでは、付加期間Ｔadがリセット信号ＲＥＳ１の信号幅に基づいて短く（クロック信号ＳＣＫの半周期分の長さに）設定される。また、各行の付加期間Ｔadは、隣接する行の書込動作期間Ｔwrtに時間的に重なるように設定される。
【０１０６】
このように、本実施形態によれば、選択ドライバから表示パネルの端部までの引き回し配線の長さに応じて、複数の異なる長さの付加期間Ｔadを設定することができる。換言すれば、負荷の大きい上画面側の領域ＲＧａの選択ラインＬｓにおいては、付加期間Ｔadを長く設定し、また、負荷の小さい下画面側の領域ＲＧｂの選択ラインＬｓにおいては、付加期間Ｔadを短く設定することができる。つまり、本実施形態においては、コントローラ１５０から供給するリセット信号の数（種類）を増やし、かつ、その信号幅を異ならせることにより、表示パネルを分割した各領域の選択ラインＬｓの負荷に応じて付加期間Ｔadを、より細かに調整（微調整）して設定することができる。したがって、本実施形態によれば、選択ドライバからの距離に関わりなく、書込動作期間Ｔwrtにおける各列の画素ＰＩＸの選択状態をより安定化させることができるので、表示データの書き込み不足に起因する輝度ムラや画面のちらつきの発生を抑制して、良好な画質を実現することができる。
【０１０７】
なお、本実施形態においては、表示パネル１１０を上画面側の領域ＲＧａと下画面側の領域ＲＧｂの２つの領域（グループ）に分割して、各領域に異なる長さの付加期間Ｔadを設定した場合について説明した。本発明はこれに限定されるものではなく、表示パネル１１０をより多くの領域に分割して、各領域に異なる長さの付加期間Ｔadを設定するものであってもよい。その場合、コントローラ１５０は、分割された領域の数に応じたリセット信号を選択制御信号として選択ドライバに供給する。
【０１０８】
また、上述した第２及び第３の実施形態示したような付加期間Ｔadの長さの設定方法は、上述した第１の実施形態に示した駆動制御方法（図１２のフローチャート参照）を適用することができる。すなわち、１列目と最終列（ｍ列）目の計測電圧とが等しくなり（又は、略同等になり）、双方の差がなくなる（０となる）状態のときの時間幅を、付加期間Ｔadの長さとして決定する、一連の処理動作（ステップＳ１０１〜Ｓ１０６）が、各行又は各領域ごとに実行される。
【０１０９】
また、上述した第２及び第３の実施形態においても、選択ライン電圧の計測機構として、第１の実施形態（図１１参照）と同等の構成、又は、後述する第４の実施形態（図２１、図２２参照）に示す構成を適用することができる。
【０１１０】
＜第４の実施形態＞
次に、本発明に係る表示装置（発光装置）及びその駆動制御方法の第４の実施形態について、図面を参照して説明する。
【０１１１】
上述した第１乃至第３の実施形態においては、図１１に示した選択ライン電圧の計測機構を用いて、図１２のフローチャートに示した一連の処理動作（ステップＳ１０１〜Ｓ１０６）にしたがって、各行の選択期間Ｔselに含まれる付加期間Ｔadの長さを設定する手法について説明した。第４の実施形態においては、選択ライン電圧の計測機構のさらに別の構成について説明する。
【０１１２】
図２１、図２２は、第４の実施形態に係る表示装置の構成例を示す概略ブロック図である。ここでは、図１に示した表示装置の全体構成のうち、本実施形態に特有の構成のみを示し、他の構成を省略した。また、上述した各実施形態と同等の構成については、同一の符号を付してその説明を簡略化又は省略する。また、ここでは、図１８（ｂ）に示した選択・データ１チップドライバを備えた表示装置に、本実施形態を適用した場合について説明する。
【０１１３】
図２１（ａ）に示す表示装置１００は、表示パネル１１０の列方向の外方（図面下方側）に配置された選択・データ１チップドライバ１７０と、引き回し配線Ｌrt（Ｌrt(1)〜Ｌrt(n)）と、計測用配線Ｌms(1)、Ｌms(m)と、ＡＤＣ１６１と、を有している。ここで、計測用配線Ｌms(1)、Ｌms(m)は、第１の実施形態に示した構成（図１１参照）と同様に、選択ラインの所定の位置の選択ライン電圧を計測するためのものである。ＡＤＣ１６１は、計測用配線Ｌms(1)、Ｌms(m)を介して個別に計測されたアナログ電圧からなる選択ライン電圧をデジタル信号に変換して、検出結果としてコントローラ１５０に出力する。
【０１１４】
なお、本実施形態に係るＡＤＣ１６１は、選択・データ１チップドライバ１７０と別個の構成として独立して設けられるものであってもよいし、図２１（ｂ）に示すように、ＡＤＣ１６１が選択・データ１チップドライバ１７０の内部に設けられているものであってもよい。すなわち、図２１（ａ）、（ｂ）に示すＡＤＣ１６１は、上述した第１の実施形態に示した選択ライン電圧計測回路１６０に相当する。
【０１１５】
また、図２２に示す表示装置１００は、図２１に示したように計測用配線Ｌms(1)、Ｌms(m)及びＡＤＣ１６１が予め接続され、一体的に組み込まれた構成とは異なり、表示装置１００の外部から選択ラインＬｓの電圧を検出可能なように形成された計測用端子パッドＰms(1)及びＰms(m)のみを備えている。ここで、計測用端子パッドＰms(1)及びＰms(m)には、選択ラインＬｓの電圧の検出を行うときに、ＡＤＣ１６２に接続されたプローブ針が接触する。これにより、ＡＤＣ１６２は、計測用端子パッドＰms(1)及びＰms(m)を介して計測されたアナログ電圧からなる選択ライン電圧をデジタル信号に変換してコントローラ１５０に出力する。すなわち、図２２に示すＡＤＣ１６２は、上述した第１の実施形態に示した選択ライン電圧計測回路１６０に相当し、例えばプローブ針を備えたプローバ内に設けられる。
【０１１６】
図２１（ａ）、（ｂ）に示したＡＤＣ１６１を備えた表示装置１００においては、選択ライン電圧の計測機構が一体的に組み込まれているので、選択ライン電圧の計測動作を任意のタイミングで実行して、付加期間Ｔadの長さを任意のタイミングで再調整することができる。したがって、これらの構成の表示装置は、表示画質の経時劣化が見込まれる場合に有効である。一方、図２２に示した表示装置においては、選択ライン電圧の計測機構が表示装置に組み込まれていないので、表示装置の装置構成や駆動制御を簡略化することができる。したがって、この構成の表示装置は、選択ライン電圧の計測動作（付加期間Ｔadの設定動作）を、表示装置の出荷前に１回のみ実行すればよい場合に有効である。
【０１１７】
＜電子機器の適用例＞
次に、上述した各実施形態に係る表示装置及びその駆動制御方法を適用した電子機器について説明する。
【０１１８】
上述した第１乃至第４の実施形態に示したように、有機ＥＬ素子ＯＥＬからなる発光素子を各画素ＰＩＸに有する表示パネル１１０を備える表示装置１００は、薄型テレビジョンやモニター等の、大画面の表示デバイスを備える電子機器に適用することができる。
【０１１９】
図２３は、第１乃至第４の実施形態に係る表示装置（発光装置）を適用した薄型テレビジョンの構成例を示す斜視図である。
図２３において、薄型テレビジョン２００は、大別して、本体部２０１と、本実施形態の表示パネル１１０を備える表示装置１００からなる表示部２０２と、操作用コントローラ（リモコン）２０３と、を備えている。この場合、表示部２０２において、表示パネル１１０の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作して、良好かつ均質な画質を実現することができる。
【符号の説明】
【０１２０】
１００      表示装置
１１０      表示パネル
１２０      選択ドライバ
１２１      シフトレジスタ
１２２ａ    レベルシフタ
１２２ｂ    バッファ
１３０      電源ドライバ
１４０      データドライバ
１５０      コントローラ
１６０      選択ライン電圧計測回路
１６１、１６２    ＡＤＣ
１７０      選択・データ１チップドライバ
ＰＩＸ      画素
ＤＣ        発光駆動回路
ＯＥＬ      有機ＥＬ素子
【図１】
2011158865.tif 000003
【図２】
2011158865.tif 000004
【図３】
2011158865.tif 000005
【図４】
2011158865.tif 000006
【図５】
2011158865.tif 000007
【図６】
2011158865.tif 000008
【図７】
2011158865.tif 000009
【図８】
2011158865.tif 000010
【図９】
2011158865.tif 000011
【図１０】
2011158865.tif 000012
【図１１】
2011158865.tif 000013
【図１２】
2011158865.tif 000014
【図１３】
2011158865.tif 000015
【図１４】
2011158865.tif 000016
【図１５】
2011158865.tif 000017
【図１６】
2011158865.tif 000018
【図１７】
2011158865.tif 000019
【図１８】
2011158865.tif 000020
【図１９】
2011158865.tif 000021
【図２０】
2011158865.tif 000022
【図２１】
2011158865.tif 000023
【図２２】
2011158865.tif 000024
【図２３】
2011158865.tif 000025