(57)【要約】【課題】  ベース板上にＣＳＰと呼ばれる半導体構成体が設けられた半導体装置において、半導体構成体の電源信号用およびグランド信号用の配線に過大電流が流れても、当該配線が焼き切れないようにする。【解決手段】  符号１０ａで示す電源信号用の配線は、シリコン基板４上の左上側において、４個の電源信号用の接続パッド５ａを含む平面方形状の領域にベタ状に配置されたものからなり、４個の電源信号用の接続パッド５ａの全てに接続されている。符号１０ｂで示すグランド信号用の配線も同様である。これにより、配線１０ａ、１０ｂに過大電流が流れても、配線１０ａ、１０ｂが焼き切れないようにすることができる。【選択図】  図１
2011014765.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上に設けられた複数の接続パッドと、前記半導体基板上に設けられた絶縁膜と、前記絶縁膜上において前記接続パッドのうち共通の信号用の複数の接続パッドを含む領域に当該接続パッドの全てに接続されるようにベタ状に設けられた共通配線と、前記絶縁膜上に残りの前記接続パッドに接続されて設けられた配線と、前記共通配線上に設けられた共通柱状電極と、前記配線の接続パッド部上に設けられた柱状電極とを備えていることを特徴とする半導体構成体。
【請求項２】
請求項１に記載の発明において、前記共通柱状電極は前記共通配線上に共通の信号用の前記接続パッドと同数設けられていることを特徴とする半導体構成体。
【請求項３】
請求項１に記載の発明において、前記共通柱状電極は前記共通配線上に共通の信号用の前記接続パッドの数よりも多い数設けられていることを特徴とする半導体構成体。
【請求項４】
請求項１に記載の発明において、前記共通柱状電極および前記柱状電極の周囲に封止膜が設けられていることを特徴とする半導体構成体。
【請求項５】
請求項１に記載の発明において、前記共通配線は２つであり、そのうちの１つは電源信号用であり、他の１つはグランド信号用であることを特徴とする半導体構成体。
【請求項６】
上面に複数の接続パッドが形成された半導体基板上に絶縁膜が形成されたものを準備する工程と、
前記絶縁膜上において前記接続パッドのうち共通の信号用の複数の接続パッドを含む領域にベタ状の共通配線を当該接続パッドの全てに接続させて形成し、且つ、前記絶縁膜上に配線を残りの前記接続パッドに接続させて形成する工程と、
前記共通配線上に共通柱状電極を形成し、且つ、前記配線の接続パッド部上に柱状電極を形成する工程と、
を有することを特徴とする半導体構成体の製造方法。
【請求項７】
請求項６に記載の発明において、前記共通配線上に前記共通柱状電極を共通の信号用の前記接続パッドと同数形成することを特徴とする半導体構成体の製造方法。
【請求項８】
請求項６に記載の発明において、前記共通配線上に前記共通柱状電極を共通の信号用の前記接続パッドの数よりも多い数形成することを特徴とする半導体構成体の製造方法。
【請求項９】
請求項６に記載の発明において、前記共通柱状電極および前記柱状電極の周囲に封止膜を形成する工程を有することを特徴とする半導体構成体の製造方法。
【請求項１０】
請求項６に記載の発明において、前記共通配線は２つであり、そのうちの１つは電源信号用であり、他の１つはグランド信号用であることを特徴とする半導体構成体の製造方法。
【請求項１１】
ベース板と、前記ベース板上に設けられ、半導体基板と、前記半導体基板上に設けられた複数の接続パッドと、前記半導体基板上に設けられた絶縁膜と、前記絶縁膜上において前記接続パッドのうち共通の信号用の複数の接続パッドを含む領域に当該接続パッドの全てに接続されるようにベタ状に設けられた共通配線と、前記絶縁膜上に残りの前記接続パッドに接続されて設けられた配線と、前記共通配線上に設けられた共通柱状電極と、前記配線の接続パッド部上に設けられた柱状電極とを有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に設けられた上層絶縁膜と、前記上層絶縁膜上に前記半導体構成体の共通柱状電極に接続されて設けられた共通上層配線と、前記上層絶縁膜上に前記半導体構成体の柱状電極に接続されて設けられた上層配線とを備えていることを特徴とする半導体装置。
【請求項１２】
請求項１１に記載の発明において、前記半導体構成体において、前記共通柱状電極は前記共通配線上に共通の信号用の前記接続パッドと同数設けられていることを特徴とする半導体装置。
【請求項１３】
請求項１１に記載の発明において、前記半導体構成体において、前記共通柱状電極は前記共通配線上に共通の信号用の前記接続パッドの数よりも多い数設けられていることを特徴とする半導体装置。
【請求項１４】
請求項１２または１３に記載の発明において、前記共通上層配線は前記共通柱状電極の全てを含む領域にベタ状に配置されていることを特徴とする半導体装置。
【請求項１５】
請求項１１に記載の発明において、前記共通上層配線および前記上層配線の線幅は前記半導体構成体の配線の線幅よりも大きくなっていることを特徴とする半導体装置。
【請求項１６】
請求項１１に記載の発明において、前記半導体構成体は、前記共通柱状電極および前記柱状電極の周囲に設けられた封止膜を有することを特徴とする半導体装置。
【請求項１７】
請求項１１に記載の発明において、前記半導体構成体において、前記共通配線は２つであり、そのうちの１つは電源信号用であり、他の１つはグランド信号用であることを特徴とする半導体装置。
【請求項１８】
請求項１１に記載の発明において、前記共通上層配線および前記上層配線の接続パッドを除く部分を覆うオーバーコート膜を有することを特徴とする半導体装置。
【請求項１９】
請求項１７に記載の発明において、前記共通上層配線および前記上層配線の接続パッド上に半田ボールが設けられていることを特徴とする半導体装置。
【請求項２０】
ベース板上に、各々が、半導体基板と、前記半導体基板上に設けられた複数の接続パッドと、前記半導体基板上に設けられた絶縁膜と、前記絶縁膜上において前記接続パッドのうち共通の信号用の複数の接続パッドを含む領域に当該接続パッドの全てに接続されるようにベタ状に設けられた共通配線と、前記絶縁膜上に残りの前記接続パッドに接続されて設けられた配線と、前記共通配線上に設けられた共通柱状電極と、前記配線の接続パッド部上に設けられた柱状電極とを有する複数の半導体構成体を相互に離間させて配置する工程と、
前記半導体構成体の周囲における前記ベース板上に絶縁層を形成し、且つ、前記半導体構成体および前記絶縁層上に上層絶縁膜を形成する工程と、
前記上層絶縁膜上に共通上層配線を前記半導体構成体の共通柱状電極の上面に接続させて形成し、且つ、前記上層絶縁膜上に上層配線を前記半導体構成体の柱状電極の上面に接続させて形成する工程と、
前記半導体構成体間における前記上層絶縁膜、前記絶縁層および前記ベース板を切断して半導体装置を複数個得る工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２１】
請求項２０に記載の発明において、前記半導体構成体において、前記共通柱状電極は前記共通配線上に共通の信号用の前記接続パッドと同数設けられていることを特徴とする半導体装置の製造方法。
【請求項２２】
請求項２０に記載の発明において、前記半導体構成体において、前記共通柱状電極は前記共通配線上に共通の信号用の前記接続パッドの数よりも多い数設けられていることを特徴とする半導体装置の製造方法。
【請求項２３】
請求項２１または２２に記載の発明において、前記共通上層配線は前記共通柱状電極の全てを含む領域にベタ状に形成することを特徴とする半導体装置の製造方法。
【請求項２４】
請求項２０に記載の発明において、前記共通上層配線および前記上層配線はその線幅が前記半導体構成体の配線の線幅よりも大きくなるように形成することを特徴とする半導体装置の製造方法。
【請求項２５】
請求項２０に記載の発明において、前記半導体構成体は、前記共通柱状電極および前記柱状電極の周囲に設けられた封止膜を有することを特徴とする半導体装置の製造方法。
【請求項２６】
請求項２０に記載の発明において、前記半導体構成体において、前記共通配線は２つであり、そのうちの１つは電源信号用であり、他の１つはグランド信号用であることを特徴とする半導体装置の製造方法。
【請求項２７】
請求項２０に記載の発明において、前記共通上層配線および前記上層配線の接続パッドを除く部分を覆うオーバーコート膜を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項２８】
請求項２５に記載の発明において、前記共通上層配線および前記上層配線の接続パッド上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体構成体およびその製造方法並びに半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれる半導体構成体を該半導体構成体よりもサイズの大きいベース板上に固着したものがある（例えば、特許文献１参照）。この場合、ＣＳＰと呼ばれる半導体構成体は、半導体基板上に配線が設けられ、配線の接続パッド部上に柱状電極が設けられ、柱状電極の周囲に封止膜が設けられた構造となっている。
【０００３】
そして、半導体構成体の半導体基板の下面はベース板上に固着されている。半導体構成体の周囲におけるベース板上には絶縁層が設けられている。半導体構成体および絶縁層上には上層絶縁膜が設けられている。上層絶縁膜上には上層配線が半導体構成体の柱状電極に接続されて設けられている。上層配線の接続パッド部を除く部分はオーバーコート膜で覆われ、上層配線の接続パッド部上には半田ボールが設けられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１２８８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記従来の半導体装置における半導体構成体では、配線の接続パッド部上に柱状電極を設けているので、配線と柱状電極との関係が１対１となっている。このため、配線および柱状電極の本数の増加に伴い、配線の線幅が２０μｍ程度以下と小さくなった場合、配線に電源信号等の過大電流が流れたとき、当該配線が焼き切れて断線することがあるという問題がある。
【０００６】
そこで、この発明は、配線に電源信号等の過大電流が流れても、当該配線が焼き切れないようにすることができる半導体構成体およびその製造方法を提供することを目的とする。
また、この発明は、半導体構成体の配線に電源信号等の過大電流が流れても、当該配線が焼き切れないようにすることができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明に係る半導体構成体は、半導体基板と、前記半導体基板上に設けられた複数の接続パッドと、前記半導体基板上に設けられた絶縁膜と、前記絶縁膜上において前記接続パッドのうち共通の信号用の複数の接続パッドを含む領域に当該接続パッドの全てに接続されるようにベタ状に設けられた共通配線と、前記絶縁膜上に残りの前記接続パッドに接続されて設けられた配線と、前記共通配線上に設けられた共通柱状電極と、前記配線の接続パッド部上に設けられた柱状電極とを備えていることを特徴とするものである。
請求項２に記載の発明に係る半導体構成体は、請求項１に記載の発明において、前記共通柱状電極は前記共通配線上に共通の信号用の前記接続パッドと同数設けられていることを特徴とするものである。
請求項３に記載の発明に係る半導体構成体は、請求項１に記載の発明において、前記共通柱状電極は前記共通配線上に共通の信号用の前記接続パッドの数よりも多い数設けられていることを特徴とするものである。
請求項４に記載の発明に係る半導体構成体は、請求項１に記載の発明において、前記共通柱状電極および前記柱状電極の周囲に封止膜が設けられていることを特徴とするものである。
請求項５に記載の発明に係る半導体構成体は、請求項１に記載の発明において、前記共通配線は２つであり、そのうちの１つは電源信号用であり、他の１つはグランド信号用であることを特徴とするものである。
請求項６に記載の発明に係る半導体構成体の製造方法は、上面に複数の接続パッドが形成された半導体基板上に絶縁膜が形成されたものを準備する工程と、前記絶縁膜上において前記接続パッドのうち共通の信号用の複数の接続パッドを含む領域にベタ状の共通配線を当該接続パッドの全てに接続させて形成し、且つ、前記絶縁膜上に配線を残りの前記接続パッドに接続させて形成する工程と、前記共通配線上に共通柱状電極を形成し、且つ、前記配線の接続パッド部上に柱状電極を形成する工程と、を有することを特徴とするものである。
請求項７に記載の発明に係る半導体構成体の製造方法は、請求項６に記載の発明において、前記共通配線上に前記共通柱状電極を共通の信号用の前記接続パッドと同数形成することを特徴とするものである。
請求項８に記載の発明に係る半導体構成体の製造方法は、請求項６に記載の発明において、前記共通配線上に前記共通柱状電極を共通の信号用の前記接続パッドの数よりも多い数形成することを特徴とするものである。
請求項９に記載の発明に係る半導体構成体の製造方法は、請求項６に記載の発明において、前記共通柱状電極および前記柱状電極の周囲に封止膜を形成する工程を有することを特徴とするものである。
請求項１０に記載の発明に係る半導体構成体の製造方法は、請求項６に記載の発明において、前記共通配線は２つであり、そのうちの１つは電源信号用であり、他の１つはグランド信号用であることを特徴とするものである。
請求項１１に記載の発明に係る半導体装置は、ベース板と、前記ベース板上に設けられ、半導体基板と、前記半導体基板上に設けられた複数の接続パッドと、前記半導体基板上に設けられた絶縁膜と、前記絶縁膜上において前記接続パッドのうち共通の信号用の複数の接続パッドを含む領域に当該接続パッドの全てに接続されるようにベタ状に設けられた共通配線と、前記絶縁膜上に残りの前記接続パッドに接続されて設けられた配線と、前記共通配線上に設けられた共通柱状電極と、前記配線の接続パッド部上に設けられた柱状電極とを有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に設けられた上層絶縁膜と、前記上層絶縁膜上に前記半導体構成体の共通柱状電極に接続されて設けられた共通上層配線と、前記上層絶縁膜上に前記半導体構成体の柱状電極に接続されて設けられた上層配線とを備えていることを特徴とするものである。
請求項１２に記載の発明に係る半導体装置は、請求項１１に記載の発明において、前記半導体構成体において、前記共通柱状電極は前記共通配線上に共通の信号用の前記接続パッドと同数設けられていることを特徴とするものである。
請求項１３に記載の発明に係る半導体装置は、請求項１１に記載の発明において、前記半導体構成体において、前記共通柱状電極は前記共通配線上に共通の信号用の前記接続パッドの数よりも多い数設けられていることを特徴とするものである。
請求項１４に記載の発明に係る半導体装置は、請求項１２または１３に記載の発明において、前記共通上層配線は前記共通柱状電極の全てを含む領域にベタ状に配置されていることを特徴とするものである。
請求項１５に記載の発明に係る半導体装置は、請求項１１に記載の発明において、前記共通上層配線および前記上層配線の線幅は前記半導体構成体の配線の線幅よりも大きくなっていることを特徴とするものである。
請求項１６に記載の発明に係る半導体装置は、請求項１１に記載の発明において、前記半導体構成体は、前記共通柱状電極および前記柱状電極の周囲に設けられた封止膜を有することを特徴とするものである。
請求項１７に記載の発明に係る半導体装置は、請求項１１に記載の発明において、前記半導体構成体において、前記共通配線は２つであり、そのうちの１つは電源信号用であり、他の１つはグランド信号用であることを特徴とするものである。
請求項１８に記載の発明に係る半導体装置は、請求項１１に記載の発明において、前記共通上層配線および前記上層配線の接続パッドを除く部分を覆うオーバーコート膜を有することを特徴とするものである。
請求項１９に記載の発明に係る半導体装置は、請求項１７に記載の発明において、前記共通上層配線および前記上層配線の接続パッド上に半田ボールが設けられていることを特徴とするものである。
請求項２０に記載の発明に係る半導体装置の製造方法は、ベース板上に、各々が、半導体基板と、前記半導体基板上に設けられた複数の接続パッドと、前記半導体基板上に設けられた絶縁膜と、前記絶縁膜上において前記接続パッドのうち共通の信号用の複数の接続パッドを含む領域に当該接続パッドの全てに接続されるようにベタ状に設けられた共通配線と、前記絶縁膜上に残りの前記接続パッドに接続されて設けられた配線と、前記共通配線上に設けられた共通柱状電極と、前記配線の接続パッド部上に設けられた柱状電極とを有する複数の半導体構成体を相互に離間させて配置する工程と、前記半導体構成体の周囲における前記ベース板上に絶縁層を形成し、且つ、前記半導体構成体および前記絶縁層上に上層絶縁膜を形成する工程と、前記上層絶縁膜上に共通上層配線を前記半導体構成体の共通柱状電極の上面に接続させて形成し、且つ、前記上層絶縁膜上に上層配線を前記半導体構成体の柱状電極の上面に接続させて形成する工程と、前記半導体構成体間における前記上層絶縁膜、前記絶縁層および前記ベース板を切断して半導体装置を複数個得る工程と、を有することを特徴とするものである。
請求項２１に記載の発明に係る半導体装置の製造方法は、請求項２０に記載の発明において、前記半導体構成体において、前記共通柱状電極は前記共通配線上に共通の信号用の前記接続パッドと同数設けられていることを特徴とするものである。
請求項２２に記載の発明に係る半導体装置の製造方法は、請求項２０に記載の発明において、前記半導体構成体において、前記共通柱状電極は前記共通配線上に共通の信号用の前記接続パッドの数よりも多い数設けられていることを特徴とするものである。
請求項２３に記載の発明に係る半導体装置の製造方法は、請求項２1または２２に記載の発明において、前記共通上層配線は前記共通柱状電極の全てを含む領域にベタ状に形成することを特徴とするものである。
請求項２４に記載の発明に係る半導体装置の製造方法は、請求項２０に記載の発明において、前記共通上層配線および前記上層配線はその線幅が前記半導体構成体の配線の線幅よりも大きくなるように形成することを特徴とするものである。
請求項２５に記載の発明に係る半導体装置の製造方法は、請求項２０に記載の発明において、前記半導体構成体は、前記共通柱状電極および前記柱状電極の周囲に設けられた封止膜を有することを特徴とするものである。
請求項２６に記載の発明に係る半導体装置の製造方法は、請求項２０に記載の発明において、前記半導体構成体において、前記共通配線は２つであり、そのうちの１つは電源信号用であり、他の１つはグランド信号用であることを特徴とするものである。
請求項２７に記載の発明に係る半導体装置の製造方法は、請求項２０に記載の発明において、前記共通上層配線および前記上層配線の接続パッドを除く部分を覆うオーバーコート膜を形成する工程を有することを特徴とするものである。
請求項２８に記載の発明に係る半導体装置の製造方法は、請求項２７に記載の発明において、前記共通上層配線および前記上層配線の接続パッド上に半田ボールを形成する工程を有することを特徴とするものである。
【発明の効果】
【０００８】
この発明によれば、半導体構成体において、絶縁膜上において接続パッドのうち共通の信号用の複数の接続パッドを含む領域にベタ状の共通配線を当該接続パッドの全てに接続されて設けているので、半導体構成体の共通配線に電源信号等の過大電流が流れても、当該共通配線が焼き切れないようにすることができる。
【図面の簡単な説明】
【０００９】
【図１】この発明の第１実施形態としての半導体装置の透過平面図。
【図２】図１に示す半導体装置の適当な部分の断面図。
【図３】図１および図２に示す半導体装置の製造方法の一例において、当初準備したものの断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】図１１に続く工程の断面図。
【図１３】図１２に続く工程の断面図。
【図１４】図１３に続く工程の断面図。
【図１５】図１４に続く工程の断面図。
【図１６】図１５に続く工程の断面図。
【図１７】図１６に続く工程の断面図。
【図１８】図１７に続く工程の断面図。
【図１９】この発明の第２実施形態としての半導体装置の透過平面図。
【図２０】図１９に示す半導体装置の適当な部分の断面図。
【図２１】この発明の第３実施形態としての半導体装置の透過平面図。
【図２２】この発明の第４実施形態としての半導体装置の断面図。
【発明を実施するための形態】
【００１０】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の透過平面図を示し、図２は図１に示す半導体装置の適当な部分の断面図を示す。この半導体装置は、ガラス布基材エポキシ樹脂等からなる平面方形状のベース板１を備えている。ベース板１の上面中央部には、ベース板１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体２の下面がダイボンド材からなる接着層３を介して接着されている。
【００１１】
半導体構成体２は、一般的にはＣＳＰと呼ばれるものであり、シリコン基板（半導体基板）４を備えている。シリコン基板４の下面は接着層３を介してベース板１の上面中央部に接着されている。シリコン基板４の上面には所定の機能の集積回路を構成する素子、例えば、トランジスタ、ダイオード、抵抗、コンデンサ等の素子（図示せず）が形成され、その上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる複数の接続パッド５ａ、５ｂ、５ｃが設けられている。
【００１２】
ここで、一例として、図１において、シリコン基板４上の左上側に４個配置された符号５ａで示す接続パッドは、共通の電源信号用である。シリコン基板４上の左下側に４個配置された符号５ｂで示す接続パッドは、共通のグランド信号用である。シリコン基板４上の右上側および右下側にそれぞれ４個ずつ配置された符号５ｃで示す接続パッドは、それ以外の通常信号用である。ここで、図２において、グランド信号用の接続パッド５ｂおよびそれに関連する部分については、電源信号用の接続パッド５ａおよびそれに関連する部分とほぼ同様であるので、かっこを付けて示す。
【００１３】
シリコン基板４の周辺部および接続パッド５ａ、５ｂ、５ｃの中央部を除くシリコン基板４の上面には酸化シリコン等からなるパッシベーション膜（絶縁膜）６が設けられ、接続パッド５ａ、５ｂ、５ｃの中央部はパッシベーション膜６に設けられた開口部７ａ、７ｂ、７ｃを介して露出されている。パッシベーション膜６の上面にはポリイミド系樹脂等からなる保護膜（絶縁膜）８が設けられている。パッシベーション膜６の開口部７ａ、７ｂ、７ｃに対応する部分における保護膜８には開口部９ａ、９ｂ、９ｃが設けられている。
【００１４】
保護膜８の上面には配線１０ａ、１０ｂ、１０ｃが設けられている。配線１０ａ、１０ｂ、１０ｃは、保護膜８の上面に設けられた銅等からなる下地金属層１１ａ、１１ｂ、１１ｃと、下地金属層１１の上面に設けられた銅からなる上部金属層１２ａ、１２ｂ、１２ｃとの２層構造となっている。
【００１５】
この場合、図１に示すように、符号１０ａで示す配線（共通配線）は、シリコン基板４上の左上側において、４個の電源信号用の接続パッド５ａを含む平面方形状の領域にベタ状に配置されたものからなり、パッシベーション膜６および保護膜８の開口部７ａ、９ａを介して４個の電源信号用の接続パッド５ａの全てに接続されている。
【００１６】
符号１０ｂで示す配線（共通配線）は、シリコン基板４上の左下側において、４個のグランド信号用の接続パッド５ｂを含む平面方形状の領域にベタ状に配置されたものからなり、パッシベーション膜６および保護膜８の開口部７ｂ、９ｂを介して４個のグランド信号用の接続パッド５ｂの全てに接続されている。
【００１７】
符号１０ｃで示す配線は、シリコン基板４上の右側の領域に配置され、パッシベーション膜６および保護膜８の開口部７ｃ、９ｃを介して通常信号用の接続パッド５ｃに接続された接続部１０ｃ−１、平面円形状の接続パッド部１０ｃ−２およびその間の引き回し線部１０ｃ−３を有するものからなっている。
【００１８】
符号１０ａで示す平面方形状の配線の上面の所定の４箇所には銅からなる柱状電極（共通柱状電極）１３ａが設けられている。符号１０ｂで示す平面方形状の配線の上面の所定の４箇所には銅からなる柱状電極（共通柱状電極）１３ｂが設けられている。符号１０ｃで示す配線の接続パッド部１０ｃ−２の上面には銅からなる柱状電極１３ｃが設けられている。ここで、図１に示すように、合計１６本の柱状電極１３ａ、１３ｂ、１３ｃはマトリクス状に配置されている。
【００１９】
配線１０ａ、１０ｂ、１０ｃを含む保護膜８の上面において柱状電極１３ａ、１３ｂ、１３ｃの周囲にはエポキシ系樹脂等からなる封止膜１４が設けられている。柱状電極１３ａ、１３ｂ、１３ｃは、その上面が封止膜１４の上面と面一乃至数μｍ低くなるように設けられている。以上で、半導体構成体２の構造についての説明を終了する。
【００２０】
半導体構成体２の周囲におけるベース板１の上面には方形枠状の絶縁層２１が設けられている。絶縁層２１は、例えば、エポキシ系樹脂等の熱硬化性樹脂中にシリカフラー等の無機材料からなる補強材を分散させたもの、あるいは、エポキシ系樹脂等の熱硬化性樹脂のみからなっている。
【００２１】
半導体構成体２および絶縁層２１の上面には上層絶縁膜２２が設けられている。上層絶縁膜２２は、例えば、ガラス布等の基材にエポキシ系樹脂等の熱硬化性樹脂を含浸させたもの、あるいは、エポキシ系樹脂等の熱硬化性樹脂のみからなっている。半導体構成体２の柱状電極１３ａ、１３ｂ、１３ｃの上面中央部に対応する部分における上層絶縁膜２２には開口部２３ａ、２３ｂ、２３ｃが設けられている。
【００２２】
上層絶縁膜２２の上面には上層配線２４ａ、２４ｂ、２４ｃが設けられている。上層配線２４ａ、２４ｂ、２４ｃは、上層絶縁膜２２の上面に設けられた銅等からなる下地金属層２５ａ、２５ｂ、２５ｃと、下地金属層２５ａ、２５ｂ、２５ｃの上面に設けられた銅からなる上部金属層２６ａ、２６ｂ、２６ｃとの２層構造となっている。
【００２３】
この場合、上層配線２４ａ、２４ｂ、２４ｃは、半導体構成体２の符号１０ｃで示す配線と同様に、接続部、接続パッド部およびその間の引き回し線部を有するものからなっている。そして、上層配線（共通上層配線）２４ａ、２４ｂの接続部は、上層絶縁膜２２の開口部２３ａ、２３ｂを介して半導体構成体２の柱状電極１３ａ、１３ｂの上面に接続されている。上層配線２４ｃの接続部は、上層絶縁膜２２の開口部２３ｃを介して半導体構成体２の柱状電極１３ｃの上面に接続されている。
【００２４】
上層配線２４ａ、２４ｂ、２４ｃを含む上層絶縁膜２２の上面にはソルダーレジスト等からなるオーバーコート膜２７が設けられている。上層配線２４ａ、２４ｂ、２４ｃの接続パッド部に対応する部分におけるオーバーコート膜２７には開口部２８ａ、２８ｂ、２８ｃが設けられている。開口部２８ａ、２８ｂ、２８ｃ内およびその上方には半田ボール２９ａ、２９ｂ、２９ｃが上層配線２４ａ、２４ｂ、２４ｃの接続パッド部に接続されて設けられている。ここで、図１に示すように、上層配線２４ａ、２４ｂ、２４ｃの接続パッド部および半田ボール２９ａ、２９ｂ、２９ｃは半導体構成体２の周囲にのみ配置されている。
【００２５】
以上のように、この半導体装置では、半導体構成体２の電源信号用の配線１０ａおよびグランド信号用の配線１０ｂを平面方形状のベタ状とし、それぞれ４個の接続パッド５ａ、５ｂの全てに接続させているので、電源信号用の配線１０ａおよびグランド信号用の配線１０ｂに過大電流が流れても、これらの配線１０ａ、１０ｂが焼き切れないようにすることができる。
【００２６】
ここで、この半導体装置の一部の寸法について説明する。ベース板１のサイズは３×３ｍｍである。半導体構成体２のサイズは２×２ｍｍである。半導体構成体２の配線１０ｃの引き回し線部１０ｃ−３の線幅は２０μｍである。半導体構成体２の柱状電極１３ａ、１３ｂ、１３ｃの直径は０．２ｍｍ、ピッチは０．４ｍｍである。上層絶縁膜２２の開口部２３の直径は１００μｍである。上層配線２４ａ、２４ｂ、２４ｃの接続パッド部の直径は０．３ｍｍ、ピッチは０．６５ｍｍである。
【００２７】
ところで、ベース板１のサイズは半導体構成体２のサイズよりも大きいので、半導体構成体２の通常信号用の配線１０ｃの引き回し線部１０ｃ−３の線幅が２０μｍと比較的小さくても、上層配線２４ａ、２４ｂ、２４ｃの引き回し線部の線幅を例えば１００μｍと比較的大きくすることができる。この結果、電源信号用の上層配線２４ａおよびグランド信号用の上層配線２４ｂに過大電流が流れても、これらの上層配線２４ａ、２４ｂが焼き切れにくいようにすることができる。
【００２８】
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体２の製造方法の一例について説明する。この場合、グランド信号用の接続パッド５ｂおよびそれに関連する部分については、電源信号用の接続パッド５ａおよびそれに関連する部分とほぼ同様であるので、その説明は省略する。
【００２９】
まず、図３に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ３１という）の上面に接続パッド５ａ、５ｃ、パッシベーション膜６および保護膜８が形成され、接続パッド５ａ、５ｃの中央部がパッシベーション膜６の開口部７ａ、７ｃおよび保護膜８の開口部９ａ、９ｃを介して露出されたものを準備する。
【００３０】
この場合、半導体ウエハ３１の厚さは、図２に示すシリコン基板４の厚さよりも厚くなっている。なお、図３において、符号３２で示す領域はダイシングストリートである。そして、ダイシングストリート３２およびその両側に対応する部分におけるパッシベーション膜６および保護膜８は除去されている。
【００３１】
次に、図４に示すように、パッシベーション膜６の開口部７ａ、７ｃおよび保護膜８の開口部９ａ、９ｃを介して露出された接続パッド５ａ、５ｃの上面を含む保護膜８の上面全体に下地金属層３３を形成する。この場合、下地金属層３３は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
【００３２】
次に、下地金属層３３の上面にポジ型の液状レジストからなるメッキレジスト膜３４をパターン形成する。この場合、上部金属層１２ａ、１２ｃ形成領域に対応する部分におけるメッキレジスト膜３４には開口部３５ａ、３５ｃが形成されている。次に、下地金属層３３をメッキ電流路とした銅の電解メッキを行なうと、メッキレジスト膜３４の開口部３５ａ、３５ｃ内の下地金属層３３の上面に上部金属層１２ａ、１２ｃが形成される。次に、メッキレジスト膜３４を剥離する。
【００３３】
次に、図５に示すように、下地金属層３３の上面にネガ型のドライフィルムレジストからなるメッキレジスト膜３６をパターン形成する。この場合、上部金属層１２ａの所定の４箇所（柱状電極１３ａ形成領域）および上部金属層１２ｃの接続パッド部（柱状電極１３ｃ形成領域）に対応する部分におけるメッキレジスト膜３６には開口部３７ａ、３７ｃが形成されている。
【００３４】
次に、下地金属層３３をメッキ電流路とした銅の電解メッキを行なうと、メッキレジスト膜３６の開口部３７ａ内の上部金属層１２ａの上面およびメッキレジスト膜３６の開口部３７ｃ内の上部金属層１２ｃの接続パッド部上面に柱状電極１３ａ、１３ｃが形成される。次に、メッキレジスト膜３６を剥離する。
【００３５】
次に、上部金属層１２ａ、１２ｃをマスクとして該上部金属層１２ａ、１２ｃ下以外の領域における下地金属層３３をエッチングして除去すると、図６に示すように、上部金属層１２ａ、１２ｃ下にのみ下地金属層１１ａ、１１ｃが残存される。この状態では、上部金属層１２ａ、１２ｃとその下に残存された下地金属層１１ａ、１１ｃとにより、２層構造の配線１０ａ、１０ｃが形成されている。
【００３６】
次に、図７に示すように、ダイシングストリート３２およびその両側における半導体ウエハ３１の上面並びに配線１０ａ、１０ｃおよび柱状電極１３ａ、１３ｃを含む保護膜８の上面にスピンコート法等によりエポキシ系樹脂等からなる封止膜１４をその厚さが柱状電極１３ａ、１３ｃの高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極１３ａ、１３ｃの上面は封止膜１４によって覆われている。
【００３７】
次に、封止膜１４の上面側を適宜に研削し、図８に示すように、柱状電極１３ａ、１３ｃの上面を露出させ、且つ、この露出された柱状電極１３ａ、１３ｃの上面を含む封止膜１４の上面を平坦化する。次に、図９に示すように、半導体ウエハ３１の下面側を適宜に研削し、半導体ウエハ３１の厚さを薄くする。
【００３８】
次に、図１０に示すように、半導体ウエハ３１の下面に接着層３を接着する。接着層３は、エポキシ系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態で半導体ウエハ３１の下面に固着される。次に、図１１に示すように、封止膜１４、半導体ウエハ３１および接着層３をダイシングストリート３２に沿って切断すると、下面に接着層３を有する半導体構成体２が複数個得られる。
【００３９】
次に、図１１に示す半導体構成体２を用いて、図２に示す半導体装置を製造する場合の一例について説明する。この場合も、グランド信号用の接続パッド５ｂに関連する部分については、電源信号用の接続パッド５ａに関連する部分とほぼ同様であるので、その説明は省略する。
【００４０】
まず、図１２に示すように、図２に示す完成された半導体装置を複数個形成することが可能な面積を有するガラス布基材エポキシ樹脂等からなるベース板１を準備する。ベース板１は、限定する意味ではないが、例えば、平面方形状である。なお、図１２において、符号４１で示す領域は、個片化するための切断ラインに対応する領域である。
【００４１】
次に、ベース板１の上面の複数の半導体構成体配置領域に複数の半導体構成体２のシリコン基板４の下面に固着された接着層３を相互に離間させて接着する。ここでの接着は、加熱加圧により、接着層３を本硬化させる。
【００４２】
次に、図１３に示すように、半導体構成体２の周囲におけるベース板１の上面に格子状の絶縁層形成用シート２１ａをピン等で位置決めしながら配置する。格子状の絶縁層形成用シート２１ａは、例えば、エポキシ系樹脂等の熱硬化性樹脂中に補強材を分散させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により、複数の方形状の開口部を形成したものである。
【００４３】
次に、半導体構成体２および絶縁層形成用シート２１ａの上面に上層絶縁膜形成用シート２２ａを配置する。上層絶縁膜形成用シート２２ａは、例えば、ガラス布等にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたものである。
【００４４】
次に、一対の加熱加圧板４２、４３を用いて上下から絶縁層形成用シート２１ａおよび上層絶縁膜形成用シート２２ａを加熱加圧する。そして、その後の冷却により、半導体構成体２の周囲におけるベース板１の上面に方形枠状の絶縁層２１が形成され、また、半導体構成体２および絶縁層２１の上面に上層絶縁膜２２が形成される。この場合、上層絶縁膜２２の上面は、上側の加熱加圧板４２の下面によって押さえ付けられるため、平坦面となる。
【００４５】
次に、図１４に示すように、半導体構成体２の柱状電極１３ａ、１３ｃの上面中央部に対応する部分における上層絶縁膜２２に、レーザビームを照射するレーザ加工により、開口部２３ａ、２３ｃを形成する。
【００４６】
次に、図１５に示すように、上層絶縁膜２２の開口部２３ａ、２３ｃを介して露出された半導体構成体２の柱状電極１３ａ、１３ｃの上面を含む上層絶縁膜２２の上面全体に下地金属層４４を形成する。この場合も、下地金属層４４は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
【００４７】
次に、下地金属層４４の上面にメッキレジスト膜４５をパターン形成する。この場合、上部金属層２６ａ、２６ｃ形成領域に対応する部分におけるメッキレジスト膜４５には開口部４６ａ、４６ｃが形成されている。次に、下地金属層４４をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜４５の開口部４６ａ、４６ｃ内の下地金属層４４の上面に上部金属層２６ａ、２６ｃを形成する。
【００４８】
次に、メッキレジスト膜４５を剥離し、次いで、上部金属層２６ａ、２６ｃをマスクとして該上部金属層２６ａ、２６ｃ下以外の領域における下地金属層４４をエッチングして除去すると、図１６に示すように、上部金属層２６ａ、２６ｃ下にのみ下地金属層２５ａ、２５ｃが残存される。この状態では、上部金属層２６ａ、２６ｃおよびその下に残存された下地金属層２５ａ、２５ｃにより、上層配線２４ａ、２４ｃが形成されている。
【００４９】
次に、図１７に示すように、上層配線２４ａ、２４ｃを含む上層絶縁膜２２の上面に、スクリーン印刷法やスピンコート法等により、ソルダーレジスト等からなるオーバーコート膜２７を形成する。この場合、上層配線２４ａ、２４ｃの接続パッド部に対応する部分におけるオーバーコート膜２７には開口部２８ａ、２８ｃが形成されている。
【００５０】
次に、オーバーコート膜２７の開口部２８ａ、２８ｃ内およびその上方に半田ボール２９ａ、２９ｃを上層配線２４ａ、２４ｃの接続パッド部に接続させて形成する。次に、図１８に示すように、互いに隣接する半導体構成体２間における切断ライン４１に沿って、オーバーコート膜２７、上層絶縁膜２２、絶縁層２１およびベース板１を切断すると、図２に示す半導体装置が複数個得られる。
【００５１】
（第２実施形態）
図１９はこの発明の第２実施形態としての半導体装置の透過平面図を示し、図２０は図１９に示す半導体装置の適当な部分の断面図を示す。この半導体装置において、図１および図２に示す半導体装置と異なる点は、電源信号用の上層配線２４ａの代わりに、４本の電源信号用の柱状電極１３ａを含むとともに４個の電源信号用の半田ボール２９ａ配置領域を含む領域にベタ状の電源信号用の上層配線２４ａを設け、且つ、グランド信号用の上層配線２４ｂの代わりに、４本のグランド信号用の柱状電極１３ｂを含むとともに４個のグランド信号用の半田ボール２９ｂ配置領域を含む領域にベタ状のグランド信号用の上層配線２４ｂを設けた点である。
【００５２】
このように、この半導体装置では、電源信号用の上層配線２４ａおよびグランド信号用の上層配線２４ｂをベタ状としているので、図１および図２に示す半導体装置と比較して、当該上層配線２４ａ、２４ｂを低抵抗化することができ、ひいては電流容量を向上させることができる。
【００５３】
（第３実施形態）
図２１はこの発明の第３実施形態としての半導体装置の透過平面図を示す。この半導体装置において、図１９に示す半導体装置と異なる点は、ベタ状の電源信号用の上層配線２４ａの上面に９本の電源信号用の柱状電極１３ａをマトリクス状に設け、且つ、ベタ状のグランド信号用の上層配線２４ｂの上面に９本のグランド信号用の柱状電極１３ｂをマトリクス状に設けた点である。
【００５４】
このように、この半導体装置では、電源信号用の柱状電極１３ａおよびグランド信号用の柱状電極１３ｂをそれぞれ９本としているので、図１９および図２０に示す半導体装置と比較して、当該柱状電極１３ａ、１３ｂの部分全体を低抵抗化することができ、ひいては電流容量を向上させることができる。この場合、一例として、柱状電極１３ａ、１３ｂのピッチは０．２５ｍｍである。
【００５５】
（第４実施形態）
図２２はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図２に示す半導体装置と大きく異なる点は、上層絶縁膜および上層配線を２層とした点である。すなわち、第１の上層配線２４Ａを含む第１の上層絶縁膜２２Ａの上面には、第１の上層絶縁膜２２Ａと同一の材料からなる第２の上層絶縁膜２２Ｂが設けられている。第２の上層絶縁膜２２Ｂの上面には、第１の上層配線２４Ａと同様の構造の第２の上層配線２４Ｂが設けられている。
【００５６】
第１の上層配線２４Ａの一端部は、第１の上層絶縁膜Ａの開口部２３Ａを介して柱状電極１３に接続されている。第２の上層配線２４Ｂの一端部は、第２の上層絶縁膜２２Ｂの開口部２３Ｂを介して第１の上層配線２４Ａの接続パッド部に接続されている。半田ボール２９は、オーバーコート膜２７の開口部２８を介して第２の上層配線２４Ｂの接続パッド部に接続されている。なお、上層絶縁膜および上層配線は３層以上としてもよい。
【符号の説明】
【００５７】
１  ベース板
２  半導体構成体
３  接着層
４  シリコン基板
５ａ、５ｂ、５ｃ  接続パッド
６  パッシベーション膜
８  保護膜
１０ａ、１０ｂ、１０ｃ  配線
１３ａ、１３ｂ、１３ｃ  柱状電極
１４  封止膜
２１  絶縁層
２２  上層絶縁膜
２４ａ、２４ｂ、２４ｃ  上層配線
２７  オーバーコート膜
２９ａ、２９ｂ、２９ｃ    半田ボール
【図１】
2011014765.tif 000003
【図２】
2011014765.tif 000004
【図３】
2011014765.tif 000005
【図４】
2011014765.tif 000006
【図５】
2011014765.tif 000007
【図６】
2011014765.tif 000008
【図７】
2011014765.tif 000009
【図８】
2011014765.tif 000010
【図９】
2011014765.tif 000011
【図１０】
2011014765.tif 000012
【図１１】
2011014765.tif 000013
【図１２】
2011014765.tif 000014
【図１３】
2011014765.tif 000015
【図１４】
2011014765.tif 000016
【図１５】
2011014765.tif 000017
【図１６】
2011014765.tif 000018
【図１７】
2011014765.tif 000019
【図１８】
2011014765.tif 000020
【図１９】
2011014765.tif 000021
【図２０】
2011014765.tif 000022
【図２１】
2011014765.tif 000023
【図２２】
2011014765.tif 000024