(57)【要約】【課題】多数個で使うために自由度が高くかつ小型とすること。【解決手段】１又は複数のスケールとの間の相対変位を検出する１又は複数のエンコーダヘッドと、１又は複数のエンコーダヘッドから出力される電気信号を処理する１つの信号処理部と、１又は複数のエンコーダヘッドと信号処理回路との間のうち１又は複数のエンコーダヘッド側に位置し、１又は複数のエンコーダヘッドから出力される電気信号を同属化する接続部とを具備する。【選択図】図１
2011064654.tif 000002
【特許請求の範囲】
【請求項１】
１又は複数のスケールとの間の相対変位を検出する１又は複数のエンコーダヘッドと、
前記１又は複数のエンコーダヘッドから出力される電気信号を処理する１つの信号処理部と、
前記１又は複数のエンコーダヘッドと前記信号処理回路との間のうち前記１又は複数のエンコーダヘッド側に位置し、前記１又は複数のエンコーダヘッドから出力される前記電気信号を同属化する接続部と、
を具備することを特徴とするエンコーダ。
【請求項２】
１又は複数のスケールと、
前記１又は複数のスケールとの間の相対変位を検出する１又は複数のエンコーダヘッドと、
前記１又は複数のエンコーダヘッドから出力される電気信号を処理する１つの信号処理部と、
を備え、
前記１又は複数のエンコーダヘッドは、光を放射する光源と、前記光源から放射された前記光を前記１又は複数のスケールに照射したときの透過、反射又は干渉のいずれかによって発生したパターンを検出する光検出器とから成り、
前記１又は複数のエンコーダヘッドの後段側に位置し、前記１又は複数のエンコーダヘッド中の１つの前記電気信号を出力させる出力制御部と、
前記１又は複数のエンコーダヘッドの後段でかつ前記信号処理回路の前段に位置し、前記１又は複数のエンコーダヘッドから出力される前記電気信号を同属化する接続部と、
を有し、
前記信号処理部は、前記１又は複数のエンコーダヘッドからの前記電気信号を処理して１つ分のエンコーダヘッドの信号として出力する、
ことを特徴とするエンコーダ。
【請求項３】
前記出力制御部は、前記１又は複数のエンコーダヘッド内にて前記電気信号の出力をオン・オフすることを特徴とする請求項２記載のエンコーダ。
【請求項４】
前記出力制御部は、前記１又は複数のエンコーダヘッド内の前記光源をオン・オフすることを特徴とする請求項２記載のエンコーダ。
【請求項５】
前記１又は複数のエンコーダヘッドから出力される前記電気信号は、電流信号であることを特徴とする請求項１乃至４のうちいずれか１項記載のエンコーダ。
【請求項６】
前記１又は複数のエンコーダヘッドは、前記電気信号を増幅する電流増幅部を有することを特徴とする請求項１乃至５のうちいずれか１項記載のエンコーダ。
【請求項７】
前記接続部は、前記１又は複数のエンコーダヘッドから出力される前記電気信号のうち同種類の位相情報を有する前記電気信号を同属化することを特徴とする請求項１又は２記載のエンコーダ。
【請求項８】
前記接続部は、Ｎ個の前記エンコーダヘッドの出力ラインを１乃至Ｎ−１個分のうちいずれか１つの個数分の出力ライン数で結線することを特徴とする請求項１又は２記載のエンコーダ。
【請求項９】
前記複数のエンコーダヘッドは、それぞれ前記光源を１つ設けると共に、前記光検出器を複数設け、
前記複数の光検出器は、それぞれ異なる種類の各位相情報を有する前記各電気信号を出力し、
前記接続部は、前記複数のエンコーダヘッドからそれぞれ出力される前記各電気信号のうち同種類の前記位相情報を有する前記各電気信号を同属化する、
ことを特徴とする請求項２記載のエンコーダ。
【請求項１０】
前記接続部は、前記複数のエンコーダヘッド別の前記複数の光検出器の各出力端子のうち同種類の前記位相情報を有する前記各電気信号を出力する前記各出力端子をそれぞれ共通接続し、前記複数の光検出器からそれぞれ出力される前記各電気信号のうち同種類の前記位相情報を有する前記各電気信号を同属化することを特徴とする請求項９記載のエンコーダ。
【請求項１１】
前記複数のエンコーダヘッドに有する前記各光源と、これら光源を駆動するドライバーとを直列接続することを特徴とする請求項２記載のエンコーダ。
【請求項１２】
前記複数のエンコーダヘッドのそれぞれに前記各光源を駆動するドライバーを設けたことを特徴とする請求項２記載のエンコーダ。
【請求項１３】
前記信号処理部は、前記１又は複数のエンコーダヘッドから時分割で送られてくる前記各電気信号を処理して１つ分のエンコーダヘッドの信号として出力することを特徴とする請求項１又は２記載のエンコーダ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば変位センサに用いられるエンコーダに関する。
【背景技術】
【０００２】
エンコーダは、それぞれ位相の異なる複数の周期信号を発生する。これらエンコーダの出力は、サイクルを計数するための処理回路に供給することにより、被測定物の進行方向、位置、変位、変位速度などを測定することができる。
【０００３】
図６は従来のエンコーダの構成図を示す。光源１０１には、所定の電流を印加するための抵抗１０２が直列に接続されている。この光源１０１から出射される光は、周期的な光学パターンを有するスケール１０３に照射される。このスケール１０３は、光源１０１に対して相対的に移動する。このスケール１０３に光源１０１から出射された光が照射されることにより、スケール１０３から反射光、回折光、散乱光、透過光などが生じる。これら反射光、回折光、散乱光、透過光などは、２つの受光素子１０４Ａ、１０４Ｂに入射する。これら受光素子１０４Ａ，１０４Ｂは、スケール１０３の移動量を検出するためにスケール１０３からの反射光、回折光、散乱光、透過光などの強度変化に応じた各光信号を出力する。なお、これら受光素子１０４Ａと１０４Ｂとは、互いに位相が１８０度異なるに対応する各位置にそれぞれ配置されている。
【０００４】
これら受光素子１０４Ａ、１０４Ｂにより発生する各光電流のうち一方の受光素子１０４Ａにより発生する光電流は、抵抗１０５Ａと演算増幅器１０６Ａとから成る電流／電圧変換手段に入力されて電圧信号ＶＰＡに変換される。他方の受光素子１０４Ｂにより発生する光電流は、抵抗１０５Ｂと演算増幅器１０６Ｂとから成る電流／電圧変換手段に入力されて電圧信号ＶＰＡＢに変換される。
【０００５】
これら電圧信号ＶＰＡ、ＶＰＡＢには、それぞれスケール１０３からの強度変化の成分である交流成分以外に、一定の強度の光成分である直流成分と各電圧信号ＶＰＡ、ＶＰＡＢの両者に等しく乗っているノイズが含まれる。  
このノイズを除去するために上記各電流／電圧変換手段の後段に減算手段１０７が接続されている。この減算手段１０７は、ノイズを除去するために、抵抗１０８により現れる基準電圧ＶＲＥＦと、各電流／電圧変換手段から出力される各電圧信号ＶＰＡＢ、ＶＰＡとによりＶＲＥＦ−（ＶＰＡＢ−ＶＰＡ）なる演算を行う。これにより、スケール１０３からの強度変化のみを信号成分とする周期信号が得られる。なお、基準電圧ＶＲＥＦは、各演算増幅器１０６Ａ、１０６Ｂ及び減算手段１０７に供給され、周期信号の基準としている。  
エンコーダは、上記のような信号処理を行い、複数の周期信号を得て、エンコーダ信号としている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−２６８１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来のエンコーダは、各受光素子１０４Ａ、１０４Ｂから出力される各光信号を処理するために、上記説明の通り図６に示す処理回路をエンコーダヘッドに搭載したり、専用の回路を利用して構成している。
【０００８】
しかしながら、例えば人間の手と同サイズのロボットの手の関節を構成しようとする場合、指１本に３個程度のエンコーダが必要となる。このため、多関節のロボットを構成すると、当該ロボットの手の関節の数が増加し、エンコーダを搭載する個数が増加する。このため、多数のエンコーダを多関節のロボットに搭載するには、サイズや、自由度の点で搭載することが困難であった。  
又、多数のエンコーダへの配線数を考えると、全てのエンコーダを動作・検出するのに電源・ＧＮＤ、及び信号線２本として、全てのエンコーダの電源・ＧＮＤが同一の配線で供給できたとしても、５本の指の関節全てに搭載すると信号線が３０本以上必要となる。これらの信号線を引き回すのは、容易ではない。
【０００９】
本発明の目的は、多数個で使うために自由度が高くかつ小型のエンコーダを提供することにある。
【課題を解決するための手段】
【００１０】
本発明の主要な局面に係るエンコーダは、１又は複数のスケールとの間の相対変位を検出する１又は複数のエンコーダヘッドと、１又は複数のエンコーダヘッドから出力される電気信号を処理する１つの信号処理部と、１又は複数のエンコーダヘッドと信号処理回路との間のうち１又は複数のエンコーダヘッド側に位置し、１又は複数のエンコーダヘッドから出力される電気信号を同属化する接続部とを具備する。
【００１１】
又、本発明の主要な局面に係るエンコーダは、１又は複数のスケールと、１又は複数のスケールとの間の相対変位を検出する１又は複数のエンコーダヘッドと、１又は複数のエンコーダヘッドから出力される電気信号を処理する１つの信号処理部とを備え、１又は複数のエンコーダヘッドは、光を放射する光源と、光源から放射された光を１又は複数のスケールに照射したときの透過、反射又は干渉のいずれかによって発生したパターンを検出する光検出器とから成り、１又は複数のエンコーダヘッドの後段側に位置し、１又は複数のエンコーダヘッド中の１つの電気信号を出力させる出力制御部と、１又は複数のエンコーダヘッドの後段でかつ信号処理回路の前段に位置し、１又は複数のエンコーダヘッドから出力される電気信号を同属化する接続部とを有し、信号処理部は、１又は複数のエンコーダヘッドからの電気信号を処理して１つ端子から出力する。
【発明の効果】
【００１２】
本発明によれば、多数個で使うために自由度が高くかつ小型のエンコーダを提供できる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係るエンコーダの第１の実施の形態を示す構成図。
【図２】本発明に係るエンコーダの第２の実施の形態を示す構成図。
【図３】本発明に係るエンコーダの第３の実施の形態を示す構成図。
【図４】本発明に係るエンコーダの第４の実施の形態を示す構成図。
【図５】本発明に係るエンコーダの第５の実施の形態を示す構成図。
【図６】従来のエンコーダを示す構成図。
【発明を実施するための形態】
【００１４】
以下、本発明の第１の実施の形態について図面を参照して説明する。  
図１はエンコーダの構成図を示す。このエンコーダは、所定周期のパターンが形成された例えば２つのスケール１ａ、１ｂと、例えば２つのエンコーダヘッド２ａ、２ｂとを有する。このうちスケール１ａとエンコーダヘッド２ａとが対峙し、スケール１ｂとエンコーダヘッド２ｂとが対峙する。これにより、スケール１ａとエンコーダヘッド２ａとの位置が相対変位し、スケール１ｂとエンコーダヘッド２ｂとの位置が相対変位する。  
各エンコーダヘッド２ａ、２ｂは、それぞれ光源（可干渉光源を含む）３ａ、３ｂと、光検出器（ＰＤ）４ａ、４ｂとを搭載する。各光源３ａ、３ｂは、それぞれ可干渉光源を含む。これら光源３ａ、３ｂは、例えばＬＥＤから成る。
【００１５】
これら光源３ａ、３ｂから出射される各光は、それぞれ各スケール１ａ、１ｂに照射されて反射、回折、散乱を起こし、再び各エンコーダヘッド２ａ、２ｂに入射する。これら再度入射した各光は、それぞれ各スケール１ａ、１ｂと各エンコーダヘッド２ａ、２ｂとの相対変位量に伴って光量が変化する。各光検出器４ａ、４ｂは、それぞれ再度入射した各光量を検出し、これら光量に比例する電流を生成し、各電流信号ＩＰ１、ＩＰ２として出力する。  
しかるに、各エンコーダヘッド２ａ、２ｂは、それぞれ各スケール１ａ、１ｂと各エンコーダヘッド２ａ、２ｂとの相対変位に伴って変化する各電流信号ＩＰ１、ＩＰ２をそれぞれ出力する。なお、各電流信号ＩＰ１、ＩＰ２は、各エンコーダヘッド２ａ、２ｂのそれぞれに対して１つ以上の位相情報を有する。
【００１６】
各エンコーダヘッド２ａ、２ｂにおける各光検出器４ａ、４ｂの各出力端子は、それぞれ接続部５に接続されている。この接続部５は、各エンコーダヘッド２ａ、２ｂにおける各光検出器４ａ、４ｂの各出力端子と信号処理回路６とを接続する。この接続部５は、各エンコーダヘッド２ａ、２ｂと信号処理回路６との間のうち各エンコーダヘッド２ａ、２ｂ側に位置し、各エンコーダヘッド２ａ、２ｂから出力される電気信号を同属化する。すなわち、当該接続部５は、各エンコーダヘッド２ａ、２ｂから出力された各位相情報を有する各電流信号ＩＰ１、ＩＰ２を直列化して１つの出力ラインＫ上で出力する。この出力ラインＫから出力された各電流信号ＩＰ１、ＩＰ２は、信号処理回路６に入力する。
【００１７】
信号処理回路６は、接続部５を通して入力された各電流信号ＩＰ１、ＩＰ２を処理する信号処理部７と、複数、例えば２つのエンコーダヘッド２ａ、２ｂのうち１つのエンコーダヘッド２ａ又は２ｂからの電流信号ＩＰ１、ＩＰ２を選択出力又は指示する出力制御部８と、各光源３ａ、３ｂを駆動するＬＥＤドライバーなどから成る。なお、信号処理回路６は、複数、例えば２つのエンコーダヘッド２ａ、２ｂのうちいずれか一方又は両方の電流信号ＩＰ１、ＩＰ２を１つの出力端子９から出力する。又、この信号処理回路６は、複数、例えば２つのエンコーダヘッド２ａ、２ｂからの各電流信号ＩＰ１、ＩＰ２を交互に出力してもよい。
【００１８】
次に、上記の如く構成されたエンコーダの動作について説明する。  
スケール１ａとエンコーダヘッド２ａとの位置が相対変位すると共に、スケール１ｂとエンコーダヘッド２ｂとの位置が相対変位しているときに、光源３ａ、３ｂからそれぞれ光が出射されると、これら光は、それぞれ各スケール１ａ、１ｂに照射されて反射、回折、散乱を起こし、再び各エンコーダヘッド２ａ、２ｂに入射する。これら再度入射した各光は、それぞれ各スケール１ａ、１ｂと各エンコーダヘッド２ａ、２ｂとの相対変位量に伴って光量が変化する。各光検出器４ａ、４ｂは、それぞれ再度入射した各光量を検出し、これら光量に比例する電流を生成し、各位相情報を有する各電流信号ＩＰ１、ＩＰ２として出力する。
【００１９】
これら電流信号ＩＰ１、ＩＰ２は、接続部５を通ることにより直列化されて１つの出力ラインＫ上に出力され、信号処理回路６に入力する。この信号処理回路６は、信号処理部７によって接続部５を通して入力された各電流信号ＩＰ１、ＩＰ２を処理する。
【００２０】
このように上記第１の実施の形態であれば、各エンコーダヘッド２ａ、２ｂから出力された各位相情報を有する各電流信号ＩＰ１、ＩＰ２を直列化して１つの出力ラインＫ上で出力する接続部５を設けたので、接続部５と信号処理回路６との間の配線数を少なくすることができ、配線の取り回しの自由度も確保できる。特に、各エンコーダヘッド２ａ、２ｂと接続部５との間の距離を短く設定することにより接続部５と信号処理回路６との間の配線の取り回しの自由度が高まる。
【００２１】
各エンコーダヘッド２ａ、２ｂは、使用する部品が各光源３ａ、３ｂと、各光検出器４ａ、４ｂとから成る数少ない部品点数で済み、かつ広い面積を有する回路が無いので、非常に小型化することができ、これと共に、形状やサイズを自由に構成することができ、設計の自由度が確保でき、狭い箇所で複数個のエンコーダが必要な場合に好適である。
【００２２】
例えば多関節のロボットを構成すると、当該ロボットの手の関節の数が増加し、エンコーダを搭載する個数が増加するが、上記のようにエンコーダを小型化し、形状やサイズを自由に構成することができるので、多関節のロボットに多数のエンコーダを搭載することが可能である。  
配線面から見た場合、各エンコーダヘッド２ａ、２ｂから出力される各電流信号ＩＰ１、ＩＰ２を接続部５により直列化して出力することができるので、例えば多関節のロボットにおける配線の取り回しの自由度も確保できる。  
更に、複数のエンコーダを接続した信号処理回路６は、入出力線が複数のエンコーダがあったとしても最低限１つのエンコーダ分程度、例えば１つの出力ライン系Ｋがあればよく、エンコーダの設計自由度がより効果的に確保できる。
【００２３】
図１に示すエンコーダの構成は、必要最低限の構成要件を記載しているのみであり、必要な任意の構成を加えても同様の効果が得られることに変わりは無い。例えば、前記エンコーダヘッド２ａ、２ｂは、光源３ａ、３ｂと光検出器４ａ、４ｂのみ記載したが、光検出器４ａ、４ｂの出力する信号を増幅する回路や、また光源の干渉性を良くするスリットなどが構成されても良い。また、図１では、エンコーダを反射型で記載したが、個々のエンコーダヘッドにより透過型にしても良い。更に、エンコーダがリニア型でも、ロータリー型でも良い。
【００２４】
次に、本発明の第２の実施の形態について図面を参照して説明する。  
図２はエンコーダの構成図を示す。このエンコーダは、３つのエンコーダヘッドを有する。第１のスケール１１ａと第１のエンコーダヘッド１２ａとが対峙して設けられ、第２のスケール１１ｂと第２のエンコーダヘッド１２ｂとが対峙して設けられ、第３のスケール１１ｃと第３のエンコーダヘッド１２ｃとが対峙して設けられている。これにより、第１のスケール１１ａと第１のエンコーダヘッド１２ａとの位置が相対変位し、第２のスケール１１ｂと第２のエンコーダヘッド１２ｂとの位置が相対変位し、第３のスケール１１ｃと第３のエンコーダヘッド１２ｃとの位置が相対変位する。  
第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃは、それぞれ光源１３ａ、１３ｂ、１３ｃを有する。これら光源１３ａ、１３ｂ、１３ｃは、それぞれ可干渉光源、干渉を促すスリットなどを含む。又、これら光源１３ａ、１３ｂ、１３ｃは、例えばＬＥＤから成る。
【００２５】
又、第１のエンコーダヘッド１２ａは、４つの光検出器（ＰＤ）１４ａ１、１４ａ２、１４ａ３、１４ａ４を有する。第２のエンコーダヘッド１２ｂは、４つの光検出器（ＰＤ）１４ｂ１、１４ｂ２、１４ｂ３、１４ｂ４を有する。第３のエンコーダヘッド１２ｃは、４つの光検出器（ＰＤ）１４ｃ１、１４ｃ２、１４ｃ３、１４ｃ４を有する。
【００２６】
第１のエンコーダヘッド１２ａの各光検出器１４ａ１、１４ａ２、１４ａ３、１４ａ４は、それぞれ位相情報が９０度ずつ異なる変位信号を受光するように構成されている。これら光検出器１４ａ１、１４ａ２、１４ａ３、１４ａ４は、それぞれ入射した各光量を検出し、これら光量に比例する電流を生成し、各位相情報を有する各電流信号ＩＰａ１１、ＩＰａ１２、ＩＰａ１３、ＩＰａ１４を出力する。
【００２７】
第２のエンコーダヘッド１２ｂの各光検出器１４ｂ１、１４ｂ２、１４ｂ３、１４ｂ４も、それぞれ位相情報が９０度ずつ異なる変位信号を受光するように構成されている。これら光検出器１４ｂ１、１４ｂ２、１４ｂ３、１４ｂ４は、それぞれ入射した各光量を検出し、これら光量に比例する電流を生成し、各位相情報を有する各電流信号ＩＰｂ１１、ＩＰｂ１２、ＩＰｂ１３、ＩＰｂ１４を出力する。
【００２８】
第３のエンコーダヘッド１２ｃの各光検出器１４ｃ１、１４ｃ２、１４ｃ３、１４ｃ４も、それぞれ位相情報が９０度ずつ異なる変位信号を受光するように構成されている。これら光検出器１４ｂ１、１４ｂ２、１４ｂ３、１４ｂ４は、それぞれ入射した各光量を検出し、これら光量に比例する電流を生成し、各位相情報を有する各電流信号ＩＰｃ１１、ＩＰｃ１２、ＩＰｃ１３、ＩＰｃ１４を出力する。
【００２９】
なお、第１乃至第３のエンコーダヘッド１２ａ〜１２ｃの各光検出器（ＰＤ）１４ａ１、１４ａ２、…、１４ｃ４は、それぞれ各１つのエンコーダヘッド中において、同位相の光検出器（ＰＤ）を複数設け、これら光検出器（ＰＤ）の出力端子を互いに接続してもよい。  
例えば、第１のエンコーダヘッド１２ａの４つの光検出器（ＰＤ）１４ａ１、１４ａ２、１４ａ３、１４ａ４は、それぞれ位相情報が９０度ずつ異なる変位、例えば位相０°、９０°、１８０°、２７０°を有する各電流信号を出力するものとなっている。そこで、例えば位相０°に対応する光検出器（ＰＤ）１４ａ１は、１つに限らず、複数設け、これら光検出器（ＰＤ）１４ａ１の各出力端子を互いに接続してもよい。これにより、位相０°に対応する複数の光検出器（ＰＤ）１４ａ１から出力される各電流信号は、互いに合成されて電流信号ＩＰａ１１となる。
【００３０】
同様に、例えば位相９０°、１８０°、２７０°に対応する光検出器（ＰＤ）１４ａ２、１４ａ３、１４ａ４も１つに限らず、複数設け、これら光検出器（ＰＤ）１４ａ２、１４ａ３、１４ａ４の各出力端子を互いに接続してもよい。さらに、第２、第３のエンコーダヘッド１２ｂ、１２ｃの各光検出器（ＰＤ）１４ｂ１、１４ｂ２、…、１４ｃ４も、それぞれ同位相０°、９０°、１８０°、２７０°の光検出器（ＰＤ）を複数設け、同位相０°、９０°、１８０°、２７０°同士の各光検出器（ＰＤ）の出力端子を互いに接続してもよい。
【００３１】
接続部１５が第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃと信号処理部１６と間に接続されている。この接続部１５は、第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃの後段で、かつ信号処理回路１６の前段に位置し、第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃから出力される各電流信号を同属化する。  
この接続部１５は、Ｎ個のエンコーダヘッド、ここでは３つの第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃの出力ラインを１乃至Ｎ−１箇所、ここでは２箇所で結線する。  
この接続部１５は、３つの第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃ別の各光検出器１４ａ１、１４ａ２、…、１４ｃ４の各出力端子のうち同種類の位相情報、例えば位相０°、９０°、１８０°、２７０°を有する各電流信号を出力する各出力端子をそれぞれ共通接続し、各光検出器１４ａ１、１４ａ２、…、１４ｃ４からそれぞれ出力される各電流信号ＩＰａ１１、ＩＰａ１２、…、ＩＰｃ１４のうち同種類の位相情報を有する各電流信号を同属化する。
【００３２】
すなわち、当該接続部１５は、第１のエンコーダヘッド１２ａから出力された各位相情報を有する各電流信号ＩＰａ１１、ＩＰａ１２、ＩＰａ１３、ＩＰａ１４と、第２のエンコーダヘッド１２ｂから出力された各位相情報を有する各電流信号ＩＰｂ１１、ＩＰｂ１２、ＩＰｂ１３、ＩＰｂ１４と、第３のエンコーダヘッド１２ｃから出力された各位相情報を有する各電流信号ＩＰｃ１１、ＩＰｃ１２、ＩＰｃ１３、ＩＰｃ１４とのうち同一の位相情報、例えば位相０°、９０°、１８０°、２７０°を有する各電流信号同士に分けてそれぞれ別々の出力ライン系Ｋを通して出力する。この出力ライン系Ｋは、例えば各位相０°、９０°、１８０°、２７０°別の４本のラインを有する。
【００３３】
ここでは、接続部１５は、位相０°の位相情報を有する各電流信号ＩＰａ１１、ＩＰｂ１１、ＩＰｃ１１を第１の信号ＩＰ１１として出力し、同様に、位相９０°の位相情報を有する各電流信号ＩＰａ１２、ＩＰｂ１２、ＩＰｃ１２を第２の信号ＩＰ１２として出力し、位相１８０°の位相情報を有する各電流信号ＩＰａ１３、ＩＰｂ１３、ＩＰｃ１３を第３の信号ＩＰ１３として出力し、位相２７０°の位相情報を有する各電流信号ＩＰａ１４、ＩＰｂ１４、ＩＰｃ１４を第４の信号ＩＰ１４として出力する。
【００３４】
しかるに、接続部１５の出力は、  
第１の信号ＩＰ１１＝ＩＰａ１１＋ＩＰｂ１１＋ＩＰｃ１１      …（１）  
第２の信号ＩＰ１２＝ＩＰａ１２＋ＩＰｂ１２＋ＩＰｃ１２      …（２）  
第３の信号ＩＰ１３＝ＩＰａ１３＋ＩＰｂ１３＋ＩＰｃ１３      …（３）  
第４の信号ＩＰ１４＝ＩＰａ１４＋ＩＰｂ１４＋ＩＰｃ１４      …（４）  
である。
【００３５】
信号処理回路１６は、出力制御部１８による各光源１３ａ、１３ｂ、１３ｃの点灯制御により、接続部１５を通して送られてくる各位相情報毎の第１、第２、…、第４の信号ＩＰ１１、ＩＰ１２、ＩＰ１３、ＩＰ１４を入力し、これら第１、第２、…、第４の信号ＩＰ１１、ＩＰ１２、ＩＰ１３、ＩＰ１４に対して電流／電圧（Ｉ／Ｖ）変換と、ＤＣ信号成分の減算と、所定のゲインの処理とを施して、同一の位相情報、例えば位相０°、９０°、１８０°、２７０°同士で接続されている３つのエンコーダヘッド１２ａ、１２ｂ、１２ｃのうち１つ分のエンコーダヘッドの信号（Ａ相アナログ信号、ＡＢ相アナログ信号、Ｂ相アナログ信号、ＢＢ相アナログ信号）を出力端子から出力する。この信号処理回路１６は、信号処理部１７と、出力制御部１８と、ＬＥＤドライバー１９となどから成る。
【００３６】
具体的に、信号処理部１７は、第１乃至第４の信号ＩＰ１１、ＩＰ１２、ＩＰ１３、ＩＰ１４の各ライン上にそれぞれ接続された各Ｉ／Ｖ変換器１７−１〜１７−４と、これらＩ／Ｖ変換器１７−１〜１７−４のうち各Ｉ／Ｖ変換器１７−１、１７−２の出力端子に接続された第１のＤＣ減算・ゲイン回路１７−５と、各Ｉ／Ｖ変換器１７−３、１７−４の出力端子に接続された第２のＤＣ減算・ゲイン回路１７−６と、２値化／逓倍処理部１７−７と、パラレルーシリアル信号変換回路１７−８とを有する。
【００３７】
Ｉ／Ｖ変換器１７−１は、第１の信号ＩＰ１１を電流／電圧変換する。Ｉ／Ｖ変換器１７−２は、第２の信号ＩＰ１２を電流／電圧変換する。Ｉ／Ｖ変換器１７−３は第３の信号ＩＰ１３を電流／電圧変換する。Ｉ／Ｖ変換器１７−４は、第４の信号ＩＰ１４を電流／電圧変換する。  
第１のＤＣ減算・ゲイン回路１７−５は、各Ｉ／Ｖ変換器１７−１、１７−２の各出力に対してＤＣ信号成分の減算と所定のゲインの処理とを施す。第２のＤＣ減算・ゲイン回路１７−６は、各Ｉ／Ｖ変換器１７−３、１７−４の各出力に対してＤＣ信号成分の減算と所定のゲインの処理とを施す。
【００３８】
２値化／逓倍処理部１７−７は、第１及び第２のＤＣ減算・ゲイン回路１７−５、１７−６からそれぞれ出力されるエンコーダアナログ信号、すなわちＡ相アナログ信号、ＡＢ相アナログ信号、Ｂ相アナログ信号、ＢＢ相アナログ信号に対して所定の閾値レベルで２値化信号に変換したり、更に位相の分割を行い高分解能の信号とする逓倍処理を行い、エンコーダデジタル信号（Ａ相デジタル信号、ＡＢ相デジタル信号、Ｂ相デジタル信号、ＢＢ相デジタル信号）を出力する。なお、２値化／逓倍処理部１７−７は、カウンタ１７−９を含んでも良い。このカウンタ１７−９は、生成したエンコーダデジタル信号（Ａ相デジタル信号、ＡＢ相デジタル信号、Ｂ相デジタル信号、ＢＢ相デジタル信号）を利用して各エンコーダヘッド用にカウントする。
【００３９】
パラレルーシリアル信号変換回路１７−８は、生成したエンコーダデジタル信号（Ａ相デジタル信号、ＡＢ相デジタル信号、Ｂ相デジタル信号、ＢＢ相デジタル信号）等を１本の信号出力とするためのもので、エンコーダアナログ信号とエンコーダデジタル信号とカウンタ信号とをシリアル信号に変換する。
【００４０】
出力制御部１８には、出力信号選択端子が接続されている。この出力信号選択端子は、当該エンコーダを利用している装置の制御部から発せられる命令、すなわちどのエンコーダの信号を出力するか、どのタイミングで出力するかの命令を受けるための端子である。しかるに、出力制御部１８は、当該エンコーダを利用している装置の制御部からの命令を受け、各光源１３ａ、１３ｂ、１３ｃのうち点灯するのを１つの光源１３ａ、１３ｂ又は１３ｃとし、かつ点灯している１つの光源１３ａ、１３ｂ又は１３ｃに該当する１つの第１、第２、第３又は第４の信号ＩＰ１１、ＩＰ１２、ＩＰ１３又はＩＰ１４のみを信号処理回路１６に送るように制御する。
【００４１】
具体的に、出力制御部１８は、処理制御部１８−１と、スイッチ（ＳＷ）１８−２とを有する。スイッチ（ＳＷ）１８−２には、各第１のエンコーダヘッド１２ａ、１２ｂ、１２ｃの各光源１３ａ、１３ｂ、１３ｃを駆動するためのＬＥＤドライバー１９が接続されている。  
スイッチ（ＳＷ）１８−２は、ＬＥＤドライバー１９と第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃの各光源１３ａ、１３ｂ、１３ｃのうちいずれか１つの光源１３ａ、１３ｂ又は１３ｃとの間の接続を行う。このスイッチ（ＳＷ）１８−２は、各光源１３ａ、１３ｂ、１３ｃと接続される各端子Ｔ１、Ｔ２、Ｔ３を有する。このうち端子Ｔ１は光源１３ａに接続され、端子Ｔ２は光源１３ｂに接続され、端子Ｔ３は光源１３ｃに接続されている。各端子Ｔ１、Ｔ２、Ｔ３のうちいずれか１端子が接続されてＬＥＤドライバー１９と光源１３ａ、１３ｂ、１３ｃとの間のうちいずれか１つが接続されることにより光源１３ａ、１３ｂ、１３ｃは、それぞれ点灯駆動する。なお、ＬＥＤドライバー１９は、光源１３ａ、１３ｂ、１３ｃに電流を流して所定の強度で当該光源１３ａ、１３ｂ、１３ｃを点灯させる。
【００４２】
処理制御部１８−１は、スイッチ（ＳＷ）１８−２の各端子Ｔ１、Ｔ２、Ｔ３を一定期間毎に繰り返し順次閉じる制御を行い、第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃの各光源１３ａ、１３ｂ、１３ｃのうちいずれか１つの光源１３ａ、１３ｂ、１３ｃを繰り返し順次点灯駆動する。  
しかるに、第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、２ｃのうち光源１３ａ、１３ｂ、１３ｃが点灯しているのは１つのみとなり、複数のエンコーダが第１乃至第３のスケール１１ａ、１１ｂ、１１ｃとの間の相対的な変移を検出していても、信号処理回路１６に入力するのは、第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃのうちの一つの第１乃至第３のエンコーダヘッド１２ａ、１２ｂ又は１２ｃからの上記式（１）〜（４）に示す第１、第２、第３又は第４の信号ＩＰ１１、ＩＰ１２、ＩＰ１３又はＩＰ１４となる。
【００４３】
なお、具体的には、処理制御部１８−１によって第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃの各光源１３ａ、１３ｂ、１３ｃのうちいずれか１つの光源１３ａ、１３ｂ、１３ｃを繰り返し順次点灯駆動することにより、例えば上記式（１）に示す第１の信号ＩＰ１１であれば、各電流信号ＩＰａ１１、ＩＰｂ１１、ＩＰｃ１１が時分割に接続部１５を通って信号処理回路１６に送られる。又、上記式（２）に示す第２の信号ＩＰ１２であれば、各電流信号ＩＰａ１２、ＩＰｂ１２、ＩＰｃ１２が時分割に接続部１５を通って信号処理回路１６に送られ、上記式（３）に示す第２の信号ＩＰ１３であれば、各電流信号ＩＰａ１３、ＩＰｂ１３、ＩＰｃ１３が時分割に接続部１５を通って信号処理回路１６に送られ、上記式（４）に示す第２の信号ＩＰ１４であれば、各電流信号ＩＰａ１４、ＩＰｂ１４、ＩＰｃ１４が時分割に接続部１５を通って信号処理回路１６に送られる。
【００４４】
次に、上記の如く構成されたエンコーダの動作について説明する。  
第１乃至第３のスケール１１ａ、１１ｂ、１１ｃと第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃとの位置がそれぞれ相対変位しているとき、処理制御部１８−１は、スイッチ（ＳＷ）１８−２の各端子Ｔ１、Ｔ２、Ｔ３を一定期間毎に繰り返し順次閉じる制御を行う。この制御によりスイッチ（ＳＷ）１８−２は、ＬＥＤドライバー１９と第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃの各光源１３ａ、１３ｂ、１３ｃのうちいずれか１つの光源１３ａ、１３ｂ又は１３ｃとの間を一定期間毎に繰り返し順次閉じる。これにより、光源１３ａ、１３ｂ、１３ｃは、それぞれ一定期間毎に順次繰り返し点灯駆動する。
【００４５】
光源１３ａ、１３ｂ、１３ｃから一定期間毎に順次繰り返し光が出射されると、これら光は、それぞれ第１乃至第３のスケール１１ａ、１１ｂ、１１ｃに照射されて反射、回折、散乱を起こし、再び第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃに入射する。これら再度入射した各光は、それぞれ第１乃至第３のスケール１１ａ、１１ｂ、１１ｃと第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃとの相対変位量に伴って光量が変化する。
【００４６】
第１のエンコーダヘッド１２ａの各光検出器（ＰＤ）１４ａ１、１４ａ２、１４ａ３、１４ａ４は、それぞれ再度入射した各光量を検出し、これら光量に比例する電流を生成し、各位相情報を有する各電流信号ＩＰａ１１、ＩＰａ１２、ＩＰａ１３、ＩＰａ１４を出力する。なお、電流信号ＩＰａ１１は位相０°の位相情報、電流信号Ｐａ１２は位相９０°の位相情報、電流信号ＩＰａ１３は位相１８０°の位相情報、電流信号ＩＰａ１４は位相２７０°の位相情報を含む。
【００４７】
第２のエンコーダヘッド１２ｂの各光検出器（ＰＤ）１４ｂ１、１４ｂ２、１４ｂ３、１４ｂ４も同様に、それぞれ再度入射した各光量を検出し、これら光量に比例する電流を生成し、各位相情報を有する各電流信号ＩＰｂ１１、ＩＰｂ１２、ＩＰｂ１３、ＩＰｂ１４を出力する。なお、電流信号ＩＰｂ１１は位相０°の位相情報、電流信号Ｐｂ１２は位相９０°の位相情報、電流信号ＩＰｂ１３は位相１８０°の位相情報、電流信号ＩＰｂ１４は位相２７０°の位相情報を含む。
【００４８】
第３のエンコーダヘッド１２ｃの各光検出器（ＰＤ）１４ｃ１、１４ｃ２、１４ｃ３、１４ｃ４も同様に、それぞれ再度入射した各光量を検出し、これら光量に比例する電流を生成し、各位相情報を有する各電流信号ＩＰｃ１１、ＩＰｃ１２、ＩＰｃ１３、ＩＰｃ１４を出力する。なお、電流信号ＩＰｃ１１は位相０°の位相情報、電流信号Ｐｃ１２は位相９０°の位相情報、電流信号ＩＰｃ１３は位相１８０°の位相情報、電流信号ＩＰｃ１４は位相２７０°の位相情報を含む。
【００４９】
接続部１５は、第１のエンコーダヘッド１２ａから出力された各位相情報を有する各電流信号ＩＰａ１１、ＩＰａ１２、ＩＰａ１３、ＩＰａ１４と、第２のエンコーダヘッド１２ｂから出力された各位相情報を有する各電流信号ＩＰｂ１１、ＩＰｂ１２、ＩＰｂ１３、ＩＰｂ１４と、第３のエンコーダヘッド１２ｃから出力された各位相情報を有する各電流信号ＩＰｃ１１、ＩＰｃ１２、ＩＰｃ１３、ＩＰｃ１４とのうち同一の位相情報、例えば位相０°、９０°、１８０°、２７０°を有する各電流信号同士に分けてそれぞれ別々のラインで出力する。
【００５０】
例えば、接続部１５は、例えば上記式（１）に示すように位相０°の位相情報を有する各電流信号ＩＰａ１１、ＩＰｂ１１、ＩＰｃ１１を直列化した第１の信号ＩＰ１１として出力し、次に、上記式（２）に示すように位相９０°の位相情報を有する各電流信号ＩＰａ１２、ＩＰｂ１２、ＩＰｃ１２を直列化した第２の信号ＩＰ１２として出力し、次に、上記式（３）に示すように位相１８０°の位相情報を有する各電流信号ＩＰａ１３、ＩＰｂ１３、ＩＰｃ１３を直列化した第３の信号ＩＰ１３として出力し、次に、上記式（４）に示すように位相２７０°の位相情報を有する各電流信号ＩＰａ１４、ＩＰｂ１４、ＩＰｃ１４を直列化した第４の信号ＩＰ１４として出力する。
【００５１】
信号処理回路１６は、接続部１５から送られてくる第１乃至第４の信号ＩＰ１１、ＩＰ１２、ＩＰ１３、ＩＰ１４を入力し、これら第１乃至第４の信号ＩＰ１１、ＩＰ１２、ＩＰ１３、ＩＰ１４に対して電流／電圧（Ｉ／Ｖ）変換と、ＤＣ信号成分の減算と、所定のゲインの処理とを施して、同一の位相情報、例えば位相０°、９０°、１８０°、２７０°同士で接続されている３つのエンコーダヘッド１２ａ、１２ｂ、１２ｃのうち１つ分のエンコーダヘッドのエンコーダアナログ信号（Ａ相アナログ信号、ＡＢ相アナログ信号、Ｂ相アナログ信号、ＢＢ相アナログ信号）を出力端子から出力する。
【００５２】
２値化／逓倍処理部１７−７は、第１及び第２のＤＣ減算・ゲイン回路１７−５、１７−６からそれぞれ出力されるエンコーダアナログ信号、すなわちＡ相アナログ信号、ＡＢ相アナログ信号、Ｂ相アナログ信号、ＢＢ相アナログ信号に対して所定の閾値レベルで２値化信号に変換したり、更に位相の分割を行い高分解能の信号とする逓倍処理を行い、エンコーダデジタル信号（Ａ相デジタル信号、ＡＢ相デジタル信号、Ｂ相デジタル信号、ＢＢ相デジタル信号）を出力する。
【００５３】
なお、２値化／逓倍処理部１７−７のカウンタ１７−９は、生成したエンコーダデジタル信号（Ａ相デジタル信号、ＡＢ相デジタル信号、Ｂ相デジタル信号、ＢＢ相デジタル信号）を利用して各エンコーダヘッド用にカウントする。
【００５４】
パラレルーシリアル信号変換回路１７−８は、生成したエンコーダデジタル信号（Ａ相デジタル信号、ＡＢ相デジタル信号、Ｂ相デジタル信号、ＢＢ相デジタル信号）等を１本の信号出力とするためのもので、エンコーダアナログ信号とエンコーダデジタル信号とカウンタ信号とをシリアル信号に変換する。
【００５５】
このように上記第２の実施の形態であれば、第１のエンコーダヘッド１２ａから出力された各位相情報を有する各電流信号ＩＰａ１１、ＩＰａ１２、ＩＰａ１３、ＩＰａ１４と、第２のエンコーダヘッド１２ｂから出力された各位相情報を有する各電流信号ＩＰｂ１１、ＩＰｂ１２、ＩＰｂ１３、ＩＰｂ１４と、第３のエンコーダヘッド１２ｃから出力された各位相情報を有する各電流信号ＩＰｃ１１、ＩＰｃ１２、ＩＰｃ１３、ＩＰｃ１４とのうち同一の位相情報、例えば位相０°、９０°、１８０°、２７０°を有する各電流信号同士に分けてそれぞれ別々の例えば４本の出力ライン系Ｋを通して直列化して出力する接続部１５を第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃと信号処理回路１６との間に設けた。これにより、接続部１５と信号処理回路１６との間の配線数を少なくすることができ、配線の取り回しの自由度も確保できる。特に、第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃと接続部１５との間の距離を短く設定することにより接続部１５と信号処理回路１６との間の配線の取り回しの自由度が高まる。例えば、３つのエンコーダヘッド、ここでは第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃを設けた場合、従来であれば、例えば各位相０°、９０°、１８０°、２７０°別の各電流信号を各エンコーダヘッドから信号処理回路１６に送るために例えば１２本の多数本を有する出力ライン系Ｋを必要したが、本実施の形態を用いることにより例えば４本の出力ライン系Ｋで配線数を少なくできる。
【００５６】
一方、信号処理回路１６は、第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃから出力ライン系Ｋを通して時分割に送られてくる例えば各位相０°、９０°、１８０°、２７０°別の各電流信号を順次処理すればよいので、信号処理回路１６における各Ｉ／Ｖ変換器１７−１〜１７−４と各第１のＤＣ減算・ゲイン回路１７−５、１７−６とは、それぞれ１つのエンコーダヘッド分も設ければよく、信号処理回路１６の回路構成を簡単化できる。なお、従来であれば、エンコーダヘッドを設けた個数分だけ信号処理回路１６における各Ｉ／Ｖ変換器１７−１〜１７−４と各第１のＤＣ減算・ゲイン回路１７−５、１７−６を設ける必要があり、回路構成が複雑化し、かつ大型化する。
【００５７】
第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃは、使用する部品が各光源１３ａ、１３ｂ、１３ｃと、各光検出器（ＰＤ）１４ａ１、１４ａ２、…、１４ｃ４を主とする数少ない部品点数で済み、かつ広い面積を有する回路が無いので、非常に小型化することができ、これと共に、形状やサイズを自由に構成することができ、設計の自由度が確保でき、狭い箇所で複数個のエンコーダが必要な場合に好適である。
【００５８】
配線面から見た場合、接続部１５により第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃを直列に接続するのと同等にできるので、配線の取り回しの自由度も確保できる。  
更に、接続部１５を設けたので、例えば第１乃至第３のエンコーダヘッド１２ａ、１２ｂ、１２ｃ等の複数のエンコーダヘッドがあったとしても、信号処理回路１６は、入出力線の数を、最低限１つのエンコーダ分程度の本数があればよく、エンコーダの設計自由度がより効果的に確保できている。最も効率よくエンコーダを利用するには、信号処理回路１６からの出力を１本の信号出力にて出力することである。
【００５９】
信号処理回路１６は、上記図２において１つとしているが、複数の信号処理回路１６が必要な場合には、信号処理回路１６の機能を一部取り出して共通化して構成すると更に信号出力のための配線が削減でき、好適である。
【００６０】
なお、本実施の形態では、エンコーダが３つの場合で記載したが、エンコーダの数を制限するものではない。又、本実施の形態では、２相のエンコーダ信号を生成する光学式エンコーダにより説明したが、エンコーダから出力する信号を１つとすること、各エンコーダの出力信号を接続して１つとすること、１つ分のエンコーダ信号を入力して信号処理することなどは、相数の異なるエンコーダや、磁気式、容量式のエンコーダに於いても適応することができる。
【００６１】
次に、本発明の第３の実施の形態について図面を参照して説明する。なお、図２と同一部分には同一符号を付してその説明は省略する。第１乃至第３のスケール２１ａ〜２１ｃ及び第１乃至第３のエンコーダヘッド２２ａ〜２２ｃは、上記第１の実施の形態における第１乃至第３のスケール１１ａ〜１１ｃ及び第１乃至第３のエンコーダヘッド１２ａ〜１２ｃと同一構成であり、符号を相違させたのみである。
【００６２】
図３はエンコーダの構成図を示す。第１のスケール２１ａと第１のエンコーダヘッド２２ａとが対峙して設けられ、第２のスケール２１ｂと第２のエンコーダヘッド２２ｂとが対峙して設けられ、第３のスケール２１ｃと第３のエンコーダヘッド２２ｃとが対峙して設けられている。これにより、第１のスケール２１ａと第１のエンコーダヘッド２２ａとの位置が相対変位し、第２のスケール２１ｂと第２のエンコーダヘッド２２ｂとが相対変位し、第３のスケール２１ｃと第３のエンコーダヘッド２２ｃとが相対変位する。
【００６３】
第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃには、それぞれ例えばＬＥＤから成る各光源（可干渉光源及び干渉を促すスリットなどを含む）２３ａ、２３ｂ、２３ｃが設けられている。これら光源２３ａ、２３ｂ、２３ｃは、直列接続されている。  
ＬＥＤドライバー２９は、当該直列接続された各光源２３ａ、２３ｂ、２３ｃに電流を流し、当該各光源２３ａ、２３ｂ、２３ｃを所定の強度で同時に点灯駆動する。これにより、各光源２３ａ、２３ｂ、２３ｃへの配線の数が減少する。電源電圧を低く抑えたい場合、各光源２３ａ、２３ｂ、２３ｃをそれぞれのＬＥＤドライバーで駆動してもよい。
【００６４】
第１のエンコーダヘッド２２ａは、例えば光源２３ａと、４つの光検出器（ＰＤ）２４ａ１、２４ａ２、２４ａ３、２４ａ４と、第１のスイッチＳＷ２１ａと、第２のスイッチＳＷ２２ａとにより構成される。  
各光検出器２４ａ１、２４ａ２、２４ａ３、２４ａ４は、それぞれ位相情報が９０度ずつ異なる変位信号を受光するように構成されている。これら光検出器２４ａ１、２４ａ２、２４ａ３、２４ａ４は、それぞれ入射した各光量を検出し、これら光量に比例する電流を生成し、各位相情報例えば各位相０°、９０°、１８０°、２７０°を有する各電流信号ＩＰａ２１、ＩＰａ２２、ＩＰａ２３、ＩＰａ２４を出力する。
【００６５】
第１のスイッチＳＷ２１ａと第２のスイッチＳＷ２２ａとは、３つの光源２３ａ、２３ｂ、２３ｃが同時に点灯するので、３つのエンコーダヘッド２２ａ、２２ｂ、２２ｃからの全ての電流信号が信号処理回路２６に流れ込まないように切り替える。
【００６６】
第１のスイッチＳＷ２１ａは、各光検出器２４ａ１、２４ａ２、２４ａ３、２４ａ４により生成された各電流信号ＩＰａ２１、ＩＰａ２２、ＩＰａ２３、ＩＰａ２４を当該第１のエンコーダヘッド２２ａから出力する、又は出力しないを切り替える。この第１のスイッチＳＷ２１ａは、例えば出力ライン系Ｋにおける各位相０°、９０°、１８０°、２７０°別の４本のラインに接続される４つのスイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４を備える。これらスイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４は、同時にオン（ＯＮ）、オフ（ＯＦＦ）する。
【００６７】
第２のスイッチＳＷ２２ａは、各光検出器２４ａ１、２４ａ２、２４ａ３、２４ａ４に対応する４つのスイッチＡ１、Ｂ１、ＡＢ１、ＢＢ１を備える。これらスイッチＡ１、Ｂ１、ＡＢ１、ＢＢ１は、一端が各光検出器２４ａ１、２４ａ２、２４ａ３、２４ａ４に接続され、他端がグランド（ＧＮＤ）に共通接続されている。これらスイッチＡ１、Ｂ１、ＡＢ１、ＢＢ１は、同時にオン（ＯＮ）、オフ（ＯＦＦ）する。  
第１のスイッチＳＷ２１ａの各スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４と第２のスイッチＳＷ２２ａの各スイッチＡ１、Ｂ１、ＡＢ１、ＢＢ１とは、排他的にオン（ＯＮ）、オフ（ＯＦＦ）が切り替えられる。例えば、第１のスイッチＳＷ２１ａの各スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４がオン（ＯＮ）の状態に、第２のスイッチＳＷ２２ａの各スイッチＡ１、Ｂ１、ＡＢ１、ＢＢ１がオフ（ＯＦＦ）の状態になると、各光検出器２４ａ１、２４ａ２、２４ａ３、２４ａ４により生成される各位相０°、９０°、１８０°、２７０°の位相情報を有する各電流信号ＩＰａ２１、ＩＰａ２２、ＩＰａ２３、ＩＰａ２４がそれぞれ第１のスイッチＳＷ２１ａの各スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４を通して当該第１のエンコーダヘッド２２ａから出力される。
【００６８】
一方、第１のスイッチＳＷ２１ａの各スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４がオフ（ＯＦＦ）の状態に、第２のスイッチＳＷ２２ａの各スイッチＡ１、Ｂ１、ＡＢ１、ＢＢ１がオン（ＯＮ）の状態になると、各光検出器２４ａ１、２４ａ２、２４ａ３、２４ａ４により生成される電流信号、外光や暗電流を起因とする不必要な電流がグランド（ＧＮＤ）に流れる。
【００６９】
第２のエンコーダヘッド２２ｂは、例えば光源２３ｂと、４つの光検出器（ＰＤ）２４ｂ１、２４ｂ２、２４ｂ３、２４ｂ４と、第１のスイッチＳＷ２１ｂと、第２のスイッチＳＷ２２ｂとにより構成される。  
各光検出器２４ｂ１、２４ｂ２、２４ｂ３、２４ｂ４は、それぞれ位相情報が９０度ずつ異なる変位信号を受光するように構成されている。これら光検出器２４ｂ１、２４ｂ２、２４ｂ３、２４ｂ４は、それぞれ入射した各光量を検出し、これら光量に比例する電流を生成し、各位相情報例えば各位相０°、９０°、１８０°、２７０°を有する各電流信号ＩＰｂ２１、ＩＰｂ２２、ＩＰｂ２３、ＩＰｂ２４を出力する。
【００７０】
第１のスイッチＳＷ２１ｂと第２のスイッチＳＷ２２ｂとは、３つの光源２３ａ、２３ｂ、２３ｃが同時に点灯するので、３つのエンコーダヘッド２２ａ、２２ｂ、２２ｃからの全ての電流信号が信号処理回路２６に流れ込まないように切り替える。
【００７１】
第１のスイッチＳＷ２１ｂは、各光検出器２４ｂ１、２４ｂ２、２４ｂ３、２４ｂ４により生成された各電流信号ＩＰｂ２１、ＩＰｂ２２、ＩＰｂ２３、ＩＰｂ２４を当該第２のエンコーダヘッド２２ｂから出力する、又は出力しないを切り替える。この第１のスイッチＳＷ２１ｂは、例えば出力ライン系Ｋにおける各位相０°、９０°、１８０°、２７０°別の４本のラインに接続される４つのスイッチＳ２１、Ｓ２２、Ｓ２３、Ｓ２４を備える。これらスイッチＳ２１、Ｓ２２、Ｓ２３、Ｓ２４は、同時にオン（ＯＮ）、オフ（ＯＦＦ）する。
【００７２】
第２のスイッチＳＷ２２ｂは、各光検出器２４ｂ１、２４ｂ２、２４ｂ３、２４ｂ４に対応する４つのスイッチＡ２、Ｂ２、ＡＢ２、ＢＢ２を備える。これらスイッチＡ２、Ｂ２、ＡＢ２、ＢＢ２は、一端が各光検出器２４ｂ１、２４ｂ２、２４ｂ３、２４ｂ４に接続され、他端がグランド（ＧＮＤ）に共通接続されている。これらスイッチＡ２、Ｂ２、ＡＢ２、ＢＢ２は、同時にオン（ＯＮ）、オフ（ＯＦＦ）する。  
第１のスイッチＳＷ２１ｂの各スイッチＳ２１、Ｓ２２、Ｓ２３、Ｓ２４と第２のスイッチＳＷ２２ｂの各スイッチＡ２、Ｂ２、ＡＢ２、ＢＢ２とは、排他的にオン（ＯＮ）、オフ（ＯＦＦ）が切り替えられる。例えば、第１のスイッチＳＷ２１ｂの各スイッチＳ２１、Ｓ２２、Ｓ２３、Ｓ２４がオン（ＯＮ）の状態に、第２のスイッチＳＷ２２ｂの各スイッチＡ２、Ｂ２、ＡＢ２、ＢＢ２がオフ（ＯＦＦ）の状態になると、各光検出器２４ｂ１、２４ｂ２、２４ｂ３、２４ｂ４により生成される各位相０°、９０°、１８０°、２７０°の位相情報を有する各電流信号ＩＰｂ２１、ＩＰｂ２２、ＩＰｂ２３、ＩＰｂ２４がそれぞれ第１のスイッチＳＷ２１ｂの各スイッチＳ２１、Ｓ２２、Ｓ２３、Ｓ２４を通して当該第２のエンコーダヘッド２２ｂから出力される。
【００７３】
一方、第１のスイッチＳＷ２１ｂの各スイッチＳ２１、Ｓ２２、Ｓ２３、Ｓ２４がオフ（ＯＦＦ）の状態に、第２のスイッチＳＷ２２ｂの各スイッチＡ２、Ｂ２、ＡＢ２、ＢＢ２がオン（ＯＮ）の状態になると、各光検出器２４ｂ１、２４ｂ２、２４ｂ３、２４ｂ４により生成される電流信号、外光や暗電流を起因とする不必要な電流がグランド（ＧＮＤ）に流れる。
【００７４】
第３のエンコーダヘッド２２ｃは、例えば光源２３ｃと、４つの光検出器（ＰＤ）２４ｃ１、２４ｃ２、２４ｃ３、２４ｃ４と、第１のスイッチＳＷ２１ｃと、第２のスイッチＳＷ２２ｃとにより構成される。  
各光検出器２４ｃ１、２４ｃ２、２４ｃ３、２４ｃ４は、それぞれ位相情報が９０度ずつ異なる変位信号を受光するように構成されている。これら光検出器２４ｃ１、２４ｃ２、２４ｃ３、２４ｃ４は、それぞれ入射した各光量を検出し、これら光量に比例する電流を生成し、各位相情報例えば各位相０°、９０°、１８０°、２７０°を有する各電流信号ＩＰｃ２１、ＩＰｃ２２、ＩＰｃ２３、ＩＰｃ２４を出力する。
【００７５】
第１のスイッチＳＷ２１ｃと第２のスイッチＳＷ２２ｃとは、３つの光源２３ａ、２３ｂ、２３ｃが同時に点灯するので、３つのエンコーダヘッド２２ａ、２２ｂ、２２ｃからの全ての電流信号が信号処理回路２６に流れ込まないように切り替える。
【００７６】
第１のスイッチＳＷ２１ｃは、各光検出器２４ｃ１、２４ｃ２、２４ｃ３、２４ｃ４により生成された各電流信号ＩＰｃ２１、ＩＰｃ２２、ＩＰｃ２３、ＩＰｃ２４を当該第３のエンコーダヘッド２２ｃから出力する、又は出力しないを切り替える。この第１のスイッチＳＷ２１ｃは、例えば出力ライン系Ｋにおける各位相０°、９０°、１８０°、２７０°別の４本のラインに接続される４つのスイッチＳ３１、Ｓ３２、Ｓ３３、Ｓ３４を備える。これらスイッチＳ３１、Ｓ３２、Ｓ３３、Ｓ３４は、同時にオン（ＯＮ）、オフ（ＯＦＦ）する。
【００７７】
第２のスイッチＳＷ２２ｃは、各光検出器２４ｃ１、２４ｃ２、２４ｃ３、２４ｃ４に対応する４つのスイッチＡ３、Ｂ３、ＡＢ３、ＢＢ３を備える。これらスイッチＡ３、Ｂ３、ＡＢ３、ＢＢ３は、一端が各光検出器２４ｃ１、２４ｃ２、２４ｃ３、２４ｃ４に接続され、他端がグランド（ＧＮＤ）に共通接続されている。これらスイッチＡ３、Ｂ３、ＡＢ３、ＢＢ３は、同時にオン（ＯＮ）、オフ（ＯＦＦ）する。  
第１のスイッチＳＷ２１ｃの各スイッチＳ３１、Ｓ３２、Ｓ３３、Ｓ３４と第２のスイッチＳＷ２２ｃの各スイッチＡ３、Ｂ３、ＡＢ３、ＢＢ３とは、排他的にオン（ＯＮ）、オフ（ＯＦＦ）が切り替えられる。例えば、第１のスイッチＳＷ２１ｃの各スイッチＳ３１、Ｓ３２、Ｓ３３、Ｓ３４がオン（ＯＮ）の状態に、第２のスイッチＳＷ２２ｃの各スイッチＡ３、Ｂ３、ＡＢ３、ＢＢ３がオフ（ＯＦＦ）の状態になると、各光検出器２４ｃ１、２４ｃ２、２４ｃ３、２４ｃ４により生成される各位相０°、９０°、１８０°、２７０°の位相情報を有する各電流信号ＩＰｃ２１、ＩＰｃ２２、ＩＰｃ２３、ＩＰｃ２４がそれぞれ第１のスイッチＳＷ２１ｃの各スイッチＳ３１、Ｓ３２、Ｓ３３、Ｓ３４を通して当該第３のエンコーダヘッド２２ｃから出力される。
【００７８】
一方、第１のスイッチＳＷ２１ｃの各スイッチＳ３１、Ｓ３２、Ｓ３３、Ｓ３４がオフ（ＯＦＦ）の状態に、第２のスイッチＳＷ２２ｃの各スイッチＡ３、Ｂ３、ＡＢ３、ＢＢ３がオン（ＯＮ）の状態になると、各光検出器２４ｃ１、２４ｃ２、２４ｃ３、２４ｃ４により生成される電流信号、外光や暗電流を起因とする不必要な電流がグランド（ＧＮＤ）に流れる。
【００７９】
接続部２５は、第１のエンコーダヘッド２２ａから出力された各位相情報、例えば各位相０°、９０°、１８０°、２７０°を有する各電流信号ＩＰａ２１、ＩＰａ２２、ＩＰａ２３、ＩＰａ２４と、第２のエンコーダヘッド２２ｂから出力された各位相情報、例えば各位相０°、９０°、１８０°、２７０°を有する各電流信号ＩＰｂ２１、ＩＰｂ２２、ＩＰｂ２３、ＩＰｂ２４と、第３のエンコーダヘッド２２ｃから出力された各位相情報、例えば各位相０°、９０°、１８０°、２７０°を有する各電流信号ＩＰｃ２１、ＩＰｃ２２、ＩＰｃ２３、ＩＰｃ２４とのうち同一の位相情報、例えば位相０°、９０°、１８０°、２７０°を有する各電流信号同士に分けてそれぞれ別々の出力ライン系Ｋを通して時分割に出力する。この出力ライン系Ｋは、例えば各位相０°、９０°、１８０°、２７０°別の４本のラインを有する。
【００８０】
この接続部２５は、第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃにおける同一の位相情報の電流信号を出力する各光検出器、例えば、位相０°の位相情報に対応する各光検出器２４ａ１、２４ｂ１、２４ｃ１を共通接続し、位相９０°の位相情報に対応する各光検出器２４ａ２、２４ｂ２、２４ｃ２を共通接続し、位相１８０°の位相情報に対応する各光検出器２４ａ３、２４ｂ３、２４ｃ３を共通接続し、位相２７０°の位相情報に対応する各光検出器２４ａ４、２４ｂ４、２４ｃ４を共通接続する。
【００８１】
しかるに、接続部２５は、位相０°の位相情報を有する各電流信号ＩＰａ２１、ＩＰｂ２１、ＩＰｃ２１を第１の信号ＩＰ２１として出力し、同様に、位相９０°の位相情報を有する各電流信号ＩＰａ２２、ＩＰｂ２２、ＩＰｃ２２を第２の信号ＩＰ２２として出力し、位相１８０°の位相情報を有する各電流信号ＩＰａ２３、ＩＰｂ２３、ＩＰｃ２３を第３の信号ＩＰ２３として出力し、位相２７０°の位相情報を有する各電流信号ＩＰａ２４、ＩＰｂ２４、ＩＰｃ２４を第４の信号ＩＰ２４として出力する。
【００８２】
しかるに、接続部２５の出力は、  
第１の信号ＩＰ２１＝ＩＰａ２１＋ＩＰｂ２１＋ＩＰｃ２１      …（５）  
第２の信号ＩＰ２２＝ＩＰａ２２＋ＩＰｂ２２＋ＩＰｃ２２      …（６）  
第３の信号ＩＰ２３＝ＩＰａ２３＋ＩＰｂ２３＋ＩＰｃ２３      …（７）  
第４の信号ＩＰ２４＝ＩＰａ２４＋ＩＰｂ２４＋ＩＰｃ２４      …（８）  
である。
【００８３】
信号処理回路２６は、接続部２５からの第１乃至第４の信号ＩＰ２１、ＩＰ２２、ＩＰ２３、ＩＰ２４を入力し、これら第１乃至第４の信号ＩＰ２１、ＩＰ２２、ＩＰ２３、ＩＰ２４に対して電流／電圧（Ｉ／Ｖ）変換と、ＤＣ信号成分の減算と、所定のゲインの処理とを施して、同一の位相情報、例えば位相０°、９０°、１８０°、２７０°同士で接続されている３つのエンコーダヘッド２２ａ、２２ｂ、２２ｃのうち１つ分のエンコーダヘッドのエンコーダアナログ信号（Ａ相アナログ信号、ＡＢ相アナログ信号、Ｂ相アナログ信号、ＢＢ相アナログ信号）を出力する。この信号処理回路２６は、信号処理部２７と、出力制御部２８と、ＬＥＤドライバー２９となどから成る。これら信号処理部２７と出力制御部２８とＬＥＤドライバー２９とは、上記信号処理部１７と出力制御部１８と、ＬＥＤドライバー１９と同一である。
【００８４】
出力制御部２８は、本エンコーダを利用している装置の制御部からの命令を出力信号選択端子から受け、同時に点灯している３つの光源２３ａ、２３ｂ、２３ｃ又は２３ｃに対応する第１、第２又は第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃのうち１つのエンコーダヘッド２２ａ、２２ｂ又は２２ｃから出力される信号のみを信号処理回路２６に順次入力するように制御する。  
具体的に、出力制御部２８は、処理制御部１８−１と、スイッチ（ＳＷ）端子設定部１８−３とを有する。スイッチ（ＳＷ）端子設定部１８−３は、処理制御部１８−１からの上記命令を受け、この命令に従って第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃにおける各第１のスイッチＳＷ２１ａ、ＳＷ２１ｂ、ＳＷ２１ｃと各第２のスイッチＳＷ２２ａ、ＳＷ２２ｂ、ＳＷ２２ｃとをそれぞれオン（ＯＮ）、オフ（ＯＦＦ）となるように設定する。
【００８５】
処理制御部１８−１は、スイッチ（ＳＷ）端子設定部１８−３に対する設定を通して第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃにおける各第１のスイッチＳＷ２１ａ、ＳＷ２１ｂ、ＳＷ２１ｃと各第２のスイッチＳＷ２２ａ、ＳＷ２２ｂ、ＳＷ２２ｃとを以下の通りそれぞれオン（ＯＮ）、オフ（ＯＦＦ）制御する。
【００８６】
処理制御部１８−１は、第１のエンコーダヘッド２２ａにおける第１のスイッチＳＷ２１ａと第２のスイッチＳＷ２２ａとの互いに交互のオン（ＯＮ）、オフ（ＯＦＦ）の切り替え、第２のエンコーダヘッド２２ｂにおける第１のスイッチＳＷ２１ｂと第２のスイッチＳＷ２２ｂとの互いに交互のオン（ＯＮ）、オフ（ＯＦＦ）の切り替え、第３のエンコーダヘッド２２ｃにおける第１のスイッチＳＷ２１ｃと第２のスイッチＳＷ２２ｃとの互いに交互のオン（ＯＮ）、オフ（ＯＦＦ）の切り替えを行う。
【００８７】
具体的に、処理制御部１８−１は、第１のエンコーダヘッド２２ａの第１のスイッチＳＷ２１ａにおける各スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４を同時にオン（ＯＮ）すると共に、第２のスイッチＳＷ２２ａにおける各スイッチＡ１、Ｂ１、ＡＢ１、ＢＢ１を同時にオフ（ＯＦＦ）し、かつ第１のスイッチＳＷ２１ａにおける各スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４を同時にオフ（ＯＦＦ）すると共に、第２のスイッチＳＷ２２ａにおける各スイッチＡ１、Ｂ１、ＡＢ１、ＢＢ１を同時にオン（ＯＮ）する。
【００８８】
処理制御部１８−１は、第１のエンコーダヘッド２２ａの第１のスイッチＳＷ２１ａにおける各スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４を同時にオン（ＯＮ）すると共に、第２のスイッチＳＷ２２ａにおける各スイッチＡ１、Ｂ１、ＡＢ１、ＢＢ１を同時にオフ（ＯＦＦ）するとき、第１のエンコーダヘッド２２ａ以外の第２のエンコーダヘッド２２ｂの第１のスイッチＳＷ２１ｂにおける各スイッチＳ２１、Ｓ２２、Ｓ２３、Ｓ２４を同時にオフ（ＯＦＦ）すると共に、第２のスイッチＳＷ２２ｂにおける各スイッチＡ２、Ｂ２、ＡＢ２、ＢＢ２を同時にオン（ＯＮ）し、かつ第３のエンコーダヘッド２２ｃの第１のスイッチＳＷ２１ｃにおける各スイッチＳ３１、Ｓ３２、Ｓ３３、Ｓ３４を同時にオフ（ＯＦＦ）すると共に、第２のスイッチＳＷ２２ｃにおける各スイッチＡ３、Ｂ３、ＡＢ３、ＢＢ３を同時にオン（ＯＮ）する。
【００８９】
これにより、第２のエンコーダヘッド２２ｂにおける各光検出器２４ｂ１、２４ｂ２、２４ｂ３、２４ｂ４により生成される電流信号、外光や暗電流を起因とする不必要な電流をグランド（ＧＮＤ）に流すと共に、第３のエンコーダヘッド２２ｃにおける各光検出器２４ｃ１、２４ｃ２、２４ｃ３、２４ｃ４により生成される電流信号、外光や暗電流を起因とする不必要な電流をグランド（ＧＮＤ）に流す。
【００９０】
処理制御部１８−１は、第２のエンコーダヘッド２２ｂの第１のスイッチＳＷ２１ｂにおける各スイッチＳ２１、Ｓ２２、Ｓ２３、Ｓ２４を同時にオン（ＯＮ）すると共に、第２のスイッチＳＷ２２ｂにおける各スイッチＡ２、Ｂ２、ＡＢ２、ＢＢ２を同時にオフ（ＯＦＦ）し、かつ第１のスイッチＳＷ２１ｂにおける各スイッチＳ２１、Ｓ２２、Ｓ２３、Ｓ２４を同時にオフ（ＯＦＦ）すると共に、第２のスイッチＳＷ２２ｂにおける各スイッチＡ２、Ｂ２、ＡＢ２、ＢＢ２を同時にオン（ＯＮ）する。
【００９１】
処理制御部１８−１は、第２のエンコーダヘッド２２ｂの第１のスイッチＳＷ２１ｂにおける各スイッチＳ２１、Ｓ２２、Ｓ２３、Ｓ２４を同時にオン（ＯＮ）すると共に、第２のスイッチＳＷ２２ｂにおける各スイッチＡ２、Ｂ２、ＡＢ２、ＢＢ２を同時にオフ（ＯＦＦ）するとき、第２のエンコーダヘッド２２ａ以外の第１のエンコーダヘッド２２ａの第１のスイッチＳＷ２１ａにおける各スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４を同時にオフ（ＯＦＦ）すると共に、第２のスイッチＳＷ２２ａにおける各スイッチＡ１、Ｂ１、ＡＢ１、ＢＢ１を同時にオン（ＯＮ）し、かつ第３のエンコーダヘッド２２ｃの第１のスイッチＳＷ２１ｃにおける各スイッチＳ３１、Ｓ３２、Ｓ３３、Ｓ３４を同時にオフ（ＯＦＦ）すると共に、第２のスイッチＳＷ２２ｃにおける各スイッチＡ３、Ｂ３、ＡＢ３、ＢＢ３を同時にオン（ＯＮ）する。
【００９２】
これにより、第１のエンコーダヘッド２２ａにおける各光検出器２４ａ１、２４ａ２、２４ａ３、２４ａ４により生成される電流信号、外光や暗電流を起因とする不必要な電流をグランド（ＧＮＤ）に流すと共に、第３のエンコーダヘッド２２ｃにおける各光検出器２４ｃ１、２４ｃ２、２４ｃ３、２４ｃ４により生成される電流信号、外光や暗電流を起因とする不必要な電流をグランド（ＧＮＤ）に流す。
【００９３】
処理制御部１８−１は、第３のエンコーダヘッド２２ｃの第１のスイッチＳＷ２１ｃにおける各スイッチＳ３１、Ｓ３２、Ｓ３３、Ｓ３４を同時にオン（ＯＮ）すると共に、第２のスイッチＳＷ２２ｃにおける各スイッチＡ３、Ｂ３、ＡＢ３、ＢＢ３を同時にオフ（ＯＦＦ）するとき、第３のエンコーダヘッド２２ｃ以外の第１のエンコーダヘッド２２ａの第１のスイッチＳＷ２１ａにおける各スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４を同時にオフ（ＯＦＦ）すると共に、第２のスイッチＳＷ２２ａにおける各スイッチＡ１、Ｂ１、ＡＢ１、ＢＢ１を同時にオン（ＯＮ）し、かつ第２のエンコーダヘッド２２ｂの第１のスイッチＳＷ２１ｂにおける各スイッチＳ２１、Ｓ２２、Ｓ２３、Ｓ２４を同時にオフ（ＯＦＦ）すると共に、第２のスイッチＳＷ２２ｂにおける各スイッチＡ２、Ｂ２、ＡＢ２、ＢＢ２を同時にオン（ＯＮ）する。
【００９４】
これにより、第１のエンコーダヘッド２２ａにおける各光検出器２４ａ１、２４ａ２、２４ａ３、２４ａ４により生成される電流信号、外光や暗電流を起因とする不必要な電流をグランド（ＧＮＤ）に流すと共に、第２のエンコーダヘッド２２ｂにおける各光検出器２４ｂ１、２４ｂ２、２４ｂ３、２４ｂ４により生成される電流信号、外光や暗電流を起因とする不必要な電流をグランド（ＧＮＤ）に流す。
【００９５】
又、処理制御部１８−１は、本エンコーダを利用している装置の制御部からの命令を出力信号選択端子から受け、例えば第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃのうち１つ分のエンコーダヘッドの信号（Ａ相アナログ信号、ＡＢ相アナログ信号、Ｂ相アナログ信号、ＢＢ相アナログ信号）を出力させるように２値化／逓倍処理部１７−７とパラレルーシリアル信号変換回路１７−８とを、第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃにおける各第１のスイッチＳＷ２１ａ、ＳＷ２１ｂ、ＳＷ２１ｃと各第２のスイッチＳＷ２２ａ、ＳＷ２２ｂ、ＳＷ２２ｃとの各オン（ＯＮ）、オフ（ＯＦＦ）に同期して制御する。
【００９６】
次に、上記の如く構成されたエンコーダの動作について説明する。  
第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃにおける各光源２３ａ、２３ｂ、２３ｃは、直列接続され、同時に点灯している。  
この状態で、第１乃至第３のスケール２１ａ、２１ｂ、２１ｃと第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃとの位置がそれぞれ相対変位しているとき、処理制御部１８−１は、スイッチ（ＳＷ）端子設定部１８−３に対する設定を通して第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃにおける各第１のスイッチＳＷ２１ａ、ＳＷ２１ｂ、ＳＷ２１ｃと各第２のスイッチＳＷ２２ａ、ＳＷ２２ｂ、ＳＷ２２ｃとをそれぞれオン（ＯＮ）、オフ（ＯＦＦ）制御する。
【００９７】
例えば、先ず、処理制御部１８−１は、第１のエンコーダヘッド２２ａの第１のスイッチＳＷ２１ａにおける各スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４を同時にオン（ＯＮ）すると共に、第２のスイッチＳＷ２２ａにおける各スイッチＡ１、Ｂ１、ＡＢ１、ＢＢ１を同時にオフ（ＯＦＦ）する。これにより、当該第１のエンコーダヘッド２２ａにおける各光検出器２４ａ１、２４ａ２、２４ａ３、２４ａ４により生成される各位相０°、９０°、１８０°、２７０°の位相情報を有する各電流信号ＩＰａ２１、ＩＰａ２２、ＩＰａ２３、ＩＰａ２４がそれぞれ第１のスイッチＳＷ２１ａの各スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４を通して接続部２５に流れる。
【００９８】
この接続部２５は、第１のエンコーダヘッド２２ａから出力された各位相０°、９０°、１８０°、２７０°の位相情報を有する各電流信号ＩＰａ２１、ＩＰａ２２、ＩＰａ２３、ＩＰａ２４を出力ライン系Ｋの各位相０°、９０°、１８０°、２７０°別の４本のラインを通して信号処理回路２６に送る。
【００９９】
このとき、処理制御部１８−１は、第１のエンコーダヘッド２２ａ以外の第２のエンコーダヘッド２２ｂの第１のスイッチＳＷ２１ｂにおける各スイッチＳ２１、Ｓ２２、Ｓ２３、Ｓ２４を同時にオフ（ＯＦＦ）すると共に、第２のスイッチＳＷ２２ｂにおける各スイッチＡ２、Ｂ２、ＡＢ２、ＢＢ２を同時にオン（ＯＮ）し、かつ第３のエンコーダヘッド２２ｃの第１のスイッチＳＷ２１ｃにおける各スイッチＳ３１、Ｓ３２、Ｓ３３、Ｓ３４を同時にオフ（ＯＦＦ）すると共に、第２のスイッチＳＷ２２ｃにおける各スイッチＡ３、Ｂ３、ＡＢ３、ＢＢ３を同時にオン（ＯＮ）する。
【０１００】
これにより、第２のエンコーダヘッド２２ｂにおける各光検出器２４ｂ１、２４ｂ２、２４ｂ３、２４ｂ４により生成される電流信号、外光や暗電流を起因とする不必要な電流は、グランド（ＧＮＤ）に流れると共に、第３のエンコーダヘッド２２ｃにおける各光検出器２４ｃ１、２４ｃ２、２４ｃ３、２４ｃ４により生成される電流信号、外光や暗電流を起因とする不必要な電流は、グランド（ＧＮＤ）に流れる。
【０１０１】
次に、処理制御部１８−１は、第２のエンコーダヘッド２２ｂの第１のスイッチＳＷ２１ｂにおける各スイッチＳ２１、Ｓ２２、Ｓ２３、Ｓ２４を同時にオン（ＯＮ）すると共に、第２のスイッチＳＷ２２ｂにおける各スイッチＡ２、Ｂ２、ＡＢ２、ＢＢ２を同時にオフ（ＯＦＦ）する。これにより、当該第２のエンコーダヘッド２２ｂにおける各光検出器２４ｂ１、２４ｂ２、２４ｂ３、２４ｂ４により生成される各位相０°、９０°、１８０°、２７０°の位相情報を有する各電流信号ＩＰｂ２１、ＩＰｂ２２、ＩＰｂ２３、ＩＰｂ２４がそれぞれ第１のスイッチＳＷ２１ｂの各スイッチＳ２１、Ｓ２２、Ｓ２３、Ｓ２４を通して接続部２５に流れる。
【０１０２】
この接続部２５は、第２のエンコーダヘッド２２ｂから出力された各位相０°、９０°、１８０°、２７０°の位相情報を有する各電流信号ＩＰｂ２１、ＩＰｂ２２、ＩＰｂ２３、ＩＰｂ２４を出力ライン系Ｋの各位相０°、９０°、１８０°、２７０°別の４本のラインを通して信号処理回路２６に送る。
【０１０３】
このとき、処理制御部１８−１は、第２のエンコーダヘッド２２ａ以外の第１のエンコーダヘッド２２ａの第１のスイッチＳＷ２１ａにおける各スイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ１４を同時にオフ（ＯＦＦ）すると共に、第２のスイッチＳＷ２２ａにおける各スイッチＡ１、Ｂ１、ＡＢ１、ＢＢ１を同時にオン（ＯＮ）し、かつ第３のエンコーダヘッド２２ｃの第１のスイッチＳＷ２１ｃにおける各スイッチＳ３１、Ｓ３２、Ｓ３３、Ｓ３４を同時にオフ（ＯＦＦ）すると共に、第２のスイッチＳＷ２２ｃにおける各スイッチＡ３、Ｂ３、ＡＢ３、ＢＢ３を同時にオン（ＯＮ）する。
【０１０４】
これにより、第１のエンコーダヘッド２２ａにおける各光検出器２４ａ１、２４ａ２、２４ａ３、２４ａ４により生成される電流信号、外光や暗電流を起因とする不必要な電流は、グランド（ＧＮＤ）に流れると共に、第３のエンコーダヘッド２２ｃにおける各光検出器２４ｃ１、２４ｃ２、２４ｃ３、２４ｃ４により生成される電流信号、外光や暗電流を起因とする不必要な電流は、グランド（ＧＮＤ）に流れる。
【０１０５】
次に、処理制御部１８−１は、第３のエンコーダヘッド２２ｃの第１のスイッチＳＷ２１ｃにおける各スイッチＳ３１、Ｓ３２、Ｓ３３、Ｓ３４を同時にオン（ＯＮ）すると共に、第２のスイッチＳＷ２２ｃにおける各スイッチＡ３、Ｂ３、ＡＢ３、ＢＢ３を同時にオフ（ＯＦＦ）する。これにより、当該第３のエンコーダヘッド２２ｃにおける各光検出器２４ｃ１、２４ｃ２、２４ｃ３、２４ｃ４により生成される各位相０°、９０°、１８０°、２７０°の位相情報を有する各電流信号ＩＰｃ２１、ＩＰｃ２２、ＩＰｃ２３、ＩＰｃ２４がそれぞれ第１のスイッチＳＷ２１ｃの各スイッチＳ３１、Ｓ３２、Ｓ３３、Ｓ３４を通して接続部２５に流れる。
【０１０６】
この接続部２５は、第３のエンコーダヘッド２２ｃから出力された各位相０°、９０°、１８０°、２７０°の位相情報を有する各電流信号ＩＰｃ２１、ＩＰｃ２２、ＩＰｃ２３、ＩＰｃ２４を出力ライン系Ｋの各位相０°、９０°、１８０°、２７０°別の４本のラインを通して信号処理回路２６に送る。
【０１０７】
このとき、処理制御部１８−１は、第３のエンコーダヘッド２２ｃ以外の第２のエンコーダヘッド２２ｂの第１のスイッチＳＷ２１ｂにおける各スイッチＳ２１、Ｓ２２、Ｓ２３、Ｓ２４を同時にオフ（ＯＦＦ）すると共に、第２のスイッチＳＷ２２ｂにおける各スイッチＡ２、Ｂ２、ＡＢ２、ＢＢ２を同時にオン（ＯＮ）し、かつ第２のエンコーダヘッド２２ｂの第１のスイッチＳＷ２１ｂにおける各スイッチＳ２１、Ｓ２２、Ｓ２３、Ｓ２４を同時にオフ（ＯＦＦ）すると共に、第２のスイッチＳＷ２２ｂにおける各スイッチＡ２、Ｂ２、ＡＢ２、ＢＢ２を同時にオン（ＯＮ）する。
【０１０８】
これにより、第１のエンコーダヘッド２２ａにおける各光検出器２４ａ１、２４ａ２、２４ａ３、２４ａ４により生成される電流信号、外光や暗電流を起因とする不必要な電流は、グランド（ＧＮＤ）に流れると共に、第２のエンコーダヘッド２２ｂにおける各光検出器２４ｂ１、２４ｂ２、２４ｂ３、２４ｂ４により生成される電流信号、外光や暗電流を起因とする不必要な電流は、グランド（ＧＮＤ）に流れる。
【０１０９】
以下、上記同様に、処理制御部１８−１は、第１、第２、第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃの第１のスイッチＳＷ２１ａ、ＳＷ２１ｂ、ＳＷ２１ｃにおける各スイッチＳ１１、Ｓ１２、…、Ｓ３４を順次同時にオン（ＯＮ）することを繰り返す。これにより、第１、第２、第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃから信号処理回路２６には、接続部２５を通して上記式（５）乃至（８）に示す第１乃至第４の信号ＩＰ２１、ＩＰ２２、ＩＰ２３、ＩＰ２４が送られる。
【０１１０】
信号処理回路１６は、接続部１５から送られてくる第１乃至第４の信号ＩＰ２１、ＩＰ２２、ＩＰ２３、ＩＰ２４を順次入力し、これら第１乃至第４の信号ＩＰ２１、ＩＰ２２、ＩＰ２３、ＩＰ２４に対して電流／電圧（Ｉ／Ｖ）変換と、ＤＣ信号成分の減算と、所定のゲインの処理とを施して、同一の位相情報、例えば位相０°、９０°、１８０°、２７０°同士で接続されている３つのエンコーダヘッド２２ａ、２２ｂ、２２ｃのうち１つ分のエンコーダヘッドの信号（Ａ相アナログ信号、ＡＢ相アナログ信号、Ｂ相アナログ信号、ＢＢ相アナログ信号）を出力する。
【０１１１】
又、信号処理回路１６の処理制御部１８−１は、本エンコーダを利用している装置の制御部からの命令を出力信号選択端子から受け、例えば第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃのうち１つ分のエンコーダヘッドの信号（Ａ相アナログ信号、ＡＢ相アナログ信号、Ｂ相アナログ信号、ＢＢ相アナログ信号）を出力させるように２値化／逓倍処理部１７−７とパラレルーシリアル信号変換回路１７−８とを、第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃにおける各第１のスイッチＳＷ２１ａ、ＳＷ２１ｂ、ＳＷ２１ｃと各第２のスイッチＳＷ２２ａ、ＳＷ２２ｂ、ＳＷ２２ｃとの各オン（ＯＮ）、オフ（ＯＦＦ）に同期して制御する。
【０１１２】
すなわち、２値化／逓倍処理部１７−７は、第１及び第２のＤＣ減算・ゲイン回路１７−５、１７−６からそれぞれ出力されるアナログ信号、すなわちＡ相アナログ信号、ＡＢ相アナログ信号、Ｂ相アナログ信号、ＢＢ相アナログ信号に対して所定の閾値レベルで２値化信号に変換したり、更に位相の分割を行い高分解能の信号とする逓倍処理を行い、デジタル信号（Ａ相デジタル信号、ＡＢ相デジタル信号、Ｂ相デジタル信号、ＢＢ相デジタル信号）を出力する。
【０１１３】
なお、２値化／逓倍処理部１７−７のカウンタ１７−９は、生成したデジタル信号（Ａ相デジタル信号、ＡＢ相デジタル信号、Ｂ相デジタル信号、ＢＢ相デジタル信号）を利用して各エンコーダヘッド用にカウントする。
【０１１４】
パラレルーシリアル信号変換回路１７−８は、生成したデジタル信号（Ａ相デジタル信号、ＡＢ相デジタル信号、Ｂ相デジタル信号、ＢＢ相デジタル信号）等を１本の信号出力とするためのもので、アナログ信号とデジタル信号とカウンタ信号とをシリアル信号に変換する。
【０１１５】
このように上記第３の実施の形態であれば、第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃにおける各光源２３ａ、２３ｂ、２３ｃが同時に点灯し、第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃからの全ての電流信号が信号処理回路２６に流れ込まないように第１のスイッチＳＷ２１ａと第２のスイッチＳＷ２２ａとをオン（ＯＮ）、オフ（ＯＦＦ）するもので、第１のエンコーダヘッド２２ａから出力された各位相情報を有する各電流信号ＩＰａ２１、ＩＰａ２２、ＩＰａ２３、ＩＰａ２４と、第２のエンコーダヘッド２２ｂから出力された各位相情報を有する各電流信号ＩＰｂ２１、ＩＰｂ２２、ＩＰｂ２３、ＩＰｂ２４と、第３のエンコーダヘッド２２ｃから出力された各位相情報を有する各電流信号ＩＰｃ２１、ＩＰｃ２２、ＩＰｃ２３、ＩＰｃ２４とのうち同一の位相情報、例えば位相０°、９０°、１８０°、２７０°を有する各電流信号同士に分けてそれぞれ別々の出力ライン系Ｋを通して出力する接続部２５を設けた。これにより、上記各実施の形態と同様に、接続部２５と信号処理回路２６との間の配線数を少なくすることができ、配線の取り回しの自由度も確保できる。特に、第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃと接続部２５との間の距離を短く設定することにより接続部２５と信号処理回路２６との間の配線の取り回しの自由度が高まる。
【０１１６】
第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃは、使用する部品が各光源２３ａ、２３ｂ、２３ｃと、各光検出器（ＰＤ）２４ａ１、２４ａ２、…、２４ｃ４との程度の数少ない部品点数で済み、かつ広い面積を有する回路が無いので、非常に小型化することができ、これと共に、形状やサイズを自由に構成することができ、設計の自由度が確保でき、狭い箇所で複数個のエンコーダが必要な場合に好適である。
【０１１７】
第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃは、各光源２３ａ、２３ｂ、２３ｃと、各光検出器（ＰＤ）２４ａ１、２４ａ２、…、２４ｃ４との点数が数少なく、面積を有する回路がないため、非常に小型化することができると共に、形状やサイズを自由に構成することができ、設計の自由度が確保でき、狭い箇所で複数個のエンコーダが必要な場合に好適である。
【０１１８】
配線面から見た場合、接続部２５により第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃを直列に接続するのと同等にできるので、配線の取り回しの自由度も確保できる。  
更に、接続部２５を設けたので、例えば第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃ等の複数のエンコーダヘッドがあったとしても、信号処理回路２６は、入出力線の数を、最低限１つのエンコーダ分程度の本数があればよく、エンコーダの設計自由度がより効果的に確保できている。最も効率よくエンコーダを利用するには、信号処理回路２６からの出力を１つ分のエンコーダヘッドの信号出力にて出力することである。
【０１１９】
又、上記第２の実施の形態と同様に、例えば、３つのエンコーダヘッド、ここでは第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃを設けた場合、従来であれば、例えば各位相０°、９０°、１８０°、２７０°別の各電流信号を各エンコーダヘッドから信号処理回路１６に送るために例えば１２本の出力ライン系Ｋを必要したが、本実施の形態を用いることにより例えば４本の出力ライン系Ｋで配線数を少なくできる。
【０１２０】
信号処理回路２６は、第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃから出力ライン系Ｋを通して送られてくる例えば各位相０°、９０°、１８０°、２７０°別の各電流信号を順次処理すればよいので、信号処理回路２６における各Ｉ／Ｖ変換器１７−１〜１７−４と各第１のＤＣ減算・ゲイン回路１７−５、１７−６とは、それぞれ１つのエンコーダヘッド分も設ければよく、信号処理回路２６の回路構成を簡単化できる。なお、従来であれば、エンコーダヘッドを設けた個数分だけ信号処理回路２６における各Ｉ／Ｖ変換器１７−１〜１７−４と各第１のＤＣ減算・ゲイン回路１７−５、１７−６を設ける必要があり、回路構成が複雑化し、かつ大型化する。
【０１２１】
信号処理回路２６は、上記図３において１つとしているが、複数の信号処理回路２６が必要な場合には、信号処理回路２６の機能を一部取り出して共通化して構成すると更に信号出力のための配線が削減でき、好適である。  
又、第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃのうち例えば、第１のエンコーダヘッド２２ａに対して電流信号ＩＰａ２１、ＩＰａ２２、ＩＰａ２３、又はＩＰａ２４のいずれか１つを信号処理回路２６に送る制御を行うとき、処理制御部１８−１は、他の第２のエンコーダヘッド２２ｂに対し、第１のスイッチＳＷ２１ｂの全てのスイッチＳ２１〜Ｓ２４をオフすると共に、第２のスイッチＳＷ２２ｂの全てのスイッチＡ２、Ｂ２、ＡＢ２、ＢＢ２をオンし、かつ他の第３のエンコーダヘッド２２ｃに対し、第１のスイッチＳＷ２１ｃの全てのスイッチＳ３１〜Ｓ３４をオフすると共に、第２のスイッチＳＷ２２ｃの全てのスイッチＡ３、Ｂ３、ＡＢ３、ＢＢ３をオンするので、第２及び第３のエンコーダヘッド２２ｂ、２２ｂの各光検出器２４ｂ１、２４ｂ２、…、２４ｃ４により生成される電流信号、外光や暗電流を起因とする不必要な電流をグランド（ＧＮＤ）に流すことができる。
【０１２２】
なお、本実施の形態では、エンコーダヘッドが３つの場合で記載したが、エンコーダヘッドの数を制限するものではない。又、本実施の形態では、２相のエンコーダ信号を生成する光学式エンコーダにより説明したが、エンコーダから出力する信号を１つとすること、各エンコーダの出力信号を接続して１つとすること、１つ分のエンコーダ信号を入力して信号処理することなどは、相数の異なるエンコーダや、磁気式、容量式のエンコーダに於いても適応することができる。
【０１２３】
又、上記実施の形態は、第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃの３つのエンコーダヘッドを用いているが、Ｎ（Ｎ＝２以上）個の複数のエンコーダヘッドを用いた場合、当該Ｎ個のエンコーダヘッドの出力ラインを１乃至Ｎ−１個分のうちいずれか１つの個数分の出力ライン数で結線してもよい。例えば、上記各実施の形態のように第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃの３つのエンコーダヘッドを用いた場合、４本の出力ライン系Ｋの配線数に限らず、８本の出力ライン系Ｋの配線数にしてもよい。例えば第１及び第２のエンコーダヘッド２２ａ、２２ｂの出力ラインを接続部２５により共通接続し、第２のエンコーダヘッド２２ｃの出力ラインを接続部２５に介さずに信号処理回路２６に直接接続してもよい。この場合、例えば第２のエンコーダヘッド２２ｃの出力を個別に計測したい場合に適用できる。
【０１２４】
なお、第１乃至第３のエンコーダヘッド２２ａ、２２ｂ、２２ｃは、同一エンコーダヘッド内において、同種類の位相情報、例えば位相０°、９０°、１８０°、２７０°毎の各電流信号を出力する各光検出器同士を接続し、これら位相毎に１つの光検出器（ＰＤ）として構成することも可能である。例えば、第１のエンコーダヘッド２２ａ内において、位相０°に対応する複数の光検出器２４ａ１、２４ａ１、…、２４ａ１を設け、これら光検出器２４ａ１、２４ａ１、…、２４ａ１を接続して１つの光検出器（ＰＤ）として構成する等である。
【０１２５】
次に、本発明の第４の実施の形態について図面を参照して説明する。なお、図３と同一部分には同一符号を付してその説明は省略する。第１乃至第３のスケール３１ａ〜３２ｃ及び第１乃至第３のエンコーダヘッド３２ａ〜３２ｃは、上記第２の実施の形態における第１乃至第３のスケール２１ａ〜２２ｃ及び第１乃至第３のエンコーダヘッド２２ａ〜２２ｃと同一構成であり、符号を相違させたのみである。
【０１２６】
図４はエンコーダの構成図を示す。第１のスケール３１ａと第１のエンコーダヘッド３２ａとが対峙して設けられ、第２のスケール３１ｂと第２のエンコーダヘッド３２ｂとが対峙して設けられ、第３のスケール３１ｃと第３のエンコーダヘッド３２ｃとが対峙して設けられている。
【０１２７】
第１のエンコーダヘッド３２ａは、例えばＬＥＤから成る光源（可干渉光源及び干渉を促すスリットなどを含む）３３ａと、４つの光検出器（ＰＤ）３４ａ１、３４ａ２、３４ａ３、３４ａ４と、第１のスイッチＳＷ３１ａと、第２のスイッチＳＷ３２ａとにより構成される。  
第２のエンコーダヘッド３２ｂは、例えばＬＥＤから成る光源（可干渉光源及び干渉を促すスリットなどを含む）３３ｂと、４つの光検出器（ＰＤ）３４ｂ１、３４ｂ２、３４ｂ３、３４ｂ４と、第１のスイッチＳＷ３１ｂと、第２のスイッチＳＷ３２ｂとにより構成される。  
第３のエンコーダヘッド３２ｃは、例えばＬＥＤから成る光源（可干渉光源及び干渉を促すスリットなどを含む）３３ｃと、４つの光検出器（ＰＤ）３４ｃ１、３４ｃ２、３４ｃ３、３４ｃ４と、第１のスイッチＳＷ３１ｃと、第２のスイッチＳＷ３２ｃとにより構成される。
【０１２８】
第１のエンコーダヘッド３２ａにおける光源３３ａには、ＬＥＤドライバー３９ａが接続されている。このＬＥＤドライバー３９ａは、光源３３ａに電流を供給し、当該光源３３ａを所定の輝度で点灯させる。このＬＥＤドライバー３９ａには、輝度設定メモリＭ３ａが接続されている。この輝度設定メモリＭ３ａには、光源３３ａを所定の輝度で点灯させるための輝度設定値が記憶されている。
【０１２９】
第２のエンコーダヘッド３２ｂにおける光源３３ｂには、ＬＥＤドライバー３９ｂが接続されている。このＬＥＤドライバー３９ｂは、光源３３ｂに電流を供給し、当該光源３３ｂを所定の輝度で点灯させる。このＬＥＤドライバー３９ｂには、輝度設定メモリＭ３ｂが接続されている。この輝度設定メモリＭ３ｂには、光源３３ｂを所定の輝度で点灯させるための輝度設定値が記憶されている。
【０１３０】
第３のエンコーダヘッド３２ｃにおける光源３３ｃには、ＬＥＤドライバー３９ｃが接続されている。このＬＥＤドライバー３９ｃは、光源３３ｃに電流を供給し、当該光源３３ｃを所定の輝度で点灯させる。このＬＥＤドライバー３９ｃには、輝度設定メモリＭ３ｃが接続されている。この輝度設定メモリＭ３ｃには、光源３３ｃを所定の輝度で点灯させるための輝度設定値が記憶されている。  
なお、各輝度設定メモリＭ３ａ、Ｍ３ｂ、Ｍ３ｃは、例えば不揮発性のメモリや、抵抗によるプルアップ・プルダウンや配線のショートなどの物理的なメモリである。
【０１３１】
このように上記第４の実施の形態によれば、上記第１乃至第３の実施の形態と比較してＬＥＤドライバー３９ａ、３９ｂ、３９ｃの分だけ各エンコーダヘッド３２ａ、３２ｂ、３２ｃの大きさが大きくなるが、各エンコーダヘッド３２ａ、３２ｂ、３２ｃが出力するエンコーダ信号の処理と比較すれば面積を小さく押さえることが可能であり、各エンコーダヘッド３２ａ、３２ｂ、３２ｃを非常に小型化することができると共に、形状やサイズを自由に構成することができ、設計の自由度が確保でき、狭い箇所で複数個のエンコーダが必要な場合に好適である。
【０１３２】
配線面から見た場合、接続部３５により各エンコーダヘッド３２ａ、３２ｂ、３２ｃを直列に接続することができるので、配線の取り回しの自由度も確保できる。更に、複数のエンコーダを接続した信号処理回路３６は、入出力線が複数のエンコーダがあったとしても最低限１つのエンコーダ分程度あればよく、エンコーダの設計自由度がより効果的に確保できている。最も効率よくエンコーダを利用するには、信号処理回路３６からの出力を１つ分のエンコーダヘッドの信号出力にて出力することである。
【０１３３】
又、上記第２の実施の形態と同様に、例えば、３つのエンコーダヘッド、ここでは第１乃至第３のエンコーダヘッド３２ａ、３２ｂ、３２ｃを設けた場合、従来であれば、例えば各位相０°、９０°、１８０°、２７０°別の各電流信号を各エンコーダヘッドから信号処理回路３６に送るために１２本の出力ライン系Ｋを必要したが、本実施の形態を用いることにより４本の出力ライン系Ｋで配線数を少なくできる。
【０１３４】
信号処理回路３６は、第１乃至第３のエンコーダヘッド３２ａ、３２ｂ、３２ｃから出力ライン系Ｋを通して送られてくる例えば各位相０°、９０°、１８０°、２７０°別の各電流信号を順次処理すればよいので、信号処理回路３６における各Ｉ／Ｖ変換器１７−１〜１７−４と各第１のＤＣ減算・ゲイン回路１７−５、１７−６とは、それぞれ１つのエンコーダヘッド分も設ければよく、信号処理回路３６の回路構成を簡単化できる。なお、従来であれば、エンコーダヘッドを設けた個数分だけ信号処理回路３６における各Ｉ／Ｖ変換器１７−１〜１７−４と各第１のＤＣ減算・ゲイン回路１７−５、１７−６を設ける必要があり、回路構成が複雑化し、かつ大型化する。
【０１３５】
又、第１乃至第３のエンコーダヘッド３２ａ、３３ａ、３４ａは、当該エンコーダヘッド３２ａ、３３ａ、３４ａ毎に各ＬＥＤドライバー３９ａ、３９ｂ、３９ｃを設けたので、各エンコーダヘッド３２ａ、３３ａ、３４ａから出力される電流信号が適した値となるようにＬＥＤから成る各光源３３ａ、３３ｂ、３３ｃに流れるバイアス電流を調整することができ、これにより、バイアス電流を少なくできると共に、ＬＥＤから成る各光源３３ａ、３３ｂ、３３ｃを直列接続していないので、エンコーダの電源電圧を低く抑えることもできる。
【０１３６】
次に、本発明の第５の実施の形態について図面を参照して説明する。  
図５はエンコーダの構成図を示すもので、同図（ａ）はスケール４１及びエンコーダヘッド４２のブロック構成図、同図（ｂ）は光検出器４３及び電流増幅部４３Ｉの回路構成図を示す。  
エンコーダは、図５（ａ）に示すようにスケール４１とエンコーダヘッド４２とから成る。このうちエンコーダヘッド４２は、光源４４と、光検出器４３と、電流増幅部４３Ｉとから成る。光検出器４３は、スケール４１とエンコーダヘッド４２との間の相対変移に応じた電流信号ＩＰ４１を生成する。電流増幅部４３Ｉは、光検出器４３により生成された電流信号ＩＰ４１をｎ倍に増幅する。
【０１３７】
電流増幅部４３Ｉは、電流取得回路４３Ｖと、カレントミラー回路ＫＭとから成る。電流取得回路４３Ｖは、光検出器４３のバイアス電圧を一定にし、光検出器４３により検出されたスケール４１とエンコーダヘッド４２との間の相対変移により変化する電流信号ＩＰ４１を正確に得る。
【０１３８】
カレントミラー回路ＫＭは、電流取得回路４３Ｖにより取得された電流信号ＩＰ４１をカレントミラーの比ｎによってｎ倍に増幅する（ｎ×ＩＰ４１）。  
このような電流増幅部４３Ｉを設ければ、光検出器４３により生成された電流信号ＩＰ４１を増幅することにより、電流信号ＩＰ４１を大きく変化させることができ、かつ電流信号ＩＰ４１を安定させることができ、周辺のノイズやクロストークの影響を受けなくなる。  
かかる電流増幅部４３Ｉは、上記第１乃至第４の実施の形態における各エンコーダヘッド２ａ、２ｂ、１２ａ、１２ｂ、１２ｃ、…、３２ａ、３２ｂ、３２ｃに設けることが可能である。
【０１３９】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。  
上記第１乃至第５の実施の形態は、エンコーダの数を５個としているが、これに限らず、エンコーダの数に制限は無い。
【符号の説明】
【０１４０】
１ａ，１ｂ：スケール、２ａ，２ｂ：エンコーダヘッド、３ａ，３ｂ：光源、４ａ，４ｂ：光検出器（ＰＤ）、５：接続部、６：信号処理回路、Ｌ：出力ライン、７：信号処理部、１１ａ，１１ｂ，１１ｃ：スケール、１２ａ，１２ｂ，１２ｃ：エンコーダヘッド、１３ａ，１３ｂ，１３ｃ：光源、１４ａ１，１４ａ２，１４ａ３，１４ａ４：光検出器（ＰＤ）、１５：接続部、１６：信号処理部、１７：信号処理部、１８：出力制御部、１９：ＬＥＤドライバー、１７−１〜１７−４：Ｉ／Ｖ変換器、１７−５：第１のＤＣ減算・ゲイン回路、１７−６：第２のＤＣ減算・ゲイン回路、１７−７：２値化／逓倍処理部、１７−８：パラレルーシリアル信号変換回路、１７−９：カウンタ、１８：出力制御部、１８−１：処理制御部、１８−２：スイッチ（ＳＷ）、Ｔ１，Ｔ２，Ｔ３：端子、２１ａ：第１のスケール、２２ａ：第１のエンコーダヘッド、２１ｂ：第２のスケール、２２ｂ：第２のエンコーダヘッド、２１ｃ：第３のスケール、２２ｃ：第３のエンコーダヘッド、２３ａ：光源、２４ａ１，２４ａ２，２４ａ３，２４ａ４：光検出器（ＰＤ）、ＳＷ２１ａ：第１のスイッチ、ＳＷ２２ａ：第２のスイッチ、Ａ１，Ｂ１，ＡＢ１，ＢＢ１：スイッチ、２３ｂ：光源、２４ｂ１，２４ｂ２，２４ｂ３，２４ｂ４：光検出器（ＰＤ）、ＳＷ２１ｂ：第１のスイッチ、ＳＷ２２ｂ：第２のスイッチ、２３ｃ：光源、２４ｃ１，２４ｃ２，２４ｃ３，２４ｃ４：光検出器（ＰＤ）、ＳＷ２１ｃ：第１のスイッチ、ＳＷ２２ｃ：第２のスイッチ、２５：接続部、２６：信号処理回路、２７：信号処理部、２８：出力制御部、２９：ＬＥＤドライバー、１８−１：処理制御部、１８−３：スイッチ（ＳＷ）端子設定部、３１ａ：第１のスケール、３２ａ：第１のエンコーダヘッド、３１ｂ：第２のスケール、３２ｂ：第２のエンコーダヘッド、３１ｃ：第３のスケール、３２ｃ：第３のエンコーダヘッド、３３ａ：光源、３４ａ１，３４ａ２，３４ａ３，３４ａ４：光検出器（ＰＤ）、ＳＷ３１ａ：第１のスイッチ、ＳＷ３２ａ：第２のスイッチ、３３ｂ：光源、３４ｂ１，３４ｂ２，３４ｂ３，３４ｂ４：光検出器（ＰＤ）、ＳＷ３１ｂ：第１のスイッチ、ＳＷ３２ｂ：第２のスイッチ、３２ｃ：第３のエンコーダヘッド、３３ｃ：光源、３４ｃ１，３４ｃ２，３４ｃ３，３４ｃ４：光検出器（ＰＤ）、ＳＷ３１ｃ：第１のスイッチ、ＳＷ３２ｃ：第２のスイッチ、３１ａ〜３２ｃ：第１乃至第３のスケール、３２ａ〜３２ｃ：第１乃至第３のエンコーダヘッド、３３ａ：光源、３９ａ：ＬＥＤドライバー、Ｍ３ａ：輝度設定メモリ、３３ｂ：光源、３９ｂ：ＬＥＤドライバー、Ｍ３ｂ：輝度設定メモリ、３３ｃ：光源、３９ｃ：ＬＥＤドライバー、Ｍ３ｃ：輝度設定メモリ、４１：スケール、４２：エンコーダヘッド、４３：光検出器、４３Ｉ：電流増幅部、４４：光源、４３Ｖ：電流取得回路、ＫＭ：カレントミラー回路。
【図１】
2011064654.tif 000003
【図２】
2011064654.tif 000004
【図３】
2011064654.tif 000005
【図４】
2011064654.tif 000006
【図５】
2011064654.tif 000007
【図６】
2011064654.tif 000008