(57)【要約】【課題】高いマイグレーション防止性、高い透過率、低い成膜コストの全てを満たす半導体発光素子、半導体発光素子の保護膜及びその作製方法を提供する。【解決手段】基板１１上に形成された複数の半導体層１２〜１４と、複数の半導体層１２〜１４の電極となる電極部１５、１６及び電極部１７、１８とを有する半導体発光素子において、その保護膜として、複数の半導体層１２〜１４、電極部１５、１６及び電極部１７、１８の周囲を、膜中のＳｉ−Ｈ結合量が１．０×１０21［個／ｃｍ3］未満の窒化珪素からなるＳｉＮ膜２１で被覆する。【選択図】図１
2011233784.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された複数の半導体層と、前記複数の半導体層の電極となる複数の電極部とを有する半導体発光素子において、当該半導体発光素子を保護する保護膜であって、
前記保護膜として、前記複数の半導体層及び前記複数の電極部の周囲を被覆する第１の保護膜を設けると共に、
前記第１の保護膜を、膜中のＳｉ−Ｈ結合量が１．０×１０21［個／ｃｍ3］未満の窒化珪素としたことを特徴とする半導体発光素子の保護膜。
【請求項２】
請求項１に記載の半導体発光素子の保護膜において、
更に、前記第１の保護膜の周囲を被覆する第２の保護膜を設けると共に、
前記第１の保護膜を、膜厚１０ｎｍ以上とし、
前記第２の保護膜を、酸化珪素としたことを特徴とする半導体発光素子の保護膜。
【請求項３】
請求項２に記載の半導体発光素子の保護膜において、
更に、前記第２の保護膜の周囲を被覆する第３の保護膜を設けると共に、
前記第３の保護膜を、前記第１の保護膜と同じく、膜中のＳｉ−Ｈ結合量が１．０×１０21［個／ｃｍ3］未満の窒化珪素とすると共に、当該膜厚を１０ｎｍ以上としたことを特徴とする半導体発光素子の保護膜。
【請求項４】
請求項３に記載の半導体発光素子の保護膜において、
前記第２の保護膜を、膜中のＳｉ−ＯＨ結合量が１．３×１０21［個／ｃｍ3］以下の酸化珪素とすると共に、当該場合の前記第１の保護膜の膜厚を、５ｎｍ以上としたことを特徴とする半導体発光素子の保護膜。
【請求項５】
請求項１から請求項４のいずれか１つに記載の半導体発光素子の保護膜において、
前記複数の電極部の少なくとも１つが銀を含有する金属からなることを特徴とする半導体発光素子の保護膜。
【請求項６】
請求項１から請求項５のいずれか１つに記載の半導体発光素子の保護膜を用いたことを特徴とする半導体発光素子。
【請求項７】
基板上に形成された複数の半導体層と、前記複数の半導体層の電極となる複数の電極部とを有する半導体発光素子において、当該半導体発光素子を保護する保護膜の作製方法であって、
前記保護膜として、前記複数の半導体層及び前記複数の電極部の周囲を被覆する第１の保護膜を設け、膜中のＳｉ−Ｈ結合量が１．０×１０21［個／ｃｍ3］未満の窒化珪素から形成することを特徴とする半導体発光素子の保護膜の作製方法。
【請求項８】
請求項７に記載の半導体発光素子の保護膜の作製方法において、
前記第１の保護膜を、膜厚１０ｎｍ以上とすると共に、
更に、前記第１の保護膜の周囲を被覆する第２の保護膜を設け、酸化珪素から形成することを特徴とする半導体発光素子の保護膜の作製方法。
【請求項９】
請求項８に記載の半導体発光素子の保護膜の作製方法において、
更に、前記第２の保護膜の周囲を被覆する第３の保護膜を設け、前記第１の保護膜と同じく、膜中のＳｉ−Ｈ結合量が１．０×１０21［個／ｃｍ3］未満の窒化珪素から形成すると共に、当該膜厚を１０ｎｍ以上とすることを特徴とする半導体発光素子の保護膜の作製方法。
【請求項１０】
請求項９に記載の半導体発光素子の保護膜の作製方法において、
前記第２の保護膜を、膜中のＳｉ−ＯＨ結合量が１．３×１０21［個／ｃｍ3］以下の酸化珪素から形成すると共に、当該場合の前記第１の保護膜の膜厚を５ｎｍ以上とすることを特徴とする半導体発光素子の保護膜の作製方法。
【請求項１１】
請求項７から請求項１０のいずれか１つに記載の半導体発光素子の保護膜の作製方法において、
前記複数の電極部の少なくとも１つが銀を含有する金属からなることを特徴とする半導体発光素子の保護膜の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子、半導体発光素子の保護膜及びその作製方法に関する。
【背景技術】
【０００２】
半導体発光素子として、省エネで長寿命を実現できる白色ＬＥＤ（Light Emitting Diode）は、新しい屋内・屋外照明材料として期待されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−０４１４０３号公報
【特許文献２】特開２００７−１８９０９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
現在、省エネと長寿命を両立できる白色ＬＥＤは、省電力タイプに限られている。そのため、低消費電力で長寿命なメリットを生かしつつ、既存照明の置き換えをするには、低出力のＬＥＤチップを複数個使用しなければならず、コストが高くなる原因となっていた。
【０００５】
照明の使用ＬＥＤチップ数を減らすには、１チップあたりの光出力を上げる必要がある。しかしながら、素子に大電力を投入すると、電極部に用いられているＡｇのマイグレーションが加速され、短絡が発生しやすくなり、素子の信頼性が低下する。よって、高出力素子で信頼性を得るためには、Ａｇのマイグレーションを抑制する必要がある。
【０００６】
Ａｇは水分と反応することでマイグレーションが加速するので、Ａｇを水分から守る保護膜をＬＥＤ素子に用いると、マイグレーションが抑制でき、高出力素子の信頼性改善に有効である。一方、この保護膜には、素子内で発生した光を効率よく素子外部まで取り出せるように、高い光透過性が求められる。
【０００７】
ここで、従来例１として、特許文献１のＬＥＤ素子構造を図８に示して、その問題点を説明する。なお、図８中、符号６１は基板、６２はｎ型半導体層、６３は活性層、６４はｐ型半導体層、６５はｐ電極、６６はｐパッド、６７はｎ電極、６８はｎパッド、７１はＳｉＮ膜、７２はＳｉＯ膜である。このｐ電極６５は、Ａｇ／Ｎｉ／Ｐｔからなる多層構造である。又、図中の矢印は、透過光の様子を示している。
【０００８】
図８に示す従来のＬＥＤ素子構造においては、保護膜として、防水性の高いＳｉＮ膜７１をｐ電極６５の周辺部にのみ用い、その後、全体にＳｉＯ膜７２を成膜している。上記素子構造においては、ＳｉＮ膜７１をｐ電極６５の周辺部のみ形成するため、ＳｉＯ膜７２を成膜する前に、全体についたＳｉＮ７１膜を一部除去する工程が必要となり、成膜コストが高くなる。又、ｐ電極６５中のＡｇが半導体側面まで拡散した場合、ＳｉＯ膜７２では防水性が低いため、マイグレーションが進行し易い。又、一般的に、ＳｉＮ膜７１はＳｉＯ膜７２より光の透過率が低いため、ｐ電極６５の周辺で透過率が低くなり、外部への光取出し効率が低下する。
【０００９】
又、従来例２として、特許文献２のＬＥＤ素子構造を図９に示して、その問題点を説明する。なお、図９において、図８と同等の構成については同じ符号を付す。又、図中の矢印は、透過光の様子を示している。但し、符号８１はＳｉＮ膜である。
【００１０】
図９に示す従来のＬＥＤ素子構造においては、保護膜として、素子全体に防水性の高いＳｉＮ膜８１を用いている。上記素子構造においては、素子全体が透過率の低いＳｉＮ膜８１で覆われているため、素子から外部への光取出し効率が低下する。又、ＳｉＮ膜８１は、一般的に、ＳｉＯ膜よりも絶縁耐圧が低いため、絶縁性を確保するには膜厚を厚くする必要があり、成膜に時間がかかり成膜コストが高くなる。
【００１１】
このように、従来のＬＥＤ素子構造においては、高いマイグレーション防止性、高い透過率、低い成膜コストの全てを満たすことが困難であり、高輝度構造の実現には課題があった。
【００１２】
本発明は上記課題に鑑みなされたもので、高いマイグレーション防止性、高い透過率、低い成膜コストの全てを満たす半導体発光素子、半導体発光素子の保護膜及びその作製方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決する第１の発明に係る半導体発光素子の保護膜は、
基板上に形成された複数の半導体層と、前記複数の半導体層の電極となる複数の電極部とを有する半導体発光素子において、当該半導体発光素子を保護する保護膜であって、
前記保護膜として、前記複数の半導体層及び前記複数の電極部の周囲を被覆する第１の保護膜を設けると共に、
前記第１の保護膜を、膜中のＳｉ−Ｈ結合量が１．０×１０21［個／ｃｍ3］未満の窒化珪素としたことを特徴とする。
【００１４】
上記課題を解決する第２の発明に係る半導体発光素子の保護膜は、
上記第１の発明に記載の半導体発光素子の保護膜において、
更に、前記第１の保護膜の周囲を被覆する第２の保護膜を設けると共に、
前記第１の保護膜を、膜厚１０ｎｍ以上とし、
前記第２の保護膜を、酸化珪素としたことを特徴とする。
【００１５】
上記課題を解決する第３の発明に係る半導体発光素子の保護膜は、
上記第２の発明に記載の半導体発光素子の保護膜において、
更に、前記第２の保護膜の周囲を被覆する第３の保護膜を設けると共に、
前記第３の保護膜を、前記第１の保護膜と同じく、膜中のＳｉ−Ｈ結合量が１．０×１０21［個／ｃｍ3］未満の窒化珪素とすると共に、当該膜厚を１０ｎｍ以上としたことを特徴とする。
【００１６】
上記課題を解決する第４の発明に係る半導体発光素子の保護膜は、
上記第３の発明に記載の半導体発光素子の保護膜において、
前記第２の保護膜を、膜中のＳｉ−ＯＨ結合量が１．３×１０21［個／ｃｍ3］以下の酸化珪素とすると共に、当該場合の前記第１の保護膜の膜厚を、５ｎｍ以上としたことを特徴とする。
【００１７】
上記課題を解決する第５の発明に係る半導体発光素子の保護膜は、
上記第１〜第４のいずれか１つの発明に記載の半導体発光素子の保護膜において、
前記複数の電極部の少なくとも１つが銀を含有する金属からなることを特徴とする。
【００１８】
上記課題を解決する第６の発明に係る半導体発光素子は、
上記第１〜第５のいずれか１つの発明に記載の半導体発光素子の保護膜を用いたことを特徴とする。
【００１９】
上記課題を解決する第７の発明に係る半導体発光素子の保護膜の作製方法は、
基板上に形成された複数の半導体層と、前記複数の半導体層の電極となる複数の電極部とを有する半導体発光素子において、当該半導体発光素子を保護する保護膜の作製方法であって、
前記保護膜として、前記複数の半導体層及び前記複数の電極部の周囲を被覆する第１の保護膜を設け、膜中のＳｉ−Ｈ結合量が１．０×１０21［個／ｃｍ3］未満の窒化珪素から形成することを特徴とする。
【００２０】
上記課題を解決する第８の発明に係る半導体発光素子の保護膜の作製方法は、
上記第７の発明に記載の半導体発光素子の保護膜の作製方法において、
前記第１の保護膜を、膜厚１０ｎｍ以上とすると共に、
更に、前記第１の保護膜の周囲を被覆する第２の保護膜を設け、酸化珪素から形成することを特徴とする。
【００２１】
上記課題を解決する第９の発明に係る半導体発光素子の保護膜の作製方法は、
上記第８の発明に記載の半導体発光素子の保護膜の作製方法において、
更に、前記第２の保護膜の周囲を被覆する第３の保護膜を設け、前記第１の保護膜と同じく、膜中のＳｉ−Ｈ結合量が１．０×１０21［個／ｃｍ3］未満の窒化珪素から形成すると共に、当該膜厚を１０ｎｍ以上とすることを特徴とする。
【００２２】
上記課題を解決する第１０の発明に係る半導体発光素子の保護膜の作製方法は、
上記第９の発明に記載の半導体発光素子の保護膜の作製方法において、
前記第２の保護膜を、膜中のＳｉ−ＯＨ結合量が１．３×１０21［個／ｃｍ3］以下の酸化珪素から形成すると共に、当該場合の前記第１の保護膜の膜厚を５ｎｍ以上とすることを特徴とする。
【００２３】
上記課題を解決する第１１の発明に係る半導体発光素子の保護膜の作製方法は、
上記第７〜第１０のいずれか１つの発明に記載の半導体発光素子の製造方法において、
前記複数の電極部の少なくとも１つが銀を含有する金属からなることを特徴とする。
【発明の効果】
【００２４】
本発明によれば、半導体発光素子において、高いマイグレーション防止性、高い透過率、低い成膜コストの全てを満たすことができ、高輝度構造が実現する。
【図面の簡単な説明】
【００２５】
【図１】本発明に係る半導体発光素子の実施形態の一例（実施例１）として、その素子構造を示す断面図である。
【図２】図１に示した半導体発光素子のＳｉＮ膜を形成するプラズマ処理装置の構成図である。
【図３】図１に示した半導体発光素子のＳｉＮ膜における透過率と膜中水素量との関係を示すグラフである。
【図４】本発明に係る半導体発光素子の実施形態の一例（実施例２）として、その素子構造を示す断面図である。
【図５】図４に示した半導体発光素子のＳｉＮ膜と従来のＳｉＮ膜において、その防水性と膜厚との関係を示すグラフである。
【図６】本発明に係る半導体発光素子の実施形態の他の一例（実施例３）として、その素子構造を示す断面図である。
【図７】本発明に係る半導体発光素子の実施形態の他の一例（実施例４）として、その素子構造を示す断面図である。
【図８】従来のＬＥＤ素子構造を示す断面図である。
【図９】従来の他のＬＥＤ素子構造を示す断面図である。
【発明を実施するための形態】
【００２６】
以下、本発明に係る半導体発光素子、半導体発光素子の保護膜及びその作製方法について、その実施形態のいくつかを図１〜図７を参照して説明する。なお、以下に示す実施例では、半導体発光素子としてＬＥＤを用いた例について説明する。
【００２７】
（実施例１）
図１は、本実施例のＬＥＤの素子構造を示す断面図である。又、図中の矢印は、透過光の様子を示している。
【００２８】
本実施例のＬＥＤは、サファイアからなる基板１１上に、ｎ型ＧａＮからなるｎ型半導体層１２、ＧａＮとＩｎＧａＮを交互に積層した多重量子井戸構造からなる活性層１３、ｐ型ＧａＮからなるｐ型半導体層１４が順次積層された半導体層の素子構造である。なお、ｎ型半導体層１２、ｐ型半導体層１４は、各々、ｎ型コンタクト層、ｐ型コンタクト層を含む構造となっている。
【００２９】
そして、積層されたｐ型半導体層１４、活性層１３及びｎ型半導体層１２の一部を、エッチングにより除去することにより、ｎ型半導体層１２のｎ型コンタクト層を露出し、その露出した部分に、半導体層側からＷ／Ｐｔを順次積層して、ｎ電極１７を形成する。一方、ｐ型半導体層１４のｐ型コンタクト層の上面には、半導体層側からＡｇ／Ｎｉ／Ｐｔ順次積層して、ｐ電極１５を形成している。又、バンプ形成のため、ｐ電極１５上には、Ａｕからなるｐパッド１６を形成し、ｎ電極１７上には、Ａｕからなるｎパッド１８を形成している。このように、ｐ電極１５及びｐパッド１６、そして、ｎ電極１７及びｎパッド１８を、各々、積層した半導体層に対する電極部としている。
【００３０】
上述した素子構造において、ｐパッド１６及びｎパッド１８におけるバンプのための開口部を除き、半導体層（ｎ型半導体層１２、活性層１３及びｐ型半導体層１４）及び電極部（ｐ電極１５及びｐパッド１６、ｎ電極１７及びｎパッド１８）の周囲を被覆するように、ＳｉＮ膜２１（第１の保護膜）を積層している。このＳｉＮ膜２１は、絶縁性を有し、透過率の高いＳｉＮからなり、この１つの層で保護膜を形成している。このように、Ａｇを含有するｐ電極１５の周囲だけでなく、素子全体の周囲を、ＳｉＮ膜２１により保護する構造となる。
【００３１】
前述したように、ＳｉＮからなる保護膜は、通常、防水性は高いが、透過率が低く、絶縁耐圧が劣るという問題がある。
【００３２】
そこで、本実施例においては、ＳｉＮ膜２１を、図２に示す、高密度プラズマを用いたプラズマＣＶＤ装置により形成しており、これにより、ＳｉＮ膜でありながら、ＳｉＯ膜と同等の高い透過率を持つ膜質とすることができる。
【００３３】
ここで、図２を参照して、ＳｉＮ膜２１を形成するためのプラズマＣＶＤ装置１００を説明する。
【００３４】
図２に示すように、プラズマＣＶＤ装置１００は、高い真空度を維持する真空容器１０１を備えている。この真空容器１０１は、筒状容器１０２と天井板１０３からなり、筒状容器１０２の上部に天井板１０３を取り付けることで、外気から密閉された空間を形成している。真空容器１０１には、真空容器１０１の内部を真空状態にする真空装置１０４が設置されている。
【００３５】
天井板１０３の上部にはプラズマを生成させるＲＦアンテナ１０５が設置されている。このＲＦアンテナ１０５には、整合器１０６を介して高周波電源であるＲＦ電源１０７が接続されている。即ち、ＲＦ電源１０７から供給されたＲＦパワーはＲＦアンテナ１０５によりプラズマに供給される。
【００３６】
筒状容器１０２の側壁の上部には、成膜する膜の原料となる原料ガスや不活性ガスを真空容器１０１内に供給するガス供給管１０８が設置されている。ガス供給管１０８には原料ガスや不活性ガスの供給量を制御するガス供給量制御器が設置されている。本実施例では、原料ガスとして、ＳｉＨ4、Ｎ2等を、不活性ガスとして、Ａｒ等を供給している。これらのガスの供給により、真空容器１０１の内部上方には、ＳｉＨ4、Ｎ2及びＡｒ等のプラズマが生成されることとなる。
【００３７】
筒状容器１０２内の下方には、成膜対象である基板１０９を保持する基板支持台１１０が設置されている。この基板支持台１１０は、基板１０９を保持する基板保持部１１１と、この基板保持部１１１を支持する支持軸１１２とにより構成されている。基板保持部１１１の内部には加熱のためのヒータ１１３が設置されており、このヒータ１１３はヒータ制御装置１１４により温度が調整されている。これにより、プラズマ処理中の基板１０９の温度を、例えば、３００℃に制御することができる。
【００３８】
支持軸１１２には、上下駆動機構（図示省略）が設けられており、図２に示すように、高密度のプラズマ領域から基板１０９を離すこと、つまり、高密度プラズマの影響を受けない位置に基板１０９を配置可能になっている。具体的には、基板保持部１１１は、天井板１０３の下面からの距離が５ｃｍ〜３０ｃｍとなる位置に移動可能であり、例えば、生成されたプラズマ中心から１０ｃｍ以上離れた位置に基板１０９を配置する。このような配置とすることにより、後述の図３に示すように、膜中水素量が少ないＳｉＮ膜を形成することができる。又、このＳｉＮ膜は、一般的なプラズマＣＶＤ装置で成膜したＳｉＮ膜と比較して、プラズマダメージも低く、絶縁耐圧も約３０％高いという優れた特徴を有している。
【００３９】
そして、上述したプラズマＣＶＤ装置１００には、ＲＦ電源１０７によるＲＦパワーと、真空装置１０４による圧力と、ヒータ制御装置１１４による基板温度と、ガス供給量制御器によるガス供給量と、上下駆動機構による基板位置とを、各々制御可能な主制御装置１１９が設置されている。ここで、図２中の一点鎖線は、主制御装置１１９からＲＦ電源１０７、真空装置１０４、ヒータ制御装置１１４、ガス供給量制御器へ制御信号を送信するための信号線を意味している。
【００４０】
上述したプラズマＣＶＤ装置１００において、主制御装置１１９により、ＲＦパワー、圧力、成膜温度、ガス供給量及び基板位置を制御することで、本実施例でのＳｉＮ膜の成膜が可能となるが、プラズマＣＶＤ装置１００では、プラズマ中心から離れた位置に基板１０９を配置しているので、ＳｉＮ膜でありながら、ＳｉＯ膜と同等の高い透過率を持つ膜質とすることができる。
【００４１】
ここで、図３のグラフを参照して、本実施例におけるＳｉＮ膜２１が、ＳｉＮ膜でありながら、ＳｉＯ膜と同等の高い透過率を持つことを説明する。なお、比較のため、一般的なプラズマＣＶＤ装置で成膜したＳｉＮを比較例として示している。又、ここでは、膜厚を、保護膜としての最低限の強度を有する４００ｎｍとしており、波長３５０ｎｍで評価した。
【００４２】
ＳｉＮ膜中の水素量をＩＲ分析（赤外線分析、例えば、ＦＴＩＲ等）により確認してみると、図３に示すように、Ｓｉ−Ｈ結合量（２１４０ｃｍ-1付近に発生するＳｉ−Ｈ結合のピーク面積から求めたもの）と透過率には相関があり、Ｓｉ−Ｈ結合量を少なくすると、透過率が高い膜となることがわかる。ところが、一般的なプラズマＣＶＤ装置で成膜したＳｉＮ膜（比較例）では、一番よいプロセス条件でも、Ｓｉ−Ｈ結合量が２．０×１０22［個／ｃｍ3］以上となっており、その透過率は８８％程度に留まっている。これに対し、本実施例におけるＳｉＮ膜２１では、Ｓｉ−Ｈ結合量を、その２．０×１０22［個／ｃｍ3］より小さくすることができ、透過率も高くすることができる。特に、Ｓｉ−Ｈ結合量が１．０×１０21［個／ｃｍ3］未満の場合には、その透過率も９８％以上を達成できている。これは、一般的なプラズマＣＶＤ装置で成膜したＳｉＮ膜と比較して、膜中の水素、つまり、不純物が少ないことを意味し、そのため、膜自体の消衰係数ｋが０．００５以下と極めて低く、その結果、高い透過率が得られていると考えられる。
【００４３】
又、ＳｉＮ膜２１の膜厚は、素子を物理的に保護可能な膜厚、つまり、素子の半導体層に傷をつけさせない膜厚としており、具体的には、一般的なＬＥＤで使用されている４００〜１０００ｎｍとしている。このような範囲の膜厚において、ＳｉＮ膜２１は、後述する図５からわかるように、十分な防水性を有し、又、前述したように、絶縁耐圧も高く、透過率も高いという特性を有する。
【００４４】
従って、上記素子構造においては、ごく一部（パッド開口部）を除き、素子全体がＳｉＮ膜２１に覆われているので、素子の側壁において、内部への水分の侵入を防いで、ｐ電極１５中のＡｇのマイグレーションを抑制することができ、高いマイグレーション防止性が得られる。又、膜自体の絶縁耐圧が高いので、ＳｉＮ膜２１の膜厚を従来のように厚くする必要がなく、又、そのエッチングも不要であるので、成膜コストを抑えることができる。
【００４５】
マイグレーション防止性、透過率、成膜コスト及び高輝度構造の実現性について、前述した従来例１、従来例２と比較すると、表１に示すようになる。なお、表１においては、後述する実施例２、実施例３、実施例４も併記している。
【００４６】
【表１】
2011233784.tif 000003
【００４７】
表１に示すように、本実施例におけるマイグレーション防止性は、素子全体がＳｉＮ膜２１に覆われているので、従来例１より高く、従来例２と同等であり、素子の信頼性が向上する。
【００４８】
又、本実施例における透過率は、膜厚５００ｎｍ、光の波長３５０ｎｍの条件で比較した場合、その保護膜全体の透過率は９９．６％である。これは、従来例２より高く、従来例１と略同等であり（ｐ電極付近の透過率も考慮した場合）、光取出し効率が改善する。
【００４９】
又、本実施例における成膜コストは、通常のＳｉＮ膜より絶縁耐圧が高く、保護膜全体の厚みを薄くできるので、エッチング工程が必要な従来例１や膜厚が厚くなる従来例２より、低くなっている。
【００５０】
このように、本実施例では、高いマイグレーション防止性と高い透過率、そして、低い成膜コストの全てをみたすことが可能となり、高輝度構造の実現性が従来と比べ向上した。
【００５１】
（実施例２）
図４は、本実施例のＬＥＤの素子構造を示す断面図である。なお、図４において、実施例１（図１参照）で示した構成と同等の構成については同じ符号を付し、重複する説明は省略する。又、図中の矢印は、透過光の様子を示している。
【００５２】
本実施例のＬＥＤは、半導体層の素子構造は、実施例１（図１参照）で示したＬＥＤと同等の構成である。又、実施例１と同様に、ｐパッド１６及びｎパッド１８におけるバンプのための開口部を除き、半導体層及び電極部の周囲を被覆するように、保護膜を形成しているが、この保護膜の構成が、実施例１とは相違する。
【００５３】
具体的には、保護膜として、絶縁性を有し、透過率の高いＳｉＮからなるＳｉＮ膜３１（第１の保護膜）と、絶縁性を有するＳｉＯからなるＳｉＯ膜３２（第２の保護膜）とを順次積層している。つまり、第１層目をＳｉＮ膜３１、第２層目をＳｉＯ膜３２とした２層構造の保護膜を形成している。このように、Ａｇを含有するｐ電極１５の周囲だけでなく、素子全体の周囲を、ＳｉＮ膜３１及びＳｉＯ膜３２の２層構造により保護する構造となる。
【００５４】
これらのＳｉＮ膜３１、ＳｉＯ膜３２のうち、ＳｉＮ膜３１は、図２で示したプラズマＣＶＤ装置により形成されている。一方、ＳｉＯ膜３２は、図２で示したプラズマＣＶＤ装置でもよいが、通常のプラズマＣＶＤ法（装置）でもよく、特に、高密度プラズマを用いたプラズマＣＶＤ法（装置）が好適である。なお、同様のＳｉＯ膜を形成できれば、他の方法、例えば、スパッタリング法（装置）、真空蒸着法（装置）等を用いることもできる。
【００５５】
前述したように、ＳｉＮからなる保護膜は、通常、防水性は高いが、透過率が低く、絶縁耐圧が劣るという問題がある。
【００５６】
そこで、本実施例においては、ＳｉＮ膜３１を、図３で説明したように、透過率を高くすると共に、防水性を保てる膜厚としている。更に、このＳｉＮ膜３１の外側に、防水性は劣るが、透過率が高く、絶縁耐圧が高いＳｉＯ膜３２を積層する構造としている。
【００５７】
ここで、図５のグラフを参照して、ＳｉＮ膜３１における防水性と膜厚の関係を説明する。図５では、比較例として、一般的なプラズマＣＶＤ装置で成膜したＳｉＮにおける防水性と膜厚のグラフを点線で併記した。なお、図５における防水性とは、サンプルとして、コバルト−鉄の膜上に、評価対象のＳｉＮ膜、膜中水分量の多いＳｉＯ膜を順次形成し、形成したサンプルにおいて、コバルト−鉄の磁化劣化を測定することで、評価対象のＳｉＮ膜の防水性を評価したものである。
【００５８】
図５のグラフに示すように、比較例では、ＳｉＮ膜の膜厚が３５ｎｍ未満の場合は、膜厚が薄くなるに従って、防水性が低下しているが、ＳｉＮ膜の膜厚が３５ｎｍ以上の場合は、防水性が良好であることがわかる。一方、本実施例では、ＳｉＮ膜の膜厚が１０ｎｍ未満の場合は、膜厚が薄くなるに従って、防水性が低下しているが、ＳｉＮ膜の膜厚が１０ｎｍ以上の場合は、防水性が良好であることがわかる。このように、比較例では、３５ｎｍ以上でなければ、良好な防水性は得られなかったが、本実施例では、ＳｉＮ膜３１の膜厚を１０ｎｍ以上とすることで、良好な防水性を得ることができる。つまり、ＳｉＮ膜３１において、１０ｎｍ以上が、防水性を保てる膜厚となる。
【００５９】
又、ＳｉＯ膜３２は、ＳｉＮ膜３１との合計の膜厚が、素子を物理的に保護可能な膜厚、つまり、素子の半導体層に傷をつけさせない膜厚としている。具体的には、合計の膜厚を、一般的なＬＥＤで使用されている４００〜１０００ｎｍとしている。
【００６０】
上記素子構造においては、ごく一部（パッド開口部）を除き、素子全体がＳｉＮ膜３１に覆われているので、素子の側壁において、内部への水分の侵入を防いで、ｐ電極１５中のＡｇのマイグレーションを抑制することができ、高いマイグレーション防止性が得られる。又、ＳｉＮ膜３１の膜厚を厚くする必要もなく、そのエッチングも不要であるので、成膜コストを抑えることができる。
【００６１】
そして、表１に示すように、本実施例におけるマイグレーション防止性は、素子全体がＳｉＮ膜３１に覆われているので、従来例１より高く、素子の信頼性が向上する。
【００６２】
又、本実施例における透過率は、膜厚５００ｎｍ、光の波長３５０ｎｍの条件で比較した場合（本実施例のＳｉＮ膜３１の膜厚は３５ｎｍ、その透過率９９．９％）、その保護膜全体の透過率は９９．９％である。これは、従来例２より高く、従来例１と略同等であり（ｐ電極付近の透過率も考慮した場合）、又、実施例１より高く、光取出し効率が改善する。
【００６３】
又、本実施例における成膜コストは、ＳｉＯ膜３２の積層により、絶縁耐圧が高く、保護膜全体の厚みを薄くできるので、エッチング工程が必要な従来例１や膜厚が厚くなる従来例２より、低くなっており、又、実施例１と同等である。
【００６４】
このように、本実施例では、高いマイグレーション防止性と高い透過率、そして、低い成膜コストの全てをみたすことが可能となり、高輝度構造の実現性が従来と比べ向上した。
【００６５】
（実施例３）
図６は、本実施例のＬＥＤの素子構造を示す断面図である。なお、図６において、実施例１（図１参照）で示した構成と同等の構成については同じ符号を付し、重複する説明は省略する。又、図中の矢印は、透過光の様子を示している。
【００６６】
本実施例のＬＥＤは、半導体層の素子構造は、実施例１（図１参照）で示したＬＥＤと同等の構成である。又、実施例１と同様に、ｐパッド１６及びｎパッド１８におけるバンプのための開口部を除き、半導体層及び電極部の周囲を被覆するように、保護膜を形成しているが、この保護膜の構成が、実施例１、実施例２とは相違する。
【００６７】
具体的には、保護膜として、絶縁性を有し、透過率の高いＳｉＮからなるＳｉＮ膜４１（第１の保護膜）と、絶縁性を有するＳｉＯからなるＳｉＯ膜４２（第２の保護膜）と、絶縁性を有し、透過率の高いＳｉＮからなるＳｉＮ膜４３（第３の保護膜）とを順次積層している。つまり、第１層目をＳｉＮ膜４１、第２層目をＳｉＯ膜４２、第３層目をＳｉＮ膜４３とした３層構造の保護膜を形成している。このように、Ａｇを含有するｐ電極１５の周囲だけでなく、素子全体の周囲を、ＳｉＮ膜４１、ＳｉＯ膜４２及びＳｉＮ膜４３の３層構造により保護する構造となる。
【００６８】
これらのＳｉＮ膜４１、ＳｉＯ膜４２及びＳｉＮ膜４３のうち、ＳｉＮ膜４１、４３は、図２で示したプラズマＣＶＤ装置により形成されている。一方、ＳｉＯ膜４２は、図２で示したプラズマＣＶＤ装置でもよいが、通常のプラズマＣＶＤ法（装置）でもよく、特に、高密度プラズマを用いたプラズマＣＶＤ法（装置）が好適である。なお、同様のＳｉＯ膜を形成できれば、他の方法、例えば、スパッタリング法（装置）、真空蒸着法（装置）等を用いることもできる。
【００６９】
前述したように、ＳｉＮからなる保護膜は、通常、防水性は高いが、透過率が低く、絶縁耐圧が劣るという問題がある。又、ＳｉＯからなる保護膜は、元々水を通しやすく、更に、保持もしやすいため、膜中に一度水分を多く含むと、水分の供給源となり、その内側にＳｉＮからなる保護膜を形成しても、その膜厚が薄いと、僅かではあるが、保護膜を透過して、素子側に水が浸入する問題がある。
【００７０】
そこで、本実施例においては、ＳｉＮ膜４１を、図３で説明したように、透過率を高くすると共に、図５で説明したように、防水性を保てる膜厚１０ｎｍ以上としている。更に、このＳｉＮ膜４１の外側に、防水性は劣るが、透過率が高く、絶縁耐圧が高いＳｉＯ膜４２を積層し、更に、ＳｉＯ膜４２の外側に、透過率が高く、防水性を保てる膜厚１０ｎｍ以上のＳｉＮ膜４３を積層する構造としている。
【００７１】
又、ＳｉＯ膜４２は、ＳｉＮ膜４１及びＳｉＮ膜４３との合計の膜厚が、素子を物理的に保護可能な膜厚、つまり、素子の半導体層に傷をつけさせない膜厚としている。具体的には、合計の膜厚を、一般的なＬＥＤで使用されている４００〜１０００ｎｍとしている。
【００７２】
上記素子構造においては、ごく一部（パッド開口部）を除き、素子全体がＳｉＮ膜４１に覆われているので、素子の側壁において、内部への水分の侵入を防いで、ｐ電極１５中のＡｇのマイグレーションを抑制することができ、高いマイグレーション防止性が得られる。更に、本実施例の場合、ＳｉＯ膜４２の外側に更にＳｉＮ膜４３を設けているので、保護膜内部、特に、ＳｉＯ膜４２の内部に侵入する水分を低減することができ、そのため、素子側に侵入する水分を低減することができる。その結果、実施例１、実施例２に比べて、更に、マイグレーション防止性を向上させることができた。又、ＳｉＮ膜４１、４３の膜厚を従来のように厚くする必要もなく、そのエッチングも不要であるので、成膜コストを抑えることができる。
【００７３】
そして、表１に示すように、本実施例におけるマイグレーション防止性は、従来例１より高く、又、実施例２よりも高く、素子の信頼性が更に向上する。
【００７４】
又、本実施例における透過率は、膜厚５００ｎｍ、光の波長３５０ｎｍの条件で比較した場合（本実施例のＳｉＮ膜４１、４３の膜厚は３５ｎｍ、その透過率９９．９％）、保護膜全体の透過率は９９．９％である。この透過率は、従来例２より高く、従来例１と略同等であり（ｐ電極付近の透過率も考慮した場合）、又、実施例１より高く、実施例２と同等であり、光取出し効率が改善する。これは、実施例２と同様に、透過率の低いＳｉＮ膜４１、４３の膜厚が保護膜全体の膜厚に対し薄く、透過率の高いＳｉＯ膜４２の膜厚が厚いため、保護膜全体で高い透過率を得ることができるからである。
【００７５】
又、本実施例における成膜コストは、ＳｉＮ膜４３を更に積層するので、実施例２よりは若干高くなるが、保護膜全体としては、ＳｉＯ膜４２の積層により、絶縁耐圧が高く、保護膜全体の厚みを薄くできるので、エッチング工程が必要な従来例１や膜厚が厚くなる従来例２より、低くなっている。
【００７６】
このように、本実施例では、高いマイグレーション防止性と高い透過率、そして、低い成膜コストの全てをみたすことが可能となり、高輝度構造の実現性が従来と比べ向上した。
【００７７】
（実施例４）
図７は、本実施例のＬＥＤの素子構造を示す断面図である。なお、図７において、実施例１（図１参照）で示した構成と同等の構成については同じ符号を付し、重複する説明は省略する。又、図中の矢印は、透過光の様子を示している。
【００７８】
本実施例のＬＥＤは、半導体層の素子構造は、実施例１（図１参照）で示したＬＥＤと同等の構成である。又、実施例１と同様に、ｐパッド１６及びｎパッド１８におけるバンプのための開口部を除き、半導体層及び電極部の周囲を被覆するように、保護膜を形成しているが、この保護膜の構成が、実施例１、実施例２とは相違する。更に、実施例３とは、ＳｉＯ膜の膜質が相違する。
【００７９】
具体的には、保護膜として、絶縁性を有し、透過率の高いＳｉＮからなるＳｉＮ膜５１（第１の保護膜）と、絶縁性を有し、膜中水分量が少ないＳｉＯからなるＳｉＯ膜５２（第２の保護膜）と、絶縁性を有し、透過率の高いＳｉＮからなるＳｉＮ膜５３（第３の保護膜）とを順次積層している。つまり、第１層目をＳｉＮ膜５１、第２層目をＳｉＯ膜５２、第３層目をＳｉＮ膜５３とした３層構造の保護膜を形成している。このように、Ａｇを含有するｐ電極１５の周囲だけでなく、素子全体の周囲を、ＳｉＮ膜５１、ＳｉＯ膜５２及びＳｉＮ膜５３の３層構造により保護する構造となる。
【００８０】
これらのＳｉＮ膜５１、ＳｉＯ膜５２及びＳｉＮ膜５３のうち、ＳｉＮ膜５１、５３は、図２で示したプラズマＣＶＤ装置により形成されている。一方、ＳｉＯ膜５２は、通常のプラズマＣＶＤ法（装置）で形成されており、特に、高密度プラズマを用いたプラズマＣＶＤ法（装置）、例えば、図２に示したようにプラズマＣＶＤ装置が好適である。なお、同様のＳｉＯ膜を形成できれば、他の方法、例えば、スパッタリング法（装置）、真空蒸着法（装置）等を用いることもできる。
【００８１】
前述したように、ＳｉＮからなる保護膜は、通常、防水性は高いが、透過率が低く、絶縁耐圧が劣るという問題がある。又、ＳｉＯからなる保護膜は、元々水を通しやすく、更に、保持もしやすいため、膜中に一度水分を多く含むと、水分の供給源となり、その内側にＳｉＮからなる保護膜を形成しても、その膜厚が薄いと、僅かではあるが、保護膜を透過して、半導体層側に水が浸入する問題がある。
【００８２】
そこで、本実施例においては、ＳｉＮ膜５１、ＳｉＯ膜５２及びＳｉＮ膜５３の３層構造において、ＳｉＯ膜５２として、膜中水分量が少ないＳｉＯ膜を用いている。即ち、ＳｉＯ膜として、Ｓｉ−ＯＨ結合量（３７３８ｃｍ-1付近に発生するＳｉ−ＯＨ結合のピーク面積から求めたもの）が、ＩＲ分析の測定により、１．３×１０21［個／ｃｍ3］以下となる膜質とすれば、昇温脱離ガス分析（ＴＤＳ：Thermal Desorption Spectroscopy）の測定でも、膜中の水分量は十分低い値を示す。下記表２に、実施例２、実施例３で用いた通常のＳｉＯ膜と本実施例で用いる低水分量のＳｉＯ膜との比較を示す。通常のＳｉＯ膜のＳｉ−ＯＨ結合量及び水分量は、２．６×１０21［個／ｃｍ3］であるのに対して、本実施例の低水分ＳｉＯ膜では、共に、その１／２の量となっている。
【００８３】
【表２】
2011233784.tif 000004
【００８４】
実施例３においては、第３層にＳｉＮ膜４３を設けているので、ＳｉＯ膜４２への外部からの水侵入はほとんどなくなったが、ＳｉＯ膜４２はもともと水分を多く含むため、ＳｉＯ膜４２から素子側への水分拡散を防止する第１層のＳｉＮ膜４１の膜厚を薄くすることができなかった。これに対して、表２に示すように、本実施例でのＳｉＯ膜の膜中水分量は、通常のＳｉＯ膜の１／２となるので、素子側への水分拡散を防止するＳｉＮ膜５１を薄くすること、具体的には、図２で説明した防水性を保てる最低膜厚１０ｎｍを、その１／２である５ｎｍとすることができ、これにより、実施例３より高い透過率を得ることができる。
【００８５】
そして、本実施例においても、ＳｉＮ膜５１の外側に、透過率が高く、絶縁耐圧が高いＳｉＯ膜５２を積層し、更に、ＳｉＯ膜５２の外側に、ＳｉＮ膜５３を積層する３層構造としているが、ＳｉＮ膜５１を、図３で説明したように、透過率を高くすると共に、ＳｉＯ膜５２の膜中水分量が少ないので、上述したように、膜厚５ｎｍ以上としている。更に、ＳｉＯ膜５２の外側に、透過率が高く、防水性を保てる膜厚１０ｎｍ以上のＳｉＮ膜５３を積層する構造としている。
【００８６】
又、ＳｉＮ膜５１、ＳｉＯ膜５２及びＳｉＮ膜５３との合計の膜厚が、素子を物理的に保護可能な膜厚、つまり、素子の半導体層に傷をつけさせない膜厚としており、具体的には、合計の膜厚を、一般的なＬＥＤで使用されている４００〜１０００ｎｍとしている。
【００８７】
上記素子構造においては、ごく一部（パッド開口部）を除き、素子全体がＳｉＮ膜５１に覆われているので、素子の側壁において、内部への水分の侵入を防いで、ｐ電極１５中のＡｇのマイグレーションを抑制することができ、高いマイグレーション防止性が得られる。本実施例の場合、ＳｉＮ５１の膜厚は、実施例３のＳｉＮ膜４１より薄いが、上述したように、ＳｉＯ膜５２自体の膜中水分が少ないので、十分に高いマイグレーション防止性が得られる。更に、本実施例の場合、ＳｉＯ膜５２自体の膜中水分量が低く、その外側に更にＳｉＮ膜５３を設けているので、保護膜内部、特に、ＳｉＯ膜５２の内部に侵入する水分を低減することができ、そのため、素子側に侵入する水分を低減することができる。その結果、実施例２に比べて、更に、マイグレーション防止性を向上させることができた。又、ＳｉＮ膜５１、５３の膜厚を従来のように厚くする必要もなく、そのエッチングも不要であるので、成膜コストを抑えることができる。
【００８８】
そして、表１に示すように、本実施例におけるマイグレーション防止性は、従来例１より高く、又、実施例２よりも高く、素子の信頼性が更に向上する。
【００８９】
又、本実施例における透過率は、膜厚５００ｎｍ、光の波長３５０ｎｍの条件で比較した場合（本実施例のＳｉＮ膜５１、５３の膜厚は３５ｎｍ、その透過率９９．９％）、保護膜全体の透過率は９９．９％である。この透過率は、従来例２より高く、従来例１と略同等であり（ｐ電極付近の透過率も考慮した場合）、又、実施例１より高く、実施例２、３と同等であり、光取出し効率が改善する。これは、実施例２、実施例３と同様に、透過率の低いＳｉＮ膜５１、５３の膜厚が保護膜全体の膜厚に対し薄く、透過率の高いＳｉＯ膜５２の膜厚が厚いため、保護膜全体で高い透過率を得ることができるからである。
【００９０】
又、本実施例における成膜コストは、ＳｉＮ膜５３を更に積層するので、実施例２よりは若干高くなるが、ＳｉＮ膜５１の膜厚が薄いので、実施例３よりは若干低い。保護膜全体としては、ＳｉＯ膜５２の積層により、絶縁耐圧が高く、保護膜全体の厚みを薄くできるので、エッチング工程が必要な従来例１や膜厚が厚くなる従来例２より、低くなっている。
【００９１】
このように、本実施例では、高いマイグレーション防止性と高い透過率、そして、低い成膜コストの全てをみたすことが可能となり、高輝度構造の実現性が従来と比べ向上した。
【００９２】
なお、上記実施例１〜４において、ＬＥＤの半導体層の材料、構成は、上述した構成に限らず、他の材料、構成でもよい。例えば、各半導体層は、III族原子であるＩｎ、Ａｌ、Ｇａ等とＶ族原子であるＮとからなる窒化物半導体等でもよい。又、活性層１３は、多重量子井戸構造に限らず、単一の量子井戸構造や歪量子井戸構造等でもよい。又、基板１１も、サファイア基板に限らず、ＧａＮ基板などでもよい。又、各半導体層の製造方法も、公知の製造方法、例えば、有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）や有機金属化学気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）等を用いることができる。
【００９３】
又、ｐ電極１５は多層構造となっているが、マイグレーションのおそれがあるＡｇ、Ｃｕ等の金属を含んでいれば、Ｎｉ、Ｐｔ以外の他の金属を含む構成でもよい。又、その製造方法は、公知の製造方法、例えば、スパッタリング法や真空蒸着法等を用いることができ、積層後、例えば、リフトオフ法によって、所望のパターンに形成している。従来は、Ａｇ等のマイグレーションを考慮して、Ａｇ層等の上下の層を他の金属で構成する多層構造（サンドイッチ構造）とすることがあったが、上記実施例１〜４の保護膜で素子全体を覆っているので、このようなサンド構造を必ずしも採用しなくても、Ａｇ等のマイグレーションを十分に抑制可能である。
【００９４】
又、ｐパッド１６、ｎ電極１７、ｎパッド１８は、単層構造又は多層構造となっており、その製造方法は、ｐ電極１５と同様に、公知の製造方法、例えば、スパッタリング法や真空蒸着法等を用いることができ、積層後、例えば、リフトオフ法によって、所望のパターンに形成している。
【００９５】
なお、窒化珪素は、代表的なものとして、Ｓｉ3Ｎ4があり、その組成比に応じて、ＳｉxＮyと表記することもあるが、ここでは表記を簡単にするため、ＳｉＮと記載した。同様に、酸化珪素は、代表的なものとして、ＳｉＯ2があり、その組成比に応じて、ＳｉxＯyと表記することもあるが、ここでは表記を簡単にするため、ＳｉＯと記載した。
【産業上の利用可能性】
【００９６】
本発明は、半導体発光素子に適用するものであり、特に、白色ＬＥＤに好適なものである。
【符号の説明】
【００９７】
１１  基板
１２  ｎ型半導体層
１３  活性層
１４  ｐ型半導体層
１５  ｐ電極（電極部）
１６  ｐパッド（電極部）
１７  ｎ電極（電極部）
１８  ｎパッド（電極部）
２１、３１、４１、５１  ＳｉＮ膜（第１の保護膜）
３２、４２、５２  ＳｉＯ膜（第２の保護膜）
４３、５３  ＳｉＮ膜（第３の保護膜）
【図１】
2011233784.tif 000005
【図２】
2011233784.tif 000006
【図３】
2011233784.tif 000007
【図４】
2011233784.tif 000008
【図５】
2011233784.tif 000009
【図６】
2011233784.tif 000010
【図７】
2011233784.tif 000011
【図８】
2011233784.tif 000012
【図９】
2011233784.tif 000013