(57)【要約】【課題】半導体チップの表面に接着層を介してガラス基板を貼り合わせる半導体装置において、フォトダイオード上に形成された絶縁膜の窪み部に気泡を内包しないように接着層を充填する事が課題となる。【解決手段】その上部に層間絶縁膜からなる窪み部１９を有するフォトダイオード４０とＮＰＮバイポーラトランジスタ３０等からなる光電子集積回路が形成された半導体チップ５０において、一般的にはフォトダイオード４０上の窪み部１９領域及びダイシング領域２１以外を遮光膜１７で被覆する。本発明では、更に窪み部１９から該窪み部１９の外側に向かって延在する遮光膜１７の開口路２０を形成することにより課題の解決を図った。【選択図】  図１
2011233673.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオードを内蔵する光電子集積回路が形成された半導体チップにおいて
前記フォトダイオードの受光領域上の絶縁膜をエッチングして形成された所定の深さの窪み部と、
前記窪み部上と前記半導体チップの端部となるダイシング領域が開口され、且つ前記窪み部から該窪み部の外側に向かって延在する開口路を有する遮光膜と、
前記ダイシング領域近傍に前記光電子集積回路と接続されて形成されたパッド電極と、
前記半導体チップの表面に接着層を介して接着された支持基板と、
前記パッド電極に接続される裏面配線電極と、を具備することを特徴とする半導体装置。
【請求項２】
前記開口路が前記遮光膜の除去された領域直下の層間絶縁膜内まで延在することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記フォトダイオードが青色光に対応できることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記支持基板がガラス基板であることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
【請求項５】
フォトダイオードを内蔵する光電子集積回路が形成された半導体チップにおいて
前記フォトダイオードの受光領域上の絶縁膜をエッチングして所定の深さの窪み部を形成する工程と、
前記窪み部上と前記半導体チップの端部となるダイシング領域が開口され、且つ前記窪み部から該窪み部の外側に向かって延在する開口路を有する遮光膜を形成する工程と、
前記ダイシング領域近傍に前記光電子集積回路と接続されたパッド電極を形成する工程と、
前記半導体チップの表面に接着層を介して接着された支持基板を形成する工程と、
前記パッド電極に接続される裏面配線電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記開口路が前記遮光膜の除去された領域直下の層間絶縁膜内まで延在して形成された事を特徴とする請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）型の半導体装置及びその製造方法に関し、特に半導体基板の表面上に接着層を介して支持基板を接着する半導体装置及びその製造方法に係るものである。
【背景技術】
【０００２】
携帯機器等の軽薄短小化の流れの中、三次元実装技術としてのＣＳＰ技術は確固たる地位を築いている。ＣＳＰとは半導体チップの外形寸法と同程度のサイズからなる外形寸法を有する小型パッケージを言う。
【０００３】
ＣＳＰ型半導体装置の中で、イメージセンサ等の受光素子とその出力を制御等する制御回路等からなる光電子集積回路をＣＳＰとする半導体装置について以下に図６に基づいて簡単に説明する。図６Ａは該半導体装置の表面側の斜視図であり、図６Ｂは該半導体装置の裏面側の斜視図である。
【０００４】
半導体装置１０１は第1及び第２のガラス基板１０２、１０３の間に半導体チップ１０４がエポキシ樹脂１０５ａ、１０５ｂを介して封止されている。第２のガラス基板１０３の一主面上、即ち該半導体装置１０１の裏面上には、ボール状の導電端子１０６が格子状に複数配置されている。
【０００５】
この導電端子１０６は、第２の配線１１０を介して半導体チップ１０４へと接続される。複数の第２の配線１１０には、それぞれ半導体チップ１０４の内部から引き出されたアルミニューム配線が接続されており、各導電端子１０６と半導体チップ１０４との電気的接続がなされている。
【０００６】
半導体装置１０１の断面構造について図７に基づいて更に詳しく説明する。同図はダイシングラインに沿って、個々の半導体チップ１０４に分割された半導体装置１０１の断面図を示している。
【０００７】
イメージセンサ等の受光素子が形成された半導体チップ１０４の表面に配置された絶縁膜１０８上に該イメージセンサ等と接続する第１の配線１０７が設けられている。この半導体チップ１０４は樹脂１０５ａによって第１のガラス基板１０２と接着されている。また、この半導体チップ１０４の裏面は、樹脂１０５ｂによって第２のガラス基板１０３と接着されている。
【０００８】
そして、第１の配線１０７の一端は第２の配線１１０と接続されている。この第２の配線１１０は、第１の配線１０７の一端から第２のガラス基板１０３の表面に延在している。そして、第２のガラス基板１０３上に延在した第２の配線１１０上にボール状の導電端子１０６が形成されＣＳＰ型の半導体装置１０１が完成する。
【０００９】
イメージセンサ等の受光素子を内蔵するＣＳＰ型の半導体装置については多数の先行技術文献が存在するが以下の特許文献１にも開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特表２００２−５１２４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述の特許文献1には、半導体チップ１０４と第1のガラス基板１０２との接着、及び半導体チップ１０４と第２のガラス基板１０３の接着は、接着装置を用いエポキシ樹脂を介して行われる事が開示されている。この接着装置で均一な分布のエポキシからなる最適な接着状態を実現するため半導体チップ１０４、ガラス基板１０２または１０３、及びエポキシを押し付けながら回転する設備を有する旨開示されている。
【００１２】
一方で、半導体チップ１０４に入射する光が受光素子の上面に形成されたパッシベーション用のシリコン窒化膜で吸収され、該入射光の受光素子内に進入する量が減衰するのを防止するため受光素子形成領域上のパッシベーション用のシリコン窒化膜を除去する必要がある。そのため該受光素子形成領域上に周辺の制御回路形成領域より低い窪み部が形成されることになる。
【００１３】
そうすると、半導体チップ１０４とガラス基板１０２等を接着する接着層を高速回転塗布する場合、接着材となるエポキシ樹脂が当該窪み部内に気泡を内包した状態で充填されるという不具合が生じる場合がある。従って、受光素子形成領域上に形成された該窪み部内に充填された接着層に気泡が内包されないようにすることが歩留まり上、信頼性上の観点から重要になる。
【課題を解決するための手段】
【００１４】
本発明の半導体装置は、フォトダイオードを内蔵する光電子集積回路が形成された半導体チップにおいて、前記フォトダイオードの受光領域上の絶縁膜をエッチングして形成された所定の深さの窪み部と、前記窪み部と前記半導体チップの端部となるダイシング領域が開口され、且つ前記窪み部から該窪み部の外側に向かって広がる開口路を有する遮光膜と、前記光電子集積回路と接続され前記ダイシング領域近傍に形成されたパッド電極と、前記半導体チップの表面に接着層を介して接着された支持基板と、前記パッド電極に接続される裏面配線電極と、を具備することを特徴とする。
【００１５】
また、本発明の半導体装置は、前記開口路が前記遮光膜の除去された領域直下の層間絶縁膜内まで延在することを特徴とする。
【００１６】
また、本発明の半導体装置は、前記フォトダイオードが青色光に対応できることを特徴とする。
【００１７】
また、本発明の半導体装置は、前記支持基板がガラス基板であることを特徴とする。
【００１８】
また、本発明の半導体装置の製造方法は、フォトダイオードを内蔵する光電子集積回路が形成された半導体チップにおいて、前記フォトダイオードの受光領域上の絶縁膜をエッチングして所定の深さの窪み部を形成する工程と、前記窪み部上と前記半導体チップの端部となるダイシング領域が開口され、且つ前記窪み部から該窪み部の外側に向かって延在する開口路を有する遮光膜を形成する工程と、前記ダイシング領域近傍に前記光電子集積回路と接続されたパッド電極を形成する工程と、前記半導体チップの表面に接着層を介して接着された支持基板を形成する工程と、前記パッド電極に接続される裏面配線電極を形成する工程と、を有することを特徴とする。
【００１９】
また、本発明の半導体装置の製造方法は、前記開口路が前記遮光膜の除去された領域直下の層間絶縁膜内まで延在して形成された事を特徴とする。
【発明の効果】
【００２０】
本発明の半導体装置及びその製造方法によれば、フォトダイオード上に形成された窪み部内の接着層に気泡が内包されることがないため、窪み部形成に伴う半導体装置の歩留上、信頼性上の問題が発生することは無い。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図２】本発明の実施形態における半導体装置のフォトダイオード上の窪み部から該窪み部の外側に向かって延在して形成された遮光膜の開口路を示す平面図である。
【図３】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図４】本発明の実施形態における半導体装置の製造方法を示す断面図である。
【図５】本発明の実施形態における半導体装置及びその製造方法を示す断面図である。
【図６】従来の半導体装置を示す斜視図である。
【図７】従来の半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【００２２】
本発明の実施形態における図５に示す半導体装置６０の特徴を示す半導体チップ５０について、図１に半導体チップ５０の断面図を、図２に遮光膜１７の開口状態を平面図で示して以下に説明する。なお、近年ブルーレイにより樹脂焼けしないエポキシ等の透明樹脂が開発されたことから、本実施形態の半導体チップ５０にはブルーレイ対応フォトダイオード４０内蔵の光電子集積回路も含まれる。
【００２３】
先ず、図１に示すように、Ｐ−型半導体基板１上に形成された高抵抗エピタキシャル層からなるＩ層３、Ｉ層６がＰ＋型分離層２ａ〜２ｃ、５ａ〜５ｃ、９ａ〜９ｃ等で複数の領域に分離される。Ｐ＋型分離層２ｂ等により分離された各領域は更に、素子分離層１２により分離される。各分離層で分離された領域にフォトダイオード４０やその出力制御回路、一例としてＮＰＮバイポーラトランジスタ３０等が形成される。
【００２４】
フォトダイオード４０のＰ＋型分離層２ａ、５ａはＰ＋型アノード電極引出し層を構成し、Ｐ＋型分離層９ａはＰ＋型アノード層９ａを構成し、該Ｐ＋型アノード層９ａとアノード電極１５ｄが絶縁膜１４に形成されたコンタクトホールを介して接続される。フォトダイオード４０にはＩ層６の表面にＮ＋型カソード層１１ｃが形成され、その上にシリコン窒化膜からなる反射防止層１３が形成される。また、Ｎ＋型カソード層１１ｃは絶縁膜１４に形成された不図示のコンタクトホールを介して不図示のカソード電極に接続される。
【００２５】
ＮＰＮバイポーラトランジスタ３０領域にはＩ層３の表面にＮ＋型埋め込み層４が形成され、Ｉ層６の表面からＮ＋型埋め込み層４まで延在するＮ型コレクタ層７が形成される。Ｎ型コレクタ層７内にはその表面からＮ＋型埋め込み層４まで延在するＮ＋型コレクタ引き出し層（Ｎ＋Ｃ層）８が形成され、またＰ型ベース層１０も形成される。
【００２６】
Ｎ＋Ｃ層８の表面及びＰ型ベース層１０にはそれぞれＮ＋型コレクタ層１１ａ、Ｎ＋型エミッタ層１１ｂが形成される。また、Ｎ＋型コレクタ層１１ａ、Ｎ＋型エミッタ層１１ｂ及びベース層１０のそれぞれと層間絶縁膜１４のコンタクトホールを介して接続されるコレクタ電極１５ａ、エミッタ電極１５ｂ及びベース電極１５ｃが形成される。
【００２７】
ＮＰＮバイポーラトランジスタ３０のコレクタ電極１５ａ等を含む半導体基板１の上の全面には層間絶縁膜１６ａが形成され、該層間絶縁膜１６ａを介して電極配線１５ｅ等が形成される。また、その上には層間絶縁膜１６ｂを介して遮光膜１７が形成され更にその上部にパッシベーション膜１８が形成される。
【００２８】
一方、フォトダイオード４０上の層間絶縁膜１６ｂ等は所定のフォトエッチング工程を経てエッチングされ、また、遮光膜１７もエッチング除去されることから、該フォトダイオード４０上には所定の深さの窪み部１９が形成される。
【００２９】
この場合、図１及び図２に示すように、遮光膜１７のエッチングをフォトダイオード４０上の窪み部１９部分及びダイシング領域２１上だけでなく、フォトダイオード４０上の窪み部１９から該窪み部１９の外側に向かって延在する開口路２０を形成するように処理している。なお、この際、開口路２０内の遮光膜１７を全部除去しないで一部残して遮光機能を残すようにしても良い。
【００３０】
なお、図２においては、開口路２０はダイシング領域２１に垂直方向に形成されているが、これに限定されるわけではない。開口路２０の幅や奥行きも任意に設定できる。このように、フォトダイオード４０上の窪み部１９から該窪み部１９の外側に向かって延在する遮光膜１７の開口路２０を形成したのが本発明の要旨である。開口路２０を形成した効果は以下の通りである
開口路２０を形成することにより、図５に示すような半導体チップ５０に接着層２２を介してガラス基板２３を接着し半導体装置６０を形成する場合に、半導体チップ５０のフォトダイオード４０上の窪み部１９内に充填される接着層２２に気泡が取り込まれることを防止する事ができる。かかる気泡は透明樹脂からなる接着材を半導体基板１上に塗布し該半導体基板１を回転しながら半導体基板１の全面に均一に広げる際に、巻き込まれた空気が元となり発生する。
【００３１】
窪み部１９内の接着層２２に気泡が内包された場合、接着層２２等と気泡との境界で入射光が乱反射しフォトダイオード４０に到達する光が減少することから、該フォトダイオード４０の感度低下や感度のバラツキの原因となる。従って、窪み部１９内に気泡が取り込まれるのを防止することは、フォトダイオード４０の感度の安定化という重要な効果を発揮する本発明の特徴となる。
【００３２】
窪み部１９の深さを所定の深さとして接着層２２の回転塗布時の回転立ち上がり速度を適切な値に調節することにより窪み部１９に挿入される接着層２２に取り込まれる気泡は大幅に減少させる事が可能であるが、窪み部１９から該窪み部１９の外側に向かって延在する開口路２０を設けることにより、窪み部１９に入り込んだ気泡があったとしても開口路２０に向けて、窪み部１９に入り込んだ気泡を逃がすことができる。
【００３３】
開口路２０を形成することによる別の効果について以下に説明する。図５に示すように、半導体チップ５０とガラス基板２３を接着層２２により接着して半導体装置６０を形成するが、前述のように、先ず、半導体チップ５０上に透明樹脂からなる接着材を塗布する。その後、半導体チップ５０上の全面に渡って接着層２２が均一に広がるように半導体チップ５０を回転させる。このとき接着層２２の膜厚の均一化を図るため毎分１０００回転以上の高速回転が必要になる。
【００３４】
この場合、多数の半導体チップ５０を含む半導体基板１の外周部近傍の半導体チップ５０の窪み部１９は非常に大きな速度で周囲の空気中を進行することになる。逆に窪み部１９が停止していたとすれば窪み部１９上の空気が高速の流速で移動していることになる。そうすると、ベルヌーイの定理で示すとおりで空気の高速流速の中に置かれた窪み部１９内の空気は高速で流れる空気に吸い出され窪み部１９内は減圧状態になる。
【００３５】
かかる減圧状態になった窪み部１９内には、半導体基板１の中心領域から回転の遠心力で流れてきた粘性のある透明樹脂からなる接着材が吸い込まれるように入り込み、常圧状態の窪み部１９に入り込む場合に比し大きな加圧を受けた状態で充填されることになる。この状態でガラス基板２３を貼り合わせた場合、該窪み部１９内に充填された接着層２２は大きな内部ストレスを抱えることになり、ヒートサイクル等によりクラック等が入ったりする場合がある。
【００３６】
この場合、フォトダイオード４０に入射する光が接着層２２のクラック等で乱反射されることになりフォトダイオード４０に到達する光が減りフォトダイオード４０の感度の低下やバラツキが発生する。出荷時に問題なくとも使用中に係る症状が発生すれば信頼性上の問題となる。これらの撲滅を図ったのが本発明のもう１つの特徴である。
【００３７】
本発明における窪み部１９から該窪み部１９の外側に向かって延在する開口路２０の形成により、半導体基板１の周辺部近傍のフォトダイオード４０上の窪み部１９においても、ヒートサイクル等の信頼性試験で接着層２２のクラック等の発生を撲滅する事が可能となった。開口路２０が存在することにより、高速回転により半導体基板１の周辺部のフォトダイオード４０上の減圧状態の窪み部１９内に吸い込まれた接着層２２の一部が開口路２０に流れ出し、窪み部１９内の接着層２２の内部ストレスが解放されるためである。
【００３８】
それでは本実施形態における半導体装置の製造方法について図１乃至図５に基づいて以下に説明する。先ず、図３に示すように、Ｐ−型半導体基板１を準備しその表面に不図示のＰ＋型埋め込み層を形成する。同図ではＰ＋型アノード電極引き出し層２ａとＰ＋型分離層２ｂとで示され、それぞれを分離した状態で示しているが実際はＰ−型半導体基板１の表面全面に形成される。フォトダイオード４０の空乏層内に発生した正孔による光電流に対する電気抵抗を低減し高速動作を可能にするためである。
【００３９】
次に、同図に示すように高抵抗層からなるＩ層３を所定のエピタキシャル法で形成する。
次に、Ｉ層３の表面にＰ＋型アノード電極引き出し層５ａ及びＰ＋型分離層５ｂを形成し、併せてＮＰＮバイポーラトランジスタ３０の形成領域にＮ＋型埋め込み層４を形成する。次に、Ｎ＋埋め込み層４等が形成されたＩ層３の上に高抵抗層からなるＩ層６を所定のエピタキシャル法で形成する。なお、エピタキシャル層を高抵抗層からなるＩ層３、Ｉ層６とするのはフォトダイオード４０をＰＩＮダイオードとするためである。
【００４０】
次に、ＮＰＮバイポーラトランジスタ３０形成領域のＩ層６の表面からＮ＋型埋め込み層４内まで延在するＮ型コレクタ層７をリン等の不純物イオンのイオン注入やその後の熱処理の併用により形成する。また、Ｎ型エピタキシャル層７内にその表面からＮ＋型埋め込み層４内まで延在するＮ＋型コレクタ引き出し層（Ｎ＋Ｃ）８をリン等の不純物イオンのイオン注入やその後の熱処理の併用により形成する。
【００４１】
次に、Ｎ型コレクタ層７内にＰ型ベース層１０をボロン等の不純物イオンのイオン注入により形成する。その後、砒素等の不純物イオンのイオン注入によりＮ＋型コレクタ層１１ａ、Ｎ＋型エミッタ層１１ｂ及びＮ＋型カソード層１１ｃを形成する。また、Ｐ＋型分離層９ｂやＰ＋型アノード層９ａをボロン等の不純物イオンのイオン注入により形成する。
併せて所定の方法により素子分離膜１２も形成する。最終的な熱処理によりＰ＋型分離層２ｂ、５ｂおよび９ｂは連結され、Ｐ＋型アノード層９ａとＰ＋型アノード引き出し層２ａ、５ａも連結される。
【００４２】
次に、フォトダイオード４０形成領域にシリコン窒化膜からなる反射防止膜１３を所定のＣＶＤ法及びフォトエッチングにより形成する。その後、半導体基板１上の全面を被覆する絶縁膜１４を形成する。絶縁膜１４は減圧ＴＥＯＳ法によるシリコン酸化膜とＢＰＳＧ等から構成され平坦化が図られている。トータル膜厚は１μｍより薄い。
【００４３】
絶縁膜１４に所定のフォトエッチング工程を経てコンタクトホールを形成し、該コンタクトホールを介してアルミニューム等からなる第１層配線として、コレクタ電極１５ａ、エミッタ電極１５ｂ、ベース電極１５ｃ、アノード電極１５ｄ及び不図示のカソード電極を所定の工程を経て形成する。また、ダイシング領域近傍にはＮＰＮバイポーラトランジスタ３０を含む制御回路等と接続された図５に示すパッド電極２８を形成する。
【００４４】
次に、図４に示すように、コレクタ電極１５ａ等が形成された半導体基板１の表面全面に所定の方法により層間絶縁膜１６ａを形成する。層間絶縁膜１６ａは減圧ＴＥＯＳ膜及びＳＯＧ膜から形成され半導体基板１の表面の平坦化を図っている。フォトダイオード４０上は段差が大きいためＳＯＧ膜が堆積される。層間絶縁膜１６ａのトータル膜厚も１μｍより薄い。次に、第２層配線１５ｅ等が所定の方法により形成される。
【００４５】
次に、図1に示すように、第２配線層１５ｅ等の形成された半導体基板１の表面全体に層間絶縁膜１６ｂを堆積する。層間絶縁膜１６ｂは減圧ＴＥＯＳ膜及びＳＯＧ膜から形成されトータル膜厚は１μｍより薄い。次に、半導体基板1上にスパッタ等により堆積された表面にチタンナイトライド（ＴｉＮ）が被覆されたアルミニューム（Ａｌ）等を中心とする金属膜に対して、所定のフォトエッチング処理を行う。
【００４６】
この結果、フォトダイオード４０上に開口部を有し、ダイシング領域２１が露出し、且つ、フォトダイオード４０上の開口部から該開口部の外側に向かって延在する開口路２０を有する遮光膜１７が形成される。なお、この場合、前述したように開口路２０内の遮光膜１７を遮光機能を保持するように一部残しても良い。
【００４７】
次に、係る遮光膜１７が形成されたＰ型半導体基板１の表面上にシリコン窒化膜等からなるパッシベーション膜１８が堆積される。その後、不図示のＴｉＮで被覆されたＡｌ等を中心とする金属膜からなるプローブパッド上のパッシベーション膜１８及びＡｌ等上のＴｉＮをエッチング除去してプローブパッド上にＡｌ面を露出させる。
【００４８】
この際、同時に、フォトダイオード４０の感度設計の点で問題となる光吸収性の高いＳｉＮからなるパッシベーション膜１８をフォトダイオード４０上からエッチング除去して、入射光が十分フォトダイオード４０に到達するようにしなければならない。
【００４９】
このプローブパッド上のパッシベーション膜１８及びＴｉＮ膜のエッチング除去とフォトダイオード４０上のパッシベーション膜１８のエッチング除去は別々のマスクで行うことも可能であり、また、同一マスクを使用して同時に行うことも可能である。別々のマスクにした場合は同一マスクの場合より後述の窪み部１９が浅くなる利点があり、同一マスクにした場合は製造工程の合理化が図れる利点がある。以下に、工程合理化の観点から同一マスクにした場合に形成される窪み部１９を例にして説明する。
【００５０】
プローブパッド上のパッシベーション膜１８とフォトダイオード４０上のパッシベーション膜１８は同一膜厚で有りほぼ同時にエッチング除去されるが、パッシベーション膜１８のエッチング残りが無いようにオーバーエッチングされるためフォトダイオード４０上の層間絶縁膜１６ｂの一部もエッチングされる。
【００５１】
次にプローブパッド表面にＡｌ面を露出させるためＡｌ面を被覆しているＴｉＮ膜のエッチング除去を行う。ＴｉＮ膜と層間絶縁膜６ｂ等とのエッチング選択比との関係でプローブパッド上のＴｉＮ膜をエッチング除去する際、フォトダイオード４０上に露出している層間絶縁膜６ｂ等がエッチングされ、フォトダイオード４０上に層間絶縁膜６ａが露出する場合も生じる。
【００５２】
その結果、フォトダイオード４０上にパッシベーション膜１８の表面から層間絶縁膜６ａ等内まで延在する窪み部１９が形成された半導体チップ５０が完成する。従って、図１、図２に示すように、窪み部１９は、該窪み部１９上の開口部及び窪み部１９の側面から該窪み部１９の外側に向かって延在する遮光膜１７の開口路２０を除いて、遮光膜１７で取り囲まれることになる。
【００５３】
このように、フォトダイオード４０上の窪み部１９の側面から該窪み部１９の外側に向かって延在する遮光膜１７の開口路２０を形成したことが本実施形態の特徴である。この開口路２０を経由して窪み部１９に取り込まれた気泡や、窪み部１９に圧縮充填された接着層２２をダイシング領域２１方向に逃がすことになる。
【００５４】
なお、開口路２０については、本実施形態では遮光膜１７のみに形成しているが、該遮光膜１７の除去された部分に露出している層間絶縁膜１６ｂ等もエッチングして更に深さの深い開口路２０にすることもできる。この場合、開口路２０の深さが窪み部１９の深さと接近するため窪み部１９の奥に入り込んだ気泡も排除する事ができる。
【００５５】
また、窪み部１９の奥側まで開口路２０に連結されることから窪み部１９の奥に充填された圧縮応力の高い接着層２２も開口路２０に排出される。なお、開口路２０となる領域の層間絶縁膜１６ｂ等のエッチングを遮光膜１７形成のためのＡｌ等の堆積前に行うことも可能である。この場合、遮光膜１７に開口路２０を形成する必要はないので、開口路２０がＡｌ等からなる遮光膜１７で被覆され、該開口路２０から光がデバイス素子形成領域にもれる心配はない。
【００５６】
次に、図５に示すように、半導体チップ５０の主面であるフォトダイオード４０等が形成された面に透明樹脂からなる接着材を塗布し回転しながら半導体チップ５０とガラス基板２３の間に均一な膜厚からなる接着層２２を形成し、半導体チップ５０とガラス基板２３を接着させる。この工程で窪み部１９内に取り込まれた気泡や、圧縮状態で充填された接着層２２が図２等に示す開口路２０に向けて開放される。なお、図５では1個の半導体チップ５０で表示しているが、この段階では複数の半導体チップ５０を含む半導体基板1とガラス基板２３が接着層２２を介して接着される。
【００５７】
次に、半導体基板１を裏面側から所定の方法によりエッチングして半導体チップ５０ごとにダイシング領域２１近傍にパッド電極２８の裏面を露出させる。パッド電極２８は半導体チップ４０の主面上に絶縁膜１４を介して形成されフォトダイオード４０やＮＰＮバイポーラトランジスタ３０等と接続されている。次に各半導体チップ５０の側面及び裏面を被覆する絶縁膜２４を所定の方法で形成する。
【００５８】
次に、パッド電極２８の裏面に接続され半導体チップ５０の側面から裏面に延在する裏面配線電極２５を所定の方法で形成する。次に、半導体チップ５０の裏面に開口部を有するソルダーマスク等の保護膜２６を形成し、該開口部にスクリーン印刷等で半田を塗布し導電端子２７を形成し、最後に、半導体チップ５０ごとにダイシングし分離することにより半導体装置６０が完成する。
【００５９】
なお、本実施形態では支持基板としてガラス基板２３を使用したが透明樹脂板等のように青色光を透過するものであれば、ガラス基板２３に限定されるものではないことは言うまでも無い。また、裏面配線電極２５も半導体チップ５０の裏面側からパッド電極２８の裏面まで半導体基板１を貫通する貫通孔を充填するものであっても良い。
【００６０】
また、本実施形態ではフォトダイオード４０を内蔵する半導体装置６０なのでガラス基板２３等や透明樹脂のような接着層２２からなる光透過性材料を用いたが、光透過性を問題としない窪み部を有する他のデバイス等を内蔵する半導体装置の場合は光透過性の無い樹脂等からなる接着層や、プラスチックやシリコン基板等からなる支持基板を利用できることはいうまでも無い。
【符号の説明】
【００６１】
１  Ｐ−型半導体基板    ２ａ，５ａ  Ｐ＋型アノード電極引き出し層    
２ｂ，５ｂ，９ｂ  Ｐ＋型分離層    ９ａ  Ｐ＋型アノード層    ３，６  Ｉ層
４  Ｎ＋型埋め込み層    ７Ｎ型コレクタ層    ８  Ｎ＋型コレクタ引き出し層
１０  Ｐ型ベース層    １１ａ  Ｎ＋型コレクタ層    １１ｂ  Ｎ＋型エミッタ層
１１ｃ  Ｎ＋型カソード層    １２  素子分離膜    １３  反射防止層    １４  絶縁膜
１５ａ  コレクタ電極    １５ｂ  エミッタ電極    １５ｃ  ベース電極    
１５ｄ  アノード電極    １５ｅ  第２層配線    １６ａ，１６ｂ  層間絶縁膜    
１７  遮光膜    １８  パッシベーション膜    １９  窪み部    ２０  開口路    
２１  ダイシング領域    ２２  接着層    ２３  ガラス基板    ２４  絶縁膜    
２５  裏面配線電極  ２６  保護膜    ２７  導電端子    ２８  パッド電極
３０  ＮＰＮバイポーラトランジスタ    ４０  フォトダイオード    
５０  半導体チップ    ６０  半導体装置    １０１  半導体装置    
１０２  第１のガラス基板    １０３  第２のガラス基板    １０４  半導体チップ    
１０５ａ，１０５ｂ  エポキシ樹脂    １０６  導電端子  １０７  第１の配線    
１０８  絶縁膜    １１０  第２の配線
【図１】
2011233673.tif 000003
【図２】
2011233673.tif 000004
【図３】
2011233673.tif 000005
【図４】
2011233673.tif 000006
【図５】
2011233673.tif 000007
【図６】
2011233673.tif 000008
【図７】
2011233673.tif 000009