(57)【要約】【課題】本発明は、ＩＣチップの空き端子処理等に利用されるダイパッドボンディングのためのスペースを確実に確保すると共に、ＩＣチップの組み付け精度を向上させることを目的とする。【解決手段】本発明に係るリードフレーム１は、ＩＣチップが配置されるダイパッド２と、ＩＣチップと外部素子との電気的接続を中継するリード３と、ダイパッド２の辺部１５に形成された突起部４とを備える。また、突起部４は、ＩＣチップ又は外部素子の空き端子処理におけるボンディングポイントとして利用されると共に、ＩＣチップをダイパッド２上に配置する際の位置決めの基準として利用される。【選択図】図１
2011014758.tif 000002
【特許請求の範囲】
【請求項１】
ＩＣチップが配置されるダイパッドと、
前記ＩＣチップと外部素子との電気的接続を中継するリードと、
前記ダイパッドの辺部に形成された突起部と、
を備えるリードフレーム。
【請求項２】
前記突起部は、前記ＩＣチップ又は前記外部素子の空き端子処理におけるボンディングポイントとして利用される、
請求項１記載のリードフレーム。
【請求項３】
前記突起部は、前記ＩＣチップを前記ダイパッド上に配置する際の位置決めの基準して利用される、
請求項１又は２記載のリードフレーム。
【請求項４】
前記突起部は、１つの前記辺部に複数且つ等間隔に配置される、
請求項３記載のリードフレーム。
【請求項５】
前記リードは、該リードと前記辺部との間、及び該リードと前記突起部との間に、一定値以上の隙間が確保可能な形状を有する、
請求項１〜４のいずれか１つに記載のリードフレーム。
【請求項６】
少なくとも１つのＩＣチップがリードフレームに搭載された電子部品であって、
前記リードフレームは、
前記ＩＣチップが配置されるダイパッドと、
前記ＩＣチップと外部素子との電気的接続を中継するリードと、
前記ダイパッドの辺部に形成された突起部とを備え、
前記ＩＣチップ又は外部素子の空き端子と、前記突起部とが電気的に接続されている、
電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣ(Integrated Circuit)チップを搭載するためのリードフレームの構造に関するものである。
【背景技術】
【０００２】
リードフレームは、各種電子部品において、中央処理装置、メモリ等のＩＣチップの内部配線として用いられる。図９において、従来の一般的なリードフレーム１０１の構造が例示されている。このリードフレーム１０１は、ＩＣチップ１０２が配置されるダイパッド１０３と、複数のリード１０４とを備える。この例では、各リード１０４は、ダイパッド１０３と一体に設けられたフレーム部１１１により支持されている。フレーム部１１１は、最終的な電子部品となった時点で切断されるものである。ＩＣチップ１０２の端子と所定のリード１０４とがボンディングワイヤ１０５により接続され、リード１０４と所定の外部素子（他の電子部品、配線等）とが接続されることにより、ＩＣチップ１０２と外部素子とが電気的に接続される。
【０００３】
図１０は、上記のようなリードフレームを用いて電子部品を製造する工程を例示している。先ず、リードフレーム１０１のダイパッド１０３上にＩＣチップ１０２が配置、固定され（マウント工程）、次いでＩＣチップ１０２の端子とリードフレーム１０４とが、ボンディングワイヤ１０５により接続される（ボンディング工程）。図９は、このボンディング工程が完了した状態を例示している。その後、モールド樹脂等からなるパッケージ１１０により、ＩＣチップ１０２及びダイパッド１０３を封止する（封止工程）。そして、パッケージ１１０の外部にあるフレーム部１１１を切断し、パッケージ１１０外部に延設されたリード１０４を適宜の形状に成形する（リード成形工程）。
【０００４】
上記ボンディング工程において、ＩＣチップ１０２の空き端子処理が行われる。通常、ＩＣチップ１０２は、入力端子、出力端子、入出力端子等の複数の端子を備える。これら複数の端子のうちの幾つかは、電子部品の機能等に応じて、何も接続されない空き端子となる。このような空き端子の中には、グランド接続等の空き端子処理を施す必要があるものも存在する。空き端子処理の１つとして、空き端子をダイパッド１０３の空きスペースにボンディングワイヤを介して接続する方法がある。この空き端子処理におけるダイパッド１０３へのボンディングは、ダイパッド１０３上の空きスペースを利用して行われ、図９においては、ダイパッドボンディングポイント１２０として図示されている。
【０００５】
また、特許文献１において、リードフレームにＩＣチップを搭載する際に、リードフレームのＸ，Ｙ軸に対してＩＣチップのＸ，Ｙ軸を回転させる構成が開示されている。これにより、封入時に発生する応力が、ＩＣチップのコーナー部に集中することを防止できるとされている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平３−７３５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記図９に示すような従来のリードフレーム１０１を用いると、図１１に示すように、ダイパッド１０３と同等の占有面積を有するＩＣチップ１１２を搭載する場合に、ダイパッド１０３上にダイパッドボンディングポイント１２０（図９参照）を設けるスペースを確保することができなくなる。このような場合、１サイズ大きい規格のリードフレームを使用したり、リードフレームを新たに設計したりする必要が生ずる。そのため、同一の規格のリードフレームを複数種の電子部品間で共用することが困難となり、製造コスト・製造期間が増大する問題が生じていた。尚、図１１においては、大きいサイズの１つのＩＣチップ１１２を搭載する例を示したが、マルチチップモジュールにおいて、複数のＩＣチップにより全体としてダイパッド１０３上にスペースがなくなる場合も同様である。
【０００８】
このような問題は、上記特許文献１に開示される構成によって解決できるものではない。また、上記特許文献１の構成においては、回転させたチップや複数のチップをダイパッドに搭載する場合に、組み付け位置の精度を向上させることが困難であるという問題がある。
【課題を解決するための手段】
【０００９】
本発明は、上記課題の解決を目的に含むものであり、ＩＣチップが配置されるダイパッドと、前記ＩＣチップと外部素子との電気的接続を中継するリードと、前記ダイパッドの辺部に形成された突起部とを備えるリードフレームである。
【００１０】
また、本発明は、少なくとも１つのＩＣチップがリードフレームに搭載された電子部品であって、前記リードフレームは、前記ＩＣチップが配置されるダイパッドと、前記ＩＣチップと外部素子との電気的接続を中継するリードと、前記ダイパッドの辺部に形成された突起部とを備え、前記ＩＣチップ又は外部素子の空き端子と、前記突起部とが電気的に接続される電子部品である。
【００１１】
上記突起部は、ボンディングポイント、ＩＣチップの位置決めの基準等として利用される。例えば、ダイパッドの面積と同等の占有面積を有する大型のＩＣチップ、又は複数のＩＣチップを搭載する場合であっても、突出部はダイパッドの辺部から外方に突出して露出した状態となるため、確実にボンディングポイントとして利用することができる。また、当該リードフレームに搭載されたＩＣチップの空き端子は勿論のこと、外部素子（他の電子部品に搭載されるＩＣチップ等）の空き端子であっても、リードを介することにより上記突起部をダイパッドボンディングポイントとして利用することができる。更に、上記突起部の配置、個数、形状等を工夫することにより、ＩＣチップをダイパッドへ搭載する際の位置決めの基準として利用することができる。
【発明の効果】
【００１２】
上記本発明によれば、ダイパッドの面積と同等の占有面積を有するＩＣチップを搭載する場合であっても、ダイパッドボンディングのためのスペースを確実に確保することができる。これにより、ダイパッドボンディングのためのスペースを考慮することなく、搭載可能な最大面積又は最大数のＩＣチップを搭載することが可能となる。また、同一の規格のリードフレームを複数種の電子部品間で幅広く共用することが可能となり、製造コスト・製造期間の削減等を実現することができる。更に、突起部を、ＩＣチップをダイパッドへ搭載する際の位置決めの基準として利用することにより、ＩＣチップの組み付け精度を向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１に係るリードフレームの構造を示す平面図である。
【図２】実施の形態１に係るリードフレームにおいて、辺部、突起部、及びリードの隙間の状態を示す一部拡大平面図である。
【図３】実施の形態１に係るリードフレームを用いる実施例１において、マウント工程後の状態を示す平面図である。
【図４】実施例１において、ボンディング工程後の状態を示す平面図である。
【図５】実施の形態１に係るリードフレームを用いる実施例２において、マウント工程後の状態を示す平面図である。
【図６】実施例２において、ボンディング工程後の状態を示す平面図である。
【図７】実施の形態１に係るリードフレームを用いる実施例３において、マウント工程後の状態を示す平面図である。
【図８】実施例３において、ボンディング工程後の状態を示す平面図である。
【図９】従来のリードフレームの構造及び使用状態を例示する平面図である。
【図１０】電子部品を製造する一般的な工程を例示する図である。
【図１１】従来のリードフレームの他の使用状態を例示する平面図である。
【発明を実施するための形態】
【００１４】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は、本実施の形態に係るリードフレーム１の構造を示している。リードフレーム１は、各種電子部品の内部配線として用いられ、銅合金、鉄ニッケル合金等からなる薄板であり、ダイパッド２、リード３、突起部４を備えている。
【００１５】
ダイパッド２は、ＩＣチップを配置、固定するためのエリアであり、本実施の形態においては、リードフレーム１全体の略中央に位置し、四角形状に形成されている。
【００１６】
リード３は、ダイパッド２を囲繞するように略放射状に延設された櫛形状の部材であり、ダイパッド２に搭載されるＩＣチップと、外部素子（他の電子部品に搭載されるＩＣチップ、配線等）との電気的な接続を中継するものである。また、各リード３は、ダイパッド２と一体に形成されたフレーム部１１により支持され、ダイパッド２との間に所定の隙間が確保されている。この隙間については後述する。
【００１７】
突起部４は、ダイパッド２の辺部１５に設けられ、外方（リード３側）に突出した形状を有する部分である。本実施の形態においては、各辺部１５にそれぞれ５つずつ、等間隔に配置されている。これらの突起部４は、ダイパッドボンディング用のポイントとして利用されると共に、ＩＣチップをダイパッド２に配置する際の位置決めの基準として利用される。
【００１８】
図２は、辺部１５、突起部４、及びリード３の隙間の状態を示している。同図に示すように、リード３の先端と辺部１５との間には、距離ａが確保されている。また、リード３の先端と突起部４との間には、距離ｂが確保されている。これら両距離ａ，ｂは、リードフレーム１をプレス加工により製造する際に使用する金型の刃の厚さを考慮して設定される。尚、両距離ａ，ｂは、同値であってもよい。
【００１９】
実施例１
図３及び図４は、上記リードフレーム１の使用状態を例示している。図３は、ダイパッド２上にＩＣチップ２１を配置した状態（マウント工程後）を示している。図４は、ダイパッド２上に配置されたＩＣチップ２１の端子とリード３とをボンディングワイヤ２４により接続した状態（ボンディング工程後）を示している。
【００２０】
図３に示すように、本実施例に係るＩＣチップ２１は、ダイパッド２と同等の占有面積を有している。そのため、ダイパッド２上には空きスペースがほとんど無い状態となっているが、ダイパッド２の辺部１５から外方に突出する突起部４の存在により、ダイパッドボンディングを行うスペースが確保されている。
【００２１】
本実施例においては、図４に示すように、複数の突起部４のうちの幾つかが、第１〜第３のダイパッドボンディングポイント２５，２６，２７として利用されている。第１のダイパッドボンディングポイント２５は、ダイパッド２上に配置されたＩＣチップ２１の空き端子と接続している。第２のダイパッドボンディングポイント２６は、リード３を介して、他の電子部品に搭載されるＩＣチップ（他のＩＣチップ）の空き端子と接続している。第３のダイパッドボンディングポイント２７は、ＩＣチップ２１及び他のＩＣチップの空き端子と接続している。
【００２２】
このように、ダイパッド２と同等の占有面積を有するＩＣチップ２１を搭載しても、突起部４の存在により、ダイパッドボンディングを行うためのスペースが確実に確保される。これにより、ダイパッドボンディングのためのスペースを考慮することなく、搭載可能な最大面積又は最大数のＩＣチップを搭載することが可能となる。また、同一の規格のリードフレームを複数種の電子部品間で幅広く共用することが可能となり、製造コスト・製造期間の削減等を実現することができる。
【００２３】
実施例２
図５及び図６は、上記リードフレーム１の他の使用状態を例示している。図５は、ダイパッド２上にＩＣチップ３１を配置した状態（マウント工程後）を示している。図６は、ダイパッド２上に配置されたＩＣチップ３１の端子とリード３とをボンディングワイヤ２４により接続した状態（ボンディング工程後）を示している。
【００２４】
図５に示すように、本実施例に係るＩＣチップ３１は、ダイパッド２に対して比較的小さい占有面積を有している。このような場合、ＩＣチップ３１の組み付け位置の精度を上げることが困難となるが、本実施の形態に係る突起部４は、各辺部１５に同数且つ等間隔に配置されているため、これらの突起部４を組み付け位置の基準として利用することができる。
【００２５】
また、図６に示すように、複数の突起部４のうちの幾つかは、第１〜第３のダイパッドボンディングポイント２５，２６，２７として利用されている。上記実施例１と同様に、第１のダイパッドボンディングポイント２５は、ダイパッド２上に配置されたＩＣチップ２１の空き端子と接続し、第２のダイパッドボンディングポイント２６は、リード３を介して、他の電子部品に搭載されるＩＣチップ（他のＩＣチップ）の空き端子と接続し、第３のダイパッドボンディングポイント２７は、ＩＣチップ２１及び他のＩＣチップの空き端子と接続している。
【００２６】
このように、突起部４の存在は、ダイパッド２に対して比較的小さい占有面積を有するＩＣチップを搭載する場合にも、組み付け位置の精度を向上させるために有効となる。
【００２７】
実施例３
図７及び図８は、上記リードフレーム１の他の使用状態を例示している。図７は、ダイパッド２上にＩＣチップ４１，４２を配置した状態（マウント工程後）を示している。図８は、ダイパッド２上に配置されたＩＣチップ４１，４２の端子とリード３とをボンディングワイヤ２４により接続した状態（ボンディング工程後）を示している。
【００２８】
図７に示すように、本実施例においては、２つのＩＣチップ４１，４２が搭載されている。それぞれのＩＣチップ４１，４２の占有面積は、ダイパッド２に対して比較的小さいものであるが、両者の組み合わせによる全体的な占有面積は、ダイパッド２に対して比較的大きい状態となっている。
【００２９】
このような場合、各ＩＣチップ４１，４２の組み付け位置の精度を上げることが困難であると共に、ダイパッドボンディングのためのスペースを確保することも困難となる。組み付け位置の問題に関しては、上記実施例２と同様に、突起部４の位置を基準として利用することにより解決することができる。また、上記ダイパッドボンディングのためのスペースに関する問題に関しては、図８に示すように、複数の突起部４のうちの幾つかを、上記実施例１，２と同様に、第１〜第３のダイパッドボンディングポイント２５，２６，２７として利用することにより解決するこができる。
【００３０】
尚、本発明は、上記実施の形態又は実施例に限られるものではなく、趣旨を逸脱しない範囲で適宜変更することが可能なものである。
【符号の説明】
【００３１】
１  リードフレーム
２  ダイパッド
３  リード
４  突起部
１１  フレーム部
１５  辺部
２１，３１，４１，４２  ＩＣチップ
２４  ボンディングワイヤ
２５  第１のダイパッドボンディングポイント
２６  第２のダイパッドボンディングポイント
２７  第３のダイパッドボンディングポイント
【図１】
2011014758.tif 000003
【図２】
2011014758.tif 000004
【図３】
2011014758.tif 000005
【図４】
2011014758.tif 000006
【図５】
2011014758.tif 000007
【図６】
2011014758.tif 000008
【図７】
2011014758.tif 000009
【図８】
2011014758.tif 000010
【図９】
2011014758.tif 000011
【図１０】
2011014758.tif 000012
【図１１】
2011014758.tif 000013