(57)【要約】【課題】半導体集積回路チップ内部の回路モジュールへの電源供給を、動作モード毎に切り替えて使用する場合において、各電源端子から回路モジュールまで電源配線が迂回することなく接続できる半導体集積回路を提供する。【解決手段】第１のＩＯセル７内部において、第１の共通電源配線９と、第１の電源端子１が、第１のスイッチ３を介して接続され、第２のＩＯセル８内部において、第１の共通電源配線９と、第２の電源端子２が、第２のスイッチ４を介して接続され、回路モジュール５が第１の共通電源配線９に接続される。各動作モードにおいて、回路モジュール５に供給する電源を切り替えることができ、かつ第１の共通電源配線９を構成することにより、第１、第２の電源端子１、２から回路モジュール５まで迂回することなく電源接続することが出来る。【選択図】図１
2011014599.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源端子および当該第１の電源端子に接続された第１のスイッチを含む第１のＩＯセルと、
第２の電源端子および当該第２の電源端子に接続された第２のスイッチを含む第２のＩＯセルと、
前記第１のスイッチと前記第２のスイッチとを接続する共通電源配線と、
前記共通電源配線に接続され、前記第１の電源端子または前記第２の電源端子から電源が供給される回路モジュールと、
を備える半導体集積回路。
【請求項２】
請求項１に記載の半導体集積回路であって、
前記第１の電源端子および前記第２の電源端子は、互いに垂直に交わる前記半導体集積回路の二つの辺の各々に隣接して配置される半導体集積回路。
【請求項３】
請求項１に記載の半導体集積回路であって、
前記第１の電源端子および前記第２の電源端子は、前記半導体集積回路の同一辺に隣接して配置される半導体集積回路。
【請求項４】
第１の電源端子および当該第１の電源端子に接続された第１のスイッチを含む第１のＩＯセルと、
内部生成電源と、
前記内部生成電源に接続された第３のスイッチと、
前記第１のスイッチおよび前記第３のスイッチに接続された共通電源配線と、
前記共通電源配線に接続され、前記第１の電源端子または前記内部生成電源から電源が供給される回路モジュールと、
を備える半導体集積回路。
【請求項５】
第１の電源端子および当該第１の電源端子に接続された第１のスイッチを含む第１のＩＯセルと、
第２の電源端子および当該第２の電源端子に接続された第２のスイッチを含む第２のＩＯセルと、
前記第１のスイッチに接続された第１の共通電源配線と、
前記第２のスイッチに接続された第２の共通電源配線と、
前記第１の共通電源配線と前記第２の共通電源配線とを接続する第４のスイッチと、
前記第１の共通電源配線に接続され、前記第１の電源端子または前記第２の電源端子から電源が供給される第１の回路モジュールと、
前記第２の共通電源配線に接続され、前記第１の電源端子または前記第２の電源端子から電源が供給される第２の回路モジュールと、
を備える半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動作モード毎に回路モジュールへの電源供給を切り替える半導体集積回路に関する。
【背景技術】
【０００２】
近年、プロセスの微細化が進み、半導体チップにより多くの電子部品、機能部品などが搭載されるようになっている。このような傾向に伴い、部品への電力供給のための電源数が増加し、動作モードによっては、端子制約により外部から電源供給が出来ないという課題が発生している。
【０００３】
上述した課題に対応し、図６に示されるような電源供給回路構成が提案されている。
【０００４】
図６の電源供給回路において、第１の電源端子１は第５のスイッチ１８を介して第１の回路モジュール５に接続され、第２の電源端子２は直接第２の回路モジュール６に接続されている。また、第５のスイッチ１８と第１の回路モジュール５の間の接続線と、第２の電源端子２と第２の回路モジュール６の間の接続線は第６のスイッチ１９を介して接続されている。
【０００５】
以上のように構成された電源供給回路においては、通常モード時、第５のスイッチ１８がオンで第６のスイッチ１９がオフになり、第１の電源端子１から第１の回路モジュール５に電源が供給され、第２の電源端子２から第２の回路モジュール６へ電源が供給される。また、特定モード時、第６のスイッチ１９がオンになり、第２の電源端子２から第１の回路モジュール５にも電源が供給される。この動作により、第１の電源端子１からの電源供給がなくても、第２の電源端子２から第１、第２の回路モジュール５、６への電源供給が確保される。
【０００６】
このような従来の技術としては、例えば特許文献１に記載されたものが知られている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−０６４５１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の電源供給回路では、チップ内部に配置された回路モジュール、スイッチの配置状況によっては、電源端子から回路モジュールまでの電源配線を迂回させなければならず、構成が複雑になる恐れがある。
【０００９】
また、動作モード毎に電源供給を切り替える必要のある電源系統が複数存在する場合、前記電源系統の数に応じて電源端子が増加するため、面積ダメージによるＩＲ−ＤＲＯＰの増大など種々の不都合が生ずる恐れがある。
【００１０】
本発明は、電源端子から回路モジュールまでの電源配線を迂回させることなく、さらに、動作モード毎に電源供給を切り替えるために必要な電源端子の削減を可能にする電源供給回路を提供する。
【課題を解決するための手段】
【００１１】
本発明の半導体集積回路は、第１の電源端子および当該第１の電源端子に接続された第１のスイッチを含む第１のＩＯセルと、第２の電源端子および当該第２の電源端子に接続された第２のスイッチを含む第２のＩＯセルと、前記第１のスイッチと前記第２のスイッチとを接続する共通電源配線と、前記共通電源配線に接続され、前記第１の電源端子または前記第２の電源端子から電源が供給される回路モジュールと、を備える。
【００１２】
かかる構成により、一つの回路モジュールに複数の電源端子から電源を供給することが可能になるとともに、電源端子から回路モジュールまで最短で、すなわち、迂回した配線なしで電源配線が接続可能になる。
【００１３】
上記半導体集積回路において、前記第１の電源端子および前記第２の電源端子は、互いに垂直に交わる前記半導体集積回路の二つの辺の各々に隣接して配置され得る。
【００１４】
かかる構成により、半導体集積回路の検査装置の検査用プローブを電源端子に接触させることが可能な半導体集積回路の辺が限定される場合にも、検査測定が可能になる。
【００１５】
また、上記半導体集積回路において、前記第１の電源端子および前記第２の電源端子は、前記半導体集積回路の同一辺に隣接して配置され得る。
【００１６】
かかる構成により、半導体集積回路の検査装置の検査用プローブを二つの近接した電源端子両方に接触できない場合にも、検査測定が可能になる。
【００１７】
また、本発明の他の半導体集積回路は、第１の電源端子および当該第１の電源端子に接続された第１のスイッチを含む第１のＩＯセルと、内部生成電源と、前記内部生成電源に接続された第３のスイッチと、前記第１のスイッチおよび前記第３のスイッチに接続された共通電源配線と、前記共通電源配線に接続され、前記第１の電源端子または前記内部生成電源から電源が供給される回路モジュールと、を備える。
【００１８】
かかる構成においては、内部生成電源を使用するため、外部からの電源供給を必要とせず、本来電源供給切り替えに必要な電源端子を削減することが可能になる。
【００１９】
また、本発明の他の半導体集積回路は、第１の電源端子および当該第１の電源端子に接続された第１のスイッチを含む第１のＩＯセルと、第２の電源端子および当該第２の電源端子に接続された第２のスイッチを含む第２のＩＯセルと、前記第１のスイッチに接続された第１の共通電源配線と、前記第２のスイッチに接続された第２の共通電源配線と、前記第１の共通電源配線と前記第２の共通電源配線とを接続する第４のスイッチと、前記第１の共通電源配線に接続され、前記第１の電源端子または前記第２の電源端子から電源が供給される第１の回路モジュールと、前記第２の共通電源配線に接続され、前記第１の電源端子または前記第２の電源端子から電源が供給される第２の回路モジュールと、を備える。
【００２０】
かかる構成においては、電源供給切り替えに必要な電源端子を共通化し、電源端子を削減することが可能になる。
【発明の効果】
【００２１】
本発明によれば、電源端子と共通電源配線、電源端子と共通電源配線間に接続されたスイッチを有するＩＯを複数有し、回路モジュールから共通電源配線まで最短で接続されることにより、電源端子から回路モジュールまでの電源配線が迂回することなく接続出来るという効果が得られる。
【００２２】
また、本発明によれば、一つの動作モードにおいて、チップ内部の複数の回路モジュールに同一電源が供給出来る場合、スイッチの作用により前記動作モードで使用する電源端子を共通化することが出来、電源端子削減の効果が得られる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態１による半導体集積回路を示す回路図
【図２】本発明の実施形態２による半導体集積回路を示す回路図
【図３】本発明の実施形態３による半導体集積回路を示す回路図
【図４】本発明の実施形態４による半導体集積回路を示す回路図
【図５】本発明の実施形態５による半導体集積回路を示す回路図
【図６】従来の電源供給回路図
【発明を実施するための形態】
【００２４】
以下、本発明の半導体集積回路に関する実施形態を、図面を参照しながら説明する。
【００２５】
（実施形態１）
図１は、実施形態１の半導体集積回路を示す回路図である。本実施形態の半導体集積回路は、第１のＩＯ（Input/Output）セル７と、第２のＩＯセル８と、第１のＩＯセル７および第２のＩＯセル８を接続する第１の共通電源配線９と、当該第１の共通電源配線９に接続された第１の回路モジュール５を少なくとも含んで構成される。本実施形態の半導体集積回路は、単一の半導体集積回路チップとして形成されている。
【００２６】
第１のＩＯセル７は第１の電源端子１と第１のスイッチ３を含み、第１の共通電源配線９と第１の電源端子１が、第１のスイッチ３を介して接続されている。また、第２のＩＯセル８は第２の電源端子２と第２のスイッチ４を含み、第１の共通電源配線９と第２の電源端子２が、第２のスイッチ４を介して接続されている。さらに、第１の回路モジュール５が第１の共通電源配線９に接続される。第１の共通電源配線９は、第１の回路モジュール５に電源を供給可能な総ての電源端子に対し、スイッチを介して接続されている。
【００２７】
上記構成について別の表現を用いて表した場合、第１のＩＯセル７内部において、第１の共通電源配線９と、第１の電源端子１が、第１のスイッチ３を介して接続され、第２のＩＯセル８内部において、第１の共通電源配線９と、第２の電源端子２が、第２のスイッチ４を介して接続され、第１の回路モジュール５が第１の共通電源配線９に接続される。
【００２８】
また、モード信号端子１０と第１、第２のスイッチ制御信号線１２、１３が、制御信号生成回路１１を介して接続され、第１、第２のスイッチ制御信号線１２、１３がそれぞれ第１、第２のスイッチ３、４に接続される。制御信号生成回路１１は、本実施形態の半導体集積回路を制御する制御信号を生成し、第１、第２のスイッチ制御信号線１２、１３を介して第１、第２のスイッチ３、４に供給する。
【００２９】
以上のように構成された半導体集積回路に対する電源供給の制御について、以下、その動作を説明する。
【００３０】
通常モード時においては、第１の電源端子１から第１の回路モジュール５へ電源を供給させるため、制御信号生成回路１１が生成した制御信号により、第１の電源端子１に接続されている第１のスイッチ３がオンになり、供給しない第２の電源端子２に接続されている第２のスイッチ４がオフになる。ここで通常モードとは、半導体集積回路の通常使用時において、第１の回路モジュール５へ電源を供給する通常の電源端子である第１の電源端子１から電源が供給される動作モードに対応する。
【００３１】
一方、特定モード時においては、第２の電源端子２から第１の回路モジュール５へ電源を供給させるため、制御信号生成回路１１が生成した制御信号により、第２の電源端子２に接続されている第２のスイッチ４がオンになり、供給しない第１の電源端子１に接続されている第１のスイッチ３がオフになる。ここで特定モードとは、故障などの何らかの理由により、第１の電源端子１からの電源供給が不可能となったような動作モードに対応する。すなわち、通常モードにおいて電源を供給する電源端子からの電源供給がなされない動作モードに対応する。
【００３２】
図１に示したような構成で第１のスイッチ３、第２のスイッチ４を接続することにより、第１の回路モジュール５への電源は、通常モードにおいては第１の電源端子１が供給するが、特定モードにおいては、第２の電源端子２が供給する。このような構成および制御により、特定モード時において、電源供給ができない電源端子（第１の電源端子１）が生じても、別の電源端子（第２の電源端子２）から電源を供給できるという効果を有する。
【００３３】
また、本実施形態によれば、第１、第２の電源端子１、２から第１の回路モジュール５までの電源供給経路を短縮化することができる。すなわち、第１のＩＯセル７内部において、第１の共通電源配線９と、第１の電源端子１が、第１のスイッチ３を介して接続され、第２のＩＯセル８内部において、第１の共通電源配線９と、第２の電源端子２が、第２のスイッチ４を介して接続されている。すなわち、第１の回路モジュール５に接続された第１の共通電源配線９に対し、各々スイッチを含む複数のＩＯセルが接続されている。
【００３４】
第１の共通電源配線９が存在しない図６のような回路の場合、回路モジュールと電源端子の間に何らかの迂回路を構成する必要があり、回路構成の複雑化、面積ダメージの増大などの不都合が生じうる。しかしながら、本実施形態の半導体集積回路においては、各ＩＯセルの中で、電源端子とスイッチは直線に近い短距離の経路で接続されている。そして、電源端子を含む各ＩＯセルは、第１の回路モジュール５に接続された第１の共通電源配線９に接続されている。したがって、回路構成がシンプルになるとともに、電源配線が迂回することによる面積ダメージがなくなり、誤動作などの原因となるＩＲ−ＤＲＯＰ（配線抵抗Ｒと電流Ｉの積による電圧降下）が低減する効果が得られる。
【００３５】
また、第１、第２のスイッチ制御信号線１２、１３がＩＯセル間を接続するため、回路モジュールの配置位置に影響せず、最短で配線接続が出来、面積ダメージを低減させる効果が得られる。
【００３６】
なお、本実施形態の半導体集積回路は、モード毎に第１の回路モジュール５へ供給される電源の電圧を切り替える場合でも適用可能である。したがって、通常モード時においては、第１の電源端子１から第１の電源を供給し、特定モード時においては、第２の電源端子２から第２の電圧を供給するというような使用態様の場合にも、本実施形態の半導体集積回路は適用可能である。
【００３７】
（実施形態２）
図２は、実施形態２の半導体集積回路を示す回路図である。本実施形態の半導体集積回路も、第１のＩＯ（Input/Output）セル７と、第２のＩＯセル８と、第１のＩＯセル７および第２のＩＯセル８を接続する第１の共通電源配線９と、当該第１の共通電源配線９に接続された第１の回路モジュール５を少なくとも含んで構成される。
【００３８】
第１のＩＯセル７は第１の電源端子１と第１のスイッチ３を含み、第１の共通電源配線９と第１の電源端子１が、第１のスイッチ３を介して接続されている。第１のＩＯセル７、すなわち第１の電源端子１は、半導体集積回路を構成するチップの任意の一つの辺に隣接して配置されている。また、第２のＩＯセル８は第２の電源端子２と第２のスイッチ４を含み、第１の共通電源配線９と第２の電源端子２が、第２のスイッチ４を介して接続されている。第２のＩＯセル８、すなわち第２の電源端子２は、第１のＩＯセル７が隣接する辺に垂直に交わる辺に隣接して配置されている。さらに、第１の回路モジュール５は、第１の共通電源配線９に対し最短で、すなわち、迂回した配線なしで接続されている。
【００３９】
以上のように構成された半導体集積回路に対する電源供給の制御について、以下、その動作を説明する。
【００４０】
同測ウエハ検査やウエハレベルバーンイン検査などの実施において、検査装置の物理的制約により、当該装置の検査用プローブが接触可能な電源端子が、１組の対辺付近に配置された電源端子のみに限定される場合がある。言い換えると、隣接した二つの辺（正方形又は長方形のチップの場合、垂直に交わる二つの辺）各々の付近に二つの電源端子が配置されている場合、いずれか一つの電源端子には検査用プローブを接触させることができない場合がある。そのため、例えば、検査用プローブが接触できない第１の電源端子１が配置されている辺に垂直な辺に、検査用プローブが接触出来る第２の電源端子２を配置させて、実施形態１と同様の電源供給制御を行う。
【００４１】
本実施形態によれば、任意のモードにおいて、回路モジュールに電源供給することが出来る。そして、検査装置の物理的制約を克服して所定の検査を実施することが可能となる。
【００４２】
（実施形態３）
図３は、実施形態３の半導体集積回路を示す回路図である。本実施形態の半導体集積回路も、第１のＩＯ（Input/Output）セル７と、第２のＩＯセル８と、第１のＩＯセル７および第２のＩＯセル８を接続する第１の共通電源配線９と、当該第１の共通電源配線９に接続された第１の回路モジュール５を少なくとも含んで構成される。
【００４３】
第１のＩＯセル７は第１の電源端子１と第１のスイッチ３を含み、第１の共通電源配線９と第１の電源端子１が、第１のスイッチ３を介して接続されている。第１のＩＯセル７、すなわち第１の電源端子１は、半導体集積回路を構成するチップの任意の一つの辺に隣接して配置されている。また、第２のＩＯセル８は第２の電源端子２と第２のスイッチ４を含み、第１の共通電源配線９と第２の電源端子２が、第２のスイッチ４を介して接続されている。第２のＩＯセル８、すなわち第２の電源端子２は、第１のＩＯセル７が隣接する辺と同一の辺に隣接して配置されている。さらに、第１の回路モジュール５は、第１の共通電源配線９に対し最短で、すなわち、迂回した配線なしで接続されている。
【００４４】
以上のように構成された半導体集積回路に対する電源供給の制御について、以下、その動作を説明する。
【００４５】
同測ウエハ検査やウエハレベルバーンイン検査の実施において、検査装置の物理的制約により、検査用プローブが、二つの近接した電源端子両方に接触できない場合がある。そのため、例えば、検査用プローブが接触できない第１の電源端子１が配置されている辺と同一辺に、検査用プローブが接触出来る第２の電源端子２を配置させて、実施形態１と同様の電源供給制御を行う。
【００４６】
本実施形態によれば、任意のモードにおいて、回路モジュールに電源供給することが出来る。そして、検査装置の物理的制約を克服して所定の検査を実施することが可能となる。
【００４７】
（実施形態４）
図４は、実施形態４の半導体集積回路を示す回路図である。本実施形態の半導体集積回路は、第１のＩＯ（Input/Output）セル７と、第１の共通電源配線９と、当該第１の共通電源配線９に接続された第１の回路モジュール５と、内部生成電源回路、例としてレギュレータ（内部生成電源回路）１４と、当該レギュレータ１４および第１の回路モジュール５を接続する第３のスイッチ１５を少なくとも含んで構成される。
【００４８】
第１のＩＯセル７は第１の電源端子１と第１のスイッチ３を含み、第１の共通電源配線９と第１の電源端子１が、第１のスイッチ３を介して接続されている。
【００４９】
以上のように構成された半導体集積回路に対する電源供給の制御について、以下、その動作を説明する。
【００５０】
通常モード時においては、第１の電源端子１から第１の回路モジュール５へ電源を供給するため、図示せぬ制御信号生成回路（実施形態１の制御信号生成回路１１と類似のもの）が生成した制御信号により、第１の電源端子１に接続されている第１のスイッチ３がオンになり、電源を供給しないレギュレータ１４に接続されている第３のスイッチ１５がオフになる。
【００５１】
特定モード時においては、レギュレータ１４から第１の回路モジュール５へ電源を供給するため、図示せぬ制御信号生成回路（実施形態１の制御信号生成回路１１と類似のもの）が生成した制御信号により、レギュレータ１４に接続されている第３のスイッチ１５がオンになり、電源を供給しない第１の電源端子１に接続されている第１のスイッチ３がオフになる。
【００５２】
本実施形態によれば、前記の構成により、特定モード時にレギュレータ１４から電源供給できるため特定モード用として特別の電源端子が必要となり、電源端子削減効果が得られる。
【００５３】
なお、上記説明では、通常モード時において第１の電源端子１から電源供給し、特定モード時においてレギュレータ１４から電源供給する構成を挙げたが、通常モード時においてレギュレータ１４から電源供給し、特定モード時において第１の電源端子１から電源供給する構成を採用しても同様の効果を得ることは当然である。
【００５４】
（実施形態５）
図５は、実施形態５の半導体集積回路を示す回路図である。本実施形態の半導体集積回路は、第１のＩＯ（Input/Output）セル７と、第２のＩＯセル８と、第１の共通電源配線９と、第２の共通電源配線１６と、当該第１および第２の共通電源配線を接続する第４のスイッチ１７と、第１の共通電源配線９に接続された第１の回路モジュール５と、第２の共通電源配線１６に接続された第２の回路モジュール６を少なくとも含んで構成される。
【００５５】
第１のＩＯセル７は第１の電源端子１と第１のスイッチ３を含み、第１の共通電源配線９と第１の電源端子１が、第１のスイッチ３を介して接続されている。また、第２のＩＯセル８は第２の電源端子２と第２のスイッチ４を含み、第２の共通電源配線１６と第２の電源端子２が、第２のスイッチ４を介して接続されている。
【００５６】
以上のように構成された半導体集積回路に対する電源供給の制御について、以下、その動作を説明する。
【００５７】
通常モード時においては、第１の電源端子１から第１の回路モジュール５へ電源供給するため、図示せぬ制御信号生成回路（実施形態１の制御信号生成回路１１と類似のもの）が生成した制御信号により、第１の電源端子１に接続されている第１のスイッチ３がオンになる。また、第２の電源端子２から第２の回路モジュール６へ電源供給するため、図示せぬ制御信号生成回路（実施形態１の制御信号生成回路１１と類似のもの）が生成した制御信号により、第２の電源端子２に接続されている第２のスイッチ４がオンになる。このとき、第１、第２の回路モジュール５、６へそれぞれ第１、第２の電源端子１、２から電源供給するため、第１の共通電源配線９と第２の共通電源配線１６を接続している第４のスイッチ１７がオフになる。
【００５８】
特定モード時においては、第１の電源端子１から、同一電源を第１、第２の回路モジュール５、６へ供給することが出来る場合、図示せぬ制御信号生成回路（実施形態１の制御信号生成回路１１と類似のもの）が生成した制御信号により、第１及び第４のスイッチ３、１７がオンになり、電源供給しない第２の電源端子２に接続している第２のスイッチ４がオフになる。
【００５９】
本実施形態によれば、前記の構成により、特定モード時に電源を供給する第１の電源端子１及び第１、第２の共通電源配線９、１６を共通化することができ、特定モード時に供給する電源端子の削減および共通電源配線の削減効果が得られる。
【００６０】
上記各実施形態において、ＩＯセル、回路モジュールの数は特に限定はされない。
【００６１】
なお、本発明は上記の実施形態において示されたものに限定されるものではなく、明細書の記載、並びに周知の技術に基づいて、当業者が変更、応用することも本発明の予定するところであり、保護を求める範囲に含まれる。
【産業上の利用可能性】
【００６２】
本発明は、動作モードにより電源を供給する電源端子を変更する場合、各電源端子から回路モジュールまでの電源供給経路を短縮化し、また、電源端子の削減を可能にする電源供給制御回路を提供するものである。
【符号の説明】
【００６３】
１    第１の電源端子
２    第２の電源端子
３    第１のスイッチ
４    第２のスイッチ
５    第１の回路モジュール
６    第２の回路モジュール
７    第１のＩＯセル
８    第２のＩＯセル
９    第１の共通電源配線
１０    モード信号端子
１１    制御信号生成回路
１２    第１のスイッチ制御信号線
１３    第２のスイッチ制御信号線
１４    レギュレータ（内部生成電源回路）
１５    第３のスイッチ
１６    第２の共通電源配線
１７    第４のスイッチ
１８    第５のスイッチ
１９    第６のスイッチ
【図１】
2011014599.tif 000003
【図２】
2011014599.tif 000004
【図３】
2011014599.tif 000005
【図４】
2011014599.tif 000006
【図５】
2011014599.tif 000007
【図６】
2011014599.tif 000008