(57)【要約】【課題】本体ユニットと拡張ユニットとを含むＰＬＣシステムにおいて、本体ユニットにおける電源印加後からＣＰＵ部のリセット期間が経過するまでの間、本体ユニットから拡張ユニットに対してスリープ指令を発し、ＣＰＵ部が正常に機能できるときにはじめてスリープ指令を解除して拡張ユニットから本体ユニットに信号の伝送を可能として、ＰＬＣシステムとして制御対象の確実で誤動作なき制御を可能とすること。【解決手段】本体ユニット１内のＣＰＵ部１３のリセット期間が経過し該ＣＰＵ部１３に供給される直流電圧がその動作電圧に達するまでは、ＣＰＵ部１３から拡張ユニット２へは当該拡張ユニット２の信号伝送動作をスリープ状態とさせるスリープ信号を出力し、リセット期間が経過しその直流電圧がＣＰＵ部１３の動作電圧に達すると、そのスリープ状態を解除するスリープ解除信号を出力する手段２３ａを設けた、ＰＬＣシステム。【選択図】図１
2011191875.tif 000002
【特許請求の範囲】
【請求項１】
本体ユニットと、この本体ユニットから電源を供給されかつ本体ユニットとの間で信号の伝送を行う拡張ユニットと、を含み、
上記本体ユニットは、交流電圧を直流電圧に変換すると共に、この直流電圧を１ないし複数の別の直流電圧に変換する本体電源部と、上記本体電源部から直流電圧をＣＰＵリセット期間分遅れて動作電圧として供給されて動作するＣＰＵ部とを備え、
上記拡張ユニットは、上記本体電源部から直流電圧を供給されると共にその供給された直流電圧を上記本体ユニットのＣＰＵ部のリセット期間より早いタイミングで動作電圧に変換する拡張電源部と、上記拡張電源部から動作電圧を供給されて上記本体ユニットのＣＰＵ部との間で信号の伝送を行う拡張回路部とを備えた、
ＰＬＣシステムにおいて、
上記両ユニット間における信号伝送制御方法であって、
上記本体ユニットのＣＰＵ部におけるそのリセット期間中とリセット期間経過後それぞれにおける接地電位を検出する第１ステップと、
上記リセット期間中の接地電位をスリープ指令論理信号、リセット期間経過後の接地電位をスリープ解除論理信号に設定し、これら両論理信号に基づいて拡張ユニットから本体ユニットへの信号伝送を制御する第２ステップと、
を含むことを特徴とする信号伝送制御方法。
【請求項２】
上記第１ステップが、上記本体ユニットのＣＰＵ部の接地端子と接地部との間に抵抗を接続し、該抵抗両端間電圧から上記リセット期間中とリセット期間経過後それぞれにおける接地電位を検出するステップである、請求項１に記載の方法。
【請求項３】
上記第２ステップが、アンドゲートの少なくとも２つの入力部のうちの一方に拡張ユニットの拡張回路部からの信号を入力し、他方に上記論理信号を入力すると共に、当該アンドゲートの出力部から上記信号の伝送を行うステップである、請求項１に記載の方法。
【請求項４】
本体ユニットと、この本体ユニットから電源を供給されかつ本体ユニットとの間で信号の伝送を行う拡張ユニットとを含み、
上記本体ユニットは、交流電圧を直流電圧に変換すると共に、この直流電圧を１ないし複数の別の直流電圧に変換する本体電源部と、上記本体電源部から直流電圧をＣＰＵリセット期間分遅れて動作電圧として供給されて動作するＣＰＵ部とを備え、
上記拡張ユニットは、上記本体電源部から直流電圧を供給されると共にその供給された直流電圧を上記本体ユニットのＣＰＵ部のリセット期間より早いタイミングで動作電圧に変換する拡張電源部と、上記拡張電源部から動作電圧を供給されて上記本体ユニットのＣＰＵ部との間で信号の伝送を行う拡張回路部とを備えた、
ＰＬＣシステムであって、
上記本体ユニットのＣＰＵ部の接地端子に接続されて設けられ当該ＣＰＵ部のリセット期間中とリセット期間経過後それぞれでの上記接地端子の電位を検出する接地電位検出手段と、
上記リセット期間中とリセット期間経過後それぞれに対応する接地電位をスリープ指令論理とスリープ解除論理として設定し、この設定論理がスリープ指令論理のときは拡張ユニットから信号出力を禁止し、スリープ解除論理のときは信号出力の禁止を解除する信号伝送許可／禁止手段と、
を設けた、ことを特徴とするＰＬＣシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、本体ユニットと、１ないし複数の拡張ユニットとを含むＰＬＣ（プログラマブルコントローラ）システムにおいて、上記両ユニット間における信号伝送制御方法に関するものである。
【背景技術】
【０００２】
ＰＬＣシステムにおいては、本体ユニット（ＣＰＵユニットとも称することができる）を含み、機能の増設に伴い拡張ユニットを１ないし複数設けて構成される。ＰＬＣは、本体ユニットにＣＰＵ（セントラル・プロセッシング・ユニット）部を内蔵し、この本体ユニットにおけるＣＰＵ部が、本体ユニット内のプログラムメモリに格納したラダープログラム等のユーザ作成プログラムを実行することにより機械や装置等の制御対象を制御することができるものであり、広く使用されている。
【０００３】
上記ＰＬＣシステムでは、本体ユニットに対して拡張ユニットを設けることでその機能を増設拡張していくことができるようになっている。そして、このような本体ユニットでは、内部に、ＣＰＵ部を含む回路部と共にこれらに直流電圧を動作電圧として供給する電源部を備える。これら電源部は上記回路部に例えば直流５Ｖや１２Ｖや、３．３Ｖ等を供給することでこれらを作動させるものが多く、そのため、上記電源部では、外部電源として商用電源を用いると共にこの商用電源をＡＣ／ＤＣ変換し、さらに直流電圧の種類に応じたＤＣ／ＤＣ変換を行って所要の直流を得てＰＬＣ内各部に供給するようにしている。また、拡張ユニットに対しては本体ユニットから例えば直流２４Ｖを供給し、拡張ユニット内部ではその直流２４Ｖを直流３．３Ｖに変換し内部回路に供給するようになっている。
【０００４】
図３および図４を参照して従来のＰＬＣシステムを説明する。図３において、１は本体ユニット、２は拡張ユニットである。拡張ユニット２は複数台でもよいが、図解の都合で、１台で示す。本体ユニット１は、電源部１１、本体回路部１２、ＣＰＵ部１３を具備する。電源部１１は、電源プラグ３から電源スイッチ４を介して入力される交流電圧を直流電圧に変換するＡＣ／ＤＣ変換部１１ａと、ＡＣ／ＤＣ変換部１１ａから出力される直流電圧を複数の別の直流電圧を変換して出力するＤＣ／ＤＣ変換部１１ｂとを含む。本体回路部１２はプログラムメモリ、データメモリ、入・出力インターフェース、通信インターフェース等を含み、図解の都合で、１ブロック構成で示す。電源部１１のＤＣ／ＤＣ変換部１１ｂは、本体回路部１２には、例えば５Ｖ、１２Ｖ等を供給する一方で、ＣＰＵ部１３には例えば３．３Ｖを供給するようになっている。
【０００５】
拡張ユニット２は電源部２１および拡張回路部２２を具備する。電源部２１は、本体ユニット１の電源部１１から直流２４Ｖを供給され、この供給された直流２４Ｖを直流３．３Ｖに変換して拡張回路部２２に供給することができるようになっている。
【０００６】
本体ユニット１の本体回路部１２と、拡張ユニット２の拡張回路部２２は信号線（バス）５により接続されていると共に、本体ユニットと１の電源部１１と拡張ユニット２の電源部２１は電源線６により接続されている。
【０００７】
図４を参照して以上の構成で示すＰＬＣシステムの動作を説明する。
【０００８】
まず、時刻ｔ０にて電源プラグ３を図示略の商用の交流電源に差し込むと共に電源スイッチ４をオンにする。電源スイッチ４のオン後から交流電圧が安定化するまでの時間をＴ０とすると、交流電圧は時刻ｔ１で安定化する。
【０００９】
そして本体ユニット１の電源部１１のＡＣ／ＤＣ変換部１１ａで交流電圧は直流電圧に変換されると共に、その変換された直流電圧はＤＣ／ＤＣ変換部１１ｂで別の直流電圧に変換される。この場合、その変換に時間Ｔ１を要するので、変換時刻は時刻ｔ２である。
そして、この変換された電圧は例えば、直流５Ｖ、３．３Ｖ、１２Ｖ、２４Ｖである。そのうち、時刻ｔ２に本体回路部１２には直流５Ｖ、１２Ｖが、またＣＰＵ部１３には直流３．３Ｖがそれぞれ印加され、さらに、拡張ユニット２の電源部２１には同時刻ｔ２に直流２４Ｖが供給される。拡張ユニット２の電源部２１に印加された直流２４Ｖは、ここで直流３．３Ｖに変換される。この変換に要する時間はＴ２であり、変換時刻は時刻ｔ３である。
【００１０】
一方、本体ユニット１の本体回路部１２は上記直流５Ｖ，１２Ｖ等の印加で動作可能状態にあるが、ＣＰＵ部１３においては、上記直流３．３Ｖが印加されていても、初期化などのためリセット期間Ｔ３が必要であり、ＣＰＵ１３が動作可能状態となる時刻は時刻ｔ４となる。
【００１１】
すなわち、拡張ユニット２の拡張回路部２２では、その電源部２１から直流３．３Ｖが印加されていて時刻ｔ３以降にはすでに動作可能状態となっているが、本体ユニット１のＣＰＵ部１３は時刻ｔ２からｔ４の間は動作可能状態にはなっていない。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００７−３２３１０３号公報
【特許文献２】特開２０００−１８１５１１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上記図３で示すＰＬＣシステムにおいては、時刻ｔ３以降ではすでに動作可能状態である拡張ユニット２の拡張回路部２２から本体ユニット１の本体回路部１２に信号が伝送されてくる。一方、本体ユニット１では時刻ｔ２からｔ４までの期間中では、ＣＰＵ部１３はリセット期間であり、動作状態にはないので、ｔ３からｔ４までの間に拡張ユニット２から伝送されてくる信号を受信することができず、ＰＬＣシステムの制御に支障を来たす可能性がある。
【００１４】
そこで、本体ユニット１側としてはＣＰＵ部１３のリセット期間が経過するまでは拡張ユニット２から信号が伝送されてこないように制御し、リセット期間の経過後に拡張ユニット２との間で信号の伝送を行うことができるように制御する必要がある。
【００１５】
しかしながら、本体ユニット１は、上記リセット期間ではＣＰＵ部１３が立ち上がっていないから、拡張ユニット２に対してそのような制御をすることができないという課題がある。
【００１６】
そこで、本発明では、電源印加後からリセット期間が経過するまでの間で本体ユニット１が立ち上がっていない期間においても当該本体ユニット１から拡張ユニット２に上記信号の伝送をさせないように指令を発することができるようにして、上記課題を解決するものである。
【課題を解決するための手段】
【００１７】
本発明によるＰＬＣシステムにおける信号伝送制御方法は、本体ユニットと、この本体ユニットから電源を供給されかつ本体ユニットとの間で信号の伝送を行う拡張ユニットとを含み、
上記本体ユニットは、交流電圧を直流電圧に変換すると共に、この直流電圧を１ないし複数の別の直流電圧に変換する電源部と、上記電源部から直流電圧をＣＰＵリセット期間分遅れて動作電圧として供給されて動作するＣＰＵ部とを備え、
上記拡張ユニットは、上記本体ユニット電源部から直流電圧を供給されると共にその供給された直流電圧を上記本体ユニットのＣＰＵ部のリセット期間より早いタイミングで動作電圧に変換する電源部と、上記電源部から動作電圧を供給されて上記本体ユニットのＣＰＵ部との間で信号の伝送を行う拡張回路部とを備えた、
ＰＬＣシステムにおいて、
上記両ユニット間における信号伝送制御方法であって、
上記本体ユニットのＣＰＵ部におけるそのリセット期間中とリセット期間経過後それぞれにおける接地電位を検出する第１ステップと、
上記リセット期間中の接地電位をスリープ指令論理信号、リセット期間経過後の接地電位をスリープ解除論理信号に設定し、これら両論理信号に基づいて拡張ユニットから本体ユニットへの信号伝送を制御する第２ステップと、
を含むことを特徴とする。
【００１８】
本発明においては、電源印加後からＣＰＵ部のリセット期間が経過するまでの間はＣＰＵ部への電源は立ち上がっていないので、第１ステップで検出するＣＰＵ部の接地電位はスリープ指令論理信号として、また、電源印加後からＣＰＵ部のリセット期間が経過した後はＣＰＵ部への電源は立ち上がり、第１ステップで検出するＣＰＵ部の接地電位はスリープ解除論理信号として、設定し、この設定した論理信号から、拡張ユニットから本体ユニットへの信号の伝送が制御されるので、本体ユニットのＣＰＵ部が確実にシステム制御が可能に立ち上がってから、上記両ユニット間での信号伝送が行われるようになり、ＰＬＣシステムとしては、制御対象を確実に誤動作なく制御することができるようになる。
【００１９】
好ましくは、上記第１ステップが、上記本体ユニットのＣＰＵ部の接地端子と接地部との間に抵抗を接続し、該抵抗両端間電圧から上記リセット期間中とリセット期間経過後それぞれにおける接地電位を検出するステップである。
【００２０】
好ましくは、上記第２ステップが、アンドゲートの少なくとも２つの入力部のうちの一方に拡張ユニットの拡張回路部からの信号を入力し、他方に上記論理信号を入力すると共に、当該アンドゲートの出力部から上記信号の伝送を行うステップである。
【００２１】
本発明によるＰＬＣシステムは、
本体ユニットと、この本体ユニットから電源を供給されかつ本体ユニットとの間で信号の伝送を行う拡張ユニットとを含み、
上記本体ユニットは、交流電圧を直流電圧に変換すると共に、この直流電圧を１ないし複数の別の直流電圧に変換する本体電源部と、上記本体電源部から直流電圧をＣＰＵリセット期間分遅れて動作電圧として供給されて動作するＣＰＵ部とを備え、
上記拡張ユニットは、上記本体電源部から直流電圧を供給されると共にその供給された直流電圧を上記本体ユニットのＣＰＵ部のリセット期間より早いタイミングで動作電圧に変換する拡張電源部と、上記拡張電源部から動作電圧を供給されて上記本体ユニットのＣＰＵ部との間で信号の伝送を行う拡張回路部とを備えた、
ＰＬＣシステムであって、
上記本体ユニットのＣＰＵ部の接地端子に接続されて設けられ当該ＣＰＵ部のリセット期間中とリセット期間経過後それぞれでの上記接地端子の電位を検出する接地電位検出手段と、
上記リセット期間中とリセット期間経過後それぞれに対応する接地電位をスリープ指令論理とスリープ解除論理として設定し、この設定論理がスリープ指令論理のときは拡張ユニットから信号出力を禁止し、スリープ解除論理のときは信号出力の禁止を解除する信号伝送許可／禁止手段と、
を設けた、ことを特徴とする。
【発明の効果】
【００２２】
本発明によれば、本体ユニットにおいて、電源印加後からＣＰＵ部のリセット期間が経過するまでの間でＣＰＵ部が立ち上がっていない期間においても、本体ユニットから拡張ユニットに対して信号の伝送をさせないように指令を発することができるので、ＰＬＣシステムとして制御対象を確実に誤動作なく制御することができるようになる。
【図面の簡単な説明】
【００２３】
【図１】図１は本発明の実施の形態に係るＰＬＣシステムの構成を示す図である。
【図２】図２は図１のＰＬＣシステムの動作説明に供するタイムチャートである。
【図３】図３は従来に係るＰＬＣシステムの構成を示す図である。
【図４】図４は図３のＰＬＣシステムの動作説明に供するタイムチャートである。
【発明を実施するための形態】
【００２４】
以下、添付した図面を参照して、本発明の実施の形態に係るＰＬＣシステムを説明する。
【００２５】
図１を参照して上記ＰＬＣシステムを説明する。図１は本発明の実施の形態に係るＰＬＣシステムの構成を示す図であり、図３と対応する部分には同一の符号を付している。図３における説明と重複するところがあるが、以下に説明する。
【００２６】
図１において、１は本体ユニット、２は拡張ユニットである。
【００２７】
本体ユニット１は、電源部１１、本体回路部１２、およびＣＰＵ部１３を具備する。
【００２８】
電源部１１は、電源プラグ３から電源スイッチ４を介して入力される交流電圧を直流電圧に変換すると共に、変換した直流電圧を複数の別の直流電圧に変換して出力することができるようになっている。電源部１１はまた、本体回路部１２には、５Ｖ、１２Ｖ等を供給する一方で、ＣＰＵ部１３には３．３Ｖを供給するようになっている。
【００２９】
本体回路部１２は、プログラムメモリ、データメモリ、入・出力インターフェース、通信インターフェース等を含む。
【００３０】
ＣＰＵ部１３は、本体回路部１２内蔵のメモリに格納したユーザー作成プログラムであるラダープログラム等を実行することで図示略の制御対象を本体回路部１２を介して制御することができるようになっている。
【００３１】
拡張ユニット２は、電源部２１、拡張回路部２２および後述する信号伝送許可／禁止手段２３を具備する。
【００３２】
電源部２１は、電源線６を介して本体ユニット１の電源部１１から直流２４Ｖを供給され、この供給された直流２４Ｖを直流３．３Ｖに変換して拡張回路部２２に供給することができるようになっている。
【００３３】
拡張回路部２２は、機能増設に伴い、それに付設する図示略の入・出力機器等から信号を入・出力することで、それらに対応した信号を信号線５を介して本体ユニット１に伝送することができるようになっている。
【００３４】
以上の構成において、実施の形態のＰＬＣシステムにおける特徴を説明する。本体ユニット１のＣＰＵ部１３は、電源部１１から直流３．３Ｖが供給される電源端子１３ａと、接地電流が流れる接地端子１３ｂとを具備する。この接地端子１３ｂと接地部７との間に抵抗８が設けられている。この抵抗８は、本体ユニット１のＣＰＵ部１３のリセット期間Ｔ３中とリセット期間Ｔ３の経過後それぞれでの接地端子１３ｂの電位を検出する接地電位検出手段９を構成する。
【００３５】
また、実施の形態のＰＬＣシステムは、拡張ユニット２においては、論理「０」「１」を入力する論理ブロックである信号伝送許可／禁止手段２３を具備している。この手段２３は、アンドゲート２３ａと、バッファゲート２３ｂとを備える。アンドゲート２３ａは、拡張回路部２２からの伝送信号と、接地電位検出手段９からの論理信号とを入力し、論理信号が「０」であるときは、伝送信号の出力を禁止し、論理信号が「１」であるときは、伝送信号の出力を許可する。なお、本体ユニット１側からの信号はバッファゲート２３ｂを介して拡張ユニット２に伝送することができる。
【００３６】
以下、図２を参照して以上の構成で示す実施の形態のＰＬＣシステムの動作を説明する。
【００３７】
まず、時刻ｔ０にて電源プラグ３を図示略の交流電源に差し込むと共に電源スイッチ４をオンにする。電源スイッチ４のオン後から交流電圧が安定化するまでの時間はＴ０であり、交流電圧は時刻ｔ0から時間Ｔ０の経過後の時刻ｔ１に安定化する。
【００３８】
次に、本体ユニット１の電源部１１により、交流電圧は直流電圧に変換されると共に、その変換された直流電圧は複数の別の直流電圧、例えば３．３Ｖ、５Ｖ、１２Ｖ、２４Ｖ等に変換される。この場合、その変換に時間Ｔ１を要するので、変換電圧が安定化する時刻は時刻１から時間Ｔ１の経過後の時刻ｔ２である。
【００３９】
こうして変換された電圧において、時刻ｔ２に本体回路部１２には直流５Ｖ、１２Ｖが、またＣＰＵ部１３には直流３．３Ｖがそれぞれ印加され、さらに、拡張ユニット２の電源部２１には同時刻ｔ２に直流２４Ｖが供給される。
【００４０】
一方、拡張ユニット２の電源部２１に印加された直流２４Ｖは、ここで直流３．３Ｖに変換される。この変換に要する時間はＴ２であり、変換時刻は時刻ｔ３である。
【００４１】
本体ユニット１の本体回路部１２は上記直流５Ｖ，１２Ｖ等の印加で時刻ｔ２で、すでに、動作可能状態にあるが、ＣＰＵ部１３においては、上記直流３．３Ｖが印加されていても、初期化などのためリセット期間Ｔ３が必要であり、ＣＰＵ１３が動作可能状態となる時刻は時刻ｔ４となる。これは時刻ｔ３よりも後の時刻である。
【００４２】
次に、実施の形態では、拡張ユニット２の拡張回路部２２に対して、電源部２１から直流３．３Ｖが印加されていて時刻ｔ３以降では、すでに動作可能状態となっていても、拡張ユニット２から本体ユニット１に信号を伝送させないようにスリープ制御することができるようにしている。
【００４３】
すなわち、本体ユニット１のＣＰＵ部１３は、電源端子１３ａに対して、電源部１１から直流３．３Ｖが供給されても、即座に動作するのではなくて、リセット期間Ｔ３をかけて徐々に電圧が上昇して印加されるようになっている。そのため、ＣＰＵ部１３は、電源部１１から直流３．３Ｖが供給されてからリセット期間Ｔ３の経過後に動作できるようになる。なお、図２には、ＣＰＵ部１３に供給される電圧の波形と、拡張ユニット２の拡張回路部２２に供給される電圧の波形とを示す。ＣＰＵ部１３に供給される電圧は、時刻ｔ３からリセット期間Ｔ３において徐々に上昇し、時刻ｔ４において３．３Ｖになる。一方、拡張ユニット２に供給される電圧は時刻ｔ３ですでに３．３Ｖになっていて当該拡張ユニット２は信号を伝送させることができる状態となっている。
【００４４】
そして、抵抗８により構成される接地電位検出手段９においては、時刻ｔ２から開始するリセット期間Ｔ３においては、ＣＰＵ部１３への電圧が徐々に上昇するに伴い接地電流ｉが徐々に流れ、抵抗８の両端間電圧が徐々に上昇してくる。そして、接地電位検出手段９においては、この両端間電圧が一定電圧以下のときの電圧（接地電圧）をスリープ指令の論理信号「０」とし、一定電圧超のときの接地電圧をスリープ解除の論理信号「１」として拡張ユニット２の信号伝送許可／禁止手段２３に出力することができるようになっている。この一定電圧は、ＣＰＵ部１３のリセット期間Ｔ３が経過し、当該ＣＰＵ部１３にそれが正常に動作できる電圧が供給されたときの電圧である。
【００４５】
信号伝送許可／禁止手段２３におけるアンドゲート２３ａは、拡張回路部２２からの伝送信号と、接地電位検出手段９からの論理信号とを入力し、論理信号が「０」であるときは、伝送信号の出力を禁止し、論理信号が「１」であるときは、伝送信号の出力を許可する。
【００４６】
以上を整理すると、時刻ｔ２からｔ４まではリセット期間Ｔ３としてＣＰＵ部１３は動作できず、また、時刻ｔ３以降では拡張ユニット２では信号を伝送できる状態にあるが、時刻ｔ３から時刻ｔ４まではスリープ期間Ｔ４として拡張ユニット２から本体ユニット１への信号の伝送は禁止されて行われず、時刻ｔ４以降ではスリープ解除期間Ｔ５として、拡張ユニット２から本体ユニット１への信号の伝送は許可される。
【００４７】
以上説明したように、本実施の形態では、電源スイッチ４をオンにして電源プラグ３から交流電圧を本体ユニット１に印加してからは、本体ユニット１内のＣＰＵ部１３のリセット期間Ｔ３が経過するまでの間はＣＰＵ部１３の電源が立ち上がっていなくても、本体ユニット１から拡張ユニット２に対してはスリープ指令論理信号を出力して、拡張ユニット２をスリープさせることができるようになり、リセット期間Ｔ３が経過すると、本体ユニット１から拡張ユニット２に対してはスリープ解除指令論理信号を出力して、拡張ユニット２をスリープ状態から解除させることができる。その結果として、ＣＰＵ部１３が確実にＰＬＣシステム全体の制御が可能となったときにはじめて拡張ユニット２からの信号の伝送が行われ、ＰＬＣシステムとしては電源印加後から制御対象を確実に誤動作なく制御することができるようになる。
【符号の説明】
【００４８】
１  本体ユニット
１１  電源部
１２  本体回路部
１３  ＣＰＵ部
２  拡張ユニット
２１  電源部
２２  拡張回路部
２３  信号伝送許可／禁止手段
３  電源プラグ
４  電源スイッチ
５  信号線
６  電源線
９  接地電位検出手段
【図１】
2011191875.tif 000003
【図２】
2011191875.tif 000004
【図３】
2011191875.tif 000005
【図４】
2011191875.tif 000006