(57)【要約】【課題】ＳＭＡＰ法と比べて少ない積層数の膜構成で被加工部材に対し高アスペクト比の加工を行うことができる半導体装置の製造方法を提供する。【解決手段】実施の形態の半導体装置の製造方法によれば、被加工部材上にＢを含む第１の膜、及びシリコン酸化膜からなる第２の膜を形成し、凹凸形状によりパターンが形成された原版を第２の膜に押し付けてパターンを第２の膜に転写し、パターンが転写された第２の膜をマスクとして、ＣＨ３ＦとＯ２を含み、酸素濃度を５０〜９０原子％とするエッチングガスを用いて第１の膜をエッチングしてパターンを第１の膜に転写し、パターンが転写された第１の膜をマスクとして被加工部材を加工してパターンを有する凹部を形成する。【選択図】図１Ｃ
2011233756.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板又は前記半導体基板上に形成された膜を被加工部材とし、前記被加工部材上にＢを含有する第１の膜を形成し、
前記第１の膜上にシリコン酸化膜からなる第２の膜を形成し、
凹凸形状によりパターンが形成された原版を前記第２の膜に押し付けて前記パターンを前記第２の膜に転写し、
前記パターンが転写された前記第２の膜をマスクとして、ＣＨ３ＦとＯ２を含み、酸素濃度を５０〜９０原子％とするエッチングガスを用いて前記第１の膜をエッチングして前記パターンを前記第１の膜に転写し、
前記パターンが転写された前記第１の膜をマスクとして前記被加工部材を加工して前記パターンを有する凹部を形成する半導体装置の製造方法。
【請求項２】
前記第１の膜は、Ｂを８０重量％以上含有する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記被加工部材の加工は、シリコン酸化膜とシリコン膜の積層構造、シリコン酸化膜と導電性材料膜の積層構造、又はシリコン酸化膜とシリコン膜と導電性材料膜の積層構造を一括して行う請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記パターンの前記第１の膜への転写は、前記第１の膜の前記第２の膜に対するエッチング選択比が１００以上となるようなエッチング条件で行う請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記被加工部材の加工は、前記凹部のアスペクト比が１０以上の加工を行う請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施の形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年の半導体デバイスの高集積化、高性能化に伴い、高アスペクト比のパターンや厚膜のハードマスクの加工が求められるようになっている。
【０００３】
このため、リソグラフィーによりフォトレジストにパターンを形成したマスクでハードマスクを加工しようとすると、フォトレジストとハードマスクの選択比が足りずハードマスクが加工できないおそれがある。一方、フォトレジストを厚くすると、リソグラフィーの焦点深度が合わなくなり露光することができずパターニングができないおそれがある。これらを解決するため、例えばＳＭＡＰ（Stacked Mask Process）法が用いられている。
【０００４】
ＳＭＡＰ法では、フォトレジストに形成したパターンを５０ｎｍ程度のシリコン酸化物やシリコンからなる中間膜に転写する。このとき中間膜は５０ｎｍ程度と薄いため、フォトレジストが消失する前にパターンの転写が行える。さらに下層の３００ｎｍ程度の塗布またはＣＶＤ（Chemical Vapor Deposition）法等により成膜したカーボン膜に中間膜をマスクにしてパターンを転写する。このとき、中間膜とカーボン膜はＯ２、Ｎ２、Ｈ２等を主成分としたガスを用いてＲＩＥ（Reactive Ion Etching）法によりエッチングすると、選択比を大きくすることができるため、厚いカーボン膜にもパターンの転写が可能である。このようにしてパターンを転写した厚いカーボン膜をマスクとすることで、カーボン膜の下層のハードマスクにパターンを転写することができる。また、カーボン膜は必要に応じてアッシング等を行い除去することが可能である。
【０００５】
しかし、ＳＭＡＰ法のような多層の構造を用いれば、ハードマスクへのパターンの転写は可能になるが、積層数が多いため、工程増加、コスト増加の要因となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１１１３２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ＳＭＡＰ法と比べて少ない積層数の膜構成で被加工部材に対し高アスペクト比の加工を行うことができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
実施の形態の半導体装置の製造方法によれば、被加工部材上にＢを含む第１の膜、及びシリコン酸化膜からなる第２の膜を形成し、凹凸形状によりパターンが形成された原版を第２の膜に押し付けてパターンを第２の膜に転写し、パターンが転写された第２の膜をマスクとして、ＣＨ３ＦとＯ２を含み、酸素濃度を５０〜９０原子％とするエッチングガスを用いて第１の膜をエッチングしてパターンを第１の膜に転写し、パターンが転写された第１の膜をマスクとして被加工部材を加工してパターンを有する凹部を形成する。
【図面の簡単な説明】
【０００９】
【図１Ａ】図１Ａ（ａ）〜（ｄ）は、実施の形態に係る半導体装置の製造工程の一例を示す図である。
【図１Ｂ】図１Ｂ（ｅ）、（ｆ）は、実施の形態に係る半導体装置の製造工程の一例を示す図である。
【図１Ｃ】図１Ｃ（ｇ）、（ｈ）は、実施の形態に係る半導体装置の製造工程の一例を示す図である。
【図１Ｄ】図１Ｄ（ｉ）、（ｊ）は、実施の形態に係る半導体装置の製造工程の一例を示す図である。
【図１Ｅ】図１Ｅ（ｋ）、（ｌ）は、実施の形態に係る半導体装置の製造工程の一例を示す図である。
【図２】図２は、抵抗変化型メモリの配線を示す平面図である。
【図３】図３は、ＢＮのＴＥＯＳに対するベタ膜でのエッチング選択比の酸素濃度の依存性を示す図である。
【発明を実施するための形態】
【００１０】
図１（ａ）〜（ｌ）は、実施の形態に係る半導体装置の製造工程の一例を示す図である。本製造工程では、半導体装置として、例えば多層からなる抵抗変化型メモリを例にして説明する。
【００１１】
まず、図１（ａ）に示すように、シリコン半導体等からなる半導体基板１上に、タングステン（Ｗ）、タングステンシリサイド（ＷＳｉ）等の導電性材料からなる第１メタル膜２１、シリコン半導体からなるダイオード膜２２、カルコゲナイド、遷移金属酸化物等からなる可変抵抗素子膜２３、Ｗ、ＷＳｉ等の導電性材料からなる第２メタル膜２４を、この順序で成膜して第１層２を形成する。
【００１２】
次に、第１層２の第２メタル膜２４上に、ＳｉＯ２膜等からなるハードマスク、シリコン酸化膜、シリコン半導体等からなる中間膜、レジストを、この順序で成膜し、リソグラフィ技術によりレジストに、ラインパターンとスペースパターンがピッチ１００ｎｍ以下で規則的に繰り返されたライン・アンド・スペースパターン（Line and Space Pattern：Ｌ／Ｓパターン）を形成する。
【００１３】
次に、レジストに形成したＬ／Ｓパターンを反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）法により中間膜及びハードマスクに転写する。ハードマスクにＬ／Ｓパターンを形成した後、アッシングによりレジストを剥離し、図１（ｂ）に示すハードマクス３を形成する。
【００１４】
次に、図１（ｃ）に示すように、ハードマスク３をマスクとして第１層２の第１メタル膜２１、ダイオード膜２２、可変抵抗素子膜２３及び第２メタル膜２４をＲＩＥ法により一括して加工して溝４を形成する。溝４の形成により、第１メタル膜２１はビット線となる。
【００１５】
次に、ハードマスク３をウエットエッチング法等により剥離した後、図１（ｄ）に示すように、溝４に層間絶縁膜５としてＳｉＯ２を埋め込む。この後、ＣＭＰ（Chemical Mechanical Polishing）法により第２メタル膜２４の上面に揃うまで層間絶縁膜５を削り、第２メタル膜２４及び層間絶縁膜５の表面を平坦化する。
【００１６】
次に、第１層２上に、第１層２と同様に、Ｗ、ＷＳｉ等の導電性材料からなる第１メタル膜６１、シリコン半導体からなるダイオード膜６２、カルコゲナイド、遷移金属酸化物等からなる可変抵抗素子膜６３、Ｗ、ＷＳｉ等の導電性材料からなる第２メタル膜６４を、この順序で成膜して第２層６を形成する。
【００１７】
次に、第２層６の第２メタル膜６４上に、ハードマスクとしてボロンナイトライド（ＢＮ）膜（第１の膜）７を２００〜３００ｎｍ程度の膜厚でＣＶＤ（Chemical Vapor Deposition）法により成膜する。
【００１８】
ＢＮ膜７中のＢの濃度を大きくすると、エッチング耐性が向上し、被加工部材に高アスペクト比（例えば１０〜２０）の凹部（例えばホールや溝）を形成することができる。従って、要求されるエッチング耐性、エッチング選択比、又はアスペクト比に応じてＢの濃度を定めればよい。本実施の形態では、Ｂを５０重量％以上、好ましくは８０重量％以上、より好ましくは９０重量％以上含有するＢＮ膜７を用いる。Ｂの濃度を８０重量％以上とすることにより、層間絶縁膜５、１１を加工する際の耐性が非常に高くなり、ハードマスクの必要膜厚を薄くすることができ、微細パターンの形成が可能になる。
【００１９】
次に、図１（ｆ）に示すように、ＢＮ膜７上に、紫外線の照射により硬化する光硬化性樹脂としての塗布型のシリコン酸化膜（ＳＯＧ（Spin on Glass)膜ともいう。）（第２の膜）８を塗布する。シリコン酸化膜８の厚さは、例えば２０〜５０ｎｍであり、ＢＮ膜７に対するシリコン酸化膜８の厚さは、例えば１／６〜１／１０程度となる。なお、図１（ｆ）〜（ｋ）では、断面方向を図１（ａ）〜（ｇ）とは直交する方向で図示している。
【００２０】
次に、図１（ｇ）に示すように、凹凸形状によりパターン９ａが形成されたテンプレート（原版）９をシリコン酸化膜８に押し付け、テンプレート９の背面側から紫外線を照射してシリコン酸化膜８を硬化させる。
【００２１】
次に、図１（ｈ）に示すように、テンプレート９を離型してシリコン酸化膜８に凹部又は凸部のピッチが１００ｎｍ以下のＬ／Ｓのパターン８ａを形成する。ナノインプリントでは、リソグラフィーのようにレジストの光の反射を気にする必要がないため、反射防止膜等が不要になる。このため、ＢＮ膜７上に直接マスクを形成することができ、膜構成を単純化することができる。
【００２２】
次に、図１（ｉ）に示すように、シリコン酸化膜８をマスクとしてＢＮ膜７をＲＩＥ法によりエッチングする。ＢＮ膜７の膜厚は、シリコン酸化膜８と比べてかなり厚いため、ＢＮ膜７のシリコン酸化膜８に対するベタ膜でのエッチング選択比が１０以上、好ましくは５０以上、より好ましくは１００以上となるようなエッチング条件でエッチングを行う。
【００２３】
このような高選択比とするためのエッチング条件は、エッチングガスとして、例えばフルオロメタン（ＣＨ３Ｆ）、酸素（Ｏ２）、アルゴン（Ａｒ）の混合ガスを用いる。このとき酸素濃度の割合を５０〜９０原子％、より好ましくは７５〜８５原子％とすると、ＳｉＯ２に対するＢＮの高選択エッチングが可能となる。エンチングガスは、例えば酸素濃度を８０原子％、ＣＨ３Ｆ、Ａｒをそれぞれ１０原子％の割合とすると、ＳｉＯ２がほぼエッチングされなくなるが、ＢＮのエッチングは進むため、良好な特性が得られる。また、エッチングガスの酸素濃度は、シリコン酸化膜８のエッチングレート（Ｅ／Ｒ）が０となる値を含む一定の範囲に定めることができ、例えばシリコン酸化膜８のＥ／Ｒが０となる値を中央値として±５原子％内、又は±１０原子％の範囲に定めることができる。
【００２４】
ＲＩＥ装置としては、例えば１００ＭＨｚと１３．５６ＭＨｚの２周波重畳の平行平板ＲＩＥ装置を用いる。エッチング時のパワーとしては、１３．５６ＭＨｚのパワーを３００Ｗ〜１５００Ｗの間に設定するのが好ましい。１３．５６ＭＨｚのパワーを１５００Ｗ以上にすると、バイアスが増加するため、Ｅ／Ｒの増加があるが、マスクであるＳＯＧ膜の肩落ちが発生しやすく、垂直形状での加工が困難になる。本実施の形態では、１００ＭＨｚのパワーを５００Ｗ、１３．５６ＭＨｚのパワーを５００Ｗ、圧力を７５ｍＴ、ガス流量比をＣＨ３Ｆ／Ｏ２／Ａｒ＝４０／２８０／４０ｓｃｃｍとする。
【００２５】
ＢＮ膜７の代わりにカーボン膜を用い、エッチングガスとしてＯ２を用いると、ＳＯＧに対して高選択な加工が可能だが、カーボン膜はサイドエッチが入りやすく微細なパターンを寸法制御性良く形成するのが難しい。また、微細なＬ／Ｓパターンをカーボン材料のマスクで形成し被エッチング膜をＦを含むガスで行うと、Ｆラジカルとの反応によりカーボンマスクの曲がりが発生することが知られている。被エッチング膜に酸化膜が含まれていると、Ｆを含むガスを用いてエッチングする必要があるため、カーボン膜をマスクにしていると、マスクの曲がりが問題になる。これらの問題があるため、カーボン膜よりもＢＮ膜を用いた方が微細加工には優位となる。
【００２６】
上記のようにして加工されたＢＮ膜７をマスクとして、図１（ｊ）に示すように、第２層６の各膜６１、６２、６３、６４、第１層２の第１メタル膜２１を除く各膜２２、２３、２４、及び第１層２の層間絶縁膜５を一括して加工し、溝１０を形成する。溝１０の形成により、第２メタル膜６４はワード線となる。また、第１層２はピラー状の素子となる。第２層６はＬ／Ｓパターンとなっているが、第２層６、及び第２層６上に形成した第３層に対して同様のプロセスを行うと、第２層６に第１層２と同様のピラー状の素子が形成される。
【００２７】
図３は、ＢＮのＴＥＯＳに対するベタ膜でのエッチング選択比の酸素濃度の依存性を示す図である。同図中、Ｅ／Ｒはエッチングレートを示す。ＢＮのＴＥＯＳに対するエッチング選択比は、（ＢＮのＥ／Ｒ）／（ＴＥＯＳのＥ／Ｒ）で表したものである。シリコン酸化膜８とＥ／Ｒが等価のＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜を用い、ＢＮ膜としてＢを９０重量％含有するものを用いてエッチング選択比の酸素濃度の依存性を測定した。また、ＲＩＥ装置として、１００ＭＨｚと１３．５６ＭＨｚの２周波重畳の平行平板ＲＩＥ装置を用いた。１００ＭＨｚパワーを５００Ｗ、１３．５６ＭＨｚのパワーを５００Ｗ、圧力を７５ｍＴとした。
【００２８】
図３から明らかなように、酸素濃度を５０原子％以上とすることで、ＢＮのＴＥＯＳに対するエッチング選択比を１０以上とすることができることが分かる。また、酸素濃度が８０原子％ではＴＥＯＳ膜はほとんどエッチングされずにＢＮ膜がエッチングされるが、ＢＮ膜のエッチング速度がより低下するため、酸素濃度は９０原子％以下が好ましい。
【００２９】
溝１０を加工した後、ＢＮ膜７をアルカリ系のウエットエッチング法またはハードマスク加工時に使用したようなＣＨ３Ｆを用い、酸素濃度８０原子％程度の高選択条件のドライエッチング法で除去し、図１（ｋ）、（ｌ）に示すように、溝１０に層間絶縁膜１１としてＳｉＯ２を埋め込む。図１（ｋ）は、図２のＡ−Ａ線断面図、図１（ｌ）は図２のＢ−Ｂ線断面図である。
【００３０】
上記プロセスを繰り返すことで、安価なプロセスで微細な３層以上の多層の可変抵抗型メモリを形成することができる。
【００３１】
（実施の形態の効果）
以上説明した実施の形態によれば、第１の膜のシリコン酸化膜８にナノインプリントによりパターンを形成し、パターンが形成されたシリコン酸化膜８をマスクとして高選択比で第２の膜のハードマスクをエッチングしているので、ＳＭＡＰ法と比べて少ない積層数の膜構成で被加工部材に対し高アスペクト比の凹部の加工を行うことができる。
【００３２】
本発明は、上記実施の形態に限定されるものではなく、その要旨を変更しない範囲内で種々に変形実施が可能である。
【００３３】
例えば、上記実施の形態では、半導体基板上に形成された膜を被加工部材として説明したが、半導体基板のみを加工してもよく、半導体基板と膜を一括して加工してもよい。
【００３４】
また、シリコン酸化膜とシリコン膜と導電性材料膜の積層構造をＲＩＥ法により一括して加工する場合について説明したが、シリコン酸化膜とシリコン膜の積層構造、又はシリコン酸化膜と導電性材料膜の積層構造をＲＩＥ法により一括して加工してもよい。また、シリコン酸化膜、シリコン膜、導電性材料膜等の単層を加工してもよい。
【００３５】
さらに、第２の膜としてＢＮについて説明したが、ＳｉＢＮ等のＢを含有する他の材料でもよい。
【符号の説明】
【００３６】
１…半導体基板、２…第１層、３…ハードマクス、４…溝、５…層間絶縁膜、６…第２層、７…ＢＮ膜、８…シリコン酸化膜、８ａ…パターン、９…テンプレート、９ａ…パターン、１０…溝、１１…層間絶縁膜、２１…第１メタル膜、２２…ダイオード膜、２３…可変抵抗素子膜、２４…第２メタル膜、６１…第１メタル膜、６２…ダイオード膜、６３…可変抵抗素子膜、６４…第２メタル膜
【図１Ａ】
2011233756.tif 000003
【図１Ｂ】
2011233756.tif 000004
【図１Ｃ】
2011233756.tif 000005
【図１Ｄ】
2011233756.tif 000006
【図１Ｅ】
2011233756.tif 000007
【図２】
2011233756.tif 000008
【図３】
2011233756.tif 000009