(57)【要約】【課題】スルーホールの深さを正確に制御して、特定の配線層に選択的にエアギャップを形成した半導体装置を提供する。【解決手段】本発明の一態様に係る半導体装置１００は、半導体素子を有する半導体基板１と、半導体基板１の上方に形成され、配線１０ａ、１０ｂ、１０ｃ、１０ｄ、配線１０ｃ、１０ｄの周囲のエアギャップ１０１、およびエアギャップ１０１に連続するスルーホール１０２含む配線構造と、スルーホール１０２下に形成されたスルーホールストッパー１０３と、を有する。【選択図】図１
2011060803.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を有する半導体基板と、
前記半導体基板の上方に形成され、配線、前記配線の少なくとも一部の周囲に位置するエアギャップ、および前記エアギャップに連続するスルーホールを含む配線構造と、
前記スルーホール下に形成されたスルーホールストッパーと、
を有する半導体装置。
【請求項２】
前記スルーホールストッパーは前記配線構造中に形成され、
前記スルーホールストッパーの下に下層配線が形成された、
請求項１に記載の半導体装置。
【請求項３】
前記配線構造中において、前記配線、前記スルーホールおよび前記エアギャップを含む領域を区画するガードリングと、
前記配線構造中の前記ガードリングの一部の下に形成された他の配線と、
をさらに有する請求項１または２に記載の半導体装置。
【請求項４】
前記スルーホールストッパーは、前記配線構造と前記半導体素子とを接続するコンタクトプラグと同じ層に形成される、
請求項１に記載の半導体装置。
【請求項５】
半導体素子を有する半導体基板と、
前記半導体基板の上方に形成された配線構造と、
前記配線構造中において、第１の配線、前記第１の配線の少なくとも一部の周囲に位置する第１のエアギャップ、および前記第１のエアギャップに連続する第１のスルーホールを含む第１の領域と、第２の配線、前記第２の配線の少なくとも一部の周囲に位置する第２のエアギャップ、および前記第２のエアギャップに連続する第２のスルーホールを含む第２の領域とを区画するガードリングと、
前記第１のスルーホール下に形成された第１のスルーホールストッパーと、
前記第２のスルーホール下の、前記第１のスルーホールストッパーよりも高い位置に形成された第２のスルーホールストッパーと、
を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
近年の微細化された半導体装置では、多層配線を流れる信号の遅延（ＲＣ遅延）が性能低下の大きな要因になっている。信号遅延を低減するためには、多層配線構造の静電容量を減少させることが重要である。そこで、多層配線構造の配線層の絶縁膜を除去することにより形成されるエアギャップ多層配線構造を有する半導体装置が提案されている（例えば、特許文献１参照）。
【０００３】
しかし、この特許文献１等に記載の半導体装置によると、配線層の絶縁膜を除去するために配線構造中に形成するスルーホールの深さを制御することが難しく、スルーホールの下の部材にエッチングダメージが生じる等の問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１６６７２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、スルーホールの深さを正確に制御して、特定の配線層に選択的にエアギャップを形成した半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様は、半導体素子を有する半導体基板と、前記半導体基板の上方に形成され、配線、前記配線の少なくとも一部の周囲に位置するエアギャップ、および前記エアギャップに連続するスルーホールを含む配線構造と、前記スルーホール下に形成されたスルーホールストッパーと、を有する半導体装置を提供する。
【０００７】
本発明の他の態様は、半導体素子を有する半導体基板と、前記半導体基板の上方に形成された配線構造と、前記配線構造中において、第１の配線、前記第１の配線の少なくとも一部の周囲に位置する第１のエアギャップ、および前記第１のエアギャップに連続する第１のスルーホールを含む第１の領域と、第２の配線、前記第２の配線の少なくとも一部の周囲に位置する第２のエアギャップ、および前記第２のエアギャップに連続する第２のスルーホールを含む第２の領域とを区画するガードリングと、前記第１のスルーホール下に形成された第１のスルーホールストッパーと、前記第２のスルーホール下に形成され、前記第１のスルーホールストッパーよりも高い位置に形成された第２のスルーホールストッパーと、を有する半導体装置を提供する。
【発明の効果】
【０００８】
本発明によれば、スルーホールの深さを正確に制御して、特定の配線層に選択的にエアギャップを形成した半導体装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施の形態に係る半導体装置の垂直断面図。
【図２】（ａ）、（ｂ）は、それぞれ図１の破線IIａ−IIａ、IIｂ−IIｂに沿った半導体装置の水平断面図。
【図３Ａ】（ａ）〜（ｅ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を表す垂直断面図。
【図３Ｂ】（ｆ）〜（ｉ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を表す垂直断面図。
【図３Ｃ】（ｊ）〜（ｌ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を表す垂直断面図。
【図３Ｄ】（ｍ）〜（ｏ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を表す垂直断面図。
【図４】本発明の第２の実施の形態に係る半導体装置の垂直断面図。
【図５】（ａ）、（ｂ）は、それぞれ図４の破線Ｖａ−Ｖａ、Ｖｂ−Ｖｂに沿った半導体装置の水平断面図。
【図６】本発明の第３の実施の形態に係る半導体装置の垂直断面図。
【図７Ａ】（ａ）〜（ｄ）は、本発明の第３の実施の形態に係る半導体装置の製造方法を表す垂直断面図。
【図７Ｂ】（ｅ）、（ｆ）は、本発明の第３の実施の形態に係る半導体装置の製造方法を表す垂直断面図。
【図８】本発明の第４の実施の形態に係る半導体装置の垂直断面図。
【図９】本発明の第５の実施の形態に係る半導体装置の垂直断面図。
【図１０】（ａ）、（ｂ）は、それぞれ図９の破線Ｘａ−Ｘａ、Ｘｂ−Ｘｂに沿った半導体装置の水平断面図。
【図１１】本発明の第６の実施の形態に係る半導体装置の垂直断面図。
【図１２】（ａ）、（ｂ）、（ｃ）は、それぞれ図１１の破線ＸＩＩａ−ＸＩＩａ、ＸＩＩｂ−ＸＩＩｂ、ＸＩＩｃ−ＸＩＩｃに沿った半導体装置６００の水平断面図。
【図１３】本発明の第７の実施の形態に係る半導体装置の垂直断面図。
【図１４】（ａ）、（ｂ）は、それぞれ図１３の破線ＸＩＶａ−ＸＩＶａ、ＸＩＶｂ−ＸＩＶｂに沿った半導体装置の水平断面図。
【発明を実施するための形態】
【００１０】
〔第１の実施の形態〕
（半導体装置の構成）
図１は、本発明の第１の実施の形態に係る半導体装置１００の垂直断面図である。また、図２（ａ）、（ｂ）は、それぞれ図１の破線IIａ−IIａ、IIｂ−IIｂに沿った半導体装置１００の水平断面図である。
【００１１】
半導体装置１００は、表面に半導体素子（図示しない）を有する半導体基板１と、半導体基板１の上方に形成された多層配線構造１０５と、半導体基板１の半導体素子と多層配線構造１０５の配線とを接続するコンタクトプラグ９を含むコンタクト層絶縁膜２と、を有する。
【００１２】
多層配線構造１０５は、コンタクト層絶縁膜２上の配線１０ａを含む配線層絶縁膜３ａと、配線層絶縁膜３ａ上のビア１１ａを含むビア層絶縁膜４ａと、ビア層絶縁膜４ａ上の配線１０ｂを含む配線層絶縁膜３ｂと、配線層絶縁膜３ｂ上のビア１１ｂを含むビア層絶縁膜４ｂと、ビア層絶縁膜４ｂ上の配線１０ｃを含む配線層絶縁膜３ｃと、配線層絶縁膜３ｃ上のビア１１ｃを含むビア層絶縁膜４ｃと、ビア層絶縁膜４ｃ上の配線１０ｄを含む配線層絶縁膜３ｄと、配線層絶縁膜３ａ、３ｂ、３ｃ、３ｄおよびビア層絶縁膜４ａ、４ｂ、４ｃ中に第１の領域１００ａおよび第２の領域１００ｂを区画するガードリング１０４ａ、１０４ｂ、１０４ｃ、１０４ｄと、第１の領域１００ａの配線層絶縁膜３ｂ中のスルーホールストッパー１０３と、配線層絶縁膜３ｃ、３ｄおよびビア層絶縁膜４ｂ、４ｃを貫通するように形成されたスルーホールストッパー１０３上のスルーホール１０２と、第１の領域１００ａの配線１０ｃ、１０ｄが設けられた層のエアギャップ１０１と、を含む。なお、多層配線構造１０５の配線層の数は、４層に限られない。
【００１３】
また、配線層絶縁膜３ａ上にはキャップ膜５ａおよび拡散防止膜６ａが形成され、配線層絶縁膜３ｂ上にはキャップ膜５ｂおよび拡散防止膜６ｂが形成され、配線層絶縁膜３ｃ上にはキャップ膜５ｃおよび拡散防止膜６ｃが形成され、配線層絶縁膜３ｄ上にはキャップ膜５ｄおよび拡散防止膜６ｄが形成される。また、拡散防止膜６ｄ上にはハードマスク７が形成される。また、スルーホール１０２の開口部は、スルーホールキャップ膜８により塞がれる。
【００１４】
半導体基板１は、Ｓｉ結晶等のＳｉ系結晶からなる。
【００１５】
コンタクト層絶縁膜２は、ＳｉＯ２等の絶縁材料からなる。
【００１６】
配線層絶縁膜３ａ、３ｂ、３ｃ、３ｄは、有機絶縁材料等の絶縁材料からなる。配線層絶縁膜３ａ、３ｂ、３ｃ、３ｄの誘電率を下げるために、微小空孔を含んだ有機絶縁材料を用いてもよい。
【００１７】
ビア層絶縁膜４ａ、４ｂ、４ｃは、ＳｉＯＣ等の絶縁材料からなる。ビア層絶縁膜４ａ、４ｂ、４ｃの誘電率を下げるために、微小空孔を含んだ絶縁材料を用いてもよい。
【００１８】
キャップ膜５ａ、５ｂ、５ｃ、５ｄは、ＳｉＯ２、ＳｉＯＣ等の絶縁材料からなり、配線１０ａ、１０ｂ、１０ｃ、１０ｄをエッチングや平坦化処理によるダメージから守る機能、およびエアギャップ１０１上の部材の保持部材としての機能を有する。
【００１９】
拡散防止膜６ａ、６ｂ、６ｃ、６ｄは、ＳｉＮ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＣ等の絶縁材料からなる絶縁膜、またはこれらの絶縁膜の積層体である。また、拡散防止膜６ａ、６ｂ、６ｃ、６ｄは、配線１０ａ、１０ｂ、１０ｃ、１０ｄにおける金属元素の表面拡散を抑える機能や、上層の部材を加工する際のストッパーとしての機能を有する。なお、拡散防止膜６ａ、６ｂ、６ｃ、６ｄは、配線１０ａ、１０ｂ、１０ｃ、１０ｄの上面にのみ形成されるものであってもよい。
【００２０】
ハードマスク７は、ＴＥＯＳ（Tetraethoxysilane）を原料ガスに用いて形成されるＳｉＯ２、ＳｉＯＣ、ＳｉＮ、ＴａＮ、ＴｉＮ等の絶縁材料からなる絶縁膜、またはこれらの絶縁膜の積層体である。
【００２１】
スルーホールキャップ膜８は、スルーホール１０２の開口部を塞いで、配線構造内への水分等の進入を防ぐ機能を有する。スルーホールキャップ膜８は、ＳｉＯ２、ＴＥＯＳ、ＳｉＯＣ、ＳｉＣＮ、ＳｉＮ等の絶縁材料からなる。
【００２２】
コンタクトプラグ９は、半導体基板１上の半導体素子（図示しない）と配線１０ａとを接続する。また、コンタクトプラグ９は、Ｗ等の導電材料からなる。また、図示しないが、コンタクトプラグ９の表面に、バリアメタルが形成されてもよい。バリアメタルは、Ｔａ、Ｔｉ、Ｒｕ、Ｃｏ、Ｍｎ等の金属や、これらの金属の窒化物または酸化物等の導電材料からなる。
【００２３】
配線１０ａ、１０ｂ、１０ｃ、１０ｄは、Ｃｕ、Ｗ、Ａｌ等の導電材料からなる。また、図示しないが、配線１０ａ、１０ｂ、１０ｃ、１０ｄの表面に、バリアメタルが形成されてもよい。バリアメタルは、Ｔａ、Ｔｉ、Ｒｕ、Ｃｏ、Ｍｎ等の金属や、これらの金属の窒化物または酸化物等の導電材料からなる。なお、１０ａ、１０ｂ、１０ｃ、１０ｄのレイアウトは図１、２に示したものに限られない。
【００２４】
ビア１１ａは、配線１０ａと配線１０ｂを接続し、ビア１１ｂは、配線１０ｂと配線１０ｃを接続し、ビア１１ｃは、配線１０ｃと配線１０ｄを接続する。また、ビア１１ａ、１１ｂ、１１ｃは、配線１０ａ、１０ｂ、１０ｃ、１０ｄと同じ材料からなる。また、図示しないが、ビア１１ａ、１１ｂ、１１ｃの表面に、配線１０ａ、１０ｂ、１０ｃ、１０ｄのものと同じバリアメタルが形成されてもよい。
【００２５】
エアギャップ１０１は、スルーホール１０２を通して第１の領域１００ａの配線層絶縁膜３ｃ、３ｄを除去することにより形成される。このため、第１の領域１００ａの配線１０ｃ、１０ｄの周囲にエアギャップ１０１が形成される。
【００２６】
スルーホール１０２は、スルーホールストッパー１０３をストッパーとして用いて、第１の領域１００ａのハードマスク７、拡散防止膜６ｄ、キャップ膜５ｄ、配線層絶縁膜３ｄ、ビア層絶縁膜４ｃ、拡散防止膜６ｃ、キャップ膜５ｃ、配線層絶縁膜３ｃ、ビア層絶縁膜４ｂ、拡散防止膜６ｂをエッチングすることにより形成される。
【００２７】
スルーホールストッパー１０３は、例えば、配線１０ａ、１０ｂ、１０ｃ、１０ｄと同じ材料からなる。図２（ｂ）のスルーホールストッパー１０３内の点線は、スルーホール１０２の直下に位置する領域を表す。
【００２８】
図１、２においては、スルーホールストッパー１０３は配線１０ｂが設けられた層に位置するが、他の配線層に形成されてもよい。スルーホールストッパー１０３がいずれの層に形成された場合も、スルーホールストッパー１０３よりも上にある配線層絶縁膜が除去され、エアギャップが形成される。例えば、配線１０ｃが設けられた層にスルーホールストッパー１０３が形成される場合は、第１の領域１００ａの配線層絶縁膜３ｄが除去され、配線１０ｄの周囲にエアギャップ１０１が形成される。
【００２９】
また、第１の領域１００ａのビア層絶縁膜４ｂ、４ｃを除去して、エアギャップ１０１をビア１１ｂ、１１ｃの設けられた層にも形成することができる。ビア層絶縁膜も除去する場合、スルーホールストッパー１０３よりも上にある配線層絶縁膜およびビア層絶縁膜が除去され、エアギャップが形成される。
【００３０】
スルーホール１０２を形成する際のエッチングはスルーホールストッパー１０３により止められるため、スルーホールストッパー１０３の形成される層よりも下の層にはスルーホール１０２が形成されない。このため、スルーホール１０２の直下の領域に配線等の導電部材を形成した場合であっても、スルーホール１０２を形成する際のエッチングによるダメージから導電部材を保護することができる。例えば、図１に示すように、スルーホール１０２直下の配線層絶縁膜３ａ中の領域に配線１０ａを形成することができる。
【００３１】
ガードリング１０４ａ、１０４ｂ、１０４ｃ、１０４ｄは、例えば、配線１０ａ、１０ｂ、１０ｃ、１０ｄと同じ材料からなる。また、図示しないが、ガードリング１０４ａ、１０４ｂ、１０４ｃ、１０４ｄの表面に、配線１０ａ、１０ｂ、１０ｃ、１０ｄのものと同じバリアメタルが形成されてもよい。
【００３２】
第１の領域１００ａおよび第２の領域１００ｂは、それぞれガードリング１０４ａ、１０４ｂ、１０４ｃ、１０４ｄによって外部から分離されているため、それぞれの領域内の配線層絶縁膜を選択的に除去し、エアギャップを形成することができる。また、第１の領域１００ａおよび第２の領域１００ｂは、それぞれガードリング１０４ａ、１０４ｂ、１０４ｃ、１０４ｄによって囲まれているため、外部との電磁的相互作用が低減され、信頼性が向上する。
【００３３】
以下に、本実施の形態に係る半導体装置１００の製造方法の一例を示す。
【００３４】
（半導体装置の製造方法）
図３Ａ（ａ）〜（ｅ）、図３Ｂ（ｆ）〜（ｉ）、図３Ｃ（ｊ）〜（ｌ）、図３Ｄ（ｍ）〜（ｏ）は、本発明の第１の実施の形態に係る半導体装置１００の製造方法を表す垂直断面図である。
【００３５】
まず、図３Ａ（ａ）に示すように、半導体素子（図示しない）が形成された半導体基板上にコンタクト層絶縁膜２をＣＶＤ（Chemical Vapor Deposition）法等により形成する。
【００３６】
次に、図３Ａ（ｂ）に示すように、コンタクト層絶縁膜２中にコンタクトホール２０をリソグラフィ法とＲＩＥ（Reactive Ion Etching）の組み合わせ等により形成する。
【００３７】
次に、図３Ａ（ｃ）に示すように、コンタクトホール２０中にコンタクトプラグ９を形成する。コンタクトプラグ９は、コンタクトホール２０を埋めるように半導体基板１上に導電材料を堆積させた後、コンタクトホール２０の外側の導電材料を平坦化処理等により除去することにより形成される。
【００３８】
次に、図３Ａ（ｄ）に示すように、コンタクト層絶縁膜２およびコンタクトプラグ９上に配線層絶縁膜３ａおよびキャップ膜５ａを形成する。配線層絶縁膜３ａは、塗布法等により形成される。また、キャップ膜５ａは、ＣＶＤ法等により形成される。
【００３９】
次に、図３Ａ（ｅ）に示すように、キャップ膜５ａおよび配線層絶縁膜３ａ中に配線溝２１ａおよびガードリング溝２２ａをリソグラフィ法とＲＩＥの組み合わせ等により形成する。
【００４０】
次に、図３Ｂ（ｆ）に示すように、配線溝２１ａおよびガードリング溝２２ａ中にそれぞれ配線１０ａおよびガードリング１０４ａを形成し、キャップ膜５ａ、配線１０ａおよびガードリング１０４ａ上に拡散防止膜６ａをＣＶＤ法等により形成する。
【００４１】
具体的には、配線１０ａおよびガードリング１０４ａは、例えば以下の工程により形成される。まず、配線溝２１ａおよびガードリング溝２２ａの内面を覆うように半導体基板１上にバリアメタルの材料をＣＶＤ法、ＰＶＤ（Physical Vapor Deposition）法、原子層気相成長法等により堆積させ、厚さ５ｎｍ程度のバリアメタルの材料膜を形成する。次に、バリアメタルの材料膜上にＣｕシード膜をＣＶＤ法、ＰＶＤ法、原子層気相成長法等により形成する。次に、Ｃｕシード膜をカソード極として用いて、配線溝２１ａおよびガードリング溝２２ａを埋めるようにＣｕシード膜上にＣｕ膜を電解めっき法等の電気化学成長法により形成する。なお、配線１０ａおよびガードリング１０４ａの材料であるＣｕは、ＰＶＤ法またはＣＶＤ法により形成されてもよい。この場合、Ｃｕシード膜を形成しなくてもよい。次に、アニール処理によりＣｕ膜の結晶組織を安定化させる。次に、配線溝２１ａおよびガードリング溝２２ａの外側のバリアメタルの材料膜、Ｃｕシード膜およびＣｕ膜をＣＭＰ（Chemical Mechanical Polishing）法等による平坦化処理により除去し、配線１０ａ、ガードリング１０４ａおよびそれらの表面のバリアメタルに加工する。
【００４２】
次に、図３Ｂ（ｇ）に示すように、拡散防止膜６ａ上にビア層絶縁膜４ａ、配線層絶縁膜３ｂおよびキャップ膜５ｂを形成する。ビア層絶縁膜４ａは、ＣＶＤ法、塗布法等により形成される。配線層絶縁膜３ｂおよびキャップ膜５ｂは、それぞれ配線層絶縁膜３ａおよびキャップ膜５ａと同様の方法により形成される。
【００４３】
次に、図３Ｂ（ｈ）に示すように、キャップ膜５ｂおよび配線層絶縁膜３ｂ中に配線溝２１ｂおよびスルーホールストッパー１０３用の溝１０５を形成し、ビア層絶縁膜４ａおよび拡散防止膜６ａ中にビアホール２３ａを形成し、キャップ膜５ｂ、配線層絶縁膜３ｂ、ビア層絶縁膜４ａおよび拡散防止膜６ａ中にガードリング溝２２ｂを形成する。配線溝２１ｂ、ビアホール２３ａ、およびガードリング溝２２ｂは、リソグラフィ法とＲＩＥの組み合わせ等により形成される。
【００４４】
ここで、配線溝２１ｂ、およびガードリング溝２２ｂの上部と同時に溝１０５を形成することができる。このため、溝１０５を形成するために工程数を増やす必要はない。
【００４５】
なお、溝１０５は、底がビア層絶縁膜４ａに達するように形成されてもよい。この場合、スルーホールストッパー１０３の一部はビア層絶縁膜４ａ中に形成される。
【００４６】
次に、図３Ｂ（ｉ）に示すように、配線溝２１ｂ、溝１０５、ビアホール２３ａ、およびガードリング溝２２ｂ中にそれぞれ配線１０ｂ、スルーホールストッパー１０３、ビア１１ａおよびガードリング１０４ｂを形成し、キャップ膜５ｂ、配線１０ｂ、スルーホールストッパー１０３およびガードリング１０４ｂ上に拡散防止膜６ｂをＣＶＤ法等により形成する。
【００４７】
ここで、配線溝２１ｂ、ビアホール２３ａ、溝１０５およびガードリング溝２２ｂには、配線１０ａおよびガードリング１０４ａと同様の方法により同時に導電材料が埋め込まれ、それぞれ配線１０ｂ、ビア１１ａ、スルーホールストッパー１０３およびガードリング１０４ｂが形成される。このため、スルーホールストッパー１０３を形成するために工程数を増やす必要はない。なお、配線１０ｂおよびビア１１ａはデュアルダマシン構造を有する。
【００４８】
続けて、図３Ｂ（ｇ）〜（ｉ）に示した工程と同様の工程を繰り返して配線層絶縁膜３ｃ、３ｄ、ビア層絶縁膜４ｂ、４ｃ、キャップ膜５ｃ、５ｄ、拡散防止膜６ｃ、６ｄ、配線１０ｃ、１０ｄ、ビア１１ｂ、１１ｃ、およびガードリング１０４ｃ、１０４ｄを形成する。
【００４９】
その後、拡散防止膜６ｄ上にスルーホール１０２のパターンを有するハードマスク７を形成し、図３Ｃ（ｊ）に示す構造を得る。ハードマスク７は、ＣＶＤ法、スパッタ法等により絶縁膜を形成した後、これをリソグラフィ法とＲＩＥ法の組み合わせによりパターニングすることにより形成される。
【００５０】
次に、図３Ｃ（ｋ）に示すように、ハードマスク７をマスクとして用いて拡散防止膜６ｄ、キャップ膜５ｄ、配線層絶縁膜３ｄ、ビア層絶縁膜４ｃ、拡散防止膜６ｃ、キャップ膜５ｃ、配線層絶縁膜３ｃ、ビア層絶縁膜４ｂおよび拡散防止膜６ｂをＲＩＥ法等によりエッチングし、スルーホール１０２を形成する。
【００５１】
このとき、スルーホールストッパー１０３がエッチングのストッパーとして働き、スルーホール１０２の底にスルーホールストッパー１０３の上面が露出する。スルーホール１０２は、スルーホールストッパー１０３よりも上に位置する配線層絶縁膜３ｃ、３ｄ内に形成され、スルーホールストッパー１０３よりも上に位置しない配線層絶縁膜３ａ、３ｂ内には形成されない。
【００５２】
次に、図３Ｃ（ｌ）に示すように、第１の領域１００ａの配線層絶縁膜３ｃ、３ｄにスルーホール１０２を通してＯ２ガスを用いたアッシング処理等を施して、これらを除去する。これにより、第１の領域１００ａの配線１０ｃ、１０ｄの周囲にエアギャップ１０１が形成される。
【００５３】
このとき、スルーホールストッパー１０３よりも上に位置する配線層絶縁膜３ｃ、３ｄのみが除去され、スルーホールストッパー１０３よりも上に位置しない配線層絶縁膜３ａ、３ｂは除去されない。
【００５４】
次に、図３Ｄ（ｍ）に示すように、スルーホールキャップ膜８を塗布法等により形成してスルーホール１０２の開口部を塞ぐことにより、図１に示した半導体装置１００を得る。
【００５５】
塗布法によりスルーホールキャップ膜８を形成する場合は、材料として有機絶縁材料、ＳｉＯ２またはＳｉＯＣ等が用いられる。
【００５６】
この場合、図３Ｄ（ｎ）に示すように、スルーホール１０２の外側のスルーホールキャップ膜８を全面エッチバック等により除去してもよい。
【００５７】
また、ＣＶＤ法等の成膜法において、被覆性の低い成膜条件を用いてスルーホールキャップ膜８を形成してもよい。この場合、図３Ｄ（ｏ）に示すように、スルーホールキャップ膜８のスルーホール１０２の直上の領域に空隙が形成される。
【００５８】
ＣＶＤ法によりスルーホールキャップ膜８を形成する場合は、材料として有機絶縁材料、ＳｉＯ２、ＴＥＯＳ、ＳｉＯＣ、ＳｉＣＮまたはＳｉＮ等が用いられる。
【００５９】
さらに、スルーホールキャップ膜８の防湿性が不十分である場合は、スルーホール１０２およびエアギャップ１０１への水分等の進入を防ぐために、スルーホールキャップ膜８上に防湿性に優れた膜を形成してもよい。
【００６０】
（第１の実施の形態の効果）
本発明の第１の実施の形態によれば、スルーホールストッパー１０３を形成することによりスルーホール１０２の深さを正確に制御し、特定の配線層に選択的にエアギャップを形成することができる。
【００６１】
また、スルーホールストッパー１０３を形成することにより、スルーホール１０２の直下の領域に配線等の導電部材を形成することができる。
【００６２】
〔第２の実施の形態〕
第２の実施の形態は、第１の領域と第２の領域内において、それぞれ異なる層にスルーホールストッパーを形成し、それぞれ異なる層にエアギャップを形成する。なお、第１の実施の形態と同様の点については、説明を省略または簡略化する。
【００６３】
（半導体装置の構成）
図４は、本発明の第２の実施の形態に係る半導体装置２００の垂直断面図である。また、図５（ａ）、（ｂ）は、それぞれ図４の破線Ｖａ−Ｖａ、Ｖｂ−Ｖｂに沿った半導体装置２００の水平断面図である。
【００６４】
半導体装置２００は、表面に半導体素子（図示しない）を有する半導体基板１と、半導体基板１の上方に形成された多層配線構造２０５と、半導体基板１の半導体素子と多層配線構造２０５の配線とを接続するコンタクトプラグ９を含むコンタクト層絶縁膜２と、を有する。
【００６５】
多層配線構造２０５は、配線層絶縁膜３ａ、３ｂ、３ｃ、３ｄおよびビア層絶縁膜４ａ、４ｂ、４ｃ中に第１の領域２００ａおよび第２の領域２００ｂを区画するガードリング２０４ａ、２０４ｂ、２０４ｃ、２０４ｄと、第１の領域２００ａの配線層絶縁膜３ｂ中のスルーホールストッパー２０３ａと、第２の領域２００ｂの配線層絶縁膜３ｃ中のスルーホールストッパー２０３ｂと、配線層絶縁膜３ｃ、３ｄおよびビア層絶縁膜４ｂ、４ｃを貫通するように形成されたスルーホールストッパー２０３ａ上のスルーホール２０２ａと、配線層絶縁膜３ｄおよびビア層絶縁膜４ｃを貫通するように形成されたスルーホールストッパー２０３ｂ上のスルーホール２０２ｂと、第１の領域２００ａの配線１０ｃ、１０ｄが設けられた層のエアギャップ２０１ａと、第２の領域２００ｂの配線１０ｄが設けられた層のエアギャップ２０１ｂと、を含む。
【００６６】
エアギャップ２０１ａは、スルーホール２０２ａを通して第１の領域２００ａの配線層絶縁膜３ｃ、３ｄを除去することにより形成される。このため、第１の領域２００ａの配線１０ｃ、１０ｄの周囲にエアギャップ２０１ａが形成される。
【００６７】
エアギャップ２０１ｂは、スルーホール２０２ｂを通して第２の領域２００ｂの配線層絶縁膜３ｄを除去することにより形成される。このため、第２の領域２００ｂの配線１０ｄの周囲にエアギャップ２０１ｂが形成される。
【００６８】
スルーホール２０２ａは、スルーホールストッパー２０３ａをストッパーとして用いて、第１の領域２００ａのハードマスク７、拡散防止膜６ｄ、キャップ膜５ｄ、配線層絶縁膜３ｄ、ビア層絶縁膜４ｃ、拡散防止膜６ｃ、キャップ膜５ｃ、配線層絶縁膜３ｃ、ビア層絶縁膜４ｂ、拡散防止膜６ｂをエッチングすることにより形成される。
【００６９】
スルーホール２０２ｂは、スルーホールストッパー２０３ｂをストッパーとして用いて、第２の領域２００ｂハードマスク７、拡散防止膜６ｄ、キャップ膜５ｄ、配線層絶縁膜３ｄ、ビア層絶縁膜４ｃ、拡散防止膜６ｃをエッチングすることにより形成される。
【００７０】
スルーホールストッパー２０３ａ、２０３ｂは、例えば、配線１０ａ、１０ｂ、１０ｃ、１０ｄと同じ材料からなる。図５（ｂ）のスルーホールストッパー２０３ｂ内の点線は、スルーホール２０２ｂの直下に位置する領域を表す。
【００７１】
スルーホールストッパー２０３ａ、２０３ｂは、異なる配線層に形成される。なお、スルーホールストッパー２０３ａ、２０３ｂは、それぞれ図４、５に示される層と異なる層に形成されてもよい。スルーホールストッパー２０３ａ、２０３ｂがいずれの層に形成された場合も、スルーホールストッパー２０３ａ、２０３ｂよりも上にある配線層絶縁膜が除去され、エアギャップが形成される。
【００７２】
（第２の実施の形態の効果）
本発明の第２の実施の形態によれば、スルーホールストッパー２０３ａ、２０３ｂを異なる配線層に形成することにより、スルーホール２０２ａとスルーホール２０２ｂの深さを異ならせ、第１の領域２００ａのエアギャップ２０１ａが形成される配線層の層数と、第２の領域２００ｂのエアギャップ２０１ｂが形成される配線層の層数を異ならせることができる。
【００７３】
なお、本実施例を応用して、３つ以上の領域をガードリングにより区画し、それぞれの領域において異なる配線層にエアギャップを形成してもよい。また、ガードリングにより区画される領域に、エアギャップが形成されない領域が含まれていてもよい。
【００７４】
〔第３の実施の形態〕
第３の実施の形態は、スルーホールストッパーがビア層絶縁膜中に形成される点において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略または簡略化する。
【００７５】
（半導体装置の構成）
図６は、本発明の第３の実施の形態に係る半導体装置３００の垂直断面図である。
【００７６】
半導体装置３００は、表面に半導体素子（図示しない）を有する半導体基板１と、半導体基板１の上方に形成された多層配線構造３０５と、半導体基板１の半導体素子と多層配線構造３０５の配線とを接続するコンタクトプラグ９を含むコンタクト層絶縁膜２と、を有する。
【００７７】
多層配線構造３０５は、配線層絶縁膜３ａ、３ｂ、３ｃ、３ｄおよびビア層絶縁膜４ａ、４ｂ、４ｃ中に第１の領域３００ａおよび第２の領域３００ｂを区画するガードリング３０４ａ、３０４ｂ、３０４ｃ、３０４ｄと、第１の領域３００ａのビア層絶縁膜４ａ中のスルーホールストッパー３０３と、配線層絶縁膜３ｂ、３ｃ、３ｄおよびビア層絶縁膜４ｂ、４ｃを貫通するように形成されたスルーホールストッパー３０３上のスルーホール３０２と、第１の領域３００ａの配線１０ｂ、１０ｃ、１０ｄが設けられた層のエアギャップ３０１と、を含む。
【００７８】
エアギャップ３０１は、スルーホール３０２を通して第１の領域３００ａの配線層絶縁膜３ｂ、３ｃ、３ｄを除去することにより形成される。このため、第１の領域３００ａの配線１０ｂ、１０ｃ、１０ｄの周囲にエアギャップ３０１が形成される。
【００７９】
スルーホール３０２は、スルーホールストッパー３０３をストッパーとして用いて、第１の領域３００ａのハードマスク７、拡散防止膜６ｄ、キャップ膜５ｄ、配線層絶縁膜３ｄ、ビア層絶縁膜４ｃ、拡散防止膜６ｃ、キャップ膜５ｃ、配線層絶縁膜３ｃ、ビア層絶縁膜４ｂ、拡散防止膜６ｂ、キャップ膜５ｂ、配線層絶縁膜３ｂをエッチングすることにより形成される。
【００８０】
スルーホールストッパー３０３は、例えば、ビア１１ａ、１１ｂ、１１ｃと同じ材料からなる。また、図６においては、スルーホールストッパー３０３はビア１１ａが設けられた層に位置するが、他のビア層に形成されてもよい。スルーホールストッパー３０３がいずれの層に形成された場合も、スルーホールストッパー３０３よりも上にある配線層絶縁膜が除去され、エアギャップが形成される。
【００８１】
本実施例においては、ビア１１ａと配線１０ｂ、ビア１１ｂと配線１０ｃ、およびビア１１ｃと配線１０ｄは、シングルダマシン法により別々に形成される。また、ガードリング３０４ａ、３０４ｂ、３０４ｃ、３０４ｄは、シングルダマシン法により、ビア層絶縁膜中の部分と配線層絶縁膜中の部分が別々に形成される。
【００８２】
以下に、本実施の形態に係る半導体装置３００の製造方法の一例を示す。
【００８３】
（半導体装置の製造方法）
図７Ａ（ａ）〜（ｄ）、図７Ｂ（ｅ）、（ｆ）は、本発明の第３の実施の形態に係る半導体装置３００の製造方法を表す垂直断面図である。
【００８４】
まず、図７Ａ（ａ）に示すように、図３Ａ（ａ）〜図３Ｂ（ｆ）に示される拡散防止膜６ａを形成するまでの工程を第１の実施の形態と同様に行う。
【００８５】
次に、図７Ａ（ｂ）に示すように、拡散防止膜６ａ上にビア層絶縁膜４ａを形成する。
【００８６】
次に、図７Ａ（ｃ）に示すように、ビア層絶縁膜４ａおよび拡散防止膜６ａ中にビアホール２３ａ、ガードリング溝２２ｂおよびスルーホールストッパー３０３用の溝３０５を形成する。
【００８７】
次に、７Ａ（ｄ）に示すように、ビアホール２３ａ、ガードリング溝２２ｂおよび溝３０５中にそれぞれビア１１ａ、ガードリング３０４ｂおよびスルーホールストッパー３０３を形成する。
【００８８】
ここで、ビアホール２３ａ、ガードリング溝２２ｂおよび溝３０５には、同時に導電材料が埋め込まれ、それぞれビア１１ａ、ガードリング３０４ｂおよびスルーホールストッパー３０３が形成される。このため、スルーホールストッパー３０３を形成するために工程数を増やす必要はない。
【００８９】
続けて、図７Ａ（ｂ）〜図７Ｂ（ｆ）に示した工程と同様の工程を繰り返して配線層絶縁膜３ｃ、３ｄ、ビア層絶縁膜４ｂ、４ｃ、キャップ膜５ｃ、５ｄ、拡散防止膜６ｃ、６ｄ、配線１０ｃ、１０ｄ、ビア１１ｂ、１１ｃ、およびガードリング３０４ｃ、３０４ｄを形成する。
【００９０】
その後、ハードマスク７、スルーホール３０２、エアギャップ３０１およびスルーホールキャップ膜８を、第１の実施の形態のハードマスク７、スルーホール１０２、エアギャップ１０１およびスルーホールキャップ膜８と同様の方法で形成し、図６に示した半導体装置３００を得る。
【００９１】
（第３の実施の形態の効果）
本発明の第３の実施の形態によれば、配線およびビアをシングルダマシン法を用いて形成することにより、スルーホールストッパーをビア層絶縁膜中に形成することができる。そして、第１の実施の形態と同様の効果を得ることができる。
【００９２】
〔第４の実施の形態〕
第４の実施の形態は、スルーホールストッパーがコンタクト層絶縁膜中に形成される点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略または簡略化する。
【００９３】
（半導体装置の構成）
図８は、本発明の第４の実施の形態に係る半導体装置４００の垂直断面図である。
【００９４】
半導体装置４００は、表面に半導体素子（図示しない）を有する半導体基板１と、半導体基板１の上方に形成された多層配線構造４０５と、半導体基板１の半導体素子と多層配線構造４０５の配線とを接続するコンタクトプラグ９を含むコンタクト層絶縁膜２と、を有する。
【００９５】
多層配線構造４０５は、配線層絶縁膜３ａ、３ｂ、３ｃ、３ｄおよびビア層絶縁膜４ａ、４ｂ、４ｃ中に第１の領域４００ａおよび第２の領域４００ｂを区画するガードリング４０４ａ、４０４ｂ、４０４ｃ、４０４ｄと、第１の領域４００ａのコンタクト層絶縁膜２中のスルーホールストッパー４０３と、配線層絶縁膜３ａ、３ｂ、３ｃ、３ｄおよびビア層絶縁膜４ａ、４ｂ、４ｃを貫通するように形成されたスルーホールストッパー４０３上のスルーホール４０２と、第１の領域４００ａの配線１０ａ、１０ｂ、１０ｃ、１０ｄが設けられた層のエアギャップ４０１と、を含む。
【００９６】
エアギャップ４０１は、スルーホール４０２を通して第１の領域４００ａの配線層絶縁膜３ａ、３ｂ、３ｃ、３ｄを除去することにより形成される。このため、第１の領域４００ａの配線１０ａ、１０ｂ、１０ｃ、１０ｄの周囲にエアギャップ４０１が形成される。
【００９７】
スルーホール４０２は、スルーホールストッパー４０３をストッパーとして用いて、第１の領域４００ａのハードマスク７、拡散防止膜６ｄ、キャップ膜５ｄ、配線層絶縁膜３ｄ、ビア層絶縁膜４ｃ、拡散防止膜６ｃ、キャップ膜５ｃ、配線層絶縁膜３ｃ、ビア層絶縁膜４ｂ、拡散防止膜６ｂ、キャップ膜５ｂ、配線層絶縁膜３ｂ、ビア層絶縁膜４ａ、拡散防止膜６ａ、キャップ膜５ａ、配線層絶縁膜３ａをエッチングすることにより形成される。
【００９８】
スルーホールストッパー４０３は、例えば、コンタクトプラグ９と同じ材料からなる。この場合、コンタクトプラグ９を形成する工程において、スルーホールストッパー４０３をコンタクトプラグ９と同時に形成することができるため、コンタクトプラグ９を形成するために工程数を増やす必要はない。
【００９９】
（第４の実施の形態の効果）
本発明の第４の実施の形態によれば、スルーホールストッパーをコンタクト層絶縁膜中に形成することにより、コンタクト層絶縁膜をエッチングダメージから保護しつつ、最下層の配線である配線１０ａの周囲にもエアギャップを形成することができる。
【０１００】
〔第５の実施の形態〕
第５の実施の形態は、ガードリングの一部の直下に配線が形成される点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略または簡略化する。
【０１０１】
（半導体装置の構成）
図９は、本発明の第５の実施の形態に係る半導体装置５００の垂直断面図である。また、図１０（ａ）、（ｂ）は、それぞれ図９の破線Ｘａ−Ｘａ、Ｘｂ−Ｘｂに沿った半導体装置５００の水平断面図である。
【０１０２】
半導体装置５００は、表面に半導体素子（図示しない）を有する半導体基板１と、半導体基板１の上方に形成された多層配線構造５０５と、半導体基板１の半導体素子と多層配線構造５０５の配線とを接続するコンタクトプラグ９を含むコンタクト層絶縁膜２と、を有する。
【０１０３】
多層配線構造５０５は、配線層絶縁膜３ａ、３ｂ、３ｃ、３ｄおよびビア層絶縁膜４ａ、４ｂ、４ｃ中に第１の領域５００ａおよび第２の領域５００ｂを区画するガードリング５０４ａ、５０４ｂ、５０４ｃ、５０４ｄと、第１の領域５００ａの配線層絶縁膜３ｃ中のスルーホールストッパー５０３と、配線層絶縁膜３ｄおよびビア層絶縁膜４ｃを貫通するように形成されたスルーホールストッパー５０３上のスルーホール５０２と、第１の領域５００ａの配線１０ｄが設けられた層のエアギャップ５０１と、を含む。
【０１０４】
エアギャップ５０１は、スルーホール５０２を通して第１の領域５００ａの配線層絶縁膜３ｄを除去することにより形成される。このため、第１の領域５００ａの配線１０ｄの周囲にエアギャップ５０１が形成される。
【０１０５】
スルーホール５０２は、スルーホールストッパー５０３をストッパーとして用いて、第１の領域５００ａのハードマスク７、拡散防止膜６ｄ、キャップ膜５ｄ、配線層絶縁膜３ｄ、ビア層絶縁膜４ｃ、拡散防止膜６ｃをエッチングすることにより形成される。
【０１０６】
本実施の形態は、ガードリングの一部を一部の層にのみ形成することにより、その直下に配線を形成することができることを示す。
【０１０７】
例えば、図９、１０に示すように、第１の領域５００ａの配線１０ｄの周囲にエアギャップを形成する場合、配線層絶縁膜３ｃ中にスルーホールストッパー５０３を形成し、ガードリング５０４ｄが第１の領域５００ａと第２の領域５００ｂとを分離するパターンを有していればよい。ガードリング５０４ａ、５０４ｂ、５０４ｃは第１の領域５００ａと第２の領域５００ｂとを分離するパターンを有する必要はないため、配線１０ａ、１０ｂを第１の領域５００ａと第２の領域５００ｂをまたぐ位置に形成することができる。図１０（ｂ）の配線層絶縁膜３ｂ内の点線は、ガードリング５０４ｄの直下に位置する領域を表す。
【０１０８】
なお、ガードリング５０４ｃの配線層絶縁膜３ｃおよびキャップ膜５ｃ中の部分は、ガードリング５０４ｄと同じパターンを有してもよい。ガードリング５０４ｃと配線１０ｂが短絡するおそれがないためである。
【０１０９】
（第５の実施の形態の効果）
本発明の第５の実施の形態によれば、第１の領域５００ａと第２の領域５００ｂを分離するパターンをガードリング５０４ｄのみが有するため、ガードリング５０４ｄの直下の第１の領域５００ａと第２の領域５００ｂをまたぐ位置に配線を形成することができる。
【０１１０】
〔第６の実施の形態〕
第６の実施の形態は、配線層ごとにガードリングのパターンを変えて、配線層毎にエアギャップの形成される水平方向の領域を制御する。なお、第１の実施の形態と同様の点については、説明を省略または簡略化する。
【０１１１】
（半導体装置の構成）
図１１は、本発明の第６の実施の形態に係る半導体装置６００の垂直断面図である。図１２（ａ）、（ｂ）、（ｃ）は、それぞれ図１１の破線ＸＩＩａ−ＸＩＩａ、ＸＩＩｂ−ＸＩＩｂ、ＸＩＩｃ−ＸＩＩｃに沿った半導体装置６００の水平断面図である。
【０１１２】
半導体装置６００は、表面に半導体素子（図示しない）を有する半導体基板１と、半導体基板１の上方に形成された多層配線構造６０５と、半導体基板１の半導体素子と多層配線構造６０５の配線とを接続するコンタクトプラグ９を含むコンタクト層絶縁膜２と、を有する。
【０１１３】
多層配線構造６０５は、配線層絶縁膜３ａ、３ｂ、３ｃ、３ｄおよびビア層絶縁膜４ａ、４ｂ、４ｃ中に第１の領域６００ａおよび第２の領域６００ｂを区画するガードリング６０４ａ、６０４ｂ、６０４ｃ、６０４ｄと、第１の領域６００ａの配線層絶縁膜３ｃ中のスルーホールストッパー６０３と、配線層絶縁膜３ｂ、３ｃ、３ｄおよびビア層絶縁膜４ａ、４ｂ、４ｃを貫通するように形成されたスルーホールストッパー６０３上のスルーホール６０２と、第１の領域６００ａおよび第２の領域６００ｂの配線１０ｃが設けられた層ならびに第１の領域６００ａの配線１０ｂが設けられた層のエアギャップ６０１と、を含む。
【０１１４】
エアギャップ６０１は、スルーホール６０２を通して第１の領域６００ａおよび第２の領域６００ｂの配線層絶縁膜３ｃならびに第１の領域６００ａの配線層絶縁膜３ｂを除去することにより形成される。このため、第１の領域６００ａおよび第２の領域６００ｂの配線１０ｃの周囲ならびに第１の領域６００ａの配線１０ｂの周囲にエアギャップ６０１が形成される。
【０１１５】
スルーホール６０２は、スルーホールストッパー６０３をストッパーとして用いて、第１の領域６００ａのハードマスク７、拡散防止膜６ｄ、キャップ膜５ｄ、配線層絶縁膜３ｄ、ビア層絶縁膜４ｃ、拡散防止膜６ｃ、キャップ膜５ｃ、配線層絶縁膜３ｃ、ビア層絶縁膜４ｂ、拡散防止膜６ｂ、キャップ膜５ｂ、配線層絶縁膜３ｂ、ビア層絶縁膜４ａ、拡散防止膜６ａをエッチングすることにより形成される。
【０１１６】
図１２（ａ）に示すように、ガードリング６０４ｄは、スルーホール６０２を配線が含まれない領域に区画するパターンを有する。このため、配線１０ｄの周囲にはエアギャップ６０１が形成されない。
【０１１７】
図１２（ｂ）に示すように、ガードリング６０４ｃは、第１の領域６００ａと第２の領域６００ｂを分離しないパターンを有する。このため、第１の領域６００ａおよび第２の領域６００ｂにおいて、配線１０ｃの周囲にエアギャップ６０１が形成される。
【０１１８】
図１２（ｃ）に示すように、ガードリング６０４ｂは、第１の領域６００ａと第２の領域６００ｂを分離するパターンを有する。このため、第１の領域６００ａの配線１０ｂの周囲にエアギャップ６０１が形成される。
【０１１９】
（第６の実施の形態の効果）
本発明の第６の実施の形態によれば、配線層ごとにガードリングのパターンを変えることにより、配線層毎にエアギャップの形成される水平方向の領域を制御することができる。
【０１２０】
〔第７の実施の形態〕
第７の実施の形態は、配線の周囲にエアギャップを形成しない層のガードリングの内側にスルーホールリングを形成し、スルーホールをスルーホールリング内に形成し、配線をガードリングとスルーホールリングの間に形成する。なお、第１の実施の形態と同様の点については、説明を省略または簡略化する。
【０１２１】
（半導体装置の構成）
図１３は、本発明の第７の実施の形態に係る半導体装置７００の垂直断面図である。図１４（ａ）、（ｂ）は、それぞれ図１３の破線ＸＩＶａ−ＸＩＶａ、ＸＩＶｂ−ＸＩＶｂに沿った半導体装置７００の水平断面図である。
【０１２２】
半導体装置７００は、表面に半導体素子（図示しない）を有する半導体基板１と、半導体基板１の上方に形成された多層配線構造７０５と、半導体基板１の半導体素子と多層配線構造７０５の配線とを接続するコンタクトプラグ９を含むコンタクト層絶縁膜２と、を有する。
【０１２３】
多層配線構造７０５は、配線層絶縁膜３ａ、３ｂ、３ｃ、３ｄおよびビア層絶縁膜４ａ、４ｂ、４ｃ中に配線を形成する領域を区画するガードリング７０４ａ、７０４ｂ、７０４ｃ、７０４ｄと、配線層絶縁膜３ｂ中のスルーホールストッパー７０３と、ガードリング７０４ｄの内側にスルーホール７０２を囲むように形成されたスルーホールリング７０６と、配線層絶縁膜３ｃ、３ｄおよびビア層絶縁膜４ｂ、４ｃを貫通するように形成されたスルーホールストッパー７０３上のスルーホール７０２と、ガードリング７０４ｃの内側の配線１０ｃが設けられた層に形成されたエアギャップ７０１と、を含む。
【０１２４】
エアギャップ７０１は、スルーホール７０２を通してガードリング７０４ｃの内側の配線層絶縁膜３ｃを除去することにより形成される。このため、ガードリング７０４ｃの内側の配線１０ｃの周囲にエアギャップ７０１が形成される。
【０１２５】
スルーホール７０２は、スルーホールストッパー７０３をストッパーとして用いて、ガードリング７０４ｃの内側のハードマスク７、拡散防止膜６ｄ、キャップ膜５ｄ、配線層絶縁膜３ｄ、ビア層絶縁膜４ｃ、拡散防止膜６ｃ、キャップ膜５ｃ、配線層絶縁膜３ｃ、ビア層絶縁膜４ｂ、拡散防止膜６ｂをエッチングすることにより形成される。
【０１２６】
図１４（ａ）に示すように、スルーホール７０２は、スルーホールリング７０６のリングの内側に形成され、配線１０ｄは、ガードリング７０４ｄとスルーホールリング７０６との間に形成される。
【０１２７】
このため、スルーホール７０２と配線１０ｄは、スルーホールリング７０６により分離され、配線１０ｄの周囲にはエアギャップ７０１が形成されない。
【０１２８】
また、ガードリング７０４ｄとスルーホールリング７０６は分離して形成されているため、ガードリング７０４ｄとスルーホールリング７０６との間に自由に配線１０ｄをレイアウトすることができる。すなわち、エアギャップを形成しない配線層において、スルーホールの周囲に配線を自由にレイアウトすることができる。
【０１２９】
図１４（ｂ）に示すように、ガードリング６０４ｃは、スルーホール７０２と配線１０ｃを分離しない。このため、配線１０ｃの周囲にエアギャップ７０１が形成される。
【０１３０】
（第７の実施の形態の効果）
本発明の第７の実施の形態によれば、エアギャップを形成しない配線層においてスルーホールリングを形成することにより、スルーホールの周囲に配線を自由にレイアウトすることができる。
【０１３１】
〔他の実施の形態〕
本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
【０１３２】
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
【符号の説明】
【０１３３】
１００、２００、３００、４００、５００、６００、７００  半導体装置、１００ａ、２００ａ、３００ａ、４００ａ、５００ａ、６００ａ  第１の領域、  １００ｂ、２００ｂ、３００ｂ、４００ｂ、５００ｂ、６００ｂ  第２の領域、  １０１、２０１ａ、２０１ｂ、３０１、４０１、５０１、６０１、７０１  エアギャップ、  １０２、２０２ａ、２０２ｂ、３０２、４０２、５０２、６０２、７０２  スルーホール、  １０３、２０３ａ、２０３ｂ、３０３、４０３、５０３、６０３、７０３  スルーホールストッパー、  １０４、２０４ａ、２０４ｂ、３０４、４０４、５０４、６０４、７０４  ガードリング、  １０５、２０５、３０５、４０５、５０５、６０５、７０５  多層配線構造、  ９  コンタクトプラグ
【図１】
2011060803.tif 000003
【図２】
2011060803.tif 000004
【図３Ａ】
2011060803.tif 000005
【図３Ｂ】
2011060803.tif 000006
【図３Ｃ】
2011060803.tif 000007
【図３Ｄ】
2011060803.tif 000008
【図４】
2011060803.tif 000009
【図５】
2011060803.tif 000010
【図６】
2011060803.tif 000011
【図７Ａ】
2011060803.tif 000012
【図７Ｂ】
2011060803.tif 000013
【図８】
2011060803.tif 000014
【図９】
2011060803.tif 000015
【図１０】
2011060803.tif 000016
【図１１】
2011060803.tif 000017
【図１２】
2011060803.tif 000018
【図１３】
2011060803.tif 000019
【図１４】
2011060803.tif 000020