(57)【要約】【課題】安定した多値記憶動作を実現することができる抵抗変化素子の駆動方法を提供する。【解決手段】第１の極性の複数の異なる電圧値の書き込み電圧パルスのうちの一つの書き込み電圧パルスを抵抗変化素子１０に与える（Ｓ１０１、Ｓ１０２）書き込み工程と、第１の極性とは異なる第２の極性の複数の異なる電圧値の読み出し電圧パルスを電圧値が小さい方から順次抵抗変化素子１０に与える（Ｓ２０５〜Ｓ２０９）読み出し工程とを実行する。この読み出し工程では、読み出し電圧パルスが順次与えられたときの抵抗変化素子の抵抗状態の変化に応じて、何れの電圧値の書き込み電圧パルスによって書き込み工程が行われたのかを判別する（Ｓ２１０）。【選択図】図６
2011233211.tif 000002
【特許請求の範囲】
【請求項１】
極性の異なる電気パルスに応じて可逆的にその抵抗値が変化する抵抗変化素子を多値記憶素子として駆動する抵抗変化素子の駆動方法であって、
第１の極性の複数の異なる大きさの書き込み電気パルスのうちの一つの書き込み電気パルスを前記抵抗変化素子に与えることで、前記抵抗変化素子を第１の抵抗状態から第２の抵抗状態へ変化させる書き込み工程と、
前記第１の極性とは異なる第２の極性の複数の異なる大きさの読み出し電気パルスを大きさが小さい方から順次前記抵抗変化素子に与える読み出し工程と
を有し、
前記読み出し工程では、前記読み出し電気パルスが順次与えられたときに、前記抵抗変化素子を前記第２の抵抗状態から前記第１の抵抗状態の方向に最初に変化させた読み出し電気パルスの大きさが前記複数の異なる大きさの何れであったかに応じて、前記複数の異なる大きさの書き込み電気パルスのうちの何れの書き込み電気パルスによって前記書き込み工程が行われたのかを判別する
抵抗変化素子の駆動方法。
【請求項２】
前記書き込み工程では、前記第１の極性の複数の異なる電圧の書き込み電気パルスのうちの一つの書き込み電気パルスを前記抵抗変化素子に与えることで、前記抵抗変化素子を第１の抵抗状態から第２の抵抗状態へ遷移させ、
前記読み出し工程では、前記第２の極性の複数の異なる電圧の読み出し電気パルスを電圧の絶対値が小さい方から順次前記抵抗変化素子に与えたときに、前記抵抗変化素子を前記第２の抵抗状態から前記第１の抵抗状態の方向に最初に変化させた読み出し電気パルスの電圧が前記複数の異なる電圧の何れであったかに応じて、前記複数の異なる電圧の書き込み電気パルスのうちの何れの書き込み電気パルスによって前記書き込み工程が行われたのかを判別する
請求項１記載の抵抗変化素子の駆動方法。
【請求項３】
前記書き込み工程では、前記第１の極性の複数の異なる電流の書き込み電気パルスのうちの一つの電流の書き込み電気パルスを前記抵抗変化素子に与えることで、前記抵抗変化素子を第１の抵抗状態から第２の抵抗状態へ遷移させ、
前記読み出し工程では、前記第２の極性の複数の異なる電流の読み出し電気パルスを電流の大きさが小さい方から順次前記抵抗変化素子に与えたときに、前記抵抗変化素子を前記第２の抵抗状態から前記第１の抵抗状態の方向に最初に変化させた読み出し電気パルスの電流が前記複数の異なる電流の何れであったかに応じて、前記複数の異なる電流の書き込み電気パルスのうちの何れの書き込み電気パルスによって前記書き込み工程が行われたのかを判別する
請求項１記載の抵抗変化素子の駆動方法。
【請求項４】
前記書き込み工程では、前記抵抗変化素子を高抵抗状態から低抵抗状態へ変化させ、
前記読み出し工程では、前記読み出し電気パルスが順次与えられたときに、前記抵抗変化素子を低抵抗状態から高抵抗状態の方向に最初に変化させた読み出し電気パルスの大きさが前記複数の異なる大きさの何れであったかに応じて、前記複数の異なる大きさの書き込み電気パルスのうちの何れの書き込み電気パルスによって前記書き込み工程が行われたのかを判別する
請求項１〜３のいずれか１項に記載の抵抗変化素子の駆動方法。
【請求項５】
前記読み出し工程の後、前記書き込み工程において前記抵抗変化素子に与えた書き込み電気パルスと同じ大きさの書き込み電気パルスを前記抵抗変化素子へ与える再書き込み工程をさらに有する
請求項１〜４のいずれか１項に記載の抵抗変化素子の駆動方法。
【請求項６】
前記読み出し工程では、前記抵抗変化素子に確認電気パルスを与えることによって前記抵抗変化素子の規定値としての抵抗状態を検出しておき、前記読み出し電気パルスを与えた後の抵抗状態と前記規定値としての抵抗状態とを比較することにより、前記抵抗変化素子が前記第２の抵抗状態から前記第１の抵抗状態の方向に最初に変化したことを検出する
請求項１〜５のいずれか１項に記載の抵抗変化素子の駆動方法。
【請求項７】
前記読み出し工程では、前記読み出し電気パルスを順次与えたときに、前記抵抗変化素子の抵抗値が、直前に読み出し電気パルスを与えたときにおける抵抗値から、予め定めた変化量よりも大きく変化したことを検出したときに、前記抵抗変化素子が前記第２の抵抗状態から前記第１の抵抗状態の方向に最初に変化したと検出する
請求項１〜５のいずれか１項に記載の抵抗変化素子の駆動方法。
【請求項８】
第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在し、両電極間に与えられる極性の異なる電気パルスに応じて可逆的にその抵抗値が変化する抵抗変化層とを有する抵抗変化素子を含むメモリセルが複数個から構成されるメモリセルアレイと、
前記メモリセルアレイから少なくとも一つのメモリセルを選択する選択回路と、
前記選択回路を制御することで前記メモリセルから少なくとも一つのメモリセルを選択させ、選択されたメモリセルに対する書き込み工程または読み出し工程を実行する制御部とを備え、
前記制御部は、
前記書き込み工程では、第１の極性の複数の異なる大きさの書き込み電気パルスのうちの一つの書き込み電気パルスを、選択された前記メモリセルに含まれる抵抗変化素子の両電極間に与えることによって、前記抵抗変化層の抵抗状態を第１の抵抗状態から第２の抵抗状態へ変化させ、
前記読み出し工程では、前記第１の極性とは異なる第２の極性の複数の異なる大きさの読み出し電気パルスを大きさが小さい方から順次両電極間に与え、前記読み出し電気パルスが順次両電極間に与えられたときに、前記抵抗変化層を前記第２の抵抗状態から前記第１の抵抗状態の方向に最初に変化させた読み出し電気パルスの大きさが前記複数の異なる大きさの何れであったかに応じて、前記複数の異なる大きさの書き込み電気パルスのうちの何れの書き込み電気パルスによって前記書き込み工程が行われたのかを判別する
不揮発性記憶装置。
【請求項９】
前記制御部は、
前記書き込み工程では、前記抵抗変化層を高抵抗状態から低抵抗状態へ変化させ、
前記読み出し工程では、前記読み出し電気パルスが順次両電極間に与えられたときに、前記抵抗変化層を低抵抗状態から高抵抗状態の方向に最初に変化させた読み出し電気パルスの大きさが前記複数の異なる大きさの何れであったかに応じて、前記複数の異なる大きさの書き込み電気パルスのうちの何れの書き込み電気パルスによって前記書き込み工程が行われたのかを判別する
請求項８に記載の不揮発性記憶装置。
【請求項１０】
前記制御部は、前記読み出し工程の後、前記書き込み工程において両電極間に与えた書き込み電気パルスと同じ大きさの書き込み電気パルスを前記両電極間に与えることによって、前記抵抗変化層の抵抗状態を変化させる再書き込み工程をさらに実行する
請求項８または９に記載の不揮発性記憶装置。
【請求項１１】
前記抵抗変化層は、酸素不足型の遷移金属酸化物を含んで構成されている
請求項８乃至１０の何れかに記載の不揮発性記憶装置。
【請求項１２】
前記遷移金属酸化物は、ＭＯxで表される組成を有する第１の酸素不足型の遷移金属酸化物を含む第１の領域と、ＭＯy（但し、ｘ＜ｙ）で表される組成を有する第２の酸素不足型の遷移金属酸化物を含む第２の領域とを有している
請求項１１に記載の不揮発性記憶装置。
【請求項１３】
前記第１の領域は、ＴａＯx（但し、０．８≦ｘ≦１．９）で表される組成を有するタンタル酸化物を含んでおり、
前記第２の領域は、ＴａＯy（但し、２．１≦ｙ≦２．５）で表される組成を有するタンタル酸化物を含んでいる
請求項１２に記載の不揮発性記憶装置。
【請求項１４】
前記複数個のメモリセルのそれぞれは、前記抵抗変化層に電気的に接続された負荷素子をさらに備える
請求項９乃至１３の何れかに記載の不揮発性記憶装置。
【請求項１５】
前記負荷素子は、ダイオードである
請求項１４に記載の不揮発性記憶装置。
【請求項１６】
前記負荷素子は、トランジスタである
請求項１４に記載の不揮発性記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、極性の異なる電圧パルスに応じて抵抗値が変化する抵抗変化素子の駆動方法、及びその方法を実施する不揮発性記憶装置に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴って、携帯情報機器や情報家電等の電子機器がより一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化及び高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性記憶装置の用途が急速に拡大している。さらに、このフラッシュメモリに置き換わる次世代の不揮発性記憶装置として、電気的信号によって抵抗値が可逆的に変化する性質を有する抵抗変化素子を備えた不揮発性記憶装置の研究開発が進んでいる。
【０００３】
上記のような抵抗変化素子を備えた不揮発性記憶装置において、単位面積当たりの記憶容量を増加させるために、多値化が試みられている。例えば、特許文献１及び特許文献２には、抵抗変化素子に流れる電流値を変化させることによってその抵抗変化素子を異なる複数の抵抗状態のいずれかとし、それぞれの抵抗状態における抵抗値の違いにより多値化を実現する不揮発性記憶装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７２６９０５０号明細書
【特許文献２】国際公開第２００６／１３７１１１号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、同一の電流値の電流を抵抗変化素子に与えたとしても、その抵抗値は一定の値に安定せず、ばらつきが生じる。そのため、特許文献１及び特許文献２に開示されているような電流制御により多値化を実現する従来の不揮発性記憶装置の場合、読み出し誤りが発生するおそれがあるという問題がある。
【０００６】
本発明は斯かる事情に鑑みてなされたものであり、その主たる目的は、安定した多値記憶動作を実現することができる抵抗変化素子の駆動方法及びその方法を実施する不揮発性記憶装置を提供することにある。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明の一の態様の抵抗変化素子の駆動方法は、極性の異なる電気パルスに応じて可逆的にその抵抗値が変化する抵抗変化素子を多値記憶素子として駆動する抵抗変化素子の駆動方法であって、第１の極性の複数の異なる大きさの書き込み電気パルスのうちの一つの書き込み電気パルスを前記抵抗変化素子に与えることで、前記抵抗変化素子を第１の抵抗状態から第２の抵抗状態へ変化させる書き込み工程と、前記第１の極性とは異なる第２の極性の複数の異なる大きさの読み出し電気パルスを大きさが小さい方から順次前記抵抗変化素子に与える読み出し工程とを有し、前記読み出し工程では、前記読み出し電気パルスが順次与えられたときに、前記抵抗変化素子を前記第２の抵抗状態から前記第１の抵抗状態の方向に最初に変化させた読み出し電気パルスの大きさが前記複数の異なる大きさの何れであったかに応じて、前記複数の異なる大きさの書き込み電気パルスのうちの何れの書き込み電気パルスによって前記書き込み工程が行われたのかを判別している。
【０００８】
このように書き込み電気パルスの大きさの違いにより多値化を行うことによって、従来のように抵抗変化素子の抵抗値の違いにより多値化を行う場合と比べて、より安定した多値記憶動作を実現することができる。
【０００９】
つまり、抵抗変化素子を第１の抵抗状態から第２の抵抗状態に変化させたときに印加した書き込み電気パルスの大きさによって、抵抗変化素子を第２の抵抗状態から第１の抵抗状態に変化させるのに必要な最低限の読み出し電気パルスの大きさが決まるというバイポーラ型の抵抗変化素子の特性を利用しているので、安定した多値記憶が実現される。
【００１０】
なお、「電気パルス」とは、「電圧パルス」および「電流パルス」を含む概念である。また、「電気パルスの大きさ」とは、「電圧パルスの電圧」または「電流パルスの電流」を意味する。
【００１１】
ここで、駆動方法（書き込み方法）としては、電圧駆動（電圧書き込み）であってもよいし、電流駆動（電流書き込み）であってもよい。つまり、前記書き込み工程では、前記第１の極性の複数の異なる電圧の書き込み電気パルスのうちの一つの書き込み電気パルスを前記抵抗変化素子に与えることで、前記抵抗変化素子を第１の抵抗状態から第２の抵抗状態へ遷移させ、前記読み出し工程では、前記第２の極性の複数の異なる電圧の読み出し電気パルスを電圧の絶対値が小さい方から順次前記抵抗変化素子に与えたときに、前記抵抗変化素子を前記第２の抵抗状態から前記第１の抵抗状態の方向に最初に変化させた読み出し電気パルスの電圧が前記複数の異なる電圧の何れであったかに応じて、前記複数の異なる電圧の書き込み電気パルスのうちの何れの書き込み電気パルスによって前記書き込み工程が行われたのかを判別してもよいし、前記書き込み工程では、前記第１の極性の複数の異なる電流の書き込み電気パルスのうちの一つの電流の書き込み電気パルスを前記抵抗変化素子に与えることで、前記抵抗変化素子を第１の抵抗状態から第２の抵抗状態へ遷移させ、前記読み出し工程では、前記第２の極性の複数の異なる電流の読み出し電気パルスを電流の大きさが小さい方から順次前記抵抗変化素子に与えたときに、前記抵抗変化素子を前記第２の抵抗状態から前記第１の抵抗状態の方向に最初に変化させた読み出し電気パルスの電流が前記複数の異なる電流の何れであったかに応じて、前記複数の異なる電流の書き込み電気パルスのうちの何れの書き込み電気パルスによって前記書き込み工程が行われたのかを判別してもよい。
【００１２】
この態様においては、前記書き込み工程では、前記抵抗変化素子を高抵抗状態から低抵抗状態へ変化させ、前記読み出し工程では、前記読み出し電気パルスが順次与えられたときに、前記抵抗変化素子を低抵抗状態から高抵抗状態の方向に最初に変化させた読み出し電気パルスの大きさが前記複数の異なる大きさの何れであったかに応じて、前記複数の異なる大きさの書き込み電気パルスのうちの何れの書き込み電気パルスによって前記書き込み工程が行われたのかを判別することが好ましい。一般に、抵抗変化素子においては、高抵抗状態よりも低抵抗状態の方が抵抗値のばらつきが少なく安定しており、さらに抵抗変化素子を低抵抗化することによって書き込みを行う場合の方が、高抵抗化することによって書き込みを行う場合と比べて、良好なリテンション特性を得ることができる。
【００１３】
また、上記の態様において、前記読み出し工程の後、前記書き込み工程において前記抵抗変化素子に与えた書き込み電気パルスと同じ大きさの書き込み電気パルスを前記抵抗変化素子へ与える再書き込み工程をさらに有していてもよい。これにより、読み出し工程の後であっても、読み出し前における抵抗変化素子の抵抗状態が復元され、破壊型読み出しに対する手当が行われる。
【００１４】
本発明の一の態様の不揮発性記憶装置は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に介在し、両電極間に与えられる極性の異なる電気パルスに応じて可逆的にその抵抗値が変化する抵抗変化層とを有する抵抗変化素子を含むメモリセルが複数個から構成されるメモリセルアレイと、前記メモリセルアレイから少なくとも一つのメモリセルを選択する選択回路と、前記選択回路を制御することで前記メモリセルから少なくとも一つのメモリセルを選択させ、選択されたメモリセルに対する書き込み工程または読み出し工程を実行する制御部とを備え、前記制御部は、前記書き込み工程では、第１の極性の複数の異なる大きさの書き込み電気パルスのうちの一つの書き込み電気パルスを、選択された前記メモリセルに含まれる抵抗変化素子の両電極間に与えることによって、前記抵抗変化層の抵抗状態を第１の抵抗状態から第２の抵抗状態へ変化させ、前記読み出し工程では、前記第１の極性とは異なる第２の極性の複数の異なる大きさの読み出し電気パルスを大きさが小さい方から順次両電極間に与え、前記読み出し電気パルスが順次両電極間に与えられたときに、前記抵抗変化層を前記第２の抵抗状態から前記第１の抵抗状態の方向に最初に変化させた読み出し電気パルスの大きさが前記複数の異なる大きさの何れであったかに応じて、前記複数の異なる大きさの書き込み電気パルスのうちの何れの書き込み電気パルスによって前記書き込み工程が行われたのかを判別している。
【００１５】
この態様においては、前記制御部は、前記書き込み工程では、前記抵抗変化層を高抵抗状態から低抵抗状態へ変化させ、前記読み出し工程では、前記読み出し電気パルスが順次両電極間に与えられたときに、前記抵抗変化層を低抵抗状態から高抵抗状態の方向に最初に変化させた読み出し電気パルスの大きさが前記複数の異なる大きさの何れであったかに応じて、前記複数の異なる大きさの書き込み電気パルスのうちの何れの書き込み電気パルスによって前記書き込み工程が行われたのかを判別することが好ましい。
【００１６】
また、上記態様において、前記制御部は、前記読み出し工程の後、前記書き込み工程において両電極間に与えた書き込み電気パルスと同じ大きさの書き込み電気パルスを前記両電極間に与えることによって、前記抵抗変化層の抵抗状態を変化させる再書き込み工程をさらに実行するように構成されていてもよい。
【００１７】
また、上記態様において、前記抵抗変化層は、酸素不足型の遷移金属酸化物を含んで構成されていてもよい。この場合、前記遷移金属酸化物は、ＭＯxで表される組成を有する第１の酸素不足型の遷移金属酸化物を含む第１の領域と、ＭＯy（但し、ｘ＜ｙ）で表される組成を有する第２の酸素不足型の遷移金属酸化物を含む第２の領域とを有してもよい。さらに、この場合に、前記第１の領域は、ＴａＯx（但し、０．８≦ｘ≦１．９）で表される組成を有するタンタル酸化物を含んでおり、前記第２の領域は、ＴａＯy（但し、２．１≦ｙ≦２．５）で表される組成を有するタンタル酸化物を含んでいてもよい。
【００１８】
また、上記態様において、前記複数個のメモリセルのそれぞれは、前記抵抗変化層に電気的に接続された負荷素子をさらに備えてもよく、その負荷素子がダイオードまたはトランジスタであってもよい。
【発明の効果】
【００１９】
本発明に係る抵抗変化素子の駆動方法によれば、抵抗変化素子の抵抗変化現象を利用して安定した多値記憶動作を実現することができる。また、この駆動方法を実施する本発明に係る不揮発性記憶装置によれば、安定した多値記憶動作が可能な記憶装置を実現することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態１の抵抗変化素子の構成の一例を示す模式図
【図２】（ａ）〜（ｆ）は、本発明の実施の形態１の抵抗変化素子の抵抗−電圧特性を示す図
【図３】（ａ）〜（ｆ）は、本発明の実施の形態１の抵抗変化素子の電流−電圧特性を示す図
【図４】本発明の実施の形態１における多値記憶の原理を示す図
【図５】本発明の実施の形態１における書き込み電圧パルスと読み出し電圧パルスとの関係を示す図
【図６】本発明の実施の形態１に係る抵抗変化素子の駆動方法の手順の一例を示すフローチャート
【図７】本発明の実施の形態１に係る抵抗変化素子の駆動方法の手順の他の例を示すフローチャート
【図８】（ａ）および（ｂ）は、本発明の実施の形態１における書き込み及び読み出しの実験例の結果を示す図
【図９】本発明の実施の形態２に係る抵抗変化素子の駆動方法の手順の一例を示すフローチャート
【図１０】本発明の実施の形態２に係る抵抗変化素子の駆動方法の手順の他の例を示すフローチャート
【図１１】本発明の実施の形態３における書き込み電流パルスと読み出し電圧パルスとの関係を示す図
【図１２】本発明の実施の形態３に係る抵抗変化素子の駆動方法（電流書き込み）の手順の一例を示すフローチャート
【図１３】本発明の実施の形態５の不揮発性記憶装置の構成の一例を示すブロック図
【図１４】本発明の実施の形態６の不揮発性記憶装置の構成の一例を示すブロック図
【図１５】（ａ）〜（ｆ）は、本発明のその他の実施の形態の抵抗変化素子の抵抗−電圧特性を示す図
【図１６】（ａ）〜（ｆ）は、本発明のその他の実施の形態の抵抗変化素子の電流−電圧特性を示す図
【発明を実施するための形態】
【００２１】
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。
【００２２】
（実施の形態１）
［抵抗変化素子の構成］
まず、本発明の実施の形態１の抵抗変化素子の構成について説明する。
【００２３】
図１は、本発明の実施の形態１の抵抗変化素子１０の構成の一例を示す模式図である。図１に示すように、本実施の形態の抵抗変化素子１０は、基板１と、基板１の上に形成された第１電極の一例である下部電極２と、下部電極２の上に形成された抵抗変化層３と、抵抗変化層３の上に形成された第２電極の一例である上部電極４とを備えている。下部電極２及び上部電極４は、抵抗変化層３と接続されている。
【００２４】
基板１は、例えばシリコン基板により構成される。抵抗変化層３は、下部電極２と上部電極４との間に介在し、両電極間に与えられる極性の異なる電気パルス（電圧パルスまたは電流パルス）に応じて可逆的にその抵抗値が変化する特性を有し、ＭＯxで表される組成を有する第１の酸素不足型の遷移金属酸化物を含む第１の領域の一例である第１タンタル酸化物層３ａと、ＭＯy（但し、ｘ＜ｙ）で表される組成を有する第２の遷移金属酸化物を含む第２の領域の一例である第２タンタル酸化物層３ｂとが積層されて構成されている。ここで、第２タンタル酸化物層３ｂの酸素含有率ｙは、第１タンタル酸化物層３ａの酸素含有率ｘよりも高くなっている。また、酸素不足型とは、当該遷移金属酸化物のストイキオメトリの組成より酸素含有量が少ない状態を指し、上記の例のタンタルの場合は、タンタル酸化物のストイキオメトリの組成がＴａ2Ｏ5となるので、酸素不足型のタンタル酸化物ＴａＯxのｘの値は２．５未満（０＜ｘ＜２．５）となる。なお、第２の遷移金属酸化物は、ストイキオメトリの組成の遷移金属酸化物層を用いてもよい。
【００２５】
第１タンタル酸化物層３ａの組成をＴａＯxとした場合にｘが０．８以上１．９以下であり、且つ、第２タンタル酸化物層３ｂの組成をＴａＯyとした場合にｙが２．１以上２．５以下である場合に、抵抗変化層３の抵抗値を安定して高速に変化させることが確認できている。したがって、ｘ及びｙは上記の範囲内にあることが好ましい。
【００２６】
抵抗変化層３の厚みは、１μｍ以下であれば抵抗値の変化が認められるが、２００ｎｍ以下であることが好ましい。パターニングプロセスリソグラフィを使用する場合に、加工し易く、しかも抵抗変化層３の抵抗値を変化させるために必要となる電圧パルスの電圧値を低くすることができるからである。他方、電圧パルス印加時のブレークダウン（絶縁破壊）をより確実に回避するという観点からは、抵抗変化層３の厚みは少なくとも５ｎｍ以上であることが好ましい。
【００２７】
また、第２タンタル酸化物層３ｂの厚みについては、大きすぎると初期抵抗値が高くなりすぎる等の不都合があり、また小さすぎると安定した抵抗変化が得られないという不都合があるため、１ｎｍ以上８ｎｍ以下程度が好ましい。
【００２８】
このような構成とすることにより、第２タンタル酸化物層３ｂ内で抵抗変化現象を安定に起こすことができる。
【００２９】
タンタル以外にも、ハフニウムやジルコニウム等は同様の構成により安定に抵抗変化を起こすことができる。
【００３０】
第２タンタル酸化物層３ｂと接するように配置される上部電極４は、例えば、Ａｕ（金）、Ｐｔ（白金）、Ｉｒ（イリジウム）、Ｐｄ（パラジウム）、Ｃｕ（銅）及びＡｇ（銀）等、前記遷移金属Ｍの標準電極電位より標準電極電位が高い材料のうちの１つまたは複数の材料を用いて構成され、下部電極２は上部電極４を構成する材料の標準電極電位より小さい材料（例えば、Ｗ、Ｎｉ、あるいはＴａＮ等）で構成される。
【００３１】
このような構成とすることにより、上部電極４と接する第２タンタル酸化物層３ｂ内で抵抗変化現象を安定に起こすことができる。
【００３２】
上述の積層構造と電極配置は、それぞれ個々に採用してもよいが、２つを組み合わせて用いることにより、より安定した抵抗変化現象を起こすことができる。また、当然のことであるが、上述した積層構造と電極の配置関係は、上下を逆に配置してもよい。また、上下方向の配置に代えて、左右方向に配置してもよい。
【００３３】
上述したように構成される抵抗変化素子１０を動作させる場合、下部電極２及び上部電極４が、電源５の異なる端子に電気的に接続される。この電源５は、抵抗変化素子１０を駆動するための電気的パルス印加装置として機能し、所定の極性、電圧／電流及び時間幅の電気的パルス（電圧／電流パルス）を下部電極２と上部電極４との間に印加することができるように構成されている。
【００３４】
なお、以下では、抵抗変化素子１０は、特に断らない限り、電圧パルスおよび電流パルスのうち、電圧パルスによって可逆的に抵抗値が変化するものとし、電極間に印加される電圧パルスの電圧が、下部電極２を基準にした上部電極４の電位で特定されるものとする。
【００３５】
また、「抵抗変化素子１０の抵抗状態が変化する」とは、厳密には、抵抗変化素子１０が有する抵抗変化層３の抵抗状態が変化することを意味する。
【００３６】
［抵抗変化素子の製造方法］
次に、抵抗変化素子１０の製造方法について説明する。
【００３７】
まず、基板１上に、スパッタリング法により、厚さ０．２μｍの下部電極２を形成する。その後、Ｔａターゲットをアルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、下部電極２の上に酸素不足型のタンタル酸化物層を形成する。ここで、タンタル酸化物層における酸素含有率は、アルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。
【００３８】
次に、上記のようにして形成されたタンタル酸化物層の最表面を酸化することによりその表面を改質する。これにより、タンタル酸化物層の表面に、当該タンタル酸化物層の酸化されなかった領域（第１領域）よりも酸素含有率の高い領域（第２領域）が形成される。これらの第１領域及び第２領域が第１タンタル酸化物層３ａ及び第２タンタル酸化物層３ｂにそれぞれ相当し、このようにして形成された第１タンタル酸化物層３ａ及び第２タンタル酸化物層３ｂによって抵抗変化層３が構成されることになる。
【００３９】
なお、酸素含有率の高い領域を下側に作りたい場合は、酸化するのではなく、高い酸素含有率を含む膜をスパッタやＣＶＤ、あるいはＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等で先に形成すればよい。
【００４０】
次に、上記のようにして形成された抵抗変化層３の上に、スパッタリング法により、厚さ０．２μｍの上部電極４を形成することによって、抵抗変化素子１０が得られる。
【００４１】
なお、下部電極２及び上部電極４並びに抵抗変化層３の大きさ及び形状は、マスク及びリソグラフィによって調整することができる。本実施の形態では、上部電極４及び抵抗変化層３の大きさを０．５μｍ×０．５μｍ（面積０．２５μｍ2）とし、下部電極２と抵抗変化層３とが接する部分の大きさも０．５μｍ×０．５μｍ（面積０．２５μｍ2）とした。
【００４２】
また、本実施の形態では、第１タンタル酸化物層３ａの組成をＴａＯx（ｘ＝１．５４）とし、第２タンタル酸化物層３ｂの組成をＴａＯy（ｙ＝２．４７）としている。さらに、抵抗変化層３の厚みを３０ｎｍとし、第１タンタル酸化物層３ａの厚みを２５ｎｍ、第２タンタル酸化物層３ｂの厚みを５ｎｍとしている。
【００４３】
なお、このように、本実施の形態においてはｘ＝１．５４、ｙ＝２．４７であるが、ｘ及びｙの値はこれに限られるわけではない。上述したとおり、ｘの値が０．８以上１．９以下の範囲内（０．８≦ｘ≦１．９）であり、ｙの値が２．１以上２．５未満の範囲内（２．１≦ｙ≦２．５）であれば、本実施の形態での抵抗変化特性と同様に、安定した抵抗変化を実現できる。
【００４４】
［抵抗変化素子の特性］
次に、上述したように構成された本実施の形態の抵抗変化素子１０の特性について説明する。
【００４５】
図２（ａ）〜（ｆ）は、本発明の実施の形態１の抵抗変化素子の抵抗−電圧特性を示す図である。なお、この図２（ａ）〜（ｆ）において示されるデータは、抵抗値が１ｋΩの負荷抵抗を抵抗変化素子１０に直列に接続した状態で所定の電圧パルスを当該抵抗変化素子１０に与えることによって得られたものである。ここで、負荷抵抗は、抵抗変化素子を高抵抗状態から低抵抗状態に変化させる時、抵抗変化現象が急激に進行することを緩和し、電圧の設定をしやすくする効果がある。
【００４６】
図２（ａ）乃至（ｆ）は、それぞれ、書き込み電圧パルスＶRECが−１．００Ｖ，−１．２５Ｖ，−１．５０Ｖ，−１．７５Ｖ，−２．００Ｖ及び−２．２５Ｖの場合における本実施の形態の抵抗変化素子１０の抵抗−電圧特性をそれぞれ示している。ここで、書き込み電圧パルスＶRECとは、図１の抵抗変化素子の構成の場合、下部電極２及び上部電極４間に印加される電圧パルス（ここでは、パルス幅１００ｎｓ）を意味している。これらの書き込み電圧パルスＶRECを下部電極２及び上部電極４間に印加することにより、抵抗変化素子１０の抵抗値が減少し、抵抗変化素子１０が、第１の抵抗状態の一例である高抵抗状態から、第２の抵抗状態の一例である低抵抗状態へ変化する。
【００４７】
図２（ａ）を参照すると、書き込み電圧パルスＶRECが−１．００Ｖの場合、すなわち−１．００Ｖの電圧パルスが下部電極２及び上部電極４間に印加され、抵抗変化素子１０が高抵抗状態から低抵抗状態へ変化する場合、抵抗変化素子１０が低抵抗状態から高抵抗状態の方向へ変化するのは下部電極２及び上部電極４間に＋１．００Ｖより大きな電圧パルスが印加されたときであることがわかる。同様にして、図２（ｂ）乃至（ｆ）を参照すると、書き込み電圧パルスＶRECがそれぞれ−１．２５Ｖ，−１．５０Ｖ，−１．７５Ｖ，−２．００Ｖ及び−２．２５Ｖの場合では、下部電極２及び上部電極４間に＋１．２５Ｖ，＋１．５０Ｖ，＋１．７５Ｖ，＋２．００Ｖ及び＋２．２５Ｖより大きな電圧パルスをそれぞれ印加したときに抵抗変化素子１０が低抵抗状態から高抵抗状態の方向へ変化することがわかる。
【００４８】
以上より、書き込み電圧パルスＶRECより絶対値が大きな電圧値の逆極性の電圧パルスを下部電極２及び上部電極４間に印加することによって、抵抗変化素子１０を低抵抗状態から高抵抗状態の方向へ変化させることができるといえる。抵抗変化素子においてこのような特性が存在することは、電流−電圧特性からも確認することができる。
【００４９】
図３（ａ）〜（ｆ）は、本発明の実施の形態１の抵抗変化素子の電流−電圧特性を示す図である。この図３（ａ）〜（ｆ）において示されるデータは、図２（ａ）〜（ｆ）の場合と同様に、抵抗値が１ｋΩの負荷抵抗を抵抗変化素子１０に直列に接続した状態で所定の電圧パルスを当該抵抗変化素子１０に与えることによって得られたものである。
【００５０】
図３（ａ）乃至（ｆ）は、それぞれ下部電極２及び上部電極４間に図に示す電圧を印加したときに抵抗変化素子１０に流れる電流を測定したもので、負側の下限電圧をそれぞれ−１．００Ｖ，−１．２５Ｖ，−１．５０Ｖ，−１．７５Ｖ，−２．００Ｖ及び−２．２５Ｖとした場合における本実施の形態の抵抗変化素子１０の電流−電圧特性をそれぞれ示している。図３（ａ）を参照すると、負側の下限電圧が−１．００Ｖの場合（書き込み電圧に相当）、＋１．００Ｖの電圧パルスを下部電極２及び上部電極４間に印加したときに抵抗変化素子１０に流れる電流値がピークを示している。同様にして、図３（ｂ）乃至（ｆ）を参照すると、書き込み電圧パルスＶRECが−１．２５Ｖ，−１．５０Ｖ，−１．７５Ｖ，−２．００Ｖ及び−２．２５Ｖの場合では、下部電極２及び上部電極４間に＋１．２５Ｖ，＋１．５０Ｖ，＋１．７５Ｖ，＋２．００Ｖ及び＋２．２５Ｖの電圧パルスがそれぞれ印加されたときに抵抗変化素子１０に流れる電流値がピークを示していることがわかる。
【００５１】
このように、負の書き込み電圧パルスＶRECと電圧値がほぼ同一である逆極性の電圧パルスＶ’REC（＝−ＶREC）を下部電極２及び上部電極４間に印加するまでは抵抗変化素子１０は低抵抗状態であり、書き込み電圧パルスＶRECより大きな逆極性の電圧パルスが印加されたときに抵抗変化素子１０が低抵抗状態から高抵抗状態の方向へ変化することがわかる。
【００５２】
本発明では、上述したように書き込み電圧パルスＶRECより大きな電圧値の逆極性の電圧パルスを下部電極２及び上部電極４間に印加したときに抵抗変化素子１０が低抵抗状態から高抵抗状態の方向へ変化するという抵抗変化素子の特性を利用して多値記憶を実現する。
【００５３】
［多値記憶の原理］
図４は、本発明の実施の形態１における多値記憶の原理を示す図である。図４において、縦軸は抵抗変化素子１０の抵抗値を、横軸は下部電極２及び上部電極４間に印加される電圧パルスの電圧値をそれぞれ示している。上述したとおり、第1の極性（ここでは負）の書き込み電圧パルスＶREC（ここでは−Ｖ１、−Ｖ２、−Ｖ３・・・）より大きな電圧値の逆極性（第２の極性、ここでは正）の電圧パルス（ここでは、Ｖ１、Ｖ２、Ｖ３・・・）を下部電極２及び上部電極４間に印加したときに抵抗変化素子１０が第２の抵抗状態（ここでは低抵抗状態）から第１の抵抗状態（ここでは高抵抗状態）の方向へ変化する。そのため、図４に示すとおり、書き込み電圧パルスＶREC＝−Ｖ１の場合は電圧値＋Ｖ１より大きな電圧パルスが上部電極４に印加されたときに抵抗変化素子１０の抵抗値が上昇する。同様に、書き込み電圧パルスＶREC＝−Ｖ２の場合は電圧値＋Ｖ２より大きな電圧パルスが上部電極４に印加されたときに、書き込み電圧パルスＶREC＝−Ｖ３の場合は電圧値＋Ｖ３より大きな電圧パルスが上部電極４に印加されたときに抵抗値が上昇する。
【００５４】
このような特性を利用すれば、下部電極２及び上部電極４間に電圧の小さい方から順次高い電圧パルスを印加していったときに、抵抗変化素子１０が低抵抗状態から高抵抗状態の方向へ最初に変化したときの上部電極４に印加された電圧パルスの電圧値Ｖを特定することによって、書き込み電圧パルスＶRECの電圧値を推定することができる。すなわち、Ｖ１＜Ｖ≦Ｖ２が成立する場合は書き込み電圧パルスＶRECの電圧値が−Ｖ１であると推定することができる。また、Ｖ２＜Ｖ≦Ｖ３が成立する場合は書き込み電圧パルスＶRECの電圧値が−Ｖ２であると推定することができる。さらに、Ｖ３＜Ｖが成立する場合は書き込み電圧パルスＶRECの電圧値が−Ｖ３であると推定することができる。ここで、書き込み電圧パルスＶREC＝−Ｖ１をデータ「１」に、書き込み電圧パルスＶREC＝−Ｖ２をデータ「２」に、書き込み電圧パルスＶREC＝−Ｖ３をデータ「３」にそれぞれ対応させると、Ｖ１＜Ｖ≦Ｖ１が成立する場合は書き込まれたデータがデータ「１」であると判定し、Ｖ２＜Ｖ≦Ｖ３が成立する場合は書き込まれたデータがデータ「２」であると判定し、Ｖ３＜Ｖが成立する場合は書き込まれたデータがデータ「３」であると判定することができる。つまり、抵抗変化素子１０を不揮発性の多値記憶素子として扱うことができる。
【００５５】
このように、電圧値Ｖを特定することによって、書き込まれたデータの読み出しを行うことが可能になる。そのため、書き込み電圧パルスＶRECによって書き込み工程が行われた後、複数の異なる電圧値の電圧パルスを小さい方から順に両電極間に印加していき、その過程において抵抗変化素子１０がいつ低抵抗状態から高抵抗状態の方向へ変化したのか（つまり、最初に低抵抗状態から高抵抗状態に変化したときの電圧）を特定することにより、データの読み出しを行うことができる。以下では、この読み出し工程の際に下部電極２及び上部電極４間に印加される電圧パルスを読み出し電圧パルスＶREADと表す。この読み出し電圧パルスＶREADと書き込み電圧パルスＶRECとの関係についてさらに詳述する。
【００５６】
図５は、本発明の実施の形態１における書き込み電圧パルスＶREC（１）、ＶREC（２）、・・・、ＶREC（ｍ）と読み出し電圧パルスＶREAD（１）、ＶREAD（２）、・・・、ＶREAD（ｎ）との関係を示す図である。なお、電圧Ｖ’REC（１）、Ｖ’REC（２）、・・・、Ｖ’REC（ｍ）は、それぞれ書き込み電圧パルスＶREC（１）、ＶREC（２）、・・・、ＶREC（ｍ）と電圧値がほぼ同一の逆極性の電圧（＝−ＶREC（１）、−ＶREC（２）、・・・、−ＶREC（ｍ））である。なお、ここでｍ、ｎはそれぞれ正の整数である。図５において、縦軸は抵抗変化素子１０に流れる電流値を、横軸は下部電極２及び上部電極４間に印加される電圧パルスの電圧値をそれぞれ示している。なお、この図５において示されるデータは、図２（ａ）〜（ｆ）の場合と同様に、抵抗値が１ｋΩの負荷抵抗が抵抗変化素子１０に直列に接続された状態で所定の電圧パルスを当該抵抗変化素子１０に与えることによって得られたものである。
【００５７】
本実施の形態では、ｍの値が大きくなるほど電圧値も大きくなるように書き込み電圧パルスＶREC（ｍ）が予め設定されている。また、ｎの値が大きくなるほど電圧値も大きくなり且つＶ’REC（ｍ）＜ＶREAD（ｎ）≦Ｖ’REC（ｍ＋１）が成立するように読み出し電圧パルスＶREAD（ｎ）が予め設定されている。そして、書き込み電圧パルスＶREC（ｍ）を両電極間に印加した後、読み出し電圧パルスＶREAD（ｎ）をｎの値が小さい方から順に両電極間に印加する。このときの書き込み電圧パルスＶREC（ｍ）（あるいは、Ｖ’REC（ｍ））と読み出し電圧パルスＶREAD（ｎ）との関係は図５に示すとおりである。ここで、ｎ＝１のときに抵抗変化素子１０が低抵抗状態から高抵抗状態の方向へ最初に変化した場合（抵抗変化素子１０に流れる電流値が減少した場合）はｍ＝１と判断することができ、ｎ＝２のときに同じく最初に変化した場合はｍ＝２と判断することができる。このようにして、ｍの値を特定することによってどの電圧値の書き込み電圧パルスで書き込みが行われたのかを知ることができる。
【００５８】
［抵抗変化素子の駆動方法の実施例１］
図６は、本発明の実施の形態１に係る抵抗変化素子の駆動方法の手順の一例を示すフローチャートである。以下、書き込み工程、読み出し工程、及び再書き込み工程の各工程に分けて説明する。ここで、再書き込み工程が必要となるのは、読み出し工程を行った結果抵抗変化素子１０が低抵抗状態から高抵抗状態へと変化するため、これを元の低抵抗状態へ戻す必要があるからである。換言すると、本実施の形態における読み出しは所謂破壊読み出しであるため、再書き込み工程が必要となる。そのため、再度読み出しを行う必要がない場合であれば、再書き込み工程を行う必要はない。
【００５９】
なお、以下では、ｍ個の書き込み電圧パルスＶREC（ｍ）の電圧値及びｎ個の読み出し電圧パルスＶREADが、Ｖ’REC（ｍ）＜ＶREAD（ｎ）≦Ｖ’REC（ｍ＋１）となるように予め設定されているものとする。
【００６０】
（１）書き込み工程
書き込み工程においてはまず、記憶するデータの値に応じて、書き込み電圧パルスＶREC（ｍ）のｍ（ｍ≧１）の値を決定する（Ｓ１０１）。そして、書き込み電圧パルスＶREC（ｍ）を下部電極２及び上部電極４間に印加し（Ｓ１０２）、書き込み工程を終了する。この書き込み工程の結果、抵抗変化素子１０は高抵抗状態から複数の低抵抗状態の１つに変化する。
【００６１】
（２）読み出し工程
上記の書き込み工程の終了後に実行される読み出し工程において、抵抗変化素子１０が抵抗変化しない程度（書き込み閾値電圧より小さい電圧、例えば＋０．５Ｖ以下の電圧）の確認電圧パルスＶCHECKを両電極間に印加し（Ｓ２０１）、そのときに抵抗変化素子１０に流れる電流値を、センスアンプ等を用いて測定する（Ｓ２０２）。そして、ステップＳ２０２にて測定した電流値を、抵抗変化素子１０が高抵抗状態及び低抵抗状態の何れの状態にあるのかを判定するために用いる規定値に設定する（Ｓ２０３）。つまり、抵抗変化素子１０が低抵抗状態から高抵抗状態の方向に最初に変化したことを検出するために、事前に、変化前の抵抗状態を規定値として測定し、記憶しておく。
【００６２】
次に、読み出し電圧パルスＶREAD（ｎ）のｎを１に設定し（Ｓ２０４）、読み出し電圧パルスＶREAD（ｎ）を両電極間に印加する（Ｓ２０５）。その後、確認電圧パルスＶCHECKを両電極間に印加し（Ｓ２０６）、そのときに抵抗変化素子１０に流れる電流値をセンスアンプ等を用いて測定する（Ｓ２０７）。
【００６３】
次に、ステップＳ２０７にて測定した電流値とステップＳ２０３にて設定した規定値とを比較し、その電流値がその規定値よりも小さいか否か（抵抗変化素子１０が低抵抗状態から高抵抗状態の方向へ変化したか否か）を判定する（Ｓ２０８）。ここで、その電流値がその規定値より小さくないと判定した場合（Ｓ２０８でＮＯ）、ｎを１インクリメントし（Ｓ２０９）、ステップＳ２０５に戻る。他方、その電流値がその規定値よりも小さいと判定した場合（Ｓ２０８でＹＥＳ）、つまり、抵抗変化素子低抵抗状態から高抵抗状態の方向に最初に変化したと判定し、ｎの値がｍの値であると判断し（Ｓ２１０）、読み出し工程を終了する。
【００６４】
この読み出し工程によってｍの値を特定することができるため、何れの電圧値の書き込み電圧パルスで書き込みが行われたのかを判断することが可能になり、書き込み工程によって書き込まれた多値データの読み出しが実現する。
【００６５】
このように、読み出し工程では、読み出し電圧パルスが小さい方から順次与えられたときに、抵抗変化素子１０を低抵抗状態から高抵抗状態の方向に最初に変化させた読み出し電圧パルスの大きさが、複数の異なる大きさＶREAD（１）〜ＶREAD（ｍ）の何れであったかに応じて、複数の異なる大きさの書き込み電圧パルスＶREC（１）〜ＶREC（ｍ）のうちの何れの書き込み電圧パルスによって書き込み工程が行われたのかを判別する。
【００６６】
（３）再書き込み工程
読み出し工程においてステップＳ２１０を実行した後、再書き込みのため、書き込み電圧パルスＶREC（ｍ）を下部電極２及び上部電極４間に印加する（Ｓ１０２）。これにより、先の書き込み工程において書き込まれたデータと同じデータが書き込まれることになる。
【００６７】
上記の動作により、書き込み工程において用いられた書き込み電圧パルスＶREC（ｍ）のｍを特定することができるため、その書き込み電圧パルスＶREC（ｍ）と対応するデータが記憶されていたと判定することができる。これにより、ｍ値の多値記憶を実現することができる。
【００６８】
以上のように、本実施の形態では、抵抗変化素子を第１の抵抗状態から第２の抵抗状態に変化させたときに印加した書き込み電気パルスの大きさによって、抵抗変化素子を第２の抵抗状態から第１の抵抗状態に変化させるのに必要な最低限の読み出し電気パルスの大きさが決まるというバイポーラ型の抵抗変化素子の特性を利用しているので、安定した多値記憶が実現される。
【００６９】
［抵抗変化素子の駆動方法の実施例２］
上記、抵抗変化素子の駆動方法の実施例１では、書き込みによって抵抗変化素子１０を高抵抗状態から低抵抗状態へ変化させる場合について例示した。一般に、抵抗変化素子においては、高抵抗状態よりも低抵抗状態の方が抵抗値のばらつきが少なく安定しており、また上記のように抵抗変化素子１０を低抵抗化することによって書き込みを行う場合の方が、高抵抗化することによって書き込みを行う場合と比べて、良好なリテンション特性を得ることができる。しかしながら、これとは逆に、書き込みによって抵抗変化素子１０を第１の抵抗状態の別の例である低抵抗状態から、第２の抵抗状態の別の例である高抵抗状態へ変化させる場合についても、同様の手順によって多値記憶を実現することが可能である。その場合の動作について、図７を参照しながら説明する。
【００７０】
図７は、本発明の実施の形態１に係る抵抗変化素子の駆動方法の手順の他の例を示すフローチャートである。図７において、図６と異なるのは、ステップＳ２０７の後に実行されるステップＳ３０８のみである。したがって、ステップＳ３０８以外の処理については、図６と同一の符号を付している。
【００７１】
書き込み工程におけるステップＳ１０２によって、抵抗変化素子１０は低抵抗状態（ここでは、第１の抵抗状態）から高抵抗状態（ここでは、第２の抵抗状態）へと変化する。その後の読み出し工程において、上述した場合と同様にしてステップＳ２０１乃至Ｓ２０７を実行した後、ステップＳ２０７にて測定した電流値とステップＳ２０３にて設定した規定値とを比較し、その電流値がその規定値よりも大きいか否か（抵抗変化素子１０が高抵抗状態（ここでは、第２の抵抗状態）から低抵抗状態（ここでは、第１の抵抗状態）の方向へ変化したか否か）を判定する（Ｓ３０８）。そして、上述した場合と同様に、その判定の結果に応じてステップＳ２０９またはＳ２１０に進み、ステップＳ２１０の終了後に再書き込み工程に進む。
【００７２】
以上の動作によって、抵抗変化素子１０を高抵抗状態から低抵抗状態へ変化させて書き込みを行う場合と同様に、抵抗変化素子１０を低抵抗状態から高抵抗状態へ変化させて書き込みを行う場合でも多値記憶を実現することができる。
【００７３】
なお、上記の二つの例ではステップＳ２０２及びＳ２０７において抵抗変化素子１０に流れる電流値を測定しているが、この電流値に基づいて抵抗変化素子１０の抵抗値を測定するようにしてもよい。この場合、ステップＳ２０８においてはステップＳ２０７で測定された抵抗値が既定値よりも大きいか否かを判定することになり、ステップＳ３０８においてはステップＳ２０７で測定された抵抗値が既定値よりも小さいか否かを判定することになる。
【００７４】
［実験例］
次に、図６を参照しながら説明した手順にしたがって書き込み及び読み出しを行った実験例について説明する。この実験例では、書き込み電圧パルスの電圧値ＶREC（ｍ、ｍ＝１、２、・・・、７）をそれぞれ−１Ｖ，−１．２５Ｖ，−１．５Ｖ，−１．７５Ｖ，−２Ｖ，−２．２５Ｖ及び−２．５Ｖとした。また、Ｖ’REC（ｍ）＜ＶREAD（ｎ）≦Ｖ’REC（ｍ＋１）となるように、読み出し電圧パルスＶREAD（ｎ、ｎ＝１、２、・・・、７）の電圧値をそれぞれ＋１．２Ｖ，＋１．４５Ｖ，＋１．７Ｖ，＋１．９５Ｖ，＋２．２Ｖ，＋２．４５Ｖ及び＋２．７Ｖとした。なお、この実験例で用いた抵抗変化素子１０の下部電極２は窒化タンタル（ＴａＮ）で構成され、上部電極４はイリジウム（Ｉｒ）で構成されている。
【００７５】
図８（ａ）および（ｂ）は、本発明の実施の形態１における書き込み及び読み出しの実験例の結果を示す図である。この図８（ａ）は書き込み電圧パルス及び読み出し電圧パルスを繰り返し下部電極２及び上部電極４間に印加した場合の抵抗変化素子１０の抵抗値の変化を示しており、図８（ｂ）は読み出し結果の評価を示している。なお、この実験例では、書き込み電圧パルスＶREC（ｍ）のｍを１から７まで順に増やしながら書き込み工程を繰り返し実行している。また、この実験例において再書き込み工程は実行されていない。以下、図６のフローチャートを適宜参照しながら説明する。
【００７６】
図８（ａ）に示すように、書き込み工程において−１Ｖの書き込み電圧パルスＶREC（１）を両電極間に印加し（Ｓ１０２）、抵抗変化素子１０を高抵抗状態から低抵抗状態に変化させている。次に、読み出し工程において＋１．２Ｖの読み出し電圧パルスＶREAD（１）を両電極間に印加した（Ｓ２０５）結果、抵抗変化素子１０は低抵抗状態から高抵抗状態へ変化している。その後、書き込み工程において−１．２５Ｖの書き込み電圧パルスＶREC（２）を両電極間に印加した（Ｓ１０２）結果、抵抗変化素子１０は再び高抵抗状態から低抵抗状態へ変化している。次に、読み出し工程において＋１．２Ｖの読み出し電圧パルスＶREAD（１）を両電極間に印加した（Ｓ２０５）場合、電流値が規定値より小さいとは判定されず（Ｓ２０８でＮＯ）、その結果ｎが１インクリメントされて（Ｓ２０９）、＋１．４５Ｖの読み出し電圧パルスＶREAD（２）が両電極間に印加される（Ｓ２０５）。この場合、図８（ａ）に示すように、抵抗変化素子１０が低抵抗状態から高抵抗状態へ変化する。
【００７７】
これ以降、同様にしてｍを１ずつインクリメントしながら書き込み工程を実行していくと、読み出し工程においてｎも同様に１ずつインクリメントされていく。その様子が図８（ａ）及び（ｂ）に示されている。なお、図８（ｂ）では、読み出しが成功した場合、すなわちステップＳ２０８において電流値が既定値より小さいと判定されてステップＳ２１０が実行された場合を○で表しており、ステップＳ２０８において電流値が既定値より小さくないと判定されてステップＳ２０９に進んだ場合を×で表している。
【００７８】
上述したとおり、本実験例では、７値のデータの読み書きが実現されている。書き込み電圧パルス及び読み出し電圧パルスの電圧値をより細かく設定することにより、より大きな情報量のデータの読み書きを実現することが可能になる。
【００７９】
（実施の形態２）
実施の形態１では、図６及び図７に示すように、読み出し工程において確認電圧パルスＶCHECKを下部電極２及び上部電極４間に印加しているが、この処理は本発明に必須のものではない。実施の形態２は、このような読み出し工程における確認電圧パルスＶCHECKの印加を省略した抵抗変化素子の駆動方法である。なお、抵抗変化素子の構成については実施の形態１の場合と同様であるので説明を省略する。
【００８０】
図９は、本発明の実施の形態２に係る抵抗変化素子の駆動方法の手順の一例を示すフローチャートである。図９には書き込み工程、読み出し工程及び再書き込み工程における手順が示されているが、このうち書き込み工程及び再書き込み工程については実施の形態１の場合と同様であるので、同一符号を付して説明を省略する。
【００８１】
読み出し工程においてはまず、読み出し電圧パルスＶREAD（ｎ）のｎを０に設定し（Ｓ４０１）、読み出し電圧パルスＶREAD（ｎ）を下部電極２及び上部電極４間に印加する（Ｓ４０２）。そして、このときに抵抗変化素子１０に流れる電流値ＩREAD（ｎ）をセンスアンプ等を用いて測定する（Ｓ４０３）。
【００８２】
次に、ｎが０であるか否かを判定する（Ｓ４０４）。ここで、ｎが０であると判定した場合（Ｓ４０４でＹＥＳ）、ｎを１インクリメントし（Ｓ４０５）、ステップＳ４０２に戻る。他方、ｎが０ではないと判定した場合（Ｓ４０４でＮＯ）、電流値ＩREAD（ｎ）が電流値ＩREAD（ｎ−１）よりも小さいか否か（抵抗変化素子１０が低抵抗状態から高抵抗状態の方向へ変化したか否か）を判定する（Ｓ４０６）。
【００８３】
ステップＳ４０６にて電流値ＩREAD（ｎ）が電流値ＩREAD（ｎ−１）よりも小さくないと判定した場合（Ｓ４０６でＮＯ）、ｎを１インクリメントし（Ｓ４０５）、ステップＳ４０２に戻る。これに対し、電流値ＩREAD（ｎ）が電流値ＩREAD（ｎ−１）よりも小さいと判定した場合（Ｓ４０６でＹＥＳ）、ｎの値がｍの値であると判断し（Ｓ４０７）、読み出し工程を終了する。なお、電流値ＩREAD（ｎ）と電流値ＩREAD（ｎ−１）との大小判断では、計測値のばらつきを吸収するために、予め定めたマージン（変化量）を超えて電流値ＩREAD（ｎ）が電流値ＩREAD（ｎ−１）よりも小さいか否か、つまり、抵抗変化素子の抵抗値が予め定めた変化量よりも大きく変化したか否かを判定する。
【００８４】
このように、読み出し工程では、読み出し電圧パルスを小さい方から順次与えたときに、抵抗変化素子の抵抗値が、直前に読み出し電圧パルスを与えたときにおける抵抗値から、予め定めた変化量よりも大きく変化したことを検出したときに、抵抗変化素子が低抵抗状態から高抵抗状態の方向に最初に変化したと検出する。
【００８５】
この読み出し工程によりｍの値を特定することができるため、何れの電圧値の書き込み電圧パルスで書き込みが行われたのかを判断することが可能になり、書き込み工程によって書き込まれた多値データの読み出しが実現する。
【００８６】
なお、実施の形態１の場合と同様に、実施の形態２の抵抗変化素子の駆動方法も、書き込みによって抵抗変化素子１０を第１の抵抗状態の別の例である低抵抗状態から、第２の抵抗状態の別の例である高抵抗状態へ変化させる場合でも用いることができる。その場合の動作について、図１０を参照しながら説明する。
【００８７】
図１０は、本発明の実施の形態２に係る抵抗変化素子の駆動方法の手順の他の例を示すフローチャートである。図１０において、図９と異なるのは、ステップＳ４０４の後に実行されるステップＳ５０６のみである。したがって、ステップＳ５０６以外の処理については、図９と同一の符号を付している。
【００８８】
書き込み工程におけるステップＳ１０２によって、抵抗変化素子１０は低抵抗状態（ここでは、第１の抵抗状態）から高抵抗状態（ここでは、第２の抵抗状態）へと変化する。その後の読み出し工程において、上述した場合と同様にしてステップＳ４０１乃至Ｓ４０５を実行した後、電流値ＩREAD（ｎ）が電流値ＩREAD（ｎ−１）よりも大きいか否か（抵抗変化素子１０が高抵抗状態（ここでは、第２の抵抗状態）から低抵抗状態（ここでは、第１の抵抗状態）の方向へ変化したか否か）を判定する（Ｓ５０６）。そして、上述した場合と同様に、その判定の結果に応じてステップＳ４０５またはＳ４０７に進み、ステップＳ４０７の終了後に再書き込み工程に進む。
【００８９】
以上の動作によって、抵抗変化素子１０を高抵抗状態から低抵抗状態へ変化させて書き込みを行う場合と同様に、抵抗変化素子１０を低抵抗状態から高抵抗状態へ変化させて書き込みを行う場合でも多値記憶を実現することができる。
【００９０】
（実施の形態３）
上記、実施の形態１では、電圧パルスを抵抗変化素子に印加する電圧駆動による多値記憶を説明したが、本発明に係る抵抗変化素子の駆動方法および不揮発性記憶素子は、電流パルスを抵抗変化素子に印加する電流駆動による多値記憶を採用してもよい。以下、電流駆動による多値記憶を説明する。
【００９１】
［抵抗変化素子の駆動方法の実施例３］
図１１は、実施の形態３に係る電流駆動による多値記憶（ただし、読み出しは電圧駆動・電流再生による）における書き込み電流パルスＩRECと読み出し電圧パルスＶREADとの関係を示す図である。この図は、電圧駆動での多値記憶における同関係を示す図５に対応する図である。なお、電流Ｉ’RECは、書き込み電流パルスＩRECと電流値が同一の逆極性の電流（＝−ＩREC）である。電圧Ｖ’RECは、電流Ｉ’RECに対応する電圧、つまり、電流Ｉ’RECが抵抗変化素子に印加されているときの抵抗変化素子１０に生じる電圧降下の値である。図１１において、縦軸は抵抗変化素子１０に流れる電流値を、横軸は下部電極２及び上部電極４間に印加される電圧パルスの電圧値をそれぞれ示している。なお、この図１１において示されるデータは、図２（ａ）〜（ｆ）の場合と同様に、抵抗値が１ｋΩの負荷抵抗が抵抗変化素子１０に電気的に接続された状態で所定の電流パルスを当該抵抗変化素子１０に与えることによって得られたものであるが、電流駆動の場合は負荷抵抗が無くても低抵抗化時の所定の電流値への制御が容易であるため、負荷抵抗は必ずしも必要ではない。
【００９２】
本実施の形態では、ｍの値が大きくなるほど電流値も大きくなるように書き込み電流パルスＩREC（ｍ）が予め設定されている。また、ｎの値が大きくなるほど電圧値も大きくなり且つＶ’REC（ｍ）＜ＶREAD（ｎ）≦Ｖ’REC（ｍ＋１）が成立するように読み出し電圧パルスＶREAD（ｎ）が予め設定されている。
【００９３】
そして、書き込み電流パルスＩREC（ｍ）を両電極間に印加した後、読み出し電圧パルスＶREAD（ｎ）をｎの値が小さい方から順に上部電極４に印加する。このときの書き込み電流パルスＩREC（ｍ）と電圧Ｖ’REC（ｍ）との関係は図１１に示すとおりである。ここで、ｎ＝１のときに抵抗変化素子１０が低抵抗状態から高抵抗状態の方向へ最初に変化した場合（抵抗変化素子１０に流れる電流値が減少した場合）はｍ＝１と判断することができ、ｎ＝２のときに同じく最初に変化した場合はｍ＝２と判断することができる。このようにして、ｍの値を特定することによってどの電流値の書き込み電流パルスで書き込みが行われたのかを知ることができる。
【００９４】
図１２は、電流駆動による多値記憶（ただし、読み出しは電圧駆動・電流再生による）における抵抗変化素子の駆動方法の手順の一例を示すフローチャートである。この図は、電圧駆動での多値記憶における駆動方法の手順を示す図６に対応する図である。図６に示されるフローチャートと相違する点は以下である。
【００９５】
書き込み工程では、まず、記憶するデータの値に応じて、書き込み電流パルスＩREC（ｍ）のｍ（ｍ≧１）の値を決定する（Ｓ６０１）。そして、書き込み電流パルスＩREC（ｍ）を抵抗変化素子１０に印加し（Ｓ６０２）、書き込み工程を終了する。この書き込み工程の結果、抵抗変化素子１０は高抵抗状態から低抵抗状態へと変化する。
【００９６】
読み出し工程（Ｓ２０１〜Ｓ２１０）は、図６に示される電圧駆動における手順と同様である。ただし、ｍ個の書き込み電流パルスＩREC（ｍ）の電流値が予め定められ、かつ、ｎ個の対応する読み出し電圧パルスＶREADが、Ｖ’REC（ｍ）＜ＶREAD（ｎ）≦Ｖ’REC（ｍ＋１）となるように予め設定されている点が、電圧駆動における場合と異なる。この読み出し工程によってｍの値を特定することができるため、何れの電流値の書き込み電流パルスで書き込みが行われたのかを判断することが可能になり、書き込み工程によって書き込まれた多値データの読み出しが実現する。
【００９７】
このように、読み出し工程では、読み出し電圧パルスが小さい方から順次与えられたときに、抵抗変化素子１０を低抵抗状態から高抵抗状態の方向に最初に変化させた読み出し電圧パルスの大きさが、複数の異なる大きさＶREAD（１）〜ＶREAD（ｎ）の何れであったかに応じて、複数の異なる大きさの書き込み電流パルスＩREC（１）〜ＶREC（ｍ）のうちの何れの書き込み電流パルスによって書き込み工程が行われたのかを判別することができる。
【００９８】
なお、再書き込み工程では、読み出し工程においてステップＳ２１０を実行した後、再書き込みのため、書き込み電流パルスＩREC（ｍ）を抵抗変化素子１０に印加する（Ｓ６０２）。これにより、先の書き込み工程において書き込まれたデータと同じデータが書き込まれることになる。
【００９９】
上記の動作により、書き込み工程において用いられた書き込み電流パルスＩREC（ｍ）のｍを特定することができるため、その書き込み電流パルスＩREC（ｍ）と対応するデータが記憶されていたと判定することができる。これにより、ｍ値の多値記憶を実現することができる。
【０１００】
なお、この電流駆動による多値記憶の読み出し工程では、電圧駆動（電流再生）によって読み出しを行ったが、電流駆動によって読み出しを行ってもよい。そのときには、読み出し工程では、読み出し電流パルスＩREAD（ｎ）を抵抗変化素子１０に印加することになるが、ｎの値が大きくなるほど電流値も大きくなり、且つ、Ｉ’REC（ｍ）＜ＩREAD（ｎ）≦Ｉ’REC（ｍ＋１）が成立するように読み出し電流パルスＩREAD（ｎ）を抵抗変化素子１０に印加する。
【０１０１】
［抵抗変化素子の駆動方法の実施例４］
また、上記抵抗変化素子の駆動方法の実施例３では、書き込み時に高抵抗状態から低抵抗状態に変化させるような電流パルスを印加したが、実施の形態１の抵抗変化素子の駆動方法の実施例２で示したように、書き込み時に低抵抗状態から高抵抗状態に変化させるような電流パルスを選択されたメモリセルに印加してもよい。その場合、図１２に示すフローチャートの読み出し工程において、Ｓ２０８の測定された電流値の判断基準が「電流値＞規定値？」となる点である。
【０１０２】
（実施の形態４）
上記した実施の形態２で示したように、実施の形態３においても、図１２の読み出し工程における、確認電圧パルスＶCHECKの印加工程（Ｓ２０１）から規定値の設定工程（Ｓ２０３）の各処理は本発明に必須のものではない。実施の形態４は、このような読み出し工程における確認電圧パルスＶCHECKの印加から規定値の設定までを省略し、実施の形態３の書き込み工程と、実施の形態２の読み出し工程とを備えた、抵抗変化素子の駆動方法である。駆動動作やフローチャートについては、上述した各実施形態での説明と同様なので、詳細については説明を省略する。
【０１０３】
（実施の形態５）
実施の形態５は、実施の形態１から４において説明した抵抗変化素子とその駆動方法を実現する周辺回路を備えるクロスポイント型の不揮発性記憶装置である。ここで、クロスポイント型の不揮発性記憶装置とは、ワード線とビット線との交点（立体交差点）に抵抗変化素子を配置した態様の記憶装置である。
【０１０４】
以下、この実施の形態５の不揮発性記憶装置の構成及び動作について説明する。
【０１０５】
［不揮発性記憶装置の構成］
図１３は、本発明の実施の形態５の不揮発性記憶装置（ここでは、記憶装置１００）の構成の一例を示すブロック図である。図１３に示すように、クロスポイント型の記憶装置１００は、複数のアレイ状に配置された本願に係る抵抗変化素子を具備するメモリセルで構成されるメモリセルアレイ１０１と、アドレスバッファ１０２と、制御部１０３と、行デコーダ１０４と、ワード線ドライバ１０５と、列デコーダ１０６と、ビット線ドライバ１０７とを備えている。
【０１０６】
メモリセルアレイ１０１は、図１３に示すように、互いに平行にして第１の方向に延びるように形成された複数のワード線Ｗ１，Ｗ２，Ｗ３，…と、これらのワード線Ｗ１，Ｗ２，Ｗ３，…と交差し、互いに平行にして第２の方向に延びるように形成された複数のビット線Ｂ１，Ｂ２，Ｂ３，…とを具備している。ここで、ワード線Ｗ１，Ｗ２，Ｗ３，…は、基板（図示せず）の主面に平行な第１の平面内において形成されており、ビット線Ｂ１，Ｂ２，Ｂ３，…は、その第１の平面より上方に位置し且つ第１の平面に実質的に平行な第２の平面内において形成されている。そのため、ワード線Ｗ１，Ｗ２，Ｗ３，…とビット線Ｂ１，Ｂ２，Ｂ３，…とは立体交差しており、その立体交差点に対応して、複数のメモリセルＭＣ１１，ＭＣ１２，ＭＣ１３，ＭＣ２１，ＭＣ２２，ＭＣ２３，ＭＣ３１，ＭＣ３２，ＭＣ３３，…（以下、「メモリセルＭＣ１１，ＭＣ１２，…」と表す）が設けられている。
【０１０７】
個々のメモリセルＭＣは、直列に接続された抵抗変化素子と、例えば双方向ダイオードで構成される電流制御素子Ｄ１１，Ｄ１２，Ｄ１３，Ｄ２１，Ｄ２２，Ｄ２３，Ｄ３１，Ｄ３２，Ｄ３３，…とを具備しており、当該抵抗変化素子はビット線Ｂ１，Ｂ２，Ｂ３，…と、当該電流制御素子は抵抗変化素子及びワード線Ｗ１，Ｗ２，Ｗ３…とそれぞれ接続されている。電流制御素子は、正の印加電圧領域と負の印加電圧領域とにそれぞれ閾値電圧を有し、印加電圧の絶対値がそれぞれの閾値電圧の絶対値より大きい場合に導通（オン）状態となり、印加電圧の値がそれ以外の領域の場合（印加電圧の絶対値が対応するそれぞれの閾値の絶対値より小さい場合）遮断（オフ）状態となるような非線形の特性を有する。
【０１０８】
なお、この抵抗変化素子として、実施の形態１の抵抗変化素子１０を用いることができる。また、電流制御素子（ここでは双方向ダイオード）は、当該メモリセルを構成する抵抗変化素子が有する抵抗変化層に直列に接続された負荷素子を兼ねてもよい。
【０１０９】
アドレスバッファ１０２は、外部回路（図示せず）からアドレス信号ＡＤＤＲＥＳＳを受け取り、このアドレス信号ＡＤＤＲＥＳＳに基づいて行アドレス信号ＲＯＷを行デコーダ１０４に出力するとともに、列アドレス信号ＣＯＬＵＭＮを列デコーダ１０６に出力する。ここで、アドレス信号ＡＤＤＲＥＳＳは、メモリセルＭＣ１１，ＭＣ１２，…のうちの選択されるメモリセルのアドレスを示す信号である。また、行アドレス信号ＲＯＷは、アドレス信号ＡＤＤＲＥＳＳに示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号ＣＯＬＵＭＮは、同じく列のアドレスを示す信号である。
【０１１０】
制御部１０３は、外部回路から受け取ったモード選択信号ＭＯＤＥに応じて、書き込みモード（上記の書き込み工程及び再書き込み工程に該当）及び読み出しモード（上記の読み出し工程に該当）のうちのいずれか１つのモードを選択して実行する。
【０１１１】
書き込みモードにおいて、制御部１０３は、外部回路から受け取った入力データＤｉｎに応じて、書き込み電圧パルスＶREC（ｍ）または書き込み電流パルスＩREC（ｍ）を選択されたワード線に出力するよう、対応するワード線ドライバ１０５を制御する。
【０１１２】
また、読み出しモードの場合、制御部１０３は、読み出し電圧パルスＶREAD（ｎ）、読み出し電流パルスＩREAD（ｎ）又は確認電圧パルスＶCHECKを選択されたワード線に出力するよう、対応するワード線ドライバ１０５を制御する。この読み出しモードでは、制御部１０３はさらに、センスアンプ(図示せず)から出力される読み出し信号ＩREAD（ＶREAD（ｎ）印加時）またはＶREAD（ＩREAD（ｎ）印加時）に基づいて特定した書き込み電圧パルスＶREC（ｍ）または書き込み電流パルスＩREC（ｍ）に対応する選択されたメモリセルのビット値を示す出力データＤｏｕｔを外部回路へ出力する。この読み出し信号ＩREADまたはＶREADは、それぞれ読み出しモードのときにワード線Ｗ１，Ｗ２，Ｗ３，…を流れる電流値または電圧値または抵抗変化素子の両端に発生する電圧を示す信号である。
【０１１３】
このワード線ドライバ１０５は、異なる複数の電圧パルスを発生させたい場合、その電源部に例えばラダー抵抗回路を備えており、このラダー抵抗回路を用いることによりｍ個の異なる電圧値の書き込み電圧パルスＶREC（ｍ）及びｎ個の異なる電圧値の読み出し電圧パルスＶREAD（ｎ）を出力することができるように構成されている。また、異なる複数の電流パルスを発生させたい場合、例えば複数の異なるサイズのドライバ回路を備えていて、それらを適宜組み合わせて異なる複数の電流パルスを発生させたり、ドライバ回路を構成するトランジスタのゲート電圧をコントロールする回路を備えることにより実現できる。
【０１１４】
行デコーダ１０４は、アドレスバッファ１０２から出力された行アドレス信号ＲＯＷを受け取り、この行アドレス信号ＲＯＷに応じて、ワード線Ｗ１，Ｗ２，Ｗ３，…のうちの何れか一つを選択する。ワード線ドライバ１０５は、行デコーダ１０４の出力信号に基づいて、行デコーダ１０４によって選択されたワード線に活性化電圧を印加する。
【０１１５】
列デコーダ１０６は、アドレスバッファ１０２から出力された列アドレス信号ＣＯＬＵＭＮを受け取り、この列アドレス信号ＣＯＬＵＭＮに応じて、ビット線Ｂ１，Ｂ２，Ｂ３，…のうちの何れか一つを選択する。ビット線ドライバ１０７は、列デコーダ１０６の出力信号に基づいて、列デコーダ１０６によって選択されたビット線を接地状態にする。
【０１１６】
なお、アドレスバッファ１０２、行デコーダ１０４、ワード線ドライバ１０５、列デコーダ１０６およびビット線ドライバ１０７は、メモリセルアレイ１０１から少なくとも一つのメモリセルを選択する選択回路の一例であり、制御部１０３による制御のもとで動作する。
【０１１７】
なお、本実施の形態は、１層型のクロスポイント型記憶装置であるが、本発明に係る不揮発性記憶装置はメモリセルアレイを積層することにより複層型のクロスポイント型記憶装置としてもよい。また、抵抗変化素子と電流制御素子とは、その位置関係が入れ替わっていてもよい。すなわち、ワード線が抵抗変化素子に、ビット線が電流制御素子にそれぞれ接続されていてもよい。さらに、ビット線及び／またはワード線が抵抗変化素子における電力を兼ねるような構成であってもよい。
【０１１８】
［不揮発性記憶装置の動作］
上述したように構成される記憶装置１００は、図６を参照して説明した手順にしたがって書き込み電圧パルスＶREC（ｍ）または書き込み電流パルスＩREC（ｍ）、読み出し電圧パルスＶREAD（ｎ）または読み出し電流パルスＩREAD（ｎ）、あるいは場合により確認電圧パルスＶCHECKを選択されたメモリセルに印加することによって、実施の形態１から４において説明した書き込み工程、読み出し工程及び再書き込み工程を実行する。以下、メモリセルＭＣ２２に対して書き込み工程及び読み出し工程を行う場合を例にして、図６のフローチャートを適宜参照しながら説明する。
【０１１９】
〔書き込みモード〕
メモリセルＭＣ２２にデータ「１」を表すデータを書き込む場合、ビット線ドライバ１０７によりビット線Ｂ２が接地され、ワード線ドライバ１０５によりワード線Ｗ２と制御部１０３とが電気的に接続される。そして、制御部１０３により、ワード線Ｗ２に書き込み電圧パルスＶREC（１）が印加される（Ｓ１０２）。ここで、書き込み電圧パルスＶREC（１）の電圧値は例えば−１．０Ｖに、パルス幅は１００ｎｓに設定される。このような動作により、メモリセルＭＣ２２の抵抗変化素子には書き込み電圧パルスＶREC（１）が印加され、メモリセルＭＣ２２の抵抗変化素子はデータ「１」に対応する低抵抗状態になる。
【０１２０】
また、メモリセルＭＣ２２にデータ「２」を表すデータを書き込む場合は、同様にして、制御部１０３によってワード線Ｗ２に書き込み電圧パルスＶREC（２）が印加される。ここで、書き込み電圧パルスＶREC（２）の電圧値は例えば−１．２５Ｖに、パルス幅は１００ｎｓに設定される。このような動作により、メモリセルＭＣ２２の抵抗変化素子には書き込み電圧パルスＶREC（２）が印加され、メモリセルＭＣ２２の抵抗変化素子はデータ「２」に対応する低抵抗状態になる。
【０１２１】
さらに、メモリセルＭＣ２２にデータ「３」を表すデータを書き込む場合は、例えば−１．５Ｖの書き込み電圧パルスＶREC（３）が、またメモリセルＭＣ２２にデータ「４」を表すデータを書き込む場合は、例えば−１．７５Ｖの書き込み電圧パルスＶREC（４）がそれぞれメモリセルＭＣ２２の抵抗変化素子に印加される。これにより、メモリセルＭＣ２２の抵抗変化素子は、それぞれ、データ「３」およびデータ「４」に対応する低抵抗状態になる。
【０１２２】
なお、ここでは、メモリセルＭＣ２２の抵抗変化素子が「１」乃至「４」に対応する低抵抗状態になると便宜上表現しているが、低抵抗状態における抵抗変化素子の抵抗値はどの場合でもほぼ同一である。
【０１２３】
以上のように、書き込み電圧パルスＶREC（ｍ）を選択されたメモリセルの抵抗変化素子に印加することによって、１つのメモリセルにｍ値の多値データ（例えば、４値であれば２ビットに相当）を書き込むことができる。
【０１２４】
〔読み出しモード〕
メモリセルＭＣ２２に書き込まれているデータを読み出す場合、ビット線ドライバ１０７によりビット線Ｂ２が接地され、ワード線ドライバ１０５によりワード線Ｗ２と制御部１０３とが電気的に接続される。そして、制御部１０３により、ｎが１インクリメントされながら（Ｓ２０９）、読み出し電圧パルスＶREAD（ｎ）及び確認電圧パルスＶCHECKがワード線Ｗ２に印加される（Ｓ２０５及びＳ２０６）。ここで、読み出し電圧パルスＶREAD（ｎ）の電圧値は、Ｖ’REC（ｍ）＜ＶREAD（ｎ）≦Ｖ’REC（ｍ＋１）となるように設定されている。
【０１２５】
メモリセルＭＣ２２に確認電圧パルスＶCHECKが印加されると、メモリセルＭＣ２２の抵抗変化層の抵抗値に応じた電流値を有する電流がビット線Ｂ２とワード線Ｗ２との間に流れる。制御部１０３は、センスアンプを用いてこの電流値を測定し（Ｓ２０７）、その電流値と予め定めた規定値との比較結果に基づき、メモリセルＭＣ２２の抵抗変化素子が高抵抗状態にあるか低抵抗状態にあるかを判断する（Ｓ２０８）。そして、当該抵抗変化素子が高抵抗状態にあると判断した場合、ｎ＝ｍと判断し、書き込み電圧パルスＶREC（ｍ）のｍを特定する（Ｓ２１０）。この例の場合、特定したｍが１であれば、メモリセルＭＣ２２に書き込まれているデータが「１」であることが分かる。また、特定したｍが２乃至４であれば、メモリセルＭＣ２２に書き込まれているデータがそれぞれ「２」乃至「４」であることが分かる。
【０１２６】
このように、本実施の形態における記憶装置１００は、書き込み工程では、第１の極性の複数の異なる電圧の書き込み電圧パルスのうちの一つの書き込み電圧パルスを抵抗変化素子に与えることで、抵抗変化素子を第１の抵抗状態から第２の抵抗状態へ変化させ、一方、読み出し工程では、第１の極性とは異なる第２の極性の複数の異なる電圧の読み出し電圧パルスを電圧の小さい方から順次与えたときに、抵抗変化素子を第２の抵抗状態から第１の抵抗状態の方向に最初に変化させた読み出し電圧パルスの大きさが複数の異なる大きさの何れであったかに応じて、複数の異なる大きさの書き込み電圧パルスのうちの何れの書き込み電圧パルスによって書き込み工程が行われたのかを判別する。
【０１２７】
以上のように動作することにより、記憶装置１００は、安定した多値記憶動作を実現することができる。
【０１２８】
なお、図７（実施の形態１のフローチャート）、図９および図１０（実施の形態２のフローチャート）、図１２（実施の形態３のフローチャート）、及び実施の形態４のフローチャート（図示せず）においても、各フローチャートに記載された動作を、制御部１０３やワード線ドライバ、ビット線ドライバ等で構成される不揮発性記憶装置の周辺回路が実行することにより、記憶装置１００は、安定した多値記憶動作を実現することができる。
【０１２９】
（実施の形態６）
実施の形態６は、実施の形態１において説明した抵抗変化素子を備え、単位メモリセルが、１つのトランジスタと１つの不揮発性記憶部（抵抗変化素子）とで構成される１Ｔ１Ｒ型の不揮発性記憶装置である。以下、この不揮発性記憶装置の構成及び動作について説明する。
【０１３０】
［不揮発性記憶装置の構成］
図１４は、本発明の実施の形態６の不揮発性記憶装置（ここでは、記憶装置２００）の構成の一例を示すブロック図である。図１４に示すように、１Ｔ１Ｒ型の記憶装置２００は、アレイ状に配置された複数の抵抗変化素子で構成されるメモリセルアレイ２０１と、アドレスバッファ２０２と、制御部２０３と、行デコーダ２０４と、ワード線ドライバ２０５と、列デコーダ２０６と、ビット線／プレート線ドライバ２０７とを備えている。
【０１３１】
メモリセルアレイ２０１は、図１４に示すように、第１の方向に延びる２本のワード線Ｗ１，Ｗ２と、当該ワード線Ｗ１，Ｗ２と交差して第２の方向に延びる２本のビット線Ｂ１，Ｂ２と、当該ビット線Ｂ１，Ｂ２に一対一で対応して設けられる第２の方向に延びる２本のプレート線Ｐ１，Ｐ２と、ワード線Ｗ１，Ｗ２及びビット線Ｂ１，Ｂ２との各交差点に対応してマトリクス状に設けられた４個のトランジスタＴ２１１，Ｔ２１２，Ｔ２２１，Ｔ２２２と、当該４個のトランジスタＴ２１１，Ｔ２１２，Ｔ２２１，Ｔ２２２に一対一で対応して直列に接続されマトリクス状に設けられた抵抗変化素子ＭＣ２１１，ＭＣ２１２，ＭＣ２２１，ＭＣ２２２とを具備し、それぞれ対応するトランジスタと抵抗変化素子とでメモリセルを構成している。
【０１３２】
なお、これらの各構成要素の個数または本数は上記のものに限定されるわけではない。例えば、メモリセルアレイ２０１は上記のように４個のメモリセルを具備しているが、これは一例であり、５個以上のメモリセルを具備する構成であってもよい。
【０１３３】
上述した抵抗変化素子ＭＣ２１１，ＭＣ２１２，ＭＣ２２１，ＭＣ２２２は、実施の形態１における抵抗変化素子１０に相当する。図１を併せて参照しながらメモリセルアレイ２０１の構成についてさらに説明すると、トランジスタＴ２１１及び抵抗変化素子ＭＣ２１１は、ビット線Ｂ１とプレート線Ｐ１との間に設けられており、トランジスタＴ２１１のソースと抵抗変化素子ＭＣ２１１の上部電極４に接続された端子とが接続されるべく直列に並んでいる。より詳しく説明すると、トランジスタＴ２１１は、ビット線Ｂ１と抵抗変化素子ＭＣ２１１との間で、ビット線Ｂ１及び抵抗変化素子ＭＣ２１１と接続されており、抵抗変化素子ＭＣ２１１は、トランジスタＴ２１１とプレート線Ｐ１との間で、トランジスタＴ２１１及びプレート線Ｐ１と接続されている。また、トランジスタＴ２１１のゲートはワード線Ｗ１に接続されている。
【０１３４】
なお、他の３個のトランジスタＴ２１２，Ｔ２２１，Ｔ２２２及びこれらのトランジスタＴ２１２，Ｔ２２１，Ｔ２２２と直列に配置される３個の抵抗変化素子ＭＣ２１２，ＭＣ２２１，ＭＣ２２２の接続状態は、トランジスタＴ２１１及び抵抗変化素子ＭＣ２１１の場合と同様であるので、説明を省略する。これらのトランジスタＴ２１１，Ｔ２１２，Ｔ２２１，Ｔ２２２は、当該メモリセルを構成する抵抗変化素子に電気的に接続される負荷素子を兼ねてもよい。
【０１３５】
以上の構成により、トランジスタＴ２１１，Ｔ２１２，Ｔ２２１，Ｔ２２２のそれぞれのゲートに、ワード線Ｗ１，Ｗ２を介して所定の電圧（活性化電圧）が供給されると、トランジスタＴ２１１，Ｔ２１２，Ｔ２２１，Ｔ２２２のドレイン及びソース間が導通することになる。実際には、選択されたメモリセルのワード線にのみ活性化電圧が供給される。
【０１３６】
アドレスバッファ２０２は、外部回路（図示せず）からアドレス信号ＡＤＤＲＥＳＳを受け取り、このアドレス信号ＡＤＤＲＥＳＳに基づいて行アドレス信号ＲＯＷを行デコーダ２０４に出力するとともに、列アドレス信号ＣＯＬＵＭＮを列デコーダ２０６に出力する。ここで、アドレス信号ＡＤＤＲＥＳＳは、抵抗変化素子ＭＣ２１１，ＭＣ２１２，ＭＣ２２１，ＭＣ２２２のうちの選択された抵抗変化素子のアドレスを示す信号である。また、行アドレス信号ＲＯＷは、アドレス信号ＡＤＤＲＥＳＳに示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号ＣＯＬＵＭＮは、同じく列のアドレスを示す信号である。
【０１３７】
制御部２０３は、外部回路から受け取ったモード選択信号ＭＯＤＥに応じて、書き込みモード（上記の書き込み工程及び再書き込み工程に該当）及び読み出しモード（上記の読み出し工程に該当）のうちのいずれか１つのモードを選択して実行する。
【０１３８】
書き込みモードにおいて、制御部２０３は、外部回路から受け取った入力データＤｉｎに応じて、「書き込み電圧パルス印加」または「書き込み電流パルス印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ２０７に出力する。
【０１３９】
また、読み出しモードの場合、制御部２０３は、「読み出し電圧パルス印加」または「読み出し電流パルス印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ２０７に出力する。この読み出しモードでは、制御部２０３はさらに、センスアンプ(図示せず)から出力される読み出し信号ＩREAD（読み出し電圧パルス印加時）または読み出し信号ＶREAD（読み出し電流パルス印加時）を受け取り、この読み出し信号ＩREADまたはＶREADに基づいて特定された書き込み電圧パルスＶREC（ｍ）または書き込み電流パルスＩREC（ｍ）に対応するビット値を示す出力データＤｏｕｔを外部回路へ出力する。この読み出し信号ＩREADまたはＶREADは、それぞれ読み出しモードのときにプレート線Ｐ１，Ｐ２を流れる電流の電流値またはメモリセルの両端に発生する電圧を示す信号である。
【０１４０】
行デコーダ２０４は、アドレスバッファ２０２から出力された行アドレス信号ＲＯＷを受け取り、この行アドレス信号ＲＯＷに応じて、２本のワード線Ｗ１，Ｗ２のうちの何れか一方を選択する。ワード線ドライバ２０５は、行デコーダ２０４の出力信号に基づいて、行デコーダ２０４によって選択されたワード線に活性化電圧を印加する。
【０１４１】
列デコーダ２０６は、アドレスバッファ２０２から出力された列アドレス信号ＣＯＬＵＭＮを受け取り、この列アドレス信号ＣＯＬＵＭＮに応じて、２本のビット線Ｂ１，Ｂ２のうちの何れか一方を選択するとともに、２本のプレート線Ｐ１，Ｐ２のうちの何れか一方を選択する。
【０１４２】
ビット線／プレート線ドライバ２０７は、制御部２０３から「書き込み電圧パルス印加」または「読み出し電流パルス印加」を指示する制御信号ＣＯＮＴを受け取ると、列デコーダ２０６の出力信号に基づいて、列デコーダ２０６によって選択されたビット線に書き込み電圧パルスＶREC（ｍ）または書き込み電流パルスＩREC（ｍ）を印加するとともに、同じく選択されたプレート線を接地状態にする。
【０１４３】
また、ビット線／プレート線ドライバ２０７は、制御部２０３から「読み出し電圧パルス印加」または「読み出し電流パルス印加」を指示する制御信号ＣＯＮＴを受け取ると、列デコーダ２０６の出力信号に基づいて、列デコーダ２０６によって選択されたビット線に読み出し電圧パルスＶREAD（ｎ）または読み出し電流パルスＩREAD（ｎ）、あるいは場合により確認電圧パルスＶCHECKを印加するとともに、同じく選択されたプレート線を接地状態にする。その後、センスアンプは、そのプレート線を流れる電流の電流値を示す信号ＩREADまたはメモリセルの両端に発生する電圧ＶREADを制御部２０３に出力する。
【０１４４】
このビット線／プレート線ドライバ２０７の電源部は、異なる複数の電圧パルスを発生させたい場合、例えばラダー抵抗回路を備えており、このラダー抵抗回路を用いることによりｍ個の異なる電圧値の書き込み電圧パルスＶREC（ｍ）及びｎ個の異なる電圧値の読み出し電圧パルスＶREAD（ｎ）を出力することができるように構成されている。
【０１４５】
また、異なる複数の電流パルスを発生させたい場合、例えば複数の異なるサイズのドライバ回路を備えていて、それらを適宜組み合わせて異なる複数の電流パルスを発生させたり、ドライバ回路を構成するトランジスタのゲート電圧をコントロールする回路を備えることにより実現できる。
【０１４６】
なお、アドレスバッファ２０２、行デコーダ２０４、ワード線ドライバ２０５、列デコーダ２０６およびビット線／プレート線ドライバ２０７は、メモリセルアレイ２０１から少なくとも一つのメモリセルを選択する選択回路の一例であり、制御部２０３による制御のもとで動作する。
【０１４７】
［不揮発性記憶装置の動作］
上述したように構成される記憶装置２００は、図６を参照して説明した手順にしたがって書き込み電圧パルスＶREC（ｍ）、読み出し電圧パルスＶREAD（ｎ）又は確認電圧パルスＶCHECKを各メモリセルに印加することによって、実施の形態１において説明した書き込み工程、読み出し工程及び再書き込み工程を実行する。以下、抵抗変化素子ＭＣ２１１に対して書き込み／読み出しを行う場合を例にして、図６のフローチャートを適宜参照しながら説明する。
【０１４８】
〔書き込みモード〕
制御部２０３は、外部回路から入力データＤｉｎを受け取る。ここで、制御部２０３は、この入力データＤｉｎの値に応じて、「書き込み電圧パルス印加」を示す制御信号ＣＯＮＴをビット線／プレート線ドライバ２０７に出力する。ここで、「書き込み電圧パルス印加」を示す制御信号ＣＯＮＴはｍ種類用意されており、入力データＤｉｎの値に応じて何れかの制御信号ＣＯＮＴがビット線／プレート線ドライバ２０７に出力されることになる。
【０１４９】
ビット線／プレート線ドライバ２０７は、制御部２０３から「書き込み電圧パルス印加」を示す制御信号ＣＯＮＴを受け取ると、列デコーダ２０６によって選択されたビット線Ｂ１に書き込み電圧パルスＶREC（ｍ）を印加する（Ｓ１０２）。また、ビット線／プレート線ドライバ２０７は、列デコーダ２０６によって選択されたプレート線Ｐ１を接地状態にする。
【０１５０】
このとき、行デコーダ２０４によって選択されたワード線Ｗ１には、ワード線ドライバ２０５によって活性化電圧が印加されている。そのため、トランジスタＴ２１１のドレイン及びソース間が導通状態となっている。
【０１５１】
その結果、書き込み電圧パルスＶREC（ｍ）が抵抗変化素子ＭＣ２１１に印加される。これにより、抵抗変化素子ＭＣ２１１の抵抗値は、高抵抗状態から低抵抗状態へと変化する。他方、抵抗変化素子ＭＣ２２１，ＭＣ２２２には書き込み電圧パルスは印加されず、且つ抵抗変化素子ＭＣ２１２と直列接続されたトランジスタＴ２１２のゲートには活性化電圧が印加されないため、抵抗変化素子ＭＣ２１２，ＭＣ２２１，ＭＣ２２２の抵抗状態は変化しない。
【０１５２】
抵抗変化素子ＭＣ２１１に「１」を表すデータを書き込む場合、ビット線／プレート線ドライバ２０７によって抵抗変化素子ＭＣ２１１に書き込み電圧パルスＶREC（１）が印加される。ここで、書き込み電圧パルスＶREC（１）の電圧値は例えば−１．０Ｖに、パルス幅は１００ｎｓに設定される。このような動作により、抵抗変化素子ＭＣ２１１には書き込み電圧パルスＶREC（１）が印加されるので、抵抗変化素子ＭＣ２１１の抵抗変化素子はデータ「１」に対応する低抵抗状態になる。
【０１５３】
また、抵抗変化素子ＭＣ２１１にデータ「２」を表すデータを書き込む場合は、同様にして、ビット線／プレート線ドライバ２０７によって抵抗変化素子ＭＣ２１１に書き込み電圧パルスＶREC（２）が印加される。ここで、書き込み電圧パルスＶREC（２）の電圧値は例えば−１．２５Ｖに、パルス幅は１００ｎｓに設定される。このような動作により、抵抗変化素子ＭＣ２１１には書き込み電圧パルスＶREC（２）が印加されるので、抵抗変化素子ＭＣ２１１の抵抗変化素子はデータ「２」に対応する低抵抗状態になる。
【０１５４】
さらに、抵抗変化素子ＭＣ２１１にデータ「３」を表すデータを書き込む場合は、例えば−１．５Ｖの書き込み電圧パルスＶREC（３）が、また抵抗変化素子ＭＣ２１１にデータ「４」を表すデータを書き込む場合は、例えば−１．７５Ｖの書き込み電圧パルスＶREC（４）がそれぞれ抵抗変化素子ＭＣ２１１に印加される。これにより、抵抗変化素子ＭＣ２１１は、それぞれ、データ「３」およびデータ「４」に対応する低抵抗状態になる。
【０１５５】
なお、ここでは、抵抗変化素子ＭＣ２１１がデータ「１」乃至データ「４」に対応する低抵抗状態になると便宜上表現しているが、低抵抗状態における抵抗変化素子の抵抗値はどの場合でもほぼ同一である。
【０１５６】
抵抗変化素子ＭＣ２１１への書き込みが完了すると、アドレスバッファ２０２に新たなアドレス信号ＡＤＤＲＥＳＳが入力され、上記の記憶装置２００の記憶モードにおける動作が、抵抗変化素子ＭＣ２１１以外のメモリセルに対して繰り返される。
【０１５７】
以上のように、書き込み電圧パルスＶREC（ｍ）を抵抗変化素子に印加することによって、１つのメモリセルに多ビットのデータを書き込むことができる。
【０１５８】
〔読み出しモード〕
制御部２０３は、「読み出し電圧パルス印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ２０７に出力する。ここで、「読み出し電圧パルス印加」を示す制御信号ＣＯＮＴはｎ種類用意されており、これらの制御信号ＣＯＮＴが順次的にビット線／プレート線ドライバ２０７に出力されることになる。
【０１５９】
ビット線／プレート線ドライバ２０７は、制御部２０３から「読み出し電圧パルス印加」を指示する制御信号ＣＯＮＴを受け取ると、列デコーダ２０６によって選択されたビット線Ｂ１に当該制御信号ＣＯＮＴに応じた読み出し電圧パルスＶREAD（ｎ）を印加する（Ｓ２０５）。また、ビット線／プレート線ドライバ２０７は、列デコーダ２０６によって選択されたプレート線Ｐ１を接地状態にする。ここで、読み出し電圧パルスＶREAD（ｎ）の電圧値は、Ｖ’REC（ｍ）＜ＶREAD（ｎ）≦Ｖ’REC（ｍ＋１）となるように設定されている。
【０１６０】
このとき、行デコーダ２０４によって選択されたワード線Ｗ１には、ワード線ドライバ２０５によって活性化電圧が印加されている。そのため、トランジスタＴ２１１のドレイン及びソース間が導通状態となっている。これにより、読み出し電圧パルスＶREAD（ｎ）が抵抗変化素子ＭＣ２１１に印加される。
【０１６１】
なお、抵抗変化素子ＭＣ２２１，ＭＣ２２２には読み出し電圧パルスＶREAD（ｎ）が印加されず、且つ抵抗変化素子ＭＣ２１２と直列接続されたトランジスタＴ２１２のゲートには活性化電圧が印加されないため、抵抗変化素子ＭＣ２１２，ＭＣ２２１，ＭＣ２２２の抵抗状態は変化しない。
【０１６２】
次に、ビット線／プレート線ドライバ２０７は、確認電圧パルスＶCHECKを印加した（Ｓ２０６）後にプレート線Ｐ１を流れる電流の電流値を測定し（Ｓ２０７）、その測定値を示す信号ＩREADを制御部２０３に出力する。そして、制御部２０３は、その信号ＩREADに示された電流値と予め定めた規定値との比較結果に基づき、抵抗変化素子ＭＣ２１１の抵抗変化素子が高抵抗状態にあるか低抵抗状態にあるかを判断する（Ｓ２０８）。ここで、当該抵抗変化素子が高抵抗状態にあると判断した場合、ｎ＝ｍと判断し、書き込み電圧パルスＶREC（ｍ）のｍを特定する（Ｓ２１０）。この例の場合、特定したｍが１であれば、抵抗変化素子ＭＣ２１１に書き込まれているデータが「１」であることが分かる。また、特定したｍが２乃至４であれば、抵抗変化素子ＭＣ２１１に書き込まれているデータがそれぞれ「２」乃至「４」であることが分かる。制御部２０３は、ｍの値に応じた出力データＤｏｕｔを外部へ出力する。
【０１６３】
抵抗変化素子ＭＣ２１１からの読み出しが完了すると、アドレスバッファ２０２に新たなアドレス信号ＡＤＤＲＥＳＳが入力され、上記の記憶装置２００の読み出しモードにおける動作が、抵抗変化素子ＭＣ２１１以外の抵抗変化素子に対して繰り返される。
【０１６４】
このように、本実施の形態における記憶装置１００は、書き込み工程では、第１の極性の複数の異なる電圧の書き込み電圧パルスのうちの一つの書き込み電圧パルスを抵抗変化素子に与えることで、抵抗変化素子を第１の抵抗状態から第２の抵抗状態へ変化させ、一方、読み出し工程では、第１の極性とは異なる第２の極性の複数の異なる電圧の読み出し電圧パルスを電圧の小さい方から順次与えたときに、抵抗変化素子を第２の抵抗状態から第１の抵抗状態の方向に最初に変化させた読み出し電圧パルスの大きさが複数の異なる大きさの何れであったかに応じて、複数の異なる大きさの書き込み電圧パルスのうちの何れの書き込み電圧パルスによって書き込み工程が行われたのかを判別する。
【０１６５】
以上のように動作することにより、記憶装置２００は、安定した多値記憶動作を実現することができる。
【０１６６】
（その他の実施の形態）
上記の各実施の形態において、抵抗変化層はタンタル酸化物の積層構造で構成されていたが、本発明はこれに限定されるわけではない。例えば、ハフニウム（Ｈｆ）酸化物の積層構造またはジルコン（Ｚｒ）酸化物の積層構造などであってもよい。
【０１６７】
ハフニウム酸化物の積層構造を採用する場合は、第１ハフニウム酸化物の組成をＨｆＯxとし、第２ハフニウム酸化物の組成をＨｆＯyとすると、ｘが０．９以上１．６以下程度であって、ｙが１．８９以上１．９７以下程度であることが好ましい。
【０１６８】
また、ジルコン酸化物の積層構造を採用する場合は、第１ジルコン酸化物の組成をＺｒＯxとし、第２ジルコン酸化物の組成をＺｒＯyとすると、ｘが０．９以上１．４以下程度であって、ｙが１．８以上２以下程度であることが好ましい。
【０１６９】
また、抵抗変化層は酸素不足型の遷移金属酸化物の積層構造で構成されていなくてもよく、単層の酸素不足型の遷移金属酸化物によって構成されていてもよい。ここで、抵抗変化層が単層の酸素不足型のタンタル酸化物で構成された場合の抵抗−電圧特性及び電流−電圧特性について説明する。
【０１７０】
図１５（ａ）〜（ｆ）は本発明のその他の実施の形態の抵抗変化素子（抵抗変化層が単層の酸素不足型のタンタル酸化物（組成をＴａＯxとした場合、ｘ＝１．５７）で構成された抵抗変化素子）の抵抗−電圧特性を示す図であり、図１５（ａ）乃至（ｆ）は、それぞれ、書き込み電圧パルスＶREC（ｍ、ｍ＝１、２、・・・、６）が、それぞれ−１．００Ｖ，−１．２５Ｖ，−１．５０Ｖ，−１．７５Ｖ，−２．００Ｖ及び−２．２５Ｖの場合における抵抗−電圧特性をそれぞれ示している。また、図１６（ａ）〜（ｆ）は同じく抵抗変化素子の電流−電圧特性を示す図であり、図１６（ａ）乃至（ｆ）は、それぞれ、書き込み電圧パルスＶREC（ｍ、ｍ＝１、２、・・・、６）が、それぞれ−１．００Ｖ，−１．２５Ｖ，−１．５０Ｖ，−１．７５Ｖ，−２．００Ｖ及び−２．２５Ｖの場合における電流−電圧特性をそれぞれ示している。これらの図１５（ａ）〜（ｆ）及び図１６（ａ）〜（ｆ）と図２（ａ）〜（ｆ）及び図３（ａ）〜（ｆ）とを比較すると分かるように、抵抗変化層が単層の酸素不足型のタンタル酸化物で構成された場合も、酸素不足型のタンタル酸化物の積層構造で構成されている場合と同様に、書き込み電圧パルスＶREC（ｍ、ｍ＝１、２、・・・、６）より電圧値が大きく逆極性の電圧パルスを下部電極及び上部電極間に印加したときに低抵抗状態から高抵抗状態の方向へ変化するという特性を有している。したがって、上記の各実施の形態における抵抗変化層を単層の酸素不足型の遷移金属酸化物で構成したとしても、同様にして安定した多値記憶を実現することができる。
【０１７１】
以上、本発明に係る抵抗変化素子の駆動方法及び不揮発性記憶装置について、実施の形態１〜６およびその他の実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の主旨を逸脱しない範囲で各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、各実施の形態の構成要素を任意に組み合わせて得られる形態も、本発明に含まれる。つまり、上記の各実施の形態を適宜組み合わせることによって新たな実施の形態を実現することも可能である。
【産業上の利用可能性】
【０１７２】
本発明の抵抗変化素子の駆動方法及び不揮発性記憶装置はそれぞれ、パーソナルコンピュータまたは携帯型電話機などの種々の電子機器に用いられる抵抗変化素子の駆動方法及び記憶装置などとして有用である。
【符号の説明】
【０１７３】
１  基板
２  下部電極
３  抵抗変化層
３ａ  第１タンタル酸化物層
３ｂ  第２タンタル酸化物層
４  上部電極
５  電源
１０  抵抗変化素子
１００  記憶装置
１０１  メモリセルアレイ
１０２  アドレスバッファ
１０３  制御部
１０４  行デコーダ
１０５  ワード線ドライバ
１０６  列デコーダ
１０７  ビット線ドライバ
２００  不揮発性記憶装置
２０１  メモリセルアレイ
２０２  アドレスバッファ
２０３  制御部
２０４  行デコーダ
２０５  ワード線ドライバ
２０６  列デコーダ
２０７  ビット線／プレート線ドライバ
Ｗ１，Ｗ２，Ｗ３  ワード線
Ｂ１，Ｂ２，Ｂ３  ビット線
Ｄ１１，Ｄ１２，Ｄ１３，Ｄ２１，Ｄ２２，Ｄ２３，Ｄ３１，Ｄ３２，Ｄ３３  双方向ダイオード
ＭＣ１１，ＭＣ１２，ＭＣ１３，ＭＣ２１，ＭＣ２２，ＭＣ２３，ＭＣ３１，ＭＣ３２，ＭＣ３３  メモリセル
ＭＣ２１１，ＭＣ２１２，ＭＣ２２１，ＭＣ２２２  抵抗変化素子
Ｔ２１１，Ｔ２１２，Ｔ２２１，Ｔ２２２  選択トランジスタ
【図１】
2011233211.tif 000003
【図２】
2011233211.tif 000004
【図３】
2011233211.tif 000005
【図４】
2011233211.tif 000006
【図５】
2011233211.tif 000007
【図６】
2011233211.tif 000008
【図７】
2011233211.tif 000009
【図８】
2011233211.tif 000010
【図９】
2011233211.tif 000011
【図１０】
2011233211.tif 000012
【図１１】
2011233211.tif 000013
【図１２】
2011233211.tif 000014
【図１３】
2011233211.tif 000015
【図１４】
2011233211.tif 000016
【図１５】
2011233211.tif 000017
【図１６】
2011233211.tif 000018