(57)【要約】【課題】プラズマ増強化学気相成長とＴＥＯＳを用いて基板上に高品質の二酸化ケイ素膜を堆積する方法を提供する。【解決手段】該方法には、ＴＥＯＳ酸化物プラズマを生成するために用いられる高周波パルス電源を供給することにより、基板上の二酸化ケイ素の堆積速度を制御するステップが含まれる。得られた二酸化ケイ素膜は、薄膜トランジスタを形成する応用において電気的及び機械的膜特性が良好である。【選択図】図１
2011068999.tif 000002
【特許請求の範囲】
【請求項１】
支持された基板とＲＦエネルギー源とを含むプラズマ増強化学気相成長真空チャンバを用いたテトラエトキシシラン前駆体ガスからの二酸化ケイ素膜の製造方法であって、前記方法は：
テトラエトキシシラン及び酸素の混合物を減圧下で前記プラズマ増強化学気相成長真空チャンバ内に導入して、プラズマを生成するステップと；
平均二酸化ケイ素堆積速度を下げるように所定の時間間隔で前記ＲＦエネルギー源の電力を間欠的に減少及び増加させるステップと；
を含み、
前記間欠的に電力を供給するステップは、１０パーセントと４０パーセントの間のデューティサイクルで前記ＲＦエネルギー源のパルス電力を供給するステップを含み、前記二酸化ケイ素膜は、０．１Ｖ未満のヒステリシスを有する、方法。
【請求項２】
前記二酸化ケイ素膜を、５００オングストローム以下の膜厚に堆積する、請求項１記載の方法。
【請求項３】
前記二酸化ケイ素膜は、アニールされる、請求項１記載の方法。
【請求項４】
プラズマ生成用に前記エネルギーを供給する前記電力源は、５００ワット以下に間欠的に下げられる、請求項１記載の方法。
【請求項５】
前記基板は、ガラスである、請求項１記載の方法。
【請求項６】
前記エネルギーは、前記ＲＦ電力源から供給される、請求項１記載の方法。
【請求項７】
前記二酸化ケイ素膜は、矩形のガラス基板上に堆積される、請求項１記載の方法。
【請求項８】
基板表面上に二酸化ケイ素膜を堆積させる方法であって、前記方法は：
ＲＦ電力、ＴＥＯＳ前駆体ガスを実質的に含むプラズマ、及び酸素を用いてプラズマを生成するステップと；
前記プラズマに前記基板表面をさらすステップと；
前記プラズマのための前記ＲＦ電力でパルス電力を供給する間に、前記基板表面上に前記二酸化ケイ素膜を堆積させるステップと；
を含み、
前記パルス電力を供給するステップは、１０パーセントと４０パーセントの間のデューティサイクルを有し、前記二酸化ケイ素膜は、０．１Ｖ未満のヒステリシスを有する、方法。
【請求項９】
前記ＲＦ電力のパルス電力の供給は、ゼロワットから１５００ワットまでの前記ＲＦ電力の減少及び増加を含む、請求項８記載の方法。
【請求項１０】
前記ＲＦ電力のパルス電力の供給は、ゼロワットから１５００ワットまでの前記ＲＦ電力の減少及び増加と、１００ｍｓｅｃから１０００ｍｓｅｃまでの一定値での前記ＲＦ電力の保持と、の繰り返しを含む、請求項８記載の方法。
【請求項１１】
前記ＲＦ電力のパルス電力の供給は、１００ｍｓｅｃから１０００ｍｓｅｃまでのある時間の前記ＲＦ電力の作動と、１００ｍｓｅｃから１０００ｍｓｅｃまでのある時間の前記ＲＦ電力の切断と、の繰り返しを含む、請求項８記載の方法。
【請求項１２】
前記二酸化ケイ素膜は、５００オングストローム以下の膜厚を有する、請求項８記載の方法。
【請求項１３】
前記二酸化ケイ素膜は、３００オングストローム以下の膜厚を有する、請求項８記載の方法。
【請求項１４】
前記二酸化ケイ素膜は、２００オングストローム以下の膜厚を有する、請求項８記載の方法。
【請求項１５】
前記二酸化ケイ素膜は、１００オングストロームと５００オングストロームの間の膜厚を有する、請求項８記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸素プラズマ中のＴＥＯＳ酸化物(テトラエトキシシラン、テトラエチルオルトシリケート)の反応によって、二酸化ケイ素のプラズマ増強堆積により形成された二酸化ケイ素膜、及び該二酸化ケイ素膜の製造方法に関する。二酸化ケイ素膜は、薄膜トランジスタ（ＴＦＴ）デバイスに使用し得る。該方法は、高周波（ＲＦ）パルス電源を供給することによって、基板上のＴＥＯＳ酸化物の堆積速度を制御する方法を含むが、この方法によって、優れた品質をもつ誘電薄膜ができる。
【背景技術】
【０００２】
プラズマ増強化学気相成長（ＰＥＣＶＤ）は、ディスプレイデバイス生産の鍵となる技術である。アクティブマトリクス液晶ディスプレイ（ＡＭＬＣＤ）において、アモルファスＳi（ａ-Ｓi）、ｎ＋Ｓi及びＳiＮの活性層、並びに誘電中間層及び不活性化層を堆積するためにＰＥＣＶＤが用いられる。ＡＭＬＣＤアレーに使用される薄膜トランジスタの性能は、ａ-Ｓi、ｎ＋Ｓi及びＳiＮ誘電体の活性層の状態と特性に非常に左右される。最近では、ポリシリコンＡＭＬＣＤが、このディスプレイ技術によってドライバ回路のディスプレイパネル上への集積が可能になり、ディスプレイ製造が簡易化されることから、開発された。更に、ＰＥＣＶＤ技術は、エキシマレーザアニーリングによってつくられたポリシリコン上にアモルファスシリコン前駆体を堆積するときに使用される。更に、ＰＥＣＶＤ技術は、フィールドエミッタアレー（ＦＥＤ）デバイスの開発と製造に利用されている。
【０００３】
支配的な活性マトリクス技術は、アモルファスシリコン又はポリクリスタリンシリコンから構成される薄膜トランジスタ（ＴＦＴ）である。
【０００４】
アモルファスシリコンの薄膜は、従来は：膜堆積（真空）チャンバ内に出発物質としてシラン（ＳiＨ4）ガス又はシランガスと水素（Ｈ2）ガスの混合物を導入するステップと；向かい合った電極対間に高周波電力をかけ、電気放電によってプラズマを発生させるステップと；該出発物質ガスを励起及び分解させて、電極対の１つに支持された基板表面上にアモルファスシリコンの薄膜を形成させるステップと；を含むＰＥＣＶＤプロセスによって製造された。
【０００５】
この薄膜堆積プロセスは、ＬＣＤ又はフラットパネルディスプレイ用のＴＦＴ生産に用いられた。一般に、ＴＦＴ要素は、ガラス基板上に形成される。高品質のＬＣＤを製造するためのキーポイントは、均一な膜厚をもつ薄膜を堆積させることである。アモルファスシリコンの薄膜も例外でなく、膜厚の均一性が堆積を成功させるための重要な要因と考えられている。
【０００６】
アモルファスシリコン薄膜の製造プロセスにおいて、ＰＥＣＶＤの向かい合った電極対間の放電は、次の２つの方法でもたらされ得ることが知られている。一方は、連続放電法であり、もう一方は、振幅変調方形波放電が用いられる間欠放電法である。
【０００７】
連続放電法は、基板を比較的低温、例えば、約250℃に維持しつつ、高品質アモルファスシリコン薄膜の堆積が可能であることを特徴とする。しかしながら、広範囲（例えば、20×20cm2）のガラス板上にアモルファスシリコン薄膜を堆積させるときには、均一な膜厚の薄膜をつくるのが難しいことから、この方法では問題がある。更に、圧力が適切に制御されていない場合は、強い高周波電力及び/又は多量の材料ガスの供給によって、高速に膜形成を達成しようとする方法を用いて形成された半導体膜は、多量のポリシラン末を含有することがあり、従って、生産効率の低い製品になってしまう。
【０００８】
間欠放電法は、向かい合った電極対間に振幅変調高周波（ｒｆ）方形波をかけることを含んでいる。他の基本的な膜堆積条件(例えば、圧力、基板温度、又は出発材料ガスの組成や流量)は、連続放電法に使われている条件と同じでもよい。方形波振幅変調放電法は、最初にOverzetらによって提案され、低電力ｒｆ放電での堆積促進プロセスが開示されている。L.O. Overzetら、Appl. Phys. Lett. 48(11)695-97(1986)を参照されたい。この方法については、九州大学のWatanabeらによって詳細な研究が行われている。例えば、Watanabeら、Appl. Phys. Lett.53(14):1263-5(1988)には、ａ-Ｓi：Ｈ膜の品質を向上させるためのヘリウムで希釈したシランの変調ｒｆ放電の使用が開示されている。
【０００９】
間欠放電法は、ａ-Ｓi：Ｈ膜を堆積するときに、反応装置内に生成されるポリシラン末を減らす方法として知られている。Watanabeら、Appl. Phys. Lett. 57(16):1616-18(1990)を参照されたい。
【００１０】
UtrechtState大学のDenisseらは、ＳiＯxＮy薄膜の堆積方法における間欠放電法の応用について報告している。Denisseら、J. Appl. Phys. 60(7):2536-42(1986)を参照されたい。
【００１１】
米国特許第5,437,895号及び同第5,618,758号には、高周波放電を間欠的に発生させつつ、ＰＥＣＶＤを用いて絶縁基板上にシリコン含有薄膜を形成する方法が開示されている。
【００１２】
米国特許第5,298,290には、使用するガス化合物に非常に強く左右されるプラズマ重合法のパラメータが開示されている。プラズマ増強反応性プロセスによる表面処理の間に、ｒｆプラズマを脈動させることは、欧州特許の引例の欧州特許出願第207 767号から既知である。この引例におけるプロセスでは、個々の選択なしに、多数の異なる材料、例えば、Ｓi3Ｎ4、ＴiＯ2、Ａl2Ｏ3、ＢＮ、ＳiＯ2、Ｂ4Ｃ、ＳiＣ、ＨＣ、ＴiＣ、ＴiＮ、ＢＰが提案されている。これら全てのコーティング材料は、重合によって製造されるものではない。引例には、プロセスがどのように機能するのかは、プラズマ変調に依存し、コーティング操作に供給される個々のガス化合物に非常に依存していることが開示されている。
【００１３】
ＴＥＯＳ酸化物(テトラエトキシシレン、テトラエチルオルソシリケート)の酸化から形成される二酸化ケイ素薄膜は、金属間誘電膜として半導体産業で一般的に用いられている。ＴＥＯＳを薄膜トランジスタ（ＴＦＴ）デバイスのゲート酸化物として用いるという関心も存在する。例えば、米国特許第5,462,899号には、ＴＥＯＳを主な試薬として用いて基板上に二酸化ケイ素薄膜を形成させるための連続放電法の使用が開示され、この開示内容は本明細書に援用されている。しかしながら、連続放電法に基づくＰＥＣＶＤプロセスは、均一な膜厚をもつＴＥＯＳ酸化物の薄い膜を達成し得ない点で不利である。
【００１４】
本発明者らは、ＴＥＯＳ酸化物を用いて二酸化ケイ素薄膜を形成する連続放電法を用いる際の障害の１つとして、重要な膜特性の望ましい品質を失うことなく二酸化ケイ素膜の膜厚が500オングストローム以下になる応用においては、堆積速度はゲート酸化物の膜厚を制御するのに十分なほど低くはなり得ないことを確定した。
【００１５】
本発明の以前に、間欠性放電を用いることがＴＥＯＳ酸化物と用いるのに適しているか否かは調べられていなかった。本発明者らは、間欠性放電法を用いたＰＥＣＶＤプロセスが、ＴＥＯＳ酸化物の堆積において、絶縁基板表面上に均一な膜厚の二酸化ケイ素薄膜を形成することが可能であることを発見した。本発明の方法によってつくられた薄膜は、スイッチング速度の向上、ワット損の減少、並びに、より小さいデバイス及び回路面積を含む、高性能のデバイスや回路を可能にする。
【００１６】
本発明の方法によってつくられた二酸化ケイ素薄膜は、良好なＭＯＳ（金属-酸化物-半導体）トランジスタ性能を与える。
【発明の概要】
【発明が解決しようとする課題】
【００１７】
従って、本発明の目的は、絶縁基板の表面上に均一な膜厚の二酸化ケイ素薄膜を形成する方法を提供することである。
【００１８】
上記目的によれば、本発明の方法は、二酸化ケイ素の堆積速度を下げ、同時に均一性の高い薄い膜を得ることを必要とする。
【課題を解決するための手段】
【００１９】
本発明の二酸化ケイ素膜の製造方法は：ＴＥＯＳ前駆体と酸素をプラズマ状態におくステップと；該ＴＥＯＳガスを活性種に分解するステップと；該プラズマ中で該ＴＥＯＳと酸素イオン又は酸素ラジカルとを反応させるステップと；該活性種を基板上に堆積するステップと；を含み；該ＴＥＯＳ酸化物プラズマを生成するエネルギーが供給時間間隔で間欠的に供給される、方法である。
【００２０】
本発明の二酸化ケイ素膜の製造方法の実施例においては、二酸化ケイ素膜は、1100オングストローム/分未満の速度で堆積し、プラズマ生成エネルギーは、例えば、1150ワットの供給時間間隔で１秒間断続的に供給され、例えば3秒の間隔で、例えばゼロワット又はほぼゼロワットに下げられる。当業者は、堆積速度がハードウェアに依存していることを容易に理解するであろう。従って、当業者は、必要とする速度、必要とするパルス強度やオンオフ時間、並びに所望の膜厚を有する膜を得るために必要とする個々のパラメーターを容易に理解するであろう。例えば、パルス（即ち、最高ピーク又は最大電力、最低ピーク又は最低電力、ピーク時間（最大電力パルスの長さ）とデューティサイクル（単位時間当たりの最大電力パルス数））のパラメーターを調節することにより、所望の膜厚の膜を達成し得る。本発明の方法は、300オングストロームより薄い膜、例えば200オングストローム、又は300オングストロームより厚い膜を得ることを可能にする。
【００２１】
本発明の二酸化ケイ素膜製造方法の好適実施例においては、プラズマ生成用の電力は、ゼロワット又はほぼゼロワットに間欠的に下げられる。
【００２２】
従って、本明細書に記載される本発明は、薄膜トランジスタデバイスに用いるのに適した高品質の二酸化ケイ素膜を形成する方法を提供するという利点を可能にする。本発明の膜は、例えば、スイッチング速度が速く、ワット損が少なく、デバイスや回路の面積がより小さいというような、高い性能を示す。
【００２３】
次に、本発明を、限定されない実例と添付の図面によって詳述する。しかしながら、本発明を限定するものとして解釈すべきでないことは理解されなければならない。
【図面の簡単な説明】
【００２４】
【図１】本発明の方法を行うのに使用可能な慣用ＰＥＣＶＤ装置を示す図である。
【図２】本発明の方法に従って制御されるパラメーターを示す概略図である。
【図３】本発明の実例１の実験結果を示すグラフである。15％のデューティサイクルを用いてＰ型ウエハ上に堆積したＴＥＯＳ酸化物の容量-電圧（Ｃ-Ｖ）曲線を示す図である。
【図４】本発明の実例１の実験結果を示すグラフである。20％のデューティサイクルを用いてＰ型ウエハ上に堆積したＴＥＯＳ酸化物のＣ-Ｖ曲線を示す図である。
【図５】本発明の実例１の実験結果を示すグラフである。30％のデューティサイクルを用いてＰ型ウエハ上に堆積したＴＥＯＳ酸化物のＣ-Ｖ曲線を示す図である。
【図６Ａ】電力を変化させた結果の堆積速度を示すグラフである。
【図６Ｂ】電力を変化させた結果の均一性を示すグラフである。
【図６Ｃ】デューティサイクルを変化させた結果の堆積速度を示すグラフである。
【図６Ｄ】デューティサイクルを変化させた結果の均一性を示すグラフである。
【図６Ｅ】パルス時間を変化させた結果の堆積速度を示すグラフである。
【図６Ｆ】パルス時間を変化させた結果の均一性を示すグラフである。
【発明を実施するための形態】
【００２５】
本開示に引用することができるすべての特許、特許出願又は文献の内容は、本明細書に全体で援用されている。不一致の場合には、本開示が優先する。
【００２６】
上記の問題を解決するために、本発明は、ＴＥＯＳ酸化物を用いて高品質二酸化ケイ素膜を形成する方法を提供する。本発明は、また、該方法によって製造された二酸化ケイ素膜を提供する。
【００２７】
Hori,Gate Dielectric and MOS ULSI's(1997)には、速いスイッチング速度、少ないワット損、並びにより小さいデバイス及び回路面積を含む、デバイス及び回路の性能を高めるためにＭＯＳデバイスサイズの縮小を用いたことが開示されている。
【００２８】
本発明者らは、ｒｆパルス電力を供給することにより、膜の品質、即ち、フラットバンドシフトやヒステリシスのような容量-電圧（Ｃ-Ｖ）特性を低下させずに堆積速度を制御し得ることを見出した。更に、本発明の膜のヒステリシスは、連続放電法で以前に達成されたものより良好である。本発明以前に得られたヒステリシスは、0.1 Vが最良であった。本発明によれば、0.1 V未満（測定できないものさえも）のヒステリシスを達成し得る。
【００２９】
本発明によれば、二酸化ケイ素膜は、ＴＥＯＳ酸化物の堆積速度がｒｆパルス電源を供給することにより制御される以外は、従来のＴＥＯＳ酸化物プラズマ処理と同様の条件下にＴＥＯＳ酸化物を用いて形成される。結果として、フラットバンドシフトやヒステリシスの優れた二酸化シリコン膜を得ることができる。
【００３０】
図１は、本発明の方法を行うために使用され得る慣用のＰＥＣＶＤ装置を示す図である。装置Ａは、慣用の反応チャンバＣ（部分的に示されている）を有し、基板ＳはサセプタＳＰ上に載置されている。ヒータモジュールＨは、サセプタＳＰと共に基板Ｓが加熱されるように設けられている。基板表面の反対に、基板Ｓに向かってガスを注入するように配置されたノズルヘッドＮがある。反応チャンバＣは、排気口Ｅも有する。
【００３１】
本発明の二酸化ケイ素膜の製造方法は：ＴＥＯＳ前駆体と酸素をプラズマ状態におくステップと；該ＴＥＯＳガスを活性種に分解するステップと；該ＴＥＯＳと酸素イオン又は酸素ラジカルとを該プラズマ中で反応させるステップと；該活性種を基板上に堆積するステップと；を含むことができ；該ＴＥＯＳ酸化物プラズマを生成するエネルギーが供給時間間隔で間欠的に供給される、方法である。
【実施例】
【００３２】
（実例１）
本実例は、本発明の間欠放電法でのＴＥＯＳ酸化物を用いた二酸化シリコン膜の堆積に関する。
【００３３】
ＡＫＴ1600Ｂシステム54チャンバＡを用いて、400 mm×500 mm×0.7 mmキャリヤガラスを含む６インチウエハに、デューティサイクルを除いた同じ下記のプロセス条件を用いてＴＥＯＳ酸化物を堆積した。第１設定のウエハは15％のデューティで堆積し、第２設定のウエハは20％のデューティサイクルで堆積し、第３設定のウエハは30％のデューティサイクルで堆積し、第４設定のウエハは40％のデューティサイクルで堆積した。システムは次のプロセス条件：Ｎ2Ｏ 3500標準立方センチメートル（sccm）、Ｈe 100 sccm、ＴＥＯＳ 185 sccm、800 mTorr、1150 W、ｒｆ-ｏｎ500 msec、450mil、400℃で実行された。下記の順序からなる全プロセスシーケンスを手動で行った。
（１）標準プラズマクリーニング（５分）
ＮＦ3 900 sccm、ＴＶＯ、1800 W、ｒｆのみ、1600 mil。
（２）シーズニング（１分）
Ｎ2Ｏ 6000 sccm、Ｈe 100 sccm、ＴＥＯＳ 300 sccm、1300 mTorr、800 W、1400 mil。
（３）堆積標準ＴＥＯＳ酸化物処理条件に基づいて、ｒｆパルス発電機を供給することによりプラズマを時間どおりに制御した。時間どおりのプラズマを500 msecに設定し、デューティサイクルを変化させてプラズマオフ時間を制御した。プラズマが止められたときは堆積が行われないので、膜の品質を低下させずに時間平均堆積速度を下げ得る。
（４）電力を上げる基板をサセプタに保持する静止力を放電する。Ｈ2 1000 sccm、1200 mTorr、200 W、移動して交換する。
（５）アニーリングすべてのウエハを９Torrの圧力及び1100 milの電極間隔においてＮ2 3000 sccmとＨ2 150 sccmの混合物中でアニールした。サセプタ温度を設定点±１度で制御した。
【００３４】
シリコンウエハ上で10〜40％のデューティサイクルにおける堆積速度を測定した。膜厚の測定から、括弧内に示された対応するデューティサイクルに対して次の堆積速度（オングストローム/分）：194（15％）、258（20％）、424（30％）、585（40％）が得られた。
【００３５】
図２は、本発明の実例１の実験結果を示すグラフである。図２は、15％のデューティサイクルを用いてＰ型ウエハ上に堆積したＴＥＯＳ酸化物の容量-電圧（Ｃ-Ｖ）を示すグラフである。試料を480℃のサセプタ温度で15分間アニールした。
【００３６】
図３は、本発明の実例１の実験結果を示すグラフである。図３は、20％のデューティサイクルを用いてＰ型ウエハ上に堆積したＴＥＯＳ酸化物のＣ-Ｖ曲線を示すグラフである。試料を450℃のサセプタ温度で15分間アニールした。ヒステリシスは見られなかった。
【００３７】
図４は、本発明の実例１の実験結果を示すグラフである。図４は、30％のデューティサイクルを用いてＰ型ウエハ上に堆積したＴＥＯＳ酸化物のＣ-Ｖ曲線を示すグラフである。試料を480℃のサセプタ温度で15分間アニールした。ヒステリシスは非常にわずかであった（＜0.1 V）。
【００３８】
（実例２）
表１（下記）について説明する。膜厚を規格化（〜1500オングストローム）した酸化物膜を用いて表１のデータを得た。表１から、％デューティサイクルを制御することにより二酸化ケイ素の堆積速度を制御し得ることがわかる。例えば、基準熱酸化物膜のＣ-Ｖ曲線は、Ｖfb（フラットバンド容量）＝ -2.0 V、Ｖth（閾値電圧）＝ 1.465 V、Ｎeff（有効酸化物電荷密度）＝ 2.477E11 cm2及びヒステリシス＝ 0.15 Vである。表１の追加のＣ-Ｖ特性により、酸化物膜の完全な状態がわかる。
【表１】
2011068999.tif 000003
【００３９】
（実例３）
表２（下記）及び図６Ａ〜６Ｆについて説明する。表２及び図６Ａ〜６Ｆは、変化する３つのパラメーター、即ち、電力（図６Ａ及び図６Ｂ）、デューティサイクル（図６Ｃ及び図６Ｄ）、パルス時間（図６Ｅ及び図６Ｆ）からの応答を示すものである。実験した範囲について、低電力設定点によって最大応答（836）が得られ、続いてはデューティサイクルによって（236）が得られた。図６によって、低電力を10％のデューティサイクルでゼロに設定することにより堆積速度を165オングストローム/分に低下させ得ることが証明される。
【表２】
2011068999.tif 000004
【００４０】
上で詳述したように、本発明は、基板上に均一な膜厚の二酸化ケイ素薄膜を形成する方法を提供する。従って、本発明は、高品質の二酸化ケイ素膜を製造するのに非常に有用である。
【００４１】
本発明の範囲と精神から逸脱することなくさまざまな変更が当業者に明らかであり、容易に行われ得る。従って、前述の特許請求の範囲は、本明細書に示された説明に限定されるものではなく、広く解釈されるものである。
【図１】
2011068999.tif 000005
【図２】
2011068999.tif 000006
【図３】
2011068999.tif 000007
【図４】
2011068999.tif 000008
【図５】
2011068999.tif 000009
【図６Ａ】
2011068999.tif 000010
【図６Ｂ】
2011068999.tif 000011
【図６Ｃ】
2011068999.tif 000012
【図６Ｄ】
2011068999.tif 000013
【図６Ｅ】
2011068999.tif 000014
【図６Ｆ】
2011068999.tif 000015
【外国語明細書】
2011068999000001.pdf