(57)【要約】【課題】温度安定性に優れたフラックスゲート漏電センサを提供する。【解決手段】フラックスゲート漏電センサは、測定対象の第１の電線及び第２の電線が挿通される環状のコア(16)と、コア(16)に巻回されたコイル(18)と、コイル(18)の磁束密度を方向を反転させながら飽和させるようにコイル(16)に正負対称の矩形波にて電圧を印加する駆動回路(22)と、コイル(18)を流れるコイル電流に対応して変化する測定電圧を正負対称の正側基準電圧及び負側基準電圧と比較し、測定電圧が正側基準電圧よりも高い期間に相当する正側電気信号、及び、測定電圧が負側基準電圧よりも低い期間に対応する負側電気信号を出力するコンパレータ回路(30)と、コンパレータ回路(30)から出力された正側電気信号と負側電気信号とを比較する判定回路(32)とを備える。【選択図】図２
2011017632.tif 000002
【特許請求の範囲】
【請求項１】
測定対象の第１の電線及び第２の電線が挿通される環状のコアと、
前記コアに巻回されたコイルと、
前記コイルの磁束密度を方向を反転させながら飽和させるように前記コイルに正負対称の矩形波にて電圧を印加する駆動回路と、
前記コイルを流れるコイル電流に対応して変化する測定電圧を正負対称の正側基準電圧及び負側基準電圧と比較し、前記測定電圧が前記正側基準電圧よりも高い期間に相当する正側電気信号、及び、前記測定電圧が前記負側基準電圧よりも低い期間に対応する負側電気信号を出力するコンパレータ回路と、
前記コンパレータ回路から出力された前記正側電気信号と前記負側電気信号とを比較する判定回路とを備えることを特徴とするフラックスゲート漏電センサ。
【請求項２】
請求項１に記載のフラックスゲート漏電センサにおいて、
前記コンパレータ回路は、
前記測定電圧が印加される非反転入力端子及び前記正側基準電圧が入力される反転入力端子を有する正側コンパレータと、
前記測定電圧が印加される反転入力端子及び前記負側基準電圧が入力される非反転入力端子を有する負側コンパレータと、
前記正側コンパレータの出力電圧が入力されるゲート電極を有する正側電界効果トランジスタと、
前記負側コンパレータの出力電圧が入力されるゲート電極を有する負側電界効果トランジスタとを含み、
前記判定回路は、前記正側電界効果トランジスタ及び前記負側電界効果トランジスタのドレイン電流を加算し、加算された前記ドレイン電流の積分量に対応する電圧を出力する積分回路を含む
ことを特徴とするフラックスゲート漏電センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、漏電を検出するためのフラックスゲート漏電センサに関する。
【背景技術】
【０００２】
電源から負荷に供給される電流の漏れを検出するための装置として、特許文献１は直流漏電検出装置を開示している。この装置は環状のコアを備え、コアには、第１被検出導線及び第２被検出導線が挿通されるとともに、コイルが巻回されている。
【０００３】
コイルには高周波出力回路から高周波電流が流され、コイル両端の交流電圧が、整流回路によって直流電圧に変換される。そして、直流電圧は、比較回路において基準電圧と比較され、直流電圧が基準電圧よりも小さいときには漏電が発生していると判定される。
【０００４】
すなわちこの装置は、漏電発生時にコアの磁束密度が飽和してコイルのインピーダンスが低下することを利用して、漏電を検出している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２７３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１が開示する直流漏電検出装置にあっては、コアの温度が変化するのに伴い、コアの透磁率が変化するので、コイルのインピーダンスが変化して直流電圧も変化してしまう。また、コアの磁束密度はヒステリシスを呈するため、漏電電流量が同じであっても得られる直流電圧の値が変化し、場合によっては漏電を検出できないおそれがある。
このため、特許文献１が開示する直流漏電検出装置は、温度安定性に優れているとは言い難く、温度変化が激しい環境下では、漏電の検出精度が低下するおそれがある。
【０００７】
本発明は、上述した事情に基づいてなされ、その目的とするところは、温度安定性に優れたフラックスゲート漏電センサを提供することにある。
【課題を解決するための手段】
【０００８】
上記した課題を解決するために、本発明は以下の解決手段を採用する。
【０００９】
第１の解決手段：本発明の一態様によれば、測定対象の第１の電線及び第２の電線が挿通される環状のコアと、前記コアに巻回されたコイルと、前記コイルの磁束密度を方向を反転させながら飽和させるように前記コイルに正負対称の矩形波にて電圧を印加する駆動回路と、前記コイルを流れるコイル電流に対応して変化する測定電圧を正負対称の正側基準電圧及び負側基準電圧と比較し、前記測定電圧が前記正側基準電圧よりも高い期間に相当する正側電気信号、及び、前記測定電圧が前記負側基準電圧よりも低い期間に対応する負側電気信号を出力するコンパレータ回路と、前記コンパレータ回路から出力された前記正側電気信号と前記負側電気信号とを比較する判定回路とを備えることを特徴とするフラックスゲート漏電センサが提供される。
【００１０】
第１の解決手段のフラックスゲート漏電センサによれば、測定電圧が正側基準電圧よりも高い期間、及び、測定電圧が負側基準電圧よりも低い期間に基づいて、第１の電線を流れる電流と第２の電線を流れる電流との間の大小関係が判定される。すなわち、測定電圧が正側基準電圧よりも高い期間、及び、測定電圧が負側基準電圧よりも低い期間に基づいて、漏電が検出される。
【００１１】
このフラックスゲート漏電センサによれば、コアの磁束密度が反転しながら飽和するように正負対称の電圧が印加されるため、コイルを流れるコイル電流は、コアの磁束密度のヒステリシスによる影響を受けない。
【００１２】
また、コアの磁束密度が反転しながら飽和するように正負対称の電圧が印加されるため、コアの透磁率が温度によって変化しても、測定電圧が正側基準電圧よりも高い期間と測定電圧が負側基準電圧よりも低い期間との相対的な関係は維持される。
これらの結果、このフラックスゲート漏電センサは、広範な温度範囲に渡って、漏電を高精度にて検出する。
【００１３】
第２の解決手段：好ましくは、前記コンパレータ回路は、前記測定電圧が印加される非反転入力端子及び前記正側基準電圧が入力される反転入力端子を有する正側コンパレータと、前記測定電圧が印加される反転入力端子及び前記負側基準電圧が入力される非反転入力端子を有する負側コンパレータと、前記正側コンパレータの出力電圧が入力されるゲート電極を有する正側電界効果トランジスタと、前記負側コンパレータの出力電圧が入力されるゲート電極を有する負側電界効果トランジスタとを含み、前記判定回路は、前記正側電界効果トランジスタ及び前記負側電界効果トランジスタのドレイン電流を加算し、加算された前記ドレイン電流の積分量に対応する電圧を出力する積分回路を含む。
【００１４】
第２の解決手段のフラックスゲート漏電センサによれば、測定電圧が正側基準電圧よりも高い期間に対応して、整形された波形のゲート電圧が正側電界効果トランジスタに印加される。また、測定電圧が負側基準電圧よりも低い期間に対応して、整形された波形のゲート電圧が負側電界効果トランジスタに印加される。
このように整形された波形のゲート電圧が印加されることによって、このフラックスゲート漏電センサによれば、漏電の検出精度が向上する。
【発明の効果】
【００１５】
本発明のフラックスゲート漏電センサによれば、広範な温度範囲に渡って、漏電が高精度にて検出される。
【図面の簡単な説明】
【００１６】
【図１】一実施形態のフラックスゲート漏電センサの構成例を示すブロック図である。
【図２】図１のフラックスゲート漏電センサの電気回路図である。
【図３】漏電が無い場合の図２の電気回路におけるタイミングチャートであり、図３（ａ）は電流検出回路によって検出されたコイル電流Ｉｃの時間変化、図３（ｂ）は正側コンパレータの出力電圧Ｖｃｐ＋の時間変化、図３（ｃ）は負側コンパレータの出力電圧Ｖｃｐ−の時間変化、そして、図３（ｄ）はオペアンプの出力電圧Ｖｏｕｔの時間変化を示す。
【図４】漏電が発生した場合（一方の電線の電流が大の場合）の図２の電気回路におけるタイミングチャートであり、図４（ａ）は電流検出回路によって検出されたコイル電流Ｉｃの時間変化、図４（ｂ）は正側コンパレータの出力電圧Ｖｃｐ＋の時間変化、図４（ｃ）は負側コンパレータの出力電圧Ｖｃｐ−の時間変化、そして、図４（ｄ）はオペアンプの出力電圧Ｖｏｕｔの時間変化を示す。
【図５】漏電が発生した場合（他方の電線の電流が大の場合）の図２の電気回路におけるタイミングチャートであり、図５（ａ）は電流検出回路によって検出されたコイル電流Ｉｃの時間変化、図５（ｂ）は正側コンパレータの出力電圧Ｖｃｐ＋の時間変化、図５（ｃ）は負側コンパレータの出力電圧Ｖｃｐ−の時間変化、そして、図５（ｄ）はオペアンプの出力電圧Ｖｏｕｔの時間変化を示す。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について図面を参照しながら説明する。
図１は、一実施形態のフラックスゲート漏電センサの概略的な構成を示すブロック図である。フラックスゲート漏電センサは、電源１０と負荷１２とを接続する１組の電線１４ａ，１４ｂ（以下、これらをまとめて単に電線１４ともいう。）に適用され、電源１０と負荷１２との間において漏電が発生しているか否かを検出する。
なお、電源１０には、例えば太陽光発電装置のような発電機も含まれ、負荷１２には、発電された電気を蓄える蓄電池も含まれる。
【００１８】
フラックスゲート漏電センサは、パーマロイやセンダスト等の磁性材料からなるコア１６を有する。コア１６は、例えば扁平な円環形状を有し、それぞれ数ｃｍ程度の内径及び外径と、数ｍｍ程度の厚さを有する。コア１６の中央の孔に電線１４が挿通される。
【００１９】
コア１６には、コイル１８が、コア１６の周方向に沿って延びるように螺旋状に巻回されており、コイル１８の巻回数は例えば５００回程度である。コイル１８に電流が供給されると、コア１８の内部を１周するように磁束が延びる。
【００２０】
コイル１８には、駆動回路２２が接続され、駆動回路２２は、発振回路２４と協働して、コイル１８に正負対称の矩形波にて電圧を印加する。つまり、矩形波の正側のピーク値と負側のピーク値は同じであり、矩形波のデューティ比は実質的に５０％である。
【００２１】
また、コイル１８には、電流検出回路２６が接続され、電流検出回路２６はコイル１８を流れる電流（コイル電流）を検出する。電流検出回路２６はコンパレータ回路３０に接続され、コイル電流に対応する電圧（測定電圧）をコンパレータ回路３０に出力する。
【００２２】
そして、コンパレータ回路３０は、測定電圧を正負対称の正側基準電圧及び負側基準電圧と比較し、測定電圧が正側基準電圧よりも高い期間に相当する正側電気信号、及び、測定電圧が負側基準電圧よりも低い期間に相当する負側電気信号を出力する。
なお、正側基準電圧及び負側基準電圧の絶対値は実質的に同じであり、正側基準電圧及び負側基準電圧の極性は相互に反対である。
【００２３】
コンパレータ回路３０には、判定回路３２が接続され、判定回路３２は、正側電気信号と負側電気信号とに基づいて、電線１４ａを流れる電流と電線１４ｂを流れる電流との間での大小関係を判定する。電線１４ａを流れる電流と電線１４ｂを流れる電流とが異なれば、漏電が発生していると判定される。
具体的には、例えば電線１４を６０Ａの電流が流れているときに、３０ｍＡの漏電があれば、このフラックスゲート漏電センサによって漏電が検出される。
【００２４】
図２は、フラックスゲート漏電センサの概略的な電気回路図である。
駆動回路２２及び発振回路２４は、例えば、オペアンプ４０、抵抗４２，４４，４６及びキャパシタ４８によって構成され、オペアンプ４０の出力端子がコイル１８の一端に接続されている。この場合、キャパシタ４８の充放電に伴い、オペアンプ４０の出力電圧が正側飽和出力電圧Ｅｓと負側飽和出力電圧−Ｅｓとの間を不連続に行き来し、矩形波の電圧がコイル１８に供給される。
【００２５】
電流検出回路２６は、例えば、抵抗５０，５２及びキャパシタ５４によって構成され、コイル１８の他端は、キャパシタ５４及び抵抗５０を介して接地され、抵抗５２は、キャパシタ５４に対して抵抗５０と並列に接続されている。コイル１８を流れるコイル電流は、抵抗５２を通じてコンパレータ回路３０に供給される。
【００２６】
コンパレータ回路３０は、例えば、正側コンパレータ７０、負側コンパレータ８０、抵抗７１，７２，７３，７４，７５，８１，８２，８３，８４，８５、ｎチャネル型の正側電界効果トランジスタ（正側ＦＥＴ）７６及びｐチャネル型の負側電界効果トランジスタ８６によって構成される。
【００２７】
コンパレータ回路３０には、正負対称の電源として、例えば＋９Ｖの三端子レギュレータ７７及び−９Ｖの三端子レギュレータ８７が接続され、三端子レギュレータ７７，８７の入力端子及び出力端子は、キャパシタ７８，７９，８８，８９を介してそれぞれ接地されている。
【００２８】
また、三端子レギュレータ７７の出力端子は、抵抗７２，７１を介して接地されるとともに、正側コンパレータ７０の＋電源端子に接続されている。更に、三端子レギュレータ７７の出力端子は、正側ＦＥＴ７６のドレイン電極に接続されるとともに、抵抗７４を介して正側ＦＥＴ７６のゲート電極に接続されている。
【００２９】
正側コンパレータ７０の非反転入力端子（＋入力端子）は、電流検出回路２６の抵抗５２に接続され、正側コンパレータ７０の反転入力端子（−入力端子）は、抵抗７２に対して、抵抗７１と並列に接続されている。また、正側コンパレータ７０の出力端子は、抵抗７３を介して、正側ＦＥＴ７６のゲート電極に接続されている。
【００３０】
対称的に、三端子レギュレータ８７の出力端子は、抵抗８２，８１を介して接地されるとともに、負側コンパレータ８０の−電源端子に接続されている。更に、三端子レギュレータ８７の出力端子は、負側ＦＥＴ８６のドレイン電極に接続されるとともに、抵抗８４を介して負側ＦＥＴ８６のゲート電極に接続されている。
【００３１】
負側コンパレータ８０の反転入力端子（−入力端子）は、正側コンパレータ７０の非反転入力端子（＋入力端子）と並列にて、電流検出回路２６の抵抗５２に接続され、負側コンパレータ８０の非反転入力端子（＋入力端子）は、抵抗８２に対して、抵抗８１と並列に接続されている。また、負側コンパレータ８０の出力端子は、抵抗８３を介して、負側ＦＥＴ８６のゲート電極に接続されている。
【００３２】
なお、上述した正側コンパレータ７０、抵抗７１，７２，７３，７４，７５及び正側電界効果トランジスタ（正側ＦＥＴ）７６は、コンパレータ回路３０の正側部分を構成し、負側コンパレータ８０、抵抗８１，８２，８３，８４，８５及び負側電界効果トランジスタ８６は、正側部分と正負対称なコンパレータ回路３０の負側部分を構成している。
【００３３】
判定回路３２は、例えば、加算・積分・増幅回路３２Ａ及び比較回路３２Ｂによって構成される。
加算・積分・増幅回路３２Ａは、オペアンプ９０、抵抗９１，９２，９３，９４及びキャパシタ９５，９６によって構成され、正側ＦＥＴ７６のソース電極及び負側ＦＥＴ８６のソース電極は、抵抗９１，９２を介して、オペアンプ９０の反転入力端子に接続されるとともに、抵抗９１及びキャパシタ９５を介して接地されている。
【００３４】
また、オペアンプ９０の反転入力端子は、抵抗９３を介して接地され、オペアンプ９０の反転入力端子と出力端子とは、相互に並列な抵抗９４及びキャパシタ９６によって接続されている。そして、オペアンプ９０の出力端子は、比較回路３２Ｂに接続され、比較回路３２Ｂは、オペアンプ９０の出力電圧に基づいて、漏電の発生を検出する。
【００３５】
以下、上述したフラックスゲート漏電センサの動作について説明する。
図３は、漏電が無い場合の動作を示すタイミングチャートであり、図３（ａ）は電流検出回路２６によって検出されたコイル電流Ｉｃの時間変化、図３（ｂ）は正側コンパレータ７０の出力電圧Ｖｃｐ＋の時間変化、図３（ｃ）は負側コンパレータ８０の出力電圧Ｖｃｐ−の時間変化、そして、図３（ｄ）はオペアンプ９０の出力電圧Ｖｏｕｔの時間変化を示している。
【００３６】
図３（ａ）に示したように、漏電が無い場合には、電線１４ａ，１４ｂを流れる電流によって発生する磁場が打ち消し合うため、コイル電流Ｉｃが正負対称になる。正側コンパレータ７０は、コイル電流Ｉｃに対応する測定電圧を正側基準電圧と比較し、図３（ｂ）に示したように、測定電圧が正側基準電圧よりも高い期間、一定電圧を出力する。
【００３７】
同様に、負側コンパレータ８０は、コイル電流Ｉｃに対応する測定電圧を負側基準電圧と比較し、図３（ｃ）に示したように、測定電圧が負側基準電圧よりも低い期間、一定電圧を出力する。
【００３８】
正側コンパレータ７０及び負側コンパレータ８０がそれぞれ出力する一定電圧の絶対値は実質的に等しく、漏電が無い場合、正側コンパレータ７０の出力電圧Ｖｃｐ＋と負側コンパレータ８０の出力電圧Ｖｃｐ−も正負対称になる。
【００３９】
そして、正側ＦＥＴ７６のドレイン電圧（９Ｖ）と負側ＦＥＴのドレイン電圧（−９Ｖ）とは正負対称であるため、正側ＦＥＴ７６のドレイン電流（正側電気信号）及び負側ＦＥＴ８６のドレイン電流（負側電気信号）も正負対称になる。オペアンプ９０の出力電圧Ｖｏｕｔは、これらのドレイン電流を加算し、加算したドレイン電流の和に対応する電圧を増幅して得られるものであるため、図３（ｄ）に示したように略ゼロになる。
【００４０】
これに対し、図４は、漏電が発生して、電線１４ａ，１４ｂを流れる電流のうち一方が相対的に大きくなった場合のタイミングチャートを示している。
具体的には、図４（ａ）では、漏電が発生したことによって、電線１４ａ，１４ｂを流れる電流によって発生する磁場が打ち消し合わず、コイル電流Ｉｃの正側が負側に対して増大している。
【００４１】
このため、図４（ｂ），４（ｃ）に示したように、正側コンパレータ７０が一定電圧を出力する期間が、負側コンパレータ８０が一定電圧を出力する期間よりも長くなる。そしてこの結果として、図４（ｄ）に示したように、オペアンプ９０の出力電圧Ｖｏｕｔが実質的にゼロよりも大きな有限の値になる。
【００４２】
同様に、図５も漏電が発生した場合のタイミングチャートを示しているが、図５は、図４とは逆に、電線１４ａ，１４ｂを流れる電流のうち他方が相対的に大きくなった場合のタイミングチャートを示している。この場合、図５（ｄ）に示したように、オペアンプ９０の出力電圧Ｖｏｕｔが実質的にゼロよりも小さい有限の値になる。
従って、判定回路３２の比較回路３２Ｂは、出力電圧Ｖｏｕｔに基づいて、漏電の発生を検出することができる。
【００４３】
上述した一実施形態のフラックスゲート漏電センサによれば、測定電圧が正側基準電圧よりも高い期間、及び、測定電圧が負側基準電圧よりも低い期間に基づいて、電線１４ａ，１４ｂを流れる電流間の大小関係が判定される。すなわち、測定電圧が正側基準電圧よりも高い期間、及び、測定電圧が負側基準電圧よりも低い期間に基づいて、漏電が検出される。
【００４４】
このフラックスゲート漏電センサによれば、コア１６の磁束密度が反転しながら飽和するように正負対称の電圧が印加されるため、コイル１８を流れるコイル電流Ｉｃは、コア１６の磁束密度のヒステリシスによる影響を受けない。
また、コア１６の磁束密度が反転しながら飽和するように正負対称の電圧が印加されるため、コア１６の透磁率が温度によって変化しても、測定電圧が正側基準電圧よりも高い期間と測定電圧が負側基準電圧よりも低い期間との相対的な関係は維持される。
これらの結果、このフラックスゲート漏電センサは、広範な温度範囲に渡って、漏電を高精度にて検出する。
【００４５】
更に、このフラックスゲート漏電センサによれば、測定電圧が正側基準電圧よりも高い期間に対応して、整形された波形のゲート電圧が正側電界効果トランジスタ７６に印加される。また、測定電圧が負側基準電圧よりも低い期間に対応して、整形された波形のゲート電圧が負側電界効果トランジスタ８６に印加される。
このように整形された波形のゲート電圧が印加されることによって、このフラックスゲート漏電センサによれば、漏電の検出精度が向上する。
【００４６】
本発明は、上述した一実施形態に限定されることはなく種々変形が可能である。一実施形態において図示とともに挙げた回路構成はあくまで好ましい一例であり、基本的な回路構成に各種の要素を付加し、あるいは一部を置換しても本発明を好適に実施可能であることは言うまでもない。
【符号の説明】
【００４７】
１０  電源
１２  負荷
１４ａ，１４ｂ  電線
１６  コア
１８  コイル
２２  駆動回路
２４  発振回路
２６  電流検出回路
３０  コンパレータ回路
３２  判定回路
７０  正側コンパレータ
７６  正側電界効果トランジスタ（正側ＦＥＴ）
８０  負側コンパレータ
８６  負側電界効果トランジスタ（負側ＦＥＴ）
【図１】
2011017632.tif 000003
【図２】
2011017632.tif 000004
【図３】
2011017632.tif 000005
【図４】
2011017632.tif 000006
【図５】
2011017632.tif 000007