(57)【要約】【課題】  本発明は、ドライバ回路及び増幅器回路を用いることなく、電気相互連結及び光相互連結を実現する光電子基板の提供を目的とする。【解決手段】  本発明による基板は、ポリマー導波路が中に形成されている第１の層と、ポリマー導波路が中に形成されている第２の層と、第１の層内に形成され、第１の層内の第１の導波路と光学的に結合された第１の縦型光カップラーと、第２の層内に形成され、第２の層内の第２の導波路と光学的に結合された第２の縦型光カップラーとを含み、第１の導波路と第２の導波路の間で光が結合されるように、第１の縦型光カップラーは第２の縦型光カップラーの隣に配置されている。【選択図】      図１
2011014932.tif 000002
【特許請求の範囲】
【請求項１】
ポリマー導波路が中に形成されている少なくとも１層のポリマー層と、
複数の光電子デバイスが一体的に形成されている少なくとも１層のポリマー層とを有し、
上記層が積層構造を形成するように互いに層状化されていることを特徴とする光学的相互連結及び電気的相互連結を具備した基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル及び／又はアナログ電子システムを接続するため使用される光電子（オプトエレクトロニクス）基板、並びに、この電子システムを製造するための方法に関する。特に、本発明は、電気（的）相互連結（インターコネクション）及び光（学的）相互連結（インターコネクション）の両方を有するオプトエレクトロニクス基板、並びに、その製造方法に関する。
【０００２】
また、本発明は、ＭＣＭ（マルチチップモジュール）などに適用される。
【背景技術】
【０００３】
相互連結基板上に実装された処理システムのクロックレート及びＩ／Ｏカウント数の増加と共に、このような処理システムの相互連結ボトルネック、ノイズ、信号減衰、電気接続における同期可能な接続長の問題が生ずる。光相互連結には、低ＲＣ遅延、低信号減衰、予測可能な遅延、低電力、低ノイズ、及び、オープン及びショートに対する高い許容性という利点がある。しかし、光相互連結を高速デジタル／アナログシステムで使用することを阻止する重大な障害がある。従来は、光相互接続内の光信号と、電子チップによって発生、使用される電気信号との間で変換を行うため、巨大なドライバチップ及び増幅器チップが要求される。長い距離に亘って電気信号を光学的に伝搬させるためには、発光デバイスと、発光デバイスを切り換える電気パワーを発生させるドライバチップとが光接続の一方の端で必要とされる。光接続の受信端において、光検出デバイス及び増幅器が光信号を電気形式に変換するため必要とされる。増幅器が必要とされる理由は、光パワーが通常の光学路内の非常に大きい損失に起因して光検出デバイス側で小さくなるからである。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ドライバ及び増幅器の部品は、回路基板上でスペースを必要とするので、マルチチップモジュールのような基板内で多数の光接続を使用する際に障壁となる。実際上、これらの部品のために必要な面積、並びに、発光デバイス及び光検出デバイスのために必要な面積は、電気接続しか含まないモジュール基板よりもモジュール基板のサイズを大きくさせる。これらの余分な部品及びそれらの組立体は製造コストも上昇させる。また、通常の光接続は、電子−光（ＥＯ）変換及び光電子（ＯＥ）変換に起因してより長い遅延を有し、電気モジュールだけで構成されたモジュールに対し有意な速度的な利点は得られない。
【０００５】
本発明は、上記従来技術の問題点を解決する光接続構造体及び光接続を製造する方法の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記本発明の目的を達成するため、一観点によれば、光学的相互連結及び電気的相互連結を具備した基板は、ポリマー導波路が中に形成されている第１の層と、ポリマー導波路が中に形成されている第２の層と、上記第１の層内に形成され、上記第１の層内の第１の導波路と光学的に結合された第１の縦型光カップラーと、上記第２の層内に形成され、上記第２の層内の第２の導波路と光学的に結合された第２の縦型光カップラーとを含み、上記第１の導波路と上記第２の導波路の間で光が結合されるように、上記第１の縦型光カップラーは上記第２の縦型光カップラーの隣に配置されている。
【０００７】
他の一観点によれば、光学的相互連結及び電気的相互連結を具備した基板は、ポリマー導波路が中に形成されている少なくとも１層のポリマー層と、複数の光電子デバイスが一体的に形成されている少なくとも１層のポリマー層とを有し、上記層が積層構造を形成するように互いに層状化されている。
【０００８】
他の一観点によれば、光学的相互連結及び電気的相互連結を具備した基板は、複数の電子集積回路デバイスが形成されている少なくとも１層のポリマー層と、複数の光電子デバイスが一体的に形成されている少なくとも１層のポリマー層とを有し、上記層が積層構造を形成するように互いに層状化されている。
【０００９】
他の一観点によれば、光学的相互連結及び電気的相互連結を具備した基板は、複数の電子集積回路デバイスが形成されている複数のポリマー層を有し、上記層が積層構造を形成するように互いに層状化されている。
【００１０】
他の一観点によれば、基板は、垂直向きの光スイッチデバイスと、上記光スイッチデバイスの出力に設けられたマイクロレンズとを具備する第１のボードと、垂直向きの受光素子デバイスと、上記受光素子デバイスの入力に設けられたマイクロレンズとを具備する第２のボードとを有し、上記第１のボードと上記第２のボードは、対応したスイッチデバイスと受光素子デバイスが揃うにように対向して配置されている。
【００１１】
他の一観点によれば、複数のチップ間で情報を通信する光学的相互連結システムは、チップを実装する上面、並びに、光信号を内部及び外部に結合するため少なくとも１本の導波路が設けられた下側膜層を具備した第１の光電子マルチチップモジュールと、チップを実装する上面、並びに、光信号を内部及び外部に結合するため少なくとも１本の導波路が設けられた下側膜層を具備した第２の光電子マルチチップモジュールと、上記第１の光電子マルチチップモジュール及び上記第２の光電子マルチチップモジュールの下面の付近に配置され、上記第１及び第２の光電子マルチチップモジュールの間で光信号を結合する光導波路層を具備した少なくとも１層の受動膜とを有する。
【００１２】
他の一観点によれば、少なくとも二つの電気回路端子の間で光信号を通信する電子光モジュールは、受動ポリマー導波路を具備した基板、電子光素子がポリマー膜に埋め込まれた基板、電気素子が埋め込まれた基板、及び、受動パリマー導波路と埋め込まれた電気素子と埋め込まれた電子光素子とを具備した基板よりなる群から別個に選択された少なくとも一つの基板と、上記少なくとも一つの基板内で光信号を伝搬させる光導波路手段と、上記少なくとも一つの基板内で光信号を発生させる光信号源手段と、上記少なくとも一つの基板内で光信号を検出する光検出手段とを有する。
【００１３】
他の一観点によれば、少なくとも二つの電気回路端子の間で光信号を通信する電子光モジュールは、受動ポリマー導波路を具備した基板、電子光素子がポリマー膜に埋め込まれた基板、電気素子が埋め込まれた基板、及び、受動パリマー導波路と埋め込まれた電気素子と埋め込まれた電子光素子とを具備した基板よりなる群から別個に選択された少なくとも一つの基板と、上記少なくとも一つの基板内で光信号を伝搬させる光導波路手段と、上記少なくとも一つの基板内の光パワー又は光信号を切り換える上記少なくとも一つの基板内の光スイッチ手段とを有する。
【００１４】
他の一観点によれば、基板の製造方法は、少なくとも一つの電気的ビアが中に形成された導波路層、集積回路チップ層、及び、光電子層を別々に製作する工程と、少なくとも一つの電気的接続が二つの異なる層の間で行われ、一方の層の導波路の端が隣接した層の光電子デバイスと揃えられるように、上記層を一体的に層状化する工程とを有する。
【００１５】
他の一観点によれば、光学的相互連結及び電気的相互連結を有する基板は、上面及び下面を有するベース層と、上面、下面、上記上面と上記下面との間に設けられた少なくとも一つの側面、第１の電気的端子、及び、第２の電気的端子を有し、上記電気的端子の中の少なくとも一方が上記上面に設けられている光電気デバイスと、上記ベース層の上記上面に形成され、上記光電気デバイスの側面に接して終端する端部を有する光導波路コアとを含む。
【００１６】
他の一観点によれば、基板は、第１のポリマー層と、上記ポリマー層に埋め込まれた複数のＶＣＳＥＬ素子と、上記ポリマー層に埋め込まれた複数の受光素子とを含む。
【００１７】
他の一観点によれば、電子光基板は、第１の面、及び、上記第１の面と対向した第２の面を有し、導波路が中に一体的に形成されているポリマー基板と、上記基板内に配置され、上記第１の面及び上記第２の面と上記導波路との間で光信号を結合する複数の光カップラーと、上記基板内に設けられたバイア接続部とを含む。
【００１８】
他の一観点によれば、基板の製造方法は、（ａ）クラッド材料の層を形成する工程と、（ｂ）光電子デバイスの少なくとも一部分を含むミニチップを上記クラッド材料の層に配置し、接着する工程と、（ｃ）コア材料が上記ミニチップに接着するように上記クラッド材料の層及び上記ミニチップの上にコア材料の層を形成する工程と、（ｄ）上記ミニチップ内で終端する導波路を上記コア材料内に画成する工程と、（ｅ）表面の上にクラッド材料の層を形成する工程とを含む。
【００１９】
他の一観点によれば、基板用の導波路の製造方法は、（ａ）クラッド材料の層を形成する工程と、（ｂ）上記クラッド材料の層の上にコア材料の層を形成する工程と、（ｃ）上記コア材料の層内に光導波路を画成する工程と、（ｄ）表面の上にクラッド材料の層を形成する工程と、（ｅ）上記表面をより平坦化するため上記クラッド材料を研磨する工程とを含む。
【００２０】
他の一観点によれば、光電子基板の製造方法は、（ａ）ポリマー下側クラッド層を第１の基板に堆積させる工程と、（ｂ）ポリマーコア層を上記下側クラッド層に堆積させる工程と、（ｃ）マスク層を上記コア層の表面に堆積させる工程と、（ｄ）アパーチャを形成するため上記マスク層をパターニングする工程と、（ｅ）少なくとも一つの側壁が４５°の傾斜角で傾斜している側壁を有する少なくとも一つのトレンチを上記アパーチャ内に形成する工程と、（ｆ）上記マスク層を除去する工程と、（ｇ）４５°で傾斜した上記側壁の少なくとも一部分と、上記トレンチの底の平坦な部分とを金属化する工程と、（ｈ）上記トレンチの底の平坦な部分の金属層の高さまで基板を下方にエッチングすることにより、ＶＣＳＥＬが挿入されるべき領域で基板の一部分を除去する工程と、（ｉ）ＶＣＳＥＬビームが上記コア層に結合され、ＶＣＳＥＬの電気的接点層が上記トレンチの底の上記金属層の一部分と接触するように、ＶＣＳＥＬの発光窓を上記金属層の下側に向けてＶＣＳＥＬを配置する工程と、（ｊ）金属面が上記ＶＣＳＥＬへの電気的接点を与えるように上記ＶＣＳＥＬを上記金属層に接合する工程とを含む。
【００２１】
他の一観点によれば、ポリマー膜に埋め込まれた光電子デバイスの製造方法は、（ａ）取り外し可能な基板を設置する工程と、（ｂ）金属層を上記基板の表面に堆積させる工程と、（ｃ）上記金属層を接点パッド及び電極にパターニングする工程と、（ｄ）薄膜デバイスの金属接点面を堆積された接点パッドに配置する工程と、（ｅ）上記薄膜デバイスを上記金属接点面に接合する工程と、（ｆ）合成複合構造体を形成するため、上記薄膜デバイスを１層以上のポリマー層で被覆する工程と、（ｇ）上記複合構造体を研磨する工程と、（ｈ）表面接点を平坦化された上記複合構造体の上に形成する工程と、（ｉ）上記取り外し可能な基板を除去する工程とを含む。
【００２２】
他の一観点によれば、ポリマー膜に埋め込まれた光電子デバイスの製造方法は、（ａ）第１の基板を設置する工程と、（ｂ）粘着性バッファ層を上記第１の基板の表面に形成する工程と、（ｃ）下面及び上面を有する複数の薄膜デバイスの下面を上記バッファ層に取り付ける工程と、（ｄ）上記バッファ層に取り付けられる下面及び上面を有する複合構造体を形成するため、上記薄膜デバイスを１層以上のポリマー層で被覆する工程と、（ｅ）上記複合構造体を研磨する工程と、（ｆ）少なくとも一つの上部電極を少なくとも一つの薄膜デバイスに形成し、少なくとも一つの表面接点を上記研磨された複合構造体の上面に形成する工程と、（ｇ）第２の基板を上記複合構造体の露出した上面に取り付ける工程と、（ｈ）上記第１の基板を取り除く工程と、（ｉ）少なくとも一つの電極を上記少なくとも一つの薄膜デバイスの下面に形成し、少なくとも一つの表面接点を上記複合構造体の下面に形成する工程とを含む。
【００２３】
上記の本発明の一面によれば、嵩の大きいドライバ及び増幅器の必要性が無くなるので、面積の要求条件が著しく軽減される。発光源の代わりに、外部光源及び光スイッチデバイス（例えば、変調器）が使用される。光スイッチデバイスはＩＣチップの出力に応答し、動作用のドライバチップを必要としない。発光源を用いる場合と比較して、光変調器を使用する実現例における光信号のパワーは、外部光源のサイズ及びパワーを増加することによって著しく増大される。外部光源は、変調する必要が無いので、このような形で容易に増加させることが可能である。例えば、外部光源は、簡単な連続波（ＣＷ）又は光パワーのパルス列源として実現され得る。さらに、光接続の損失は削減される。したがって、受光素子でのパワーは増大され、増幅器を省略できるようになる。ポリマー導波路を光スイッチ及び受光素子と一体的に形成することにより光接続の損失は低減され、光カップリング効率が上昇する。また、本発明の作製方法によれば、短い光接続を作製することが可能である。受光素子に対する光パワーは、外部光パワーを使用することによって増大される。さらに、本発明の光導波路集積化方法は、ＶＣＳＥＬ及びＬＤ（レーザダイオード）放出デバイスへの非常に効率の良い光接続を行うことが可能であり、これにより、これらのデバイスは外部源に加えて光パワーの発生源として使用され得る。
【００２４】
本発明の別の面は、デバイス及び／又は材料の光電子層への集積化を実現し、チップ実装のための面積を増加し、光電子デバイスと光導波路との間で光アライメントの難しさを取り除く。光電子デバイスは、本発明によるウェーハ処理技術を用いて導波路層に埋め込まれ得る。本発明による方法は、光電子デバイス（例えば、変調器、ＶＣＳＥＬ、受光素子、光スイッチ、レーザダイオード（ＬＤ）、ドライバチップ、増幅器チップなど）を、１μｍ乃至２５０μｍのオーダーの超薄膜ポリマー層内で光導波路と集積化することを可能にさせる。
【００２５】
本発明の他の面は、ラミネーション（層状化）若しくはビルドアップ（積層化）のような製造プロセスによって、上記光電子層を順番に積み重ねて一つに接合することにより、光電子基板を提供する。光電子層は、受光素子、光スイッチ、発光部品、ドライバチップ、増幅器チップなどのための余分な場所を必要とすることなく、通常の電気基板の表面の上の重ね合わせることが可能である。実際上、多数の光電子層は、必要とされるすべての受光素子、光スイッチ、発光デバイス、ドライバチップ、増幅器チップなどを提供するため積層することができる。本発明は、これらの光電子層を形成する数通りの作製方法と、数種類の基板構造体とを提供する。
【００２６】
本発明の更に別の面は、積層された構造体の機能を単層の光電子膜よりも改良することができる２層以上の光電子膜を積層する方法である。各光電子層は、Ｚ接続法による電気層を含む単層構造体、或いは、多層構造体により構成される。各光電子膜上の光電子層及び電気層は、別個に最適化される。積層光電子膜の好ましい実施例には、フレキシブル相互連結部、光電子介挿部、膜光電子・マルチチップモジュール、両面パッケージング、裏面接続、及び、膜光リンクモジュール（ＦＯＬＭ）が含まれる。また、積層膜は、単層膜よりも多様な製造プロセスを使用することが可能なる。特に、積層膜は、処理された層を裏返しに反転することによって両面処理を可能にさせる。
【００２７】
上記の特徴は、基板の必要面積を増加させることなく、大規模光相互連結を電気基板に追加することができる有利な効果がある。これらの特徴は、また、光相互連結の光カップリング効率を改良することができる。これらの特徴は、光並列リンクモジュールに適用することができる。
【００２８】
本発明において、マルチチップモジュールの例が原則として示されている。しかし、本発明の同じ特徴及び局面は、電気バックプレーン、印刷回路基板（ＰＣＢ）、チップサイズパッケージ（ＣＳＰ）、及び、その他の基板に適用可能である。
【発明の効果】
【００２９】
簡潔に言うと、本発明による方法は、介挿物、マルチチップモジュール、又は、マルチチップ間パッケージ内の他の電子光デバイスへの効率的な信号の光伝送と両立した形で、電子デバイス及び部品、並びに、多様な能動及び受動電子光デバイスを膜に埋め込むことができる。また、本発明の方法は、多数の受動導波路膜構造体、電子光デバイス及び電気デバイスが埋め込まれた膜、並びに、受動導波路及び能動電子光デバイスを共に含む膜を製作するため汎用化される。単一の膜の平面性を保持し、信号膜を通過するバイア及び従来のＺ接続を拡張する能力によって、膜の複雑な３次元スタック構造を製作できるようになる。この柔軟性は、チップ内の端子に信号を結合するため、或いは、複数のチップ、ＣＳＰ、ＭＣＭ若しくはボードの間で信号を結合するために、高歩留まり率、低コスト、高速のマルチチップモジュール、基板、光リンクモジュールなどを設計する際に有効である。
【図面の簡単な説明】
【００３０】
【図１】本発明による光電子マルチチップモジュールの第１実施例の構成図である。
【図２】本発明による光スイッチの第１実施例の断面図である。
【図３】本発明による光スイッチの第１実施例の平面図である。
【図４】本発明による受光素子デバイスの第１実施例の構成図である。
【図５】本発明による受光素子デバイスの第２実施例の構成図である。
【図６】本発明による受光素子デバイスの第３実施例の構成図である。
【図７】本発明による光電子マルチチップモジュールの第２実施例の構成図である。
【図８】本発明による横型発光デバイスの実施例の断面図である。
【図９】本発明による横型発光デバイスの実施例の上面図である。
【図１０】本発明による縦型発光デバイスの実施例の断面図である。
【図１１】本発明による縦型発光デバイスの実施例の上面図である。
【図１２】本発明による活性基板の作製方法の説明図である。
【図１３】本発明による活性基板の作製方法の説明図である。
【図１４】本発明による活性基板の作製方法の説明図である。
【図１５】本発明による活性基板の作製方法の説明図である。
【図１６】本発明による活性基板の作製方法の説明図である。
【図１７】本発明による活性基板の作製方法の説明図である。
【図１８】本発明による活性基板の作製方法の説明図である。
【図１９】本発明による活性基板の作製方法の説明図である。
【図２０】本発明による活性基板の作製方法の説明図である。
【図２１】本発明による活性基板の作製方法の説明図である。
【図２２】本発明による第１のマルチチップモジュールシステムの構成図である。
【図２３】本発明による第１のマルチチップモジュールシステムの構成図である。
【図２４】本発明による第１のマルチチップモジュールシステムの構成図である。
【図２５】本発明による第１のマルチチップモジュールシステムの構成図である。
【図２６】本発明による第１のマルチチップモジュールシステムの構成図である。
【図２７】本発明による第１のマルチチップモジュールシステムの構成図である。
【図２８】本発明による第１のマルチチップモジュールシステム及び他のシステムで使用される選択された部品を製作する作製方法の説明図である。
【図２９】本発明による第１のマルチチップモジュールシステム及び他のシステムで使用される選択された部品を製作する作製方法の説明図である。
【図３０】本発明による第１のマルチチップモジュールシステム及び他のシステムで使用される選択された部品を製作する作製方法の説明図である。
【図３１】本発明による第１のマルチチップモジュールシステム及び他のシステムで使用される選択された部品を製作する作製方法の説明図である。
【図３２】本発明による第２のマルチチップモジュールシステムの構成図である。
【図３３】本発明による第２のマルチチップモジュールシステムの構成図である。
【図３４】本発明による第２のマルチチップモジュールシステムの構成図である。
【図３５】本発明による光電子マルチチップモジュール基板の他の実施例を示す構成図である。
【図３６】本発明による光電子マルチチップモジュール基板の他の実施例を示す構成図である。
【図３７】本発明による光電子マルチチップモジュール基板の他の実施例を示す構成図である。
【図３８】本発明による光電子マルチチップモジュール基板の他の実施例を示す構成図である。
【図３９】本発明による光電子マルチチップモジュール基板の他の実施例を示す構成図である。
【図４０】本発明による光電子マルチチップモジュール基板の他の実施例を示す構成図である。
【図４１】本発明による光電子マルチチップモジュール基板の他の実施例を示す構成図である。
【図４２】本発明による光電子マルチチップモジュール基板の他の実施例を示す構成図である。
【図４３】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図４４】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図４５】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図４６】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図４７】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図４８】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図４９】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図５０】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図５１】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図５２】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図５３】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図５４】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図５５】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図５６】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図５７】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図５８】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図５９】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図６０】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図６１】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図６２】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図６３】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図６４】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図６５】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図６６】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図６７】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図６８】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図６９】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図７０】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図７１】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図７２】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図７３】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図７４】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図７５】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図７６】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図７７】本発明による光電子マルチチップモジュール基板の他の作製方法の説明図である。
【図７８】本発明による自由空間ＭＣＭシステムの説明図である。
【図７９】本発明による自由空間ＭＣＭシステムの説明図である。
【図８０】本発明による３次元ＭＣＭシステムの説明図である。
【図８１】本発明による３次元ＭＣＭシステムの説明図である。
【図８２】本発明による３次元ＭＣＭシステムの説明図である。
【図８３】本発明の他のプロセスに従って製作される集積デバイス及び導波路を含む薄膜の一実施例の概要図である。
【図８４】本発明の他のプロセスに従って製作される集積デバイス及び導波路を含む薄膜の一実施例の概要図である。
【図８５】本発明の他のプロセスに従って製作される集積デバイス及び導波路を含む薄膜の一実施例の概要図である。
【図８６】本発明の他のプロセスに従って製作される集積デバイス及び導波路を含む薄膜の一実施例の概要図である。
【図８７】本発明の他のプロセスに従って製作される集積デバイス及び導波路を含む薄膜の一実施例の概要図である。
【図８８】本発明の他のプロセスに従って製作される集積デバイス及び導波路を含む薄膜の一実施例の概要図である。
【図８９】本発明の他のプロセスに従って製作される集積デバイス及び導波路を含む薄膜の一実施例の概要図である。
【図９０】本発明の他のプロセスに従って製作される集積デバイス及び導波路を含む薄膜の一実施例の概要図である。
【図９１】本発明の他のプロセスに従って製作される集積デバイス及び導波路を含む薄膜の他の実施例の概要図である。
【図９２】本発明の他のプロセスに従って製作される集積デバイス及び導波路を含む薄膜の他の実施例の概要図である。
【図９３】本発明の他のプロセスに従って製作される集積デバイス及び導波路を含む薄膜の他の実施例の概要図である。
【図９４】本発明の他のプロセスに従って製作される集積デバイス及び導波路を含む薄膜の他の実施例の概要図である。
【図９５】本発明の他のプロセスに従って製作される集積デバイス及び導波路を含む薄膜の他の実施例の概要図である。
【図９６】本発明の他のプロセスに従って製作される集積デバイス及び導波路を含む薄膜の他の実施例の概要図である。
【図９７】本発明の他のプロセスに従って製作される集積デバイス及び導波路を含む薄膜の他の実施例の概要図である。
【図９８】本発明の他のプロセスに従って製作される集積デバイス及び導波路を含む薄膜の他の実施例の概要図である。
【図９９】本発明による縦型及び横型光カップラーを形成する一例の方法に従って処理された導波路層の一実施例の斜視図である。
【図１００】本発明による縦型及び横型光カップラーを形成する一例の方法に従って処理された導波路層の一実施例の斜視図である。
【図１０１】本発明による縦型及び横型光カップラーを形成する一例の方法に従って処理された導波路層の一実施例の斜視図である。
【図１０２】本発明による縦型及び横型光カップラーを形成する一例の方法に従って処理された導波路層の一実施例の斜視図である。
【図１０３】本発明による縦型及び横型光カップラーを形成する一例の方法に従って処理された導波路層の一実施例の斜視図である。
【図１０４】本発明による縦型及び横型光カップラーを形成する一例の方法に従って処理された導波路層の一実施例の斜視図である。
【図１０５】本発明による縦型及び横型光カップラーを形成する一例の方法に従って処理された導波路層の一実施例の斜視図である。
【図１０６】本発明による縦型及び横型光カップラーを形成する一例の方法に従って処理された導波路層の一実施例の斜視図である。
【図１０７】本発明による縦型及び横型光カップラーを形成する一例の方法に従って処理された導波路層の一実施例の斜視図である。
【図１０８】本発明による縦型及び横型光カップラーを形成する一例の方法に従って処理された導波路層の一実施例の斜視図である。
【図１０９】本発明による縦型及び横型光カップラーを形成する一例の方法に従って処理された導波路層の一実施例の斜視図である。
【図１１０】本発明による縦型及び横型光カップラーを形成する一例の方法に従って処理された導波路層の一実施例の斜視図である。
【図１１１】本発明による縦型及び横型光カップラーを形成する一例の方法に従って処理された導波路層の一実施例の斜視図である。
【図１１２】本発明による縦型及び横型光カップラーを形成する一例の方法に従って処理された導波路層の一実施例の斜視図である。
【図１１３】本発明による縦型及び横型光カップラーを形成する一例の方法に従って処理された導波路層の一実施例の斜視図である。
【図１１４】本発明によるコーナー回転鏡の一実施例の上面図である。
【図１１５】本発明によるコーナー回転鏡の一実施例の断面図である。
【図１１６】本発明による導波路鏡を含む導波路カップラーの他の実施例の上面図である。
【図１１７】本発明による導波路鏡を含む導波路カップラーの他の実施例の断面図である。
【図１１８】本発明による付加的な３次元光電子積層構造体の略側面図である。
【図１１９】本発明による付加的な３次元光電子積層構造体の略側面図である。
【図１２０】本発明による付加的な３次元光電子積層構造体の略側面図である。
【図１２１】本発明によるＺ接続を用いて光電子膜の構造体を積層する更なる実施例の略側面図である。
【図１２２】本発明による光電子膜の種々の実施例の略側面図である。
【図１２３】本発明による光電子膜の種々の実施例の略側面図である。
【図１２４】本発明による光電子膜の種々の実施例の略側面図である。
【図１２５】本発明による光電子膜の種々の実施例の略側面図である。
【図１２６】本発明による膜光リンクモジュール（ＦＯＬＭ）の一実施例の略側面図である。
【図１２７】本発明による膜光リンクモジュール（ＦＯＬＭ）の一実施例の略側面図である。
【図１２８】本発明による膜光リンクモジュール（ＦＯＬＭ）の一実施例の略側面図である。
【図１２９】本発明による膜光リンクモジュール（ＦＯＬＭ）の一実施例の略側面図である。
【図１３０】本発明によるＦＯＬＭ構造体の光電子膜の略上面図である。
【図１３１】本発明によるＦＯＬＭ光電子膜の他の実施例の略側面図である。
【図１３２】本発明によるＦＯＬＭ光電子膜の他の実施例の略上面図である。
【図１３３】本発明によるＦＯＬＭ光電子膜の更なる実施例の斜視図である。
【図１３４】本発明によるＦＯＬＭ光電子膜の更なる実施例の略側面図である。
【図１３５】本発明によるＦＯＬＭの一実施例の略側面図である。
【図１３６】本発明によるＦＯＬＭの一実施例の上面図である。
【図１３７】（ａ）は本発明によるＦＯＬＭの一実施例の略側面図であり、（ｂ）は本発明に従って光り電子デバイスが埋め込まれた（ａ）の実施例のポリマー層の上面図である。
【図１３８】本発明によるチップと、チップサイズパッケージ（ＣＳＰ）と、マルチチップモジュール（ＭＣＭ）とに適した光電子介挿部（ＯＥ−ＩＰ）の一実施例の構成図である。
【図１３９】本発明によるマルチチップモジュールに適した光電子介挿部の他の実施例の構成図である。
【図１４０】本発明によるマルチチップモジュールに適した光電子介挿部の更なるの実施例の構成図である。
【図１４１】本発明によるマルチチップモジュールに適した光電子介挿部の更なるの実施例の構成図である。
【図１４２】本発明によるマルチチップモジュールに適した光電子介挿部の更なる実施例の構成図である。
【図１４３】光電子介挿部の両面に実装されたチップ／マルチチップモジュールへの光相互連結を含む光電子介挿部の別の実施例の構成図である。
【図１４４】本発明による外部フレキシブル相互連結を含む光電子介挿部の一実施例の構成図である。
【図１４５】本発明による外部フレキシブル相互連結を含む光電子介挿部の一実施例の構成図である。
【図１４６】本発明による介挿部の光相互連結がチップ／チップサイズパッケージ／マルチチップモジュールの反対側にある光電子介挿部の一実施例の構成図である。
【図１４７】本発明による光電子膜及びマルチチップモジュールを有する一実施例の構成図である。
【図１４８】本発明による光電子膜−マルチチップモジュールの一実施例の構成図である。
【図１４９】本発明によるスマートピクセルの実施例を示す図である。
【図１５０】本発明によるスマートピクセルの実施例を示す図である。
【図１５１】本発明による光電子印刷回路基板／マザーボードの実施例を示す図である。
【図１５２】本発明によるＭＣＭ内光接続及びＭＣＭ間光接続の両方に有用な光電子膜の実施例を示す図である。
【図１５３】本発明によるＭＣＭ内光接続及びＭＣＭ間光接続の両方に有用な光電子膜の実施例を示す図である。
【図１５４】本発明によるＭＣＭ内光接続及びＭＣＭ間光接続の両方に有用な光電子膜の実施例を示す図である。
【図１５５】本発明による埋め込まれたデバイスを備えた光電子膜を製作する一例の方法によって製作された例示的な構造体の略側面図である。
【発明の実施の形態】
【００３１】
図１には、本発明による光電子相互連結基板１０の第１実施例の拡大斜視図が示されている。相互連結基板１０は、光リンク及び電気経路の両方を用いて、１個若しくは複数のＩＣチップ１ａ−１ｄからの信号のチップ間接続及びチップ内接続の両方を含む相互連結を行う光電子マルチチップモジュール（ＯＥ−ＭＣＭ）基板の形式をなす。基板１０は、ベース基板１２と活性層２０とを含む。活性層は、光導波路２４ａ−２４ｈと、光電子スイッチングデバイス２６ａ−２６ｃと、受光デバイス２８ａ−２８ｃと、電気経路３０と、ＩＣチップ１用の電気接続パッド３２とを含む。ＩＣチップは、活性層２０にフリップチップ式に組み付けられ、複数の任意のタイプの通常のコネクタ２によって活性層２０の接続パッド３２に電気接続される。一例として、図１に示されるように、コネクタ２ははんだバンプにより構成される。光導波路２４及び光電子デバイス２６及び２８は、活性層２０に組み込まれ、好ましくは、活性層２０に埋め込まれるので、活性層２０の上面は実質的に平坦である（例えば、小さい孔、溝、バンプなどを除いて１平方ｃｍの面積に対し±１０μｍの範囲内で表面均一性がある）。
【００３２】
チップの間の信号は、電気経路３０によって電気的に伝搬され、或いは、導波路２４によって光学的に伝搬される。信号が導波路２４を光によって（光学的に）伝搬されるとき、光電子デバイス２６及び２８は、信号の光表現と電気表現との間で変換を実行する。光が信号を伝搬させるため使用される一例として、光パワー源は、光ファイバ４によって光電子マルチチップモジュール１０に導かれ、光導波路２４ａに接続される。光パワー源は、チップ１によって形成された回路又はシステムの動作中に連続的な光エネルギー源を供給し、或いは、光パルスのパルス列を供給する。ファイバ４と導波路２４との間のカップリングは、光ファイバ通信技術では周知の構造を有する標準的なＶ溝コネクタ１４によって達成される。また、導波路モードが伝搬する層のコア領域内に４５°の鏡、格子などを組み込み、コアが鏡若しくは格子と整列されるように各ファイバを位置決めすることによって層の表面で、２次元ファイバアレイ及びファイバイメージアレイを含む光ファイバを導波路に接続することが可能である。光源は、導波路２４に沿って伝搬し、（例えば、光が別の段で分割される場合、若しくは、各分路の光が別の段でもう一度分割される場合に５０％対５０％の比率、又は、一方の分路内の光が別の段で更に分割される場合に３３％対６７％の比率のような予め選択された比率で通常のＹ字形分路により二つの導波路４ｂ及び２４ｃの間で分割される。導波路２４ｂ内の光は、光電子スイッチ２６ａに配送され、光電子スイッチ２６は、スイッチに供給される電気信号に依存して導波路２４ｄ上に選択的に配送される。電気信号は２個の接続パッド３２を介してスイッチ２２ａに供給され、次に、はんだバンプコネクタ２を介してチップ１ａ上の回路に接続される。このようにして、チップ１ａ上の回路からの電気出力信号は、スイッチ２６ａによって導波路上２４ｄで光表現に変換される。
【００３３】
導波路２４ｄは、スイッチ２６ａから、同様の接続パッド３２及びコネクタ２を介してチップ１ｄの回路に接続された電気入力を有する第２の電子光スイッチ２６ｂに経路が設けられる。スイッチ２６ｂは、導波路２４ｄに接続された１個の光入力と、チップ１ｄ上の回路と接続された１個の電気入力とを有する。スイッチ２６ｂは、導波路２４ｅ及び２４ｆにそれぞれ接続された２個の光出力を有する。スイッチ２６ｂへの電気入力に依存して、スイッチ２６ｂは、その光入力側の光を何れかの光出力に配送する。スイッチ２６ｂの構成の一例は、図２及び３を参照して説明される。導波路２４ｅ及び２４ｆ上の光信号は、それぞれ、２個の受光デバイス２８ｂ及び２８ｃに供給される。受光デバイス２８ｂ及び２８ｃは、それぞれの光信号を対応した電気表現に変換し、対応した接続パッド３２及びコネクタ２を介して、その電気表現をＩＣチップ１ｃ及び１ｄ上の入力回路にそれぞれ供給する。スイッチ２６ｂは、この状況では常に使用され、若しくは、必要であるとは限らない。このような場合に、基板は経路切換用スイッチを含まず、導波路２４ｄの出力は受信器２８ｂ若しくは２８ｃ、又は、両方の受信器に直結される。
【００３４】
類似した態様で、導波路２４ｃ上の光パワー源は、ＩＣチップ１ｂからの電気出力信号によって制御される光電子スイッチ２６ｃに配送される。変調された光出力は、スイッチ２６ｃの光出力から光ファイバ５で終端する導波路２４ｈ上に配送され、光電子マルチチップモジュール基板１０から送出される。通常のＶ溝コネクタ１５は、ファイバ５を導波路２４ｈに接続するため使用される。上述の通り、導波路モードが伝搬する層のコア領域内に４５°の鏡、格子などを組み込み、コアが鏡若しくは格子と整列されるように各ファイバを位置決めすることによって、光ファイバを層の表面で導波路に接続することも可能である。スイッチ２６ｃへの入力を供給する導波路２４ｃを再度参照すると、導波路２４ｃは導波路２４ｄと略直角に交差することがわかる。この交差は、通常の光導波路の交差であり、その結果として、導波路２４ｃから導波路２４ｄに交差する光の量、及び、逆に導波路２４ｄから導波路２４ｃに交差する光の量は最小限に抑えられる。
【００３５】
受光デバイスは、光電子マルチチップモジュール１０の外部から光信号を受信するため使用される。その一例として示された受光素子２８ａは、光ファイバ３から導波路２４ｇを介して光信号を受信する。通常のＶ溝コネクタ１３はファイバ３を導波路２４ｇに接続するため使用される。上記の通り、４５°の鏡、格子などを使用してもよい。受光デバイス２８ａの電気出力は、接続パッド３２及びコネクタ２を介してＩＣチップ１ｃ上の入力回路に供給される。
【００３６】
図示されていないが、光導波路はチップのある端子から同じチップの別の端子に経路を設定し、これにより、チップ内光相互連結を設けることができる。
【００３７】
図１に示された導波路２４、デバイス２６及び２８、電気経路３０、相互接続パッド３２、ファイバ３−５、及び、チップ１の数は、視覚的な分かり易さのため小さい値に維持される。チップ及びファイバは除外される可能性があるが、典型的な光電子マルチチップモジュール基板１０は、図示された部品の数よりも多数の部品を収容する。また、部品のサイズは視覚的な分かり易さのため誇張されている。典型的は導波路２４の幅は１μｍ乃至５０μｍのオーダーであり、典型的なＩＣチップの一辺の長さは１ｃｍ乃至４ｃｍである。典型的なデバイス２６及び２８の幅は、１μｍ乃至５０μｍのオーダーであり、この幅は横方向の表面の二辺の大きさの中の短い方の長さである。典型的なデバイス２６及び２８の長さは、１μｍ乃至５０００μｍのオーダーであり、この長さは横方向表面の二辺の大きさの中の長い方である。典型的なデバイス２６及び２８の厚さ、すなわち、縦方向の大きさは、１μｍ乃至２０μｍに収まる。典型的に、自由空間光接続アプリケーションではサイズの大きい方のデバイスが使用される。図１では、各デバイスは対応したＩＣチップから２本の電気接続が設けられているが、活性層２０は、内部に接地面（又は電源面）を含み、デバイス２６若しくは２８は一方の電気端子がこの面に接続され、もう一方の電気端子は対応したＩＣの出力若しくは入力に接続される。ファイバ３−５の代わりに、アレイファイバ、膜導波路、或いは、イメージングガイドが使用され得る。
【００３８】
図２には、光電子スイッチ２６ｃの付近の活性層２０の部分断面図が示され、図３には、導波路２４ｃ及び２４ｈと共に光電子スイッチ２６ｃの上面図が示されている。図２を参照するに、活性層２０は、約５μｍの厚さのコア材料のパターン化された層２４により構成され、そこから個別の導波路２４ａ−２４ｇが形成される。導波路層は、（ベース基板１２がクラッド層として適当ではない場合に選択的に使用される）付加的なクラッド層２１の上に形成され、第２のクラッド層２３によって被覆される。クラッド層は、導波路２４の側面及び上面の上に延在する。従来技術において知られているように、光導波路は、２種類の屈折率（ｎ1及びｎ2）を有するコア材料及びクラッド材料と称される２タイプの材料から作られる。コア材料はクラッド材料よりも高い屈折率を有する。クラッド層２１及び２３は、コア層２４の屈折率よりも低い屈折率の範囲内で異なる屈折率を有する。クラッド層は、例えば、日立ケミカル社製のフッ素化ポリイミデＯＰＩ−Ｎ１００５から製作することができ、コア層は、例えば、日立ケミカル社製のフッ素化ポリイミデＯＰＩ−Ｎ３４０５から製作することができる。紫外線硬化可能なエポキシ導波路材料も低温処理に使用できる。ベース層が適切なクラッド層として機能し得る場合、クラッド層２１は省くことができる。
【００３９】
スイッチ２６ｃは活性層２０に埋め込まれ、その下面はベース基板１２の上面と対向する。多数の異種類の光電子スイッチデバイスを使用することができる。かかる光電子スイッチデバイスの中には、例えば、内部全反射スイッチ、マッハツェンダーモジュラー、デジタルスイッチ、格子型スイッチ、電子吸収（ＥＡ）光変調器、半導体光ゲートスイッチなどが含まれる。図２に例示されたスイッチデバイスは内部全反射スイッチであり、電界が印加されたときに屈折率が変化する電子光（ＥＯ）材料６２６の本体部により構成される。図３を参照するに、電子光材料６２６の本体部は、導波路２４ｃと第２の出力導波路２４ｉとの間の通過セクションと、出力導波路２４ｈへの通過セクションの起点となる分路セクションとを有するＹ字形本体部に形成される。材料６２６は、入力導波路２４ｃと出力導波路２４ｈ及び２４ｉとの間の経路に設けられ、クラッド層２１とクラッド層２３の間に収容される。デバイスの電気端子としても機能する２個の対向電極２７によって電界が印加される。図２の断面図には図示されない短い電気経路は、電極２７を夫々の接続パッド３２に接続する。接続パッド３２は、図２に図示されていないが、平面の裏側での位置が破線で示されている。電極２７間に電位差が無い場合、光は導波路２４ｃから導波路２４ｉまで通過セクションに沿って進行する。電極２７間に電位差が加えられたとき、電子光材料６２６の一部は、屈折率が変化し、このため、光の伝搬方向は、光の主要部分が出力導波路２４ｈの中に入るように変化する。より詳細には、光は、電極２７の間にある電子光材料６２６のセクションで屈折率の低いセクションに達するので、分路セクションへ反射される。電子光材料６２６は、本願出願人によって譲受され、参考のため引用される米国特許第５，４４４，８１１号に記載されているような電子光ポリマーを含む有機材料によって構成される。電子光材料６２６は、例えば、ＡｌxＧａl-xＡｓ／ＡｌyＧａl-yＡｓのようなIII−Ｖ属の化合物から作られる多数の量子井戸デバイス及び量子ドットにより構成される。逆向き電圧バイアスを加えたとき、これらのデバイスは、印加されたバイアスの関数として屈折率を変化させることができる。
【００４０】
一般的に、活性層２０は、積層技術を用いて形成される。以下の説明で、積層技術とは、導波管及び／又は電子光デバイスが埋め込まれた膜を形成するための、膜層堆積工程、電子光デバイスの埋設工程、並びに、ビア及びコンタクト層の形成の任意の組合せを意味する。一例として、クラッド層２１は、最初にベース基板１２上に形成され、次に光コア層２４の形成及びパターニングが行われ、次にクラッド層２３が形成され、続いて、電気経路３０及び相互連結パッド３２が形成される。光電子デバイス２６及び２８は、個別に形成され、クラッド層２１の形成中若しくは形成後、かつ、クラッド層２４の形成後に活性層２０に組み込まれる。場合によっては、光電子デバイスは、層２１−２４の形成中に同時に形成することができる。例えば、図２のスイッチ２６ｃの下部電極は、クラッド層２１の形成前に形成される。クラッド層２１の形成後に、矩形状の電子光材料がスイッチ２６ｃが配置されるべき場所に形成される。次に、表面が層２４のためのコア材料によって被覆され、硬化される。この表面は、電子光材料６２６の上部を露出させるため平坦化される。コア層及び矩形状の電子光材料６２６は、共に、導波路２４ｃ及び２４ｈ、並びに、電子光材料６２６の最終的なＹ字形分路形状のパターンを形成するため、例えば、従来のフォトレジスト層若しくはマスク層のパターンニングと、エッチングとを用いてパターニングされる。クラッド層２３と、上部電極２７及びパッド３２の金属層は次に形成される。
【００４１】
図４の（ａ）は、受光素子デバイス２８ｃの付近の活性層２０の部分断面図であり、同図の（ｂ）は、導波路２４ｆと共に受光素子デバイス２８ｃを示す上面図である。スイッチ２６ｃと同様に、受光素子デバイス２８ｃは活性層２０に埋め込まれ、その下面はベース基板１２の上面と対向する。多数の異なる種類の重厚素子デバイスを使用することができる。図４の（ａ）及び（ｂ）に示された例示的な受光素子デバイスは、半導体材料の本体部６２８若しくはミニチップと、本体部の表面に形成された２個の電極２７とにより構成される。視覚的な見やすさのため、２個の単純な直線状電極が図示されている。本発明の実施例で使用される典型的なＭＳＭ受光素子デバイスは、正孔−電子収集効率を高めるため、組み合わされた電極を有する。本例の受光素子デバイス２８ｃは、別個に構成され、クラッド層２１の上部に配置され、導波路２４ａ−２４ｉを形成する前にクラッド層２１に接着される。本体部６２８の材料は電極２７間に電圧を発生させ、及び／又は、電極２７間に電流を発生させ、及び／又は、電極２７間の導電性に変化を生じさせる。例えば、本体部６２８は、材料内に形成されたｐｎ接合と、一方の電極２７に電気接続されたｐ型ドープト領域と、他方の電極２７に電気接続されたｎ型ドープト領域とを含むた半導体材料により構成される。ｐｎ接合は光が照射されたとき電流を発生し、この電流は従来の受光素子技術で公知の通常の検出回路によって検出される。或いは、別の例では、本体部２２８は、材料内に形成されたｐｉｎ接合及びｎｉｐ接合を有し、夫々の電極２７に電気接続されたドープト領域を具備した半導体材料により構成される。真性（ｉ）半導体領域に光が照射されるとき、電子及び正孔の密度は増加し、領域の伝導性は増大する。これにより、従来の受光素子技術において公知である通常の検出回路によって検出可能な電極２７間の導電性が変化する。また、２個のオーム性接点を備えた真性半導体の簡単な本体部を使用してもよい。バイポーラフォトトランジスタ及び電界効果フォトトランジスタのようなより複雑な受光素子デバイスを使用してもよい。これらのデバイスの構造は従来技術において公知であり、本発明の実施例に関して、光子捕獲領域を半導体材料のミニチップの一方若しくはそれ以上の側面に配置するため適合され得る。図４の（ａ）において、受光素子層の厚さは、導波路のコア層の厚さと殆ど同じになるように表示されている。しかし、より一般的には、受光素子の効率的な光吸収を実現するため、受光素子の厚さをコア層の厚さよりも大きくする方が好ましい。
【００４２】
上記の通り、本例による受光素子デバイス２８ｃは、別個に製作され、クラッド層２１の上部に設けられ、導波路２４ａ−２４ｉが形成される前にクラッド層の上部に接着される。クラッド層２１が、最初に液体形式で塗布され、次に硬化されるポリマー材料によって構成される場合、受光素子デバイス２８ｃは、層２１が液状若しくは粘着性状態にあるときに層２１に設定し、硬化プロセス中に層２１にしっかりと接着させてもよい。クラッド層２１が積層により構成される場合、或いは、硬化、若しくは、非粘着性層である場合、ポリマー粘着性の本体部が配置前に受光素子デバイス２８ｃの裏面に貼付され、次いで、デバイス２８ｃを層２１に接着させるため硬化される。正しい位置に設置された後、導波路２４ａ−２４ｉ及び上部クラッド層２３は、順番に形成され、バイアは受光素子デバイス２８ｃの電極２７まで形成される。上部メタライゼーション層は、図４の（ｂ）に実線で示されているように経路３０及びパッド３２を得るため形成される。
【００４３】
図４の（ａ）のデバイスは、組み合わされた電極として示されているように指状の電極である。指状の電極の一方は、デバイスのチップの下面に形成される。本例の場合、下部電極への接点は、電極の一部を、ベース基板の表面（或いは、硬化層２１の上）に形成された電気経路に拡散ボンディングすることにより作製される。高温アンダーフィル材料は、好ましくは、拡散ボンディングされる部品の下側のエアポケットを充填するため塗布される。エアポケットを充填するためコア材料を使用してもよい。
【００４４】
本発明で使用される受光素子は、組み合わされたタイプの素子には限定されない。例えば、サンドイッチ形の電極構造を使用してもよい。また、受光素子の下面、すなわち、光が入射する表面は光を受容する窓を備えた電極を含み、受光素子の上面は第２の電極を含む。
【００４５】
図５の（ａ）及び（ｂ）は、本発明による受光素子の別の好ましい実施例２８ｃ’を示し、図６の（ａ）及び（ｂ）は、本発明による受光素子の別の好ましい実施例２８ｃ”を示す図である。これらの実施例は縦型受光素子に対する実施例であるが、この配置及び考察は横型受光素子にも同様に適用される。周知の通り、受光素子から電圧信号を出力するため負荷抵抗が必要である。図５の（ａ）及び（ｂ）に示されるように、負荷抵抗２９は電子光・受光素子６２８に一体化される。或いは、前置増幅器を、例えば、抵抗２９の場所で電子光・受光素子６２８に組み込んでもよい。この場合、上側パッド３２は、受光素子の裏側電極ではなく、増幅器出力に接続され得る。受光素子の裏側電極は増幅器入力に接続してもよい。図６の（ａ）及び（ｂ）には、例えば、３００ｎｍの厚さと、３ミクロンの幅と、５００ミクロンの全長とを備えた曲がりくねったＮｉＣｒ膜を含む別の負荷抵抗２９’が示されている。受光素子は、増幅器インピーダンス整合用抵抗又は負荷抵抗のような適当な電気回路が適当なデバイス動作のために必要とされる場合の一例であるが、より一般的には、適当な抵抗、コンデンサ、ドライバ、或いは、その他の回路が他の電気、若しくは、レーザダイオードのような光電子デバイスを電源（又は、グランド、若しくは、他の電気及び／又は光電子デバイス）に接続するため必要とされる。図示された本発明の実施例の場合には、デバイス１個当たり２個の電極だけが示されている。しかし、一般的には、各デバイスは、非埋め込み型デバイスと類似した方法で複数の電源及び／又は信号電極を有する。
【００４６】
図７は、本発明による光電子相互連結基板１０’の第２実施例の拡大斜視図である。相互連結基板１０’は図１に示された基板１０と類似し、１個乃至複数のＩＣチップ１ａ−１ｄからの信号を光リンク及び電気経路の両方を用いて相互連結する光電子マルチチップモジュール（ＯＥ−ＭＣＭ）基板の形をなす。図１の基板１０と図７の基板１０’において共通した素子には共通の参照番号が付けられている。一つの相違点として、基板１０’は、基板１０の光電子スイッチデバイス２６ａ及び２６ｂの代わりに発光デバイス３６ａ及び３６ｂを使用する。発光デバイス３６は、基板１０の光ファイバ４によって供給されるような外部光源を必要としないので、基板１０’に光ファイバ４は必要とされない。発光デバイス３６には、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、縦型共振表面放出レーザ（ＶＣＳＥＬ）、量子井戸若しくは量子ドットデバイス（順方向バイアス条件下）、又は、他の発光素子が含まれる。
【００４７】
図８は本発明による発光デバイス３６ｂの第１実施例の部分断面図であり、図９は導波路２４ｈと関連した発光デバイス３６ｂの上面図である。スイッチ２６ｃと同様に、発光デバイス２８ｃは活性層２０に埋め込まれ、その下面はベース基板１２の表面と対向する。発光デバイス３６ｂは、半導体のような発光材料の本体部６３６若しくはミニチップと、本体部６３６の上面及び下面に形成された２個の電極２７とを含む。発光デバイス３６ｂは、１個以上の側面から発光し、半導体材料内に形成された発光ダイオード若しくはレーザダイオードにより構成される。本例の発光デバイス３６ｂは、別個に構成され、クラッド層２１の上若しくは内部に設けられた電極の上に配置され、はんだ又は金属拡散プロセスを含む上記の粘着工程などによって導波路２４ａ−２４ｉを形成する前にクラッド層に接着される。これらの受光デバイスの作製法は従来技術において周知あり、本発明に関して、光子放出領域を半導体材料のミニチップの一方側に配置するため適合され得る。
【００４８】
作製中に、受光デバイス３６ｂのクラッド層２１への配置と、導波路２４ｈのパターニングは、ベース基板１２上のアライメントマークを用いて行われる。製作中に、装置３６ｂ又は光導波路２４ｈのパターンは、アライメントマークに関して多少調整不良になるので、受光デバイス３６ｂの光出力と導波路２４ｈの光入力との間に調整不良が生ずる。このような調整不良を考慮するため、導波路２４ｈの光入力は、図９に示されるようにフレア型、すなわち、外向きにテーパが付けられる。調整不良がある場合、このテーパによって受光デバイス３６ｂからの光が光導波路２４ｈに入射されることが保証される。
【００４９】
この調整不良の可能性は、経路３０から電極２７にバイア接点を作製する場合にも問題になる。これは、バイア寸法に付加的な許容範囲を指定することによって（例えば、利用されるリソグラフィ及びエッチング工程によって制約される最小寸法よりも大きい寸法を使用することによって）解決される。或いは、バイア領域内で経路３０及び電極２７の形を延長し、延長された形状を９０°の角度で交差させるように配置してもよい。
【００５０】
図１０には本発明による発光デバイス３６ｂ’の第２実施例の部分断面図が示され、図１１には導波路２４ｈと共に発光デバイス３６ｂ’の上面図が示されている。発光デバイス３６ｂ’は、半導体ミニチップ（又はダイ）６３６に形成された縦型共振表面放出レーザ（ＶＣＳＥＬ）６３８を含む。上記の発光デバイスの第１実施例で、光がミニチップの側面から発生されていたのとは異なり、ＶＣＳＥＬ素子６３８は、ミニチップ６３６の上面に対し垂直向きの光を発生させる。基板６３６はコア層２４の下側にあり、鏡６３９は、素子６３８の垂直光ビームを導波路２４ｈに反射するため、すなわち、水平方向に沿って反射させるため、ＶＣＳＥＬ素子６３８の正面に配置される。鏡６３９の表面は、好ましくは、素子の光ビームに対し４５°の角度をなす。光導波路２４ｈの一端は、ＶＣＳＥＬ素子６３８の上にあり、基板表面の法線ベクトルに関して（好ましくは４５°の角度で）傾斜角が設けられる。法線ベクトルは、ベース基板１２の上面に垂直なベクトルである。傾斜は、基板表面の法線ベクトルに関して４５°の角度で傾けられたレーザを用いるレーザ研磨によって実現される。反応性イオンエッチング（ＲＩＥ）を使用しても構わない。感光材料が使用される場合には、傾斜したリソグラフ露光を使用してもよい。鏡６３９は、例えば、反射金属又は反射材料をこの領域の上に堆積させることによって、傾斜した表面上に構築される。反射金属の例には、銀（Ａｇ）、アルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）、クロム（Ｃｒ）、タングステン（Ｗ）、チタン（Ｔｉ）などが含まれ、反射材料の例には、二酸化チタン（ＴｉＯ2）、二酸化珪素（ＳｉＯ2）、アルミナ（酸化アルミニウムＡｌ2Ｏ3）、酸化亜鉛（ＺｎＯ）、酸化クロム（Ｃｒ2Ｏ3）のような材料により構成された多層誘電体被覆物が含まれる。鏡６３９の角度は、コア層とクラッド層の屈折率の差に依存して４５°から僅かな量だけ変化する。屈折率差がΔｎ＝０．０２である場合に、±３°の最大角度ばらつきが許容される。屈折率差Δｎが与えられた場合、当業者は最大角度ばらつきを容易に計算することができる。本例で使用されるように、角度４５°若しくは約４５°の角度は、対応したΔｎの値に対する角度許容範囲内のすべての角度を包含することを意図し、Δｎの値が０．０２のときには、上記の±３°の角度許容範囲を有する４２°から４８°までの角度が包含される。鏡６３９の代わりに、光格子を使用してもよい。光格子は、交互に替わる屈折率ｎ1とｎ2を有する材料層の系列によって構成され、基板法線ベクトルに対し４５°の角度で形成される。このような光格子は、導波路２４ｈの端に一組の離間した切り欠き部を形成し、この切り欠き部を異なる屈折率を有する光材料で充填することにより作製される。４５°の角度の切り欠き部の組は、感光性光材料を使用し、接近して配置された高強度光と低強度光の交互の領域を有する干渉パターンを発生させる光デバイスの中に露光照射を通過させることにより最も容易に獲得される。干渉パターンは、基板の法線ベクトルに対し約４５°の角度で傾斜され、格子が形成されるべき領域上に集められる。鏡を用いる場合と同様に、小さい角度のばらつきは許容され、この許容範囲は光学��術の当業者によって屈折率から計算され得る。格子については、図２３乃至２６に示されたデバイスを参照して詳細に後述される異方性エッチング法によって形成される。
【００５１】
図１０に示されるように、発光デバイス３６ｂ’は、クラッド層２１の下にある材料層２５ｂに埋め込まれる。発光デバイス３６ｂ’がベース基板１２に確実に装着されるように、粘着性層２５ａが材料層２５ｂを形成する前にベース基板１２の上に形成される。層２５ａ及び２５ｂは、クラッド層２１若しくはコア層２４の材料を含む適当なポリマー性材料、通常のポリイミデ材料、及び、紫外線硬化可能エポキシ材料により構成できる。同じ材料で構成する方が好ましいが、異なる材料でも構わない。発光デバイス３６ｂ’の電極２７は、他の部品デバイスと共に、デバイスの下面に配置され、或いは、両面に配置されても構わない（いわゆる、対向電極）。この場合、下部電極は、ベース基板の表面に形成された電気経路に拡散ボンディングされる（或いは、硬化層２５ａに形成される）。高温アンダーフィル材料は、好ましくは、拡散ボンディングされた部品の下にあるエアポケットを充填するため塗布される。また、層２５ｂの材料でエアギャップを埋めてもよい。ＶＣＳＥＬが使用される場合に、縦型受光素子は、類似したプロセスを用いて埋め込まれ、図１０及び１１に示された構造と類似した構造を有する。
【００５２】
次に、基板１０及び１０’のための活性基板２０を作製する方法の実施例について図１２乃至１９を参照して説明する。図１２乃至１９は、作製中の活性基板２０の層の断面図である。図示された断面図において、光電子スイッチデバイス２６及び受光素子デバイス２８は互いに隣り合って形成され、図１９に示されるように、光導波路は光電子スイッチデバイス２６の光出力から受光素子デバイス２８の光入力に経路が作られる。
【００５３】
図１２を参照するに、スイッチデバイス２６の下部電極２７は、従来技術において公知の通常の堆積及び光リソグラフ工程によって、ベース基板１２の上面に形成される。電極２７の形成に加えて、更なる処理工程のためのアライメントマークが形成され、或いは、これらのアライメントマークは電極２７を形成する前にベース基板１２の表面でエッチングされる。次の工程として、クラッド層２１が、例えば、フッ素ポリマーをベース基板１２の上にスピンコーティングすることにより形成される。部品２８を装着するため、例えば、日立ケミカル社製のフッ素化ポリイミデＯＰＩ−Ｎ１００５、ポリイミデ、或いは、非溶剤（非気体）エポキシ材料のような粘着能力のある材料が層２１として選択される。層２１の厚さは、次の硬化工程による収縮後に、１μｍから２０μｍの範囲に収まる。
【００５４】
受光素子デバイス２８のような個別の光電子部品は、好ましくは、層２１のフッ素化用溶媒が層２１から完全に蒸発される前に、層２１の上に配置され、層２１に接着される。エポキシ材料のような非溶媒ベースの材料を層２１のため使用してもよい。一般的に、エポキシ材料がポリイミデ材料よりも低い温度で分解することは、後続の層の材料を選択するときに考慮されるべきである。層２１は、フッ素化溶媒が存在するならばフッ素化溶媒を除去し、ポリマー材料の選択的な一部の架橋を行うため、ソフトなベーキング処理を施される。層２１は、次に、例えば、熱、照射、時間若しくはこれらの組合せに晒すような材料組成に適当な工程によって硬化される。溶媒の蒸発は、個々の部品２８の下にある溶媒の横型拡散を受容するように徐々に行われる。ある種のクラッド材料を用いることにより、個々の部品が配置される前に層２１の表面を粘着性にさせるため、部分的なソフトベーキング工程が行われ得る。部分的なソフトベーキングは、セット部品（例えば、部品２８）の下にあるフッ素化溶媒を横方向に拡散させるため必要な時間を短縮する。
【００５５】
配置された各部品（例えば、部品２８）の裏面は、部品が層２１のポリマー材料に接着し易くなるように接着工程の前にクロムで被覆される。ある種の場合に、クロム膜は部品の下部電極を形成するようパターニングされる。市販されている表面実装用機器、フリップチップボンディング用機器、或いは、カスタム用途アライナは、部品を配置するため使用できる。アライメントマークは、部品を配置する目的のため、個々の部品（例えば、部品２８）及び／又はベース基板１２の上に設けられる。或いは、個別の部品にアライメントマークを付ける代わりに、幾つかの部品、若しくは、部品が配置される基板部の幾つかのポイントにアライメントマークを作成してもよい。表面実装用機器、フリップチップ用機器、若しくは、カスタム用途アライナは、±２μｍ乃至±５μｍの範囲内で部品を配置することができる。
【００５６】
上記の通り、個々の部品（例えば、部品２８）の厚さは、好ましくは、非常に薄く、例えば、１μｍ乃至２０μｍのオーダーである。このように薄い光電子部品は、文献：Yablonovtich,  “Vapor  Phase  Epitaxitial  Liftoff  Process  of  GaAs”,  the  Fall  Materials  Research  Symposiumに記載されている気相エピタキシャルリフトオフプロセスを用いて製作される。液相エピタキシャルリフトオフ又は研磨のような他のプロセスも使用できる。エピタキシャルリフトオフ（ＥＬＯ）プロセスは、ＧａＡｓ（ガリウム砒素）とＡｌＡｓ（アルミニウム砒素）との間、或いは、ＧａＡｓとＡｌxＧａ1-xＡｓ（アルミニウム・ガリウム・砒素）との間のエッチレートの差が非常に大きい点が有利である。ＧａＡｓ基板から始めて、ＡｌＡｓの層がエピタキシャル成長（例えば、ＭＢＥ（分子線エピタキシャル成長）、ＯＭＶＰＥなど）によって上面に形成される。ＧａＡｓとＡｌxＧａ1-xＡｓの層は、次に、エピタキシャル成長によってＡｌＡｓ層に形成される。光電子デバイスは、電極及び上部パッシベーション層と共に上部ＧａＡｓ層に形成される。本発明の実施例の場合には、後述のように研磨ストップ層がパッシベーション層の上部及び電極に形成される。この時点までに、電極は必ずしも必要ではない。電極は、デバイスがクラッド層２１に取り付けられた後の工程で形成され、被覆されたポリマー膜２３及び２４が硬化されてもよい。次に、デバイスを個別の部品若しくは個別のアレイチップ（複数のデバイスを収容するチップ）に分離させるため、深いトレンチが上部ＧａＡｓ層に形成される。このようなアレイチップは、多数の信号が一括してグループ化され、光スイッチデバイス（又はエミッタ）のバンクから受光素子のバンクに配送される光バスを実現する際に有用である。支持用基板として、マイラー（Ｍｙｌａｒ(R))のようなポリマー膜、ガラス、或いは、水晶が、アレイチップを含むＧａＡｓ部品の上面に層状にされる。基板の全体は、ＡｌＡｓ層を横方向に食刻加工するフッ化水素酸エッチングを受け、ＧａＡｓ及びＡｌxＧａ1-xＡｓ部品（例えば、ミニチップ）が、（ポリマーが支持用基板として使用されているとき）ポリマー膜に装着されたままＧａＡｓ基板から解離される。これらの部品は、ポリマー膜から切り取られ、或いは、使用されるまでポリマー膜に保持される。ポリマー膜に保持される場合、層２１は、層状ポリマー膜よりも粘着性の強い接着力が得られるポイントまでソフトベーキング処理され、部品が粘着性層２１に押しつけられたとき、部品は、層状ポリマー膜が引き離されたときに層２１上に保持され、ポリマー膜から離れる。代替策として、担体膜に装着されたままのエピタキシャルデバイスの露出した下面に金属を堆積させてもよい。対応した金属パッドが硬化層２１の上に形成され、エピタキシャルデバイスは、拡散ボンディング、ＡｕＳｎボンディング、ＡｕＩｎＳｎボンディング、ＡｕＩｎボンディング、Ｐｄボンディング又は他の類似したボンディングプロセスによって対応した金属パッドに取り付けられる。寸法的な安定性は、ガラスのような硬い基板が支持用基板のために使用される場合に改良される。
【００５７】
類似したエピタキシャルリフトオフプロセスは、ＡｌＡｓ層の代わりに中間ＳｉＧｅ（シリコンゲルマニウム）層を使用するシリコン（Ｓｉ）基板のため、ＳｉＧｅとシリコン（Ｓｉ）との間で差異を生ずる腐食液を使用することにより開発される。これにより、シリコンチップに対し高歩留まりのエピタキシャルリフトオフプロセスを実現することができる。
【００５８】
次の処理工程では、コア材料の層が個々の部品（例えば、部品２８）の上に形成され、得られた表面は、より平坦な表面を得るため研磨工程に渡される。好ましい作成法の実施例では、研磨工程は、個々の部品（例えば、部品２８）の電極の上に重なるコア材料のパーツを除去し、電極２７の上面を露出させる。この目的のため、電極２７は、好ましくは、一般的に必要とされる高さよりも高い初期高さを有し、研磨工程によって磨かれて低くなる。また、電極２７は、好ましくは、２層以上の金属サブレイヤからなる複合構造を有し、一方のサブレイヤは、タングステンのような研磨ストップ材料により構成される。図１２に示された例の場合に、電極２７は、銅の下部サブレイヤ２７ｘと、タングステンの中間サブレイヤ２７ｙと、銅の上部サブレイヤ２７ｚとを含む。タングステンサブレイヤ２７ｙは、０．１μｍ乃至１μｍの範囲の厚さを有し、銅サブレイヤ２７ｘ及び２７ｚは、２μｍ乃至２０μｍの範囲の厚さを有する。ポリマー硬化中に、銅の拡散を減少させるため、銅の上面は拡散バリア層（例えば、チタン若しくはニッケル層）によって覆われる。金Ａｕのような他の金属を銅Ｃｕの代わりに使用してもよい。ポリマー硬化中の金属拡散を減少させるため、ニッケル層若しくはチタン層のような拡散障壁層が使用される。研磨剤としてアルミナ粒子を含むスラリの場合、銅はタングステンよりも速い速度で研磨される。
【００５９】
層２１が硬化された後、或いは、層２１がソフトベーキング処理されてから硬化されるまでの時間に、層２１は下部電極２７へのビアを形成するためパターニングされる。このパターニングは、バイアアパーチャをレーザ穴あけ加工し、次に、例えば、銅のような導電性材料でアパーチャを充填することにより実現される。バイアの位置は図１２において「バイア」として示されている。レーザ穴あけ加工の代わりに、バイアアパーチャは、層２１に形成されるべきアパーチャに対応したアパーチャを用いて写真リソグラフ的にパターニングされた厚いフォトレジスト層を貫通するエッチングによって形成される。層２１が硬化された場合、ドライエッチングの方が好ましく、ウェットエッチングは、一般的に、ソフトベーキング処理され、硬化されていない層２１と共に使用される。後述の通り、層２１内のバイアは更に後の工程で形成してもよい。
【００６０】
層２１内のバイアアパーチャは、導電性材料（例えば、銅）のスパッタリング、化学気相堆積（ＣＶＤ）法及び導電性材料のめっきを含む多数の従来の堆積法によって導電性材料を充填してもよい。無電解めっき、直接めっき（電解めっき）及び化学気相堆積は、基板全体に材料を堆積させることなくバイアアパーチャを充填するため使用される。無電解めっきは、非常に時間がかかる。他の方法は、表面全体に亘って導電性材料を堆積させ、望ましくない領域内の材料をエッチング処理で除去する。このような材料の一様な堆積を行う前に、次のエッチング処理によってこれらの部品、特に、金属電極が損傷されないように、配置された部品（例えば、部品２８）をフォトレジスト材料の保護パッチで被覆することが推奨される。電解めっきが使用される場合に、導電性シード層は、めっき電流用の導電性パスを作成するため最初に層２１上でスパッタリングされる。シード層は、一般的に、薄いクロム粘着性層（例えば、２００オングストローム）と、次のより厚い銅層（例えば、２μｍ）とにより構成される。余分な導電性材料は、充填されたバイアアパーチャの上にマスク用キャップを使用する通常の化学エッチングによって除去される。マスク用キャップは、フォトレジストの層を新たに堆積された銅層の上に被覆し、次に、フォトレジスト層をパターン露光し、現像することによって簡単に形成され得る。余分な銅（及び、すべてのシード層）がエッチング処理で除去された後、マスク用キャップは適切なストリッパ若しくは溶媒によって除去される。上記のバイア形成工程は、本例で説明される他の誘電体層及びポリマー層にバイアを形成するためにも使用される。
【００６１】
図１３を参照するに、スイッチデバイス２６用の電子光材料６２６は、層２１と個別の部品（例えば、部品２８）の上に形成される。電子光材料６２６の層は、材料の一部（本体部）をスイッチデバイス２６が形成されている場所に残しておくようにパターニングされる。この残された部分は、典型的に、材料の経過部分であり、スイッチデバイス２６のために使用される電子光材料６２６の本体部の最終的なパターンとは異なる。例えば、この残された部分は、（ベース基板１２の上面から見た場合に）略矩形状の部分であり、スイッチデバイス２６のために実際に使用される電子光材料６２６の本体部を取り囲む（図２０を参照のこと）。次の工程は、典型的に、この電子光材料の部分の最終的なパターンニングを行う（図２１を参照のこと）。この電子光材料６２６の層の中間的なパターニングは、任意の数の従来のパターニング技術によって行われる。電子光材料６２６は、写真画像形成可能である場合に、パターニングされ、化学線照射に露光され、現像される。写真画像形成が可能ではない場合に、フォトレジスト層は電子光材料６２６の層の上に形成され、フォトレジストは、保持されるべき電子光材料６２６の経過部分を被覆するエッチマスクを残すようにパターニングされる。ウェット及びドライの両方のエッチング工程は、不必要な部分を除去するため使用することができ、ドライエッチング工程は非等方性であり、より鋭い垂直壁を与えるので、ドライエッチングの方が好ましい。プラズマドライエッチング技術を使用してもよく、フォトレジスト層は、その厚さの一部がエッチングプロセスの最後まで保持される限り、ドライエッチングプロセス中に失われる。
【００６２】
図１３では、好ましくは、実現可能なパターニング方法の更なる実施例が使用される。具体的には、厚さが０．１μｍ乃至１μｍのタングステン層は電子光材料６２６の層の上に形成され、このタングステン層は、保持されるべき電子光材料６２６の部分のためタングステンエッチマスク６２７を残すようにパターニングされる。このパターニングは、タングステン層６２７上にフォトレジスト層を形成し、不要なタングステンを露光すべくフォトレジスト層をパターニング、現像し、例えば、過酸化水素溶液を用いて不要なタングステンをエッチングすることによって行われる。図１４には、電子光材料６２６の層のパターンエッチングの結果が示されている。タングステンエッチマスク６２７は、後続の研磨工程において、電子光材料６２６の保持された部分を保護する研磨ストップ層として使用されるので、二つの目的のため役立つ。タングステンの代わりに他の材料を使用してもよく、かつ、本発明の作成方法はタングステンの使用には限定されないことが認められる。例えば、他の金属、堆積した二酸化珪素、及び、堆積した窒化珪素を使用してもよい。エッチマスクは、必要に応じて、電子光材料の電子光係数を増強するためポーリング用電極として使用される。
【００６３】
スピンコーティング、ＣＶＤ、又は、ＭＬＤによって電子光材料６２６の一部を形成する代わりに、電気光特性若しくは電子吸収特性を有する半導体材料のチップを配置してもよい。例えば、ＡｌＧａＡｓとＧａＡｓの交互の層（又は、ＩｎＧａＡｌＡｓ（インジウム−ガリウム−アルミニウム−砒素）、若しくは、ＩｎＧａＡｓＰ（インジウム−ガリウム−砒素−リン）など）を含む多数の量子井戸デバイスは、印加された電位差の関数として反射率を変化させる。これらのチップは、上記のエピタキシャルリフトオフプロセスによって作成してもよく、部品２８が層２１に配置されるときに同時に層２１に配置してもよい（同時配置でも順次配置でも構わない）。この可能な例は、図１２において、材料６２６’からなるチップとして破線で示される。本例の場合、図１３に示されるポリマー性電子光材料６２６の層を被覆する工程は、同一活性基板１０上で材料６２６と材料６２６’を共に使用する場合を除いて、被覆された材料６２６を画成、硬化させる工程と共に省くことができる。研磨ストップ層６２７は、好ましくは、配置される前に、好ましくは、チップ６２６’の上に形成される。層６２７は、チップ６２６’の最終的な形状を画成するためパターニングされ、半導体チップは、コア層が形成される前に、パターニングされた層６２７の下にはない半導体の一部を除去するようエッチングされる。このチップ６２６’の処理は、図１４乃至２１に関して説明される工程に対して同一である。
【００６４】
図１５を参照するに、次の工程では、光コア材料の層２４をクラッド層２１と個別の部品（例えば、部品２８）と材料６２６の電子光部（又は電子吸収部）の上に形成する。この目的のため、スピンコート工程が使用され、コア材料は、溶媒を用いてフッ素化された（粘性流体状の）ポリマー材料により構成される。この点に関して、上述の通り、フッ素化コア材料は、例えば、日立ケミカル社製のフッ素化ポリイミデＯＰＩ−Ｎ３４０５により構成される。低温処理の場合、紫外線硬化可能なエポキシは有用である。層２４は、次に、フッ素化溶媒を除去するためソフトベーキング工程で処理され、次に、その材料組成に適した硬化工程、例えば、熱、照射、時間若しくはこれらの組合せの工程で処理される。コア材料、クラッド材料、及び、電子光材料のソフトベーキング並びに硬化処理のためのガイドラインは、製造元によって与えられる。層２４の厚さは、好ましくは、部品ミニチップ（例えば、部品６２８）の厚さ、若しくは、電子光材料６２６の一部の厚さのいずれか小さい方の９０％以上であり、より好ましくは、ミニチップ及び電子光材料６２６の一部よりも厚い。最初に形成され硬化された層２４の典型的な厚さは、３０μｍ未満であり、より典型的には、３μｍ乃至２０μｍの範囲内に収まる。
【００６５】
図１６を参照するに、基板の表面は表面がより平坦化するよう研磨される。研磨工程は、電子部品２６及び２８と重なる層２４の部分を除去するが、光導波路が画成される下にある領域内の材料を保持する。研磨工程は、屡々、特に、最初に形成され硬化された層の厚さが光電子デバイスの厚さよりも大きいときに、下にある領域内の層２４の厚さを小さくさせる。
【００６６】
平面性は、局在化領域に広がり、領域内の表面トポロジーの中間高さ若しくは平均高さを通る平坦な（若しくは、徐々に湾曲する）幾何学的平面に対して定義される。この平面性は、幾何学的平面からの表面トポロジーのばらつきの測定量である。この測定量は、多様な方法で数学的に定義され、最も典型的（最も簡便な）測定量は、局在化領域内における幾何学的平面からの高さのばらつきの最大値である。場合によっては、下にあるベース基板１２は僅かに湾曲した表面を有し、完全に平坦ではない。この場合、平面性の概念は、着目中の局在化領域内で下にある基板の輪郭を追跡する湾曲した表面を有する幾何学的平面を使用することによって適用される。本発明の実施例では、一般的に、１辺が２ｃｍの表面積（すなわち、４ｃｍ2）に亘って幾何学的平面からの高さのばらつきの最大値が０．５μｍを超えないことが求められる。
【００６７】
良好な局所平面性を得るため、柔らかい研磨用パッド、若しくは、硬い外側パッドと柔らかい下側パッドとを含む２重パッド構造を使用してもよい。研磨パッドの選択は当業者の技術で公知である。上記の通り、タングステン研磨ストップ層は、種々の部品を保護するためその部品上で使用される。この点に関して、研磨ストップ層としてのタングステンの有効性は、リン酸をスラリに添加することによって高められ、銅及び最もポリマー性材料の研磨速度に大きい影響を与えない。この目的のため、スラリのｐＨを２と４の間の値まで低下させる量のリン酸が添加される。最後に、研磨工程では、電子光材料６２６の中の幾つかの「ダミー」部分が、上に重なる研磨ストップ層６２７と共に、光導波路若しくは光電子デバイスが存在しない領域でベース基板１２の表面上に分布されることに注意する必要がある。このようなダミー部分は図２１の左下隅に示されている。ダミー部分は、決して活性部品として使用されないが、研磨ストップ層６２７の総表面積を増加させることにより研磨工程の「ディッシュイング」現象を低下させるため機能する。ここで、「ディッシュイング」とは、付近の研磨ストップ領域若しくは高いスポットの不足に起因した研磨動作によって、局在化された窪みが表面に形成される状況を表わし、ディッシュイング効果は硬いパッドよりも柔らかいパッドの方が大きい。
【００６８】
図１６に示されるように、次の製造工程では、先に層２１を通して下部電極２７まで作成されたバイアに達するまで層２４を通るバイアが形成される。このバイアは、例えば、レーザ若しくはプラズマエッチ処理を用いてバイアアパーチャをエッチングし、次に、層２１内のバイアの形成に関して説明した上記のいずれかの充填工程を使用して導電性材料でアパーチャを充填することにより形成される。先の層２１内のバイアの形成は、層２４内のバイアが形成されるまで遅らせてもよく、層２１及び層２４のバイアは単一のバイア形成処理によって同時に形成しても構わないことがわかる。また、層２４が研磨される前、若しくは、層２４が硬化される前に、層２４内でバイアを形成することが可能である。
【００６９】
図１７を参照するに、次の工程は、選択的であり、余分な導電性材料を層２４に形成されたバイアの上面から除去する第２の研磨工程を含む。この研磨段階は、比較的簡単であり、余剰物をすべて除去する必要はない。次の工程として、研磨ストップ層６２７と、選択的に研磨ストップ層２７ｙは、この層を適当な腐食液に晒すことによって除去される。タングステン研磨ストップ層は、過酸化水素水によって容易に除去されるので、銅製のバイア或いは殆どのパリマー性層に損傷を加えない。次の工程では、光導波路が層２４に画成される。これは、各導波路の両側に沿って存在し、光入力として使用されない光電子デバイスの側面の境界を定める層２４の部分６２４を除去することにより行われる。図２０にはコア層２４の部分６２４が除去される前の活性基板２０の上面図が示され、図２１には３個の光導波路２４ｊ−２４ｌを画成するため部分６２４が除去された後の活性基板２０の上面図が示されている。層２４の除去された部分の下にある層２１の部分は図２１に示されている。この工程の一部として、電子光材料６２６の区画は、スイッチデバイス２６の最終的なＹ型分路形状が得られるように２回パターニングされる。層２４及び電子光材料６２６の一部のパターニングは、維持されるべき層２４及び電子光材料の一部の上に設けられたパターニングされたエッチマスクを使用するドライエッチング処理と同時に行ってもよい。ウェットエッチング処理を使用しても構わない。一般的に、電子光導波路セクション６２６の幅と、導波路２４ｊ−２４ｌの幅は、必ずしも一致しない。ガリウム−砒素（ＧａＡｓ）のような第III−IV族の化合物がセクション６２６として使用される場合のように、電子光導波路セクション６２６の屈折率がコア層２４の屈折率よりも実質的な量だけ大きいとき、電子光導波路セクションの幅を拡大若しくは縮小し、導波路２４ｉ−２４ｌと当たる場所でそのセクションの幅の寸法を徐々に細くすることが望ましい。これにより、屈折率の異なる二つの材料内で伝搬する光のビーム幅が適当な寸法に保たれるので、二つの異なる材料の間の境界での反射が減少する。
【００７０】
次の工程として、クラッド材料の層２３が層２４と下部クラッド層２１の露出した領域の上に形成される。これにより、光導波路２４ｊ−２４ｌの側面はクラッド材料で覆われる。この処置の結果が図１８に示されている。クラッド材料は、除去された部分６２４の上部まで完全ではないが実質的に全部に亘って充填される。層２４の除去された部分６２４の上に重なる層２３の表面には小さい窪みがある。これらの窪みは、一般的に、少しずつ滑らかに形成されるので、金属ラインは破断することなく窪みの上に形成される。窪みのサイズを小さくするか、若しくは、窪みを除去したい場合、以下の工程が行われる。再度、図１６及び１７を参照するに、研磨ストップ層は部分６２４の除去中に正しい位置に保たれ、クラッド材料の第１の層２３が表面の上に形成されるときに正しい位置に保たれる。この第１の層は、次に、平坦化され、研磨ストップ層が露出されるように研磨される。次に、この研磨ストップ層は除去され、クラッド材料の第２の層が基板の上に形成される。
【００７１】
光導波路を画成する工程では、以下の更なる変形例を実施してもよいと認められる。第１の変形として、電子光材料６２６の第１のパターニングがその材料に対する最終的なパターニング処理画像を使用する場合、電子光材料６２６の一部をパターニングする第２のパターニング工程は無しで済ませてもよい。Ｙ分路の形状の寸法は調整不良の可能性を考慮して拡大される。２工程のパターニングを用いる利点は、電子光材料６２６と層２４の両方をパターニングするため第２のエッチング工程を使用することにより、スイッチデバイス２６のＹ分路形状と光導波路２４ｊ−２４ｌとの間で完全なアライメントが達成されることである。
【００７２】
第１の変形例と共に使用される第２の変形例として、光を限定可能な（すなわち、光反射性の）コア材料を使用してもよい。このような材料は、一般的に３６５ｎｍ乃至４００ｎｍの範囲の波長を有する光である化学線照射により変更される初期屈折率を有する。本例の場合に、最初に堆積される材料は低屈折率を有するので、初期にはクラッド層として作用する。この層は、次に、導波路が配置されるべき領域で屈折率を高めることにより光導波路を定義するため照射でパターン露光される。このパターン露光は、導波路の側面をクラッド材料で自動的に包囲させる。活性基板２０が完成し、相互連結デバイスとして使用されるとき、光導波路は、一般的に、光導波路を画成するため使用された光よりも短い波長を有する光（一般的に、６００ｎｍ乃至１．６μｍの範囲の光）を伝搬する。層２４が形成される前に電子光材料６２６が最終的な形状にパターニングされたとき、光を限定可能なコア材料を層２４のため容易に使用することができる。しかし、導波路が光を限定するようにされた後に電子光材料６２６をパターニングするため、余分な処理工程が追加される。また、一部の電子光材料は、光を限定可能な特性を備えるため組成が変更される場合がある。光を限定可能な電子光材料の例は、McFarland他に発行された“Method  for  Forming  Optically  Active  Waveguides”という発明の名称の米国特許第５，５４１，０３９号に記載されている。一般的に、材料が光を限定できるようにすることは、化学線照射への露光量に応じて屈折率を変化させる方法を見つけることにより実現される。この変化は、化学線照射に露光される量に応じて材料の化学的変化及び／又は濃度変化を生じさせることにより実現される。
【００７３】
図１５に示されたコア層被覆工程において、選択的なクラッド層をコア層の上に被覆することができる。コア層が（部分的若しくは完全に）効果された後、選択的クラッド層は被覆され、次いで、柔らかい完全な硬化が行われる。コア層の厚さが光電子デバイスの（上部電極を含む）高さよりも少しだけ低いとき、研磨された表面はクラッド層内に含まれ得る。この場合、選択的クラッド層は、研磨工程が行われる前に、コア層の上に形成される。この２層によるアプローチは、コアと層の間の境界面の平坦さを改良し、光学的損失を低下させる。また、光学的な場の強度はクラッド層の方で僅かに小さいので、コアとクラッド層の境界にＣＭＰ表面を形成する場合よりもインタフェース散乱損失が低減される。コア層の厚さは、上部金属を除く光電子デバイス／材料の厚さと同じ程度、若しくは、それ以下になるよう選択される。本例の場合、上部金属の厚さを調節することにより、光クラッド層の厚さが調節され得る。別のアプローチは、コア層若しくは上部クラッド層のいずれの層でもＣＭＰ処理を行わない方法である。
【００７４】
光照射によって硬化された受光素子材料を使用する場合、ＣＭＰ処理を行う必要はない。図１５に示された工程の後に、導波路パターニングは、コア層が適切な厚さで、すなわち、上部層を除く光電子デバイス／材料の高さと同程度、若しくは、その高さ未満まで被覆されている場合に、パターニングされた光照射によって簡単に行える。更なるプレーナー化層及び処理工程は、必要であるならば、オーバークラッド層が形成された後に適用される。
【００７５】
図１９を参照するに、最後の工程で、クラッド層２３を通過するバイアが形成され、スイッチ２６用の上部電極２７、電気経路３０、及び、相互連結パッド３２が形成される。バイアアパーチャは、硬化する必要があるならば層２３が硬化される前後の何れかに、多数の通常の方法で層２３内に形成される。このような方法には、レーザ穴あけ加工、及び、フォトリソグラフィ式に画成されたエッチマスクを使用するウェットエッチング若しくはドライエッチングが含まれる。バイアアパーチャが形成された後、バイアは上記の従来の何れかの充填方法を使用して導電性材料で充填される。材料は、好ましくは導電性材料であり、例えば、銅は最も好ましい金属の中の一つである。処理工程を削減するため、スパッタ堆積法、若しくは、スパッタリングされたシード層を利用する一様な電気めっき法を使用して、層２３の表面全体を導電性材料で被覆することが好ましい。一様な被覆を行うことにより、フォトリソグラフ的に画成されたエッチマスクを使用するエッチング工程によって、電気経路３０及びパッド３２を画成するため後続のエッチング工程を使用することができる。エッチマスクは、エッチング工程中いバイアを保護するためバイアを覆う。或いは、シード層を層２３の表面全体と、バイアアパーチャとの上にスパッタリングしてもよい。通常のフォトリソグラフ的な工程によって、バイア、経路、パッドが形成されるべきではない領域の上にめっき用マスクを形成することができる。その結果として、露光されたシード層の一部分は、バイア、経路及びパッドの場所の上に重なり、露光された部分は、バイア、経路及びパッドを形成するようめっきされる。めっき後、めっき用マスクは除去され、めっき用マスクによって予め被覆されていたシード層の部分を除去するため簡単な一様なエッチングが行われる。従来技術において公知の如く、ポリマー層の上に金属層を形成するとき、金属層を形成する前に、最初に粘着層をポリマー層の上にスパッタリングすることが望ましい。２００オングストローム乃至４００オングストロームの厚さのクロム層がこの目的のため使用される。粘着層は金属材料とポリマー材料の両方に良く接合する。
【００７６】
幾つかの処理工程を追加することにより、図１０に示されたＶＣＳＥＬデバイス３６ｂ’を上記製造工程に組み入れる。第一に、クラッド層２１が形成される前に、粘着層２５ａがベース基板１２の上に形成され、ＶＣＳＥＬデバイスが層２５ａに接着する。エピタキシャルリフトオフを含むＶＣＳＥＬデバイスの上面は、層２５ａに接着される前に、０．１μｍ乃至１μｍのタングステンのような研磨ストップ層で被覆される。層２５ａはソフトベーキング処理され、硬化される。上述の如くデバイスを層２５ａに接着させるのではなく、金属層がＶＣＳＥＬデバイスの下面に堆積され、デバイスは、種々の金属ボンディングプロセスによって基板１２の表面に形成された金属パッドに粘着させられる。次に、材料層２５ｂは層２５ａの上に形成される。材料層２５ｂがフッ素化ポリマー材料を含む場合、ソフトベーク処理され、硬化される。このプロセス基板は、ＶＣＳＥＬデバイスの上に重なる層２５ｂの部分を除去するため研磨される。（タングステンの）研磨ストップ層は、研磨工程中にＶＣＳＥＬデバイスを保護する。研磨工程後、研磨ストップ層は除去される。製造工程は、上記のクラッド層２１の形成から始まる手順を進める。図１０に示された鏡６３９は、層２４が形成された後にいつでも形成することができ、通常は層２３が形成された後に形成される。既に詳述したように、鏡は、放出層６３８の上に重なる領域で層２４を４５°の角度で切断し、反射金属若しくは屈折金属の層を形成することにより得られる。また、金属形成されたＶＣＳＥＬの代わりに、非金属被膜化ＶＣＳＥＬ（すなわち、電極を含まないＶＣＳＥＬ）を使用してもよい。電極形成及び他の半導体製造プロセスは、上側クラッド層が上側及び下側処理によって形成された後に行われ得る。この場合、ＣＭＰストップ層として、金属層２５ｂの表面に被覆されたタングステン（Ｗ）層がＶＣＳＥＬ上の電極の代わりに使用される。ＶＣＳＥＬと鏡を一体化するため使用された同一の基本処理工程が縦型受光素子を製造するため使用されるので、好ましくは、上記の例で縦型受光素子が製造される。
【００７７】
上記作製例において、個々の構成部品は、表向きの配置でクラッド層２１（又は、ＶＣＳＥＬデバイスに対する層２５ａ）に接着される。しかし、これらの個別の構成部品は、以下の変更を加えることによって裏返しの向きで配置してもよい。部品２８の場合に、層２７は部品２８からの接続パッドを含むようにパターニングされ、部品２８は金属拡散ボンディングによって接続パッドに接続された電極を有する。その前に、クラッド層２１は下部層２７の接点を露出させるようにパターニングあれる。部品２８がこのように接合されると、エアーポケットを防止するための高温アンダーフィル材料は部品２８の下に設ける必要がなくなる。バイアは、部品２８の電気接続を完成させるため層２７内の経路まで作成される。このようなバイアの形成については既に説明した通りである。
【００７８】
部品２８を裏返して基板に配置することは、部品２８が上記エピタキシャルリフトオフ工程によって形成された場合に以下の利点がある。すなわち、ＧａＡｓウェーハから部品を除去するため使用されるＡｌＧａＡｓエッチング工程は、部品がクラッド層２１上に裏返しに配置されるまで遅延される。基板４１２上の配置後、ＡｌＡｓエッチング工程は、バルクＧａＡｓ基板を、部品を収容するエピタキシャル層から分離するため実行される。かくして、ＧａＡｓバルク基板は配置工程中に光電子部品を支持する機能を提供するので、そのためにポリマー膜、ガラス基板、或いは、その他の基板を用いる必要が無くなる。ＧａＡｓウェーハ全体は、クラッド層２１に裏返しに配置され、或いは、ＧａＡｓ基板は、最初に、個別の部品を互いに分離するためダイシングされても構わないことがわかる。別の利点は、デバイスが導波路形成プロセスの後に埋め込まれ得ることである。これにより、金属拡散の量とデバイス劣化とが低減される。ＶＣＳＥＬデバイスの場合に、これらの工程は、層２５ａと、層２５ｂの下に形成された金属層とを用いて行われる。
【００７９】
薄膜デバイス統合体を導波路と一体化する別の処理は、図８３乃至９０に記載されている。図８３に示されるように、エピタキシャル導波路光電子層は、ＧａＡｓ基板上で成長し、メタライゼーション処理され、複数の光電子デバイス６２０を画成するためパターニングされる。ＧａＡｓ導波路コア層は、屈折率が急激に変化するが、好ましくは、スポットサイズ変換レーザダイオードのため使用されるような徐々に小さくなる（例えば、光の伝搬方向に沿ってコア状をなす）屈折率を有するｐｉｎ導波路コア層を有する。エピタキシャル膜は、多数の量子化井戸若しくは量子化ドット構造を使用することによって、電子吸収性光変調器、電子光学光変調器、受光素子、光ゲートデバイス、光スイッチ、波長フィルタ、チューナブルフィルタ、波長変換器などを構成する。金属接点層は、Ａｕ接触層と共に表面上に堆積され、必要に応じて、タングステンの表面膜が後の処理工程のためＣＭＰ工程を停止させる。上部電極及びエピタキシャル層は、次に、通常のパターニング技術を用いてパターニングされる。
【００８０】
図８４に示されるように、デバイス６２０を含むエピタキシャル薄膜は、エピタキシャルリフトオフによって支持用トランスファー基板（ガラス、推奨、マイラー、或いは、その他の基板）に移される。エピタキシャルリフトオフ膜と支持用基板との間の粘着は、例えば、ベースライン(Vaseline)若しくはブラックワックス、又は、エポキシ、ポリイミデ、ボンディングシート、熱可塑性物質、或いは、導電性接着剤のような接着剤によって行われる。
【００８１】
図８５に示されるように、半導体基板がリフトオフされた後、エピタキシャルリフトオフデバイス６２０は、ガラス、水晶、Ｓｉ、Ａｌ、ＡｌＮ、或いは、他の様々な基板材料から作られた基板１２に設けられた下側クラッド層２１の上に移される。エピタキシャルリフトオフデバイス６２０は、ファンデルワールス力及び粘着性ボンディングを含む従来より公知のメカニズムを利用して、下側クラッド層２１に取り付けられる。金属パッドがクラッド層の上に形成された場合、拡散ボンディング、はんだボンディング、トランジェントリキッドボンディング（ＴＬＢ）、配線相互連結技術（ＷＩＴ）は、エピタキシャルリフトオフデバイス６２０を取り付けるため使用され得る。本例の場合に、エピタキシャルリフトオフデバイスの表面は、図９１乃至９８に関して説明される例に示されるように金属で被覆される。
【００８２】
エピタキシャルリフトオフ区画のｐｉｎ型導波路に光学的に結合される３次元導波路を形成するため、コア層２４及びクラッド層２３は、図８６に示されるように、上記の液体ポリマー被覆工程を使用して連続的に形成される。コアの厚さをｐｉｎ型半導体膜の厚さと同等若しくは半導体膜の厚さ未満に調整し、ｐｉｎコア層への強い光結合を実現することが望ましい。しかし、エピタキシャルリフトオフ区画のエッジ付近でのコアの厚さの僅かな非一様性及び／又は変動は、光伝搬の効率を著しくは劣化させない。ＣＶＤ、ＭＬＤ、蒸着ポリメタライゼーションのような気相堆積法を用いることにより、変動の強度（すなわち、非一様性）は低減され得る。必要に応じて、堆積したコア層２４の表面は、表面の滑らかさ及び一様性を高めるためＣＭＰによって平坦化される。ＣＭＰは、エピタキシャルリフトオフデバイス６２０の上部のタングステン（Ｗ）膜によって停止される。
【００８３】
図８６に示されるように、上側クラッド層２３はコア層２４の上に被覆され得る。これにより幾つかの利点が得られる。一つの利点は、コア層を光電子デバイスの高さと一致させるか、或いは、僅かに厚くすることができ、設計の自由度が大きくなることである。また、クラッド層２３は光散乱の損失が抑えられたより均一な境界面を有する表面まで研磨されるので、導波路損失は少なくなる。例えば、コア層２４の上に堆積された比較的厚いクラッド層は、光学的に滑らかな表面まで逆向きに容易に研磨することができる、また、光学的な場の強度は典型的にコア層２４よりもクラッド層２３の方で小さいので、クラッド内の研磨表面における光損失は、ＣＭＰ研磨表面がコア／クラッドの境界面にある場合よりも減少される。コア層２４が硬化された後、選択的な上側クラッド層２３は被覆され、次に、ソフトかつ十分に硬化される。コア層２４の部分的な硬化は、コアとクラッド層の間の粘着強度を増加させるので望ましい。
【００８４】
図８７に示されるように、コア層２４は、細長い導波路の形にパターニングされ、次に、図８８に示されるように別のクラッド層２３’が細長い導波路の周辺に形成される。バイア及び電極２７は、図８９に示されるように電子光デバイス６２０まで形成され、次に、下側クラッド用基板１２が別の基板に移され、図８１に示されるように下部電極２７及びバイアを作製するため裏面処理が行われる。しかし、基板及び下側クラッド層２１のメタライゼーションが薄膜デバイスの取付前に行われる場合、基板除去及び裏面処理は不要である。活性層は、基板を除去する前に別の層若しくは基板に取り付けられる。これは、寸法上の安定性を得るために好適である。必要に応じて、バッファポリマー層６１３が基板とクラッド層との間に介挿され、メタライゼーションは、図９１乃至９８による実施例で行われるようにバッファ層６１３及びクラッド層まで施される。図９１乃至９８に示された実施例の場合に、デバイスの分割は、エピタキシャルリフトオフ及び金属被覆の後に行われる。
【００８５】
図９１乃至９８には、デバイスの電極による光散乱を減少させるためコア層の厚さがデバイスの厚さよりも厚くされる別の実施例が示されている。エピタキシャルリフトオフデバイス６２０’は、図９３に示されるように、基板１２に形成されたパッドに取り付けられ、基板１２はバッファ層６１３と誘電体スペース層６１４の上に形成される。スペーサ層６１４は、クラッド層２１と同じ材料から作製してもよい。クラッド層２１は正しい位置にあるデバイス６２０’を用いて形成され、次に、コア層２４が形成される。得られた構造体は図９４に示されている。一部の歪みがエピタキシャルリフトオフデバイス６２０’のエッジ周辺に配置された短い領域内でコア層２４に生じる。このためある種の光学的損失が生じるが、全体的な光損失は散乱長さが短いために小さい。図９１乃至９８に示された実施例では、これを取り扱うため、ＣＶＤ、ＭＬＤ、蒸着メタライゼーション、或いは、他の気相堆積法は、コア層の滑らかさが改良されるようにコア及び下側クラッド層を形成するため使用される。
【００８６】
次に、図９５に示される如く、コア層２４は上記のいずれかの方法を用いてパターニングされ、次に、図９６に示される如く、クラッド層２３が被覆される。図９７には、既に説明したように形成されたバイア及び電極が示されている。デバイスは基板１２から除去され、図９８に示されるように適当な部品に取り付けられる。デバイスは、適当な部品に取り付けられた後、基板１２から取り外される。
【００８７】
図８３乃至９０、及び、図９１乃至９８に関して説明したように、活性デバイスのエピタキシャルリフトオフ区画のコアの厚さは、好ましくは、他の部分の厚さよりも厚い。これにより、高い電界強度が低い動作電圧で得られる。さらに、図７４に示されるようにエピタキシャルリフトオフ光コアの幅が縮小される場合、容量が低減される。この結果として、高速デバイス動作が容易に得られる。
【００８８】
図９０及び図９８には、エピタキシャルリフトオフ電極に接続されたバイアが示されているが、他の接続方法を使用してもよい。特に、エピタキシャルリフトオフ電極に接続された電極を直接形成することも可能である。
【００８９】
上記のプロセスには多数の変形例が考えられる。図８６乃至８８をもう一度参照するに、光照射によって硬化された感光材料が使用される場合、ＣＭＰは必ずしも必要ではない。その結果として、コア層が被覆された後、コア層が適当な厚さで被覆されている場合、パターン露光によって導波路パターニングが容易に行われ得る。平坦化は、必要であれば上側クラッド層が形成された後に実施される。メタライゼーションのシーケンスも変更される。例えば、ＣＭＰの前に、〜３０００オングストロームｎ厚さのタングステン膜をクラッド表面に堆積させることにより、ＣＭＰはタングステン膜をＣＭＰストップ層として用いて行われ得る。この場合、Ａｕ上のタングステン膜は不要である。
【００９０】
また、図８３乃至９８に示されたプロセスに対し、薄膜デバイスの電極は、上側クラッド層の形成後に作製され得、本例ではエピタキシャル層である薄膜デバイスは、クラッド層２１に取り付けた後にパターニングされ得る。これによって、コア及びクラッド層の硬化中に生ずる金属拡散問題が回避される。これらの工程については、図６６乃至７７、及び、図１２乃至２１を参照して後述される。
【００９１】
上記実施例では一つのエピタキシャルリフトオフ技術について説明しているが、本発明は、基板上に堆積若しくは形成され、基板から選択的にリフトオフされる任意の光学的材料若しくはデバイスに適用されることに注意する必要がある。エピタキシャルリフトオフは、Ａｌ1-xＧａxＡｓエッチストップを含むＧａＡｓ基板エッチング、若しくは、ＡｌＡｓエッチング可能層を用いることによって実現され得る。しかし、半導体基板はＧａＡｓだけに限定されない。ＩｎＧａＡｓＰに関連したエピタキシャル膜を〜１．３μｍ乃至〜１．５μｍの波長のアプリケーションに使用することができる。他の材料がリフトオフされてもよい。例えば、ＴｉＯ2、ＷＯ3、ＳｉＮx、Ｓｉなどのような高屈折率の膜を、Ｓｉ、金属、若しくは、ポリマーのような基板上に堆積させ、基板を選択的にエッチングで除去し、これらの膜を本発明による形で埋め込むことが可能である。したがって、本発明の教示は、広い範囲の薄膜材料及びデバイスに適用され得る。一例として、希金属ドープガラス膜が埋め込まれた場合、光増幅器として作用する。ルミネセンス膜、光屈折膜、非線形光学膜のような有機若しくは無機機能膜を埋め込んでもよい。高屈折率材料により構成された光遅延線は同様に埋め込まれる。したがって、本発明は、複数の光学部品を光学的に集積化する汎用的な方法を提供することができる。例えば、抵抗、コンデンサ、増幅器チップ、ドライバチップを埋め込んでもよい。シリコンチップ上に製作された電子素子の場合に、研磨は、エピタキシャルリフトオフの代わりにチップの厚さを減少させるため効果的である。エピタキシャルリフトオフ膜の装着には、多数の材料と、金属拡散、ＡｕＳｎボンディング、Ｐｂボンディング、或いは、はんだプロセス、ＷＩＴ、ＴＬＢなどのプロセス、並びに、接着プロセスが含まれる。
【００９２】
本発明の説明中に記載されたすべてのプロセス及び構造体は、移された薄膜の複数のスイッチ部品をネットワーク構造のポリマー導波路によって接続することにより、クロスバー（ＸＢＡＲ）スイッチング用の導波路スイッチングを含むマトリックス光スイッチに適用される。スイッチング素子は、内部全反射スイッチ、マッハ・ツェンダースイッチ、デジタルスイッチ、指向性カップラー、及び、半導体光増幅器、導波路フィルタ若しくはチューナブルフィルタに基づく光ゲートデバイスを含む。本発明の方法は、マトリックス光スイッチ機能を備えた活性基板を実現するため使用され得る。
【００９３】
上位の活性基板の作製方法は、より複雑な光電子相互連結システムを作製するため多様な形に拡張される。例えば、図２２では、上記活性基板２０がバックプレーン（若しくは、マザーボード）１００に水平方向に取り付けられている。バックプレーン１００は、活性基板２０と類似した構造を有する専用の光基板１２０を含み、光基板は上記の活性基板の作製方法によって作製できる。別の例では、活性基板２０は、図３２及び３３に示されるように、バックプレーン（若しくは、マザーボード）２１０に垂直方向に取り付けられる。さらに別の例では、活性基板は、図３６乃至３８、図８０、及び、図１１８乃至１２０に示されるように、集積回路チップを含む介在層を間に挟んで互いに積み重ねられる。
【００９４】
本発明による第１のマルチチップモジュールシステムの構成が示された図２２を参照して、活性基板２０のバックプレーン（若しくは、マザーボード）１００への水平方向の取付について説明する。バックプレーン１００は、図２３からわかるように、下側クラッド層１２１と、パターニングされ限定されたコア層１２４と、上側クラッド層１２３とを用いて内部に形成された複数の光導波路１２４ａ−１２４ｈを有する活性基板層１２０を含む。説明の便宜上、しかも、一般性を失わないように、本例におけるバックプレーン１００は、４個の同じＭＣＭ（マルチチップモジュール）タイプの活性基板２０を収容し、各活性基板は４個のＩＣチップを搭載する。光導波路１２４の経路を示すため、図２２における４個の活性基板の中の２個の活性基板２０は取り外されているので図示されない。バックプレーン１００は、ＭＣＭ活性基板２０との間で光信号を送受信する複数の垂直型光カップラー１５４、１５６、１６０を含み、上記の各ＭＣＭ活性基板２０は、Ｖ字溝型光コネクタ１３乃至１５が対応した垂直型光カップラー４４及び４８で置き換えられている。これらの変更については、バックプレーン（又は、マザーボード）１００の一般的な説明の後に説明する。
【００９５】
図２２において、左上及び右上のＭＣＭ基板２０の下側にある導波路及び垂直型カップラーの位置は、左下及び右下のＭＣＭ基板２０の下側にある導波路及び垂直型カップラーの位置と同じである。これらによって、基板２０が実装されているとき（左上及び右上の位置）と、基板２０が実装されていないとき（左下及び右下の位置）とにおけるバックプレーン１００が図示される。
【００９６】
バックプレーン１００用の光源は、図７乃至１１に例示された何れかの発光デバイス１３６である発光デバイス１３６により発生される。発光デバイス１３６の出力は導波路１２４ａに接続され、導波路１２４ａは左上のＭＣＭ基板２０に隣接した場所まで経路が作られる。この場所から、導波路１２４ａは約９０°だけ曲げられ、左上のＭＣＭ基板２０の下に配線され、右上のＭＣＭ基板２０の下を通過するように延長される。発光デバイス１３６と左上のＭＣＭ基板２０との間で、導波路１２４ａは水平ビームスプリッタ１６４を通過する。水平ビームスプリッタ１６４は、光の一部（例えば、５０％）を、導波路１２４ａと直交した導波路１２４ｂに分配する。この水平ビームスプリッタ１６４の構造は、バックプレーン１００の一般的な説明の後に詳述する。導波路１２４ｂは、左下のＭＣＭ基板２０が配置される場所に導かれ、さらに、右下のＭＣＭ基板２０が配置される場所まで経路が作られる。各ＭＣＭ基板の場所の下側で、導波路１２４ｂは、光の一部をＭＣＭ基板２０の上向きに進行させる垂直ビームスプリッタ１５４を通過し、その場所で導波路１２４ｂは、受信用縦型カップラー４４（図２３を参照のこと）を用いて導波路２４ａに接続される。垂直ビームスプリッタ１５４及び受信用縦型カップラー４４の構造は、バックプレーン１００の一般的な説明の後で詳述する。
【００９７】
導波路１２４ｃは、左下のＭＣＭ基板２０と右下のＭＣＭ基板２０との間で光信号を伝達する。左下のＭＣＭ基板から光信号を受信するため、バックプレーン１００は、ＭＣＭ基板の導波路２４ｈの終端の下側に受信用縦型カップラー１６０を含む。左下のＭＣＭ基板２０からの光信号は、送信用縦型カップラー４８によってバックプレーン１００に向かって垂直に伝達される。この光は、バックプレーン１００の受信用縦型カップラー１６０によって受信され、受信用縦型カップラー１６０はこの光を９０°だけ曲げて、導波路１２４ｃの方に進める。導波路１２４ｃは、光信号を、右下のＭＣＭ基板２０の下側にある送信用縦型カップラー１５６に伝達する。カップラー１５６は、光信号を９０°曲げて、右下のＭＣＭ基板２０の受信用縦型カップラー４４の中へ垂直上向きに進ませる。カップラー４４は、光を受容して９０°だけ曲げ、基板２０の導波路２４ｇの中へ水平方向に進行させる。縦型カップラー４４、４８、１５６及び１６０の構造は、バックプレーン１００の一般的な説明の後で詳述する。導波路１２４ｅは導波路１２４ｃと同様に構成され、縦型カップラーと同じ構造を使用して同様の形で左上のＭＣＭ基板２０から右上のＭＣＭ基板２０に光信号を伝達する。
【００９８】
導波路１２４ｄは、通常のＶ溝コネクタ１１２によって、一方の端で光ファイバ１０２に接続され、外部ソースからのファイバ１０２上の光信号を受信する。導波路１２４ｄは、もう一方の端で第２の受信用縦型カップラー１５６に接続され、第２の縦型カップラー１５６は、光信号を左下のＭＣＭ基板２０の受信用縦型カップラー４４の中へ上方に進行させる。この縦型カップラー４４は、光信号を左下のＭＣＭ基板２０の導波路２４ｇに進行させる。光導波路１２４ｆ自体は、Ｖ溝コネクタ１１３を介して一方の端で光ファイバ１０３に接続され、もう一方の端で第３の縦型カップラ１５６に接続される。導波路１２４ｆは光ファイバ１０３から外部信号を受信する。
【００９９】
導波路１２４ｇは、一方の端で第２の受信用縦型カップラー１６０に接続される。この受信用縦型カップラー１６０は、右下のＭＣＭ基板２０から光信号を受信し、導波路１２４ｇの中に進める。導波路１２４ｇのもう一方の端は、通常のＶ溝コネクタ１１４によって光ファイバ１０４に接続され、導波路１２４ｇ内の光信号はバックプレーン１００の出力信号として伝達される。光導波路１２４ｈは、同様に（図２２には図示されないが、右上のＭＣＭ基板２０の下にある）第３の受信用縦型カップラー１６０に接続され、Ｖ溝コネクタ１１５を介して光ファイバ１０５に接続される。導波路１２４ｈは、右上のＭＣＭ基板から光ファイバ１０５へ出力信号を伝達する。
【０１００】
電源電圧は、図２２に示されるように、導電性パッド１５１及び１５２によってバックプレーン１００からＭＣＭ活性基板２０に伝達される。電源は、活性基板１２０内の導電性層によってバックプレーン１００に分配される。活性ＭＣＭ基板２０は、パッド１５１及び１５２への接続のための対応した電源パッドを含むように増大される。バックプレーン（マザーボード）１００は、ＭＣＭモジュールの間で電気信号を伝達するための電気経路を有する。電気経路は、それぞれの接続パッドまで形成されたバイアを用いて誘電的に絶縁された層内に形成される。
【０１０１】
ＭＣＭモジュール若しくはバックプレーンとの間に光信号を伝達するため光ファイバを使用する代わりに、「膜導波路アレイ」、或いは、簡単に「導波路アレイ」と称されるアレイを使用してもよい。このような導波路は、クラッド材料によって囲まれた複数の光導波路を有するポリマー材料の薄い可撓性シートにより構成され、通常は、一端若しくは両端に縦型カップラーを具備する。導波路アレイの一方のエッジは、エッジ内の縦型カップラーが層１２０内の対応した縦型カップラーと整列されるように活性層１２０の領域に接着される。ファイバアレイ若しくはイメージングガイドも有効である。光電源１３６が光電子ＭＣＭ基板側に配置されてもよく、或いは、光電源は外部光源によって供給されても構わない。光電源が外部光源によって供給される場合、バックプレーン１２０の活性基板は、導波路、鏡、及び、格子反射器だけを有し、光電子デバイスを含まない。
【０１０２】
バックプレーン（マザーボード）１００の構造の一般的な説明に続いて、バックプレーン１００並びにＭＣＭ基板２０のビームスプリッタ及び縦型カップラーについて、図２３乃至２７を参照して説明する。これらの図面から、下にあるベース基板１２は活性基板２０から除去され、バックプレーン１００と活性基板２０との間の光信号の光カップリングが改良されていることがわかる。ベース基板１２は、例えば、アルミニウム若しくはシリコン、ガラス、或いは、他の除去可能な基板材料により構成され、エッチング若しくは他の除去方法を用いて除去される。他のエッチング可能な金属及び材料を使用してもよい。この場合、保護用エッチングストップ層がベース基板１２と活性基板２０の間に介挿される。さらに、ベース基板１２を活性基板２０から分離するため、Arjavalingam他に発行された米国特許第５，２５８，２３６号に記載されているような基板解離技術を使用してもよい。これらの方法は、典型的に、透明基板と、透明基板を通して当てられたレーザビームによって消耗され得るポリマー解離層と、活性基板２０をレーザビームから保護するためポリマー解離層の上に形成された反射金属層とを使用する。別のアプローチは、基板１２として厚いアルミニウム上部層を備えたシリコンウェーハを使用し、（活性基板２０の上面に保護被膜が設けられた）ウェーハの側面から横方向にアルミニウム層をエッチングする。
【０１０３】
図２３には、バックプレーン１００の縦型ビームスプリッタ１５４及び基板２０の受信用縦型カップラー４４の領域におけるバックプレーン（マザーボード）１００と左上のＭＣＭ基板２０の断面図が示されている。バックプレーン１００は、ベース基板１２と、一方の電源の電位（Ｖc若しくはグランド）を供給する導電性層１５１と、下側クラッド１２１と、コア層１２４と、上側クラッド層１２３と、第２の電源の電位（グランド若しくはＶc）を供給する第２の導電性層１５２とにより構成される。層１２１、１２３及び１２５は、既に説明したように、それぞれ、層２１、２３及び２４と同じ材料によって構成してもよい。また、ある種の場合には、層２１、２３及び２４よりも熱的安定性は低い（例えば、エポキシ、アクリレートなどのように高い処理温度に耐えることができない）が、光伝搬損失が低減された材料を層１２１、１２３及び１２４に使用してもよい。縦型ビームスプリッタ１５４は導波路１２４ｂのパス内に形成され、従来技術において公知の如く多様な構造を有する光格子構造１５５を形成する。格子１５５は、導波路１２４ｂの屈折率とは異なる（大きい若しくは小さい）屈折率を有する光材料の繰り返し構造を有する。入射光が格子１５５の材料に当たるとき、光の一部は、格子１５５の表面から垂直方向に反射され、一部は格子１５５を通過する。このとき、反射部分と透過部分の比率は、格子１５５とコア材料１２４の屈折率の差と、格子内の繰り返しの回数とに依存する。入射光と反射光との間に９０°の角度差を実現するため、少なくとも格子１５５の表面の一部分は、光導波路１２４ｂのパスに対して４５°付近の角度をなす。格子１５５は表面からの反射の位相が略一致するように離されるので、個々の格子からの反射は、活性基板２０に伝達される光ビームを構築するため構成的に加算される。この格子の間隔は、一般的に、材料１２４及び１５５で測定されるように光の１波長のオーダーである。Lebby他に発行された米国特許第５，１１６，４６１号には、このような格子構造を製作するためポリマー材料に４５°のトレンチをエッチングする方法が開示されている。エッチングされた構造体は、形成された後に、異なる屈折率を有する材料が充填される。上方に反射された僅かな光の量は、格子の数と、屈折率の差との関数であり、当業者に公知の光分析を用いて計算される。
【０１０４】
任意の数の既知の格子構造体を使用することができ、格子１５５は導波路１２４ｂの全高に亘って広がる必要はない。導波路１２４ｂが感光性コア材料から作られるとき、その中で格子部１５５に対応する部分は、ホログラフィック手段によって発生されるような干渉パターンを用いる光照射によって除去される。同様な形で、このような照射は、光屈折コア材料と共に使用される。また、米国特許第４，８０６，４５４号に記載されているような他のタイプの繰り返し格子構造体を使用してもよい。或いは、格子を使用する代わりに、（例えば、厚さ及び／又は組成が制御された反射率を実現するように選択される）半透明鏡、又は、多層誘電体フィルタは、光の一部を上方に向けて垂直に反射する同じ機能を実現するため使用され得る。
【０１０５】
格子１５５から垂直方向に反射された光の一部分は、光学式接着剤材料１５３のボールを基板２０まで通過する。光学式接着剤は、コア材料１２４及び２４の屈折率とかなり接近した（例えば、空気の屈折率ｎ＝１よりも遙かに近い屈折率）を有する。光学式接着剤は、反射される波の大きさを減少させることにより、バックプレーン１００と活性基板２０との間の伝送効率を高める。例示的な接着剤は、文献：ノリオ  ムラタ，“Adhesives  for  Optical  Devices”，第４８回エレクトロニック・コンポーネント・アンド・テクノロジー・カンファレンス（ＥＣＴＣ，Ｍａｙ  １９９８）に記載されている。ポリイミデ材料を使用してもよい。或いは、特開平９−１５７３５２号、特開平８−３２０４２２号、特開平７−０７７６３７号、及び、欧州公開特許ＥＰ−６８９，０６７−Ａに開示されている光屈折性化合物に基づく光屈折性接着剤を形成してもよい。欧州特許出願ＥＰ−６８９，０６７号明細書に開示された自己集光ビーム効果（ＳＯＬＮＥＴ）は、基板の間に設けられた光学式接着剤の本体内に垂直導波路を形成するため使用してもよい。このプロセスにおいて、光ビームが最初に通過する材料の一部は、光ビームによって高められた屈折率を有するので、この材料の一部からコア材料が作られ、この材料の残りの部分はクラッド材料として作用する。これにより、セルフアライメント型垂直光導波路が作製される。光の初期ビームは、一つの導波路を通じて供給され、或いは、光接合の一方側から送られた書き込み光ビームの外部印加によって与えられる。さらに、両方の導波路からの光、若しくは、光接合の両方の側からのビームを与えることが有効である。
【０１０６】
これらの選択可能な範囲に加えて、基板の間に材料が存在しない場合よりも光カップリングを高めるため、導波路の屈折率に非常に近い屈折率を有する多数の従来のボンディングシート、又は、アンダーフィル材料を使用してもよい。
【０１０７】
活性基板２０の縦型カップラー４４は、図９を参照して説明したようなＶＣＳＥＬデバイスの出力に接続された光導波路と同じように構成される。光バイア４５は、レーザ穴あけ加工、レーザ溶融、又は、（好ましくは、硬化された後に行われる）プラズマエッチングを用いて層２５ａ、２５ｂ及びクラッド層２１の中にアパーチャを形成し、これらのアパーチャを、層２４が形成されるときに一般的なコア材料で充填することにより形成される。次に、鏡構造は、上記の通り導波路にベベル表面を形成し、反射金属若しくは反射材料の層をベベル表面の上に形成することにより作製される。層２５ａ及び２５ｂの光吸収係数が充分に小さいときのようにある種の場合には、光学的なバイアは不要である。反射防止（ＡＲ）膜が光の反射を減少させるため基板の表面に堆積される場合がある。
【０１０８】
図２４には、光導波路１２４ｅが縦型カップラー１５６と接する領域におけるバックプレーン（マザーボード）１００と右上のＭＣＭ基板２０の断面図が示されている。縦型カップラー１５６は、材料層の一部分１５７のベベル構造エッジに形成された反射金属の層１５８を含む。このベベル構造は、（材料層に対し４５°傾けられた角度を有するレーザを用いる）レーザ溶融、（例えば、米国特許第５，１１６，４６１号に記載されているように、４５°の角度でチルトしたレーザを用いる）レーザ補助プラズマエッチング、若しくは、傾けられた基板を使用するリトグラフィック露光によって形成される。ベベル構造の切り口を形成する好ましいレーザ溶融方法は、図９９乃至１１０を参照して詳述される。
【０１０９】
縦型カップラー１５６は、正常な位置に形成され、図１２乃至１９を参照して説明した活性基板２０を形成する処理ステップに組み込むことも可能である。このようなステップは、他の光カップラーの説明後に例示的に説明する。
【０１１０】
図２５には、活性基板２０の光導波路２４ｈがバックプレーン１００の受信用縦型カップラー１６０の上にある送信用縦型カップ４８内で終端する領域におけるバックプレーン１００及び左上のＭＣＭ活性基板２０の断面図が示されている。送信用縦型カップラー４８は、鏡層４６の向きを除いて図２４に示された受信用縦型カップラー４４と同じ構成を有する。受信用縦型カップラー１６０は、鏡層１５８の向きを除いて図２４に示された送信用縦型カップラー１５６と同じ構成を有する。バックプレーン側のカップラー１５６及び１５８を使用する代わりに、バックプレーン側のカップラー４４及び４８を使用しても構わないことに注意する必要がある。
【０１１１】
また、縦型ビームスプリッタ１５４の格子構造は、適切な向きの格子１５５と共に、任意の縦型カップラー１５６、１６０、４４及び４８の代わりに使用できる点に注意する必要がある。これらの構造において、反射光は、屈折率に大きい差がある材料を選択することにより、伝送された光に関して増大される。或いは、全反射を実現するため、鏡をビームスプリッタ５４の代わりに使用してもよい。
【０１１２】
図２６には、横型ビームスプリッタ１６４の上面図が示され、図２７にはその断面図が示されている。この横型ビームスプリッタ１６４の構造は、番号１６５で示されるように格子が異なる向きに配置されている点を除いて縦型ビームスプリッタ１５４の構造と類似している。格子１６５は、コア層１２４の表面に対して傾けられていないので、格子１５５よりも簡単に製作することができる。金属、フォトレジストマスク（プラズマエッチングだけ）、又は、誘電体多層鏡（レーザ溶融だけ）を用いてコア層１２４の簡単な非等方性プラズマエッチング若しくはレーザ溶融が格子１６５用のアパーチャを形成するため使用される。
【０１１３】
次に、図９９乃至１０８を参照して、シャドウマスクに４５°のチルト角度で衝突する傾斜したレーザを用いてベベル構造カット部を形成する好ましいレーザ溶融方法について説明する。この好ましいベベルカット方法によれば、任意の好ましい導波路方向に整列させたベベル構造鏡が製造される。また、この好ましいベベルカット方法は、異なるベベルカット方向を同じウェーハ上にパターン化することができる。
【０１１４】
第１ステップにおいて、図９９に示されるように、金属若しくは誘電体消耗マスク層８１０はポリマー導波路基板２０の上に堆積される。ポリマー導波路基板２０は、クラッド層及びコアサブレイヤを有し、選択的に他の成分を含む場合がある。消耗マスク層８１０はアパーチャ８１１を用いてリソグラフィ式にパターンニングされ、最終的にすべての鏡が形成される。必要なリソグラフィ式のパターニングステップ数を減少させるため、付加的な金属シャドウマスク８２０−１、８２０−２、８２０−３及び８２０−４は、特定のカット方向で除去されるアパーチャを選択するため使用される。シャドウマスク８２０は、好ましくは、ブロック、又は、アパーチャ８１１の暗い一部分である。好ましくは、シャドウマスク８２０は、特定の消耗ステップで除去されるべきリソグラフィ式アパーチャ８１１よりも僅かに大きいアパーチャ８２１を含む。シャドウマスク８２０は、ウェーハ表面と直接的に接触するか、若しくは、ウェーハ表面の僅かに上方に配置される。
【０１１５】
第１のベベルカットステップにおいて、金属シャドウマスク８２０−１は、リソグラフィ式にパターンニングされたアパーチャ８１１の望ましい一部分を保護するためウェーハ上に配置される。図１００を参照するに、基板２０とレーザ８３０は、照射された各リソグラフィ式アパーチャ８１１の一方のエッジがエキシマレーザビーム８３０によるポリマー層の露光中に消耗マスク８１０によって均一に遮蔽され、他方のエッジがカットされるように、相対的に向きを決められる。すなわち、露出した消耗マスクのアパーチャにおいて、トレンチの深さの関数として一定の照度のプロファイルは、平行したパイプ状の領域を形成し、平行したパイプのトレンチの面法線に対する傾きはレーザのチルト角の関数である。屈折及び回折の効果を含む鏡面を形成するため、導波路の底の面法線（すなわち、導波路の上面及び下面）に対し約４５°の角度を有するアパーチャ側壁を形成するように基板２０及びレーザ８３０は互いに向きを決められる。レーザビームは、レーザビーム若しくは基板を移動させることにより、又は、両方の移動の組合せによってシャドウマスク及び基板の表面上を走査される。レーザビームが充分に幅広く、基板領域の全体をカバーできる場合、このような移動は不要である。このような走査方法は、「ムービング・ネオン・アブレーション」又はＮＭＡ法と呼ばれる。しかし、他のタイプのレーザを使用してもよい。レーザ照射は、図１０１に８４０−１として示されるように、リソググラフィックマスク層８１１の遮蔽効果の結果として、遮蔽されていないアパーチャ内で二つの側面上に４５°の側壁角度を有する平行したパイプ状のトレンチ８４０を形成する。但し、同図において、シャドウマスク８２０−１は除去されている。このプロセスは、基板２０の面法線とレーザ８３０の間の向きを変更し、他のアパーチャを露光するため第２のシャドウマスクを表面の上に配置し、サンプルの向きを別の方向に適切に決めることによって繰り返される。図面中、これらの方向を区別するため、基板のエッジに１乃至４の向きが割り当てられている。例えば、別の二つの側面上にベベル構造カット部を形成するため、サンプルは、図１０２に示されるようにレーザ８３０を固定したまま９０°回転され、図１０３に示されるように異なるシャドウマスク８３０−２を用いて再度露光される。図１０４には、これにより得られる傾斜したトレンチ８４０−２が示されている。このプロセスを繰り返すことにより、任意のカット方向及び位置を備えた鏡面が形成される。これは、図１０５乃至１１０に示され、二つの付加的なシャドウマスク８２０−３及び８２０−４を使用する二つの付加的な消耗ステップは、対応したトレンチ８４０−３及び８４０−４で表される。
【０１１６】
同じ消耗プロセスは、同様に垂直側壁を実現するため変更される。ビームを消耗マスクの表面と垂直な向きに定めることにより、遮蔽は生じない。したがって、レーザ光は、図１１１乃至１１３に示されるようにアパーチャに直角方向で進入し、シャドウマスク８２０−４は、傾斜した側壁カット部ではなく、垂直側壁を形成するため使用される。
【０１１７】
図１１４及び１１５は、コーナー回転鏡８５０の上面図及び断面図である。集積光学の分野で公知のように、垂直側壁は、図１１４及び１１５に示されるように、導波路モードを、同じ活性層から形成され異なる方向に向けられた別の共面導波路に偏向させるため使用される。コーナー回転鏡８５０を形成する場合には、例えば、４５°の反射面を９０°の反射角によって導波路モードを水平方向に偏向させるため使用することが有効である。集積光学の分野で周知の如く、コーナー回転鏡の効率は、鏡面の垂直度に依存する。鏡は、鏡面が真の垂直から数度しかずれていない場合でも、著しく効率が低下する。したがって、コーナー回転鏡を形成するためＲＩＥが使用されるとしても、レーザ溶融方法は、より滑らかで垂直性のよい鏡面を与える能力があるので、好ましい方法である。
【０１１８】
図１１４を参照するに、第１の導波路区画８５１内の光は、４５°の鏡面８５０で第２の直交した導波路８５２にの中に反射される。鏡は、好ましくは、ウェーハ表面の法線方向にエッチングされた導波路の一部により構成される。エッチングされた表面は、好ましくは、第１の導波路区画８５１から第２の導波路区画８５２に実質的に完全な光の反射を実現するため、コア層２４及びクラッド層２３の全域と、層２１の一部でエッチングされる。しかし、完全な反射は必要ではない場合、実行反射率が減少されるので、鏡は外側クラッド層で部分的にエッチングされればよい。図１１５に示されるように、ポリマークラッド層２３及びコア層２４が除去された後、側壁は反射金属表面８５３によって被覆され、次に、上側クラッド層が堆積される。この基板は、後で必要に応じて除去される。
【０１１９】
多数の異なるマスク構造体がレーザ溶融プロセスに使用される。金属マスクの他に、反射多層誘電体マスクを使用してもよい。多層誘電体マスクは、エキシマレーザの周波数で低い光吸収率を有する材料を含む。また、多層誘電体の誘電率、すなわち、屈折率、及び、層の厚さは、マスクがエキシマレーザ周波数で光を効率的に反射するよう選択される。一般的に、ポリマー層よりも非常に低いレートで消耗するマスクが使用される。多層誘電体リソグラフィマスクは、非常に薄く、エッジ分解能を高めるので好ましい。レーザ溶融プロセスは、好ましくは、大きい面積を照射するためサンプルに対しビームを変換する手段を含む。この目的のため、ビームを走査させるための可動ステージ若しくは光学系のような一般的な技術が使用される。エキシマレーザは好ましいレーザであり、ＴＨＧ−ＹＡＧレーザ又はＦＨＧ−ＹＡＧレーザのような他の紫外線レーザを使用してもよい。Ｈｅのような消耗ガスを担体として使用してもよい。
【０１２０】
多数の同じ原理が反応性イオンエッチング（ＲＩＥ）プロセスで使用される。ＲＩＥマスクは、アパーチャを形成するように基板の表面に堆積され、パターニングされる。付加的なシャドウマスクは、一部のアパーチャをＲＩＥから保護するため使用される。方向性ＲＩＥは、傾斜した角度で基板上にイオンを衝突させる。イオンの遮蔽は、マスクによって同様に行われるので、傾斜した側壁が生成される。かくして、図９９乃至１１３に示された上記のプロセスは、レーザビームの代わりにＲＩＥプロセスを用いて繰り返される。
【０１２１】
図１１６及び１１７は、４５°の導波路鏡を具備した導波路カップラーの別の実施例の上面図及び断面図である。フッ素化ポリイミデ、又は、紫外線硬化可能エポキシのような導波路クラッド層２１は、最初に、アルミニウム基板のような除去可能な基板上に堆積される。次に、コア層２４が堆積される。コア層２４は導波路内にパターニングされる。上側クラッド層２３はパターニングされたコア層２４の上に堆積される。コア層２４及びクラッド層２３は、次に、鏡／カップラー表面を形成するためＲＩＥ若しくはレーザ溶融を用いてパターニングされる。表面は、図１０７及び１０８に番号８５３で示されるように金属被覆される。基板の除去は、膜が別の基板若しくは膜に取り付けられた後に行われる。また、基板が除去される間に、電気コンタクトパッド及びビアの形成のような他の変形例を実施してもよい。選択的なバッファ及びパッシベーション層を追加してもよい。必要ならば、鏡は、コア層２４が上側クラッド層２３の堆積前に形成された後に形成してもよい。
【０１２２】
上記の通り、図２１乃至２７に示されるような縦型カップラー１５６及び１６０の製作は、図１２乃至１９を参照して説明した光スイッチ２６を作製する製作工程の中に容易に組み込むことができる。この付加的な工程は図２８乃至３１に示されている。図２８を参照するに、スイッチデバイス２６の下部電極２７を形成するときに同時に、下部金属パッチ１５９が縦型カップラーのために形成される。金属パッチ１５９は、後のレーザ穴あけ加工、レーザ溶融、若しくは、プラズマエッチングプロセスに対する障壁層として機能し、主として、レーザビームが後続のエッチング工程で層１２１に衝突する場所に設けられる。次に、層６２６と同じ材料層１５７が形成され、ベベル構造カット部が作製されるアパーチャを有する上部金属マスク層１６１が形成される。次に、傾斜したアパーチャ１６２と、縦型カップラーのためのベベル構造エッジとを形成するため、傾斜したエッチングが行われる。傾斜したエッチングは、既に説明したようなレーザ溶融、図９９乃至１１３を参照して説明したムービング・ネオン・アブレーション（ＭＮＡ）、傾斜したレーザを用いるレーザ補助プラズマエッチングの工程、又は、傾斜した基板を用いるプラズマエッチング、若しくは、先が細くなるマスクを用いる通常のプラズマエッチングなどによって行ってもよい。層１６１は、傾斜したトレンチを形成するため層６２６に衝突するレーザ光が通過するアパーチャを設けることによって、この工程のためのエッチマスクとして機能する。ＭＮＡの場合に、第２のマスクが使用され、角度を変えながら繰り返し溶融が行われる。材料が感光性である場合、傾斜したカット部は、基板の表面に対し向きが傾けられた化学放射線を基板に照射し、次に、現像することにより画成される。層１６１はポータブル等角マスク（ＰＣＭ）として作用するので、化学放射線への一様な露光が行われる。この工程の結果は図２８に示されている。
【０１２３】
図２８を参照するに、層１６１が除去され、腐食ストップ／研磨ストップの組合せ層６２７が上記の工程と同様にして基板の表面上に形成される。続いて、縦型カップラー用の鏡金属１５８が層６２７の上に形成され、両方の層は、パターニングされたフォトレジスト層を通る標準的なパターンエッチング工程によって同時に画成される。基板は、次に、既に説明した方法で、ポリマー材料を選択的に非等方性に標準的なプラズマエッチングプロセスで処理される。このようなプラズマエッチングは従来技術において公知である。これらの工程の結果は図２９に示されている。次に、図３０に示されるようにコア層１２４が基板上に形成され、硬化される。最後に、基板は、上記の方法のように化学機械研磨によって研磨される。得られた基板は図３１に示されている。典型的に、鏡材料１５８の最上部は、研磨ストップ層６２７よりも容易に除去される。基板の処理は、研磨工程の後に、図１６に示された既に説明した工程から再開する。選択的な工程として、上側クラッド層１２３は、ベベル構造区画の上に形成され、コア層１２４ｂと同じ材料で充填されたアパーチャを有する。一般的に、光がコア材料から垂直方向に反射される場所でクラッド層１２３をエッチングする必要はない。その理由は、外に出る光が臨界内部反射角よりも大きい略９０°の角度でクラッド層に衝突するからである。しかし、クラッド層の一部が鏡の上方に存在するとき、一部の光は反射され、対応した効率の損失が生じ、反射される光の量は屈折率の差が大きくなると共に増大する。
【０１２４】
ＣＭＰ研磨表面の境界粗さと関連した光散乱に伴う導波路損失を低減させるプロセスの変形を行うことが望ましい。図３０に示されたコア層被膜工程において、選択的なクラッド層は、コア層付近の境界面の平滑さを改良するためコア層の上に被覆され得る。コア層が（部分的若しくは完全に）硬化された後、選択的なクラッド層が被覆され、ソフトかつ完全な硬化が行われる。コア層の厚さが光電子デバイスの高さよりも少しだけ厚いとき、研磨面はコア層の上の選択的クラッド層内にある。この２層アプローチは、コア層とクラッド層の間の境界の平坦さを改良する。その理由は、選択的なクラッド層は共通平面まで研磨され、光散乱損失を潜在的に減少させるからである。また、研磨面は、クラッド層内のかなり長い距離（例えば、数千オングストローム以上）続いてもよく、その結果として、光強度は研磨面で削減され、散乱損失を減少させる。したがって、コア層の厚さは、上部金属を除く光電子デバイス又は材料の高さ未満になるように選択することが好ましい。その理由は、選択的なクラッド層の厚さが上部金属の厚さの選択によって定められるからである。或いは、光散乱損失は、ＣＭＰプロセスがコア層の形成後ではなく上側クラッド層の形成後に適用される場合に、削減される。別のアプローチは、コア層若しくは上側クラッド層のいずれにもＣＭＰプロセスを適用しない。これにより、平面状ではない表面が得られ、この表面は、必要に応じて、上側クラッド層の上に平坦化層を形成し、次いで、平坦化層上でＣＭＰプロセスを実行することにより平坦化される。
【０１２５】
この製造プロセスは、主要な境界面に光散乱損失を生じさせるＣＭＰ研磨工程を省くため更に変更される。光照射によって硬化された感光材料が導波路をパターニングするため使用されるとき、ＣＭＰは必要とは限らない。図３０に示された工程の後、コア層が適当な厚さの感光材料で被覆されるとき、すなわち、上部金属を除く光電子デバイス／材料の高さの付近、或いは、高さ未満であるとき、導波路パターニングは光パターン露光によって実行され得る。パターニングされた導波路は反射器の４５°表面の一部を横切るが、これによって、案内された光を反射する際にその機能が著しく妨げられることはない。更なる平坦化層は、必要に応じて上側クラッド層が形成された後に適用される。
【０１２６】
ベベル構造鏡面を形成する工程は、上部クラッド層がコア層の上に形成された後に実行される。本例の場合、消散する波が反射され得るので、全反射が予測される。すなわち、鏡面は、上側クラッド層及びコア層を介してエッチングすることができ、少なくとも下側クラッド層の一部を通してエッチングすることができるので、全ての光モードが鏡面で遮られ、反射される。集積光学の分野で周知のように、典型的に、光モードパワーの中の一部は、クラッド領域内で消散する「テール」として存在する。かくして、反射モードにおける鏡の効率は、鏡面が上側クラッド層及び下側クラッド層を介して拡がる場合に、多少改良される。
【０１２７】
活性層を含む相互連結基板は、バックプレーン（若しくは、マザーボード）に垂直に実装され、光信号は相互接続基板のエッジで送信・受信され、バックプレーンの表面で受信・送信される。図３１及び３２には、複数の相互連結基板、すなわち、光電子マルチチップモジュール基板１０”がバックプレーン２１０に垂直向きに実装された構造体２００の一実施例が示されている。ＭＣＭ基板１０”は、上記のＭＣＭ基板１０及び１０’と同じ形式で製作されるが、ＭＣＭ基板１０”に出入りする信号を伝達する殆どの導波路は、バックプレーン２１０と接する基板のエッジに繋がれる。バックプレーン２１０は、ベース基板２１２と、活性層１２０”と、活性層１２０”に形成された複数の導波路２２４ａ−２２４ｇとを含む。導波路２２４ａ−２２４ｇは、ＭＣＭ基板１０”の間で光信号を伝達するため使用される。光スイッチデバイス（例えば、変調器）が発光デバイスの代わりに光信号を伝達するため使用されるとき、外部光電源が使用される。外部光源を設けるため、一例として、ＭＣＭ基板１０”と同じようにバックプレーン２１０と通信する光電源ボード２８０が使用される。この場合、導波路２２４ａ−２２４ｇは、光電源ボード２８０によって供給される光パワーのソースを伝達する。電源ボードは、複数のレーザダイオードＬＤを含む。レーザダイオードＬＤの出力はボード２８０の導波路に配送され、ボード２８０の導波路は、バックプレーン２１０と隣接したボードのエッジに繋がれる。２個以上のレーザダイオードＬＤの出力は、導波路内でのパワーレベルを増加させ、及び／又は、２個以上の波長の光を同一導波路で加算若しくは乗算するためＹ字形合成器によって結合される。これは、ボード２８０上の中央の２個のレーザダイオードＬＤによって示されている。多数の光の波長は、上記の格子ビームスプリッタと同様に構成された格子フィルタによって互いに分離される。ある種の場合に、格子フィルタは、金属反射層の代わりに、誘電体多層フィルタを形成することにより実現され得る。多重波長信号の逆多重化は、ＭＣＭ若しくはバックプレーン上で実行される。ボード２８０は、ＭＣＭ基板１０及び１０’と同じように構成される。
【０１２８】
カップラー１６０のような縦型カップラーは、光信号を、バックレーン２１０の導波路２２４ａ−２２４ｇと、光電子ＭＣＭ基板の導波路と、電源ボード２８０との間で光信号を結合するため、基板バックプレーンの活性層１２０”内に設けられる。図２３−２４に示されたカップラー１５４及び１５６のような他の光カップラーを使用してもよく、鏡がコア層とクラッド層のエッジ部に形成されているカップラ４４及び４８のような同じタイプのカップラーを使用してもよい。図３３には、最前の光電子ＭＣＭ基板１０”がバックプレーン２１０と隣接する領域でシステム構造体２００の断面図が示されている。視覚的な分かり易さのため、図３２では、基板１０”がバックプレーン２１０に隣接する様子の詳細は省略されている。図３３には、基板１０”がバックプレーン２１０に隣接する様子の詳細が示されている。ＭＣＭ基板１０”の活性層２０”は、基板１０”がバックプレーン２１０に接触する場所でエッジに沿ってベース基板１２から分離されている。この構造には幾つかの利点がある。第１に、基板１０”のベース基板１２を、基板１０”の端で導波路に損傷を加えることなく、レセプタクル２２５によって安定して保持することができる。第２に、基板１２の上面の電気経路３０’を基板のエッジに配線し、レセプタクル２２５内の通常の電気コネクタ２２６に機械的に接続することができるようになる。したがって、基板１２を通るバイアを形成する必要がなくなる。基板１２が多層電気基板により構成される場合、一般的にバイアが設けられる。コネクタ２２６上の各電気信号は、それぞれのワイヤ２２７及び接続パッド２２８とによってバックプレーン２１０の対応した接続パッド２３２に送られる。接続パッド２２８及び２３２は、一つにはんだ付けされ、電気信号、グランド、電源を伝達し、レセプタクル２２５をバックプレーン２１０に取り付けるためにも役立つ。
【０１２９】
第３の利点として、活性層２０”を基板１２から分離することにより、層２０”の導波路を、バックプレーン２１０の層１２０”内の縦型カップラー（例えば、カップラー１２０）とより正確に整列させ得るようになる。基板１２は数ミクロンの歪みを含む場合が多く、この歪みによって導波路と縦型カップラーとの間に大きい整列不良が生じる。第２のレセプタクル２３５は、バックプレーン２１０の上面に装着され、バックプレーン２１０内の縦型カップラー（例えば、カップラー１６０）に対し、より正確な位置に配置される。ＭＣＭ基板１０”がレセプタクル２３５に挿入されたとき、活性層２０”の可撓性によって、活性層２０”は第２のレセプタクル２３５の中に案内され、縦型カップラーに対してＸ軸方向に非常に正確にアライメントできるようになる。図３２には座標系の定義が示されている。碍子ブリッジ２３７は、Ｘ方向に関して基板１２から層２０”を離間した状態に保つためＭＣＭ基板１０”で使用される。Ｙ方向に関して、導波路を縦型カップラーに正確に整列させるため、レセプタクル２３５は、図３３に示されるようにスロット２３９を含む。スロット２３９の長辺は、Ｚ方向と平行であり、ＭＣＭ基板１０”は、活性層２０”の上面にキー２３８が設けられ、キー２３８はスロット２３９内に寄り添うような形で適合する。Ｚ方向に優れた光結合を得るため、少量の光学的接着剤又は液体屈折材料がレセプタクル２３５の底に配置され、粘性若しくは粘着性状態まで乾燥され、活性層２０”の端は光学的接着剤の層と接触し、その層に接着される。活性層２０”のエッジを層１２３に直に接触させることにより、光学的接着剤は実質的に同程度の良好な光結合を得るために必要がなくなる。必要に応じて、反射防止膜が活性層２０”及び１２３の光結合を高めるため両方の層に塗布される。
【０１３０】
従来の光カップラーは、ＭＣＭ基板１０”からバックプレーン２１０に導波路を結合するため使用されることが認められる。このタイプの接続は、市販されているコネクタを使用することができるので好都合である。この場合、１本の導波路当たり２つ以上のコネクションが必要になり、カップラーの光学的な挿入損失に起因して光損失が増加する。図３３を参照するに、第１の導波路コネクタが活性層２０”のエッジ若しくは表面に取り付けられ、一方、第２の導波路コネクタは縦型カップラー１６０の付近で層１２３の表面に取り付けられる。第１及び第２のコネクタは一体的に結合してもよい。しかし、導波路とコネクタの境界ごと、並びに、コネクタとコネクタの境界ごとに、推移と関連した光損失が存在する。また、光信号及び光電源は、従来のＶ溝コネクション１１２若しくは面法線コネクタによって基板１０”の活性層２０”内の導波路に接続された光ファイバ１０２、膜導波路、光ファイバアレイ、又は、イメージングガイドを介してＭＣＭ基板１０”に供給されることが認められる。
【０１３１】
図３３では、活性層２０”及び１２０”は、それぞれの基板１２及び２１２の上に直に作製される場合を考えて図示されている。しかし、図３４の実施例に示されるように、活性層２０”及び１２０”は別々に作製され、それぞれの基板若しくは印刷基板に接着しても構わないことが認められる。このアプローチによれば、電気相互連結と、光相互連結を作製するため異なる技術を使用できる。また、ＭＣＭ基板１０”がバックプレーン１２０と接触するエッジで活性層２０”を基板１２から容易に分離することができる。図３３に示された実施例の場合に、活性層２０”は基板１２の上に作製され、材料の電気防食用パッチは、活性層２０”が形成される前に、層２０”が基板１２から分離されるべきエッジに沿って基板１２の上に配置される。層２０”が形成された後、電気防食用パッチはエッジから横方向に食刻される。
【０１３２】
活性基板技術に基づく更なる発明として、ＩＣチップは、活性基板への取り付けのため膜表面にコンタクトパッドが形成された誘電体膜に封止される。これにより、電気相互連結及び光相互連結の両方の相互連結を有する３次元マルチチップモジュールを形成するためＩＣチップ層と活性基板層を交互に積層することが可能になる。
【０１３３】
図３５には、活性基板３２０に取り付けられたチップ層３５０の略断面図が示されている。本例の場合に、２個のチップ３５１及び３５２は誘電体膜に封止され、活性基板３２０は、ＶＣＳＥＬエミッタデバイス３３６と、受光素子デバイス３２８とにより構成される。チップ層３５０は、非等方性導電性膜３０２によって活性基板３２０に積層される。このような膜は従来技術において公知である。ＶＣＳＥＬエミッタデバイス３３６はチップ３５１により制御され、光信号を活性基板３２０内の縦型カップラー３４４に送信する。導波路３２４ａは縦型カップラー３４４に接続される。導波路３２４ａは信号を送信用縦型カップラー３４８に伝達し、送信用縦型カップラー３４８は光信号を受光デバイス３２８の方に進める。受光デバイスの電気出力は第２のチップ３５２上の回路に接続される。チップ層３５０及び活性基板３２０は、対向したコンタクトパッド３３２を介して電気信号を相互に伝達し、電気経路３３０及び電気バイア３３３を有する。コンタクトパッド３３２は、非等方性導電性膜３０２内に分散された導電性材料の球を介して互いに接続される。パッド３３２により得られる電気接続は、基板の面内のｘ軸方向或いはｙ軸方向ではなく、垂直方向の接続を行うので、屡々、ｚ軸接続と呼ばれる。
【０１３４】
視覚的な簡明さのため、活性基板の構造は概略的に示されている。この活性基板の基本的な層構造は上記のマルチチップモジュールシステムの第１の実施例における構造と同じであり、活性基板は既に説明した作製工程によって作製される場合を想定する。また、チップ及びパッドに対する活性部品の相対的なサイズは拡大して表示されている。ＶＣＳＥＬ及び受光素子（ＰＤ）は拡大されている。ＩＣチップ層の詳細な構造及び作製方法の例を以下に説明する。
【０１３５】
非等方性導電性材料を用いてＩＣチップ層３５０を活性基板３２０に接合する代わりに、粘着性ボンディングシートを使用してもよい。層３５０の電気パッド３３２を基板３２０のパッド３３２に接合するため、パッドの場所に（例えば、プレパンチングなどによって）ボンディングシートを通る孔が作られ、導電性ボンディング材料は１組のパッドの上に設けられる。基板３２０及び層３５０は、熱と穏やかな圧力とによって一体的に積層される。また、１９９８年１１月１３日に出願され、発明の名称が“Multilayer  Laminated  Substrates  with  High  Density  Interconnects  and  Methods  of  Making  the  Same”であり、本願の出願人に譲受され、発明者がHunt  Jiang,  Tom  Massingill,  Mark  McCormack,  Michael  Leeである米国特許出願第０９／１９２，００３号明細書に記載された多層積層プロセスを使用してもよい。さらに、１９９８年１２月１日に出願され、発明の名称が“Condutive  Composition”であり、本願の出願人に譲受され、発明者がHunt  Jiang,  Solomon  Beilin,  Albert  Chan,  Yasuhito  Takahasiである米国特許出願第０９／２０３，１２６号明細書に記載されたガスを含まないはんだペーストを、ボンディングシートの孔に使用される導電性ボンディング材料に用いてもよい。Kuo-Chuan  Liu,  Michael  G.Leeにより発明され、名称が“Transient  Liquid  Alloy  Bonding”である米国特許出願明細書に記載されたＺ接続における２個の金属パッドを一体的に拡散ボンディングは、本願の基板の構造に有用である。パッド３３２のｚ軸接続は、はんだ接合、若しくは、金属拡散接合によって行われ得る。金属拡散接合は、特に、精密なｚ接続（すなわち、小さいｚ接続）を作製するため有効である。また、Loveに発行され、本願の出願人に譲受された米国特許第５，３３４，８０４号に記載された配線相互連結構造（ＷＩＴ）は、好ましくは、アンダーフィル材料と共に使用される。上記の方法及び材料は、いずれも、種々の基板を既に説明した実施例、並びに、以下に説明する実施例に接合するため使用され得る。アンダーフィル材料は、はんだ接合、金属拡散接合、ＴＬＢ(Transient  Liquid  Alloy  Bonding)接合、若しくは、ＷＩＴ接続のためのボンディングシートの代わりに使用できる。
【０１３６】
付加的なＩＣチップ層３５０及び活性基板層３２０は、図３６に示されるように、互いに重ね合わせられ、付加的な非等方性膜３０２若しくはボンディングシート、又は、他のｚ接続方法によって相互に接続される。積層中の活性基板３２は、好ましくは、活性基板を作製するため使用されたベース基板１２から、上記の何れかの基板分離方法を用いて分離される。層３５０及び基板３２１の中の一部のバイア３３３は、グランド及び１個以上の電源電圧をすべての層に伝達し、一方のチップ層３５０から別のチップ層３５０に電気信号を伝達するため互いに積層される。非等方性シートを利用しないボンディングシート、Hunt他によって開発された多層積層プロセス、又は、他のｚ接続方法を使用する利点は、光信号が、非等方性導電性膜で屡々使用される導電性球或いは不透明材料によって遮られることなく、活性基板３２０とＩＣチップ層３５０との間で垂直に伝達されることである。光ｚ接続は図示されていないが、カップラー３４４及び３４８のような導波路カップラーによって容易に実現することができる。
【０１３７】
活性基板３２０の導波路及び他の活性部品は、図３７−３８に示されるように別々の層に作製してもよい。本例の場合、活性基板は、導波路層３２０ａと活性部品層３２０ｂとに分割される。層３２０ａ及び３２０ｂは、上記の粘着性ボンディングシート３０２’、Hunt他による多層積層プロセス、はんだ接合、金属拡散接合、ＴＬＢ接合、又は、ＷＩＴ接続によって一つに接合される。はんだ接合、金属拡散接合、ＴＬＢ接合、又は、ＷＩＴ接続が使用される場合、従来のアンダーフィルをボンディングシートの代わりに使用してもよい。
【０１３８】
図３９乃至４２には、発光デバイス（例えば、ＶＣＳＥＬ）と、スイッチデバイス（例えば、光変調器）が多層に組み込まれる種々の形態を概略的に表わす図である。図３９において、２個の別々の層内の２本の導波路は、対応した導波路の端に取り付けられた送信用縦型カップラー及び受信用縦型カップラーを介して互いに光結合（光学的ｚ接続）される。光変調器デバイスは、２個の縦型カップラーの間の光学路に設置され、別個の層に収容される。光変調器デバイスは、電子光材料（若しくは、電子吸収（ＥＡ）材料）と、本体部の各面に作製された２個の接点とにより構成される。電子光（若しくは、電子吸収）材料の本体部は、層の製造中にセットされた個別のチップを含み、或いは、本体部は、図１２乃至１９に示されたスイッチデバイス２５の電子光材料に対し行われたように、元の場所に形成してもよい。図４１には、下部導波路がエミッタデバイス（例えば、ＶＣＳＥＬ）によって置き換えられている点を除いて同じ構造を有する。両方の例において、層は、ボンディングシート及びｚ接続方法を使用することなく、積層製作工程によって互いに積層される。しかし、必要ならば、或いは、望ましいならば、３層が別々に製作され、ボンディングシート、アンダーフィルとはんだ接合、金属拡散接合、ＴＬＢ接合、又は、ＷＩＴ接続によって一体的に接合される。図４０にはその一例が示され、図４１に示された層構造と同じ光接続性を提供する。最後に、図４２には、光変調器デバイスを介入することなく第２の層の導波路に接続している第１の層のエミッタデバイスが示されている。上記例では、光電子デバイスへの接点は、バイアを使用して下面に配線される。逆に、図３５乃至３８の例の場合に、上記層の中の少なくとも一部は積層製作プロセスによって互いに積層される。一般的に、本発明の任意の積層構造は積層プロセスによって製作される。
【０１３９】
層が別々に製作され、選択的に組み付けられる例の場合に、光屈折性アンダーフィル材料、又は、光屈折性ボンディングシートを個々の層の間に使用してもよい。このようなアンダーフィルを用いる場合に、参考のため引用する欧州公開特許出願第ＥＰ−６８９，０６７−Ａ号に記載されたＳＯＬＮＥＴ導波路形成プロセスを使用することにより部品及びアンダーフィルの数層の積層を通る縦型導波路を形成し得る。この欧州特許出願は、本願の出願人に譲受され、特願平６−１４０５０２号、特願平６−２００９７４号、特願平６−２０４９２２号、特願平７−５９２４０号及び特願平７−６１０９２号に基づく優先権を主張している。このＳＯＬＮＥＴ導波路形成プロセスの場合に、光ビームは、縦型導波路が形成されるべき場所に集光され、光屈折性材料はこのビームに応答して屈折率が大きくなる。
【０１４０】
図３５乃至４２には、図面を見易くするため、１個の発光デバイス（ＶＣＳＥＬ）と、１個の受光デバイス若しくは光変調器（スイッチ）デバイスだけが示されている。本発明の典型的なアプリケーションは、このような電子デバイスを数個又は多数個含む。ＶＣＳＥＬ、受光素子、及び、光スイッチの代わりに、それぞれ、ドライバ集積ＶＣＳＥＬ、ドライバ集積スイッチ（変調器）、及び、増幅器集積受光素子を使用できる。このような場合、既に説明したように電源及びグランド用の付加的なパッドが必要である。チップ３５１及び３５２は、ＶＣＳＥＬのドライバ及び／又は増幅器である。ＩＣチップは互いに積層できる。例えば、プロセッサチップ用の第１のＩＣチップ層は、ドライバ及び増幅器用の第２のチップ層の上に積層され、第２のＩＣチップ層が積層され、活性基板は、第１のチップ層の出力及び入力が第２のＩＣチップ層のドライバ及び増幅器に供給され、第２のチップ層のドライバ及び増幅器が活性基板の光電子デバイスに接続される構造を提供する。この例の場合、ドライバ及び増幅器の接続パッドは第１のＩＣチップ層のパッドと対向するように作製される。また、ドライバ／増幅器薄膜チップを通過するバイアを形成することが可能である。或いは、チップは、周囲のポリマー層にバイアを形成するＶＣＳＥＬ及び受光素子に対応した小片に分割してもよい。また、膜ではなく、通常のプロセッサ用のダイチップを使用してもよい。この場合、プロセッサダイ／ドライバ増幅器ＩＣ層／活性基板のような構造が作製される。図１１９及び１２０には、同じ状況が実現され得、チップ層のチップはチップを通過するバイアを備えた薄膜ドライバ／増幅器チップでもよく、或いは、分割された薄膜ドライバ／増幅器チップでもよい。上記のドライバ／増幅器チップは、ドライバ回路、増幅器回路、バイアス回路、温度安定化回路、クロック又は信号スキュー補償回路、同期回路、並びに、その他の適切な回路を含む。したがって、一部の場合に、ドライバ／増幅器チップは「送信器回路／受信器回路」チップと呼ばれる場合がある。図３５乃至４２、１１９及び１２０において、ドライバ／増幅器チップ、及び／又は、プロセッサ／メモリチップを含むチップは、ＶＣＳＥＬ、受光素子、及び、その他の素子のような光電子デバイスと同じ層に共存する。各層の上、又は、層間の境界面上にできる限り広いグランド又は電源面を形成することにより、各層内の電気ノイズを低減することができる。
【０１４１】
チップ層内のチップは、バイアを具備した薄膜ドライバ／増幅器チップ、或いは、分割された薄膜ドライバ／増幅器チップである。図３５乃至４２、１１９及び１２０に示された構造は、ＦＯＬＭ及びＯＥ−ＭＣＭを含む本発明のすべての実施例に適用され得る。
【０１４２】
また、視覚的な分かり易さのため、これらの図に示されている導波路は分岐を含まないが、典型的なアプリケーションは、前に説明した図に示されている通り分岐型の導波路を含む。接続密度が高い場合には、導波路は多層構造でもよい。一般的に、本発明のすべての実施例において、接続密度が高い場合に、多層導波路が必要に応じて使用される。
【０１４３】
多層構造は、積層プロセス、若しくは、ｚ接続プロセスによって製造され得る。一部のアプリケーションでは、スイッチデバイス（例えば、変調器）及び／又は発光デバイス（例えば、ＶＣＳＥＬ）からの導波路は、複数の導波路を担う外部光ファイバ、ファイバアレイ、ファイバイメージガイド、或いは、外部薄膜に接続される。ファイバアレイ、ファイバイメージガイド、或いは、外部薄膜は、「膜導波路アレイ」、若しくは、簡単に「導波路アレイ」のように称される。これらの光ファイバ及び導波路アレイは、図３５乃至４２に示された積層部品によって作られるシステムから外に光信号を伝達する。同様な形で、これらの外部光ファイバ、ファイバアレイ、ファイバイメージガイド、及び、導波路アレイは、活性層の受光デバイスに光信号を伝達する。いずれの場合も、光ファイバ、ファイバアレイ、ファイバイメージガイド、又は、導波路アレイｈは、内部導波路、縦型カップラー若しくはビームスプリッタに直接的に光結合された場所でシステム層に取り付けられる。積層されたスタックの寸法を超える一方の側面にタブ部を有するように層３２０、３２０ａ、３２０ｂ若しくは３５０を形成し、外部導波路アレイをこの拡張されたタブに取り付けることによって、導波路アレイはこれらの層の中のいずれか一つの層に接続される。面法線接続は、下部層及び上部層で使用される。この構造による更なる利点は、層３２０、３２０ａ、３２０ｂ、３５０の間の占有されていないギャップが構造体の中を流れる冷却用ガス若しくは液体のチャネルとして使用されることである。
【０１４４】
ＩＣチップ層３５０を作製する方法の一例が図４３乃至５０に示されている。図４３を参照するに、ＩＣチップ層３５０を通るバイアは、最初に暫定的な基板４１２を取り、この暫定的な基板の上面にバイアポストを形成することにより形成される。暫定的な基板の取り付け及び除去は、上記のいずれの方法を使用して行ってもよい（例えば、Arjavalingam他に発行された米国特許第５，２５８．２３６号を参照のこと）。バイアポストは、電気めっき、スパッタリング、或いは、その他の方法によって形成される。電気めっきによる形成法の場合、暫定的なシード層は、従来技術において公知の如く、基板４１２の表面にスパッタリングされ、次に、厚いフォトレジスト層が基板面に形成され、リソグラフィパターン露光及びパターン現像によってパターニングされる。これによりバイアアパーチャが形成され、導電性材料が通常の電気めっき法によってバイアアパーチャ内にめっきされる。現時点では、銅が好ましい材料であるが、他の金属を使用しても構わない。導電性材料は、最終的な構造に必要とされる厚さ（若しくは高さ）よりも多量にめっきする方が好ましい。スパッタリング法の場合、厚い導電性材料の層が基板の全面にスパッタリングされる。次に、フォトレジストがスパッタリングされた層の上に形成され、パターン露光され、バイアが形成される場所の上にフォトレジストの部分を残すように現像される。残りの露光されたフォトレジスト層の部分は食刻される。エッチングの後、残りのフォトレジストが除去される。
【０１４５】
バイア形成プロセスの次の工程として、フォトレジスト層が除去され、めっきシード層が除去される。ＩＣチップ層３５０を形成する基本的な方法に対する変形例として、シード層を維持し、層３５０の底面に電気経路を形成するため後の処理工程で使用してもよい。シード層は、ＩＣチップ層３５０の底面に電気経路３３０及び相互連結パッド３３２を画成するため、この方法の一般的な工程でパターニングしてもよい。シード層を一般的な工程でパターニングする場合、シード層は、例えば、一様な電気めっき工程を用いて付加的な導電性材料を堆積させることによって比較的厚くされる。バイアポストがフォトレジスト層に形成された後、フォトレジスト層は、底面に形成されるべき経路及びパッドを画成するため、もう一度パターン露光され、現像される。このパターニング工程は、経路、パッド、及び、バイアが形成されるべきではない場所からポジのフォトレジストを除去する。この２回目のパターニング工程は、望ましくないシード層を露出させ、適当な化学腐食液によってこのシード層を食刻する。残りのフォトレジストは、次に除去される。厚いシード層の画成工程は、以下に説明するように最終工程まで延期される。従来技術において公知の如く、フォトレジスト層は、場合によっては、像を改良するため、パターン露光された後に、ソフトベーキング処理が施される。このような露光後ベーキング処理は、温度が製造元によって指定された値を超えたときに、ポジのフォトレジスト内の光触媒の量を減少させることが可能である点に注意する必要がある。したがって、有効な２回目の露光を行うため、１回目のパターン露光後のソフトベーキング工程中に、フォトレジストの臨界温度を超えるべきではない。臨界温度を超えることを回避できない場合、並びに、ネガのフォトレジストが使用された場合、エッチマスクを通して非等方性プラズマエッチングを行うことによってフォトレジスト層をパターニングしてもよい。
【０１４６】
図４４を参照するに、このプロセスの次の工程で、ＩＣチップ３５１及び３５２が暫定的な基板４１２の表面に取り付けられる。そのため、薄いポリマー粘着層４１４がスピンコーティングによって基板４１２の表面に形成される。チップ３５１及び３５２（又は、活性部品）は、正しい位置に設置され、層４１４に接着させられる。層４１４は、層４１４の材料が硬化を必要とし溶媒を含む場合に、粘着性を高め、次の硬化工程での溶媒の蒸発量を減少させるため、ソフトベーク処理してもよい。チップ装着工程は、図１２乃至１９に示された上記の活性基板２０を形成する方法で使用された工程と同様であるので、これ以上の説明は行わない。前の工程のシード層が、完全な形若しくはパターニングされた形で維持される場合、層４１４が形成される前に、薄いクロム粘着層をシード層の上に形成することが好ましい。このような粘着層は、材料４１４が基板４１２の特定の材料に対し許容できない程度に僅かな粘着力しか持たない場合に好適である。チップ３５１及３５２を装着する別のアプローチとして、金属パッドをシード層に形成し、チップの裏面を金属で被覆してもよい。チップは、上記の金属ボンディング及びＴＬＢ法、並びに、通常のはんだ付けを用いて取り付けられる。層３５０が完成するまでに、チップの裏面の金属パッドは層３５０の底面の信号線から絶縁されるべきである。しかし、一定のグランド若しくはバイアス電位へのカップリングは、電気回路の必要に応じて使用される。
【０１４７】
次の研磨プロセスが使用されるので、チップ３５１及び３５２は、好ましくは、上記の多層金属構造体２７ｘ、２７ｙ、２７ｚ（図１２）を含む電極２７を有し、サブレイヤ２７ｙはタングステンのような研磨ストップ金属を含む。この多層構造体は、ＩＣチップがウェーハ形式であるとき、すなわち、ダイス形ではないときに最もうまく形成される。チップの表面で電極が存在しない領域が広い場合、次の研磨プロセスで窪みが生じないようにするため、それらの領域に研磨ストップ材料の離間したパッチを堆積させることが好ましい。このような研磨ストップ層は、好ましくは、チップの上部のパッシベーション層に形成される。チップ３５１及び３５２は、典型的に、上記のエピタキシャルリフトオフプロセスで製作され、（数ミクロンから数１０ミクロンの範囲の）非常に薄いチップ部品を作製できる。チップが厚いウェーハ技術を用いて製作される場合、チップは、厚さを減少させるため、裏面側で予め研磨（プレ研磨）される方が好ましい。従来技術において公知のこのプレ研磨は、チップが未だウェーハ形式である間に行われる。従来技術において、非常に均一な研磨方法が知られ、かつ、研磨方法の改良が続けられているので、ＥＬＯを用いないで研磨することによって薄膜チップを得ることができる。この点に関して許容されるチップの厚さは、５μｍ乃至５０μｍである。
【０１４８】
図４４に示されたＩＣチップ３５１及び３５２は表向きに配置されているが、チップは裏返しに配置されても構わない。層３５０の底面のパッド及び電気経路が前の工程で形成された場合、粘着層４１４を使用せずに、金属拡散ボンディング、ＴＬＢボンディング、はんだボンディング、ＷＩＴ接続などを用いてチップのパッドを底面の経路にそのまま接触させることができる。チップがこのように接合された場合、高温アンダーフィル材料は、エアーポケットを防止するためチップの下側に設けなくてもよい。層３５０の底面のパッド及び電気経路が未だ形成されていない場合、ＩＣチップ３５１及び３５２の上面は層４１４に接着され得る。エアーポケットを防止するため、層４１４は、チップが配置されるときに可塑性流動可能状態に保たれ、チップは真空の条件下で層に押しつけられる。チップを基板の上に裏返しに配置することにより、ＧａＡｓチップに上記のエピタキシャルリフトオフプロセスを使用する際に以下の利点が得られる。すなわち、チップをＧａＡｓウェーハから除去するため使用されるＡｌＡｓエッチング工程（又は、ＡｌＧａＡｓエッチング工程）は、チップが暫定的な基板４１２に裏返しに配置されるまで延期しても構わない。基板４１２への配置後、チップの回路を収容するエピタキシャル層からバルクＧａＡｓ基板を分離するため、ＡｌＡｓ（又は、ＡｌＧａＡｓ）エッチング工程が行われる。かくして、配置工程中にＩＣチップを支持する機能はＧａＡｓバルク基板によって得られるので、ＩＣチップを支持するため、ポリマー膜、ガラス基板、若しくは、他の基板を用いる必要がない。ＧａＡｓウェーハ全体は基板４１２に裏返しに配置してもよく、合う理は、ＧａＡｓ基板は個々のチップを相互に分離するため最初にダイス化されても構わないことが認められる。ウェーハ全体が配置される場合、バイアポスト３３３が形成される前に、配置が行われる。デバイスウェーハを基板４１２に装着する別の利点は、デバイスウェーハの裏面がチップの厚さを減少させるため研磨され得ることである。これは、特に、エピタキシャルリフトオフ工程を用いて除去することが困難、若しくは、除去できないチップの場合に有用である。
【０１４９】
図４５を参照するに、このプロセスの次の工程は、バイアポスト３３３、チップ３５１及び３５２、粘着層４１４の露出部分の上にポリマー層４１６を形成することである。層４１６は、これらの部品を単一のポリマー膜内に収める。コア材料、クラッド材料、ポリイミデ、紫外線硬化可能エポキシ、及び、光屈折性材料の多数のポリマー材料が使用される。不可欠ではないが、光屈折性材料は、ＳＯＬＮＥＴ導波路形成プロセスで積層された層内に縦型導波路を形成したい場合に使用する必要がある。ポリマー層４１６は、好ましくは、材料をスピンコーティングすることにより形成される。層が形成された後、一般的に材料が硬化を必要とする場合に、層は硬化される。チップ３５１及び３５２の厚さが約１５μｍよりも厚い場合、２回以上の別個の被覆及び硬化工程がある種のポリマー材料、特に、硬化中に非常に収縮される材料に対し必要とされる。
【０１５０】
図４６を参照するに、基板は、チップ３５１及び３５２の電極（例えば、パッド）と、バイアポスト３３３の上部とを露出させ、より平坦な表面を得るために研磨される。従来技術において公知の通常の研磨及び化学機械研磨プロセスを使用することができる。
【０１５１】
図４７を参照するに、電極経路３３０及び接続パッド３３２の組が上面に形成される。これは、従来のいずれの導電性層形成方法を使用して行ってもよい。従来の形成方法の中の多くは図１２乃至１９を参照して既に説明した。例えば、導電性材料が一様にスパッタリングされた後に、パターニングされた基板のエッチングプロセスが使用される。
【０１５２】
ここで、処理は異なる方向へ進められる。電気経路３３０及び接続パッド３３２が上記の通り厚いシード層をパターニングすることにより予め形成されている場合、ＩＣチップ層３５０の形成は完了し、ＩＣチップ層３５０は暫定的な基板４１２から取り外される。しかし、基板４１２は層３５０に非常に優れた寸法的な完全性を与えることができるので、暫定的な基板４１２を除去する前に、層３５０の上面はｚ接続組立工程で別の部品層に積層される。底側経路及びパッドが未だ形成されていない場合、プロセスの次の工程は、可溶性粘着層４１９を用いて第２の暫定的な基板４１８をＩＣチップ層３５０の上面に取り付けることである。この取り付けの終了後、第１の暫定的な基板４１２が除去される。この工程の結果は図４８に示されている。多数の可溶性エポキシ及び粘着材料は従来技術において公知であり、第１の暫定的な基板４１２に関する上記の方法と互換性がある。この時点以降の処理において、更なる硬化工程は必要とされないので、可溶性エポキシ及び粘着材料の選択の幅は大きくなる。可溶性粘着層を使用する代わりに、米国特許第５，２５８，２３６号に開示された基板解離技術における通常の粘着層、或いは、透明基板４１８と、紫外線が照射されると粘着性能が失われる粘着層４１９とを使用してもよい。透明基板４１８を使用する後者の場合、基板は、透明基板を通して伝達された紫外線光を粘着層に照射することにより剥離され、溶媒に晒される。上記の他の基板解離技術を使用してもよい。
【０１５３】
次に、ポリマー粘着層４１４を除去し、チップ３５１及び３５２の厚さを選択的に減少させるため、選択的な研磨又はエッチング工程が行われる。この工程の結果は図４９に示されている。
【０１５４】
次に、上側面に電気経路及びパッドを作製するため使用される何れかの工程を用いて底側電気経路３３０及び接続パッド３３２が形成される。この工程の結果は図５０に示されている。完成したＩＣチップ層３５０は、次に、暫定的な基板が未だ元の位置にある間に、ｚ接続組立工程において、一般的に上側面が別の部品層に装着される。これによって、ｚ接続組立のための積層プロセスにおいて、層３５０の良好な寸法上の完全性が得られる。第２の暫定的な基板４１８は、（例えば、粘着層４１９が可溶性であるならば粘着層４１９を溶解し、米国特許痔亜５．２５８，２３６号に記載された除去工程を実施し、或いは、粘着層４１９に紫外線光を照射するような）適切な除去工程によって層３５０から解離される。
【０１５５】
図４３乃至５０には、本発明の実施例で説明される他の処理工程と組み合わせて様々な形態で使用されるプロセス工程が示されている。例えば、経路及びパッドを形成するだけではなく、上記の底側処理には、例えば、ビームスプリット用の４５°の鏡面及び光格子などの他の機能的部品を作製する工程が含まれ得る。また、図４３乃至５０に記載されたプロセスは、チップ３５１及び３５２が設置された後にバイアポストが形成されるように変更してもよい。この場合、チップ３５１及び３５２を基板上により滑らかに設置できる利点がある。さらに、図４３乃至５０のプロセス工程は、種々の単一基板、或いは、多数の基板が積層された構造体を製作するため、チップ３５１、３５２以外の異なるタイプのデバイス（すなわち、光電子膜）、及び／又は、導波路層に埋め込まれたデバイスを用いて繰り返してもよい。
【０１５６】
図４３乃至５０に記載された方法は、ＩＣチップを光電子部品若しくは材料と置き換えることによって、活性部品層３２０ｂを作製するため同様に適用される。導波路層３２０ａは、下側クラッド層に埋め込まれたパターニングされた導波路コアを形成するため詳細な説明に記載された任意のプロセス工程を追加し、及び／又は、デバイス設置プロセスを削除することによって、図４３乃至５０に示された工程と同じ工程で作製される。例えば、バイアポスト形成の後に、クラッド層形成と、コアパターン形成と、上側クラッド層形成と、ＣＭＰと、上部メタライゼーション（或いは、下側クラッド層形成前のメタライゼーション）の工程が続けられる。導波路層３２０ａは、例えば、図１２乃至１９に示された製作工程のような上記の作製工程の中の一部分の工程から形成され、使用されない工程は活性部品の組み込みに関連している。
【０１５７】
本発明の説明のため記載されたすべての実施例、特に、精細（すなわち、非常に細かい）パターン及び形状を有する実施例の場合に、ポリマー層は、本願の出願人に譲受された米国特許第５，４４４，８１１号に記載されているようなＣＶＤ（化学蒸着法）、蒸着メタライゼーション法、及び／又は、ＭＬＤ（分子層堆積法）、或いは、これらの方法と他の通常の被膜方法との組合せによって形成される。さらに、本発明のすべての実施例において、部品層の上側面及び底側面は、反射ノイズを低減するため部品の上に形成された反射防止層である。
【０１５８】
ＩＣチップ層３５０を形成する幾つかの実施例を説明したので、次に、ポリマー導波路層３２０ａを形成する方法について説明する。図５１を参照するに、クラッド層２１は、暫定的な基板４５０の上に形成され、上記の何れかの方法で硬化される。暫定的な基板４５０は、アルミニウム、水晶、ガラス、或いは、上記の暫定的な基板の構造により構成される。クラッド層２１を形成する前に、粘着層及びシード層が基板４５０の表面に形成され、シード層は、層３２０ａを通る導電性バイアのためのバイアポストを電気めっき形成するため使用される。図５２を参照するに、コア層２４が、上記の何れかの方法に従ってクラッド層２１の上に形成され、硬化される。層３２０ａがビームスプリッタ若しくは波長フィルタを有する場合、コア層２４は、この時点で、部品の格子を形成するためエッチングされ、若しくは、光照射される。次に、格子は、異なる反射率を有する材料で充填される。
【０１５９】
図５３を参照するに、光導波路４５４の側面を画成するためレーザ切断が使用される。図５３及び５４は、３本の平行光導波路の側面図である。クラッド層２１は、約１０μｍの厚さを有し、コア層２４は約１０μｍの厚さを有し、導波路は１０μｍ乃至５０μｍの幅を有し、導波路は約２５０μｍのピッチで互いに離間されている。レーザ切断は、コア層２４と同じ深さまでで構わないが、実際上、クラッド層２１とコア層２４の合成された厚さと同じ深さに達する場合がある。レーザ切断の幅は、約２０μｍ乃至７５μｍである。クリーニング動作は、好ましくは、レーザ切断工程からの破片を除去するため行われる。このクリーニングはプラズマエッチング工程によって実行してもよい。プラズマエッチング工程は、クラッド層２１及びコア層２４よりも速いレートで破片を食刻する傾向がある。除去されるべき破片の量を減少させるため、レーザ切断動作が実行される前に、フォトレジスト、或いは、他の硬化されないポリマー材料の層をコア層２４の上に形成してもよい。切断動作中に、破片の大部分はフォトレジスト層の上部に残されるので、フォトレジスト層に溶媒若しくは現像溶液を塗布してにフォトレジスト層を除去することによって容易に破片を取り除くことができる。簡単なプラズマエッチングは、レーザでエッチングされたトレンチが汚れていないことを保証するため行われる。
【０１６０】
図５４を参照するに、上部クラッド層２３は、上記の何れかのクラッド層形成方法を用いて、パターニングされたコア層２４の上に形成され、次に、硬化される。このとき、バイアポストは、シード層にアパーチャをレーザ穴あけ加工し、クリーニングし、めっきすることにより形成される。また、クラッド層２３の上面に電気経路及びパッドを形成してもよい。
【０１６１】
図５５及び５６は平行導波路の側面図であり、レーザ溶融によって形成されたようなレーザ切断部が、縦型カップラーの鏡面素子のためのベベルエッジを形成するため導波路の端に作製される。これらの切断部の角度は、図５５に符号４５５で示されるように内向きであるか、或いは、図５６に符号４５６で示されるように外向きである。導波路は、一方の端に内向き切断部を有し、もう一方の端に外向き切断部を有する。必要に応じて、上記の如く、金属のパッチがより正確なレーザ切断部をえるためにレーザ切断部位毎に形成される（図２８の層１６１を参照のこと）。このとき、ベベル構造エッジは、簡単なプラズマエッジング工程でクリーニングされ、反射金属若しくは反射材料の層４５８が、外向きレーザ切断部４５６によって残されたベベル構造エッジの上に堆積される。電気経路及びパッドがクラッド層２３の上面に予め形成されている場合、レーザ切断動作及び一様な堆積工程が行われる前に、最初にフォトレジストリフトオフ層を経路及びパッドの上に形成することが望ましい。
【０１６２】
内向き切断部のベベル上に鏡面素子を形成するため、図５７及び５８に示されるように、第２の暫定的な基板４５２が上記の何れかの方法によって層３２０ａの上部に装着され、第１の暫定的な基板４５０が除去される。図５７に示された実施例の場合に、粘着層４５３は、第２の暫定的な層４５２と層３２０ａとの間にある。ベベルは簡単なプラズマエッチングによってクリーニングされ、反射金属若しくは反射材料の層４５７によって被覆される。電気経路及びパッドは層３２０ａの底側面に形成される。層３２０ａはかくして完成し、ＩＣチップ層３５０或いは活性部品層３２０ｂに組み付けられ、次いで、第２の暫定的な基板４５２が除去される。内向き切断部のベベルに鏡面素子を形成する別のアプローチによれば、反射金属は、第２の暫定的な基板が装着される前に、直接電解めっき、無電解めっき、直接めっき、又は、高圧ＣＶＤ（１０ミリトール乃至１００ミリトール）を用いて内側面に堆積させられる。直接電解めっきの場合に、シード層が存在しなければならない。無電解めっきの場合に、ポリマー材料の表面に適当な活性化及び触媒処置が施される。
【０１６３】
図４６乃至５８に示されたプロセスの変形例として、導波路は、レーザ切断ではなく、コア層２４のプラズマエッチングによって画成される。コア層が形成され、硬化された後（図５２）、クロムを含むような粘着層が層２４に形成される。厚いフォトレジスト層が粘着層に形成され、導波路４５４が形成されるべき場所を定めるようパターニングされる。クロム粘着層の露出部分は、クロム用の高速化学腐食液によって食刻され、得られた構造体は、図５９及び６０に示されるように、層２４の露出部分を除去するためプラズマエッチングされる。導波路に光の漏れが生じないことを保証するため、好ましくは、下側クラッド層２１の中まで少しだけ余分にエッチングされる。プラズマエッチングの後に、残りのフォトレジスト層及び粘着層が除去され、クラッド層２３が形成され、硬化される（図６０）。残りの処理工程は、図５５乃至５８に示されているように実施される。
【０１６４】
上記のように、他のプロセスの場合に、コアは受光材料により構成され、光照射によって硬化される。この場合、コアパターニングは、ＲＩＥプロセスではなく、パターン化された露光プロセスによって行われる。この場合、ＲＩＥ技術のレーザ切断の他に、特願平８−２６２２６５号明細書に記載されているような傾斜したリソグラフィ露光技術がベベル構造エッジを作製するため使用される。フォトマスクを介した直接的な露光は、プロセスの簡単化のため好適である。しかし、表面がソフト硬化後に十分に適当であるならば、金属マスクがフォトマスクとして作用するよう表面に形成される。さらなる平坦化が求められる場合、上側クラッド層が形成された後に、ＣＭＰが行われる。
【０１６５】
一般的に、図５５に示された内向き切断部の鏡面よりも、図５６に示された外向き切断部の鏡面を製作する方が簡単であるが、両方のタイプの鏡面構造を経済的に製作できることが望ましい。図５５及び５６を参照するに、内向き断面部及び外向き断面部の両方の鏡面は、互いに鏡像である台形を画成する。図５６の台形状表面の上面が光電子基板に装着された場合、装着された光電子基板上で内向き切断部の鏡面として作用する。したがって、外向き切断部の鏡面として製作された鏡面は、図５６に示されるように、図５８の内向き切断部の鏡面として機能する別の光電子表面に装着される。この方法によって、内向き切断部の鏡面を有する多層光電子基板を製作する高歩留まりプロセスが容易に実現される。
【０１６６】
図６１乃至６５には、活性部品層を導波路層に追加する方法の一例が示されている。図６１乃至６５に示された導波路層及びバイアポストは、例えば、図４３乃至５０及び図５１乃至６０を参照して説明した方法で作製される。図５７に示された導波路層３２０ａから始めて、切断部４５５及び４５６により作成されたボイドは、通常、ポリマー材料である材料によって充填され、表面が平坦化される。電気経路及び相互連結パッドはクラッド層２１の露出面上に形成され、バイアポストは、先に説明したバイア形成工程の電気めっきにより形成される。この工程の結果は図６１に示されている。次に、図６２を参照するに、ＶＣＳＥＬ発光デバイス３６は基板上に裏返しに配置され、電極は金属拡散ボンディングによって対応したクラッド層２１上のパッド３３２及び／又は経路３３０に接合される。高温アンダーフィルは、好ましくは、発光デバイス３６の下側に施される。受光素子デバイスのような他のデバイスは、同様に取り付けられ、処理されるが、視覚的な明瞭さのため図示されていない。このように図６２に配置された各デバイスは、導波路の端、若しくは、縦型ビームスプリッタの分岐で鏡面構造４５８の上に重なる活性領域を有する。
【０１６７】
図６３を参照するに、ポリマー層２５は、デバイス３６及びバイア３３３をポリマー材料の膜に封止するため表面上に形成される。ＳＯＬＮＥＴプロセスによって縦型導波路を形成するため有効なクラッド材料、コア材料、ポリイミデ、エポキシ、紫外線硬化可能エポキシ、及び、光屈折材料を含む任意のタイプの材料が使用される。層２５は、必要に応じて硬化され、バイア３３３の上部を露出し、層２５をより平坦化し、場合によっては、部品への付加的な電気接点を作成するような必要があれば、層２５に埋め込まれたデバイスの表面を露出させるため研磨される。これらの工程の結果は図６４に示されている。次に、図６５に示されるように、電気経路及びパッドは研磨された層２５の上面に形成される。経路は、既に説明したいずれのパッド／経路形成工程を用いて形成しても構わない。活性基板３２０はかくして形成され、寸法制御のための暫定的な基板４５２を用いて、ＩＣチップ層３５０又は、導波路層のような他の活性層、若しくは、チップに組み付けられる。この組立は、上記のいずれの方法を用いて行っても構わない。組立後、暫定的基板４５２は上記の何れかの基板解離方法によって除去される。
【０１６８】
或いは、図６１乃至６８に示されたような形で導波路層を活性デバイス層の上に積層してもよい。この場合、ＶＣＳＥＬは表向きに配置されるべきである。さらに、導波路層、活性デバイス層、チップ層のような種々の層の組合せが、図４３乃至６５に示された何れかの工程の組合せによって積層される。
【０１６９】
図５９乃至７７についての説明
既に説明したように、チップ上に予め構築され、導波路材料の屈折率よりも高い屈折率を有するスイッチデバイス又は横型発光デバイスを使用するとき、ある種の場合に、導波路とチップデバイスとの間に良好な光カップリングを実現するため、デバイスの幅を導波路の幅よりも狭くすることが推奨される。導波路とチップデバイスの間の高カップリング効率は、多数の電子光プロセスの効率を高めるので望ましい。例えば、高いカップリング係数によって、光モードはスイッチ／変調器と強く相互作用するので、より低電圧のスイッチ及び変調器を使用することができる。活性デバイスのデバイス幅を狭くと、デバイス容量が減少するので、より高速の動作を実現できるようになる。同じ理由から、チップ部品のたかさを導波路の高さより低くし、チップを導波路の中心に配置することが望ましい。活性デバイスの厚さを減少させることにより、デバイス内の電界が大きくなるので、低電力（電圧）動作が可能になる。高さを低くしてチップの中心を位置決めする工程については後述するが、この工程は上記の作製工程に組み込んでも構わない。図６７は望ましい結果の平面図であり、図６８は望ましい結果の断面図である。高い屈折率を有するチップ形式の４個のスイッチデバイス２６ａ−２６ｄは、大きい幅と厚さを有する４個の対応した導波路２４ａ−２４ｄと直線状に接続される。導波路２４ａ−２４ｄとデバイス２６ａ−２６ｄとの反射を減少させるため、デバイス２６ａ−２６ｄの端は徐々に細くなるようテーパが付けられる。最適なカップリングのためのこのテーパの量と、各デバイスと導波路２４の間の幅の減少量は、屈折率の差に依存する。最適カップリングのため必要な値は、光学的なシミュレーションによって非常に良く計算される。図７６及び７７は、スイッチデバイス２６ａのチップが導波路２４ｂの高さよりも低い高さを有し、チップの中心が導波路の中央に位置決めされている様子を示す断面図である。中心の位置決めは、下側クラッド層２１ａの上に形成されたクラッド層２１ｂのペデスタルによって行われる。
【０１７０】
図６６を参照して、図７４乃至７７に示された構造体を作製する工程の一例を説明する。ベース基板１２から始めて、第１のクラッド層２１ａがベース基板１２の表面に形成され、硬化される。クラッド層２１ａは上記のいずれのクラッド材料により構成されても構わない。次に、第２のクラッド層２１ｂがクラッド層２１ａの上に形成される。このクラッド層は、感光クラッド材料を含む上記のいずれのクラッド材料でもよい。クラッド層２１ｂが硬化される前に、前例の作製方法で行われたようにデバイスチップ２６がクラッド層２１ｂに接着される。層２１ｂは、ソフトベーク処理され、ポリマークラッド層をフッ素化するため使用された溶媒が除去される。これらの工程の結果が図６７の断面図と図６８の平面図に示されている。クラッド層２１ｂが感光材料ではない場合、好ましくは、この時点で硬化される。これらの工程中に、適切な電極構造体が上記の如く層内に形成され得るが、電極構造体を形成する工程は省略されている。しかし、当業者は、電極構造体の形成工程を上記の作製工程に容易に組み込むことができるであろう。
【０１７１】
このプロセスの段階で、チップ２６は、個々のデバイス２６ａ−２６ｄを画成するようにパターニングされた大きい材料片である。これは、クラッド層２１ｂ及びチップ２６の上部にフォトレジスト層を形成し、フォトレジスト層をパターン露光、現像し、個々のデバイス２６ａ−２６ｄが形成されるべき場所にチップ２６上にフォトレジストのパッチを残すことによって行われる。チップ２６の露光部分は、適当な腐食液によってエッチングされ、個々のデバイスが画成される。これらの工程の結果は、図６９の断面図と図７０の平面図に示されている。このパターニング及びエッチング工程は、チップデバイスにテーパを付ける。チップ２６が多層構造体である場合、異なる腐食液を使用する複数のエッチ露光段階が必要になる。
【０１７２】
クラッド層２１ｂが感光材料を含む場合、フォトレジスト層のパターン露光は、充分に長い露光を用いることによって、チップ２６の下側を除くクラッド層２１ｂのすべての部分をパターニングすることができる。この場合、クラッド層２１ｂの部分は、フォトレジスト層の現像工程で除去される。しかし、これは有害な結果ではない。必要に応じて、フォトレジスト層が完全に露光され、クラッド層２１ｂが不完全に露光されるように、露光工程のエネルギーを調節することができる。また、この段階でクラッド層２１ｂが露光されないように携帯型等角マスキング構造体を使用してもよい。
【０１７３】
次の工程として、パターンニングされたデバイス２６ａ−２６ｂの下側を除くクラッド層２１ｂのすべての部分は除去される。層２１ｂが感光性である場合、これは、化学放射線を一様に露光し、クラッド層２１ｂが保持されるべき場所に放射線が衝突することを阻止するため個々のチップ２６ａ−２６ｄを使用することによって実現される。クラッド層２１ｂは、次に現像、硬化される。これによって、層２１ｂのセルフアライメントされたパターニングが行われる。これらの工程の結果は図７１の断面図に示されている。前のパターニング工程で個々のチップ２６ａ−２６ｄの上部に残されたフォトレジスト材料は、この一様な露光を受け、現像溶液、場合によってはクラッド層２１ｂの現像工程で使用される現像液によって除去される。フォトレジスト層及びクラッド層２１が適合しない化学的性質を有する場合、バリア層が二つの層の間に形成される。バリア層は、好ましくは、不透明であり、フォトレジスト層がデバイス２６ａ−２６ｄをパターニングした後に除去される。クラッド層２１ｂは、上記と同様に、一様な露光によって画成される。クロム又はタングステン層がバリア層として使用される。
【０１７４】
クラッド層２１ｂが感光材料を含まない場合、望ましくないクラッド層２１ｂの部分は、個々のチップをエッチングマスクとして用いるプラズマエッチングによって、必要に応じてフォトレジストパッチと共に除去される。この場合、余分なフォトレジストはエッチング工程後に除去される。エッチング時間は層２１ｂだけをエッチングするよう制御可能であるが、層２１ｂが形成される前にプラズマエッチ・ストップ層を層２１ａの上に形成し、プラズマエッチング工程によって層２１ｂが画成された後にプラズマエッチ・ストップ層を除去してもよい。このストップ層のため、クロム層を使用できる。
【０１７５】
このプロセスの次の工程は、図７２に示されるように、得られた構造体の上にコア層２４を形成する。このコア材料は、図７４の平面図と図７３の断面図に示されるように、導波路を画成するためパターニングされる。感光材料又は光屈折材料及び光照射を含む上記のいずれのパターニング方法を使用してもよい。導波路の端は、好ましくは、デバイス２６ａ−２６ｄのテーパ側に接し、又は、テーパ側に部分的に侵入する。次の工程で、図７６に示されるように、クラッド材料の層２３が構造体の上に形成され、硬化される。経路、パッド、鏡面素子、ビームスプリッタ素子、及び、上記の他の特徴を形成するための付加的な処理工程は、この段階で行われる。
【０１７６】
次の工程として、デバイスの上部電極、バイア、及び、層の上面の電気経路が形成される。この層は、別の支持用基板に取り付けられ、元の基板１２は取り外される。デバイスの底側電極、バイア、層の底面の電気経路を形成するため、裏側処理が行われる。
【０１７７】
金属電極が第２のクラッド層２１ｂの上部若しくは内部に形成されたとき、ミニチップがこれらの金属電極に配置され、先に説明した金属拡散、金属ボンディング技術、ＴＬＢ、及び、はんだボンディングによって金属電極に接続される。また、金属電極がミニチップの表面に形成された場合、１個以上のチップの電極がクラッド層２３の上面に形成された金属パッドに接着させられる。これにより、電気的接続及び物理的取付の両方が得られる。さらに、ミニチップへの信号が対向面上の経路から得られる場合に、面間のバイアは、よりコンパクトな接続配置が得られるように接続パッドの下側にある。これによって、ミニチップへの電気接続を作成するために表面積を効率的に利用できる。
【０１７８】
図７２に示されたコア層被覆工程において、選択的なクラッド層がコア層の上に被覆され得る。コア層が部分的又は完全に硬化した後、選択的なクラッド層が被覆され、ソフト・アンド・フル硬化される。コア層の厚さが光電子デバイスの高さよりも僅かに大きい場合、研磨された表面はクラッド層内にある。この２層アプローチは、コア層とクラッド層の間の境界面の平坦さを改善し、光散乱損失を減少させる。或いは、光散乱損失は、ＣＭＰプロセスが上側クラッド層の形成後に行われた場合に削減される。
【０１７９】
別のプロセスの変形例では、１回以上のＣＭＰ工程は、ＣＭＰ平坦化表面からの光モード散乱と関連した光散乱損失を減少させるため削除される。光照射によて硬化されるような感光導波材料が使用されるとき、コア層付近のＣＭＰ平坦化は不要である。図７２に示された工程後、導波路パターニングは、パターン化された光照射によって行われる。平坦化工程は、必要に応じて上側クラッド層が形成された後に行われる。
【０１８０】
コアパターニングプロセスの別の変形例として、ミニチップは、ミニチップを図６７のクラッド層２１ｂに取り付ける前のコア及びクラッド構造体を含む。この場合、チップ２６、デバイス２６ａ−２６ｃは、図７５及び７７に示されるように、素子２６’、２６ａ’、２６ｂ’及び２６ｃ’によって置き換えられる。これには、幾つかの利点がある。屈折率プロファイルは、ミニチップのエッジに向かって制御される。特に、チップコア及びチップクラッドの屈折率は、非常に接近させること（屈折率の差を小さくすること）が可能であり、これにより、ミニチップの両方のエッジで導波路への光カップリングの効率を高めるためビームスポットサイズを容易に拡大することができる。
【０１８１】
図１２乃至２１、図６６乃至７６、図８３乃至９０、及び、図９１乃至９８に示された実施例は一例に過ぎず、当業者は、特定のアプリケーションの要求に従って、これらの実施例及びその他の実施例、並びに、本発明を実現する装置と方法に関係したすべての実施例の本質的な面を組み合わせることが容易である。
【０１８２】
図６６乃至７６に記載された方法は、多数の非エピタキシャル膜と共に使用することができる。例えば、ＴｉＯ2、ＷＯ3、ＳｉＮx、又は、Ｓｉ膜のような高屈折率膜を同じ方法で埋め込むことができる。これらの膜は、Ｓｉ、金属、又は、ポリマー基板のような選択的に除去可能な基板を用いてリフトオフされた膜として得ることができる。高屈折率導波路は、光遅延ラインとしても使用される。希金属ドープトガラス膜が埋め込まれた場合、光増幅器として使用される。ルミネッセンス膜、光屈折膜、非線形光学膜のような他の光学膜は、図６６乃至７７に示された方法を使用して光導波路として同様に組み込むことができる。埋め込まれた膜の屈折率がコア材料よりも大きい場合、コア材料は層２１ｂのために使用してもよい。この場合、埋め込まれた膜（図７３）の上のコア層のエッチングは不要であり、上側クラッド層は図７２に示された工程の後に被覆することが可能である。
【０１８３】
上記製造プロセスは、活性光電子デバイスを含み、導波路層を含まない膜を製作するために使用してもよい。図１５５には、デバイスが埋め込まれた光電子膜を製作するプロセスの一例が示されている。電気パッド、電気ライン及び電極は、基板上に形成される（図１５５の（ａ））。薄膜デバイスは基板上の金属パッド／ラインに配置される（同図の（ｂ））。薄膜デバイスは、ＥＬＯプロセスを用いて製作される如何なる薄膜デバイスでもよい。ポリマー膜は基板を被覆するため使用され、薄膜デバイスをポリマー中に埋め込む（同図の（ｃ））。ポリマーは、次に、研磨によって薄膜デバイスのレベルまで平坦化される（同図の（ｄ））。表面コンタクトパッド及びバイアは、平坦化されたポリマー上に形成される（同図の（ｅ））。光電子膜の基板は、光電子デバイスが導波路層のような別の層に取り付けられる前（同図の（ｆ））若しくは後（同図の（ｇ））に除去される。或いは、薄膜デバイス配置工程の後にバイアポストを作製し、その後に、埋め込み、平坦化、コンタクトパッド形成の工程を続けてもよい。さらに別の選択として、バイアの形成方法とは無関係に、バッファポリマー層を基板、パッド、電気ライン及び電極の間に挿入してもよい。また、電極を含まない薄膜デバイス（例えば、エピタキシャル層）を使用することが可能である。この場合、デバイスは、金属パッドの代わりにバッファポリマー層に配置される。上部電極を形成するメタライゼーション工程、及び／又は、他のデバイス処理工程（例えば、イオン注入、拡散）は、ポリマー被覆工程の後に行うことができる。デバイスの底側のメタライゼーションは、裏側処理によって行われる。このアプローチは、ポリマー硬化中の金属拡散及びデバイス劣化を減少させる。
【０１８４】
図７８乃至８１に関する説明について
マルチチップモジュール相互連結構造について更に説明する。これらのモジュールは上記の製作方法によって製作することができる。図７８に示されたフリースペース（自由空間）光相互連結システムにおいて、光信号は２枚の積層されたボード５０１と５０２の間の自由空間を伝達される。積層された各ボード５０１及び５０２は、光を空気の区画、すなわち、自由空間を介して対向した受光素子５０８に伝達する複数の光スイッチ５０６を有する。各光スイッチは導波路５０３によって光パワーが供給され、導波路５０３はパワーをスイッチ５０６の一方の表面と格子ビームスプリッタ５０４を有する。光は光デバイス（例えば、電子吸収若しくは電子光材料のミニチップ）の一方の表面に垂直に入射し、光デバイスの反対側の表面から垂直に出射する。光がボード５０１及び５０２から出る前に、材料層５１０に形成されたマイクロレンズ５１１を通過する。光は、受光素子デバイス５０８に入射する前に他のマイクロレンズを通過する。マイクロレンズは層５１０のバルク材料よりも高い屈折率を有する材料の一区画であり、光が放射されるとき、及び、光が集められるときに、光を集束させる機能がある。マイクロレンズはそれだけで使用してもよいが、必要に応じて、マイクロレンズの光学的焦点を調節するため他の光素子をボード５０１と５０２の間に挿入してもよい。
【０１８５】
マイクロレンズは、好ましくは、光屈折材料（例えば、デュポン社から入手できるポリガイド(Polyguude)）のシートを使用し、マイクロレンズを形成するための書き込みビームによってそのシートを露光することにより、ＳＯＬＮＥＴプロセスによって作製される。層５１０の表面から見たときの各マイクロレンズの断面は、円形若しくは矩形である。層５１０の表面は、光カップリングを改善するため反射防止材料によって被膜される。また、マイクロレンズの屈折率に近い屈折率を有する光学材料が光カップリングを改善するためボード５０１と５０２の間に設けられる。
【０１８６】
ボード５０１と５０２の層は、上記のプロセスに従って、別々に作製され、次に、一つに積層される。各層の間には、デバイスとマイクロレンズの間の光カップリング、並びに、パワー導波路５０３と光スイッチ５０３の間の光カップリングを改善するため、ボンディングシート若しくはアンダーフィルが使用される。これらの層は、勿論、図７９に示されるようにボード５０１及び５０２によって一体的に形成してもよい。
【０１８７】
図７８乃至７９に示された実施例と、図３７乃至４２に示された実施例との間の主要な相違点は、送信器としてＶＣＳＥＬの代わりに縦型光スイッチ（若しくは光変調器）が使用されることである。しかし、マイクロレンズアレイは、光をこのアプリケーションにおける光スイッチ５０６に結合するため任意の技術と組み合わせて使用される。例えば、光電源をスイッチ５０６に結合するため格子を使用する代わりに、４５°の鏡面を使用してもよい。或いは、図３９乃至４２に示されるような形で分岐した導波路は、光スイッチ５０６に光を結合するために使用され得る。縦型光スイッチ５０６は、電子吸収変調器のような多数のスイッチ構造体を含む。
【０１８８】
この概念は、図８０に概略的に示されるように活性層３２０とＩＣチップ層３５０の積層に縦型光接続を形成するため拡張される。図８０によれば、ＶＣＳＥＬ、受光素子、及び、変調器のような活性部品は、説明の便宜上省略されているが、縦型カップラーを備えた基板内に含まれる。図８０に示されるように、一つの実現可能な方法として、層は光反射材料から作製される。ＳＯＬＮＥＴプロセスは、互いに積層されたときに縦型導波路、或いは、いわゆる光学ｚ接続を形成する縦型マイクロレンズを製作するため使用される。光屈折材料から作られたボンディングシートは、活性層３２０ｂ、導波路層３２０ａ、及び、ＩＣチップ層３５０を一体的に積層するため使用される。各層に光学ｚ接続を製作するため、他の方法をＳＯＬＮＥＴに加えて適用してもよい。
【０１８９】
縦型光接続は、図８１に示されるように、活性基板７０５の組の両側に結合された別々のユニット７１０として構成してもよい。活性基板７０５は図３７に示された形式でもよい。ユニット７１０は、ｚ方向に形成された複数の縦型導波路を有し、基板７０５のエッジで導波路に光結合する。ユニット７１０は、図８２に示されるような製造工程のシーケンスを使用して作製してもよい。屈折性材料（例えば、ポリガイド）の複数のシートから始めて、ボンディングシートの短い区画がシートの左側エッジに取り付けられる。これらのシートは一体的に接着され、書き込みビームを用いてＳＯＬＮＥＴプロセスが光屈折シートの右側エッジに適用され、縦型導波路が形成される。次に、シートが硬化され、基板７０５に組み立てられる。
【０１９０】
図１１８乃至１２０には、別の光電子３次元（ＯＥ−３Ｄ）スタック構造が示されている。チップは、光相互連結を形成するため能動デバイス膜及び受動デバイス膜を含む多数の異なる光電子膜基板構造体に組み込まれる。
【０１９１】
図１２１は、本発明において、多層ＯＥ基板を作製するため複数のＯＥ膜が光学ｚ接続を用いて積層される様子を説明する図である。図１２２乃至１２５に示されるように、スタック構造は、多数の異種の膜を含む。図１２２に示されるように、ＯＥ膜は、付加的な電気ライン、パッド、バイア、電圧面、及び、グランド面を含む受動ポリマー導波路により構成される。図１２３に示されるように、ポリマー膜は、付加的なメタライゼーションを含むポリマー膜に埋め込まれた光電子デバイスを有する。能動光電子デバイスには、ＶＣＳＥＬ、光変調器、光スイッチ、光増幅器、波長フィルタ、チューナブルフィルタ、波長変換器、受光素子、ドライバチップ、増幅器チップ、ＬＳＩ、光部品、抵抗、コンデンサ、及び、その他の電気部品のような上記のあらゆるデバイスが含まれる。複数の部品が集積化されたミニチップを埋め込んでもよい。図１２４に示された実施例の場合に、受動導波路及び能動光電子デバイスは、付加的なバイア及びコンタクトメタライゼーションと共に一つの膜に集積される。図１２４には、導波路、ＶＣＳＥＬ及び受光素子を含む第１の実施例が示され、図１２５には、導波路に接続された光変調器及び受光素子が示されている。さらに複雑な多層導波路は、図１２２、１２４及び１２５の実施例に含まれている。
【０１９２】
電気的及び光学的ｚ接続を用いて異なるＯＥ膜タイプを積層する能力によって、多数のパッケージ構造が得られる。図１２６乃至１２９には、膜光リンクモジュール（ＦＯＬＭ）の側面図が示されている。ＦＯＬＭ構造は、他のボード又は他のシステム素子に接続されるべきチップ、ＣＳＰ又はＭＣＭから光信号を簡便に取り出すことが可能であり、システムエンジニアは、チップのモジュールを多様な形式で光リンクする柔軟性が得られる。図１２６に示されるように、導波路、ＶＣＳＥＬ及び受光素子を含む光電子膜（ＯＥ−膜−ＤＷ）は、電子−光変換及び光−電子変換のため使用される。集積ドライバを含むＶＣＳＥＬと、集積増幅器を含む受光素子を使用してもよい。ファイバアレイ、イメージガイド、又は、導波路アレイは、コネクタを用いて、光電子膜の端で導波路と接続され、他の素子への光リンクを形成する。ＶＣＳＥＬは、チップの出力に応答して、光リンク（ファイバアレイ、導波路アレイ、又は、イメージアレイ）を介してＯＥ膜に接続されたボード若しくはユニットに伝達される光信号を放出する。ファイバアレイ、イメージガイド、又は、導波路アレイは、好ましくは、ボード及び／又はユニットの間で光相互連結を行うため、他のボード又はユニットと接続される。逆に、ＯＥ膜の外側から光リンクを介して導波路に接続された光信号は、ＯＥ膜内の受光素子によって受信される。光信号は電気信号に変換され、チップに入力される。
【０１９３】
図１２７に示されるように、同じ機能は、受動導波路基板（ＯＥ−膜−Ｗ）を、能動ＯＥデバイス（ＯＥ−膜−Ｄ）だけを有する他の基板とインターポーザー（介挿物）の形で積み重ねることによって実現される。ＶＣＳＥＬは、チップ出力に応じて、電子光変換機能を実現し、一方、受光素子は、受信された光信号に応じて、光電子変換機能を行う。図１２８には、膜光リンクモジュール（ＦＯＬＭ）の一実施例が示されている。この膜光リンクモジュールでは、導波路と、ＶＣＳＥＬと、受光素子とを備えたＯＥ基板（ＯＥ−膜−ＤＷ）は、チップが実装されたＭＣＭの下側にある。図１２９には、受動導波路膜（ＯＥ−膜−Ｗ）と能動ＯＥデバイス膜（ＯＥ−膜−Ｄ）とが相違している点を除いて図１２８の実施例と類似した膜光リンクモジュールの実施例が示されている。
【０１９４】
図１２８に示された構造体において、ＯＥ膜は、基板の端の下に延びる左側のエッジを具備しない基板の上に積層される。図１２６、１２７、１２９及び１３４で使用されている横型光コネクタは、ＯＥ膜への縦型２次元光コネクタによって置き換えられる。縦型コネクタは、ＯＥ膜の導波路を２次元（２Ｄ）ファイバアレイ（又は、ファイバイメージアレイ）の端に接続する。縦型コネクタの場所において、縦型カップラー（例えば、鏡面）が、ＯＥ膜内の光信号を２Ｄファイバアレイの方に向けるため、或いは、逆向きにＯＥ膜内に形成される。２Ｄファイバアレイ内の複数の導波路コアの端は、縦型コネクタの接続面で終端し、各導波路コアの端はＯＥ膜内の対応した縦型コネクタの上に設けられる。このタイプの面法線カップリングは、殆どの並列相互連結の場合に有効であり、このタイプのアプリケーションに好適である。この面法線カップリングは、ＯＥ膜が２Ｄファイバアレイ（若しくは、ファイバイメージガイド）に光結合されている本発明のあらゆる実施例と共に使用することができる。
【０１９５】
上記の通り、図３５乃至４２、及び、図１１９乃至１２０に記載されたスタック構造は、膜光リンクモジュール構造を作製するため使用される。例えば、図１２６及び１２８の場合、ドライバ／増幅器チップ層は、ＯＥデバイス（例えば、ＶＣＳＥＬ、フォトダイオード、変調器など）と、チップ若しくはＭＣＭモジュールの入出力端子との間の境界面として機能するようにＯＥ−膜−ＤＷの上に積層され得る。図１２７及び１２９の場合に、ドライバ／増幅器チップ層はＯＥ−膜−Ｄ上に積層され得る。どちらの場合も、ＯＥ−膜と、ドライバ／増幅器チップ層は、ｚ接続（ラミネーション）プロセス、若しくは、ビルドアッププロセスによって積層することができる。勿論、ドライバ／増幅器チップ層は、例えば、ドライバ回路、増幅器回路、バイアス回路、温度安定化回路、スキュー補償回路、同期回路、並びに、その他の適当な回路のような任意の補助回路を含み得る。また、チップ及びＯＥデバイスは、同じ層（ＯＥ−膜）に共存してもよい。
【０１９６】
電気入出力端子間と、電子光或いは光電子変換部品との間の距離は、従来の光リンクモジュールにおける距離よりも短縮される。このため、相互連結性能が改善される。さらに、従来の光リンクモジュールでは、余分な空間が必要とされる。本発明の膜光リンクモジュール構造の場合に、余分な空間は殆ど必要とされない。
【０１９７】
図１３０は、必要に応じて、信号スキューを緩和させるべく光路長を調節するため導波路を湾曲させることができるようにＯＥ膜の一部が十分な空間を有している、膜光リンクモジュール構造の平面図である。より詳細には、種々のチップ／領域、ボード、ユニット、若しくは、モジュールの出力から入力までの信号の移動時間が一致するように、導波路のルート、パス長を調節することが望ましい。他の導波路パラメータ（例えば、屈折率）を変更するような移動時間を調節する他の技術は、スキューを防止するため利用できる。
【０１９８】
図１３１の平面図及び図１３２の断面図に示されるように、コネクタは、好ましくは、信号をコネクタに容易に連通させる光調節機能を実施するためコネクタバッファを含む。例えば、コネクタバッファは、スポットサイズを調節し、導波路ピッチ（すなわち、導波路の間隔）を変更する。例えば、コネクタバッファは、湾曲した導波路パスを有するので、１個以上の平面状のポリマー導波路の１次元アレイを導波路の２次元アレイに接続することができる。図１３０に示されるように、可撓性基板領域の拡張部は、リボン状にパターニングされ、それぞれに複数の導波路が含まれる。複数のリボンはらせん状になり、その結果としてリボンの端は２次元導波路アレイを形成する。長さ５ｃｍのリボンの場合に、個々のリボンは、かなり小さい応力で９０°ずつ曲げられる。ポリマー膜の厚さは、約１０乃至２５０ミクロンの範囲内に収まることが好ましい。各リボンは、例えば、約３０乃至２５０ミクロンの範囲内のピッチで１２本の導波路を収容する。複数のリボンの端は、フレーム−コネクタの形に積み重ねられ、２次元導波路コネクタを形成するように研磨される。コネクタバッファの外側面は、好ましくは、外部光コネクタへのカップリングが容易に行えるように成形される（例えば、平面状表面とカップリングする表面を形成するため研磨、スライス、或いは、その他の成形処理をされる）。これにより、膜光リンクモジュールＦＯＬＭの導波路を、２次元ファイバアレイ及びイメージガイドのような多数の光カップラーに接続できるようになる。図１３３には、コネクタバッファ内の光信号が、アレイ状に配列された複数の導波路コアを含む２次元導波路アレイコネクタに回送される様子が示されている。コネクタバッファは、好ましくは、光調節機能を実行するので、光電子膜の複数の導波路は、２次元光コネクタのような市販されている光コネクタに光学的に結合される。古河電工製のＭＴコネクタは、好ましいマルチファイバコネクタの一例である。コネクタバッファは、本発明による膜光リンクモジュール構造に波長分割多重化機能を付加するため、波長マルチプレクサ（ＭＵＸ）及び波長デマルチプレクサ（ＤＥＭＵＸ）などのような波長分割多重化（ＷＤＭ）機能を含む。図１２８に示された面法線の場合に、上記の機能及び部品と同じ機能及び部品が使用される。
【０１９９】
図１３４には、高速膜光リンクモジュールの一実施例が示されている。高速光変調器は、外部入力光から光信号を発生させるためチップの出力によってドライブされる。光変調器は、ＶＣＳＥＬよりも低い電流散逸及び低い電力散逸で動作し得る。高い光信号レベルでは、高速及び低熱発生タイプの増幅器／ドライバを含まない光電子基板（ＯＥ−ＡＤＬＥＳ）を使用することが好ましい。ＯＥ−ＡＤＬＥＳの場合に、光変調器はチップの出力と適合する電圧ドライブ特性を有するので、光変調器はチップ出力によって直接的にドライブされる。したがって、付加的なドライバは、チップから変調器をドライブするために必要とされない。さらに、入力光パワーを増加させることにより、受光素子における光信号は充分に強くなるので、受光素子増幅器を省略してもよい。参考のため引用する１９９８年１０月１２〜１５日に千歳で開催された第８回Iketani  Conference,  第４回International  Conference  On  Organic  Nonlinear  Optics(ICONO'4)おいて発表されたヨシムラ他による“Optoelectronic  Amplifier/Driver-Less  Substrate,  OE-ADLES,  For  Polymer-Wavegude-Based  Board  Level  Interconnection-Calculation  Of  Delay  And  Power  Dissipation”には、ＯＥ−ＡＤＬＥＳ装置及び方法が記載されている。ＯＥ−ＡＤＬＥＳは、光電子基板のコスト及び複雑さを増大させるドライバと増幅器を省略でき、かつ、ドライバと増幅器に起因する信号遅延が減少させる点で好ましい。
【０２００】
膜光リンクモジュールは、多数の光電子膜基板が積層された構造体により構成される。図１３５乃至１３７には、膜光リンクモジュール（ＦＯＬＭ）構造体の好ましい一実施例の細部が示されている。図１３５はＦＯＬＭ構造体の側面図であり、図１３６はＦＯＬＭ構造体の全体の上面図であり、ＦＯＬＭ導波路を市販されているＭＴコネクタに接続するスポットサイズコンバータが設けられている。図１３６に示されるように、１６個のＭＴコネクタ出力の一つずつに１２本のＦＯＬＭ導波路が繋がるので、ＦＯＬＭ内で光信号を通信する１９本のチャネルが存在する。市販されているＭＴのコアは、６２．５ミクロン×６２．５ミクロン、５のコアを有するので、長さ５ｃｍのＦＯＬＭは、（コア寸法が１５ミクロン×１５ミクロンの）光電子導波路のスポットサイズを徐々に増大させ、ＭＴコネクタに効率的に結合するように導波路を変形するコネクタバッファとして機能する。面法線カップリングの場合に、リボンの代わりに、２次元アレイコネクタ（例えば、１６×１６＝２５６）を、基板にしっかりと積層されたＯＥ−膜に取り付けることが可能である。
【０２０１】
図１３７の（ａ）及び（ｂ）には、好ましい製造方法によって、金属被覆処理された４５°の鏡面によって導波路に電気的及び光学的に接続されたＶＣＳＥＬが得られる様子を説明するＦＯＬＭ構造体の一部の詳細が示されている。図１３７の（ａ）及び（ｂ）からわかるように、ＶＣＳＥＬのＡｕコンタクト層の一部分は、鏡面金属被膜に電気的に接続され、ＶＣＳＥＬへの電気接続が容易に行えるようになる。約１０ミクロン×１０ミクロンのオーダーの面積を有するＶＣＳＥＬの発光窓は、光が金属被覆された鏡面上に衝突し、導波路内へ反射されるように向きを決められる。
【０２０２】
ＦＯＬＭ構造体の製造プロセスの一例は、好ましくは、アルミニウム基板、ガラス、水晶、又は、後で好適に除去され得る他の適当な基板の上に第１のポリイミデ膜を形成する工程を含む。第１のポリイミデ膜が形成された後、コンタクトパッド及び電極がポリマー層の表面上に堆積される。パッドはＶＣＳＥＬ及び受光素子を実装するためパターニングされる。エピタキシャルリフトオフＶＣＳＥＬ及び受光素子は、コンタクトパッドに載せられる。好ましくは、ＶＣＳＥＬをコンタクトパッドに接着するためＡｕ／Ｓｎ／Ａｕ金属拡散が使用される。第２のポリイミデ層若しくは他の適当なポリイミデ層はＶＣＳＥＬ上に被覆される。表面はＣＭＰによって平坦化される。導波路クラッドフッ素化ポリイミデ層（又は、紫外線硬化可能エポキシ層）が平坦化されたウェーハ上に形成される。次に、コア層が、堆積、パターニングされ、先の実施例に関して説明したように上側クラッド被膜内に埋め込まれる。４５°の鏡面は、ＲＩＥ及びレーザ溶融のような上記の何れかの製造プロセスに従って形成される。鏡面は次に金属被覆される。同じ金属被覆が好ましくはＶＣＳＥＬの電極及び／又はＶＣＳＥＬ用のパッド及び／又はバイアを接触させるため使用される。ポリイミデ層は、表面上に被覆され、必要に応じて、ＣＭＰで平坦化される。Ａｌ基板は次に除去され、第１のポリイミデ層は、光電子膜への接点及び／又はパッド及びバイアを作成するため除去若しくはエッチングされる。或いは、Ａｌ基板の除去は、光電子膜が別の基板に取り付けられた後に実行され得る。
【０２０３】
図１３８乃至１４５に示されるように、複数のチップ／ＣＳＰ／ＭＣＭが実装され、光電子介挿物（或いは、光電子インターボーザー）（ＯＥ−ＩＰ）、又は、上記の製造プロセスによって製作された光電子膜マルチチップモジュール（ＯＥ−ｆｉｌｍ−ＭＣＭ）を使用して電気的及び光学的に接続され得る。ＯＥ−ＩＰは、チップ、ＣＳＰ若しくはＭＣＭと、単層若しくは多層のＯＥ層の間に介挿され、好ましくは、少なくとも１個の他の素子への光接続を提供する。多数のＯＥ層は、既に説明した方法と同じ方法で構築され得る。ＯＥ層は、はんだボンディング、ＴＬＢ、ＷＩＴ、金属拡散、及び、米国特許第５，３３４，８０４号に記載された方法、コンダクティングペースト、又は、その他の積層プロセスによって積層される。一つの好ましいペーストラミネーションは、本願出願人に譲受され、参考のため引用される米国特許出願第０９／１９２，００３号明細書に記載されたＭＡＪＩＣペーストラミネーションである。
【０２０４】
本発明による光電子介挿物ＯＥ−ＩＰは、種々の方法でＯＥ−ＩＰに配置された多数の光源、及び／又は、受光素子若しくは他の部品、及び／又は、集積部品を含む。図１３８に示されたＯＥ−ＩＰの一実施例において、ＶＣＳＥＬ及び受光素子は、ＯＥ−ＩＰのポリマー膜に埋め込まれる。図１４１には、ＶＣＳＥＬの代わりに光源に接続された光変調器と送信器とを使用するＯＥ−ＩＰが示されている。光源は、ＯＥ層又はＯＥ−ＩＰ上の光源から供給される。光源は、図１４２に示されるように、光ファイバ、光ファイバアレイ、イメージガイド、又は、フレックス導波路アレイを介して、外部源から供給してもよい。適当な光変調器は、マッハ・ツェンダー・変調器、内部全反射スイッチ、デジタルスイッチ、指向性カップラースイッチ、若しくは、電子吸収（ＥＡ）変調器のような電子光デバイスを含む。
【０２０５】
図１４６には、ＯＥ−ＩＰ光相互連結がチップ／ＣＳＰ／ＭＣＭ実装面に対し図１３８及び１３９の場合とは反対側じ配置された例を示す図である。ＶＣＳＥＬ及びフォトダイオードは、底側層付近のＯＥ層に埋め込まれる。
【０２０６】
図１４３には、ＯＥ−ＩＰの両側に実装されたチップ／ＭＣＭへの光相互連結を備えたＯＥ−ＩＰの一例が示されている。ＯＥ−ＩＰはＯＥ層と併合してもよい。すなわち、ＶＣＳＥＬと受光素子は、底側面及び上側面の付近でＯＥ層内の埋め込まれてもよい。
【０２０７】
本発明のＯＥ−ＩＰは、他のＯＥ層と共に複数の形で使用される。図１４７及び図１３８はＯＥ−ＩＰの実施例であり、図１３９及び図１４８にはＯＥ−膜−ＭＣＭの実施例が示されている。図１４４及び１４５には、外部若しくはフレキシブル相互連結を有するＯＥ−膜−ＭＣＭが示されている。このフレキシブル相互連結は、ＯＥ−膜−ＭＣＭが並列光リンクモジュールとして使用できるようにする。図１４４及び１４５に示されるように、フレキシブル光コネクタは、少なくともＯＥ−膜−ＭＣＭのエッジに取り付けられる。フレキシブル相互連結は、例えば、光信号の光パワー源のカップリング、又は、他のＯＥ−ＩＰ又はＯＥ層へのカップリング手段を提供するなどの多数の目的のため有用である。しかし、フレキシブル相互連結は、膜光リンクモジュール（ＦＯＬＭ）又は光ジャンパーを形成するためにも用いられる。
【０２０８】
本発明は、図１４９及び１５０に示されているように、いわゆる「スマートピクセル」を製作するためにも使用できる。通常のスマートピクセルは、チップから他の素子への光電子通信を容易に行うため、チップ上にＶＣＳＥＬと受光素子のアレイを集積化する。しかし、従来のスマートピクセルは、製造コストが高く、歩留まり率が低い。図１４９に示されるように、ＶＣＳＥＬ及び受光素子のアレイが内部に埋め込まれたポリマー膜（ＯＥ−膜−Ｄ）は、スマートピクセルと同じ機能を実現するため使用される。チップへの別の電気パッドはバイアスを用いて作成される。図１５０に示されるように、スパートピクセルは、導波路が集積された活性光電子膜（ＯＥ−膜−ＤＷ）を使用して作製できる。スマートピクセルは、受光素子及びＶＣＳＥＬのアレイをポリマー膜内に埋め込み、次に、ポリマー膜をチップに電気的に接続することによって作製される。本発明のスマートピクセルは、従来のスマートピクセルよりも実質的に容易に作製し得る。ＯＥ−膜−Ｄは、従来のチップタイプのスマートピクセルチップ内のＶＣＳＥＬ／受光素子アレイと同じ役割を果たす。このＯＥ−膜は、比較的高価な半導体装置がＯＥ−膜−Ｄ内で必要とされる場所だけに配置される点が有利である。これにより、潜在的なコストの削減が得られる。さらに、ポリマー膜は、バイア、パッド及び電気ラインを容易に処理できるようにする。
【０２０９】
図１４３には、両側にパッケージングされたＯＥ−膜の一実施例が示されている。図１４３の（ｂ）の断面図に示されるように、第１の受動導波路基板は、光信号をＯＥバックプレーン層、すなわち、第２の受動導波路基板に伝達する。これによって、チップ又はＭＣＭは、各受動導波路の両側に接続される。図１４３の（ａ）の斜視図に示されるように、３次元モジュールを容易に作製できるようになる。好ましくは、要求された機械強度を３次元モジュールに与えるため必要に応じて付加的なサポート部材（図示されない）が使用される。
【０２１０】
本発明は、ＯＥ印刷回路基板又はマザーボードを含むように拡張することができる。図１５１に示されるように、ＯＥ印刷回路基板（ＯＥ−ＰＣＢ）は、好ましくは、４５°の鏡面光カップラーを用いてＯＥ−ＭＣＭに光学的に接続される。勿論、それ以外の光カップラーを使用してもよい。各チップの電気出力は、各ＯＥ−ＭＣＭ内のＶＣＳＥＬを制御する。一部のＶＣＳＥＬからの発光は、他の（ＭＣＭ内の）チップ、又は、同一チップ（チップ内）の別の光端子に結合される。しかし、他のＶＣＳＥＬからの光は、ＯＥ膜に対する裏面からＯＥ−ＰＣＢに接続され、ＯＥ−ＭＣＭのような他の素子との光通信が行えるようになる。
【０２１１】
図１５２には、ＭＣＭ内及びＭＣＭ間の光接続に使用されるスタック状のＯＥ膜構造体が示されている。発光素子及び受光素子を含む第１のＯＥ膜は、ＭＣＭ内光相互連結のため使用される。図１５２に示されるように、第１の膜は、例えば、４個のチップを光相互連結する。第１のＯＥ膜は第２のＯＥ膜にも接続される。第２のＯＥ膜は、ＭＣＭ間（例えば、ボード間）の光相互連結に使用される受動導波路を有する。同図に示されるように、第２の膜は、例えば、ボード上の４個の４チップＭＣＭを接続する。第１のＯＥ膜と第２の受動ＯＥ膜の導波路の寸法は、別々に最適化することができる。同図に示されるように、第２の受動膜内の導波路及びカップラーは、例えば、大きいビームスポットサイズに対応したより広いアパーチャを有する。好ましくは、受光素子アパーチャは、導波路カップラーのビームスポットサイズに応じて拡大される。適切な電気接続は電気ボードへのバイアによって作成される。
【０２１２】
図１５３及び１５４には、ＭＣＭ内及びＭＣＭ間（例えば、ボード内相互連結）のため使用されるスタック状のＯＥ膜構造体の別の実施例が示されている。図１５３及び１５４に示されるように、導波路、受光素子及び発光素子を組み込む活性膜の機能は、受動導波路膜と、能動デバイス膜との組合せによって実現される。これによって、図１５２に示された実施例よりも高い歩留まり率が得られる可能性がある。
【０２１３】
上記の説明では、特に実施例に関して本発明が説明されているが、本発明の範囲を逸脱することなく、本発明の開示に基づいて種々の代替、変更及び適応をなし得ることが当業者に明らかであろう。また、上記の通り、本発明は現時点で想到し得る最も実際的かつ好適な実施形態に関して説明されているが、本発明は、開示された実施例に限定されることはなく、特許請求の範囲に記載された事項の範囲内に含まれる種々の変形及び等価な構成を含むよう意図されていることに注意する必要がある。
【符号の説明】
【０２１４】
１ａ，１ｂ，１ｃ，１ｄ    ＩＣチップ
２    コネクタ
４    光ファイバ
１０    光電子相互連結基板
１２    ベース基板
２０    活性層
２１，２３    クラッド層
２４ａ−２４ｈ    光導波路
２６ａ−２６ｃ    光電子スイッチングデバイス
２７    電極
２８ａ−２８ｃ    受光素子デバイス
３０    電気経路
３２    電気接続パッド
【図１】
2011014932.tif 000003
【図２】
2011014932.tif 000004
【図３】
2011014932.tif 000005
【図４】
2011014932.tif 000006
【図５】
2011014932.tif 000007
【図６】
2011014932.tif 000008
【図７】
2011014932.tif 000009
【図８】
2011014932.tif 000010
【図９】
2011014932.tif 000011
【図１０】
2011014932.tif 000012
【図１１】
2011014932.tif 000013
【図１２】
2011014932.tif 000014
【図１３】
2011014932.tif 000015
【図１４】
2011014932.tif 000016
【図１５】
2011014932.tif 000017
【図１６】
2011014932.tif 000018
【図１７】
2011014932.tif 000019
【図１８】
2011014932.tif 000020
【図１９】
2011014932.tif 000021
【図２０】
2011014932.tif 000022
【図２１】
2011014932.tif 000023
【図２２】
2011014932.tif 000024
【図２３】
2011014932.tif 000025
【図２４】
2011014932.tif 000026
【図２５】
2011014932.tif 000027
【図２６】
2011014932.tif 000028
【図２７】
2011014932.tif 000029
【図２８】
2011014932.tif 000030
【図２９】
2011014932.tif 000031
【図３０】
2011014932.tif 000032
【図３１】
2011014932.tif 000033
【図３２】
2011014932.tif 000034
【図３３】
2011014932.tif 000035
【図３４】
2011014932.tif 000036
【図３５】
2011014932.tif 000037
【図３６】
2011014932.tif 000038
【図３７】
2011014932.tif 000039
【図３８】
2011014932.tif 000040
【図３９】
2011014932.tif 000041
【図４０】
2011014932.tif 000042
【図４１】
2011014932.tif 000043
【図４２】
2011014932.tif 000044
【図４３】
2011014932.tif 000045
【図４４】
2011014932.tif 000046
【図４５】
2011014932.tif 000047
【図４６】
2011014932.tif 000048
【図４７】
2011014932.tif 000049
【図４８】
2011014932.tif 000050
【図４９】
2011014932.tif 000051
【図５０】
2011014932.tif 000052
【図５１】
2011014932.tif 000053
【図５２】
2011014932.tif 000054
【図５３】
2011014932.tif 000055
【図５４】
2011014932.tif 000056
【図５５】
2011014932.tif 000057
【図５６】
2011014932.tif 000058
【図５７】
2011014932.tif 000059
【図５８】
2011014932.tif 000060
【図５９】
2011014932.tif 000061
【図６０】
2011014932.tif 000062
【図６１】
2011014932.tif 000063
【図６２】
2011014932.tif 000064
【図６３】
2011014932.tif 000065
【図６４】
2011014932.tif 000066
【図６５】
2011014932.tif 000067
【図６６】
2011014932.tif 000068
【図６７】
2011014932.tif 000069
【図６８】
2011014932.tif 000070
【図６９】
2011014932.tif 000071
【図７０】
2011014932.tif 000072
【図７１】
2011014932.tif 000073
【図７２】
2011014932.tif 000074
【図７３】
2011014932.tif 000075
【図７４】
2011014932.tif 000076
【図７５】
2011014932.tif 000077
【図７６】
2011014932.tif 000078
【図７７】
2011014932.tif 000079
【図７８】
2011014932.tif 000080
【図７９】
2011014932.tif 000081
【図８０】
2011014932.tif 000082
【図８１】
2011014932.tif 000083
【図８２】
2011014932.tif 000084
【図８３】
2011014932.tif 000085
【図８４】
2011014932.tif 000086
【図８５】
2011014932.tif 000087
【図８６】
2011014932.tif 000088
【図８７】
2011014932.tif 000089
【図８８】
2011014932.tif 000090
【図８９】
2011014932.tif 000091
【図９０】
2011014932.tif 000092
【図９１】
2011014932.tif 000093
【図９２】
2011014932.tif 000094
【図９３】
2011014932.tif 000095
【図９４】
2011014932.tif 000096
【図９５】
2011014932.tif 000097
【図９６】
2011014932.tif 000098
【図９７】
2011014932.tif 000099
【図９８】
2011014932.tif 000100
【図９９】
2011014932.tif 000101
【図１００】
2011014932.tif 000102
【図１０１】
2011014932.tif 000103
【図１０２】
2011014932.tif 000104
【図１０３】
2011014932.tif 000105
【図１０４】
2011014932.tif 000106
【図１０５】
2011014932.tif 000107
【図１０６】
2011014932.tif 000108
【図１０７】
2011014932.tif 000109
【図１０８】
2011014932.tif 000110
【図１０９】
2011014932.tif 000111
【図１１０】
2011014932.tif 000112
【図１１１】
2011014932.tif 000113
【図１１２】
2011014932.tif 000114
【図１１３】
2011014932.tif 000115
【図１１４】
2011014932.tif 000116
【図１１５】
2011014932.tif 000117
【図１１６】
2011014932.tif 000118
【図１１７】
2011014932.tif 000119
【図１１８】
2011014932.tif 000120
【図１１９】
2011014932.tif 000121
【図１２０】
2011014932.tif 000122
【図１２１】
2011014932.tif 000123
【図１２２】
2011014932.tif 000124
【図１２３】
2011014932.tif 000125
【図１２４】
2011014932.tif 000126
【図１２５】
2011014932.tif 000127
【図１２６】
2011014932.tif 000128
【図１２７】
2011014932.tif 000129
【図１２８】
2011014932.tif 000130
【図１２９】
2011014932.tif 000131
【図１３０】
2011014932.tif 000132
【図１３１】
2011014932.tif 000133
【図１３２】
2011014932.tif 000134
【図１３３】
2011014932.tif 000135
【図１３４】
2011014932.tif 000136
【図１３５】
2011014932.tif 000137
【図１３６】
2011014932.tif 000138
【図１３７】
2011014932.tif 000139
【図１３８】
2011014932.tif 000140
【図１３９】
2011014932.tif 000141
【図１４０】
2011014932.tif 000142
【図１４１】
2011014932.tif 000143
【図１４２】
2011014932.tif 000144
【図１４３】
2011014932.tif 000145
【図１４４】
2011014932.tif 000146
【図１４５】
2011014932.tif 000147
【図１４６】
2011014932.tif 000148
【図１４７】
2011014932.tif 000149
【図１４８】
2011014932.tif 000150
【図１４９】
2011014932.tif 000151
【図１５０】
2011014932.tif 000152
【図１５１】
2011014932.tif 000153
【図１５２】
2011014932.tif 000154
【図１５３】
2011014932.tif 000155
【図１５４】
2011014932.tif 000156
【図１５５】
2011014932.tif 000157