(57)【要約】【課題】少ない工程で、異なる膜厚の信頼性の高いシリコン酸化膜を同一の半導体基板上に形成することができる半導体装置の製造方法を提供する。【解決手段】本発明の半導体装置の製造方法は、シリコン基板上に第一のシリコン酸化膜を形成し、前記第一のシリコン酸化膜の全部に窒素拡散部を設けるか、又は、前記第一のシリコン酸化膜を介して前記シリコン基板の一部に前記窒素拡散部を設ける工程と、前記第一のシリコン酸化膜の一部であって前記窒素拡散部以外の部分、又は、前記第一のシリコン酸化膜の全部又は一部を除く工程と、ＩＳＳＧ酸化を行って、前記シリコン基板上に第二のシリコン酸化膜を形成する工程と、を具備してなることを特徴とする。【選択図】なし【特許請求の範囲】
【請求項１】
シリコン基板上に第一のシリコン酸化膜を形成し、前記第一のシリコン酸化膜の全部に窒素拡散部を設けるか、又は、前記第一のシリコン酸化膜を介して前記シリコン基板の一部に前記窒素拡散部を設ける工程と、
前記第一のシリコン酸化膜の一部であって前記窒素拡散部以外の部分、又は、前記第一のシリコン酸化膜の全部又は一部を除く工程と、
ＩＳＳＧ酸化を行って、前記シリコン基板上に第二のシリコン酸化膜を形成する工程と、を具備してなることを特徴とする半導体装置の製造方法。
【請求項２】
前記窒素拡散部を設ける工程において、前記第一のシリコン酸化膜を形成する際に、前記第一のシリコン酸化膜に薄膜部及び厚膜部を設け、前記薄膜部及び前記厚膜部に前記窒素拡散部を設け、次いで、前記窒素拡散部を熱処理して薄膜部直下の前記シリコン基板に窒素原子を拡散させ、その後、前記第一のシリコン酸化膜の全部を除いてから、前記ＩＳＳＧ酸化を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記窒素拡散部を熱処理して前記薄膜部直下の前記シリコン基板に窒素原子を拡散させる工程において、酸素雰囲気中で行うことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記窒素拡散部を熱処理して前記薄膜部直下の前記シリコン基板に窒素原子を拡散させる工程において、熱処理の温度が１０００℃から１１００℃であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項５】
前記ＩＳＳＧ酸化を行う工程において、前記シリコン基板上の全面に前記第二のシリコン酸化膜を形成することを特徴とする、請求項２に記載の半導体装置の製造方法。
【請求項６】
前記ＩＳＳＧ酸化を行う工程において、熱処理の温度を１０００℃〜１１００℃の範囲とすることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項７】
前記窒素拡散部を設ける工程において、前記第一のシリコン酸化膜の全部に前記窒素拡散部を設け、次いで、前記第一のシリコン酸化膜の一部を除いてから、前記ＩＳＳＧ酸化を行うことにより、前記シリコン基板上に、前記第一のシリコン酸化膜よりも厚く前記第二のシリコン酸化膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
前記第一のシリコン酸化膜の全部に前記窒素拡散部を設ける工程において、プラズマ窒化法を用いることを特徴とする請求項２または７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記窒素拡散部を設ける工程において、前記第一のシリコン酸化膜を介して前記シリコン基板の一部に前記窒素拡散部を設け、次いで、前記第一のシリコン酸化膜の全部を除いてから前記ＩＳＳＧ酸化を行って、前記シリコン基板上に前記第二のシリコン酸化膜を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１０】
前記第一のシリコン酸化膜を介して前記シリコン基板の一部に前記窒素拡散部を設ける工程において、イオン注入を用いることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記ＩＳＳＧ酸化を行う工程の後に、前記第二のシリコン酸化膜上に半導体層を含む積層体を形成する工程と、
前記積層体及び前記第二のシリコン酸化膜をパターニングしてゲート絶縁膜及びゲート電極を形成する工程と、を具備してなることを特徴とする請求項２または７または９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体メモリとその周辺回路のように、同一の半導体基板上に複数種のトランジスタを搭載した半導体装置が知られている。これらの同一の半導体基板上の複数種のトランジスタは、用途に応じ、膜厚の異なるゲート酸化膜（シリコン酸化膜）が必要となる。そのため、同一の半導体基板上に、膜厚の異なるシリコン酸化膜を形成する方法（マルチオキサイド作成プロセス）が必要とされている。
【０００３】
同一の半導体基板上に膜厚の異なるシリコン酸化膜を形成する方法としては、プラズマ窒化により、半導体基板上に部分的に窒化層を形成し、シリコン酸化のレートを減少させる方法が知られている（特許文献１）。また、シリコン酸化膜を形成する領域のシリコン基板に窒素イオンの注入を行う方法も知られている。これは、窒素イオン注入を行うことにより、領域ごとにシリコン酸化のレートを制御し、１度の酸化工程において膜厚の異なるシリコン酸化膜を形成するものである。（特許文献２、特許文献３）。また、酸化工程を乾燥気体及び水蒸気中の２段階で行うことにより、膜厚の調整を図る方法も知られている（特許文献４）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開2000-3965号公報
【特許文献２】特開2000-12795号公報
【特許文献３】特開2004-134719号公報
【特許文献４】特開2008-16499号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来、同一の半導体基板上に膜厚の異なるシリコン酸化膜を形成する方法としては、第一のシリコン酸化膜を形成し、次いで薄膜部領域の第一のシリコン酸化膜を除去し、さらに第二のシリコン酸化膜を形成して厚膜部と薄膜部を形成する、という工程を経るものが知られている。この場合、厚膜部は第一のシリコン酸化膜及び第二のシリコン酸化膜の積層体より構成される。
【０００６】
しかし、この従来の方法では厚膜部領域は二回の酸化工程を経ることとなる。また、第二のシリコン酸化膜形成の前に、第一のシリコン酸化膜の洗浄が行われ、表面が削られてしまう。そのため、これら二回の酸化工程と洗浄工程により、厚膜部の信頼性確保に問題が生じてしまう。また、厚膜部は第一のシリコン酸化膜上に第二の酸化膜が積層された構成となるため、第一のシリコン酸化膜の削れが、厚膜部の膜厚に影響を及ぼしてしまう。そのため、厚膜部の膜厚の制御が課題となっていた。
【課題を解決するための手段】
【０００７】
本発明の半導体装置の製造方法は、シリコン基板上に第一のシリコン酸化膜を形成し、第一のシリコン酸化膜の全部に窒素拡散部を設けるか、又は、第一のシリコン酸化膜を介してシリコン基板の一部に窒素拡散部を設ける工程と、第一のシリコン酸化膜の一部であって窒素拡散部以外の部分、又は、第一のシリコン酸化膜の全部又は一部を除く工程と、ＩＳＳＧ酸化を行って、シリコン基板上に第二のシリコン酸化膜を形成する工程と、を具備してなることを特徴とするものである。
【発明の効果】
【０００８】
本発明によれば、単層膜と同等の信頼性を有する厚膜部を得ることができる。すなわち、窒素拡散部は酸化レートが低いため、窒素拡散部と、窒素拡散部以外のシリコン基板表面を設けることにより、一回の酸化工程で厚膜部と薄膜部を形成することができる。これにより、厚膜部を第二の酸化膜のみの単層で形成することができる。また、一回の酸化工程で厚膜部と薄膜部を形成するため、洗浄による厚膜部の削れを防ぐことができる。また、窒素拡散部を設ける際の厚膜部への影響を考慮に入れる必要がない。また、一回の酸化工程で厚膜部と薄膜部の膜厚差を制御することができる。これらにより、半導体装置の信頼性向上を図ることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第一の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図２】図１に続く工程を示す図であって、本発明の第一の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図３】図２に続く工程を示す図であって、本発明の第一の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図４】シリコン基板上に６ｎｍ相当の酸化を行った時の膜厚と窒素量の相関関係図である。
【図５】本発明の第二の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図６】図５に続く工程を示す図であって、本発明の第二の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図７】本発明の第三の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図８】図７に続く工程を示す図であって、本発明の第三の実施形態である半導体装置の製造方法を工程順に示す断面図である。
【図９】シリコン基板中（表面から深さ３ｎｍ）の窒素濃度と、酸化を行った時の膜厚の相関関係図である。
【図１０】従来技術による半導体装置の製造方法を工程順に示す断面図である。
【図１１】図１０に続く工程を示す図であって、従来技術による半導体装置の製造方法を工程順に示す断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の第一の実施形態である半導体装置３０の製造方法について図１を参照して説明する。図１は第一の実施形態に係る半導体装置３０の製造方法を工程順に示す断面図である。
【００１１】
本発明の第一の実施形態の半導体装置３０の製造方法は、シリコン基板１上に第一のシリコン酸化膜２を形成し、第一のシリコン酸化膜２の全部にプラズマ窒化法を用いて窒素拡散部（第一の窒化シリコン領域１１）を設ける工程と、第一のシリコン酸化膜２の全部を除く工程と、ＩＳＳＧ酸化を行って、シリコン基板１上に第二のシリコン酸化膜４を形成する工程と、を具備して構成されている。また、本実施形態においては、窒素拡散部（第一の窒化シリコン領域１１）を設ける工程において、第一のシリコン酸化膜２を形成する際に、第一のシリコン酸化膜２に第一の厚膜部１３及び第一の薄膜部１４を設け、第一の厚膜部１３及び第一の薄膜部１４に窒素拡散部（第一の窒化シリコン領域１１）を設け、次いで、窒素拡散部（第一の窒化シリコン領域１１）を熱処理して第一の薄膜部１４直下のシリコン基板１に窒素原子を拡散させ、その後、第一のシリコン酸化膜２の全部を除いてから、ＩＳＳＧ酸化を行う。
【００１２】
まず、最初に、図１（ａ）に示すようにシリコン基板１上の全面に、熱酸化処理によって第一のシリコン酸化膜第一層２ａを形成する。ここでの熱酸化処理は、ラジカル酸化（ＩＳＳＧ：In-Situ Steam Generation）が望ましい。この際、加熱温度は１０５０℃として処理する。
【００１３】
次に、図１（ｂ）に示すようにフォトレジスト３を形成する。まず、第一のシリコン酸化膜第一層２ａ上にフォトレジスト３を塗布する。次いで、フォトレジスト３をパターニングする。これにより、フォトレジスト３は、第一のシリコン酸化膜第一層２ａ上のうち厚膜部領域９のみを覆い、第一のシリコン酸化膜第一層２ａの薄膜部領域１０を露出させる。
【００１４】
次に、フォトレジスト３をマスクとして、第一のシリコン酸化膜第一層２ａにウェットエッチングを行う。これにより、薄膜部領域１０の第一のシリコン酸化膜第一層２ａを除去する。このウェットエッチングの薬液は、緩衝フッ酸（フッ酸とフッ化アンモニウムの混合液）が望ましい。また、ウェットエッチングにより、厚膜部領域９の第一のシリコン酸化膜第一層２ａにサイドエッチが生じる。そのため、サイドエッチの分だけ事前にフォトレジスト３の開口面積を小さく調整しておくことが望ましい。その後、第一のシリコン酸化膜第一層２ａ上からフォトレジスト３を剥離する。図１（ｃ）は、厚膜部領域９の第一のシリコン酸化膜第一層２ａ上からフォトレジスト３を剥離した状態を示す。
【００１５】
次に、図１（ｄ）に示すように第２回目の熱酸化処理を行うが、まず、第２回目の熱酸化処理を行うにあたり、前処理として、薄膜部領域１０のシリコン基板１上、及び、厚膜部領域９の第一のシリコン酸化膜第一層２ａ上の異物をアンモニア過水によるリフトオフ（洗浄）にて除去する。この洗浄により、厚膜部領域９の第一のシリコン酸化膜第一層２ａ厚は膜減りする。
【００１６】
そして、第２回目の熱酸化処理を行い、薄膜部領域１０のシリコン基板１上、及び、厚膜部領域９の第一のシリコン酸化膜第一層２ａ上に、第一のシリコン酸化膜第二層２ｂを形成する。これにより、第一のシリコン酸化膜第一層２ａ及び第一のシリコン酸化膜第二層２ｂからなる第一のシリコン酸化膜２が形成される。第一のシリコン酸化膜２は、厚膜部領域９において第一のシリコン酸化膜第一層２ａ及び第一のシリコン酸化膜第二層２ｂが積層されてなる第一の厚膜部１３と、薄膜部領域１０において第一のシリコン酸化膜第二層２ｂのみからなる第一の薄膜部１４から構成される。
【００１７】
このとき、第一の薄膜部１４の膜厚は１〜３ｎｍで形成することが望ましい。第２回目の熱酸化処理の方法は、ドライ酸化が望ましく、また、加熱温度は、９００℃として処理することが望ましい。
【００１８】
次に、図２（ａ）に示すように第一の厚膜部１３及び第一の薄膜部１４に窒素拡散部（第一の窒化シリコン領域１１）を設ける。まず、プラズマ窒化法により、第一の厚膜部１３の表面及び第一の薄膜部１４の表面を窒化する。この窒化により、窒素を５．９４×１０１８atoms／ｃｍ3〜１．２５×１０２０atoms／ｃｍ3含む第一の窒化シリコン領域１１を、第一の薄膜部１４の表面及び第一の厚膜部１３上に形成する。プラズマ窒化による窒素量は、シリコン基板１の表面から３ｎｍの深さに１×１０１６／ｃｍ２〜２×１０１７／ｃｍ２含むように形成すると良い。
【００１９】
次に、図２（ｂ）に示すように、第一の窒化シリコン領域１１を熱処理する。この熱処理により、第一の薄膜部１４直下のシリコン基板１に、第一の窒化シリコン領域１１から窒素原子を拡散させる。また、この熱処理は、温度を１０００℃〜１１００℃とする酸素雰囲気で行う。この熱処理により、第一の窒化シリコン領域１１中の窒素原子は、第一の薄膜部１４直下のシリコン基板１の表面から深さ３nmまでに、５．９４×１０１８atoms／ｃｍ3〜１．２５×１０２０atoms／ｃｍ3の濃度で拡散する。
【００２０】
このとき、第一の窒化シリコン領域１１中の窒素原子は、第一の厚膜部１３直下のシリコン基板１までには拡散されず、第一の厚膜部１３中に残留する。また、第一の薄膜部１４の膜厚を３ｎｍ以上とすると、熱処理を行っても、第一の窒化シリコン領域１１の窒素はシリコン基板１までには拡散されず、第一の薄膜部１４中に残留する。また、第一の薄膜部１４の膜厚を１ｎｍ以下とすると、第一の薄膜部１４の面内均一性の確保が難しくなる。そのため、第一の薄膜部１４の厚さは、１〜３ｎｍとすることが望ましい。
【００２１】
また、第一の窒化シリコン領域１１の熱処理は酸素雰囲気中で行うことが望ましい。これは、窒素雰囲気中とするよりも酸素雰囲気中とした方が、第一の窒化シリコン領域１１からの窒素拡散量が約３倍と、大きくなるためである。また、この熱処理においては、酸素雰囲気の圧力は１〜１００ｔｏｒｒで行うことが望ましい。酸素雰囲気の圧力を１〜１００ｔｏｒｒとして熱処理を行うことにより、第一のシリコン酸化膜２の膜厚が変化することを防ぐためである。
【００２２】
次に、図２（ｃ）に示すように第一のシリコン酸化膜２を除去する。まず、第一の窒化シリコン領域１１を熱燐酸によって除去する。次いで第一のシリコン酸化膜２をフッ酸によるウェットエッチングで除去する。この第一のシリコン酸化膜２の除去により、シリコン基板１の表面を露出させる。薄膜部領域１０のシリコン基板１表面には5.94×１０１８atoms／ｃｍ3〜1.25×１０２０atoms／ｃｍ3の濃度で窒素原子が拡散されている。また、窒素原子は薄膜部領域１０のシリコン基板１表面から深さ３ｎｍまで拡散されている。
【００２３】
このとき、第一の窒化シリコン領域１１から、シリコン基板１への窒素元素の拡散する量は、プロセス条件を調整することにより制御する。プロセス条件は具体的には、第一の厚膜部１３及び第一の薄膜部１４の膜厚差、窒素濃度、窒化後熱処理の温度、時間、圧力、ガス種などがある。すなわち、シリコン基板１の表面から深さ３ｎｍまでに拡散させたい窒素原子量に応じて、プロセス条件を調整するとよい。シリコン基板１中の窒素原子量の管理には、例えばＸ線光電子分光分析（ＸＰＳ：Ｘ−ray Photoelectron Spectroscopy）装置を用いて、直接測定することが望ましい。この測定は、シリコン基板１上に後述する第二のシリコン酸化膜４を形成する前に行う。
【００２４】
次に、図２（ｄ）に示すように、第３回目の熱酸化処理により第二のシリコン酸化膜４を形成する。この熱酸化処理は、温度を１０００〜１１００℃とするＩＳＳＧ酸化で行う。また、温度を８００〜９００℃とするウェット酸化で行っても良い。
【００２５】
第３回目の熱酸化処理によってシリコン基板１上に第二のシリコン酸化膜４が成長するが、シリコン基板１中に窒素元素が拡散された薄膜部領域１０では、窒素元素が拡散されていない厚膜部領域９に比べて、シリコン酸化膜の成長速度が低くなる。これにより、厚膜部領域９の、第二のシリコン酸化膜４からなる第二の厚膜部１３ａの膜厚は厚くなり、薄膜部領域１０の、第二のシリコン酸化膜４からなる第二の薄膜部１４ａの膜厚は薄くなる。これにより、第二のシリコン酸化膜４に、それぞれ膜厚の異なる第二の厚膜部１３ａ及び第二の薄膜部１４ａが形成される。
【００２６】
このとき、第二の薄膜部１４ａの膜厚は、シリコン基板１の表面から深さ３ｎｍまでの窒素量に依存する。この窒素量が多いと、第二の薄膜部１４ａの膜厚は薄くなり、窒素量が少ないと、第二の薄膜部１４ａの膜厚は厚くなる。薄膜部領域１０のシリコン基板１中の窒素量を制御することにより、第二の薄膜部１４ａの膜厚の制御を行うことができる。
【００２７】
図４にシリコン基板１上に６．０ｎｍ相当の酸化を行った時の第二の薄膜部１４ａの膜厚と、シリコン基板１中の窒素量の相関を示す。図４に示す、第二の薄膜部１４ａの膜厚と、シリコン基板１中の窒素量との相関は以下の３つの領域に分かれている。
【００２８】
領域１では、シリコン基板１の表面から深さ３nmの窒素濃度が０／ｃｍ２〜１×１０１６／ｃｍ２となる。第二の薄膜部１４ａの膜厚は、シリコン基板１中の窒素量への依存が少なく、シリコン基板１の窒素量がゼロの時と膜厚はほぼ同じになる。また、領域１においては、第３回目の熱酸化処理の前の熱処理により、シリコン基板１中の窒素原子はほとんど拡散する。そのため、第二の厚膜部１３ａ及び第二の薄膜部１４ａのそれぞれの膜厚の差別化が困難となる。
【００２９】
領域３では、シリコン基板１の表面から深さ３nmの窒素濃度が２×１０１７／ｃｍ２以上となる。領域１と同様に、第二の薄膜部１４ａの膜厚は、シリコン基板１中の窒素量への依存が少ない。だが、領域３の範囲では、シリコン基板１中の窒素量がゼロの時と比べ、第二の薄膜部１４ａの膜厚は薄膜となる。また、領域３においては、第３回目の熱酸化処理を行った後でもシリコン基板１中に窒素が残る。そのため、第二の厚膜部１３ａ及び第二の薄膜部１４ａのそれぞれの膜厚の差別化が困難となる。また、シリコン基板１中に残留する窒素原子が後のデバイス特性に影響することが懸念される。
【００３０】
領域２は、シリコン基板１の表面から深さ３nmの窒素濃度が１×１０１６／ｃｍ２〜２×１０１７／ｃｍ２となる。領域２においては、第二の薄膜部１４ａの膜厚は、シリコン基板１中の窒素量に大きく依存する。そのため、シリコン基板１中の窒素量は領域２の範囲内で定めることが望ましい。
【００３１】
また、領域２の条件で第３回目の熱酸化処理を行う際の酸化条件は、例えば加熱温度１０００〜１１００℃でのＩＳＳＧが好ましい。また、膜厚差を確保したい場合は温度８００〜９００℃でのウェット酸化で行っても良い。ウェット酸化は膜厚の窒素依存量が大きいためである。
【００３２】
次に、図３（ａ）に示すように第一のゲート電極１５ａ及び第二のゲート電極１５ｂを形成する。まず、第二の厚膜部１３ａ上及び第二の薄膜部１４ａ上に、ポリシリコン５、タングステンシリサイド６、タングステン７、第二の窒化シリコン膜８を順次積層する。次いで、リソグラフィとドライエッチングを行う。これにより、第一のゲート電極１５ａ及び第二のゲート電極１５ｂを形成する。第二の厚膜部１３ａ及び第二の薄膜部１４ａのそれぞれの厚みは異なるため、第一のゲート電極１５ａと、第二のゲート電極１５ｂは異なる高さで形成される。
【００３３】
次に、図３（ｂ）に示すようにゲート絶縁膜２０を形成する。まず、第二の窒化シリコン膜８上に、窒化シリコン１６を形成する。次いで、エッチバックにより、ポリシリコン５、タングステンシリサイド６、タングステン７の側面に窒化シリコン１６を被覆させる。次いで、図示しない絶縁膜により、第一のゲート電極１５ａ及び第二のゲート電極１５ｂを埋め込む。次いで、ＣＭＰ（Chemical Mechanical Polishing）により、図示しない絶縁膜の表面を平坦化させ、ゲート絶縁膜２０を形成する。この後、ビットライン形成の工程に移行し、第一の実施形態の半導体装置３０が完成する。本実施形態ではマルチオキサイドを前提としてプロセスの構築を行なっているが、同様の製造方法で、トリプルオキサイドを形成することも可能である。
【００３４】
本実施形態の製造方法によれば、第一のシリコン酸化膜２形成前に、第一のシリコン酸化膜２を除去する。そのため、第二のシリコン酸化膜４形成時は、厚膜部領域９及び薄膜部領域１０共に、シリコン基板１が露出した状態となる。そのため、第二のシリコン酸化膜４の形成前の、アンモニア過水洗浄による第一のシリコン酸化膜２の削れによる影響が生じない。また、第１回目の熱酸化処理及び第２回目の熱酸化処理による膜質悪化の影響も生じ無い。
【００３５】
また、一回の熱酸化処理で、膜厚の異なる第二の厚膜部１３ａ及び第二の薄膜部１４ａを形成することができる。そのため、第二の厚膜部１３ａ及び第二の薄膜部１４ａの膜厚のバラツキをそれぞれ±０．４ｎｍ以内に低減することができる。但し、第二の薄膜部１４ａの膜厚は、シリコン基板１中に拡散した窒素量に依存するため、シリコン基板１中への窒素拡散の制御による膜厚制御は必須である。この窒素量の制御により、第二の厚膜部１３ａの膜厚及び第二の薄膜部１４ａの膜厚の差別化を行うことができる。また、第一の薄膜部１４の膜厚により、第一の窒化シリコン領域１１からシリコン基板１中への窒素拡散量を制御することができる。また、第一の窒化シリコン領域１１からのシリコン基板１中への窒素拡散量は第二の薄膜部１４ａの膜厚によっても十分制御可能である。また、他にも窒素濃度、窒化後熱処理の温度、時間、圧力、ガス種によって、シリコン基板１中への窒素拡散量を制御することが可能である。
【００３６】
本実施形態では第二の厚膜部１３ａを単層膜として形成することができる。そのため、従来の課題に挙げた、第二の厚膜部１３ａの膜厚の、制御及び信頼性確保といった問題点を解消することができる。これにより、信頼性の高い半導体装置３０を提供することができる。
【００３７】
以下、本発明の第二の実施形態である半導体装置３０の製造方法について図５及び図６を参照して説明する。図５及び図６は第二の実施形態に係る半導体装置３０の製造方法を工程順に示す断面図である。
【００３８】
本発明の第二の実施形態の半導体装置３０の製造方法は、シリコン基板１上に第一のシリコン酸化膜２を形成し、第一のシリコン酸化膜２の全部に、プラズマ窒化法を用いて窒素拡散部（第一の窒化シリコン領域１１）を設け、第一のシリコン酸化膜２の一部を除く工程と、ＩＳＳＧ酸化を行って、シリコン基板１上に、第一のシリコン酸化膜２よりも厚く第二のシリコン酸化膜４を形成する工程と、を具備して構成されている。
【００３９】
図５（ａ）に第１回目のシリコン酸化処理後の断面図を示す。まず、最初に、第１回目の熱酸化処理を行い、シリコン基板１上の全面に、第一のシリコン酸化膜２を形成する。熱酸化処理は、ラジカル酸化（ＩＳＳＧ：In-Situ Steam Generation）が望ましい。熱酸化処理の加熱温度は１０５０℃として処理する。
【００４０】
次に、図５（ｂ）に示すように第一のシリコン酸化膜２に窒素拡散部（第一の窒化シリコン領域１１）を設ける。まず、プラズマ窒化法により、第一のシリコン酸化膜２の表面を窒化する。この窒化により、第一のシリコン酸化膜２の表面に、窒素を５．９４×１０１８atoms／ｃｍ3〜１．２５×１０２０atoms／ｃｍ3含む第一の窒化シリコン領域１１を形成する。
【００４１】
次に、図５（ｃ）に示すようにフォトレジスト３を形成する。まず、第一の窒化シリコン領域１１上にフォトレジスト３を塗布する。次いで、フォトレジスト３をパターニングする。これにより、フォトレジスト３は、第一の窒化シリコン領域１１上のうち厚膜部領域９のみを覆い、薄膜部領域１０の第一の窒化シリコン領域１１を露出させる。
【００４２】
次に、フォトレジスト３をマスクとして、第一の窒化シリコン領域１１に、熱燐酸によるウェットエッチングを行う。これにより、厚膜部領域９の第一の窒化シリコン領域１１を除去し、厚膜部領域９の第一のシリコン酸化膜２を露出させる。この際、ウェットエッチングにより、残留した第一の窒化シリコン領域１１にサイドエッチが生じる。そのため、サイドエッチの分だけ事前にフォトレジスト３の開口面積を小さく調整しておくことが望ましい。
【００４３】
次に、フォトレジスト３をマスクとして、厚膜部領域９の第一のシリコン酸化膜２をフッ酸によるウェットエッチングで除去する。これにより、厚膜部領域９のみにシリコン基板１が露出する。その後、薄膜部領域１０の第一の窒化シリコン領域１１上からフォトレジスト３を剥離する。これにより薄膜部領域１０に、第一のシリコン酸化膜２及び第一の窒化シリコン領域１１が積層されてなる第三の薄膜部１４ｂが残される。この状態を図６（ａ）に示す。
【００４４】
次に、図６（ｂ）に示すように、厚膜部領域９のシリコン基板１上に第二のシリコン酸化膜４を形成する。まず、シリコン基板１上に第２回目の熱酸化処理を行い、厚膜部領域９のシリコン基板１上に、第三の薄膜部１４ｂよりも膜厚の厚い第二のシリコン酸化膜４を形成する。第三の薄膜部１４ｂは、表面に第一の窒化シリコン領域１１があるために酸化が進行しない。そのため、第三の薄膜部１４ｂの膜厚は、第２回目の熱酸化処理前から変化しない。また、この第２回目の熱酸化処理の方法は、温度を９００℃とするＩＳＳＧ酸化が望ましい。
【００４５】
次に、第一の実施形態と同様に、第一のゲート電極１５ａ及び第二のゲート電極１５ｂを形成する。まず、第三の厚膜部１３ｂ及び第三の薄膜部１４ｂ上に、ポリシリコン５、タングステンシリサイド６、タングステン７、第二の窒化シリコン膜８を順次積層する。次いで、リソグラフィとドライエッチングを行う。これにより、第一のゲート電極１５ａ及び第二のゲート電極１５ｂを形成する。第三の厚膜部１３ｂ及び第三の薄膜部１４ｂのそれぞれの厚みは異なるため、第一のゲート電極１５ａと、第二のゲート電極１５ｂは異なる高さで形成される。以下、第一の実施形態の製造方法と同様の工程であるため説明を省略する。
【００４６】
本実施形態によれば、第三の厚膜部１３ｂの形成前に、第一のシリコン酸化膜２を除去する。そのため、第三の厚膜部１３ｂ形成時は、厚膜部領域９のシリコン基板１が露出した状態となり、第三の厚膜部１３ｂを単層膜として形成することができる。
【００４７】
また、厚膜部領域９のシリコン基板１を通常の酸化レートとしたまま、薄膜部領域１０の第一の窒化シリコン領域１１の酸化レートを低減させることができる。これにより、第三の厚膜部１３ｂを第二のシリコン酸化膜４の厚さで形成し、第三の薄膜部１４ｂを第一のシリコン酸化膜２の厚さで形成することができる。そのため、第三の厚膜部１３ｂ、第三の薄膜部１４ｂ共に膜厚の設定を行いやすい。そのため、第三の厚膜部１３ｂの酸化膜信頼性や膜厚制限が厳しい条件の場合に、本実施形態は特に有効となる。また、第一のシリコン酸化膜２の膜厚、及び、第一の窒化シリコン領域１１の窒素量を制御することにより、第二の厚膜部１３ａの膜厚及び第二の薄膜部１４ａの膜厚の差別化を行うことができる。
【００４８】
以下、本発明の第三の実施形態である半導体装置３０の製造方法について図７及び図８を参照して説明する。図７及び図８は第三の実施形態に係る半導体装置３０の製造方法を工程順に示す断面図である。
【００４９】
本発明の第一の実施形態の半導体装置３０の製造方法は、シリコン基板１上に第一のシリコン酸化膜２を形成し、第一のシリコン酸化膜２を介してシリコン基板１の一部にイオン注入を用いて窒素拡散部１７を設ける工程と、第一のシリコン酸化膜２の全部を除く工程と、ＩＳＳＧ酸化を行って、シリコン基板１上に第二のシリコン酸化膜４を形成する工程と、を具備して構成されている。
【００５０】
まず、最初に、図７（ａ）に示すように熱酸化処理により、シリコン基板１上の全面に、第一のシリコン酸化膜２を形成する。ここでの熱酸化処理は、ラジカル酸化（ＩＳＳＧ：In-Situ Steam Generation）が望ましい。また、熱酸化処理の加熱温度は１０５０℃として処理する。
【００５１】
次に、図７（ｂ）に示すようにフォトレジスト３を形成する。まず、第一のシリコン酸化膜２上にフォトレジスト３を塗布する。次いで、フォトレジスト３をパターニングする。これにより、フォトレジスト３は、第一のシリコン酸化膜２上のうち厚膜部領域９のみを覆い、薄膜部領域１０の第一のシリコン酸化膜２を露出させる。
【００５２】
次に、図７（ｃ）に示すようにシリコン基板１の一部に窒素拡散部１７を設ける。まず、フォトレジスト３をマスクとして、薄膜部領域１０の第一のシリコン酸化膜２に、イオン打ち込みにより窒素を注入する。これにより、第一のシリコン酸化膜２を介して、薄膜部領域１０のシリコン基板１中に窒素拡散部１７を設ける。この際、シリコン酸化膜２をイオン打ち込みの犠牲膜として用いることにより、シリコン基板１表面のイオン打ち込みによるダメージを低減させる。イオン打ち込みの条件は、シリコン基板１中（表面から深さ３ｎｍまで）で、窒素濃度が５．９４×１０１８atoms／ｃｍ3〜１．２５×１０２０atoms／ｃｍ3となるように調整する。
【００５３】
次に、シリコン基板１からフォトレジスト３及び第一のシリコン酸化膜２を剥離する。まず、第一のシリコン酸化膜２上からフォトレジスト３を剥離する。次いで、第一のシリコン酸化膜２を、フッ酸によるウェットエッチングにより除去する。これにより、シリコン基板１を露出させる。図８（ａ）に、シリコン基板１から、フォトレジスト３及び第一のシリコン酸化膜２を剥離した状態を示す。
【００５４】
次に、図８（ｂ）に示すように第２回目の熱酸化処理を行う。第２回目の熱酸化処理は、温度を９００℃とするＩＳＳＧ酸化で行う。この第２回目の熱酸化処理によってシリコン基板１上に第二のシリコン酸化膜４が成長するが、薄膜部領域１０ではシリコン基板１中に窒素拡散部１７が形成されるため、窒素拡散部１７が形成されていない厚膜部領域９に比べて、シリコン酸化膜の成長速度が低くなる。これにより、厚膜部領域９の、第二のシリコン酸化膜４からなる第四の厚膜部１３ｃの膜厚は厚くなり、薄膜部領域１０の、第二のシリコン酸化膜４からなる第四の薄膜部１４ｃの膜厚は薄くなる。これにより、第二のシリコン酸化膜４に、それぞれ膜厚の異なる第四の厚膜部１３ｃ及び第四の薄膜部１４ｃが形成される。
【００５５】
この第四の薄膜部１４ｃの膜厚は、シリコン基板１の表面から深さ３ｎｍまでの窒素量に依存する。この窒素量が多いと第四の薄膜部１４ｃの膜厚は薄くなり、窒素量が少ないと、第四の薄膜部１４ｃの膜厚は厚くなる。そのため、薄膜部領域１０のシリコン基板１中の窒素量を制御することにより、第四の薄膜部１４ｃの膜厚の制御を行う。
【００５６】
図９にシリコン基板１上に６．０ｎｍ相当の酸化を行った時の第四の薄膜部１４ｃの膜厚と、シリコン基板１中の窒素濃度の相関を示す。図９に示す、第四の薄膜部１４ｃの膜厚と、シリコン基板１中の窒素濃度との相関は以下の３つの領域に分かれている。
【００５７】
シリコン基板１中の窒素濃度が０atoms／ｃｍ3〜５．９４×１０１８atoms／ｃｍ3の領域では、第四の薄膜部１４ｃの膜厚は、シリコン基板１中の窒素量への依存が少なく、シリコン基板１中の窒素濃度が０atoms／ｃｍ3のときと、第四の薄膜部１４ｃの膜厚はほぼ同じとなる。また、シリコン基板１中の窒素濃度が０atoms／ｃｍ3〜５．９４×１０１８atoms／ｃｍ3の領域では、第２回目の熱酸化処理により、シリコン基板１中の窒素はほとんど拡散する。そのため、本実施形態における第四の厚膜部１３ｃ及び第四の薄膜部１４ｃの膜厚の差別化が困難となる。
【００５８】
シリコン基板１中の窒素濃度が１．２５×１０２０atoms／ｃｍ3以上の領域では、第四の薄膜部１４ｃの膜厚は、シリコン基板１中の窒素濃度への依存が少ない。また、シリコン基板１中の窒素濃度が０atoms／ｃｍ3のときと比べ、第四の薄膜部１４ｃの膜厚は薄膜となる。また、シリコン基板１中の窒素濃度が高いため、第２回目の熱酸化処理を行った後でもシリコン基板１中に窒素が残る。そのため、第四の厚膜部１３ｃ及び第四の薄膜部１４ｃのそれぞれの膜厚の差別化が困難となる。また、シリコン基板１中に残留する窒素原子が後のデバイス特性に影響することが懸念される。
【００５９】
シリコン基板１中の窒素濃度が５．９４×１０１８atoms／ｃｍ3〜１．２５×１０２０atoms／ｃｍ3までの領域では、第四の薄膜部１４ｃの酸化膜厚は、窒素濃度に大きく依存する。第四の薄膜部１４ｃの酸化膜厚は、シリコン基板１中の窒素濃度の増加に伴い、急激に減少する。そのため、薄膜部領域１０のシリコン基板１中の窒素濃度は、５．９４×１０１８atoms／ｃｍ3〜１．２５×１０２０atoms／ｃｍ3の範囲内で設定することが望ましい。
【００６０】
次に、第一の実施形態と同様に、第一のゲート電極１５ａ及び第二のゲート電極１５ｂを形成する。まず、第四の厚膜部１３ｃ及び第四の薄膜部１４ｃ上に、ポリシリコン５、タングステンシリサイド６、タングステン７、第二の窒化シリコン膜８を順次積層する。次いで、リソグラフィとドライエッチングを行い、第一のゲート電極１５ａ及び第二のゲート電極１５ｂを形成する。第二の厚膜部１３ａ及び第二の薄膜部１４ａのそれぞれの厚みは異なるため、第一のゲート電極１５ａと、第二のゲート電極１５ｂは異なる高さで形成される。以下、第一の実施形態の製造方法と同様の工程であるため説明を省略する。
【００６１】
本実施形態の製造方法によれば、シリコン基板１へ窒素を直接イオン注入して、窒素拡散部１７を形成する。熱拡散に因らず、イオン打ち込みを用いて窒素拡散部１７を形成するため、熱処理の工程が不要となる。そのため、半導体装置３０の製造方法の工程を、第一の実施形態の方法と比べて簡略化することができる。一方、半導体装置３０によってはイオン注入時のシリコン基板１へのダメージ（結晶欠陥）が懸念されるため、第２回目の熱酸化処理を行なう前にダメージ矯正を目的とした熱処理を行っても良い。また、一回の酸化工程で第四の厚膜部１３ｃ及び第四の薄膜部１４ｃを形成するため、膜厚のバラツキを低減することができる。
【００６２】
以下、比較のために従来の実施形態との差異を説明する。図１０及び図１１は従来の実施形態に係る半導体装置３０の製造方法を工程順に示す断面図である。
【００６３】
従来の実施形態の半導体装置３０の製造方法は、シリコン基板１上に第一のシリコン酸化膜２を形成し、第一の厚膜部１３及び第一の薄膜部１４を設けるまでは、本発明の第一の実施形態と同様である。第一のシリコン酸化膜２の形成後に、第一の厚膜部１３及び第一の薄膜部１４に窒素拡散部（第一の窒化シリコン膜１１）を設ける工程、及び、第二のシリコン酸化膜４を形成する工程がないことが、本発明の第一の実施形態と異なる。
【００６４】
まず、図１０（ａ）に示すように、シリコン基板１上の全面に、熱酸化処理によって第一のシリコン酸化膜第一層２ａを形成する。次に、図１０（ｂ）に示すように第一のシリコン酸化膜第一層２ａ上のうち厚膜部領域９のみを覆うようにフォトレジスト３を形成する。次に、フォトレジスト３をマスクとして、第一のシリコン酸化膜第一層２ａにウェットエッチングを行い、薄膜部領域１０の第一のシリコン酸化膜第一層２ａを除去する。その後、第一のシリコン酸化膜第一層２ａ上からフォトレジスト３を剥離する。図１０（ｃ）は、厚膜部領域９の第一のシリコン酸化膜第一層２ａ上からフォトレジスト３を剥離した状態を示す。
【００６５】
次に、第２回目の熱酸化処理を行う。まず、前処理として、薄膜部領域１０のシリコン基板１上、及び、厚膜部領域９の第一のシリコン酸化膜第一層２ａ上の異物をアンモニア過水によるリフトオフ（洗浄）にて除去する。この洗浄により、厚膜部領域９の第一のシリコン酸化膜第一層２ａ厚は膜減りする。次いで第２回目の熱酸化処理を行い、薄膜部領域１０のシリコン基板１上、及び、厚膜部領域９の第一のシリコン酸化膜第一層２ａ上に、第一のシリコン酸化膜第二層２ｂを形成する。これにより、第一のシリコン酸化膜第一層２ａ及び第一のシリコン酸化膜第二層２ｂからなる第一のシリコン酸化膜２が形成される。第一のシリコン酸化膜２は、厚膜部領域９において第一のシリコン酸化膜第一層２ａ及び第一のシリコン酸化膜第二層２ｂが積層されてなる第一の厚膜部１３と、薄膜部領域１０において第一のシリコン酸化膜第二層２ｂのみからなる第一の薄膜部１４から構成される。第一の厚膜部１３の膜厚には、±０．６ｎｍのバラツキが生じる。図１０（ｄ）に、第一のシリコン酸化膜２を形成した状態を示す。
【００６６】
次に、図１１（ａ）に示すように第一のゲート電極１５ａ及び第二のゲート電極１５ｂを形成する。まず、第一の厚膜部１３上及び第一の薄膜部１４上に、ポリシリコン５、タングステンシリサイド６、タングステン７、第二の窒化シリコン膜８を順次積層する。次いで、リソグラフィとドライエッチングを行う。これにより、第一のゲート電極１５ａ及び第二のゲート電極１５ｂを形成する。なお、第二の厚膜部１３ａ及び第二の薄膜部１４ａのそれぞれの厚みは異なるため、第一のゲート電極１５ａと、第二のゲート電極１５ｂは異なる高さで形成される。以下は第一の実施形態と同様であり、ゲート絶縁膜２０を形成し、図１１（ｂ）に示すように従来の実施形態の半導体装置３０が完成する。
【００６７】
従来の実施形態においては、第一の厚膜部１３は、２回の酸化工程を経る。そのため、第一の厚膜部１３の信頼性確保が課題となる。また、第二回目の熱酸化処理の前処理の洗浄により、第一のシリコン酸化膜第一層２ａに削れが生じる。その結果、第一の厚膜部１３の膜厚に±０．６ｎｍのバラツキが生じ、膜厚の制御が課題となる。
【実施例】
【００６８】
以下、実施例により本発明を説明するが、本発明はこれらに限定されるものではない。
（実施例１）
以下、第一の実施形態の実施例を示す。まず、図１（ａ）に示すように、第１回目の熱酸化処理により、シリコン基板１上に、５．３ｎｍ厚の第一のシリコン酸化膜第一層２ａを形成した。ここでの熱酸化処理は、ラジカル酸化（ＩＳＳＧ：In-Situ Steam Generation）を用いた。また、加熱温度は１０５０℃として処理した。
【００６９】
次に、図１（ｂ）に示すようにフォトレジスト３を形成した。フォトレジスト３は、第一のシリコン酸化膜第一層２ａ上のうち厚膜部領域９を覆うように形成した。また、第一のシリコン酸化膜第一層２ａ上の薄膜部領域１０は露出させるように形成した。
【００７０】
次いで、フォトレジスト３をマスクとしたウェットエッチングにより、薄膜部領域１０上の第一のシリコン酸化膜第一層２ａを除去した。このウェットエッチングの薬液は、緩衝フッ酸（フッ酸とフッ化アンモニウムの混合液）を用いた。その後、第一のシリコン酸化膜第一層２ａ上からフォトレジスト３を剥離した。
【００７１】
次いで、第２回目の熱酸化処理の前処理として、薄膜部領域１０のシリコン基板１上、及び、厚膜部領域９の第一のシリコン酸化膜第一層２ａ上の異物をアンモニア過水によるリフトオフ（洗浄）にて除去した。この洗浄により、厚膜部領域９の第一のシリコン酸化膜第一層２ａ厚は５．３ｎｍから３．５ｎｍに膜減りした。
【００７２】
次いで、加熱温度を９００℃としたドライ酸化により、第２回目の熱酸化処理を行った。この第２回目の熱酸化処理により、薄膜部領域１０のシリコン基板１、及び、厚膜部領域９の第一のシリコン酸化膜第一層２ａ上に、２．５ｎｍ厚の第一のシリコン酸化膜第二層２ｂを形成した。これにより、第一のシリコン酸化膜第一層２ａ及び第一のシリコン酸化膜第二層２ｂからなる第一のシリコン酸化膜２を形成した。厚膜部領域９の、第一のシリコン酸化膜第一層２ａ及び第一のシリコン酸化膜第二層２ｂからなる第一の厚膜部１３は、６．０（=３．５+２．５）ｎｍの膜厚となり、薄膜部領域１０の第一のシリコン酸化膜第二層２ｂからなる第一の薄膜部１４の膜厚は２．５ｎｍとなった。
【００７３】
次いで、プラズマ窒化法により、第一の厚膜部１３の表面及び第一の薄膜部１４の表面を窒化した。この窒化により、第一の薄膜部１４の表面及び第一の厚膜部１３上に、窒素を８．０３×１０２２atoms／ｃｍ3含む第一の窒化シリコン領域１１を形成した。
【００７４】
プラズマ窒化法は以下の条件を用いた。
プラズマ窒化装置：
東京エレクトロン社ＳＰＡ（Slot Plane Antenna）装置（ＤＰＮでも可）。本実施例ではＳＰＡを用いてプラズマ窒化を行った。
プロセスガス名及び流量：窒素（Ｎ2）／アルゴン（Ａｒ）=1000／1000sccm
パワー：１５００Ｗ
圧力：５０ｍＴｏｒｒ
ウェハ温度：４００℃
窒化時間：１２０秒
窒化膜厚：１ｎｍ
【００７５】
次いで、加熱温度を１０００℃〜１１００℃として、第一の窒化シリコン領域１１に熱処理を行った。この熱処理の条件は１〜１００ｔｏｒｒのドライ酸化条件とした。この熱処理により、第一の窒化シリコン領域１１中の窒素原子を、第一の薄膜部１４直下のシリコン基板１の表面から深さ３nmまで、８．０３×１０１９atoms／ｃｍ3の濃度で拡散させた。
【００７６】
次いで、シリコン基板１中の窒素濃度をＸ線光電子分光分析（ＸＰＳ：Ｘ−ray Photoelectron Spectroscopy）装置を用いて測定し、シリコン基板１の表面から深さ３nmの窒素濃度が１×１０１６／ｃｍ２〜２×１０１７／ｃｍ２であることを確認した。次いで、加熱温度を１０００℃〜１１００℃としたＩＳＳＧ酸化による、第３回目の熱酸化処理を行った。これにより、シリコン基板１上に第二のシリコン酸化膜４を形成した。これにより、厚膜部領域９の第二のシリコン酸化膜４からなる第二の厚膜部１３ａの膜厚は６．０ｎｍ、薄膜部領域１０の第二のシリコン酸化膜４からなる第二の薄膜部１４ａは膜厚３．０ｎｍとなった。
【００７７】
次いで、第二の厚膜部１３ａ上及び第二の薄膜部１４ａ上に、ポリシリコン５、タングステンシリサイド６、タングステン７、第二の窒化シリコン膜８を順次積層した。次いで、リソグラフィとドライエッチングを行い、第一のゲート電極１５ａ及び第二のゲート電極１５ｂを形成した。次いで、第二の窒化シリコン膜８上に、窒化シリコン１６を形成した。次いで、エッチバックを行い、ポリシリコン５、タングステンシリサイド６、タングステン７の側面に窒化シリコン１６を被覆させた。次いで、図示しない絶縁膜で、第一のゲート電極１５ａ及び第二のゲート電極１５ｂを埋め込んだ。その後、ＣＭＰ（Chemical Mechanical Polishing）で表面を平坦化し、ゲート絶縁膜２０を形成した。次いで、ビットライン形成の工程に移行し、第一の実施形態の半導体装置３０を完成した。
【００７８】
（実施例２）
以下、第二の実施形態の実施例を示す。まず、最初に図５（ａ）に示すように、第１回目の熱酸化処理を行い、シリコン基板１上に、２．５ｎｍ厚の第一のシリコン酸化膜２を形成した。ここでの熱酸化処理は、加熱温度を１０５０℃としたラジカル酸化（ＩＳＳＧ：In-Situ Steam Generation）を行った。次いで、プラズマ窒化法により、第一のシリコン酸化膜２の表面を窒化した。この窒化により窒素を８．０３×１０２２atoms／ｃｍ3含む第一の窒化シリコン領域１１を、第一のシリコン酸化膜２上に形成した。
【００７９】
次いで、薄膜部領域１０の第一の窒化シリコン領域１１上にフォトレジスト３をパターニングした。次いで、フォトレジスト３をマスクとして、厚膜部領域９の第一の窒化シリコン領域１１を熱燐酸によるウェットエッチングで除去した。次いで、厚膜部領域９の第一のシリコン酸化膜２をフッ酸によるウェットエッチングで除去した。その後、薄膜部領域１０の第一の窒化シリコン領域１１上からフォトレジスト３を剥離した。
【００８０】
次いで、第２回目の熱酸化処理を行った。この熱処理の方法は加熱温度を９００℃とするＩＳＳＧ酸化とした。第２回目の熱酸化処理により、厚膜部領域９のシリコン基板１上に膜厚６．０ｎｍの第二の厚膜部１３ａを形成した。また、薄膜部領域１０では表面に第一の窒化シリコン領域１１があるために酸化が進行せず、第三の薄膜部１４ｂの膜厚は２．５ｎｍで変わらなかった。次に、第一の実施形態と同様に、第一のゲート電極１５ａ及び第二のゲート電極１５ｂを形成したが、以下、第一の実施形態の製造方法と同様の工程であるため説明を省略する。
【００８１】
（実施例３）
以下、第三の実施形態の実施例を示す。まず、最初に図７（ａ）に示すように第１回目の熱酸化処理を行い、シリコン基板１上に、５．３ｎｍ厚の第一のシリコン酸化膜２を形成した。ここでの熱酸化処理は、加熱温度を１０５０℃としたラジカル酸化（ＩＳＳＧ：In-Situ Steam Generation）とした。次いで、厚膜部領域９の第一のシリコン酸化膜２上にフォトレジスト３をパターニングした。次いで、フォトレジスト３をマスクとし、第一のシリコン酸化膜２に、窒素をイオン打ち込みで注入した。
【００８２】
イオン打ち込みは以下の条件を用いた。
装置名：高電流注入機
ドーズ量：1×１０１６atoms／ｃｍ２
注入エネルギー：５〜５０ＫｅＶ
この際、注入エネルギーは、シリコン酸化膜２を通したシリコン基板１（表面から深さ３ｎｍまで）で、窒素濃度が８．０３×１０１９atoms／ｃｍ3となるように調整した。
【００８３】
次いで、第一のシリコン酸化膜２上からフォトレジスト３を剥離した。次いで、フッ酸によるウェットエッチングにより、第一のシリコン酸化膜２を除去した。次いで、シリコン基板１上に第２回目の熱酸化処理を行った。この第２回目の熱酸化処理は、加熱温度を９００℃としたラジカル酸化（ＩＳＳＧ：In-Situ Steam Generation）とした。この第２回目の熱酸化処理により、膜厚６．０ｎｍの第四の厚膜部１３ｃ及び膜厚２．５ｎｍの第四の薄膜部１４ｃを形成した。
【００８４】
次いで、第四の厚膜部１３ｃ及び第四の薄膜部１４ｃ上に、ポリシリコン５、タングステンシリサイド６、タングステン７、第二の窒化シリコン膜８を順次積層し、第一のゲート電極１５ａ及び第二のゲート電極１５ｂを形成した。以下、第一の実施例と同様であるため説明を省略する。
【産業上の利用可能性】
【００８５】
本発明は、半導体装置の製造方法に関するものであり、特に同一の半導体基板上に高さの異なるゲート電極を具備する半導体装置の製造方法に関するものである。半導体装置を製造・利用する産業において利用可能性がある。
【符号の説明】
【００８６】
１…シリコン基板、２…第一のシリコン酸化膜、４…第二のシリコン酸化膜、９…厚膜部領域、１０…薄膜部領域、１１…第一の窒化シリコン領域、１３…第一の厚膜部、１３ａ…第二の厚膜部、１３ｂ…第三の厚膜部、１３ｃ…第四の厚膜部、１４…第一の薄膜部、１４ａ…第二の薄膜部、１４ｂ…第三の薄膜部、１４ｃ…第四の薄膜部、１５ａ…第一のゲート電極、１５ｂ…第二のゲート電極、１７…窒素拡散部、２０…ゲート絶縁膜、３０…半導体装置
【図１】
2011014824.tif 000002
【図２】
2011014824.tif 000003
【図３】
2011014824.tif 000004
【図４】
2011014824.tif 000005
【図５】
2011014824.tif 000006
【図６】
2011014824.tif 000007
【図７】
2011014824.tif 000008
【図８】
2011014824.tif 000009
【図９】
2011014824.tif 000010
【図１０】
2011014824.tif 000011
【図１１】
2011014824.tif 000012