(57)【要約】【課題】破壊を伴うことなく正確に半導体装置の接続状態の検査を行うことを目的とする。【解決手段】実装基板２に半導体チップ３を実装して構成され、外部から供給される電源を半導体チップ３の内部回路３０に伝送する電源伝送部を備える半導体装置１であって、電源伝送部は、実装基板２上に設けられ、外部から供給される電源を入力するための電源入力端子と、実装基板２上に設けられ、この実装基板２と半導体チップ３との間の接続状態の検査を行うための検査入力端子と、電源入力端子から入力した電源を分配して内部回路３０に伝送する複数の電源経路と、各電源経路に一端が接続され、他端が合流されて検査入力端子に接続される複数の分岐経路と、各分岐経路上に設けられ、各分岐経路が合流する前に設けた抵抗２６と、を備えている。【選択図】  図１
2011158347.tif 000002
【特許請求の範囲】
【請求項１】
基板に部品を実装して構成され、外部から供給される電源を前記部品の内部回路に伝送する電源伝送部を備える半導体装置であって、
前記電源伝送部は、
前記基板上に設けられ、外部から供給される電源を入力するための電源入力端子と、
前記基板上に設けられ、この基板と前記部品との間の接続状態の検査を行うための検査入力端子と、
前記電源入力端子から入力した電源を分配して前記内部回路に伝送する複数の電源経路と、
各電源経路に一端が接続され、他端が合流されて前記検査入力端子に接続される複数の分岐経路と、
各分岐経路上に設けられ、各分岐経路が合流する前に設けた受動素子と、
を備えていることを特徴とする半導体装置。
【請求項２】
前記各電源経路に設けられ、前記分岐経路に分岐する箇所と前記電源経路が合流する箇所との間に設けられるスイッチ手段を備えていること
を特徴とする請求項１記載の半導体装置。
【請求項３】
前記電源伝送部は、第１の電源を伝送するための第１の電源伝送部と前記第１の電源の電圧よりも低い電圧の第２の電源を伝送するための第２の電源伝送部とを有し、
前記第１の電源伝送部のスイッチ手段は前記第２の電源伝送部が伝送する第２の電源を入力して電源経路のオンとオフとを切り替えるＰＭＯＳトランジスタであり、
前記第２の電源伝送部のスイッチ手段は前記第１の電源伝送部が伝送する第１の電源を入力して電源経路のオンとオフとを切り替えるＮＭＯＳトランジスタであること
を特徴とする請求項２記載の半導体装置。
【請求項４】
前記受動素子は抵抗であり、
複数の抵抗から１または複数の抵抗を選択したときの全ての組合せについての合成抵抗が全て異なる値となるように各抵抗の抵抗値を決定したこと
を特徴とする請求項１記載の半導体装置。
【請求項５】
前記受動素子は容量であり、
複数の容量から１または複数の容量を選択したときの全ての組合せについての合成容量が全て異なる値となるように各容量の容量値を決定したこと
を特徴とする請求項１記載の半導体装置。
【請求項６】
請求項１乃至５の何れか１項に記載の半導体装置を備える検査システムであって、
前記電源入力端子と前記検査入力端子とに前記受動素子を検出する検査装置を接続していること
を特徴とする検査システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に部品を実装した半導体装置および半導体装置の基板と部品との間の接続状態を検査する検査システムに関するものである。
【背景技術】
【０００２】
実装基板（基板）に半導体チップ（部品）を実装する方式として、フリップチップ方式やワイヤ・ボンディング方式等が従来から用いられている。フリップチップ方式はバンプと端子とを接合し、ワイヤ・ボンディング方式はワイヤと端子とを接続している。接続の態様は異なるが、いずれにしても実装基板と半導体チップとの間を電気的に接続している。このとき、両者の間に接続不良が生じると、その部分において電気的に導通されなくなる。従って、接続状態の検査を行う必要がある。この検査を行う技術（ワイヤボンディング）が例えば特許文献１に開示されている。
【０００３】
実装基板上に半導体チップを実装して１つのパッケージ（半導体装置）を構成する。半導体チップが実装されると、実装基板と半導体チップとの間の接続部は完全にパッケージ内部に内包された形になる。このため、接続部位を外部から視認をすることは勿論、直接的に接触した検査を行うことはできない。
【０００４】
このため、パッケージ外部から間接的な検査を行う。実装基板には半導体チップと導通状態にあり且つ外部に露出している配線或いは端子が形成されており、当該配線或いは端子を用いて間接的に接続状態の検査を行う。
【０００５】
図４および図５は従来の半導体装置およびその検査システムを示している。この半導体装置（パッケージ）１０１は実装基板１０２に半導体チップ１０３を実装して構成している。実装基板１０２と半導体チップ１０３との間は電気的に接続されており、この接続を行っている部分を接続領域１０４とする。接続領域１０４はパッケージにより完全に内包されている。また、実装基板１０２には検査装置１０５が接続されている。
【０００６】
実装基板１０２は第１電源入力端子１１１と第２電源入力端子１１２と信号入力端子１１３と複数の基板側第１電源端子１１４と複数の基板側第２電源端子１１５と基板側信号端子１１６とを備えて概略構成している。第１電源入力端子１１１は外部から第１電源を入力する。第２電源入力端子１１２は外部から第２電源（第１電源よりも低い電圧）を入力する。信号入力端子１１３は外部から所定の信号を入力する。
【０００７】
各基板側第１電源端子１１４は第１電源入力端子１１１から入力して分配された第１電源を接続部Ｃ１〜Ｃ４に出力する出力端子になる。各基板側第２電源端子１１５は第２電源入力端子１１２から入力して分配された第２電源を接続部Ｃ５〜Ｃ８に出力する出力端子になる。基板側信号端子１１６は信号入力端子１１３が入力した信号を接続部Ｃ９に出力する出力端子になる。接続領域１０４はＣ１〜Ｃ９から構成されており、実装基板１０２と半導体チップ１０３との間を電気的に接続している。
【０００８】
半導体チップ１０３は複数のチップ側第１電源端子１２１と複数の第２電源入力端子１２２とチップ側信号端子１２３と内部回路１２４と第１ダイオード１２５と第２ダイオード１２６とを備えて概略構成している。
【０００９】
各チップ側第１電源端子１２１は接続部Ｃ１〜Ｃ４に接続されている。チップ側第１電源端子１２１に接続される各経路は１本の経路Ｌ１に合流される。各第２電源入力端子１２２は接続部Ｃ５〜Ｃ８に接続されている。第２電源入力端子１２２に接続される各経路は１本の経路Ｌ２に合流される。チップ側信号端子１２３は接続部Ｃ９に接続されており、また経路Ｌ３に接続されている。
【００１０】
経路Ｌ１〜Ｌ３は内部回路１２４に接続される。内部回路１２４は電源および信号の入力を受けて動作する回路になる。第１ダイオード１２５は経路Ｌ３とＬ１との間を接続しており、第２ダイオード１２６は経路Ｌ２とＬ３とを接続している。
【００１１】
図４に示す検査装置１０５は電流源１３１と電圧計１３２とを備えて概略構成しており、電流源１３１および電圧計１３２はそれぞれ一端が第１電源入力端子１１１に接続されており、他端が信号入力端子１１３に接続されている。電流源１３１は所定の電流を発生して出力する。出力された電流は信号入力端子１１３、基板側信号端子１１６、接続部Ｃ９、チップ側信号端子１２３、経路Ｌ３、第１ダイオード１２５、経路Ｌ１、複数のチップ側第１電源端子１２１、接続部Ｃ１〜Ｃ４、複数の基板側第１電源端子１１４、第１電源入力端子１１１を経由して検査装置１０５に入力される。
【００１２】
電圧計１３２は第１電源入力端子１１１と信号入力端子１１３との間の電圧を測定しており、測定した電圧に基づいて実装基板１０２と半導体チップ１０３との間の接続状態を検査する。
【００１３】
図４および図５に示すように、信号が伝送されるライン（信号入力端子１１３から経路Ｌ３）を挟んで第１電源が伝送される部分と第２電源が伝送される部分とに分かれており、同じ構成になっている。つまり、伝送される電源は異なるが、電源を伝送する機構は同一になっている。このため、図４では第１電源を伝送する接続部Ｃ１〜Ｃ４の検査を行い、図５では第２電源を伝送する接続部Ｃ５〜Ｃ８の検査を行う。
【００１４】
そして、図４は第１電源を伝送する接続部Ｃ１〜Ｃ４の検査を行うために信号入力端子１１３と第１電源入力端子１１１と検査装置１０５とを接続しており、図５は第２電源を伝送する接続部Ｃ５〜Ｃ８の検査を行うために信号入力端子１１３と第２電源入力端子１１２と検査装置１０５とを接続している。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２０００−２３２１４１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
半導体チップ１０３が大きな電源を必要としない場合には、実装基板１０２において電源を分配する必要はない。つまり、第１電源入力端子１１１（第２電源入力端子１１２）から入力した第１電源（第２電源）を単一の経路で内部回路１２４に伝送することができる。ただし、近年の半導体チップ１０３は大きな電源を必要とするため、電源を分配して伝送しなければならない。このために、実装基板１０２で電源を複数の経路に分割して、半導体基板１０３で合流させて使用している。
【００１７】
１つの電源を単一の経路で伝送する場合には、検査装置１０５を用いて簡単に検査することができる。つまり、単一の経路である場合に、接続領域１０４に接続不良が生じると、電流源１３１から出力された電流が流れなくなり、電圧計１３２で電圧が検出されなくなる。これにより、接続不良を生じているか否かの検査が行われる。換言すれば、電圧を検出するか否かによって接続不良を検出していることになる。
【００１８】
ただし、図４および図５のように、電源の供給量を増やすために電源を分配して複数の経路（接続部Ｃ１〜Ｃ４、Ｃ５〜Ｃ８を含む経路）を用いている場合には、何れか１つの経路に異常が生じたとしても、電流は他の経路を介して流れるため、電圧計１３２が検出する電圧の値は殆ど変化がない。これは、各経路における電圧降下が殆どないためである。従って、複数の経路の全てに接続不良が生じているのであればともかく、一部の経路に接続不良を生じている場合には、そのことを検出することができない。つまり、接続状態の正確な検査を行うことができなかった。
【００１９】
検査装置１０５ではなく、超音波或いはＸ線を使用して、パッケージ内部を視認して行う検査手法もある。ただし、この検査は超音波診断装置或いはＸ線装置の性能に依存し、また検査者の能力にも依存するため、検査結果が不確実になる。また、パッケージを開封して行う検査手法、或いは断面を研磨して内部状態を視認して行う検査手法もあるが、これらはパッケージの破壊を伴うため、もはや製品として使用することができなくなる。
【００２０】
そこで、本発明は、破壊を伴うことなく正確に半導体装置の接続状態の検査を行うことを目的とする。
【課題を解決するための手段】
【００２１】
以上の課題を解決するため、本発明の請求項１の半導体装置は、基板に部品を実装して構成され、外部から供給される電源を前記部品の内部回路に伝送する電源伝送部を備える半導体装置であって、前記電源伝送部は、前記基板上に設けられ、外部から供給される電源を入力するための電源入力端子と、前記基板上に設けられ、この基板と前記部品との間の接続状態の検査を行うための検査入力端子と、前記電源入力端子から入力した電源を分配して前記内部回路に伝送する複数の電源経路と、各電源経路に一端が接続され、他端が合流されて前記検査入力端子に接続される複数の分岐経路と、各分岐経路上に設けられ、各分岐経路が合流する前に設けた受動素子と、を備えていることを特徴とする。
【００２２】
この半導体装置によれば、各電源経路から分岐したそれぞれの分岐経路に受動素子を設けている。電源入力端子と検査端子とが電源経路および分岐経路に接続されており、且つ受動素子が設けられていることから、電源入力端子と検査端子とを用いて受動素子を検出することができる。受動素子の検出状態によって、複数の電源経路のうち一部に接続不良が生じたことを正確且つ破壊を伴うことなく検出できる。
【００２３】
本発明の請求項２の半導体装置は、請求項１記載の半導体装置であって、前記各電源経路に設けられ、前記分岐経路に分岐する箇所と前記電源経路が合流する箇所との間に設けられるスイッチ手段を備えていることを特徴とする。
【００２４】
この半導体装置によれば、スイッチ手段により電源経路のオンとオフとが切り替えられている。スイッチ手段をオンにすることにより、内部回路に電源を供給して半導体装置の通常使用が可能になる。また、スイッチ手段をオフにすることにより、電流は内部回路には向かわずに全て受動素子に向けて流れるため、接続状態の検査をすることができる。これにより、通常使用状態と検査状態とを切り替えることができる。
【００２５】
本発明の請求項３の半導体装置は、請求項２記載の半導体装置であって、前記電源伝送部は、第１の電源を伝送するための第１の電源伝送部と前記第１の電源の電圧よりも低い電圧の第２の電源を伝送するための第２の電源伝送部とを有し、前記第１の電源伝送部のスイッチ手段は前記第２の電源伝送部が伝送する第２の電源を入力して電源経路のオンとオフとを切り替えるＰＭＯＳトランジスタであり、前記第２の電源伝送部のスイッチ手段は前記第１の電源伝送部が伝送する第１の電源を入力して電源経路のオンとオフとを切り替えるＮＭＯＳトランジスタであることを特徴とする。
【００２６】
この半導体装置によれば、スイッチ手段はＰＭＯＳトランジスタ、ＮＭＯＳトランジスタになっている。そして、各トランジスタは他方の電源伝送部の電源を入力してオンとオフとを切り替えているため、第１の電源および第２の電源に基づいて、自動的に電源経路のオンとオフとを切り替えることができるようになる。
【００２７】
本発明の請求項４の半導体装置は、請求項１記載の半導体装置であって、前記受動素子は抵抗であり、複数の抵抗から１または複数の抵抗を選択したときの全ての組合せについての合成抵抗が全て異なる値となるように各抵抗の抵抗値を決定したことを特徴とする。
【００２８】
この半導体装置によれば、受動素子として抵抗を適用できる。そして、複数の抵抗の組合せの全てについて合成抵抗値が異なるようにしているため、検出した合成抵抗値から何れの抵抗が接続不良を生じているかを簡単に認識することができるようになる。
【００２９】
本発明の請求項５の半導体装置は、請求項１記載の半導体装置であって、前記受動素子は容量であり、複数の容量から１または複数の容量を選択したときの全ての組合せについての合成容量が全て異なる値となるように各容量の容量値を決定したことを特徴とする。
【００３０】
この半導体装置によれば、受動素子として容量を適用できる。そして、複数の容量の組合せの全てについて合成容量値が異なるようにしているため、検出した合成容量値から何れの容量が接続不良を生じているかを簡単に認識することができるようになる。
【００３１】
本発明の請求項６の検査システムは、請求項１乃至５の何れか１項に記載の半導体装置を備える検査システムであって、前記電源入力端子と前記検査入力端子とに前記受動素子を検出する検査装置を接続していることを特徴とする。
【００３２】
この検査システムによれば、半導体装置に設けられる電源入力端子と検査端子とに受動素子を検出する検査装置を接続することにより、接続状態の検査を行うことができるようになる。
【発明の効果】
【００３３】
本発明は、電源入力端子から入力した電源を分配した各電源経路から分岐した分岐経路上にそれぞれ受動素子を設けることにより、各受動素子の検出に基づいて接続状態の検査を行うことができるようになる。
【図面の簡単な説明】
【００３４】
【図１】検査状態の半導体装置の概略構成を示すブロック図である。
【図２】通常使用状態の半導体装置の概略構成を示すブロック図である。
【図３】変形例における半導体装置の概略構成を示すブロック図である。
【図４】従来の半導体装置の検査を行う態様を示すブロック図である。
【図５】従来の半導体装置の検査を行う他の態様を示すブロック図である。
【発明を実施するための形態】
【００３５】
以下、図面を参照して本発明の実施形態について説明する。図１は本発明の半導体装置１を示している。半導体装置１は実装基板２に半導体チップ３を実装して構成される半導体パッケージである。実装基板２は部品としての半導体チップ３を実装するための基板であり、実装基板２と半導体チップ３との間は接続領域４により電気的に接続されている。そして、パッケージ（半導体パッケージ）としての半導体装置１の電気的な接続状態の検査を行うための検査装置５が半導体装置１に接続されている。
【００３６】
実装基板２は第１電源入力端子１１と第２電源入力端子１２と信号入力端子１３と複数の基板側第１電源端子１４と複数の基板側第２電源端子１５と基板側信号端子１６と第１検査入力端子１７と第２検査入力端子１８と基板側第１検査端子１９と基板側第２検査端子２０とを備えて概略構成している。
【００３７】
第１電源入力端子１１は外部から第１電源を入力しており、第２電源入力端子１２は第２電源を入力している。信号入力端子１３は外部から所定の信号を入力している。第１電源ＶＤＤと第２電源ＶＳＳとの関係は「ＶＤＤ＞ＶＳＳ」になる。なお、第２電源ＶＳＳは負の電圧とは限らず、正の電圧であっても０ボルトであってもよい。要は第１電源ＶＤＤよりも低い電圧であればよい。以下においては、第１電源ＶＤＤはＨｉｇｈとして、第２電源ＶＳＳはＬｏｗとして説明する。
【００３８】
第１電源入力端子１１が入力した第１電源ＶＤＤは複数の基板側第１電源端子１４に分配され、第２電源入力端子１２が入力した第２電源ＶＳＳは複数の基板側第２電源端子１５に分配される。第１電源ＶＤＤおよび第２電源ＶＳＳは分配された個数分に等分される。勿論、第１電源ＶＤＤおよび第２電源ＶＳＳを任意の数に分配するようにしてよい。図１のように４つの基板側電源端子に分配されるときには、各電源はそれぞれ４等分される。基板側第１電源端子１４と基板側第２電源端子１５とは同じ数であってもよいし、異なる数であってもよい。
【００３９】
各基板側第１電源端子１４はそれぞれ接続部Ｃ１〜Ｃ４に接続されており、接続部Ｃ１〜Ｃ４を介して分配された第１電源ＶＤＤを出力する。各基板側第２電源端子１５はそれぞれ接続部Ｃ５〜Ｃ８に接続されており、接続部Ｃ５〜Ｃ８を介して分配された第２電源ＶＳＳを出力する。基板側信号端子１６は信号入力端子１３が入力した信号を接続部Ｃ９に出力する。
【００４０】
第１検査入力端子１７と基板側第１検査端子１９とは主に接続部Ｃ１〜Ｃ４の接続状態の検査を行うために設けた端子であり、両端子の間は電気的に接続されている。そして、基板側第１検査端子１９は接続部Ｃ１０に接続されている。第２検査入力端子１８と基板側第２検査端子２０とは主に接続部Ｃ５〜Ｃ８の接続状態の検査を行うために設けた端子であり、両端子の間は電気的に接続されている。そして、基板側第２検査端子２０は接続部Ｃ１１に接続されている。
【００４１】
接続領域４は接続部Ｃ１〜Ｃ１１を有して構成される実装基板２と半導体チップ３との間を電気的に接続している。例えば、ワイヤや電極等が接続領域４に設けられている。実装基板２に半導体チップ３を実装した後には、接続領域４は完全に半導体装置１に内包され、外部からは視認或いは直接的に接触することができなくなる。
【００４２】
半導体チップ３は実装基板２に搭載される部品（素子）であり、複数のチップ側第１電源端子２１と複数のチップ側第２電源端子２２とチップ側信号端子２３とチップ側第１検査端子２４とチップ側第２検査端子２５と複数の第１抵抗２６と複数の第１トランジスタ２７と複数の第２抵抗２８と複数の第２トランジスタ２９と内部回路３０とを備えて概略構成している。
【００４３】
各チップ側第１電源端子２１は接続部Ｃ１〜Ｃ４にそれぞれ接続されており、接続部Ｃ１〜Ｃ４を介して分配された第１電源ＶＤＤを入力する。各チップ側第２電源端子２２は接続部Ｃ５〜Ｃ８にそれぞれ接続されており、接続部Ｃ５〜Ｃ８を介して分配された第２電源ＶＳＳを入力する。
【００４４】
図１に示すように、第１電源ＶＤＤおよび第２電源ＶＳＳは４つに分配されており、分配された電源ごとに１つの経路を設けている。第１電源ＶＤＤの４つの経路をそれぞれ第１電源経路Ｌ１〜Ｌ４とし、第２電源ＶＳＳの４つの経路をそれぞれ第２電源経路Ｌ５〜Ｌ８とする。第１電源経路Ｌ１〜Ｌ４は第１電源ＶＤＤが分配された後の経路であるため、接続部Ｃ１〜Ｃ４を含んでいる。また、第２電源経路Ｌ５〜Ｌ８は第２電源ＶＳＳが分配された後の経路であるため、接続部Ｃ５〜Ｃ８を含んでいる。
【００４５】
チップ側信号端子２３は接続部Ｃ９に接続されており、接続部Ｃ９を介して信号を入力する。信号経路Ｌ９は半導体チップ３においてチップ側信号端子２３に一端が接続されており、他端が内部回路３０に接続されている。また、チップ側第１検査端子２４は接続部Ｃ１０に接続されており、チップ側第２検査端子２５は接続部Ｃ１１に接続されている。
【００４６】
第１電源経路Ｌ１〜Ｌ４は途中で分岐経路Ｂ１〜Ｂ４に分岐する。各分岐経路Ｂ１〜Ｂ４にはそれぞれ第１抵抗２６を設けている。分岐経路Ｂ１〜Ｂ４は合流されて１本の合流経路Ｌ１０になって、チップ側第１検査端子２４に接続される。また、第２電源経路Ｌ５〜Ｌ８は途中で分岐経路Ｂ５〜Ｂ８に分岐しており、各分岐経路Ｂ５〜Ｂ８にはそれぞれ第２抵抗２８を設けている。分岐経路Ｂ５〜Ｂ８は合流されて１本の合流経路Ｌ１１になって、チップ側第２検査端子２５に接続される。
【００４７】
第１電源経路Ｌ１〜Ｌ４は合流されて１本の合流経路Ｌ２１になり、分配された第１電源ＶＤＤが元に戻る。第２電源経路Ｌ５〜Ｌ８は合流されて１本の合流経路Ｌ２２になり、分配された第２電源ＶＳＳが元に戻る。
【００４８】
第１電源経路Ｌ１〜Ｌ４のうち分岐経路Ｂ１〜Ｂ４に分岐する箇所と合流経路Ｌ２１に合流する箇所との間にそれぞれ第１トランジスタ２７を設けている。同様に、第２電源経路Ｌ５〜Ｌ８のうち分岐経路Ｂ５〜Ｂ８に分岐する箇所と合流経路Ｌ２１に合流する箇所との間にそれぞれ第２トランジスタ２９を設けている。
【００４９】
各第１トランジスタ２７はＰＭＯＳトランジスタであり、ゲートに印加される電圧がＬｏｗのときに第１電源経路をオンにし、Ｈｉｇｈのときにオフにする。各第２トランジスタ２９はＮＭＯＳトランジスタであり、ゲートに印加される電圧がＨｉｇｈのときに第２電源経路をオンにし、Ｌｏｗのときにオフにする。このため、第１トランジスタ２７および第２トランジスタ２９は電源経路をオンとオフとに切り替えるスイッチ手段としての機能を果たす。
【００５０】
合流経路Ｌ２１と合流経路Ｌ２２と信号経路Ｌ９とは内部回路３０に接続される。内部回路３０は電源および信号の入力を受けて動作する回路であり、種々の目的の回路が適用される。内部回路３０には合流経路Ｌ２１、Ｌ２２、信号経路Ｌ９からそれぞれ第１電源ＶＤＤ、第２電源ＶＳＳ、信号が入力される。
【００５１】
第１電源経路Ｌ１〜Ｌ４のうち何れか１つ（ここではＬ４）を途中で分岐させて各第２トランジスタ２９のゲート側に入力させている。この分岐させた経路を第１スイッチ制御経路Ｌ３１とする。同様に、第２電源経路Ｌ５〜Ｌ８のうち何れか１つ（ここではＬ５）を途中で分岐させて第１トランジスタ２７のゲート側に入力させている。この分岐させた経路を第２スイッチ制御経路Ｌ３２とする。
【００５２】
検査装置５は第１検査装置５１と第２検査装置５２とを有して構成されている。第１検査装置５１は第１電流源５３と第１電圧計５４とを有して構成され、第２検査装置５２は第２電流源５５と第２電圧計５６とを有して構成されている。第１検査装置５１は接続部Ｃ１〜Ｃ４の接続状態の検査を行うものであり、第２検査装置５２は接続部Ｃ５〜Ｃ８の接続状態の検査を行うものである。第１検査装置５１および第２検査装置５２は実装基板２に着脱可能に接続されている。
【００５３】
第１電流源５３は所定の電流を発生して出力するものであり、第１電圧計５４は第１電源入力端子１１と第１検査入力端子１７との間の電圧を測定する。第２電流源５５は所定の電流（第１電流源５３の電流と同じであっても異なるものであってもよい）を発生して出力するものであり、第２電圧計５６は第２電源入力端子１２と第２検査入力端子１８との間の電圧を測定する。
【００５４】
図１は検査を行うときの半導体装置１の状態を示しており、図２は半導体装置１の通常使用状態を示している。通常使用状態とは前述した接続状態の検査を行うものではなく、半導体装置１を実際に使用する状態になる。通常使用状態では、所定の電圧Ｖ１を発生する電圧源７１の正の電圧側を第１電源入力端子１１に接続し、負の電圧側を第２電源入力端子１２に接続する。つまり、「Ｖ１＝ＶＤＤ−ＶＳＳ」となる。
【００５５】
信号発生部７２は半導体チップ３に入力する信号を発生する。信号は所定のパルスになっており、このパルスは電圧Ｖ２により与えられる。信号発生部７２は信号入力端子１３に接続されており、信号入力端子１３にパルス（電圧Ｖ２）が与えられて、内部回路３０に信号が入力される。
【００５６】
電圧Ｖ２の信号を伝送するための信号伝送ライン（信号入力端子１３から信号経路Ｌ９を含む経路）を挟んで、半導体装置１は第１電源ＶＤＤを内部回路３０に入力するための第１電源伝送部６１と第２電源ＶＳＳを内部回路３０に入力するための第２電源伝送部６２との２つに分かれている。
【００５７】
第１電源伝送部６１と第２電源伝送部６２とは同じ構成になっている。つまり、第１、第２電源入力端子１１、１２および第１、第２検査入力端子１７、１８から合流経路Ｌ２１、Ｌ２２に至るまでの各部を有して構成されており、その構成はほぼ同一である。勿論、他の回路を設けることにより、回路構成に差を生じるものであってもよい。
【００５８】
次に、動作について説明する。まず、通常使用状態について説明する。この場合には、図２に示すように、第１電源入力端子１１と第２電源入力端子１２とに電圧源７１を接続しており、信号入力端子１３に信号発生部７２を接続している。このため、第１電源入力端子１１には第１電源ＶＤＤが、第２電源入力端子１２には第２電源ＶＳＳが入力される。なお、図２に示すように、通常使用状態においては、第１検査入力端子１７および第２検査入力端子１８には何も接続されていない。
【００５９】
第１電源伝送部６１の第１電源入力端子１１から入力した第１電源ＶＤＤは分配されて接続部Ｃ１〜Ｃ４を介して各第１電源経路Ｌ１〜Ｌ４に伝送される。このとき、第１検査入力端子１７は開放状態になっているため、分岐経路Ｂ１〜Ｂ４に電流或いは電圧が出力されることはない。つまり、各抵抗２６は機能していない状態になる。よって、各第１電源経路Ｌ１〜Ｌ４の第１電源ＶＤＤは全て第１トランジスタ２７に向かう。
【００６０】
第２電源伝送部６２においても同様に動作する。このとき、第２電源伝送部６２の第２電源経路Ｌ５はスイッチ制御経路Ｌ３２に分岐しており、第１電源伝送部６１の各第１トランジスタ２７のゲート側に入力される。第２電源経路Ｌ５を伝送する第２電源ＶＳＳの電圧はＬｏｗになっている。よって、各第１トランジスタ２７のゲート側にはＬｏｗである第２電源ＶＳＳが入力される。
【００６１】
第１トランジスタ２７はＰＭＯＳトランジスタであり、ゲート側に入力する電源の電圧がＬｏｗのときに第１電源経路Ｌ１〜Ｌ４をオンにする。よって、第１電源経路Ｌ１〜Ｌ４の第１電源ＶＤＤは合流経路Ｌ２１で合流されて、内部回路３０に入力される。
【００６２】
第２トランジスタ２９はＮＭＯＳトランジスタであり、ゲート側に入力する電源は第１の電源ＶＤＤ（Ｈｉｇｈ）である。よって、第２電源経路Ｌ５〜Ｌ８はオンになる。そして、第２電源ＶＳＳは合流経路Ｌ２２で合流されて、内部回路３０に入力される。
【００６３】
次に、検査状態について説明する。この場合には、図１の接続態様になる。つまり、実装基板２に検査装置５を接続している。そして、第１電流源５３および第２電流源５５はそれぞれ所定の電流を出力する。第１電流源５３が出力した電流は第１電源入力端子１１から入力して４つの基板側第１電源端子１４に分配されて、接続部Ｃ１〜Ｃ４に出力される。
【００６４】
接続部Ｃ１〜Ｃ４に出力された電流はチップ側第１電源端子２１から入力されて第１電源経路Ｌ１〜Ｌ４を流れる。同様に、第２電流源５５から出力された電流はチップ側第２電源端子２２から入力されて第２電源経路Ｌ５〜Ｌ８を流れる。
【００６５】
ここで、第１電源入力端子１１と第２電源入力端子１２との間に電圧源７１が接続されておらず、従って両端子の間には所定の電圧Ｖ１が印加されていない。つまり、第１電源ＶＤＤおよび第２電源ＶＳＳが半導体装置１に入力されていない状態になる。このため、第１トランジスタ２７のゲート側にＬｏｗの電圧が入力されず、第２トランジスタ２９のゲート側にＨｉｇｈの電圧が入力されない。従って、第１トランジスタ２７および第２トランジスタ２９はそれぞれ第１電源経路Ｌ１〜Ｌ４および第２電源経路Ｌ５〜Ｌ８をオフにする。
【００６６】
このため、第１電源経路Ｌ１〜Ｌ４を流れる全ての電流は分岐経路Ｂ１〜Ｂ４に向かって流れる。同様に、第２電源経路Ｌ５〜Ｌ８を流れる全ての電流は分岐経路Ｂ５〜Ｂ８に向かって流れる。つまり、第１抵抗２６、第２抵抗２８に電流が流れる。
【００６７】
前述したように、第１トランジスタ２７および第２トランジスタ２９は電源経路をオンとオフとに切り替えるスイッチ手段の機能を果たしている。そして、一方の電源伝送部のトランジスタのゲート側に他方の電源伝送部が伝送する電源を入力させている。これにより、格別のスイッチの切り替え制御を行う手段を設けることなく、通常使用状態であるか検査状態であるかによって、自動的にスイッチ手段のオン・オフを切り替えることができるようになっている。
【００６８】
分岐経路Ｂ１〜Ｂ４の第１抵抗２６を流れた各電流は合流されて合流経路Ｌ１０になり、接続部Ｃ１０を介して第１検査入力端子１７に出力される。分岐経路Ｂ５〜Ｂ８の第２抵抗２８を流れた各電流は合流されて合流経路Ｌ１１になり、接続部Ｃ１１を介して第２検査入力端子１８に出力される。
【００６９】
第１検査装置５１から出力された電流は、第１電源入力端子１１、第１電源経路Ｌ１〜Ｌ４、分岐経路Ｂ１〜Ｂ４、合流経路Ｌ１０、接続部Ｃ１０、第１検査入力端子１７を経由して再び第１検査装置５１に戻される帰還経路が形成される。これは、第２検査装置５２から出力された電流についても同様である。
【００７０】
そして、分岐経路Ｂ１〜Ｂ４に設けられた各抵抗２６によって、所定の電圧降下が生じる。図１に示すように、前記帰還経路のうち分配されて合流されるまでの経路に第１抵抗２６を設けている。よって、第１検査装置５１から見ると、４つの第１抵抗２６は並列接続の状態になっている。第１電圧計５４は第１検査入力端子１７と第１電源入力端子１１との間の電圧を検出しており、且つ第１電流源５３が出力した電流を既知として認識しているため、これにより４つの第１抵抗２６の合成抵抗を検出している。
【００７１】
そして、４つの第１抵抗２６は並列接続がされていることから、全ての第１抵抗２６の抵抗値をｒ１とし、合成抵抗の抵抗値をＲ１とすると、「Ｒ１＝（（１／ｒ１）×４）−１＝ｒ１／４」になる。同様に、４つの第２抵抗２８の抵抗値をｒ２とし、合成抵抗の抵抗値をＲ２とすると、「Ｒ２＝（（１／ｒ２）×４）−１＝ｒ２／４」になる。
【００７２】
接続部Ｃ１〜Ｃ４を含む第１電源経路Ｌ１〜Ｌ４に接続不良を生じていなければ、第１検査装置５１は抵抗値「Ｒ１＝ｒ１／４」を検出する。ただし、第１電源経路Ｌ１〜Ｌ４のうち一部に接続不良が生じると、その部分には電流が流れなくなり、電圧降下を生じなくなる。例えば、第１電源経路Ｌ１に接続不良が生じると、分岐経路Ｂ１の第１抵抗２６に電流が流れなくなり、合成抵抗値をｒ１／３として検出する。これは、本来的に検出されるべき値ではないため、接続不良を生じていることが認識される。以上のことは第２電源経路Ｌ５〜Ｌ８についても同様である。
【００７３】
従って、複数の電源経路を分岐させた各分岐経路上に抵抗を設けて、その合成抵抗値を検出していることから、複数の電源経路のうち何れかに接続不良が生じた場合に、半導体装置１の接続状態を簡単且つ明確に検査することができるようになる。しかも、超音波やＸ線等を用いることがないことから、正確な検査を行うことができ、破壊を伴うことがないことから、検査を行った半導体装置１を製品として利用することができるようになる。
【００７４】
以上において、複数の第１抵抗２６を全て同じ抵抗値として説明したが、各第１抵抗２６の抵抗値を異ならせることが望ましい。全て同じ抵抗値とすると、接続不良を生じていることを認識できても、何れの第１抵抗２６に接続不良を生じているかが認識されないためである。これは、第２抵抗２８についても同様である。
【００７５】
このとき、複数の第１抵抗２６の抵抗値としては、各第１抵抗２６から選択可能な全ての第１抵抗２６の組合せ（１つを選択した場合から全てを選択した場合も含めた組合せ）について合成抵抗が全て異なる値となるように各第１抵抗２６の抵抗値を決定する。これにより、複数の第１抵抗２６のうち何れの第１抵抗２６に接続不良を生じたかが簡単に認識される。第２抵抗２８についても同様である。より具体的な説明は後述する変形例で説明する。
【００７６】
前述したように、第１電源経路Ｌ１〜Ｌ４は接続部Ｃ１〜Ｃ４を含む経路であり、第２電源経路Ｌ５〜Ｌ８は接続部Ｃ５〜Ｃ８を含む経路である。そして、検査装置５では第１電源経路Ｌ１〜Ｌ４、第２電源経路Ｌ５〜Ｌ８の接続状態の検査を行っている。この点、接続部以外の電源経路に接続不良が生じた場合でも、そのことが検出される。
【００７７】
また、第１トランジスタ２７は第２電源ＶＳＳを利用して、第２トランジスタ２９は第１電源ＶＤＤを利用してスイッチの切り替え制御を行っており、これにより自動的に切り替え制御が行われるという効果を奏する。ただし、通常使用状態か検査状態かによって電源経路をオンとオフとに切り替えることができれば、トランジスタ以外の任意のスイッチ手段を設けることができる。
【００７８】
例えば、単なる電源経路を接続または非接続に切り替えるスイッチング素子をスイッチ手段として適用し、電圧源７１が第１電源入力端子１１と第２電源入力端子１２とに接続されているか否かによってスイッチング素子を切り替える手段を設けるようにしてもよい。
【００７９】
また、第１の検査装置５１と第２の検査装置５２とは同時に接続状態の検査を行うこともできるし、異なるタイミングで検査を行うこともできる。図１に示した例では第１の検査装置５１と第２の検査装置５２との２つを用意して、同時に検査を行っているが、１つの検査装置のみを用意して、２回に分けて検査を行うこともできる。
【００８０】
また、図１において、第１検査装置５１および第２検査装置５２はそれぞれ電流源および電圧計を用いて、端子間の電圧を測定することにより合成抵抗の値を検出しているが、電圧源（電圧源７１とは異なる電圧源：検査用電圧源）および電流計を用いるものであってもよい。検査用電圧源が所定の電圧を測定すると、各第１抵抗２６、各第２抵抗２８に電流が流れる。そして、電流計を用いて電流の値を計測することにより、合成抵抗を測定することができるようになる。これにより、接続状態の検査を行うことができるようになる。
【００８１】
次に、図３を参照して、変形例について説明する。本変形例の構成は前述した実施形態とほぼ同じであるが、第１抵抗２６の代わりに第１容量８１をそれぞれ設け、第２抵抗２８の変わりに第２容量８２をそれぞれ設けている。また、第１検査装置５１および第２検査装置５２としては電流源や電圧計ではなく第１容量検出部８３および第２容量検出部８４を設けるようにしている。
【００８２】
つまり、抵抗ではなく容量の測定を行うことにより、接続部Ｃ１〜Ｃ４、Ｃ５〜Ｃ８の接続状態を検査する。この場合には、抵抗ではなく容量であるため、４つの容量の容量値（静電容量の値）の合計が合成容量になる。各容量値を同じ値にしてもよいが、前述したように、分岐経路Ｂ１〜Ｂ５に設けられる４つの第１容量８１から選択可能な容量の全ての組合せについての合成容量が全て異なる値となるように各第１容量８１の容量値を決定する。
【００８３】
容量検出部８１が検出する合成容量の容量値Ｆは、各容量８１の容量をｆ１〜ｆ４とすると、「Ｆ＝ｆ１＋ｆ２＋ｆ３＋ｆ４」になる。このとき、例えばｆ１＝１、ｆ２＝５、ｆ３＝１０、ｆ４＝２０（全て単位はファラッド）に決定する。この場合の選択可能な容量の組合せ（１つのみを選択した場合も含む）は合計１６種類になる。そして、各組合せの合成容量ＦはＦ＝（０、１、５、１０、２０、１＋５＝６、１＋１０＝１１、１＋２０＝２１、５＋１０＝１５、５＋２０＝２５、１０＋２０＝３０、１＋５＋１０＝１６、１＋５＋２０＝２６、１＋１０＋２０＝３１、５＋１０＋２０＝３５、１＋５＋１０＋２０＝３６）になる。
【００８４】
従って、各第１容量８１のうち何れの第１容量８１または複数の第１容量８１に接続不良が生じた場合には、接続不良が生じたことだけではなく、不良となっている第１容量を特定することが可能になる。このことは、第２容量８２についても同様である。
【００８５】
以上説明したように、実施形態では抵抗を用いて接続不良を検出しており、変形例では容量を用いて接続不良を検出している。抵抗および容量は回路における受動素子であり、本発明は各受動素子を電源経路から分岐させた分岐経路に設けて、各受動素子を検出している。これにより、半導体装置の基板と部品との間の接続不良が検出されるようになる。
【符号の説明】
【００８６】
１    半導体装置            ２    実装基板
３    半導体チップ            ４    接続領域
５    検査装置            １１    第１電源入力端子
１２    第２電源入力端子        １３    信号入力端子
１４    基板側第１電源端子        １５    基板側第２電源端子
１６    基板側信号端子            １７    第１検査入力端子
１８    第２検査入力端子        １９    基板側第１検査端子
２０    基板側第２検査端子        ２１    チップ側第１電源端子
２２    チップ側第２電源端子        ２３    チップ側信号端子
２４    チップ側第１検査端子        ２５    チップ側第２検査端子
２６    第１抵抗            ２７    第１トランジスタ
２８    第２抵抗            ２９    第２トランジスタ
３０    内部回路            ６１    第１電源伝送部
６２    第２電源伝送部            ８１    第１容量
８２    第２容量            
【図１】
2011158347.tif 000003
【図２】
2011158347.tif 000004
【図３】
2011158347.tif 000005
【図４】
2011158347.tif 000006
【図５】
2011158347.tif 000007