(57)【要約】【課題】回路特性の向上が可能な、有機トランジスタよりなる論理回路を有する半導体装置を提供する。【解決手段】本発明に係る半導体装置は、ドライバトランジスタ(PTD)とロードトランジスタ(PTL)を有する論理回路を含む半導体装置であって、ドライバトランジスタの能動層は、第１のｐ型有機半導体層(5D)からなり、ロードトランジスタの能動層は、第２のｐ型有機半導体層(5L)からなり、ロードトランジスタの閾値電圧(VthL)はドライバトランジスタの閾値電圧(VthD)よりも高い。ｐ型有機半導体(5D,5L)の膜厚を変えることにより、閾値を変化させる。ｐ型有機半導体(5D,5L)の材料を変えることにより、閾値を変化させる。第１のｐ型有機半導体層(5D)にドナーを含ませる。第２のｐ型有機半導体層(5L)にアクセプターを含ませる。かかる構成により、論理回路の特性を向上させることができる。【選択図】図１
2011014724.tif 000002
【特許請求の範囲】
【請求項１】
ドライバトランジスタとロードトランジスタを有する論理回路を含む半導体装置であって、
前記ドライバトランジスタの能動層は、第１のｐ型有機半導体層からなり、
前記ロードトランジスタの能動層は、第２のｐ型有機半導体層からなり、
前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高いことを特徴とする半導体装置。
【請求項２】
前記第１のｐ型有機半導体層の膜厚は、前記第２のｐ型有機半導体層の膜厚と異なることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１のｐ型有機半導体層の膜厚は、前記第２のｐ型有機半導体層の膜厚よりも薄いことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第１のｐ型有機半導体層の材料は、前記第２のｐ型有機半導体層の材料と異なることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記第２のｐ型有機半導体層の材料は、前記第１のｐ型有機半導体層の材料よりもＨＯＭＯ準位が浅いことを特徴とする請求項１記載の半導体装置。
【請求項６】
前記第１のｐ型有機半導体層は、ドナーを含むことを特徴とする請求項１記載の半導体装置。
【請求項７】
前記第２のｐ型有機半導体層は、アクセプターを含むことを特徴とする請求項１記載の半導体装置。
【請求項８】
ドライバトランジスタとロードトランジスタを有する論理回路であって、
前記ドライバトランジスタの能動層は、第１のｐ型有機半導体層からなり、
前記ロードトランジスタの能動層は、第２のｐ型有機半導体層からなり、
前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、
前記第１のｐ型有機半導体層を形成する工程と、
前記第１のｐ型有機半導体層とは異なる膜厚の前記第２のｐ型有機半導体層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項９】
ドライバトランジスタとロードトランジスタを有する論理回路であって、
前記ドライバトランジスタの能動層は、第１のｐ型有機半導体層からなり、
前記ロードトランジスタの能動層は、第２のｐ型有機半導体層からなり、
前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、
前記第１のｐ型有機半導体層を形成する工程と、
前記第１のｐ型有機半導体層とは異なる材料で前記第２のｐ型有機半導体層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１０】
ドライバトランジスタとロードトランジスタを有する論理回路であって、
前記ドライバトランジスタの能動層は、第１のｐ型有機半導体層からなり、
前記ロードトランジスタの能動層は、第２のｐ型有機半導体層からなり、
前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、
前記第１のｐ型有機半導体層を形成する工程であって、ドナーを含有するよう前記第１のｐ型有機半導体層を形成する工程と、
前記第２のｐ型有機半導体層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１１】
ドライバトランジスタとロードトランジスタを有する論理回路であって、
前記ドライバトランジスタの能動層は、第１のｐ型有機半導体層からなり、
前記ロードトランジスタの能動層は、第２のｐ型有機半導体層からなり、
前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、
前記第１のｐ型有機半導体層を形成する工程と、
前記第２のｐ型有機半導体層を形成する工程であって、アクセプターを含有するよう前記第２のｐ型有機半導体層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１乃至７のいずれか一項記載の半導体装置を有することを特徴とする電子機器。
【請求項１３】
請求項８乃至１１のいずれか一項記載の半導体装置の製造方法を有することを特徴とする電子機器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法等に関し、特に、有機トランジスタを有する半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、ＴＦＴ（thin film transistor、薄膜トランジスタ）などに用いられる半導体材料として、有機半導体材料が注目を集めている。この有機半導体材料は、(1)比較的低温のプロセスで成膜可能であるため、プラスチック基板やフィルムなどの耐熱性の低い材料上にも成膜でき、フレキシブルで軽量、壊れにくい装置を形成することができる。
【０００３】
また、（2)無機半導体材料と比較し、分子間の結合エネルギーが小さく、溶液化が容易で、塗布法や印刷法と言った簡単な方法でかつ、短時間での素子形成が可能となる。
【０００４】
このような特性から有機トランジスタの研究、実用化が図られ、ディスプレイの画素駆動トランジスタや複数の画素を駆動するための論理回路としての使用も検討されている。
【０００５】
例えば、下記特許文献１には、ポリマー系有機半導体材料を用いたｐ型ＦＥＴによる集積回路が開示されている。また、下記特許文献２には、インバータ回路の特性向上のため、エンハンスメントタイプ特性を示すボトムゲート有機半導体トランジスタをドライバトランジスタに使用し、空乏タイプ特性を示すトップゲート有機半導体トランジスタを負荷トランジスタに使用し、しきい電圧を位置別に制御する技術が開示されている。また、下記特許文献３には、負荷トランジスタとドライバトランジスタを有するインバータにおいて、デュアルゲート構造および有機チャネルを有するドライバトランジスタを用いることによりインバータ特性を向上させる技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−  １３１０８号公報
【特許文献２】特開２００８−  ９１８９６号公報
【特許文献３】特開２００７−３１８０６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
例えば、上記特許文献２、３にも開示のとおり、有機トランジスタを論理回路として使用する場合には、その特性向上のため種々の工夫が必要である。しかしながら、上記特許文献２および３の技術では、プロセスが複雑化してしまうという問題がある。
【０００８】
よって、できるだけ簡単な構成および製造方法で、回路特性の向上を図ることが望まれる。
【０００９】
そこで、本発明に係る具体的態様は、回路特性の向上が可能な、有機トランジスタよりなる論理回路を有する半導体装置構成およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る半導体装置は、ドライバトランジスタとロードトランジスタを有する論理回路を含む半導体装置であって、前記ドライバトランジスタの能動層は、第１のｐ型有機半導体層からなり、前記ロードトランジスタの能動層は、第２のｐ型有機半導体層からなり、前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高いことを特徴とする。
【００１１】
ここで、閾値電圧が高い状態とは、ロードトランジスタの閾値電圧をＶｔｈＬ、ドライバトランジスタの閾値電圧をＶｔｈＤとした時に、ＶｔｈＤ＜ＶｔｈＬとなる関係を満たすことを意味する。例えば、ＶｔｈＤ＝−５Ｖ、ＶｔｈＬ＝＋１Ｖと言った場合には（−５Ｖ＜＋１Ｖ）である為、この関係を満たしていると言える。なおＶｔｈＤ、ＶｔｈＬは上記の関係を満たしている限り、それぞれ正負どちらの値を取っても良い。
【００１２】
かかる構成によれば、論理回路の特性を向上させることができる。
【００１３】
前記第１のｐ型有機半導体層の膜厚は、前記第２のｐ型有機半導体層の膜厚と異なる。このように、ｐ型有機半導体においては膜厚を変えることにより、容易に閾値を変化させることができる。
【００１４】
例えば、前記第１のｐ型有機半導体層（ドライバ側）の膜厚は、前記第２のｐ型有機半導体層（ロード側）の膜厚よりも薄い。
【００１５】
例えば、第１および第２ｐ型有機半導体層の材料として以下の材料を用いた場合には、第２のｐ型有機半導体層（ロード側）の膜厚を第１のｐ型有機半導体層（ドライバ側）の膜厚より厚くすることで、ロードトランジスタの閾値電圧をドライバトランジスタの閾値電圧より高くすることができる。
【００１６】
第１および第２ｐ型有機半導体層の材料例として、ポリ（３−アルキルチオフェン）、ポリ（３−ヘキシルチオフェン；Ｐ３ＨＴ）、ポリ（３−オクチルチオフェン）、ポリ（２，５−チエニレンビニレン；ＰＴＶ）、ポリ（パラ−フェニレンビニレン；ＰＰＶ）、ポリ（９，９−ジオクチルフルオレン；ＰＦＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ビス−Ｎ，Ｎ'−（４−メトキシフェニル）−ビス−Ｎ，Ｎ'−フェニル−１，４−フェニレンジアミン；ＰＦＭＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ベンゾチアジアゾール；ＢＴ）、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ（９，９−ジオクチルフルオレン−コ−ジチオフェン；Ｆ８Ｔ２）のようなフルオレン−ビチオフェン共重合体、もしくはこれらを混合した材料を用いることができる。
【００１７】
前記第１のｐ型有機半導体層の材料は、前記第２のｐ型有機半導体層の材料と異なる。このように、ｐ型有機半導体においては材料を変えることにより、容易に閾値を変化させることができる。
【００１８】
より好ましくは、前記第２のｐ型有機半導体層の材料は、前記第１のｐ型有機半導体層の材料よりもＨＯＭＯ準位が浅い。第２のｐ型有機半導体層（ロード側）の材料として、第１のｐ型有機半導体層（ドライバ側）の材料よりＨＯＭＯ準位が浅い（イオン化ポテンシャルが小さい）材料を選択することで、ロードトランジスタの閾値電圧をドライバトランジスタの閾値電圧より高くすることができる。
【００１９】
有機半導体におけるＨＯＭＯ準位（イオン化ポテンシャル）の値は、例えばＸ線光電子分光（ＸＰＳ）、大気中光電子分光（ＰＥＳＡ）、酸化還元電位測定法（ＣＶ法）、紫外光電子分光法（ＵＰＳ）、光電子収量分析法（ＰＹＳ）と言った測定方法で測定することが可能である。
【００２０】
前記第１のｐ型有機半導体層は、ドナーを含む。このように、第１のｐ型有機半導体層中にドナーを含有させることによりドライバトランジスタの閾値電圧を低くすることができる。即ち、これにより第１のｐ型有機半導体層中にドナーから電子が供与される（有機半導体中のホールがトラップされる）為、ドナーを含有させない場合よりもドライバトランジスタの閾値電圧が低くなり、これによりロードトランジスタの閾値電圧をドライバトランジスタの閾値電圧よりも相対的に高くする事ができる。
【００２１】
前記第２のｐ型有機半導体層は、アクセプターを含む。このように、第２のｐ型有機半導体層中にアクセプターを含有させることによりロードトランジスタの閾値電圧を高くすることができる。即ち、これにより第２のｐ型有機半導体層中からアクセプターに電子が供与される（有機半導体中にホールがドーピングされる）為、アクセプターを含有させない場合よりもロードトランジスタの閾値電圧が高くなり、これによりロードトランジスタの閾値電圧をドライバトランジスタの閾値電圧よりも相対的に高くする事ができる。
【００２２】
本発明に係る半導体装置の製造方法は、ドライバトランジスタとロードトランジスタを有する論理回路であって、前記ドライバトランジスタの能動層は、第１のｐ型有機半導体層からなり、前記ロードトランジスタの能動層は、第２のｐ型有機半導体層からなり、前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、前記第１のｐ型有機半導体層を形成する工程と、前記第１のｐ型有機半導体層とは異なる膜厚の前記第２のｐ型有機半導体層を形成する工程と、を有する。
【００２３】
かかる方法によれば、第１および第２のｐ型有機半導体層の膜厚を変えることにより容易に閾値を変化させることができ、特性の良好な論理回路（半導体装置）を製造することができる。
【００２４】
例えば、第１および第２のｐ型有機半導体層の材料として以下の材料を用いた場合には、第２のｐ型有機半導体層（ロード側）の膜厚を第１のｐ型有機半導体層（ドライバ側）の膜厚より厚くすることで、ロードトランジスタの閾値電圧をドライバトランジスタの閾値電圧より高くすることができる。
【００２５】
第１および第２ｐ型有機半導体層の材料例として、ポリ（３−アルキルチオフェン）、ポリ（３−ヘキシルチオフェン；Ｐ３ＨＴ）、ポリ（３−オクチルチオフェン）、ポリ（２，５−チエニレンビニレン；ＰＴＶ）、ポリ（パラ−フェニレンビニレン；ＰＰＶ）、ポリ（９，９−ジオクチルフルオレン；ＰＦＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ビス−Ｎ，Ｎ'−（４−メトキシフェニル）−ビス−Ｎ，Ｎ'−フェニル−１，４−フェニレンジアミン；ＰＦＭＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ベンゾチアジアゾール；ＢＴ）、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ（９，９−ジオクチルフルオレン−コ−ジチオフェン；Ｆ８Ｔ２）のようなフルオレン−ビチオフェン共重合体、もしくはこれらを混合した材料を用いることができる。
【００２６】
本発明に係る半導体装置の製造方法は、ドライバトランジスタとロードトランジスタを有する論理回路であって、前記ドライバトランジスタの能動層は、第１のｐ型有機半導体層からなり、前記ロードトランジスタの能動層は、第２のｐ型有機半導体層からなり、前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、前記第１のｐ型有機半導体層を形成する工程と、前記第１のｐ型有機半導体層とは異なる材料で前記第２のｐ型有機半導体層を形成する工程と、を有する。
【００２７】
かかる方法によれば、第１および第２のｐ型有機半導体層の材料を変えることにより容易に閾値を変化させることができ、特性の良好な論理回路（半導体装置）を製造することができる。
【００２８】
より好ましくは、第２のｐ型有機半導体層（ロード側）の材料として、第１のｐ型有機半導体層（ドライバ側）の材料よりＨＯＭＯ準位が浅い（イオン化ポテンシャルが小さい）材料を選択することで、ロードトランジスタの閾値電圧をドライバトランジスタの閾値電圧より高くすることができる。
【００２９】
本発明に係る半導体装置の製造方法は、ドライバトランジスタとロードトランジスタを有する論理回路であって、前記ドライバトランジスタの能動層は、第１のｐ型有機半導体層からなり、前記ロードトランジスタの能動層は、第２のｐ型有機半導体層からなり、前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、前記第１のｐ型有機半導体層を形成する工程であって、ドナーを含有するよう前記第１のｐ型有機半導体層を形成する工程と、前記第２のｐ型有機半導体層を形成する工程と、を有する。
【００３０】
かかる方法によれば、ドナーを含有するよう第１のｐ型有機半導体層を形成することによりドライバトランジスタの閾値電圧を低くすることができ、特性の良好な論理回路（半導体装置）を製造することができる。
【００３１】
本発明に係る半導体装置の製造方法は、ドライバトランジスタとロードトランジスタを有する論理回路であって、前記ドライバトランジスタの能動層は、第１のｐ型有機半導体層からなり、前記ロードトランジスタの能動層は、第２のｐ型有機半導体層からなり、前記ロードトランジスタの閾値電圧は前記ドライバトランジスタの閾値電圧よりも高い論理回路を含む半導体装置の製造方法であって、前記第１のｐ型有機半導体層を形成する工程と、前記第２のｐ型有機半導体層を形成する工程であって、アクセプターを含有するよう前記第２のｐ型有機半導体層を形成する工程と、を有する。
【００３２】
かかる方法によれば、アクセプターを含有するよう前記第２のｐ型有機半導体層を形成することによりロードトランジスタの閾値電圧を高くすることができ、特性の良好な論理回路（半導体装置）を製造することができる。
【００３３】
本発明に係る電子機器は、上記半導体装置を有することを特徴とする。かかる構成によれば、製造が容易で高性能の電子機器を提供することができる。
【００３４】
本発明に係る電子機器の製造方法は、上記半導体装置の製造方法を有することを特徴とする。かかる方法によれば、高性能の電子機器を効率よく製造することができる。
【図面の簡単な説明】
【００３５】
【図１】本実施の形態のインバータ回路の構成を示す回路図および断面図である。
【図２】本実施の形態のインバータ回路の製造方法を示す工程断面図である。
【図３】本実施の形態のインバータ回路の製造方法の具体例１を示す工程断面図である。
【図４】本実施の形態のインバータ回路の製造方法の具体例２を示す工程断面図である。
【図５】本実施の形態のインバータ回路の製造方法の具体例３を示す工程断面図である。
【図６】本実施の形態のインバータ回路の製造方法の具体例４を示す工程断面図である。
【図７】ボトムゲート構造のトランジスタ構造を示す断面図である。
【図８】本実施の形態のインバータ回路の他の構成を示す回路図である。
【図９】２入力ＮＡＮＤ回路の構成を示す回路図である。
【図１０】２入力ＮＯＲ回路の構成を示す回路図である。
【図１１】アクティブマトリクス基板の回路構成を示す図である。
【図１２】電子ペーパーを示す斜視図である。
【図１３】フレキシブル基板上に形成されたマイクロコンピュータを示す斜視図である。
【発明を実施するための形態】
【００３６】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。ここではインバータ回路を例に挙げて説明するが、その他にも例えば複数入力ＮＡＮＤ回路、複数入力ＮＯＲ回路、シフトレジスタ回路、ラッチ回路、レベルシフタ回路、バッファ回路、カレントミラー回路等のような論理回路にも本発明を用いることが可能である。
【００３７】
（インバータ回路の構成）
図１は、本実施の形態のインバータ回路の構成を示す回路図および断面図である。当該インバータ回路は、ｐチャネル型有機トランジスタ（以下「ｐ型有機トランジスタ」と言う）のみで構成され、図１（Ａ）に示すように、電源電位ＶＤＤと接地電位ＶＳＳとの間に２つのｐ型有機トランジスタ（ＰＴＤ、ＰＴＬ）が直列に接続されている。具体的には、電源電位ＶＤＤと出力端子ＯＵＴとの間にドライバ用（駆動用）のｐ型有機トランジスタＰＴＤが接続され、出力端子ＯＵＴと接地電位ＶＳＳとの間にロード用（負荷用）のｐ型有機トランジスタＰＴＬが接続されている。ドライバ用のｐ型有機トランジスタＰＴＤのゲート電極（ゲート端子）は、入力端子ＩＮと接続され、ロード用のｐ型有機トランジスタＰＴＬのゲート電極は接地電位ＶＳＳに接続されている。
【００３８】
次いで、インバータ回路の構成について断面図（図１（Ｂ））を参照しながら説明する。
ドライバ用のｐ型有機トランジスタＰＴＤおよびロード用のｐ型有機トランジスタＰＴＬは、基板Ｓ１上に配置された各種部位から構成される。具体的に、ドライバ用のｐ型有機トランジスタＰＴＤは、基板Ｓ１上に一定の距離離間して配置されたソース、ドレイン電極３と、これらの間上に配置されたｐ型有機半導体膜（ｐ型有機半導体層、能動層）５Ｄと、その上部にゲート絶縁膜７を介して配置されたゲート電極Ｇとを有する。また、ロード用のｐ型有機トランジスタＰＴＬは、基板Ｓ１上に一定の距離離間して配置されたソース、ドレイン電極３と、これらの間上に配置されたｐ型有機半導体膜（ｐ型有機半導体層、能動層）５Ｌと、その上部にゲート絶縁膜７を介して配置されたゲート電極Ｇとを有する。
【００３９】
ドライバ用のｐ型有機トランジスタＰＴＤのゲート電極は、入力端子ＩＮと接続され、ロード用のｐ型有機トランジスタＰＴＬのゲート電極はゲート絶縁膜７中に設けられたビアを介してソース、ドレイン電極３と接続されている。このソース、ドレイン電極３は、接地電位ＶＳＳに接続される。ｐ型有機半導体膜５Ｄおよび５Ｌ間に位置するソース、ドレイン電極３は、双方のトランジスタに共通の電極であり、出力端子ＯＵＴに接続される。残りのソース、ドレイン電極３は、電源電位ＶＤＤに接続される。
【００４０】
（インバータ回路の製造方法）
図２は、本実施の形態のインバータ回路の製造方法を示す工程断面図である。次いで、上記インバータ回路の製造工程の一例について説明する。
【００４１】
［１］ソース、ドレイン電極形成工程
図２（Ａ）に示すように、基板Ｓ１として、例えば、ガラス基板を準備する。この基板Ｓ１上に導電性膜を形成し、パターニングすることによりソース、ドレイン電極３を形成する。
【００４２】
基板Ｓ１の材料としては、以降のプロセスに耐え得る材料であれば特に制限はないが、例えば、ガラス基板の他、アルミニウム（Ａｌ）やステンレス等の金属基板や、プラスチック基板等を用いることができる。特に、安価で軽量、柔軟性の高いプラスチック基板を用いることが好ましい。
【００４３】
このようなプラスチック基板材料としては、熱可塑性樹脂、熱硬化性樹脂いずれを原料に用いてもよい。例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体（ＥＶＡ）等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−（４−メチルベンテン−１）、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体（ＡＳ樹脂）、ブタジエン−スチレン共重合体、ポリオ共重合体（ＥＶＯＨ）、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート、プリシクロヘキサンテレフタレート（ＰＣＴ）等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル（液晶ポリマー）、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうち１種、または２種以上を積層した積層体を用いてもよい。
【００４４】
また、ソース、ドレイン電極３の材料に制限はないが、例えば、Ｃｒ、Ａｌ、Ｔａ、Ｍｏ、Ｎｂ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｉｎ、Ｎｉ、Ｎｄや、これらの金属を用いた合金等、また、ＩｎＯ2、ＳｎＯ2、ＩＴＯ等の導電性の酸化物や、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子、及びこれらの導電性高分子に塩酸、硫酸、スルホン酸等の酸、ＰＦ6、ＡｓＦ5、ＦｅＣｌ3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したものや、カーボンブラックや金属粒子を分散した導電性の複合材料等、導電性を有する材料を用いることができる。
【００４５】
上記ソース、ドレイン電極３の形成方法に制限はないが、例えば、上記導電性を有する材料を基板Ｓ１上に全面成膜した後、フォトリスグラフィおよびエッチング技術を用いて、ソース、ドレイン電極３をパターニングする。また、ソース、ドレイン電極３の形成領域に対応する箇所に開口部を有するマスク（メタルスルーマスク）を介して、基板Ｓ１上に金属膜の蒸着処理を行うことにより形成してもよい。この場合、エッチングを行う必要がなく、ソース、ドレイン電極３を形成することができる。
【００４６】
また、上記導電性材料の微粒子が分散された溶液（機能性材料、前駆体、液体材料）を用いてもよい。この溶液をインクジェット法により所望の領域に吐出し、固化（乾燥、焼成など）することにより形成する。スピンコート法などにより基板Ｓ１上に全面塗布した後、固化し、フォトリスグラフィおよびエッチング技術を用いてパターニングを行ってもよい。上記溶液を用いることにより、高価な成膜装置の使用を低減でき、より簡易に低コストで電極形成を行うことが可能である。なお、ソース、ドレイン電極３で異なる材料を用いてもよい。
【００４７】
［２］有機半導体層形成工程
次いで、図２（Ｂ）に示すように、ソース、ドレイン電極３間上に、ｐ型有機半導体膜５Ｄ、５Ｌを形成する。
【００４８】
ｐ型有機半導体膜（５Ｄ、５Ｌ）の材料としては、例えばポリ（３−アルキルチオフェン）、ポリ（３−ヘキシルチオフェン；Ｐ３ＨＴ）、ポリ（３−オクチルチオフェン）、ポリ（２，５−チエニレンビニレン；ＰＴＶ）、ポリ（パラ−フェニレンビニレン；ＰＰＶ）、ポリ（９，９−ジオクチルフルオレン；ＰＦＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ビス−Ｎ，Ｎ’−（４−メトキシフェニル）−ビス−Ｎ，Ｎ’−フェニル−１，４−フェニレンジアミン；ＰＦＭＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ベンゾチアジアゾール；ＢＴ）、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ（９，９−ジオクチルフルオレン−コ−ジチオフェン；Ｆ８Ｔ２）のようなフルオレン− ビチオフェン共重合体等、もしくはこれらを混合した材料を用いることができる。
【００４９】
このようにｐ型有機半導体材料は、数多く見出されており、特性の良好なものが多く、本実施の形態に用いて好適である。
【００５０】
例えば、上記ｐ型有機半導体材料を溶媒に溶解又は分散した溶液（機能性材料、前駆体、液体材料）を、インクジェット法を用いてソース、ドレイン電極３間上に吐出する。その後、吐出溶液を固化（乾燥、結晶化等）することによりｐ型有機半導体膜５Ｄ、５Ｌとする。
【００５１】
ｐ型有機半導膜５Ｄ、５Ｌの成膜方法としては、上記インクジェット法の他、蒸着法、ＣＶＤ（化学的気相成長、Chemical Vapor Deposition）法、キャスト法、引き上げ法、ラングミュアブロジェット法、スプレー法、シルクスクリーン法等の一般的な成膜方法を用いることができる。中でも、前述のインクジェット法は複数種類の半導体インクを簡単に打ち分けることができる点や、場所ごとの膜厚制御が簡易に行えるという観点からｐ型有機半導体層の形成に用いて好適である。
【００５２】
なお、上記ｐ型有機半導体膜５Ｄ、５Ｌの形成前に、基板Ｓ１の表面処理を行ってもよい。例えば、ヘキサメチルジシラザン、シクロヘキセン、オクタデシルトリクロロシラン等の表面改質剤を用いた表面処理を行ってもよい。また、アセトンやイソプロピルアルコール等を用いた有機洗浄処理、塩酸や硫酸、酢酸等の酸や水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニア等のアルカリ処理、ＵＶオゾン処理、フッ素化処理、酸素やアルゴン等のプラズマ処理、ラングミュアブロジェット膜の形成処理などを行いまた、これらのうち２種以上の処理を併用してもよい。
【００５３】
これらの処理は基板Ｓ１の全面に均一に行うことも可能であるし、例えばｐ型有機半導体膜の形成予定領域のみに行ってもよい。また、上記形成予定領域以外の領域に、ｐ型有機半導体膜の形成を阻害するような処理、例えば、撥液性処理などを行ってもよい。
【００５４】
［３］ゲート絶縁膜およびゲート電極形成工程
次いで、図２（Ｃ）に示すように、ｐ型有機半導体膜５Ｄ、５Ｌ上にゲート絶縁膜７を形成する。
【００５５】
このゲート絶縁膜材料に制限はなく、有機材料、無機材料のいずれも使用可能である。無機材料としては、例えば、酸化ケイ素、窒化ケイ素、酸化アルミ、酸化タンタル等の金属酸化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物が挙げられ、有機材料としてはポリエステル、ポリカーボネート、ポリビニールアルコール、ポリアセタール、ポリパラキシリレン、ポリアリレート、ポリアミド、ポリアミドイミド、ポリオレフィン、ポリエーテルイミド、ポリフェニレンエーテル、ポリフェニレンスルファイド、ポリエーテルスルホン、ポリエーテルケトン、ポリフタルアミド、ポリエーテルニトリル、ポリエーテルスルホン、ポリベンズイミダゾール、ポリカルボジイミド、ポリシロキサン、ポリメチルメタクリレート、ポリメタクリルアミド、ニトリルゴム、アクリルゴム、ポリエチレンテトラフルオライド、エポキシ樹脂、ウレタン樹脂、フェノール樹脂、メラミン樹脂、ウレア樹脂、ポリブテン、ポリペンテン、ポリブタジエン、ブチルゴム、ポリスチレンおよびこれらの共重合体が代表として挙げられる。
【００５６】
このゲート絶縁膜の形成方法としては、キャスト法、引き上げ法、ラングミュアブロジェット法、スプレー法、インクジェット法、シルクスクリーン法と言った溶液プロセスで形成することができる。また、蒸着法やＣＶＤ法などを用いて形成してもよい。
【００５７】
次いで、後述するゲート電極Ｇの電気的接続のためのコンタクトホール（ビアホール）Ｃを形成する。コンタクトホールＣの形成方法としては、フォトリスグラフィおよびエッチング技術を用いて形成しても良いし、また、コンタクトホール形成予定領域に開口部を有するマスク（メタルスルーマスク）を用いてエッチングを行ってもよい。このエッチング方法としてはフッ酸、硝酸、塩酸、硫酸等の酸によるウエットエッチング、水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニア等の塩基によるウエットエッチング、芳香族系溶媒、ケトン系溶媒やアルコール系溶媒、有機溶媒によるウエットエッチング、また、酸素プラズマ、アルゴンプラズマ、ＣＦ4プラズマを用いたドライエッチング等、各種エッチング手法を用いることができる。
【００５８】
また、プレス加工機や、ダイシングソー、ダイアモンドブレード又はダイアモンドニードルを用いた加工によりコンタクトホールＣを形成してもよい。もしくはルビーレーザー、ガラスレーザー、ＹＡＧレーザー、ＧａＡｌＡｓやＩｎＧａＡｓＰ等の半導体レーザー、ＡｒＦ、ＫｒＦ、ＸｅＣｌ、ＸｅＦ等のエキシマレーザー、炭酸ガスレーザー、Ａｒイオンレーザーを用いたレーザー加工によってコンタクトホールＣを形成してもよい。
【００５９】
次いで、ゲート絶縁膜７上にゲート電極Ｇを形成する。このゲート電極材料としては、Ｃｒ、Ａｌ、Ｔａ、Ｍｏ、Ｎｂ、Ｃｕ、Ａｇ、Ａｕ、Ｐｔ、Ｐｄ、Ｉｎ、Ｎｉ、Ｎｄやそれらの金属を用いた合金等、ＩｎＯ2、ＳｎＯ2、ＩＴＯ等の導電性の酸化物、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子及びそれに塩酸、硫酸、スルホン酸等の酸、ＰＦ6、ＡｓＦ5、ＦｅＣｌ3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散した導電性の複合材料等の、導電性を有する材料が挙げられる。例えばこれらの導電性材料を、コンタクトホールＣ内を含むゲート絶縁膜７上に堆積し、フォトリスグラフィおよびエッチング技術を用いてパターニングする。また、ゲート電極Ｇの形成領域に対応する箇所に開口部を有するマスク（メタルスルーマスク）を介して、基板Ｓ１上に金属膜等の蒸着処理を行うことにより形成することもできる。この場合、エッチング工程を省略できる。また、上記導電性を有する材料の微粒子が分散された溶液（機能性材料、前駆体、液体材料）を用いてもよい。この溶液をインクジェット法により所望の領域に吐出し、固化（乾燥、焼成など）することによりゲート電極を形成する。かかる方法によれば、より簡易に低コストでゲート電極Ｇの形成を行うことが可能である。
【００６０】
以上の工程により、ドライバ用のｐ型有機トランジスタＰＴＤおよびロード用のｐ型有機トランジスタＰＴＬを形成することができる。
【００６１】
（トランジスタの閾値電圧）
ここで、本実施の形態の特徴は、ロード用のｐ型有機トランジスタＰＴＬの閾値電圧（ＶｔｈＬ）は、ドライバ用のｐ型有機トランジスタＰＴＤの閾値電圧（ＶｔｈＤ）より高い（ＶｔｈＤ＜ＶｔｈＬ）ことにある。例えば、ＶｔｈＤ＝−５Ｖである場合、ＶｔｈＬは、−５Ｖより大きければよく（ＶｔｈＬ＞−５Ｖ）、正の値となってもよい。
【００６２】
このように、「ＶｔｈＤ＜ＶｔｈＬ」の関係とすることで、論理回路（ここでは、インバータ回路）の消費電力の低減、利得、出力電圧スイング幅の向上等を図ることができ、回路特性を向上させることができる。
【００６３】
上記閾値電圧の調整方法について以下の＜具体例１＞〜＜具体例４＞を参照しながら詳細に説明する。なお、図１および図２と同じ部位には同じ又は関連する符号を付し、重複した説明を省略する。
【００６４】
＜具体例１＞
図３は、本実施の形態のインバータ回路の製造方法の具体例１を示す工程断面図である。
【００６５】
ここでは、ロード用のｐ型有機トランジスタＰＴＬの膜厚を変更することで、閾値電圧（ＶｔｈＬ）を調整する。即ち、有機半導体の膜厚が異なると、半導体の膜質、結晶性、トラップ準位の分布やトラップ総量が変化するため閾値電圧が変化する。よって、ｐ型有機半導体膜５Ｄとｐ型有機半導体膜５Ｌの膜厚を変えることで、異なる閾値電圧を持つ素子を同一基板上に形成することができる。
【００６６】
例えば、ポリマー系の有機半導体材料を溶媒に溶解又は分散させた溶液を用いて有機半導体膜を形成する場合、膜厚が厚いほど閾値電圧が高くなる現象が見られる。詳細なメカニズムは解明されていないが、膜厚が厚いほど、より溶媒の乾燥に時間がかかるため、内部の結晶性が向上すると考えられている。
【００６７】
このようなポリマー系のｐ型有機半導体材料としては、例えば、ポリ（３−アルキルチオフェン）、ポリ（３−ヘキシルチオフェン；Ｐ３ＨＴ）、ポリ（３−オクチルチオフェン）、ポリ（２，５−チエニレンビニレン；ＰＴＶ）、ポリ（パラ−フェニレンビニレン；ＰＰＶ）、ポリ（９，９−ジオクチルフルオレン；ＰＦＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ビス−Ｎ，Ｎ’−（４−メトキシフェニル）−ビス−Ｎ，Ｎ’−フェニル−１，４−フェニレンジアミン；ＰＦＭＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ベンゾチアジアゾール；ＢＴ）、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ（９， ９−ジオクチルフルオレン−コ−ジチオフェン；Ｆ８Ｔ２）のようなフルオレン− ビチオフェン共重合体、もしくはこれらを混合した材料などが挙げられる。
【００６８】
よって、図３に示すように、上記「［１］ソース、ドレイン電極形成工程」と同様にソース、ドレイン電極３を形成した後、上記「［２］有機半導体層形成工程」において、ソース、ドレイン電極３間上に、ｐ型有機半導体膜５Ｄおよびこれより厚いｐ型有機半導体膜５Ｌを形成する。
【００６９】
例えば、上記ポリマー系のｐ型有機半導体材料の溶液（機能性材料、前駆体、液体材料）５を、インクジェット法を用いてソース、ドレイン電極３間上に吐出する。この際、ｐ型有機半導体膜５Ｌの形成領域の吐出量をｐ型有機半導体膜５Ｄの形成領域の吐出量より多くする（図３（Ａ））。その後、吐出溶液を固化（乾燥、結晶化等）することによりｐ型有機半導体膜５Ｄ、５Ｌを形成する（図３（Ｂ））。ｐ型有機半導体膜５Ｌの膜厚はＤ１であり、ｐ型有機半導体膜５Ｄの膜厚Ｄ２より大きい（Ｄ１＞Ｄ２）。
【００７０】
この後、上記「［３］ゲート絶縁膜およびゲート電極形成工程」と同様に、ゲート絶縁膜７およびゲート電極Ｇを形成する（図３（Ｃ））。
【００７１】
なお、インクジェット法の他、上記「［２］有機半導体層形成工程」で説明した他の成膜方法を用いてもよく、結果としてｐ型有機半導体膜５Ｌをｐ型有機半導体膜５Ｄより厚く形成できればよい。
【００７２】
＜具体例２＞
図４は、本実施の形態のインバータ回路の製造方法の具体例２を示す工程断面図である。
【００７３】
ｐ型有機半導体膜５Ｄの材料とｐ型有機半導体膜５Ｌの材料を変えることで、異なる閾値電圧を持つ素子を同一基板上に形成することができる。それぞれの半導体材料は材料固有のとあるエネルギーのＨＯＭＯ（Highest Occupied Molecular Orbital）準位（イオン化ポテンシャル）を有するが、一般的にＨＯＭＯ準位が浅い（イオン化ポテンシャルが小さい）材料ほど閾値電圧が高くなる傾向にある。これは、大気中の酸素等による正孔ドーピングの影響を受けやすいためと考えられている。
【００７４】
よって、ロード用のｐ型有機トランジスタＰＴＬのｐ型有機半導体膜の材料が、ドライバ用のｐ型有機トランジスタＰＴＤのｐ型有機半導体膜の材料よりもイオン化ポテンシャルが小さくなるような材料を選択することにより、「ＶｔｈＤ＜ＶｔｈＬ」の関係とすることができる。
【００７５】
図４に示すように、上記「［１］ソース、ドレイン電極形成工程」と同様にソース、ドレイン電極３を形成した後、上記「［２］有機半導体層形成工程」において、ソース、ドレイン電極３間上に、異なるｐ型有機半導体材料を用いてｐ型有機半導体膜５Ｄおよびｐ型有機半導体膜５Ｌを形成する。
【００７６】
例えば、上記「［２］有機半導体層形成工程」において説明した「ｐ型有機半導体膜（５Ｄ、５Ｌ）の材料」のうち一の半導体材料５Ａおよび前記半導体材料５Ａよりイオン化ポテンシャルが小さい他の半導体材料５Ｂを選択し、それぞれ溶媒に溶解又は分散させ溶液（５Ａｌ、５Ｂｌ）を調整する。これらをソース、ドレイン電極３間上に吐出する(図４（Ａ））。その後、吐出溶液を固化（乾燥、結晶化等）することによりｐ型有機半導体膜５ＡＤ、５ＢＬを形成する（図４（Ｂ））。
【００７７】
この後、上記「［３］ゲート絶縁膜およびゲート電極形成工程」と同様に、ゲート絶縁膜７およびゲート電極Ｇを形成する（図４（Ｃ））。
【００７８】
なお、インクジェット法の他、上記「［２］有機半導体層形成工程」で説明した他の成膜方法を用いて、ｐ型有機半導体膜５ＡＤ、５ＢＬを形成してもよい。
【００７９】
＜具体例３＞
図５は、本実施の形態のインバータ回路の製造方法の具体例３を示す工程断面図である。
【００８０】
ロード用のｐ型有機トランジスタＰＴＬのｐ型有機半導体膜５Ｌに電子吸引性材料（アクセプター）ａを含有させることにより、閾値電圧（ＶｔｈＬ）を高くすることができ、「ＶｔｈＤ＜ＶｔｈＬ」の関係とすることができる。
【００８１】
図５に示すように、上記「［１］ソース、ドレイン電極形成工程」と同様にソース、ドレイン電極３を形成した後、上記「［２］有機半導体層形成工程」において、ソース、ドレイン電極３間上に、ｐ型有機半導体膜５Ｄおよびアクセプターａを含有するｐ型有機半導体膜５Ｌを形成する。
【００８２】
例えば、上記「［２］有機半導体層形成工程」において説明した「ｐ型有機半導体膜（５Ｄ、５Ｌ）の材料」の溶液５をインクジェット法を用いてソース、ドレイン電極３間上に吐出する（図５（Ａ））。この際、ｐ型有機半導体膜５Ｌの形成領域には、アクセプターａを混合した溶液５を吐出する。その後、吐出溶液を固化（乾燥、結晶化等）することによりｐ型有機半導体膜５Ｄ、５Ｌを形成する（図５（Ｂ））。
【００８３】
上記アクセプター材料に制限はないが、例えば、無機アクセプターとしては、例えばＣｌ2、Ｂｒ2、Ｉ2、ＩＣｌ、ＩＣｌ3、ＩＢｒ、ＩＦなどのハロゲン、ＰＦ5、ＡｓＦ5、ＳｂＦ5、ＢＦ3、ＢＣｌ3、ＢＢｒ3、ＳＯ3などのルイス酸、ＨＦ、ＨＣ１、ＨＮＯ3、Ｈ2ＳＯ4、ＨＣｌＯ4、ＦＳＯ3Ｈ、ＣｌＳＯ3Ｈ、ＣＦ3ＳＯ3Ｈなどのプロトン酸、酢酸、蟻酸、アミノ酸などの有機酸、ＦｅＣｌ3、ＦｅＯＣｌ、ＴｉＣｌ4、ＺｒＣｌ4、ＨｆＣｌ4、ＮｂＦ5、ＮｂＣｌ5、ＴａＣｌ5、ＭｏＣｌ5、ＷＦ5、ＷＣｌ6、ＵＦ6、ＬｎＣｌ3（Ｌｎ＝Ｌａ、Ｃｅ、Ｎｄ、Ｐｒ、などのランタノイドとＹ）などの遷移金属化合物、Ｃｌ-、Ｂｒ-、Ｉ-、ＣｌＯ4-、ＰＦ6-、ＡｓＦ5-、ＳｂＦ6-、ＢＦ4-、スルホン酸アニオンなどの電解質アニオンなどを挙げることができる。
【００８４】
また、有機アクセプターとしては、例えば、ＢＱ：ｐ−ベンゾキノン、Ｒ1 Ｒ2 Ｒ3 Ｒ4 ＢＱ（Ｒ1 −Ｒ4 ＝Ｈ，Ｍｅ，Ｃｌ，Ｂｒ，Ｉ，Ｆ，ＣＮ）、Ｒ1 ＢＱ：２−Ｒ1 −ＢＱ（Ｒ1 ＝Ｍｅ，Ｃｌ，Ｂｒ）、ＭｅＢＱＣｌＢＱＢｒＢＱＲ1 Ｒ2 ＢＱ：２−Ｒ1 −５−Ｒ2 −ＢＱ（Ｒ1 ，Ｒ2 ＝Ｍｅ，Ｃｌ，Ｂｒ）、Ｍｅ2 ＢＱＣｌ2 ＢＱＣｌＭｅＢＱＢｒ2 ＢＱＢｒＭｅＢＱ２−Ｒ1 −６−Ｒ2 −ＢＱ（Ｒ1 ，Ｒ2 ＝Ｍｅ，Ｃｌ，Ｂｒ）、２，６−Ｃｌ2 ＢＱ２，６−Ｂｒ2 ＢＱ２，６−Ｍｅ2 ＢＱＣｌ3 ＢＱ：２，３，５−トリクロロ−ｐ−ベンゾキノン、ＣＡ：クロラニル、ＢＡ：ブロマニル、ＩＡ：ヨーダニル、ＦＡ：フルオラニル、ＤＤＱ：２，３−ジシアノ−５，６−ジクロロ−ｐ−ベンゾキノン、Ｍｅ4 ＢＱ：テトラメチル−ｐ−ベンゾキノン、ｏ−ＢＱ：ｏ−ベンゾキノン、ｏ−ＣＡ：ｏ−クロラニル、ｏ−ＢＡ：ｏ−ブロマニル、ＮＱ：ナフトキノン、Ｒ1 Ｒ2 Ｒ3 Ｒ4 Ｒ5 Ｒ6 ＮＱ、Ｒ1 Ｒ2 ＮＱ：２−Ｒ1 −３−Ｒ2 −ＮＱ（Ｒ1 ，Ｒ2 ＝Ｃｌ，ＣＮ）、Ｃｌ2 ＮＱ：２，３−ジクロロナフトキノン（ＣＮ）2 ＮＱ：２，３−ジシアノナフトキノンＡＱ：９，１０−アントラキノン、Ｒ1 Ｒ2 Ｒ3 Ｒ4 Ｒ5 ＡＱ、ＴＣＮＱ：テトラシアノキノジメタン、Ｒ1 Ｒ2 Ｒ3 Ｒ4 ＴＣＮＱ、Ｒ1 ＴＣＮＱ：２−Ｒ1 −ＴＣＮＱ（Ｒ1 ＝Ｍｅ，ＯＭｅ，Ｆ，Ｃｌ，Ｂｒ）、ＭｅＴＣＮＱ（ＯＭｅ）ＴＣＮＱＦＴＣＮＱＣｌＴＣＮＱＢｒＴＣＮＱＲ1 Ｒ2 ＴＣＮＱ：２−Ｒ1 −５−Ｒ2 −ＴＣＮＱ（Ｒ1 ＝Ｍｅ，Ｅｔ，Ｐｒ，ＯＭｅ，Ｆ，Ｃｌ，Ｂｒ，Ｉ）、Ｍｅ2 ＴＣＮＱＥｔ2 ＴＣＮＱＰｒ2 ＴＣＮＱ（ＯＭｅ）2 ＴＣＮＱＦ2 ＴＣＮＱＣｌ2 ＴＣＮＱＢｒ2 ＴＣＮＱＩ2 ＴＣＮＱＣｌＭｅＴＣＮＱＢｒＭｅＴＣＮＱＩＭｅＴＣＮＱＦ4 ＴＣＮＱ、ＴＣＮＮＱ：テトラシアノ−１，４−ナフトキノジメタン、Ｒ1 Ｒ2 Ｒ3 Ｒ4 Ｒ5 Ｒ6 ＴＣＮＮＱ、ＴＣＮＡＱ：テトラシアノ−９，１０−アントラキノジメタン、Ｒ1 Ｒ2 Ｒ3 Ｒ4 Ｒ5 ＴＣＮＡＱ、ＴＮＡＰ：テトラシアノ−２，６−ナフトキノジメタン、ＤＣＮＱＩ：ジシアノキノンジイミン、Ｒ1 ＤＣＮＱＩ：２−Ｒ1 −ジシアノキノンジイミン（Ｒ1 ，Ｒ2 ＝Ｍｅ，Ｃｌ，Ｂｒ）、ＭｅＤＣＮＱＩ：２−メチルジシアノキノンジイミン、ＣｌＤＣＮＱＩ：２−クロロジシアノキノンジイミンＢｒＤＣＮＱＩ：２−ブロモジシアノキノンジイミンＲ1 Ｒ2 ＤＣＮＱＩ：２−Ｒ1 −５−Ｒ2 −ＤＣＮＱＩ（Ｒ1 ，Ｒ2 ＝Ｍｅ，Ｃｌ，Ｂｒ）、ＤＭｅＤＣＮＱＩ：２，５−ジメチルジシアノキノンジイミン、ＣｌＭｅＤＣＮＱＩ：２−メチル−５−ジメチルジシアノキノンジイミン、ＤＣｌＤＣＮＱＩ：２，５−ジクロロジシアノキノンジイミン、ＢｒＭｅＤＣＮＱＩ：２−ブロモ−５−ジメチルジシアノキノンジイミン、Ｂｒ2 ＤＣＮＱＩ：２，５−ジブロモジシアノキノンジイミン、Ｃｌ4 ＤＣＮＱＩ：２，３，５，６−テトラクロロジシアノキノンジイミン、Ｆ4 ＤＣＮＱＩ：２，３，５，６−テトラフルオロジシアノキノンジイミン、ＤＣＮＮＱＩ：ジシアノ−１，４−ナフトキノンジイミン、Ｒ1 Ｒ2 Ｒ3 Ｒ4 Ｒ5 Ｒ6 ＤＣＮＮＱＩ、ＤＣＮＡＱＩ：ジシアノ−９，１０−アントラキノンジイミン、Ｒ1 Ｒ2 Ｒ3 Ｒ4 Ｒ5 ＤＣＮＡＱＩ、ＴＮＢ：１，３，５−トリニトロベンゼン、ＴＮＦ：２，４，７−トリニトロ−９−フルオレノン、ＤＴＦ：２，４，７−トリニトロ−９−フルオレニリデンマロノニトリル、ＴＥＮＦ：２，４，５，７−テトラニトロ−９−フルオレノン、ＤＴＥＮＦ：２，４，５，７−テトラニトロ−９−フルオレニリデンマロノニトリル、ＴＣＮＥ：テトラシアノエチレン、ＨＣＢＤ：ヘキサシアノブタジエン、ＨＣＮＢ：ヘキサシアノベンゼン、ＴＣＮＢ：テトラシアノベンゼン、ＤＣＮＢ：ジシアノベンゼン、ＰＭＤＡ：ピロメリト酸二無水物などを挙げることができる。
【００８５】
なお、上記においては、インクジェット法を例に説明したが、上記「［２］有機半導体層形成工程」で説明した他の成膜方法を用いてもよい。例えば、ｐ型有機半導体膜５Ｌの形成領域に開口部を有するマスク（メタルスルーマスク）用いて、ｐ型有機半導体材料を蒸着法で成膜する際に、アクセプター材料を共蒸着させることにより膜中に取り込んでもよい。
【００８６】
この後、上記「［３］ゲート絶縁膜およびゲート電極形成工程」と同様に、ゲート絶縁膜７およびゲート電極Ｇを形成する（図５（Ｃ））。
【００８７】
＜具体例４＞
図６は、本実施の形態のインバータ回路の製造方法の具体例４を示す工程断面図である。
【００８８】
ドライバ用のｐ型有機トランジスタＰＴＤのｐ型有機半導体膜５Ｄに電子供与性材料（ドナー）ｄを含有させることにより、閾値電圧ＶｔｈＤを低くすることができ、「ＶｔｈＤ＜ＶｔｈＬ」の関係とすることができる。
【００８９】
図６に示すように、上記「［１］ソース、ドレイン電極形成工程」と同様にソース、ドレイン電極３を形成した後、上記「［２］有機半導体層形成工程」において、ソース、ドレイン電極３間上に、ドナーｄを含有するｐ型有機半導体膜５Ｄおよびｐ型有機半導体膜５Ｌを形成する。
【００９０】
例えば、上記「［２］有機半導体層形成工程」において説明した「ｐ型有機半導体膜（５Ｄ、５Ｌ）の材料」の溶液５をインクジェット法を用いてソース、ドレイン電極３間上に吐出する。この際、ｐ型有機半導体膜５Ｄの形成領域には、ドナーｄを混合した溶液５を吐出する（図６（Ａ））。その後、吐出溶液を固化（乾燥、結晶化等）することによりｐ型有機半導体膜５Ｄ、５Ｌを形成する（図６（Ｂ））。
【００９１】
上記ドナー材料に制限はないが、例えば、無機ドナーとしては、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓなどのアルカリ金属、Ｃａ、Ｓｒ、Ｂａなどのアルカリ土類金属、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｙｂなどの希土類金属、アンモニウムイオン、Ｒ4Ｐ+、Ｒ4Ａｓ+、Ｒ3Ｓ+、アセチルコリンなどを挙げることができる。
【００９２】
また、有機ドナーとしては、例えば、アニリン、Ｎ−メチルアニリン、Ｎ，Ｎ−ジメチルアニリン、ＰＤ：ｐ−フェニレンジアミン、ＣｌＰＤ：２−クロロ−ｐ−フェニレンジアミン、ＣｌＭｅＰＤ：２−クロロ−５−メチル−ｐ−フェニレンジアミン、ＤＣｌＰＤ：２，５−ジクロロ−ｐ−フェニレンジアミン、ＤＭｅＰＤ：２，５−ジメチル−ｐ−フェニレンジアミン、ＤＡＤ：ジアミノジュレン、ＴＭＰＤ：Ｎ，Ｎ，Ｎ'，Ｎ'−テトラメチル−ＰＤ、Ｎ，Ｎ−ＤＭｅＰＤ：Ｎ，Ｎ−ジメチル−ＰＤ、１，５−ジメチルナフタレン、１，８−ジメチルナフタレン、ベンジジン、ＴＭＢ：３，３'，５，５'−テトラメチルベンジジン、ＮＮＮ'Ｎ'−ＴＭＢ：Ｎ，Ｎ，Ｎ'，Ｎ'−テトラメチル−ベンジジン、ＤＡＰ：１，６−ジアミノピレン、ＴＭＤＡＰ：Ｎ，Ｎ，Ｎ'，Ｎ'−テトラメチル−ＤＡＰ、フェナジン、Ｍ2 Ｐ：５，１０−ジメチル−５，１０−ジヒドロフェナジン、Ｅ2 Ｐ：５，１０−ジエチル−５，１０−ジヒドロフェナジン、Ｐｒ2 Ｐ：５，１０−ジプロピル−５，１０−ジヒドロフェナジン、ＨＭＰ：５−メチル−５，１０−ジヒドロフェナジン、Ｍ6 Ｐ：５，１０−ジヒドロ−２，３，５，７，８，１０−ヘキサメチルフェナジン、ＰＴＺ：フェノチアジン、Ｎ−ＭｅＰＴＺ：Ｎ−メチルフェノチアジン、ＣｌＰＴＺ：２−クロロフェノチアジン、ＴＤＡＥ：テトラキス（ジメチルアミノ）エチレンフェロセン、ジメチルフェロセン、デカメチルフェロセン、ニッケロセンデカメチルニッケロセンコバルトセン、ＴＴＦ：テトラチアフルバレン、ＤＭＴＴＦ：２，６−ジメチルテトラチアフルバレン、ＴＭＴＴＦ：テトラメチルテトラチアフルバレン、ＤＰｈＴＴＦ：２，６−ジフェニルテトラチアフルバレン、ＤＰｈＤＭＴＴＦ：２，６−ジフェニル−３，７−ジメチルテトラチアフルバレン、ＤＢＴＴＦ：ジベンゾテトラチアフルバレン、ＯＭＴＴＦ：オクタメチレンテトラチアフルバレン、ＨＭＴＴＦ：ヘキサメチレンテトラチアフルバレン、ＴＳＦ：テトラセレナフルバレン、ＴＭＴＳＦ：テトラメチルテトラセレナフルバレン、ＨＭＴＳＦ：ヘキサメチレンテトラセレナフルバレン、ＨＭＴＴｅＦ：ヘキサメチレンテトラテルラフルバレン、ＴＴＴ：テトラチアテトラセン、ＴＳＴ：テトラセレナテトラセン、ＢＴＰ：テトラフェニルビチオピラリデン、ナフタレンアントラセンフェナントレンペンタセンピレンペニレンアズレンアセナフテンカルバゾールアクリジンなどを挙げることができる。
【００９３】
なお、上記においては、インクジェット法を例に説明したが、上記「［２］有機半導体層形成工程」で説明した他の成膜方法を用いてもよい。例えば、ｐ型有機半導体膜５Ｄの形成領域に開口部を有するマスク（メタルスルーマスク）用いて、ｐ型有機半導体材料を蒸着法で成膜する際に、ドナー材料を共蒸着させることにより膜中に取り込んでもよい。
【００９４】
この後、上記「［３］ゲート絶縁膜およびゲート電極形成工程」と同様に、ゲート絶縁膜７およびゲート電極Ｇを形成する（図６（Ｃ））。
【００９５】
以上、＜具体例１＞〜＜具体例４＞を参照しながら、閾値電位を「ＶｔｈＤ＜ＶｔｈＬ」の関係となるよう調整する方法を説明したが、これらを個別に適用するだけでなく、２種以上組み合わせて用いてもよい。例えば、ｐ型有機半導体膜５Ｌをｐ型有機半導体膜５Ｄと比較して相対的に厚く形成しつつ膜中にアクセプターａを含有させる、また、ｐ型有機半導体膜５Ｌの材料としてｐ型有機半導体膜５Ｄと比較して相対的にイオン化ポテンシャルが小さい材料を用いつつアクセプターａを含有させるなど種々の組み合わせが可能である。
【００９６】
（応用例）
以下に、上記実施の形態の各種応用例について説明する。
【００９７】
（例１）
図７は、ボトムゲート構造のトランジスタの構造を示す断面図である。上記実施の形態においては、トップゲート型のトランジスタ構造を例に説明したが、かかる構造に限定されず、ボトムゲート構造のトランジスタにも適用可能である。
【００９８】
図７（Ａ）に示すトップコンタクト型ボトムゲート構造のトランジスタにおいては、基板Ｓ１上にゲート電極Ｇが形成され、さらにその上部にゲート絶縁膜７が形成される。このゲート絶縁膜上にｐ型有機半導体膜（５Ｄ又は５Ｌ）が形成され、さらにその上部にソース、ドレイン電極３が形成される。これらの材料および形成方法は、上記実施の形態と同様であり、形成工程が異なるに過ぎない。また、図７（Ｂ）に示すボトムコンタクト型ボトムゲート構造のトランジスタにおいては、ゲート絶縁膜７上にソース、ドレイン電極３が形成され、さらにその上部にｐ型有機半導体膜（５Ｄ又は５Ｌ）が形成される。
【００９９】
インバータ回路に上記ボトムゲート構造のトランジスタを用いた場合も、上記＜具体例１＞〜＜具体例４＞で説明した閾値の調整方法により、「ＶｔｈＤ＜ＶｔｈＬ」の関係とすることができる。
【０１００】
（例２）
図８は、本実施の形態のインバータ回路の他の構成を示す回路図である。上記実施の形態においては、図１（Ａ）を参照しながら詳細に説明したように、ロード用のｐ型有機トランジスタＰＴＬのゲート電極を接地電位ＶＳＳに接続したが、図８（Ａ）に示すように、当該ゲート電極を出力端子ＯＵＴと接続してもよい。また、図８（Ｂ）に示すように、ロード用のｐ型有機トランジスタＰＴＬのゲート電極を信号線（Ｖｌｏａｄ）と接続し、個別信号により駆動してもよい。
【０１０１】
(例３）
また、上記実施の形態においては、インバータ回路を例に説明したが、本発明は各種論理回路に適用できる。その一例を図９および図１０に示す。図９は、２入力ＮＡＮＤ回路の構成を示す回路図である。図１０は、２入力ＮＯＲ回路の構成を示す回路図である。
【０１０２】
図９（Ａ）に示す２入力ＮＡＮＤ回路においては、電源電位ＶＤＤと出力端子ＯＵＴとの間にドライバ用のｐ型有機トランジスタＰＴ１ＤおよびＰＴ２Ｄが並列に接続され、出力端子ＯＵＴと接地電位ＶＳＳとの間にロード用のｐ型有機トランジスタＰＴＬが接続されている。ドライバ用のｐ型有機トランジスタＰＴ１Ｄのゲート電極（ゲート端子）は、第１入力端子ＩＮ１と接続され、ドライバ用のｐ型有機トランジスタＰＴ２Ｄのゲート電極（ゲート端子）、第２入力端子ＩＮ２と接続され、ロード用のｐ型有機トランジスタＰＴＬのゲート端子は接地電位ＶＳＳに接続されている。また、ロード用のｐ型有機トランジスタＰＴＬのゲート電極を、図９（Ｂ）に示すように、出力端子ＯＵＴと接続してもよい。また、図９（Ｂ）に示すように、ロード用のｐ型有機トランジスタＰＴＬのゲート電極を信号線と接続し、個別信号により駆動してもよい。
【０１０３】
図１０（Ａ）に示す２入力ＮＯＲ回路においては、電源電位ＶＤＤと出力端子ＯＵＴとの間にドライバ用のｐ型有機トランジスタＰＴ１ＤおよびＰＴ２Ｄが直列に接続され、出力端子ＯＵＴと接地電位ＶＳＳとの間にロード用のｐ型有機トランジスタＰＴＬが接続されている。ドライバ用のｐ型有機トランジスタＰＴ１Ｄのゲート電極（ゲート端子）は、第１入力端子ＩＮ１と接続され、ドライバ用のｐ型有機トランジスタＰＴ２Ｄのゲート電極は、第２入力端子ＩＮ２と接続され、ロード用のｐ型有機トランジスタＰＴＬのゲート端子は接地電位ＶＳＳに接続されている。また、ロード用のｐ型有機トランジスタＰＴＬのゲート電極を、図１０（Ｂ）に示すように、出力端子ＯＵＴと接続してもよい。また、図１０（Ｂ）に示すように、ロード用のｐ型有機トランジスタＰＴＬのゲート電極を信号線と接続し、個別信号により駆動してもよい。
【０１０４】
上記回路は一例にすぎず、本発明は、ドライバ用のｐ型有機トランジスタおよびロード用のｐ型有機トランジスタを有する各種論理回路に広く適用できる。
【０１０５】
（例４）
また、上記実施の形態においては、ｐ型有機トランジスタを例に説明したが、ｎ型有機トランジスタを用いてもよい。この場合、「ＶｔｈＤ＞ＶｔｈＬ」の関係とすることで、回路特性を向上させることができる。但し、ｎ型有機半導体材料は特性の良好なものが少なく、特性の良好な材料が数多く見出されている上記ｐ型有機半導体材料を用いることが好ましい。
【０１０６】
以上詳細に説明したように、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。
【０１０７】
＜電気光学装置および電子機器の説明＞
上記実施の形態で説明した論理回路の具体的な適用箇所について制限はないが、上記論理回路は例えば電気光学装置（表示装置）の駆動回路として用いられる。図１１は、アクティブマトリクス基板の回路構成を示す図である。例えば、アクティブマトリクス型の装置では、図１１に示すように、データ線Ｙとゲート線Ｘとの交点にＴＦＴおよび画素電極７０が配置され、ＴＦＴの一端がデータ線Ｙと、他端が画素電極７０と、そのゲートがゲート線Ｘと接続されている。また、データ線Ｙはデータ線駆動回路７３と接続され、また、ゲート線Ｘは、ゲート線駆動回路７５と接続されている。このような駆動回路を構成する論理回路として本発明を適用することができる。また、一画素中にメモリや論理回路を組み込む場合があり、かかる場合においては、画素中の駆動回路として本発明を適用することもできる。
【０１０８】
上記アクティブマトリクス基板と対向基板との間に液晶、電気泳動カプセル、有機ＥＬ（Electro-Luminescence）などを配置することにより表示部を構成する。
【０１０９】
上記表示部は、携帯電話、ビデオカメラ、ロールアップ式テレビジョンの他、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示板、宣伝広告用ディスプレイ、電子ペーパーなどの電子機器（電気光学装置）に組み込むことができる。
【０１１０】
図１２は、電子ペーパーを示す斜視図である。図１２に示す電子ペーパー１０００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体１００１と、表示ユニット１００２とを備えている。このような電子ペーパー１０００では、表示ユニット１００２が、前述したような表示部で構成されている。
【０１１１】
図１３は、フレキシブル基板上に形成されたマイクロコンピュータを示す斜視図である。上記実施の形態で説明した論理回路は、上記電気光学装置のみならず、図１３に示すマイクロコンピュータを構成する各種回路として適用可能である。５７１は、フレキシブル基板であり、例えば、５７３はＲＡＭ（random access memory）、５７５はＣＰＵ（central processing unit）、５７７は、入出力回路、５７９は、太陽電池である。
【符号の説明】
【０１１２】
３…ソース、ドレイン電極、５Ｄ…ｐ型有機半導体膜（ドライバ側）、５Ｌ…ｐ型有機半導体膜（ロード側）、５Ａ…半導体材料、５Ｂ…半導体材料、５Ａｌ…溶液、５Ｂｌ…溶液、７…ゲート絶縁膜、７０…画素電極、７３…データ線駆動回路、７５…ゲート線駆動回路、５７１…フレキシブル基板、５７３…ＲＡＭ、５７５…ＣＰＵ、５７７…入出力回路、５７９…太陽電池、１０００…電子ペーパー、１００１…本体、１００２…表示ユニット、ａ…アクセプター、Ｃ…コンタクトホール、ｄ…ドナー、Ｄ１…ｐ型有機半導体膜５Ｌの膜厚、Ｄ２…ｐ型有機半導体膜５Ｄの膜厚、Ｇ…ゲート電極、ＩＮ…入力端子、ＩＮ１…第１入力端子、ＩＮ２…第２入力端子、ＯＵＴ…出力端子、ＰＴＤ…ｐ型有機トランジスタ（ドライバ用）、ＰＴＬ…ｐ型有機トランジスタ（ロード用）、ＰＴ１Ｄ…ｐ型有機トランジスタ（ドライバ用）、ＰＴ２Ｄ…ｐ型有機トランジスタ（ドライバ用）、Ｓ１…基板、Ｖｌｏａｄ…信号線、ＶＤＤ…電源電位、ＶＳＳ…接地電位、ＶｔｈＬ…ロード用のｐ型有機トランジスタＰＴＬの閾値電圧、ＶｔｈＤ…ドライバ用のｐ型有機トランジスタＰＴＤの閾値電圧、Ｘ…ゲート線、Ｙ…データ線
【図３】
2011014724.tif 000003
【図４】
2011014724.tif 000004
【図５】
2011014724.tif 000005
【図６】
2011014724.tif 000006
【図７】
2011014724.tif 000007
【図８】
2011014724.tif 000008
【図９】
2011014724.tif 000009
【図１０】
2011014724.tif 000010
【図１１】
2011014724.tif 000011
【図１２】
2011014724.tif 000012
【図１３】
2011014724.tif 000013
【図１】
2011014724.tif 000014
【図２】
2011014724.tif 000015