(57)【要約】【課題】バックライト消灯時の破壊を防止することができるバックライト駆動回路を提供する。【解決手段】制御信号生成回路とインバータ回路３とを備えるバックライト駆動回路であって、インバータ回路３が、スイッチング素子であるＦＥＴと、ＯＮ／ＯＦＦ制御用トランジスタとを有し、前記制御信号生成回路によって生成される制御信号（Ｃ１，Ｃ２）がＯＮ／ＯＦＦ制御用トランジスタの制御端子に供給され、前記制御信号のオンデューティが０％になると、前記ＯＮ／ＯＦＦ制御用トランジスタがオフになり前記ＦＥＴのゲート電圧がオフレベルになる回路であり、前記制御信号生成回路が、バックライト５が点灯状態から消灯状態に切り替わるときの切替信号のレベル変化を検知した場合、前記制御信号のオンデューティを０％にするバックライト駆動回路。【選択図】図１
2011014380.tif 000002
【特許請求の範囲】
【請求項１】
制御信号生成回路とインバータ回路とを備え、前記インバータ回路の発振により得られる高周波電圧によってバックライトを駆動するバックライト駆動回路であって、
前記インバータ回路が、スイッチング素子であるＦＥＴと、ＯＮ／ＯＦＦ制御用トランジスタとを有し、前記バックライト駆動回路が前記バックライトを駆動するときに所定の電圧の供給を担う電圧ラインが前記ＯＮ／ＯＦＦ制御用トランジスタを介して前記ＦＥＴのゲートに接続され、前記制御信号生成回路によって生成される制御信号が前記ＯＮ／ＯＦＦ制御用トランジスタの制御端子に供給され、前記制御信号のオンデューティが０％になると、前記ＯＮ／ＯＦＦ制御用トランジスタがオフになり前記ＦＥＴのゲート電圧がオフレベルになる回路であり、
前記制御信号生成回路が、前記バックライトが点灯状態から消灯状態に切り替わるときの切替信号のレベル変化を検知した場合、前記制御信号のオンデューティを０％にすることを特徴とするバックライト駆動回路。
【請求項２】
前記制御信号生成回路が、２つのＰＷＭ信号を出力するＰＷＭ制御ＩＣを有し、
前記ＰＷＭ制御ＩＣが、前記ＰＷＭ制御ＩＣの所定の端子に所定値以上の電圧が印加されると、前記２つのＰＷＭ信号のオンデューティがともに０％となるＩＣであり、
前記２つのＰＷＭ信号それぞれが前記制御信号であることを特徴とする請求項１に記載のバックライト駆動回路。
【請求項３】
前記制御信号生成回路が、ダイオードを有し、
前記ダイオードのアノードが、前記バックライトが消灯状態のときに電圧値が前記所定値以上となる電源ラインに接続され、
前記ダイオードのカソードが、前記所定の端子に接続されることを特徴とする請求項２に記載のバックライト駆動回路。
【請求項４】
前記制御信号生成回路が、トランジスタを有し、
前記バックライトが消灯状態のときに前記トランジスタがオン状態になり、前記バックライトが消灯状態のときに電圧値が前記所定値以上となる電源ラインと前記所定の端子とが電気的に接続されることを特徴とする請求項２に記載のバックライト駆動回路。
【請求項５】
請求項１〜４のいずれか１項に記載のバックライト駆動回路を含む液晶表示装置を備えることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バックライトを駆動するバックライト駆動回路及びそれを備えた液晶テレビジョンに関する。
【背景技術】
【０００２】
液晶テレビジョン等で用いられる液晶表示装置では、液晶表示パネルと、その液晶表示パネルに光を照射するバックライトと、そのバックライトを駆動するバックライト駆動回路とを備える構成が一般的である。ここで、従来のバックライト駆動回路の一構成例を図５に示す。図５に示す従来のバックライト駆動回路は、バックライト制御回路１と、ＰＷＭ（Pulse Width Modulation）制御ＩＣ２と、インバータ回路３と、トランス４と、それらに直接又は間接的に接続される回路素子群とを備え、トランス４から出力される高周波電圧によってバックライト５を駆動する。
【０００３】
インバータ回路３の電源電圧は３１［Ｖ］であり、ＰＷＭ制御ＩＣ２の電源電圧は１２番端子に入力される電圧Ｖｃｃである。
【０００４】
インバータ回路３は、スイッチング素子であるハイサイドＦＥＴ（Field Effect Transistor）（不図示）及びローサイドＦＥＴ（不図示）と、ハイサイドＯＮ／ＯＦＦ制御用トランジスタ（不図示）及びローサイドＯＮ／ＯＦＦ制御用トランジスタ（不図示）とを有する。
【０００５】
１５［Ｖ］ラインであるラインＬＮ１は、ハイサイドＯＮ／ＯＦＦ制御用トランジスタを介してハイサイドＦＥＴのゲートに接続される。したがって、トランジスタＱ２及びＱ４がオンであって、尚かつ、ハイサイドＯＮ／ＯＦＦ制御用トランジスタがオンであれば、ハイサイドＦＥＴのゲート電圧が１５［Ｖ］になりハイサイドＦＥＴがオンになり、トランジスタＱ２、トランジスタＱ４、及びハイサイドＯＮ／ＯＦＦ制御用トランジスタの少なくとも一つがオフであれば、ハイサイドＦＥＴのゲート電圧が０［Ｖ］になりハイサイドＦＥＴがオフになる。
【０００６】
また、１５［Ｖ］ラインであるラインＬＮ１は、ローサイドＯＮ／ＯＦＦ制御用トランジスタを介してローサイドＦＥＴのゲートに接続される。したがって、トランジスタＱ２及びＱ４がオンであって、尚かつ、ローサイドＯＮ／ＯＦＦ制御用トランジスタがオンであれば、ローサイドＦＥＴのゲート電圧が１５［Ｖ］になりローサイドＦＥＴがオンになり、トランジスタＱ２、トランジスタＱ４、及びローサイドＯＮ／ＯＦＦ制御用トランジスタの少なくとも一つがオフであれば、ローサイドＦＥＴのゲート電圧が０［Ｖ］になりローサイドＦＥＴがオフになる。
【０００７】
そして、ハイサイドＯＮ／ＯＦＦ制御用トランジスタの制御端子に、ＰＷＭ制御ＩＣ２の８番端子から出力されるＰＷＭ信号Ｃ１が供給され、ローサイドＯＮ／ＯＦＦ制御用トランジスタの制御端子に、ＰＷＭ制御ＩＣ２の１１番端子から出力されるＰＷＭ信号Ｃ２が供給される。したがって、ＰＷＭ信号Ｃ１のレベル反転に従って、ハイサイドＯＮ／ＯＦＦ制御用トランジスタのオン／オフが切り替わり、ＰＷＭ信号Ｃ２のレベル反転に従って、ローサイドＯＮ／ＯＦＦ制御用トランジスタのオン／オフが切り替わる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−２７８２９１号公報
【特許文献２】特開２００８−２７８６７０号公報
【特許文献３】特開２００７−２２８３３５号公報
【特許文献４】特開２００５−１１０３７４号公報
【特許文献５】特開２００６−３４０４２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図５に示す従来のバックライト駆動回路では、バックライト５を点灯状態から消灯状態に切り替えるときに、バックライト制御回路１が切替信号Ｓ１をＨｉｇｈレベルからＬｏｗレベルに切り替える。このときの各部電圧波形を図６に示す。
【００１０】
図６において、Ｓ１はバックライト制御回路１から出力される切替信号の電圧波形であり、ＶHDはバックライト制御回路１内のハイサイドＦＥＴのドレイン電圧の波形であり、ＶｃｃはＰＷＭ制御ＩＣ２の１２番端子に入力される電圧の波形であり、ＶQ4CはトランジスタＱ４のコレクタ電圧の波形であり、ＶHGはバックライト制御回路１内のハイサイドＦＥＴのゲート電圧の波形である。
【００１１】
図６から明らかなように、切替信号Ｓ１をＨｉｇｈレベルからＬｏｗレベルに切り替わってから少しの時間（１００μｓ程度）、インバータ回路３のスイッチング素子であるハイサイドＦＥＴ（不図示）及びローサイドＦＥＴ（不図示）が発振した状態で、ハイサイドＦＥＴ及びローサイドＦＥＴのゲート電圧が下がってしまい（図６のＶHD、ＶHG参照）、ハイサイドＦＥＴ及びローサイドＦＥＴのドライブ不足によりハイサイドＦＥＴ及びローサイドＦＥＴが破壊するおそれがあった。
【００１２】
なお、特許文献１〜５で開示されている回路はいずれも、バックライト消灯時に、インバータ回路のスイッチング素子であるハイサイドＦＥＴ及びローサイドＦＥＴが発振した状態で、ハイサイドＦＥＴ及びローサイドＦＥＴのゲート電圧が下がってしまい、ハイサイドＦＥＴ及びローサイドＦＥＴのドライブ不足によりハイサイドＦＥＴ及びローサイドＦＥＴが破壊することを防止するものではない。
【００１３】
本発明は、上記の状況に鑑み、バックライト消灯時の破壊を防止することができるバックライト駆動回路及びそれを備えた液晶テレビジョンを提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために本発明に係るバックライト駆動回路は、制御信号生成回路とインバータ回路とを備え、前記インバータ回路の発振により得られる高周波電圧によってバックライトを駆動するバックライト駆動回路であって、前記インバータ回路が、スイッチング素子であるＦＥＴと、ＯＮ／ＯＦＦ制御用トランジスタとを有し、前記バックライト駆動回路が前記バックライトを駆動するときに所定の電圧の供給を担う電圧ラインが前記ＯＮ／ＯＦＦ制御用トランジスタを介して前記ＦＥＴのゲートに接続され、前記制御信号生成回路によって生成される制御信号が前記ＯＮ／ＯＦＦ制御用トランジスタの制御端子に供給され、前記制御信号のオンデューティが０％になると、前記ＯＮ／ＯＦＦ制御用トランジスタがオフになり前記ＦＥＴのゲート電圧がオフレベルになる回路であり、前記制御信号生成回路が、前記バックライトが点灯状態から消灯状態に切り替わるときの切替信号のレベル変化を検知した場合、前記制御信号のオンデューティを０％にする構成である。
【００１５】
このような構成によると、バックライトが点灯状態から消灯状態に切り替わると、ＦＥＴのゲート電圧が一気にオフレベルまで下がり、ＦＥＴの発振が停止する。これにより、ＦＥＴが発振した状態で、ＦＥＴのゲート電圧が下がってしまうことがなく、バックライト消灯時にＦＥＴのドライブ不足によりＦＥＴが破壊するおそれがなくなる。
【００１６】
また、前記制御信号生成回路が、２つのＰＷＭ信号を出力するＰＷＭ制御ＩＣを有し、前記ＰＷＭ制御ＩＣが、前記ＰＷＭ制御ＩＣの所定の端子に所定値以上の電圧が印加されると、前記２つのＰＷＭ信号のオンデューティがともに０％となるＩＣであり、前記２つのＰＷＭ信号それぞれが前記制御信号であるようにしてもよい。この場合、例えば、前記制御信号生成回路が、ダイオードを有し、前記ダイオードのアノードが、前記バックライトが消灯状態のときに電圧値が前記所定値以上となる電源ラインに接続され、前記ダイオードのカソードが、前記所定の端子に接続されるようにしてもよく、また、例えば、前記制御信号生成回路が、トランジスタを有し、前記バックライトが消灯状態のときに前記トランジスタがオン状態になり、前記バックライトが消灯状態のときに電圧値が前記所定値以上となる電源ラインと前記所定の端子とが電気的に接続されるようにしてもよい。
【００１７】
また、上記目的を達成するために本発明に係る液晶テレビジョンは、上記いずれかの構成のバックライト駆動回路を含む液晶表示装置を備えるようにする。
【発明の効果】
【００１８】
本発明に係るバックライト駆動回路及びそれを備えた液晶テレビジョンによると、バックライトが点灯状態から消灯状態に切り替わると、インバータ回路のスイッチング素子であるＦＥＴのゲート電圧が一気にオフレベルまで下がり、ＦＥＴの発振が停止する。これにより、ＦＥＴが発振した状態で、ＦＥＴのゲート電圧が下がってしまうことがなく、バックライト消灯時にＦＥＴのドライブ不足によりＦＥＴが破壊するおそれがなくなる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第一実施形態に係るバックライト駆動回路の構成を示す図である。
【図２】本発明の第一〜第三実施形態に係るバックライト駆動回路の各部電圧波形を示す図である。
【図３】ＰＷＭ制御ＩＣの概略構成例を示す図である。
【図４】本発明の第二実施形態に係るバックライト駆動回路の構成を示す図である。
【図５】従来のバックライト駆動回路の一構成例及び本発明の第三実施形態に係るバックライト駆動回路の構成を示す図である。
【図６】従来のバックライト駆動回路の各部電圧波形を示す図である。
【図７】本発明に係るバックライト駆動回路の構成を示すブロック図である。
【図８】本発明に係る液晶テレビジョンの概略構成例を示す図である。
【発明を実施するための形態】
【００２０】
本発明の実施形態について図面を参照して以下に説明する。まず、本発明の第一実施形態について説明する。本発明の第一実施形態に係るバックライト駆動回路の構成を図１に示す。なお、図１において図５と同一の部分には同一の符号を付し、詳細な説明を省略する。
【００２１】
図１に示す本発明の第一実施形態に係るバックライト駆動回路は、図５に示す構成にダイオードＤ１を追加し、ダイオードＤ１のアノードをトランジスタＱ１のコレクタに接続し、ダイオードのカソードをＰＷＭ制御ＩＣ２の４番端子に接続したものである。
【００２２】
図１に示す本発明の第一実施形態に係るバックライト駆動回路においても、従来と同様に、バックライト５を点灯状態から消灯状態に切り替えるときに、バックライト制御回路１が切替信号Ｓ１をＨｉｇｈレベルからＬｏｗレベルに切り替える。切替信号Ｓ１がＬｏｗレベルになると、トランジスタＱ１がオフ状態になるがトランジスタＱ２はオン状態となる。このように、バックライト５が消灯状態であるときに、トランジスタＱ２はオン状態になるが、トランジスタＱ３がオフ状態となってトランジスタＱ４がオフ状態になるので、インバータ回路３への１５［Ｖ］電圧の供給は従来と同様に停止する。
【００２３】
また、切替信号Ｓ１がＨｉｇｈレベルである場合、トランジスタＱ１がオン状態であるため、ダイオードＤ１はオフ状態であるが、バックライト制御回路１が切替信号Ｓ１をＨｉｇｈレベルからＬｏｗレベルに切り替えると、トランジスタＱ１がオフ状態となるため、ダイオードＤ１がオン状態となり、ＰＷＭ制御ＩＣ２の４番端子に３［Ｖ］以上の電圧が印加される。
【００２４】
ＰＷＭ制御ＩＣ２は、４番端子に３［Ｖ］以上の電圧が印加される場合、８番端子及び１１番端子から出力されるＰＷＭ信号Ｃ１及びＣ２のオンデューティを０％にする。これにより、バックライト制御回路１が切替信号Ｓ１をＨｉｇｈレベルからＬｏｗレベルに切り替えると、インバータ回路３内のハイサイドＯＮ／ＯＦＦ制御用トランジスタ（不図示）及びローサイドＯＮ／ＯＦＦ制御用トランジスタ（不図示）がオフになりインバータ回路３のスイッチング素子であるハイサイドＦＥＴ（不図示）及びローサイドＦＥＴ（不図示）のゲート電圧が一気にオフレベルまで下がり、前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴの発振が停止する（図２のＶHD、ＶHG参照）。
【００２５】
したがって、図１に示す本発明の第一実施形態に係るバックライト駆動回路では、前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴが発振した状態で、前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴのゲート電圧が下がってしまうことがなく、バックライト消灯時に前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴのドライブ不足により前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴが破壊するおそれがない。
【００２６】
ここで、ＰＷＭ制御ＩＣ２の概略構成例について図３を参照して説明する。図３に示すＰＷＭ制御ＩＣ２は、異常検出用のエラーアンプ２１及び２２と、ＰＷＭコンパレータ２３と、デッドタイムコンパレータ２４と、発振回路２５と、制御回路２６と、トランジスタ２７及び２８と、基準電圧発生回路２９とを備えている。
【００２７】
以下、エラーアンプ２１及び２２によって異常が検出されていない場合の動作について説明する。
【００２８】
基準電圧発生回路２９は基準電圧Ｖｒｅｆ（＝５［Ｖ］）を生成して１４番端子に出力する。３番端子には基準電圧Ｖｒｅｆの分圧であるフィードバック電圧Ｖｆｂが入力される（図１参照）。
【００２９】
ＰＷＭコンパレータ２３は、フィードバック電圧Ｖｆｂと、発振回路２５から出力される所定周波数の発振信号（例えば所定周波数の鋸波信号）とを比較し、その比較結果に応じたＰＷＭ出力信号を制御回路２６に供給する。デッドタイムコンパレータ２４は、４番端子に入力されるデッドタイム電圧Ｖｄｔｃと、発振回路２５から出力される所定周波数の発振信号とを比較し、その比較結果に応じたデッドタイム信号を制御回路２６に供給する。
【００３０】
制御回路２６は、ＰＷＭコンパレータ２３からのＰＷＭ出力信号に基づき、相補的な二つのＰＷＭ制御信号を生成し、さらに、その二つのＰＷＭ制御信号をデッドタイムコンパレータ２４からのデッドタイム信号に応じて補正し、デッドタイムコンパレータ２４からのデッドタイム信号の大きさに応じた長さのデッドタイム期間（二つのＰＷＭ制御信号がともにＨｉｇｈレベルである期間）を二つのＰＷＭ制御信号に設け、補正後のＰＷＭ制御信号の一方をトランジスタ２７のベースに供給し、補正後のＰＷＭ制御信号の他方をトランジスタ２８のベースに供給する。トランジスタ２７のコレクタ電圧がＰＷＭ信号Ｃ１として８番端子から出力され、トランジスタ２８のコレクタ電圧がＰＷＭ信号Ｃ２として１１番端子から出力される。本実施形態及び後述する第２、第３実施形態では、デッドタイム電圧Ｖｄｔｃが３［Ｖ］以上であるときに、上記デッドタイム期間の長さと発振回路２５の発振周期とが一致し、ＰＷＭ信号Ｃ１及びＣ２のオンデューティが０％となる。
【００３１】
次に、本発明の第二実施形態について説明する。本発明の第二実施形態に係るバックライト駆動回路の構成を図４に示す。なお、図４において図５と同一の部分には同一の符号を付し、詳細な説明を省略する。
【００３２】
図４に示す本発明の第二実施形態に係るバックライト駆動回路は、図５に示す構成にトランジスタＱ５と抵抗Ｒ１及びＲ２を追加し、トランジスタＱ５のコレクタをトランジスタＱ２のエミッタに接続し、トランジスタＱ５のベースをトランジスタＱ１のコレクタに接続し、トランジスタＱ５のエミッタを抵抗Ｒ２を介してＰＷＭ制御ＩＣ２の４番端子に接続し、抵抗Ｒ１をトランジスタＱ５のコレクタ−ベース間に設けたものである。
【００３３】
図４に示す本発明の第二実施形態に係るバックライト駆動回路においても、従来と同様に、バックライト５を点灯状態から消灯状態に切り替えるときに、バックライト制御回路１が切替信号Ｓ１をＨｉｇｈレベルからＬｏｗレベルに切り替える。切替信号Ｓ１がＬｏｗレベルになると、トランジスタＱ１がオフ状態になり、トランジスタＱ５がオン状態となり、トランジスタＱ５及び抵抗Ｒ２を介してＰＷＭ制御ＩＣ２の４番端子に３［Ｖ］以上の電圧が印加される。一方、切替信号Ｓ１がＨｉｇｈレベルである場合、トランジスタＱ１がオン状態であるため、トランジスタＱ５はオフ状態である。
【００３４】
ＰＷＭ制御ＩＣ２は、４番端子に３［Ｖ］以上の電圧が印加される場合、８番端子及び１１番端子から出力されるＰＷＭ信号Ｃ１及びＣ２のオンデューティを０％にする。これにより、バックライト制御回路１が切替信号Ｓ１をＨｉｇｈレベルからＬｏｗレベルに切り替えると、インバータ回路３内のハイサイドＯＮ／ＯＦＦ制御用トランジスタ（不図示）及びローサイドＯＮ／ＯＦＦ制御用トランジスタ（不図示）がオフになりインバータ回路３のスイッチング素子であるハイサイドＦＥＴ（不図示）及びローサイドＦＥＴ（不図示）のゲート電圧が一気にオフレベルまで下がり、前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴの発振が停止する（図２のＶHD、ＶHG参照）。
【００３５】
したがって、図２に示す本発明の第二実施形態に係るバックライト駆動回路では、前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴが発振した状態で、前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴのゲート電圧が下がってしまうことがなく、バックライト消灯時に前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴのドライブ不足により前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴが破壊するおそれがない。
【００３６】
次に、本発明の第三実施形態について説明する。本発明の第三実施形態に係るバックライト駆動回路のハードウェア構成は、図５に示す従来のバックライト駆動回路と同一であるが、バックライト制御回路１の制御動作が従来のバックライト駆動回路とは異なっている。
【００３７】
図５に示す本発明の第三実施形態に係るバックライト駆動回路では、バックライト５を点灯状態から消灯状態に切り替えるときに、バックライト制御回路１が切替信号Ｓ１をＨｉｇｈレベルからＬｏｗレベルに切り替え且つ調光信号Ｓ２をＨｉｇｈレベルにする。調光信号Ｓ２をＨｉｇｈレベルにすることで、トランジスタＱ６がオンになり、トランジスタＱ７がオンになり、トランジスタＱ７を介してＰＷＭ制御ＩＣ２の４番端子に３［Ｖ］以上の電圧である基準電圧Ｖｒｅｆ（図３参照）が印加される。
【００３８】
ＰＷＭ制御ＩＣ２は、４番端子に３［Ｖ］以上の電圧が印加される場合、８番端子及び１１番端子から出力されるＰＷＭ信号Ｃ１及びＣ２のオンデューティを０％にする。これにより、バックライト制御回路１が切替信号Ｓ１をＨｉｇｈレベルからＬｏｗレベルに切り替えると、インバータ回路３内のハイサイドＯＮ／ＯＦＦ制御用トランジスタ（不図示）及びローサイドＯＮ／ＯＦＦ制御用トランジスタ（不図示）がオフになりインバータ回路３のスイッチング素子であるハイサイドＦＥＴ（不図示）及びローサイドＦＥＴ（不図示）のゲート電圧が一気にオフレベルまで下がり、前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴの発振が停止する（図２のＶHD、ＶHG参照）。
【００３９】
したがって、図３に示す本発明の第三実施形態に係るバックライト駆動回路では、前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴが発振した状態で、前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴのゲート電圧が下がってしまうことがなく、バックライト消灯時に前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴのドライブ不足により前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴが破壊するおそれがない。
【００４０】
なお、本発明に係るバックライト駆動回路は、上述した実施形態に限定されることはない。本発明に係るバックライト駆動回路のブロック図は図７に示すようになる。なお、図７において図１と同一の部分には同一の符号を付し詳細な説明を省略する。
【００４１】
制御信号生成回路６は、バックライト５が点灯状態から消灯状態に切り替わるときの切替信号Ｓ１のレベル変化を検知した場合、制御信号ＣＮＴ１及びＣＮＴ２のオンデューティを０％にする。インバータ回路３は、上述した従来技術及び実施形態と同様に、スイッチング素子であるハイサイドＦＥＴ（不図示）及びローサイドＦＥＴ（不図示）と、ハイサイドＯＮ／ＯＦＦ制御用トランジスタ（不図示）及びローサイドＯＮ／ＯＦＦ制御用トランジスタ（不図示）とを有する。図７に示すバックライト駆動回路がバックライトを駆動するときに所定の電圧の供給を担う電圧ライン（不図示）が、前記ハイサイドＯＮ／ＯＦＦ制御用トランジスタを介して前記ハイサイドＦＥＴのゲートに、前記ローサイドＯＮ／ＯＦＦ制御用トランジスタを介して前記ローサイドＦＥＴのゲートにそれぞれ接続される。さらに、制御信号ＣＮＴ１が前記ハイサイドＯＮ／ＯＦＦ制御用トランジスタの制御端子に供給され、制御信号ＣＮＴ２が前記ローサイドＯＮ／ＯＦＦ制御用トランジスタの制御端子に供給される。そして、制御信号ＣＮＴ１及びＣＮＴ２のオンデューティが０％になると、前記ハイサイドＯＮ／ＯＦＦ制御用トランジスタ及び前記ローサイドＯＮ／ＯＦＦ制御用トランジスタがオフになり前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴのゲート電圧がオフレベルになる。インバータ回路３及び制御信号生成回路６は、上記動作が実現できるのもであれば、どのような回路構成であっても構わない。
【００４２】
図７に示す本発明に係るバックライト駆動回路によれば、バックライト５が点灯状態から消灯状態に切り替わると、前記ハイサイドＯＮ／ＯＦＦ制御用トランジスタ（不図示）及び前記ローサイドＯＮ／ＯＦＦ制御用トランジスタ（不図示）がオフになりインバータ回路３のスイッチング素子であるハイサイドＦＥＴ（不図示）及びローサイドＦＥＴ（不図示）のゲート電圧が一気にオフレベルまで下がり、前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴの発振が停止する。
【００４３】
したがって、図７に示す本発明に係るバックライト駆動回路では、前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴが発振した状態で、前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴのゲート電圧が下がってしまうことがなく、バックライト消灯時に前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴのドライブ不足により前記ハイサイドＦＥＴ及び前記ローサイドＦＥＴが破壊するおそれがない。
【００４４】
最後に、本発明に係る液晶テレビジョンについて説明する。本発明に係る液晶テレビジョン１００の概略構成例を図８に示す。図８に示す本発明に係る液晶テレビジョン１００は、ＵＨＦ入力端子Ｔ１と、ＣＳ／ＢＳ−ＩＦ入力端子Ｔ２と、地上デジタル放送及び衛星デジタル放送の受信が可能な地上デジタル／ＢＳ／ＣＳチューナ１１（以下、チューナ１１という）と、信号処理部１２と、ＯＳＤ（On Screen Display）部１３と、画像出力部１４と、液晶表示装置１５と、制御部１６と、音声出力部１７と、スピーカ１８と、不揮発性メモリ１９と、受光部２０とを備えている。
【００４５】
ＵＨＦ入力端子Ｔ１には、ＵＨＦ帯受信用アンテナ１０１によって受信された地上デジタル放送信号が入力される。一方、ＣＳ／ＢＳ−ＩＦ入力端子Ｔ２には、衛星デジタル放送受信用アンテナ１０２によって受信され、衛星デジタル放送受信用アンテナ１０２に付属するＬＮＢ（Low Noise Block Converter）によって周波数変換された衛星デジタル放送中間周波（ＣＳ／ＢＳ−ＩＦ）信号が入力される。
【００４６】
チューナ１１は、ＵＨＦ入力端子Ｔ１から地上デジタル放送信号を受け取り、ＣＳ／ＢＳ−ＩＦ入力端子Ｔ２から衛星デジタル放送中間周波（ＣＳ／ＢＳ−ＩＦ）信号を受け取り、デジタル放送信号の選局及び復調を行う。
【００４７】
信号処理部１２は、制御部１６からの指示に基づいて、チューナ１１から受け取った映像音声信号に対して各種信号処理を施した後、映像信号をＯＳＤ部１３に、音声信号を音声出力部１７に送る。
【００４８】
ＯＳＤ部１３は、信号処理部１２から受け取った映像信号と、制御部１６からの指示に基づいて生成したＯＳＤ画像データとを合成したり、上記合成処理を行わず信号処理部１２から受け取った映像信号をそのまま出力したり、上記合成処理を行わず制御部１６からの指示に基づいて生成したＯＳＤ画像データをそのまま出力したりする。
【００４９】
画像出力部１４は、ＯＳＤ部１３の出力信号をデジタル／アナログ変換して、液晶表示装置１５に供給する。また、音声出力部１７は、信号処理部１２から受け取った音声信号をデジタル／アナログ変換して、スピーカ１８に供給する。
【００５０】
受光部２０は、リモコン送信機（不図示）から送信されたリモコン赤外線信号を受光して電気信号に変換し、さらにその電気信号から操作コードを抽出して制御部１６に出力する。制御部１６は、不揮発性メモリ１９に格納されている制御プログラム及び各種設定（例えば、各操作コードと各機能との対応関係を示すデータテーブル等）と、受光部２０から受け取った操作コードと、本発明に係る液晶テレビジョン１００に設けられている操作キー群（不図示）から出力される信号によって定まる操作コードとに応じて、本発明に係る液晶テレビジョン１００の各部を制御する。
【００５１】
液晶表示装置１５は、液晶表示パネルと、その液晶表示パネルに光を照射するバックライトと、そのバックライトを駆動するバックライト駆動回路とを備える構成であり、当該バックライト駆動回路に上述した本発明に係るバックライト駆動回路を用いている。ただし、本発明に係る液晶テレビジョン１００では、制御部１６の一部がバックライト制御回路１に該当する。
【符号の説明】
【００５２】
１  バックライト制御回路
２  ＰＷＭ制御ＩＣ
３  インバータ回路
４  トランス
５  バックライト
６  制御信号生成回路
１１  チューナ（地上デジタル／ＢＳ／ＣＳチューナ）
１２  信号処理部
１３  ＯＳＤ部
１４  画像出力部
１５  液晶表示装置
１６  制御部
１７  音声出力部
１８  スピーカ
１９  不揮発性メモリ
２０  受光部
２１、２２  エラーアンプ
２３  ＰＷＭコンパレータ
２４  デッドタイムコンパレータ
２５  発振回路
２６  制御回路
２７、２８  トランジスタ
２９  基準電圧発生回路
１００  本発明に係る液晶テレビジョン
１０１  ＵＨＦ帯受信用アンテナ
１０２  衛星デジタル放送受信用アンテナ
ＬＮ１  ライン
Ｑ１〜Ｑ７  トランジスタ
Ｒ１、Ｒ２  抵抗
Ｔ１  ＵＨＦ入力端子
Ｔ２  ＣＳ／ＢＳ−ＩＦ入力端子
【図１】
2011014380.tif 000003
【図２】
2011014380.tif 000004
【図３】
2011014380.tif 000005
【図４】
2011014380.tif 000006
【図５】
2011014380.tif 000007
【図６】
2011014380.tif 000008
【図７】
2011014380.tif 000009
【図８】
2011014380.tif 000010