(57)【要約】【課題】モニタ装置からシステムバスを制御して各装置の動作を制御でき、各装置の動作状態を監視可能な情報処理装置を提供する。【解決手段】システムバス４と、このシステムバス４にバス接続され、予め有する固有機能を実行し、動作の状態を示す情報を出力する装置２と、を備え、この装置２は、固有機能を実行する装置固有機能実行部９と、この装置固有機能実行部９の動作の状態をモニタするモニタ装置６にシリアル通信接続され、このモニタ装置６との間で信号を授受するシリアル通信部８と、このシリアル通信部８側、装置固有機能実行部９側およびシステムバス４側にそれぞれ内部バス１１、１２、１０を介して接続され、シリアル通信部８からシステムバス４に対するアクセス要求と、装置固有機能実行部９からシステムバス４に対するアクセス要求との間でバス使用権を調停するバス調停部１３とを備える。【選択図】図２
2011175537.tif 000002
【特許請求の範囲】
【請求項１】
システムバスと、
このシステムバスにバス接続され、予め有する固有機能を実行し、動作の状態を示す情報を出力する装置と、を備え、
この装置は、
前記固有機能を実行する装置固有機能実行部と、
この装置固有機能実行部の動作の状態をモニタするモニタ装置にシリアル通信接続され、このモニタ装置との間で信号を授受するシリアル通信部と、
このシリアル通信部側、前記装置固有機能実行部側および前記システムバス側にそれぞれ内部バスを介して接続され、前記シリアル通信部から前記システムバスに対するアクセス要求と、前記装置固有機能実行部から前記システムバスに対するアクセス要求との間でバス使用権を調停するバス調停部と、を備えたことを特徴とする情報処理装置。
【請求項２】
各内部バスは、前記バス調停部によるバスアクセス要求信号線と、前記バス調停部によるバスアクセス許可信号線と、前記バス調停部によるウェイト指令信号線とを含み、前記バス調停部は、前記シリアル通信部から前記システムバスに対するアクセス要求と、前記装置固有機能実行部から前記システムバスに対するアクセス要求とのうち、いずれか一方にウェイトをかけることを特徴とする請求項１記載の情報処理装置。
【請求項３】
システムバスにバス接続され予め有する固有機能を実行し動作の状態を示す情報を出力する装置に、前記固有機能を実行する装置固有機能実行部と、前記装置固有機能実行部の動作の状態をモニタするモニタ装置にシリアル通信接続され前記モニタ装置との間で信号を授受するシリアル通信部と、前記シリアル通信部側、前記装置固有機能実行部側および前記システムバス側にそれぞれ内部バスを介して接続されたバス調停部とを設けるステップと、
このバス調停部が、前記シリアル通信部から前記システムバスに対するアクセス要求と、前記装置固有機能実行部から前記システムバスに対するアクセス要求との間でバス使用権を調停するステップとを備えたことを特徴とする情報処理方法。
【請求項４】
前記バス調停部は、前記システムバス側と前記シリアル通信部側との両方から同時にアクセス要求を受けた場合、前記シリアル通信部側からのアクセス要求をウェイトさせ、前記システムバス側からのアクセス要求に応答することを特徴とする請求項３記載の情報処理方法。
【請求項５】
前記バス調停部は、前記システムバス側からのアクセス要求に応答している最中、前記シリアル通信部側からのアクセス要求を受けた場合、前記シリアル通信部側からのアクセス要求をウェイトさせ、前記システムバス側からのアクセス要求に応答することを特徴とする請求項３記載の情報処理方法。
【請求項６】
前記バス調停部は、前記シリアル通信部側からのアクセス要求に応答している最中、前記システムバス側からのアクセス要求を受けた場合、前記システムバスからのアクセス要求をウェイトさせ、前記シリアル通信部側からのアクセス要求に応答することを特徴とする請求項３記載の情報処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は情報処理装置および情報処理方法に関する。
【背景技術】
【０００２】
レーダシステムでは、空間にレーダ波を送信装置が送信し、対象物にて反射された反射波を受信装置が受信し、受信信号を用いてレーダ画面を生成する演算などを信号処理装置が行う。これらの送信装置、受信装置及び信号処理装置をシステムバスにより接続し、更にシステムバスに、バス間インターフェースを介在させてＣＰＵボードを接続することにより、リアルタイムに収集されるレーダ情報を処理するレーダ情報処理装置が構成される（例えば特許文献１参照）。このレーダ情報処理装置は、ＣＰＵボードをホスト装置とし、ＣＰＵボードが各装置との間で制御信号及びデータ信号を送受信する。
【０００３】
システムバスは、システムを制御するＣＰＵなどのホストプロセッサのみによって制御されるバスである。システムを構成する各装置はシステムバスにより制御される。ホスト装置はシステムバスを介して、各装置を制御したり、動作状態を監視している。
【０００４】
レーダ情報処理装置が実機に組み込まれた状態では、ホストプロセッサは、通常動作時、システムバス上の各装置に固有のＩ／Ｏポートやメモリにアクセス要求を出す。ホストプロセッサは、リード／ライトを展開しながら各装置を制御し、各装置の動作状態を示すステータス情報を取得する。ホストプロセッサは、各ステータス情報と、各装置からの信号とに応じて、ソフトウェアに記述された手順を実行する。
【０００５】
システムのソフトウェアをデバッグしている最中や各装置の試験中、システムバスを使ったアクセス動作が何らかの原因で停止することがある。あるいはＣＰＵボードが停止することがある。システムが異常状態にある場合、指定された装置の状態をシステム外部から取得する必要が生じる。ソフトウェアが各装置内のＲＡＭやレジスタに対して設定した値をシステム外部のパソコンなどを用いて確認する必要が生じる。
【０００６】
ＲＡＭ値を読出してこれを外部に出力する方法に関しては、従来、シリアル通信回路をシステムバスに接続し、このシリアル通信回路からＲＡＭ値をモニタするようにしたマイクロコンピュータのデータ転送装置が知られている（特許文献２参照）。特許文献２は、マイクロコンピュータがＣＰＵ、ＲＡＭ、各種周辺回路、外部装置に対してデータを出力する出力装置、及びシステムバスを備える点と、このマイクロコンピュータにおいてＲＡＭと出力装置との間をＤＭＡ転送する点と、デバッグ時、ＲＡＭ及びシリアル通信回路間のＤＭＡ転送機能によりＲＡＭ値をモニタする点とを開示する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−２０５８１７号公報
【特許文献２】特開平９−４４４４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した従来技術では、何らかの異常によってホスト装置が動作していない時又は使用できない状況にある時、システム外部からシステムバス経由で各装置を制御することができず、各装置のステータス情報を得ることが出来ない。システムバスに何らかの異常があった場合、各装置の制御や動作状態を監視することができない。異常により停止状態になった場合、システムを復旧させるために時間及びコストがかかる。
【０００９】
システムを復旧させるための作業ではシステムバスをモニタするために例えばバスアナライザが用いられる。メインボードに最大枚数分の基板が挿入されているときは、バスアナライザ用の基板をこのメインボードに接続してシステムバスをモニタする作業を行えない。システムが動作を開始した後、カード基板を抜いてバスアナライザ用の基板を挿込むことを常に行えるとは限らない。システム停止中に、各装置がどのような状態で停止しているかをモニタする必要が生じることもある。バスアナライザを使うことが可能な状況でも、カード基板からバスアナライザに交換した後、再度、現象が起きるまで待つという作業が必要である。動作中のシステムが急に停止するなどの問題が生じた場合、迅速にシステムバスをモニタすることが必要であるが、バスアナライザを使ったデバッグでは対処が困難である。
【００１０】
異常発生時にシステムを復旧させるためにコストがかかる状況としては、高価なバスアナライザを複数台必要とするという状況が挙げられる。システムを構成する各装置単体での試験を実施するためにＣＰＵボードを用意し、それぞれのデバッグ等の対象となる装置ごとにバスアナライザを準備することは、多額のコストがかかる。
【００１１】
本発明は、上記事情を考慮してなされたもので、パソコンなどのモニタ装置からシステムバスを制御して各装置の動作を制御でき、及び各装置の動作状態を監視することを可能とする情報処理装置および情報処理方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
このような課題を解決するため、本発明の一態様によれば、システムバスと、このシステムバスにバス接続され、予め有する固有機能を実行し、動作の状態を示す情報を出力する装置と、を備え、この装置は、前記固有機能を実行する装置固有機能実行部と、この装置固有機能実行部の動作の状態をモニタするモニタ装置にシリアル通信接続され、このモニタ装置との間で信号を授受するシリアル通信部と、このシリアル通信部側、前記装置固有機能実行部側および前記システムバス側にそれぞれ内部バスを介して接続され、前記シリアル通信部から前記システムバスに対するアクセス要求と、前記装置固有機能実行部から前記システムバスに対するアクセス要求との間でバス使用権を調停するバス調停部と、を備えたことを特徴とする情報処理装置が提供される。
【００１３】
また、本発明の別の一態様によれば、（ａ）システムバスにバス接続され予め有する固有機能を実行し動作の状態を示す情報を出力する装置に、前記固有機能を実行する装置固有機能実行部と、前記装置固有機能実行部の動作の状態をモニタするモニタ装置にシリアル通信接続され前記モニタ装置との間で信号を授受するシリアル通信部と、前記シリアル通信部側、前記装置固有機能実行部側および前記システムバス側にそれぞれ内部バスを介して接続されたバス調停部とを設けるステップと、（ｂ）このバス調停部が、前記シリアル通信部から前記システムバスに対するアクセス要求と、前記装置固有機能実行部から前記システムバスに対するアクセス要求との間でバス使用権を調停するステップとを備えたことを特徴とする情報処理方法が提供される。
【発明の効果】
【００１４】
本発明によれば、システムバスにバス接続された各装置にそれぞれシリアル通信機能を持たすことができ、シリアル通信路を介してパソコンなどのモニタ装置からシステムバスを制御できるようになり、モニタ装置からシステムバスを制御して各装置の動作を制御することができ、各装置の動作状態を監視することができるようになる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態に係る情報処理装置の要部ブロック図である。
【図２】いずれか一つの装置のブロック図である。
【図３】システムバスと、シリアル通信部側の内部バスとの間のバス調停部による調停動作を説明するためのフローチャートである。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態に係る情報処理装置および情報処理方法について、図面を参照しながら説明する。尚、各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。
【００１７】
本発明の実施の形態に係る情報処理装置はレーダ情報処理装置である。このレーダ情報処理装置は、それぞれシステムバスにより接続された送信装置、受信装置及び信号処理装置などの複数の装置と、各装置の内部に設けられ、システム外部のパソコン（モニタ装置）との間でシリアル通信を行うシリアル通信機能部とを有し、このシリアル通信機能部を介してパソコンから各装置に制御信号及びデータ信号を書込むこと、及び制御信号及びデータ信号を各装置からパソコンへ読出すことを可能とするものである。本発明の実施の形態に係る情報処理方法はレーダ情報処理装置を構成するシステム内部の装置と、システム外部のパソコンとの間で、この装置に接続されたシステムバスへのアクセス要求の割当てを制御する方法である。
【００１８】
図１は本実施形態に係る情報処理装置の要部ブロック図である。レーダ情報処理装置１は、送信、受信及び信号処理演算など装置固有の機能を実行する複数Ｎ個の装置２と、各装置２に対するホスト装置であるＣＰＵボード３と、これらの装置２及びＣＰＵボード３の間をバス接続するシステムバス４とを備える。
【００１９】
装置固有の機能とは、搬送波をパルス変調し、レーダ波をアンテナから送信する機能、反射波を受信し、得られた信号波を検波する機能、ディジタル信号処理を行う機能、および信号処理により抽出された対象物についてのビデオ信号を生成する機能などを指す。
【００２０】
各装置２はこれらの装置固有の機能を実行する電子機器である。各装置２の構造について述べると、送信用の装置２と受信用の装置２とはともに回路部品を搭載した基板と、基板上のコネクタと、基板に設けられ図示しないアンテナ部に接続されたケーブルコネクタとを有する。信号処理演算用の装置２は、基板と、基板上のコネクタと、回路基板に設けられ受信用の装置２に接続されたケーブルコネクタとを有する。
【００２１】
レーダ情報処理装置１の本体構造は、例えばシステムバス４を布線したボードと、それぞれこのボード上に列設され装置２側のコネクタが嵌合される複数個のバスコネクタと、それぞれこれらのバスコネクタに差込まれた複数の装置２と、バスコネクタ並び方向最端のバスコネクタに差込まれたＣＰＵボード３とから成る。各装置２の基板と、ＣＰＵボード３の基板の各一側端部にはエッジ電極が形成されており、これらのエッジ電極がバスコネクタに嵌着されることによって互いに通電し、ＣＰＵボード３及び各装置２はシステムバス４を介して制御信号及びデータ信号を収受可能になっている。
【００２２】
各装置２は、機能を実行した結果生成されるデータ信号をシステムバス４にアクセスしていずれか他の装置２又はＣＰＵボード３へ出力する。各装置２は、システムバス４を介して他の装置２又はＣＰＵボード３からアクセスされ制御信号やデータ信号を設定される。ＣＰＵボード３は、基板上にホストプロセッサであるＣＰＵ１４や、ＩＣ、ＲＯＭ、ＲＡＭ等を設けたホスト装置である。ＣＰＵ１４が実行するソフトウェアにより、ＣＰＵボード３はシステムバス４に対してコマンド信号及びデータ信号を出力する。システムバス４は複数本のアドレスバス及び複数本のデータバスを有する。システムバス４は各装置２及びＣＰＵボード３間で共有されるバスである。
【００２３】
これにより、いずれか送信用の装置２がケーブルから無線信号をアンテナ部に送りアンテナ部は空間にレーダ波を送信する。反射波又は質問波をアンテナ部が受信し受信用の装置２はケーブルからの信号を受信し検波する。信号処理演算用の装置２は検波出力に対して信号処理を施してレーダ情報を生成する。ＣＰＵボード３は、システムバス４に対して、送信周波数や受信周波数の変更用の指令信号、送信すべきパルス変調波のパルスを発生させるレート変換用の指令信号を出力する。
【００２４】
図２は送信用の装置２のブロック図である。同図中、既述の符号はそれらと同じ要素を表す。
【００２５】
装置２は、システムバス４に接続されたシステムバスコントローラ５と、パソコン６に接続されたシリアル通信路７と、このシリアル通信路７を介してパソコン６との間でシリアルデータ信号を送受信するシリアル通信機能部８（シリアル通信部）と、装置２に固有な機能を実行する装置固有機能実行部９とを備える。更に装置２は、システムバスコントローラ５に接続された第１の内部バス１０と、シリアル通信機能部８に接続された第２の内部バス１１と、装置固有機能実行部９に接続された第３の内部バス１２と、これらの内部バス１０、１１、１２のそれぞれに接続されたバス調停機能部１３（バス調停部）とを備える。このバス調停機能部１３は、シリアル通信機能部８からシステムバス４へのアクセス要求と、装置固有機能実行部９からシステムバス４へのアクセス要求との間でバス使用権を調停するものである。
【００２６】
システムバスコントローラ５、シリアル通信機能部８、内部バス１０、１１、１２及びバス調停機能部１３の機能は例えばＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）のＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ  Ｐｒｏｐｅｒｔｙ）コアによって実現される。ハードウェア記述言語により記述されたライブラリデータやＣＡＤのシンボルデータなどを含むＩＰコアを予め論理合成することによって、システムバスコントローラ５、シリアル通信機能部８、内部バス１０、１１、１２及びバス調停機能部１３の各ハードウェアを生成する。
【００２７】
システムバスコントローラ５は、バス調停機能部１３からの入出力処理要求に対し、この要求にシリアル通信機能部８を識別する情報又は装置固有機能実行部９を識別する情報を付加しシステムバス４のバス割当てを実行する。システムバスコントローラ５は、システムバス４から他の各装置２又はＣＰＵボード３を識別する情報を付加された要求を、バス調停機能部１３に出力する。
【００２８】
モニタ装置であるパソコン６には、ユーザにより与えられる操作をコマンド信号に変換しコマンド信号をシリアル通信路７に出力するソフトウェアが実装されている。このソフトウェアは、シリアル通信機能部８から送られる装置固有機能実行部９内のＲＡＭやレジスタなどの記憶部の値をパソコン画面に表示させる。
【００２９】
シリアル通信路７は、例えばＵＳＢ規格に準拠した信号線である。このシリアル通信路７のパソコン６側の端部は、基板上の回路パターンに接続されており、回路パターンに端子ピンを接続された端子コネクタ７ａがこの基板に取付けられている。シリアル通信機能部８は、装置固有機能実行部９のステータス情報やＲＡＭ値及びレジスタ値をシリアル通信路７にシリアルデータ形式で出力するものである。シリアル通信路７の他方の端部は、ＦＰＧＡ内のシリアル通信機能部８のマクロセルに接続される。
【００３０】
これにより、装置２とパソコン６との間で情報を収受可能にされている。動作中の装置２内部のデータ信号をパソコン６へ出力し、パソコン６から装置２内部へデータ信号を書込む。システムバス４上に異常が発生したとき、あるいはＣＰＵボード３が停止して動作不能なとき、シリアル通信機能部８が装置固有機能実行部９のステータス情報やＲＡＭやレジスタのデータ値をダンプすることによって、パソコン６を用いて装置２の状態をデバッグすることが可能になっている。設定されるべき情報と、実際に設定された情報との不一致などの異常が発生し、予想されるソフトウェアの動きが得られない状況になったときに、データ値を直接覗き見ることができるようになっている。
【００３１】
また、シリアル通信機能部８はパソコン６から装置固有機能実行部９に対して送られるデータ信号をバス調停機能部１３に出力する。パソコン６は、ＣＰＵボード３が停止しているとき、装置２内の書込みセルの代わりに装置固有機能実行部９内へ書込むことにより、装置２からＣＰＵボード３上のＣＰＵ１４に指令を出してＣＰＵボード３を動かすことも可能になっている。
【００３２】
内部バス１０、１１、１２はいずれも複数本の制御信号線、複数本のアドレス信号線、及び複数本のデータ信号線を含むローカルバスである。３つのうち、内部バス１１、１２の制御信号線は、一例として、バス調停機能部１３によるバスアクセス要求信号線と、バス調停機能部１３によるバスアクセス許可信号線と、バス調停機能部１３によるウェイト指令信号線とを含む。また、内部バス１１のバスライン構成と、内部バス１２のバスライン構成とは、これらの内部バス１１、１２の間で、実質同じ並びを有する。
【００３３】
本実施形態では、装置２の動作中にこの装置２に入出力されているデータをパソコン６がリードすることと、パソコン６からライトすることとを可能とし、レーダ情報処理装置１のデバッグの効率を上げることを可能にされている。システムバス４を経由せずにパソコン６経由で直接装置２へリード／ライトし、装置２の動作を確認できるようになっている。装置２が止まっているときに、ステータス情報あるいは設定されたＲＡＭ値やレジスタ値が正常であるかどうかなど原因を突き止めことが可能になっている。例えば装置固有機能実行部９のＩ／Ｏポートをパソコン６から書込むことにより、装置固有機能実行部９が動き出すかどうかをモニタする。正常時にはＣＰＵボード３から信号を受信して装置固有機能実行部９のステータス情報が変わると装置２が動き出すようなとき、シリアル通信機能部８を用いたデバッグ機能としてパソコン６からステータス情報の値を書替える等する。ＣＰＵボード３のソフトウェアを模擬するといった使い方も可能になっている。
【００３４】
また、図２に示す装置２と異なる他の装置２はそれぞれ別の固有機能を実行する装置固有機能実行部９を有する。他の装置２が有する装置固有機能実行部９以外の構成は、図２の例と同じ構成を有する。
【００３５】
上述の構成を有するレーダ情報処理装置１をデバッグする場合、ＣＰＵボード３は送信装置に電波を送信させ、受信装置に電波を受信させ、信号処理装置に受信信号に対して例えば行列演算、デジタルフィルタ処理、及びＦＦＴ処理などを実行させる。
【００３６】
図１のシステムは次のように動作する。レーダ情報処理装置１はＣＰＵ１４などを搭載したＣＰＵボード３と各装置２との間はシステムバス４により接続されており、ＣＰＵ１４は各装置２を制御し、システムを動作させる。
【００３７】
図２の各装置２は次のように動作する。各装置２は各装置固有の機能と、システムバス４上のバス使用権の制御機能と、シリアル通信機能と、バス調停機能とを持つ。通常、各装置２の装置固有機能実行部９は、システムバス４からの制御信号により固有機能の動作を開始する。シリアル通信機能部８からシステムバス４の制御要求が上げられた場合、バス調停機能部１３がシステムバス４へアクセス要求を出力する。この制御要求に対し、バス調停機能部１３を経て装置固有機能実行部９は動作を開始する。
【００３８】
本レーダ情報処理装置１の機能は、システムを構成する各装置２にシリアル通信機能を持たせ、このシリアル通信機能からシステムバス４を制御して各装置２の動作を制御したり、動作状態の監視を、ＣＰＵボード３が使用できない状態でも行えるようにした。
【００３９】
図３に、シリアル通信路７側から装置固有機能実行部９へのアクセス要求と、システムバス４から装置固有機能実行部９へのアクセス要求との間でのバス調停の動作フローチャートを示す。
【００４０】
システムバスアクセスの発生（ステップＡ１）と、シリアル通信アクセスの発生（ステップＡ２）とは、いずれもランダムなタイミングで起こる。例えばシステムバスアクセスはＣＰＵボード３のソフトウェアが生成することにより発生し、シリアル通信アクセスはパソコン６を接続してユーザインターフェースからコマンドが入力されたときに発生する。
【００４１】
ステップＡ３においてバス調停機能部１３は、アクセス要求を受けるかどうかを見続けている。アクセス要求を受けた場合、バス調停機能部１３は、次の３つのアクセス種別を判定する。アクセス要求がシステムバス４からのアクセス要求であること。アクセス要求がシリアル通信機能部８からのアクセス要求であること。及びアクセス要求がこれらのシステムバス４からのアクセス要求及びシリアル通信機能部８からのアクセス要求の両方であること。
【００４２】
この判定はシステムバスコントローラ５が内部バス１０の信号線に存在するアドレス信号の値により判定する。バス信号線をシステムバスコントローラ５が解析し、リードアクセス、ライトアクセスといった内容を解析する。信号線を解析することにより、バス調停機能部１３は、アクセス先を見分ける。
【００４３】
ステップＡ３において、システムバス４からアクセス要求を受けており、且つシリアル通信機能部８からアクセス要求を受けていない場合、バス調停機能部１３は、“システムバスのみ”と付されたルートを通り、ステップＡ４においてシステムバス４からのアクセス要求に応答する。ステップＡ５においてバス調停機能部１３はアクセス処理を終える。
【００４４】
ステップＡ３において、シリアル通信機能部８からアクセス要求を受けており、システムバス４からアクセス要求を受けていない場合、“シリアル通信のみ”と付されたルートを通り、ステップＡ６においてバス調停機能部１３はシリアル通信機能部８からのアクセス要求に応答する。これにより、バス調停機能部１３はアクセス処理を終える（ステップＡ７）。
【００４５】
ステップＡ３において、システムバス４とシリアル通信機能部８とから両方同時にアクセス要求を受けた場合、“両方”と付されたルートを通り、ステップＡ８において、アクセス判定を実行した後、“同時”と付されたルートを通り、ステップＡ９において、バス調停機能部１３はシリアル通信機能部８にウェイトを発生させる。シリアル通信路７を介したパソコン６からのアクセス要求をバス調停機能部１３内のＲＡＭにキューイングすること等により、バス調停機能部１３はアクセス要求をウェイトさせる。
【００４６】
引き続きステップＡ１０において、バス調停機能部１３はシステムバス４に対する応答を終えたかどうかを判定する。システムバス４に応答している間（“システムバス応答中”と付されたルート）、ウェイト処理が続けられ、このウェイト処理の後、システムバス４からのアクセス要求に対する応答処理を完了させると、“終了”と付されたルートを通り、バス調停機能部１３はシリアル通信機能部８からのアクセス要求に対する応答処理を開始する（ステップＡ６、ステップＡ７）。
【００４７】
また、ステップＡ３にて両方からアクセスされており、“両方”と付されたルートを通りステップＡ８において更にアクセス判定を行った結果、システムバス４のアクセス要求へ応答中にシリアル通信機能部８からのアクセス要求を受けたとバス調停機能部１３が判定した場合、ステップＡ８において、“システムバス応答中”と付されたルートを通り、バス調停機能部１３はステップＡ１１において、シリアル通信機能部８にウェイトを発生させ、シリアル通信機能部８からのアクセス要求をウェイトさせる。システムバス４に対する応答が完了したかどうかをバス調停機能部１３は判定し（ステップＡ１２の“システムバス応答中”と付されたルート）、システムバス４からのアクセスが完了した場合、“終了”と付されたルートを通り、バス調停機能部１３はシリアル通信機能部８のアクセスを開始する（ステップＡ６）。ステップＡ９、Ａ１１の処理のように、システムバス４上の動作が停止することがないように、バス調停機能部１３は、システムバス４に対する応答を優先するようにして、バス調停が実行される。
【００４８】
また、ステップＡ３にて両方からアクセスされており、“両方”と付されたルートを通りステップＡ８において更にアクセス判定を行った結果、シリアル通信機能部８からのアクセス要求へ応答中にシステムバス４のアクセス要求を受けたとバス調停機能部１３が判定した場合、ステップＡ８において、“シリアルバス応答中”と付されたルートを通り、バス調停機能部１３はステップＡ１３において、システムバス４にウェイトを発生させ、このシステムバス４からのアクセスをウェイトさせる。シリアル側の内部バス１１に対する応答が完了したかどうかをバス調停機能部１３は判定し（ステップＡ１４の“シリアルバス応答中”と付されたルート）、シリアル通信機能部８からのアクセスが完了した場合、“終了”と付されたルートを通り、バス調停機能部１３はシステムバス４のアクセスを開始する（ステップＡ４、ステップＡ５）。
【００４９】
このように、レーダ情報処理装置１により、ホスト装置４上で動作するソフトウェアが各装置２を制御するが、ソフトウェアのバグ等によりシステム状態が異常状態になった場合、パソコン６が各装置２のシリアル通信機能を使用して、ソフトウェアにより設定された制御情報を読出すため、ソフトウェアのバグ等を発見し易くなる。
【００５０】
また、レーダ情報処理装置１により、システムバス４上に何らかの異常がある場合は、ソフトウェアが各装置２に設定している制御情報と、各装置２のシリアル通信機能部８から読出された情報との間に違いがないかをパソコン６が調べることにより、システムバス４の異常を発見できる。
【００５１】
また、レーダ情報処理装置１により、システムを構成する各装置２の単体試験を行う場合、シリアル通信機能部８からシステムバス４を制御できるので、ＣＰＵ１４等のホストプロセッサが存在しないと実行することが出来ない試験を行うことが出来る。
【００５２】
また、レーダ情報処理装置１により、システムの動作中に、システムバス４にシリアル通信機能部８からアクセスしてシステムの動作状態をモニタすることができる。
【００５３】
ウェイトをさせる処理により、ハードウェア上で遅延が生じるが、この遅延時間はＣＰＵボード３のソフトウェアの実行速度と比べて短い。バス調停やアクセス制御が行える。
【００５４】
従来例によるレーダ情報処理装置を用いて各装置を動作させ、動作中のいずれかの装置のステータス情報を変更させるためには、外部パソコンをＣＰＵボードに接続し、ＣＰＵ１４のシリアル通信用のポートを使う。パソコンからＣＰＵボードに指令を与えると、ＣＰＵボードは、ＣＰＵ１４のシリアル通信用のポートからいずれかの装置に対するリード／ライト要求をシステムバスに出力する。しかし、従来例では、装置毎にバスアナライザを準備することを要する。システムバスに複数の装置が接続されている場合、ＣＰＵボードから各装置に対して同時にリード／ライト要求を出したとしても、装置毎にバスアナライザを用いて各装置を同時にデバッグできない。これに対して、本実施形態では、いずれの装置２が動作中であっても各装置２内のシリアル通信機能部８経由でパソコン６から装置２に対するリード／ライト要求を出力することができる。レーダ情報処理装置１によれば、従来例を用いて同等の環境を整えるためにバスアナライザを用いずにステータス情報を変更させる等の作業を行える。従って本実施形態に係る情報処理装置によれば、従来例よりもコストをかけずにデバッグできる。
【００５５】
また、従来例によるレーダ情報処理装置においてデバッグを行う場合、外部パソコンからＣＰＵボード上のデバッグ用ソフトウェアに指令を送り、このソフトウェアが装置のステータス情報を変えることにより、所望する装置を動作させている。しかし、従来例では、デバッグの性質上、デバッグ用ソフトウェアの動作を頻繁に停止させて使うこととなるため、ＣＰＵボードのソフトウェアを必ず一旦止めないといけない。同時に複数の装置をデバッグすることができない。これに対してレーダ情報処理装置１では、デバッグ時、パソコン６から装置２にデータを流してパソコン６でハードウェアの動きの確認や求められる結果を確認することができるようになる。装置２ごとの回路基板を単体で動作させることができる。デバッグ効率が向上する。パソコン６を使えるようになるため、一枚のＣＰＵボードを複数のユーザの間で時間を割り振ってこのＣＰＵボードを使うという状況がなくなる。複数のユーザが汎用のパソコン６を使って同時にそれぞれのデバッグ対象の装置をデバッグすることができる。従ってレーダ情報処理装置１によれば、従来例で同等のデバッグ工程を完遂するために必要な時間を短くすることができ、動作試験の対象とするソフトウェアの完成度を向上させることに寄与する。
【００５６】
尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。レーダ情報処理装置１以外の情報処理装置を用いても良い。上記の実施形態では、シリアル通信路７はＵＳＢラインであったが、ＲＳ−２３２Ｃ規格のシリアル伝送路や、あるいはＩＰコアに含まれるシリアル通信インターフェースを使ってもよい。
【００５７】
また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【符号の説明】
【００５８】
１…レーダ情報処理装置（情報処理装置）、２…装置、３…ＣＰＵボード、４…システムバス、５…システムバスコントローラ、６…パソコン（モニタ装置）、７…シリアル通信路、７ａ…端子コネクタ、８…シリアル通信機能部（シリアル通信部）、９…装置固有機能実行部、１０…第１の内部バス、１１…第２の内部バス、１２…第３の内部バス、１３…バス調停機能部（バス調停部）、１４…ＣＰＵ。
【図１】
2011175537.tif 000003
【図２】
2011175537.tif 000004
【図３】
2011175537.tif 000005