(57)【要約】【課題】画素単位で輝度補正を行うことが可能な表示装置および電子機器を提供する。【解決手段】表示パネル１０は、複数の画素１１と複数の光センサ（赤用センサ１２Ｒ，緑用センサ１２Ｇ，青用センサ１２Ｂ）とを備え、各画素１１は、赤色発光素子１１０Ｒ，緑色発光素子１１０Ｇ，青色発光素子１１０Ｂのうちのいずれかを含む。赤用センサ１２Ｒは赤色光、緑用センサ１２Ｇは緑色光、青用センサ１２Ｂは青色光をそれぞれ選択的に受光可能である。赤用センサ１２Ｒ，緑用センサ１２Ｇ，青用センサ１２Ｂでは、互いに異なる画素１１から発せられた色光を混在して受光しにくくなり、画素１１毎の発光に基づく受光信号を取得し易くなる。【選択図】図５
2011203659.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と複数の受光素子とを有する表示パネルを備え、
前記複数の画素は各々、互いに異なる色光を発する複数種類の発光素子のうちのいずれかを含み、
各受光素子は、前記複数種類の発光素子から各々発せられる複数の色光のうちのいずれかを選択的に受光可能である
表示装置。
【請求項２】
前記複数の受光素子では各々、受光面上に、前記複数の色光のうちのいずれかを選択的に取り込み可能なキャビティ構造を有する光取り込み層が設けられている
請求項１に記載の表示装置。
【請求項３】
前記光取り込み層の厚みは、受光波長が長波長である程大きく、短波長である程小さい
請求項２に記載の表示装置。
【請求項４】
前記複数の受光素子では、各受光面側に、前記複数の色光のうちのいずれかを選択的に透過させるカラーフィルタが設けられている
請求項１に記載の表示装置。
【請求項５】
前記表示パネルは、
基板上に、前記複数の受光素子と、前記複数の受光素子を覆って設けられた第１の平坦化膜とを有し、
前記カラーフィルタは、前記第１の平坦化膜上に設けられ、
前記カラーフィルタ上には、第２の平坦化膜を介して前記発光素子が形成されている
請求項４に記載の表示装置。
【請求項６】
前記複数の受光素子では、各受光面側に、前記複数の色光のうちのいずれかを選択的に反射させるダイクロイックフィルタが設けられている
請求項１に記載の表示装置。
【請求項７】
前記表示パネルは、
基板上に、前記複数の受光素子と、前記複数の受光素子を覆って設けられた平坦化膜とを有し、
前記平坦化膜上に、前記ダイクロイックフィルタを介して前記発光素子が形成されている
請求項６に記載の表示装置。
【請求項８】
前記複数の画素は各々、赤色光、緑色光および青色光のうちのいずれかを発する発光素子を含み、
前記複数の受光素子は各々、前記赤色光、前記緑色光および前記青色光のうちのいずれかを選択的に受光可能である
請求項１ないし請求項７のいずれか１項に記載の表示装置。
【請求項９】
前記表示パネルには、前記赤色光、前記緑色光および前記青色光を各々選択的に受光可能とする３つの受光素子が並列配置されてなる受光部が、１または複数設けられている
請求項８に記載の表示装置。
【請求項１０】
前記受光部が複数設けられると共に、これら複数の受光部が前記表示パネル面内において互いに離散配置されている
請求項９に記載の表示装置。
【請求項１１】
前記表示パネルの平面形状は矩形状であり、
各受光部が、前記表示パネルの矩形状の四隅に配設されている
請求項１０に記載の表示装置。
【請求項１２】
前記画素および前記受光素子を駆動する駆動部を備え、
前記表示パネルにおける表示領域が、各受光部に対応する複数のサブ領域を有し、
前記駆動部は、
映像非表示時において、
前記複数の受光部を駆動すると共に、前記複数の画素を前記サブ領域毎に線順次駆動して順次発光させる
請求項１０に記載の表示装置。
【請求項１３】
前記受光素子により得られた受光信号に基づいて、前記画素の輝度補正を行う信号処理部を備えた
請求項１２に記載の表示装置。
【請求項１４】
前記信号処理部は、
前記受光信号に基づいて発光画素の輝度を算出し、
算出された輝度と予め保持されている理想輝度との比較により補正係数を算出し、
前記補正係数に基づいて各画素への入力映像信号を補正する
請求項１３に記載の表示装置。
【請求項１５】
複数の画素と複数の受光素子とを有する表示パネルを備え、
前記複数の画素は各々、互いに異なる色光を発する複数種類の発光素子のうちのいずれかを含み、
各受光素子は、前記複数種類の発光素子から各々発せられる複数の色光のうちのいずれかを選択的に受光可能である
表示装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Electro Luminescence）素子等の発光素子を用いて構成された表示装置、およびそのような表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、フラットパネルディスプレイ（ＦＰＤ：Flat Panel Display）の分野において、有機ＥＬ表示装置への関心が高まっている。有機ＥＬ表示装置は、液晶表示装置（ＬＣＤ：Liquid Crystal Display）と異なり、自発光素子を用いたデバイスであるため、原理的にバックライトが不要である。このため、ＬＣＤと比較して、薄型化や高輝度化に有利である。特に、画素毎にＴＦＴ（Thin Film Transistor；薄膜トランジスタ）等のスイッチング素子を設けてなるアクティブマトリクス型の有機ＥＬ表示装置では、各画素をホールド点灯（電圧を容量に保持させて点灯）させることで消費電力を低く抑えることができ、大画面化および高精細化への対応が容易となることから、様々な開発が進められている。
【０００３】
この有機ＥＬ表示装置では、各画素が電流によって駆動され、その通電する電流量に応じて劣化し、それに伴って発光輝度が変化することが知られている。即ち、有機ＥＬ装置における電流−電圧（Ｉ−Ｖ）特性が、時間の経過に従って劣化（経時劣化）して、所望の輝度を得にくくなってしまう。また、このような通電による劣化は非可逆性であることが知られており、一度劣化した特性が回復することはない。
【０００４】
一方、表示画面では、様々な絵柄や文字等を含む画像が表示されるため、画面内の領域毎、あるいは画素毎に劣化度合いが異なってくる。そのため、画面内の特定の領域において同一の画像を表示し続けた場合等には、その領域において画素劣化が早まり、いわゆる焼き付きと呼ばれる現象が生じる。例えば、テレビジョン受像機の表示画面において、受信チャンネル情報（例えば文字）を画面の隅に継続して表示していると、その文字を表示している部分の画素において、他の部分よりも劣化が進み易い。このため、後に他の表示を行った場合（例えば、画面全体で明るい表示を行った場合等）には、その文字を表示していた部分が他の部分よりも暗く表示されてしまう。
【０００５】
そこで、特定の領域に継続して画像を表示する場合に、上記のような画素の劣化による焼き付きの発生を抑制するために、画像を所定の周期で反転して表示させたり、画像の表示位置を周期的にずらして表示させる手法が提案されている（例えば、特許文献１参照）。また、有効表示領域の外側に表示に寄与しないダミー画素を設け、このダミー画素の発光時の端子電圧に基づいて劣化度合いを検出し、これに応じて画素の輝度を補正する手法が開示されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−２２１９０８号公報
【特許文献２】特開２００２−３５１４０３号公報
【特許文献３】特開２００４−２０５２５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１における表示画像を所定の周期で反転させる手法は、モノクロ画像に対しては有効であるものの、カラー画像に対しては反転後の画像が元画像と全く異質な画像となってしまうため、カラー表示への対応が困難である。また、画像の表示位置を周期的にずらす手法では、表示位置が経時的に変化することになるため、静止画の表示には不向きである。また、特許文献２の手法では、劣化度合いに応じて画素の輝度補正を行うが、ダミー画素での輝度情報を元に劣化度合いを算出するので、表示領域内の画素の劣化を精確に予測して輝度補正を行うことができない。
【０００８】
そこで、特許文献３には、表示領域における発光情報に基づいて輝度補正を行う手法が提案されているが、Ｒ，Ｇ，Ｂの各画素の発光情報を分離して取得することが難しく、画素単位での輝度補正はできない。上述のように、表示領域における画素の劣化度合いは、画素毎に異なるものであるので、例えば焼き付きが生じている場合等の特定の画素において劣化が進んでいる場合には、十分な輝度補正が困難である。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、画素単位で輝度補正を行うことが可能な表示装置および電子機器を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の表示装置は、複数の画素と複数の受光素子とを有する表示パネルを備え、複数の画素は各々、互いに異なる色光を発する複数種類の発光素子のうちのいずれかを含み、各受光素子は、複数種類の発光素子から各々発せられる複数の色光のうちのいずれかを選択的に受光可能であるものである。
【００１１】
本発明の電子機器は、上記本発明の表示装置を備えたものである。
【００１２】
本発明の表示装置および電子機器では、複数の受光素子が、各画素の発光素子から発せられる色光のうちいずれかを選択的に受光可能であることにより、各受光素子では、互いに異なる画素の発光素子から発せられた色光を混在して受光しにくくなる。即ち、各受光素子において、画素毎の発光に基づく受光信号を取得し易くなる。
【発明の効果】
【００１３】
本発明の表示装置および電子機器によれば、表示パネルにおいて、複数の受光素子を、各画素の発光素子から発せられる色光のうちいずれかを選択的に受光可能としたので、各受光素子において、画素毎に輝度情報（発光輝度情報）を得ることができる。これにより、得られた輝度情報を用いて画素毎の劣化検出ができるようになる。よって、画素単位で輝度補正を行うことが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態に係る表示装置の一例を表すブロック図である。
【図２】図１に示した画素の構成例を表す回路図である。
【図３】図１に示した光センサの構成例を表す回路図である。
【図４】図１に示した光センサのレイアウト例を表す平面模式図である。
【図５】図１に示した表示パネルの一部構成を表す断面図である。
【図６】劣化検出時の画素駆動例を説明するための平面模式図である。
【図７】劣化検出時の画素および光センサの駆動シーケンスを表すタイミング図である。
【図８】光センサにおける動作の一例を表すタイミング波形図である。
【図９】比較例に係る表示パネルにおける劣化検出時の受光の様子を表す模式図である。
【図１０】図５に示した表示パネルにおける劣化検出時の受光の様子を表す模式図である。
【図１１】劣化検出による補正係数演算処理の流れ図である。
【図１２】輝度劣化曲線と理想輝度との関係を表す模式図である。
【図１３】オフセット補正用の２次元ルックアップテーブルの一例である。
【図１４】本発明の第２の実施形態に係る表示パネルの一部構成を表す断面図である。
【図１５】図１４に示した表示パネルにおける劣化検出時の受光の様子を表す模式図である。
【図１６】本発明の第３の実施形態に係る表示パネルの一部構成を表す断面図である。
【図１７】図１６に示した表示パネルにおける劣化検出時の受光の様子を表す模式図である。
【図１８】表示装置を含むモジュールの概略構成を表す平面図である。
【図１９】表示装置の適用例１の外観を表す斜視図である。
【図２０】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図２１】適用例３の外観を表す斜視図である。
【図２２】適用例４の外観を表す斜視図である。
【図２３】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図２４】劣化検出時の画素および光センサの他の駆動例を表す模式図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（光センサの受光面側にカラーフィルタを配置した例）
２．第２の実施の形態（光センサの受光面側にキャビティ構造を有するストッパ層を配置した例）
３．第３の実施の形態（光センサの受光面側にダイクロイックフィルタを配置した例）
４．モジュールおよび適用例（電子機器への適用例）
【００１６】
＜第１の実施の形態＞
［表示装置の構成］
図１は、本発明の一実施の形態に係る表示装置１の概略構成をブロック図で表したものである。この表示装置１は、表示パネル１０および駆動回路２０（駆動部）を備えている。
【００１７】
（表示パネル１０）
表示パネル１０は、複数の画素１１Ｒ，１１Ｇ，１１Ｂがマトリクス状に配置された表示領域（有効表示領域）１０Ａを有しており、外部から入力される映像信号２０Ａおよび同期信号２０Ｂに基づいて、アクティブマトリクス駆動により画像表示を行うものである。画素１１Ｒ，１１Ｇ，１１Ｂはそれぞれ、赤（Ｒ），青（Ｂ），緑（Ｇ）の各色光の発光がなされる画素に対応している。尚、以下の説明における「画素１１」は、これらの画素１１Ｒ，１１Ｇ，１１Ｂの総称であり、いずれか相当するものとする。この表示領域１０Ａ内には、それら複数の画素１１Ｒ，１１Ｇ，１１Ｂと共に、受光部１２が設けられている。
【００１８】
表示領域１０Ａでは、複数の走査線ＷＳＬ１が行方向、複数の信号線（映像信号線）ＤＴＬ１が列方向にそれぞれ配置され、走査線ＷＳＬ１に沿って複数の電源線ＤＳＬ１が配置されている。これらの走査線ＷＳＬ１、信号線ＤＴＬ１および電源線ＤＳＬ１の一端側はそれぞれ、駆動回路２０に接続されており、画素１１Ｒ，１１Ｇ，１１Ｂにおける発光動作の際に用いられるものである。各画素１１Ｒ，１１Ｇ，１１Ｂは、各走査線ＷＳＬ１、各電源線ＤＳＬ１および各信号線ＤＴＬ１との交差部に対応して配置されている。
【００１９】
一方、表示領域１０Ａでは、複数の走査線ＷＳＬ２が行方向、複数の信号線（受光信号線）ＤＴＬ２が列方向にそれぞれ配置され、走査線ＷＳＬ２に沿って複数の電源線ＤＳＬ２およびゲート線ＧＤＬが配置されている。走査線ＷＳＬ２、信号線ＤＴＬ２、電源線ＤＳＬ２およびゲート線ＧＤＬの一端側はそれぞれ、駆動回路２０に接続されており、受光部１２における受光動作（光検出動作）の際に用いられる。受光部１２は、各走査線ＷＳＬ２、各電源線ＤＳＬ２および各ゲート線ＧＤＬと、各信号線ＤＴＬ２との交差部に対応して配置されるが、本実施の形態では、その受光部１２が、矩形状の表示領域１０Ａの四隅に配置されている。また、これら計４つの受光部１２はそれぞれ、後述の赤用センサ１２Ｒ，緑用センサ１２Ｇ，青用センサ１２Ｂを含んでいる。尚、図１では、簡便化のため、受光部１２毎に、走査線ＷＳＬ２、電源線ＤＳＬ２およびゲート線ＧＤＬと、信号線ＤＴＬ２とが、１本ずつ接続されている構成としたが、詳細には、赤用センサ１２Ｒ，緑用センサ１２Ｇ，青用センサ１２Ｂ毎に各配線が接続されている。
【００２０】
（画素１１の回路構成）
図２は、画素１１の回路構成の一例である。画素１１は、有機ＥＬ素子１１０（発光素子）および画素回路１４を有している。
【００２１】
画素回路１４は、書き込み（サンプリング用）トランジスタＴｒ１１、駆動トランジスタＴｒ１２および保持容量素子Ｃｓを含むものである。書き込みトランジスタＴｒ１１および駆動トランジスタＴｒ１２はそれぞれ、例えばｎチャネルＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴである。ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（いわゆるトップゲート型）であってもよい。
【００２２】
画素回路１４では、書き込みトランジスタＴｒ１１のゲートが走査線ＷＳＬ１に接続され、ドレインが信号線ＤＴＬ１に接続され、ソースが、駆動トランジスタＴｒ１２のゲートおよび保持容量素子Ｃｓの一端に接続されている。駆動トランジスタＴｒ１２のドレインは電源線ＤＳＬ１に接続され、ソースは、保持容量素子Ｃｓの他端および有機ＥＬ素子１１０（後述の赤色発光素子１１０Ｒ，緑色発光素子１１０Ｇ，青色発光素子１１０Ｂ）のアノードに接続されている。有機ＥＬ素子１１０のカソードは固定電位に設定されており、ここではグランド（接地電位）に設定されている。
【００２３】
（受光部の構成）
図３は、受光部１２における各センサ（赤用センサ１２Ｒ，緑用センサ１２Ｇ，青用センサ１２Ｂ）の回路構成の一例を表したものである。赤用センサ１２Ｒ，緑用センサ１２Ｇ，青用センサ１２Ｂはそれぞれ、受光素子として機能する受光用トランジスタＴｒ２１と、トランジスタＴｒ２２と、出力用トランジスタＴｒ２３と、保持容量素子Ｃ１と、抵抗素子Ｒ１とを有している。受光用トランジスタＴｒ２１および保持容量素子Ｃ１はそれぞれ、例えばｎチャネルＭＯＳ型のＴＦＴである。
【００２４】
赤用センサ１２Ｒ，緑用センサ１２Ｇ，青用センサ１２Ｂでは、受光用トランジスタＴｒ２１のゲートがゲート線ＧＤＬに接続され、ドレインが電源線ＤＳＬ２に接続され、ソースが、保持容量素子Ｃ１の一端およびトランジスタＴｒ２２のゲートに接続されている。トランジスタＴｒ２２のドレインは電源線ＤＳＬ２に接続され、ソースは出力用トランジスタＴｒ２３のドレインに接続されている。出力用トランジスタＴｒ２３のゲートは走査線ＷＳＬ２に接続され、ソースは、信号線ＤＴＬ２および抵抗素子Ｒ１の一端に接続されている。保持容量素子Ｃ１の他端および抵抗素子Ｒ１の他端はそれぞれ、固定電位に設定されており、ここではグランドに設定されている。
【００２５】
図４は、受光部１２のレイアウトを模式的に表したものである。受光部１２は、上述のように、赤用センサ１２Ｒ，緑用センサ１２Ｇ，青用センサ１２Ｂを含むが、例えばこれらの赤用センサ１２Ｒ，緑用センサ１２Ｇ，青用センサ１２Ｂを水平方向に１つずつ並列させたものである。本実施の形態では、この受光部１２が、上述のように表示領域１０Ａの四隅に配置されるが、これら４つの受光部１２において、表示領域１０Ａにおける全画素分の発光に基づく受光信号を取得するようになっている。具体的には、詳細は後述するが、表示領域１０Ａを４つのサブ領域ａ１，ａ２，ａ３，ａ４に分割し、サブ領域ａ１に配置された画素１１からの受光信号を受光部１２ａ１で取得する。同様に、サブ領域ａ２における画素１１からの受光信号を受光部１２ａ２、サブ領域ａ３における画素１１からの受光信号を受光部１２ａ３、サブ領域ａ４における画素１１からの受光信号を受光部１２ａ４によりそれぞれ取得する。
【００２６】
図５は、表示パネル１０の受光部１２が配置されている付近の断面構成を表したものである。表示パネル１０では、表示領域１０Ａ内の所定の領域（ここでは四隅）において、赤色発光素子１１０Ｒ，緑色発光素子１１０Ｇ，青色発光素子１１０Ｂの下方に、赤用センサ１２Ｒ，緑用センサ１２Ｇ，青用センサ１２Ｂが配設されている。
【００２７】
赤色発光素子１１０Ｒ，緑色発光素子１１０Ｇ，青色発光素子１１０Ｂでは、アノード電極８３２上に、開口部を有するウィンドウ層（画素間絶縁膜）８３４が設けられ、その開口部に、各色の発光層（赤色発光層８３３Ｒ，緑色発光層８３３Ｇ，青色発光層８３３Ｂ）が形成されている。これらの赤色発光層８３３Ｒ，緑色発光層８３３Ｇ，青色発光層８３３Ｂとウィンドウ層８３４とを覆うように、カソード電極８３５が設けられている。
【００２８】
赤色発光層８３３Ｒ，緑色発光層８３３Ｇ，青色発光層８３３Ｂはそれぞれ、電界をかけることにより、アノード電極８３２側から注入された正孔の一部と、カソード電極８３５側から注入された電子の一部とが再結合して、赤色光，緑色光，青色光を発生するものである。赤色発光層８３３Ｒは、例えば４，４−ビス（２，２−ジフェニルビニン）ビフェニル（ＤＰＶＢｉ）に２，６−ビス［（４'−メトキシジフェニルアミノ）スチリル］−１，５−ジシアノナフタレン（ＢＳＮ）を３０重量％混合したものである。緑色発光層８３３Ｇは、例えばＤＰＶＢｉにクマリン６を５重量％混合したものである。青色発光層８３３Ｂは、例えばＤＰＶＢｉに４，４'−ビス［２−｛４−（Ｎ，Ｎ−ジフェニルアミノ）フェニル｝ビニル］ビフェニル（ＤＰＡＶＢｉ）を２．５重量％混合したものである。
【００２９】
尚、図示はしないが、カソード電極８３５上には、赤色発光素子１１０Ｒ，緑色発光素子１１０Ｇ，青色発光素子１１０Ｂを保護するための保護層、接着層および封止用の基板等が設けられている。また、封止用基板には、各色発光層に対応してＲ，Ｇ，Ｂのカラーフィルタが設けられていてもよい。また、ここではアノード電極８３２およびカソード電極８３５間に発光層のみを設けた構造を示したが、必要に応じて他の層、例えば正孔注入層、正孔輸送層、電子輸送層、電子注入層等が積層されていてもよい。
【００３０】
このような赤色発光素子１１０Ｒ，緑色発光素子１１０Ｇ，青色発光素子１１０Ｂは、基板８０上に、平坦化膜（平坦化膜８３１Ａ，８３１Ｂ）を介して設けられ、基板８０上に形成された駆動トランジスタＴｒ１２（図５には図示せず）と、電気的に接続されている。この基板８０上の駆動トランジスタＴｒ１２と同層には、複数（ここでは３つ）の受光用トランジスタＴｒ２１が配設されている。これらの受光用トランジスタＴｒ２１上には絶縁膜８３１Ｄを介して配線層８３１Ｃが設けられ、これらの絶縁膜８３１Ｄおよび配線層８３１Ｃ上には平坦化膜８３１Ａが形成されている。平坦化膜８３１Ａ，８３１Ｂおよびウィンドウ層８３４はそれぞれ、例えばＳｉＯやＳｉＮ等の絶縁材料からなり、アノード電極はＡｌＮｄ等、カソード電極８３５はＭｇＡｇ等の金属材料からなる。
【００３１】
本実施の形態では、この平坦化膜８３１Ａ上に、カラーフィルタ層８３０が設けられている。カラーフィルタ層８３０は、各受光用トランジスタＴｒ２１に、赤色フィルタ８３０Ｒ，緑色フィルタ８３０Ｇ，青色フィルタ８３０Ｂのいずれかが対向するように所定のパターンで色分けされている。即ち、受光用トランジスタＴｒ２１の各受光面側に、赤色フィルタ８３０Ｒ，緑色フィルタ８３０Ｇ，青色フィルタ８３０Ｂのいずれかが配置されている。これらの赤色フィルタ８３０Ｒ，緑色フィルタ８３０Ｇ，青色フィルタ８３０Ｂのそれぞれと、受光用トランジスタＴｒ２１とが、赤用センサ１２Ｒ，緑用センサ１２Ｇ，青用センサ１２Ｂに相当する。このようなカラーフィルタ層８３０上に、上述のように、平坦化膜８３１Ｂを介して、赤色発光素子１１０Ｒ，緑色発光素子１１０Ｇ，青色発光素子１１０Ｂが配置されている。
【００３２】
このように、表示パネル１０では、赤色発光素子１１０Ｒ，緑色発光素子１１０Ｇ，青色発光素子１１０Ｂの下層に、赤用センサ１２Ｒ，緑用センサ１２Ｇ，青用センサ１２Ｂが配設された構成となっている。即ち、詳細は後述するが、赤色発光層８３３Ｒ，緑色発光層８３３Ｇ，青色発光層８３３Ｂからの各発光光を、その下層側へ導き、赤用センサ１２Ｒ，緑用センサ１２Ｇ，青用センサ１２Ｂのいずれかにおいて受光するようになっている。
【００３３】
（駆動回路２０）
図１に示した駆動回路２０は、表示パネル１０に対して発光駆動（表示駆動）および受光駆動（光検出駆動）を行うものである。具体的には、表示パネル１０の表示領域１０Ａにおける各画素１１を順次選択しつつ、選択された画素１１に対して映像信号２０Ａに基づく映像信号電圧を書き込むことにより、表示駆動を行う一方、各受光部１２に対して、受光信号を取得するための所定の受光駆動を行う。このような駆動回路２０は、例えば、映像信号処理回路２１、タイミング生成回路２２、走査線・電源線駆動回路２３、信号線駆動回路２４、受光駆動回路２５および受光信号読み出し回路２６を有している。映像信号処理回路２１、走査線・電源線駆動回路２３および信号線駆動回路２４は、表示駆動を行うための回路であり、受光駆動回路２５および受光信号読み出し回路２６は、受光駆動を行うための回路である。
【００３４】
映像信号処理回路２１は、外部から入力されるデジタルの映像信号２０Ａに対して、受光信号に基づく輝度補正を行うと共に、輝度補正後の映像信号２１Ａを信号線駆動回路２４に出力するものである。映像信号処理回路２１は、受光信号読み出し回路２６から供給される受光信号に基づいて、輝度情報や補正係数Ｋを算出するための演算回路２１０と、演算回路２１０において得られた補正係数Ｋを記憶しておくための記憶部２１１とを有している。尚、この映像信号処理回路２１では、そのような輝度補正の他にも、例えばガンマ補正やオーバードライブ補正等を行うようにしてもよい。
【００３５】
タイミング生成回路２２は、外部から入力される同期信号２０Ｂに基づいて制御信号２２Ａを生成し出力することにより、表示動作および受光動作がそれぞれ連動して動作するように制御するものである。具体的には、走査線・電源線駆動回路２３および信号線駆動回路２４がそれぞれ連動して表示動作を行うと共に、受光駆動回路２５および受光信号読み出し回路２６がそれぞれ連動して受光駆動を行うように、制御している。
【００３６】
走査線・電源線駆動回路２３は、図示しない走査線駆動回路および電源線駆動回路を有している。走査線駆動回路は、制御信号２２Ａに従って（同期して）複数の走査線ＷＳＬ１に対して選択パルスを順次印加することにより、各画素１１を順次選択するものである。具体的には、書き込みトランジスタＴｒ１１をオン状態に設定するための電圧Ｖon１と、オフ状態に設定するための電圧Ｖoff１とを時分割で切り替えて出力する。電圧Ｖon１は、書き込みトランジスタＴｒ１１のオン電圧以上の値（一定値）となっており、電圧Ｖoff１は、そのオン電圧よりも低い値（一定値）となっている。電源線駆動回路は、制御信号２２Ａに従って（同期して）、複数の電源線ＤＳＬ１に対して制御パルスを順次印加することにより、各有機ＥＬ素子１１０の発光動作および消光動作の制御を行うものである。具体的には、駆動トランジスタＴｒ１２に電流Ｉｄｓを流すための電圧ＶＨ１と、電流Ｉｄｓを流さないようにするための電圧ＶＬ１とを時分割で切り替えて出力する。電圧ＶＬ１は、有機ＥＬ素子１１０における閾値電圧Ｖthelおよびカソード電圧Ｖcatを足し合わせた電圧値（Ｖthel＋Ｖcat）よりも低い電圧値（一定値）となるように設定されている。電圧ＶＨ１は、この電圧値（Ｖthel＋Ｖcat）以上の電圧値（一定値）となるように設定されている。
【００３７】
信号線駆動回路２４は、制御信号２２Ａに従って（同期して）、映像信号処理回路２１から入力される映像信号２１Ａに対応するアナログの映像信号を生成し、各信号線ＤＴＬ１に印加するものである。具体的には、この映像信号２１Ａに基づく各色用のアナログの映像信号電圧を、各信号線ＤＴＬ１に対して個別に印加する。これにより、上記走査線駆動回路により選択された画素１１に対して、映像信号の書き込みを行うようになっている。
【００３８】
受光駆動回路２５は、制御信号２２Ａに従って（同期して）、複数の走査線ＷＳＬ２、複数の電源線ＤＳＬ２および複数のゲート線ＧＤＬに対してそれぞれ、後述する受光制御用のパルスを順次印加するものである。具体的には、各走査線ＷＳＬ２に対しては、出力用トランジスタＴｒ２３をオン状態に設定するための電圧Ｖon２と、オフ状態に設定するための電圧Ｖoff２とを時分割で切り替えて出力する。各電源線ＤＳＬ２に対しては、受光用トランジスタＴｒ２１に後述のリーク電流ＩＬを流すための電圧ＶＨ２と、リーク電流ＩＬを流さないようにするための電圧ＶＬ２とを時分割で切り替えて出力する。各ゲート線ＧＤＬに対しては、受光用トランジスタＴｒ２１をオン状態に設定するための電圧Ｖon３と、オフ状態に設定するための電圧Ｖoff３とを時分割で切り替えて出力する。
【００３９】
受光信号読み出し回路２６は、制御信号２２Ａに従って（同期して）、受光信号線としての複数の信号線ＤＴＬ２から出力される各受光信号を読み出すための回路である。
【００４０】
［表示装置の作用・効果］
（映像表示動作）
まず、図１および図２を参照して、表示装置１における表示動作について説明する。この表示装置１では、駆動回路２０が、表示パネル１０の表示領域１０Ａ内の各画素１１に対し、映像信号２０Ａおよび同期信号２０Ｂに基づく表示駆動を行う。これにより、各画素１１内の有機ＥＬ素子１１０へ駆動電流が注入され、正孔と電子とが再結合して発光が起こる。その結果、表示パネル１０では、映像信号２０Ａに基づいてカラー表示がなされる。
【００４１】
具体的には、各画素１１では、以下のようにして映像信号の書き込み動作が行われる。まず、信号線ＤＴＬ１の電圧が映像信号電圧となっており、かつ電源線ＤＳＬ１の電圧が電圧ＶＨ１となっている期間中に、走査線・電源線駆動回路２３が、走査線ＷＳＬ１の電圧を電圧Ｖoff１から電圧Ｖon１に上げる。これにより、書き込みトランジスタＴｒ１１がオン状態となるため、駆動トランジスタＴｒ１２のゲート電位Ｖｇ１２が、このときの信号線ＤＴＬ１の電圧に対応する映像信号電圧へと上昇する。その結果、補助容量素子Ｃｓに対して映像信号電圧が書き込まれ、保持される。
【００４２】
この段階ではまだ、有機ＥＬ素子１１０のアノード電圧は、有機ＥＬ素子１１０における閾値電圧Ｖelとカソード電圧Ｖca（＝接地電位）とを足し合わせた電圧値（Ｖel＋Ｖca）よりも小さく、有機ＥＬ素子１１０はカットオフ状態となっている。このため、有機ＥＬ素子１１０のアノード−カソード間には電流が流れない（有機ＥＬ素子１１０が発光しない）。従って、駆動トランジスタＴｒ１２から供給される電流Ｉｄｓは、有機ＥＬ素子１１０のアノード−カソード間に並列に存在する素子容量（図示せず）へと流れ、この素子容量が充電される。
【００４３】
その後、信号線ＤＴＬ１および電源線ＤＳＬ１の電圧がそれぞれ、映像信号電圧および電圧ＶＨ１のまま保持されている期間中に、走査線・電源線駆動回路２３が、走査線ＷＳＬ１の電圧を電圧Ｖon１から電圧Ｖoff１へと下げる。これにより、書き込みトランジスタＴｒ１１がオフ状態となるため、駆動トランジスタＴｒ１２のゲートがフローティング状態となる。すると、この駆動トランジスタＴｒ１２のゲート−ソース間電圧Ｖｇｓ１２が一定に保持された状態で、駆動トランジスタＴｒ１２のドレイン−ソース間に電流Ｉｄｓが流れる。その結果、この駆動トランジスタＴｒ１２のソース電位Ｖｓ１２が上昇すると共に、駆動トランジスタＴｒ１２のゲート電位Ｖｇ１２もまた、保持容量素子Ｃｓを介した容量カップリングにより、連動して上昇する。そして、これにより、有機ＥＬ素子１１０のアノード電圧が、所定の電圧値（Ｖel＋Ｖca）よりも大きくなる。よって、有機ＥＬ素子１１０のアノード−カソード間には、補助容量素子Ｃｓに保持された映像信号電圧、即ち駆動トランジスタＴｒ１２におけるゲート−ソース間電圧Ｖｇｓ１２に応じた電流Ｉｄｓが流れ、有機ＥＬ素子１１０が発光する。
【００４４】
尚、有機ＥＬ素子１１０を消光させる際（有機ＥＬ素子１１０の発光動作を終了させる際）には、駆動回路２０は、次のような動作を行えばよい。具体的には、走査線・電源線駆動回路２３が、電源線ＤＳＬ１の電圧を電圧ＶＨ１から電圧ＶＬ１へと下げる。すると、駆動トランジスタＴｒ１２のソース電位Ｖｓ１２が下降し、有機ＥＬ素子１１０のアノード電圧が、所定の電圧値（Ｖel＋Ｖca）よりも小さくなり、アノード−カソード間に電流Ｉｄｓが流れなくなる。その結果、これ以降は有機ＥＬ素子１１０が消光する。
【００４５】
（受光動作）
続いて、図１，図３，図６〜図１０を参照して、各受光部１２における受光動作について説明する。図６は、この受光動作の一例をタイミング波形図で表したものであり、（Ａ）〜（Ｅ）はそれぞれ、電源線ＤＳＬ２、ゲート線ＧＤＬ、走査線ＷＳＬ２、トランジスタＴｒ２２のゲート電位Ｖｇ２２および信号線ＤＴＬ２の電圧波形（受光出力電圧Ｖoutの波形）を示している。
【００４６】
駆動回路２０は、表示パネル１０内の各受光部１２に対し、電源線ＤＳＬ２、走査線ＷＳＬ２およびゲート線ＧＤＬに受光制御用のパルスを順次供給することにより、以下のような受光駆動を行う。即ち、まず、タイミングｔ１において、受光駆動回路２５が、電源線ＤＳＬ２の電圧を電圧ＶＨ２から電圧ＶＬ２へと下げる。これにより、受光用トランジスタＴｒ２１にリーク電流ＩＬが流れなくなり、トランジスタＴｒ２２のゲート電位Ｖｇ２２および受光出力電圧Ｖoutが初期化される。
【００４７】
次いで、タイミングｔ２において、受光駆動回路２５は、ゲート線ＧＤＬの電圧をオフ電圧Ｖoff３からオン電圧Ｖon３へと上げる。これにより、受光用トランジスタＴｒ２１がオン状態となるため、保持容量素子Ｃ１の一端側に対して、このときの電源線ＤＳＬ２の電圧（電圧ＶＬ２）が書き込まれ、ゲート電位Ｖｇ２２が初期化される。
【００４８】
続いて、タイミングｔ３において、受光駆動回路２５は、走査線ＷＳＬ２の電圧をオフ電圧Ｖoff２からオン電圧Ｖon２へと上げる。これにより、出力用トランジスタＴｒ２３がオン状態となり、トランジスタＴｒ２２およびこの出力用トランジスタＴｒ２３を介して、このときの電源線ＤＳＬ２の電圧（電圧ＶＬ２）が信号線ＤＴＬ２へ書き込まれる（受光出力電圧Ｖoutが電圧ＶＬ２となる）。その結果、受光出力電圧Ｖoutが初期化される。
【００４９】
次いで、タイミングｔ４において、受光駆動回路２５は、ゲート線ＧＤＬの電圧を再びオン電圧Ｖon３からオフ電圧Ｖoff３へと下げる。これにより、受光用トランジスタＴｒ２１が再びオフ状態となり、その結果、この受光用トランジスタＴｒ２１のゲート−ソース間の寄生容量による容量カップリングによりゲート電位Ｖｇ２２が下降し、これに伴って信号線ＤＴＬ２の電圧（Ｖout）も下降する。
【００５０】
この後、タイミングｔ５において、受光駆動回路２５は、電源線ＤＳＬ２の電圧を再び電圧ＶＬ２から電圧ＶＨ２へと上げる。これにより、受光用トランジスタＴｒ２１にリーク電流ＩＬが流れるようになり、ゲート電位Ｖｇ２２および受光出力電圧Ｖoutがそれぞれ上昇する。このとき、リーク電流ＩＬの大きさは、受光用トランジスタＴｒ２１への入射光Ｌの光量（輝度）に応じたものとなり、この受光用トランジスタＴｒ２１が受光素子（光検出素子）として機能する。例えば、図６（Ｄ）に示したように、光検出ありの場合には、光検出なしの場合に比べ、ゲート電位Ｖｇ２２が上昇する。また、これに伴って、白出力時（光検出ありの場合）には、黒出力時（光検出なしの場合）に比べ、受光出力電圧Ｖoutが上昇する（図６（Ｅ））。
【００５１】
そして、受光駆動回路２５が、タイミングｔ６において、走査線ＷＳＬ２の電圧をオフ電圧Ｖoff２へと下げる。上記タイミングｔ５からタイミングｔ６までの期間が受光期間Ｔｓとなる。尚、このようなタイミングｔ１〜ｔ５の非受光期間（初期化期間）およびタイミングｔ５〜ｔ６の受光期間Ｔｓにおける受光動作は、周期的に繰り返されてもよいし、任意のタイミングから開始されてもよい。以上のようにして、表示装置１における受光動作（駆動回路２０による受光駆動）が行われる。
【００５２】
（輝度補正動作）
（１．劣化検出時の画素および受光部の駆動動作）
本実施の形態では、上記のような表示動作および受光動作がなされる表示装置１において、各画素１１の劣化度合いに応じた映像信号２０Ａの補正動作（輝度補正動作）が行われる。具体的には、まず、駆動回路２０が、映像非表示時において、表示領域１０Ａにおける各画素１１を順次点灯しつつ、上述のような受光部１２の受光駆動を行い、劣化検出のための受光信号を取得する。この際、各信号線ＤＴＬ１には同一の電圧を供給し、各画素１１が互いに同一の信号電圧（輝度信号）に基づいて点灯されるように駆動する。
【００５３】
図７は、画素１１の線順次駆動例、図８は、発光シーケンスおよび受光シーケンスの一例を示したものである。本実施の形態では、図４に示したように受光部１２が表示領域１０Ａの四隅にそれぞれ配置されており、各受光部１２がそれぞれ対応するサブ領域ａ１〜ａ４に配置された画素１１からの発光光を受光する。この際、４つの受光部１２を受光駆動すると共に、各サブ領域ａ１〜ａ４において、各画素１１を線順次駆動して順次点灯させる。また、このような劣化検出のための表示パネル１０における点灯動作および受光動作は、映像非表示時において行う。例えば、図８に示したように、表示装置１に電源遮断信号が入力された後、電源が遮断されるまでのｎ（ｎ＝１，２，３，…）フレーム期間内に行うことができる。あるいは、映像表示期間同士の間のブランキング期間に行うようにしてもよい。尚、電源遮断時に点灯および受光動作を行う場合には、上記ｎフレーム期間内に各画素１１の受光信号を取得しておき、次に電源投入信号が入力された際に、後述する補正係数の算出を行って映像信号を補正するようにしてもよい。
【００５４】
図９は、比較例に係る表示パネルの断面構造を表したものである。この比較例に係る表示パネルでは、赤色発光素子１０７Ｒ，緑色発光素子１０７Ｇ，青色発光素子１０７Ｂの下方にそれぞれ受光用のトランジスタＴｒ２１が配設されている。赤色発光素子１０７Ｒ，緑色発光素子１０７Ｇ，青色発光素子１０７Ｂでは、アノード電極１０３上に、開口部を有するウィンドウ層（画素間絶縁膜）１０４が設けられ、その開口部に、各色の発光層（赤色発光層１０６Ｒ，緑色発光層１０６Ｇ，青色発光層１０６Ｂ）が形成されている。これらの赤色発光層１０６Ｒ，緑色発光層１０６Ｇ，青色発光層１０６Ｂとウィンドウ層１０４とを覆うように、カソード電極１０５が設けられている。
【００５５】
このような比較例の表示パネルでは、各画素を点灯駆動すると、赤色発光素子１０７Ｒでは、赤色発光層１０６Ｒから赤色光（Ｌｒ）が生じ、カソード電極１０５において反射された後、下層に設けられたトランジスタＴｒ２１において受光される。同様に、緑色発光層１０６Ｇからは緑色光（Ｌｇ）、青色発光層１０６Ｂからは青色光（Ｌｂ）がそれぞれ生じ、いずれもカソード電極１０５において反射された後、下層に設けられたトランジスタＴｒ２１において受光される。
【００５６】
ところが、トランジスタＴｒ２１へ入射する各色光の中には、トランジスタＴｒ２１の受光面側において、反射する光（Ｌｒ１，Ｌｇ１，Ｌｂ１）が含まれる。このため、赤色発光素子１０７Ｒ，緑色発光素子１０７Ｇ，青色発光素子１０７Ｂから発せられた各色光は、下層に配置された複数のトランジスタＴｒ２１に分散されて受光され易い。換言すると、各画素からの発光光を、１つのトランジスタＴｒ２１において受光することが困難である。このため、各トランジスタＴｒ２１では、画素毎の発光データを取得することができない。
【００５７】
これに対し、本実施の形態では、上述のように、赤色発光素子１１０Ｒ，緑色発光素子１１０Ｇ，青色発光素子１１０Ｂの下層に、受光部１２としての赤用センサ１２Ｒ，緑色センサ１２Ｇ，青色センサ１２Ｂを配置している。具体的には、各トランジスタＴｒ２１の受光面側に赤色フィルタ８３０Ｒ，緑色フィルタ８３０Ｇ，青色フィルタ８３０Ｂが設けられている。これにより、赤色発光層８３３Ｒ，緑色発光層８３３Ｇ，青色発光層８３３Ｂからの各色光（Ｌｒ，Ｌｇ，Ｌｂ）は、それぞれ対応する赤色フィルタ８３０Ｒ，緑色フィルタ８３０Ｇ，青色フィルタ８３０Ｂのみを透過する。従って、上記のような反射光Ｌｒ１，Ｌｇ１，Ｌｂ１が生じた場合であっても、隣接する画素１１等から他の色光が入射することを防止できる。よって、画素１１毎の発光データを受光信号として取得可能となる。
【００５８】
（２．補正係数の演算）
次に、駆動部２０は、上記のようにして取得した受光信号に基づいて、映像信号２０Ａを補正するための補正係数Ｋ（輝度補正係数）を演算する。尚、以下に説明する各処理は、全て各画素１１（１１Ｒ，１１Ｇ，１１Ｂ）毎に行われる。図１１に、その処理フローを示す。即ち、まず、駆動部２０が、上述のように受光部２０および画素１１を駆動して、受光信号（受光出力電圧Ｄout）を取得する（ステップＳ１１）。具体的には、受光信号読み出し回路２６が、信号線ＤＴＬ２から受光信号の読み出しを順次行い、読み出した受光信号を、対応する画素１１の位置に関する情報（発光画素の位置情報）と共に、受光信号２６Ａとして、映像信号処理回路２１へ供給する。
【００５９】
続いて、映像信号処理回路２１は、入力された受光信号２６Ａに基づいて、発光画素の輝度情報を算出する（ステップＳ１２）。具体的には、演算回路２１０が、上記のような発光画素の位置情報と受光信号とに基づいて、各発光画素の輝度情報（詳細には、後述の劣化カーブＣ）を算出する。
【００６０】
このようにして得られた発光画素の輝度情報（劣化カーブＣ）と、理想輝度との比較により補正係数を算出する（ステップＳ１３）。劣化カーブＣは、時間ｔの経過に伴う輝度の劣化傾向を示すものであり、理想輝度は、各画素１１への供給電圧（信号線ＤＴＬ１への供給電圧）に応じて得られる理想的な輝度（劣化が生じていない状態における輝度）である。例えば、図１２に示したように、時刻ｔにおいて、劣化カーブＣにおける輝度Ｌｔと理想輝度Ｌ0とを比較する。そして、対象の発光画素において理想輝度Ｌ0が出力されるように、映像信号２０Ａを嵩上げするための補正係数Ｋを演算によって求める。得られた補正係数Ｋについてのデータは、記憶回路２１１へ出力される（ステップＳ１４）。以下、この補正係数Ｋの具体的な算出手法について説明する。
【００６１】
（ゲイン補正用の補正係数の算出）
ゲイン補正により、映像信号２０Ａの輝度補正を行う場合には、ゲイン補正用の補正係数（補正係数ＫＡとする）を、例えば次のようにして算出する。この場合、記憶回路２１１が、例えば、ゲイン補正用のマスターカーブＬＵＴ（ルックアップテーブル）、輝度補正係数ＬＵＴ、温度補正係数ＬＵＴ、デューティ（Duty）補正係数ＬＵＴ（いずれも図示せず）等を保持している。マスターカーブＬＵＴは、時間に対する輝度劣化量の関係、輝度補正係数ＬＵＴは階調に対する補正係数の関係、温度補正係数ＬＵＴは温度に対する補正係数の関係、デューティ補正係数ＬＵＴは発光期間についてのデューティに対する補正係数の関係をそれぞれ記憶するためのテーブルである。
【００６２】
この場合、演算回路２１０が、まず、マスターカーブとして、以下の式（１）に示したようなゲイン劣化の近似式（輝度２００ｎｉｔ）を用い、変数ａ，ｂ，ｃを変化させて、実際に取得された各発光画素の劣化カーブＣと近いカーブを形成する。この際のａ，ｂ，ｃの値を説明上、Ａ，Ｂ，Ｃとする。
【００６３】
【数１】
2011203659.tif 000003
【００６４】
続いて、上記のようにして劣化カーブＣに応じて形成したマスターカーブ（ａ＝Ａ，ｂ＝Ｂ，ｃ＝Ｃ）に基づいて、補正係数を求める。この際、上記式（２）に示したように、時刻ｔに補正係数ＫＡを乗じ、この式（２）によって表される輝度が理想輝度に近くなるような補正係数ＫＡの値を探す。同様にして、各輝度において補正係数ＫＡを算出し、Ｘ軸を階調、Ｙ軸を補正係数ＫＡとしたグラフを作成する（近似による多項式を作成する）。このようにして作成された階調と補正係数ＫＡに関するデータは、補正係数データＤｋとして記憶回路２１１へ出力され、輝度補正係数ＬＵＴに記憶される。
【００６５】
（オフセット補正用の補正係数の算出）
オフセット補正により、映像信号２０Ａの輝度補正を行う場合には、オフセット補正用の補正係数（補正係数ＫＢとする）を、例えば次のようにして算出する。この場合、記憶回路２１１が、例えば、オフセット補正用の輝度補正ＬＵＴ（輝度補正２次元ＬＵＴ）、温度補正係数ＬＵＴ、デューティ（Duty）補正係数ＬＵＴ（いずれも図示せず）を保持している。輝度補正２次元ＬＵＴは、階調、補正係数および劣化量の関係を保持するテーブルである。このように、オフセット補正の場合には、ゲイン補正の場合と異なり、マスターカーブＬＵＴを持たず、例えば図１３に示したような輝度補正２次元ＬＵＴを有している。この例では、縦軸を階調、横軸を劣化量として、テーブル領域Ｓに「単位時間毎に加算すべき劣化量」が表してある。例えば発光階調が「９７６」で、検出時のオフセット劣化量が２．２５〜３の間である場合には、「３．１７Ｅ−０７」が単位時間毎に映像信号２０Ａに加算される。但し、図１３において、「Ｅ」は、その次に続く数値が１０を底とした「べき指数」であることを示し、その１０を底とした指数関数で表される数値が「Ｅ」の前の数値に乗算されることを示す。例えば、「３．１７Ｅ−０７」であれば、「３．１７×１０-7」であることを示す。
【００６６】
この場合、演算回路２１０が、まず、マスターカーブとして、上記式（３）に示したようなオフセット劣化の近似式（輝度２００ｎｉｔ）を用い、変数ｄ，ｅを変化させて、実際に取得された各発光画素の劣化カーブＣと近いカーブを形成する。この際のｅの値を説明上、Ｅとする。
【００６７】
続いて、上記のようにして劣化カーブＣに応じて形成したマスターカーブ（ｅ＝Ｅ）に基づいて、補正係数ＫＢを求める。この際、上記式（４）に示したように、式（３）におけるｄを補正係数ＫＢとして、この式（４）によって表される輝度が理想輝度に近くなるような補正係数ＫＢの値を探す。同様にして、各輝度において補正係数ＫＢを算出し、Ｘ軸を階調、Ｙ軸を補正係数ＫＢとしたグラフを作成する（近似による多項式を作成する）。このようにして作成された階調と補正係数ＫＢに関するデータは、補正係数データＤｋとして記憶回路２１１へ出力され、輝度補正係数ＬＵＴに記憶される。
【００６８】
映像信号処理回路２１は、上記のようにして得られた補正係数Ｋ（上記補正係数ＫＡまたはＫＢ）に関するデータに基づいて、映像信号２０Ａを補正し、補正後の映像信号２１Ａを、信号線駆動回路２４へ出力する。このようにして、各画素１１に対して、その劣化度合いに基づく輝度補正がなされる。
【００６９】
以上のように、本実施の形態では、受光部１２として、赤色光，緑色光，青色光を選択的に受光可能な赤用センサ１２Ｒ，緑用センサ１２Ｇ，青用センサ１２Ｂが設けられていることにより、画素１１Ｒ，１１Ｇ，１１Ｂからの各色光は混在することなく、受光部１２において受光される。即ち、画素１１Ｒ，１１Ｇ，１１Ｂ毎に発光データを分離して取得することができ、画素１１Ｒ，１１Ｇ，１１Ｂ毎の劣化度合いに応じた補正係数Ｋを求めることができる。よって、画素単位で輝度補正を行うことができる。これにより、例えば、経時的な画素劣化だけでなく、いわゆる焼き付きと呼ばれる特定の領域にのみ生じる画素劣化に伴う画質の低下を抑制することが可能となる。
【００７０】
以下、上記実施の形態の他の実施の形態（第２，第３の実施の形態）について説明する。尚、上記第１の実施の形態と同様の構成要素については、同一の符号を付し、適宜説明を省略する。
【００７１】
＜第２の実施の形態＞
［表示パネルの構成］
図１４は、本発明の第２の実施の形態に係る表示パネルの断面構造を表したものである。この表示パネルは、上記第１の実施の形態と同様の駆動回路２０によって表示駆動、受光駆動されるものである。また、本実施の形態の表示パネルにおいても、複数の画素１１Ｒ，１１Ｇ，１１Ｂがマトリクス状に配置される一方、受光部１２は所定の領域（例えば四隅）にのみ設けられている。
【００７２】
また、受光部１２としての赤用センサ１２Ｒ１，緑用センサ１２Ｇ１，青用センサ１２Ｂ１は、赤色発光素子１１０Ｒ，緑色発光素子１１０Ｇ，青色発光素子１１０Ｂの下層にそれぞれ配設されている。更に、これらの赤色発光素子１１０Ｒ，緑色発光素子１１０Ｇ，青色発光素子１１０Ｂは、基板８０上に、平坦化膜８３１を介して設けられ、基板８０上に形成された駆動トランジスタＴｒ１２と電気的に接続されている。この基板８０上の駆動トランジスタＴｒ１２と同層には、複数の受光用トランジスタＴｒ２１が配設されている。これらの受光用トランジスタＴｒ２１上には絶縁膜８３１Ｄを介して配線層８３１Ｃが設けられ、これらの絶縁膜８３１Ｄおよび配線層８３１Ｃ上に、平坦化膜８３１が形成されている。
【００７３】
但し、本実施の形態では、各受光用トランジスタＴｒ２１上（受光面側）に、ストッパ層（赤色ストッパ層８３６Ｒ，緑色ストッパ層８３６Ｇ，青色ストッパ層８３６Ｂ）が設けられている。これらの赤色ストッパ層８３６Ｒ，緑色ストッパ層８３６Ｇ，青色ストッパ層８３６Ｂは、本発明における「光取り込み層」に相当するものであり、マイクロキャビティ（微小共振器）構造を有している。例えば、一対の反射膜間に所定の屈折率差を有する複数の層を積層した構造であり、入射光を一対の反射膜間で繰り返し反射させることにより光閉じ込めを行うものである。
【００７４】
これらの赤色ストッパ層８３６Ｒ，緑色ストッパ層８３６Ｇ，青色ストッパ層８３６Ｂでは、膜厚（具体的には、上記一対の反射膜間に狭持される各層の厚み）が互いに異なっている。例えば、赤色ストッパ層８３６Ｒにおける膜厚が最も大きく、青色ストッパ層８３６Ｂにおける膜厚が最も小さくなっている（ＴR＜ＴG＜ＴB）。膜厚が大きい程、より長波長の光を取り込み、膜厚が小さい程、より短波長の光を効率的に取り込むことができるためである。即ち、本実施の形態の受光部では、各色センサが、その受光波長に応じて、膜厚の異なるキャビティ構造を有している。これらの受光用トランジスタＴｒ２１と、各色ストッパ層（赤色ストッパ層８３６Ｒ，緑色ストッパ層８３６Ｇ，青色ストッパ層８３６Ｂ）とからなる赤用センサ１２Ｒ１，緑用センサ１２Ｇ１，青用センサ１２Ｂ１が、本発明の受光素子の一具体例に相当する。
【００７５】
［第２の実施の形態の作用、効果］
本実施の形態では、上記第１の実施の形態と同様、映像非表示時において、各画素１１および受光部としての赤用センサ１２Ｒ１，緑用センサ１２Ｇ１，青用センサ１２Ｂ１が駆動されることにより、画素１１毎に、発光データとしての受光信号が取得される。
【００７６】
この際、本実施の形態では、赤用センサ１２Ｒ１，緑用センサ１２Ｇ１，青用センサ１２Ｂ１が、受光用トランジスタＴｒ２１上に、所定のキャビティ構造を有する赤色ストッパ層８３６Ｒ，緑色ストッパ層８３６Ｇ，青色ストッパ層８３６Ｂを有している。これにより、図１５に示したように、例えば赤色発光層８３３Ｒから発せられ、カソード電極８３５において下層側へ反射された光（Ｌｒ）は、赤色ストッパ層８３６Ｒにのみ取り込まれ、受光用トランジスタＴｒ２１において受光される（赤用センサ１２Ｒ１によってのみ受光される）。同様に、緑色発光層８３３Ｇからの光（Ｌｇ）は、緑色ストッパ層８３６Ｇにのみ取り込まれ、受光用トランジスタＴｒ２１において受光される（緑用センサ１２Ｇ１によってのみ受光される）。同様に、青色発光層８３３Ｂからの光（Ｌｂ）は、青色ストッパ層８３６Ｂにのみ取り込まれ、受光用トランジスタＴｒ２１において受光される（青用センサ１２Ｂ１によってのみ受光される）。
【００７７】
そして、得られた受光信号に基づいて、補正係数Ｋが算出され、この補正係数Ｋに基づいて映像信号２０Ａが補正される。よって、上記第１の実施の形態と同等の効果を得ることができる。
【００７８】
＜第３の実施の形態＞
［表示パネルの構成］
図１６は、本発明の第３の実施の形態に係る表示パネルの断面構造を表したものである。この表示パネルは、上記第１の実施の形態と同様の駆動回路２０によって表示駆動、受光駆動されるものである。また、本実施の形態の表示パネルにおいても、複数の画素１１Ｒ，１１Ｇ，１１Ｂがマトリクス状に配置される一方、受光部１２は所定の領域（例えば四隅）にのみ設けられている。
【００７９】
また、受光部１２としての赤用センサ１２Ｒ２，緑用センサ１２Ｇ２，青用センサ１２Ｂ２は、赤色発光素子１１０Ｒ，緑色発光素子１１０Ｇ，青色発光素子１１０Ｂの下層にそれぞれ配設されている。更に、これらの赤色発光素子１１０Ｒ，緑色発光素子１１０Ｇ，青色発光素子１１０Ｂは、基板８０上に、平坦化膜８３１を介して設けられ、基板８０上に形成された駆動トランジスタＴｒ１２と電気的に接続されている。この基板８０上の駆動トランジスタＴｒ１２と同層には、複数の受光用トランジスタＴｒ２１が配設されている。これらの受光用トランジスタＴｒ２１上には絶縁膜８３１Ｄを介して配線層８３１Ｃが設けられ、これらの絶縁膜８３１Ｄおよび配線層８３１Ｃ上に、平坦化膜８３１が形成されている。
【００８０】
但し、本実施の形態では、各受光用トランジスタＴｒ２１の受光面側（具体的には、アノード電極８３２と平坦化膜８３１との間）に、ダイクロイックフィルタ（赤色反射フィルタ８３７Ｒ，緑色反射フィルタ８３７Ｇ，青色反射フィルタ８３７Ｂ）が設けられている。赤色反射フィルタ８３７Ｒは、赤色光を選択的に反射させる一方、他の色光（緑色光，青色光）を透過させるフィルタである。緑色反射フィルタ８３７Ｇは、緑色光を選択的に反射させる一方、他の色光（青色光，赤色光）を透過させるフィルタである。青色反射フィルタ８３７Ｂは、青色光を選択的に反射させる一方、他の色光（赤色光，緑色光）を透過させるフィルタである。
【００８１】
これらの赤色反射フィルタ８３７Ｒ，緑色反射フィルタ８３７Ｇ，青色反射フィルタ８３７Ｂにはそれぞれ、赤色発光層８３３Ｒ，緑色発光層８３３Ｇ，青色発光層８３３Ｂを出射した後、カソード電極８３５で反射されて下層側へ進む各色光の光路を塞がないように、所定の開口８３７ａが設けられている。本実施の形態では、受光用トランジスタＴｒ２１と、各色反射フィルタ（赤色反射フィルタ８３７Ｒ，緑色反射フィルタ８３７Ｇ，青色反射フィルタ８３７Ｂ）とからなる赤用センサ１２Ｒ２，緑用センサ１２Ｇ２，青用センサ１２Ｂ２が、本発明の受光素子の一具体例に相当する。
【００８２】
［第３の実施の形態の作用、効果］
本実施の形態では、上記第１の実施の形態と同様、映像非表示時において、各画素１１および受光部としての赤用センサ１２Ｒ２，緑用センサ１２Ｇ２，青用センサ１２Ｂ２が駆動されることにより、画素１１毎に、発光データとしての受光信号が取得される。
【００８３】
この際、本実施の形態では、赤用センサ１２Ｒ２，緑用センサ１２Ｇ２，青用センサ１２Ｂ２が、受光用トランジスタＴｒ２１の上方に、赤色反射フィルタ８３７Ｒ，緑色反射フィルタ８３７Ｇ，青色反射フィルタ８３７Ｂを有している。
【００８４】
ここで、図１７に、赤色発光層８３３Ｒから発せられた光（赤色光）の受光の様子を示す。このように、例えば赤色発光層８３３Ｒから出射した後、開口８３７ａを通過した光（Ｌｒ）は、受光用トランジスタＴｒ２１において受光される。この際、受光用トランジスタＴｒ２１に入射する一部の光（Ｌｒ１，Ｌｒ２）は、その受光面側で反射されることがある。これらの反射光Ｌｒ１，Ｌｒ２のうち反射光Ｌｒ１は、受光用トランジスタＴｒ２１の上方に設けられた赤色反射フィルタ８３７Ｒへ入射し、反射光Ｌｒ２は、その近隣の反射フィルタ（例えば、緑色反射フィルタ８３７Ｇ）へ入射する。反射光Ｌｒ１は、赤色反射フィルタ８３７Ｒにおいて反射され、再び元の受光用トランジスタＴｒ２１へ戻される一方、反射光Ｌｒ２は、緑色反射フィルタ８３７Ｇを透過してパネル外へ出射する。これにより、赤色発光層８３３Ｒから発せられた光は、赤色センサ１２Ｒ２によってのみ受光され、他のセンサ（緑用センサ１２Ｇ２，青用センサ１２Ｂ２）において受光されにくくなる。尚、図示および説明を省略するが、緑色発光層８３３Ｇ，青色発光層８３３Ｂからの発光光についても同様の作用により、緑用センサ１２Ｇ２，青用センサ１２Ｂ２によってのみ受光され易くなる。
【００８５】
そして、得られた受光信号に基づいて、補正係数Ｋが算出され、この補正係数Ｋに基づいて映像信号２０Ａが補正される。よって、上記第１の実施の形態と同等の効果を得ることができる。
【００８６】
＜モジュールおよび適用例＞
次に、図１８〜図２３を参照して、上記実施の形態で説明した表示装置１の適用例について説明する。上記実施の形態の表示装置１は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【００８７】
（モジュール）
表示装置１は、例えば、図１８に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２００を設け、この露出した領域２００に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００８８】
（適用例１）
図１９は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００が表示装置１に相当する。
【００８９】
（適用例２）
図２０は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が表示装置１に相当する。
【００９０】
（適用例３）
図２１は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が表示装置１に相当する。
【００９１】
（適用例４）
図２２は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。表示部６４０が表示装置１に相当する。
【００９２】
（適用例５）
図２３は、表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、表示装置１に相当する。
【００９３】
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、受光部が表示領域１０Ａの四隅にのみ設けられている場合について説明したが、受光部は表示領域１０Ａ内に設けられていればよく、配置場所や個数は特に限定されない。Ｒ，Ｇ，Ｂの画素毎に、対応する色光を選択的に受光するセンサを設け、各画素および各センサがそれぞれ線順次で駆動されるようにしてもよい。但し、互いに同一の色光を受光するセンサ同士（例えば、赤用センサ同士）の間隔が狭いと、結果として一つの画素１１Ｒから発せられた赤色光が、複数の赤用センサで受光されてしまうこともあるため、赤用センサ同士はできるだけ離れて配置（離隔配置）されることが望ましい。これは、緑用センサおよび青用センサについても同様である。
【００９４】
例えば、図２４（Ａ）に示したように、表示領域１０Ａの中央に１つの受光部１２（１組の赤用センサ，緑用センサ，青用センサ）を設け、この受光部１２によって、表示領域１０Ａ全体の画素１１からの受光信号を取得するようにしてもよい。また、この他にも表示領域１０Ａにおいて対向する辺の中央に１つずつ受光部１２を設けたような配置としてもよい（図２４（Ｂ），（Ｃ））。この場合にも、各受光部１２の配置場所に応じて表示領域１０Ａを２つのサブ領域ａ１，ａ２に分割し、サブ領域ａ１，ａ２毎に画素１１を順次点灯するように駆動することができる。
【００９５】
また、上記実施の形態等では、検出時において、各画素１１をサブ領域毎に順次点灯させるように駆動したが、画素１１の点灯駆動はこれに限定されず、画面全体において上部から下部に向かって線順次で１画素ずつ点灯させるようにしてもよい。また、サブ領域の分け方も上述のものに限定されない。
【００９６】
更に、上記実施の形態等では、表示装置がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路の構成は、上記実施の形態等で説明したものに限られない。例えば、必要に応じて、容量素子やトランジスタ等を追加したり置き換えたりするようにしてもよい。その場合、画素回路の変更に応じて、上述した走査線・電源線駆動回路および信号線駆動回路の他に、必要な駆動回路を追加するようにしてもよい。また、同様に受光部の回路構成についても、上記実施の形態等で説明したものには限られず、例えば必要に応じて、容量素子やトランジスタ等を追加したり置き換えたりするようにしてもよい。
【符号の説明】
【００９７】
１…表示装置、１０…表示パネル、１１Ａ…表示領域、１１Ｒ，１１Ｇ，１１Ｂ…画素、１２…受光部、１１１０…有機ＥＬ素子、１４…画素回路、２０…駆動回路、２０Ａ，２１Ａ…映像信号、２０Ｂ…同期信号、２１…映像信号処理回路、２２…タイミング生成回路、２２Ａ…制御信号、２３…走査線・電源線駆動回路、２４…信号線駆動回路、２５…受光駆動回路、２６…受光信号読み出し回路、２６Ａ…受光信号、８０…基板、８３１，８３１ａ，８３１ｂ…平坦化膜、８３２…アノード電極、８３３Ｒ…赤色発光層、８３３Ｇ…緑色発光層、８３３Ｂ…青色発光層、８３４…ウィンドウ層、８３５…カソード電極、ＷＳＬ１，ＷＳＬ２…走査線、ＤＴＬ１，ＤＴＬ２…信号線、ＤＳＬ１，ＤＳＬ２…電源線、ＧＤＬ…ゲート線、Ｔｒ１１…書き込みトランジスタ、Ｔｒ１２…駆動トランジスタ、Ｔｒ２１…受光用トランジスタ、Ｔｒ２２…トランジスタ、Ｔｒ２３…出力用トランジスタ、Ｃｓ，Ｃ１…保持容量素子、Ｒ１…抵抗素子、Ｉｄｓ…電流（発光電流）、Ｖon１，Ｖon２，Ｖon３，Ｖoff１，Ｖoff２，Ｖoff３，ＶＨ１，ＶＨ２，ＶＬ１，ＶＬ２…電圧、Ｖｇ１２，Ｖｇ２２…ゲート電位、Ｖｓ１２…ソース電位、Ｖｇｓ１２…ゲート−ソース間電圧、Ｖout…受光出力電圧。
【図１】
2011203659.tif 000004
【図２】
2011203659.tif 000005
【図３】
2011203659.tif 000006
【図４】
2011203659.tif 000007
【図５】
2011203659.tif 000008
【図６】
2011203659.tif 000009
【図７】
2011203659.tif 000010
【図８】
2011203659.tif 000011
【図９】
2011203659.tif 000012
【図１０】
2011203659.tif 000013
【図１１】
2011203659.tif 000014
【図１２】
2011203659.tif 000015
【図１３】
2011203659.tif 000016
【図１４】
2011203659.tif 000017
【図１５】
2011203659.tif 000018
【図１６】
2011203659.tif 000019
【図１７】
2011203659.tif 000020
【図１８】
2011203659.tif 000021
【図１９】
2011203659.tif 000022
【図２０】
2011203659.tif 000023
【図２１】
2011203659.tif 000024
【図２２】
2011203659.tif 000025
【図２３】
2011203659.tif 000026
【図２４】
2011203659.tif 000027