(57)【要約】【課題】まとめ駆動における筋ムラの発生を抑制することの可能な表示装置およびその駆動方法ならびに電子機器を提供する。【解決手段】行列状に配置された複数の画素１３を、３×３ごとにブロック１５とみなして概念的に分離すると、各ブロック１５には、３つの信号線ＤＴＬが接続されている。各ブロック１５において、１つ目の信号線ＤＴＬが１ライン目の表示画素１４に含まれる画素１３Ｒ、画素１３Ｇ、および画素１３に接続されており、２つ目の信号線ＤＴＬが２ライン目の表示画素１４に含まれる画素１３Ｒ、画素１３Ｇ、および画素１３に接続されており、３つ目の信号線ＤＴＬが３ライン目の表示画素１４に含まれる画素１３Ｒ、画素１３Ｇ、および画素１３に接続されている。【選択図】図３
2011102932.tif 000002
【特許請求の範囲】
【請求項１】
行状に配置された複数の走査線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部と、
映像信号に基づいて各画素を駆動する駆動部と
を備え、
前記複数の走査線は、複数の赤色用走査線と、複数の緑色用走査線と、複数の青色用走査線とを含み、
前記複数の画素は、前記赤色用走査線に接続された複数の赤色用の画素と、前記緑色用走査線に接続された複数の緑色用の画素と、前記青色用走査線に接続された複数の青色用の画素とを含み、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第１トランジスタと、前記信号線の電圧を前記第１トランジスタに書き込む第２トランジスタとを有し、
前記駆動部は、所定の信号を各信号線に印加し続けている間に、前記複数の赤色用走査線のうち１または複数の第１走査線、前記複数の緑色用走査線のうち１または複数の第２走査線、および前記複数の青色用走査線のうち１または複数の第３走査線に対して前記第２トランジスタをオンする第１パルス信号を印加して前記第１トランジスタの閾値電圧を補正したのち、赤色用の映像信号を各信号線に印加している間に前記１または複数の第１走査線に対して前記第２トランジスタをオンする第２パルス信号を、緑色用の映像信号を各信号線に印加している間に前記１または複数の第２走査線に対して前記第２トランジスタをオンする第３パルス信号を、青色用の映像信号を各信号線に印加している間に前記１または複数の第３走査線に対して前記第２トランジスタをオンする第４パルス信号をそれぞれ印加して信号書き込みを行う
表示装置。
【請求項２】
前記駆動部は、前記第１パルス信号を、各第１走査線、各第２走査線、および各第３走査線に対して同時に印加する
請求項１に記載の表示装置。
【請求項３】
前記駆動部は、前記第２パルス信号、前記第３パルス信号、および前記第４パルス信号をこの順に印加する
請求項１または請求項２に記載の表示装置。
【請求項４】
前記所定の信号は、波高値の固定された閾値補正信号である
請求項１または請求項２に記載の表示装置。
【請求項５】
行状に配置された複数の走査線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部と、
映像信号に基づいて各画素を駆動する駆動部と
を備え、
前記複数の走査線は、複数の赤色用走査線と、複数の緑色用走査線と、複数の青色用走査線とを含み、
前記複数の画素は、前記赤色用走査線に接続された複数の赤色用の画素と、前記緑色用走査線に接続された複数の緑色用の画素と、前記青色用走査線に接続された複数の青色用の画素とを含み、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第１トランジスタと、前記信号線の電圧を前記第１トランジスタに書き込む第２トランジスタとを有する表示装置において、所定の信号を各信号線に印加し続けている間に、前記複数の赤色用走査線のうち１または複数の第１走査線、前記複数の緑色用走査線のうち１または複数の第２走査線、および前記複数の青色用走査線のうち１または複数の第３走査線に対して前記第２トランジスタをオンする第１パルス信号を印加して前記第１トランジスタの閾値電圧を補正したのち、赤色用の映像信号を各信号線に印加している間に前記１または複数の第１走査線に対して前記第２トランジスタをオンする第２パルス信号を、緑色用の映像信号を各信号線に印加している間に前記１または複数の第２走査線に対して前記第２トランジスタをオンする第３パルス信号を、青色用の映像信号を各信号線に印加している間に前記１または複数の第３走査線に対して前記第２トランジスタをオンする第４パルス信号をそれぞれ印加して信号書き込みを行う
表示装置の駆動方法。
【請求項６】
表示装置を備え、
前記表示装置は、
行状に配置された複数の走査線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部と、
映像信号に基づいて各画素を駆動する駆動部と
を有し、
前記複数の走査線は、複数の赤色用走査線と、複数の緑色用走査線と、複数の青色用走査線とを含み、
前記複数の画素は、前記赤色用走査線に接続された複数の赤色用の画素と、前記緑色用走査線に接続された複数の緑色用の画素と、前記青色用走査線に接続された複数の青色用の画素とを含み、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第１トランジスタと、前記信号線の電圧を前記第１トランジスタに書き込む第２トランジスタとを有し、
前記駆動部は、所定の信号を各信号線に印加し続けている間に、前記複数の赤色用走査線のうち１または複数の第１走査線、前記複数の緑色用走査線のうち１または複数の第２走査線、および前記複数の青色用走査線のうち１または複数の第３走査線に対して前記第２トランジスタをオンする第１パルス信号を印加して前記第１トランジスタの閾値電圧を補正したのち、赤色用の映像信号を各信号線に印加している間に前記１または複数の第１走査線に対して前記第２トランジスタをオンする第２パルス信号を、緑色用の映像信号を各信号線に印加している間に前記１または複数の第２走査線に対して前記第２トランジスタをオンする第３パルス信号を、青色用の映像信号を各信号線に印加している間に前記１または複数の第３走査線に対して前記第２トランジスタをオンする第４パルス信号をそれぞれ印加して信号書き込みを行う
電子機器。
【請求項７】
複数の赤色用走査線と、複数の緑色用走査線と、複数の青色用走査線と、複数の信号線と、複数の赤色用の画素、複数の緑色用の画素、および複数の青色用の画素とを備え、
前記複数の赤色用走査線、前記複数の緑色用走査線、および前記複数の青色用走査線は、色ごとに行状に配置されると共に、列方向に周期的に配置され、
前記複数の赤色用の画素、前記複数の緑色用の画素、および前記複数の青色用の画素は、色ごとに列状に配置されると共に、行方向に周期的に配置され、
各赤色用走査線は、前記複数の赤色用の画素のうち３つの画素に接続され、
各緑色用走査線は、前記複数の緑色用の画素のうち３つの画素に接続され、
各青色用走査線は、前記複数の青色用の画素のうち３つの画素に接続され、
各信号線は、赤色用の画素、緑色用の画素、および青色用の画素に接続されている
表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素ごとに配置した発光素子で画像を表示する表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。さらに、本発明は、画素ごとに配置した発光素子で画像を表示する表示パネルに関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子（一般にはＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するものである。
【０００５】
ところで、一般的に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間の経過に従って劣化（経時劣化）する。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、有機ＥＬ素子と、有機ＥＬ素子に直列に接続された駆動トランジスタとの分圧比が変化するので、駆動トランジスタのゲート−ソース間電圧（電位差Ｖgs）も変化する。その結果、駆動トランジスタに流れる電流値が変化するので、有機ＥＬ素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。
【０００６】
また、駆動トランジスタにおいて、閾値電圧Ｖthや移動度μが経時的に変化したり、製造プロセスのばらつきによって画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧Ｖthや移動度μが画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつく。その結果、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。
【０００７】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時変化したり、駆動トランジスタの閾値電圧Ｖthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、駆動トランジスタの閾値電圧Ｖthや移動度μを補正する方策が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−０８３２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、上記の有機ＥＬ表示装置において、フルハイビジョンのパネルを用いた場合に、そのパネルを例えば１２０Ｈｚ程度のハイフレームレートで駆動すると、駆動トランジスタの閾値補正と信号書き込みを行う時間が不足してしまう。そこで、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う方法（以下、「まとめ駆動」と称する）が考えられる。しかし、まとめ駆動では、閾値補正を行ってから信号書き込みを行うまでの時間が、閾値補正をまとめて行った複数ラインにおいて、ラインごとに異なってしまう。これにより、駆動トランジスタの電流リーク時間も、閾値補正をまとめて行った複数ラインにおいて、ラインごとに異なってしまうので、ラインごとに発光輝度に差が生じ、筋ムラが発生してしまうという問題があった。
【００１０】
本発明はかかる問題点に鑑みてなされたもので、その目的は、まとめ駆動における筋ムラの発生を抑制することの可能な表示装置およびその駆動方法、電子機器、ならびに表示パネルに関する。
【課題を解決するための手段】
【００１１】
本発明の表示装置は、表示部と、駆動部とを備えたものである。表示部は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部とを含んでいる。駆動部は、映像信号に基づいて各画素を駆動するようになっている。複数の走査線は、複数の赤色用走査線と、複数の緑色用走査線と、複数の青色用走査線とを含んでいる。複数の画素は、赤色用走査線に接続された複数の赤色用の画素と、緑色用走査線に接続された複数の緑色用の画素と、青色用走査線に接続された複数の青色用の画素とを含んでいる。各画素は、発光素子および画素回路を有している。画素回路は、発光素子に流れる電流を制御する第１トランジスタと、信号線の電圧を第１トランジスタに書き込む第２トランジスタとを有している。駆動部は、所定の信号を各信号線に印加し続けている間に、複数の赤色用走査線のうち１または複数の第１走査線、複数の緑色用走査線のうち１または複数の第２走査線、および複数の青色用走査線のうち１または複数の第３走査線に対して第２トランジスタをオンする第１パルス信号を印加して第１トランジスタの閾値電圧を補正するようになっている。駆動部は、閾値補正を行ったのち、赤色用の映像信号を各信号線に印加している間に１または複数の第１走査線に対して第２トランジスタをオンする第２パルス信号を印加して信号書き込みを行うようになっている。また、駆動部は、閾値補正を行ったのち、緑色用の映像信号を各信号線に印加している間に１または複数の第２走査線に対して第２トランジスタをオンする第３パルス信号を印加して信号書き込みを行うようになっている。また、駆動部は、閾値補正を行ったのち、青色用の映像信号を各信号線に印加している間に１または複数の第３走査線に対して第２トランジスタをオンする第４パルス信号を印加して信号書き込みを行うようになっている。
【００１２】
本発明の電子機器は、上記表示装置を備えたものである。
【００１３】
本発明の表示装置の駆動方法は、以下の構成を備えた表示装置において、以下の４つのステップを含むものである。
（Ａ）所定の信号を各信号線に印加し続けている間に、複数の赤色用走査線のうち１または複数の第１走査線、複数の緑色用走査線のうち１または複数の第２走査線、および複数の青色用走査線のうち１または複数の第３走査線に対して第２トランジスタをオンする第１パルス信号を印加して第１トランジスタの閾値電圧を補正すること
（Ｂ）閾値補正を行ったのち、赤色用の映像信号を各信号線に印加している間に１または複数の第１走査線に対して第２トランジスタをオンする第２パルス信号を印加して信号書き込みを行うこと
（Ｃ）閾値補正を行ったのち、緑色用の映像信号を各信号線に印加している間に１または複数の第２走査線に対して第２トランジスタをオンする第３パルス信号を印加して信号書き込みを行うこと
（Ｄ）閾値補正を行ったのち、青色用の映像信号を各信号線に印加している間に１または複数の第３走査線に対して第２トランジスタをオンする第４パルス信号を印加して信号書き込みを行うこと
【００１４】
上記駆動方法が用いられる表示装置は、表示部と、駆動部とを備えたものである。表示部は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部とを含んでいる。駆動部は、映像信号に基づいて各画素を駆動するようになっている。複数の走査線は、複数の赤色用走査線と、複数の緑色用走査線と、複数の青色用走査線とを含んでいる。複数の画素は、赤色用走査線に接続された複数の赤色用の画素と、緑色用走査線に接続された複数の緑色用の画素と、青色用走査線に接続された複数の青色用の画素とを含んでいる。各画素は、発光素子および画素回路を有している。画素回路は、発光素子に流れる電流を制御する第１トランジスタと、信号線の電圧を第１トランジスタに書き込む第２トランジスタとを有している。
【００１５】
本発明の表示装置およびその駆動方法ならびに電子機器では、複数ラインの閾値補正をまとめて行い、信号書き込みを順番に行う「まとめ駆動」を行う際に、信号書き込みが、画素の色ごとに順番に行われる。これにより、第１トランジスタの電流リーク量がラインごとに大きく変わらなくなるので、ラインごとの発光輝度の差を低減することができる。
【００１６】
本発明の表示パネルは、複数の赤色用走査線と、複数の緑色用走査線と、複数の青色用走査線と、複数の信号線と、複数の赤色用の画素、複数の緑色用の画素、および複数の青色用の画素とを備えたものである。複数の赤色用走査線、複数の緑色用走査線、および複数の青色用走査線は、色ごとに行状に配置されると共に、列方向に周期的に配置されている。複数の赤色用の画素、複数の緑色用の画素、および複数の青色用の画素は、色ごとに列状に配置されると共に、行方向に周期的に配置されている。各赤色用走査線は、複数の赤色用の画素のうち３つの画素に接続されている。各緑色用走査線は、複数の緑色用の画素のうち３つの画素に接続されている。各青色用走査線は、複数の青色用の画素のうち３つの画素に接続されている。各信号線は、赤色用の画素、緑色用の画素、および青色用の画素に接続されている。
【００１７】
本発明の表示パネルでは、複数ラインの閾値補正をまとめて行い、信号書き込みを順番に行う「まとめ駆動」を行う際に、信号書き込みを、画素の色ごとに順番に行うことが可能である。そのため、そのような駆動を行った場合には、第１トランジスタの電流リーク量がラインごとに大きく変わらなくなるので、ラインごとの発光輝度の差を低減することができる。
【発明の効果】
【００１８】
本発明の表示装置およびその駆動方法ならびに電子機器によれば、まとめ駆動を行う際に、信号書き込みを、画素の色ごとに順番に行うことにより、ラインごとの発光輝度の差を低減するようにした。これにより、まとめ駆動における筋ムラの発生を抑制することができる。
【００１９】
本発明の表示パネルによれば、まとめ駆動を行う際に、信号書き込みを画素の色ごとに順番に行うことができるような構成にした。これにより、ラインごとの発光輝度の差を低減することができるので、まとめ駆動における筋ムラの発生を抑制することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施の形態に係る表示装置の一例を表す構成図である。
【図２】図１の各画素の内部構成の一例を表す回路図である。
【図３】図１の各画素と駆動回路との接続関係の一例を表す構成図である。
【図４】図３の一のブロックにおいて選択駆動を行っている様子を表す模式図である。
【図５】図１の表示装置においてまとめ駆動を行ったときの複数グループにおける各種波形の一例を表す波形図である。
【図６】図１の表示装置の一のラインにおける各種波形の一例を表す波形図である。
【図７】比較例に係る表示装置の一例を表す構成図である。
【図８】比較例に係る表示装置においてまとめ駆動を行ったときの複数グループにおける各種波形の一例を表す波形図である。
【図９】駆動トランジスタの電流リークについて説明するための回路図である。
【図１０】上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図１１】上記実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図１２】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１３】適用例３の外観を表す斜視図である。
【図１４】適用例４の外観を表す斜視図である。
【図１５】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００２１】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（図１〜図９）
２．モジュールおよび適用例（図１０〜図１５）
【００２２】
＜実施の形態＞
（表示装置１の概略構成）
図１は、本発明の一実施の形態に係る表示装置１の全体構成の一例を表したものである。この表示装置１は、表示パネル１０（表示部）と、駆動回路２０（駆動部）とを備えている。
【００２３】
（表示パネル１０）
表示パネル１０は、発光色の互いに異なる３種類の有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂ（発光素子）が２次元配置された表示領域１０Ａを有している。表示領域１０Ａとは、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂから発せられる光を利用して映像を表示する領域である。有機ＥＬ素子１１Ｒは赤色光を発する有機ＥＬ素子であり、有機ＥＬ素子１１Ｇは緑色光を発する有機ＥＬ素子であり、有機ＥＬ素子１１Ｂは青色光を発する有機ＥＬ素子である。なお、以下では、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの総称として有機ＥＬ素子１１を適宜、用いるものとする。
【００２４】
（表示領域１０Ａ）
図２は、表示領域１０Ａ内の回路構成の一例を表したものである。表示領域１０Ａ内には、複数の画素回路１２が個々の有機ＥＬ素子１１と対となって２次元配置されている。なお、本実施の形態では、一対の有機ＥＬ素子１１および画素回路１２が１つの画素１３を構成している。より詳細には、図１に示したように、一対の有機ＥＬ素子１１Ｒおよび画素回路１２が１つの画素１３Ｒ（赤色用の画素）を構成し、一対の有機ＥＬ素子１１Ｇおよび画素回路１２が１つの画素１３Ｇ（緑色用の画素）を構成し、一対の有機ＥＬ素子１１Ｂおよび画素回路１２が１つの画素１３Ｂ（青色用の画素）を構成している。さらに、互いに隣り合う３つの画素１３Ｒ，１３Ｇ，１３Ｂが１つの表示画素１４を構成している。
【００２５】
各画素回路１２は、例えば、駆動トランジスタＴｒ1、書き込みトランジスタＴｒ2および保持容量Ｃsによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ1および書き込みトランジスタＴｒ2は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。駆動トランジスタＴｒ1または書き込みトランジスタＴｒ2は、例えば、ｐチャネルＭＯＳ型のＴＦＴであってもよい。
【００２６】
表示領域１０Ａにおいて、複数の書込線ＷＳＬ（走査線）が行状に配置され、複数の信号線ＤＴＬが列状に配置されている。表示領域１０Ａには、さらに、複数の電源線ＰＳＬ（電源電圧の供給される部材）が書込線ＷＳＬに沿って行状に配置されている。各信号線ＤＴＬと各走査線ＷＳＬとの交差点近傍には、有機ＥＬ素子１１が１つずつ設けられている。各信号線ＤＴＬは、後述の信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ2のドレイン電極およびソース電極のいずれか一方（図示せず）に接続されている。各走査線ＷＳＬは、後述の書込線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ2のゲート電極（図示せず）に接続されている。各電源線ＰＳＬは、後述の電源線駆動回路２５の出力端（図示せず）と、駆動トランジスタＴｒ1のドレイン電極およびソース電極のいずれか一方（図示せず）に接続されている。書き込みトランジスタＴｒ2のドレイン電極およびソース電極のうち信号線ＤＴＬに非接続の方（図示せず）は、駆動トランジスタＴｒ1のゲート電極（図示せず）と、保持容量Ｃsの一端に接続されている。駆動トランジスタＴｒ1のドレイン電極およびソース電極のうち電源線ＰＳＬに非接続の方（図示せず）と保持容量Ｃsの他端とが、有機ＥＬ素子１１のアノード電極（図示せず）に接続されている。有機ＥＬ素子１１のカソード電極（図示せず）は、例えば、グラウンド線ＧＮＤに接続されている。
【００２７】
図３は、各表示画素１４と、駆動回路２０との接続関係の一例を表したものである。複数の書込線ＷＳＬは、複数の赤色用書込線ＷＳＬR（赤色用走査線）と、複数の緑色用書込線ＷＳＬG（緑色用走査線）と、複数の青色用書込線ＷＳＬB（青色用走査線）とを含んで構成されている。複数の電源線ＰＳＬは、複数の赤色用電源線ＰＳＬRと、複数の緑色用電源線ＰＳＬGと、複数の青色用電源線ＰＳＬBとを含んで構成されている。赤色用書込線ＷＳＬRおよび赤色用電源線ＰＳＬRには画素１３Ｒが接続されている。緑色用書込線ＷＳＬGおよび緑色用電源線ＰＳＬGには画素１３Ｇが接続されている。青色用書込線ＷＳＬBおよび青色用電源線ＰＳＬBには画素１３Ｂが接続されている。
【００２８】
複数の赤色用書込線ＷＳＬR、複数の緑色用書込線ＷＳＬG、および青色用書込線ＷＳＬBは、色ごとに行状に配置されると共に、列方向に周期的（例えば、ＷＳＬR，ＷＳＬG，ＷＳＬB，ＷＳＬR，ＷＳＬG，ＷＳＬB，…）に配置されている。同様に、複数の赤色用電源線ＰＳＬR、複数の緑色用電源線ＰＳＬG、および青色用電源線ＰＳＬBは、色ごとに行状に配置されると共に、列方向に周期的（例えば、ＷＳＬR，ＷＳＬG，ＷＳＬB，ＷＳＬR，ＷＳＬG，ＷＳＬB，…）に配置されている。また、赤色用電源線ＰＳＬRは赤色用書込線ＷＳＬRに沿って配置されており、緑色用電源線ＰＳＬGは緑色用書込線ＷＳＬGに沿って配置されており、青色用電源線ＰＳＬBは青色用書込線ＷＳＬBに沿って配置されている。
【００２９】
複数の画素１３Ｒ、複数の画素１３Ｇ、および複数の画素１３Ｂは、色ごとに列状に配置されると共に、行方向に周期的（例えば、１３Ｒ，１３Ｇ，１３Ｂ，１３Ｒ，１３Ｇ，１３Ｂ，…）に配置されている。複数の赤色用書込線ＷＳＬRは、３ライン（３画素行）ごとに１つずつ割り当てられており、各赤色用書込線ＷＳＬRは、割り当てられた３ライン（３画素行）に含まれる３ＮR個（ＮRは１ライン（１画素行）に含まれる画素１３Ｒの数）の画素１３Ｒに接続されている。同様に、複数の緑色用書込線ＷＳＬGは、３ライン（３画素行）ごとに１つずつ割り当てられており、各緑色用書込線ＷＳＬGは、割り当てられた３ライン（３画素行）に含まれる３ＮG個（ＮGは１ライン（１画素行）に含まれる画素１３Ｇの数）の画素１３Ｇに接続されている。複数の青色用書込線ＷＳＬBは、３ライン（３画素行）ごとに１つずつ割り当てられており、各青色用書込線ＷＳＬBは、割り当てられた３ライン（３画素行）に含まれる３ＮB個（ＮBは１ライン（１画素行）に含まれる画素１３Ｂの数）の画素１３Ｂに接続されている。なお、ＮR、ＮG、ＮBは、通常、互いに等しいが、互いに等しくなっていなくてもよい。
【００３０】
一方、複数の赤色用電源線ＰＳＬRについても、３ライン（３画素行）ごとに１つずつ割り当てられており、各赤色用電源線ＰＳＬRは、一の赤色用書込線ＷＳＬRに接続された３ＮR個の画素１３Ｒに接続されている。同様に、複数の緑色用電源線ＰＳＬGは、３ライン（３画素行）ごとに１つずつ割り当てられており、各緑色用電源線ＰＳＬGは、一の緑色用書込線ＷＳＬGに接続された３ＮG個の画素１３Ｇに接続されている。複数の青色用電源線ＰＳＬBは、３ライン（３画素行）ごとに１つずつ割り当てられており、各青色用電源線ＰＳＬBは、一の青色用書込線ＷＳＬBに接続された３ＮB個の画素１３Ｂに接続されている。
【００３１】
各信号線ＤＴＬは、表示画素１４に含まれる画素１３Ｒ、画素１３Ｇ、および画素１３に接続されている。より詳細には、例えば、図３に示したように、行列状に配置された複数の画素１３を、３×３ごとにブロック１５とみなして概念的に分離すると、各ブロック１５には、３つの信号線ＤＴＬが接続されている。各ブロック１５において、１つ目の信号線ＤＴＬが１ライン目の表示画素１４に含まれる画素１３Ｒ、画素１３Ｇ、および画素１３に接続されており、２つ目の信号線ＤＴＬが２ライン目の表示画素１４に含まれる画素１３Ｒ、画素１３Ｇ、および画素１３に接続されており、３つ目の信号線ＤＴＬが３ライン目の表示画素１４に含まれる画素１３Ｒ、画素１３Ｇ、および画素１３に接続されている。
【００３２】
従って、例えば、一のブロック１５において、３つの信号線ＤＴＬに映像信号を印加しつつ、３つの書込線ＷＳＬを上から順番に１つずつ選択していくと、例えば、図４（Ａ），（Ｂ），（Ｃ）に示したように、９つの画素１３は、左から右に向かって順番に選択される。つまり、一のブロック１５において、９つの画素１３は、左から右に向かって順番に選択される接続関係となっており、上から下に向かって順番に選択されない接続関係となっている。なお、図４（Ａ），（Ｂ），（Ｃ）において、太枠で示された画素１３が選択されていることを意味している。
【００３３】
（駆動回路２０）
次に、駆動回路２０内の各回路について、図１を参照して説明する。駆動回路２０は、タイミング生成回路２１、映像信号処理回路２２、信号線駆動回路２３、書込線駆動回路２４、および電源線駆動回路２５を有している。
【００３４】
タイミング生成回路２１は、映像信号処理回路２２、信号線駆動回路２３、書込線駆動回路２４、および電源線駆動回路２５が連動して動作するように制御するものである。タイミング生成回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、上述した各回路に対して制御信号２１Ａを出力するようになっている。
【００３５】
映像信号処理回路２２は、外部から入力されたデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号をアナログに変換して、アナログの映像信号２２Ａとして信号線駆動回路２３に出力するようになっている。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
【００３６】
信号線駆動回路２３は、制御信号２１Ａの入力に応じて（同期して）、映像信号処理回路２２から入力されたアナログの映像信号２２Ａ（信号電圧Ｖsig）を各信号線ＤＴＬに印加して、選択対象の画素１３に書き込むものである。なお、書き込みとは、駆動トランジスタＴｒ1のゲートに所定の電圧を印加することを指している。信号線駆動回路２３は、各信号線ＤＴＬに対して、書込線駆動回路２４によって選択される所定の色の３ライン分の画素１３に対応する信号電圧を出力するようになっている。信号線駆動回路２３は、例えば、信号電圧Ｖsigと、有機ＥＬ素子１１の消光時に駆動トランジスタＴｒ1のゲートに印加する電圧Ｖofsとを出力することが可能となっている。ここで、電圧Ｖofsは、非階調信号であり、有機ＥＬ素子１１の閾値電圧Ｖelよりも低い電圧値（一定値）である。
【００３７】
書込線駆動回路２４は、制御信号２１Ａの入力に応じて（同期して）、複数の走査線ＷＳＬの中から一の走査線ＷＳＬを順次選択するものである。書込線駆動回路２４は、例えば、書き込みトランジスタＴｒ2をオンさせるときに印加する電圧Ｖonと、書き込みトランジスタＴｒ2をオフさせるときに印加する電圧Ｖoffとを出力することが可能となっている。電源線駆動回路２５は、制御信号２１Ａの入力に応じて（同期して）、複数の電源線ＰＳＬに、図示しない電源回路から供給された電源電圧を順次印加して、有機ＥＬ素子１１の発光および消光を制御するものである。電源線駆動回路２５は、例えば、有機ＥＬ素子１１を発光させるときに印加する電圧ＶCCLと、有機ＥＬ素子１１を消光させるときに印加する電圧ＶCCLとを出力することが可能となっている。
【００３８】
（表示装置１の動作）
次に、本実施の形態の表示装置１の動作（消光から発光までの動作）の一例について説明する。本実施の形態では、駆動トランジスタＴｒ1の閾値電圧Ｖthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子１１の発光輝度を一定に保つようにするために、閾値電圧Ｖthや移動度μの変動に対する補正動作が組み込まれている。本実施の形態では、さらに、表示パネル１０をハイフレームレートで駆動したときに、駆動トランジスタＴｒ1の閾値補正と信号書き込みを行う時間を十分に確保するために、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う「まとめ駆動」が用いられている。本実施の形態では、複数の書込線ＷＳＬが、３つの書込線ＷＳＬごとに１つのグループに分けられている。
【００３９】
図５（Ａ）〜（Ｈ）は、表示装置１をまとめ駆動させたときの複数グループにおける各種波形の一例を表したものである。図６（Ａ）〜（Ｅ）は、図１の表示装置の一のラインにおける各種波形の一例を表したものである。図５（Ａ）には、水平同期信号ＨＳＹＮＣが周期的に発生している様子が示されている。図５（Ｂ）には、信号線ＤＴＬにＶsigR，ＶsigG，ＶsigB，Ｖofsが周期的に印加され、図５（Ｃ）〜（Ｈ）には、各書込線ＷＳＬ（ＷＳＬR（１）〜ＷＳＬB（２））にＶon、Ｖoffが所定のタイミングで印加されている様子がそれぞれ示されている。図５（Ｃ）〜（Ｅ）には、一のグループにおける各種波形の一例が示されており、図５（Ｆ）〜（Ｈ）には、図５（Ｅ）のラインに隣接する他のグループにおける各種波形の一例が示されている。
【００４０】
なお、図５（Ｂ）中のＶsigR，ＶsigG，ＶsigBは、上述の信号電圧Ｖsigに相当するものである。信号電圧ＶsigRは各グループに含まれる複数の赤色用の画素１３Ｒに印加される信号電圧Ｖsigである。信号電圧ＶsigGは各グループに含まれる複数の緑用の画素１３Ｇに印加される信号電圧Ｖsigである。信号電圧ＶsigBは各グループに含まれる複数の青用の画素１３Ｂに印加される信号電圧Ｖsigである。
【００４１】
図６（Ａ），（Ｂ）には、信号線ＤＴＬにＶsigR，ＶsigG，ＶsigB，Ｖofsが周期的に印加され、書込線ＷＳＬにＶon、Ｖoffが所定のタイミングで印加されている様子がそれぞれ示されている。図６（Ｃ）には、電源線ＰＳＬにＶccL、ＶccHが所定のタイミングで印加されている様子がそれぞれ示されている。図６（Ｄ），（Ｅ）には、信号線ＤＴＬ、書込線ＷＳＬ、および電源線ＰＳＬへの電圧印加に応じて、駆動トランジスタＴｒ1のゲート電圧Ｖgおよびソース電圧Ｖsが時々刻々変化している様子が示されている。
【００４２】
［閾値補正準備期間］
まずは、図６（Ａ）〜（Ｅ）を参照して、表示装置１の一の画素１３（書込線ＷＳＬR（１）に接続された画素１３Ｒ）における動作について説明する。まず、閾値補正の準備を行う。具体的には、電源線駆動回路２５が電源線ＰＳＬ（１）の電圧をＶccHからＶccLに下げる（Ｔ1）。すると、ソース電圧ＶsがＶccLとなり、有機ＥＬ素子１１が消光すると共に、ゲート電圧Ｖgが所定の電圧にまで下がる。
【００４３】
［閾値補正期間］
次に、Ｖthの補正を行う。具体的には、信号線ＤＴＬの電圧がＶofsとなっている間に、書込線駆動回路２４が書込線ＷＳＬR（１）の電圧をＶoffからＶonに上げたのち（Ｔ2）、電源線駆動回路２５が電源線ＰＳＬR（１）の電圧をＶccLからＶccHに上げる（Ｔ3）。すると、ゲート電圧ＶgがＶofsとなり、さらに、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdが流れ、ソース電圧Ｖsが上昇する。このとき、ソース電圧Ｖsが（Ｖofs−Ｖth）よりも低い場合（閾値補正がまだ完了していない場合）には、駆動トランジスタＴｒ1がカットオフするまで（電位差ＶgsがＶthになるまで）、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdが流れる。その結果、保持容量ＣsがＶthに充電され、電位差ＶgsがＶthとなる。その後、引き続き、信号線ＤＴＬの電圧がＶofsとなり続けている間に、書込線駆動回路２４が書込線ＷＳＬR（１）の電圧をＶonからＶoffに下げる（Ｔ4）。すると、駆動トランジスタＴｒ1のゲートがフローティングとなり、Ｖthの補正が停止する。これにより、電位差Ｖgsを信号線ＤＴＬの電圧の大きさに拘わらずＶthのままで維持することができる。このように、電位差ＶgsをＶthに設定することにより、駆動トランジスタＴｒ1の閾値電圧Ｖthが画素回路１２ごとにばらついた場合であっても、有機ＥＬ素子１１の発光輝度がばらつくのをなくすることができる。
【００４４】
［閾値補正停止期間］
その後、閾値補正の停止期間中に、信号線駆動回路２３が信号線ＤＴＬの電圧をＶofsからＶsigに切り替える。
【００４５】
［書き込み・μ補正期間］
次に、書き込みとμ補正を行う。具体的には、信号線ＤＴＬの電圧がＶsigRとなっている間に、書込線駆動回路２４が書込線ＷＳＬR（１）の電圧をＶoff1からＶonに上げ（Ｔ5）、駆動トランジスタＴｒ1のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴｒ1のゲート電圧がＶsigRとなる。このとき、有機ＥＬ素子１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧Ｖelよりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉdは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶsがΔＶだけ上昇し、やがて電位差ＶgsがＶsigR＋Ｖth−ΔＶとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタＴｒ1の移動度μが大きい程、ΔＶも大きくなるので、電位差Ｖgsを発光前にΔＶだけ小さくすることにより、画素回路１２ごとの移動度μのばらつきを取り除くことができる。
【００４６】
［発光期間］
次に、書込線駆動回路２４が書込線ＷＳＬR（１）の電圧をＶonからＶoffに下げる（Ｔ6）。すると、駆動トランジスタＴｒ1のゲートがフローティングとなり、駆動トランジスタＴｒ1のゲート−ソース間の電圧（電位差Ｖgs）を一定に維持した状態で、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdが流れる。その結果、ソース電圧Ｖsが上昇し、それに連動して駆動トランジスタＴｒ1のゲートも上昇し、有機ＥＬ素子１１が所望の輝度よりも小さな輝度で発光し始める。
【００４７】
［まとめ駆動］
次に、図５（Ａ）〜（Ｈ）を参照して、表示装置１の複数グループにおける動作について説明する。本実施の形態では、書込線駆動回路２４は、書込線ＷＳＬを走査する際に、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う「まとめ駆動」を行う。具体的には、まず、信号線ＤＴＬに電圧Ｖofsが印加され続けている（つまり、信号線ＤＴＬの電圧の波高値がＶofsという閾値補正信号に固定され続けている）間に、書込線駆動回路２４は、一のグループに含まれる複数の書込線ＷＳＬR（１）〜ＷＳＬB（１）に対して、波高値がＶonである選択パルス信号（第１パルス信号Ｐ1）を印加する。これにより、駆動トランジスタＴｒ1の閾値電圧Ｖthが補正される。このとき、図６（Ｃ）〜（Ｅ）に示したように、書込線駆動回路２４は、各書込線ＷＳＬR（１）〜ＷＳＬB（１）に対して、第１パルス信号Ｐ1を同時に印加してもよい。
【００４８】
次に、信号線ＤＴＬの電圧がＶofsからＶsigR、ＶsigG、ＶsigBと順番に変化していく中、書込線駆動回路２４は、一のグループに含まれる各書込線ＷＳＬR（１）〜ＷＳＬB（１）に対して、波高値がＶonである選択パルス信号を順番に印加する。これにより、駆動トランジスタＴｒ1に対して信号書き込みが行われる。
【００４９】
例えば、書込線駆動回路２４は、信号線ＤＴＬの電圧がＶsigRとなっているときに、書込線ＷＳＬR（１）に対して、選択パルス信号（第２パルス信号Ｐ2）を印加する。また、書込線駆動回路２４は、信号線ＤＴＬの電圧がＶsigGとなっているときに、書込線ＷＳＬG（１）に対して、選択パルス信号（第３パルス信号Ｐ3）を印加する。さらに、書込線駆動回路２４は、信号線ＤＴＬの電圧がＶsigBとなっているときに、書込線ＷＳＬB（１）に対して、選択パルス信号（第４パルス信号Ｐ4）を印加する。
【００５０】
このとき、書込線駆動回路２４は、例えば、図５（Ｃ）〜（Ｅ）に示したように、第２パルス信号Ｐ2、第３パルス信号Ｐ3、第４パルス信号Ｐ4をこの順に印加してもよいし、それとは異なる順番で、第２パルス信号Ｐ2、第３パルス信号Ｐ3、第４パルス信号Ｐ4を印加してもよい。例えば、書込線駆動回路２４は、図示しないが、第３パルス信号Ｐ3、第２パルス信号Ｐ2、第４パルス信号Ｐ4をこの順に印加してもよい。ただし、この場合には、信号線ＤＳＬに印加する信号電圧Ｖsigについて、ＶsigG、ＶsigR、ＶsigBと順番に変化させることが必要となる。
【００５１】
同様に、図３（Ｅ）のラインに隣接する他のグループにおいても、書込線駆動回路２４は、まとめ駆動を行う。
【００５２】
本実施の形態の表示装置１では、上記のようにして、各画素１３において画素回路１２がオンオフ制御され、各画素１３の有機ＥＬ素子１１に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル１０の表示領域１０Ａにおいて画像が表示される。
【００５３】
ところで、有機ＥＬ表示装置においてハイフレームレートを実現する方法の１つとして、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う「まとめ駆動」が用いられている。例えば、図７に示したように、比較例に係る表示装置１００の表示パネル１１０において、各書込線ＷＳＬ（ＷＳＬ（１），ＷＳＬ（２），…）および各電源線ＰＳＬ（ＰＳＬ（１），ＰＳＬ（２），…）に、赤色用の画素１１１Ｒ、緑色用の画素１１１Ｇ、および青色用の画素１１１Ｂが接続され、信号線ＤＴＬが色ごとに画素１１２に接続されているとする。この表示装置１００において、図８に示したような「まとめ駆動」が行われたとする。なお、図８に示した波形は、図５との関係では、信号線ＤＳＬに印加される信号電圧Ｖsigが異なっている。すなわち、図８では、例えば、信号線ＤＳＬに、１ライン目の信号電圧Ｖsig1、２ライン目の信号電圧Ｖsig2、３ライン目の信号電圧Ｖsig3がこの順に印加されている。
【００５４】
このとき、閾値補正を行ったのち、信号書き込みを行うまでの間、例えば、図９に示したように、駆動トランジスタＴｒ1のソースに向かって、リーク電流ＩL1，ＩL2がわずかに流れる。このリーク電流ＩL1，ＩL2によってソース電圧Ｖsおよびゲート電圧Ｖgが所望の値よりも大きくなるので、信号書き込みが行われたときにゲート−ソース間電圧（電位差Ｖgs）が所望の値にまで大きくならず、各画素１３の発光輝度が低下してしまう。このとき、全ての画素１３において、発光輝度の低下量が等しい場合には、表示映像全体の輝度が低下するだけであるが、「まとめ駆動」の場合には、閾値補正を行ったのち、信号書き込みを行うまでの期間がラインごとに異なるので、発光輝度の低下量がラインごとに異なってしまう。従って、従来のように、単純に「まとめ駆動」を行った場合には、発光輝度の低下量がラインごとに異なってしまい、筋ムラが発生してしまう。
【００５５】
一方、本実施の形態では、複数ラインの閾値補正をまとめて行い、信号書き込みを順番に行う「まとめ駆動」を行う際に、信号書き込みが、画素１３の色ごとに順番に行われる。例えば、図４（Ａ）〜（Ｃ）に示したように、一のブロック１５において、９つの画素１３は、左から右に向かって順番に選択される。これにより、駆動トランジスタＴｒ1の電流リーク量がラインごとに大きく変わらなくなるので、ラインごとの発光輝度の差を低減することができる。その結果、ラインごとの発光輝度の差を低減することができるので、まとめ駆動における筋ムラの発生を抑制することができる。
【００５６】
また、本実施の形態において、一のグループに含まれる各書込線ＷＳＬに対して、第１パルス信号を同時に印加するようにした場合には、一のグループにおける閾値補正時間を最短にすることができる。これにより、表示パネル１０を例えば１２０Ｈｚ程度のハイフレームレートで駆動した場合であっても、駆動トランジスタＴｒ1の閾値補正と信号書き込みを行う時間を十分に確保することができる。
【００５７】
＜変形例＞
上記実施の形態では、一のグループに含まれる各書込線ＷＳＬに対する閾値補正が、信号線ＤＴＬの電圧がＶofsとなり続けている間に１回だけ行われるようになっていたが、複数回行われるようになっていてもよい。また、上記実施の形態において、第２パルス信号Ｐ2、第３パルス信号Ｐ3、第４パルス信号Ｐ4のパルス幅が互いに等しくなっていてもよいし、互いに等しくなっていなくてもよい。
【００５８】
＜モジュールおよび適用例＞
以下、上記実施の形態等で説明した表示装置１の適用例について説明する。上記実施の形態等の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００５９】
（モジュール）
上記実施の形態等の表示装置１は、例えば、図１０に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００６０】
（適用例１）
図１１は、上記実施の形態等の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態等に係る表示装置１により構成されている。
【００６１】
（適用例２）
図１２は、上記実施の形態等の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態等に係る表示装置１により構成されている。
【００６２】
（適用例３）
図１３は、上記実施の形態等の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態等に係る表示装置１により構成されている。
【００６３】
（適用例４）
図１４は、上記実施の形態等の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態等に係る表示装置１により構成されている。
【００６４】
（適用例５）
図１５は、上記実施の形態等の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態等に係る表示装置１により構成されている。
【００６５】
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００６６】
例えば、上記実施の形態等では、表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１２の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路１２に追加してもよい。その場合、画素回路１２の変更に応じて、上述した信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５のほかに、必要な駆動回路を追加してもよい。
【００６７】
また、上記実施の形態等では、信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５の駆動をタイミング制御回路２１が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
【００６８】
また、上記実施の形態等では、画素回路１２が、２Ｔｒ１Ｃの回路構成となっていたが、デュアルゲート型のトランジスタが有機ＥＬ素子１１に直列に接続された回路構成を含んでいるものであれば、２Ｔｒ１Ｃの回路構成以外の回路構成となっていてもよい。
【００６９】
また、上記実施の形態等では、駆動トランジスタＴｒ1，書き込みトランジスタＴｒ2は、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている場合が例示されていたが、ｐチャネルトランジスタ（例えばｐチャネルＭＯＳ型のＴＦＴ）により形成されていてもよい。ただし、その場合には、トランジスタＴｒ2のソースおよびドレインのうち電源線ＰＳＬと未接続の方と保持容量Ｃsの他端とを有機ＥＬ素子１１のカソードに接続し、有機ＥＬ素子１１のアノードをＧＮＤなどに接続することが好ましい。
【符号の説明】
【００７０】
１，１００…表示装置、１０，１１０…表示パネル、１０Ａ…表示領域、１１，１１Ｒ，１１Ｇ，１１Ｂ，１１１，１１Ｒ，１１１Ｇ，１１１Ｂ…有機ＥＬ素子、１２，１１２…画素回路、１３，１３Ｒ，１３Ｇ，１３Ｂ…画素、１４…表示画素、１５…ブロック、２０…駆動回路、２０Ａ，２２Ａ…映像信号、２０Ｂ…同期信号、２１…タイミング生成回路、２１Ａ…制御信号、２２…映像信号処理回路、２３…信号線駆動回路、２４…書込線駆動回路、２５…電源線駆動回路、Ｃs…保持容量、ＤＴＬ…信号線、Ｉd…電流、ＩL1，ＩL2…リーク電流、ＧＮＤ…グラウンド線、ＮR、ＮG、ＮB…画素数、ＰＳＬ…電源線、ＰＳＬR…赤色用電源線、ＰＳＬG…緑色用電源線、ＰＳＬB…青色用電源線、Ｐ1…第１パルス信号、Ｐ2…第２パルス信号、Ｐ3…第３パルス信号、Ｐ4…第４パルス信号、Ｔｒ1…駆動トランジスタ、Ｔｒ2…書き込みトランジスタ、Ｖg…ゲート電圧、Ｖgs…電位差、Ｖs…ソース電圧、Ｖsig，ＶsigR，ＶsigG，ＶsigB…信号電圧、ＶccH，ＶCCL，Ｖoff，Ｖofs，Ｖon，ΔＶ…電圧、Ｖth，Ｖel…閾値電圧、ＷＳＬ…書込線、ＷＳＬR，ＷＳＬR（１），ＷＳＬR（２）…赤色用書込線、ＷＳＬG，ＷＳＬG（１），ＷＳＬG（２）…緑色用書込線、ＷＳＬB，ＷＳＬB（１），ＷＳＬB（２）…青色用書込線、μ…移動度。
【図１】
2011102932.tif 000003
【図２】
2011102932.tif 000004
【図３】
2011102932.tif 000005
【図４】
2011102932.tif 000006
【図５】
2011102932.tif 000007
【図６】
2011102932.tif 000008
【図７】
2011102932.tif 000009
【図８】
2011102932.tif 000010
【図９】
2011102932.tif 000011
【図１０】
2011102932.tif 000012
【図１１】
2011102932.tif 000013
【図１２】
2011102932.tif 000014
【図１３】
2011102932.tif 000015
【図１４】
2011102932.tif 000016
【図１５】
2011102932.tif 000017