(57)【要約】【課題】キャリアの引き出し効率を向上させることが可能なキャリア放出素子を提供する。【解決手段】針状の放出部１０の先端部に、電子供給層としてのｐ型半導体層１３Ｐと、電子放出層としての金属層１５とを含む多層膜からなる積層構造を設ける。また、この多層膜内における全ての層間の界面（ｐ型半導体層１３Ｐと絶縁層１４との界面および絶縁層１４と金属層１５との界面）が、放出部１０の伸長方向（Ｚ軸方向）と略垂直となっているようにする。放出部１０における積層構造内の各等電位面Ｓｖも、この放出部１０の伸長方向と略垂直になる。放出部１０から外部へ電子が放出される際に、電子の移動方向が先端部側に向けて揃うことになり、先端部へ向けてキャリア（電子）が集中し易くなる。なお、積層構造としては、ＭＯＳ構造、ショットキー接合構造もしくはヘテロ構造またはこれらの組み合わせを用いることができる。【選択図】図１
2011060659.tif 000002
【特許請求の範囲】
【請求項１】
下層側のキャリア供給層と上層側のキャリア放出層とを含む多層膜からなる積層構造を先端部に有する針状の放出部を備え、
前記多層膜内における全ての層間の界面が、前記放出部の伸長方向と略垂直となっている
キャリア放出素子。
【請求項２】
前記多層膜内の各層の曲率半径が、前記放出部の先端部へ向かうに従って徐々に小さくなっている
請求項１に記載のキャリア放出素子。
【請求項３】
前記積層構造が、金属層、絶縁層および半導体層を積層してなるＭＯＳ構造を有する
請求項１または請求項２に記載のキャリア放出素子。
【請求項４】
前記ＭＯＳ構造が、前記キャリア供給層としてのｐ型半導体層と、前記キャリア放出層としての前記金属層とを含むｐ型のＭＯＳ構造である
請求項３に記載のキャリア放出素子。
【請求項５】
前記ＭＯＳ構造が、前記キャリア供給層としての前記金属層と、前記キャリア放出層としてのｎ型半導体層とを含むｎ型のＭＯＳ構造である
請求項３に記載のキャリア放出素子。
【請求項６】
前記半導体層の層内方向に沿って、量子井戸構造またはヘテロ構造が形成されている
請求項３に記載のキャリア放出素子。
【請求項７】
前記積層構造が、金属層および半導体層を積層してなるショットキー接合構造を有する
請求項１または請求項２に記載のキャリア放出素子。
【請求項８】
前記ショットキー接合構造が、前記キャリア供給層としての前記金属層と、前記キャリア放出層としてのｎ型半導体層とからなるｎ型のショットキー接合構造である
請求項７に記載のキャリア放出素子。
【請求項９】
前記ショットキー接合構造が、前記キャリア供給層としてのｐ型半導体層と、前記キャリア放出層としての前記金属層とからなるｐ型のショットキー接合構造である
請求項７に記載のキャリア放出素子。
【請求項１０】
前記半導体層の層内方向に沿って、量子井戸構造またはヘテロ構造が形成されている
請求項７に記載のキャリア放出素子。
【請求項１１】
前記積層構造が、ｐ型半導体層およびｎ型半導体層を積層してなるヘテロ構造を有する
請求項１または請求項２に記載のキャリア放出素子。
【請求項１２】
前記ヘテロ構造が、前記キャリア供給層としての前記ｐ型半導体層と、前記キャリア放出層としての前記ｎ型半導体層とにより構成されている
請求項１１に記載のキャリア放出素子。
【請求項１３】
前記積層構造は、前記ヘテロ構造を構成する半導体層、絶縁層および金属層を積層してなるＭＯＳ構造を有し、
前記ヘテロ構造内の前記ｐ型半導体層が、前記キャリア供給層となっており、
前記ＭＯＳ構造内の前記金属層が、前記キャリア放出層となっている
請求項１１に記載のキャリア放出素子。
【請求項１４】
前記積層構造は、前記ヘテロ構造を構成する半導体層および金属層を積層してなるショットキー接合構造を有し、
前記ヘテロ構造内の前記ｐ型半導体層が、前記キャリア供給層となっており、
前記ショットキー接合構造内の前記金属層が、前記キャリア放出層となっている
請求項１１に記載のキャリア放出素子。
【請求項１５】
前記放出部は、キャリアとして電子を放出するものであり、電子放出素子として構成されている
請求項１または請求項２に記載のキャリア放出素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子等のキャリアを放出する針状の放出部を備えたキャリア放出素子に関する。
【背景技術】
【０００２】
従来より、原子間顕微鏡（Atomic Force Microscopy；ＡＦＭ）などの走査型プローブ顕微鏡における探針や、電界放出ディスプレイ（Field Emission Display；ＦＥＤ）などのディスプレイのキャリア放出源として、針状のキャリア放出素子が用いられている。このようなキャリア放出素子としては、キャリアとしての電子を放出する電子放出素子と、キャリアとしてのホールを放出するホール放出素子とに大別することができる。
【０００３】
キャリア放出素子では、針状部分の先端部において、数十ｎｍ程度の微小な曲率半径が求められている。先端部の曲率半径を小さくしてより先鋭な針状構造とすることにより、キャリアの引き出し効率を向上させることができるからである。
【０００４】
先鋭な針状構造を作製するための手法としては、電界研磨を用いた手法や、フォトリソグラフィ法と反応性イオンエッチング(Reactive Ion Etching；ＲＩＥ)法とを組み合わせた手法などが挙げられる。前者の手法の利点は、工程が簡便かつ単純であることであり、後者の手法の利点は、曲率半径等のサイズが揃った針状構造を周期的に並べて大量に作製することが可能であることである。
【０００５】
一方で、これらの手法の問題点として、前者の手法では曲率半径等のサイズの再現性が低いことが、後者の手法では作製された針状構造の物性を制御することが難しいことが挙げられる。
【０００６】
そこで、先端部の曲率半径を小さくしてより先鋭な針状構造とする代わりに、この先端部のエネルギーバンド構造（バンドラインナップ）を変化させることによって、キャリアの引き出し効率を向上させる試みがなされている。例えば特許文献１には、先端部のエネルギーバンド構造を変化させるための手法として、針状構造自体を酸化させた後にこの針状構造全体を覆うように金属を蒸着させることにより、多層構造からなる針状構造を有するようにした電子放出素子が提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−１２８７６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところが、この特許文献１の電子放出素子では、キャリア（電子）の引き出し効率が不十分であったため、引き出し効率の更なる向上が望まれていた。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、キャリアの引き出し効率を向上させることが可能なキャリア放出素子を提供することにある。
【課題を解決するための手段】
【００１０】
本発明のキャリア放出素子は、下層側のキャリア供給層と上層側のキャリア放出層とを含む多層膜からなる積層構造を先端部に有する針状の放出部を備えたものである。ここで、多層膜内における全ての層間の界面は、放出部の伸長方向と略垂直となっている。
【００１１】
本発明のキャリア放出素子では、針状の放出部の先端部に設けられた多層膜からなる積層構造内において、キャリア供給層からキャリア放出層へとキャリア（電子またはホール）が移動し、外部へ放出される。このとき、多層膜内における全ての層間の界面が放出部の伸長方向と略垂直となっていることにより、積層構造内の各等電位面もこの放出部の伸長方向と略垂直となり、その結果、先端部へ向けてキャリアが集中し易くなる。
【発明の効果】
【００１２】
本発明のキャリア放出素子によれば、針状の放出部の先端部に多層膜からなる積層構造を設けると共に、この多層膜内における全ての層間の界面が放出部の伸長方向と略垂直となっているようにしたので、先端部へ向けてキャリアを集中し易くすることができる。よって、キャリアの引き出し効率を向上させることが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施の形態に係るキャリア放出素子の概略構成を表す断面図である。
【図２】図１に示したキャリア放出素子の製造方法の一例を工程順に表す図である。
【図３】図２に続く工程を表す断面図である。
【図４】図３に続く工程を表す断面図である。
【図５】図１に示したキャリア放出素子のエネルギーバンド構成例を表す図である。
【図６】実施の形態および比較例に係るキャリア放出素子における積層構造および等電位面について対比して表す断面図である。
【図７】本発明の変形例１に係るキャリア放出素子の概略構成を表す断面図である。
【図８】図７に示したキャリア放出素子のエネルギーバンド構成例を表す図である。
【図９】本発明の変形例２に係るキャリア放出素子の概略構成を表す断面図である。
【図１０】図９に示したキャリア放出素子のエネルギーバンド構成例を表す図である。
【図１１】本発明の変形例３に係るキャリア放出素子の概略構成を表す断面図である。
【図１２】図１１に示したキャリア放出素子のエネルギーバンド構成例を表す図である。
【図１３】本発明の変形例４に係るキャリア放出素子の概略構成を表す断面図である。
【図１４】図１３に示したキャリア放出素子のエネルギーバンド構成例を表す図である。
【図１５】本発明の変形例５に係るキャリア放出素子の概略構成を表す断面図である。
【図１６】図１５に示したキャリア放出素子のエネルギーバンド構成例を表す図である。
【図１７】本発明の変形例６に係るキャリア放出素子の概略構成を表す断面図である。
【図１８】図１７に示したキャリア放出素子のエネルギーバンド構成例を表す図である。
【図１９】本発明の変形例７に係るキャリア放出素子の概略構成を表す断面図である。
【図２０】図１９に示したキャリア放出素子におけるＩＩ−ＩＩ線に沿ったエネルギーバンド構成例を表す図である。
【図２１】図１９に示したキャリア放出素子の製造方法の一例を工程順に表す図である。
【図２２】本発明の変形例８に係るキャリア放出素子の概略構成を表す断面図である。
【図２３】図２２に示したキャリア放出素子におけるＩＩＩ−ＩＩＩ線に沿ったエネルギーバンド構成例を表す図である。
【図２４】本発明の変形例９に係るキャリア放出素子の概略構成を表す断面図である。
【図２５】本発明の変形例１０に係るキャリア放出素子の概略構成を表す断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（ｐ型のＭＯＳ（Metal Oxide Semiconductor）構造を有する電子放出素子の例）
２．変形例
変形例１（ｎ型のＭＯＳ構造を有する電子放出素子の例）
変形例２（ｎ型のショットキー接合構造を有する電子放出素子の例）
変形例３（ｐ型のショットキー接合構造を有する電子放出素子の例）
変形例４（ヘテロ構造を有する電子放出素子の例）
変形例５（ヘテロ構造およびＭＯＳ構造を有する電子放出素子の例）
変形例６（ヘテロ構造およびショットキー接合構造を有する電子放出素子の例）
変形例７（量子井戸構造およびショットキー接合構造を有する電子放出素子の例）
変形例８（ヘテロ構造およびショットキー接合構造を有する電子放出素子の他の例）
変形例９（量子井戸構造およびＭＯＳ構造を有する電子放出素子の例）
変形例１０（ヘテロ構造およびＭＯＳ構造を有する電子放出素子の他の例）
【００１５】
＜１．実施の形態＞
［電子放出素子１の構成］
図１は、本発明の一実施の形態に係るキャリア放出素子（電子放出素子１）の概略断面構成（Ｚ−Ｘ断面構成）を表したものである。電子放出素子１は、図示しない基板上に設けられた針状の放出部１０を備えており、この放出部１０の先端部からキャリアとしての電子を外部へ放出するようになっている。
【００１６】
放出部１０は、好ましくは５ｎｍ〜５０ｎｍ程度の微小な曲率半径を有している。この放出部１０では、支持部１１上に接合部１２が形成されている。また、放出部１０は、この接合部１２上（先端部）にＺ軸方向に沿って、ｐ型半導体層１３Ｐ（後述する電子供給層）、絶縁層１４および金属層１５（後述する電子放出層）をこの順に積層した多層膜からなる積層構造を有している。この積層構造では、ｐ型半導体層１３Ｐ、絶縁層１４および金属層１５によって、ｐ型のＭＯＳ構造が形成されている。
【００１７】
支持部１１は、例えばタングステン（Ｗ）等の金属などの導電性材料により構成されており、上記した積層構造を支持すると共に、図示しない基板上の配線からの電圧をｐ型半導体層１３Ｐへ供給するための役割を担っている。
【００１８】
接合部１２は、例えば白金（Ｐｔ）等の金属などの導電性材料により構成されており、詳細は後述するが、支持部１１と上記した積層構造とを接合する際の接合部として機能している。
【００１９】
ｐ型半導体層１３Ｐは、支持部１１および接合部１２を介して供給される電圧（ここでは、負電圧）の印加に応じて、先端部側の金属層１５へ向けて電子を供給するようになっており、電子供給層（キャリア供給層）として機能している。このｐ型半導体層は、例えばＳｉ，ＳｉＣ，Ｇｅ，ＧａＮ，ＧａＡｓ，ＺｎＳｅ，ＺｎＣｄＳｅなどの種々のｐ型半導体により構成することができ、その膜厚は例えば５０００ｎｍ程度となっている。
【００２０】
絶縁層１４は、例えば、酸化アルミニウム（Ａｌ2Ｏ3），酸化シリコン（ＳｉＯ2），窒化シリコン（ＳｉＮ）等の酸化物絶縁体（半導体の熱酸化膜）により構成されている。この絶縁層１４の膜厚は、例えば５ｎｍ以下となっている。
【００２１】
金属層１５は、ｐ型半導体層１３Ｐから絶縁層１４を介して供給される電子を外部へ放出するようになっており、電子放出層（キャリア放出層）として機能している。この金属層１５は、鉄（Ｆｅ），ニッケル（Ｎｉ），銅（Ｃｕ），金（Ａｕ），白金（Ｐｔ），チタン（Ｔｉ）等の金属材料により構成されており、その膜厚は例えば１０ｎｍ以下となっている。
【００２２】
ここで、本実施の形態の電子放出素子１では、図１に示したように、このような積層構造において、多層膜内における全ての層間の界面が、放出部１０の伸長方向（突出方向，延在方向；Ｚ軸方向）と略垂直（Ｘ−Ｙ平面と略平行）となっている。具体的には、ｐ型半導体層１３Ｐと絶縁層１４との界面、および絶縁層１４と金属層１５との界面がそれぞれ、放出部１０の伸長方向と略垂直となっている。また、この放出部１０では、多層膜内の各層の曲率半径が、先端部へ向かうに従って（Ｚ軸の正方向に沿って）徐々に小さくなっている。具体的には、ｐ型半導体層１３Ｐの曲率半径は例えば１０ｎｍ程度であり、絶縁層１４の曲率半径は例えば８ｎｍ程度であり、金属層１５の曲率半径は例えば５ｎｍ程度であり、この順に曲率半径が徐々に小さくなっている。
【００２３】
［電子放出素子１の製造方法］
この電子放出素子１は、例えば次のようにして製造することができる。図２〜図４は、電子放出素子１を製造する工程の一例を、Ｘ−Ｙ平面図、斜視図またはＺ−Ｘ断面図で表したものである。
【００２４】
まず、図２（Ａ），（Ｂ）に示したように、前述した材料からなるｐ型半導体層２３Ｐ上に、前述した材料からなる絶縁層２４Ｐ（例えば５ｎｍ程度）および金属層２５（例えば１００ｎｍ程度）をこの順に積層させ、ｐ型のＭＯＳ構造からなる積層構造体２０を形成する。次に、この積層構造体２０を、収束イオンビーム（ＦＩＢ；Focused Ion Beam）装置内に配置する。そして、図中の符号Ｐ１４で示した領域（Ｘ＝５μｍ，Ｙ＝２μｍ，Ｚ＝１μｍ程度）内に、Ｇａ（ガリウム）イオンビームを用いて、例えばＰｔ，Ｗ等からなる保護層２６を堆積させる（Ｐｔデポ，Ｗデポ）。
【００２５】
そののち、この保護層２６を堆積した領域（符号Ｐ１４で示した領域）の周辺領域（例えば、図中の符号Ｐ１１，Ｐ１２，Ｐ１３で示した領域）を、ＦＩＢ装置のＧａイオンビームを用いて加工し、例えば１０μｍ程度の深さまで取り除く。これにより、図２（Ｂ）に示したような、Ｘ＝５μｍ，Ｙ＝２μｍ，Ｚ＝１０μｍ程度のサイズからなる直方体の積層構造体が得られる。
【００２６】
続いて、図２（Ｃ）に示したように、この直方体の積層構造体における保護層２６の端部に、ＦＩＢ装置のプローブ３（オムニプローブ）を接触させる。そして、ＰｔデポまたはＷデポ（図中の符号Ｐ２３参照）を用いて、このプローブ３を保護層２６の端部に固定させる。そののち、図中の符号Ｐ２１，Ｐ２２で示した領域に対してＦＩＢ加工を行うことにより、上記した直方体の積層構造体を、積層構造体２０の基板部分から切り離す。
【００２７】
次に、図２（Ｄ）および図３（Ｂ）の左図で示したように、切り離された直方体の積層構造体のｐ型半導体層２３Ｐにおいて、図中の符号Ｐ３１で示した部分に対してＦＩＢ加工を行う。具体的には、直方体の積層構造体をθ＝約６０°程度傾けた状態において、底部の端から約２μｍ程度の位置まで加工を行い、角部を切り落とす。これにより、図３（Ｂ）の右図で示したような積層構造体が得られる。
【００２８】
一方、図３（Ａ）に示したように、電界研磨によって作製した針状構造体４（例えば、Ｗからなる針状構造体）をＦＩＢ装置内に配置し、この針状構造体４における符号Ｐ４１で示した部分に対してＦＩＢ加工を行う。具体的には、横幅が約２μｍ程度となる位置まで、針状構造体４の先端部を加工する。これにより、図３（Ａ）の右図で示したように、支持部１１が形成される。
【００２９】
次に、図３（Ｃ）に示したように、このようにして得られた支持部１１上に、図３（Ｂ）に示した積層構造体において加工された角部の部分を接触させる。そして、ＰｔデポまたはＷデポ（図３（Ｃ）中の符号Ｐ４３参照）を用いて、支持部１１と積層構造体とを固定させる。続いて、図３（Ｃ）中の符号Ｐ４１，Ｐ４２で示した領域に対してＦＩＢ加工を行うことにより、プローブ３を切り離す。そののち、支持部１１を回転させながら、支持部１１と積層構造体との間の開口部をＰｔデポまたはＷデポを用いて完全に埋めることにより、接合部１２を形成する。これにより、図４（Ａ）に示したような積層構造体（支持部１１上に、接合部１２、ｐ型半導体層２３Ｐ、絶縁層２４、金属層２５および保護層２６が積層された構造体）が形成される。
【００３０】
続いて、図４（Ｂ）に示したように、積層構造体の先端部を、ＦＩＢ装置の環状加工枠５１を用いて加工する。この環状加工枠５１は、２つの同心円で挟まれる領域のみを加工することを可能とする、ＦＩＢ装置の機能の１つである。この際、環状加工枠５１の内側の円の直径を徐々に小さくしていくことにより、先端部に保護層２６が残存した針状の積層構造体が形成される。
【００３１】
次に、図４（Ｃ）に示したように、保護層２６が残存した針状の積層構造体の先端部を、円形加工枠５２を用いて加工する。これにより、保護層２６が完全に取り除かれる。なお、このときの加工は、例えば絶縁層１４と金属層１５との界面が、先端部から１０μｍ程度の位置となるまで行う。以上により、図１に示した電子放出素子１が完成する。
【００３２】
［電子放出素子１の作用・効果］
この電子放出素子１では、針状の放出部１０の先端部に設けられた多層膜からなる積層構造内において、ｐ型半導体層１３Ｐ（電子供給層）から絶縁層１４を介して金属層１５（電子放出層）へとキャリア（電子）が移動し、外部へ放出される。
【００３３】
ここで、図５に示した電子放出素子１のエネルギーハンド構造例を参照して、このような電子の移動・放出の原理について、詳細に説明する。この図５において、「Ｓ（ｐ）」，「Ｏ」，「Ｍ」はそれぞれ、ｐ型半導体層１３、絶縁層１４および金属層１５におけるエネルギーハンド構造を示している。また、「Ｅｖ」は価電子帯上端準位を、「ＥFS」，「ＥFm」はそれぞれ、半導体層（ここでは、ｐ型半導体層１３）および金属層１５におけるフェルミエネルギーを、「Ｅｃ」は伝導帯下端準位を、「Ｅｖａｃ」は真空準位を示している。また、「φｓ」，「φｍ」はそれぞれ、半導体層（ここでは、ｐ型半導体層１３）および金属層１５における仕事関数を、「ｅ」は電子を模式的に示している。なお、これらの符号については、これ以降登場する他のエネルギーバンド構造においても同様となっている。
【００３４】
この電子放出素子１では、支持部１１および接合部１２を介してｐ型半導体層１３Ｐへ電圧が供給されていないときには、放出部１０におけるｐ型のＭＯＳ構造部分のエネルギーバンド構造は、例えば図５（Ａ）に示したようになる。
【００３５】
このとき、支持部１１および接合部１２を介してｐ型半導体層１３Ｐへ電圧（ここでは、負電圧）が供給されると、この部分のエネルギーバンド構造は、例えば図５（Ｂ）に示したように変化する。具体的には、ｐ型半導体層１３Ｐ側に負電圧が印加されると、絶縁層１４の電位ポテンシャルが傾くため、この絶縁層１４におけるトンネル障壁が減少する。その結果、図中に示したように、ｐ型半導体層１３Ｐにおける電子ｅが絶縁層１４をトンネルし、金属層１５内へ到達する。そして、このようにして金属層１５へ到達した電子ｅのうち、金属層１５内で散乱を受けても、なおこの金属層１５の仕事関数φｍ以上のエネルギーを有する電子ｅが、金属層１５から外部へと放出される。以上により、電子放出素子１では、低電圧（例えば、金属層１５の仕事関数φｍと同程度の電圧（数Ｖ程度、材料により異なる））での電子放出が実現される。
【００３６】
（比較例）
ここで、図６（Ｂ）に示した比較例に係る従来の電子放出素子１０１では、本実施の形態の電子放出素子１とは異なり、以下のような積層構造を有する針状の放出部１００が設けられている。
【００３７】
具体的には、この放出部１００の先端部には、これまで説明した放出部１と同様に、ｐ型半導体層１０３Ｐ、絶縁層１０４および金属層１０５をこの順に積層した多層膜からなる積層構造が設けられている。ただし、この放出部１００の積層構造では、放出部１の積層構造とは異なり、針状のｐ型半導体層１０３Ｐ上に絶縁層１０４および金属層１０５が一様に形成されている。このため、これらｐ型半導体層１０３Ｐ、絶縁層１０４および金属層１０５間の界面は、いずれも放出部１００の伸長方向（Ｚ軸方向）とは略垂直になっておらず、放出部１００の針状構造に沿った方向を向いている。
【００３８】
したがって、この比較例の電子放出素子１０１では、放出部１００における積層構造内の各等電位面Ｓｖが、例えば図６（Ｄ）に示したように、上記した各界面の方向に沿った形状となる。言い換えると、図中の矢印で示したように、各等電位面Ｓｖが、放出部１００の中心付近から外部へ向けて放射状に連なった形状となる。これにより、放出部１００から外部へ電子が放出される際にも、この矢印の方向に沿って電子が移動することになるため、電子の移動方向が放射状に分散し、放出部１００の先端部へ電子が集中しにくくなる。その結果、この比較例の電子放出素子１０１では、キャリア（電子）の引き出し効率が低くなってしまう。
【００３９】
なお、仮に、この電子放出素子１０１における放出部１００の積層構造において、各層間の界面の一部分のみを、放出部１００の伸長方向と略垂直にした場合であっても、以下説明する本実施の形態の電子放出素子１と比べ、引き出し効率は依然として不十分となる。
【００４０】
これに対し、本実施の形態の電子放出素子１では、図６（Ａ）に示したように、放出部１０の積層構造において、多層膜内における全ての層間の界面が、放出部１０の伸長方向（Ｚ軸方向）と略垂直となっている。具体的には、ｐ型半導体層１３Ｐと絶縁層１４との界面、および絶縁層１４と金属層１５との界面がそれぞれ、放出部１０の伸長方向と略垂直となっている。その結果、この放出部１０では、多層膜内の各層の曲率半径が、先端部へ向かうに従って（Ｚ軸の正方向に沿って）徐々に小さくなっている。具体的には、ｐ型半導体層１３Ｐ、絶縁層１４および金属層１５の順に、曲率半径が徐々に小さくなっている。
【００４１】
したがって、この電子放出素子１では、例えば図６（Ｃ）に示したように、放出部１０における積層構造内の各等電位面Ｓｖも、この放出部１０の伸長方向（Ｚ軸方向）と略垂直となる。言い換えると、図中の矢印で示したように、各等電位面Ｓｖが、放出部１０の下方から上部へ向けてＺ軸の正方向（放出部１０の伸長方向）に連なった形状となる。これにより、放出部１０から外部へ電子が放出される際にも、この矢印の方向に沿って電子が移動することになるため、電子の移動方向が先端部側に向けて揃うことになり、上記比較例と比べて放出部１０の先端部へ電子が集中し易くなる。
【００４２】
以上のように本実施の形態では、針状の放出部１０の先端部に多層膜からなる積層構造を設けると共に、この多層膜内における全ての層間の界面が放出部１０の伸長方向（Ｚ軸方向）と略垂直となっているようにしたので、先端部へ向けてキャリア（電子）を集中し易くすることができる。よって、比較例（従来）と比べてキャリアの引き出し効率を向上させることが可能となる。
【００４３】
また、トンネル現象を利用するようにしたので、低電圧での電子放出を行うことが可能になる。
【００４４】
＜２．変形例＞
以下、上記実施の形態の変形例をいくつか挙げて説明する。なお、実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【００４５】
（変形例１）
図７は、変形例１に係るキャリア放出素子（電子放出素子１Ａ）の概略断面構成（Ｚ−Ｘ断面構成）を表すものである。この電子放出素子１Ａは、上記実施の形態の電子放出素子１において、ｐ型のＭＯＳ構造の代わりにｎ型のＭＯＳ構造を有するようにしたものである。
【００４６】
具体的には、電子放出素子１Ａにおける放出部１０Ａは、接合部１２上にＺ軸方向に沿って、金属層１５（電子供給層）、絶縁層１４およびｎ型半導体層１３Ｎ（電子放出層）をこの順に積層した多層膜からなる積層構造を有している。この積層構造では、金属層１５、絶縁層１４およびｎ型半導体層１３Ｎによって、ｎ型のＭＯＳ構造が形成されている。
【００４７】
金属層１５は、ここでは電子供給層として機能しており、その膜厚は例えば５０００ｎｍ程度となっている。
【００４８】
ｎ型半導体層１３Ｎは、電子放出層として機能するものである。このｎ型半導体層１３Ｎは、例えばＳｉ，ＳｉＣ，Ｇｅ，ＧａＮ，ＧａＡｓ，ＺｎＳｅ，ＺｎＣｄＳｅなどの種々のｎ型半導体により構成することができ、その膜厚は例えば１０ｎｍ以下となっている。
【００４９】
ここで、本変形例の電子放出素子１Ａにおいても、上記実施の形態の電子放出素子１と同様に、積層構造において多層膜内における全ての層間の界面が、放出部１０Ａの伸長方向（Ｚ軸方向）と略垂直（Ｘ−Ｙ平面と略平行）となっている。具体的には、金属層１５と絶縁層１４との界面、および絶縁層１４とｎ型半導体層１３Ｎとの界面がそれぞれ、放出部１０Ａの伸長方向と略垂直となっている。また、同様にこの放出部１０Ａでは、多層膜内の各層の曲率半径が、先端部へ向かうに従って（Ｚ軸の正方向に沿って）徐々に小さくなっている。具体的には、金属層１５、絶縁層１４およびｎ型半導体層１３Ｎの順に、曲率半径が徐々に小さくなっている。
【００５０】
なお、この電子放出素子１Ａは、前述した電子放出素子１と同様にして製造することが可能である。
【００５１】
本変形例の電子放出素子１Ａでは、支持部１１および接合部１２を介して金属層１５へ電圧が供給されていないときには、放出部１０Ａにおけるｎ型のＭＯＳ構造部分のエネルギーバンド構造は、例えば図８（Ａ）に示したようになる。
【００５２】
このとき、支持部１１および接合部１２を介して金属層１５へ電圧（ここでは、負電圧）が供給されると、この部分のエネルギーバンド構造は、例えば図８（Ｂ）に示したように変化する。具体的には、金属層１５側に負電圧が印加されると、絶縁層１４の電位ポテンシャルが傾くため、この絶縁層１４におけるトンネル障壁が減少する。その結果、図中に示したように、金属層１５における電子ｅが絶縁層１４をトンネルし、ｎ型半導体層１３Ｎ内へ到達する。そして、上記実施の形態と同様に、このｎ型半導体層１３Ｎへ到達した電子ｅのうち、ｎ型半導体層１３Ｎ内で散乱を受けても、なおこのｎ型半導体層１３Ｎの仕事関数φｓ以上のエネルギーを有する電子ｅが、ｎ型半導体層１３Ｎから外部へと放出される。これにより、本変形例の電子放出素子１Ａにおいても、低電圧（例えば、ｎ型半導体層１３Ｎの仕事関数φｓと同程度の電圧（数Ｖ程度、材料により異なる））での電子放出が実現される。
【００５３】
以上のように本変形例においても、上記実施の形態と同様の作用により同様の効果を得ることができる。すなわち、従来と比べてキャリアの引き出し効率を向上させることが可能となると共に、低電圧での電子放出を行うことが可能になる。
【００５４】
（変形例２）
図９は、変形例２に係るキャリア放出素子（電子放出素子１Ｂ）の概略断面構成（Ｚ−Ｘ断面構成）を表すものである。この電子放出素子１Ｂは、上記実施の形態の電子放出素子１において、ｐ型のＭＯＳ構造の代わりにｎ型のショットキー接合（金属−半導体接合）構造を有するようにしたものである。
【００５５】
具体的には、電子放出素子１Ｂにおける放出部１０Ｂは、接合部１２上にＺ軸方向に沿って、金属層１５（電子供給層）およびｎ型半導体層１３Ｎ（電子放出層）をこの順に積層した多層膜からなる積層構造を有している。すなわち、上記変形例１の放出部１０Ａにおいて、絶縁層１４を設けないようにしたものに対応している。この積層構造では、金属層１５およびｎ型半導体層１３Ｎによって、ｎ型のショットキー接合構造が形成されている。なお、ここでは金属層１５の厚みは、例えば５０００ｎｍ程度となっている。
【００５６】
本変形例の電子放出素子１Ｂにおいても、上記実施の形態の電子放出素子１と同様に、積層構造において多層膜内における全ての層間の界面が、放出部１０Ｂの伸長方向（Ｚ軸方向）と略垂直（Ｘ−Ｙ平面と略平行）となっている。具体的には、金属層１５とｎ型半導体層１３Ｎとの界面が、放出部１０Ｂの伸長方向と略垂直となっている。また、同様にこの放出部１０Ｂでは、多層膜内の各層の曲率半径が、先端部へ向かうに従って（Ｚ軸の正方向に沿って）徐々に小さくなっている。具体的には、金属層１５およびｎ型半導体層１３Ｎの順に、曲率半径が徐々に小さくなっている。
【００５７】
なお、この電子放出素子１Ｂは、前述した電子放出素子１，１Ａと同様にして製造することが可能である。
【００５８】
本変形例の電子放出素子１Ｂでは、支持部１１および接合部１２を介して金属層１５へ電圧が供給されていないときには、放出部１０Ｂにおけるｎ型のショットキー接合構造部分のエネルギーバンド構造は、例えば図１０（Ａ）に示したようになる。
【００５９】
このとき、支持部１１および接合部１２を介して金属層１５へ電圧（ここでは、負電圧）が供給されると、この部分のエネルギーバンド構造は、例えば図１０（Ｂ）に示したように変化する。具体的には、金属層１５側に負電圧が印加されると、ショットキー障壁の幅が薄くなるため、トンネル障壁が減少する。その結果、図中に示したように、金属層１５における電子ｅがトンネルし、ｎ型半導体層１３Ｎ内へ到達する。そして、上記実施の形態と同様に、このｎ型半導体層１３Ｎへ到達した電子ｅのうち、ｎ型半導体層１３Ｎ内で散乱を受けても、なおこのｎ型半導体層１３Ｎの仕事関数φｓ以上のエネルギーを有する電子ｅが、ｎ型半導体層１３Ｎから外部へと放出される。これにより、本変形例の電子放出素子１Ｂにおいても、低電圧（例えば、ｎ型半導体層１３Ｎの仕事関数φｓと同程度の電圧（数Ｖ程度、材料により異なる））での電子放出が実現される。
【００６０】
以上のように本変形例においても、上記実施の形態と同様の作用により同様の効果を得ることができる。すなわち、従来と比べてキャリアの引き出し効率を向上させることが可能となると共に、低電圧での電子放出を行うことが可能になる。
【００６１】
（変形例３）
図１１は、変形例３に係るキャリア放出素子（電子放出素子１Ｃ）の概略断面構成（Ｚ−Ｘ断面構成）を表すものである。この電子放出素子１Ｃは、上記実施の形態の電子放出素子１において、ｐ型のＭＯＳ構造の代わりにｐ型のショットキー接合構造を有するようにしたものである。
【００６２】
具体的には、電子放出素子１Ｃにおける放出部１０Ｃは、接合部１２上にＺ軸方向に沿って、ｐ型半導体層１３Ｐ（電子供給層）および金属層１５（電子放出層）をこの順に積層した多層膜からなる積層構造を有している。すなわち、上記実施の形態の放出部１０において、絶縁層１４を設けないようにしたものに対応している。この積層構造では、ｐ型半導体層１３Ｐおよび金属層１５によって、ｐ型のショットキー接合構造が形成されている。なお、ここではｐ型半導体層１３Ｐの厚みは、例えば５０００ｎｍ程度となっている。
【００６３】
本変形例の電子放出素子１Ｃにおいても、上記実施の形態の電子放出素子１と同様に、積層構造において多層膜内における全ての層間の界面が、放出部１０Ｃの伸長方向（Ｚ軸方向）と略垂直（Ｘ−Ｙ平面と略平行）となっている。具体的には、ｐ型半導体層１３Ｐと金属層１５との界面が、放出部１０Ｃの伸長方向と略垂直となっている。また、同様にこの放出部１０Ｃでは、多層膜内の各層の曲率半径が、先端部へ向かうに従って（Ｚ軸の正方向に沿って）徐々に小さくなっている。具体的には、ｐ型半導体層１３Ｐおよび金属層１５の順に、曲率半径が徐々に小さくなっている。
【００６４】
なお、この電子放出素子１Ｃは、前述した電子放出素子１と同様にして製造することが可能である。
【００６５】
本変形例の電子放出素子１Ｃでは、支持部１１および接合部１２を介してｐ型半導体層１３Ｐへ電圧が供給されていないときには、放出部１０Ｃにおけるｐ型のショットキー接合構造部分のエネルギーバンド構造は、例えば図１２（Ａ）に示したようになる。
【００６６】
このとき、支持部１１および接合部１２を介してｐ型半導体層１３Ｐへ電圧（ここでは、負電圧）が供給されると、この部分のエネルギーバンド構造は、例えば図１２（Ｂ）に示したように変化する。具体的には、ｐ型半導体層１３Ｐ側に負電圧が印加されると、図中に示したように、このｐ型半導体層１３Ｐ中の電子ｅが金属層１５へと拡散し、この金属層１５内に閉じ込められる。そして、この電子ｅは、金属層１５から外部へと放出される。
【００６７】
以上のように本変形例においても、上記実施の形態と同様の作用により同様の効果を得ることができる。すなわち、従来と比べてキャリアの引き出し効率を向上させることが可能となる。
【００６８】
また、本変形例では、金属層１５内に電子が閉じ込められるようにしたので、電子の引き出し効率を更に向上させることが可能となる。
【００６９】
（変形例４）
図１３は、変形例４に係るキャリア放出素子（電子放出素子１Ｄ）の概略断面構成（Ｚ−Ｘ断面構成）を表すものである。この電子放出素子１Ｄは、上記実施の形態の電子放出素子１において、ｐ型のＭＯＳ構造の代わりに、バンドギャップの大きさが互いに異なる２種類の半導体層を積層してなるヘテロ構造を有するようにしたものである。
【００７０】
具体的には、電子放出素子１Ｄにおける放出部１０Ｄは、接合部１２上にＺ軸方向に沿って、ｐ型半導体層１３Ｐ（電子供給層）およびｎ型半導体層１３Ｎ（電子放出層）をこの順に積層した多層膜からなる積層構造を有している。この積層構造では、ｐ型半導体層１３Ｐおよびｎ型半導体層１３Ｎによって、ヘテロ構造が形成されている。なお、ここではｐ型半導体層１３Ｐの厚みは、例えば４０００ｎｍ程度となっている。
【００７１】
ここで、ｐ型半導体層１３Ｐおよびｎ型半導体層１３Ｎとしては、例えば化合物半導体（III−Ｖ族，II−VI族，三元混晶，四元混晶など）を用いるようにするのが望ましい。また、ｐ型半導体層１３Ｐのバンドギャップのほうが、ｎ型半導体層１３Ｎのバンドギャップよりも大きくなるようにするのが望ましい。
【００７２】
本変形例の電子放出素子１Ｄにおいても、上記実施の形態の電子放出素子１と同様に、積層構造において多層膜内における全ての層間の界面が、放出部１０Ｄの伸長方向（Ｚ軸方向）と略垂直（Ｘ−Ｙ平面と略平行）となっている。具体的には、ｐ型半導体層１３Ｐとｎ型半導体層１３Ｎとの界面が、放出部１０Ｄの伸長方向と略垂直となっている。また、同様にこの放出部１０Ｄでは、多層膜内の各層の曲率半径が、先端部へ向かうに従って（Ｚ軸の正方向に沿って）徐々に小さくなっている。具体的には、ｐ型半導体層１３Ｐおよびｎ型半導体層１３Ｎの順に、曲率半径が徐々に小さくなっている。
【００７３】
なお、この電子放出素子１Ｄは、前述した電子放出素子１と同様にして製造することが可能である。
【００７４】
本変形例の電子放出素子１Ｄでは、支持部１１および接合部１２を介してｐ型半導体層１３Ｐへ電圧（ここでは、負電圧）が供給されると、放出部１０Ｄにおけるヘテロ構造部分のエネルギーバンド構造は、例えば図１４に示したようになる。具体的には、ｐ型半導体層１３Ｐ側に負電圧が印加されると、図中に示したように、電子ｅは、ｐ型半導体層１３Ｐからｎ型半導体層１３Ｎへと移動する。一方、ｎ型半導体層１３Ｎからｐ型半導体層１３Ｐへは、電子ｅはほとんど移動できない。すなわち、ｐ型半導体層１３Ｐとｎ型半導体層１３Ｎとの内蔵電位の差により、ｎ型半導体層１３Ｎ内に電子ｅが閉じ込められる。そして、この電子ｅは、ｎ型半導体層１３Ｎから外部へと放出される。
【００７５】
以上のように本変形例においても、上記実施の形態と同様の作用により同様の効果を得ることができる。すなわち、従来と比べてキャリアの引き出し効率を向上させることが可能となる。
【００７６】
また、本変形例では、ｎ型半導体層１３Ｎ内に電子が閉じ込められるようにしたので、電子の引き出し効率を更に向上させることが可能となる。
【００７７】
（変形例５）
図１５は、変形例５に係るキャリア放出素子（電子放出素子１Ｅ）の概略断面構成（Ｚ−Ｘ断面構成）を表すものである。この電子放出素子１Ｅは、上記実施の形態の電子放出素子１において、ｐ型のＭＯＳ構造の代わりに、上記変形例４で説明したヘテロ構造と、ｎ型のＭＯＳ構造との双方の構造を有するようにしたものである。
【００７８】
具体的には、電子放出素子１Ｅにおける放出部１０Ｅは、接合部１２上にＺ軸方向に沿って、ｐ型半導体層１３Ｐ（電子供給層）、ｎ型半導体層１３Ｎ、絶縁層１４および金属層１５（電子放出層）をこの順に積層した多層膜からなる積層構造を有している。すなわち、上記変形例４で説明したヘテロ構造上に、絶縁層１４および金属層１５を積層したものに対応している。この積層構造では、ｐ型半導体層１３Ｐおよびｎ型半導体層１３Ｎによってヘテロ構造が形成され、ｎ型半導体層１３Ｎ、絶縁層１４および金属層１５によってｎ型のＭＯＳ構造が形成されている。なお、ここではｐ型半導体層１３Ｐおよびｎ型半導体層１３Ｎの厚みはそれぞれ、例えば、４０００ｎｍ程度，１０００ｎｍ程となっている。
【００７９】
本変形例の電子放出素子１Ｅにおいても、上記実施の形態の電子放出素子１と同様に、層構造において多層膜内における全ての層間の界面が、放出部１０Ｅの伸長方向（Ｚ軸方向）と略垂直（Ｘ−Ｙ平面と略平行）となっている。具体的には、ｐ型半導体層１３Ｐとｎ型半導体層１３Ｎとの界面、ｎ型半導体層１３Ｎと絶縁層１４との界面、絶縁層１４と金属層１５との界面がそれぞれ、放出部１０Ｅの伸長方向と略垂直となっている。また、同様にこの放出部１０Ｅでは、多層膜内の各層の曲率半径が、先端部へ向かうに従って（Ｚ軸の正方向に沿って）徐々に小さくなっている。具体的には、ｐ型半導体層１３Ｐ、ｎ型半導体層１３Ｎ、絶縁層１４および金属層１５の順に、曲率半径が徐々に小さくなっている。
【００８０】
なお、この電子放出素子１Ｅは、前述した電子放出素子１と同様にして製造することが可能である。
【００８１】
本変形例の電子放出素子１Ｅでは、支持部１１および接合部１２を介してｐ型半導体層１３Ｐへ電圧が供給されていないときには、放出部１０Ｅにおけるヘテロ構造およびｎ型のＭＯＳ構造部分のエネルギーバンド構造は、例えば図１６（Ａ）に示したようになる。
【００８２】
このとき、支持部１１および接合部１２を介してｐ型半導体層１３Ｐへ電圧（ここでは、負電圧）が供給されると、これらの部分のエネルギーバンド構造は、例えば図１６（Ｂ）に示したように変化する。具体的には、ｐ型半導体層１３Ｐ側に負電圧が印加されると、図中に示したように、電子ｅがｎ型半導体層１３Ｎ内に閉じ込められる。また、それと共に、絶縁層１４の電位ポテンシャルが傾くため、この絶縁層１４におけるトンネル障壁が減少し、その結果、ｎ型半導体層１３Ｎにおける電子ｅが絶縁層１４をトンネルし、金属層１５内へ到達する。そして、この金属層１５へ到達した電子ｅのうち、金属層１５内で散乱を受けても、なおこの金属層１５の仕事関数φｍ以上のエネルギーを有する電子ｅが、金属層１５から外部へと放出される。以上により、電子放出素子１では、電子の引き出し効率が特に向上すると共に、低電圧（例えば、金属層１５の仕事関数φｍと同程度の電圧（数Ｖ程度、材料により異なる））での電子放出が実現される。
【００８３】
以上のように本変形例においても、上記実施の形態および変形例４と同様の作用により同様の効果を得ることができる。すなわち、従来と比べてキャリアの引き出し効率を特に向上させることが可能となると共に、低電圧での電子放出を行うことが可能になる。
【００８４】
（変形例６）
図１７は、変形例６に係るキャリア放出素子（電子放出素子１Ｆ）の概略断面構成（Ｚ−Ｘ断面構成）を表すものである。この電子放出素子１Ｆは、上記実施の形態の電子放出素子１において、ｐ型のＭＯＳ構造の代わりに、上記変形例４で説明したヘテロ構造と、ｎ型のショットキー接合構造との双方の構造を有するようにしたものである。
【００８５】
具体的には、電子放出素子１Ｆにおける放出部１０Ｆは、接合部１２上にＺ軸方向に沿って、ｐ型半導体層１３Ｐ（電子供給層）、ｎ型半導体層１３Ｎおよび金属層１５（電子放出層）をこの順に積層した多層膜からなる積層構造を有している。すなわち、上記変形例４で説明したヘテロ構造上に金属層１５を積層したものに対応すると共に、上記変形例５の放出部１０Ｅにおいて、絶縁層１４を設けないようにしたものに対応している。この積層構造では、ｐ型半導体層１３Ｐおよびｎ型半導体層１３Ｎによってヘテロ構造が形成され、ｎ型半導体層１３Ｎおよび金属層１５によってｎ型のショットキー接合構造が形成されている。なお、ここではｐ型半導体層１３Ｐおよびｎ型半導体層１３Ｎの厚みはそれぞれ、例えば、４０００ｎｍ程度，１０００ｎｍ程度となっている。
【００８６】
本変形例の電子放出素子１Ｆにおいても、上記実施の形態の電子放出素子１と同様に、層構造において多層膜内における全ての層間の界面が、放出部１０Ｆの伸長方向（Ｚ軸方向）と略垂直（Ｘ−Ｙ平面と略平行）となっている。具体的には、ｐ型半導体層１３Ｐとｎ型半導体層１３Ｎとの界面、ｎ型半導体層１３Ｎと金属層１５との界面がそれぞれ、放出部１０Ｆの伸長方向と略垂直となっている。また、同様にこの放出部１０Ｆでは、多層膜内の各層の曲率半径が、先端部へ向かうに従って（Ｚ軸の正方向に沿って）徐々に小さくなっている。具体的には、ｐ型半導体層１３Ｐ、ｎ型半導体層１３Ｎおよび金属層１５の順に、曲率半径が徐々に小さくなっている。
【００８７】
なお、この電子放出素子１Ｆは、前述した電子放出素子１と同様にして製造することが可能である。
【００８８】
本変形例の電子放出素子１Ｆでは、支持部１１および接合部１２を介してｐ型半導体層１３Ｐへ電圧（ここでは、負電圧）が供給されると、放出部１０Ｆにおけるヘテロ構造およびｎ型のショットキー接合構造の部分のエネルギーバンド構造は、例えば図１８に示したようになる。具体的には、ｐ型半導体層１３Ｐ側に負電圧が印加されると、図中に示したように、電子ｅがｎ型半導体層１３Ｎ内に閉じ込められる。また、それと共に、このｎ型半導体層１３Ｎ中の電子ｅが金属層１５へと拡散し、この金属層１５内に閉じ込められる。そして、この電子ｅは、金属層１５から外部へと放出される。
【００８９】
以上のように本変形例においても、上記変形例３，４と同様の作用により同様の効果を得ることができる。すなわち、従来と比べてキャリアの引き出し効率を特に向上させることが可能となる
【００９０】
（変形例７）
図１９は、変形例７に係るキャリア放出素子（電子放出素子１Ｇ）の概略断面構成（Ｚ−Ｘ断面構成）を表すものである。この電子放出素子１Ｇは、上記実施の形態の電子放出素子１において、ｐ型のＭＯＳ構造の代わりに、ショットキー接合構造と、以下説明する量子井戸構造との双方の構造を有するようにしたものである。
【００９１】
具体的には、電子放出素子１Ｇにおける放出部１０Ｇは、接合部１２上にＺ軸方向に沿って、半導体層１３１（電子供給層）および半導体層１３２（量子井戸層）と、金属層１５（電子放出層）とをこの順に積層した多層膜からなる積層構造を有している。この積層構造では、２つの半導体層１３１，１３２によってこれらの層内方向（ここではＸ軸方向）に沿って量子井戸構造が形成され、半導体層１３１および金属層１５によってショットキー接合構造が形成されている。なお、ここでは半導体層１３２におけるＸ軸方向の厚みは、例えば２ｎｍ程度となっている。
【００９２】
半導体層１３１は、電子供給層として機能するものであり、ｐ型半導体およびｎ型半導体のいずれを用いて構成されていてもよい。
【００９３】
半導体層１３２は、量子井戸層として機能するものであり、半導体層１３１中においてＺ軸方向に延在するように挿設されることにより、半導体層１３１がＸ軸方向に沿って２つに分断されている。この半導体層１３２もまた、ｐ型半導体およびｎ型半導体のいずれを用いて構成されていてもよい。
【００９４】
ここで、図２０は、図１９中のＸ軸方向におけるＩＩ−ＩＩ線に沿った部分（量子井戸構造の部分）のエネルギーバンド構造の一例を表したものである。この図２０において、「Ｓ１」，「Ｓ２」はそれぞれ、半導体層１３１，１３２におけるエネルギーハンド構造を示している。また、「Ｅｖ１」，「ＥＶ２」はそれぞれ、半導体層１３１，１３２における価電子帯上端準位を、「Ｅｃ１」，「Ｅｃ２」はそれぞれ、半導体層１３１，１３２における伝導帯下端準位を示している。この図から分かるように、ここでは半導体層１３１のバンドギャップよりも半導体層１３２のバンドギャップのほうが小さくなっており、量子井戸構造が実現されている。
【００９５】
また、本変形例の電子放出素子１Ｇにおいても、上記実施の形態の電子放出素子１と同様に、層構造において多層膜内における全ての層間の界面が、放出部１０Ｇの伸長方向（Ｚ軸方向）と略垂直（Ｘ−Ｙ平面と略平行）となっている。具体的には、半導体層１３１と金属層１５との界面、および半導体層１３２と金属層１５との界面がそれぞれ、放出部１０Ｇの伸長方向と略垂直となっている。また、同様にこの放出部１０Ｇでは、多層膜内の各層の曲率半径が、先端部へ向かうに従って（Ｚ軸の正方向に沿って）徐々に小さくなっている。具体的には、半導体層１３１および金属層１５の順に、曲率半径が徐々に小さくなっている。
【００９６】
本変形例の電子放出素子１Ｇは、例えば図２１に示したようにして製造することができる。すなわち、まず、図２１（Ａ）に示したように、前述した半導体層１３１，１３２の材料からなる半導体層２３１，２３２を、半導体層２３１，２３２，２３１の順に積層させる。次いで、図２１（Ｂ）に示したように、この積層構造体をＺ−Ｘ平面内で９０°回転させたのち、引き続き図２１（Ｃ）に示したように、Ｘ−Ｙ平面内で９０°回転させ、この状態でＦＩＢ装置内に配置する。続いて、図２１（Ｄ）に示したように、この積層構造体２０Ｇの一部分に対してＦＩＢ加工を行う。この際、予め、量子井戸層となる半導体層２３２の表面からの正確な深さを調べておき、この半導体層２３２が前述した環状加工枠５１の中心に位置するように設定しておく。なお、その後は、上記実施の形態の図２（Ｃ），（Ｄ）、図３（Ａ）〜（Ｃ）および図４（Ａ）〜（Ｃ）に示した工程と同様の工程により、図１９に示した電子放出素子１Ｇが完成する。
【００９７】
本変形例の電子放出素子１Ｇでは、支持部１１および接合部１２を介して半導体層１３１へ電圧が供給されると、図２０に示したように、電子ｅが半導体層１３２（量子井戸層）内に閉じ込められる。これは、半導体層１３２へ侵入した電子ｅは、（Ｅｃ１−Ｅｃ２）に相当するエネルギーを受け取らないと、この半導体層１３２から出られなくなるためである。また、それと共に、この半導体層１３２中の電子ｅが金属層１５へと拡散し、この金属層１５内に閉じ込められる。そして、この電子ｅは、金属層１５から外部へと放出される。このようにして、電子ｅが半導体層１３２（量子井戸層）内に閉じ込められたのちに放出されるため、電子が放出される範囲が狭くなる。
【００９８】
以上のように本変形例においても、上記変形例３と同様の作用により同様の効果を得ることができる。すなわち、従来と比べてキャリアの引き出し効率を特に向上させることが可能となる。
【００９９】
また、本変形例では、電子ｅが半導体層１３２（量子井戸層）内に閉じ込められたのちに放出されるようにしたので、電子が放出される範囲が狭くなり、電子線をより細く絞って出力することが可能になる。
【０１００】
（変形例８）
図２２は、変形例８に係るキャリア放出素子（電子放出素子１Ｈ）の概略断面構成（Ｚ−Ｘ断面構成）を表すものである。この電子放出素子１Ｈは、上記実施の形態の電子放出素子１において、ｐ型のＭＯＳ構造の代わりに、Ｘ軸方向に沿って形成されたヘテロ構造と、ｎ型のショットキー接合構造との双方の構造を有するようにしたものである。
【０１０１】
具体的には、電子放出素子１Ｈにおける放出部１０Ｈは、接合部１２上にＺ軸方向に沿って、ｎ型半導体層１３Ｎ（電子供給層）およびｐ型半導体層１３Ｐと、金属層１５（電子放出層）とをこの順に積層した多層膜からなる積層構造を有している。すなわち、上記変形例７の放出部１０Ｇにおいて、半導体層１３１，１３２からなる量子井戸構造の代わりに、以下説明するヘテロ構造（ＨＥＭＴ（High Electron Mobility Transistor）構造）を設けるようにしたものに対応している。この積層構造では、ｎ型半導体層１３Ｎおよびｐ型半導体層１３Ｐによってヘテロ構造が形成され、ｎ型半導体層１３Ｎおよび金属層１５によってｎ型のショットキー接合構造が形成されている。
【０１０２】
なお、図２３は、図２２中のＸ軸方向におけるＩＩＩ−ＩＩＩ線に沿った部分（ヘテロ構造の部分）のエネルギーバンド構造の一例を表したものである。
【０１０３】
本変形例の電子放出素子１Ｈにおいても、上記実施の形態の電子放出素子１と同様に、層構造において多層膜内における全ての層間の界面が、放出部１０Ｈの伸長方向（Ｚ軸方向）と略垂直（Ｘ−Ｙ平面と略平行）となっている。具体的には、ｎ型半導体層１３Ｎと金属層１５との界面、およびｐ型半導体層１３Ｐと金属層１５との界面がそれぞれ、放出部１０Ｈの伸長方向と略垂直となっている。また、同様にこの放出部１０Ｈでは、多層膜内の各層の曲率半径が、先端部へ向かうに従って（Ｚ軸の正方向に沿って）徐々に小さくなっている。具体的には、ｎ型半導体層１３Ｎとｐ型半導体層１３Ｐとの形成部分、および金属層１５の順に、曲率半径が徐々に小さくなっている。
【０１０４】
なお、この電子放出素子１Ｈは、上記変形例７で説明した電子放出素子１Ｇと同様にして製造することが可能である。
【０１０５】
本変形例の電子放出素子１Ｈでは、上記したヘテロ構造によってｐ型半導体層１３Ｐとｎ型半導体層１３Ｎとの界面に電子が閉じ込められると共に、更に電圧が印加されることにより、放出部１０Ｈの先端部に、電子がより高密度に閉じ込められる。このようにして、電子が先端部に高密度に閉じ込められたのちに放出されるため、電子が放出される範囲が狭くなる。
【０１０６】
以上のように本変形例においても、上記変形例３と同様の作用により同様の効果を得ることができる。すなわち、従来と比べてキャリアの引き出し効率を特に向上させることが可能となると共に、低電圧での電子放出を行うことが可能になる。
【０１０７】
また、本変形例では、電子が放出部１０Ｈの先端部に高密度に閉じ込められたのちに放出されるようにしたので、電子が放出される範囲が狭くなり、電子線をより細く絞って出力することが可能になる。
【０１０８】
（変形例９，１０）
図２４は、変形例９に係るキャリア放出素子（電子放出素子１Ｉ）の概略断面構成（Ｚ−Ｘ断面構成）を表すものであり、図２５は、変形例１０に係るキャリア放出素子（電子放出素子１Ｊ）の概略断面構成（Ｚ−Ｘ断面構成）を表すものである。
【０１０９】
電子放出素子１Ｉは、上記変形例７の電子放出素子１Ｇにおいて、半導体層１３１，１３２からなる量子井戸構造と、金属層１５との間に、絶縁層１４を設けるようにしたものである。具体的には、この電子放出素子１Ｉにおける放出部１０Ｉは、接合部１２上にＺ軸方向に沿って、半導体層１３１（電子供給層）および半導体層１３２（量子井戸層）と、絶縁層１４と、金属層１５（電子放出層）とをこの順に積層した多層膜からなる積層構造を有している。この積層構造では、半導体層１３１，１３２によって量子井戸構造が形成され、半導体層１３１、絶縁層１４および金属層１５によってＭＯＳ構造が形成されている。
【０１１０】
この電子放出素子１Ｉにおいても、上記実施の形態の電子放出素子１と同様に、層構造において多層膜内における全ての層間の界面が、放出部１０Ｉの伸長方向（Ｚ軸方向）と略垂直（Ｘ−Ｙ平面と略平行）となっている。具体的には、半導体層１３１と絶縁層１４との界面、半導体層１３２と絶縁層１４との界面、および絶縁層１４と金属層１５との界面がそれぞれ、放出部１０Ｇの伸長方向と略垂直となっている。また、同様にこの放出部１０Ｉでは、多層膜内の各層の曲率半径が、先端部へ向かうに従って（Ｚ軸の正方向に沿って）徐々に小さくなっている。具体的には、半導体層１３１、絶縁層１４および金属層１５の順に、曲率半径が徐々に小さくなっている。
【０１１１】
一方、電子放出素子１Ｊは、上記変形例８の電子放出素子１Ｈにおいて、ｎ型半導体層１３Ｎおよびｐ型半導体層１３Ｐからなるヘテロ構造と、金属層１５との間に、絶縁層１４を設けるようにしたものである。具体的には、この電子放出素子１Ｊにおける放出部１０Ｊは、接合部１２上にＺ軸方向に沿って、ｎ型半導体層１３Ｎ（電子供給層）およびｐ型半導体層１３Ｐと、絶縁層１４と、金属層１５（電子放出層）とをこの順に積層した多層膜からなる積層構造を有している。この積層構造では、ｎ型半導体層１３Ｎおよびｐ型半導体層１３Ｐによってヘテロ構造が形成され、ｎ型半導体層１３Ｎ、絶縁層１４および金属層１５によってｎ型のＭＯＳ構造が形成されている。
【０１１２】
この電子放出素子１Ｊにおいても、上記実施の形態の電子放出素子１と同様に、層構造において多層膜内における全ての層間の界面が、放出部１０Ｊの伸長方向（Ｚ軸方向）と略垂直（Ｘ−Ｙ平面と略平行）となっている。具体的には、ｎ型半導体層１３Ｎと絶縁層１４との界面、ｐ型半導体層１３Ｐと絶縁層１４との界面、および絶縁層１４と金属層１５との界面がそれぞれ、放出部１０Ｊの伸長方向と略垂直となっている。また、同様にこの放出部１０Ｊでは、多層膜内の各層の曲率半径が、先端部へ向かうに従って（Ｚ軸の正方向に沿って）徐々に小さくなっている。具体的には、ｎ型半導体層１３Ｎとｐ型半導体層１３Ｐとの形成部分、絶縁層１４および金属層１５の順に、曲率半径が徐々に小さくなっている。
【０１１３】
なお、これらの電子放出素子１Ｉ，ＩＪは、上記変形例７，８で説明した電子放出素子１Ｇ，１Ｈと同様にして製造することが可能である。
【０１１４】
以上のようにこれらの変形例９，１０においても、上記実施の形態等と同様の作用により同様の効果を得ることができる。すなわち、従来と比べてキャリアの引き出し効率を特に向上させることが可能となると共に、低電圧での電子放出を行うことが可能になる。また、電子が閉じ込められたのちに放出されるようにしたので、電子が放出される範囲が狭くなり、電子線をより細く絞って出力することが可能になる。
【０１１５】
（その他の変形例）
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。
【０１１６】
例えば、上記実施の形態等では、キャリア放出素子の一例として、キャリアとしての電子を放出する電子放出素子を挙げて説明したが、本発明は、キャリアとしてのホールを放出するホール放出素子にも適用することが可能である。
【０１１７】
また、上記実施の形態等において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
【０１１８】
本発明のキャリア放出素子は、例えば、原子間顕微鏡（ＡＦＭ）などの走査型プローブ顕微鏡における探針や、電界放出ディスプレイ（ＦＥＤ）などのディスプレイのキャリア放出源等に適用することが可能である。
【符号の説明】
【０１１９】
１，１Ａ〜１Ｊ…電子放出素子、１０，１０Ａ〜１０Ｊ…放出部、１１…支持部、１２…接合部、１３Ｐ…ｐ型半導体層、１３Ｎ…ｎ型半導体層、１３１…半導体層、１３２…半導体層（量子井戸層）、１４…絶縁層、１５…金属層、２０，２０Ｇ…積層構造体、２３Ｐ…ｐ型半導体層、２３１…半導体層、２３２…半導体層（量子井戸層）、２４…絶縁層、２５…金属層、２６…保護層、３…プローブ、４…針状構造体、５１…環状加工枠、５２…円形加工枠、ＥFS，ＥFm…フェルミエネルギー、Ｅｖａｃ…真空準位、Ｅｃ…伝導帯下端準位、Ｅｖ…価電子帯上端準位、φｓ，φｍ…仕事関数、ｅ…電子、Ｓｖ…等電位面。
【図１】
2011060659.tif 000003
【図２】
2011060659.tif 000004
【図３】
2011060659.tif 000005
【図４】
2011060659.tif 000006
【図５】
2011060659.tif 000007
【図６】
2011060659.tif 000008
【図７】
2011060659.tif 000009
【図８】
2011060659.tif 000010
【図９】
2011060659.tif 000011
【図１０】
2011060659.tif 000012
【図１１】
2011060659.tif 000013
【図１２】
2011060659.tif 000014
【図１３】
2011060659.tif 000015
【図１４】
2011060659.tif 000016
【図１５】
2011060659.tif 000017
【図１６】
2011060659.tif 000018
【図１７】
2011060659.tif 000019
【図１８】
2011060659.tif 000020
【図１９】
2011060659.tif 000021
【図２０】
2011060659.tif 000022
【図２１】
2011060659.tif 000023
【図２２】
2011060659.tif 000024
【図２３】
2011060659.tif 000025
【図２４】
2011060659.tif 000026
【図２５】
2011060659.tif 000027