(57)【要約】【課題】半導体集積回路の製品コストを下げるためには、拡散工程後にオン・ウェハ状態で出来るだけ全動作チェックを行えることが重要である。【解決手段】良否判定を行うためのＤＣテスタに制御端子が接続され、ＤＣ電圧印加によって制御される電圧制御発振器（ＶＣＯ）と電力可変器により測定周波数とパワーを可変でき、ピークホールド回路でＤＣ電圧変換された出力をＩＣテスタ（ＤＣテスタ）によりＤＣ値のみで選別可能にした。また、様々な分周比や入力信号などの位相を調整してＤＣ値を安定して計測、選別できるように、遅延線などの可変位相器を設け、出力ＤＣ値のレベル調整を可能にした。これによって、製造コストの低い段階であるオン・ウェハ状態でプリスケーラ回路の様々な不具合動作モードに対応した多周波数・多パワーでのＡＣ（ＲＦ）動作チェックをＤＣテスタのみで可能にした。【選択図】図３
2011033488.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路に含まれる被測定プリスケーラの良否判定を行う条件に基づく第１および第２の制御信号を供給するＩＣテスタと、
前記ＩＣテスタの後段に接続されて、かつ、前記半導体集積回路と接続するプローブカードと
を具備し、
前記プローブカードは、
前記第１の制御信号に対応する所定の周波数の信号を出力するＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）と、
前記可変位相器の出力信号における周波数を分周する基準プリスケーラと、
前記所定の周波数と、前記第２の制御信号に対応する所定の電力とを具備する信号を、前記被測定プリスケーラに供給する電力可変器と、
前記基準プリスケーラを経由する回路長と、前記被測定プリスケーラを経由する回路長との差に基づく位相差をキャンセルする可変位相器と、
前記被測定プリスケーラが前記電力可変器からの入力信号を分周した信号と、前記基準プリスケーラの出力信号との間の位相差に基づく信号をＤＣ電圧に変換して前記ＩＣテスタに向けて出力する変換回路部と
を具備する
半導体集積回路テスト装置。
【請求項２】
請求項１に記載の半導体集積回路テスト装置において、
前記可変位相器は、
入力信号に所定の遅延を与えて出力する遅延線
を具備する
半導体集積回路テスト装置。
【請求項３】
請求項１または２に記載の半導体集積回路テスト装置において、
前記プローブカードは、
前記被測定プリスケーラの出力信号における位相と、前記基準プリスケーラの出力信号における位相とを比較して、前記位相差に基づく信号を出力する位相比較回路部
をさらに具備する
半導体集積回路テスト装置。
【請求項４】
請求項３に記載の半導体集積回路テスト装置において、
前記位相比較回路部は、
前記被測定プリスケーラの出力信号と、前記基準プリスケーラの出力信号とを入力するＰＦＤ（Ｐｈａｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｄｅｔｅｃｔｏｒ：位相比較器）と、
前記ＰＦＤの後段に接続されたＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ：低域濾波器）と
を具備する
半導体集積回路テスト装置。
【請求項５】
請求項３に記載の半導体集積回路テスト装置において、
前記位相比較回路部は、
前記被測定プリスケーラの出力信号と、前記基準プリスケーラの出力信号とを入力するミキサ回路
を具備し、
前記変換回路部は、
前記ミキサ回路の出力信号をＤＣ電圧に変換する平滑回路
を具備する
半導体集積回路テスト装置。
【請求項６】
請求項５に記載の半導体集積回路テスト装置において、
前記平滑回路は、
入力信号を積分して出力する積分器
を具備する
半導体集積回路テスト装置。
【請求項７】
（ａ）プローブカードを、被測定プリスケーラを含む半導体集積回路に接続するステップと、
（ｂ）前記被測定プリスケーラの良否判定を行う条件に基づく第１および第２の制御信号を、前記プローブカードに供給するステップと、
（ｃ）前記第１の制御信号に対応する所定の周波数の信号を出力するステップと、
（ｄ）前記ステップ（ｃ）で得られた信号を、前記プローブカードにおける基準プリスケーラで分周するステップと、
（ｅ）前記所定の周波数と、前記第２の制御信号に対応する所定の電力とを具備する信号を、前記被測定プリスケーラに供給するステップと、
（ｆ）前記ステップ（ｅ）で得られた信号を、前記被測定プリスケーラで分周するステップと、
（ｇ）前記基準プリスケーラを経由する回路長と、前記被測定プリスケーラを経由する回路長との差に基づく位相差をキャンセルするステップと、
（ｈ）前記被測定プリスケーラからの出力信号と、前記基準プリスケーラからの出力信号との間の位相差に基づく信号をＤＣ電圧に変換するステップと
を具備する
半導体集積回路テスト方法。
【請求項８】
請求項７に記載の半導体集積回路テスト方法において、
前記ステップ（ｇ）は、
（ｇ−１）遅延線を用いて、入力信号に所定の遅延を与えて出力するステップ
を具備する
半導体集積回路テスト方法。
【請求項９】
請求項７または８に記載の半導体集積回路テスト方法において、
（ｉ）前記被測定プリスケーラの出力信号における位相と、前記基準プリスケーラの出力信号における位相とを比較して、前記位相差に基づく信号を出力するステップ
をさらに具備する
半導体集積回路テスト方法。
【請求項１０】
請求項９に記載の半導体集積回路テスト方法において、
前記ステップ（ｉ）は、
（ｉ−１）前記被測定プリスケーラの出力信号と、前記基準プリスケーラの出力信号とをＰＦＤに供給するステップと、
（ｉ−２）前記（ｉ−１）で得られる前記ＰＦＤの出力信号をＬＰＦに供給するステップと
を具備する
半導体集積回路テスト方法。
【請求項１１】
請求項１０に記載の半導体集積回路テスト方法において、
前記ステップ（ｉ−１）は、
（ｉ−３）前記被測定プリスケーラの出力信号と、前記基準プリスケーラの出力信号とをミキサ回路に供給するステップ
を具備し、
前記ステップ（ｈ）は、
（ｈ−１）前記ミキサ回路の出力信号を平滑回路によってＤＣ電圧に変換するステップ
を具備する
半導体集積回路テスト方法。
【請求項１２】
請求項１１に記載の半導体集積回路テスト方法において、
前記ステップ（ｈ−１）は、
（ｈ−１−１）入力信号を積分器で積分して出力するステップ
を具備する
半導体集積回路テスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路をテストする半導体集積回路テスト装置と、この半導体集積回路テスト装置を用いる半導体集積回路テスト方法とに係り、特に、プローブカードを具備する半導体集積回路テスト装置と、この半導体集積回路テスト装置を用いる半導体集積回路テスト方法とに係る。
【背景技術】
【０００２】
近年、移動体通信用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：集積回路）や、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ：高周波）ＩＣにおいて、高集積化が進んでいる。その結果、ＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐ：位相同期回路）周波数シンセサイザや、周波数変換回路など、多くの機能回路がＩＣ内に取り込まれている。例えば、携帯電話用の送受信ＩＣやＧＰＳ（Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｙｓｔｅｍ：全地球測位システム）用受信ＩＣなどでは、ＴＣＸＯ（Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｘｔａｌ  Ｏｓｃｉｌｌａｔｏｒ：温度補償型水晶発振器）などの基準発振器を除く全ての機能回路が集積される例さえある。
【０００３】
このように、半導体集積回路が年々大規模化する一方で、価格競争も激しく、生産面においては低コスト化が望まれている。そこで、高集積化された回路をより確実かつ高速に選別する必要がある。出来る限りコストを下げるためには、製造工程の前段階、すなわち付加価値の小さい段階で、不良品を選別することが必要である。
【０００４】
ところが、一般的なＲＦＩＣの生産過程においては、ウェハの拡散後にオン・ウェハＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ：直流）テストを行うことで、ＤＣ特性における不良品を落とす。そしてＤＣ特性における良品をパッケージ組立工程に進め、その後、再度ＤＣチェックを行い、最後にＡＣ（Ａｌｔｅｒｎａｔｉｖｅ  Ｃｕｒｒｅｎｔ：交流）動作チェックとしてＲＦ特性チェックを行う。このようにＲＦ回路の動作チェックは、パッケージに入れた最終製品の形態で行われる。すなわち、ＲＦ回路のコストの高い状態で動作チェックが行われており、ここで不良品と判定されると価格的には効率が悪く、低価格対応には不利になる。
【０００５】
この問題を解消するためには、出来るだけ製造コストの安い段階であるウェハ状態で動作チェックを行う必要がある。
【０００６】
上記に関連して、特許文献１（特開平１−１９４４３２号公報）には、集積回路チップの選別装置に係る記載が開示されている。この集積回路チップの選別装置では、分周回路をオン・ウェハ測定するために、マイクロ波発振器、電力分配器、基準用分周器およびミキサをプローブカード上に搭載している。このプローブカードは、周波数カウンタ内蔵の測定装置（テスタ）に接続されている。プローブは、被選別の集積回路チップ（分周回路）の電源、入力端子および出力端子に接続するように構成されている。
【０００７】
図１は、特許文献１に開示されている集積回路チップの動作について説明するための回路図である。まず、マイクロ波発振器を用いて、分周器の動作選別を行いたい周波数およびパワーを有する信号を発生する。電力分配器によって、この信号を２分配する。２分配された信号の一方は、被選別の分周回路入力部に送られ、分周器によってｎ分周され、プローブカード上のミキサに入力される。２分配された信号の他方は、プローブカード上の基準用分周器においてｎ分周されて、上記ミキサに供給される。
【０００８】
それぞれの信号が入力されたミキサは次のような信号を出力する。入力信号が同じ周波数の場合、すなわち被選別分周器が正常動作し、基準用分周器と同じ出力信号周波数が得られた場合、ミキサの出力信号における周波数は０Ｈｚとなる。すなわち、ミキサの出力信号の成分は、ＤＣ成分のみとなる。一方、入力信号が異なる周波数の場合、すなわち被選別分周器が正常動作しなかった場合、ミキサの出力信号はＤＣにはならず、ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ：中間周波数）帯域の信号が出力されることになる。
【０００９】
これらの出力信号の周波数を、測定装置（テスタ）内蔵の周波数カウンタで測定すると、良品では０Ｈｚとなり、不良品では所定のＩＦ周波数となる。これによって、被選別分周器をオン・ウェハにて選別することを可能にしている。すなわち、プリスケーラ回路はある１つの固定周波数において、出力周波数が０Ｈｚか、あるいは所定のＩＦ周波数であることを周波数カウンタ内蔵のテスタ（ＡＣテスタ）によって良否判定している。
【００１０】
特許文献２（特開平９−２８８１４９号公報）では、半導体集積装置用周波数選別装置に係る記載が開示されている。この半導体集積装置用周波数選別装置では、分周回路をオン・ウェハ測定するために、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ：低域濾波器）、位相比較器、分周器（実施例２）および基準発振器（実施例２）を、プローブカード上に搭載している。さらに、被測定分周器と合わせてフェイズロックループ回路を構成している。
【００１１】
図２（Ａ）および図２（Ｂ）は、特許文献２に記載の半導体集積装置用周波数選別装置の動作について説明するための回路図である。ＩＣテスタから供給された基準周波数（実施例１）あるいは、プローブカード上の基準発振器（実施例２）から入力された基準周波数と、ＶＣＯの周波数を被選別分周器によって分周された周波数とを位相比較器で比較する。この比較の結果として得られる位相差信号を、ＬＰＦにて平滑した電圧に変換する。その電圧によってＶＣＯの発振周波数を制御するフィードバックループを形成することによって、フェイズロックループとして動作する。
【００１２】
このとき、ＬＰＦの出力電圧をＩＣテスタにて電位測定することで、そのＤＣ値によって良否判定を行っている。被選別分周器（Ｎ分周）が正常動作している場合、ＶＣＯは基準周波数のＮ倍の周波数で発振するため、フェイズロックループは安定し、あるＤＣ電圧が出力される。被選別分周器（Ｎ分周）が正常動作しない場合は、フェイズロックループが安定せず、ＬＰＦの出力電圧が下限あるいは上限に固定されたままになる。したがって、これらの出力電圧をある範囲（規格）で判定することによって良否判定することができる。すなわち、プリスケーラ回路は、ある１つの固定された周波数において、出力電圧がある電圧値か、あるいは出力の下限または上限かをＡＣテスタあるいはＤＣテスタにて良否判定している。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平１−１９４４３２号公報
【特許文献２】特開平９−２８８１４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
集積回路の動作チェックとして、ＤＣチェックまたはＡＣ（ＲＦ）チェックを用いることが出来る。一般的には、ＤＣチェックでは回路の動作電流や端子電圧のチェックを行っている。それ以外にＡＣ的なチェックの代わりに、差動回路では入力に差電圧を与え、差動出力のそれぞれの電位や電位差を測定し、差動回路のゲインやダイナミックレンジをＤＣ的にチェックし、ＡＣ（ＲＦ）動作の代替選別している。
【００１５】
ところが、プリスケーラ回路は、特に集積回路に内蔵される回路は差動回路で構成されているものの、通常マスタースレーブ型フリップフロップ回路などによって構成されるため、その動作原理上、回路に電源を入れると、フリップフロップ回路が自励でラッチ動作することで入力信号が無くても自己発振する。このため、端子電圧をＤＣ的に測定したり、入力電圧を与えて、出力電圧をチェックしたりすることが出来ない。その結果、回路が正常動作するかどうかをＤＣ的に選別することが困難である。
【００１６】
したがって、動作チェックとしては、せいぜい電源電圧を何段階かに振ったりして自己発振時の回路電流を測定するくらいしか出来ず、主にはパッケージ組立後のＲＦ選別工程でしかチェックできないのが現状である。このような選別では、製造プロセス起因の回路不具合が（図６参照）あった場合でも、最終製品の形態になるまで良否判定ができず、低コスト化が難しくなる。製品コストを下げるためには、拡散工程後にオン・ウェハ状態で出来るだけ全動作チェックを行えることが重要である。
【００１７】
そこで、様々な方法が考えられている。例えば、従来技術として上記２件が挙げられる。いずれも、拡散工程後にオン・ウェハ状態で動作チェックを行うためにプローブカード上にＡＣ的な回路を構成することで、選別したいプリスケーラの動作チェックを行い、テスタで良否判定する構成が示されている。しかし、それぞれの従来技術においては、被選別プリスケーラの選別点が、１入力周波数、１入力パワーの１ポイントのみのチェックとなり、使用する上下限周波数範囲やパワー範囲でのチェックを行おうとすると、マイクロ波発振器や基準発振器の増設が必要になり、プローブカード上の構成回路が複雑になる欠点がある。また、良否判定を行うテスタに、周波数カウンタや基準周波数発生器が必要であり、安価なＤＣテスタのみで動作チェックすることが困難である。
【００１８】
上記従来例の前者は、テスタの周波数カウンタが必要であり、ＤＣテスタ機能のみでは測定できない。後者は、フェイズロックループのＬＰＦ出力電圧を測定するので、ＤＣテスタのみで可能であるが、いくつかの入力周波数で測定しようとした場合、それに合った基準信号周波数を供給するための発振器や供給可能な信号源を持つＡＣテスタが必要となる。プローブカード上にいくつかの基準周波数を設けた場合は、ＤＣテスタでの計測が可能となるが、構成回路が複雑になる問題が生じる。更に、選別工程は、一般的に工場内にあり、周囲には多数のプローバーやハンドラーが稼動している環境にあるため、このような環境では、外乱ノイズが多くフェイズロックが外れた場合は、正常なテストが不可能になる。
【課題を解決するための手段】
【００１９】
以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２０】
本発明による半導体集積回路テスト装置は、ＩＣテスタ（１０）と、プローブカード（２０−１〜２０−３）とを具備する。ここで、ＩＣテスタ（１０）は、半導体集積回路（４０−１、４０−２）に含まれる被測定プリスケーラ（４１）の良否判定を行う条件に基づく第１および第２の制御信号を供給する。プローブカード（２０−１〜２０−３）は、ＩＣテスタ（１０）の後段に接続されて、かつ、半導体集積回路（４０−１、４０−２）と接続する。プローブカード（２０−１〜２０−３）は、ＶＣＯ（２１）と、基準プリスケーラ（２５）と、電力可変器（２２）と、可変位相器（２４）と、変換回路部（２３、２９）とを具備する。ここで、ＶＣＯ（２１）は、第１の制御信号（ＶＴ）に対応する所定の周波数（ｆｖｃｏ）の信号を出力する。基準プリスケーラ（２５）は、可変位相器（２４）の出力信号における周波数（ｆｖｃｏ）を分周する。電力可変器（２２）は、所定の周波数（ｆｖｃｏ）と、第２の制御信号に対応する所定の電力とを具備する信号を、被測定プリスケーラ（４１）に供給する。可変位相器（２４）は、基準プリスケーラ（２５）を経由する回路長と、被測定プリスケーラ（４１）を経由する回路長との差に基づく位相差をキャンセルする。変換回路部（２３、２９）は、被測定プリスケーラ（４１）が電力可変器（２２）からの入力信号を分周した信号と、基準プリスケーラ（２５）の出力信号との間の位相差に基づく信号をＤＣ電圧に変換してＩＣテスタ（１０）に向けて出力する。
【００２１】
本発明による半導体集積回路テスト方法は、（ａ）プローブカードを、被測定プリスケーラ（４１）を含む半導体集積回路（４０−１、４０−２）に接続するステップと、（ｂ）被測定プリスケーラ（４１）の良否判定を行う条件に基づく第１および第２の制御信号を、プローブカード（２０−１〜２０−３）に供給するステップと、（ｃ）第１の制御信号（ＶＴ）に対応する所定の周波数（ｆｖｃｏ）の信号を出力するステップと、（ｄ）ステップ（ｃ）で得られた信号を、プローブカード（２０−１〜２０−３）における基準プリスケーラ（２５）で分周するステップと、（ｅ）所定の周波数（ｆｖｃｏ）と、第２の制御信号に対応する所定の電力とを具備する信号を、被測定プリスケーラ（４１）に供給するステップと、（ｆ）ステップ（ｅ）で得られた信号を、被測定プリスケーラ（４１）で分周するステップと、（ｇ）基準プリスケーラ（２５）を経由する回路長と、被測定プリスケーラ（４１）を経由する回路長との差に基づく位相差をキャンセルするステップと、（ｈ）被測定プリスケーラ（４１）からの出力信号と、基準プリスケーラ（２５）からの出力信号との間の位相差に基づく信号をＤＣ電圧に変換するステップとを具備する。
【発明の効果】
【００２２】
良否判定を行うためのＤＣテスタに制御端子が接続され、ＤＣ電圧印加によって制御される電圧制御発振器（ＶＣＯ）と電力可変器により測定周波数とパワーを可変でき、ピークホールド回路でＤＣ電圧変換された出力をＩＣテスタ（ＤＣテスタ）によりＤＣ値のみで選別可能にした。また、様々な分周比や入力信号などの位相を調整してＤＣ値を安定して計測、選別できるように、遅延線などの可変位相器を設け、出力ＤＣ値のレベル調整を可能にした。これによって、製造コストの低い段階であるオン・ウェハ状態でプリスケーラ回路の様々な不具合動作モードに対応した多周波数・多パワーでのＡＣ（ＲＦ）動作チェックをＤＣテスタのみで可能にした。
【図面の簡単な説明】
【００２３】
【図１】図１は、特許文献１に開示されている集積回路チップの動作について説明するための回路図である。
【図２】図２（Ａ）および図２（Ｂ）は、特許文献２に記載の半導体集積装置用周波数選別装置の動作について説明するための回路図である。
【図３】図３は、本発明による第１の実施形態における半導体集積回路テスト装置の構成について説明するための全体図である。
【図４】図４（Ａ）〜図４（Ｃ）は、本発明によるＬＰＦおよびピークホールド回路部がそれぞれ出力する信号の波形について説明するための波形図である。図４（Ａ）は、被測定プリスケーラが正常に動作している場合を示す。図４（Ｂ）は、被測定プリスケーラが異常動作し、かつ、ピークホールド回路部がＶｃｃ電圧付近のＤＣ電圧を出力する場合を示す。図４（Ｃ）は、被測定プリスケーラが異常動作し、かつ、ピークホールド回路部がＧＮＤ電圧付近のＤＣ電圧を出力する場合を示す。
【図５】図５は、本発明の半導体集積回路テスト方法における、動作テストの点と、正常動作範囲との関係について説明するための概念図である。
【図６】図６は、本発明の半導体集積回路テスト方法における、動作テストの点と、正常動作範囲と、不具合動作モードとの関係について説明するための概念図である。
【図７】図７は、本発明による第２の実施形態における半導体集積回路テスト装置の構成について説明するための全体図である。
【図８】図８は、本発明の第３の実施形態による半導体集積回路テスト装置の構成について説明するための全体図である。
【発明を実施するための形態】
【００２４】
添付図面を参照して、本発明による半導体集積回路テスト装置と、この半導体集積回路テスト装置を用いる半導体集積回路テスト方法とを実施するための形態を以下に説明する。
【００２５】
（第１の実施形態）
図３は、本発明による第１の実施形態における半導体集積回路テスト装置の構成について説明するための全体図である。この半導体集積回路テスト装置は、ＩＣテスタ１０と、プローブカード２０−１とを具備する。
【００２６】
まず、本実施形態における半導体集積回路４０−１について説明する。本実施形態における半導体集積回路テスト装置は、ＰＬＬを内蔵する被測定プリスケーラ４１を接続することを前提としている。言い換えれば、本実施形態における半導体集積回路テスト装置は、次のような構成による半導体集積回路４０−１をテストすることを目的としている。すなわち、本実施形態における半導体集積回路４０−１は、複数の入出力部と、被測定プリスケーラとしての分周器４１と、ＶＣＯ４２と、ＬＰＦ４３と、ＰＦＤ（Ｐｈａｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｄｅｔｅｃｔｏｒ：位相比較器）４４とを具備する。ここで、ＰＦＤ４４と、ＬＰＦ４３と、ＶＣＯ４２とが、フィードバックループを形成するように接続されることで、ＰＬＬとして動作する。
【００２７】
プローブカード２０−１に接続されるにあたって、半導体集積回路４０−１はテストモードに設定される。このテストモードにおいて、半導体集積回路４０−１に内蔵された各構成要素同士の接続関係は変化し、特に、ＰＬＬとしてのフィードバックループ状の接続関係が解消される。テストモードにおける半導体集積回路４０−１に内蔵された各構成要素同士の接続関係は、次のとおりである。
【００２８】
半導体集積回路４０−１における第１の入出力部は、分周器４１における第１の入力部に接続されている。半導体集積回路４０−１における第２の入出力部は、分周器４１における第２の入力部に接続されている。分周器４１における出力部は、ＰＦＤ４４における第１の入力部に接続されている。ＰＦＤ４４における出力部は、ＬＰＦ４３における入力部に接続されている。ＬＰＦ４３における出力部は、半導体集積回路４０−１における第３の入出力部に接続されている。半導体集積回路４０−１における第４の入出力部は、ＰＦＤ４４における第２の入力部に接続されている。なお、テストモードにおいて、ＶＣＯ４２は動作する必要が無いので、どの構成要素とも接続される必要が無い。
【００２９】
次に、本実施形態によるプローブカード２０−１の構成について説明する。本実施形態によるプローブカード２０−１は、複数の入出力部と、ＶＣＯ２１と、電力可変器２２と、ピークホールド回路部２３と、可変位相器２４と、基準プリスケーラとしての分周器２５と、複数のプローブ針２６とを具備する。ここで、可変位相器２４として、遅延線を用いても構わない。
【００３０】
ＩＣテスタ１０は、プローブカード２０−１における複数の入出力部を介して、第１のプローブ針２６と、電力可変器２２における電力供給部と、電圧制御発振器２１における第１の入出力部と、ピークホールド回路部２３における第１の入出力部とに接続されている。電圧制御発振器２１における第２の入出力部は、電力可変器２２における入力部と、可変位相器２４における第１の入出力部とに接続されている。電力可変器２２における出力部は、第２のプローブ針２６に接続されている。ピークホールド回路部２３における第２の入出力部は、第３のプローブ針２６に接続されている。可変位相器２４における第２の入出力部は、分周器２５における第１の入出力部に接続されている。分周器２５における第２の入出力部は、第４のプローブ針２６に接続されている。
【００３１】
テストモードにおける半導体集積回路４０−１と、この半導体集積回路４０−１に接続されたプローブカード２０−１と、このプローブカード２０−１に接続されたＩＣテスタ１０とにおける各構成要素の動作について説明する。
【００３２】
まず、ＩＣテスタ１０が、第１の制御信号としてのＤＣ電圧ＶＴを、プローブカード２０−１におけるＶＣＯ２１に印加する。プローブカード２０−１におけるＶＣＯ２１は、ＩＣテスタ１０が出力するＤＣ電圧ＶＴに対応する周波数ｆｖｃｏの信号を出力する。
【００３３】
ここで、ＶＣＯ２１が出力する周波数ｆｖｃｏの信号は、２つに分けられる。２つに分けられた信号の一方は、プローブカード２０−１における電力可変器２２と、半導体集積回路４０−１における分周器４１とをこの順番に経由して、半導体集積回路４０−１におけるＰＦＤ４４に供給される。また、２つに分けられた信号のもう一方は、プローブカード２０−１における可変位相器２４と、同じくプローブカード２０−１における分周器２５とをこの順番に経由して、やはり半導体集積回路４０−１におけるＰＦＤ４４に供給される。
【００３４】
電力可変器２２は、ＩＣテスタ１０からの第２の制御信号と、ＶＣＯ２１が出力する周波数ｆｖｃｏの信号とを入力して、この周波数ｆｖｃｏと、第２の制御信号に対応する所定のパワーとを具備する信号を出力する。半導体集積回路４０−１における分周器４１は、電力可変器２２が出力する信号を分周し、周波数ｆｖｃｏ／Ｎの信号を出力する。なお、半導体集積回路４０−１における分周器４１は、プローブカード２０−１を経由して、ＩＣテスタ１０によって電圧Ｖｃｃで給電されている。
【００３５】
可変位相器２４は、ＶＣＯ２１が出力する周波数ｆｖｃｏの信号における位相に所定の変化を与えて出力する。プローブカード２０−１における分周器２５は、可変位相器２４が出力する信号を分周し、周波数ｆｖｃｏ／Ｎの信号を出力する。したがって、半導体集積回路４０−１におけるＰＦＤ４４に供給される２つの信号における周波数は同じである。ただし、ＶＣＯ２１が出力する信号が、半導体集積回路４０−１における分周器４１を経由する経路と、プローブカード２０−１における分周器２５を経由する経路とでは、長さが同じであるとは限らない。その結果、ＰＦＤ４４に到達した際の２つの信号の間には位相差が発生する可能性がある。この位相差を相殺するのが、可変位相器２４の役割である。言い換えれば、ＰＦＤ４４が入力する２つの信号がそれぞれ辿る経路の長さの差に対応する位相差を、可変位相器２４が無くしている。
【００３６】
ＰＦＤ４４は、半導体集積回路４０−１における分周器４１を経由した信号と、プローブカード２０−１における分周器２５を経由した信号とを入力し、両信号の位相を比較し、その結果としての位相差信号を出力する。ＬＰＦ４３は、ＰＦＤ４４の位相差信号を入力し、ＤＣ電圧に変換して出力する。ピークホールド回路部２３は、ＬＰＦ４３の出力信号を入力し、そのＤＣ電圧を測定し、測定の結果を電圧ＶｄｃとしてＩＣテスタ１０に向けて出力する。
【００３７】
ＩＣテスタ１０は、この電圧Ｖｄｃによって、被測定プリスケーラ４０−１が正常動作しているか、異常動作しているかを判別することが可能である。この判別方法について以下に説明する。
【００３８】
まず、被測定プリスケーラ４０−１が正常に動作している場合は、ＰＦＤ４４の両入力部において、半導体集積回路４０−１における分周器４１を経由した信号と、プローブカード２０−１における分周器２５を経由した信号との間の位相関係が常に一定である。したがって、ＰＦＤ４４の出力は、常に一定なパルス出力であり、この出力を入力するＬＰＦ４３の出力は一定なＤＣ電圧となる。この一定なＤＣ電圧をピークホールド回路部２３に供給しても、その出力は同等の電圧となる。ピークホールド回路部２３がＩＣテスタ１０に向けて出力する電圧の値は、Ｖｃｃ電圧とＧＮＤ電圧との中間的な値、例えば、Ｖｃｃ／２程度となる。
【００３９】
次に、被測定プリスケーラ４０−１が異常動作をしている場合は、ＰＦＤ４４の両入力部において、半導体集積回路４０−１における分周器４１を経由した信号と、プローブカード２０−１における分周器２５を経由した信号との間の位相差が変動する。このため、ＰＦＤ４４は、この位相差に応じて変動するパルス信号を出力する。このパルス信号を入力するＬＰＦ４３は、三角波を出力する。この三角波を入力するピークホールド回路部２３は、Ｖｃｃ電圧付近またはＧＮＤ電圧付近のＤＣ電圧を出力する。
【００４０】
図４（Ａ）〜図４（Ｃ）は、本発明によるＬＰＦ４３およびピークホールド回路部２３がそれぞれ出力する信号の波形について説明するための波形図である。これらの波形図のそれぞれにおいて、横軸は時間を示し、縦軸は出力電圧を示す。図４（Ａ）は、被測定プリスケーラ４０−１が正常に動作している場合を示す。図４（Ｂ）は、被測定プリスケーラ４０−１が異常動作し、かつ、ピークホールド回路部２３がＶｃｃ電圧付近のＤＣ電圧を出力する場合を示す。図４（Ｃ）は、被測定プリスケーラ４０−１が異常動作し、かつ、ピークホールド回路部２３がＧＮＤ電圧付近のＤＣ電圧を出力する場合を示す。
【００４１】
なお、被測定プリスケーラ４０−１の動作が正常か異常かを判断するためには、ＬＰＦ４３の出力電圧が、正常動作において、Ｖｃｃ電圧ともＧＮＧ電圧とも十分に離れていることが望ましい。この意味で、正常動作におけるＬＰＦ４３の出力電圧の理想的な値は、Ｖｃｃ／２である。しかし、ＬＰＦ４３の出力電圧は、ＰＦＤ４４が入力する２つの信号の位相差に基づくため、必ずしもＶｃｃ／２程度になるとは限らない。そこで、本実施形態によるプローブカード２０−１では、この位相差を可変位相器２４で適当な値に調節することによって、正常動作におけるＬＰＦ４３の出力電圧をＶｃｃ／２程度に設定することが可能となっている。
【００４２】
このように、ピークホールド回路部２３の出力信号におけるＤＣ電圧が、被測定プリスケーラ４０−１の動作状態によって異なる。そこで、本実施形態による半導体集積回路テスト方法では、このＤＣ電圧を所定の選別規格に反映させることによって、ＩＣテスタ１０におけるＤＣテスタで、被測定プリスケーラ４０−１の良否判定を行う。
【００４３】
本実施形態による半導体集積回路テスト装置では、ＩＣテスタ１０に含まれるＤＣテスタによって、ＶＣＯ２１と、電力可変器２２とを制御可能である。すなわち、被測定プリスケーラ４０−１における分周器４１に入力する信号を、その周波数およびパワーをそれぞれ独立に変化させて、動作テストを行うことが出来る。
【００４４】
図５は、本発明の半導体集積回路テスト方法における、動作テストの点と、正常動作範囲との関係について説明するための概念図である。この概念図において、横軸は入力信号の周波数を示し、縦軸は入力信号のパワーを示す。
【００４５】
図６は、本発明の半導体集積回路テスト方法における、動作テストの点と、正常動作範囲と、不具合動作モードとの関係について説明するための概念図である。この概念図において、横軸は入力信号の周波数を示し、縦軸は入力信号のパワーを示す。
【００４６】
このように、本発明による半導体集積回路テスト方法では、被測定プリスケーラ４０−１の動作チェックを、入力信号の周波数およびパワーを組み合わせた複数のポイントで行うことが出来る。その結果、ＩＣテスタ１０におけるＤＣテスタだけで様々な不具合モードに対応して被測定プリスケーラの選別が可能となる。すなわち、本発明によれば、オン・ウェハ工程での早期段階において、不良品を取り除くことが可能となる。
【００４７】
（第２の実施形態）
図７は、本発明による第２の実施形態における半導体集積回路テスト装置の構成について説明するための全体図である。この半導体集積回路テスト装置は、ＩＣテスタ１０と、プローブカード２０−２とを具備する。
【００４８】
本実施形態と、本発明の第１の実施形態との主な違いは、ＰＦＤ２８およびＬＰＦ２７の位置にある。すなわち、本発明の第１の実施形態では、被測定プリスケーラ４０−１がＰＦＤ４４およびＬＰＦ４３を具備していたが、本実施形態では、その代わりに、プローブカード２０−２がＰＦＤ２８およびＬＰＦ２７を具備している。
【００４９】
これはすなわち、本実施形態では、被測定プリスケーラ４０−２がＰＬＬ回路を具備していなくても、本発明の第１の実施形態と同様の半導体集積回路テスト方法が実施可能であることを意味する。
【００５０】
まず、本実施形態における半導体集積回路４０−２について説明する。本実施形態における半導体集積回路テスト装置は、ＰＬＬを内蔵しない被測定プリスケーラ４０−２を接続することを前提としている。言い換えれば、本実施形態における半導体集積回路テスト装置は、被測定プリスケーラとしての分周器４１を具備する半導体集積回路４０−２をテストすることを目的としている。なお、半導体集積回路４０−２は、分周器４１と、複数のプローブ針２６を接続するための複数の接続部とさえ具備していれば良い。
【００５１】
次に、本実施形態によるプローブカード２０−２の構成について説明する。本実施形態によるプローブカード２０−２は、本発明の第１の実施形態によるプローブカード２０−１に、ＰＦＤ２８およびＬＰＦ２７を追加したものに等しい。すなわち、本実施形態によるプローブカード２０−２は、複数の入出力部と、ＶＣＯ２１と、電力可変器２２と、ピークホールド回路部２３と、可変位相器２４と、基準プリスケーラとしての分周器２５と、複数のプローブ針２６と、を具備する。
【００５２】
本実施形態におけるプローブカード２０−２および被測定プリスケーラ４０−２を、複数のプローブ針２６で接続して得られる全体的な回路は、本発明の第１の実施系におけるプローブカード２０−１および被測定プリスケーラ４０−１を接続して得られる回路と同じである。すなわち、本実施形態によるＰＦＤ２８およびＬＰＦ２７は、本発明の第１の実施形態によるＰＦＤ４４およびＬＰＦ４３にそれぞれ対応する。
【００５３】
本実施形態における半導体集積回路テスト装置の、その他の構成要素や、これら構成要素同士の接続関係および動作については、本発明の第１の実施形態の場合と同じであるので、さらなる詳細な説明を省略する。また、本実施形態による半導体集積回路テスト装置を用いる半導体集積回路テスト方法も、本発明の第１の実施形態の場合と同じであるので、さらなる詳細な説明を省略する。
【００５４】
本実施形態によれば、被測定回路がプリスケーラ単体であっても、テストモードがないＰＬＬ内蔵プリスケーラ回路であっても、あるいはＰＦＤやＬＰＦを内蔵していなくても、プリスケーラ回路の入出力端子さえ被測定回路にあれば、動作チェック可能である。すなわち、本実施形態は、本発明の第１の実施形態よりも、汎用性が高い。
【００５５】
（第３の実施形態）
図８は、本発明の第３の実施形態による半導体集積回路テスト装置の構成について説明するための全体図である。この半導体集積回路テスト装置は、ＩＣテスタ１０と、プローブカード２０−３とを具備する。
【００５６】
本実施形態と、本発明の第２の実施形態との主な違いは、プローブカード２０−２、２０−３の回路における、２つの分周器４１、２５の出力から、ＩＣテスタ１０の入力までの部分にある。この部分は、２つの信号の位相を比較して位相差に基づく信号を出力する位相比較回路部と、位相比較器回路部の出力信号をＤＣ電圧に変換する変換回路部とを具備している。すなわち、この位相比較回路部として、本発明の第２の実施形態におけるプローブカード２０−２がＰＦＤ２８およびＬＰＦ２７を具備する代わりに、本実施形態におけるプローブカード２０−３はＭＩＸ（ＭＩＸｅｒ：ミキサ回路）３０を具備している。また、この変換回路部として、本発明の第２の実施形態におけるプローブカード２０−２がピークホールド回路部２３を具備する代わりに、本実施形態におけるプローブカード２０−３は平滑回路２９を具備している。
【００５７】
まず、本実施形態おける半導体集積回路４０−２について説明する。本実施形態おける半導体集積回路４０−２は、本発明の第２の実施形態における半導体集積回路４０−２と全く同じである。本実施形態における半導体集積回路４０−２に係るさらなる詳細な説明は省略する。
【００５８】
次に、本実施形態によるプローブカード２０−３の構成について説明する。本実施形態によるプローブカード２０−３は、上記に説明したとおり、本発明の第２の実施形態によるプローブカード２０−２から、位相比較回路部としてのＰＦＤ２８およびＬＰＦ２７ならびに変換回路部としてのピークホールド回路部２３を取り除いて、代わりに、位相比較回路部としてのＭＩＸ３０と、変換回路部としての平滑回路２９とを追加したものに等しい。
【００５９】
ＭＩＸ３０が具備する２つの入力部には、半導体集積回路４０−２における分周器４１の出力部と、プローブカード２０−３における分周器２５の出力部とが接続されている。すなわち、ＭＩＸ３０は、半導体集積回路４０−２における分周器４１からの出力信号と、プローブカード２０−３における分周器２５からの出力信号とを入力する。その一方で、ＭＩＸ３０の出力部には、平滑回路２９の入力部が接続されている。平滑回路２９の出力部には、ＩＣテスタ１０の入力部が接続されている。
【００６０】
本実施形態における半導体集積回路テスト装置の、その他の構成要素や、これら構成要素同士の接続関係および動作については、本発明の第１の実施形態の場合と同じであるので、さらなる詳細な説明を省略する。
【００６１】
本実施形態における半導体集積回路テスト装置を用いる半導体集積回路テスト方法について説明する。本実施形態における半導体集積回路テスト方法では、半導体集積回路４０−２における分周器４１からの出力信号の位相と、プローブカード２０−３における分周器２５からの出力信号の位相とを、ＭＩＸ３０で比較する。次に、ＭＩＸ３０の出力信号を平滑回路２９によってＤＣ変換する。本実施形態における半導体集積回路テスト方法のその他のステップは、本発明の第２の実施形態の場合と同じであるので、さらなる詳細な説明を省略する。
【００６２】
本実施形態の長所について説明する。ＧＨｚ帯などの高周波において、プリスケーラ回路の分周比Ｎが小さい場合を考える。この場合、プリスケーラの出力信号の周波数ｆｏｕｔも高周波となり、通常のＰＦＤでは位相比較が困難となる。
【００６３】
例えば、Ｎ＝２の２分周器を、４ＧＨｚ帯でチェックしようとすると、２ＧＨｚ帯で位相比較する必要がある。しかし、通常の位相比較器は、数１０ＭＨｚ程度までしか動作しない。このため、正常な計測は困難になる。
【００６４】
このような場合において、本実施形態のプリスケーラ２０−３のように、２つの分周器４１、２５からの２つの出力信号における位相をＭＩＸ３０で比較して、ＭＩＸ３０の出力信号を平滑回路２９でＤＣ変換すると、分周器の出力信号が高周波のままでも、プリスケーラの動作テストが可能となる。
【００６５】
本実施形態による半導体集積回路テスト方法における、半導体集積回路の良否判定について説明する。半導体集積回路４０−２が良品であった場合は、平滑回路２９が出力するＤＣ電圧はＧＮＤ電圧とＶｃｃ電圧との中間値となる。反対に、半導体集積回路４０−２が不良品であった場合は、平滑回路２９が出力するＤＣ電圧はＧＮＤ電圧付近またはＶｃｃ電圧付近となる。
【００６６】
すなわち、本実施形態における半導体集積回路の良否判定基準は、本発明の第１または第２の実施形態の場合と同じである。したがって、本実施形態でも、半導体集積回路４０−２が良品であった場合の平滑回路２９の出力ＤＣ電圧がＶｃｃ／２程度となるように、ＭＩＸ３０を設定することが好ましい。
【００６７】
まとめると、本発明の半導体集積回路テスト装置およびこの装置を用いる半導体集積回路テスト方法によれば、ＩＣテスタとして、安価なＤＣテスタ１０を用いることが出来る。また、ＤＣ制御可能なＶＣＯ２１と電力可変器２２をプローブカード２０−１〜２０−３の上に搭載することで、プリスケーラ回路の基本的特性である入力感度特性の動作チェックを、従来の１ポイントのみでなく、多数ポイントでチェックできる。さらに、様々な不具合モードに対応した選別を、オン・ウェハ状態で、かつＤＣテスタによって実施することが可能になった。
【符号の説明】
【００６８】
１０  ＩＣテスタ（ＤＣテスタ）
２０−１、２０−２、２０−３  プローブカード
２１  電圧制御発振器
２２  電力可変器
２３  ピークホールド回路部
２４  可変位相器（遅延線）
２５  分周器
２６  プローブ針
２７  ＬＰＦ
２８  ＰＦＤ
２９  平滑回路（積分器）
３０  ミキサ回路（ＭＩＸ）
４０−１  ＰＬＬ内蔵被測定プリスケーラ（ウェハ、チップ）
４０−２  被測定プリスケーラ（ウェハ、チップ）
４１  分周器
４２  電圧制御発振器
４３  ＬＰＦ
４４  ＰＦＤ
１０１  測定装置
１０２  プローブカード
１０４  マイクロ波発振器
１０５  電力分配器
１０６  基準用分周器
１０７  ミキサ
１０３  被選別の集積回路チップ
２０１  ＩＣテスタ
２０２  プローブカード
２０４  ＶＣＯ
２０５  ＬＰＦ
２０６  ＰＦＤ
２３０  分周器
２３１  ｆＲ
２０３  半導体チップ
【図１】
2011033488.tif 000003
【図２】
2011033488.tif 000004
【図３】
2011033488.tif 000005
【図４】
2011033488.tif 000006
【図５】
2011033488.tif 000007
【図６】
2011033488.tif 000008
【図７】
2011033488.tif 000009
【図８】
2011033488.tif 000010