(57)【要約】【課題】ウエハに形成されたチップに対して連続的に行う試験を、効率的に行うことが可能となるプローブカードおよび試験方法を提供する。【解決手段】入力パッド用プローブ及び出力パッド用プローブを複数配設した第一エリア１００を、試験対象ウエハのチップ配列にあわせてＬ行Ｍ列（Ｌ、Ｍ：自然数）に配列した第一エリア群１０１と、試験対象ウエハの一つのチップの入力パッドにあわせて入力パッド用プローブを複数配設した第二エリア２００を、チップ配列にあわせて（Ｌ×Ｎ）行Ｍ列（Ｎ：自然数）またはＬ行（Ｍ×Ｎ）列に配列した第二エリア群２０１と、を有し、第二エリア群２０１が（Ｌ×Ｎ）行Ｍ列に配列している場合には、第一エリア群１０１と第二エリア群２０１とがチップ配列にあわせて列方向に連続的につながることで、第一エリア１００と第二エリア２００が｛Ｌ＋（Ｌ×Ｎ）｝行Ｍ列のエリア配列を構成しているプローブカードを提供する。【選択図】図１
2011017564.tif 000002
【特許請求の範囲】
【請求項１】
試験対象ウエハの一つのチップの入力パッド及び出力パッドにあわせて入力パッド用プローブ及び出力パッド用プローブを複数配設した第一エリアを、前記試験対象ウエハのチップ配列にあわせてＬ行Ｍ列（Ｌ、Ｍ：自然数）に配列した第一エリア群と、
前記試験対象ウエハの一つのチップの入力パッドにあわせて入力パッド用プローブを複数配設した第二エリアを、前記チップ配列にあわせて（Ｌ×Ｎ）行Ｍ列（Ｎ：自然数）またはＬ行（Ｍ×Ｎ）列に配列した第二エリア群と、
を有し、
前記第二エリア群が（Ｌ×Ｎ）行Ｍ列に配列している場合には、
前記第一エリア群と前記第二エリア群とが前記チップ配列にあわせて列方向に連続的につながることで、前記第一エリアと前記第二エリアが｛Ｌ＋（Ｌ×Ｎ）｝行Ｍ列のエリア配列を構成し、
前記第二エリア群がＬ行（Ｍ×Ｎ）列に配列している場合には、
前記第一エリア群と前記第二エリア群とが前記チップ配列にあわせて行方向に連続的につながることで、前記第一エリアと前記第二エリアがＬ行｛Ｍ＋（Ｍ×Ｎ）｝列のエリア配列を構成しているプローブカード。
【請求項２】
前記試験対象ウエハのチップあたりの出力パッド数をＣｏ（Ｃｏ：自然数）、入力パッド数をＣｉ（Ｃｉ：自然数）、
前記試験対象ウエハの各チップと接続されるテスタの出力端子数をＴｏ（Ｔｏ：自然数）、入力端子数をＴｉ（Ｔｉ：自然数）、
とすると、
Ｃｏ×Ｌ×Ｍ≦Ｔｏ、Ｃｉ×Ｌ×Ｎ×Ｍ≦Ｔｉ
の関係をみたす請求項１に記載のプローブカード。
【請求項３】
前記チップは、ＬＣＤドライバ用のチップである請求項１または２に記載のプローブカード。
【請求項４】
請求項１から３のいずれか一に記載のプローブカードと、前記テスタとからなる試験装置。
【請求項５】
請求項１から３のいずれか一に記載のプローブカードを使用し、
前記入力パッドのみを用いて行う所要時間ｔの第一項目と、
前記入力パッドおよび前記出力パッドを用いて行う第二項目と、
からなる試験を、ウエハの各チップに対して行う試験方法であって、
前記第一エリアと前記第二エリアが｛Ｌ＋（Ｌ×Ｎ）｝行Ｍ列のエリア配列を構成している場合には、前記プローブカードを前記第二エリアが先頭となるよう列方向にＬ行づつ移動し、
前記第一エリアと前記第二エリアがＬ行｛Ｍ＋（Ｍ×Ｎ）｝列のエリア配列を構成している場合には、前記プローブカードを前記第二エリアが先頭となるよう行方向にＭ列づつ移動し、
移動後の各位置において、
前記第二エリアに対向しているチップには、ｔ／（Ｎ＋１）の時間分だけ前記第一項目を実行し、
前記第一エリアに対向しているチップには、ｔ／（Ｎ＋１）の時間分だけ前記第一項目を実行後、前記第二項目を実行する試験方法。
【請求項６】
請求項１から３のいずれか一に記載のプローブカード（Ｎ：２以上の自然数）を使用し、
前記入力パッドのみを用いて行う所要時間ｔの第一項目と、
前記入力パッドおよび前記出力パッドを用いて行う第二項目と、
からなる試験を、ウエハの各チップに対して行う試験方法であって、
前記第一エリアと前記第二エリアが｛Ｌ＋（Ｌ×Ｎ）｝行Ｍ列のエリア配列を構成している場合には、前記プローブカードを前記第二エリアが先頭となるよう列方向にＬ行づつ移動し、
前記第一エリアと前記第二エリアがＬ行｛Ｍ＋（Ｍ×Ｎ）｝列のエリア配列を構成している場合には、前記プローブカードを前記第二エリアが先頭となるよう行方向にＭ列づつ移動し、
移動後の各位置において、
前記第二エリアに対向しているチップには、ｔ／Ｎの時間分だけ前記第一項目を実行し、
前記第一エリアに対向しているチップには、前記第二項目を実行する試験方法。
【請求項７】
前記第一項目は、高電圧印加試験である請求項５または６に記載の試験方法。
【請求項８】
前記チップは、ＬＣＤドライバ用のチップである請求項５から７のいずれか一に記載の試験方法。
【請求項９】
請求項１から３のいずれか一に記載のプローブカードを使用し、
前記入力パッドのみを用いて行う所要時間ｔの第一項目と、
前記入力パッドおよび前記出力パッドを用いて行う第二項目と、
からなる試験を、ウエハの各チップに対して行う試験を行うためのプログラムであって、
前記第一エリアと前記第二エリアが｛Ｌ＋（Ｌ×Ｎ）｝行Ｍ列のエリア配列を構成している場合には、前記プローブカードを前記第二エリアが先頭となるよう列方向にＬ行移動し、
前記第一エリアと前記第二エリアがＬ行｛Ｍ＋（Ｍ×Ｎ）｝列のエリア配列を構成している場合には、前記プローブカードを前記第二エリアが先頭となるよう行方向にＭ列移動する移動ステップと、
移動後の位置において、前記第二エリアに対向しているチップには、ｔ／（Ｎ＋１）の時間分だけ前記第一項目を実行し、前記第一エリアに対向しているチップには、ｔ／（Ｎ＋１）の時間分だけ前記第一項目を実行後、前記第二項目を実行する実行ステップと、
を繰り返す処理をコンピュータに実行させるためのプログラム。
【請求項１０】
請求項１から３のいずれか一に記載のプローブカード（Ｎ：２以上の自然数）を使用し、
前記入力パッドのみを用いて行う所要時間ｔの第一項目と、
前記入力パッドおよび前記出力パッドを用いて行う第二項目と、
からなる試験を、ウエハの各チップに対して行う試験を行うためのプログラムであって、
前記第一エリアと前記第二エリアが｛Ｌ＋（Ｌ×Ｎ）｝行Ｍ列のエリア配列を構成している場合には、前記プローブカードを前記第二エリアが先頭となるよう列方向にＬ行移動し、
前記第一エリアと前記第二エリアがＬ行｛Ｍ＋（Ｍ×Ｎ）｝列のエリア配列を構成している場合には、前記プローブカードを前記第二エリアが先頭となるよう行方向にＭ列移動する移動ステップと、
移動後の位置において、前記第二エリアに対向しているチップには、ｔ／Ｎの時間分だけ前記第一項目を実行し、前記第一エリアに対向しているチップには、前記第二項目を実行する実行ステップと、
を繰り返す処理をコンピュータに実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プローブカード、試験装置、試験方法およびコンピュータプログラムに関する。
【背景技術】
【０００２】
ウエハ上に形成された複数のチップの各々に対して機能試験などを行うため、各チップとテスタとを接続するプローブカードがある。プローブカードとしては、例えば、特許文献１、２などに記載されている。
【０００３】
特許文献１に記載のプローブカードを、図８に示す。図は、ウエハ上に形成された複数のチップの一部であるチップ１ａ〜１ｄに対して試験を行うため、プローブカード１１を所定位置に配置した状態を示す。図に示すように、特許文献１に記載のプローブカード１１は、チップ１ａ〜１ｄの入出力パッド２に対して同時に接触可能なプローブ列１３を有する。この構成により、特許文献１に記載のプローブカードによれば、同時に４つのチップ１ａ〜１ｄに対して同様の試験を実施可能である。
【０００４】
次に、特許文献２に記載のプローブカードを、図９に示す。図は、ウエハ上に形成された複数のチップの一部であるチップ６１、６２に対して試験を行うため、プローブカード７１を所定位置に配置した状態を示す。図に示すように、特許文献２に記載のプローブカード７１は、チップ６１、６２の入力パッド６３、６４、および、出力パッド６５、６６に対して同時に接触可能なプローブ７２ａ〜７２ｄを有する。この構成により、特許文献２に記載のプローブカードによれば、同時に２つのチップ６１、６２に対して同様の試験を実施可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平２−１８９９４６号公報
【特許文献２】特開２００４−３０１８０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１０に、特許文献１、２に準じた構成のプローブカードの模式図を示す。図１０は、プローブの先端のみを示している。図１０に示すプローブカードは、チップの入出力パッドにあわせて、入力パッド用プローブ（図中、中抜き丸）および出力パッド用プローブ（図中、塗りつぶし丸）を複数配設したエリアが、図中縦方向に２つ形成されている。すなわち、図１０に示すプローブカードによれば、ウエハ上に形成された２つのチップに対して同時に同様の試験を実施可能である。
【０００７】
次に、図１１に、図１０に示すプローブカードを利用して試験を行う際のプロービング順序の一例を示す。図に示すように、ウエハＷＡＦ上には、チップＣＨが面付け集積されている。説明のため、チップ配列にあわせて、行Ｎｏ．および列Ｎｏ．を付してある。
【０００８】
図中、破線矢印はプローブカードの移動方向を示し、太い破線で囲まれた複数の領域は、プロービング経路の各列内（図中縦方向）での最初と最後のプロービング位置を示している。また、良品判定の可能性のあるチップＣＨのうち、列方向の最初と最後のチップＣＨにハッチングを付している。すなわち、ハッチングを付したチップＣＨよりも列方向に外側に位置するチップＣＨは、ウエハＷＡＦのエッジに掛ってしまい良品判定の可能性のないチップＣＨであり、このようなチップＣＨに対して試験を行う必要はない。
【０００９】
図１０に示すプローブカードを用いて、図１１に示すようなウエハＷＡＦに形成された複数のチップＣＨを試験する場合、例えば、図１１の破線矢印で示すような方向に２チップ分づつプローブカードを移動し、移動後の各位置において、２つのチップＣＨに対して同時に同様の試験を行うこととなる。かかる場合、列Ｎｏ．Ａ、行Ｎｏ．１３（以下、「Ａ１３」と示す。また、他のチップＣＨについても同様に示す。）のチップＣＨとＡ１４のチップＣＨに対して最初に試験を行い、［Ｈ１２、Ｈ１３］の２つのチップに対して最後に試験を行うこととなる。
【００１０】
近年、出力パッドが入力パッドに対して極端に多いＩＣチップ（例えば、ＬＣＤドライバ）が存在する。例えば、４０の入力パッドに対して、４００の出力パッドを備えるものなどがある。当然、このようなチップに対して試験を行うために利用されるプローブカードについても、図１０に示すように、入力パッド用プローブ（図中、中抜き丸）に対して、出力パッド用プローブ（図中、塗りつぶし丸）が極端に多くなる。
【００１１】
ここで、プローブカードを介して各チップと接続されるテスタの出力端子と入力端子の数は、装置ごとに定まっており、例えば、出力端子数が１２８０であり、入力端子数が２５６であるものなどがある。この装置を利用して前記チップ（入力パッド数４０、出力パッド数４００）を試験する場合、装置の出力端子および入力端子を無駄なく利用して、効率的に試験を行うためには、３つのチップに対して同時に同様の試験を行う手段が考えられる。
【００１２】
かかる場合、テスタの出力端子は、４００×３＝１２００、の数だけ利用され、８０の出力端子が余ることとなる。一方、入力端子は、４０×３＝１２０、の数だけ利用され、１３６の入力端子があまることとなる。この例の場合、出力端子は、一つのチップの出力パッドに対応する数（上記例の場合、４００）未満の端子があまることとなるが、入力端子は、一つのチップの入力パッドに対応する数（上記例の場合、４０）以上の端子があまることとなる。このように、一つのチップに対応する数以上の入力端子があまる現象は、出力パッドが入力パッドに対して極端に多いチップの場合、例えばＬＣＤドライバなどにおいてみられる。また、あまる入力端子の数は増える傾向にあり、上述した例の場合、入力端子は、３チップ分（１２０）の端子があまっている。このような遊休の端子が多く存在する場合、装置を効率的に利用できているとはいえず、ウエハに形成されたチップに対する試験効率も十分満足できるものでない。
【００１３】
なお、遊休の端子が存在しないようにするためには、チップの出力パッドおよび入力パッドの数にあわせて出力端子および入力端子の数を設計した装置を新たに製造する手段が考えられるが、チップごとに高価な装置を製造するのはコスト面から不可能である。
【課題を解決するための手段】
【００１４】
本発明によれば、試験対象ウエハの一つのチップの入力パッド及び出力パッドにあわせて入力パッド用プローブ及び出力パッド用プローブを複数配設した第一エリアを、前記試験対象ウエハのチップ配列にあわせてＬ行Ｍ列（Ｌ、Ｍ：自然数）に配列した第一エリア群と、前記試験対象ウエハの一つのチップの入力パッドにあわせて入力パッド用プローブを複数配設した第二エリアを、前記チップ配列にあわせて（Ｌ×Ｎ）行Ｍ列（Ｎ：自然数）またはＬ行（Ｍ×Ｎ）列に配列した第二エリア群と、を有し、前記第二エリア群が（Ｌ×Ｎ）行Ｍ列に配列している場合には、前記第一エリア群と前記第二エリア群とが前記チップ配列にあわせて列方向に連続的につながることで、前記第一エリアと前記第二エリアが｛Ｌ＋（Ｌ×Ｎ）｝行Ｍ列のエリア配列を構成し、前記第二エリア群がＬ行（Ｍ×Ｎ）列に配列している場合には、前記第一エリア群と前記第二エリア群とが前記チップ配列にあわせて行方向に連続的につながることで、前記第一エリアと前記第二エリアがＬ行｛Ｍ＋（Ｍ×Ｎ）｝列のエリア配列を構成しているプローブカードが提供される。
【００１５】
また、本発明によれば、前記プローブカードを使用し、前記入力パッドのみを用いて行う所要時間ｔの第一項目と、前記入力パッドおよび前記出力パッドを用いて行う第二項目と、からなる試験を、ウエハの各チップに対して行う試験方法であって、前記第一エリアと前記第二エリアが｛Ｌ＋（Ｌ×Ｎ）｝行Ｍ列のエリア配列を構成している場合には、前記プローブカードを前記第二エリアが先頭となるよう列方向にＬ行づつ移動し、前記第一エリアと前記第二エリアがＬ行｛Ｍ＋（Ｍ×Ｎ）｝列のエリア配列を構成している場合には、前記プローブカードを前記第二エリアが先頭となるよう行方向にＭ列づつ移動し、移動後の各位置において、前記第二エリアに対向しているチップには、ｔ／（Ｎ＋１）の時間分だけ前記第一項目を実行し、前記第一エリアに対向しているチップには、ｔ／（Ｎ＋１）の時間分だけ前記第一項目を実行後、前記第二項目を実行する試験方法が提供される。
【００１６】
本発明のプローブカードを用いた試験方法では、第一エリアと対向するチップに対して所定の試験を行っている間に、前記第一エリアと対向するチップよりもプローブカードの移動方向前方に位置する他のチップに対して、余った入力端子を利用し、所要時間ｔの第一項目を一部実行する。このため、プローブカードを移動後、第一エリアと対向するチップに対して所要時間ｔの第一項目の実行に必要時間を短くすることができる。
【００１７】
また、本発明のプローブカードを用いた試験方法では、第一項目をｔ／（Ｎ＋１）回に分けて実行する。このため、プローブカード移動後の各位置における第一項目の実行時間は、ｔ／（Ｎ＋１）となる。一方、プローブカードの移動回数は、ほとんど変わらないため、ウエハに形成されたチップに連続的に実行する試験に要する時間を、大幅に短縮することが実現される。
【００１８】
このように、本発明のプローブカードを用いた試験方法では、テスタに備えられた入力端子および出力端子を無駄なく効率的に利用して、ウエハに形成されたチップに連続的に試験を実行するので、試験効率を向上させることができる。また、ウエハに形成されたチップに連続的に実行する試験を、タイムロスなく効率的に行うことが可能となるので、優れた時間短縮効果を実現することができる。
【発明の効果】
【００１９】
ウエハに形成されたチップに対して連続的に行う試験を、従来に比べて効率的に行うことが可能となる。
【図面の簡単な説明】
【００２０】
【図１】本実施形態のプローブカードの一例を示す模式図である。
【図２】本実施形態のプローブカードの一例を示す模式図である。
【図３】本実施形態のプローブカードの一例を示す模式図である。
【図４】本実施形態の試験方法の一例を説明するためのフローチャート図である。
【図５】本実施形態の試験方法のプロービングの順序の一例を説明するための模式図である。
【図６】本実施形態の試験方法の一例を説明するためのフローチャート図である。
【図７】本実施形態の試験方法のプロービングの順番の一例を説明するための図である。
【図８】従来のプローブカードの一例を示す模式図である。
【図９】従来のプローブカードの一例を示す模式図である。
【図１０】プローブカードの一例を示す模式図である。
【図１１】ウエハに対して行う試験方法のプロービングの順序の一例を説明するための模式図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態について、図面を用いて説明する。すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。なお、以下では、図中縦方向を「列方向」、図中横方向を「行方向」と定義して説明する。
＜＜実施形態１＞＞
【００２２】
本実施形態のプローブカードは、試験対象のウエハのチップに対して、高電圧印加試験などのストレス印加試験を行ったり、チップが正常に動作するか機能試験を行ったりするテスタとともに利用される。具体的には、試験対象のウエハに形成されたチップと、前記テスタとを接続するために利用される。本実施形態のプローブカードおよび本実施形態のプローブカードを利用した試験方法は、ＬＣＤドライバ用チップなど、出力パッドが入力パッドに対して極端に多いＩＣチップに対して利用される場合に優れた効果を有する。
【００２３】
ここで、本実施形態のプローブカードの構成について、詳細に説明する。図１、２、３は、本実施形態のプローブカードの一例を模式的に示した図である。図は、プローブの先端のみを示している。
【００２４】
本実施形態のプローブカードは、試験対象ウエハの一つのチップの入力パッド及び出力パッドにあわせて、入力パッド用プローブ（図中、中抜き丸）及び出力パッド用プローブ（図中、塗りつぶし丸）を複数配設した第一エリア１００を、試験対象ウエハのチップ配列にあわせてＬ行Ｍ列（Ｌ、Ｍ：自然数）に配列した第一エリア群１０１を有する。
【００２５】
図１は、第一エリア１００を１行２列に配列した第一エリア群１０１（Ｌ＝１、Ｍ＝２）を示している。また、図２および図３は、第一エリア１００を２行２列に配列した第一エリア群１０１（Ｌ＝２、Ｍ＝２）を示している。なお、図１、２、３はあくまで一例であり、その他の構成とすることも可能である。
【００２６】
また、本実施形態のプローブカードは、試験対象ウエハの一つのチップの入力パッドにあわせて、入力パッド用プローブ（図中、中抜き丸）を複数配設した第二エリア２００を、チップ配列にあわせて（Ｌ×Ｎ）行Ｍ列（Ｎ：自然数）、または、Ｌ行（Ｍ×Ｎ）列に配列した第二エリア群２０１を有する。図中バツ印は、入力パッド用プローブも出力パッド用プローブも設けていない状態を示している。このように、第二エリア２００は、入力パッド用プローブを備えることを必須とし、出力パッド用プローブを備えることは必須としない。
【００２７】
図１は、第二エリア２００を１行２列に配列した第二エリア群２０１（（Ｌ×Ｎ）行Ｍ列に配列：Ｌ＝１、Ｍ＝２、Ｎ＝１）を示している。また、図２は、第二エリア２００を２行２列に配列した第二エリア群２０１（（Ｌ×Ｎ）行Ｍ列に配列：Ｌ＝２、Ｍ＝２、Ｎ＝１）を示している。また、図３は、第二エリア２００を４行２列に配列した第二エリア群２０１（（Ｌ×Ｎ）行Ｍ列に配列：Ｌ＝２、Ｍ＝２、Ｎ＝２）を示している。なお、図１、２、３はあくまで一例であり、その他の構成とすることも可能である。
【００２８】
そして、本実施形態のプローブカードは、第二エリア群２０１が（Ｌ×Ｎ）行Ｍ列に配列している場合には、第一エリア群１０１と第二エリア群２０１とがチップ配列にあわせて列方向に連続的につながることで、第一エリア１００と第二エリア２００が｛Ｌ＋（Ｌ×Ｎ）｝行Ｍ列のエリア配列を構成する。
【００２９】
また、第二エリア群２０１がＬ行（Ｍ×Ｎ）列に配列している場合には、第一エリア群１０１と第二エリア群２０１とがチップ配列にあわせて行方向に連続的につながることで、第一エリア１００と第二エリア２００がＬ行｛Ｍ＋（Ｍ×Ｎ）｝列のエリア配列を構成する。
【００３０】
図１は、第二エリア群２０１が（Ｌ×Ｎ）行Ｍ列（Ｌ＝１、Ｍ＝２、Ｎ＝１）に配列している場合であり、第一エリア群１０１と第二エリア群２０１とが列方向に連続的につながり、第一エリア１００と第二エリア２００が２行２列のエリア配列を構成している。図２は、第二エリア群２０１が（Ｌ×Ｎ）行Ｍ列（Ｌ＝２、Ｍ＝２、Ｎ＝１）に配列している場合であり、第一エリア群１０１と第二エリア群２０１とが列方向に連続的につながり、第一エリア１００と第二エリア２００が４行２列のエリア配列を構成している。図３は、第二エリア群２０１が（Ｌ×Ｎ）行Ｍ列（Ｌ＝２、Ｍ＝２、Ｎ＝２）に配列している場合であり、第一エリア群１０１と第二エリア群２０１とが列方向に連続的につながり、第一エリア１００と第二エリア２００が６行２列のエリア配列を構成している。なお、図１、２、３はあくまで一例であり、その他の構成とすることも可能である。
【００３１】
このような構成の本実施形態のプローブカードは、試験対象ウエハのチップあたりの出力パッド数をＣｏ（Ｃｏ：自然数）、入力パッド数をＣｉ（Ｃｉ：自然数）、試験対象ウエハの各チップと接続されるテスタの出力端子数をＴｏ（Ｔｏ：自然数）、入力端子数をＴｉ（Ｔｉ：自然数）、とすると、Ｃｏ×Ｌ×Ｍ≦Ｔｏ、Ｃｉ×Ｌ×Ｎ×Ｍ≦Ｔｉ、の関係をみたすのが望ましい。このような関係をみたす場合、ウエハの各チップの試験に利用されない第一エリア１００および第二エリア２００が存在せず、また、ウエハの各チップの試験に利用されない入力パッド用プローブおよび出力パッド用プローブが存在せず、無駄のないプローブカードの構成が実現される。すなわち、１個あたりのプローブカードのコストダウン、プローブカードの製造効率の向上、プローブカードの縮小化、プローブカードの保管のし易さの向上、チップの試験時のプローブカードの取り扱い易さの向上などの優れた効果を有するプローブカードが実現される。
【００３２】
なお、本実施形態のプローブカードは、上述した関係式をみたす範囲で、可能な限りＬ、Ｍ、Ｎを大きく設定するのが望ましい。このようにすると、ウエハに形成されたチップに対して連続的に行う試験を、効率的に行うことが可能となる。
【００３３】
次に、本実施形態のプローブカードを利用して行われる試験方法を説明する。本実施形態の試験方法は、ウエハに形成された各チップに対して行う試験であって、チップの入力パッドのみを用いて行う所要時間ｔの第一項目と、チップの入力パッドおよび出力パッドを用いて行う第二項目と、を有する試験を実施するための方法である。
【００３４】
第一項目としては、例えば、高電圧印加試験などのストレス印加試験や、入力端子の接続（オープン／ショート）試験、入力回路の電流測定などが該当する。所要時間ｔは、試験内容、要求性能などに応じて定められる任意の設計事項である。
【００３５】
第二項目としては、チップの機能試験などが該当する。すなわち、チップの入力パッドから入力信号を入力した後、出力パッドから出力された出力信号を受信し、受信した出力信号を期待値と比較するなどして、チップが正しく動作しているか判断する試験などが該当する。なお、第二項目は、第一項目が実施された後に実施される。例えば、第一項目として所定時間のストレス印加試験を行った後、第二項目として機能試験が実施される。
【００３６】
本実施形態の試験方法では、第一エリア１００と第二エリア２００が｛Ｌ＋（Ｌ×Ｎ）｝行Ｍ列のエリア配列を構成している場合には、プローブカードを、第二エリア２００が先頭となるよう列方向にＬ行づつ移動する。そして、移動後の各位置において、第二エリア２００に対向しているチップには、ｔ／（Ｎ＋１）の時間分だけ第一項目を実行する。また、第一エリア１００に対向しているチップには、ｔ／（Ｎ＋１）の時間分だけ第一項目を実行し、その後、第二項目を実行する。
【００３７】
すなわち、図１、２、３に示すように、第一エリア群１０１と第二エリア群２０１が列方向に連続的につながっている場合（｛Ｌ＋（Ｌ×Ｎ）｝行Ｍ列のエリア配列を構成している場合）には、第二エリア２００が先頭となるよう列方向（図中下方向）にＬ行づつ移動する。図１の場合は、図中下方向に１行づつ、図２および図３の場合は、図中下方向に２行づつ移動する。そして、移動後の各位置において、第二エリア２００に対向しているチップには、ｔ／（Ｎ＋１）の時間分だけ第一項目を実行する。また、第一エリア１００に対向しているチップには、ｔ／（Ｎ＋１）の時間分だけ第一項目を実行し、その後、第二項目を実行する。
【００３８】
また、本実施形態の試験方法は、第一エリア１００と第二エリア２００がＬ行｛Ｍ＋（Ｍ×Ｎ）｝列のエリア配列を構成している場合には、プローブカードを第二エリアが先頭となるよう行方向にＭ列づつ移動する。そして、移動後の各位置において、第二エリア２００に対向しているチップには、ｔ／（Ｎ＋１）の時間分だけ第一項目を実行する。また、第一エリア１００に対向しているチップには、ｔ／（Ｎ＋１）の時間分だけ第一項目を実行し、その後、第二項目を実行する。
【００３９】
すなわち、第一エリア群１０１と第二エリア群２０１が行方向に連続的につながっている場合（Ｌ行｛Ｍ＋（Ｍ×Ｎ）｝列のエリア配列を構成している場合）には、第二エリア２００が先頭となるよう行方向にＬ列づつ移動する。そして、移動後の各位置において、第二エリア２００に対向しているチップには、ｔ／（Ｎ＋１）の時間分だけ第一項目を実行する。また、第一エリア１００に対向しているチップには、ｔ／（Ｎ＋１）の時間分だけ第一項目を実行し、その後、第二項目を実行する。
【００４０】
このような本実施形態の試験方法によれば、以下のようにして、ウエハに形成された任意の一つのチップ（以下、「第一チップ」という）に対して試験が実行される。
【００４１】
まず、図４のフローチャート図に示すように、第一チップはプローブカードの第二エリア２００と対向する（Ｓ１００）。そして、第一チップは、第二エリア２００に配設された入力パッドと接触し、ｔ／（Ｎ＋１）の時間分だけ第一項目を実行される（Ｓ２００）。
【００４２】
その後、プローブカードは、第二エリア２００が先頭となるよう列方向にＬ行移動、または、行方向にＬ列移動する（Ｓ３００）。
【００４３】
プローブカードの移動後、第一チップはプローブカードの他の第二エリア２００または第一エリア１００と対向する（Ｓ４００）。
【００４４】
他の第二エリア２００と対向する場合には（Ｓ４００のＮＯ）、Ｓ１００に戻り、Ｓ１００〜Ｓ４００を繰り返す。
【００４５】
一方、第一エリア１００と対向する場合には（Ｓ４００のＹＥＳ）、第一チップは、第一エリア１００に配設された入力パッドおよび出力パッドと接触し、ｔ／（Ｎ＋１）の時間分だけ第一項目を実行される。この処理により、第一チップは、第一項目をｔ（第一項目の所要時間）の時間分完全に実施されたこととなる。すなわち、第一項目がストレス印加試験である場合には、試験に必要な負荷が加えられたこととなる（Ｓ５００）。その後、第一チップは、第二項目を実行される（Ｓ６００）。
【００４６】
このように、第一チップは、第一項目を（Ｎ＋１）回に分けて実行された後、第二項目を実行されることとなる。以下、図１、２、３のプローブカードを用いた場合を例にして、第一チップに対して実行される試験の流れを説明する。
【００４７】
図１のプローブカードを用いた場合、第一チップは、まず、第二エリア２００と対向し、ｔ／２の時間だけ第一項目を実行される。その後、プローブカードを図中下方向に１行移動すると、第一チップは第一エリア１００と対向する。
【００４８】
そして、第一チップは、第一エリア１００に配設された入力パッドおよび出力パッドと接触し、まず、ｔ／２の時間分だけ第一項目を実行される。これにより、第一チップは、所要時間ｔの第一項目を完全に実施されたこととなる。その後、第一チップは、第二項目を実行される。
【００４９】
図２のプローブカードを用いた場合、第一チップは、まず、第二エリア２００と対向し、ｔ／２の時間だけ第一項目を実行される。その後、プローブカードを図中下方向に２行移動すると、第一チップには第一エリア１００が対向する。
【００５０】
そして、第一チップは、第一エリア１００に配設された入力パッドおよび出力パッドと接触し、まず、ｔ／２の時間分だけ第一項目を実行される。これにより、第一チップは、所要時間ｔの第一項目を完全に実施されたこととなる。その後、第一チップは、第二項目を実行される。
【００５１】
図３のプローブカードを用いた場合、第一チップは、まず、第二エリア２００と対向し、ｔ／３の時間だけ第一項目を実行される。その後、プローブカードを図中下方向に２行移動すると、第一チップには他の第二エリア２００が対向し、ｔ／３の時間だけ第一項目を実行される。その後、プローブカードを図中下方向に２行移動すると、第一チップには第一エリア１００が対向する。
【００５２】
そして、第一チップは、第一エリア１００に配設された入力パッドおよび出力パッドと接触し、まず、ｔ／３の時間分だけ第一項目を実行される。これにより、第一チップは、所要時間ｔの第一項目を完全に実施されたこととなる。その後、第一チップは、第二項目を実行される。
【００５３】
本実施形態の試験方法によれば、試験に利用されないテスタの入力端子の数を減らすことが可能となり、テスタを効率的に利用することが可能となる。その結果、ウエハに形成されたチップに対して実行する試験の効率を向上させることができる。なお、本実施形態の試験方法の場合、所要時間ｔの第一項目を（Ｎ＋１）回に分割して実施することとなるが、第一項目がストレス印加試験の場合、トータル印加時間ｔが確保されていれば、分割印加しても試験仕様上問題はない。また、トータル印加時間ｔが同じであれば、印加回数が多い方が試験目的上好ましい場合もある。
【００５４】
次に、一般的に普及しているテスタを利用し、図１０に示すプローブカードを用いて試験を行った場合と、本実施形態の一例である図１のプローブカードを用いて試験を行った場合との試験所要時間の比較を行う。
【００５５】
＜本実施形態の一例である図１のプローブカードを用いた場合＞
【００５６】
本実施形態の一例である図１のプローブカードは、入力パッド用プローブおよび出力パッド用プローブを配設されたエリア（第一エリア１００）が２つ設けられており、２つのチップに対して同時に同様の試験が実施可能な構成となっている。また、テスタのあまった入力端子を有効活用するため、入力パッド用プローブを配設されたエリア（第二エリア２００）が２つ設けられている。
【００５７】
図５に、図１に示すプローブカードを利用して試験を行う際のプロービング順序の一例を示す。図に示すように、ウエハＷＡＦ上には、チップＣＨが面付け集積されている。説明のため、チップ配列にあわせて、行Ｎｏ．および列Ｎｏ．を付してある。
【００５８】
図中、破線矢印はプローブカードの移動方向を示し、太い破線で囲まれた複数の領域は、プロービング経路の列方向（図中縦方向）の最初と最後のプロービング位置を示している。また、良品判定の可能性のあるチップＣＨのうち、列方向の最初と最後のチップＣＨにハッチングを付している。すなわち、ハッチングを付したチップＣＨよりも列方向に外側に位置するチップＣＨは、ウエハＷＡＦのエッジに掛ってしまい良品判定の可能性のないチップＣＨであり、このようなチップＣＨに対して試験を行う必要はない。
【００５９】
ここで、図６のフローチャート図を用いて、図１のプローブカードを用い、図５に示すようなウエハに対して第一項目および第二項目からなる試験を実施する処理の流れの一例を説明する。
【００６０】
まず、図１のプローブカードおよびテスタからなる試験装置は、試験対象のウエハＷＡＦに形成されたチップＣＨの配列情報を取得する（Ｓ１０）。
【００６１】
次に、ステップＳ１０で取得したチップＣＨの配列情報を利用し、試験開始対象の列を特定する。図５の場合、列Ａ、Ｂが特定される。その後、プローブカードを最初に配置する位置を特定する。具体的には、列ＡＢ内の良品判定の可能性のあるチップＣＨの中の列方向の端のチップＣＨ（図５の場合、行Ｎｏ．の最も小さいチップＣＨ）を特定し、特定したチップＣＨに第二エリア２００が対向するようプローブカードの最初の配置位置を特定する。図５の場合、列Ｎｏ．Ｂ、行Ｎｏ．７（以下、「Ｂ７」と示す。また、他のチップＣＨについても同様に示す。）のチップＣＨに第二エリア２００（図１参照）が対向するようプローブカードの最初の配置位置を特定する。そして、特定した位置に、プローブカードを移動する（Ｓ２０）。
【００６２】
次に、第二エリア２００（図１参照）が対向するチップＣＨ［Ａ７、Ｂ７］に対して、第一項目をｔ／２の時間だけ実行する。その後、プローブカードを図中下方向に１行移動する。すると、プローブカードの第二エリア２００（図１参照）はチップＣＨ［Ａ８、Ｂ８］に対して対向し、第一エリア１００（図１参照）はチップＣＨ［Ａ７、Ｂ７］に対して対向する。そして、第二エリア２００（図１参照）に対向するチップＣＨ［Ａ８、Ｂ８］に対しては、第一項目をｔ／２の時間だけ実行する。一方、第一エリア１００（図１参照）に対向するチップＣＨ［Ａ７、Ｂ７］に対しては、第一項目をｔ／２の時間だけ実行した後、第二項目を実行する。なお、チップＣＨ［Ａ７、Ｂ７］と、チップＣＨ［Ａ８、Ｂ８］と、に対して略同一に第一項目を開始し、略同一に終了する。その後、チップＣＨ［Ａ８、Ｂ８］に対して、第二項目を実行する（Ｓ３０）。
【００６３】
その後、ステップＳ３０の処理を、対象列内の最終チップＣＨに第二項目を実行するまで繰り返す。すなわち、列ＡＢ内の良品判定の可能性のあるチップＣＨの中の列方向の端であって、開始位置と反対側の端のチップＣＨ（図５の場合、行Ｎｏ．の最も大きいチップＣＨ）に第二項目を実行するまで繰り返す。図５の場合、Ｂ３１のチップＣＨに第二項目を実行するまで繰り返す。そして、対象列内の最終チップＣＨに第二項目を実行したと判断すると、ステップＳ５０に進む（Ｓ４０のＹＥＳ）。
【００６４】
ステップＳ５０では、ウエハ内の良品判定の可能性のあるチップＣＨの中の最終チップＣＨに第二項目を実行したか判断する。すなわち、ステップＳ１０で取得したチップＣＨの配列情報を利用して特定された最終チップＣＨ（図５に示すウエハＷＥＦの場合、Ｇ３１のチップＣＨ）に第二項目を実行したか判断する（Ｓ５０）。
【００６５】
判断の結果、実行していないと判断した場合には（Ｓ５０のＮＯ）、プローブカードを行方向に２列分移動し、列ＣＤにあわせる（Ｓ６０）。そして、列ＣＤ内の良品判定の可能性のあるチップＣＨの中の列方向の端であって、現在の位置から近いチップＣＨ（図５の場合、行Ｎｏ．の最も大きいチップＣＨ）を特定し、特定したチップＣＨに第二エリア２００が対向するようプローブカードの配置位置を特定する。図５の場合、チップＣＨ［Ｃ３３、Ｄ３３］に第二エリア２００（図１参照）が対向するようプローブカードの位置を特定する。そして、特定した位置に、プローブカードを移動する（Ｓ２０）。
【００６６】
以降、前記と同様の処理を繰り返し、最終チップＣＨ（図５の場合、Ｇ３１のチップＣＨ）に第二項目を実行したと判断すると（Ｓ５０のＹＥＳ）、処理を終了する。
【００６７】
参考までに、図７に、上述した処理におけるプローブカードの配置位置の順番、および、各位置において対向するチップＣＨの列Ｎｏ．および行Ｎｏ．、および、各チップに対して実行する試験内容を記載した表を示す。かかる場合のプロービング回数は１１６回である。
【００６８】
ここで、平均プロービング時間ｔＰ＝０．１ａ、第一項目（ストレス印加試験）所要時間ｔＳ＝１０ａ、第二項目（機能試験）所要時間ｔＦ＝１ａとすると、図１に示すプローブカードを利用して試験を行う場合、第一項目（ストレス印加試験）を二回に分けて実施するので、ウエハ一枚あたりに要するトータル試験時間Ｔ＝（０．１ａ＋５ａ＋１ａ）×１１６＝７０７．６となる。
【００６９】
＜図１０のプローブカードを用いた場合＞
【００７０】
図１０のプローブカードは、入力パッド用プローブおよび出力パッド用プローブを配設されたエリアが２つ設けられており、２つのチップに対して同時に同様の試験を実施可能な構成となっている。
【００７１】
図１１に、図１０に示すプローブカードを利用して試験を行う際のプロービング順序の一例を示す。図に示すように、ウエハＷＡＦ上には、チップＣＨが面付け集積されている。説明のため、チップ配列にあわせて、行Ｎｏ．および列Ｎｏ．を付してある。
【００７２】
図中、破線矢印はプローブカードの移動方向を示し、太い破線で囲まれた領域は、プロービング経路の各列内（図中縦方向）での最初と最後のプロービング位置を示している。また、良品判定の可能性のあるチップＣＨのうち、列方向の最初と最後のチップＣＨにハッチングを付している。すなわち、ハッチングを付しているチップＣＨよりも列方向に外側に位置するチップＣＨは、ウエハＷＡＦのエッジに掛ってしまい良品判定の可能性のないチップＣＨであり、このようなチップＣＨに対して試験を行う必要はない。
【００７３】
なお、図１１に示すウエハＷＡＦは、図５に示すウエハと同じチップ配列となっている。すなわち、チップＣＨの数および良品判定の可能性のあるチップＣＨの数や、良品判定の可能性のあるチップＣＨの位置などについても同じ構成となっている。
【００７４】
図１０に示すプローブカードを用いて、図１１に示すようなプロービング順序で試験を行う場合、［Ａ１３、Ａ１４］の２つのチップＣＨに対して最初に試験を行い、［Ｈ１２、Ｈ１３］の２つのチップに対して最後に試験を行うこととなる。かかる場合のプロービング回数は１０２回である。
【００７５】
ここで、平均プロービング時間ｔＰ＝０．１ａ、第一項目（ストレス印加試験）所要時間ｔＳ＝１０ａ、第二項目（機能試験）所要時間ｔＦ＝１ａとすると、ウエハ一枚あたりに要するトータル試験時間Ｔ＝（０．１ａ＋１０ａ＋１ａ）×１０２＝１１３２．２ａとなる。
【００７６】
以上より、本実施形態の一例である図１のプローブカードを用いた場合のウエハ一枚あたりに要するトータル試験時間Ｔ（７０７．６）は、図１０のプローブカードを用いた場合のウエハ一枚あたりに要するトータル試験時間Ｔ（１１３２．２ａ）の約６２％となり、図１のプローブカードを用いた方が大幅に時間を短縮できることがわかる。
【００７７】
本実施形態のプローブカードを用いた試験方法の場合、第一エリア１００と対向するチップに対して第一項目および第二項目を行っている間に、第一エリア１００と対向するチップよりもプローブカードの移動方向前方に位置する他のチップであって第二エリア２００と対向するチップに対し、所要時間ｔの第一項目をｔ／（Ｎ＋１）の時間分だけ実行する。この分割時間ｔ／（Ｎ＋１）は第二エリアの数に応じて定められ、プローブカードの移動後、第一エリア１００が対向するチップにこの分割時間ｔ／（Ｎ＋１）だけ第一項目を実行すると、そのチップが実行された第一項目の合計時間はｔとなるよう定められる。
【００７８】
このような本実施形態のプローブカードを用いた試験方法の場合、プローブカードの移動後の各位置における試験時間は、第一項目を分割した分だけ少なくなる。具体的には、図１０に示すプローブカードなどを利用して行う試験方法、すなわち、テスタの入力端子を余しておく一般的な試験方法の場合、プローブカードの移動後の各位置における第一項目の試験時間はｔである。一方、本実施のプローブカードを用いた試験方法の場合、プローブカードの移動後の各位置における第一項目の試験時間はｔ／（Ｎ＋１）である。すなわち、本実施のプローブカードを用いた試験方法の方が、ｔ−ｔ／（Ｎ＋１）だけ少なくなる。
【００７９】
かかる前提のもと、一般的な試験方法で利用するプローブカードおよび本実施形態の試験方法で利用するプローブカードの「入力パッド用プローブおよび出力パッド用プローブを備えたエリア」の数が同じであるならば、上記例の通りプロービング回数はほぼ同等となるので、ウエハに形成されたチップに連続的に実行する試験に要する時間を、大幅に短縮することが実現される。
【００８０】
なお、本実施形態の試験方法によれば、プローブカードを図１の構成以外の構成とした場合においても、図６のフローチャート図を用いて説明した処理の流れに準じて、ウエハ上に形成された複数のチップに対して連続的に第一項目と第二項目とを有する試験を実行することができる。そして、プローブカードを図１の構成以外の構成とした場合においても、上述した優れた時間短縮効果を同様に実現することができる。
【００８１】
ここで、上述した本実施形態の試験方法は、本実施形態のプローブカードを使用し、試験対象のウエハに形成されたチップの入力パッドのみを用いて行う所要時間ｔの第一項目と、入力パッドおよび出力パッドを用いて行う第二項目と、からなる試験を、ウエハの各チップに対して行う試験を行うためのプログラムであって、第一エリア１００と第二エリア２００が｛Ｌ＋（Ｌ×Ｎ）｝行Ｍ列のエリア配列を構成している場合には、プローブカードを第二エリア２００が先頭となるよう列方向にＬ行移動し、第一エリア１００と第二エリア２００がＬ行｛Ｍ＋（Ｍ×Ｎ）｝列のエリア配列を構成している場合には、プローブカードを第二エリア２００が先頭となるよう行方向にＭ列移動する移動ステップと、移動後の位置において、第二エリア２００に対向しているチップには、ｔ／（Ｎ＋１）の時間分だけ第一項目を実行し、第一エリア１００に対向しているチップには、ｔ／（Ｎ＋１）の時間分だけ前記第一項目を実行後、前記第二項目を実行する実行ステップと、を繰り返す処理をコンピュータに実行させるためのプログラムにより実現されてもよい。
＜＜実施形態２＞＞
【００８２】
本実施形態のプローブカードは実施形態１のプローブカードを基本とし、Ｎは２以上の自然数であることを必須とする。
【００８３】
そして、本実施形態のプローブカードを利用した試験方法は、実施形態１の試験方法を基本とし、チップの入力パッドのみを用いて行う所要時間ｔの第一項目を、Ｎ回に分割して行う。そして、プローブカードの第二エリア２００と対向するチップには、第一項目をｔ／Ｎの時間だけ実施し、第一エリア１００と対向するチップには、第二項目のみを実施する。
【００８４】
なお、本実施形態の試験方法における、プローブカードの移動方向など、その他の構成については、実施形態１と同様である。よって、ここでの詳細な説明は省略する。
【００８５】
このような本実施形態の試験方法によれば、以下のようにして、ウエハに形成された任意の一つのチップ（以下、「第一チップ」という）に対して試験が実行される。
【００８６】
まず、第一チップはプローブカードの第二エリア２００と対向する。そして、第一チップは、第二エリア２００に配設された入力パッドと接触し、ｔ／Ｎの時間分だけ第一項目を実行される。
【００８７】
その後、プローブカードは、第二エリア２００が先頭となるよう列方向にＬ行移動、または、行方向にＬ列移動する。
【００８８】
プローブカードの移動後、第一チップはプローブカードの他の第二エリア２００と対向する。そして、第一チップは、第二エリア２００に配設された入力パッドと接触し、ｔ／Ｎの時間分だけ第一項目を実行される。
【００８９】
その後、プローブカードは、第二エリア２００が先頭となるよう、列方向にＬ行移動、または、行方向にＬ列移動する（前記移動と同一方向に移動）。
【００９０】
プローブカードの移動後、第一チップはプローブカードの第一エリア１００または他の第二エリア２００と対向する。
【００９１】
他の第二エリア２００と対向する場合には、再び、前記と同様にプローブカードを移動し、第一チップはｔ／Ｎの時間分だけ第一項目を実行される。その後、第一エリア１００と対向するまで繰り返される。
【００９２】
一方、第一エリア１００と対向する場合には、第一チップは、第一エリア１００に配設された入力パッドおよび出力パッドと接触し、第二項目を実行される。
【００９３】
このように、第一チップは、第一項目をＮ回に分けて実行された後、第二項目を実行されることとなる。以下、図３のプローブカード（Ｎ＝２）を用いた場合を例にして、第一チップに対して実行される試験の流れを説明する。
【００９４】
図３のプローブカードを用いた場合、第一チップは、まず、第二エリア２００と対向し、ｔ／２の時間だけ第一項目を実行される。その後、プローブカードを図中下方向に２行移動すると、第一チップには他の第二エリア２００が対向し、ｔ／２の時間だけ第一項目を実行される。これにより、第一チップは、所要時間ｔの第一項目を完全に実施されたこととなる。すなわち、第一項目がストレス印加試験である場合には、試験に必要な負荷が加えられたこととなる。
【００９５】
その後、プローブカードを図中下方向に２行移動すると、第一チップには第一エリア１００が対向する。そして、第一チップは、第一エリア１００に配設された入力パッドおよび出力パッドと接触し、第二項目を実行される。
【００９６】
本実施形態のプローブカードおよび試験方法によれば、試験に利用されないテスタの入力端子の数を減らすことが可能となり、テスタを効率的に利用することが可能となる。その結果、ウエハに形成されたチップに対して実行する試験効率を向上させることができる。また、ウエハに形成された複数のチップに対して連続的に行う試験において、優れた時間短縮効果を実現することができる。
【００９７】
ここで、上述した本実施形態の試験方法は、本実施形態のプローブカードを使用し、試験対象のウエハに形成されたチップの入力パッドのみを用いて行う所要時間ｔの第一項目と、入力パッドおよび出力パッドを用いて行う第二項目と、からなる試験を、ウエハの各チップに対して行う試験を行うためのプログラムであって、第一エリア１００と第二エリア２００が｛Ｌ＋（Ｌ×Ｎ）｝行Ｍ列のエリア配列を構成している場合には、プローブカードを第二エリア２００が先頭となるよう列方向にＬ行移動し、第一エリア１００と第二エリア２００がＬ行｛Ｍ＋（Ｍ×Ｎ）｝列のエリア配列を構成している場合には、プローブカードを第二エリア２００が先頭となるよう行方向にＭ列移動する移動ステップと、移動後の位置において、第二エリア２００に対向しているチップには、ｔ／Ｎの時間分だけ前記第一項目を実行し、第一エリア１００に対向しているチップには、第二項目を実行する実行ステップと、を繰り返す処理をコンピュータに実行させるためのプログラムにより実現されてもよい。
【符号の説明】
【００９８】
１００    第一エリア
１０１    第一エリア群
２００    第二エリア
２０１    第二エリア群
ＷＡＦ  ウエハ
ＣＨ    チップ
【図１】
2011017564.tif 000003
【図２】
2011017564.tif 000004
【図３】
2011017564.tif 000005
【図４】
2011017564.tif 000006
【図５】
2011017564.tif 000007
【図６】
2011017564.tif 000008
【図７】
2011017564.tif 000009
【図８】
2011017564.tif 000010
【図９】
2011017564.tif 000011
【図１０】
2011017564.tif 000012
【図１１】
2011017564.tif 000013