(57)【要約】【課題】  ＣＭＰ用研磨パッド表面の中心線平均表面粗さおよび研磨時の加工圧力を適正化し、半導体基板表面の研磨後の総欠陥数を減らしかつ欠陥に占めるスクラッチの割合を低減して、高い歩留まりを得ることが可能な半導体基板の研磨方法を提供すること。【解決手段】  表面の中心線平均粗さＲａが１〜３μｍであるＣＭＰ用研磨パッドに、８〜１０ｋＰａの圧力で半導体基板を押し当て加圧し、半導体基板上に形成された薄膜を化学機械的に研磨する。【選択図】  図２
2011233676.tif 000002
【特許請求の範囲】
【請求項１】
表面の中心線平均粗さＲａが１〜３μｍであるＣＭＰ用研磨パッドに、８〜１０ｋＰａの圧力で半導体基板を押し当て加圧し、この半導体基板上に形成された薄膜を化学機械的に研磨する半導体基板の研磨方法。
【請求項２】
ＣＭＰ用研磨パッドは、コンディショナー番手が＃１２０〜＃２００のコンディショナーを用いたドレッシング処理を施されている請求項１に記載の半導体基板の研磨方法。
【請求項３】
研磨が、被研磨膜とＣＭＰ用研磨パッドとの間に、研磨剤を供給しながら、被研磨膜とＣＭＰ用研磨パッドとを相対的に動かすことにより被研磨膜を研磨することで行われる請求項１又は２に記載の半導体基板の研磨方法。
【請求項４】
半導体基板が、その基板上にＣｕ配線を形成されている請求項３に記載の半導体基板の研磨方法。
【請求項５】
酸化金属溶解剤、水、砥粒、金属防食剤、金属の酸化剤を含有する研磨液を用いる請求項１〜４のいずれかに記載の半導体基板の研磨方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子製造技術に好適に使用されるＣＭＰ用研磨パッドを用いる半導体基板の研磨方法に関し、特に、層間絶縁膜、Ｃｕ配線の平坦化工程において使用される、Ｃｕ配線用ＣＭＰ用研磨パッド及びこれらＣＭＰ用研磨パッドを使用した半導体基板の研磨方法に関する。
【背景技術】
【０００２】
現在の超々大規模集積回路では、実装密度を高める傾向にあり、種々の微細加工技術が研究、開発されている。そして、デザインルールは、既にサブハーフミクロンオーダーになっている。このような厳しい微細化の要求を満足するために開発されている技術の一つにＣＭＰ（ケミカルメカニカルポリッシング）技術がある。この技術は、半導体装置の製造工程において、露光を施す層を完全に平坦化し、露光技術の負担を軽減し、歩留まりを安定させることができるため、例えば、層間絶縁膜、ＢＰＳＧ膜（ボロン、リンをドープした二酸化珪素膜）、Ｃｕ配線の平坦化、シャロートレンチ分離等を行う際に必須となる技術である。
【０００３】
従来、半導体装置の製造工程において、プラズマ−ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｅｒ  Ｄｅｐｏｓｉｔｉｏｎ，化学気相成長）、低圧−ＣＶＤ等の方法で形成される酸化珪素絶縁膜等の無機絶縁膜、メッキにより形成されたＣｕ配線を平坦化するための研磨方法としては、研磨する膜を形成した基板をＣＭＰ用研磨パッドに押し当て加圧し、研磨剤を被研磨膜とＣＭＰ用研磨パッドとの間に供給しながら、基板もしくはＣＭＰ用研磨パッドを動かして行う方法がある。
【０００４】
この際、研磨剤としてはシリカ系やアルミナ系が、ＣＭＰ用研磨パッドとしては発泡ウレタン系の研磨布が一般的に用いられている（特許文献１参照）。
【０００５】
さらに、上記発泡ウレタン系の研磨布を用いて研磨する場合、ドレッシングと呼ばれる前処理を定期的に行う必要がある。このドレッシング処理の目的は、研磨中に発生し発泡ウレタンの気孔に詰まった研磨屑を除去することや、研磨布の表面に一定以上の荒さを持たせることである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１９７４０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
層間膜やＣｕ配線を平坦化するＣＭＰ技術では、研磨後の低欠陥性能を維持すること、すなわち研磨時の欠陥を抑制し、常に安定して欠陥を少なくすることが必要である。しかしながら、研磨剤としてシリカ系やアルミナ系、ＣＭＰ用研磨パッドとして発泡ウレタン系の研磨布を用いる従来の研磨方法を無機絶縁膜や金属膜に対して適用すると、研磨後の十分な低欠陥性能が得られず、製品歩留まりが低くなってしまう。
【０００８】
また、従来のドレッシング処理ではＣＭＰ用研磨パッドの表面状態を、適切に制御しているとは言いがたく、結果として、研磨特性の不安定さを招いている。この研磨特性の不安定さを解決し、研磨後の低欠陥性能を維持するためには、ＣＭＰ用研磨パッド状態をどのようにすれば良いのか明確でなかった。
【０００９】
一方、高研磨速度の研磨剤としてシリカ系やアルミナ系の研磨剤が現在注目されており、このシリカ系、アルミナ系の研磨剤に最適な状態のＣＭＰ用研磨パッドを用いた研磨方法が望まれている。
【００１０】
近年、Ｃｕ配線層における絶縁膜としてシリコン系や有機ポリマ等のＬｏｗ−ｋ（低誘電率）材の適用が検討されている。Ｌｏｗ−ｋ材は、従来の絶縁膜材料に比べて、非常に脆弱な材料であることから、従来よりもＣＭＰの低欠陥性能を上げ、特にスクラッチ数を減らす必要がある。この問題への対策の一環として、ＣＭＰにおける加工圧力を低圧化することが行われている。
しかしながら加工圧力を低圧化することだけでは、必ずしも脆弱な材料に対して必要とされる低欠陥性能は満足することができない。この問題に対しては、従来技術で使用されている研磨剤の組成改良も行われているが、単純に組成面のアプローチのみでは、研磨特性のバランスが崩れ、研磨速度が大幅に低下してしまうという問題があった。
【００１１】
本発明は、上記に鑑みて、ＣＭＰ用研磨パッドの表面状態および研磨時の加工圧力を適正化し、半導体基板表面の研磨後の総欠陥数を減らしかつ欠陥に占めるスクラッチの割合を低減して、高い歩留まりを得ることが可能な半導体基板の研磨方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、適正な番手のコンディショナーを用いたドレッシング処理によって、ＣＭＰ用研磨パッド表面の中心線平均粗さを制御するとともに、ＣＭＰにおける加工圧力を制御することで、既存のＣＭＰ用研磨パッド、研磨剤を用いながら低欠陥特性を維持して高い歩留まりを得られる半導体基板の研磨方法である。
【００１３】
すなわち、本発明は、以下の通りである。
（１）表面の中心線平均粗さＲａが１〜３μｍであるＣＭＰ用研磨パッドに、８〜１０ｋＰａの圧力で半導体基板を押し当て加圧し、この半導体基板上に形成された薄膜を化学機械的に研磨する半導体基板の研磨方法。
【００１４】
（２）ＣＭＰ用研磨パッドは、コンディショナー番手が＃１２０〜＃２００のコンディショナーを用いたドレッシング処理を施されている（１）に記載の半導体基板の研磨方法。
【００１５】
（３）研磨が、被研磨膜とＣＭＰ用研磨パッドとの間に、研磨剤を供給しながら、被研磨膜とＣＭＰ用研磨パッドとを相対的に動かすことにより被研磨膜を研磨することで行われる（１）又は（２）に記載の半導体基板の研磨方法。
（４）半導体基板が、その基板上にＣｕ配線を形成されている（３）に記載の半導体基板の研磨方法。
【発明の効果】
【００１６】
本発明によれば、ＣＭＰ用研磨パッド表面の中心線平均表面粗さ及び研磨時の加工圧力を適正化することにより、半導体基板表面の研磨後の総欠陥数を減らしかつ欠陥に占めるスクラッチの割合を低減して、高い歩留まりを得ることが可能な半導体基板の研磨方法を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】コンディショナー番手とＣＭＰ用研磨パッド表面の中心線平均粗さＲａの関係を示す。
【図２】ＣＭＰ用研磨パッド表面の中心線平均粗さＲａと総欠陥数の関係を示す。
【図３】ＣＭＰ用研磨パッド表面の中心線平均粗さＲａと欠陥に占めるスクラッチの割合の関係を示す。
【発明を実施するための形態】
【００１８】
本発明の半導体基板の研磨方法は、表面の中心線平均粗さＲａが１〜３μｍであるＣＭＰ用研磨パッドに、８〜１０ｋＰａの圧力で半導体基板を押し当て加圧し、該半導体基板上に形成された薄膜を化学機械的に研磨するものである。なお、Ｒａは、ＪＩＳ  Ｂ  ０６０１で規定される平均粗さであり、触針式表面粗さ計などを用い測定することが可能である。
ＣＭＰ用研磨パッドの表面の中心線平均粗さＲａが１μｍ以上であれば、研磨パッド上に研磨液を保持できるため問題無く研磨を行うことができ、３μｍ以下であれば、ＣＭＰ後の欠陥数および欠陥に占めるスクラッチ数の割合が高くなり過ぎることもない。また、ＣＭＰ用研磨パッドに半導体基板を押し当てる加圧力が８ｋＰａ以上であれば、研磨速度が低下することもなく、１０ｋＰａ以下であれば、ＣＭＰ後の欠陥数および欠陥に占めるスクラッチ数の割合が高くなり過ぎることもない。
【００１９】
また、本発明の半導体基板の研磨方法に用いるＣＭＰ用研磨パッドは、コンディショナー番手が＃１２０〜＃２００のコンディショナーを用いたドレッシング処理を施されていることが好ましい。なお、コンディショナーの番手は、ＪＩＳ  Ｂ  ４１３０に規定される砥石に付着する砥粒の粒子径を示す。
コンディショナー番手が＃１２０以上であれば、ＣＭＰ用研磨パッドの表面が粗くなり過ぎることもなく、ＣＭＰ後の欠陥数および欠陥に占めるスクラッチ数の割合が高くなり過ぎることもない。コンディショナー番手が＃２００以下であれば、ＣＭＰ用研磨パッドの表面の中心線平均粗さＲａが小さくなりすぎることもなく、研磨パッド上に研磨液を保持できるため問題無く研磨を行うことができる。
【００２０】
さらに、本発明の半導体基板の研磨方法は、研磨剤を被研磨膜とＣＭＰ用研磨パッドとの間に供給しながら、被研磨膜とＣＭＰ用研磨パッドとを相対的に動かすことにより被研磨膜を研磨する。また、半導体基板上には、Ｃｕ配線が形成されていることが好ましい。
【００２１】
本発明に用いる研磨液としては、酸化金属溶解剤、水、砥粒、金属防食剤、金属の酸化剤を含有する研磨液が好ましい。
【００２２】
本発明に用いる研磨液の酸化金属溶解剤は、特に制限はないが、ギ酸、酢酸、プロピオン酸、酪酸、吉草酸、２−メチル酪酸、ｎ−ヘキサン酸、３，３−ジメチル酪酸、２−エチル酪酸、４−メチルペンタン酸、ｎ−ヘプタン酸、２−メチルヘキサン酸、ｎ−オクタン酸、２−エチルヘキサン酸、安息香酸、グリコ−ル酸、サリチル酸、グリセリン酸、シュウ酸、マロン酸、コハク酸、グルタル酸、アジピン酸、ピメリン酸、マレイン酸、フタル酸、リンゴ酸、酒石酸、クエン酸等の有機酸、これらの有機酸エステル及びこれら有機酸のアンモニウム塩等が挙げられる。また塩酸、硫酸、硝酸等の無機酸、これら無機酸のアンモニウム塩類、例えば過硫酸アンモニウム、硝酸アンモニウム、塩化アンモニウム等、クロム酸等が挙げられる。これらの中では、実用的なＣＭＰ速度を維持しつつ、エッチング速度を効果的に抑制できるという点でギ酸、マロン酸、リンゴ酸、酒石酸、クエン酸が銅、銅合金及び銅又は銅合金の酸化物から選ばれた少なくとも１種の金属層を含む積層膜に対して好適である。これらは１種類単独で、もしくは２種類以上混合して用いることができる。
【００２３】
本発明に用いる研磨液の砥粒としては、シリカ、アルミナ、ジルコニア、セリア、チタニア、炭化珪素等の無機物砥粒、ポリスチレン、ポリアクリル、ポリ塩化ビニル等の有機物砥粒のいずれでもよい。
【００２４】
本発明に用いる研磨液の金属防食剤としては、例えば、２−メルカプトベンゾチアゾ−ル、１，２，３−トリアゾ−ル、１，２，４−トリアゾ−ル、３−アミノ−１Ｈ−１，２，４−トリアゾ−ル、ベンゾトリアゾ−ル、１−ヒドロキシベンゾトリアゾ−ル、１−ジヒドロキシプロピルベンゾトリアゾ−ル、２，３−ジカルボキシプロピルベンゾトリアゾ−ル、４−ヒドロキシベンゾトリアゾ−ル、４−カルボキシル（−１Ｈ−）ベンゾトリアゾ−ル、４−カルボキシル（−１Ｈ−）ベンゾトリアゾ−ルメチルルエステル、４−カルボキシル（−１Ｈ−）ベンゾトリアゾ−ルブチルエステル、４−カルボキシル（−１Ｈ−）ベンゾトリアゾ−ルオクチルエステル、５−ヘキシルベンゾトリアゾ−ル、［１，２，３−ベンゾトリアゾリル−１−メチル］［１，２，４−トリアゾリル−１−メチル］［２−エチルヘキシル］アミン、トリルトリアゾ−ル、ナフトトリアゾ−ル、ビス［（１−ベンゾトリアゾリル）メチル］ホスホン酸等が挙げられる。
【００２５】
本発明に用いる研磨剤の金属の酸化剤としては、過酸化水素（Ｈ２Ｏ２）、硝酸、過ヨウ素酸カリウム、次亜塩素酸、オゾン水等が挙げられ、その中でも過酸化水素が特に好ましい。これらは１種類単独で、もしくは２種類以上混合して用いることができる。基体が集積回路用素子を含むシリコン基板である場合、アルカリ金属、アルカリ土類金属、ハロゲン化物などによる汚染は望ましくないので、不揮発成分を含まない酸化剤が望ましい。但し、オゾン水は組成の時間変化が激しいので過酸化水素が最も適している。但し、適用対象の基体が半導体素子を含まないガラス基板などである場合は不揮発成分を含む酸化剤であっても差し支えない。
【実施例】
【００２６】
以下、本発明を実施例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。  
（ＣＭＰ用研磨パッドの表面処理）
ＣＭＰ用研磨パッドに＃２０、＃４０、＃６０、＃１００、＃１２０、＃１４０、＃２００番手のパッドコンディショナーを用いて、荷重  ７．０  ｌｂｆ、回転数６０ｒｐｍで３０分間ドレッシング処理を行った。この処理により、パッド表面の中心線平均粗さＲａが１〜１３μｍのＣＭＰ用研磨パッドを得た。コンディショナー番手とＣＭＰ用研磨パッド表面の中心線平均粗さＲａの関係を図１に示す。
（研磨液の作製）
研磨液として、水６８９ｇ、シリカ砥粒２５０ｇ、リンゴ酸５ｇ、ベンゾトリアゾール１ｇ、過酸化水素５ｇを混合したものを準備した。
【００２７】
（実施例）
Ｃｕ配線が形成された半導体基板を準備し、キャリアーに取り付けた。上記で作製した各種平均粗さＲａを有するＣＭＰ用研磨パッドを貼り付けた定盤上に、Ｃｕ膜面を下にしてキャリアーを載せ、さらに加工圧力８ｋＰａ及び１０ｋＰａの状態で定盤上に上記の研磨液を１５０ｍｌ／ｍｉｎの速度で滴下しながら、定盤および半導体基板の付いたキャリアーを６０ｒｐｍで３分間回転させ、Ｃｕ配線で形成された基板を研磨した。研磨後の半導体基板を純水でよく洗浄後、乾燥した。光学式欠陥検査測定装置を用いて、研磨後の総欠陥数およびそのうちスクラッチ数の割合を測定した。パッド表面の中心線平均粗さＲａと総欠陥数の相対値の関係を図２に示す。欠陥数の相対値はパッド表面の中心線平均粗さＲａが１〜３μｍで低い値が得られた。尚、総欠陥数の相対値基準は、パッド表面の中心線平均粗さＲａが１μｍ、加工圧力が８ｋＰａのときの総欠陥数を１００として換算した。また、得られた総欠陥数について、その中のスクラッチ数の割合（スクラッチ数／総欠陥数×１００）を算出した。パッド表面の中心線平均粗さＲａと欠陥に占めるスクラッチの割合の関係を図３に示す。スクラッチ数の割合は、パッド表面の中心線平均粗さＲａが１〜３μｍで低い値が得られた。
【００２８】
（比較例）
実施例と同様にＣｕ配線が形成された半導体基板を準備し、キャリアーに取り付けた。上記で作製した各種平均粗さＲａを有するＣＭＰ用研磨パッドを貼り付けた定盤上にＣｕ膜面を下にしてキャリアーを載せ、さらに加工圧力を従来用いられている研磨圧力である１４ｋＰａ及び２１ｋＰａにした状態で定盤上に上記の研磨液を１５０ｍｌ／ｍｉｎの速度で滴下しながら、定盤および半導体基板の付いたキャリアーを６０ｒｐｍで３分間回転させ、Ｃｕ膜を研磨した。研磨後の半導体基板を純水でよく洗浄後、乾燥した。光学式欠陥検査測定装置を用いて、研磨後の総欠陥数およびそのうちスクラッチ数の割合を測定した。パッド表面の中心線平均粗さＲａと総欠陥数の相対値の関係を図２に示す。欠陥数の相対値はパッド表面の中心線平均粗さＲａに依存せず高い値となった。尚、総欠陥数の相対値基準は、パッド表面の中心線平均粗さＲａが１μｍ、加工圧力が８ｋＰａのときの総欠陥数を１００として換算した。また、得られた総欠陥数について、その中のスクラッチ数の割合（スクラッチ数／総欠陥数×１００）を算出した。パッド表面の中心線平均粗さＲａと欠陥に占めるスクラッチの割合の関係を図３に示す。スクラッチ数の割合は、パッド表面の中心線平均粗さに依存せず高い値となった。
【００２９】
上記したように、ＣＭＰ用研磨パッドの表面の中心線平均粗さＲａが１〜３μｍであり、かつＣＭＰ用研磨パッドに該半導体基板を押し当てる加圧力が８〜１０ｋＰａであると、ＣＭＰ後の欠陥数および欠陥に占めるスクラッチ数の割合を低くできることが判った。
【００３０】
また、図１に示したように、表面の中心線平均粗さＲａが１〜３μｍであるＣＭＰ用研磨パッドを得るためには、コンディショナー番手が＃１２０〜＃２００のコンディショナーを用いたドレッシング処理を施せばよいことが判った。
【図１】
2011233676.tif 000003
【図２】
2011233676.tif 000004
【図３】
2011233676.tif 000005