(57)【要約】【課題】データ保持部だけでなく、読出し回路にも同じようにストレスを与えることができる不揮発性メモリの試験方法及びメモリ試験装置を提供する。【解決手段】アドレス毎にデータを保持するデータ保持部と、アドレス毎に保持されているデータを読出す読出し回路と、１ページ分の内部バッファとを備えた不揮発性メモリについて、読出し回路により読出されたデータを基に、メモリ試験装置により異常の有無を試験する不揮発性メモリの試験方法であって、読出し回路により、ページ順に、１ページ内の一のアドレスに保持されているデータを順次読出していく。【選択図】図２
2011060386.tif 000002
【特許請求の範囲】
【請求項１】
アドレス毎にデータを保持するデータ保持部と、前記アドレス毎に保持されているデータを読出す読出し回路と、１ページ分の内部バッファとを備えた不揮発性メモリについて、前記読出し回路により読出されたデータを基に、メモリ試験装置により異常の有無を試験する不揮発性メモリの試験方法であって、
前記読出し回路により、ページ順に、１ページ内の一のアドレスに保持されているデータを順次読出していくことを特徴とする不揮発性メモリの試験方法。
【請求項２】
前記メモリ試験装置により、前記読出し回路により読出されたデータを加算し、前記加算の結果と予め定められた値とを照合し、前記照合の結果が不一致であった場合は前記不揮発性メモリに異常有りとして保持し、前記照合の結果が一致した場合は前記不揮発性メモリに異常無しとして保持することを特徴とする請求項１記載の不揮発性メモリの試験方法。
【請求項３】
前記読出し回路によりページ順に読出される各アドレスは、所定の規則性に従って連続したアドレスであることを特徴とする請求項１又は２記載の不揮発性メモリの試験方法。
【請求項４】
前記データの読出し、前記データの加算、前記加算の結果の照合、前記照合の結果の保持は、所定時間内において繰り返し行われることを特徴とする請求項１から３のいずれか１項に記載の不揮発性メモリの試験方法。
【請求項５】
前記照合の結果が不一致であった場合、以降に繰り返される照合の結果が一致したとしても、前記不揮発性メモリに異常有りとして保持することを特徴とする請求項１から４のいずれか１項に記載の不揮発性メモリの試験方法。
【請求項６】
アドレス毎にデータを保持するデータ保持部と、前記アドレス毎に保持されているデータを読出す読出し回路と、１ページ分の内部バッファとを備えた不揮発性メモリについて、前記読出し回路により読出されたデータを基に、メモリ試験装置により異常の有無を試験するメモリ試験装置であって、
前記読出し回路に対し、ページ順に、１ページ内の一のアドレスに保持されているデータを順次読出していくように制御することを特徴とするメモリ試験装置。
【請求項７】
前記読出し回路により読出されたデータを入力して加算し、前記加算の結果と予め定められた値とを照合し、前記照合の結果が不一致であった場合は前記不揮発性メモリに異常有りとして保持し、前記照合の結果が一致した場合は前記不揮発性メモリに異常無しとして保持することを特徴とする請求項６記載のメモリ試験装置。
【請求項８】
前記読出し回路によりページ順に読出される各アドレスは、所定の規則性に従って連続したアドレスであることを特徴とする請求項６又は７記載のメモリ試験装置。
【請求項９】
前記データの読出し、前記データの加算、前記加算の結果の照合、前記照合の結果の保持は、所定時間内において繰り返し行われることを特徴とする請求項６から８のいずれか１項に記載のメモリ試験装置。
【請求項１０】
前記照合の結果が不一致であった場合、以降に繰り返される照合の結果が一致したとしても、前記不揮発性メモリに異常有りとして保持することを特徴とする請求項６から９のいずれか１項に記載のメモリ試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリの品質を安定させるために行われる不揮発性メモリの試験方法及び試験装置に関する。
【背景技術】
【０００２】
不揮発性メモリの試験方法としては、例えば特許文献１に開示されているように、エージングテスト（エージング、エージング方法）が知られている。エージングテストは、不揮発性メモリに対して所定の条件下で長時間かけて行う試験方法の１つであり、具体的には、不揮発性メモリを連続動作させたり、高温保存したりすることで行われる。例えば、不揮発性メモリを高温状態においた上で、全アドレスのデータを連続して読出す動作を一定時間繰り返してストレスを与え、読出したデータのチェックサムによりデータ化けの有無を確認する。このようにエージングテストによって得られた結果は、不揮発性メモリの品質の安定、向上に役立てられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−１６２８００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記エージングテストのときにはデータの読出しが行われるが、ここで、そのデータ読出し動作について説明する。図１は、不揮発性メモリの構成例を示す図である。図１において、不揮発性メモリは、試験を実行するためのメモリ試験装置（図示せず）と接続されている。
【０００５】
図１において、メモリ試験装置からのアドレス信号及び制御信号により、例えばアドレス00000のデータ読出しが指示されるとする。このとき、読出し回路１１は、複数のアドレスが割り当てられたデータ保持部１２から、指定されたアドレス00000を含む１ページ分のデータ、すなわち00000,00001,00002,00003〜0000E,0000Fのデータを内部バッファ１２に読出す。その後、連続で指定されるアドレスに対しては、読出し回路１１がデータ保持部１２から読出すのではなく、内部バッファ１２にバッファリングされているデータをセレクタ１４が切り替えて、メモリ試験装置へ出力する。
【０００６】
このようなデータ読出し動作では、データ保持部１２の全てのアドレスが指定されたとしても、読出し回路１１が動作するのは、１ページにつき１回だけであった。よって、データ保持部１２に対する試験としては十分であるが、読出し回路１１に対しては十分なストレスを与えることができないため、読出し回路１１に対する試験としては不十分であった。
【０００７】
なお、特許文献１の発明では、一旦読出したデータを読出し元のアドレスへ書き込み、再度そのデータを読出すことを繰り返すことにより、ストレスを与えるようにしている。しかし、上記読み書きの繰り返しによりストレスがかかるのはデータ保持部であり、読出し回路ではない。よって、特許文献１の発明も、読出し回路に対する試験としては不十分であると言える。
【０００８】
本発明は、上記事情に鑑みてなされたものであり、データ保持部だけでなく、読出し回路にも同じようにストレスを与えることができる不揮発性メモリの試験方法及びメモリ試験装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
かかる目的を達成するために、本発明の不揮発性メモリの試験方法は、アドレス毎にデータを保持するデータ保持部と、アドレス毎に保持されているデータを読出す読出し回路と、１ページ分の内部バッファとを備えた不揮発性メモリについて、読出し回路により読出されたデータを基に、メモリ試験装置により異常の有無を試験する不揮発性メモリの試験方法であって、読出し回路により、ページ順に、１ページ内の一のアドレスに保持されているデータを順次読出していくことを特徴とする。
【００１０】
本発明のメモリ試験装置は、アドレス毎にデータを保持するデータ保持部と、アドレス毎に保持されているデータを読出す読出し回路と、１ページ分の内部バッファとを備えた不揮発性メモリについて、読出し回路により読出されたデータを基に、メモリ試験装置により異常の有無を試験するメモリ試験装置であって、読出し回路に対し、ページ順に、１ページ内の一のアドレスに保持されているデータを順次読出していくように制御することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、データ保持部だけでなく、読出し回路にも同じようにストレスを与えることができる不揮発性メモリの試験方法及びメモリ試験装置を提供することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る不揮発性メモリの構成の一例を示す図である。
【図２】本発明の一実施形態に係る不揮発性メモリのデータ読出し動作の一例を示す図である。
【図３】本発明の一実施形態に係る不揮発性メモリの試験方法の動作の一例を示すフローチャートである。
【図４】本発明の一実施形態に係るメモリ試験装置の構成の一例を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明を実施するための形態（実施形態）について添付図面を参照して詳細に説明する。
【００１４】
図１は、本実施形態の不揮発性メモリの試験方法において、試験（例としてエージングテスト）の対象となる不揮発性メモリの構成を示す図である。図１に示す不揮発性メモリは、図示しない本実施形態のメモリ試験装置と接続される。本実施形態のメモリ試験装置については後述する。
【００１５】
図１に示すように、不揮発性メモリは、読出し回路１１、データ保持部１２、内部バッファ１３、セレクタ１４を備える。
【００１６】
読出し回路１１は、メモリ試験装置からのアドレス信号と制御信号に基づいて、データ保持部１２に保持されているデータの読出しを行う。アドレス信号では、読出し対象のアドレスが指定される。制御信号では、読出し回路１１が行うべき読出し動作が指定される。本実施形態の読出し動作については後述する。読出し回路１１によって読出されたデータ（読出しデータ）は、内部バッファ１３及びセレクタ１４を介してメモリ試験装置へ出力される。
【００１７】
データ保持部１２は、所定のデータを保持する領域である。データ保持部１２は、図１に示すように、複数のアドレス（番地）が割り当てられており、それらアドレス毎にデータが保持されている。本実施形態では、予め所定のデータが各アドレスに書き込まれ、保持されているとする。データ保持部１２は、縦がページ数毎、横が１ページ内のアドレス数毎に分割されている。図１の例では、ページ数が６５５３６（１６進数で10000H）、１ページ内のアドレス数が１６（１６進数で10H）となっている。図１において、例えば、１ページ目は、アドレス00000,00001,00002,00003〜0000E,0000Fとなり、２ページ目は、１ページの上段すなわち00010,00011,00012,00013〜0001E,0001Fとなり、１６ページ目は、最上段のFFFF0,FFFF1,FFFF2,FFFF3〜FFFFE,FFFFFとなる。
【００１８】
内部バッファ１３は、データ保持部１２から読出されたデータを一時格納する。セレクタ１４は、内部バッファ１３にバッファリングされた読出しデータをメモリ試験装置へ出力する。
【００１９】
次に、図１のメモリ構成における本実施形態のデータ読出し動作について、図２を参照しながら説明する。
【００２０】
本実施形態は、上述したような、ページ毎に、１ページ内の全てのアドレスに保持されているデータを一度に読み出していく動作ではなく、所定の１ページにおいて１つのアドレスに保持されているデータを読出したら、次のページにおいて１つのアドレスに保持されているデータを読出していくというように、ページ毎に、１ページ内の一のアドレスに保持されているデータを読出していく動作である。以下、図２を用いて具体的に説明する。
【００２１】
例えば、アドレス信号でアドレス00000が指定されたとする。読出し回路１１は、１回目の読出しとして、１ページ目のアドレス00000に保持されているデータを読出す（ここから１周目の読出しがスタートする）。このとき、内部ではアドレス00000を含む１ページ分の１６個のデータが内部バッファ１３に格納され、セレクタ１４を介してアドレス00000のデータのみが読み出される（以下、同様）。次に、読出し回路１１は、２回目の読出しとして２ページ目のアドレス00010に保持されているデータを読出し、３回目の読出しとして３ページ目のアドレス00020に保持されているデータを読出す。その後も同様に読出しが続けられる。このように、ページ順に、ページ内の一のアドレスに保持されているデータが順次読出されていく。本実施形態では全ページ数が６５５３６であるので、６５５３６回目の読出しとして、６５５３６ページ目のアドレスFFFF0に保持されているデータが読出されると、１周目の読出しが終了し、再び１ページ目の読出しに戻る。そして、２周目の読出しがスタートする。なお、図２では、読出し順序を左から右へ横に進むように図示しており、図１では、読出し順序が最下段（アドレス00000）から最上段（アドレスFFFF0）へ縦に進むことになるが、同じことを意味している。
【００２２】
２周目の読出しがスタートすると、読出し回路１１は、１回目の読出しとして、１ページ目のアドレス00001に保持されているデータを読出す。その後、読出し回路１１は、１周目のときと同じように、２回目の読出しとして２ページ目のアドレス00011に保持されているデータを読出し、３回目の読出しとして３ページ目のアドレス0002１に保持されているデータを読出す。その後も同様に読出しが続けられていき、６５５３６回目の読出しとして、６５５３６ページ目のアドレスFFFF1に保持されているデータが読出されると、２周目の読出しが終了し、再び１ページ目の読出しに戻る。そして、３周目の読出しがスタートする。
【００２３】
このようにして、３周目以降も上記同様に１回目〜６５５３６回目までの読出しが行われる。本実施形態では１ページ内のアドレス数が全部で１６であり、周の数は、これと同じ数となる。すなわち、本実施形態における周の数は、全部で１６周となる。その間に読出されたデータをメモリ試験装置で全て加算していき、チェックサム（総和）が予め定められた値と一致するかで良否を判定する（この判定動作については後述する）。よって、１６周目の６５５３６回目の読出しが終了すると１周目の読出しに戻り、再び１周目の読出しが１回目からスタートする。このとき、加算した値はクリアされる。
【００２４】
なお、上記説明では、図１において、所定のページにおいて読出される一のアドレスは、その前のページ（所定のページの１ページ前）で読出された一のアドレスの真上に位置するアドレスとした。例えば、図１において１周目の読出しを例とすると、２ページ目において読出されるアドレスは、１ページ目で読出されたアドレス00000の真上（上段）にある00010となる。同様に、３ページ目において読出されるアドレスは、２ページ目で読出されたアドレス00010の真上にある00020となる。ただし、この読出し順序は一例であり、これに限定されるものではない。順次読出されるアドレスは、必ずしも一列に並んでなくてもよい。例えば、所定のページにおいて読出される一のアドレスは、その前のページで読出された一のアドレスの右斜め上に位置するアドレスとしてもよい。その場合、例えば、図１において１周目の読出しを例とすると、２ページ目において読出されるアドレスは、１ページ目で読出されたアドレス00000の右斜め上にある00011となる。同様に、３ページ目において読出されるアドレスは、２ページ目で読出されたアドレス00011の右斜め上にある00022となる。このように、読出し回路１１により読出される各アドレスは所定の規則性に従って連続したアドレスであり、ページ順に、１ページ内のアドレスの１つが順次読出されていけばよい。
【００２５】
図２に示すデータ読出し後の動作例について説明する。例えば１周目の１回目の読出しを例とする。アドレス00000が指定されると、１ページ内の１６個のデータが内部バッファ１３にバッファリングされる。そして、内部バッファ１３にバッファリングされたデータのうち、アドレス指定されたアドレス00000の読出しデータ１個が、セレクタ１３を介してメモリ試験装置へ出力される。２回目以降の動作も同様である。このように、読出しデータは、ページ毎にバッファリングされ、アドレス指定されたデータが１つずつメモリ試験装置へ出力される。なお、読出される全データは、６５５３６ページ×１６周分となる。
【００２６】
次に、図４を参照しながら、本実施形態のメモリ試験装置（ＲＯＭ（Read Only Memory）エージング装置）の構成について説明する。
【００２７】
本実施形態のメモリ試験装置は、図４に示すように、１つのメイン基板３と、複数のサブ基板２ａ、２ｂとを有する。図４の例では、サブ基板を２つとしたが、数はこれに限られない。１つのサブ基板には複数のＲＯＭ基板が接続される。ＲＯＭ基板は、試験対象の不揮発性メモリの一例であり、図４の例では、１ａと１ｂ、１ｃと１ｄでそれぞれ一組としているが、数や組合せはこれに限定されない。図４では、例として、サブ基板２ａにＲＯＭ基板が１ａ及び１ｂが接続され、サブ基板２ｂにＲＯＭ基板が１ｃ及び１ｄが接続されている。
【００２８】
サブ基板２ａ、２ｂは、メイン基板３から出力されるアドレス信号及び制御信号ｘを、自身に接続されるＲＯＭ基板分（本例では２つ分）だけ分岐する。
【００２９】
メイン基板３は、ジャンパ３１、ロータリーＳＷ（スイッチ）３２、１つのアドレス生成ＰＬＤ（Programmable Logic Device）３３、複数のデータ照合ＰＬＤ３４ａ、３４ｂ、ステータスＬＥＤ（Light Emitting Diode）３５を有する。図４の例では、サブ基板２ａ、２ｂに対応して、データ照合ＰＬＤ３４ａ、３４ｂが備えられている。このように、データ照合ＰＬＤは、サブ基板の数分（本例では２つ分）備えられる。
【００３０】
アドレス生成ＰＬＤ３３は、ジャンパ３１にて設定された値（ＲＯＭ基板の容量）分のアドレスを生成し、アドレス信号を出力する。ＲＯＭ基板の容量は、例えば、４Ｇ、８Ｇ、１６Ｇbitが挙げられる。また、アドレス生成ＰＬＤ３３は、上記アドレス信号とともに、制御信号も出力する。この制御信号は、上記図２で説明したデータ読出し動作を読出し回路１１に実行させるための信号である。図４の例では、アドレス生成ＰＬＤ３３から出力されるアドレス信号及び制御信号をｘとして示している。ｘは、サブ基板の数分（本例では２つ分）分岐する。
【００３１】
また、アドレス生成ＰＬＤ３３は、ロータリーＳＷ３２にて設定されたＲＯＭ基板のチェックサム値（チェックサム設定値）を、データ照合ＰＬＤ３４ａの１６bit比較回路３４２へ転送する。
【００３２】
データ照合ＰＬＤ３４ａ、３４ｂは、複数の加算器３４１ａ、３４１ｂと、１６bit比較回路３４２とを有する（図４では便宜上、３４ａの方だけ図示している）。
【００３３】
加算器３４１ａ、３４１ｂには、ＲＯＭ基板から読出されたデータ（読出しデータ）ｙがそれぞれ入力される。図４の例では、加算器３４１ａにはＲＯＭ基板１ｂの読出しデータが入力され、加算器３４１ｂにはＲＯＭ基板１ａの読出しデータが入力される。各加算器３４１ａ、３４１ｂは、読出しデータが入力される度に加算を行い、チェックサム値を算出する。各チェックサム値は、それぞれ１６bit比較回路３４２へ出力される。
【００３４】
１６bit比較回路３４２は、全てのデータの加算が終わったときに、予めアドレス生成ＰＬＤ３３から入力されたチェックサム設定値と、加算器３４１ａ、３４１ｂから入力された各チェックサム値とをそれぞれ比較照合する。そして、１６bit比較回路３４２は、照合結果を示す信号ｚをステータスＬＥＤ３５へ出力する。
【００３５】
ステータスＬＥＤ３５は、１６bit比較回路３４２から入力された信号ｚを基に、照合結果を表示する。例えば、照合結果が一致した場合には、正常動作である（異常無し）として、緑色のＬＥＤを点滅させ、一方で照合結果が一致しなかった場合には、チェックサム値がＮＧである（異常有り）として、赤色のＬＥＤを点灯させる。なお、ステータスＬＥＤ３５は、接続可能なＲＯＭ基板の枚数分（本例では４つ分）備えられる。
【００３６】
なお、図４の例では、１６bit比較回路３４２における照合結果を、ステータスＬＥＤ３５を用いて装置外部へ表示するようにしたが、装置内にメモリを備えるようにし、データとしてそのメモリに記憶するようにしてもよい。
【００３７】
次に、図３を参照しながら、本実施形態のメモリ試験装置が不揮発性メモリの試験を行うときの動作（本実施形態の不揮発性メモリの試験方法）について説明する。
【００３８】
メモリ試験装置に対して試験対象の不揮発性メモリが接続されると、メモリ試験装置は、アドレス生成ＰＬＤ３３において、ページ数のカウンタｍを１、周回のカウンタｎを１、加算器３４１ｂをクリアし（ステップＳ１）、アドレス信号と制御信号を不揮発性メモリに出力する（ステップＳ２）。ここでは例として、アドレス00000が指定され、そのアドレスを起点として図２に示すデータ読出し動作を実行するように指定される。
【００３９】
不揮発性メモリは、読出し回路１１において、入力された上記アドレス信号及び制御信号に従って、データ読出し動作を開始する（ステップＳ３）。例えば、読出し回路１１は、アドレス信号で指定されたアドレス00000のデータ読出しを行う。読出されたデータは、内部バッファ１３でバッファリングされた後、メモリ試験装置へ出力される。
【００４０】
メモリ試験装置は、例えばデータ照合ＰＬＤ３４ａの加算器３４１ａにおいて、入力した１周目の１回目分の読出しデータ（アドレス00000のデータ）を、これまでに保持しておいた読出しデータに加算し、チェックサム値を算出する（ステップＳ４）。ここでは、入力した読出しデータは１周目の１回目分であるので、それまでに保持しておいた読出しデータは存在しないため、加算器の値はアドレス00000のデータと一致し、その値をチェックサム値として保持する。
【００４１】
メモリ試験装置は、例えばアドレス生成ＰＬＤ３３において、入力した読出しデータを基に、全てのページ数分の読出しが終了したかどうかを判断する（ステップＳ５）。上述したようにぺージ数は全部で６５５３６ページあるので、１周当たりの読出し回数は６５５３６回となる。ここでは、入力した読出しデータは１回目分（１ページ目分）であるので（ステップＳ５／ＹＥＳ）、１周目の読出しが続行される。次に、１周目の２回目の読出しアドレスが指定され（ステップＳ６）、そのアドレス信号と制御信号が出力される（ステップＳ２）。
【００４２】
不揮発性メモリでは、アドレス信号と制御信号に基づいて、２回目のデータ読出しが開始される（ステップＳ３）。２回目分の読出しデータは、内部バッファ１３でバッファリングされた後、メモリ試験装置へ出力される。
【００４３】
メモリ試験装置は、例えばデータ照合ＰＬＤ３４ａの加算器３４１ａにおいて、入力した２回目分の読出しデータを、これまでに保持しておいた読出しデータに加算する（ステップＳ４）。ここでは、予め保持しておいた１回目分の読出しデータに２回目の読出しデータを加算し、その合計をチェックサム値とし、次の入力があるまで保持する。
【００４４】
メモリ試験装置は、例えばアドレス生成ＰＬＤ３３において、入力した読出しデータを基に、全てのページ数分の読出しが終了したかどうかを判断する（ステップＳ５）。ここでは、入力した読出しデータは２回目分（２ページ目分）であるので（ステップＳ５／ＹＥＳ）、１周目の読出しが続行される。次に、１周目の３回目の読出しアドレスが指定され（ステップＳ６）、そのアドレス信号と制御信号が出力される（ステップＳ２）。
【００４５】
不揮発性メモリでは、アドレス信号と制御信号に基づいて、３回目のデータ読出しが開始される（ステップＳ３）。このようにして、３〜６５５３６回目まで上記同様に動作が行われるが、それらの説明は省略する。１周目の最後の読出しである、６５５３６回目分のデータ読出しの場合は、ステップＳ５の判断において、当該周回（１周目）における最後の読出しであると判断される（ステップＳ５／ＮＯ）。
【００４６】
次に、メモリ試験装置は、例えばアドレス生成ＰＬＤ３３において、全ての周回分の読出しが終了したかどうかを判断する（ステップＳ７）。上述したように周回数は１ページ内のアドレス数であるので、周回数は１６周となる。ここでは、１周目であるので（ステップＳ７／ＹＥＳ）、次の２周目の読出しが開始される。次に、周回数は２周目に指定され、かつ、読出しページ数は１回目に指定され（ステップＳ８）、そのアドレス信号と制御信号が出力される（ステップＳ２）。
【００４７】
その後は、２周目の１〜６５５３６回目まで上述した１周目の動作と同様に行われるが、それらの説明は省略する。また、周回数も、２〜１６周まで上記同様に動作が行われるが、それらの説明は省略する。１６周目のデータ読み出しの場合は、ステップＳ７の判断において、最終周の読出しであると判断される（ステップＳ７／ＮＯ）。
【００４８】
次に、メモリ試験装置は、１６bit比較回路３４２において、これまでの全ての読出しデータ（６５５３６回×１６周分のデータ）を合計したチェックサム値と、予め定められた値（チェックサム設定値）とが一致するか否かを照合する（ステップＳ９）。
【００４９】
次に、メモリ試験装置は、ステータスＬＥＤ３５において、照合結果を保持する（ステップＳ１０）。例えば、照合の結果、上記２つの値が一致した場合は「異常無し」として保持し、上記２つの値が一致しなかった場合は「異常有り」として保持する。その後は、再び１周目分のデータ読出しが開始される（ステップＳ１）。なお、そのデータ読出しは、１６bit比較回路３４２において、これまでに加算されたチェックサム値がクリアされてから（ステップＳ１）、開始される。
【００５０】
以上説明したステップＳ１〜Ｓ１０の動作は、所定の時間内において繰り返し実行される。
【００５１】
なお、上記説明では、ステップＳ９における照合結果を保持する例として、図４で説明したステータスＬＥＤを用いた表示を挙げたが、その他の例であってもよい。例えば、メモリ試験装置内に設けられたメモリに、照合結果を示すデータを記憶するようにしてもよい。
【００５２】
また、ステップＳ９で「異常有り」という照合結果が出た場合、以降の繰り返し動作の中で「異常無し」という照合結果が出たとしても、保持しておく結果は「異常有り」に固定するようにしてもよい。
【００５３】
以上説明したように、本実施形態によれば、ページ順に、１ページ内のアドレスに保持されるデータを１つずつ読出していくことによって、データ保持部だけでなく、読出し回路にも同程度のストレスを与えた状態で試験を行うことができる。昨今は、読出し回路における初期故障を検出することも重要視され始めているので、本実施形態により行われる試験は、非常に有益となる。
【００５４】
以上、本発明の実施形態について説明したが、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変形が可能である。
【００５５】
例えば、上述した実施形態における動作は、ハードウェア、または、ソフトウェア、あるいは、両者の複合構成によって実行することも可能である。
【００５６】
ソフトウェアによる処理を実行する場合には、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれているコンピュータ内のメモリにインストールして実行させてもよい。あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させてもよい。
【００５７】
例えば、プログラムは、記録媒体としてのハードディスクやＲＯＭ（Read Only Memory）に予め記録しておくことが可能である。あるいは、プログラムは、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory），ＭＯ（Magneto optical）ディスク，ＤＶＤ（Digital Versatile Disc）、磁気ディスク、半導体メモリなどのリムーバブル記録媒体に、一時的、あるいは、永続的に格納（記録）しておくことが可能である。このようなリムーバブル記録媒体は、いわゆるパッケージソフトウエアとして提供することが可能である。
【００５８】
なお、プログラムは、上述したようなリムーバブル記録媒体からコンピュータにインストールする他、ダウンロードサイトから、コンピュータに無線転送してもよい。または、ＬＡＮ（Local Area Network）、インターネットといったネットワークを介して、コンピュータに有線で転送してもよい。コンピュータでは、転送されてきたプログラムを受信し、内蔵するハードディスク等の記録媒体にインストールすることが可能である。
【００５９】
また、上記実施形態で説明した処理動作に従って時系列的に実行されるのみならず、処理を実行する装置の処理能力、あるいは、必要に応じて並列的にあるいは個別に実行するように構築することも可能である。
【産業上の利用可能性】
【００６０】
本発明は、メモリに記憶されているデータを読出すための装置・機器、システム、方法、プログラム等に適用できる。
【符号の説明】
【００６１】
１ａ、１ｂ、１ｃ、１ｄ    ＲＯＭ基板
２ａ、２ｂ    サブ基板
３    メイン基板
１１    読出し回路
１２    データ保持部
１３    内部バッファ
１４    セレクタ
３１    ジャンパ
３２    ロータリーＳＷ
３３    アドレス生成ＰＬＤ
３４ａ、３４ｂ    データ照合ＰＬＤ
３５    ステータスＬＥＤ
３４１ａ、３４１ｂ    加算器
３４２    １６bit比較回路
【図１】
2011060386.tif 000003
【図２】
2011060386.tif 000004
【図３】
2011060386.tif 000005
【図４】
2011060386.tif 000006