(57)【要約】【課題】ノイズの混入に起因する精度の低下を抑制することが可能なセンサ装置を提供する。【解決手段】このサーモセンサ１００（センサ装置）は、ｎ型シリコン基板１１の上方に配置され、熱（赤外線）を測定することにより電子を供給する電荷供給部４８と、ｎ型シリコン基板１１の表面に形成され、電子が電荷供給部４８から供給されるｎ型ウェル領域１５と、ｎ型ウェル領域１５の電子が供給される領域の周辺近傍の表面に形成されるｐ＋拡散層１７とを備え、ｐ＋拡散層１７の下方に電子を転送するための埋込みチャネル領域が設けられている。【選択図】図２
2011158299.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上方または下方に配置され、測定対象を測定することにより信号電荷を供給する電荷供給部と、
前記半導体基板の表面に形成され、信号電荷が前記電荷供給部から供給される第１導電型の第１不純物領域と、
少なくとも前記第１不純物領域の信号電荷が供給される領域の周辺近傍の表面に形成される第２導電型の第２不純物領域とを備え、
前記第２不純物領域の下方に信号電荷を転送するための埋込みチャネル領域が設けられている、センサ装置。
【請求項２】
前記半導体基板の表面上に形成されるゲート電極をさらに備え、
前記第２不純物領域は、前記領域と前記ゲート電極との間の前記第１不純物領域の表面に形成されており、
前記埋込みチャネル領域は、前記領域と前記ゲート電極との間の前記第２不純物領域の下方に形成されている、請求項１に記載のセンサ装置。
【請求項３】
前記領域の表面に形成され、前記第１不純物領域の不純物濃度よりも大きい不純物濃度を有する第１導電型の第３不純物領域をさらに備え、
前記電荷供給部から供給される信号電荷は、前記第３不純物領域を介して前記第１不純物領域に供給されるように構成されている、請求項１または２に記載のセンサ装置。
【請求項４】
前記第３不純物領域と接触するように設けられ、前記電荷供給部から信号電荷を供給するための接続配線をさらに備える、請求項３に記載のセンサ装置。
【請求項５】
前記第１不純物領域は、ｎ型の不純物領域を含むとともに、前記第２不純物領域は、ｐ型の不純物領域を含み、
前記ｐ型の前記第２不純物領域は、正孔を供給可能な所定の電位に固定されている、請求項１〜４のいずれか１項に記載のセンサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ装置に関し、特に、電荷供給部から信号電荷が供給される不純物領域を備えるセンサ装置に関する。
【背景技術】
【０００２】
従来、電荷供給部から信号電荷が供給される不純物領域を備えるセンサ装置が知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、シリコン基板の表面に形成されるＭＯＳトランジスタと、ＭＯＳトランジスタと隣接するようにシリコン基板の表面上に形成される対向電極と、対向電極と所定の間隔を隔ててシリコン基板の上方に配置され、ＭＯＳトランジスタのドレイン（不純物領域）に引出し電極を介して接続される板状電極（電荷供給部）とを備える静電容量型赤外線センサ（センサ装置）が開示されている。上記特許文献１に開示された静電容量型赤外線センサの板状電極は、熱膨張率の異なる２つの金属層（バイメタル）から構成されており、板状電極が熱（赤外線）を検知して湾曲することにより、板状電極と対向電極との間の静電容量が変化するように構成されている。なお、ＭＯＳトランジスタのソースには、５Ｖの電圧が印加されているとともに、板状電極は、接地されている。そして、板状電極と対向電極との間の静電容量が変化した後、ＭＯＳトランジスタをオン状態にすることにより、静電容量の変化分に相当する電荷が、ＭＯＳトランジスタのソースからドレインを介して板状電極に移動する。この電荷の移動を電圧値または電流値として測定することにより、熱（赤外線）の変化が検出される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３２２９９８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に開示された静電容量型赤外線センサ（センサ装置）では、シリコン基板の表面に形成されるＭＯＳトランジスタのドレイン（不純物領域）を介して電荷が板状電極に移動するように構成されているため、ドレインの表面近傍の界面準位において発生した暗電流（ノイズ）が、板状電極に移動する電荷に混入してしまうという不都合がある。このため、センサ装置の精度が悪くなるという問題点がある。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、ノイズの混入に起因する精度の低下を抑制することが可能なセンサ装置を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、この発明の一の局面におけるセンサ装置は、半導体基板の上方または下方に配置され、測定対象を測定することにより信号電荷を供給する電荷供給部と、半導体基板の表面に形成され、信号電荷が電荷供給部から供給される第１導電型の第１不純物領域と、少なくとも第１不純物領域の信号電荷が供給される領域の周辺近傍の表面に形成される第２導電型の第２不純物領域とを備え、第２不純物領域の下方に信号電荷を転送するための埋込みチャネル領域が設けられている。
【発明の効果】
【０００８】
上記の構成により、ノイズの混入に起因する精度の低下を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態によるサーモセンサの平面図である。
【図２】本発明の第１実施形態によるサーモセンサの断面図である。
【図３】本発明の第１実施形態によるサーモセンサの回路図である。
【図４】本発明の第１実施形態によるサーモセンサの動作を説明するための断面図である。
【図５】本発明の第１実施形態によるサーモセンサの転送動作を説明するための図である。
【図６】本発明の第１実施形態によるサーモセンサの増倍動作を説明するための図である。
【図７】本発明の第１実施形態によるサーモセンサの電荷供給部の製造プロセスのＮｉ層を形成する工程を説明するための図である。
【図８】本発明の第１実施形態によるサーモセンサの電荷供給部の製造プロセスのレジストを形成する工程を説明するための図である。
【図９】本発明の第１実施形態によるサーモセンサの製造プロセスのエッチング工程を説明するための図である。
【図１０】本発明の第１実施形態によるサーモセンサの製造プロセスのシリコン酸化膜を形成する工程を説明するための図である。
【図１１】本発明の第１実施形態によるサーモセンサの製造プロセスのレジストを形成する工程を説明するための図である。
【図１２】本発明の第１実施形態によるサーモセンサの製造プロセスのエッチング工程を説明するための図である。
【図１３】本発明の第１実施形態によるサーモセンサの製造プロセスの導電層およびシリコン窒化膜を形成する工程を説明するための図である。
【図１４】本発明の第１実施形態によるサーモセンサの製造プロセスのレジストを形成する工程を説明するための図である。
【図１５】本発明の第１実施形態によるサーモセンサの製造プロセスのエッチング工程を説明するための図である。
【図１６】本発明の第１実施形態によるサーモセンサの製造プロセスのレジストを形成する工程を説明するための図である。
【図１７】本発明の第１実施形態によるサーモセンサの製造プロセスのエッチング工程を説明するための図である。
【図１８】本発明の第２実施形態によるサーモセンサの断面図である。
【図１９】本発明の第３実施形態によるサーモセンサの平面図である。
【図２０】図１９の２００−２００線に沿った断面図である。
【図２１】本発明の第４実施形態によるサーモセンサの容量部の平面図である。
【図２２】本発明の第５実施形態によるサーモセンサの容量部の平面図である。
【図２３】図２２の３００−３００線に沿った断面図である。
【図２４】本発明の第１〜第５実施形態の変形例によるサーモセンサの断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を図面に基づいて説明する。
【００１１】
（第１実施形態）
図１〜図３を参照して、本発明の第１実施形態による熱（赤外線）を検知するサーモセンサ１００の構成について説明する。なお、赤外線は、可視光の赤の波長（約６２０ｎｍ以上約７５０ｎｍ以下）よりも長い波長を有する。また、第１実施形態では、本発明のセンサ装置をサーモセンサ１００に適用した例について説明する。
【００１２】
図１に示すように、サーモセンサ１００は、マトリクス状（行列状）に配置された複数のサーモセンサ部１を含むセンサ領域２と、センサ領域２の周辺に形成された周辺論理回路領域３と、入出力部４とを備えている。
【００１３】
図２に示すように、サーモセンサ部１では、ｎ型シリコン基板１１の表面上に形成されたｐ型ウェル領域１２の表面に、各サーモセンサ部１をそれぞれ分離するための素子分離領域１３が形成されている。また、ｐ型ウェル領域１２の表面には、ｎ−型不純物領域からなる転送チャネル１４が形成されている。なお、ｎ型シリコン基板１１は、本発明の「半導体基板」の一例である。
【００１４】
また、転送チャネル１４の一方側に隣接するように、ｎ型ウェル領域１５が形成されている。また、ｎ型ウェル領域１５のｎ型シリコン基板１１の表面からの深さは、転送チャネル１４のｎ型シリコン基板１１の表面からの深さよりも大きい。また、ｎ型ウェル領域１５の表面には、約１×１０１９ｃｍ−３以上約１×１０２０ｃｍ−３以下の不純物濃度を有するｎ型のｎ＋拡散層１６が形成されている。ここで、第１実施形態では、ｎ＋拡散層１６の周囲を取り囲むように、約１×１０１７ｃｍ−３以上約１×１０１８ｃｍ−３以下の不純物濃度を有するｐ型のｐ＋拡散層１７が形成されている。また、ｐ＋拡散層１７は、後述する転送ゲート電極２２とｎ＋拡散層１６との間に形成されている。また、ｐ＋拡散層１７は、素子分離領域１３とｎ＋拡散層１６との間にも形成されている。なお、ｐ＋拡散層１７の下方（ｎ型ウェル領域１５とｐ＋拡散層１７との境界近傍）には、埋込みチャネル領域が形成されており、後述する電荷供給部４８から供給される電子が、ｎ＋拡散層１６、埋込みチャネル領域を介して、転送チャネル１４に転送されるように構成されている。また、ｎ型ウェル領域１５は、本発明の「第１不純物領域」の一例である。また、ｎ＋拡散層１６およびｐ＋拡散層１７は、それぞれ、本発明の「第３不純物領域」および「第２不純物領域」の一例である。
【００１５】
また、ｐ＋拡散層１７のｎ型シリコン基板１１の表面からの深さは、約０．１μｍ以上約０．１５μｍ以下である。また、ｎ＋拡散層１６のｎ型シリコン基板１１の表面からの深さは、ｐ＋拡散層１７のｎ型シリコン基板１１の表面からの深さ（約０．１μｍ以上約０．１５μｍ以下）よりも小さくなるように形成されている。また、ｐ＋拡散層１７は、ｐ＋拡散層１７に正孔が供給可能なように接地（ＧＮＤ）されている。
【００１６】
また、転送チャネル１４の他方側に隣接するように、ｎ型不純物領域からなるフローティングディフュージョン領域（ＦＤ領域）１８が形成されている。また、ＦＤ領域１８と所定の間隔を隔てて、リセットドレイン領域（ＲＤ領域）１９が形成されている。
【００１７】
また、転送チャネル１４の表面上からＦＤ領域１８の表面上までに対応するｐ型ウェル領域１２の表面上には、シリコン（Ｓｉ）基板の表面を熱酸化することにより形成されたシリコン熱酸化膜（ＳｉＯ２膜）からなる絶縁膜２０が形成されている。絶縁膜２０は、約６０ｎｍの厚みｔ１を有する。また、ＦＤ領域１８の表面上からＲＤ領域１９の表面上までに対応するｐ型ウェル領域１２の表面上には、絶縁膜２０よりも小さい約７ｎｍ以下の厚みｔ２を有する絶縁膜２１が形成されている。
【００１８】
絶縁膜２０の表面上には、転送ゲート電極２２と、増倍ゲート電極２３と、転送ゲート電極２４と、蓄積ゲート電極２５と、読出ゲート電極２６とが、ｎ型ウェル領域１５側からＦＤ領域１８側に向かってこの順番に形成されている。また、増倍ゲート電極２３下の転送チャネル１４には、電子増倍部１４ａが設けられているとともに、蓄積ゲート電極２５下の転送チャネル１４には、電子蓄積部１４ｂが設けられている。なお、転送ゲート電極２２は、本発明の「ゲート電極」の一例である。
【００１９】
また、ＦＤ領域１８とＲＤ領域１９との間に対応する絶縁膜２１の表面上には、リセットゲート電極２７が形成されている。なお、ＦＤ領域１８、ＲＤ領域１９およびリセットゲート電極２７によってリセットトランジスタＴｒ１（図３参照）が構成されている。
【００２０】
また、ｎ＋拡散層１６の表面上には、金属層からなる接続配線２８が形成されている。なお、接続配線２８と半導体基板との間では、ショットキーバリアが形成される一方、ｎ＋拡散層１６は、ショットキーバリアの障壁高さを低減する機能を有する。また、ゲート電極の表面上には、絶縁膜２９を介して３層の配線層３０が形成されている。また、配線層３０の表面上には、ゲート電極を覆うように、絶縁膜２９を介して金属層からなる遮光層３１が形成されている。なお、遮光層３１は、電子増倍部１４ａに光（特に可視光）が入射するのを抑制する機能を有する。なお、可視光とは、人間の目（視覚）で感じることができる光である。また、可視光は、約３６０ｎｍ以上約８３０ｎｍ以下の波長を有する。
【００２１】
また、遮光層３１および絶縁膜２９の表面上の全面を覆うように、シリコン窒化膜（ＳｉＮ）などからなる絶縁膜４１が形成されている。なお、接続配線２８は、絶縁膜４１および絶縁膜２９に設けられるコンタクトホール４１ａを介して、絶縁膜４１の表面に露出するように形成されている。また、絶縁膜４１の表面上には、接続配線２８と接続するようにパッド層４２が形成されている。また、絶縁膜４１の表面上には、後述する上部電極４５と対向するように、パッド層４２と同一の層からなる下部電極４３が形成されている。なお、パッド層４２と下部電極４３とは、ニッケル（Ｎｉ）などの金属からなる。また、下部電極４３には、電圧が印加されるように構成されている。
【００２２】
また、絶縁膜４１とパッド層４２とを覆うように、シリコン酸化膜（ＳｉＯ２）などからなる絶縁膜４４が形成されている。なお、絶縁膜４４は、約５００ｎｍ（約０．５μｍ）以上約２μｍ以下の厚みを有する。また、絶縁膜４４に形成されるコンタクトホール４４ａを介して、パッド層４２と接続するように、Ｎｉなどの金属からなる上部電極４５が形成されている。なお、上部電極４５は、パッド層４２に接続するようにＺ方向に沿って延びる接続部分４５ａと、下部電極４３と対向するように、Ｘ方向に沿って略水平に延びる電極部分４５ｂとを含む。また、上部電極４５は、約５０ｎｍ以上１５０ｎｍ以下の厚みを有する。また、上部電極４５には、電圧が印加されるように構成されている。なお、下部電極４３と上部電極４５の電極部分４５ｂとの間の空間には何も設けられていない。つまり、上部電極４５は、下部電極４３などが形成されるｎ型シリコン基板１１から離間したｎ型シリコン基板１１の上方（矢印Ｚ１方向）に形成されている。そして、下部電極４３と上部電極４５とによって容量が形成される。
【００２３】
また、上部電極４５の表面上には、シリコン窒化膜（ＳｉＮ）などからなる絶縁膜４６が形成されている。なお、絶縁膜４６は、約３０ｎｍ以上約７０ｎｍ以下の厚みを有する。また、上部電極４５の熱膨張率と絶縁膜４６の熱膨張率とは、異なるように構成されている。また、絶縁膜４６は、上部電極４５の形状を反映してＸ方向に沿って略水平に延びるように形成されている。また、上部電極４５と絶縁膜４６とは、カンチレバー構造（片持ち梁構造）を有しており、上部電極４５と絶縁膜４６とによってカンチレバー電極４７が構成されている。そして、カンチレバー電極４７と下部電極４３とによって、電荷供給部４８が構成されている。また、カンチレバー電極４７（上部電極４５）は、平面的に見て、ｎ＋拡散層１６からＦＤ領域１８側に向かって素子分離領域１３まで延びるように形成されている。つまり、上部電極４５は、電子増倍部１４ａとオーバーラップするように設けられている。また、図１に示すように、カンチレバー電極４７は、平面的に見て、略矩形形状に形成されており、サーモセンサ部１の略全域を覆うように形成されている。
【００２４】
また、カンチレバー電極４７は、熱（赤外線）を検知することにより、上部電極４５と絶縁膜４６との熱膨張率が異なることに起因して、湾曲するように構成されている。また、カンチレバー電極４７が湾曲することに起因して、上部電極４５と下部電極４３との間の静電容量が変化することにより、上部電極４５に蓄積された電子が、接続配線２８、ｎ＋拡散層１６、および、ｐ＋拡散層１７とｎ型ウェル領域１５との境界近傍に形成される埋込みチャネル領域を介して、転送チャネル１４に供給されるように構成されている。そして、転送チャネル１４に供給された電子は、電子増倍部１４ａにおいて増倍（増加）されるように構成されている。
【００２５】
また、図３に示すように、各々のサーモセンサ部１は、転送ゲート電極２２と、増倍ゲート電極２３と、転送ゲート電極２４と、蓄積ゲート電極２５と、読出ゲート電極２６と、リセットトランジスタＴｒ１と、増幅トランジスタＴｒ２と、選択トランジスタＴｒ３とを備えている。
【００２６】
リセットトランジスタＴｒ１のリセットゲート電極２７には、リセットゲート線２７ａ（図２参照）が接続されており、リセット信号が供給されるように構成されている。ＲＤ領域１９は、リセットトランジスタＴｒ１のドレインとしての機能を有するとともに、電源電圧（ＶＤＤ）線３２に接続されている。ＦＤ領域１８は、リセットトランジスタＴｒ１のソースおよび読出ゲート電極２６のドレインとしての機能を有するとともに、増幅トランジスタＴｒ２のゲートと接続されている。増幅トランジスタＴｒ２のドレインには、選択トランジスタＴｒ３のソースが接続されている。選択トランジスタＴｒ３のゲートには行選択線３３が接続されているとともに、ドレインには出力線３４が接続されている。
【００２７】
そして、サーモセンサ１００は、図３に示す回路構成により、各サーモセンサ部１内において信号が増幅トランジスタＴｒ２により増幅されるように構成されている。また、読出ゲート電極２６のオンオフ制御は行毎に行われる一方で、読出ゲート電極２６以外のゲート電極のオンオフ制御は、サーモセンサ部１全体に対して一斉に行われるように構成されている。
【００２８】
次に、図２および図４を参照して、サーモセンサ部１が熱（赤外線）を検知する動作について説明する。
【００２９】
まず、図２に示す状態において、上部電極４５と下部電極４３との間に、所定の電位差を生じさせる。たとえば、上部電極４５と下部電極４３との間に、約３Ｖの電位差を生じさせる。その結果、上部電極４５と下部電極４３とには、それぞれ、約３Ｖの電位差に対応する電子が蓄積される。
【００３０】
次に、カンチレバー電極４７が熱（赤外線）を検知する。これにより、カンチレバー電極４７の温度が上昇した場合、図４に示すように、カンチレバー電極４７の上部電極４５と絶縁膜４６との熱膨張率が異なることに起因して、カンチレバー電極４７が上側（矢印Ｚ１方向）に向かって徐々に湾曲する。その結果、カンチレバー電極４７の上部電極４５と下部電極４３との間の静電容量が減少する。これにより、上部電極４５に蓄積される電子の量が減少し、余剰となった電子が電流として、上部電極４５から、接続配線２８、ｎ＋拡散層１６、および、ｐ＋拡散層１７とｎ型ウェル領域１５との境界近傍に形成される埋込みチャネル領域を介して、転送チャネル１４に供給される。
【００３１】
次に、図５および図６を参照して、転送チャネル１４に供給された電子の増倍動作について説明する。
【００３２】
まず、電子の転送動作について説明する。図５の期間Ａにおいて、カンチレバー電極４７から供給された電子は、電位の高い増倍ゲート電極２３下の転送チャネル１４（電子増倍部１４ａ）に転送される。そして、期間Ｂにおいて、電子は、転送ゲート電極２４下の転送チャネル１４に転送されるとともに、期間Ｃにおいて、蓄積ゲート電極２５下の転送チャネル１４（電子蓄積部１４ｂ）に転送される。その後、期間Ｄにおいて、読出ゲート電極２６を介して電子はＦＤ領域１８に転送される。
【００３３】
次に、電子の増倍動作について説明する。電子の増倍動作は、上記の増倍ゲート電極２３および蓄積ゲート電極２５間の転送チャネル１４において行われる。具体的には、電子が蓄積ゲート電極２５下の電子蓄積部１４ｂに保持された状態の期間Ｃの状態から、図６の期間Ｅ以降の動作を行う。すなわち、期間Ｅにおいて、増倍ゲート電極２３下の電子増倍部１４ａが約２５Ｖの電位に調整されるとともに、期間Ｆにおいて転送ゲート電極２４下の転送チャネル１４が約４Ｖの電位に調整される。その後、蓄積ゲート電極２５下の電子蓄積部１４ｂの電位が約１Ｖに調整されることにより、電子蓄積部１４ｂに蓄積された電子は、転送ゲート電極２４下の転送チャネル１４（約４Ｖ）を介して、増倍ゲート電極２３下の電子増倍部１４ａ（約２５Ｖ）に転送される。この際、衝突電離により電子が増倍される。
【００３４】
そして、期間Ｇにおいて転送ゲート電極２４がオフ状態になることにより、増倍動作は完了する。また、この状態から上述した電子の転送動作を行うことによって増倍された電子はＦＤ領域１８に転送される。なお、電子の増倍動作時に、転送ゲート電極２２下および読出ゲート電極２６下の各転送チャネル１４の電位が約０．５Ｖの電位に調整されることにより、電子のｎ型ウェル領域１５への移動、および、ＦＤ領域１８への移動を抑制することが可能となる。
【００３５】
このように増倍された電子は、上述した読出動作により、ＦＤ領域１８を介して、電圧信号として読み出される。なお、電子増倍部１４ａおよび電子蓄積部１４ｂ間での電子の転送動作が複数回（たとえば、約４００回）行われることにより、カンチレバー電極４７から供給された電子は、約２０００倍に増倍される。また、図１に示すように、サーモセンサ部１がマトリクス状に配置されていることにより、サーモセンサ１００は、熱(赤外線)の平面的な分布を測定することが可能となる。
【００３６】
次に、図７〜図１７を参照して、第１実施形態によるカンチレバー電極４７の製造プロセスについて説明する。
【００３７】
まず、図７に示すように、ゲート電極、配線層３０などが形成される素子部５１（図２参照）の表面上に、シリコン窒化膜（ＳｉＮ）からなる絶縁膜４１を形成する。なお、絶縁膜４１には、コンタクトホールが形成されており、コンタクトホールには接続配線２８（図２参照）が形成されている。また、絶縁膜４１の表面上に、約１００ｎｍの厚みを有するＮｉ膜５２を形成する。
【００３８】
次に、図８に示すように、Ｎｉ膜５２の表面上に、フォトリソグラフィ技術を用いてレジスト５３を形成する。そして、図９に示すように、レジスト５３をマスクとして、Ｎｉ膜５２をエッチングすることにより、接続配線２８（図２参照）に接続されるパッド層４２と、下部電極４３とを形成する。その後、レジスト５３を除去する。そして、図１０に示すように、パッド層４２と下部電極４３とを覆うように、シリコン酸化膜（ＳｉＯ２）などからなり、約５００ｎｍ（約０．５μｍ）以上約２μｍ以下の厚みを有する絶縁膜５４を形成する。
【００３９】
次に、図１１に示すように、絶縁膜５４の表面上に、フォトリソグラフィ技術を用いてレジスト５５を形成する。そして、図１２に示すように、レジスト５５をマスクとして、絶縁膜５４をエッチングすることにより、絶縁膜５４にコンタクトホール５４ａを設けるとともに、パッド層４２を露出させる。その後、レジスト５５を除去する。
【００４０】
次に、図１３に示すように、約２０℃以上約２５℃以下の常温下において、スパッタにより、パッド層４２と絶縁膜５４との表面上を覆うように、約５０ｎｍ以上約１５０ｎｍ以下の厚みを有するＮｉなどの金属からなる導電層５６を形成する。これにより、パッド層４２と導電層５６とが電気的に接続される。また、導電層５６の表面上を覆うように、ＣＶＤ法を用いて、約２００℃以上約３００℃以下の高温下において、シリコン窒化膜（ＳｉＮ）などからなり、約３０ｎｍ以上約７０ｎｍ以下の厚みを有する絶縁膜５７を形成する。
【００４１】
次に、図１４に示すように、絶縁膜５７の表面上に、フォトリソグラフィ技術を用いてレジスト５８を形成する。そして、図１５に示すように、レジスト５８をマスクとして、絶縁膜５７と導電層５６とをエッチングする。これにより、上部電極４５と絶縁膜４６とが形成される。その後、レジスト５８を除去する。
【００４２】
次に、図１６に示すように、パッド層４２と上部電極４５とが接続される領域上の絶縁膜４６の表面上に、フォトリソグラフィ技術を用いてレジスト５９を形成する。そして、図１７に示すように、たとえばフッ酸（フッ化水素酸）を用いて、絶縁膜５４をエッチングする。これにより、下部電極４３が露出する。また、絶縁膜５４のコンタクトホール５４ａの周囲に対応する絶縁膜５４の部分（パッド層４２と上部電極４５とが電気的に接続される部分の周囲の絶縁膜５４の部分）は、エッチングされずに残る。これにより、絶縁膜４４が形成される。最後に、レジスト５９を除去することにより、カンチレバー電極４７が完成される。
【００４３】
第１実施形態によるサーモセンサ１００では、以下の効果を得ることができる。
【００４４】
（１）ｎ型ウェル領域１５の電荷供給部４８から電子が供給される領域（ｎ＋拡散層１６）の周囲を覆うようにｐ＋拡散層１７を設けて、電荷供給部４８から供給される電子がｐ＋拡散層１７の下方に形成される埋込みチャネル領域を移動するように構成した。これにより、ｎ型シリコン基板１１の表面近傍の界面準位において発生した暗電流（ノイズ）がｐ＋拡散層１７によって捕獲されるので、ｐ＋拡散層１７の下方に形成される埋込みチャネル領域を移動する電子に暗電流（ノイズ）が混入するのを抑制することができる。その結果、暗電流（ノイズ）の混入に起因するサーモセンサ１００の精度の低下を抑制することができる。
【００４５】
（２）ｐ＋拡散層１７を、ｎ型ウェル領域１５の電荷供給部４８から電子が供給される領域（ｎ＋拡散層１６）と転送ゲート電極２２との間のｎ型シリコン基板１１の表面に形成して、埋込みチャネル領域をｎ＋拡散層１６と転送ゲート電極２２との間のｐ＋拡散層１７の下方に形成した。これにより、ｎ＋拡散層１６と転送ゲート電極２２との間の埋込みチャネル領域を空乏化することができるので、ｎ＋拡散層１６と転送ゲート電極２２下の転送チャネル１４との間における電子の転送を効率的に行うことができる。
【００４６】
（３）ｎ型ウェル領域１５の電荷供給部４８から電子が供給される領域の表面にｎ型ウェル領域１５の不純物濃度よりも大きい不純物濃度を有するｎ＋拡散層１６を設けて、電荷供給部４８からｎ＋拡散層１６を介してｎ型ウェル領域１５に電子が供給されるように構成した。これにより、ｎ型ウェル領域１５と接続配線２８との間のコンタクト抵抗を小さくすることができる。
【００４７】
（４）ｎ＋拡散層１６と接触するように電荷供給部４８から電子を供給するための接続配線２８を設けた。これにより、容易に、電荷供給部４８からｎ型ウェル領域１５に電子を供給することができる。
【００４８】
（５）正孔の供給を可能にするように、ｐ＋拡散層１７を接地した。これにより、暗電流が継続的に流れている場合でもｐ＋拡散層１７には正孔が継続的に供給されるので、暗電流を確実に捕獲することができる。
【００４９】
（第２実施形態）
次に、図１８を参照して、第２実施形態について説明する。この第２実施形態では、カンチレバー電極４７（上部電極４５、絶縁膜４６）がＸ方向に沿って略水平に延びるように形成される上記第１実施形態と異なり、熱（赤外線）を検知する前の状態において、カンチレバー電極４７ａが、下方（矢印Ｚ２方向）に湾曲するように形成されている。
【００５０】
図１８に示すように、本発明の第２実施形態によるサーモセンサ１００ａでは、熱（赤外線）を検知する前の状態において、カンチレバー電極４７ａが、下方（矢印Ｚ２方向）に湾曲するように形成されている。具体的には、カンチレバー電極４７ａは、接続配線２８側（矢印Ｘ１方向側）からカンチレバー電極４７ａの先端側（矢印Ｘ２方向側）に向かって序々に下部電極４３に近づくように形成されている。なお、上記のように絶縁膜４６は約２００℃以上約３００℃以下の高温下において形成されているので、Ｎｉからなる上部電極４５は、絶縁膜４６の形成時において膨張する。そして、上部電極４５の温度が低下するのに従って収縮して、上部電極４５が下方（矢印Ｚ２方向）に湾曲するように形成される。その結果、カンチレバー電極４７ａも下方に湾曲するように形成される。
【００５１】
そして、カンチレバー電極４７ａが下方に湾曲するように形成されることにより、上部電極４５と下部電極４３との間の間隔が小さくなるので、カンチレバー電極４７ａが略水平に形成される場合と比べて、上部電極４５と下部電極４３との間の静電容量が増大する。これにより、カンチレバー電極４７ａが変形することによる静電容量の変化を大きくすることができるので、サーモセンサ１００ａの感度を向上させることが可能となる。また、カンチレバー電極４７（図２参照）が水平に形成される場合において、カンチレバー電極４７と下部電極４３との間の間隔を小さくするためには、カンチレバー電極４７と下部電極４３との間の絶縁膜４４の厚みを小さくする必要があるので、カンチレバー電極４７を製造し難くなる。一方、カンチレバー電極４７ａが下方に湾曲するように形成される場合では、カンチレバー電極４７ａと下部電極４３との間の絶縁膜４４の厚みを小さくしなくても、カンチレバー電極４７ａと下部電極４３との間の間隔を小さくすることができるので、カンチレバー電極４７ａを容易に製造することができる。なお、第２実施形態のその他の構成および効果は、上記第１実施形態と同様である。
【００５２】
（第３実施形態）
次に、図１９および図２０を参照して、第３実施形態について説明する。この第３実施形態では、サーモセンサ部１内にカンチレバー電極４７が設けられている上記第１および第２実施形態と異なり、隣接するサーモセンサ部１に跨るように、カンチレバー電極４７ｂが形成されている。
【００５３】
図１９に示すように、本発明の第２実施形態によるサーモセンサ１００ｂでは、カンチレバー電極４７ｂは、パッド層４２に接続され、水平方向（Ｘ方向）に延びるように形成される２つのアーム部６１と、２つのアーム部６１に挟まれるように配置される容量部６２とを有する。容量部６２には、複数の貫通穴６３が設けられている。なお、貫通穴６３は、上記絶縁膜５４（図１６参照）をエッチングによって除去する際に、貫通穴６３を介して容量部６２下の絶縁膜５４にフッ酸（フッ化水素酸）が侵入し易くなるように設けられている。また、容量部６２に複数の貫通穴６３が形成されることにより、容量部６２の重量が小さくなるので、容量部６２の熱（赤外線）の変化による反応が敏感になる。
【００５４】
また、図２０に示すように、容量部６２は、隣接するサーモセンサ部１に設けられる下部電極４３と対向するように形成されている。そして、サーモセンサ１００ｂでは、隣接するサーモセンサ部１に設けられる下部電極４３と、容量部６２（上部電極４５）との間の静電容量の変化を検出することにより、熱（赤外線）が検出されるように構成されている。なお、第３実施形態のその他の構成および効果は、上記第１実施形態と同様である。
【００５５】
（第４実施形態）
次に、図２１を参照して、第４実施形態について説明する。この第４実施形態では、容量部６２に貫通穴６３が設けられる上記第３実施形態と異なり、容量部６２にスリット６４が設けられている。
【００５６】
図２１に示すように、本発明の第４実施形態によるカンチレバー電極４７ｃの容量部６２には、平面的に見てＸ方向に延びるように複数のスリット６４が設けられている。なお、スリット６４は、絶縁膜４６と上部電極４５とを貫通するように形成されており、絶縁膜４６に形成されるスリットの面積と、上部電極４５に形成されるスリットの面積とは等しい。また、スリット６４とスリット６４との間の幅Ｗ１は、約０．５μｍ以上約４μｍ以下である。なお、容量部６２に複数のスリット６４が形成されることにより、容量部６２の重量が小さくなるので、容量部６２の熱（赤外線）の変化による反応が敏感になる。また、第４実施形態のその他の構成および効果は、上記第１実施形態と同様である。
【００５７】
（第５実施形態）
次に、図２２および図２３を参照して、第５実施形態について説明する。この第５実施形態では、絶縁膜４６に形成されるスリットと上部電極４５に形成されるスリットとの面積が等しい上記第４実施形態と異なり、絶縁膜４６に形成されるスリット６５と上部電極４５に形成されるスリット６６との面積が異なる。
【００５８】
図２２に示すように、本発明の第５実施形態によるカンチレバー電極４７ｄでは、絶縁膜４６と上部電極４５とには、それぞれ、スリット６５とスリット６６とが形成されている。そして、絶縁膜４６に形成されるスリット６５の面積は、上部電極４５に形成されるスリット６６の面積よりも大きい。これにより、絶縁膜４６の表面積よりも、上部電極４５の表面積の方が大きくなる。そして、上部電極４５の表面積が大きくなる分、上部電極４５の熱（赤外線）の変化による反応が敏感になる。
【００５９】
なお、図２３に示すように、絶縁膜５４（図１６参照）をエッチングによって除去する際に、ＳｉＮ膜からなる絶縁膜４６も部分的に除去されるので、絶縁膜４６のスリット６６の側面は、上部電極４５のスリット６５の側面よりもＹ方向（およびＸ方向）に広がる。これにより、絶縁膜４６に形成されるスリット６５の面積は、上部電極４５に形成されるスリット６６の面積よりも大きくなる。なお、第５実施形態のその他の構成および効果は、上記第１実施形態と同様である。
【００６０】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００６１】
たとえば、上記実施形態では、熱（赤外線）を測定する例を示したが、本発明はこれに限られない。本発明は、可視光や紫外線などの赤外線以外の光を検出するセンサ装置にも適用可能である。また、本発明は、グルコース、還元性ガス、匂いなどを検出するセンサ装置にも適用可能である。
【００６２】
また、上記実施形態では、電荷供給部をｎ型シリコン基板の上方に配置する例を示したが、本発明はこれに限られない。たとえば、電荷供給部をｎ型シリコン基板の下方に配置してもよい。これにより、ｎ型シリコン基板の下方側から電子増倍部にノイズとなる光（可視光）が入射するのが抑制される。特に、電荷供給部と電子増倍部とをオーバーラップするように設けることにより、こうした抑制効果を顕著に享受することができる。
【００６３】
また、上記実施形態では、ｐ＋拡散層１７を、ｎ＋拡散層１６と転送ゲート電極２２との間に形成する例を示したが、本発明はこれに限られない。たとえば、図２４に示す変形例のように、転送ゲート電極２２が設けられる側とは反対側に、ｎ＋拡散層１６（ｎ型ウェル領域１５）に蓄積された電子をリセットするためのリセットゲート電極６７を設けて、ｐ＋拡散層１７を、ｎ＋拡散層１６とリセットゲート電極６７との間に形成してもよい。なお、リセットゲート電極６７は、本発明の「ゲート電極」の一例である。
【００６４】
また、上記実施形態では、ｐ＋拡散層１７を、ｎ＋拡散層１６から転送ゲート電極２２までの間に形成する例を示したが、本発明はこれに限られない。本発明では、ｐ＋拡散層１７を、ｎ＋拡散層１６と転送ゲート電極２２との間に部分的に形成してもよい。
【００６５】
また、上記実施形態では、ｐ＋拡散層１７が接地されている例を示したが、本発明はこれに限られない。本発明では、ｐ＋拡散層１７に正孔を供給できる電位をｐ＋拡散層１７に印加すればよい。
【００６６】
また、上記実施形態では、電荷供給部から供給される電子が電子増倍部において増倍される例を示したが、本発明はこれに限られない。本発明では、電子増倍部を設けずに、電荷供給部から供給される電子を信号として読み出してよい。
【００６７】
また、上記実施施形態では、信号電荷として電子を用いた例を示したが、本発明はこれに限らず、基板不純物の導電型および印加する電圧の極性を全て反対にすることにより、信号電荷として正孔を用いるようにしてもよい。
【００６８】
また、上記第５実施形態では、カンチレバー電極の絶縁膜と上部電極とにスリットが設けられる例を示したが、本発明はこれに限られない。たとえば、上記第３実施形態と同様に、カンチレバー電極に複数の穴の貫通穴を設けてもよい。この場合、絶縁膜の貫通穴の面積は、上部電極の貫通穴の面積よりも大きくなるように形成される。
【符号の説明】
【００６９】
１１  ｎ型シリコン基板（半導体基板）
１５  ｎ型ウェル領域（第１不純物領域）
１６  ｎ＋拡散層（第１不純物領域）
１７  ｐ＋拡散層（第３不純物領域）
２２  転送ゲート電極（ゲート電極）
２８  接続配線
４８  電荷供給部
６７  リセットゲート電極（ゲート電極）
【図１】
2011158299.tif 000003
【図２】
2011158299.tif 000004
【図３】
2011158299.tif 000005
【図４】
2011158299.tif 000006
【図５】
2011158299.tif 000007
【図６】
2011158299.tif 000008
【図７】
2011158299.tif 000009
【図８】
2011158299.tif 000010
【図９】
2011158299.tif 000011
【図１０】
2011158299.tif 000012
【図１１】
2011158299.tif 000013
【図１２】
2011158299.tif 000014
【図１３】
2011158299.tif 000015
【図１４】
2011158299.tif 000016
【図１５】
2011158299.tif 000017
【図１６】
2011158299.tif 000018
【図１７】
2011158299.tif 000019
【図１８】
2011158299.tif 000020
【図１９】
2011158299.tif 000021
【図２０】
2011158299.tif 000022
【図２１】
2011158299.tif 000023
【図２２】
2011158299.tif 000024
【図２３】
2011158299.tif 000025
【図２４】
2011158299.tif 000026