(57)【要約】【課題】検査用回路を備えた半導体装置において、所望のタイミングで検査対象回路部の動作を確認することができない【解決手段】本発明の半導体装置は、検査対象回路部と、検査回路部を有し、検査回路部は、信号入力部と、比較部と、制御回路部を備え、制御回路部は、信号入力部と比較部と検査対象回路部に接続され、信号入力部は、検査用信号または検査期待値を取得し、検査用信号を制御回路部に送出し、制御回路部は、検査用信号を検査対象回路部に送出し、検査用信号に基づいて検査対象回路部が出力する動作信号を取得して比較部に送出し、比較部は、同期信号に基づいて検査期待値と動作信号を比較した比較結果を出力する。【選択図】      図１
2011203003.tif 000002
【特許請求の範囲】
【請求項１】
検査対象回路部と、検査回路部を有し、
前記検査回路部は、検査用信号および検査期待値を取得する信号入力部と、比較部と、制御回路部を備え、
前記制御回路部は、前記信号入力部と前記比較部と前記検査対象回路部に接続され、
前記信号入力部は、前記検査用信号を前記制御回路部に送出し、
前記制御回路部は、前記検査用信号を前記検査対象回路部に送出し、前記検査用信号に基づいて前記検査対象回路部が出力する動作信号を取得して前記比較部に送出し、
前記比較部は、同期信号に基づいて前記検査期待値と前記動作信号を比較した比較結果を出力する
半導体装置。
【請求項２】
前記同期信号は、前記検査期待値の送信タイミングに同期した同期信号である請求項１に記載した半導体装置。
【請求項３】
前記比較部は同期信号入力部を備え、前記同期信号入力部を介して前記同期信号を取得する
請求項１または２に記載した半導体装置。
【請求項４】
前記信号入力部は、前記検査期待値から前記同期信号を抽出し、抽出した前記同期信号を前記比較部に送出し、
前記比較部は同期信号入力端子部を備え、前記同期信号入力端子部を介して前記同期信号を取得する
請求項１または２に記載した半導体装置。
【請求項５】
前記比較部は複数の入力部を備え、前記複数の入力部の中の一の入力部が前記信号入力部の出力部と接続され、前記信号入力部から前記検査期待値を取得し、
前記制御回路部は、制御信号入力端子を備え、前記制御信号入力端子を介して取得した制御回路部制御信号によって、前記検査用信号を前記検査対象回路部に送出する第１の状態、または前記検査対象回路部の前記動作信号を前記比較部に送出する第２の状態のいずれかの状態に制御される
請求項１から４のいずれか一項に記載した半導体装置。
【請求項６】
半導体装置に含まれる検査対象回路の検査に用いる検査用信号および検査期待値を取得し、
前記検査用信号を用いて前記検査対象回路を動作させて動作信号を取得し、
同期信号を取得し、前記同期信号に基づいて前記検査期待値と前記動作信号を比較し、
このときの比較結果を出力する
半導体装置の検査方法。
【請求項７】
前記同期信号は、前記検査期待値の送信タイミングに同期した同期信号である請求項６に記載した半導体装置の検査方法。
【請求項８】
前記同期信号は、前記検査用信号または前記検査期待値と独立に取得する
請求項６または７に記載した半導体装置の検査方法。
【請求項９】
前記同期信号は、前記検査期待値の送信タイミング情報から抽出する
請求項６または７に記載した半導体装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の検査方法に関し、特に、検査用回路を備えた半導体装置および半導体装置の検査方法に関する。
【背景技術】
【０００２】
半導体ウェハ内の半導体集積回路（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ、以下、ＬＳＩとも言う）などの半導体装置を検査する場合、テスタ装置からＬＳＩに電源電圧および信号電圧を供給してＬＳＩ内部の動作を検査する必要がある。
【０００３】
近年、ＬＳＩの高機能、高集積化に伴い検査工程も複雑化している。そこで検査工程を容易化するために、検査用回路を半導体装置に搭載しておく技術が知られている。このような検査用回路を搭載した半導体装置の一例が特許文献１に記載されている。
【０００４】
特許文献１に記載された半導体装置は、外部から入力された期待値を保持する期待値保持回路と、ＬＳＩ内部のフリップフロップがチェーン状に接続されたスキャンチェーンの出力値と期待値を比較する期待値判定回路を備える。この構成によれば、ＬＳＩの端子数を増加すること無く、外部から期待値を入力することができ、設計ミスを低減することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１０２０４５号公報（段落「００３８」〜「００４８」）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した特許文献１に記載された半導体装置においては、基準回路に同期して期待値比較を実施することとしているため、所望のタイミングで動作確認を行うことはできない、という問題があった。また、複数のスキャンチェーンを検査する場合には、すべて同じクロックに同期するため、スキャンチェーンごとに異なるタイミングで期待値を比較することはできない、という問題があった。
【０００７】
このように、特許文献１に記載された半導体装置では、所望のタイミングで検査対象回路部の動作を確認することができない、という問題があった。
【０００８】
本発明の目的は、上述した、検査用回路を備えた半導体装置において所望のタイミングで検査対象回路部の動作を確認することができない、という課題を解決する半導体装置および半導体装置の検査方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の半導体装置は、検査対象回路部と、検査回路部を有し、検査回路部は、信号入力部と、比較部と、制御回路部を備え、制御回路部は、信号入力部と比較部と検査対象回路部に接続され、信号入力部は、検査用信号または検査期待値を取得し、検査用信号を制御回路部に送出し、制御回路部は、検査用信号を検査対象回路部に送出し、検査用信号に基づいて検査対象回路部が出力する動作信号を取得して比較部に送出し、比較部は、同期信号に基づいて検査期待値と動作信号を比較した比較結果を出力する。
【００１０】
本発明の半導体装置の検査方法は、半導体装置に含まれる検査対象回路の検査に用いる検査用信号および検査期待値を取得し、検査用信号を用いて検査対象回路を動作させて動作信号を取得し、同期信号を取得し、同期信号に基づいて検査期待値と動作信号を比較し、このときの比較結果を出力する。
【発明の効果】
【００１１】
本発明の半導体装置によれば、検査用回路を備えた半導体装置において、所望のタイミングで検査対象回路部の動作を確認することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態に係る半導体装置の構成を示すブロック図である。
【図２】本発明の第１の実施形態に係る半導体装置の動作を説明するためのタイミングチャートである。
【図３】本発明の第２の実施形態に係る半導体装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１３】
以下に、図面を参照しながら、本発明の実施形態について説明する。
【００１４】
〔第１の実施形態〕
図１は、本発明の第１の実施形態に係る半導体装置１００の構成を示すブロック図である。半導体装置１００は、検査対象回路部１１０と検査回路部１２０を有する。検査回路部１２０は、信号入力部１３０と比較部１４０と制御回路部１５０を備える。制御回路部１５０は、信号入力部１３０と比較部１４０と検査対象回路部１１０に接続されている。また、比較部１４０には同期信号を取得する同期信号取得部として同期信号入力部１４５が接続されている。
【００１５】
信号入力部１３０は検査用信号または検査期待値を表わす期待値信号を取得し、検査用信号を制御回路部１５０に送出する。制御回路部１５０は信号入力部１３０から取得した検査用信号を検査対象回路部１１０に送出する。また制御回路部１５０は、検査用信号に基づいて検査対象回路部１１０が出力する動作信号を取得し、比較部１４０に送出する。
【００１６】
一方、同期信号入力部１４５は検査用信号または検査期待値の送信タイミングに同期した同期信号を取得し、比較部１４０に送出する。そして比較部１４０は、検査期待値の送信タイミングにあわせて期待値信号と検査対象回路部１１０の動作結果である動作信号との比較を実施する。期待値信号と検査対象回路部の動作信号を比較することにより、検査対象回路部における動作の良・不良を判定することができる。
【００１７】
本実施形態の半導体装置１００においては、検査用信号および期待値信号に加えて、検査用信号または検査期待値の送信タイミングに同期した同期信号を取得する構成としているので、所望のタイミングで検査対象回路部１１０の動作を確認することができる。なお、本実施形態の半導体装置１００では、上述した特許文献１に記載された半導体装置が備える期待値保持回路を設ける必要がないため、回路面積の増大による製造コストの増加を抑制することができる。
【００１８】
ここで、検査対象回路部１１０は、例えば検査対象となる半導体集積回路である。比較部１４０は、例えばＥＸＯＲ（Ｅｘｃｌｕｓｉｖｅ  ＯＲ：排他的論理和）回路を用いて構成することができる。この場合、期待値信号と動作信号が一致するとき、比較結果として例えば出力「０」が、一致しないとき出力として「１」が得られる。
【００１９】
検査用信号、期待値信号または同期信号の入力、および比較結果の出力は、図１に示すように、信号入力部１３０、同期信号入力部１４５、および比較部１４０にそれぞれ設けた電極パッド等を介して接触方式で行うことができる。これに限らず、誘導性結合または容量性結合を用いた非接触入力部による非接触方式で行うこととしてもよい。この場合、同期信号入力部１４５と電極パッドまたは非接触入力部が同期信号取得部を構成する。
【００２０】
また、制御回路部１５０は制御回路部制御信号を取得する構成としてもよい。制御回路部１５０は制御回路部制御信号によって、検査用信号を検査対象回路部１１０に送出する検査信号入力状態（第１の状態）または検査対象回路部１１０の動作結果である動作信号を比較部１４０に送出する動作比較状態（第２の状態）のいずれかに制御される。このとき、検査信号入力状態において信号入力部１３０が取得する検査用信号を比較部１４０に送出しないように制御する構成を加えてもよい。
【００２１】
さらに、同期信号入力部１４５と比較部１４０の間の配線、検査対象回路部１１０と比較部１４０の間の配線のいずれかまたは双方に、検査期待値を表わす期待値信号、同期信号、および動作信号のタイミングを調整するタイミング調整部を挿入することとしてもよい。
【００２２】
また、検査信号入力状態において検査対象回路部１１０の動作結果である動作信号を比較部１４０に送出しないように制御する構成を加えてもよい。あるいは、検査用信号入力状態において比較器１４０が信号を出力しないように制御する構成を加えることとしてもよい。さらに、検査用信号入力状態において比較器１４０が出力する信号がある固定された状態をとるように制御する構成を加えてもよい。この場合、固定された状態としては、期待値信号と動作信号が一致した場合に比較器１４０が出力する状態（例えば、出力「０」）とすることが望ましい。
【００２３】
次に、半導体装置１００の動作について、さらに詳細に説明する。図２に、本実施形態による半導体装置１００の動作を説明するためのタイミングチャートを示す。図２では、制御回路部１５０は制御回路部制御信号を取得する構成を備え、タイミング調整部を挿入して同期信号を遅延させた場合を示す。
【００２４】
検査信号入力状態において、検査対象回路部１１０に検査用信号を送出した後に、制御回路部制御信号を「０」とし、制御回路部１５０を動作比較状態に設定する。このとき、検査用信号による検査対象回路部１１０の動作結果である動作信号が比較部１４０に送出される。信号入力部１３０には、検査対象回路部１１０の動作を確認するタイミングにあわせて期待値信号が入力される。
【００２５】
一方、同期信号入力部１４５は期待値信号の送信タイミングに同期した同期信号を取得し、比較部１４０に送出する。比較部１４０は、同期信号にあわせて期待値信号と動作信号を比較し、比較結果を送出する。
【００２６】
このように半導体装置１００によれば、期待値信号を送信するタイミングを調整することによって、所望のタイミングで検査対象回路部１１０の動作を確認することができる。
【００２７】
〔第２の実施形態〕
次に、本発明の第２の実施形態について説明する。図３は、本発明の第２の実施形態に係る半導体装置２００の構成を示すブロック図である。半導体装置２００は、検査対象回路部１１０と検査回路部２２０を有する。検査回路部２２０は、信号入力部２３０と比較部２４０と制御回路部２５０を備える。制御回路部２５０は、信号入力部２３０と比較部２４０と検査対象回路部１１０に接続されている。
【００２８】
信号入力部２３０は検査用信号または検査期待値を表わす期待値信号を取得し、検査用信号を制御回路部２５０に送出する。制御回路部２５０は信号入力部２３０から取得した検査用信号を検査対象回路部１１０に送出する。また制御回路部２５０は、検査用信号に基づいて検査対象回路部１１０が出力する動作信号を取得し、比較部２４０に送出する。
【００２９】
本実施形態の半導体装置２００では、信号入力部２３０が抽出した同期信号を、比較部２４０が備える同期信号取得部としての同期信号入力端子部２４５に送出する構成とした。すなわち、信号入力部２３０が、検査用信号または期待値信号を取得するとともに、検査用信号または期待値信号から検査用信号または期待値信号の送信タイミングに同期した同期信号を抽出する構成とした。そして比較部２４０は、検査期待値の送信タイミングにあわせて検査期待値と検査対象回路部１１０の動作結果である動作信号との比較を実施する。
【００３０】
このように本実施形態の半導体装置２００においては、検査用信号または検査期待値の送信タイミングに同期した同期信号を、検査用信号および期待値信号から抽出して取得する構成としているので、所望のタイミングで検査対象回路部１１０の動作を確認することができる。さらに半導体装置２００では第１の実施形態の半導体装置が備える同期信号入力部１４５が不要となるので、検査回路部２２０の構成を簡素化することができる。
【００３１】
半導体装置２００は、第１の実施形態の半導体装置１００と同様に、図２に一例を示したタイミングチャートで動作する。ここで図２に示した「同期信号」は、信号入力部２３０が検査用信号または期待値信号から抽出した送信タイミングに同期した同期信号を示す。なお図２では、信号入力部２３０と同期信号入力端子部２４５の間の配線に同期信号のタイミングを調整するタイミング調整部を挿入し、同期信号を遅延させた場合を示す。
【００３２】
上述した同期信号の抽出には、クロック・データ・リカバリ（Ｃｌｏｃｋ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ：ＣＤＲ）技術を用いることができる。すなわち、検査用信号または期待値信号に送信タイミング情報（クロック）を重畳して送信し、信号入力部２３０にＣＤＲ回路部を備えた構成とすることができる。ＣＤＲ回路部では、検査用信号または期待値信号のエッジ（信号遷移）を検出し、内部のリファレンスクロックの位相を調整することによって送信タイミング情報（クロック）を抽出することができる。
【００３３】
図３に示した半導体装置２００では、比較部２４０の複数の入力部の中の一の入力部を信号入力部２３０の出力に接続する構成とすることにより、比較部２４０が信号入力部２３０から直接、期待値信号を取得する構成とした。これにより、検査回路部２２０の構成を簡素化することが可能になる。
【００３４】
また図３には、制御回路部２５０が制御回路部制御信号を入力する制御信号入力端子２５１を有する場合について示した。制御回路部２５０は制御回路部制御信号によって、検査用信号を検査対象回路部１１０に送出する検査信号入力状態（第１の状態）または検査対象回路部１１０の動作結果である動作信号を比較部２４０に送出する動作比較状態（第２の状態）のいずれかに制御される。
【００３５】
本実施形態の半導体装置２００においては、第１の実施形態による半導体装置１００と同様に、検査信号入力状態において非接触入力部２３０が取得する検査用信号を比較部２４０に送出しないように制御する構成を加えてもよい。さらに、検査対象回路部１１０と比較部２４０の間の配線に、動作信号のタイミングを調整するタイミング調整部を挿入することとしてもよい。
【００３６】
また、検査信号入力状態において検査対象回路部１１０の動作結果である動作信号を比較部２４０に送出しないように制御する構成を加えてもよい。あるいは、検査用信号入力状態において比較器２４０が信号を出力しないように制御する構成を加えることとしてもよい。さらに、検査用信号入力状態において比較器２４０が出力する信号がある固定された状態をとるように制御する構成を加えてもよい。この場合、固定された状態としては、期待値信号と動作信号が一致した場合に比較器２４０が出力する状態（例えば、出力「０」）とすることが望ましい。
【００３７】
本発明は上記実施形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることはいうまでもない。
【符号の説明】
【００３８】
１００、２００    半導体装置
１１０    検査対象回路部
１２０、２２０    検査回路部
１３０、２３０    信号入力部
１４０、２４０    比較部
１４５    同期信号入力部
１５０、２５０    制御回路部
１５１、２５１    制御信号入力端子
２４５    同期信号入力端子部
【図１】
2011203003.tif 000003
【図２】
2011203003.tif 000004
【図３】
2011203003.tif 000005