(57)【要約】【課題】ｐチャネルとｎチャネルに共通の有機半導体層とソース、ドレイン電極材料の好適な組合せにより、実用上十分に良好な伝達特性を得ることが可能な有機ＦＥＴアレイを提供する。【解決手段】有機半導体層を用いたｐチャネル電界効果トランジスタ（ｐ型有機ＦＥＴ）と、有機半導体層を用いたｎチャネル電界効果トランジスタ（ｎ型有機ＦＥＴ）とを備えた有機ＦＥＴアレイ。有機半導体層５はｐチャネルとｎチャネルに共通の材料の有機半導体単結晶により形成される。ｐ型有機ＦＥＴのソース及びドレイン電極は、仕事関数に基づいて制御される有機半導体層中の多数キャリアが正孔になるように選択されたｐチャネル金属電極６により形成され、ｎ型有機ＦＥＴのソース及びドレイン電極は、仕事関数に基づいて制御される有機半導体層中の多数キャリアが電子になるように選択されたｎチャネル金属電極７により形成される。【選択図】図１
2011060837.tif 000002
【特許請求の範囲】
【請求項１】
有機半導体層を用いたｐチャネル電界効果トランジスタ（ｐ型有機ＦＥＴ）と、有機半導体層を用いたｎチャネル電界効果トランジスタ（ｎ型有機ＦＥＴ）とを備えた有機ＦＥＴアレイにおいて、
前記有機半導体層はｐチャネルとｎチャネルに共通の材料の有機半導体単結晶により形成され、
前記ｐ型有機ＦＥＴのソース電極及びドレイン電極は、仕事関数に基づいて制御される前記有機半導体層中の多数キャリアが正孔になるように選択されたｐチャネル金属電極により形成され、
前記ｎ型有機ＦＥＴのソース電極及びドレイン電極は、仕事関数に基づいて制御される前記有機半導体層中の多数キャリアが電子になるように選択されたｎチャネル金属電極により形成されたことを特徴とする有機ＦＥＴアレイ。
【請求項２】
一対の前記ｐ型有機ＦＥＴと前記ｎ型有機トＦＥＴにより構成された相補型論理素子を含む請求項１に記載の有機ＦＥＴアレイ。
【請求項３】
前記相補型論理素子は、ゲート絶縁層を介して形成された共通のゲート電極と、前記ゲート電極との間に、少なくとも前記ゲート絶縁層を介して設けられた前記ｐチャネル金属電極及び前記ｎチャネル金属電極とにより構成され、
前記ｐチャネル金属電極及び前記ｎチャネル金属電極のそれぞれ一方が互いに接触して前記共通のゲート電極の中央部に配置され、
前記共通のゲート電極の外側に、前記ｐチャネル金属電極及び前記ｎチャネル金属電極のそれぞれ他方が配置された請求項２に記載の有機ＦＥＴアレイ。
【請求項４】
前記ゲート絶縁層は絶縁性基板上にが形成され、
前記絶縁性基板の下面に第二ゲート電極が形成され、
前記第二ゲート電極には、前記ｐチャネルの領域からの正孔の拡散を抑制するための制御電圧が印加される請求項３に記載の有機ＦＥＴアレイ。
【請求項５】
前記有機半導体単結晶からなる基板上に、前記ｐチャネル金属電極及び前記ｎチャネル金属電極が形成され、前記ｐチャネル金属電極及び前記ｎチャネル金属電極を被覆した前記ゲート絶縁膜上にゲート電極が形成されている請求項１に記載の有機ＦＥＴアレイ。
【請求項６】
前記有機半導体単結晶は、ルブレンからなる請求項１〜５のいずれか１項に記載の有機ＦＥＴアレイ。
【請求項７】
前記ｐチャネル金属電極はＡｕにより形成され、前記ｎチャネル金属電極はＣａにより形成された請求項１〜６のいずれか１項に記載の有機ＦＥＴアレイ。
【請求項８】
前記Ｃａからなるｎチャネル金属電極を外気から遮蔽する封止膜を備えた請求項１〜７のいずれか１項に記載の有機ＦＥＴアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機半導体層を用いた電界効果トランジスタ（有機ＦＥＴ）のアレイに関し、特に、ｐチャネル電界効果トランジスタ（ｐ型有機ＦＥＴ）と、ｎチャネル電界効果トランジスタ（ｎ型有機ＦＥＴ）とを混在させた有機ＦＥＴアレイに関する。
【背景技術】
【０００２】
有機ＦＥＴは、ディスプレイ、センサー、ＩＣカード等の用途、特に大面積でフレキシブルな形態での用途について、関心が持たれている。
【０００３】
例えば、有機ＥＬ（Electro Luminescence）素子や液晶を用いた薄型表示装置では、画素を駆動する素子として、従来、アモルファスシリコンや多結晶シリコンをチャネルに用いた薄膜トランジスタ（ＴＦＴ）が使用されている。現状では、アモルファスシリコンや多結晶シリコンを用いたＴＦＴでは可塑性を持たせることは困難である。そのため、これらの表示装置では、フレキシブルな表示装置の実現や製造コスト低減のために、駆動回路に使用するＴＦＴも有機材料で形成することを目的とした研究が広くなされている。
【０００４】
有機ＴＦＴの場合、チャネルを構成する半導体層を印刷法、スプレー法、インクジェット法等の簡便なプロセスで形成でき、無機半導体を用いたＴＦＴに比べて格段に安価に製造可能である。また、大面積で且つ軽量、薄型の表示・集積回路を容易に作製できる可能性があり、有機ＥＬディスプレイ、液晶ディスプレイ、ＩＣカード等への応用に有利である。
【０００５】
一方、ｐ型及びｎ型の有機ＦＥＴを必要とする有機相補型トランジスタ素子は、有機論理回路への用途を広げるためのキーテクノロジーとみなされている。従来、有機相補型トランジスタ素子を作製するためには、ｐ型及びｎ型の半導体として異なる化合物が用いられた。そのため、製造には多くの工程が必要とされた。
【０００６】
従って、ｐ型及びｎ型の半導体を同一材料により形成することが望ましく、特許文献１には、同一の有機半導体を用いてｎ型およびｐ型の相補型薄膜トランジスタを形成する例が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−９１６８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、従来例における、同一の有機半導体を用いて形成されたｎ型およびｐ型の有機ＦＥＴは、満足できる伝達特性をもったものではなかった。すなわち、実用的に十分低い閾値電圧で動作可能な特性が得られていない。また、特にｎ型有機ＦＥＴについては、両極性動作が、相補型素子を構成する場合の障害とならない程度まで、十分に抑制されているとは言えない。
【０００９】
これらの特性上の問題は、有機半導体層と、ｐチャネル及びｎチャネルの動作をさせるためのソース、ドレイン電極の材料について、十分に好適な組み合わせが見出されていいないことに起因する。
【００１０】
従って本発明は、ｐチャネルとｎチャネルに共通の有機半導体層とソース、ドレイン電極材料の好適な組合せにより、実用上十分に良好な伝達特性を得ることが可能な有機ＦＥＴアレイを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明の有機ＦＥＴアレイは、有機半導体層を用いたｐチャネル電界効果トランジスタ（ｐ型有機ＦＥＴ）と、有機半導体層を用いたｎチャネル電界効果トランジスタ（ｎ型有機ＦＥＴ）とを備え、前記有機半導体層はｐチャネルとｎチャネルに共通の材料の有機半導体単結晶により形成され、前記ｐ型有機ＦＥＴのソース電極及びドレイン電極は、仕事関数に基づいて制御される前記有機半導体層中の多数キャリアが正孔になるように選択されたｐチャネル金属電極により形成され、前記ｎ型有機ＦＥＴのソース電極及びドレイン電極は、仕事関数に基づいて制御される前記有機半導体層中の多数キャリアが電子になるように選択されたｎチャネル金属電極により形成されたことを特徴とする。
【発明の効果】
【００１２】
上記構成の有機ＦＥＴアレイによれば、有機半導体単結晶により形成されるｐチャネルとｎチャネルに共通の有機半導体層と、仕事関数に基づいて有機半導体層中の多数キャリアを制御するソース電極及びドレイン電極の組合せにより、有機ＦＥＴについて、実用上十分に良好な伝達特性を得ることが可能である。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１における有機ＦＥＴアレイに含まれる、相補型インバータを示す断面図
【図２】同相補型インバータの平面構造を示す平面図
【図３】同相補型インバータを構成するｐチャネル有機ＦＥＴの伝達特性を示す図
【図４】同相補型インバータを構成するｎチャネル有機ＦＥＴの伝達特性を示す図
【図５】同相補型インバータの電圧伝達特性を示す図
【図６】同相補型インバータのＤＣゲインを示す図
【図７】実施の形態２における有機ＦＥＴアレイに含まれる、相補型インバータを示す断面図
【図８】実施の形態３における有機ＦＥＴアレイに含まれる、相補型インバータを示す断面図
【図９】同実施の形態における有機ＦＥＴアレイの概略構成を示す斜視図
【発明を実施するための形態】
【００１４】
本発明の有機ＦＥＴアレイは、上記構成を基本として、以下のような態様をとることができる。
【００１５】
すなわち、一対の前記ｐ型有機ＦＥＴと前記ｎ型有機トＦＥＴにより構成された相補型論理素子を含む構成とすることができる。
【００１６】
その場合、前記相補型論理素子は、ゲート絶縁層を介して形成された共通のゲート電極と、前記ゲート電極との間に、少なくとも前記ゲート絶縁層を介して設けられた前記ｐチャネル金属電極及び前記ｎチャネル金属電極とにより構成され、前記ｐチャネル金属電極及び前記ｎチャネル金属電極のそれぞれ一方が互いに接触して前記共通のゲート電極の中央部に配置され、前記共通のゲート電極の外側に、前記ｐチャネル金属電極及び前記ｎチャネル金属電極のそれぞれ他方が配置された構成とすることができる。
【００１７】
この構成において、前記ゲート絶縁層は絶縁性基板上にが形成され、前記絶縁性基板上に前記ゲート絶縁層が形成され、前記絶縁性基板の下面に第二ゲート電極が形成され、前記第二ゲート電極には、前記ｐチャネルの領域からの正孔の拡散を抑制するための制御電圧が印加される構成とすることが好ましい。
【００１８】
また、前記有機半導体単結晶からなる基板上に、前記ｐチャネル金属電極及び前記ｎチャネル金属電極が形成され、前記ｐチャネル金属電極及び前記ｎチャネル金属電極を被覆した前記ゲート絶縁膜上にゲート電極が形成されている構成とすることができる。
【００１９】
また、前記有機半導体単結晶は、例えばルブレンにより構成することができる。
【００２０】
また、前記ｐチャネル金属電極はＡｕにより形成され、前記ｎチャネル金属電極はＣａにより形成された構成とすることができる。
【００２１】
また、前記Ｃａからなるｎチャネル金属電極を外気から遮蔽する封止膜を備えることが望ましい。
【００２２】
以下、本発明の実施形態について図面を参照しながら説明する。
【００２３】
（実施の形態１）
図１は、実施の形態１における有機ＦＥＴアレイに含まれる、相補型インバータを示す断面図である。図２は、同相補型インバータの平面構造を示す。
【００２４】
この素子は、絶縁体基板１であるガラス基板上に形成されている。絶縁体基板１上には、まず、共通の一対のゲート電極２が形成され、その上がゲート絶縁膜３で被覆されている。ゲート絶縁膜３上にはさらに、保護膜４が積層され、その上に、有機半導体層５が設けられている。有機半導体層５上には、ｐ型有機ＦＥＴのソース／ドレイン電極を形成するｐチャネル金属電極６、及びｎ型有機ＦＥＴのソース／ドレイン電極を形成するｎチャネル金属電極７が形成されている。
【００２５】
ｐチャネル金属電極６とｎチャネル金属電極７のそれぞれ一方が互いに接触して、一対のゲート電極２の中間部に配置されている。共通のゲート電極２の外側に、ｐチャネル金属電極６及びｎチャネル金属電極７のそれぞれ他方が配置されている。
【００２６】
有機半導体層５は、例えばルブレンの有機半導体単結晶により形成され、ｐチャネルとｎチャネルに共通である。ｐチャネル金属電極６は、例えばＡｕにより形成され、ｎチャネル金属電極７は、例えばＣａにより形成される。
【００２７】
保護膜４は、ゲート絶縁膜３と有機半導体５の界面に存在するＯＨ基が電子トラップの原因となることを防止するために設けられる。なお、Ｃａからなるｎチャネル金属電極７を外気から遮蔽するための封止膜を設けることが望ましい。封止膜としては、例えばポリパラキシリレン等の高分子絶縁膜とその表面に設けたＡｌ等の金属膜の組み合わせを用いることが、効果的である。それにより、Ｃａ電極を安定して動作させることが可能となる。
【００２８】
ｐチャネル金属電極６及びｎチャネル金属電極７を、一例として上述のように選択することにより、同一の有機半導体層５をそれぞれ、ｐチャネル及びｎチャネルとして動作させることができる。すなわち、ｐチャネル金属電極６は、仕事関数に基づいて制御される有機半導体層５中の多数キャリアが正孔になるように選択され、ｎチャネル金属電極７は、仕事関数に基づいて制御される有機半導体層５中の多数キャリアが電子になるように選択される。
【００２９】
有機半導体は、有意な不純物を含まなければ本来真性半導体であり、下記の条件を満足する限りにおいて、正孔及び電子のキャリア輸送を一種の材料のみで行うことができる。すなわち、
１）両キャリアは、対応する極性のゲート電圧の印加により半導体中に注入される。
【００３０】
２）半導体／ゲート絶縁層の界面が、有効な電子あるいはホールトラップの無い清浄な状態である。
【００３１】
３）エネルギーギャップは、十分なオンオフ比を得るのに十分な広さである。
【００３２】
このようにして、ワイドギャップ有機単結晶上に直接、正孔及び電子を注入するための２種類の異なる金属電極を形成することにより、上記構成の相補型インバータを作製し、改善された良好な特性を得ることができた。
【００３３】
ｐチャネル金属電極６及びｎチャネル金属電極７を、仕事関数に基づいて選択した一例が、上述のＡｕ及びＣａであるが、一般的には、以下のように選択する。すなわち、ｐチャネル金属電極６は、有機半導体の最低非占有分子軌道（ＬＵＭＯ）のエネルギー準位に０．２ｅＶを加えたエネルギー準位よりも電子のエネルギー準位が低い金属から選択する。ｎチャネル金属電極７は、有機半導体の最高占有分子軌道（ＨＯＭＯ）のエネルギー準位から０．２ｅＶを差し引いたエネルギー準位よりも電子のエネルギー準位が高い金属から選択する。
【００３４】
[デバイスの製造]
上記構成の相補型インバータを製造する方法の一例について、図１を参照して説明する。まず、ガラス基板１上に、厚さ２０ｎｍのＡｕと厚さ３ｎｍのＣｒを積層し、パターン形成することにより、ｐ型及びｎ型の有機ＦＥＴの共通ゲート２を形成する。この共通ゲート２は、インバータの入力ノードとして機能する。
【００３５】
次に、厚さ１μｍのポリ−４−ビニルフェノール（ＰＶＰ）からなるゲート絶縁膜３をスピンコートで形成し、２００℃の炉中で３時間アニールした。更に、その誘電体表面を、保護膜４である５０ｎｍ以下の厚さのポリスチレン（ＰＳ）層で被覆して極性基を不活性化した。誘電体（ゲート絶縁膜３）と有機半導体５の界面におけるＯＨ基の存在は、電子トラップの原因となるので、保護膜４は、特にｎチャネル有機ＦＥＴにとって決定的な役割を果たす。ＰＳで被覆された上記積層体を、Ａｒガスの流れの下で、７０℃で７時間、及び１２０℃で３時間アニールする。
【００３６】
次に、ルブレン単結晶を、ガラスチューブ中でのＰＶＴ（physical vapor transport）により、例えば、厚さ５μｍ以下に成長させて、空気中に曝すことなく、Ａｒで満たしたｇｌｏｖｅ−ｂｏｘ中に移す。ルブレン単結晶を上記積層体上に積層して、有機半導体層５を形成する。更に、有機半導体層５上に、Ａｕ及びＣａとをメタルマスクを通して蒸着することにより、トップコンタクトのｐチャネル金属電極６及びｎチャネル金属電極７を形成する。
【００３７】
[デバイスの特性]
上述のように作製されたｐ型及びｎ型有機ＦＥＴについて、伝達特性をそれぞれ図３及び図４に示す。図３及び図４において、横軸はゲート電圧（Ｖ）、左側の縦軸はドレイン電流（Ａ）、右側の縦軸はドレイン電流の絶対値の平方根を示す。
【００３８】
ルブレンの単結晶ＦＥＴは通常、空気中ではｐ型の特性を示すが、空気に曝すことなく作製された場合は、両極性の特性を示す。多数キャリアの型は、金属の仕事関数に基づいて選択された電極によって制御可能である。すなわち、図３の特性では、Ａｕの仕事関数５．１ｅＶが、ルブレンのＨＯＭＯ（最高被占有軌道）レベルである５．４ｅＶに近いので、Ａｕ電極による正孔輸送が支配的となっている。図４の特性では、同様の理由により、Ｃａ電極による電子輸送が支配的となっている。
【００３９】
図３及び図４の伝達特性から、本実施の形態のｐ型及びｎ型有機ＦＥＴは、小さな閾値電圧で動作可能であり、特にｎ型有機ＦＥＴについては、従来例と比べて両極性動作が抑制されていることが判る。
【００４０】
また、本実施の形態の相補型インバータについて、図５に電圧伝達特性を、図６にＤＣゲインを示す。それぞれ、ドレイン電圧をＶＤＤ＝＋１０、＋１１、及び＋１２Ｖとした場合について示す。インバータのスイッチング電圧は約１０Ｖであり、従来の有機相補型インバータと比べて、かなり高いＤＣゲインが得られることが判る。
【００４１】
（実施の形態２）
図７は、実施の形態２における有機ＦＥＴアレイに含まれる、相補型インバータを示す断面図である。本実施の形態では、基本的な構成は実施の形態１と同様であり、図１に示した相補型インバータの要素と同様の要素については、同一の参照符号を付して、重複する説明を一部省略する。
【００４２】
本実施の形態の相補型インバータは、絶縁性基板８の下面に第二ゲート電極１０が設けられている点が、実施の形態１と相違する。また、絶縁性基板８は酸化シリコン（ＳｉＯ2）により形成され、第二ゲート電極１０は、導電性シリコン（不純物ドープＳｉ）により形成される。なお、ゲート絶縁膜９は、ＰＭＭＡ（ポリメチルメタアクリレート）により形成されている。
【００４３】
第二ゲート電極１０には、一定の制御電圧ＶBACKが印加される。これにより、ｐチャネル側からの正孔の拡散を抑制して、ｎ型ＦＥＴによるp型の動作の抑制、すなわち両極性動作の抑制がより十分になる。従って、純粋にｎ型動作するべき局面でｐ型の動作もしてしまうことによる、相補型としての特徴である低消費電力というメリットが損なわれることを回避できる。例えば、ドレイン電圧ＶＤＤ＝＋１０Ｖ、ゲート電極２への入力電圧ＶIN＝＋０Ｖの場合、第二ゲート電極１０に制御電圧ＶBACK＝＋１０Ｖを印加することにより、良好な結果が得られた。
【００４４】
（実施の形態３）
図８は、実施の形態３における有機ＦＥＴアレイに含まれる、相補型インバータを示す断面図である。本実施の形態においては、有機半導体層５を形成する有機半導体単結晶を基板として用いる。なお、図１に示した相補型インバータの要素と同様の要素については、同一の参照符号を付して、重複する説明を一部省略する。
【００４５】
すなわち、有機半導体層５を形成する有機半導体単結晶上に、ｐチャネル金属電極６及びｎチャネル金属電極７が形成されている。ｐチャネル金属電極６及びｎチャネル金属電極７が形成された有機半導体層５上が保護膜４で被覆され、その上にゲート絶縁膜３が形成されている。ゲート絶縁膜３上に、ゲート電極２が形成されている。
【００４６】
この構造により、ｐチャネルとｎチャネルに共通の有機半導体層５を用いることの利点を十分に活用して、製造プロセスを簡略化することが可能である。また、大面積でフレキシブルな形態に構成することも容易である。
【００４７】
有機半導体層５を形成する有機半導体単結晶は、実施の形態１に述べた方法と同様の方法で作製可能である。すなわちルブレン等の有機半導体の単結晶を、ガラスチューブ中でのＰＶＴ（physical vapor transport）により成長させる。本実施の形態の場合も、厚さは例えば５μｍ以下、但し、実施の形態１よりも厚く成長させることが望ましい。成長させた有機半導体単結晶を、空気中に曝すことなく、Ａｒで満たしたｇｌｏｖｅ−ｂｏｘ中に移し、その後、有機半導体単結晶を基板として、有機ＦＥＴを形成するための要素を成膜しパターンニングする。
【００４８】
なお、本実施の形態の相補型インバータの場合も、実施の形態２における構成と同様、第二ゲート電極を設けること等により、ｐチャネル側からの正孔の拡散を抑制することが望ましい。
【００４９】
図９は、上述の構成と同様に構成された、ｐ型有機ＦＥＴ及びｎ型有機ＦＥＴを混在させた有機ＦＥＴアレイの概略構成を示す斜視図である。ｐチャネル金属電極６及びその上にゲート絶縁膜３を介して形成されたゲート電極２により、ｐ型有機ＦＥＴが形成され、ｎチャネル金属電極７及びその上にゲート絶縁膜３を介して形成されたゲート電極２により、ｎ型有機ＦＥＴが形成されている。相補型インバータ１１は、図８に示したような構造であるが、ゲート電極１２が連続した形状に形成されている。有機ＦＥＴ間は配線層１３により接続されている。
【００５０】
以上のように、本実施の形態の有機ＦＥＴアレイは、有機半導体層が有機半導体単結晶により形成され、ソース電極及びドレイン電極が、仕事関数に基づいて有機半導体層中の多数キャリアを制御する金属電極で構成される特徴を生かし、更に、有機半導体単結晶を基板として用いることにより、構成を簡素化したことを特徴とする。
【００５１】
これにより、良好な特性を持つ有機モノリシックＩＣが、ドーピングなしで電極パターニングのみで実現でき、省材料、回路規模の縮小、信号伝達遅れの低減等、種々の利点が得られる。
【産業上の利用可能性】
【００５２】
本発明の有機ＦＥＴアレイによれば、ｐチャネルとｎチャネルに共通の有機半導体層を用いて、実用上十分に良好な伝達特性を得ることが可能であり、ディスプレイ、センサー、ＩＣカード等に有用である。
【符号の説明】
【００５３】
１、８  絶縁性基板
２、１２  ゲート電極
３、９  ゲート絶縁膜
４  保護膜
５  有機半導体層
６  ｐチャネル金属電極
７  ｎチャネル金属電極
１０  第二ゲート電極
１１  相補型インバータ
１３  配線層
【図１】
2011060837.tif 000003
【図２】
2011060837.tif 000004
【図３】
2011060837.tif 000005
【図４】
2011060837.tif 000006
【図５】
2011060837.tif 000007
【図６】
2011060837.tif 000008
【図７】
2011060837.tif 000009
【図８】
2011060837.tif 000010
【図９】
2011060837.tif 000011