(57)【要約】【課題】ディジタルデータを基に得られたＰＷＭ信号の周期の誤差が車速によって大きく変化することなく、極力抑圧可能とする。【解決手段】車速センサ４の出力を基に演算算出されたＰＷＭ信号の周期が、いずれの区分に該当するかが判定され（Ｓ１０２〜Ｓ１１４）、該当するとされた区分が判定されると、当該区分について予め定められた分解能で符号付き１６ビットのディジタルデータとされ（Ｓ１０４，Ｓ１０８，Ｓ１１２，Ｓ１１６）、このディジタルデータに対応する周期を有するＤＵＴＹ固定のＰＷＭ信号が生成され、ナビゲーション装置へ供給されるようになっている。【選択図】図２
2011102075.tif 000002
【特許請求の範囲】
【請求項１】
様々に変化する数値データのディジタルデータ化におけるビット分解能向上方法であって、
前記数値データの変化範囲を複数に区分すると共に、各区分毎に分解能を設定し、数値データが取得される度に、当該取得された数値データが前記いずれの区分に該当するかを判定し、前記取得された数値データを、該当する区分について予め定められた前記分解能で前記所定のビット数に変換して出力することを特徴とする数値データのディジタルデータ化におけるビット分解能向上方法。
【請求項２】
分解能は、ディジタルデータ化前の数値データに対するディジタルデータ化後の当該データ値のずれが、所望する誤差範囲を充足する範囲で設定されたものであることを特徴とする請求項１記載の数値データのディジタルデータ化におけるビット分解能向上方法。
【請求項３】
数値データは、車両速度に応じたＰＷＭ信号の周期であることを特徴とする請求項２記載の数値データのディジタルデータ化におけるビット分解能向上方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、種々に変化する数値データのディジタルデータ処理に係り、特に、分解能の向上等を図ったものに関する。
【背景技術】
【０００２】
車両動作が電子制御されるよう構成された車両装置においては、エンジン制御等に必要とされる車両速度を、車速センサによって得られた信号を、それぞれの用途に適した信号形式、レベル等に変換して用いることが行われており、例えば、この種の技術については、特許文献１等に開示されたもの等がある。
【０００３】
ところで、車両速度の情報は、近年、車両に多く装備されるナビゲーション装置等にも供給されることが多く、車速センサの信号を基に、ナビゲーション装置等において要求される信号形式、レベル等への信号処理が施されて車両速度情報として供給されている。
例えば、具体的には、車速センサによって得られる信号は、車両速度（車速）に比例した電圧信号であるが、ナビゲーション装置に供給する場合、車両の動作制御を行う車両用電子制御ユニットにおいては、かかる車速センサの出力信号は一旦ディジタル信号に変換され、次述するような処理が施されて、ナビゲーション装置に所望される信号形態に変換されて出力されるようになっている。
【０００４】
すなわち、まず、ナビゲーション装置が要求する車両速度の信号形態には、様々あるが、例えば、車両速度に応じて繰り返し周期が変化するＤＵＴＹ固定のＰＷＭ信号が要求される場合があり、この場合、ＤＵＴＹは、例えば、５０％固定である。
このような場合、電子制御ユニットにおいては、まず、上述したようにディジタル信号として得られた車速センサの出力から、予め定められた車速センサの出力とナビゲーション装置へ供給するＰＷＭ信号の周期との相関関係を基いて、ナビゲーション装置へ供給すべきＰＷＭ信号の周期がディジタル演算により算出される。
次いで、ディジタル値で得られたＰＷＭ信号の周期を基に、その周期のＰＷＭ信号が生成され、ナビゲーション装置へ出力されるようになっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２４５６９０号公報（第４−６頁、図１−図３）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述のように車両速度に応じたＰＷＭ信号の周期をディジタル演算により算出し、その算出結果に基づいてＰＷＭ信号を生成、出力する場合、次のような問題がある。
まず、従来、ディジタル値で得られた車速センサの出力値を基に算出されるＰＷＭ信号の周期は、例えば、符号付３２ビットで算出されるが、このディジタル値で得られた周期を基にＰＷＭ信号を生成、出力する回路においては、回路構成の都合等から、より少ないビット数、例えば、符号付き１６ビットで表された周期の入力が要求される場合がある。
【０００７】
一方、車速の変化範囲を、例えば、３Ｋｍ／ｈ乃至１５０Ｋｍ／ｈと想定し、これに対してＰＷＭ信号発生のための周期のレンジとして、例えば、５ｍｓ〜３３００ｍｓ程度まで必要であるとした場合、この周期を上述のように符号付き１６ビットで表すとすると、１６ビットで表すことのできる最大数値は、１０進数表示で３２７６７であるため、１ビット当たりの分解能は、約０.１ｍｓとなる。かかる状態にあって、誤差の大きさは、周期の長い場合には小さく、問題となるならない程度となるのに対して、周期の短い場合、すなわち、周期が最低レンジの５ｍｓの範囲においては、１ビット当たりの分解能である約０.１ｍｓの差は、最大２％の誤差を生むこととなり、誤差が車速によって変動するという問題がある。
【０００８】
また、仮に、最初に周期のディジタル演算を行った際の符号付き３２ビットのままで、ビット数を変えないとしても、この場合、１μｍレンジまで計算可能であるが、その一方で、周期の短い箇所においては、例えば、１ｍｓの変化は、実際の車速変化に換算すると３０Ｋｍ／ｈとなり、車速の微小な変化に対してＰＷＭ信号の周期が十分に対応できないという問題がある。
【０００９】
本発明は、上記実状に鑑みてなされたもので、ディジタルデータを基に得られたＰＷＭ信号の周期の誤差が車速によって大きく変化することなく、誤差を極力抑圧することのできる数値データのディジタルデータ化におけるビット分解能向上方法を提供するものである。
【課題を解決するための手段】
【００１０】
上記本発明の目的を達成するため、本発明に係る数値データのディジタルデータ化におけるビット分解能向上方法は、
様々に変化する数値データのディジタルデータ化におけるビット分解能向上方法であって、
前記数値データの変化範囲を複数に区分すると共に、各区分毎に分解能を設定し、数値データが取得される度に、当該取得された数値データが前記いずれの区分に該当するかを判定し、前記取得された数値データを、該当する区分について予め定められた前記分解能で前記所定のビット数に変換して出力するよう構成されてなるものである。
【発明の効果】
【００１１】
本発明によれば、数値データの大きさ、すなわち、ＰＷＭ信号の周期の大きさに応じて、ディジタルデータの分解能を変えて出力するようにしたので、従来と異なり、数値データの大きさに関わらず、データ変換前の本来の値に対する、データ変換後の誤差が大きく変動することがなく、誤差変動が抑圧され、信頼性の高い信号を得ることができるという効果を奏するものである。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態における数値データのディジタルデータ化におけるビット分解能向上方法が適用される車両用電子制御ユニットの構成例を示す構成図である。
【図２】本発明の実施の形態における数値データのディジタルデータ化におけるビット分解能向上処理手順を示すサブルーチンフローチャートである。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図１及び図２を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における数値データのディジタルデータ化におけるビット分解能向上方法が適用される車両用電子制御ユニットの構成例について、図１を参照しつつ説明する。
車両用電子制御ユニット（図１においては「ＥＣＵ」と表記）１００は、電子制御の車両装置において、エンジン（図示せず）の動作制御等を行うものであるが、この図１においては、図示されないナビゲーション装置へ出力される可変周期ＰＷＭ信号の出力に関する部分のみの構成を示したものとなっている。
【００１４】
かかる車両用電子制御ユニット１００は、公知・周知の構成を有してなるマイクロコンピュータ（図１においては「ＣＰＵ」と表記）１と、アナログ・ディジタル変換器（図１においては「Ａ／Ｄ」と表記）２と、ＰＷＭ信号生成回路（図１においては「ＰＷＭ ＧＥＮ」と表記）３とを主たる構成要素として構成されたものとなっている。
アナログ・ディジタル変換器（以下、「Ａ／Ｄ変換器」と称する）２は、車両の適宜な部位に設けられた車速センサ４のアナログ入力信号が入力され、そのアナログ入力信号をディジタル信号に変換してマイクロコンピュータ１へ出力するようになっている。
ここで、車速センサ４から出力される信号は、電圧信号であって、車両速度（車速）の上昇に伴い電圧レベルが上昇するようになっているものである。
【００１５】
マイクロコンピュータ１は、エンジン制御等の車両の動作制御のための種々の制御処理を実行するもので、本発明の実施の形態においては、その一環として、車速センサ４の出力信号に対する後述するような信号処理が行われるものとなっている。車速センサ４の出力は、エンジン制御等にも用いられるが、以下の説明においては、特に、図示されないナビゲーション装置へ出力する可変周期ＰＷＭ信号の生成、出力に関して実行される信号処理に関連する部分について説明することとする。
【００１６】
まず、マイクロコンピュータ１には、Ａ／Ｄ変換器２によりディジタル信号に変換された車速センサ４の出力信号が入力され、従来同様、そのディジタル信号に基づいて、最終的にナビゲーション装置（図示せず）へ出力する可変周期ＰＷＭ信号の周期の演算算出が行われる。
すなわち、車両速度とナビゲーション装置（図示せず）へ出力する可変周期ＰＷＭ信号の周期の相関関係、換言すれば、車速センサ４の出力とナビゲーション装置（図示せず）へ出力する可変周期ＰＷＭ信号の周期の相関関係が予め設定されており、かかる相関関係を用いて、上述のようにディジタル値で得られた車速センサ４の出力に対する可変周期ＰＷＭ信号の周期が演算算出されることとなる。
【００１７】
なお、図１においては、かかるマイクロコンピュータ１における可変周期ＰＷＭ信号の周期の演算処理を「計算周期算出」と表記してある。かかる計算周期の算出は、所定時間各で繰り返し算出されるようになっているものであり、本発明の実施の形態においては、符号付き３２ビットのディジタルデータとして算出されるものとなっている。
【００１８】
さらに、マイクロコンピュータ１においては、上述のように演算算出された可変周期ＰＷＭ信号の周期（以下「計算周期」と称する）について、本発明に係る数値データのディジタルデータ化におけるビット分解能向上処理（図１においては「分解能設定」と表記）が施され（詳細は後述）、設定された分解能で、周期可変ＰＷＭ信号の周期の値がディジタルデータとしてマイクロコンピュータ１からＰＷＭ信号生成回路３へ出力されるようになっている。本発明の実施の形態においては、ＰＷＭ信号生成回路３へ対する計算周期の出力は、符号付き１６ビットのディジタルデータで行われるようになっている。
【００１９】
ＰＷＭ信号生成回路３は、上述のようにマイクロコンピュータ１により得られた周期可変ＰＷＭ信号の周期を示すディジタルデータに基づいて、従来同様、固定ＤＵＴＹ（例えば、５０％）のＰＷＭ信号を生成、出力するよう構成されたものとなっている。かかるＰＷＭ信号生成回路３の出力信号は、図示されないナビゲーション装置等に供給されるものとなっている。
【００２０】
図２には、マイクロコンピュータ１において実行される数値データのディジタルデータ化におけるビット分解能向上処理の手順を示すサブルーチンフローチャートが示されており、以下、同図を参照しつつ、その内容について説明する。
まず、この一連の処理は、先に説明したように、従来同様にマイクロコンピュータ１における計算周期算出処理により得られた計算周期に対して行われるものである。ここで、計算周期は、車両速度によって様々に変化する数値データであり、先に述べたように、例えば、符号付き３２ビットのディジタルデータとして得られるものとなっている。
【００２１】
また、前提として、本発明の実施の形態においては、車両の速度変化範囲は、例えば、３Ｋｍ／ｈ〜１５０Ｋｍ／ｈであると仮定し、また、それに対して、図示されないナビゲーション装置に要求される周期可変ＰＷＭ信号の周期の範囲は、５ｍｓ〜３２００ｍｓであると仮定する。
そして、マイクロコンピュータ１からＰＷＭ信号生成回路３へ出力される周期可変ＰＷＭ信号の周期は、符号付き１６ビットによるディジタルデータで出力されるものとする。
【００２２】
しかして、マイクロコンピュータ１により周期可変ＰＷＭ信号の周期のビット分解能設定処理が開始されると、最初に、直近に得られた計算周期が第１の所定周期Ｔ１より大であるか否かが判定される（図２のステップＳ１０２参照）。
ここで、本発明の実施の形態において、第１の所定周期Ｔ１は、符号付き１６ビットの最大値、１０進数表示で３２７６７（ｍｓ）＝３２７６７０００（μｓ）に設定されたものとなっている。
【００２３】
そして、ステップＳ１０２において、直近に得られた計算周期が第１の所定周期Ｔ１より大であると判定された場合（ＹＥＳの場合）には、次述するステップＳ１０４の処理へ進む一方、直近に得られた計算周期が第１の所定周期Ｔ１より大ではないと判定された場合（ＮＯの場合）には、後述するステップＳ１０６の処理へ進むこととなる。
【００２４】
ステップＳ１０４においては、直近に得られた計算周期を第１係数Ｋ１で除した値が、符号付き１６ビットでナビゲーション装置（図示せず）へ出力する周期（出力周期）とされることとなる。
ここで、第１係数Ｋ１は、符号付き１６ビットでナビゲーション装置（図示せず）へ出力する計算周期として所望される分解能を考慮して定めるのが好適である。すなわち、分解能は、計算周期に対する、符号付き１６ビットで表された周期の値とのずれ、所望する誤差範囲を充足する大きさに設定するのが好適である。
本発明の実施の形態において、第１係数Ｋ１＝１００００μｓ＝１０ｍｓと設定されており、これによって、先の第１の所定周期を超える周期範囲においては、分解能１０ｍｓ、換言すれば、最下位ビットの”１”が１０ｍｓとして符号付き１６ビットにより表されることとなる。
上述のようにしてステップＳ１０４の処理が行われた後は、一連の処理が終了され、一旦、図示されないメインルーチンへ戻ることとなる。
【００２５】
一方、ステップＳ１０６においては、直近に得られた計算周期が第２の所定周期Ｔ２より大であるか否かが判定される。
本発明の実施の形態においては、第２の所定周期Ｔ２は、先の第１の所定周期Ｔ１の１／１０、すなわち、Ｔ２＝３２７６７００（μｓ）に設定されている。なお、第１の所定周期に対する第２の所定周期Ｔ２の割合である上述の「１／１０」は、あくまでも一例であり、これに限定されるものではなく、全体をどのような分解能に区分するか等を考慮して適宜選定されるべきものである。
【００２６】
そして、ステップＳ１０６において、直近に得られた計算周期が第２の所定周期Ｔ２より大であると判定された場合（ＹＥＳの場合）には、次述するステップＳ１０８の処理へ進む一方、直近に得られた計算周期が第２の所定周期Ｔ２より大ではないと判定された場合（ＮＯの場合）には、後述するステップＳ１１０の処理へ進むこととなる。
ステップＳ１０８においては、直近に得られた計算周期を第２係数Ｋ２で除した値が、符号付き１６ビットでナビゲーション装置（図示せず）へ出力する周期（出力周期）とされることとなる。
【００２７】
ここで、第２係数Ｋ２は、先の第１係数Ｋ１の１／１０に設定されている。すなわち、本発明の実施の形態においては、第２係数Ｋ２＝１０００μｓ＝１ｍｓと設定されている。これによって、先の第２の所定周期Ｔ２を超える周期範囲においては、分解能１ｍｓ、換言すれば、最下位ビットの”１”が１ｍｓとして符号付き１６ビットにより表されることとなる。
上述のようにしてステップＳ１０８の処理が行われた後は、一連の処理が終了され、一旦、図示されないメインルーチンへ戻ることとなる。
【００２８】
一方、ステップＳ１１０においては、直近に得られた計算周期が第３の所定周期Ｔ３より大であるか否かが判定される。
本発明の実施の形態においては、第３の所定周期Ｔ３は、先の第２の所定周期Ｔ２の１／１０、すなわち、Ｔ３＝３２７６７０（μｓ）に設定されている。
そして、ステップＳ１１０において、直近に得られた計算周期が第３の所定周期Ｔ３より大であると判定された場合（ＹＥＳの場合）には、次述するステップＳ１１２の処理へ進む一方、直近に得られた計算周期が第３の所定周期Ｔ３より大ではないと判定された場合（ＮＯの場合）には、後述するステップＳ１１４の処理へ進むこととなる。
【００２９】
ステップＳ１１２においては、直近に得られた計算周期を第３係数Ｋ３で除した値が、符号付き１６ビットでナビゲーション装置（図示せず）へ出力する周期（出力周期）とされることとなる。
ここで、第３係数Ｋ３は、先の第２係数Ｋ２の１／１０に設定されている。すなわち、本発明の実施の形態においては、第３係数Ｋ３＝１００μｓと設定されている。これによって、先の第３の所定周期Ｔ３を超える周期範囲においては、分解能１００μｓ、換言すれば、最下位ビットの”１”が１００μｓとして符号付き１６ビットにより表されることとなる。
上述のようにしてステップＳ１１２の処理が行われた後は、一連の処理が終了され、一旦、図示されないメインルーチンへ戻ることとなる。
【００３０】
一方、ステップＳ１１４においては、直近に得られた計算周期が第４の所定周期Ｔ４より大であるか否かが判定される。
本発明の実施の形態においては、第４の所定周期Ｔ４は、先の第３の所定周期Ｔ２の１／１０、すなわち、Ｔ３＝３２７６７（μｓ）に設定されている。
そして、ステップＳ１１４において、直近に得られた計算周期が第４の所定周期Ｔ４より大であると判定された場合（ＹＥＳの場合）には、次述するステップＳ１１６の処理へ進む一方、直近に得られた計算周期が第４の所定周期Ｔ４より大ではないと判定された場合（ＮＯの場合）には、後述するステップＳ１１８の処理へ進むこととなる。
【００３１】
ステップＳ１１６においては、直近に得られた計算周期を第４係数Ｋ４で除した値が、符号付き１６ビットでナビゲーション装置（図示せず）へ出力する周期（出力周期）とされることとなる。
ここで、第４係数Ｋ４は、先の第３係数Ｋ３の１／１０に設定されている。すなわち、本発明の実施の形態においては、第４係数Ｋ４＝１０μｓと設定されている。これによって、先の第４の所定周期Ｔ４を超える周期範囲においては、分解能１０μｓ、換言すれば、最下位ビットの”１”が１０μｓとして符号付き１６ビットにより表されることとなる。
上述のようにしてステップＳ１１６の処理が行われた後は、一連の処理が終了され、一旦、図示されないメインルーチンへ戻ることとなる。
【００３２】
一方、ステップＳ１１８においては、直近に得られた計算周期が、符号付き１６ビットにより表され、ナビゲーション装置（図示せず）へ出力周期として出力され、一連の処理が終了されて、一旦、図示されないメインルーチンへ戻ることとなる。
すなわち、この場合、本発明の実施の形態においては、分解能が１μｓ、換言すれば、最下位ビットの”１”が１μｓとして符号付き１６ビットにより表されることとなる。
【００３３】
上述したように、周期の大きさに応じてそれぞれ分解能を設定することにより、使用される周期の全範囲において、誤差が小さく抑圧される。例えば、本発明の実施の形態における例においては、誤差の実測値は±０.３％以内となっている。
なお、本発明の実施の形態においては、周期について、その大きさに応じて区分し、その区分に応じた分解能を設定するようにしたが、本願発明は、周期に限定される必要はなく、比較的、大きな変化を呈する種々のデータについて、同様に適用することができるものである。
【産業上の利用可能性】
【００３４】
データの大きさに応じて分解能を設定するようにしたので、変化範囲が大きいデータを、所定のビット数で出力する用途において、データの変化範囲に関わらず誤差のばらつきが小さいデータが要求される装置等に適用できる。
【符号の説明】
【００３５】
１…マイクロコンピュータ
２…アナログ・ディジタル変換器
３…ＰＷＭ信号生成回路
４…車速センサ
【図１】
2011102075.tif 000003
【図２】
2011102075.tif 000004