(57)【要約】【課題】オフセット・振幅・位相に周期的な変動が含まれる２相アナログ正弦波に対して補正値の更新を無効から有効に切替える場合でも、補正値にギャップが発生せずにずれのない内挿分割データを出力するエンコーダ信号の補正回路を提供する。【解決手段】直交するＡ相とＢ相のアナログ正弦波信号から位置データ１４ａを出力するエンコーダにおいて、補正値演算部２０と、速度判定フラグ２１ａを出力する速度判定部２１と、前記速度判定フラグ２１ａが高速のときに補正値更新フラグ２２ａを無効とし、速度判定フラグが低速でさらに前記演算補正値２０ａと前記信号補正値２３ａとが一致したときに補正値更新フラグを有効にする補正値更新判定部と、前記補正値更新フラグ２２ａに従い有効の場合は信号の補正で使用する信号補正値２３ａを前記演算補正値２０ａで更新し、無効の場合は信号補正値を更新せず保持する補正値更新部２３とを備える構成とする。【選択図】図１
2011064459.tif 000002
【特許請求の範囲】
【請求項１】
直交するＡ相とＢ相のアナログ正弦波信号（Ａ０とＢ０）をＡＤ変換してＡ１とＢ１を出力するＡＤ変換部と、Ａ１とＢ１を正規化された直交位相差のディジタル正弦波信号Ａ２とＢ２へと補正する信号補正部と、Ａ２とＢ２から内挿分割データに変換する内挿変換部と、Ａ０とＢ０と原点信号（Ｚ０）をパルス変換してＵＰ／ＤＯＷＮカウントすることでパルスカウント値を出力するパルスカウント部と、前記パルスカウント値と前記内挿分割データを合成することで位置データを出力する位置データ合成部とを備えるエンコーダおいて、Ａ１とＢ１を補正するための補正値を演算し演算補正値を生成する補正値演算部と、あらかじめ設定速度１および設定速度１に対してヒステリシス特性をもつ設定速度２を設定し前記位置データの時間変化量から演算した検出速度と比較して検出速度が設定速度１以上になると高速と判定し、高速時に検出速度が設定速度２以下になると低速と判定し速度判定フラグを出力する速度判定部と、前記信号補正部でＡ１とＢ１の補正に使用する信号補正値の更新を有効／無効にする補正値更新フラグを出力する補正値更新判定部と、前記補正値更新フラグに従い有効の場合は前記信号補正値を前記演算補正値で更新し、無効の場合は信号補正値を更新せず保持する補正値更新部とを備え、前記補正値更新判定部では前記速度判定フラグが高速のときに前記補正値更新フラグを無効とし、速度判定フラグが低速でさらに前記演算補正値と前記信号補正値とが一致したときに補正値更新フラグを有効にすることを特徴としたエンコーダ信号の補正回路。
【請求項２】
前記補正値更新フラグが有効から無効になったときの位置データをラッチ位置データとして出力する位置データラッチ部をさらに備え、前記補正値更新判定部では前記速度判定フラグが高速のときに補正値更新フラグを無効とし、速度判定フラグが低速で、さらに前記演算補正値と前記信号補正値とが一致した場合あるいは前記位置データと前記ラッチ位置データとが一致した場に補正値更新フラグを有効にすることを特徴としたエンコーダ信号の補正回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直交する２相のアナログ正弦波信号を内挿分割処理して高分解能を得るエンコーダにおいて、２相のアナログ正弦波信号のオフセット、振幅、位相を補正する方法に関する。
【背景技術】
【０００２】
一般にモータ制御で使用される回転型の光学式エンコーダでは、
赤外線ＬＥＤなどの光源から出力される光をフォトダイオードなどの受光素子が受取る際に、受光素子表面のスリットパターンと回転軸に取付けられたスリット板との相対位置により透過する光量を増減させ、受光素子の光電変換によって出力される直交する２相アナログ信号をコンパレータによりパルス変換し、パルスをアップ／ダウンカウントすることで位置情報を検出している。
【０００３】
この種のエンコーダに対し高分解能化を図る方法として、スリットのパターン間隔を微細化することでパルスカウント数を増加させる方法がある。しかしこの方法ではスリットの加工精度の限界や隣接するスリット同士での光の干渉等が発生し高分解能化は困難であった。
【０００４】
そこで近年ではスリット形状を変更することで受光量を調整してアナログ信号を正弦波状にし、直交する２相アナログ正弦波信号を用いた内挿分割処理でパルスカウント間を補間することで高分解能化を図る方法が主流となっている。実際の内挿分割処理では複雑な演算処理が必要なため、アナログ正弦波信号をＡＤ変換器でディジタル信号に変換し、ディジタル信号処理により三角関数の逆変換を用いることで内挿分割データを生成する。
【０００５】
このとき、正確な逆変換を行うためにはディジタル信号に対してオフセット、振幅、位相の補正が必要であり、たとえば２相正弦波ｘ，ｙについてｘ＝０となる時のｙの瞬時値ｙ１，ｙ２と、ｙ＝０となる時のｘの瞬時値ｘ１，ｘ２と｜ｘ｜＝｜ｙ｜となるときのｘの瞬時値ｘ３，ｘ４を記憶する記憶手段と、ｘ１，ｘ２，ｙ１，ｙ２，ｘ３，ｘ４から振幅誤差、位相誤差、直流オフセットを演算する誤差演算手段と、これらの検出された各誤差を用いて２相正弦波信号を補正して理想的な２相正弦波信号を得る誤差補正手段と、このようにして得られた理想的な２相正弦波からｔａｎ逆変換によって回転角を検出する位置検出部とを設け、前記記憶手段は、移動体の移動速度が所定値以上の場合には前記ｙ１，ｙ２，ｘ１，ｘ２，ｘ３，ｘ４を更新することなく保持しており、前記移動体の移動速度が前記所定値以下の場合には前記ｙ１，ｙ２，ｘ１，ｘ２，ｘ３，ｘ４をそれぞれｘ＝０となる時点、ｙ＝０となる時点、｜ｘ｜＝｜ｙ｜となる時点において順次更新して記憶するようになっている誤差補正機能付き位置検出装置が提案されている。(例えば、特許文献１参照)
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−２５６６３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献1の方法はＡＤ変換器のサンプル周波数や演算周期の制限による瞬時値の誤差を低減するには有効である。しかし、通常ＡＤ変換器に入力される直交する２相アナログ正弦波信号にはスリット板を取り付ける際の偏芯や傾き等によりオフセット・振幅・位相
に周期的な変動が含まれているため、瞬時値の更新が停止されている（無効）状態から更新を開始（有効）するときにギャップが発生する。さらに瞬時値から演算される補正値にも同様のギャップが含まれるため補正された信号から生成される内挿分割データ（位置データ）がステップ状にずれる。例えばモータ制御に使用するエンコーダの位置データにこのようなステップ状のずれが発生すると、検出速度の変動につながりトルクが脈動するため異音の原因となる。 
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明は、直交するＡ相とＢ相のアナログ正弦波信号（Ａ０とＢ０）をＡＤ変換してＡ１とＢ１を出力するＡＤ変換部と、Ａ１とＢ１を正規化された直交位相差のディジタル正弦波信号Ａ２とＢ２へと補正する信号補正部と、Ａ２とＢ２から内挿分割データに変換する内挿変換部と、Ａ０とＢ０と原点信号（Ｚ０）をパルス変換してＵＰ／ＤＯＷＮカウントすることでパルスカウント値を出力するパルスカウント部と、前記パルスカウント値と前記内挿分割データを合成することで位置データを出力する位置データ合成部とを備えるエンコーダおいて、Ａ１とＢ１を補正するための補正値を演算し演算補正値を生成する補正値演算部と、あらかじめ設定速度１および設定速度１に対してヒステリシス特性をもつ設定速度２を設定し前記位置データの時間変化量から演算した検出速度と比較して検出速度が設定速度１以上になると高速と判定し、高速時に検出速度が設定速度２以下になると低速と判定し速度判定フラグを出力する速度判定部と、前記信号補正部でＡ１とＢ１の補正に使用する信号補正値の更新を有効／無効にする補正値更新フラグを出力する補正値更新判定部と、前記補正値更新フラグに従い有効の場合は前記信号補正値を前記演算補正値で更新し、無効の場合は信号補正値を更新せず保持する補正値更新部とを備え、前記補正値更新判定部では前記速度判定フラグが高速のときに前記補正値更新フラグを無効とし、速度判定フラグが低速でさらに前記演算補正値と前記信号補正値とが一致したときに補正値更新フラグを有効にする構成としている。
【０００９】
また、前記補正値更新フラグが有効から無効になったときの位置データをラッチ位置データとして出力する位置データラッチ部をさらに備え、前記補正値更新判定部では前記速度判定フラグが高速のときに補正値更新フラグを無効とし、速度判定フラグが低速で、さらに前記演算補正値と前記信号補正値とが一致した場合あるいは前記位置データと前記ラッチ位置データとが一致した場に補正値更新フラグを有効にする構成としてもよい。
【発明の効果】
【００１０】
本発明の請求項１に記載のエンコーダ信号の補正回路によれば、オフセット・振幅・位相に周期的な変動が含まれる２相アナログ正弦波に対して補正値の更新を無効から有効に切替える場合でも、補正値のギャップは発生せずにずれのない滑らかな内挿分割データ（位置データ）を出力する信号補正をすることができ、スリット板の偏芯や傾き等に影響されないエンコーダ信号の補正回路を提供することができる。
【００１１】
また、請求項２に記載のエンコーダ信号の補正回路によれば、更新を無効にして保持している補正値に対して周囲温度の変化等により演算している補正値が一致しなくなった場合にも、一定時間後に補正値を保持したときの位置データと現在の位置データが一致したときに更新を有効にすることで、更新が無効のまま解除されない状態を回避でき、安定した信号補正を行えるエンコーダ信号の補正回路を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例１におけるエンコーダの位置検出回路のブロック図
【図２】本発明の実施例２におけるエンコーダの位置検出回路のブロック図
【発明を実施するための形態】
【００１３】
（実施例１）
以下、図１を用いて本発明によるエンコーダ信号の補正回路について説明する。
【００１４】
図１はエンコーダの位置検出回路のブロック図であり、ＡＤ変換部１０、信号補正部１１、内挿変換部１２、パルスカウント部１３、位置データ合成部１４、補正値演算部２０、速度判定部２１、補正値更新判定部２２、補正値更新部２３により構成される。
【００１５】
Ａ０およびＢ０とＺ０は図示しない光学系回路から出力されるＡ相およびＢ相のアナログ原信号とアナログ原点信号である。光学系回路は発光素子と受光素子とスリット板により構成され、Ａ０とＢ０は９０度位相差を持つ正弦波信号でＺ０はエンコーダの原点位置を示す信号である。発光素子はＬＥＤやレーザー光、受光素子はフォトダイオードやフォトトランジスタが用いられ、受光素子表面には格子状のスリットパターンがある。スリット板は、光を透過するガラスや樹脂材でできており、スリット板上に光を遮断する格子状のマスクを設けている。発光素子からの光はスリット板を介して受光素子が透過した光を受けるように配置し、スリット板はエンコーダの回転軸に設置され回転するとスリットパターンとスリット板の相対位置が変化するため、回転に合わせて正弦波の波形と原点位置を示すパルスが受光素子から出力されるようにスリットが形成されている。
【００１６】
ＡＤ変換部１０はＡ０とＢ０をそれぞれ一定周期のサンプリングでディジタル信号に変換してＡ１とＢ１を出力する。実際の光学系回路から出力されるアナログ信号の振幅は数１００ｍＶであるため、増幅器などを用いて十数倍に増幅して、ＡＤ変換部１０の入力レンジに合わせた電圧に変換して利用すれば、ディジタル信号の精度を高くすることができる。また、変換したディジタル信号を複数回平均化あるいはディジタルフィルタ処理を施してノイズの影響を低減した信号を出力してもよい。
【００１７】
ここで、ディジタル変換したＡ１とＢ１は増幅器のばらつきやＡＤ変換部の変換誤差からオフセットは中心値より外れ、振幅は信号のフルレンジとは異なり、位相差も直交（９０度）からずれる。そのため、次に内挿変換部１２で正確な内挿分割データ１２ａに変換するには信号の正規化と直交化が必要なため、信号補正部１１によりＡ１とＢ１を補正する。
【００１８】
信号補正部１１では後述する補正値更新部２３から出力されるオフセット補正値、振幅補正値、位相補正値からなる信号補正値２３ａによりＡ１とＢ１を補正し、オフセットと振幅がそれぞれ正規化された直交位相差を持つＡ２とＢ２を出力する。Ａ１とＢ１を正規化するため、オフセットの補正ではＡ１とＢ１それぞれに対してオフセット補正値を加算することでオフセットをキャンセルし、振幅の補正ではオフセットをキャンセルした信号に対して振幅補正値を乗算することでフルレンジの振幅とする。さらに正規化された２つの信号に対して位相補正値を用いた位相シフト処理を行うことで位相を直交化する。
【００１９】
内挿変換部１２は正規化された直交位相差を持つＡ２とＢ２に対して三角関数の逆変換（逆正弦変換あるいは逆正接変換）をすることで内挿分割データ１２ａを出力する。
【００２０】
パルスカウント部１３はＡ０およびＢ０とＺ０をそれぞれコンパレータ等の比較増幅器により２値パルスに変換し、Ａ０とＢ０を２値化したパルスによりＵＰ／ＤＯＷＮカウントを行い、Ｚ０を２値化したパルスによりカウントをゼロクリアするパルスカウント値１３ａを出力する。
【００２１】
位置データ合成部１４はパルスカウント値１３ａと内挿分割データ１２ａとを位相合成することでパルスカウント値のカウントの間を内挿分割データで補間し、高分解能の位置データ１４ａを出力する。位相合成する際には、ＡＤ変換部のサンプリング周期や補正処
理の演算遅れ等によりパルスカウント部のカウント変化タイミングと内挿分割データの変化タイミングにずれが生じているため、タイミングを調整して合成することで連続的な位置データを出力することができる。
【００２２】
補正値演算部２０はＡ１およびＢ１それぞれのオフセット値・振幅値と、Ａ１とＢ１の位相差を検出し、Ａ１とＢ１を補正するための演算補正値２０ａを生成する。オフセット値・振幅値の検出には入力されたＡ１およびＢ１それぞれの正弦波１周期内の最大値と最小値を検出し、平均を取ることでオフセット値、差を取ることで振幅値を検出する。検出したオフセット値と信号レンジの中心値との差の逆符号をオフセット補正値とし、検出した振幅値の逆数を振幅補正値とする。また、位相差の検出はＡ１とＢ１を一旦正規化した後の交点値を逆正弦変換することで検出する。検出した位相差と正規化され直交位相差をもつ理想正弦波の交点値を逆正弦変換した値との差を位相補正値とする。これらオフセット補正値、振幅補正値、位相補正値を合わせて演算補正値２０ａとして出力する。  速度判定部２１は位置データ１４ａから検出速度を演算し、あらかじめ決定された設定速度１と設定速度２と比較して高速／低速を判定し速度判定フラグ２１ａを出力（例えば高速のときＨレベル、低速のときＬレベル）する。検出速度の演算ではＡＤ変換部でのサンプリングの整数倍の周期で位置データ合成部１４から出力される位置データ１４ａをサンプリングし、サンプリング間の位置データ差分から検出速度を演算する。検出速度を演算する他の方法として光学系回路により出力されるアナログ信号のＡ０とＢ０をコンパレータ等の比較増幅器により２値パルスに変換し、パルスのエッジ間隔の時間から速度を演算する方法も用いてもよい。このとき検出速度を複数回平均化あるいはディジタルフィルタ処理を施すことで安定した検出速度を得ることができる。設定速度１はＡＤ変換部１０でアナログ正弦波をサンプリングする周期や補正値演算部２０の信号処理における演算遅れにより演算補正値２０ａの精度が許容できなくなる速度を設定すればよく、検出速度が設定速度１以上で高速と判定し速度判定フラグ２１ａをＨレベル出力する。また、設定速度２は設定速度１に対してヒステリシス特性を持たせて設定値を低くした速度で、ヒステリシス幅は設定速度１で低速から高速に切替わる際に高速／低速が頻繁に切替わらない範囲を設定すればよく、検出速度が設定速度２以下で低速と判定し速度判定フラグ２１ａをＬレベル出力する。
【００２３】
補正値更新判定部２２は速度判定フラグ２１ａと演算補正値２０ａと補正値２３ａとに従って信号補正部１１で使用する補正値の更新を有効／無効にする補正値更新フラグ２２ａを出力（例えば有効のときＨレベル、無効のときＬレベル）する。速度判定フラグ２１ａがＨレベル（高速）のときは補正値の更新を無効とし、補正値更新フラグ２２ａをＬレベル出力する。また、速度判定フラグがＬレベル（低速）でなおかつ演算補正値２０ａと補正値２３ａが一致したときに補正値の更新を有効とし、補正値更新フラグ２２ａをＨレベル出力する。ここで一致と判定する場合、ＡＤ変換のサンプリングによる誤差や演算補正値２０ａの演算誤差は含んでおらず、実際にはこれらの誤差成分を考慮して一致判定に幅（例えば補正値の数％）を持たせ、演算補正値２０ａと信号補正値２３ａの差が幅以下となったときに一致と判定する。なお、電源投入直後などの高速／低速が確定していない状態では補正値の更新を有効（Ｈレベル）としておくことで後述する補正値更新部２３で信号補正値２３ａが更新され、安定した補正処理を行うことができる。
【００２４】
補正値更新部２３は補正値更新フラグ２２ａに従ってＨレベル（補正値の更新有効）の場合は補正値演算部２０で生成される演算補正値２０ａを信号補正値２３ａとして更新出力し、Ｌレベル（補正値の更新無効）の場合は信号補正値２３ａを更新せずにそのときの値を保持出力する。
【００２５】
以上のように実施例１の位置検出回路と補正処理によって、オフセット・振幅・位相に周期的な変動が含まれる２相アナログ正弦波に対して補正値の更新を無効から有効に切替
える場合でも、そのときに演算される更新値（演算補正値）と信号の補正で使用している補正値（信号補正値）が同じ値であるため切替えのギャップは発生せずにずれのない滑らかな内挿分割データ（位置データ）を出力する信号補正ができ、スリット板の偏芯や傾き等に影響されないエンコーダを得ることができる。
【００２６】
（実施例２）
図２を用いて本発明における実施例２を説明する。
【００２７】
実施例１とは位置データラッチ部２４を備え、補正値更新判定部２３で補正値の更新の有効／無効の判定方法が異なるところであり、その違いについて説明する。
【００２８】
位置データラッチ部２４は補正値更新フラグ２２ａの立下りエッジすなわち補正値の更新有効（Ｈレベル）から無効（Ｌレベル）への変化点を検出し、エッジが検出されたときに位置データ合成部１４から出力されている位置データ１４ａをラッチ位置データ２４ａとして出力する。こうすることで補正値の更新が有効から無効になったときの位置データを検出できる。
【００２９】
補正値更新判定部２２は速度判定フラグ２１ａと演算補正値２０ａと補正値２３ａと位置データ１４ａとラッチ位置データ２４ａに従って信号補正部１１で使用する補正値の更新を有効（Ｈレベル）／無効（Ｌレベル）にする補正値更新フラグ２２ａを出力する。速度判定フラグ２１ａがＨレベル（高速）のときは補正値の更新を無効とし、補正値更新フラグ２２ａをＬレベル出力する。また、速度判定フラグがＬレベル（低速）でなおかつ演算補正値２０ａと補正値２３ａが一致したときに補正値の更新を有効とし、補正値更新フラグ２２ａをＨレベル出力する。さらに、速度判定フラグがＨレベル（高速）からＬレベル（低速）となったときの位置データ１４ａを保持し、そこから補正値の更新が有効のまま位置データが一定量変化（例えば回転型のエンコーダなら１回転）した場合には位置データ１４ａとラッチ位置データ２４ａが一致したときに補正値の更新を有効とし、補正値更新フラグ２２ａをＨレベル出力する。ここで位置データ１４ａとラッチ位置データ２４ａが一致と判定する場合も演算補正値２０ａと信号補正値２３ａと同様に一致判定に幅を持たせる。
【００３０】
以上のように実施例２の位置検出回路と補正処理によって、補正値更新を無効にして保持している信号補正値２３ａに対して周囲温度の変化等により演算補正値２０ａが一致しなくなった場合にも、一定時間後に補正値を保持したときの位置データ（ラッチ位置データ）と位置データが一致したときに補正値更新を有効にすることで、補正値更新が無効のまま解除されない状態を回避でき、安定した信号補正を行えるエンコーダを得ることができる。
【００３１】
なお、補正値の更新の有効／無効の切替えはオフセット・振幅・位相をそれぞれ独立に操作してもよいし、複数の補正値をまとめて操作してもよいし、いずれかの補正値の有効／無効を切替えるときに他の補正値の有効／無効も同時に切替えてもよい。
【００３２】
また、実施例１と実施例２の２相アナログ原信号は正弦波として説明したが、波形に歪のある擬似正弦波、三角波についても同様の構成で補正を行うことができる。
【産業上の利用可能性】
【００３３】
本発明のエンコーダ信号の位相補正回路は、モータ制御装置に限らず、高分解能の位置情報を得るためにエンコーダを搭載した装置に有用である。
【符号の説明】
【００３４】
１０    ＡＤ変換部
１１    信号補正部
１２    内挿変換部
１２ａ  内挿分割データ
１３    パルスカウント部
１３ａ  パルスカウント値
１４    位置データ合成部
１４ａ  位置データ
２０    補正値演算部
２０ａ  演算補正値
２１    速度判定部
２１ａ  速度判定フラグ
２２    補正値更新判定部
２２ａ  補正値更新フラグ
２３    補正値更新部
２３ａ  信号補正値
Ａ０，Ｂ０  Ａ相、Ｂ相アナログ原信号
Ｚ０    アナログ原点信号
Ａ１，Ｂ１  ディジタル変換後のＡ相、Ｂ相信号
Ａ２，Ｂ２  信号補正後のＡ相、Ｂ相信号
【図１】
2011064459.tif 000003
【図２】
2011064459.tif 000004