(57)【要約】【課題】より確実にノイズ除去のできるノイズ除去回路を搭載する半導体装置、ノイズ除去方法を提供する。【解決手段】半導体装置は、ノイズ検知回路（２１）と、入力信号遅延回路（２２）と、マスク回路（２３）とを具備する。ノイズ検知回路（２１）は、入力信号（ＲＥＳＥＴＢ）に重畳するノイズを検知して、所定時間のマスク信号（ＮＥ＿ＦＬＧ）を出力する。入力信号遅延回路（２２）は、入力信号（ＲＥＳＥＴＢ）を遅延させて遅延信号（ＲＥＳ＿ＤＬＹ）を出力する。マスク回路（２３）は、マスク信号（ＮＥ＿ＦＬＧ）に基づいて、前記遅延信号（ＲＥＳ＿ＤＬＹ）をマスクした出力信号（ＲＥＳＢ）を出力する。【選択図】図３
2011014963.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に重畳するノイズを検知して、所定時間のマスク信号を出力するノイズ検知回路と、
前記入力信号を遅延させて遅延信号を出力する入力信号遅延回路と、
前記マスク信号に基づいて、前記遅延信号をマスクした出力信号を出力するマスク回路と
を具備する半導体装置。
【請求項２】
前記ノイズ検知回路は、
前記ノイズまたは前記入力信号に応答してリセットされる第１フリップフロップと、
前記入力信号に応答してリセットされる第２フリップフロップと、
前記第１フリップフロップの出力と前記第２フリップフロップの出力とが一致するか否かを判定し、不一致を示す不一致信号を出力する一致判定回路と、
前記不一致信号を前記所定時間遅延させる不一致信号遅延回路と、
前記不一致信号に応答してセットされ、前記第２フリップフロップがリセット状態になるとリセットされる第３フリップフロップと
を備える
請求項１に記載の半導体装置。
【請求項３】
前記第１フリップフロップおよび前記第２フリップフロップは、前記入力信号に応答して非同期にリセット状態になる
請求項２に記載の半導体装置。
【請求項４】
前記第１フリップフロップは、前記入力信号に応答して非同期にリセット状態になり、
前記第２フリップフロップは、クロック信号に同期し、前記入力信号に応答してリセット状態になる
請求項２に記載の半導体装置。
【請求項５】
前記第２フリップフロップおよび遅延回路は積分回路を介して前記入力信号を入力する
請求項２に記載の半導体装置。
【請求項６】
さらに、前記第１フリップフロップは、前記積分回路を介して前記入力信号を入力する
請求項５に記載の半導体装置。
【請求項７】
前記第１フリップフロップは、前記第２フリップフロップより耐ノイズ性能が低く設定されている
請求項１から請求項６のいずれかに記載の半導体装置。
【請求項８】
前記第１フリップフロップに含まれるトランジスタのサイズは、前記第２フリップフロップに含まれるトランジスタより小さい
請求項７に記載の半導体装置。
【請求項９】
前記第１フリップフロップに供給される電源電圧は、前記第２フリップフロップに供給される電源電圧より低い
請求項７に記載の半導体装置。
【請求項１０】
前記第１フリップフロップに含まれるトランジスタの閾値電圧は、前記第２フリップフロップに含まれるトランジスタの閾値電圧より低い
請求項７に記載の半導体装置。
【請求項１１】
前記入力信号が入力される入力端子近傍に前記ノイズ検知回路を搭載する
請求項１から請求項１０のいずれかに記載の半導体装置。
【請求項１２】
電源を供給する電源供給端子近傍に前記ノイズ検知回路を搭載する
請求項１から請求項１１のいずれかに記載の半導体装置。
【請求項１３】
前記ノイズ検知回路を複数備え、
前記複数のノイズ検知回路は、前記半導体装置の周辺部に分散して配置される
請求項１から請求項１２のいずれかに記載の半導体装置。
【請求項１４】
前記入力信号は、遅延を許容する電圧レベルによって情報を伝達するレベル信号である
請求項１から請求項１３のいずれかに記載の半導体装置。
【請求項１５】
前記レベル信号は、非同期に初期設定するリセット信号である
請求項１４に記載の半導体装置。
【請求項１６】
入力信号に重畳するノイズを少なくとも１箇所で検知するステップと、
前記入力信号を遅延させるステップと、
前記ノイズを検知したとき、前記入力信号を遅延させた遅延信号をマスクするステップと
を具備する半導体装置のノイズ除去方法。
【請求項１７】
前記検知するステップは、
前記入力信号に基づいて第１フリップフロップをリセット状態にするステップと、
前記入力信号に基づいて第２フリップフロップをリセット状態にするステップと、
前記第１フリップフロップの出力と前記第２フリップフロップの出力との不一致を判定するステップと、
前記不一致と判定されたときに、所定時間経過後に前記第１フリップフロップおよび前記第２フリップフロップをリセット状態にするステップと、
前記前記不一致と判定されたときに、第３フリップフロップをセット状態にしてマスク信号を出力するステップと、
前記第２フリップフロップがリセット状態になったときに前記第３フリップフロップをリセット状態にして前記マスク信号を解除するステップと
を含み、
前記マスクするステップは、前記マスク信号に基づいて前記遅延信号をマスクするステップを含む
請求項１６に記載の半導体装置のノイズ除去方法。
【請求項１８】
前記第１フリップフロップの耐ノイズ性能を前記第２フリップフロップの耐ノイズ性能より低く設定するステップを具備する
請求項１７に記載の半導体装置のノイズ除去方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、その半導体装置のノイズ除去方法に関する。
【背景技術】
【０００２】
人体やその他の帯電した物体からの静電気放電（ＥＳＤ：ＥｌｅｃｔｒｏＳｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）によって電子機器が誤動作を起こすことはよく知られている。電子機器の高機能化に伴いＥＳＤに対するイミュニティの重要性は高まっている。国際電気標準会議（ＩＥＣ）では、ＥＳＤに対するイミュニティ試験がＩＥＣ６１０００−４−２として規定されている。携帯電話機等においても本体や表示パネルモジュールに対し、試験器（ＥＳＤガン）を用いたイミュニティ試験が実施される。筐体の導電性の部分に対しては接触放電試験が行われ、非導電性の部分に対しては気中放電試験が行われる。その判定基準は、放電の瞬間にディスプレイ（表示パネル）に表示される画像が乱れても、その直後に正常な表示に復帰することである。このため、表示パネルに実装される表示用ドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）は、ＥＳＤ破壊試験によってサージ破壊しないという耐性に加えて、動作中に誤動作しないという耐性も求められるようになった。
【０００３】
携帯電話器機等の表示用ドライバＩＣは、フリップフロップ等を含む順序回路と、論理和回路、論理積回路等を含む組み合わせ回路とを備える表示制御回路を有する。順序回路は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）から受信した命令や表示ドライバＩＣ内部の時系列的に変化する状態等を２値の論理情報として保持している。一般的に、表示用ドライバＩＣは、システム起動時に内部状態を安定させるために、入力端子から非同期に供給されるリセット信号によって初期化される。すなわち、内部の順序回路は、初期化されて常に同じ状態から動作を開始する。初期化後、ＣＰＵから動作条件などの情報が設定され、表示動作が開始される。
【０００４】
表示用ドライバＩＣが装置に実装されると、信号配線が表示パネルに長く引き出される。そのため、表示用ドライバＩＣの端子は、静電気放電（ＥＳＤ）を受けやすい環境にある。特に、リセット信号が妨害されると、上述のように内部順序回路の保持情報が初期化される。しかし、その後の動作条件の設定等が行われないため、表示用ドライバＩＣは、表示異常を起こし自己回復できなくなる。したがって、リセット信号には、静電気放電（ＥＳＤ）により強力なノイズ除去回路が必要となる。
【０００５】
短いパルス状のノイズの除去には、例えば、特開平６−１３２７９１号公報に記載されているように、コンデンサと抵抗器とを組み合わせた積分回路や遅延回路と論理積回路とを組み合わせた回路が使われる。積分回路によってノイズを除去する技術は、ＩＣ外部から混入するノイズの除去回路として一般的に用いられている。また、遅延回路と論理積回路を組み合わせた回路は、デジタル回路のハザード対策の回路としてよく用いられる。
【０００６】
静電気放電対策には、前者の積分回路が使われることが多いが、耐力を上げるためには、コンデンサの容量と抵抗器の抵抗を大きくするとよい。しかし、表示用ドライバＩＣの内部に搭載可能な抵抗器およびコンデンサのサイズには限界があり、それほど大きな容量や抵抗を有する積分回路の実装は難しい。また、連続的なノイズが入力されると、積分回路は飽和することもある。すなわち、フィルタの機能が低下し、ノイズを除去しきれないこともある。
【０００７】
また、ノイズは、筐体や表示パネルから接合部等を介して表示用ドライバＩＣに回り込む。そのため、表示装置の設計によってノイズのピーク電圧、周波数、減衰振動等が大きく異なり、ノイズ波形は一様ではなく、予測が困難である。
【０００８】
特開２００２−２１７６９５号公報には、外部から入力端子に入力されたデータ信号に付加されるノイズを除去するノイズ除去回路に関する技術が記載されている。そのノイズ除去回路は、ノイズ除去レベル変更部と、制御部とを備える。ノイズ除去レベル変更部は、入力端子に対するノイズの除去レベルを設定変更する。その設定変更されるノイズの除去レベルは、データ信号に対するヒステリシス特性を有し、その特性が変更される。制御部は、ノイズ除去レベル変更部に対してノイズの除去レベルを変更制御する。
【０００９】
また、特開昭６０−１３７１２１号公報には、チャタリング防止回路が開示されている。チャタリング防止回路は、スイッチと、パルス発生回路と、遅延回路と、ＡＮＤ回路とを備える。パルス発生回路は、スイッチに接続されパルスの立ち上り部を検出して所定時間の幅を持つパルスを発生する。遅延回路は、パルス発生回路が接続されたスイッチの端子に接続されスイッチング信号を遅延させる。ＡＮＤ回路は、パルス発生回路および遅延回路の両出力のＡＮＤをとる。チャタリング防止回路は、スイッチのチャタリングによって発生されたチャタリング発生時間よりも長い幅を持つパルスによってチャタリングパルスをマスクする。
【００１０】
さらに、特開平０１−３０５７１９号公報には、雑音が重畳した入力パルス信号を受け、入力パルス信号の振幅が設定しきい値よりも大きい場合にはそれを信号として検出する信号検出装置に関する技術が記載されている。信号検出装置は、第１および第２のしきい値発生回路と、第１および第２の振幅比較回路と、時間比弁別回路とを備える。第１および第２のしきい値発生回路は、第１と第２のしきい値の比が一定かつ第２のしきい値の振幅が大となるように設定した第１および第２のしきい値を発生する。第１および第２の振幅比較回路は、第１および第２のしきい値をそれぞれ入力し、これらしきい値と入力パルス信号とを振幅比較して検出した量子化パルス信号を出力する。時間比弁別回路は、第１の振幅比較回路の出力する量子化パルスを入力し、この量子化パルス信号が所定の一定時間内でパルスとして検出された期間の和と検出されなかった期間の和との時間比を算出する。その上で、時間比弁別回路は、この時間比が所定の一定値以上もしくは以下となるのに対応して前記時間比を低減もしくは増大せしめるように第１のしきい値を増大もしくは低減する。そして、時間比弁別回路は、その振幅を常時入力パルス信号に重畳する雑音の振幅近傍とするように第１のしきい値発生回路を制御する。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平０６−１３２７９１号公報
【特許文献２】特開２００２−２１７６９５号公報
【特許文献３】特開昭６０−１３７１２１号公報
【特許文献４】特開平０１−３０５７１９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、より確実にノイズ除去のできるノイズ除去回路を搭載する半導体装置、ノイズ除去方法を提供する。
【課題を解決するための手段】
【００１３】
以下に、［発明を実施するための形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１４】
本発明の観点では、半導体装置は、ノイズ検知回路（２１）と、入力信号遅延回路（２２）と、マスク回路（２３）とを具備する。ノイズ検知回路（２１）は、入力信号（ＲＥＳＥＴＢ）に重畳するノイズを検知して、所定時間のマスク信号（ＮＥ＿ＦＬＧ）を出力する。入力信号遅延回路（２２）は、入力信号（ＲＥＳＥＴＢ）を遅延させて遅延信号（ＲＥＳ＿ＤＬＹ）を出力する。マスク回路（２３）は、マスク信号（ＮＥ＿ＦＬＧ）に基づいて、前記遅延信号（ＲＥＳ＿ＤＬＹ）をマスクした出力信号（ＲＥＳＢ）を出力する。
【００１５】
本発明の他の観点では、半導体装置のノイズ除去方法は、入力信号に重畳するノイズを少なくとも１箇所で検知するステップと、入力信号を遅延させるステップと、ノイズを検知したとき、入力信号を遅延させた遅延信号をマスクするステップとを具備する。
【発明の効果】
【００１６】
本発明によれば、より確実にノイズ除去のできるノイズ除去回路を搭載する半導体装置、ノイズ除去方法を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態に係る表示装置の構成を示す図である。
【図２】本発明の実施の形態に係る制御回路の構成を示す図である。
【図３】本発明の実施の形態に係る表示制御回路の構成を示す図である。
【図４】本発明の実施の形態に係る表示用ドライバのコマンド例を示す図である。
【図５】本発明の実施の形態に係る表示制御回路の動作を説明する図である。
【図６】本発明の実施の形態に係るノイズ検知回路の構成を示す図である。
【図７】本発明の実施の形態に係るノイズ除去回路の動作を説明する図である。
【図８】本発明の実施の形態に係る複数のノイズ検知回路を備えるノイズ除去回路の構成を示す図である。
【図９】本発明の実施の形態に係るノイズ検知回路の配置例を示す図である。
【図１０】本発明の実施の形態に係る複数のノイズ検知回路を備えるノイズ除去回路の動作を説明する図である。
【発明を実施するための形態】
【００１８】
図面を参照して本発明の実施の形態を説明する。
【００１９】
図１は、本発明の実施の形態に係る表示装置の構成を示すブロック図である。表示装置は、画像を表示する表示パネル１０と、表示パネル１０を駆動する表示用ドライバ１１とを具備する。本発明の適用は、表示用ドライバに限られることはないが、ここでは、半導体装置として、表示用ドライバを例示する。
【００２０】
表示用ドライバ１１は、階調電源１５、制御回路１６、ゲートドライバ（走査電極駆動回路）１７、ソースドライバ（データ電極駆動回路）１８を具備し、表示パネル１０を駆動する。表示パネル１０は、例えば、薄膜トランジスタ（ＴＦＴ）をスイッチ素子に用いたアクティブマトリクス駆動方式の液晶パネルである。
【００２１】
制御回路１６は、外部からドットクロック信号、水平同期信号および垂直同期信号、データイネーブル信号等が供給される（図示せず）。制御回路２は、これらの入力信号に基づいて、ストローブ信号、クロック信号、水平走査パルス信号、極性信号、垂直走査パルス信号等を生成し、ゲートドライバ１７及びソースドライバ１８に供給する。また、制御回路１６は、外部から動作を指示するコマンドを受信してコマンドに指示された動作を行い、リセット信号を受けて表示ドライバ１１を初期化する。
【００２２】
ゲートドライバ１７は、制御回路１６から供給される垂直走査パルス信号のタイミングに同期してゲートパルスを順次生成し、表示パネル１０に供給する。階調電源１５は、表示パネル１０に画像を表示するときの階調を設定する電圧を生成してソースドライバ１８に供給する。ソースドライバ１８は、画像データに基づいて、供給される階調電圧を使ってデジタル信号で入力される画像データをアナログ信号に変換して表示パネル１０に供給する。
【００２３】
このように、表示用ドライバ１１において、制御回路１６は、外部と信号を入出力する最もＥＳＤを受けやすい回路である。制御回路１６は、図２に示されるように、表示制御回路３０と、ノイズ除去回路２０と、ＣＲノイズ除去回路２８とを備える。表示制御回路３０は、制御回路１６の本体部分で、各種制御を行う論理回路を有する。ＣＲノイズ除去回路２８は、抵抗器とコンデンサとを備える積分回路であり、表示用ドライバ１１に入力されるリセット信号ＲＥＳＥＴＢに重畳する軽微なノイズを取り除く。ＣＲノイズ除去回路２８は、省略されてもよい。
【００２４】
ノイズ除去回路２０は、ノイズ検知回路２１、遅延回路２２、負論理ＡＮＤ回路２３を備える。ノイズ検知回路２１は、クロック信号ＤＯＴＣＬＫとリセット信号ＲＥＳＥＴＢとを取り込み、マスク信号ＮＧ＿ＦＬＧを負論理ＡＮＤ回路２３に出力する。信号ＲＥＳＥＴＢは、ＣＲノイズ除去回路２８を介してノイズ検知回路２１に入力してもよいし、介さずに入力してもよい。ノイズ検知回路２１は、ノイズを検出すると、その出力ＮＧ＿ＦＬＧをハイレベルにする。遅延回路２２は、リセット信号ＲＥＳＥＴＢを遅延させたリセット信号ＲＥＳ＿ＤＬＹを負論理ＡＮＤ回路２３に出力する。負論理ＡＮＤ回路２３は、マスク信号ＮＧ＿ＦＬＧと遅延リセット信号ＲＥＳ＿ＤＬＹとが両方ともローレベルのとき、出力であるリセット信号ＲＥＳＢをローレベルにする。したがって、ノイズ検知回路２１がノイズを検知してマスク信号ＮＧ＿ＦＬＧをハイレベルにしている間、表示制御回路３０に入力されるリセット信号ＲＥＳＢはハイレベルに固定される。すなわち、ノイズ検知回路２１がノイズを検知すると、遅延リセット信号ＲＥＳ＿ＤＬＹは、マスク信号ＮＧ＿ＦＬＧによってマスクされることになり、ノイズが除去されたリセット信号ＲＥＳＢが生成される。ここで、リセット信号ＲＥＳＥＴＢ、マスク信号ＮＧ＿ＦＬＧ、および、遅延リセット信号ＲＥＳ＿ＤＬＹは、負論理信号であり、ローレベルレベルのときに信号がアクティブであることを示す。そのため、回路２３は、負論理で表現されており、正論理のＯＲ回路と同等である。
【００２５】
図３に、表示制御回路３０の構成が示される。表示制御回路３０は、シリアルパラレル変換回路３１、アドレスデコーダ３２、コマンドレジスタ３３、シンクロナイザ３４を備え、ホスト装置から送られるコマンドを受信し、解析して制御信号を各部へ出力する。シリアルパラレル変換回路３１は、チップセレクト信号ＣＳに基づいて、シリアルデータ信号ＳＩ（チップへの入力時は、信号ＳＤ）をシリアルクロック信号ＳＣＫ（同じく信号ＳＣＬＫ）に同期して入力する。シリアルパラレル変換回路３１は、シリアルデータをパラレルのアドレス信号ＡＤ０〜ＡＤ２に変換してアドレスデコーダ３２へ出力し、データ信号ＤＡＴＡをコマンドレジスタ３３へ出力する。
【００２６】
アドレスデコーダ３２は、３ビットのアドレス信号ＡＤ０〜ＡＤ２をデコードして、それぞれのアドレスに対応してアクティブになる信号ＡＤＤ１〜ＡＤＤ７をコマンドレジスタ３３に出力する。コマンドレジスタ３３は、信号ＡＤＤ１〜ＡＤＤ７とデータ信号ＤＡＴＡとに基づいて、コマンドデータを保持し、コマンドに対応する信号ＲＥＧ２〜ＲＥＧ７をシンクロナイザ３４に出力する。シンクロナイザ３４は、クロック信号ＤＣＫ（同じく信号ＤＯＴＣＬＫ）に基づいて信号ＲＥＧ２〜ＲＥＧ７の同期をとってコマンド信号として各部に供給する。コマンドレジスタ３３、シンクロナイザ３４は、リセット信号ＲＥＳＢによってリセットされる。
【００２７】
ここでは、コマンドは、図４に示されるように、７種類ある。アドレスに対応して、コマンドリセット（ＣＲＥＳ）、表示オン（ＤＩＳＰＯＮ）、表示左右反転（ＲＬ）、表示上下反転（ＵＤ）、表示白黒反転（ＲＥＶ）、表示全面白（ＷＨ）、表示全面黒（ＢＬ）が割り当てられる。初期値は、全て“０”であり、リセット信号ＲＥＳＢが入力されると、この初期値がセットされる。例えば、ＤＩＳＰＯＮ＝１は表示開始を指示し、ＤＩＳＰＯＮ＝０は表示停止を指示する。したがって、リセットによって表示は停止される。
【００２８】
図５に、表示制御回路３０の動作が示される。図５（ａ）に示されるように、動作に先立ってリセット信号ＲＥＳＥＴＢがハイレベルになり、リセットが解除される。チップセレクト信号ＣＳによってコマンド入力のタイミングが示される（図５（ｂ））。クロック信号ＳＣＬＫ（表示制御回路３０内では信号ＳＣＫ）の立ち上がりに同期して（図５（ｃ））、データ信号ＳＤ（表示制御回路３０内では信号ＳＩ）が取り込まれる。図５（ｅ）は、パラレル変換されたアドレス信号ＡＤ０〜ＡＤ２を示し、図５（ｆ）は、それをデコードした信号ＡＤＤ１〜ＡＤＤ７を示す。図５（ｇ）は、クロック信号ＳＣＬＫの４回目の立ち上がりで取り込まれる信号ＤＡＴＡを示す。信号ＡＤＤ１〜ＡＤＤ７で示されるコマンドレジスタ３３の位置にデータ信号ＤＡＴＡで示される値が反映される。ここでは、チップセレクト信号ＣＳの１つ目は、ＡＤ［２：０］＝６ｈ（１１０）が入力されて、ＡＤＤ６が“１”となり、ＤＡＴＡ＝１であるので、ＲＥＧ６が“１”に変わる（図５（ｊ））。２つ目は、ＡＤ［２：０］＝７ｈ（１１１）が入力されて、ＡＤＤ７が“１”となり、ＤＡＴＡ＝１であるので、ＲＥＧ７が“１”に変わる（図５（ｋ））。３つ目は、ＡＤ［２：０］＝２ｈ（０１０）が入力されて、ＡＤＤ２が“１”となり、ＤＡＴＡ＝０であるので、ＲＥＧ２が“０”に変わる（図５（ｉ））。コマンドレジスタ３３にセットされたデータは、クロック信号ＤＯＴＣＬＫ（図５（ｌ）：表示制御回路３０内では信号ＤＣＫ）の立ち上がりに同期して、それぞれ対応する信号ＷＨ（図５（ｎ））、信号ＢＬ（図５（ｏ））、信号ＤＩＳＰＯＮ（図５（ｍ））として各部へ供給される。
【００２９】
図６に、ノイズ検知回路２１の構成が示される。ノイズ検知回路２１は、ノイズに敏感に反応するように設計されたＤタイプのフリップフロップ４０と、通常のＤタイプのフリップフロップ４２〜４６と、ＥＸＯＲ回路６１と、ＮＯＴ回路６２〜６３と、ＲＳフリップフロップ５０とを備える。ＲＳフリップフロップ５０は、ここでは、２つのＮＡＮＤ回路５１〜５２と、ＮＯＴ回路５３とを備える。
【００３０】
フリップフロップ４０、４２は、共にＮＯＴ回路６３の出力をクロック信号ＤＯＴＣＬＫの立ち上がりに基づいて取り込み、リセット信号ＲＥＳＥＴＢによって非同期にリセットされる。フリップフロップ４０、４２の出力Ｑ４０、Ｑ４２は、ＥＸＯＲ回路６１に入力される。フリップフロップ４２の出力Ｑ４２は、ＲＳフリップフロップ５０にも入力される。ＥＸＯＲ回路６１の出力ＥＯＲ６１は、縦続接続されるフリップフロップ４３〜４６に入力され、クロック信号ＤＯＴＣＬＫに基づいて順に後段のフリップフロップに送られる。フリップフロップ４６の出力Ｑ４６は、ＮＯＴ回路６３を介してフリップフロップ４０、４２に入力される。ここでは、縦続接続されるフリップフロップは４段であるが、この段数によってノイズ検知回路２１のマスク時間が設定されるため、マスク時間に応じた段数を備えることが好ましい。
【００３１】
ＥＸＯＲ回路６１の出力ＥＯＲ６１は、ＮＯＴ回路６２にも入力され、ＮＯＴ回路６２で論理が反転されてＲＳフリップフロップ５０に入力される。ＲＳフリップフロップ５０は、ＮＯＴ回路６２で反転されたＥＸＯＲ回路６１の出力によりセットされ、フリップフロップ４２の出力Ｑ４２によってリセットされる。ＥＸＯＲ回路６１は、フリップフロップ４０の出力Ｑ４０とフリップフロップ４２の出力Ｑ４２とが一致しているか否かを示す。したがって、ＲＳフリップフロップ５０は、フリップフロップ４０の出力とフリップフロップ４２の出力とが不一致になるとセットされる。また、フリップフロップ４２がリセット状態になると、ＲＳフリップフロップ５０はリセットされる。ＲＳフリップフロップ５０の出力は、マスク信号ＮＧ＿ＦＬＧとして負論理ＡＮＤ回路２３に供給される。
【００３２】
通常、フリップフロップ４０の出力とフリップフロップ４２の出力とは一致するため、ＥＸＯＲ回路６１の出力ＥＯＲ６１は、ローレベルであり、ＮＯＴ回路６３によって反転されたハイレベルがフリップフロップ４０、フリップフロップ４２に入力される。すなわち、フリップフロップ４０、フリップフロップ４２は、セット状態を保持する。リセット信号ＲＥＳＥＴＢによってリセットされると、フリップフロップ４０、フリップフロップ４２は、そのリセットが終了し、さらにクロック信号ＤＯＴＣＬＫが立ち上がるまで、リセット状態を保持する。なお、リセット状態であっても、フリップフロップ４０、４２の出力は一致しているため、ＥＸＯＲ回路６１の出力はローレベルである。
【００３３】
不一致となった場合、不一致を示す信号は、フリップフロップ４３〜４６によって遅延され、フリップフロップ４０、４２をリセット状態にする。これによって、ＲＳフリップフロップ５０がリセットされるため、フリップフロップ４３〜４６は、ＲＳフリップフロップ５０がリセットされるまでの時間、すなわちマスク期間を決めることになる。
【００３４】
フリップフロップ４０、４２は、非同期リセット入力を有し、リセット信号ＲＥＳＥＴによってリセットされる。また、フリップフロップ４０、４２は、共にＮＯＴ回路６３の出力をクロック信号ＤＯＴＣＬＫに基づいて取り込み、ＥＸＯＲ回路６１に出力する。したがって、フリップフロップ４０、４２は、通常同じ動作を行う。ノイズに対してフリップフロップ４０が敏感に反応するため、フリップフロップ４２が反応する前にリセット信号ＲＥＳＥＴＢに重畳するノイズに反応してリセット状態になる。このとき、フリップフロップ４０とフリップフロップ４２とは不一致状態になり、ＥＸＯＲ回路６１はハイレベルを出力し、ＲＳフリップフロップ５０をセット状態にする。正規のリセット信号が入力されたときは、ＥＸＯＲ回路６１の出力がローレベルであり、フリップフロップ４２の出力Ｑ４２がローレベルとなるため、ＲＳフリップフロップ５０はリセットされる。このとき、フリップフロップ４０が先に反応して一旦不一致状態になっても、フリップフロップ４２の出力Ｑ４２がローレベルとなることによって、ＲＳフリップフロップ５０はリセットされる。
【００３５】
遅延回路２２で遅延させる時間は、少なくともノイズを検知してＲＳフリップフロップ５０からマスク信号ＮＧ＿ＦＬＧが出力されるまでの時間があればよい。ここでは、表示用ドライバ１１は、同期型の回路であり、最短周期のクロック信号がクロック信号ＤＯＴＣＬＫであるため、遅延回路２２は、リセット信号ＲＥＳＥＴＢにクロック信号ＤＯＴＣＬＫの１周期分の遅延を与えて遅延リセット信号ＲＥＳ＿ＤＬＹを出力する。
【００３６】
図７に、上述のノイズ除去回路２０を備える制御回路１６の動作が示される。
【００３７】
リセット信号ＲＥＳＥＴＢは、表示用ドライバ１１のシステム初期化信号であり、ローレベルのときに表示制御回路３０およびノイズ検知回路２１に含まれるフリップフロップは、初期値を設定する。フリップフロップ４３〜４６もリセット信号によってリセットされてもよいが、図示されるように、フリップフロップ４３〜４６にはリセット信号が入力されていない。フリップフロップ４３〜４６のようなリセット信号によってリセットされないフリップフロップは、リセット信号ＲＥＳＥＴＢがローレベルである期間にクロック信号ＤＯＴＣＬＫを入力することにより初期化される。
【００３８】
図７（ａ）に示されるように、リセット信号ＲＥＳＥＴＢがリセット解除を示し、動作が開始される。リセットが解除された後、図７（ｃ）に示されるように、クロック信号ＤＯＴＣＬＫの立ち上がりに同期して、フリップフロップ４０およびフリップフロップ４２は、セット状態になる（図７（ｄ）（ｅ））。ＲＳフリップフロップ５０の出力であるマスク信号ＮＧ＿ＦＬＧは、図７（ｌ）に示されるように、ローレベル（ノイズ検出なし）を示すため、遅延リセット信号ＲＥＳ＿ＤＬＹ（図７（ｂ））が負論理ＡＮＤ回路２３を介してそのままリセット信号ＲＥＳＢ（図７（ｍ））として出力される。このときリセット信号ＲＥＳＢはリセット解除を示し、表示制御回路３０は通常の動作を開始する。
【００３９】
ここでは、表示開始を示す表示オンコマンドがホストから送られ、表示制御回路３０は、図７（ｎ）に示されるように、信号ＤＩＳＰＯＮをハイレベルにする。信号ＤＩＳＰＯＮがハイレベルになると、表示が開始される。
【００４０】
その後、表示中にサージによってノイズがリセット信号ＲＥＳＥＴＢに加わり、フリップフロップ４０が反応して出力Ｑ４０をローレベルにする。一時的なサージであるため、フリップフロップ４０は、クロック信号ＤＯＴＣＬＫの立ち上がりに同期して元の状態に復帰する（図７（ｄ））。一方、フリップフロップ４２はノイズに反応せず、その出力Ｑ４２は、フリップフロップ４０の出力４０と不一致になる。したがって、ＥＸＯＲ回路６１の出力ＥＯＲ６１は、一時的にハイレベルとなり（図７（ｆ））、ＲＳフリップフロップ５０をセットし、出力ＮＧ＿ＦＬＧをハイレベルにする（図７（ｌ））。ここからマスク期間が始まる。
【００４１】
フリップフロップ４３〜４６は、クロック信号ＤＯＴＣＬＫに同期して出力ＥＯＲ６１のハイレベル状態を順に伝達する（図７（ｇ）〜（ｊ））。フリップフロップ４６の出力Ｑ４６は、ＮＯＴ回路６３によって論理反転され（図７（ｋ））、クロック信号ＤＯＴＣＬＫの立ち上がりでフリップフロップ４０、４２に取り込まれる（図７（ｄ）（ｅ））。フリップフロップ４２の出力Ｑ４２がローレベルになると、ＲＳフリップフロップ５０がリセットされ、出力ＮＧ＿ＦＬＧはローレベルになる（図７（ｌ））。ここでマスク期間が終わる。
【００４２】
このマスク期間では、遅延リセット信号ＲＥＳ＿ＤＬＹ（図７（ｂ））は、マスク信号ＮＧ＿ＦＬＧによってマスクされるため、遅延リセット信号ＲＥＳ＿ＤＬＹにサージによるノイズが重畳していても、リセット信号ＲＥＳＢには影響しない（図７（ｍ））。したがって、信号ＤＩＳＰＯＮは、サージの影響を受けずに、状態を維持する（図７（ｎ））。
【００４３】
連続するサージを受けたとき、フリップフロップ４０の出力Ｑ４０がローレベルを示す時間が長くなり（図７（ｄ））、ＥＸＯＲ回路６１の出力ＥＯＲ６１が不一致を示す時間が長くなる（図７（ｆ））。以降は、単発のサージのときと同じように動作する。不一致状態をシフトするフリップフロップの段数やクロック信号ＤＯＴＣＬＫの周期により、連続するノイズの除去幅（マスク期間）を調整することができる。
【００４４】
なお、図７右側に示されるように、有効なリセット信号ＲＥＳＥＴＢの入力に対して、フリップフロップ４０とフリップフロップ４２との反応時間にずれがあっても、フリップフロップ４２がリセットされると、それによってマスク信号ＮＧ＿ＦＬＧもリセットされ、リセット信号ＲＥＳＢに影響はない。したがって、上記では、フリップフロップ４０、フリップフロップ４２は共に非同期リセットタイプとして説明したが、一般的に同期リセットタイプのフリップフロップのほうが非同期ノイズに強く、フリップフロップ４２は、同期リセットタイプでもよい。
【００４５】
上記では、ノイズ検知回路２１は１回路として説明したが、入力経路が不明なノイズに対応するため、複数のノイズ検知回路２１を備えてもよい。図８に、複数のノイズ検知回路２１１〜２１ｎを備えるノイズ除去回路２００の構成を示す。複数のノイズ検知回路２１１〜２１ｎから出力されるマスク信号ＮＧ＿ＦＬＧ−１〜ＮＧ＿ＦＬＧ−ｎは、そのいずれか１つでもノイズ検出を示すと、負論理ＡＮＤ回路２３０により遅延リセット信号ＲＥＳ＿ＤＬＹをマスクする。
【００４６】
表示用ドライバ１１のチップ上のノイズを受けやすい箇所に複数のノイズ検知回路２１１〜２１ｎを分散させて配置することができる。外部に直接信号線が引き出されるリセット信号端子や電源端子、チップの周辺は、ノイズを受け易い。したがって、図９に示されるように、リセット端子７２の近傍、電源端子７１の近傍、チップの周辺部分に、ノイズ検知回路（ＮＤ）２１１〜２１６を配置し、リセット端子７２近傍に遅延回路２２、負論理ＡＮＤ回路２３０を含む除去回路２０９を配置して、ノイズ除去の効果を向上することができる。
【００４７】
図１０に示されるように、短いサージによるノイズは、ノイズ検知回路２１１、２１５が検知してマスク信号ＮＧ＿ＦＬＧ１、ＮＧ＿ＦＬＧ５をハイレベルにし、連続的なサージによるノイズは、ノイズ検知回路２１１、２１３が検知してマスク信号ＮＧ＿ＦＬＧ１、ＮＧ＿ＦＬＧ３をハイレベルにする。いずれの状態でも遅延リセット信号ＲＥＳ＿ＤＬＹはマスクされ、リセット信号ＲＥＳＢに影響を与えることはない。
【００４８】
上記では、フリップフロップ４０は、ノイズに敏感に反応するとしたが、このようなフリップフロップは、一般的な技術で実現できる。例えば、トランジスタサイズを小さくしても実現できる。電源配線に若干の抵抗を持たせ電源供給を制限してもよい。ＮチャネルトランジスタとＰチャネルトランジスタとのバランスを崩しても実現できる。その他の方法でもよく、これらを組み合わせても実現できる。
【００４９】
ノイズ検知回路２１において、フリップフロップ４０とフリップフロップ４２とには、リセット信号ＲＥＳＥＴＢが共通に入力されていたが、フリップフロップ４０のリセット入力ノードには、ＣＲノイズ除去回路２８を経由せずにリセット信号ＲＥＳＥＴＢが入力されてもよい。また、フリップフロップ４２のリセット入力ノードには、より強力なＣＲノイズ除去回路を介してリセット信号ＲＥＳＥＴＢが入力されてもよい。さらに、リセット信号ＲＥＳＥＴＢは、フリップフロップ４０には非同期リセット入力ノードに、フリップフロップ４２には同期データ入力ノードあるいは同期リセット入力ノードに入力されてもよい。この場合、有効なリセット信号を受けたときに、出力は一旦不一致になるが、その後同期信号によって両方のフリップフロップとも同じリセット状態になるので、効果は変わらない。
【００５０】
上記実施の形態では、リセット信号に対するノイズ除去を例示したが、他の信号に適用することもできる。対象となる信号は、遅延回路２２によって遅れるため、タイミングが重要な信号には適用できないが、リセット信号のように、レベルによって伝達する信号であれば、適用可能である。
【００５１】
このように、本発明では、ノイズ検知回路によって保護対象回路より先にノイズを検知し、ノイズ成分がマスクされる。これにより、ＥＳＤによるノイズが除去される。これまでは、フリップフロップ等をリセットする非同期リセット信号に重畳するノイズを直接的に除去することにより、誤動作を回避する方法がとられていたが、完全に除去できずに誤動作することがあった。本発明では、保護対象回路より先にノイズを検知して、保護対象回路へのノイズが重畳した信号をマスクすることができる。したがって、イミュニティ耐性が向上し、信頼性が高まる。また、イミュニティ試験耐量が向上し、耐量不足のために再設計するロスコストを削減することができる。
【符号の説明】
【００５２】
１０  表示パネル
１１  表示用ドライバ
１５  階調電源
１６  制御回路
１７  ゲートドライバ
１８  ソースドライバ
２０、２００  ノイズ除去回路
２１、２１１〜２１ｎ  ノイズ検知回路
２２  遅延回路
２３、２３０  負論理ＡＮＤ回路
２８  ＣＲノイズ除去回路（あってもなくてもよい）
３０  表示制御回路
３１  シリアルパラレル変換回路
３２  アドレスデコーダ
３３  コマンドレジスタ
３４  シンクロナイザ
４０、４２〜４６  フリップフロップ
５０  ＲＳフリップフロップ
５１、５２  ＮＡＮＤ回路
５３、６２、６３  ＮＯＴ回路
６１  ＥＸＯＲ回路
【図１】
2011014963.tif 000003
【図２】
2011014963.tif 000004
【図３】
2011014963.tif 000005
【図４】
2011014963.tif 000006
【図５】
2011014963.tif 000007
【図６】
2011014963.tif 000008
【図７】
2011014963.tif 000009
【図８】
2011014963.tif 000010
【図９】
2011014963.tif 000011
【図１０】
2011014963.tif 000012