(57)【要約】【課題】高誘電率ゲート絶縁膜およびメタルゲート電極を備えたＣＭＩＳＦＥＴの性能を向上させる。【解決手段】高誘電率ゲート絶縁膜として機能するＨｆ含有絶縁膜４ａ，４ｂ上にメタルゲート電極であるゲート電極ＧＥ１，ＧＥ２が形成され、ゲート電極ＧＥ１，ＧＥ２は、金属膜７ａ，７ｂ，７ｃの積層膜からなる金属膜７とその上のシリコン膜８との積層構造を有している。金属膜７の最下層の金属膜７ａは、窒化チタン膜、窒化タンタル膜、窒化タングステン膜、炭化チタン膜、炭化タンタル膜または窒化タングステン膜からなり、金属膜７ｂは、ハフニウム膜、ジルコニウム膜またはアルミニウム膜からなり、金属膜７ｃは、金属膜７ａと同種の材料からなる膜である。【選択図】図１
2011014690.tif 000002
【特許請求の範囲】
【請求項１】
ＭＩＳＦＥＴを備える半導体装置であって、
半導体基板と、
前記半導体基板上に形成された、前記ＭＩＳＦＥＴのゲート絶縁膜と、
前記ゲート絶縁膜上に形成された、前記ＭＩＳＦＥＴのメタルゲート電極と、
前記半導体基板に形成された、前記ＭＩＳＦＥＴのソース・ドレイン領域と、
を有し、
前記メタルゲート電極は、最下層の第１金属膜と、前記第１金属膜上に形成された第２金属膜と、前記第２金属膜上に形成された第３金属膜とを有しており、
前記第１金属膜は、窒化金属膜または炭化金属膜であり、
前記第２金属膜は、ハフニウム膜、ジルコニウム膜またはアルミニウム膜であり、
前記第３金属膜は、前記第１金属膜と同種の材料からなることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１金属膜は、窒化チタン膜、窒化タンタル膜、窒化タングステン膜、炭化チタン膜、炭化タンタル膜または炭化タングステン膜であることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記ゲート絶縁膜は、ハフニウムと酸素とを主成分として含有する高誘電率ゲート絶縁膜であることを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記メタルゲート電極は、前記第３金属膜上に形成されたシリコン膜を更に有していることを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記第２金属膜の膜厚は、前記第１金属膜の膜厚および前記第３金属膜の膜厚よりも薄いことを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置において、
前記第２金属膜は、ハフニウム膜であることを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置において、
前記高誘電率ゲート絶縁膜と前記半導体基板との界面に形成された、酸化シリコンまたは酸窒化シリコンからなる界面層を更に有することを特徴とする半導体装置。
【請求項８】
ｎチャネル型の第１ＭＩＳＦＥＴを半導体基板の第１領域に有し、ｐチャネル型の第２ＭＩＳＦＥＴを前記半導体基板の第２領域に有する半導体装置であって、
前記第１ＭＩＳＦＥＴは、前記第１領域の前記半導体基板上に第１ゲート絶縁膜を介して形成された第１メタルゲート電極を有し、
前記第２ＭＩＳＦＥＴは、前記第２領域の前記半導体基板上に第２ゲート絶縁膜を介して形成された第２メタルゲート電極を有し、
前記第１および第２メタルゲート電極は、それぞれ、最下層の第１金属膜と、前記第１金属膜上に形成された第２金属膜と、前記第２金属膜上に形成された第３金属膜とを有しており、
前記第１金属膜は、窒化金属膜または炭化金属膜であり、
前記第２金属膜は、ハフニウム膜、ジルコニウム膜またはアルミニウム膜であり、
前記第３金属膜は、前記第１金属膜と同種の材料からなることを特徴とする半導体装置。
【請求項９】
請求項８記載の半導体装置において、
前記第１金属膜は、窒化チタン膜、窒化タンタル膜、窒化タングステン膜、炭化チタン膜、炭化タンタル膜または炭化タングステン膜であることを特徴とする半導体装置。
【請求項１０】
請求項９記載の半導体装置において、
前記第１および第２ゲート絶縁膜は、ハフニウムと酸素とを主成分として含有する高誘電率ゲート絶縁膜であることを特徴とする半導体装置。
【請求項１１】
請求項１０記載の半導体装置において、
前記第１および第２メタルゲート電極は、それぞれ、第３金属膜上に形成されたシリコン膜を更に有していることを特徴とする半導体装置。
【請求項１２】
ＭＩＳＦＥＴを有する半導体装置の製造方法であって、
（ａ）半導体基板を用意する工程、
（ｂ）前記半導体基板上に、前記ＭＩＳＦＥＴのゲート絶縁膜用の第１絶縁膜を形成する工程、
（ｃ）前記第１絶縁膜上に第１金属膜を形成する工程、
（ｄ）前記第１金属膜上に第２金属膜を形成する工程、
（ｅ）前記第２金属膜上に第３金属膜を形成する工程、
（ｆ）前記（ｅ）工程後、前記第３金属膜、前記第２金属膜および前記第１金属膜をパターニングして、前記ＭＩＳＦＥＴ用のメタルゲート電極を形成する工程、
を有し、
前記（ｃ）工程で形成される前記第１金属膜は、窒化金属膜または炭化金属膜であり、
前記（ｄ）工程で形成される前記第２金属膜は、ハフニウム膜、ジルコニウム膜またはアルミニウム膜であり、
前記（ｅ）工程で形成される前記第３金属膜は、前記（ｃ）工程で形成される前記第１金属膜と同種の材料からなることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２記載の半導体装置の製造方法において、
前記（ｃ）工程で形成される前記第１金属膜は、窒化チタン膜、窒化タンタル膜、窒化タングステン膜、炭化チタン膜、炭化タンタル膜または炭化タングステン膜であることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３記載の半導体装置の製造方法において、
前記（ｂ）工程で形成される第１絶縁膜は、ハフニウムと酸素とを主成分として含有していることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法において、
前記（ｅ）工程後で、前記（ｆ）工程前に、
（ｅ１）前記第３金属膜上にシリコン膜を形成する工程、
を更に有し、
前記（ｆ）工程では、前記シリコン膜、前記第３金属膜、前記第２金属膜および前記第１金属膜をパターニングして、前記メタルゲート電極を形成することを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５記載の半導体装置の製造方法において、
前記（ｆ）工程の後に、
（ｇ）前記半導体基板に前記ＭＩＳＦＥＴのソース・ドレイン領域形成用のイオン注入を行なう工程、
（ｈ）前記（ｇ）工程後に、前記（ｇ）工程の前記イオン注入で導入された不純物を活性化させるための熱処理を行う工程、
を更に有することを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６記載の半導体装置の製造方法において、
前記（ｃ）、（ｄ）および（ｅ）工程は、前記半導体基板を大気中にさらすことなく連続的に行われることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１７記載の半導体装置の製造方法において、
前記（ｄ）工程で形成される前記第２金属膜は、ハフニウム膜であることを特徴とする半導体装置の製造方法。
【請求項１９】
ｎチャネル型の第１ＭＩＳＦＥＴを半導体基板の第１領域に有し、ｐチャネル型の第２ＭＩＳＦＥＴを前記半導体基板の第２領域に有する半導体装置の製造方法であって、
（ａ）前記第１および第２ＭＩＳＦＥＴのゲート絶縁膜用で、かつＨｆを含有する第１絶縁膜を、前記半導体基板の前記第１領域および前記第２領域に形成する工程、
（ｂ）前記（ａ）工程後、前記第１領域および前記第２領域に形成された前記第１絶縁膜上に、Ａｌを含有するＡｌ含有膜を形成する工程、
（ｃ）前記Ａｌ含有膜上に第１金属膜を形成する工程、
（ｄ）前記第１金属膜上に第２金属膜を形成する工程、
（ｅ）前記第２金属膜上に第３金属膜を形成する工程、
（ｆ）前記（ｅ）工程後、前記第１領域の前記第３金属膜、前記第２金属膜、前記第１金属膜および前記Ａｌ含有膜を除去し、前記第２領域の前記第３金属膜、前記第２金属膜、前記第１金属膜および前記Ａｌ含有膜を残す工程、
（ｇ）前記（ｆ）工程後、希土類元素を含有する希土類含有膜を、前記第１領域の前記第１絶縁膜上および前記第２領域の前記第３金属膜上に形成する工程、
（ｈ）前記（ｇ）工程後、熱処理を行って、前記第１領域の前記第１絶縁膜を前記希土類含有膜と反応させ、前記第２領域の前記第１絶縁膜を前記Ａｌ含有膜と反応させる工程、
（ｉ）前記（ｈ）工程後、前記（ｈ）工程にて反応しなかった前記希土類含有膜を除去する工程、
（ｊ）前記（ｉ）工程後、前記第１領域の前記第１絶縁膜上および前記第２領域の前記第３金属膜上に、第４金属膜を形成する工程、
（ｋ）前記（ｊ）工程後、前記第４金属膜上にシリコン膜を形成する工程、
（ｌ）前記（ｋ）工程後、前記第１領域の前記シリコン膜および前記第４金属膜をパターニングして前記第１領域に前記第１ＭＩＳＦＥＴ用の第１メタルゲート電極を、前記第２領域の前記シリコン膜および前記第４、第３、第２および第１金属膜をパターニングして前記第２領域に前記第２ＭＩＳＦＥＴ用の第２メタルゲート電極を形成する工程、
を有し、
前記（ｃ）工程で形成される前記第１金属膜は、窒化金属膜または炭化金属膜であり、
前記（ｄ）工程で形成される前記第２金属膜は、ハフニウム膜、ジルコニウム膜またはアルミニウム膜であり、
前記（ｅ）工程で形成される前記第３金属膜および前記（ｊ）工程で形成される前記第４金属膜は、前記（ｃ）工程で形成される前記第１金属膜と同種の材料からなることを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１９記載の半導体装置の製造方法において、
前記（ｃ）工程で形成される前記第１金属膜は、窒化チタン膜、窒化タンタル膜、窒化タングステン膜、炭化チタン膜、炭化タンタル膜または炭化タングステン膜であることを特徴とする半導体装置の製造方法。
【請求項２１】
請求項２０記載の半導体装置の製造方法において、
前記（ｌ）工程の後に、
（ｍ）前記第１領域の前記半導体基板に前記第１ＭＩＳＦＥＴのソース・ドレイン領域形成用のイオン注入を行ない、前記第２領域の前記半導体基板に前記第２ＭＩＳＦＥＴのソース・ドレイン領域形成用のイオン注入を行なう工程、
（ｎ）前記（ｍ）工程後に、前記（ｎ）工程の前記イオン注入で導入された不純物を活性化させるための熱処理を行う工程、
を更に有することを特徴とする半導体装置の製造方法。
【請求項２２】
請求項２１記載の半導体装置の製造方法において、
前記（ｃ）、（ｄ）および（ｅ）工程は、前記半導体基板を大気中にさらすことな
く連続的に行われることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、高誘電率ゲート絶縁膜およびメタルゲート電極を有するＭＩＳＦＥＴを備えた半導体装置およびその製造技術に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体基板上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、イオン注入などによりソース・ドレイン領域を形成することで、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）を形成することができる。ゲート電極としては、ポリシリコン膜を使用することが一般的である。
【０００３】
しかしながら、近年、ＭＩＳＦＥＴ素子の微細化に伴いゲート絶縁膜の薄膜化が進み、ポリシリコン膜をゲート電極に使用した場合におけるゲート電極の空乏化の影響が無視できなくなってきている。このため、ゲート電極としてメタルゲート電極を用いてゲート電極の空乏化現象を抑制する技術がある。
【０００４】
また、ＭＩＳＦＥＴ素子の微細化に伴いゲート絶縁膜の薄膜化が進み、薄い酸化シリコン膜をゲート絶縁膜として使用すると、ＭＩＳＦＥＴのチャネルを流れる電子が酸化シリコン膜によって形成される障壁をトンネルしてゲート電極に流れる、いわゆるトンネル電流が発生してしまう。このため、ゲート絶縁膜として、酸化シリコン膜より誘電率の高い材料（高誘電率材料）を使用することにより、容量を同じにしても物理的膜厚を増加させることで、リーク電流を低減する技術がある。
【０００５】
特開２００７−２０８２６０号公報（特許文献１）には、二重仕事関数金属ゲートスタックを備えるＣＭＯＳ半導体装置に関する技術が記載されている。
【０００６】
特開２００４−２２１１１５号公報（特許文献２）には、積層型のゲート電極を有する半導体装置に関する技術が記載されている。
【０００７】
特開２０００−３４７２２１号公報（特許文献３）には、ＴＦＴのゲートおよび電極に関する技術が記載されている。
【０００８】
特表２００７−５０５４８２号公報（特許文献４）には、金属ゲート構造に関する技術が記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−２０８２６０号公報
【特許文献２】特開２００４−２２１１１５号公報
【特許文献３】特開２０００−３４７２２１号公報
【特許文献４】特表２００７−５０５４８２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明者の検討によれば、次のことが分かった。
【００１１】
一般に、金属窒化物や金属炭化物のような金属化合物は、単体金属（純金属）に比べて安定であるため、メタルゲート電極を構成する金属膜としては、高誘電率ゲート絶縁膜と不要な反応を生じないように、窒化金属膜や炭化金属膜を用いることが好ましい。
【００１２】
しかしながら、メタルゲート電極を構成する金属膜として単に金属化合物膜（窒化金属膜または炭化金属膜）を用いただけでは、次のような課題が生じることが、本発明者の検討により分かった。
【００１３】
すなわち、金属化合物膜（窒化金属膜または炭化金属膜）は、単体金属膜（純金属膜）に比べて安定であるが、成膜工程などで膜中に酸素などの不純物が混入するのを完全に防止することは困難である。また、金属化合物膜の成膜後に、その金属化合物膜の表面が酸化される可能性もある。この金属化合物膜中に混入した酸素（表面が酸化されて導入された酸素も含む）は、ソース・ドレイン形成用のイオン注入後に行なう活性化アニールのような高温の熱処理工程において、ゲート絶縁膜中やあるいは基板領域（半導体基板の一部）へと拡散して、ゲート絶縁膜の膜厚増加を引き起こすことが本発明者の検討により分かった。これは、ゲート絶縁膜として高誘電率絶縁膜を用いた場合、そのゲート絶縁膜のＥＯＴ（Equivalent Oxide Thickness：等価酸化膜厚）を増加させてしまう。また、金属化合物膜中への酸素の混入量や、金属化合物膜中に混入した酸素がゲート絶縁膜（あるいは基板領域）へ拡散する量は、厳密に制御することは困難であるため、金属化合物膜中に混入した酸素がゲート絶縁膜（あるいは基板領域）へ拡散したことによるゲート絶縁膜の膜厚の増加量は制御が困難であり、ゲート絶縁膜の膜厚（ＥＯＴ）のばらつきを招いてしまう。メタルゲート電極を有するＭＩＳＦＥＴを備えた半導体装置の更なる性能向上を図るためには、このようなゲート絶縁膜の膜厚増加や、ゲート絶縁膜の膜厚のばらつきを抑制することが望まれる。
【００１４】
本発明の目的は、メタルゲート電極を有するＭＩＳＦＥＴを備えた半導体装置において、性能向上を図ることができる技術を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１７】
代表的な実施の形態による半導体装置は、ＭＩＳＦＥＴのメタルゲート電極が、最下層の第１金属膜と、前記第１金属膜上に形成された第２金属膜と、前記第２金属膜上に形成された第３金属膜とを有し、前記第１金属膜は、窒化金属膜または炭化金属膜であり、前記第２金属膜は、ハフニウム膜、ジルコニウム膜またはアルミニウム膜であり、前記第３金属膜は、前記第１金属膜と同種の材料からなるものである。
【００１８】
また、代表的な実施の形態による半導体装置の製造方法は、半導体基板上にＭＩＳＦＥＴのゲート絶縁膜用の第１絶縁膜を形成する工程、前記第１絶縁膜上に第１金属膜を形成する工程、前記第１金属膜上に第２金属膜を形成する工程、前記第２金属膜上に第３金属膜を形成する工程、前記第３金属膜、前記第２金属膜および前記第１金属膜をパターニングして、前記ＭＩＳＦＥＴ用のメタルゲート電極を形成する工程を有する。そして、前記第１金属膜は、窒化金属膜または炭化金属膜であり、前記第２金属膜は、ハフニウム膜、ジルコニウム膜またはアルミニウム膜であり、前記第３金属膜は、前記第１金属膜と同種の材料からなるものである。
【発明の効果】
【００１９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２０】
代表的な実施の形態によれば、半導体装置の性能向上を図ることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施の形態である半導体装置の要部断面図である。
【図２】本発明の一実施の形態である半導体装置の製造工程の一部を示す製造プロセスフロー図である。
【図３】図２のステップＳ６の工程の一例を示す製造プロセスフロー図である。
【図４】図２のステップＳ７の金属膜形成工程の詳細を示す製造プロセスフロー図である。
【図５】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図６】図５に続く半導体装置の製造工程中の要部断面図である。
【図７】図６に続く半導体装置の製造工程中の要部断面図である。
【図８】図７に続く半導体装置の製造工程中の要部断面図である。
【図９】図８に続く半導体装置の製造工程中の要部断面図である。
【図１０】図９に続く半導体装置の製造工程中の要部断面図である。
【図１１】図１０に続く半導体装置の製造工程中の要部断面図である。
【図１２】図１１に続く半導体装置の製造工程中の要部断面図である。
【図１３】図１２に続く半導体装置の製造工程中の要部断面図である。
【図１４】図１３に続く半導体装置の製造工程中の要部断面図である。
【図１５】図１４に続く半導体装置の製造工程中の要部断面図である。
【図１６】図１５に続く半導体装置の製造工程中の要部断面図である。
【図１７】図１６に続く半導体装置の製造工程中の要部断面図である。
【図１８】図１７に続く半導体装置の製造工程中の要部断面図である。
【図１９】本発明者が検討した比較例の半導体装置の要部断面図である。
【図２０】本発明の他の実施の形態である半導体装置の製造工程の一部を示す製造プロセスフロー図である。
【図２１】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２２】図２１に続く半導体装置の製造工程中の要部断面図である。
【図２３】図２２に続く半導体装置の製造工程中の要部断面図である。
【図２４】図２３に続く半導体装置の製造工程中の要部断面図である。
【図２５】図２４に続く半導体装置の製造工程中の要部断面図である。
【図２６】図２５に続く半導体装置の製造工程中の要部断面図である。
【図２７】図２６に続く半導体装置の製造工程中の要部断面図である。
【図２８】図２７に続く半導体装置の製造工程中の要部断面図である。
【図２９】図２８に続く半導体装置の製造工程中の要部断面図である。
【図３０】図２９に続く半導体装置の製造工程中の要部断面図である。
【図３１】図３０に続く半導体装置の製造工程中の要部断面図である。
【図３２】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図３３】図３２に続く半導体装置の製造工程中の要部断面図である。
【図３４】図３３に続く半導体装置の製造工程中の要部断面図である。
【図３５】図３４に続く半導体装置の製造工程中の要部断面図である。
【図３６】図３５に続く半導体装置の製造工程中の要部断面図である。
【図３７】図３６に続く半導体装置の製造工程中の要部断面図である。
【発明を実施するための形態】
【００２２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２４】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００２５】
（実施の形態１）
本実施の形態の半導体装置を図面を参照して説明する。
【００２６】
図１は、本発明の一実施の形態である半導体装置、ここではＣＭＩＳＦＥＴ（Complementary Metal Insulator Semiconductor Field Effect Transistor）を有する半導体装置の要部断面図である。
【００２７】
図１に示されるように、本実施の形態の半導体装置は、半導体基板１のｎＭＩＳ形成領域１Ａに形成されたｎチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor：ＭＩＳ型電界効果トランジスタ）Ｑｎと半導体基板１のｐＭＩＳ形成領域１Ｂに形成されたｐチャネル型ＭＩＳＦＥＴＱｐとを有している。
【００２８】
すなわち、ｐ型の単結晶シリコンなどからなる半導体基板１は、素子分離領域２によって規定されて互いに電気的に分離されたｎＭＩＳ形成領域（第１領域）１ＡおよびｐＭＩＳ形成領域（第２領域）１Ｂを有しており、ｎＭＩＳ形成領域１Ａの半導体基板１にｐ型ウエルＰＷが形成され、ｐＭＩＳ形成領域１Ｂの半導体基板１にｎ型ウエルＮＷが形成されている。ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷの表面上には、ｎチャネル型ＭＩＳＦＥＴ（第１ＭＩＳＦＥＴ）Ｑｎのゲート絶縁膜として機能するＨｆ含有絶縁膜（第１ゲート絶縁膜）４ａを介して、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極（メタルゲート電極）ＧＥ１が形成されている。また、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷの表面上には、ｐチャネル型ＭＩＳＦＥＴ（第２ＭＩＳＦＥＴ）Ｑｐのゲート絶縁膜として機能するＨｆ含有絶縁膜（第２ゲート絶縁膜）４ｂを介して、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極（メタルゲート電極）ＧＥ２が形成されている。
【００２９】
また、Ｈｆ含有絶縁膜４ａおよびＨｆ含有絶縁膜４ｂは、半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）の表面（シリコン面）上に直接的に形成する（すなわち界面層３を省略する）こともできるが、Ｈｆ含有絶縁膜４ａおよびＨｆ含有絶縁膜４ｂと半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）との界面に、薄い酸化シリコン膜または酸窒化シリコン膜からなる絶縁性の界面層（絶縁層、絶縁膜）３を設けることもできる。酸化シリコンまたは酸窒化シリコンからなる界面層３を設けることで、ゲート絶縁膜と半導体基板（のシリコン面）の界面をＳｉＯ２／Ｓｉ（またはＳｉＯＮ／Ｓｉ）構造にし、トラップなどの欠陥数を減らして、駆動能力や信頼性を向上させることができる。
【００３０】
Ｈｆ含有絶縁膜４ａとＨｆ含有絶縁膜４ｂとは、それぞれ酸化シリコンよりも誘電率（比誘電率）が高い絶縁材料膜、いわゆるＨｉｇｈ−ｋ膜（高誘電率膜）である。なお、本願において、Ｈｉｇｈ−ｋ膜、高誘電率膜あるいは高誘電率ゲート絶縁膜と言うときは、酸化シリコン（ＳｉＯｘ、代表的にはＳｉＯ２）よりも誘電率（比誘電率）が高い膜を意味する。
【００３１】
ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜（高誘電率ゲート絶縁膜）として機能するＨｆ含有絶縁膜４ａとｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜（高誘電率ゲート絶縁膜）として機能するＨｆ含有絶縁膜４ｂとは、Ｈｆ（ハフニウム）とＯ（酸素）とを主成分として含有する絶縁材料からなり、更にＮ（窒素）とＳｉ（シリコン、ケイ素）の一方または両方を含有することもできる。窒素を含有すれば、リーク電流の更なる低減を図ることができる。従って、Ｈｆ含有絶縁膜４ａ，４ｂは、Ｈｆ（ハフニウム）とＯ（酸素）とを主成分として含有する高誘電率ゲート絶縁膜であり、ＨｆＯ膜（酸化ハフニウム膜またはハフニウムオキサイド膜、代表的なのはＨｆＯ２膜）、ＨｆＯＮ膜（酸窒化ハフニウム膜またはハフニウムオキシナイトライド膜）、ＨｆＳｉＯＮ膜（ハフニウムシリコンオキシナイトライド膜）、またはＨｆＳｉＯ膜（ハフニウムシリケート膜）などを用いることができる。
【００３２】
しかしながら、ｎチャネル型ＭＩＳＦＥＴＱｎの低しきい値化を図るために、ｎチャネル型ＭＩＳＦＥＴＱｎの高誘電率ゲート絶縁膜として機能するＨｆ含有絶縁膜４ａは、希土類元素（特に好ましくはＬａ（ランタン））を含有していることが好ましい。また、ｐチャネル型ＭＩＳＦＥＴＱｐの低しきい値化を図るために、ｐチャネル型ＭＩＳＦＥＴＱｐの高誘電率ゲート絶縁膜として機能するＨｆ含有絶縁膜４ｂは、Ａｌを含有していることが好ましい。なお、ＭＩＳＦＥＴの低しきい値化とは、そのＭＩＳＦＥＴのしきい値（しきい値電圧）の絶対値を低くすることに対応する。
【００３３】
なお、本願において、希土類または希土類元素とは、ランタン（Ｌａ）からルテチウム（Ｌｕ）までのランタノイドに、スカンジウム（Ｓｃ）およびイットリウム（Ｙ）を加えたものを言うものとする。また、Ｈｆを含有するゲート絶縁膜をＨｆ系ゲート絶縁膜と称するものとする。
【００３４】
従って、Ｈｆ含有絶縁膜４ａとしては、Ｈｆ含有絶縁膜４ａが含有する希土類元素をＬｎと表記すると、ＨｆＬｎＯ膜、ＨｆＬｎＯＮ膜、ＨｆＬｎＳｉＯＮ膜またはＨｆＬｎＳｉＯ膜を用いることが、より好ましい。また、Ｈｆ含有絶縁膜４ｂとしては、ＨｆＡｌＯ膜、ＨｆＡｌＯＮ膜、ＨｆＡｌＳｉＯＮ膜またはＨｆＡｌＳｉＯ膜を用いることが、より好ましい。また、ｎチャネル型ＭＩＳＦＥＴＱｎの低しきい値化を図るためにＨｆ含有絶縁膜４ａが含有する希土類元素は、Ｌａ（ランタン）が特に好ましいため、Ｈｆ含有絶縁膜４ａは、特に好ましくは、ＨｆＬａＯ膜、ＨｆＬａＯＮ膜、ＨｆＬａＳｉＯＮ膜またはＨｆＬａＳｉＯ膜である。
【００３５】
ここで、ＨｆＯ膜は、ハフニウム（Ｈｆ）と酸素（Ｏ）とで構成された絶縁材料膜であり、ＨｆＯＮ膜は、ハフニウム（Ｈｆ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜であり、ＨｆＳｉＯＮ膜は、ハフニウム（Ｈｆ）とシリコン（ケイ素、Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜であり、ＨｆＳｉＯ膜は、ハフニウム（Ｈｆ）とシリコン（Ｓｉ）と酸素（Ｏ）とで構成された絶縁材料膜である。また、ＨｆＬｎＯ膜は、ハフニウム（Ｈｆ）と希土類元素（Ｌｎ）と酸素（Ｏ）とで構成された絶縁材料膜であり、ＨｆＬｎＯＮ膜は、ハフニウム（Ｈｆ）と希土類元素（Ｌｎ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜である。また、ＨｆＬｎＳｉＯＮ膜は、ハフニウム（Ｈｆ）と希土類元素（Ｌｎ）とシリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜であり、ＨｆＬｎＳｉＯ膜は、ハフニウム（Ｈｆ）と希土類元素（Ｌｎ）とシリコン（Ｓｉ）と酸素（Ｏ）とで構成された絶縁材料膜である。また、ＨｆＬａＯ膜は、ハフニウム（Ｈｆ）とランタン（Ｌａ）と酸素（Ｏ）とで構成された絶縁材料膜であり、ＨｆＬａＯＮ膜は、ハフニウム（Ｈｆ）とランタン（Ｌａ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜である。また、ＨｆＬａＳｉＯＮ膜は、ハフニウム（Ｈｆ）とランタン（Ｌａ）とシリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜であり、ＨｆＬａＳｉＯ膜は、ハフニウム（Ｈｆ）とランタン（Ｌａ）とシリコン（Ｓｉ）と酸素（Ｏ）とで構成された絶縁材料膜である。また、ＨｆＡｌＯ膜は、ハフニウム（Ｈｆ）とアルミニウム（Ａｌ）と酸素（Ｏ）とで構成された絶縁材料膜であり、ＨｆＡｌＯＮ膜は、ハフニウム（Ｈｆ）とアルミニウム（Ａｌ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜である。また、ＨｆＡｌＳｉＯＮ膜は、ハフニウム（Ｈｆ）とアルミニウム（Ａｌ）とシリコン（Ｓｉ）と酸素（Ｏ）と窒素（Ｎ）とで構成された絶縁材料膜であり、ＨｆＡｌＳｉＯ膜は、ハフニウム（Ｈｆ）とアルミニウム（Ａｌ）とシリコン（Ｓｉ）と酸素（Ｏ）とで構成された絶縁材料膜である。
【００３６】
なお、ＨｆＬａＳｉＯＮ膜と表記した場合、ＨｆＬａＳｉＯＮ膜におけるＨｆとＬａとＳｉとＯとＮの原子比は１：１：１：１：１に限定されるものではない。このことは、ＨｆＯ膜、ＨｆＯＮ膜、ＨｆＳｉＯＮ膜、ＨｆＳｉＯ膜、ＨｆＬｎＯ膜、ＨｆＬｎＯＮ膜、ＨｆＬｎＳｉＯＮ膜、ＨｆＬｎＳｉＯ膜、ＨｆＡｌＯ膜、ＨｆＡｌＯＮ膜、ＨｆＡｌＳｉＯＮ膜、ＨｆＡｌＳｉＯ膜、ＨｆＬａＯ膜、ＨｆＬａＯＮ膜、ＨｆＬａＳｉＯＮ膜、ＨｆＬａＳｉＯ膜、ＴｉＮ膜、ＴａＮ膜、ＷＮ膜、ＴｉＣ膜、ＴａＣ膜およびＷＣ膜などについても同様である。
【００３７】
ゲート電極ＧＥ１，ＧＥ２は、ゲート絶縁膜（ここではＨｆ含有絶縁膜４ａ）に接する金属膜（金属層、メタルゲート膜）７と、この金属膜７上のシリコン膜８との積層膜で構成されている。この金属膜７は、複数層が積層された積層構造を有している。具体的には、金属膜７は、最下層の金属膜（金属化合物膜、第１金属膜）７ａと、この金属膜７ａ上の金属膜（第２金属膜）７ｂと、この金属膜７ｂ上の金属膜（金属化合物膜、第３金属膜）７ｃとを有しており、これらの金属膜７ａ，７ｂ，７ｃの積層膜からなる。
【００３８】
金属膜７を構成する金属膜７ａ，７ｂ，７ｃのうち、最下層の金属膜７ａは窒化金属または炭化金属からなる膜であり、その上の金属膜７ｂは金属化合物ではなく単体金属（純金属）からなる膜であり、その上の金属膜７ｃは、窒化金属または炭化金属からなる膜である。金属膜７ａと金属膜７ｃとは、同種の材料（金属化合物）からなる膜であることが好ましい。すなわち、金属膜７は、同種の金属化合物膜である金属膜７ａと金属膜７ｃとで、単体金属（純金属）からなる金属膜７ｂを挟んだ構造を有している。
【００３９】
金属膜７を構成する金属膜７ａ，７ｂ，７ｃのうち、金属膜７ａ，７ｃは、窒化金属または炭化金属からなるが、好ましくは、Ｔｉ（チタン）、Ｔａ（タンタル）またはＷ（タングステン）の窒化物（窒化化合物）または炭化物（炭化化合物）からなる。すなわち、金属膜７ａ，７ｃは、好ましくは、窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜、窒化タングステン（ＷＮ）膜、炭化チタン（ＴｉＣ）膜、炭化タンタル（ＴａＣ）膜または炭化タングステン（ＷＣ）膜である。金属膜７ａと金属膜７ｃとは、同種の材料（金属化合物）からなる膜であるため、金属膜７ａが窒化チタン（ＴｉＮ）膜であれば、金属膜７ｃも窒化チタン（ＴｉＮ）膜であり、金属膜７ａが窒化タンタル（ＴａＮ）膜であれば、金属膜７ｃも窒化タンタル（ＴａＮ）膜であり、金属膜７ａが窒化タングステン（ＷＮ）膜であれば、金属膜７ｃも窒化タングステン（ＷＮ）膜である。また、金属膜７ａが炭化チタン（ＴｉＣ）膜であれば、金属膜７ｃも炭化チタン（ＴｉＣ）膜であり、金属膜７ａが炭化タンタル（ＴａＣ）膜であれば、金属膜７ｃも炭化タンタル（ＴａＣ）膜であり、金属膜７ａが炭化タングステン（ＷＣ）膜であれば、金属膜７ｃも炭化タングステン（ＷＣ）膜である。
【００４０】
金属膜７を構成する金属膜７ａ，７ｂ，７ｃのうち、金属膜７ａ，７ｃで挟まれた金属膜７ｂは、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）またはＡｌ（アルミニウム）からなる。すなわち、金属膜７ｂは、ハフニウム（Ｈｆ）膜、ジルコニウム（Ｚｒ）膜またはアルミニウム（Ａｌ）膜である。
【００４１】
金属膜７ｂの膜厚は、金属膜７ａの膜厚および金属膜７ｃの膜厚よりも薄いことが好ましい。そして、金属膜７ａ，７ｃの各膜厚は、１〜１０ｎｍの範囲内がより好ましく、２〜５ｎｍの範囲内であれば更に好ましい。一方、金属膜７ｂの膜厚は、０．１〜１０ｎｍの範囲内がより好ましく、０．５〜２ｎｍの範囲内であれば更に好ましい。
【００４２】
なお、本願において、金属膜（金属層）とは、金属伝導を示す導電膜（導電層）を言い、単体の金属膜（純金属膜）や合金膜だけでなく、金属伝導を示す金属化合物膜（窒化金属膜や炭化金属膜など）も含むものとする。このため、金属膜７ａ，７ｂ，７ｃおよび後述の金属膜７ｄは、いずれも金属伝導を示す導電膜であり、金属級に抵抗率が低い。
【００４３】
ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷには、ｎチャネル型ＭＩＳＦＥＴＱｎのＬＤＤ（Lightly doped Drain）構造のソース・ドレイン領域として、ｎ−型半導体領域（エクステンション領域、ＬＤＤ領域）ＥＸ１とそれよりも高不純物濃度のｎ＋型半導体領域（ソース・ドレイン領域）ＳＤ１とが形成されている。また、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷには、ｐチャネル型ＭＩＳＦＥＴＱｐのＬＤＤ構造のソース・ドレイン領域として、ｐ−型半導体領域（エクステンション領域、ＬＤＤ領域）ＥＸ２とそれよりも高不純物濃度のｐ＋型半導体領域（ソース・ドレイン領域）ＳＤ２とが形成されている。
【００４４】
ゲート電極ＧＥ１，ＧＥ２の側壁上には、絶縁体からなるサイドウォール（側壁スペーサ、側壁絶縁膜）ＳＷが形成されている。ｎＭＩＳ形成領域１Ａにおいて、ｎ−型半導体領域ＥＸ１は、ゲート電極ＧＥ１に整合して形成され、ｎ＋型半導体領域ＳＤ１はゲート電極ＧＥ１の側壁上に設けられたサイドウォールＳＷに整合して形成されている。また、ｐＭＩＳ形成領域１Ｂにおいて、ｐ−型半導体領域ＥＸ２は、ゲート電極ＧＥ２に整合して形成され、ｐ＋型半導体領域ＳＤ２はゲート電極ＧＥ２の側壁上に設けられたサイドウォールＳＷに整合して形成されている。
【００４５】
更に、後述の絶縁膜（層間絶縁膜）１１、コンタクトホールＣＮＴ、プラグＰＧ、ストッパ絶縁膜１２、絶縁膜１３および配線Ｍ１（後述の図１７および図１８参照）や、更に上層の多層配線構造が形成されているが、ここでは図示およびその説明は省略する。
【００４６】
次に、図１に示されるような本実施の形態の半導体装置の製造工程を図面を参照して説明する。
【００４７】
図２は、本実施の形態の半導体装置、ここではＣＭＩＳＦＥＴを有する半導体装置の製造工程の一部を示す製造プロセスフロー図である。図３は、図２のステップＳ６の工程の一例を示す製造プロセスフロー図である。図４は、図２のステップＳ７の金属膜７形成工程の詳細を示す製造プロセスフロー図である。図５〜図１８は、本実施の形態の半導体装置、ここではＣＭＩＳＦＥＴを有する半導体装置の製造工程中の要部断面図である。
【００４８】
まず、図５に示されるように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１を準備（用意）する（図２のステップＳ１）。本実施の形態の半導体装置が形成される半導体基板１は、ｎチャネル型のＭＩＳＦＥＴが形成される領域であるｎＭＩＳ形成領域１Ａと、ｐチャネル型のＭＩＳＦＥＴが形成される領域であるｐＭＩＳ形成領域１Ｂとを有している。それから、半導体基板１の主面に素子分離領域２を形成する（図２のステップＳ２）。素子分離領域２は酸化シリコンなどの絶縁体からなり、例えばＳＴＩ（Shallow Trench Isolation）法により形成される。例えば、半導体基板１に形成された溝（素子分離溝）に埋め込まれた絶縁膜により、素子分離領域２を形成することができる。
【００４９】
次に、半導体基板１のｎチャネル型ＭＩＳＦＥＴを形成する領域（ｎＭＩＳ形成領域１Ａ）にｐ型ウエルＰＷを形成し、ｐチャネル型ＭＩＳＦＥＴを形成する領域（ｐＭＩＳ形成領域１Ｂ）にｎ型ウエルＮＷを形成する（図２のステップＳ３）。このステップＳ３において、ｐ型ウエルＰＷは、例えばホウ素（Ｂ）などのｐ型の不純物をイオン注入することなどによって形成され、ｎ型ウエルＮＷは、例えばリン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することなどにより形成される。また、ｐ型ウエルＰＷおよびｎ型ウエルＮＷの形成前または形成後に、半導体基板１の上層部に対して、後で形成されるＭＩＳＦＥＴのしきい値調整用のイオン注入（いわゆるチャネルドープイオン注入）を必要に応じて行なうこともできる。
【００５０】
次に、例えばフッ酸（ＨＦ）水溶液を用いたウェットエッチングなどにより半導体基板１の表面の自然酸化膜を除去することによって、半導体基板１の表面を清浄化（洗浄）する。これにより、半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）の表面（シリコン面）が露出される。
【００５１】
次に、図６に示されるように、半導体基板１の表面（すなわちｐ型ウエルＰＷおよびｎ型ウエルＮＷの表面）上に、酸化シリコン膜または酸窒化シリコン膜からなる界面層３を形成し（図２のステップＳ４）、界面層３上にＨｆ含有絶縁膜（第１絶縁膜）４を形成する（図２のステップＳ５）。ステップＳ４において、界面層３は、例えば熱酸化法などを用いて形成することができる。ステップＳ５において、Ｈｆ含有絶縁膜４は、半導体基板１の主面全面に形成されるため、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１Ｂの両方に形成される。このＨｆ含有絶縁膜４は、上記ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐの高誘電率ゲート絶縁膜形成用のベースとなる絶縁膜である。
【００５２】
Ｈｆ含有絶縁膜４は、Ｈｆを含有する絶縁膜であり、Ｈｆ（ハフニウム）を含有する絶縁材料からなり、好ましくはＨｆＳｉＯＮ膜（ハフニウムシリコンオキシナイトライド膜）、ＨｆＯＮ膜（酸窒化ハフニウム膜）、ＨｆＯ膜（酸化ハフニウム膜、代表的なのはＨｆＯ２膜）またはＨｆＳｉＯ膜（ハフニウムシリケート膜）とすることができる。従って、Ｈｆ含有絶縁膜４は、ハフニウム（Ｈｆ）に加えて、更に酸素（Ｏ）も含有しており、ハフニウム（Ｈｆ）と酸素（Ｏ）を主成分として含有する絶縁膜とみなすことができる。
【００５３】
Ｈｆ含有絶縁膜４がＨｆＳｉＯＮ膜の場合には、ＡＬＤ（Atomic Layer Deposition：原子層堆積）法またはＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法を用いてまずＨｆＳｉＯ膜を堆積する。それから、このＨｆＳｉＯ膜をプラズマ窒化処理のような窒化処理によって窒化する（すなわちＨｆＳｉＯ膜を窒化してＨｆＳｉＯＮ膜にする）ことによって、ＨｆＳｉＯＮ膜を形成することができる。この窒化処理の後に、不活性または酸化雰囲気中で熱処理する場合もある。
【００５４】
Ｈｆ含有絶縁膜４がＨｆＯＮ膜の場合には、ＡＬＤ法またはＣＶＤ法を用いてまずＨｆＯ膜（代表的にはＨｆＯ２膜）を堆積してから、このＨｆＯ膜をプラズマ窒化処理のような窒化処理によって窒化する（すなわちＨｆＯ膜をＨｆＯＮ膜にする）ことによって、ＨｆＯＮ膜を形成することができる。この窒化処理の後に、不活性または酸化雰囲気中で熱処理する場合もある。
【００５５】
Ｈｆ含有絶縁膜４がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合には、ＡＬＤ法またはＣＶＤ法を用いてＨｆＯ膜（代表的にはＨｆＯ２膜）を堆積すればよく、窒化処理を行う必要はない。
【００５６】
Ｈｆ含有絶縁膜４がＨｆＳｉＯ膜の場合には、ＡＬＤ法またはＣＶＤ法を用いてＨｆＳｉＯ膜を堆積すればよく、窒化処理を行う必要はない。
【００５７】
Ｈｆ含有絶縁膜４の膜厚は、例えば０．５〜２ｎｍ程度とすることができる。
【００５８】
また、ステップＳ４を省略して界面層３を形成することなく、半導体基板１（ｐ型ウエルＰＷおよびｎ型ウエルＮＷ）の表面（シリコン面）上に直接的にＨｆ含有絶縁膜４を形成することもできるが、ステップＳ４で界面層３を形成してから、この界面層３上にステップＳ５でＨｆ含有絶縁膜４を形成すれば、トラップなどの欠陥数を減らして、駆動能力や信頼性を向上させることができるため、より好ましい。界面層３を形成する場合、界面層３の膜厚は薄く、好ましくは０．３〜１ｎｍ、例えば０．６ｎｍ程度とすることができる。
【００５９】
ステップＳ５で形成したＨｆ含有絶縁膜４を、そのままｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜（上記図１のＨｆ含有絶縁膜４ａ，４ｂ）として用いることもできる。しかしながら、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐの低しきい値化を図るために、好ましくは、ｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜４に希土類元素（特に好ましくはＬａ）を導入して、希土類元素を含有するＨｆ含有絶縁膜４ａを形成し、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜４にＡｌ（アルミニウム）を導入して、Ａｌを含有するＨｆ含有絶縁膜４ｂを形成する（図２のステップＳ６）。以下では、ステップＳ６でｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜４に希土類元素を導入し、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜４にＡｌを導入する手法の一例（図３のステップＳ６ａ〜Ｓ６ｄ）について説明する。
【００６０】
Ｈｆ含有絶縁膜４を形成した後、図７に示されるように、ｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜４上に、Ｈｆ含有絶縁膜４に接するように、希土類含有膜（希土類含有層）５を選択的に形成する（図３のステップＳ６ａ）。これは、例えば、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１Ｂを含む半導体基板１の主面全面のＨｆ含有絶縁膜４上に希土類含有膜５を形成してから、フォトリソグラフィ法およびエッチング法（例えばウェットエッチング）を用いて、ｎＭＩＳ形成領域１Ａ以外の領域（ｐＭＩＳ形成領域１Ｂを含む）の希土類含有膜５を除去し、ｎＭＩＳ形成領域１Ａのみに希土類含有膜５を残すことで、実現できる。希土類含有膜５は、希土類元素を含有し、特に好ましくはＬａ（ランタン）を含有している。安定性の観点から、希土類含有膜５は、好ましくは酸化希土類膜（希土類酸化物層）であり、特に好ましくは酸化ランタン膜（酸化ランタンとして代表的なのはＬａ２Ｏ３）である。希土類含有膜５は、スパッタリング法またはＡＬＤ法などによって形成することができ、その膜厚（堆積膜厚）は、例えば１ｎｍ程度とすることができる。
【００６１】
次に、半導体基板１に対して熱処理を施す（図３のステップＳ６ｂ）。ステップＳ６ｂの熱処理工程は、熱処理温度を６００〜１０００℃の範囲内とし、不活性ガス雰囲気中で行うことができる。このステップＳ６ｂの熱処理により、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜４を希土類含有膜５と反応させる。すなわち、ステップＳ６ｂの熱処理により、希土類含有膜５を構成する希土類元素Ｌｎ（特に好ましくはＬａ）を、ｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜４に導入（拡散）する。
【００６２】
このステップＳ６ｂの熱処理により、図８に示されるように、ｎＭＩＳ形成領域１Ａでは、希土類含有膜５とＨｆ含有絶縁膜４とが反応（混合、ミキシング）してＨｆ含有絶縁膜４ａが形成される。すなわち、ｎＭＩＳ形成領域１Ａでは、希土類含有膜５の希土類元素Ｌｎ（特に好ましくはＬｎ＝Ｌａ）がＨｆ含有絶縁膜４に導入されて、Ｈｆ含有絶縁膜４が、Ｈｆ含有絶縁膜４ａとなる。ここで、希土類含有膜５が含有する希土類元素をＬｎと表記しており、例えば、希土類含有膜５が酸化ランタン膜の場合は、Ｌｎ＝Ｌａであり、希土類含有膜５が酸化イットリウム膜の場合は、Ｌｎ＝Ｙである。
【００６３】
Ｈｆ含有絶縁膜４ａは、Ｈｆ（ハフニウム）と希土類元素Ｌｎ（特に好ましくはＬｎ＝Ｌａ）とを含有する絶縁材料からなり、Ｈｆ含有絶縁膜４ａが含有する希土類元素Ｌｎは、希土類含有膜５が含有していた希土類元素Ｌｎと同じである。従って、Ｈｆ含有絶縁膜４がＨｆＳｉＯＮ膜の場合には、Ｈｆ含有絶縁膜４ａはＨｆＬｎＳｉＯＮ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯＮ膜）となり、Ｈｆ含有絶縁膜４がＨｆＳｉＯ膜の場合には、Ｈｆ含有絶縁膜４ａはＨｆＬｎＳｉＯ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＳｉＯ膜）となる。また、Ｈｆ含有絶縁膜４がＨｆＯＮ膜の場合は、Ｈｆ含有絶縁膜４ａはＨｆＬｎＯＮ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＯＮ膜）となり、Ｈｆ含有絶縁膜４がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合は、Ｈｆ含有絶縁膜４ａはＨｆＬｎＯ膜（Ｌｎ＝Ｌａの場合はＨｆＬａＯ膜）となる。
【００６４】
また、希土類含有膜５は、上述のように好ましくは酸化希土類膜（特に好ましくは酸化ランタン膜）であるため、希土類含有膜５は、希土類元素Ｌｎ以外に酸素（Ｏ）も含有しているが、Ｈｆ含有絶縁膜４も酸素（Ｏ）を含有しているため、ステップＳ６ｂの熱処理で希土類含有膜５の酸素（Ｏ）がＨｆ含有絶縁膜４に導入されるかどうかにかかわらず、Ｈｆ含有絶縁膜４ａは、酸素（Ｏ）も含有したものとなる。実際には、希土類含有膜５の希土類元素Ｌｎだけでなく、希土類含有膜５の酸素（Ｏ）もＨｆ含有絶縁膜４に導入されて、Ｈｆ含有絶縁膜４ａが形成される。
【００６５】
一方、ｐＭＩＳ形成領域１Ｂでは、Ｈｆ含有絶縁膜４は希土類含有膜５と接触していない状態であったため、ステップＳ６ｂの熱処理工程を行っても、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜４には希土類含有膜５の希土類元素は導入されず、Ｈｆ含有絶縁膜４のままである。
【００６６】
ステップＳ６ｂの熱処理工程を行った後、ステップＳ６ｂの熱処理工程で反応しなかった希土類含有膜５（未反応の希土類含有膜５）をエッチング（好ましくはウェットエッチング）によって除去することが好ましい。
【００６７】
次に、図９に示されるように、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜４上に、Ｈｆ含有絶縁膜４に接するように、Ａｌ含有膜（Ａｌ含有層）６を選択的に形成する（図３のステップＳ６ｃ）。これは、例えば、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１Ｂを含む半導体基板１の主面全面にＡｌ含有膜６を形成してから、フォトリソグラフィ法およびエッチング法（例えばウェットエッチング）を用いて、ｐＭＩＳ形成領域１Ｂ以外の領域（ｎＭＩＳ形成領域１Ａを含む）のＡｌ含有膜６を除去し、ｐＭＩＳ形成領域１ＢのみにＡｌ含有膜６を残すことで、実現できる。Ａｌ含有膜６は、Ａｌ（アルミニウム）を含有する材料膜であり、Ａｌ（アルミニウム）を含有する材料からなる。Ａｌ含有膜６としては、酸化アルミニウム膜（ＡｌＯ膜、代表的にはＡｌ２Ｏ３膜）が最も好ましいが、それ以外にも、酸窒化アルミニウム膜（アルミニウム酸窒化物膜、ＡｌＯＮ膜）またはアルミニウム膜（Ａｌ膜）などを用いることもできる。Ａｌ含有膜４は、スパッタリング法またはＡＬＤ法などによって形成することができ、その膜厚は、例えば０．５〜１ｎｍ程度とすることができる。
【００６８】
次に、半導体基板１に対して熱処理を施す（図３のステップＳ６ｄ）。ステップＳ６ｄの熱処理工程は、熱処理温度を６００〜１０００℃の範囲内とし、不活性ガス雰囲気中で行うことができる。このステップＳ６ｄの熱処理により、ｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有絶縁膜４をＡｌ含有膜６と反応させる。すなわち、ステップＳ６ｄの熱処理により、Ａｌ含有膜６をＡｌ（アルミニウム）を、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜４に導入（拡散）する。
【００６９】
このステップＳ６ｄの熱処理により、図１０に示されるように、ｐＭＩＳ形成領域１Ｂでは、Ａｌ含有膜６とＨｆ含有絶縁膜４とが反応（混合、ミキシング）してＨｆ含有絶縁膜４ｂが形成される。すなわち、ｐＭＩＳ形成領域１Ｂでは、Ａｌ含有膜６のＡｌがＨｆ含有絶縁膜４に導入されて、Ｈｆ含有絶縁膜４が、Ｈｆ含有絶縁膜４ｂとなる。従って、Ｈｆ含有絶縁膜４がＨｆＳｉＯＮ膜の場合には、Ｈｆ含有絶縁膜４ｂはＨｆＡｌＳｉＯＮ膜となり、Ｈｆ含有絶縁膜４がＨｆＳｉＯ膜の場合には、Ｈｆ含有絶縁膜４ｂはＨｆＡｌＳｉＯ膜となる。また、Ｈｆ含有絶縁膜４がＨｆＯＮ膜の場合は、Ｈｆ含有絶縁膜４ｂはＨｆＡｌＯＮ膜となり、Ｈｆ含有絶縁膜４がＨｆＯ膜（代表的にはＨｆＯ２膜）の場合は、Ｈｆ含有絶縁膜４ｂはＨｆＡｌＯ膜となる。
【００７０】
また、Ａｌ含有膜６は、上述のように好ましくは酸化アルミニウム膜であり、この場合、Ａｌ含有膜６は、アルミニウム（Ａｌ）以外に酸素（Ｏ）も含有しているが、Ｈｆ含有絶縁膜４も酸素（Ｏ）を含有しているため、ステップＳ６ｄの熱処理でＡｌ含有膜６の酸素（Ｏ）がＨｆ含有絶縁膜４に導入されるかどうかにかかわらず、Ｈｆ含有絶縁膜４ｂは、酸素（Ｏ）も含有したものとなる。実際には、Ａｌ含有膜６が酸化アルミニウム膜の場合には、Ａｌ含有膜６のＡｌ（アルミニウム）だけでなく、Ａｌ含有膜６のＯ（酸素）もＨｆ含有絶縁膜４に導入されて、Ｈｆ含有絶縁膜４ｂが形成される。
【００７１】
また、Ａｌ含有膜６が酸窒化アルミニウム膜（ＡｌＯＮ膜）の場合には、Ａｌ含有膜６のＡｌ（アルミニウム）だけでなく、Ａｌ含有膜６のＯ（酸素）とＮ（窒素）もＨｆ含有絶縁膜４に導入されてＨｆ含有絶縁膜４ｂが形成されるため、Ｈｆ含有絶縁膜４がＨｆＳｉＯ膜であればＨｆ含有絶縁膜４ｂはＨｆＡｌＳｉＯＮ膜となり、Ｈｆ含有絶縁膜４がＨｆＯ膜であれば、Ｈｆ含有絶縁膜４ｂはＨｆＡｌＯＮ膜となる。
【００７２】
一方、ｎＭＩＳ形成領域１Ａでは、Ｈｆ含有絶縁膜４ａはＡｌ含有膜６と接触していない状態であったため、ステップＳ６ｄの熱処理工程を行っても、ｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜４ａにはＡｌ含有膜６のＡｌは導入されず、Ｈｆ含有絶縁膜４ａのままである。
【００７３】
また、ステップＳ５でＨｆ含有絶縁膜４を形成する前に、ステップＳ４で界面層３を形成した場合には、ステップＳ６ｂ，６ｄの熱処理時には、Ｈｆ含有絶縁膜４と下部の界面層３との反応を抑制して、界面層３としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。すなわち、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜４ａと半導体基板１（ｐ型ウエルＰＷ）との間に界面層３としての酸化シリコン膜または酸窒化シリコン膜を残存させ、またｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有絶縁膜４ｂと半導体基板１（ｎ型ウエルＮＷ）との間に界面層３としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。これにより、駆動力や信頼性の劣化を抑制した良好なデバイスを作製することができる。
【００７４】
ステップＳ６ｄの熱処理工程を行った後、ステップＳ６ｄの熱処理工程で反応しなかったＡｌ含有膜６（未反応のＡｌ含有膜６）をエッチング（好ましくはウェットエッチング）によって除去することが好ましい。
【００７５】
このようにして、希土類元素（特に好ましくはＬａ）が導入されたＨｆ含有絶縁膜４ａがｎＭＩＳ形成領域１Ａの半導体基板１の主面に形成され、Ａｌが導入されたＨｆ含有絶縁膜４ｂがｐＭＩＳ形成領域１Ｂの半導体基板１の主面に形成された図１０の構造を得ることができる。
【００７６】
また、ここでは、ステップＳ６でｎＭＩＳ形成領域１Ａに希土類元素を含有するＨｆ含有絶縁膜４ａを形成し、ｐＭＩＳ形成領域１ＢにＡｌを含有するＨｆ含有絶縁膜４ｂを形成する手法の一例（図３のステップＳ６ａ〜Ｓ６ｄ）について説明したが、これに限定されず、他の手法を用いて、希土類元素を含有するＨｆ含有絶縁膜４ａをｎＭＩＳ形成領域１Ａに、Ａｌを含有するＨｆ含有絶縁膜４ｂをｐＭＩＳ形成領域１Ｂに形成してもよい。例えば、本実施の形態のステップＳ６として、後述の実施の形態２のステップＳ２１〜Ｓ２６の工程を行ってからステップＳ２２で形成された金属膜７をエッチング（好ましくはウェットエッチング）によって除去する工程を行うことで、本実施の形態の図１０の構造を得ることもできる。
【００７７】
次に、図１１に示されるように、半導体基板１の主面上に、メタルゲート（金属ゲート電極）用の金属膜（金属層、メタルゲート膜）７ａ，７ｂ，７ｃを順に形成する（図２のステップＳ７）。具体的には、半導体基板１の主面全面（すなわちＨｆ含有絶縁膜４ａ，４ｂ上）に金属膜７ａを形成（図４のステップＳ７ａ）してから、金属膜７ａ上に金属膜７ｂを形成し（図４のステップＳ７ｂ）、金属膜７ｂ上に金属膜７ｃを形成する（図４のステップＳ７ｃ）ことで、金属膜７ａ，７ｂ，７ｃの積層膜からなる金属膜７が形成される。この際、ｎＭＩＳ形成領域１Ａでは、Ｈｆ含有絶縁膜４ａ上に金属膜７が形成され、ｐＭＩＳ形成領域１Ｂでは、Ｈｆ含有絶縁膜４ｂ上に金属膜７が形成されることになる。ステップＳ７ａの金属膜７ａの成膜工程とステップＳ７ｂの金属膜７ｂの成膜工程とステップＳ７ｃの金属膜７ｃの成膜工程とは、半導体基板１を大気中にさらすことなくｉｎ−ｓｉｔｕで連続的に行うことが好ましい。
【００７８】
金属膜７ａ，７ｂ，７ｃは、例えばスパッタリング法などを用いて形成することができる。上述したように、金属膜７ａは、窒化金属膜または炭化金属膜であり、好ましくは、窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜、窒化タングステン（ＷＮ）膜、炭化チタン（ＴｉＣ）膜、炭化タンタル（ＴａＣ）膜または炭化タングステン（ＷＣ）膜のいずれかである。金属膜７ｂは、ハフニウム（Ｈｆ）膜、ジルコニウム（Ｚｒ）膜またはアルミニウム（Ａｌ）膜のいずれかである。金属膜７ｃは、金属膜７ａと同種の材料（金属化合物）からなる膜である。金属膜７ｂの形成膜厚は、金属膜７ａの形成膜厚および金属膜７ｃの形成膜厚よりも薄いことが好ましい。そして、金属膜７ａ，７ｃの各形成膜厚は、１〜１０ｎｍの範囲内がより好ましく、２〜５ｎｍの範囲内であれば更に好ましく、金属膜７ｂの形成膜厚は、０．１〜１０ｎｍの範囲内がより好ましく、０．５〜２ｎｍの範囲内であれば更に好ましい。
【００７９】
次に、図１２に示されるように、半導体基板１の主面上に、すなわち金属膜７上に、シリコン膜８を形成する（図２のステップＳ８）。金属膜７は、下から順に金属膜７ａ，７ｂ，７ｃの積層膜であるので、シリコン膜８は、金属膜７ｃ上に形成されることになる。シリコン膜８は、多結晶シリコン膜または非晶質シリコン膜とすることができるが、成膜時には非晶質シリコン膜であった場合でも、成膜後の熱処理（例えば後述のステップＳ１３の活性化アニール処理）で多結晶シリコン膜となる。シリコン膜８の膜厚は、例えば１００ｎｍ程度とすることができる。
【００８０】
ステップＳ７で形成する金属膜７の厚みを厚くすることでステップＳ８のシリコン膜８の形成工程を省略する（すなわちゲート電極ＧＥ１，ＧＥ２をシリコン膜８無しの金属膜７で形成する）ことも可能であるが、ステップＳ８で金属膜７上にシリコン膜８を形成する（すなわちゲート電極ＧＥ１，ＧＥ２を金属膜７とその上のシリコン膜８との積層膜で形成する）方が、より好ましい。その理由は、金属膜７の厚みが厚すぎると、金属膜７が剥離しやすくなる問題や、あるいは金属膜７をパターニングする際のオーバーエッチングによる基板ダメージの問題が生じる可能性があるが、金属膜７とシリコン膜８との積層膜でゲート電極を形成することで、金属膜７のみでゲート電極を形成する場合に比べて金属膜７の厚みを薄くすることができるため、上記問題を改善できるからである。また、金属膜７上にシリコン膜８を形成した場合、これまでのポリシリコンゲート電極（ポリシリコンからなるゲート電極）の加工方法やプロセスを踏襲できるため、微細加工性、製造コストおよび歩留まりの点でも優位である。
【００８１】
次に、図１３に示されるように、フォトリソグラフィ法を用いてシリコン膜８上にフォトレジストパターンＰＲ１を形成する。それから、このフォトレジストパターンＰＲ１をエッチングマスクとして用いて、シリコン膜８および金属膜７の積層膜をエッチング（好ましくはドライエッチング）してパターニングすることにより、図１４に示されるように、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ１，ＧＥ２を形成する（図２のステップＳ９）。その後、フォトレジストパターンＰＲ１を除去する。図１４にはフォトレジストパターンＰＲ１を除去した状態が示されている。
【００８２】
ゲート電極ＧＥ１は、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜４ａ上に形成され、ゲート電極ＧＥ２は、ｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有絶縁膜４ｂ上に形成される。すなわち、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ１が、ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷの表面上に、ゲート絶縁膜としてのＨｆ含有絶縁膜４ａを介して形成され、金属膜７および金属膜７上のシリコン膜８からなるゲート電極ＧＥ２が、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷの表面上に、ゲート絶縁膜としてのＨｆ含有絶縁膜４ｂを介して形成されるのである。Ｈｆ含有絶縁膜４ａとＨｆ含有絶縁膜４ｂとは、いずれも酸化シリコンよりも誘電率（比誘電率）が高く、高誘電率ゲート絶縁膜として機能する。
【００８３】
ステップＳ９でシリコン膜８および金属膜７をパターニングするドライエッチング工程の後に、ゲート電極ＧＥ１で覆われない部分のＨｆ含有絶縁膜４ａとゲート電極ＧＥ２で覆われない部分のＨｆ含有絶縁膜４ｂとを除去するためのウェットエッチング行うことが、より好ましい。ゲート電極ＧＥ１の下部に位置するＨｆ含有絶縁膜４ａとゲート電極ＧＥ２の下部に位置するＨｆ含有絶縁膜４ｂとは、ステップＳ９のドライエッチングおよびその後のウェットエッチングで除去されずに残存して、高誘電率ゲート絶縁膜となる。一方、ゲート電極ＧＥ１で覆われない部分のＨｆ含有絶縁膜４ａとゲート電極ＧＥ２で覆われない部分のＨｆ含有絶縁膜４ｂとは、ステップＳ９でシリコン膜８および金属膜７をパターニングする際のドライエッチングや、その後のウェットエッチングで除去される。
【００８４】
次に、図１５に示されるように、ｎＭＩＳ形成領域１Ａにおけるｐ型ウエルＰＷのゲート電極ＧＥ１の両側の領域にリン（Ｐ）またはヒ素（Ａｓ）などのｎ型不純物をイオン注入することによりｎ−型半導体領域ＥＸ１を形成し、また、ｐＭＩＳ形成領域１Ｂにおけるｎ型ウエルＮＷのゲート電極ＧＥ２の両側の領域にホウ素（Ｂ）などのｐ型不純物をイオン注入することによりｐ−型半導体領域ＥＸ２を形成する（図２のステップＳ１０）。ｎ−型半導体領域ＥＸ１形成用のイオン注入時には、ｐＭＩＳ形成領域１Ｂはイオン注入阻止マスクとしてのフォトレジスト膜（図示せず）で覆っておき、ｎＭＩＳ形成領域１Ａの半導体基板１（ｐ型ウエルＰＷ）にゲート電極ＧＥ１をマスクとしてイオン注入する。また、ｐ−型半導体領域ＥＸ２形成用のイオン注入時には、ｎＭＩＳ形成領域１Ａはイオン注入阻止マスクとしての他のフォトレジスト膜（図示せず）で覆っておき、ｐＭＩＳ形成領域１Ｂの半導体基板１（ｎ型ウエルＮＷ）にゲート電極ＧＥ２をマスクとしてイオン注入する。ｎ−型半導体領域ＥＸ１を先に形成しても、あるいはｐ−型半導体領域ＥＸ２を先に形成してもよい。
【００８５】
次に、図１６に示されるように、ゲート電極ＧＥ１，ＧＥ２の側壁上に、絶縁体からなるサイドウォール（側壁スペーサ、側壁絶縁膜）ＳＷを形成する（図２のステップＳ１１）。例えば、半導体基板１上にゲート電極ＧＥ１，ＧＥ２を覆うように酸化シリコン膜と窒化シリコン膜とを下から順に形成してから、この酸化シリコン膜と窒化シリコン膜との積層膜を異方性エッチング（エッチバック）することによって、ゲート電極ＧＥ１，ＧＥ２の側壁上に残存する酸化シリコン膜および窒化シリコン膜からなるサイドウォールＳＷを形成することができる。なお、図面の簡略化のために、図１６では、サイドウォールＳＷを構成する酸化シリコン膜および窒化シリコン膜を一体化して示してある。
【００８６】
次に、ｎＭＩＳ形成領域１Ａのｐ型ウエルＰＷにｎ＋型半導体領域ＳＤ１をイオン注入により形成し、ｐＭＩＳ形成領域１Ｂのｎ型ウエルＮＷにｐ＋型半導体領域ＳＤ２を他のイオン注入により形成する（図２のステップＳ１２）。
【００８７】
ｎ＋型半導体領域ＳＤ１は、ｎＭＩＳ形成領域１Ａにおけるｐ型ウエルＰＷのゲート電極ＧＥ１およびサイドウォールＳＷの両側の領域に、リン（Ｐ）またはヒ素（Ａｓ）などのｎ型の不純物をイオン注入することにより、形成することができる。ｎ＋型半導体領域ＳＤ１は、ｎ−型半導体領域ＥＸ１よりも不純物濃度が高くかつ接合深さが深い。このｎ＋型半導体領域ＳＤ１形成用のイオン注入時には、ｐＭＩＳ形成領域１Ｂはイオン注入阻止マスクとしてのフォトレジスト膜（図示せず）で覆っておき、ｎＭＩＳ形成領域１Ａの半導体基板１（ｐ型ウエルＰＷ）に、ゲート電極ＧＥ１およびその側壁上のサイドウォールＳＷをマスクとしてイオン注入する。このため、ｎ−型半導体領域ＥＸ１は、ゲート電極ＧＥ１に整合して形成され、ｎ＋型半導体領域ＳＤ１はサイドウォールＳＷに整合して形成される。
【００８８】
ｐ＋型半導体領域ＳＤ２は、ｐＭＩＳ形成領域１Ｂにおけるｎ型ウエルＮＷのゲート電極ＧＥ２およびサイドウォールＳＷの両側の領域にホウ素（Ｂ）などのｐ型の不純物をイオン注入することにより、形成することができる。ｐ＋型半導体領域ＳＤ２は、ｐ−型半導体領域ＥＸ２よりも不純物濃度が高くかつ接合深さが深い。このｐ＋型半導体領域ＳＤ２形成用のイオン注入時には、ｎＭＩＳ形成領域１Ａはイオン注入阻止マスクとしての他のフォトレジスト膜（図示せず）で覆っておき、ｐＭＩＳ形成領域１Ｂの半導体基板１（ｎ型ウエルＮＷ）に、ゲート電極ＧＥ２およびその側壁上のサイドウォールＳＷをマスクとしてイオン注入する。このため、ｐ−型半導体領域ＥＸ２は、ゲート電極ＧＥ２に整合して形成され、ｐ＋型半導体領域ＳＤ２はサイドウォールＳＷに整合して形成される。ｎ＋型半導体領域ＳＤ１を先に形成しても、あるいはｐ＋型半導体領域ＳＤ２を先に形成してもよい。
【００８９】
ｎＭＩＳ形成領域１Ａのゲート電極ＧＥ１を構成するシリコン膜８は、ｎ−型半導体領域ＥＸ１形成用のイオン注入工程やｎ＋型半導体領域ＳＤ１形成用のイオン注入工程でｎ型の不純物が導入されて、ｎ型のシリコン膜となる。また、ｐＭＩＳ形成領域１Ｂのゲート電極ＧＥ２を構成するシリコン膜８は、ｐ−型半導体領域ＥＸ２形成用のイオン注入やｐ＋型半導体領域ＳＤ２形成用のイオン注入工程でｐ型の不純物が導入されて、ｐ型のシリコン膜となる。
【００９０】
なお、ｎ＋型半導体領域ＳＤ１はｎチャネル型ＭＩＳＦＥＴＱｎのソース・ドレイン領域として機能し、ｐ＋型半導体領域ＳＤ２はｐチャネル型ＭＩＳＦＥＴＱｐのソース・ドレイン領域として機能するので、ステップＳ１２は、ｎチャネル型ＭＩＳＦＥＴＱｎのソース・ドレイン領域形成用のイオン注入と、ｐチャネル型ＭＩＳＦＥＴＱｐのソース・ドレイン領域形成用のイオン注入とを行なう工程とみなすことができる。
【００９１】
ステップＳ１２でｎ+型半導体領域ＳＤ１形成用のイオン注入とｐ＋型半導体領域ＳＤ２形成用のイオン注入とを行った後、導入した不純物の活性化のための熱処理（アニール処理、活性化アニール）を行う（図２のステップＳ１３）。ステップＳ１０，Ｓ１２のイオン注入でｎ−型半導体領域ＥＸ１、ｐ−型半導体領域ＥＸ２、ｎ＋型半導体領域ＳＤ１、ｐ＋型半導体領域ＳＤ２およびシリコン膜８などに導入された不純物を、ステップＳ１３の熱処理により活性化することができる。ステップＳ１３の熱処理は、例えば、９００℃〜１１００℃の熱処理温度で、不活性ガス雰囲気中、より好ましくは窒素雰囲気中で行うことができる。
【００９２】
このようにして、図１６に示されるような構造が得られ、ｎＭＩＳ形成領域１Ａに、電界効果トランジスタとしてｎチャネル型ＭＩＳＦＥＴＱｎが形成され、また、ｐＭＩＳ形成領域１Ｂに、電界効果トランジスタとしてｐチャネル型ＭＩＳＦＥＴＱｐが形成される。
【００９３】
ゲート電極ＧＥ１がｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極（メタルゲート電極）として機能し、ゲート電極ＧＥ１の下のＨｆ含有絶縁膜４ａ（およびその下の界面層３）が、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜として機能する。そして、ｎチャネル型ＭＩＳＦＥＴＱｎのソースまたはドレインとして機能するｎ型の半導体領域（不純物拡散層）が、ｎ＋型半導体領域ＳＤ１およびｎ−型半導体領域ＥＸ１により形成される。また、ゲート電極ＧＥ２がｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極（メタルゲート電極）として機能し、ゲート電極ＧＥ２の下のＨｆ含有絶縁膜４ｂ（およびその下の界面層３）が、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜として機能する。そして、ｐチャネル型ＭＩＳＦＥＴＱｐのソースまたはドレインとして機能するｐ型の半導体領域（不純物拡散層）が、ｐ＋型半導体領域ＳＤ２およびｐ−型半導体領域ＥＸ２により形成される。
【００９４】
次に、図１７に示されるように、半導体基板１の主面上に、ゲート電極ＧＥ１，ＧＥ２およびサイドウォールＳＷを覆うように、絶縁膜（層間絶縁膜）１１を形成する。絶縁膜１１は、例えば、酸化シリコン膜の単体膜や、あるいは薄い窒化シリコン膜とその上の厚い酸化シリコン膜との積層膜などからなる。絶縁膜１１の形成後、絶縁膜１１の表面を、例えばＣＭＰ（Chemical Mechanical Polishing）法を使用して平坦化する。
【００９５】
次に、絶縁膜１１上に形成したフォトレジストパターン（図示せず）をエッチングマスクとして用いて、絶縁膜１１をドライエッチングすることにより、絶縁膜１１にコンタクトホール（貫通孔、孔）ＣＮＴを形成する。コンタクトホールＣＮＴは、ｎ＋型半導体領域ＳＤ１およびｐ＋型半導体領域ＳＤ２や、ゲート電極ＧＥ１，ＧＥ２の上部などに形成される。
【００９６】
次に、コンタクトホールＣＮＴ内に、タングステン（Ｗ）などからなる導電性のプラグ（接続用導体部）ＰＧを形成する。プラグＰＧを形成するには、例えば、コンタクトホールＣＮＴの内部（底部および側壁上）を含む絶縁膜１１上に、バリア導体膜（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）を形成する。それから、このバリア導体膜上にタングステン膜などからなる主導体膜をコンタクトホールＣＮＴを埋めるように形成し、絶縁膜１１上の不要な主導体膜およびバリア導体膜をＣＭＰ法またはエッチバック法などによって除去することにより、プラグＰＧを形成することができる。なお、図面の簡略化のために、図１７では、プラグＰＧを構成するバリア導体膜および主導体膜（タングステン膜）を一体化して示してある。
【００９７】
次に、図１８に示されるように、プラグＰＧが埋め込まれた絶縁膜１１上に、ストッパ絶縁膜（エッチングストッパ用絶縁膜）１２および配線形成用の絶縁膜（層間絶縁膜）１３を順次形成する。ストッパ絶縁膜１２は、絶縁膜１３への溝加工の際にエッチングストッパとなる膜であり、絶縁膜１３に対してエッチング選択性を有する材料を用い、例えば、ストッパ絶縁膜１２を窒化シリコン膜とし、絶縁膜１３を酸化シリコン膜とすることができる。
【００９８】
次に、シングルダマシン法により第１層目の配線Ｍ１を形成する。まず、フォトレジストパターン（図示せず）をマスクとしたドライエッチングによって絶縁膜１３およびストッパ絶縁膜１２の所定の領域に配線溝１４を形成した後、半導体基板１の主面上（すなわち配線溝１４の底部および側壁上を含む絶縁膜１３上）にバリア導体膜（例えば窒化チタン膜、タンタル膜または窒化タンタル膜など）を形成する。続いて、ＣＶＤ法またはスパッタリング法などによりバリア導体膜上に銅のシード層を形成し、さらに電解めっき法などを用いてシード層上に銅めっき膜を形成し、銅めっき膜により配線溝１４の内部を埋め込む。それから、配線溝１４内以外の領域の銅めっき膜、シード層およびバリアメタル膜をＣＭＰ法により除去して、銅を主導電材料とする第１層目の配線Ｍ１を形成する。なお、図面の簡略化のために、図１８では、配線Ｍ１を構成する銅めっき膜、シード層およびバリア導体膜を一体化して示してある。
【００９９】
配線Ｍ１は、プラグＰＧを介してｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのソースまたはドレイン用のｎ＋型半導体領域ＳＤ１およびｐ＋型半導体領域ＳＤ２などと電気的に接続されている。その後、デュアルダマシン法などにより２層目以降の配線を形成するが、ここでは図示およびその説明は省略する。また、配線Ｍ１およびそれよりも上層の配線は、ダマシン配線に限定されず、配線用の導電体膜をパターニングして形成することもでき、例えばタングステン配線またはアルミニウム配線などとすることもできる。
【０１００】
次に、本実施の形態の特徴について、より詳細に説明する。
【０１０１】
本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極ＧＥ１，ＧＥ２は、ゲート絶縁膜（ここでは界面層３およびＨｆ含有絶縁膜４ａ，４ｂ）上に位置する金属膜７を有しており、いわゆるメタルゲート電極（金属ゲート電極）である。このため、ゲート電極の空乏化現象を抑制し、寄生容量をなくすことができるため、ＭＩＳＦＥＴ素子の小型化（ゲート絶縁膜の薄膜化）も可能になる。
【０１０２】
また、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート絶縁膜として、酸化シリコンよりも誘電率が高いＨｆ含有絶縁膜４ａを用い、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜として、酸化シリコンよりも誘電率が高いＨｆ含有絶縁膜４ｂを用いている。すなわち、酸化シリコンより誘電率（比誘電率）の高い材料膜、いわゆるＨｉｇｈ−ｋ膜（高誘電率膜）であるＨｆ含有絶縁膜４ａ，４ｂを、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜に用いている。このため、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜に酸化シリコン膜を用いた場合に比べて、Ｈｆ含有絶縁膜４ａとＨｆ含有絶縁膜４ｂの物理的膜厚を増加させることができるため、リーク電流を低減することができる。
【０１０３】
また、本実施の形態は、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極ＧＥ１，ＧＥ２を構成する金属膜７が、金属膜７ａ，７ｂ，７ｃの積層構造を有していることが、主要な特徴の一つである。これについて、図１９の比較例と対比させて説明する。
【０１０４】
図１９は、本発明者が検討した第１の比較例の半導体装置の要部断面図であり、本実施の形態の上記図１に相当するものである。
【０１０５】
図１９に示される比較例の半導体装置は、半導体基板１０１のｎＭＩＳ形成領域１０１Ａに形成されたｎチャネル型ＭＩＳＦＥＴＱｎ１０１と半導体基板１０１のｐＭＩＳ形成領域１０１Ｂに形成されたｐチャネル型ＭＩＳＦＥＴＱｐ１０１とを有している。
【０１０６】
すなわち、素子分離領域１０２によって規定された半導体基板１０１のｎＭＩＳ形成領域１０１ＡおよびｐＭＩＳ形成領域１０１Ｂに、それぞれｐ型ウエルＰＷ１０１およびｎ型ウエルＮＷ１０１が形成され、ｎＭＩＳ形成領域１０１Ａのｐ型ウエルＰＷ１０１の表面上に、Ｈｆ系ゲート絶縁膜であるＨｆ含有絶縁膜１０４ａを介して、ｎチャネル型ＭＩＳＦＥＴＱｎ１０１のゲート電極ＧＥ１０１が形成されている。また、ｐＭＩＳ形成領域１０１Ｂのｎ型ウエルＮＷ１０１の表面上に、Ｈｆ系ゲート絶縁膜であるＨｆ含有絶縁膜１０４ｂを介して、ｐチャネル型ＭＩＳＦＥＴＱｐ１０１のゲート電極ＧＥ１０２が形成されている。Ｈｆ含有絶縁膜１０４ａ，１０４ｂは、いわゆるＨｉｇｈ−ｋ膜であり、本実施の形態のＨｆ含有絶縁膜４ａ，４ｂにそれぞれ相当するものである。Ｈｆ含有絶縁膜１０４ａおよびＨｆ含有絶縁膜１０４ｂと半導体基板１０１（ｐ型ウエルＰＷ１０１およびｎ型ウエルＮＷ１０１）との界面には、上記界面層３に相当する界面層１０３が形成されている。各ゲート電極ＧＥ１０１，ＧＥ１０２は、窒化チタン膜１０７とその上のシリコン膜１０８との積層膜で構成されており、いわゆるメタルゲート電極である。
【０１０７】
また、ｎＭＩＳ形成領域１０１Ａのｐ型ウエルＰＷ１０１には、ｎチャネル型ＭＩＳＦＥＴＱｎ１０１のＬＤＤ構造のソース・ドレイン領域として、ｎ−型半導体領域ＥＸ１０１とそれよりも高不純物濃度のｎ＋型半導体領域ＳＤ１０１とが形成されている。また、ｐＭＩＳ形成領域１０１Ｂのｎ型ウエルＮＷ１０１には、ｐチャネル型ＭＩＳＦＥＴＱｐ１０１のＬＤＤ構造のソース・ドレイン領域として、ｐ−型半導体領域ＥＸ１０２とそれよりも高不純物濃度のｐ＋型半導体領域ＳＤ１０２とが形成されている。ゲート電極ＧＥ１０１，１０ＧＥ２の側壁上には、絶縁体からなるサイドウォールＳＷ１０１が形成されている。
【０１０８】
一般に、金属窒化物や金属炭化物のような金属化合物は、単体金属（純金属）に比べて、化学的に安定である。このため、メタルゲート電極を構成する金属膜としては、高誘電率ゲート絶縁膜と不要な反応を生じないようにするために、窒化金属膜や炭化金属膜が好ましく、Ｔｉ（チタン）、Ｔａ（タンタル）またはＷ（タングステン）の窒化物膜または炭化物膜は、特に好ましい。図１９の比較例の半導体装置においては、メタルゲート電極を構成する金属膜として窒化チタン膜１０７を用いることで、窒化チタン膜１０７の代わりにチタン膜のような単体金属膜（純金属膜）を用いた場合に比べて、メタルゲート電極（ここでは窒化チタン膜１０７）とＨｆ系ゲート絶縁膜（ここではＨｆ含有絶縁膜１０４ａ，１０４ｂ）とが反応するのを抑制することができる。
【０１０９】
しかしながら、図１９に示される比較例の半導体装置においては、次のような課題が生じることが、本発明者の検討により分かった。
【０１１０】
窒化チタン膜１０７は、チタン膜のような単体金属膜（純金属膜）に比べて安定であるが、成膜工程などで窒化チタン膜１０７中に酸素などの不純物が混入するのを完全に防止することは困難である。また、窒化チタン膜１０７の成膜後に、窒化チタン膜１０７の表面が酸化される可能性もある。この窒化チタン膜１０７中に混入した酸素（表面が酸化されて導入された酸素も含む）は、ソース・ドレイン形成用のイオン注入の後に行なう活性化アニールのような高温の熱処理工程において、Ｈｆ含有絶縁膜１０４ａ，１０４ｂ中や界面層１０３あるいは基板領域（半導体基板１０１の一部）へと拡散して、ゲート絶縁膜の膜厚増加を引き起こし、ゲート絶縁膜のＥＯＴを増加させてしまうことが、本発明者の検討により分かった。これは、窒化チタン膜１０７中に混入した酸素が、活性化アニールのような高温の熱処理工程において、Ｈｆ含有絶縁膜１０４ａ，１０４ｂ中や界面層１０３あるいは基板領域（半導体基板１０１の一部）へと拡散すると、Ｈｆ含有絶縁膜１０４ａ，１０４ｂや界面層１０３の酸化を促進させたり、あるいは基板領域表面を酸化させてしまうためと考えられる。また、窒化チタン膜１０７中への酸素の混入量や、窒化チタン膜１０７中に混入した酸素がＨｆ含有絶縁膜１０４ａ，１０４ｂなどへ拡散する量は、厳密に制御することは困難である。このため、窒化チタン膜１０７中に混入した酸素がＨｆ含有絶縁膜１０４ａ，１０４ｂなどへ拡散したことによるゲート絶縁膜の膜厚の増加量は制御が困難であり、ゲート絶縁膜のＥＯＴのばらつきを招いてしまう。これらは、高誘電率ゲート絶縁膜およびメタルゲート電極を有するＭＩＳＦＥＴを備えた半導体装置の性能を低下させてしまう。この課題は、メタルゲート電極を構成する金属膜が窒化チタン膜１０７の場合だけでなく、窒化チタン以外の金属化合物膜（金属窒化物膜または金属炭化物膜）の場合にも生じ得る課題である。
【０１１１】
そこで、本発明者が検討したところ、メタルゲート電極を構成する窒化チタン膜１０７の厚み方向の中間に酸素のゲッター層を挿入すれば、窒化チタン膜１０７中の酸素をゲッター層に捕獲（吸着）することにより、窒化チタン膜１０７に混入している酸素がゲート絶縁膜側へ拡散することに起因したゲート絶縁膜の膜厚増加を抑制できることを見出した。
【０１１２】
これに基づき、本実施の形態では、ゲート電極ＧＥ１，ＧＥ２を構成する金属膜７を、下から順に金属膜７ａと金属膜７ｂと金属膜７ｃとの積層膜で形成し、各金属膜７ａ，７ｂ，７ｃの材料を、以下のように選択している。
【０１１３】
金属膜７を構成する金属膜７ａ，７ｂ，７ｃのうち、最下層の金属膜７ａは窒化金属または炭化金属からなる膜であり、好ましくは、Ｔｉ（チタン）、Ｔａ（タンタル）またはＷ（タングステン）の窒化物（窒化化合物）または炭化物（炭化化合物）からなる。すなわち、金属膜７ａは、窒化金属膜または炭化金属膜であり、好ましくは、窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜、窒化タングステン（ＷＮ）膜、炭化チタン（ＴｉＣ）膜、炭化タンタル（ＴａＣ）膜または炭化タングステン（ＷＣ）膜である。
【０１１４】
金属膜７ａとして好適なこれらの材料は、ゲート電極の空乏化防止効果があるだけでなく、種々の半導体装置の製造工程で使用される材料であるため扱いやすく、また、安定である。このため、金属膜７ａとして上記材料を選択することで、メタルゲート電極であるゲート電極ＧＥ１，ＧＥ２の空乏化現象を抑制または防止できるとともに、金属膜７ａとして金属化合物膜ではない単体金属膜（純金属膜）を用いた場合に比べて、金属膜７ａとＨｆ系ゲート絶縁膜（ここではＨｆ含有絶縁膜４ａ，４ｂ）とが反応するのを抑制することができる。
【０１１５】
金属膜７を構成する金属膜７ａ，７ｂ，７ｃのうち、中間層である金属膜７ｂは、ハフニウム（Ｈｆ）膜、ジルコニウム（Ｚｒ）膜またはアルミニウム（Ａｌ）膜のいずれかである。金属膜７ｂとして好適なこれらの膜は、酸素のゲッター効果（金属膜７ａ，７ｃ中に混入した酸素を捕獲または吸着する効果）が大きく、また、高誘電率ゲート絶縁膜（ここではＨｆ含有絶縁膜４ａ，４ｂ）に拡散したときの悪影響が少ない。
【０１１６】
金属膜７を構成する金属膜７ａ，７ｂ，７ｃのうち、最上層の金属膜７ｃは、最下層の金属膜７ａと同種の材料（金属化合物）からなる膜である。すなわち、金属膜７ａが窒化チタン（ＴｉＮ）膜の場合は、金属膜７ｃも窒化チタン（ＴｉＮ）膜であり、金属膜７ａが窒化タンタル（ＴａＮ）膜の場合は、金属膜７ｃも窒化タンタル（ＴａＮ）膜であり、金属膜７ａが窒化タングステン（ＷＮ）膜の場合は、金属膜７ｃも窒化タングステン（ＷＮ）膜である。また、金属膜７ａが炭化チタン（ＴｉＣ）膜の場合は、金属膜７ｃも炭化チタン（ＴｉＣ）膜であり、金属膜７ａが炭化タンタル（ＴａＣ）膜の場合は、金属膜７ｃも炭化タンタル（ＴａＣ）膜であり、金属膜７ａが炭化タングステン（ＷＣ）膜の場合は、金属膜７ｃも炭化タングステン（ＷＣ）膜である。
【０１１７】
最上層の金属膜７ｃと最下層の金属膜７ａとを同種の材料（金属化合物）からなる膜とすることで、ステップＳ９のゲート電極ＧＥ１，ＧＥ２形成工程において、金属膜７ａ，７ｂ，７ｃからなる金属膜７をエッチング（ドライエッチング）しやすくなり、ゲート電極ＧＥ１，ＧＥ２の加工が容易になる。また、金属膜７ｃと金属膜７ａとを同種の材料（金属化合物）からなる膜とすることで、金属膜７ｃ，７ｂ，７ａをエッチング条件を変えることなく連続的にエッチングすることも可能になるため、金属膜７のエッチング（ドライエッチング）に要する時間を短縮でき、半導体装置のスループットを向上することができる。
【０１１８】
このように、金属膜７は、同種の窒化金属または炭化金属からなる金属膜７ｃと金属膜７ａとで、ハフニウム（Ｈｆ）膜、ジルコニウム（Ｚｒ）膜またはアルミニウム（Ａｌ）膜からなる金属膜７ｂを上下から挟んだ構造を有している。別の観点から見れば、金属膜７は、窒化金属または炭化金属からなる金属化合物膜の厚み方向の中間（内部）に、ハフニウム（Ｈｆ）膜、ジルコニウム（Ｚｒ）膜またはアルミニウム（Ａｌ）膜からなる金属膜７ｂを挿入した構造を有している。
【０１１９】
上記図１９の比較例の半導体装置に関連して説明したように、窒化金属膜や炭化金属膜（金属膜７ａ，７ｃ）中に酸素などの不純物が混入するのを完全に防止することは困難である。また、金属膜７の成膜後に、金属膜７ｃの表面が酸化される可能性もある。金属膜７ａ，７ｃ中に混入した酸素（金属膜７ｃの表面が酸化されて導入された酸素も含む）は、ステップＳ１３のアニール処理（活性化アニール処理）のような高温の熱処理工程において、Ｈｆ含有絶縁膜４ａ，４ｂ中や界面層３あるいは基板領域（半導体基板１の一部）へと拡散して、ゲート絶縁膜の膜厚を増加させる可能性がある。
【０１２０】
それに対して、本実施の形態では、金属膜７ａと金属膜７ｃとの間に金属膜７ｂを挿入し（挟み）、この金属膜７ｂをハフニウム（Ｈｆ）膜、ジルコニウム（Ｚｒ）膜またはアルミニウム（Ａｌ）膜としている。これらハフニウム（Ｈｆ）膜、ジルコニウム（Ｚｒ）膜およびアルミニウム（Ａｌ）膜は、酸化されやすい性質を有するため、金属膜７ａと金属膜７ｃとの間に挿入すると、金属膜７ａ，７ｃ中に混入した酸素を捕獲（吸着）するゲッター効果（酸素のゲッター効果）を有している。
【０１２１】
また、金属膜７ｂは、酸素のゲッター効果を有するだけでなく、金属膜７ｂを構成する元素が、高誘電率ゲート絶縁膜（ここではＨｆ含有絶縁膜４ａ，４ｂ）中に拡散しても悪影響を及ぼさない性質を有している必要がある。例えば、銅（Ｃｕ）膜は、酸化されやすい性質を有しているため、酸素のゲッター効果は得られるが、銅（Ｃｕ）膜を構成するＣｕが高誘電率ゲート絶縁膜（ここではＨｆ含有絶縁膜４ａ，４ｂ）中に拡散してしまうと、ＭＩＳＦＥＴの特性などに大きな悪影響を及ぼしてしまうため、銅（Ｃｕ）膜は金属膜７ｂとして不適である。ハフニウム（Ｈｆ）膜、ジルコニウム（Ｚｒ）膜およびアルミニウム（Ａｌ）膜を構成するＨｆ，Ｚｒ，Ａｌは、たとえ高誘電率ゲート絶縁膜（ここではＨｆ含有絶縁膜４ａ，４ｂ）中に拡散しても悪影響を及ぼさない性質を有しているため、ハフニウム（Ｈｆ）膜、ジルコニウム（Ｚｒ）膜およびアルミニウム（Ａｌ）膜は、金属膜７ｂとして好適である。
【０１２２】
このように、酸素のゲッター効果が大きいことと、高誘電率ゲート絶縁膜に拡散したときの悪影響が少ないことという２つの観点から、金属膜７ｂとしてハフニウム（Ｈｆ）膜、ジルコニウム（Ｚｒ）膜およびアルミニウム（Ａｌ）膜は、他の材料膜に比べて、極めて優れている。
【０１２３】
本実施の形態では、ハフニウム（Ｈｆ）膜、ジルコニウム（Ｚｒ）膜またはアルミニウム（Ａｌ）膜を金属膜７ｂとして用いてこれを金属膜７ａ，７ｃ間に挿入することで、金属膜７ａ，７ｃ中に混入した酸素を、酸素のゲッター層である金属膜７ｂに捕獲（吸着）することができる。このため、金属膜７ａ，７ｃ中に混入した酸素が、ステップＳ１３の活性化アニール処理のような高温の熱処理工程において、Ｈｆ含有絶縁膜４ａ，４ｂなどへと拡散してゲート絶縁膜の膜厚が増加するのを抑制または防止することができ、この効果は、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐの両方について得ることができる。これにより、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐの両方において、ゲート絶縁膜のＥＯＴの不要な増加を防止することができ、また、ゲート絶縁膜のＥＯＴのばらつき（変動）を低減することができる。従って、半導体装置の性能を向上させることができる。
【０１２４】
また、高誘電率ゲート絶縁膜であるＨｆ含有絶縁膜４ａ，４ｂは、Ｈｆを含有しているため、金属膜７ｂがハフニウム（Ｈｆ）膜の場合が、金属膜７ｂを構成する元素（この場合はＨｆ）がゲート絶縁膜（ここではＨｆ含有絶縁膜４ａ，４ｂ）中に拡散したときの悪影響を最も少なくすることができる。すなわち、金属膜７ｂからＨｆがＨｆ含有絶縁膜４ａ，４ｂに拡散したとしても、Ｈｆ含有絶縁膜４ａ，４ｂは既にＨｆを主成分として含有していたので、その影響はほとんどないのである。このため、金属膜７ｂとしてハフニウム（Ｈｆ）膜、ジルコニウム（Ｚｒ）膜またはアルミニウム（Ａｌ）膜を好適に用いることができるが、金属膜７ｂとして最も好ましいのは、ハフニウム（Ｈｆ）膜である。
【０１２５】
また、本実施の形態とは異なり、金属膜７ｃを形成しなかった場合には、金属膜７の最表面は金属膜７ｂの表面になるが、酸素のゲッター層として設けた金属膜７ｂは酸化しやすい性質を有するため、ステップＳ７で金属膜７を形成した後で、ステップＳ８でシリコン膜８を形成するまでの間に、金属膜７の最表面である金属膜７ｂ表面が露出していると、この金属膜７ｂ表面が酸化しやすい。金属膜７ｂは、金属膜７ａ，７ｃ中の酸素を金属膜７ｂに捕獲（吸着）するために設けているため、それ以外の要因による酸化は望ましくない。
【０１２６】
それに対して、本実施の形態では、金属膜７の最表面は窒化金属膜または炭化金属膜からなる金属膜７ｃの表面となっており、金属膜７ｃは、金属膜７ｂに比べて酸化しにくい。このため、酸化しやすい金属膜７ｂ上を、金属膜７ｂよりも酸化しにくい金属膜７ｃで覆った構造となるため、ステップＳ７で金属膜７を形成した後で、ステップＳ７でシリコン膜８を形成するまでの間に、金属膜７の表面（ここでは金属膜７ｃ表面）が酸化するのを、抑制することができ、金属膜７ｃで覆われた金属膜７ｂが酸化するのを防止することができる。これにより、金属膜７ａ，７ｃ中の酸素を金属膜７ｂに捕獲（吸着）するという金属膜７ｂの機能を、的確に得ることができる。また、金属膜７ｃの成膜後に、金属膜７ｃの表面がたとえ酸化されたとしても、金属膜７ｃの酸化部分の酸素は、ステップＳ１３の活性化アニールのような高温の熱処理工程が行われても、酸素のゲッター層である金属膜７ｂが途中に存在するためにＨｆ含有絶縁膜４ａ，４ｂまで拡散せず、ゲート絶縁膜の膜厚が増加するのを抑制または防止することができる。
【０１２７】
また、ステップＳ７で金属膜７を形成する際に、金属膜７ｂが酸化するのをできるだけ防止することが好ましい。このため、ステップＳ７ａの金属膜７ａの成膜工程とステップＳ７ｂの金属膜７ｂの成膜工程とステップＳ７ｃの金属膜７ｃの成膜工程とは、半導体基板１を大気中にさらすことなくｉｎ−ｓｉｔｕで連続的に行うことが好ましい。これにより、ステップＳ７で金属膜７を形成する際に、金属膜７ｂが酸化するのを抑制または防止することができ、金属膜７ａ，７ｃ中の酸素を金属膜７ｂに捕獲（吸着）するという金属膜７ｂの機能を、より的確に得ることができる。
【０１２８】
また、ステップＳ９のゲート電極ＧＥ１，ＧＥ２を形成するために金属膜７をエッチング（ドライエッチング）する際に、金属膜７ａ，７ｃと異なる材料からなる金属膜７ｂの厚みが金属膜７ａ，７ｃに比して厚すぎると、金属膜７をパターニングしにくくなる。このため、金属膜７ｂの厚み（膜厚）は、金属膜７ａの厚み（膜厚）および金属膜７ｃの厚み（膜厚）よりも薄いことが好ましい。これにより、金属膜７全体の厚みが、同じ材料からなる金属膜７ａ，７ｃで主として構成されることになるため、金属膜７ａ，７ｃに合わせたエッチング条件で金属膜７全体をエッチング（ドライエッチング）することが可能となり、ステップＳ９のゲート電極ＧＥ１，ＧＥ２形成工程で金属膜７をパターニングしやすくなる。このため、ゲート電極ＧＥ１，ＧＥ２の加工性を向上することができる。
【０１２９】
また、酸素のゲッター層である金属膜７ｂが薄すぎると、金属膜７ａ，７ｃ中に混入した酸素を金属膜７ｂに捕獲（吸着）したことにより、金属膜７ｂ全体が酸化して、メタルゲート電極（ゲート電極ＧＥ１，ＧＥ２）を構成する金属膜７の導電性を低下させる可能性がある。このため、金属膜７ｂの厚みは、０．１ｎｍ以上が好ましく、０．５ｎｍ以上であれば、より好ましい。これにより、たとえ金属膜７ａ，７ｃ中に混入した酸素が金属膜７ｂに捕獲（吸着）されても、金属膜７ｂは十分な金属量を有しているために全体が酸化膜とはならず、メタルゲート電極（ゲート電極ＧＥ１，ＧＥ２）を構成する金属膜７の高い導電性を維持することができる。
【０１３０】
また、金属膜７ｂが薄すぎると、金属膜７ｂが酸素を捕獲（吸着）したときに金属膜７の導電性が低下する可能性があり、金属膜７ｂが厚すぎると金属膜７をパターニングしにくくなることを総合的に勘案すると、金属膜７ｂの厚みは、０．１〜１０ｎｍの範囲内が好ましく、０．５〜２ｎｍの範囲内であれば更に好ましい。
【０１３１】
また、金属膜７ａ，７ｃが厚すぎると金属膜７のパターニングが行いにくくなってオーバーエッチングの問題が生じやすくなり、また、メタルゲートとしての機能を十分に発揮できるだけの膜厚を確保するという観点から、金属膜７ａ，７ｃの各厚みは、１〜１０ｎｍの範囲内が好ましく、２〜５ｎｍの範囲内であれば更に好ましい。また、上述のように、金属膜７ａ，７ｃの各厚みは、金属膜７ｂの厚みよりも厚いことが好ましい。
【０１３２】
（実施の形態２）
図２０は、本実施の形態の製造工程の一部を示す製造プロセスフロー図であり、上記実施の形態１の図２に対応するものである。図２１〜図３１は、本実施の形態の半導体装置の製造工程中の要部断面図である。なお、図２０では、図面の簡略化のために、ステップＳ１〜Ｓ４の図示を省略している。
【０１３３】
本実施の形態の製造工程は、ステップＳ５でＨｆ含有絶縁膜４を形成するまでは、上記実施の形態１の製造工程と同様であるので、ここではその説明を省略し、ステップＳ５のＨｆ含有絶縁膜４形成工程以降について説明する。
【０１３４】
上記実施の形態１のステップＳ１〜Ｓ５と同様の工程を行って上記図６の構造を得た後、本実施の形態では、図２１に示されるように、半導体基板１の主面上に、すなわちＨｆ含有絶縁膜４上に、Ａｌ含有膜６を形成する（図２０のステップＳ２１）。このステップＳ２１において、Ａｌ含有膜６は、半導体基板１の主面全面に形成されるため、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜４上に形成される。Ａｌ含有膜６の材料、膜厚および成膜法などについては、上記実施の形態１と同様であるので、ここではその説明は省略する。
【０１３５】
次に、図２２に示されるように、半導体基板１の主面上に、すなわちＡｌ含有膜６上に、金属膜７を形成する（図２０のステップＳ２２）。このステップＳ２２において、金属膜７は、半導体基板１の主面全面に形成されるため、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１ＢのＡｌ含有膜６上に形成される。
【０１３６】
ステップＳ２２で形成される金属膜７の構成は、上記実施の形態１のステップ７で形成される金属膜７と同様の構成を有し、同様の手法で形成することができる。すなわち、本実施の形態においても、金属膜７は、下から順に金属膜７ａ，７ｂ，７ｃの積層膜であり、各金属膜７ａ，７ｂ，７ｃの構成については、上記実施の形態１と同様である。
【０１３７】
従って、本実施の形態のステップＳ２２では、上記実施の形態１のステップＳ７ａと同様にして半導体基板１の主面全面に（すなわちＡｌ含有膜６上に）金属膜７ａを形成してから、上記実施の形態１のステップＳ７ｂと同様にして金属膜７ａ上に金属膜７ｂを形成し、上記実施の形態１のステップＳ７ｂと同様にして金属膜７ｂ上に金属膜７ｃを形成することで、金属膜７ａ，７ｂ，７ｃの積層膜からなる金属膜７が形成される。上記実施の形態１のステップＳ７と同様に、本実施の形態のステップＳ２２においても、金属膜７ａの成膜工程と金属膜７ｂの成膜工程と金属膜７ｃの成膜工程とは、半導体基板１を大気中にさらすことなくｉｎ−ｓｉｔｕで連続的に行うことが好ましい。これにより、ステップＳ２２で金属膜７を形成する際に、金属膜７ｂが酸化するのを抑制または防止することができ、金属膜７ａ，７ｃ中の酸素を金属膜７ｂに捕獲（吸着）するという金属膜７ｂの機能を、より的確に得ることができる。
【０１３８】
次に、図２３に示されるように、ｎＭＩＳ形成領域１Ａの金属膜７およびＡｌ含有膜６をエッチング（好ましくはウェットエッチング）によって選択的に除去し、ｐＭＩＳ形成領域１Ｂの金属膜７およびＡｌ含有膜６を残す（図２０のステップＳ２３）。これにより、ｎＭＩＳ形成領域１Ａでは、Ｈｆ含有絶縁膜４が露出され、一方ｐＭＩＳ形成領域１Ｂでは、Ｈｆ含有絶縁膜４上にＡｌ含有膜６および金属膜７が形成された状態が維持される。
【０１３９】
具体的には、ステップＳ２３では、金属膜７上にｐＭＩＳ形成領域１Ｂを覆いかつｎＭＩＳ形成領域１Ａを露出するフォトレジストパターン（図示せず）を形成してから、このフォトレジストパターンをエッチングマスクとして用いて、ｎＭＩＳ形成領域１Ａの金属膜７をエッチング（好ましくはウェットエッチング）して除去し、続いて、ｎＭＩＳ形成領域１ＡのＡｌ含有膜６をエッチング（好ましくはウェットエッチング）して除去する。その後、フォトレジストパターンは除去する。
【０１４０】
次に、図２４に示されるように、半導体基板１の主面上に、希土類含有膜５を形成する（図２０のステップＳ２４）。
【０１４１】
上記ステップＳ２３のエッチング工程でｎＭＩＳ形成領域１Ａの金属膜７およびＡｌ含有膜６を除去しかつｐＭＩＳ形成領域１Ｂの金属膜７およびＡｌ含有膜６を残していたので、ステップＳ２４では、希土類含有膜５は、ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜４上に形成され、ｐＭＩＳ形成領域１Ｂでは金属膜７（の最上層の金属膜７ｃ）上に形成される。このため、ｎＭＩＳ形成領域１Ａでは希土類含有膜５とＨｆ含有絶縁膜４とが接触しているが、ｐＭＩＳ形成領域１Ｂでは、希土類含有膜５とＡｌ含有膜６（およびＨｆ含有絶縁膜４）とは、間に金属膜７が介在するため互いに接触していない状態となる。希土類含有膜５の材料、膜厚および成膜法などについては、上記実施の形態１と同様であるので、ここではその説明は省略する。
【０１４２】
次に、半導体基板１に対して熱処理を施す（図２０のステップＳ２５）。ステップＳ２５の熱処理工程は、熱処理温度を好ましくは６００〜１０００℃の範囲内とし、不活性ガス雰囲気中で行うことができる。
【０１４３】
このステップＳ２５の熱処理により、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜４を希土類含有膜５と反応させ、ｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有絶縁膜４をＡｌ含有膜６と反応させる。すなわち、ステップＳ６ｂの熱処理により、ｎＭＩＳ形成領域１Ａにおいて、希土類含有膜５を構成する希土類元素Ｌｎ（特に好ましくはＬａ）を、ｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜４に導入（拡散）し、ｐＭＩＳ形成領域１Ｂにおいて、Ａｌ含有膜６をＡｌ（アルミニウム）を、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜４に導入（拡散）する。なお、ｐＭＩＳ形成領域１Ｂでは、希土類含有膜５とＡｌ含有膜６（およびＨｆ含有絶縁膜４）とは、間に金属膜７が介在して互いに接触していない状態であるため、Ａｌ含有膜６およびＨｆ含有絶縁膜４は希土類含有膜５と反応せず、希土類含有膜５を構成する希土類元素Ｌｎ（特に好ましくはＬｎ＝Ｌａ）は、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜４には導入（拡散）されない。
【０１４４】
このステップＳ２５の熱処理により、図２５に示されるように、ｎＭＩＳ形成領域１Ａでは、希土類含有膜５とＨｆ含有絶縁膜４とが反応（混合、ミキシング）してＨｆ含有絶縁膜４ａが形成される。すなわち、ｎＭＩＳ形成領域１Ａでは、希土類含有膜５の希土類元素Ｌｎ（特に好ましくはＬｎ＝Ｌａ）がＨｆ含有絶縁膜４に導入されて、Ｈｆ含有絶縁膜４が、Ｈｆ含有絶縁膜４ａとなる。ここで、上記実施の形態１と同様に、希土類含有膜５が含有する希土類元素をＬｎと表記している。また、このステップＳ２５の熱処理により、図２５に示されるように、ｐＭＩＳ形成領域１Ｂでは、Ａｌ含有膜６とＨｆ含有絶縁膜４とが反応（混合、ミキシング）してＨｆ含有絶縁膜４ｂが形成される。すなわち、ｐＭＩＳ形成領域１Ｂでは、Ａｌ含有膜６のＡｌがＨｆ含有絶縁膜４に導入されて、Ｈｆ含有絶縁膜４が、Ｈｆ含有絶縁膜４ｂとなる。ステップＳ２５の熱処理で形成されたＨｆ含有絶縁膜４ａは、上記実施の形態１でステップＳ６ｂの熱処理で形成されたＨｆ含有絶縁膜４ａと同様の構成を有し、ステップＳ２５の熱処理で形成されたＨｆ含有絶縁膜４ｂは、上記実施の形態１でステップＳ６ｄの熱処理で形成されたＨｆ含有絶縁膜４ｂと同様の構成を有しているので、ここではその説明は省略する。
【０１４５】
また、ｐＭＩＳ形成領域１Ｂでは、希土類含有膜５は金属膜７上に形成されているため、このｐＭＩＳ形成領域１Ｂの希土類含有膜５は、金属膜７とほとんど反応せずに残存する。すなわち、金属膜７の最上層の金属膜７ｃおよび最下層の金属膜７ａの材料として、ステップＳ２５の熱処理工程の熱処理温度でも安定で、Ｈｆ含有絶縁膜４、Ａｌ含有膜６および希土類含有膜５のいずれとも反応し難い材料を選択しておくのである。このような材料として、窒化金属や炭化金属はふさわしく、窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜、窒化タングステン（ＷＮ）膜、炭化チタン（ＴｉＣ）膜、炭化タンタル（ＴａＣ）膜または炭化タングステン（ＷＣ）膜は好適である。
【０１４６】
ステップＳ２５の熱処理工程を行った後、図２６に示されるように、ステップＳ２５の熱処理工程で反応しなかった希土類含有膜５（未反応の希土類含有膜５）を、エッチング（好ましくはウェットエッチング）によって除去する（図２０のステップＳ２６）。
【０１４７】
ステップＳ２６の希土類含有膜５のエッチング工程により、ｐＭＩＳ形成領域１Ｂでは、金属膜７上の希土類含有膜５が除去されて金属膜７（の最上層の金属膜７ｃ）が露出し、ｎＭＩＳ形成領域１Ａでは、ステップＳ２６の熱処理でＨｆ含有絶縁膜４と反応しきれなかった希土類含有膜５が除去されてＨｆ含有絶縁膜４ａが露出される。希土類含有膜５の形成時の膜厚によっては、ステップＳ２５の熱処理時に、ｎＭＩＳ形成領域１Ａの希土類含有膜５の全厚み分がＨｆ含有絶縁膜４と反応する場合もあるが、この場合も、ステップＳ２６の希土類含有膜５のエッチング工程後には、ｐＭＩＳ形成領域１Ｂでは金属膜７（の最上層の金属膜７ｃ）が露出し、ｎＭＩＳ形成領域１ＡではＨｆ含有絶縁膜４ａが露出された状態となる。
【０１４８】
また、Ａｌ含有膜６の形成時の膜厚によっては、ステップＳ２５の熱処理時に、ｐＭＩＳ形成領域１ＢのＡｌ含有膜６の全厚み分がＨｆ含有絶縁膜４と反応（ミキシング）してＨｆ含有絶縁膜４ｂになる場合と、ｐＭＩＳ形成領域１ＢのＡｌ含有膜６の下層部分のみがＨｆ含有絶縁膜４と反応（ミキシング）してＨｆ含有絶縁膜４ｂになる場合とがあり得る。ステップＳ２５の熱処理の際にｐＭＩＳ形成領域１ＢのＡｌ含有膜６の全厚み分がＨｆ含有絶縁膜４と反応（ミキシング）してＨｆ含有絶縁膜４ｂが形成された場合には、Ｈｆ含有絶縁膜４ｂ上にはＡｌ含有膜６の未反応部分は残存しないため、金属膜７はＨｆ含有絶縁膜４ｂ上に直接接する状態となる。一方、ステップＳ２５の熱処理の際にｐＭＩＳ形成領域１ＢのＡｌ含有膜６の下層部分のみがＨｆ含有絶縁膜４と反応（ミキシング）してＨｆ含有絶縁膜４ｂが形成された場合には、Ｈｆ含有絶縁膜４ｂ上にはＡｌ含有膜６の未反応部分が薄く残存することになるため、金属膜７（の最下層の金属膜７ａ）とＨｆ含有絶縁膜４ｂとの間には、Ａｌ含有膜６の未反応部分が薄く介在することになる。Ｈｆ系ゲート絶縁膜およびメタルゲート電極を有するｐチャネル型ＭＩＳＦＥＴにおいては、Ｈｆ系ゲート絶縁膜中にＡｌが導入（ミキシング）されていれば、ｐチャネル型ＭＩＳＦＥＴを低しきい値化することができるが、Ｈｆ系ゲート絶縁膜とメタルゲート電極の間にＡｌ酸化物（Ａｌ含有膜６）が介在していても、このＡｌ酸化物（Ａｌ含有膜６）は、ｐチャネル型ＭＩＳＦＥＴの低しきい値化に寄与する。このため、ステップＳ２５の熱処理の際に、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜４ｂ上にＡｌ含有膜６の未反応部分が残存しなかった場合と、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜４ｂ上にＡｌ含有膜６の未反応部分が残存した場合のいずれにおいても、ｐチャネル型ＭＩＳＦＥＴＱｐの低しきい値化を図ることができる。すなわち、本実施の形態は、ゲート電極ＧＥ２の金属膜７（の最下層の金属膜７ａ）とＨｆ含有絶縁膜４ｂとの間に、Ａｌ含有膜６の未反応部分が残存（介在）していない場合と残存（介在）している場合のいずれにおいても有効であり、ｐチャネル型ＭＩＳＦＥＴＱｐの低しきい値化を図ることができるのである。
【０１４９】
また、ステップＳ５でＨｆ含有絶縁膜４を形成する前に、ステップＳ４で界面層３を形成した場合には、ステップＳ２５の熱処理時には、Ｈｆ含有絶縁膜４と下部の界面層３との反応を抑制して、界面層３としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。すなわち、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜４ａと半導体基板１（ｐ型ウエルＰＷ）との間に界面層３としての酸化シリコン膜または酸窒化シリコン膜を残存させ、またｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有絶縁膜４ｂと半導体基板１（ｎ型ウエルＮＷ）との間に界面層３としての酸化シリコン膜または酸窒化シリコン膜を残存させることが好ましい。これにより、駆動力や信頼性の劣化を抑制した良好なデバイスを作製することができる。
【０１５０】
次に、図２７に示されるように、半導体基板１の主面上に、ｎチャネル型ＭＩＳＦＥＴＱｎのメタルゲート（金属ゲート電極）用の金属膜（金属層、メタルゲート膜、第４金属膜）７ｄを形成する（図２０のステップＳ２７）。ステップＳ２７においては、ｎＭＩＳ形成領域１Ａでは、Ｈｆ含有絶縁膜４ａ上に金属膜７ｄが形成され、ｐＭＩＳ形成領域１Ｂでは、金属膜７（の最上層の金属膜７ｃ）上に金属膜７ｄが形成される。
【０１５１】
ステップＳ２７で形成する金属膜７ｄは、窒化金属または炭化金属からなり、好ましくは、窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜、窒化タングステン（ＷＮ）膜、炭化チタン（ＴｉＣ）膜、炭化タンタル（ＴａＣ）膜または炭化タングステン（ＷＣ）膜であるが、金属膜７を構成する金属膜７ａ，７ｃと同じ材料（金属化合物）により構成されていれば、更に好ましい。すなわち、金属膜７ａ，７ｃが窒化チタン（ＴｉＮ）膜であれば、金属膜７ｄも窒化チタン（ＴｉＮ）膜であることが好ましく、金属膜７ａ，７ｃが窒化タンタル（ＴａＮ）膜であれば、金属膜７ｄも窒化タンタル（ＴａＮ）膜であることが好ましく、金属膜７ａ，７ｃが窒化タングステン（ＷＮ）膜であれば、金属膜７ｄも窒化タングステン（ＷＮ）膜であることが好ましい。また、金属膜７ａ，７ｃが炭化チタン（ＴｉＣ）膜であれば、金属膜７ｄも炭化チタン（ＴｉＣ）膜であることが好ましく、金属膜７ａ，７ｃが炭化タンタル（ＴａＣ）膜であれば、金属膜７ｄも炭化タンタル（ＴａＣ）膜であることが好ましく、金属膜７ａ，７ｃが炭化タングステン（ＷＣ）膜であれば、金属膜７ｄも炭化タングステン（ＷＣ）膜であることが好ましい。ステップＳ２７において、金属膜７ｄは、例えばスパッタリング法などにより形成することができる。金属膜７ｄの膜厚は、例えば１〜１０ｎｍ程度とすることができるが、３〜５ｎｍ程度であれば、より好ましい。
【０１５２】
次に、図２８に示されるように、半導体基板１の主面上に、すなわち金属膜７ｄ上に、シリコン膜８を形成する（図２０のステップＳ８ａ）。シリコン膜８の構成は、上記実施の形態１とほぼ同様であるので、ここではその説明は省略する。ｎＭＩＳ形成領域１Ａでは、半導体基板１（ｐ型ウエルＰＷ）上に、界面層３、Ｈｆ含有絶縁膜４ａ、金属膜７ｄおよびシリコン膜８が下から順に積層され、ｐＭＩＳ形成領域１Ｂでは、半導体基板１（ｐ型ウエルＰＷ）上に、界面層３、Ｈｆ含有絶縁膜４ｂ、金属膜７ａ、金属膜７ｂ、金属膜７ｃ、金属膜７ｄおよびシリコン膜８が下から順に積層された状態となる。
【０１５３】
ステップＳ２７で形成する金属膜７ｄの厚みを厚くすることでステップＳ８ａのシリコン膜８の形成工程を省略する（すなわちゲート電極ＧＥ１，ＧＥ２をシリコン膜８無しで形成する）ことも可能であるが、ステップＳ８ａで金属膜７ｄ上にシリコン膜８を形成する方が、より好ましい。その理由は、上記実施の形態１で金属膜７上にシリコン膜８を形成したのとほぼ同様である。
【０１５４】
次に、図２９に示されるように、フォトリソグラフィ法を用いてシリコン膜８上にフォトレジストパターンＰＲ１を形成する。それから、このフォトレジストパターンＰＲ１をエッチングマスクとして用いて、シリコン膜８、金属膜７ｄ，７ｃ，７ｂ，７ａをエッチング（好ましくはドライエッチング）してパターニングすることにより、図３０に示されるように、ゲート電極ＧＥ１ａ，ＧＥ２ａを形成する（図２０のステップＳ９ａ）。その後、フォトレジストパターンＰＲ１を除去する。図３０にはフォトレジストパターンＰＲ１を除去した状態が示されている。
【０１５５】
ｎＭＩＳ形成領域１Ａでは、金属膜７ｄとシリコン膜８との積層膜が形成されていたので、ステップＳ９ａでは、シリコン膜８および金属膜７ｄがエッチング（好ましくはドライエッチング）によりパターニングされることでゲート電極ＧＥ１ａが形成される。一方、ｐＭＩＳ形成領域１Ｂでは、金属膜７ａ，７ｂ，７ｃ，７ｄとシリコン膜８との積層膜が形成されていたので、ステップＳ９ａでは、シリコン膜８、金属膜７ｄ、金属膜７ｃ、金属膜７ｂおよび金属膜７ａがエッチング（好ましくはドライエッチング）によりパターニングされることでゲート電極ＧＥ２ａが形成される。
【０１５６】
ｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極（メタルゲート電極）であるゲート電極ＧＥ１ａは、金属膜７ｄと金属膜７ｄ上のシリコン膜８との積層膜からなり、ｎＭＩＳ形成領域１Ａにおいて、Ｈｆ含有絶縁膜４ａ上に形成される。ｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極（メタルゲート電極）であるゲート電極ＧＥ２ａは、金属膜７ａと、金属膜７ａ上の金属膜７ｂと、金属膜７ｂ上の金属膜７ｃと、金属膜７ｃ上の金属膜７ｄと、金属膜７ｄ上のシリコン膜８との積層膜からなり、ｐＭＩＳ形成領域１Ｂにおいて、Ｈｆ含有絶縁膜４ｂ上に形成される。ｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極ＧＥ１ａは、ゲート絶縁膜（ここでは界面層３およびＨｆ含有絶縁膜４ａ）上に位置する金属膜７ｄを有しており、いわゆるメタルゲート電極（金属ゲート電極）である。また、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極ＧＥ２ａは、ゲート絶縁膜（ここでは界面層３およびＨｆ含有絶縁膜４ｂ）上に位置する金属膜７ａ，７ｂ，７ｃ，７ｄを有しており、いわゆるメタルゲート電極（金属ゲート電極）である。このため、ゲート電極の空乏化現象を抑制し、寄生容量をなくすことができるため、ＭＩＳＦＥＴ素子の小型化（ゲート絶縁膜の薄膜化）も可能になる。
【０１５７】
ステップＳ９ａでシリコン膜８および金属膜７ｄ，７ｃ，７ｂ，７ａをパターニングするドライエッチング工程の後に、ゲート電極ＧＥ１ａで覆われない部分のＨｆ含有絶縁膜４ａとゲート電極ＧＥ２ａで覆われない部分のＨｆ含有絶縁膜４ｂとを除去するためのウェットエッチング行うことが、より好ましい。ゲート電極ＧＥ１ａの下部に位置するＨｆ含有絶縁膜４ａとゲート電極ＧＥ２ａの下部に位置するＨｆ含有絶縁膜４ｂとは、ステップＳ９ａのドライエッチングおよびその後のウェットエッチングで除去されずに残存して、高誘電率ゲート絶縁膜となる。一方、ゲート電極ＧＥ１ａで覆われない部分のＨｆ含有絶縁膜４ａとゲート電極ＧＥ２ａで覆われない部分のＨｆ含有絶縁膜４ｂとは、ステップＳ９ａでシリコン膜８および金属膜７ｄ，７ｃ，７ｂ，７ａをパターニングする際のドライエッチングや、その後のウェットエッチングで除去される。
【０１５８】
以降の工程は、上記実施の形態１とほぼ同様である。すなわち、図３１に示されるように、上記実施の形態１と同様にして、ステップＳ１０でｎ−型半導体領域ＥＸ１およびｐ−型半導体領域ＥＸ２を形成し、上記実施の形態１と同様にして、ステップＳ１０でサイドウォールＳＷを形成し、上記実施の形態１と同様にして、ステップＳ１２でｎ＋型半導体領域ＳＤ１およびｐ＋型半導体領域ＳＤ２を形成する。それから、上記実施の形態１と同様にして、ステップＳ１３で不純物の活性化のための熱処理（アニール処理、活性化アニール）を行う。その後、上記実施の形態１と同様にして、上記絶縁膜（層間絶縁膜）１１、上記コンタクトホールＣＮＴ、上記プラグＰＧ、上記ストッパ絶縁膜１２、上記絶縁膜１３および上記配線Ｍ１や、更に上層の多層配線構造が形成されるが、ここでは図示およびその説明は省略する。
【０１５９】
図３１に示される本実施の形態の半導体装置は、図１に示される上記実施の形態１の半導体装置と、次の点が異なっている。
【０１６０】
上記実施の形態１の半導体装置では、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極ＧＥ１とｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極ＧＥ２とはほぼ同じ構造を有しており、いずれも、金属膜７ａ、金属膜７ｂ、金属膜７ｃおよびシリコン膜８が下から順に積層された構造を有していた（但し、ゲート電極ＧＥ１のシリコン膜８はｎ型不純物が導入され、ゲート電極ＧＥ２のシリコン膜８はｐ型不純物が導入されている）。それに対して、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極ＧＥ１ａとｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極ＧＥ２ａとは同じ構造ではなく、ゲート電極ＧＥ１ａは金属膜７ｄおよびシリコン膜８が下から順に積層された構造を有し、ゲート電極ＧＥ２ａは、金属膜７ａ、金属膜７ｂ、金属膜７ｃ、金属膜７ｄおよびシリコン膜８が下から順に積層された構造を有している。すなわち、本実施の形態のゲート電極ＧＥ２ａは、上記実施の形態１のゲート電極ＧＥ２において、金属膜７ｃとシリコン膜８との間に金属膜７ｄが挿入された構造を有している。また、本実施の形態のゲート電極ＧＥ１ａは、上記実施の形態１のゲート電極ＧＥ１において、金属膜７ａ，７ｂ，７ｃの積層膜である金属膜７の代わりに、金属膜７ｄを用いた構造を有している。それ以外の構成は、本実施の形態の半導体装置は、上記実施の形態１の半導体装置とほぼ同様の構成を有しているので、その説明は省略する。
【０１６１】
本実施の形態では、ゲート電極ＧＥ１ａ，ＧＥ２ａのいずれもメタルゲート電極であるが、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極ＧＥ２ａは、メタルゲート電極を構成する金属膜として、下から順に金属膜７ａ、金属膜７ｂ、金属膜７ｃおよび金属膜７ｄの積層膜を有している。金属膜７ａ，７ｃ，７ｄのそれぞれは、窒化金属膜または炭化金属膜からなり、好ましくは、窒化チタン（ＴｉＮ）膜、窒化タンタル（ＴａＮ）膜、窒化タングステン（ＷＮ）膜、炭化チタン（ＴｉＣ）膜、炭化タンタル（ＴａＣ）膜または炭化タングステン（ＷＣ）膜であるが、金属膜７ａ，７ｃ，７ｄは互いに同じ材料（金属化合物）で構成されている。そして、金属膜７ｂは、ハフニウム（Ｈｆ）膜、ジルコニウム（Ｚｒ）膜またはアルミニウム（Ａｌ）膜である。従って、本実施の形態の金属膜７ｃと金属膜７ｄとを合わせたものが、上記実施の形態１の金属膜７ｃに相当するものとみなすことができる。
【０１６２】
本実施の形態においては、ｐチャネル型ＭＩＳＦＥＴＱｐに対して、上記実施の形態１のｐチャネル型ＭＩＳＦＥＴＱｐに対して得られる効果とほぼ同様の効果を得ることができる。すなわち、窒化金属または炭化金属からなる金属膜７ａと金属膜７ｃ，７ｄとの間にハフニウム（Ｈｆ）膜、ジルコニウム（Ｚｒ）膜またはアルミニウム（Ａｌ）膜からなる金属膜７ｂを挿入したことで、この金属膜７ｂが酸素を捕獲（吸着）するゲッター層として機能することができる。このため、金属膜７ａ，７ｃ，７ｄ中に混入した酸素が、ステップＳ１３の活性化アニール処理のような高温の熱処理工程において、Ｈｆ含有絶縁膜４ｂなどへと拡散してゲート絶縁膜の膜厚が増加するのを抑制または防止することができる。これにより、ゲート絶縁膜のＥＯＴの不要な増加を防止することができ、また、ゲート絶縁膜のＥＯＴのばらつき（変動）を低減することができる。従って、半導体装置の性能を向上させることができる。また、たとえ金属膜７ｃの成膜後に金属膜７ｃの表面が酸化されたり、金属膜７ｄの成膜後に金属膜７ｄの表面が酸化されたとしても、金属膜７ｃ，７ｄの酸化部分の酸素は、ステップＳ１３の活性化アニールのような高温の熱処理工程が行われても、酸素のゲッター層である金属膜７ｂが途中に存在するためにＨｆ含有絶縁膜４ｂまで拡散せず、ゲート絶縁膜の膜厚が増加するのを抑制または防止することができる。また、金属膜７ｂは、ハフニウム（Ｈｆ）膜、ジルコニウム（Ｚｒ）膜またはアルミニウム（Ａｌ）膜からなるため、金属膜７ｂを構成する元素がＨｆ含有絶縁膜４ｂ中に拡散したときの悪影響を防止できる。金属膜７ｂとしては、ハフニウム（Ｈｆ）膜、ジルコニウム（Ｚｒ）膜またはアルミニウム（Ａｌ）膜を用いることができるが、ハフニウム（Ｈｆ）膜が最も好ましく、その理由は上記実施の形態１と同様である。また、金属膜７ａ，７ｃ，７ｄを同種の材料（金属化合物）からなる膜とすることで、ステップＳ９ａのゲート電極ＧＥ１ａ，ＧＥ２ａ形成工程において、ｐＭＩＳ形成領域１Ｂにおける金属膜（ここでは金属膜７ｄ，７ｃ，７ｂ，７ａの積層膜）とｎＭＩＳ形成領域１Ａにおける金属膜（ここでは金属膜７ｄ）をエッチング（ドライエッチング）しやすくなり、ゲート電極ＧＥ１ａ，ＧＥ２ａの加工が容易になる。また、金属膜７ａ，７ｃ，７ｄを同種の材料からなる膜とすることで、金属膜７ｄ，７ｃ，７ｂ，７ａをエッチング条件を変えることなく連続的にエッチングすることが可能になるため、金属膜７のエッチング（ドライエッチング）に要する時間を短縮でき、半導体装置のスループットを向上することができる。
【０１６３】
また、本実施の形態では、金属膜７をステップＳ２５の熱処理の際の反応防止用マスク層（希土類含有膜５とＡｌ含有膜６およびＨｆ含有絶縁膜４との反応を防止するためのマスク層）として金属膜７を使用している。このため、ｎＭＩＳ形成領域１ＡだけでなくｐＭＩＳ形成領域１Ｂにも希土類含有膜５が存在する状態でステップＳ２５の熱処理を行うことができ、希土類含有膜５をエッチングでパターニングする必要が無い。このため、Ｈｆ含有絶縁膜４がダメージを受けるのを抑制または防止することができる。また、反応防止用マスク層として、金属膜７ａ，７ｃの間に酸素のゲッター層として機能する金属膜７ｂを挿入した構造の金属膜７を用いている。このため、金属膜７ａ，７ｃ中に混入した酸素（あるいは金属膜７ｃの表面が酸化されている場合の酸素）が、ステップＳ２５の熱処理工程でＨｆ含有絶縁膜４（４ｂ）などへと拡散してゲート絶縁膜の膜厚が増加するのを抑制または防止することができる。すなわち、本実施の形態では、ステップＳ２５の熱処理工程とステップＳ１３の活性化アニール処理の両方において、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜の膜厚が増加するのを抑制または防止でき、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート絶縁膜のＥＯＴの不要な増加やばらつきを防止することができる。
【０１６４】
また、本実施の形態では、ステップＳ２５の熱処理の際の反応防止用マスク層として使用した金属膜７を、除去せずにゲート電極ＧＥ２ａ用の金属膜として使用しているため、反応防止用マスク層として使用した金属膜７を除去する場合に比べて、半導体装置の製造工程数を低減できる。また、本実施の形態において、ステップＳ２６の後に更に金属膜７を除去した場合には、それ以降は上記実施の形態１のステップＳ７〜Ｓ１３の工程を行えばよく、この場合は、図３１ではなく上記図１の構造が得られる。
【０１６５】
また、本実施の形態では、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極ＧＥ１ａを、下から順に金属膜７ｄおよびシリコン膜８の積層構造とし、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極ＧＥ２ａを、下から順に金属膜７ａ、金属膜７ｂ、金属膜７ｃ、金属膜７ｄおよびシリコン膜８の積層構造としている。他の形態（変形例）として、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極ＧＥ１ａの構造とｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極ＧＥ２ａの構造とを入れ換えることもできる。すなわち、ｎチャネル型ＭＩＳＦＥＴＱｎのゲート電極ＧＥ１ａを、下から順に金属膜７ａ、金属膜７ｂ、金属膜７ｃ、金属膜７ｄおよびシリコン膜８の積層構造とし、ｐチャネル型ＭＩＳＦＥＴＱｐのゲート電極ＧＥ２ａを、下から順に金属膜７ｄおよびシリコン膜８の積層構造することもできる。このような構造は、本実施の形態と基本的には同様の工程で図３２〜図３７のようにして得ることができるが、相違点を主として説明すると、以下のようになる。
【０１６６】
すなわち、上記ステップＳ２１でＡｌ含有膜６の代わりに希土類含有膜５を形成し（図３２参照）、上記ステップＳ２２でこの希土類含有膜５上に金属膜７（すなわち金属膜７ａ，７ｂ，７ｃの積層膜）を形成し（図３２参照）、上記ステップＳ２３でｐＭＩＳ形成領域１Ｂの金属膜７および希土類含有膜５を除去しかつｎＭＩＳ形成領域１Ａの金属膜７および希土類含有膜５を残す（図３３参照）。それから、上記ステップＳ２４で希土類含有膜５の代わりにＡｌ含有膜６を形成し（図３４参照）、上記ステップＳ２５の熱処理でｎＭＩＳ形成領域１ＡのＨｆ含有絶縁膜４と希土類含有膜５とを反応（混合、ミキシング）してＨｆ含有絶縁膜４ａを形成し、ｐＭＩＳ形成領域１ＢのＨｆ含有絶縁膜４とＡｌ含有膜６とを反応（混合、ミキシング）してＨｆ含有絶縁膜４ｂを形成する（図３５参照）。この際、金属膜７は、ｎＭＩＳ形成領域１ＡのＡｌ含有膜６と希土類含有膜５（およびＨｆ含有絶縁膜４）と間に介在して反応防止用マスク層として機能する。その後、上記ステップＳ２６で金属膜７上の未反応のＡｌ含有膜６を除去し（図３６参照）、上記ステップＳ２７で金属膜７ｄを形成し（図３６参照）、上記ステップＳ８ａでシリコン膜８を形成する（図３６参照）。これにより、ｎＭＩＳ形成領域１Ａでは、Ｈｆ含有絶縁膜４ａ上に金属膜７ａ，７ｂ，７ｃ，７ｄおよびシリコン膜８が下から順に積層され、ｐＭＩＳ形成領域１Ｂでは、Ｈｆ含有絶縁膜４ａ上に金属膜７ｄおよびシリコン膜８が下から順に積層された状態となる（図３６参照）。そして、上記ステップＳ９ａで、ｎＭＩＳ形成領域１Ａのシリコン膜８および金属膜７ｄ，７ｃ，７ｂ，７ａがパターニングされて、下から順に金属膜７ａ，７ｂ，７ｃ，７ｄおよびシリコン膜８の積層構造のゲート電極ＧＥ１ａが形成され、ｐＭＩＳ形成領域１Ｂのシリコン膜８および金属膜７ｄがパターニングされて、下から順に金属膜７ｄおよびシリコン膜８の積層構造のゲート電極ＧＥ２ａが形成される（図３７参照）。この場合には、本実施の形態で上述したｐチャネル型ＭＩＳＦＥＴＱｐに対して得られる効果が、ｎチャネル型ＭＩＳＦＥＴＱｎに対して得られることになる。
【０１６７】
また、図３５の構造を得てから、上記記ステップＳ２６で金属膜７上の未反応のＡｌ含有膜６を除去した後に更に金属膜７を除去した場合には、それ以降は上記実施の形態１のステップＳ７〜Ｓ１３の工程を行えばよく、この場合は、図３７ではなく上記図１の構造が得られる。
【０１６８】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【０１６９】
本発明は、半導体装置およびその製造技術に適用して有効である。
【符号の説明】
【０１７０】
１  半導体基板
１Ａ  ｎＭＩＳ形成領域
１Ｂ  ｐＭＩＳ形成領域
２  素子分離領域
３，１０３  界面層
４，４ａ，４ｂ，１０４ａ，１０４ｂ  Ｈｆ含有絶縁膜
５  希土類含有膜
６  Ａｌ含有膜
７，７ａ，７ｂ，７ｃ，７ｄ  金属膜
８  シリコン膜
１１  絶縁膜
１２  ストッパ絶縁膜
１３  絶縁膜
１４  配線溝
ＣＮＴ  コンタクトホール
ＥＸ１，ＥＸ１０１  ｎ−型半導体領域
ＥＸ２，ＥＸ１０２  ｐ−型半導体領域
ＧＥ１，ＧＥ１ａ，ＧＥ２，ＧＥ２ａ，ＧＥ１０１，ＧＥ１０２  ゲート電極
Ｍ１  配線
ＮＷ，ＮＷ１０１  ｎ型ウエル
ＰＧ  プラグ
ＰＲ１  フォトレジストパターン
ＰＷ，ＰＷ１０１  ｐ型ウエル
Ｑｎ、Ｑｎ１０１  ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ，Ｑｐ１０１  ｐチャネル型ＭＩＳＦＥＴ
ＳＤ１，ＳＤ１０１  ｎ＋型半導体領域
ＳＤ２，ＳＤ１０２  ｐ＋型半導体領域
ＳＷ，ＳＷ１０１  サイドウォール
【図１】
2011014690.tif 000003
【図２】
2011014690.tif 000004
【図３】
2011014690.tif 000005
【図４】
2011014690.tif 000006
【図５】
2011014690.tif 000007
【図６】
2011014690.tif 000008
【図７】
2011014690.tif 000009
【図８】
2011014690.tif 000010
【図９】
2011014690.tif 000011
【図１０】
2011014690.tif 000012
【図１１】
2011014690.tif 000013
【図１２】
2011014690.tif 000014
【図１３】
2011014690.tif 000015
【図１４】
2011014690.tif 000016
【図１５】
2011014690.tif 000017
【図１６】
2011014690.tif 000018
【図１７】
2011014690.tif 000019
【図１８】
2011014690.tif 000020
【図１９】
2011014690.tif 000021
【図２０】
2011014690.tif 000022
【図２１】
2011014690.tif 000023
【図２２】
2011014690.tif 000024
【図２３】
2011014690.tif 000025
【図２４】
2011014690.tif 000026
【図２５】
2011014690.tif 000027
【図２６】
2011014690.tif 000028
【図２７】
2011014690.tif 000029
【図２８】
2011014690.tif 000030
【図２９】
2011014690.tif 000031
【図３０】
2011014690.tif 000032
【図３１】
2011014690.tif 000033
【図３２】
2011014690.tif 000034
【図３３】
2011014690.tif 000035
【図３４】
2011014690.tif 000036
【図３５】
2011014690.tif 000037
【図３６】
2011014690.tif 000038
【図３７】
2011014690.tif 000039