(57)【要約】【課題】短時間で動作するメモリ制御装置を提供すること。【解決手段】メモリ調整部の電源状態がオンからオフに切り替わる場合には、ＣＰＵはメモリアクセスＩ／Ｆ部を制御するためのパラメータを算出し、メモリ調整部に接続されたフラッシュメモリにその算出したパラメータを転送する一方、メモリ調整部の電源状態がオフからオンに切り替わる場合には、ＣＰＵはフラッシュメモリに転送されたパラメータを設定値格納部に記憶させ、メモリアクセス制御部は、アクセスタイミング設定部に記憶させたパラメータに基づき、メモリアクセスＩ／Ｆ部を制御する。【選択図】図１
2011158976.tif 000002
【特許請求の範囲】
【請求項１】
第１のメモリアクセス方式と第２のメモリアクセス方式とを切り換えて出力可能なインターフェース部と、
前記インターフェース部を制御するためのパラメータに基づき、前記インターフェース部を制御するメモリ制御部と、
前記第１のメモリアクセス方式で前記インターフェース部にアクセス可能であり、前記メモリ制御部が前記インターフェース部を制御するためのパラメータを算出するＣＰＵと、
前記メモリ制御部で算出したパラメータを記憶する記憶部と、
を備え、
自装置の電源状態がオンからオフに切り替わる場合には、前記ＣＰＵは前記インターフェース部を制御するためのパラメータを算出し、自装置に接続された外部メモリにその算出したパラメータを転送する一方、
自装置の電源状態がオフからオンに切り替わる場合には、前記ＣＰＵは前記外部メモリに転送された前記パラメータを前記記憶部に記憶させ、前記メモリ制御部は、前記記憶部に記憶させたパラメータに基づき、前記インターフェース部を制御する、メモリ制御装置。
【請求項２】
前記ＣＰＵは、
自装置の電源状態がオンからオフに切り替わる場合に、
前記外部メモリに記憶されているパラメータと、前記ＣＰＵが算出したパラメータが異なる場合に、自装置に接続された外部メモリに前記ＣＰＵが算出したパラメータを転送する一方、
前記外部メモリに記憶されているパラメータと、前記ＣＰＵが算出したパラメータが一致する場合に、自装置に接続された外部メモリに前記ＣＰＵが算出したパラメータを転送しない、請求項１に記載のメモリ制御装置。
【請求項３】
前記ＣＰＵは、
自装置の電源状態がオンからオフに切り替わる場合に、
前記外部メモリに記憶されているパラメータと、前記ＣＰＵが算出したパラメータに基づき、前記外部メモリに転送するパラメータを算出する、請求項１に記載のメモリ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＤＲ−ＳＲＡＭ（Ｄｏｕｂｌｅ−Ｄａｔａ−Ｒａｔｅ  Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ。以下、ＤＤＲメモリと記述）を有する装置に関し、特に、ＤＤＲメモリとのアクセスのタイミングを調整して使用する装置において、装置の起動時間を早くするメモリ制御装置に関する。
【背景技術】
【０００２】
従来、ＤＤＲメモリを使用した装置では、例えば、ＤＤＲメモリのタイミング設定値をメインソフトに予め組込み、起動時にその組込んだ固定値を設定して動作させる方法や、装置の電源起動時にＤＤＲメモリのアクセスタイミングを調整して、その値を用いて装置を動作させる方法などが知られている。このように、固定値、もしくは、電源起動時の調整で得られた値を用いて、ＤＤＲメモリのアクセスタイミングが設定され、装置が動作するように構成されている。
【０００３】
例えば、文献１では、装置の電源投入時に、メモリバスのスキュー値を可変させ、メモリへのデータの書込み、読出しの正常、異常を判別して、判別結果から正常な書込み、読出しとなるスキュー値を調整値とするように動作する装置が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−３１６６１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、近年の、動作スピードの高速化、起動時間の短縮化が要望される状況で、ＤＤＲメモリのアクセスタイミング設定値を固定にする方法では、装置が使用される環境変化、すなわち、温度変化、電圧変化、経年変化、季節変化などに対応できないという問題があった。また、電源起動時に調整を行う方法では、装置の通常動作できるまでの時間に調整時間が加わるため、起動時間がかかるという問題や、起動時間を短くするために調整の機能削減、性能低下が生じるという問題もあった。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明のメモリ自動調整装置は、第１のメモリアクセス方式と第２のメモリアクセス方式とを切り換えて出力可能なメモリアクセスＩ／Ｆ部と、メモリアクセスＩ／Ｆ部を制御するためのパラメータに基づき、その算出したパラメータに基づきメモリアクセスＩ／Ｆ部を制御するメモリアクセス制御部と、第１のメモリアクセス方式でメモリアクセスＩ／Ｆ部にアクセス可能であり、メモリアクセス制御部がメモリアクセスＩ／Ｆ部を制御するためのパラメータを算出するＣＰＵと、メモリアクセス制御部で算出したパラメータを記憶する設定値格納部と、を備え、メモリ調整部の電源状態がオンからオフに切り替わる場合には、ＣＰＵはメモリアクセスＩ／Ｆ部を制御するためのパラメータを算出し、メモリ調整部に接続されたフラッシュメモリにその算出したパラメータを転送する一方、メモリ調整部の電源状態がオフからオンに切り替わる場合には、ＣＰＵはフラッシュメモリに転送されたパラメータを設定値格納部に記憶させ、メモリアクセス制御部は、設定値格納部に記憶させたパラメータに基づき、メモリアクセスＩ／Ｆ部を制御する。
【発明の効果】
【０００７】
上記の構成によれば、電源オフ時にＤＤＲメモリのアクセスタイミング調整を実行し、調整結果をＦｌａｓｈに格納することで、次回の装置の電源起動時に、Ｆｌａｓｈから調整値を読出して使用することで、起動時に調整を行う方法に比べ、短時間で動作にすることができ、ＤＤＲメモリの最適なアクセスタイミングで動作する装置を提供できる。
【図面の簡単な説明】
【０００８】
【図１】本実施の形態におけるメモリ制御装置を示す構成図
【図２】ライト調整を説明する動作図
【図３】リード調整を説明する動作図
【図４】フライトタイムを説明する動作図
【図５】フラッシュメモリの内部格納構成図
【図６】本実施の形態１の電源オフ時のフローチャート
【図７】本実施の形態１の電源オン時のフローチャート
【図８】本実施の形態２の電源オフ時のフローチャート
【図９】本実施の形態３の電源オフ時のフローチャート
【発明を実施するための形態】
【０００９】
（実施の形態１）
以下、本実施の形態を、図１を参照しながら説明する。図１では、電子機器１００は、メモリ自動調整を有する。ＡＣ入力部１０１は、外部電源を取込むＡＣコンセントである。ＡＣ／ＤＣ変換部１０２は、外部ＡＣ電源をＤＣ電源に変換する。切替ＳＷ１０３は、機器内部へのＤＣ電源供給を選択する。リモコン受光部１０５は、機器を制御するリモコン信号を受取る。ボタン操作受付部１０６は、キーボードからの制御信号を受取る。操作マイコン１０４は、リモコン受光部１０５とボタン操作受付部１０６の受取った信号を判別し切替ＳＷ１０３を制御する。ＣＰＵ１０８は、電子機器１００の内部を制御する。ＣＰＵ１０８は、例えば、ＳＲＡＭ方式のメモリアクセスでメモリアクセスＩ／Ｆ部１０９にアクセス可能である。ＣＰＵ１０８は、アクセスタイミングの制御設定値を算出する。フラッシュメモリ１１２は、ＣＰＵ１０８の動作を記述するメインソフトやデータを格納する不揮発性メモリである。ＤＤＲメモリ１１３は、ＣＰＵ１０８のワーク領域やデータ、ソースコードなどを格納する。メモリアクセスＩ／Ｆ部１０９は、ＣＰＵ１０８とＤＤＲ  メモリ１１３とのアクセスフォーマットを合わせる。メモリアクセス制御部１１０は、メモリアクセスＩ／Ｆ部１０９のアクセスタイミングを制御する。設定値格納部１１１は、ＣＰＵ１０８が算出したメモリアクセス制御部１１０のアクセスタイミングの制御設置値を格納する。メモリアクセス制御部１１０は、制御設置値に基づき、メモリアクセスＩ／Ｆ部１０９を制御する。また、メモリ調整部１０７は、ＣＰＵ１０８、メモリアクセスＩ／Ｆ部１０９、メモリアクセス制御部１１０、設定値格納部１１１で構成され、メモリアクセスタイミングの自動調整をする。
【００１０】
図１を用いて、実施形態の動作を説明する。電子機器１００は、外部電源をＡＣ入力部１０１から取込み、ＡＣ／ＤＣ変換部１０２でＤＣ電源に変換して、切替ＳＷ１０３によりメモリ調整部１０７への電源供給がＯＮ／ＯＦＦ制御される。電源ＯＮ／ＯＦＦは、ユーザーの操作によって、リモコン信号受光部１０５またはボタン操作受付部１０６を介して操作マイコン１０４に伝わり、その情報に応じて操作マイコン１０４は切替ＳＷ１０３をＯＮ状態、または、ＯＦＦ状態に切替える。
【００１１】
通常の使用状態では、フラッシュメモリ１１２に格納されたメインソフトに従って、ＣＰＵ１０８はＤＤＲメモリ１１３とのアクセスなどを行うことで各種の処理を実行している。アクセスを行う場合、ＣＰＵ１０８とＤＤＲメモリ１１３とは異なるインターフェース仕様を有する場合が一般的で、メモリアクセスＩ／Ｆ部１０９が仕様の違いに対応するために、アクセスの仕様を変換して、それぞれに情報を伝達している。その場合、メモリアクセス制御部１１０は、ＤＤＲメモリ１１３とメモリアクセスＩ／Ｆ部１０９とのアクセスタイミングを最適にするため、メモリアクセスＩ／Ｆ部１０９の各種タイミングを設定値格納部１１１で設定されている設定値を用いて制御している。メモリアクセスＩ／Ｆ部１０９は、例えば、ＳＲＡＭ方式のメモリアクセスをＤＤＲ方式のメモリアクセスに変換する。
【００１２】
一般のＤＤＲメモリのアクセスタイミングの調整内容を、図２、図３、図４を用いて簡単に説明する。図２は、メモリアクセスＩ／Ｆ部１０９からＤＤＲメモリ１１３へのデータの書込み動作（Ｗｒｉｔｅ動作）を説明している。図２に示すように、複数のデータ（ＤＱ）信号とそのデータを確定させるストローブ（ＤＱＳ）信号との位置関係は、ＤＱＳ信号のエッジがＤＱ信号のデータ確定期間の中間に位置するように調整される。通常、１本のＤＱＳ信号は、４本、もしくは、８本のＤＱ信号のデータを取込むために使用されるため、複数のＤＱ信号のデータ確定期間の重なりの結果の有効範囲に対して、中間の位置にするように調整される場合が多い。稀に、１本のＤＱＳ信号と１本のそれぞれのＤＱ信号のデータ確定期間とで最適な調整値を算出する場合もある。
【００１３】
図３は、ＤＤＲメモリ１１３からメモリアクセスＩ／Ｆ部１０９へのデータの読込み動作（Ｒｅａｄ動作）を説明している。図３では、メモリアクセスＩ／Ｆ部１０９はＤＤＲ  メモリ１１３から同一タイミングで出力されるＤＱ、ＤＱＳ信号を取込む。メモリアクセスＩ／Ｆ部１０９の内部の処理で、例えば、ＤＱＳ信号を一定時間遅延させて、ＤＱＳ信号のエッジがＤＱ信号のデータ確定期間の中間位置にするよう、ＤＱＳの遅延量を調整する。このとき、上記の図２で説明したように、１本のＤＱＳ信号で複数のＤＱ信号のデータ確定期間の重なりの結果の有効範囲に対して調整する場合や、１本のＤＱＳ信号と１本のそれぞれのＤＱ信号のデータ確定期間とで最適な調整値算出する場合があることは明らかである。
【００１４】
また、図４は、ＤＤＲメモリ１１３からメモリアクセスＩ／Ｆ部１０９へのデータの読込動作時に、ＤＱＳ信号のエッジのみを抽出するためのマスク信号を、ＤＱＳに合わせて正しくタイミング調整するための動作の例を示している。Ｒｅａｄ動作は、メモリアクセスＩ／Ｆ部１０９からＤＤＲメモリ１１３にリードコマンドが発行され、リードコマンドを受取ったＤＤＲメモリ１１３は所定のデータを準備して、あるタイミングでメモリアクセスＩ／Ｆ部１０９に出力するよう構成されている。従って、メモリアクセスＩ／Ｆ部１０９はリードコマンドを発行してからＤＤＲメモリ１１３に伝わる時間とＤＤＲメモリ１１３でデータが準備される時間と、ＤＤＲメモリ１１３からメモリアクセスＩ／Ｆ部１０９に伝送される時間の合計時間（フライトタイム）の経過後に、メモリアクセスＩ／Ｆ部１０９に到達する。メモリアクセスＩ／Ｆ部１０９に取り込まれたＤＱＳ信号のエッジのみを有効にするために、Ｒｅａｄコマンドを発行してから所定の時間を遅延させたマスク信号を生成する必要があり、この遅延時間を調整で算出して得るように構成されている。
【００１５】
図５は、フラッシュメモリ１１２の内部構成のイメージ図を示している。図５−ａは、本実施の形態の内部構成イメージ図であり、初期設定ソフト格納部５０１、調整値設定用ソフト格納部５０２、通常動作用ソフト格納部５０３、電源オフ時調整値設定ソフト格納部５０４、調整値格納部５０５で構成される。図５−ｂは、従来例で示した固定値を設定する場合のＦｌａｓｈの内部構成イメージ図を示し、初期設定ソフト格納部５０１、固定値設定ソフト部５０６、通常動作用ソフト格納部５０３で構成される。図５−ｃは、従来例で示した電源起動時に調整する場合のＦｌａｓｈの内部構成イメージ図で、初期設定ソフト格納部５０１、電源投入時調整値設定ソフト格納部５０７、通常動作用ソフト格納部５０３で構成される。
【００１６】
図５−Ａは、Ｆｌａｓｈ内部構成イメージ図５００、メモリアクセスＩ／Ｆ部１０９の各種初期状態を設定するソフトを格納する初期設定ソフト格納部５０１、設定値格納部１１１の設定値を調整値格納部５０５から取出して設定値格納部１１１に設定するソフトを格納する調整値設定用ソフト格納部５０２、ＣＰＵ１０８で処理される電子機器１００の動作を記述したソフトを格納する通常動作用ソフト格納部５０３、電源オフ時にメモリアクセスＩ／Ｆ部１０９の自動調整を実行するソフトを格納している電源オフ時調整値設定ソフト格納部５０４、調整用ソフト格納部５０４に格納されたソフトで得られる調整値の結果を格納する調整値格納部５０５を、示している。図５−Ｂは、図５−Ａと同様に、初期設定ソフト格納部５０１、通常動作用ソフト格納部５０３を有するが、設定値格納部１１１の設定値は、予め、固定値が固定値設定ソフト部５０６に記載され、初期設定ソフト格納部５０１の処理が終了すると、固定値設定ソフト部５０６で記述された固定値を設定値格納部１１１に設定する構成となっている。そのため、調整値設定用ソフト格納部５０２、電源オフ時調整値設定ソフト格納部５０４、調整値格納部５０５は、図５−Ａと異なり、その機能は有していない。図５−Ｃは、図５−Ｂと同様に、初期設定ソフト格納部５０１、通常動作用ソフト格納部５０３の機能を有し、更に、電源投入時に調整を実行する電源投入時調整値設定ソフト格納部５０７を有する。電源投入時調整値設定ソフト格納部５０７のソフトは、電源投入時に初期設定ソフト格納部５０１でメモリ調整部１０７の各種初期状態が設定された後で調整動作が実行され、その調整結果は、直接、設定値格納部１１１に設定される構成である。
【００１７】
次に、電源投入時の動作を説明する。ＣＰＵ１０８は電源投入時、フラッシュメモリ１１２の先頭アドレスに記載された初期設定ソフト格納部５０１のコマンドから順次処理を実行する。図５に示すように、ＣＰＵ１０８は、最初に、メモリ調整部１０７の各種の初期設定を行う初期設定ソフト格納部５０１を実行する。そして、調整値設定用ソフト格納部５０２を実行することで、調整値格納部５０５に格納されているＤＤＲメモリの各種アクセスタイミング設定値を設定値格納部１１１に転送して、設定格納することで、ＤＤＲメモリ１１３とメモリアクセスＩ／Ｆ部１０９とがアクセス可能な状態にする。この状態で、次の通常動作用ソフト格納部５０３に格納されたソフトが実行され、電子機器１００が通常動作できる状態となる。
【００１８】
次に、図６を用いて電源オフ時の動作を説明する。電子機器１００が電源オフ状態（Ｓ６０１）となると、メモリ調整部１０７は各種終了動作を実行（Ｓ６０２）する。実行が終了すると、ＣＰＵ１０８は電源オフ時調整値設定ソフト格納部５０４の先頭から処理を実行（Ｓ６０３）する。ＣＰＵ１０８は電源オフ時調整値設定ソフト格納部の調整用ソフトに従って、上で述べた各種の調整を実行し、最適な設定値を算出して、調整値を得る（Ｓ６０４）。得られた調整値は、調整値格納部５０５に上書き（Ｓ６０５）され、処理が終了する。
【００１９】
次に、図７を用いて、電源投入時の動作を説明する。リモコン受光部１０５、ボタン操作受付部１０６で電源投入を認識（Ｓ７０１）すると、切替ＳＷ１０３がＯＮ状態となり、メモリ調整部１０７に電源が印加され、ＣＰＵ１０８は初期設定ソフト格納部５０１の先頭から処理を実行して、メモリ調整部１０７の初期化（Ｓ７０２）を行う。そして、ＣＰＵ１０８は調整値設定用ソフト格納部５０２を実行して、調整値格納部５０５にある調整値を設定値格納部１１１に転送して、メモリアクセスＩ／Ｆ部１０９とＤＤＲメモリ１１３とのアクセスを実行可能な状態（Ｓ７０３）にする。その後、フラッシュメモリ１１２の通常動作用ソフト格納部５０３に格納されたソフトが実行され（Ｓ７０４）、電子機器１００が通常動作できる状態となる。
【００２０】
つまり、本実施の形態のメモリ調整部１０７は、第１のメモリアクセス方式と第２のメモリアクセス方式とを切り換えて出力可能なメモリアクセスＩ／Ｆ部１０９と、メモリアクセスＩ／Ｆ部１０９を制御するためのパラメータに基づき、その算出したパラメータに基づきメモリアクセスＩ／Ｆ部１０９を制御するメモリアクセス制御部１１０と、第１のメモリアクセス方式でメモリアクセスＩ／Ｆ部１０９にアクセス可能であり、メモリアクセス制御部１１０がメモリアクセスＩ／Ｆ部１０９を制御するためのパラメータを算出するＣＰＵと、メモリアクセス制御部１１０で算出したパラメータを記憶する設定値格納部１１１と、を備え、メモリ調整部１０７の電源状態がオンからオフに切り替わる場合には、ＣＰＵ１０８はメモリアクセスＩ／Ｆ部１０９を制御するためのパラメータを算出し、メモリ調整部１０７に接続されたフラッシュメモリ１１２にその算出したパラメータを転送する一方、メモリ調整部１０７の電源状態がオフからオンに切り替わる場合には、ＣＰＵ１０８はフラッシュメモリ１１２に転送されたパラメータを設定値格納部１１１に記憶させ、メモリアクセス制御部１１０は、設定値格納部１１１に記憶させたパラメータに基づき、メモリアクセスＩ／Ｆ部１０９を制御する。
【００２１】
このように、電源投入時にメモリアクセスＩ／Ｆ部１０９とＤＤＲメモリ１１３とのアクセスタイミングを最適にするための設定値をフラッシュメモリ１１２から直接読込んでフラッシュメモリ１１２に設定するため、調整時間が不要となり、
その部分の起動時間が削減できることとなる。また、調整値は、電源オフ時毎に調整を実施するため、環境変化、経年変化、季節変化に対応できるものとなる。
（実施の形態２）
以下、別の実施形態を、図面を参照しながら説明する。
構成は、上述の実施形態１と同じである。図８を用いて、電源オフ時の動作を説明する。電子機器１００が電源オフ状態（Ｓ８０１）となると、メモリ調整部１０７は各種終了動作を実行（Ｓ８０２）する。実行が終了すると、ＣＰＵ１０８はフラッシュメモリ１１２に格納されている電源オフ時調整値設定ソフト格納部５０４の先頭から処理を実行（Ｓ８０３）する。ＣＰＵ１０８は電源オフ時調整値設定ソフト格納部５０４の調整用ソフトに従って、上で述べた各種の調整を実行し、最適な設定値を算出して、調整値を得る（Ｓ８０４）。
得られた新しい調整値は、フラッシュメモリ１１２の調整値格納部に格納されている従来の設定値と重み付け加算され、得られた結果をフラッシュメモリ１１２の調整値格納部５０５に更新される（Ｓ８０５）。重み付け加算とは、例えば、新しい調整値をＸｎ、従来の調整値をＸｎ−１、新しい調整値への重み付けをα（０≦α≦１）とすると、格納すべき設定値Ｙｎは以下のようになる。
【００２２】
Ｙ＝α×Ｘｎ＋（１−α）×Ｘｎ−１
仮に、αを０・５とすると、以下のようになる。
【００２３】
Ｙ＝（Ｘｎ＋Ｘｎ−１）／２
つまり、本実施の形態のメモリ調整部１０７は、ＣＰＵ１０８は、メモリ調整部１０７の電源状態がオンからオフに切り替わる場合に、フラッシュメモリ１１２に記憶されているパラメータと、ＣＰＵ１０８が算出したパラメータに基づき、フラッシュメモリ１１２に転送するパラメータを算出する。
【００２４】
このようにすることで、より最適な調整値が得られることになる。
（実施の形態３）
以下、別の実施形態を、図面を参照しながら説明する。
構成は、上述の実施形態１と同じである。図９を用いて、電源オフ時の動作を説明する。電子機器１００が電源オフ状態（Ｓ９０１）となると、メモリ調整部１０７は各種終了動作を実行（Ｓ９０２）する。実行が終了すると、ＣＰＵ１０８はフラッシュメモリ１１２に格納されている電源オフ時調整値設定ソフト格納部５０４の先頭から処理を実行（Ｓ９０３）する。ＣＰＵ１０８は電源オフ時調整値設定ソフト格納部５０４の調整用ソフトに従って、上で述べた各種の調整を実行し、最適な設定値を算出して、調整値を得る（Ｓ９０４）。
【００２５】
得られた新しい調整値は、フラッシュメモリ１１２の調整値格納部に格納されている従来の設定値と比較され、同じ値であればそのままに、異なる場合には新しい設定値がフラッシュメモリ１１２の設定値格納部５０５に上書き（Ｓ９０６）される。
【００２６】
つまり、本実施の形態のメモリ調整部１０７は、ＣＰＵ１０８は、メモリ調整部１０７の電源状態がオンからオフに切り替わる場合に、フラッシュメモリ１１２に記憶されているパラメータと、ＣＰＵ１０８が算出したパラメータが異なる場合に、メモリ調整部１０７に接続された外部メモリにＣＰＵ１０８が算出したパラメータを転送する一方、フラッシュメモリ１１２に記憶されているパラメータと、ＣＰＵ１０８が算出したパラメータが一致する場合に、メモリ調整部１０７に接続された外部メモリにＣＰＵ１０８が算出したパラメータを転送しない。
【００２７】
こうすることで、上書き回数の削減が図れることとなる。
【産業上の利用可能性】
【００２８】
本発明のメモリ自動調整装置は、起動時間が短く、調整された値も環境変化、経年変化
による劣化が少ない装置として有用である。
【符号の説明】
【００２９】
１００    電子機器
１０１    ＡＣ入力部
１０２    ＡＣ／ＤＣ変換部
１０３    切替ＳＷ
１０４    操作マイコン
１０５    リモコン受光部
１０６    ボタン操作受付部
１０７    メモリ調整部
１０８    ＣＰＵ
１０９    メモリアクセスＩ／Ｆ部
１１０    メモリアクセス制御部
１１１    設定値格納部
１１２    フラッシュメモリ
１１３    ＤＤＲメモリ
５００    Ｆｌａｓｈ内部構成イメージ図
５０１    初期設定ソフト格納部
５０２    調整値設定用ソフト格納部
５０３    通常動作用ソフト格納部
５０４    電源オフ時調整値設定ソフト格納部
５０５    調整値格納部
５０６    固定値設定ソフト部
５０７    電源投入時調整値設定ソフト格納部
【図１】
2011158976.tif 000003
【図２】
2011158976.tif 000004
【図３】
2011158976.tif 000005
【図４】
2011158976.tif 000006
【図５】
2011158976.tif 000007
【図６】
2011158976.tif 000008
【図７】
2011158976.tif 000009
【図８】
2011158976.tif 000010
【図９】
2011158976.tif 000011