(57)【要約】      （修正有）【課題】ＣＰＵの初期化時間を短縮可能な数値制御装置の初期化方法及び数値制御装置を提供する。【解決手段】数値制御装置１は、第１動作周波数よりも速い第２動作周波数とに切り換えて動作可能なＣＰＵ２Ａと、初期化するためのブートプログラムが格納されたＲＯＭ３と、このＲＯＭ３とＣＰＵ２Ａ，２Ｂとを接続するバス５と、このバス５に介装され複数のＣＰＵ２Ａ，２ＢとＲＯＭ３との信号伝達を調停可能なバス調停回路６とを有し、ＣＰＵ２Ａの起動時に、ＣＰＵ２Ａとバス調停回路６を第１動作周波数で起動させ、次に、バス５とバス調停回路６を介してＲＯＭ３からブートプログラムを読み込んでＣＰＵ２Ａのキャッシュメモリ１０に格納し、ＣＰＵ２Ａの動作周波数を第１動作周波数から第２動作周波数に切り換え、ＣＰＵ２Ａの動作周波数の切り換えに応じて、バス調停回路６の動作周波数を第１動作周波数から前記第２動作周波数に切り換える。【選択図】図１
2011175503.tif 000002
【特許請求の範囲】
【請求項１】
第１動作周波数とこの第１動作周波数よりも速い第２動作周波数とに切り換えて動作可能なＣＰＵと、このＣＰＵを初期化するためのブートプログラムが格納されたメイン記憶手段と、このメイン記憶手段と前記ＣＰＵとを接続するバスと、このバスに介装され前記ＣＰＵと前記メイン記憶手段との信号伝達を調停可能なバス調停回路とを有する数値制御装置の初期化方法において、
前記ＣＰＵと前記バス調停回路を前記第１動作周波数で起動させる第１ステップと、
前記バスと前記バス調停回路を介して前記メイン記憶手段から前記ブートプログラムを読み込んで前記ＣＰＵのキャッシュメモリに格納する第２ステップと、
前記キャッシュメモリに格納された前記ブートプログラムに基づいて、前記ＣＰＵの動作周波数を前記第１動作周波数から前記第２動作周波数に切り換え、前記ＣＰＵの動作周波数の切り換えに応じて、前記バス調停回路の動作周波数を前記第１動作周波数から前記第２動作周波数に切り換える第３ステップと、
を備えたことを特徴とする数値制御装置の初期化方法。
【請求項２】
前記第３ステップにおいて、前記ＣＰＵから前記バス調停回路にリセット信号を出力して前記バス調停回路をリセットし、前記ＣＰＵの動作周波数を前記第２動作周波数に切り換えてから、前記バス調停回路のリセット状態を解除して、前記バス調停回路を前記第２動作周波数で動作させることを特徴とする請求項１に記載の数値制御装置の初期化方法。
【請求項３】
前記第３ステップにおいて、前記ＣＰＵの動作周波数を前記第２動作周波数に切り換えてから、前記ＣＰＵを一定期間待機状態にして、前記ＣＰＵと前記メイン記憶手段間との信号伝達が停止してから、前記バス調停回路が前記第１動作周波数から前記第２動作周波数に切り換わることを特徴とする請求項１に記載の数値制御装置の初期化方法。
【請求項４】
第１動作周波数とこの第１動作周波数よりも速い第２動作周波数とに切り換えて動作可能なＣＰＵと、このＣＰＵを初期化するためのブートプログラムが格納されたメイン記憶手段と、このメイン記憶手段と前記ＣＰＵとを接続するバスと、このバスに介装され前記ＣＰＵと前記メイン記憶手段との信号伝達を調停可能なバス調停回路とを有する数値制御装置において、
前記ＣＰＵと前記バス調停回路を前記第１動作周波数で起動させる起動手段と、
前記バスと前記バス調停回路を介して前記メイン記憶手段から前記ブートプログラムを読み込んで前記ＣＰＵのキャッシュメモリに格納する格納手段と、
前記キャッシュメモリに格納された前記ブートプログラムに基づいて、前記ＣＰＵの動作周波数を前記第１動作周波数から前記第２動作周波数に切り換え、前記ＣＰＵの動作周波数の切り換えに応じて、前記バス調停回路の動作周波数を前記第１動作周波数から前記第２動作周波数に切り換える動作周波数切換手段と、
を備えたことを特徴とする数値制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は数値制御装置の初期化方法及び数値制御装置に関して、特に、ブートプログラムに基づいてＣＰＵとバス調停回路の動作周波数を切換え可能な数値制御装置の初期化方法及び数値制御装置に関する。
【背景技術】
【０００２】
従来、工作機械、射出成形機、ダイカスト機などの種々の機械装置には種々の数値制御装置が設けられている。数値制御装置は、一般的に、ＣＰＵ、ＲＯＭ、ＲＡＭ、入出力インターフェイスなどを有する。数値制御装置のＣＰＵを起動する場合、先ず、ＣＰＵは不揮発性のＲＯＭに記憶されているブートプログラムを実行して初期化を行う。この初期化には、ＲＯＭ，ＲＡＭなどに対する物理アドレスと論理アドレスの対応づけ、ＲＯＭに記憶されたシステムプログラムのＲＡＭへの転送等が含まれる。ＣＰＵは、動作周波数を変更することができる。初期化する時間を短縮するために、ブートプログラム内でＣＰＵの動作周波数を変更することが望まれていた。
【０００３】
一方、複数のＣＰＵをバスを介してＲＯＭに接続する場合、該複数のＣＰＵは、バスに設けたバス調停回路を介してＲＯＭに接続される。特許文献１に記載のバス調停回路は、ＣＰＵとホスト（ＰＣ）とに接続している。バス調停回路の動作周波数は、何れか一方のＣＰＵの動作周波数と同じ動作周波数に起動時又はリセット後に設定される。特許文献１の構成においてＣＰＵの初期化を行う際、そのＣＰＵは、バス調停回路を介してＲＯＭのブートプログラムを読み込みに行くことになる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−２１９３３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
初期化する時間を短縮するために、ブートプログラム内でＣＰＵの動作周波数を変更した場合、バス調停回路の動作周波数も変更する必要がある。この場合、ＣＰＵは、バス調停回路にリセット信号を出力するが、ブートプログラムが動作中であるため、ＣＰＵは、バス調停回路を介してブートプログラムを記憶したＲＯＭにアクセスしようとする。しかし、前述したように、バス調停回路は、リセット状態になるため、ＣＰＵはエラーと認識して初期化を中断するという問題がある。
【０００６】
前述の問題を解決するためには、ブートプログラムを記憶したＲＯＭをＣＰＵに直接接続する方法がある。しかし、前述の方法では、ＣＰＵは、ＲＯＭに対してシリアル通信しかできない構成となるため、ブートプログラムを実行する時間は、依然短縮することはできない。
【０００７】
本発明の目的は、ＣＰＵの初期化時間を短縮可能な数値制御装置の初期化方法及び数値制御装置を提供することである。
【課題を解決するための手段】
【０００８】
請求項１の数値制御装置の初期化方法は、第１動作周波数とこの第１動作周波数よりも速い第２動作周波数とに切り換えて動作可能なＣＰＵと、このＣＰＵを初期化するためのブートプログラムが格納されたメイン記憶手段と、このメイン記憶手段と前記ＣＰＵとを接続するバスと、このバスに介装され前記ＣＰＵと前記メイン記憶手段との信号伝達を調停可能なバス調停回路とを有する数値制御装置の初期化方法において、前記ＣＰＵと前記バス調停回路を前記第１動作周波数で起動させる第１ステップと、前記バスと前記バス調停回路を介して前記メイン記憶手段から前記ブートプログラムを読み込んで前記ＣＰＵのキャッシュメモリに格納する第２ステップと、前記キャッシュメモリに格納された前記ブートプログラムに基づいて、前記ＣＰＵの動作周波数を前記第１動作周波数から前記第２動作周波数に切り換え、前記ＣＰＵの動作周波数の切り換えに応じて、前記バス調停回路の動作周波数を前記第１動作周波数から前記第２動作周波数に切り換える第３ステップとを実行する。
【０００９】
請求項２の数値制御装置の初期化方法は、前記第３ステップにおいて、前記ＣＰＵから前記バス調停回路にリセット信号を出力して前記バス調停回路をリセットし、前記ＣＰＵの動作周波数を前記第２動作周波数に切り換えてから、前記バス調停回路のリセット状態を解除して、前記バス調停回路を前記第２動作周波数で動作させる。
【００１０】
請求項３の数値制御装置の初期化方法は、前記第３ステップにおいて、前記ＣＰＵの動作周波数を前記第２動作周波数に切り換えてから、前記ＣＰＵを一定期間待機状態にして、前記ＣＰＵと前記メイン記憶手段間との信号伝達が停止してから、前記バス調停回路は前記第１動作周波数から前記第２動作周波数に切り換わる。
【００１１】
請求項４の数値制御装置は、第１動作周波数とこの第１動作周波数よりも速い第２動作周波数とに切り換えて動作可能なＣＰＵと、このＣＰＵを初期化するためのブートプログラムが格納されたメイン記憶手段と、このメイン記憶手段と前記ＣＰＵとを接続するバスと、このバスに介装され前記ＣＰＵと前記メイン記憶手段との信号伝達を調停可能なバス調停回路とを有する数値制御装置において、前記ＣＰＵと前記バス調停回路を前記第１動作周波数で起動させる起動手段と、前記バスと前記バス調停回路を介して前記メイン記憶手段から前記ブートプログラムを読み込んで前記ＣＰＵのキャッシュメモリに格納する格納手段と、前記キャッシュメモリに格納された前記ブートプログラムに基づいて、前記ＣＰＵの動作周波数を前記第１動作周波数から前記第２動作周波数に切り換え、前記ＣＰＵの動作周波数の切り換えに応じて、前記バス調停回路の動作周波数を前記第１動作周波数から前記第２動作周波数に切り換える動作周波数切換手段とを備えている。
【発明の効果】
【００１２】
請求項１の発明によれば、第１ステップにおいてＣＰＵとバス調停回路を、第１動作周波数で起動させる。第２ステップにおいて、ＣＰＵがバスとバス調停回路を介してメイン記憶手段からブートプログラムを読み込んで、ＣＰＵのキャッシュメモリに格納する。第３ステップにおいて、キャッシュメモリに格納されたブートプログラムに基づいて、ＣＰＵの動作周波数を第１動作周波数から第２動作周波数に切り換え、このＣＰＵの動作周波数の切り換えに応じて、バス調停回路の動作周波数を第１動作周波数から第２動作周波数に切り換える。
【００１３】
従って、ＣＰＵに直接接続したＲＯＭを設けることなく、ＣＰＵとバス調停回路の動作周波数を変更可能になり、数値制御装置の初期化時間を短縮することができる。
ＣＰＵが、メイン記憶手段から読み込んだブートプログラムをキャッシュメモリに格納して、ＣＰＵをバス調停回路から切り離した状態でブートプログラムを実行することができるので、アクセス速度の遅いメイン記憶手段へのアクセス数を僅少にして、起動時間を短縮することができる。
【００１４】
請求項２の発明によれば、第３ステップにおいて、ＣＰＵからバス調停回路にリセット信号を出力してバス調停回路をリセットし、ＣＰＵの動作周波数を第２動作周波数に切り換えてから、バス調停回路のリセット状態を解除してバス調停回路を第２動作周波数で動作させるので、バス調停回路の動作周波数をＣＰＵの動作周波数と同じ周波数に切り換えてバス調停回路を動作させることができる。
【００１５】
請求項３の発明によれば、第３ステップにおいて、ＣＰＵが、その動作周波数を第２動作周波数に切り換えてから一定期間待機状態になり、ＣＰＵとメイン記憶手段間との信号伝達が停止してから、バス調停回路が第１動作周波数から第２動作周波数に自動的に切り換わるので、バス調停回路の動作周波数をＣＰＵの動作周波数と同じ周波数に切り換えてバス調停回路を動作させることができる。
【００１６】
請求項４の発明によれば、起動手段が、ＣＰＵとバス調停回路を第１動作周波数で起動させて、格納手段が、バスとバス調停回路を介してメイン記憶手段からブートプログラムを読み込んでＣＰＵのキャッシュメモリに格納し、動作周波数切換手段が、キャッシュメモリに格納されたブートプログラムに基づいて、ＣＰＵの動作周波数を第１動作周波数から第２動作周波数に切り換え、ＣＰＵの動作周波数の切り換えに応じて、バス調停回路の動作周波数を第１動作周波数から第２動作周波数に切り換えるので、請求項１とほぼ同様の効果を奏する。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例１に係る数値制御装置の要部のブロック図である。
【図２】数値制御装置のＣＰＵをブートプログラムによる初期化制御（起動制御）のフローチャートである。
【図３】実施例２に係る数値制御装置の要部のブロック図である。
【図４】図２相当図である。
【図５】数値制御装置の初期化時のバス調停回路の動作を示すフローチャートである。
【発明を実施するための形態】
【００１８】
以下、本発明を実施するための形態について実施例に基づいて説明する。
【実施例１】
【００１９】
先ず、数値制御装置１の要部の構成について簡単に説明する。
図１に示すように、数値制御装置１は、工作機械、射出成形機、ダイカスト機などの種々の機械装置の何れかに採用される数値制御装置である。数値制御装置１は、２つのＣＰＵ２Ａ，２Ｂと、ＲＯＭ３（メイン記憶手段に相当する）と、ＲＡＭ４と、ＣＰＵ２Ａ，２ＢとＲＯＭ３とＲＡＭ４とを接続するバス５と、バス５に介装されたバス調停回路６と、ＣＰＵ２Ａに接続されたＲＡＭ７などを有する。
【００２０】
バス５は、キーボード等の入力手段（図示略）と、入出力インターフェイス（図示略）にも接続されている。入出力インターフェイスは機械装置に取り付けた複数の機器に接続されている。ＣＰＵ２Ａは、キャッシュメモリ１０を有する一般的なＣＰＵである。尚、ＣＰＵ２Ａ，２Ｂの数は２つに限定されず、３つ以上のＣＰＵを設けてもよい。
【００２１】
ＣＰＵ２Ａは、そのＣＰＵ２Ａの設定を記憶するレジスタ９と、一時記憶可能なキャッシュメモリ１０と、種々の演算処理を行う演算処理回路（図示略）などを有する。尚、このＣＰＵ２Ａは、第１動作周波数とこの第１動作周波数よりも速い第２動作周波数とに切り換えて動作可能であるが、２つの周波数に限定する必要はなく、複数の動作周波数に択一的に切り換えて動作可能なものであってもよい。
【００２２】
ＲＯＭ３は、例えばフラッシュ形ＥＥＰＲＯＭで構成している。このＲＯＭ３は、ＣＰＵ２Ａを起動させる為のブートプログラム、オペレーティングシステムプログラム、機械装置を制御する制御プログラムなどを格納している。ＲＡＭ４は、例えばＳＲＡＭで構成している。このＲＡＭ４は、前記制御プログラムによる制御を実行する為の種々のワークメモリを備えている。ＲＡＭ７は、例えばＤＲＡＭで構成している。このＲＡＭ７はＣＰＵ２Ａの演算処理時におけるデータのワークエリアとして機能する。
【００２３】
バス調停回路６は、バス５に関する使用許可を調停するためバス５に介装してある。バス調停回路６は、ＣＰＵ２Ａ，２Ｂのうち何れか一方にＲＯＭ３又はＲＡＭ４と占有的に接続可能にするためのものである。例えば、ＣＰＵ２Ａにバス５を占有的に接続した場合、ＣＰＵ２Ｂは、ＲＯＭ３又はＲＡＭ４と接続することができない。尚、前記バス調停回路６は、例えばＦＰＧＡで構成され、発信回路を有さないものであるが、発信回路を有するものでもよい。
【００２４】
次に、この数値制御装置１の電源を投入した時に、オペレーティングシステムが起動する前に、ＣＰＵ２Ａが実行する初期化制御について、図２に基づいて説明する。尚、図２において、Ｓｉ（ｉ＝１，２，・・・）はステップを示す。尚、以下の説明は、初期化方法の説明を含む。
【００２５】
先ず、数値制御装置１の電源が入ると、ＣＰＵ２Ａは、予め設定された初期動作周波数３３ＭＨｚ（第１動作周波数に相当する）で起動し、バス調停回路６は、ＣＰＵ２Ａに追従して初期動作周波数３３ＭＨｚで起動する（Ｓ１）。ＣＰＵ２Ａは、バス調停回路６を介して、ＲＯＭ３のブートプログラムを読み込み（Ｓ２）、ＲＯＭ３，ＲＡＭ４などに対して物理アドレスと論理アドレスの対応づけを行う（Ｓ３）。次に、ＣＰＵ２Ａは、レジスタ９を書き換えてキャッシュメモリ１０をＳＲＡＭとして設定する(Ｓ４)。次に、ＣＰＵ２Ａは、ＲＯＭ３のブートプログラムをキャッシュメモリ１０に格納し、ＣＰＵ２Ａは、キャッシュメモリ１０に格納したブートプログラムを実行する(Ｓ５)。このとき、ＣＰＵ２Ａは、バス調停回路６を介して、ＲＯＭ３、ＲＡＭ４などにアクセスしていない状態になる。
【００２６】
次に、ＣＰＵ２Ａは、バス調停回路６にリセット信号を出力して、バス調停回路６をリセット状態にする(Ｓ６)。ＣＰＵ２Ａは、レジスタ９を書き換えて動作周波数を１３３ＭＨｚ（第２動作周波数に相当する）に切り換える(Ｓ７)。ＣＰＵ２Ａは、リセット信号出力を解除すると、バス調停回路６は、リセット状態が解除されて再起動する。このとき、バス調停回路６は、ＣＰＵ２Ａの動作周波数の切換えに応じて、動作周波数が１３３ＭＨｚに切り換わる（Ｓ８）。
【００２７】
次に、ＣＰＵ２Ａは、ＲＯＭ３，ＲＡＭ４，７などの各メモリの全ての領域の動作確認を行う（Ｓ９）。ＣＰＵ２Ａは、ＲＯＭ３に格納されているオペレーティングシステムプログラムを読み込んでＲＡＭ７に格納する（Ｓ１０）。尚、このとき、必要に応じて、機械装置を制御する制御プログラムをＲＯＭ３から読み込んでＲＡＭ７に格納する。こうして、ＣＰＵ２Ａは、キャッシュメモリ１０に格納されたブートプログラムの実行を終了して、レジスタ９を書き換えてＳＲＡＭをキャッシュメモリ１０に戻し、初期化が終了する。
【００２８】
ここで、Ｓ１が本発明の第１ステップに相当し、Ｓ１を実行するＣＰＵ２Ａが「起動手段」に相当する。Ｓ２〜Ｓ５が、本発明の第２ステップに相当し、Ｓ２〜Ｓ５を実行するＣＰＵ２Ａが「格納手段」に相当する。Ｓ６〜Ｓ８が、本発明の第３ステップに相当し、このＳ６〜Ｓ８を実行するＣＰＵ２Ａが「動作周波数切換手段」に相当する。
【００２９】
次に、以上説明した数値制御装置１の初期化方法及び数値制御装置８の作用、効果について説明する。
電源投入時に、ＣＰＵ２Ａとバス調停回路６は、動作周波数３３ＭＨｚ（第１動作周波数）で起動する。ＣＰＵ２Ａは、バス５とバス調停回路６を介してＲＯＭ３（メイン記憶手段）からブートプログラムをＣＰＵ２Ａのキャッシュメモリ１０に格納する。キャッシュメモリ１０に格納したブートプログラムに基づいて、ＣＰＵ２Ａの動作周波数は３３ＭＨｚから１３３ＭＨｚ（第２動作周波数）に切り換わる。このＣＰＵ２Ａの動作周波数の切り換えに応じて、バス調停回路６の動作周波数は第１動作周波数から第２動作周波数に切り換わる。
【００３０】
従って、ブートプログラムを格納し且つＣＰＵ２Ａに直接接続したブートシーケンサ（ＲＯＭ）を設けることなく、ＣＰＵ２Ａとバス調停回路６の動作周波数を変更可能になり、数値制御装置１の初期化時間を短縮することができる。ＣＰＵ２Ａが、ＲＯＭ３（メイン記憶手段）から読み込んだブートプログラムをキャッシュメモリ１０に格納して、ＣＰＵ２Ａの周辺機器であるバス調停回路６から切り離した状態でブートプログラムを実行することができるので、アクセス速度の遅いＲＯＭ３へのアクセス数を僅少にして、起動時間を短縮することができる。
【００３１】
ＣＰＵ２Ａは、バス調停回路６にリセット信号を出力して、バス調停回路６をリセットし、ＣＰＵ２Ａが、その動作周波数を第２動作周波数に切り換えてから、バス調停回路６のリセット状態を解除して、バス調停回路６が、第２動作周波数で動作するので、バス調停回路６が、その動作周波数をＣＰＵ２Ａの動作周波数と同じ動作周波数に切り換えて動作することができる。
【実施例２】
【００３２】
次に、前記実施例１の初期化制御を部分的に変更した実施例２について図３〜図５に基づいて説明する。但し、前記実施例１と同一の構成要素には同一の符号を付し、同一のステップには同一のステップ番号を付して説明を省略する。尚、本実施例のバス調停回路６Ａは、前記実施例１のバス調停回路６とは異なり、一時記憶可能なレジスタとクロック信号を生成する発信回路とを有する。このため、バス調停回路６Ａは、そのレジスタを書き換えて、その動作周波数を切換え可能である。
【００３３】
先ず、数値制御装置１Ａの電源が入ると、図４に示すように、Ｓ２１において、ＣＰＵ２Ａは、予め設定された初期動作周波数３３ＭＨｚ（第１動作周波数に相当する）で起動する。このとき同時に、図５に示すように、Ｓ３１において、バス調停回路６Ａは、予め設定された初期動作周波数３３ＭＨｚで起動する。
【００３４】
次に、Ｓ２〜Ｓ５の実行後、Ｓ２２において、ＣＰＵ２Ａは、ＲＯＭ３から読み込んでＳＲＡＭ（キャシュメモリ１０）に格納したブートプログラムに基づいて、そのレジスタ９を書き換え、動作周波数を３３ＭＨｚから１３３ＭＨｚ（第２動作周波数に相当する）に切り換える。Ｓ２３において、ＣＰＵ２Ａは、バス調停回路６Ａの動作周波数の切り換えが終わるまで、一定期間（第１所定期間）待機状態になる。この第１所定期間は、バス調停回路６Ａが動作周波数を切り換える迄の数μｓ程度の期間である。
【００３５】
図５のＳ３２において、バス調停回路６Ａは、ＣＰＵ２ＡがＲＯＭ３にアクセスする必要がなくなるまで、つまり、ＳＲＡＭに格納したブートプログラムが起動するまで、動作周波数を３３ＭＨｚに維持する必要がある。それ故、一定期間（第２所定期間）、待機する。この第２所定期間は数μｓ程度の期間であり、この待機期間中にＣＰＵ２Ａは、Ｓ２２までの処理を実行する。次に、Ｓ３３において、Ｓ２３の第１所定期間の待機中に、バス調停回路６Ａは、そのレジスタを書き換えて、動作周波数を３３ＭＨｚから１３３ＭＨｚに切り換える。バス調停回路６Ａの動作周波数が切り換わった後、ＣＰＵ２Ａは、待機状態を解除して、Ｓ９，Ｓ１０を実行して、初期化が終了する。
【００３６】
尚、前記のＳ２１，Ｓ３１が本発明の第１ステップに相当し、このＳ２１，Ｓ３１を実行するＣＰＵ２Ａが「起動手段」に相当する。前記のＳ２２，Ｓ２３，Ｓ３２，Ｓ３３が、本発明の第３ステップに相当する。このＳ２２，Ｓ２３，Ｓ３２，Ｓ３３を実行するＣＰＵ２Ａが「動作周波数切換手段」に相当する。
【００３７】
前述の初期化制御においては、ＣＰＵ２Ａは、その動作周波数を第２動作周波数に切り換えてから一定期間待機状態になり、ＣＰＵ２ＡとＲＯＭ３との信号伝達を停止してから、バス調停回路６Ａが第１動作周波数から第２動作周波数に自動的に切り換わるので、バス調停回路６Ａは、その動作周波数をＣＰＵ２Ａの動作周波数と同じ周波数に切り換えて動作することができる。尚、ＣＰＵ２Ａとバス調停回路６Ａは、タイマー回路を夫々有し、これらタイマー回路により、第１，第２所定期間を計測するものとする。
【００３８】
尚、Ｓ２２の後に、ＣＰＵ２Ａが一定期間待機するのではなく、同期信号を用いて同期を取るようにしても良い。つまり、ＣＰＵ２Ａが、ＲＯＭ３のブートプログラムをＳＲＡＭとしてのキャッシュメモリ１０に格納した後に、ＣＰＵ２Ａが、バス調停回路６ＡにＣＰＵ２ＡのＲＯＭ３へのアクセスが停止したとする同期信号を出力する。この同期信号に基づいて、バス調停回路６Ａが動作周波数を切り換え、その後、ＣＰＵが同期信号出力を解除して、ＣＰＵ２Ａとバス調停回路６Ａとの動作周波数の同期を取るように構成しても良い。
【００３９】
次に、前記実施例１，２を部分的に変更した変更例について説明する。
システム起動後の稼働中に、ＣＰＵ２Ａが処理するデータ処理量が少ないと判定された場合に、ＣＰＵ２Ａとバス調停回路６，６Ａの動作周波数を低い周波数に切り換えるように構成してもよい。
【００４０】
従って、システムの処理量が少ない場合には、ＣＰＵ２Ａやバス調停回路６，６Ａなどの動作周波数を遅くして、消費電力を抑えることができる。
【産業上の利用可能性】
【００４１】
本発明は、工作機械、射出成形機、ダイカスト機などの種々の機械装置の数値制御装置の初期化方法及び数値制御装置に適用することができる。
【符号の説明】
【００４２】
１，１Ａ  数値制御装置
２Ａ  ＣＰＵ
３    ＲＯＭ（メイン記憶手段）
５    バス
６，６Ａ  バス調停回路
９    レジスタ
１０  キャッシュメモリ
【図１】
2011175503.tif 000003
【図２】
2011175503.tif 000004
【図３】
2011175503.tif 000005
【図４】
2011175503.tif 000006
【図５】
2011175503.tif 000007