(57)【要約】【課題】高効率を保ちつつ、昇圧比を大きく取ることのできる昇圧コンバータを提供する。【解決手段】第１の期間にスイッチング素子Ｓ１のみをオンさせ、第２の期間にスイッチング素子Ｓ１，Ｓ２を両方ともオンさせ、第３の期間にスイッチング素子Ｓ２のみをオンさせ、第４の期間にスイッチング素子Ｓ１，Ｓ２を両方ともオンさせる。第１，第２および第４の期間に、トランスＴ１に励磁電流を生成し、第２，第３および第４の期間に、トランスＴ２に励磁電流を生成する。そして、第１の期間と第３の期間に、トランスＴ１，Ｔ２に生成した励磁電流を整流素子Ｓ３，Ｓ４により整流し、直流電圧Ｖｉｎを昇圧して得た出力電圧Ｖｏを負荷２０に供給する。【選択図】図１
2011217486.tif 000002
【特許請求の範囲】
【請求項１】
一次巻線と二次巻線とを磁気結合してなる第１のトランスと、一次巻線と二次巻線とを磁気結合してなる第２のトランスと、分圧用コンデンサと、第１および第２のスイッチング素子と、第１および第２の整流素子と、出力コンデンサとを備え、
第１の期間に前記第１のスイッチング素子のみをオンさせ、第２の期間に前記第１および前記第２のスイッチング素子を両方ともオンさせ、第３の期間に前記第２のスイッチング素子のみをオンさせ、第４の期間に前記第１および前記第２のスイッチング素子を両方ともオンさせる動作を繰り返すことにより、
前記第１の期間，前記第２の期間，および前記第４の期間に、前記第１のトランスの一次巻線を入力電源に接続させ、前記第２の期間，前記第３の期間，および前記第４の期間に、前記第２のトランスの一次巻線を前記入力電源に接続させて、前記第１および前記第２のトランスに二相の励磁電流をそれぞれ生成し、
前記第１のトランスの二次巻線と前記第２のトランスの二次巻線と前記分圧用コンデンサとからなる直列回路を、前記第１の期間に、前記第２の整流素子を通して入力電源および前記第２のトランスの一次巻線と直列に接続させ、ならびに前記第３の期間に、前記入力電源および前記第１のトランスの一次巻線と、前記第１の整流素子を通して前記出力コンデンサと直列に接続させて、前記第１および前記第２のトランスに生成した励磁電流を、前記第１および前記第２の整流素子により整流することで、直流電圧を負荷に供給することを特徴とする昇圧コンバータ。
【請求項２】
第１および第２のインダクタと、分圧用コンデンサと、第１および第２のスイッチング素子と、第１および第２の整流素子と、出力コンデンサとを備え、
第１の期間に前記第１のスイッチング素子のみをオンさせ、第２の期間に前記第１および前記第２のスイッチング素子を両方ともオンさせ、第３の期間に前記第２のスイッチング素子のみをオンさせ、第４の期間に前記第１および前記第２のスイッチング素子を両方ともオンさせる動作を繰り返すことにより、
前記第１の期間，前記第２の期間，および前記第４の期間に、前記第１のインダクタを入力電源に接続させ、前記第２の期間，前記第３の期間，および前記第４の期間に、前記第２のインダクタを入力電源に接続させて、前記第１および前記第２のインダクタに二相の励磁電流をそれぞれ生成し、
前記分圧用コンデンサを、前記第１の期間に、前記第２の整流素子を通して入力電源および前記第２のインダクタと直列に接続させ、ならびに前記第３の期間に、前記入力電源および前記第１のインダクタと、前記第１の整流素子を通して前記出力コンデンサと直列に接続させて、前記第１および前記第２のインダクタに生成した励磁電流を、前記第１および前記第２の整流素子により整流することで、前記入力電源からの直流電圧を昇圧して負荷に供給することを特徴とする昇圧コンバータ。
【請求項３】
前記第１および前記第２の整流素子は、前記第１および前記第２のスイッチング素子に同期してオン・オフ動作されるＦＥＴからなることを特徴とする請求項１または２記載の昇圧コンバータ。
【請求項４】
前記負荷側より入力電圧を印加し、前記入力電源側に降圧した電圧を供給する構成としたことを特徴とする請求項３記載の昇圧コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低圧の入力電圧を絶縁することなく高圧の出力に変換し、その出力電圧を負荷に供給する昇圧コンバータにおいて、高効率で高出力の電圧特性を実現する昇圧コンバータに関する。
【背景技術】
【０００２】
昇圧型の非絶縁コンバータは、周知のように電圧を昇圧する場合に用いられ、例えば特許文献１などに開示される。図１０は、従来の非絶縁昇圧コンバータを示したものであるが、これは入力電源１０の両端間にインダクタＬとＭＯＳ型ＦＥＴからなるスイッチング素子Ｓとの直列回路を接続し、スイッチング素子Ｓの両端間に整流素子としてのダイオードＤと出力コンデンサＣｏとの直列回路を接続して、図示しない制御回路からのパルス駆動信号によりスイッチング素子Ｓをスイッチング動作させる構成となっている。
【０００３】
そして、スイッチング素子Ｓのオン期間中は、入力電源１０からインダクタＬに流れる電流によって、当該インダクタＬにエネルギーが蓄えられ、スイッチング素子Ｓのオフ期間中は、それまでインダクタＬに蓄えられていたエネルギーが、入力電源１０からのエネルギーと共にダイオードＤを通して出力側に放出され、入力電源１０に発生する直流入力電圧にインダクタＬの誘導起電圧を重畳した電圧が、出力コンデンサＣｏの両端間に接続する負荷２０に供給されるようになっている。
【０００４】
ここで、前記入力電圧をＶｉｎ，出力電圧をＶｏ，スイッチング素子の時比率（スイッチング周期に対するオン期間の割合）をＤとするならば、入力電圧Ｖｉｎと出力電圧Ｖｏとの比は、次の式であらわせる。
【０００５】
【数１】
2011217486.tif 000003
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平７−１３１９８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記数１によれば、スイッチング素子Ｓの時比率Ｄをほぼ１に近い状態で動作できるのであれば、出力電圧Ｖｏは入力電圧Ｖｉｎのほぼ無限大倍にまで昇圧することが可能である。しかし、実際にはスイッチング素子Ｓを制御する制御用ＩＣのデッドタイムや、スイッチング素子Ｓ自体の寄生容量などの関係で、時比率Ｄをほぼ１にしながら高効率を保つことは不可能であり、入力電圧Ｖｉｎに対する出力電圧Ｖｏの昇圧比は、ある程度のところまでしか変化させることができない。したがって、高効率を保ちつつ、入力電圧Ｖｉｎに対する出力電圧Ｖｏの昇圧比を大きく取れるような非絶縁昇圧コンバータが求められていた。
【０００８】
本発明は上記問題点に鑑みなされたもので、高効率を保ちつつ、昇圧比を大きく取ることのできる昇圧コンバータを提供することを、その目的とする。
【課題を解決するための手段】
【０００９】
本発明における昇圧コンバータは、一次巻線と二次巻線とを磁気結合してなる第１のトランスと、一次巻線と二次巻線とを磁気結合してなる第２のトランスと、分圧用コンデンサと、第１および第２のスイッチング素子と、第１および第２の整流素子と、出力コンデンサとを備え、第１の期間に前記第１のスイッチング素子のみをオンさせ、第２の期間に前記第１および前記第２のスイッチング素子を両方ともオンさせ、第３の期間に前記第２のスイッチング素子のみをオンさせ、第４の期間に前記第１および前記第２のスイッチング素子を両方ともオンさせる動作を繰り返すことにより、前記第１の期間，前記第２の期間，および前記第４の期間に、前記第１のトランスの一次巻線を入力電源に接続させ、前記第２の期間，前記第３の期間，および前記第４の期間に、前記第２のトランスの一次巻線を前記入力電源に接続させて、前記第１および前記第２のトランスに二相の励磁電流をそれぞれ生成し、前記第１のトランスの二次巻線と前記第２のトランスの二次巻線と前記分圧用コンデンサとからなる直列回路を、前記第１の期間に、前記第２の整流素子を通して入力電源および前記第２のトランスの一次巻線と直列に接続させ、ならびに前記第３の期間に、前記入力電源および前記第１のトランスの一次巻線と、前記第１の整流素子を通して前記出力コンデンサと直列に接続させて、前記第１および前記第２のトランスに生成した励磁電流を、前記第１および前記第２の整流素子により整流することで、前記入力電源からの直流電圧を昇圧して負荷に供給する構成を備えている。
【００１０】
また、本発明における昇圧コンバータは、第１および第２のインダクタと、分圧用コンデンサと、第１および第２のスイッチング素子と、第１および第２の整流素子と、出力コンデンサとを備え、第１の期間に前記第１のスイッチング素子のみをオンさせ、第２の期間に前記第１および前記第２のスイッチング素子を両方ともオンさせ、第３の期間に前記第２のスイッチング素子のみをオンさせ、第４の期間に前記第１および前記第２のスイッチング素子を両方ともオンさせる動作を繰り返すことにより、前記第１の期間，前記第２の期間，および前記第４の期間に、前記第１のインダクタを入力電源に接続させ、前記第２の期間，前記第３の期間，および前記第４の期間に、前記第２のインダクタを入力電源に接続させて、前記第１および前記第２のインダクタに二相の励磁電流をそれぞれ生成し、前記分圧用コンデンサを、前記第１の期間に、前記第２の整流素子を通して入力電源および前記第２のインダクタと直列に接続させ、ならびに前記第３の期間に、前記入力電源および前記第１のインダクタと、前記第１の整流素子を通して前記出力コンデンサと直列に接続させて、前記第１および前記第２のインダクタに生成した励磁電流を、前記第１および前記第２の整流素子により整流することで、前記入力電源からの直流電圧を昇圧して負荷に供給する構成を備えている。
【００１１】
上記各構成の昇圧コンバータにおいて、前記第１および前記第２の整流素子は、前記第１および前記第２のスイッチング素子に同期してオン・オフ動作されるＦＥＴからなるのが好ましい。
【００１２】
さらに、前記負荷側より入力電圧を印加し、前記入力電源側に降圧した電圧を供給する構成とするのが好ましい。
【発明の効果】
【００１３】
請求項１の発明によれば、第１および第２のトランスの一次巻線と二次巻線との巻数比を大きく取らなくても、既存の非絶縁昇圧コンバータに対して、入力電圧に対する出力電圧の昇圧比を大きくすることが可能になり、非絶縁コンバータとしての電圧変換率を大幅に改善することができる。また、第１および第２のスイッチング素子や第１および第２の整流素子の損失やサージの低減も可能になり、高効率を保ちつつ、昇圧比を大きく取ることができる。さらに、分圧用コンデンサの両端間は、第１および第２のスイッチング素子の時比率に依存することなく、出力電圧の半分の電圧が発生し、それにより第１および第２のトランスを流れる電流が自動的にバランスされるので、電流バランス回路を別に設ける必要がなく、回路構成を簡単にできる。
【００１４】
請求項２の発明によれば、既存の非絶縁昇圧コンバータに対して、第１および第２のスイッチング素子の時比率が同じ条件下で、入力電圧に対する出力電圧の昇圧比を２倍にすることが可能になり、昇圧コンバータとしての電圧変換率を大幅に改善できる。また、第１および第２のスイッチング素子や第１および第２の整流素子の損失やサージの低減も可能になり、高効率を保ちつつ、昇圧比を大きく取ることができる。さらに、分圧用コンデンサの両端間は、第１および第２のスイッチング素子の時比率に依存することなく、出力電圧の半分の電圧が発生し、それにより第１および第２のインダクタを流れる電流が自動的にバランスされるので、電流バランス回路を別に設ける必要がなく、回路構成を簡単にできる。
【００１５】
請求項３の発明によれば、第１および前記第２の整流素子をＦＥＴとすることで、これらの整流素子に電流が流れるときの損失を低減でき、より高効率な昇圧コンバータを提供できる。
【００１６】
請求項４の発明によれば、昇圧コンバータの入力と出力を入れ替えることで、内部の構成にいっさい手を加えることなく、昇圧コンバータを降圧コンバータとして動作させることが可能になる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施例における非絶縁昇圧コンバータの回路図である。
【図２】図１に示す回路の各部の波形図である。
【図３】図１に示す回路の状態１の等価回路図である。
【図４】図１に示す回路の状態２および状態４の等価回路図である。
【図５】図１に示す回路の状態３の等価回路図である。
【図６】本実施例と従来例において、時比率と入力／出力の電圧比との関係を示すグラフである。
【図７】別な変形例を示す非絶縁昇圧コンバータの回路図である。
【図８】図７に示すコンバータ回路の応用例を示す電源システムの回路図である。
【図９】さらに別な変形例を示す非絶縁昇圧コンバータの回路図である。
【図１０】従来知られている非絶縁昇圧コンバータの回路図である。
【発明を実施するための形態】
【００１８】
以下、添付図面に基づいて、本発明における好適な回路例を詳細に説明する。
【００１９】
図１は、本発明の一実施例を示す非絶縁昇圧コンバータの回路図である。同図において、１は入力電圧Ｖinを出力電圧Ｖｏに昇圧する２相式のタップドインダクタ昇圧コンバータ回路（以下、単にコンバータ回路という）、３０はコンバータ回路１の動作を制御する制御回路である。ここでの非絶縁昇圧コンバータは、コンバータ回路１と制御回路３０で構成される。
【００２０】
コンバータ回路１は、入力電源１０からの直流入力電圧Ｖinを昇圧して、負荷２０に出力電圧Ｖｏを供給するもので、入力コンデンサＣと、一次巻線ｎｐ１と二次巻線ｎｓ１とを磁気結合させた第１のインダクタンス素子としてのトランスＴ１と、一次巻線ｎｐ２と二次巻線ｎｓ２とを磁気結合させた第２のインダクタンス素子としてのトランスＴ２と、分圧用コンデンサＣｉｎと、第１のスイッチング素子Ｓ１と、第２のスイッチング素子Ｓ２と、ダイオードで構成される第１の整流素子Ｓ３と、同じくダイオードで構成される第２の整流素子Ｓ４と、出力コンデンサＣｏとにより構成される。このコンバータ回路１は、第一相の回路として、第１のトランスＴ１，第１のスイッチング素子Ｓ１，第１の整流素子Ｓ３を備え、第二相の回路として、第２のトランスＴ２，第２のスイッチング素子Ｓ２，第２の整流素子Ｓ４を備えている。また、トランスＴ１の二次巻線ｎｓ１およびトランスＴ２の二次巻線ｎｓ２と直列に分圧用コンデンサＣｉｎが接続され、第一相の回路および第二相の回路の入力端に、平滑用の入力コンデンサＣが共通して接続され、第一相の回路の出力端と、第二相の回路の出力端に、整流素子Ｓ３を通して平滑用の出力コンデンサＣｏが接続される。
【００２１】
スイッチング素子Ｓ１，Ｓ２は何れもＭＯＳ型ＦＥＴで構成され、これらのスイッチング素子Ｓ１，Ｓ２のゲートには、制御回路３０から好ましくは時比率Ｄが同じで位相を180°ずらしたパルス駆動信号が与えられる。また、制御回路３０は出力電圧Ｖoutを監視して、この出力電圧Ｖoutに応じてパルス駆動信号の導通幅ひいては各スイッチング素子Ｓ１，Ｓ２の時比率Ｄを調整する。それにより、スイッチング素子Ｓ１，Ｓ２は位相差を有してスイッチング動作されるが、各スイッチング素子Ｓ１，Ｓ２の時比率Ｄが0.5未満になると、コンバータ回路１の入力と出力が短絡するため、時比率Ｄは0.5≦Ｄ＜１の範囲に制限する必要がある。したがってコンバータ回路１は、スイッチング素子Ｓ１のみオン（状態１）→両方のスイッチング素子Ｓ１，Ｓ２がオン（状態２）→スイッチング素子Ｓ２のみオン（状態３）→両方のスイッチング素子Ｓ１，Ｓ２がオン（状態４）の動作を繰り返す。
【００２２】
その他、図１に示すＬｍ１はトランスＴ１の励磁インダクタンスであり、Ｌｍ２はトランスＴ２の励磁インダクタンスである。トランスＴ１の励磁インダクタンスＬｍ１は一次巻線ｎｐ１と同極性で並列に接続され、トランスＴ２の励磁インダクタンスＬｍ２は一次巻線ｎｐ２と同極性で並列に接続される。また、ｒ１およびｒ２は、各々第一相の回路および第二相の回路の内部損失に相当する等価抵抗であり、ｒｃは出力コンデンサＣｏの等価直列抵抗である。
【００２３】
次に、コンバータ回路１における各素子間の接続について説明する。但し、上記励磁インダクタンスＬｍ１，Ｌｍ２はトランスＴ１，Ｔ２に含まれており、等価抵抗ｒ１，ｒ２，ｒｃは実際の素子として存在しないので、これらの説明については省略する。
【００２４】
入力電源１０は負極性端子が接地されており、その正極性端子には入力コンデンサＣの一端と、トランスＴ１の一次巻線ｎｐ１の一端であるドット端子と、トランスＴ２の一次巻線ｎｐ２の一端であるドット端子がそれぞれ接続される。トランスＴ１の一次巻線ｎｐ１の他端である非ドット端子には、スイッチング素子Ｓ１のドレインと、トランスＴ１の二次巻線ｎｓ１の一端であるドット端子がそれぞれ接続され、スイッチング素子Ｓ１のソースが前記入力コンデンサＣの他端と共に接地される。また、トランスＴ１の二次巻線ｎｓ１の他端である非ドット端子には、トランスＴ２の二次巻線ｎｓ２の他端である非ドット端子が接続され、この二次巻線ｎｓ２の一端であるドット端子に、分圧用コンデンサＣｉｎの一端が接続される。
【００２５】
一方、トランスＴ２の一次巻線ｎｐ２の他端である非ドット端子には、スイッチング素子Ｓ２のドレインと、整流素子Ｓ４のアノードが接続され、スイッチング素子Ｓ１のソースが接地される。分圧用コンデンサＣｉｎの他端と整流素子Ｓ４のカソードは、整流素子Ｓ３のアノードに共通して接続され、この整流素子３のカソードが、出力コンデンサＣｏの一端に接続される。出力コンデンサＣｏの他端は接地され、この出力コンデンサＣｏの両端に負荷２０を接続することで、コンバータ回路１から負荷２０に出力電圧Ｖｏを供給する構成となっている。
【００２６】
なお、コンバータ回路１の構成として、例えば分圧用コンデンサＣｉｎは、トランスＴ１の二次巻線ｎｓ１とトランスＴ２の二次巻線ｎｓ２との間に挿入接続してもよく、二次巻線ｎｓ１，ｎｓ２と分圧用コンデンサＣｉｎとによる直列回路が形成されればよい。また、整流素子Ｓ３，Ｓ４として、スイッチング素子Ｓ１と相補的に動作するＭＯＳ型ＦＥＴなどのスイッチ素子を用いてもよい。具体的な例は、後ほど詳述する。
【００２７】
次に、図２における各部の波形図と、図３〜図５における各状態の等価回路図を参照しながら、上記構成における動作の詳細を説明する。なお図２において、Ｖgs1はスイッチング素子Ｓ１のゲート・ソース間電圧，Ｖgs2はスイッチング素子Ｓ２のゲート・ソース間電圧，Ｖs1はスイッチング素子Ｓ１のソースを基準としたドレイン電圧，Ｖs2はスイッチング素子Ｓ２のソースを基準としたドレイン電圧，Ｉs1はスイッチング素子Ｓ１のドレイン電流，Ｉs2はスイッチング素子Ｓ２のドレイン電流，Ｖc1は分圧用コンデンサＣｉｎの両端間電圧，Ｉc1は分圧用コンデンサＣｉｎを流れる電流，Ｉlm1は励磁インダクタンスＬｍ１を流れるトランスＴ１の励磁電流，Ｉlm2は励磁インダクタンスＬｍ２を流れるトランスＴ２の励磁電流，Ｖs3は整流素子Ｓ３に印加する電圧，Ｖs4は整流素子Ｓ４に印加する電圧，Ｉs3は整流素子Ｓ３を流れる電流，Ｉs4は整流素子Ｓ４を流れる電流，Ｖｏは出力電圧であり、点線は０Ｖ若しくは０Ａを示している。
【００２８】
制御回路３０からスイッチング素子Ｓ１，Ｓ２のゲートにパルス駆動信号がそれぞれ与えられると、スイッチング素子Ｓ１，Ｓ２は双方がオンになる期間を有しながら、位相をずらしてオン・オフを繰り返す。このときのスイッチング素子Ｓ１，Ｓ２と整流素子Ｓ３，Ｓ４は、次の表に示すように、状態１〜状態４の順に遷移する。
【００２９】
【表１】
2011217486.tif 000004
【００３０】
図３に示すように、スイッチング素子Ｓ１のみオンする状態１の期間では、入力電源１０からトランスＴ１の一次巻線ｎｐ１，スイッチング素子Ｓ１を順に通して電流ｉ１が流れ、トランスＴ１の励磁電流は直線的に増加する。また、この状態１の期間には、スイッチング素子Ｓ２がオフしており、整流素子Ｓ３はオフすると共に、整流素子Ｓ４がオンして、トランスＴ１の二次巻線ｎｓ１とトランスＴ２の二次巻線ｎｓ２と分圧用コンデンサＣｉｎとからなる直列回路が、順バイアスされた整流素子Ｓ４を通して、入力電源１０（または入力コンデンサＣ）とトランスＴ２の一次巻線ｎｐ２とからなる直列回路に連結され、これらの各素子による閉回路が形成される。
【００３１】
このときトランスＴ２は、一次巻線ｎｐ２と二次巻線ｎｓ２を直列に接続した単なるインダクタとして機能し、それまで蓄えられていた励磁エネルギーを放出するので、トランスＴ２の励磁電流は直線的に減少する。また、トランスＴ１の一次巻線ｎｐ１を流れる電流ｉ１によって、その二次巻線ｎｓ１にも非ドット端子からドット端子に向かう電流が発生し、結果的に入力電源１０からトランスＴ２の一次巻線ｎｐ２，整流素子Ｓ４，分圧用コンデンサＣｉｎ，トランスＴ２の二次巻線ｎｓ２，トランスＴ１の二次巻線ｎｓ１，スイッチング素子Ｓ１を順に通して電流ｉ２が流れる。
【００３２】
続いて図４に示すように、両方のスイッチング素子Ｓ１，Ｓ２がオンする状態２の期間になると、整流素子Ｓ３，Ｓ４は何れも逆バイアスされ、入力電源１０からトランスＴ１の一次巻線ｎｐ１，スイッチング素子Ｓ１を順に通して電流ｉ１が流れると共に、入力電源１０からトランスＴ２の一次巻線ｎｐ２，スイッチング素子Ｓ２を順に通して電流ｉ２が流れる。したがって、各トランスＴ１，Ｔ２の励磁電流は直線的に増加する。
【００３３】
次に図５に示すように、スイッチング素子Ｓ２のみオンする状態３の期間になると、入力電源１０からトランスＴ２の一次巻線ｎｐ２，スイッチング素子Ｓ２を順に通して電流ｉ２が流れ、トランスＴ２の励磁電流は引き続き直線的に増加する。また、この状態３の期間には、スイッチング素子Ｓ１がオフしており、整流素子Ｓ３はオンすると共に、整流素子Ｓ４がオフして、トランスＴ１の二次巻線ｎｓ１とトランスＴ２の二次巻線ｎｓ２と分圧用コンデンサＣｉｎとからなる直列回路が、入力電源１０と、順バイアスされた整流素子Ｓ３を通して出力コンデンサＣｏに連結され、これらの各素子による閉回路が形成される。
【００３４】
このときトランスＴ１は、一次巻線ｎｐ１と二次巻線ｎｓ１を直列に接続した単なるインダクタとして機能し、それまで蓄えられていた励磁エネルギーを放出するので、トランスＴ１の励磁電流は直線的に減少する。また、トランスＴ２の一次巻線ｎｐ２を流れる電流ｉ２によって、その二次巻線ｎｓ２にも非ドット端子からドット端子に向かう電流が発生し、結果的に入力電源１０からトランスＴ１の一次巻線ｎｐ１，トランスＴ１の二次巻線ｎｓ１，トランスＴ２の二次巻線ｎｓ２，分圧用コンデンサＣｉｎ，整流素子Ｓ３，出力コンデンサＣｏ（および負荷２０）を順に通して電流ｉ１が流れる。
【００３５】
そして、再度図４に示すように、両方のスイッチング素子Ｓ１，Ｓ２がオンする状態２の期間になると、整流素子Ｓ３，Ｓ４は何れも逆バイアスされ、入力電源１０からトランスＴ１の一次巻線ｎｐ１，スイッチング素子Ｓ１を順に通して電流ｉ１が流れると共に、入力電源１０からトランスＴ２の一次巻線ｎｐ２，スイッチング素子Ｓ２を順に通して電流ｉ２が流れる。したがって、各トランスＴ１，Ｔ２の励磁電流は直線的に増加する。
【００３６】
上記状態１〜状態４において微分方程式を算出し、理想的なモデルとして前記等価抵抗ｒ１，ｒ２，ｒｃを無視して、状態平均化法によってコンバータ回路１の静特性を算出すると、トランスＴ１の励磁電流ｉｍ１と、トランスＴ２の励磁電流ｉｍ２と、分圧用コンデンサＣｉｎの両端間電圧Ｖｃ１と、出力電圧Ｖｏは、それぞれ次のようにあらわせる。
【００３７】
【数２】
2011217486.tif 000005
【００３８】
なお、上記Ｒは負荷２０の抵抗値であり、またｎは、トランスＴ１，Ｔ２において、二次巻線ｎｓ１，ｎｓ２に対する一次巻線ｎｐ１，ｎｐ２の巻数比（ｎ＝ｎｐ１／ｎｓ１＝ｎｐ２／ｎｓ２）である。
【００３９】
上記数２において、入力電圧Ｖｉｎに対する出力電圧Ｖｏの比は、１／（１−Ｄ）にて決められる昇圧型コンバータの特性を示すことがわかる。例えば巻数比ｎ＝１の場合、入力電圧Ｖｉｎに対する出力電圧Ｖｏの比は、４／（１−Ｄ）となり、同じ時比率Ｄで従来の４倍の昇圧比を得ることができる。また、分圧用コンデンサＣｉｎの両端間電圧Ｖｃ１は、巻数比ｎや時比率Ｄに関係なく、出力電圧Ｖｏの半分になることがわかる。時比率Ｄと入力電圧Ｖｉｎに対する出力電圧Ｖｏの比との関係を、本実施例と従来例で比較したグラフを、図６に示す。
【００４０】
以上のように本実施例では、一次巻線ｎｐ１と二次巻線ｎｓ１とを磁気結合してなる第１のトランスＴ１と、一次巻線ｎｐ２と二次巻線ｎｓ２とを磁気結合してなる第２のトランスＴ２と、分圧用コンデンサＣｉｎと、第１のスイッチング素子Ｓ１および第２のスイッチング素子Ｓ２と、第１の整流素子Ｓ３および第２の整流素子Ｓ４と、出力コンデンサＣｏとを備え、第１の期間にスイッチング素子Ｓ１のみをオンさせ、第２の期間にスイッチング素子Ｓ１，Ｓ２を両方ともオンさせ、第３の期間にスイッチング素子Ｓ２のみをオンさせ、第４の期間にスイッチング素子Ｓ１，Ｓ２を両方ともオンさせる動作を繰り返すことにより、第１，第２および第４の期間に、トランスＴ１の一次巻線ｎｐ１を入力電源１０に接続させ、第２，第３および第４の期間に、トランスＴ２の一次巻線ｎｐ２を入力電源１０に接続させて、トランスＴ１，Ｔ２に二相の励磁電流をそれぞれ生成し、トランスＴ１の二次巻線ｎｓ１とトランスＴ２の二次巻線ｎｓ２と分圧用コンデンサＣｉｎとからなる直列回路を、第１の期間に、整流素子Ｓ４を通して入力電源１０およびトランスＴ２の一次巻線ｎｐ２と直列に接続させ、ならびに第３の期間に、入力電源１０およびトランスＴ１の一次巻線ｎｐ１と、整流素子Ｓ３を通して出力コンデンサＣｏと直列に接続させて、トランスＴ１，Ｔ２に生成した励磁電流を整流素子Ｓ３，Ｓ４により整流することで、入力電源１０からの直流電圧Ｖｉｎを昇圧して得た出力電圧Ｖｏを、負荷２０に供給する構成となっている。
【００４１】
この場合、トランスＴ１の一次巻線ｎｐ１と二次巻線ｎｓ１との巻数比を大きく取らなくても、既存の非絶縁昇圧コンバータに対して、入力電圧Ｖｉｎに対する出力電圧Ｖｏの昇圧比を大きくすることが可能になり、非絶縁昇圧コンバータとしての電圧変換率を大幅に改善することができる。また、スイッチング素子Ｓ１，Ｓ２や整流素子Ｓ３，Ｓ４の損失やサージの低減も可能になり、高効率を保ちつつ、昇圧比を大きく取ることができる。さらに、分圧用コンデンサＣｉｎの両端間は、スイッチング素子Ｓ１，Ｓ２の時比率に依存することなく、出力電圧Ｖｏの半分の電圧が発生し、それにより各トランスＴ１，Ｔ２を流れる電流が自動的にバランスされるので、電流バランス回路を別に設ける必要がなく、回路構成を簡単にできる。
【００４２】
次に、上記実施例に関連する種々の変形例について説明する。
【００４３】
図７に示すコンバータ回路１’は、図１に示す整流素子Ｓ３，Ｓ４を、何れもＭＯＳ型ＦＥＴに置き換えたものである。この場合、ダイオードのアノードにＦＥＴのソースが対応し、ダイオードのカソードにＦＥＴのドレインが対応するように、各々の整流素子Ｓ３，Ｓ４を接続する。制御回路３０は、スイッチング素子Ｓ１と相反して整流素子Ｓ３がスイッチング動作するように、整流素子Ｓ３のゲートにパルス駆動信号を供給すると共に、スイッチング素子Ｓ２と相反して整流素子Ｓ４がスイッチング動作するように、整流素子Ｓ４のゲートにパルス駆動信号を供給する。これにより、スイッチング素子Ｓ１がオフする状態３には、整流素子Ｓ３がオンし、整流素子Ｓ３のドレインからソースを通して電流を流し、スイッチング素子Ｓ２がオフする状態１には、整流素子Ｓ４がオンし、整流素子Ｓ４のドレインからソースを通して電流を流すことで、整流素子Ｓ３，Ｓ４の導通損を減らして、コンバータ回路１’としての効率をより高めることができる。
【００４４】
つまり、ここでの整流素子Ｓ３，Ｓ４は、スイッチング素子Ｓ１，Ｓ２に同期してオン・オフ動作されるＦＥＴからなるので、これらの整流素子Ｓ３，Ｓ４に電流が流れるときの損失を低減でき、より高効率な非絶縁昇圧コンバータを提供できる。
【００４５】
また、図７に示す変形例では、制御回路３０からのパルス駆動信号によって、スイッチング素子Ｓ１，Ｓ２および整流素子Ｓ３，Ｓ４の各動作を制御できるので、コンバータ回路１’の入出力を入れ替えることで、コンバータ回路１’を昇圧コンバータとしてだけではなく、降圧コンバータとしても機能させることもできる。
【００４６】
こうした双方向コンバータの機能をコンバータ回路１’で実現した回路例を、図８に示す。電源装置５０は、コンバータ回路１’および負荷６０に入力電圧Ｖｉｎを供給するもので、前述の入力電源１０に相当する。また２０は、コンバータ回路１’の負荷としての二次電池である。電源装置５０からコンバータ回路１’に入力電圧Ｖｉｎが供給される正常時に、コンバータ回路１’は制御回路３０からのパルス駆動信号を受けて、入力電圧Ｖｉｎを出力電圧Ｖｏに昇圧し、これを二次電池２０に出力電圧Ｖｏとして供給する。このときの各スイッチング素子Ｓ１，Ｓ２の時比率Ｄは、前述したように入出力の短絡を避けるために、0.5≦Ｄ＜１の範囲に設定される。
【００４７】
なおここでは、コンバータ回路１’から二次電池２０への出力電流を監視し、この出力電流が所定値以下になって二次電池２０が満充電であると判断したら、コンバータ回路１’へのパルス駆動回路の供給を停止するように、制御回路３０を構成してもよい。
【００４８】
一方、何等かの原因で電源装置５０からコンバータ回路１’への入力電圧ｉｎが途絶えたのを検知すると、制御回路３０は同じく入出力の短絡を避けるために、時比率Ｄを0.5≦Ｄ＜１の範囲に設定して、コンバータ回路１’にパルス駆動信号を供給する。これにより、二次電池２０からの放電電圧がコンバータ１’への入力電圧となって、この入力電圧を降圧した電圧が、コンバータ回路１’から負荷６０に引き続き供給される。なお６２は、コンバータ回路１’から電源装置５０への電流の流入を阻止する逆流防止用ダイオードである。制御回路３０は、コンバータ回路１’から安定した電圧を負荷６０に供給できるようにするために、前記降圧した電圧に応じて各スイッチング素子Ｓ１，Ｓ２の時比率Ｄを調整する電圧調整回路が組み込まれる。
【００４９】
ここでのコンバータ回路１’は、二次電池２０を入力電圧として負荷６０に降圧した電圧を供給するために、整流素子Ｓ３，Ｓ４がスイッチング素子として機能し、スイッチング素子Ｓ１，Ｓ２が整流素子として機能する。また、整流素子Ｓ３，Ｓ４の時比率Ｄｓは、０＜Ｄ＜0.5の範囲に設定されるので、整流素子Ｓ３だけがオンする状態と、整流素子Ｓ３，Ｓ４が共にオフする状態と、整流素子Ｓ４だけがオンする状態と、整流素子Ｓ３，Ｓ４が共にオフする状態を繰り返しながらスイッチング動作する。このとき、スイッチング素子Ｓ１は整流素子Ｓ３と相補的に動作し、スイッチング素子Ｓ２は整流素子Ｓ４と相補的に動作することで、二次電池２０からの放電電圧よりも低い電圧を、負荷６０に供給することが可能になる。
【００５０】
以上のように、図８に示す例では、同一のコンバータ回路１’で負荷２０側より入力電圧Ｖｉｎを印加し、入力電源１０側に降圧した電圧を供給する構成となっている。このように、昇圧コンバータの入力と出力を入れ替えることで、内部の構成にいっさい手を加えることなく、昇圧コンバータを降圧コンバータとして動作させることが可能になる。
【００５１】
図９は、図１に示す回路の別な変形例であり、ここでのコンバータ回路１’’はトランスＴ１の二次巻線ｎｓ１とトランスＴ２の二次巻線ｎｓ２を何れも削除し、残った一次巻線ｎｐ１，ｎｐ２を、それぞれ磁気結合していない第１のインダクタンス素子であるインダクタＬ１と、第２のインダクタンス素子であるインダクタＬ２としている。その他の構成および動作は、図１に示したものと共通している。また、整流素子Ｓ３，Ｓ４はダイオードではなくＭＯＳ型ＦＥＴであってもよく、その場合は図７に示すような双方向コンバータの構成とすることもできる。
【００５２】
状態１において、スイッチング素子Ｓ１のみオンすると、入力電源１０からインダクタＬ１，スイッチング素子Ｓ１を順に通して電流が流れ、インダクタＬ１の励磁電流は直線的に増加する。また、この状態１ではスイッチング素子Ｓ２がオフしており、整流素子Ｓ３はオフすると共に、整流素子Ｓ４がオンして、分圧用コンデンサＣｉｎが、順バイアスされた整流素子Ｓ４を通して、入力電源１０（または入力コンデンサＣ）とインダクタＬ２とからなる直列回路に連結され、これらの各素子による閉回路が形成される。このとき、入力電源１０からインダクタＬ２，整流素子Ｓ４，分圧用コンデンサＣｉｎ，スイッチング素子Ｓ１を順に通して電流が流れ、インダクタＬ２はそれまで蓄えられていた励磁エネルギーを放出して、その励磁電流が直線的に減少する。
【００５３】
続いて、両方のスイッチング素子Ｓ１，Ｓ２がオンする状態２の期間になると、整流素子Ｓ３，Ｓ４は何れも逆バイアスされ、入力電源１０からインダクタＬ１を通して電流が流れると共に、入力電源１０からインダクタＬ２を通して電流が流れる。したがって、各インダクタＬ１，Ｌ２の励磁電流は直線的に増加する。
【００５４】
その後、スイッチング素子Ｓ２のみオンする状態３の期間になると、入力電源１０からインダクタＬ２，スイッチング素子Ｓ２を順に通して電流が流れ、インダクタＬ２の励磁電流は引き続き直線的に増加する。また、この状態３の期間には、スイッチング素子Ｓ１がオフしており、整流素子Ｓ３はオンすると共に、整流素子Ｓ４がオフして、分圧用コンデンサＣｉｎが、入力電源１０と順バイアスされた整流素子Ｓ３を通して出力コンデンサＣｏに連結され、これらの各素子による閉回路が形成される。このとき、入力電源１０からインダクタＬ１，分圧用コンデンサＣｉｎ，整流素子Ｓ３，出力コンデンサＣｏ（および負荷２０）を順に通して電流が流れ、インダクタＬ１はそれまで蓄えられていた励磁エネルギーを放出して、その励磁電流が直線的に減少する。
【００５５】
図９に示す回路は、前述したトランスＴ１，Ｔ２において、二次巻線ｎｓ１，ｎｓ２の巻数が０、すなわち二次巻線ｎｓ１，ｎｓ２に対する一次巻線ｎｐ１，ｎｐ２の巻数比ｎが無限大であると考えることができる。そのため、ここでの入力電圧Ｖｉｎに対する出力電圧Ｖｏの比は、２／（１−Ｄ）となり、同じ時比率Ｄで従来の２倍の昇圧比を得ることができる。また、分圧用コンデンサＣｉｎの両端間電圧Ｖｃ１は、ここでも巻数比ｎや時比率Ｄに関係なく、出力電圧Ｖｏの半分になる。
【００５６】
以上のように本例では、第１のインダクタＬ１および第２のインダクタＬ２と、分圧用コンデンサＣｉｎと、第１のスイッチング素子Ｓ１および第２のスイッチング素子Ｓ２と、第１の整流素子Ｓ３および第２の整流素子Ｓ４と、出力コンデンサＣｏとを備え、第１の期間にスイッチング素子Ｓ１のみをオンさせ、第２の期間にスイッチング素子Ｓ１，Ｓ２を両方ともオンさせ、第３の期間にスイッチング素子Ｓ２のみをオンさせ、第４の期間にスイッチング素子Ｓ１，Ｓ２を両方ともオンさせる動作を繰り返すことにより、第１，第２および第４の期間に、インダクタＬ１を入力電源１０に接続させ、第２，第３および第４の期間に、インダクタＬ２を入力電源１０に接続させて、インダクタＬ１，Ｌ２に二相の励磁電流をそれぞれ生成し、分圧用コンデンサＣｉｎを、第１の期間に、整流素子Ｓ４を通して入力電源１０およびインダクタＬ２と直列に接続させ、ならびに第３の期間に、入力電源１０およびインダクタＬ１と、整流素子Ｓ３を通して出力コンデンサＣｏと直列に接続させて、インダクタＬ１，Ｌ２に生成した励磁電流を整流素子Ｓ３，Ｓ４により整流することで、入力電源１０からの直流電圧Ｖｉｎを昇圧して得た出力電圧Ｖｏを、負荷２０に供給する構成となっている。
【００５７】
この場合も、既存の非絶縁昇圧コンバータに対して、スイッチング素子Ｓ１，Ｓ２の時比率Ｄが同じ条件下で、入力電圧Ｖｉｎに対する出力電圧Ｖｏの昇圧比を２倍にすることが可能になり、非絶縁昇圧コンバータとしての電圧変換率を大幅に改善できる。また、スイッチング素子Ｓ１，Ｓ２や整流素子Ｓ３，Ｓ４の損失やサージの低減も可能になり、高効率を保ちつつ、昇圧比を大きく取ることができる。さらに、分圧用コンデンサＣｉｎの両端間は、スイッチング素子Ｓ１，Ｓ２の時比率に依存することなく、出力電圧Ｖｏの半分の電圧が発生し、それにより各インダクタＬ１、Ｌ２を流れる電流が自動的にバランスされるので、電流バランス回路を別に設ける必要がなく、回路構成を簡単にできる。
【００５８】
なお本発明は、本実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、図１や図７に示す回路例では、二次巻線ｎｓ１，二次巻線ｎｓ２，分圧用コンデンサＣｉｎの順に接続した直列回路を示しているが、例えば二次巻線ｎｓ１，分圧用コンデンサＣｉｎ，二次巻線ｎｓ２の順に接続してもよい。また、スイッチング素子Ｓ１，Ｓ２や整流素子Ｓ３，Ｓ４として、ＦＥＴ以外の各種制御端子付き半導体素子（例えば、パワートランジスタ）を用いることができる。さらに、上記各例におけるＮチャネルのＭＯＳ型ＦＥＴに代わり、ＰチャネルのＭＯＳ型ＦＥＴを用いてもよい。
【符号の説明】
【００５９】
１０  入力電源
２０  負荷
Ｔ１  第１のトランス
Ｔ２  第２のトランス
ｎｐ１  （第１のトランスの）一次巻線
ｎｐ２  （第２のトランスの）一次巻線
ｎｓ１  （第１のトランスの）二次巻線
ｎｓ２  （第２のトランスの）二次巻線
Ｓ１  第１のスイッチング素子
Ｓ２  第２のスイッチング素子
Ｓ３  第１の整流素子
Ｓ４  第２の整流素子
Ｃｉｎ  分圧用コンデンサ
Ｃｏ  出力コンデンサ
Ｌ１  第１のインダクタ
Ｌ２  第２のインダクタ
【図１】
2011217486.tif 000006
【図２】
2011217486.tif 000007
【図３】
2011217486.tif 000008
【図４】
2011217486.tif 000009
【図５】
2011217486.tif 000010
【図６】
2011217486.tif 000011
【図７】
2011217486.tif 000012
【図８】
2011217486.tif 000013
【図９】
2011217486.tif 000014
【図１０】
2011217486.tif 000015