(57)【要約】      （修正有）【課題】寄生容量の充電に伴う電流変化の検出をキャンセルできる電流検出回路を提供する。【解決手段】電流検出回路１００は、信号Ｓ１１が与えられるＣＭＯＳインバータを構成するトランジスタ１０１及び１０２と、ドレイン電極がトランジスタ１０２のソース電極に接続され、ソース電極に電源電圧ＶＤＤが与えられるトランジスタ１０３と、トランジスタ１０３のドレイン電極とグランドラインＧＮＤとの間で直列に接続された抵抗１２３及び１２４と、抵抗１２３と抵抗１２４との接続点における電圧及び電源電圧Ｖｒｅｆが入力され、出力端子がトランジスタ１０３のゲート電極に接続されたオペアンプと、トランジスタ１０３を流れる電流をモニタし、モニタ電流と参照電流との比較を行い、前記入出力端子における電流変化の有無を検出する電流モニタ回路と、前記電流モニタ回路に接続され、前記モニタ電流により充電されるキャパシタ１２７と、を備える。【選択図】図１
2011203111.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極に制御信号が与えられ、ソース電極がグランドラインに接続され、ドレイン電極が入出力端子に接続された第１ＮＭＯＳトランジスタと、
ゲート電極に前記制御信号が与えられ、ドレイン電極が前記入出力端子及び前記ＮＭＯＳトランジスタのドレイン電極に接続された第１ＰＭＯＳトランジスタと、
ドレイン電極が前記第１ＰＭＯＳトランジスタのソース電極に接続され、ソース電極に第１電源電圧が与えられる第２ＰＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間に設けられ、ゲート電極が第１電流源に接続された第２ＮＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間で直列に接続された第１及び第２の抵抗と、
前記第１の抵抗と前記第２の抵抗との接続点における電圧及び第２電源電圧が入力され、出力端子が前記第２ＰＭＯＳトランジスタのゲート電極に接続されたオペアンプと、
前記第２ＰＭＯＳトランジスタを流れる電流をモニタし、モニタ電流と参照電流との比較を行い、前記入出力端子における電流変化の有無を検出する電流モニタ回路と、
前記電流モニタ回路に接続され、前記モニタ電流により充電されるキャパシタと、
を備える電流検出回路。
【請求項２】
前記電流モニタ回路は、
ソース電極に前記第１電源電圧が与えられ、ゲート電極が前記第２ＰＭＯＳトランジスタのゲート電極に接続された第３ＰＭＯＳトランジスタと、
ドレイン電極及びゲート電極が前記第３ＰＭＯＳトランジスタのドレイン電極に接続され、ソース電極が前記グランドラインに接続された第３ＮＭＯＳトランジスタと、
ゲート電極が前記第３ＮＭＯＳトランジスタのゲート電極及びドレイン電極に接続され、ソース電極が前記グランドラインに接続された第４ＮＭＯＳトランジスタと、
前記４ＮＭＯＳトランジスタのドレイン電極に接続された第２電流源と、
を有し、
前記キャパシタは、前記第３ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間に設けられることを特徴とする請求項１に記載の電流検出回路。
【請求項３】
ゲート電極に制御信号が与えられ、ソース電極がグランドラインに接続され、ドレイン電極が入出力端子に接続された第１ＮＭＯＳトランジスタと、
ゲート電極に前記制御信号が与えられ、ドレイン電極が前記入出力端子及び前記ＮＭＯＳトランジスタのドレイン電極に接続された第１ＰＭＯＳトランジスタと、
ドレイン電極が前記第１ＰＭＯＳトランジスタのソース電極に接続され、ソース電極に第１電源電圧が与えられる第２ＰＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間に設けられ、ゲート電極が第１電流源に接続された第２ＮＭＯＳトランジスタと、
前記第２ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間で直列に接続された第１及び第２の抵抗と、
前記第１の抵抗と前記第２の抵抗との接続点における電圧及び第２電源電圧が入力され、出力端子が前記第２ＰＭＯＳトランジスタのゲート電極に接続されたオペアンプと、
前記第２ＰＭＯＳトランジスタを流れる電流をモニタし、モニタ電流と参照電流との比較を行い、前記入出力端子における電流変化の有無を検出する電流モニタ回路と、
前記第２ＰＭＯＳトランジスタを流れる電流の変化を検出する微分回路を含む電流変化検出部と、
前記電流変化検出部の検出結果がゲート電極に与えられ、オン時は前記モニタ電流を前記グランドラインに導くトランジスタと、
を備える電流検出回路。
【請求項４】
前記電流モニタ回路は、
ソース電極に前記第１電源電圧が与えられ、ゲート電極が前記第２ＰＭＯＳトランジスタのゲート電極に接続された第３ＰＭＯＳトランジスタと、
ドレイン電極及びゲート電極が前記第３ＰＭＯＳトランジスタのドレイン電極に接続され、ソース電極が前記グランドラインに接続された第３ＮＭＯＳトランジスタと、
ゲート電極が前記第３ＮＭＯＳトランジスタのゲート電極及びドレイン電極に接続され、ソース電極が前記グランドラインに接続された第４ＮＭＯＳトランジスタと、
前記４ＮＭＯＳトランジスタのドレイン電極に接続された第２電流源と、
を有し、
前記トランジスタは、前記第３ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間に設けられることを特徴とする請求項３に記載の電流検出回路。
【請求項５】
前記電流モニタ回路は、前記制御信号がローレベルの期間に、前記入出力端子における電流変化の有無を検出することを特徴とする請求項１乃至４のいずれかに記載の電流検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流検出回路に関するものである。
【背景技術】
【０００２】
接続された他回路へ所定電圧を出力すると共に、入出力端子（他回路との接続端子）を流れる電流の変化を検出する電流検出回路を備えた回路が知られている（例えば特許文献１参照）。
【０００３】
入出力端子には寄生容量が発生し、出力電圧がハイになった時、寄生容量の充電のために電流が引き抜かれる。従来の回路では、この電流の引き抜きが、他回路によるものか、又は寄生容量の充電電流によるものか判別できないという問題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２５３９８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、寄生容量の充電に伴う電流変化の検出をキャンセルできる電流検出回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様による電流検出回路は、ゲート電極に制御信号が与えられ、ソース電極がグランドラインに接続され、ドレイン電極が入出力端子に接続された第１ＮＭＯＳトランジスタと、ゲート電極に前記制御信号が与えられ、ドレイン電極が前記入出力端子及び前記ＮＭＯＳトランジスタのドレイン電極に接続された第１ＰＭＯＳトランジスタと、ドレイン電極が前記第１ＰＭＯＳトランジスタのソース電極に接続され、ソース電極に第１電源電圧が与えられる第２ＰＭＯＳトランジスタと、前記第２ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間に設けられ、ゲート電極が第１電流源に接続された第２ＮＭＯＳトランジスタと、前記第２ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間で直列に接続された第１及び第２の抵抗と、前記第１の抵抗と前記第２の抵抗との接続点における電圧及び第２電源電圧が入力され、出力端子が前記第２ＰＭＯＳトランジスタのゲート電極に接続されたオペアンプと、前記第２ＰＭＯＳトランジスタを流れる電流をモニタし、モニタ電流と参照電流との比較を行い、前記入出力端子における電流変化の有無を検出する電流モニタ回路と、前記電流モニタ回路に接続され、前記モニタ電流により充電されるキャパシタと、を備えるものである。
【０００７】
本発明の一態様による電流検出回路は、ゲート電極に制御信号が与えられ、ソース電極がグランドラインに接続され、ドレイン電極が入出力端子に接続された第１ＮＭＯＳトランジスタと、ゲート電極に前記制御信号が与えられ、ドレイン電極が前記入出力端子及び前記ＮＭＯＳトランジスタのドレイン電極に接続された第１ＰＭＯＳトランジスタと、ドレイン電極が前記第１ＰＭＯＳトランジスタのソース電極に接続され、ソース電極に第１電源電圧が与えられる第２ＰＭＯＳトランジスタと、前記第２ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間に設けられ、ゲート電極が第１電流源に接続された第２ＮＭＯＳトランジスタと、前記第２ＰＭＯＳトランジスタのドレイン電極と前記グランドラインとの間で直列に接続された第１及び第２の抵抗と、前記第１の抵抗と前記第２の抵抗との接続点における電圧及び第２電源電圧が入力され、出力端子が前記第２ＰＭＯＳトランジスタのゲート電極に接続されたオペアンプと、前記第２ＰＭＯＳトランジスタを流れる電流をモニタし、モニタ電流と参照電流との比較を行い、前記入出力端子における電流変化の有無を検出する電流モニタ回路と、前記第２ＰＭＯＳトランジスタを流れる電流の変化を検出する微分回路を含む電流変化検出部と、前記電流変化検出部の検出結果がゲート電極に与えられ、オン時は前記モニタ電流を前記グランドラインに導くトランジスタと、を備えるものである。
【発明の効果】
【０００８】
本発明によれば、寄生容量の充電に伴う電流変化の検出をキャンセルできる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係る電流検出回路の概略構成図である。
【図２】本発明の第２の実施形態に係る電流検出回路の概略構成図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１１】
（第１の実施形態）図１に本発明の第１の実施形態に係る電流検出回路１００の概略構成を示す。電流検出回路１００は、１本の入出力ラインＬ１及びグランドラインＧＮＤを介して、デバイス２００に対して電圧を出力すると共に、入出力端子（デバイス２００との接続端子）における電流変化を検出する。
【００１２】
電流検出回路１００は、入出力ラインＬ１を介して出力する電圧のハイ／ローを切り替える。デバイス２００が入出力ラインＬ１を流れる電流を引き抜くか否かで、デバイス１００の入出力端子における電流が変化する。デバイス２００は、電流検出回路１００からの出力電圧の電圧値がハイの期間に、所望のタイミングで入出力ラインＬ１を流れる電流を引き抜くことができる。
【００１３】
電流検出回路１００の入出力端子（入出力ラインＬ１）には寄生容量Ｃ１が発生し、電流検出回路１００の出力電圧がハイになった時、寄生容量Ｃ１の充電のために電流が引き抜かれる。本実施形態に係る電流検出回路１００は、寄生容量Ｃ１の充電に伴う電流の引き抜きを、デバイス２００による電流の引き抜きであると誤検出することを防止するものである。
【００１４】
まず、デバイス２００について説明する。デバイス２００は、ＰＭＯＳトランジスタ２０１、ＮＭＯＳトランジスタ２０２〜２０５、及び電流源２０６を有する。ＮＭＯＳトランジスタ２０２はソース電極がグランドラインＧＮＤに接続され、ドレイン電極がＰＭＯＳトランジスタ２０１のドレイン電極に接続される。ＮＭＯＳトランジスタ２０２のゲート電極はＰＭＯＳトランジスタ２０１のゲート電極及び入出力ラインＬ１に接続される。ＮＭＯＳトランジスタ２０２及びＰＭＯＳトランジスタ２０１のドレイン電圧は信号Ｓ２１となる。
【００１５】
ＮＭＯＳトランジスタ２０５のドレイン電極と電圧ラインＶとの間に電流源２０６が設けられる。ＮＭＯＳトランジスタ２０５のゲート電極にはデバイス２００の信号Ｓ２２が与えられ、ソース電極はＮＭＯＳトランジスタ２０４のドレイン電極、ゲート電極、及びＮＭＯＳトランジスタ２０３のゲート電極に接続される。ＮＭＯＳトランジスタ２０４のソース電極はグランドラインＧＮＤに接続される。ＮＭＯＳトランジスタ２０３のドレイン電極は入出力ラインＬ１に接続され、ソース電極はグランドラインＧＮＤに接続される。ＮＭＯＳトランジスタ２０３はＮＭＯＳトランジスタ２０４よりサイズの大きいトランジスタであり、サイズ比は例えば７５：１である。
【００１６】
デバイス２００の信号Ｓ２２がハイレベルの時、ＮＭＯＳトランジスタ２０５がオンする。それにより、ＮＭＯＳトランジスタ２０３がオンし、入出力ラインＬ１を流れる電流が引き抜かれる。入出力ラインＬ１の電流の引き抜きは、電流検出回路１００の出力電圧がハイレベルの時のみ行うことができる。
【００１７】
入出力ラインＬ１から引き抜かれる電流は、電流源２０６により流される電流Ｉｓと、ＮＭＯＳトランジスタ２０３、２０４のサイズ比によって決まる。例えば、ＮＭＯＳトランジスタ２０３、２０４のサイズ比が７５：１の場合、入出力ラインＬ１から引き抜かれる電流は、電流Ｉｓの７５倍となる。
【００１８】
一方、信号Ｓ２２がローレベルの時、入出力ラインＬ１を流れる電流は引き抜かれない。デバイス２００は、このようにして入出力ラインＬ１の電流値を変化させることができる。
【００１９】
次に、電流検出回路１００について説明する。ＮＭＯＳトランジスタ１０１はソース電極がグランドラインＧＮＤに接続され、ドレイン電極がＰＭＯＳトランジスタ１０２のドレイン電極及び入出力ラインＬ１に接続される。すなわち、ＮＭＯＳトランジスタ１０１のドレイン電極及びＰＭＯＳトランジスタ１０２のドレイン電極が電流検出回路１００の入出力端子に接続される。
【００２０】
ＮＭＯＳトランジスタ１０１のゲート電極はＰＭＯＳトランジスタ１０２のゲート電極に接続され、信号（制御信号）Ｓ１１が与えられる。
【００２１】
ＰＭＯＳトランジスタ１０２のソース電極は、ＰＭＯＳトランジスタ１０３のドレイン電極と、ＮＭＯＳトランジスタ１１０のドレイン電極と、キャパシタ１２１、１２２、抵抗１２３及び抵抗１２５の一端に接続される。キャパシタ１２１の他端はグランドラインＧＮＤに接続される。ＰＭＯＳトランジスタ１０３により、ＰＭＯＳトランジスタ１０２のソース電圧は一定に保たれる。
【００２２】
キャパシタ１２２及び抵抗１２３の他端は、ＮＭＯＳトランジスタ１０５のゲート電極及び抵抗１２４の一端に接続される。抵抗１２４の他端はグランドラインＧＮＤに接続される。
【００２３】
ＮＭＯＳトランジスタ１０４、１０５、ＰＭＯＳトランジスタ１０６、１０７はオペアンプの差動入力段を構成し、ＮＭＯＳトランジスタ１０８はその電流源となる。ＮＭＯＳトランジスタ１０４のゲート電極には、電源１３１により電圧Ｖｒｅｆが与えられる。従って、抵抗１２３と１２３との接続点における電圧と電圧Ｖｒｅｆがオペアンプの入力となる。このオペアンプ（差動入力段）の出力信号はＰＭＯＳトランジスタ１０３のゲート電極及びＰＭＯＳトランジスタ１１１のゲート電極に与えられる。また、この出力信号はキャパシタ１２６を介して抵抗１２５の他端に与えられる。
【００２４】
電流源１４１は、ＮＭＯＳトランジスタ１０８〜１１０のゲート電極、及びＮＭＯＳトランジスタ１０９のドレイン電極に接続される。ＮＭＯＳトランジスタ１０８〜１１０のソース電極はグランドラインＧＮＤに接続される。
【００２５】
ＰＭＯＳトランジスタ１０３、１０６、１０７、１１１のソース電極には、電源１３２により電圧ＶＤＤが与えられる。
【００２６】
ＰＭＯＳトランジスタ１１１のドレイン電極は、ＮＭＯＳトランジスタ１１２のドレイン電極、ゲート電極、及びＮＭＯＳトランジスタ１１３のゲート電極に接続される。ＮＭＯＳトランジスタ１１２、１１３のソース電極はグランドラインＧＮＤに接続され、ＮＭＯＳトランジスタ１１３のドレイン電極は電流源１４２及びインバータ１５０の入力端子に接続される。ＰＭＯＳトランジスタ１１１、ＮＭＯＳトランジスタ１１２、１１３、及び電流源１４２によりＰＭＯＳトランジスタ１０３を流れる電流Ｉｍ１をモニタする電流モニタ回路が構成される。
【００２７】
また、ＰＭＯＳトランジスタ１１１のドレイン電極とグランドラインＧＮＤとの間にレプリカ容量１２７が設けられている。
【００２８】
続いて、電流検出回路１００の動作を説明する。
【００２９】
電流検出回路１００の信号（制御信号）Ｓ１１がハイレベルの時、ＰＭＯＳトランジスタ１０２がオフ、ＮＭＯＳトランジスタ１０１がオンし、入出力ラインＬ１の電圧値はローレベルとなる。一方、信号Ｓ１１がローレベルの時、ＰＭＯＳトランジスタ１０２がオン、ＮＭＯＳトランジスタ１０１がオフし、入出力ラインＬ１の電圧値はハイレベルとなる。電流検出回路１００は、このようにして、入出力ラインＬ１を介して出力する電圧のハイ／ローの２値を切り替える。
【００３０】
入出力ラインＬ１の電流が引き抜かれると、ＰＭＯＳトランジスタ１０３を流れる電流Ｉｍ１の電流値が変化し、ＰＭＯＳトランジスタ１１１を流れる電流（モニタ電流）Ｉｍ２が増加する。電流Ｉｍ２が増加すると、レプリカ容量１２７が充電される。レプリカ容量１２７の充電が完了するとＮＭＯＳトランジスタ１１３のドレイン電極に電流が流れ、モニタ電流と電流源１４２により流される参照電流との電流比較が行われる。
【００３１】
このモニタ電流が、参照電流より大きい場合と小さい場合とで、ＮＭＯＳトランジスタ１１３のドレイン電圧は変化する。このドレイン電圧の変化をインバータ１５０の出力から検出して、信号Ｓ１２が求められる。このようにして、入出力ラインＬ１の電流引き抜きの有無を示す信号Ｓ１２が求められる。
【００３２】
入出力ラインＬ１の電流引き抜きが寄生容量Ｃ１の充電によるものであった場合、電流が引き抜かれている時間は極めて短いため、モニタ電流Ｉｍ２が大きい値をとる時間も極めて短い。従って、レプリカ容量１２７を充電している間に寄生容量Ｃ１の充電に伴う電流引き抜きは終了し、電流検出回路１００は、デバイス２００により電流が引き抜かれたと誤検出することを防止できる。
【００３３】
このように本実施形態に係る電流検出回路によれば、モニタ電流と参照電流とを比較する電流モニタ回路にレプリカ容量１２７を設け、モニタ電流によりレプリカ容量１２７の充電が完了するまでは、電流比較を行わせないことにより、寄生容量の充電電流による電流変化（電流引き抜き）の検出をキャンセルできる。
【００３４】
（第２の実施形態）図２に本発明の第２の実施形態に係る電流検出回路の概略構成を示す。本実施形態は、図１に示す上記第１の実施形態と比較して、レプリカ容量１２７を省略し、電流変化検出部１６０及びＮＭＯＳトランジスタ１６１を設けた点が異なる。図２において、図１に示す第１の実施形態と同一部分には同一符号を付して説明を省略する。
【００３５】
電流変化検出部１６０は、微分回路を含み、電流Ｉｍ１の変化を微分回路で検出し、検出結果をＮＭＯＳトランジスタ１６１に出力する。
【００３６】
ＮＭＯＳトランジスタ１６１はドレイン電極がＰＭＯＳトランジスタ１１１のドレイン電極に接続され、ソース電極がグランドラインＧＮＤに接続され、ゲート電極に電流変化検出部１６０の検出結果が与えられる。ＮＭＯＳトランジスタ１６１は、電流変化検出部１６０が電流変化を検出するとオンする。ＮＭＯＳトランジスタ１６１がオンしている間は、モニタ電流Ｉｍ２から、ＮＭＯＳトランジスタ１６１を流れる電流が差し引かれる。そのため、参照電流と電流比較されるモニタ電流の値が小さくなり、ＮＭＯＳトランジスタ１６１がオンしている間は、電流変化の検出をキャンセルできる。
【００３７】
寄生容量Ｃ１の充電によりモニタ電流Ｉｍ２が大きい値をとる時間は極めて短い。従って、電流変化検出部１６０が寄生容量Ｃ１の充電による電流変化を検出してＮＭＯＳトランジスタ１６１をオンさせることで、モニタ電流Ｉｍ２が差し引かれ（モニタ電流Ｉｍ２の一部がグランドラインＧＮＤに導かれ）、インバータ１５０の出力値は変化しない。そのため、電流検出回路１００は、デバイス２００により電流が引き抜かれたと誤検出することを防止できる。
【００３８】
このように本実施形態に係る電流検出回路は、寄生容量Ｃ１の充電電流が時間軸に対して大きな傾きを持つことに着目し、ＰＭＯＳトランジスタ１１１、ＮＭＯＳトランジスタ１１２、１１３、及び電流源１４２により構成される電流モニタ回路の前段に、微分回路を設けて電流変化を検出し、ＮＭＯＳトランジスタ１６１をオンさせてモニタ電流Ｉｍ２を差し引くことで、寄生容量の充電電流による電流変化（電流引き抜き）の検出をキャンセルできる。
【００３９】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００４０】
１００  電流検出回路
１２７  レプリカ容量
１６０  電流変化検出部
【図１】
2011203111.tif 000003
【図２】
2011203111.tif 000004