(57)【要約】【課題】横型ＩＧＢＴの占有面積を増大させることなく高耐圧化することができる半導体装置の構造およびその製造方法を提供する。【解決手段】活性層３は、表面から埋め込み酸化膜２までの厚さが周囲の領域の厚さよりも薄い、コレクタ形成部１１を備える。当該コレクタ形成部１１に、表面から埋め込み酸化膜２に達するＮ型バッファ領域４と、Ｎ型バッファ領域４の表面部に形成されたＰ型コレクタ領域５とが形成される。また、活性層３は、Ｎ型バッファ領域４から離間して形成されたＰ型ベース領域６と、Ｐ型ベース領域６の表面部に形成されたＮ型エミッタ領域７を備える。Ｎ型バッファ領域４とＰ型ベース領域６との間の活性層３には、Ｎ型ベース領域１２が設けられ、Ｎ型ベース領域１２の表面上からＰ型ベース領域６の表面上に延在するゲート絶縁膜１４を介してゲート電極９が設けられる。【選択図】図１
2011014826.tif 000002
【特許請求の範囲】
【請求項１】
支持基板上の埋め込み酸化膜と当該埋め込み酸化膜上の第２導電型の半導体層とからなる基板と、
前記半導体層において、表面から前記埋め込み酸化膜までの厚さが、周囲の領域の厚さよりも薄い薄層領域と、
前記半導体層の前記薄層領域に形成された、表面から前記埋め込み酸化膜に達する第１導電型の第１不純物層と、
前記第１不純物層の表面部に形成された第２導電型の第２不純物層と、
前記第１および前記第２不純物層から離間して前記半導体層に形成された第２導電型の第３不純物層と、
前記第３不純物層の表面部に形成された第１導電型の第４不純物層と、
前記第１および前記第２不純物層と、前記第３不純物層との間の前記半導体層に形成された第１導電型の第５不純物層と、
前記第５不純物層の表面上から前記第３不純物層の表面上に延在するゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を備えることを特徴とする半導体装置。
【請求項２】
前記ゲート絶縁膜と隣接して、前記第５不純物層の表面上の前記第１および前記第２不純物層側に形成されたフィールド絶縁膜をさらに備え、
前記ゲート電極は、前記フィールド絶縁膜上から前記ゲート絶縁膜上にわたって設けられた、請求項１記載の半導体装置。
【請求項３】
支持基板上の埋め込み酸化膜と当該埋め込み酸化膜上の第１導電型の半導体層とからなる基板と、
前記半導体層において、表面から前記埋め込み酸化膜までの厚さが、周囲の領域の厚さよりも薄い薄層領域と、
前記半導体層の前記薄層領域に形成された、表面から前記埋め込み酸化膜に達する第１導電型の第１不純物層と、
前記第１不純物層の表面部に形成された第２導電型の第２不純物層と、
前記第１および前記第２不純物層から離間して前記半導体層に形成された第２導電型の第３不純物層と、
前記第３不純物層の表面部に形成された第１導電型の第４不純物層と、
前記第１および前記第２不純物層と、前記第３不純物層との間の前記半導体層の表面上から前記第３不純物層の表面上に延在するゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を備えることを特徴とする半導体装置。
【請求項４】
前記ゲート絶縁膜と隣接して、前記第１および前記第２不純物層と、前記第３不純物層との間の前記半導体層の表面上の、前記第１および前記第２不純物層側に形成されたフィールド絶縁膜をさらに備え、
前記ゲート電極は、前記フィールド絶縁膜上から前記ゲート絶縁膜上にわたって設けられた、請求項３記載の半導体装置。
【請求項５】
前記半導体層の前記薄層領域の上面は、前記半導体層の前記周囲の領域の上面より低い、請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１不純物層はバッファ領域であり、前記第２不純物層はコレクタ領域であり、前記第３不純物層はベース領域であり、前記第４不純物層はエミッタ領域であり、前記エミッタ領域の端部は前記ゲート電極の端部と互いに重なる状態で形成された、請求項１から５のいずれか１項に記載の半導体装置。
【請求項７】
支持基板上の埋め込み酸化膜と当該埋め込み酸化膜上の第２導電型の半導体層とからなる基板の前記半導体層に、表面から前記埋め込み酸化膜までの厚さが、周囲の領域の厚さよりも薄い薄層領域を形成する工程と、
前記半導体層の前記薄層領域に、表面から前記埋め込み酸化膜に達する第１導電型の第１不純物層を形成する工程と、
前記第１不純物層から離間して、前記半導体層に第２導電型の第３不純物層を形成する工程と、
前記第１不純物層と前記第３不純物層との間の前記半導体層に、第１導電型の第５不純物層を形成する工程と、
前記第５不純物層の表面上から前記第３不純物層の表面上に延在するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記第１不純物層の表面部に、第２導電型の第２不純物層を形成する工程と、
前記第３不純物層の表面部に、第１導電型の第４不純物層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項８】
支持基板上の埋め込み酸化膜と当該埋め込み酸化膜上の第１導電型の半導体層とからなる基板の前記半導体層に、表面から前記埋め込み酸化膜までの厚さが、周囲の領域の厚さよりも薄い薄層領域を形成する工程と、
前記半導体層の前記薄層領域に、表面から前記埋め込み酸化膜に達する第１導電型の第１不純物層を形成する工程と、
前記第１不純物層から離間して、前記半導体層に第２導電型の第３不純物層を形成する工程と、
前記第１不純物層と前記第３不純物層との間の前記半導体層の表面上から前記第３不純物層の表面上に延在するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記第１不純物層の表面部に、第２導電型の第２不純物層を形成する工程と、
前記第３不純物層の表面部に、第１導電型の第４不純物層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項９】
前記薄層領域を形成する工程が、
前記半導体層上に、前記薄層領域になる部分に開口部を有する耐酸化膜を形成する工程と、
前記耐酸化膜が形成された前記半導体層を熱酸化する工程と、
前記熱酸化により酸化した半導体層を選択的にエッチング除去する工程と、
を含む、請求項７または８記載の半導体装置の製造方法。
【請求項１０】
前記薄層領域を形成する工程が、
前記半導体層上に、前記薄層領域になる部分に開口部を有するマスクパターンを形成する工程と、
前記マスクパターンをエッチングマスクとして、前記半導体層を所定厚だけエッチング除去する工程と、
を含む、請求項７または８記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、横型の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）を含む半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、プラズマ表示パネル（ＰＤＰ：Plasma Display Panel）スキャンドライバ等の表示デバイスを駆動する集積回路の入出力回路等にＩＧＢＴが使用されている。この種のＩＧＢＴでは、パネルの画質改善を図るため高耐圧化が進んでいる。
【０００３】
図５は、後掲の特許文献１が開示する、従来の横型ＩＧＢＴを示す断面図である。図５は、ＳＯＩ（Silicon on Insulator）構造の半導体層である活性層が比較的厚い膜厚を有する従来の横型ＩＧＢＴの構造を示している。この横型ＩＧＢＴは以下に概説する構造により耐圧を確保している。
【０００４】
図５に示すように、当該横型ＩＧＢＴは、支持基板１０１上に、埋め込み酸化膜１０２により支持基板１０１と絶縁された、膜厚が比較的厚い活性層１０３を有する。活性層１０３内に設けられた高抵抗Ｎ型ベース層１２１の上層部には、Ｐ型ベース層１２４が選択的に形成され、当該Ｐ型ベース層１２４の表面に互いに隣接してＮ型エミッタ層１２５および高濃度Ｐ型層１２６が形成されている。また、Ｎ型ベース層１２１の上層部には、Ｐ型ベース層１２４と離間して低濃度Ｎ型バッファ層１２２が形成されている。当該低濃度Ｎ型バッファ層１２２の上層部には高濃度Ｎ型バッファ層１２３が選択的に形成され、高濃度Ｎ型バッファ層１２３の表面にＰ型コレクタ層１２７が選択的に形成される。すなわち、この横型ＩＧＢＴは、Ｐ型コレクタ層１２７と高抵抗Ｎ型ベース層１２１との間に高濃度Ｎ型バッファ層１２３と低濃度Ｎ型バッファ層１２２とを備える構造を有している。
【０００５】
なお、低濃度Ｎ型バッファ層１２２は、それぞれ固有の一様な不純物濃度を有するサブバッファ層である第１〜第ｎ（ｎ≧２）に細分された複数のバッファ層が順次層状に積層されて形成された部分を含む。第１〜第ｎサブバッファ層の不純物濃度Ｂ１〜Ｂｎは、ＩＧＢＴがオン状態である場合において第１〜第ｎサブバッファ層それぞれを伝播するキャリアの濃度Ｃ１〜Ｃｎとした場合、条件式１：Ｂ１＜Ｂ２＜…＜Ｂｎおよび条件式２：Ｂｉ＜Ｃｉ（１≦ｉ≦ｎ）を満足する。これにより、良好なオン電圧とオフ耐圧向上を実現している。この場合のオン状態とは、Ｎ型エミッタ層１２５を接地レベル、ゲート電極１０９の電位を５Ｖ、Ｐ型コレクタ層１２７の電位を２００Ｖ程度に設定したＩＧＢＴの動作状態である。また、オフ状態とは、Ｎ型エミッタ層１２５、ゲート電極１０９の電位を接地レベル、Ｐ型コレクタ層１２７の電位を２００Ｖ程度に設定したＩＧＢＴのオフ状態である。なお、Ｐ型コレクタ層１２７の電位には、ＰＤＰのパネルサイズ等の条件に応じた値が設定される。
【０００６】
前記構造においてＰ型コレクタ層１２７に高電圧を印加した場合、図５に破線で示す等電位線の分布から理解できるように、Ｐ型コレクタ層１２７の下部のＮ型低濃度バッファ層１２２と埋め込み酸化膜１０２との間の高抵抗Ｎ型ベース層１２１部分（図５の矢指部Ｘ）で電界集中が発生する。この場合、Ｐ型コレクタ層１２７の下部の埋め込み酸化膜１０２と高抵抗Ｎ型ベース層１２１との間でブレークダウンが発生して、この高抵抗Ｎ型ベース層１２１の部分に大電流が流れ、ＩＧＢＴの耐圧が向上できないという問題が生じる。
【０００７】
このような問題を解決できる横型ＩＧＢＴの構造として、特許文献１は、図６に示す構造を開示している。すなわち、当該横型ＩＧＢＴでは、高濃度Ｎ型バッファ層１２３および低濃度Ｎ型バッファ層１２２が、活性層１０３の表面から底面まで貫通して形成している。これにより、図６に示すＮ型エミッタ層１２５、ゲート電極１０９、Ｐ型コレクタ層１２７を図５と同様の上述のオフ状態のバイアス条件にしたときに、図６に破線で示す等電位線の分布から理解できるように、図５に示すＩＧＢＴ構造でＮ型低濃度バッファ層１２２と埋め込み酸化膜１０２との間の高抵抗Ｎ型ベース層１２１部分に発生していた電界集中箇所（図５の矢指部Ｘ）が埋め込み酸化膜１０２中（図６の矢指部Ｙ）に移動する。したがって、Ｐ型コレクタ層１２７の下部での耐圧低下を抑制できる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平８−２２７９９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図６に示す横型ＩＧＢＴのように、低濃度Ｎ型バッファ層１２２および高濃度Ｎ型バッファ層１２３が活性層１０３の表面から底面まで貫通し、埋め込み酸化膜１０２と接触する構造を実現するには、低濃度Ｎ型バッファ層１２２および高濃度Ｎ型バッファ層１２３を構成する不純物を活性層１０３の表面から底面に到達させ、埋め込み酸化膜１０２と接触するように熱拡散させる必要がある。このような熱拡散を実現するには、高温長時間の熱処理が必要になる。
【００１０】
一方、横型ＩＧＢＴの耐圧を向上させる手法として、活性層１０３の膜厚を厚くした構造が採られることもある。しかしながら、上述の低濃度Ｎ型バッファ層１２２および高濃度Ｎ型バッファ層１２３が活性層１０３の表面から底面まで貫通する構造において、耐圧向上を目的として活性層１０３の膜厚をより厚くした場合、低濃度Ｎ型バッファ層１２２および高濃度Ｎ型バッファ層１２３を形成する際の高温長時間の熱処理によって不純物が横方向に相当距離拡散してしまう。すなわち、平面視におけるバッファ領域の面積が増大する結果、素子全体としてのサイズが拡大してしまうという問題がある。このような素子サイズの増大は製造コストの増大を招くことになる。
【００１１】
また、上述のように、図６に示す活性層１０３の膜厚が薄い従来の横型ＩＧＢＴではＰ型コレクタ層１２７の下部での電界集中は発生しなくなる。しかしながら、活性層１０３の表面側では、急峻な電位勾配の生じる領域が、活性層１０３が厚い場合（図５）と比較して、低濃度Ｎ型バッファ層１２２に近い側からＰ型ベース層１２４側へ横方向にシフトして広がる。そのため、ゲート電極１０９下部のフィールド酸化膜１１０のエッジ部において等電位線の曲率が大きくなり、ゲート電極１０９の下部で新たに電界集中箇所（図６の矢指部Ｚ）が形成されるようになる。その結果、ゲート電極１０９下方のフィールド酸化膜１１０のエッジ部、高抵抗Ｎ型ベース層１２１内で高電界に起因するアバランシェ降伏が発生するようになる。すなわち、活性層膜厚が薄い場合、図６に示す構造を採用したときに実現される、ＩＧＢＴ全体としてのコレクタ−エミッタ間の耐圧向上には限界がある。例えば、活性層１０３の膜厚が２μｍ程度である図６の構造を有する横型ＩＧＢＴにおいて活性層１０３の膜厚を１μｍ程度の範囲で変化させても、アバランシェ降伏によるブレークダウン位置が変化するだけで耐圧を向上させることは困難である。
【００１２】
本発明は、前記のような従来の課題を鑑みて提案されたものであって、横型ＩＧＢＴの占有面積を増大させることなく高耐圧化することができる半導体装置の構造およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
前記の目的を達成するために、本発明は以下の技術的手段を採用している。すなわち、本発明に係る第１の態様の半導体装置は、支持基板上の埋め込み酸化膜と当該埋め込み酸化膜上の第２導電型の半導体層とからなる基板に形成される。この半導体装置は、表面から埋め込み酸化膜までの厚さが、周囲の領域の厚さよりも薄い薄層領域が設けられた半導体層を備える。また、当該薄層領域に形成された、表面から埋め込み酸化膜に達する第１導電型の第１不純物層と、第１不純物層の表面部に形成された第２導電型の第２不純物層とを備える。また、半導体層には、第１および第２不純物層から離間して形成された、第２導電型の第３不純物層と、第３不純物層の表面部に形成された第１導電型の第４不純物層を備える。さらに、第１および第２不純物層と、第３不純物層との間の半導体層に形成された、第１導電型の第５不純物層を備え、第５不純物層の表面上から第３不純物層の表面上に延在するゲート絶縁膜を介して形成されたゲート電極を備える。
【００１４】
この半導体装置では、第１不純物層が半導体層を貫通して埋め込み酸化膜に到達しているため、耐圧低下の要因である、第２不純物層下方の半導体層における電界集中を抑制し、半導体層よりも誘電率が低い埋め込み酸化膜において電界集中を発生させることができる。また、第１不純物層が形成される半導体層領域の厚さよりも、その周囲の半導体層領域の厚さが厚いので、ゲート電極下方の半導体層における電位分布の曲率を小さくすることができる。その結果、半導体装置の耐圧を向上させることができる。さらに、第１不純物層が形成される半導体層領域の厚さが、その周囲の半導体層領域の厚さよりも薄いので、第１不純物層を形成する際の不純物の拡散距離が短くなり、横方向の拡散距離も短くなる。そのため、素子サイズを増大させることなく耐圧向上を実現することができる。
【００１５】
上記構成は、ゲート絶縁膜と隣接して、第５不純物層の表面上の第１および第２不純物層側に形成されたフィールド絶縁膜をさらに備え、フィールド絶縁膜上からゲート絶縁膜上にわたってゲート電極が設けられた半導体装置に特に好適である。
【００１６】
また、本発明に係る第２の態様の半導体装置は、支持基板上の埋め込み酸化膜と当該埋め込み酸化膜上の第１導電型の半導体層とからなる基板に形成される。この半導体装置も、表面から埋め込み酸化膜までの厚さが、周囲の領域の厚さよりも薄い薄層領域が設けられた半導体層を備える。また、当該薄層領域に形成された、表面から埋め込み酸化膜に達する第１導電型の第１不純物層と、第１不純物層の表面部に形成された第２導電型の第２不純物層とを備える。また、半導体層に、第１および第２不純物層から離間して形成された、第２導電型の第３不純物層と、第３不純物層の表面部に形成された第１導電型の第４不純物層を備える。さらに、第１および第２不純物層と、第３不純物層との間の半導体層の表面上から第３不純物層の表面上に延在するゲート絶縁膜を介して形成されたゲート電極を備える。
【００１７】
この半導体装置も、上述の第１の態様の半導体装置と同様の作用効果を奏することができる。また、当該構成は、上述の第１の態様の半導体装置と同様に、ゲート絶縁膜と隣接して、第１および第２不純物層と、第３不純物層との間の半導体層の表面上の、第１および第２不純物層側に形成されたフィールド絶縁膜をさらに備え、フィールド絶縁膜上からゲート絶縁膜上にわたってゲート電極が設けられた半導体装置に特に好適である。
【００１８】
以上の半導体装置では、半導体層の薄層領域の上面を、半導体層のその周囲の領域の上面より低く構成することができる。また、上記構成において、例えば、第１不純物層はバッファ領域として機能し、第２不純物層はコレクタ領域として機能し、第３不純物層はベース領域として機能し、第４不純物層はエミッタ領域として機能する場合、エミッタ領域の端部はゲート電極の端部と互いに重なる状態で形成することができる。
【００１９】
一方、他の観点では、本発明は、上述の半導体装置の製造に好適な半導体装置の製造方法を提供することができる。すなわち、本発明に係る第１の態様の半導体装置の製造方法では、まず、支持基板上の埋め込み酸化膜と当該埋め込み酸化膜上の第２導電型の半導体層とからなる基板の半導体層に、表面から埋め込み酸化膜までの厚さが、周囲の領域の厚さよりも薄い薄層領域が形成される。次いで、当該半導体層の薄層領域に、表面から埋め込み酸化膜に達する第１導電型の第１不純物層が形成される。また、半導体層には、第１不純物層から離間して、第２導電型の第３不純物層が形成される。第１不純物層と第３不純物層との間の半導体層には、第１導電型の第５不純物層が形成される。そして、第５不純物層の表面上から第３不純物層の表面上に延在するゲート絶縁膜が形成され、当該ゲート絶縁膜上にゲート電極が形成される。さらに、上記第１不純物層の表面部に、第２導電型の第２不純物層が形成され、第３不純物層の表面部に、第１導電型の第４不純物層が形成される。
【００２０】
また、本発明に係る第２の態様の半導体装置の製造方法では、まず、支持基板上の埋め込み酸化膜と当該埋め込み酸化膜上の第１導電型の半導体層とからなる基板の半導体層に、表面から埋め込み酸化膜までの厚さが、周囲の領域の厚さよりも薄い薄層領域が形成される。次いで、当該半導体層の薄層領域に、表面から埋め込み酸化膜に達する第１導電型の第１不純物層が形成される。また、半導体層には、第１不純物層から離間して、第２導電型の第３不純物層が形成される。そして、第１不純物層と第３不純物層との間の半導体層の表面上から第３不純物層の表面上に延在するゲート絶縁膜が形成され、当該ゲート絶縁膜上にゲート電極が形成される。さらに、上記第１不純物層の表面部に、第２導電型の第２不純物層が形成され、第３不純物層の表面部に、第１導電型の第４不純物層が形成される。
【００２１】
以上の半導体装置の製造方法において、薄層領域は、以下のようにして形成することができる。まず、半導体層上に、薄層領域になる部分に開口部を有する耐酸化膜が形成される。次いで、耐酸化膜が形成された半導体層が熱酸化される。そして、熱酸化により酸化した半導体層が選択的にエッチング除去される。また、薄層領域は、以下のようにして形成することもできる。まず、半導体層上に、薄層領域になる部分に開口部を有するマスクパターンが形成される。次いで、当該マスクパターンをエッチングマスクとして、半導体層が所定厚だけエッチング除去される。
【発明の効果】
【００２２】
本発明によれば、第１不純物層が半導体層を貫通して埋め込み酸化膜に到達しているため、第２不純物層下方の半導体層における電界集中を抑制し、半導体層よりも誘電率が低い埋め込み酸化膜において電界集中を発生させることができる。また、第１不純物層が形成される半導体層領域の厚さよりも、その周囲の半導体層領域の厚さが厚いので、ゲート電極下方の半導体層における電位分布の曲率を小さくすることができる。その結果、耐圧を向上させることができる。さらに、第１不純物層を形成する際に、横方向への不純物の拡散距離が短くなるため、素子サイズを増大させることなく耐圧向上を実現することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態における半導体装置の構造を示す断面図
【図２】本発明の一実施形態における半導体装置のオフ状態での電位分布を示す断面図
【図３】本発明の一実施形態における半導体装置の製造過程を示す工程断面図
【図４】本発明の一実施形態における他の半導体装置の構造を示す断面図
【図５】活性層厚が厚い従来の横型ＩＧＢＴを示す断面図
【図６】活性層厚が薄い従来の横型ＩＧＢＴを示す断面図
【発明を実施するための形態】
【００２４】
以下、本発明の一実施形態について図面を参照しながら詳細に説明する。以下の実施形態は、横型ＩＧＢＴが内蔵するＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）がＮチャネル型である半導体装置に基づいて本発明を具体化しているが、各不純物領域が反対導電型である半導体装置に対しても、以下の説明が同様に適用できる。
【００２５】
図１は、本発明の一実施形態における半導体装置である横型ＩＧＢＴの構造を示す断面図である。なお、図１は模式図であり、図中において水平方向と垂直方向との縮尺は同一ではない。
【００２６】
図１に示すように、本実施形態の横型ＩＧＢＴはＳＯＩ基板上に形成される。当該ＳＯＩ基板は、単結晶半導体からなる支持基板１、埋め込み酸化膜２および単結晶半導体からなる活性層３からなる積層構造を有する。特に限定されないが、本実施形態では、活性層３の厚さは３〜７μｍ程度であり、埋め込み酸化膜２の膜厚は１〜４μｍ程度である。また、活性層３はＰ型の半導体層であり、その比抵抗は、例えば、１〜１０Ω・ｃｍ程度である。
【００２７】
活性層３は誘電体分離１３により、所定の領域に分離されている。誘電体分離１３は、活性層３を貫通し、その底部に埋め込み酸化膜２が露出する溝と、当該溝に充填されたシリコン酸化膜等の絶縁膜により構成されている。
【００２８】
分離された活性層３内には、高不純物濃度のＮ型バッファ領域４（第１不純物層）、低不純物濃度のＮ型ベース領域１２（第５不純物層）およびＰ型ベース領域６（第３不純物層）が隣接して設けられている。Ｎ型バッファ領域４およびＮ型ベース領域１２はその底面が埋め込み酸化膜２の上面に接触する状態で形成されている。Ｎ型バッファ領域４およびＮ型ベース領域１２は、例えば、リン等のＮ型不純物を活性層３にイオン注入することによって形成することができる。Ｐ型ベース領域６は、ボロン等のＰ型不純物を活性層３にイオン注入することによって形成することができる。例えば、Ｎ型バッファ領域４のイオン注入ドーズ量は、１Ｅ１４〜１Ｅ１５ｃｍ-2程度であり、Ｎ型ベース領域１２のイオン注入ドーズ量は、１Ｅ１２〜１Ｅ１３ｃｍ-2程度であり、Ｐ型ベース領域６のイオン注入ドーズ量は、１Ｅ１２〜１Ｅ１３ｃｍ-2程度である。
【００２９】
Ｎ型バッファ領域４の表面部には高不純物濃度のＰ型のコレクタ領域５（第２不純物層）が設けられている。また、Ｐ型ベース領域６の表面部には高不純物濃度のＮ型のエミッタ領域７（第４不純物層）と高不純物濃度のＰ型のコンタクト領域８（以下、ベースコンタクト領域８という。）とが隣接して設けられている。ベースコンタクト領域８は、Ｐ型ベース領域６と外部との電気的接続を実現するコンタクト領域として機能する。コレクタ領域５およびベースコンタクト領域８は、例えば、フッ化ボロン（ＢＦ2）等のＰ型不純物を活性層３にイオン注入することによって形成することができる。エミッタ領域７は、砒素等のＮ型不純物を活性層３にイオン注入することによって形成することができる。例えば、コレクタ領域５のイオン注入ドーズ量は、１Ｅ１５〜１Ｅ１６ｃｍ-2程度であり、エミッタ領域７のイオン注入ドーズ量は、１Ｅ１５〜１Ｅ１６ｃｍ-2程度であり、ベースコンタクト領域８のイオン注入ドーズ量は、１Ｅ１５〜１Ｅ１６ｃｍ-2程度である。
【００３０】
一方、Ｎ型ベース領域１２の表面の一部には、コレクタ領域５側の端部からＰ型ベース領域６の方向に延びる状態で、ＬＯＣＯＳ（Local oxidation of silicon）法による比較的厚い（膜厚４００〜８００ｎｍ程度）フィールド絶縁膜１０が設けられている。また、当該フィールド絶縁膜１０の端部（エミッタ領域７側）とエミッタ領域７（フィールド絶縁膜１０側）の端部との間の、Ｎ型ベース領域１２の表面およびＰ型ベース領域６の表面には、膜厚が１０〜５０ｎｍ程度のシリコン酸化膜等からなるゲート絶縁膜１４が設けられている。当該ゲート絶縁膜１４上には、Ｎ型ベース領域１２およびＰ型ベース領域６に対面する状態で多結晶シリコン膜からなるゲート電極９が設けられている。ここでは、ゲート電極９は、その一端部がフィールド絶縁膜１０上の一部に延出する状態で設けられ、他端部がエミッタ領域７の端部と互いに重なる状態で設けられている。なお、図１の事例では、フィールド絶縁膜１０は、上述の領域だけでなく、コレクタ領域５、ゲート絶縁膜１４、エミッタ領域７、ベースコンタクト領域８および誘電体分離１３の形成領域を除く、活性層３の表面に形成されている。
【００３１】
以上のような構造が形成された活性層３の表面上には、ゲート電極９やフィールド絶縁膜１０などを被覆するシリコン酸化膜などの層間絶縁膜１５が設けられている。層間絶縁膜１５には複数の貫通孔が形成され、エミッタ領域７、ベースコンタクト領域８、ゲート電極９、コレクタ領域５に電気的に接続するアルミニウム合金電極・配線が設けられている。本実施形態では、エミッタ領域７の表面およびベースコンタクト領域８の表面には、層間絶縁膜１５に設けられた貫通孔を通じて、エミッタ電極１６が電気的に接続している。ゲート電極９の表面には、層間絶縁膜１５に設けられた貫通孔を通じて、ゲート配線１７が電気的に接続している。コレクタ領域５の表面には、層間絶縁膜１５に設けられた貫通孔を通じて、コレクタ電極１８が電気的に接続している。なお、エミッタ電極１６、ゲート配線１７およびコレクタ電極１８は相互に電気的に分離されている。
【００３２】
さて、図１に示す本実施形態の横型ＩＧＢＴは、誘電体分離１３により分離された活性層３内において、コレクタ領域５が形成される部分の活性層３の層厚が、その周囲の活性層３の層厚よりも薄い構造であることが特徴である。コレクタ領域５が形成される部分の活性層３（以下、コレクタ形成部１１という。）とは、活性層３の内、平面視において、コレクタ領域５を包含する活性層３の領域を指す。また、周囲の活性層３は、コレクタ領域５が形成される部分と異なる部分の活性層３であり、エミッタ領域７が形成される部分の活性層３、Ｐ型ベース領域６が形成される部分の活性層３、Ｎ型ベース領域１２が形成される部分の活性層３などを含む。本実施形態では、平面視において、コレクタ領域５およびの外形がコレクタ形成部１１の外形と一致している。例えば、平面視において、コレクタ領域５がＮ型バッファ領域４の一部に存在する（包含される）構成では、コレクタ形成部１１は、活性層３の内、平面視において、少なくともコレクタ領域５を包含する活性層３の領域とすることができる。また、当該Ｎ型バッファ領域４が、平面視においてコレクタ形成部１１に包含される構成を採用することもできる。
【００３３】
この横型ＩＧＢＴでは、Ｐ型ベース領域６におけるゲート電極９直下の表面領域はチャネルとして機能し、Ｐ型ベース領域６の表面不純物濃度によって閾値電圧が制御されている。また、Ｐ型ベース領域６は、ＩＧＢＴ動作中、Ｎ型ベース領域１２からの空乏層の広がりを制御（抑制）する。Ｎ型ベース領域１２は、コレクタ領域５とエミッタ領域７との間にいわゆるリサーフ効果領域を形成するための低濃度不純物拡散領域であり、ＩＧＢＴの耐圧を確保する機能を有する。
【００３４】
以上の構成を有する本実施形態の横型ＩＧＢＴにおいて、支持基板１、ゲート電極９およびエミッタ領域７（およびベースコンタクト領域８）に接地電位を印加し、コレクタ領域５に接地電位よりかなり高い正の高電圧（例えば２００Ｖ〜２５０Ｖ）を印加する。このようなバイアス印加条件は、例えば、ＰＤＰスキャンドライバにおいて出力素子がオフ状態になる条件に相当する。図２は、当該バイアス印加条件における、本実施形態の横型ＩＧＢＴ内部に生じる等電位線の一部を示す図である。なお、図２では、等電位線を破線で示している。
【００３５】
図６に示す従来の横型ＩＧＢＴにおける等電位線分布との比較から明らかなように、本実施形態の横型ＩＧＢＴでは、フィールド絶縁膜１０の下方に位置するＮ型ベース領域１２の部分、特に、ゲート電極９により被覆された端部を含むフィールド絶縁膜１０の下方において等電位線の密度が小さくなっている。すなわち、本実施形態の横型ＩＧＢＴでは、従来に比べて当該部分の電界集中が緩和されている。これは、上述のバイアス印加条件において、ゲート電極９下方のフィールド絶縁膜１０端部で発生する電界集中を緩和することを目的として、活性層３の膜厚（ここでは、コレクタ形成部１１を除く部分の膜厚）を図６に示す従来のＩＧＢＴにおける活性層１０３よりも厚くし、３〜５μｍ程度に最適化した結果として得られた効果である。本実施形態の横型ＩＧＢＴでは、このようにゲート電極９下方のフィールド絶縁膜１０端部で発生する電界集中を緩和した結果、フィールド絶縁膜１０端部に近いＮ型ベース領域１２でのブレークダウン発生が抑制され、耐圧が向上する。
【００３６】
また、本実施形態による横型ＩＧＢＴでは、上述のようにＮ型バッファ領域４の底面が埋め込み酸化膜２の上面に接触している。この構造により、図２に示すように、単結晶半導体（単結晶シリコン）からなる活性層３に比べて誘電率が低く、かつ耐圧が高い埋め込み酸化膜２（シリコン酸化膜）内で電位勾配を大きくすることができる（図２の矢指部Ａ参照。）。すなわち、埋め込み酸化膜２において電界集中を発生させることができるので、コレクタ領域５に高電圧を印加してもＮ型バッファ領域４の底面部分に近い、活性層３の領域およびＮ型ベース領域１２の領域におけるアバランシェ降伏の発生が抑制され、耐圧が向上する。
【００３７】
さらに、本実施形態の横型ＩＧＢＴでは、活性層３のコレクタ形成部１１の上面高さを他の領域より低く、すなわちコレクタ形成部１１の膜厚を他の部分より５００ｎｍ程度薄くした結果、コレクタ形成部１１の表面からＮ型不純物を熱拡散して埋め込み酸化膜２の上面に到達させてＮ型バッファ領域４を形成する際の不純物拡散距離が短くなっている。本構造によれば、横方向への不純物拡散距離も、下方への不純物拡散距離と同様に短くなるため、Ｎ型バッファ領域４の占有面積が増大することもない。したがって、耐圧を向上あるいは最適化するために、コレクタ形成部１１以外の活性層３の膜厚を厚くした場合でも、Ｎ型バッファ領域４の占有面積増大を防止できる。
【００３８】
以上の構造を有する横型ＩＧＢＴは、特に限定されないが、例えば、以下の手順により形成可能である。図３は、本実施形態におけるＩＧＢＴの製造過程の一例を示す工程断面図である。
【００３９】
図３（ａ）に示すように、まず、支持基板１、埋め込み酸化膜２および活性層３により構成されたＳＯＩ基板において、コレクタ領域５（Ｎ型バッファ領域４）が形成される箇所の活性層３の一部が除去され、他の部分より厚さが薄いコレクタ形成部１１（薄層領域）が活性層３に形成される。特に限定されないが、このような活性層３の一部除去は、以下の手順により実現することができる。
【００４０】
まず、活性層３の表面に、ＣＶＤ（Chemical Vapor Deposition）法等によりシリコン窒化膜等の耐酸化膜が形成される。当該耐酸化膜には、リソグラフィおよびエッチングによりコレクタ形成部１１となる領域に開口部が形成される。当該状態で活性層３を熱酸化すると、耐酸化膜の開口部に露出した活性層３（単結晶シリコン）が選択的に酸化される。このようにして形成されたシリコン酸化膜を選択的にエッチング等により除去すると、周囲の活性層３に比べて厚さが薄い薄層領域が活性層３に形成される。
【００４１】
なお、活性層３は、上述のように、厚みが３〜７μｍ程度のＰ型のシリコン単結晶層であり、埋め込み酸化膜２の厚みは１〜４μｍ程度である。当該ＳＯＩ基板は、張り合わせ法やＳＩＭＯＸ（Separation by implanted oxygen）法等により形成することができる。例えば、活性層３の膜厚が４μｍである場合、コレクタ形成部１１の膜厚は活性層３の膜厚より５００ｎｍ程度薄い３．５μｍであることが好ましい。また、コレクタ形成部１１は、上述の手法に限らず、公知のウェットエッチングやドライエッチングにより形成することも可能である。すなわち、まず、活性層３の表面に、コレクタ形成部１１となる領域に開口部を有するマスクパターンが形成される。当該マスクパターンは、例えば、リソグラフィ技術により形成されたレジスト膜のパターンを使用することができる。次いで、当該マスクパターンをエッチングマスクとして、開口部に露出した活性層３の膜厚を所定厚だけエッチング除去する。これにより、同様の薄層領域を形成することができる。
【００４２】
以上のようにして構成されたコレクタ形成部１１には、図３（ｂ）に示すように、イオン注入法等によりＮ型不純物を導入することでＮ型バッファ領域４が形成される。当該Ｎ型不純物のイオン注入では、例えば、リンイオンが対象領域に選択的に導入される。当該イオン注入は、例えば、対象領域に開口部を有するレジストパターンを活性層３の表面に形成し、当該レジストパターンをイオン注入マスクとして用いる。このとき、例えば、コレクタ形成部１１内に、数ＭｅＶ程度の高加速エネルギーのイオン注入（ドーズ量：１Ｅ１２〜１Ｅ１３ｃｍ-2程度）と、１００〜１５０ＫｅＶ程度の加速エネルギーによるイオン注入（ドーズ量：１Ｅ１４〜１Ｅ１５ｃｍ-2程度）とを実施し、その後に熱処理による拡散を実施する。これにより、Ｎ型不純物がコレクタ形成部１１の上面から底面（埋め込み酸化膜２との界面）にわたって導入されたＮ型バッファ領域４を形成することができる。
【００４３】
次に、図３（ｃ）に示すように、Ｎ型バッファ領域４と所定距離離れた位置の活性層３に、イオン注入法等によりＰ型不純物を導入することでＰ型ベース領域６が形成される。当該Ｎ型不純物のイオン注入では、例えば、ボロンイオンが対象領域に選択的に導入される。Ｐ型ベース領域６を形成するためのイオン注入は、例えば、２０〜６０ＫｅＶ程度の加速エネルギー（ドーズ量：１Ｅ１２〜１Ｅ１３ｃｍ-2程度）により実施することができる。例えば、３０ＫｅＶ程度の加速エネルギーによりイオン注入を実施した場合、Ｐ型ベース領域６の底部は、活性層３の上面から１μｍ程度の深さに位置する。
【００４４】
Ｎ型バッファ領域４とＰ型ベース領域６との間の活性層３には、図３（ｄ）に示すように、イオン注入法等によりＮ型不純物を導入することでＮ型ベース領域１２が形成される。当該Ｎ型不純物のイオン注入では、例えば、リンイオンが対象領域に選択的に導入される。Ｎ型ベース領域１２を形成するためのイオン注入は、例えば、数ＭｅＶ程度の高加速エネルギー（ドーズ量：１Ｅ１２〜１Ｅ１３ｃｍ-2程度）により実施することができる。当該イオン注入後、例えば、１１５０度で４０分の熱処理が実施され、導入されたリンを活性層３のより下方へ熱拡散させる。こうして形成されたＮ型ベース層１２は、熱処理後、図３（ｄ）に示すように、底面が埋め込み酸化膜２と接する状態で形成することが望ましい。
【００４５】
続いて、図３（ｅ）に示すように、Ｎ型ベース領域１２表面の一部、Ｐ型ベース領域６表面の一部にいわゆるＬＯＣＯＳ法で選択的にフィールド絶縁膜１０が形成される。ここでは、エミッタ領域７、ベースコンタクト領域８、ゲート絶縁膜１４および誘電体分離１３の形成領域と、コレクタ形成部１１とがフィールド絶縁膜１０に被覆されることなく表面に露出している。なお、フィールド絶縁膜１０の膜厚は４００〜８００ｎｍ程度である。
【００４６】
そして、図３（ｆ）に示すように、フィールド絶縁膜１０の間に露出したＮ型ベース領域１２およびＰ型ベース領域６の表面にゲート絶縁膜１４が形成される。本実施形態では、ゲート絶縁膜１４として、膜厚が１０〜５０ｎｍ程度のシリコン酸化膜を熱酸化法により形成している。当該ゲート絶縁膜１４上には多結晶シリコン膜が形成され、当該多結晶シリコン膜にリソグラフィおよびエッチングを適用することでゲート電極９が形成される。本実施形態では、ゲート電極９はフィールド絶縁膜１０上の一部にまで連続的に形成されている。
【００４７】
次に、図３（ｇ）に示すように、ゲート電極９をマスクの一部として、ゲート電極９に隣接するＰ型ベース層６の表面部にＮ型不純物を導入することで、エミッタ領域７が形成される。当該Ｎ型不純物のイオン注入では、例えば、砒素イオンが対象領域に選択的に導入される。エミッタ領域７を形成するためのイオン注入は、例えば、２０〜１００ＫｅＶ程度の加速エネルギー（ドーズ量：１Ｅ１５〜１Ｅ１６ｃｍ-2程度）により実施することができる。なお、本実施形態では、エミッタ領域７は、ゲート電極９に対して自己整合的に位置合わせされ、エミッタ領域７の端部とゲート電極９の端部とが互いに重なる状態になる。
【００４８】
続いて、図３（ｈ）に示すように、コレクタ形成部１１の表面部（Ｎ型バッファ領域４の表面部）にＰ型不純物を導入することで、コレクタ領域５が形成される。当該Ｐ型不純物のイオン注入では、例えば、ＢＦ2イオンが対象領域に選択的に導入される。コレクタ領域５を形成するためのイオン注入は、例えば、１０〜６０ＫｅＶ程度の加速エネルギー（ドーズ量：１Ｅ１５〜１Ｅ１６ｃｍ-2程度）により実施することができる。特に限定されないが、本実施形態では、当該イオン注入により、エミッタ領域７に隣接するＰ型ベース層６の表面部にＰ型不純物を導入することで、ベースコンタクト領域８が同時に形成される。
【００４９】
その後、図３（ｉ）に示すように、以上のようにして形成された横型ＩＧＢＴを隣接する活性層３と電気的に分離するための誘電体分離１３が形成される。誘電体分離１３は、活性層３を貫通し、その底部に埋め込み酸化膜２が露出する溝と、当該溝に充填されたシリコン酸化膜等の絶縁膜により構成されている。当該絶縁膜には、例えば、シリコン酸化膜を用いることができる。誘電体分離１３形成後、活性層３の上面に、全面を覆うように、層間絶縁膜１５が形成される。コレクタ領域５、エミッタ領域７、ベースコンタクト領域８およびゲート電極９のそれぞれに対応する層間絶縁膜１５の部分には、リソグラフィおよびエッチングにより開口部が形成され、当該開口部にアルミニウム合金などからなるエミッタ電極１６、ゲート配線１７、コレクタ電極１８が形成される。これにより、エミッタ電極１６がエミッタ領域７およびベースコンタクト領域８と電気的に接続され、ゲート配線１７がゲート電極９と電気的に接続され、コレクタ電極１８がコレクタ領域５と電気的に接続される。以降、公知の半導体製造技術により上層配線が形成され、横型ＩＧＢＴが完成する。
【００５０】
以上の横型ＩＧＢＴの製造方法では、まず、Ｎ型バッファ領域４の形成前に、Ｎ型バッファ領域４が形成される活性層３の部分（コレクタ形成部１１）の膜厚を減少させているため、当該領域の表面から底面すなわち埋め込み酸化膜２表面までの全体にわたって不純物拡散させる際に、横方向への不純物拡散を抑制することができる。したがって、上述のように、横型ＩＧＢＴの占有面積を増大させることなく高耐圧化することができる。
【００５１】
以上説明したように、本発明によれば、Ｎ型バッファ領域４の底部が埋め込み酸化膜２に接して設けられているため、活性層３底部での電界集中を抑制し、誘電率がより低い埋め込み酸化膜２内で電界集中を発生させることができる。また、コレクタ領域５およびＮ型バッファ領域４が形成される部分の活性層３の厚さより、当該活性層３の他の部分が厚いため、ゲート電極９下方の活性層３における等電位線の曲率を小さくすることができる。その結果、横型ＩＧＢＴの素子サイズを拡大することなく耐圧向上を実現することができる。
【００５２】
なお、本発明は上述した実施形態に限定されるものではなく、本発明の技術的思想を逸脱しない範囲において、種々の変形および応用が可能である。例えば、上記では、Ｐ型半導体層である活性層中にＮ型不純物を導入することでＮ型ベース層が形成される形態の横型ＩＧＢＴについて説明したが、図５、図６に示した従来例のように、基板の活性層をＮ型半導体層とした横型ＩＧＢＴに対しても本発明を適用することができる。この場合、図４に示すように、当該Ｎ型半導体層である活性層２３にＮ型バッファ層４やＰ型ベース層６が形成され、活性層２３が上述のＮ型ベース層として機能する。当該構成の半導体装置は、Ｎ型ベース層を形成する工程を実施する必要がない点を除けば、上記で説明した製造手法と同様の手順により作製することができる。なお、図４では、図１に示す半導体装置の同様の作用効果を奏する部位には同一の符号を付している。
【００５３】
また、等価な構成が実現可能である限り、上記実施形態において示したプロセス順序は適宜変更可能である。さらに、上記実施形態において示した成膜やエッチング等の各プロセスも、他の等価なプロセスに置換することが可能である。
【００５４】
さらに、上記実施形態では、特に好ましい形態として、ゲート絶縁膜と隣接して、Ｎ型バッファ領域とＰ型ベース領域との間の活性層の表面上の、Ｎ型バッファ領域側に形成されたフィールド絶縁膜を備え、ゲート電極が、フィールド絶縁膜上からゲート絶縁膜上にわたって設けられた構成を説明したが、少なくとも薄層領域にコレクタ領域およびバッファ領域が形成される構成であれば、素子サイズを拡大することなく耐圧を向上させることができる。
【産業上の利用可能性】
【００５５】
本発明は、横型ＩＧＢＴの素子サイズを拡大することなく耐圧を向上させることができ、半導体装置およびその製造方法として有用である。
【符号の説明】
【００５６】
１、１０１  支持基板
２、１０２  埋め込み酸化膜
３、２３、１０３  活性層（半導体層）
４  Ｎ型バッファ領域（第１不純物層）
５  コレクタ領域（第２不純物層）
６  Ｐ型ベース領域（第３不純物層）
７  エミッタ領域（第４不純物層）
８  ベースコンタクト領域
９、１０９  ゲート電極
１０  フィールド絶縁膜
１１  コレクタ形成部（薄層領域）
１２  Ｎ型ベース領域（第５不純物層）
１３  誘電体分離
１４  ゲート絶縁膜
１５  層間絶縁膜
１６  エミッタ電極
１７  ゲート配線
１８  コレクタ電極
１１０  フィールド酸化膜
１２１  高抵抗Ｎ型ベース層
１２２  低濃度Ｎ型バッファ層
１２３  高濃度Ｎ型バッファ層
１２４  Ｐ型ベース層
１２５  Ｎ型エミッタ層
１２６  高濃度Ｐ型層
１２７  Ｐ型コレクタ層
【図１】
2011014826.tif 000003
【図２】
2011014826.tif 000004
【図３】
2011014826.tif 000005
【図４】
2011014826.tif 000006
【図５】
2011014826.tif 000007
【図６】
2011014826.tif 000008