(57)【要約】【課題】まとめ駆動における筋ムラの発生を抑制することの可能な表示装置およびその駆動方法ならびに電子機器を提供する。【解決手段】「まとめ駆動」を行う際に、閾値補正期間に、一のグループに含まれる複数の書込線ＷＳＬのうち少なくとも最後に第２パルス信号Ｐ2が印加される書込線に対して、１または複数の第３パルス信号Ｐ3が印加される。これにより、第１パルス信号Ｐ1と第２パルス信号Ｐ2との間隔が所定の長さよりも長くなるラインについては、信号書き込みを行う前に、再度、閾値補正が実行される。【選択図】図３
2011102933.tif 000002
【特許請求の範囲】
【請求項１】
行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部と、
映像信号に基づいて前記画素を駆動する駆動部と
を備え、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第１トランジスタと、前記信号線の電圧を前記第１トランジスタに書き込む第２トランジスタとを有し、
前記駆動部は、第１信号が前記信号線に印加され続けている間に、前記複数の走査線のうち複数の第１走査線に対して前記第２トランジスタをオンする第１パルス信号を印加して前記第１トランジスタの閾値電圧を補正したのち、前記映像信号が前記信号線に印加されている時に、前記複数の第１走査線に対して前記第２トランジスタをオンする第２パルス信号を順番に印加して前記第１トランジスタに信号書き込みを行い、さらに、前記第１パルス信号が印加されたのち、前記第２パルス信号が印加される前であって、かつ、前記第１信号が前記信号線に印加されている間に、前記複数の第１走査線のうち少なくとも最後に前記第２パルス信号が印加される走査線に対して、前記第２トランジスタをオンする１または複数の第３パルス信号を印加して前記第１トランジスタの閾値電圧を補正する
表示装置。
【請求項２】
前記駆動部は、前記第１パルス信号を、各第１走査線に対して同時に印加する
請求項１に記載の表示装置。
【請求項３】
前記駆動部は、前記複数の第１走査線において前記第１パルス信号が印加されたのち最後に前記第２パルス信号が印加されるまでの間に複数の第１信号を前記信号線に印加すると共に、前記複数の第１走査線のうち前記第３パルス信号が印加される第２走査線に対して、前記第１パルス信号が印加されたのち前記第２パルス信号が印加される前であって、かつ、少なくとも前記第２パルス信号が印加される直前に前記信号線に前記第１信号が印加されている間に、前記１または複数の第３パルス信号を印加する
請求項１または請求項２に記載の表示装置。
【請求項４】
前記駆動部は、前記複数の第１走査線において前記第１パルス信号が印加されたのち最後に前記第２パルス信号が印加されるまでの間に複数の第１信号を前記信号線に印加すると共に、前記複数の第１走査線のうち前記第３パルス信号が印加される第２走査線に対して、前記第１パルス信号が印加されたのち前記第２パルス信号が印加される前であって、かつ、少なくとも一の第１信号が印加され続けている間に、１つの第３パルス信号を印加する
請求項１または請求項２に記載の表示装置。
【請求項５】
前記駆動部は、前記第３パルス信号を、前記複数の第１走査線のうち前記第３パルス信号が印加される走査線に対して同時に印加する
請求項４に記載の表示装置。
【請求項６】
前記駆動部は、前記第３パルス信号の前記第１走査線への印加回数を、前記第１パルス信号と前記第２パルス信号との間隔が大きくなるに従って増やす
請求項１または請求項２に記載の表示装置。
【請求項７】
前記第１信号は、波高値の固定された閾値補正信号である
請求項１または請求項２に記載の表示装置。
【請求項８】
行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部と、
映像信号に基づいて前記画素を駆動する駆動部と
を備え、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第１トランジスタと、前記信号線の電圧を前記第１トランジスタに書き込む第２トランジスタとを有する表示装置において、第１信号が前記信号線に印加され続けている間に、前記複数の走査線のうち複数の第１走査線に対して前記第２トランジスタをオンする第１パルス信号を印加して前記第１トランジスタの閾値電圧を補正したのち、前記映像信号が前記信号線に印加されている時に、前記複数の第１走査線に対して前記第２トランジスタをオンする第２パルス信号を順番に印加して前記第１トランジスタに信号書き込みを行い、さらに、前記第１パルス信号が印加されたのち、前記第２パルス信号が印加される前であって、かつ、前記第１信号が前記信号線に印加されている間に、前記複数の第１走査線のうち少なくとも最後に第２パルス信号が印加される走査線に対して、前記第２トランジスタをオンする１または複数の第３パルス信号を印加して前記第１トランジスタの閾値電圧を補正する
表示装置の駆動方法。
【請求項９】
表示装置を備え、
前記表示装置は、
行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部と、
映像信号に基づいて前記画素を駆動する駆動部と
を備え、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第１トランジスタと、前記信号線の電圧を前記第１トランジスタに書き込む第２トランジスタとを有し、
前記駆動部は、第１信号が前記信号線に印加され続けている間に、前記複数の走査線のうち複数の第１走査線に対して前記第２トランジスタをオンする第１パルス信号を印加して前記第１トランジスタの閾値電圧を補正したのち、前記映像信号が前記信号線に印加されている時に、前記複数の第１走査線に対して前記第２トランジスタをオンする第２パルス信号を順番に印加して前記第１トランジスタに信号書き込みを行い、さらに、前記第１パルス信号が印加されたのち、前記第２パルス信号が印加される前であって、かつ、前記第１信号が前記信号線に印加されている間に、前記複数の第１走査線のうち少なくとも最後に第２パルス信号が印加される走査線に対して、前記第２トランジスタをオンする１または複数の第３パルス信号を印加して前記第１トランジスタの閾値電圧を補正する
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素ごとに配置した発光素子で画像を表示する表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子（一般にはＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するものである。
【０００５】
ところで、一般的に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間の経過に従って劣化（経時劣化）する。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、有機ＥＬ素子と、有機ＥＬ素子に直列に接続された駆動トランジスタとの分圧比が変化するので、駆動トランジスタのゲート−ソース間電圧Ｖgsも変化する。その結果、駆動トランジスタに流れる電流値が変化するので、有機ＥＬ素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。
【０００６】
また、駆動トランジスタにおいて、閾値電圧Ｖthや移動度μが経時的に変化したり、製造プロセスのばらつきによって画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧Ｖthや移動度μが画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつく。その結果、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。
【０００７】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時変化したり、駆動トランジスタの閾値電圧Ｖthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、駆動トランジスタの閾値電圧Ｖthや移動度μを補正する方策が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−０８３２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、上記の有機ＥＬ表示装置において、フルハイビジョンのパネルを用いた場合に、そのパネルを例えば１２０Ｈｚ程度のハイフレームレートで駆動すると、駆動トランジスタの閾値補正と信号書き込みを行う時間が不足してしまう。そこで、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う方法（以下、「まとめ駆動」と称する）が考えられる。しかし、まとめ駆動では、閾値補正を行ってから信号書き込みを行うまでの時間が、閾値補正をまとめて行った複数ラインにおいて、ラインごとに異なってしまう。これにより、駆動トランジスタの電流リーク時間も、閾値補正をまとめて行った複数ラインにおいて、ラインごとに異なってしまうので、ラインごとに発光輝度に差が生じ、筋ムラが発生してしまうという問題があった。
【００１０】
本発明はかかる問題点に鑑みてなされたもので、その目的は、まとめ駆動における筋ムラの発生を抑制することの可能な表示装置およびその駆動方法ならびに電子機器に関する。
【課題を解決するための手段】
【００１１】
本発明の表示装置は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部を備え、さらに映像信号に基づいて前記画素を駆動する駆動部を備えたものである。各画素は、発光素子および画素回路を有している。画素回路は、発光素子に流れる電流を制御する第１トランジスタと、信号線の電圧を第１トランジスタに書き込む第２トランジスタとを有している。駆動部は、第１信号が信号線に印加され続けている間に、複数の走査線のうち複数の第１走査線に対して第２トランジスタをオンする第１パルス信号を印加して第１トランジスタの閾値電圧を補正するようになっている。駆動部は、また、上記補正を行ったのち、映像信号が信号線に印加されている時に、複数の第１走査線に対して第２トランジスタをオンする第２パルス信号を順番に印加して第１トランジスタに信号書き込みを行うようになっている。駆動部は、さらに、第１パルス信号が印加されたのち、第２パルス信号が印加される前であって、かつ、第１信号が信号線に印加されている間に、複数の第１走査線のうち少なくとも最後に第２パルス信号が印加される走査線に対して、第２トランジスタをオンする１または複数の第３パルス信号を印加して第１トランジスタの閾値電圧を補正するようになっている。
【００１２】
本発明の電子機器は、上記表示装置を備えたものである。
【００１３】
本発明の表示装置の駆動方法は、以下の構成を備えた表示装置において、以下の３つのステップを含むものである。
（Ａ）第１信号が信号線に印加され続けている間に、複数の走査線のうち複数の第１走査線に対して第２トランジスタをオンする第１パルス信号を印加して第１トランジスタの閾値電圧を補正するステップ
（Ｂ）上記補正を行ったのち、映像信号が信号線に印加されている時に、複数の第１走査線に対して第２トランジスタをオンする第２パルス信号を順番に印加して前記第１トランジスタに信号書き込みを行うステップ
（Ｃ）第１パルス信号が印加されたのち、第２パルス信号が印加される前であって、かつ、第１信号が信号線に印加されている間に、複数の第１走査線のうち少なくとも最後に第２パルス信号が印加される走査線に対して、第２トランジスタをオンする１または複数の第３パルス信号を印加して第１トランジスタの閾値電圧を補正するステップ
【００１４】
上記駆動方法が用いられる表示装置は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の画素とを含む表示部を備えている。この表示装置は、さらに、映像信号に基づいて前記画素を駆動する駆動部を備えている。この表示装置において、各画素は、発光素子および画素回路を有しており、画素回路は、発光素子に流れる電流を制御する第１トランジスタと、信号線の電圧を前記第１トランジスタに書き込む第２トランジスタとを有している。
【００１５】
本発明の表示装置およびその駆動方法ならびに電子機器では、複数ラインの閾値補正をまとめて行い、信号書き込みを順番に行うまとめ駆動を行う際に、第１パルス信号が印加されたのち、第２パルス信号が印加される前であって、かつ、第１信号が信号線に印加されている間に、複数の第１走査線のうち少なくとも最後に第２パルス信号が印加される走査線に対して、第２トランジスタをオンする１または複数の第３パルス信号が印加されて第１トランジスタの閾値電圧が補正される。これにより、最後に閾値補正が行われてから信号書き込みを行うまでの時間を各ラインで等しくしたり、所定の大きさよりも小さくしたりすることができるので、ラインごとの発光輝度の差を低減することができる。
【発明の効果】
【００１６】
本発明の表示装置およびその駆動方法ならびに電子機器によれば、最後に閾値補正が行われてから信号書き込みを行うまでの時間を各ラインで等しくしたり、所定の大きさよりも小さくしたりすることにより、ラインごとの発光輝度の差を低減するようにした。これにより、まとめ駆動における筋ムラの発生を抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施の形態に係る表示装置の一例を表す構成図である。
【図２】図１の画素回路アレイ部の内部構成の一例を表す回路図である。
【図３】図１の表示装置をまとめ駆動させたときの複数グループにおける各種波形の一例を表す波形図である。
【図４】図１の表示装置の一のラインにおける各種波形の一例を表す波形図である。
【図５】駆動トランジスタの電流リークについて説明するための回路図である。
【図６】比較例に係る表示装置の動作の一例について説明するための波形図である。
【図７】図１の表示装置の他のラインにおける各種波形の一例を表す波形図である。
【図８】図１の表示装置のまとめ駆動の第１変形例について説明するための波形図である。
【図９】図１の表示装置のまとめ駆動の第２変形例について説明するための波形図である。
【図１０】図１の表示装置のまとめ駆動の第３変形例について説明するための波形図である。
【図１１】上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図１２】上記実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図１３】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１４】適用例３の外観を表す斜視図である。
【図１５】適用例４の外観を表す斜視図である。
【図１６】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１８】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（図１〜図７）
○ラインごとに書込タイミングが異なる例
○書込の直前にも閾値補正を行う例
２．変形例（図８〜図１０）
○まとめた複数ライン内のグループごとに書込タイミングが異なる例（図８）
○２回目の閾値補正を同時に行う例（図９、図１０）
３．モジュールおよび適用例（図１１〜図１６）
【００１９】
＜実施の形態＞
図１は、本発明の一実施の形態に係る表示装置１の全体構成の一例を表したものである。この表示装置１は、表示パネル１０（表示部）と、駆動回路２０（駆動部）とを備えている。表示パネル１０は、例えば、複数の有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂ（発光素子）が２次元配置された画素回路アレイ部１３を有している。本実施の形態では、例えば、互いに隣り合う３つの有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂが１つの画素１２を構成している。なお、以下では、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの総称として有機ＥＬ素子１１を適宜、用いるものとする。駆動回路２０は、画素回路アレイ部１３を駆動するものであり、例えば、映像信号処理回路２１、タイミング生成回路２２、信号線駆動回路２３、書込線駆動回路２４、および電源線駆動回路２５を有している。
【００２０】
［画素回路アレイ部］
図２は、画素回路アレイ部１３の回路構成の一例を表したものである。画素回路アレイ部１３は、表示パネル１０の表示領域に形成されている。画素回路アレイ部１３は、例えば、図１、図２に示したように、行状に配置された複数の書込線ＷＳＬ（走査線）と、列状に配置された複数の信号線ＤＴＬと、書込線ＷＳＬに沿って行状に配置された複数の電源線ＰＳＬとを有している。各書込線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、一組の有機ＥＬ素子１１および画素回路１４が行列状に配置（２次元配置）されている。画素回路１４は、例えば、駆動トランジスタＴｒ1（第１トランジスタ）、書き込みトランジスタＴｒ2（第２トランジスタ）および保持容量Ｃsによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。
【００２１】
駆動トランジスタＴｒ1および書き込みトランジスタＴｒ2は、例えば、デュアルゲート型、トップゲート型、またはボトムゲート型のトランジスタにより形成されている。駆動トランジスタＴｒ1および書き込みトランジスタＴｒ2は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。
【００２２】
画素回路アレイ部１３において、各信号線ＤＴＬは、信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ2のドレイン電極（図示せず）に接続されている。各書込線ＷＳＬは、書込線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ2のゲート電極（図示せず）に接続されている。各電源線ＰＳＬは、電源線駆動回路２５の出力端（図示せず）と、駆動トランジスタＴｒ1のドレイン電極（図示せず）に接続されている。書き込みトランジスタＴｒ2のソース電極（図示せず）は、駆動トランジスタＴｒ1のゲート電極（図示せず）と、保持容量Ｃsの一端に接続されている。駆動トランジスタＴｒ1のソース電極（図示せず）と保持容量Ｃsの他端とが、有機ＥＬ素子１１のアノード電極（図示せず）に接続されている。有機ＥＬ素子１１のカソード電極（図示せず）は、例えばグラウンド線ＧＮＤに接続されている。
【００２３】
［駆動回路］
次に、画素回路アレイ部１３の周辺に設けられた駆動回路２０内の各回路について、図１を参照して説明する。
【００２４】
映像信号処理回路２１は、外部から入力されたデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号２１Ａを信号線駆動回路２３に出力するようになっている。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
【００２５】
タイミング生成回路２２は、信号線駆動回路２３、書込線駆動回路２４、および電源線駆動回路２５が連動して動作するように制御するものである。タイミング生成回路２２は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、これらの回路に対して制御信号２２Ａを出力するようになっている。
【００２６】
信号線駆動回路２３は、制御信号２２Ａの入力に応じて（同期して）、映像信号２１Ａに対応するアナログの映像信号（信号電圧Ｖsig）を各信号線ＤＴＬに印加して、選択対象の画素回路１４に書き込むものである。なお、書き込みとは、駆動トランジスタＴｒ1のゲートに所定の電圧を印加することを指している。
【００２７】
信号線駆動回路２３は、例えば、信号電圧Ｖsigと、有機ＥＬ素子１１の消光時に駆動トランジスタＴｒ1のゲートに印加する電圧Ｖofsとを出力することが可能となっている。ここで、信号電圧Ｖsigは、映像信号２１Ａに対応した電圧値となっている。電圧Ｖofsは、非階調信号であり、有機ＥＬ素子１１の閾値電圧Ｖelよりも低い電圧値（一定値）となっている。
【００２８】
書込線駆動回路２４は、制御信号２２Ａの入力に応じて（同期して）、複数の書込線ＷＳＬに選択パルスを順次印加して、複数の有機ＥＬ素子１１および複数の画素回路１４を順次選択するものである。書込線駆動回路２４は、例えば、書き込みトランジスタＴｒ2をオンさせるときに印加する電圧Ｖonと、書き込みトランジスタＴｒ2をオフさせるときに印加する電圧Ｖoffとを出力することが可能となっている。
【００２９】
電源線駆動回路２５は、制御信号２２Ａの入力に応じて（同期して）、複数の電源線ＰＳＬに制御パルスを順次印加して、有機ＥＬ素子１１の発光および消光を制御するものである。電源線駆動回路２５は、例えば、駆動トランジスタＴｒ1に電流を流すときに印加する電圧ＶccHと、駆動トランジスタＴｒ1に電流を流さないときに印加する電圧ＶccLとを出力することが可能となっている。ここで、電圧ＶccLは、有機ＥＬ素子１１の閾値電圧Ｖelと、有機ＥＬ素子１１のカソードの電圧Ｖcaとを足し合わせた電圧（Ｖel＋Ｖca）よりも低い電圧値（一定値）である。ＶccHは、電圧（Ｖel＋Ｖca）以上の電圧値（一定値）である。
【００３０】
次に、本実施の形態の表示装置１の動作（消光から発光までの動作）について説明する。本実施の形態では、駆動トランジスタＴｒ1の閾値電圧Ｖthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子１１の発光輝度を一定に保つようにするために、閾値電圧Ｖthや移動度μの変動に対する補正動作が組み込まれている。本実施の形態では、さらに、表示パネル１０をハイフレームレートで駆動したときに、駆動トランジスタＴｒ1の閾値補正と信号書き込みを行う時間を十分に確保するために、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う「まとめ駆動」が用いられている。本実施の形態では、複数の書込線ＷＳＬが、３つの書込線ＷＳＬごとに１つのグループに分けられている。
【００３１】
（表示装置１の動作）
図３（Ａ）〜（Ｈ）は、表示装置１をまとめ駆動させたときの複数グループにおける各種波形の一例を表したものである。図４（Ａ）〜（Ｅ）は、図１の表示装置の一のラインにおける各種波形の一例を表したものである。図３（Ａ）には、水平同期信号ＨＳＹＮＣが周期的に発生している様子が示されている。図３（Ｂ）には、信号線ＤＴＬにＶsig1，Ｖsig2，Ｖsig3，Ｖofsが周期的に印加され、図３（Ｃ）〜（Ｈ）には、各書込線ＷＳＬ（ＷＳＬ（１）〜ＷＳＬ（６））にＶon、Ｖoffが所定のタイミングで印加されている様子がそれぞれ示されている。図３（Ｃ）〜（Ｅ）には、一のグループにおける各種波形の一例が示されており、図３（Ｆ）〜（Ｈ）には、図３（Ｅ）のラインに隣接する他のグループにおける各種波形の一例が示されている。
【００３２】
なお、図３（Ｂ）中のＶsig1，Ｖsig2，Ｖsig3は、上述の信号電圧Ｖsigに相当するものである。Ｖsig1は各グループに含まれる１番目のラインに印加される信号電圧Ｖsigであり、Ｖsig2は各グループに含まれる２番目のラインに印加される信号電圧Ｖsigであり、Ｖsig3は各グループに含まれる３番目のラインに印加される信号電圧Ｖsigである。
【００３３】
図４（Ａ），（Ｂ）には、信号線ＤＴＬにＶsig1，Ｖsig2，Ｖsig3，Ｖofsが周期的に印加され、書込線ＷＳＬにＶon、Ｖoffが所定のタイミングで印加されている様子がそれぞれ示されている。図４（Ｃ）には、電源線ＰＳＬにＶccL、ＶccHが所定のタイミングで印加されている様子がそれぞれ示されている。図４（Ｄ），（Ｅ）には、信号線ＤＴＬ、書込線ＷＳＬ、および電源線ＰＳＬへの電圧印加に応じて、駆動トランジスタＴｒ1のゲート電圧Ｖgおよびソース電圧Ｖsが時々刻々変化している様子が示されている。
【００３４】
［閾値補正準備期間］
まずは、図４（Ａ）〜（Ｅ）を参照して、表示装置１の一のライン（書込線ＷＳＬ（１）に対応する画素配列）における動作について説明する。まず、閾値補正の準備を行う。具体的には、電源線駆動回路２５が電源線ＰＳＬ（１）の電圧をＶccHからＶccLに下げる（Ｔ1）。すると、ソース電圧ＶsがＶccLとなり、有機ＥＬ素子１１が消光すると共に、ゲート電圧Ｖgが所定の電圧にまで下がる。
【００３５】
［閾値補正期間］
次に、Ｖthの補正を行う。具体的には、信号線ＤＴＬの電圧がＶofsとなっている間に、書込線駆動回路２４が書込線ＷＳＬ（１）の電圧をＶoffからＶonに上げたのち（Ｔ2）、電源線駆動回路２５が電源線ＰＳＬ（１）の電圧をＶccLからＶccHに上げる（Ｔ3）。すると、ゲート電圧ＶgがＶofsとなり、さらに、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdが流れ、ソース電圧Ｖsが上昇する。このとき、ソース電圧Ｖsが（Ｖofs−Ｖth）よりも低い場合（閾値補正がまだ完了していない場合）には、駆動トランジスタＴｒ1がカットオフするまで（電位差ＶgsがＶthになるまで）、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdが流れる。その結果、保持容量ＣsがＶthに充電され、電位差ＶgsがＶthとなる。その後、引き続き、信号線ＤＴＬの電圧がＶofsとなり続けている間に、書込線駆動回路２４が書込線ＷＳＬ（１）の電圧をＶonからＶoffに下げる（Ｔ4）。すると、駆動トランジスタＴｒ1のゲートがフローティングとなり、Ｖthの補正が停止する。これにより、電位差Ｖgsを信号線ＤＴＬの電圧の大きさに拘わらずＶthのままで維持することができる。このように、電位差ＶgsをＶthに設定することにより、駆動トランジスタＴｒ1の閾値電圧Ｖthが画素回路１４ごとにばらついた場合であっても、有機ＥＬ素子１１の発光輝度がばらつくのをなくすることができる。
【００３６】
［閾値補正停止期間］
その後、閾値補正の停止期間中に、信号線駆動回路２３が信号線ＤＴＬの電圧をＶofsからＶsig1に切り替える。
【００３７】
［書き込み・μ補正期間］
次に、書き込みとμ補正を行う。具体的には、信号線ＤＴＬの電圧がＶsig1となっている間に、書込線駆動回路２４が書込線ＷＳＬ（１）の電圧をＶoff1からＶonに上げ（Ｔ5）、駆動トランジスタＴｒ1のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴｒ1のゲート電圧がＶsig1となる。このとき、有機ＥＬ素子１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧Ｖelよりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉdは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶsがΔＶ1だけ上昇し、やがて電位差ＶgsがＶsig1＋Ｖth−ΔＶ1となる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタＴｒ1の移動度μが大きい程、ΔＶ1も大きくなるので、電位差Ｖgsを発光前にΔＶ1だけ小さくすることにより、画素回路１４ごとの移動度μのばらつきを取り除くことができる。
【００３８】
［発光期間］
次に、書込線駆動回路２４が書込線ＷＳＬ（１）の電圧をＶonからＶoffに下げる（Ｔ6）。すると、駆動トランジスタＴｒ1のゲートがフローティングとなり、駆動トランジスタＴｒ1のゲート−ソース間の電圧Ｖgsを一定に維持した状態で、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdが流れる。その結果、ソース電圧Ｖsが上昇し、それに連動して駆動トランジスタＴｒ1のゲートも上昇し、有機ＥＬ素子１１が所望の輝度よりも小さな輝度で発光し始める。
【００３９】
［まとめ駆動］
次に、図３（Ａ）〜（Ｈ）を参照して、表示装置１の複数グループにおける動作について説明する。本実施の形態では、書込線駆動回路２４は、書込線ＷＳＬを走査する際に、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う「まとめ駆動」を行う。具体的には、まず、信号線ＤＴＬに電圧Ｖofs（第１信号）が印加され続けている（つまり、信号線ＤＴＬの電圧の波高値がＶofsという閾値補正信号に固定され続けている）間に、書込線駆動回路２４は、一のグループに含まれる複数の書込線ＷＳＬ（１）〜ＷＳＬ（３）（第１走査線）に対して、波高値がＶonである選択パルス信号（第１パルス信号Ｐ1）を印加する。これにより、駆動トランジスタＴｒ1の閾値電圧Ｖthが補正される。このとき、図３（Ｃ）〜（Ｅ）に示したように、書込線駆動回路２４は、各書込線ＷＳＬ（１）〜ＷＳＬ（３）に対して、第１パルス信号Ｐ1を同時に印加してもよい。
【００４０】
次に、信号線駆動回路２３は、一のグループにおいて第１パルス信号Ｐ1が印加されたのち最後に後述の第２パルス信号Ｐ2が印加されるまでの間に、複数回、電圧Ｖofs（第１信号）を信号線ＤＴＬに印加する。例えば、図３（Ａ），（Ｂ）に示したように、信号線駆動回路２３は、信号線ＤＴＬに対して、Ｖofs、Ｖsig1、Ｖofs、Ｖsig2、Ｖofs、Ｖsig3を３Ｈ期間中に順番に印加すると共に、それ以降、３Ｈごとに、Ｖofs、Ｖsig1、Ｖofs、Ｖsig2、Ｖofs、Ｖsig3を順番に印加する。
【００４１】
さらに、信号線駆動回路２３は、信号線ＤＴＬの電圧がＶofsからＶsig1、Ｖofs、Ｖsig2、Ｖofs、Ｖsig3と順番に変化していく中、信号線ＤＴＬの電圧がＶsig1、Ｖsig2、Ｖsig3となっているときに、一のグループに含まれる各書込線ＷＳＬ（１）〜ＷＳＬ（３）に対して、波高値がＶonである選択パルス信号（第２パルス信号Ｐ2）を順番に印加する。例えば、書込線駆動回路２４は、信号線ＤＴＬの電圧がＶsig1となっているときに書込線ＷＳＬ（１）に第２パルス信号Ｐ2を印加し、信号線ＤＴＬの電圧がＶsig2となっているときに書込線ＷＳＬ（２）に第２パルス信号Ｐ2を印加し、信号線ＤＴＬの電圧がＶsig3となっているときに書込線ＷＳＬ（３）に第２パルス信号Ｐ2を印加する。これにより、駆動トランジスタＴｒ1に対して信号書き込みが行われる。このとき、書込線駆動回路２４は、例えば、第２パルス信号Ｐ2を、第１パルス信号Ｐ1のパルス幅よりも狭いパルス幅で印加する。なお、書込線駆動回路２４は、例えば、第２パルス信号Ｐ2を、第１パルス信号Ｐ1の波高値とは異なる波高値で印加してもよい。
【００４２】
さらに、本実施の形態では、書込線駆動回路２４は、第１パルス信号Ｐ1が印加されたのち第２パルス信号Ｐ2が印加される前であって、かつ、信号線ＤＴＬに電圧Ｖofsが印加されている間（閾値補正期間）に、書き込みトランジスタＴｒ2をオンする１または複数の選択パルス信号（第３パルス信号Ｐ3）を印加する。具体的には、書込線駆動回路２４は、上記閾値補正期間に、一のグループに含まれる複数の書込線ＷＳＬのうち少なくとも最後に第２パルス信号Ｐ2が印加される書込線ＷＳＬに対して、１または複数の第３パルス信号Ｐ3を印加する。これにより、駆動トランジスタＴｒ1の閾値電圧Ｖthが再度、補正される。
【００４３】
例えば、書込線駆動回路２４は、上記閾値補正期間であって、かつ少なくとも、第２パルス信号Ｐ2が印加される直前に信号線ＤＴＬにＶofsが印加されている間に、一のグループに含まれる複数の書込線ＷＳＬのうち少なくとも最後に第２パルス信号Ｐ2が印加される書込線ＷＳＬに対して、１または複数の第３パルス信号Ｐ3を印加する。例えば、図３（Ｄ）に示したように、書込線駆動回路２４は、信号線ＤＴＬにＶsig2が印加される直前に信号線ＤＴＬにＶofsが印加される期間（期間Ａ）に、書込線ＷＳＬ（２）に対して１つの第３パルス信号Ｐ3を印加する。さらに、例えば、図３（Ｅ）に示したように、書込線駆動回路２４は、信号線ＤＴＬにＶsig3が印加される直前に信号線ＤＴＬにＶofsが印加される期間（期間Ｂ）に、書込線ＷＳＬ（３）に対して１つの第３パルス信号Ｐ3を印加する。このとき、書込線駆動回路２４は、例えば、図３（Ｄ），（Ｅ）に示したように、第３パルス信号Ｐ3を印加する書込線ＷＳＬに対して、第３パルス信号Ｐ3を順番に印加している。
【００４４】
同様に、図３（Ｅ）のラインに隣接する他のグループにおいても、書込線駆動回路２４は、まとめ駆動を行う際に、閾値補正期間に、一のグループに含まれる複数の書込線ＷＳＬのうち少なくとも最後に第２パルス信号Ｐ2が印加される書込線に対して、１または複数の第３パルス信号Ｐ3を印加する。
【００４５】
本実施の形態の表示装置１では、上記のようにして、各画素１２において画素回路１４がオンオフ制御され、各画素１２の有機ＥＬ素子１１に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル１０において画像が表示される。
【００４６】
ところで、有機ＥＬ表示装置においてハイフレームレートを実現する方法の１つとして、複数ラインの閾値補正をまとめて行い、信号書き込みのみを順番に行う「まとめ駆動」が用いられている。この「まとめ駆動」を用いた場合には、閾値補正を行ったのち、信号書き込みを行うまでの間、例えば、図５に示したように、駆動トランジスタＴｒ1のソースに向かって、リーク電流ＩL1，ＩL2がわずかに流れる。このリーク電流ＩL1，ＩL2によってソース電圧Ｖsおよびゲート電圧Ｖgが所望の値よりも大きくなるので（例えば、図６参照）、信号書き込みが行われたときにゲート−ソース間電圧Ｖgsが所望の値にまで大きくならず、各画素１２の発光輝度が低下してしまう。このとき、全ての画素１２において、発光輝度の低下量が等しい場合には、表示映像全体の輝度が低下するだけであるが、「まとめ駆動」の場合には、閾値補正を行ったのち、信号書き込みを行うまでの機関がラインごとに異なるので、発光輝度の低下量がラインごとに異なってしまう。従って、従来のように、単純に「まとめ駆動」を行った場合には、発光輝度の低下量がラインごとに異なってしまい、筋ムラが発生してしまう。
【００４７】
一方、本実施の形態では、「まとめ駆動」を行う際に、閾値補正期間に、一のグループに含まれる複数の書込線ＷＳＬのうち少なくとも最後に第２パルス信号Ｐ2が印加される書込線に対して、１または複数の第３パルス信号Ｐ3が印加される。これにより、第１パルス信号Ｐ1と第２パルス信号Ｐ2との間隔が所定の長さよりも長くなるラインについては、信号書き込みを行う前に、再度、閾値補正が実行される。その結果、最後に閾値補正が行われてから信号書き込みを行うまでの時間を各ラインで等しくしたり、所定の大きさよりも小さくしたりすることができる。例えば、信号線ＤＴＬにＶsig2が印加される直前に信号線ＤＴＬにＶofsが印加される期間に、一のグループに含まれる書込線ＷＳＬ（１）〜（３）のうち書込線ＷＳＬ（２）に対して１つの第３パルス信号Ｐ3を印加した場合には、例えば、図７に示したように、最後に閾値補正が行われてから信号書き込みを行うまでの時間を所定の大きさよりも小さくすることができる。従って、信号書き込みが行われたときにゲート−ソース間電圧Ｖgsを所望の値にまで拡げることができ、ラインごとの発光輝度の差を低減することができるので、まとめ駆動における筋ムラの発生を抑制することができる。
【００４８】
また、本実施の形態において、一のグループに含まれる各書込線ＷＳＬに対して、第１パルス信号を同時に印加するようにした場合には、一のグループにおける閾値補正時間を最短にすることができる。これにより、表示パネル１０を例えば１２０Ｈｚ程度のハイフレームレートで駆動した場合であっても、駆動トランジスタＴｒ1の閾値補正と信号書き込みを行う時間を十分に確保することができる。
【００４９】
＜変形例＞
上記実施の形態では、一のグループに含まれる各書込線ＷＳＬに対する閾値補正が、信号線ＤＴＬの電圧がＶofsとなり続けている間に１回だけ行われるようになっていたが、複数回行われるようになっていてもよい。
【００５０】
また、上記実施の形態では、一のグループに含まれる各書込線ＷＳＬに対して印加される第２パルス信号Ｐ2のパルス幅が書込線ＷＳＬごとに等しくなっていたが、書込線ＷＳＬごとに異なっていてもよい。
【００５１】
また、上記実施の形態では、一のグループに含まれる各書込線ＷＳＬに対して第２パルス信号Ｐ2が印加されるタイミングが互いに異なっていたが、互いに異なっていなくてもよい。例えば、図８に示したように、一のグループに含まれる複数の書込線ＷＳＬがさらに、複数の小グループ（図８では３つの小グループ）に分けられ、第２パルス信号Ｐ2が小グループ内の各書込線ＷＳＬに対しては同一タイミングで印加されると共に、各小グループに対しては互いに異なるタイミングで印加されていてもよい。
【００５２】
また、上記実施の形態では、第３パルス信号Ｐ3が印加される書込線ＷＳＬに第３パルス信号Ｐ3を１つだけ印加する場合が例示されていたが、２つ以上印加してもよい。例えば、書込線駆動回路２４は、第３パルス信号Ｐ3の書込線ＷＳＬへの印加回数を、第１パルス信号Ｐ1と第２パルス信号Ｐ2との間隔が大きくなるに従って増やしてもよい。例えば、図９に示したように、信号線ＤＴＬにＶsig3が印加される直前に信号線ＤＴＬにＶofsが印加される期間に、書込線ＷＳＬ（３）に対して２つの第３パルス信号Ｐ3を印加してもよい。このとき、図９に示したように、書込線ＷＳＬ（３）に最初に印加する第３パルス信号Ｐ3と、書込線ＷＳＬ（２）に印加する第３パルス信号Ｐ3とを互いに同時に印加してもよい。
【００５３】
また、上記実施の形態では、第２パルス信号Ｐ2が印加される直前に第３パルス信号Ｐ3を印加する場合が例示されていたが、それとは異なるタイミングで第３パルス信号Ｐ3を印加してもよい。例えば、図１０に示したように、信号線ＤＴＬに電圧Ｖsig2が印加され続けている間に、書込線ＷＳＬ（２）に印加する第３パルス信号Ｐ3と、書込線ＷＳＬ（３）に印加する第３パルス信号Ｐ3とを印加してもよい。このとき、図１０に示したように、書込線ＷＳＬ（２）に印加する第３パルス信号Ｐ3と、書込線ＷＳＬ（３）に印加する第３パルス信号Ｐ3とを互いに同時に印加してもよい。
【００５４】
＜モジュールおよび適用例＞
以下、上記実施の形態等で説明した表示装置１の適用例について説明する。上記実施の形態等の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００５５】
（モジュール）
上記実施の形態等の表示装置１は、例えば、図１１に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００５６】
（適用例１）
図１２は、上記実施の形態等の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態等に係る表示装置１により構成されている。
【００５７】
（適用例２）
図１３は、上記実施の形態等の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態等に係る表示装置１により構成されている。
【００５８】
（適用例３）
図１４は、上記実施の形態等の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態等に係る表示装置１により構成されている。
【００５９】
（適用例４）
図１５は、上記実施の形態等の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態等に係る表示装置１により構成されている。
【００６０】
（適用例５）
図１６は、上記実施の形態等の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態等に係る表示装置１により構成されている。
【００６１】
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００６２】
例えば、上記実施の形態等では、表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１４の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路１４に追加してもよい。その場合、画素回路１４の変更に応じて、上述した信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５のほかに、必要な駆動回路を追加してもよい。
【００６３】
また、上記実施の形態等では、信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５の駆動をタイミング生成回路２２が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
【００６４】
また、上記実施の形態等では、画素回路１４が、２Ｔｒ１Ｃの回路構成となっていたが、デュアルゲート型のトランジスタが有機ＥＬ素子１１に直列に接続された回路構成を含んでいるものであれば、２Ｔｒ１Ｃの回路構成以外の回路構成となっていてもよい。
【００６５】
また、上記実施の形態等では、駆動トランジスタＴｒ1，書き込みトランジスタＴｒ2は、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている場合が例示されていたが、ｐチャネルトランジスタ（例えばｐチャネルＭＯＳ型のＴＦＴ）により形成されていてもよい。ただし、その場合には、トランジスタＴｒ2のソースおよびドレインのうち電源線ＰＳＬと未接続の方と保持容量Ｃsの他端とを有機ＥＬ素子１１のカソードに接続し、有機ＥＬ素子１１のアノードをＧＮＤなどに接続することが好ましい。
【符号の説明】
【００６６】
１…表示装置、１０…表示パネル、１１，１１Ｒ，１１Ｇ，１１Ｂ…有機ＥＬ素子、１２…画素、１３…画素回路アレイ部、１４…画素回路、２０…駆動回路、２１…映像信号処理回路、２０Ａ，２１Ａ…映像信号、２０Ｂ…同期信号、２２…タイミング生成回路、２２Ａ…制御信号、２３…信号線駆動回路、２４…書込線駆動回路、２５…電源線駆動回路、Ｃs…保持容量、ＤＴＬ…信号線、Ｉd…電流、ＩL1，ＩL2…リーク電流、ＧＮＤ…グラウンド線、Ｐ１…第１パルス信号、Ｐ２…第２パルス信号、Ｐ３…第３パルス信号、ＰＳＬ…電源線、Ｔｒ1…駆動トランジスタ、Ｔｒ2…書き込みトランジスタ、Ｖg…ゲート電圧、Ｖgs…ゲート−ソース間電圧、Ｖs…ソース電圧、Ｖsig，Ｖsig1，Ｖsig2，Ｖsig3…信号電圧、ＶccH，ＶCCL，Ｖoff，Ｖofs，Ｖon…電圧、Ｖth，Ｖel…閾値電圧、ＷＳＬ…書込線。
【図１】
2011102933.tif 000003
【図２】
2011102933.tif 000004
【図３】
2011102933.tif 000005
【図４】
2011102933.tif 000006
【図５】
2011102933.tif 000007
【図６】
2011102933.tif 000008
【図７】
2011102933.tif 000009
【図８】
2011102933.tif 000010
【図９】
2011102933.tif 000011
【図１０】
2011102933.tif 000012
【図１１】
2011102933.tif 000013
【図１２】
2011102933.tif 000014
【図１３】
2011102933.tif 000015
【図１４】
2011102933.tif 000016
【図１５】
2011102933.tif 000017
【図１６】
2011102933.tif 000018