(57)【要約】【課題】ＦＲＣにより画像を表示する表示装置において、ちらつきや色ムラの発生を抑制し、ＦＲＣにより中間調の画像を高画質に表示することができる、パターン群、表示方法および表示制御回路を提供する。【解決手段】横方向に配列された三原色の副画像からなる画素が、縦横に配列された、Ｍビットの表示階調を有する表示装置に、パターン群を用いて、Ｎ−Ｍビット（Ｍ≦Ｎ−２）分の中間調をフレームレートコントロールによって擬似的に表示する。ここで、パターン群は、横方向に隣り合う２個の画素を組として、組を縦横に所定個数だけ配列した画素ブロック内に、組のそれぞれを構成する２個の画素の階調を同一にして形成した、１番目から２(N-M)−１番目までの中間調のそれぞれを表現する複数のパターンを含む。【選択図】図４
2011033919.tif 000002
【特許請求の範囲】
【請求項１】
横方向に配列された三原色の副画像からなる画素が、縦横に配列された、Ｍビットの表示階調を有する表示装置に、Ｎ−Ｍビット（Ｍ≦Ｎ−２）分の中間調をフレームレートコントロールによって擬似的に表示するためのパターン群であって、
横方向に隣り合う２個の画素を組として、該組を縦横に所定個数だけ配列した画素ブロック内に、前記組のそれぞれを構成する２個の画素の階調を同一にして形成した、１番目から２(N-M)−１番目までの中間調のそれぞれを表現するパターンからなるパターン群。
【請求項２】
横方向に配列された三原色の副画素からなる画素が、縦横に配列された、Ｍビットの表示階調を有する表示装置に、Ｎビット（Ｍ≦Ｎ−２）の階調の画像を擬似的に表示するために、前記副画素のそれぞれに対応するＭビットの分解能を有する表示信号を、前記画素を縦横に所定個数だけ配列した画素ブロックを単位としたパターンで変調した信号レベルで供給する画像表示方法であって、
前記画素ブロックを、横方向に隣り合う２個の画素を組として、該組を縦横に所定個数だけ配列することによって形成し、１番目から２(N-M)−１番目までの中間調のそれぞれを表現するパターンとして、前記組のそれぞれを構成する２個の画素の階調を同一にして形成したパターンを利用することを特徴とする表示方法。
【請求項３】
前記表示装置が、前記表示信号の信号レベルに応じたレベルを有するとともに、前記横方向に１副画素ごと、もしくは、１画素ごとに極性が反転した駆動信号を、前記副画素のそれぞれに供給する駆動回路を有することを特徴とする請求項２記載の表示方法。
【請求項４】
横方向に配列された三原色の副画素からなる画素が、縦横に配列された、Ｍビットの表示階調を有する表示装置に、前記副画素のそれぞれに対応するＭビットの分解能の信号レベルを有する表示信号を供給する表示信号出力部を有するとともに、Ｎビット（Ｍ≦Ｎ−２）の階調の画像を擬似的に表示するために、前記画素を縦横に所定個数だけ配列した画素ブロックを単位としたパターンで前記表示信号の信号レベルを変調する変調部とを有する表示制御回路であって、
前記画素ブロックが、横方向に隣り合う２個の画素を組として、該組を縦横に所定個数だけ配列したものであり、
前記変調部が、１番目から２(N-M)−１番目までの中間調のそれぞれを表現するパターンとして、前記組のそれぞれを構成する２個の画素の階調を同一にして形成したパターンを利用することを特徴とする表示制御回路。
【請求項５】
前記画像が、縦方向に延びる直線が前記横方向に一定の周期で配置された画像であることが判別したときに、前記変調部に、前記中間調の少なくとも一部を表現するパターンとして、前記組のそれぞれを構成する２個の画素の階調を互いに異ならせたパターンを利用することを指示する、画像判別部をさらに有することを特徴とする請求項４記載の表示制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＲＣ（フレームレートコントロール）によって、表示装置が物理的に表示可能な階調数よりも多い階調数の画像を擬似的に表示するためのパターン群、表示方法および表示制御回路に関するものである。
【背景技術】
【０００２】
表示装置において、物理的に表示可能な階調より多い階調表示を行うために、人間の目の錯覚を利用した方法が用いられる。液晶表示装置（液晶モニタや液晶テレビ）では、ＦＲＣという、時間方向の残像を利用して階調数を増やす方法がよく用いられる。例えば、黒の画像が４フレーム連続すると人間の目には黒であると認識されるが、４フレームのうちの１フレームだけ黒ではなく白の画像を挿入することにより、暗いグレーを表現することが可能になる。このように、白と黒の２色だけでも、時間方向に表示する比率を変えることによって中間階調（中間調）表示が可能になる。
【０００３】
液晶表示装置で使用されるＦＲＣは、主に、表示装置が物理的に表現可能な階調数よりも多い階調数を表示したいときに用いられる。例えば、物理的に６ビット（２6＝６４階調）表示可能な液晶表示装置において、８ビット（２8＝２５６階調）表示を可能にするものである。２ビット分の階調の増加は、前述のように時間方向の残像効果を用いて表現される。このＦＲＣによる画面表示は、一般的に、横４画素×縦４画素からなる画素ブロックを１つの単位として、時間方向に連続するＦＲＣの４フレームのマトリックスに２ビット分の中間階調を表現するビットを効果的に配置することで表現される。
【０００４】
液晶表示装置は、物理的に表示可能な階調数が多くなるほど、コストも高くなる傾向がある。そのため、低コストで製品を開発するためには、少ない物理的階調数で多い階調数を表示できるＦＲＣとの組み合わせが必要になる。但し、液晶表示装置の駆動方式とこのＦＲＣの組み合わせは副作用が多く、画質劣化の原因になることから、製品開発を困難にしている要因でもある。
【０００５】
一般的なＦＲＣの構成を図７に示す。同図（Ａ）は、液晶表示装置の表示画面を表す。前述の通り、ＦＲＣは、同図（Ｂ）に示すように、横４画素×縦４画素からなる画素ブロックを単位として処理が行われる場合が多い。ここで、液晶表示装置の物理的な表示階調を６ビット（２6＝６４階調）、液晶表示装置に表示しようとする画像の各画素の画像データの階調を８ビット（２8＝２５６階調）として、ＦＲＣにより、両者の差分の２ビットに対応する中階調を４フレームで表現する場合を考える。
【０００６】
例えば、同図（Ｂ）に示す画素ブロックの左上の１画素の８ビットの画像データの値が‘０ｂ００００１００１（２進数）’であるとする。ＦＲＣを行う場合の画像データの値を時間方向に着目すると、同図（Ｃ）の上側に示すように、ＦＲＣの１周期である４フレーム（フレームｉ〜ｉ＋３）の間、６ビットの画像データの値として‘０ｂ００００１０（２進数）’＝０ｄ２（１０進数）を出力することにより、（２＋２＋２＋２）／４＝２に対応する階調が表示される。
【０００７】
これに対して、同図（Ｃ）の下側に示すように、画像データの下位２ビットの値である‘０ｂ０１’に対応して、４フレームのうちの１フレーム、例えば、ｉ＋２フレーム目にだけに画像データの値として‘０ｂ００００１１’＝０ｄ３を出力すると、画像データの値の４フレームの平均は（２＋２＋３＋２）／４＝２．２５となり、人間の目には、液晶表示装置の物理的な表示階調の間に中間階調が増えたように見える。
【０００８】
このように、ＦＲＣを用いることにより、計算上は実際の階調表示以上の表示が可能である。しかし、液晶表示装置の駆動方法がＦＲＣによる時間方向の階調表現と相性が悪いため、表示できる階調数を増やすことはできるが、画質の劣化という副作用が発生することが多い。すなわち、液晶表示装置では、液晶電極に印加される電圧を毎フレーム極性反転（交流駆動）する必要があるため、ＦＲＣによる時間方向の階調表現によって、画面上のちらつきや色ムラという現象を引き起こしている。
【０００９】
図８に液晶の駆動方式とＦＲＣによる画質劣化のメカニズムを示す。同図の上側に示すように、液晶表示装置の各画素は、横方向に配列された、赤（Ｒ）、緑（Ｇ）、青（Ｂ）からなる三原色の副画素Ｒ，Ｇ，Ｂによって構成されている。
【００１０】
続いて、同図の下側に示すように、副画素Ｒ，Ｇ，Ｂのそれぞれは、液晶電極に与えられる電圧が、コモン電圧Ｖｃｏｍを中心として＋極性と−極性が１フレーム毎に反転される。また、同図に示すように、副画素Ｒ，Ｇ，Ｂ間でも極性が反転される場合は、例えば、副画素Ｒ，Ｇ，Ｂの液晶電極に与えられる電圧の極性がｉフレーム目では−＋−、ｉ＋１フレーム目では＋−＋となる。
【００１１】
ＦＲＣによって、例えば、４フレームのうちの１フレームであるｉフレーム目だけに中間階調表現のために＋１された電圧が印加されると、副画素Ｒ，Ｂは−極性側、副画素Ｇは＋極性側のときのみ＋１された電圧が印加されることになる。液晶は、液晶電極に与えられる電圧が＋極性側である場合と−極性側である場合とで、電圧の絶対値が同一であっても、光学特性が異なる。ＦＲＣを行わず、４フレームの間、絶対値が一定の電圧が印加される場合であれば、１フレーム毎の極性反転によって＋極性の電圧の印加と−極性の電圧の印加とが均等になる。すなわち、＋極性の電圧が印加される時間および印加される電圧と、−極性側の電圧が印加される時間および印加される電圧とが、同一になる。これにより、＋極性側での特性と−極性側での特性とが平均化され、意図した光学特性を得ることができる。しかし、ＦＲＣによって４フレームの内の１フレームにおいてのみ＋１された電圧が印加されると、＋極性の電圧の印加と−極性の電圧の印加との不均等が発生し、＋極性側での特性と−極性側での特性との平均化が不完全になる。このため、ちらつきや色ムラが発生して画質低下の原因になる。
【００１２】
ここで、本発明に関連性のある先行技術文献として、特許文献１，２がある。
【００１３】
特許文献１には、フレームレート制御と、反転駆動との組み合わせに関する技術が開示されている。同文献に開示の液晶表示装置は、４×４データ行列を基本単位とするデータパターンを用いてＦＲＣ処理を実施する。４×４データ行列に対応する４×４画素行列はドット反転とフレーム反転が行なわれ、４×４データ行列は、＋極性の画素に対応する‘１’の値を有するデータエレメントの数と、−極性の画素に対応する‘１’の値を有するデータエレメントの数が同じに設定されている。
【００１４】
また、特許文献２には、フレームレート制御と、様々な単位での反転駆動との組み合わせに関する技術が開示されている。同文献に開示の液晶表示システムは、画素単位で交流駆動され所定の駆動方式によって反転駆動されるＬＣＤ（液晶表示装置）と、この所定の駆動方式の有するパターンと同じパターンでＦＲＣパターンを発生させ、ＬＣＤの有する階調よりも高い階調で表現できるようにＬＣＤを駆動するＬＣＤ駆動装置とを備えている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００５−２４２３５９号公報
【特許文献２】特開２００５−１５７２８０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明の目的は、ＦＲＣにより画像を表示する表示装置において、ちらつきや色ムラの発生を抑制し、ＦＲＣにより中間調の画像を高画質に表示することができる、パターン群、表示方法および表示制御回路を提供することにある。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、本発明は、横方向に配列された三原色の副画像からなる画素が、縦横に配列された、Ｍビットの表示階調を有する表示装置に、Ｎ−Ｍビット（Ｍ≦Ｎ−２）分の中間調をフレームレートコントロールによって擬似的に表示するためのパターン群であって、
横方向に隣り合う２個の画素を組として、該組を縦横に所定個数だけ配列した画素ブロック内に、前記組のそれぞれを構成する２個の画素の階調を同一にして形成した、１番目から２(N-M)−１番目までの中間調のそれぞれを表現するパターンからなるパターン群を提供するものである。
【００１８】
また、本発明は、横方向に配列された三原色の副画素からなる画素が、縦横に配列された、Ｍビットの表示階調を有する表示装置に、Ｎビット（Ｍ≦Ｎ−２）の階調の画像を擬似的に表示するために、前記副画素のそれぞれに対応するＭビットの分解能を有する表示信号を、前記画素を縦横に所定個数だけ配列した画素ブロックを単位としたパターンで変調した信号レベルで供給する画像表示方法であって、
前記画素ブロックを、横方向に隣り合う２個の画素を組として、該組を縦横に所定個数だけ配列することによって形成し、１番目から２(N-M)−１番目までの中間調のそれぞれを表現するパターンとして、前記組のそれぞれを構成する２個の画素の階調を同一にして形成したパターンを利用することを特徴とする表示方法を提供する。
【００１９】
ここで、前記表示装置が、前記表示信号の信号レベルに応じたレベルを有するとともに、前記横方向に１副画素ごと、もしくは、１画素ごとに極性が反転した駆動信号を、前記副画素のそれぞれに供給する駆動回路を有することが好ましい。
【００２０】
また、本発明は、横方向に配列された三原色の副画素からなる画素が、縦横に配列された、Ｍビットの表示階調を有する表示装置に、前記副画素のそれぞれに対応するＭビットの分解能の信号レベルを有する表示信号を供給する表示信号出力部を有するとともに、Ｎビット（Ｍ≦Ｎ−２）の階調の画像を擬似的に表示するために、前記画素を縦横に所定個数だけ配列した画素ブロックを単位としたパターンで前記表示信号の信号レベルを変調する変調部とを有する表示制御回路であって、
前記画素ブロックが、横方向に隣り合う２個の画素を組として、該組を縦横に所定個数だけ配列したものであり、
前記変調部が、１番目から２(N-M)−１番目までの中間調のそれぞれを表現するパターンとして、前記組のそれぞれを構成する２個の画素の階調を同一にして形成したパターンを利用することを特徴とする表示制御回路を提供する。
【００２１】
ここで、前記画像が、縦方向に延びる直線が前記横方向に一定の周期で配置された画像であることが判別したときに、前記変調部に、前記中間調の少なくとも一部を表現するパターンとして、前記組のそれぞれを構成する２個の画素の階調を互いに異ならせたパターンを利用することを指示する、画像判別部をさらに有することが好ましい。
【発明の効果】
【００２２】
横方向に隣り合う２個の画素を組として、組のそれぞれを構成する２個の画素の階調を同一にすることにより、隣接する２個の画素内でＲ，Ｇ，Ｂそれぞれの副画素への＋極性の電圧の印加と−極性の電圧の印加とが均等になる。これにより、本発明によれば、ＦＲＣにより画像を表示する表示装置において、ちらつきや色ムラの発生を抑制し、ＦＲＣにより中間調の画像を高画質に表示することができる。
【図面の簡単な説明】
【００２３】
【図１】液晶表示装置の構成を表す一実施形態の概念図である。
【図２】図１に示す液晶表示制御回路の構成を表すブロック図である。
【図３】第１のパターン群の構成を表す概念図である。
【図４】第２のパターン群の構成を表す概念図である。
【図５】画素と液晶電極の電圧の極性との関係を表す概念図である。
【図６】（Ａ）は、縦線が含まれる表示画像の概念図、（Ｂ）は、同図（Ａ）に示す縦線部分の拡大図、（Ｃ）は、パターン群の入れ替えを表す概念図である。
【図７】（Ａ）は、液晶表示装置の表示画面を表す概念図、（Ｂ）は、ＦＲＣ処理で用いられるパターンの画素ブロックの構成を表す概念図、（Ｃ）は、ＦＲＣ処理の一例を表す概念図である。
【図８】液晶の駆動方式とＦＲＣによる画質劣化のメカニズムを示す概念図である。
【発明を実施するための形態】
【００２４】
以下に、添付の図面に示す好適実施形態に基づいて、本発明のパターン群、表示方法および表示制御回路を詳細に説明する。
【００２５】
図１は、液晶表示装置の構成を表す一実施形態の概念図である。同図に示す液晶表示装置１０は、アクティブマトリクス型の液晶パネル１２と、行電極駆動回路１４と、列電極駆動回路１６とによって構成されている。また、同図には、本発明に係る液晶表示制御回路１８が示されている。
【００２６】
液晶パネル１２は、物理的に６ビットの階調（２6＝６４階調）を有する画像を表示可能なものであり、横方向（表示画面の水平方向）および縦方向（表示画面の垂直方向）に対して、それぞれ、所定数（複数）の画素２０を配列して構成されている。
【００２７】
ここで、それぞれの画素２０は、赤（ＲＥＤ）、緑（ＧＲＥＥＮ）、青（ＢＬＵＥ）からなる三原色の副画素Ｒ，Ｇ，Ｂを横方向に配列して構成されている。また、それぞれの副画素Ｒ，Ｇ，Ｂは、スイッチング素子であるＭＯＳトランジスタ２２と、液晶電極２４と、蓄積容量２６とによって構成されている。液晶電極２４および蓄積容量２６は、ＭＯＳトランジスタ２２のドレインと全画素２０に共通に供給される共通電圧Ｖｃｏｍとの間に並列に接続されている。
【００２８】
液晶パネル１２では、副画素Ｒ，Ｇ，Ｂのそれぞれは、液晶電極２４に与えられる電圧が反転駆動される。つまり、液晶電極２４の電圧の極性は、コモン電圧Ｖｃｏｍを中心として、＋極性と−極性が１フレーム毎に、かつ、１副画素毎に反転される。
【００２９】
続いて、液晶表示制御回路１８は、外部から入力される８ビットの副画素Ｒ，Ｇ，Ｂそれぞれの画像データ（８ビットの分解能の信号レベルを有する表示信号）に対してＦＲＣ処理を行って（後述するパターンで表示信号の信号レベルを変調して）、液晶パネル１２の物理的な表示階調に対応する、副画素Ｒ，Ｇ，Ｂそれぞれの６ビットの画像データを出力する。ＦＲＣにより、液晶パネル１２には、擬似的に８ビットの表示階調（２8＝２５６階調）の画像が表示される。また、液晶表示制御回路１８は、行電極駆動回路１４および列電極駆動回路１６の動作を制御するための制御信号を出力する。
【００３０】
行電極駆動回路１４は、制御信号に従って、各行を構成する複数の画素２０を１行毎に順次選択するための複数の行電極選択信号Ｇを出力する。つまり、同時には１つの行電極選択信号Ｇだけがアクティブ状態とされる。図示例では、複数の行電極駆動回路１４が設けられており、それぞれの行電極選択回路１４からｎ本の行電極選択信号Ｇ１〜Ｇｎが出力される。行電極選択信号Ｇは、それぞれの行を構成する複数の画素２０のＭＯＳトランジスタ２２のゲートに共通に接続されている。
【００３１】
一方、列電極駆動回路１６は、制御信号に従って、各列を構成する複数の画素２０に、６ビットの画像データに対応する列電極駆動信号Ｓを出力する。列電極駆動信号Ｓは、画像データの値に応じた電圧（表示信号の信号レベルに応じたレベル）を有するとともに、横方向に１副画素ごとに極性が反転し、かつ、１フレームごとに極性反転のパターンを反転した信号である。同様に、複数の列電極駆動回路１６が設けられており、それぞれの列電極駆動回路１６からｍ本の列電極駆動信号Ｓ１〜Ｓｍが出力される。列電極駆動信号Ｓは、それぞれの列を構成する複数の画素２０のＭＯＳトランジスタ２２のソースに共通に接続されている。
【００３２】
ここで、それぞれの副画素Ｒ，Ｇ，Ｂは、対応する行電極選択信号Ｇがハイレベルになると、ＭＯＳトランジスタ２２がオン状態となり、対応する列電極駆動信号Ｓの電圧がＭＯＳトランジスタ２２を介して液晶電極２４に印加されるとともに蓄積容量２６に電荷が蓄積される。これにより、それぞれの副画素Ｒ，Ｇ，Ｂの物理的な階調が決定される。その後、行電極選択信号Ｇが非アクティ状態であるローレベルに戻り、ＭＯＳトランジスタ２２がオフ状態となっている期間は、蓄積容量２６に蓄積された電荷により液晶電極２４に印加される電圧が維持されて、透過率が維持される。
【００３３】
次に、液晶表示制御回路１８についてさらに詳しく説明する。
【００３４】
図２は、図１に示す液晶表示制御回路の構成を表すブロック図である。同図に示すように、液晶表示制御回路１８は、画像判別部３０と、ＦＲＣ（フレームレートコントロール）部３２と、出力Ｉ／Ｆ（インタフェース）部３４とによって構成されている。
【００３５】
画像判別部３０は、クロック信号ＣＬＯＣＫに同期して動作し、外部から入力される８ビットの副画素Ｒ，Ｇ，Ｂの画像データ（Ｒデータ、Ｇデータ、Ｂデータ）に基づいて、表示画像が、縦方向に延びる１画素の直線（１画素の縦線）が含まれている画像であるか否かを検出し、その検出信号を出力する。図示例の場合、１画素の縦線が含まれている画像であると判別された場合、検出信号は１になり、含まれていない画像であると判別された場合、検出信号は０になるものとする。
【００３６】
ＦＲＣ部３２は、液晶表示装置１０に、副画素Ｒ，Ｇ，Ｂのそれぞれに対応する６ビットの分解能の信号レベルを有する表示信号（副画素Ｒ，Ｇ，Ｂそれぞれに対応する出力画像データ）を供給する本発明の表示信号出力部と、８ビットの階調の画像を擬似的に表示するために、後述するパターンを用いて表示信号の信号レベルを変調する本発明の変調部とに相当するものである。
【００３７】
ＦＲＣ部３２は、クロック信号ＣＬＯＣＫに同期して動作する、フレームカウンタ３６、ラインカウンタ３８およびピクセルカウンタ４０と、副画素Ｒ，Ｇ，Ｂのそれぞれについて２つずつ設けられ、中間調のそれぞれを表現するパターン群が記憶されたＬＵＴ（ルックアップテーブル）４２ａ、４２ｂと、検出信号に応じてＬＵＴ４２ａ、４２ｂの出力を切り替えるマルチプレクサ４４と、画像データの上位６ビットと下位２ビットに対応するパターン群により指定された画素の値とを加算して出力する加算器（ＡＤＤ）４６とによって構成されている。
【００３８】
ＦＲＣ部３２は、副画素Ｒ，Ｇ，Ｂそれぞれの８ビットの画像データに対して、４フレームを１周期とするＦＲＣ処理を行って、液晶パネル１２の物理的な６ビットの表示階調に対応する、副画素Ｒ，Ｇ，Ｂそれぞれの６ビットの画像データを出力する。
【００３９】
ここで、フレームカウンタ３６，ラインカウンタ３８およびピクセルカウンタ４０は、それぞれ、入力画像データに対応する、フレーム数、ライン数（縦方向の画素数）およびピクセル数（横方向の画素数）をカウントする。これらのフレーム数、ライン数およびピクセル数は、入力画像データが、ＦＲＣの１周期である４フレームのうちのどのフレームの画像データなのか、液晶パネル１２の表示画面上の縦方向および横方向のどの位置に対応する画像データなのかを示す。
【００４０】
ＬＵＴ４２ａ、４２ｂには、副画素Ｒ，Ｇ，Ｂそれぞれの８ビットの入力画像データの下位２ビットに対応する階調（２2−１＝３階調）をＦＲＣにより擬似的に表現するための、横４画素×縦４画素、もしくは横８画素×縦８画素かならる複数のパターン群が記憶されている。副画素Ｒ，Ｇ，Ｂのそれぞれに対応するＬＵＴ４２ａ、４２ｂからは、入力画像データの下位２ビットと、これに対応するフレーム数、ライン数およびピクセル数とに応じて選択されるパターンにより指定される画素の値が出力される。
【００４１】
マルチプレクサ４４は、検出信号が０の場合にＬＵＴ４２ａから出力されるパターンにより指定される画素の値、検出信号が１の場合にＬＵＴ４２ｂから出力されるパターンにより指定される画素の値を出力する。なお、マルチプレクサ４４の詳細については後述する。
【００４２】
ＦＲＣ部３２では、加算器４６により、副画素Ｒ，Ｇ，Ｂそれぞれの８ビットの入力画像データの上位６ビットの画像データと、ＬＵＴ４２ａ、４２ｂから出力される、選択されたパターンにより指定される画素の値とが加算され、副画素Ｒ，Ｇ，Ｂそれぞれの８ビットの入力画像データに対応する階調をＦＲＣにより４フレームを１周期として擬似的に表現するための、副画素Ｒ，Ｇ，Ｂそれぞれの６ビットの画像データが出力される。
【００４３】
出力Ｉ／Ｆ部３４は、ＦＲＣ部３２から入力される、６ビットの副画素Ｒ，Ｇ，Ｂの出力画像データを差動信号に変換して出力するとともに、行電極駆動回路１４および列電極駆動回路１６の動作を制御するための制御信号を出力する。
【００４４】
次に、ＦＲＣ部３２で使用されるパターン群について説明する。
【００４５】
ＬＵＴ４２ｂには、１画素単位で、ＦＲＣにより中間調のそれぞれを表現する場合に使用される第１のパターン群が記憶され、ＬＵＴ４２ａには、２画素単位で、ＦＲＣにより中間調のそれぞれを表現する場合に使用される第２のパターン群が記憶されている。どちらのパターン群も、入力画像データの下位２ビットの値０１，１０，１１（２進数）に対応する、１番目から３番目までの中間調のそれぞれを４フレームで表現する１２個のパターンを含んでいる。
【００４６】
第１のパターン群は、図３に一例を示すように、画素の値を縦横に４つだけ配列した画素ブロック（横４画素×縦４画素）により形成されている。また、図３には、入力画像データの下位２ビットの値０１，１０，１１（２進数）（すなわち、中間調の値）に対応して、ＦＲＣの１周期を構成する４つのフレームｉ，ｉ＋１，ｉ＋２，ｉ＋３のそれぞれで使用されるパターンが示されている。
【００４７】
第１のパターン群では、画像データの下位２ビットの値が０１の場合、４つのフレームｉ，ｉ＋１，ｉ＋２，ｉ＋３のそれぞれで使用されるパターンは、１６画素からなる画素ブロックのうちの、４分の１の４画素が１（図中、斜線部分）となるように形成されている。また、画像データの下位２ビットの値が１０の場合は４分の２の８画素、画像データの下位２ビットの値が１１の場合は４分の３の１２画素が１となるようにパターンが構成されている。
【００４８】
第２のパターン群は、図４に一例を示すように、画素を横方向に８画素、縦方向に４画素だけ配列した画素ブロック（横８画素×縦４画素）により形成されている。同様に、図４においても、画像データの下位２ビットの値０１，１０，１１（２進数）に対応して、ＦＲＣの１周期を構成する４つのフレームｉ，ｉ＋１，ｉ＋２，ｉ＋３のそれぞれで使用されるパターンが示されている。
【００４９】
第２のパターン群では、画像データの下位２ビットの値が０１の場合は、３２画素からなる画素ブロックのうちの、４分の１の８画素が１となるように形成されている。また、画像データの下位２ビットの値が１０の場合は４分の２の１６画素、画像データの下位２ビットの値が１１の場合は４分の３の２４画素が１となるようにパターンが構成されている。
【００５０】
ここで、第２のパターン群に含まれるそれぞれのパターンは、横方向に隣り合う２個の画素を組として、組のそれぞれを構成する２個の画素の階調を同一にして形成されている。より具体的には、図３，４に示した例では、第２のパターン群に含まれるそれぞれのパターンは、第１のパターン群に含まれるそれぞれのパターンに対して、画素ブロックに含まれる各画素の値を横方向に２回ずつ繰り返したパターンになっている。
【００５１】
第１および第２のパターン群は、中間調のそれぞれを表現するために、液晶パネル１２の表示画面内において、それぞれ、横４画素×縦４画素、および横８画素×縦４画素からなる画素ブロックを単位として繰り返し使用される。
【００５２】
ＦＲＣ部３２では、８ビットの画像データが入力されると、その下位２ビットの値と、画像データに対応するフレーム数、ライン数およびピクセル数に応じてパターンがＬＵＴ４２ａ、４２ｂの中から選択され、選択されたパターンの中から、入力画像データの横方向および縦方向の位置に対応する画素の値が出力される。そして、画素の値が０の場合には入力画像データの上位６ビットがそのまま出力され、画素の値が１の場合には、加算器４６により上位６ビットの値に１が加算されて出力される。
【００５３】
なお、画像データの下位２ビットの値が００の場合、中間調ではなく、液晶パネル１２が物理的に表示可能な階調となる。そのため、第１および第２のパターン群において、画像データの下位２ビットの値が００の場合に対応するパターンは不要である。
【００５４】
液晶表示装置において、液晶電極は、例えば、１副画素毎に反転駆動される。このため、１画素単位のＦＲＣで、すなわち、図３に示した第１のパターン群を利用して中間調を表現する場合、＋極性の電圧の印加と−極性の電圧の印加との不均等が発生する。すなわち、図５に示された例のように、１つの画素に＋１された電圧が印加されるときに、横方向に隣り合う画素は＋１された電圧が印加されるとは限らない。これがちらつきや色ムラが発生して画質低下の原因になることは既に述べた通りである。
【００５５】
これに対し、横方向に隣り合う２個の画素を組として、組のそれぞれを構成する２個の画素の階調を同一にした場合、すなわち、図４に示した第２のパターン群を利用して中間調を表現する場合、隣接する２個の画素内で、Ｒ，Ｇ，Ｂそれぞれの副画素への＋極性の電圧の印加と−極性の電圧の印加とが均等になる。すなわち、図５に示されたように、横方向に隣り合う２個の画素の一方に＋１された電圧が印加されるときには、他方の画素にも＋１された電圧が印加される。これにより、ＦＲＣにより画像を表示する表示装置において、ちらつきや色ムラの発生を抑制し、ＦＲＣにより中間調の画像を高画質に表示することができる。
【００５６】
但し、特殊な表示画像として、例えば、テスト用の表示パターン（表示テストに用いられるチェッカーパターン）のように、縦方向に延びる１画素の直線（１画素の縦線）を含む画像の場合、２画素単位でＦＲＣを行うことによって、１画素の縦線の表示能力が劣化されることが考えられる。従って、１画素の縦線等を含む特殊な画像である場合、２画素単位ではなく、１画素単位でＦＲＣを行うことが望ましい。
【００５７】
なお、１画素の縦線等の特殊な表示画像は、テスト用の表示パターンでない限り余りない。すなわち、表示制御回路において、１画素単位でのＦＲＣは、テスト用の表示パターン向けの機能といえる。
【００５８】
以下、１画素の縦線を含む画像を例に挙げて、ＦＲＣで使用される第１のパターン群と第２のパターン群との切り替えについて説明する。
【００５９】
図６（Ａ）に示すように、１画面中に１画素の縦線が複数ある画像を考える。白画面に黒の縦線がある場合、同図（Ｂ）に示すように、白画面を構成する画素の副画素Ｒ，Ｇ，Ｂそれぞれの画像データの値は２５５であり、黒の縦線を構成する画素の副画素Ｒ，Ｇ，Ｂそれぞれの画像データの値は０である。
【００６０】
この場合、画像判別部３０は、例えば、１行内において、画素間での副画素Ｒ，Ｇ，Ｂの画像データの値が２００以上変化する画素が連続する回数を検出し、１フレーム内において、前述の連続回数が第１の閾値を超える行数を検出する。そして、画像判別部３０は、１フレーム内において検出された行数が第２の閾値を超える場合に、１画素の縦線がある画像であると判別する。
【００６１】
このように、画像判別部３０は、画像データに基づいて、１画素の縦線がある画像であるか否かを検出し、その検出信号に応じて、マルチプレクサ４４により、１画素の縦線がある画像であると判別された場合には、同図（Ｃ）に示すように、１画素単位でＦＲＣを行うように第１のパターン群に切り替える。一方、１画素の縦線がある画像ではないと判別された場合には、２画素単位でＦＲＣを行うように第２のパターン群に切り替える。
【００６２】
なお、画素を構成する副画素Ｒ，Ｇ，Ｂの画像データの値を、それぞれ独立に検出することにより、黒い縦線ではなく、各色の縦線を検出することも可能である。
【００６３】
次に、液晶表示装置１０の動作を説明する。
【００６４】
液晶表示装置１０では、液晶表示制御回路１８により、副画素Ｒ，Ｇ，Ｂそれぞれの８ビットの入力画像データに対応する階調をＦＲＣにより４フレームを１周期として擬似的に表現するための、副画素Ｒ，Ｇ，Ｂそれぞれの６ビットの画像データが出力される。６ビットの画像データの生成方法は前述の通りである。また、液晶表示制御回路１８から、行電極駆動回路１４および列電極駆動回路１６の動作を制御するための制御信号が出力される。
【００６５】
行電極駆動回路１４により、制御信号に従って、列電極駆動回路１６に入力された１行分の画像データに対応する行の行電極選択信号がアクティブ状態であるハイレベルとされる。また、１行分の全ての画素２０の副画素Ｒ，Ｇ，Ｂの画像データが列電極駆動回路１６に入力されると、列電極駆動回路１６により、制御信号に従って、全ての列電極駆動信号が同時に、各列の副画素Ｒ，Ｇ，Ｂそれぞれの画像データに応じた電圧に駆動される。
【００６６】
上記のようにして、１行の各画素２０を構成する副画素Ｒ，Ｇ，Ｂのそれぞれが所定の階調に設定され、液晶パネル１２の表示画面には、１行分の画像データに応じた画像が表示される。１フレームの各行について上記の動作が繰り返し行われ、液晶パネル１２には、１フレーム分の画像データに応じた画像が表示される。さらに、４フレームを１周期として上記の動作が繰り返し行われ、液晶パネル１２には、８ビットの入力画像データに対応する画像が擬似的に表示される。
【００６７】
なお、液晶表示装置１０において、液晶パネル１２、行電極駆動回路１４および列電極駆動回路１６の具体的な構成は何ら限定されない。また、液晶表示制御回路１８の具体的な構成も何ら限定されない。これらの構成要素は、同様の機能を果たす様々な構成の回路で実現することができる。
【００６８】
また、液晶表示装置１０において、液晶電極の電圧を、１フレーム毎に、かつ、１副画素毎に反転させることは必須ではない。例えば、１画素毎に反転させる場合でも、図３に例示されたパターンを利用した１画素単位のＦＲＣでは、＋極性の電圧の印加と−極性の電圧の印加との不均等が発生し、ちらつきや色ムラが発生する。これに対して、図４に例示されたパターンを利用した２画素単位のＦＲＣでは、隣接する２個の画素内で、Ｒ，Ｇ，Ｂのそれぞれの副画素への＋極性の電圧の印加と−極性の電圧の印加とが均等になり、ちらつきや色ムラの発生を抑制することができる。また、１フレーム毎ではなく、任意のフレーム毎に反転を行った場合でも、１画素単位のＦＲＣではちらつきや色ムラが発生するのに対して、２画素単位のＦＲＣによって隣接する２個の画素内でＲ，Ｇ，Ｂのそれぞれの副画素への＋極性の電圧の印加と−極性の電圧の印加とを均等にすることにより、ちらつきや色ムラの発生を抑制することができる。
【００６９】
また、第１のパターン群に含まれる各パターンの画素ブロックのサイズは横４画素×縦４画素、第２のパターン群に含まれる各パターンの画素ブロックのサイズは横８画素×縦４画素に限定されず、画素ブロックの縦横の画素数は適宜決定することができる。また、第１および第２のパターン群に含まれる各パターンの構成も図示例のものに限定されず、必要に応じて適宜変更してもよい。
【００７０】
また、実施形態では、第１のパターン群と第２のパターン群とを切替可能な構成としているが、本発明はこれに限定されず、第１のパターン群を使用せず第２のパターン群だけを使用する構成としてもよい。
【００７１】
また、入力画像データのビット数、表示装置の物理的な表示階調数（つまり、出力画像データのビット数）は、入力画像データのビット数＞表示装置の物理的な表示階調数であればよく、それぞれのビット数は何ら限定されない。
【００７２】
さらに、本発明は、液晶表示装置に限らず、横方向に配列された三原色の副画素からなる画素が、縦横に配列された、Ｍビットの表示階調を有する表示装置に対して、Ｎ−Ｍビット（Ｍ≦Ｎ−２）分の中間調をＦＲＣによって擬似的に表示する場合に適用可能である。この場合、本発明を適用して表現される中間調は、１番目から２(N-M)−１番目までの２(N-M)−１個となる。
【００７３】
本発明は、基本的に以上のようなものである。
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【符号の説明】
【００７４】
１０  液晶表示装置
１２  液晶パネル
１４  行電極駆動回路
１６  列電極駆動回路
１８  液晶表示制御回路
２０  画素
２２  ＭＯＳトランジスタ
２４  液晶電極
２６  蓄積容量
３０  画像判別部
３２  ＦＲＣ部
３４  出力Ｉ／Ｆ部
３６  フレームカウンタ
３８  ラインカウンタ
４０  ピクセルカウンタ
４２ａ、４２ｂ  ＬＵＴ
４４  マルチプレクサ
４６  加算器
【図１】
2011033919.tif 000003
【図２】
2011033919.tif 000004
【図３】
2011033919.tif 000005
【図４】
2011033919.tif 000006
【図５】
2011033919.tif 000007
【図６】
2011033919.tif 000008
【図７】
2011033919.tif 000009
【図８】
2011033919.tif 000010