(57)【要約】【課題】高効率を保ちつつ、降圧比を大きく取って、負電圧を負荷に供給することのできる昇降圧コンバータを提供する。【解決手段】第１の期間にスイッチング素子Ｓ１のみをオンさせ、第２の期間にスイッチング素子Ｓ１，Ｓ２を両方ともオフさせ、第３の期間にスイッチング素子Ｓ２のみをオンさせ、第４の期間にスイッチング素子Ｓ１，Ｓ２を両方ともオフさせる。第１期間にトランスＴ１に励磁電流を生成し、第３の期間にトランスＴ２に励磁電流を生成する。そして、第２，第３および第４の期間に、トランスＴ１に生成した励磁電流を整流素子Ｓ３により整流し、第１，第２および第４の期間に、トランスＴ２に生成した励磁電流を整流素子Ｓ４により整流し、入力電圧Ｖｉを極性反転した出力電圧Ｖｏを負荷２０に供給する。【選択図】図１
2011217485.tif 000002
【特許請求の範囲】
【請求項１】
一次巻線と二次巻線とを磁気結合してなる第１のトランスと、一次巻線と二次巻線とを磁気結合してなる第２のトランスと、分圧用コンデンサと、第１および第２のスイッチング素子と、第１および第２の整流素子と、出力コンデンサとを備え、
第１の期間に前記第１のスイッチング素子のみをオンさせ、第２の期間に前記第１および前記第２のスイッチング素子を両方ともオフさせ、第３の期間に前記第２のスイッチング素子のみをオンさせ、第４の期間に前記第１および前記第２のスイッチング素子を両方ともオフさせる動作を繰り返すことにより、
前記分圧用コンデンサと前記第１のトランスの一次巻線と前記第２のトランスの一次巻線とからなる直列回路を、前記第１の期間に入力電源と前記第１のトランスの二次巻線に直列接続させ、ならびに、前記第３の期間に前記第２のトランスの二次巻線と前記出力コンデンサに直列接続させて、前記第１および前記第２のトランスに二相の励磁電流をそれぞれ生成し、
前記第２，第３および第４の期間に、前記第１のトランスに生成した励磁電流を前記第１の整流素子により整流し、前記第１，第２および第４の期間に、前記第２のトランスに生成した励磁電流を前記第２の整流素子により整流することで、前記入力電源からの入力電圧を極性反転した直流電圧を負荷に供給することを特徴とする昇降圧コンバータ。
【請求項２】
第１および第２のインダクタと、分圧用コンデンサと、第１および第２のスイッチング素子と、第１および第２の整流素子と、出力コンデンサとを備え、
第１の期間に前記第１のスイッチング素子のみをオンさせ、第２の期間に前記第１および前記第２のスイッチング素子を両方ともオフさせ、第３の期間に前記第２のスイッチング素子のみをオンさせ、第４の期間に前記第１および前記第２のスイッチング素子を両方ともオフさせる動作を繰り返すことにより、
前記分圧用コンデンサを、前記第１の期間に入力電源と前記第１のインダクタに直列接続させ、ならびに、前記第３の期間に前記第２のインダクタと前記出力コンデンサに直列接続させて、前記第１および前記第２のインダクタに二相の励磁電流をそれぞれ生成し、
前記第２，第３および第４の期間に、前記第１のインダクタに生成した励磁電流を前記第１の整流素子により整流し、前記第１，第２および第４の期間に、前記第２のインダクタに生成した励磁電流を前記第２の整流素子により整流することで、前記入力電源からの入力電圧を極性反転した直流電圧を負荷に供給することを特徴とする昇降圧コンバータ。
【請求項３】
前記第１のインダクタを一次巻線として、この一次巻線と磁気結合する二次巻線を備えた第１のトランスと、
前記第２のインダクタを一次巻線として、この一次巻線と磁気結合する二次巻線を備えた第２のトランスとを備え、
前記第１および前記第２のトランスにより、入力側と出力側との間を電気的に絶縁して、極性反転若しくは極性非反転の前記直流電圧を前記負荷に供給する構成としたことを特徴とする請求項２記載の昇降圧コンバータ。
【請求項４】
前記第１および前記第２の整流素子は、前記第１および前記第２のスイッチング素子に同期してオン・オフ動作されるＦＥＴからなることを特徴とする請求項１〜３の何れか一つに記載の昇降圧コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧を絶縁することなく極性反転した出力電圧に変換して、その出力電圧を負荷に供給する昇降圧コンバータにおいて、大幅な電圧変換を行った場合でも、高効率で低出力の電圧特性を実現する昇降圧コンバータに関する。
【背景技術】
【０００２】
昇降圧型の非絶縁コンバータは、周知のように電圧を極性反転する場合に多く用いられ、例えば特許文献１などに開示される。図１１は、従来の非絶縁昇降圧コンバータを示したものであるが、これは入力電源１０の両端間にＭＯＳ型ＦＥＴからなるスイッチング素子ＳとインダクタＬとの直列回路を接続し、インダクタＬの両端間に整流素子としてのダイオードＤと出力コンデンサＣｏとの直列回路を接続して、図示しない制御回路からのパルス駆動信号によりスイッチング素子Ｓをスイッチング動作させる構成となっている。
【０００３】
そして、スイッチング素子Ｓのオン期間中は、入力電源１０からインダクタＬに流れる電流によって、当該インダクタＬにエネルギーが蓄えられ、スイッチング素子Ｓのオフ期間中は、それまでインダクタＬに蓄えられていたエネルギーが、ダイオードＤを通して出力側に放出され、このときダイオードＤのカソードに接続するインダクタＬの一端を基準として、接地されたインダクタＬの他端に正極性の誘導起電圧が発生することで、出力コンデンサＣｏの両端間に接続する負荷２０に、負の出力電圧Ｖｏが供給されるようになっている。
【０００４】
ここで、前記入力電圧をＶｉｎ，出力電圧をＶｏ，スイッチング素子の時比率（スイッチング周期に対するオン期間の割合）をＤとするならば、入力電圧Ｖｉｎと出力電圧Ｖｏとの比は、次の式であらわせる。
【０００５】
【数１】
2011217485.tif 000003
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−３４８８３４号公報
【特許文献２】特開２００８−７２８３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記数１によれば、スイッチング素子Ｓの時比率Ｄをほぼ０に近い状態で動作できるのであれば、出力電圧Ｖｏは入力電圧Ｖｉｎのほぼ無限小倍にまで降圧することが可能である。しかし、実際にはスイッチング素子Ｓを制御する制御用ＩＣのデッドタイムや、スイッチング素子Ｓ自体の寄生容量などの関係で、時比率Ｄをほぼ０にしながら高効率を保つことは不可能であり、入力電圧Ｖｉｎに対する出力電圧Ｖｏの降圧比は、ある程度のところまでしか変化させることができない。
【０００８】
また、時比率Ｄがほぼ０に近い状態でも、より大きな降圧比を得られるような非絶縁コンバータが、例えば特許文献２に開示されているが、これは入力電圧を極性反転できる回路構成ではなく、負電圧を生成することはできない。したがって、高効率を保ちつつ、入力電圧Ｖｉｎに対する出力電圧Ｖｏの降圧比を大きく取って、且つ負電圧を負荷に供給できるような昇降圧コンバータが求められていた。
【０００９】
本発明は上記問題点に鑑みなされたもので、高効率を保ちつつ、降圧比を大きく取って、負電圧を負荷に供給することのできる昇降圧コンバータを提供することを、その目的とする。
【課題を解決するための手段】
【００１０】
本発明における昇降圧コンバータは、一次巻線と二次巻線とを磁気結合してなる第１のトランスと、一次巻線と二次巻線とを磁気結合してなる第２のトランスと、分圧用コンデンサと、第１および第２のスイッチング素子と、第１および第２の整流素子と、出力コンデンサとを備え、第１の期間に前記第１のスイッチング素子のみをオンさせ、第２の期間に前記第１および前記第２のスイッチング素子を両方ともオフさせ、第３の期間に前記第２のスイッチング素子のみをオンさせ、第４の期間に前記第１および前記第２のスイッチング素子を両方ともオフさせる動作を繰り返すことにより、前記分圧用コンデンサと前記第１のトランスの一次巻線と前記第２のトランスの一次巻線とからなる直列回路を、前記第１の期間に入力電源と前記第１のトランスの二次巻線に直列接続させ、ならびに、前記第３の期間に前記第２のトランスの二次巻線と前記出力コンデンサに直列接続させて、前記第１および前記第２のトランスに二相の励磁電流をそれぞれ生成し、前記第２，第３および第４の期間に、前記第１のトランスに生成した励磁電流を前記第１の整流素子により整流し、前記第１，第２および第４の期間に、前記第２のトランスに生成した励磁電流を前記第２の整流素子により整流することで、前記入力電源からの入力電圧を極性反転した直流電圧を負荷に供給する構成を備えている。
【００１１】
また、本発明における昇降圧コンバータは、第１および第２のインダクタと、分圧用コンデンサと、第１および第２のスイッチング素子と、第１および第２の整流素子と、出力コンデンサとを備え、第１の期間に前記第１のスイッチング素子のみをオンさせ、第２の期間に前記第１および前記第２のスイッチング素子を両方ともオフさせ、第３の期間に前記第２のスイッチング素子のみをオンさせ、第４の期間に前記第１および前記第２のスイッチング素子を両方ともオフさせる動作を繰り返すことにより、前記分圧用コンデンサを、前記第１の期間に入力電源と前記第１のインダクタに直列接続させ、ならびに、前記第３の期間に前記第２のインダクタと前記出力コンデンサに直列接続させて、前記第１および前記第２のインダクタに二相の励磁電流をそれぞれ生成し、前記第２，第３および第４の期間に、前記第１のインダクタに生成した励磁電流を前記第１の整流素子により整流し、前記第１，第２および第４の期間に、前記第２のインダクタに生成した励磁電流を前記第２の整流素子により整流することで、前記入力電源からの入力電圧を極性反転した直流電圧を負荷に供給する構成を備えている。
【００１２】
上記の昇降圧コンバータにおいては、前記第１のインダクタを一次巻線として、この一次巻線と磁気結合する二次巻線を備えた第１のトランスと、前記第２のインダクタを一次巻線として、この一次巻線と磁気結合する二次巻線を備えた第２のトランスとを備え、前記第１および前記第２のトランスにより、入力側と出力側との間を電気的に絶縁して、極性反転若しくは極性非反転の前記直流電圧を前記負荷に供給する構成を採用するのが好ましい。
【００１３】
また、上記各構成に共通して、前記第１および前記第２の整流素子は、前記第１および前記第２のスイッチング素子に同期してオン・オフ動作されるＦＥＴからなる構成とするのが好ましい。
【発明の効果】
【００１４】
請求項１の発明によれば、第１および第２のトランスの一次巻線と二次巻線との巻数比を大きく取らなくても、既存の非絶縁昇降圧コンバータに対して、入力電圧に対する出力電圧の電圧比を大きく取ることが可能になり、非絶縁昇降圧コンバータとしての電圧変換率を大幅に改善することができる。また、第１および第２のスイッチング素子や第１および第２の整流素子の損失やサージの低減も可能になり、高効率を保ちつつ、電圧比を大きく取ることができる。さらに、分圧用コンデンサの両端間に発生する電圧によって、第１および第２のトランスを流れる電流が自動的にバランスされるので、電流バランス回路を別に設ける必要がなく、回路構成を簡単にできる。
【００１５】
請求項２の発明によれば、既存の非絶縁昇降圧コンバータに対して、入力電圧に対する出力電圧の電圧比を大きく取ることが可能になり、非絶縁コンバータとしての電圧変換率を大幅に改善できる。また、第１および第２のスイッチング素子や第１および第２の整流素子の損失やサージの低減も可能になり、高効率を保ちつつ、昇圧比を大きく取ることができる。さらに、分圧用コンデンサの両端間に発生する電圧によって、第１および第２のインダクタを流れる電流が自動的にバランスされるので、電流バランス回路を別に設ける必要がなく、回路構成を簡単にできる。
【００１６】
請求項３の発明によれば、第１および第２のインダクタを、それぞれ第１および第２のトランスで置き換えることで、入力側若しくは出力側の短絡などを、出力側若しくは入力側に波及させず、より信頼性を高めた昇降圧コンバータを提供することが可能になる。
【００１７】
請求項４の発明によれば、第１および前記第２の整流素子をＦＥＴとすることで、これらの整流素子に電流が流れるときの損失を低減でき、より高効率な昇降圧コンバータを提供できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施例における非絶縁昇降圧コンバータの回路図である。
【図２】図１に示す回路の各部の波形図である。
【図３】図１に示す回路の状態１の等価回路図である。
【図４】図１に示す回路の状態２および状態４の等価回路図である。
【図５】図１に示す回路の状態３の等価回路図である。
【図６】本実施例と従来例において、時比率と入力／出力の電圧比との関係を示すグラフである。
【図７】別な変形例を示す非絶縁昇降圧コンバータの回路図である。
【図８】さらに別な変形例を示す非絶縁昇降圧コンバータの回路図である。
【図９】図８におけるインダクタを絶縁トランスに置き換えた例を示す絶縁昇降圧コンバータの回路図である。
【図１０】図９の変形例である絶縁昇降圧コンバータの回路図である。
【図１１】従来知られている非絶縁昇降圧コンバータの回路図である。
【発明を実施するための形態】
【００１９】
以下、添付図面に基づいて、本発明における好適な回路例を詳細に説明する。
【００２０】
図１は、本発明の一実施例を示す非絶縁コンバータの回路図である。同図において、１は入力電圧Ｖinを極性反転して出力電圧Ｖｏに降圧する２相式のタップドインダクタ昇降圧コンバータ回路（以下、単にコンバータ回路という）、３０はコンバータ回路１の動作を制御する制御回路である。ここでの非絶縁コンバータは、コンバータ回路１と制御回路３０で構成される。
【００２１】
コンバータ回路１は、入力電源１０からの直流入力電圧Ｖinを降圧し、負荷２０に負の出力電圧Ｖｏを供給するもので、入力コンデンサＣと、一次巻線ｎｐ１と二次巻線ｎｓ１とを磁気結合させた第１のインダクタンス素子としてのトランスＴ１と、一次巻線ｎｐ２と二次巻線ｎｓ２とを磁気結合させた第２のインダクタンス素子としてのトランスＴ２と、分圧用コンデンサＣｉｎと、第１のスイッチング素子Ｓ１と、第２のスイッチング素子Ｓ２と、ダイオードで構成される第１の整流素子Ｓ３と、同じくダイオードで構成される第２の整流素子Ｓ４と、出力コンデンサＣｏとにより構成される。このコンバータ回路１は、第一相の回路として、第１のトランスＴ１，第１のスイッチング素子Ｓ１，第１の整流素子Ｓ３を備え、第二相の回路として、第２のトランスＴ２，第２のスイッチング素子Ｓ２，第２の整流素子Ｓ４を備えている。また、トランスＴ１の一次巻線ｎｐ１およびトランスＴ２の一次巻線ｎｐ２と直列に分圧用コンデンサＣｉｎが接続され、第一相の回路および第二相の回路の入力端に、平滑用の入力コンデンサＣが共通して接続され、第一相の回路および第二相の回路の出力端に、平滑用の出力コンデンサＣｏが共通して接続される。
【００２２】
スイッチング素子Ｓ１，Ｓ２は何れもＭＯＳ型ＦＥＴで構成され、これらのスイッチング素子Ｓ１，Ｓ２のゲートには、制御回路３０から好ましくは時比率Ｄが同じで位相を180°ずらしたパルス駆動信号が与えられる。また、制御回路３０は出力電圧Ｖoutを監視して、この出力電圧Ｖoutに応じてパルス駆動信号の導通幅ひいては各スイッチング素子Ｓ１，Ｓ２の時比率Ｄを調整する。それにより、スイッチング素子Ｓ１，Ｓ２は位相差を有してスイッチング動作されるが、各スイッチング素子Ｓ１，Ｓ２の時比率Ｄが0.5（50％）以上になると、コンバータ回路１の入力と出力が短絡するため、時比率Ｄは０≦Ｄ＜0.5の範囲に制限する必要がある。したがってコンバータ回路１は、スイッチング素子Ｓ１のみオン（状態１）→両方のスイッチング素子Ｓ１，Ｓ２がオフ（状態２）→スイッチング素子Ｓ２のみオン（状態３）→両方のスイッチング素子Ｓ１，Ｓ２がオフ（状態４）の動作を繰り返す。
【００２３】
その他、図１に示すＬｍ１はトランスＴ１の励磁インダクタンスであり、Ｌｍ２はトランスＴ２の励磁インダクタンスである。トランスＴ１の励磁インダクタンスＬｍ１は一次巻線ｎｐ１と同極性で並列に接続され、トランスＴ２の励磁インダクタンスＬｍ２は一次巻線ｎｐ２と同極性で並列に接続される。また、ｒ１およびｒ２は、各々第一相の回路および第二相の回路の内部損失に相当する等価抵抗であり、ｒｃは出力コンデンサＣｏの等価直列抵抗である。さらに、分圧用コンデンサＣｉｎ，出力コンデンサＣｏ，等価直列抵抗ｒｃ，負荷２０には、それぞれ一側にドットが記されているが、これはドットの記されていない他側を基準として、一側（ドット側）に正極性の電圧が発生することを意味している。
【００２４】
次に、コンバータ回路１における各素子間の接続について説明する。但し、上記励磁インダクタンスＬｍ１，Ｌｍ２はトランスＴ１，Ｔ２に含まれており、等価抵抗ｒ１，ｒ２，ｒｃは実際の素子として存在しないので、これらの説明については省略する。
【００２５】
入力電源１０は負極性端子が接地されており、その正極性端子には入力コンデンサＣの一端と、スイッチング素子Ｓ１のドレインがそれぞれ接続される。スイッチング素子Ｓ１のソースは、分圧用コンデンサＣｉｎの一端であるドット側端子と、スイッチング素子Ｓ２のドレインがそれぞれ接続される。分圧用コンデンサＣｉｎの他端である非ドット側端子には、トランスＴ２の一次巻線ｎｐ２の他端である非ドット端子が接続され、この一次巻線ｎｐ２の一端であるドット端子に、トランスＴ１の一次巻線ｎｐ１の一端であるドット端子が接続され、この一次巻線ｎｐ１の他端である非ドット端子に、整流素子Ｓ３のカソードと、トランスＴ１の二次巻線ｎｓ１の一端であるドット端子がそれぞれ接続される。トランスＴ１の二次巻線ｎｓ１の他端である非ドット端子は、入力コンデンサＣの他端と共に接地される。
【００２６】
一方、前記スイッチング素子Ｓ２のソースは、整流素子Ｓ４のカソードと、トランスＴ１の二次巻線ｎｓ２の一端であるドット端子がそれぞれ接続される。整流素子Ｓ４のアノードは、前記整流素子Ｓ３のアノードと共に、出力コンデンサＣｏの一端に接続され、出力コンデンサＣｏの他端は、トランスＴ２の二次巻線ｎｓ２の他端である非ドット端子と共に接地される。そして、出力コンデンサＣｏの両端に負荷２０を接続することで、コンバータ回路１から負荷２０に出力電圧Ｖｏを供給する構成となっている。
【００２７】
なお、コンバータ回路１の構成として、例えば分圧用コンデンサＣｉｎは、トランスＴ１の一次巻線ｎｐ１とトランスＴ２の一次巻線ｎｐ２との間に挿入接続してもよく、一次巻線ｎｐ１，ｎｐ２と分圧用コンデンサＣｉｎとによる直列回路が形成されればよい。また、整流素子Ｓ３，Ｓ４として、スイッチング素子Ｓ１と相補的に動作するＭＯＳ型ＦＥＴなどのスイッチ素子を用いてもよい。具体的な例は、後ほど詳述する。
【００２８】
次に、図２における各部の波形図と、図３〜図５における各状態の等価回路図を参照しながら、上記構成における動作の詳細を説明する。なお図２において、Ｖgs1はスイッチング素子Ｓ１のゲート・ソース間電圧，Ｖgs2はスイッチング素子Ｓ２のゲート・ソース間電圧，Ｖs1はスイッチング素子Ｓ１のソースを基準としたドレイン電圧，Ｖs2はスイッチング素子Ｓ２のソースを基準としたドレイン電圧，Ｉs1はスイッチング素子Ｓ１のドレイン電流，Ｉs2はスイッチング素子Ｓ２のドレイン電流，Ｖc1は分圧用コンデンサＣｉｎの両端間電圧，Ｉc1は分圧用コンデンサＣｉｎを流れる電流，Ｉlm1は励磁インダクタンスＬｍ１を流れるトランスＴ１の励磁電流，Ｉlm2は励磁インダクタンスＬｍ２を流れるトランスＴ２の励磁電流，Ｖs3は整流素子Ｓ３に印加する電圧，Ｖs4は整流素子Ｓ４に印加する電圧，Ｉs3は整流素子Ｓ３を流れる電流，Ｉs4は整流素子Ｓ４を流れる電流，Ｖｏは出力電圧であり、点線は０Ｖ若しくは０Ａを示している。
【００２９】
制御回路３０からスイッチング素子Ｓ１，Ｓ２のゲートにパルス駆動信号がそれぞれ与えられると、スイッチング素子Ｓ１，Ｓ２は双方がオンになる期間を有しながら、位相をずらしてオン・オフを繰り返す。このときのスイッチング素子Ｓ１，Ｓ２と整流素子Ｓ３，Ｓ４は、次の表に示すように、状態１〜状態４の順に遷移する。
【００３０】
【表１】
2011217485.tif 000004
図３に示すように、スイッチング素子Ｓ１のみオンする状態１の期間では、スイッチング素子Ｓ２はオフしており、分圧用コンデンサＣｉｎとトランスＴ１の一次巻線ｎｐ１とトランスＴ２の一次巻線ｎｐ２との直列回路が、入力電源１０とトランスＴ１の二次巻線ｎｓ１に連結され、これらの各素子による閉回路が形成される。このとき、整流素子Ｓ３は逆バイアスされるので、トランスＴ１は一次巻線ｎｐ１と二次巻線ｎｓ１を直列に接続した単なるインダクタとして機能し、入力電源１０からスイッチング素子Ｓ１，分圧用コンデンサＣｉｎ，トランスＴ２の一次巻線ｎｐ２，トランスＴ１の一次巻線ｎｐ１，トランスＴ１の二次巻線ｎｓ１を順に通して電流ｉ１が流れ、トランスＴ１の励磁電流は直線的に増加する。また、トランスＴ１に流れる電流がトランスＴ２の一次巻線ｎｐ２にも流れることにより、順バイアスされた整流素子Ｓ４を通して、トランスＴ２の二次巻線ｎｓ２から負荷２０の接地された他端側へ電流ｉ２が流れ込む。さらに、トランスＴ２に蓄えられる励磁エネルギーが二次巻線ｎｓ２から負荷２０側へ放出するので、トランスＴ２の励磁電流は直線的に減少する。
【００３１】
続いて図４に示すように、両方のスイッチング素子Ｓ１，Ｓ２がオフする状態２の期間になると、整流素子Ｓ３，Ｓ４は何れも順バイアスされ、整流素子Ｓ３を通してトランスＴ１の励磁エネルギーが二次巻線ｎｓ１から放出されると共に、整流素子Ｓ４を通してトランスＴ２の励磁エネルギーが二次巻線ｎｓ２から放出される。したがって、トランスＴ１の二次巻線ｎｓ１，出力コンデンサＣｏ（および負荷２０），整流素子Ｓ３の順に電流ｉ１が流れ、また引き続きトランスＴ２の二次巻線ｎｓ２，出力コンデンサＣｏ（および負荷２０），整流素子Ｓ４の順に電流ｉ２が流れて、各トランスＴ１，Ｔ２の励磁電流は直線的に減少する。
【００３２】
次に図５に示すように、スイッチング素子Ｓ２のみオンする状態３の期間になると、スイッチング素子Ｓ１はオフしており、分圧用コンデンサＣｉｎとトランスＴ１の一次巻線ｎｐ１とトランスＴ２の一次巻線ｎｐ２との直列回路が、トランスＴ２の二次巻線ｎｓ２と整流素子Ｓ３を通して出力コンデンサＣｏにそれぞれ接続され、これらの各素子による閉回路が形成される。このとき、整流素子Ｓ４は逆バイアスされるので、トランスＴ２は一次巻線ｎｐ２と二次巻線ｎｓ２を直列に接続した単なるインダクタとして機能し、分圧用コンデンサＣｉｎからスイッチング素子Ｓ２，トランスＴ２の二次巻線ｎｓ２，出力コンデンサＣｏ（および負荷２０），整流素子Ｓ３，トランスＴ１の一次巻線ｎｐ１，トランスＴ２の一次巻線ｎｐ２を順に通して電流ｉ２が流れ、トランスＴ２の励磁電流は直線的に増加する。また、トランスＴ２に流れる電流がトランスＴ１の一次巻線ｎｐ１にも流れることにより、順バイアスされた整流素子Ｓ３を通して、トランスＴ１の二次巻線ｎｓ１から負荷２０の接地された他端側へ引き続き電流ｉ１が流れ込む。さらに、トランスＴ１に蓄えられる励磁エネルギーが二次巻線ｎｓ１から負荷２０側へ放出するので、トランスＴ１の励磁電流は直線的に減少する。
【００３３】
そして、再度図４に示すように、両方のスイッチング素子Ｓ１，Ｓ２がオフする状態４の期間になると、整流素子Ｓ３，Ｓ４は何れも順バイアスされ、整流素子Ｓ３を通してトランスＴ１の励磁エネルギーが二次巻線ｎｓ１から放出されると共に、整流素子Ｓ４を通してトランスＴ２の励磁エネルギーが二次巻線ｎｓ２から放出される。したがって、引き続きトランスＴ１の二次巻線ｎｓ１，出力コンデンサＣｏ（および負荷２０），整流素子Ｓ３の順に電流ｉ１が流れ、またトランスＴ２の二次巻線ｎｓ２，出力コンデンサＣｏ（および負荷２０），整流素子Ｓ４の順に電流ｉ２が流れて、各トランスＴ１，Ｔ２の励磁電流は直線的に減少する。
【００３４】
上記状態１〜状態４において微分方程式を算出し、理想的なモデルとして前記等価抵抗ｒ１，ｒ２，ｒｃを無視して、状態平均化法によってコンバータ回路１の静特性を算出すると、トランスＴ１の励磁電流ｉｍ１と、トランスＴ２の励磁電流ｉｍ２と、分圧用コンデンサＣｉｎの両端間電圧Ｖｃ１と、出力電圧Ｖｏは、それぞれ次のようにあらわせる。
【００３５】
【数２】
2011217485.tif 000005
なお、上記Ｒは負荷２０の抵抗値であり、またｎは、トランスＴ１，Ｔ２において、二次巻線ｎｓ１，ｎｓ２に対する一次巻線ｎｐ１，ｎｐ２の巻数比（ｎ＝ｎｐ１／ｎｓ１＝ｎｐ２／ｎｓ２）である。
【００３６】
上記数２において、分圧用コンデンサＣｉｎの両端間電圧Ｖｃ１は、出力電圧Ｖｏの（ｎ＋１）／Ｄ倍になることがわかる。また、入力電圧Ｖｉｎに対する出力電圧Ｖｏの比は、−Ｄ／（２（ｎ＋１）−Ｄ）にて決められる。例えば巻数比ｎ＝１の場合、入力電圧Ｖｉｎに対する出力電圧Ｖｏの比は、−Ｄ／（４−Ｄ）となる。この場合の、時比率Ｄと入力電圧Ｖｉｎに対する出力電圧Ｖｏの比との関係を、本実施例と従来例で比較したグラフを図６に示す。同じ時比率Ｄにおいて、本実施例ではより大きな降圧比を取れることが判る。
【００３７】
以上のように本実施例では、一次巻線ｎｐ１と二次巻線ｎｓ１とを磁気結合してなる第１のトランスＴ１と、一次巻線ｎｐ２と二次巻線ｎｓ２とを磁気結合してなる第２のトランスＴ２と、分圧用コンデンサＣｉｎと、第１のスイッチング素子Ｓ１および第２のスイッチング素子Ｓ２と、第１の整流素子Ｓ３および第２の整流素子Ｓ４と、出力コンデンサＣｏとを備え、第１の期間にスイッチング素子Ｓ１のみをオンさせ、第２の期間にスイッチング素子Ｓ１，Ｓ２を両方ともオフさせ、第３の期間にスイッチング素子Ｓ２のみをオンさせ、第４の期間にスイッチング素子Ｓ１，Ｓ２を両方ともオフさせる動作を繰り返すことにより、分圧用コンデンサＣｉｎとトランスＴ１の一次巻線ｎｐ１とトランスＴ２の一次巻線ｎｐ２とからなる直列回路を、第１の期間に入力電源１０とトランスＴ１の二次巻線ｎｓ１に直列接続させ、ならびに、第３の期間にトランスＴ２の二次巻線ｎｓ２と出力コンデンサＣｏに直列接続させて、トランスＴ１，Ｔ２に二相の励磁電流をそれぞれ生成し、前記第２，第３および第４の期間に、トランスＴ１に生成した励磁電流を整流素子Ｓ３により整流し、前記第１，第２および第４の期間に、トランスＴ２に生成した励磁電流を整流素子Ｓ４により整流することで、入力電源１０からの入力電圧Ｖｉｎを極性反転し降圧して得た直流電圧Ｖｏを、負荷２０に供給する構成となっている。
【００３８】
この場合、トランスＴ１の一次巻線ｎｐ１と二次巻線ｎｓ１との巻数比を大きく取らなくても、既存の非絶縁昇降圧コンバータに対して、入力電圧Ｖｉｎに対する出力電圧Ｖｏの電圧比を大きくすることが可能になり、非絶縁昇降圧コンバータとしての電圧変換率を大幅に改善することができる。また、スイッチング素子Ｓ１，Ｓ２や整流素子Ｓ３，Ｓ４の損失やサージの低減も可能になり、高効率を保ちつつ、電圧比を大きく取ることができる。さらに、分圧用コンデンサＣｉｎの両端間に発生する電圧によって、各トランスＴ１，Ｔ２を流れる電流が自動的にバランスされるので、電流バランス回路を別に設ける必要がなく、回路構成を簡単にできる。
【００３９】
次に、上記実施例に関連する種々の変形例について説明する。
【００４０】
図７に示すコンバータ回路１’は、図１に示す整流素子Ｓ３，Ｓ４を、何れもＭＯＳ型ＦＥＴに置き換えたものである。この場合、ダイオードのアノードにＦＥＴのソースが対応し、ダイオードのカソードにＦＥＴのドレインが対応するように、各々の整流素子Ｓ３，Ｓ４を接続する。制御回路３０は、スイッチング素子Ｓ１と相反して整流素子Ｓ３がスイッチング動作するように、整流素子Ｓ３のゲートにパルス駆動信号を供給すると共に、スイッチング素子Ｓ２と相反して整流素子Ｓ４がスイッチング動作するように、整流素子Ｓ４のゲートにパルス駆動信号を供給する。これにより、スイッチング素子Ｓ１がオフする状態２，３，４には、整流素子Ｓ３がオンし、整流素子Ｓ３のドレインからソースを通して電流を流し、スイッチング素子Ｓ２がオフする状態１，２，４には、整流素子Ｓ４がオンし、整流素子Ｓ４のドレインからソースを通して電流を流すことで、整流素子Ｓ３，Ｓ４の導通損を減らして、コンバータ回路１’としての効率をより高めることができる。
【００４１】
つまり、ここでの整流素子Ｓ３，Ｓ４は、スイッチング素子Ｓ１，Ｓ２に同期してオン・オフ動作されるＦＥＴからなるので、これらの整流素子Ｓ３，Ｓ４に電流が流れるときの損失を低減でき、より高効率な非絶縁コンバータを提供できる。
【００４２】
図８は、図１に示す回路の別な変形例であり、ここでのコンバータ回路１’’はトランスＴ１の一次巻線ｎｐ１とトランスＴ２の一次巻線ｎｐ２を何れも削除し、残った二次巻線ｎｓ１，ｎｓ２を、それぞれ磁気結合していない第１のインダクタンス素子であるインダクタＬ１と、第２のインダクタンス素子であるインダクタＬ２としている。その他の構成および動作は、図１に示したものと共通している。また、整流素子Ｓ３，Ｓ４は図７で示したようなＭＯＳ型ＦＥＴであってもよい。
【００４３】
状態１において、スイッチング素子Ｓ１のみオンすると、スイッチング素子Ｓ２はオフするので、分圧用コンデンサＣｉｎが、入力電源１０とインダクタＬ１に連結され、これらの各素子による閉回路が形成される。このとき、整流素子Ｓ３は逆バイアスされ、入力電源１０からスイッチング素子Ｓ１，分圧用コンデンサＣｉｎ，インダクタＬ１を順に通して電流が流れ、インダクタＬ１を流れる励磁電流は直線的に増加する。また、順バイアスされた整流素子Ｓ４を通して、インダクタＬ２から負荷２０の接地された他端側へ電流が流れ込むことで、インダクタＬ２に蓄えられる励磁エネルギーが負荷２０側へ放出するので、インダクタＬ２の励磁電流は直線的に減少する。
【００４４】
続いて、両方のスイッチング素子Ｓ１，Ｓ２がオフする状態２の期間になると、整流素子Ｓ３，Ｓ４は何れも順バイアスされ、整流素子Ｓ３を通してインダクタＬ１の励磁エネルギーが放出されると共に、整流素子Ｓ４を通してインダクタＬ２の励磁エネルギーが放出される。したがって、インダクタＬ１，出力コンデンサＣｏ（および負荷２０），整流素子Ｓ３の順に電流が流れ、また引き続きインダクタＬ２，出力コンデンサＣｏ（および負荷２０），整流素子Ｓ４の順に電流が流れて、各インダクタＬ１，Ｌ２の励磁電流は直線的に減少する。
【００４５】
次に、スイッチング素子Ｓ２のみオンする状態３の期間になると、スイッチング素子Ｓ１はオフしており、分圧用コンデンサＣｉｎが、インダクタＬ２と出力コンデンサＣｏにそれぞれ接続され、これらの各素子による閉回路が形成される。このとき、整流素子Ｓ４は逆バイアスされ、分圧用コンデンサＣｉｎからスイッチング素子Ｓ２，インダクタＬ２，出力コンデンサＣｏ（および負荷２０），整流素子Ｓ３を順に通して電流が流れ、インダクタＬ２を流れる励磁電流は直線的に増加する。また、順バイアスされた整流素子Ｓ３を通して、インダクタＬ１から負荷２０の接地された他端側へ引き続き電流が流れ込むことで、インダクタＬ１に蓄えられる励磁エネルギーが負荷２０側へ放出するので、インダクタＬ１の励磁電流は直線的に減少する。
【００４６】
そして、再び両方のスイッチング素子Ｓ１，Ｓ２がオンする状態４の期間になると、整流素子Ｓ３，Ｓ４は何れも順バイアスされ、整流素子Ｓ３を通してインダクタＬ１の励磁エネルギーが放出されると共に、整流素子Ｓ４を通してインダクタＬ２の励磁エネルギーが放出される。したがって、引き続きインダクタＬ１，出力コンデンサＣｏ（および負荷２０），整流素子Ｓ３の順に電流が流れ、またインダクタＬ２，出力コンデンサＣｏ（および負荷２０），整流素子Ｓ４の順に電流が流れて、各インダクタＬ１，Ｌ２の励磁電流は直線的に減少する。
【００４７】
図８に示す回路は、前述したトランスＴ１，Ｔ２において、一次巻線ｎｐ１，ｎｐ２の巻数が０、すなわち二次巻線ｎｓ１，ｎｓ２に対する一次巻線ｎｐ１，ｎｐ２の巻数比ｎが０であると考えることができる。そのため、ここでの入力電圧Ｖｉｎに対する出力電圧Ｖｏの比は、−Ｄ／（２−Ｄ）となり、同じ時比率Ｄで従来よりも大きな降圧比を得ることができる。例えば、時比率Ｄが0.2の場合、従来は入力電圧Ｖｉｎと出力電圧Ｖｏとの比率が−４：１であるのに対し、本例では−９：１となって、２倍以上の降圧比が得られる。また、分圧用コンデンサＣｉｎの両端間電圧Ｖｃ１は、出力電圧Ｖｏの１／Ｄ倍になる。
【００４８】
以上のように本例では、第１のインダクタＬ１および第２のインダクタＬ２と、分圧用コンデンサＣｉｎと、第１のスイッチング素子Ｓ１および第２のスイッチング素子Ｓ２と、第１の整流素子Ｓ３および第２の整流素子Ｓ４と、出力コンデンサＣｏとを備え、第１の期間にスイッチング素子Ｓ１のみをオンさせ、第２の期間にスイッチング素子Ｓ１，Ｓ２を両方ともオフさせ、第３の期間にスイッチング素子Ｓ２のみをオンさせ、第４の期間にスイッチング素子Ｓ１，Ｓ２を両方ともオフさせる動作を繰り返すことにより、分圧用コンデンサＣｉｎを、第１の期間に入力電源１０とインダクタＬ１に直列接続させ、ならびに、第３の期間にインダクタＬ２と出力コンデンサＣｏに直列接続させて、インダクタＬ１，Ｌ２に二相の励磁電流をそれぞれ生成し、
第２，第３および第４の期間に、インダクタＬ１に生成した励磁電流を整流素子Ｓ３により整流し、第１，第２および第４の期間に、インダクタＬ２に生成した励磁電流を整流素子Ｓ４により整流することで、入力電源１０からの入力電圧Ｖｉｎを極性反転して、降圧した直流電圧Ｖｏを負荷２０に供給する構成となっている。
【００４９】
この場合も、既存の非絶縁昇降圧コンバータに対して、スイッチング素子Ｓ１，Ｓ２の時比率Ｄが同じ条件下で、入力電圧Ｖｉｎに対する出力電圧Ｖｏの昇圧比を大きく取ることが可能になり、非絶縁昇降圧コンバータとしての電圧変換率を大幅に改善できる。また、スイッチング素子Ｓ１，Ｓ２や整流素子Ｓ３，Ｓ４の損失やサージの低減も可能になり、高効率を保ちつつ、昇圧比を大きく取ることができる。さらに、分圧用コンデンサＣｉｎの両端間に発生する電圧によって、各インダクタＬ１、Ｌ２を流れる電流が自動的にバランスされるので、電流バランス回路を別に設ける必要がなく、回路構成を簡単にできる。
【００５０】
図９は、図８の変形例をさらに改良したもので、ここでは前記インダクタＬ１をトランスＴ１’の一次巻線ｎｐ１’として、この一次巻線ｎｐ１’と磁気結合する二次巻線ｎｓ１’を設けると共に、インダクタＬ２をトランスＴ２’の一次巻線ｎｐ２’として、この一次巻線ｎｐ２’と磁気結合する二次巻線ｎｓ２’を設け、二次巻線ｎｓ１’の一端であるドット側端子に整流素子Ｓ３のカソードを接続し、二次巻線ｎｓ２’の一端であるドット側端子に整流素子Ｓ４のカソードを接続し、これらの二次巻線ｎｓ１’，ｎｓ２’の他端である非ドット側端子を何れも接地することで、コンバータ回路１’’’の入力側と出力側とをトランスＴ１’，Ｔ２’で電気的に絶縁する構成を有している。その他の構成および動作は、図８に示したものと共通しているが、整流素子Ｓ３，Ｓ４は図７で示したようなＭＯＳ型ＦＥＴであってもよい。
【００５１】
そして、状態１において、スイッチング素子Ｓ１のみオンすると、スイッチング素子Ｓ２はオフするので、分圧用コンデンサＣｉｎが、入力電源１０とトランスＴ１’に連結され、これらの各素子による閉回路が形成される。このとき、入力電源１０からスイッチング素子Ｓ１，分圧用コンデンサＣｉｎ，トランスＴ１’の一次巻線ｎｐ１’を順に通して電流が流れ、トランスＴ１’を流れる励磁電流は直線的に増加するが、トランスＴ１’の二次巻線ｎｓ１’のドット側に正極性の電圧が発生するので、整流素子Ｓ３は逆バイアスされ、トランスＴ１’に励磁エネルギーが蓄えられる。一方、トランスＴ２’の二次巻線ｎｓ２’は非ドット側に正極性の電圧が発生するので、順バイアスされた整流素子Ｓ４を通して、トランスＴ２’の二次巻線ｎｓ２’から負荷２０の接地された他端側へ電流が流れ込み、トランスＴ２’に蓄えられた励磁エネルギーが負荷２０側へ放出するので、トランスＴ２’の励磁電流は直線的に減少する。
【００５２】
続いて、両方のスイッチング素子Ｓ１，Ｓ２がオフする状態２の期間になると、整流素子Ｓ３，Ｓ４は何れも順バイアスされ、整流素子Ｓ３を通してトランスＴ１’の励磁エネルギーが放出されると共に、整流素子Ｓ４を通してトランスＴ２’の励磁エネルギーが放出される。したがって、トランスＴ１’，出力コンデンサＣｏ（および負荷２０），整流素子Ｓ３の順に電流が流れ、また引き続きトランスＴ２’，出力コンデンサＣｏ（および負荷２０），整流素子Ｓ４の順に電流が流れて、各トランスＴ１’Ｔ２’の励磁電流は直線的に減少する。
【００５３】
次に、スイッチング素子Ｓ２のみオンする状態３の期間になると、スイッチング素子Ｓ１はオフしており、分圧用コンデンサＣｉｎが、トランスＴ２’とトランスＴ１’を介して出力コンデンサＣｏにそれぞれ接続され、これらの各素子による閉回路が形成される。このとき、分圧用コンデンサＣｉｎからスイッチング素子Ｓ２，トランスＴ２’の一次巻線ｎｐ２’，出力コンデンサＣｏ（および負荷２０），整流素子Ｓ３，トランスＴ１’の二次巻線ｎｓ１’，トランスＴ１’の一次巻線ｎｐ１’を順に通して電流が流れ、トランスＴ２’を流れる励磁電流は直線的に増加するが、トランスＴ２’の二次巻線ｎｓ２’のドット側に正極性の電圧が発生するので、整流素子Ｓ４は逆バイアスされ、トランスＴ２’に励磁エネルギーが蓄えられる。また、順バイアスされた整流素子Ｓ３を通して、トランスＴ１’から負荷２０の接地された他端側へ引き続き電流ｉ１が流れ込むことで、トランスＴ１’に蓄えられる励磁エネルギーが負荷２０側へ放出するので、トランスＴ１’の励磁電流は直線的に減少する。
【００５４】
そして、再び両方のスイッチング素子Ｓ１，Ｓ２がオンする状態４の期間になると、整流素子Ｓ３，Ｓ４は何れも順バイアスされ、整流素子Ｓ３を通してトランスＴ１’の励磁エネルギーが放出されると共に、整流素子Ｓ４を通してトランスＴ２’の励磁エネルギーが放出される。したがって、トランスＴ１’，出力コンデンサＣｏ（および負荷２０），整流素子Ｓ３の順に電流が流れ、また引き続きトランスＴ２’，出力コンデンサＣｏ（および負荷２０），整流素子Ｓ４の順に電流が流れて、各トランスＴ１’Ｔ２’の励磁電流は直線的に減少する。
【００５５】
以上のように、本例では特に前記インダクタＬ１を一次巻線ｎｐ１’として、この一次巻線ｎｐ１’と磁気結合する二次巻線ｎｓ１’を備えた第１のトランスＴ１’と、前記第２のインダクタＬ２を一次巻線ｎｐ２’として、この一次巻線ｎｐ２’と磁気結合する二次巻線ｎｓ２’を備えた第２のトランスＴ２’とを備え、これらの絶縁トランスＴ１’，Ｔ２’により、コンバータ回路１’’’の入力側と出力側との間を電気的に絶縁する構成としている。
【００５６】
このように、インダクタＬ１，Ｌ２を絶縁トランスＴ１’，Ｔ２’で置き換えることで、入力側若しくは出力側の短絡などを、出力側若しくは入力側に波及させず、より信頼性を高めたコンバータ回路１’’’を提供することが可能になる。
【００５７】
その他、図９の変形例として、図１０に示すように、トランスＴ１’の二次巻線ｎｓ１’と、トランスＴ２’の二次巻線ｎｓ２’の極性を何れも逆に入れ替え、且つ整流素子Ｓ３，Ｓ４のアノードとカソードをそれぞれ逆向きに接続することにより、コンバータ回路１’’’’をいわゆる絶縁型のフライバックコンバータとして動作させることができる。
【００５８】
この場合、スイッチング素子Ｓ１がオンする状態１の期間に、トランスＴ１’の一次巻線ｎｐ１’に流れ込む電流によって、当該トランスＴ１’に励磁エネルギーを蓄え、スイッチング素子Ｓ１がオフする状態２，３，４の期間に、トランスＴ１’に蓄えられた励磁エネルギーを、整流素子Ｓ３から出力コンデンサＣｏ（および負荷２０）に送り出し、またスイッチング素子Ｓ２がオンする状態３の期間に、トランスＴ２’の一次巻線ｎｐ２’に流れ込む電流によって、当該トランスＴ２’に励磁エネルギーを蓄え、スイッチング素子Ｓ２がオフする状態１，２，４の期間に、トランスＴ２’に蓄えられた励磁エネルギーを、整流素子Ｓ４から出力コンデンサＣｏ（および負荷２０）に送り出すことで、負荷２０に極性を反転していない正の出力電圧Ｖｏを供給することができる。そのため、入力側若しくは出力側の短絡などを、出力側若しくは入力側に波及させず、より信頼性を高めたコンバータ回路１’’’’を提供することが可能になる。
【００５９】
なお本発明は、本実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、図１や図７に示す回路例では、分圧用コンデンサＣｉｎ，一次巻線ｎｐ２，二次巻線ｎｐ１の順に接続した直列回路を示しているが、例えば一次巻線ｎｐ２，分圧用コンデンサＣｉｎ，二次巻線ｎｐ１の順に接続してもよい。また、スイッチング素子Ｓ１，Ｓ２や整流素子Ｓ３，Ｓ４として、ＦＥＴ以外の各種制御端子付き半導体素子（例えば、パワートランジスタ）を用いることができる。さらに、上記各例におけるＮチャネルのＭＯＳ型ＦＥＴに代わり、ＰチャネルのＭＯＳ型ＦＥＴを用いてもよい。
【符号の説明】
【００６０】
１０  入力電源
２０  負荷
Ｔ１  第１のトランス
Ｔ２  第２のトランス
ｎｐ１  （第１のトランスの）一次巻線
ｎｐ２  （第２のトランスの）一次巻線
ｎｓ１  （第１のトランスの）二次巻線
ｎｓ２  （第２のトランスの）二次巻線
Ｔ１’  第１のトランス
Ｔ２’  第２のトランス
ｎｐ１’  （第１のトランスの）一次巻線
ｎｐ２’  （第２のトランスの）一次巻線
ｎｓ１’  （第１のトランスの）二次巻線
ｎｓ２’  （第２のトランスの）二次巻線
Ｓ１  第１のスイッチング素子
Ｓ２  第２のスイッチング素子
Ｓ３  第１の整流素子
Ｓ４  第２の整流素子
Ｃｉｎ  分圧用コンデンサ
Ｃｏ  出力コンデンサ
Ｌ１  第１のインダクタ
Ｌ２  第２のインダクタ
【図１】
2011217485.tif 000006
【図２】
2011217485.tif 000007
【図３】
2011217485.tif 000008
【図４】
2011217485.tif 000009
【図５】
2011217485.tif 000010
【図６】
2011217485.tif 000011
【図７】
2011217485.tif 000012
【図８】
2011217485.tif 000013
【図９】
2011217485.tif 000014
【図１０】
2011217485.tif 000015
【図１１】
2011217485.tif 000016