(57)【要約】【課題】広い温度範囲での動作が可能となると共に、リーク電流を低減させることができる半導体集積回路を提供すること。【解決手段】本発明の一態様に係る半導体集積回路は、第１スレッシュホールド電圧のＭＯＳトランジスタで構成された高ＶＴロジック回路３と、高ＶＴロジック回路３と同一論理であり、第１スレッシュホールド電圧よりも低い第２のスレッシュホールド電圧のＭＯＳトランジスタで構成された低ＶＴロジック回路４と、高ＶＴロジック回路３及び低ＶＴロジック回路４が搭載されたチップの温度に応じて、高ＶＴロジック回路３及び低ＶＴロジック回路４のいずれかを動作させる制御回路とを備える。【選択図】図１
2011014575.tif 000002
【特許請求の範囲】
【請求項１】
第１スレッシュホールド電圧のＭＯＳトランジスタで構成された第１の回路と、
前記第１の回路と同一論理であり、前記第１スレッシュホールド電圧よりも低い第２のスレッシュホールド電圧のＭＯＳトランジスタで構成された第２の回路と、
前記第１の回路及び前記第２の回路が搭載されたチップの温度に応じて、前記第１の回路及び前記第２の回路のいずれかを動作させる制御回路と、
を備える半導体集積回路。
【請求項２】
前記チップの温度を検出する温度検出回路と、
前記温度検出回路で検出された前記チップの温度が所定の温度以上であるか否かを判定する温度判定回路とを備え、
前記温度判定回路が前記チップの温度は前記所定の温度以上であると判定した場合に、前記制御部は前記第１の回路を動作状態とし、
前記温度判定回路が前記チップの温度は前記所定の温度よりも低いと判定した場合に、前記制御部は前記第２の回路を動作状態とすることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記温度検出回路で検出された前記チップの温度に基づいて、基板電圧を印加する基板バイアス電源をさらに備える請求項１に記載の半導体集積回路。
【請求項４】
前記温度判定回路が前記チップの温度は前記所定の温度以上であると判定した場合に、基板電圧を印加する基板バイアス電源をさらに備える請求項２に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に関し、特に、動作温度範囲を拡張すると共にリーク電流を低減する半導体集積回路に関する。
【背景技術】
【０００２】
近年、半導体集積回路が搭載された装置が屋外で使用される機会が増えた影響で動作温度範囲が拡張されたことに伴い、半導体集積回路は広い温度範囲での動作保障が求められている。また、半導体集積回路に使用するプロセス技術の進展により、電源電圧は低下する傾向がある。例えば、ＣＭＯＳで構成される半導体集積回路の電源電圧は、０．１５μｍプロセスで１．５Ｖ±０．１５Ｖ、９０ｎｍプロセスで１．０Ｖ±０．１Ｖ又は１．２Ｖ±０．１２Ｖであり、プロセスの進化とともにその電源電圧は低下している。
【０００３】
しかしながら、電源電圧が低下するに従い、半導体集積回路で使用するトランジスタのスレッシュホールド電圧と電源電圧の動作マージンがなくなってきており、広い温度範囲での動作保障が困難になってきている。
【０００４】
また、半導体集積回路は、そのプロセスの進化に伴い、ゲート酸化膜が薄くなったことで、そこを流れるゲートリーク電流が増える状況にある。最近の半導体集積回路を搭載した装置は、地球環境対策でロウパワー化への進展が目覚しく、半導体集積回路内の機能を実現する回路自体の動作状態でのロウパワー化だけでなく、半導体集積回路に使用するトランジスタ自体のスタンバイ状態で消費されるリーク電力を低減することが求められている。
【０００５】
一般的に半導体集積回路に使用するトランジスタのリーク電力は、トランジスタのスレッシュホールド電圧が高いと低く、スレッシュホールド電圧が低いと高くなる。また、低温動作より高温動作の方が同一のトランジスタにおいても多くなる傾向がある。
【０００６】
そこで、高温時のリーク電力を低減する方法として半導体集積回路の基板電圧を制御し、高温時に基板電圧を高くすることでスレッシュホールド電圧を上げる効果が得られる基板バイアス制御技術が広く使われている。
【０００７】
しかし、この基板バイアス制御技術は、その機能実現方法が複雑なため、簡単に採用することができない。以上のように近年要求される半導体集積回路は、動作温度範囲が広く、かつ高温時に低リーク電力となることが求められてきており、この２つの要求を簡単に実現することが困難な状況である。
【０００８】
特許文献１〜３には、半導体集積回路の基板電位を制御することで、高温時のリーク電流を低減する方法が記載されている。図４は、特許文献１に記載の技術を説明する図である。図４に示すように、特許文献１では、半導体チップの動作電圧値により基板電位を制御し、半導体基板に流れるサブスレッシュホールド電流を制御することでリーク電流の低減化を行う。
【０００９】
図５は、特許文献２に記載の技術を説明する図である。図５に示すように、特許文献２では、半導体チップの基板バイアス電圧の印加状態そのものを検出し、基板バイアスを適切な基板電位とすることでサブスレッシュホールド電流の低減化を行っている。
【００１０】
図６は、特許文献３に記載の技術を説明する図である。図６に示すように、特許文献３では、半導体チップの温度を検出し、温度情報をもとに半導体チップのサブスレッシュホールド電流を制御することで、半導体チップの高温時のサブスレッシュホールド電流の低減化を行っている。図４、図５、図６に記載の技術では、半導体チップのリーク電流のうち、特に半導体チップの基板に流れるサブスレッシュホールド電流を低減することを目的にしている。
【００１１】
従来の半導体チップは、高温になると半導体チップで使用するトランジスタのスレッシュホールドが下がるため、トランジスタのリーク電流が増大する。特許文献１〜３に記載の技術では、半導体チップの基板電位を上げることでスレッシュホールド電圧を強制的に上げ、半導体チップのリーク電流を低減させている。
【００１２】
しかしながら、半導体チップの基板電位の制御には、半導体チップ内で基板電位を制御する箇所の指定やその制御方法など複雑な制御回路が必要で、基板バイアス制御を簡単に行うことはできない。
【００１３】
また、現在の半導体チップでは、スレッシュホールド電圧の違うトランジスタを半導体チップの動作スピード毎に使い分けるために、多くの種類のトランジスタが準備されている。通常、スレッシュホールド電圧の高いもの（ＶＴの高いトランジスタ）、スレッシュホールド電圧の低いもの（ＶＴの低いトランジスタ）、ＶＴの高いトランジスタとＶＴの低いトランジスタの中間のトランジスタが使用される。
【００１４】
ここで、ＶＴの高いトランジスタはリーク電流が低く、ＶＴの低いトランジスタはリーク電流が高くなる。また、これらのトランジスタは、高温動作のときにはそれぞれリークが増加するが、ＶＴの低いトランジスタはＶＴの高いトランジスタより多くのリーク電流が流れる傾向がある。
【００１５】
上述のトランジスタを用いた半導体集積回路が低温動作のときには、トランジスタのスレッシュホールド電圧は低温状態となることで上昇する。従って、ＶＴの高いトランジスタは、スレッシュホールド電圧が常温や高温時より上がる。ＶＴの高いトランジスタを動作させるためには、外部から供給される半導体集積回路に供給する電源電圧を常温や高温状態より上げることが求められる。
【００１６】
なお、ＶＴの低いトランジスタはもともとスレッシュホールド電圧が低いため、低温状態でスレッシュホールド電圧が上がっても、ＶＴの高いトランジスタほど電源電圧を上げる必要がない。
【００１７】
上述したように、高温時に低リーク電力となることを考慮してＶＴの高いトランジスタで設計した半導体チップは、高温時には、ＶＴの低いトランジスタで設計した半導体チップよりも低リークな半導体チップとなる。しかし、この半導体チップを低温で動作させるためには、半導体チップに印加する電源電圧を上げる必要がある。
【００１８】
また、低温時の動作を考慮してＶＴの低いトランジスタで設計した半導体チップでは、高温時に、ＶＴの高いトランジスタよりリーク電流が多く流れる。このため、高温時のリーク電流を低減させるためにスレッシュホールド電圧を上げる効果がある基板バイアス技術等を使用して、リーク電流を低減させるための特別な設計が必要となる。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特許第３８３８６５５号公報
【特許文献２】特開２００１−３３９０４５号公報
【特許文献３】特開平５−２９５８３号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
このように、広い温度範囲での動作が可能となると共に、リーク電流を低減させることができる半導体集積回路を実現することが望まれている。
【課題を解決するための手段】
【００２１】
本発明の一態様に係る半導体集積回路は、第１スレッシュホールド電圧のＭＯＳトランジスタで構成された第１の回路と、前記第１の回路と同一論理であり、前記第１スレッシュホールド電圧よりも低い第２のスレッシュホールド電圧のＭＯＳトランジスタで構成された第２の回路と、前記第１の回路及び前記第２の回路が搭載されたチップの温度に応じて、前記第１の回路及び前記第２の回路のいずれかを動作させる制御回路とを備えるものである。
【００２２】
これにより、主回路の温度に基づいて、低温時にスレッシュホールド電圧の低いトランジスタからなる低ＶＴロジック回路を動作させることで、低温時に電源電圧を変更することなく半導体集積回路を動作させることが可能となり、動作温度範囲を容易に拡大させることができる。また、高温時には、スレッシュホールド電圧の高いトランジスタからなる高ＶＴロジック回路を動作させることで、高温時のリーク電流を低減することができる。
【発明の効果】
【００２３】
本発明によれば、広い温度範囲での動作が可能となると共に、リーク電流を低減させることができる半導体集積回路を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】実施の形態１に係る半導体集積回路の構成を示す図である。
【図２】実施の形態に係る半導体集積回路に使用するトランジスタのジャンクション温度とリーク電力の関係を表わした図である。
【図３】実施の形態２に係る半導体集積回路の構成を示す図である。
【図４】特許文献１に記載の半導体チップのリーク電流を低減させる方法を説明する図である。
【図５】特許文献２に記載の半導体チップのリーク電流を低減させる方法を説明する図である。
【図６】特許文献３に記載の半導体チップのリーク電流を低減させる方法を説明する図である。
【発明を実施するための形態】
【００２５】
実施の形態１．
本発明の実施の形態１に係る半導体集積回路について、図１を参照して説明する。図１は、本実施の形態に係る半導体集積回路１の構成を示す図である。図１に示すように、半導体集積回路１は、主回路２、高ＶＴロジック回路３、低ＶＴロジック回路４、高ＶＴロジック電源スイッチ５、低ＶＴロジック電源スイッチ６、温度検出回路７、温度判定回路８、制御回路９、電源端子１０、ＧＮＤ端子１１を備えている。主回路２、温度判定回路８、制御回路９には、それぞれ電源端子１０からの電源電圧、ＧＮＤ端子１１からのＧＮＤ電圧が供給されている。
【００２６】
主回路２は、半導体集積回路１の主機能を実現する回路を含む。主回路２内には、その主機能をつかさどる回路として、高ＶＴロジック回路３、低ＶＴロジック回路４が設けられている。高ＶＴロジック回路３と低ＶＴロジック回路４とは、全く同じ機能を実現するものである。すなわち、高ＶＴロジック回路３と低ＶＴロジック回路４とは、同一の論理の回路である。従って、半導体集積回路１は、少なくとも２つの同一論理の回路を有している。
【００２７】
高ＶＴロジック回路３は、スレッシュホールド電圧が第１のスレッシュホールド電圧のＭＯＳトランジスタで構成されているものである。低ＶＴロジック回路４は、スレッシュホールド電圧が第２のスレッシュホールド電圧のＭＯＳトランジスタで構成されているものである。第１のスレッシュホールド電圧は、第２のスレッシュホールド電圧よりも高い。従って、低ＶＴロジック回路４とは、高ＶＴロジック回路３を構成するＭＯＳトランジスタのスレッシュホールド電圧よりも低いスレッシュホールド電圧のＭＯＳトランジスタからなるものである。
【００２８】
図２に、実施の形態に係る半導体集積回路に使用するトランジスタのジャンクション温度とリーク電力の関係を示す。図２において、横軸はジャンクション温度（半導体集積回路内部の主回路２の接続部の温度）を示しており、縦軸はリーク電力を示している。また、実線はスレッシュホールド電圧が低いトランジスタを示し、破線はスレッシュホールド電圧が高いトランジスタ示す。なお、ここでは、高ＶＴロジック回路３と低ＶＴロジック回路４とが搭載されるチップの温度の一例としてジャンクション温度について示したが、この箇所に限定されるものではない。
【００２９】
図２に示すように、スレッシュホールド電圧が高いトランジスタ、スレッシュホールド電圧が低いトランジスタのいずれも、ジャンクション温度が高くなるにつれてリーク電力が増加するが、スレッシュホールド電圧が低いトランジスタのほうが、スレッシュホールド電圧が高いトランジスタよりもリーク電力の増大が大きい。
【００３０】
本実施の形態においては、高ＶＴロジック回路３のトランジスタとしては、低ＶＴロジック回路４のトランジスタよりもスレッシュホールド電圧が高く、高温時にリーク電流が低いものが用いられる。
【００３１】
低ＶＴロジック回路４のトランジスタとしては、高ＶＴロジック回路３のトランジスタよりもスレッシュホールド電圧が低く、高温時にリーク電流が高いものが用いられる。低ＶＴロジック回路４を設けることにより、低温時においても電源電圧を変化させることなく動作が可能となる。このように、異なるシュレッシュホールド電圧のトランジスタから構成される高ＶＴロジック回路３、低ＶＴロジック回路４を設けることにより、動作可能な温度範囲の拡張が可能である。
【００３２】
高ＶＴロジック回路３には、高ＶＴロジック電源スイッチ５の一端が接続されている。高ＶＴロジック電源スイッチ５の他端は、電源端子１０に接続されている。高ＶＴロジック電源スイッチ５のＯＮ／ＯＦＦは、制御回路９により制御される。高ＶＴロジック電源スイッチ５がＯＮとなることにより、電源端子１０からの電源電圧が高ＶＴロジック回路３へ供給される。
【００３３】
低ＶＴロジック回路４には、低ＶＴロジック電源スイッチ６の一端が接続されている。低ＶＴロジック電源スイッチ６の他端は、電源端子１０に接続されている。低ＶＴロジック電源スイッチ６のＯＮ／ＯＦＦは、制御回路９により制御される。低ＶＴロジック電源スイッチ６がＯＮとなることにより、電源端子１０からの電源電圧が低ＶＴロジック回路４へ供給される。
【００３４】
主回路２内には、温度検出回路７が設けられている。温度検出回路７は、高ＶＴロジック回路３及び低ＶＴロジック回路４が搭載されるチップの温度を検出する。ここでは、温度検出回路７は、上述したジャンクション温度を検出するものとする。温度検出回路７には、温度判定回路８が接続されている。温度検出回路７で検出された温度情報は、温度判定回路８に入力される。温度判定回路８は、当該温度情報に基づいて、高温状態であるか低温状態であるかを判定し、判定結果を制御回路９に入力する。
【００３５】
制御回路９は、高ＶＴロジック回路３及び低ＶＴロジック回路４が搭載されたチップの温度に応じて、高ＶＴロジック回路３及び低ＶＴロジック回路４のいずれかを動作させる。具体的には、制御回路９は、温度判定回路８での判定結果に応じて、高ＶＴロジック電源スイッチ５又は低ＶＴロジック電源スイッチ６のいずれかをＯＮとする。温度判定回路８で高温状態であると判定された場合には、制御回路９は高ＶＴロジック電源スイッチ５をＯＮ、低ＶＴロジック電源スイッチ６をＯＦＦとする。これにより、高温状態において、高ＶＴロジック回路３を動作させる。
【００３６】
半導体集積回路１の主回路２の温度が低下し、温度判定回路８で低温状態であると判定された場合には、制御回路９は、低ＶＴロジック電源スイッチ６をＯＮ、高ＶＴロジック電源スイッチ５をＯＦＦとする。これにより、低温状態において、低ＶＴロジック回路４を動作させる。
【００３７】
このように、本実施の形態に係る半導体集積回路１では、主機能をつかさどる主回路２が、高温時に低リークとなる高ＶＴトランジスタで構成した高ＶＴロジック回路３と、高温時には高リークであるが、低温時には低リークとなり、動作電圧範囲の拡張が容易な低ＶＴトランジスタで構成した低ＶＴロジック回路４とを備えている。
【００３８】
ここで、半導体集積回路１の動作について説明する。まず、温度検出回路７で、主回路２の温度が検出される。そして、温度検出回路７で検出した温度情報に基づいて、温度判定回路８は高ＶＴロジック回路３及び低ＶＴロジック回路４が搭載されたチップが高温状態であるか、低温状態であるかを判定する。
【００３９】
温度判定回路８で高温状態であると判定された場合には、温度判定回路８から高温状態であることを示す判定信号が、制御回路９に出力される。制御回路９は、高ＶＴロジック電源スイッチ５をＯＮとし、高ＶＴロジック回路３へ電源電圧を供給することにより動作状態とする。また、制御回路９は低ＶＴロジック電源スイッチ６をＯＦＦとし、低ＶＴロジック回路４を非動作状態とする。これにより、高温動作時において、リーク電流を低減することが可能となる。
【００４０】
一方、半導体集積回路１の主回路２の温度が低下し、温度検出回路７での検出温度が所定の温度よりも低くなった場合、温度判定回路８で低温状態であると判定される。そして、温度判定回路８から低温状態であることを示す判定信号が、制御回路９に出力される。この場合、制御回路９は、低ＶＴロジック電源スイッチ６をＯＮとし、低ＶＴロジック回路４へ電源電圧を供給することにより動作状態とする。また、制御回路９は、高ＶＴロジック電源スイッチ５をＯＦＦとし、高ＶＴロジック回路３を非動作状態とする。
【００４１】
ＶＴの低いトランジスタはもともとスレッシュホールド電圧が低いため、低温状態でスレッシュホールド電圧が上がっても、ＶＴの高いトランジスタほど電源電圧を上げる必要がない。これにより、低温状態において、電源電圧を変更することなく半導体集積回路１を動作させることが可能となる。
【００４２】
以上説明したように、半導体チップの温度を検出し、低温時にスレッシュホールド電圧の低いトランジスタからなる低ＶＴロジック回路４を動作させることで、低温時に電源電圧を変更することなく半導体集積回路１を動作させることが可能となる。これにより、半導体集積回路１の動作温度範囲を容易に拡大させることが可能となる。また、高温時には、スレッシュホールド電圧の高いトランジスタからなる高ＶＴロジック回路３を動作させることで、高温時のリーク電流を低減することができる。
【００４３】
実施の形態２．
本発明の実施の形態２に係る半導体集積回路について、図３を参照して説明する。図３は、本実施の形態に係る半導体集積回路の構成を示す図である。本実施の形態において、実施の形態１と同様の構成要素には、同一の符号を付し、説明を適宜省略する。本実施の形態は、従来技術として広く用いられている基板バイアス技術を併用した例である。
【００４４】
図３に示すように、本実施の形態に係る半導体集積回路１は、実施の形態１と同様に、主回路２、高ＶＴロジック回路３、低ＶＴロジック回路４、高ＶＴロジック電源スイッチ５、低ＶＴロジック電源スイッチ６、温度検出回路７、温度判定回路８、制御回路９、電源端子１０、ＧＮＤ端子１１を備えている。
【００４５】
半導体集積回路１の主回路２内に設けられた高ＶＴロジック回路３、低ＶＴロジック回路４、高ＶＴロジック電源スイッチ５、低ＶＴロジック電源スイッチ６、温度検出回路７の機能は、実施の形態１で説明した機能と同様であるため、詳細な説明は省略する。
【００４６】
本実施の形態に係る半導体集積回路１は、図１に示した構成に加えて、基板バイアス電源１２を備えている。基板バイアス電源１２は、電源端子１０及び制御回路９に接続されている。基板バイアス電源１２は、制御回路９の制御信号に応じてトランジスタのスレシュホールド電圧を上げるために、主回路２に基板電圧を印加する。
【００４７】
ここで、本実施の形態に係る半導体集積回路１の動作について説明する。まず、半導体集積回路１の主回路２内に設けられた温度検出回路７が、高ＶＴロジック回路３及び低ＶＴロジック回路４が搭載されるチップの温度を検出する。温度判定回路８は、温度検出回路７で検出された温度情報に基づいて、主回路２が高温状態であるか、低温状態であるかを判定する。
【００４８】
温度判定回路８で高温状態であると判定された場合、温度判定回路８から高温状態であることを示す判定信号が、制御回路９に出力される。制御回路９は、高ＶＴロジック電源スイッチ５をＯＮとし高ＶＴロジック回路３を動作状態とする。また、制御回路９は、低ＶＴロジック電源スイッチ６をＯＦＦとし、低ＶＴロジック回路４を非動作状態とする。
【００４９】
さらに、制御回路９は、基板バイアス電源１２をＯＮとして、主回路２の高ＶＴロジック回路３に基板電圧を印加し、基板バイアスをかける。すなわち、基板バイアス電源１２は、温度検出回路７で検出された温度に基づいて、主回路２に基板電圧を印加する。これにより、高ＶＴロジック回路３を構成するトランジスタのスレッシュホールド電圧を上げることができ、リーク電流を低減させることが可能となる。
【００５０】
一方、半導体集積回路１の主回路２の温度が低下し、温度検出回路７での検出温度が所定の温度よりも下がったことを検出した場合、温度判定回路８で低温状態であると判定される。そして、温度判定回路８から低温状態であることを示す判定信号が、制御回路９に出力される。
【００５１】
この場合、制御回路９は、低ＶＴロジック電源スイッチ６をＯＮとし、低ＶＴロジック回路４を動作状態とする。また、制御回路９は、高ＶＴロジック電源スイッチ５をＯＦＦとし、高ＶＴロジック回路３を非動作状態とする。さらに、制御回路９は、基板バイアス電源１２をＯＦＦし、主回路２の基板電圧を印加しない状態とすることができる。
【００５２】
以上説明したように、本発明においては、半導体集積回路内に全く機能が同一な２つの回路ブロックを設けている。このうちの１つの回路ブロックをスレッシュホールド電圧の高い高ＶＴトランジスタで構成した高ＶＴロジック回路とし、残りの１つの回路ブロックをスレッシュホールド電圧の低い低ＶＴトランジスタで構成した低ＶＴロジック回路とする。
【００５３】
さらに、半導体集積回路の温度を検出し、その温度情報に基づいて、高温時にスレッシュホールド電圧の高いトランジスタで構成した高ＶＴロジック回路を動作させ、低温時にスレッシュホールド電圧の低いトランジスタで構成した低ＶＴロジック回路を動作させる。
【００５４】
これにより、低温動作時に、電源電圧を変更することが不要となる。この結果、一定の電源電圧の条件で動作が可能となり、電源電圧に依存せず、動作温度範囲の拡張が可能となる。さらに、半導体チップが高温状態となったとき、高ＶＴトランジスタで構成した回路での動作ができ、リーク電流を低減させることができる。
【００５５】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。実施の形態においては、半導体集積回路に２つの同一論理の回路を設けた例について説明したが、２つより多い数の同一論理の回路を設けることも可能である。これらの同一論理の回路のそれぞれを、異なるスレッシュホールド電圧のＭＯＳトランジスタで構成することができる。
【符号の説明】
【００５６】
１  半導体集積回路
２  主回路
３  高ＶＴロジック回路
４  低ＶＴロジック回路
５  高ＶＴロジック電源スイッチ
６  低ＶＴロジック電源スイッチ
７  温度検出回路
８  温度判定回路
９  制御回路
１０  電源端子
１１  ＧＮＤ端子
１２  基板バイアス電源
【図１】
2011014575.tif 000003
【図２】
2011014575.tif 000004
【図３】
2011014575.tif 000005
【図４】
2011014575.tif 000006
【図５】
2011014575.tif 000007
【図６】
2011014575.tif 000008