(57)【要約】【課題】レギュレータを使用せずに動作モードに応じた駆動電圧を得ることができる半導体回路及びその半導体回路を使用したＬＳＩテスト方法を提供する。【解決手段】電源ドメインごとに配置された複数のパワースイッチのイネーブルを個別に制御するイネーブル制御回路を有する。【選択図】図３
2011060976.tif 000002
【特許請求の範囲】
【請求項１】
電源ドメインごとに配置された複数のパワースイッチのイネーブルを個別に制御するイネーブル制御回路を有することを特徴とする半導体回路。
【請求項２】
前記イネーブル制御回路は、設定された動作モードに基づき、前記複数のパワースイッチのイネーブルを個別に制御することを特徴とする請求項１に記載の半導体回路。
【請求項３】
前記設定された動作モードに基づいた動作クロックを生成する動作クロック生成装置を有することを特徴とする請求項２に記載の半導体回路。
【請求項４】
前記動作モードの設定を受ける設定手段を有することを特徴とする請求項２または３に記載の半導体回路。
【請求項５】
請求項４に記載の半導体回路を使用してＬＳＩのテストを行うＬＳＩテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多電源を特徴とするＬＳＩを搭載される半導体回路及びそのＬＳＩのテスト方法に関する。
【背景技術】
【０００２】
ＬＳＩ（Large Scale Integration）の低消費電力化のため、高速動作が不要なブロックでは、クロック周波数を低減させる方法や、駆動電圧を下げる方法が用いられている。駆動電圧を下げる方法としては、一般的には、ＬＳＩの外部、あるいはＬＳＩの内部に電源レギュレータを搭載し、電源ドメインごとに独立した電源がレギュレータから接続される方法が使用されている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、ＬＳＩ外部に電源レギュレータを搭載する場合、ＰＣＢ（Printed-Circuit Board）上にレギュレータを実装するための領域が必要となる。また、電源ドメインごとにＬＳＩの端子が必要になるため、電源ドメインの数が増えると外部端子が増加し、パッケージサイズが大きくなってしまう。また、ＰＣＢにおいて電源配線のリソースが不足する場合もあった。
【０００４】
また、ＬＳＩ内部に電源レギュレータを搭載する場合、大きな電流を必要とするときにはレギュレータの面積が大きくする必要があった。また、レギュレータは、ＬＳＩ設計とは別に事前に設計されたＩＰとして提供されることが多いため、その形状を変更することが出来ない場合も多い。そのため、ＬＳＩとしてレギュレータを搭載する場合に、周辺回路のセル配置や配線の制約となる問題がある。
【０００５】
いずれにしても、レギュレータの搭載そのものが、実装コストの増大につながっていた。
【０００６】
一般的に、部分的な電源遮断を目的として、ＬＳＩ内部の電源ドメインの周辺にパワースイッチを配置する手法が知られている。例えば、特許文献１では、内部の電源ドメインに複数のパワースイッチが接続されたＬＳＩにおいて、電源投入時の突入電流の抑制のためにイネーブル（ＥＮＡＢＬＥ）制御を行う方法が開示されている。
【０００７】
しかしながら、特許文献１では、通常動作時の駆動電圧の制御については考慮されていない。
【０００８】
そこで本発明は、上記問題点に鑑みてなされたもので、レギュレータを使用せずに動作モードに応じた駆動電圧を得ることができる半導体回路及びその半導体回路を使用したＬＳＩテスト方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明における半導体回路は、電源ドメインごとに配置された複数のパワースイッチのイネーブルを個別に制御するイネーブル制御回路を有することを特徴とする。
【００１０】
また、本発明におけるＬＳＩテスト方法は、本発明における半導体回路を使用してＬＳＩのテストを行う
【発明の効果】
【００１１】
本発明により、レギュレータを使用せずに動作モードに応じた駆動電圧を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係る半導体回路におけるパワースイッチの配置を説明する図である。
【図２】本発明の実施形態に係る半導体回路における抵抗値を説明する図である。
【図３】本発明の実施形態に係る半導体回路の構成を示す図である。
【図４】本発明の実施形態に係る半導体回路の構成を示す図である。
【発明を実施するための形態】
【００１３】
次に、発明を実施するための形態について図面を参照して詳細に説明する。
【００１４】
パワースイッチは、スタンダードセルサイズのセルとして提供されることが多く、電源ドメインの大きさと比較してセルサイズが非常に小さい。また、ひとつのパワースイッチで供給できる電流量に限りがあるため、図１に示すように、電源ドメインの周りに数１００個以上のセルが配置されることが多い。このパワースイッチの配置手法については、マニュアルでの配置も可能であるし、ツールを用いた自動配置手法も可能である。
【００１５】
パワースイッチを導入した場合、簡単な例では、動作が不要な電源ドメインはパワースイッチをＯＦＦに制御し、動作が必要な電源ドメインはパワースイッチをＯＮにする。この際、特許文献１に示されるように、電源投入時の突入電流の低減のため、パワースイッチが順次ＯＦＦからＯＮされるような制御回路が接続される場合もある。
【００１６】
パワースイッチがＯＮの場合は、チップのグローバル電源と、電源ドメインごとの仮想電源がＯＮ抵抗を介して接続される。パワースイッチがＯＦＦの場合には、グローバル電源とコア電源はパワースイッチ内のＯＦＦ抵抗を介して接続される。
【００１７】
一般にＯＦＦ抵抗は十分に大きい。上記のように、ひとつのパワードメインごとに数１００個からなるパワースイッチがあり、図２に示すように、それらが並列に構成されている。パワースイッチにおける抵抗値をＲｓｗ、パワースイッチの数をｘとすると、グローバル電源と仮想電源間の抵抗ＲはＲ＝Ｒｓｗ／ｘで表される。
【００１８】
仮想電源は、電源ドメイン内のソースやドレインに接続される。仮想電源とグランド間の抵抗をＲｃｅｌｌとすると、その時間において、電源ドメインに流れる電流はＩ＝Ｅ／（Ｒ＋Ｒｃｅｌｌ）となる。ここでＥはグローバル電源の電圧である。
【００１９】
図３は、本発明の実施形態に係る半導体回路の構成を示す図である。パワースイッチのイネーブル制御回路１に、駆動電圧を表す信号を生成する駆動電圧制御回路２と、動作周波数を表す信号を生成する動作周波数制御回路３と、を追加する。
【００２０】
駆動電圧を表す信号は、電源ドメインごとに複数接続されているパワースイッチのイネーブルに接続される。図３は、電源ドメインＡに３つのパワースイッチ群が構成された例である。動作周波数を表す信号は、動作クロック生成装置４に接続され、クロック生成で生成されたクロックは、電源ドメインＡに接続される。
【００２１】
このようにすることにより、個々のパワースイッチのイネーブル制御を行うことができる。このため、電源ドメインへの電流値をレギュレータなしで変更することができることになる。
【００２２】
ここで、パワースイッチの制御とともに、動作周波数を制御している理由を述べる。パワースイッチのＯＮ／ＯＦＦにより、Ｒの値が変化することから、ＲｃｅｌｌとＲの比率によって、仮想電源の電位Ｅｖｉｒは変化する。仮想電源の電圧はＥｖｉｒ＝ｘＥＲｃｅｌｌ／（Ｒ＋Ｒｃｅｌｌ）で表される。つまり、Ｒが大きくなると、Ｅｖｉｒは小さくなる。
【００２３】
トランジスタの駆動能力は、動作電圧と関係しており、動作電圧が低くなると駆動能力が低くなり、信号遷移時間が長くなることから、同期回路においてはフリップフロップ間のタイミング制約を満足できない可能性がある。そのため動作周波数を下げる仕組みを提供している。
【００２４】
上記の構成により、タイミング制約を満たせないことによる動作不具合の懸念を回避しつつ、動作モードに応じて電源ドメインごとの消費電流を下げることができるようになる。
【００２５】
動作モードについては、ソフトウェア、あるいは、ＬＳＩ内部の動作負荷検知装置から設定される。例えば、通信系ＬＳＩにおいて、送信モードでは、内部バスや送信用外部インタフェースについては設計された中で最も速い速度で動作する。一方、受信モードでは、内部バスは同じように高速動作しているが、送信用外部インタフェースは、高速動作する必要がない。同時に、割り込みコントローラやペリフェラルＩ／Ｏは高速動作する必要がない場合が多い。
【００２６】
また、同じ仕様で設計されたＬＳＩであっても、使用されるアプリケーションによっては、ＬＳＩが全体の性能に対してクリティカルな要因にはならないために、動作速度を下げても全体として性能低下にならない場合がある。
【００２７】
このような場合においても、本発明により、レギュレータを搭載することなく、動作電圧と動作周波数を同時に低下させることが可能となり、消費電力の削減ができるようになる。
【００２８】
プロセスの微細化、消費電力の増大、動作速度の高速化に伴い、ＬＳＩの遅延故障が顕在化してきている。その原因のひとつとしてＩＲドロップが考えられる。
【００２９】
しかし、ＩＲドロップによる故障かどうか解析するときには課題が多い。
【００３０】
それは、単一電源の場合には、解析対象となるパスの他にもタイミングマージンの少ないパスが少なからず存在し、故障解析装置から印加するコア電源を低下していくと、解析対象とするパス以外のパスが先に期待する動作と異なる動きをしてしまうことがあり、本来解析を行いたい動作モードに設定できない可能性が生じる。
【００３１】
また、レギュレータを搭載した複数電源の場合には、レギュレータの仕様として決められた動作電圧以外の駆動電圧を生成できないために、解析に制限が生じる可能性がある。
【００３２】
図４は、本発明の実施形態における半導体回路における構成を示す図である。図４の構成では、ＩＲドロップによる遅延故障の解析を目的として、動作モードとして、遅延故障検出モードを追加する。
【００３３】
この遅延故障検出モードは、通常動作における動作モードとは異なり、テスターから強制的に設定できることを特徴とする。設定の方法としては、外部端子からイネーブル制御回路の信号への割り当て等が考えられる。
【００３４】
ＬＳＩ出荷後に動作不具合として返却されたＬＳＩは、テスターにて故障モードの解析を実施する。この際、縮退故障については、スキャンテスト等の手法によって解析可能である。しかし、遅延故障については、信号遅延の微小な変化により顕在化しない場合がある。
【００３５】
信号遅延の微小な変化については、駆動電圧の変化、該当箇所以外の箇所からの電源ノイズ等多くの要素により発生する。そこで、本発明の実施形態にあれば、例えば、箇所Ａにおいて遅延故障の解析のために、箇所Ａを含む電源ドメインの駆動電圧を、パワースイッチ回路を用いて変動させることが可能である。また別の観点において箇所Ａが含まれない箇所Ｂについて、本発明実施形態において駆動電圧を変動させることで、箇所Ｂからの影響による遅延故障の解析が可能となる。
【００３６】
以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範囲な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更が可能である。
【００３７】
例えば、上述した実施形態における処理動作は、ハードウェア、または、ソフトウェア、あるいは、両者の複合構成によって実行することも可能である。
【００３８】
なお、ソフトウェアによる処理を実行する場合には、処理シーケンスを記録したプログラムが格納されているＲＯＭ（Read Only Memory）から、専用のハードウェアに組み込まれているコンピュータ内のメモリ（ＲＡＭ）にプログラムを読み込んで実行させるか、あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。
【００３９】
例えば、プログラムは、記録媒体としてのハードディスクやＲＯＭに予め記録しておくことが可能である。あるいは、プログラムは、フロッピー（登録商標）ディスク等の磁気ディスク、ＣＤ（Compact Disc）、ＤＶＤ(Digital Versatile Disc)等の光ディスク、ＭＯ（Magneto Optical）ディスク等の光磁気ディスクなどのリムーバブル記録媒体に、一時的、あるいは、永続的に格納（記録）しておくことが可能である。
【００４０】
このようなリムーバブル記録媒体は、いわゆるパッケージソフトウェアとして提供することが可能である。
【００４１】
なお、プログラムは、上述したようなリムーバブル記録媒体からコンピュータにインストールする他、ダウンロードサイトから、コンピュータに無線転送したり、ＬＡＮ（Local Area Network）、インターネットといったネットワークを介して、コンピュータに有線で転送したりし、コンピュータでは、転送されてきたプログラムを受信し、内蔵するハードディスク等の記録媒体にインストールすることが可能である。
【００４２】
また、上記実施形態で説明した処理動作に従って時系列的に実行されるのみならず、処理を実行する装置の処理能力、あるいは、必要に応じて並列的にあるいは個別に実行するように構築することも可能である。
【００４３】
また、上記実施形態で説明したシステムは、複数の装置の論理的集合構成にしたり、各装置の機能を混在させたりするように構築することも可能である。
【００４４】
また、本発明における半導体回路は、前記イネーブル制御回路は、設定された動作モードに基づき、前記複数のパワースイッチのイネーブルを個別に制御するようにしても良い。
【００４５】
また、本発明における半導体回路は、前記設定された動作モードに基づいた動作クロックを生成する動作クロック生成装置を有するようにしても良い。
【００４６】
また、本発明における半導体回路は、前記動作モードの設定を受ける設定手段を有するようにしても良い。
【符号の説明】
【００４７】
１    イネーブル制御回路
２    駆動電圧制御回路
３    動作周波数制御回路
４    動作クロック生成装置
【先行技術文献】
【特許文献】
【００４８】
【特許文献１】特開２００３−２８９２４５号公報
【図１】
2011060976.tif 000003
【図２】
2011060976.tif 000004
【図３】
2011060976.tif 000005
【図４】
2011060976.tif 000006