(57)【要約】      （修正有）【課題】高周波動作や広帯域化が可能な増幅器の実現ができるＧａＮを使用した、ＨＥＭＴ（高電子移動度トランジスタ）のソース、ドレイン間寄生容量を低減できる半導体装置及びその製造方法を提供する。【解決手段】電子が走行するＧａＮバッファ層２と、バッファ層上に形成された、２次元電子ガスを形成するＡｌＧａＮバリア層３と、バリア層上のゲート電極８、ソース電極６、ドレイン電極７を有するＨＥＭＴにおいて、ソース電極６とドレイン電極７の下部に形成した高濃度不純物領域４と、高濃度不純物領域４の下部に形成され、当該高濃度不純物領域４より不純物濃度が低い低濃度不純物領域５とを備えた。【選択図】図１
2011060950.tif 000002
【特許請求の範囲】
【請求項１】
電子が走行するＧａＮバッファ層と、
前記ＧａＮバッファ層の上部に設けられ、当該ＧａＮバッファ層に２次元電子ガスを形成するＡｌＧａＮバリア層と、
前記ＡｌＧａＮバリア層の上部に形成されたゲート電極と、
前記ゲート電極を挟んで対向して形成されたソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極の下部に形成された高濃度不純物領域と、
前記高濃度不純物領域の下部に形成され、当該高濃度不純物領域より不純物濃度が低い低濃度不純物領域とを備えた半導体装置。
【請求項２】
低濃度不純物領域を、高濃度不純物領域の下部に加え、当該高濃度不純物領域の少なくともゲート電極側の側面に形成したことを特徴とする請求項１記載の半導体装置。
【請求項３】
ソース電極側及びドレイン電極側の各低濃度不純物領域を、互いの位置が遠くなるよう前記ソース電極側及び前記ドレイン電極側の各高濃度不純物領域の下部の一部にのみ形成したことを特徴とする請求項１記載の半導体装置。
【請求項４】
低濃度不純物領域を、ドレイン電極側の高濃度不純物領域の下部にのみ形成したことを特徴とする請求項１記載の半導体装置。
【請求項５】
低濃度不純物領域は、不純物のピーク濃度が３Ｅ１９ｃｍ-3以下であることを特徴とする請求項１から請求項４のうちのいずれか１項記載の半導体装置。
【請求項６】
請求項１記載の半導体装置の製造方法において、
低濃度不純物領域を、ＧａＮバリア層の上部にＡｌＧａＮバリア層を積層した基板上に２００ｋｅＶ以上の加速エネルギー又は２Ｅ１２ｃｍ-2より大きいドーズ量で不純物となるイオンを注入して形成したことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＧａＮに代表される窒化物半導体を使用した高電子移動度トランジスタ（ＨＥＭＴ；High Electron Mobility Transistor）を含む半導体装置に係り、特にソース・ドレイン間容量の低減等の高性能化が図れる構造を有した半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
ＧａＮに代表される窒化物半導体を利用したＨＥＭＴ(GaN HEMT)のソース電極及びドレイン電極にはドレイン電流を効率良く流すために抵抗の低いオーミック電極が望まれる。
非特許文献１に記載されたＨＥＭＴでは、ＳｉＣ基板上に結晶成長されたＧａＮ層及びＡｌＧａＮ層があり、ソース電極、ドレイン電極、ゲート電極は、ＡｌＧａＮ層上に形成される。ＡｌＧａＮは禁制帯幅が非常に広く、絶縁体に近いため、抵抗の低いオーミック特性を得るためには、電極の下に高濃度な不純物領域を形成する必要がある。非特許文献１では、注入ドーピング（Ｓｉのイオン注入と高温熱処理）によりソース電極とドレイン電極の下にのみ、高濃度な不純物領域を形成している。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】physica status solidi (c)のVol.3、p.2364(2006年)に掲載された「Ion implantation doping for AlGaN/GaN HEMTs」
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＧａＮのような窒化物半導体は、分極が大きい半導体として知られている。このＧａＮを使用したＨＥＭＴでは、絶縁破壊電界が高く、分極の効果で高濃度な２次元電子ガスが形成される。これらの特長を活かしたＧａＮ  ＨＥＭＴは、高電流、高電圧で動作が可能であり、高出力なマイクロ波増幅器として利用されている。
【０００５】
しかしながら、従来のＧａＮ  ＨＥＭＴは、その特性を考えると、材料の特長を十分に活かしきれておらず、寄生容量となるソース・ドレイン間容量（Ｃｄｓ）を低減する必要がある。この容量成分は、ＧａＮ  ＨＥＭＴをマイクロ波増幅器に利用した場合、周波数増加によってインピーダンスを増加させて、当該増幅器の高周波動作を阻害する。また、容量Ｃｄｓは、ＧａＮ  ＨＥＭＴの帯域を制限する要因となるため、増幅器の広帯域化も制限される。
【０００６】
この発明は、上記のような課題を解決するためになされたもので、装置内の寄生容量を低減できる半導体装置及びその製造方法を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る半導体装置は、電子が走行するＧａＮバッファ層と、ＧａＮバッファ層の上部に設けられ、当該ＧａＮバッファ層に２次元電子ガスを形成するＡｌＧａＮバリア層と、ＡｌＧａＮバリア層の上部に形成されたゲート電極と、ゲート電極を挟んで対向して形成されたソース電極及びドレイン電極と、ソース電極及びドレイン電極の下部に形成された高濃度不純物領域と、高濃度不純物領域の下部に形成され、当該高濃度不純物領域より不純物濃度が低い低濃度不純物領域とを備えるものである。
【発明の効果】
【０００８】
この発明によれば、ソース電極とドレイン電極の下部に形成した高濃度不純物領域と、高濃度不純物領域の下部に形成され、当該高濃度不純物領域より不純物濃度が低い低濃度不純物領域とを備えたので、ソース・ドレイン間容量Ｃｄｓを低減できるため、装置内の寄生容量が低減する。従って、この発明の半導体装置により高周波動作や広帯域化が可能な増幅器を実現することができる。
【図面の簡単な説明】
【０００９】
【図１】この発明の実施の形態１による半導体装置の構造を示す図である。
【図２】加速エネルギーとソース・ドレイン間容量の関係を示す図である。
【図３】ドーズ量とソース・ドレイン間容量の関係を示す図である。
【図４】実施の形態１による半導体装置の不純物領域の深さプロファイルを示す図である。
【図５】実施の形態１による半導体装置の製造方法を示す図である。
【図６】実施の形態１による半導体装置の他の構造を示す断面図である。
【図７】この発明の実施の形態２による半導体装置の構造を示す図である。
【図８】実施の形態２による半導体装置の製造方法を示す図である。
【図９】この発明の実施の形態３による半導体装置の構造を示す図である。
【図１０】実施の形態３による半導体装置の他の構造を示す図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１は、この発明の実施の形態１による半導体装置の構成を示す図であり、この発明をＧａＮ  ＨＥＭＴに適用した場合の断面構造を示している。図１に示すＧａＮ  ＨＥＭＴでは、ＳｉＣ基板１上にＧａＮバッファ層２が積層されており、ＧａＮバッファ層２上にＡｌＧａＮバリア層３が積層されている。ＡｌＧａＮバリア層３上には、ソース電極６、ドレイン電極７、ゲート電極８が形成され、ソース電極６及びドレイン電極７の直下にはｎ型の高濃度不純物領域４が形成され、その直下にｎ型の低濃度不純物領域５が形成される。また、ＳｉＣ基板１とＧａＮバッファ層２の間には、分極とトラップが存在する領域９が介在する。なお、実際のＨＥＭＴには、素子分離領域、配線、保護膜等が形成されるが、この発明に特有な構成ではないため、図１において記載を省略している。
【００１１】
この発明のＧａＮ  ＨＥＭＴは、図１に示したように、ドレイン電極７の下に形成したｎ型の不純物濃度プロファイルに特徴がある。このＧａＮ  ＨＥＭＴは、単体の増幅器としても利用できるが、ＭＭＩＣ（Microwave Monolithic Integrated Circuit）を構成するトランジスタとしても利用可能である。
また、ＳｉＣ基板１とＧａＮバッファ層２の間に結晶性を改善するために、ＡｌＮ層やＡｌＧａＮ層等を挿入する場合もあるが、図１では記載を省略している。
さらに、ＧａＮ  ＨＥＭＴは、ＡｌＧａＮの代わりにＩｎＡｌＮやＡｌＮ／ＡｌＧａＮを利用して、ＡｌＧａＮ層の上部にＧａＮ層を設け、ＧａＮバッファ層の代わりにＡｌＧａＮ／ＧａＮ層を設けた構造があり、様々なバリエーションの構造が提案されている。これらの構造においても、ドレイン電極下にｎ型の不純物濃度プロファイルを形成することにより、本発明と同様の効果を得ることができる。
【００１２】
装置内の寄生容量となるソース・ドレイン間容量Ｃｄｓの要因となる電荷には、ＳｉＣ基板１とＧａＮバッファ層２の界面領域９における分極とトラップがある。
一般にＧａＮはＧａ面を上に結晶成長するため、分極はプラスの電荷として界面に存在する。また、ＧａＮ中にはアクセプタ型のトラップが存在することが知られている。
特に、界面付近では格子定数の異なる材料が接するため、欠陥が多く、トラップも多く存在すると考えられる。
【００１３】
上述の分極やトラップをＳｉＣ基板１とＧａＮバッファ層２の界面に配置してデバイスシミュレーションを行った結果、実際に近い大きな容量Ｃｄｓを再現できた。さらに計算結果から、ドレイン電極下に電界が集中し、ここに寄生容量が発生していた。
そこで、当該寄生容量を低減する構造を検討したところ、ドレイン電極下にｎ型の不純物領域を形成し、この領域下にさらに低濃度なｎ型の不純物領域を配置することにより、ソース・ドレイン間容量Ｃｄｓを著しく低減することができた。
【００１４】
次に動作について説明する。
上述したように、容量Ｃｄｓの発生には、ＳｉＣ基板１とＧａＮバッファ層２との界面付近に存在する分極とトラップが関与していると考えられる。つまり、分極とトラップが存在する領域９と、ｎ型の高濃度不純物領域４との間に寄生容量が形成されて容量Ｃｄｓが増加する。従って、分極とトラップが存在する領域９と、高濃度不純物領域４との界面に低濃度不純物領域５を設ければ、ソース電極６とドレイン電極７の間の電界分布が変化して寄生容量を低減できる。
【００１５】
ｎ型の低濃度不純物領域５は、一般的にイオン注入プロセスにより形成でき、ｎ型不純物としてＳｉやＧｅを利用できる。
図２及び図３は、イオン注入条件と容量Ｃｄｓとの関係を示すグラフであり、図２は、イオンの加速エネルギーと容量Ｃｄｓとの関係を示し、図３は、イオンのドーズ量と容量Ｃｄｓとの関係を示している。なお、図２及び図３において、容量Ｃｄｓはデバイスシミュレーションにより算出した。図２及び図３に示すように加速エネルギーが２００ｋｅＶより大きく、またドーズ量が２Ｅ１２ｃｍ-2より大きければ、寄生容量が減少し、容量Ｃｄｓが大幅に低減できることがわかる。
【００１６】
図４は、実施の形態１による半導体装置（ＧａＮ  ＨＥＭＴ）の不純物領域の深さプロファイルを示す図である。図４から明らかなように実施の形態１によるＧａＮ  ＨＥＭＴでは、高濃度不純物領域４の下に低濃度不純物領域５が形成される。ここで、不純物領域５の濃度は、不純物領域４の濃度を超えない範囲であればよい。例えば、ピーク値で大凡３Ｅ１９ｃｍ-3以下とする。
【００１７】
このように、ドレイン電極７の下にｎ型の不純物濃度プロファイルを形成することで、寄生容量を大幅に低減できるため、ＨＥＭＴを増幅器として利用した場合、当該増幅器の高周波動作や広帯域化を実現することができる。
【００１８】
次に、実施の形態１による半導体装置（ＧａＮ  ＨＥＭＴ）の製造方法を説明する。
図５は、図１中の半導体装置の製造過程を示す図であり、図５（ａ）から図５（ｃ）へ工程が進み、図１に示すＧａＮ−ＨＥＭＴが製造されるものとする。
図５（ａ）の工程で、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）や、ＭＢＥ（Molecular Beam Epitaxy）成長法を利用して、ＳｉＣ基板１上にＧａＮバッファ層２を積層し、ＧａＮバッファ層２上にＡｌＧａＮバリア層３を積層する。
【００１９】
続いて図５（ｂ）に示す工程でｎ型の高濃度不純物領域４とｎ型の低濃度不純物領域５を形成する。先ず、不純物を導入しない領域をレジスト１０で被いＳｉイオン注入する。ここで、高濃度不純物領域４と低濃度不純物領域５の作り分けは、イオン注入条件を変えることにより行う。例えば、低濃度不純物領域５に関しては、前述のように２００ｋｅＶより高い加速エネルギー、２Ｅ１２ｃｍ-2より大きいドーズが望ましい。
【００２０】
この後、図５（ｃ）に示す工程において、レジスト１０を除去し、９００℃以上の高温で熱処理することで注入されたＳｉイオンを電気的に活性化させる。なお、イオン注入、熱処理時にＡｌＧａＮバリア層３の表面をシリコン窒化膜、酸化膜等で被って処理してもよい。続いて、電極金属のリフトオフを適用し、ソース電極６、ドレイン電極７、ゲート電極８を形成する。ただし、図５（ｃ）では、分極とトラップが存在する領域９の記載を省略している。
【００２１】
なお、図１と図５（ｃ）には、ＧａＮ  ＨＥＭＴの動作に必要な最低限の構成要素のみを記載している。Ｔ型やＹ型のゲート電極、素子分離、保護膜、配線、めっき、バイアホール、フィールドプレート等の電界緩和構造、抵抗、インダクタ等の構成は必要に応じて作製される。
【００２２】
また、図６に示すように、ｎ型の低濃度不純物領域１１として、ＧａＮバッファ層２を超えてＳｉＣ基板１に達する領域に低濃度不純物領域を設けてもよい。この構造であっても、図１や図５（ｃ）に示した構造と同様の効果を得ることができる。
【００２３】
以上のように、この実施の形態１によれば、ソース電極６とドレイン電極７の下部に形成した高濃度不純物領域４と、高濃度不純物領域４の下部に形成され、当該高濃度不純物領域４より不純物濃度が低い低濃度不純物領域５とを備えたので、ソース・ドレイン間容量Ｃｄｓを低減できるため、装置内の寄生容量が低減する。従って、高周波動作や広帯域化が可能な増幅器を実現することができる。
【００２４】
実施の形態２．
上記実施の形態１では、ｎ型の低濃度不純物領域５をｎ型の高濃度不純物領域４の下部に形成する構造を示した。
この実施の形態２では、高濃度不純物領域４の側面を被うように低濃度不純物領域を形成した構造について説明する。
【００２５】
図７は、この発明の実施の形態２による半導体装置の構造を示す図であり、この発明をＧａＮ  ＨＥＭＴに適用した場合の断面構造を示している。図７に示すＧａＮ  ＨＥＭＴは、上述したように、ｎ型の低濃度不純物領域１２を、高濃度不純物領域４の少なくともゲート電極８側の側面を被うように形成する。
ｎ型の低濃度不純物領域１２で高濃度不純物領域４の側面を被うと、当該側面における低濃度不純物領域１２によってドレイン電極７とゲート電極８との間の電界が緩和されるため、当該ＨＥＭＴの耐圧が向上する。
従って、図７に示す構造では、寄生容量の低減と同時に耐圧の向上を実現することができる。
【００２６】
次に、実施の形態７によるＧａＮ  ＨＥＭＴの製造方法を説明する。
図８は、図７中の半導体装置の製造過程を示す図であり、図８（ａ）から図８（ｂ）へ工程が進み、図７に示すＧａＮ−ＨＥＭＴが製造されるものとする。
図８（ａ）の工程において、ＭＯＣＶＤやＭＢＥ成長法等を利用して、ＳｉＣ基板１上にＧａＮバッファ層２を積層しＧａＮバッファ層２上にＡｌＧａＮバリア層３を積層し、不純物を導入しない領域をレジスト１０で被い、Ｓｉイオンを注入する。この後、レジスト１０を除去し、熱処理を行う。
【００２７】
続いて、図８（ｂ）の工程で、ｎ型の低濃度不純物領域１２を形成する領域以外をレジスト１０で被い、例えば、上記実施の形態１における図５（ｂ）で示したイオン注入条件でＳｉイオンを注入し、レジスト１０を除去し、熱処理を行う。なお、高濃度と低濃度の不純物領域を形成するための熱処理は同時に行ってもよい。この後、電極金属のリフトオフを適用してソース電極６、ドレイン電極７、ゲート電極８を形成することで、図７に示す構造を作製できる。
【００２８】
以上のように、この実施の形態２によれば、低濃度不純物領域１２を、高濃度不純物領域４の下部に加え、当該高濃度不純物領域４の少なくともゲート電極８側の側面に形成したので、寄生容量の低減と同時に耐圧の向上を実現することができる。
【００２９】
実施の形態３．
上記実施の形態２では、高濃度不純物領域４と低濃度不純物領域１２とを別々の工程で作製する場合を説明した。実施の形態３は、この製造方法を利用することで、低濃度不純物領域を、高濃度不純物領域４の直下全面ではなく、一部の領域に形成した構造について述べる。
【００３０】
図９は、この発明の実施の形態３による半導体装置の構造を示す図であり、この発明をＧａＮ  ＨＥＭＴに適用した場合の断面構造を示している。図９に示すＧａＮ  ＨＥＭＴでは、高濃度不純物領域４の下部の一部のみに低濃度不純物領域１３を形成している。
特に、ソース電極６側とドレイン電極７側の各低濃度不純物領域１３を、互いの位置が遠くなるよう、ソース電極６側とドレイン電極７側の各高濃度不純物領域４の下部の一部にのみ形成する。
この構造とすることにより、上記実施の形態１で図１を用いて説明した構造より高性能な特性が得られる。つまり、図９に示すように、ソース電極６側とドレイン電極７側で低濃度不純物領域１３間の距離を離すことで、短チャネル効果を低減でき、より高周波化が可能となる。
【００３１】
さらに、図１０に示すように低濃度不純物領域１３をドレイン電極７側にのみ形成することもできる。この構造において、ソース電極６を接地し、ドレイン電極７に１０Ｖ以上の高電圧を印加すると、寄生容量は主にドレイン電極７側に発生する。このため、ドレイン電極７側にのみ低濃度不純物領域１３を設けても、本発明の効果が得られる。
【００３２】
以上のように、この実施の形態３によれば、低濃度不純物領域１３を、高濃度不純物領域４の下部の一部にのみ形成したので、上記実施の形態１の構成に比べて、さらに高周波の動作を実現することができる。
【００３３】
なお、上記実施の形態１から上記実施の形態３までにおいて、低濃度不純物領域が、断面でみて矩形の場合を説明したが、本発明は、矩形に限定されるものではない。
例えば、ソース電極６に近い部分の低濃度不純物層を深く形成し、遠い部分は浅く形成した断面でみると三角形になる構造としてもよい。
【符号の説明】
【００３４】
１  ＳｉＣ基板、２  ＧａＮバッファ層、３  ＡｌＧａＮバリア層、４  ｎ型の高濃度不純物領域、５，１１，１２，１３  ｎ型の低濃度不純物領域、６  ソース電極、７  ドレイン電極、８  ゲート電極、９  分極とトラップが存在する領域、１０  レジスト。
【図１】
2011060950.tif 000003
【図２】
2011060950.tif 000004
【図３】
2011060950.tif 000005
【図４】
2011060950.tif 000006
【図５】
2011060950.tif 000007
【図６】
2011060950.tif 000008
【図７】
2011060950.tif 000009
【図８】
2011060950.tif 000010
【図９】
2011060950.tif 000011
【図１０】
2011060950.tif 000012