(57)【要約】【課題】簡便なプロセスの採用が可能で、過電流耐性の高い構成を有した炭化珪素半導体装置を得る。【解決手段】中央のドット状の半導体領域５は、輪郭部分が太線で示されているが、当該太線で示されるリング状領域に、ドット状の半導体領域５より深い位置にｐ型不純物が達する電流制限部５ａ（大深度部）が形成されている。ドット状の半導体領域５のｐ型不純物の到達深さが０．２〜０．４μｍであるのに対して、リング状の電流制限部５ａでは、ドリフト層である半導体層１の厚さの３分の１以下となる深さに設定される。【選択図】図２
2011233614.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素基板の主面上に配設されたｎ型不純物を含む炭化珪素半導体層と、
前記炭化珪素半導体層の上層部に選択的に配設されたｐ型不純物を含む複数の半導体領域と、
前記複数の半導体領域が配設された領域上を覆い、前記炭化珪素半導体層に対してショットキー電極となるアノード電極と、
前記炭化珪素基板の前記炭化珪素半導体層が配設された側とは反対側の主面上に配設されたカソード電極とを備え、
前記複数の半導体領域のうち、少なくとも一部において、その端縁部の全部または一部の深さが他の部分よりも深く形成された大深度部を有する、炭化珪素半導体装置。
【請求項２】
前記複数の半導体領域のそれぞれは、平面視形状がドット状の半導体領域であって、
前記ドット状の半導体領域の、端縁部全部に前記大深度部を有する、請求項１記載の炭化珪素半導体装置。
【請求項３】
前記複数の半導体領域のそれぞれは、平面視形状が一定方向に延在するストライプ状の半導体領域であって、
前記ストライプ状の半導体領域の、延在方向に沿った端縁部の一部に前記大深度部を有する、請求項１記載の炭化珪素半導体装置。
【請求項４】
前記複数の半導体領域のうち前記大深度部を有する半導体領域は、前記炭化珪素半導体装置の中心部に集中的に配設される、請求項１記載の炭化珪素半導体装置。
【請求項５】
前記炭化珪素半導体層は、
前記大深度部が形成された領域に対応する部分が、前記大深度部の平面視形状の形に窪んだリセス部を有する、請求項１記載の炭化珪素半導体装置。
【請求項６】
炭化珪素基板の主面上に配設されたｎ型不純物を含む炭化珪素半導体層と、前記炭化珪素半導体層の上層部に選択的に配設されたｐ型不純物を含む複数の半導体領域と、前記複数の半導体領域が配設された領域上を覆い、前記炭化珪素半導体層に対してショットキー電極となるアノード電極と、前記炭化珪素基板の前記炭化珪素半導体層が配設された側とは反対側の主面上に配設されたカソード電極とを備え、前記複数の半導体領域のうち、少なくとも一部において、その端縁部の全部または一部の深さが他の部分よりも深く形成された大深度部を有する炭化珪素半導体装置の製造方法であって、
（ａ）前記炭化珪素半導体層の前記大深度部を形成する領域に対応する部分を、前記大深度部の平面視形状の形にエッチングしてリセス部を形成する工程と、
（ｂ）前記リセス部が形成された前記炭化珪素半導体層に対して、ｐ型不純物を選択的にイオン注入して、前記複数の半導体領域を形成する工程と、を備える、炭化珪素半導体装置の製造方法。
【請求項７】
前記工程（ａ）と前記工程（ｂ）との間に、
前記リセス部のエッチングに使用したエッチングマスクを、注入マスクとして、前記リセス部にｐ型不純物をイオン注入して前記大深度部を形成する工程をさらに備える、請求項６記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は炭化珪素半導体装置およびその製造方法に関し、特に電力用の炭化珪素半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体層の上層部に、ｐｎ接合ダイオード部と、ショットキー接合ダイオード部とを備え、双方にアノード電極が共通に接続されたダイオードは、ＪＢＳ（Junction barrier schottky）型ダイオードとして知られている。当該ＪＢＳ型ダイオードを炭化珪素（ＳｉＣ）基板上に形成したＳｉＣ−ＪＢＳ型ダイオードにおいては、例えば、特許文献１の図１に開示されるように、ショットキー接合ダイオード部とｐｎ接合ダイオード部との間に絶縁体を設けることで、ショットキー接合ダイオード部から流れ出る電流がｐｎ接合ダイオード部下層のｎ型ドリフト層に流入することを防止して、過電流耐性を向上させる構成が採用されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２１８２３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述したような構成の半導体装置を製造するには複雑なプロセスが必要となり、製造コストの低減が難しいという問題点がある。
【０００５】
本発明は上記のような問題点を解決するためになされたものであり、簡便なプロセスの採用が可能で、過電流耐性の高い構成を有した炭化珪素半導体装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る炭化珪素半導体装置の態様は、炭化珪素基板の主面上に配設されたｎ型不純物を含む炭化珪素半導体層と、前記炭化珪素半導体層の上層部に選択的に配設されたｐ型不純物を含む複数の半導体領域と、前記複数の半導体領域が配設された領域上を覆い、前記炭化珪素半導体層に対してショットキー電極となるアノード電極と、前記炭化珪素基板の前記炭化珪素半導体層が配設された側とは反対側の主面上に配設されたカソード電極とを備え、前記複数の半導体領域のうち、少なくとも一部において、その端縁部の全部または一部の深さが他の部分よりも深く形成された大深度部を有する。
【発明の効果】
【０００７】
本発明に係る炭化珪素半導体装置の態様によれば、定格電流をはるかに超える過電流が発生するような順方向電圧が印加された場合には、半導体領域と炭化珪素半導体層とで構成されるｐｎ接合ダイオードにおいてもオン電圧を超え、半導体領域から炭化珪素半導体層に向けて電流が流れるが、大深度部を有する半導体領域を設けることで、ショットキー接合ダイオードから半導体領域の下方の炭化珪素半導体層に回り込む電流の電流経路長が長くなり電位上昇が抑えられることとなる。この結果、過電流に対する耐性が高まる。
【図面の簡単な説明】
【０００８】
【図１】本発明に係る実施の形態１のＳｉＣ−ＪＢＳ型ダイオードの構成を示す断面図である。
【図２】本発明に係る実施の形態１のＳｉＣ−ＪＢＳ型ダイオードの構成を示す平面図である。
【図３】本発明に係る実施の形態１のＳｉＣ−ＪＢＳ型ダイオードの製造工程を説明する断面図である。
【図４】本発明に係る実施の形態１のＳｉＣ−ＪＢＳ型ダイオードの製造工程を説明する断面図である。
【図５】本発明に係る実施の形態１のＳｉＣ−ＪＢＳ型ダイオードの製造工程を説明する断面図である。
【図６】本発明に係る実施の形態１のＳｉＣ−ＪＢＳ型ダイオードの製造工程を説明する断面図である。
【図７】本発明に係る実施の形態１のＳｉＣ−ＪＢＳ型ダイオードの製造工程を説明する断面図である。
【図８】本発明に係る実施の形態１のＳｉＣ−ＪＢＳ型ダイオードの製造工程を説明する断面図である。
【図９】本発明に係る実施の形態１のＳｉＣ−ＪＢＳ型ダイオードの製造工程を説明する断面図である。
【図１０】本発明に係る実施の形態１のＳｉＣ−ＪＢＳ型ダイオードの製造工程を説明する断面図である。
【図１１】本発明に係る実施の形態１のＳｉＣ−ＪＢＳ型ダイオードの製造工程を説明する断面図である。
【図１２】本発明に係る実施の形態１のＳｉＣ−ＪＢＳ型ダイオードの変形例の構成を示す平面図である。
【図１３】本発明に係る実施の形態２のＳｉＣ−ＪＢＳ型ダイオードの製造工程を説明する断面図である。
【図１４】本発明に係る実施の形態２のＳｉＣ−ＪＢＳ型ダイオードの製造工程を説明する断面図である。
【図１５】本発明に係る実施の形態２のＳｉＣ−ＪＢＳ型ダイオードの製造工程を説明する断面図である。
【図１６】本発明に係る実施の形態２のＳｉＣ−ＪＢＳ型ダイオードの製造工程を説明する断面図である。
【図１７】本発明に係る実施の形態２のＳｉＣ−ＪＢＳ型ダイオードの製造工程を説明する断面図である。
【図１８】本発明に係る実施の形態２のＳｉＣ−ＪＢＳ型ダイオードの製造工程を説明する断面図である。
【図１９】本発明に係る実施の形態２のＳｉＣ−ＪＢＳ型ダイオードの製造工程の変形例を説明する断面図である。
【図２０】本発明に係る実施の形態２のＳｉＣ−ＪＢＳ型ダイオードの製造工程の変形例を説明する断面図である。
【図２１】本発明に係る実施の形態３のＳｉＣ−ＪＢＳ型ダイオードの構成を示す断面図である。
【図２２】本発明に係る実施の形態３のＳｉＣ−ＪＢＳ型ダイオードの製造工程を説明する断面図である。
【図２３】本発明に係る実施の形態３のＳｉＣ−ＪＢＳ型ダイオードの製造工程を説明する断面図である。
【図２４】本発明に係る実施の形態３のＳｉＣ−ＪＢＳ型ダイオードの製造工程を説明する断面図である。
【図２５】本発明に係る実施の形態３のＳｉＣ−ＪＢＳ型ダイオードの製造工程を説明する断面図である。
【発明を実施するための形態】
【０００９】
＜実施の形態１＞
＜装置構成＞
図１は本発明に係る実施の形態１のＳｉＣ−ＪＢＳ型ダイオード１００の構成を示す断面図である。
【００１０】
図１に示すようにＳｉＣ−ＪＢＳ型ダイオード１００は、例えばポリタイプが４Ｈで、ｎ型不純物を比較的高濃度（ｎ+）に含んだ炭化珪素基板２上に、例えば厚さ４〜６μｍのｎ型不純物を比較的低濃度（ｎ-）に含んだドリフト層である半導体層１を備え、当該半導体層１の上層部にｐ型不純物を含んだ半導体領域３および５を選択的に配設した構成を有している。
【００１１】
半導体層１は、炭化珪素基板２上に、例えば化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法を用いたエピタキシャル結晶成長により形成することができる。
【００１２】
半導体領域３は、半導体領域５が配設された領域を囲むように形成された環状の領域であり、半導体領域３で囲まれた領域内の半導体層１の上部を覆うように、例えばＴｉ（チタン）膜で構成されるアノード電極４が形成されている。なお、Ｔｉ膜の代わりにＮｉ（ニッケル）膜あるいはＭｏ（モリブデン）膜でアノード電極４を形成しても良い。
【００１３】
また、アノード電極４が配設された側とは反対の炭化珪素基板２の主面（裏面）の上は、例えばニッケルシリサイド等の金属シリサイド膜ＮＬで覆われてオーミック電極となり、金属シリサイド膜ＮＬは、半田接合に適したメタライズ膜ＭＬで覆われており、金属シリサイド膜ＮＬとメタライズ膜ＭＬとでカソード電極９を構成している。
【００１４】
図２は、図１に示したＳｉＣ−ＪＢＳ型ダイオード１００を、アノード電極４が形成された側から見た平面図であるが、ここではカソード電極４は省略している。なお、図２のＡ−Ａ線での矢示方向断面が図１の断面図である。
【００１５】
環状に形成された半導体領域３は、逆方向電圧印加時に電界強度を下げるための電界緩和構造の一例であり、他にもガードリング構造、電解集中緩和構造、フローティングガードリング構造等様々な電界緩和構造が提案されているが、何れに限定されるものではない。
【００１６】
半導体領域５は、例えば図２に示すようにそれぞれがドット状の平面視形状を有し、互いに離隔して分散配置されている。配置の一例としては、直径５〜２０μｍのドット状の半導体領域５を、互いに５〜１０μｍの間隔を開けて配置する。
【００１７】
なお、図１および図２では簡素化のため、半導体領域５を３×３個で配置した例を示しているが、実際には半導体装置は１辺が数ミリの方形であるため、さらに多くの半導体領域５が配置されることになる。
【００１８】
また、図１においては、半導体領域３の内周に沿って、半導体領域３とオーバーラップするように環状の半導体領域５が形成されている。この環状の半導体領域５を便宜的に半導体領域５１と呼称する。
【００１９】
図２において、中央のドット状の半導体領域５は、輪郭部分が太線で示されているが、当該太線で示されるリング状領域に、図１に示すようにドット状の半導体領域５より深い位置にｐ型不純物が達する電流制限部５ａ（大深度部）が形成されている。
【００２０】
ドット状の半導体領域５のｐ型不純物の到達深さが０．２〜０．４μｍであるのに対して、リング状の電流制限部５ａでは、ドリフト層である半導体層１の厚さの３分の１以下となる深さに設定される。なお、本例では、電流制限部５ａは約１μｍの深さに達しているものとするが、半導体領域５の深さに対して１．２〜５倍の範囲に設定すれば、上述した半導体層１の厚さの３分の１以下とすることができる。
【００２１】
このＳｉＣ−ＪＢＳ型ダイオード１００の動作としては、順方向に電圧が印加された場合には、半導体領域５が配設されていない半導体層１の領域でアノード電極４から半導体層１に向けて電流が流れるショットキー接合ダイオードとして機能する。このとき、アノード電極４に接する半導体層１から鉛直下方に電流が流れるだけでなく、水平方向の広がり角を有して電流が流れるため、半導体領域５の近傍のアノード電極４から流れ出た電流は、半導体領域５の下方の半導体層１にも回り込む。このように電流が水平方向に広がることで順方向の抵抗が低くなる。
【００２２】
一方、ＳｉＣ−ＪＢＳ型ダイオード１００に逆方向に電圧が印加された場合には、半導体領域５および３の下方全面に広がるように空乏層が形成されるので、電圧が維持され低い逆方向電流が維持される。
【００２３】
ここで、ＳｉＣ−ＪＢＳ型ダイオード１００に、定格電流をはるかに超える過電流が発生するような順方向電圧が印加された場合には、半導体領域５と半導体層１とで構成されるｐｎ接合ダイオードにおいてもオン電圧を超え、半導体領域５から半導体層１に向けて電流が流れるが、電流制限部５ａを有する半導体領域５を設けることで、ショットキー接合ダイオードから半導体領域５の下方の半導体層１に回り込む電流の電流経路長が長くなり、電流制限部５ａを有する半導体領域５が配置された中央部において電位上昇が抑えられることとなる。この結果、過電流に対する耐性が高まることとなる。
【００２４】
なお、図２では、電流制限部５ａを有する半導体領域５を１つだけ配設した例を示しているが、先に説明したように、実際にはドット状の半導体領域５は図２に示した個数以上を配設するので、電流制限部５ａを有する半導体領域５の個数も増やすこととなり、ドット状の半導体領域５の総数に対して、１０％〜９０％の範囲で適宜設定する。
【００２５】
すなわち、先に説明したようにアノード電極４から流れ出た電流が、半導体領域５の下方の半導体層１に回り込むことで順方向の抵抗が低くなるので、通常の順方向電圧が印加されることを想定した場合には、電流制限部５ａを有する半導体領域５の個数は少ない方が良く、大きなサージ電流が流れるような順方向電圧が印加されることを想定した場合には、電流制限部５ａを有する半導体領域５の個数は多い方が望ましい。このように、２つの電圧印加状態に対して電流制限部５ａを有する半導体領域５の個数はトレードオフ関係にあり、どのような電圧印加状態が起きるかを考慮して電流制限部５ａを有する半導体領域５の個数を設定することとなる。
【００２６】
なお、半導体領域５の平面視形状をドット状とすることで、電流制限部５ａを有する半導体領域５の個数を調整することで上述したトレードオフ関係の調整を細かく行うことができる。
【００２７】
また、電流制限部５ａを有する半導体領域５を、半導体装置の中央部に集中的に配置することで、半導体装置中央部での電位上昇を防止できるが、中央部に限定されるものではなく、半導体領域３で囲まれた領域内に均等に分散配置しても良いし、所定の領域のみに配置しても良い。
【００２８】
＜製造方法＞
次に、製造工程を順に示す断面図である図３〜図１１を用いて、ＳｉＣ−ＪＢＳ型ダイオード１００の製造方法を説明する。
【００２９】
図３に示す工程において、比抵抗１５〜２５ｍΩｃｍの炭化珪素基板２を準備し、炭化珪素基板２の一方の主面上に半導体層１を、例えばＣＶＤ法を用いたエピタキシャル結晶成長により形成する。ここで、半導体層１には、ｎ型不純物として、リン（Ｐ）または窒素（Ｎ）を３×１０15〜３×１０16／ｃｍ3の濃度で導入することが濃度が望ましいが、ここでは半導体層１の厚さを４〜６μｍとし、不純物濃度を３×１０16／ｃｍ3とした。
【００３０】
次に、図４に示す工程において、半導体層１上に、環状の半導体領域３の形成領域に対応する部分が環状の開口部ＯＰ１となった注入マスクＭＳ１を形成する。その後、注入マスクＭＳ１の上方からアルミニウム（Ａｌ）などのｐ型不純物のイオン注入を行い、半導体領域３の形成領域に第１の濃度の半導体領域３１を形成する。
【００３１】
次に、注入マスクＭＳ１を除去した後、図５に示す工程において、環状の半導体領域３の形成領域のうち内周側となる領域に対応する部分が環状の開口部ＯＰ２となった注入マスクＭＳ２を形成する。その後、注入マスクＭＳ２の上方からｐ型不純物のイオン注入を行うことで、内周側が第１の濃度よりも高い第２の濃度となり、外周側が第１の濃度となった濃度ステップを有した半導体領域３が形成される。
【００３２】
ここで、内周側の第２の濃度が、例えば３×１０17〜９×１０17／ｃｍ3となり、外周側の第１の濃度が、例えば１×１０17〜３×１０17／ｃｍ3となるように、注入条件を設定した。
【００３３】
次に、注入マスクＭＳ２を除去した後、図６に示す工程において、環状の半導体領域５１およびドット状の半導体領域５の形成領域に対応する部分が、それぞれ環状の開口部ＯＰ３およびドット状の開口部ＯＰ４となった注入マスクＭＳ３を形成する。その後、注入マスクＭＳ３の上方からｐ型不純物のイオン注入を行い、環状の半導体領域５１およびドット状の半導体領域５を形成する。
【００３４】
なお、半導体領域５の不純物濃度は、１×１０17〜１×１０20／ｃｍ3の範囲となるように設定され、半導体領域５の中心部で５×１０19〜５×１０20／ｃｍ3となるように注入条件を設定する。
【００３５】
次に、注入マスクＭＳ３を除去した後、図７に示す工程において、中央部のドット状の半導体領域５の端縁部、すなわち電流制限部５ａの形成領域に対応する部分が、環状の開口部ＯＰ５となった注入マスクＭＳ４を形成する。その後、注入マスクＭＳ４の上方からｐ型不純物のイオン注入を行い、電流制限部５ａを形成する。
【００３６】
なお、電流制限部５ａの形成に際しては、より深い位置へのイオン注入を行うため、ＭｅＶレベルの高エネルギーイオン注入を使用し、不純物濃度は１×１０17〜１×１０19／ｃｍ3となるように注入条件を設定した。
【００３７】
ここで、以上のイオン注入においては注入マスクＭＳ１〜ＭＳ４のマスク材は、主としてフォトレジストを用いたが、高温下でのイオン注入を行う場合にはシリコン酸化膜を用いれば良い。
【００３８】
次に、図８に示す工程において、注入された不純物の活性化アニールに先立って減圧ＣＶＤ法により厚さ１μｍ未満、例えば厚さ１００ｎｍのグラファイト膜ＣＧを半導体層１が形成された炭化珪素基板２の全表面に形成する。なお、図８は、炭化珪素基板２の一部の断面を表しており、グラファイト膜ＣＧは、炭化珪素基板２の上下の主面上にのみ形成されるように表されているが、炭化珪素基板２の側面にも形成される。
【００３９】
グラファイト膜ＣＧは、不純物の活性化アニールに際して、高温に曝された炭化珪素基板２の表面から構成元素であるＳｉおよび炭素（Ｃ）が蒸発する際に、ＳｉおよびＣの蒸発条件が異なり、かつ結晶軸が傾いているために、ＳｉおよびＣの蒸発量が炭化珪素基板２の面内で異なることになり、炭化珪素基板２の表面にステップバンチングと呼ばれる凹凸面が形成されることを防止するために設けられる。
【００４０】
グラファイト膜ＣＧの形成後、炭化珪素基板２はアルゴン（Ａｒ）雰囲気中で約１７００℃の活性化アニールが施され、半導体領域３および５が完成する。
【００４１】
次に、図９に示す工程において、グラファイト膜ＣＧを除去した後、半導体層１が形成された炭化珪素基板２の全表面に熱酸化により犠牲酸化膜ＯＸを形成する。犠牲酸化膜ＯＸは、グラファイト膜ＣＧの形成および除去、活性化アニールなどで生じた炭化珪素層の表面変質層を酸化膜に改質し、最終的に除去するための膜であり、犠牲酸化膜ＯＸを除去することで、安定したショットキー界面となる炭化珪素層表面を得ることができる。
【００４２】
次に、図１０に示す工程において、オーミック電極形成のために、炭化珪素基板２の裏面を機械加工で１〜３０μｍの厚さで除去した後、厚さ５０〜２００ｎｍのＮｉ膜ＮＬを形成する。その後、Ａｒ雰囲気中で１０００℃のアニールを実施し、炭化珪素層に接するＮｉ膜ＮＬをシリサイド化して、Ｎｉシリサイド膜を形成する。
【００４３】
次に、図１１に示す工程において、炭化珪素基板２の裏面の未反応のＮｉ膜ＮＬを硫酸で除去することで、Ｎｉシリサイド膜ＮＳを得る。その後、半導体領域５が配設された側の主面に残る犠牲酸化膜ＯＸをフッ酸溶液により除去した後、スパッタリング法などにより、半導体領域５が配設された側の主面全面に、厚さ１００〜５００ｎｍのＴｉ膜を形成し、当該Ｔｉ膜が半導体領域５が配設された領域上に残るようにエッチングを行うことで、Ｔｉ膜で構成されるアノード電極４を形成する。
【００４４】
また、炭化珪素基板２の裏面のＮｉシリサイド膜ＮＳ上にはＴｉ／Ｎｉ／Ａｕの積層膜で構成されるメタライズ膜ＭＬを形成することで、金属シリサイド膜ＮＬとメタライズ膜ＭＬとでカソード電極９を形成する。
【００４５】
その後、ショットキー障壁高さの安定化のために、窒素雰囲気中で４００〜７００℃、より望ましくは５００℃のアニールを実施する。
【００４６】
なお、図示は省略するが、アノード電極４、カソード電極９を形成した後、厚さ２〜２０μｍのＡｌまたはＣｕ等で構成される配線層を形成し、当該配線層と、半導体領域５の表面の保護のために、例えば厚さ３〜２０μｍのポリイミド樹脂層を形成する。
【００４７】
＜効果＞
以上説明したＳｉＣ−ＪＢＳ型ダイオード１００によれば、一部の半導体領域５に電流制限部５ａを設けることで瞬時過渡電流を２割程度低減することができ、過電流耐性を高めることができた。また、このような構成は、半導体領域５に電流制限部５ａを追加形成するだけで得られるので、従来のＪＢＳ型ダイオードの製造工程にマスク製作工程とイオン注入工程とが加わるだけなので、製造工程が複雑にならず、製造コストの増加を抑制できるという利点がある。
【００４８】
＜変形例＞
以上説明したＳｉＣ−ＪＢＳ型ダイオード１００においては、図２を用いて説明したように、平面視形状がドット状の半導体領域５の端縁部沿って、半導体領域５より深い位置にｐ型不純物が達するリング状の電流制限部５ａを設けた構成を示したが、半導体領域５の平面視形状はドット状に限定されるものではない。
【００４９】
図１２には、ストライプ状の半導体領域５を有するＳｉＣ−ＪＢＳ型ダイオード１００Ａの平面図を示す。
【００５０】
図１２に示すように、ＳｉＣ−ＪＢＳ型ダイオード１００Ａにおいては、半導体領域５は、半導体領域３で囲まれる領域の一辺から対向する一辺に達するストライプ状の領域として形成されている。ここで、半導体領域５の幅は２〜２０μｍに設定され、半導体領域５間の間隔は５〜１０μｍに設定される。なお、図１２においては、半導体領域５の幅は１０μｍに設定し、配設間隔も１０μｍに設定している。
【００５１】
このような構成を採る場合、電流制限部５ａはストライプ状の半導体領域５の全体渡って形成する必要はなく、図１２に太線で示すようにストライプ状の半導体領域５の延在方向に沿った端縁部の一部に電流制限部５ａを設ければ良い。
【００５２】
なお、電流制限部５ａを有するストライプ状の半導体領域５の個数は、ストライプ状の半導体領域５の総数に対して、１０％〜９０％の範囲で適宜設定する。
【００５３】
なお、電流制限部５ａが設けられた部分での幅方向の断面形状は、図１で示したドット状の半導体領域５および電流制限部５ａの形状と同じである。
【００５４】
このような構成を採る場合も、電流制限部５ａを設けない部分では、アノード電極４から流れ出た電流が、半導体領域５の下方の半導体層１に回り込むことで順方向の抵抗が低くなるという効果を奏し、電流制限部５ａを設けた部分では、大きなサージ電流が流れるような順方向電圧が印加された場合に、電流経路が長くなることで電位上昇が抑えられるという効果を奏する。
【００５５】
また、半導体領域５の平面視形状をストライプ状とすることで、注入マスクなどの製作が容易となる。
【００５６】
また、ＳｉＣ−ＪＢＳ型ダイオード１００と同様に、製造工程が複雑にならず、製造コストの増加を抑制できるという利点がある。
【００５７】
＜実施の形態２＞
図３〜図１１を用いて説明したＳｉＣ−ＪＢＳ型ダイオード１００の製造方法においては、半導体領域３および５の形成のために注入マスクを形成する工程を説明したが、注入マスクのパターニングにはフォトリソグラフィを用いる。このとき、フォトリソグラフィのためのマスクの位置合わせのための位置合わせパターン（アライメントパターン）を、炭化珪素基板２上、より正確には炭化珪素基板２上に設けた半導体層１の表面に形成する。
【００５８】
このアライメントパターンの形成には、例えば４フッ化炭素ガスによるエッチングを使用するが、実施の形態２の製造方法においては、このエッチング工程を利用して、電流制限部５ａの形成に先立って、電流制限部５ａの形成領域に対応する部分に溝加工を行うことを特徴としている。
【００５９】
以下、図１３〜図１８を用いて、本発明に係る実施の形態２のＳｉＣ−ＪＢＳ型ダイオード２００の製造方法について説明する。なお、ＳｉＣ−ＪＢＳ型ダイオード２００の構成については、最終工程を示す図１８に示す。
【００６０】
まず、図１３に示す工程において、炭化珪素基板２上の半導体層１の主面の電流制限部５ａの形成領域に対応する部分が環状の開口部ＯＰ１１となったエッチングマスクＭＳ１１を形成し、４フッ化炭素ガスを用いたエッチングにより、電流制限部５ａの平面視形状に一致するリセス部ＲＰを形成する（図１４）。
【００６１】
ここでは、電流制限部５ａの平面視形状は、図２に示した環状とする。なお、このエッチングにより、同時に、フォトリソグラフィのためのマスクのアライメントパターンも炭化珪素基板２上の何れかに形成される。
【００６２】
ここで、リセス部ＲＰの深さは電流制限部５ａの形成深さによって変わるが、０．０２〜１μｍの範囲に設定される。なお、電流制限部５ａの形成深さを１μｍに設定した本例においては約０．４μｍに設定する。
【００６３】
次に、図１５に示す工程において、半導体層１上に、半導体領域５の形成領域に対応する部分がドット状の開口部ＯＰ１２となった注入マスクＭＳ１２を形成する。その後、注入マスクＭＳ１２の上方からｐ型不純物のイオン注入を行い、ドット状の半導体領域５を形成する。このとき、リセス部ＲＰが形成された部分にもｐ型不純物がイオン注入されるが、リセス部ＲＰの窪みの分だけ深い位置に注入されることとなり、環状の電流制限部５ａが同時に形成される。
【００６４】
注入マスクＭＳ１２を除去した後、図１６に示す工程において、半導体層１上に、環状の半導体領域３の形成領域に対応する部分が環状の開口部ＯＰ１３となった注入マスクＭＳ１３を形成する。その後、注入マスクＭＳ１３の上方からアルミニウム（Ａｌ）などのｐ型不純物のイオン注入を行い、半導体領域３の形成領域に第１の濃度の半導体領域３１を形成する。
【００６５】
次に、注入マスクＭＳ１３を除去した後、図１７に示す工程において、環状の半導体領域３の形成領域のうち内周側となる領域に対応する部分が環状の開口部ＯＰ１４となった注入マスクＭＳ１４を形成する。その後、注入マスクＭＳ１４の上方からｐ型不純物のイオン注入を行うことで、内周側が第１の濃度よりも高い第２の濃度となり、外周側が第１の濃度となった濃度ステップを有した半導体領域３が形成される。
【００６６】
ここで、内周側の第２の濃度が、例えば３×１０17〜９×１０17／ｃｍ3となり、外周側の第１の濃度が、例えば１×１０17〜３×１０17／ｃｍ3となるように、注入条件を設定する。
【００６７】
注入マスクＭＳ１２を除去した後、図８〜図１１を用いて説明した工程を経て、Ｔｉ膜で構成されるアノード電極４およびＮｉシリサイド膜ＮＳとメタライズ膜ＭＬとで構成されるカソード電極９を形成することで、図１８に示すＳｉＣ−ＪＢＳ型ダイオード２００を得る。
【００６８】
以上説明したように、ＳｉＣ−ＪＢＳ型ダイオード２００においては、炭化珪素基板２上の半導体層１の主面の電流制限部５ａの形成領域に対応する部分に、アライメントパターンの形成工程を利用してリセス部ＲＰを形成し、半導体領域５のイオン注入に際して、リセス部ＲＰにもイオン注入を行うことで、リセス部ＲＰの窪みの分だけ深い位置に不純物が注入されることとなり、電流制限部５ａを同時に形成することができる。このため、電流制限部５ａの形成に、ＭｅＶレベルの高エネルギーイオン注入を使用する必要がなくなり、製造コストの増加をさらに抑制できる。
【００６９】
＜変形例＞
以上説明したＳｉＣ−ＪＢＳ型ダイオード２００の製造方法においては、図１３を用いて説明したように、エッチングによりリセス部ＲＰを形成した後は、エッチングマスクＭＳ１１を除去し、その後、改めて注入マスクＭＳ１２を形成してｐ型不純物のイオン注入を行って半導体領域５と電流制限部５ａとを同時に形成する工程を開示したが、エッチングマスクＭＳ１１を、イオン注入に十分な耐性がある材質、あるいは厚みで形成することで、注入マスクとしても使用することが可能であるので、マスクの有効利用が可能となる。
【００７０】
図１９は、炭化珪素基板２上の半導体層１の主面の電流制限部５ａの形成領域に対応する部分が環状の開口部ＯＰ２１となったエッチングマスクＭＳ２１を用いて、４フッ化炭素ガスを用いたエッチングによりリセス部ＲＰを形成する工程を示しており、エッチングマスクＭＳ２１は、注入マスクとしても使用可能なようにイオン注入に十分な耐性がある厚みで形成されたレジストマスクである。
【００７１】
リセス部ＲＰの形成後、図２０に示す工程において、エッチングマスクＭＳ２１の上方からｐ型不純物のイオン注入を行い、環状の電流制限部５ａを形成する。
【００７２】
以後は、図１５〜図１８を用いて説明した工程を経て、ＳｉＣ−ＪＢＳ型ダイオード２００を得ることができる。
【００７３】
＜実施の形態３＞
以上説明した実施の形態１および２のＳｉＣ−ＪＢＳ型ダイオード１００および２００においては、アノード電極４が、Ｔｉ等の単一の金属膜で構成される例を示したが、ｐ型の半導体領域５に対しては良好なオーミック電極となり、ｎ型の半導体層１に対しては良好なショットキー電極となるように、種類の異なる金属膜で構成される多層膜でアノード電極を構成しても良い。
【００７４】
図２１は、本発明に係る実施の形態３のＳｉＣ−ＪＢＳ型ダイオード３００の構成を示す断面図である。なお、図１に示したＳｉＣ−ＪＢＳ型ダイオード１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【００７５】
図２１に示すように、ＳｉＣ−ＪＢＳ型ダイオード３００においては、半導体領域５が配設された領域上に、半導体層１にはＴｉ膜ＴＬが接触し、半導体領域５および５ａにはＮｉシリサイド膜ＮＬが接触する多層膜によって構成されるアノード電極４０が配設されている。Ｎｉシリサイド膜ＮＬは、半導体領域５および５ａに対しては良好なオーミック電極となり、Ｔｉ膜ＴＬはｎ型の半導体層１に対しては良好なショットキー電極となる。
【００７６】
このように、種類の異なる多層膜でアノード電極を構成することで、オーミック電極としてもショットキー電極としても良好なアノード電極となる。
【００７７】
＜製造方法＞
次に、製造工程を順に示す断面図である図２２〜図２５を用いて、ＳｉＣ−ＪＢＳ型ダイオード３００の製造方法を説明する。図３〜図９を用いて説明した工程を経て、半導体層１が形成された炭化珪素基板２の全表面に熱酸化により犠牲酸化膜ＯＸを形成した後、図２２に示すように、半導体領域５が配設される側の主面上の犠牲酸化膜ＯＸを、半導体領域３、５および５ａ上が開口部となるように選択的に除去する。
【００７８】
次に、図２３に示す工程において、炭化珪素基板２の裏面を機械加工で１〜３０μｍの厚さで除去した後、厚さ５０〜２００ｎｍのＮｉ膜ＮＬを形成し、また、半導体領域５が配設される側の主面上にも同様のＮｉ膜ＮＬを形成する。
【００７９】
その後、Ａｒ雰囲気中で１０００℃のアニールを実施し、炭化珪素層に接するＮｉ膜ＮＬをシリサイド化して、Ｎｉシリサイド膜を形成する。
【００８０】
次に、図２４に示す工程において、未反応のＮｉ膜ＮＬを硫酸で除去することで、Ｎｉシリサイド膜ＮＳを得る。その後、半導体領域５が配設された側の主面に残る犠牲酸化膜ＯＸをフッ酸溶液により除去した後、スパッタリング法などにより、半導体領域５が配設された側の主面全面に、厚さ１００〜５００ｎｍのＴｉ膜ＴＬを形成する（図２５）。また、炭化珪素基板２の裏面のＮｉシリサイド膜ＮＳ上にはＴｉ／Ｎｉ／Ａｕの積層膜で構成されるメタライズ膜ＭＬを形成することで、金属シリサイド膜ＮＬとメタライズ膜ＭＬとでカソード電極９を形成する。
【００８１】
その後、Ｔｉ膜ＴＬおよびＮｉシリサイド膜ＮＳが半導体領域５が配設された領域上に残るようにエッチングを行うことで、図２１に示したようＴｉ膜ＴＬおよびＮｉシリサイド膜ＮＳで構成されるアノード電極４０を形成することで、ＳｉＣ−ＪＢＳ型ダイオード３００が得られる。
【符号の説明】
【００８２】
１  半導体層、２  炭化珪素基板、３，５  半導体領域、５ａ  電流制限部、ＲＰ  リセス部。
【図１】
2011233614.tif 000003
【図２】
2011233614.tif 000004
【図３】
2011233614.tif 000005
【図４】
2011233614.tif 000006
【図５】
2011233614.tif 000007
【図６】
2011233614.tif 000008
【図７】
2011233614.tif 000009
【図８】
2011233614.tif 000010
【図９】
2011233614.tif 000011
【図１０】
2011233614.tif 000012
【図１１】
2011233614.tif 000013
【図１２】
2011233614.tif 000014
【図１３】
2011233614.tif 000015
【図１４】
2011233614.tif 000016
【図１５】
2011233614.tif 000017
【図１６】
2011233614.tif 000018
【図１７】
2011233614.tif 000019
【図１８】
2011233614.tif 000020
【図１９】
2011233614.tif 000021
【図２０】
2011233614.tif 000022
【図２１】
2011233614.tif 000023
【図２２】
2011233614.tif 000024
【図２３】
2011233614.tif 000025
【図２４】
2011233614.tif 000026
【図２５】
2011233614.tif 000027