(57)【要約】【課題】信頼性に優れた電子デバイス用基板および接続構造を提供する。【解決手段】本発明に係る電子デバイス用基板は、樹脂層〔S1〕と、該樹脂層の上に設けられた電極端子〔P〕と、を備える電子デバイス用基板であって、前記電極端子は、絶縁層の下に設けられた下層電極〔1E〕と、該絶縁層の上に設けられた複数の上層電極〔2E〕と、を含み、前記複数の上層電極のうち互いに隣り合う第１の上層電極と第２の上層電極とが、前記下層電極によって互いに電気的に接続されている。かかる構造によれば、電極端子を分割された上層電極〔2E〕とそれらを接続する下層電極〔1E〕とで構成したので、上層電極〔2E〕の波状化を抑制し、電子デバイスの特性を向上させることができる。【選択図】図６
2011158559.tif 000002
【特許請求の範囲】
【請求項１】
樹脂層と、該樹脂層の上に設けられた電極端子と、を備える電子デバイス用基板であって、
前記電極端子は、絶縁層の下に設けられた下層電極と、該絶縁層の上に設けられた複数の上層電極と、を含み、
前記複数の上層電極のうち互いに隣り合う第１の上層電極と第２の上層電極とが、前記下層電極によって互いに電気的に接続されていることを特徴とする電子デバイス用基板。
【請求項２】
請求項１において、前記下層電極の面積は、前記第１の上層電極および前記第２の上層電極のいずれの面積よりも小さい電子デバイス用基板。
【請求項３】
請求項１または２において、前記複数の上層電極のうち、前記第１の上層電極と前記第２の上層電極とに隣り合う第３の上層電極は、前記下層電極によって前記第１の上層電極と前記第２の上層電極とに電気的に接続されている電子デバイス用基板。
【請求項４】
請求項１において、前記第１の上層電極および第２の上層電極は、平面視において多角形形状であり、前記下層電極が前記多角形形状の角部と重ならないよう配置されている電子デバイス用基板。
【請求項５】
請求項３において、前記第１乃至第３の上層電極は、平面視において鈍角を有する多角形形状である電子デバイス用基板。
【請求項６】
請求項５において、前記第１乃至第３の上層電極は、平面視において正六角形である電子デバイス用基板。
【請求項７】
請求項１または２において、前記複数の上層電極のうち、前記第１の上層電極に隣り合う第３の上層電極と、前記第１乃至第３の上層電極にそれぞれ隣り合う第４の上層電極と、
前記第１の上層電極と前記第２の上層電極とは、前記下層電極によって互いに電気的に接続されている電子デバイス用基板。
【請求項８】
請求項７において、前記第１乃至第４の上層電極は、正方形である電子デバイス用基板。
【請求項９】
請求項１乃至８のうちいずれか一項において、前記電極端子に電気的に接続された配線をさらに備え、前記配線の幅は、前記配線の延在方向と直交する方向の前記第１の上層電極の幅よりも小さい電子デバイス用基板。
【請求項１０】
請求項１または２において、前記電極端子の前記第１の上層電極および第２の上層電極は、外部接続部品の一の端子と接続される電子デバイス用基板。
【請求項１１】
樹脂層と、該樹脂層の上に設けられた第１の電極端子と、を備える電子デバイス用基板と、
第２の電極端子を備える外部接続部品と、
が、前記第１の電極端子と前記第２の電極端子とが導電性粒子を介して互いに電気的に接続されるように、該導電性粒子を含む樹脂材料を介して接続された接続構造であって、
前記第１の電極端子は、下層電極と、絶縁層を介して該下層電極の上に設けられた複数の上層電極と、を含み、
前記複数の上層電極のうち互いに隣り合う第１の上層電極と第２の上層電極は、前記下層電極によって互いに電気的に接続されており、
前記下層電極の面積は、前記第１の上層電極および前記第２の上層電極のいずれの面積よりも小さく、
前記第１の上層電極と前記第２の上層電極との間隔は、前記導電性粒子の径よりも小さいことを特徴とする接続構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイス用基板および接続構造、特に、樹脂層などのフレキシブル材料を有する電子デバイス用基板に関する。
【背景技術】
【０００２】
近年、電子ペーパーなどの電気光学装置の開発において、装置の小型化や軽量化に加え、可撓性や耐衝撃性を図れることから樹脂層やプラスティックフィルムなどの上に電子デバイス（フレキシブル電子デバイス）を作成する技術が検討されている。フレキシブル電子デバイスはフレキシブル回路基板を構成要素として含んでおり、フレキシブル回路基板は樹脂層上やプラスティックフィルム上に形成された薄膜素子群から成っている。薄膜素子群は薄膜半導体装置（ＴＦＴ）や薄膜ダイオード素子、薄膜コンデンサ素子、薄膜抵抗素子などから成って半導体回路を形成している。
【０００３】
例えば、下記特許文献１には、転写技術を用いた電気光学装置の製造方法が開示されている。また、下記特許文献２においては、転写の際に薄膜素子層に発生するクラックを抑制する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２４５０９１号公報
【特許文献２】特開２００７−２８８０８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者等は、フレキシブル基板を用いた電気光学装置に係る研究・開発を行っており、装置特性の向上を検討している。
【０００６】
上記転写技術は、フレキシブル基板上に電子デバイス（フレキシブル電子デバイス）を形成する技術として極めて有用である一方、出来上がったフレキシブル電子デバイスにおいては、外部接続部品との接続部となる電極端子が波打つ「波状化」と呼ばれる現象が生じ、断線や接続不良などのデバイス特性の劣化をもたらしていた。
【０００７】
そこで、本発明に係る具体的態様は、上記「波状化」を起こし難い構造体の採用により、信頼性に優れた電子デバイス用基板および接続構造を提供することを目的とする。
【課題を解決するための手段】
【０００８】
(1)本発明に係る電子デバイス用基板は、樹脂層と、該樹脂層の上に設けられた電極端子と、を備える電子デバイス用基板であって、前記電極端子は、絶縁層の下に設けられた下層電極と、該絶縁層の上に設けられた複数の上層電極と、を含み、前記複数の上層電極のうち互いに隣り合う第１の上層電極と第２の上層電極とが、前記下層電極によって互いに電気的に接続されている。
【０００９】
かかる構造によれば、電極端子を分割された上層電極とそれらを接続する下層電極とで構成したので、上層電極に起因する波状化を抑制し、製造時に於ける歩留まりを高めると共に使用時に於ける信頼性を改善すると言った電子デバイスの特性を向上させることができる。
【００１０】
(2)より好ましくは、前記下層電極の面積は、前記第１の上層電極および前記第２の上層電極のいずれの面積よりも小さい。下層電極は、前記第１の上層電極を前記第２の上層電極に電気的に接続できる範囲で出来る限り小さくする。このように、下層電極を小さくすることで、上層電極と下層電極とが互いに平面視で重なることによる波状化を抑制することができる。
【００１１】
(3)例えば、前記複数の上層電極のうち、前記第１の上層電極と前記第２の上層電極とに隣り合う第３の上層電極は、前記下層電極によって前記第１の上層電極と前記第２の上層電極とに電気的に接続されている。
【００１２】
このように、１の下層電極によって、３つ以上の上層電極の電気的接続を図ってもよい。
【００１３】
(4)例えば、前記第１の上層電極および第２の上層電極は、平面視において多角形形状であり、前記下層電極が前記多角形形状の角部と重ならないよう配置されている。
【００１４】
かかる構成によれば、上層電極と下層電極の重なり部で生じやすく、また、上層電極や下層電極の角部で生じやすい波状化（取り分け電極面積が大きい上層電極の角部に起因する波状化）を効果的に抑制することができる。
【００１５】
(5)例えば、前記第１乃至第３の上層電極は、平面視において鈍角を有する多角形形状である。
【００１６】
このように、上層電極の形状を工夫することにより、鋭角部で生じやすい波状化を効果的に抑制することができる。
【００１７】
(6)例えば、前記第１乃至第３の上層電極は、平面視において正六角形である。
【００１８】
このように、上層電極を正六角形とすれば、角度が１２０度となり、鋭角部で生じやすい波状化を効果的に抑制することができる。
【００１９】
(7)例えば、前記複数の上層電極のうち、前記第１の上層電極に隣り合う第３の上層電極と、前記第１乃至第３の上層電極にそれぞれ隣り合う第４の上層電極と、前記第１の上層電極と前記第２の上層電極とは、前記下層電極によって互いに電気的に接続されている。
【００２０】
このように、１の下層電極によって、４つの上層電極の電気的接続を図ってもよい。
【００２１】
(8)前記第１乃至第４の上層電極は、正方形である。このように、上層電極の形状を正方形としてもよい。
【００２２】
(9)例えば、前記電極端子に電気的に接続された配線をさらに備え、前記配線の幅は、前記配線の延在方向と直交する方向の前記第１の上層電極の幅よりも小さい。
【００２３】
このように、第１、第２の上層電極間は、下層電極により接続されているため、上記配線は、上層配線および下層配線のいずれかと接続すればよく、その幅も小さくすることができる。
【００２４】
(10)例えば、前記電極端子の前記第１の上層電極および第２の上層電極は、外部接続部品の一の端子と接続される。
【００２５】
このように、複数の上層配線と外部接続部品の一の端子とを接続することによって電子デバイスと外部接続部品の良好な接続を図ることができる。
【００２６】
（11)本発明に係る接続構造は、樹脂層と、該樹脂層の上に設けられた第１の電極端子と、を備える電子デバイス用基板と、第２の電極端子を備える外部接続部品と、が、前記第１の電極端子と前記第２の電極端子とが導電性粒子を介して互いに電気的に接続されるように、該導電性粒子を含む樹脂材料を介して接続された接続構造であって、前記第１の電極端子は、下層電極と、絶縁層を介して該下層電極の上に設けられ多複数の上層電極と、を含み、前記複数の上層電極のうち互いに隣り合う第１の上層電極と第２の上層電極は、前記下層電極によって互いに電気的に接続されており、前記下層電極の面積は、前記第１の上層電極および前記第２の上層電極のいずれの面積よりも小さく、前記第１の上層電極と前記第２の上層電極との間隔は、前記導電性粒子の径よりも小さい。
【００２７】
かかる構造によれば、電極端子を分割された上層電極とそれらを接続する下層電極とで構成したので、上層電極の波状化を抑制し、電子デバイスの特性を向上させることができる。また、外部接続部品との接続の際、電気的接続に寄与する導電性粒子の径よりもその間隔が小さくなるよう第１の上層電極と前記第２の上層電極とを配置することで、電子デバイスと外部接続部品の接続特性を向上させることができる。
【図面の簡単な説明】
【００２８】
【図１】実施の形態１の電気光学装置に用いられる基板の構成を示す平面図および回路図である。
【図２】実施の形態１の電気光学装置の構成を示す斜視図である。
【図３】実施の形態１の電気光学装置に用いられる基板の電極パッドＰ部の要部平面図および断面図である。
【図４】実施の形態１の電気光学装置に用いられる基板の製造工程を示す平面図又は断面図である。
【図５】実施の形態１の電気光学装置に用いられる基板の製造工程を示す平面図又は断面図である。
【図６】実施の形態１の電気光学装置に用いられる基板の製造工程を示す平面図又は断面図である。
【図７】実施の形態１の電気光学装置に用いられる基板の製造工程を示す平面図又は断面図である。
【図８】比較例の基板の断面図および平面図を示す図である。
【図９】実施の形態１の電極パッドＰと引き回し配線１ｃとの接続状態を示す平面図である。
【図１０】実施の形態１の電極パッドＰと引き回し配線１ｃとの接続状態を示す平面図である。
【図１１】実施の形態１の電極パッドＰと引き回し配線１ｃとの接続状態を示す平面図である。
【図１２】実施の形態１の電極パッドＰと引き回し配線１ｃとの接続状態を示す平面図である。
【図１３】実施の形態１の電気光学装置に用いられる基板の他の構成を示す平面図である。
【図１４】実施の形態１の電気光学装置に用いられる基板の他の構成を示す平面図である。
【図１５】実施の形態１の電気光学装置に用いられる基板の他の構成を示す平面図である。
【図１６】実施の形態１の電気光学装置に用いられる基板の他の構成を示す平面図である。
【図１７】実施の形態２の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【図１８】実施の形態３の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【図１９】実施の形態３の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【図２０】実施の形態４の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【図２１】上記実施の形態に係る基板Ｓ１を用いた電気泳動装置の製造方法を示す断面図である。
【図２２】電子ペーパー１０００の斜視図である。
【図２３】電子機器の一例である携帯電話機を示す斜視図である。
【図２４】電子機器の一例である携帯型情報処理装置を示す斜視図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
【００３０】
出願人の調査に基づくと、フレキシブル電子デバイス（樹脂層上やフィルム上に形成されたＴＦＴ回路）では（１）概ね５５℃以上の温度差が生じた時、即ち８０℃以上の熱処理がフレキシブル電子デバイスに施された時に、（２）面積が概ね０．２５ｍｍ2以上の大面積の金属薄膜や（３）大面積金属薄膜の角部、取り分け鋭角部、及び（４）大面積金属薄膜と他層に設けられた金属薄膜とが平面視で重なっている領域で波状化が発生しやすい。波状化とは金属の内部応力に依って樹脂層が粘性流動し、デバイス表面に凹凸状の皺が発生する現象である（図８（Ｄ）参照）。温度に関しては低温でも長時間経つと発生する事から、８０℃で波状化する電子デバイスは信頼性が低く、デバイス寿命が短い事を意味する。其処で本願では広い面積が必要な金属薄膜を細分し、金属薄膜の角部の角度を成る可く大きくし（鈍角にし）、金属薄膜が平面視で互いに重なる領域では重なり部の面積を出来る限り小さくする等の施策により、波状化を回避する。以下ではその形態を詳細に説明する。
＜実施の形態１＞
（基板の構成）
図１は、本実施の形態の電気光学装置に用いられる基板の構成を示す平面図および回路図である。
【００３１】
図１（Ａ）に示すように、基板（アクティブマトリクス基板）Ｓ１は、表示部（表示領域）１ａおよび周辺回路部１ｂを有し、周辺回路部１ｂには、例えば、ＸドライバやＹドライバなどの表示部を駆動させるために必要な回路が配置される。また、表示部を構成する各画素は、ソース線ＳＬとゲート線ＧＬとの交点に、マトリクス状に複数配置される。この画素は、画素電極ＰＥおよび薄膜トランジスタＴを有している。
【００３２】
図１（Ｂ）に示すように、上記基板Ｓ１は、フレキシブル基板であり、例えば、絶縁性の樹脂材料などを用いて構成されている。また、ＸドライバやＹドライバからは、引き回し配線１ｃが複数の電極パッド（電極端子、外部電極端子）Ｐまで延在している。この電極パッドＰは、ＦＰＣ（フレキシブルプリントコネクタ）などのケーブル（外部接続部品）３を介して駆動用ＩＣ５と接続される。尚、以下の説明ではＸドライバとＹドライバとがフレキシブル基板に設けられている例を説明するが、本願発明はドライバ回路が設けられていないフレキシブル基板にも適用できる。この場合、表示部から伸びるソース線ＳＬやゲート線ＧＬの端部が電極パッド（電極端子）となっており、此等のパッド上にＦＰＣやＣＯＦ（チップオンフィルム）などが実装される。ケーブル３の裏面には電極パッドＰ３が、基板Ｓ１側の電極パッドＰと対応するように配置されている。また、電極パッドＰ３は、図示しない配線を介して駆動用ＩＣ５の端子と接続されている。よって、電極パッドＰとＰ３を電気的に接続することで、基板Ｓ１上の表示部１ａを駆動用ＩＣ５により制御することができる。なお、Ｘドライバ、およびＹドライバの配置、駆動用ＩＣ５との接続態様は、図示のものに限られるものではなく、例えば、Ｙドライバを表示部１ａの両側に設けてもよく、また、ドライバ機能を駆動用ＩＣ５中に設け、ソース線ＳＬとゲート線ＧＬを直接電極パッドＰに接続するなど種々の変形が可能である。
【００３３】
図２は、本実施の形態の電気光学装置の構成を示す斜視図である。図２（Ａ）に示す電極パッドＰに、図２（Ｂ）に示すように、ケーブル３を介して駆動用ＩＣ５を接続し、さらに、その上部に、電気泳動シート７を実装する。この電気泳動シート７のうち、領域７ａは、電気泳動カプセル層(電気泳動層）が形成された領域であり、領域７ｂは、保護フィルム部である。
【００３４】
なお、図２（Ａ）中のＣＥは、共通電極パッドである。また、図２（Ａ）においては、Ｙドライバを表示部１ａの両側に設けてある。本願発明は電極パッドＰや共通電極パッドＣＥなど、面積が比較的大きな電極パッドに関する。
【００３５】
図３は、本実施の形態の電気光学装置に用いられる基板の電極パッドＰ部の要部平面図および断面図である。図１および図２においては、上記電極パッドＰを簡略化して単一の矩形状に記載したが、本実施の形態の電極パッドＰは、図３（Ａ）および（Ｂ）に示すように、複数の第２配線電極（上層電極、分割パッド）２Ｅを有する。この第２配線電極２Ｅは、平面視において正方形であり、所定の間隔ｄを置いてアレイ状に配置されている。また、第２配線電極２Ｅは、下層の第１配線電極（下層電極）１Ｅと接続部（プラグ）Ｃを介して接続されている。この第１配線電極１Ｅの面積は、第２配線電極２Ｅの面積より小さく、第１配線電極１Ｅは、４つの第２配線電極２Ｅの角部が近接する領域に配置され、１の第１配線電極１Ｅによって、４つの第２配線電極２Ｅが電気的に接続される。複数の第２配線電極２Ｅとケーブル３の裏面の一の電極パッドＰ３とが互いに、ＡＣＰ（異方性導電ペースト；Anisotropic Conductive Paste）やＡＣＦ（異方性導電フィルム；Anisotropic Conductive Film）技術などを用いて電気的に接続される。
【００３６】
このように、電極パッドＰを分割された複数の第２配線電極２Ｅとそれらを接続する複数の第１配線電極１Ｅとで構成したので、大きな電極パッドＰに発生する波状化を抑制し、電気光学装置の特性を向上させることができる。
（基板の製造工程）
次いで、本実施の形態の電気光学装置の製造工程を説明しつつ、その構成をより明確にする。図４〜図７は、本実施の形態の電気光学装置に用いられる基板の製造工程を示す平面図又は断面図である。なお、各図の（Ａ）は、ＴＦＴ部の断面図であり、（Ｂ）は、実装部（電極パッドＰ部）の断面図、（Ｃ）は、実装部の平面図（上面図）である。また、（Ｂ）の断面図は、（Ｃ）のＨ−Ｈ’断面部に対応する（図６参照）。
【００３７】
図４に示すように、例えば、ポリイミド樹脂などからなる基板（フレキシブル基板）Ｓ１の上に下地絶縁膜１５として例えば、酸化シリコン膜を成膜する。なお、酸化シリコン膜に変えて、窒化シリコン膜などの他の無機系の絶縁膜を用いてもよい。
【００３８】
次いで、ＴＦＴ部の下地絶縁膜１５上に、島状の半導体膜１７を形成する。半導体膜としては、例えばアモルファスシリコンをＣＶＤ（Chemical Vapor Deposition；化学気相成長）法やスパッター法などにより堆積し、次いで、所望の形状にパターニングする。具体的には、全面に成膜した半導体膜１７上に、フォトレジスト膜（図示せず）を形成し、露光・現像（フォトリソグラフィ）することにより所望の形状（例えば、略矩形状）のフォトレジスト膜を形成する。次いで、フォトレジスト膜をマスクに、半導体膜１７をエッチングし、残存するフォトレジスト膜を除去する。このフォトレジスト膜の形成から除去までの一連の工程をパターニングという。なお、アモルファスシリコン膜を固相成長法やレーザ照射法により結晶化させ、多結晶シリコン膜とした後、パターニングしてもよい。また、実装部においては、半導体膜１７を除去する。
【００３９】
次いで、図５に示すように、半導体膜１７上を含む基板Ｓ１の全面上に、絶縁膜１９として、例えば、酸化シリコン膜をＣＶＤ法により堆積する。この絶縁膜１９は、ＴＦＴ部においてゲート絶縁膜となる。次いで、絶縁膜１９上に、導電性膜として例えばアルミニウム（Ａｌ）などの金属膜をスパッタリング法により堆積し、パターニングすることにより、ＴＦＴ部においてゲート電極Ｇを、実装部において第１配線電極１Ｅを形成する。第１配線電極１Ｅは、正方形であり、所定の間隔ｄ１を置いてアレイ状に配置されている。
【００４０】
次いで、ゲート電極Ｇをマスクとして半導体膜１７中にｎ型又はｐ型の不純物を注入し、ソース、ドレイン領域１７ａを形成する。
【００４１】
次いで、図６（Ａ）および（Ｂ）に示すように、ゲート電極Ｇおよび第１配線電極１Ｅ上に層間絶縁膜２１として例えば酸化シリコン膜をＣＶＤ法で形成する。
【００４２】
次いで、ソース、ドレイン領域１７ａ上の層間絶縁膜２１をエッチングすることによりコンタクトホールを形成する。また、実装部においては、正方形の第１配線電極１Ｅの４つの角部各々に、層間絶縁膜２１をエッチングすることによりコンタクトホールを形成する。次いで、コンタクトホール内を含む層間絶縁膜２１上に導電性膜として例えばＡｌ膜をスパッタリング法で堆積し、パターニングすることによりＴＦＴ部に第１層配線Ｍ１ａ、Ｍ１ｂを形成する。Ｍ１ａは、例えば、ソース線ＳＬとなり、Ｍ１ｂは、後述する画素電極ＰＥと接続される。また、この際、実装部においては、第１配線電極１Ｅの４つの角部各々に設けたコンタクトホールとそれぞれ重なるように４つの第２配線電極２Ｅを配置する。この第２配線電極２Ｅは、平面視において正方形であり、所定の間隔ｄを置いてアレイ状に配置されている(図６（Ｃ）参照）。具体的には、第１配線電極１Ｅａの４つの角部各々に１個ずつコンタクトホールが設けられ、第２配線電極２Ｅ（２１），第２配線電極２Ｅ（２２），第２配線電極２Ｅ（２５），第２配線電極２Ｅ（２６）各々が、第１配線電極１Ｅａの４つの角部各々に設けられたコンタクトホールのいずれかひとつと重なるように配置されている。その結果、第２配線電極２Ｅ（２１），第２配線電極２Ｅ（２２），第２配線電極２Ｅ（２５），第２配線電極２Ｅ（２６）は、第１配線電極１Ｅａと４つの接続部Ｃ１，Ｃ２，Ｃ３，Ｃ４とによって互いに電気的に接続される。
【００４３】
次いで、図７（Ａ）および(Ｂ)に示すように、第１層配線Ｍ１ａ、Ｍ１ｂおよび第２配線電極２Ｅ上を含む層間絶縁膜２１上に、層間絶縁膜２３として例えばポリイミド膜を形成する。例えば、ポリイミド樹脂溶液を第１基板Ｓ１上にスピンコート法を用いて塗布した後、熱処理により固化する。次いで、第１層配線Ｍ１ｂ上の層間絶縁膜２３をエッチングすることによりコンタクトホールを形成する。この際、実装部の層間絶縁膜２３を除去し、第２配線電極２Ｅを露出させる。次いで、当該コンタクトホール内を含む層間絶縁膜２３上に導電性膜として例えばＩＴＯ（酸化インジウムスズ：Indium Tin Oxide）膜をスパッタリング法で堆積し、パターニングすることにより画素電極ＰＥを形成する。
【００４４】
以上の工程により、基板Ｓ１のＴＦＴ部に、薄膜トランジスタＴおよび画素電極ＰＥが形成され、実装部に互いに電気的に接続された複数の第１配線電極１Ｅおよび複数の第２配線電極２Ｅよりなる電極パッドＰが形成される（図７（Ｃ））。
【００４５】
以上の工程によりアクティブマトリクス基板が略完成する。
【００４６】
このように、本実施の形態によれば、電極パッドＰを分割された複数の第２配線電極２Ｅとそれらを接続する複数の第１配線電極１Ｅとで構成したので、電極パッドＰの波状化を抑制することができる。
【００４７】
図８は、比較例の基板の断面図および平面図を示す図である。図８（Ａ）〜（Ｃ）に示すように、ＴＦＴ部の第１層配線Ｍ１ａ、Ｍ１ｂと同層の配線層を利用して、実装部において電極パッドＰを大面積（例えば、２５０μｍ×１ｃｍ程度）で形成した場合、図８（Ｄ）に示すように、電極パッドの波状化が生じる。これに対し、上記実施の形態においては、上記構成により波状化を抑制し、電気光学装置の特性を向上させることができる。
【００４８】
また、上記実施の形態によれば、互いに隣接する全ての第２配線電極２Ｅが第１配線電極１Ｅによって電気的に接続されるため、例えば、フォト欠陥などにより一部の接続部Ｃが非導通となった場合にも、別ルートでの電気的接続が図れることとなり、接続不良を低減できる。具体的には、図７（Ｃ）に示す２Ｅ（１１）と２Ｅ（１２）との間の直接的な接続が非導通となった場合であっても、２Ｅ（１１）から２Ｅ（２１）および２Ｅ（２２）を介して２Ｅ（１２）へ接続する他のルートなどで、電気的接続が担保される。かかる迂回ルートは、多種多様に考えられ、フォト欠陥などのプロセス不良による歩留り低下を回避することができる。
【００４９】
＜数値範囲例＞
次いで、本発明者らの考察による、より好ましい数値範囲について説明する。
【００５０】
本発明者らの検討によれば、<1>０．２５ｍｍ2（＝０．５ｍｍ×０．５ｍｍ）以上の大面積の金属膜を形成下場合には、波状化が生じやすい。本実施の形態においては、パッド電極Ｐを構成する第２配線電極２Ｅを０．２５ｍｍ2以下、より好ましくは、０．０１ｍ2以上０．０９ｍｍ2以下とすることができ、波状化による装置特性の劣化、例えば、断線などの発生を抑制することができる。
【００５１】
また、本発明者らの検討によれば、<2>金属膜の重なり部において、波状化が生じやすい。本実施の形態においては、一の第１配線電極１Ｅを一の第２配線電極２Ｅより小さくすることで、重なり面積を小さくでき、波状化を抑制することができる。好ましくは、一の第１配線電極１Ｅの面積を一の第２配線電極２Ｅの面積の１／１０以下とする。
【００５２】
なお、第２配線電極２Ｅの形状に制限はなく、他の形状、三角形や長方形でもよいが、本発明者らの検討によれば、<3>鋭角部において、波状化が生じやすいため、４以上の多角形が好ましい。また、第１配線電極１Ｅと第２配線電極２Ｅの重なり部を小さくするためには、１Ｅの面積の和／（１Ｅの面積の和＋２Ｅの面積の和）を最小にすることが好ましい。この場合、一定面積下で２Ｅの外周が最小となるべきであるため、正多角形、例えば、本実施の形態で示す正方形や後述する正六角形が好ましい。
【００５３】
第２配線電極２Ｅの形として正方形を例示したが、長方形でもよい。しかし、正方形の縦の辺と横の辺は互いに等しいため、長方形と比較した場合、縦方向と横方向のいずれに対しても波状化を抑制する効果が同じように得られる。また、必ずしも正六角形である必要はなく、六角形でもよい。しかし、正六角形であれば、互いに対向する３組の２つの辺の間隔が互いに等しいため、波状化を抑制する高い効果が得られる。
【００５４】
よって、本実施の形態で示す正四角形の第２配線電極２Ｅにおいて、上記好ましい面積を適用すると、その一辺は、０．５ｍｍ以下、より好ましくは１００μｍ以上３００μｍとなる。
【００５５】
また、第２配線電極２Ｅの間隔ｄについては、電極パッドＰとケーブル３の電極パッドＰ３との良好な接続を図るため、できるだけ小さいことが好ましい（図３（Ｂ）参照）。例えば、プロセスルールが許す最短に設定することが好ましい。具体的には、上記製造工程に係るプロセスルールで言えば、間隔ｄは、１μｍ以上３μｍ以下である。但し、プロセスルールは、製造する製品や使用する装置により変更されるものであるため、第２配線電極２Ｅの一辺と間隔ｄとの関係の目安としては、第２配線電極２Ｅの一辺を間隔ｄの１０倍以上とすることが好ましい。
【００５６】
また、第２配線電極２Ｅの間隔ｄについては、追って詳細に説明するように、電極パッドＰとケーブル３の電極パッドＰ３との接続を、導電性粒子を含む樹脂材料を用いたＡＣＰ技術を用いて接続する場合、間隔ｄを導電性粒子の直径よりも小さく設定することで、接続特性の向上を図ることができる。一般的には、かかる導電性粒子の直径は、５μｍ〜５０μｍ程度であるため、間隔ｄを５μｍ以下とすることが好ましい。
【００５７】
よって、現行のプロセスルールおよびＡＣＰ材料を考慮すれば、第２配線電極２Ｅの間隔ｄを１μｍ以上５μｍ以下とすることが好ましい。
【００５８】
以下に、より好ましい条件を纏めて示す。
【００５９】
第２配線電極２Ｅの面積について、１００μｍ×１００μｍ（＝０．０１ｍｍ2）以上３００μｍ×３００μｍ（＝０．０９ｍｍ2）以下とする。第２配線電極２Ｅの間隔ｄについて、１μｍ以上３μｍ以下とする。
【００６０】
コンタクトホールの直径（接続部Ｃの直径）について、１μｍ以上８μｍ以下、コンタクトホールと第１配線電極の端部又は第２配線電極の端部との距離は、１μｍ以上３μｍ以下とする。
【００６１】
第１配線電極１Ｅの面積について、例えば、上記最小の組み合わせである、
１μｍ＋１μｍ＋１μｍ＋１μｍ＋１μｍ＋１μｍ＋１μｍ＝７μｍから、
７μｍ×7μｍ＝４９μｍ2…（１）を算出し、
また、上記最大の組み合わせである、
３μｍ＋８μｍ＋３μｍ＋３μｍ＋３μｍ＋８μｍ＋３μｍ＝３１μｍから、
３１μｍ×３１μｍ＝９６１μｍ2…（２）を算出し、
第１配線電極１Ｅの面積を４９μｍ2以上９６１μｍ2以下の正方形としてもよい。
【００６２】
なお、上記数値は、種々の条件を勘案した場合の好ましい数値の例であり、本発明は、上記数値に制限されるものでなく、本発明の趣旨に反しない範囲で他の数値も取りうるものである。
＜引き回し配線１ｃの形成例＞
上記「基板の製造工程」においては、詳述しなかったが、電極パッドＰまで延在する引き回し配線１ｃ（図１参照）は、第１配線電極１Ｅと同層で形成してもよく、また、第２配線電極２Ｅと同層で形成してもよい。
【００６３】
図９および図１０は、本実施の形態の電極パッドＰと引き回し配線１ｃとの接続状態を示す平面図である。図９及び図１０においては、第１配線電極１Ｅと同層で引き回し配線１ｃを形成している。
【００６４】
即ち、絶縁膜１９上に、導電性膜として例えばアルミニウム（Ａｌ）などの金属膜をスパッタリング法により堆積し、パターニングすることにより、ＴＦＴ部においてゲート電極Ｇを、実装部において第１配線電極１Ｅを形成する（図５参照）。この際、図９（Ａ）に示すように、引き回し配線１ｃを２つの第１配線電極１Ｅと接続領域を介して接続するようにパターニングし、図９（Ｂ）に示すように、上記２つの第１配線電極１Ｅ上に形成される接続部Ｃを利用して第２配線電極２Ｅとの接続を図る。この場合、図示するように、引き回し配線（接続領域は除く）１ｃの幅Ｗは、第２配線電極２Ｅの一辺の長さより小さく設定されている。
【００６５】
図１０（Ａ）および（Ｂ）でも同様に、第１配線電極１Ｅと同層で引き回し配線１ｃを形成している。図９との違いは、引き回し配線１ｃを接続領域を介して６つの第１配線電極１Ｅと接続するようにパターニングしている点である。この場合も、幅Ｗは、第２配線電極２Ｅの一辺の長さより小さい。
【００６６】
図１１および図１２は、本実施の形態の電極パッドＰと引き回し配線１ｃとの接続状態を示す平面図である。図１１及び図１２においては、第２配線電極２Ｅと同層で引き回し配線１ｃを形成している。
【００６７】
即ち、層間絶縁膜２１をエッチングすることによりコンタクトホールを形成した後、コンタクトホール内を含む層間絶縁膜２１上に導電性膜として例えばＡｌ膜をスパッタリング法で堆積し、パターニングすることにより第１層配線Ｍ１ａ、Ｍ１ｂおよび第２配線電極２Ｅを形成する（図６参照）。この際、図１１に示すように、引き回し配線１ｃを１つの第２配線電極２Ｅと接続するようにパターニングする。また、図１２に示すように、引き回し配線１ｃを５つの第２配線電極２Ｅと接続領域を介して接続するようにパターニングしてもよい。これらの場合において、引き回し配線（接続領域は除く）１ｃの幅Ｗは、第２配線電極２Ｅの一辺の長さより小さく設定されている。
＜１Ｅと２Ｅの形状および接続構成の変形例＞
図６においては、第２配線電極２Ｅを正方形とし、これらを間隔ｄを置いてアレイ状に配置した際、４つの正方形の近接する４つの頂点（頂角）を結ぶ正方形の中心部を、中心とする正方形状に第１配線電極１Ｅを配置したが、かかる構造体に限定されず、種々の変形が可能である。
【００６８】
図１３〜図１６は、本実施の形態の電気光学装置に用いられる基板の他の構成を示す平面図である。
【００６９】
（変形例１）
図１３においては、第２配線電極２Ｅを正方形とし、これらを間隔ｄを置いてアレイ状に配置した際、互いに隣り合う２つの第２配線電極２Ｅの互いに近接する２つの辺の中心部間を接続するように長方形の第１配線電極１Ｅを配置している。言い換えれば、一の正方形(２Ｅ)の内部から所定の方向へ、正方形の一辺の中点を通過し、当該辺と隣接する辺の中点を通り、当該辺を有する他の正方形（２Ｅ）の内部まで延在するように、矩形状に第１配線電極１Ｅを配置している。かかる構造によれば、第２配線電極２Ｅの角部が平面視で第１配線電極１Ｅと重ならず、角部および電極の重なり部で生じやすい波状化を効果的に抑制することができる。
【００７０】
（変形例２）
図１４においては、第２配線電極２Ｅを正六角形とし、これらの各辺が間隔ｄを置いて対向するよう配置した際、対向する２つの辺の中心部間を接続するように六角形の状に第１配線電極１Ｅを配置している。かかる構成によれば、第２配線電極２Ｅを正六角形とすることで、角が鈍角（１２０°）となり、鋭角部で生じやすい波状化を効果的に抑制することができる。また、変形例１の場合と同様に、第２配線電極２Ｅの角部が平面視で第１配線電極１Ｅと重ならず、角部および電極の重なり部で生じやすい波状化を効果的に抑制することができる。なお、第１配線電極１Ｅを長方形としてもよい。但し、六角形とすることで、角を鈍角とすることができ、波状化を効果的に抑制することができる。
【００７１】
（変形例３）
図１５においては、第２配線電極２Ｅを正六角形とし、これらの各辺が間隔ｄを置いて対向するよう配置した際、３つの第２配線電極２Ｅの近接する３つの頂点を結ぶ正三角形の中心部を中心とする、正六角形の第１配線電極１Ｅを配置している。当該第１配線電極１Ｅは、３つの第２配線電極２Ｅの近接する３つの頂点を含んでいる。このように、第２配線電極２Ｅを正六角形とすることで、角が鈍角（１２０°）となり、鋭角部で生じやすい波状化を効果的に抑制することができる。また、変形例２の場合と比較し、第１配線電極１Ｅの数を少なくでき、第１配線電極１Ｅの総面積を小さくできる。よって、第１配線電極１Ｅと第２配線電極２Ｅとの重なり領域を小さくでき、波状化を抑制することができる。
【００７２】
（変形例４）
図１６においては、第２配線電極２Ｅを正方形とし、これらを間隔ｄを置いてアレイ状に配置した際、４つの第２配線電極２Ｅの近接する４つの角部の内側に接続部（Ｃ１〜Ｃ４）を設け、これらを接続するように略正方形の枠状に第１配線電極１Ｅを配置している。かかる構造によれば、第２配線電極２Ｅの角部と第１配線電極１Ｅが重ならず、角部および電極の重なり部で生じやすい波状化を効果的に抑制することができる。また、変形例１の場合と比較し、接続部の数を少なくすることができる。
【００７３】
なお、上記変形例１〜４については、第１配線電極１Ｅと第２配線電極２Ｅの形状および接続構成が異なるのみで、他の構成および製造工程は、図１〜図７を参照しながら説明した上記実施の形態と同様である。
＜実施の形態２＞
上記実施の形態１においては、ＴＦＴ部にいわゆるトップゲート構造の薄膜トランジスタＴを形成したが、薄膜トランジスタの構成はこれに限定されるものではなく、例えば、ボトムゲート構造の薄膜トランジスタＴを形成してもよい。
【００７４】
図１７は、本実施の形態の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【００７５】
図１７（Ａ）に示すように、ボトムゲート構造の薄膜トランジスタＴが形成される。かかるトランジスタの製造工程に制限はなく、例えば、実施の形態１と同様の材料や成膜方法を用いて各部位を形成することができ、その一例を以下に説明する。
【００７６】
図１７（Ａ）および（Ｂ）に示すように、例えば、ポリイミド樹脂などからなる基板Ｓ１の上部に下地絶縁膜１５として例えば、酸化シリコン膜を成膜した後、導電性膜として例えばアルミニウム（Ａｌ）などの金属膜をスパッタリング法により堆積し、パターニングすることにより、ＴＦＴ部においてゲート電極Ｇを、実装部において第１配線電極１Ｅを形成する。
【００７７】
次いで、ゲート電極Ｇおよび第１配線電極１Ｅ上に層間絶縁膜１９として例えば酸化シリコン膜をＣＶＤ法で形成し、さらに、その上部に半導体膜１７ｉとして、例えばアモルファスシリコンをＣＶＤ法やスパッター法などにより堆積する。
【００７８】
次いで、各トランジスタのチャネル領域となる部分にエッチングストッパー１６を形成し、さらに、その上部に、ｎ型又はｐ型の不純物含有した半導体膜を成膜する。次いで、ｎ型又はｐ型の不純物含有した半導体膜がエッチングストッパーの１６の両側に残存するよう、パターニングし、ソース、ドレイン領域１７Ａを形成する。この際、下層の真性半導体膜１７ｉも同時にパターニングする。
【００７９】
次いで、実装部において第１配線電極１Ｅ上の層間絶縁膜１９をエッチングすることによりコンタクトホールを形成した後、ソース、ドレイン領域１７Ａ上に導電性膜として例えばＡｌ膜をスパッタリング法で堆積し、パターニングすることにより第１層配線Ｍ１ａ、Ｍ１ｂを形成する。また、この際、実装部においては、第１配線電極１Ｅの４つの角部のコンタクトホールとその角部が重なるように４つの第２配線電極２Ｅを配置する。
【００８０】
この後、実施の形態１と同様に、層間絶縁膜および画素電極を形成する。
【００８１】
このように、薄膜トランジスタＴをボトムゲート構造としても、各構成部位の形成工程と同じ工程で第１配線電極１Ｅ、接続部Ｃおよび第２配線電極２Ｅを形成することができ、短工程で、波状化を抑制できる電極パッドＰを形成することができる。
【００８２】
なお、実施の形態１および２においては、ゲート電極Ｇおよび第１層配線Ｍ１ａとそれぞれ同層の配線層を用いて第１配線電極１Ｅおよび第２配線電極２Ｅを形成したが、他の導電性部位、例えば、第１層配線よりさらに上層の配線や、画素を構成するコンデンサなどの他の素子の電極と、同層の導電性膜を利用して電極（Ｅ１、Ｅ２）を形成してもよい。
【００８３】
また、実施の形態１および２においては、フレキシブル基板Ｓ１上に直接薄膜トランジスタＴ等を形成する工程について説明したが、いわゆる転写技術を用いてもよい。即ち、ガラス基板のような剛性の基板上に薄膜トランジスタＴ等を形成し、他のガラス基板等に仮転写した後、最終的にフレキシブル基板上に転写してもよい。このような場合においても、最終転写後に、上記実施の形態と同様、熱処理工程（例えば、ＦＰＣの熱圧着工程など）が存在し、熱による波状化に効果的に対応できる。また、製品完成後の基板の経時変化による波状化にも効果的に対応でき、品質の向上を図ることができる。
【００８４】
また、実施の形態１および２においては、ポリイミド樹脂などからなるフレキシブル基板を例に説明したが、波状化の問題は、上記プラスチック基板のみならず、大面積の電極パッドの下層に厚い樹脂層が存在する場合に生じ得る。樹脂層は熱や経時変化によって粘性流動変形しやすく、それ故に樹脂層上に形成された電極パッドは波状化しやすい。変形が生じやすい材料としては、例えば、アクリル樹脂やフィルム、ポリエステルフィルム、ビニル樹脂やウレタン樹脂などの各種プラスチック樹脂並びにプラスティックフィルムなどがある。よって、上記実施の形態は、上記プラスチック基板のみならず、下層に樹脂層を有する電子デバイスに広く適用可能である。
【００８５】
また、実施の形態１および２においては、大面積（例えば、１ｍｍ2以上）の金属層として電極パッドＰを例に説明したが、かかる金属層としては、共通電極や画素電極なども例として挙げることができる。例えば、図２（Ａ）中の共通電極パッドＣＥを、上記第１配線電極１Ｅ、接続部Ｃおよび第２配線電極２Ｅで構成してもよい。この共通電極パッドＣＥは、ＡＣＰ材料などを用いて後述の対向電極３３と電気的に接続される部位である。
＜実施の形態３＞
上記実施の形態１および２においては、第２配線電極２Ｅを、第１層配線Ｍ１ａのパターニングと同時に形成したが、画素電極ＰＥのパターニング時に形成し、第２配線電極２Ｅを積層構造としてもよい。
【００８６】
図１８および図１９は、本実施の形態の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【００８７】
実施の形態１と同様に、基板Ｓ１上に薄膜トランジスタＴおよび第１配線電極１Ｅを形成した後、ゲート電極Ｇおよび第１配線電極１Ｅ上に層間絶縁膜２１として例えば酸化シリコン膜をＣＶＤ法で形成する。
【００８８】
次いで、ソース、ドレイン領域１７ａ上の層間絶縁膜２１をエッチングすることによりコンタクトホールを形成する。また、実装部においては、正方形の第１配線電極１Ｅの４つの角部にコンタクトホールを形成する。次いで、コンタクトホール内を含む層間絶縁膜２１上に導電性膜として例えばＡｌ膜をスパッタリング法で堆積し、パターニングすることにより第１層配線Ｍ１ａ、Ｍ１ｂを形成する。この際、実装部においては、Ａｌ膜をパターニングせず、大面積の導電性膜２４として残存させる。
【００８９】
次いで、図１９に示すように、第１層配線Ｍ１ａ、Ｍ１ｂおよび導電性膜２４上を含む層間絶縁膜２１上に、層間絶縁膜２３として例えばポリイミド膜をスピンコート法を用いて形成する。次いで、第１層配線Ｍ１ｂ上の層間絶縁膜２３をエッチングすることによりコンタクトホールを形成する。この際、実装部の層間絶縁膜２３を除去し、導電性膜２４を露出させる。次いで、当該コンタクトホール内を含む層間絶縁膜２３上および導電性膜２４上に導電性膜として例えばＩＴＯ膜をスパッタリング法で堆積し、パターニングすることにより画素電極ＰＥを形成する。この際、実装部においては、ＩＴＯ膜２６と導電性膜２４の積層膜を同時にパターニングし、これらの積層膜よりなる第２配線電極２Ｅを形成する。この第２配線電極２Ｅは、実施の形態１と同様の平面形状である。
【００９０】
このように、第２配線電極２ＥをＩＴＯ膜と導電性膜の積層構造としてもよい。かかる構成によれば、実施の形態１で説明した波状化の抑制の効果に加え、ＩＴＯ膜が保護膜となり外部応力に対する耐性が向上する。
＜実施の形態４＞
上記実施の形態１および２においては、第１配線電極１Ｅと第２配線電極２Ｅとを接続部Ｃを介して接続したが、これらの電極（Ｅ１、Ｅ２）を異なる導電性膜を用いて形成し、互いに直接重ね合わせることで接続を図ってもよい。
【００９１】
図２０は、本実施の形態の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【００９２】
実施の形態１と同様に、基板Ｓ１上に薄膜トランジスタＴを形成した後、ゲート電極Ｇ上に層間絶縁膜２１として例えば酸化シリコン膜をＣＶＤ法で形成する。
【００９３】
次いで、ソース、ドレイン領域１７ａ上の層間絶縁膜２１をエッチングすることによりコンタクトホールを形成する。次いで、コンタクトホール内を含む層間絶縁膜２１上に導電性膜として例えばＡｌ膜をスパッタリング法で堆積し、パターニングすることにより第１層配線Ｍ１ａ、Ｍ１ｂを形成する。この際、実装部において第１配線電極１Ｅを形成する。第１配線電極１Ｅは、実施の形態１と同様に、正方形であり、所定の間隔ｄ１を置いてアレイ状に配置されている。
【００９４】
次いで、第１層配線Ｍ１ａ、Ｍ１ｂおよび第１配線電極１Ｅ上を含む層間絶縁膜２１上に、層間絶縁膜２３として例えばポリイミド膜を実施の形態１と同様に形成する。次いで、第１層配線Ｍ１ｂ上の層間絶縁膜２３をエッチングすることによりコンタクトホールを形成する。この際、実装部の層間絶縁膜２３を除去し、第１配線電極１Ｅを露出させる。次いで、当該コンタクトホール内を含む層間絶縁膜２３上および第１配線電極１Ｅ上に導電性膜として例えばＩＴＯ膜をスパッタリング法で堆積し、パターニングすることにより画素電極ＰＥを形成する。この際、実装部においては、ＩＴＯ膜をパターニングし、第１配線電極１Ｅの４つの角部のいずれかと重なるように４つの第２配線電極２Ｅを形成する。この第２配線電極２Ｅは、実施の形態１と同様に平面視において正方形であり、所定の間隔ｄを置いてアレイ状に配置されている。
【００９５】
このように、第１配線電極１Ｅの一部と第２配線電極２Ｅの一部とを互いに直接重ねあわせ電気的接続を図り、電極パッドＰとしてもよい。この場合も、実施の形態１〜３に示す効果より劣るが波状化の抑制を図ることができる。但し、本構成によれば、接続部Ｃを省略することができるため、コンタクトホールと第１配線電極１Ｅの端部あるいは第２配線電極２Ｅの端部との間隔を考慮する必要がなく、また、製造工程の簡略化を図ることができる。
【００９６】
なお、上記実施の形態２〜４において、実施の形態１で説明した「数値範囲」や「１Ｅと２Ｅの形状および接続構成の変形例」や各種応用例を適宜採用できることは言うまでもない。
【００９７】
＜電子機器＞
上記実施の形態で説明した基板（電子デバイス用基板、アクティブマトリクス基板）は、電気光学装置などの電子機器に用いることができる。
【００９８】
（電気泳動表示装置の製造工程）
電気光学装置の一例として電気泳動装置（電子ペーパー）への適用について説明する。
【００９９】
図２１は、上記実施の形態に係る基板Ｓ１を用いた電気泳動装置の製造方法を示す断面図である。図示するように、対向電極３３および電気泳動カプセル層３１が形成された電気泳動シートＳ３を基板Ｓ１の表示部（ＴＦＴ部）に接着することにより電気泳動装置が形成される。なお、基板Ｓ１上の素子層の詳細な図示は省略してある。
【０１００】
（電子機器）
図２２に電子ペーパー１０００の斜視図を示す。当該電子ペーパーは、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体１００１と、表示ユニット１００２とを備えている。このような電子ペーパー１０００では、表示ユニット１００２の部分に、前述した電気泳動装置が組み込まれる。
【０１０１】
なお、上記においては、上記電気泳動装置を例に説明したが、この他、液晶装置や有機ＥＬ（Electro-Luminescence）装置などの各種電気光学装置にも適用可能である。
【０１０２】
図２３は、電子機器の一例である携帯電話機を示す斜視図である。この携帯電話機１１００は、表示部１１０１を備え、当該表示部に、上記電気光学装置を組み込むことができる。
【０１０３】
図２４は、電子機器の一例である携帯型情報処理装置を示す斜視図である。この携帯型情報処理装置１２００は、キーボード等の入力部１２０１、演算手段や記憶手段などが格納された本体部１２０２、及び表示部１２０３を備えている。当該表示部に、上記電気光学装置を組み込むことができる。
【０１０４】
この他、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等にも適用できる。これらの各種電子機器の表示部や駆動回路部に、上記電気光学装置を組み込むことができる。
【０１０５】
なお、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。
【符号の説明】
【０１０６】
１ａ…表示部（表示領域）、１ｂ…周辺回路部、１ｃ…引き回し配線、１Ｅ…第１配線電極、２Ｅ…第２配線電極、３…ケーブル、５…駆動用ＩＣ、７…電気泳動シート、７ａ…電気泳動カプセル層が形成された領域、７ｂ…保護フィルム部、１５…下地絶縁膜、１６…エッチングストッパー、１７…半導体膜、１７ａ…ソース、ドレイン領域、１７ｉ…真性半導体膜、１７Ａ…ソース、ドレイン領域、１９…絶縁膜、２１…層間絶縁膜、２３…層間絶縁膜、２４…導電性膜、２６…ＩＴＯ膜、３１…電気泳動カプセル層、３３…対向電極、１０００…電子ペーパー、１００１…本体、１００２…表示ユニット、１１００…携帯電話機、１１０１…表示部、１２００…携帯型情報処理装置、１２０１…入力部、１２０２…本体部、１２０３…表示部、Ｃ…接続部、ＣＥ…共通電極パッド、ｄ…間隔、ｄ１…間隔、ＧＬ…ゲート線、Ｍ１ａ、Ｍ１ｂ…第１層配線、Ｐ…電極パッド、Ｐ３…電極パッド、ＰＥ…画素電極、ＳＬ…ソース線、Ｓ１…基板、Ｓ３…電気泳動シート、Ｔ…薄膜トランジスタ、Ｗ…引き回し配線の幅
【図１】
2011158559.tif 000003
【図３】
2011158559.tif 000004
【図４】
2011158559.tif 000005
【図５】
2011158559.tif 000006
【図６】
2011158559.tif 000007
【図７】
2011158559.tif 000008
【図８】
2011158559.tif 000009
【図９】
2011158559.tif 000010
【図１０】
2011158559.tif 000011
【図１１】
2011158559.tif 000012
【図１２】
2011158559.tif 000013
【図１３】
2011158559.tif 000014
【図１４】
2011158559.tif 000015
【図１５】
2011158559.tif 000016
【図１６】
2011158559.tif 000017
【図１７】
2011158559.tif 000018
【図１８】
2011158559.tif 000019
【図１９】
2011158559.tif 000020
【図２０】
2011158559.tif 000021
【図２１】
2011158559.tif 000022
【図２２】
2011158559.tif 000023
【図２３】
2011158559.tif 000024
【図２４】
2011158559.tif 000025
【図２】
2011158559.tif 000026