(57)【要約】      （修正有）【課題】半田ボール端子の数を増やすことなく、ノイズの回り込みを低減させる半導体装置を提供する。【解決手段】半導体装置内の互いに同電位となるチップ内同電位パッド２０間を、半導体装置に設けられたＰＫＧボール１０を介して導通部材を用いて接続する。導電部材は、平面パターン配線と、平面パターン配線の複数のチップ内同電位パッド２０との接続部位からＰＫＧボール端子１０側へ向かって延びるスリット４０とから構成される。【選択図】図４
2011014871.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置内の互いに同じ電位となる電極パッド間を、当該半導体装置に設けられた半田ボール端子を介して導通部材を用いて接続する半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記電極パッド間を、該電極パッド間を分離するように前記電極パッドから前記半田ボール端子近傍にかけてスリットを入れたテープパターンを用いて接続することを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記電極パッド間を、該電極パッド間を分離するように前記電極パッドから前記半田ボール端子近傍にかけてスリットを入れたリードフレームを用いて接続することを特徴とする半導体装置。
【請求項４】
配線基板と、
前記配線基板の一方の面に搭載され、互いに同じ電位を有する複数の電極パッドが配置された半導体チップと、
前記配線基板の他方の面側に配置された半田ボール端子と、
前記複数の電極パッドと前記半田ボール端子とを電気的に接続する平面パターン配線と、
前記平面パターン配線の前記複数の電極パッドとの接続部位から前記半田ボール端子側へ向かって延びるスリットとから構成される半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記スリットは、前記複数の電極パッドとの接続部位から前記半田ボール端子の近傍位置まで延在するように構成したことを特徴とする半導体装置。
【請求項６】
請求項４に記載の半導体装置において、
前記スリットは、前記複数の電極パッドとの接続部位から、平面パターン配線の配線幅が９０μｍ以下になる部位の近傍まで延在するように構成したことを特徴とする半導体装置。
【請求項７】
請求項４に記載の半導体装置において、
前記複数の電極パッドは、グランド用の電極パッド、または電源用の電極パッドであることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
一般的に、半導体装置（半導体チップ）内の互いに同電位であるパッドに対して、非同期ノイズ等の回り込みを低減させるために、当該パッド間を同一のリードフレームで接続したり、スプリットしたリードフレーム上にワイヤーで接続したり、テープパターンで接続したりしている。
【０００３】
また、パッドを分離して、互いに同じ機能の端子のパッドとの間をワイヤーで接続する技術が考えられている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−３２４２９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述したようなノイズ分離では、半導体チップにおける処理の高速化や消費電力の増加に伴い、十分な効果が得られないという問題点がある。
【０００６】
また、互いに同電位であるパッド同士を半導体装置に設けられた半田ボール端子と共に分離すれば大きなノイズ分離効果が得られる。しかしながら、その場合、半田ボール端子の数が増加してしまい、半導体装置のＰＫＧコストの増大や、汎用性が低くなってしまうという問題点がある。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、
半導体装置内の互いに同電位となる電極パッド間を、当該半導体装置に設けられた半田ボール端子を介して導通部材を用いて接続する。
【０００８】
また、本発明の半導体装置は、
配線基板と、
前記配線基板の一方の面に搭載され、互いに同じ電位を有する複数の電極パッドが配置された半導体チップと、
前記配線基板の他方の面側に配置された半田ボール端子と、
前記複数の電極パッドと前記半田ボール端子とを電気的に接続する平面パターン配線と、
前記平面パターン配線の前記複数の電極パッドとの接続部位から前記半田ボール端子側へ向かって延びるスリットとから構成される。
【発明の効果】
【０００９】
以上説明したように、本発明においては、半導体装置内の互いに同電位となる電極パッド間を、当該半導体装置に設けられた半田ボール端子を介して導通部材を用いて接続する構成としたため、半田ボール端子の数を増やすことなく、ノイズの回り込みを低減させることができる。
【図面の簡単な説明】
【００１０】
【図１】一般的な半導体装置の実施の一形態を示す図である。
【図２】本発明の半導体装置の第１の実施の形態を示す図である。
【図３】図１に示した半導体装置のうち、破線で囲ったＡの部分を拡大した図である。
【図４】図２に示した半導体装置のうち、破線で囲ったＢの部分を拡大した図である。
【図５】第２の実施の形態におけるＢＧＡ型半導体装置の概略構成を示す断面図である。
【図６】図５に示した絶縁基板上に形成される配線構造を示す図である。
【図７】第３の実施の形態における半導体装置の配線構造を示す図である。
【図８】ｗＢＧＡ型半導体装置の概略構成を示す断面図である。
【発明を実施するための形態】
【００１１】
（第１の実施の形態）
以下に、本発明の半導体装置の第１の実施の形態について図面を参照して説明する。なお、一般的な半導体装置と比較しながら説明する。
【００１２】
図１は、一般的な半導体装置の実施の一形態を示す図である。
【００１３】
図２は、本発明の半導体装置の第１の実施の形態を示す図である。
【００１４】
図３は、図１に示した半導体装置のうち、破線で囲ったＡの部分を拡大した図である。図１に示した半導体装置のうちＡの部分について、図３を用いて説明する。
【００１５】
図３に示すように、図１に示した半導体装置のうち、破線で囲ったＡの部分には、半田ボール端子であるＰＫＧボール１００と、互いに同電位となる４つのチップ内同電位パッド２００とが設けられている。また、ＰＫＧボール１００と、チップ内同電位パッド２００とが、半導体装置内の端子間の接続（配線）パターンがテープ状に形成されたテープパターン３００を用いて接続されている。
【００１６】
この場合、上述したように、チップ内同電位パッド２００間で非同期ノイズ等の回り込みが発生してしまう。
【００１７】
図４は、図２に示した半導体装置のうち、破線で囲ったＢの部分を拡大した図である。図２に示した半導体装置のうちＢの部分について、図４を用いて説明する。
【００１８】
図４に示すように、図２に示した半導体装置のうち、破線で囲ったＢの部分には、半田ボール端子であるＰＫＧボール１０と、互いに同じ電位となる４つのチップ内同電位パッド２０とが設けられている。また、ＰＫＧボール１０と、チップ内同電位パッド２０とが、半導体装置内の端子間の接続（配線）パターンがテープ状に形成されたテープパターン３０を用いて接続されている。さらに、テープパターン３０は、ノイズ分離目的で分けたチップ内同電位パッド２０に対し、ＰＫＧボール１０を基点としてスリット状の切り込み（スリット４０）が、チップ内同電位パッド２０が互いから分離するように入れられている。つまり、４つのチップ内同電位パッド２０が、互いにＰＫＧボール１０を介してテープパターン３０を用いて接続されている形態となっている。
【００１９】
また、スリット４０は図４に示すように、チップ内同電位パッド２０からＰＫＧボール１０もしくはＰＫＧボール１０の近傍にかけて入れられている。この近傍の距離（スリット４０のＰＫＧボール１０側の端とＰＫＧボール１０との間の距離）は、半導体装置それぞれの特性に応じて変更する。
【００２０】
図４に示した半導体装置では、４つのチップ内同電位パッド２０の間それぞれにスリット４０（この場合３つのスリット４０となる）を入れることにより、それぞれのチップ内同電位パッド２０は、互いにＰＫＧボール１０を介して接続されていることとなる。
【００２１】
このように、チップ内同電位パッド２０間をＰＫＧボール１０を基点としてスリット４０を入れたテープパターン３０を用いて互いに接続する。これにより、ノイズ分離をしたい同電位間の接続点が最も低いインピーダンスの箇所となる。そのため、ＰＫＧボール１０の数を増やすことなく、ノイズの回り込みを大きく低減することが可能となる。
【００２２】
なお、チップ内同電位パッド２０とＰＫＧボール１０とを、テープパターン３０以外の導通部材を用いて接続するものであっても良い。例えば、テープパターン３０の代わりに、複数のリードを有するリードフレームを用いるものであっても良い。この場合、図４に示したスリット４０が、互いに隣接するチップ内同電位パッド２０からＰＫＧボール１０もしくはＰＫＧボール１０の近傍にかけてのリード部分に入れられる。
【００２３】
また、図２に示したＢの部分以外の部分にも、同じ接続を適用することにより、同じ効果を奏する。つまり、図４では、ＰＫＧボール１０を図２に示したＶＳＳ端子ボール（電源端子）である場合を例に挙げて説明したが、これに限らない。
（第２の実施の形態）
以下に、本発明の半導体装置の第２の実施の形態について説明する。本形態においては、半導体装置がＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型半導体装置である場合を例に挙げる。
【００２４】
図５は、第２の実施の形態におけるＢＧＡ型半導体装置の概略構成を示す断面図である。
【００２５】
図５を参照すると、ＢＧＡ型半導体装置５０は、略四角形で所定の配線パターンが形成された配線基板５１を有している。配線基板５１はフレキシブル配線基板であり、絶縁基板５２であるポリイミド基材にＣｕ等の導電材料からなる所定のパターン配線が形成されている。また、絶縁基板５２の中央領域には開口部５３が形成されている。
【００２６】
また、絶縁基板５２の他面には、所定の間隔で、複数のランド５４（外部端子）が格子状に配置されている。また、絶縁基板５２の複数のランド５４に対応する位置には孔部が形成されており、その孔部から露出したランド５４上にはそれぞれ半田ボール端子であるＰＫＧボール５５が搭載されている。
【００２７】
また、絶縁基板５２の開口部５３に突出するようにインナーリード（フィルムリード５６）が配置されており、インナーリードは後述する半導体チップ５７の電極パッド５８に電気的に接続される。そして、インナーリードとこれに対応するランド５４とは、配線基板５１のパターン配線によりそれぞれ電気的に接続されている。本実施の形態では、電源用或いはＧＮＤ（グランド）用の電極パッドに接続されるパターン配線は、絶縁基板５２上に平面パターン（ベタパターン）で形成されている。
【００２８】
また、配線基板５１の上述した他面と対向する一面側には、ＤＡＦ（Ｄｉｅ  Ａｔｔａｃｈｅｄ  Ｆｉｌｍ）、或いはエラストマ等の接着部材５９を介して、半導体チップ５７が搭載されている。半導体チップ５７は、略四角形の板状で、一面に例えばメモリ回路と、複数の電極パッド５８が形成されており、一面側を配線基板５１に向けて搭載されている。
【００２９】
複数の電極パッド５８は、例えば電源やＧＮＤ（グランド）等の同電位を有する複数の同電位の電極パッド５８を含んでおり、半導体チップ５７の中央部位に一列で配置されている。そして、半導体チップ５７の複数の電極パッド５８は、配線基板５１の開口部５３内から露出するように、半導体チップ５７が配線基板５１に搭載されている。また、半導体チップ５７の電極パッド５８を除く一面には、図示しないパッシベーション膜が形成され、回路形成面を保護している。
【００３０】
そして、半導体チップ５７上に形成された電極パッド５８は、それぞれ対応する開口部５３に配置されたインナーリードをインナーリードボンディングにより接続することで電気的に接続されている。
【００３１】
そして、配線基板５１の一面と、開口部５３には、封止体６０が形成されており、封止体６０により半導体チップ５７及びそれぞれの電極パッド５８及びインナーリードが覆われるように構成される。封止体６０は、例えばエポキシ樹脂等の熱硬化性樹脂からなる。この封止体６０により、半導体チップ５７及びインナーリードの接続部位を外界から保護する。
【００３２】
図６は、図５に示した絶縁基板上に形成される配線構造を示す図である。図５に示した絶縁基板５２上に形成される平面パターン（ベタパターン）について、図６を参照して説明する。
【００３３】
図６に示すように、本実施の形態では、隣接する複数の互いに同じ電位の電極パッド５８（チップ内同電位パッド６１）に対応した複数のインナーリードに接続されるパターン配線は、平面パターン（ベタパターン）形状に構成された平面パターン配線６２となっている。この平面パターン配線６２には、複数の電極パッドと接続するインナーリードの接続部から外部端子となるＰＫＧボール５５へ向かってスリット６４が形成されている。スリット幅はパターン加工できる程度であればどの位の幅でも良いが、例えば、３０μｍ程度の幅で形成される。
【００３４】
そして、平面パターン配線６２に形成されたスリット６４は、図６に示すように、途中の部位、例えば平面パターン配線６２の幅が９０μｍ以下となる部位（図６に示したＣ）まで延在する。例えば、９０μｍ程度の平面パターン配線６２の幅がある場合には、幅が３０μｍであるスリット６４を入れても、パターン配線を加工する上で信頼性を確保できる幅である３０μｍ以上の幅の配線が形成できる。
【００３５】
このように、平面パターン配線６２にインナーリードの接続部位からＰＫＧボール５５へ向かって延在するスリット６４を設け、それぞれのチップ内同電位パッド６１からの接続配線を分離する。これにより、ＰＫＧボール５５の数を増やすことなく、ノイズの回り込みを低減することができる。また、平面パターン配線６２に形成されたスリット６４を、平面パターン配線６２の幅が９０μｍ以下になる部位の近傍まで延在させる。これにより、配線の信頼性を確保しつつ、ノイズの回り込みを低減することができる。また、平面パターン配線６２を配線基板５１の端部に配置し、ＰＫＧボール５５の外側を配線する部分で、幅が３０〜９０μｍ程度に細く、スリット６４を形成しないように構成することで、第１の実施の形態における配線基板のサイズよりも配線基板のサイズを小さくすることができる。これにより、半導体装置の小型化を図ることができる。
【００３６】
また、配線基板５１に平面パターン配線６２を形成することで、半導体装置の反りを抑制することができる。
（第３の実施の形態）
以下に、本発明の半導体装置の第３の実施の形態について説明する。
【００３７】
図７は、第３の実施の形態における半導体装置の配線構造を示す図である。
【００３８】
図７を参照すると、平面パターン配線６２に形成されたスリット６４は、途中の部位、例えば平面パターン配線６２の幅が１５０μｍ以下となる部位（図７に示したＤ）まで２本のスリット６４が延在し、また、９０μｍ以下となる部位（図７に示したＥ）まで１本のスリット６４が延在するように構成される。１５０μｍ程度の平面パターン幅がある場合には、幅が３０μｍであるスリット６４を入れても、パターン配線を加工する上で信頼性を確保できる幅である３０μｍ以上の幅の３本の配線を形成することができる。このように、第２の実施の形態と同様な効果が得られると共に、３つ以上の同電位の電極パッド（チップ内同電位パッド６１）にも適用が可能となる。
【００３９】
以上、本発明を第１〜３の実施の形態に基づいて説明したが、本発明は上述した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、上述した実施の形態では、ポリイミド基材からなるフレキシブル配線基板を用いた場合について説明したが、ガラスエポキシ基材からなる配線基板に適用しても良い。
【００４０】
また、上述した実施の形態では、中央領域に開口部が形成された配線基板を用いた場合について説明したが、開口部により完全に２つの領域に分離された配線基板を用いても良い。
【００４１】
また、上述した実施の形態では、絶縁基板の他面側にのみ配線層を有する１層基板を用いた場合について説明したが、２層基板等の多層配線基板に適用しても良い。
【００４２】
また、フィルムリードを用いたμＢＧＡ型の半導体装置に適用した場合について説明したが、配線基板に平面パターン配線を形成した半導体装置であれば、ｗＢＧＡ（Ｗｉｎｄｏｗ  ＢＧＡ）型半導体装置等にも適用しても良い。
【００４３】
図８は、ｗＢＧＡ型半導体装置の概略構成を示す断面図である。
【００４４】
図８に示すように、ｗＢＧＡ型半導体装置６５は、半導体チップ５７の電極パッド５８と、これに対応するランド５４とが、ワイヤー６６を用いて電気的に接続される。また、配線パターンを保護するために、絶縁膜となるインキであるソルダーレジスト６７が配線基板５１の表面を覆っている。
【００４５】
なお、ｗＢＧＡ型の半導体装置の場合には、平面パターン配線に形成されたスリットは、途中の部位、例えば平面パターンの幅が１２０μｍ以下となる部位まで延在する。例えば１２０μｍ程度の平面パターンの幅がある場合には、幅が４０μｍであるスリットを入れても、パターン配線を加工する上で信頼性を確保できる幅である４０μｍ以上の幅の配線を形成することができる。
【符号の説明】
【００４６】
１０，５５，１００    ＰＫＧボール
２０，６１，２００    チップ内同電位パッド
３０，３００    テープパターン
４０，６４    スリット
５０    ＢＧＡ型半導体装置
５１    配線基板
５２    絶縁基板
５３    開口部
５４    ランド
５６    フィルムリード
５７    半導体チップ
５８    電極パッド
５９    接着部材
６０    封止体
６２    平面パターン配線
６５    ｗＢＧＡ型半導体装置
６６    ワイヤー
６７    ソルダーレジスト
【図１】
2011014871.tif 000003
【図２】
2011014871.tif 000004
【図３】
2011014871.tif 000005
【図４】
2011014871.tif 000006
【図５】
2011014871.tif 000007
【図６】
2011014871.tif 000008
【図７】
2011014871.tif 000009
【図８】
2011014871.tif 000010