(57)【要約】【課題】制御装置と操作装置との間の通信路の断線検出において、相互間のインピーダンス整合を崩すことがなく、通信路の断線を検出することができるようにする。【解決手段】  通信路差動信号のコモンモード信号の周波数スペクトラムを求め、周波数スペクトラム閾値とを比較する判定器を備え、コモンモード信号の周波数スペクトラムと、周波数スペクトラム閾値とを比較して、電線・ケーブルの導体断線を検出する【選択図】図１
2011217340.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランシーバ回路を備えた第１の装置と、第２のトランシーバ回路を備えた第２の装置との相互間が差動信号で接続され、前記第１の装置および前記第２の装置の各々に備わる送受信制御回路の制御に基づき通信をおこなう通信回路のケーブル断線検出装置であって、
前記差動信号間に抵抗器を介したコモンモード信号のプリアンブル期間の周波数スペクトラム値に基づいて前記差動信号の断線を検出する断線検出回路を備えることを特徴とするケーブル断線検出装置。
【請求項２】
前記断線検出回路は、
前記コモンモード信号の高周波成分をカットするローパスフィルタと、
該ローパスフィルタの出力を前記通信のプリアンブル期間より所定時間遅延したサンプリング遅延信号がアクティブ期間中だけデジタルデータに変換するＡＤコンバータと、
前記デジタルデータを離散フーリエ変換して周波数スペクトラム値の演算するＤＦＴ演算器と、
前記周波数スペクトラム値が予め定めた周波数スペクトラム閾値を超えた場合にケーブルの断線と判断する判定器と、
を備えることを特徴とする請求項１記載のケーブル断線検出装置。
【請求項３】
前記判定器は、
任意に設定可能な複数の判定レジスタと、
複数の比較器と、
ＡＮＤ回路と、を備え、
前記複数の判定レジスタには、前記コモンモード信号の基本周波数のスペクトラムに該当する周波数スペクトラム閾値と、前記基本周波数の３倍成分の高調波スペクトラムに該当する周波数スペクトラム閾値と、前記基本周波数の５倍成分の高調波スペクトラムに該当する周波数スペクトラム閾値と、をそれぞれ格納し、
前記複数の比較器により、前記ＤＦＴ演算器で演算された周波数スペクトラム値と、前記複数の判定レジスタに格納した周波数スペクトラム閾値と、をそれぞれ比較し、
少なくとも２つの前記比較器の結果の論理積を前記ＡＮＤ回路により求め、断線検出信号とすることを特徴とする請求項２記載のケーブル断線検出装置。
【請求項４】
前記断線検出回路は、
前記コモンモード信号の基本周波数と、３倍高調波成分および５倍高調波成分が通過する複数のバンドパスフィルタと、
該複数のバンドパスフィルタの出力の各々を整流および平滑する複数の整流部と、
該複数の整流部の出力を前記通信のプリアンブル期間より所定時間遅延したサンプリング遅延信号がアクティブ期間中だけデジタルデータに変換し前記周波数スペクトラム値を出力する複数のＡＤコンバータと、
前記周波数スペクトラム値が予め定めた周波数スペクトラム閾値を超えた場合にケーブルの断線と判断する判定器と、
を備えることを特徴とする請求項１記載のケーブル断線検出装置。
【請求項５】
前記判定器は、
任意に設定可能な複数の判定レジスタと、
複数の比較器と、
ＡＮＤ回路と、を備え、
前記複数の判定レジスタには、前記コモンモード信号の基本周波数のスペクトラムに該当する周波数スペクトラム閾値と、前記基本周波数の３倍成分の高調波スペクトラムに該当する周波数スペクトラム閾値と、前記基本周波数の５倍成分の高調波スペクトラムに該当する周波数スペクトラム閾値と、をそれぞれ格納し、
前記複数の比較器により、前記複数のＡＤコンバータより出力する前記周波数スペクトラム値  と、前記複数の判定レジスタに格納した周波数スペクトラム閾値と、をそれぞれ比較し、
少なくとも２つの前記比較器の結果の論理積を前記ＡＮＤ回路により求め、断線検出信号とすることを特徴とする請求項４記載のケーブル断線検出装置。
【請求項６】
前記サンプリング遅延信号は、前記通信のフレームのプリアンブルが送信されている期間の信号を、前記ローパスフィルタの時定数だけ遅延する信号であることを特徴とする請求項２または請求項４記載のケーブル断線検出装置。
【請求項７】
第１のトランシーバ回路を備えた第１の装置と、第２のトランシーバ回路を備えた第２の装置との相互間がケーブル内を伝達する差動信号で接続され、送受信制御回路の制御に基づき通信を行う通信装置におけるケーブル断線検出方法であって、
前記差動信号間に抵抗器を介したコモンモード信号のプリアンブル期間の周波数スペクトラム値に基づいて前記差動信号の断線を検出する断線検出工程を含むことを特徴とするケーブル断線検出方法。
【請求項８】
前記断線検出工程が、
ケーブル断線時における周波数スペクトラム値の閾値を設定する閾値設定工程と、
サンプリング遅延信号に基づいて前記プリアンブル期間か否かを判断するプリアンブル期間判断工程と、
前記プリアンブル期間の周波数スペクトラム値を求めるスペクトラム生成工程と、
前記スペクトラム生成工程で求まった周波数スペクトラム値と前記閾値を比較する比較工程と、
前記比較工程において出力される断線検出信号に基づいて断線か否かを判断する断線検出信号判断工程と、
前記断線検出信号判断工程で断線と判断した場合に異常処理を実行する異常処理工程へ移行する工程と、
を含むことを特徴とする請求項７記載のケーブル断線検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電線・ケーブルの断線を検出することのできる断線検出装置および方法に関する。  
【背景技術】
【０００２】
ロボット機構内に備わるサーボモータを駆動制御するサーボ制御装置とサーボモータの位置またはロボット姿勢を検出するエンコーダ装置との間をシリアル通信で接続されたエンコーダケーブルでは、ロボットの動作に伴う屈曲動作などにより常にストレスを受けているため、長期稼働により断線が生じる場合がある。断線が生じた場合は、ロボットシステムの正常動作ができなくなる。この信号線断線による異常状態の復旧のためには、断線箇所の特定と、断線したエンコーダケーブルの交換が必要となるので、生産設備の長時間停止に至り、生産性の低下となる。
また、同様のケーブルの断線は、制御装置と操作装置との間で、相互間を通信で接続されたものでも、操作装置の移動に伴うケーブルの引きずり、機器による挟み込みなどにより発生する。
【０００３】
一般的な電線・ケーブルの導体断線を検出する方法として、電線・ケーブルの導体に断線検出用直流電流を流し、抵抗値を測定する方法があるが、断線検出用に直流電流または信号を印加して測定するため、ロボット稼動時の検出ができず、生産設備を停止する必要があった。
また、屈曲部で素線が断線していても、曲げを戻すと接触状態に復帰する瞬時断線現象が発生することがあるが、このような瞬時的な断線検出に対応できないという一般的な問題があった。
この様な問題を解決するために、通信の伝送方式を、２本の信号間の電圧差で電気信号を送る差動信号として、ラインレシーバで、位相が反転した２本の差動信号を排他的論理和により、断線を検出する技術が提案されている（例えば特許文献1参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１７０６５７号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の技術は、２つのラインレシーバが必要となり、このため伝送路のインピーダンスが不整合となるため、伝送路の反射が大きく影響するなどの阻害要因のために、より高速の通信に適用することが困難であるという問題があった。
本発明はこのような問題点に鑑みてなされたものであり、高速の通信で、また、システムが稼動状態であっても、確実に電線・ケーブルの導体断線を検出することができる断線検出装置とその検出方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明の一の観点によれば、  第１のトランシーバ回路を備えた第１の装置と、第２のトランシーバ回路を備えた第２の装置との相互間が差動信号で接続され、送受信制御回路の制御に基づき通信をおこなう通信装置のケーブル断線検出装置において、前記差動信号間に抵抗器を介したコモンモード信号のプリアンブル期間の周波数スペクトラム値に基づいて前記差動信号の断線を検出する断線検出回路を備えるケーブル断線検出装置が適用される。
【発明の効果】
【０００７】
本発明によると、第１の装置と第２の装置との間の通信フレームのプリアンブル期間のコモンモード信号の周波数スペクトラムを求め、閾値と比較することにより、電線・ケーブルの断線を検出することができるので、高速の通信でシステム稼動中（通信中）に確実に電線・ケーブルの導体断線を検出することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係る通信回路のケーブル断線検出装置のブロック図
【図２】断線前後の差動信号とコモンモード信号波形
【図３】通常時のコモンモード信号のスペクトラム
【図４】断線時のコモンモード信号のスペクトラム
【図５】本発明の第１実施形態に係る断線検出回路のブロック図
【図６】本発明の第１実施形態に係る送受信制御回路のブロック図
【図７】本発明の第１実施形態に係るフレーム生成回路のブロック図
【図８】本発明の第１実施形態に係るサンプリング遅延信号のタイミング
【図９】本発明の第１実施形態に係る断線検出の動作フローチャート
【図１０】本発明の第３実施形態に係るケーブル断線検出装置の断線検出回路のブロック図
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について図を参照して説明する。
【００１０】
＜第１実施形態＞
まず、図１を参照しつつ、本発明の第１実施形態に係るケーブル断線検出装置の構成について説明する。図１は、本発明の第１実施形態に係る通信回路のケーブル断線検出装置のブロック図である。図では、第１の装置 (不図示)と第２の装置 (不図示)との間の通信を行なうものであって、第１の装置(不図示)の第１のトランシーバ回路１と第２の装置(不図示)の第２のトランシーバ回路２との相互間は、差動信号１ａ、１ｂによるシリアル通信で、ツイストペアケーブルにより接続されている。第１のトランシーバ回路１の送受信を制御する送受信制御回路４と、第２のトランシーバ回路２の受信制御回路５と、によって通信制御されている。送受信制御回路４と送受信制御回路５は同様の構成となっている。
シリアル通信はマンチェスター符号方式で、伝送速度は、例えば４Ｍｂｐｓ（ｂｉｔ・ｐｅｒ・ｓｅｃｏｎｄ）とする。一般的な通信の同期を取る方式として、送信側はデータ送信時にフレームの頭にプリアンブルとよばれる「０」と「１」が交互に複数並んだビット列を送信する。このため、４Ｍｂｐｓのマンチェスター符号方式でのプリアンブルは半分の２ＭＨｚのビット列となる。プリアンブルは、通信において、２つのシステム間の伝送タイミングの同期化等に用いられる信号である。
【００１１】
抵抗器１１、１２は第１のトランシーバ回路１側のディファレンシャルモードの終端抵抗器で、抵抗器２１、２２は第２のトランシーバ回路２側のディファレンシャルモードの終端抵抗器で同一の抵抗値である。
抵抗器１３は第１のトランシーバ回路１側のコモンモード終端抵抗器で、抵抗器２３は第２のトランシーバ回路２側のコモンモード終端抵抗器で同一の抵抗値である。また、各終端抵抗器１３、２３はコンデンサを介してケーブルのシールドグランドＦＧに接続されている。
３は断線検出回路で、差動信号１ａまたは１ｂの断線を検出すると、断線検出信号６ａを出力する。
尚、第１のトランシーバ回路１、送受信制御回路４および断線検出回路３は、第１の装置の備わり、第２のトランシーバ回路２および送受信制御回路５は第２の装置に備わっている。
【００１２】
以下に差動信号の断線検出の原理を説明する。
図２は差動信号とコモンモード信号波形例であり、図２（ａ）は通常(非断線)時の波形で、図２（ｂ）は差動信号１ａ断線発生時の波形である。１３ａはコモンモード信号であり、位相の異なる差動信号１ａと１ｂの合成された信号となる。理想系の場合は、差動信号１ａと１ｂが打ち消しあい、コモンモード信号１３ａはオフセットの定電圧成分のみが観測される。しかしながら、図２（ａ）に示されるように、トランシーバ出力の立ち上がりと立ち下がりのバラツキにより、コモンモード信号１３ａは、トランシーバ出力のＨレベルからＬレベル、またはＬレベルからＨレベルへの変化時に突起状の信号が観測される。
また、図２(ｂ)では、差動信号１ａの線路断線が発生した場合であるが、差動信号１ａは、断線していない側の差動信号１ｂの誘導電圧により通常時の所定の電圧とならず低電圧となり、また差動信号１ｂと同相の信号波形となる。断線箇所のインピーダンス、差動信号路間の結合容量の変化により、差動信号路の平衡性が崩れ、崩れた分はノーマルモードに変換され、結果、図２の(ｂ)のコモンモード信号１３ａとなる。
【００１３】
図３は、差動信号１ａが通常時（非断線）のプリアンブル期間中におけるコモンモード信号１３ａの周波数スペクトラムである。プリアンブルの基本周波数２ＭＨｚと、その整数倍成分の高調波４ＭＨｚ、６ＭＨｚ、８ＭＨｚでスペクトラムのピークをもつ。
図４は、差動信号１ａの線路が断線した時のプリアンブル期間中におけるコモンモード信号１３ａの周波数スペクトラムである。プリアンブルの基本周波数２ＭＨｚと、その奇数倍高調波成分の６ＭＨｚ、１０ＭＨｚで、スペクトラムのピークが通常時に比べて２倍以上になる。これは、コモンモード信号１３ａが、断線によって、差動信号の打ち消しが無くなり、矩形波となるため、基本周波数の奇数倍高調波成分が上昇するためである。
【００１４】
次に本発明を実施する断線検出装置３の構成と動作について説明する。
図５は断線検出回路３のブロック図である。
図５において、断線検出回路３は、ローパスフィルタ３１と、ＡＤコンバータ３２、ＤＦＴ演算器３３と、判定器６によって構成され、プリアンブル期間のコモンモード信号をＦＦＴ演算し、周波数スペクトラム値から断線を検出する。
【００１５】
ＦＦＴとは高速フーリエ変換（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）のことで、時系列信号を周波数軸の周波数スペクトラム値に変換（周波数スペクトラム値を生成）する方式である。
ＦＦＴは、連続関数を対象としており、ＡＤコンバータ３２でサンプリングした離散的なデジタルデータに対して、ＤＦＴ演算器３３により、ＤＦＴ（Ｄｉｓｃｒｅｔｅ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）と呼ばれる離散フーリエ変換することで、時系列信号を周波数軸の周波数スペクトラム値に変換する。なお、この際に、源信号には存在しない高周波数成分が現れるエイリアシングと呼ばれる現象を防ぐため、サンプリングの前にローパスフィルタ３１を使用する。本実施形態では、ＤＦＴ演算する周波数は、プリアンブルの主成分のスペクトラム検出に十分な１０倍の周波数２０ＭＨｚとし、それをローパスフィルタ３１のカットオフ周波数とする。ＡＤコンバータ３２のサンプリング周波数は、カットオフ周波数の２倍である４０ＭＨｚとする。
【００１６】
４ａは送受信制御回路４から出力されたサンプリング遅延信号（詳細は後述）で、ＡＤコンバータ３２のイネーブル端子に接続され、通常はＬレベルで停止している。サンプリング遅延信号４ａは、プリアンブル送出の間、所定時間遅延してＨレベル（アクティブ）となり、この間、ＡＤコンバータ３２は処理をおこなう。ＡＤコンバータ３２から出力されるデジタルデータをＤＦＴ演算器３３に入力し、ＤＦＴ演算器３３は周波数スペクトラムに変換し、２ＭＨｚ、６ＭＨｚ、１０ＭＨｚのスペクトラム値を判定器６へ出力する。
【００１７】
判定器６は、任意に設定可能な判定レジスタ６１、６２、６３と、比較器６４、６５、６６と論理積回路のＡＮＤ回路６７で構成されている。判定レジスタ６１、６２、６３は、それぞれ２ＭＨｚ、６ＭＨｚ、１０ＭＨｚのスペクトラム値の閾値で、例えば通常時（断線前）の２倍のスペクトラム値が、予め第１の装置の制御部(不図示)から設定される。各々の周波数のスペクトラム値が、比較器６４、６５、６６で各々の閾値と比較され、ピーク上昇が判断される。ＡＮＤ回路６７により、全ての比較器６４、６５、６６の出力が閾値を超えた場合に、ケーブル断線と判断し、断線検出信号６ａをＨレベル出力する。
全ての比較値で判定することで、矩形波特有の基本周波数と、その奇数成分の高調波スペクトラムの上昇を判別できる。
本実施形態では３つ全ての比較器の出力をＡＮＤ回路に入力する構成としているが、図３と図４とを対比すると明らかなように、１つ又は２つの比較器の出力に基づいてケーブル断線を判断することは可能であるが、ノイズ等による影響と区別することを考慮すると、少なくとも２つの比較器の出力に基づいてケーブル断線を判断する構成が望ましい。
断線検出信号６ａがＨレベル出力されると、図示していないラッチ回路でこれを保持し、第１の装置の制御部(不図示)で読み込まれ、サーボ電源の遮断、表示、異常信号の出力、その他の異常処理を行う。
【００１８】
次に断線検出を期間のサンプリング遅延信号４ａの生成回路を説明する。
図６は送受信制御回路４のブロック図である。送受信制御回路４は、送信制御回路９と、受信制御回路１０と、第１の装置の制御部(不図示)に備わるＣＰＵのインターフェース４ｃと接続するＣＰＵインターフェース回路４１を備えている。ＣＰＵは、ＣＰＵインターフェース回路４１を介して、送信データと、判定レジスタ６１、６２、６３の設定をする。４２は送信データを格納する送信データメモリ、４４はＣＲＣ生成回路でＣＲＣＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ  Ｃｏｄｅ）とよばれる誤り検出を行うための冗長データを送信データから生成する。７はフレーム生成回路で、送信データ４２ａと、ＣＲＣデータ４４ａから送信フレーム７ａを生成する。フレームが生成されると、送信回路４５により、マンチェスター符号信号４ｂに変換され、第１のトランシーバ回路１に出力する。７ｂはサンプリング信号で、プリアンブル期間のみＨレベルとなる。
８は遅延回路で、サンプリング信号７ｂをローパスフィルタ３１のフィルタ時定数だけ遅延させたサンプリング遅延信号４ａを生成し、ＡＤコンバータ３１の処理を遅延させる。
【００１９】
次に図７を用いて、サンプリング信号７ｂの生成回路を説明する。
図７において、７５は送信フレームのプリアンブルデータを格納するレジスタで、７４は送信フレームのスタートフラグを格納するレジスタで、７３は送信データメモリ４２から転送された送信フレームの送信データ４２ａを格納するレジスタで、７２はＣＲＣ生成回路４４で生成された送信フレームのＣＲＣデータ４４ａを格納するレジスタで、７１は送信フレームのエンドフラグを格納するレジスタである。７７はステートマシンで、セレクタ７６を制御して、プリアンブルデータ、スタートフラグ、送信データ、ＣＲＣＣ、エンドフラグの順に送信フレームを構成する。セレクタ７６で選択されたデータはパラレル−シリアル変換器７８によって、パラレルデータからシリアルデータ７ａへ変換される。
【００２０】
次に図８を用いて、サンプリング遅延信号４ａのタイミングを説明する。
図８において、第１の装置から第２の装置（例えば、エンコーダ装置）へ送信される位置要求フレームは、プリアンブル、スタートフラグ（ＳＦ）、送信データ、ＣＲＣＣ、エンドフラグ（ＥＦ）で構成される。サンプリング信号７ｂはプリアンブル期間にＨレベルとなる。サンプリング遅延信号４ａは、サンプリング信号７ｂがローパスフィルタ３１のフィルタ時定数だけ遅延させた信号となる。
【００２１】
次に図９を用いて、本実施形態の動作を示す断線検出の動作フローを説明する。まず、判定レジスタ６１、６２、６３に断線のスペクトラム値の閾値を設定する（閾値設定工程）。
プリアンブル期間中はサンプリング遅延信号４ａがＨレベルとなり（プリアンブル期間判断工程）、コモンモード信号の周波数スペクトラム値を測定し（スペクトラム生成工程）、比較器６４、６５、６６で閾値と比較する（比較工程）。閾値を超えた場合は断線検出信号６ａがＨレベルとなり（断線検出信号判断工程）、断線を通知し、異常処理（異常処理工程）を実行する。
【００２２】
＜第２実施形態＞
以上、本発明の第１実施形態に係るケーブル断線検出装置について説明した。次に、図１０を参照しつつ、本発明の第２実施形態に係るケーブル断線検出装置の断線検出回路について説明する。図１０は、本発明の第２実施形態に係るケーブル断線検出装置の断線検出回路のブロック図であり、第１実施形態で示した断線検出回路３のＤＦＴ演算の代わりに、バンドパスフィルタを用いており、同様の結果を得ることができる。
図において、断線検出回路５０は、バンドパスフィルタ５１、５２、５３と、整流部５４、５５、５６と、ＡＤコンバータ５７、５８、５９と、断線検出装置３と同様の判定器６によって構成される。
【００２３】
コモンモード信号１３ａはそれぞれバンドパスフィルタ５１、５２、５３により、基本周波数２ＭＨｚと、奇数倍高調波成分６ＭＨｚ、１０ＭＨｚの周波数成分が通過する。通過した信号は、それぞれ整流部５４、５５、５６により、整流・平滑され、それぞれＡＤコンバータ５７、５８、５９へ出力する。第１実施形態で説明したサンプリング遅延信号４ａが、それぞれＡＤコンバータ５７、５８、５９のイネーブル端子に接続され、通常はＬレベルで停止し、Ｈレベル（アクティブ）となると、ＡＤコンバータ５７、５８、５９は処理を開始する。ＡＤコンバータ５７、５８、５９から出力されるデジタルデータは、断線検出装置３と同様の判定器６へ出力され、断線時のピーク上昇が判断されと、断線検出信号６ａがＨレベルとなる。このように、第１実施形態と同様の結果を得ることができ、断線を検出できる。
【００２４】
尚、実際では、第１実施形態での伝送速度の例である４Ｍｂｐｓの場合、バンドパスフィルタ５１、５２、５３のフィルタの減衰特性を表すクオリティファクタ（先鋭度）Ｑの値を、隣接周波数からの影響を考慮して、１０程度とすることで、断線を検出することができた。
また、第１実施形態および第２実施形態では、シリアル通信はマンチェスター符号方式として説明したが、本発明は、送受信のタイミングを同期化するためのプリアンブル期間の信号に基づいて断線を検出するものであるので、マンチェスター符号方式に限定されず、プリアンブルで送受信のタイミングを同期化する他の通信方式にも適用することができる。
【産業上の利用可能性】
【００２５】
この様な構成となっているので、第１の装置と第２の装置との間で常に通信が行なわれている中で、第１の装置からの送信のプリアンブル期間で、断線を検出するので、断線検出のための回路を通信路中に付加することがなく、相互間のインピーダンス整合を崩すことがなく、また、本実施例の通信速度を越える場合にも適用することができる。そして、ロボット、数値制御装置、その他の生産設備で、動力にモータが使用されるもので、モータに備わるエンコーダと該モータを駆動制御する制御装置とのシリアル通信に適用することができる。
【符号の説明】
【００２６】
１：第１のトランシーバ回路
１ａ、１ｂ：差動信号
２：第２のトランシーバ回路
３、５０：断線検出回路
４：送受信制御回路
４ａ：サンプリング遅延信号
４ｂ：マンチェスター符号信号
４ｃ：ＣＰＵインターフェース
５：送受信制御回路
６：判定器
６ａ：断線検出信号
７：フレーム生成回路
７ａ：送信フレーム
７ｂ：サンプリング信号
８：遅延回路
９：送信制御回路
１０：受信制御回路
１１、１２、２１、２２：ディファレンシャルモードの終端抵抗器
１３、２３：コモンモード終端抵抗器
１３ａ：コモンモード信号
３１：ローパスフィルタ
３２、５７、５８、５９：ＡＤコンバータ
３３：ＤＦＴ演算器
４１：ＣＰＵインターフェース回路
４１ａ：遅延データ
４２：送信データメモリ
４２ａ：送信データ
４４：ＣＲＣ生成回路
４４ａ：ＣＲＣデータ
５１、５２、５３：バンドパスフィルタ
５４、５５、５６：整流部
６１、６２、６３：判定レジスタ
６４、６５、６６：比較器
６７：ＡＮＤ回路
７１：エンドフラグ格納レジスタ
７２：ＣＲＣデータ格納レジスタ
７３：送信データ格納レジスタ
７４：スタートフラグ格納レジスタ
７５：プリアンブルデータ格納レジスタ
７６：セレクタ
７７：ステートマシン
【図１】
2011217340.tif 000003
【図２】
2011217340.tif 000004
【図３】
2011217340.tif 000005
【図４】
2011217340.tif 000006
【図５】
2011217340.tif 000007
【図６】
2011217340.tif 000008
【図７】
2011217340.tif 000009
【図８】
2011217340.tif 000010
【図９】
2011217340.tif 000011
【図１０】
2011217340.tif 000012