(57)【要約】【課題】低コスト化を図りつつ高画質化を実現することが可能な表示装置およびその駆動方法ならびに電子機器を提供する【解決手段】表示パネル１０内の複数の画素１１に対する表示駆動の際に、信号線駆動回路２４が、発光輝度Ｌの階調を補間する階調補間動作を行う。また、走査線駆動回路２３が、階調補間電圧Ｖsig１の印加期間内に加えて基準電圧Ｖofsの印加期間内にも、走査線ＷＳＬに対して選択パルスの印加を行う。基準電圧Ｖofsの印加期間内に印加されない場合と比べ、階調補間電圧Ｖsig１に対する電流変化特性において、その傾きがなだらかなものとなる。更に、走査線ＷＳＬに対する選択パルスの印加時および信号線ＤＴＬに対する各電圧の印加時において、所定の動作を行うようにする。これにより、１水平期間全体における移動度補正量の画素位置によるばらつきが、低減もしくは回避される。【選択図】図１５
2011102929.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが発光素子を含む複数の画素と、
各画素に接続された走査線および信号線と、
前記走査線に対して、前記複数の画素を順次選択するための選択パルスを印加する走査線駆動回路と、
前記信号線に対して、階調補間電圧、基準電圧および映像信号電圧をこの順に切り替えて印加することにより、前記走査線駆動回路により選択された画素に対して映像信号の書き込みを行う信号線駆動回路と
を備え、
前記信号線駆動回路は、前記映像信号電圧を複数の階調のうちの一の階調に対応する電圧値に設定すると共に前記階調補間電圧を複数の電圧値に渡って変化させることにより、各発光素子における発光輝度の階調を補間する階調補間動作を行い、
前記走査線駆動回路は、前記階調補間電圧、基準電圧および映像信号電圧の印加期間内にそれぞれ、個別の選択パルスの印加を行う
表示装置。
【請求項２】
それぞれが発光素子を含む複数の画素と、
各画素に接続された走査線および信号線と、
前記走査線に対して、前記複数の画素を順次選択するための選択パルスを印加する走査線駆動回路と、
前記信号線に対して、階調補間電圧、基準電圧および映像信号電圧をこの順に切り替えて印加することにより、前記走査線駆動回路により選択された画素に対して映像信号の書き込みを行う信号線駆動回路と
を備え、
前記信号線駆動回路は、前記映像信号電圧を複数の階調のうちの一の階調に対応する電圧値に設定すると共に前記階調補間電圧を複数の電圧値に渡って変化させることにより、各発光素子における発光輝度の階調を補間する階調補間動作を行い、
前記走査線駆動回路は、前記階調補間電圧の印加開始前に前記選択パルスの印加を開始すると共に、この階調補間電圧の印加終了後である前記基準電圧の印加期間内に、その選択パルスの印加を終了させる
表示装置。
【請求項３】
それぞれが発光素子を含む複数の画素と、
各画素に接続された走査線および信号線と、
前記走査線に対して、前記複数の画素を順次選択するための選択パルスを印加する走査線駆動回路と、
前記信号線に対して、階調補間電圧、基準電圧および映像信号電圧をこの順に切り替えて印加することにより、前記走査線駆動回路により選択された画素に対して映像信号の書き込みを行う信号線駆動回路と
を備え、
前記信号線駆動回路は、前記映像信号電圧を複数の階調のうちの一の階調に対応する電圧値に設定すると共に前記階調補間電圧を複数の電圧値に渡って変化させることにより、各発光素子における発光輝度の階調を補間する階調補間動作を行い、
前記走査線駆動回路は、前記階調補間電圧の印加期間内に前記選択パルスの印加を開始すると共に、前記基準電圧の印加期間を経た後の前記映像信号電圧の印加期間内に、その選択パルスの印加を終了させる
表示装置。
【請求項４】
それぞれが発光素子を含む複数の画素と、
各画素に接続された走査線および信号線と、
前記走査線に対して、前記複数の画素を順次選択するための選択パルスを印加する走査線駆動回路と、
前記信号線に対して、階調補間電圧、基準電圧および映像信号電圧をこの順に切り替えて印加することにより、前記走査線駆動回路により選択された画素に対して映像信号の書き込みを行う信号線駆動回路と
を備え、
前記信号線駆動回路は、
前記映像信号電圧を複数の階調のうちの一の階調に対応する電圧値に設定すると共に前記階調補間電圧を複数の電圧値に渡って変化させることにより、各発光素子における発光輝度の階調を補間する階調補間動作を行い、
前記階調補間電圧の印加期間内に前記選択パルスの印加を開始すると共に、前記基準電圧の印加期間内にその選択パルスの印加を終了させ、
前記信号線の延在方向に沿った自身から各画素までの距離が大きくなるのに応じて、前記階調補間電圧の印加期間が短くなるように、印加期間の調整を行う
表示装置。
【請求項５】
前記信号線駆動回路は、前記距離が大きくなるのに応じて前記階調補間電圧の印加期間が多段階で短くなるように、印加期間の調整を行う
請求項４に記載の表示装置。
【請求項６】
各画素に接続された電源線と、
前記電源線に対して、前記発光素子の発光動作および消光動作を制御するための制御パルスを印加する電源線駆動回路と
を更に備えた
請求項１ないし請求項５のいずれか１項に記載の表示装置。
【請求項７】
各画素は、前記発光素子としての有機電界発光素子と、第１および第２のトランジスタと、保持容量素子とを含み、
前記第１のトランジスタのゲートが前記走査線に接続され、
前記第１のトランジスタにおけるドレインおよびソースのうち、一方が前記信号線に接続されると共に、他方が前記第２のトランジスタのゲートおよび前記保持容量素子の一端に接続され、
前記第２のトランジスタにおけるドレインおよびソースのうち、一方が前記電源線に接続されると共に、他方が前記保持容量素子の他端および前記有機電界発光素子のアノードに接続され、
前記有機電界発光素子のカソードが固定電位に設定されている
請求項６に記載の表示装置。
【請求項８】
それぞれが発光素子を含み、走査線および信号線に接続された複数の画素を表示駆動する際に、
前記走査線に対して前記複数の画素を順次選択するための選択パルスを印加しつつ、前記信号線に対して階調補間電圧、基準電圧および映像信号電圧をこの順に切り替えて印加することにより、選択された画素に対して映像信号の書き込みを行うと共に、
この映像信号の書き込み時に、前記階調補間電圧、基準電圧および映像信号電圧の印加期間内にそれぞれ、個別の選択パルスの印加を行い、
前記映像信号電圧を複数の階調のうちの一の階調に対応する電圧値に設定すると共に前記階調補間電圧を複数の電圧値に渡って変化させることにより、各発光素子における発光輝度の階調を補間する階調補間動作を行う
表示装置の駆動方法。
【請求項９】
それぞれが発光素子を含み、走査線および信号線に接続された複数の画素を表示駆動する際に、
前記走査線に対して前記複数の画素を順次選択するための選択パルスを印加しつつ、前記信号線に対して階調補間電圧、基準電圧および映像信号電圧をこの順に切り替えて印加することにより、選択された画素に対して映像信号の書き込みを行うと共に、
この映像信号の書き込み時に、前記階調補間電圧の印加開始前に前記選択パルスの印加を開始し、かつ、この階調補間電圧の印加終了後である前記基準電圧の印加期間内にその選択パルスの印加を終了させ、
前記映像信号電圧を複数の階調のうちの一の階調に対応する電圧値に設定すると共に前記階調補間電圧を複数の電圧値に渡って変化させることにより、各発光素子における発光輝度の階調を補間する階調補間動作を行う
表示装置の駆動方法。
【請求項１０】
それぞれが発光素子を含み、走査線および信号線に接続された複数の画素を表示駆動する際に、
前記走査線に対して前記複数の画素を順次選択するための選択パルスを印加しつつ、前記信号線に対して階調補間電圧、基準電圧および映像信号電圧をこの順に切り替えて印加することにより、選択された画素に対して映像信号の書き込みを行うと共に、
この映像信号の書き込み時に、前記階調補間電圧の印加期間内に前記選択パルスの印加を開始し、かつ、前記基準電圧の印加期間を経た後の前記映像信号電圧の印加期間内にその選択パルスの印加を終了させ、
前記映像信号電圧を複数の階調のうちの一の階調に対応する電圧値に設定すると共に前記階調補間電圧を複数の電圧値に渡って変化させることにより、各発光素子における発光輝度の階調を補間する階調補間動作を行う
表示装置の駆動方法。
【請求項１１】
それぞれが発光素子を含み、走査線および信号線に接続された複数の画素を表示駆動する際に、
前記走査線に対して前記複数の画素を順次選択するための選択パルスを印加しつつ、前記信号線に対して階調補間電圧、基準電圧および映像信号電圧をこの順に切り替えて印加することにより、選択された画素に対して映像信号の書き込みを行うと共に、
この映像信号の書き込み時に、前記階調補間電圧の印加期間内に前記選択パルスの印加を開始し、かつ、前記基準電圧の印加期間内にその選択パルスの印加を終了させると共に、前記信号線の延在方向に沿ったこの信号線の駆動回路から各画素までの距離が大きくなるのに応じて、前記階調補間電圧の印加期間が短くなるように印加期間の調整を行い、
前記映像信号電圧を複数の階調のうちの一の階調に対応する電圧値に設定すると共に前記階調補間電圧を複数の電圧値に渡って変化させることにより、各発光素子における発光輝度の階調を補間する階調補間動作を行う
表示装置の駆動方法。
【請求項１２】
表示装置を備え、
前記表示装置は、
それぞれが発光素子を含む複数の画素と、
各画素に接続された走査線および信号線と、
前記走査線に対して、前記複数の画素を順次選択するための選択パルスを印加する走査線駆動回路と、
前記信号線に対して、階調補間電圧、基準電圧および映像信号電圧をこの順に切り替えて印加することにより、前記走査線駆動回路により選択された画素に対して映像信号の書き込みを行う信号線駆動回路と
を有し、
前記信号線駆動回路は、前記映像信号電圧を複数の階調のうちの一の階調に対応する電圧値に設定すると共に前記階調補間電圧を複数の電圧値に渡って変化させることにより、各発光素子における発光輝度の階調を補間する階調補間動作を行い、
前記走査線駆動回路は、前記階調補間電圧、基準電圧および映像信号電圧の印加期間内にそれぞれ、個別の選択パルスの印加を行う
電子機器。
【請求項１３】
表示装置を備え、
前記表示装置は、
それぞれが発光素子を含む複数の画素と、
各画素に接続された走査線および信号線と、
前記走査線に対して、前記複数の画素を順次選択するための選択パルスを印加する走査線駆動回路と、
前記信号線に対して、階調補間電圧、基準電圧および映像信号電圧をこの順に切り替えて印加することにより、前記走査線駆動回路により選択された画素に対して映像信号の書き込みを行う信号線駆動回路と
を有し、
前記信号線駆動回路は、前記映像信号電圧を複数の階調のうちの一の階調に対応する電圧値に設定すると共に前記階調補間電圧を複数の電圧値に渡って変化させることにより、各発光素子における発光輝度の階調を補間する階調補間動作を行い、
前記走査線駆動回路は、前記階調補間電圧の印加開始前に前記選択パルスの印加を開始すると共に、この階調補間電圧の印加終了後である前記基準電圧の印加期間内に、その選択パルスの印加を終了させる
電子機器。
【請求項１４】
表示装置を備え、
前記表示装置は、
それぞれが発光素子を含む複数の画素と、
各画素に接続された走査線および信号線と、
前記走査線に対して、前記複数の画素を順次選択するための選択パルスを印加する走査線駆動回路と、
前記信号線に対して、階調補間電圧、基準電圧および映像信号電圧をこの順に切り替えて印加することにより、前記走査線駆動回路により選択された画素に対して映像信号の書き込みを行う信号線駆動回路と
を有し、
前記信号線駆動回路は、前記映像信号電圧を複数の階調のうちの一の階調に対応する電圧値に設定すると共に前記階調補間電圧を複数の電圧値に渡って変化させることにより、各発光素子における発光輝度の階調を補間する階調補間動作を行い、
前記走査線駆動回路は、前記階調補間電圧の印加期間内に前記選択パルスの印加を開始すると共に、前記基準電圧の印加期間を経た後の前記映像信号電圧の印加期間内に、その選択パルスの印加を終了させる
電子機器。
【請求項１５】
表示装置を備え、
前記表示装置は、
それぞれが発光素子を含む複数の画素と、
各画素に接続された走査線および信号線と、
前記走査線に対して、前記複数の画素を順次選択するための選択パルスを印加する走査線駆動回路と、
前記信号線に対して、階調補間電圧、基準電圧および映像信号電圧をこの順に切り替えて印加することにより、前記走査線駆動回路により選択された画素に対して映像信号の書き込みを行う信号線駆動回路と
を有し、
前記信号線駆動回路は、
前記映像信号電圧を複数の階調のうちの一の階調に対応する電圧値に設定すると共に前記階調補間電圧を複数の電圧値に渡って変化させることにより、各発光素子における発光輝度の階調を補間する階調補間動作を行い、
前記階調補間電圧の印加期間内に前記選択パルスの印加を開始すると共に、前記基準電圧の印加期間内にその選択パルスの印加を終了させ、
前記信号線の延在方向に沿った自身から各画素までの距離が大きくなるのに応じて、前記階調補間電圧の印加期間が短くなるように、印加期間の調整を行う
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素ごとに配置した発光素子により画像を表示する表示装置およびその駆動方法、ならびにそのような表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ（Electro Luminescence）素子を用いた表示装置（有機ＥＬ表示装置）が開発され、商品化が進められている。
【０００３】
有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ表示装置では光源（バックライト）が必要ないことから、光源を必要とする液晶表示装置と比べ、画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とが挙げられる。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、後者のアクティブマトリクス方式の開発が盛んに行なわれている。この方式では、画素ごとに配した有機ＥＬ素子に流れる電流を、有機ＥＬ素子ごとに設けた駆動回路内の能動素子（一般にはＴＦＴ（Thin Film Transistor；薄膜トランジスタ））によって制御するようになっている。
【０００５】
ところで、一般に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間の経過に従って劣化（経時劣化）することが知られている。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、駆動トランジスタに流れる電流値が変化することから、有機ＥＬ素子自身に流れる電流値も変化し、それに応じて発光輝度も変化する。
【０００６】
また、駆動トランジスタの閾値電圧Ｖthや移動度μが経時的に変化したり、製造プロセスのばらつきによって、これら閾値電圧Ｖthや移動度μが画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧Ｖthや移動度μが画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつくことになる。そのため、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。
【０００７】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時変化したり、駆動トランジスタの閾値電圧Ｖthや移動度μが経時変化したり画素回路ごとに異なったりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするための提案がなされている。具体的には、有機ＥＬ素子のＩ−Ｖ特性の変動に対する補償機能と、駆動トランジスタの閾値電圧Ｖthや移動度μの変動に対する補正機能とを組み込んだ表示装置が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−３３１９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、現在、フラットパネルディスプレイ業界では、液晶表示装置を用いた液晶テレビがシェアを伸ばしており、大画面化および薄型化と同時に、低価格化が消費者の購買意欲を促進している。したがって、有機ＥＬ表示装置を用いた有機ＥＬテレビにおける販売を促進するうえでも、低価格化（低コスト化）を図ることは重要である。
【００１０】
そのための一策として、例えば、各画素を駆動する周辺回路においてコスト削減を図ることが考えられる。ここで、周辺回路には、各画素に映像信号を供給するデータドライバが含まれるが、このデータドライバでは、その出力階調数が１０ビット階調（１０２４階調）に設定されていることが多い。この出力階調数を削減すれば、低コスト化を図ることができるが、単純に出力階調数を削減したままでは、表示画質が低下することになってしまう。
【００１１】
そこで、データドライバの出力階調数を、例えば８ビット階調（２５６階調）まで削減する一方、この８ビット階調における各階調間を例えば２ビット分（４階調）補間することによって、最終的に１０ビット階調へ表現を拡大することが考えられる。
【００１２】
具体的には、各画素に映像信号電圧を書き込む前に、所定の階調補間用の信号電圧（以下、単に階調補間電圧という）を書き込むことによって階調を補間する。詳細には、ある映像信号電圧に対し、階調補間電圧を複数の電圧値に渡って変化させ、その階調補間電圧の各電圧値を用いて映像信号電圧の各階調間を補完する（発光輝度を補間する）。この手法によれば、映像信号によって元々設定することが可能な階調数よりも多くの階調の表現が実現されるため、低コスト化を図りつつ高画質化を実現することが可能になると考えられる。なお、以下では、このような階調補間電圧の書き込みの後に、映像信号電圧の書き込みを行うことによって画素駆動を行う方式を、「２ステップ駆動方式」と称して説明を行う。
【００１３】
ところで、特に大型の表示パネルにおいては、データドライバから画素までの距離が大きくなるに応じて、信号線における配線抵抗や容量に起因して、階調補間電圧や映像信号電圧の信号パルスの波形がなまってしまうことが多い。具体的には、データドライバからの距離が小さい画素（信号入力端寄りの画素）では、信号パルスの立ち上がり，立ち下がりが急峻である一方、この距離が大きい画素（パネル端寄りの画素）では、信号パルスの立ち上がり，立ち下がりがなだらかになってしまう。
【００１４】
ここで、上記した２ステップ駆動方式では、前述したように階調補間の際に、映像信号電圧の一電圧値に対して、階調補間電圧を複数の電圧値に渡って変化させる必要がある。このため、上記したように、信号パルスの波形が表示パネル内の画素位置によって異なってしまう場合には、パルス波形の違いに起因して、同一の映像信号電圧値に対して適用する階調補間電圧の電圧値範囲が、画素位置によってばらついてしまうことがある。その場合、表示パネル内の全ての画素に対して共通の階調補間電圧値を適用すると、画素位置によっては適切な（滑らかな）階調補間がなされなくなり、その結果、その画素領域における画質が劣化してしまうことになる。
【００１５】
このようにして、上記した２ステップ駆動方式を用いた場合でも、場合によっては画質劣化を招いてしまうことが考えられるため、低コスト化を図りつつ高画質化を実現するうえで、更なる改善が望まれる。なお、これまで説明した問題は、有機ＥＬ表示装置だけには限られず、自発光素子を用いた他の表示装置においても同様に発生し得るものである。
【００１６】
本発明はかかる問題点に鑑みてなされたもので、その目的は、低コスト化を図りつつ高画質化を実現することが可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の第１ないし第４の表示装置は、それぞれが発光素子を含む複数の画素と、各画素に接続された走査線および信号線と、走査線に対して複数の画素を順次選択するための選択パルスを印加する走査線駆動回路と、信号線に対して階調補間電圧、基準電圧および映像信号電圧をこの順に切り替えて印加することにより、走査線駆動回路により選択された画素に対して映像信号の書き込みを行う信号線駆動回路とを備えたものである。ここで、この信号線駆動回路は、映像信号電圧を複数の階調のうちの一の階調に対応する電圧値に設定すると共に階調補間電圧を複数の電圧値に渡って変化させることにより、各発光素子における発光輝度の階調を補間する階調補間動作を行うようになっている。
【００１８】
これらのうち、特に第１の表示装置では、上記走査線駆動回路が、階調補間電圧、基準電圧および映像信号電圧の印加期間内にそれぞれ、個別の選択パルスの印加を行うようになっている。
【００１９】
また、第２の表示装置では、上記走査線駆動回路が、階調補間電圧の印加開始前に選択パルスの印加を開始すると共に、この階調補間電圧の印加終了後である基準電圧の印加期間内に、その選択パルスの印加を終了させるようになっている。
【００２０】
更に、第３の表示装置では、上記走査線駆動回路が、階調補間電圧の印加期間内に選択パルスの印加を開始すると共に、基準電圧の印加期間を経た後の映像信号電圧の印加期間内に、その選択パルスの印加を終了させるようになっている。
【００２１】
また、第４の表示装置では、上記信号線駆動回路が、階調補間電圧の印加期間内に選択パルスの印加を開始すると共に、基準電圧の印加期間内にその選択パルスの印加を終了させ、かつ、信号線の延在方向に沿った自身から各画素までの距離が大きくなるのに応じて、階調補間電圧の印加期間が短くなるように印加期間の調整を行っている。
【００２２】
本発明の電子機器は、上記第１ないし第４の表示装置のうちのいずれかを備えたものである。
【００２３】
本発明の第１ないし第４の表示装置の駆動方法は、それぞれが発光素子を含み、走査線および信号線に接続された複数の画素を表示駆動する際に、走査線に対して複数の画素を順次選択するための選択パルスを印加しつつ、信号線に対して階調補間電圧、基準電圧および映像信号電圧をこの順に切り替えて印加することにより、選択された画素に対して映像信号の書き込みを行い、映像信号電圧を複数の階調のうちの一の階調に対応する電圧値に設定すると共に階調補間電圧を複数の電圧値に渡って変化させることにより、各発光素子における発光輝度の階調を補間する階調補間動作を行うようにしたものである。
【００２４】
これらのうち、特に第１の表示装置の駆動方法では、上記映像信号の書き込み時に、階調補間電圧、基準電圧および映像信号電圧の印加期間内にそれぞれ、個別の選択パルスの印加を行うようになっている。
【００２５】
また、第２の表示装置の駆動方法では、上記映像信号の書き込み時において、階調補間電圧の印加開始前に選択パルスの印加を開始すると共に、この階調補間電圧の印加終了後である基準電圧の印加期間内に、その選択パルスの印加を終了させるようになっている。
【００２６】
更に、第３の表示装置の駆動方法では、上記映像信号の書き込み時において、階調補間電圧の印加期間内に選択パルスの印加を開始すると共に、基準電圧の印加期間を経た後の映像信号電圧の印加期間内に、その選択パルスの印加を終了させるようになっている。
【００２７】
また、第４の表示装置の駆動方法では、上記映像信号の書き込み時において、階調補間電圧の印加期間内に選択パルスの印加を開始すると共に、基準電圧の印加期間内にその選択パルスの印加を終了させ、かつ、信号線の延在方向に沿ったこの信号線の駆動回路から各画素までの距離が大きくなるのに応じて、階調補間電圧の印加期間が短くなるように印加期間の調整を行っている。
【００２８】
本発明の第１ないし第４の表示装置およびその駆動方法では、走査線に対して複数の画素を順次選択するための選択パルスが印加されつつ、信号線に対して階調補間電圧、基準電圧および映像信号電圧がこの順に切り替えて印加することにより、選択された画素に対して映像信号の書き込みがなされる。この際、映像信号電圧が複数の階調のうちの一の階調に対応する電圧値に設定されると共に、階調補間電圧が複数の電圧値に渡って変化するようになされることにより、各発光素子における発光輝度の階調を補間する階調補間動作が行われる。これにより、映像信号によって元々設定することが可能な階調数よりも多くの階調の表現が実現されるため、駆動回路の構成を簡素化しつつ（複雑化することなく）、より高精細な階調表現を行うことができる。
【００２９】
これらのうち、特に第１の表示装置およびその駆動方法では、階調補間電圧、基準電圧および映像信号電圧の印加期間内にそれぞれ、個別の選択パルスの印加が行われる。このようにして、階調補間電圧の印加期間内に加えて基準電圧の印加期間内にも選択パルスの印加がなされることにより、基準電圧の印加期間内に印加がなされない場合と比べ、階調補間電圧の印加後から映像信号の印加開始までの期間（基準電圧の印加期間）において、ブートストラップ動作が抑制または防止される。その結果、階調補間電圧の印加時における移動度補正量が小さくなり、階調補間電圧を増加させた際の電流（発光素子の駆動電流）変化量が少なくなる。すなわち、階調補間電圧の印加時における移動度補正量が少なくなり、階調補間電圧に対する電流変化特性において、その傾きがなだらかとなる。
【００３０】
また、階調補間電圧の印加期間内に、上記した基準電圧の印加期間内とは別個の選択パルスが印加されることにより、例えば階調補間電圧の印加期間内から基準電圧の印加期間内まで連続して同一の選択パルスが印加される場合とは異なり、階調補間電圧の書き込み期間の長さが、この階調補間電圧の印加期間内における選択パルスの印加期間の長さによって規定されることになる。これにより、そのような場合と比べ、階調補間電圧の書き込み期間の長さと、その後のブートストラップ期間（基準電圧の印加期間内における選択パルスの印加開始までの期間）の長さとにおいてそれぞれ、装置内の画素位置（信号線駆動回路から画素までの距離）によるばらつきが抑えられる（もしくは回避される）。すなわち、階調補間電圧の印加時における移動度補正量（ひいては、１水平期間全体としての移動度補正量）の画素位置によるばらつきが、低減もしくは回避される。
【００３１】
また、第２の表示装置およびその駆動方法では、階調補間電圧の印加開始前に選択パルスの印加が開始されると共に、この階調補間電圧の印加終了後である基準電圧の印加期間内に、その選択パルスの印加が終了する。このようにして、階調補間電圧の印加期間から基準電圧の印加期間内まで選択パルスの印加が継続してなされることにより、その期間内まで継続して印加がなされない場合と比べて階調補間電圧の印加時における移動度補正量が少なくなり、階調補間電圧に対する電流変化特性において、その傾きがなだらかとなる。また、階調補間電圧の印加開始前に選択パルスの印加が開始されることにより、例えば階調補間電圧の印加期間内から選択パルスの印加が開始される場合とは異なり、階調補間電圧の書き込み期間の長さが、この階調補間電圧の印加期間の長さのみによって規定されることになる。これにより、そのような場合と比べ、階調補間電圧の書き込み期間の長さにおける装置内の画素位置によるばらつきが抑えられる（もしくは回避される）。すなわち、階調補間電圧の印加時における移動度補正量（ひいては、１水平期間全体としての移動度補正量）の画素位置によるばらつきが、低減もしくは回避される。
【００３２】
更に、第３の表示装置およびその駆動方法では、階調補間電圧の印加期間内に選択パルスの印加が開始されると共に、基準電圧の印加期間を経た後の映像信号電圧の印加期間内に、その選択パルスの印加が終了する。このようにして、階調補間電圧の印加期間内から基準電圧の印加期間まで選択パルスの印加が継続してなされることにより、その期間まで継続して印加がなされない場合と比べて階調補間電圧の印加時における移動度補正量が少なくなり、階調補間電圧に対する電流変化特性において、その傾きがなだらかとなる。また、映像信号電圧の印加期間内にその選択パルスの印加が終了することにより、例えば基準電圧の印加期間内に選択パルスの印加が終了する場合と比べ、階調補間電圧の書き込み期間の長さと映像信号電圧の書き込み期間の長さとを足し合わせた書き込み期間全体の長さにおいて、装置内の画素位置によるばらつきが抑えられる（もしくは回避される）。すなわち、階調補間電圧の印加時における移動度補正量と、映像信号電圧の印加時における移動度補正量とを足し合わせた（１水平期間全体としての）移動度補正量の画素位置によるばらつきが、低減もしくは回避される。
【００３３】
また、第４の表示装置およびその駆動方法では、階調補間電圧の印加期間内に選択パルスの印加が開始されると共に、基準電圧の印加期間内にその選択パルスの印加が終了する。このようにして、階調補間電圧の印加期間内から基準電圧の印加期間内まで選択パルスの印加が継続してなされることにより、その期間内まで継続して印加がなされない場合と比べて階調補間電圧の印加時における移動度補正量が少なくなり、階調補間電圧に対する電流変化特性において、その傾きがなだらかとなる。また、信号線の延在方向に沿った信号線駆動回路から各画素までの距離が大きくなるのに応じて、階調補間電圧の印加期間が短くなるように印加期間の調整がなされることにより、階調補間電圧の書き込み期間の長さにおける装置内の画素位置によるばらつきが抑えられる（もしくは回避される）。すなわち、上記した選択パルスの印加開始時から階調補間電圧の印加終了時までの長さで規定される階調補間電圧の書き込み期間の長さが、上記距離が大きくなるのに応じて短くなるように調整されるため、この距離が大きくなるのに応じて階調補間電圧のパルス波形（具体的には、立ち下がり波形）がなまった場合にも、実際の書き込み期間の長さが画素位置によらずにほぼ一定となる。その結果、階調補間電圧の印加時における移動度補正量（ひいては、１水平期間全体としての移動度補正量）の画素位置によるばらつきが、低減もしくは回避される。
【発明の効果】
【００３４】
本発明の第１ないし第４の表示装置およびその駆動方法ならびに電子機器によれば、複数の画素を表示駆動する際に、映像信号電圧を複数の階調のうちの一の階調に対応する電圧値に設定し、階調補間電圧を複数の電圧値に渡って変化させることによって、発光輝度の階調を補間する階調補間動作を行うと共に、階調補間電圧の印加期間内に加えて基準電圧の印加期間内にも選択パルスの印加を行うようにしたので、基準電圧の印加期間内に印加がなされない場合と比べ、階調補間電圧に対する電流変化特性において、その傾きをなだらかなものにすることができる。その結果、上記階調補間動作を行う際に、階調補間電圧の各電圧値を、映像信号電圧の全階調間でほぼ同一の範囲内に設定することができるため、データドライバ（信号線駆動回路）等の周辺回路に余分なメモリを設けることなく、階調補間動作を行うことができる。また、走査線に対する選択パルスの印加時および信号線に対する各電圧の印加時において所定の動作を行うようにしたので、１水平期間全体における移動度補正量の画素位置によるばらつきを、低減もしくは回避することができる。その結果、装置（表示パネル）内の全ての画素に対して共通の階調補間電圧値範囲を適用した場合であっても、適切な（滑らかな）階調補間を行うことができ、画素位置に応じた画質劣化を低減もしくは回避することができる。よって、低コスト化を図りつつ高画質化を実現することが可能となる。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１〜第４の実施の形態に係る表示装置の一例を表す構成図である。
【図２】図１に示した各画素の内部構成の一例を表す回路図である。
【図３】第１の実施の形態に係る表示装置の動作の一例を表すタイミング波形図である。
【図４】比較例１に係る表示装置の動作の一例を表すタイミング波形図である。
【図５】比較例１において階調補間電圧を変化させたときの駆動トランジスタのゲート電位およびソース電位の変化について説明するためのタイミング波形図である。
【図６】比較例１に係る階調補間電圧と駆動トランジスタに流れる電流（発光輝度）との関係（階調補間電圧の電流変化特性）の一例を表す特性図である。
【図７】比較例１に係る階調補間電圧および映像信号電圧と駆動トランジスタに流れる電流との関係の一例を表す特性図である。
【図８】比較例１および比較例２に係る階調補間電圧の電流変化特性例を表す特性図である。
【図９】比較例２に係る階調補間電圧および映像信号電圧と駆動トランジスタに流れる電流との関係の一例を表す特性図である。
【図１０】表示パネルの信号入力端およびパネル端における信号パルス波形の違いについて説明するための図である。
【図１１】図４に示した比較例１に係る階調補間動作の詳細を表すタイミング波形図である。
【図１２】比較例１における信号入力端およびパネル端での階調補間電圧の電流変化特性の違いについて説明するための特性図である。
【図１３】比較例１における信号入力端およびパネル端での階調補間電圧および映像信号電圧と駆動トランジスタに流れる電流との関係の一例を表す特性図である。
【図１４】比較例１に係る表示パネルにおける画質劣化の一例について説明するための模式図である。
【図１５】図３に示した第１の実施の形態に係る階調補間動作の詳細を表すタイミング波形図である。
【図１６】第１の実施の形態に係る信号入力端およびパネル端での階調補間電圧の電流変化特性例を表す特性図である。
【図１７】第１の実施の形態における信号入力端およびパネル端での階調補間電圧および映像信号電圧と駆動トランジスタに流れる電流との関係の一例を表す特性図である。
【図１８】第２の実施の形態に係る階調補間動作の一例を表すタイミング波形図である。
【図１９】比較例１および第２の実施の形態に係る階調補間動作の違いについて説明するためのタイミング波形図である。
【図２０】第３の実施の形態に係る階調補間動作の一例を表すタイミング波形図である。
【図２１】第４の実施の形態に係る表示パネル内における複数の分割表示領域の一例を表す模式図である。
【図２２】第４の実施の形態に係る階調補間動作の一例を表すタイミング波形図である。
【図２３】第１〜第４の実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図２４】第１〜第４の実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図２５】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図２６】適用例３の外観を表す斜視図である。
【図２７】適用例４の外観を表す斜視図である。
【図２８】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００３６】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（階調補間電圧の書き込み用の選択パルスと、基準電圧の書き込み用の選択パルスとを別個に設ける例）
２．第２の実施の形態（階調補間電圧の印加開始前に選択パルスの印加を開始して、基準電圧の印加期間内にその選択パルスの印加を終了させる例）
３．第３の実施の形態（階調補間電圧の印加期間内に選択パルスの印加を開始して、映像信号電圧の印加期間内にその選択パルスの印加を終了させる例）
４．第４の実施の形態（信号線駆動回路から画素までの信号線に沿った距離が大きくなるのに応じて、階調補間電圧の印加期間が短くなるようにする調整する例）
５．モジュールおよび適用例
６．変形例
【００３７】
＜第１の実施の形態＞
［表示装置の構成］
図１は、本発明の一実施の形態に係る表示装置１の概略構成をブロック図で表したものである。この表示装置１は、表示パネル１０（表示部）および駆動回路２０を備えている。
【００３８】
（表示パネル１０）
表示パネル１０は、複数の画素１１がマトリクス状に配置された画素アレイ部１３を有しており、外部から入力される映像信号２０Ａおよび同期信号２０Ｂに基づいて、アクティブマトリクス駆動により画像表示を行うものである。ここでは、各画素１１は、赤色用の画素１１Ｒ、緑色用の画素１１Ｇおよび青色用の画素１１Ｂにより構成されている。なお、以下では、画素１１Ｒ，１１Ｇ，１１Ｂの総称として、画素１１を適宜用いるものとする。
【００３９】
画素アレイ部１３はまた、行状に配置された複数の走査線ＷＳＬと、列状に配置された複数の信号線ＤＴＬと、走査線ＷＳＬに沿って行状に配置された複数の電源線ＤＳＬとを有している。これらの走査線ＷＳＬ、信号線ＤＴＬおよび電源線ＤＳＬの一端側はそれぞれ、後述する駆動回路２０に接続されている。また、上記した各画素１１Ｒ，１１Ｇ，１１Ｂは、各走査線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、行列状に配置（マトリクス配置）されている。
【００４０】
図２は、画素１１Ｒ，１１Ｇ，１１Ｂの内部構成の一例を表したものである。画素１１Ｒ，１１Ｇ，１１Ｂ内には、有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂ（発光素子）と、画素回路１４とが設けられている。なお、以下では、有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂの総称として、有機ＥＬ素子１２を適宜用いるものとする。
【００４１】
画素回路１４は、書き込み（サンプリング用）トランジスタＴｒ１（第１のトランジスタ）、駆動トランジスタＴｒ２（第２のトランジスタ）および保持容量素子Ｃｓを用いて構成されており、いわゆる「２Ｔｒ１Ｃ」の回路構成となっている。ここで、書き込みトランジスタＴｒ１および駆動トランジスタＴｒ２はそれぞれ、例えば、ｎチャネルＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴにより形成されている。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（いわゆるトップゲート型）であってもよい。
【００４２】
この画素回路１４では、書き込みトランジスタＴｒ１のゲートが走査線ＷＳＬに接続され、ドレインが信号線ＤＴＬに接続され、ソースが、駆動トランジスタＴｒ２のゲートおよび保持容量素子Ｃｓの一端に接続されている。駆動トランジスタＴｒ２のドレインは電源線ＤＳＬに接続され、ソースは、保持容量素子Ｃｓの他端および有機ＥＬ素子１２のアノードに接続されている。有機ＥＬ素子１２のカソードは固定電位に設定されており、ここではグランド線ＧＮＤに接続されることにより、グランド（接地電位）に設定されている。なお、この有機ＥＬ素子１２のカソードは、各有機ＥＬ素子１２の共通電極として機能しており、例えば、表示パネル１０の表示領域全体に渡って連続して形成され、平板状の電極となっている。
【００４３】
（駆動回路２０）
駆動回路２０は、画素アレイ部１３（表示パネル１０）を駆動する（表示駆動を行う）ものである。具体的には、詳細は後述するが、画素アレイ部１３における複数の画素１１（１１Ｒ，１１Ｇ，１１Ｂ）を順次選択しつつ、選択された画素１１に対して映像信号２０Ａに基づく映像信号電圧を書き込むことにより、複数の画素１１に対する表示駆動を行っている。この駆動回路２０は、図１に示したように、映像信号処理回路２１、タイミング生成回路２２、走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５を有している。
【００４４】
映像信号処理回路２１は、外部から入力されるデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号２１Ａを信号線駆動回路２４に出力するものである。この所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
【００４５】
タイミング生成回路２２は、外部から入力される同期信号２０Ｂに基づいて制御信号２２Ａを生成し出力することにより、走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５がそれぞれ、連動して動作するように制御するものである。
【００４６】
走査線駆動回路２３は、制御信号２２Ａに従って（同期して）複数の走査線ＷＳＬに対して選択パルスを順次印加することにより、複数の画素１１（１１Ｒ，１１Ｇ，１１Ｂ）を順次選択するものである。具体的には、書き込みトランジスタＴｒ１をオン状態に設定するときに印加する電圧Ｖonと、書き込みトランジスタＴｒ１をオフ状態に設定するときに印加する電圧Ｖoffとを選択的に出力することにより、上記した選択パルスを生成するようになっている。ここで、この走査線駆動回路２３は、詳細は後述するが、後述する階調補間電圧Ｖsig１、基準電圧Ｖofsおよび映像信号電圧Ｖsig２の印加期間内にそれぞれ、個別の選択パルスを各走査線ＷＳＬに対して行っている。なお、電圧Ｖonは、書き込みトランジスタＴｒ１のオン電圧以上の値（一定値）となっており、電圧Ｖoffは、この書き込みトランジスタＴｒ１のオン電圧よりも低い値（一定値）となっている。
【００４７】
信号線駆動回路２４は、制御信号２２Ａに従って（同期して）、映像信号処理回路２１から入力される映像信号２１Ａに対応するアナログの映像信号を生成し、各信号線ＤＴＬに印加するものである。具体的には、この映像信号２１Ａに基づくアナログの映像信号電圧を各信号線ＤＴＬに対して印加することにより、走査線駆動回路２３により選択された（選択対象の）画素１１（１１Ｒ，１１Ｇ，１１Ｂ）に対して映像信号の書き込みを行うようになっている。なお、映像信号の書き込みとは、駆動トランジスタＴｒ２のゲート−ソース間に所定の電圧を印加することを意味している。
【００４８】
この信号線駆動回路２４は、映像信号２０Ａに基づく階調補間電圧Ｖsig１および映像信号電圧Ｖsig２と、基準電圧Ｖofsとの３つの電圧（３値の電圧）を出力することが可能となっている。ここで、この信号線駆動回路２４は、これらの３つの電圧を、階調補完電圧Ｖsig１、基準電圧Ｖofsおよび映像信号電圧Ｖsig２の順に、各信号線ＤＴＬに対して印加すると共に、階調補完電圧Ｖsig１および映像信号電圧Ｖsig２の電圧値を個別に変化させている。これにより、詳細は後述するが、各有機ＥＬ素子１２における発光輝度の階調を補間する階調補間動作を行うようになっている。一方、基準電圧Ｖofsは、有機ＥＬ素子１２の消光時に、駆動トランジスタＴｒ２のゲートに印加するための電圧である。具体的には、この基準電圧Ｖofsは、駆動トランジスタＴｒ２の閾値電圧をＶthとすると、（Ｖofs−Ｖth）が有機ＥＬ素子１２における閾値電圧Ｖelおよびカソード電圧Ｖcaを足し合わせた電圧値（Ｖel＋Ｖca）よりも低い電圧値（一定値）となるように設定されている。
【００４９】
電源線駆動回路２５は、制御信号２２Ａに従って（同期して）、複数の電源線ＤＳＬに対して制御パルスを順次印加することにより、各有機ＥＬ素子１２の発光動作および消光動作の制御を行うものである。具体的には、駆動トランジスタＴｒ２に電流Ｉｄを流すときに印加する電圧Ｖccと、駆動トランジスタＴｒ２に電流Ｉｄを流さないときに印加する電圧Ｖiniとを選択的に出力することにより、上記した制御パルスを生成するようになっている。ここで、電圧Ｖiniは、有機ＥＬ素子１２における閾値電圧Ｖelおよびカソード電圧Ｖcaを足し合わせた電圧値（Ｖel＋Ｖca）よりも低い電圧値（一定値）となるように設定されている。一方、電圧Ｖccは、この電圧値（Ｖel＋Ｖca）以上の電圧値（一定値）となるように設定されている。
【００５０】
［表示装置の作用・効果］
続いて、本実施の形態の表示装置１の作用および効果について説明する。
【００５１】
（１．表示動作の概要）
この表示装置１では、図１および図２に示したように、駆動回路２０が、表示パネル１０（画素アレイ部１３）内の各画素１１（１１Ｒ，１１Ｇ，１１Ｂ）に対し、映像信号２０Ａおよび同期信号２０Ｂに基づく表示駆動を行う。これにより、各画素１１内の有機ＥＬ素子１２へ駆動電流が注入され、正孔と電子とが再結合して発光が起こる。この発光による光は、有機ＥＬ素子１２における陽極（図示せず）と陰極（図示せず）との間で多重反射され、陰極等を透過して外部に取り出される。その結果、表示パネル１０において、映像信号２０Ａに基づく画像表示がなされる。
【００５２】
（２．表示動作の詳細）
図３は、表示装置１における表示動作の際（駆動回路２０による表示駆動の際）の各種波形の一例を、タイミング図で表したものである。ここで、図３（Ａ）〜（Ｃ）はそれぞれ、信号線ＤＴＬ、走査線ＷＳＬおよび電源線ＤＳＬの電圧波形を示している。具体的には、信号線ＤＴＬの電圧が、基準電圧Ｖofs、階調補間電圧Ｖsig１および映像信号電圧Ｖsig２の間で周期的に変化している様子（図３（Ａ））と、走査線ＷＳＬの電圧が、電圧Ｖoff，Ｖonの間で周期的に変化している様子（図３（Ｂ））と、電源線ＤＳＬの電圧が、電圧Ｖcc，Ｖiniの間で周期的に変化している様子（図３（Ｃ））と、をそれぞれ示している。また、図３（Ｄ），（Ｅ）はそれぞれ、駆動トランジスタＴｒ２におけるゲート電位Ｖｇおよびソース電位Ｖｓの波形を示している。
【００５３】
（Ｖth補正準備期間Ｔ１：ｔ１〜ｔ５）
最初に、駆動回路２０は、発光期間Ｔ０の終了（タイミングｔ１）後、各画素１１（１１Ｒ，１１Ｇ，１１Ｂ）内の駆動トランジスタＴｒ２における閾値電圧Ｖthの補正（Ｖth補正）の準備を行う。具体的には、まず、タイミングｔ１において、電源線駆動回路２５が、電源線ＤＳＬの電圧を電圧Ｖccから電圧Ｖiniに下げる（図３（Ｃ））。そして、走査線駆動回路２３が、信号線ＤＴＬの電圧が基準電圧Ｖofsとなっており、かつ電源線ＤＳＬの電圧が電圧Ｖiniとなっている期間中のタイミングｔ２〜ｔ３において、走査線ＷＳＬの電圧を、電圧Ｖoffから電圧Ｖonへと上げた状態に設定する（図３（Ｂ））。これにより、駆動トランジスタＴｒ２のソース電位Ｖｓが下降して電圧Ｖiniとなり（図３（Ｅ））、有機ＥＬ素子１２が消光する。なお、タイミングｔ１から、後述する発光動作を開始するタイミングｔ１８までの期間は、有機ＥＬ素子１２が消光状態である消光期間Ｔ１０となっている。一方、駆動トランジスタＴｒ２のゲート電位Ｖｇもまた、上記したソース電位Ｖｓの下降に伴い、保持容量素子Ｃｓを介した容量カップリングによって下降する（図３（Ｄ））。そして、上記したように走査線ＷＳＬの電圧が電圧Ｖonとなり、書き込みトランジスタＴｒ１がオン状態となることにより、駆動トランジスタＴｒ２のゲート電位Ｖｇは、最終的に、このときの信号線ＤＴＬの電圧に対応する基準電圧Ｖofsとなる（図３（Ｄ））。これにより、図３中に示したように、駆動トランジスタＴｒ２におけるゲート−ソース間電圧Ｖｇｓが、この駆動トランジスタＴｒ２の閾値電圧Ｖthよりも大きくなり（Ｖｇｓ＞Ｖth）、Ｖth補正の準備が完了する。なお、その後は、信号線ＤＴＬの電圧が基準電圧Ｖofsとなっており、かつ電源線ＤＳＬの電圧が電圧Ｖiniとなっている期間中のタイミングｔ４において、走査線駆動回路２３が、走査線ＷＳＬの電圧を、電圧Ｖoffから電圧Ｖonへと上げる（図３（Ｂ））。
【００５４】
（１回目のＶth補正期間Ｔ２：ｔ５〜ｔ６）
次に、駆動回路２０は、駆動トランジスタＴｒ２における１回目のＶth補正を行う。具体的には、まず、信号線ＤＴＬの電圧が基準電圧Ｖofsとなっており、かつ走査線ＷＳＬの電圧が電圧Ｖonとなっている期間中のタイミングｔ５において、電源線駆動回路２５が電源線ＤＳＬの電圧を、電圧Ｖiniから電圧Ｖccに上げる（図３（Ｃ））。すると、駆動トランジスタＴｒ２のドレイン−ソース間に電流Ｉｄが流れ、ソース電位Ｖｓが上昇する（図３（Ｅ））。次に、信号線ＤＴＬおよび電源線ＤＳＬの電圧がそれぞれ、基準電圧Ｖofs，電圧Ｖccのまま保持されている期間中のタイミングｔ６において、走査線駆動回路２３が走査線ＷＳＬの電圧を、電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなり、Ｖth補正が一旦停止する（以下の１回目のＶth補正休止期間Ｔ３へと移行する）。
【００５５】
（１回目のＶth補正休止期間Ｔ３：ｔ６〜ｔ７）
次に、タイミングｔ６から後述するタイミングｔ７までの期間は、上記したように、Ｖth補正が一旦停止している。ただし、上記した１回目のＶth補正が不十分である場合、すなわち、駆動トランジスタＴｒ２におけるゲート−ソース間電圧Ｖｇｓが、この駆動トランジスタＴｒ２の閾値電圧Ｖthと比べて依然として大きい場合（Ｖｇｓ＞Ｖth）には、以下のようになる。すなわち、このＶth補正休止期間Ｔ３中においても、Ｖｇｓ＞Ｖthとなっていることから、駆動トランジスタＴｒ２のドレイン−ソース間に依然として電流Ｉｄが流れることになり、ソース電位Ｖｓが上昇し続ける（図３（Ｅ））。一方、駆動トランジスタＴｒ２のゲート電位Ｖｇもまた、このようなソース電位Ｖｓの上昇に伴い、保持容量素子Ｃｓを介した容量カップリングにより上昇する（図３（Ｄ））。
【００５６】
（２回目のＶth補正期間Ｔ２：ｔ７〜ｔ８）
次に、駆動回路２０は、駆動トランジスタＴｒ２におけるＶth補正を再び行う（２回目のＶth補正を行う）。具体的には、まず、信号線ＤＴＬの電圧が基準電圧Ｖofsとなっており、かつ電源線ＤＳＬの電圧が電圧Ｖccとなっている期間中のタイミングｔ７において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonに上げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となるため、駆動トランジスタＴｒ２のゲート電位Ｖｇが再び、このときの信号線ＤＴＬの電圧に対応する基準電圧Ｖofsとなる（図３（Ｄ））。このとき、駆動トランジスタＴｒ２のソース電位Ｖｓが、電圧値（Ｖofs（＝Ｖｇ）−Ｖth）よりも低い場合（Ｖｓ＜（Ｖｇ−Ｖth））、換言すると、ゲート−ソース間電圧Ｖｇｓが依然として閾値電圧Ｖthよりも大きい場合（Ｖｇｓ＞Ｖth；Ｖth補正がまだ完了していない場合）には、以下のようになる。すなわち、駆動トランジスタＴｒ２がカットオフするまで（Ｖｇｓ＝Ｖthになるまで）、１回目のＶth補正期間と同様に、この駆動トランジスタＴｒ２のドレイン−ソース間に電流Ｉｄが流れることになり、ソース電位Ｖｓが上昇し続ける（図３（Ｅ））。ただし、ここでは以下のようにして、Ｖｇｓ＝Ｖthとなる前に、Ｖth補正を再び一旦停止させている。すなわち、その後、信号線ＤＴＬおよび電源線ＤＳＬの電圧がそれぞれ、基準電圧Ｖofs，電圧Ｖccのまま保持されている期間中のタイミングｔ８において、走査線駆動回路２３が走査線ＷＳＬの電圧を、電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなり、Ｖth補正が再び一旦停止する（以下の２回目のＶth補正休止期間Ｔ３へと移行する）。
【００５７】
（２回目のＶth補正休止期間Ｔ３：ｔ８〜ｔ９）
次に、タイミングｔ８から後述するタイミングｔ９までの期間は、上記したように、Ｖth補正が再び一旦停止している。ただし、ここでは、上記したように２回目のＶth補正がまだ不十分であることから（Ｖｇｓ＞Ｖth）、この２回目のＶth補正休止期間Ｔ３中にも、駆動トランジスタＴｒ２のドレイン−ソース間に依然として電流Ｉｄが流れ、ソース電位Ｖｓが上昇し続ける（図３（Ｅ））。また、１回目のＶth補正休止期間Ｔ３中と同様に、駆動トランジスタＴｒ２のゲート電位Ｖｇもまた、保持容量素子Ｃｓを介した容量カップリングにより上昇する（図３（Ｄ））。
【００５８】
（３回目のＶth補正期間Ｔ２および３回目のＶth補正休止期間Ｔ３：ｔ９〜ｔ１２）
次に、駆動回路２０は、駆動トランジスタＴｒ２におけるＶth補正を再び行う（３回目のＶth補正を行う）。具体的には、まず、信号線ＤＴＬの電圧が基準電圧Ｖofsとなっており、かつ電源線ＤＳＬの電圧が電圧Ｖccとなっている期間中のタイミングｔ９において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonに上げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となるため、駆動トランジスタＴｒ２のゲート電位Ｖｇが再び、このときの信号線ＤＴＬの電圧に対応する基準電圧Ｖofsとなる（図３（Ｄ））。そして、これまでのＶth補正期間Ｔ２と同様に、駆動トランジスタＴｒ２がカットオフするまで（Ｖｇｓ＝Ｖthになるまで）、この駆動トランジスタＴｒ２のドレイン−ソース間に電流Ｉｄが流れ、ソース電位Ｖｓが上昇する（図３（Ｅ））。ここでは、図３中に示したように、この３回目のＶth補正期間Ｔ２の終了時にＶｇｓ＝Ｖthとなり、Ｖth補正が完了するものとする。すなわち、保持容量素子Ｃｓの両端間の電圧が閾値電圧Ｖthとなるように充電され、その結果、駆動トランジスタＴｒ２におけるゲート−ソース間電圧Ｖｇｓが、閾値電圧Ｖthとなる。その後、信号線ＤＴＬおよび電源線ＤＳＬの電圧がそれぞれ、基準電圧Ｖofs，電圧Ｖccのまま保持されている期間中のタイミングｔ１０において、走査線駆動回路２３が走査線ＷＳＬの電圧を、電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなり、その結果、その後の信号線ＤＴＬの電圧の大きさによらず、ゲート−ソース間電圧Ｖｇｓを閾値電圧Ｖthのまま保持することができる。なお、その後は、走査線ＷＳＬの電圧が電圧Ｖoffとなっており、かつ電源線ＤＳＬの電圧が電圧Ｖccとなっている期間中のタイミングｔ１１において、信号線駆動回路２４が信号線ＤＴＬの電圧を、基準電圧Ｖofsから階調補間電圧Ｖsig１へと上げるようになっている（図３（Ａ））。また、タイミングｔ１０から後述するタイミングｔ１２までの期間は、３回目のＶth補正休止期間Ｔ３となっている。
【００５９】
このようにして、Ｖth補正期間Ｔ２およびＶth補正休止期間Ｔ３を数回ずつ（ここでは、３回ずつ）繰り返してゲート−ソース間電圧Ｖｇｓを閾値電圧Ｖthに設定することにより（Ｖth補正を行うことにより）、以下のような効果が得られる。すなわち、駆動トランジスタＴｒ２の閾値電圧Ｖthが画素１１（１１Ｒ，１１Ｇ，１１Ｂ）ごとにばらついた場合であっても、有機ＥＬ素子１２の発光輝度がばらつくのを回避することができる。
【００６０】
（移動度補正・階調補完書き込み期間Ｔ４：ｔ１２〜ｔ１３）
次に、駆動回路２０は、以下説明するようにして、階調補間電圧Ｖsig１の書き込み（階調補間書き込み）を行いつつ、駆動トランジスタＴｒ２における移動度μの補正（１回目の移動度補正）を行う。具体的には、まず、信号線ＤＴＬの電圧が階調補間電圧Ｖsig１となっており、かつ電源線ＤＳＬの電圧が電圧Ｖccとなっている期間中のタイミングｔ１２において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonに上げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となるため、駆動トランジスタＴｒ２のゲート電位Ｖｇが、基準電圧Ｖofsから、このときの信号線ＤＴＬの電圧に対応する階調補間電圧Ｖsig１へと上昇する（図３（Ｄ））。このとき、有機ＥＬ素子１２のアノード電圧は、この段階ではまだ、有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖcaとを足し合わせた電圧値（Ｖel＋Ｖca）よりも小さいため、有機ＥＬ素子１２はカットオフ状態となっている。すなわち、この段階ではまだ、有機ＥＬ素子１２のアノード−カソード間には電流が流れない（有機ＥＬ素子１２が発光しない）。したがって、駆動トランジスタＴｒ２から供給される電流Ｉｄは、有機ＥＬ素子１２のアノード−カソード間に並列に存在する素子容量（図示せず）へと流れ、この素子容量が充電される。その結果、駆動トランジスタＴｒ２のソース電位Ｖｓが電位差ΔＶ１だけ上昇し（図３（Ｅ））、ゲート−ソース間電圧Ｖｇｓが（Ｖsig１＋Ｖth−ΔＶ１）となる。
【００６１】
このとき、駆動トランジスタＴｒ２の移動度μが大きくなるのに応じて、ソース電位Ｖｓの上昇分（電位差ΔＶ１）も大きくなる。そのため、上記のように、ゲート−ソース間電圧Ｖｇｓが、後述する発光前にこの電位差ΔＶ１の分だけ小さくなることにより（フィードバックがかかることにより）、画素１１ごとの移動度μのばらつきを取り除くことができる。ただし、ここでは以下説明するように、このような移動度補正を一旦休止させるため、画素１１ごとの移動度μのばらつきは、この段階では完全には取り除かれていないことになる。このようにして、階調補完書き込みと同時に、１回目の移動度補正が行われる。
【００６２】
（ブートストラップ期間Ｔ５：ｔ１３〜ｔ１５）
次に、信号線ＤＴＬおよび電源線ＤＳＬの電圧がそれぞれ、階調補間電圧Ｖsig１，電圧Ｖccのまま保持されている期間中のタイミングｔ１３において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなり、移動度補正が一旦停止する。また、このとき、駆動トランジスタＴｒ２のソース電位Ｖｓも浮遊電位となっており、かつ、図３中に示したように、ゲート−ソース間電圧Ｖｇｓが再び閾値電圧Ｖthよりも大きくなっている（Ｖｇｓ＞Ｖth）。このため、駆動トランジスタＴｒ２がブートストラップし、そのソース電位Ｖｓが上昇する（図３（Ｅ）；ブートストラップ期間Ｔ５）。つまり、このブートストラップ期間Ｔ５もまた、前述した移動度補正と同様の動作がなされることになる。ただし、ここでは、上記したように駆動トランジスタＴｒ２のゲートがフローティングとなっているため、駆動トランジスタＴｒ２のゲート電位Ｖｇもまた、保持容量素子Ｃｓを介した容量カップリングにより上昇している（図３（Ｄ））。なお、ブートストラップ期間Ｔ５内において、走査線ＷＳＬの電圧が電圧Ｖoffとなっており、かつ電源線ＤＳＬの電圧が電圧Ｖccとなっている期間中のタイミングｔ１４において、信号線駆動回路２４が信号線ＤＴＬの電圧を、階調補間電圧Ｖsig１から基準電圧Ｖofsへと下げるようになっている（図３（Ａ））。
【００６３】
（ブートストラップ停止期間Ｔ６：ｔ１５〜ｔ１７）
次に、駆動回路２０は、以下説明するようにして、上記したようなブートストラップ動作を停止させる（ブートストラップ停止期間Ｔ６）。具体的には、まず、信号線ＤＴＬおよび電源線ＤＳＬの電圧がそれぞれ、階調補間電圧Ｖofs，電圧Ｖoffのまま保持されている期間中のタイミングｔ１５において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonへと上げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となるため、駆動トランジスタＴｒ２のゲート電位Ｖｇが、このときの信号線ＤＴＬの電圧に対応する基準電圧Ｖofsへと徐々に減少していく（図３（Ｄ））。また、このようなゲート電位Ｖｇの下降に連動して、駆動トランジスタＴｒ２のソース電位Ｖｓもまた、保持容量素子Ｃｓを介した容量カップリングにより徐々に下降していく（図３（Ｅ）。このようにして、このブートストラップ期間Ｔ６では、基準電圧Ｖofsが駆動トランジスタＴｒ２のゲートに書き込まれることにより、ブートストラップ動作が抑制または防止される。そしてその結果、詳細は後述するが、階調補間電圧Ｖsigの印加時における移動度補正量（電位差ΔＶ１に対応）が小さくなる（図３（Ｅ））。
【００６４】
（移動度補正・信号書き込み期間Ｔ７：ｔ１７〜ｔ１８）
次に、駆動回路２０は、以下説明するようにして、映像信号電圧Ｖsig２の書き込み（信号書き込み）を行いつつ、２回目の移動度補正を行う。具体的には、まず、信号線ＤＴＬの電圧が映像信号電圧Ｖsig２となっており、かつ電源線ＤＳＬの電圧が電圧Ｖccとなっている期間中のタイミングｔ１７において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonに上げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となるため、駆動トランジスタＴｒ２のゲート電位Ｖｇが、このときの信号線ＤＴＬの電圧に対応する映像信号電圧Ｖsig２へと上昇する（図３（Ｄ））。このとき、有機ＥＬ素子１２のアノード電圧は、この段階でもまだ、有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖcaとを足し合わせた電圧値（Ｖel＋Ｖca）よりも小さく、有機ＥＬ素子１２は依然としてカットオフ状態となっている。すなわち、この段階でもまだ、有機ＥＬ素子１２のアノード−カソード間には電流が流れない（有機ＥＬ素子１２が発光しない）。したがって、駆動トランジスタＴｒ２から供給される電流Ｉｄは、前述した有機ＥＬ素子１２における素子容量（図示せず）へと流れ、この素子容量が充電される。その結果、ここでは、駆動トランジスタＴｒ２のソース電位Ｖｓが電位差ΔＶ２だけ上昇し（図３（Ｅ））、ゲート−ソース間電圧Ｖｇｓが、（Ｖsig２＋Ｖth−（ΔＶ１＋ΔＶ２））となる。
【００６５】
このとき、駆動トランジスタＴｒ２の移動度μが大きくなるのに応じて、１回目の移動度補正の際と同様に、ソース電位Ｖｓの上昇分（電位差ΔＶ２）も大きくなる。そのため、上記のように、ゲート−ソース間電圧Ｖｇｓが、後述する発光前にこの電位差ΔＶ２の分だけ更に小さくなることにより、画素１１ごとの移動度μのばらつきを完全に取り除くことができる。このようにして、信号書き込みと同時に２回目の移動度補正が行われる。
【００６６】
（発光期間Ｔ８（Ｔ０）：ｔ１８以降）
次に、信号線ＤＴＬおよび電源線ＤＳＬの電圧がそれぞれ、階調補間電圧Ｖsig２，電圧Ｖccのまま保持されている期間中のタイミングｔ１８において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなる。すると、この駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓが一定に保持された状態で、駆動トランジスタＴｒ２のドレイン−ソース間に電流Ｉｄが流れる。その結果、この駆動トランジスタＴｒ２のソース電位Ｖｓが上昇する（図３（Ｅ））と共に、駆動トランジスタＴｒ２のゲート電位Ｖｇもまた、保持容量素子Ｃｓを介した容量カップリングにより、連動して上昇する（図３（Ｄ））。そして、これにより、有機ＥＬ素子１２のアノード電圧が、この有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖcaとを足し合わせた電圧値（Ｖel＋Ｖca）よりも大きくなる。よって、有機ＥＬ素子１２のアノード−カソード間に電流Ｉｄが流れ、有機ＥＬ素子１２が所望の輝度で発光する（発光期間Ｔ８（Ｔ０））。
【００６７】
（繰り返し）
次に、駆動回路２０は、所定の期間が経過したのち、発光期間Ｔ７（Ｔ０）を終了させる。具体的には、前述したのと同様に、タイミングｔ１において、電源線駆動回路２５が、電源線ＤＳＬの電圧を電圧Ｖccから電圧Ｖiniに下げる（図３（Ｃ））。すると、駆動トランジスタＴｒ２のソース電位Ｖｓが下降していき、最終的に電圧Ｖiniとなる（図３（Ｅ））。このため、有機ＥＬ素子１２のアノード電圧が、この有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖcaとを足し合わせた電圧値（Ｖel＋Ｖca）よりも小さくなり、アノード−カソード間に電流Ｉｄが流れなくなる。その結果、このタイミングｔ１以降、有機ＥＬ素子１２が消光する（前述した消光期間Ｔ１０へと移行する）。なお、その後は、駆動回路２０は、これまで説明した各期間Ｔ１〜Ｔ８（Ｔ０）がフレーム期間ごとに周期的に繰り返されるように、表示駆動を行う。また、それと共に、駆動回路２０は、例えば１水平期間（１Ｈ期間）ごとに、電源線ＤＳＬに印加する選択パルスおよび走査線ＷＳＬに印加する制御パルスをそれぞれ、行方向に走査させる。以上のようにして、表示装置１における表示動作（駆動回路２０による表示駆動）がなされる。
【００６８】
（３．階調補間動作）
続いて、本実施の形態の表示装置１における表示動作の際の特徴的部分の１つである、駆動回路２０による階調補間動作（各有機ＥＬ素子１２における発光輝度の階調を補間する動作）について、比較例（比較例１，２）の階調補間動作と比較しつつ詳細に説明する。
【００６９】
（３−１．比較例の階調補間動作）
図４は、比較例１に係る表示装置における表示動作の際の各種波形の一例を、タイミング図で表したものである（タイミングｔ１０１〜ｔ１１６）。ここで、図４（Ａ）〜（Ｃ）はそれぞれ、前述した図３（Ａ）〜（Ｃ）と同様に、信号線ＤＴＬ、走査線ＷＳＬおよび電源線ＤＳＬの電圧波形を示している。また、図３（Ｄ），（Ｅ）はそれぞれ、前述した図３（Ｄ），（Ｅ）と同様に、駆動トランジスタＴｒ２におけるゲート電位Ｖｇおよびソース電位Ｖｓの波形を示している。
【００７０】
この比較例１の表示動作は、タイミングｔ１０１〜ｔ１１２の期間（Ｖth補正準備期間Ｔ１、１〜３回目のＶth補正期間Ｔ２および１〜３回目のＶth補正休止期間Ｔ３）の動作については、表示装置１の表示動作（図３中のタイミングｔ１〜ｔ１２の期間の動作）と、基本的に同様である。また、タイミングｔ１１５以降の期間（移動度補正・信号書き込み期間Ｔ７および発光期間Ｔ８（Ｔ０））の動作についても、表示装置１の表示動作（図３中のタイミングｔ１７以降の期間の動作）と、基本的に同様である。
【００７１】
一方、比較例１の表示動作のうち、タイミングｔ１１２〜ｔ１１５の期間（移動度補正・信号書き込み期間Ｔ４およびブートストラップ停止期間Ｔ６）の動作については、表示装置１におけるタイミングｔ１２〜ｔ１７の期間の動作とは異なっている。すなわち、比較例１では、詳細は後述するが、信号線ＤＴＬへの印加電圧が、タイミングｔ１１３において階調補間電圧Ｖsig１から基準電圧Ｖofsへと変化した後も継続して、走査線ＷＳＬへの印加電圧が電圧Ｖonとなっている（図４（Ｂ））。そして、この信号線ＤＴＬへの印加電圧が基準電圧Ｖofsとなっている期間中のタイミングｔ１１４において、走査線ＷＳＬへの印加電圧が、電圧Ｖonから電圧Ｖoffへと変化している（図４（Ｂ））。これにより、この比較例１では、本実施の形態とは異なってブートストラップ期間Ｔ５が設けられておらず、移動度補正・信号書き込み期間Ｔ４の直後がブートストラップ停止期間Ｔ６となっている。
【００７２】
ただし、この比較例１の表示動作においても、本実施の形態と同様に「２ステップ駆動方式」が用いられている（信号書き込みの２ステップ化が図られている）。具体的には、図４に示したように、タイミングｔ１１１〜ｔ１１６の期間において、ブートストラップ停止期間Ｔ６を挟んで２回の移動度補正・信号書き込み期間（移動度補正・階調補間書き込み期間Ｔ４および移動度補正・信号書き込み期間Ｔ７）が設けられている。また、信号線駆動回路２４は、階調補間電圧Ｖsig１および映像信号電圧Ｖsig２と、基準電圧Ｖofsとの３つの電圧（３値の電圧）を出力することが可能となっている。そして、この信号線駆動回路２４は、これら２つの信号電圧を、図４に示したように、階調補完電圧Ｖsig１および映像信号電圧Ｖsig２の順に各信号線ＤＴＬに対して印加すると共に、以下説明するように、階調補完電圧Ｖsig１および映像信号電圧Ｖsig２の電圧値を個別に変化させている。
【００７３】
これにより、比較例１では、後述する本実施の形態と同様にして以下詳述するように、各有機ＥＬ素子１２における発光輝度Ｌの階調を補間する階調補間動作を行っている。その結果、この比較例１では、映像信号２０Ａによって元々設定することが可能な階調数よりも多くの階調の表現が実現される。このため、駆動回路２０（信号線駆動回路２４）の構成を簡素化しつつ（複雑化することなく）、より高精細な階調表現が実現される。
【００７４】
ここで、このような階調補間動作について具体的に説明すると、以下のようになる。すなわち、まず、信号線駆動回路２４は、例えば図５（Ａ）〜（Ｄ）に示したように、映像信号電圧Ｖsig２を、映像信号２０Ａにより設定可能な複数の階調（例えば、８ビット階調＝２５６階調）のうちの一の階調に対応する電圧値（ここでは、電圧ｘ）に固定して設定する。次いで、例えば図５（Ａ）中の矢印Ｐ１１で示したように、信号線駆動回路２４は、階調補間電圧Ｖsig１を複数の電圧値（ここでは、電圧（ｙ−３），（ｙ−２），（ｙ−１），ｙの４つの電圧）に渡って変化させる。そして、信号線駆動回路２４は、映像信号電圧Ｖsig２を、上記した複数の階調のうちの他の階調に固定して設定すると共に、階調補間電圧Ｖsig１を、再び上記した複数の電圧値に渡って変化させる、という動作を繰り返す。
【００７５】
このとき、図５（Ａ），（Ｄ）中の矢印Ｐ１１，Ｐ１２で示したように、階調補間電圧Ｖsig１の電圧値が電圧（ｙ−３）から電圧ｙへと上昇するのに応じて、この階調補間電圧Ｖsig１の書き込み後における駆動トランジスタＴｒ２のソース電位Ｖｓの上昇も大きくなる。具体的には、例えば、階調補間電圧Ｖsig１が電圧（ｙ−３）に設定されているときのソース電位Ｖｓの上昇分（１回目の移動度補正による電位差ΔＶ１（ｙ−３））よりも、階調補間電圧Ｖsig１が電圧ｙに設定されているときのソース電位Ｖｓの上昇分（電位差ΔＶ１（ｙ））のほうが、大きくなっている。また、このとき、この移動度補正・階調補間書き込み期間Ｔ４では、図５（Ｃ）中の矢印Ｐ１３で示したように、このような駆動トランジスタＴｒ２のソース電位Ｖｓの上昇に伴って、駆動トランジスタＴｒ２のゲート電位Ｖｇも連動して上昇する。すなわち、階調補間電圧Ｖsig１の電圧値が電圧（ｙ−３）から電圧ｙへと上昇するのに応じて、この階調補間電圧Ｖsig１の書き込み後におけるゲート電位Ｖｇの上昇も大きくなる。
【００７６】
一方、移動度補正・信号書き込み期間Ｔ７では、駆動トランジスタＴｒ２のソース電位Ｖｓの上昇分（２回目の移動度補正による電位差ΔＶ２）は、図５（Ｄ）に示したように、階調補間電圧Ｖsig１の電圧値によらず、一定となっている。これは、前述したように、この期間でのソース電位Ｖｓの上昇分（電位差ΔＶ２）は、この際に書き込まれる映像信号電圧Ｖsig２の電圧値（ここでは、電圧ｘ）により定まるからである。また、この期間終了後には、やはり前述したように、駆動トランジスタＴｒ２のゲート電位Ｖｇは、映像信号電圧Ｖsig２（ここでは、電圧ｘ）となる（図５（Ｃ））。これらのことから、図５から分かるように、階調補間電圧Ｖsig１の電圧値が電圧（ｙ−３）から電圧ｙへと上昇するのに応じて、映像信号電圧Ｖsig２の書き込み後（発光動作時）における駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓは小さくなる。具体的には、例えば、階調補間電圧Ｖsig１が電圧（ｙ−３）に設定されているときのゲート−ソース間電圧Ｖｇｓ（ｙ−３））よりも、階調補間電圧Ｖsig１が電圧ｙに設定されているときのゲート−ソース間電圧Ｖｇｓ（ｙ））のほうが、小さくなっている。
【００７７】
これにより、例えば図６に示したように、階調補間電圧Ｖsig１の電圧値が上昇するのに応じて、発光動作時における駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓが小さくなる結果、この駆動トランジスタＴｒ２を流れる電流Ｉｄが減少する。また、この電流Ｉｄが減少するのに比例して、有機ＥＬ素子１２の発光輝度Ｌも低くなる。
【００７８】
これを利用して、比較例１に係る信号線駆動回路２４では、例えば図７に示したガンマカーブのようにして、階調補間動作を行っている。すなわち、映像信号電圧Ｖsig２により設定可能な階調に対応する電圧ｘ，ｘ＋１，ｘ＋２，…のそれぞれに対し（図７（Ｂ））、階調補間電圧Ｖsig１により設定される４つ階調に対応する電圧（ｙ−３），（ｙ−２），（ｙ−１），ｙ（図７（Ａ））を選択して割り当てる。なお、図７（Ａ）中の電圧値範囲Δｙは、階調補間電圧Ｖsig１により設定される４つ階調の階調区間を示している。これにより、映像信号電圧Ｖsig２において設定される電圧ｘ等が例えば８ビット階調（２8＝２５６階調）である場合、この８ビット階調に対して２ビット分の階調（２2＝４階調）が補間されるため、１０ビット階調（２10＝１０２４階調）が実現される。すなわち、映像信号電圧Ｖsig２において設定される電圧ｘ等（基本階調電圧）に対し、階調補間電圧Ｖsig１において設定される電圧ｙ等（補間階調電圧）を用いることで２ビット分の階調（４階調）が補間され、合計１０ビット階調となる。
【００７９】
また、この比較例１では、後述する本実施の形態と同様にして、移動度補正・信号書き込み期間Ｔ４と移動度補正・信号書き込み期間Ｔ７との間の期間中に、ブートストラップ停止期間Ｔ６が設けられている（図４中の符号Ｐ１０１参照）。したがって、この符号Ｐ１０１で示した期間に対応するタイミングｔ１１３〜ｔ１１４の期間では、図３で説明した本実施の形態と同様に、駆動トランジスタＴｒ２のゲート電位Ｖｇが、信号線ＤＴＬの電圧に対応する基準電圧Ｖofsへと徐々に減少する（図４（Ｄ））。また、このようなゲート電位Ｖｇの下降に連動して、駆動トランジスタＴｒ２のソース電位Ｖｓもまた、保持容量素子Ｃｓを介した容量カップリングにより徐々に下降する（図４（Ｅ））。これにより、この比較例１のブートストラップ期間Ｔ６においても、基準電圧Ｖofsが駆動トランジスタＴｒ２のゲートに書き込まれることにより、ブートストラップ動作が抑制または防止される。具体的には、この符号Ｐ１０１で示した動作がなされない場合（比較例２；基準電圧Ｖofsの印加期間内に走査線ＷＳＬに電圧Ｖonが印加されない場合、ブートストラップ停止期間Ｔ６が設けられていない場合）と比べ、基準電圧Ｖofsの印加期間におけるブートストラップ動作が抑制または防止される。
【００８０】
その結果、比較例１および後述する本実施の形態（符号Ｐ１０１の動作あり）では、階調補間電圧Ｖsig１の印加時における移動度補正量（電位差Δ１）が、この比較例２（符号Ｐ１０１の動作なし）と比べて小さくなる。これにより、例えば図８中の矢印Ｐ２０１，Ｐ２０２で示したように、比較例１および後述する本実施の形態では、階調補間電圧Ｖsig１を増加させた際の電流Ｉｄの変化量が少なくなる。すなわち、階調補間電圧Ｖsig１の印加時における移動度補正量（電位差ΔＶ１）が少なくなるため、図８に示したような階調補間電圧Ｖsig１に対する電流変化特性において、その傾きがなだらかとなる。
【００８１】
このようにして、比較例１および後述する本実施の形態では、階調補間電圧Ｖsig１の印加期間内に加えて基準電圧Ｖofsの印加期間内にも、選択パルスの印加がなされる（走査線ＷＳＬに電圧Ｖonが印加される）ことにより、比較例２における以下の問題点が解消される。すなわち、比較例２では、階調補間電圧Ｖsig１の印加時における移動度補正量（電位差ΔＶ１）が大きくなるため、例えば図９（Ａ）に示したような階調補間電圧Ｖsig１に対する電流変化特性において、その傾きが急峻なものとなる。このため、比較例２では、図９（Ａ），（Ｂ）に示したような階調補間動作を行う際に、図７（Ａ），（Ｂ）に示した比較例１および本実施の形態とは異なり、階調補間電圧Ｖsigの各電圧値を、映像信号電圧Ｖsig２の全階調間でほぼ同一の範囲内に設定することが困難となる。すなわち、この比較例２では、階調補間動作を行う際の電圧値範囲が、映像信号電圧Ｖsig２の階調間によって異なってしまっている（図９（Ａ）中の電圧値範囲Δｙ２００〜Δｙ２０３参照）。このことから、比較例２の階調補間動作では、信号線駆動回路２４等の周辺回路に余分なメモリを設ける必要が生じ、コストの増加を招いてしまう。
【００８２】
これに対し、比較例１および後述する本実施の形態の階調補間動作では、上記したように、階調補間電圧Ｖsig１に対する電流変化特性においてその傾きがなだらかとなる。その結果、図７（Ａ）に示したように、階調補間動作を行う際に、階調補間電圧Ｖsig１の各電圧値を、映像信号電圧Ｖsig２の全階調間でほぼ同一の範囲内に設定することができる（図中の電圧値範囲Δｙ参照）。このため、上記比較例２とは異なり、信号線駆動回路２４等の周辺回路に余分なメモリを設けることなく階調補間動作を行うことができ、コストを抑制することができる。
【００８３】
ところが、このような比較例１の階調補間動作においても、場合によっては、以下説明するような問題点が生じることがある。すなわち、まず、例えば図１０に示したように、特に大型の表示パネル１０の場合、信号線駆動回路２４から画素１１までの距離（垂直方向（Ｖ方向）の距離）が大きくなるに応じて、信号線ＤＴＬにおける配線抵抗や容量に起因して、階調補間電圧Ｖsig１や映像信号電圧Ｖsig２の信号パルスの波形がなまってしまうことが多い。具体的には、図中に示したように、信号線駆動回路２４からの距離が小さい画素（信号入力端寄りの画素１１）では、信号パルスＰＬＳｎの立ち上がり，立ち下がりが急峻である。一方、この信号線駆動回路２４からの距離が大きい画素（パネル端寄りの画素１１）では、信号パルスＰＬＳｆの立ち上がり，立ち下がりがなだらかになってしまう。
【００８４】
ここで、比較例１の階調補間動作では、図１１（Ａ），（Ｂ）中の矢印で示したように、階調補間電圧Ｖsig１の書き込み期間の長さは、以下のように規定されている。すなわち、この階調補間電圧Ｖsig１の印加期間内における走査線ＷＳＬへの印加電圧の立ち上がりタイミング（タイミングｔ１１２）と、階調補間電圧Ｖsig１の立ち下がりタイミング（タイミングｔ１１３）とによって規定されている。言い換えると、走査線ＷＳＬへの印加電圧が電圧Ｖoffから電圧Ｖonへ切り替わるタイミングと、信号線ＤＴＬへの印加電圧が階調補間電圧Ｖsig１から基準電圧Ｖofsへと切り替わるタイミングとによって規定されている。これは、この比較例１では、階調補間電圧Ｖsig１の印加期間内から基準電圧Ｖofsの印加期間内まで、連続して同一の選択パルス（走査線ＷＳＬに対する電圧Ｖon）が印加されるためである。
【００８５】
したがって、図１０および図１１（Ａ）中の二重線の矢印で示したように、信号パルスの波形が表示パネル１０内の画素位置によって異なってしまう場合（パルス波形ＰＬＳｎ，ＰＬＳｆ）には、パルス波形の違いに起因して、比較例１では以下の問題が生じてしまう。すなわち、まず、信号線駆動回路２４からの距離が小さい画素（信号入力端寄りの画素１１）では、信号パルスＰＬＳｎの立ち上がり，立ち下がりが急峻であるため（図１１（Ａ））、階調補間電圧Ｖsig１の書き込み期間ΔＴ１０４ｎの長さが、相対的に短くなる（図１１（Ｃ））。一方、この信号線駆動回路２４からの距離が大きい画素（パネル端寄りの画素１１）では、信号パルスＰＬＳｆの立ち上がり，立ち下がりがなだらかであるため（図１１（Ａ））、階調補間電圧Ｖsig１の書き込み期間ΔＴ１０４ｆの長さが、相対的に長くなる（図１１（Ｃ））。これらのことから、表示パネル１０内の画素位置によって階調補間電圧Ｖsig１の書き込み期間の長さが異なってしまい、この階調補間電圧Ｖsig１の印加時における移動度補正量（電位差ΔＶ１）の大きさも、画素位置によって異なってしまう。具体的には、図１１（Ｃ），（Ｄ）に示したように、信号入力端寄りの画素１１よりもパネル端よりの画素１１のほうが、階調補間電圧Ｖsig１の書き込み期間が長くなるため（ΔＴ１０４ｎ＜ΔＴ１０４ｆ）、移動度補正量の大きさも大きくなってしまう（電位差ΔＶ１ｎ＜電位差ΔＶ１ｆ）。
【００８６】
すると、例えば図１２中の矢印Ｐ１０１，Ｐ１０２で示したように、このときの移動度補正量（電位差ΔＶ１）の大きさが大きくなるのに応じて、信号入力端寄りの画素１１よりもパネル端よりの画素１１のほうが、階調補間電圧Ｖsig１に対する電流変化特性においてその傾きが急峻となる。これにより、比較例１の階調補間動作では、同一の映像信号電圧Ｖsig２の電圧値に対して適用する階調補間電圧Ｖsig１の電圧値範囲Δｙが、画素位置によってばらついてしまうことがある。また、逆に、前述したように余分なメモリを設けないようにするため、表示パネル１０内の全ての画素１１に対して共通の電圧値範囲Δｙを適用した場合、例えば図１３（Ａ）〜（Ｄ）に示したような問題が生ずる。すなわち、例えば図１３（Ａ），（Ｃ）に示したように、信号入力端寄りの画素１１においては適切な（滑らかな）階調補間がなされる一方、パネル端よりの画素１１では、適切な（滑らかな）階調補間がなされなくなってしまうことがある。
【００８７】
このようにして、比較例１の階調補間動作では、表示パネル１０内の画素位置によっては適切な（滑らかな）階調補間がなされなくなる場合があり、その場合、例えば図１４に示したように、その画素領域における画質が劣化してしまうことになる。具体的には、この図１４は、比較例１に係る表示装置１０１において、信号線駆動回路１０４から表示パネル１０に対してランプ信号を供給して映像表示を行った場合を模式的に表したものである。この場合、信号入力端寄りの画素領域では、きれいなランプ表示がなされているものの、パネル端寄りの画素領域Ｐ１００では、上記したように適切な（滑らかな）階調補間がなされていないことに起因して、ランプ表示に周期的なスジが発生してしまっている。
【００８８】
（３−２．実施の形態における階調補間動作）
これに対して、本実施の形態の表示装置１では、上記比較例１とは異なり、例えば図１５（Ａ）〜（Ｄ）に示したようにして階調補間動作を行っている。すなわち、まず、走査線駆動回路２３が、階調補間電圧Ｖsig１、基準電圧Ｖofsおよび映像信号電圧Ｖsig２の印加期間内にそれぞれ、個別の選択パルス（電圧Ｖon）を走査線ＷＳＬに対して行う。すなわち、階調補間電圧Ｖsig１の印加期間内に、基準電圧Ｖofsの印加期間内とは別個の選択パルスが印加される（図１５（Ａ），（Ｂ））。これにより、図１５（Ａ）中の矢印で示したように、上記比較例１とは異なり、階調補間電圧の書き込み期間の長さが、この階調補間電圧Ｖsig１の印加期間内における選択パルスの印加期間の長さによって規定されることになる。
【００８９】
したがって、本実施の形態では、図１５（Ａ）中の二重線の矢印で示したように、信号パルスの波形が表示パネル１０内の画素位置によって異なってしまう場合（パルス波形ＰＬＳｎ，ＰＬＳｆ）にも、上記比較例１のような問題が生じなくなる。すなわち、表示パネル１０内の画素位置（信号線駆動回路２４から画素１１まで距離）によらずに、階調補間電圧Ｖsig１の書き込み期間の長さが一定となる（図１５（Ｃ）中の書き込み期間ΔＴ４１ｎ，ΔＴ４１ｆ参照）。また、これにより、その後のブートストラップ期間Ｔ５の実際の長さも、表示パネル１０内の画素位置によらずに一定となる（図１５（Ｃ）中のブートストラップ実行期間ΔＴ５１ｎ，ΔＴ５１ｆ参照）。これらのことから、上記比較例１とは異なり、階調補間電圧Ｖsig１の印加時における移動度補正量（電位差ΔＶ１）の大きさも、表示パネル１０内の画素位置によらずに一定となる。具体的には、書き込み期間ΔＴ４１ｎ，ΔＴ４１ｆにおける移動度補正量（電位差ΔＶ１ｎ，ΔＶ１ｆ）と、ブートストラップ実行期間ΔＴ５１ｎ，ΔＴ５１ｆにおける移動度補正量（電位差ΔＶｂｎ，ΔＶｂｖｆ）とがそれぞれ、画素位置によらずに一定となる。すなわち、階調補間電圧Ｖsig１の印加時における移動度補正量（ひいては、１水平期間全体としての移動度補正量）の画素位置によるばらつきが、低減もしくは回避される。
【００９０】
したがって、本実施の形態の階調補間動作では、例えば図１６に示したように、信号入力端寄りの画素１１と、パネル端よりの画素１１との間で、階調補間電圧Ｖsig１に対する電流変化特性における傾きを等しくすることができる（なだらかなまま保持することができる）。また、これにより、上記比較例１とは異なり、同一の映像信号電圧Ｖsig２の電圧値に対して適用する階調補間電圧Ｖsig１の電圧値範囲Δｙが、画素位置によらずに一定となる。その結果、本実施の形態では、例えば図１７（Ａ），（Ｂ）に示したように、信号入力端寄りの画素１１およびパネル端寄りの画素１１の双方において、適切な（滑らかな）階調補間がなされることになり、上記比較例１のような画質劣化が低減もしくは回避される。
【００９１】
以上のように本実施の形態では、表示パネル１０内の複数の画素１１に対する表示駆動の際に、駆動回路２０（信号線駆動回路２４）が、映像信号２０Ａの階調に応じて階調補間電圧Ｖsig１および映像信号電圧Ｖsig２の電圧値を個別に変化させることにより、各有機ＥＬ素子１２における発光輝度Ｌの階調を補間する階調補間動作を行う。具体的には、映像信号電圧Ｖsig２を複数の階調のうちの一の階調に対応する電圧値に設定すると共に、階調補間電圧Ｖsig１を複数の電圧値に渡って変化させることによって、階調補間動作を行う。これにより、映像信号２０Ａによって元々設定することが可能な階調数よりも多くの階調の表現を実現することができるため、駆動回路２０（信号線駆動回路２４）の構成を簡素化しつつ（複雑化することなく）、より高精細な階調表現が実現される。すなわち、例えばＭ（Ｍ：整数）ビットの映像信号２０Ａを出力可能なデータドライバ（信号線駆動回路２４）を用いた場合であっても、Ｎ（Ｎ：整数，Ｎ＞Ｍ）ビットの階調表現が可能となり、駆動回路２０のコスト削減を図ることができる。
【００９２】
また、走査線駆動回路２３が、階調補間電圧Ｖsig１の印加期間内に加えて基準電圧Ｖofsの印加期間内にも、走査線ＷＳＬに対して選択パルスの印加を行うようにしたので、基準電圧Ｖofsの印加期間内に印加がなされない場合と比べ、階調補間電圧Ｖsig１に対する電流変化特性においてその傾きをなだらかなものにすることができる。その結果、階調補間動作を行う際に、階調補間電圧Ｖsig１の各電圧値を、映像信号電圧Ｖsig２の全階調間でほぼ同一の範囲内に設定することができるため、信号線駆動回路２４等の周辺回路に余分なメモリを設けることなく、階調補間動作を行うことができる。
【００９３】
更に、走査線駆動回路２３が、階調補間電圧Ｖsig１、基準電圧Ｖofsおよび映像信号電圧Ｖsig２の印加期間内にそれぞれ、個別の選択パルスを走査線ＷＳＬに対して行うようにしたので、階調補間電圧Ｖsig１の印加時における移動度補正量（ひいては、１水平期間全体としての移動度補正量）の画素位置によるばらつきを、低減もしくは回避することができる。その結果、表示パネル１０内の全ての画素１１に対して共通の階調補間電圧Ｖsig１の電圧値範囲Δｙを適用した場合であっても、適切な（滑らかな）階調補間を行うことができ、画素位置に応じた画質劣化を低減もしくは回避することができる。
【００９４】
以上のことから、本実施の形態の表示装置１によれば、低コスト化を図りつつ高画質化を実現する（低コスト化と高画質化とを両立させる）ことが可能となる。
【００９５】
以下、本発明における他の実施の形態をいくつか挙げて説明する。なお、上記第１の実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【００９６】
＜第２の実施の形態＞
図１８は、本発明の第２の実施の形態に係る階調補間動作の一例を、タイミング波形図で表したものである。ここで、図１８（Ａ），（Ｂ）はそれぞれ、図３（Ａ），（Ｂ）等と同様に、信号線ＤＴＬおよび走査線ＷＳＬの電圧波形を示している。また、図１８（Ｃ），（Ｄ）もそれぞれ、図３（Ｄ），（Ｅ）等と同様に、駆動トランジスタＴｒ２におけるゲート電位Ｖｇおよびソース電位Ｖｓの波形を示している。なお、表示装置１のブロック構成および画素１１における画素回路の構成はそれぞれ、上記第１の実施の形態と同様であるため、説明を省略する。また、表示動作の基本部分についても、図３等に示した第１の実施の形態における表示動作と同様であるため、説明を省略する。
【００９７】
本実施の形態においても、上記第１の実施の形態と同様に、複数の画素１１に対する表示駆動の際に、信号線駆動回路２４が映像信号２０Ａの階調に応じて階調補間電圧Ｖsig１および映像信号電圧Ｖsig２の電圧値を個別に変化させることにより、階調補間動作を行っている。これにより、上記第１の実施の形態と同様に、映像信号２０Ａによって元々設定することが可能な階調数よりも多くの階調の表現を実現することができる。このため、駆動回路２０（信号線駆動回路２４）の構成を簡素化しつつ（複雑化することなく）、より高精細な階調表現が実現される。
【００９８】
また、本実施の形態では、階調補間電圧Ｖsig１の印加期間から基準電圧Ｖofsの印加期間内まで、選択パルスの印加が継続して行っている。すなわち、上記第１の実施の形態と同様に、階調補間電圧Ｖsig１の印加期間内に加えて基準電圧Ｖofsの印加期間内にも、走査線ＷＳＬに対して選択パルスの印加がなされている。これにより、上記第１の実施の形態と同様に、基準電圧Ｖofsの印加期間内に印加がなされない場合と比べ、階調補間電圧Ｖsig１に対する電流変化特性においてその傾きをなだらかなものにすることができる。その結果、階調補間動作を行う際に、階調補間電圧Ｖsig１の各電圧値を、映像信号電圧Ｖsig２の全階調間でほぼ同一の範囲内に設定することができるため、信号線駆動回路２４等の周辺回路に余分なメモリを設けることなく、階調補間動作を行うことができる。
【００９９】
一方、本実施の形態では、上記第１の実施の形態とは異なり、階調補間電圧Ｖsig１の印加開始前（タイミングｔ２１）において選択パルスの印加が開始されると共に、この階調補間電圧Ｖsig１の印加終了後である基準電圧Ｖofsの印加期間内（タイミングｔ２４）に、その選択パルスの印加が終了している（図１８（Ａ），（Ｂ））。これにより、図１８（Ａ）中の矢印で示したように、上記比較例１とは異なり、階調補間電圧Ｖsig１の書き込み期間の長さが、この階調補間電圧Ｖsig１の印加期間の長さのみによって規定されることになる。
【０１００】
したがって、本実施の形態においても、図１８（Ａ）中の二重線の矢印で示したように、信号パルスの波形が表示パネル１０内の画素位置によって異なってしまう場合（パルス波形ＰＬＳｎ，ＰＬＳｆ）にも、上記比較例１のような問題が生じなくなる。すなわち、上記第１の実施の形態と同様に、表示パネル１０内の画素位置（信号線駆動回路２４から画素１１まで距離）によらずに、階調補間電圧Ｖsig１の書き込み期間の長さが一定となる（図１８（Ｃ），図１９（Ｃ）中の書き込み期間ΔＴ４２ｎ，ΔＴ４２ｆ参照）。なお、上記比較例１では、図１９（Ａ）中に示した書き込み期間ΔＴ１０４ｎ，ΔＴ１０４ｆのように、表示パネル１０内の画素位置によって、階調補間電圧Ｖsig１の書き込み期間の長さが異なってしまう場合がある。
【０１０１】
これにより、本実施の形態においても、上記第１の実施の形態と同様に、階調補間電圧Ｖsig１の印加時における移動度補正量（電位差ΔＶ１）の大きさも、表示パネル１０内の画素位置によらずに一定となる。具体的には、書き込み期間ΔＴ４２ｎ，ΔＴ４２ｆにおける移動度補正量（電位差ΔＶ１ｎ，ΔＶ１ｆ）が、画素位置によらずに一定となる。すなわち、上記第１の実施の形態と同様に、階調補間電圧Ｖsig１の印加時における移動度補正量（ひいては、１水平期間全体としての移動度補正量）の画素位置によるばらつきが、低減もしくは回避される。
【０１０２】
以上のように本実施の形態では、走査線駆動回路２３が、階調補間電圧Ｖsig１の印加開始前に選択パルスの印加を開始すると共に、この階調補間電圧Ｖsig１の印加終了後である基準電圧Ｖofsの印加期間内にその選択パルスの印加を終了させるようにしたので、階調補間電圧Ｖsig１の印加時における移動度補正量（ひいては、１水平期間全体としての移動度補正量）の画素位置によるばらつきを、低減もしくは回避することができる。その結果、上記第１の実施の形態と同様に、表示パネル１０内の全ての画素１１に対して共通の階調補間電圧Ｖsig１の電圧値範囲Δｙを適用した場合であっても、適切な（滑らかな）階調補間を行うことができ、画素位置に応じた画質劣化を低減もしくは回避することができる。よって、本実施の形態においても、低コスト化を図りつつ高画質化を実現する（低コスト化と高画質化とを両立させる）ことが可能となる。
【０１０３】
＜第３の実施の形態＞
図２０は、本発明の第３の実施の形態に係る階調補間動作の一例を、タイミング波形図で表したものである。ここで、図２０（Ａ），（Ｂ）はそれぞれ、図３（Ａ），（Ｂ）等と同様に、信号線ＤＴＬおよび走査線ＷＳＬの電圧波形を示している。また、図２０（Ｃ），（Ｄ）もそれぞれ、図３（Ｄ），（Ｅ）等と同様に、駆動トランジスタＴｒ２におけるゲート電位Ｖｇおよびソース電位Ｖｓの波形を示している。なお、表示装置１のブロック構成および画素１１における画素回路の構成はそれぞれ、上記第１の実施の形態と同様であるため、説明を省略する。また、表示動作の基本部分についても、図３等に示した第１の実施の形態における表示動作と同様であるため、説明を省略する。
【０１０４】
本実施の形態においても、上記第１の実施の形態と同様に、複数の画素１１に対する表示駆動の際に、信号線駆動回路２４が映像信号２０Ａの階調に応じて階調補間電圧Ｖsig１および映像信号電圧Ｖsig２の電圧値を個別に変化させることにより、階調補間動作を行っている。これにより、上記第１の実施の形態と同様に、映像信号２０Ａによって元々設定することが可能な階調数よりも多くの階調の表現を実現することができる。このため、駆動回路２０（信号線駆動回路２４）の構成を簡素化しつつ（複雑化することなく）、より高精細な階調表現が実現される。
【０１０５】
また、本実施の形態では、階調補間電圧Ｖsig１の印加期間内から基準電圧Ｖofsの印加期間内まで、選択パルスの印加が継続して行っている。すなわち、上記第１の実施の形態と同様に、階調補間電圧Ｖsig１の印加期間内に加えて基準電圧Ｖofsの印加期間内にも、走査線ＷＳＬに対して選択パルスの印加がなされている。これにより、上記第１の実施の形態と同様に、基準電圧Ｖofsの印加期間内に印加がなされない場合と比べ、階調補間電圧Ｖsig１に対する電流変化特性においてその傾きをなだらかなものにすることができる。その結果、階調補間動作を行う際に、階調補間電圧Ｖsig１の各電圧値を、映像信号電圧Ｖsig２の全階調間でほぼ同一の範囲内に設定することができるため、信号線駆動回路２４等の周辺回路に余分なメモリを設けることなく、階調補間動作を行うことができる。
【０１０６】
一方、本実施の形態では、上記第１の実施の形態とは異なり、階調補間電圧Ｖsig１の印加期間内（タイミングｔ３２）において選択パルスの印加が開始されると共に、基準電圧Ｖofsの印加期間を経た後の映像信号電圧Ｖsig２の印加期間内（タイミングｔ３５）に、その選択パルスの印加が終了している（図２０（Ａ），（Ｂ））。これにより、本実施の形態においても、図２０（Ａ）中の二重線の矢印で示したように、信号パルスの波形が表示パネル１０内の画素位置によって異なってしまう場合（パルス波形ＰＬＳｎ，ＰＬＳｆ）にも、上記比較例１のような問題が生じなくなる。
【０１０７】
具体的には、本実施の形態では、階調補間電圧Ｖsig１の書き込み期間の長さと、映像信号電圧Ｖsig２の書き込み期間の長さとを足し合わせた書き込み期間全体の長さが、表示パネル１０内の画素位置（信号線駆動回路２４から画素１１まで距離）によらずに一定となる。具体的には、まず、信号入力端寄りの画素１１では、階調補間電圧Ｖsig１の書き込み期間ΔＴ４３ｎの長さと、映像信号電圧Ｖsig２の書き込み期間ΔＴ７ｎの長さとがそれぞれ、図２０（Ｃ）に示したようになる。一方、パネル端寄りの画素１１では、階調補間電圧Ｖsig１の書き込み期間ΔＴ４３ｆの長さと、映像信号電圧Ｖsig２の書き込み期間ΔＴ７ｆの長さとがそれぞれ、図２０（Ｃ）に示したようになる。すなわち、（期間Δ４３ｎの長さ＜期間ΔＴ４３ｆの長さ）および（期間Δ７ｎの長さ＜期間ΔＴ７ｆの長さ）となっていることから、これらを足し合わせた書き込み期間全体の長さが、信号入力端寄りの画素１１とパネル端寄りの画素１１とで一致するようになっている。
【０１０８】
これにより、本実施の形態では、階調補間電圧Ｖsig１の印加時における移動度補正量（電位差ΔＶ１）の大きさと、映像信号電圧Ｖsi２１の印加時における移動度補正量（電位差ΔＶ２）の大きさとを足し合わせた移動度補正量（電位差ΔＶ）も、表示パネル１０内の画素位置によらずに一定となる。具体的には、まず、信号入力端寄りの画素１１では、図２０（Ｃ），（Ｄ）に示したように、書き込み期間ΔＴ４３ｎにおける移動度補正量（電位差ΔＶ１ｎ）と、書き込み期間ΔＴ７ｎにおける移動度補正量（電位差ΔＶ２ｎ）とを足し合わせると、移動度補正量（電位差ΔＶｎ）となる。一方、パネル端寄りの画素１１では、書き込み期間ΔＴ４３ｆにおける移動度補正量（電位差ΔＶ１ｆ）と、書き込み期間ΔＴ７ｆにおける移動度補正量（電位差ΔＶ２ｆ）とを足し合わせると、信号入力端寄りの画素１１と同様に、移動度補正量（電位差ΔＶｆ）となる。したがって、本実施の形態においても、上記第１の実施の形態と同様に、１水平期間全体としての移動度補正量の画素位置によるばらつきが、低減もしくは回避される。
【０１０９】
以上のように本実施の形態では、走査線駆動回路２３が、階調補間電圧Ｖsig１の印加期間内に選択パルスの印加を開始すると共に、基準電圧Ｖofsの印加期間を経た後の映像信号電圧Ｖsig２の印加期間内にその選択パルスの印加を終了させるようにしたので、１水平期間全体としての移動度補正量の画素位置によるばらつきを、低減もしくは回避することができる。その結果、上記第１の実施の形態と同様に、表示パネル１０内の全ての画素１１に対して共通の階調補間電圧Ｖsig１の電圧値範囲Δｙを適用した場合であっても、適切な（滑らかな）階調補間を行うことができ、画素位置に応じた画質劣化を低減もしくは回避することができる。よって、本実施の形態においても、低コスト化を図りつつ高画質化を実現する（低コスト化と高画質化とを両立させる）ことが可能となる。
【０１１０】
＜第４の実施の形態＞
図２１は、本発明の第４の実施の形態に係る表示パネル１０内における複数の分割表示領域の一例を模式的に表したものである。本実施の形態の表示パネル１０では、信号線ＤＴＬの延在方向（垂直（Ｖ）方向）に沿って、表示領域が複数（ここでは３つ）の分割表示領域１０ｎ，１０ｍ，１０ｆに分離されている。具体的には、信号線駆動回路２４側（信号入力端側）からパネル端側ヘ向かって順に、信号入力端側のパネル下部領域１０ｎと、パネル中部領域１０ｍと、パネル力端側のパネル上部領域１０ｆとに分離されている。なお、ここでは、表示領域が３つの分割表示領域１０ｎ，１０ｍ，１０ｆに分離されている場合を例に挙げて説明するが、表示領域の分割数は、２以上の任意の数に設定することが可能である。また、表示装置１のブロック構成および画素１１における画素回路の構成はそれぞれ、上記第１の実施の形態と同様であるため、説明を省略する。
【０１１１】
図２２は、本実施の形態の階調補間動作の一例を、タイミング波形図で表したものである。ここで、図２２（Ａ），（Ｂ）はそれぞれ、図３（Ａ），（Ｂ）等と同様に、信号線ＤＴＬおよび走査線ＷＳＬの電圧波形を示している。また、図２２（Ｃ），（Ｄ）もそれぞれ、図３（Ｄ），（Ｅ）等と同様に、駆動トランジスタＴｒ２におけるゲート電位Ｖｇおよびソース電位Ｖｓの波形を示している。なお、表示動作の基本部分については、図３等に示した第１の実施の形態における表示動作と同様であるため、説明を省略する。
【０１１２】
本実施の形態においても、上記第１の実施の形態と同様に、複数の画素１１に対する表示駆動の際に、信号線駆動回路２４が映像信号２０Ａの階調に応じて階調補間電圧Ｖsig１および映像信号電圧Ｖsig２の電圧値を個別に変化させることにより、階調補間動作を行っている。これにより、上記第１の実施の形態と同様に、映像信号２０Ａによって元々設定することが可能な階調数よりも多くの階調の表現を実現することができる。このため、駆動回路２０（信号線駆動回路２４）の構成を簡素化しつつ（複雑化することなく）、より高精細な階調表現が実現される。
【０１１３】
また、本実施の形態では、階調補間電圧Ｖsig１の印加期間内から基準電圧Ｖofsの印加期間内まで、選択パルスの印加が継続して行っている。すなわち、上記第１の実施の形態と同様に、階調補間電圧Ｖsig１の印加期間内に加えて基準電圧Ｖofsの印加期間内にも、走査線ＷＳＬに対して選択パルスの印加がなされている。これにより、上記第１の実施の形態と同様に、基準電圧Ｖofsの印加期間内に印加がなされない場合と比べ、階調補間電圧Ｖsig１に対する電流変化特性においてその傾きをなだらかなものにすることができる。その結果、階調補間動作を行う際に、階調補間電圧Ｖsig１の各電圧値を、映像信号電圧Ｖsig２の全階調間でほぼ同一の範囲内に設定することができるため、信号線駆動回路２４等の周辺回路に余分なメモリを設けることなく、階調補間動作を行うことができる。
【０１１４】
一方、本実施の形態では、上記第１の実施の形態とは異なり、信号線駆動回路２４が、信号線ＤＴＬの延在方向に沿った自身から各画素１１までの距離が大きくなるのに応じて、階調補間電圧Ｖsig１の印加期間が短くなるように、印加期間の調整を行っている。具体的には、例えばここでは、信号線駆動回路２４は、上記した距離が大きくなるのに応じて階調補間電圧Ｖsig１の印加期間が多段階で短くなるように、印加期間の調整を行っている。すなわち、ここでは、図２１に示したパネル下部領域１０ｎ、パネル中部領域１０ｍおよびパネル上部領域１０ｆの順に、階調補間電圧Ｖsig１の印加期間が多段階で短くなるように、印加期間の調整を行っている。具体的には、例えば図２２（Ａ）に示したように、パネル下部領域１０ｎにおける階調補間電圧Ｖsig１の印加期間ΔＴsig１ｎよりも、パネル上部領域１０ｆにおける階調補間電圧Ｖsig１の印加期間ΔＴsig１ｆのほうが短くなるように、印加期間の調整がなされている。
【０１１５】
このように本実施の形態では、走査線ＷＳＬに対する選択パルスの印加開始時（タイミングｔ４２）から階調補間電圧Ｖsig１の印加終了時までの長さで規定される階調補間電圧Ｖsig１の書き込み期間の長さが、上記距離が大きくなるのに応じて短くなるように調整される。これにより、この距離が大きくなるのに応じて階調補間電圧Ｖsig１のパルス波形がなまった場合にも（図２２（Ａ）中のパルス波形ＰＬＳｎ，ＰＬＳｆ参照）、実際の書き込み期間Δ４４ｎ，Δ４４ｆの長さが、画素位置によらずにほぼ一定となる。具体的には、まず、信号入力端寄り（パネル下部領域１１ｎ内）の画素１１では、階調補間電圧Ｖsig１の書き込み期間ΔＴ４４ｎの長さが、移動度補正・階調補間書き込み期間Ｔ４ｎの長さとほぼ一致する。一方、パネル端寄り（パネル上部領域１１ｆ内）の画素１１では、信号パルスＰＬＳｆの立ち下がり波形がなまっているため、階調補間電圧Ｖsig１の書き込み期間ΔＴ４４ｆの長さが、移動度補正・階調補間書き込み期間Ｔ４ｆよりも長くなる。ただし、この移動度補正・階調補間書き込み期間Ｔ４ｆの長さは、移動度補正・階調補間書き込み期間Ｔ４ｎの長さよりも予め短くなるように印加期間が調整されているため、実際の書き込み期間Δ４４ｎ，Δ４４ｆの長さが、画素位置によらずにほぼ一定となるのである。
【０１１６】
これにより、本実施の形態においても、上記第１の実施の形態と同様に、階調補間電圧Ｖsig１の印加時における移動度補正量（電位差ΔＶ１）の大きさも、表示パネル１０内の画素位置によらずに一定となる。具体的には、書き込み期間ΔＴ４４ｎ，ΔＴ４４ｆにおける移動度補正量（電位差ΔＶ１ｎ，ΔＶ１ｆ）が、画素位置によらずに一定となる。すなわち、上記第１の実施の形態と同様に、階調補間電圧Ｖsig１の印加時における移動度補正量（ひいては、１水平期間全体としての移動度補正量）の画素位置によるばらつきが、低減もしくは回避される。
【０１１７】
以上のように本実施の形態では、信号線駆動回路２４が、信号線ＤＴＬの延在方向に沿った自身から各画素１１までの距離が大きくなるのに応じて、階調補間電圧Ｖsig１の印加期間が短くなるように印加期間の調整を行っているので、１水平期間全体としての移動度補正量の画素位置によるばらつきを、低減もしくは回避することができる。その結果、上記第１の実施の形態と同様に、表示パネル１０内の全ての画素１１に対して共通の階調補間電圧Ｖsig１の電圧値範囲Δｙを適用した場合であっても、適切な（滑らかな）階調補間を行うことができ、画素位置に応じた画質劣化を低減もしくは回避することができる。よって、本実施の形態においても、低コスト化を図りつつ高画質化を実現する（低コスト化と高画質化とを両立させる）ことが可能となる。
【０１１８】
＜モジュールおよび適用例＞
続いて、図２３〜図２８を参照して、上記第１〜第４の実施の形態で説明した表示装置１の適用例について説明する。上記第１〜第４の実施の形態の表示装置１は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【０１１９】
（モジュール）
表示装置１は、例えば、図２３に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【０１２０】
（適用例１）
図２４は、表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００が表示装置１により構成されている。
【０１２１】
（適用例２）
図２５は、表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が表示装置１により構成されている。
【０１２２】
（適用例３）
図２６は、表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が表示装置１により構成されている。
【０１２３】
（適用例４）
図２７は、表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。そして、この表示部６４０が表示装置１により構成されている。
【０１２４】
（適用例５）
図２８は、表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、表示装置１により構成されている。
【０１２５】
＜変形例＞
以上、いくつかの実施の形態および適用例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。
【０１２６】
例えば、上記実施の形態等では、主に、階調補間動作によって、映像信号２０Ａにより設定可能な８ビット階調から２ビット分補間することにより、発光輝度Ｌにおいて１０ビット階調を表現可能とする場合について説明したが、この場合には限られない。すなわち、上記実施の形態等で説明した階調補間動作を用いることにより、例えば、６ビット階調から４ビット分補間して１０ビット階調の表現を実現したり、１０ビット階調から２ビット分補間して１２ビット階調の表現を実現したりすることも可能である。ただし、元々Ｍビット階調に設定された映像信号に対し、Ｎビット分補間する場合には、階調補間電圧Ｖsig１を２N値間で変化させるようにすればよい。
【０１２７】
また、上記実施の形態等では、表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１４の構成は、上記実施の形態等で説明したものに限られない。すなわち、必要に応じて容量素子やトランジスタ等を画素回路１４に追加するようにしてもよい。その場合、画素回路１４の変更に応じて、上述した走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５の他に、必要な駆動回路を追加するようにしてもよい。
【０１２８】
更に、上記実施の形態等では、走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５における駆動動作を、タイミング生成回路２２が制御する場合について説明したが、他の回路がこれらの駆動動作を制御するようにしてもよい。また、このような走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５に対する制御は、ハードウェア（回路）で行われるようにしてもよいし、ソフトウェア（プログラム）で行われるようにしてもよい。
【０１２９】
加えて、上記実施の形態等では、画素回路１４がいわゆる「２Ｔｒ１Ｃ」の回路構成となっている場合について説明したが、画素回路１４の回路構成はこれには限られない。すなわち、トランジスタが有機ＥＬ素子１２に直列に接続された回路構成を含んでいるものであれば、画素回路１４が「２Ｔｒ１Ｃ」以外の回路構成となっていてもよい。
【０１３０】
また、上記実施の形態等では、書き込みトランジスタＴｒ１および駆動トランジスタＴｒ２がそれぞれ、ｎチャネルトランジスタ（例えば、ｎチャネルＭＯＳ型のＴＦＴ）により形成されている場合について説明したが、この場合には限られない。すなわち、書き込みトランジスタＴｒ１および駆動トランジスタＴｒ２がそれぞれ、ｐチャネルトランジスタ（例えば、ｐチャネルＭＯＳ型のＴＦＴ）により形成されていてもよい。ただし、その場合には、駆動トランジスタＴｒ２におけるソースおよびドレインのうちの電源線ＤＳＬに接続されていない方と、保持容量素子Ｃｓの他端とを、有機ＥＬ素子１２のカソードに接続し、有機ＥＬ素子１２のアノードをグランド線ＧＮＤ等に接続することが好ましい。
【符号の説明】
【０１３１】
１…表示装置、１０…表示パネル、１０ｎ…パネル下部領域（分割表示領域）、１０ｍ…パネル中部領域（分割表示領域）、１０ｆ…パネル上部領域（分割表示領域）、１１，１１Ｒ，１１Ｇ，１１Ｂ…画素、１２Ｒ，１２Ｇ，１２Ｂ…有機ＥＬ素子、１３…画素アレイ部、１４…画素回路、２０…駆動回路、２０Ａ，２１Ａ…映像信号、２０Ｂ…同期信号、２１…映像信号処理回路、２２…タイミング生成回路、２２Ａ…制御信号、２３…走査線駆動回路、２４…信号線駆動回路、２５…電源線駆動回路、ＷＳＬ…走査線、ＤＴＬ…信号線、ＤＳＬ…電源線、Ｔｒ１…書き込みトランジスタ、Ｔｒ２…駆動トランジスタ、Ｃｓ…保持容量素子、Ｉｄ…電流、Ｖｇ…ゲート電位、Ｖｓ…ソース電位、Ｖｇｓ…ゲート−ソース間電圧、Ｖth…閾値電圧、Ｖsig１…階調補間電圧、Ｖsig２…映像信号電圧、Ｖofs，Ｖon，Ｖoff，Ｖcc，Ｖini，ｘ，ｘ＋１，ｘ＋２，ｙ−３，ｙ−２，ｙ−１，ｙ…電圧、ΔＶ１，ΔＶ１ｎ，ΔＶ１ｆ，ΔＶ２，ΔＶ２ｎ，ΔＶ２ｆ，ΔＶｂｎ，ΔＶｂｆ，ΔＶｎ，ΔＶｆ…電位差、Δｙ…電圧値範囲（階調区間）、Ｌ…発光輝度、ＰＬＳｎ，ＰＬＳｆ…信号パルス、ｔ１〜ｔ１８，ｔ２１〜ｔ２４，ｔ３１〜ｔ３５，ｔ４１〜ｔ４５…タイミング、Ｔ０，Ｔ８…発光期間、Ｔ１…Ｖth補正準備期間、Ｔ２…Ｖth補正期間、Ｔ３…Ｖth補正休止期間、Ｔ４，Ｔ４ｎ，Ｔ４ｆ…移動度補正・階調補間書き込み期間、Ｔ５…ブートストラップ期間、Ｔ６，Ｔ６ｎ，Ｔ６ｆ…ブートストラップ停止期間、Ｔ７…移動度補正・信号書き込み期間、ΔＴ４１ｎ，ΔＴ４１ｆ，ΔＴ４２ｎ，ΔＴ４２ｆ，ΔＴ４３ｎ，ΔＴ４３ｆ，ΔＴ４４ｎ，ΔＴ４４ｆ…階調補間電圧の書き込み期間、ΔＴ５１ｎ，ΔＴ５１ｆ…ブートストラップ実行期間、ΔＴ７ｎ，ΔＴ７ｆ…映像信号電圧の書き込み期間、ΔＴsig１ｎ，ΔＴsig１ｆ…階調補間電圧の印加期間。
【図１】
2011102929.tif 000003
【図２】
2011102929.tif 000004
【図３】
2011102929.tif 000005
【図４】
2011102929.tif 000006
【図５】
2011102929.tif 000007
【図６】
2011102929.tif 000008
【図７】
2011102929.tif 000009
【図８】
2011102929.tif 000010
【図９】
2011102929.tif 000011
【図１０】
2011102929.tif 000012
【図１１】
2011102929.tif 000013
【図１２】
2011102929.tif 000014
【図１３】
2011102929.tif 000015
【図１４】
2011102929.tif 000016
【図１５】
2011102929.tif 000017
【図１６】
2011102929.tif 000018
【図１７】
2011102929.tif 000019
【図１８】
2011102929.tif 000020
【図１９】
2011102929.tif 000021
【図２０】
2011102929.tif 000022
【図２１】
2011102929.tif 000023
【図２２】
2011102929.tif 000024
【図２３】
2011102929.tif 000025
【図２４】
2011102929.tif 000026
【図２５】
2011102929.tif 000027
【図２６】
2011102929.tif 000028
【図２７】
2011102929.tif 000029
【図２８】
2011102929.tif 000030