(57)【要約】【課題】高さのそろった複数のＡｕバンプを有する半導体装置の製造方法を提供する。【解決手段】半導体チップ１の上にシード膜３を形成する工程と、シード膜３の上に半導体チップ１の電極１３の上方に開口部４１を有するフォトレジスト４を形成する工程と、開口部４１に含まれるシード膜３の上に、電流密度１．５Ａ／ｄｍ２以上の電解めっきに基づいて第１Ａｕバンプ５を形成する工程と、第１Ａｕパンプ５の表面を研削する工程と、フォトレジスト４を剥離する工程と、シード膜３をドライエッチングにより除去する工程とを具備する。【選択図】図１
2011014607.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの上に、シード膜を形成する工程と、
前記シード膜の上に、前記半導体チップの電極の上方に開口部を有するフォトレジストを形成する工程と、
前記開口部に含まれる前記シード膜の上に、電流密度１．５Ａ／ｄｍ２以上の電解めっきに基づいて前記第１Ａｕバンプを形成する工程と、
前記第１Ａｕバンプの表面を研削する工程と、
前記フォトレジストを剥離する工程と、
前記シード膜をドライエッチングにより除去する工程と、
を具備する
半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記第１Ａｕバンプを形成する工程は、
電流密度１．０Ａ／ｄｍ２以下の電解めっきに基づいて第２Ａｕバンプを形成する工程
を備え、
前記第１Ａｕバンプは、前記第２Ａｕバンプの上に形成される
半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の半導体装置の製造方法であって、
前記フォトレジストを剥離する工程は、有機溶剤を用いて前記フォトレジストを剥離する、又は酸素プラズマアッシングに基づいて前記フォトレジストを剥離する
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特にバンプの形成方法に係る。
【背景技術】
【０００２】
半導体装置の製造工程における半導体チップと配線基板との接続方法には、半導体チップ上に形成されたＡｕ、半田及びＣｕなどの突起電極（以降バンプと称する）と、配線基板のリードとが一括接続される、ギャングボンディングと呼ばれる方法がある。ギャングボンディングは、半導体チップをガラス基板に直接貼り付けるＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）においても広く使用されている方法である。また、ギャングボンディングにおいて使用されるバンプの種類には、ワイヤボンディング技術を用いたスタッドバンプと、めっき技術を用いたマッシュルームバンプ及びストレートバンプとがあるが、微細化に有利なことからストレートバンプが多用されている。
【０００３】
ストレートバンプの形成方法に関する技術が特許文献１に開示されている。特許文献１のバンブ形成方法は、レジストパターンが形成されたウェハ上に、最初に高電流密度でめっきを行い、次に電流密度を次第に下げながらめっきを行い、最後に比較的低い電流密度でめっきを行うことを特徴としている。このようなバンプ形成方法は、めっき時間を短縮でき、またバンプ上部の硬度を低くすることができるというものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平３−２０８３４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電解めっきによるバンプ形成方法は、めっき液の循環不良による金属濃度の不均一性、又はめっき液内の電界強度の不均一性に起因して、形成される複数のバンプの高さにばらつきが生じることがある。複数のバンプの高さのばらつきは、半導体チップと配線基板とを接合するときに接続不良を発生しやすく、半導体装置の信頼性を低下させるおそれがある。
【課題を解決するための手段】
【０００６】
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００７】
本発明の半導体装置の製造方法は、半導体チップ（１）の上に、シード膜（３）を形成する工程と、シード膜（３）の上に、半導体チップ（１）の電極（１３）の上方に開口部（４１）を有するフォトレジスト（４）を形成する工程と、開口部（４１）に含まれるシード膜（３）の上に、電流密度１．５Ａ／ｄｍ２以上の電解めっきに基づいて第１Ａｕバンプ（５、５１）を形成する工程と、第１Ａｕバンプ（５、５１）の表面を研削する工程と、フォトレジスト（４）を剥離する工程と、シード膜（３）をドライエッチングにより除去する工程とを具備する。
このような半導体装置の製造方法は、複数の第１Ａｕバンプ（５、５１）を電流密度の高い電解めっきに基づき形成した後、表面を平らに研削する。電流密度の高い電解めっきに基づき、且つ表面が平らな複数の第１Ａｕバンプ（５、５１）は、シード膜（３）をドライエッチングするときにエッチングムラが生じ難いため、複数の第１Ａｕバンプ（５、５１）各々の高さのばらつきを防ぐことが出来る。
【発明の効果】
【０００８】
本発明の半導体装置の製造方法は、高さのそろった複数のＡｕバンプを形成することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の第１の実施の形態による半導体装置の製造方法を示すフローチャートである。
【図２】図２は、シード膜３が半導体チップ１の上に形成される工程を示した図である。
【図３】図３は、シード膜３の上に形成されたフォトレジスト４を含む、半導体チップ１の断面図である。
【図４】図４は、第１Ａｕバンプ５が形成された半導体チップ１の断面図である。
【図５】図５は、電解めっきに基づき形成された、複数の第１Ａｕバンプ５を含む半導体チップ１の断面図である。
【図６】図６は、図５に示した複数の第１Ａｕバンプ５の表面が平らに研削されている半導体チップ１の断面図である。
【図７】図７は、表面が研削された第１Ａｕバンプ５を含む半導体チップ１から、フォトレジスト４が剥離された半導体チップ１の部分断面図である。
【図８】図８は、シード膜３及びバリア膜２がドライエッチングにより除去された半導体チップ１の断面図である。
【図９】図９は、本発明の第２の実施の形態による半導体装置の製造方法を示すフローチャートである。
【図１０】図１０は、Ａｕバンプ５０が形成された半導体チップ１の断面図である。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照して本発明の実施の形態による半導体装置の製造方法を説明する。本発明の半導体装置の製造方法は、バンプの形成工程に係る。その他の製造工程については、周知の技術を用いることが出来る。
【００１１】
（第１の実施の形態）
図１は、本発明の第１の実施の形態による半導体装置の製造方法を示すフローチャートである。図１に示した工程毎に本発明の第１の実施の形態を説明する。
【００１２】
ステップＳ０１：
シード膜が半導体チップの上に形成される。図２は、シード膜３が半導体チップ１の上に形成される工程を示した図である。図２を参照して、シード膜３が半導体チップ１の上に形成される工程を説明する。図２の（ａ）は、シード膜３が形成される半導体チップ１の部分断面図である。図２の（ａ）を参照すると、半導体チップ１は、ウェハ１１と、絶縁層１２と、電極１３とを備える。ウェハ１１は、シリコンウェハにトランジスタや配線が形成され、半導体チップ１としての各種機能を実現する。絶縁層１２は、ウェハ１１を覆い、ウェハ１１上に形成された電極１３以外の配線同士の接触を防ぐ。電極１３は、ウェハ１１に形成され、ウェハ１１と外部とを接続するアルミ電極等の電極である。
【００１３】
図２の（ｂ）は、バリア膜２が形成された半導体チップ１の部分断面図である。図２の（ｂ）を参照して、バリア膜２は図２の（ａ）に示した半導体チップ１（絶縁層１２及び電極１３）を覆うように、スパッタリング法によって形成される。バリア膜２は、絶縁層１２及び電極１３に密着し、後の工程で形成される第１Ａｕバンプ５の剥離を防止する。バリア膜２は、ＴｉやＴｉＷが例示される。
【００１４】
図２の（ｃ）は、シード膜３が形成された半導体チップ１の部分断面図である。図２の（ｃ）を参照して、シード膜３は図２の（ｂ）に示したバリア膜２を覆うように、スパッタリング法によって形成される。シード膜３は、後の工程で形成される第１Ａｕバンプ５を電解めっきする時の電極となる金属である。シード膜３０は、Ａｕが例示される。この様にして、シード膜３は半導体チップ１の上に形成される。
【００１５】
ステップＳ０２：
フォトレジストがシード膜の上に形成される。図３は、シード膜３の上に形成されたフォトレジスト４を含む、半導体チップ１の断面図である。図３を参照して、フォトレジスト４がシード膜３の上に形成される工程を説明する。フォトレジスト４はシード膜３の上に塗布される。フォトレジスト４の厚さは、後の工程で形成される第１Ａｕバンプ５の高さに基づいている。フォトレジスト４は、プリベークされた後、第１Ａｕバンプ５のパターンを含むマスクを通して露光される。露光後、フォトレジスト４は余分な部位が除去される。開口部４１は、余分なフォトレジスト４が除去されて、形成された部位である。開口部４１は電極１３に合わせて形成されており、開口部４１の下に電極１３が含まれる。この様にして、半導体チップ１の電極１３の上方に開口部４１を有するフォトレジスト４が、シード膜３の上に形成される。
【００１６】
ステップＳ０３：
第１Ａｕバンプ５が、電流密度１．５Ａ／ｄｍ２以上の電解めっきに基づいて、図３に示す開口部４１に含まれるシード膜３の上に形成される。図４は、第１Ａｕバンプ５が形成された半導体チップ１の断面図である。電解めっきの条件は、以下の（１）〜（４）の化学反応を実現するめっき液組成を用いて、温度４０〜６５℃で行うものとする。尚、めっき液中のＡｕ濃度は、高電流密度対応できるよう１２ｇ／Ｌ、１４ｇ／Ｌ及び１６ｇ／Ｌが例示される。
【００１７】
Ｎａ３Ａｕ（ＳＯ３）２⇔３Ｎａ＋＋Ａｕ（ＳＯ３）２３−      （１）
Ａｕ（ＳＯ３）２３−⇔ＡｕＳＯ３−＋ＳＯ３２−              （２）
ＡｕＳＯ３−⇔Ａｕ＋＋ＳＯ３２−                          （３）
Ａｕ＋＋ｅ−⇒Ａｕ  （電荷の移動によりAuが析出する）  （４）
【００１８】
電解めっきに基づく第１Ａｕバンプ５の製造工程（ステップＳ０３）において、電流密度１．５Ａ／ｄｍ２以上としているが、これは本願発明者の検討結果に基づくものである。電解めっきの電流密度と、形成された第１Ａｕバンプ５の結晶方位の転位とは、以下の関係が推測される。尚、転位とは、結晶方位が変わる（結晶軸方向がそろう）、又は結晶配向性が変わる（配向性がそろう）ことを示す。
【００１９】
第１Ａｕバンプ５が前述した電解めっきの条件において、電流密度１．０Ａ／ｄｍ２の電解めっきで形成された場合、当該第１Ａｕバンプ５は熱履歴（８０〜１５０℃）に基づき、結晶方位が部分的に転位する。熱履歴は、第１Ａｕバンプ５が後のフォトレジスト４を剥離する工程において受ける熱量に相当する。第１Ａｕバンプ５が同じ電解めっきの条件において、電流密度１．５Ａ／ｄｍ２で形成された場合、同様の熱履歴（８０〜１５０℃）に基づき、当該第１Ａｕバンプ５は結晶方位が均一に転位する。更に、第１Ａｕバンプ５が同じ電解めっきの条件において、電流密度２．０Ａ／ｄｍ２で形成された場合、同様の熱履歴（８０〜１５０℃）に基づき、当該第１Ａｕバンプ５は結晶方位が均一に転位する。即ち、電流密度１．５Ａ／ｄｍ２以上で形成された第１Ａｕバンプ５は、結晶方位の転位温度が低くなり、フォトレジスト４を剥離する工程の熱履歴（８０〜１５０℃）によって、均一な結晶方位の転位が起こる。均一な結晶方位の転位は、後のシード膜３及びバリア層２をドライエッチングする工程において、同時に形成されている複数の第１Ａｕバンプ５の各々のエッチングレートに差が生じ難いため好ましい。従って、第１Ａｕバンプ５は、電流密度１．５Ａ／ｄｍ２以上の電解めっきに基づいて形成される。
【００２０】
図５は、電解めっきに基づき形成された、複数の第１Ａｕバンプ５を含む半導体チップ１の断面図である。図５を参照すると、半導体チップ１に形成された複数の第１Ａｕバンプ５は、各々高さが異なっている。電解めっきの電流密度は、形成される複数の第１Ａｕバンプ５の各々の高さに影響を与える。本願発明者は、電解めっきの電流密度と、複数の第１Ａｕバンプ５の高さのばらつきとの間に以下の関係を見出した。電解めっきの電流密度が１．０Ａ／ｄｍ２未満の場合、電流密度１．５Ａ／ｄｍ２の場合より複数の第１Ａｕバンプ５の高さのばらつきは小さい。電解めっきの電流密度が１．５Ａ／ｄｍ２の場合、複数の第１Ａｕバンプ５の高さのばらつきは顕著に表れる。更に、電解めっきの電流密度が２．０Ａ／ｄｍ２の場合、複数の第１Ａｕバンプ５に異常成長が見られ、電流密度１．５Ａ／ｄｍ２の場合より複数の第１Ａｕバンプ５の高さのばらつきは大きくなる。本発明では、電解めっきの電流密度は１．５Ａ／ｄｍ２以上であるため、顕著に複数の第１Ａｕバンプ５の高さにばらつきが発生する。
【００２１】
ステップＳ０４：
第１Ａｕバンプ５は研削される。複数の第１Ａｕバンプ５の高さのばらつきを解消するために、複数の第１Ａｕバンプ５の表面は平らに研削される。図６は、図５に示した複数の第１Ａｕバンプ５の表面が平らに研削されている半導体チップ１の断面図である。図６を参照すると、複数の第１Ａｕバンプ５は、研削用バイト８０によって表面が研削される。研削された複数の第１Ａｕバンプ５は、表面が平らとなり、各々高さがそろっている。電流密度が１．５Ａ／ｄｍ２を超える高電流密度で電解めっきを行う場合、複数の第１Ａｕバンプ５の各々は高さにばらつきを生じやすいが、表面を研削することによってばらつきを解消することができる。
【００２２】
ステップＳ０５：
フォトレジスト４は、有機溶剤又は酸素プラズマアッシングに基づいて剥離される。図７は、表面が研削された第１Ａｕバンプ５を含む半導体チップ１から、フォトレジスト４が剥離された半導体チップ１の部分断面図である。半導体チップ１、バリア膜２、シード膜３及び第１Ａｕバンプ５は、有機溶剤を用いてフォトレジスト４を剥離する場合、８０〜１３０℃程度に加熱される。また、酸素プラズマアッシングを用いる場合は、１５０℃程度に加熱される。本工程の熱履歴に基づき、複数の第１Ａｕバンプ５の結晶方位は均一に転位する。
【００２３】
ステップＳ０６：
シード膜３及びバリア膜２は、ドライエッチングにより除去される。図８は、シード膜３及びバリア膜２がドライエッチングにより除去された半導体チップ１の断面図である。第１Ａｕバンプ５は、シード膜３及びバリア膜２のドライエッチングの際に、同様にエッチングされる。しかし、本発明の半導体装置の製造方法により形成された複数の第１Ａｕバンプ５は、結晶方位が均一に転位しているため、複数の第１Ａｕバンプ５のエッチングレートに差が生じ難い。即ち、本発明の半導体装置の製造方法は、複数の第１Ａｕバンプ５の高さのばらつきを防止する効果を奏する。
【００２４】
本発明の第１の実施の形態による半導体装置の製造方法は、複数の第１Ａｕバンプ５が電流密度の高い電解めっきに基づき形成される。電流密度１．５Ａ／ｄｍ２以上の電解めっきにより形成された複数の第１Ａｕバンプ５は、熱履歴に基づく結晶方位の転位温度が下がるため、フォトレジスト４を剥離する工程において結晶方位が均一に転位する。また、電流密度の高い電解めっきに基づき形成される複数の第１Ａｕバンプ５は、顕著な高さのばらつきが生じやすいが、表面を研削する工程によって高さのばらつきが解消されている。このように形成された複数の第１Ａｕバンプ５は、シード膜３及びバリア膜２をドライエッチングする工程において、各々のエッチングレートに差が生じ難く、エッチングムラを防止することが出来る。即ち、本発明の半導体装置の製造方法は、高さのそろった複数の第１Ａｕバンプ５を容易に形成することが可能である。高さのそろった複数の第１Ａｕバンプ５は、半導体チップ１と配線基板との接続不良が生じないため、半導体装置の信頼性を向上させる効果を奏する。
【００２５】
（第２の実施の形態）
本発明の第２の実施の形態による半導体装置の製造方法を説明する。第２の実施の形態は、開口部４１へ形成されるＡｕバンプの形成方法が第１の実施の形態と異なる。従って、第１の実施の形態と同じ構成には同じ符号を用いて、重複する説明を省略する。
【００２６】
図９は、本発明の第２の実施の形態による半導体装置の製造方法を示すフローチャートである。図９に示した工程毎に本発明の第２の実施の形態を説明する。
【００２７】
ステップＳ１０：
シード膜３は、半導体チップ１の上に形成される（図２の（ｃ）参照。第１の実施の形態のステップＳ０１と同様）。
【００２８】
ステップＳ１１：
半導体チップ１の電極１３の上方に開口部４１を有するフォトレジスト４が、シード膜３の上に形成される（図３参照。第１の実施の形態のステップＳ０２と同様）。
【００２９】
ステップＳ１２：
電流密度１．０Ａ／ｄｍ２以下の電解めっきに基づいて、開口部４１に含まれるシード膜３の上に第２Ａｕバンプ５２が形成される。第２Ａｕバンプ５２は、Ａｕバンプ完成時の１／２以上の高さに形成される。本工程において形成される第２Ａｕバンプ５２は、電流密度が１．０Ａ／ｄｍ２以下であるため、電流密度１．５Ａ／ｄｍ２以上の場合よりも、Ａｕバンプの高さのばらつきを小さく抑えることができる。尚、電解めっきの条件は、本発明の第１の実施の形態と同じである。
【００３０】
ステップＳ１３：
電流密度１．５Ａ／ｄｍ２以上の電解めっきに基づいて、開口部４１に含まれる第２Ａｕバンプ５２の上に第１Ａｕバンプ５１が形成される。以降、第２Ａｕバンプ５２及び第１Ａｕバンプ５１とを含むＡｕバンプをＡｕバンプ５０と称する。図１０は、Ａｕバンプ５０が形成された半導体チップ１の断面図である。図１０を参照すると、半導体チップ１に形成された複数のＡｕバンプ５０は、各々高さが異なっている。高さのばらつきは、電流密度の高い第１Ａｕバンプ５１の影響が大きい。
【００３１】
ステップＳ１４：
複数のＡｕバンプ５０は、高さのばらつきを解消するために、第１Ａｕバンプ５１の表面のみが平らに研削される。このとき、第１Ａｕバンプ５１は、結晶方位の転位温度が高い第２Ａｕバンプ５２を最表面に露出させないように研削される。
【００３２】
ステップＳ１５：
フォトレジスト４は、有機溶剤又は酸素プラズマアッシングに基づいて剥離される。第１Ａｕバンプ５１は、第１の実施の形態の第１Ａｕバンプ５と同様に、電流密度１．５Ａ／ｄｍ２以上で形成されているため、結晶方位の転位温度が低い。従って、第１Ａｕバンプ５１は、本工程の熱履歴（８０〜１５０℃）に基づき、結晶方位が均一に転位する。
【００３３】
ステップＳ１６：
シード膜３及びバリア膜２は、ドライエッチングにより除去される。複数の第１Ａｕバンプ５１は、シード膜３及びバリア膜２のドライエッチングの際に同様にエッチングされるが、結晶方位が均一に転位しているため、エッチングレートに差が生じ難く、エッチングムラが発生しない。即ち、本発明の第２実施の形態の半導体装置の製造方法は、複数のＡｕバンプ５０の各々の高さのばらつきを防ぐ効果を奏する。
【００３４】
以上のように、本発明の第２の実施の形態の半導体装置の製造方法は、高さのそろった複数のＡｕバンプ５０を形成することができる。これは、第１の実施の形態同様に、半導体チップ１と配線基板とを接合するときに接続不良を発生させないため、半導体装置の信頼性を向上させる効果を奏する。更に、本発明の第２の実施の形態は、第２Ａｕバンプ５２が電流密度１．０Ａ／ｄｍ２以下で形成されているため、高さのばらつきが小さく抑えられる。従って、本発明の第２の実施の形態は、Ａｕバンプ５０を形成するために使用するＡｕの量を削減する効果を奏している。また、Ａｕバンプ５０の高さのばらつきが小さいため、めっき時間及び研削時間の短縮を図ることができる。
【００３５】
本発明の第２の実施の形態では、Ａｕバンプ５０を形成するために、電流密度１．０Ａ／ｄｍ２以下と、１．５Ａ／ｄｍ２以上との２種類を用いているが、Ａｕバンプ５０形成終了時に１．５Ａ／ｄｍ２以上となればよく、３段階以上のめっき成長や連続して電流密度を上げるめっき方法でもよい。
【００３６】
また、本明細書ではＡｕめっきについて説明をしてきたが、Ｃｕめっきや、Ａｇめっきでも同様な効果が得られると推定される。Ｃｕめっきの場合、通常の電解めっきの電流密度が０．５〜５．０Ａ／ｄｍ２であるため、７．０〜１０．０Ａ／ｄｍ２の高電流密度で電解めっきを行う製造方法が例示される。
【符号の説明】
【００３７】
１      半導体チップ
２      バリア膜
３      シード膜
４      フォトレジスト
５      第１Ａｕバンプ
１１    ウェハ
１２    絶縁層
１３    電極
５０    Ａｕバンプ
５１    第１Ａｕバンプ
５２    第２Ａｕバンプ
【図１】
2011014607.tif 000003
【図２】
2011014607.tif 000004
【図３】
2011014607.tif 000005
【図４】
2011014607.tif 000006
【図５】
2011014607.tif 000007
【図６】
2011014607.tif 000008
【図７】
2011014607.tif 000009
【図８】
2011014607.tif 000010
【図９】
2011014607.tif 000011
【図１０】
2011014607.tif 000012