(57)【要約】【課題】ディスプレイの画像表示において経時的な画質劣化を抑制する。【解決手段】ディスプレイ装置１００の列ドライバ３３および行ドライバ３４は、１フィールドに対応して画素回路２５を駆動する期間T0〜T5において、当該画素の画像データ電圧VdataをDr-TFT２のゲートに印加して書き込む書込期間T3の前に、Dr-TFT２に対して電源電圧Vddの供給を停止しつつ、Dr-TFT２の経時変化を抑制するために、OLED１の輝度に対応してDr-TFT２を駆動するために予め定められた最大ゲート電圧と最小ゲート電圧との差分の電圧値よりも大きな絶対値を有する特性変化抑制電圧Vrを、期間T1にデータラインDからDr-TFT２のゲートに予め印加し、直後の期間T2にその状態を保持しておく。その後、書込期間T3に入ってからDr-TFT２に電源電圧Vddを印加することでOLED１の発光を開始させ、期間T4の間に発光を継続させる。【選択図】図８
2011158822.tif 000002
【特許請求の範囲】
【請求項１】
発光ダイオードと、前記発光ダイオードを駆動する駆動用TFTと、映像信号に対応した画像データ電圧を所定のデータラインから前記駆動用TFTのゲートに印加する画素選択用TFTとを含む画素回路が画素としてマトリクス状に配置された表示パネルと、所定の繰返単位期間毎に前記画素回路を駆動することで前記表示パネルにおいて画素を繰り返し発光させる駆動回路と、入力される映像信号を各画素の画像データ信号に変換して前記画像データ信号と前記映像信号の同期情報を示す同期信号とを前記駆動回路に出力する信号処理回路とを備えるディスプレイ装置であって、
前記駆動回路は、
前記画素回路を駆動する前記繰返単位期間において、当該画素の画像データ電圧を前記駆動用TFTのゲートに印加する期間以外の前記駆動用TFTの動作前の予め定められた期間に、前記駆動用TFTの経時変化を抑制するために、前記発光ダイオードの輝度に対応して当該駆動用TFTを駆動するために予め定められた最大ゲート電圧と最小ゲート電圧との差分の電圧値よりも大きな絶対値を有する制御電圧を、前記データラインから当該駆動用TFTのゲートに印加することを特徴とするディスプレイ装置。
【請求項２】
前記発光ダイードは有機EL素子であることを特徴とする請求項１に記載のディスプレイ装置。
【請求項３】
前記駆動回路は、列ドライバと行ドライバとを備え、
前記列ドライバは、前記画素回路を駆動する前記繰返単位期間内の処理に対応した予め定められたタイミングパルスを生成し、前記信号処理回路から入力する画像データ信号と同期信号と前記生成したタイミングパルスとに基づいて、前記表示パネルの列方向から前記画素回路の列を選択し、選択した画素回路の列に前記画像データ電圧と前記制御電圧とを異なるタイミングで印加し、
前記行ドライバは、前記画素回路を駆動する前記繰返単位期間内の処理に対応した予め定められたタイミングパルスを生成し、前記信号処理回路から入力する同期信号と前記前記生成したタイミングパルスとに基づいて、前記表示パネルの行方向から前記画素回路の行を選択し、選択した画素回路の行に走査電圧と電源電圧とを印加し、
前記列ドライバは、
前記表示パネルの列方向の複数のデータラインから前記画素回路のデータラインを選択して前記画像データ電圧を印加するデータ用シフトレジスタ回路と、
前記表示パネルの列方向の複数のデータラインから前記画素回路のデータラインを選択して前記制御電圧を印加する制御電圧用シフトレジスタ回路とを備え、
前記行ドライバは、
前記表示パネルの行方向の複数の走査ラインから前記画素回路の走査ラインを選択して前記走査電圧を印加するスキャン用シフトレジスタ回路と、
前記表示パネルの行方向の複数の電源ラインから前記画素回路の電源ラインを選択して前記電源電圧を印加する電源電圧制御用シフトレジスタ回路とを備えることを特徴とする請求項１または請求項２に記載のディスプレイ装置。
【請求項４】
発光ダイオードと、前記発光ダイオードを駆動する駆動用TFTと、映像信号に対応した画像データ電圧を所定のデータラインから前記駆動用TFTのゲートに印加する画素選択用TFTとを含む画素回路が画素としてマトリクス状に配置された表示パネルと、所定の繰返単位期間毎に前記画素回路を駆動することで前記表示パネルにおいて画素を繰り返し発光させる駆動回路と、入力される映像信号を各画素の画像データ信号に変換して前記画像データ信号と前記映像信号の同期情報を示す同期信号とを前記駆動回路に出力する信号処理回路とを備えるディスプレイ装置の前記駆動回路による画素駆動方法であって、
前記駆動回路は、
前記画素回路を駆動する前記繰返単位期間において、当該画素の画像データ電圧を前記駆動用TFTのゲートに印加する期間以外の前記駆動用TFTの動作前の予め定められた期間に、前記駆動用TFTの経時変化を抑制するために、前記発光ダイオードの輝度に対応して当該駆動用TFTを駆動するために予め定められた最大ゲート電圧と最小ゲート電圧との差分の電圧値よりも大きな絶対値を有し、かつ、前記画像データ電圧の印加方向と同じ方向を示すマイナスの制御電圧を、前記データラインから当該駆動用TFTのゲートに印加し、
前記繰返単位期間の少なくとも前記制御電圧を印加する期間においては、前記発光ダイオードに対する電源電圧の印加を停止することを特徴とする画素駆動方法。
【請求項５】
発光ダイオードと、前記発光ダイオードを駆動する駆動用TFTと、映像信号に対応した画像データ電圧を所定のデータラインから前記駆動用TFTのゲートに印加する画素選択用TFTとを含む画素回路が画素としてマトリクス状に配置された表示パネルと、所定の繰返単位期間毎に前記画素回路を駆動することで前記表示パネルにおいて画素を繰り返し発光させる駆動回路と、入力される映像信号を各画素の画像データ信号に変換して前記画像データ信号と前記映像信号の同期情報を示す同期信号とを前記駆動回路に出力する信号処理回路とを備えるディスプレイ装置の前記駆動回路による画素駆動方法であって、
前記駆動回路は、
前記画素回路を駆動する前記繰返単位期間において、当該画素の画像データ電圧を前記駆動用TFTのゲートに印加する期間以外の前記駆動用TFTの動作前の予め定められた期間に、前記駆動用TFTの経時変化を抑制するために、前記発光ダイオードの輝度に対応して当該駆動用TFTを駆動するために予め定められた最大ゲート電圧と最小ゲート電圧との差分の電圧値よりも大きな絶対値を有し、かつ、前記画像データ電圧の印加方向とは逆方向を示すプラスの制御電圧を、前記データラインから印加することを特徴とする画素駆動方法。
【請求項６】
発光ダイオードと、前記発光ダイオードを駆動する駆動用TFTと、データ保持用コンデンサと、映像信号に対応した画像データ電圧を所定のデータラインから前記駆動用TFTおよび前記データ保持用コンデンサに印加する画素選択用TFTとを含む画素回路をディスプレイ装置の画素として、所定の繰返単位期間に、前記画像データ電圧を前記駆動用TFTのゲートに印加しつつ前記データ保持用コンデンサに書き込む書込期間と、前記書込期間に続いて前記駆動用TFTのゲートに印加し続ける電圧により前記発光ダイオードを発光させる発光期間と、前記データ保持用コンデンサに書き込まれた電圧により前記発光ダイオードを発光させる保持期間とを備えて繰り返し駆動する駆動回路による画素駆動方法であって、
前記駆動回路は、
前記繰返単位期間において、前記駆動用TFTの動作前の予め定められた期間として前記書込期間よりも前、または、前記保持期間よりも後に、前記駆動用TFTの経時変化を抑制するために、前記発光ダイオードの輝度に対応して当該駆動用TFTを駆動するために予め定められた最大ゲート電圧と最小ゲート電圧との差分の電圧値よりも大きな絶対値を有する制御電圧を、前記データラインから当該駆動用TFTのゲートに印加することを特徴とする画素駆動方法。
【請求項７】
前記駆動回路は、
前記繰返単位期間の前記駆動用TFTの動作前の予め定められた期間において、前記制御電圧を前記駆動用TFTのゲートに印加した後に、前記制御電圧の印加を停止することを特徴とする請求項６に記載の画素駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ装置およびその画素駆動方法に係り、特に、発光ダイオードと、発光ダイオードを駆動する駆動用薄膜トランジスタとを含む画素回路が画素としてマトリクス状に配置された表示パネルを含むディスプレイ装置およびその画素駆動方法に関する。
【背景技術】
【０００２】
近年、ディスプレイの超薄型化を目指して、基板にプラスチック等の柔軟な材料を用いたフレキシブルディスプレイの研究が盛んである。このようなフレキシブルディスプレイを作製する場合には、ガラス基板を用いるディスプレイを作製する場合とは作製条件が当然異なる。具体的には、ガラス基板を用いるディスプレイを作製する場合には、200℃以上のプロセスを用いて作製するが、フレキシブルディスプレイを作製する場合には、このような200℃以上のプロセスを用いて作製することは難しい。そこで、フレキシブルディスプレイの作製においては、低温プロセスに適した材料として、薄膜トランジスタ（TFT：Thin Film Transistor）の活性層に有機半導体材料を用いた有機TFTが注目されている。
【０００３】
従来、ディスプレイ装置の画素回路において、EL（ELectro Luminescence）素子から成る発光ダイオードと、このEL素子を駆動する駆動用TFTとを有機半導体素子で構成した有機ELディスプレイが知られている。有機EL素子を用いて高輝度、高コントラスト、長寿命なディスプレイ表示を行うには、TFTを用いたアクティブマトリクス駆動が必要不可欠である。このようなアクティブマトリクス駆動を行う有機ELディスプレイにおいて、画素の１セル分の回路として2個のTFTを備える典型的な画素回路を図３に示す。
【０００４】
図３に示す画素回路２５は、従来公知の一般的なものである。この画素回路２５は、OLED（Organic Light Emitting Diode）１と、Dr-TFT２と、データ保持用コンデンサC３と、Sw-TFT４とを備えている。
OLED１は、駆動電流値に応じた輝度で発光する有機発光ダイオードである。
Dr-TFT２は、入力される画像データに応じた画像データ電圧を電流値に変換しOLED１に駆動電流として流す駆動用TFTとして動作すると共に、この画像データ電圧をデータ保持用コンデンサC３に印加するものである。
Sw-TFT４は、表示パネル内にマトリクス配置された複数の画素回路２５から所定の画素回路を選択するための選択信号（スキャン信号）を受け、Dr-TFT２を動作させる画素選択用TFTとして動作するものである。
【０００５】
Dr-TFT２の作製例として、有機材料を用いたバックゲート型のTFT構造を図６に示す。図６に断面を示すDr-TFT２は、ゲート電極１１の上にゲート絶縁膜１２が積層され、このゲート絶縁膜１２の上には、中央部分に有機半導体１３が積層され、かつ、この有機半導体１３を間に挟むようにソース電極１４およびドレイン電極１５が積層されている。なお、図３に示すSw-TFT４も同じ構造とすることができる。
【０００６】
図３に示す画素回路２５内の各素子間の接続は次の通りである。すなわち、OLED１のカソードは共通電極（図３中ではVcathと表記した）に接続している。また、Dr-TFT２のドレインはOLED１のアノードに接続し、Dr-TFT２のソースは正（＋）の電源ラインPに接続している。なお、TFTは、ソースとドレインとを構造上は区別する必要がなく、互いに逆にしても動作するため、以下では必要ない限りこれらを区別しない。Dr-TFT２のようにソース−ドレイン間を流れる電流の向きが常に一定であって、かつｐ型TFTである場合には、＋側がソース、−側がドレインとなる。Dr-TFT２のゲートとソースの間には、データ保持用コンデンサC３が形成されている。Dr-TFT２のゲートとデータラインDとの間には、Sw-TFT４のドレインおよびソースが接続されている。Sw-TFT４のゲートは、走査ラインSに接続している。なお、データラインDは、画素の画像データを供給するためのラインを示し、走査ラインSは画素回路２５の画素を選択するためのラインを示す。
【０００７】
この画素回路２５において、スキャンラインSによりSw-TFT４がオンすると、その画素の画像データに応じたデータ電圧（以下、Vdataと表記する）がSw-TFT４を通ってデータ保持用コンデンサC３に印加される。これにより、データ保持用コンデンサC３に電荷が蓄積されると共に、Dr-TFT２がオンするので、データ電圧Vdataに応じた電流が電源ラインPからDr-TFT２を通ってOLED１に流れて発光する。ここで、画像データ電圧をデータ保持用コンデンサに蓄積する動作は、書き込み（またはプログラミング）と呼ばれ、その期間が書込期間である。書込期間以外ではSw-TFT４はオフ状態であるため、データ保持用コンデンサC３に蓄えられた電荷による電圧VdataでDr-TFT２の動作状態が保持され、画像データに応じた電流が流れ続け、次の書込期間までOLED１が発光し続ける。
【０００８】
しかしながら、図３に示すDr-TFT２のように有機EL素子を発光させる駆動用TFT、特に駆動用有機TFTによる電圧−電流変換動作は、アナログ的な動作のため、駆動用TFTのしきい値電圧、移動度など、駆動用TFTの特性の影響を直接的に受けてしまう。また、駆動用TFTに有機材料を用いた場合には、有機材料特有の劣化が起こる。すなわち、有機材料は、大気中の水蒸気や酸素に対して活性であるため、長期間大気に晒されると、材料の特性が劣化する。
【０００９】
駆動用TFTのしきい値電圧、移動度などの駆動用TFTの特性は、一般に、連続的な駆動により経時変化を伴う。つまり、連続して２回、３回…とスキャンした場合の駆動用TFTの特性は、１回目、２回目…のスキャンのときよりもそれぞれ劣化する。具体的には、駆動用TFTを用いた画素回路では、そのスキャン１回目の動作初期時と、連続して２回、３回…とスキャンしてから駆動させた後とを比較すると、同じ画像データに対しても画素回路の有機EL素子の発光輝度に変化が生じる。そのため、駆動用TFTの連続的な駆動により経時変化が生じると、それを用いたディスプレイにおいて階調表示機能が劣化するといった、表示画質の劣化に繋がるという問題がある。つまり、この場合には、駆動用TFTのトランジスタ特性が変化することで本来表示しようとしている色が表現できなくなってしまう。
【００１０】
これに関連して、従来、ディスプレイの各画素回路間のばらつきを主として補正するためのTFT駆動回路を用いることで、ディスプレイの表示画質の劣化を改善する技術が知られている（例えば非特許文献１、２参照）。
【００１１】
非特許文献１に記載されたTFT駆動回路は、駆動用TFT固有のしきい値電圧を、当該TFT駆動回路内のコンデンサに予め記憶させ、その電圧に対して、表示すべき輝度に対応するデータ電圧を重畳して書き込み動作を行う画素回路として機能する。そして、この画素回路ごとに、回路内の駆動用TFT固有のしきい値電圧値をコンデンサに予め記憶させるので、ディスプレイ全体として各画素回路間のばらつきを補正することができる。
【００１２】
また、非特許文献２に記載されたTFT駆動回路は、書き込み期間において、データ電極から、駆動用TFTを含む駆動回路部に対して、当該画素が表示すべき輝度に対応する電流（有機EL素子に流れる電流）を流入させ、その電流値に応じた電圧として、その駆動用TFTのゲートに印加された電圧値を、画素内のコンデンサに書き込む動作を行う画素回路として機能する。そして、非特許文献１と同様に、ディスプレイ全体として各画素回路間のばらつきを補正することができる。つまり、非特許文献１に記載されたTFT駆動回路は、電圧プログラム型の駆動回路であるのに対して、非特許文献２に記載されたTFT駆動回路は、電流プログラム型の駆動回路である。このうち、電流プログラム型駆動回路は、有機EL素子に流れる電流から直接的に、駆動用TFTのゲートに印加される電圧値を決定して書き込むタイプなので、駆動用TFTのしきい値電圧のほかに、駆動用TFTの特性としての移動度のばらつきも補正できる。そのため、動作の面においては、電圧プログラム型駆動回路よりも実用的である。
【先行技術文献】
【非特許文献】
【００１３】
【非特許文献１】Dawson et al. “Design of an Improvement Pixel for a Poly-silicon Active-Matrix Organic LED Display” SID'98 DIGEST, 4.2, pp.11-14(1998).
【非特許文献２】Dawson et al. “The Impact of the Transient Response of Organic Light Emitting Diodes on the Design of Active Matrix OLED Displays” IEDM'98, 32.6, pp.875-878 (1998).
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、ディスプレイの表示画質の劣化を改善する従来の電流プログラム型駆動回路は、有機EL素子に流れる電流から直接的に、駆動用TFTのゲートに印加される電圧値を決定するものなので、画素内に配設すべきTFTの個数を大きく増加させなければならないという欠点がある。また、このようにTFTの個数が多いため、それらのTFTを制御するための多くの制御用配線を必要とする。そのため、電流プログラム型駆動回路を用いた場合には、ディスプレイを高精細化することは極めて困難である。また、同様な理由から、電流プログラム型駆動回路を用いてディスプレイの作製上の歩留まりを改善することも極めて困難である。また、そもそも、電流プログラム型駆動回路の技術は、TFT特性の経時変化により特性の劣化が生じたときでも画質を改善するためにTFT数を増加したものであって、駆動用TFTの連続的な駆動に起因するTFT特性の経時的な劣化を遅らせるなどの劣化抑制を目指した技術ではない。
【００１５】
また、図６に例示したように、有機材料を用いて駆動用TFTをバックゲート型のTFT構造に作製した場合には、有機材料が長期間大気に晒されることによる材料自体の特性劣化があるという問題に加えて、駆動用TFTの電気的な特性が、有機半導体１３とゲート絶縁膜１２との界面の状態に敏感に反応して変化してしまうという問題もある。さらに、ディスプレイの表示画質の劣化を改善するために、このような駆動用有機TFTを用いて電流プログラム型駆動回路を作製しようとしても、その場合には、画素内に配設すべきTFTの個数が多数であるため、このような多数の有機TFTを作製することは実用的ではなく極めて困難である。
【００１６】
本発明は、前記問題を解決するために創案されたものであり、ディスプレイの画像表示において経時的な画質劣化を抑制することを課題とする。
【課題を解決するための手段】
【００１７】
前記課題を解決するために、本願発明者らは、ディスプレイの画素内の駆動用TFTのゲートに印加される電圧とそのときのドレイン電流とを所定の階調範囲のゲート電圧に亘って測定し、ゲート電圧を横軸、ドレイン電流を縦軸としてプロットした伝達特性が、スキャンを行う毎に、横軸において一方の方向へとシフトしていくことを、ディスプレイの画像表示において経時的な画質劣化として観測し、種々検討を行った。その結果、画素において駆動用TFTのゲートに画像データ電圧を印加して書き込み動作を行う前に、この画像データ電圧として用いる駆動範囲の電圧よりも大きい制御電圧を駆動用TFTのゲートに予め印加しておくことで、駆動用TFTの経時的な劣化を抑制できることを見出した。
【００１８】
そこで、本発明のうち本発明の請求項１のディスプレイ装置は、発光ダイオードと、発光ダイオードを駆動する駆動用TFTと、映像信号に対応した画像データ電圧を所定のデータラインから駆動用TFTのゲートに印加する画素選択用TFTとを含む画素回路が画素としてマトリクス状に配置された表示パネルと、所定の繰返単位期間毎に画素回路を駆動することで表示パネルにおいて画素を繰り返し発光させる駆動回路と、入力される映像信号を各画素の画像データ信号に変換して画像データ信号と映像信号の同期情報を示す同期信号とを駆動回路に出力する信号処理回路とを備えるディスプレイ装置であって、駆動回路が、画素回路を駆動する繰返単位期間において、当該画素の画像データ電圧を駆動用TFTのゲートに印加する期間以外の駆動用TFTの動作前の予め定められた期間に、駆動用TFTの経時変化を抑制するために、発光ダイオードの輝度に対応して当該駆動用TFTを駆動するために予め定められた最大ゲート電圧と最小ゲート電圧との差分の電圧値よりも大きな絶対値を有する制御電圧を、データラインから当該駆動用TFTのゲートに印加することを特徴とする。
【００１９】
かかる構成によれば、ディスプレイ装置は、画素回路を駆動する駆動回路により、画素の画像データ電圧を印加していない期間に、駆動用TFTの経時変化を抑制可能な絶対値を有する制御電圧を、データラインから当該駆動用TFTのゲートに印加するので、駆動用TFT特性の経時変化に起因して画素の輝度レベルが低下するといった劣化を抑制することができる。したがって、ディスプレイ装置は、表示パネルによる画像表示において経時的な画質劣化を抑制することができる。
【００２０】
また、本発明の請求項２のディスプレイ装置は、請求項１記載のディスプレイ装置において、発光ダイードが有機EL素子であることを特徴とする。
【００２１】
かかる構成によれば、ディスプレイ装置は、表示パネルの画素に有機EL素子を備えているので、有機ELディスプレイにおいて、有機EL素子を駆動する駆動用TFT特性の経時変化に起因して画素の輝度レベルが低下するといった劣化を抑制することができる。
【００２２】
また、本発明の請求項３のディスプレイ装置は、請求項１または請求項２に記載のディスプレイ装置において、駆動回路が、列ドライバと行ドライバとを備え、列ドライバが、データ用シフトレジスタ回路と、制御電圧用シフトレジスタ回路とを備え、行ドライバが、スキャン用シフトレジスタ回路と、電源電圧制御用シフトレジスタ回路とを備えることとした。
【００２３】
かかる構成によれば、ディスプレイ装置は、駆動回路において、列ドライバが、画素回路を駆動する繰返単位期間内の処理に対応した予め定められたタイミングパルスを生成し、信号処理回路から入力する画像データ信号と同期信号と前記生成したタイミングパルスとに基づいて、表示パネルの列方向から画素回路の列を選択し、選択した画素回路の列に画像データ電圧と制御電圧とを異なるタイミングで印加する。そして、駆動回路において、行ドライバが、画素回路を駆動する繰返単位期間内の処理に対応した予め定められたタイミングパルスを生成し、信号処理回路から入力する同期信号と前記生成したタイミングパルスとに基づいて、表示パネルの行方向から画素回路の行を選択し、選択した画素回路の行に走査電圧と電源電圧とを印加する。
【００２４】
また、かかる構成によれば、ディスプレイ装置は、駆動回路において、列ドライバが、データ用シフトレジスタ回路によって、表示パネルの列方向の複数のデータラインから画素回路のデータラインを選択して画像データ電圧を印加する。そして、列ドライバは、異なるタイミングで、制御電圧用シフトレジスタ回路によって、表示パネルの列方向の複数のデータラインから画素回路のデータラインを選択して制御電圧を印加する。また、駆動回路において、行ドライバは、スキャン用シフトレジスタ回路によって、表示パネルの行方向の複数の走査ラインから画素回路の走査ラインを選択して走査電圧を印加する。そして、行ドライバは、表示パネルの行方向の複数の電源ラインから画素回路の電源ラインを選択して電源電圧を印加する。
【００２５】
したがって、ディスプレイ装置は、駆動回路が、画像データと制御電圧とを選択画素に独立に印加できる列ドライバと、スキャン電圧と電源電圧とを選択画素に独立に印加できる行ドライバとを備えている。そのため、駆動回路は、行ドライバによって、所定の繰返単位期間内において、選択画素へ供給する電源電圧を変動させることができる。仮に制御電圧の印加方向を、発光ダイオードの発光強度が増加する方向と同じマイナス方向とした場合には、制御電圧印加期間に電源電圧の印加を停止しなければ、この期間に発光ダイオードが発光してしまうことがある。しかしながら、駆動回路は、行ドライバによって、選択画素への電源電圧の印加を停止することができるので、制御電圧印加期間に発光ダイオードが発光するといった事態を回避することができる。ところで、駆動用TFTが例えばｐ型動作するときに、駆動用TFTのゲート電圧とドレイン電流とを二次元プロットした伝達特性が、スキャンを行う毎に、ゲート電圧軸においてプラス方向へとシフトしていくタイプの駆動用TFTの場合や、ｎ型動作しつつ伝達特性がスキャンを行う毎にゲート電圧軸においてマイナス方向へとシフトしていくタイプの駆動用TFTの場合には、制御電圧の印加方向を、発光ダイオードの発光強度が増加する方向と同じマイナス方向にした方が効果的である。そのため、このディスプレイ装置は、このような特性の半導体材料を用いた場合であっても駆動用TFTの電気特性の経時変化に起因して画素の輝度レベルが低下するといった劣化を効果的に抑制することができる。
【００２６】
また、前記課題を解決するために、本発明の請求項４の画素駆動方法は、本発明の第１の観点に係る画素駆動方法であって、発光ダイオードと、発光ダイオードを駆動する駆動用TFTと、映像信号に対応した画像データ電圧を所定のデータラインから駆動用TFTのゲートに印加する画素選択用TFTとを含む画素回路が画素としてマトリクス状に配置された表示パネルと、所定の繰返単位期間毎に画素回路を駆動することで表示パネルにおいて画素を繰り返し発光させる駆動回路と、入力される映像信号を各画素の画像データ信号に変換して画像データ信号と映像信号の同期情報を示す同期信号とを駆動回路に出力する信号処理回路とを備えるディスプレイ装置の駆動回路による画素駆動方法であって、駆動回路が、画素回路を駆動する繰返単位期間において、当該画素の画像データ電圧を駆動用TFTのゲートに印加する期間以外の駆動用TFTの動作前の予め定められた期間に、駆動用TFTの経時変化を抑制するために、発光ダイオードの輝度に対応して当該駆動用TFTを駆動するために予め定められた最大ゲート電圧と最小ゲート電圧との差分の電圧値よりも大きな絶対値を有し、かつ、画像データ電圧の印加方向と同じ方向を示すマイナスの制御電圧を、データラインから当該駆動用TFTのゲートに印加し、繰返単位期間の少なくとも制御電圧を印加する期間においては、発光ダイオードに対する電源電圧の印加を停止することを特徴とする。
【００２７】
かかる手順によれば、本発明の請求項４の画素駆動方法は、画素回路を駆動する駆動回路によって、画素の画像データ電圧を印加していない期間に、駆動用TFTの経時変化を抑制可能な絶対値を有したマイナスの制御電圧を、データラインから当該駆動用TFTのゲートに印加し、少なくともその期間には電源電圧の印加を停止する。したがって、駆動用TFTが例えばｐ型動作するときに、駆動用TFTのゲート電圧とドレイン電流とを二次元プロットした伝達特性が、スキャンを行う毎に、ゲート電圧軸においてプラス方向へとシフトしていくタイプの駆動用TFTの場合や、ｎ型動作しつつ伝達特性がスキャンを行う毎にゲート電圧軸においてマイナス方向へとシフトしていくタイプの駆動用TFTの場合に、画素の輝度レベルが低下するといった劣化を効果的に抑制することができる。この際に、制御電圧の印加方向は、発光ダイオードの発光強度が増加する方向と同じマイナス方向なので、仮に、この制御電圧印加期間に電源電圧の印加を停止しなければ、この期間に発光ダイオードが発光してしまう。ところが、この第１の観点に係る画素駆動方法では、駆動回路により、この制御電圧印加期間を少なくとも含む期間に、電源電圧の印加を停止する制御を行う。したがって、画素の画像データ電圧を印加していない期間に、データと無関係な無駄な発光を防止することができる。
【００２８】
また、前記課題を解決するために、本発明の請求項５の画素駆動方法は、本発明の第２の観点に係る画素駆動方法であって、発光ダイオードと、発光ダイオードを駆動する駆動用TFTと、映像信号に対応した画像データ電圧を所定のデータラインから駆動用TFTのゲートに印加する画素選択用TFTとを含む画素回路が画素としてマトリクス状に配置された表示パネルと、所定の繰返単位期間毎に画素回路を駆動することで表示パネルにおいて画素を繰り返し発光させる駆動回路と、入力される映像信号を各画素の画像データ信号に変換して画像データ信号と映像信号の同期情報を示す同期信号とを駆動回路に出力する信号処理回路とを備えるディスプレイ装置の駆動回路による画素駆動方法であって、駆動回路が、画素回路を駆動する繰返単位期間において、当該画素の画像データ電圧を駆動用TFTのゲートに印加する期間以外の駆動用TFTの動作前の予め定められた期間に、駆動用TFTの経時変化を抑制するために、発光ダイオードの輝度に対応して当該駆動用TFTを駆動するために予め定められた最大ゲート電圧と最小ゲート電圧との差分の電圧値よりも大きな絶対値を有し、かつ、画像データ電圧の印加方向とは逆方向を示すプラスの制御電圧を、データラインから印加することを特徴とする。
【００２９】
かかる手順によれば、本発明の請求項５の画素駆動方法は、画素回路を駆動する駆動回路によって、画素の画像データ電圧を印加していない期間に、駆動用TFTの経時変化を抑制可能な絶対値を有したプラスの制御電圧を、データラインから当該駆動用TFTのゲートに印加する。したがって、駆動用TFTが例えばｐ型動作するときに、駆動用TFTのゲート電圧とドレイン電流とを二次元プロットした伝達特性が、スキャンを行う毎に、ゲート電圧軸においてマイナス方向へとシフトしていくタイプの駆動用TFTの場合や、ｎ型動作しつつ伝達特性がスキャンを行う毎にゲート電圧軸においてプラス方向へとシフトしていくタイプの駆動用TFTの場合には、画素の輝度レベルが低下するといった劣化を効果的に抑制することができる。この際に、制御電圧の印加方向は、発光ダイオードの発光強度が増加する方向と逆のプラス方向なので、電源電圧の印加に関わらず、この制御電圧印加期間に発光ダイオードは発光しない。したがって、この第２の観点に係る画素駆動方法では、第１の観点に係る画素駆動方法よりも少ない処理で、画素の輝度変化を効果的に抑制することができる。
【００３０】
また、前記課題を解決するために、本発明の請求項６の画素駆動方法は、本発明の第３の観点に係る画素駆動方法であって、発光ダイオードと、発光ダイオードを駆動する駆動用TFTと、データ保持用コンデンサと、映像信号に対応した画像データ電圧を所定のデータラインから駆動用TFTおよびデータ保持用コンデンサに印加する画素選択用TFTとを含む画素回路をディスプレイ装置の画素として、所定の繰返単位期間に、画像データ電圧を駆動用TFTのゲートに印加しつつデータ保持用コンデンサに書き込む書込期間と、書込期間に続いて駆動用TFTのゲートに印加し続ける電圧により発光ダイオードを発光させる発光期間と、データ保持用コンデンサに書き込まれた電圧により発光ダイオードを発光させる保持期間とを備えて繰り返し駆動する駆動回路による画素駆動方法であって、駆動回路が、繰返単位期間において、駆動用TFTの動作前の予め定められた期間として書込期間よりも前、または、保持期間よりも後に、駆動用TFTの経時変化を抑制するために、発光ダイオードの輝度に対応して当該駆動用TFTを駆動するために予め定められた最大ゲート電圧と最小ゲート電圧との差分の電圧値よりも大きな絶対値を有する制御電圧を、データラインから当該駆動用TFTのゲートに印加することを特徴とする。
【００３１】
かかる手順によれば、本発明の請求項６の画素駆動方法は、画素回路を駆動する駆動回路によって、画素の画像データ電圧を印加していない期間として書込期間よりも前、または、保持期間よりも後に、駆動用TFTの経時変化を抑制可能な制御電圧を、データラインから当該駆動用TFTのゲートに印加する。これにより、制御電圧を例えば１μs以下といった非常に短い瞬間的なパルスで印加した場合には、制御電圧の電圧方向がプラスであってもマイナスであっても、画像データの発光に影響しないため、制御電圧の印加処理という少ない処理だけで、画素の輝度レベルが低下するといった劣化を抑制することができる。したがって、この第３の観点に係る画素駆動方法では、駆動用TFTが例えばｐ型動作するときに、駆動用TFTのゲート電圧とドレイン電流とを二次元プロットした伝達特性が、スキャンを行う毎に、ゲート電圧軸においてプラス方向へとシフトしていくタイプの駆動用TFTの場合でも、マイナス方向へとシフトしていくタイプの駆動用TFTの場合でも、当該駆動用TFT特性の経時変化に起因して画素の輝度レベルが低下するといった劣化を効果的に抑制することができる。また、同様に、駆動用TFTがｎ型動作するときに、伝達特性がスキャンを行う毎にゲート電圧軸においてマイナス方向へとシフトしていくタイプの駆動用TFTの場合でも、プラス方向へとシフトしていくタイプの駆動用TFTの場合でも、当該駆動用TFT特性の経時変化に起因して画素の輝度レベルが低下するといった劣化を効果的に抑制することができる。
【００３２】
また、本発明の請求項７の画素駆動方法は、請求項６に記載の画素駆動方法において、駆動回路が、繰返単位期間の駆動用TFTの動作前の予め定められた期間において、制御電圧を駆動用TFTのゲートに印加した後に、制御電圧の印加を停止することとした。
【００３３】
かかる手順によれば、本発明の請求項７の画素駆動方法は、制御電圧を、データラインから当該駆動用TFTのゲートに印加した後であって、駆動用TFTが動作する前に制御電圧の印加を停止するので、制御電圧を例えば１μs以下といった非常に短い瞬間的なパルスを印加せずに比較的長期間の矩形パルス等をゲートに印加することができる。そして、駆動用TFTが動作する前に制御電圧の印加を停止するので、この比較的長期間の間にデータ保持用コンデンサに書き込ませてしまった不要な制御電圧値を消去することができる。そのため、駆動用TFTが動作する期間に入ってからは、同じデータラインから入る画素の画像データをデータ保持用コンデンサに正しく書き込むことができる。したがって、本画素駆動方法は、駆動用TFTが例えばｐ型動作するときに、駆動用TFTのゲート電圧とドレイン電流とを二次元プロットした伝達特性が、スキャンを行う毎に、ゲート電圧軸においてプラス方向へとシフトしていくタイプの駆動用TFTの場合や、駆動用TFTがｎ型動作するときに、伝達特性がスキャンを行う毎にゲート電圧軸においてマイナス方向へとシフトしていくタイプの駆動用TFTの場合に有効である。
【発明の効果】
【００３４】
請求項１に記載の発明によれば、ディスプレイ装置は、画素回路を駆動する駆動回路により、画素の画像データ電圧を印加していない期間に、駆動用TFTの経時的な劣化を抑制可能な予め定められた絶対値を有する制御電圧を、データラインから当該駆動用TFTのゲートに印加するので、駆動用TFT特性の経時変化に起因して画素の輝度レベルが低下するといった劣化を抑制することができる。これにより、表示パネルの画像表示、特に階調表示における画質変化を改善することができる。さらに、この際に、発光ダイオード、駆動用TFT及び画素選択用TFTによる基本的な画素回路の構成素子数を増やすことなく、画素の輝度変化を抑制することができる。
【００３５】
請求項２に記載の発明によれば、ディスプレイ装置は、有機EL素子を備えているので、有機ELディスプレイにおいて画素の輝度変化を抑制することができる。
請求項３に記載の発明によれば、ディスプレイ装置は、駆動回路が、画像データと制御電圧とスキャン電圧と電源電圧とを選択画素に独立に印加できるので、駆動用TFTがｐ型動作するときに駆動用TFTの伝達特性がスキャンを行う毎にゲート電圧軸においてプラス方向へとシフトしていくタイプの駆動用TFTの場合や、ｎ型動作しつつ伝達特性がスキャンを行う毎にゲート電圧軸においてマイナス方向へとシフトしていくタイプの駆動用TFTの場合であっても画素の輝度変化を効果的に抑制することができる。
【００３６】
請求項４に記載の発明によれば、画素駆動方法は、駆動回路により、画素の画像データ電圧を印加していない期間に、駆動用TFTの経時変化を抑制可能な予め定められた絶対値を有するマイナスの制御電圧を、データラインから当該駆動用TFTのゲートに印加しつつ、制御電圧印加期間を少なくとも含む期間に電源電圧の印加を停止する制御を行うので、画素の画像データ電圧を印加していない期間に、データと無関係な無駄な発光を防止しつつ、駆動用TFT特性の経時変化に起因する画素の輝度変化を抑制することができる。
【００３７】
請求項５に記載の発明によれば、画素駆動方法は、駆動回路により、画素の画像データ電圧を印加していない期間に、駆動用TFTの経時変化を抑制可能な予め定められた絶対値を有するプラスの制御電圧を、データラインから当該駆動用TFTのゲートに印加する単純な制御で、駆動用TFT特性の経時変化に起因する画素の輝度変化を抑制することができる。
【００３８】
請求項６に記載の発明によれば、画素駆動方法は、駆動回路により、書込期間よりも前または保持期間よりも後に、駆動用TFTの経時変化を抑制可能な予め定められた絶対値を有する制御電圧を、データラインから当該駆動用TFTのゲートに印加するので、画素回路に含まれる駆動用TFTがｐ型またはｎ型動作するときに、駆動用TFTの伝達特性がスキャンを行う毎にゲート電圧軸においてプラス方向またはマイナス方向の一方へとシフトしていく４つタイプのいずれの駆動用TFTを用いても、当該駆動用TFT特性の経時変化に起因する画素の輝度変化を効果的に抑制することができる。
【００３９】
請求項７に記載の発明によれば、画素駆動方法は、駆動回路により、制御電圧の印加中にデータ保持用コンデンサに書き込ませてしまった不要な制御電圧値を消去した上で画素の画像データを正しく書き込みつつ、駆動用TFT特性の経時変化に起因する画素の輝度変化を抑制することができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施形態に係るディスプレイ装置の構成を示すブロック図である。
【図２】本発明の実施形態に係るディスプレイ装置の列ドライバおよび行ドライバの構成例を示すブロック図である。
【図３】本発明の実施形態に係るディスプレイ装置の画素の構成例を示す回路図である。
【図４】通常駆動により画素を３回までスキャンした場合のDr-TFTの伝達特性の経時的な劣化を示すグラフである。
【図５】本発明の実施形態に係る画素駆動法により画素を３回までスキャンした場合のDr-TFTの伝達特性の経時的な劣化を示すグラフである。
【図６】バックゲート型のTFT構造に作製されたDr-TFTを模式的に示す断面図である。
【図７】ディスプレイ装置の画素をスキャンしたときのDr-TFTの断面を模式的に示す図であって、（ａ）は通常駆動の１回スキャン後の状態、（ｂ）は通常駆動の複数回スキャン後の状態、（ｃ）は本発明の実施形態に係る画素駆動法にて１回スキャン後の状態、（ｄ）は本発明の実施形態に係る画素駆動法にて複数回スキャン後の状態をそれぞれ示している。
【図８】本発明の実施形態に係るディスプレイ装置の画素の輝度変化を抑制する画素駆動方法で用いる各ラインの信号波形のタイミングチャートの一例である。
【図９】本発明の実施形態に係るディスプレイ装置の画素の輝度変化を抑制する画素駆動方法で用いる各ラインの信号波形のタイミングチャートの他の例である。
【発明を実施するための形態】
【００４１】
図面を参照して本発明のディスプレイ装置および画素駆動方法を実施するための形態について詳細に説明する。以下では、説明の都合上、１．画素駆動方法の概要、２．駆動用TFTの特性変化を抑制する原理、３．ディスプレイ装置の構成、４．ディスプレイ装置の動作の各章について順次説明することとする。
【００４２】
［１．画素駆動方法の概要］
本発明の実施形態に係るディスプレイ装置は、一例として、アクティブマトリクス型有機ELディスプレイであるものとして、本発明の実施形態に係る画素駆動方法を説明する。画素駆動方法の前提として、まず、ディスプレイ装置の主要部の構成を説明する。このディスプレイ装置の構成例を図１に示し、画素の１セル分の回路として2個のTFTを備える典型的な画素回路を図３に示す。図３に示す画素回路２５の構成および動作は、背景技術において説明した通りなので詳細な説明を省略する。
【００４３】
本発明の実施形態に係る画素駆動方法について図３を参照（適宜図１参照）して説明する。この画素駆動方法では、画像データの書込、発光および保持の一連の処理により画素を繰り返し発光させる繰り返し単位期間において、画像データの書き込み直前（または発光保持の直後）に、所定の期間を設けて、Dr-TFT２のゲートに、特性変化を抑制するための制御電圧（以下、特性変化抑制電圧Vrと呼称する）を印加する制御を、画素回路２５の外部に設けた駆動回路により行う。この駆動回路は、図１に示す列ドライバ３３および行ドライバ３４に相当する。これら列ドライバ３３および行ドライバ３４の構成例を図２に示す。なお、列ドライバ３３および行ドライバ３４を含めて図１に示すディスプレイ装置１００の構成については後記する。
【００４４】
本発明の実施形態に係る画素駆動方法において、Dr-TFT２のゲートに、特性変化抑制電圧Vrを印加するための駆動回路による具体的な制御としては、まず、Sw-TFT４がオン状態の期間に、電源電圧（以下、Vddと表記する）をオフし、特性変化抑制電圧Vrを印加する。すると、この制御により、その後、画素の画像データである画像データ電圧（以下、Vdata表記する）をデータ保持用コンデンサC３に書き込みつつ、それに同期して電源電圧Vddをオンすることで、画素の発光が得られる。そして、Dr-TFT２の動作前に特性変化抑制電圧Vrを印加する期間を設けた制御により、Dr-TFT２の特性の経時的な劣化を抑制することができる。この画素駆動方法によれば、非特許文献２に記載の電流プログラム型駆動回路のように画素内に多数のTFTを追加することなくDr-TFT２の特性の経時的な劣化を抑制することができる。つまり、画素の１セル分の回路として2個のTFTを備える典型的な画素回路２５内のTFT個数を増やすことなく、Dr-TFT２の特性の経時的な劣化を抑制することができる。
【００４５】
［２．駆動用TFTの特性変化を抑制する原理］
本発明の実施形態に係る画素駆動方法において、ディスプレイの画素内に配設された駆動用TFTであるDr-TFT２を、有機材料を用いてバックゲート型のTFT構造に作製して実験により測定した測定結果と、この測定結果を種々検討することで得られた、Dr-TFT２の特性変化を抑制する原理とについて図４ないし図７を参照（適宜図３参照）して説明する。
【００４６】
＜試料＞
ここで作製したDr-TFT２の断面図を図６に示す。ここでは、図６に示すDr-TFT２において、有機半導体１３に、一般的な有機半導体材料であるペンタセンを用いた。また、ゲート絶縁膜１２には、高誘電率材料の五酸化タンタル（Ta2O5）を用いた。
【００４７】
＜実験方法＞
走査ラインSからの信号によりSw-TFTを駆動して画素を選択するスキャンを行い、データラインDから、画像データ電圧Vdataをゲート電圧として、このDr-TFT２のゲート（ゲート電極１１）に印加して、Dr-TFT２を駆動して書き込みを行う一連の動作を行って、予め定めた階調範囲に対応した電圧範囲で、種々の電圧値に変化させ、ゲート電圧を横軸、ドレイン電流を縦軸としてプロットした。ただし、このときに、画素においてDr-TFT２が書込動作を行う前に、Dr-TFT２のゲートに特性変化抑制電圧Vrを印加する期間を設けた。
【００４８】
この特性変化抑制電圧Vrと、Dr-TFT２の書き込み動作中に印加される画素の画像データ電圧Vdataとは、共にゲートに印加される電圧であるが、単にゲート電圧と呼称する場合には、画素の画像データ電圧Vdataを意味する。また、本実施形態においては、特性変化抑制電圧Vrと画像データ電圧Vdataとの間には、次の式（１）の関係がある。
｜Vr｜＞｜Vdata｜  …  式（１）
【００４９】
なお、OLED１が有機EL素子の場合には、直流電流値に応じた明るさで発光するため、このときのドレイン電流がOLED１の輝度に直接寄与することとなる。そのため、階調範囲に対応したゲート電圧範囲に対応して測定されたドレイン電流範囲は、ディスプレイの画素のコントラストを示す。
【００５０】
また、このときのゲート電圧と階調範囲との対応関係は、ゲート電圧が0［V］のときを「白レベル」、ゲート電圧が+20［V］のときを「黒レベル」にそれぞれ対応させた。つまり、階調範囲の最大ゲート電圧を+20［V］、最小ゲート電圧を0［V］とした。このとき、最大ゲート電圧と最小ゲート電圧との差分の電圧値は20［V］である。
【００５１】
そして、本発明の実施形態に係る画素駆動方法に特有の特性変化抑制電圧Vrを-40［V］の一定値とした。Vrの電圧値をこのような値に設定した根拠および符号については後記する。また、測定条件として、ドレイン電圧の電圧値を15［V］とした。このドレイン電圧値は、階調範囲の最大ゲート電圧と最小ゲート電圧との差分の電圧値と同程度の値とした。
【００５２】
そして、各画素を連続して選択するスキャンの回数を1回目、２回目、３回目と変化させたときに、Dr-TFT２のゲートに特性変化抑制電圧Vrを予め印加した後に、画像データ電圧Vdataとしてゲートに印加されるゲート電圧と、そのときのドレイン電流との関係で表される伝達特性をそれぞれ測定した。また、比較として、特性変化抑制電圧Vrを印加することなく同様の測定を行った。
【００５３】
＜測定結果＞
Dr-TFT２のゲートに特性変化抑制電圧Vrを予め印加した場合の測定結果を図５に示し、印加しない場合の実験結果を図４に示す。図４および図５は、ゲート電圧を横軸、ドレイン電流を縦軸としてプロットした伝達特性を示す片対数のグラフであって、横軸は、Dr-TFT２のゲート電圧［V］を示し、縦軸は、Dr-TFT２のドレイン電流［A］を示す。なお、縦軸のドレイン電流の符号はマイナス（−）である。図４および図５において、スキャンの回数が1回目である駆動初期の伝達特性の測定結果を実線（1st scan）で示した。また、連続スキャンを２回行った場合の伝達特性の測定結果を破線（2nd scan）で示した。さらに、連続スキャンを３回行った場合の伝達特性を一点鎖線（3rd scan）で示した。
【００５４】
特性変化抑制電圧Vrを印加しない場合には、図４に示すように、このDr-TFT２の伝達特性は、画素を選択するスキャンを行う毎に、横軸においてゲート電圧の正（＋）方向（図中右）へとシフトしていくことが観測された。つまり、１回目のスキャンにより実線で示した特性が、２回目には破線で示した特性へと変化し、さらに、３回目には一点鎖線で示した特性へと変化する。
【００５５】
また、別の観点では、図４に示す実線（1st scan）において、ゲート電圧が20[V]の場合を示す黒レベルのドレイン電流値（丸印で示す部分）が、２、３回目のスキャンでは、数十倍に上昇し、白レベル（ゲート電圧が0[V]の場合）のドレイン電流値に近づいてしまう。これは、本来は黒で表示したい画素の色が白色に近づいてしまうことを意味する。すなわち、複数スキャンの後に白黒のコントラストが小さくなった。
【００５６】
要するに、画素を選択するスキャンを行う毎に、Dr-TFT２の伝達特性は、経時的に劣化することが観測された。これは、Dr-TFT２の有機半導体１３（図６参照）の構成材料であるペンタセンが大気中の酸素や水蒸気によって酸化され、有機半導体１３とゲート絶縁膜１２との界面の可動電荷等の影響により特性が変化したものであると考えられる。
【００５７】
これに対して、Dr-TFT２のゲートに特性変化抑制電圧Vrを予め印加した場合には、図５に示すように、このDr-TFT２の伝達特性は、画素を選択するスキャンを行う毎に、横軸においてゲート電圧の正（＋）方向（図中右）へとシフトしていくことが観測されたが、特性変化抑制電圧Vrを印加しない場合と比較して、シフト幅が著しく小さくなった。
【００５８】
また、別の観点では、図５に示す実線（1st scan）において、ゲート電圧が20[V]の場合を示す黒レベルのドレイン電流値が、２、３回目のスキャンでは、上昇することが観測されたが、特性変化抑制電圧Vrを印加しない場合と比較して、上昇率が著しく小さくなり、複数スキャンの後であっても白黒のコントラストの変化は著しく小さくなった。
要するに、Dr-TFT２のゲートに特性変化抑制電圧Vrを予め印加しておいた場合には、Dr-TFT２の伝達特性が経時的に劣化することを抑制することができると結論付けられる。
【００５９】
なお、使用する有機半導体１３の材料やゲート絶縁膜１２の材料に起因して、Dr-TFT２の伝達特性が、画素を選択するスキャンを行う毎に、横軸においてゲート電圧の正（＋）方向（図中右）へとシフトしていくことが必ず観測される訳ではなく、横軸においてゲート電圧の負（−）方向（図中左）へとシフトしていくことが観測される場合も多々ある。この実験で作製した試料の場合には、特性変化抑制電圧Vrを印加しない通常駆動において、Dr-TFT２の伝達特性が、画素を選択するスキャンを行う毎に、横軸においてゲート電圧の正（＋）方向（図中右）へとシフトしていくことが観測されたために、Dr-TFT２のゲートに負（−）方向の特性変化抑制電圧Vrを印加することとしたが、逆に横軸においてゲート電圧の負（−）方向（図中左）へシフトしていくことが観測された場合には、Dr-TFT２のゲートに正（＋）方向の特性変化抑制電圧Vrを印加することで、同様の効果を得ることができる。
【００６０】
＜特性変化抑制のメカニズム＞
図６に断面を示す駆動用有機TFTであるDr-TFT２の内部では、画素の画像データVdataを書き込む駆動時において、次のようにモデル化できる現象が起きていると考えられる。すなわち、Dr-TFT２のゲート電極１１に、画像データ電圧Vdataとしてゲート電圧を印加して、Dr-TFT２を駆動すると、このゲート電圧により、ゲート絶縁膜１２の表面（厚み方向で有機半導体１３側の領域）と有機半導体１３との界面に、TFT動作に直接関係する電荷としてのキャリア２０が誘起される。また、ゲート絶縁膜１２においてその表面（厚み方向で有機半導体１３側の領域）よりも内部には、TFT動作に直接は関係しない電荷としての可動電荷２１が存在している。なお、図７（ａ）では、一例として、表面から換算して厚みの１／３程度の位置に可動電荷２１を表示した。この可動電荷２１は、ゲート絶縁膜１２の厚み方向に対して、例えば、符号２２で示す可動範囲で移動することが可能である。
【００６１】
特性変化抑制電圧Vrを印加しない通常駆動の場合、スキャンの回数が1回目である駆動初期時には、図７（ａ）に示すように、可動電荷２１は、ゲート絶縁膜１２の厚み方向において、ゲート絶縁膜１２の表面と有機半導体１３との界面に誘起されたキャリア２０から離れた領域に存在している。ところが、可動電荷２１は移動できるので、スキャンの回数を２回目、３回目と増加させてDr-TFT２を連続的に駆動すると、徐々に、可動電荷２１がキャリア２０に近づいてくる。やがて、可動電荷２１は、Dr-TFT２の特性に影響を与えるような領域であるチャネル近傍領域に集まってくる。その後、図７（ｂ）に示すように、ゲート絶縁膜１２の表面と有機半導体１３との界面に存在する準位に可動電荷２１が捕獲されることで、移動が困難な固定電荷となる。なお、図７（ｂ）では、このときの様子として、キャリア２０と可動電荷２１とが重なるように表示した。このように可動電荷２１が固定電荷となった結果、Dr-TFT２の特性が変化してしまう。
【００６２】
これに対して、Dr-TFT２の動作前に、すなわち、画素の画像データ電圧Vdataを書き込む前に、この駆動電圧（画像データ電圧Vdata）よりも大きな制御電圧を、Dr-TFT２のゲートに特性変化抑制電圧Vrとして予め印加しておくと、印加しない場合と比較して、可動電荷２１をチャネル近傍から、より遠ざけることができる。
具体的には、Dr-TFT２の動作前に、Dr-TFT２のゲート電極１１に、特性変化抑制電圧Vrを印加すると、図７（ｃ）に示すように、可動電荷２１は、ゲート絶縁膜１２の厚み方向において、ゲート絶縁膜１２の表面と有機半導体１３との界面に誘起されたキャリア２０から、比較的離れた領域（図中下側の領域）に遠ざけられる。なお、図７（ｃ）では、図７（ａ）と比較するために、一例として、表面から換算して厚みの２／３程度の位置に可動電荷２１を表示した。
【００６３】
画素において、特性変化抑制電圧Vrの大きさは、前記した式（１）に示すように、そのときの駆動電圧（画像データ電圧Vdata）よりも大きな制御電圧であればよいが、画素に表示させようとする色によって、ゲート電圧値は異なるので、ディスプレイにおいて各色の表示をカバーするために、通常の駆動電圧の範囲全体の各電圧値（階調範囲のすべてのゲート電圧）に対して前記した式（１）の関係を満たすようにした。つまり、特性変化抑制電圧Vrの絶対値が、最大ゲート電圧と最小ゲート電圧との差分の電圧値よりも大きくなるようにした。このようにすると、Dr-TFT２の通常の駆動時の電圧による影響を受けづらくすることが可能である。
【００６４】
例えば、ゲート電圧が0［V］のときを「白レベル」、ゲート電圧が+20［V］のときを「黒レベル」にそれぞれ対応させたときには、Dr-TFT２の通常の駆動電圧の範囲の大きさは20［V］である。そのため、この場合には、特性変化抑制電圧Vrを-40［V］に設定して実験を行った。その結果、Dr-TFT２の通常の駆動電圧の範囲内（0〜20［V］）では、スキャンの回数を２回目、３回目と増加させてDr-TFT２を連続的に駆動したとしても、毎回Dr-TFT２が動作する前に特性変化抑制電圧Vrを、Dr-TFT２のゲートに印加するので、可動電荷２１の移動範囲が毎回小さく、図７（ｄ）に示すように、可動電荷２１が、チャネルを形成するキャリア２０に近づくことも少ない。つまり、Dr-TFT２の特性の経時変化が起こりにくくなる。これにより、Dr-TFT２の特性の経時的な劣化を抑制することができる。
【００６５】
［３．ディスプレイ装置の構成］
ディスプレイ装置１００は、図１に示すように、表示パネル３１と、信号処理回路３２と、列ドライバ３３と、行ドライバ３４とを備えている。
【００６６】
＜表示パネル＞
表示パネル３１は、水平方向にｍ個、垂直方向にｎ個のマトリクス状に配置されたm×n画素を備えている。すなわち、表示パネル３１には、画素の１セル分の回路として、画素回路２５が水平方向にｍ個、垂直方向にｎ個のマトリクス状に配置されている。なお、図１では、各画素回路２５を（i,j）（1≦i≦m、1≦j≦n）で区別している。
【００６７】
この画素回路２５の一般的な構成例は図３に示した通りである。なお、図３に示す電源ラインPと、走査ラインSとデータラインDとは、例えば、図１に示す電源ラインP1〜Pnのいずれかと、走査ラインS1〜Snのいずれかと、データラインD1〜Dmのいずれかとをそれぞれ示している。
【００６８】
画素回路２５は、図３に示すように、OLED１と、Dr-TFT２、データ保持用コンデンサC３と、SW-TFT４とを備えている。これら各要素およびその接続関係は、一般的なものである。本実施形態のディスプレイ装置１００では、一例として、OLED１と、Dr-TFT２、SW-TFT４とを有機半導体材料で構成することとした。
【００６９】
OLED１は、有機発光ダイオードであり、例えば、電流駆動型の有機EL素子から構成されている。OLED１は、電流駆動型の有機EL素子で構成されている場合、Dr-TFT２のドレイン端子から入力される直流電流値に応じた明るさで発光する。有機EL素子は、素子そのものが発光する有機発光材料を構成要素とすることから、素子作製プロセスとして低温プロセスを用いて作製することができる。
【００７０】
Dr-TFT２は、OLED１を駆動する駆動用TFTであり、例えば、ｐ型の有機半導体材料で構成される。このDr-TFT２は、図６に断面を示すバックゲート型のTFT構造に作製される。データ保持用コンデンサC３は、Dr-TFT２のゲート端子に入力されるデータ電圧の充放電を行うためのコンデンサである。なお、データ保持用コンデンサC３は、意図的に作製しなくても、Dr-TFT２の寄生容量で代用できる場合がある。
SW-TFT４は、例えばｐ型の有機半導体材料で構成され、ｐ型動作する。SW-TFT４は、Dr-TFT２と同じものを画素選択用に転用することができる。
【００７１】
＜信号処理回路＞
信号処理回路３２は、入力される映像信号を、各画素の画像データ信号に変換し、この画像データ信号と、映像信号の同期情報を示す同期信号とを、列ドライバ３３および行ドライバ３４に出力するものである。この信号処理回路３２は、ディスプレイの各ドライバを介して、表示パネル３１の各画素を走査して選択した画素にその画素の画像を表示させる信号を出力するための一般的な回路から構成されている。ここで、列ドライバ３３および行ドライバ３４は、信号処理回路３２と協働し、所定の繰返単位期間毎に画素回路２５を駆動することで、表示パネル３１において画素を繰り返し発光させる制御を行う一般的な機能を有した駆動回路である。本実施形態では、所定の繰返単位期間を、放送をはじめとする動画像システムで用いられているインターレース方式における１フィールドに対応させて説明する。
【００７２】
なお、このインターレース方式は、画素からの出力信号に基づくフレーム（フレーム画像）を構成する走査線のうち、偶数ラインの走査線から成る偶数フィールドと、奇数ラインの走査線から成る奇数フィールドとに分け、時間をずらして２種類のフィールドで信号を読み出すことにより、時間方向のサンプリング周波数（例えば59.94fps（Frame Per Second））を、フレーム単位で信号を読み出す場合の周波数（例えば29.97fps）の２倍とし、動解像度の改善を図るものである。
【００７３】
＜列ドライバ＞
列ドライバ３３は、行ドライバ３４および信号処理回路３２と協働して動作する前記した一般的な機能を備えると共に、以下の２つの機能をさらに備えている。
すなわち、列ドライバ３３は、画素回路２５を駆動する１フィールド内の処理に対応した予め定められたタイミングパルスを生成する機能を備えている。このタイミングパルスは、列ドライバ３３が内蔵する図示しないパルス発生器により発生することができる。
また、列ドライバ３３は、信号処理回路３２から入力する画像データ信号および同期信号と、生成したタイミングパルスとに基づいて、表示パネル３１において列方向から画素回路の列を選択し、選択した画素回路の列に対して、画像データ電圧Vdataと特性変化抑制電圧Vrとを異なるタイミングで印加する機能を備えている。
【００７４】
ここで、このタイミングパルスは、例えば、図８にてDで示される波形（図８において上から２番目の波形）で表される。図８にてDで示される波形において、期間T1のパルス幅で表される負の電圧が特性変化抑制電圧Vrを示し、期間T3のパルス幅で表される負の電圧が画像データ電圧Vdataを示している。図示するように、特性変化抑制電圧Vrの絶対値は、画像データ電圧Vdata（ゲート電圧）の絶対値よりも大きくなるように設定されている。
【００７５】
また、図８にてDr-TFT（Gate）で示される波形は、Dr-TFT2のゲートに印加され電圧の波形（図８において上から４番目の波形）を示している。このゲート電圧の波形によれば、図示するように、期間T1において、特性変化抑制電圧Vrに一致した負の大きな電圧がDr-TFT2のゲートに印加されている。また、期間T3に入って画像データ電圧Vdataが印加されるようになると、データ保持用コンデンサC３のチャージに応じた推移で負の電圧が増加し、コンデンサに書き込まれたチャージは期間T4が終わるまで保持されていることが分かる。
【００７６】
列ドライバ３３は、このように画像データ電圧Vdataと特性変化抑制電圧Vrとを異なるタイミングで印加する機能を実現するために、図２に示すように、データ用シフトレジスタ回路３３１と、特性変化抑制電圧用シフトレジスタ回路３３２とを備えている。なお、図２において符号３５で示すアンプは、各シフトレジスタから出力される信号電圧を、画素回路２５内のTFTやOLEDに加えるべき電圧値まで増幅する素子であって、図示を省略した電源がそれぞれ接続されているものである。
【００７７】
データ用シフトレジスタ回路３３１は、信号処理回路３２から入力する画像データ信号を画像データ電圧Vdataに変換すると共に、信号処理回路３２から入力する同期信号に応じてシフトレジスタ機能により表示パネル３１の列方向の複数のデータライン（D1〜Dm）から画素回路２５のデータラインDjを選択し、画像データ電圧Vdataを印加するものである。このデータ用シフトレジスタ回路３３１は、図８にてDで示される波形において、期間T3のパルス幅で表される期間が終了すると画像データ電圧Vdataを停止する。そのため、図８にてDで示される波形において、期間T4のパルス幅で表される期間には、当該データラインの電圧は元に戻って0となり、次のフィールドに対応した期間において、期間T1のパルス幅で表される期間が始まるまで0のままである。
【００７８】
特性変化抑制電圧用シフトレジスタ回路３３２は、図示しないパルス発生器により発生したタイミングパルスに応じて特性変化抑制電圧Vrを生成すると共に、信号処理回路３２から入力する同期信号に応じてシフトレジスタ機能により表示パネル３１の列方向の複数のデータライン（D1〜Dm）から、画素回路のデータラインDjを選択し、生成した特性変化抑制電圧Vrを印加するものである。
【００７９】
特性変化抑制電圧用シフトレジスタ回路３３２には、特性変化抑制電圧の電圧値Vrが設定されている。特性変化抑制電圧用シフトレジスタ回路３３２は、タイミングパルス中の期間T1のパルス幅に応じた期間に特性変化抑制電圧Vrを、データラインDから画素回路２５のDr-TFT２のゲートに印加する。この特性変化抑制電圧用シフトレジスタ回路３３２は、図８にてDで示される波形において、期間T1のパルス幅で表される期間が終了すると特性変化抑制電圧Vrを停止する。そのため、図８にてDで示される波形において、期間T2のパルス幅で表される期間には、当該データラインの電圧は元に戻って０となる。
【００８０】
＜行ドライバ＞
行ドライバ３４は、列ドライバ３３および信号処理回路３２と協働して動作する前記した一般的な機能を備えると共に、以下の２つの機能をさらに備えている。
すなわち、行ドライバ３４は、画素回路２５を駆動する１フィールド内の処理に対応した予め定められたタイミングパルスを生成する機能を備えている。このタイミングパルスは、行ドライバ３４が内蔵する図示しないパルス発生器により発生することができる。
また、行ドライバ３４は、信号処理回路３２から入力する同期信号と、生成したタイミングパルスとに基づいて、表示パネル３１において行方向から画素回路の行を選択し、選択した画素回路の行に対して、走査電圧（以下、Vscanと表記する）と電源電圧Vddとを所定のタイミングで印加する機能を備えている。
【００８１】
ここで、走査電圧Vscanに対応したタイミングパルスは、例えば、図８にてSで示される波形（図８において上から１番目の波形）で表される。図８にてSで示される波形において、期間T1,T2,T3を合わせたパルス幅で表される負の電圧が走査電圧Vscanを示している。また、電源電圧Vddに対応したタイミングパルスは、例えば、図８にてPで示される波形（図８において上から３番目の波形）で表される。図８にてPで示される波形において、期間T3の後半部分と期間T4とを合わせたパルス幅で表される正の電圧が電源電圧Vddを示している。併せて、図８には、Dr-TFT４のソース−ドレイン間に流れる電流として電流Ｉdsの波形（図８において上から５番目の波形）を表示した。この電流Ｉdsの波形は、画素においてOLED１の発光状態のオン／オフ（発光／非発光）を示している。図示するように、OLED１の発光状態のオンを示す期間と、電源電圧Vddのオンを示す期間とはほぼ一致している。
【００８２】
行ドライバ３４は、このように走査電圧Vscanと電源電圧Vddとを所定のタイミングで印加する機能を実現するために、図２に示すように、スキャン用シフトレジスタ回路３４１と、電源電圧制御用シフトレジスタ回路３４２とを備えている。なお、行ドライバ３４を構成するスキャン用シフトレジスタ回路３４１と電源電圧制御用シフトレジスタ回路３４２とを、説明の都合により図２においては左右に分離して図示したが、これらは図１のように一体構成の行ドライバ３４を示すものである。
【００８３】
スキャン用シフトレジスタ回路３４１は、信号処理回路３２から入力する同期信号に応じて走査電圧Vscanを生成すると共に、この同期信号に応じてシフトレジスタ機能により表示パネル３１の行方向の複数の走査ラインS1〜Snから画素回路２５の走査ラインSiを選択し、走査電圧Vscanを印加するものである。このスキャン用シフトレジスタ回路３４１は、図８にてSで示される波形において、期間T1,T2,T3を合わせたパルス幅で表される期間で画素を選択する。
【００８４】
電源電圧制御用シフトレジスタ回路３４２は、図示しないパルス発生器により発生したタイミングパルスに応じて、外部電源Ｅから入力する電源電圧Vddのオン／オフを切り替えると共に、信号処理回路３２から入力する同期信号に応じて、表示パネル３１の行方向の複数の電源ラインP1〜Pnから画素回路２５の電源ラインPiを選択し、タイミングパルスでオン状態の場合には、電源電圧Vddを印加し、タイミングパルスでオフ状態の場合には、電源電圧Vddを切断するものである。この電源電圧制御用シフトレジスタ回路３４２は、図８にてPで示される波形において、期間T3の後半部分と期間T4とを合わせたパルス幅で表される期間には、電源電圧Vddを印加するが、１フィールド内の他の期間では、電源電圧Vddの供給を停止する。
【００８５】
[４．ディスプレイ装置の動作]
本実施形態のディスプレイ装置１００の動作について、図1および図２を参照（適宜図３および図８参照）して説明する。
ディスプレイ装置１００は、信号処理回路３２によって、列ドライバ３３に対して、図１に示すように、選択すべき画素が配置されたデータラインD1〜Dmが何列目であるのかを示す情報（D）を出力し、かつ、図２に示すように、選択画素の画像データとその同期信号とを出力する。
また、信号処理回路３２は、行ドライバ３４に対して、図１に示すように、選択すべき画素が配置された走査ラインS1〜Snが何行目であるのかを示す情報（S）を出力し、かつ、図２に示すように、選択画素の画像データの同期情報を示す同期信号を出力する。
【００８６】
ディスプレイ装置１００は、信号処理回路３２、列ドライバ３３および行ドライバ３４が協働することによって、表示パネル３１のデータラインD、走査ラインSおよび電源ラインPを経由した表示パネル３１の各画素回路２５に対する電圧制御を次のように行う。
【００８７】
まず、例えば、奇数フィールドにおいて、期間T0では、SW-TFT４に対して、走査ラインSからの走査電圧Vscanの供給を停止しておく。この期間には、まだ画素は選択されていない。このとき、Dr-TFT２に対して、データラインDからのデータ電圧Vdataの供給も停止している。
【００８８】
次に、期間T1の初めから期間T3の終わりまで、SW-TFT４に対して、走査ラインSから、走査電圧Vscanを印加して、SW-TFT４をオンさせて、画素を選択する。また、期間T0の初めから期間T3の途中まで、Dr-TFT２に対して、電源ラインPからの電源電圧Vddの供給を停止しておくことで、この期間にOLED１が発光することを防止する。これらの前提で、期間T1の初めから終わりまで、Dr-TFT２のゲートに対して、データラインDから特性変化抑制電圧Vrをマイナス方向に印加する。特性変化抑制電圧Vrの供給を停止してから、期間T2の間は、データラインDの電圧を0にして、その状態を保持しておく。
【００８９】
期間T2の間には、データラインDの電圧を0にして、その状態を保持する理由は次の通りである。すなわち、期間T1においてDr-TFT２のゲートに印加する特性変化抑制電圧Vrの印加方向はマイナス方向であって画像データ電圧Vdataと同じ印加方向であるため、そのままではOLED１を発光させてしまうと共に、この特性変化抑制電圧Vrがデータ保持用コンデンサC３に書き込まれてしまう。そのため、特性変化抑制電圧Vrの印加を停止した後で、データラインDの電圧を0にして、その状態を保持する期間T2を設けた。これにより、期間T1にデータ保持用コンデンサC３に書き込まれてしまった不要なデータを消去することができると共に、OLED１の無駄な発光を防止することができる。
【００９０】
そして、引き続いて画素が選択されている期間T3は、書込期間であって、Dr-TFT２のゲートに、データラインDからデータ電圧Vdataを印加しておく。これにより、期間T3の初めからDr-TFT２が駆動すると共に、図８に示すように、このデータ電圧Vdataがデータ保持用コンデンサC３に書き込まれ始める。そして、これらの動作に同期して、期間T3の途中から期間T4の終わりまでDr-TFT２に対して、電源ラインPから電源電圧Vddを印加し続ける。これにより、図８に示すようにOLED１が発光を開始する。
【００９１】
そして、期間T4では、SW-TFT４に対して、走査ラインSからの走査電圧Vscanの供給を停止して、SW-TFT４をオフし、Dr-TFT２に対して、データラインDからのデータ電圧Vdataの供給を停止する。ただし、期間T3の間にデータ保持用コンデンサC３に蓄えられた電荷が放電され、この電圧VdataでDr-TFT２の動作状態が保持され、画像データに応じた電流が流れ続け、次の書込期間までOLED１が発光し続ける。
【００９２】
続いて、例えば、偶数フィールドにおいて、同様の制御を行う。その後は、奇数フィールド、偶数フィールド、…のように順次同様の制御を行う。
【００９３】
したがって、本実施形態の画素駆動法およびディスプレイ装置によれば、ディスプレイ装置１００の列ドライバ３３および行ドライバ３４により、画素の画像データ電圧を印加していない期間に、Dr-TFT２の経時的な劣化を抑制する特性変化抑制電圧Vrを、データラインDからDr-TFT２のゲートに印加するので、Dr-TFT２の特性の経時変化に起因して画素の輝度レベルが低下するといった劣化を抑制することができる。これにより、ディスプレイ装置１００の表示パネル３１の画像表示、特に階調表示における画質変化を改善することができる。さらに、この際に、表示パネル３１の画素回路２５内のTFT数を増やすことなく、画素の輝度変化を抑制することができる。
【００９４】
以上、本発明の各実施形態について説明したが、本発明はこれに限定されるものではなく、その趣旨を変えない範囲で様々に実施することができる。
【００９５】
（変形例１）
例えば、本実施形態では、Dr-TFT２の伝達特性に応じて、Dr-TFT２のゲートに負（−）方向の特性変化抑制電圧Vrを印加することとしたが、Dr-TFT２のゲートに正（＋）方向の特性変化抑制電圧Vrを印加することで、同様の効果を得ることもできる。この場合には、ディスプレイ装置１００は、信号処理回路３２、列ドライバ３３および行ドライバ３４が協働することによって、表示パネル３１のデータラインD、走査ラインSおよび電源ラインPを経由した表示パネル３１の各画素回路２５に対する電圧制御を、図９に示すタイミングチャートにしたがって行う。
【００９６】
図９に示すように、この場合には、まず、例えば、奇数フィールドにおいて、期間T1の初めから期間T3の終わりまで、SW-TFT４に対して、走査ラインSから、走査電圧Vscanを印加して、SW-TFT４をオンさせて、画素を選択する。また、期間T1の初めから期間T4の終わりまで、Dr-TFT２に対して、電源ラインPからの電源電圧Vddを印加し続けておく。これらの前提で、期間T1の初めから終わりまで、Dr-TFT２のゲートに対して、データラインDから特性変化抑制電圧Vrをプラス方向に印加する。特性変化抑制電圧Vrの供給を停止してから、期間T2の間は、データラインDの電圧を0にして、その状態を保持しておく。ここで、期間T1においてDr-TFT２のゲートに印加する特性変化抑制電圧Vrの印加方向はプラス方向であって、画像データ電圧Vdataの印加方向とは逆であるため、そのままでもOLED１を発光させてしまうことはない。
【００９７】
そして、期間T3は、書込期間であって、Dr-TFT２のゲートに、データラインDからデータ電圧Vdataを印加しておく。これにより、期間T3の初めからDr-TFT２が駆動すると共に、図９に示すように、このデータ電圧Vdataがデータ保持用コンデンサC３に書き込まれ始める。これにより、図９に示すようにOLED１が発光を開始する。
【００９８】
そして、期間T4では、SW-TFT４に対して、走査ラインSからの走査電圧Vscanの供給を停止して、SW-TFT４をオフし、Dr-TFT２に対して、データラインDからのデータ電圧Vdataの供給を停止する。ただし、期間T3の間にデータ保持用コンデンサC３に蓄えられた電荷が放電され、この電圧VdataでDr-TFT２の動作状態が保持され、画像データに応じた電流が流れ続け、次の書込期間までOLED１が発光し続ける。続いて、例えば、偶数フィールドにおいて、同様の制御を行う。その後は、奇数フィールド、偶数フィールド、…のように順次同様の制御を行う。
【００９９】
このように、Dr-TFT２のゲートに対して、データラインDから特性変化抑制電圧Vrをプラス方向に印加する場合には、期間T1の初めから期間T4の終わりまで、Dr-TFT２に対して、電源ラインPからの電源電圧Vddを印加し続けておくことができる。そのため、この場合には、ディスプレイ装置の行ドライバ３４において、電源電圧制御用シフトレジスタ回路３４２が、外部電源Ｅから入力する電源電圧Vddのオン／オフを切り替える必要はない。したがって、外部電源Ｅからの電源電圧Vddを、行ドライバ３４を介さずに、表示パネル３１の各画素回路２５の電源ラインPに連続して入力することもできる。
【０１００】
（変形例２）
また、本実施形態では、特性変化抑制電圧Vrを印加する期間T1と、書込期間T3との間に、データラインDの電圧を0にして、その状態を保持する期間T2を設けることとしたが、特性変化抑制電圧Vrを印加する期間T1が極めて短い時間である場合には、期間T2を省略してもよい。ここで、極めて短い時間とは、特性変化抑制電圧Vrが画像データの発光に影響を与えないような時間であり、例えば、1[μs]以下の時間でOLED１の発光立ち上がり時間よりも短い時間を示す。
【０１０１】
（変形例３）
また、本実施形態では、Dr-TFT２およびSw-TFT４がｐ型動作する有機TFTの場合ついて説明したが、これに限らず、ｎ型動作する有機TFTで構成される場合においても、同様に実施することができる。その場合には、Dr-TFT２およびSW-TFT４の極性がｐ型からｎ型に反転することになり、図８および図９を参照して説明した特性変化抑制電圧Vrの符号を、正負反転して考慮すればよい。つまり、ｎ型動作しつつ伝達特性がスキャンを行う毎にゲート電圧軸においてマイナス方向へとシフトしていくタイプの駆動用TFTの場合には、図８を参照して説明したように、特性変化抑制電圧Vrの印加方向をマイナス方向にすればよい。また、ｎ型動作しつつ伝達特性がスキャンを行う毎にゲート電圧軸においてプラス方向へとシフトしていくタイプの駆動用TFTの場合には、図９を参照して説明したように、特性変化抑制電圧Vrの印加方向をプラス方向にすればよい。
【０１０２】
（変形例４）
また、本実施形態に係る画素駆動方法において、Dr-TFT２が一般的な有機半導体材料で構成されているものとして説明したが、本発明において、特性変化を抑制する対象の駆動用TFTは、無機半導体材料で構成してもよい。例えば、シリコン等の無機半導体材料で構成した駆動用TFTは、例えば、可動電荷が少ないと考えられるので、図７を参照して説明した可動電荷の捕獲を原因とした特性変化だけではない。特に、電子の流れるチャネルに作製により欠陥が生じていたり、駆動によりチャネルに欠陥が生じたりすると、それらが原因となって徐々に特性が変化することがある。ただし、無機半導体材料で構成した駆動用TFTに対しても、そのゲートに駆動用のゲート電圧を印加する前に、それよりも大きな特性変化抑制電圧Vrを予め印加する制御を行う期間を設けることで、駆動用TFTの経時的な劣化を抑制することが可能である。
【符号の説明】
【０１０３】
１      OLED（発光ダイオード）
２      Dr-TFT（駆動用TFT）
３      データ保持用コンデンサC
４      SW-TFT（画素選択用TFT）
１１    ゲート電極
１２    ゲート絶縁膜
１３    有機半導体
１４    ソース電極
１５    ドレイン電極
２０    キャリア
２１    可動電荷
２２    可動範囲
２５    画素回路
３１    表示パネル
３２    信号処理回路
３３    列ドライバ（駆動回路）
３４    行ドライバ（駆動回路）
３５    アンプ
１００  ディスプレイ装置
３３１  データ用シフトレジスタ回路
３３２  特性変化抑制電圧用シフトレジスタ回路（制御電圧用シフトレジスタ回路）
３４１  スキャン用シフトレジスタ回路
３４２  電源電圧制御用シフトレジスタ回路
Vcath   共通電極
Vr     特性変化抑制電圧（制御電圧）
Vdd     電源電圧
Vdata    データ電圧（画像データ電圧）
Vscan    走査電圧
D、D1、…、Dj、…、Dm  データライン
P、P1、…、Pi、…、Pn  電源ライン
S、S1、…、Si、…、Sn  走査ライン
T1、T2、T3、T4  期間
【図１】
2011158822.tif 000003
【図２】
2011158822.tif 000004
【図３】
2011158822.tif 000005
【図４】
2011158822.tif 000006
【図５】
2011158822.tif 000007
【図６】
2011158822.tif 000008
【図７】
2011158822.tif 000009
【図８】
2011158822.tif 000010
【図９】
2011158822.tif 000011