(57)【要約】【課題】本発明は、フレキシブル半導体素子の製造方法に関する。【解決手段】本発明のフレキシブル半導体素子の製造方法は、硬い基体を提供するステップと、第一表面及び該第一表面と反対する第二表面を有するフレキシブル基体を提供し、該フレキシブル基体の前記第一表面を前記硬い基体の一つ表面に設置して、該フレキシブル基体を前記硬い基体に固定させるステップと、半導体加工技術で前記フレキシブル基体の前記第二表面に半導体素子を形成するステップと、前記硬い基体を除去し、フレキシブル半導体素子を形成するステップと、を含む。【選択図】図３
2011014911.tif 000002
【特許請求の範囲】
【請求項１】
硬い基体を提供するステップと、
第一表面及び該第一表面と反対する第二表面を有するフレキシブル基体を提供し、該フレキシブル基体の前記第一表面を前記硬い基体の一つ表面に設置して、該フレキシブル基体を前記硬い基体に固定させるステップと、
半導体加工技術で前記フレキシブル基体の前記第二表面に半導体素子を形成するステップと、
前記硬い基体を除去し、フレキシブル半導体素子を形成するステップと、
を含むことを特徴とするフレキシブル半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関し、特にフレキシブル半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
従来技術において、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）又は発光ダイオードなどの半導体素子は、ガラスなどの硬い基体に形成されてきた。最近、フレキシブル半導体素子が広い応用を有するので、ガラスなどの硬い基体に取って代わるプラスチックなどのフレキシブル基体が研究されている。前記フレキシブル半導体素子に用いられるフレキシブル基体は、丈夫で、軽く、優れた強靭性などの特性を有する。
【０００３】
しかし、フレキシブル基体は、それ自体が巻回しやすく、表面が起伏する特性を有するので、従来の半導体加工技術で前記フレキシブル基体に半導体素子を形成することが不便であった。特許文献１には、フレキシブル半導体素子及びその製造方法が開示されている。
【０００４】
図１を参照すると、フレキシブル半導体素子の製造方法は、硬い基体１０１に分離層１０２を形成するステップと、該分離層１０２に絶縁層１０３を形成するステップと、該絶縁層１０３に半導体素子１１１１、及び該半導体素子１１１１に電気的に接続された第一電極層１０４を形成するステップと、一部の前記第一電極層１０４に無機絶縁層１１１５を形成するステップと、該第一電極層１０４及び前記無機絶縁層１１１５に有機化合物を含む有機化合物層１０５、及び該有機化合物層１０５と前記無機絶縁層１１１５と電気的に接続された第二電極層１０６を形成するステップと、フレキシブル基体１０８を前記第二電極層１０６に固定し、前記分離層１０２と前記硬い基体１０１とを前記半導体素子１１１１が形成された絶縁層１０３から分離し、前記フレキシブル基体１０８を有する半導体素子が形成されるステップと、を含む。
【０００５】
前記フレキシブル半導体素子の製造方法において、まず、硬い基体１０１に半導体素子を形成し、フレキシブル基体１０８を前記半導体素子に固定する。次に、前記硬い基体１０１に形成された半導体素子を該硬い基体１０１から分離し、フレキシブル半導体素子が形成される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許公開第２００７／００４５６２１Ａ１
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、前記フレキシブル半導体素子の製造方法は複雑であり、且つ、巻回しやすく、表面が起伏しやすいフレキシブル基体に半導体加工を直接行なって、半導体素子を形成する方法は開示されていない。
【０００８】
従って、本発明は、フレキシブル基体に半導体素子を直接製造できる方法を提供することを課題とする。
【課題を解決するための手段】
【０００９】
フレキシブル半導体素子の製造方法は、硬い基体を提供するステップと、第一表面及び該第一表面と反対する第二表面を有するフレキシブル基体を提供し、該フレキシブル基体の前記第一表面を前記硬い基体の一つ表面に設置して、該フレキシブル基体を前記硬い基体に固定させるステップと、半導体加工技術で前記フレキシブル基体の前記第二表面に半導体素子を形成するステップと、前記硬い基体を除去し、フレキシブル半導体素子を形成するステップと、を含む。
【発明の効果】
【００１０】
従来のフレキシブル半導体素子の製造方法と比べると、本発明のフレキシブル半導体素子の製造方法において、半導体加工技術を用いて前記フレキシブル基体の平滑な表面にフレキシブル半導体素子を直接形成することができる。また、前記フレキシブル半導体素子の製造方法は簡単で、操作が便利である。前記硬い基体を前記フレキシブル基体から直接分離できるので、該フレキシブル基体の透明性に影響を与えない。
【図面の簡単な説明】
【００１１】
【図１】従来技術に係るフレキシブル半導体素子の製造方法を示す図である。
【図２】本発明の実施例１に係るフレキシブル半導体素子の製造方法のフローチャートである。
【図３】本発明の実施例１に係るフレキシブル半導体素子の製造方法を示す図である。
【図４】本発明の実施例２に係るフレキシブル半導体素子の製造方法のフローチャートである。
【図５】本発明の実施例２に係るフレキシブル半導体素子の製造方法を示す図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して、本発明の実施例について説明する。
【００１３】
（実施例１）
図２を参照すると、本実施例は、ボトムゲート型(Ｂｏｔｔｏｍ  Ｇａｔｅ  Ｔｙｐｅ)薄膜トランジスタの製造方法を提供する。該ボトムゲート型薄膜トランジスタの製造方法は、下記のステップを含む。ステップＳ１１０では、硬い基体を提供する。ステップＳ１２０では、第一表面及び該第一表面と反対する第二表面を有するフレキシブル基体を提供する。該フレキシブル基体の第一表面を前記硬い基体の一つ表面に設置して、該フレキシブル基体を前記硬い基体に固定させる。ステップＳ１３０では、半導体加工技術で前記フレキシブル基体の第二表面に半導体素子を形成する。ステップＳ１４０では、前記硬い基体を除去し、フレキシブル半導体素子を形成する。
【００１４】
図３を参照すると、前記Ｓ１１０で提供された硬い基体１２は、平滑な表面１２２を有する。アセトン、イソプロピルアルコール（ｉｓｏ  ｐｒｏｐｙｌ  ａｌｃｏｈｏｌ）、又はアルコールで前記硬い基体１２の表面１２２を洗浄した後、前記硬い基体１２の表面１２２を、脱イオン水で洗浄して酸素のプラズマで処理する。前記硬い基体１２の材料は、ガラス、石英、酸窒化シリコン、窒化シリコン、金属又は硬いプラスチックなどである。本実施例において、前記硬い基体１２は、直方体のガラスである。
【００１５】
前記Ｓ１２０は、下記のサブステップを含む。サブステップＳ１２１では、前記硬い基体１２に接着剤層１４を形成する。サブステップＳ１２２では、第一表面１６２及び、該第一表面１６２と反対する第二表面１６４を有するフレキシブル基体１６を提供する。サブステップＳ１２３では、前記接着剤層１４が固化する前に、前記フレキシブル基体１６の第一表面１６２の一つ縁部１８を前記接着剤層１４と接着させ、該フレキシブル基体１６をゆっくりと前記接着剤層１４に設置させる。サブステップＳ１２４では、前記接着剤層１４を固化させる。
【００１６】
前記サブステップＳ１２１では、接着剤材料を前記硬い基体１２に塗布し、接着剤層１４を形成する。前記硬い基体１２の表面１２２を洗浄して処理したので、該硬い基体１２と前記接着剤材料とを密接させることができる。該接着剤材料は、流動性を有し、固化可能であり、アセトン、イソプロピルアルコール、又はアルコールに溶けないものである。前記接着剤材料は、ポリイミド、エポキシ樹脂、アクリル樹脂、ポリエステル、ポリアミド、珪素樹脂、メラミン樹脂、フェノール樹脂又はポリジメチルシロキサンなどである。本実施例において、前記接着剤材料は、ポリジメチルシロキサンである。
【００１７】
前記サブステップＳ１２２では、予め前記フレキシブル基体１６を洗浄する必要がある。具体的には、まず、アセトン、イソプロピルアルコール、又はアルコールで前記フレキシブル基体１６を洗浄する。その後、前記フレキシブル基体１６をきれいにするために、脱イオン水で洗浄し、酸素のプラズマで処理する。前記フレキシブル基体１６は、柔らかく、軽薄である。前記フレキシブル基体１６の材料は、ポリエチレンテレフタラート（ｐｏｌｙｅｔｈｙｌｅｎｅ  ｔｅｒｅｐｈｔｈａｌａｔｅ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ  ｎａｐｈｔｈａｌａｔｅ）、ポリエーテルサルフォン（ｐｏｌｙ  ｅｔｈｅｒ  ｓｕｌｐｈｏｎｅ）、ポリプロピレン（ｐｏｌｙｐｒｏｐｙｌｅｎｅ）、ポリカーボネート （ｐｏｌｙｃａｒｂｏｎａｔｅ）、ポリエーテルイミド（ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）、ポリフェニレンサルファイド（ｐｏｌｙｐｈｅｎｙｌｅｎｅ  ｓｕｌｆｉｄｅ）、ポリフェニレンエーテル（ｐｏｌｙｐｈｅｎｙｌｅｎｅ  ｅｔｈｅｒ）、ポリサルフォン（ｐｏｌｙｓｕｌｆｏｎｅ）又はポリフタルアミド（ｐｏｌｙｐｈｔｈａｌａｍｉｄｅ）などである。前記フレキシブル基体１６の厚さ及び形状は制限されず、実際応用に応じて選択することができる。前記フレキシブル基体１６の厚さは１０マイクロメートル以上である。本実施例において、前記フレキシブル基体１６は、透明のポリエチレンテレフタレートからなり、その厚さは３０マイクロメートルであり、その形状が直方体である。
【００１８】
前記サブステップＳ１２３では、前記接着剤層１４が固化される前に、前記フレキシブル基体１６の第一表面１６２の一つ縁部１８を前記接着剤層１４と接着させ、該フレキシブル基体１６の第一表面１６２をゆっくりと前記接着剤層１４に接触させる。これによって、前記フレキシブル基体１６と前記接着剤層１４との間の気泡を除去できるので、該フレキシブル基体１６と該接着剤層１４とをよく接触させ、前記フレキシブル基体１６を、前記硬い基体１２に平坦に設置できる。
【００１９】
前記サブステップＳ１２４では、まず、前記フレキシブル基体１６と密接された硬い基体１２を、真空装置（図示せず）の中に置き、真空処理を行って、前記フレキシブル基体１６の第一表面１６２と前記接着剤層１４との間の気泡を除去する。次に、前記接着剤層１４を固化させる。該接着剤層１４を固化させることは、大気、高温、又は低温の雰囲気で行われる。本実施例において、大気でポリジメチルシロキサンを固化させる。
【００２０】
前記ステップＳ１３０では、蒸着法、スパッタリング法、化学気相堆積法又はエッチング法などの半導体加工技術によって、前記フレキシブル基体１６の第二表面１６４に半導体素子を形成する。前記半導体素子は、薄膜トランジスタ、電界効果トランジスタ又は発光ダイオードなどである。
【００２１】
本実施例において、半導体加工技術で前記フレキシブル基体１６の第二表面１６４を処理して、ボトムゲート型薄膜トランジスタ２０を形成する。前記ステップＳ１３０は、具体的には、下記のサブステップを含む。サブステップＳ１３１では、洗浄された前記フレキシブル基体１６の第二表面１６４にゲート電極２２０を形成する。サブステップＳ１３２では、前記ゲート電極２２０を被覆するように、絶縁層２３０を形成する。サブステップＳ１３３では、前記絶縁層２３０の一つ表面に半導体層２４０を形成する。サブステップＳ１３４では、前記半導体層２４０の前記表面にソース電極２５１及びドレイン電極２５２を形成する。該ソース電極２５１及びドレイン電極２５２は間隔を置いて設置し、前記半導体層２４０と電気的に接続される。
【００２２】
前記ゲート電極２２０は、導電材料からなる。前記ゲート電極２２０は、金属、合金、酸化インジウムスズ（ＩＴＯ）、酸化アンチモンスズ（ＡＴＯ）、銀ペースト、導電重合体又はカーボンナノチューブフィルムなどである。前記金属は、アルミニウム、銅、タングステン、モリブデン、金、チタン、ネオジム、パラジウム又はセシウムなどである。前記合金は、前記金属の合金である。前記ゲート電極２２０の材料が金属、合金、ＩＴＯ又はＡＴＯである場合、蒸着法、スパッタリング法、化学気相堆積法又はエッチング法などの半導体加工技術によって、ゲート電極２２０を形成する。前記ゲート電極２２０の材料が銀ペースト、導電重合体又はカーボンナノチューブフィルムである場合、直接接着法又は塗布法によって、前記ゲート電極２２０を形成する。前記ゲート電極２２０の厚さは、０．５ナノメートル〜１００マイクロメートルである。
【００２３】
本実施例において、前記ゲート電極２２０の材料は、ＩＴＯである。該ゲート電極２２０を形成する方法は、下記の二種を有する。
【００２４】
第一種では：まず、前記フレキシブル基体１６の第二表面１６４にレジストを塗布し、レジスト層を形成する。次に、前記レジスト層に露光、現像を行って、ゲート電極区域を形成する。その後、真空蒸着法、マグネトロンスパッタリング法又は電子ビーム蒸発法によって、前記ゲート電極区域にＩＴＯを形成する。最後に、アセトンのような有機溶剤で前記レジスト及び前記ＩＴＯを除去し、前記フレキシブル基体１６の第二表面１６４上にゲート電極２２０を形成する。
【００２５】
第二種では：まず、前記フレキシブル基体１６の第二表面１６４にＩＴＯ層を形成する。次に、前記ＩＴＯ層の表面にレジストを塗布する。その後、露光及び現像などの方法によって、ゲート電極区域の以外のレジストを除去する。最後に、プラズマエッチング法によって、前記ゲート電極区域の以外の金属層を除去し、アセトンなどの有機溶剤で前記ゲート電極区域に設置されたレジストを除去し、前記フレキシブル基体１６の第二表面１６４上にゲート電極２２０を形成する。本実施例において、前記ゲート電極２２０の厚さは１マイクロメートルである。
【００２６】
前記サブステップＳ１３２では、前記ゲート電極２２０を被覆するように、絶縁層２３０を形成する。該絶縁層２３０の材料は、窒化珪素、酸化珪素などの硬性材料又はベンゾシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、アクリル酸樹脂などの柔らかな材料である。前記絶縁層２３０の材料によって、異なる方法で該絶縁層２３０を形成する。具体的には、前記絶縁層２３０の材料が、窒化珪素又は酸化珪素である場合、堆積法で該絶縁層２３０を形成することができる。前記絶縁層２３０の材料が、ベンゾシクロブテン又はアクリル酸樹脂である場合、塗布法で該絶縁層２３０を形成することができる。前記絶縁層２３０の厚さは０．５ナノメートル〜１００マイクロメートルである。本実施例において、ベンゾシクロブテンを塗布し、前記ゲート電極２２０を被覆する絶縁層２３０を形成し、該絶縁層２３０の厚さは１マイクロメートルである。
【００２７】
前記サブステップＳ１３３では、前記絶縁層２３０の表面に半導体層２４０を形成する。該半導体層２４０の材料は、アモルファスシリコン、多結晶シリコン、有機半導体重合体、ナノフィルム、ナノ線状構造体又はナノチューブなどである。前記半導体層２４０の材料によって、異なる方法で前記半導体層２４０を形成することができる。具体的には、前記半導体層２４０の材料がアモルファスシリコン又は多結晶シリコンである場合、化学気相堆積法で前記半導体層２４０を形成する。前記半導体層２４０の材料が有機半導体重合体又はナノフィルムである場合、直接接着法又は塗布法で前記有機半導体重合体又はナノフィルムを前記絶縁層２３０の表面に設置し、前記半導体層２４０を形成する。前記半導体層２４０の材料がナノチューブ又はナノ線状構造体である場合、前記ナノチューブ又はナノ線状構造体を前記絶縁層２３０の表面に転写し、前記半導体層２４０を形成する。前記半導体層２４０の厚さは０．５ナノメートル〜１００マイクロメートルである。本実施例において、前記半導体層２４０の材料は、カーボンナノチューブフィルムであり、その厚さは１マイクロメートルである。
【００２８】
前記サブステップＳ１３４では、前記ソース電極２５１及び前記ドレイン電極２５２は、導電材料からなる。具体的には、前記ソース電極２５１及び前記ドレイン電極２５２の材料は、金属、合金、酸化インジウムスズ（ＩＴＯ）、酸化アンチモンスズ（ＡＴＯ）、銀ペースト、導電重合体又はカーボンナノチューブフィルムなどである。前記ソース電極２５１及び前記ドレイン電極２５２の材料によって、異なる方法で該ソース電極２５１及び該ドレイン電極２５２を形成することができる、前記ソース電極２５１及び前記ドレイン電極２５２の材料が金属、合金、ＩＴＯ又はＡＴＯである場合、蒸着法、スパッタリング法、化学気相堆積法又はエッチング法などの半導体加工技術によって、ソース電極２５１及びドレイン電極２５２を形成する。前記ソース電極２５１及び前記ドレイン電極２５２の材料が銀ペースト、導電重合体又はカーボンナノチューブフィルムである場合、銀ペースト、導電重合体又はカーボンナノチューブフィルムを、直接接着法又は塗布法によって、前記半導体層２４０の表面に設置し、ソース電極２５１及びドレイン電極２５２を形成する。前記ソース電極２５１及び前記ドレイン電極２５２の厚さは、０．５ナノメートル〜１００マイクロメートルであり、前記ソース電極２５１と前記ドレイン電極２５２との間の距離は、１マイクロメートル〜１００マイクロメートルである。
【００２９】
本実施例において、前記ゲート電極２２０を形成する方法と同じエッチング法で、前記半導体層２４０にソース電極２５１とドレイン電極２５２を形成する。前記ソース電極２５１及び前記ドレイン電極２５２は、アルミニウムからなり、その厚さが１マイクロメートルである。前記ソース電極２５１及び前記ドレイン電極２５２は、間隔を置いて設置され、且つ前記半導体層２４０と電気的に接続される。前記ソース電極２５１と前記ドレイン電極２５２との間の距離は、５０マイクロメートルである。
【００３０】
前記ステップＳ１４０では、機械力で前記硬い基体１２を前記フレキシブル基体１６から分離させることができる。本実施例において、前記ガラスの硬い基体１２を前記ポリエチレンテレフタラートのフレキシブル基体１６から分離させ、ボトムゲート型薄膜トランジスタ２０を形成する。前記ポリエチレンテレフタラートのフレキシブル基体１６の透明度は基本的に不変であり、且つ柔軟性を有する。勿論、加熱法又はエッチング法などの方法で前記硬い基体１２を前記フレキシブル基体１６から分離することができる。
【００３１】
前記実施例１と基本的に同じ方法でトップゲート型薄膜トランジスタアレイを製造することができる。具体的には、前記トップゲート型薄膜トランジスタアレイの製造方法は、硬い基体を提供するステップと、第一表面及び該第一表面と反対する第二表面を有するフレキシブル基体を提供し、該フレキシブル基体の第一表面を前記硬い基体の一つの表面に設置して、該フレキシブル基体を前記硬い基体に固定させるステップと、半導体加工技術で前記フレキシブル基体の第二表面にトップゲート型薄膜トランジスタアレイを形成するステップと、前記硬い基体を除去し、フレキシブルトップゲート型薄膜トランジスタアレイを形成する。
【００３２】
（実施例２）
図４及び図５を参照すると、本実施例は、フレキシブル基体を有する発光ダイオードの製造方法を提供する。該フレキシブル基体を有する発光ダイオードの製造方法は、下記のステップを含む。ステップＳ２１０では、硬い基体２２を提供する。ステップＳ２２０では、第一表面２６２及び該第一表面２６２と反対する第二表面２６４を有するフレキシブル基体２６を提供し、該フレキシブル基体２６の第一表面２６２を前記硬い基体２２の一つ表面２２２に設置して、該フレキシブル基体２６を前記硬い基体２２に固定させる。ステップＳ２３０では、半導体加工技術で前記フレキシブル基体２６の第二表面２６４に発光ダイオードを形成する。ステップＳ２４０では、前記硬い基体２２を除去し、フレキシブル発光ダイオード３０を形成する。
【００３３】
前記ステップＳ２１０における硬い基体２２の材料は、実施例１における硬い基体１２の材料と同じである。
【００３４】
前記ステップＳ２２０における具体的なステップは、前記実施例１におけるステップ１２０の具体的なステップと同じである。
【００３５】
前記ステップＳ２３０では、半導体加工技術で前記フレキシブル基体２６の第二表面２６４に発光ダイオードを形成する方法は、下記のサブステップを含む。サブステップＳ２３１では、前記フレキシブル基体２６の第二表面２６４に順次に第一半導体層３１０、活性層３２０及び第二半導体層３３０を形成する。サブステップＳ２３２では、前記第一半導体層３１０の表面を露出させるために、前記第二半導体層３３０及び前記活性層３２０をエッチングする。サブステップＳ２３３では、前記第二半導体層３３０の一つ表面に、該第二半導体層３３０と電気的に接続された第二電極３３２を形成し、且つ、前記第一半導体層３１０の表面に、該第一半導体層３１０と電気的に接続された第一電極３１２を形成し、該第一電極３１２と前記第二電極３３２とが電気的に絶縁する。
【００３６】
前記サブステップＳ２３１では、有機金属気相成長法で前記フレキシブル基体２６の第二表面２６４に順次に第一半導体層３１０、活性層３２０及び第二半導体層３３０をエピタキシャル成長（ｅｐｉｔａｘｉａｌ  ｇｒｏｗｔｈ）させる。
【００３７】
前記第一半導体層３１０及び前記第二半導体層３３０は、Ｎ型半導体層又はＰ型半導体層である。該第一半導体層３１０は、該第二半導体層３３０の種類と異なっている。前記Ｎ型半導体層の材料は、Ｎ型窒化ガリウム、Ｎ型砒化ガリウム又はＮ型燐化銅などである。前記Ｐ型半導体層の材料は、Ｐ型窒化ガリウム、Ｐ型砒化ガリウム又はＰ型燐化銅などである。本実施例において、前記第一半導体層３１０は、材料がＮ型窒化ガリウムであり、その厚さが２マイクロメートルである。前記第二半導体層３３０は、Ｐ型窒化ガリウムからなり、その厚さが０．３マイクロメートルである。前記活性層３２０は、少なくとも一層の量子井戸（Ｑｕａｎｔｕｍ  Ｗｅｌｌ）層を含む量子井戸構造である。量子井戸層の材料は、窒化インジウムガリウム、窒化アルミニウムガリウムインジウム、砒化ガリウム、砒化アルミニウムガリウム、燐化インジウムガリウム、砒化燐化インジウム又は砒化インジウムガリウムである。本実施例において、前記活性層３２０は、厚さが０．３マイクロメートルである二層構造体であり、一層の材料が窒化インジウムガリウムであり、他の一層の材料が窒化ガリウムである。
【００３８】
前記サブステップＳ２３２では、前記第一半導体層３１０を露出させるために、前記第二半導体層３３０及び前記活性層３２０をエッチングする。前記エッチングする方法は、ウェットエッチング法又はドライエッチング法である。本実施例において、インダクタンス誘導結合プラズマエッチング法を採用する。
【００３９】
前記サブステップＳ２３３では、電子ビーム蒸発法、真空蒸着法又はイオンスパッタリング法などの物理気相堆積法で前記第二半導体層３３０の表面に第二電極３３２を形成し、前記第一半導体層３１０の表面に第一電極３１２を形成する。前記第一電極３１２及び前記第二電極３３２の材料は、チタン、アルミニウム、ニッケル、金又はそれらの少なくとも二つの金属の合金である。本実施例において、電子ビーム蒸発法で、チタン層及び金層が積層された第一電極３１２及び第二電極３３２を製造する。
【００４０】
前記ステップＳ２４０では、前記硬い基体２２を除去し、フレキシブル発光ダイオード３０を形成する。前記硬い基体２２を除去する方法は、前記実施例１における、前記硬い基体１２を除去する方法と同じである。
【００４１】
本実施例におけるフレキシブル半導体素子の製造方法において、固化されていない接着剤層にフレキシブル基体を設置するので、該フレキシブル基体の変形を防止し、該フレキシブル基体と前記接着剤層とを密接させることができる。従って、半導体加工技術で前記フレキシブル基体の平滑な表面にフレキシブル半導体素子を直接形成することができる。また、前記フレキシブル半導体素子の製造方法が簡単となり、操作が便利である。前記硬い基体を前記フレキシブル基体から直接分離できるので、該フレキシブル基体の透明性に影響を与えない。
【符号の説明】
【００４２】
１２、２２  硬い基体
１４、２４  接着剤層
１６、２６  フレキシブル基体
１８  縁部
２０  ボトムゲート型薄膜トランジスタ
３０  フレキシブル発光ダイオード
１２２、２２２  表面
１６２、２６２  第一表面
１６４、２６４  第二表面
２２０  ゲート電極
２３０  絶縁層
２４０  半導体層
２５１  ソース電極
２５２  ドレイン電極
３１０  第一半導体層
３１２  第一電極
３２０  活性層
３３０  第二半導体層
３３２  第二電極
【図１】
2011014911.tif 000003
【図２】
2011014911.tif 000004
【図３】
2011014911.tif 000005
【図４】
2011014911.tif 000006
【図５】
2011014911.tif 000007