(57)【要約】【課題】均一な画質の映像を表示できるようにした画素を提供すること。【解決手段】本発明による画素は、第１電源と第２電源との間に接続される有機発光ダイオードと、前記第１電源と前記有機発光ダイオードとの間に接続され、前記有機発光ダイオードに供給される駆動電流を制御する画素回路とを備え、前記画素回路は、第１電極がデータ線に接続され、第２電極が第１ノードに接続され、ゲート電極が現在の走査線に接続される第１トランジスタと、第１電極が前記第１ノードを経由して前記第１電源に接続され、第２電極が前記有機発光ダイオードに接続され、ゲート電極が第２ノードに接続される第２トランジスタと、前記第１電源と前記第２ノードとの間に接続される第１キャパシタと、前記第２ノードと前記現在の走査線との間に接続される第２キャパシタとを備え、前記第１キャパシタの２つの電極が互いに重なる領域において、前記第１キャパシタの２つの電極中の１つ以上の電極に開口部が形成されることを特徴とする。【選択図】図１
2011191726.tif 000002
【特許請求の範囲】
【請求項１】
第１電源と第２電源との間に接続される有機発光ダイオードと、前記第１電源と前記有機発光ダイオードとの間に接続され、前記有機発光ダイオードに供給される駆動電流を制御する画素回路とを備え、
前記画素回路は、
第１電極がデータ線に接続され、第２電極が第１ノードに接続され、ゲート電極が現在の走査線に接続される第１トランジスタと、
第１電極が前記第１ノードを経由して前記第１電源に接続され、第２電極が前記有機発光ダイオードに接続され、ゲート電極が第２ノードに接続される第２トランジスタと、
前記第１電源と前記第２ノードとの間に接続される第１キャパシタと、
前記第２ノードと前記現在の走査線との間に接続される第２キャパシタとを備え、
前記第１キャパシタの２つの電極が互いに重なる領域において、前記第１キャパシタの２つの電極中の１つ以上の電極に開口部が形成されることを特徴とする画素。
【請求項２】
前記第１キャパシタの容量は、前記第２キャパシタの容量より大きく設定されることを特徴とする請求項１に記載の画素。
【請求項３】
前記第１キャパシタは、前記第１電源に接続され、前記第１及び第２トランジスタのゲート電極と同一レイヤに位置する第１導電層を含んで構成される第１電極と、前記第２ノードに接続され、前記第１及び第２トランジスタの活性層と同一レイヤに位置する半導体層を含んで構成される第２電極とを備えることを特徴とする請求項１に記載の画素。
【請求項４】
前記第１キャパシタの第２電極を構成する半導体層は、前記第１導電層と重なる領域に形成された前記開口部を備えることを特徴とする請求項３に記載の画素。
【請求項５】
前記開口部は、前記第１キャパシタの２つの電極中の１つ以上の電極に複数個形成されることを特徴とする請求項１に記載の画素。
【請求項６】
前記画素回路は、
第１電極が前記第２トランジスタの第２電極に接続され、第２電極が前記第２ノードに接続され、ゲート電極が前記現在の走査線に接続される第３トランジスタと、
第１電極が前記第１電源に接続され、第２電極が前記第１ノードに接続され、ゲート電極が発光制御線に接続される第４トランジスタと、
第１電極が前記第２トランジスタの第２電極に接続され、第２電極が前記有機発光ダイオードに接続され、ゲート電極が前記発光制御線に接続される第５トランジスタと、
第１電極が前記第２ノードに接続され、第２電極が初期化電源に接続され、ゲート電極が前の走査線に接続される第６トランジスタとをさらに備えることを特徴とする請求項１に記載の画素。
【請求項７】
走査線とデータ線との交差部に位置する複数の画素を備え、前記画素の各々は、第１電源と第２電源との間に接続される有機発光ダイオードと、前記第１電源と前記有機発光ダイオードとの間に接続され、前記有機発光ダイオードに供給される駆動電流を制御する画素回路とを備え、
前記画素回路は、
第１電極がデータ線に接続され、第２電極が第１ノードに接続され、ゲート電極が現在の走査線に接続される第１トランジスタと、
第１電極が前記第１ノードを経由して前記第１電源に接続され、第２電極が前記有機発光ダイオードに接続され、ゲート電極が第２ノードに接続される第２トランジスタと、
前記第１電源と前記第２ノードとの間に接続される第１キャパシタと、
前記第２ノードと前記現在の走査線との間に接続される第２キャパシタとを備え、
前記第１キャパシタの２つの電極が互いに重なる領域において、前記第１キャパシタの２つの電極中の１つ以上の電極に開口部が形成されることを特徴とする有機電界発光表示装置。
【請求項８】
前記画素各々の、第１キャパシタと第２キャパシタとの容量比は、均一に設定されていることを特徴とする請求項７に記載の有機電界発光表示装置。
【請求項９】
前記第１キャパシタの容量は、前記第２キャパシタの容量より大きく設定されることを特徴とする請求項７に記載の有機電界発光表示装置。
【請求項１０】
前記第１キャパシタは、前記第１電源に接続され、前記第１及び第２トランジスタのゲート電極と同一レイヤに位置する第１導電層を含んで構成される第１電極と、前記第２ノードに接続され、前記第１及び第２トランジスタの活性層と同一レイヤに位置する半導体層を含んで構成される第２電極とを備えることを特徴とする請求項７に記載の有機電界発光表示装置。
【請求項１１】
前記第１キャパシタの第２電極を構成する半導体層は、前記第１導電層と重なる領域に形成された前記開口部を備えることを特徴とする請求項１０に記載の有機電界発光表示装置。
【請求項１２】
前記開口部は、前記第１キャパシタの２つの電極中の１つ以上の電極に複数個形成されることを特徴とする請求項７に記載の有機電界発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素及びこれを備えた有機電界発光表示装置に関し、特に、均一な画質の映像を表示できるようにした画素及びこれを備えた有機電界発光表示装置に関する。
【背景技術】
【０００２】
有機電界発光表示装置（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ）は、自発光素子である有機発光ダイオードを用いて映像を表示するものであり、薄型化が可能であり、かつ輝度及び色純度が優れているため、次世代表示装置として注目されている。
【０００３】
このような有機電界発光表示装置の画素は、有機発光ダイオードＯＬＥＤと、前記有機発光ダイオードＯＬＥＤにデータ信号に対応する駆動電流を供給するための画素回路とを備える。
【０００４】
画素回路は、走査線から供給される走査信号に対応して、データ線からのデータ信号を画素の内部に伝達するスイッチングトランジスタと、前記データ信号を格納するストレージキャパシタと、前記データ信号に対応する駆動電流を有機発光ダイオードＯＬＥＤに供給する駆動トランジスタとを備える。
【０００５】
ただし、前述した画素は、パネル内のロードによる電圧下降により、目標とする輝度を十分に表現できない場合がある。例えば、ブラック階調を表現しなければならない場合、駆動トランジスタのゲート電圧が十分に上昇できず、コントラスト比が低下し得る。したがって、これを防止するために、ブーストキャパシタを追加で採用した画素構造が提案されている。
【０００６】
このブーストキャパシタを採用した画素では、ストレージキャパシタとブーストキャパシタとの間のチャージシェアリング（ｃｈａｒｇｅ  ｓｈａｒｉｎｇ）が発生し、これらの容量比によって画素の輝度が異なるようになる。
【０００７】
したがって、画素間の輝度ばらつきを防止し、均一な画質の映像を表示するためには、ストレージキャパシタとブーストキャパシタとの容量比を均一に維持することが重要である。
【０００８】
しかし、製造過程で発生する工程ばらつきにより、ストレージキャパシタとブーストキャパシタとの容量が変化し得るが、これら各々の容量自体が異なるように設定されるため、その変化の程度も異なり、前記ストレージキャパシタとブーストキャパシタとの容量比がずれやすくなる。したがって、これによって画質が不均一になる恐れがある。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、本発明の目的は、画素に備えられるキャパシタの工程ばらつきにかかわらず、均一な画質の映像を表示できるようにした画素及びこれを備えた有機電界発光表示装置を提供することである。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本発明の一態様は、第１電源と第２電源との間に接続される有機発光ダイオードと、前記第１電源と前記有機発光ダイオードとの間に接続され、前記有機発光ダイオードに供給される駆動電流を制御する画素回路とを備え、前記画素回路は、第１電極がデータ線に接続され、第２電極が第１ノードに接続され、ゲート電極が現在の走査線に接続される第１トランジスタと、第１電極が前記第１ノードを経由して前記第１電源に接続され、第２電極が前記有機発光ダイオードに接続され、ゲート電極が第２ノードに接続される第２トランジスタと、前記第１電源と前記第２ノードとの間に接続される第１キャパシタと、前記第２ノードと前記現在の走査線との間に接続される第２キャパシタとを備え、前記第１キャパシタの２つの電極が互いに重なる領域において、前記第１キャパシタの２つの電極中の１つ以上の電極に開口部が形成されることを特徴とする画素を提供する。
【００１１】
ここで、前記第１キャパシタの容量は、前記第２キャパシタの容量より大きく設定され得る。
【００１２】
また、前記第１キャパシタは、前記第１電源に接続され、前記第１及び第２トランジスタのゲート電極と同一レイヤに位置する第１導電層を含んで構成される第１電極と、前記第２ノードに接続され、前記第１及び第２トランジスタの活性層と同一レイヤに位置する半導体層を含んで構成される第２電極とを備えることができる。ここで、前記第１キャパシタの第２電極を構成する半導体層は、前記第１導電層と重なる領域に形成された前記開口部を備えることができる。
【００１３】
また、前記開口部は、前記第１キャパシタの２つの電極中の１つ以上の電極に複数個形成され得る。
【００１４】
また、前記画素回路は、第１電極が前記第２トランジスタの第２電極に接続され、第２電極が前記第２ノードに接続され、ゲート電極が前記現在の走査線に接続される第３トランジスタと、第１電極が前記第１電源に接続され、第２電極が前記第１ノードに接続され、ゲート電極が発光制御線に接続される第４トランジスタと、第１電極が前記第２トランジスタの第２電極に接続され、第２電極が前記有機発光ダイオードに接続され、ゲート電極が前記発光制御線に接続される第５トランジスタと、第１電極が前記第２ノードに接続され、第２電極が初期化電源に接続され、ゲート電極が前の走査線に接続される第６トランジスタとをさらに備えることができる。
【００１５】
本発明の他の態様は、走査線とデータ線との交差部に位置する複数の画素を備え、前記画素の各々は、第１電源と第２電源との間に接続される有機発光ダイオードと、前記第１電源と前記有機発光ダイオードとの間に接続され、前記有機発光ダイオードに供給される駆動電流を制御する画素回路とを備え、前記画素回路は、第１電極がデータ線に接続され、第２電極が第１ノードに接続され、ゲート電極が現在の走査線に接続される第１トランジスタと、第１電極が前記第１ノードを経由して前記第１電源に接続され、第２電極が前記有機発光ダイオードに接続され、ゲート電極が第２ノードに接続される第２トランジスタと、前記第１電源と前記第２ノードとの間に接続される第１キャパシタと、前記第２ノードと前記現在の走査線との間に接続される第２キャパシタとを備え、前記第１キャパシタの２つの電極が互いに重なる領域において、前記第１キャパシタの２つの電極中の１つ以上の電極に開口部が形成されることを特徴とする有機電界発光表示装置を提供する。
【００１６】
ここで、前記画素各々の、第１キャパシタと第２キャパシタとの容量比は、均一に設定され得る。
【００１７】
また、前記第１キャパシタの容量は、前記第２キャパシタの容量より大きく設定され得る。
【発明の効果】
【００１８】
本発明の画素及びこれを備えた有機電界発光表示装置によれば、ブーストキャパシタに比べて容量の大きいストレージキャパシタの内部に開口部を形成することにより、工程ばらつきによるブーストキャパシタとストレージキャパシタとの容量変化の程度を類似するように調整する。これにより、ストレージキャパシタとブーストキャパシタとの容量比が一定に維持され、画素に備えられるキャパシタの工程ばらつきにかかわらず、均一な画質の映像を表示することができる。
【図面の簡単な説明】
【００１９】
【図１】図１は、本発明の実施例による有機電界発光表示装置の構成を概略的に示すブロック図である。
【図２】図２は、図１における画素の一例を示す回路図である。
【図３】図３は、図２における画素の駆動信号を示すタイミングチャートである。
【図４】図４は、図２における画素回路のレイアウトの一例を示す平面図である。
【発明を実施するための形態】
【００２０】
以下、添付図面を参照して本発明の実施例をより詳細に説明する。
【００２１】
図１は、本発明の実施例による有機電界発光表示装置の構成を概略的に示すブロック図である。
【００２２】
図１に示すように、本発明の実施例による有機電界発光表示装置は、走査駆動部１１０と、発光制御駆動部１２０と、データ駆動部１３０と、画素部１４０とを備える。
【００２３】
走査駆動部１１０は、図示しない外部の制御回路、例えば、タイミング制御部などから供給される制御信号に対応して、走査線Ｓ１〜Ｓｎに走査信号を順次供給する。すると、画素１５０は、走査信号により選択され、順次にデータ信号を受信する。
【００２４】
発光制御駆動部１２０は、タイミング制御部などの外部から供給される制御信号に対応して、発光制御線Ｅ１〜Ｅｎに発光制御信号を順次供給する。すると、画素１５０は、発光制御信号により発光が制御される。すなわち、発光制御信号は、画素１５０の発光時間を制御する。ただし、発光制御駆動部１２０は、画素１５０の内部構成によって省略可能である。
【００２５】
データ駆動部１３０は、タイミング制御部などの外部から供給される制御信号に対応して、データ線Ｄ１〜Ｄｍにデータ信号を供給する。データ線Ｄ１〜Ｄｍに供給されたデータ信号は、走査信号が供給されるたびに、走査信号により選択された画素１５０に供給される。すると、画素１５０は、データ信号に対応する電圧を充電し、これに対応する輝度で発光する。
【００２６】
画素部１４０は、走査線Ｓ１〜Ｓｎ、発光制御線Ｅ１〜Ｅｎ、及びデータ線Ｄ１〜Ｄｍの交差部に位置する複数の画素１５０を備える。ここで、各々の画素１５０は、データ信号に対応する駆動電流に相応する輝度で発光する有機発光ダイオード（図示せず）と、前記有機発光ダイオードに流れる駆動電流を制御するための画素回路（図示せず）とを備える。
【００２７】
このような画素部１４０は、外部から第１電源（例えば、高電位画素電源）ＥＬＶＤＤ及び第２電源（例えば、低電位画素電源）ＥＬＶＳＳを受け、これら第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳは、各々の画素１５０に伝達される。すると、画素１５０は、データ信号に対応して、第１電源ＥＬＶＤＤから有機発光ダイオードを経由して第２電源ＥＬＶＳＳに流れる駆動電流に対応する輝度で発光する。
【００２８】
図２は、図１における画素の一例を示す回路図である。また、図３は、図２における画素の駆動信号を示すタイミングチャートである。
【００２９】
まず、図２に示すように、本実施例による画素１５０は、第１電源ＥＬＶＤＤと第２電源ＥＬＶＳＳとの間に接続される有機発光ダイオードＯＬＥＤと、前記第１電源ＥＬＶＤＤと有機発光ダイオードＯＬＥＤとの間に接続され、前記有機発光ダイオードＯＬＥＤに供給される駆動電流を制御する画素回路１５２とを備える。
【００３０】
より具体的には、有機発光ダイオードＯＬＥＤのアノード電極は、画素回路１５２を経由して高電位画素電源である第１電源ＥＬＶＤＤに接続され、有機発光ダイオードＯＬＥＤのカソード電極は、低電位画素電源である第２電源ＥＬＶＤＤに接続される。このような有機発光ダイオードＯＬＥＤは、画素回路１５２から駆動電流が供給されたとき、これに対応する輝度で発光する。
【００３１】
画素回路１５２は、第１トランジスタ〜第６トランジスタＴ１〜Ｔ６と、第１及び第２キャパシタＣ１、Ｃ２とを備える。
【００３２】
第１トランジスタＴ１は、現在の走査線Ｓｎから現在の走査信号が供給されたとき、データ線Ｄｍから供給されるデータ信号を画素１５０の内部に伝達する。すなわち、第１トランジスタＴ１は、画素１５０のスイッチングトランジスタとして機能するものであり、第１トランジスタＴ１の第１電極はデータ線Ｄｍに接続され、第２電極は画素１５０内の第１ノードＮ１に接続される。ここで、第１電極及び第２電極は、互いに異なる電極であり、例えば、第１電極がソース電極に設定されると、第２電極はドレイン電極に設定される。また、第１トランジスタＴ１のゲート電極は、現在の走査線Ｓｎに接続される。
【００３３】
第２トランジスタＴ２は、画素１５０の発光期間において、データ信号に対応する駆動電流を第１電源ＥＬＶＤＤから有機発光ダイオードＯＬＥＤに供給する。すなわち、第２トランジスタＴ２は、画素１５０の駆動トランジスタとして機能するものであり、第２トランジスタＴ２の第１電極は、第１ノードＮ１及び第４トランジスタＴ４を経由して第１電源ＥＬＶＤＤに接続され、第２電極は、第５トランジスタＴ５を経由して有機発光ダイオードＯＬＥＤに接続される。また、第２トランジスタＴ２のゲート電極は、データ信号を格納するための第１キャパシタＣ１の一電極が接続される第２ノードＮ２に接続される。
【００３４】
第３トランジスタＴ３は、第２トランジスタＴ２の閾値電圧を補償するためのものであり、画素１５０の内部にデータ信号が供給されたとき、第２トランジスタＴ２をダイオード形態で接続する。このため、第３トランジスタＴ３の第１電極は第２トランジスタＴ２の第２電極に接続され、第２電極は第２トランジスタＴ２のゲート電極が接続される第２ノードＮ２に接続される。また、第３トランジスタＴ３のゲート電極は現在の走査線Ｓｎに接続される。
【００３５】
第４トランジスタＴ４は、画素１５０の非発光期間において、第１電源ＥＬＶＤＤと第２トランジスタＴ２との間の接続を遮断し、画素１５０の発光期間において、前記第１電源ＥＬＶＤＤと第２トランジスタＴ２とを接続し、駆動電流を流すための電流パスが形成されるようにする。このため、第４トランジスタＴ４の第１電極は第１電源ＥＬＶＤＤに接続され、第２電極は第２トランジスタＴ２の第１電極が接続される第１ノードＮ１に接続される。また、第４トランジスタＴ４のゲート電極は、画素１５０の発光期間を制御するための発光制御信号が入力される発光制御線Ｅｎに接続される。
【００３６】
第５トランジスタＴ５は、画素１５０の非発光期間において、第２トランジスタＴ２と有機発光ダイオードＯＬＥＤとの間の接続を遮断し、画素１５０の発光期間において、前記第２トランジスタＴ２と有機発光ダイオードＯＬＥＤとを接続し、駆動電流を流すための電流パスが形成されるようにする。このため、第５トランジスタＴ５の第１電極は第２トランジスタＴ２の第２電極に接続され、第２電極は有機発光ダイオードＯＬＥＤのアノード電極に接続される。また、第５トランジスタＴ５のゲート電極は発光制御線Ｅｎに接続される。
【００３７】
第６トランジスタＴ６は、画素１５０にデータ信号が入力されるデータプログラミング期間において、前記データ信号が画素１５０の内部に円滑に供給できるように前記データプログラミング期間に先立つ初期化期間に第２ノードＮ２を初期化する。このため、第６トランジスタＴ６の第１電極は第２ノードＮ２に接続され、第２電極は初期化電源Ｖｉｎｉｔに接続される。また、第６トランジスタＴ６のゲート電極は前の走査信号が供給される前の走査線Ｓｎ−１に接続される。
【００３８】
第１キャパシタＣ１は、データプログラミング期間において、画素１５０の内部に供給されるデータ信号を格納し、これを１フレームの間に維持するためのものであり、第１電源ＥＬＶＤＤと第２ノードＮ２との間に接続される。すなわち、第１キャパシタＣ１は、ストレージキャパシタとして機能するものであり、第１キャパシタＣ１の第１電極は第１電源ＥＬＶＤＤに接続され、第２電極は第２ノードＮ２に接続される。
【００３９】
第２キャパシタＣ２は、パネル内のロードによる電圧降下を補償し、コントラスト比を改善するためのものであり、現在の走査線Ｓｎと第２ノードＮ２との間に接続される。すなわち、第２キャパシタＣ２は、現在の走査信号の電圧レベルが変更されたとき、特に、現在の走査信号の供給が中断された時点で、カップリング作用により第２ノードＮ２の電圧を上昇させることにより、パネル内のロードによる電圧降下を補償するブーストキャパシタとして機能する。このため、第２キャパシタＣ２の第１電極は現在の走査線Ｓｎに接続され、第２電極は第２ノードＮ２に接続される。
【００４０】
以下では、図３に示す駆動波形を図２と結び付けて前述した画素１５０の動作を詳細に説明する。
【００４１】
図３に示すように、まず、初期化期間に設定される第１期間ｔ１において、前の走査線Ｓｎ−１を介してローレベルの前の走査信号ＳＳｎ−１が供給される。すると、ローレベルの前の走査信号ＳＳｎ−１に対応して、第６トランジスタＴ６がターンオンされる。これにより、第２ノードＮ２に初期化電源Ｖｉｎｉｔの電圧が伝達される。ここで、初期化電源Ｖｉｎｉｔの電圧は、画素１５０を初期化できる値、例えば、データ信号Ｖｄａｔａの最低電圧以下の電圧に設定され得る。
【００４２】
その後、データプログラミング期間に設定される第２期間ｔ２において、現在の走査線Ｓｎを介してローレベルの現在の走査信号ＳＳｎが供給される。すると、ローレベルの現在の走査信号ＳＳｎに対応して、第１及び第３トランジスタＴ１、Ｔ３がターンオンされる。また、第２トランジスタＴ２も、第３トランジスタＴ３によりダイオード接続される形態でターンオンされ、特に、前の第１期間ｔ１に第２ノードＮ２が初期化されたため、第２トランジスタＴ２は、順方向にダイオード接続される。
【００４３】
これにより、データ線Ｄｍに供給されたデータ信号Ｖｄａｔａは、第１トランジスタ〜第３トランジスタＴ１〜Ｔ３を経由して第２ノードＮ２に供給される。このとき、第２トランジスタＴ２がダイオード接続されているため、第２ノードＮ２には、データ信号Ｖｄａｔａと第２トランジスタＴ２の閾値電圧との差に対応する電圧が供給される。第２ノードＮ２に供給された電圧は、第１キャパシタＣ１に格納される。
【００４４】
その後、現在の走査信号ＳＳｎの供給が中断され、現在の走査信号ＳＳｎの電圧レベルがハイレベルに変更されると、第２キャパシタＣ２のカップリング作用により、第２ノードＮ２の電圧は、現在の走査信号ＳＳｎの電圧変動幅に対応して変更される。このとき、第１キャパシタＣ１と第２キャパシタＣ２との間のチャージシェアリングにより第２ノードＮ２の電圧が変更されるため、第２ノードＮ２の電圧変化量は、現在の走査信号ＳＳｎの電圧変動幅とともに、第１及び第２キャパシタＣ１、Ｃ２間のチャージシェアリング値に比例して変動される。
【００４５】
その後、発光期間に設定される第３期間ｔ３において、発光制御線Ｅｎから供給される発光制御信号ＥＭＩがハイレベルからローレベルに変更される。すると、第３期間ｔ３において、ローレベルの発光制御信号ＥＭＩにより第４及び第５トランジスタＴ４、Ｔ５がターンオンされる。これにより、第１電源ＥＬＶＤＤから、第４トランジスタＴ４、第２トランジスタＴ２、第５トランジスタＴ５、及び有機発光ダイオードＯＬＥＤを経由して、第２電源ＥＬＶＳＳへの経路に駆動電流が流れるようになる。
【００４６】
このような駆動電流は、第２トランジスタＴ２により制御されるものであり、第２トランジスタＴ２は、自身のゲート電極に供給される電圧、すなわち、第２ノードＮ２の電圧に対応する大きさの駆動電流を発生させる。
【００４７】
このとき、第２期間ｔ２において、第１キャパシタＣ１には、第２トランジスタＴ２の閾値電圧が反映された電圧が格納されているため、第３期間ｔ３に第２トランジスタＴ２の閾値電圧が補償される。
【００４８】
一方、第２ノードＮ２の電圧は、現在の走査信号ＳＳｎの供給が中断されたとき、前記現在の走査信号ＳＳｎの電圧変動幅とともに、第１及び第２キャパシタＣ１、Ｃ２間のチャージシェアリング値によっても変更されるため、画素間の輝度ばらつきを防止し、均一な画質の映像を表示するためには、第１キャパシタＣ１と第２キャパシタＣ２との容量比を均一に維持することが重要である。
【００４９】
このとき、第１キャパシタＣ１は、データプログラミング期間に安定してデータ信号が格納できる程度の十分な容量で設計される。また、第２キャパシタＣ２は、電圧ブースト効果が提供できる程度の容量で設定され、第１キャパシタＣ１に比べて相対的に小さな容量で設計される。例えば、第１キャパシタＣ１は、第２キャパシタＣ２に比べて５倍以上の容量を有するように設計され得る。
【００５０】
したがって、第１キャパシタＣ１及び第２キャパシタＣ２は、製造過程で発生する工程ばらつきにより形成面積や位置などがずれることによって発生する容量の敏感度及びその変化程度が異なるようになる。
【００５１】
特に、小さな容量で設計される第２キャパシタＣ２の場合、工程ばらつきによる容量変化率が第１キャパシタＣ１に比べて相対的に大きくなり、これにより、第１キャパシタＣ１と第２キャパシタＣ２との容量比がずれてしまう。
【００５２】
このように第１キャパシタＣ１と第２キャパシタＣ２との容量比がずれてしまうと、画素間の輝度ばらつきが発生し、画質が不均一になり得る。
【００５３】
したがって、本発明は、前述した画質の不均一を改善するためになされたものであって、工程ばらつきによる容量変化率が相対的に少ない第１キャパシタＣ１に開口部を形成し、工程ばらつきによる第１キャパシタＣ１の容量変化の程度を第２キャパシタＣ２と類似または同等程度に調整することにより、工程ばらつきにかかわらず、第１キャパシタＣ１と第２キャパシタＣ２との容量比を維持し、均一な画質の映像を表示することができる画素及びこれを備えた有機電界発光表示装置を提供することを特徴とする。
【００５４】
このため、本発明の第１キャパシタＣ１は、２つの電極が互いに重なる領域において、少なくとも１つの電極に形成された開口部を備え、これについてのより詳細な説明は、図４を参照して後述する。
【００５５】
一方、図２〜図３を参照して前述した画素１５０は、単に１つの実施例により構成された画素であって、本発明は前述した画素１５０の構造に限定されるものではない。
【００５６】
例えば、第２トランジスタＴ２の閾値電圧を補償するための第３トランジスタＴ３、発光期間を制御するための第４及び第５トランジスタＴ４、Ｔ５、初期化のための第６トランジスタＴ６のうちの少なくとも１つが省略されるか、あるいはこれらの接続関係及び駆動波形などは変更可能である。
【００５７】
すなわち、本発明は、現在公開された多様な種類の画素構造に適用できるものであって、特に、駆動トランジスタ（すなわち、第２トランジスタＴ２）のゲート電圧に影響を及ぼす２つ以上のキャパシタ（すなわち、第１及び第２キャパシタＣ１、Ｃ２）が備えられる構造において、これらキャパシタ間の容量比を一定に維持しようとするときに有用に適用できる。
【００５８】
図４は、図２における画素回路のレイアウトの一例を示す平面図である。図４は、本発明の特徴、すなわち、第１キャパシタＣ１に開口部が形成されることを示すためのものであって、本発明の特徴を説明するにあたり、必須でない一部構成要素（例えば、画素回路の上部に形成される有機発光ダイオード）の図示は省略することとする。
【００５９】
図４に示すように、第１トランジスタ〜第６トランジスタＴ１〜Ｔ６は、活性層を含んで構成される半導体層１０と、半導体層１０の少なくとも一領域と重なるように配置され、ゲート金属で形成されるゲート電極２０と、活性層に接続され、ソース及びドレイン金属で形成されるソース及びドレイン電極３０とを備える。
【００６０】
また、第１及び第２キャパシタＣ１、Ｃ２は、第１トランジスタ〜第６トランジスタＴ１〜Ｔ６の活性層と同一レイヤに位置する半導体層１０’と、前記第１トランジスタ〜第６トランジスタＴ１〜Ｔ６のゲート電極２０と同一レイヤに位置する第１導電層２０’と、第１トランジスタ〜第６トランジスタＴ１〜Ｔ６のソース及びドレイン電極３０と同一レイヤに位置する第２導電層３０’とを備える。ここで、説明していない符号「ＣＨ」はコンタクトホールを表したものである。
【００６１】
ただし、これは単に一例を記載したものであって、第１トランジスタ〜第６トランジスタＴ１〜Ｔ６と第１及び第２キャパシタＣ１、Ｃ２の構成は変更可能である。
【００６２】
例えば、第１トランジスタ〜第６トランジスタＴ１〜Ｔ６のうちの少なくとも一部のトランジスタにおいて、ソース及び／またはドレイン電極は、ソース及びドレイン金属の代わりに、活性層と一体となる半導体層１０で実現され、自身に接続されるトランジスタの活性層と一体に接続されてもよい。
【００６３】
このような第１トランジスタ〜第６トランジスタＴ１〜Ｔ６は、ゲート電極２０と重なる領域の半導体層１０に活性層が形成されるため、便宜上、図４では、活性層が形成される領域を基準として第１トランジスタ〜第６トランジスタＴ１〜Ｔ６の位置を表した。
【００６４】
一方、第１及び第２キャパシタＣ１、Ｃ２は、第１トランジスタ〜第６トランジスタＴ１〜Ｔ６の活性層と同一レイヤに位置する半導体層１０’、前記第１トランジスタ〜第６トランジスタＴ１〜Ｔ６のゲート電極２０と同一レイヤに位置する第１導電層２０’、第１トランジスタ〜第６トランジスタＴ１〜Ｔ６のソース及びドレイン電極３０と同一レイヤに位置する第２導電層３０’のうち、２つ以上が重なって形成される。
【００６５】
特に、図４は、第１及び第２キャパシタＣ１、Ｃ２が半導体層１０’と第１導電層２０’により大部分の容量が形成された例を開示したものであり、第１キャパシタＣ１は、ほぼ全面的に重なる半導体層１０’及び第１導電層２０’と、これらの重畳領域内に一部重なる第２導電層３０’とを含んで構成され、第２キャパシタＣ２は、ほぼ全面的に重なる半導体層１０’及び第２導電層３０’により構成された例を開示した。
【００６６】
しかし、本発明はこれに限定されるものではなく、例えば、第１導電層２０’と第２導電層３０’の全面的な重畳により第１及び第２キャパシタＣ１、Ｃ２を実現することもできる。
【００６７】
このような第１及び第２キャパシタＣ１、Ｃ２は、製造工程の効率を高めるための一例であって、第１トランジスタ〜第６トランジスタＴ１〜Ｔ６を形成するステップで同時に形成され得る。
【００６８】
このため、第１及び第２キャパシタＣ１、Ｃ２の半導体層１０’は、第１トランジスタ〜第６トランジスタＴ１〜Ｔ６の活性層を形成するステップにおいて、同じ材料を用いて同一レイヤに形成され得る。
【００６９】
また、第１及び第２キャパシタＣ１、Ｃ２の第１導電層２０’は、第１トランジスタ〜第６トランジスタＴ１〜Ｔ６のゲート電極２０を形成するステップにおいて、同じ材料（すなわち、ゲート金属）を用いて同一レイヤに形成され、第１及び第２キャパシタＣ１、Ｃ２の第２導電層３０’は、第１トランジスタ〜第６トランジスタＴ１〜Ｔ６のソース及びドレイン電極３０を形成するステップにおいて、同じ材料（すなわち、ソース及びドレイン金属）を用いて同一レイヤに形成され得る。
【００７０】
ただし、本発明において、第１キャパシタＣ１は、２つの電極が互いに重なる領域において、２つの電極中の１つ以上の電極に形成された開口部４０を備えることを特徴とする。
【００７１】
例えば、第１キャパシタＣ１が、第１電源ＥＬＶＤＤに接続され、第１トランジスタ〜第６トランジスタＴ１〜Ｔ６のゲート電極と同一レイヤに位置する第１導電層２０’を含んで構成される第１電極と、図２の第２ノードＮ２に接続され、第１トランジスタ〜第６トランジスタＴ１〜Ｔ６の活性層と同一レイヤに位置する半導体層１０’を含んで構成される第２電極とを備えた場合、第１キャパシタＣ１の半導体層１０’及び第１導電層２０’の少なくとも１つには、１つ以上の開口部４０が形成され得る。
【００７２】
特に、第１導電層２０’に比べて工程ばらつきが小さい半導体層１０’に開口部４０を形成すると、開口部４０の形成位置や大きさなどを容易に調整することができる。すなわち、本実施例では、第１キャパシタＣ１の第２電極を構成する半導体層１０’の第１導電層２０’と重なる領域に開口部４０が形成される。
【００７３】
しかし、本発明はこれに限定されるものではなく、開口部４０は、半導体層１０’、第１導電層２０’、及び第２導電層３０’のうちの１つ以上に形成できることはいうまでもない。
【００７４】
このような開口部４０は、工程ばらつきによる第１キャパシタＣ１の容量変化率が第２キャパシタＣ２と類似または同等程度と敏感になるように調整することにより、工程ばらつきにかかわらず、第１キャパシタＣ１と第２キャパシタＣ２との容量比を一定に維持し、均一な画質の映像を表示するために形成される。このとき、開口部４０による第１キャパシタＣ１の容量の減少分は、第１キャパシタＣ１の外郭を拡張するなどして補償することができる。
【００７５】
したがって、試験蒸着やシミュレーションなどにより予め把握された第１キャパシタＣ１及び第２キャパシタＣ２の工程ばらつきを反映し、画素各々の第１キャパシタＣ１と第２キャパシタＣ２との容量比が均一になるように（すなわち、所定の誤差範囲内で同一になるように）開口部４０の面積や位置または個数などを調整して設計することができる。
【００７６】
また、第１キャパシタＣ１の２つの電極中の１つ以上の電極に開口部４０を複数個分散して形成することにより、第１キャパシタＣ１の容量変化の程度をより容易に調整することができる。
【００７７】
前述したような本発明によれば、ブーストキャパシタ（第２キャパシタＣ２）に比べて容量の大きいストレージキャパシタ（第１キャパシタＣ１）の内部に開口部４０を形成することにより、工程ばらつきによるブーストキャパシタとストレージキャパシタとの容量変化の程度を類似するように調整することができる。
【００７８】
これにより、ストレージキャパシタとブーストキャパシタとの容量比が一定に維持され、画素に備えられるキャパシタの工程ばらつきにかかわらず、均一な画質の映像を表示することができる。
【符号の説明】
【００７９】
１０、１０’；半導体層
２０；ゲート電極
２０’；第１導電層
３０；ソース及びドレイン電極
３０’；第２導電層
４０；開口部
１１０；走査駆動部
１２０；発光制御駆動部
１３０；データ駆動部
１４０；画素部
１５０；画素
１５２；画素回路
Ｃ１、Ｃ２；第１キャパシタ、第２キャパシタ
Ｎ１、Ｎ２；第１ノード、第２ノード
ＯＬＥＤ；有機発光ダイオード
Ｔ１〜Ｔ６；第１トランジスタ〜第６トランジスタ
【図１】
2011191726.tif 000003
【図２】
2011191726.tif 000004
【図３】
2011191726.tif 000005
【図４】
2011191726.tif 000006