(57)【要約】      （修正有）【課題】半導体装置の表面における配線の自由度を向上させる手段を提供する。【解決手段】電極１２を有する半導体チップ１１と、電極１２と電気的に接続される第１の配線３３が設けられ、一方の面に半導体チップ１１が固定される第１の絶縁膜３０と、第１の絶縁膜３０の半導体チップ１１が固定された面と対向配置され、第２の配線８３が設けられる第２の絶縁膜８０と、第１の絶縁膜３０と第２の絶縁膜８０との対向面の一方であって半導体チップ１１の側方に設けられ、第１の配線３３と第２の配線８３とを電気的に接続する導体からなるポスト４０と、第１の絶縁膜３０と第２の絶縁膜８０との間に設けられ半導体チップ１１及びポスト４０を封止する封止層７０と、を備える半導体装置１Ａである。【選択図】図１
2011014728.tif 000002
【特許請求の範囲】
【請求項１】
電極を有する半導体チップと、
前記電極と電気的に接続される第１の配線が設けられ、一方の面に前記半導体チップが固定される第１の絶縁膜と、
前記第１の絶縁膜の前記半導体チップが固定された面と対向配置され、第２の配線が設けられる第２の絶縁膜と、
前記第１の絶縁膜と前記第２の絶縁膜との対向面の一方であって前記半導体チップの側方に設けられ、前記第１の配線と前記第２の配線とを電気的に接続する導体からなるポストと、
前記第１の絶縁膜と前記第２の絶縁膜との間に設けられ前記半導体チップ及び前記ポストを封止する封止層と、を備えることを特徴とする半導体装置。
【請求項２】
前記第１の配線は、前記第１の絶縁膜の前記半導体チップが固定される面に埋め込まれていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の配線には、前記半導体チップの電極が配置される位置に貫通穴が設けられていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１の配線には、前記ポストが配置される位置に貫通穴が設けられていることを特徴とする請求項２または３に記載の半導体装置。
【請求項５】
前記第２の配線は、前記第２の絶縁膜の前記半導体チップが固定される面に埋め込まれていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記第２の配線には、前記ポストが配置される位置に貫通穴が設けられていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
第１の基材上に第１の絶縁膜及び導体層を順に積層し一体成形する第１工程と、
第２の基材上に第２の絶縁膜を積層し一体成形する第２工程と、
前記導体層をパターニングすることでポストを形成する第３工程と、
前記第１の絶縁膜の前記ポストが形成された面に半導体チップを接着する第４工程と、
前記ポストの上部に熱硬化性樹脂シートを配置するとともに、前記熱硬化性樹脂シート及び前記半導体チップの上部に前記第２の絶縁膜及び前記第２の基材を配置し、一体成形する第５工程と、
前記第１の基材及び前記第２の基材を除去する第６工程と、
前記第１の絶縁膜側から前記ポスト及び前記半導体チップの電極に向けてレーザーを照射することによってビアホールを形成するとともに、前記第２の絶縁膜側から前記ポストに向けてレーザーを照射することによってビアホールを形成する第７工程と、
前記第１の絶縁膜及び前記第２の絶縁膜に第１の配線及び第２の配線をパターニングする第８工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項８】
前記第１工程において、前記第１の絶縁膜に埋め込む配線を前記導体層上にパターニングした後に前記第１の絶縁膜と一体成形することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
第１の基材上に第１の絶縁膜を積層し一体成形する第１工程と、
第２の基材上に第２の絶縁膜及び導体層を順に積層し一体成形する第２工程と、
前記導体層をパターニングすることでポストを形成する第３工程と、
前記第１の絶縁膜の前記ポストが形成された面に半導体チップを接着する第４工程と、
前記第１の絶縁膜の上部であって前記半導体チップの間に熱硬化性樹脂シートを配置するとともに、前記熱硬化性樹脂シート及び前記半導体チップの上部に前記第２の絶縁膜及び前記第２の基材を配置し、一体成形する第５工程と、
前記第１の基材及び前記第２の基材を除去する第６工程と、
前記第１の絶縁膜側から前記ポスト及び前記半導体チップの電極に向けてレーザーを照射することによってビアホールを形成するとともに、前記第２の絶縁膜側から前記ポストに向けてレーザーを照射することによってビアホールを形成する第７工程と、
前記第１の絶縁膜及び前記第２の絶縁膜に前記第１の配線及び前記第２の配線をパターニングする第８工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
前記第２工程において、前記第２の絶縁膜に埋め込む配線を前記導体層上にパターニングした後に前記第２の絶縁膜と一体成形することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記埋め込み配線に貫通穴を設け、
前記第7工程において前記貫通穴に向けてレーザーを照射することによってビアホールを形成することを特徴とする請求項８または１０に記載の半導体装置の製造方法。
【請求項１２】
前記第１の基材または前記第２の基材は、キャリア板の上面に剥離層及び金属箔を順に形成してなり、前記第６工程において、前記キャリア板を剥離した後に前記剥離層及び金属箔を除去することを特徴とする請求項７〜１１のいずれか一項に記載の半導体装置の製造方法。
【請求項１３】
前記キャリア板は、樹脂層の両面に金属箔を形成してなることを特徴とする請求項１２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置には、基板にビアホールを形成し、ビアホールに導体を充填することにより基板の一方の面に実装された半導体チップの電極と基板の他方の面に形成された外部電極との電気的接続をとるものがある（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−４２０６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、半導体チップが基板上に実装されているため、基板の厚みによって半導体装置全体が厚くなってしまう。そこで、半導体チップを絶縁膜上に実装しようとする試みがなされている。絶縁膜単体では絶縁膜が変形してしまうので、絶縁膜を支持基材に支持した状態でその絶縁膜上に半導体チップを実装する。そして、その絶縁膜上に封止層をモールド成形した後、基材をエッチング等で除去することになる。その後、絶縁膜に半導体チップの電極まで貫通するビアホールを形成した後、ビアホール内に導体を設けたり、絶縁膜及び封止層にスルーホールを貫通させた後、スルーホールの壁面に導体のメッキを設けたりすることにより層間接続を行う。そして、絶縁膜や封止層の表面に配線をパターニングする。
【０００５】
しかし、スルーホールの壁面に導体のメッキを施す場合には、両面のランドが大きくなり、絶縁膜や封止層の表面における配線の自由度を制約するという問題がある。
【０００６】
本発明の課題は、半導体装置の表面における配線の自由度を向上させることである。
【課題を解決するための手段】
【０００７】
以上の課題を解決するために、本発明の一の態様によれば、電極を有する半導体チップと、前記電極と電気的に接続される第１の配線が設けられ、一方の面に前記半導体チップが固定される第１の絶縁膜と、前記第１の絶縁膜の前記半導体チップが固定された面と対向配置され、第２の配線が設けられる第２の絶縁膜と、前記第１の絶縁膜と前記第２の絶縁膜との対向面の一方であって前記半導体チップの側方に設けられ、前記第１の配線と前記第２の配線とを電気的に接続する導体からなるポストと、前記第１の絶縁膜と前記第２の絶縁膜との間に設けられ前記半導体チップ及び前記ポストを封止する封止層と、を備えることを特徴とする半導体装置が提供される。
【０００８】
好ましくは、前記第１の配線は、前記第１の絶縁膜の前記半導体チップが固定される面に埋め込まれている。
好ましくは、前記第１の配線には、前記半導体チップの電極が配置される位置に貫通穴が設けられている。
好ましくは、前記第１の配線には、前記ポストが配置される位置に貫通穴が設けられている。
好ましくは、前記第２の配線は、前記第２の絶縁膜の前記半導体チップが固定される面に埋め込まれている。
好ましくは、前記第２の配線には、前記ポストが配置される位置に貫通穴が設けられている。
【０００９】
本発明の他の態様によれば、第１の基材上に第１の絶縁膜及び導体層を順に積層し一体成形する第１工程と、第２の基材上に第２の絶縁膜を積層し一体成形する第２工程と、前記導体層をパターニングすることでポストを形成する第３工程と、前記第１の絶縁膜の前記ポストが形成された面に半導体チップを接着する第４工程と、前記ポストの上部に熱硬化性樹脂シートを配置するとともに、前記熱硬化性樹脂シート及び前記半導体チップの上部に前記第２の絶縁膜及び前記第２の基材を配置し、一体成形する第５工程と、前記第１の基材及び前記第２の基材を除去する第６工程と、前記第１の絶縁膜側から前記ポスト及び前記半導体チップの電極に向けてレーザーを照射することによってビアホールを形成するとともに、前記第２の絶縁膜側から前記ポストに向けてレーザーを照射することによってビアホールを形成する第７工程と、前記第１の絶縁膜及び前記第２の絶縁膜に第１の配線及び第２の配線をパターニングする第８工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００１０】
好ましくは、前記第１工程において、前記第１の絶縁膜に埋め込む配線を前記導体層上にパターニングした後に前記第１の絶縁膜と一体成形する。
【００１１】
本発明の他の態様によれば、第１の基材上に第１の絶縁膜を積層し一体成形する第１工程と、第２の基材上に第２の絶縁膜及び導体層を順に積層し一体成形する第２工程と、前記導体層をパターニングすることでポストを形成する第３工程と、前記第１の絶縁膜の前記ポストが形成された面に半導体チップを接着する第４工程と、前記第１の絶縁膜の上部であって前記半導体チップの間に熱硬化性樹脂シートを配置するとともに、前記熱硬化性樹脂シート及び前記半導体チップの上部に前記第２の絶縁膜及び前記第２の基材を配置し、一体成形する第５工程と、前記第１の基材及び前記第２の基材を除去する第６工程と、前記第１の絶縁膜側から前記ポスト及び前記半導体チップの電極に向けてレーザーを照射することによってビアホールを形成するとともに、前記第２の絶縁膜側から前記ポストに向けてレーザーを照射することによってビアホールを形成する第７工程と、前記第１の絶縁膜及び前記第２の絶縁膜に前記第１の配線及び前記第２の配線をパターニングする第８工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００１２】
好ましくは、前記第２工程において、前記第２の絶縁膜に埋め込む配線を前記導体層上にパターニングした後に前記第２の絶縁膜と一体成形する。
好ましくは、前記埋め込み配線に貫通穴を設け、前記第7工程において前記貫通穴に向けてレーザーを照射することによってビアホールを形成する。
好ましくは、前記第１の基材または前記第２の基材は、キャリア板の上面に剥離層及び金属箔を順に形成してなり、前記第６工程において、前記キャリア板を剥離した後に前記剥離層及び金属箔を除去する。
好ましくは、前記キャリア板は、樹脂層の両面に金属箔を形成してなる。
【発明の効果】
【００１３】
本発明によれば、半導体装置の表面における配線の自由度を向上させることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態に係る半導体装置１Ａの断面図である。
【図２】半導体装置１Ａの製造方法の説明図である。
【図３】半導体装置１Ａの製造方法の説明図である。
【図４】半導体装置１Ａの製造方法の説明図である。
【図５】半導体装置１Ａの製造方法の説明図である。
【図６】半導体装置１Ａの製造方法の説明図である。
【図７】半導体装置１Ａの製造方法の説明図である。
【図８】半導体装置１Ａの製造方法の説明図である。
【図９】半導体装置１Ａの製造方法の説明図である。
【図１０】半導体装置１Ａの製造方法の説明図である。
【図１１】半導体装置１Ａの製造方法の説明図である。
【図１２】半導体装置１Ａの製造方法の説明図である。
【図１３】半導体装置１Ａの製造方法の説明図である。
【図１４】本発明の第２の実施形態に係る半導体装置１Ｂの断面図である。
【図１５】埋め込み配線３６の平面図である。
【図１６】半導体装置１Ｂの製造方法の説明図である。
【図１７】半導体装置１Ｂの製造方法の説明図である。
【図１８】半導体装置１Ｂの製造方法の説明図である。
【図１９】半導体装置１Ｂの製造方法の説明図である。
【図２０】半導体装置１Ｂの製造方法の説明図である。
【図２１】半導体装置１Ｂの製造方法の説明図である。
【図２２】半導体装置１Ｂの製造方法の説明図である。
【図２３】半導体装置１Ｂの製造方法の説明図である。
【図２４】半導体装置１Ｂの製造方法の説明図である。
【図２５】半導体装置１Ｂの製造方法の説明図である。
【図２６】半導体装置１Ｂの製造方法の説明図である。
【図２７】半導体装置１Ｂの製造方法の説明図である。
【図２８】半導体装置１Ｂの製造方法の説明図である。
【図２９】本発明の第１の変形例に係る半導体装置１Ｃの断面図である。
【図３０】本発明の第２の変形例に係る半導体装置１Ｄの断面図である。
【図３１】本発明の第３の実施形態に係る半導体装置１Ｅの断面図である。
【図３２】半導体装置１Ｅの製造方法の説明図である
【図３３】半導体装置１Ｅの製造方法の説明図である
【図３４】半導体装置１Ｅの製造方法の説明図である
【図３５】半導体装置１Ｅの製造方法の説明図である
【図３６】半導体装置１Ｅの製造方法の説明図である
【図３７】半導体装置１Ｅの製造方法の説明図である
【図３８】半導体装置１Ｅの製造方法の説明図である
【図３９】半導体装置１Ｅの製造方法の説明図である
【図４０】本発明の第３の変形例に係る半導体装置の製造方法の説明図である。
【図４１】本発明の第３の変形例に係る半導体装置の製造方法の説明図である。
【図４２】本発明の第３の変形例に係る半導体装置の製造方法の説明図である。
【図４３】本発明の第３の変形例に係る半導体装置の製造方法の説明図である。
【図４４】本発明の第４の変形例に係る半導体装置の製造方法の説明図である。
【図４５】本発明の第４の変形例に係る半導体装置の製造方法の説明図である。
【図４６】本発明の第４の変形例に係る半導体装置の製造方法の説明図である。
【図４７】（ａ）〜（ｃ）は他の形態の半導体構成体を示す断面図である。
【発明を実施するための形態】
【００１５】
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１６】
＜第１実施形態＞
図１は、本発明の第１の実施形態に係る半導体装置１Ａの断面図である。この半導体装置１Ａは、半導体構成体１０をパッケージしたものである。半導体構成体１０は、半導体チップ１１及び複数の電極１２を備える。半導体チップ１１は、シリコン基板の半導体基板に集積回路を設けたものである。複数の電極１２は半導体チップ１１の下面に設けられている。電極１２は、Ｃｕからなるものである。なお、電極１２は、配線の一部であってもよい。
【００１７】
図１に示すように、半導体構成体１０の下面は、接着樹脂層２０により下層絶縁膜３０の上面に接着されている。接着樹脂層２０は、エポキシ系樹脂といった熱硬化性樹脂からなり、絶縁性を有する。接着樹脂層２０は、繊維強化されていない。
【００１８】
下層絶縁膜３０は、繊維強化樹脂膜である。具体的には、下層絶縁膜３０は、ガラス布基材エポキシ樹脂、ガラス布基材ポリイミド樹脂その他のガラス布基材絶縁性樹脂複合材からなる。
下層絶縁膜３０及び接着樹脂層２０には、電極１２と対応する位置にそれぞれビアホール３１、２１が形成されている。また、下層絶縁膜３０の上面には、半導体構成体１０と隣接して、導体からなる複数のポスト４０が形成されている。下層絶縁膜３０には、複数のポスト４０と対応する位置にそれぞれビアホール３２が形成されている。
【００１９】
下層絶縁膜３０の下面には、ビアホール２１、３１、３２に充填される導体と一体に下層配線３３が設けられている。下層配線３３は電極１２とポスト４０とを導通させる。
下層配線３３は下層オーバーコート層６０により被覆されている。下層オーバーコート層６０のうち下層配線３３のコンタクトパッド３４に重なる部分には、開口６１が形成されている。コンタクトパッド３４には半田バンプ等が形成される。
【００２０】
下層絶縁膜３０の上面には、半導体構成体１０及びポスト４０を封止する封止層７０が設けられている。封止層７０は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂からなる。封止層７０は、フィラーを含有した熱硬化性樹脂（例えば、エポキシ樹脂）からなることが好ましい。なお、封止層７０は、ガラス布基材絶縁性樹脂のように繊維強化されたものではないが、繊維強化樹脂からなるものとしてもよい。
【００２１】
封止層７０の上面には、上層絶縁膜８０が設けられている。上層絶縁膜８０は、繊維強化樹脂膜である。具体的には、上層絶縁膜８０は、ガラス布基材エポキシ樹脂、ガラス布基材ポリイミド樹脂その他のガラス布基材絶縁性樹脂複合材からなる。
【００２２】
上層絶縁膜８０及び封止層７０には、複数のポスト４０と対応する位置にそれぞれビアホール８１、７１が形成されている。
上層絶縁膜８０の上面には、ビアホール８１、７１に充填される導体と一体に上層配線８３が設けられている。上層配線８３はポスト４０と導通している。
上層配線８３は上層オーバーコート層９０により被覆されている。上層オーバーコート層９０のうち上層配線８３のコンタクトパッド８４に重なる部分には、開口９１が形成されている。
【００２３】
なお、開口６１，９１内においてコンタクトパッド３４，８４の表面には、メッキ（例えば、金メッキからなる単層メッキ、ニッケルメッキ・金メッキからなる二層メッキ等）が形成されていてもよい。
【００２４】
下層配線３３、上層配線８３及びポスト４０は、銅若しくはニッケル又は銅とニッケルの積層体からなる。なお、下層配線３３、上層配線８３及びポスト４０が他の金属からなるものとしてもよい。
【００２５】
次に、半導体装置１Ａの製造方法について説明する。まず、図２に示すように、金属からなる下側基材１０１上に、下層絶縁膜３０、金属層４１を順に積層し、ホットプレス成形により図３に示すように一体化する。
下側基材１０１は、下層絶縁膜３０の取り扱いを容易にするためのキャリアであり、具体的には銅箔である。金属層４１はポスト４０と同じ材料からなる。
このように準備した下層絶縁膜３０及び金属層４１のサイズは、図１に示された半導体装置１Ａをダイシングにより複数個取り出せるようなサイズとなっている。また、下側基材１０１のサイズは、下層絶縁膜３０及び金属層４１のサイズよりも大きい。
【００２６】
次に、金属層４１をエッチングすることにより、図４に示すように、ポスト４０を形成する。次に、図５に示すように、下層絶縁膜３０の上面であってポスト４０間の位置に接着樹脂層２０を塗布し、その上に半導体構成体１０をフェースダウンボンディングする。具体的には、非導電性ペースト（ＮＣＰ；Non-Conductive Paste）を印刷法又はディスペンサ法によって塗布した後、又は非導電性フィルム（ＮＣＦ；Non-Conductive Film）を予め供給した後、半導体構成体１０の下面を非導電性ペースト又は非導電性フィルムに向けて下降させ、加熱圧着する。非導電性ペースト又は非導電性フィルムが硬化して接着樹脂層２０となる。
【００２７】
次に、図６に示すように、金属からなる上側基材１０２の一方の面に上層絶縁膜８０が成膜されたものを準備するとともに、熱硬化性樹脂シート７０ａを準備する。上側基材１０２の材料は下側基材１０１の材料と同じであり、上層絶縁膜８０の材料は下層絶縁膜３０の材料と同じである。熱硬化性樹脂シート７０ａは、エポキシ系樹脂、ポリイミド系樹脂その他の熱硬化性樹脂にフィラーを含有させ、その熱硬化性樹脂を半硬化状態にしてシート状に成したものである。
【００２８】
次に、図６に示すように、ポスト４０の上に熱硬化性樹脂シート７０ａを載置し、熱硬化性樹脂シート７０ａ及び半導体構成体１０の上に上層絶縁膜８０側を下にして上側基材１０２を載置し、これらを一対の熱盤１０３，１０４の間に挟み込む。そして、熱盤１０３，１０４によって下側基材１０１、下層絶縁膜３０、熱硬化性樹脂シート７０ａ、上層絶縁膜８０及び上側基材１０２をホットプレスする。加熱加圧によって上層絶縁膜８０と下層絶縁膜３０との間で熱硬化性樹脂シート７０ａが圧縮され、硬化することによって半導体構成体１０及び接着樹脂層２０を封止する封止層７０が形成される。
【００２９】
次に、図８に示すように、下側基材１０１及び上側基材１０２をエッチング（例えば、ケミカルエッチング、ウェットエッチング）によって除去する。基材１０１，１０２を除去しても、封止層７０、上層絶縁膜８０及び下層絶縁膜３０の積層構造により、十分な強度を確保することができる。また、製造工程中に必要とされる基材１０１，１０２を除去するので、完成する半導体装置１Ａの厚さを薄くすることができる。
【００３０】
次に、下層絶縁膜３０側から電極１２及びポスト４０と対応する位置に、電極１２及びポスト４０が露出するまでレーザーを照射することで、図９に示すように、下層絶縁膜３０及び接着樹脂層２０にビアホール２１、３１、３２を形成する。また、上層絶縁膜８０側からポスト４０と対応する位置にレーザーを照射し、上層絶縁膜８０及び封止層７０にビアホール８１、７１を形成する。
レーザーとしては炭酸ガスレーザー（CO2レーザー）を用いることが好ましい。下層絶縁膜３０が、繊維強化樹脂からなるためである。なお、ビアホール３１、３２、８１を形成した後に、紫外線レーザー（ＵＶレーザー）又は低出力のＣＯレーザーによりビアホール２１、７１を形成してもよい。
次に、ビアホール２１、３１、３２、７１、８１内をデスミア処理する。
【００３１】
次に、図１０に示すように、無電解メッキ処理、電気メッキ処理を順に行うことによって、上層絶縁膜８０及び下層絶縁膜３０の表面全体に金属メッキ膜３５、８５を成膜する。この際、ビアホール２１、３１、３２が金属メッキ膜３５の一部によって埋められるとともに、ビアホール７１，８１が金属メッキ膜８５の一部によって埋められる。
【００３２】
次に、図１１に示すように、フォトリソグラフィー法及びエッチング法により金属メッキ膜３５、８５をパターニングすることで、金属メッキ膜３５を下層配線３３に、金属メッキ膜８５を上層配線８３に加工する。なお、上述のようなサブトラクティブ法によって下層配線３３及び上層配線８３のパターンニングを行うのではなく、セミアディティブ法又はフルアディティブ法によって下層配線３３及び上層配線８３のパターンニングを行ってもよい。
【００３３】
次に、図１２に示すように、下層絶縁膜３０の表面上及び下層配線３３上に樹脂材料を印刷して、その樹脂材料を硬化させることによって、下層オーバーコート層６０をパターニングする。同様に、上層絶縁膜８０の表面上及び上層配線８３上に上層オーバーコート層９０をパターニングする。下層オーバーコート層６０及び上層オーバーコート層９０のパターニングにより、開口６１，９１が形成され、開口６１，９１内でパッド３４，８４が露出している。
【００３４】
なお、下層絶縁膜３０、下層配線３３、上層絶縁膜８０及び上層配線８３の表面全体にディップコート法又はスピンコート法により感光性樹脂を塗布し、露光・現像することによって、下層オーバーコート層６０及び上層オーバーコート層９０をパターニングしてもよい。
【００３５】
次に、開口６１，９１内においてパッド３４，８４の表面に金メッキ又はニッケルメッキ・金メッキを無電界メッキ法により成長させる端子処理を行う。
次に、図１３に示すように、ダイシング処理により複数の半導体装置１Ａを切り出す。なお、開口６１，９１内に半田バンプを形成してもよい。
【００３６】
このように製造された半導体装置１Ａでは、電極１２やポスト４０の範囲で任意の位置にビアホール２１、３１、３２、７１、８１を形成することができるため、ビアホール２１、３１、３２、７１、８１形成位置の自由度が高くなる。また、ランドが微小となるため、下層配線３３や上層配線８３の自由度が高くなる。また、ポスト４０の代わりにＩＶＨ基板を用いる場合には、ＩＶＨ基板の厚さ以上に中間層を薄くすることができないが、ポスト４０を用いる場合には、ポスト４０を低くすることで中間層を薄くすることができる。
【００３７】
＜第２実施形態＞
図１４は、本発明の第２の実施形態に係る半導体装置１Ｂの断面図である。なお、第１実施形態と同様の構成については、同符号を付して説明を割愛する。
本実施形態においては、ビアホール２１、３１に充填された導体からなる充填材３７と、ビアホール３２に充填された導体からなる充填材３８とが分離している。また、下層絶縁膜３０の上面に、埋め込み配線３６が設けられている。埋め込み配線３６は、配線層３６ａと、エッチングバリアー層３６ｂとからなり、一端が電極１２と対応する位置に、他端がポスト４０と対応する位置に設けられている。
【００３８】
図１５は埋め込み配線３６の平面図である。図１５に示すように、埋め込み配線３６には、ビアホール２１が形成される部分に貫通穴３６ｃが形成されている。充填材３７と充填材３８とは埋め込み配線３６により導通されている。
下層絶縁膜３０の下面には、充填剤３８と一体に形成されたコンタクトパッド３４が設けられており、コンタクトパッド３４には半田バンプ３４ａが形成されている。
【００３９】
次に、半導体装置１Ｂの製造方法について説明する。まず、金属層４１上に、エッチングバリアー層３６ｂ及び配線層３６ａとなる金属層を順に積層し、パターニングすることで、図１６に示すように埋め込み配線３６を形成する。金属層４１は、配線層３６ａと同じ金属からなる。
【００４０】
次に、図１７に示すように、下側基材１０１上に、下層絶縁膜３０を積層するとともに、金属層４１を埋め込み配線３６が形成された面を下層絶縁膜３０側に向けて積層する。その後、ホットプレス成形により図１８に示すように一体化すると、埋め込み配線３６は下層絶縁膜３０に埋め込まれる。
【００４１】
次に、金属層４１をエッチングすることにより、図１９に示すように、ポスト４０を形成する。このとき、エッチングバリアー層３６ｂがあるために配線層３６ａが残存する。
次に、図２０に示すように、埋め込み配線３６の貫通穴３６ｃが形成された部分に接着樹脂層２０を塗布し、その上に電極１２が貫通穴３６ｃの上部に配置されるように半導体構成体１０をフェースダウンボンディングする。
【００４２】
次に、金属からなる上側基材１０２の一方の面に上層絶縁膜８０が成膜されたものを準備するとともに、熱硬化性樹脂シート７０ａを準備する。そして、図２１に示すように、ポスト４０の上に熱硬化性樹脂シート７０ａを載置し、熱硬化性樹脂シート７０ａ及び半導体構成体１０の上に上層絶縁膜８０側を下にして上側基材１０２を載置し、これらを一対の熱盤１０３，１０４の間に挟み込む。そして、熱盤１０３，１０４によって下側基材１０１、下層絶縁膜３０、熱硬化性樹脂シート７０ａ、上層絶縁膜８０及び上側基材１０２をホットプレスする。加熱加圧によって上層絶縁膜８０と下層絶縁膜３０との間で熱硬化性樹脂シート７０ａが圧縮され、硬化することによって、図２２に示すように、半導体構成体１０及び接着樹脂層２０を封止する封止層７０が形成される。
【００４３】
次に、図２３に示すように、下側基材１０１及び上側基材１０２をエッチング（例えば、ケミカルエッチング、ウェットエッチング）によって除去する。基材１０１，１０２を除去しても、封止層７０、上層絶縁膜８０及び下層絶縁膜３０の積層構造により、十分な強度を確保することができる。また、製造工程中に必要とされる基材１０１，１０２を除去するので、完成する半導体装置１Ｂの厚さを薄くすることができる。
【００４４】
次に、下層絶縁膜３０側から埋め込み配線３６の両端部に、電極１２及び埋め込み配線３６が露出するまでレーザーを照射することで、図２４に示すように、下層絶縁膜３０及び接着樹脂層２０にビアホール２１、３１、３２を形成する。このとき、図２５に示すように、埋め込み配線３６をマスクとして用い、レーザー光Ｌが貫通穴３６ｃを通過した部分にのみビアホール２１を形成する。
同様に、上層絶縁膜８０側からポスト４０と対応する位置にレーザーを照射し、上層絶縁膜８０及び封止層７０にビアホール８１、７１を形成する。
次に、ビアホール２１、３１、３２、７１、８１内をデスミア処理する。
【００４５】
次に、図２６に示すように、無電解メッキ処理、電気メッキ処理を順に行うことによって、上層絶縁膜８０及び下層絶縁膜３０の表面全体に金属メッキ膜３５、８５を成膜する。この際、ビアホール２１、３１、３２が金属メッキ膜３５の一部によって埋められるとともに、ビアホール７１，８１が金属メッキ膜８５の一部によって埋められる。
【００４６】
次に、フォトリソグラフィー法及びエッチング法により金属メッキ膜３５、８５をパターニングすることで、図２７に示すように、金属メッキ膜３５を充填材３７、３８に、金属メッキ膜８５を上層配線８３に加工する。なお、上述のようなサブトラクティブ法によって充填材３７、３８及び上層配線８３のパターンニングを行うのではなく、セミアディティブ法又はフルアディティブ法によって充填材３７、３８及び上層配線８３のパターンニングを行ってもよい。
【００４７】
その後、下層絶縁膜３０の表面上及び充填材３７、３８上に樹脂材料を印刷して、その樹脂材料を硬化させることによって、下層オーバーコート層６０をパターニングする。同様に、上層絶縁膜８０の表面上及び上層配線８３上に上層オーバーコート層９０をパターニングする。下層オーバーコート層６０及び上層オーバーコート層９０のパターニングにより、開口６１，９１が形成され、開口６１，９１内でパッド３４，８４が露出している。
【００４８】
なお、下層絶縁膜３０、下層配線３３、上層絶縁膜８０及び上層配線８３の表面全体にディップコート法又はスピンコート法により感光性樹脂を塗布し、露光・現像することによって、下層オーバーコート層６０及び上層オーバーコート層９０をパターニングしてもよい。
【００４９】
次に、開口６１，９１内においてパッド３４，８４の表面に金メッキ又はニッケルメッキ・金メッキを無電界メッキ法により成長させる端子処理を行う。
次に、図２８に示すように、ダイシング処理により複数の半導体装置１Ｂを切り出す。なお、開口６１，９１内に半田バンプを形成してもよい。
本実施形態においても、ランドが微小となるため、下層配線３３や上層配線８３の自由度が高くなる。また、埋め込み配線３６の貫通穴３６ｃがビアホール２１を形成する際のマスクとなるので、ビアホール２１を精度よく形成することができる。
【００５０】
＜変形例１＞
なお、図２９に示すように、上層絶縁膜８０の下面にも埋め込み配線８６を設け、ビアホール７１、８１に充填された導体からなる充填材８７によりポスト４０と埋め込み配線８６とを導通させるとともに、上層絶縁膜８０に設けられたビアホール８２に充填される導体と一体に上層配線８３を設けた構造の半導体装置１Ｃとしてもよい。
埋め込み配線８６は、配線層８６ａと、エッチングバリアー層８６ｂとからなる。上層絶縁膜８０に埋め込み配線８６を形成する方法は、下層絶縁膜３０の下面に埋め込み配線３６を形成する方法と同様である。ビアホール７１は、埋め込み配線８６の貫通穴８６ｃをマスクとして形成される。
【００５１】
＜変形例２＞
あるいは、図３０に示すように、ポスト４０を上層絶縁膜８０の下面に設けるとともに、埋め込み配線３６のビアホール３２と同位置に貫通穴３６ｄを設け、埋め込み配線３６の貫通穴３６ｄをマスクとして封止層７０にビアホール７２を形成し、ビアホール７２に充填材３８を充填してもよい。貫通穴３６ｄをマスクとすることで、ビアホール７２を精度よく形成することができる。
【００５２】
＜第３実施形態＞
図３１は、本発明の第３の実施形態に係る半導体装置１Ｅの断面図である。なお、第２実施形態と同様の構成については、同符号を付して説明を割愛する。
本実施形態においては、上層絶縁膜８０の下面にポスト４０が設けられている。また、埋め込み配線３６の一端がポスト４０の下部まで延在し、ポスト４０の下部であってビアホール３２の上部に貫通穴３６ｄが設けられている。
【００５３】
封止層７０には、貫通穴３６ｄの上部であってポスト４０の下部にビアホール７２が設けられている。ビアホール７２、３２及び貫通穴３６ｄには、充填材３８が充填されている。
【００５４】
上層絶縁膜８０の下面には、埋め込み配線８６が設けられている。埋め込み配線８６は、配線層８６ａと、エッチングバリアー層８６ｂとからなり、一端がポスト４０と対応する位置に、他端が半導体構成体１０の上部に設けられている。上層絶縁膜８０の下面に埋め込み配線８６を形成する方法は、下層絶縁膜３０の下面に埋め込み配線３６を形成する方法と同様である。
【００５５】
上層絶縁膜８０には、上面から埋め込み配線８６の半導体構成体１０側の端部まで貫通するビアホール８２が設けられており、上層絶縁膜８０の上面には、ビアホール８２に充填される導体と一体に上層配線８３が設けられている。
【００５６】
次に、半導体装置１Ｂの製造方法について説明する。まず、第２実施例と同様に、図３２に示すように、下側基材１０１と、埋め込み配線３６が形成された下層絶縁膜３０との積層体に対し、埋め込み配線３６の貫通穴３６ｃが形成された部分に接着樹脂層２０を塗布し、その上に電極１２が貫通穴３６ｃの上部に配置されるように半導体構成体１０をフェースダウンボンディングする。
【００５７】
次に、上側基材１０２と、埋め込み配線８６及びポスト４０が形成された上層絶縁膜８０との積層体を準備するとともに、熱硬化性樹脂シート７０ａを準備する。そして、図３３に示すように、半導体構成体１０の間に熱硬化性樹脂シート７０ａを載置し、熱硬化性樹脂シート７０ａの上にポスト４０が配置されるように上層絶縁膜８０側を下にして上側基材１０２を載置し、これらを一対の熱盤１０３，１０４の間に挟み込む。そして、熱盤１０３，１０４によって下側基材１０１、下層絶縁膜３０、熱硬化性樹脂シート７０ａ、上層絶縁膜８０及び上側基材１０２をホットプレスする。加熱加圧によって上層絶縁膜８０と下層絶縁膜３０との間で熱硬化性樹脂シート７０ａが圧縮され、硬化することによって、図３４に示すように、半導体構成体１０及び接着樹脂層２０を封止する封止層７０が形成される。
【００５８】
次に、図３５に示すように、下側基材１０１及び上側基材１０２をエッチング（例えば、ケミカルエッチング、ウェットエッチング）によって除去する。基材１０１，１０２を除去しても、封止層７０、上層絶縁膜８０及び下層絶縁膜３０の積層構造により、十分な強度を確保することができる。また、製造工程中に必要とされる基材１０１，１０２を除去するので、完成する半導体装置１Ｅの厚さを薄くすることができる。
【００５９】
次に、下層絶縁膜３０側から埋め込み配線３６の両端部に、電極１２、ポスト４０及び埋め込み配線３６が露出するまでレーザーを照射することで、図３６に示すように、下層絶縁膜３０、接着樹脂層２０及び封止層７０にビアホール２１、３１、３２、７２を形成する。このとき、ビアホール２１を形成する際のマスクとして貫通穴３６ｃを用い、ビアホール７２を形成する際のマスクとして貫通穴３６ｄを用いる。
同様に、上層絶縁膜８０側から埋め込み配線８６の端部と対応する位置にレーザーを照射し、上層絶縁膜８０にビアホール８２を形成する。
次に、ビアホール２１、３１、３２、８２内をデスミア処理する。
【００６０】
次に、無電解メッキ処理、電気メッキ処理を順に行うことによって、上層絶縁膜８０及び下層絶縁膜３０の表面全体に金属メッキ膜３５、８５を成膜する。この際、ビアホール２１、３１、３２、７２が金属メッキ膜３５の一部によって埋められるとともに、ビアホール８２が金属メッキ膜８５の一部によって埋められる。
【００６１】
次に、図３７に示すように、フォトリソグラフィー法及びエッチング法により金属メッキ膜３５、８５をパターニングすることで、金属メッキ膜３５を充填材３７、３８に、金属メッキ膜８５を上層配線８３に加工する。なお、上述のようなサブトラクティブ法によって充填材３７、３８及び上層配線８３のパターンニングを行うのではなく、セミアディティブ法又はフルアディティブ法によって充填材３７、３８及び上層配線８３のパターンニングを行ってもよい。
【００６２】
その後、図３８に示すように、下層絶縁膜３０の表面上及び充填材３７、３８上に樹脂材料を印刷して、その樹脂材料を硬化させることによって、下層オーバーコート層６０をパターニングする。同様に、上層絶縁膜８０の表面上及び上層配線８３上に上層オーバーコート層９０をパターニングする。下層オーバーコート層６０及び上層オーバーコート層９０のパターニングにより、開口６１，９１が形成され、開口６１，９１内でパッド３４，８４が露出している。
【００６３】
なお、下層絶縁膜３０、下層配線３３、上層絶縁膜８０及び上層配線８３の表面全体にディップコート法又はスピンコート法により感光性樹脂を塗布し、露光・現像することによって、下層オーバーコート層６０及び上層オーバーコート層９０をパターニングしてもよい。
【００６４】
次に、開口６１，９１内においてパッド３４，８４の表面に金メッキ又はニッケルメッキ・金メッキを無電界メッキ法により成長させる端子処理を行う。
次に、図３９に示すように、ダイシング処理により複数の半導体装置１Ｅを切り出す。なお、開口６１，９１内に半田バンプを形成してもよい。
本実施形態においても、ランドが微小となるため、下層配線３３や上層配線８３の自由度が高くなる。また、埋め込み配線３６の貫通穴３６ｃ、３６ｄがビアホール２１、７２を形成する際のマスクとなるので、ビアホール２１、７２を精度よく形成することができる。
【００６５】
＜変形例３＞
以上の実施形態において、ピーラブル銅箔板からなる下側基材１０１Ａを用いてもよい。ピーラブル銅箔板は、図４０に示すように、銅板や厚手の銅箔等からなるキャリア金属板１０１ｃの上面に剥離層１０１ｂを形成し、剥離層１０１ｂの上面に銅箔１０１ａを電解メッキで形成したものである。
【００６６】
ピーラブル銅箔板からなる下側基材１０１Ａを用いた場合には、図４０に示すように、銅箔１０１ａが形成された面に下層絶縁膜３０を形成し、下層絶縁膜３０上に接着樹脂層２０を塗布し、その上に電極１２が貫通穴３６ｃの上部に配置されるように半導体構成体１０をフェースダウンボンディングする。
【００６７】
次に、金属からなる上側基材１０２の一方の面に上層絶縁膜８０が成膜されたものを準備するとともに、熱硬化性樹脂シート７０ａを準備する。そして、ポスト４０の上に熱硬化性樹脂シート７０ａを載置し、熱硬化性樹脂シート７０ａ及び半導体構成体１０の上に上層絶縁膜８０側を下にして上側基材１０２を載置し、これらをホットプレスすることにより、図４１に示すように、半導体構成体１０及び接着樹脂層２０を封止する封止層７０が形成される。
【００６８】
次に、図４２に示すように、下側基材１０１Ａのキャリア金属板１０１ｃを剥離する。その後、図４３に示すように、残存した剥離層１０１ｂ、銅箔１０１ａ及び上側基材１０２をエッチング（例えば、ケミカルエッチング、ウェットエッチング）によって除去する。このように、キャリア金属板１０１ｃを剥離して除去することで除去することで、エッチング工程を短縮することができる。
なお、上側基材１０２にピーラブル銅箔板を用いてもよい。
【００６９】
＜変形例４＞
また、キャリア金属板１０１ｃの代わりに、図４４〜図４６に示すような、樹脂層１０１ｅの両面に銅箔１０１ｆ、１０１ｆが形成されてなる既存の基板材料１０１ｄを用いてもよい。
【００７０】
既存の基板材料１０１ｄを用いた下側基材１０１Ｂを用いた場合には、図４４に示すように、銅箔１０１ａが形成された面に下層絶縁膜３０を形成し、下層絶縁膜３０上に接着樹脂層２０を塗布し、その上に電極１２が貫通穴３６ｃの上部に配置されるように半導体構成体１０をフェースダウンボンディングする。
【００７１】
次に、金属からなる上側基材１０２の一方の面に上層絶縁膜８０が成膜されたものを準備するとともに、熱硬化性樹脂シート７０ａを準備する。そして、ポスト４０の上に熱硬化性樹脂シート７０ａを載置し、熱硬化性樹脂シート７０ａ及び半導体構成体１０の上に上層絶縁膜８０側を下にして上側基材１０２を載置し、これらをホットプレスすることにより、図４５に示すように、半導体構成体１０及び接着樹脂層２０を封止する封止層７０が形成される。
【００７２】
次に、図４６に示すように、下側基材１０１Ｂの基板材料１０１ｄを剥離する。その後、図４３と同様に、残存した剥離層１０１ｂ、銅箔１０１ａ及び上側基材１０２をエッチング（例えば、ケミカルエッチング、ウェットエッチング）によって除去する。このように、本変形例においても、変形例３と同様の工程により半導体装置を製造することができる。既存の基板材料１０１Ｄを用いることで、既存の製造ラインとの整合性が高いという利点がある。
なお、上側基材１０２に同様の基板材料を用いてもよい。
【００７３】
また、上記の実施形態において、封止される前の半導体構成体１０は、図４７（ａ）〜（ｃ）のいずれかの形状としてもよい。
すなわち、図４７（ａ）に示すように、半導体チップ１１の仮面に絶縁膜１３を形成し、その絶縁膜１３にビアホール１４を形成し、電極１２の一部によりビアホール１４が埋められる形状の半導体構成体１０Ａとしてもよい。絶縁膜１３としては、無機絶縁層（例えば、酸化シリコン層又は窒化シリコン層）若しくは樹脂絶縁層（例えば、ポリイミド樹脂層）又はこれらの積層体である。絶縁膜１３が積層体である場合、無機絶縁層が半導体チップ１１の下面に成膜され、樹脂絶縁層がその無機絶縁層の表面に成膜されていてもよいし、その逆であってもよい。
【００７４】
さらに、図４７（ｂ）に示すように、電極１２に例えば銅からなるポスト１５を凸設した形状の半導体構成体１０Ｂとしてもよい。
あるいは、図４７（ｃ）に示すように、電極１２及び絶縁膜１３を覆うカバーコート１６を成膜した形状の半導体構成体１０Ｃとしてもよい。また、図４７（ｂ）のようにポスト１５が形成されている場合でも、さらに図４７（ｃ）のように電極１２及び絶縁膜１３がカバーコート１６によって覆われていてもよい。その場合、ポスト１５がカバーコート１６によって覆われていてもよいし、覆われていなくてもよい。
【符号の説明】
【００７５】
１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ  半導体装置
１１  半導体チップ
１２  電極
２１、３１、３２、７１、７２、８１、８２  ビアホール
３０  下層絶縁膜（第１の絶縁膜）
３３  下層配線（第１の配線）
３６、８６  埋め込み配線
３６ｃ、３６ｄ、８６ｃ  貫通穴
４０  ポスト
７０  封止層
７０ａ  熱硬化性樹脂シート
８０  上層絶縁膜（第２の絶縁膜）
８３  上層配線（第２の配線）
１０１  第１の基材
１０２  第２の基材
１０１ａ、１０１ｆ  金属箔
１０１ｂ  剥離層
１０１ｃ、１０１ｄ  キャリア板
１０１ｅ  樹脂層
【図１】
2011014728.tif 000003
【図２】
2011014728.tif 000004
【図３】
2011014728.tif 000005
【図４】
2011014728.tif 000006
【図５】
2011014728.tif 000007
【図６】
2011014728.tif 000008
【図７】
2011014728.tif 000009
【図８】
2011014728.tif 000010
【図９】
2011014728.tif 000011
【図１０】
2011014728.tif 000012
【図１１】
2011014728.tif 000013
【図１２】
2011014728.tif 000014
【図１３】
2011014728.tif 000015
【図１４】
2011014728.tif 000016
【図１５】
2011014728.tif 000017
【図１６】
2011014728.tif 000018
【図１７】
2011014728.tif 000019
【図１８】
2011014728.tif 000020
【図１９】
2011014728.tif 000021
【図２０】
2011014728.tif 000022
【図２１】
2011014728.tif 000023
【図２２】
2011014728.tif 000024
【図２３】
2011014728.tif 000025
【図２４】
2011014728.tif 000026
【図２５】
2011014728.tif 000027
【図２６】
2011014728.tif 000028
【図２７】
2011014728.tif 000029
【図２８】
2011014728.tif 000030
【図２９】
2011014728.tif 000031
【図３０】
2011014728.tif 000032
【図３１】
2011014728.tif 000033
【図３２】
2011014728.tif 000034
【図３３】
2011014728.tif 000035
【図３４】
2011014728.tif 000036
【図３５】
2011014728.tif 000037
【図３６】
2011014728.tif 000038
【図３７】
2011014728.tif 000039
【図３８】
2011014728.tif 000040
【図３９】
2011014728.tif 000041
【図４０】
2011014728.tif 000042
【図４１】
2011014728.tif 000043
【図４２】
2011014728.tif 000044
【図４３】
2011014728.tif 000045
【図４４】
2011014728.tif 000046
【図４５】
2011014728.tif 000047
【図４６】
2011014728.tif 000048
【図４７】
2011014728.tif 000049
【手続補正書】
【提出日】平成22年9月27日(2010.9.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
以上の課題を解決するため、本発明の一の態様によれば、電極を有する半導体チップと、第１の接続部及び前記第１の接続部に対向する第２の接続部を有するポストと、前記半導体チップ及び前記ポストを封止する封止層と、前記封止層の一方の面側に設けられ、前記電極と前記ポストの前記第１の接続部とを接続する第１の配線と、前記封止層の他方の面側に設けられ、前記ポストの前記第２の接続部に接続される第２の配線と、を備えることを特徴とする半導体装置が提供される。 
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
好ましくは、前記半導体チップは、前記電極が設けられている面に接着樹脂層が設けられ、前記接着樹脂層は第１の絶縁膜に接着されている。
好ましくは、前記接着樹脂層には、前記半導体チップの前記電極を露出する電極用ビアホールが形成されている。
好ましくは、前記電極用ビアホールには、前記第１の配線に接続される充填材が充填されている。
好ましくは、前記第１の配線には、前記充填材が内部に充填される貫通孔が設けられている。
好ましくは、前記封止層には、前記第１の接続部又は前記第２の接続部を露出するポスト用ビアホールが設けられている。
好ましくは、前記封止層における前記ポストの前記第２の接続部側の面には、第２の絶縁膜が設けられている。
好ましくは、前記第２の絶縁膜には、前記第２の配線の一部を埋設する第２の配線用ビアホールが設けられている。
好ましくは、前記第１の絶縁膜には、内部に前記第１の配線が埋設することによって前記第１の配線と前記電極とを接続する第１のビアホールと、内部に前記第１の配線が埋設することによって前記第１の配線と前記ポストの前記第１の接続部とを接続する第２のビアホールと、が設けられている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明の他の態様によれば、電極を有する半導体チップと、前記半導体チップの周囲に位置し、第１の接続部及び前記第１の接続部に対向する第２の接続部を有するポストと、を覆う封止層を形成する封止層形成工程と、前記封止層の一方の面側に、前記電極と前記ポストの前記第１の接続部とを接続する第１の配線を形成する第１の配線形成工程と、前記封止層の他方の面側に、前記ポストの前記第２の接続部に接続される第２の配線を形成する第２の配線形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。 
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
好ましくは、前記第１の配線形成工程の前に、未硬化の接着樹脂層によって前記半導体チップの前記電極が設けられている面を第１の絶縁膜に接着する。
好ましくは、前記接着樹脂層に、前記半導体チップの前記電極を露出する電極用ビアホールを形成する。
好ましくは、前記電極用ビアホールに、前記第１の配線に接続される充填材を充填する。
好ましくは、前記第１の配線には、前記充填材が内部に充填される貫通孔を形成する。
好ましくは、前記封止層に、前記第１の接続部又は前記第２の接続部を露出するポスト用ビアホールを形成する。
好ましくは、前記封止層における前記ポストの前記第２の接続部側の面に、第２の絶縁膜を形成する。
好ましくは、前記第２の絶縁膜に、前記第２の配線の一部を埋設する第２の配線用ビアホールを形成する。
好ましくは、前記第１の絶縁膜に、前記第１の配線と前記電極とを接続する第１のビアホールと、前記第１の配線と前記ポストの前記第１の接続部とを接続する第２のビアホールと、を形成する第１の絶縁膜用ビアホール形成工程をさらに含み、前記第１の配線形成工程は、前記第１のビアホール内及び前記第２のビアホール内に前記第１の配線を形成する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電極を有する半導体チップと、
第１の接続部及び前記第１の接続部に対向する第２の接続部を有するポストと、
前記半導体チップ及び前記ポストを封止する封止層と、
前記封止層の一方の面側に設けられ、前記電極と前記ポストの前記第１の接続部とを接続する第１の配線と、
前記封止層の他方の面側に設けられ、前記ポストの前記第２の接続部に接続される第２の配線と、を備えることを特徴とする半導体装置。
【請求項２】
前記半導体チップは、前記電極が設けられている面に接着樹脂層が設けられ、
前記接着樹脂層は第１の絶縁膜に接着されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記接着樹脂層には、前記半導体チップの前記電極を露出する電極用ビアホールが形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記電極用ビアホールには、前記第１の配線に接続される充填材が充填されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１の配線には、前記充填材が内部に充填される貫通孔が設けられていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記封止層には、前記第１の接続部又は前記第２の接続部を露出するポスト用ビアホールが設けられていることを特徴とする請求項１〜請求項５のいずれかに記載の半導体装置。
【請求項７】
前記封止層における前記ポストの前記第２の接続部側の面には、第２の絶縁膜が設けられていることを特徴とする請求項１〜請求項６のいずれかに記載の半導体装置。
【請求項８】
前記第２の絶縁膜には、前記第２の配線の一部を埋設する第２の配線用ビアホールが設けられていることを特徴とする請求項７記載の半導体装置。
【請求項９】
前記第１の絶縁膜には、内部に前記第１の配線が埋設することによって前記第１の配線と前記電極とを接続する第１のビアホールと、内部に前記第１の配線が埋設することによって前記第１の配線と前記ポストの前記第１の接続部とを接続する第２のビアホールと、が設けられていることを特徴とする請求項２に記載の半導体装置。
【請求項１０】
電極を有する半導体チップと、前記半導体チップの周囲に位置し、第１の接続部及び前記第１の接続部に対向する第２の接続部を有するポストと、を覆う封止層を形成する封止層形成工程と、
前記封止層の一方の面側に、前記電極と前記ポストの前記第１の接続部とを接続する第１の配線を形成する第１の配線形成工程と、
前記封止層の他方の面側に、前記ポストの前記第２の接続部に接続される第２の配線を形成する第２の配線形成工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１１】
前記第１の配線形成工程の前に、未硬化の接着樹脂層によって前記半導体チップの前記電極が設けられている面を第１の絶縁膜に接着することを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記接着樹脂層に、前記半導体チップの前記電極を露出する電極用ビアホールを形成することを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記電極用ビアホールに、前記第１の配線に接続される充填材を充填することを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記第１の配線には、前記充填材が内部に充填される貫通孔を形成することを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記封止層に、前記第１の接続部又は前記第２の接続部を露出するポスト用ビアホールを形成することを特徴とする請求項１０〜請求項１４のいずれかに記載の半導体装置の製造方法。
【請求項１６】
前記封止層における前記ポストの前記第２の接続部側の面に、第２の絶縁膜を形成することを特徴とする請求項１０〜請求項１５のいずれかに記載の半導体装置の製造方法。
【請求項１７】
前記第２の絶縁膜に、前記第２の配線の一部を埋設する第２の配線用ビアホールを形成することを特徴とする請求項１６記載の半導体装置の製造方法。
【請求項１８】
前記第１の絶縁膜に、前記第１の配線と前記電極とを接続する第１のビアホールと、前記第１の配線と前記ポストの前記第１の接続部とを接続する第２のビアホールと、を形成する第１の絶縁膜用ビアホール形成工程をさらに含み、
前記第１の配線形成工程は、前記第１のビアホール内及び前記第２のビアホール内に前記第１の配線を形成することを特徴とする請求項１１記載の半導体装置の製造方法。