(57)【要約】【課題】必要な耐静電気特性を有し、通常の製造工程で製造ができ、内部電極の設計上の自由度を確保できるチップ型セラミック電子部品を得る。【解決手段】ＮＴＣサーミスタは、セラミック素体１０と、セラミック素体の内部に配置された互いに対向する内部電極１５，１６と、セラミック素体の対向する端面に設けられ、内部電極１５，１６と電気的に接続された外部電極と、セラミック素体１０の側面に引き出されており、内部電極１５，１６及び外部電極とは電気的に独立している放電用電極２３とを備えている。【選択図】図２
2011060621.tif 000002
【特許請求の範囲】
【請求項１】
セラミック素体と、
前記セラミック素体の内部に配置された複数の内部電極と、
前記セラミック素体の対向する端面に設けられ、前記内部電極と電気的に接続された外部電極と、
前記セラミック素体の側面に引き出されており、前記内部電極及び前記外部電極とは電気的に独立している放電用電極と、
を備えたことを特徴とするチップ型セラミック電子部品。
【請求項２】
前記セラミック素体は複数枚のセラミックシートを積層してなり、前記内部電極と前記放電用電極とは同じセラミックシート上に形成されていること、を特徴とする請求項１に記載のチップ型セラミック電子部品。
【請求項３】
前記セラミック素体は複数枚のセラミックシートを積層してなり、前記内部電極と前記放電用電極とは異なるセラミックシート上に形成されていること、を特徴とする請求項１に記載のチップ型セラミック電子部品。
【請求項４】
前記放電用電極は非オーミック材料にて形成されていること、を特徴とする請求項１ないし請求項３のいずれかに記載のチップ型セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ型セラミック電子部品、特に、内部電極を備えたセラミック素体からなるサーミスタ、コンデンサなどのチップ型セラミック電子部品に関する。
【背景技術】
【０００２】
従来から、内部電極を備えたセラミック素体からなるチップ型電子部品としては、コンデンサやサーミスタ（ＮＴＣサーミスタ、ＰＴＣサーミスタ）が知られており、サーミスタの一例として特許文献１を上げることができる。この種のサーミスタは、携帯電話用２次電池の保護回路などに使用されており、セラミック素体内に互いに対向する内部電極を形成し、該内部電極をセラミック素体の両端部に設けた外部電極に接続したものである。例えば突入電流抑制用のＮＴＣサーミスタであれば、通常は、内部電極及びセラミック素体を介して外部電極間に信号が流れ、電源オン時の突入電流などを阻止する。
【０００３】
ところで、静電気が外部電極に加わると、内部電極間で放電が発生し、内部破壊が生じたり、サーミスタとしての電気的特性が変化するおそれがある。そこで、従来では、耐静電気仕様とするため、内部電極間の離間距離を大きくとったりしている。しかしながら、サーミスタでは内部電極の形状やサイズなどによって本来の抵抗値を調整しており、耐静電気仕様を満たすためには本来の抵抗値の調整が犠牲になってしまう場合があった。
【０００４】
そこで、特許文献２では、サーミスタ素体の外表面に絶縁層を設け、該絶縁層上に外部電極に電気的に接続された（外部電極から延在された）放電用電極を設けることが提案されている。このセラミック電子部品にあっては、耐静電気仕様を放電用電極にて受け持たせるために内部電極は本来の抵抗値の調整のために設計できる。しかし、放電用電極をセラミック素体の外表面に設けた絶縁層上に形成することは製造工程が増え、外部電極が構造的に複雑となり、コストアップを招来するという問題点を有している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平４−１３０７０２号公報
【特許文献２】特開２０００−１１４００５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、必要な耐静電気特性を有し、通常の製造工程で製造でき、内部電極の設計上の自由度を確保できるチップ型セラミック電子部品を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一形態であるチップ型セラミック電子部品は、
セラミック素体と、
前記セラミック素体の内部に配置された複数の内部電極と、
前記セラミック素体の対向する端面に設けられ、前記内部電極と電気的に接続された外部電極と、
前記セラミック素体の側面に引き出されており、前記内部電極及び前記外部電極とは電気的に独立している放電用電極と、
を備えたことを特徴とする。
【０００８】
前記チップ型セラミック電子部品においては、内部電極及び外部電極と電気的に独立している放電用電極がセラミック素体の側面に引き出された状態で形成されている。外部電極に静電気が印加されると、外部電極と放電用電極との間に気中放電が生じ、静電気は大気中に放電されることになる。これにて、セラミック素体の内部破壊や電気特性の変化が防止される。耐静電気仕様は専ら放電用電極にて受け持つため、内部電極は本来の抵抗値の調整などのために自由に設計することができる。また、放電用電極は通常のセラミックシートの印刷・積層工程中で形成することができ、余分な製造工程の増加を抑えることができる。
【発明の効果】
【０００９】
本発明によれば、内部電極及び外部電極と電気的に独立している放電用電極をセラミック素体の側面に引き出した状態で形成したため、必要な耐静電気特性を有し、通常の製造工程で製造することができ、内部電極の設計上の自由度を確保することができる。
【図面の簡単な説明】
【００１０】
【図１】第１実施例であるＮＴＣサーミスタの外観を示す斜視図。
【図２】第１実施例であるＮＴＣサーミスタの分解斜視図。
【図３】第２実施例であるＮＴＣサーミスタの外観を示す斜視図。
【図４】第２実施例であるＮＴＣサーミスタの分解斜視図。
【図５】第３実施例であるＮＴＣサーミスタの外観を示す斜視図。
【図６】第３実施例であるＮＴＣサーミスタの分解斜視図。
【図７】ＮＴＣサーミスタの他の電極形状を示す平面図。
【発明を実施するための形態】
【００１１】
以下、本発明に係るチップ型セラミック電子部品の実施例について添付図面を参照して説明する。なお、各図において、共通する部品、部分は同じ符号を付し、重複する説明は省略する。
【００１２】
（第１実施例、図１及び図２参照）
第１実施例であるＮＴＣサーミスタ１Ａは、図１及び図２に示すように、セラミック素体１０と、セラミック素体１０の内部に配置された内部電極１５，１６と、セラミック素体１０の対向する端面に設けられて内部電極１５，１６と電気的に接続された外部電極２１，２２と、セラミック素体１０の側面に引き出されて、内部電極１５，１６及び外部電極２１，２２とは電気的に独立している放電用電極２３とで構成されている。
【００１３】
詳しくは、セラミック素体１０は、図２に示すように、セラミックシート１１ａ上に内部電極１５，１６及び放電用電極２３を形成し、その上下に無地のセラミックシート１１ｂを積層し、圧着した後、焼成したものである。焼成後に外部電極２１，２２が形成される。なお、セラミックや電極の材料及び製造方法の詳細は以下の第３実施例で詳述する。
【００１４】
以上の構成からなるＮＴＣサーミスタ１Ａは、例えば、携帯電話用２次電池の保護回路に使用され、通常は、内部電極１５，１６及びセラミック素体１０を介して外部電極２１，２２間に信号が流れる。そして、内部電極１５，１６及び外部電極２１，２２と電気的に独立している放電用電極２３がセラミック素体１０の側面に引き出された状態で形成されているので、外部電極２１，２２に静電気が印加されると、外部電極２１，２２と放電用電極２３との間に気中放電が生じ、静電気は大気中に放電されることになる。
【００１５】
即ち、外部電極２１，２２と放電用電極２３との間の気中抵抗は、内部電極１５，１６間の抵抗よりも小さく、静電気は内部電極１５，１６間よりも外部電極２１，２２と放電用電極２３との間で優先的に放電する。また、内部電極１５，１６の幅寸法Ｔは、放電用電極２３の幅寸法ｔよりもかなり大きく設定することが好ましい。
【００１６】
これにて、セラミック素体１０の内部破壊や電気特性（例えば、以下の第３実施例で説明する２５℃における抵抗値変化率Ｒ２５）の変化が防止される。耐静電気仕様は専ら放電用電極２３にて受け持つため、内部電極１５，１６は本来の抵抗値の調整などのために自由に設計することができる。また、放電用電極２３は通常のセラミックシートの積層工程中で形成することができ、余分な製造工程の増加を抑えることができる。特に、本第１実施例のように、１枚のセラミックシート１１ａ上に形成すれば、より作業工程が簡略化される。
【００１７】
（第２実施例、図３及び図４参照）
第２実施例であるＮＴＣサーミスタ１Ｂは、図３及び図４に示すように、セラミックシート１１ａ上に内部電極１５，１６を形成し、セラミックシート１１ｃ上に放電用電極２３を形成し、無地のセラミックシート１１ｂとともに積層したものである。他の構成は前記第１実施例として説明したＮＴＣサーミスタ１Ａと同様である。
【００１８】
本第２実施例における作用効果は前記第１実施例と基本的には同様である。特に、本第２実施例では、内部電極１５，１６と放電用電極２３を異なるシート１１ａ，１１ｃに形成しているため、内部電極１５，１６と放電用電極２３とでそれぞれの特性に合わせた別種の電極材料を使い分けることが容易である。
【００１９】
即ち、通常、セラミック素体１０として半導体セラミックを材料とする場合、内部電極１５，１６としてはオーミックコンタクトが得られるオーミック材料を用いる必要がある。ＮＴＣサーミスタであれば、セラミック材料としてＰ型半導体を用いる。この場合、内部電極１５，１６にはオーミック材料としてＡｇ、Ｐｄ、Ａｇ−Ｐｄ、Ｐｔなどを用いることができる。一方、放電用電極２３として非オーミック材料としてＮｉ、Ｃｕ、Ａｌなどの卑金属材料を用いれば、外部電極２１，２２と放電用電極２３との間で抵抗が発生しないので、より良好な気中放電が発生する。
【００２０】
このように、内部電極１５，１６と放電用電極２３とでそれぞれの特性に合わせた別種の電極材料を使い分ける場合、本第２実施例のように、内部電極１５，１６と放電用電極２３を異なるシートに形成することが製造上有利である。
【００２１】
（第３実施例、図５及び図６参照）
第３実施例であるＮＴＣサーミスタ１Ｃは、図５及び図６に示すように、セラミックシート１１ａ上に内部電極１５，１６及び放電用電極２３を形成し、その間のセラミックシート１１ｄ上にいま一つの内部電極１７を形成し、無地のセラミックシート１１ｂとともに積層したものである。他の構成は前記第１実施例として説明したＮＴＣサーミスタ１Ａと同様である。また、本第３実施例における作用効果は前記第１実施例と基本的には同様である。
【００２２】
ここで、第３実施例であるＮＴＣサーミスタ１Ｃの各種材料と製造方法及び耐静電気特性を詳細に説明する。
【００２３】
まず、Ｍｎ3Ｏ4粉末、ＣｏＯ粉末、ＮｉＯ粉末などのＮＴＣサーミスタ素体の出発原料を用いて、所定の配合となるように秤量し、ボールミルにより２４時間湿式混合した。続いて、９００℃で２時間仮焼し、ボールミルにより再度粉砕した。粉砕された仮焼原料に対して分散剤を混合した後、有機バインダを添加し、スラリーを得た。得られたスラリーをドクターブレード法により成形し、セラミックグリーンシートを得た。
【００２４】
前記セラミックグリーンシートを比較的広い面積の矩形形状に切断してマザーシートを形成した後、Ａｇ−Ｐｄペーストを用いて内部電極１５，１６をスクリーン印刷により形成し、かつ、Ａｇ−Ｐｄペーストを用いて放電用電極２３をスクリーン印刷により形成した。このシートは図６に示すセラミックシート１１ａに相当する。さらに、矩形形状に切断したセラミックグリーンシート上にＡｇ−Ｐｄペーストを用いて内部電極１７をスクリーン印刷により形成した。このシートは図６に示すセラミックシート１１ｄに相当する。
【００２５】
その後、セラミックグリーンシート（シート１１ｄ）の上下にセラミックグリーンシート（シート１１ａ）を積層するとともに無地のセラミックグリーンシート（シート１１ｂ）を積層し、圧着してマザー積層体を得た。得られたマザー積層体を所定の縦横寸法となるように切断し、ＮＴＣサーミスタ１Ｃとなる１単位の未焼成の積層体を得た。
【００２６】
個々の前記積層体を大気中にて加熱し脱バインダ処理をした後、大気中１１００℃で２時間焼成した。この焼結体の両端面にＡｇペーストを塗布し、焼き付けることにより、外部電極２１，２２を形成し、ＮＴＣサーミスタ１Ｃを得た。
【００２７】
このＮＴＣサーミスタ１Ｃのサイズは、高さ０．３ｍｍ、長さ０．６ｍｍ、幅０．３ｍｍである。内部電極１５，１６は長さ０．１２ｍｍ、幅０．１２ｍｍである。いま一つの内部電極１７は長さ０．４０ｍｍ、幅０．１２ｍｍである。放電用電極２３は長さ０．２２ｍｍ、幅０．０５ｍｍである。内部電極１５，１６間の最短距離は０．０５ｍｍ、内部電極１５，１６と内部電極１７との層間距離は０．０３ｍｍである。また、外部電極２１，２２間の最短距離は０．２５ｍｍ、外部電極２１，２２と放電用電極２３との間の距離は０．０３ｍｍである。
【００２８】
一方、比較例として、サイズは第３実施例と全く同じで放電用電極２３が形成されていないＮＴＣサーミスタを作製した。第３実施例とこの比較例を１０個ずつ用意し、以下の耐静電気試験を行った。
【００２９】
耐静電気試験は、２ｋＶ，４ｋＶ，６ｋＶ，１０ｋＶ，１５ｋＶ，２０ｋＶと順次電圧をステップアップしつつ、各２０回ずつＮＴＣサーミスタに印加し、外部電極からの放電の有無を目視で確認した。その結果を表１、表２に示す。放電が見られない場合、静電気がセラミック素体の内部を通過しているものと推測される。表１において、各ステップでの電圧印加時に２０回とも外部電極からの放電が確認された場合に○印を付し、２０回中外部電極からの放電が一部確認された場合に△印を付し、２０回とも放電が確認されなかった場合に×印を付した。
【００３０】
【表１】
2011060621.tif 000003
【００３１】
【表２】
2011060621.tif 000004
【００３２】
表２における抵抗値変化率Ｒ２５は、室温（２５℃）において、それぞれのステップでの電圧を印加したときの抵抗値を４端子法により測定し、その最小値と最大値とによる抵抗値の変化率（％）を示している。数値は、１０個のＮＴＣサーミスタでの平均値である。
【００３３】
また、Ｂ定数（Ｂ２５／５０）は、以下の式により求めたものである。
Ｂ定数（Ｋ）＝［ＩｎＲ25（Ω）−ＩｎＲ50（Ω）］／（１／２９８．１５−１／３２３．１５）
【００３４】
Ｂ定数（Ｂ２５／５０）は、前記抵抗値変化率Ｒ２５と同様に、それぞれのステップでの電圧を印加したときの２５℃と５０℃における抵抗値を測定してＢ２５／５０を計算し、それぞれの最小値と最大値とによる抵抗値の変化率（％）を示している。数値は、１０個のＮＴＣサーミスタでの平均値である。
【００３５】
前記表１から明らかなように、放電用電極を設けた第３実施例では、２〜２０ｋＶのいずれの電圧を印加したとしても外部電極での放電が確認された。即ち、内部電極間において放電が生じていないと推測される。また、本第３実施例では、室温抵抗値変化率Ｒ２５及びＢ定数の数値が小さい。これに対して、比較例では、２〜６ｋＶと低い電圧を印加したときに外部電極での放電が確認されなかった。これは、内部電極間において放電が生じていると推測される。また、室温抵抗値変化率Ｒ２５及びＢ定数が本第３実施例よりも２〜３倍程度大きくなっている。
【００３６】
即ち、比較例に対する実験から分かるように、静電気は、約６ｋＶ以下のエネルギーが低い状態においては、対向する内部電極とセラミック素体との間で通電が生じ、１０ｋＶを超えるエネルギーが高い状態では外部電極から大気中に放電を生じる。本第３実施例においては、６ｋＶ以下の低いエネルギーの静電気であっても放電用電極との間で気中放電を生じ、セラミック素体内部の破壊あるいは電気特性の変化を防止できる。
【００３７】
（他の電極形状、図７参照）
ＮＴＣサーミスタにおける電極１５，１６，２３は図７に示す種々の形状を採用することができる。特に、放電用電極２３はサーミスタ素体１０の側面に引き出されており、内部電極１５，１６及び外部電極２１，２２と電気的に独立していれば、様々な形状を採用できる。
【００３８】
図７（Ａ）は、放電用電極２３をサーミスタ素体１０の両側にそれぞれ複数に分割して設けた例を示す。図７（Ｂ）は、一対の放電用電極２３が内部電極１５，１６の間に入り込んでいる例を示す。図７（Ｃ）は、放電用電極２３を長くした内部電極１５に対向して配置した例を示す。また、内部電極１５，１６は１枚のシート上で対向して配置される以外に、セラミックシートを挟んで層間で対向していてもよい。
【００３９】
（他の実施例）
なお、本発明に係るチップ型セラミック電子部品は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００４０】
特に、本発明はＮＴＣサーミスタ以外にＰＴＣサーミスタやコンデンサ、インダクタなど種々のチップ型セラミック電子部品に適用することができる。また、実施例で示した積層体のサイズや各種電極のサイズはあくまで一例である。さらに、内部電極や放電用電極の形状、セラミックグリーンシートの積層枚数などは任意である。
【産業上の利用可能性】
【００４１】
以上のように、本発明は、チップ型セラミック電子部品に有用であり、特に、必要な耐静電気特性を有し、通常の製造工程で製造でき、内部電極の設計上の自由度を確保できる点で優れている。
【符号の説明】
【００４２】
１Ａ，１Ｂ，１Ｃ…ＮＴＣサーミスタ
１０…セラミック素体
１１ａ〜１１ｄ…セラミックシート
１５，１６，１７…内部電極
２１，２２…外部電極
２３…放射用電極
【図１】
2011060621.tif 000005
【図２】
2011060621.tif 000006
【図３】
2011060621.tif 000007
【図４】
2011060621.tif 000008
【図５】
2011060621.tif 000009
【図６】
2011060621.tif 000010
【図７】
2011060621.tif 000011