(57)【要約】      （修正有）【課題】ＰＬＬ装置において、不要周波数の影響を、無線性能に影響を与えることなく回避できるようにする。【解決手段】電圧制御発振器３、４と、基準信号に基づく第１信号及び電圧制御発振器の出力信号に基づく第２信号の両位相を比較し、位相差を示す位相差信号を出力する位相比較器１と、位相差信号に基づき、両位相を同期させる制御電圧を電圧制御発振器に印加するループフィルタ２とを備え、所定の目的周波数を得るＰＬＬ装置において、目的周波数を中心とする所定の周波数範囲内に不要周波数が存在する場合に、不要周波数を該周波数範囲外のものとするために基準信号の周波数を変更する基準周波数変更手段５と、基準信号の周波数の変更にも拘わらず目的周波数の出力が維持されるように、第１信号又は第２信号を生成する際の分周比を変更する分周比変更手段５とを設ける。【選択図】図１
2011014961.tif 000002
【特許請求の範囲】
【請求項１】
電圧制御発振器と、
基準信号に基づく第１信号及び前記電圧制御発振器の出力信号に基づく第２信号の両位相を比較し、位相差を示す位相差信号を出力する位相比較器と、
前記位相比較器からの位相差信号に基づき、両位相を同期させる制御電圧を前記電圧制御発振器に印加するループフィルタとを備え、
目的とする周波数を出力するＰＬＬ装置であって、
前記目的周波数を中心とする所定の周波数範囲内に不要周波数が存在する場合に、不要周波数を該周波数範囲内から排除するために前記基準信号の周波数を変更する基準周波数変更手段と、
前記基準信号の周波数の変更にも拘わらず前記目的周波数の出力が維持されるように、前記第１信号又は第２信号を生成する際の分周比を変更する分周比変更手段とを具備することを特徴とするＰＬＬ装置。
【請求項２】
前記目的周波数によって受信周波数が決定される受信装置における受信中の周波数についてその公称値からのずれを検出する検出手段と、
前記検出手段により検出された公称値からのずれが解消されるように前記第１信号又は第２信号を生成する際の分周比を補正する分周比補正手段とを有することを特徴とする請求項１に記載のＰＬＬ装置。
【請求項３】
デルタΣ型のＰＬＬ装置であり、
前記分周比補正手段は、前記第１信号を生成する際の分周比を決定するリファレンスデバイダ又はこれに加えてリファレンスカウンタの分周比を変更することにより分周比の補正を行うものであることを特徴とする請求項２に記載のＰＬＬ装置。
【請求項４】
電圧制御発振器と、
基準信号に基づく第１信号及び前記電圧制御発振器の出力信号に基づく第２信号の両位相を比較し、位相差を示す位相差信号を出力する位相比較器と、
前記位相比較器からの位相差信号に基づき、両位相を同期させる制御電圧を前記電圧制御発振器に印加するループフィルタとを備え、
目的とする周波数を出力するＰＬＬ装置における不要周波数回避方法であって、
前記目的周波数を中心とする所定の周波数範囲内に不要周波数が存在する場合に、不要周波数を該周波数範囲内から排除するために前記基準信号の周波数を変更する基準周波数変更工程と、
前記基準信号の周波数の変更にも拘わらず前記目的周波数の出力が維持されるように、前記第１信号又は第２信号を生成する際の分周比を変更する分周比変更工程とを具備することを特徴とする不要周波数回避方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相同期により所定の周波数の信号を得るＰＬＬ装置、及び該ＰＬＬ装置における不要周波数回避方法に関する。
【背景技術】
【０００２】
一般に、ＰＬＬ（位相同期回路）シンセサイザ回路において、位相同期の基準となる基準信号を得るために、温度補償型水晶発振器（以下、「ＴＣＸＯ」という。）が用いられる。しかしながら、ＴＣＸＯの出力には高調波等に起因して意図しない周波数で発振することにより生じる不要周波数成分（ビート周波数）が含まれる。したがって、ＰＬＬ装置から出力される周波数に基づいて送受信周波数を決定し、送受信を行う場合、上記不要周波数成分に対応するスプリアス周波数が送信周波数又は受信周波数の近傍に出現し、送受信信号の品質に悪影響を及ぼすおそれがある。そこで、スプリアス周波数が送受信周波数に近い場合には、従来、ＴＣＸＯの発振周波数をずらすこと（クロックシフト）により、スプリアス周波数を送受信周波数から遠ざけて、スプリアス周波数による悪影響を防止するようにしている。
【０００３】
このように基準周波数をシフトしてスプリアス周波数の影響を回避する技術としては、たとえば、特許文献１に記載されたものが知られている。この技術においては、基準信号発生回路における補正容量としてバリキャップダイオードを使用し、バリキャップダイオードに印加するＶＴ電圧を変更することによって、基準周波数をシフトするようにしている。
【０００４】
一方、スプリアス周波数の影響を回避する別の技術として、基準信号に含まれる不要交流信号成分と振幅が同一で位相が逆相のレプリカ信号を生成し、該レプリカ信号によって不要交流信号成分を相殺し、除去するようにしたものも知られている（たとえば、特許文献２参照）。
【０００５】
また、不要周波数成分を作り出す発振素子やＰＬＬ−ＩＣ等をシールドカバーで囲んで遮蔽し、外部回路とのカップリングを行うようにした技術も知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−０４２０５４号公報
【特許文献２】特開２００７−２２８４４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の基準信号発生回路におけるバリキャップのＶＴ電圧を変更して基準周波数をシフトする技術によれば、基準周波数のシフトによって送信周波数や受信系のヘテロダイン周波数も大きくずれてしまうので、周波数安定度を要求される無線機に適用した場合には、無視することのできない悪影響を無線性能に与える。
【０００８】
また、上述の逆相レプリカ信号により不要交流信号成分を相殺し、除去する技術によれば、その技術を実現するための回路構成が複雑となる。
【０００９】
また、上述のシールドカバーで遮蔽する技術によれば、シールドカバーを設けるための構造上の制約を受けるので、外部回路との十分なデカップリングを行うことができない場合があり、無線機への適用に際しては、無線機の小型軽量化やコスト面などにおいて、得策ではない。
【００１０】
本発明の目的は、かかる従来技術の問題点に鑑み、ＰＬＬ装置が適用される無線機における不要周波数の影響を、無線性能に影響を与えることなく回避することができる簡便な技術を提供することにある。
【課題を解決するための手段】
【００１１】
この目的を達成するため、第１の発明に係るＰＬＬ装置は、電圧制御発振器と、基準信号に基づく第１信号及び前記電圧制御発振器の出力信号に基づく第２信号の両位相を比較し、位相差を示す位相差信号を出力する位相比較器と、前記位相比較器からの位相差信号に基づき、両位相を同期させる制御電圧を前記電圧制御発振器に印加するループフィルタとを備え、目的とする周波数を出力するＰＬＬ装置であって、前記目的周波数を中心とする所定の周波数範囲内に不要周波数が存在する場合に、不要周波数を該周波数範囲内から排除するために前記基準信号の周波数を変更する基準周波数変更手段と、前記基準信号の周波数の変更にも拘わらず前記目的周波数の出力が維持されるように、前記第１信号又は第２信号を生成する際の分周比を変更する分周比変更手段とを具備することを特徴とする。
【００１２】
第２の発明に係るＰＬＬ装置は、第１発明において、前記目的周波数によって受信周波数が決定される受信装置における受信中の周波数についてその公称値からのずれを検出する検出手段と、前記検出手段により検出された公称値からのずれが解消されるように前記第１信号又は第２信号を生成する際の分周比を補正する分周比補正手段とを有することを特徴とする。
【００１３】
第３の発明に係るＰＬＬ装置は、第２発明において、前記ＰＬＬ装置はデルタΣ型のＰＬＬ装置であり、前記分周比補正手段は、前記第１信号を生成する際の分周比を決定するリファレンスデバイダ又はこれに加えてリファレンスカウンタの分周比を変更することにより分周比の補正を行うものであることを特徴とする。
【００１４】
第４の発明に係る不要周波数回避方法は、電圧制御発振器と、基準信号に基づく第１信号及び前記電圧制御発振器の出力信号に基づく第２信号の両位相を比較し、位相差を示す位相差信号を出力する位相比較器と、前記位相比較器からの位相差信号に基づき、両位相を同期させる制御電圧を前記電圧制御発振器に印加するループフィルタとを備え、目的とする周波数を出力するＰＬＬ装置における不要周波数回避方法であって、前記目的周波数を中心とする所定の周波数範囲内に不要周波数が存在する場合に、不要周波数を該周波数範囲内から排除するために前記基準信号の周波数を変更する基準周波数変更工程と、前記基準信号の周波数の変更にも拘わらず前記目的周波数の出力が維持されるように、前記第１信号又は第２信号を生成する際の分周比を変更する分周比変更工程とを具備することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、ＰＬＬ装置が適用される無線機における不要周波数の影響を、無線性能に影響を与えることなく簡便に回避することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態に係るＰＬＬ装置の構成を示すブロック図である。
【図２】４００［ＭＨｚ］〜４７０［ＭＨｚ］帯の無線機における不要周波数の一例を示す表である。
【図３】図１の装置のＣＰＵによる自動周波数制御に係る構成を示すブロック図である。
【発明を実施するための形態】
【００１７】
図１は本発明の一実施形態に係るＰＬＬ装置の構成を示すブロック図である。このＰＬＬ装置は、無線機において、送信周波数及び受信系におけるヘテロダイン周波数を決定するために用いられる。このＰＬＬ装置は同図に示すように、位相比較器として機能するＰＬＬ−ＩＣ１、ＰＬＬ−ＩＣ１に接続されたループフィルタ２、及びループフィルタ２の出力側に接続された受信用及び送信用のＶＣＯ（電圧制御発振器）３及び４を備える。ＰＬＬ−ＩＣ１は、所定の基準信号に基づく信号の位相と、ＶＣＯ３又は４の出力信号に基づく信号の位相とを比較し、位相差に応じた信号を出力する。この信号はループフィルタ２により直流化され、電圧制御信号としてＶＣＯ３又は４に供給される。これにより基準信号に位相が同期した周波数の信号がＶＣＯ３又は４から出力される。
【００１８】
図１中の５はＰＬＬ−ＩＣ１を制御するＣＰＵ、６はＰＬＬ−ＩＣ１に対して基準信号を供給するＴＣＸＯ（温度補償型水晶発振器）、７はＴＣＸＯ６及びＰＬＬ−ＩＣ１間に介在し、基準信号から不要な高周波成分を除去するＬＰＦ（ローパスフィルタ）、８はＶＣＯ３及び４の出力側に接続されたＶＣＯバッファ、９はバッファ８の出力側に接続されたバッファ、１０はＶＣＯバッファ８の出力側に接続されたアンプ、１１はアンプ１０及びＰＬＬ−ＩＣ１間に介在するＬＰＦ（ローパスフィルタ）である。
【００１９】
図１中の１２は、ＣＰＵ５がＴＣＸＯ６及びＶＣＯ４に信号を付与するためのＤＡコンバータである。ＤＡコンバータ１２のＶｏｕｔ１端子及びＶｏｕｔ２端子はそれぞれ、ＴＣＸＯ６のＣＶ端子及びＶＣＯ４の変調用端子に接続される。ＤＡコンバータ１２からＴＣＸＯ６のＣＶ端子に印加するＣＶ電圧によって、ＴＣＸＯ６の発振周波数を変更することができるようになっている。また、ＤＡコンバータ１２からＶＣＯ４の変調用端子に印加する変調信号によって、ＶＣＯ４の発振周波数を変調することができるようになっている。
【００２０】
ＰＬＬ−ＩＣ１はＴＣＸＯ６からＬＰＦ７を介して基準信号が入力されるＯＳＣ端子、ＣＰＵ５からＰＬＬデータが入力されるＣＳ／ＤＡＴＡ／ＣＬＯＣＫ端子、ＶＣＯバッファ８の出力がアンプ１０及びＬＰＦ１１を介して入力されるＦｉｎ端子、上述の位相差に応じた正又は負のパルス信号を出力するＣ／Ｐ（チャージポンプ）端子、及び位相がロック又はアンアンロック状態にあるかを示すロック検出信号をＣＰＵ５に出力するＬＤ端子を備える。
【００２１】
この構成において、ＰＬＬ−ＩＣ１は、ＣＰＵ５から与えられる送信用又は受信用のＰＬＬデータに基づいて、ＯＳＣ端子からの基準信号をリファレンスドライバにより分周比Ｒで分周して基準比較周波数ｆｒｃを生成し、またＦｉｎ端子から入力される帰還信号を分周比Ｎで分周して帰還比較周波数ｆｐｃを生成する。そして、基準比較周波数ｆｒｃの位相と帰還比較周波数ｆｐｃの位相とを比較し、位相差に応じた正又は負のチャージパルスをＣ／Ｐ端子から出力する。ループフィルタ２はこのチャージパルスを積分し、チューニング電圧を生成して、受信時にはＶＣＯ３に供給し、送信時にはＶＣＯ４に供給する。これによって、位相差が一定（ロック状態）となるように、ＶＣＯ３又は４の発振周波数が制御される。ロック状態にあるときのＶＣＯ３又は４の出力信号の周波数、すなわち目的周波数ｆｏは、基準周波数ｆｒｅｆをＮ／Ｒ倍した周波数となる。ＰＬＬ−ＩＣ１は、ロック状態にあるかどうかを示すロック検出信号を、ロック検出出力端子ＬＤを介してＣＰＵ５に出力する。
【００２２】
ＰＬＬ装置が適用された無線機の送信時には、上述のように、ＣＰＵ５からＰＬＬ−ＩＣ１に供給される送信用のＰＬＬデータに従った送信周波数でＶＣＯ４が発振し、ロック状態になると、ＣＰＵ５はＶＣＯ４の変調信号用端子に対して、ＤＡＣ１２のＶｏｕｔ２から変調信号を供給する。これにより変調された送信周波数の信号が、バッファ９から出力され、無線機により送信される。受信時にはＣＰＵ５からＰＬＬ−ＩＣ１に供給される受信用のＰＬＬデータに従った周波数でＶＣＯ３が発振し、ロック状態になると、バッファ９から、ヘテロダイン周波数が出力される。この出力に基づいて、無線機は、アンテナからの受信波を中間周波数に変換し、受信を行う。
【００２３】
しかしながら、ＴＣＸＯ６からの基準信号の高調波に起因する不要な周波数成分であるビート周波数が、送信周波数又は受信周波数の数キロヘルツ離れた近傍においてスプリアス周波数として現れ、ＳＮ比や、ＡＣＲ（隣接チャンネルの妨害波に対する耐性）、ＡＣＰＲ（隣接チャンネル電力比）などを悪化させるおそれがある。そこで、本実施形態においては、目的とするＶＣＯ３又はＶＣＯ４の発振周波数（以下、「目的周波数」という。）が不要周波数の近傍に設定された場合、次のようにして、目的周波数を変更することなく、不要周波数のみを目的周波数から遠ざけることにより、ＳＮや、ＡＣＲ、ＡＣＰＲの悪化を防止するようにしている。
【００２４】
すなわち、不要周波数成分であるビート周波数ｆｂは、ＴＣＸＯ６が出力する基準周波数ｆｒｅｆ、及びリファレンスドライバの分周比Ｒを用い、次式により求めることができる。
［数１］
ｆｂ＝ｆｒｅｆ÷Ｒ×ｎ
ただし、ｎは整数
【００２５】
したがって、たとえば基準周波数ｆｒｅｆが１９．２［ＭＨｚ］、分周比Ｒが１８、整数ｎが３９６の場合には、ビート周波数ｆｂは４２２．４［ＭＨｚ］（＝１９．２［ＭＨｚ］÷１８×３９６）となる。この場合、目的周波数を４２２．４１［ＭＨｚ］に設定したとすると、目的周波とビート周波数ｆｂとの差は１０［ｋＨｚ］となる。かかる計算により求められる不要周波数（ビート周波数）は、４００［ＭＨｚ］〜４７０［ＭＨｚ］帯の無線機では、図２の表に示すように、６６波存在する。
【００２６】
ＣＰＵ５は、いずれかのビート周波数が目的周波数を中心とする所定の周波数範囲内に存在する場合には、ビート周波数を該所定の周波数範囲内から排除するために、ＴＣＸＯ６のＣＶ電圧を変更してＴＣＸＯ６の発振周波数をシフトさせ、目的周波数からビート周波数を遠ざける。たとえば上述の目的周波数が４２２．４１［ＭＨｚ］の例の場合には、基準周波数ｆｒｅｆが、１９．２［ＭＨｚ］から１９．０［ＭＨｚ］となるように、ＣＶ電圧を変更する。このとき、ｎ＝３９６の場合のビート周波数ｆｂは、４１８．０［ＭＨｚ］（＝１９．０［ＭＨｚ］÷１８×３９６）である。これにより、目的周波数（４２２．４１［ＭＨｚ］）の近傍にあったｎ＝３９６の場合のビート周波数ｆｂ（４２２．４［ＭＨｚ］）は約４［ＭＨｚ］だけ下方にシフトすることになる。
【００２７】
このとき、目的周波数（４２２．４１［ＭＨｚ］）に最も近いビート周波数は４２２．２２２［ＭＨｚ］（＝１９．０［ＭＨｚ］÷１８×４００）となる。したがって、ＴＣＸＯ６の発振周波数を１９．２［ＭＨｚ］から１９．０［ＭＨｚ］に変えることにより、目的周波数から１０［ｋＨｚ］離れたところに存在していたビート周波数は、１９０［ｋＨｚ］程度離れたところに存在することになるので、ＳＮ、ＡＣＲ、ＡＣＰＲなどの悪化の原因とはならない。
【００２８】
ＣＰＵ５は、ＴＣＸＯ６の発振周波数（基準周波数）が１９．２［ＭＨｚ］となるＴＣＸＯ６のＣＶ電圧及び該発振周波数が１９．０［ＭＨｚ］になるＴＣＸＯ６のＣＶ電圧を予めに記憶しており、目的周波数を４２２．４１［ＭＨｚ］とする場合には、ＤＡＣ１２を経由し、ＴＣＸＯ６の発振周波数が１９．０［ＭＨｚ］となるようにＴＣＸＯ６のＣＶ電圧を変更する。ただし、ＣＰＵ５は予め、ＴＣＸＯ６の発振周波数を１９．０［ＭＨｚ］に変更する場合に目的周波数を４２２．４１［ＭＨｚ］に維持するためのＰＬＬデータを記憶しており、発振周波数を１９．０［ＭＨｚ］に変更するときには、目的周波数（４２２．４１［ＭＨｚ］）が変化しないように、該ＰＬＬデータをＰＬＬ−ＩＣ１へ送出して、上述の分周比Ｒ又はＮを調整する。
【００２９】
このとき、ＴＣＸＯ６の発振周波数が変更後の１９．０［ＭＨｚ］からずれた場合、その分だけ受信周波数もずれることになるので、ＡＳＩＣ（特定用途向けＩＣ）及びＤＳＰ（デジタルシグナルプロセッサ）により構成された無線機の検波段に入力される第２中間周波数が、目的とする受信周波数の場合の公称値からずれることになる。そこで、図３に示すように、第２中間周波数をＢＢ（ベースバンド）フィルタを通してから検波した信号を、ＡＦＣ−ＬＰＦ（自動周波数制御ＬＰＦ）３１により、公称値からの周波数ずれＥに比例するＤＣ成分に変換し、これに基づいてＣＰＵ５のＡＦＣ周波数ずれ判定部３２により周波数ずれＥの量を判定する。そして、この判定結果に基づいてＣＰＵ５が周波数ずれＥを補正するための「Ｍｏｄｕｌａｔｉｏｎ  Ｄａｔａ  Ｃｏｎｔｒｏｌ」（変調データコントロール）というＰＬＬデータをＰＬＬ−ＩＣ１に供給することにより、ＶＣＯ３の発振周波数を補正し、周波数ずれＥを解消する。
【００３０】
その際、ＰＬＬ−ＩＣ１としてデルタΣ型のものを使用することにより、ＶＣＯ３の発振周波数ｆｏは、数ヘルツ単位の周波数ステップｆｓで変更することができる。たとえば周波数ステップｆｓは、ＴＣＸＯ６の発振周波数ｆｒｅｆ、並びにＰＬＬ−ＩＣ１におけるリファレンスデバイダ分周比Ｒｄ及びリファレンスカウンタの分周比Ｒｃを用い、次式で表される。
［数２］
ｆｓ＝ｆｒｅｆ÷Ｒｄ÷Ｒｃ
この場合、たとえば、発振周波数ｆｒｅｆが１９．２［ＭＨｚ］、リファレンスデバイダ分周比Ｒｄが２^１８、リファレンスカウンタの分周比Ｒｃが１８であれば、周波数ステップｆｓは約４［Ｈｚ］（≒４．０９６［Ｈｚ］＝１９．２［ＭＨｚ］÷２^１８÷１８）となる。したがって、「Ｍｏｄｕｌａｔｉｏｎ  Ｄａｔａ  Ｃｏｎｔｒｏｌ」データによる制御によって、リファレンスデバイダ又はこれに加えてリファレンスカウンタの分周比を変更することにより、約４［Ｈｚ］ステップでＶＣＯ３の発振周波数を補正することができる。
【００３１】
本実施形態によれば、無線性能に影響を与えることなく、不要周波数の影響を回避することができる。すなわち、従来の基準周波数を変更することのみにより不要周波数を回避する技術によれば、基準周波数の変更によりＶＣＯの発振周波数（ロック周波数）がずれることに起因して、送信周波数及び受信系のヘテロダイン周波数を大きく変位させてしまい、良好な周波数安定度が要求される無線機の性能に悪影響を与えるおそれがあるのに対し、本実施形態によれば、基準周波数を変更して不要周波数を回避する場合には、基準周波数の変更よってもＶＣＯの発振周波数が変位しないように、ＰＬＬ−ＩＣを制御するようにしたため、無線機の性能に悪影響を与えることなく、送信周波数やヘテロダイン周波数の近傍における不要周波数を排除して、ＳＮ、ＡＣＲ、ＡＣＰＲ等についての無線性能の劣化を防止することができる。また、ＰＬＬ−ＩＣの制御は電気的信号によるものであるため、ハードウェア上の構造的な制約を受けることなく、無線機に対し、本願発明を適用することができる。
【００３２】
また、受信中の周波数についてその公称値からのずれを検出し、そのずれが解消されるように基準比較周波数ｆｒｃを生成する際の分周比Ｒを補正するようにしたため、受信周波数の安定度を確保し、無線性能の劣化をより確実に防止することができる。
【００３３】
なお、本発明は上述実施形態に限定されることなく、適宜変形して実施することができる。たとえば、上述においては、受信中の周波数についての公称値からのずれを解消するために基準比較周波数ｆｒｃを生成する際の分周比Ｒを補正するようにしているが、この代わりに、又はこれに加えて、帰還比較周波数ｆｐｃを生成する際の分周比Ｎを補正するようにしてもよい。
【符号の説明】
【００３４】
１：ＰＬＬ−ＩＣ、２：ＬＰＦ（ローパスフィルタ）、３：受信用ＶＣＯ（電圧制御発振器）、４：送信用ＶＣＯ、５：ＣＰＵ、６：ＴＣＸＯ（温度補償型水晶発振器）、７：ＬＰＦ（ローパスフィルタ）、８：ＶＣＯバッファ、９：バッファ、１０：アンプ、１１：ＬＰＦ（ローパスフィルタ）、１２：ＤＡコンバータ、３１：ＡＦＣ−ＬＰＦ（自動周波数制御ＬＰＦ）、３２：周波数ずれ判定部。
【図１】
2011014961.tif 000003
【図２】
2011014961.tif 000004
【図３】
2011014961.tif 000005