(57)【要約】      （修正有）【課題】パターン位置ずれ検査精度を向上させる位置ずれ検査パターンを有する手段の提供。【解決手段】複数のＦＥＴと、素子形成領域の周囲の領域に、ＦＥＴのドレイン電極、ソース電極と同時に形成され、それぞれ一定の間隔で設けられた複数対の基準検査パターン１９と、ＦＥＴのゲート電極と同時に形成され、複数対の基準検査パターン１９の間に、それぞれ基準検査パターン１９の間隔と異なる間隔で設けられた複数の被検査対象検査パターン２０と、複数の被検査対象検査パターン２０および複数対の基準検査パターン１９に接触するように設けられた金属抵抗層１８と、それぞれの被検査対象検査パターン２０およびこれらの各パターン２０の一方において隣接する基準検査パターン１９の間の第１の抵抗と、それぞれの被検査対象検査パターン２０およびこれらの各パターン２０の他方において隣接する基準検査パターン１９の間の第２の抵抗とを測定する手段による。【選択図】図３
2011060946.tif 000002
【特許請求の範囲】
【請求項１】
ウエハ上の素子形成領域に形成された複数の半導体素子と、
前記素子形成領域の周囲の検査パターン形成領域に、前記半導体素子の基準パターンと同時に形成され、それぞれ一定の間隔で設けられた複数対の基準検査パターンと、
前記半導体素子の被検査対象パターンと同時に形成され、前記複数対の基準検査パターンの間に、それぞれ前記基準検査パターンの間隔と異なる一定の間隔で設けられた複数の被検査対象検査パターンと、
これらの複数の被検査対象検査パターンおよび前記複数対の基準検査パターンに接触するように設けられた金属抵抗層と、
前記複数の被検査対象検査パターンおよびこれらの各パターンの一方において隣接する前記複数の基準検査パターンの間の第１の抵抗と、前記複数の被検査対象検査パターンおよびこれらの各パターンの他方において隣接する前記複数の基準検査パターンの間の第２の抵抗と、を測定する手段と、
を具備することを特徴とする半導体装置。
【請求項２】
前記半導体素子は、ドレイン電極、ソース電極およびゲート電極を有する半導体素子であり、
前記基準パターンは前記ドレイン電極および前記ソース電極、前記被検査対象パターンは、前記ゲート電極であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属抵抗層は、前記ウエハ上に形成されたことを特徴とする請求項２に記載の半導体装置。
【請求項４】
複数の半導体素子が形成されたウエハ上に形成され、第１の配線パターンを有する第１の配線層と、
この第１の配線層上に絶縁層を介して形成され、第２の配線パターンを有する第２の配線層と、
前記第１の配線パターンと同時に形成され、それぞれ一定の間隔で設けられた複数対の基準検査パターンと、
前記第２の配線パターンと同時に形成され、前記複数対の基準検査パターンの間に、それぞれ前記基準検査パターンの間隔と異なる一定の間隔で設けられた複数の被検査対象検査パターンと、
これらの複数の被検査対象検査パターンおよび前記複数対の基準検査パターンに接触するように設けられた金属抵抗層と、
前記複数の被検査対象検査パターンおよび、これらの各パターンの一方において隣接する前記複数の基準検査パターンの間の第１の抵抗と、前記複数の被検査対象検査パターンおよび、これらの各パターンの他方において隣接する前記複数の基準検査パターンの間の第２の抵抗と、を測定する手段と、
を具備することを特徴とする半導体装置。
【請求項５】
前記複数対の基準検査パターン、前記複数の被検査対象検査パターンおよび前記金属抵抗層は、前記第１の配線層に形成されたことを特徴とする請求項４に記載の半導体装置。
【請求項６】
基準パターンと同時に、それぞれ一定の間隔で複数対の基準検査パターンを金属抵抗層に接触するように形成する工程と、
被検査対象パターンと同時に、前記複数対の基準検査パターンの間に、それぞれ前記基準検査パターンの間隔と異なる一定の間隔で複数の被検査対象検査パターンを前記金属抵抗層に接触するように形成する工程と、
前記複数の被検査対象検査パターンおよび、これらの各パターンの一方において隣接する前記複数の基準検査パターンの間の第１の抵抗と、前記複数の被検査対象検査パターンおよび、これらの各パターンの他方において隣接する前記複数の基準検査パターンの間の第２の抵抗と、を測定する工程と、
この工程によって測定された複数の前記第１の抵抗と前記第２の抵抗との抵抗差を、それぞれ算出する工程と、
この工程により算出された複数の抵抗差に基づいて、前記基準パターンに対する前記被検査対象パターンの位置ずれを算出することを特徴とするパターン位置ずれ検査方法。
【請求項７】
前記位置ずれを算出する工程は、横軸が前記位置ずれ、縦軸が前記抵抗差であるグラフ上に、前記複数の前記抵抗差をそれぞれプロットする工程と、
前記複数のプロットを通る直線と前記横軸との交点座標を算出する工程と、
を備えることを特徴とする請求項６に記載のパターン位置ずれ検査方法。
【請求項８】
前記基準パターンは、ウエハ若しくはガラス基板上に形成されたトランジスタのドレイン電極およびソース電極であり、前記被検査対象パターンは、前記トランジスタのゲート電極であることを特徴とする請求項６または７に記載のパターン位置ずれ検査方法。
【請求項９】
前記基準パターンは、ウエハ若しくはガラス基板上の第１の配線層に形成された第１の配線パターンであり、前記被検査対象パターンは、前記第１の配線層上の第２の配線層に形成された第２の配線パターンであることを特徴とする請求項６または７に記載のパターン位置ずれ検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、半導体装置のパターンの位置ずれを検査するための位置ずれ検査パターンを有する半導体装置およびこの位置ずれ検査パターンを用いたパターンの位置ずれ検査方法に関する。
【背景技術】
【０００２】
従来の半導体装置は、ウエハ上に複数の異なるパターンを順に重ね合わせることにより製造される。例えば、電界効果トランジスタは、ソース電極およびドレイン電極をウエハ上に形成し、この後に、ソース電極とドレイン電極との間の所望の位置に、ゲート電極を形成することにより製造される。
【０００３】
このような半導体装置は、その製造工程において、パターンの位置ずれが発生する場合がある。上述の例においてパターンの位置ずれが発生した場合、例えばゲート電極とドレイン電極との距離が所望の距離からずれてしまい、装置の性能を劣化させる要因となる。また、各電極と配線パターンを接続するコンタクトホールの位置にずれが発生した場合、電極と配線とが接続されず、これも装置の性能を劣化させる要因となる。
【０００４】
このため、従来は、各層をパターニングする際に、バーニアと呼ばれる検査パターンをそれぞれ同時に形成することにより半導体装置を形成していた。そして、バーニアパターンを用いて、各層にそれぞれ形成されたパターンの位置ずれを検査していた（特許文献１等を参照）。
【０００５】
以下に、バーニアパターンを用いた位置ずれの検査方法を、上述の電界効果トランジスタを例にとって説明する。
【０００６】
まず、ウエハ上の所望の箇所に、ドレイン電極およびソース電極をパターニングにより形成する。このとき、複数の帯状の第１の検査パターンを所望の位置に同時に形成する。ここで、複数の第１の検査パターンは、隣接する検査パターンの間隔が一定の間隔Ｌとなるように形成される。
【０００７】
次に、ドレイン電極とソース電極との間に、ゲート電極をパターニングにより形成する。このとき、複数の帯状の検査パターンを所望の位置に同時に形成する。ここで、複数の第２の検査パターンは、隣接する検査パターンの間隔が一定の間隔Ｌ−ａとなるように形成される。なお、複数の第２の検査パターンのうちの一つ（以下、第２の基準パターン）は、複数の第１の検査パターンのいずれか一つのパターン（以下、第１の基準パターン）と重なり合うように形成される。
【０００８】
この後、第１の基準パターンと第２の基準パターンとの位置を確認し、これらの位置が重なっていれば、ドレイン電極とソース電極との間の所望の位置にゲート電極が形成されたことを確認することができる。
【０００９】
反対に、第１の基準パターンと第２の基準パターンとの位置を確認し、これらにずれが生じていた場合、他の第１の検査パターンと第２の検査パターンとの位置を確認し、重なり合う箇所を探す。ここで、例えば、第１の基準パターンおよび第２の基準パターンから一つずれた第１の検査パターンと第２の検査パターンとが重なっていた場合、ゲート電極は、ドレイン電極若しくはソース電極からの位置が、ａだけずれていることを確認することができる。
【００１０】
以上のようにパターンの位置ずれの検査を行っていた。しかし、この検査方法は、光学顕微鏡を用いて人間が目視確認する検査方法であり、位置ずれ量を定量的に測定することができないため、パターンの位置ずれの検査精度には限界がある。従って、パターンの位置ずれの検査精度を向上させることが困難であるという問題がある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平２−１２１３２４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明の課題は、パターンの位置ずれの検査精度を向上させることが可能な位置ずれ検査パターンを有する半導体装置およびパターンの位置ずれの検査精度を向上させることが可能なパターン位置ずれ検査方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明による半導体装置位置は、ウエハ上の素子形成領域に形成された複数の半導体素子と、前記素子形成領域の周囲の検査パターン形成領域に、前記半導体素子の基準パターンと同時に形成され、それぞれ一定の間隔で設けられた複数対の基準検査パターンと、前記半導体素子の被検査対象パターンと同時に形成され、前記複数対の基準検査パターンの間に、それぞれ前記基準検査パターンの間隔と異なる一定の間隔で設けられた複数の被検査対象検査パターンと、これらの複数の被検査対象検査パターンおよび前記複数対の基準検査パターンに接触するように設けられた金属抵抗層と、前記複数の被検査対象検査パターンおよび、これらの各パターンの一方において隣接する前記複数の基準検査パターンの間の第１の抵抗と、前記複数の被検査対象検査パターンおよびこれらの各パターンの他方において隣接する前記複数の基準検査パターンの間の第２の抵抗と、を測定する手段と、を具備することを特徴とするものである。
【００１４】
また、本発明による半導体装置位置は、複数の半導体素子が形成されたウエハ上に形成され、第１の配線パターンを有する第１の配線層と、この第１の配線層上に絶縁層を介して形成され、第２の配線パターンを有する第２の配線層と、前記第１の配線パターンと同時に形成され、それぞれ一定の間隔で設けられた複数対の基準検査パターンと、前記第２の配線パターンと同時に形成され、前記複数対の基準検査パターンの間に、それぞれ前記基準検査パターンの間隔と異なる一定の間隔で設けられた複数の被検査対象検査パターンと、これらの複数の被検査対象検査パターンおよび前記複数対の基準検査パターンに接触するように設けられた金属抵抗層と、前記複数の被検査対象検査パターンおよびこれらの各パターンの一方において隣接する前記複数の基準検査パターンの間の第１の抵抗と、前記複数の被検査対象検査パターンおよび、これらの各パターンの他方において隣接する前記複数の基準検査パターンの間の第２の抵抗と、を測定する手段と、を具備することを特徴とするものである。
【００１５】
また、本発明によるパターン位置ずれ検査方法は、基準パターンと同時に、それぞれ一定の間隔で複数対の基準検査パターンを金属抵抗層に接触するように形成する工程と、被検査対象パターンと同時に、前記複数対の基準検査パターンの間に、それぞれ前記基準検査パターンの間隔と異なる一定の間隔で複数の被検査対象検査パターンを前記金属抵抗層に接触するように形成する工程と、前記複数の被検査対象検査パターンおよびこれらの各パターンの一方において隣接する前記複数の基準検査パターンの間の第１の抵抗と、前記複数の被検査対象検査パターンおよび、これらの各パターンの他方において隣接する前記複数の基準検査パターンの間の第２の抵抗と、を測定する工程と、この工程によって測定された複数の前記第１の抵抗と前記第２の抵抗との抵抗差を、それぞれ算出する工程と、この工程により算出された複数の抵抗差に基づいて、前記基準パターンに対する前記被検査対象パターンの位置ずれを算出することを特徴とする方法である。
【発明の効果】
【００１６】
本発明によれば、パターンの位置ずれの検査精度を向上させることが可能な位置ずれ検査パターンを有する半導体装置および、パターンの位置ずれの検査精度を向上させることが可能なパターン位置ずれ検査方法を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本実施形態の半導体装置の全体を示す上面図である。
【図２】図１の一部を拡大した上面図である。
【図３】図２の一部を拡大した上面図であって、本実施形態の半導体装置に形成される位置ずれ検査パターンを示す上面図である。
【図４】図３に示された位置ずれ検査パターンの製造工程において使用されるマスクを示す上面図である。
【図５】図４に示されたマスクの位置合わせの様子を示す上面図である。
【図６】図３に示された位置ずれ検査パターンの製造工程において使用されるマスクを示す上面図である。
【図７】被検査対象パターンに位置ずれが生じた場合に形成される位置ずれ検査パターンを示す上面図である。
【図８】位置ずれ量と位置ずれ検査パターンによって算出される抵抗差との関係を示すグラフである。
【発明を実施するための形態】
【００１８】
以下に、本実施形態の半導体装置について詳細に説明する。なお、以下の説明のおいては、半導体装置の一例として、電界効果トランジスタ（以下、ＦＥＴと称す）を例にとって説明する。
【００１９】
図１は、本実施形態の半導体装置の全体を示す上面図であって、具体的には、複数のＦＥＴが形成されたウエハ１１を示す上面図である。図１に示すように、ウエハ１１は、縦方向（以下、ｙ軸方向と称す）および横方向（以下、ｘ軸方向と称す）に沿ってそれぞれ複数のマス目に区分けされている。
【００２０】
このマス目は、例えば、ＦＥＴを形成する際に用いられる露光装置のショット領域に対応する。すなわち、一回のショットで露光される領域は、上述の一つのマス目内である。
【００２１】
図２は、図１のマス目の一つ（例えば図１のマス目Ｍ）を拡大して示す上面図である。図２に示すように、一つのマス目Ｍの内部は、複数のＦＥＴ１２が形成される素子形成領域１３と、この素子形成領域１３の周囲の検査パターン形成領域１４とによって構成される。
【００２２】
素子形成領域内１３には、例えば格子状に複数のＦＥＴ１２が形成されている。
【００２３】
また、検査パターン形成領域１４には、素子形成領域内１３に形成されたＦＥＴ１２を形成する際に用いられるｘ方向のパターン位置ずれを検査するためのｘ方向位置ずれ検査パターン１５および、ｙ方向の位置ずれを検査するためのｙ方向位置ずれ検査パターン１６が形成されている。
【００２４】
図３は、図２のｘ方向位置ずれ検査パターン１５を拡大して示す上面図である。図３に示すように、ｘ方向位置ずれ検査パターン１５は、複数組の位置ずれ検査パターン１７および、これらの各位置ずれ検査パターン１７に接触するように設けられた金属抵抗層１８からなる。
【００２５】
金属抵抗層１８は、ウエハ１１上にｘ方向に沿って帯状に延長形成された金属である。そして、複数組の位置ずれ検査パターン１７は、この金属抵抗層１８上に、この抵抗層１８に接するように設けられている。各組の位置ずれ検査パターン１７は、それぞれ、位置ずれの基準となる一対の基準検査パターン１９と、この基準検査パターン１９の間に設けられた被検査対象検査パターン２０と、によって構成される。
【００２６】
複数組の位置ずれ検査パターン１７に設けられる複数対の基準検査パターン１９は、それぞれ一定の間隔（例えばａμｍ間隔）で設けられる。また、それぞれの基準パターン１９の中央の間隔は、例えばｂμｍ間隔で設けられる。
【００２７】
これに対して、被検査対象検査パターン２０は、基準検査パターン１９の間隔とは異なる一定の間隔（例えばａ＋ｂ−１μｍ間隔）で設けられる。このとき、複数組の位置ずれ検査パターン１７のうち、中央に位置する位置ずれ検査パターン１７を第１の検査パターン１７−１とすると、この第１の検査パターン１７−１に設けられる被検査対象検査パターン２０は、理想的には基準検査パターン１９の中央の位置に配置されるように形成される。
【００２８】
これにより、上述の第１の検査パターン１７−１の＋ｘ方向において隣接する第２の検査パターン１７−２は、基準検査パターン１９の中央の位置から−１μｍだけずれた位置に、被検査対象検査パターン２０が形成される。
【００２９】
同様に、上述の第２の検査パターン１７−２の＋ｘ方向において隣接する第３の検査パターン１７−３は、基準検査パターン１９の中央の位置から−２μｍだけずれた位置に、被検査対象検査パターン２０が形成される。
【００３０】
また、上述の第１の検査パターン１７−１の−ｘ方向において隣接する第４の検査パターン１７−４は、基準検査パターン１９の中央の位置から＋１μｍだけずれた位置に、被検査対象検査パターン２０が形成される。
【００３１】
同様に、上述の第４の検査パターン１７−４の−ｘ方向において隣接する第５の検査パターン１７−５は、基準検査パターン１９の中央の位置から＋２μｍだけずれた位置に、被検査対象検査パターン２０が形成される。
【００３２】
なお、ｙ方向位置ずれ検査パターン１６は、図３に示したｘ方向位置ずれ検査パターン１７と同様の構成を、９０度回転させて形成することによって得られる。
【００３３】
上述の位置ずれ検査パターン１７は、基準検査パターン１９を、位置ずれの基準となる基準パターンと同時に形成し、被検査対象検査パターン２０を、被検査対象となるパターンと同時に形成すればよい。図２に示されるＦＥＴ１２におけるドレイン電極２１、ソース電極２２に対するゲート電極２３の位置ずれを検査したい場合、基準検査パターン１９をドレイン電極２０、ソース電極２１とともに形成し、被検査対象検査パターン２０をゲート電極２３とともに形成する。
【００３４】
具体的には、以下の通りである。はじめに、ＦＥＴ１２のドレイン領域、ソース領域、チャネル層等の不純物層および、金属抵抗層１８をウエハ１１の表面に形成した後、このウエハ１１上にレジスト層を形成し、図４に示すような、ドレイン電極２１形成するための開口２４、ソース電極２２形成するための開口２５および、基準検査パターン１９形成するための開口２６をそれぞれ有するマスク２７を用いて、レジスト層を露光する。
【００３５】
ここで、マスク２７の開口２４、２５、２６は、それぞれ、マスク２７上に任意の基準点を定め、この位置から所定の位置に形成される。
【００３６】
また、マスク２７の位置合わせは、図５に示すように、例えば、ウエハ１１上に形成されたマスク位置あわせ用マーク３１−１と、マスク２７に形成された位置あわせ用マーク３１−２（図４においては図示せず）とを合わせるようにして行われる。
【００３７】
次に、この露光されたレジスト層を現像し、この現像されたレジスト層上から、所望の金属等の導電体を蒸着する。これにより、ドレイン電極２１、ソース電極２２および、基準検査パターン１９が形成される。
【００３８】
次に、レジスト層を取り除いた後、再びウエハ１１上にレジスト層を形成し、図６に示すような、ゲート電極２３形成するための開口２８および、被検査対象検査パターン２０を形成するための開口２９をそれぞれ有するマスク３０を用いて、レジスト層を露光する。
【００３９】
ここで、マスク３０の開口２８、２９は、それぞれ、マスク２７の基準点に対応するマスク３０の基準点を定め、この位置からから所定の位置に形成される。なお、特に、第１の検査パターン１７−１の被検査対象検査パターン２０を設けるための開口２９−１は、基準検査パターン１９を設けるための一対の開口２６−１の中央の位置に対応する位置に形成される。
【００４０】
また、マスク３０の位置合わせは、図５に示すのと同様に、例えば、ウエハ１１上に形成されたマスク位置あわせ用マーク３１−１と、マスク３０に形成された位置あわせ用マーク３１−３（図６においては図示せず）とを合わせるようにして行われる。
【００４１】
次に、この露光されたレジスト層を現像し、この現像されたレジスト層上から、所望の金属等の導電体を蒸着する。これにより、ゲート電極２３および、被検査対象検査パターン２０が形成される。
【００４２】
以上の形成方法により、ドレイン電極２１、ソース電極２２に対してゲート電極２３の位置ずれが生じない理想的な場合においては、図３に示すｘ方向位置ずれ検査パターン１５および、図示されないｙ方向位置ずれ検査パターン１６がそれぞれ形成される。
【００４３】
しかし、例えばゲート電極２３の位置が、ｘ方向にｃμｍだけずれて形成された場合には、図７に示すように、ｘ方向位置ずれ検査パターン１５において、被検査対象検査パターン２０は、図３に示された位置（図７において点線で示された位置）に対して、ｘ方向にｃμｍだけずれて形成される。
【００４４】
次に、上述の位置ずれ検査パターン１７を用いたパターン位置ずれ検査方法について説明する。
【００４５】
まず、複数組の位置ずれ検査パターン１７が有するそれぞれの基準検査パターン１９と、その間の被検査対象検査パターン２０とにそれぞれ直流電圧を印加し、これらの間に直流電流を流す。このように直流電流を流すことにより、各位置ずれ検査パターン１７の被検査対象検査パターン２０とこれに対して右側の基準検査パターン１９との間の抵抗Ｒ１と、被検査対象検査パターン２０とこれに対して左側の基準検査パターン１９との間の抵抗Ｒ２と、を測定し、この抵抗差△Ｒ＝Ｒ１−Ｒ２を算出する。
【００４６】
なお、基準検査パターン１９と、その間の被検査対象検査パターン２０とにそれぞれ直流電圧を印加し、各抵抗Ｒ１、Ｒ２を測定する方法は、例えば、半導体テスト装置を用いて自動的に行えばよい。すなわち、半導体テスト装置は、複数組の位置ずれ検査パターン１７にそれぞれ接触する複数本のプローバを有しており、これらのプローバによって、所望の電圧が印加される。さらに、印加される電圧値と、それぞれに流れる電流値とを検出することによって、各抵抗Ｒ１、Ｒ２を測定する。また、抵抗差△Ｒ＝Ｒ１−Ｒ２も、上述の半導体テスト装置において算出すればよい。
【００４７】
次に、図８に示されるように、被検査対象パターン（例えばゲート電極２３）の基準パターン（例えばドレイン電極２１、ソース電極２２）に対するずれ量を横軸とし、算出された△Ｒ＝Ｒ１−Ｒ２を縦軸とするグラフ上に、上述の算出結果をプロットする。
【００４８】
このプロットは、具体的には以下のように行われる。第１の検査パターン１７−１によって算出された△Ｒは、縦軸上にプロットする。また、第２の検査パターン１７−２によって算出された△Ｒは、ずれ量（横軸）が１μｍの位置にプロットする。同様に、第３、第４、第５の検査パターン１７−３、１７−４、１７−５によって算出されたＲ１−Ｒ２は、それぞれずれ量（横軸）が２μｍ、−１μｍ、−２μｍの位置にそれぞれプロットする。
【００４９】
なお、上述の各位置ずれ検査パターン１７は、基準検査パターン１９の中央の位置に対する被検査対象検査パターン２０の位置を、それぞれ１μｍずつずらして形成したが、一般にｄμｍずつずらして形成した場合、上述のプロットは、以下のように行えばよい。第１の検査パターン１７−１によって算出された△Ｒは、上述と同様に縦軸上にプロットする。これに対して第２の検査パターン１７−２によって算出された△Ｒは、ずれ量（横軸）がｄμｍの位置にプロットする。同様に、第３、第４、第５の検査パターン１７−３、１７−４、１７−５によって算出された△Ｒは、それぞれずれ量（横軸）が２ｄμｍ、−ｄμｍ、−２ｄμｍの位置にそれぞれプロットする。
【００５０】
ここで、図７に示すように、算出された△Ｒをプロットし、これらを結んで描かれる直線Ａが、原点を通る場合、基準パターンの位置に対する非検査対象パターンの位置がずれていないことを示す。これは、第１の検査パターン１７−１が、これによって算出される△Ｒを、位置ずれがない理想的な場合には０になるように形成されるためである。
【００５１】
一方で、算出された△Ｒをプロットし、これらを結んで描かれる直線Ｂが直線Ａに対して縦軸負方向にずれた場合、基準パターンの位置に対する非検査対象パターンの位置が＋ｘ方向にずれていることを示す。これは、基準パターンの位置に対する被検査対象パターンの位置がｘ方向にずれた場合、これに伴って被検査対象検査パターン２０の位置が＋ｘ方向にずれ、この結果、各位置ずれ検査パターン１７のＲ１の値が小さくなり、Ｒ２の値が大きくなるためである。
【００５２】
従って、上述とは逆に、プロットを結んで描かれる直線が、直線Ａに対して縦軸正方向にずれた場合、基準パターンの位置に対する被検査対象パターンの位置が−ｘ方向にずれていることを示す。これも同様の理由による。すなわち、基準パターンの位置に対する被検査対象パターンの位置が−ｘ方向にずれた場合、これに伴って被検査対象検査パターン２０の位置が−ｘ方向にずれ、この結果、各検査パターンのＲ１の値が大きくなり、Ｒ２の値が小さくなるためである。
【００５３】
さらに、プロットを結んで描かれる直線と、図４の横軸との交点座標を算出することにより、基準パターンの位置に対する被検査対象パターンの位置のずれ量を定量的に算出することができる。すなわち、△Ｒが０になる場合のずれ量を算出することにより、基準パターンの位置に対する非検査対象パターンの位置のずれ量を定量的に算出することができる。
【００５４】
このような方法により、基準パターンの位置に対する被検査対象パターンの位置のずれ量を定量的に算出することができる。
【００５５】
なお、上述の抵抗差△Ｒのプロットおよび、△Ｒが０になる場合のずれ量の算出も、上述の半導体テストにおいて行えばよい。
【００５６】
以上のように、本実施形態による半導体装置によれば、各ショット毎に上述したような複数組の位置ずれ検査パターン１７が設けられており、各位置ずれ検査パターン１７の抵抗差△Ｒを算出し、この結果をグラフ上に示すことにより、基準パターンの位置に対する被検査対象パターンの位置のずれ量を定量的に算出することができる。従って、パターンの位置ずれの検査精度を向上させることが可能となる。
【００５７】
また、パターンの位置ずれ量を各ショット毎に定量的に算出することができるため、ウエハ１１面内におけるずれ方向およびずれ量の分布を知ることもできる。
【００５８】
なお、このようなパターン位置ずれ検査方法において、上述の説明では、ＦＥＴ１２におけるドレイン電極２１、ソース電極２２に対するゲート電極２３の位置ずれを検査する場合について説明した。しかし、例えばＦＥＴ１２上には絶縁膜を介して、ドレイン電極２１、ソース電極２２およびゲート電極２３に信号を供給する配線パターンが形成された配線層を含む複数の配線層が形成されている。
【００５９】
このとき、下層の配線層に形成された第１の配線パターンに対して、絶縁膜を介して形成された上層の配線層の第２の配線パターンに位置ずれが生じた場合、これらの第１、第２の配線パターンが絶縁膜に形成されたコンタクトホールを介して接続されない。そこで上述のパターン位置ずれ検査方法は、このような配線パターンの位置ずれを検査する場合についても同様に適用可能である。
【００６０】
すなわち、基準パターンである第１の配線パターンと同時に、基準検査パターン１９を、例えば下層の配線層に形成し、被検査対象パターンである第２の配線パターンと同時に、被検査対象検査パターン２０を、下層の配線層に形成する。この際、金属抵抗層１８は、すべての位置ずれ検査パターン１７に接触する位置に形成されればよく、例えば下層の配線層に形成される。
【００６１】
なお、被検査対象検査パターン２０は、上層の配線層に形成されてもよい。この場合、金属抵抗層１８は、すべての位置ずれ検査パターン１７に接触させるため、絶縁膜に形成される必要がある。
【００６２】
以上のように構成し、上述のパターン位置ずれ検査方法を適用することにより、第１の配線パターンに対する第２の配線パターンの位置のずれ量を定量的に算出することができるため、パターンの位置ずれの検査精度を向上させることが可能となる。
【００６３】
なお、上述のパターン位置ずれ検査方法は、各電極２１、２２、２３の位置に対する第１の配線パターン若しくは第２の配線パターンの位置ずれの検査においても、同様に適用することができる。
【００６４】
さらに、上述のパターン位置ずれ検査方法は、製造の際に、パターンの重ね合わせが必要となる他の半導体装置および、ＩＣ、ＬＳＩ等の半導体装置に対しても同様に適用可能である。
【００６５】
また、半導体装置以外においても、製造の際にパターンの位置合わせが必要となる装置であれば、全ての装置において、同様に適用可能である。
【００６６】
例えば、液晶ディスプレイは、互いに対向配置された２枚のガラス基板の間に、配向膜を介して液晶層が形成された構造である。ガラス基板上には、マトリクス状に複数のトランジスタが形成されている。さらに、ガラス基板上には、このトランジスタに所望の信号を供給する信号線および、トランジスタ動作を制御する制御信号を供給する走査線が形成されている。
【００６７】
トランジスタは、ガラス基板上にマトリクス状に形成された電極に所望の信号を供給するものであり、電極に信号が供給されることにより、液晶層による光の透過、非透過を制御している。
【００６８】
信号線は、互いに平行な複数の配線からなる。走査線も同様に、互いに平行な複数の配線からなる。そして、例えば信号線は、下層の配線層に形成され、走査線は、上層の配線層に、信号線と直交するように形成されている。なお、各トランジスタと信号線若しくは走査線とは、各層間に形成された絶縁層に形成されたコンタクトホールを介して接続されている。
【００６９】
このように、液晶ディスプレイに用いられるガラス基板上に、トランジスタ若しくは走査線、信号線を形成する際にも、上述のｘ方向位置ずれ検査パターン１５若しくは、ｙ方向位置ずれ検査パターン１６を同時に形成することにより、トランジスタを構成する各電極の位置ずれ量、トランジスタと走査線若しくは信号線とのパターンの位置ずれ量、および、走査線と信号線とのパターンの位置ずれ量を定量的に算出することができる。
【００７０】
例えば、トランジスタを形成する際には、上述のＦＥＴ１２の場合と同様に、例えば、基準パターンであるトランジスタのドレイン電極、ソース電極とともに、複数組の基準検査パターン１９を形成し、被検査対象パターンであるトランジスタのゲート電極とともに、複数の被検査対象検査パターン２０を形成すればよい。この際、複数組の基準検査パターン１９および複数の被検査対象検査パターン２０からなる複数の位置ずれ検査パターン１７は、例えば、ガラス基板の周辺部（非表示領域）に形成される。なお、金属抵抗層１８は、全ての位置ずれ検査パターン１７に接触する箇所であれば、いずれの箇所に形成されてもよく、例えば、ガラス基板の周辺部に形成される。
【００７１】
また、走査線および信号線を形成する際には、上述の第１の配線パターンと第２の配線パターンとの位置ずれの検査と同様に、例えば、基準パターンである信号線とともに、複数組の基準検査パターン１９を形成し、被検査対象パターンである走査線とともに、複数の被検査対象検査パターン２０を形成すればよい。この際、複数組の基準検査パターン１９および複数の被検査対象検査パターン２０からなる複数の位置ずれ検査パターン１７は、例えば、ガラス基板の周辺部（非表示領域）に形成される。なお、金属抵抗層１８は、全ての位置ずれ検査パターン１７に接触する箇所であれば、いずれの箇所に形成されてもよく、例えば、下層の配線層に形成される。
【００７２】
なお、トランジスタの各電極の位置に対する信号線若しくは走査線の位置ずれの検査においても、同様に適用することができる。
【００７３】
以上に、本発明の適用例を示したが、位置ずれ検査パターン１７自体も、上述した形態に限定されるものではない。例えば、位置ずれ検査パターン１７が形成される組数は限定されない。しかし、位置ずれ検査パターン１７の組数を増加させ、かつ、各位置ずれ検査パターン１７の基準検査パターン１９の中央の位置に対する被検査対象検査パターン２０の位置のずれ量（上述の例では、±１μｍ、±２μｍ）を、短くすることにより、より高精度の検査が可能である。
【００７４】
また、上述の位置ずれ検査パターン１７の形状等は限定されず、Ｒ１−Ｒ２を算出することができるものであればよい。
【００７５】
また、本発明においては、上述の位置ずれ検査パターン１７を用いたパターン位置ずれ検出方法は、半導体テスト装置を用いて自動的に行われたが、人間による手作業で行ってもよい。この場合であっても、位置ずれ量を定量的に算出することができる。
【符号の説明】
【００７６】
１１・・・ウエハ
１２・・・ＦＥＴ
１３・・・素子形成領域
１４・・・検査パターン形成領域
１５・・・ｘ方向位置ずれ検査パターン
１６・・・ｙ方向位置ずれ検査パターン
１７・・・位置ずれ検査パターン
１７−１・・・第１の検査パターン
１７−２・・・第２の検査パターン
１７−３・・・第３の検査パターン
１７−４・・・第４の検査パターン
１７−５・・・第５の検査パターン
１８・・・金属抵抗層
１９・・・基準検査パターン
２０・・・被検査対象検査パターン
２１・・・ドレイン電極
２２・・・ソース電極
２３・・・ゲート電極
２４・・・ドレイン電極形成用開口
２５・・・ソース電極形成用開口
２６・・・基準パターン形成用開口
２７・・・マスク
２８・・・ゲート電極形成用開口
２９・・・被検査対象検査パターン形成用開口
３０・・・マスク
３１−１・・・ウエハ上の位置あわせ用マーク
３１−２、３１−３・・・マスクの位置合わせ用マーク
【図１】
2011060946.tif 000003
【図２】
2011060946.tif 000004
【図３】
2011060946.tif 000005
【図４】
2011060946.tif 000006
【図５】
2011060946.tif 000007
【図６】
2011060946.tif 000008
【図７】
2011060946.tif 000009
【図８】
2011060946.tif 000010