(57)【要約】【課題】配線性の向上とレイアウトサイズの縮小を図る。【解決手段】標準セル１は、長方形の領域を持つセルであり、論理回路用の入力端子６と出力端子７が存在する信号配線領域３と、信号配線領域３を挟んで標準セル１の長手方向の両側にそれぞれ位置し、論理回路用の電源端子８が信号配線領域３から延びて内在する電源配線領域２とからなる。各々の電源配線領域２は、標準セル１の長手方向の両端側に位置する電源端子８の一部を除去可能な領域９を含む。複数の標準セル１を縦および横方向に隣接させて列状に並べると、隣接する２つの電源配線領域２をセル長手方向にて合わせた範囲Ｘ内で電源配線１０が移動可能である。電源配線１０の位置に応じて領域９を取り除いて、電源端子８の長さを変更可能である。標準セル１の長手方向における信号配線領域３の範囲Ｙは、信号配線の混雑予測に応じて拡縮可能である。【選択図】図２
2011191883.tif 000002
【特許請求の範囲】
【請求項１】
長方形の領域を持つ標準セルであって、論理回路のための入力端子および出力端子が存在する信号配線領域と、該信号配線領域を挟んで該標準セルの長手方向の両側にそれぞれ位置し、前記論理回路のための電源端子が前記信号配線領域から延びて内在する電源配線領域とからなり、各々の前記電源配線領域が、前記標準セルの長手方向の両端側に位置する前記電源端子の一部を除去可能な領域を含む標準セルを準備する第一工程と、
複数の前記標準セルを前記長手方向および該長手方向と交差する方向に隣接させて列状に並べる第二工程と、
各々の前記標準セルの前記信号配線領域に信号線を仮想配線し、このときの各々の前記標準セルの配線混雑度を確認する第三工程と、
前記標準セルの長手方向に関して隣接する前記標準セルどうしで前記配線混雑度を比較する第四工程と、
前記配線混雑度を比較した結果に応じて、前記標準セルの長手方向に関して隣接する各々の前記標準セルの前記信号配線領域の前記長手方向における範囲を調整し、この調整された範囲を、信号線のみが施され電源配線の配置が禁止される禁止領域として確定する第五工程と、
前記標準セルの長手方向に関して隣接する前記標準セル間において、確定された前記禁止領域を除いた箇所に第１配線層の電源配線を挿入する第六工程と、
前記確定された前記禁止領域を使って、前記標準セル間の信号線配線を実施する第七工程と、
を有する半導体装置の設計方法。
【請求項２】
前記第五工程において、前記標準セルの長手方向に関して隣接する各々の前記標準セルの前記信号配線領域の前記長手方向における範囲を調整するとき、前記配線混雑度が密である側の前記標準セルの前記信号配線領域の前記長手方向における範囲は広くされ、前記配線混雑度が疎である側の前記標準セルの前記信号配線領域の前記長手方向における範囲は当初設定された最小幅とされる、請求項１に記載の半導体装置の設計方法。
【請求項３】
前記第五工程において、前記標準セルの前記信号配線領域の前記長手方向における範囲を広げる場合、前記電源配線領域の、前記電源端子の一部を除去可能な領域を取り除いて該範囲を広げる、請求項２に記載の半導体装置の設計方法。
【請求項４】
前記第五工程において、前記配線混雑度が疎である側の前記標準セルについて前記電源配線領域の、前記電源端子の一部を除去可能な領域を取り除く、請求項２に記載の半導体装置の設計方法。
【請求項５】
前記第六工程において、確定された前記禁止領域を除いた領域のすべてを電源配線とする請求項１に記載の半導体装置の設計方法。
【請求項６】
長方形の領域を持つ標準セルであって、論理回路の入力端子および出力端子が存在する信号配線領域と、該信号配線領域を挟んで前記標準セルの長手方向の両側にそれぞれ位置し、前記論理回路の電源端子が前記信号配線領域から延びて内在する電源配線領域とからなり、該各々の電源配線領域が、前記標準セルの長手方向の両端側に位置する前記電源端子の一部を除去可能な領域を含む標準セル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の設計方法に関するものであり、特に、論理セルなどの標準セル（スタンダードセル）を用いた半導体装置を設計する方法に関する。
【背景技術】
【０００２】
近年の半導体装置の微細化および大規模化に伴い、その設計手法はより複雑さを増している。大規模な回路の設計にはセルベースの設計手法が用いられることがほとんどである。セルベース設計では、基本ゲートや使用頻度の高い論理回路のパターンを標準セルとしてあらかじめ登録しておき、標準セルを列状に複数配置し標準セル間を配線することでレイアウト設計を行う。
【０００３】
このようなセルベースレイアウト設計においては、歩留まりの向上を図り、コスト削減を図るために様々な方法が提案されている。
【０００４】
特許文献１に記載されている手法では、一対の平行な電源配線を含む標準セルを配置する。この標準セルについては、一対の電源配線の間で該電源配線と同じ配線層の、素子間配線が存在しない領域を配線チャネルとし、この領域を該一対の電源配線と直角な方向へ所定の範囲で伸縮自在とする。該配線チャネルの領域は、該配線チャネル内に該電源配線と平行な方向に通される配線トラックの数に基づいて伸縮させることにする。そこで、標準セルを配列した後、配線経路を具体的に決定せずに標準セル間を概略配線する。このときのセル間接続配線の本数に応じて、電源配線をセル外側へ移動させてセルサイズを大きくしたり、電源配線をセル内側へ移動させてセルサイズを小さくしたりする。その後、概略配線を具体的な配線経路を考慮した詳細配線にする。
【０００５】
このように特許文献１では、標準セルの電源配線の位置を可変してセル内の配線領域を伸縮させて配線性を向上させている。
【０００６】
また、特許文献２に記載されている第一の手法では、セル棚に電源配線を含む論理セルを配置した後、信号線配線を実施する。この段階で、配線の疎密を把握し、配線混雑箇所を特定する。次に、その上位階層の電源配線の生成を実施するが、信号線配線が密となる箇所には、該上位階層の電源配線によって配線混雑が悪化しないように、疎となる電源配線を生成する。また、信号線配線が疎となる箇所には、配線領域に余裕があるため、電源配線を補強するように密となる上位階層の電源配線を生成する。このように、信号線配線の混雑状況に合わせて疎密をつけて上位階層の電源配線を生成している。
【０００７】
さらに特許文献２には次のような第二の手法も提案されている。まず、セル棚に複数階層の電源配線の生成を実施する。続いて、各階層の電源配線を避けて論理セルの配置場所を予測する。さらに、配置予測されたそれぞれの論理セル間の接続情報から信号線の混雑具合について予測を実施する。配線混在が発生すると予測した箇所については論理セルの配置変更を実施する。この変更により各々の論理セル間の配置間隔が広くなり、配線混雑を回避できるとしている。つまり、信号線配線が集中することが予想される箇所の論理セルを分散させてセル配置の最適化を行っている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平6-85062号公報（図１〜２、段落［0033］−[0038］参照）
【特許文献２】特開2006-294744号公報（図１〜８、段落[0023]−[0039］参照]
【発明の概要】
【発明が解決しようとする課題】
【０００９】
標準セルを列状に配置したレイアウトにおいては、標準セル内に設けられた電源配線によって配線領域が区画化されるため、一部の配線混雑箇所によって配線が施せなくなったりデッドスペースが生まれたりする。本発明者らは、それが緩和できないかと考えた。
【００１０】
しかし、上述した特許文献１では、標準セルに含まれる電源配線を移動する方法であるため、この標準セルが配置されたセル棚や配線チャネル毎にしか電源位置を調整できない。したがって、局所的な配線混雑は緩和されるが、同時に、レイアウト全体では配線領域の疎な箇所（デッドスペース等）も発生してしまう。また電源配線の移動でセルサイズも変わるので、別のセル棚へ標準セルを移動するときにはセルのサイズ修正および再配線が必要になる。
【００１１】
一方、特許文献２に記載された第二の手法は、信号線配線が集中することが予想される箇所の論理セル（標準セル）を分散させる手法であるので、セルの移動と配置領域の拡大が発生し、再配置の工数や、レイアウトサイズの増加を招く問題がある。また第一の手法は、調整する電源配線が最下配線層の電源配線ではなく、上位階層の電源配線である。論理セルの領域は最下配線層の電源位置で規制されるため、この手法では論理セル自体の面積縮小を可能にすることはできない。
【課題を解決するための手段】
【００１２】
本発明による一つの態様は、長方形の領域を持つ標準セルであって、論理回路の入力端子および出力端子が存在する信号配線領域と、該信号配線領域を挟んで該標準セルの長手方向の両側にそれぞれ位置し、前記論理回路の電源端子が前記信号配線領域から延びて内在する電源配線領域とからなり、各々の前記電源配線領域が、前記標準セルの長手方向の両端側に位置する前記電源端子の一部を除去可能な領域を含む標準セルを用いて、半導体装置を設計する方法を提供する。
【００１３】
この方法は、上記の標準セルを準備する第一工程と、
複数の前記標準セルを標準セルの長手方向および該長手方向と交差する方向に隣接させて列状に並べる第二工程と、
各々の標準セルの信号配線領域に信号線を仮想配線し、このときの各々の標準セルの配線混雑度を確認する第三工程と、
標準セルの長手方向に関して隣接する標準セルどうしで配線混雑度を比較する第四工程と、
配線混雑度を比較した結果に応じて、標準セルの長手方向に関して隣接する各々の標準セルの信号配線領域の長手方向における範囲を調整し、この調整された範囲を、信号線のみが施され電源配線の配線が禁止される禁止領域として確定する第五工程と、
標準セルの長手方向に関して隣接する標準セル間において、確定された禁止領域を除いた箇所に第１配線層の電源配線を挿入する第六工程と、
確定された禁止領域を使って、標準セル間の信号線配線を実施する第七工程と、を有する。
【００１４】
このような方法よれば、各標準セルの配線混雑度に応じて、電源配線領域と信号配線領域の大きさを調整することができるので、局所的な配線混雑の緩和が可能である。このため、配線性が向上し、配線リミットの緩和が可能である。
【００１５】
さらに、標準セルの長手方向に隣接するセル間の電源配線領域を調整することで、電源配線を曲げて配線できる。これにより、配線密度が向上し、配線デッドスペースの緩和が図れる。
【００１６】
さらに、標準セル内に設けられた電源端子の一部を除去可能なセル構成であるので、配線混雑度が疎な標準セルにおいて電源端子の削減が可能である。これにより、セルサイズが可変でき、レイアウト面積の縮小が容易となる。
【発明の効果】
【００１７】
本発明によれば、配線性の向上とレイアウトサイズの縮小を図ることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態による半導体装置の設計方法に用いる標準セルの概略図。
【図２】図１に示した標準セルを列状に配置するときのイメージ図。
【図３】図１に示した標準セルを使った配線設計手順（すなわち半導体装置のレイアウト設計方法）を説明する図。
【図４】図３のステップＳ２３及びＳ２４での設計手法を模式的に表した図。
【図５】図３のステップＳ２４及びＳ２５での設計手法を模式的に示した図。
【図６】図３のステップＳ２４及びＳ２５での設計手法の別の例を模式的に示した図。
【図７】図３のステップＳ２４及びＳ２５での設計手法のさらに別の例を説明する図。
【図８】本発明による複数の標準セルを横方向と縦方向に交差するように配列した場合（十字レイアウト）を示す模式的平面図。
【図９】図８の十字レイアウトにおいて、図２に示したような標準セルのレイアウト形状から、電源端子分離可能箇所を削除した様子を示す図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図面を参照して説明する。
【００２０】
図１は本発明の実施形態による半導体装置の設計方法に用いる標準セルの概略図である。
【００２１】
図１に示すように、本実施形態の標準セル１は長方形のセル領域を画定している。該セル領域は、該セル領域の長手方向の両端にそれぞれ位置する電源配線領域２と、電源配線領域２の間に位置する信号配線領域３とからなる。信号配線領域３には、ＣＭＯＳトランジスタを構成するＰ型拡散層４およびＮ型拡散層５に接続可能な入力端子６や出力端子７が存在する。さらに、各々の電源配線領域２には電源端子８が標準セル１の長手方向に沿って存在し、かつ、電源端子８は信号配線領域３内へ延びていてＰ型拡散層４またはＮ型拡散層５と接続可能になっている。
【００２２】
入力端子６、出力端子７、および電源端子８は同一の配線層に存在する。とりわけ、本願が提案する標準セルでは半導体基盤上に形成する多層の配線層のうち、最下層（第１配線層）の直上の第２配線層が使用される。
【００２３】
電源配線領域２には電源端子分離可能箇所９が設けられている。電源端子分離可能箇所９は、標準セル１の長手方向の最端側に存在する電源端子８の一部を標準セル１の長手方向に関して分離可能な領域である。
【００２４】
図２は図１に示した標準セル１を列状に並べるときのイメージ図である。
【００２５】
半導体基盤上の第１配線層において、標準セル１の長手方向に直交する方向（図２の横方向）に沿って平行に延びる複数の電源配線１０が配され、さらに、第２配線層において、多数の同一構成の標準セル１が、隣り合う電源配線１０の間ごとに横方向に配列されることになる。また、横方向に延びる電源配線１０は、各標準セル１内の電源端子８と接続されることになる。
【００２６】
第２配線層に横二列で標準セル１を配列するとき、図２に示すように、標準セル１の長手方向に関して２つの標準セル１が隣接するように配置される。このとき、セル境界１１を挟んでそれぞれの標準セル１内の電源配線領域２が隣接するため、隣接する２つの電源配線領域２内の電源端子８はセル境界１１の所で接続することができる。また電源配線１０は、隣接する２つの電源配線領域２を標準セル１の長手方向に関して合わせた範囲内（図２の電源配線移動可能範囲Ｘ）において、移動可能である。電源配線１０の位置に応じて電源端子分離可能箇所９を取り除いて、電源端子８の長さを変更することが可能である。
【００２７】
さらに、標準セル１の長手方向における信号配線領域３の範囲（図２の信号配線可能範囲Ｙ）は、ＣＭＯＳトランジスタを構成するのに必要十分の最小幅で定めておくが、信号配線の混雑予測に応じて拡張可能になっている。この拡張と同時に入力端子６および出力端子７も延長される。
【００２８】
次に、上記のような標準セル１を使った配線設計手順（すなわち半導体装置のレイアウト設計手順）を図３〜図６に基づいて説明する。この配線は、標準セルの配置と端子間の配線経路を決定する自動配置配線ツールを使って行われる。自動配置配線ツールは、コンピュータでその演算処理が実行されるプログラムから構成されており、半導体装置の設計を行うコンピュータに予めインストールされたうえで使用される。上記のように構成された標準セル１もまた、自動配置配線ツールをインストールしたコンピュータに記憶させておく。
【００２９】
このような自動ツールを用い、まず、図１に示した標準セル１を、標準セル１の長手方向とは直交する方向に並べて配置する。図１の横方向に配置された標準セル１の列は、平行に複数設けられる。このとき、図２に示したように、標準セル１の長手方向に関して２つの標準セル１が隣接するように配置される。
【００３０】
このように標準セルの配置（図３のステップＳ２１）が完了したら、配置した標準セル１の信号配線領域３間に接続する配線を仮に生成する。そして、このときの各標準セル１の配線混雑度を確認し記憶する（図３のステップＳ２２）。配線混雑度は、例えば、標準セル１内の当初設定された信号配線可能範囲Ｙに平面的に占められる配線の面積、すなわち配線密度としている。
【００３１】
続いて、標準セル１の長手方向に関して隣接する２つの標準セル１間で、配線混雑度を比較する（図３のステップＳ２３）。なお、標準セル１が横一列に配置された半導体基盤の表面部分はセル棚と呼ばれ、横一列に配置された複数の標準セル１で画定される枠は棚枠（Ｒｏｗ）と呼ばれる。
【００３２】
ステップＳ２３での比較結果に応じて信号配線可能範囲Ｙを調整し、この調整された範囲を、セル間信号配線のみが施される配線チャネル領域として確定する。言い換えれば、確定された配線チャネル領域の内側は、電源配線１０の配線が禁止される領域となる（図３のステップＳ２４）。信号配線可能範囲Ｙの調整は、配線混雑度が密である側の標準セル１の信号配線可能範囲Ｙは広くされ、配線混雑度が疎である側の標準セル１の信号配線可能範囲Ｙは当初設定された最小幅とされる。配線混雑度が密であるために信号配線可能範囲Ｙを広げる場合、電源端子分離可能箇所９を取り除き、その残りの電源端子８をセル境界１１まで伸ばすことで、標準セル１の当初の設計サイズを大きくしないで対応できる。
【００３３】
その後、標準セル１の長手方向に関して隣接する標準セル１間において、確定された配線チャネル領域を除いた箇所に第１配線層の電源配線１０を挿入する（図３のステップＳ２５）。
【００３４】
最後に、上記のように確定された配線チャネル領域を使って、標準セル１間を配線接続する（図３のステップＳ２６）。
【００３５】
図４は図３のステップＳ２３及びＳ２４での設計手法を模式的に示したものである。
【００３６】
図４（ａ）の左側図に示すように、隣接するセル棚において、一方の標準セル１の配線混雑度が疎であり、他方の標準セル１の配線混雑度が密であるとする。この場合、図４（ａ）の右側図に示すように、一方の標準セルの信号配線領域３については、信号配線可能範囲Ｙが設定当初の狭いままの最小幅にされ、他方の標準セルの信号配線領域３については、セル境界側の電源端子分離可能箇所９を取り除くことでその分だけ信号配線可能範囲Ｙが広くされる。また、一方の標準セルの信号配線領域３の、セル境界とは反対側の電源配線領域２については電源端子分離可能箇所９を削除することが可能である。他方の標準セルの信号配線領域３の、セル境界１１とは反対側の電源配線領域２は、電源配線１０が配される領域と接するように画定される。
【００３７】
図４（ｂ）の左側図に示すように、隣接するセル棚において、両方の標準セル１の配線混雑度が密であるとする。この場合、図４（ｂ）の右側図に示すように、両方の標準セルの信号配線領域３について、セル境界側の電源端子分離可能箇所９を取り除くことでその分だけ信号配線可能範囲Ｙが広くされる。また、それぞれの標準セルの信号配線領域３の、セル境界１１とは反対側の電源配線領域２は、電源配線１０が配される領域と接するように画定される。
【００３８】
図４（ｃ）の左側図に示すように、隣接するセル棚において、両方の標準セル１の配線混雑度が疎であるとする。この場合、図４（ｃ）の右側図に示すように、両方の標準セルの信号配線領域３について、信号配線可能範囲Ｙが設定当初の狭いままの最小幅にされる。また、それぞれの標準セルの信号配線領域３の、セル境界１１とは反対側の電源配線領域２については電源端子分離可能箇所９を削除することが可能である。
【００３９】
さらに図５及び図６は、図３のステップＳ２４及びＳ２５での設計手法の例を模式的に示したものである。
【００４０】
上述したように、ステップＳ２４では、各標準セル１に設けられる仮想配線の疎密状況により信号配線可能範囲Ｙを調整し、配線チャネル領域すなわち電源配線禁止領域を確定している。このとき、図５の例では確定された配線チャネル領域（以下、配線領域確定枠１２と呼ぶ。）への配線よりも先に、配線領域確定枠１２を除いた箇所に第１配線層の電源配線１０を配置する。その後、電源配線１０を配置した後の空き領域を、信号配線を接続可能な配線チャネル領域として再設定する。あるいは、配線領域確定枠１２に信号配線を配した後、配線領域確定枠１２を除いた箇所に電源配線１０を配置してもよい。
【００４１】
一方、図６に示す例のように、棚枠１３から配線領域確定枠１２を差し引いた領域全部を電源配線１０として定義してもよい。この場合、配線領域確定枠１２に電源配線以外の信号配線を配した後、配線領域確定枠１２以外の領域全部が電源配線１０になるので、自動配置配線ツールでの配線時に電源配置を省略できる。
【００４２】
また、図７に示すような配線も実施することができる。この図に示すように、第２配線層において、標準セル１の長手方向に関して２つの標準セル１が隣接するように配置される。これより、隣接するそれぞれの標準セル１内の電源端子８がセル境界１１の所で接続される。そして本例の場合、図５に示したようにセル境界１１の付近に配線の空き領域があれば、隣接するそれぞれの標準セル１内の入力端子６および出力端子７をセル境界１１の近くまで延ばしておく。さらに、セル境界１１を挟んで隣接するそれぞれの電源配線領域２内で電源配線１０の位置を信号配線可能範囲Ｙ側へ変更し、セル境界１１近くに位置する入力端子６または出力端子７の端部の所に、入力用信号線１４または出力用信号線１５を配置する。
【００４３】
このように、信号配線可能範囲Ｙを小さくすることでセル境界１１付近に空いた領域に、入力端子６または出力端子７を延長し、かつ、入力端子６または出力端子７と接続可能な信号線を設けると、配線性が向上する。
【００４４】
また図８には、複数の標準セル１を横方向と縦方向に交差するように配列した場合（十字レイアウト）の模式的平面図を示す。この図に示すように、十字レイアウトの場合、縦横に配線された信号線がクロスする領域は配線が密になり、中央のクロスする領域から離れるに従って、配線密度が疎になる傾向がある。この場合、配線密度が疎になる領域において、電源端子分離可能箇所９が削除された標準セル１を配置することにより、レイアウト面積の縮小（コンパクション）が図れる。
【００４５】
図９に、図２に示したような標準セル１のレイアウト形状から、電源端子分離可能箇所９を削除した様子を示す。図９（ａ）は図２に示したセルレイアウトの形を簡略化して示しているが、各標準セル１の電源端子分離可能箇所９を削除した後、それらを結合すると、図９（ｂ）に示すように２つの標準セル１が占める面積が縮小される。図８に示したような十字レイアウト等において配線密度が疎になる領域に、このようにサイズ変更した標準セル１を使用してレイアウト面積の縮小化を行うことができる。
【００４６】
上述した本願発明は、長方形レイアウトでの自動配線設計を行う製品例えばメモリ製品などにおいて、配線性の向上とレイアウトサイズの縮小を図るときに特に有効である。
【００４７】
以上、本発明者によってなされた発明を実施例に基づき説明したが、本発明は上記の実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【００４８】
１    標準セル
２    電源配線領域
３    信号配線領域
４    Ｐ型拡散層
５    Ｎ型拡散層
６    入力端子
７    出力端子
８    電源端子
９    電源端子分離可能箇所
１０    電源配線（第１配線層）
１１    セル境界
１２    配線領域確定枠
１３    棚枠
１４    入力用信号線
１５    出力用信号線
Ｘ    電源配線移動可能範囲
Ｙ    信号配線可能範囲
【図１】
2011191883.tif 000003
【図２】
2011191883.tif 000004
【図３】
2011191883.tif 000005
【図４】
2011191883.tif 000006
【図５】
2011191883.tif 000007
【図６】
2011191883.tif 000008
【図７】
2011191883.tif 000009
【図８】
2011191883.tif 000010
【図９】
2011191883.tif 000011