(57)【要約】【課題】画素内の光電変換部と電荷保持部の境界付近で遮光膜の画素開口端で回折光に起因したノイズ増大がある。【解決手段】遮光膜１１６、光電変換部（ＰＤ）、電荷保持部（１０７）、低屈折率部（２）を有する。電荷保持部（１０７）は、光電変換部（ＰＤ）とともに半導体基板に形成されて画素（１）を構成し、光電変換部（ＰＤ）から読み出された蓄積電荷を遮光膜（１１６）の下方で保持する。低屈折率部（２）は、光電変換部（ＰＤ）と電荷保持部（１０７）との間の基板領域に埋め込まれ、周囲の基板領域より屈折率が低い。【選択図】図１
2011233589.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板、および、当該半導体基板の上方に設けられた遮光膜と、
前記遮光膜の画素開口からの入射光に応じた電荷を発生し蓄積する光電変換部と、
前記光電変換部とともに半導体基板に形成されて画素を構成し、前記光電変換部から読み出された蓄積電荷を前記遮光膜の下方で保持する電荷保持部と、
前記光電変換部と前記電荷保持部との間の基板領域に埋め込まれ、周囲の基板領域より屈折率が低い低屈折率部と、
を有する固体撮像デバイス。
【請求項２】
前記半導体基板がシリコン基板であり、前記低屈折率部の材料が二酸化シリコンである
請求項１記載の固体撮像デバイス。
【請求項３】
前記低屈折率部は、一部が前記半導体基板に埋め込まれた局部酸化膜である
請求項１または２記載の固体撮像デバイス。
【請求項４】
前記低屈折率部は、前記半導体基板の溝に、半導体基板材料より屈折率が低い低屈折率材料が埋め込まれたトレンチ絶縁層である
請求項１または２記載の固体撮像デバイス。
【請求項５】
前記光電変換部と対向する前記電荷保持部の辺に沿って、または、当該辺と並行に前記低屈折率部が配置され、当該低屈折率部は、半導体基板領域に低屈折率材料を埋め込むことで形成されている
請求項１〜４記載の固体撮像デバイス。
【請求項６】
前記低屈折率部は、前記電荷保持部が前記光電変換部と対向する前記辺の一部側に延在しない
請求項５記載の固体撮像デバイス。
【請求項７】
前記低屈折率部は、前記辺の一部側で途切れ、当該途切れた箇所以外は前記電荷保持部の外周辺を囲む略環状の平面形状を有する
請求項６記載の固体撮像デバイス。
【請求項８】
前記遮光膜の画素開口が前記光電変換部の内側で、かつ一方に偏った範囲を開口し、
前記低屈折率部が延在しない、または途切れた箇所が前記遮光膜の画素開口中心から遠い方の前記辺の端部側に位置する
請求項６または７記載の固体撮像デバイス。
【請求項９】
光学系を含む画像入力部を有し、
前記画像入力部に固体撮像デバイスが含まれ、
前記固体撮像デバイスは、
半導体基板、および、当該半導体基板の上方に設けられた遮光膜と、
前記遮光膜の画素開口からの入射光に応じた電荷を発生し蓄積する光電変換部と、
前記光電変換部とともに半導体基板に形成されて画素を構成し、前記光電変換部から読み出された蓄積電荷を前記遮光膜の下方で保持する電荷保持部と、
前記光電変換部と前記電荷保持部との間の基板領域に埋め込まれ、周囲の基板領域より屈折率が低い低屈折率部と、
を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板に光電変換部と電荷保持部が形成され、当該基板上方で光電変換部の一部を開口し電荷保持部を遮光する遮光膜を有する固体撮像デバイスに関する。
【背景技術】
【０００２】
固体撮像デバイスとして、例えば、光電変換素子であるフォトダイオードのＰＮ接合容量に蓄積した光電荷を、ＭＯＳトランジスタを介して読み出すＣＭＯＳイメージセンサがある。
【０００３】
ＣＭＯＳイメージセンサは、種々の画素構成が提案されている。画素の基本構成のうち、半導体基板の不純物領域から形成される部分として光電変換部および電荷保持部と、受光電荷量の情報を画素外部に出力させるための画素回路内の各種トランジスタがある。
光電変換部は、入射光を受光して光電変換し電荷を蓄積する。電荷保持部は、光電変換部の蓄積電荷（以下、光電変換により得られた電荷であるため“光電荷”ともいう）が読み出されたときに当該光電荷を一時的に保持する。
【０００４】
このうち電荷保持部は、その種類、数が様々である。必須のものとしては、光電荷の電荷量を、画素外部へ出力のために画素回路の各種トランジスタが取り扱い可能な電圧値に変換する、いわゆる浮遊拡散容量（ＦＤ）を構成する不純物領域（以下、ＦＤ部と呼ぶ）がある。
また、詳細は後述するが、いわゆるグローバル露光と呼ばれる全画素同時読み出しに必要な電荷保持部としては、メモリ部（ＭＥＭ）あるいは電荷格納部と呼ばれる不純物領域も知られる。
さらにＦＤ部を２つ設けて、そこから同時に電荷量を読み出すための構成もある。
また、メモリ部を光電変換部と同様にＨＡＤ構造としたものもある。
【０００５】
何れにしても光電変換部に近接して配置された電荷保持部は、光電変換部の画素開口に近いことから漏れ光が入り、これが保持電荷のノイズとなることが知られる。
【０００６】
遮光を完全に行うための構成としては、例えば特許文献１，２に記載されている。
特許文献１には、遮光膜端部の直下にチャネルストップ層（Ｐ型半導体領域）を形成したものが記載されている。
特許文献２には、遮光膜端部を基板に設けた溝に埋め込んだものが記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１０８２２２号公報
【特許文献２】特開２００７−００５４９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
例えば、グローバルシャッタ動作のＣＭＯＳイメージセンサにおいて、ＭＥＭ領域（電荷保持部の一種）で電荷を保持している間に光が漏れこむと、漏れ光によって発生した電荷はノイズ成分となり画質を劣化させる。
【０００９】
これを防ぐ目的で遮光膜がシリコンバルクの上方を覆うように形成され、電荷蓄積部の直上は受光するため開口が当該遮光膜に設けられる。この遮光膜の開口端において回折した光が、シリコン領域（例えばウェル）やシリコンバルク中を伝搬し、ＭＥＭ領域（電荷保持部）において吸収されノイズ成分となる。
【００１０】
上記特許文献１，２は、ＣＣＤイメージセンサに関し、その画素間の漏れ光遮蔽に関する。特許文献１では、画素の遮光膜開口の、隣接する画素の垂直転送レジスタ側で開口端下方のチャネルストップ層を深くするものである。特許文献２で遮光性向上を行っている箇所は特許文献１とほぼ同じである。
このため、上記特許文献１，２の技術では、自画素内の光電変換部と電荷保持部の境界付近での遮光膜端部の回折光によるノイズの増大を防ぐことができない。
【００１１】
本発明は、画素内の光電変換部と電荷保持部の境界付近で遮光膜の画素開口端で回折光に起因したノイズ増大を防ぐことが可能な固体撮像デバイスを提供するものである。また、本発明は、ノイズが少ない固体撮像デバイスを搭載した電子機器を提供するものである。
【課題を解決するための手段】
【００１２】
本発明に関わる固体撮像デバイスは、半導体基板、遮光膜、光電変換部、電荷保持部、低屈折率部を有する。
前記遮光膜は、半導体基板の上方に設けられる。
前記光電変換部は、前記遮光膜の画素開口からの入射光に応じた電荷を発生し蓄積する。
前記電荷保持部は、前記光電変換部とともに半導体基板に形成されて画素を構成し、前記光電変換部から読み出された蓄積電荷を前記遮光膜の下方で保持する。
前記低屈折率部は、前記光電変換部と前記電荷保持部との間の基板領域に埋め込まれ、周囲の基板領域より屈折率が低い。
【００１３】
以上の構成によれば、固体撮像デバイスのある画素を構成する部分として、光電変換部と電荷保持部とを有するが、光電変換部から電荷保持部に電荷を転送するような構成部間に低屈折率部を設けることで回折光によるノイズ増大抑止を達成する。
低屈折率部は半導体基板より低い屈折率の材料で形成されるため、遮光膜開口端において回折した光が、遮光部分側に向かう回折漏れ光となって基板に入る。その箇所に低屈折率部を設けていると、回折漏れ光が基板に入ったとたん低屈折率部で光路が曲げられる。そのため、漏れ光の多くは電荷保持部と反対側の基板深部側に向い、電荷保持部や光電変換部に入らないか極めて入りにくい。したがって、電荷保持部において、この回折漏れ光が吸収されノイズ成分となることは有効に防止される。
【発明の効果】
【００１４】
本発明によれば、画素内の光電変換部と電荷保持部の境界付近で遮光膜の画素開口端で回折光に起因したノイズ増大を防いだ固体撮像デバイスを提供できる。また、このようなノイズが少ない固体撮像デバイスを内蔵した電子機器を提供できる。
【図面の簡単な説明】
【００１５】
【図１】ＣＭＯＳイメージセンサの画素構成図である。
【図２】ＣＭＯＳイメージセンサの画素断面の一部拡大図である。
【図３】ＬＯＣＯＳ酸化工程のフロー図である。
【図４】画素開口範囲とフォトダイオードの範囲と低屈折率部のパターン例を示す平面図である。
【図５】画素開口範囲とフォトダイオードの範囲と低屈折率部の他のパターン例を示す平面図である。
【図６】ノイズ光抑制効果のシミュレーション結果を示す図である。
【図７】本発明が適用された電子機器、例えば撮像装置の構成の一例を示すブロック図である。
【発明を実施するための形態】
【００１６】
本発明の実施形態を、ＣＭＯＳイメージセンサを例として図面を参照して、以下の手順で説明する。
１．第１の実施の形態：低屈折率部の材料、平面形状、形成プロセス、利点を述べた実施形態を説明する。
２．第２の実施の形態：適用例（電子機器）を説明する。
【００１７】
＜１．第１の実施の形態＞
《画素断面構造》
図１は、ＣＭＯＳイメージセンサの単位画素１の構成図である。ここで単位画素とは、例えばＲＧＢの１色が配色される画素をいう。
図１に図解する単位画素１の断面構造で示す部分には、フォトダイオード（ＰＤ）が形成されている。フォトダイオード（ＰＤ）は、例えば半導体基板１１０上に形成されたＰ型ウェル層１１２に対して、Ｐ＋型のホール蓄積層１１５を表面に形成してＮ−型の埋め込み層１１４を埋め込むことによって形成される、埋め込み型フォトダイオードである。
【００１８】
フォトダイオード（ＰＤ）の一方の側には、第２転送ゲート１０８と第１転送ゲート１０２が形成されている。また、フォトダイオード（ＰＤ）の他方の側には、電荷排出ゲート（以下、入力信号ＡＢＧにより表記）が形成されている。
さらに単位画素１は、不図示の断面部分に形成されているため図１に等価回路で示すように、リセットトランジスタ１０４、増幅トランジスタ１０５、および選択トランジスタ１０６を有する。
【００１９】
リセットトランジスタ１０４のドレインが電圧ＶＤＢの供給線に接続され、そのソースが、第１転送ゲート１０２のドレイン拡散層であり、浮遊拡散容量（ＦＤ）を構成するＮ＋型領域１０３に接続されている。
Ｎ＋型領域１０３に増幅トランジスタ１０５のゲートが接続されている。増幅トランジスタ１０５と選択トランジスタ１０６は、電源電圧ＶＤＤの供給線と垂直信号線２００間に直列接続されている。選択トランジスタ１０６のゲートには選択信号ＳＥＬが与えられ、リセットトランジスタ１０４のゲートにはリセット信号ＲＳＴが与えられる。
なお、断面構成を示す第２転送ゲート１０８と第１転送ゲート１０２は、等価回路としては、フォトダイオード（ＰＤ）と浮遊拡散容量（ＦＤ）との間に２つのトランジスタが直列接続されたものとして表すことができる。
【００２０】
以下の説明では、各種転送ゲートとしてのトランジスタに関し、印加されるパルス記号（ＴＲＸ，ＴＲＧ等）を用いて、第２転送ゲート（ＴＲＸ）、第１転送ゲート（ＴＲＧ）のように呼称する。
【００２１】
第２転送ゲート（ＴＲＸ）は、フォトダイオード（ＰＤ）を構成する半導体領域（１１４，１１５）とメモリ部（ＭＥＭ）を構成するＮ型領域１０７との離間領域と、Ｎ型領域１０７の各上面を覆って配置されている。第２転送ゲート（ＴＲＸ）と半導体基板（Ｐ型ウェル層１１２）との間にゲート絶縁膜が介在する。
【００２２】
第２転送ゲート１０８は、フォトダイオード（ＰＤ）の蓄積電荷を全画素または所定の画素単位で一斉に、メモリ部（ＭＥＭ）を構成するＮ型領域１０７に読み出すトランジスタである。
メモリ部（ＭＥＭ）は、そのＮ型領域１０７に読み出した電荷を一時的に保持する領域である。
第１転送ゲート１０２は、メモリ部（ＭＥＭ）で一時的に保持された読出電荷を、浮遊拡散容量（ＦＤ）を構成するＮ＋型領域１０３に転送するトランジスタである。
【００２３】
必須の構成ではないが、図１に示す単位画素１は、電荷排出ドレイン（ＡＢＤ）を有する。
電荷排出ドレイン（ＡＢＤ）は、Ｐ型ウェル層１１２においてフォトダイオード（ＰＤ）と離間して形成されたＮ＋型領域１１１からなる。フォトダイオード（ＰＤ）と電荷排出ドレイン（ＡＢＤ）との間の基板領域上に、ゲート絶縁膜を介して電荷排出ゲート（ＡＢＧ）が形成されている。
【００２４】
フォトダイオード（ＰＤ）およびメモリ部（ＭＥＭ）は、例えば、電荷排出時に空乏状態となる不純物濃度で形成される。これに対し、浮遊拡散容量（ＦＤ）および電荷排出ドレイン（ＡＢＤ）は配線のコンタクトが電気的に良好に接続できるように、上記空乏状態となる不純物濃度より高い不純物濃度で形成される。
【００２５】
図１の断面箇所においては、フォトダイオード（ＰＤ）を構成するＮ型埋め込み層１１４およびホール蓄積層１１５と、Ｎ型領域１０７との間に、低い濃度のＰ型（Ｐ−型）のバリア領域１１３が形成されている。バリア領域は電流チャネルが形成されることを阻止するために設けられており、チャンネルストップ領域とも呼ばれる。
【００２６】
本実施形態において、詳細は次の拡大断面図を用いた説明で述べるが、バリア領域１１３の基板表面側部に低屈折率部２が設けられている。
【００２７】
なお、メモリ部は本実施形態で説明した構造の他に、電荷を保持するための第２のＦＤ部を、電荷を電圧値に変換するための第１のＦＤ部（Ｎ＋型領域１０３）と光電変換部（フォトダイオード（ＰＤ））との間に追加した構成とすることができる。
また、フォトダイオード（ＰＤ）と同様に、埋め込み型の不純物領域（本実施形態ではＰ型不純物領域の基板深部側にＮ型不純物領域を形成）をメモリ部の代わりに用いることができる。
また、メモリ部を追加せずに、電荷を電圧に変換するためのＦＤ部（Ｎ＋型領域１０３）を全画素同時読み出し時の電荷保持に用いてもよい。この場合、Ｎ＋型領域１０３が本発明の“電荷保持部”に相当する。
【００２８】
以下の実施例は、図１の主要部について示すが、メモリ部は以上のように図１とは異なる構成で形成してもよい。
【００２９】
《低屈折率部》
図２に、ＣＭＯＳイメージセンサの画素断面の一部拡大図を示す。
図２に示す画素部分は、受光部分のみ示すものである。
画素１は、例えばＮ型の半導体基板１１０に形成されたＰ型ウェル層１１２を有し、そのＰ型ウェル層１１２に当該画素が形成されている。半導体基板１１０のＮ型のシリコンバルク領域は図２には現れていないが、当該シリコンバルク領域の基板表面側に形成されたＰ型ウェル層１１２を図２では拡大して示している。
【００３０】
Ｐ型ウェル層１１２に形成されたフォトダイオード（ＰＤ）の一方側に、メモリ部（ＭＥＭ）を構成するＮ型領域１０７が配置されている。フォトダイオード（ＰＤ）とメモリ部（ＭＥＭ）との間の領域上からＮ型領域１０７上にかけて、第２転送ゲート（ＴＲＸ：図１参照）のゲート電極１０８Ｇがゲート絶縁膜を介して配置されている。フォトダイオード（ＰＤ）とメモリ部（ＭＥＭ）との間の領域は、第２転送ゲート（ＴＲＸ）のゲート電極１０８Ｇの下方でチャネルが形成される領域である。
フォトダイオード（ＰＤ）とメモリ部（ＭＥＭ）との離間領域は、図１ではバリア領域１１３が介在するが、図２では省略している。
さらに浮遊拡散容量（ＦＤ）とその転送のための領域等、さらには浮遊拡散容量の電荷量を電圧に変換して読み出す画素トランジスタ回路等も画素内に配置されるが、ここでは省略されている。
【００３１】
基板深さ方向におけるメモリ部（ＭＥＭ）の不純物プロファイルは、フォトダイオード（ＰＤ）に比べ浅い位置に基板との接合面を有する。
例えば、フォトダイオード（ＰＤ）は波長７００［ｎｍ］の長波長（Ｒｅｄ波長域）の光まで受光するため、フォトダイオード（ＰＤ）は３［μｍ］程度の深さまで感度領域とする必要があり、これに合わせて接合位置を深くしている。
これに対してメモリ部（ＭＥＭ）は、前述のスミアを主成分とするノイズを低減するため、フォトダイオード（ＰＤ）の開口に斜めに入った光が直接メモリ部（ＭＥＭ）へ入射することのないように接合位置を狭く浅くしている。
【００３２】
このように各種領域が形成された半導体基板１１０の表面は保護膜やゲート絶縁膜、ゲート電極等が配置される。
ただし、フォトダイオード（ＰＤ）の上方位置は保護膜等のみが形成されている。
これらの絶縁膜やゲート電極等を被って遮光膜１１６が配置されている。遮光膜１１６はタングステン等の遮光性材料からなる。
遮光膜１１６のフォトダイオード（ＰＤ）の上方に画素開口が形成されている。画素開口は、遮光膜１１６自身の開口部と、配線層１１７が形成されていない非配線部分等で形成される。
配線層１１７が埋め込まれた層間絶縁膜の上方にはカラーフィルタＣＦやオンチップマイクロレンズＯＬ等が配設される。
【００３３】
遮光膜１１６は、通常、フォトダイオード（ＰＤ）の縁部まで覆うが、この縁部の幅が大きいと感度が低下するため最小限の幅で遮光膜１１６とフォトダイオード（ＰＤ）が重ねられている。一方、遮光膜１１６が基板から離れていると基板に対する遮光性が低下し、配線層１１７等の反射により増大した斜めの光成分が遮光膜下方に侵入する危険性が高くなる。よって、可能な限り、遮光膜１１６のエッジが基板表面の近くまで位置するようにしている。
【００３４】
このような理由から遮光膜エッジにおける回折光が基板に届く。そして、回折光は遮光膜で遮光している基板内部へ向かう方向に侵入する。
【００３５】
本実施形態では、光電変換部（フォトダイオード（ＰＤ））と、メモリ部（ＭＥＭ）を構成し電荷保持部の一種であるＮ型領域１０７との間の基板領域に、低屈折率部２が設けられている。低屈折率部２は、周囲の基板領域、ここではシリコン（屈折率ｎ＝４．０）より屈折率が低い。
低屈折率部２は、好ましくは、基板表面から所定の深さまで形成されている。このような基板表面に接する低屈折率部２を形成するには、詳しくは後述するが、基板そのものを低屈折率材料に改質するか、基板に溝を形成して低屈折率材料を埋め込むことで形成できる。
【００３６】
低屈折率部２を設けると、光は、屈折率の高い材料がある方向に曲げられる。この効果により遮光膜開口で回折しＭＥＭ領域（Ｎ型領域１０７）へ向かう光は、低屈折率部２に到達すると、屈折率の高いシリコン側（Ｎ型領域１０７と逆方向）に曲げられ、ＭＥＭ領域（Ｎ型領域１０７）に漏れこむ光は少なくなる。
【００３７】
《形成プロセス》
ＬＯＣＯＳやＳＴＩなどの素子分離プロセス時に低反射率部２としてＳｉＯ２の領域を、光電変換部としてのフォトダイオード（ＰＤ）と、電荷保持部としてのＮ型領域１０７との間の領域に、同時に作りこむことが可能である。
【００３８】
図３（Ａ）〜図３（Ｄ）に、ＬＯＣＯＳ酸化工程を示す。
フォトダイオード（ＰＤ）とＮ型領域１０７が形成された半導体基板の表面に（図３（Ａ））、例えば薄い酸化膜パッド層と厚い窒化膜等からなる酸化阻止層１２０を成膜とエッチング等で加工形成する（図３（Ｂ））。
この状態で熱酸化工程等を行ってシリコン表面を酸化し、ＬＯＣＯＳ膜１２１を形成する。このとき、酸化阻止層１２０の開口で規定された基板位置に低屈折率部２が同時に形成される（図３（Ｃ））。
その後、酸化阻止層１２０は除去される（図３（Ｄ））。
【００３９】
素子分離プロセスで低屈折率部２を形成すると、素子分離領域のパターン転写のためのマスクを一部修正するだけで低屈折率部２の形成が可能となり、工程数が増えない。
また、素子分離プロセスは、既に確立された技術である。このため、このプロセスにより低屈折率部２を形成した場合、基板に対し異種材料を埋めこむ場合と比べて、埋め込み不良などの心配が少ない。また、プロセス開発の必要が少ないなどのメリットがある。
【００４０】
上記ＬＯＣＯＳ酸化工程により低屈折率部２を素子分離領域と同時に形成する場合は、埋め込み材料はＳｉＯ２系の材料を用いることができる。素子分離領域をトレンチ型の素子分離領域（ＳＴＩ）で形成する場合には、低屈折率部材料はＳｉＯ２系の材料の他にＳｉＮ、ＳｉＣ、ＳｉＯＮ等を用いることができる。
【００４１】
《レイアウト》
本実施形態において、通常低屈折材はフォトダイオード（ＰＤ）とＭＥＭ領域（Ｎ型領域１０７）間に埋め込まれる。この領域同士は通常離れており、基板面視で対向する辺同士の間の全域に低屈折率部２を配置することで、回折光が遮光膜１１６の下方内側へ向かう確率が減る。
一方で、光電変換部（フォトダイオード（ＰＤ））と電荷保持部（Ｎ型領域１０７）は、電荷を移送するための基板表面チャネルを形成する領域が必要になる。
【００４２】
図４および図５に、低反射率部２のレイアウト図を２例示す。
図４のレイアウト例では、低反射率部２がＭＥＭ領域（Ｎ型領域１０７）とフォトダイオード（ＰＤ）との間の領域に配置されている。Ｎ型領域１０７とフォトダイオード（ＰＤ）との対向辺の一部に低反射率部２が介在しない領域を設け、この領域に上記電荷移送のための基板表面チャネルが形成される。図４では低反射率部２が上記対向辺に沿った矩形状の平面形状を有するが、平面形状は矩形に限定されない。
【００４３】
図５のレイアウト例では、低屈折率部２がＭＥＭ領域（Ｎ型領域１０７）の周回をほぼ取り囲む平面視形状を有している。
ここでＭＥＭ領域（Ｎ型領域１０７）を囲む形状が一部途切れているのは、図４の場合と同様に、フォトダイオード（ＰＤ）とＭＥＭ領域（Ｎ型領域１０７）間に、上記電荷転送のための基板表面チャネルが形成されるように低屈折率材料を埋め込まないためである。
【００４４】
この低屈折率材料が埋め込まれていない領域は、電荷転送の意味では、フォトダイオード（ＰＤ）とＮ型領域１０７との離間領域内であれば、その離間領域の長さ方向（ＰＤと１０７の対向辺の方向）のどこでもよい。
ただし、好ましい場所は存在する。例えば、画素開口を図２の基板上方（オンチップマイクロレンズの上方）から見ると、画素開口を規定する部材（図２では遮光膜１１６）が、フォトダイオード（ＰＤ）内に位置する。この遮光膜の開口範囲１１６Ａ内に集光するように撮像素子の集光構造が設計されるが、その際に開口範囲１１６Ａ内に生じる集光スポットから最も離れた位置に低屈折率部２を分離する箇所を設けることが好ましい。通常、画素中央部において開口範囲１１６Ａの中心付近に集光するように集光構造が設計される。このため図４，図５のように、開口範囲１１６Ａの集光の中心から最も遠い位置に低屈折率部２の分離箇所を位置させることが望ましい。
これにより、回折光が漏れる位置が開口範囲１１６Ａから遠いだけ、Ｎ型領域１０７に光が到達する確率は減る。
【００４５】
《低屈折率部の深さ》
本実施形態ではシリコンと低屈折率材の屈折率差によるレンズ効果を利用しているため、埋め込まれた低屈折率部２の底は、光電変換部（ＰＤ）の底、あるいは、電荷保持部（１０７）の底よりもシリコン表面から浅い位置に形成してもよい。
【００４６】
《低屈折率材埋め込み構造によるノイズ光抑制》
図６に、ノイズ光抑制効果のシミュレーション結果を示す。
図６に示すグラフは、横軸がシリコン表面からの深さｚ［ｎｍ］を示し、縦軸がＭＥＭ領域（Ｎ型領域１０７）へ漏れこんでいる光強度（任意単位）を示している。
図６には本発明が適用される前、つまり低屈折率部２を設けない場合も併せて示している。
本発明の適用前後でグラフを比較すると、本発明適用の効果によりＭＥＭ領域（Ｎ型領域１０７）へ漏れこむ光の量が抑えられていることが分かる。
【００４７】
＜２．適用例（電子機器の実施例）＞
図７は、本発明が適用された電子機器、例えば撮像装置の構成の一例を示すブロック図である。
図７に示すように、本適用例に係る撮像装置５０は、レンズ群５１等を含む光学系、撮像デバイス５２、カメラ信号処理回路であるＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、操作系５７および電源系５８等を有する。撮像装置５０は、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、操作系５７および電源系５８がバスライン５９を介して相互に接続された構成となっている。
【００４８】
レンズ群５１は、被写体からの入射光（像光）を取り込んで撮像デバイス５２の撮像面上に結像する。撮像デバイス５２は、レンズ群５１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像デバイス５２として、先述した実施形態に係るＣＭＯＳイメージセンサ等の固体撮像デバイス、即ちグローバル露光によって歪みのない撮像を実現できる固体撮像デバイスを用いることができる。撮像デバイス５２は、本発明の電子機器との対応では電気機器の画像入力部に設けられている。
【００４９】
表示装置５５は、液晶表示装置や有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等のパネル型表示装置からなり、撮像デバイス５２で撮像された動画または静止画を表示する。記録装置５６は、撮像デバイス５２で撮像された動画または静止画を、ビデオテープやＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）等の記録媒体に記録する。
【００５０】
操作系５７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系５８は、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６および操作系５７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【００５１】
上述したように、撮像装置において、その撮像デバイス５２として先述した実施形態に係るＣＭＯＳイメージセンサを用いる。当該ＣＭＯＳイメージセンサでは、光回折によるノイズを低減し、高いＳ／Ｎを確保できるため、撮像装置において撮像画像の高画質化を図ることができる。撮像装置としては、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどを例示できる。
【符号の説明】
【００５２】
１…画素、２…低屈折率部、５０…撮像装置（電子機器）、１０７…Ｎ型領域（電荷保持部）、１１３…バリア領域、１１４…Ｎ型埋め込み層、１１５…ホール蓄積層、１１６…遮光膜、ＰＤ…フォトダイオード（光電変換部）、ＭＥＭ…メモリ部（電荷保持部）。
【図１】
2011233589.tif 000003
【図２】
2011233589.tif 000004
【図３】
2011233589.tif 000005
【図４】
2011233589.tif 000006
【図５】
2011233589.tif 000007
【図６】
2011233589.tif 000008
【図７】
2011233589.tif 000009