(57)【要約】      （修正有）【課題】ゲートドライバ一体型の液晶表示装置においてゲートドライバを構成するレジスタの不良をリペアする場合に、ゲート信号が供給される配線の交差容量がリペア前後で変わらないようにする。【解決手段】スペアレジスタを備え、該スペアレジスタに接続されたリペア配線とゲート配線ＬＧ４とが交差するとともに、ゲート配線ＬＧ４は他のゲート配線ＬＧ５と交差をして冗長交差容量を生じさせてなる冗長枝配線Ｌ９Ｅ，Ｌ８Ｅを備える。不良レジスタをリペアするときは不良レジスタ及び冗長交差容量を切り離すとともにゲート配線とリペア配線とを接続するリペアを行うことにより、不良レジスタに代わりスペアレジスタを用いたゲートドライバを構成するとともにゲート信号が供給される配線がもつ交差容量の値がリペアの前後で同じとなるようにするリペア工程を含む。【選択図】図３
2011033846.tif 000002
【特許請求の範囲】
【請求項１】
画素部とゲートドライバとが一体に形成された基板を備え画像を表示するアクティブマトリックス型の液晶表示装置の製造方法であって、
該画素部を行単位で選択するゲート信号を発生するレジスタと、該レジスタに隣接して配設され該レジスタと同一の構成を備えフローティング状態にあるスペアレジスタと、該スペアレジスタのみに接続されたリペア配線と、該リペア配線と第２の交差をしてなる主配線と該主配線から分岐し他のゲート配線と第１の交差をして冗長交差容量を生じさせてなる冗長枝配線とを備えるとともに該ゲート信号を順次発生する複数段シフトレジスタが構成されるように該レジスタに接続され該ゲート信号が供給されるゲート配線とをそれぞれ複数備える該ゲートドライバを形成する第１工程と、
該レジスタが不良レジスタである場合に該不良レジスタ及び該冗長交差容量を切り離すとともに該ゲート配線と該リペア配線とを該第２の交差において接続するリペアを行うことにより、該不良レジスタに代わり該スペアレジスタを用いた該ゲートドライバを構成するととともに該ゲート信号が供給される配線がもつ交差容量の値が該リペアの前後で同じとなるようにする第２工程と
を含むことを特徴とする液晶表示装置の製造方法。
【請求項２】
前記第２工程前の前記ゲート配線及び前記リペア配線は、前記スペアレジスタであって、前段ゲート信号を発生する前段レジスタと当段ゲート信号を発生する当段レジスタとの間に設けられた前段スペアレジスタ、又は該当段レジスタと次段ゲート信号を発生する次段レジスタとの間に設けられた当段スペアレジスタのいずれをも前記リペアに使用可能なように配設されてなることを特徴とする請求項１記載の液晶表示装置の製造方法。
【請求項３】
前記第２工程前の前記レジスタは、前段ゲート信号と次段ゲート信号とを入力して当段ゲート信号を出力するように構成されてなり、
該前段ゲート信号が供給される前段ゲート配線が接続され前段レジスタに近い側に設けられた入力端子と、該当段ゲート信号を供給する当段ゲート配線が接続され次段レジスタに近い側に設けられた出力端子と、該次段ゲート信号が供給される次段ゲート配線が接続され該入力端子と該出力端子との間に設けられた制御端子とをそれぞれ備えてなることを特徴とする請求項２記載の液晶表示装置の製造方法。
【請求項４】
前記第２工程前の前記スペアレジスタは、前段ゲート信号と次段ゲート信号とを入力して当段ゲート信号を出力することができるように構成されてなるとともに、入力端子、出力端子及び制御端子を前記レジスタが備える端子配列と同一の配列をもって備えてなり、
該スペアレジスタであって当段レジスタと次段レジスタとの間に配設されている当段スペアレジスタの前記リペア配線は、該入力端子に接続された入力用リペア配線と、該制御端子に接続された制御用リペア配線と、該出力端子に接続された出力用リペア配線とを含んで構成されてなることを特徴とする請求項３記載の液晶表示装置の製造方法。
【請求項５】
前記スペアレジスタであって当段レジスタと次段レジスタとの間に配設されている当段スペアレジスタの前記リペア配線のうち、前記入力用リペア配線は少なくとも前段ゲート配線及び当段ゲート配線にそれぞれ交差し、前記制御用リペア配線は少なくとも次段ゲート配線及び該次段レジスタの次の段のレジスタである次次段レジスタの次次段ゲート配線にそれぞれ交差し、前記出力用リペア配線は少なくとも該当段ゲート配線及び該次段ゲート配線にそれぞれ交差してなることを特徴とする請求項４記載の液晶表示装置の製造方法。
【請求項６】
前記第２工程前の当段ゲート配線から分岐した当段ゲート配線の前記冗長枝配線は、前段ゲート配線との交差によって前記冗長交差容量を構成する第１冗長枝配線と、前段レジスタの入力端子に接続されるゲート配線である前前段ゲート配線との交差によって他の前記冗長交差容量を構成する第２冗長枝配線とを含み、それぞれの該冗長枝配線は前記主配線から分岐してなることを特徴とする請求項５記載の液晶表示装置の製造方法。
【請求項７】
前記第２工程前の当段ゲート配線の前記主配線は、
当段レジスタの出力端子から延びて、次段ゲート配線の２本の前記第１冗長枝配線とそれぞれ交差をなし、該当段レジスタの切り離し箇所を経て、当段スペアレジスタの当段入力用リペア配線と交差をなして第１分岐点に至り、該第１分岐点から該次段ゲート配線と交差をして第２分岐点に至り、該第２分岐点から前記画素部に接続され、
該第１分岐点から、該当段スペアレジスタの当段制御用リペア配線と交差し、該当段スペアレジスタの当段出力用リペア配線と交差をなし、次段レジスタと次次段レジスタとの間にある次段スペアレジスタから延びた次段入力用リペア配線と交差し、次次段ゲート配線の前記第２冗長枝配線と交差をなして該次段レジスタの入力端子に接続され、
該第２分岐点から、前段レジスタと該当段レジスタとの間にある前段スペアレジスタの前段制御用リペア配線との交差をし、該前段スペアレジスタの前段出力用リペア配線との交差をし、該前段スペアレジスタの該前段制御用リペア配線との２回目の交差をし、前段ゲート配線と交差をなし、前前段レジスタと該前段レジスタとの間にある前前段スペアレジスタの前前段制御用リペア配線と交差し、該前段スペアレジスタの前段入力用リペア配線と交差し、該当段ゲート配線の前記第１冗長枝配線との第３分岐点を経て、該当段ゲート配線の他の前記第１冗長枝配線及び該当段ゲート配線の前記第２冗長枝配線との第４分岐点を経て、該前段レジスタの制御端子に接続されてなることを特徴とする請求項６記載の液晶表示装置の製造方法。
【請求項８】
当段レジスタが不良レジスタの場合に、該当段レジスタと次段レジスタとの間にあるスペアレジスタである当段スペアレジスタを用いて前記リペアをするときは、
前記第２工程の該不良レジスタの前記切り離しをするリペアは、不良レジスタである該当段レジスタの入力端子へ延びた前段ゲート配線が該当段スペアレジスタの当段入力用リペア配線となす交差と該前段ゲート配線が次段ゲート配線の第２冗長枝配線となす交差との間で該前段ゲート配線を切断し、該当段レジスタの制御端子へ延びた該次段ゲート配線が該当段入力用リペア配線となす交差と該次段ゲート配線の前記第１冗長枝配線との第３分岐点との間で該次段ゲート配線を切断し、該当段レジスタの出力端子から延びた当段ゲート配線が該当段入力用リペア配線となす交差と該当段ゲート配線が該次段ゲート配線の前記第１冗長枝配線となす交差との間で該当段ゲート配線を切断する工程を含み、
該第２工程の前記接続をするリペアは、該前段ゲート配線と該当段入力用リペア配線との交差、該当段ゲート配線と当段出力用リペア配線との交差、及び該次段ゲート配線と当段制御用リペア配線との交差のそれぞれにおいて接続をする工程を含み、
該第２工程の前記冗長交差容量の前記切り離しをするリペアは、該当段ゲート配線の前記第１冗長枝配線の１本及び次次段ゲート配線の前記第１冗長枝配線の１本をそれぞれ切断する工程を含むことを特徴とする請求項７記載の液晶表示装置の製造方法。
【請求項９】
当段レジスタが不良レジスタの場合に、前段レジスタと該当段レジスタとの間にある前段スペアレジスタを用いて前記リペアをするときは、
前記第２工程の該不良レジスタの前記切り離しをするリペアは、不良レジスタである該当段レジスタの入力端子へ延びた前段ゲート配線が該当段レジスタと次段レジスタとの間にある当段スペアレジスタの当段入力用リペア配線となす交差と該前段ゲート配線が次段ゲート配線の前記第２冗長枝配線となす交差との間で該前段ゲート配線を切断し、該当段レジスタの制御端子へ延びた該次段ゲート配線が該当段入力用リペア配線となす交差と該次段ゲート配線の前記第１冗長枝配線との第３分岐点との間で該次段ゲート配線を切断し、該当段レジスタの出力端子から延びる当段ゲート配線が該当段入力用リペア配線となす交差と該当段ゲート配線が該次段ゲート配線の前記第１冗長枝配線となす交差との間で該当段ゲート配線を切断する工程を含み、
該第２工程の前記接続をするリペアは、該前段ゲート配線と該前段スペアレジスタの前段入力用リペア配線との交差、該当段ゲート配線と該前段スペアレジスタの前段出力用リペア配線との交差、及び該次段ゲート配線と該前段スペアレジスタの前段制御用リペア配線との交差のそれぞれにおいて接続する工程を含み、
該第２工程の前記冗長交差容量の前記切り離しをするリペアは、該当段ゲート配線の２本の前記第１冗長枝配線及び該前段ゲート配線の１本の前記第１冗長枝配線を切断する工程を含むことを特徴とする請求項７記載の液晶表示装置の製造方法。
【請求項１０】
複数のレジスタを備え画素部を行単位で選択するゲート信号を順次発生する複数段シフトレジスタを含むゲートドライバと該画素部とが一体に形成された基板を備え画像を表示するアクティブマトリックス型の液晶表示装置であって、
該ゲートドライバは、該レジスタに隣接して配設され該レジスタと同一の構成を備えるスペアレジスタと、該レジスタに接続され該ゲート信号を供給するゲート配線であって他のゲート配線と交差をして冗長交差容量を生じさせる冗長枝配線が分岐されてなるゲート配線と、該スペアレジスタに接続され該ゲート配線及び該他のゲート配線と交差をするリペア配線とを含んでなり、
該ゲート配線及び該他のゲート配線と該リペア配線とを接続するとともに不良レジスタ及び該冗長交差容量を切り離すリペアが行われることにより、該不良レジスタに代えて該スペアレジスタが該ゲートドライバを構成してなるとともに該ゲート信号が供給される配線にかかる交差容量が該リペア前後で同じとなるように構成されてなることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその製造方法に関し、特に、リペア可能なゲートドライバ一体型の液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
現在、アクティブマトリックス型の液晶表示装置が表示装置として広く利用されている。このような液晶表示装置は、セル・アレイ基板と対向基板との間に液晶を挟持した液晶パネルを含み、セル・アレイ基板の表示領域にはマトリックス状に配置された複数の画素部が設けられ、各画素部には薄膜トランジスタ及びこれに接続され液晶を駆動する画素電極等が設けられている。そして、セル・アレイ基板の表示領域の周辺には、画素部にゲート信号（走査信号）を供給するゲートドライバ（走査線駆動装置）及び画像信号に応じた表示データを供給するデータドライバ（データ線駆動装置）が配設される。
【０００３】
そして、このようなドライバは、従来、別個独立したＩＣやＬＳＩによって構成されていたが、近年、ゲートドライバについては、画素部の薄膜トランジスタと同様に、ゲートドライバも薄膜トランジスタを用いてセル・アレイ基板に内蔵させて一体のものとして形成するＧＯＡ（Gate  Driver  On  Array）と呼ばれる技術が進んでいる。このＧＯＡによれば、ゲートドライバを構成する薄膜トランジスタをセル・アレイ基板上に直接に作りこむことができるため、いわゆるドライバＩＣ等のＩＣチップ（半導体集積装置）を用いたＴＡＢ（Tape Automated Bonding）やＣＯＧ（Chip  On  Glass）等の実装方式に比べて、液晶表示装置の実装コストを著しく低減させることができる（特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２７５６６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＧＯＡのように、ゲートドライバがセル・アレイ基板に内蔵され一体化されている場合には、ゲートドライバが製造不良等により正常に動作しないときの対応が困難である。即ち、従来のように、ドライバＩＣのような別個独立した半導体集積装置をゲートドライバ部品として用い、互いに分離されたセル・アレイ基板とドライバＩＣとを一体のものとして実装するような場合には、例えば、表示不良等の原因がドライバＩＣに起因するものであれば不良ドライバＩＣをセル・アレイ基板から取り外したうえで別の正常なドライバＩＣを実装すればよい。しかし、ゲートドライバがセル・アレイ基板に内蔵され一体のものとして形成されているようなＧＯＡの場合には、不良のゲートドライバをセル・アレイ基板から取り外すことは困難であり、そのため、何らかの方法により不良ゲートドライバをリペアする必要が生じる。
【０００６】
特に、ゲートドライバの回路構成が画素部の構成よりも複雑化し大画面化する今日では、不良ゲートドライバが生じても完全にリペアすることが製品歩留まりの向上と低コスト化のために重要なものとなってきている。ゲートドライバは、一般に、ゲート線（走査線）の数に相当する複数のレジスタから構成される複数段シフトレジスタを含み、ＧＯＡの場合には、このようなレジスタは多数の薄膜トランジスタから構成され、しかも画素部の薄膜トランジスタと同時に形成される。従って、セル・アレイ基板の製造工程の変動によって、各レジスタを含むゲートドライバから出力されるゲート信号の波形や出力タイミングが正常でなかったり、又は、ゲート信号のハイレベル（以下、「Ｈレベル」という）の電圧やローレベル（以下、「Ｌレベル」という）の電圧に異常が生じたりすることがある。従って、どのレジスタ（段）に不良が生じてもリペアできることが望ましく、また、薄膜トランジスタ単位のリペアは困難であり信頼性上の問題があるため、レジスタ単位でリペアできることが望ましい。
【０００７】
一般に、リペアは、配線を切断する場合にはレーザー光を切断箇所に照射することによって行われ、また、本来の配線とリペア用の配線であるリペア配線との間を接続して導通をとる場合には、両配線が交差するように又は平面視で重なり合うようにあらかじめリペア配線を設けておき、交差する部分にレーザー光を照射して両者を溶着させることにより行われる。しかしながら、このようなリペア配線はあらかじめリペア接続すべき場所にまで配線を形成しておくものであるため、本来の配線のレイアウトやリペア配線のレイアウトにもよるが、本来の配線とリペア接続をする必要がないのに交差してしまうといった不要な交差の発生を回避しがたい。そして、リペア前ではリペア配線がフローティング状態になっている限り交差容量が生ずることはなく、また、リペア後であってもリペア接続によって接続されてしまう交差部には交差容量は生じないため問題は少ないが、リペア後にはリペア配線にも電圧が印加されるため、本来の配線と交差するが接続はされない交差においては本来の配線とリペア配線との間には新たな交差容量が生じうる。
【０００８】
そのため、ゲート信号を供給するゲート配線においても個々のゲート配線にかかる交差容量がリペア前とリペア後では異なることになり、ゲート信号の波形が変化したりＧＯＡ内のシフトレジスタの動作の信頼性に問題が生じたりする。また、リペアがなされることによりゲート信号が供給される配線や交差の態様が変化するため、リペアによる配線の切断や接続に直接関係したゲート配線だけでなく、リペアと直接関係していない他のゲート配線についてもリペア前後で交差容量が異なってしまうことがある。
【０００９】
本発明は、以上の点に鑑みてなされたものであり、ゲートドライバに不良が生じた場合にリペアすることができる液晶表示装置を提供することを目的とする。また、本発明は、リペア前後においてゲート信号が供給される配線の交差容量が変わらないような配線レイアウトを備える液晶表示装置を提供することを目的とする。さらに、本発明は、かかるリペアをすることにより、信頼性の高い液晶表示装置を提供することを目的とする。なお、本発明において、配線の交差容量が変わらないとは、配線の交差容量の容量値が変わらないことをいうものとする。  
【課題を解決するための手段】
【００１０】
本発明にかかる液晶表示装置の製造方法は、画素部とゲートドライバとが一体に形成された基板を備え画像を表示するアクティブマトリックス型の液晶表示装置の製造方法であって、該画素部を行単位で選択するゲート信号を発生するレジスタと、該レジスタに隣接して配設され該レジスタと同一の構成を備えフローティング状態にあるスペアレジスタと、該スペアレジスタのみに接続されたリペア配線と、該リペア配線と第２の交差をしてなる主配線と該主配線から分岐し他のゲート配線と第１の交差をして冗長交差容量を生じさせてなる冗長枝配線とを備えるとともに該ゲート信号を順次発生する複数段シフトレジスタが構成されるように該レジスタに接続され該ゲート信号が供給されるゲート配線とをそれぞれ複数備える該ゲートドライバを形成する第１工程と、該レジスタが不良レジスタである場合に該不良レジスタ及び該冗長交差容量を切り離すとともに該ゲート配線と該リペア配線とを該第２の交差において接続するリペアを行うことにより、該不良レジスタに代わり該スペアレジスタを用いた該ゲートドライバを構成するととともに該ゲート信号が供給される配線がもつ交差容量の値が該リペアの前後で同じとなるようにする第２工程とを含むことを特徴とする。
【００１１】
かかる構成をとることにより、不良レジスタを切り離すとともにリペア配線によってスペアレジスタを接続することができるため、ゲートドライバのリペアをレジスタ単位ですることができる。しかも、ゲート信号が供給される配線がもつ交差容量の総容量値をリペア前後で同じとすることができる。一般に、複数段シフトレジスタを構成する場合にはゲート配線は他のレジスタに接続された他のゲート配線と交差をなし、また、リペアを可能とする場合にはスペアレジスタやリペア配線を設けておく必要がありゲート配線はリペア配線との間にも多数の交差を生じさせる。そして、リペア前においては、ゲート信号が供給されているゲート配線同士の交差に交差容量が生ずる。
【００１２】
また、リペア配線との接続をするリペアを行うことによりリペア後のリペア配線にもゲート信号が供給されることになるため、リペア配線との交差に新たな交差容量が生ずることになり、ゲート信号が供給される配線の交差容量はリペア前に比べて増加する。しかし、本発明にかかるゲート配線は他のゲート配線と交差して所定の量の冗長な交差容量をあらかじめ生じるような冗長枝配線を備えているため、本発明によれば、第２工程において、冗長枝配線を切断することにより、又は不良レジスタの切り離しの際にこのような不良レジスタにかかる冗長枝配線をも一括して切り離されるようにゲート配線を切断することにより、かかる増加した交差容量と同じ容量値の冗長交差容量を切り離すとともに消滅させることができる。
【００１３】
そのため、ゲート信号が供給される配線の交差容量はリペア前後で変わらない。しかも、リペアによる配線の切断や接続に直接関係したゲート配線だけでなく、リペアと直接関係しないゲート配線の交差容量も変わらない。そのため、ゲート信号の波形が変化したりＧＯＡ内のシフトレジスタの動作の信頼性に問題が生じたりするということはない。従って、本発明によれば、ゲートドライバに不良が生じた場合にリペアすることができる液晶表示装置を提供することができるだけでなく、リペア前後においてゲート信号が供給される配線の交差容量が変わらないような配線レイアウトを備える液晶表示装置を提供することができる。さらに、本発明は、かかるリペアをすることにより、信頼性の高い液晶表示装置を提供することができる。
【００１４】
本発明にかかる液晶表示装置の製造方法は、前記第２工程前の前記ゲート配線及び前記リペア配線は、前記スペアレジスタであって、前段ゲート信号を発生する前段レジスタと当段ゲート信号を発生する当段レジスタとの間に設けられた前段スペアレジスタ、又は該当段レジスタと次段ゲート信号を発生する次段レジスタとの間に設けられた当段スペアレジスタのいずれをも前記リペアに使用可能なように配設されてなることを特徴とする。かかる構成をとることにより、複数のレジスタやスペアレジスタに不良が生じた場合でもリペアすることができ、多様な不良モードに対して対処できる。
【００１５】
本発明にかかる液晶表示装置の製造方法は、前記第２工程前の前記レジスタは、前段ゲート信号と次段ゲート信号とを入力して当段ゲート信号を出力するように構成されてなり、該前段ゲート信号が供給される前段ゲート配線が接続され前段レジスタに近い側に設けられた入力端子と、該当段ゲート信号を供給する当段ゲート配線が接続され次段レジスタに近い側に設けられた出力端子と、該次段ゲート信号が供給される次段ゲート配線が接続され該入力端子と該出力端子との間に設けられた制御端子とをそれぞれ備えてなることを特徴とする。
【００１６】
本発明にかかる液晶表示装置の製造方法は、前記第２工程前の前記スペアレジスタは、前段ゲート信号と次段ゲート信号とを入力して当段ゲート信号を出力することができるように構成されてなるとともに、入力端子、出力端子及び制御端子を前記レジスタが備える端子配列と同一の配列をもって備えてなり、該スペアレジスタであって当段レジスタと次段レジスタとの間に配設されている当段スペアレジスタの前記リペア配線は、該入力端子に接続された入力用リペア配線と、該制御端子に接続された制御用リペア配線と、該出力端子に接続された出力用リペア配線とを含んで構成されてなることを特徴とする。
【００１７】
本発明にかかる液晶表示装置の製造方法は、前記スペアレジスタであって当段レジスタと次段レジスタとの間に配設されている当段スペアレジスタの前記リペア配線のうち、前記入力用リペア配線は少なくとも前段ゲート配線及び当段ゲート配線にそれぞれ交差し、前記制御用リペア配線は少なくとも次段ゲート配線及び該次段レジスタの次の段のレジスタである次次段レジスタの次次段ゲート配線にそれぞれ交差し、前記出力用リペア配線は少なくとも該当段ゲート配線及び該次段ゲート配線にそれぞれ交差してなることを特徴とする。かかる構成をとることにより、当段レジスタと次段レジスタとの間に配設されている当段スペアレジスタは、当段レジスタ又は次段レジスタのいずれかが不良であっても、当段スペアレジスタを用いてリペアすることにより、不良レジスタに代わってそれぞれ当段レジスタ又は次段レジスタと同じ機能を果たすことができる。
【００１８】
本発明にかかる液晶表示装置の製造方法は、前記第２工程前の当段ゲート配線から分岐した当段ゲート配線の前記冗長枝配線は、前段ゲート配線との交差によって前記冗長交差容量を構成する第１冗長枝配線と、前段レジスタの入力端子に接続されるゲート配線である前前段ゲート配線との交差によって他の前記冗長交差容量を構成する第２冗長枝配線とを含み、それぞれの該冗長枝配線は前記主配線から分岐してなることを特徴とする。かかる構成をとることにより、冗長交差容量をあらかじめ設けておくことができる。冗長枝配線は複数設けられており、他のゲート配線と交差し終端している。そして、リペア後に所定の冗長枝配線を適宜切断することにより冗長交差容量を切り離すと同時に消滅させることができる。
【００１９】
本発明にかかる液晶表示装置の製造方法は、前記第２工程前の当段ゲート配線の前記主配線は、当段レジスタの出力端子から延びて、次段ゲート配線の２本の前記第１冗長枝配線とそれぞれ交差をなし、該当段レジスタの切り離し箇所を経て、当段スペアレジスタの当段入力用リペア配線と交差をなして第１分岐点に至り、該第１分岐点から該次段ゲート配線と交差をして第２分岐点に至り、該第２分岐点から前記画素部に接続され、該第１分岐点から、該当段スペアレジスタの当段制御用リペア配線と交差し、該当段スペアレジスタの当段出力用リペア配線と交差をなし、次段レジスタと次次段レジスタとの間にある次段スペアレジスタから延びた次段入力用リペア配線と交差し、次次段ゲート配線の前記第２冗長枝配線と交差をなして該次段レジスタの入力端子に接続され、該第２分岐点から、前段レジスタと該当段レジスタとの間にある前段スペアレジスタの前段制御用リペア配線との交差をし、該前段スペアレジスタの前段出力用リペア配線との交差をし、該前段スペアレジスタの該前段制御用リペア配線との２回目の交差をし、前段ゲート配線と交差をなし、前前段レジスタと該前段レジスタとの間にある前前段スペアレジスタの前前段制御用リペア配線と交差し、該前段スペアレジスタの前段入力用リペア配線と交差し、該当段ゲート配線の前記第１冗長枝配線との第３分岐点を経て、該当段ゲート配線の他の前記第１冗長枝配線及び該当段ゲート配線の前記第２冗長枝配線との第４分岐点を経て、該前段レジスタの制御端子に接続されてなることを特徴とする。かかる構成をとることにより、ＧＯＡとして機能するシフトレジスタをリペア前においてはレジスタを用いて構成することができ、リペア後においてはスペアレジスタを用いて同機能をもつシフトレジスタを構成できるとともに、ゲート信号が供給される配線の交差容量をリペア前後で同じにすることができる。
【００２０】
本発明にかかる液晶表示装置の製造方法は、当段レジスタが不良レジスタの場合に、該当段レジスタと次段レジスタとの間にあるスペアレジスタである当段スペアレジスタを用いて前記リペアをするときは、前記第２工程の該不良レジスタの前記切り離しをするリペアは、不良レジスタである該当段レジスタの入力端子へ延びた前段ゲート配線が該当段スペアレジスタの当段入力用リペア配線となす交差と該前段ゲート配線が次段ゲート配線の第２冗長枝配線となす交差との間で該前段ゲート配線を切断し、該当段レジスタの制御端子へ延びた該次段ゲート配線が該当段入力用リペア配線となす交差と該次段ゲート配線の前記第１冗長枝配線との第３分岐点との間で該次段ゲート配線を切断し、該当段レジスタの出力端子から延びた当段ゲート配線が該当段入力用リペア配線となす交差と該当段ゲート配線が該次段ゲート配線の前記第１冗長枝配線となす交差との間で該当段ゲート配線を切断する工程を含み、該第２工程の前記接続をするリペアは、該前段ゲート配線と該当段入力用リペア配線との交差、該当段ゲート配線と当段出力用リペア配線との交差、及び該次段ゲート配線と当段制御用リペア配線との交差のそれぞれにおいて接続をする工程を含み、該第２工程の前記冗長交差容量の前記切り離しをするリペアは、該当段ゲート配線の前記第１冗長枝配線の１本及び次次段ゲート配線の前記第１冗長枝配線の１本をそれぞれ切断する工程を含むことを特徴とする。かかる構成をとることにより、当段レジスタが不良レジスタの場合に、当段レジスタと次段レジスタとの間にある当段スペアレジスタを用いてリペアをすることができる。また、ゲート信号が供給される配線の交差容量はリペア前後で変わらない。
【００２１】
本発明にかかる液晶表示装置の製造方法は、当段レジスタが不良レジスタの場合に、前段レジスタと該当段レジスタとの間にある前段スペアレジスタを用いて前記リペアをするときは、前記第２工程の該不良レジスタの前記切り離しをするリペアは、不良レジスタである該当段レジスタの入力端子へ延びた前段ゲート配線が該当段レジスタと次段レジスタとの間にある当段スペアレジスタの当段入力用リペア配線となす交差と該前段ゲート配線が次段ゲート配線の前記第２冗長枝配線となす交差との間で該前段ゲート配線を切断し、該当段レジスタの制御端子へ延びた該次段ゲート配線が該当段入力用リペア配線となす交差と該次段ゲート配線の前記第１冗長枝配線との第３分岐点との間で該次段ゲート配線を切断し、該当段レジスタの出力端子から延びる当段ゲート配線が該当段入力用リペア配線となす交差と該当段ゲート配線が該次段ゲート配線の前記第１冗長枝配線となす交差との間で該当段ゲート配線を切断する工程を含み、該第２工程の前記接続をするリペアは、該前段ゲート配線と該前段スペアレジスタの前段入力用リペア配線との交差、該当段ゲート配線と該前段スペアレジスタの前段出力用リペア配線との交差、及び該次段ゲート配線と該前段スペアレジスタの前段制御用リペア配線との交差のそれぞれにおいて接続する工程を含み、該第２工程の前記冗長交差容量の前記切り離しをするリペアは、該当段ゲート配線の２本の前記第１冗長枝配線及び該前段ゲート配線の１本の前記第１冗長枝配線を切断する工程を含むことを特徴とする。かかる構成をとることにより、当段レジスタが不良レジスタの場合に、前段レジスタと当段レジスタとの間にある前段スペアレジスタを用いてリペアをすることができる。また、ゲート信号が供給される配線の交差容量はリペア前後で変わらない。
【００２２】
本発明にかかる液晶表示装置は、複数のレジスタを備え画素部を行単位で選択するゲート信号を順次発生する複数段シフトレジスタを含むゲートドライバと該画素部とが一体に形成された基板を備え画像を表示するアクティブマトリックス型の液晶表示装置であって、該ゲートドライバは、該レジスタに隣接して配設され該レジスタと同一の構成を備えるスペアレジスタと、該レジスタに接続され該ゲート信号を供給するゲート配線であって他のゲート配線と交差をして冗長交差容量を生じさせる冗長枝配線が分岐されてなるゲート配線と、該スペアレジスタに接続され該ゲート配線及び該他のゲート配線と交差をするリペア配線とを含んでなり、該ゲート配線及び該他のゲート配線と該リペア配線とを接続するとともに不良レジスタ及び該冗長交差容量を切り離すリペアが行われることにより、該不良レジスタに代えて該スペアレジスタが該ゲートドライバを構成してなるとともに該ゲート信号が供給される配線にかかる交差容量が該リペア前後で同じとなるように構成されてなることを特徴とする。
【発明の効果】
【００２３】
本発明は、かかる構成をとることにより、ゲートドライバに不良が生じた場合にリペアすることができる液晶表示装置を提供することができる。また、本発明は、リペア前後においてゲート信号が供給される配線の交差容量が変わらないような配線レイアウトを備える液晶表示装置を提供することができる。さらに、本発明は、かかるリペアをすることにより、信頼性の高い液晶表示装置を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態である液晶表示装置の模式的な平面構成図である。
【図２】本発明の実施の形態である画素部等の等価回路を示す図である。
【図３】本発明の実施の形態であるゲートドライバのリペア前の構成図である。
【図４】本発明の実施の形態であるゲートドライバのリペア後の構成図である。
【図５】本発明の実施の形態であるゲートドライバのリペア後の他の構成図である。
【図６】本発明の実施の形態であるレジスタの説明図である。
【図７】本発明の実施の形態の変形例であるゲートドライバのリペア前の構成図である。
【図８】本発明の実施の形態の変形例であるゲートドライバのリペア後の構成図である。
【図９】本発明の実施の形態の変形例であるゲートドライバのリペア後の他の構成図である。
【発明を実施するための形態】
【００２５】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００２６】
［全体構成］
図１に基づいて、本実施の形態にかかるアクティブマトリックス型の液晶表示装置１００の全体構成を説明する。図１は、本実施の形態にかかるアクティブマトリックス型の液晶表示装置の模式的な平面的な構成図である。本実施の形態にかかる液晶表示装置１００は、セル・アレイ基板１０１と図示しない対向基板とこれらの基板の間に挟持された液晶とを含む液晶パネルを備え、さらに、中継基板５０を含んで構成される。
【００２７】
セル・アレイ基板１０１は、透明性と絶縁性とを備えるガラス等からなる基板に形成されたｍ×ｎ個の画素部１０及びゲートドライバ７０等を含んで構成される。セル・アレイ基板１０１には、Ｘ（行）方向に延びシフトレジスタ７１を含むゲートドライバ７０から出力され画素部１０内の薄膜トランジスタのゲート電極に接続された複数本（ｍ本）のゲート線７２を備えている。ゲートドライバ７０は、多数の薄膜トランジスタや配線を含んで構成されており、このような薄膜トランジスタや配線は画素部１０に形成される薄膜トランジスタや配線と同時に、また同一の工程で形成される。
【００２８】
ゲートドライバ７０には、複数の配線からなるゲート配線群７３が接続されている。電源Ｖｓｓ、各種クロック信号ＣＬＫ、ＣＬＫＢ、及び各種制御信号等がゲート配線群７３の配線を介してそれぞれゲートドライバ７０に供給される。ゲート配線群７３は、中継基板５０を経由して図示しないゲートドライバ制御部及び電源部等に接続されている。ゲートドライバ７０はこれらの信号を入力として、ゲート信号を所定のタイミングで所定のゲート線７２に出力する。ゲート信号は、１本のゲート線に接続された複数（ｎ個）の画素部内の薄膜トランジスタを行単位で選択的にスイッチングするための信号である。シフトレジスタ７１を備えるゲートドライバ７０からは、ゲート信号Ｇ１からＧｍが、ｍ本のゲート線７２のそれぞれに供給される。
【００２９】
また、セル・アレイ基板１０１には、Ｙ（列）方向に延びデータ線外部端子８４と画素部１０内の薄膜トランジスタのドレイン電極とに接続された複数本（ｎ本）のデータ線８２が形成されている。画像信号に基づき表示に応じたデータ信号が、データ線８２を介して、ゲート信号によって選択された薄膜トランジスタに供給される。なお、セル・アレイ基板１０１の端部近くのデータ線側端子領域１０１ｂには、複数本のデータ線８２に対応する複数のデータ線外部端子８４がＸ方向に沿って設けられている。そして、ゲート線７２とデータ線８２の各交差のそれぞれに対応して、ゲート線７２とデータ線８２とによって区画された領域に画素部１０がマトリックス状に配列されている。このようにマトリックス状に配置された画素部が占める領域が画素領域となる。
【００３０】
対向基板は、絶縁性と透明性を備えるガラス基板等からなる基板を含んで構成される。対向基板は、図示しないカラーフィルタや遮光層等を備え、また、セル・アレイ基板１０１と同様に図示しない配向膜等を備えている。参照番号１０３ａは対向基板の外縁である。セル・アレイ基板１０１と対向基板及び図示しないシール部によって閉じられた空間に液晶９９が封止される。
【００３１】
中継基板５０は、絶縁性のある例えばフレキシブル基板等を含んで構成される。中継基板５０は、セル・アレイ基板１０１と図示しないプリント基板等の他の基板とを中継する基板である。中継基板５０は、ＴＡＢ又はＣＯＦ等の実装方法によって中継基板上に実装されたデータドライバ８０を含んで構成される。データドライバ８０は、図示しないデータドライバ制御部等からデータ配線群８３によって供給される画像信号、各種クロック信号及び各種制御信号等を入力とし、画像信号に対応するデータ信号Ｄ１、Ｄ２、…、Ｄｎを所定のタイミングで所定のデータ線８２に出力する。また、中継基板５０とセル・アレイ基板１０１との接続部６１ａにおいて、ゲートドライバ７０にかかるゲート配線群７３は、ＡＣＦ（異方性導電体）等の導電部材６０を介してセル・アレイ基板との間の接続が行われ導通がとられる。また、データドライバ８０からのデータ信号Ｄ１からＤｎを供給するデータ線８２も、同様に、接続部６１ｂにおいて接続され基板間の導通がとられる。
【００３２】
このように、本実施の形態にかかる液晶表示装置においてはゲートドライバ７０はＧＯＡ構造をなしている。なお、本発明においてはデータドライバ８０はセル・アレイ基板１０１上に形成されていてもよい。また、本実施の形態にかかる液晶表示装置は、この他にも、図示しない偏光板、バックライト等の部材を備えている。
【００３３】
次に、図２に基づいて、スイッチング素子として薄膜トランジスタを用いた画素部及びその周辺部の構成を説明する。図２は、本実施の形態にかかる画素部１０及びその周辺の概略の等価回路図である。図２に示す一つの画素部１０は、薄膜トランジスタ２０及び画素電極３２を含んで構成される。薄膜トランジスタ２０は、ゲート線７２とデータ線８２との交差部の近傍に設けられる。薄膜トランジスタ２０は、セル・アレイ基板１０１の基板上に形成されゲート線７２に接続されたゲート電極１２と、ＩＴＯ（インジウムスズ酸化物：Indium Tin Oxide）等からなる透明導電材料から形成された画素電極３２に接続されたソース電極２５と、データ線８２に接続されたドレイン電極２６とを含んで構成される。薄膜トランジスタ２０の半導体層の材質としては、アモルファスシリコン、低温ポリシリコン又は高温ポリシリコン等が用いられ、また、Ｉｎ、Ｇａ及びＺｎ等を含むアモルファス透明酸化物半導体を使用することもできる。
【００３４】
また、ゲートドライバ７０を構成する薄膜トランジスタも同様な構成を備えており、薄膜トランジスタに接続される配線はゲート線７２やデータ線８２と同時に同一工程でこれらと同一の金属材料を用いて形成することができる。配線同士が交差する部分は、薄膜トランジスタのゲート絶縁膜や層間絶縁膜の形成と同時に同一の工程でこれらと同一の絶縁材料で形成された絶縁層によって絶縁される。配線同士の交差部分には交差容量が生じ、その大きさは両配線間を絶縁する絶縁層の厚さ、誘電率及び交差面積等によって定まる。なお、本実施の形態においては、特に限定するものではないが、いずれの薄膜トランジスタもアモルファスシリコンを半導体層とする薄膜トランジスタであるとして説明する。
【００３５】
また、コモン電極３４は、例えば、ＴＮ（Twisted Nematic）モード又はＶＡ（Vertical Alignment）モード等で動作する液晶表示装置においては、対向基板上にパターニング形成され各画素部に共通の透明電極である。なお、例えば、ＩＰＳ（In-Plane  Switching）モード又はＦＦＳ（Fringe Field Switching）モードで動作する液晶表示装置においては、コモン電極３４は、セル・アレイ基板１０１上に、各画素部のそれぞれに対応してパターニング形成される。コモン配線（共通電極線ともいう）３５は、コモン電極３４に接続されており、所定の電圧のコモン信号をコモン電極３４に供給する。なお、図２に示す参照番号２７は画素電極３２と容量線２８との間に形成された保持容量Ｃｓであり、容量線２８には所定の電圧が供給される。また、参照番号３８及び３９は、それぞれゲート・ソース間寄生容量Ｃｇｓ及びゲート・ドレイン間寄生容量Ｃｇｄである。また、図１では容量線２８等の図示を省略している。
【００３６】
このような画素部１０を備える液晶表示装置１００の動作は次のとおりである。ゲートドライバ７０は、液晶表示装置１００に入力される図示しない画像信号の同期信号その他の情報に基づいて、データ線８２からのデータ信号を書き込むべき画素部１０を行単位で選択するゲート信号Ｇ１、Ｇ２、・・・、Ｇｍを順次出力する。データドライバ８０は、画像信号の輝度情報等に基づいて、ゲート信号に同期して動作し、選択された画素部１０にデータ信号Ｄ１、Ｄ２、・・・、Ｄｎを供給する。そして、選択された画素部１０内にある薄膜トランジスタ２０を介して、データ信号に応じた電圧が画素電極３２に印加される。これによって、画素電極３２とコモン電極３４とからなる一対の電極の間に電界が生じ、この電界によって液晶９９の分子の向き（液晶分子の配向）が制御される。そして、この配向変化を利用することにより液晶を透過する光を変調することで画像等の表示作用が行われる。このようにして液晶表示装置が構成される。
【００３７】
［リペア前のゲートドライバ］
次に、図３に基づいて、本実施の形態にかかるゲートドライバ７０について説明する。図３は、リペアがされていない状態、即ち、ゲートドライバが画素部等ともに通常に形成された状態（以下、単に「リペア前」又は「リペアされる前」という）でのゲートドライバの構成を示し、各配線のレイアウトや交差状況をも図示した図である。
【００３８】
なお、同図中の点線の○印は配線同士がリペアによって接続される可能性のある交差を示しており、また、ｘ４１等記号ｘで始まる３文字の参照符号が付された点線の×印はその配線がリペアによって切断される可能性のある切断箇所を示し、いずれも、レジスタＲＥＧ４、ＲＥＧ５及びスペアレジスタＳＰＡＲＥ４／５にかかるもの及び説明の便宜上必要なものを図示している。また、ｃ１１、ｗ０１等の記号ｃ又はｗで始まる３文字の参照符号は、配線同士の交差を示す。また、実線の□印は配線同士の交差によって交差容量が生じている箇所を示しているが、レジスタＲＥＧやスペアレジスタＳＰＡＲＥに対して画素部側にあるもののみ図示し、画素部側の反対側であるクロック配線側にあるものの図示を省略している。
【００３９】
［レジスタＲＥＧ］
図３に示すように、本実施の形態にかかるゲートドライバ７０は、複数（ｍ個）のレジスタＲＥＧ１、ＲＥＧ２（図示せず）、ＲＥＧ３、・・・、ＲＥＧｉ、・・・、ＲＥＧｍ（図示せず）と、複数（ｍ個）のスペアレジスタＳＰＡＲＥ１／２（図示せず）、ＳＰＡＲＥ２／３（図示せず）、ＳＰＡＲＥ３／４、・・・、ＳＰＡＲＥｉ／ｉ＋１、・・・、ＳＰＡＲＥｍ／ｍ＋１（図示せず）を含んで構成される。但し、ｉは１からｍまでの整数である。
【００４０】
なお、着目するレジスタＲＥＧｉを当段レジスタと呼び、レジスタＲＥＧｉ−２、ＲＥＧｉ−１、ＲＥＧｉ＋１、ＲＥＧｉ＋２をそれぞれ前前段、前段、次段、次次段のレジスタと呼ぶものとし、スペアレジスタＳＰＡＲＥｉ／ｉ＋１、ゲート配線ＬＧｉ、ゲート信号Ｇｉやリペア配線についても同様の呼び方をすることとする。例えば、着目するレジスタをＲＥＧ４とした場合には、当段スペアレジスタはスペアレジスタＳＰＡＲＥ４／５となり、当段ゲート配線はＬＧ４となり、次段ゲート配線はＬＧ５となり、次次段ゲート信号はＧ６となり、前段スペアレジスタはＳＰＡＲＥ３／４となる。また、例えば、前段スペアレジスタＳＰＡＲＥ３／４の入力用リペア配線、制御用リペア配線及び出力用リペア配線をそれぞれ、前段入力用リペア配線、前段制御用リペア配線及び前段出力用リペア配線と呼ぶ。なお、ゲート配線ＬＧｉは前述したゲート線７２に相当する。
【００４１】
複数のレジスタＲＥＧは、リペア前においてはカスケード接続されており、シリアル動作をする複数段構成のシフトレジスタ７１を構成する。シフトレジスタ７１には、ゲート配線群７３を構成する各配線を介して、クロック信号ＣＬＫ、ＣＬＫＢ、スタートパルス信号ＳＰ、エンドパルス信号ＥＰ、電源Ｖｓｓ等が供給される。シフトレジスタ７１の各段を構成するレジスタＲＥＧ１からＲＥＧｍは、それぞれ、クロック信号ＣＬＫ、ＣＬＫＢ及びＶｓｓを入力する入力端子ＣＫ、ＣＫＢ、Ｖｓｓ、並びにゲート線７２に接続され当段ゲート信号を出力する出力端子であるＯＵＴを備えている。また、各レジスタＲＥＧは、前段のレジスタＲＥＧの出力端子ＯＵＴから出力される前段ゲート信号を入力する入力端子ＩＮと、次段のレジスタの出力端子ＯＵＴからの出力である次段ゲート信号を入力する制御端子ＣＴとを備えている。
【００４２】
クロック信号ＣＬＫとＣＬＫＢは、互いに位相が反転した信号であり、レジスタＲＥＧからの出力をシフトして次段のレジスタＲＥＧに転送するいわゆるシフトクロックである。クロック信号ＣＬＫは奇数段目のレジスタＲＥＧ１、ＲＥＧ３、・・・のＣＫ端子及び偶数段目のレジスタＲＥＧ２、ＲＥＧ４、・・・のＣＫＢ端子に入力される。クロック信号ＣＬＫＢは奇数段目のレジスタＲＥＧ１、ＲＥＧ３、・・・のＣＫＢ端子及び偶数段目のレジスタＲＥＧ２、ＲＥＧ４、・・・のＣＫ端子に入力される。スタートパルス信号ＳＰは、シフトレジスタ７１の一段目（初段）のレジスタＲＥＧ１の入力端子ＩＮにのみ入力され、ゲート信号Ｇ１の出力を開始するための信号である。エンドパルス信号ＥＰは最終段のレジスタＲＥＧｍの制御端子ＣＴにのみ入力され、ゲート信号ＧｍがＨレベルであるその選択期間経過後にＧｍをＬレベルに戻すための信号であり、このような最終段の動作が完了することで一走査期間におけるシフトレジスタ７１のシフト動作が終了する。そして、各レジスタＲＥＧの出力であるゲート信号Ｇ１、Ｇ２、・・・、Ｇｉ、・・・、Ｇｍは、後述する図６（ｂ）に示すように、シフトクロックに同期して、初段のゲート信号Ｇ１から最終段のゲート信号Ｇｍまで順次Ｈレベルとなり、これらの信号はゲートドライバ７０が出力するゲート信号として出力され、画素部が行単位で順次選択されてゆくことになる。
【００４３】
［スペアレジスタＳＰＡＲＥ］
スペアレジスタＳＰＡＲＥｉ／ｉ＋１は、レジスタＲＥＧｉとＲＥＧｉ＋１との間に、各レジスタＲＥＧに隣接して設けられている。ここで、ｉは１からｍまでの整数である。従って、本実施の形態にかかるゲートドライバ７０はレジスタＲＥＧ毎にスペアレジスタＳＰＡＲＥを備えていることになる。
【００４４】
スペアレジスタＳＰＡＲＥｉ／ｉ＋１は、後述のように、ＲＥＧｉ又はＲＥＧｉ＋１のいずれかが正常動作をしないときにＲＥＧｉ又はＲＥＧｉ＋１に代えて使用することができ、これによってレジスタＲＥＧが不良の場合にはゲートドライバをリペアすることができる。言い換えれば、レジスタＲＥＧｉが正常動作をしない場合には、ＲＥＧｉの一方に隣接するスペアレジスタＳＰＡＲＥｉ−１／ｉ、又は他方に隣接するＳＰＡＲＥｉ／ｉ＋１のいずれかを使用してリペアすることができる。また、リペア前のゲート配線及びリペア配線は、前段ゲート信号を発生する前段レジスタと当段ゲート信号を発生する当段レジスタとの間に設けられた前段スペアレジスタ、又は当段レジスタと次段ゲート信号を発生する次段レジスタとの間に設けられた当段スペアレジスタのいずれをもスペアとしてリペアに使用可能なように配設されている。かかる構成をとることにより、複数のレジスタやスペアレジスタに不良が生じた場合でもリペアすることができ、多様な不良モードに対して対処できる。なお、最終段レジスタＲＥＧｍについては、最終段スペアレジスタＳＰＡＲＥｍ／ｍ＋１を設けなくてもＳＰＡＲＥｍ−１／ｍを用いてレジスタＲＥＧｍをリペアすることは可能である。また、初段レジスタＲＥＧ１の前にスペアレジスタを設けることもできる。リペアの詳細は後述する。
【００４５】
スペアレジスタＳＰＡＲＥｉ／ｉ＋１の構成は図６のレジスタＲＥＧｉの構成と同じである。従って、各スペアレジスタＳＰＡＲＥｉ／ｉ＋１は、レジスタＲＥＧと同じく、クロック信号ＣＬＫ又はＣＬＫＢを入力する端子ＣＫ及び端子ＣＫＢ、Ｖｓｓを入力する端子であるＶＳＳ、当段ゲート信号を出力する出力端子であるＯＵＴ、前段ゲート信号を入力する入力端子ＩＮ、及び次段ゲート信号を入力する制御端子ＣＴを備えている。また、スペアレジスタＳＰＡＲＥｉ／ｉ＋１の構成は、その入出力端子の配列の態様を含めＲＥＧｉと全く同一である。
【００４６】
なお、リペアがされる前においては、スペアレジスタＳＰＡＲＥの入力端子ＣＫ、ＶＳＳ、ＣＫＢ、ＩＮ、ＣＴや出力端子ＯＵＴにそれぞれ接続されているリペア配線ＲＣＫ、ＲＶＳＳ、ＲＣＫＢ、ＲＩ、ＲＣ及びＲＯは、ゲート配線等の他のいずれの配線や端子にも接続されていないため、スペアレジスタ及びリペア配線はすべてフローティング状態にある。従って、リペア前においてはゲート配線がこれらのリペア配線と交差しても交差容量は生じない。
【００４７】
［レジスタＲＥＧ及びスペアレジスタＳＰＡＲＥの構成］
図６はレジスタＲＥＧを説明する図であり、同図（ａ）はレジスタＲＥＧの回路図であり、同図（ｂ）はその動作を説明するためのタイミングチャートである。スペアレジスタＳＰＡＲＥも全く同様の構成を備えている。まず、レジスタＲＥＧｉの構成を説明する。また、Ｔ１ないしＴ７はシフトクロックＣＬＫの各期間を示す。各期間の時間幅Ｔｗがすべて同じ場合には、シフトクロックの周期は２×Ｔｗであり、その半周期はＴｗとなる。なお、Ｌレベルの電位とはＶｓｓの電位をいうものとする。
【００４８】
レジスタＲＥＧｉは、例えば、薄膜トランジスタＭ１ないしＭ６を含んで構成される。薄膜トランジスタＭ２のゲート電極とドレイン電極には、前段のレジスタＲＥＧｉ−１の出力である前段ゲート信号Ｇｉ−１が入力端子ＩＮから入力され、ソース電極はノードｂにおいて薄膜トランジスタＭ３のドレイン電極に接続されている。薄膜トランジスタＭ３のゲート電極には制御端子ＣＴから次段のレジスタＲＥＧｉ＋１の出力である次段ゲート信号Ｇｉ＋１が入力され、ソース電極はＶｓｓに接続されている。薄膜トランジスタＭ１は出力トランジスタであり、そのゲート電極はノードｂに接続され、ドレイン電極にはＣＫ端子からＣＬＫ信号又はＣＬＫＢ信号が入力される。薄膜トランジスタＭ１のソース電極は当段レジスタであるＲＥＧｉの出力端子ＯＵＴに接続されており、出力端子ＯＵＴから当段レジスタＲＥＧｉの出力信号である当段ゲート信号Ｇｉが出力される。薄膜トランジスタＭ４のゲート電極には制御端子ＣＴから入力される次段ゲート信号Ｇｉ＋１が入力され、ドレイン電極は出力端子ＯＵＴに、ソースはＶｓｓに、それぞれ接続されている。薄膜トランジスタＭ５はプルダウン抵抗用薄膜トランジスタであり、そのゲート電極には制御信号ＣＴ２が入力され、そのドレイン電極は出力端子ＯＵＴに、ソース電極はＶｓｓに、それぞれ接続されている。薄膜トランジスタＭ６も、プルダウン抵抗用薄膜トランジスタであり、そのゲート電極にはＣＫＢ端子からＣＬＫＢ信号又はＣＬＫ信号が入力され、ドレイン電極は出力端子ＯＵＴに、ソース電極はＶｓｓに、それぞれ接続されている。ＣＫ端子にはＣＬＫ信号又はＣＬＫＢ信号の一方が入力され、ＣＫＢ端子にはＣＬＫ信号又はＣＬＫＢ信号の他方が入力される。また、ノードｂと出力端子ＯＵＴとの間にはブートストラップ動作を行う容量Ｃｂが形成されている。
【００４９】
次に、このようなレジスタＲＥＧｉの動作を、ＣＫ端子にＣＬＫ信号が入力されるレジスタＲＥＧｉを例として同図（ｂ）のタイミングチャートを参照して説明する。なお、制御信号ＣＴ２は、前段ゲート信号Ｇｉ−１又は当段ゲート信号ＧｉがＨレベルであるとき、即ち選択期間であるときにＬレベルとなる信号であり、図示しない回路から出力される。制御信号ＣＴ２は、従って、ゲート信号Ｇｉの選択期間及び該選択期間の直前の半周期ＴｗにおいてＬレベルとなり、それ以外の期間ではＨレベルとなる。そのため、制御信号ＣＴ２は、一走査期間のほとんどの期間でＨレベルとなっている。期間Ｔ１においては、薄膜トランジスタＭ１ないしＭ４はいずれもオフ状態にある。ＣＴ２はＨレベルであるため、Ｍ５はオン状態であり、ゲート信号ＧｉはＬレベルである。
【００５０】
期間Ｔ２において、前段ゲート信号Ｇｉ−１のＨレベルがレジスタＲＥＧｉの入力端子ＩＮに入力されると、薄膜トランジスタＭ２はオン状態となり、ノードｂには前段ゲート信号Ｇｉ−１のＨレベルが現れ始める。そのため、容量Ｃｂが充電され、ノードｂの電位はＶｂまで上昇する。これにより、薄膜トランジスタＭ１のゲート電圧も上昇し薄膜トランジスタＭ１もオン状態となるため、ＣＫ端子に入力されているＣＬＫ信号のＬレベルが出力端子ＯＵＴに現れ、ゲート信号ＧｉはＬレベルに維持される。なお、ＣＴ２はＬレベルに変化して薄膜トランジスタＭ５はオフ状態となる。薄膜トランジスタＭ３及びＭ４はオフ状態を維持する。なお、Ｖｂの大きさは、高々、前段ゲート信号Ｇｉ−１のＨレベルの電圧よりも薄膜トランジスタＭ２のスレッシュホールド電圧だけ低い値となる。
【００５１】
次の期間Ｔ３において、ＣＬＫ信号が立ち上がると、前段ゲート信号Ｇｉ−１はＬレベルとなるため薄膜トランジスタＭ２はオフ状態となる。ノードｂの電位は、ＣＬＫ信号の立上がり時においてはＶｂであるため薄膜トランジスタＭ１はオン状態を維持し、しかもＣＬＫ信号がＨレベルとなるため、出力端子ＯＵＴにはＣＬＫ信号のＨレベルが出力されゲート信号ＧｉはＬレベルからＨレベルとなる。また、ゲート信号ＧｉがＬレベルからＨレベルに立ち上がる時に、容量Ｃｂに蓄えられていた電荷は急には変わらないため、ブートストラップ効果により、ノードｂの電位Ｖｂは出力端子ＯＵＴがＬレベルからＨレベルに上昇した分（即ち、概ねＣＬＫの波高値の分）だけさらに高くなり、そのため、薄膜トランジスタＭ１のオン状態はますます確実なものとなる。なお、この期間においては、薄膜トランジスタＭ２、Ｍ３及びＭ４はオフ状態のままである。また、薄膜トランジスタＭ５もオフ状態である。なお、次段レジスタＲＥＧｉ＋１のＣＫ端子にはクロック信号ＣＬＫの反転信号であるＣＬＫＢが入力されており、次段のＲＥＧｉ＋１は、期間Ｔ３において、上述のＲＥＧｉの期間Ｔ２における動作と同様の動作が行われる。
【００５２】
次の期間Ｔ４において、クロック信号ＣＬＫがＬレベルに立ち下ると、出力端子ＯＵＴも立下りＬレベルとなりＧｉも立下がってＬレベルとなる。そして、この期間Ｔ４おいては、次段レジスタＲＥＧｉ＋１は上述したＲＥＧｉの期間Ｔ３における動作と同様な動作が行われるため、ＲＥＧｉ＋１の出力信号であるＧｉ＋１はＨレベルとなり、これがＲＥＧｉの制御端子ＣＴに入力されてレジスタＲＥＧｉの制御端子ＣＴはＨレベルとなる。これにより、薄膜トランジスタＭ３及びＭ４がオン状態となり、容量Ｃｂに蓄えられた電荷は放電してＶｂはＶｓｓと同じレベルとなる。そのため、Ｍ１はオフ状態となるが、Ｍ４はオン状態であるため、出力端子ＯＵＴはＬレベルとなりゲート信号ＧｉはＬレベルとなる。この期間Ｔ４では、ＣＴ２も立ち上がってＨレベルになっているため、薄膜トランジスタＭ５もオン状態となり、薄膜トランジスタＭ５がプルダウン抵抗として機能し、ゲート信号ＧｉのＬレベルはますます確実なものとなる。なお、この期間Ｔ４では薄膜トランジスタＭ１及びＭ２はオフしている。このように、この期間Ｔ４においては、レジスタＲＥＧｉには次段のゲート信号Ｇｉ＋１が帰還され、ゲート信号Ｇｉ＋１の立ち上がりに同期してＲＥＧｉはリセットされ、ゲート信号ＧｉはＬレベルに戻ることになる。
【００５３】
次の期間Ｔ５においては、Ｇｉ＋１はＬレベルとなるため薄膜トランジスタＭ３及びＭ４はオフ状態となる。そして、薄膜トランジスタＭ１及びＭ２はオフ状態のままである。しかし、ＣＴ２がＨレベルのままであるため、薄膜トランジスタＭ５はオン状態のままであり、ＲＥＧｉの出力端子ＯＵＴはＬレベルのままとなり、ＧｉはＬレベルが維持される。この期間のＧｉのＬレベルは、従って、薄膜トランジスタＭ５のプルダウン抵抗的な機能によってもたらされる。
【００５４】
なお、薄膜トランジスタＭ６は、ＣＫＢ端子がＬレベルのときはオフ状態となるため回路全体に何の影響も及ぼさない。薄膜トランジスタＭ６は、ＣＫＢ端子がＨレベルのときは常にオン状態となり、ＣＴ２がＨレベルの期間においてはＭ５のオン抵抗と並列接続されることにより、また、ＣＴ２がＬレベルである期間Ｔ２においてはＣＫ端子をＬレベルに駆動するＣＬＫ信号ドライバ（図示せず）の出力インピーダンス及びＭ１のオン抵抗とからなる直列抵抗と薄膜トランジスタＭ６のオン抵抗とが並列接続されることにより、それぞれゲート信号ＧｉのＬレベルを補強している。
【００５５】
このようにして、シフトクロックＣＬＫの立ち上がり及び立下りのタイミングに同期して、レジスタＲＥＧｉの出力Ｇｉが初段から順にＨレベルとなる。そして、ゲート信号ＧｉがＨレベルの期間（選択期間）においてはゲート信号Ｇｉが供給されるゲート線７２に接続された画素部の薄膜トランジスタ２０がすべてオン状態となり、この選択期間にデータ信号が画素電極３２に書き込まれる。ゲート信号ＧｉがＬレベルの期間（非選択期間）では、ゲート信号Ｇｉが供給されるゲート線７２に接続された画素部の薄膜トランジスタ２０がすべてオフ状態となり、画素電極３２は保持容量２７とともに、次の走査期間においてゲート信号Ｇｉの選択期間が到来することによって再びデータ信号の書き込みがなされるまで、書き込まれたデータ信号に対応する電荷を保持する。なお、このようにゲート信号Ｇｉはノーマルローの信号と考えることができる。
【００５６】
なお、初段レジスタＲＥＧ１の動作は、上記の説明において、ゲート信号Ｇｉ−１に代えてスタートパルス信号ＳＰを用いることにより、初段のレジスタとしての動作が上記と同様に行われる。また、最終段レジスタＲＥＧｍの動作は、上記の説明において、ゲート信号Ｇｉ＋１に代えてエンドパルス信号ＥＰを用いることにより最終段のレジスタとしての動作が上記と同様に行われる。このように、複数段シフトレジスタ７１はカスケード接続された複数段のレジスタＲＥＧ７５から構成されている。
【００５７】
［ゲート配線のレイアウト］
ゲート配線のレイアウトを図３に基づいて説明する。各レジスタＲＥＧは、その画素部側に前段ゲート信号が供給される入力端子、当段ゲート信号を出力する出力端子及び次段ゲート信号が供給される制御端子を備え、入力端子は前段に近い側に設けられ、出力端子は次段に近い側に設けられ、制御端子は入力端子と出力端子との間に配設されるように各端子が並んで設けられている。また、本実施の形態においては、ＣＫ端子、ＶＳＳ端子及びＣＫＢ端子はクロック配線側に順に設けられており、これらクロック配線側に設けられている端子の配列の態様は特に限定されるものではない。
【００５８】
次に、レジスタＲＥＧにかかる配線やレイアウト等について、図３のレジスタＲＥＧ４を当段レジスタとして説明する。ＲＥＧ４とＲＥＧ５との間にあるスペアレジスタＳＰＡＲＥ４／５が当段スペアレジスタとなる。当段レジスタＲＥＧ４の入力端子ＩＮには前段ゲート配線ＬＧ３が接続され、当段レジスタＲＥＧ４の出力端子ＯＵＴには当段ゲート配線ＬＧ４が接続され、当段レジスタＲＥＧ４の制御端子ＣＴには次段ゲート配線ＬＧ５が接続されている。各段のゲート配線はそれぞれ主配線と冗長枝配線とで構成されており、各段のゲート配線のレイアウトは同一である。
【００５９】
リペア前の当段ゲート配線ＬＧ４の主配線は、当段レジスタＲＥＧ４の出力端子ＯＵＴから延びて、次段ゲート配線ＬＧ５の２本の第１冗長枝配線Ｌ９Ｅ及びＬ８Ｅとそれぞれ交差ｃ４２及びｃ４３をなし、当段レジスタの切り離し箇所ｘ４６に至る。主配線はこの切り離し箇所ｘ４６から、当段スペアレジスタＳＰＡＲＥ４／５の当段入力用リペア配線ＲＩと交差ｗａ２をなして第１分岐点ｕ６に至り、第１分岐点ｕ６から次段ゲート配線ＬＧ５と交差ｃ４４をなして第２分岐点ｕ７に至り、第２分岐点ｕ７から画素部１０に接続されている。主配線は、また、第１分岐点ｕ６から延びて、当段スペアレジスタＳＰＡＲＥ４／５の当段制御用リペア配線ＲＣと交差ｃｘ２をなし、当段スペアレジスタＳＰＡＲＥ４／５の当段出力用リペア配線ＲＯと交差ｗａ５をなす。主配線はこの交差ｗａ５を経て、さらに、次段レジスタＲＥＧ５と次次段レジスタＲＥＧ６との間にある次段スペアレジスタＳＰＡＲＥ５／６から延びた次段入力用リペア配線ＲＩと交差（交差ｗａ１に相当）し、次次段ゲート配線ＬＧ６の第２冗長枝配線Ｌ９Ｆと交差ｃ５１をなして次段レジスタＲＥＧ５の入力端子ＩＮに接続される。主配線は、さらに、第２分岐点ｕ７から延びて、前段レジスタＲＥＧ３と当段レジスタＲＥＧ４との間にある前段スペアレジスタＳＰＡＲＥ３／４から延びた前段制御用リペア配線ＲＣと交差（交差ｗａ３に相当）をなし、前段スペアレジスタＳＰＡＲＥ３／４の前段出力用リペア配線ＲＯと交差（交差ｗａ６に相当）をなし、前段スペアレジスタＳＰＡＲＥ３／４の前段制御用リペア配線ＲＣとの２回目の交差（交差ｃｘ３に相当）をなす。主配線は、この２回目の交差を経て、前段ゲート配線ＬＧ３と交差ｃ３４をなし、前前段レジスタＲＥＧ２（図示せず）と前段レジスタＲＥＧ３との間にある前前段スペアレジスタＳＰＡＲＥ２／３（図示せず）から延びた前前段制御用リペア配線ＲＣと交差（交差ｗａ４に相当）する。主配線は、この交差（交差ｗａ４に相当）を経て、さらに、前段レジスタＲＥＧ３と当段レジスタＲＥＧ４との間にある前段スペアレジスタ３／４から延びた前段入力用リペア配線ＲＩと交差（交差ｃｘ１に相当）し、当段ゲート配線ＬＧ４の第１冗長枝配線の１本であるＬ８Ｅとの第３分岐点ｕ８に至る。そして、主配線は、第３分岐点ｕ８から当段ゲート配線ＬＧ４の第１冗長枝配線の他の１本であるＬ９Ｅ及び当段ゲート配線ＬＧ４の第２冗長枝配線Ｌ９Ｆとの第４分岐点ｕ９を経て、前段レジスタＲＥＧ３の制御端子ＣＴに接続されている。
【００６０】
また、リペア前の当段ゲート配線ＬＧ４から分岐した当段ゲート配線ＬＧ４の冗長枝配線は、前段ゲート配線ＬＧ３との交差によって冗長交差容量（ｃ３３及びｃ３２）を構成する２本の第１冗長枝配線Ｌ８Ｅ及びＬ９Ｅと、前段レジスタＲＥＧ３の入力端子ＩＮに接続されるゲート配線である前前段ゲート配線ＬＧ２との交差によって他の冗長交差容量（ｃ３１）を構成する第２冗長枝配線Ｌ９Ｆとを含み、それぞれの冗長枝配線は前段レジスタＲＥＧ３の制御端子近傍で主配線から分岐している。
【００６１】
なお、主配線は複数の配線から構成される。ゲート配線ＬＧ４を当段ゲート配線として説明すれば、配線ＬＯ６は当段レジスタＲＥＧ４の出力端子ＯＵＴと第１分岐点ｕ６とを接続する配線であり、配線Ｌ６７は第１分岐点ｕ６と第２分岐点ｕ７とを接続する配線であり、配線Ｌ７Ｐは第２分岐点ｕ７と画素部１０とを接続する配線であり、配線Ｌ７８は第２分岐点ｕ７と第３分岐点ｕ８とを接続する配線であり、配線Ｌ８９は第３分岐点ｕ８と第４分岐点ｕ９とを接続する配線であり、配線Ｌ９Ｃは第４分岐点ｕ９と前段レジスタＲＥＧ３の制御端子ＣＴとを接続する配線であり、配線Ｌ６Ｉは第１分岐点ｕ６と次段レジスタＲＥＧ５の入力端子ＩＮとを接続する配線であり、それぞれ当段ゲート配線ＬＧ４の主配線の一部を構成する。
【００６２】
また、当段ゲート配線ＬＧ４の第１冗長枝配線Ｌ８Ｅ及びＬ９Ｅは、前段レジスタＲＥＧ３の制御端子ＣＴの近傍においてそれぞれ第３分岐点ｕ８及び第４分岐点ｕ９から分岐した配線であり、いずれも前段ゲート配線ＬＧ３とそれぞれ交差（ｃ３３及びｃ３２）をして終端している。当段ゲート配線ＬＧ４の第２冗長枝配線Ｌ９Ｆは、前段レジスタＲＥＧ３の制御端子ＣＴの近傍において第４分岐点ｕ９から分岐した配線であり、前前段ゲート配線ＬＧ２と交差（ｃ３１）をして終端している。また、これら３本の冗長枝配線Ｌ８Ｅ、Ｌ９Ｅ及びＬ９Ｆの分岐点ｕ８及びｕ９は、本発明の趣旨を損なわない限り、一致していてもよいし、不一致でもよい。
【００６３】
なお、ゲート配線ＬＧ４の第１分岐点ｕ６は交差ｗａ２と交差ｃ４４との間にあり、第２分岐点ｕ７は交差ｃ４４と画素部１０との間にある。第３分岐点ｕ８及び第４分岐点ｕ９は、切断箇所ｘ３５と前段レジスタＲＥＧ３の制御端子ＣＴとの間にある。交差ｃ３１ないしｃ３４においては交差容量が生じる。そして、詳細は後述するが、これらの交差の一部（ｃ３１ないしｃ３３）はリペアの前後における配線の容量を等しくするために上記冗長枝配線を分岐させることによりあえて設けられた冗長な交差であり、これらの冗長な交差には冗長交差容量が生ずる。なお、レジスタＲＥＧ４のＣＫ端子から延びる配線はＣＬＫＢ信号の配線に接続されている。ＣＫＢ端子から延びる配線はＣＬＫ信号の配線に接続されている。ＶＳＳ端子から延びる配線は電源配線であるＶｓｓの配線に接続されている。
【００６４】
［リペア配線のレイアウト］
各スペアレジスタＳＰＡＲＥの画素部側及びクロック配線側の入出力端子の配列の態様は、レジスタＲＥＧと同一である。なお、クロック配線側の入力端子の配列並びは特に限定されるものではない。次に、スペアレジスタＳＰＡＲＥにかかる配線やレイアウト等について、図３のスペアレジスタＳＰＡＲＥ４／５を例とし、当段レジスタをＲＥＧ４として説明する。スペアレジスタＳＰＡＲＥ４／５は当段スペアレジスタとなる。各スペアレジスタＳＰＡＲＥには、画素部側に配設された入力用リペア配線ＲＩ、制御用リペア配線ＲＣ及び出力用リペア配線ＲＯが接続され、また、クロック配線側に配設されたリペア配線ＲＣＫ、ＲＶＳＳ、ＲＣＫＢが接続されており、これら６本の配線はリペア配線を構成する。なお、各段のリペア配線のレイアウトは同一である。
【００６５】
そして、当段レジスタと次段レジスタとの間に配設されている当段スペアレジスタのリペア配線のうち、入力用リペア配線ＲＩは、少なくとも前段ゲート配線ＬＧ３及び当段ゲート配線ＬＧ４にそれぞれ接続可能に交差（ｗａ１及びｗａ２）し、制御用リペア配線は、少なくとも次段ゲート配線ＬＧ５及び次段レジスタの次の段のレジスタである次次段レジスタの次次段ゲート配線ＬＧ６にそれぞれ接続可能に交差（ｗａ３及びｗａ４）し、出力用リペア配線は、少なくとも当段ゲート配線ＬＧ４及び次段ゲート配線ＬＧ５にそれぞれ接続可能に交差（ｗａ５及びｗａ６）している。
【００６６】
なお、当段入力用リペア配線ＲＩは次段ゲート配線ＬＧ５との交差ｃｘ１をもなしており、当段制御用リペア配線ＲＣは、当段ゲート配線ＬＧ４との交差ｃｘ２及び次段ゲート配線ＬＧ５との２つ目の交差ｃｘ３をもなしている。スペアレジスタＳＰＡＲＥ４／５のＣＫ端子から延びるリペア配線ＲＣＫは、ＣＬＫ信号の配線と交差ｗ０２をなし、さらに、ＣＬＫＢ信号の配線と交差ｗ０１をなしている。ＣＫＢ端子から延びるリペア配線ＲＣＫＢは、ＣＬＫ信号の配線と交差ｗ０５をなし、さらに、ＣＬＫＢ信号の配線と交差ｗ０４をなしている。ＶＳＳ端子から延びるリペア配線ＲＶＳＳは電源配線であるＶｓｓの配線と交差ｗ０３をなしている。
【００６７】
このように、リペア前のゲート配線及びリペア配線は、前段ゲート信号を発生する前段レジスタと当段ゲート信号を発生する当段レジスタとの間に設けられた前段スペアレジスタ、又は当段レジスタと次段ゲート信号を発生する次段レジスタとの間に設けられた当段スペアレジスタのいずれをも当段レジスタのリペアに使用可能なように配設されている。即ち、不良レジスタが奇数段目のレジスタか偶数段目のレジスタかによってリペアに用いられるスペアレジスタも奇数段目又は偶数段目のレジスタとなりうるように、リペア配線ＲＣＫはＣＬＫ信号の配線及びＣＬＫＢ信号の配線のいずれにも接続可能に交差（ｗ０２及びｗ０１）している。リペア配線ＲＣＫＢも同様である。また、当段スペアレジスタＳＰＡＲＥ４／５がリペアによって当段レジスタＲＥＧ４としても次段レジスタＲＥＧ５としても動作するように、例えば、当段スペアレジスタＳＰＡＲＥ４／５の出力用リペア配線ＲＯは当段ゲート配線ＬＧ４及び次段ゲート配線ＬＧ５のいずれにもそれぞれ接続可能に交差（ｗａ５及びｗａ６）している。入力用リペア配線ＲＩ及び制御用リペア配線ＲＣも同様である。
【００６８】
次に切断箇所（点線×印）について説明する。切断箇所は、後述するリペアの際に切断する候補となる箇所である。当段レジスタをＲＥＧ４とし、ＲＥＧ４を切り離す場合を例として説明すると、当段スペアレジスタはＳＰＡＲＥ４／５となり、本実施の形態においては、切断箇所ｘ４１ないしｘ４３において配線を切断することにより、ＲＥＧ４をそれぞれＣＬＫＢ信号、電源Ｖｓｓ及びＣＬＫ信号が供給される配線から切り離すことができる。
【００６９】
また、切断箇所ｘ４４ないしｘ４６でそれぞれ切り離しをすることにより、当段レジスタＲＥＧ４を３本のゲート配線ＬＧ３、ＬＧ５及びＬＧ４から切り離すことができる。このような位置で切り離すことにより、レジスタＲＥＧ４を切り離すとともに、次段ゲート配線ＬＧ５の第１冗長枝配線Ｌ８Ｅ、Ｌ９Ｅ及び第２冗長枝配線Ｌ９Ｅとの交差である交差ｃ４１ないしｃ４３に生じている冗長交差容量をも一括して各ゲート配線から切り離すことができる。ｘ４４ないしｘ４６のような少なくともレジスタをゲート配線から切り離すことができる切断箇所を第１の切断箇所という。本実施の形態においては第１の切断箇所における切断によって交差容量の一部も切り離される。
【００７０】
さらに、冗長枝配線の切断により、例えば、前段レジスタＲＥＧ３の制御端子ＣＴの近傍にある当段ゲート配線ＬＧ４の第１冗長枝配線Ｌ８Ｅ及びＬ９Ｅのうちの１本を、例えばＬ８Ｅを切断箇所ｘａ１で切断することにより、交差ｃ３３に生じている冗長交差容量を切り離すことができる。レジスタＲＥＧ４を切り離さないような場合であっても、例えば、次段ゲート配線ＬＧ５の第１冗長枝配線Ｌ９Ｅを切断箇所ｘａ２において切断することにより交差ｃ４２に生じている冗長交差容量のみを切り離すことができる。切断箇所ｘａ３についても同様に交差ｃ４３に生じている冗長交差容量を切り離すことができる。このような冗長交差容量を切り離すための冗長枝配線の切断箇所を第２の切断箇所という。
【００７１】
次に、このような構成を備えるゲートドライバのリペア前における交差と交差容量について説明する。このような状態においてはスペアレジスタは使用されていないため、その入出力端子及びリペア配線はすべてフローティング状態のままであり何の動作もせず何の影響も与えない。そして、ｉ段目のゲート信号Ｇｉが供給される配線とｋ段目のゲート信号Ｇｋ供給される配線との交差を＜ｉ／ｋ＞とし、このような交差によって両配線の間で交差容量を生じさせるような交差数をｐ＜ｉ／ｋ＞とすると、ｐ＜ｉ／ｋ＞は表１のようになる。なお、ｐ＜ｉ／ｋ＞＝ｐ＜ｋ／ｉ＞である。また、ここでいう「ゲート信号Ｇｉが供給される配線」とは、リペア前であるから、ゲート配線ＬＧｉが該当する。
【００７２】
【表１】
2011033846.tif 000003
【００７３】
表１において、例えば、ゲート信号Ｇ４が供給される配線については、ゲート信号Ｇ１が供給される配線とは交差しないため、ｐ＜４／１＞＝０であり、また、ゲート信号Ｇ３が供給される配線とは交差ｃ３２、ｃ３３及びｃ３４が生ずるため交差数ｐ＜４／３＞＝３である。他の交差についても同様である。従って、本実施の形態においては、ｐ＜ｉ／ｉ−２＞＝１、ｐ＜ｉ／ｉ−１＞＝３、ｐ＜ｉ／ｉ＋１＞＝３、ｐ＜ｉ／ｉ＋２＞＝１、これら以外ではｐ＜ｉ／ｋ＞＝０である。
【００７４】
［リペア工程］  
次に、リペア工程について説明する。上記したゲートドライバ７０を備え画素部１０とともに液晶表示装置を製造する第１工程の後に、液晶表示装置の検査が行われる。そして、ゲートドライバ７０を構成するレジスタに不良が生じている場合には、不良レジスタ及び冗長交差容量を切り離すとともにゲート配線とリペア配線とを接続するリペアを行うことにより、不良レジスタに代わりスペアレジスタを用いたゲートドライバを構成するととともにゲート信号が供給される配線がもつ交差容量の値がリペアの前後で同じとなるようにする第２工程（リペア工程）を行う。なお、配線を切断し又は接続するリペアは、例えば、レーザーリペア装置を用いてレーザー光の照射により行うことができる。
【００７５】
本実施の形態においては、上述のとおりレジスタＲＥＧｉは、直ぐ前に位置するスペアレジスタＳＰＡＲＥｉ−１／ｉ及び直ぐ次に位置するスペアレジスタＳＰＡＲＥｉ／ｉ＋１レジスタのいずれをもリペアに使用することができるため、以下、このような２つのケースについてリペアを行う第２工程をそれぞれ説明する。
【００７６】
［リペア（１）：不良レジスタをその次段側に位置するスペアレジスタを用いてリペアをする場合］
ＳＰＡＲＥ４／５を例にとり、レジスタＲＥＧ４が不良の場合のリペア方法、即ち、当段レジスタＲＥＧ４が不良レジスタの場合に、当段レジスタＲＥＧ４と次段レジスタＲＥＧ５との間にあるスペアレジスタである当段スペアレジスタＳＰＡＲＥ４／５を用いてリペアをする方法を、図４を用いて説明する。図４は、図３に記載したゲートドライバ７０のリペア後の構成図である。なお、同図中の点線の○印は配線同士がリペアによって接続された交差を示しており、実線の×印はその配線がリペアによって切断された切断箇所を示す。
【００７７】
まず、第１の切断箇所ｘ４１ないしｘ４３において各配線を切断する。これにより、ＲＥＧ４をそれぞれＣＬＫＢ信号、電源Ｖｓｓ及びＣＬＫ信号が供給される配線から切り離すことができる。次に、当段スペアレジスタＳＰＡＲＥ４／５にかかるリペア配線ＲＣＫを交差ｗ０１において、リペア配線ＲＶＳＳを交差ｗ０３において、また、リペア配線ＲＣＫＢを交差ｗ０５においてそれぞれ接続する。これにより、当段スペアレジスタＳＰＡＲＥ４／５のＣＫ端子、ＶＳＳ端子及びＣＫＢ端子には、不良レジスタＲＥＧ４と同じくそれぞれＣＬＫＢ信号、電源Ｖｓｓ、ＣＬＫ信号が供給される。
【００７８】
また、当段レジスタＲＥＧ４の入力端子ＩＮへ延びた前段ゲート配線ＬＧ３が当段スペアレジスタＳＰＡＲＥ４／５の当段入力用リペア配線ＲＩとなす交差ｗａ１と前段ゲート配線ＬＧ３が次段ゲート配線ＬＧ５の第２冗長枝配線Ｌ９Ｆとなす交差ｃ４１との間である切断箇所ｘ４４で前段ゲート配線ＬＧ３を切断する。また、当段レジスタＲＥＧ４の制御端子ＣＴへ延びた次段ゲート配線ＬＧ５が当段スペアレジスタＳＰＡＲＥ４／５の当段入力用リペア配線ＲＩとなす交差ｃｘ１と次段ゲート配線ＬＧ５の第１冗長枝配線Ｌ８Ｅとの第３分岐点ｕ８との間である切断箇所ｘ４５で次段ゲート配線ＬＧ５を切断する。さらに、当段レジスタＲＥＧ４の出力端子ＯＵＴから延びた当段ゲート配線ＬＧ４が当段スペアレジスタＳＰＡＲＥ４／５の当段入力用リペア配線ＲＩとなす交差ｗａ２と当段ゲート配線ＬＧ４が次段ゲート配線ＬＧ５の第１冗長枝配線Ｌ８Ｅとなす交差ｃ４３との間である切断箇所ｘ４６で当段ゲート配線ＬＧ４を切断する。これにより、レジスタＲＥＧ４をこれら３本のゲート配線から切り離すことができる。このような位置で切り離すことにより、レジスタＲＥＧ４を切り離すとともに交差ｃ４１ないしｃ４３に生じている冗長交差容量をも、冗長枝配線を切断することなく一括して各ゲート配線から切り離すことができる。ｘ４４ないしｘ４６の切断箇所は第１の切断箇所となる。
【００７９】
また、前段ゲート配線ＬＧ３と当段入力用リペア配線ＲＩとの交差ｗａ１、当段ゲート配線ＬＧ４と当段出力用リペア配線ＲＯとの交差ｗａ５、及び次段ゲート配線ＬＧ５と当段制御用リペア配線ＲＣとの交差ｗａ３のそれぞれにおいて接続をする。これにより、スペアレジスタＳＰＡＲＥ４／５の入力端子ＩＮにはＲＥＧ４の入力端子ＩＮに供給されていた前段のゲート信号Ｇ３が供給される。また、制御端子ＣＴも同様にＲＥＧ４の制御端子ＣＴに供給されていた次段のゲート信号Ｇ５が供給される。さらに、当段のゲート信号Ｇ４は、ＲＥＧ４の出力端子ＯＵＴから供給されていたのに代わってスペアレジスタＳＰＡＲＥ４／５の出力端子ＯＵＴから供給されることになり、画素部１０及び次段のＲＥＧ５の入力端子ＩＮに供給される。従って、このような切断と接続とにより、リペア前の入力用リペア配線、制御用リペア配線及び出力用リペア配線は、リペア後にはゲート配線とともにそれぞれ所定のゲート信号が供給される配線として機能する。そして、当段スペアレジスタＳＰＡＲＥ４／５は、不良レジスタＲＥＧ４に代わり不良でないＲＥＧ４と同一の動作を行うことができる。また、一部の交差において新たに交差容量が生ずる。
【００８０】
さらに、当段ゲート配線ＬＧ４の第１冗長枝配線の１本及び次次段ゲート配線ＬＧ６の第１冗長枝配線の１本を、例えばＬ８Ｅをそれぞれ切断箇所ｘａ１及びｘａ４で切断する。このように冗長枝配線を第２の切断箇所で切断することにより、冗長交差容量の一部（交差ｃ３３及びｃ５３）が切り離されると同時に消滅する。このように、上記のようなリペアを行うことにより、交差容量を生じていた交差の一部が消滅するとともに、リペア配線にゲート信号が供給されるようになったことにより、新たな交差容量が生ずる。その結果、本実施の形態においては、当段ゲート配線ＬＧ４にかかる交差容量だけでなく、他のゲート配線にかかる交差容量の値もリペア前後において変化しない。これを表２を用いて説明する。
【００８１】
【表２】
2011033846.tif 000004
【００８２】
表２において、例えば、ゲート信号Ｇ４が供給される配線については、ゲート信号Ｇ１が供給される配線とは交差しないため、ｐ＜４／１＞＝０であり、また、ゲート信号Ｇ３が供給される配線とは、交差ｃ３３に生じていた交差容量は消滅するが、交差ｗａ２が新たに交差容量を生ずることになるため、交差容量を生ずる交差はｃ３２、ｗａ２及びｃ３４となり、交差数ｐ＜４／３＞＝３となる。他の交差についても同様である。結局、リペア後においては、ｐ＜ｉ／ｉ−２＞＝１、ｐ＜ｉ／ｉ−１＞＝３、ｐ＜ｉ／ｉ＋１＞＝３、ｐ＜ｉ／ｉ＋２＞＝１、これら以外ではｐ＜ｉ／ｋ＞＝０である。これらの交差数は、各ゲート信号が供給される配線それぞれについて、リペア前後で変わらない。従って、すべての交差の交差面積、断面構造等を同じとすれば、リペア前後によって各ゲート信号が供給される配線にかかる交差容量は変化しない。また、ここでいう「ゲート信号Ｇｉが供給される配線」とは、リペア後であるから、リペア後のゲート配線ＬＧｉ及びこれに接続されたリペア配線が該当する。なお、図４にかかる本実施の形態におけるリペアによって冗長交差容量が消滅した交差は、ｃ３３、ｃ４１、ｃ４２、ｃ４３及びｃ５３の５個であり、一方、リペアによって新たに交差容量を生じた交差は、ｃｘ１、ｃｘ２、ｗａ２、ｗａ６及びｗａ４の５個である。
【００８３】
［リペア（２）：不良レジスタをその前段側に位置するスペアレジスタを用いてリペアを行う場合］
次に、ＳＰＡＲＥ４／５を例にとり、レジスタＲＥＧ５が不良の場合のリペア方法、即ち、当段レジスタＲＥＧ５が不良レジスタの場合に前段レジスタＲＥＧ４と当段レジスタＲＥＧ５との間にある前段スペアレジスタＳＰＡＲＥ４／５を用いてリペアをする方法を図５を用いて説明する。図５は、図３に記載したゲートドライバ７０のリペア後の他の構成図である。
【００８４】
まず、切断箇所ｘ５１ないしｘ５３において配線を切断することにより、ＲＥＧ５を、ＣＬＫ信号、ＣＬＫＢ信号及び電源Ｖｓｓから切り離すことができる。次に、前段スペアレジスタＳＰＡＲＥ４／５にかかるリペア配線ＲＣＫを交差ｗ０２において、リペア配線ＲＶＳＳを交差ｗ０３において、また、リペア配線ＲＣＫＢを交差ｗ０４においてそれぞれ接続する。これにより、スペアレジスタＳＰＡＲＥ４／５のＣＫ端子、ＶＳＳ端子、ＣＫＢ端子は、不良レジスタＲＥＧ５と同じくそれぞれＣＬＫ信号、電源Ｖｓｓ、ＣＬＫＢ信号が供給される。
【００８５】
次に、不良レジスタである当段レジスタＲＥＧ５の入力端子ＩＮへ延びた前段ゲート配線ＬＧ４が当段レジスタＲＥＧ５と次段レジスタＲＥＧ６との間にある当段スペアレジスタＳＰＡＲＥ５／６の当段入力用リペア配線ＲＩとなす交差（交差ｗａ１に相当）と前段ゲート配線ＬＧ４が次段ゲート配線ＬＧ６の第２冗長枝配線Ｌ９Ｆとなす交差ｃ５１との間である切断箇所ｘ５４で前段ゲート配線ＬＧ４を切断する。また、当段レジスタＲＥＧ５の制御端子ＣＴへ延びた次段ゲート配線ＬＧ６が当段スペアレジスタＳＰＡＲＥ５／６の当段入力用リペア配線ＲＩとなす交差（交差ｃｘ１に相当）と次段ゲート配線ＬＧ６の第１冗長枝配線Ｌ８Ｅとの第３分岐点ｕ８との間である切断箇所ｘ５５で次段ゲート配線ＬＧ６を切断する。さらに、当段レジスタＲＥＧ５の出力端子ＯＵＴから延びる当段ゲート配線ＬＧ５が当段スペアレジスタＳＰＡＲＥ５／６の当段入力用リペア配線ＲＩとなす交差（交差ｗａ２に相当）と当段ゲート配線ＬＧ５が次段ゲート配線ＬＧ６の第１冗長枝配線Ｌ８Ｅとなす交差ｃ５３との間である切断箇所ｘ５６で当段ゲート配線ＬＧ５を切断する。
【００８６】
これにより、レジスタＲＥＧ５を３本のゲート配線から切り離すことができる。このような位置で切り離すことにより、レジスタＲＥＧ５を切り離すとともに交差ｃ５１ないしｃ５３に生じている冗長交差容量をも、冗長枝配線を切断することなく一括して各ゲート配線から切り離すことができる。これらの切断箇所は第１の切断箇所となる。
【００８７】
さらに、前段ゲート配線ＬＧ４と前段スペアレジスタＳＰＡＲＥ４／５の前段入力用リペア配線ＲＩとの交差ｗａ２と、当段ゲート配線ＬＧ５と前段スペアレジスタＳＰＡＲＥ４／５の前段出力用リペア配線ＲＯとの交差ｗａ６、及び次段ゲート配線ＬＧ６と前段スペアレジスタＳＰＡＲＥ４／５の前段制御用リペア配線ＲＣとの交差ｗａ４のそれぞれにおいて接続する。これにより、前段スペアレジスタＳＰＡＲＥ４／５の入力端子ＩＮにはＲＥＧ５の入力端子ＩＮに供給されていた前段のゲート信号Ｇ４が供給される。また、制御端子ＣＴにも同様にＲＥＧ５の制御端子ＣＴに供給されていた次段のゲート信号Ｇ６が供給される。さらに、当段のゲート信号Ｇ５は、ＲＥＧ５の出力端子ＯＵＴから供給されていたのに代わって前段スペアレジスタＳＰＡＲＥ４／５の出力端子ＯＵＴから供給されることになり、画素部１０及び次段のＲＥＧ６の入力端子ＩＮに供給される。そして、このような切断と接続とにより、リペア前の入力用リペア配線、制御用リペア配線及び出力用リペア配線は、リペア後にはゲート配線とともにそれぞれ所定のゲート信号が供給される配線として機能する。そして、当段スペアレジスタＳＰＡＲＥ４／５は、不良レジスタＲＥＧ５に代わり不良でないＲＥＧ５と同一の動作を行うことができる。また、一部の交差において新たに交差容量が生ずる。
【００８８】
さらに、当段ゲート配線ＬＧ５の２本の第１冗長枝配線Ｌ８ＥとＬ９Ｅ及び前段ゲート配線ＬＧ４の１本の第１冗長枝配線Ｌ８Ｅの切断を行う。即ち、前段レジスタＲＥＧ４の制御端子ＣＴに接続された当段ゲート配線ＬＧ５の２本の第１冗長枝配線Ｌ８Ｅ及びＬ９Ｅをそれぞれ切断箇所ｘａ３及びｘａ２で切断する。また、前前段レジスタＲＥＧ３の制御端子ＣＴに接続されている前段ゲート配線ＬＧ４の第１冗長枝配線の１本を、例えばＬ８Ｅを切断箇所ｘａ１で切断する。このような冗長枝配線の切断である第２の切断により、冗長交差容量の一部（ｃ３３、ｃ４２及びｃ４３）が消滅する。
【００８９】
このように、上記のようなリペアを行うことにより、交差容量を生じていた交差の一部が消滅するとともに、リペア配線にゲート信号が供給されるようになったことにより、新たな交差容量が生ずる。その結果、本実施の形態においては、当段ゲート配線ＬＧ５にかかる交差容量だけでなく、他のゲート配線にかかる交差容量の値もリペア前後において変化しない。これを表３を用いて説明する。
【００９０】
【表３】
2011033846.tif 000005
【００９１】
表３において、例えば、ゲート信号Ｇ５が供給される配線については、ゲート信号Ｇ２が供給される配線とは交差しないため、ｐ＜５／２＞＝０であり、また、ゲート信号Ｇ４が供給される配線とは、交差ｃ４２及びｃ４３に生じていた交差容量は消滅するが、交差ｃｘ１及びｗａ５が新たに交差容量を生ずることになるため、交差容量を生ずる交差はｃｘ１、ｗａ５及びｃ４４となり、交差数ｐ＜５／４＞＝３となる。他の交差についても同様である。結局、リペア後においては、ｐ＜ｉ／ｉ−２＞＝１、ｐ＜ｉ／ｉ−１＞＝３、ｐ＜ｉ／ｉ＋１＞＝３、ｐ＜ｉ／ｉ＋２＞＝１、これら以外ではｐ＜ｉ／ｋ＞＝０である。これらの交差数は、各ゲート信号が供給される配線それぞれについて、リペア前後で変わらない。従って、すべての交差の交差面積、断面構造等を同じとすれば、リペア前後によって各ゲート信号が供給される配線にかかる交差容量は変化しない。また、ここでいう「ゲート信号Ｇｉが供給される配線」とは、リペア後であるから、リペア後のゲート配線ＬＧｉ及びこれに接続されたリペア配線が該当する。なお、図６にかかる本実施の形態におけるリペアによって冗長交差容量が消滅した交差は、ｃ３３、ｃ４２、ｃ４３、ｃ５１、ｃ５２及びｃ５３の６個であり、一方、リペアによって新たに交差容量を生じた交差は、ｃｘ１、ｃｘ２、ｃｘ３、ｗａ１、ｗａ５及びｗａ３の６個である。
【００９２】
以上のとおり、本実施の形態にかかる液晶表示装置の製造方法は、かかる構成をとることにより、ゲートドライバに不良が生じた場合にリペアすることができる液晶表示装置を提供することができる。また、リペア前後においてゲート信号が供給される配線の交差容量が変わらないような配線レイアウトを備える液晶表示装置を提供することができる。さらに、かかるリペアをすることにより、信頼性の高い液晶表示装置を提供することができる。また、本実施の形態にかかるゲートドライバ７０は、配線同士の交差数が少ないため、交差による影響を少なくすることができる。
【００９３】
［変形例］
次に、本実施の形態の変形例を図７に基づいて説明する。図７は、本変形例にかかるゲートドライバ７０ｂの概略の平面図である。本変形例におけるレジスタＲＥＧ、スペアレジスタＳＰＡＲＥは、その入出力端子の配列の態様等も含め、本実施の形態で前述したものと全く同一であり、本変形例は、本実施の形態ですでに説明した内容と比べ、ゲート配線及びリペア配線のレイアウトや交差の態様、切断箇所等いくつかの点で相違するに過ぎないため、このような相違点を中心に説明するとともに、前記実施の形態で説明した構成要素と同一又は相当するものには同一符号を付し、その詳細な説明を省略する。なお、ｄ３１等の記号ｄで始まる３桁の参照符号は交差を示す。
【００９４】
［ゲート配線のレイアウト］
まず、レジスタＲＥＧにかかる配線やレイアウト等について、図７のＲＥＧ５を当段レジスタとして説明する。ＲＥＧ５とＲＥＧ６との間にあるスペアレジスタＳＰＡＲＥ５／６が当段スペアレジスタとなる。当段レジスタＲＥＧ５の入力端子ＩＮには前段ゲート配線ＬＧ４が接続され、当段レジスタＲＥＧ５の出力端子ＯＵＴには当段ゲート配線ＬＧ５が接続され、当段レジスタＲＥＧ５の制御端子ＣＴには次段ゲート配線ＬＧ６が接続されている。各段のゲート配線はそれぞれ主配線と冗長枝配線とで構成されている。
【００９５】
リペア前の当段ゲート配線ＬＧ５の主配線は、当段レジスタＲＥＧ５の出力端子ＯＵＴから延びて、第１の切断箇所ｘ５６を経て第１分岐点ｖ１に至る。また、主配線は、第１分岐点ｖ１から延びて前段ゲート配線ＬＧ４の第４冗長枝配線Ｌ５Ｅと交差ｄ５６をなし、前段ゲート配線ＬＧ４の配線Ｌ４Ｅと交差ｄ５７をなし、第２分岐点ｖ２に至る。主配線は、第２分岐点ｖ２から延びて次段ゲート配線ＬＧ６と交差ｄ５８をなして画素部１０に接続される。主配線は、第２分岐点ｖ２から延びて次段ゲート配線ＬＧ６と交差ｄ５５をなし、前段レジスタＲＥＧ４と当段レジスタＲＥＧ５との間にある前段スペアレジスタＳＰＡＲＥ４／５から延びる当段出力用リペア配線ＲＯと交差ｗｂ６をなし、さらに前段スペアレジスタＳＰＡＲＥ４／５から延びる前段制御用リペア配線ＲＣと交差ｗｂ３をなす。主配線は、交差ｗｂ３を経て、前段ゲート配線ＬＧ４と交差ｄ４８をなし、第３分岐点ｖ３に至る。主配線は、第３分岐点ｖ３から延びて前段ゲート配線ＬＧ４と交差ｄ４５をなし、前前段ゲート配線ＬＧ３の配線Ｌ４Ｅと交差ｄ４４をなし、前前段ゲート配線ＬＧ３の第４冗長枝配線Ｌ５Ｅと交差ｄ４３をなし、前段ゲート配線ＬＧ４の第３冗長枝配線Ｌ１Ｅと交差ｄ４２をなし、前段レジスタＲＥＧ４の制御端子ＣＴに接続される。主配線は、第３分岐点ｖ３から前前段レジスタＲＥＧ３と前段レジスタＲＥＧ４との間にある前前段スペアレジスタＳＰＡＲＥ３／４の前前段制御用リペア配線ＲＣとの交差（交差ｗｂ４に相当）をなして終端する。主配線は、第２分岐点ｖ２から延びて当段レジスタＲＥＧ５と次段レジスタＲＥＧ６との間にある当段スペアレジスタＳＰＡＲＥ５／６から延びる当段入力用リペア配線ＲＩと交差（交差ｗｂ２に相当）し、当段スペアレジスタＳＰＡＲＥ５／６から延びる当段制御用リペア配線ＲＣと交差（交差ｄｘ１に相当）し、当段スペアレジスタＳＰＡＲＥ５／６から延びる当段出力用リペア配線ＲＯと交差（交差ｗｂ５に相当）し、第４分岐点ｖ４に至る。主配線は、第４分岐点ｖ４から延びて次次段ゲート配線ＬＧ７と交差ｄ６４をなし、さらに次段ゲート配線ＬＧ６と交差ｄ６７をなし、さらに次段レジスタＲＥＧ６と次次段レジスタＲＥＧ７との間にある次段スペアレジスタＳＰＡＲＥ６／７の次段入力用リペア配線ＲＩと交差（交差ｗｂ１相当）をなして終端する。主配線は、さらに、第４分岐点ｖ４から第５分岐点ｖ５を経て、次段ゲート配線ＬＧ６の第３冗長枝配線Ｌ１Ｅと交差ｄ６１をなし、次段レジスタＲＥＧ６の入力端子ＩＮに接続されている。
【００９６】
また、当段ゲート配線ＬＧ５の冗長枝配線は、当段ゲート配線ＬＧ５の第１分岐点ｖ１から分岐し次段ゲート配線ＬＧ６と交差ｄ５２をし、さらに前段ゲート配線ＬＧ４と交差ｄ５１をして終端してなる第３冗長枝配線Ｌ１Ｅと、当段ゲート配線ＬＧ５の第５分岐点ｖ５から分岐して次次段ゲート配線ＬＧ７と交差ｄ６３をし、さらに次段ゲート配線ＬＧ６と交差ｄ６６をして終端してなる第４冗長枝配線Ｌ５Ｅとからなる。他のゲート配線とこれらの冗長枝配線との交差は冗長な交差であり、これらの冗長な交差においてはそれぞれ冗長交差容量が生ずる。
【００９７】
なお、主配線は複数の配線から構成される。当段ゲート配線ＬＧ５を例に説明すれば、配線ＬＯ１は当段レジスタＲＥＧ５の出力端子ＯＵＴと第１分岐点ｖ１とを接続する配線であり、配線Ｌ１２は第１分岐点ｖ１と第２分岐点ｖ２とを接続する配線であり、配線Ｌ２Ｐは第２分岐点ｖ２と画素部１０とを接続する配線であり、配線Ｌ２３は第２分岐点ｖ２と第３分岐点ｖ３とを接続する配線であり、配線Ｌ３Ｃは第３分岐点ｖ３と前段レジスタＲＥＧ４の制御端子ＣＴとを接続する配線であり、配線Ｌ２４は第２分岐点ｖ２と第４分岐点ｖ４とを接続する配線であり、配線Ｌ４５は第４分岐点ｖ４と第５分岐点ｖ５とを接続する配線であり、配線Ｌ５Ｉは第５分岐点ｖ５と次段レジスタＲＥＧ６の入力端子ＩＮとを接続する配線であり、配線Ｌ３Ｅは分岐点ｖ３から分岐して終端する配線であり、配線Ｌ４Ｅは分岐点ｖ４から分岐して終端する配線であり、これらはそれぞれ主配線の一部を構成する。
【００９８】
分岐点ｖ１ないしｖ５の位置について、当段ゲート配線ＬＧ５を例に説明する。第１分岐点ｖ１は当段レジスタＲＥＧ５の出力端子ＯＵＴと交差ｄ５６との間にある。第２分岐点ｖ２は交差ｄ５７と交差ｄ５８との間にある。第３分岐点ｖ３は交差ｄ４８と交差ｄ４５との間にある。第４分岐点ｖ４は第５分岐点ｖ５と第２分岐点ｖ２との間にあり、第４分岐点ｖ４は第５分岐点ｖ５と実質的に同じ位置に設けられてもよく、このような場合には配線Ｌ４５は実質的に存在しないことになる。第５分岐点ｖ５は交差ｄ６１と第４分岐点ｖ４との間にある。
【００９９】
また、例えば、当段レジスタＲＥＧ５の近傍では交差ｄ５１ないしｄ５８において交差容量が生じる。そして、詳細は後述するが、これらの交差の一部はリペアの前後における配線の交差容量を等しくするためにあえて設けられた冗長交差容量である。当段レジスタＲＥＧ５のＣＫ端子から延びる配線はＣＬＫ信号の配線に接続されている。ＣＫＢ端子から延びる配線はＣＬＫＢ信号の配線に接続されている。ＶＳＳ端子から延びる配線は電源配線であるＶｓｓの配線に接続されている。
【０１００】
［リペア配線のレイアウト］
次に、スペアレジスタＳＰＡＲＥにかかる配線やレイアウト等について、図７のスペアレジスタＳＰＡＲＥ４／５を例とし、当段レジスタを再びＲＥＧ４として説明する。スペアレジスタＳＰＡＲＥ４／５は当段スペアレジスタとなる。
【０１０１】
当段スペアレジスタＳＰＡＲＥ４／５から延びる当段リペア配線は、当段レジスタＲＥＧ４と次段レジスタＲＥＧ５との間に配設されている当段スペアレジスタＳＰＡＲＥ４／５の入力端子ＩＮから延び前段ゲート配線ＬＧ３及び当段ゲート配線ＬＧ４にそれぞれ接続可能に交差（ｗｂ１及びｗｂ２）する入力用リペア配線ＲＩと、当段スペアレジスタＳＰＡＲＥ４／５の制御端子ＣＴから延び次段ゲート配線ＬＧ５及び次段レジスタの次の段のレジスタにかかる次次段ゲート配線ＬＧ６にそれぞれ接続可能に交差（ｗｂ３及びｗｂ４）する制御用リペア配線ＲＣと、当段スペアレジスタＳＰＡＲＥ４／５の出力端子から延び当段ゲート配線ＬＧ４及び次段ゲート配線ＬＧ５にそれぞれ接続可能に交差（ｗｂ５及びｗｂ６）する出力用リペア配線ＲＯとを含んでいる。なお、当段スペアレジスタＳＰＡＲＥ４／５の当段制御用リペア配線ＲＣは、当段ゲート配線ＬＧ４との交差ｄｘ１をもなしている。
【０１０２】
また、スペアレジスタＳＰＡＲＥ４／５のＣＫ端子から延びるリペア配線ＲＣＫ、ＣＫＢ端子から延びるリペア配線ＲＣＫＢ、及びＶＳＳ端子から延びるリペア配線ＲＶＳＳの交差の態様は前記実施の形態と同様である。次に切断箇所について説明する。切断箇所は、後述するリペアの際に切断する候補となる箇所である。当段レジスタＲＥＧ４と当段スペアレジスタＳＰＡＲＥ４／５を例として説明すると、本実施の形態において前述したのと同様に、ＲＥＧ４を不良レジスタとした場合に、切断箇所ｘ４１ないしｘ４６において配線を切断することにより、不良レジスタＲＥＧ４を接続されていた各配線から切り離すことができる。本変形例においては、例えば、不良レジスタを当段レジスタＲＥＧ４とすれば、不良である当段レジスタＲＥＧ４の入力端子ＩＮへ延びた前段ゲート配線ＬＧ３が当段ゲート配線ＬＧ４の第３冗長枝配線Ｌ１Ｅとなす交差ｄ４１と当段レジスタＲＥＧ４の入力端子との間である切断箇所ｘ４４で前段ゲート配線ＬＧ３を切断し、当段レジスタＲＥＧ４の制御端子ＣＴへ延びた次段ゲート配線ＬＧ５が当段ゲート配線ＬＧ４の第３冗長枝配線Ｌ１Ｅとなす交差ｄ４２と当段レジスタＲＥＧ４の制御端子ＣＴとの間である切断箇所ｘ４５で次段ゲート配線ＬＧ５を切断し、当段レジスタＲＥＧ４の出力端子ＯＵＴと当段ゲート配線ＬＧ４の第３冗長枝配線Ｌ１Ｅとの分岐点である第１分岐点ｖ１との間である切断箇所ｘ４６で、当段ゲート配線ＬＧ４を切断する。これらの切断箇所が第１の切断箇所となる。これにより、不良のレジスタＲＥＧ４をゲート配線から切り離すことができる。
【０１０３】
また、ＲＥＧ４を切り離さないような場合であっても、当段ゲート配線ＬＧ４の第３冗長枝配線Ｌ１Ｅを切断箇所ｘｂ１において切断することにより交差ｄ４１に生じている冗長交差容量を切り離すことができる。切断箇所ｘｂ３において切断することもでき、この箇所で切断することにより、交差ｄ４１及び交差ｄ４２に生じている冗長交差容量を一括して切り離すことができる。また、前段ゲート配線ＬＧ３の第４冗長枝配線Ｌ５Ｅを切断箇所ｘｂ２で切断することにより交差ｄ４３及びｄ４６に生じている冗長交差容量を一括して切り離すことができる。次段レジスタＲＥＧ５及び次次段レジスタＲＥＧ６の近傍の他の切断箇所ｘｂ４ないしｘｂ９も同様である。これらの切断箇所ｘｂ１ないしｘｂ９は第２の切断箇所となる。次に、このような構成を備えるゲートドライバのリペア前における交差と交差容量について説明する。本変形例においては交差数ｐ＜ｉ／ｋ＞は表４のようになる。
【０１０４】
【表４】
2011033846.tif 000006
【０１０５】
表４において、例えば、ゲート信号Ｇ４が供給される配線については、ゲート信号Ｇ１が供給される配線とは交差しないため、ｐ＜４／１＞＝０であり、また、ゲート信号Ｇ３が供給される配線とは交差ｄ３２、ｄ３５、ｄ３８、ｄ４１、ｄ４６及びｄ４７が生ずるため交差数ｐ＜４／３＞＝６である。他の交差についても同様である。なお、ここでいう「ゲート信号Ｇｉが供給される配線」とは、リペア前であるから、ゲート配線ＬＧｉが該当する。従って、本実施の形態においては、ｐ＜ｉ／ｉ−２＞＝２、ｐ＜ｉ／ｉ−１＞＝６、ｐ＜ｉ／ｉ＋１＞＝６、ｐ＜ｉ／ｉ＋２＞＝２、これら以外ではｐ＜ｉ／ｋ＞＝０である。
【０１０６】
本変形例においても、実施の形態で説明したのと同様に、このようなゲートドライバ７０ｂを備え画素部とともに液晶表示装置を製造する第１工程の後に、ゲートドライバ７０ｂを構成するレジスタに不良が生じている場合には、第２工程においてリペアを行う。そして、本変形例においても、不良レジスタＲＥＧｉを直ぐ前に位置するスペアレジスタＳＰＡＲＥｉ−１／ｉを用いてリペアする方法と、直ぐ次に位置するスペアレジスタＳＰＡＲＥｉ／ｉ＋１を用いてリペアする方法のいずれもが可能であるため、これらをそれぞれ説明する。
【０１０７】
［変形例のリペア（１）：不良レジスタをその次段側に位置するスペアレジスタを用いてリペアを行う場合］
ＳＰＡＲＥ４／５を例にとり、レジスタＲＥＧ４が不良の場合のリペア方法、即ち、当段レジスタＲＥＧ４が不良レジスタの場合に、当段レジスタＲＥＧ４と次段レジスタＲＥＧ５との間にあるスペアレジスタである当段スペアレジスタＳＰＡＲＥ４／５を用いてリペアをする方法を、図８を用いて説明する。図８は、図７に記載したゲートドライバ７０ｂのリペア後の構成図である。
【０１０８】
まず、前述のように、切断箇所ｘ４１ないしｘ４３において各配線を切断する。これにより、不良レジスタＲＥＧ４を、ＣＬＫ信号、ＣＬＫＢ信号及び電源Ｖｓｓから切り離すことができる。また、不良である当段レジスタＲＥＧ４の入力端子ＩＮへ延びた前段ゲート配線ＬＧ３が当段ゲート配線ＬＧ４の第３冗長枝配線Ｌ１Ｅとなす交差ｄ４１と当段レジスタＲＥＧ４の入力端子との間である切断箇所ｘ４４で前段ゲート配線ＬＧ３を切断する。また、当段レジスタＲＥＧ４の制御端子ＣＴへ延びた次段ゲート配線ＬＧ５が当段ゲート配線ＬＧ４の第３冗長枝配線Ｌ１Ｅとなす交差ｄ４２と当段レジスタＲＥＧ４の制御端子ＣＴとの間である切断箇所ｘ４５で次段ゲート配線ＬＧ５を切断する。さらに、当段レジスタＲＥＧ４の出力端子ＯＵＴと当段ゲート配線ＬＧ４の第３冗長枝配線Ｌ１Ｅとの分岐点である第１分岐点ｖ１との間である切断箇所ｘ４６で当段ゲート配線ＬＧ４を切断する。このような第１の切断箇所での切断により、不良レジスタＲＥＧ４をゲート配線から切り離すことができる。
【０１０９】
次に、当段スペアレジスタＳＰＡＲＥ４／５にかかるリペア配線ＲＣＫを交差ｗ０１において、リペア配線ＲＶＳＳを交差ｗ０３において、また、リペア配線ＲＣＫＢを交差ｗ０５においてそれぞれ接続する。これにより、当段スペアレジスタＳＰＡＲＥ４／５のＣＫ端子、ＶＳＳ端子、ＣＫＢ端子は、不良レジスタＲＥＧ４と同じくそれぞれＣＬＫＢ信号、電源Ｖｓｓ、ＣＬＫ信号が供給される。
【０１１０】
さらに、前段ゲート配線ＬＧ３と当段スペアレジスタＳＰＡＲＥ４／５の当段入力用リペア配線ＲＩとの交差ｗｂ１と、当段ゲート配線ＬＧ４と当段出力用リペア配線ＲＯとの交差ｗｂ５、及び次段ゲート配線ＬＧ５と当段制御用リペア配線ＲＣとの交差ｗｂ３のそれぞれにおいて接続をする。これにより、スペアレジスタＳＰＡＲＥ４／５の入力端子ＩＮにはＲＥＧ４の入力端子ＩＮに供給されていた前段のゲート信号Ｇ３が供給される。また、制御端子ＣＴも同様にＲＥＧ４の制御端子ＣＴに供給されていた次段のゲート信号Ｇ５が供給される。さらに、当段のゲート信号Ｇ４は、ＲＥＧ４の出力端子ＯＵＴから供給されていたのに代わってスペアレジスタＳＰＡＲＥ４／５の出力端子ＯＵＴから供給されることになり、画素部１０及び次段のＲＥＧ５の入力端子ＩＮに供給される。従って、このような切断と接続とにより、リペア前の入力用リペア配線、制御用リペア配線及び出力用リペア配線は、リペア後にはゲート配線とともにそれぞれ所定のゲート信号が供給される配線として機能する。そして、当段スペアレジスタＳＰＡＲＥ４／５は、不良レジスタＲＥＧ４に代わり不良でないＲＥＧ４と同一の動作を行うことができる。また、一部の交差において新たに交差容量が生ずる。
【０１１１】
さらに、不良当段レジスタＲＥＧ４の当段ゲート配線ＬＧ４及び次段レジスタＲＥＧ５の次段ゲート配線ＬＧ５の第３冗長枝配線Ｌ１Ｅをそれぞれ分岐点近傍の切断箇所ｘｂ３及びｘｂ６で切断する。切断箇所ｘｂ３とは、当段ゲート配線ＬＧ４の第３冗長枝配線Ｌ１Ｅの第１分岐点ｖ１とこの第３冗長枝配線Ｌ１Ｅが次段ゲート配線ＬＧ５となす交差ｄ４２との間である。また、切断箇所ｘｂ６とは、次段ゲート配線ＬＧ５の第３冗長枝配線Ｌ１Ｅの第１分岐点ｖ１とこの第３冗長枝配線Ｌ１Ｅが次次段ゲート配線ＬＧ６となす交差ｄ５２との間である。このような第２の切断箇所での切断により、冗長交差容量が消滅する。
【０１１２】
このように、上記のようなリペアを行うことにより、交差容量を生じていた交差の一部が消滅するとともに、リペア配線にゲート信号が供給されるようになったことにより、新たな交差容量が生ずる。その結果、本実施の形態においては、当段ゲート配線ＬＧ４にかかる交差容量だけでなく、他のゲート配線にかかる交差容量の値もリペア前後において変化しない。これを表５を用いて説明する。
【０１１３】
【表５】
2011033846.tif 000007
【０１１４】
表５において、例えば、ゲート信号Ｇ４が供給される配線については、ゲート信号Ｇ１が供給される配線とは交差しないため、ｐ＜４／１＞＝０であり、また、ゲート信号Ｇ３が供給される配線とは、交差ｄ４１に生じていた交差容量は消滅するが、交差ｗｂ２が新たに交差容量を生ずることにため、交差容量を生ずる交差はｄ３２、ｄ３５、ｄ３８、ｗｂ２、ｄ４６及びｄ４７となり、交差数ｐ＜４／３＞＝６となる。他の交差についても同様である。結局、リペア後においては、ｐ＜ｉ／ｉ−２＞＝２、ｐ＜ｉ／ｉ−１＞＝６、ｐ＜ｉ／ｉ＋１＞＝６、ｐ＜ｉ／ｉ＋２＞＝２、これら以外ではｐ＜ｉ／ｋ＞＝０である。これらの交差数は、各ゲート信号が供給される配線それぞれについて、リペア前後で変わらない。従って、すべての交差の交差面積、断面構造等を同じとすれば、リペア前後によって各ゲート信号が供給される配線にかかる交差容量は変化しない。また、ここでいう「ゲート信号Ｇｉが供給される配線」とは、リペア後であるから、リペア後のゲート配線ＬＧｉ及びこれに接続されたリペア配線が該当する。なお、図８にかかる本変形例におけるリペアによって冗長交差容量が消滅した交差は、ｄ４１、ｄ４２、ｄ５１及びｄ５２の４個であり、一方、リペアによって新たに交差容量が生じた交差は、ｄｘ１、ｗｂ２、ｗｂ４及びｗｂ６の４個である。
【０１１５】
［変形例のリペア（２）：不良レジスタをその前段側に位置するスペアレジスタを用いてリペアを行う場合］
次に、ＳＰＡＲＥ４／５を例にとり、レジスタＲＥＧ５が不良の場合のリペア方法、即ち、当段レジスタＲＥＧ５が不良レジスタの場合に前段レジスタＲＥＧ４と当段レジスタＲＥＧ５との間にある前段スペアレジスタＳＰＡＲＥ４／５を用いてリペアをする方法を図９を用いて説明する。図９は、図７に記載したゲートドライバ７０ｂのリペア後の他の構成図である。まず、切断箇所ｘ５１ないしｘ５３において配線を切断することにより、ＲＥＧ５を、ＣＬＫ信号、ＣＬＫＢ信号及び電源Ｖｓｓから切り離すことができる。
【０１１６】
次に、第１の切断箇所を説明する。不良である当段レジスタＲＥＧ５の入力端子ＩＮへ延びた前段ゲート配線ＬＧ４が当段ゲート配線ＬＧ５の第３冗長枝配線Ｌ１Ｅとなす交差ｄ５１と当段レジスタＲＥＧ５の入力端子ＩＮとの間である切断箇所ｘ５４で前段ゲート配線ＬＧ４を切断する。また、当段レジスタＲＥＧ５の制御端子ＣＴへ延びた次段ゲート配線ＬＧ６が当段ゲート配線ＬＧ５の第３冗長枝配線Ｌ１Ｅとなす交差ｄ５２と当段レジスタＲＥＧ５の制御端子ＣＴとの間である切断箇所ｘ５５で次段ゲート配線ＬＧ６を切断する。さらに、当段レジスタＲＥＧ５の出力端子ＯＵＴと当段ゲート配線ＬＧ５の第３冗長枝配線Ｌ１Ｅの分岐点である第１分岐点ｖ１との間である切断箇所ｘ５６で当段ゲート配線ＬＧ５を切断する。これにより、不良レジスタＲＥＧ５をゲート配線から切り離すことができる。
【０１１７】
次に、スペアレジスタＳＰＡＲＥ４／５にかかるリペア配線ＲＣＫを交差ｗ０２において、リペア配線ＲＶＳＳを交差ｗ０３において、また、リペア配線ＲＣＫＢを交差ｗ０４においてそれぞれ接続する。これにより、スペアレジスタＳＰＡＲＥ４／５のＣＫ端子、ＶＳＳ端子、ＣＫＢ端子には、不良レジスタＲＥＧ５と同じくそれぞれＣＬＫ信号、電源Ｖｓｓ、ＣＬＫＢ信号が供給される。
【０１１８】
さらに、前段ゲート配線ＬＧ４と前段スペアレジスタＳＰＡＲＥ４／５の前段入力用リペア配線ＲＩとの交差ｗｂ２、当段ゲート配線ＬＧ５と前段スペアレジスタＳＰＡＲＥ４／５の前段出力用リペア配線ＲＯとの交差ｗｂ６、及び次段ゲート配線ＬＧ６と前段スペアレジスタＳＰＡＲＥ４／５の前段制御用リペア配線ＲＣとの交差ｗｂ４のそれぞれにおいて接続をする。これにより、スペアレジスタＳＰＡＲＥ４／５の入力端子ＩＮには不良当段レジスタＲＥＧ５の入力端子ＩＮに供給されていた前段のゲート信号Ｇ４が供給される。また、制御端子ＣＴも同様にＲＥＧ５の制御端子ＣＴに供給されていた次段のゲート信号Ｇ６が供給される。さらに、当段のゲート信号Ｇ５は、ＲＥＧ５の出力端子ＯＵＴから供給されていたのに代わってスペアレジスタＳＰＡＲＥ４／５の出力端子ＯＵＴから供給されることになり、画素部１０及び次段のＲＥＧ６の入力端子ＩＮに供給される。従って、このような切断と接続とにより、リペア前の入力用リペア配線、制御用リペア配線及び出力用リペア配線は、リペア後にはゲート配線とともにそれぞれ所定のゲート信号が供給される配線として機能する。そして、前段スペアレジスタＳＰＡＲＥ４／５は、不良レジスタＲＥＧ５に代わり不良でないＲＥＧ５と同一の動作を行うことができる。また、一部の交差において新たに交差容量が生ずる。
【０１１９】
さらに、前段ゲート配線ＬＧ４の第３冗長枝配線Ｌ１Ｅ及び次段ゲート配線ＬＧ６の第３冗長枝配線Ｌ１Ｅをそれぞれ切断箇所ｘｂ１及びｘｂ７で切断する。また、前段ゲート配線ＬＧ４の第４冗長枝配線Ｌ５Ｅを切断箇所ｘｂ５で切断する。切断箇所ｘｂ１とは、前段ゲート配線ＬＧ４の第３冗長枝配線Ｌ１Ｅが当段ゲート配線ＬＧ５となす交差ｄ４２とこの第３冗長枝配線Ｌ１Ｅが前前段ゲート配線ＬＧ３となす交差ｄ４１との間である。また、切断箇所ｘｂ７とは、次段ゲート配線ＬＧ６の第３冗長枝配線Ｌ１Ｅが次次段ゲート配線ＬＧ７となす交差ｄ６２とこの第３冗長枝配線Ｌ１Ｅが当段ゲート配線ＬＧ５となす交差ｄ６１との間である。また、切断箇所ｘｂ５とは、前段ゲート配線ＬＧ４の第４冗長枝配線Ｌ５Ｅの第５分岐点ｖ５とこの第４冗長枝配線Ｌ５Ｅが次段ゲート配線ＬＧ６となす交差ｄ５３との間である。これにより、冗長交差容量が消滅する。
【０１２０】
このように、上記のようなリペアを行うことにより、交差容量を生じていた交差の一部が消滅するとともに、リペア配線にゲート信号が供給されるようになったことにより、新たな交差容量が生ずる。その結果、本実施の形態においては、当段ゲート配線ＬＧ５にかかる交差容量だけでなく、他のゲート配線にかかる交差容量の値もリペア前後において変化しない。これを表６を用いて説明する。
【０１２１】
【表６】
2011033846.tif 000008
【０１２２】
表６において、例えば、ゲート信号Ｇ５が供給される配線については、ゲート信号Ｇ２が供給される配線とは交差しないため、ｐ＜５／２＞＝０であり、また、ゲート信号Ｇ４が供給される配線とは、交差ｄ５６に生じていた交差容量は消滅するが、交差ｗｂ５が新たに交差容量を生ずることにため、交差容量を生ずる交差はｄ４２、ｄ４５、ｄ４８、ｄ５１、ｗｂ５及びｄ５７となり、交差数ｐ＜５／４＞＝６となる。他の交差についても同様である。結局、リペア後においては、ｐ＜ｉ／ｉ−２＞＝２、ｐ＜ｉ／ｉ−１＞＝６、ｐ＜ｉ／ｉ＋１＞＝６、ｐ＜ｉ／ｉ＋２＞＝２、これら以外ではｐ＜ｉ／ｋ＞＝０である。これらの交差数は、各ゲート信号が供給される配線それぞれについて、リペア前後で変わらない。従って、すべての交差の交差面積、断面構造等を同じとすれば、リペア前後によって各ゲート信号が供給される配線にかかる交差容量は変化しない。また、ここでいう「ゲート信号Ｇｉが供給される配線」とは、リペア後であるから、リペア後のゲート配線ＬＧｉ及びこれに接続されたリペア配線が該当する。なお、図９にかかる本変形例におけるリペアによって交差容量が消滅した交差は、ｄ４１、ｄ５３、ｄ５６及びｄ６１の４個であり、一方、リペアによって新たに交差容量を生じた交差は、ｄｘ１、ｗｂ１、ｗｂ３及びｗｂ５の４個である。
【０１２３】
なお、図９にかかる本変形例においては、例えば、切断箇所ｘｂ７に代えて切断箇所ｘｂｘで切断してもよい。これにより、交差ｄ６１における交差容量は消滅しないが、切断箇所ｘｂｘでの切断によって交差ｄ６６にかかる交差容量が消滅する。交差ｄ６１及び交差ｄ６６はいずれもゲート配線ＬＧ５とゲート配線ＬＧ６との交差であるため、いずれで切断してもリペア前後で交差容量が変わることはない。このように、第２の切断箇所は、本実施の形態や変形例で説明した箇所に限られず、本発明の趣旨を損なわない限り、他の切断箇所で切断することも可能である。
【０１２４】
以上のとおり、本変形例にかかる液晶表示装置の製造方法は、かかる構成をとることにより、ゲートドライバに不良が生じた場合にリペアすることができる液晶表示装置を提供することができる。また、リペア前後においてゲート信号が供給される配線の交差容量が変わらないような配線レイアウトを備える液晶表示装置を提供することができる。さらに、かかるリペアをすることにより、信頼性の高い液晶表示装置を提供することができる。また、本変形例にかかるゲートドライバ７０ｂは、前記実施の形態で説明したゲートドライバ７０と比べ、Ｙ（列）方向に延びるゲート配線が、スペアレジスタＳＰＡＲＥｉ／ｉ＋１とレジスタＲＥＧｉ＋１との間で斜めに折れて配設されている。そのため、ゲート配線のための配線領域の幅を細くすることができ、また、ゲート配線の屈折の態様が単純になる。また、各リペア配線は前記実施の形態と比べ、まっすぐにスペアレジスタからＸ方向に延び屈折部を有しない。そのため、ゲート配線がもつ斜めの屈折部を相隣接する段と段との境界としての目印とすることができるだけでなく、ゲート配線とリペア配線との区別が容易であり、リペア作業においてリペア箇所を視覚的に認識しやすい。従って、リペア作業を効率的に正確に行うことができる。
【０１２５】
なお、図１ないし図９は本実施の形態を説明するために、本実施の形態に関連する主要な部材や部材間の関係を簡略化して記載したに過ぎないものである。ここまでの説明で言及した以外にも、薄膜トランジスタやゲートドライバ等を含む液晶表示装置を構成するには多くの部材が使われる。しかしそれらは当業者には周知であるので、ここでは詳しく言及しない。また、本実施の形態で説明した液晶表示装置はあくまで一例に過ぎず、それら以外の液晶表示装置であっても、当業者が任意に選択することができる範囲においては本発明の範囲に含まれる。
【０１２６】
図面に示した特定の実施の形態をもって説明してきたが、本発明は図面に示した実施の形態に限定されるものではなく、本発明の効果を奏する限り、これまで知られたいかなる構成であっても採用することができることはいうまでもないことである。
【符号の説明】
【０１２７】
１０…画素部
２０…薄膜トランジスタ
５０…中継基板
７０、７０ｂ…ゲートドライバ
７１…シフトレジスタ
７２…ゲート線
７３…ゲート配線群
７５…レジスタＲＥＧ
１０１…セル・アレイ基板
ＲＥＧｉ…ｉ段目のレジスタ
ＳＰＡＲＥｉ／ｉ＋１…ｉ段目のスペアレジスタ
Ｇｉ…ｉ段目のゲート信号
ＬＧｉ…ｉ段目のゲート配線
ＲＩ…入力用リペア配線
ＲＣ…制御用リペア配線
ＲＯ…出力用リペア配線
ｕ６ないしｕ９…第１分岐点ないし第４分岐点
ＬＯ６、Ｌ６７、Ｌ７Ｐ、Ｌ７８、Ｌ８９、Ｌ９Ｃ、Ｌ６Ｉ…配線
Ｌ８Ｅ、Ｌ９Ｅ…第１冗長枝配線
Ｌ９Ｆ…第２冗長枝配線
Ｌ１Ｅ…第３冗長枝配線
Ｌ５Ｅ…第４冗長枝配線
【図１】
2011033846.tif 000009
【図２】
2011033846.tif 000010
【図３】
2011033846.tif 000011
【図４】
2011033846.tif 000012
【図５】
2011033846.tif 000013
【図６】
2011033846.tif 000014
【図７】
2011033846.tif 000015
【図８】
2011033846.tif 000016
【図９】
2011033846.tif 000017