(57)【要約】【課題】エロージョンの発生及び研磨残渣の発生がない金属からなる配線又はプラグを形成できるようにする。【解決手段】半導体基板１上の層間絶縁膜３にコンタクトホール３ａを形成する。続いて、層間絶縁膜３上に金属を含む化合物及び第１の還元性ガスを供給することにより、コンタクトホール３ａを含む層間絶縁膜３の上に第１のシード層５を形成する。続いて、第１のシード層５上に金属を含む化合物及び第２の還元性ガスを供給することにより、第１のシード層５の上に第２のシード層６を形成する。続いて、第２のシード層６の上に、金属をコンタクトホール３ａを埋め込むように形成する。続いて、ＣＭＰ法により、層間絶縁膜３のコンタクトホール３ａを除く上面に残存する金属、第２のシード層６及び第１のシード層５を除去することにより、コンタクトホール３ａにプラグ７Ａを形成する。【選択図】図１
2011014667.tif 000002
【特許請求の範囲】
【請求項１】
半導体領域の上に形成された絶縁膜に溝部又は孔部を形成する工程と、
前記絶縁膜の上に、金属を含む化合物及び第１の還元性ガスを供給することにより、前記溝部又は孔部を含む前記絶縁膜の上に、前記金属からなる第１のシード層を形成する工程と、
前記第１のシード層の上に、前記金属を含む化合物及び第２の還元性ガスを供給することにより、前記第１のシード層の上に、前記金属からなる第２のシード層を形成する工程と、
前記第２のシード層の上に、前記金属を前記溝部又は孔部を埋め込むように形成する工程と、
化学機械研磨法により、前記絶縁膜における前記溝部又は孔部を除く上面に残存する金属及び残存するシード層を除去することにより、前記溝部又は孔部に配線を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の還元性ガスは、ボロンを含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２の還元性ガスは、シリコンを含むことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第２のシード層を形成する工程と前記金属を埋め込む工程との間に、
前記第２のシード層における前記溝部又は孔部を除く前記絶縁膜の上に形成された部分を選択的に除去する工程をさらに備えていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第２のシード層を選択的に除去する工程において、前記第２のシード層における前記絶縁膜の上に形成された部分は、化学機械研磨法により除去することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第２のシード層を選択的に除去する工程において、前記第２のシード層における前記絶縁膜の上に形成された部分は、前記溝部又は孔部を含む前記第２のシード層の上にレジスト膜を形成し、形成したレジスト膜に対してエッチバックを行うことにより除去することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項７】
前記第２のシード層を選択的に除去する工程において、前記第２のシード層における前記絶縁膜の上に形成された部分は、前記溝部又は孔部を含む前記第２のシード層の上にレジスト膜を形成し、形成したレジスト膜に対して化学機械研磨法による研磨を行うことにより除去することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項８】
前記配線は、前記孔部に形成されたプラグであることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記金属は、タングステンであることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記溝部又は前記孔部を形成する工程と前記第１のシード層を形成する工程との間に、
前記溝部の壁面及び底面に、前記第１のシード層と前記絶縁膜との密着性を高める密着層、又は前記金属の前記絶縁膜への拡散を防止するバリア層を形成する工程をさらに備えていることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
半導体領域の上に形成された絶縁膜と、
前記絶縁膜に形成された溝部又は孔部に埋め込まれた金属からなる配線とを備え、
前記配線は、前記絶縁膜側から順次形成された第１のシード層と第２のシード層とを有し、
前記第１のシード層と前記第２のシード層とは、異なる不純物を含むことを特徴とする半導体装置。
【請求項１２】
前記第１のシード層は、前記不純物としてボロンを含み、前記第２のシード層は、前記不純物としてシリコンを含むことを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記配線は、前記孔部に形成されたプラグであることを特徴とする請求項１１又は１２に記載の半導体装置。
【請求項１４】
前記金属は、タングステンであることを特徴とする請求項１１〜１３のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、金属からなる配線及びプラグを有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、ビアホール等への金属（メタル）埋め込み技術として、タングステン（Ｗ）を化学的気相堆積（Chemical Vapor Deposition：ＣＶＤ）法により埋め込む技術が一般に用いられている。
【０００３】
図４（ａ）〜図４（ｄ）に従来の半導体装置における金属プラグの形成方法を工程順に示す。
【０００４】
まず、図４（ａ）に示すように、半導体基板１０１に複数のトランジスタ１０２を形成する。その後、ＣＶＤ法により、各トランジスタ１０２を含む半導体基板１０１の上の全面に、リン添加酸化シリコン（ＰＳＧ）又はリン及びホウ素添加酸化シリコン（ＢＰＳＧ）等からなる層間絶縁膜１０３を形成する。続いて、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法等により、層間絶縁膜１０３の上面を平坦化する。その後、リソグラフィ法及びエッチング法により、層間絶縁膜１０３に半導体基板１０１を露出する複数のコンタクトホール１０３ａを形成する。
【０００５】
次に、図４（ｂ）に示すように、物理的気相堆積(Physical Vapor Deposition：ＰＶＤ）法により、コンタクトメタルであるＴｉ膜を半導体基板１０１の全面に形成する。続いて、ＣＶＤ法等により、Ｔｉ膜の上に下地層との反応を防止するバリアメタルであるＴｉＮ膜を形成して、密着層を含むＴｉ／ＴｉＮからなるバリア層１０４を形成する。続いて、原子層堆積(Atomic Layer Deposition：ＡＬＤ）法により、バリア層１０４上の全面にタングステンからなるＷシード層１０５を形成する。
【０００６】
次に、図４（ｃ）に示すように、ＣＶＤ法により、Ｗシード層１０５の上の全面に、タングステン（Ｗ）膜１０６をコンタクトホール１０３ａが埋まるように形成する。
【０００７】
次に、図４（ｄ）に示すように、ＣＭＰ法により、Ｗ膜１０６におけるコンタクトホール１０３ａの外側部分を除去することにより、Ｗからなるプラグ１０６Ａを形成する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平０７−１６９８３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、前記従来のプラグ形成方法においては、以下に説明するように、図４（ｄ）に示す工程において、Ｗ膜１０６を研磨する際に、層間絶縁膜１０３のプラグ形成領域（プラグ占有率が５％以上の場合）に、研磨が過度に行われてエロージョンが発生したり、逆に研磨が不足して研磨残渣が発生したりするという問題がある。
【００１０】
本発明は、前記従来の問題を解決し、エロージョンの発生及び研磨残渣の発生がない金属からなる配線又はプラグを形成できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
本願発明者は、プラグを形成する層間絶縁膜に対するエロージョンの発生又は研磨残渣の発生について種々検討を行った結果、以下のような結論を得ている。
【００１２】
すなわち、図５（ａ）〜図５（ｃ）に示すように、Ｗ膜１０６に対するＣＭＰ（以下、Ｗ−ＣＭＰと略称する。）後のエロージョンの発生は、Ｗ膜１０６のＣＶＤ法による堆積（以下、Ｗ−ＣＶＤと略称する。）後のコンタクトホール形成領域とコンタクトホールを形成しないフィールド領域とのＷ膜１０６の表面カバレージ形状の差に起因するというものである。
【００１３】
例えば、前記従来の技術において、Ｗシード層１０５をＡＬＤ法により形成する（以下、ＡＬＤ−Ｗシード層１０５と略称する。）際に、タングステン化合物である、例えば六フッ化タングステン（ＷＦ６）の還元ガスとしてジボラン（Ｂ２Ｈ６）を用いた場合は、コンタクトホール形成領域と比べてフィールド領域の方が、Ｗ−ＣＶＤ膜１０６が１０ｎｍから１５ｎｍ程度だけ厚く堆積される。すなわち、Ｗ−ＣＶＤ膜１０６の表面プロファイルがＷ−ＣＭＰ後もそのまま維持されることにより、段差が１０ｎｍ〜１５ｎｍ程度のエロージョンが残ってしまう。
【００１４】
さらに、図６（ａ）〜図６（ｃ）に示すように、Ｗ−ＣＭＰ後の研磨残渣の発生は、フィールド領域上と比べてコンタクトホール形成領域上の方がＷ−ＣＭＰの研磨速度が遅くなることに起因するというものである。
【００１５】
例えば、前記従来の技術において、ＡＬＤ−Ｗシード層１０５を形成する際に、還元ガスとしてモノシラン（ＳｉＨ４）を用いた場合は、フィールド領域上と比べてコンタクトホール形成領上の方が研磨速度が遅くなる。すなわち、Ｗ−ＣＭＰにおける研磨速度の差がそのまま研磨残渣として残ってしまう。
【００１６】
このように、本願発明者は、ＡＬＤ−Ｗシード層１０５及び該ＡＬＤ−Ｗシード層１０５の上に形成されたＷ−ＣＶＤ膜１０６の膜特性（表面カバレージ形状及びＷ−ＣＭＰ研磨速度）がＡＬＤ−Ｗシード層１０５の形成時に用いる還元ガス（Ｂ２Ｈ６、ＳｉＨ４）に依存することを見出した。
【００１７】
ところで、ＡＬＤ−Ｗシード層１０５の形成時に用いる還元ガスの種類に、ＡＬＤ−Ｗシード層１０５のタングステン（Ｗ）層におけるＡＬＤ−Ｗのグレイン（結晶粒）の形状及びグレインサイズ等が依存することが知られている。また、ＡＬＤ−Ｗシード層１０５の形成に用いる還元ガスの種類によって、その後のＷ−ＣＶＤ膜１０６の成長時のＷ層におけるＣＶＤ−Ｗのグレインサイズ及びそのばらつき等が影響を受ける。このようなＷのグレインの状態に起因して、Ｗ−ＣＶＤ後のタングステンの表面カバレージ形状及びＷ−ＣＭＰの研磨速度に差が生じると想定される。
【００１８】
さらに、ＡＬＤ−Ｗシード層１０５の形成に、還元ガスとしてＢ２Ｈ６を用いた場合のプロセスの特徴として、ＡＬＤ−Ｗのグレイン形状は、結晶粒界が存在しないアモルファス状であり、表面に凹凸がない平坦な形状を呈する。その後のＷ−ＣＶＤによるコンタクトホール１０３ａの埋め込み成長に関しては、コンタクトホール１０３ａのステップカバレッジ性が良く、すなわちコンフォーマルに堆積されることが分かっている。また、表面が平坦なウェハ上に堆積されたＣＶＤ−Ｗ膜１０６のグレインサイズは５０ｎｍ〜１００ｎｍ程度であり、サイズのばらつきが大きい。
【００１９】
これに対し、ＡＬＤ−Ｗシード層１０５の形成に、還元ガスとしてＳｉＨ４を用いた場合のプロセスの特徴として、ＡＬＤ−Ｗのグレイン形状は、表面に凹凸形状を呈する。従って、その後のＷ−ＣＶＤによるコンタクトホール１０３ａの埋め込み成長に関しては、コンタクトホール１０３ａのステップカバレッジ性が悪いことが分かっている。また、表面が平坦なウェハ上に堆積されたＣＶＤ−Ｗ膜１０６のグレインサイズは２５ｎｍ〜５０ｎｍ程度であり、サイズのばらつきは小さい。
【００２０】
以上のことから、ＡＬＤ−Ｗシード層１０５の形成に、還元ガスとしてＢ２Ｈ６を用いた場合は、コンタクトホール形成領域上とフィールド領域上とにおいてＣＶＤ−Ｗ膜１０６の成長に差が生じるのは、ＣＶＤ−Ｗのグレインサイズのばらつきが比較的に大きいことに起因していると推測される。前述した通りコンタクトホール形成領域と比べてフィールド領域の方がＷ−ＣＶＤ膜１０６が１０ｎｍ〜１５ｎｍ程度だけ厚く堆積される。これは、コンタクトホール１０３ａにＷ−ＣＶＤ膜１０６が埋め込まれるまでに、フィールド領域とコンタクトホール形成領域との間で、ＣＶＤ−Ｗのグレインの成長サイズに差が生じているためと推測される。
【００２１】
これに対し、ＡＬＤ−Ｗシード層１０５の形成に、還元ガスとしてＳｉＨ４を用いた場合は、コンタクトホール形成領域上とフィールド領域上とにおいてＣＶＤ−Ｗ膜１０６の成長に差が生じないのは、ＣＶＤ−Ｗのグレインサイズのばらつきが比較的に小さいことに起因していると推測される。これは、コンタクトホール１０３ａにＷ−ＣＶＤ膜１０６が埋め込まれるまでに、フィールド領域とコンタクトホール形成領域との間で、ＣＶＤ−Ｗグレインの成長サイズに差が生じにくいためと推測される。
【００２２】
さらに、本願発明者は、ＡＬＤ−Ｗシード層１０５の形成に、還元ガスとしてＢ２Ｈ６を用いた場合のＷ層は、還元ガスにＳｉＨ４を用いたＷ層よりも、Ｗ−ＣＭＰにおける研磨速度が遅くなる傾向があることを見出した。
【００２３】
このようなＡＬＤ−Ｗシード層１０５のＣＭＰによる研磨速度の差は、ＡＬＤ−Ｗシード層１０５におけるＷ層の表面形状の違いに依存すると考えられる。金属ＣＭＰ技術は、化学的作用による化学液（加工液）を用いた反応生成物（金属酸化物等）を、摩擦及び磨耗を伴う機械的作用によって除去するというメカニズムをもつ。
【００２４】
従って、前述したように、還元ガスにＢ２Ｈ６を用いた場合のＡＬＤ−Ｗシード層１０５におけるＷのグレイン形状は平坦なアモルファス状であるため、結晶粒界（グレインバウンダリ）がなく、逆に、還元ガスにＳｉＨ４を用いた場合のＡＬＤ−Ｗシード層１０５のＷのグレイン形状は凹凸形状である。
【００２５】
また、金属ＣＭＰ法の化学的作用による反応生成物は、被研磨膜である金属のグレインバウンダリに沿って形成されやすいと考えられている。このため、ＡＬＤ−Ｗシード層１０５の形成に用いる還元ガスにＢ２Ｈ６を用いた場合は還元ガスにＳｉＨ４を用いた場合と比べて反応生成物が生成されにくいことが予想される。その結果、還元ガスにＢ２Ｈ６を用いた場合のＡＬＤ−Ｗシード層１０５は、ＳｉＨ４を用いた場合のＡＬＤ−Ｗシード層１０５と比べて、ＣＭＰの研磨速度が遅くなると推測される。
【００２６】
さらに、本願発明者は、還元ガスにＢ２Ｈ６を用いた場合のＡＬＤ−Ｗシード層１０５の上に形成されたＣＶＤ−Ｗ膜１０６は、還元ガスにＳｉＨ４を用いた場合のＡＬＤ−Ｗシード層１０５の上に形成されたＣＶＤ−Ｗ膜１０６よりも、Ｗ−ＣＭＰの研磨速度が遅くなる傾向があることを見出した。
【００２７】
ところで、還元ガスにＢ２Ｈ６を用いた場合のＡＬＤ−Ｗシード層１０５の上に形成されたＣＶＤ−Ｗ膜１０６は、そのＷのグレインサイズが５０ｎｍ〜１００ｎｍと比較的に大きいことが分かっている。逆に、還元ガスにＳｉＨ４を用いた場合のＡＬＤ−Ｗシード層１０５の上に形成されたＣＶＤ−Ｗ膜１０６は、そのＷのグレインサイズが２５ｎｍ〜５０ｎｍと比較的に小さいことが分かっている。
【００２８】
このため、還元ガスにＢ２Ｈ６を用いた場合のＡＬＤ−Ｗシード層１０５の上に形成されたＣＶＤ−Ｗ膜１０６は、還元ガスにＳｉＨ４を用いた場合のＡＬＤ−Ｗシード層１０５の上に形成されたＣＶＤ−Ｗ膜１０６よりも、膜表面におけるトータルのグレインバウンダリ長が短いことにより、単位時間当たりに生成される反応生成物の生成量が少ないことが予想される。これにより、ＡＬＤ−Ｗシード層１０５の形成に、還元ガスとしてＢ２Ｈ６を用いた場合は、還元ガスにＳｉＨ４を用いた場合と比べて、ＣＶＤ−Ｗ膜１０６に対するＣＭＰの研磨速度が遅くなると推測される。  
【００２９】
また、本願発明者は、還元ガスにＳｉＨ４を用いた場合のＡＬＤ−Ｗシード層１０５の上に形成されたＣＶＤ−Ｗ膜１０６に対するＣＭＰの研磨速度は、コンタクトホール形成領域上の方がフィールド領域上よりも研磨速度が遅くなる傾向があることを見出した。これは、コンタクトホール１０３ａの内部及びコンタクトホール１０３ａの上部におけるＷグレインの成長方向が、フィールド領域上におけるＷグレインの成長方向と異なることにより、タングステンに対する研磨特性に差が生じているためと推測される。
【００３０】
ところで、上記のエロージョン又は研磨残渣は、プラグ１０６Ａの上に形成される金属配線の形成不良を引き起こすおそれがある。例えば、エロージョンによる金属配線の形成不良は、金属配線の形成工程において、Ｗ−ＣＭＰ後のエロージョンにより発生した凹部に金属が残留して、金属配線同士にショートを発生させる。
【００３１】
また、エロージョンにより、層間絶縁膜１０３における容量ばらつきや、プラグ１０６Ａに抵抗ばらつきが発生するため、電気的特性のばらつきが増大するというおそれがある。
【００３２】
また、エロージョンにより、層間絶縁膜１０３におけるトランジスタ１０２のゲート電極の上側部分の膜厚が薄くなり、最悪の場合には層間絶縁膜１０３からゲート電極が露出してしまい、ゲート電極同士がショートするという恐れもある。
【００３３】
また、発生したエロージョン又は研磨残渣を除去するというプロセスを追加する場合には、製造コストの増大を招く。
【００３４】
さらに、近年の大規模集積回路（Large Scale Integration：ＬＳＩ）の超微細化に伴って、従来は許容されていたようなエロージョンは無視できなくなってきている。
【００３５】
従って、本発明は、エロージョン及び研磨残渣の発生をなくすべく、半導体装置の製造方法を、組成が異なる２種類の還元ガスを用いて第１の金属シード層及び第２の金属シード層を積層して形成し、これら２種類の金属シード層による研磨速度の違い、及び金属シード層の上に形成された金属膜の形成領域による研磨速度の違いを利用して金属からなる、プラグを含む配線構造を形成する構成とする。
【００３６】
具体的に、本発明に係る半導体装置の製造方法は、半導体領域の上に形成された絶縁膜に溝部又は孔部を形成する工程と、絶縁膜の上に金属を含む化合物及び第１の還元性ガスを供給することにより、溝部又は孔部を含む絶縁膜の上に金属からなる第１のシード層を形成する工程と、第１のシード層の上に金属を含む化合物及び第２の還元性ガスを供給することにより、第１のシード層の上に金属からなる第２のシード層を形成する工程と、第２のシード層の上に、金属を溝部又は孔部を埋め込むように形成する工程と、化学機械研磨法により、絶縁膜における溝部又は孔部を除く上面に残存する金属及び残存するシード層を除去することにより、溝部又は孔部に配線を形成する工程とを備えていることを特徴とする。
【００３７】
本発明の半導体装置の製造方法によると、溝部又は孔部を埋め込むように形成された金属は、第１の還元性ガスを用いた第１のシード層と第２の還元性ガスを用いた第２のシード層により構成された金属シード層の上に形成される。これにより、化学機械研磨法により研磨される金属、第２のシード層及び第１のシード層は、例えば、研磨残渣が生じ易い還元性ガスを用いた金属シード層の上に形成された金属膜に研磨残渣が生じたとしても、エロージョンが形成されやすい還元性ガスを用いた金属シード層を研磨する際には、残渣発生部分とエロージョン発生部分とが相殺されて、上面が平坦な配線を形成することができる。
【００３８】
本発明の半導体装置の製造方法において、第１の還元性ガスは、ボロンを含むことが好ましい。
【００３９】
本発明の半導体装置の製造方法において、第２の還元性ガスは、シリコンを含むことが好ましい。
【００４０】
本発明の半導体装置の製造方法は、第２のシード層を形成する工程と金属を埋め込む工程との間に、第２のシード層における溝部又は孔部を除く絶縁膜の上に形成された部分を選択的に除去する工程をさらに備えててもよい。
【００４１】
このようにしても、残渣発生部分とエロージョン発生部分とが相殺されて、上面が平坦な配線を形成することができる。
【００４２】
この場合に、第２のシード層を選択的に除去する工程において、第２のシード層における絶縁膜の上に形成された部分は、化学機械研磨法により除去してもよい。
【００４３】
また、この場合に、第２のシード層を選択的に除去する工程において、第２のシード層における絶縁膜の上に形成された部分は、溝部又は孔部を含む第２のシード層の上にレジスト膜を形成し、形成したレジスト膜に対してエッチバックを行うことにより除去してもよい。
【００４４】
また、この場合に、第２のシード層を選択的に除去する工程において、第２のシード層における絶縁膜の上に形成された部分は、溝部又は孔部を含む第２のシード層の上にレジスト膜を形成し、形成したレジスト膜に対して化学機械研磨法による研磨を行うことにより除去してもよい。
【００４５】
本発明の半導体装置の製造方法において、配線は孔部に形成されたプラグであってもよい。
【００４６】
本発明の半導体装置の製造方法において、金属にはタングステンを用いることができる。
【００４７】
本発明の半導体装置の製造方法は、溝部又は孔部を形成する工程と第１のシード層を形成する工程との間に、溝部の壁面及び底面に、第１のシード層と絶縁膜との密着性を高める密着層、又は金属の絶縁膜への拡散を防止するバリア層を形成する工程をさらに備えていてもよい。
【００４８】
本発明に係る半導体装置は、半導体領域の上に形成された絶縁膜と、絶縁膜に形成された溝部又は孔部に埋め込まれた金属からなる配線とを備え、配線は、絶縁膜側から順次形成された第１のシード層と第２のシード層とを有し、第１のシード層と第２のシード層とは、異なる不純物を含むことを特徴とする。
【００４９】
本発明の半導体装置において、第１のシード層は、不純物としてボロンを含み、第２のシード層は、不純物としてシリコンを含んでいてもよい。
【００５０】
本発明の半導体装置において、配線は孔部に形成されたプラグであってもよい。
【００５１】
本発明の半導体装置において、金属にはタングステンを用いることができる。
【発明の効果】
【００５２】
本発明に係る半導体装置及びその製造方法によると、埋め込まれた金属膜を研磨する際に、エロージョンの発生及び研磨残渣の発生がない配線又はプラグを形成することができる。
【図面の簡単な説明】
【００５３】
【図１】（ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。
【図２】（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。
【図３】（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。
【図４】（ａ）〜（ｄ）は従来のメタルプラグの形成方法を示す工程順の断面図である。
【図５】（ａ）〜（ｃ）は本発明の課題を説明するためのメタルプラグの形成方法を示す工程順の断面図である。
【図６】（ａ）〜（ｃ）は本発明の課題を説明するためのメタルプラグの形成方法を示す工程順の断面図である。
【発明を実施するための形態】
【００５４】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置の製造方法、ここでは一例としてタングステンプラグの形成方法について図１（ａ）〜図１（ｄ）を参照しながら説明する。
【００５５】
まず、図１（ａ）に示すように、半導体基板１に複数のトランジスタ２を形成する。その後、化学的気相堆積（ＣＶＤ）法により、各トランジスタ２を含む半導体基板１上の全面に、リン添加酸化シリコン（ＰＳＧ）又はリン及びホウ素添加酸化シリコン（ＢＰＳＧ）等からなる層間絶縁膜３を形成する。続いて、化学機械研磨（ＣＭＰ）法等により、層間絶縁膜３の上面を平坦化する。その後、リソグラフィ法及びエッチング法により、層間絶縁膜３に半導体基板１を露出する複数のコンタクトホール３ａを形成する。
【００５６】
続いて、物理的気相堆積（ＰＶＤ）法により、コンタクトメタルであるＴｉ膜を、各コンタクトホール３ａの底面及び壁面を含む半導体基板１上の全面に形成する。続いて、ＣＶＤ法等により、Ｔｉ膜の上に下地層との反応を防止するバリアメタルであるＴｉＮ膜を形成して、密着層を含むＴｉ／ＴｉＮからなるバリア層４を形成する。
【００５７】
続いて、例えばジボラン（Ｂ２Ｈ６）を用いた第１の還元プロセスによる原子層堆積（ＡＬＤ）法により、バリア層４の上の全面に、例えば厚さが５ｎｍ程度の第１のタングステン（Ｗ）シード層５を形成する。続いて、例えばモノシラン（ＳｉＨ４）を用いた第２の還元プロセスによるＡＬＤ法により、第１のＷシード層５の上の全面に、例えば厚さが５ｎｍ程度の第２のＷシード層６を形成する。なお、第１のＷシード層５及び第２のＷシード層６の厚さは５ｎｍに限られず、２ｎｍ〜１０ｎｍ程度が望ましい。
【００５８】
ここでは、第１のＷシード層５の成長条件及び第２のＷシード層６の成長条件として、公知の成長条件を適用可能である。
【００５９】
次に、図１（ｂ）に示すように、例えば水素（Ｈ２）を用いた還元プロセスによるＣＶＤ法により、第２のＷシード層６の上の全面に、例えば厚さが２００ｎｍ程度で各コンタクトホール３ａを埋め込むように、タングステン膜（ＣＶＤ−Ｗ膜）７を形成する。この場合、コンタクトホール形成領域上とコンタクトホールが形成されないフィールド領域上とにおいては、ＣＶＤ−Ｗ膜７の膜厚には差が生じず、表面プロファイルは平坦である。
【００６０】
また、ＣＶＤ−Ｗ膜７の成長条件においても、一般的な成長条件を適用することができる。
【００６１】
次に、図１（ｃ）に示すように、ＣＭＰ法により、ＣＶＤ−Ｗ膜７に対して研磨を行う。このように、ＣＶＤ−Ｗ層７の研磨速度は、フィールド領域上の方がコンタクトホール形成領域上よりも速くなる。
【００６２】
さらに、図１（ｄ）に示すように、ＣＭＰ研磨を続けると、フィールド領域上のＢ２Ｈ６還元による第２のＷシード層６の研磨速度は、コンタクトホール形成領域上のＣＶＤ−Ｗ膜７の研磨速度よりも遅いため、ＣＶＤ−Ｗ膜７から形成される各プラグ７Ａは、エロ−ジョンも研磨残渣もなく平坦に形成される。
【００６３】
以下の［表１］に各Ｗシード層における還元ガスごとの研磨速度比と各Ｗシード層の上に形成されたＣＶＤ−Ｗ膜の研磨速度比とを示す。
【００６４】
【表１】
2011014667.tif 000003
上記の［表１］を用いて、図１（ｃ）及び（ｄ）の状態を詳細に説明する。
【００６５】
図１（ｃ）はＣＭＰにより、フィールド領域上に形成されたＣＶＤ−Ｗ膜７及び第２のＷシード層６までを研磨して除去した途中の状態を示している。前述した通り、還元ガスとしてＳｉＨ４を用いた第２のＷシード層６の上に形成されたＣＶＤ−Ｗ膜７のＣＭＰによる研磨速度は、コンタクトホール形成領域上の方がフィールド領域上よりも研磨速度が遅くなる傾向がある。
【００６６】
しかしながら、還元ガスとしてＢ２Ｈ６を用いた第１のＷシード層５のフィールド領域上の研磨速度は、還元ガスとしてＳｉＨ４を用いた第２のＷシード層６の上に形成されたＣＶＤ−Ｗ膜７のＣＭＰによる研磨速度よりも遅いため、第１のＷシード層５がＣＭＰのストッパとして機能する。このような研磨速度の差によって、研磨残渣の発生を抑えることができ、図１（ｄ）に示すように、層間絶縁膜３及び各プラグ７Ａの上面を平坦に仕上げることができる。
【００６７】
ここで、形成されたプラグ７Ａを構成する、第１のＷシード層５には第１の還元剤であるＢ２Ｈ６からのボロン（Ｂ）が残留し、また、第２のＷシード層６には第２の還元剤であるＳｉＨ４からのシリコン（Ｓｉ）が残留する。
【００６８】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法、ここでは一例としてタングステンプラグの形成方法について図２（ａ）〜（ｃ）及び図３（ａ）、（ｂ）を参照しながら説明する。
【００６９】
まず、図２（ａ）に示すように、第１の実施形態と同様に、半導体基板１に複数のトランジスタ２を形成する。その後、ＣＶＤ法により、各トランジスタ２を含む半導体基板１上の全面に、ＰＳＧ又はＢＰＳＧ等からなる層間絶縁膜３を形成する。続いて、ＣＭＰ法等により、層間絶縁膜３の上面を平坦化し、その後、リソグラフィ法及びエッチング法により、層間絶縁膜３に半導体基板１を露出する複数のコンタクトホール３ａを形成する。その後、ＰＶＤ法により、密着層を含むＴｉ／ＴｉＮからなるバリア層４を形成する。
【００７０】
続いて、例えばＢ２Ｈ６を用いた第１の還元プロセスによるＡＬＤ法により、バリア層４の上の全面に、例えば厚さが５ｎｍ程度の第１のＷシード層５を形成する。続いて、例えばＳｉＨ４を用いた第２の還元プロセスによるＡＬＤ法により、第１のＷシード層５の上の全面に、例えば厚さが５ｎｍ程度の第２のＷシード層６を形成する。
【００７１】
次に、図２（ｂ）に示すように、ＣＭＰ法等により、第２のＷシード層６におけるコンタクトホール形成領域を除く部分を選択的に除去する。
【００７２】
なお、第２のＷシード層６に対する選択的な除去方法は、ＣＭＰ法のみを用いる方法に限られず、第２のＷシード層６の上に各コンタクトホール３ａを埋めるようにレジスト膜を形成し、形成したレジスト膜に対してエッチバックを行うことにより、層間絶縁膜３上の第２のＷシード層６を選択的に除去してもよい。また、形成したレジスト膜に対してＣＭＰを行って、層間絶縁膜３上の第２のＷシード層６を選択的に除去してもよい。
【００７３】
次に、図２（ｃ）に示すように、例えばＨ２を用いた還元プロセスによるＣＶＤ法により、フィールド領域上においては第１のＷシード層５の上に、また、コンタクトホール形成領域上においては第２のＷシード層６の上に、例えば厚さが２００ｎｍ程度で各コンタクトホール３ａを埋め込むように、ＣＶＤ−Ｗ膜７を形成する。この場合、ＣＶＤ−Ｗ膜７には、コンタクトホール形成領域上とフィールド領域上で、その膜厚に差が生じる。例えば、コンタクトホール形成領域上の膜厚は、フィールド領域上の膜厚よりも１０ｎｍ〜２０ｎｍ程度厚いプロファイルとなる。
【００７４】
次に、図３（ａ）及び（ｂ）に示すように、ＣＭＰ法により、ＣＶＤ−Ｗ膜７を研磨して、ＣＶＤ−Ｗ膜７から各プラグ７Ａを形成する。
【００７５】
図３（ａ）は、フィールド領域上の第１のＷシード層５までを除去した研磨途中の状態を示している。前述した通り、還元ガスにＢ２Ｈ６を用いた第１のＷシード層５の上に形成されたＣＶＤ−Ｗ膜７は、還元ガスにＳｉＨ４を用いた第２のＷシード層６の上に形成されたＣＶＤ−Ｗ膜７のＣＭＰによる研磨速度が遅くなる傾向がある。このため、仕上がり途中において、研磨中のＣＶＤ−Ｗ膜７におけるコンタクトホール形成領域上の部分とフィールド領域上の部分とで、その膜厚差は小さくなる。
【００７６】
その後は、還元ガスにＢ２Ｈ６を用いた第１のＷシード層５のフィールド領域上の研磨速度は、還元ガスにＳｉＨ４を用いた第２のＷシード層６の上に形成されたＣＶＤ−Ｗ膜７のＣＭＰによる研磨速度よりも遅いため、第１のＷシード層５がＣＭＰのストッパとして機能する。このような研磨速度の差によって、研磨残渣の発生を抑えることができ、図３（ｂ）に示すように、層間絶縁膜３及び各プラグ７Ａの上面を平坦に仕上げることができる。
【００７７】
なお、第１及び第２の実施形態においては、プラグ７Ａにタングステン（Ｗ）を用いたが、これらに限られず、シード層にＡＬＤ法を用いる他の金属に適用可能である。
【産業上の利用可能性】
【００７８】
本発明に係る半導体装置及びその製造方法によると、埋め込まれた金属膜を研磨する際に、エロージョンの発生及び研磨残渣の発生がない配線又はプラグを形成することができ、金属からなる配線及びプラグを有する半導体装置及びその製造方法等に有用である。
【符号の説明】
【００７９】
１    半導体基板（半導体領域）
２    トランジスタ
３    層間絶縁膜
３ａ  コンタクトホール
４    密着層を含むバリア層
５    第１のＷシード層
６    第２のＷシード層
７    ＣＶＤ−Ｗ膜
７Ａ  プラグ
【図１】
2011014667.tif 000004
【図２】
2011014667.tif 000005
【図３】
2011014667.tif 000006
【図４】
2011014667.tif 000007
【図５】
2011014667.tif 000008
【図６】
2011014667.tif 000009