(57)【要約】【課題】検査装置本体と外部機器との間におけるデータの受け渡しを最小限にすることにより、テスト効率を改善できる半導体検査システムを提供すること。【解決手段】測定対象チップが形成され複数の領域に分割されたウェーハを所定複数枚数ｎのロット単位で管理するとともに、前記ウェーハを検査装置本体と外部機器との間におけるデータ通信を行いながら複数ショットに分けて測定するように構成された半導体検査システムにおいて、  前記検査装置本体には、前記外部機器から前記ロット毎に伝送されるショット毎のＸＹ座標情報およびオンウェーハ情報を格納する情報格納部を設けたことを特徴とするもの。【選択図】                    図１
2011014827.tif 000002
【特許請求の範囲】
【請求項１】
測定対象チップが形成され複数の領域に分割されたウェーハを所定複数枚数ｎのロット単位で管理するとともに、前記ウェーハを検査装置本体と外部機器との間におけるデータ通信を行いながら複数ショットに分けて測定するように構成された半導体検査システムにおいて、
前記検査装置本体には、前記外部機器から前記ロット毎に伝送されるショット毎のＸＹ座標情報およびオンウェーハ情報を格納する情報格納部を設けたことを特徴とする半導体検査システム。
【請求項２】
前記測定対象チップはメモリであることを特徴とする請求項１記載の半導体検査システム。
【請求項３】
前記外部機器はプローバであることを特徴とする請求項１または請求項２記載の半導体検査システム。
【請求項４】
前記外部機器はハンドラであることを特徴とする請求項１または請求項２記載の半導体検査システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体検査システムに関し、詳しくは、検査装置本体と外部機器との間におけるデータ通信制御の改善に関するものである。
【０００２】
半導体検査システムの一種であるメモリテストシステムでは、検査装置本体であるメモリテスタとプローバなどの外部機器をＧＰＩＢ(General Purpose Interface Bus)を介して相互に接続し、ＧＰＩＢ通信に基づいてメモリテスタとプローバとの間でメモリのテストに関する各種情報を授受することにより、一連の処理を実行することが行われている。
【０００３】
図３は、このようなメモリテストシステムにおける一連の処理の流れを示すフローチャート図である。図３において、メモリテスタ１００とプローバ２００との間でのＧＰＩＢ通信に基づく一連の処理は、ロット開始処理（Ｓ１）→ウェーハ開始処理（Ｓ２）→テスト開始処理（Ｓ３）→テスト実行（Ｓ４）→テスト終了処理（Ｓ５）→ウェーハ終了処理（Ｓ６）→ロット終了処理（Ｓ７）のステップで実行される。
【０００４】
上記のテスト開始処理ステップＳ３において、プローバ２００は、メモリテスタ１００に対してテスト開始要求ＳＲＱ(Service ReQuest)を送信する（Ｓ３１）。メモリテスタ１００は、プローバ２００からのテスト開始要求ＳＲＱを受信すると、プローバ２００に対してテスト条件であるＸＹ座標情報を要求する（Ｓ３２）。プローバ２００は、要求に応じてメモリテスタ１００に対してＸＹ座標情報を送信する（Ｓ３３）。
【０００５】
続いてメモリテスタ１００は、ＸＹ座標情報を受け取ると、プローバ２００に対してウェーハ上における測定対象チップの有無を表すオンウェーハ情報を要求する（Ｓ３４）。プローバ２００は、要求に応じてメモリテスタ１００に対してオンウェーハ情報を送信する（Ｓ３５）。そして、プローバ２００からオンウェーハ情報を受け取ると、これらプローバ２００から入手したＸＹ座標情報およびオンウェーハ情報を図示しないテスト実行部に設定し（Ｓ３６）、テスト実行を開始する（Ｓ４）。
【０００６】
ところで、プローバ２００は、図４に示すように測定対象チップが形成されたウェーハを所定複数枚数ｎのロット単位で管理し、各ウェーハを複数の領域（たとえば４領域）に分割して複数ショット（たとえば４ショット）に分けて測定する。
【０００７】
この結果、ロット単位でのテスト開始処理（Ｓ３）→テスト実行（Ｓ４）→テスト終了処理（Ｓ５）は、ウェーハ分割のショット数×ウェーハ枚数分行われることになる。
【０００８】
ここで、同一ロット内のウェーハの分割位置は同じであり、同一ロット内のウェーハにおける分割されたショット位置が同じであれば、ＸＹ座標情報および測定対象チップの有無を表すオンウェーハ情報も同じである。
【０００９】
一方、ＧＰＩＢ通信に基づくデータ送受信にあたっては、データ送信側、受信側をテスタ１００またはプローバ２００のいずれにするかの指定や、データ送信／受信の完了を１文字ずつ確認しながら通信することから、ある程度の処理時間が必要になる。前述の図３におけるプローバ２００からのテスト開始要求ＳＲＱ受信（Ｓ３２）からプローバ２００からのオンウェーハ情報の受け取り（Ｓ３６）までのＧＰＩＢ通信処理では、約１００ｍｓの処理時間を要している。
【００１０】
特許文献１には、検体の種類に応じて電気的に接続する配線パターンを変更するための更新情報を、検査装置本体とプローブカードとの間でデータ通信により授受するように構成されたプローブカードを用いた検査方法が記載されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００６−１３８７０５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかし、ロット単位で共通するＸＹ座標やオンウェーハ情報を、ウェーハ単位で毎回受け渡しすることは、テスト効率の観点からは無駄な作業時間といえる。
【００１３】
本発明は、このような従来の問題点に着目したものであり、その目的は、検査装置本体と外部機器との間におけるデータの受け渡しを最小限にすることにより、テスト効率を改善できる半導体検査システムを提供することにある。
【課題を解決するための手段】
【００１４】
このような課題を達成する請求項１の発明は、
測定対象チップが形成され複数の領域に分割されたウェーハを所定複数枚数ｎのロット単位で管理するとともに、前記ウェーハを検査装置本体と外部機器との間におけるデータ通信を行いながら複数ショットに分けて測定するように構成された半導体検査システムにおいて、
前記検査装置本体には、前記外部機器から前記ロット毎に伝送されるショット毎のＸＹ座標情報およびオンウェーハ情報を格納する情報格納部を設けたことを特徴とする。
【００１５】
請求項２の発明は、請求項１記載の半導体検査システムにおいて、
前記測定対象チップはメモリであることを特徴とする。
【００１６】
請求項３の発明は、請求項１または請求項２記載の半導体検査システムにおいて、
前記外部機器はプローバであることを特徴とする。
【００１７】
請求項４の発明は、請求項１または請求項２記載の半導体検査システムにおいて、
前記外部機器はハンドラであることを特徴とする。
【発明の効果】
【００１８】
これらにより、検査装置本体と外部機器との間におけるデータの受け渡しを最小限にすることができ、半導体検査システムのテスト効率を改善できる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の一連の処理の流れを示すフローチャート図である。
【図３】従来のメモリテストシステムにおける一連の処理の流れを示すフローチャート図である。
【図４】測定対象チップが形成されたウェーハのロット管理説明図である。
【発明を実施するための最良の形態】
【００２０】
以下、本発明について、図面を用いて説明する。図１は、本発明の一実施例を示すブロック図である。図１において、検査装置本体１００には、ＧＰＩＢインタフェース１０１とショット毎にＸＹ座標情報格納部１０２およびオンウェーハ情報格納部１０３が設けられている。外部機器２００には、ＧＰＩＢインタフェース２０１とロット別ＸＹ座標情報格納部２０２およびロット別オンウェーハ情報格納部２０３が設けられている。
【００２１】
検査装置本体１００のショット毎に設けられたＸＹ座標情報格納部１０２およびオンウェーハ情報格納部１０３に格納される情報は、各ロットの１枚目のウェーハをテストする時点でのみ外部機器２００との間でＧＰＩＢインタフェース１０１と２０１を介したデータ通信が行われて、それぞれロット別ＸＹ座標情報格納部２０２およびロット別オンウェーハ情報格納部２０３に格納されている所定のロット別の情報に更新される。
【００２２】
そして、同一ロット内の２枚目以降のウェーハのテストは、これらショット毎に設けられたＸＹ座標情報格納部１０２およびオンウェーハ情報格納部１０３に格納された同一の情報に基づいて実行される。
【００２３】
図２は、図１のシステムにおける一連の処理の流れを示すフローチャート図であり、図３と共通する部分には同一の符号を付けている。図１において、検査装置本体としてのメモリテスタ１００と外部機器としてのプローバ２００との間でのＧＰＩＢ通信に基づく一連の処理は、図３と同様に、ロット開始処理（Ｓ１）→ウェーハ開始処理（Ｓ２）→テスト開始処理（Ｓ３）→テスト実行（Ｓ４）→テスト終了処理（Ｓ５）→ウェーハ終了処理（Ｓ６）→ロット終了処理（Ｓ７）のステップで実行される。
【００２４】
上記のテスト開始処理ステップＳ３は、従来の図３とは異なる。すなわち、プローバ２００は、メモリテスタ１００に対してテスト開始要求ＳＲＱを送信する（Ｓ３１）。メモリテスタ１００は、プローバ２００からのテスト開始要求ＳＲＱを受信すると、１枚目のウェーハか否かを判断する（Ｓ３２）。
【００２５】
１枚目のウェーハの場合、メモリテスタ１００は、プローバ２００に対してテスト条件であるＸＹ座標情報を要求する（Ｓ３３）。プローバ２００は、要求に応じてメモリテスタ１００に対してＸＹ座標情報を送信する（Ｓ３４）。
【００２６】
メモリテスタ１００は、ＸＹ座標情報を受け取ると、ショット毎に設けられているＸＹ座標情報格納部１０２に所定のデータを保存するとともに（Ｓ３５）、プローバ２００に対してウェーハ上における測定対象チップの有無を表すオンウェーハ情報を要求する（Ｓ３６）。プローバ２００は、要求に応じてメモリテスタ１００に対してオンウェーハ情報を送信する（Ｓ３７）。
【００２７】
メモリテスタ１００は、プローバ２００からオンウェーハ情報を受け取ると、ショット毎に設けられているオンウェーハ情報格納部１０３に所定のデータを保存するとともに（Ｓ３８）、プローバ２００から入手したＸＹ座標情報およびオンウェーハ情報を図示しないテスト実行部に設定し（Ｓ３９）、テスト実行を開始する（Ｓ４）。
【００２８】
ステップＳ３２における判断結果が２枚目以降のウェーハの場合、上記ステップＳ３３からステップＳ３８の処理は行わず、ステップＳ３９以降を実行する。
【００２９】
このように構成することにより、各ロットの１枚目のウェーハテスト時に、検査装置本体１００のショット毎に設けられたＸＹ座標情報格納部１０２およびオンウェーハ情報格納部１０３に、ウェーハの分割されたショット位置毎のＸＹ座標情報およびオンウェーハ情報を格納して、２枚目以降のウェーハのテストにあたってはそれらの情報を参照できることから、従来のように各ウェーハのテスト時にその都度外部機器２００から検査装置本体１００にＸＹ座標情報およびオンウェーハ情報の受け渡しを行わなくてもよく、半導体検査システムのテスト効率を改善できる。
【００３０】
具体的には、テスト開始処理に要する時間を、１ヘッドのメモリテスタでは１００ｍｓ程度、２ヘッドのメモリテスタでは２００ｍｓ程度短縮でき、ロット単位のテスト開始処理の回数は分割したウェーハのショット数ｍ×ウェーハ枚数分ｎとなるので、ｍ×(ｎ−１)回数分の時間短縮効果が期待できる。
【００３１】
なお、上記実施例では、外部機器２００がプローバの例について説明したが、ハンドラであっても同様の効果が得られる。ハンドラの場合は、図２のウェーハ開始処理ステップＳ２とウェーハ終了処理ステップＳ６がなく、測定対象となるデバイスをロット単位で管理する。また、テスト開始処理ステップＳ３では、プローバでのオンウェーハ情報に代えて測定対象デバイスのＤＵＴの有無情報の受け渡しのみを行う。ここで、ロットの切れ目や搬送不良でない限りは、測定対象デバイスのＤＵＴ有無情報は同じデータとなる。
【００３２】
具体的には、図１および図２におけるオンウェーハ情報の格納機能を用い、ハンドラからのテスト開始要求ＳＲＱを２種類設けることで、測定対象デバイスのＤＵＴ有無情報の受け渡しを最小限にできる。
【００３３】
テスト開始要求ＳＲＱとして次の２つを用意する。
（１）ロット開始直後やロットの切れ目、搬送不良などＤＵＴ有無情報の変更が必要な時に使用するもの。
（２）前回送信したＤＵＴ有無情報と変更がない場合に使用するもの。
【００３４】
（１）のテスト開始要求ＳＲＱを受信した場合は、図２のオンウェーハ情報と同様にＤＵＴ有無情報の受け渡しを行い、ステップＳ３８と同様にその情報を所定の保存エリア（オンウェーハ情報格納部１０３）に保存する。一方、（２）のテスト開始ＳＲＱを受信した場合は、ステップＳ３８で保存エリアに保存したＤＵＴ有無情報を参照する。
【００３５】
これにより、測定対象デバイスのＤＵＴ有無情報の受け渡しを最小限にでき、外部機器であるハンドラとのデータ通信処理時間を短縮できることから、半導体検査システムのテスト効率を改善できる。
【００３６】
以上説明したように、本発明によれば、検査装置本体と外部機器との間におけるデータの受け渡しを最小限にでき、テスト効率が改善された半導体検査システムを実現できる。
【符号の説明】
【００３７】
１００  検査装置本体
１０１、２０１  ＧＰＩＢインタフェース
１０２  ＸＹ座標情報格納部
１０３  オンウェーハ情報格納部
２００  外部機器
２０２  ロット別ＸＹ座標情報格納部
２０３  ロット別オンウェーハ情報格納部
【図１】
2011014827.tif 000003
【図２】
2011014827.tif 000004
【図３】
2011014827.tif 000005
【図４】
2011014827.tif 000006