(57)【要約】【課題】位相同期回路を含む回路シミュレーションにおいて、フィードバックループに分周器が存在している場合であっても正確にシミュレートできるようにすること。【解決手段】フィードバックループに設けられた分周器の分周比を測定するための第１のクロック信号を生成する測定クロック生成部と、分周器が第１のクロック信号を受信して分周して出力した第２のクロック信号と、第１のクロック信号とを参照して、分周器の分周比を測定する分周比測定部と、入力クロック信号を受信し、入力クロック信号の周期と予め設定された逓倍比と測定された分周比の逆数に相当する逓倍比とに応じて、入力クロック信号を逓倍して第３のクロック信号として出力する逓倍クロック生成部と、第１のクロック信号及び第３のクロック信号を受信し、いずれかを出力クロック信号として出力するクロック出力制御部とを有する。【選択図】図１
2011217244.tif 000002
【特許請求の範囲】
【請求項１】
フィードバックループに設けられた分周器の分周比を測定するためのクロック信号を第１のクロック信号として生成する測定クロック生成部と、
前記分周器が前記第１のクロック信号を分周して出力した第２のクロック信号と、前記第１のクロック信号とを参照して、前記分周器の分周比を測定する分周比測定部と、
入力クロック信号を受信し、該入力クロック信号の周期と予め設定された逓倍比と前記分周比測定部によって測定された分周比の逆数に相当する逓倍比とに応じて、該入力クロック信号を逓倍して第３のクロック信号として出力する逓倍クロック生成部と、
前記第１のクロック信号及び前記第３のクロック信号を受信し、これらの信号のいずれかを出力クロック信号として出力するクロック出力制御部と、を備えていることを特徴とする回路シミュレーション装置。
【請求項２】
前記分周比測定部は、前記第２のクロック信号の周期を前記第１のクロック信号の周期で除することによって、前記分周器の分周比を測定することを特徴とする、請求項１に記載の回路シミュレーション装置。
【請求項３】
前記クロック出力制御部は、前記分周比測定部による分周比の測定が終了していない場合には、前記第１のクロック信号を出力クロック信号として出力し、それ以外の場合には、前記第３のクロック信号を出力クロック信号として出力することを特徴とする、請求項１又は２に記載の回路シミュレーション装置。
【請求項４】
前記クロック出力制御部は、前記第３のクロック信号を出力クロック信号として出力する際に、該出力クロック信号の最初のパルスをマスクすることを特徴とする、請求項３に記載の回路シミュレーション装置。
【請求項５】
前記第１のクロック信号と前記第２のクロック信号との遅延時間差を求める遅延測定部をさらに備え、
前記逓倍クロック生成部は、逓倍後の入力クロック信号を前記遅延時間差に従って遅延させた信号を、前記第３のクロック信号として出力することを特徴とする、請求項１乃至４のいずれか１項に記載の回路シミュレーション装置。
【請求項６】
コンピュータが、フィードバックループに設けられた分周器の分周比を測定するための第１のクロック信号を生成する工程と、
前記分周器が前記第１のクロック信号を分周して出力した第２のクロック信号と、前記第１のクロック信号とを参照して、前記分周器の分周比を測定する工程と、
入力クロック信号を受信し、該入力クロック信号の周期と予め設定された逓倍比と測定された分周比の逆数に相当する逓倍比とに応じて、該入力クロック信号を逓倍して第３のクロック信号として出力する逓倍クロック生成工程と、
前記第１のクロック信号及び前記第３のクロック信号を受信し、これらの信号のいずれかを出力クロック信号として出力する工程と、を含むことを特徴とする回路シミュレーション方法。
【請求項７】
コンピュータが、前記第１のクロック信号と前記第２のクロック信号との遅延時間差を求める工程をさらに含み、
前記逓倍クロック生成工程において、逓倍後の入力クロック信号を前記遅延時間差に従って遅延させた信号を、前記第３のクロック信号として出力することを特徴とする、請求項６に記載の回路シミュレーション方法。
【請求項８】
コンピュータが、前記出力クロック信号のうちの最初のパルスをマスクする工程をさらに含むことを特徴とする、請求項６又は７に記載の回路シミュレーション方法。
【請求項９】
フィードバックループに設けられた分周器の分周比を測定するための第１のクロック信号を生成する処理と、
前記分周器が前記第１のクロック信号を分周して出力した第２のクロック信号と、前記第１のクロック信号とを参照して、前記分周器の分周比を測定する処理と、
入力クロック信号を受信し、該入力クロック信号の周期と予め設定された逓倍比と測定された分周比の逆数に相当する逓倍比とに応じて、該入力クロック信号を逓倍して第３のクロック信号として出力する逓倍クロック生成処理と、
前記第１のクロック信号及び前記第３のクロック信号を受信し、これらの信号のいずれかを出力クロック信号として出力する処理と、をコンピュータに実行させることを特徴とするプログラム。
【請求項１０】
前記第１のクロック信号と前記第２のクロック信号との遅延時間差を求める処理をさらにコンピュータに実行させ、
前記逓倍クロック生成処理において、逓倍後の入力クロック信号を前記遅延時間差に従って遅延させた信号を、前記第３のクロック信号として出力することを特徴とする、請求項９に記載のプログラム。
【請求項１１】
前記出力クロック信号のうちの最初のパルスをマスクする処理を、さらにコンピュータに実行させることを特徴とする、請求項９又は１０に記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路シミュレーション装置、回路シミュレーション方法及びプログラムに関し、特に、位相同期回路（ＰＬＬ：Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）を含むデジタル回路に対する回路シミュレーション装置、回路シミュレーション方法及びプログラムに関する。
【背景技術】
【０００２】
近年では、大規模なシステムが単一の集積回路上で実現されるようになり、集積回路（チップ）上に位相同期回路（ＰＬＬ：Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）が設けられるようになってきている。そこで、回路シミュレーションにおいても、実際のＰＬＬの動作を模したシミュレーションモデルを用いたシミュレーションを行う必要が生じている。
【０００３】
また、フィードバックループを含むＰＬＬを用いた回路シミュレーションにおいて、フィードバックループに分周器を挿入することで、ＰＬＬの逓倍比を変更する回路構成が用いられるようになってきている。そこで、シミュレーションにおいても、実動作と同様に、フィードバックループに挿入された分周器によってクロック信号の逓倍比を変更できるようにすることが望ましい。
【０００４】
例えば、特許文献１において、ＰＬＬモデルをシミュレーションする回路シミュレーション装置が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７―１６４３６３（第１１〜１６頁、図１３〜１６）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以下の分析は、本発明者によってなされたものである。
【０００７】
特許文献１に記載された回路シミュレーション装置は、入力クロック周期と逓倍設定値のみに基づいて、予想フィードバッククロック信号を生成する。フィードバッククロック比較部は、外部で分周されたフィードバッククロック信号がフィードバッククロック供給端子に入力された場合には、外部で分周されたフィードバッククロック信号と、入力クロック周期と逓倍設定値のみに基づいて計算された予想フィードバッククロック信号とを比較することになる。このとき、フィードバッククロック信号と予想フィードバッククロック信号とは異なる信号となるため、フィードバッククロック比較部は正しい比較を行うことができず、正常な動作を行うことができない。
【０００８】
すなわち、特許文献１に記載された回路シミュレーション装置によると、フィードバックループに分周器を挿入してＰＬＬ単体では設定できない逓倍比を実現しようとした場合において、ＰＬＬは正しい逓倍クロック信号を出力することができない。
【０００９】
そこで、位相同期回路（ＰＬＬ）を含む回路シミュレーションにおいて、逓倍クロック出力端子とフィードバッククロック供給端子との間に分周器が存在している場合であっても正確にシミュレートできるようにすることが課題となる。本発明の目的は、かかる課題を解決する回路シミュレーション装置、回路シミュレーション方法及びプログラムを提供することにある。
【課題を解決するための手段】
【００１０】
本発明の第１の視点に係る回路シミュレーション装置は、
フィードバックループに設けられた分周器の分周比を測定するためのクロック信号を第１のクロック信号として生成する測定クロック生成部と、
前記分周器が前記第１のクロック信号を分周して出力した第２のクロック信号と、前記第１のクロック信号とを参照して、前記分周器の分周比を測定する分周比測定部と、
入力クロック信号を受信し、該入力クロック信号の周期と予め設定された逓倍比と前記分周比測定部によって測定された分周比の逆数に相当する逓倍比とに応じて、該入力クロック信号を逓倍して第３のクロック信号として出力する逓倍クロック生成部と、
前記第１のクロック信号及び前記第３のクロック信号を受信し、これらの信号のいずれかを出力クロック信号として出力するクロック出力制御部と、を有する。
【００１１】
本発明の第２の視点に係る回路シミュレーション方法は、
コンピュータが、フィードバックループに設けられた分周器の分周比を測定するための第１のクロック信号を生成する工程と、
前記分周器が前記第１のクロック信号を分周して出力した第２のクロック信号と、前記第１のクロック信号とを参照して、前記分周器の分周比を測定する工程と、
入力クロック信号を受信し、該入力クロック信号の周期と予め設定された逓倍比と測定された分周比の逆数に相当する逓倍比とに応じて、該入力クロック信号を逓倍して第３のクロック信号として出力する逓倍クロック生成工程と、
前記第１のクロック信号及び前記第３のクロック信号を受信し、これらの信号のいずれかを出力クロック信号として出力する工程と、を含む。
【００１２】
本発明の第３の視点に係るプログラムは、
フィードバックループに設けられた分周器の分周比を測定するための第１のクロック信号を生成する処理と、
前記分周器が前記第１のクロック信号を分周して出力した第２のクロック信号と、前記第１のクロック信号とを参照して、前記分周器の分周比を測定する処理と、
入力クロック信号を受信し、該入力クロック信号の周期と予め設定された逓倍比と測定された分周比の逆数に相当する逓倍比とに応じて、該入力クロック信号を逓倍して第３のクロック信号として出力する逓倍クロック生成処理と、
前記第１のクロック信号及び前記第３のクロック信号を受信し、これらの信号のいずれかを出力クロック信号として出力する処理と、をコンピュータに実行させる。
【発明の効果】
【００１３】
本発明に係る回路シミュレーション装置、回路シミュレーション方法及びプログラムによると、位相同期回路（ＰＬＬ）を含む回路シミュレーションにおいて、逓倍クロック出力端子とフィードバッククロック供給端子との間に分周器が存在している場合であっても正確にシミュレートすることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る回路シミュレーション装置の構成を示すブロック図である。
【図２】本発明の実施形態に係る回路シミュレーション装置の分周比測定部、遅延測定部及び測定クロック生成部の動作を示すフローチャートである。
【図３】本発明の実施形態に係る回路シミュレーション装置の動作について説明するためのタイミングチャートである。
【図４】本発明の実施形態に係る回路シミュレーション装置の逓倍クロック生成部、クロック監視部及びフィードバッククロック監視部の動作を示すフローチャートである。
【図５】本発明の実施形態に係る回路シミュレーション装置のクロック監視部の動作を示すフローチャートである。
【図６】本発明の実施形態に係る回路シミュレーション装置のフィードバッククロック周期変動監視部の動作を示すフローチャートである。
【図７】本発明の実施形態に係る回路シミュレーション装置のフィードバッククロック監視部の動作を示すフローチャートである。
【図８】本発明の実施形態に係る回路シミュレーション装置のクロック出力制御部の動作を示すフローチャートである。
【発明を実施するための形態】
【００１５】
本発明の第１の展開形態によると、上記第１の視点に係る回路シミュレーション装置が提供される。
【００１６】
本発明の第２の展開形態によると、分周比測定部は、第２のクロック信号の周期を第１のクロック信号の周期で除することによって、分周器の分周比を測定する、回路シミュレーション装置が提供される。
【００１７】
本発明の第３の展開形態によると、クロック出力制御部は、分周比測定部による分周比の測定が終了していない場合には、第１のクロック信号を出力クロック信号として出力し、それ以外の場合には、第３のクロック信号を出力クロック信号として出力する、回路シミュレーション装置が提供される。
【００１８】
本発明の第の展開形態によると、クロック出力制御部は、第３のクロック信号を出力クロック信号として出力する際に、出力クロック信号の最初のパルスをマスクする、回路シミュレーション装置が提供される。
【００１９】
本発明の第５の展開形態によると、
第１のクロック信号と第２のクロック信号との遅延時間差を求める遅延測定部をさらに備え、
逓倍クロック生成部は、逓倍後の入力クロック信号を遅延時間差に従って遅延させた信号を、第３のクロック信号として出力する、回路シミュレーション装置が提供される。
【００２０】
本発明の第６の展開形態によると、上記第２の視点に係る回路シミュレーション方法が提供される。
【００２１】
本発明の第７の展開形態によると、
コンピュータが、第１のクロック信号と第２のクロック信号との遅延時間差を求める工程をさらに含み、
逓倍クロック生成工程において、逓倍後の入力クロック信号を遅延時間差に従って遅延させた信号を、第３のクロック信号として出力する、回路シミュレーション方法が提供される。
【００２２】
本発明の第８の展開形態によると、コンピュータが、出力クロック信号のうちの最初のパルスをマスクする工程をさらに含む、回路シミュレーション方法が提供される。
【００２３】
本発明の第９の展開形態によると、上記第３の視点に係るプログラムが提供される。
【００２４】
本発明の第１０の展開形態によると、
第１のクロック信号と第２のクロック信号との遅延時間差を求める処理をさらにコンピュータに実行させ、
逓倍クロック生成処理において、逓倍後の入力クロック信号を遅延時間差に従って遅延させた信号を、第３のクロック信号として出力する、プログラムが提供される。
【００２５】
本発明の第１１の展開形態によると、出力クロック信号のうちの最初のパルスをマスクする処理を、さらにコンピュータに実行させる、プログラムが提供される。
【００２６】
本発明の第１２の展開形態によると、上記プログラムが記録されたコンピュータ読み取り可能な記録媒体が提供される。
【００２７】
本発明に係る回路シミュレーション装置、回路シミュレーション方法及びプログラムによると、位相同期回路（ＰＬＬ）を含む回路シミュレーションにおいて、逓倍クロック出力端子とフィードバッククロック供給端子との間に分周器が存在している場合であっても正確にシミュレートすることができる。
【００２８】
（実施形態）
本発明の実施形態に係る回路シミュレーション装置について、図面を参照して説明する。図１は、本実施形態の回路シミュレーション装置１００の構成を示すブロック図である。
【００２９】
図１を参照すると、回路シミュレーション装置１００は、逓倍設定値入力端子４１、入力クロック供給端子４２、クロック出力端子４３、動作開始信号端子１０６、及び、フィードバッククロック供給端子５８を有する。
【００３０】
逓倍設定値は、逓倍設定値入力端子４１に供給される。入力クロック信号は、入力クロック供給端子４２に供給される。出力クロック信号は、クロック出力端子４３から出力される。動作開始信号は、動作開始信号端子１０６に入力される。
【００３１】
逓倍クロック生成部１０８は、入力クロック信号に応答して逓倍クロック信号を生成する。逓倍クロック生成部１０８は、クロック周期測定部３３、クロック周期変化検出部３４、逓倍波形生成部１０９、遅延付加部１１０及びエラー処理部３６を含む。
【００３２】
クロック周期測定部３３は、入力クロック信号に応答して、入力クロック信号の周期を測定する。クロック周期測定部３３は、入力クロック供給端子４２を介して入力クロック信号を受信し、入力クロック信号の変化時刻と次の変化時刻との差を計算する。クロック周期測定部３３は、例えば、入力クロック信号の立ち上がり時刻と、入力クロック信号が次に立ち上がる時刻との差に基づいて、クロック周期を算出する。また、クロック周期測定部３３は、測定した入力クロック信号の周期を示す値を、クロック周期変化検出部３４に供給する。
【００３３】
クロック周期変化検出部３４は、クロック周期測定部３３から供給される入力クロック信号の周期を、クロック周期測定部３３から前回供給された入力クロック信号の周期と比較して、入力クロック信号が変動しているか否かを判定する。クロック周期変化検出部３４は、入力クロック信号の周期が変動しているかを判定し、判定結果をエラー処理部３６に通知する。
【００３４】
逓倍波形生成部１０９は、逓倍設定値入力端子４１から供給される逓倍波形設定値とクロック周期測定部３３から出力される入力クロック信号の周期と分周比測定部１０１から出力される外部で設定された逓倍比とに基づいて、入力クロック信号を逓倍した逓倍クロック信号を生成する。ここで、逓倍クロック信号の周期は、一例として、入力クロック信号の周期／（逓倍設定値×外部で設定された逓倍比）とすることができる。
【００３５】
遅延付加部１１０は、逓倍波形生成部１０９から出力される逓倍クロック信号を、遅延測定部１０２から供給される遅延値を用いて遅延させたクロック信号を生成する。
【００３６】
エラー処理部３６は、クロック周期変化検出部３４から供給される入力クロック信号が変動した通知、後述するクロック監視部３２から供給される入力クロック信号が停止した通知、フィードバッククロック周期変動監視部５１から供給されるフィードバッククロック信号が停止した通知、及び、フィードバッククロック監視部１０７から供給されるフィードバッククロック信号が変動した通知に応答して、逓倍クロック信号の出力を制限する。
【００３７】
クロック監視部３２は、入力クロック信号の状態を監視する。クロック監視部３２は、予想クロック生成部３７とクロック比較部３８を含む。
【００３８】
予想クロック生成部３７は、クロック周期測定部３３から出力される周期の予想クロック信号を生成する。予想クロック生成部３７は、あらかじめ設定されたロックアップ時間が経過した後、生成したクロック信号を予想クロック信号としてクロック比較部３８に出力する。
【００３９】
クロック比較部３８は、予想クロック信号生成のイベントに応答して、その時刻の入力クロック信号と、予想クロック生成部３７から供給される予想クロック信号との比較を行い、比較結果をエラー処理部３６に出力する。
【００４０】
フィードバッククロック周期変動監視部５１は、フィードバッククロック周期測定部５３と、フィードバッククロック周期変化検出部５４とを含む。
【００４１】
フィードバッククロック周期測定部５３は、フィードバッククロック供給端子５８を介して供給されるクロック信号（以下「フィードバッククロック信号」）の周期を測定し、その周期情報をフィードバッククロック周期変化検出部５４に出力する。
【００４２】
フィードバッククロック周期変化検出部５４は、フィードバッククロック周期測定部５３から供給されるフィードバッククロック周期の測定値に基づいて、フィードバッククロック信号の周期が変化しているか否かを判定し、判定結果をエラー処理部３６に出力する。
【００４３】
フィードバッククロック監視部１０７は、予想分周フィードバッククロック生成部１０５とフィードバッククロック比較部１１１を含む。
【００４４】
予想分周フィードバッククロック生成部１０５は、逓倍設定値入力端子４１を介して供給される逓倍設定値と、クロック周期測定部３３から出力される入力クロック周期の測定値と、分周比測定部１０１から出力される外部で設定された逓倍比に基づいて、予想分周フィードバッククロック信号を生成し、フィードバッククロック比較部１１１へ出力する。
【００４５】
フィードバッククロック比較部１１１は、予想分周フィードバッククロック信号を入力し、フィードバッククロック信号が変動した通知をエラー処理部３６に行う。フィードバッククロック信号は、クロック出力端子４３から出力される逓倍クロック信号を外部分周器２００が分周したクロック信号である。
【００４６】
測定クロック生成部１０３は、動作開始信号端子１０６からの動作開始信号と、分周比測定部１０１からのフィードバックループの分周比の測定終了の通知とに基づいてフィードバックループ中に含まれる分周器の分周比を測定するためのクロック信号（以下「測定クロック信号」）を供給する。
【００４７】
分周比測定部１０１は、測定クロック生成部１０３が出力した測定クロック信号とフィードバッククロック供給端子５８のフィードバッククロック信号の関係からフィードバックループに含まれる分周器２００の分周比を測定し、外部で設定された逓倍比を、予想分周フィードバッククロック生成部１０５及び逓倍波形生成部１０９に出力し、フィードバックループの分周比の測定終了の通知を、測定クロック生成部１０３及びクロック出力制御部１０４に出力する。
【００４８】
遅延測定部１０２は、測定クロック生成部１０３が出力した測定クロック信号と、フィードバッククロック供給端子５８のフィードバッククロック信号の立ち上がりの遅延時間の差から、フィードバックループに含まれる遅延を求める。
【００４９】
クロック出力制御部１０４は、分周比測定部１０１からのフィードバックループの分周比の測定終了の通知を入力し、測定クロック生成部１０３からの測定クロック信号、又は、逓倍クロック生成部１０８が出力した逓倍クロック信号のいずれかを、出力クロック信号として、クロック出力端子４３を通じて外部に出力するように制御する。
【００５０】
分周器２００は、外部フィードバックループに挿入され、入力されたクロック信号を分周して出力する。
【００５１】
図２は、分周比測定部１０１、遅延測定部１０２及び測定クロック生成部１０３の動作を示すフローチャートである。
【００５２】
図３は、本実施形態に係る回路シミュレーション装置１００の動作について説明するためのタイミングチャートである。ここでは、一例として、分周器２００は４分周を行うものとする。
【００５３】
図２及び図３を参照して、外部フィードバックに存在する分周器２００の分周比を測定する方法について説明する。
【００５４】
時刻Ｔ１０で動作開始信号が立ち下がり、回路シミュレーション装置１００の動作が開始する。
【００５５】
測定クロック生成部１０３は、時刻Ｔ１１で分周器２００の分周比測定のためにあらかじめ設定された周期のクロック信号を、クロック出力制御部１０４とクロック出力端子４３を経由して、外部に出力する（ステップＳ１３０）。
【００５６】
分周比測定部１０１は、フィードバッククロック供給端子５８からのフィードバッククロック信号の立ち上がりエッジが入力されるまで待つ（ステップＳ１３１）。
【００５７】
分周比測定部１０１にフィードバッククロック信号の立ち上がりエッジが入力されたら（ステップＳ１３１のＹｅｓ）、遅延測定部１０２は、直前の測定クロック信号の立ち上がりエッジの時刻Ｔ１２から、入力されたフィードバッククロック信号の立ち上がりエッジの時刻Ｔ３との時間差Ｔ２をフィードバックパスの遅延時間として、遅延付加部１１０に通知する（ステップＳ１３２）。
【００５８】
このとき、分周比測定部１０１は、時刻Ｔ３をフィードバッククロック信号の立ち上がり時刻として記憶する。
【００５９】
分周比測定部１０１は、次のフィードバッククロック信号の立ち上がりエッジが入力されるまで待つ（ステップＳ１３３）。
【００６０】
分周比測定部１０１にフィードバッククロック信号の立ち上がりエッジが入力されたら（ステップＳ１３３のＹｅｓ）、分周比測定部１０１は、フィードバックループの分周比の測定が終了したことを、測定クロック生成部１０３及びクロック出力制御部１０４に通知する。測定クロック生成部１０３は、分周比測定部１０１からの測定が終了したことを示す通知に従って、測定クロック信号の出力を停止する（ステップＳ１３４）。
【００６１】
分周比測定部１０１は、次のフィードバッククロック信号の立ち上がりエッジが入力される時刻Ｔ５を記憶し、時刻Ｔ５と時刻Ｔ３の時刻の差からフィードバッククロック信号の周期Ｔ４を算出する。分周比測定部１０１は、フィードバッククロック信号の周期Ｔ４の時間を、あらかじめ設定された測定クロック信号の周期Ｔ１で除算することで、分周器２００の分周比を求める（ステップＳ１３５）。
【００６２】
分周比測定部１０１は、得られた分周比を、予想分周フィードバッククロック生成部１０５に通知する。また、分周比と逓倍比とは、逆数の関係にあるため、分周比測定部１０１は、分周比の逆数を外部で設定された逓倍比として、逓倍波形生成部１０９に通知する。
【００６３】
次に、図３及び図４を参照して、クロック信号出力について説明する。
【００６４】
図４は、逓倍クロック生成部１０８、クロック監視部３２及びフィードバッククロック監視部１０７の動作を示すフローチャートである。
【００６５】
クロック周期測定部３３は、入力クロック信号の変化を監視する（ステップＳ１０１）。入力クロック信号が供給されていない場合（ステップＳ１０１のＮｏ）、処理を終了する。一方、入力クロック信号が供給されると（ステップＳ１０１のＹｅｓ）、クロック周期測定部３３は、入力クロック信号の周期を求めて、クロック周期変化検出部３４へ通知する（ステップＳ１０２）。
【００６６】
クロック周期変化検出部３４は、クロック周期測定部３３から通知される入力クロック信号の周期が前回通知された周期から変化しているか否かを判定する（ステップＳ１０３）。
【００６７】
入力クロック信号の周期が変化した場合には（ステップＳ１０３のＹｅｓ）、エラー処理部３６は、エラー処理を行ない（ステップＳ１０５）、処理を終了する。
【００６８】
入力クロック信号の周期に変化がない場合には（ステップＳ１０３のＮｏ）、逓倍波形生成部１０９は、逓倍波形を作成済みであるか否かを確認する（ステップＳ１０４）。作成済みであれば（ステップＳ１０４のＹｅｓ）、処理を終了する。
【００６９】
作成済みでなければ（ステップＳ１０４のＮｏ）、逓倍波形生成部１０９は、フィードバックループに含まれる分周器の分周比の測定が終了しているか否かを確認する（ステップＳ１２０）。終了していない場合には（ステップＳ１２０のＮｏ）、処理を終了する。
【００７０】
測定が終了している場合には（ステップＳ１２０のＹｅｓ）、逓倍波形生成部１０９は、動作開始信号の立下りの時刻Ｔ１０からロックアップタイム時間Ｔ６を経過しているか否かを判定する（ステップＳ１０６）。ロックアップタイム時間Ｔ６を経過していない場合には（ステップＳ１０６のＮｏ）、処理を終了する。
【００７１】
一方、ロックアップタイム時間Ｔ６を経過していた場合には（ステップＳ１０６のＹｅｓ）、逓倍波形生成部１０９は、逓倍設定値入力端子４１で与えられた逓倍設定値と、分周比測定部１０１で得られた外部で設定された逓倍比からクロック出力端子４３に出力すべき逓倍設定値を決定する（ステップＳ１２１）。
【００７２】
逓倍波形生成部１０９は、ステップＳ１２１で求めた逓倍設定値で、入力クロック信号の周波数を逓倍して、クロック出力端子４３に出力する逓倍クロック信号を生成する（ステップＳ１０７）。
【００７３】
予想クロック生成部３７は、ステップＳ１０２のクロック周期測定部３３から通知される入力クロック信号の周期と同じ周期で変化する予想クロック信号を生成する（ステップＳ１０８）。
【００７４】
予想分周フィードバッククロック生成部１０５は、ステップＳ１０２のクロック周期測定部３３から通知される入力クロック信号の周期と、逓倍設定値入力端子４１で与えられた逓倍設定値と、分周比測定部１０１で得られた外部で設定された逓倍比から予想フィードバッククロック信号を生成する（ステップＳ１２２）。
【００７５】
図５は、クロック監視部３２の動作を示すフローチャートである。クロック監視部３２は、予想クロック生成部３７で生成された予想クロック信号の変化タイミング毎に図５の処理を行う。
【００７６】
予想クロック信号の変化があったことを検出した場合には（ステップＳ１５０のＹｅｓ）、クロック比較部３８は、入力クロック供給端子４２からの入力クロック信号と、予想クロック生成部３７で生成された予想クロック信号の周期幅との間で、変化タイミングを比較する（ステップＳ１５１）。
【００７７】
これらが異なる場合には（ステップＳ１５１のＮｏ）、エラー処理部３６は、エラー処理を行い（ステップＳ１５２）、逓倍出力生成を停止し、外部に対して不定出力を行い、処理を終了する。
【００７８】
一方、比較結果が同じ場合には（ステップＳ１５１のＹｅｓ）、動作を終了する。
【００７９】
図６は、フィードバッククロック周期変動監視部５１の動作を示すフローチャートである。フィードバッククロック周期変動監視部５１は、フィードバッククロック信号の変化タイミング毎に図６の処理を行う。
【００８０】
フィードバッククロック供給端子５８からの入力に変化があったことを検出し（ステップＳ１６０のＹｅｓ）、フィードバッククロック周期測定部５３は、前変化点からの時間（以下「フィードバッククロック周期」という）を測定する（ステップＳ１６１）。
【００８１】
フィードバッククロック周期変化検出部５４は、ステップＳ１６１で測定したフィードバッククロック周期がその直前のフィードバッククロック周期幅と異なるか否かを判定する（ステップＳ１６２）。
【００８２】
周期が変動した場合には（ステップＳ１６２のＹｅｓ）、エラー処理部３６は、エラー処理を行ない（ステップＳ１６３）、逓倍出力生成を停止し、外部に対して不定出力を行い、処理を終了する。一方、周期が変化していない場合には（ステップＳ１６２のＮｏ）、処理を終了する。
【００８３】
図７は、フィードバッククロック監視部１０７の動作を示すフローチャートである。フィードバッククロック監視部１０７は、予想分周フィードバッククロック生成部１０５で生成された予想フィードバッククロック信号の変化タイミング毎に図７の処理を行う。
【００８４】
フィードバッククロック比較部１１１は、予想フィードバッククロック信号の変化があったことを検出した場合（ステップＳ１７０のＹｅｓ）、フィードバッククロック供給端子５８からの入力フィードバッククロック信号と、予想分周フィードバッククロック生成部１０５で生成された予想フィードバッククロック信号の周期幅との間で変化タイミングを比較する（ステップＳ１７１）。
【００８５】
これらが異なる場合には（ステップＳ１７１のＮｏ）、エラー処理部３６は、エラー処理を行ない（ステップＳ１７２）、逓倍出力生成を停止し、外部に対して不定出力を行い、処理を終了する。比較結果が同じ場合には（ステップＳ１７１のＹｅｓ）、動作を終了する。
【００８６】
図８は、回路シミュレーション装置１００の外部へクロック信号を出力するクロック出力制御部１０４の動作を示すフローチャートである。図３及び図８を参照して、クロック出力制御部１０４の動作について説明する。
【００８７】
クロック出力制御部１０４は、逓倍クロック生成部１０８の出力及び測定クロック生成部１０３の出力の変化タイミング毎に図８の処理を行う。
【００８８】
クロック出力制御部１０４は、分周比測定部１０１からのフィードバックループの分周比の測定終了の通知が存在しているか否かを確認することで、フィードバックループの分周比の測定が終了したか否かを判定する（ステップＳ１４０）。
【００８９】
終了していなければ（ステップＳ１４０のＮｏ）、測定クロック生成部１０３は、フィードバックループ中に含まれる分周器２００の分周比を測定するための測定クロック信号を、出力クロック信号としてクロック出力端子４３に出力する（ステップＳ１４２）。
【００９０】
フィードバックループの分周比の測定が終了している場合には（ステップＳ１４０のＹｅｓ）、逓倍クロック生成部１０８から出力された逓倍クロック信号が最初のクロック信号であるか否かを判定する（ステップＳ１４１）。
【００９１】
最初のクロック信号でなければ（ステップＳ１４１のＮｏ）、逓倍クロック生成部１０８から出力された逓倍クロック信号出力を、出力クロック信号としてクロック出力端子４３に出力する（ステップＳ１４３）。
【００９２】
最初のクロック信号と判定された場合には（ステップＳ１４１のＹｅｓ）、最初のクロック信号をマスク処理して、ＬＯＷを出力する（ステップＳ１４４）。
【００９３】
以上の動作によると、外部フィードバックに存在する分周器２００の分周比を測定する期間内において、フィードバッククロック信号が分周器２００に入力されているため、分周器２００は、分周開始時点から１クロック入力された状態となる。したがって、逓倍クロック生成部１０８からクロック信号の出力を開始した場合、入力クロック信号に対する位相が逓倍クロック信号で１クロック分ずれてしまう。このとき、フィードバックをもつＰＬＬのモデルにおいて、外部入力のクロック信号とＬＳＩ内部で使用されるフィードバッククロック信号を含むクロック信号の出力との位相を合わせることができない。
【００９４】
そこで、逓倍クロック生成部１０８から出力されるクロック信号の時刻Ｔ７で立ち上がるクロック信号をマスクして、時刻Ｔ８の立ち上がりのクロック信号から外部へ出力するようにする。これにより、時刻Ｔ９では入力クロック信号とフィードバッククロック信号との位相を合わせることができる。
【００９５】
本実施形態の回路シミュレーション装置１００は、ＰＬＬを使用したデジタル回路におけるシミュレーションの分野において適用し得る。回路シミュレーション装置１００は、フィードバックループの分周器２００の分周比を測定するためのクロック信号を生成する測定クロック生成部１０３と、測定クロック信号と逓倍クロック生成部１０８の出力クロック信号のいずれを出力するかを制御するクロック出力制御部１０４と、測定クロック信号を外部出力してフィードバックされた信号と測定クロック信号とに基づいて外部分周器の分周比を求める分周比測定部１０１とを有する。
【００９６】
このとき、フィードバックループの分周器２００の分周比と、入力クロック信号のクロック周期と、逓倍設定値入力端子４１から入力される逓倍比から、逓倍波形生成部１０９は、ＰＬＬモデルによって出力すべき逓倍波形を生成することができる。
【００９７】
本実施形態の回路シミュレーション装置１００によると、フィードバックループに分周器を挿入したＰＬＬのシミュレーションモデルであっても正しくシミュレートすることができる。なぜなら、回路シミュレーション装置１００は、モデル内に逓倍比を認識させるためにフィードバック経路の分周器２００の分周比を検出するための測定クロック信号を出力する手段と、測定クロック信号を分周器２００が分周してフィードバックしたフィードバッククロック信号のクロック幅を測定する手段とを有する。このとき、分周器２００のクロック幅を測定クロック信号のクロック幅で除することで、外部で設定されている分周比を求めることができ、求めた分周比と、入力クロック周期と、逓倍設定値から、ＰＬＬ出力波形を生成することができる。
【００９８】
また、本実施形態の回路シミュレーション装置１００によると、フィードバックループに挿入された分周器２００の変化を検出することができる。なぜなら、回路シミュレーション装置１００によると、フィードバッククロック監視部１０７において、予想フィードバッククロック信号を生成し、予想フィードバッククロック信号の変化タイミング毎にフィードバッククロック信号からの信号と比較することにより、フィードバッククロック信号のクロックが停止し又は変化しても、これらの状態を検出してミュレーション結果に反映することができるからである。
【００９９】
なお、上記の非特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【０１００】
３２    クロック監視部
３３    クロック周期測定部
３４    クロック周期変化検出部
３６    エラー処理部
３７    予想クロック生成部
３８    クロック比較部
４１    逓倍設定値入力端子
４２    入力クロック供給端子
４３    クロック出力端子
５１    フィードバッククロック周期変動監視部
５３    フィードバッククロック周期測定部
５４    フィードバッククロック周期変化検出部
５８    フィードバッククロック供給端子
１００    回路シミュレーション装置
１０１    分周比測定部
１０２    遅延測定部
１０３    測定クロック生成部
１０４    クロック出力制御部
１０５    予想分周フィードバッククロック生成部
１０６    動作開始信号端子
１０７    フィードバッククロック監視部
１０８    逓倍クロック生成部
１０９    逓倍波形生成部
１１０    遅延付加部
１１１    フィードバッククロック比較部
２００    分周器
【図１】
2011217244.tif 000003
【図２】
2011217244.tif 000004
【図３】
2011217244.tif 000005
【図４】
2011217244.tif 000006
【図５】
2011217244.tif 000007
【図６】
2011217244.tif 000008
【図７】
2011217244.tif 000009
【図８】
2011217244.tif 000010