(57)【要約】【課題】矩形波の信号入力に応じて出力する出力電流の波形を矩形波に近づけることが可能な電流源回路を提供する。【解決手段】電流源回路は、電圧端子に一端が接続された第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタの他端に一端が接続され、出力端子に他端が接続された第２のＭＯＳトランジスタと、電圧端子に一端が接続された第３のＭＯＳトランジスタと、第３のＭＯＳトランジスタの他端に一端が接続され、出力端子に他端が接続された第４のＭＯＳトランジスタと、を備える。この電流源回路は、第１のＭＯＳトランジスタおよび第４のＭＯＳトランジスタに電流が流れるように第１の入力端子にバイアス電圧が印加された状態で、第２の入力端子に印加されるスイッチ電圧に応じて、第２のＭＯＳトランジスタおよび第３のＭＯＳトランジスタのオン／オフを同期して制御する。【選択図】図２
2011217277.tif 000002
【特許請求の範囲】
【請求項１】
出力端子に接続された負荷に電流を供給する電流源回路であって、
規定電圧が印加される電圧端子と、
電流を出力する出力端子と、
前記電圧端子に一端が接続された第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタの他端に一端が接続され、前記出力端子に他端が接続された第２のＭＯＳトランジスタと、
前記電圧端子に一端が接続された第３のＭＯＳトランジスタと、
前記第３のＭＯＳトランジスタの他端に一端が接続され、前記出力端子に他端が接続された第４のＭＯＳトランジスタと、
バイアス電圧が印加される第１の入力端子と、
前記第１の入力端子と、前記第１のＭＯＳトランジスタのゲート及び前記第４のＭＯＳトランジスタのゲートとの間に接続された抵抗と、
前記第２のＭＯＳトランジスタのゲートおよび前記第３のＭＯＳトランジスタのゲートに接続され、矩形波状のスイッチ電圧が印加される第２の入力端子と、を備える
ことを特徴とする電流源回路。
【請求項２】
前記抵抗は、前記第１の入力端子と前記第１のＭＯＳトランジスタのゲートとの間に接続された第１の抵抗と、前記第１の入力端子と前記第４のＭＯＳトランジスタのゲートとの間に接続された第２の抵抗とにそれぞれ分けて設けられている
ことを特徴とする請求項１に記載の電流源装置。
【請求項３】
前記第１のＭＯＳトランジスタおよび前記第４のＭＯＳトランジスタに電流が流れるように前記第１の入力端子に前記バイアス電圧が印加された状態で、
前記第２の入力端子に印加される前記スイッチ電圧に応じて、前記第２のＭＯＳトランジスタおよび前記第３のＭＯＳトランジスタのオン／オフを同期して制御する
ことを特徴とする請求項２に記載の電流源回路。
【請求項４】
前記第２の入力端子に入力が接続されたインバータと、  
前記インバータの出力と前記第１のＭＯＳトランジスタのゲートとの間に接続されたキャパシタと、をさらに備える
ことを特徴とする請求項２または３に記載の電流源回路。
【請求項５】
前記第２の入力端子に入力が接続された第１のインバータと、
前記第１のインバータの出力に入力が接続された第２のインバータと、
前記第２のインバータの出力と前記第４のＭＯＳトランジスタのゲートとの間に接続されたキャパシタと、をさらに備える
ことを特徴とする請求項２または３に記載の電流源回路。
【請求項６】
前記第２の入力端子に入力が接続された第１のインバータと、
前記第１のインバータの出力に入力が接続された第２のインバータと、
前記第１のインバータの出力と前記第１のＭＯＳトランジスタのゲートとの間に接続された第１のキャパシタと、
前記第２のインバータの出力と前記第４のＭＯＳトランジスタのゲートとの間に接続された第２のキャパシタと、をさらに備える
ことを特徴とする請求項２に記載の電流源回路。
【請求項７】
前記バイアス電圧に応じて、前記インバータの振幅を制御するレベルシフト回路をさらに備え、
前記レベルシフト回路は、
前記出力電流が大きくなるように前記バイアス電圧が設定された場合には、前記インバータの振幅が小さくなるように制御し、
一方、前記出力電流が小さくなるように前記バイアス電圧が設定された場合には、前記インバータの振幅が大きくなるように制御する
ことを特徴とする請求項４に記載の電流源回路。
【請求項８】
前記バイアス電圧に応じて、前記第２のインバータの振幅を制御するレベルシフト回路をさらに備え、
前記レベルシフト回路は、
前記出力電流が大きくなるように前記バイアス電圧が設定された場合には、前記第２のインバータの振幅が大きくなるように制御し、
一方、前記出力電流が小さくなるように前記バイアス電圧が設定された場合には、前記第２のインバータの振幅が小さくなるように制御する
ことを特徴とする請求項５に記載の電流源回路。
【請求項９】
前記バイアス電圧に応じて、前記第１のインバータの振幅を制御する第１のレベルシフト回路と、
前記バイアス電圧に応じて、前記第３のインバータの振幅を制御する第２のレベルシフト回路と、をさらに備え、
前記第１のレベルシフト回路は、
前記出力電流が大きくなるように前記バイアス電圧が設定された場合には、前記第１のインバータの振幅が小さくなるように制御し、
一方、前記出力電流が小さくなるように前記バイアス電圧が設定された場合には、前記第１のインバータの振幅が大きくなるように制御し、
また、前記第２のレベルシフト回路は、
前記出力電流が大きくなるように前記バイアス電圧が設定された場合には、前記第３のインバータの振幅が大きくなるように制御し、
一方、前記出力電流が小さくなるように前記バイアス電圧が設定された場合には、前記第３のインバータの振幅が小さくなるように制御する
ことを特徴とする請求項６に記載の電流源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流を出力する電流源回路に関する。
【背景技術】
【０００２】
従来、基本動作回路として、入力信号に応じて出力端子に接続された負荷に出力電流を供給する電流源回路が広く用いられている。この電流源回路の出力電流は、例えば、ＣＤ−ＲＯＭやＤＶＤ等の記録や読み出しに使用されるレーザダイオードのオン／オフ制御に用いられる。
【０００３】
上記従来の電流源回路には、電源端子にソースが接続され、矩形波状の制御信号がゲートに入力されるスイッチトランジスタと、このスイッチトランジスタのドレインにソースが接続され、出力端子にドレインが接続され、バイアス電圧（固定電圧）がゲートに印加される定電流源トランジスタと、を有するものがある（例えば、特許文献１参照。）。
【０００４】
ここで、上記構成を有する電流源回路において、該スイッチトランジスタがオンした瞬間の動作について考える。
【０００５】
該スイッチトランジスタがオンする直前の状態は、定電流源トランジスタのソース側に高抵抗が挿入されている状態と等価であり、また、出力電流は流れていない。したがって、該定電流源トランジスタのソース電圧は殆ど接地電圧（ゼロ電圧）になっている。
【０００６】
そして、該矩形波状の制御信号により、上記状態からスイッチトランジスタをオンにすると、該定電流源トランジスタのソース電圧は瞬時にして電源電圧まで上昇することになる。
【０００７】
しかし、該定電流源トランジスタのゲートとソースとの間には、寄生容量が存在する。この寄生容量は、該定電流源トランジスタのソース電圧の上昇に伴い、ゲート電圧を上げるように作用する。
【０００８】
このため、スイッチトランジスタがオンした瞬間には、定電流源トランジスタのゲート電圧が上がる。これにより、定電流源トランジスタには、該バイアス電圧により設定された設定電流よりも少ない電流しか流れない。
【０００９】
このように、該スイッチトランジスタがオンとなった瞬間には、該電流源回路は設定電流よりも少ない出力電流しか出力しない。すなわち、制御信号が矩形波状に変化しても、出力電流は矩形波状に変化しない。
【００１０】
以上のように、上記従来の電流源回路では、トランジスタの寄生容量の影響により、矩形波の信号入力に応じて、矩形波状の出力電流を出力することが困難であるという問題があった。そして、例えば、出力電流が矩形波状に変化しなければ、該レーザダイオードの所望のオン／オフ制御が困難になる。
【特許文献１】特開２００２−１１８４５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、矩形波の信号入力に応じて出力する出力電流の波形を矩形波に近づけることが可能な電流源回路を提供する。
【課題を解決するための手段】
【００１２】
本発明の一態様に係る実施例に従った電流源回路は、出力端子に接続された負荷に電流を供給する電流源回路であって、
規定電圧が印加される電圧端子と、
電流を出力する出力端子と、
前記電圧端子に一端が接続された第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタの他端に一端が接続され、前記出力端子に他端が接続された第２のＭＯＳトランジスタと、
前記電圧端子に一端が接続された第３のＭＯＳトランジスタと、
前記第３のＭＯＳトランジスタの他端に一端が接続され、前記出力端子に他端が接続された第４のＭＯＳトランジスタと、
バイアス電圧が印加される第１の入力端子と、
前記第１の入力端子と、前記第１のＭＯＳトランジスタのゲート及び前記第４のＭＯＳトランジスタのゲートとの間に接続された抵抗と、
前記第２のＭＯＳトランジスタのゲートおよび前記第３のＭＯＳトランジスタのゲートに接続され、矩形波状のスイッチ電圧が印加される第２の入力端子と、を備えることを特徴とする。
【発明の効果】
【００１３】
本発明に係る電流源回路によれば、矩形波の信号入力に応じて出力する出力電流の波形を矩形波に近づけることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一態様である実施例１に係る電流源回路の構成の一例を示す回路図である。
【図２】本発明の一態様である実施例２に係る電流源回路の構成の一例を示す回路図である。
【図３】本発明の一態様である実施例３に係る電流源回路の構成の一例を示す回路図である。
【図４】本発明の一態様である実施例４に係る電流源回路の構成の一例を示す回路図である。
【図５】本発明の一態様である実施例５に係る電流源回路の構成の一例を示す回路図である。
【図６】本発明の一態様である実施例６に係る電流源回路の構成の一例を示す回路図である。
【図７】本発明の一態様である実施例７に係る電流源回路の構成の一例を示す回路図である。
【図８】本発明の一態様である実施例８に係る電流源回路の構成の一例を示す回路図である。
【図９】本発明の一態様である実施例９に係る電流源回路の構成の一例を示す回路図である。
【図１０】本発明の一態様である実施例１０に係る電流源回路の構成の一例を示す回路図である。
【図１１】本発明の一態様である実施例１１に係る電流源回路の構成の一例を示す回路図である。
【図１２】本発明の一態様である実施例１２に係る電流源回路の構成の一例を示す回路図である。
【図１３】レベルシフト回路とインバータの具体的な回路構成の一例を示す回路図である。
【図１４】レベルシフト回路とインバータの具体的な回路構成の一例を示す回路図である。
【発明を実施するための最良の形態】
【００１５】
以下、本発明に係る各実施例について図面に基づいて説明する。
【実施例１】
【００１６】
図１は、本発明の一態様である実施例１に係る電流源回路の構成の一例を示す回路図である。
【００１７】
図１に示すように、電流源回路１００は、第１のＭＯＳトランジスタ１ａと、第２のＭＯＳトランジスタ２ａと、第３のＭＯＳトランジスタ２ｂと、第４のＭＯＳトランジスタ１ｂと、電圧端子３と、第１の入力端子４と、第２の入力端子５と、出力端子６と、キャパシタ７と、抵抗８と、バッファアンプ９と、を備える。
【００１８】
この電流源回路１００は、出力端子６と接地との間に接続された負荷１０に、出力端子６を介して、電流を供給する。なお、負荷１０は、例えば、ＣＤ−ＲＯＭやＤＶＤ等の記録や読み出しに使用されるレーザダイオードである。
【００１９】
電圧端子３は、図示しない電源に接続され、規定電圧（電源電圧）が印加されるようになっている。
【００２０】
第１の入力端子４は、所定の出力電流に対応して設定された固定のバイアス電圧が印加されるようになっている。
【００２１】
第２の入力端子５は、矩形波状のスイッチ電圧（制御信号）が印加されるようになっている。
【００２２】
出力端子６は、既述のように、負荷１０が接続され、この負荷１０に出力電流を出力するようになっている。
【００２３】
バッファアンプ９は、第１の入力端子４に入力が接続されている。このバッファアンプ９は、第１の入力端子４を介して入力された該バイアス電圧を増幅して出力するようになっている。
【００２４】
抵抗８は、バッファアンプ９の出力と第１のＭＯＳトランジスタ１ａのゲートとの間に接続されている。また、この抵抗８は、バッファアンプ９の出力と第４のＭＯＳトランジスタ１ｂのゲートとの間にも接続されている。
【００２５】
キャパシタ７は、電圧端子３と第１のＭＯＳトランジスタ１ａのゲートとの間に接続されている。また、このキャパシタ７は、電圧端子３と第４のＭＯＳトランジスタ１ｂのゲートとの間にも接続されている。
【００２６】
第１のＭＯＳトランジスタ１ａは、電圧端子３に一端（ソース）が接続されている。この第１のＭＯＳトランジスタ１ａのゲートには、該バイアス電圧に応じた固定電圧が印加され、第１のＭＯＳトランジスタ１ａは定電流源として機能する。ここでは、この第１のＭＯＳトランジスタは、ｐＭＯＳトランジスタである。
【００２７】
第２のＭＯＳトランジスタ２ａは、第１のＭＯＳトランジスタ１ａの他端（ドレイン）に一端（ソース）が接続され、出力端子６に他端（ドレイン）が接続されている。この第２のＭＯＳトランジスタ２ａは、第２の入力端子５を介してゲートに入力された矩形波状の該スイッチ電圧に応じて、オン／オフが制御され、スイッチとして動作する。ここでは、第２のＭＯＳトランジスタ２ａは、第１のＭＯＳトランジスタ１ａと同じ導電型のｐＭＯＳトランジスタである。
【００２８】
第３のＭＯＳトランジスタ２ｂは、電圧端子３に一端（ソース）が接続され、第２のＭＯＳトランジスタ２ａのゲートにゲートが接続されている。この第３のＭＯＳトランジスタ２ｂは、第２の入力端子５を介してゲートに入力された矩形波状の該スイッチ電圧に応じて、オン／オフが制御され、スイッチとして動作する。ここでは、第３のＭＯＳトランジスタ２ｂは、第１のＭＯＳトランジスタ１ａと同じ導電型のｐＭＯＳトランジスタである。
【００２９】
第４のＭＯＳトランジスタ１ｂは、第３のＭＯＳトランジスタ２ｂの他端（ドレイン）に一端（ソース）が接続され、出力端子６に他端（ドレイン）が接続され、第１のＭＯＳトランジスタ１ａのゲートにゲートが接続されている。この第４のＭＯＳトランジスタ１ｂのゲートには、該バイアス電圧に応じた固定電圧が印加され、この第４のＭＯＳトランジスタ１ｂは定電流源として機能する。この第４のＭＯＳトランジスタ１ｂは、第１のＭＯＳトランジスタ１ａと同じ導電型のｐＭＯＳトランジスタである。
【００３０】
ここで、以上のような構成を有する電流源回路１００の動作の一例について説明する。
【００３１】
先ず、第１の入力端子４に所定の出力電流に対応して設定された固定のバイアス電圧が印加される。
【００３２】
これにより、この第１のＭＯＳトランジスタ１ａのゲートには、該バイアス電圧に応じた固定電圧が印加され、第１のＭＯＳトランジスタ１ａは該固定電圧に応じた電流を流す定電流源として機能する。さらに、この第４のＭＯＳトランジスタ１ｂのゲートにも、該バイアス電圧に応じた固定電圧が印加され、この第４のＭＯＳトランジスタ１ｂは該固定電圧に応じた電流を流す定電流源として機能する。
【００３３】
このように、第１のＭＯＳトランジスタ１ａおよび第４のＭＯＳトランジスタ１ｂに所定の電流が流れるように第１の入力端子４にバイアス電圧が印加される。
【００３４】
次に、第１、第４のＭＯＳトランジスタ１ａ、１ｂに所定の電流が流れるように第１の入力端子４にバイアス電圧が印加された状態で、第２の入力端子５に印加される該スイッチ電圧に応じて、第２のＭＯＳトランジスタ２ａおよび第３のＭＯＳトランジスタ２ｂのオン／オフが同期して制御される。すなわち、該スイッチ電圧に応じて、第２のＭＯＳトランジスタ２ａがオンする場合は第３のＭＯＳトランジスタ２ｂもオンし、第２のＭＯＳトランジスタ２ａがオフする場合は第３のＭＯＳトランジスタ２ｂもオフする。
【００３５】
したがって、第２、第３のＭＯＳトランジスタ２ａ、２ｂがオンする場合には、第１、第４のＭＯＳトランジスタ１ａ、１ｂのドレイン電流の和が出力電流として出力端子６を介して負荷１０へ流れる。
【００３６】
一方、第２、第３のＭＯＳトランジスタ２ａ、２ｂがオフする場合には、第１、第４のＭＯＳトランジスタ１ａ、１ｂのドレイン電流が制限され、負荷１０への電流の出力が制限される。
【００３７】
ここで、矩形波状のスイッチ電圧が第２の入力端子５に印加されて第２、第３のＭＯＳトランジスタ２ａ、２ｂがオンとなる瞬間の電流源回路１００の動作について詳述する。
【００３８】
先ず、第２のＭＯＳトランジスタ２ａがオフの状態では、第１のＭＯＳトランジスタ１ａのドレイン電圧は、ほぼ電源電圧である。そして、第２のＭＯＳトランジスタ２ａがオンになった瞬間に、第１のＭＯＳトランジスタ１ａのドレイン電圧は、負荷１０の電圧まで降下する。この時、第１のＭＯＳトランジスタ１ａのゲート・ドレイン間容量（寄生容量）は、第１、第４のＭＯＳトランジスタ１ａ、１ｂのゲート電圧を降下させようとする。
【００３９】
一方、第３のＭＯＳトランジスタ２ｂがオフの状態では、第４のＭＯＳトランジスタ１ｂのソース電圧は、ほぼ接地電圧である。そして、第３のＭＯＳトランジスタ２ｂがオンになった瞬間に電源電圧まで上昇する。この時、第４のＭＯＳトランジスタ１ｂのゲート・ソース間容量（寄生容量）は、第１、第４のＭＯＳトランジスタ１ａ、１ｂのゲート電圧を上昇させようとする。
【００４０】
このように、矩形波状のスイッチ電圧に応じて第２、第３のＭＯＳトランジスタ２ａ、２ｂがオンになった瞬間は、第１のＭＯＳトランジスタ１ａのゲート・ドレイン間容量（寄生容量）は第１、第４のＭＯＳトランジスタ１ａ、１ｂのゲート電圧を下げようとし、一方、第４のＭＯＳトランジスタ１ｂのゲート・ソース間容量（寄生容量）は第１、第４のＭＯＳトランジスタ１ａ、１ｂのゲート電圧を上げようとする。
【００４１】
結果として、該ゲート・ドレイン間容量によるゲート電圧への影響と該ゲート・ソース間容量のゲート電圧への影響とが相殺される。すなわち、第２、第３のＭＯＳトランジスタ２ａ、２ｂがオンになった瞬間でも、第１、第４のＭＯＳトランジスタ１ａ、１ｂゲート電圧は殆ど変化しない。
【００４２】
したがって、第２、第３のＭＯＳトランジスタ２ａ、２ｂがオンになった瞬間に、第１、第４のＭＯＳトランジスタ１ａ、１ｂは、該バイアス電圧に応じた所定の電流を流すことができる。
【００４３】
すなわち、電流源回路１００は、矩形波状のスイッチ電圧に応じて、出力電流をほぼ矩形波状にオン／オフ制御することができる。
【００４４】
以上のように、本実施例に係る電流源回路によれば、矩形波の信号入力に応じて出力する出力電流の波形を矩形波に近づけることができる。
【実施例２】
【００４５】
本実施例２においては、抵抗とキャパシタを２つ定電流源ＭＯＳトランジスタにそれぞれ振り分けた構成の一例について説明する。
【００４６】
ここで、図２は、本発明の一態様である実施例２に係る電流源回路の構成の一例を示す回路図である。なお、図２において、図１の符号と同じ符号は、実施例１と同様の構成を示す。
【００４７】
図２に示すように、電流源回路２００は、第１のＭＯＳトランジスタ１ａと、第２のＭＯＳトランジスタ２ａと、第３のＭＯＳトランジスタ２ｂと、第４のＭＯＳトランジスタ１ｂと、電圧端子３と、第１の入力端子４と、第２の入力端子５と、出力端子６と、第１のキャパシタ７ａと、第２のキャパシタ７ｂと、第１の抵抗８ａと、第２の抵抗８ｂと、バッファアンプ９と、を備える。
【００４８】
第１の抵抗８ａは、バッファアンプ９の出力と第１のＭＯＳトランジスタ１ａのゲートとの間に接続されている。また、第２の抵抗８ｂは、バッファアンプ９の出力と第４のＭＯＳトランジスタ１ｂのゲートとの間に接続されている。
【００４９】
第１のキャパシタ７ａは、電圧端子３と第１のＭＯＳトランジスタ１ａのゲートとの間に接続されている。また、第２のキャパシタ７ｂは、電圧端子３と第４のＭＯＳトランジスタ１ｂのゲートとの間に接続されている。
【００５０】
このように、図２の電流源回路２００では、図１に示す抵抗８とキャパシタ７が、第１、第２の抵抗８ａ、８ｂ、第１、第２のキャパシタ７ａ、７ｂに分割され、第１、第４のＭＯＳトランジスタ１ａ、１に振り分けられている。したがって、第１のＭＯＳトランジスタ１ａのゲートと第４のＭＯＳトランジスタ１ｂのゲートとは、第１、第２の抵抗８ａ、８ｂを介して、接続されることになる。なお、電流源回路２００の他の構成は、実施例１と同様である。
【００５１】
この電流源回路２００は、実施例１と同様に、出力端子６と接地との間に接続された負荷１０に、出力端子６を介して、電流を供給する。
【００５２】
以上のような構成を有する電流源回路２００の動作は、基本的には、実施例１の電流源回路１００と同様である。
【００５３】
すなわち、実施例１と同様に、第１、第４のＭＯＳトランジスタ１ａ、１ｂに所定の電流が流れるように第１の入力端子４にバイアス電圧が印加された状態で、第２の入力端子５に印加される該スイッチ電圧に応じて、第２のＭＯＳトランジスタ２ａおよび第３のＭＯＳトランジスタ２ｂのオン／オフが同期して制御される。
【００５４】
ここで、矩形波状のスイッチ電圧が第２の入力端子５に印加されて第２、第３のＭＯＳトランジスタ２ａ、２ｂがオンとなる瞬間の電流源回路２００の動作について詳述する。
【００５５】
先ず、第２のＭＯＳトランジスタ２ａがオフの状態では、第１のＭＯＳトランジスタ１ａのドレイン電圧は、ほぼ電源電圧である。そして、第２のＭＯＳトランジスタ２ａがオンになった瞬間に、第１のＭＯＳトランジスタ１ａのドレイン電圧は、負荷１０の電圧まで降下する。この時、第１のＭＯＳトランジスタ１ａのゲート・ドレイン間容量（寄生容量）は、第１のＭＯＳトランジスタ１ａのゲート電圧を降下させようとする。
【００５６】
これにより、第２のＭＯＳトランジスタ２ａがオンになった瞬間は、第１のＭＯＳトランジスタ１ａのドレイン電流が定常時の電流（該固定電圧がゲートに印加されているときの第１のＭＯＳトランジスタ１ａの定常的なドレイン電流）よりも増加する。
【００５７】
一方、第３のＭＯＳトランジスタ２ｂがオフの状態では、第４のＭＯＳトランジスタ１ｂのソース電圧は、ほぼ接地電圧である。そして、第３のＭＯＳトランジスタ２ｂがオンになった瞬間に電源電圧まで上昇する。この時、第４のＭＯＳトランジスタ１ｂのゲート・ソース間容量（寄生容量）は、第４のＭＯＳトランジスタ１ｂのゲート電圧を上昇させようとする。
【００５８】
これにより、第３のＭＯＳトランジスタ２ｂがオンになった瞬間は、第４のＭＯＳトランジスタ１ｂのドレイン電流が定常時の電流（該固定電圧がゲートに印加されているときの第４のＭＯＳトランジスタ１ｂの定常的なドレイン電流）よりも減少する。
【００５９】
すなわち、第２、第３のＭＯＳトランジスタ２ａ、２ｂがオンになった瞬間において、    第１のＭＯＳトランジスタ１ａのドレイン電流の該増加分と、第４のＭＯＳトランジスタ１ｂのドレイン電流の該減少分とが相殺される。これにより、第１、第４のＭＯＳトランジスタ１ａ、１ｂのドレイン電流の和（負荷１０に供給される出力電流）に対する該寄生容量の影響が低減される。
【００６０】
したがって、電流源回路２００は、矩形波状のスイッチ電圧に応じて、出力電流をほぼ矩形波状にオン／オフ制御することができる。
【００６１】
以上のように、本実施例に係る電流源回路によれば、矩形波の信号入力に応じて出力する出力電流の波形を矩形波に近づけることができる。
【００６２】
なお、本実施例２の構成では、ＭＯＳトランジスタ１ａのサイズとＭＯＳトランジスタ１ｂのサイズが異なるように設定し、それぞれのＭＯＳトランジスタのゲート・ドレイン容量、ゲート・ソース容量が異なった場合でも、抵抗８ａと抵抗８ｂの値は独立に設定することができる。
【００６３】
したがって、抵抗８ａとＭＯＳトランジスタ１ａのゲート・ドレイン容量とがなす時定数と、抵抗８ｂとＭＯＳトランジスタ１ｂのゲート・ソース容量、および、ゲート・ドレイン容量とがなす時定数とを独立に設定できる。
【００６４】
これにより、本実施例２の構成は、実施例１の構成と比較して、より矩形電流出力に近づけるように制御できる。
【実施例３】
【００６５】
本実施例３においては、既述の実施例２の構成からスイッチとして機能するＭＯＳトランジスタと、定電流源として機能するＭＯＳトランジスタと、を１列省略した構成の一例について説明する。
【００６６】
ここで、図３は、本発明の一態様である実施例３に係る電流源回路の構成の一例を示す回路図である。なお、図３において、図２の符号と同じ符号は、実施例２と同様の構成を示す。
【００６７】
図３に示すように、電流源回路３００は、図２の電流源回路２００と比較して、キャパシタ７ｂと、抵抗８ｂと、ＭＯＳトランジスタ１ｂ、２ｂとが省略されている。一方、電流源回路３００は、図２の電流源回路２００と比較して、インバータ１２ａと、キャパシタ１３ａと、をさらに備える。電流源回路３００のその他の構成は、実施例２の電流源回路２００と同様である。
【００６８】
インバータ１２ａは、第２の入力端子５に入力が接続されている。  
キャパシタ１３ａは、インバータ１２ａの出力と第１のＭＯＳトランジスタ１ａのゲートとの間に接続されている。
【００６９】
この電流源回路３００は、実施例２と同様に、出力端子６と接地との間に接続された負荷１０に、出力端子６を介して、電流を供給する。
【００７０】
以上のような構成を有する電流源回路３００の動作は、基本的には、実施例２の電流源回路２００と同様である。
【００７１】
すなわち、実施例２と同様に、ＭＯＳトランジスタ１ａに所定の電流が流れるように第１の入力端子４にバイアス電圧が印加された状態で、第２の入力端子５に印加される該スイッチ電圧に応じて、ＭＯＳトランジスタ２ａのオン／オフが制御される。
【００７２】
ここで、矩形波状のスイッチ電圧が第２の入力端子５に印加されてＭＯＳトランジスタ２ａがオンとなる瞬間の電流源回路３００の動作は、基本的には、実施例２の電流源回路２００と同様である。
【００７３】
すなわち、先ず、ＭＯＳトランジスタ２ａがオフの状態では、ＭＯＳトランジスタ１ａのドレイン電圧は、ほぼ電源電圧である。そして、ＭＯＳトランジスタ２ａがオンになった瞬間に、ＭＯＳトランジスタ１ａのドレイン電圧は、負荷１０の電圧まで降下する。この時、ＭＯＳトランジスタ１ａのゲート・ドレイン間容量（寄生容量）は、ＭＯＳトランジスタ１ａのゲート電圧を降下させようとする。
【００７４】
ここで、実施例２と比較して、さらに加えて、ＭＯＳトランジスタ２ａがオンになった瞬間において、インバータ１２ａの出力が上昇する。これにより、キャパシタ１３ａは、ＭＯＳトランジスタ１ａのゲート電圧を上昇させようとする。
【００７５】
すなわち、ＭＯＳトランジスタ１ａのゲート電圧を定常時よりも下げようとするＭＯＳトランジスタ１ａのゲート・ドレイン間容量（寄生容量）の作用を、定常時よりも上げようとするキャパシタ１３ａの作用が、打ち消すように働く。
【００７６】
したがって、電流源回路３００は、矩形波状のスイッチ電圧に応じて、出力電流をより矩形波状に近づくようにオン／オフ制御することができる。
【００７７】
以上のように、本実施例に係る電流源回路によれば、矩形波の信号入力に応じて出力する出力電流の波形を矩形波に近づけることができる。
【実施例４】
【００７８】
本実施例４においては、既述の実施例２の構成からスイッチとして機能するＭＯＳトランジスタと、定電流源として機能するＭＯＳトランジスタと、を１列省略した構成の他の例について説明する。
【００７９】
ここで、図４は、本発明の一態様である実施例４に係る電流源回路の構成の一例を示す回路図である。なお、図４において、図２の符号と同じ符号は、実施例２と同様の構成を示す。
【００８０】
図４に示すように、電流源回路４００は、図２の電流源回路２００と比較して、キャパシタ７ａと、抵抗８ａと、ＭＯＳトランジスタ１ａ、２ａとが省略されている。一方、電流源回路４００は、図２の電流源回路２００と比較して、インバータ１１ｂ、１２ｂと、キャパシタ１３ｂと、をさらに備える。電流源回路４００のその他の構成は、実施例２の電流源回路２００と同様である。
【００８１】
インバータ１１ｂは、第２の入力端子５に入力が接続されている。また、インバータ１２ｂは、インバータ１１ｂの出力に入力が接続されている。
【００８２】
キャパシタ１３ｂは、インバータ１２ｂの出力とＭＯＳトランジスタ１ｂのゲートとの間に接続されている。
【００８３】
この電流源回路４００は、実施例２と同様に、出力端子６と接地との間に接続された負荷１０に、出力端子６を介して、電流を供給する。
【００８４】
以上のような構成を有する電流源回路４００の動作は、基本的には、実施例２の電流源回路２００と同様である。
【００８５】
すなわち、実施例２と同様に、ＭＯＳトランジスタ１ｂに所定の電流が流れるように第１の入力端子４にバイアス電圧が印加された状態で、第２の入力端子５に印加される該スイッチ電圧に応じて、ＭＯＳトランジスタ２ｂのオン／オフが制御される。
【００８６】
ここで、矩形波状のスイッチ電圧が第２の入力端子５に印加されてＭＯＳトランジスタ２ｂがオンとなる瞬間の電流源回路４００の動作は、基本的には、実施例２の電流源回路２００と同様である。
【００８７】
先ず、ＭＯＳトランジスタ２ｂがオフの状態では、ＭＯＳトランジスタ１ｂのソース電圧は、ほぼ接地電圧である。そして、ＭＯＳトランジスタ２ｂがオンになった瞬間に電源電圧まで上昇する。この時、ＭＯＳトランジスタ１ｂのゲート・ソース間容量（寄生容量）は、ＭＯＳトランジスタ１ｂのゲート電圧を上昇させようとする。
【００８８】
さらに加えて、ＭＯＳトランジスタ２ｂがオンになった瞬間において、インバータ１２ｂの出力が降下する。これにより、キャパシタ１３ｂは、ＭＯＳトランジスタ１ｂのゲート電圧を降下させようとする。
【００８９】
すなわち、ＭＯＳトランジスタ１ｂのゲート電圧を定常時よりも上げようとするＭＯＳトランジスタ１ｂのゲート・ソース間容量（寄生容量）の作用を、定常時よりも下げようとするキャパシタ１３ｂの作用が、打ち消すように働く。
【００９０】
したがって、電流源回路４００は、矩形波状のスイッチ電圧に応じて、出力電流をより矩形波状に近づくようにオン／オフ制御することができる。
【００９１】
以上のように、本実施例に係る電流源回路によれば、矩形波の信号入力に応じて出力する出力電流の波形を矩形波に近づけることができる。
【実施例５】
【００９２】
本実施例５においては、実施例３の電流源回路に対して、ＭＯＳトランジスタの寄生容量の影響をさらに低減する構成の一例について説明する。
【００９３】
ここで、図５は、本発明の一態様である実施例５に係る電流源回路の構成の一例を示す回路図である。なお、図５において、図３の符号と同じ符号は、実施例３と同様の構成を示す。
【００９４】
図５に示すように、電流源回路５００は、図３の電流源回路３００と比較して、レベルシフト回路１４ａをさらに備える。電流源回路５００のその他の構成は、実施例３の電流源回路３００と同様である。
【００９５】
レベルシフト回路１４ａは、バッファアンプ９の出力とインバータ１２ａの低電位側の電源端子との間に接続されている。このレベルシフト回路１４ａは、バッファアンプ９の出力に応じて（すなわち、該バイアス電圧に応じて）、インバータ１２ａの振幅を制御するようになっている。
【００９６】
例えば、レベルシフト回路１４ａは、該出力電流が大きくなるように該バイアス電圧が設定された場合には、インバータ１２ａの出力レベルの低電位側のレベルを高くして、インバータ１２ａの振幅が小さくなるように制御する。一方、レベルシフト回路１４ａは、該出力電流が小さくなるように該バイアス電圧が設定された場合には、インバータ１２ａの出力レベルの低電位側のレベルを低くして、インバータ１２ａの振幅が大きくなるように制御する。
【００９７】
この電流源回路５００は、実施例３と同様に、出力端子６と接地との間に接続された負荷１０に、出力端子６を介して、電流を供給する。
【００９８】
以上のような構成を有する電流源回路５００の動作は、基本的には、実施例３の電流源回路３００と同様である。
【００９９】
すなわち、実施例３と同様に、ＭＯＳトランジスタ１ａに所定の電流が流れるように第１の入力端子４にバイアス電圧が印加された状態で、第２の入力端子５に印加される該スイッチ電圧に応じて、ＭＯＳトランジスタ２ａのオン／オフが制御される。
【０１００】
また、矩形波状のスイッチ電圧が第２の入力端子５に印加されてＭＯＳトランジスタ２ａがオンとなる瞬間の電流源回路５００の動作は、基本的には、実施例３の電流源回路３００と同様である。
【０１０１】
ここで、ＭＯＳトランジスタ２ａがオフからオンに切替わった瞬間には、ＭＯＳトランジスタ１ａのドレイン電圧は電源電圧から負荷１０の電圧まで下がる。この負荷１０の電圧は該出力電流が多いほど高くなる。
【０１０２】
したがって、該出力電流が大きいほど、ＭＯＳトランジスタ１ａのドレイン電圧の変化の幅は小さくなる。
【０１０３】
そこで、本実施例５では、既述のように、インバータ１２ａの出力振幅は、レベルシフタ回路１４ａにより該出力電流が大きいほど小さく制御される。これにより、キャパシタ１３ａがＭＯＳトランジスタ１ａのゲート電圧を上昇させる割合が小さくなる。
【０１０４】
すなわち、ＭＯＳトランジスタ１ａのドレイン電圧の変化の幅が小さくなると、キャパシタ１３ａがＭＯＳトランジスタ１ａのゲート電圧を上昇させる割合が小さくなる。これにより、キャパシタ１３ａの作用の大きさと寄生容量の作用の大きさを近づけることができる。
【０１０５】
したがって、電流源回路５００は、矩形波状のスイッチ電圧に応じて、出力電流をより矩形波状に近づくようにオン／オフ制御することができる。
【０１０６】
以上のように、本実施例に係る電流源回路によれば、矩形波の信号入力に応じて出力する出力電流の波形を矩形波に近づけることができる。
【実施例６】
【０１０７】
本実施例６においては、実施例４の電流源回路に対して、ＭＯＳトランジスタの寄生容量の影響をさらに低減する構成の一例について説明する。
【０１０８】
ここで、図６は、本発明の一態様である実施例６に係る電流源回路の構成の一例を示す回路図である。なお、図６において、図４の符号と同じ符号は、実施例４と同様の構成を示す。
【０１０９】
図６に示すように、電流源回路６００は、図４の電流源回路４００と比較して、レベルシフト回路１４ｂをさらに備える。電流源回路６００のその他の構成は、実施例４の電流源回路４００と同様である。
【０１１０】
レベルシフト回路１４ｂは、バッファアンプ９の出力とインバータ１２ｂの高電位側の電源端子との間に接続されている。このレベルシフト回路１４ｂは、バッファアンプ９の出力に応じて（すなわち、該バイアス電圧に応じて）、インバータ１２ｂの振幅を制御するようになっている。
【０１１１】
例えば、レベルシフト回路１４ｂは、該出力電流が大きくなるように該バイアス電圧が設定された場合には、インバータ１２ｂの出力レベルの高電位側のレベルを高くして、インバータ１２ｂの振幅が大きくなるように制御する。一方、レベルシフト回路１４ｂは、該出力電流が小さくなるように該バイアス電圧が設定された場合には、インバータ１２ｂの出力レベルの高電位側のレベルを低くして、インバータ１２ｂの振幅が小さくなるように制御する。
【０１１２】
この電流源回路６００は、実施例４と同様に、出力端子６と接地との間に接続された負荷１０に、出力端子６を介して、電流を供給する。
【０１１３】
以上のような構成を有する電流源回路６００の動作は、基本的には、実施例４の電流源回路４００と同様である。
【０１１４】
すなわち、実施例４と同様に、ＭＯＳトランジスタ１ｂに所定の電流が流れるように第１の入力端子４にバイアス電圧が印加された状態で、第２の入力端子５に印加される該スイッチ電圧に応じて、ＭＯＳトランジスタ２ｂのオン／オフが制御される。
【０１１５】
また、矩形波状のスイッチ電圧が第２の入力端子５に印加されてＭＯＳトランジスタ２ｂがオンとなる瞬間の電流源回路６００の動作は、基本的には、実施例４の電流源回路４００と同様である。
【０１１６】
ここで、ＭＯＳトランジスタ２ｂがオフからオンに切替わった瞬間には、ＭＯＳトランジスタ１ｂのドレイン電圧は接地電圧（ゼロ電圧）から負荷１０の電圧まで上がる。この負荷１０の電圧は該出力電流が多いほど高くなる。
【０１１７】
したがって、該出力電流が大きいほど、ＭＯＳトランジスタ１ｂのドレイン電圧の変化の幅は大きくなる。
【０１１８】
そこで、本実施例６では、既述のように、インバータ１２ｂの出力振幅は、レベルシフタ回路１４ｂにより該出力電流が大きいほど大きく制御される。これにより、キャパシタ１３ｂがＭＯＳトランジスタ１ｂのゲート電圧を上昇させる割合が大きくなる。
【０１１９】
すなわち、ＭＯＳトランジスタ１ｂのドレイン電圧の変化の幅が大きくなると、キャパシタ１３ｂがＭＯＳトランジスタ１ｂのゲート電圧を上昇させる割合が大きくなる。これにより、キャパシタ１３ｂの作用の大きさと寄生容量の作用の大きさを近づけることができる。
【０１２０】
したがって、電流源回路６００は、矩形波状のスイッチ電圧に応じて、出力電流をより矩形波状に近づくようにオン／オフ制御することができる。
【０１２１】
以上のように、本実施例に係る電流源回路によれば、矩形波の信号入力に応じて出力する出力電流の波形を矩形波に近づけることができる。
【実施例７】
【０１２２】
本実施例７においては、実施例２の電流源回路に対して、ＭＯＳトランジスタの寄生容量の影響をさらに低減する構成の一例について説明する。
【０１２３】
ここで、図７は、本発明の一態様である実施例７に係る電流源回路の構成の一例を示す回路図である。なお、図７において、図２、３の符号と同じ符号は、実施例２、３と同様の構成を示す。
【０１２４】
図７に示すように、電流源回路７００は、図２の電流源回路２００と比較して、インバータ１２ａと、キャパシタ１３ａと、をさらに備える。電流源回路７００のその他の構成は、実施例２の電流源回路２００と同様である。
【０１２５】
インバータ１２ａは、第２の入力端子５に入力が接続されている。  
キャパシタ１３ａは、インバータ１２ａの出力と第１のＭＯＳトランジスタ１ａのゲートとの間に接続されている。
【０１２６】
この電流源回路７００は、実施例２と同様に、出力端子６と接地との間に接続された負荷１０に、出力端子６を介して、電流を供給する。
【０１２７】
以上のような構成を有する電流源回路７００の動作は、基本的には、実施例２の電流源回路２００と同様である。
【０１２８】
すなわち、実施例２と同様に、第１、第４のＭＯＳトランジスタ１ａ、１ｂに所定の電流が流れるように第１の入力端子４にバイアス電圧が印加された状態で、第２の入力端子５に印加される該スイッチ電圧に応じて、第２のＭＯＳトランジスタ２ａおよび第３のＭＯＳトランジスタ２ｂのオン／オフが同期して制御される。
【０１２９】
ここで、矩形波状のスイッチ電圧が第２の入力端子５に印加されて第２、第３のＭＯＳトランジスタ２ａ、２ｂがオンとなる瞬間の電流源回路７００の動作は、基本的には、実施例２の電流源回路２００と同様である。
【０１３０】
すなわち、先ず、第２のＭＯＳトランジスタ２ａがオフの状態では、第１のＭＯＳトランジスタ１ａのドレイン電圧は、ほぼ電源電圧である。そして、第２のＭＯＳトランジスタ２ａがオンになった瞬間に、第１のＭＯＳトランジスタ１ａのドレイン電圧は、負荷１０の電圧まで降下する。この時、第１のＭＯＳトランジスタ１ａのゲート・ドレイン間容量（寄生容量）は、第１のＭＯＳトランジスタ１ａのゲート電圧を降下させようとする。
【０１３１】
これにより、第２のＭＯＳトランジスタ２ａがオンになった瞬間は、第１のＭＯＳトランジスタ１ａのドレイン電流が定常時の電流（該固定電圧がゲートに印加されているときの第１のＭＯＳトランジスタ１ａの定常的なドレイン電流）よりも増加する。
【０１３２】
一方、第３のＭＯＳトランジスタ２ｂがオフの状態では、第４のＭＯＳトランジスタ１ｂのソース電圧は、ほぼ接地電圧である。そして、第３のＭＯＳトランジスタ２ｂがオンになった瞬間に電源電圧まで上昇する。この時、第４のＭＯＳトランジスタ１ｂのゲート・ソース間容量（寄生容量）は、第４のＭＯＳトランジスタ１ｂのゲート電圧を上昇させようとする。
【０１３３】
これにより、第３のＭＯＳトランジスタ２ｂがオンになった瞬間は、第４のＭＯＳトランジスタ１ｂのドレイン電流が定常時の電流（該固定電圧がゲートに印加されているときの第４のＭＯＳトランジスタ１ｂの定常的なドレイン電流）よりも減少する。
【０１３４】
すなわち、第２、第３のＭＯＳトランジスタ２ａ、２ｂがオンになった瞬間において、    第１のＭＯＳトランジスタ１ａのドレイン電流の該増加分と、第４のＭＯＳトランジスタ１ｂのドレイン電流の該減少分とが相殺される。
【０１３５】
これにより、第１、第４のＭＯＳトランジスタ１ａ、１ｂのドレイン電流の和（負荷１０に供給される出力電流）に対する該寄生容量の影響が低減される。
【０１３６】
ここで、実施例２と比較して、さらに加えて、第２のＭＯＳトランジスタ２ａがオンになった瞬間において、インバータ１２ａの出力が上昇する。これにより、キャパシタ１３ａは、第１のＭＯＳトランジスタ１ａのゲート電圧を上昇させようとする。
【０１３７】
すなわち、第１のＭＯＳトランジスタ１ａのゲート電圧を定常時よりも下げようとする第１のＭＯＳトランジスタ１ａのゲート・ドレイン間容量（寄生容量）の作用を、定常時よりも上げようとするキャパシタ１３ａの作用が、打ち消すように働く。
【０１３８】
これにより、第２のＭＯＳトランジスタ２ａがオンになった瞬間において、第１のＭＯＳトランジスタ１ａのドレイン電流の該増加分が減少する。
【０１３９】
したがって、電流源回路７００は、矩形波状のスイッチ電圧に応じて、出力電流をより矩形波状に近づくようにオン／オフ制御することができる。
【０１４０】
以上のように、本実施例に係る電流源回路によれば、矩形波の信号入力に応じて出力する出力電流の波形を矩形波に近づけることができる。
【実施例８】
【０１４１】
本実施例８においては、実施例２の電流源回路に対して、ＭＯＳトランジスタの寄生容量の影響をさらに低減する構成の他の例について説明する。
【０１４２】
ここで、図８は、本発明の一態様である実施例８に係る電流源回路の構成の一例を示す回路図である。なお、図８において、図２、４の符号と同じ符号は、実施例２、４と同様の構成を示す。
【０１４３】
図８に示すように、電流源回路８００は、図２の電流源回路２００と比較して、インバータ１１ｂと、インバータ１２ｂと、キャパシタ１３ｂと、をさらに備える。電流源回路８００のその他の構成は、実施例２の電流源回路２００と同様である。
【０１４４】
インバータ１１ｂは、第２の入力端子５に入力が接続されている。また、インバータ１２ｂは、インバータ１１ｂの出力に入力が接続されている。
【０１４５】
キャパシタ１３ｂは、インバータ１２ｂの出力と第４のＭＯＳトランジスタ１ｂのゲートとの間に接続されている。
【０１４６】
この電流源回路８００は、実施例２と同様に、出力端子６と接地との間に接続された負荷１０に、出力端子６を介して、電流を供給する。
【０１４７】
以上のような構成を有する電流源回路８００の動作は、基本的には、実施例２の電流源回路２００と同様である。
【０１４８】
すなわち、実施例２と同様に、第１、第４のＭＯＳトランジスタ１ａ、１ｂに所定の電流が流れるように第１の入力端子４にバイアス電圧が印加された状態で、第２の入力端子５に印加される該スイッチ電圧に応じて、第２のＭＯＳトランジスタ２ａおよび第３のＭＯＳトランジスタ２ｂのオン／オフが同期して制御される。
【０１４９】
ここで、矩形波状のスイッチ電圧が第２の入力端子５に印加されて第２、第３のＭＯＳトランジスタ２ａ、２ｂがオンとなる瞬間の電流源回路８００の動作は、基本的には、実施例２の電流源回路２００と同様である。
【０１５０】
先ず、第２のＭＯＳトランジスタ２ａがオフの状態では、第１のＭＯＳトランジスタ１ａのドレイン電圧は、ほぼ電源電圧である。そして、第２のＭＯＳトランジスタ２ａがオンになった瞬間に、第１のＭＯＳトランジスタ１ａのドレイン電圧は、負荷１０の電圧まで降下する。この時、第１のＭＯＳトランジスタ１ａのゲート・ドレイン間容量（寄生容量）は、第１のＭＯＳトランジスタ１ａのゲート電圧を降下させようとする。
【０１５１】
これにより、第２のＭＯＳトランジスタ２ａがオンになった瞬間は、第１のＭＯＳトランジスタ１ａのドレイン電流が定常時の電流（該固定電圧がゲートに印加されているときの第１のＭＯＳトランジスタ１ａの定常的なドレイン電流）よりも増加する。
【０１５２】
一方、第３のＭＯＳトランジスタ２ｂがオフの状態では、第４のＭＯＳトランジスタ１ｂのソース電圧は、ほぼ接地電圧である。そして、第３のＭＯＳトランジスタ２ｂがオンになった瞬間に電源電圧まで上昇する。この時、第４のＭＯＳトランジスタ１ｂのゲート・ソース間容量（寄生容量）は、第４のＭＯＳトランジスタ１ｂのゲート電圧を上昇させようとする。
【０１５３】
これにより、第３のＭＯＳトランジスタ２ｂがオンになった瞬間は、第４のＭＯＳトランジスタ１ｂのドレイン電流が定常時の電流（該固定電圧がゲートに印加されているときの第４のＭＯＳトランジスタ１ｂの定常的なドレイン電流）よりも減少する。
【０１５４】
すなわち、第２、第３のＭＯＳトランジスタ２ａ、２ｂがオンになった瞬間において、    第１のＭＯＳトランジスタ１ａのドレイン電流の該増加分と、第４のＭＯＳトランジスタ１ｂのドレイン電流の該減少分とが相殺される。
【０１５５】
これにより、第１、第４のＭＯＳトランジスタ１ａ、１ｂのドレイン電流の和（負荷１０に供給される出力電流）に対する該寄生容量の影響が低減される。
【０１５６】
ここで、実施例２と比較して、さらに加えて、第３のＭＯＳトランジスタ２ｂがオンになった瞬間において、インバータ１２ｂの出力が降下する。これにより、キャパシタ１３ｂは、第４のＭＯＳトランジスタ１ｂのゲート電圧を降下させようとする。
【０１５７】
すなわち、第４のＭＯＳトランジスタ１ｂのゲート電圧を定常時よりも上げようとする第４のＭＯＳトランジスタ１ｂのゲート・ソース間容量（寄生容量）の作用を、定常時よりも下げようとするキャパシタ１３ｂの作用が、打ち消すように働く。
【０１５８】
これにより、第３のＭＯＳトランジスタ２ｂがオンになった瞬間において、第４のＭＯＳトランジスタ１ｂのドレイン電流の該減少分が減少する。
【０１５９】
したがって、電流源回路８００は、矩形波状のスイッチ電圧に応じて、出力電流をより矩形波状に近づくようにオン／オフ制御することができる。
【０１６０】
以上のように、本実施例に係る電流源回路によれば、矩形波の信号入力に応じて出力する出力電流の波形を矩形波に近づけることができる。
【実施例９】
【０１６１】
本実施例９においては、実施例７と実施例８の構成を組み合わせた構成の一例について説明する。
【０１６２】
ここで、図９は、本発明の一態様である実施例９に係る電流源回路の構成の一例を示す回路図である。なお、図９において、図７、８の符号と同じ符号は、実施例７、８と同様の構成を示す。
【０１６３】
図９に示すように、電流源回路９００は、図８の電流源回路８００と比較して、キャパシタ１３ａをさらに備える。電流源回路９００のその他の構成は、実施例８の電流源回路８００と同様である。
【０１６４】
図９に示すように、キャパシタ１３ａは、インバータ１１ｂの出力と第１のＭＯＳトランジスタ１ａのゲートとの間に接続されている。
【０１６５】
この電流源回路９００は、実施例８と同様に、出力端子６と接地との間に接続された負荷１０に、出力端子６を介して、電流を供給する。
【０１６６】
以上のような構成を有する電流源回路９００の動作は、基本的には、実施例２の電流源回路８００と同様である。
【０１６７】
すなわち、実施例２と同様に、第１、第４のＭＯＳトランジスタ１ａ、１ｂに所定の電流が流れるように第１の入力端子４にバイアス電圧が印加された状態で、第２の入力端子５に印加される該スイッチ電圧に応じて、第２のＭＯＳトランジスタ２ａおよび第３のＭＯＳトランジスタ２ｂのオン／オフが同期して制御される。
【０１６８】
ここで、矩形波状のスイッチ電圧が第２の入力端子５に印加されて第２、第３のＭＯＳトランジスタ２ａ、２ｂがオンとなる瞬間の電流源回路９００の動作は、基本的には、実施例２の電流源回路８００と同様である。
【０１６９】
すなわち、先ず、第２のＭＯＳトランジスタ２ａがオフの状態では、第１のＭＯＳトランジスタ１ａのドレイン電圧は、ほぼ電源電圧である。そして、第２のＭＯＳトランジスタ２ａがオンになった瞬間に、第１のＭＯＳトランジスタ１ａのドレイン電圧は、負荷１０の電圧まで降下する。この時、第１のＭＯＳトランジスタ１ａのゲート・ドレイン間容量（寄生容量）は、第１のＭＯＳトランジスタ１ａのゲート電圧を降下させようとする。
【０１７０】
これにより、第２のＭＯＳトランジスタ２ａがオンになった瞬間は、第１のＭＯＳトランジスタ１ａのドレイン電流が定常時の電流（該固定電圧がゲートに印加されているときの第１のＭＯＳトランジスタ１ａの定常的なドレイン電流）よりも増加する。
【０１７１】
一方、第３のＭＯＳトランジスタ２ｂがオフの状態では、第４のＭＯＳトランジスタ１ｂのソース電圧は、ほぼ接地電圧である。そして、第３のＭＯＳトランジスタ２ｂがオンになった瞬間に電源電圧まで上昇する。この時、第４のＭＯＳトランジスタ１ｂのゲート・ソース間容量（寄生容量）は、第４のＭＯＳトランジスタ１ｂのゲート電圧を上昇させようとする。
【０１７２】
これにより、第３のＭＯＳトランジスタ２ｂがオンになった瞬間は、第４のＭＯＳトランジスタ１ｂのドレイン電流が定常時の電流（該固定電圧がゲートに印加されているときの第４のＭＯＳトランジスタ１ｂの定常的なドレイン電流）よりも減少する。
【０１７３】
すなわち、第２、第３のＭＯＳトランジスタ２ａ、２ｂがオンになった瞬間において、    第１のＭＯＳトランジスタ１ａのドレイン電流の該増加分と、第４のＭＯＳトランジスタ１ｂのドレイン電流の該減少分とが相殺される。
【０１７４】
これにより、第１、第４のＭＯＳトランジスタ１ａ、１ｂのドレイン電流の和（負荷１０に供給される出力電流）に対する該寄生容量の影響が低減される。
【０１７５】
ここで、さらに加えて、第２のＭＯＳトランジスタ２ａがオンになった瞬間において、インバータ１１ｂの出力が上昇する。これにより、キャパシタ１３ａは、第１のＭＯＳトランジスタ１ａのゲート電圧を上昇させようとする。
【０１７６】
すなわち、第１のＭＯＳトランジスタ１ａのゲート電圧を定常時よりも下げようとする第１のＭＯＳトランジスタ１ａのゲート・ドレイン間容量（寄生容量）の作用を、定常時よりも上げようとするキャパシタ１３ａの作用が、打ち消すように働く。
【０１７７】
これにより、第２のＭＯＳトランジスタ２ａがオンになった瞬間において、第１のＭＯＳトランジスタ１ａのドレイン電流の該増加分が減少する。
【０１７８】
一方、第３のＭＯＳトランジスタ２ｂがオンになった瞬間において、インバータ１２ｂの出力が降下する。これにより、キャパシタ１３ｂは、第４のＭＯＳトランジスタ１ｂのゲート電圧を降下させようとする。
【０１７９】
すなわち、第４のＭＯＳトランジスタ１ｂのゲート電圧を定常時よりも上げようとする第４のＭＯＳトランジスタ１ｂのゲート・ソース間容量（寄生容量）の作用を、定常時よりも下げようとするキャパシタ１３ｂの作用が、打ち消すように働く。
【０１８０】
これにより、第３のＭＯＳトランジスタ２ｂがオンになった瞬間において、第４のＭＯＳトランジスタ１ｂのドレイン電流の該減少分が減少する。
【０１８１】
したがって、電流源回路９００は、矩形波状のスイッチ電圧に応じて、出力電流をより矩形波状に近づくようにオン／オフ制御することができる。
【０１８２】
以上のように、本実施例に係る電流源回路によれば、矩形波の信号入力に応じて出力する出力電流の波形を矩形波に近づけることができる。
【実施例１０】
【０１８３】
本実施例１０においては、実施例７の電流源回路に対して、ＭＯＳトランジスタの寄生容量の影響をさらに低減する構成の一例について説明する。
【０１８４】
ここで、図１０は、本発明の一態様である実施例１０に係る電流源回路の構成の一例を示す回路図である。なお、図１０において、図７の符号と同じ符号は、実施例７と同様の構成を示す。
【０１８５】
図１０に示すように、電流源回路１０００は、図７の電流源回路７００と比較して、レベルシフト回路１４ａをさらに備える。電流源回路１０００のその他の構成は、実施例７の電流源回路７００と同様である。
【０１８６】
レベルシフト回路１４ａは、バッファアンプ９の出力とインバータ１２ａの低電位側の電源端子との間に接続されている。このレベルシフト回路１４ａは、バッファアンプ９の出力に応じて（すなわち、該バイアス電圧に応じて）、インバータ１２ａの振幅を制御するようになっている。
【０１８７】
例えば、レベルシフト回路１４ａは、該出力電流が大きくなるように該バイアス電圧が設定された場合には、インバータ１２ａの出力レベルの低電位側のレベルを高くして、インバータ１２ａの振幅が小さくなるように制御する。一方、レベルシフト回路１４ａは、該出力電流が小さくなるように該バイアス電圧が設定された場合には、インバータ１２ａの出力レベルの低電位側のレベルを低くして、インバータ１２ａの振幅が大きくなるように制御する。
【０１８８】
この電流源回路１０００は、実施例７と同様に、出力端子６と接地との間に接続された負荷１０に、出力端子６を介して、電流を供給する。
【０１８９】
以上のような構成を有する電流源回路１０００の動作は、基本的には、実施例７の電流源回路７００と同様である。
【０１９０】
すなわち、実施例７と同様に、第１、第４のＭＯＳトランジスタ１ａ、１ｂに所定の電流が流れるように第１の入力端子４にバイアス電圧が印加された状態で、第２の入力端子５に印加される該スイッチ電圧に応じて、第２のＭＯＳトランジスタ２ａおよび第３のＭＯＳトランジスタ２ｂのオン／オフが同期して制御される。
【０１９１】
また、矩形波状のスイッチ電圧が第２の入力端子５に印加されて第２、第３のＭＯＳトランジスタ２ａ、２ｂがオンとなる瞬間の電流源回路１０００の動作は、基本的には、実施例７の電流源回路７００と同様である。
【０１９２】
ここで、第２のＭＯＳトランジスタ２ａがオフからオンに切替わった瞬間には、第１のＭＯＳトランジスタ１ａのドレイン電圧は電源電圧から負荷１０の電圧まで下がる。この負荷１０の電圧は該出力電流が多いほど高くなる。
【０１９３】
したがって、該出力電流が大きいほど、第１のＭＯＳトランジスタ１ａのドレイン電圧の変化の幅は小さくなる。
【０１９４】
そこで、本実施例１０では、既述のように、インバータ１２ａの出力振幅は、レベルシフタ回路１４ａにより該出力電流が大きいほど小さく制御される。これにより、キャパシタ１３ａが第１のＭＯＳトランジスタ１ａのゲート電圧を上昇させる割合が小さくなる。
【０１９５】
すなわち、第１のＭＯＳトランジスタ１ａのドレイン電圧の変化の幅が小さくなると、キャパシタ１３ａが第１のＭＯＳトランジスタ１ａのゲート電圧を上昇させる割合が小さくなる。これにより、キャパシタ１３ａの作用の大きさと寄生容量の作用の大きさを近づけることができる。
【０１９６】
したがって、電流源回路１０００は、矩形波状のスイッチ電圧に応じて、出力電流をより矩形波状に近づくようにオン／オフ制御することができる。
【０１９７】
以上のように、本実施例に係る電流源回路によれば、矩形波の信号入力に応じて出力する出力電流の波形を矩形波に近づけることができる。
【実施例１１】
【０１９８】
本実施例１１においては、実施例８の電流源回路に対して、ＭＯＳトランジスタの寄生容量の影響をさらに低減する構成の一例について説明する。
【０１９９】
ここで、図１１は、本発明の一態様である実施例１１に係る電流源回路の構成の一例を示す回路図である。なお、図１１において、図８の符号と同じ符号は、実施例８と同様の構成を示す。
【０２００】
図１１に示すように、電流源回路１１００は、図８の電流源回路８００と比較して、レベルシフト回路１４ｂをさらに備える。電流源回路１１００のその他の構成は、実施例８の電流源回路８００と同様である。
【０２０１】
レベルシフト回路１４ｂは、バッファアンプ９の出力とインバータ１２ｂの高電位側の電源端子との間に接続されている。このレベルシフト回路１４ｂは、バッファアンプ９の出力に応じて（すなわち、該バイアス電圧に応じて）、インバータ１２ｂの振幅を制御するようになっている。
【０２０２】
例えば、レベルシフト回路１４ｂは、該出力電流が大きくなるように該バイアス電圧が設定された場合には、インバータ１２ｂの出力レベルの高電位側のレベルを高くして、インバータ１２ｂの振幅が大きくなるように制御する。一方、レベルシフト回路１４ｂは、該出力電流が小さくなるように該バイアス電圧が設定された場合には、インバータ１２ｂの出力レベルの高電位側のレベルを低くして、インバータ１２ｂの振幅が小さくなるように制御する。
【０２０３】
この電流源回路１１００は、実施例８と同様に、出力端子６と接地との間に接続された負荷１０に、出力端子６を介して、電流を供給する。
【０２０４】
以上のような構成を有する電流源回路１１００の動作は、基本的には、実施例８の電流源回路８００と同様である。
【０２０５】
すなわち、実施例８と同様に、第１、第４のＭＯＳトランジスタ１ａ、１ｂに所定の電流が流れるように第１の入力端子４にバイアス電圧が印加された状態で、第２の入力端子５に印加される該スイッチ電圧に応じて、第２のＭＯＳトランジスタ２ａおよび第３のＭＯＳトランジスタ２ｂのオン／オフが同期して制御される。
【０２０６】
また、矩形波状のスイッチ電圧が第２の入力端子５に印加されて第２、第３のＭＯＳトランジスタ２ａ、２ｂがオンとなる瞬間の電流源回路１１００の動作は、基本的には、実施例８の電流源回路８００と同様である。
【０２０７】
ここで、第３のＭＯＳトランジスタ２ｂがオフからオンに切替わった瞬間には、第４のＭＯＳトランジスタ１ｂのドレイン電圧は接地電圧（ゼロ電圧）から負荷１０の電圧まで上がる。この負荷１０の電圧は該出力電流が多いほど高くなる。
【０２０８】
したがって、該出力電流が大きいほど、第４のＭＯＳトランジスタ１ｂのドレイン電圧の変化の幅は大きくなる。
【０２０９】
そこで、本実施例１１では、既述のように、インバータ１２ｂの出力振幅は、レベルシフタ回路１４ｂにより該出力電流が大きいほど大きく制御される。これにより、キャパシタ１３ｂが第４のＭＯＳトランジスタ１ｂのゲート電圧を上昇させる割合が大きくなる。
【０２１０】
すなわち、第４のＭＯＳトランジスタ１ｂのドレイン電圧の変化の幅が大きくなると、キャパシタ１３ｂが第４のＭＯＳトランジスタ１ｂのゲート電圧を下降させる割合が大きくなる。これにより、キャパシタ１３ｂの作用の大きさと寄生容量の作用の大きさを近づけることができる。
【０２１１】
したがって、電流源回路１１００は、矩形波状のスイッチ電圧に応じて、出力電流をより矩形波状に近づくようにオン／オフ制御することができる。
【０２１２】
以上のように、本実施例に係る電流源回路によれば、矩形波の信号入力に応じて出力する出力電流の波形を矩形波に近づけることができる。
【実施例１２】
【０２１３】
本実施例１２においては、実施例１０の構成と実施例１１の構成とを組み合わせた構成の一例について説明する。
【０２１４】
ここで、図１２は、本発明の一態様である実施例１２に係る電流源回路の構成の一例を示す回路図である。なお、図１２において、図１０、１１の符号と同じ符号は、実施例１０、１１と同様の構成を示す。
【０２１５】
図１２に示すように、電流源回路１２００は、インバータ１１ｂ、１２ａ、１２ｂと、レベルシフト回路１４ａ、１４ｂと、を備える。すなわち、電流源回路１２００は、実施例１０、１１の電流源回路１０００、１１００を組み合わせた構成を有する。なお、レベルシフタ回路１４ａとレベルシフト回路１４ｂは、共通化してもよい。
【０２１６】
この電流源回路１２００は、実施例８と同様に、出力端子６と接地との間に接続された負荷１０に、出力端子６を介して、電流を供給する。
【０２１７】
以上のような構成を有する電流源回路１２００の動作は、基本的には、実施例１０、１１の電流源回路１０００、１１００と同様である。
【０２１８】
すなわち、実施例８と同様に、第１、第４のＭＯＳトランジスタ１ａ、１ｂに所定の電流が流れるように第１の入力端子４にバイアス電圧が印加された状態で、第２の入力端子５に印加される該スイッチ電圧に応じて、第２のＭＯＳトランジスタ２ａおよび第３のＭＯＳトランジスタ２ｂのオン／オフが同期して制御される。
【０２１９】
また、矩形波状のスイッチ電圧が第２の入力端子５に印加されて第２、第３のＭＯＳトランジスタ２ａ、２ｂがオンとなる瞬間の電流源回路１２００の動作は、基本的には、実施例８の電流源回路１０００、１１００と同様である。
【０２２０】
ここで、第２のＭＯＳトランジスタ２ａがオフからオンに切替わった瞬間には、第１のＭＯＳトランジスタ１ａのドレイン電圧は電源電圧から負荷１０の電圧まで下がる。この負荷１０の電圧は該出力電流が多いほど高くなる。
【０２２１】
したがって、該出力電流が大きいほど、第１のＭＯＳトランジスタ１ａのドレイン電圧の変化の幅は小さくなる。
【０２２２】
そこで、本実施例１２では、実施例１０と同様に、インバータ１２ａの出力振幅は、レベルシフタ回路１４ａにより該出力電流が大きいほど小さく制御される。これにより、キャパシタ１３ａが第１のＭＯＳトランジスタ１ａのゲート電圧を上昇させる割合が小さくなる。
【０２２３】
すなわち、第１のＭＯＳトランジスタ１ａのドレイン電圧の変化の幅が小さくなると、キャパシタ１３ａが第１のＭＯＳトランジスタ１ａのゲート電圧を上昇させる割合が小さくなる。これにより、キャパシタ１３ａの作用の大きさと寄生容量の作用の大きさを近づけることができる。
【０２２４】
また、第３のＭＯＳトランジスタ２ｂがオフからオンに切替わった瞬間には、第４のＭＯＳトランジスタ１ｂのドレイン電圧は接地電圧（ゼロ電圧）から負荷１０の電圧まで上がる。この負荷１０の電圧は該出力電流が多いほど高くなる。
【０２２５】
したがって、該出力電流が大きいほど、第４のＭＯＳトランジスタ１ｂのドレイン電圧の変化の幅は大きくなる。
【０２２６】
そこで、本実施例１２では、実施例１１と同様に、インバータ１２ｂの出力振幅は、レベルシフタ回路１４ｂにより該出力電流が大きいほど大きく制御される。これにより、キャパシタ１３ｂが第４のＭＯＳトランジスタ１ｂのゲート電圧を上昇させる割合が大きくなる。
【０２２７】
すなわち、第４のＭＯＳトランジスタ１ｂのドレイン電圧の変化の幅が大きくなると、キャパシタ１３ｂが第４のＭＯＳトランジスタ１ｂのゲート電圧を下降させる割合が大きくなる。これにより、キャパシタ１３ｂの作用の大きさと寄生容量の作用の大きさを近づけることができる。
【０２２８】
したがって、電流源回路１２００は、矩形波状のスイッチ電圧に応じて、出力電流をより矩形波状に近づくようにオン／オフ制御することができる。
【０２２９】
以上のように、本実施例に係る電流源回路によれば、矩形波の信号入力に応じて出力する出力電流の波形を矩形波に近づけることができる。
【実施例１３】
【０２３０】
本実施例１３では、既述の実施例５、１０、１２のレベルシフト回路１４ａ、インバータ１２ａの具体的な回路構成の一例について説明する。
【０２３１】
図１３は、レベルシフト回路１４ａとインバータ１２ａの具体的な回路構成の一例を示す回路図である。
【０２３２】
図１３に示すように、レベルシフト回路１４ａは、電圧端子３にソースが接続され、ゲートが入力部１４４ａに接続され、出力部１４５ａにドレインが接続されたＭＯＳトランジスタ１４１ａと、このＭＯＳトランジスタ１４１ａのドレインと接地との間に接続された抵抗１４２ａと、ＭＯＳトランジスタ１４１ａのドレインと接地との間に接続されたキャパシタ１４３ａと、を有する。
【０２３３】
また、インバータ１２ａは、電圧端子３にソースが接続され、入力部１２３ａにゲートが接続され、出力部１２４ａにドレインが接続されたＭＯＳトランジスタ１２１ａと、出力部１２４ａにソースが接続され、入力部１２３ａにゲートが接続され、低電位側の端子１２５ａにドレインが接続されたＭＯＳトランジスタ１２２ａと、を有する。
【０２３４】
例えば、レベルシフト回路１４ａは、該出力電流が大きくなるように該バイアス電圧が設定された場合には、入力部１４４ａに入力される電圧（バッファアンプ９の出力）に応じて、出力部１４５ａの電圧を上昇させる。これにより、低電位側の端子１２５ａの電圧が上昇して、インバータ１２ａの出力レベルの低電位側のレベルを高くなり、インバータ１２ａの振幅が小さくなる。
【０２３５】
一方、レベルシフト回路１４ａは、該出力電流が小さくなるように該バイアス電圧が設定された場合には、入力部１４４ａに入力される電圧（バッファアンプ９の出力）に応じて、出力部１４５ａの電圧を下降させる。これにより、低電位側の端子１２５ａの電圧が下降して、インバータ１２ａの出力レベルの低電位側のレベルを低くなり、インバータ１２ａの振幅が大きくなる。
【０２３６】
以上のように、本実施例に係るレベルシフト回路１４ａは、バッファアンプ９の出力に応じて（すなわち、該バイアス電圧に応じて）、インバータ１２ａの振幅を制御することができる。
【実施例１４】
【０２３７】
本実施例１４では、既述の実施例６、１１、１２のレベルシフト回路１４ｂ、インバータ１２ｂの具体的な回路構成の一例について説明する。
【０２３８】
図１４は、レベルシフト回路１４ｂとインバータ１２ｂの具体的な回路構成の一例を示す回路図である。
【０２３９】
図１４に示すように、レベルシフト回路１４ｂは、電圧端子３にソースが接続され、ゲートが入力部１４４ｂに接続され、出力部１４５ｂにドレインが接続されたＭＯＳトランジスタ１４１ｂと、このＭＯＳトランジスタ１４１ｂのドレインと接地との間に接続された抵抗１４２ｂと、ＭＯＳトランジスタ１４１ｂのドレインと接地との間に接続されたキャパシタ１４３ｂと、を有する。
【０２４０】
また、インバータ１２ｂは、高電位側の端子１２５ｂにソースが接続され、入力部１２３ｂにゲートが接続され、出力部１２４ｂにドレインが接続されたＭＯＳトランジスタ１２１ｂと、出力部１２４ｂにソースが接続され、入力部１２３ｂにゲートが接続され、電圧端子３にドレインが接続されたＭＯＳトランジスタ１２２ｂと、を有する。
【０２４１】
例えば、レベルシフト回路１４ｂは、該出力電流が大きくなるように該バイアス電圧が設定された場合には、入力部１４４ｂに入力されるバッファアンプ１４４ｂの出力に応じて、出力部１４５ｂの電圧を上昇させる。これにより、高電位側の端子１２５ｂの電圧が上昇して、インバータ１２ｂの出力レベルの高電位側のレベルを高くなり、インバータ１２ｂの振幅が大きくなる。
【０２４２】
一方、レベルシフト回路１４ｂは、該出力電流が小さくなるように該バイアス電圧が設定された場合には、入力部１４４ｂに入力されるバッファアンプ１４４ｂの出力に応じて、出力部１４５ｂの電圧を下降させる。これにより、高電位側の端子１２５ｂの電圧が下降して、インバータ１２ｂの出力レベルの高電位側のレベルを低くなり、インバータ１２ｂの振幅が小さくなる。
【０２４３】
以上のように、本実施例に係るレベルシフト回路１４ｂは、バッファアンプ９の出力に応じて（すなわち、該バイアス電圧に応じて）、インバータ１２ｂの振幅を制御することができる。
【０２４４】
なお、既述の各実施例では、規定電圧が電源電圧であり、ＭＯＳトランジスタがｐＭＯＳトランジスタである場合について説明した。しかし、規定電圧を接地電圧とし、各ＭＯＳトランジスタをｎＭＯＳトランジスタとして、電流源回路の構成の極性を逆にしても同様の作用効果を奏することができる。
【符号の説明】
【０２４５】
１ａ  第１のＭＯＳトランジスタ
１ｂ  第４のＭＯＳトランジスタ
２ａ  第２のＭＯＳトランジスタ
２ｂ  第３のＭＯＳトランジスタ
３  電圧端子
４  第１の入力端子
５  第２の入力端子
６  出力端子
７ａ  第１のキャパシタ
７ｂ  第２のキャパシタ
８ａ  第１の抵抗、
８ｂ  第２の抵抗
９  バッファアンプ
１００、２００、３００、４００、５００、６００、７００、８００、９００、１０００、１１００、１２００  電流源回路
【図１】
2011217277.tif 000003
【図２】
2011217277.tif 000004
【図３】
2011217277.tif 000005
【図４】
2011217277.tif 000006
【図５】
2011217277.tif 000007
【図６】
2011217277.tif 000008
【図７】
2011217277.tif 000009
【図８】
2011217277.tif 000010
【図９】
2011217277.tif 000011
【図１０】
2011217277.tif 000012
【図１１】
2011217277.tif 000013
【図１２】
2011217277.tif 000014
【図１３】
2011217277.tif 000015
【図１４】
2011217277.tif 000016