【事件の表示】
　特願２０００−３４２６４１「輪郭付けられたフローテイングゲート・セルの製造方法」拒絶査定不服審判事件〔平成１４年　４月１９日出願公開、特開２００２−１１８１８６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１２年１０月４日を出願日とする出願であって、平成２３年６月２日付けの拒絶理由通知に対して、同年７月２９日に意見書及び手続補正書が提出され、同年９月１３日付けの拒絶査定に対して、平成２４年１月２３日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、同年６月２５日付けの審尋に対して、同年９月２７日に回答書が提出され、その後、平成２５年１月１０日付けの拒絶理由通知に対して同年４月１７日に意見書及び手続補正書が提出され、同年５月７日付けの拒絶理由通知（最後）に対して同年８月７日に意見書及び手続補正書が提出された。
　
第２　本願発明に対する判断
１　本願発明
　本願の請求項１〜４４に係る発明は、平成２５年８月７日に提出された手続補正書による補正（以下「本件補正」という）により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜４４に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、本件補正後の請求項１に記載されている事項により特定される以下のとおりのものである。
　
「【請求項１】　フローテイングゲート・メモリセルに使用される輪郭付けられたフローテイングゲートを形成する方法であって、
　基板上に第１のポリシリコン層を用意し、
　前記基板を露出するために前記第１のポリシリコン層をパターニングし、
　露出された基板上に離間された第１及び第２酸化物構造を提供し、フローテイングゲート領域が前記第１及び第２酸化物構造間に形成され、パターニングされた第１のポリシリコンは、
　前記フローテイングゲート領域の上にあり、
　前記離間された第１及び第２酸化物構造と前記第１のポリシリコン層の上に第２のポリシリコン層を形成し、
　前記第２のポリシリコン層の一部を除去し、前記パターニングされた第１のポリシリコン層及び残された第２のポリシリコン層からなる前記輪郭付けられたフローテイングゲートを形成し、残された前記第２のポリシリコン層は、連続的かつ十分に、前記パターニングされた第１のポリシリコン層の上面全体を覆っており、
　フローテイングゲート領域内に形成された前記残された第２のポリシリコン層が第１酸化物構造に近い第１端領域と第２酸化物構造に近い第２端領域と第１及び第２端領域間の横方向に位置する中心領域とを有し、第１及び第２端領域がそれぞれ中心領域の垂直厚さよりも大きい垂直厚さを有する方法。」
　
２　引用例の表示
　引用例１：特開平１１−８７５４３号公報
　
３　引用例１の記載と引用発明
（１）引用例１の記載
　本願の出願前に日本国内において頒布され、平成２５年１月１０日付けの拒絶理由通知書において引用例１として引用された刊行物である、特開平１１−８７５４３号公報（以下「引用例１」という。）には、「不揮発性半導体記憶装置」（発明の名称）に関して、図３、図４及び図７とともに次の記載がある。（ここにおいて、下線は当合議体が付加したものである。以下同様。）
　
＜発明の属する技術分野＞
ア．「【０００１】
【発明の属する技術分野】本発明は、素子分離構造にトレンチ素子分離法を用いる不揮発性半導体記憶装置に係り、特に素子分離構造がメモリセルの浮遊ゲートと自己整合的に形成された不揮発性半導体記憶装置に関する。」
　
＜第１の実施形態＞
イ．「【００２０】従って、本発明にかかる素子分離工程では、この関係が実現されるように製造工程を組む必要がある。次に、図３乃至図５に示す製造工程を参照して、本実施形態の不揮発性半導体記憶装置の製造工程について説明する。
【００２１】まず、図３（ａ）に示すように、
熱酸化処理により、例えば、膜厚８nmのシリコン酸化膜（トンネル酸化膜）１４をシリコン基板１１上に形成する。次にＣＶＤ法等を用いて、その上層に膜厚１００nm程度の多結晶シリコン膜（ Poly-Si ）１８、さらに、膜厚２００nm程度のシリコン窒化膜（ SiN ）１９を堆積させる。
【００２２】次に図３（ｂ）に示すようにフォトリソグラフィ技術を用いて、レジストパターン２０を形成し、
このレジストパターン２０をマスクとして、反応性イオンエッチング（ＲＩＥ）により、選択的にシリコン窒化膜１９、多結晶シリコン膜１８及びシリコン酸化膜１４を除去する。
【００２３】続いて、図３（ｃ）に示すように、アッシング等により、レジストパターン２０を除去し、
次に部分的に残っているシリコン窒化膜１９と多結晶シリコン膜１８の積層体をマスクとして、ＲＩＥ法により、シリコン基板１１自体を部分的に除去し、後に素子分離領域を形成する溝を形成する。
【００２４】この後、シリコン基板１１上に熱酸化処理により膜厚３０nm程度のシリコン酸化膜（図示せず）を形成した後、
ＴＥＯＳ等を原料ガスとするＣＶＤ法により、シリコン酸化膜２１を堆積させて、先に形成した素子分離領域を形成する溝を埋め込む。
【００２５】次に図３（ｄ）に示すように、まず、
ＣＭＰ法等により、シリコン酸化膜２１の表面からシリコン窒化膜１９が露出するまで平坦化する。その後、露出したシリコン窒化膜１９をＨ
3 
ＰＯ
4
 を用いて取り去る
【００２６】
以上説明した製造工程により、素子分離領域２２とその間の素子形成領域とが形成されている
シリコン窒化膜１９の膜厚等を調整して、図３（ｄ）に示すように、素子分離領域２２の表面から多結晶シリコン膜１８までの高さｈを十分に大きくとる
【００２７】次に、本実施形態では、図４（ａ）に示すように、
ＣＶＤ法等を用いて、基板表面上に、例えば、膜厚５０nm程度の多結晶シリコン膜２３を堆積させる。
多結晶シリコン膜２３の膜厚ｊ
【００２８】そして堆積させた多結晶シリコン膜２３には、例えば、リン（Ｐ）をイオン注入して既に形成している多結晶シリコン膜１８と同じ導電性を持たせる。また、多結晶シリコン膜２３の堆積時に、同時にリンを導入してもよい。但し、素子形成領域が十分に微細である場合には、別工程で多結晶シリコン膜２３に不純物を導入しなくても、以後の製造工程における熱処理により、リンが多結晶シリコン１８から多結晶シリコン膜２３に拡散して、同様な導電性を持つようになる。」
　
ウ．「【００２９】次に、図４（ｂ）に示すように、シリコン基板１１の全面に対して、多結晶シリコン２３を異方的に除去するＲＩＥ法を用いて、一定厚で除去し、素子分離領域２２の上面が露出し、且つ素子分離領域２２の側壁に接した多結晶シリコン膜２４のみを残すように除去する。この時のＲＩＥ法により、５０nmの多結晶シリコン膜２３をオーバーエッチングなしに除去することが望ましいが、素子分離領域２２の上面に多結晶シリコン膜が残った場合には、セル間のショートを招く可能性があるため、ある程度のオーバーエッチングを施し、素子分離領域２２の上面を完全に露出させて、電気的な導通を防止しなければならない。」
　
エ．「【００３０】また、
別の製造工程として、レジストエッチバック法を用いてもよい。この方法では、多結晶シリコン膜２３を堆積させた後、上層にレジスト膜を表面が平坦になるように塗布する。そして、レジスト膜と多結晶シリコン膜の間に選択比がない、即ち、ほぼ同じエッチングレートでエッチングされるような条件によるＲＩＥ法を用いてエッチバックを行う。この時、粘性の低いレジストを塗布すれば、レジストの表面が容易に平坦化できるので、この後のエッチバック量を調節する事により、素子分離領域２２上の多結晶シリコン膜２３だけをエッチングすることができる。
【００３１】その処理の後、
アッシャー等により残ったレジスト膜を取り去る。さらに、この製造工程では、化学的機械研磨（ＣＭＰ）法を利用することもできる。即ち、このＣＭＰ法を用いて、素子分離領域２２上の多結晶シリコン膜２３をエッチバックする
【００３２】尚、
前述したレジストエッチバック法とＣＭＰ法では
下地の多結晶シリコン膜１８をエッチングしないという利点がある
　
オ．「【００３３】次に、図４（ｃ）に示すように、全面上にシリコン酸化膜、シリコン窒化膜、シリコン酸化膜が積層されたＯＮＯ膜２５を形成する。このＯＮＯ膜２５の膜厚は、例えば、シリコン酸化膜換算では、約１４nm程度でよい。さらに、ＣＶＤ法を用いて、ＯＮＯ膜２５上に、膜厚が３５０nm程度の多結晶シリコン膜２６を堆積する。
【００３４】この多結晶シリコン膜２６は、後述する制御ゲートとして用いられる。この多結晶シリコン膜２６は、単層膜でなくとも、多結晶シリコン膜とタングステンシリサイド膜などの高融点金属シリサイド膜による積層膜でもよく、制御ゲートの低抵抗化を図りたい場合には、この構造が好ましい。
【００３５】次に、図４（ｄ）、（ｅ）に示すように、
フォトリソグラフィ技術を用いて、レジストマスク２７を形成し、浮遊ゲートと制御ゲートの積層ゲートを形成する
　
カ．「【００４１】
以上の製造工程により、本実施形態の不揮発性半導体記憶装置のセル部が形成される。
　
＜第２の実施形態＞
キ．「【００５１】次に図７（ｂ）に示すように、ＣＭＰ法を用いて、素子分離領域３４の表面が露出するまで、多結晶シリコン膜３６を研磨除去する。このＣＭＰ法を用いた場合は、膜厚５０nmの多結晶シリコン膜３６を均一的に、且つ平坦に除去することが望ましいが、素子分離領域３４上に多結晶シリコン膜が残ると他のセル間とのショートが発生する可能性があるため、素子形成領域１３上に形成された多結晶シリコン膜３６が過度に除去されない程度に、オーバーエッチングを施す必要がある。
【００５２】また、
この製造工程は、第１の実施形態と同様に、レジストエッチバック法を用いて行ってもよい。この場合は、多結晶シリコン膜３６を堆積させた後、さらにレジストを塗布する。そして、レジストと多結晶シリコン膜３６との間に、エッチングレートに差がでないようなプロセスガスを用いたＲＩＥ法により、エッチバックを行なう。また粘性の低いレジストを用いれば、レジスト塗布後のレジストの表面が平坦になるため、この後のエッチバック量を調節することにより、素子分離領域３４上の多結晶シリコン膜３６だけをエッチングすることができる。その後、アッシャー等により残ったレジストを取り去る。
【００５３】こうした製造工程により、素子形成領域１３上に残った多結晶シリコン膜３６が後に加工されて、浮遊ゲートとなる。
この浮遊ゲートは、図示されている通りその断面が上方に向かって、凹型形状をしており
　
ク．摘記した上記イ．の段落【００２６】の記載を参照すると、図３（ｄ）から、シリコン基板１１上には複数の素子分離領域２２が形成されており、隣接する素子分離領域２２の間の素子形成領域に、部分的に残っている多結晶シリコン膜１８が位置していること、そして、隣接する素子分離領域２２の間には、多結晶シリコン膜１８表面から素子分離領域２２の表面までの高さがｈである凹部が形成されていること、が見て取れる。
　
ケ．摘記した上記エ．の段落【００３０】の記載を参照すると、別の製造工程であるレジストエッチバック工程として、素子分離領域２２に囲まれた高さｈの凹部を有するシリコン基板１１に膜厚ｊの多結晶シリコン膜２３を堆積し、その上層にレジスト膜をその表面が平坦になるように塗布し、前記多結晶シリコン膜２３と前記レジスト膜が同じエッチングレートでエッチングされる条件によるＲＩＥ法を用いてエッチバックを行うことによって、素子分離領域２２上の多結晶シリコン膜２３をエッチングし、残ったレジスト膜を取り去るという製造工程が示されており、上記レジストエッチバック工程後のセル部の断面図は示されていないが、以下の考察により、上記凹部の側壁と底面を覆うように多結晶シリコン膜２３が残っているものと認められる。
　前記凹部は窒化膜１９を除去することによって形成されたものであるから、前記凹部の高さｈは、除去された窒化膜１９の膜厚に相当しており、段落【００２１】には、窒化膜１９の膜厚が２００ｎｍ程度であると記載されているから、前記凹部の高さｈは２００ｎｍ程度である。また、前記凹部を含むシリコン基板上に堆積される多結晶シリコン膜２３の膜厚ｊは、段落【００２７】に記載されているように、５０ｎｍ程度である。したがって、前記凹部内に堆積される多結晶シリコン膜２３の膜厚ｊは、前記凹部の高さｈよりも小さいので、多結晶シリコン膜２３を堆積した後でも、前記凹部の全てが多結晶シリコン膜２３で完全に埋まることはないことが明らかである。
　そして、上記多結晶シリコン膜２３の堆積後、レジスト膜を表面が平坦になるように塗布するのであるから、前記凹部は、前記多結晶シリコン膜２３とレジスト膜によって完全に埋められており、前記多結晶シリコン膜２３と前記レジスト膜が同じエッチングレートでエッチングされる条件によるＲＩＥ法を用いてエッチバックを行うことによって、素子分離領域２２上の多結晶シリコン膜２３が全てエッチングされるとともに、前記凹部内の多結晶シリコン膜２３とレジスト膜はエッチングされることなく残されることが明らかである。このことは、段落【００３２】の「前述したレジストエッチバック法とＣＭＰ法では、・・・下地の多結晶シリコン膜１８をエッチングしないという利点がある。」なる記載からも示唆されている。
　そして、上記エッチバック後に、残ったレジスト膜が取り去られるのであるから、前記凹部内には、前記凹部の側面と底面を覆うように多結晶シリコン膜２３が残っていることは明らかである。
　なお、凹部の高さよりも小さい膜厚の多結晶シリコンを堆積した後でエッチバック工程を行うことによって、該凹部の側壁および底面を覆うように多結晶シリコン膜が形成されることは、摘記した上記キ．の段落【００５１】〜【００５３】と図７（ｂ）に記載されている。図７（ｂ）から、相互に隣接する素子分離領域３４に囲まれた凹部の側壁と底面を覆うように多結晶シリコン膜３６が形成されており、多結晶シリコン膜３６の断面形状が、「上方に向かって凹型形状」（段落【００５３】参照）となっていることが見て取れる。
　
コ．レジストエッチバック工程後のセル部に、素子分離領域２２に囲まれた凹部の側壁と底面を覆うように多結晶シリコン膜２３が形成されていることは、上記ケ．において検討したとおりであり、また、前記凹部の側壁と底面を覆うように形成された多結晶シリコン膜の断面形状が、図７（ｂ）に示されているような、「上方に向かって凹型形状」と同様の形状となっていることは明らかである。
　
（２）引用発明
　上記（１）に記載された発明において、上記ウ．に記載された製造工程に代えて、上記エ．に記載された別の製造工程を採用した製造方法に注目して、上記（１）のア．〜コ．の記載及び検討事項を総合すると、引用例１には、次の発明（以下「引用発明」という。）が記載されている。
　
【引用発明】
「不揮発性半導体記憶装置のセル部に使用される浮遊ゲートを形成する方法であって、
　シリコン基板１１上に多結晶シリコン膜１８とシリコン窒化膜１９を堆積し、
　レジストパターン２０をマスクとして前記多結晶シリコン膜１８と前記シリコン窒化膜１９を除去し、
　部分的に残っている前記多結晶シリコン膜１８と前記シリコン窒化膜１９の積層体をマスクとして、前記シリコン基板１１を部分的に除去して溝を形成し、
　前記シリコン基板１１上にシリコン酸化膜２１を堆積して前記溝を埋め込み、シリコン酸化膜２１の表面から前記シリコン窒化膜１９が露出するまで平坦化した後、露出した前記シリコン窒化膜１９を除去することにより、複数の素子分離領域２２を形成し、相互に隣接する前記素子分離領域２２の間の素子形成領域に、部分的に残った前記多結晶シリコン膜１８を位置させ、相互に隣接する前記素子分離領域２２の間には高さｈの凹部を形成し、
　前記複数の素子分離領域２２と前記部分的に残った前記多結晶シリコン膜１８の上に膜厚ｊの多結晶シリコン膜２３を形成し、
　多結晶シリコン膜２３の上層にレジスト膜を表面が平坦になるように塗布し、前記多結晶シリコン膜２３と前記レジスト膜が同じエッチングレートでエッチングされる条件によるＲＩＥ法を用いてエッチバックを行うことによって、素子分離領域２２上の多結晶シリコン膜２３をエッチングし、前記部分的に残った多結晶シリコン膜１８と、前記凹部の側壁と底面を覆う断面凹型の多結晶シリコン膜からなる浮遊ゲートを形成する方法。」
　
４　本願発明と引用発明との対比
（１）次に、本願発明と引用発明を対比する。
ア．引用発明の「不揮発性半導体記憶装置のセル部」は、本願発明の「フローテイングゲート・メモリセル」に相当しており、以下同様に、「浮遊ゲート」は「フローテイングゲート」に、「シリコン基板１１」は「基板」に、「多結晶シリコン膜１８」は「第１のポリシリコン層」に、「複数の素子分離領域２２」は「第１及び第２酸化物構造」に、「素子形成領域」は「フローテイングゲート領域」に、「多結晶シリコン膜２３」は「第２のポリシリコン層」にそれぞれ相当する。
　
イ．引用発明の「浮遊ゲート」は、「前記部分的に残った多結晶シリコン膜１８」と「前記凹部の側壁と底面を覆う断面凹型の多結晶シリコン膜」が積層されたものである。
　そして、「前記部分的に残った多結晶シリコン膜１８」は、摘記した上記３（１）イ．の段落【００２２】の記載によれば、レジストパターン２０をマスクとして多結晶シリコン膜１８をエッチングすることにより形成されたものであるから、「前記部分的に残った多結晶シリコン膜１８」が前記レジストパターン２０に対応した輪郭を有していることは明らかである。
　また、上記３（１）ケ．の検討によれば、「凹部」はレジストパターン２０をマスクとしてエッチングして形成された窒化膜１９を除去することによって形成されたものであり、「前記凹部の側壁と底面を覆う断面凹型の多結晶シリコン膜」は前記「凹部」内に形成されたものであるから、「前記凹部の側壁と底面を覆う断面凹型の多結晶シリコン膜」が前記レジストパターン２０に対応した輪郭を有していることは明らかである。
　したがって、引用発明の「浮遊ゲート」は全体として、レジストパターン２０に対応した輪郭を有しているものであり、このことは、本願発明の「フローテイングゲート」が「輪郭付けられ」ていることに相当する。
　
ウ．引用発明の「シリコン基板１１上に多結晶シリコン膜１８」「を堆積」することは、本願発明の「基板上に第１のポリシリコン層を用意」することに相当する。
　
エ．引用発明の「レジストパターン２０をマスクとして前記多結晶シリコン膜１８と前記シリコン窒化膜１９を除去し、部分的に残っている前記多結晶シリコン膜１８と前記シリコン窒化膜１９の積層体をマスクとして、前記シリコン基板１１を部分的に除去して溝を形成」することは、多結晶シリコン膜１８がマスクの形状にパターニングされること、そして、シリコン基板１１に溝が形成されることによって、シリコン基板の表面が露出していることが明らかであるから、上記ア．で検討したように、引用発明の「多結晶シリコン膜１８」が「第１のポリシリコン層」に相当することを考慮すると、本願発明の「前記基板を露出するために前記第１のポリシリコン層をパターニング」することに相当する。
　
オ．引用発明の「前記シリコン基板１１上にシリコン酸化膜２１を堆積して前記溝を埋め込み、シリコン酸化膜２１の表面から前記シリコン窒化膜１９が露出するまで平坦化した後、露出した前記シリコン窒化膜１９を除去することにより、複数の素子分離領域２２を形成し、相互に隣接する前記素子分離領域２２の間の素子形成領域に、部分的に残った前記多結晶シリコン膜１８を位置させ」ることは、上記ア．で検討したように、引用発明の「複数の素子分離領域２２」、「素子形成領域」と「多結晶シリコン膜１８」がそれぞれ本願発明の「第１及び第２酸化物構造」、「フローテイングゲート領域」と「第１のポリシリコン層」に相当することを考慮すると、本願発明の「フローテイングゲート領域が前記第１及び第２酸化物構造間に形成され、パターニングされた第１のポリシリコンは、前記フローテイングゲート領域の上にあ」ることに相当する。
　
カ．引用発明の「前記複数の素子分離領域２２と前記部分的に残った前記多結晶シリコン膜１８の上に膜厚ｊの多結晶シリコン膜２３を形成」することは、上記ア．で検討したように、引用発明の「複数の素子分離領域２２」、「多結晶シリコン膜１８」と「多結晶シリコン膜２３」がそれぞれ本願発明の「第１及び第２酸化物構造」、「第１のポリシリコン層」と「第２のポリシリコン層」に相当することを考慮すると、本願発明の「前記離間された第１及び第２酸化物構造と前記第１のポリシリコン層の上に第２のポリシリコン層を形成」することに相当する。
　
キ．引用発明の「多結晶シリコン膜２３の上層にレジスト膜を表面が平坦になるように塗布し、前記多結晶シリコン膜２３と前記レジスト膜が同じエッチングレートでエッチングされる条件によるＲＩＥ法を用いてエッチバックを行うことによって、素子分離領域２２上の多結晶シリコン膜２３をエッチング」することは、上記ア．で検討したように、引用発明の「多結晶シリコン膜２３」が本願発明の「第２のポリシリコン層」に相当することを考慮すると、本願発明の「前記第２のポリシリコン層の一部を除去」することに相当する。
　
ク．引用発明の「前記部分的に残った多結晶シリコン膜１８と、前記凹部の側壁と底面を覆う断面凹型の多結晶シリコン膜からなる浮遊ゲート」は、本願発明の「前記パターニングされた第１のポリシリコン層及び残された第２のポリシリコン層からなる前記輪郭付けられたフローテイングゲート」に相当している。
　
（２）以上を総合すると、本願発明と引用発明の一致点と相違点は、次のとおりとなる。
　
《一致点》
「フローテイングゲート・メモリセルに使用される輪郭付けられたフローテイングゲートを形成する方法であって、
　基板上に第１のポリシリコン層を用意し、
　前記基板を露出するために前記第１のポリシリコン層をパターニングし、
　露出された基板上に離間された第１及び第２酸化物構造を提供し、フローテイングゲート領域が前記第１及び第２酸化物構造間に形成され、パターニングされた第１のポリシリコンは、
　前記フローテイングゲート領域の上にあり、
　前記離間された第１及び第２酸化物構造と前記第１のポリシリコン層の上に第２のポリシリコン層を形成し、
　前記第２のポリシリコン層の一部を除去し、前記パターニングされた第１のポリシリコン層及び残された第２のポリシリコン層からなる前記輪郭付けられたフローテイングゲートを形成する方法。」
　
《相違点》
《相違点１》
　引用発明においては、本願発明の特定事項である、「残された前記第２のポリシリコン層は、連続的かつ十分に、前記パターニングされた第１のポリシリコン層の上面全体を覆って」いる点が、特定されていない点。
　
《相違点２》
　引用発明においては、本願発明の特定事項である、「フローテイングゲート領域内に形成された前記残された第２のポリシリコン層が第１酸化物構造に近い第１端領域と第２酸化物構造に近い第２端領域と第１及び第２端領域間の横方向に位置する中心領域とを有し、第１及び第２端領域がそれぞれ中心領域の垂直厚さよりも大きい垂直厚さを有する」点が、特定されていない点。
　
５　相違点についての判断
（１）相違点１について
　引用発明の「浮遊ゲート」は「前記部分的に残った多結晶シリコン膜１８」と「前記凹部の側壁と底面を覆う断面凹型の多結晶シリコン膜」が積層したものである。そして、「部分的に残った多結晶シリコン膜１８」の上面が、凹部の底面に相当することは明らかであり、引用発明は、凹部の底面が断面凹型の多結晶シリコン膜によって覆われているものであるから、引用発明においても、本願発明の「残された前記第２のポリシリコン層」に相当する「前記凹部の側壁と底面を覆う断面凹型の多結晶シリコン膜」は、連続的かつ十分に、本願発明の「前記パターニングされた第１のポリシリコン層」に相当する「部分的に残った多結晶シリコン膜１８」の上面全体を覆っている。
　したがって、相違点１は実質的なものではない。
　
（２）相違点２について
　引用発明の「凹部の側壁と底面を覆う断面凹型の多結晶シリコン膜」は、多結晶シリコン膜２３から形成された一体の膜ではあるが、便宜的に、「凹部の側壁を覆う多結晶シリコン膜」と、この「凹部の側壁を覆う多結晶シリコン膜」の間に位置する「凹部の底面を覆う多結晶シリコン膜」に分けて検討する。
　前記「凹部の側壁を覆う多結晶シリコン膜」が、上記３（１）のケ．で検討したレジストエッチバック工程によって形成されたものであることを考慮すると、前記「凹部の側壁を覆う多結晶シリコン膜」の垂直厚さは、凹部の側壁の高さ（ｈ）と同じとなるから、上記３（１）のケ．で検討したように、２００ｎｍ程度である。
　また、前記「凹部の底面を覆う多結晶シリコン膜」が、上記３（１）のケ．で検討したレジストエッチバック工程によって形成されたものであることを考慮すると、前記「凹部の底面を覆う多結晶シリコン膜」の垂直厚さは、多結晶シリコン膜２３の膜厚ｊそのものであるから、上記３（１）のケ．で検討したように５０ｎｍ程度である。
　したがって、引用発明の前記「凹部の側壁を覆う多結晶シリコン膜」の垂直厚さ（２００ｎｍ）は、前記「凹部の底面を覆う多結晶シリコン膜」の垂直厚さ（５０ｎｍ）よりも大きいものとなっている。
　そして、引用発明の前記「凹部の側壁を覆う多結晶シリコン膜」が、凹部を形成する相互に隣接した素子分離領域２２のうちの「一方の側壁を覆う多結晶シリコン膜」と、「他方の側壁を覆う多結晶シリコン膜」からなることは明らかであり、前記「一方の側壁を覆う多結晶シリコン膜」及び「他方の側壁を覆う多結晶シリコン膜」は、それぞれ、本願発明の「第１酸化物構造に近い第１端領域」及び「第２酸化物構造に近い第２端領域」に相当するものであり、引用発明の「前記凹部の底面を覆う多結晶シリコン膜」は、本願発明の「第１及び第２端領域間の横方向に位置する中心領域」に相当するものである。
　よって、引用発明においても、本願発明の「第１酸化物構造に近い第１端領域」、「第２酸化物構造に近い第２端領域」及び「第１及び第２端領域間の横方向に位置する中心領域」にそれぞれ相当する「一方の側壁を覆う多結晶シリコン膜」、「他方の側壁を覆う多結晶シリコン膜」及び「前記凹部の底面を覆う多結晶シリコン膜」とを有しており、本願発明の「第１及び第２端領域」に相当する「一方の側壁を覆う多結晶シリコン膜」及び「他方の側壁を覆う多結晶シリコン膜」が、それぞれ、本願発明の「中心領域」に相当する「前記凹部の底面を覆う多結晶シリコン膜」の垂直厚さよりも大きい垂直厚さを有している。
　以上のとおり、相違点２も実質的なものではない。
　
（３）判断についてのまとめ
　以上検討したとおり、上記相違点１、２は実質的な相違ではないから、本願発明と引用発明は同一である。
　
第４　結言
　以上のとおり、本願発明は、引用例１に記載された発明であるから、特許法第２９条第１項第３号に該当するので、特許を受けることができない。
　したがって、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。