【事件の表示】
　特願２００７−５２１２７８「表示装置の駆動回路、表示装置」拒絶査定不服審判事件〔平成１８年１２月２１日国際公開、ＷＯ２００６／１３４８７３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
  本願は、平成１８年６月１２日（優先権主張　平成１７年６月１４日、日本国）を国際出願日とする出願であって、平成２２年１２月２４日付け手続補正書により明細書及び特許請求の範囲についての補正がされ（以下、「補正１」という。）、平成２３年１０月３１日付け手続補正書により特許請求の範囲についての補正がされ（以下、「補正２」という。）、平成２４年４月２３日付けで上記補正２について補正の却下がなされ、同日付け（送達：同年５月８日）で拒絶査定がされた。
　これに対して、同年７月２６日に拒絶査定不服審判が請求され、同時に特許請求の範囲についての補正（以下、「本件補正」という。）がされた。
　
２．補正却下の決定
［結論］
　本件補正を却下する。
［理由１］
（１）補正の内容
　本件補正は、特許請求の範囲の請求項１を、次のように補正するものである。
（補正前）
「表示装置の表示部に非表示領域を作成することで部分表示を可能とする、表示装置の駆動回路であって、
　複数段からなるシフトレジスタと、該シフトレジスタから出力された信号を処理する信号処理回路とを備え、
　上記表示部には、部分表示時に非表示領域となる第１および２部と、該第１および第２部の間に位置し、部分表示時に表示領域となる第３部とが設けられ、
　部分表示時には、上記信号処理回路が、シフトレジスタのうち上記第１および第２部に対応する各段から出力された信号を遮断し、
　上記シフトレジスタにおいては、第１部に対応する各段のうち第３部側の末段と、第３部に対応する各段のうち第１部側の末段との接続構成、第２部に対応する各段のうち第３部側の末段と、第３部に対応する各段のうち第２部側の末段との接続構成、および、それぞれが第３部に対応し、互いに隣接する２段の接続構成が同一となっていることを特徴とする表示装置の駆動回路。」
　
（補正後）
「表示装置の表示部に非表示領域を作成することで部分表示を可能とする、表示装置の駆動回路であって、
　複数段からなるシフトレジスタと、該シフトレジスタから出力された信号を処理する信号処理回路とを備え、
　上記表示部には、部分表示時に非表示領域となる第１および第２部と、該第１および第２部の間に位置し、部分表示時に表示領域となる第３部とが設けられ、
　部分表示時には、上記信号処理回路が、シフトレジスタのうち上記第１および第２部に対応する各段から出力された信号を遮断し、
　上記シフトレジスタにおいては、第１部に対応する各段のうち第３部側の末段と、第３部に対応する各段のうち第１部側の末段との接続構成、第２部に対応する各段のうち第３部側の末段と、第３部に対応する各段のうち第２部側の末段との接続構成、および、それぞれが第３部に対応し、互いに隣接する２段の接続構成が同一となって
おり、
　
上記信号処理回路は複数の遮断回路を備え、各遮断回路は、部分表示モード信号が入力されているときに、上記第１および第２部に対応する段から出力されるパルスを遮断する一方、部分表示モード信号が入力されていないときに、上記第１および第２部に対応する段から出力されるパルスを、その終端位置を変えることなく始端位置だけを遅らせて通過させる
（下線は補正箇所を示す。）
　
　この補正は、請求項１に記載した発明を特定するために必要な事項である「信号処理回路」について、「上記信号処理回路は複数の遮断回路を備え、各遮断回路は、部分表示モード信号が入力されているときに、上記第１および第２部に対応する段から出力されるパルスを遮断する一方、部分表示モード信号が入力されていないときに、上記第１および第２部に対応する段から出力されるパルスを、その終端位置を変えることなく始端位置だけを遅らせて通過させる」と限定する補正を含むものであって、特許請求の範囲の減縮を目的とするものに該当する。
　
　そこで、本件補正後の上記請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるかについて、以下に検討する。
　
（２）引用例記載の事項・引用発明
　原査定の拒絶の理由に引用され、本願の優先日前に頒布された刊行物である特開平１０−３３３６５０号公報（以下「引用例１」という。）には、表示装置（発明の名称）に関し、次の事項（ａ）ないし（ｅ）が図面と共に記載されている。
（ａ）
「【００２４】また、ＸＧＡ規格に対応する液晶表示装置にＮＴＳＣ方式のテレビジョン信号による画像を表示する場合、図２（Ｂ）に示すように、画像表示部２１０と、画像非表示部２１１とが必要となる。」
（ｂ）
「【００４１】まず図３を参照する。図３は、本実施例による液晶表示装置の簡略回路図である。ソース側駆動回路３０１は、シフトレジスタ回路３０２、書き込み制御回路３０３、およびスイッチング回路３０４を有する。また、ゲイト線側駆動回路３０５は、シフトレジスタ回路３０６、および書き込み制御回路３０７を有する。」
（ｃ）
「【００４６】図４に、本実施例におけるソース側駆動回路の回路例を示す。シフトレジスタ回路３０２は、複数のフリップフロップ回路によって構成されている。シフトレジスタ回路に入力されるＳＰは、スタートパルスの略であり、このスタートパルス信号の入力により、シフトレジスタが所定のタイミングで動作を開始する。また、シフトレジスタ回路に入力されるＣＬＫは、クロック信号の略であり、所定のクロック信号がシフトレジスタに入力される。このシフトレジスタ回路３０２は、ソース信号線に対応した回路に動作タイミングを決定する信号を供給する機能を有している。本実施例では、シフトレジスタ回路３０２の出力信号ｘ０〜ｘ１０２３は、書き込み制御回路３０３に入力される。」
（ｄ）
「【００４７】図４に示すように、書き込み制御回路３０３は、複数のＡＮＤ回路によって構成されている。書き込み制御回路３０３には、シフトレジスタ回路３０２の出力信号ｘ０〜ｘ１０２３とＥＮ信号とが入力される。このＥＮ信号によって、シフトレジスタの出力信号ｘ０〜ｘ１０２３が、選択的にソース信号線に対応した回路に動作タイミングを決定する信号が、スイッチング回路３０４へ供給される。」
（ｅ）
「【００５３】本実施例において、（０、０）〜（１０２３、７６７）のすべての画素が表示の対象となる場合は、書き込み制御回路３０３および３０７へ入力されるＥＮ信号は、タイミングに関係なくＨｉである。このことによって、シフトレジスタ回路３０２の出力信号ｘ０〜ｘ１０２３は、順次スイッチング回路３０４へ入力され、シフトレジスタ回路３０６の出力信号ｙ０〜ｙ７６７は、順次、ゲイト線ｇ０〜ｇ７６７へ入力される。ソース側駆動回路においては、スイッチング回路３０４に入力される出力信号ｘ０〜ｘ１０２３によって、ＶＩＤＥＯ信号が出力され、順次ソース線ｓ０〜ｓ１０２３へ入力される。
【００５４】ソース線ｓ０〜ｓ１０２３およびゲイト線ｇ０〜ｇ７６７に供給される信号によって選択された表示部３０８のＴＦＴが作動し、画像を形成する。」
（ｆ）
「【００５５】次に、ある画素、あるいはある画素領域のみが表示の対象となる場合を考える。例えば、本実施例の液晶表示装置にテレビジョン信号（ＮＴＳＣ信号）による画像を表示する場合について説明する。本実施例では、ＮＴＳＣ信号による画像を表示する際のアスペクト比は、１６：９とする。
【００５６】本実施例の液晶表示装置は、１０２４×７６８画素であり、ＸＧＡ規格に対応している。よって、本実施例の液晶表示装置にＮＴＳＣ信号（有効走査線数４８０本）による画像を表示させる場合は、非画像表示部が必要となる。この場合、非画像表示部を黒色表示することが望ましい。以下に、この非画像表示部を黒色表示し、ＮＴＳＣ信号による画像を表示する表示方法を説明する。
【００５７】本実施例の液晶表示装置（ＸＧＡ規格）に、ＮＴＳＣ信号による画像を表示する場合、画素（８５、１４４）〜（９３８、６２３）に画像を表示する。その他の画素は、画像の表示を行なわず、黒色表示となるようにする。
【００５８】図６および図７に、この場合のタイミングチャートを示す。画像の表示を行わない画素のソース線およびゲイト線、つまりｓ０〜ｓ８４、ｓ９３９〜ｓ１０２３、ｇ０〜ｇ１４３、およびｇ６２４〜ｇ７６７には、信号の出力がＬｏとなるように書き込み制御回路３０３および３０７へ入力されるＥＮ信号が制御される。
【００５９】図６によると、書き込み制御回路３０３に入力されるＥＮ信号は、シフトレジスタからの信号ｘ８５〜ｘ９３８とタイミングが一致するときのみＨｉであり、この時スイッチング回路３０４へＨｉの信号が出力される。Ｈｉの信号が入力されたスイッチング回路は、ソース線ｓ８５〜ｓ９３８へＶＩＤＥＯ信号を順次出力する。」
　
　また、図２（Ｂ）には、ＮＴＳＣ信号による画像を表示する場合、中央部の画像表示部と、その画像表示部の左右両側の画像非表示部が設けられることが図示されている。
　図４には、シフトレジスタ回路を構成する複数のフリップフロップ回路において、フリップフロップ回路間の接続構成は、全て同じであることが図示されている。また、書き込み制御回路は、複数のＡＮＤ回路によって構成されていることが図示されている。
　図６には、シフトレジスタ回路からの出力信号ｘ０〜ｘ８４、ｘ９３９〜ｘ１０２３は、ソース線への出力信号としてＬoとなり、遮断されている様子が図示されている。
　
・前記記載（ａ）、（ｂ）、（ｆ）、図２（Ｂ）より、
（ア）「液晶表示装置（ＸＧＡ規格）に、ＮＴＳＣ信号による画像を表示する表示装置の駆動回路」という技術事項が読み取れる。
・前記記載（ｃ）、（ｄ）より、
（イ）「複数のフリップフロップ回路が接続されて構成されてたシフトレジスタ回路」と「シフトレジスタ回路から出力された信号を処理する書き込み制御回路」の技術事項が読み取れる。
・前記記載（ａ）、図２（Ｂ）より、
（ウ）「ＮＴＳＣ信号による画像を表示する場合、中央部の画像表示部と、その画像表示部の左右両側に画像非表示部が設け」られるとの技術事項が読み取れる。
・前記記載（ｃ）、図４より、
（エ）「シフトレジスタ回路を構成する複数のフリップフロップ回路において、フリップフロップ回路間の接続構成は、全て同じ」であるとの技術事項が読み取れる。
・前記記載（ｄ）より、
（オ）「書き込み制御回路は、複数のＡＮＤ回路によって構成され、ＡＮＤ回路は、ＥＮ信号とシフトレジスタ回路からの出力信号を入力とし、スイッチング回路に信号を供給する」との技術事項が読み取れる。
・前記記載（ｆ）、図２（Ｂ）、図６より、
（カ）「ＮＴＳＣ信号による画像を表示する場合、中央部の画像表示部と、前記中央部の画像表示部の左右両側に画像非表示部が設けられ、書き込み制御回路は、シフトレジスタ回路から画像の表示を行わない画素への信号を遮断」するとの技術事項が読み取れる。
・前記記載（ｅ）より、
（キ）「すべての画素が表示の対象となる場合、書き込み制御回路は、シフトレジスタ回路からの出力信号をスイッチング回路に出力する」との技術事項が読み取れる。
　上記記載（ア）ないし（キ）の技術事項を総合すると、引用例１には、次の発明が記載されているものと認める。
　
「液晶表示装置（ＸＧＡ規格）に、ＮＴＳＣ信号による画像を表示する表示装置の駆動回路において、
　複数のフリップフロップ回路が接続されて構成されたシフトレジスタ回路と、前記シフトレジスタ回路から出力された信号を処理する書き込み制御回路を備え、
　ＮＴＳＣ信号による画像を表示する場合、中央部の画像表示部と、前記中央部の画像表示部の左右両側に画像非表示部を設け、
　前記シフトレジスタ回路を構成する複数の前記フリップフロップ回路において、前記フリップフロップ回路間の接続構成は、全て同じであり、
　前記書き込み制御回路は、複数のＡＮＤ回路によって構成され、前記ＡＮＤ回路は、ＥＮ信号と前記シフトレジスタ回路からの出力信号を入力とし、前記スイッチング回路に信号を供給するものであり、前記ＮＴＳＣ信号による画像を表示する場合、中央部の画像表示部と、前記中央部の画像表示部の左右両側に画像非表示部が設けられ、前記書き込み制御回路は、前記シフトレジスタ回路から画像の表示を行わない画素への信号を遮断し、すべての画素が表示の対象となる場合、前記書き込み制御回路は、前記シフトレジスタ回路からの出力信号を前記スイッチング回路に出力する
表示装置の駆動回路。」
（以下、「引用発明１」という。）
 
（３）対比
　本願補正発明と引用発明１とを対比する。
　
（ア）
　引用発明１において、液晶表示装置（ＸＧＡ規格）に、ＮＴＳＣ信号による画像を表示する場合とは、上記「（２）（ａ）」、及び図２（Ｂ）に記載のとおり、中央部の画像表示部と、前記中央部の画像表示部の左右両側に画像非表示部を設けた表示をする場合のことであり、すなわち、部分表示をする場合である。よって、引用発明１における「液晶表示装置（ＸＧＡ規格）に、ＮＴＳＣ信号による画像を表示する表示装置の駆動回路」は、本願補正発明における「表示装置の表示部に非表示領域を作成することで部分表示を可能とする、表示装置の駆動回路」に相当するといえる。
（イ）
　引用発明１における「複数のフリップフロップ回路が接続されて構成されたシフトレジスタ回路」と「シフトレジスタ回路から出力された信号を処理する書き込み制御回路」は、本願補正発明における「複数段からなるシフトレジスタ」と「該シフトレジスタから出力された信号を処理する信号処理回路」に、それぞれ相当する。
（ウ）
　引用発明１における「左右両側の画像非表示部」と「中央部の画像表示部」は、本願補正発明における「部分表示時に非表示領域となる第１および第２部」と「部分表示時に表示領域となる第３部」に、それぞれ相当する。
（エ）
　上記（ア）の相当関係を踏まえると、引用発明１における「前記ＮＴＳＣ信号による画像を表示する場合、中央部の画像表示部と、前記中央部の画像表示部の左右両側に画像非表示部を設け、前記書き込み制御回路は、前記シフトレジスタ回路から画像の表示を行わない画素への信号を遮断」することは、本願補正発明における「部分表示時には、上記信号処理回路が、シフトレジスタのうち上記第１および第２部に対応する各段から出力された信号を遮断」することと、「部分表示モード信号が入力されているときに、上記第１および第２部に対応する段から出力されるパルスを遮断する」ことに相当する。
（オ）
　引用発明１における「前記シフトレジスタ回路を構成する複数の前記フリップフロップ回路において、前記フリップフロップ回路間の接続構成は、全て同じであ」るとは、特定部分の接続構成が同一であるとする、本願補正発明の接続構成を満たすものであるから、本願補正発明における、「上記シフトレジスタにおいては、第１部に対応する各段のうち第３部側の末段と、第３部に対応する各段のうち第１部側の末段との接続構成、第２部に対応する各段のうち第３部側の末段と、第３部に対応する各段のうち第２部側の末段との接続構成、および、それぞれが第３部に対応し、互いに隣接する２段の接続構成が同一となって」いることに相当しているといえる。
（カ）
　引用発明１における「複数のＡＮＤ回路」は、ＥＮ信号とシフトレジスタ回路からの出力信号を入力とし、選択的にスイッチング回路に信号を供給するものであり、ＮＴＳＣ信号による画像を表示する場合、シフトレジスタ回路から画像の表示を行わない画素への信号を遮断しているので、本願補正発明における「複数の遮断回路」に相当するといえる。
（キ）
　引用発明１において、すべての画素が表示の対象となる場合とは、画像非表示部となる部分も含めて表示する場合であり、部分表示モード信号が入力されていないときである。また、その場合、シフトレジスタ回路からの出力信号をスイッチング回路に出力しているので、書き込み制御回路は、パルスを通過させているものである。よって、引用発明１における「すべての画素が表示の対象となる場合、前記書き込み制御回路は、前記シフトレジスタ回路からの出力信号を前記スイッチング回路に出力する」ことは、本願補正発明における「部分表示モード信号が入力されていないときに、上記第１および第２部に対応する段から出力されるパルスを、その終端位置を変えることなく始端位置だけを遅らせて通過させる」ことと、「部分表示モード信号が入力されていないときに、上記第１および第２部に対応する段から出力されるパルスを、通過させる」点で共通しているといえる。
　
　してみると、両者の一致点、相違点は、以下のとおりである。
（一致点）
「表示装置の表示部に非表示領域を作成することで部分表示を可能とする、表示装置の駆動回路であって、
　複数段からなるシフトレジスタと、該シフトレジスタから出力された信号を処理する信号処理回路とを備え、
　上記表示部には、部分表示時に非表示領域となる第１および第２部と、該第１および第２部の間に位置し、部分表示時に表示領域となる第３部とが設けられ、
　部分表示時には、上記信号処理回路が、シフトレジスタのうち上記第１および第２部に対応する各段から出力された信号を遮断し、
　上記シフトレジスタにおいては、第１部に対応する各段のうち第３部側の末段と、第３部に対応する各段のうち第１部側の末段との接続構成、第２部に対応する各段のうち第３部側の末段と、第３部に対応する各段のうち第２部側の末段との接続構成、および、それぞれが第３部に対応し、互いに隣接する２段の接続構成が同一となっており、　
　上記信号処理回路は複数の遮断回路を備え、各遮断回路は、部分表示モード信号が入力されているときに、上記第１および第２部に対応する段から出力されるパルスを遮断する一方、部分表示モード信号が入力されていないときに、上記第１および第２部に対応する段から出力されるパルスを、通過させることを特徴とする表示装置の駆動回路。」
（相違点）
  本願補正発明においては、「部分表示モード信号が入力されていないときに、上記第１および第２部に対応する段から出力されるパルスを、その終端位置を変えることなく始端位置だけを遅らせて通過させる」のに対し、引用発明１においては、「部分表示モード信号が入力されていないときに、上記第１および第２部に対応する段から出力されるパルスを、通過させる」にとどまり、その終端位置を変えることなく始端位置だけを遅らせる構成を有していない点。
  
（４）判断
　上記相違点について検討する。
　シフトレジスタからの出力信号を、パルスの終端位置を変えることなく始端位置だけを遅らせて通過させることは、下記（ａ）ないし（ｃ）に示すように、本願の優先日前に周知な技術である（以下、「周知技術」という。）。
　
（ａ）　原審で引用され、本願の優先日前に頒布された刊行物である特開平１１−２７２２２６号公報（以下「周知例１」という。）（発明の名称：データ信号線駆動回路及び画像表示装置）には、以下の記載がある。
「【００７３】図５ｂに示す様に、出力信号Ｃのパルス幅は、入力信号Ａのパルス幅よりも遅延信号Ｂの遅延分だけ狭くなる。
【００７４】これによって、図４ａのバッファ回路と同様に、図５ａのバッファ回路を適用すれば、シフトレジスタＳＲから出力されたパルスよりもパルス幅の狭い各サンプリングパルスを生成することができる。」
　また、図５ｂには、シフトレジスタＳＲから出力されたパルスである入力信号Ａの入力に対し、パルスの終端位置を変えることなく始端位置だけを遅らせて通過させて得た出力信号Ｃが記載されている。
　
（ｂ）　本願の優先日前に頒布された刊行物である特開２００３−１３１６２５号公報（以下「周知例２」という。）（発明の名称：表示装置の駆動装置及びそれを用いた表示装置モジュール）には、以下の記載がある。
「【０１１０】・・・Ｄタイプフリップフロップ（ＤＦ／Ｆ）によって構成されたシフトレジスタ回路で簡単に構成できる。」
「【０１１７】上記の重なり防止回路１３９ｄ〜１３９ｆは、上記Ｄタイプフリップフロップ１３９ａ〜１３９ｃの出力端子Ｑの信号ｔ１”〜ｔ３”を入力し、たとえば、複数個（偶数個）のインバータ（ＮＡＮＤゲートの入力端子を互いに接続したものを使用してもよい。）を介して得られる信号ｔ１’〜ｔ３’と、上記信号ｔ１”〜ｔ３”とに対して論理積演算を行った結果を切換制御信号ｔ１〜ｔ３としてそれぞれ出力するようになっている。図８に、図７の主要部の信号波形を示す。」
　また、図８には、シフトレジスタを構成するＤタイプフリップフロップ１３９ａ〜１３９ｃの出力端子Ｑの信号ｔ１”〜ｔ３”の入力に対し、パルスの終端位置を変えることなく始端位置だけを遅らせて通過させて得た切換制御信号ｔ１〜ｔ３が記載されている。
　
（ｃ）　本願の優先日前に頒布された刊行物である特開２００４−１７７８２２号公報（以下「周知例３」という。）（発明の名称：水平走査回路及びアクティブマトリクス型液晶表示装置）には、以下の記載がある。
「【請求項１】
出力部から水平スイッチ駆動パルス信号を順次発生するためのシフトレジスタと、
該シフトレジスタの各々に対応した水平スイッチ駆動パルス信号を遅延させる遅延回路を備える
ことを特徴とする水平走査回路。」
「【００２１】
上記の様に構成された水平走査回路の動作について各パルスのタイミングチャートを示す図２を参照して説明する。
レベル変換回路から入力された水平クロック信号に同期してシフトレジスタから出力された図２中ａ1、ａ2、ａ3で示す水平スイッチ駆動パルス信号が遅延回路に入力すると、偶数個のインバータを通過しａ1、ａ2、ａ3信号よりも遅延した図２中ｂ1、ｂ2、ｂ3で示す信号と水平スイッチ駆動パルス信号とのＮＡＮＤ処理が行われ、水平スイッチ駆動パルス信号と比較するとパルスの立ち上がりタイミングが遅延したパルスを反転させた制御信号ｃ1、ｃ2、ｃ3を得ることができる。」
　また、図２には、シフトレジスタから出力されたａ1、ａ2、ａ3で示す水平スイッチ駆動パルス信号の入力に対し、パルスの終端位置を変えることなく始端位置だけを遅らせて通過させて得た制御信号ｃ1、ｃ2、ｃ3が記載されている。
　
　上記周知技術は、シフトレジスタの各出力パルスの切替えタイミングが重なることにより生じる問題を解決するためのものであるが、引用発明１もシフトレジスタの各出力パルスの切替えを行うものであるから、引用発明１に前記周知技術を適用することに格別の困難性は見出せない。
　引用発明１への前記周知技術の適用にあたって、引用発明１にパルスの終端位置を変えることなく始端位置だけを遅らせて通過させる遅延回路を付加することになるが、その付加する位置としては、シフトレジスタ回路の出力信号を入力可能である、書き込み制御回路３０３を構成する各ＡＮＤ回路の前段か後段になる。そして、部分表示モード信号が入力されていないとき、つまりＥＮ信号がＨｉであるときは、本願補正発明における遮断回路に相当するＡＮＤ回路と前記遅延回路とを併せた回路からは、シフトレジスタからの出力信号を、パルスの終端位置を変えることなく始端位置だけを遅らせたパルスを出力することになり、前記ＡＮＤ回路と前記遅延回路とを併せた回路は、本願補正発明の遮断回路と同様の位置で同様な動作をすることになる。
　また、本願補正発明における効果も、引用発明１及び前記周知技術が、それぞれ有する効果から予測される範囲内のものである。
　したがって、本願補正発明は、引用発明１及び前記周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
（５）請求人の主張について
　請求人は、審判請求書において、「一つの遮断回路に複数の機能（パルスの遮断とパルスの変形）を持たせることで駆動回路を縮小することができる」旨主張しているが、特許請求の範囲には、遮断回路が複数の機能を持つことで、回路構成を縮小するための具体的回路構成は特定されておらず、本願補正発明における「遮断回路」と、引用発明１に前記周知技術を適用してもたらされる、それぞれの機能を有する回路が併設されてなるものとの間に、差異は見出せない。
　よって、前記主張は、特許請求の範囲の記載に基づく主張でないことから、採用することができない。
　
（６）むすび
　以上のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に違反するものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
［理由２］
　上記のとおり、本件補正は、却下すべきものであるが、独立特許要件について、念のため、更に検討しておく。
（１）補正の内容
　補正の内容については、前記「［理由１］（１）補正の内容」に記載したとおりである。
（２）引用例記載の事項・引用発明
　原審で引用され、本願の優先日前に頒布された刊行物である特開平１０−９７２３０号公報（以下「引用例２」という。）には、表示装置及びその駆動方法（発明の名称）に関し、次の事項（ａ）ないし（ｇ）が図面と共に記載されている。
（ａ）
「【００８９】この図１９に示す映像信号線駆動回路は、論理回路２０と、バッファアンプ部３０と、映像信号選択回路４０とを備えている。論理回路２０は・・・水平シフトレジスタ回路２１と、アスペクト比切換回路２４と、リセット回路２６とを備えている。」
（ｂ）
「【００９０】今、本実施の形態の表示装置の表示領域２８１の横の画素数と縦の画素が図４に示すように８５３×４８０である場合、すなわちアスペクト比が１６：９である場合を考える。この場合、シフトレジスタ回路２１は上記横の画素数に対応して設けられた８５３個の例えばＤ型フリップフロップ２２1 ，…２２853 と、入力段切換回路２３とを備えている。８５３個のフリップフロップ２２1 ，…２２853 は縦続接続されている。」
（ｃ）
「【００９１】そして上記表示領域に図４に示すように表示画面５０２の始まりとなる横の画素に対応するフリップフロップ２２108 と、このフリップフロップ２２108 の前段のフリップフロップ２２107 との間に入力段切換回路２３が設けられている。」
（ｄ）
「【００９３】アスペクト比切換回路２４は８５３個のＮＯＲ回路２５1 ，…２５853 を有している。ＮＯＲ回路２５i （ｉ＝１，…１０７，７４８，…８５３）はアスペクト比切換信号とフリップフロップ２２i の出力とに基づいてＮＯＲ演算を行い演算結果をリセット回路２６に送出する。ＮＯＲ回路２５i （ｉ＝１０８，…７４７）はアスペクト比切換信号と、「Ｌ」レベルの信号とに基づいてＮＯＲ演算を行い、演算結果をリセット回路２６に送出する。」
（ｅ）
「【００９７】アスペクト比が１６：９の表示画面を表示する場合は、アスペクト比切換信号は「Ｌ」レベルに設定される。・・・したがって一水平走査期間の開始時に外部から水平シフトレジスタ回路２１に入力されたスタートパルスはクロック信号に同期してフリップフロップ２２1 ，…２２853 に順次転送されるとともに、これらの各フリップフロップ２２i （ｉ＝１，…８５３）からアスペクト比切換回路２４の対応するＮＯＲ回路２５i にタイミング信号が送出される。なお、スタートパルスおよびタイミング信号は、この実施の形態においては図１８に示すように負値論理となっているとともにリセット信号は正値論理となっている。各フリップフロップ２２i （ｉ＝１，…８５３）からタイミング信号が対応するＮＯＲ回路２５i に送られると、ＮＯＲ回路２５i から「Ｈ」レベルの信号が出力されてリセット回路２６の対応するＮＯＲ回路２７i に送信される。
【００９８】上記一水平走査期間中はリセット信号は「Ｌ」レベルに設定されているのでＮＯＲ回路２５i の出力が「Ｈ」の時だけＮＯＲ回路２７i （ｉ＝１，…８５３）から「Ｌ」レベルの信号が出力され、バッファアンプ回路３２i を介して対応するトランスファゲート４２i がＯＮする。これによりトランスファゲート４２i（ｉ＝１，…８５３）によって映像信号バスライン５０から映像データが対応する映像信号線Ｘi 取り込まれる（図１８参照）。このようにして一水平走査期間中に映像信号線Ｘi ，…Ｘ853 に映像データが順次取り込まれる。」
（ｆ）
「【０１００】一方、アスペクト比が４：３表示画面を表示する場合は、図１９に示すようにアスペクト比切換信号は「Ｈ」レベルに固定される。したがってアスペクト比切換回路２４のＮＯＲ回路２５1 〜２５107 およびＮＯＲ回路２５748 〜２５853の出力は各々、常に「Ｌ」レベルとなっている。
・・・
【０１０３】そして上記クロック信号に同期して各段のフリップフロップ２２i （ｉ＝１，…８５３）からスタートパルスが出力されるとともに対応するＮＯＲ回路２５iにタイミング信号が送出される。
【０１０４】このように一水平走査期間中に各ＮＯＲ回路２５i （ｉ＝１，…８５３）にはタイミング信号が送出されるが、前述したようにトランスファゲート４２1 〜４２107 およびトランスファゲート４２748 〜４２853 はＯＮしない。
・・・
【０１０５】これに対してトランスファゲート４２108 〜４２747 はアスペクト比１６：９の場合と同様に上記タイミング信号に応じてＯＮするから、映像データを取り込むことが可能となる。したがって映像信号線Ｘi （ｉ＝１０８，…７４７）に、ＴＦＴ１２１を介して接続された画素電極には映像データが書き込まれることになり、例えば図４に示すように表示領域５０２には映像データが表示され、非表示領域５０３，５０４には非表示データが表示されることになる。」
（ｇ）
「【００１２】また、前記シフトレジスタ回路の所定の段のフリップフロップと次段のフリップフロップとの間に設けられ、表示される画面のアスペクト比に応じて、前記所定の段のフリップフロップの出力を選択するか、または初段のフリップフロップに入力されるスタートパルスをバイパスしたパルス信号を選択するように接続を切換え、この選択した信号を前記次段のフリップフロップに送出する切換手段を備えているように構成しても良い。」
　
　また、図４には、アスペクト比が１６：９である表示装置にアスペクト比が４：３である表示画面を表示した際、表示画面に非表示領域５０３，５０４と表示領域５０２が設けられることが図示されている。
　図１７には、フリップフロップ２２108 と、このフリップフロップ２２108 の前段のフリップフロップ２２107 との間に入力段切換回路２３が設けられ、その他のフリップフロップ間は、同様の接続構成になっていることが図示されている。また、アスペクト比切換回路２４は複数のＮＯＲ回路２５iを備えていることが図示されている。
　
・前記記載（ａ）、（ｂ）、（ｆ）より、
（ア）「アスペクト比が１６：９である表示装置にアスペクト比が４：３である表示画面を表示する映像信号線駆動回路」の技術事項が読み取れる。
・前記記載（ａ）、（ｂ）より、
（イ）「８５３個のフリップフロップを縦続接続して構成したシフトレジスタ回路２１」と「アスペクト比切換回路２４」の技術事項が読み取れる。
・前記記載（ｆ）、図４より、
（ウ）「アスペクト比が４：３である表示画面を表示する際、表示画面に非表示領域５０３，５０４と表示領域５０２が設けられ」るとの技術事項が読み取れる。
・前記記載（ｃ）、図１７より、
（エ）「表示画面５０２の始まりとなる横の画素に対応するフリップフロップ２２108 と、このフリップフロップ２２108 の前段のフリップフロップ２２107 との間に入力段切換回路２３が設けられ」るとの技術事項が読み取れる。
・前記記載（ｄ）、図１７より、
（オ）「アスペクト比切換回路２４は複数のＮＯＲ回路２５iを備え」るとの技術事項が読み取れる。
・前記記載（ｆ）より、
（カ）「アスペクト比が４：３である表示画面を表示する場合、各段のフリップフロップ２２i （ｉ＝１，…８５３）から対応するアスペクト比切換回路２４のＮＯＲ回路２５iにタイミング信号が送出されるが、ＮＯＲ回路２５1 〜２５107 およびＮＯＲ回路２５748 〜２５853の出力は各々、常に「Ｌ」レベルとな」るとの技術事項が読み取れる。
・前記記載（ｅ）より、
（キ）「アスペクト比が１６：９である表示画面を表示する場合、各段のフリップフロップ２２i （ｉ＝１，…８５３）からタイミング信号が対応するＮＯＲ回路２５i に送られ、ＮＯＲ回路２５i から「Ｈ」レベルの信号が出力する」との技術事項が読み取れる。
　
　上記記載（ア）ないし（キ）の技術事項を総合すると、引用例２には、次の発明が記載されているものと認める。
　
「アスペクト比が１６：９である表示装置にアスペクト比が４：３である表示画面を表示する映像信号線駆動回路であって、
　８５３個のフリップフロップを縦続接続して構成したシフトレジスタ回路２１とアスペクト比切換回路２４とを備え、
　アスペクト比が４：３である表示画面を表示する際、表示画面に非表示領域５０３，５０４と表示領域５０２が設けられ、
　前記表示領域５０２の始まりとなる横の画素に対応するフリップフロップ２２108 と、このフリップフロップ２２108 の前段のフリップフロップ２２107 との間に入力段切換回路２３が設けられ、
　前記アスペクト比切換回路２４は複数のＮＯＲ回路２５iを備え、アスペクト比が４：３である表示画面を表示する場合、各段のフリップフロップ２２i （ｉ＝１，…８５３）から対応する前記アスペクト比切換回路２４の前記ＮＯＲ回路２５iにタイミング信号が送出されるが、ＮＯＲ回路２５1 〜２５107 及びＮＯＲ回路２５748 〜２５853の出力は各々、常に「Ｌ」レベルとなり、アスペクト比が１６：９である表示画面を表示する場合、前記格段のフリップフロップ２２i （ｉ＝１，…８５３）からタイミング信号が対応する前記ＮＯＲ回路２５i に送られ、前記ＮＯＲ回路２５i から「Ｈ」レベルの信号が出力する
　表示装置の駆動回路。」
（以下、「引用発明２」という。）
　
（３）対比
　本願補正発明と引用発明２とを対比する。
（ア）
　引用発明２における「アスペクト比が１６：９である表示装置にアスペクト比が４：３である表示画面を表示する映像信号線駆動回路」は、アスペクト比が４：３である表示画面を表示した際、表示画面に非表示領域５０３，５０４と表示領域５０２が設けられた表示、すなわち部分表示をする駆動回路であるから、本願補正発明における「表示装置の表示部に非表示領域を作成することで部分表示を可能とする、表示装置の駆動回路」に相当するといえる。
（イ）
　引用発明２における「８５３個のフリップフロップを縦続接続して構成したシフトレジスタ回路２１」と「アスペクト比切換回路２４」は、本願補正発明における「複数段からなるシフトレジスタ」と「該シフトレジスタから出力された信号を処理する信号処理回路」に、それぞれ相当する。
（ウ）
　引用発明２における「非表示領域５０３，５０４」と「表示領域５０２」は、本願補正発明における「部分表示時に非表示領域となる第１および第２部」と「部分表示時に表示領域となる第３部」に、それぞれ相当する。
（エ）
　引用発明２における「アスペクト比が４：３である表示画面を表示する場合、各段のフリップフロップ２２i （ｉ＝１，…８５３）から対応するアスペクト比切換回路２４のＮＯＲ回路２５iにタイミング信号が送出されるが、ＮＯＲ回路２５1 〜２５107 及びＮＯＲ回路２５748 〜２５853の出力は各々、常に「Ｌ」レベルとな」ることは、アスペクト比が４：３である表示画面を表示する場合、すなわち、非表示領域を形成する部分表示の場合に、非表示領域５０３，５０４に対応するＮＯＲ回路２５1 〜２５107 及びＮＯＲ回路２５748 〜２５853が、フリップフロップからの信号を遮断することであるから、本願補正発明における「部分表示時には、上記信号処理回路が、シフトレジスタのうち上記第１および第２部に対応する各段から出力された信号を遮断」することと、「部分表示モード信号が入力されているときに、上記第１および第２部に対応する段から出力されるパルスを遮断する」ことに相当するといえる。
（オ）
　引用発明２における「複数のＮＯＲ回路２５i」は、本願補正発明における「複数の遮断回路」に相当する。
（カ）
　引用発明２において、アスペクト比が１６：９である表示画面を表示する場合とは、非表示領域となる部分も含めて表示する場合であり、部分表示モード信号が入力されていないときである。また、その場合、各段のフリップフロップ２２i （ｉ＝１，…８５３）からタイミング信号が対応するＮＯＲ回路２５i に送られると、ＮＯＲ回路２５i から「Ｈ」レベルの信号が出力するから、非表示領域に対応するＮＯＲ回路も含めて、パルスを通過させているものである。よって、引用発明２における「アスペクト比が１６：９である表示画面を表示する場合、前記格段のフリップフロップ２２i （ｉ＝１，…８５３）からタイミング信号が対応する前記ＮＯＲ回路２５i に送られ、前記ＮＯＲ回路２５i から「Ｈ」レベルの信号が出力する」ことは、本願補正発明における「部分表示モード信号が入力されていないときに、上記第１および第２部に対応する段から出力されるパルスを、その終端位置を変えることなく始端位置だけを遅らせて通過させる」ことと、「部分表示モード信号が入力されていないときに、上記第１および第２部に対応する段から出力されるパルスを、通過させる」点で共通しているといえる。
　
　してみると、両者の一致点、相違点は、以下のとおりである。
（一致点’）
「表示装置の表示部に非表示領域を作成することで部分表示を可能とする、表示装置の駆動回路であって、
　複数段からなるシフトレジスタと、該シフトレジスタから出力された信号を処理する信号処理回路とを備え、
　上記表示部には、部分表示時に非表示領域となる第１および第２部と、該第１および第２部の間に位置し、部分表示時に表示領域となる第３部とが設けられ、
　部分表示時には、上記信号処理回路が、シフトレジスタのうち上記第１および第２部に対応する各段から出力された信号を遮断し、
　上記信号処理回路は複数の遮断回路を備え、各遮断回路は、部分表示モード信号が入力されているときに、上記第１および第２部に対応する段から出力されるパルスを遮断する一方、部分表示モード信号が入力されていないときに、上記第１および第２部に対応する段から出力されるパルスを、通過させることを特徴とする表示装置の駆動回路。」　
（相違点１’）
　本願補正発明においては、「シフトレジスタにおいては、第１部に対応する各段のうち第３部側の末段と、第３部に対応する各段のうち第１部側の末段との接続構成、第２部に対応する各段のうち第３部側の末段と、第３部に対応する各段のうち第２部側の末段との接続構成、および、それぞれが第３部に対応し、互いに隣接する２段の接続構成が同一」であるのに対し、引用発明２においては、「表示領域５０２の始まりとなる横の画素に対応するフリップフロップ２２108 と、このフリップフロップ２２108 の前段のフリップフロップ２２107 との間に入力段切換回路２３が設けられ」ており、本願補正発明に相当する第１部と第３部が隣接する接続箇所に、入力段切換回路２３が含まれている点。
　
（相違点２’）
  本願補正発明においては、「部分表示モード信号が入力されていないときに、上記第１および第２部に対応する段から出力されるパルスを、その終端位置を変えることなく始端位置だけを遅らせて通過させる」のに対し、引用発明２においては、「部分表示モード信号が入力されていないときに、上記第１および第２部に対応する段から出力されるパルスを、通過させる」にとどまり、その終端位置を変えることなく始端位置だけを遅らせる構成を有していない点。
　
（４）判断
　上記相違点１’ないし２’について検討する。
（相違点１’について） 
 　引用例２に、「切換手段を備えているように構成しても良い。」（上記「（２）（ｇ）」参照。）と記載されているように、引用発明２において、入力段切換回路を設けるか否かは、任意事項であるから、引用発明２に入力段切換回路を設けずに、本願補正発明のように、「シフトレジスタにおいては、第１部に対応する各段のうち第３部側の末段と、第３部に対応する各段のうち第１部側の末段との接続構成、第２部に対応する各段のうち第３部側の末段と、第３部に対応する各段のうち第２部側の末段との接続構成、および、それぞれが第３部に対応し、互いに隣接する２段の接続構成が同一」となる構成とすることは、当業者が容易に想到し得ることである。
　
（相違点２’について） 
　相違点２’は、上記「［理由１］（３）」の（相違点）と同じであり、上記「［理由１］（４）」で示したとおり、シフトレジスタからの出力信号を、パルスの終端位置を変えることなく始端位置だけを遅らせて通過させることは、本願の優先日前に周知な技術である。
　この周知技術は、シフトレジスタの各出力パルスの切替えタイミングが重なることにより生じる問題を解決するためのものであるが、引用発明２もシフトレジスタの各出力パルスの切替えを行うものであるから、引用発明２に前記周知技術を適用することに格別の困難性は見出せない。
　また、本願補正発明における効果も、引用発明２及び前記周知技術が、それぞれ有する効果から予測される範囲内のものである。
　よって、引用発明２に前記周知技術を適用し、本願補正発明における「終端位置を変えることなく始端位置だけを遅らせる」構成を付加することは、当業者が容易に想到し得ることである。
　
（５）むすび
　以上のとおり、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項で準用する同法第１２６条第５項の規定に違反するものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により、やはり却下すべきものである。
　
３．本願発明について
（１）本願に係る発明
　本件補正は、上記のとおり却下されたので、本願の請求項１から１７までのそれぞれに係る発明は、本件補正前の特許請求の範囲の請求項１から１７までのそれぞれに記載された事項によって特定されるとおりのものである。特に、請求項１に係る発明（以下、「本願発明」という。）は、以下のとおりのものである。
　
「表示装置の表示部に非表示領域を作成することで部分表示を可能とする、表示装置の駆動回路であって、
　複数段からなるシフトレジスタと、該シフトレジスタから出力された信号を処理する信号処理回路とを備え、
　上記表示部には、部分表示時に非表示領域となる第１および２部と、該第１および第２部の間に位置し、部分表示時に表示領域となる第３部とが設けられ、
　部分表示時には、上記信号処理回路が、シフトレジスタのうち上記第１および第２部に対応する各段から出力された信号を遮断し、
　上記シフトレジスタにおいては、第１部に対応する各段のうち第３部側の末段と、第３部に対応する各段のうち第１部側の末段との接続構成、第２部に対応する各段のうち第３部側の末段と、第３部に対応する各段のうち第２部側の末段との接続構成、および、それぞれが第３部に対応し、互いに隣接する２段の接続構成が同一となっていることを特徴とする表示装置の駆動回路。」
　
（２）原査定の拒絶の理由
　本願発明に対する原査定の拒絶の理由は、概略以下のとおりである。
　
「（理由）
　本願発明は、その出願前に日本国内又は外国において頒布された下記の刊行物に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　
　　引用例１：特開平１０−３３３６５０号公報」
　
（３）引用例記載の事項・引用発明
　引用例１に記載された事項、及び、引用発明１は、上記「２．［理由１］（２）」に記載したとおりである。
　
（４）対比・判断
　本願発明は、本願補正発明から、「上記信号処理回路は複数の遮断回路を備え、各遮断回路は、部分表示モード信号が入力されているときに、上記第１および第２部に対応する段から出力されるパルスを遮断する一方、部分表示モード信号が入力されていないときに、上記第１および第２部に対応する段から出力されるパルスを、その終端位置を変えることなく始端位置だけを遅らせて通過させる」ことの特定を省いたものである。すなわち、本願発明は、本願補正発明から、上記「２．[理由１]」で説示した本願補正発明と引用発明１との相違点をもたらした特定を省いたものである。
　したがって、本願発明と引用発明１との間に実質的な相違点はない。
　
（５）むすび
　以上に検討したとおり、本願発明は、引用例１に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　したがって、他の請求項に係る発明について審理するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。