【事件の表示】
　平成　８年特許願第２２９６４６号「半導体記憶装置」拒絶査定に対する審判事件［平成１０年　３月１７日出願公開、特開平１０−　７４３９６］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１.手続の経緯、本願発明
　本願は、平成８年８月３０日の出願であって、その請求項１に係る発明は、平成１１年４月３０日付けの手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものと認める。
「テスタを用いて不良アドレスの検出と冗長メモリセルアレイへの切り替えを行う半導体記憶装置において、外部データを記憶するための記憶素子が集まったメインメモリセルアレイと、前記メインメモリセルアレイに複数欠陥がある場合に前記メインメモリセルアレイの欠陥部分と置き換えることができる複数の冗長メモリセルアレイと、外部アドレスに対応した前記メインメモリセルアレイ内の記憶素子を読み出すための読み出し装置と、前記記憶素子より読み出した内容と前記外部アドレスに対応しており前記テスタからの外部期待値データとを比較する比較装置と、前記記憶素子より読み出した内容と前記外部期待値データが不一致の場合に前記外部アドレスの１部分の情報をラッチするためのラッチ回路と、前記ラッチ回路にラッチされた前記外部アドレスの１部分の情報を行線救済用のアドレスデータを書き込むための部分と列線救済用のアドレスデータを書き込むための部分とに分割された不揮発性記憶素子に書き込むための書き込み制御回路と、通常読み出し時には前記外部アドレスと前記不揮発性素子に書き込まれた冗長メモリセルに置き換えるべきアドレスが一致している場合には冗長メモリセルの内容を読み出す手段とを備えたことを特徴とする半導体記憶装置」
　なお、平成１１年９月１日付けの補正は、却下された。
　
２.引用例記載の発明
　原査定の拒絶理由に引用した特開平３−１６０６９８号公報（以下「引用例」という。）には、図面第１図に関して「リダンダンシー・アドレス・コントロール回路１１に入力されるＳＬＦＲ信号はセルフリダンダンシーを開始する信号である。」（公報第３頁左上欄第１４行〜同第１６行目）と記載され、更に「次に、書込みデータ設定回路２０から、ＤＱバッファ１４，コンパレータ２１へ書込みデータ(たとえばオール“１”）をセットする(第３図のステップ４１)。次に、セットしたデータをリダンダンシー書込み・読出しコントロール回路１１ａで発生したコントロール信号（／ＣＥ，／ＷＥ）をもとにページ書込みする(ステップ４２)。この時、コラムアドレスのインクリメントはＹカウンタ１２で行なう。書込み後に、Ｙカウンタ１２をリセットし、Ｙカウンタ１２の指定したカラムアドレスのデータを読み出す(ステップ４３)。」（公報第３頁右上欄第１２行〜同頁左下欄第３行目）と記載され、更に「読み出したデータと先にセットした書込みデ-タとをコンパレータ２１で比較する(ステップ４４)。エラーが検出されればコンパレータ２１がフラグを出力し、そのときのカラムアドレスを不良アドレス記憶ラッチ２２がラッチする(ステップ４５)。この動作をＹカウンタ(カラム方向)をインクリメントしながら(ステップ４６，４７)１ページ分の全バイト(1ワード線分)に対して行なう。
次に、書込みデータを別のデータ（たとえばオール“０”)にかえて(ステップ４８)エラーチェツクする。このようにして、あるページ(ワード線)に対して多種のデ-タパターンでエラーチェツクを行なう。その結果、もしエラーが検出されれば、その不良カラムアドレスを不良アドレス記憶ラッチ２２に記憶する。以上述べた動作を全ロウアドレスについて行なう(ステップ４９，５０)。つまり、一度でも不良と判定されれば、そのロウアドレスａ１、カラムアドレスａ２は不良アドレスとして不良アドレス記憶ラッチ２２に記憶される。」（公報第３頁左下欄第５行〜同頁右下欄第５行目）と記載され、更に「さらに、必要なスペア数と、使用できるスペア数を比較、全不良が救済できる場合は、置き換えるスペアアドレスを不揮発性ラッチ１９ａ，１９ｂへ出力し、そのアドレスをラッチし、アドレスの置換えを行なう(第2図のステップ３２,３３)。この時、その他、アドレス置換えに必要な情報も不揮発性ラッチ１９ａにラッチする。」（公報第３頁右下欄第１４行〜第４頁左上欄第１行目）と記載され、更に「通常時のチップからの読出しはアクセスされたアドレスデータｃと不揮発性ラッチ１９ａ，１９ｂに蓄えたアドレスデータとをアドレス切換判断回路２８ａ，２８ｂが比較し、一致すれば、Ｘデコーダ１６へスペアロウアドレス、Ｙデコーダ１７へスペアカラムアドレスを出力して、スペアアドレスについて読出しを行なう。書込みについても同様である。」（公報第４頁左上欄第５行〜同第１２行目）と記載されている。
　そして、引用例に記載されている発明のメモリセルアレイ１８は、外部データを記憶するための記憶素子が集まったメインメモリセルアレイと該メインメモリセルアレイに複数欠陥がある場合に前記メインメモリセルアレイの欠陥部分と置き換えることができる複数の冗長メモリセルアレイとから構成されているので、上記引用例には、
　不良アドレスの検出と冗長メモリセルアレイへの切り替えを行う不揮発性半導体記憶装置において、外部データを記憶するための記憶素子が集まったメインメモリセルアレイと、前記メインメモリセルアレイに複数欠陥がある場合に前記メインメモリセルアレイの欠陥部分と置き換えることができる複数の冗長メモリセルアレイと、Ｘカウンタ１３及びＹカウンタ１２で生成されたロウアドレスａ１及びカラムアドレスａ２に対応した前記メインメモリセルアレイ内の記憶素子を読み出すための読み出し装置（Ｘデコーダ１６、Ｙデコーダ１７及びセンスアンプ２７）と、前記記憶素子より読み出したデータと前記ロウアドレスａ１及びカラムアドレスａ２に対応しており書込みデータ設定回路２０からのセットした書込みデータとを比較するコンパレータ２１と、前記記憶素子より読み出したデータと前記セットした書込みデータが不一致の場合に前記ロウアドレスａ１及びカラムアドレスａ２とをラッチする不良アドレス記憶ラッチ２２と、前記不良アドレス記憶ラッチ２２にラッチされた前記ロウアドレスａ１及びカラムアドレスａ２の情報をロウアドレス用の不揮発性ラッチ１９ａ及びカラムアドレス用の不揮発性ラッチ１９ｂに書き込むためのスペア使用判断回路２３と、通常読み出し時には外部アドレスｃと前記行線救済用の不揮発性ラッチ１９ａ及び列線救済用の不揮発性ラッチ１９ｂに書き込まれた冗長メモリセルに置き換えるべきアドレスが一致している場合には冗長メモリセルの内容を読み出す手段とを備えた不揮発性半導体記憶装置、に関する発明が記載されている。
　
３.対比・判断
　本願発明と上記引用例に記載されている発明とを対比すると、上記引用例に記載されている発明の「不揮発性半導体記憶装置」は本願発明の「半導体記憶装置」に包摂され、上記引用例の「記憶素子より読み出したデータ」及び「セットした書込みデータ」はそれぞれ本願発明の「記憶素子より読み出した内容」及び「期待値データ」に相当しており、また上記引用例に記載されている発明の「コンパレータ２１」は本願発明の「比較装置」と同義であり、上記引用例に記載されている発明の「不良アドレス記憶ラッチ２２」はＸカウンタ及びＹカウンタで生成されるアドレス信号の内の１部分のアドレス信号（ａ１，ａ２）をラッチしているので、本願発明の「ラッチ回路」に相当し、そして引用例に記載されている発明においても、不良アドレス記憶ラッチ２２に記憶された不良アドレスの一部分の情報を行線救済用のアドレスデータを書き込むための部分と列救済用のアドレスデータを書き込むための部分とに分割された不揮発性ラッチ１９ａ及び１９ｂに書き込んでいるので、この書き込みを制御するための書き込み制御回路は当然備えられているものと認められるから、両者の発明は
「不良アドレスの検出と冗長メモリセルアレイへの切り替えを行う半導体記憶装置において、外部データを記憶するための記憶素子が集まったメインメモリセルアレイと、前記メインメモリセルアレイに複数欠陥がある場合に前記メインメモリセルアレイの欠陥部分と置き換えることができる複数の冗長メモリセルアレイと、外部アドレスに対応した前記メインメモリセルアレイ内の記憶素子を読み出すための読み出し装置と、前記記憶素子より読み出した内容と前記外部アドレスに対応しており期待値データとを比較する比較装置と、前記記憶素子より読み出した内容と前記期待値データが不一致の場合に前記外部アドレスの１部分の情報をラッチするためのラッチ回路と、前記ラッチ回路にラッチされた前記外部アドレスの１部分の情報を行線救済用のアドレスデータを書き込むための部分と列線救済用のアドレスデータを書き込むための部分とに分割された不揮発性記憶素子に書き込むための書き込み制御回路と、通常読み出し時には前記外部アドレスと前記不揮発性素子に書き込まれた冗長メモリセルに置き換えるべきアドレスが一致している場合には冗長メモリセルの内容を読み出す手段とを備えたことを特徴とする半導体記憶装置」である点で一致し、以下の点で両者の発明は相違しているものと認められる。
＜相違点＞
　本願発明では、テスタを用いて半導体記憶装置のテストを行なっているためにテストデータの読み出しに必要なアドレス信号及び比較のために必要な期待値データを半導体記憶装置の外部から供給しているのに対して、上記引用例に記載されている発明では、半導体記憶装置内に試験回路を組み込みこれによってテストを行っているためにテストデータの読み出しに必要なアドレス信号及び比較のために必要な期待値データを半導体記憶装置の内部で生成している点。
　そこで、上記相違点について検討すると、テスタを用いて半導体記憶装置をテストし、テストデータの読み出しに必要なアドレス信号及び比較のために必要な期待値データを半導体記憶装置の外部から供給することは、例えば特開平５−３２５５９４号公報あるいは特開平５−１４４２９０号公報（第５図の従来例の記載参照）に記載されているように従来周知の技術事項であるから、上記引用例に記載されている発明の半導体記憶装置のテストをテスタを用いて行い、テストデータの読み出しに必要なアドレス信号及び比較のために必要な期待値データを外部から供給するようにして本願発明のように構成することは当業者が容易に想到し得る程度のものと認められる。
　
４．むすび
　以上のとおりであるから、本願発明は引用例に記載された発明及び上記周知技術に基づいて当業者が容易に想到できたものと認められ、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり決定する。