【事件の表示】
　平成　７年特許願第１３３７０２号「発振回路」拒絶査定に対する審判事件［平成　８年１２月１３日出願公開、特開平　８−３３０８４７］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
  本願は、平成７年５月３１日の出願であって、その請求項１に係る発明は、手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次の事項により特定されるものである。
「水晶振動子と、インバータと、トランジスタ帰還抵抗とが発振入力端子及び発振出力端子との間に並列接続され、前記水晶振動子の両端にそれぞれ容量が接続されてなる発振回路において、前記トランジスタ帰還抵抗を構成するＰ，Ｎ型ＭＯＳトランジスタの各ゲートに第１及び第２の制御電圧を印加する制御手段を設け、前記発振出力端子の発振が不安定であることに応答して、前記制御手段が前記第１及び第２の制御電圧を変更し前記発振出力端子の発振を安定させることを特徴とする発振回路。」
２．引用例記載の発明
これに対して、原査定の拒絶理由に引用された各引用例には、以下の事項が記載されている。
Ａ．特開平４−４２６０１号公報（以下、引用例１という）
（１）「水晶振動子と、該水晶振動子に並列に接続されたインバータと、電源電圧が所定のしきい値電圧より低い場合に前記インバータに並列に接続される第１のＣＭＯＳトランジスタ帰還抵抗と、電源電圧が前記しきい値より高い場合に前記インバータに並列に接続される第２のＣＭＯＳトランジスタ帰還抵抗とを備えたことを特徴とするＣＭＯＳ水晶発振回路。」（第１頁左下欄第５行乃至第１２行、特許請求の範囲の記載から抽出）
（２）「このように、従来のＣＭＯＳ水晶発振回路では、帰還抵抗１２としてＰ型ＦＥＴ１２ａとＮ型ＦＥＴ１２ｂとのオン抵抗を用いているため、発振回路の電源電圧Ｖｄｄが変動すると帰還抵抗１２の抵抗値が変動し発振不良が発生するという問題点がある。従って、本発明の目的は広範囲の電源電圧で安定した発振動作が確保される簡単な回路構成のＣＭＯＳ水晶発振回路を提供することにある。」（第１頁右下欄第２０行乃至第２頁左上欄第７行から抽出）
（３）「第１図において、帰還抵抗制御回路２６は発振回路の電源電圧Ｖｄｄを検出し、以下のようにトランスファゲート２４及び２５を制御することにより、電源電圧Ｖｄｄに応じた低電圧動作用帰還抵抗２２及び高電圧動作用帰還抵抗２３の切替えを行う。」（第２頁右下欄第１０行乃至第１４行から抽出）
（４）「従って、本実施例によれば、帰還抵抗制御回路２６が発振回路の電源電圧Ｖｄｄに応じてトランスファゲート２４及び２５を制御し低電圧動作用帰還抵抗２２及び高電圧動作用帰還抵抗２３の切替えを行うので、電源電圧が低い場合にも高い場合にもほぼ一定の帰還抵抗値が得られ、電源電圧Ｖｄｄが変動しても安定した発振動作が確保される。」（第３頁左上欄第１７行乃至右上欄第３行から抽出）
（５）「発振入力端子ＯＳＣＩＮ及び発振出力端子ＯＳＣＯＵＴには負荷容量２８ａ及び２８ｂの一端が接続され、これら負荷容量２８ａ及び２８ｂの他端はそれぞれ接地されている。」（第２頁左下欄第１６行乃至第１９行から抽出）
　上記（１）乃至（５）の事項を参照すると、上記引用例１には、水晶振動子２７と、インバータ２１と、トランジスタ帰還抵抗とが発振入力端子ＯＳＣＩＮ及び発振出力端子ＯＳＣＩＯＵＴとの間に並列接続され、前記水晶振動子１の両端にそれぞれ負荷容量２８ａ，２８ｂが接続されてなる発振回路において、前記トランジスタ帰還回路を構成する、低電圧動作用帰還抵抗２２，高電圧動作用還抵抗２３に対してそれぞれ直列に接続されるトランスファゲート２４，トランスファゲート２５を制御する制御信号を印加する帰還抵抗制御回路２６を設け、前記帰還抵抗制御回路２６が、前記発振回路の電源電圧Ｖｄｄを検出して、トランスファゲート２４とトランスファゲート２５のオンオフ動作を行って、低電圧動作用帰還抵抗２２と高電圧動作用帰還抵抗２３とを切替えて、発振出力端子ＯＳＣＩＯＵＴの発振を安定させる発振回路の発明（以下、引用例１記載の発明という）が記載されていると認められる。
Ｂ．特開平１−１６１９０６号公報（以下、引用例２という）
（１）「半導体集積回路内に形成された発振増幅用のインバータおよびこのインバータの入出力端間に接続された帰還抵抗用のＣＭＯＳトランスファゲートと、上記インバータの入出力端間に接続された発振子と、発振開始時から発振が安定するまでの期間は前記ＣＭＯＳトランスファゲート用ＭＯＳトランジスタのゲートに第１の電圧を供給すると共にこの第１の電圧より大きい第２の電圧を前記インバータの動作電源電圧として供給し、発振が安定した後は上記ＣＭＯＳトランスファゲートおよびインバータにそれぞれ上記第１の電圧，第２の電圧とは別の所定の電圧を供給する電源切換回路とを具備することを特徴とする発振回路。」（第１頁左下欄第５行乃至第１７行、特許請求の範囲の記載から抽出）
（２）「ＣＭＯＳトランスファゲート４は、ＰチャネルＭＯＳトランジスタ１３とＮチャネルＭＯＳトランジスタ１７とが並列に接続されており、本例ではＮチャネルトランジスタ１７のゲートが接地ノードに接続されている。」（第３頁右下欄第１３行乃至第１７行から抽出）
（３）「発振開始時から発振が安定するまでの期間に、第１の電源切換回路１４は第１の分圧電圧ＶD１を選択してＣＭＯＳトランスファゲート４に供給し、第２の電源切換回路１５は第２の分圧電圧ＶD２を選択してＣＭＯＳインバータ３に供給する。」（第４頁左下欄第１５行乃至第１９行から抽出）
（４）「発振が安定状態になったら、各電源切換回路１４，１５はそれぞれ降圧電圧ＶHを選択して発振回路部２へ供給する。このとき、分圧回路１１，１２は非動作状態になり、消費電流が抑制されるようになる。」（第４頁右下欄第１８行乃至第５頁左上欄第２行から抽出）
（５）「第６図に示す発振回路は、第１図を参照して前述した発振回路に比べて、ＣＭＯＳトランスファゲート４のＮチャネルトランジスタ１７のゲートに分圧電圧ＶD１’または降圧電圧ＶHを供給するための第３の電源切換回路６１と、上記分圧電圧ＶD１’を生成するための第３の分圧回路６２とが付加されたものであり、その他は同じであるので第１図中と同一符号を付している。この発振回路においては、ＣＭＯＳトランスファゲート４の抵抗（帰還抵抗）をより細かく調整するように第３の分圧電圧ＶD１’を設定することが可能になる。」（第５頁左上欄第４行乃至第１５行から抽出）
　上記（１）乃至（５）の事項、特に、第６図の実施例を参照すると、上記引用例２には、水晶振動子６と、インバータ３と、ＣＭＯＳトランスファゲート４とが発振入力端子及び発振出力端子との間に並列接続され、前記水晶振動子６の両端にそれぞれ容量が接続されてなる発振回路において、前記ＣＭＯＳトランスファゲート４を構成するＰチャネルＭＯＳトランジスタ１３とＮチャネルＭＯＳトランジスタ１７の各ゲートに第１の制御電圧ＶD１を印加する第１の電源切換回路１４及び第２の制御電圧ＶD１’を印加する第３の電源切換回路６１からなる制御手段を設け、第１の制御電圧ＶD１及び第２の制御電圧ＶD１’は、第１の分圧回路１１の分圧電圧及び第３の分圧回路６２の分圧電圧により与えられ、発振開始時から発振が安定するまでの期間に前記ＣＭＯＳトランスファゲート４を構成するＰチャネルＭＯＳトランジスタ１３とＮチャネルＭＯＳトランジスタ１７の各ゲートに第１の制御電圧ＶD１及び第２の制御電圧ＶD１’を印加し、発振が安定状態になったら、第１の電源切換回路１４と第３の電源切換回路６１は降圧電圧ＶHを印加する発振回路の発明（以下、引用例２記載の発明という）が記載されていると認められる。
３．対比
　引用例１記載の発明と請求項１に係る発明とを比較すると、引用例１記載の発明の、
「水晶振動子２７」、「インバータ２１」、「トランジスタ帰還抵抗」、「発振入力端子ＯＳＣＩＮ」、「発振出力端子ＯＳＣＯＵＴ」、及び「負荷容量２８ａ，２８ｂ」は、それぞれ、請求項１に係る発明の、「水晶振動子」、「インバータ」、「トランジスタ帰還抵抗」、「発信入力端子及び発振出力端子」、及び「それぞれの容量」に相当していると認められる。
　また、引用例１記載の「帰還抵抗制御回路２６」も、請求項１に係る発明の「制御手段」も、発振回路の発振を安定させるために制御を行う制御手段である点では一致していると認められ、両者は、以下の点で一致し、以下の各点で相違すると認められる。
＜一致点＞
　水晶振動子と、インバータと、トランジスタ帰還抵抗とが発振入力端子及び発振出力端子との間に並列接続され、前記水晶振動子の両端にそれぞれ容量が接続されてなる発振回路において、制御手段が前記発振出力端子の発振を安定させる発振回路である点。
＜相違点＞
（１） 制御手段が、請求項１に係る発明では、Ｐ，Ｎ型ＭＯＳトランジスタの各ゲートに第１及び第２の制御電圧を印加するのに対し、引用例１記載の発明では、低電圧動作用帰還抵抗２２，高電圧動作用還抵抗２３に対してそれぞれ直列に接続されるトランスファゲート２４，トランスファゲート２５に制御電圧を印加する点。
（２） 制御手段が、請求項１に係る発明では、発振出力端子の出力が不安定であることに応答して、第１及び第２の制御電圧を変更し発振出力端子の発振を安定させるのに対し、引用例１記載の発明では、発振回路の電源電圧Ｖｄｄを検出して、トランスファゲート２４とトランスファゲート２５のオンオフ動作を行って、低電圧動作用帰還抵抗２２と高電圧動作用帰還抵抗２３とを切替え、発振出力端子ＯＳＣＯＵＴの発振を安定させる点。
４．当審の判断
　上記（１）の点については、引用例２記載の発振回路の発明において、トランジスタ帰還抵抗として、ＰチャネルＭＯＳトランジスタ１３とＮチャネルＭＯＳトランジスタ１７からなるＣＭＯＳトランスファゲート４を用いる構成が開示されており、この引用例２記載のＣＭＯＳトランスファゲート４は、請求項１に係る発明のＰ，Ｎ型ＭＯＳトランジスタに相当したものであると認められるから、引用例１記載の発明の、トランスファゲート２４，２５及び低電圧動作用帰還抵抗２２，高電圧動作用帰還抵抗２３からなるトランジスタ帰還抵抗に代えて、引用例２記載の発明のＰ，Ｎ型ＭＯＳトランジスタを採用するように変更することは、当業者が容易に想到することができたものと認められる。
　上記（２）の点については、引用例１記載の発明の、発振回路の電源電圧Ｖｄｄを検出して行う制御は、電源電圧Ｖｄｄが変動すると発振不良が発生する、即ち、発振回路の発振出力端子の発振が不安定になることに対応した制御であると認められ、発振回路の発振が不安定であることに応答して発振を安定させる制御を行おうとすることは、引用例１記載の発明に基いて当業者が容易に想到し得ることであると認められる。
　また、そのための具体的手段としての第１及び第２の制御電圧を変更して発振を安定させる点については、引用例２記載の発明には、第１の分圧回路１１及び第３の分圧回路６２の分圧電圧である、第１の制御電圧ＶD１及び第２の制御電圧ＶD１’を、Ｐ，Ｎ型ＭＯＳトランジスタの各ゲートに印加して制御すること、及び、分圧回路を設けることにより、帰還抵抗をより細かく調整するように分圧電圧を調整するということが開示されているから、引用例１記載の発明の低電圧動作用帰還抵抗２２，高電圧動作用帰還抵抗２３の切換に代えて、引用例２記載の発明の、分圧回路の出力をＰ，Ｎ型ＭＯＳトランジスタの各ゲートに印加して帰還抵抗を細かく調整できるようにする構成を採用して、請求項１に係る発明の構成とすることは、当業者が容易になし得たことと認められる。
５．むすび
　以上のとおりであるから、請求項１に係る発明は、引用例１，２記載の発明に基いて当業者が容易に発明をすることができたものと認められ、特許法第２９条第２項の規定により特許を受けることができない。　　　
　よって、結論のとおり審決する。