【事件の表示】
　特願２００７−２７２０８４「表示装置」拒絶査定不服審判事件〔平成２１年　５月　７日出願公開，特開２００９−　９９８８７〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成１９年１０月１９日の出願であって，平成２２年１０月４日に補正書が提出され，平成２４年１１月３０日付けで拒絶の理由が通知され，同年１２月２５日に意見書と手続補正書が提出され，平成２５年３月２１日付けで拒絶査定がされ，同年７月１日に前記拒絶査定に対する不服審判が請求されるとともに手続補正書が提出され，同年８月８日に前置審査を担当する審査官による面接が行われ，同年８月２６日に同審査官による電話応対が行われ，同年９月９日付けで審尋がおこなわれ，同年１１月１１日に前記審尋に対する回答書が提出されたものである。
　
第２　平成２５年７月１日に提出された手続補正書でした手続補正の却下の決定
　
［補正の却下の決定の結論］
　平成２５年７月１日に提出された手続補正書による手続補正を却下する。
　
［理　由］
１　本件手続補正の内容
　平成２５年７月１日に提出された手続補正書による補正（以下「本件補正」という。）は，特許請求の範囲及び明細書についてするものであって，補正前後の請求項１，７は，各々次のとおりである。
　
（補正前）
「【請求項１】
　薄膜トランジスタのゲート電極として機能する部分を有する，ゲート線と，
　ゲート絶縁膜と，
　該基板上に前記ゲート線および前記ゲート絶縁膜が順次形成される，基板と，
　前記ゲート絶縁膜上に形成され，前記薄膜トランジスタのドレイン電極として機能する部分を有する，データ線と，
　前記ゲート絶縁膜上に形成され，前記薄膜トランジスタのソース電極として機能する部分を有する，画素電極と，
　前記ゲート電極の上の前記ゲート絶縁膜上に形成される酸化物半導体層と，
　前記データ線，前記画素電極，および前記酸化物半導体層上に形成される保護膜と，
　を備える画素を備える表示装置であって，
　前記データ線および前記ドレイン電極は１つの連続した層から作製され，
　前記画素電極および前記ソース電極は１つの連続した層から作製され，
　前記酸化物半導体層は前記ドレイン電極および前記ソース電極と直接に接続され，かつ前記データ線と前記画素電極が別の導電膜から構成され，
　前記酸化物半導体層の領域の一部分をレーザー照射，またはプラズマ処理，あるいは還元アニールによる改質により低抵抗化し，該改質により低抵抗化した領域の部分に前記データ線および前記画素電極のうちの少なくとも一方を接続することを特徴とする表示装置。」
　
「【請求項７】
　薄膜トランジスタのゲート電極として機能する部分を有する，ゲート線と，
　ゲート絶縁膜と，
　該基板上に前記ゲート線および前記ゲート絶縁膜が順次形成される，基板と，
　前記ゲート絶縁膜上に形成され，前記薄膜トランジスタのドレイン電極として機能する部分を有する，データ線と，
　前記ゲート電極の上の前記ゲート絶縁膜上に形成される酸化物半導体層と，
　前記ゲート絶縁膜，前記データ線，および前記半導体層上に形成される保護膜と，
　前記保護膜上に形成され，前記薄膜トランジスタのソース電極として機能する部分を有し，前記保護膜に形成されたスルーホールを通して前記薄膜トランジスタのソースと接続されている，画素電極と，
　を備える画素を備える表示装置であって，
　前記データ線および前記ドレイン電極は１つの連続した層から作製され，
　前記画素電極および前記ソース電極は１つの連続した層から作製され，
　前記酸化物半導体層は前記ドレイン電極および前記ソース電極と直接に接続され，
　前記酸化物半導体層の領域の一部分をレーザー照射，またはプラズマ処理，あるいは還元アニールによる改質により低抵抗化し，該改質により低抵抗化した領域の部分に前記データ線および前記画素電極のうちの少なくとも一方を接続することを特徴とする表示装置。」
　
（補正後）
「【請求項１】
　薄膜トランジスタのゲート電極として機能する部分を有する，ゲート線と，
　ゲート絶縁膜と，
　該基板上に前記ゲート線および前記ゲート絶縁膜が順次形成される，基板と，
　前記ゲート絶縁膜上に形成され，前記薄膜トランジスタのドレイン電極として機能する部分を有する，データ線と，
　前記ゲート絶縁膜上に形成され，前記薄膜トランジスタのソース電極として機能する部分を有する，画素電極と，
　前記ゲート電極の上の前記ゲート絶縁膜上に形成される酸化物半導体層と，
　前記データ線，前記画素電極，および前記酸化物半導体層上に形成される保護膜と，
　を備える画素を備える表示装置であって，
　前記データ線および前記ドレイン電極は１つの連続した層から作製され，
　前記画素電極および前記ソース電極は１つの連続した層から作製され，
　前記酸化物半導体層は前記ドレイン電極および前記ソース電極と直接に接続され，かつ前記データ線と前記画素電極が別の導電膜から構成され，
　前記酸化物半導体層の領域の一部分をレーザー照射，またはプラズマ処理，あるいは還元アニールによるドーピングを伴わない改質により低抵抗化し，該ドーピングを伴わない改質により低抵抗化した領域の部分に前記データ線および前記画素電極のうちの少なくとも一方を接続することを特徴とする表示装置。」
　
「【請求項７】
　薄膜トランジスタのゲート電極として機能する部分を有する，ゲート線と，
　ゲート絶縁膜と，
　該基板上に前記ゲート線および前記ゲート絶縁膜が順次形成される，基板と，
　前記ゲート絶縁膜上に形成され，前記薄膜トランジスタのドレイン電極として機能する部分を有する，データ線と，
　前記ゲート電極の上の前記ゲート絶縁膜上に形成される酸化物半導体層と，
　前記ゲート絶縁膜，前記データ線，および前記半導体層上に形成される保護膜と，
　前記保護膜上に形成され，前記薄膜トランジスタのソース電極として機能する部分を有し，前記保護膜に形成されたスルーホールを通して前記薄膜トランジスタのソースと接続されている，画素電極と，
　を備える画素を備える表示装置であって，
　前記データ線および前記ドレイン電極は１つの連続した層から作製され，
　前記画素電極および前記ソース電極は１つの連続した層から作製され，
　前記酸化物半導体層は前記ドレイン電極および前記ソース電極と直接に接続され，
　前記酸化物半導体層の領域の一部分をレーザー照射，またはプラズマ処理，あるいは還元アニールによるドーピングを伴わない改質により低抵抗化し，該ドーピングを伴わない改質により低抵抗化した領域の部分に前記データ線および前記画素電極のうちの少なくとも一方を接続することを特徴とする表示装置。」
　
２　補正の適否について
　本件補正の補正事項を整理すると次のとおりである。
　
（１）補正事項１
　補正前の請求項１及び請求項７の「前記酸化物半導体層の領域の一部分をレーザー照射，またはプラズマ処理，あるいは還元アニールによる改質により低抵抗化し，該改質により低抵抗化した領域の部分に前記データ線および前記画素電極のうちの少なくとも一方を接続する」を補正して，いずれも補正後の「前記酸化物半導体層の領域の一部分をレーザー照射，またはプラズマ処理，あるいは還元アニールによるドーピングを伴わない改質により低抵抗化し，該ドーピングを伴わない改質により低抵抗化した領域の部分に前記データ線および前記画素電極のうちの少なくとも一方を接続する」にすること。
　
（２）補正事項２
　補正前の請求項１４の「レーザー照射またはプラズマ処理あるいは還元アニールによる改質」を補正して，補正後の「レーザー照射またはプラズマ処理あるいは還元アニールによるドーピングを伴わない改質」にすること。
　
（３）補正事項３
　補正前の明細書の【００１２】，【００１８】及び【００２５】を補正して，補正後の【００１２】，【００１８】及び【００２５】にすること。
　
３　新規事項の追加の有無，及び，補正の目的の適否についての検討
（１）補正事項１について
ア　審判請求書の【請求の理由】の欄における「（２）補正の根拠　請求項１の補正につきましては，現請求項１及び出願当初の明細書の段落番号［０１５４］の『このような酸化物半導体層ＯＳＣは，・・・，あるいはレーザ照射，還元アニールなどによる膜の改質を行なって低抵抗化することによって得られる。』の記載に基づいて，現請求項１の酸化物半導体層を低抵抗化する改質が『酸化物半導体に特有の処理』，すなわち『ドーピングを伴わない処理』であることを明確にしたものであり，いわゆる新規事項に相当するものではありません。」等の主張に照らして，補正事項１は，補正前の「レーザー照射，またはプラズマ処理，あるいは還元アニールによる改質」という発明特定事項を，「ドーピングを伴わない」という技術的特徴によって特定したものと解される。
　そうすると，補正後の前記発明特定事項を具体的な処理方法ごとに展開すると，補正後の発明は，「レーザー照射によるドーピングを伴わない改質」，「プラズマ処理によるドーピングを伴わない改質」あるいは「還元アニールによるドーピングを伴わない改質」により酸化物半導体層の領域の一部分を低抵抗化し，該低抵抗化した領域の部分にデータ線および画素電極のうちの少なくとも一方を接続することを発明特定事項として備えた発明であると理解することができる。
　
イ　一方，特許法第１７条の２第３項は，拒絶査定不服審判を請求する場合において，その審判の請求と同時にする補正は，願書に最初に添付した明細書，特許請求の範囲又は図面（以下「当初明細書等」という。）に記載した事項の範囲内においてしなければならないと規定する。
　
ウ　そうすると，本件補正が適法であるためには，前記補正後の「レーザー照射によるドーピングを伴わない改質」，「プラズマ処理によるドーピングを伴わない改質」あるいは「還元アニールによるドーピングを伴わない改質」という発明特定事項のいずれもが，当初明細書等に記載した事項の範囲内のものであることを要するといえる。
　
エ　そこで，最初に，「プラズマ処理によるドーピングを伴わない改質」という発明特定事項が，当初明細書等に記載した事項の範囲内のものであるかについて検討する。
　
オ　当初明細書等には，以下の記載がある。（なお，下線は，当合議体において付したものである。以下同じ。）
（当ａ）「【０１４７】
（製造方法）
　図１１は，液晶表示装置の製造方法の他の実施例を示す工程図で，図１０に示した画素における工程を示している。
【０１４８】
　以下，工程順に説明する。
【０１４９】
　工程１．（図１１（ａ））
　たとえばガラスからなる基板ＳＵＢ１を用意し，この基板ＳＵＢ１の表面（液晶側の面）の全域にたとえば金属膜を形成する。
【０１５０】
　そして，周知のフォトリソグラフィ技術による選択エッチング法を用いて前記金属膜をパターン化し，ゲート線ＧＬ，ゲート電極ＧＴおよび保持容量線ＲＣを形成する。
【０１５１】
　その後，基板ＳＵＢ１の表面に，前記ゲート線ＧＬ，ゲート電極ＧＴおよび保持容量線ＲＣをも被って絶縁膜ＧＩ（図示せず）を形成する。
【０１５２】
　工程２．（図１１（ｂ））
　前記絶縁膜ＧＩの表面の全域に酸化物半導体層を形成し，フォトリソグラフィ技術による選択エッチング法を用いて前記酸化物半導体層をパターン化し，薄膜トランジスタＴＦＴの形成領域において酸化物半導体層ＯＳＣを残存させる。
【０１５３】
　
この酸化物半導体層ＯＳＣは
ゲート電極ＧＴの直上のいわゆるチャネルとして機能する領域は高抵抗の半導体層
それ以外の領域は低抵抗の半導体層
【０１５４】
　
このような酸化物半導体層ＯＳＣは
図１２に示すように
レジストあるいはハードマスク等から露出された部分をイオン注入や熱拡散，レーザ拡散などによるドーピング
あるいはレーザ照射，還元アニールなどによる膜の改質を行なって低抵抗化することによって得られる
【０１５５】
　この場合，酸化物半導体層ＯＳＣのパターン化と，パターン化された酸化物半導体層ＯＳＣの選択領域の低抵抗化を，ハーフトーンマスクを用いることによって同一のマスク工程で行うことができる。
【０１５６】
　工程３．（図１１（ｃ））
　基板ＳＵＢ１の表面にたとえば樹脂からなる保護膜ＰＡＳを形成し，前記酸化物半導体層ＯＳＣの一端側の低抵抗の半導体層の一部を露出させるスルーホールＴＨ１，前記酸化物半導体層ＯＳＣの他端側の低抵抗の半導体層の一部を露出させるスルーホールＴＨ２を形成する。
【０１５７】
　なお，この際，図示していないが，データ線ＤＬおよびゲート線ＧＬの端部を露出させるコンタクト孔も形成する。
【０１５８】
　その後，前記保護膜ＰＡＳの表面に，前記スルーホールＴＨ１，ＴＨ２およびコンタクト孔をも被って透明導電膜を形成し，フォトリソグラフィ技術による選択エッチング法を用いて前記透明導電膜をパターン化し，データ線ＤＬおよび画素電極ＰＸを形成する。
【０１５９】
　データ線ＤＬの一部は，保護膜ＰＡＳのスルーホールＴＨ１を通して前記酸化物半導体層ＯＳＣの一端側の低抵抗の半導体層（ドレイン領域）に接続され，薄膜トランジスタＴＦＴのドレイン電極ＤＴとして機能するようになっている。また，画素電極ＰＸの一部は，保護膜ＰＡＳのスルーホールＴＨ２を通して前記酸化物半導体層ＯＳＣの他端側の低抵抗の半導体層（ソース領域）に接続され，薄膜トランジスタＴＦＴのソース電極ＳＴとして機能するようになっている。
【０１６０】
　以上の工程でパターンの形成には，たとえばフォトリソグラフィ技術を用いているが，これに限定されず，たとえば印刷技術などを用いてもよい。」
　
（当ｂ）「【０１８０】
　このような酸化物半導体層ＯＳＣは，図１２に示したように，高抵抗の酸化物半導体層ＯＳＣを形成した後に，そのチャネルとして機能させる領域上をたとえばレジストあるいはハードマスク等で覆い，これらレジストあるいはハードマスク等から露出された部分に
イオン注入や熱拡散，レーザ拡散などによるドーピング
あるいはレーザ照射，還元アニールなどによる膜の改質を行なって低抵抗化することによって得られる
　
（当ｃ）「【０２０７】
　酸化物半導体層ＯＳＣの選択的な低抵抗化は，上述したように，低抵抗化を回避する領域（ここでは，チャネルおよびドレインとして機能する領域）を，たとえばレジストやハードマスク等で覆い，その後
イオン注入や熱拡散，レーザ拡散などによるドーピング
あるいはレーザ照射，還元アニールなどによって膜の改質を行なうことでなされる
　
（当ｄ）「【０２２８】
　酸化物半導体層ＯＳＣの選択的な低抵抗化は，低抵抗化を回避する領域（ここでは，チャネル領域）を，たとえばレジストやハードマスク等で覆い，その後それ以外の部分に
イオン注入や熱拡散，レーザ拡散などによるドーピング
レーザ照射，還元アニールなどによって膜の改質を行なうことでなされる
　
（当ｅ）図１２には，図の左側に，縦方向に三行に渡って「レーザ，」，「プラズマ，」，「還元アニールetc．」と，表記され，図の右側に，縦方向に二行に渡って「酸素欠陥導入し」，「導電膜化」と表記されていることを読み取ることができる。
　
カ　上記（当ａ）−（当ｄ）から，当初明細書等に，ドーピングを伴う具体的な処理方法として「イオン注入」，「熱拡散」及び「レーザ拡散」が開示されており，また，ドーピングの有無について特定されていない具体的な処理方法として「レーザ照射」及び「還元アニール」が開示されていることが理解できる。
　
キ　しかしながら，上記（当ａ）−（当ｄ）には，「プラズマ処理によるドーピングを伴わない改質」との記載，または，「ドーピング」を伴わない「プラズマ処理」を開示する記載は認められない。
　
ク　なお，上記摘記（当ｅ）には，図１２の，図の左側に，縦方向に三行に渡って「レーザ，」，「プラズマ，」，「還元アニールetc．」と，表記され，図の右側に，縦方向に二行に渡って「酸素欠陥導入し」，「導電膜化」と表記されていることが示されている。
　一方，上記摘記（当ａ）等には「このような酸化物半導体層ＯＳＣは，
図１２に示すように
イオン注入や熱拡散，レーザ拡散などによるドーピング
あるいはレーザ照射，還元アニールなど
低抵抗化する
　
ケ　そうすると，上記摘記（当ｅ）及び（当ａ）等に接した当業者であれば，図１２の，図の左側に，縦方向に三行に渡って「レーザ，」，「プラズマ，」，「還元アニールetc．」と，表記された各方法は，当該図１２の説明の箇所で例示された，「イオン注入や熱拡散，レーザ拡散などによるドーピング」などのドーピングを伴う方法，及び，「レーザ照射，還元アニール」などのドーピングの有無を特定しない方法を列挙したものと理解することが自然といえる。
　すなわち，図１２の，図の左側に記載された各方法が，「ドーピングを伴わない」ものであるとする記載は当初明細書等には示されておらず，また，図１２の，図の左側に記載された各方法を，「ドーピングを伴わない」ものであると限定して解する特段の事情も認められない。
　さらに，本願の出願前に日本国内において頒布された刊行物である下記の周知例１−２の記載からも明らかなように，酸化物半導体を低抵抗化する方法として，ドーピングを伴うプラズマ処理は周知であるといえるから，当業者であれば，図１２に表示された「プラズマ」を，このようなドーピングを伴うプラズマ処理と理解することが自然といえる。
　したがって，図１２の記載からは，「プラズマ処理によるドーピングを伴わない改質」を，当初明細書等に記載されていたものとしては認めることができない。
　
コ　また，当初明細書等の他の記載を精査しても，「プラズマ処理によるドーピングを伴わない改質」との記載，または，「ドーピング」を伴わない「プラズマ処理」を開示する記載は認められない。したがって，請求項１及び請求項７において，「プラズマ処理によるドーピングを伴わない改質」という事項を特定することを含む補正事項１は，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において，新たな技術事項を導入しないものということはできない。
　
サ　以上検討したように，補正事項１が，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において，新たな技術事項を導入しないものということはできないから，他の補正事項については検討するまでもなく，本件補正は，当初明細書等に記載された事項の範囲内においてしたものということはできない。
　
・周知例１：特開２００３−５０４０５号公報（拒絶理由通知書で引用した文献４）
（周１ａ）「【００１２】
　半導体材料膜は，基本的には不純物を含まない真性半導体，すなわちいわゆるｉ型半導体からなる。
半導体材料膜の導電要素に加工しようとする領域には，導電性付与のため，ｐ型またはｎ型の不純物として，半導体材料膜を構成する元素以外の特定元素が添加される
添加された領域では高い導電性を示す
【００１３】
　
不純物の添加には
熱拡散法
レーザドーピング法
プラズマドーピング法
イオン注入法など，公知の技術が用いられる
【００１４】
　半導体材料膜は，それへの導電性付与の前または後に，形成しようとする要素に対応した形状に加工される。また，基板上に形成された半導体材料膜の形状を加工することなく，ＴＦＴの各要素を形成することもできる。半導体材料膜の不純物が添加されていない領域は，電界が形成されていない環境下では導電性を示さないことから，電極等の導電要素との相対的な位置関係によっては，絶縁要素としても機能する。したがって，半導体材料膜を，チャネル部および導電要素に加工するとともに，絶縁要素にも加工することができる。導電性が付与された画素電極としての領域は，導電性が付与されていない，信号線の直上または直下の領域により区画される。信号線の直上または直下の領域の幅を，信号線のそれよりも大きくし，オフセット領域を確保することで，隣接する画素電極間の絶縁性が確保される。
【００１５】
　
半導体材料膜に，酸化亜鉛（ＺｎＯ），酸化マグネシウム亜鉛（Ｍｇ
x
Ｚｎ
1-x
Ｏ），酸化カドミウム亜鉛（Ｃｄ
x
Ｚｎ
1-x
Ｏ），酸化カドミウム（ＣｄＯ）等の酸化物半導体を用いると，透明な導電要素，たとえば透明画素電極が得られる
半導体材料膜に導電性を付与するための不純物には，ｐ型不純物としてIII族元素（Ｂ，Ａｌ，Ｇａ，ＩｎおよびＴｉ），またはｎ型不純物としてＶ族元素（Ｎ，Ｐ，Ａｓ，ＳｂおよびＢｉ）が用いられる
　
・周知例２：特開２００７−２２０８１６号公報（拒絶査定で引用した文献６）
（周２ａ）「【００４５】
　本発明の第一の実施形態の薄膜トランジスタ（TFT）の製造方法について，図２に基づいて以下に説明する。
【００４６】
　まず，図２（１）に示される如く，基板１及び一対のソース・ドレイン電極２上の全面に
酸化物半導体薄膜層
【００４７】
　図２（２）に示される如く，ゲート絶縁膜４上にゲート電極６を積載し，ゲート電極６をマスクとして，ゲート絶縁膜４をSF6等のガスを用いてドライエッチングする。
【００４８】
　図２（３）はゲート絶縁膜４をドライエッチングした後の断面図を示しており，ゲート絶縁膜４とゲート電極６が自己整合的に同一形状に形成されている。また，酸化物半導体薄膜層３は当該処理でエッチングを行わないので，両端部分がゲート絶縁膜４で被覆されておらず露出した構造となる。
【００４９】
　ゲート絶縁膜４のパターン形成後，図２（４）に示される如く，
酸化物半導体薄膜層３の膜厚方向全体において，ゲート電極６をマスクとして露出した一対のソース・ドレイン領域３２にイオンをドーピングし低抵抗化を行う
低抵抗化は，水素(H)，ヘリウム(He)，ネオン(Ne)，アルゴン(Ar)，クリプトン(Kr)，フッ素(F)，キセノン(Xe)，酸素(O)の少なくとも1種をイオンの状態でドーピングすることで行う
これらの元素をドーピングする際，イオンドーピング法やプラズマ処理によるドーピング等を用いる
イオンドーピング法によるイオンのドーピングは，プラズマ処理によるドーピングに比べ，膜全体において，より確実にイオンをドーピングすることができる
また，プラズマ処理によりドーピングする際，絶縁基板にバイアス電力を印加することで，イオンを層全体により確実にドーピングすることもできる
イオンをドーピングする方法としては，質量分離を行ってイオン化するイオン注入法も挙げられる
　
４　むすび
　したがって，本件補正は，特許法第１７条の２第３項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
＜予備的検討＞
　なお，仮に，上記補正事項を含む本件補正が特許法第１７条の２第３項に規定に違反しないとしても，下記のとおり，本件補正は，特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので，同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
　すなわち，平成２５年７月１日に提出された手続補正書による補正は，補正前の請求項１及び請求項７の，酸化物半導体層の領域の一部分の改質を，「ドーピングを伴わない」ものに限定することとなる補正事項１を含むから，本件補正は，特許請求の範囲の限定的減縮を目的とした補正を含むこととなる。
　そこで，平成２５年７月１日に提出された手続補正書により補正された補正後の請求項７に係る発明（以下「本願補正発明７」という。）が，特許出願の際独立して特許を受けることができるものであるのか否かについて検討する。
　
５　進歩性について
（１）本願補正発明７
　本願補正発明７は，以下のとおりである。（なお，「前記半導体層上に形成される保護膜」は，「前記
酸化物
　
「【請求項７】
　薄膜トランジスタのゲート電極として機能する部分を有する，ゲート線と，
　ゲート絶縁膜と，
　該基板上に前記ゲート線および前記ゲート絶縁膜が順次形成される，基板と，
　前記ゲート絶縁膜上に形成され，前記薄膜トランジスタのドレイン電極として機能する部分を有する，データ線と，
　前記ゲート電極の上の前記ゲート絶縁膜上に形成される酸化物半導体層と，
　前記ゲート絶縁膜，前記データ線，および前記酸化物半導体層上に形成される保護膜と，
　前記保護膜上に形成され，前記薄膜トランジスタのソース電極として機能する部分を有し，前記保護膜に形成されたスルーホールを通して前記薄膜トランジスタのソースと接続されている，画素電極と，
　を備える画素を備える表示装置であって，
　前記データ線および前記ドレイン電極は１つの連続した層から作製され，
　前記画素電極および前記ソース電極は１つの連続した層から作製され，
　前記酸化物半導体層は前記ドレイン電極および前記ソース電極と直接に接続され，
　前記酸化物半導体層の領域の一部分をレーザー照射，またはプラズマ処理，あるいは還元アニールによるドーピングを伴わない改質により低抵抗化し，該ドーピングを伴わない改質により低抵抗化した領域の部分に前記データ線および前記画素電極のうちの少なくとも一方を接続することを特徴とする表示装置。」
　
（２）引用例とその記載事項，及び，引用発明
　本願の出願前に日本国内において頒布された刊行物である下記の引用例１には，次の事項が記載されている。
　
ア　引用例１：特開２００４−３１８１６５号公報（原査定の拒絶の理由に引用された文献１）
（１ａ）「【請求項６】
　電子機器の製造方法であって，
　
基板上にゲート電極を形成
　
前記ゲート電極上にゲート絶縁膜を形成
　ピエゾ素子を備えるヘッドの塗布液吐出ノズルから前記絶縁膜上に半導体層の成分を含む液体を吐出して前記
絶縁膜上に前記半導体層を形成
　前記半導体層にソース及びドレインを形成してなる薄膜トランジスタを有することを特徴とする電子機器の製造方法。」
　
（１ｂ）「【０１４７】
　（
第２実施例
　図１８は，液晶表示装置用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図，図１９は，そのＩ−Ｉ′線に相当する位置での断面図である。
【０１４８】
　図１８および図１９において，液晶表示装置用のアクティブマトリクス基板４００は，絶縁基板４１０上がデータ線Ｓｎ，Ｓｎ＋１…と走査線Ｇｍ，Ｇｍ＋１とによって複数の画素領域４０２に区画形成され，各画素領域４０２の各々に対してはＴＦＴ４０４が形成されている。このＴＦＴ４０４は，ソース領域４１４とドレイン領域４１６との間にチャネルを形成するためのチャネル領域４１７，該チャネル領域４１７にゲート絶縁膜４１３を介して対峙するゲート電極４１５，該ゲート電極４１５の表面側に形成された層間絶縁膜４２１，該層間絶縁膜４２１のコンタクトホール４２１Ａを介してソース領域４１４に電気的接続するソース電極４３１，および層間絶縁膜４２１のコンタクトホール４２１Ｂを介してドレイン領域４１６に電気的接続するＩＴＯ膜からなる画素電極４４１を有している。ソース電極４３１はデータ線Ｓｎ，Ｓｎ＋１…の一部であり，ゲート電極４１５は走査線Ｇｍ，Ｇｍ＋１…の一部である。
【０１４９】
　ここで，画素電極４４１は，ソース電極（データ線）４３１と同様，層間絶縁膜４２１の表面に形成される。このため，これらの電極同士が短絡しないように，画素電極４４１は，データ線Ｓｎ，Ｓｎ＋１と平行な外周縁４４１Ａ，４４１Ｂがデータ線Ｓｎ，Ｓｎ＋１よりもかなり内側に位置するように構成されている。
【０１５０】
　図２０（Ａ）〜（Ｄ），図２１（Ａ）〜（Ｃ）は，本実施例のアクティブマトリクス基板の製造方法を示す工程断面図である。
【０１５１】
　このようなアクティブマトリクス基板４００の製造方法では，まず，図２０（Ａ）に示すように，
絶縁基板４１０として汎用の無アリカリガラスを用いる
絶縁基板４１０の上に
下地保護膜４１１を形成する
下地保護膜１１は，絶縁基板４１０に含まれる不純物や該基板表面の清浄度などにより省略することも可能である
【０１５２】
　次に，
ＴＦＴ４０４の能動層となるべき真性のシリコン膜などの半導体膜４０６を形成する
【０１５３】
　次に，所定のパターンをもつレジストマスクを形成した後，このレジストマスクを用いて
半導体膜４０６をパターニングし，図２０（Ｃ）に示すように，島状の半導体膜４１２とする
ゲート絶縁膜４１３を形成する
【０１５４】
　次に，
ゲート電極となるアルミニウム膜などの薄膜をスパッタ形成する。通常はゲート電極とゲート配線とは，同一の金属材料などで同一の工程により形成される
パターニングを行い，ゲート電極４１５を形成する
半導体膜４１２に対して不純物イオンを導入し，ソース領域４１４およびドレイン領域４１６を形成する
不純物イオンの導入は，質量非分離型イオン注入装置を用いて注入不純物元素の水素化合物と水素とを注入するイオン・ドーピング法，あるいは質量分離型イオン注入装置を用いて所望の不純物イオンのみを注入するイオン打ち込み法などを適用することができる
　
（１ｃ）「【０１６４】
　（
第３実施例
　図２２は，液晶表示装置用のアクティブマトリクス基板に区画形成されている画素領域の一部を拡大して示す平面図，図２３は，そのＩＩ−ＩＩ′線に相当する位置での断面図である。
【０１６５】
　図２２および図２３において，
第３の実施例に係る液晶表示装置用のアクティブマトリクス基板４０１上の薄膜デバイス構造
第２の実施例のアクティブマトリクス基板４００上の薄膜デバイス構造と相違する点は下記の通りである
【０１６６】
　まず，この第３実施例では，層間絶縁膜を，ゲート電極４１５の表面側において，下層側に位置する下層側層間絶縁膜４２１と，該下層側層間絶縁膜４２１の表面に形成された上層側層間絶縁膜４２２との２層構造としている。ここで，
ソース電極４３１は，下層側層間絶縁膜４２１の表面に形成され，下層側層間絶縁膜４２１のコンタクトホール４２１Ａを介してソース領域４１４に電気的接続している
【０１６７】
　これに対して，画素電極４４１は上層側層間絶縁膜４２２の表面に形成され，上層側層間絶縁膜４２２および下層側層間絶縁膜４２１のコンタクトホール４２２Ａを介してドレイン領域４１６に電気的接続している。このように画素電極４４１はソース電極４３１と異なる層に構成されているので，これらの電極同士が短絡することはない。
【０１６８】
　そこで，第３実施例では，図２２からわかるように，いずれの画素領域４０２においても，画素電極４４１は，データ線Ｓｎ，Ｓｎ＋１と平行な２辺の外周縁４４１Ａ，４４１Ｂが，隣接画素間においてデータ線Ｓｎ，Ｓｎ＋１の上方に位置するように形成されている。また，画素電極４４１は，走査線Ｇｍ，Ｇｍ＋１に平行な２辺の外周縁４４１Ｃ，４４１Ｄが，隣接画素間において走査線Ｇｍ，Ｇｍ＋１の上方に位置するように形成されている。すなわち，画素電極４４１は，その一部がデータ線Ｓｎ，Ｓｎ＋１および走査線Ｇｍ，Ｇｍ＋１の上方に被さっている。従って，画素電極４４１の４辺の外周縁４４１Ａ〜４４１Ｄと，データ線Ｓｎ，Ｓｎ＋１，走査線Ｇｍ，Ｇｍ＋１との間には，平面から見て隙間がない。それ故，データ線Ｓｎ，Ｓｎ＋１，走査線Ｇｍ，Ｇｍ＋１は，それら自身がブラックマトリクスとして機能する。この結果，ブラックマトリスクス層形成のための工程数を増やさなくても，高品位の表示を行うことができる。
【０１６９】
　
このようなアクティブマトリクス基板４０１の製造方法は，第２実施例で説明した図２０（Ａ）〜図２０（Ｄ）が共通する
以下の説明では，図２０（Ｄ）に示す工程を行った以降の工程について，図２４（Ａ）〜（Ｄ）を参照して説明する
【０１７０】
　まず，図２４（Ａ）に示すように，ソース領域４１４，ドレイン領域４１６，チャネル領域４１７，ゲート絶縁膜４１３，およびゲート電極４１５を形成した後，ゲート電極４１５の表面側に，シリコン酸化膜からなる
下層側層間絶縁膜４２１をＣＶＤ法あるいはＰＶＤ法で形成する
【０１７１】
　次に，図２４（Ｂ）に示すように，
下層側層間絶縁膜４２１のうち，ソース領域４１４に相当する位置にコンタクトホール４２１Ａを形成する
ソース電極４３１およびデータ線を形成するためのアルミニウム膜をスパッタ形成した後，それをパターニングして，ソース電極４３１およびデータ線Ｓｎ，Ｓｎ＋１…を形成する
【０１７２】
　次に，図２４（Ｃ）に示すように，下層側層間絶縁膜４２１の表面にシリコン酸化膜からなる
上層側層間絶縁膜４２２をＣＶＤ法あるいはＰＶＤ法で形成する
下層側層間絶縁膜４２１および上層側層間絶縁膜４２２のうち，ドレイン領域４１６に相当する位置にコンタクトホール４２２Ａを形成する
【０１７３】
　次に，図２４（Ｄ）に示すように，
層間絶縁膜４２２の表面全体にＩＴＯ膜４０９を塗布成膜する
【０１７４】
　この塗布成膜にあたっても，第１，第２実施例と同様，各種の液状またはペースト状の塗布材を用いることができる。これらの塗布材のうち，液状のものであればディップ法やスピンコート法などを用いることができ，ペースト状のものであればスクリーン印刷法などを用いることができる。また，この第３実施例でも，塗布したＩＴＯ膜４０９については，上述した第１，第２の熱処理が実施され，シート抵抗が低下される。
【０１７５】
　しかる後に，
ＩＴＯ膜４０９をパターニングして，図２３に示すように，画素電極４４１を形成する
【０１７６】
　しかも，画素領域４４１がデータ線および走査線に被さるまでその形成範囲を最大限拡張したので，画素領域４０２の開口率が高い。これによっても表示の品位が向上する。
【０１７７】
　また，この第３実施例では，画素電極４４１を形成するためのＩＴＯ膜を形成するにあたって，液状の塗布材を，大型基板の処理に適しているスピンコート法（塗布成膜法）によって絶縁基板４１０上に塗布したため，図１０（Ｂ）に示すように，画素電極４４１は下層側が凹部となっている部分ではその分厚く，凸部となっている部分ではその分薄く形成される。従って，データ線に起因する凹凸が画素電極４４１の表面に反映されない。それ故，表面に段差のない平坦な画素電極４４１を形成できるので，ラビングを安定に行えるとともに，リバースチルトドメインの発生などを防止できる。このような利点は，走査線の上層側においても同様である。よって，本発明によれば，表示品位が向上する。
【０１７８】
　さらに，画素電極４４１を形成するためのＩＴＯ膜を形成するにあたって，液状の塗布材をスピンコート法によって絶縁基板４１０上に塗布するため，スパッタ法などといった真空系を備えた大がかりな成膜装置を必要とする成膜法と違って，安価な成膜装置で成膜できる。
【０１７９】
　しかも，塗布成膜法は段差被覆性に優れているので，下層側に下層側層間絶縁膜４２１および上層側層間絶縁膜４２２のコンタクトホール４２１Ａ，４２２Ａが存在していても，その大きな凹凸は画素電極４４１（ＩＴＯ膜）の表面形状に影響を及ぼさない。すなわち，下層側層間絶縁膜４２１および上層側層間絶縁膜４２２からなる２層構造の層間絶縁膜を形成したため，コンタクトホール４２１Ａ，４２２Ａに起因する凹凸が大きくても，表面に段差のない平坦な画素電極４４１を形成できる。従って，
画素電極４４１がドレイン領域４１６に直接接続する構造を採用でき
【０１８０】
　なお，第３実施例でも，画素電極４４１を形成するにあたって，液状の塗布材からＩＴＯ膜を形成したため，スピンコート法を用いたが，ペースト状の塗布材を用いれば印刷法を用いてＩＴＯ膜を形成することができる。さらに，ペースト状の塗布材を用いればスクリーン印刷を利用することもできるので，画素電極４４１を形成すべき領域のみにペースト状の塗布材を印刷し，それに乾燥，熱処理を行ったものをそのまま画素電極４４１として用いてもよい。この場合にはエッチングによるＩＴＯ膜に対するパターニングが不要であるため，製造コストを大幅に低減できるという利点がある。
【０１８１】
　また，
第２，第３実施例のいずれでも，層間絶縁膜のコンタクトホールの存在が画素電極４４１の表面形状に影響を及ぼしやすいプレーナ型のＴＦＴを例に説明した
逆スタガ型等のＴＦＴにおいても，下層側に凹凸のある領域に画素電極を形成する場合に本発明を適用すれば，かかる凹凸が画素電極の表面形状に及ぼす影響を除去することができる
　
（１ｄ）図２４は，図２２に示すアクティブマトリクス基板を製造するにあたって，図２０に示す工程以降に行う各工程を示す断面図であって，上記摘記（１ｃ）を参酌すれば，図２４（Ｂ）から，下層側層間絶縁膜４２１及びゲート絶縁膜４１３のうち，ソース領域４１４に相当する位置にコンタクトホール４２１Ａを形成し，次に，ソース電極４３１およびデータ線を形成するためのアルミニウム膜をスパッタ形成した後，それをパターニングして，ソース電極４３１およびデータ線Ｓｎ，Ｓｎ＋１…を形成する手順を読み取ることができる。
　
イ　引用発明
　引用例１の上記摘記（１ｃ）の「【０１６９】
このようなアクティブマトリクス基板４０１の製造方法は，第２実施例で説明した図２０（Ａ）〜図２０（Ｄ）が共通する
以下の説明では，図２０（Ｄ）に示す工程を行った以降の工程について，図２４（Ａ）〜（Ｄ）を参照して説明する
　
「（ア）絶縁基板４１０として汎用の無アリカリガラスを用意する工程と，
（イ）前記絶縁基板４１０の上に，前記絶縁基板４１０に含まれる不純物や該基板表面の清浄度などにより省略することも可能である，下地保護膜４１１を形成する工程と，
（ウ）ＴＦＴ４０４の能動層となるべき真性のシリコン膜などの半導体膜４０６を形成し，その後，前記半導体膜４０６をパターニングし，島状の半導体膜４１２とする工程と，
（エ）ゲート絶縁膜４１３を形成する工程と，
（オ）ゲート電極となるアルミニウム膜などの薄膜をスパッタ形成し，その後，パターニングを行い，ゲート電極４１５を形成する工程であって，前記ゲート電極とゲート配線とが，同一の金属材料などで同一の工程により形成される工程と，
（カ）前記半導体膜４１２に対して，質量非分離型イオン注入装置を用いて注入不純物元素の水素化合物と水素とを注入するイオン・ドーピング法，あるいは質量分離型イオン注入装置を用いて所望の不純物イオンのみを注入するイオン打ち込み法などを適用して，不純物イオンを導入し，ソース領域４１４およびドレイン領域４１６を形成する工程と，
（キ）下層側層間絶縁膜４２１をＣＶＤ法あるいはＰＶＤ法で形成する工程と，
（ク）前記下層側層間絶縁膜４２１及びゲート絶縁膜４１３のうち，ソース領域４１４に相当する位置にコンタクトホール４２１Ａを形成し，次に，ソース電極４３１およびデータ線を形成するためのアルミニウム膜をスパッタ形成した後，それをパターニングして，ソース電極４３１およびデータ線Ｓｎ，Ｓｎ＋１…を形成する工程であって，前記ソース電極４３１は，前記下層側層間絶縁膜４２１の表面に形成され，前記下層側層間絶縁膜４２１及びゲート絶縁膜４１３の前記コンタクトホール４２１Ａを介して前記ソース領域４１４に電気的接続しているものである工程と，
（ケ）上層側層間絶縁膜４２２をＣＶＤ法あるいはＰＶＤ法で形成する工程と，
（コ）下層側層間絶縁膜４２１および上層側層間絶縁膜４２２のうち，ドレイン領域４１６に相当する位置にコンタクトホール４２２Ａを形成し，次に，前記上層側層間絶縁膜４２２の表面全体にＩＴＯ膜４０９を塗布成膜し，その後，前記ＩＴＯ膜４０９をパターニングして，前記ドレイン領域４１６に直接接続する構造を有する画素電極４４１を形成する工程と，
　を含む方法によって製造された，プレーナ型のＴＦＴである，薄膜デバイス構造を備えた液晶表示装置。」
　
（３）対比
ア　引用発明の「ＴＦＴ」は，「薄膜トランジスタ」を略したものであるから，引用発明の「ゲート電極となるアルミニウム膜などの薄膜をスパッタ形成し，その後，パターニングを行い，ゲート電極４１５を形成する工程であって，前記ゲート電極とゲート配線とが，同一の金属材料などで同一の工程により形成される工程」によって形成された，「ゲート電極とゲート配線」は，本願補正発明７の「薄膜トランジスタのゲート電極として機能する部分を有する，ゲート線」に相当する。
　
イ　引用発明の「絶縁基板４１０」と，本願補正発明７の「基板」とは，基板上に「ゲート線」および「ゲート絶縁膜」が形成される点で一致する。
　
ウ　引用発明の「『ソース領域４１４に電気的接続している』『ソース電極４３１およびデータ線』」と，本願補正発明７の「薄膜トランジスタのドレイン電極として機能する部分を有する，データ線」とは，「薄膜トランジスタの電極として機能する部分を有する，データ線」である点で一致する。
　
エ　引用発明の「半導体膜４１２」と，本願補正発明７の「酸化物半導体層」は，「ゲート電極に接するゲート絶縁膜に接して形成される半導体層」である点で一致する。
　
オ　引用発明の「上層側層間絶縁膜４２２」は，本願補正発明７の「保護膜」に相当する。
　
カ　引用発明の画素電極は，「ドレイン領域４１６に直接接続する構造を有する」のであるから，引用発明の画素電極のうち，ドレイン領域４１６に直接接続する部分は，薄膜トランジスタの電極として機能していると理解することができる。
　また，引用発明の，「ソース領域４１４およびドレイン領域４１６」は，「半導体膜４１２に対して，質量非分離型イオン注入装置を用いて注入不純物元素の水素化合物と水素とを注入するイオン・ドーピング法，あるいは質量分離型イオン注入装置を用いて所望の不純物イオンのみを注入するイオン打ち込み法などを適用して，不純物イオンを導入して形成」されたものであるから，低抵抗化した領域といえることは当業者において明らかである。
　そうすると，引用発明の「下層側層間絶縁膜４２１および上層側層間絶縁膜４２２のうち，ドレイン領域４１６に相当する位置にコンタクトホール４２２Ａを形成し，次に，前記上層側層間絶縁膜４２２の表面全体にＩＴＯ膜４０９を塗布成膜し，その後，前記ＩＴＯ膜４０９をパターニングして，前記ドレイン領域４１６に直接接続する構造を有する画素電極４４１」と，本願補正発明７の「前記薄膜トランジスタのソース電極として機能する部分を有し，前記保護膜に形成されたスルーホールを通して前記薄膜トランジスタのソースと接続されている，画素電極」とは，「薄膜トランジスタの電極として機能する部分を有し，前記保護膜に形成されたスルーホールを通して前記薄膜トランジスタの低抵抗化した領域と接続されている，画素電極」である点で一致する。
　
キ　引用発明の「液晶表示装置」は，本願補正発明７の「表示装置」の一種といえる。
　
　そうすると，本願補正発明７と，引用発明との一致点と相違点は，次のとおりである。
　
＜一致点＞
「薄膜トランジスタのゲート電極として機能する部分を有する，ゲート線と，
　ゲート絶縁膜と，
　該基板上に前記ゲート線および前記ゲート絶縁膜が形成される，基板と，
　前記薄膜トランジスタの第１の電極として機能する部分を有する，データ線と，
　前記ゲート電極に接する前記ゲート絶縁膜に接して形成される半導体層と，
　前記ゲート絶縁膜，前記データ線，および前記半導体層上に形成される保護膜と，
　前記保護膜上に形成され，前記薄膜トランジスタの第２の電極として機能する部分を有し，前記保護膜に形成されたスルーホールを通して前記薄膜トランジスタの低抵抗化した領域と接続されている，画素電極と，
　を備える画素を備える表示装置であって，
　前記データ線および前記第１の電極は１つの連続した層から作製され，
　前記画素電極および前記第２の電極は１つの連続した層から作製され，
　前記半導体層は前記第１の電極および前記第２の電極と直接に接続され，
　前記半導体層の領域の一部分を低抵抗化し，該低抵抗化した領域の部分に前記データ線および前記画素電極のうちの少なくとも一方を接続することを特徴とする表示装置。」
　
＜相違点＞
・相違点１：本願補正発明７の基板が，該基板上にゲート線およびゲート絶縁膜が「順次」形成される，基板であるのに対して，引用発明の絶縁基板上には，ゲート絶縁膜４１３を形成した後に，ゲート電極とゲート配線が形成される点。
　
・相違点２：本願補正発明７において，データ線は，薄膜トランジスタの「ドレイン」電極として機能する部分を有し，画素電極が，薄膜トランジスタの「ソース」電極として機能する部分を有するのに対して，引用発明では，データ線が，「ソース電極４３１」として機能する部分を有し，画素電極が，「ドレイン」電極として機能する部分を有する点。
　
・相違点３：本願補正発明７の半導体層が「酸化物半導体層」であるのに対して，引用発明の半導体層が「真性のシリコン膜などの半導体膜」である点。
　
・相違点４：本願補正発明７の酸化物半導体層が，ゲート電極の「上」のゲート絶縁膜「上」に形成されるのに対して，引用発明の半導体膜は，ゲート電極の「下」のゲート絶縁膜の「下」に形成される点。
　また，本願補正発明７の「薄膜トランジスタの第１の電極として機能する部分を有する，データ線」が，「ゲート絶縁膜上」に形成されるのに対して，引用発明の「ソース電極４３１およびデータ線」は，下層側層間絶縁膜４２１及びゲート絶縁膜４１３のうち，ソース領域４１４に相当する位置にコンタクトホール４２１Ａを形成し，次に，ソース電極４３１およびデータ線を形成するためのアルミニウム膜をスパッタ形成した後，それをパターニングして形成したものである点。
　
・相違点５：本願補正発明７の低抵抗化した領域は「レーザー照射，またはプラズマ処理，あるいは還元アニールによるドーピングを伴わない改質」により形成されるのに対して，引用発明では，「質量非分離型イオン注入装置を用いて注入不純物元素の水素化合物と水素とを注入するイオン・ドーピング法，あるいは質量分離型イオン注入装置を用いて所望の不純物イオンのみを注入するイオン打ち込み法などを適用して，不純物イオンを導入」して低抵抗化している点。
　
（４）相違点についての判断
・相違点１及び相違点４について
　引用例１の上記摘記（１ｃ）には，「【０１８１】また，第２，
第３実施例
プレーナ型のＴＦＴを例に説明したが
逆スタガ型等のＴＦＴにおいても
本発明を適用すれば
影響を除去することができる
　したがって，絶縁基板上に形成された半導体層の上に形成されたゲート絶縁膜の上にゲート電極を有する構造を備えた引用発明のプレーナ型のＴＦＴの構造に替えて，基板上にゲート線およびゲート絶縁膜が順次形成され，半導体層が，前記ゲート電極の上のゲート絶縁膜上に形成される，逆スタガ型のＴＦＴの構造を採用することは当業者が適宜なし得たことである。
　そして，引用発明において，「ソース電極４３１およびデータ線」の形成に先立って，ゲート絶縁膜にコンタクトホールが形成されているのは，前記「ソース電極４３１およびデータ線」に接続される半導体層が前記ゲート絶縁膜の下に位置するからであることは明らかであるから，ＴＦＴの構造を，半導体層が，ゲート絶縁膜の「下」に形成されるプレーナ型から，ゲート絶縁膜の「上」に形成される逆スタガ型に替えることに伴い，前記「ソース電極４３１およびデータ線」とゲート絶縁膜との関係を変更することが必須であると解されるところ，本願の出願前に日本国内において頒布された刊行物である下記の周知例３の（周３ｂ），（周３ｄ）及び周知例４にも記載されているように，ゲート絶縁膜上に電極等を形成した構造は周知といえるから，引用発明のＴＦＴの構造を，プレーナ型から逆スタガ型に替えるにあたって，前記「ソース電極４３１およびデータ線」をゲート絶縁膜上に形成することは当業者が適宜なし得たことである。また，このような構造を採用したことによる効果は当業者が予測する範囲内のものである。
　すなわち，上記相違点１及び相違点４について，本願補正発明７の構成を採用することは当業者にとって容易である。
　
・周知例３：特開２００５−２６８７２４号公報（審尋において引用した文献２）
（周３ａ）「【請求項２３】
　
酸素を含む透明半導体性酸化物層の一部を
加熱して
酸素を離脱させ
導体領域を形成
　
（周３ｂ）「【０００５】
　このような透明なチャネル領域を有するトランジスタは，例えば図１０または図１１に示したボトムゲート型，および図１２または図１３に示したトップゲート型に大別されている。
【０００６】
　図１０に示したボトムゲート型の透明トランジスタ１２０では，絶縁性の基板１０１の表面の一部に透明導電性酸化物からなるゲート電極１０２が形成され，基板１０１およびゲート電極１０２を覆うように二酸化ケイ素（ＳｉＯ2 ）からなる絶縁層１０３および半導体の透明酸化物からなるチャネル領域１０６がこの順に積層されている。更にチャネル領域１０６の表面に透明導電性酸化物からなるソース電極１０４およびドレイン電極１０５が形成されている。図１１に示したボトムゲート型の透明トランジスタ１３０は，ソース電極１０４およびドレイン電極１０５と，チャネル領域１０６との上下が逆になっていることを除き，上記透明トランジスタ１２０と同じ構成を有している。」
　
（周３ｃ）「【００６７】
　加えて，酸素を含むことにより半導体的性質を示す
透明半導体性酸化物の一部
レーザ光を照射し
導体領域に変化させる
　
（周３ｄ）図１１は，従来の他のボトムゲート型透明トランジスタの構成を表す断面図であって，上記摘記（周３ｃ）の記載を参酌すれば，同図から，ゲート電極１０２を覆う二酸化ケイ素（ＳｉＯ2 ）からなる絶縁層１０３の上に，ソース電極１０４およびドレイン電極１０５が形成されていることを見て取ることができる。
　
・周知例４：特開２００４−３４９５８３号公報
（周４ａ）「【００３０】
　上記トランジスタのより詳細な構造について，図１を用いて説明する。
【００３１】
　上記トランジスタは，ガラス基板１０上にゲート電極１１が所定の形状に配置されており，その上層にゲート絶縁膜１２が積層されている。上記
ゲート絶縁膜の上層には，先ずソース電極１３及びドレーン電極１４が所定の形状に設けられている
【００３２】
　このように，本発明に係るトランジスタは，ガラス基板１０などといった絶縁基板上にゲート電極１１が積層され，その上層にゲート絶縁膜１２を介してソース電極１３及びドレーン電極１４が配置されているという構造を有している。
このようなトランジスタの構造は，ボトムゲート型（あるいは逆スタガー型）と呼ばれる
【００３３】
　本発明においては，上記
チャネル層１５の材料として
酸化亜鉛（ＺｎＯ）が用いられている
　
・相違点２について
　本願の出願前に日本国内において頒布された刊行物である下記の周知例５−６にも記載されているように，ソースとドレインは，電圧の印加方向によって変わりうるものであり，便宜的に呼称しているものであるから，引用発明のソースとドレインを，それぞれドレイン及びソースと読み替えることができることは当業者には明らかである。したがって，上記相違点２は実質的なものではない。
　
・周知例５：特開２００７−２６６２５２号公報
（周５ａ）「【００４２】
  なお，
ディスプレイの画素用の薄膜トランジスタはスイッチとして使われているものであり，電圧の印加方向は状態によって変わる
ソース・ドレインという呼称は便宜的なものであり，逆に呼んでもよいことは言うまでもない
　
・周知例６：特開２００７−２５８６７５号公報
（周６ａ）「【００６５】
  次に，同図（ａ）に示すように，酸化物透明導電体層６０上に，第三のレジスト６１が塗布され，第三のマスク６２を用いて，第三のレジスト６１を所定の形状に形成する（ステップＳ７）。すなわち，第三のレジスト６１は，ドレイン電極６４，ソース電極６３，ソース配線６５，ドレイン配線６６，画素電極６７及びゲート配線パッド２５を覆う形状に形成される（同図（ｂ）参照）。なお，
本実施形態では，画素電極６７とソース電極６３がソース配線６５を介して接続される構成としてあるが
画素電極６７とドレイン電極がドレイン配線を介して接続される構成としてもよい
　
・相違点３について
　薄膜トランジスタにおいて，半導体層の材料として，シリコンに替えてＺｎＯ等の酸化物半導体を使用することに利点があることは，本願の出願前に日本国内において頒布された刊行物である下記の周知例７−９の記載からも明らかである。
　したがって，引用発明において，半導体層としてＺｎＯ等の酸化物半導体層を用いることは当業者が容易に想到し得たことである。また，このような材料を採用したことによる効果は当業者が予測する範囲内のものである。
　すなわち，上記相違点３について，本願補正発明７の構成を採用することは当業者にとって容易である。
　
・周知例７：特開２００７−２５０９８２号公報（拒絶理由通知書で引用した文献２）
（周７ａ）「【０００２】
　近年，
ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いた薄膜トランジスタ（ＴＦＴ）の開発が活発に行われている
【０００３】
　
上記薄膜は，低温で成膜でき，かつ可視光に透明であるため，プラスチック板やフィルムなどの基板上にフレキシブルな透明ＴＦＴを形成することが可能であるとされている
　
・周知例８：特開２００７−２２０８１８号公報（拒絶理由通知書において引用した文献３）
（周８ａ）「【請求項１】
基板上に
チャネルとして形成される酸化亜鉛を主成分とする酸化物半導体薄膜層
酸化物半導体薄膜層において，該ゲート電極の直下方以外の範囲が，該ゲート電極の直下方の範囲より低抵抗化しているソース・ドレイン領域を含む
　
（周８ｂ）「【０００２】
　酸化亜鉛あるいは酸化マグネシウム亜鉛等の
酸化物が優れた半導体(活性層)の性質を示すことは古くから知られており，近年薄膜トランジスタ，発光デバイス，透明導電膜等の電子デバイス応用を目指し，これらの化合物を用いた半導体薄膜層の研究開発が活発化している
　
酸化亜鉛や酸化マグネシウム亜鉛を半導体薄膜層として用いたTFTは，従来液晶ディスプレイに主に用いられているアモルファスシリコン(a−Si：H)を半導体薄膜層として用いたアモルファスシリコンTFTに比較して電子移動度が大きく，優れたTFT特性を有し，また，室温付近の低温でも多結晶薄膜が得られることで高い移動度が期待できる等の利点もあり，積極的な開発が進められている
【０００３】
　
酸化亜鉛を酸化物半導体薄膜層として用いたTFT(酸化亜鉛TFT)としては，ボトムゲート型
報告されている
【０００４】
　
ボトムゲート型構造の一例としては，基板上より順にゲート電極およびゲート絶縁膜が形成され，その上面を被覆して酸化亜鉛を主成分とする酸化物半導体薄膜層が形成されている構造が知られている
該構造は，液晶ディスプレイの駆動素子として現在事業化されているボトムゲート型アモルファスシリコンTFTと製造プロセスにおいて類似する
　
（周８ｃ）「請求項１に係る発明によれば，酸化物半導体薄膜層において，
ゲート電極の直下方以外の範囲が，ゲート電極の直下方の範囲より低抵抗化しているソース・ドレイン領域を含む
ソース・ドレイン電極からチャネルまでの寄生抵抗を抑える
　
・周知例９：国際公開第２００６／１３８０７２号
（周９ａ）「
Transparent oxide semiconductors are especially useful in the fabrication of transparent thin film transistors
transparent transistors can be used to control pixels in a display
　For example, 
thin film transistors are employed in active-matrix liquid crystal displays (AMLCD)
Presently, AMLCD displays employ transistor materials that may be deposited onto glass substrates but are not transparent (typically amorphous, polycrystalline, or continuous-grain silicon deposited on glass)
Transparent transistors for AMLCD addressing would allow greater light transmission through the display, thereby improving display performance
透明な酸化物半導体は，透明な薄膜トランジスタを製造する際に特に有用である
透明なトランジスタは，ディスプレイにおいて画素を制御するのに使用できる
アクティブ-マトリックス液晶ディスプレイ（AMLCD）で使用される
現在のところ，AMLCDディスプレイでは，ガラス基板に堆積させうるが透明ではないトランジスタ材料（一般に，ガラスに堆積されたアモルファス・シリコン，多結晶シリコン，連続粒子シリコン）が用いられている
AMLCDにアドレスするための透明なトランジスタにより，より多くの光をディスプレイを通過させることができ，そのことによってディスプレイの性能を向上させることができよう
　
・相違点５について
　上記「相違点３について」で検討したように，引用発明の半導体層としてＺｎＯ等の酸化物半導体層を使用することは当業者が容易に想到し得たことであるところ，前記半導体層の材料をシリコンからＺｎＯ等の酸化物半導体に変更した場合に，該半導体層を低抵抗化する方法が異なる場合があり得ることは自明といえる。
　一方，酸化物半導体の低抵抗化の方法として，構成元素である金属と酸素の比を化学量論比からずらす方法と，不純物をドープする方法とがあることは，本願の出願前に日本国内において頒布された刊行物である下記の周知例１０の記載からも明らかなように周知であったといえる。
　他方，上記の周知例３の（周３ａ），（周３ｃ）の記載，及び，本願の出願前に日本国内において頒布された刊行物である下記の周知例１１の記載からも明らかなように，酸素を含む透明半導体性酸化物層の一部を，真空中または還元雰囲気中で加熱してその部分から酸素を離脱させることにより半導体領域に隣接して導体領域を形成する，あるいは，ＺｎＯ基板にレーザー光を照射することで，当該レーザー光の照射領域に，Ｚｎ−ｒｉｃｈのｏｆｆ−ｓｔｏｉｃｈｉｏｍｅｔｒｉｃ（化学量論的組成）層，即ち，ＺｎとＯとの結合が切れてＺｎが豊富な化学量論的組成でない層を形成して，低抵抗化層を形成する等の，ドーピングを伴わない改質による酸化物半導体の低抵抗化が，本願の出願時において周知であったことが認められる。
　そうすると，引用発明の半導体層としてＺｎＯ等の酸化物半導体層を使用することにした場合において，該酸化物半導体層の低抵抗化を，レーザー照射等のドーピングを伴わない改質によって行うようにすることは，周知技術に基づいて適宜なし得たことと認められる。また，このような方法を採用したことによる効果は当業者が予測する範囲内のものである。
　すなわち，上記相違点５について，本願補正発明７の構成を採用することは当業者にとって容易である。
　
・周知例１０：「酸化物半導体　さんかぶつはんどうたい・・・＜省略＞・・・酸化物半導体と呼ばれる。
導電キャリアの濃度
構成元素である金属と酸素の比が化学量論比からずれていることによる欠陥に起因して決定される場合
ドープした不純物に起因して決定される場合
　
・周知例１１：特開２００１−６８４３１号公報（審尋において引用した文献３）
（周１１ａ）「【００５１】
　そして，図１に示すレーザー照射装置においては，１パルスの
パルスレーザー光を
ＺｎＯ基板１００に照射した
【００５２】
　この際に，０．３Ｊ／ｃｍ２以上のフルエンスでは，ｎ型
ＺｎＯ基板１００のパルスレーザー光の照射領域に，Ｚｎ−ｒｉｃｈのｏｆｆ−ｓｔｏｉｃｈｉｏｍｅｔｒｉｃ（化学量論的組成）層，即ち，ＺｎとＯとの結合が切れてＺｎが豊富な化学量論的組成でない層が形成され，低抵抗化層１０４となった
【００５３】
　この低抵抗化層１０４により，ｎ型ＺｎＯ基板１００の表面に導体を形成する際において接触抵抗が低減されることになる。」
　
（４）まとめ
　以上のとおり，本願補正発明７は，上記引用例１に記載された発明と周知技術に基いて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
６　実施可能要件について
　上記周知例１の「
プラズマドーピング法
プラズマ処理によるドーピング
　したがって，プラズマ処理によるドーピングを伴わない改質を行うための条件が発明の詳細な説明に記載されていなければ，当業者が発明を容易に実施できるとは認められないところ，本件補正により補正された明細書の発明の詳細な説明には，そのような記載を認めることができない。
　よって，本件補正により補正された明細書の発明の詳細な説明の記載は，当業者が本願補正発明７の実施をすることができる程度に明確かつ十分に記載したものであるとは認めることができないから，特許法第３６条第４項第１号に規定する要件を満たしていない。
　したがって，本願補正発明７は，特許出願の際独立して特許を受けることができないものである。
　
７　補正却下についてのむすび
　したがって，本件補正は，特許法第１７条の２第３項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　また，仮に，本件補正が特許法第１７条の２第３項に規定に違反しないとしても，本件補正は，特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　平成２５年７月１日に提出された手続補正書でした補正は上記のとおり却下されたので，本願の請求項１−１９に係る発明は，平成２４年１２月２５日に提出された手続補正書により補正された明細書，特許請求の範囲及び図面の記載からみて，その特許請求の範囲の請求項１−１９に記載されている事項により特定されるとおりのものであるところ，その内，請求項７に係る発明（以下「本願発明７」という。）は，次のとおりである。
　
「【請求項７】
　薄膜トランジスタのゲート電極として機能する部分を有する，ゲート線と，
　ゲート絶縁膜と，
　該基板上に前記ゲート線および前記ゲート絶縁膜が順次形成される，基板と，
　前記ゲート絶縁膜上に形成され，前記薄膜トランジスタのドレイン電極として機能する部分を有する，データ線と，
　前記ゲート電極の上の前記ゲート絶縁膜上に形成される酸化物半導体層と，
　前記ゲート絶縁膜，前記データ線，および前記半導体層上に形成される保護膜と，
　前記保護膜上に形成され，前記薄膜トランジスタのソース電極として機能する部分を有し，前記保護膜に形成されたスルーホールを通して前記薄膜トランジスタのソースと接続されている，画素電極と，
　を備える画素を備える表示装置であって，
　前記データ線および前記ドレイン電極は１つの連続した層から作製され，
　前記画素電極および前記ソース電極は１つの連続した層から作製され，
　前記酸化物半導体層は前記ドレイン電極および前記ソース電極と直接に接続され，
　前記酸化物半導体層の領域の一部分をレーザー照射，またはプラズマ処理，あるいは還元アニールによる改質により低抵抗化し，該改質により低抵抗化した領域の部分に前記データ線および前記画素電極のうちの少なくとも一方を接続することを特徴とする表示装置。」
　
２　進歩性について
（１）引用例及びその記載事項
　原査定の拒絶の理由に引用され，本願の出願前に頒布された刊行物である引用例１に記載されている事項，及び，引用発明は，上記「第２　＜予備的検討＞　５　進歩性について　（２）引用例とその記載事項，及び，引用発明」の項で指摘したとおりである。
　
（２）当審の判断
ア　本願発明７と引用発明の一致点と相違点
　本願発明７と引用発明との対比は，上記「第２　＜予備的検討＞　５　進歩性について　（３）対比」の項で指摘したとおりであるから，本願発明７と引用発明の一致点と相違点は次のとおりとなる。
　
＜一致点＞
「薄膜トランジスタのゲート電極として機能する部分を有する，ゲート線と，
　ゲート絶縁膜と，
　該基板上に前記ゲート線および前記ゲート絶縁膜が形成される，基板と，
　前記薄膜トランジスタの第１の電極として機能する部分を有する，データ線と，
　前記ゲート電極に接する前記ゲート絶縁膜に接して形成される半導体層と，
　前記ゲート絶縁膜，前記データ線，および前記半導体層上に形成される保護膜と，
　前記保護膜上に形成され，前記薄膜トランジスタの第２の電極として機能する部分を有し，前記保護膜に形成されたスルーホールを通して前記薄膜トランジスタの低抵抗化した領域と接続されている，画素電極と，
　を備える画素を備える表示装置であって，
　前記データ線および前記第１の電極は１つの連続した層から作製され，
　前記画素電極および前記第２の電極は１つの連続した層から作製され，
　前記半導体層は前記第１の電極および前記第２の電極と直接に接続され，
　前記半導体層の領域の一部分を低抵抗化し，該低抵抗化した領域の部分に前記データ線および前記画素電極のうちの少なくとも一方を接続することを特徴とする表示装置。」
　
＜相違点＞
・相違点６：本願発明７の基板が，該基板上にゲート線およびゲート絶縁膜が「順次」形成される，基板であるのに対して，引用発明の絶縁基板上には，ゲート絶縁膜４１３を形成した後に，ゲート電極とゲート配線が形成される点。
　
・相違点７：本願発明７において，データ線は，薄膜トランジスタの「ドレイン」電極として機能する部分を有し，画素電極が，薄膜トランジスタの「ソース」電極として機能する部分を有するのに対して，引用発明では，データ線が，「ソース電極４３１」として機能する部分を有し，画素電極が，「ドレイン」電極として機能する部分を有する点。
　
・相違点８：本願発明７の半導体層が「酸化物半導体層」であるのに対して，引用発明の半導体層が「真性のシリコン膜などの半導体膜」である点。
　
・相違点９：本願発明７の酸化物半導体層が，ゲート電極の「上」のゲート絶縁膜「上」に形成されるのに対して，引用発明の半導体膜は，ゲート電極の「下」のゲート絶縁膜の「下」に形成される点。
　また，本願発明７の「薄膜トランジスタの第１の電極として機能する部分を有する，データ線」が，「ゲート絶縁膜上」に形成されるのに対して，引用発明の「ソース電極４３１およびデータ線」は，下層側層間絶縁膜４２１及びゲート絶縁膜４１３のうち，ソース領域４１４に相当する位置にコンタクトホール４２１Ａを形成し，次に，ソース電極４３１およびデータ線を形成するためのアルミニウム膜をスパッタ形成した後，それをパターニングして形成したものである点。
　
・相違点１０：本願発明７の低抵抗化した領域は「レーザー照射，またはプラズマ処理，あるいは還元アニールによる改質」により形成されるのに対して，引用発明では，「質量非分離型イオン注入装置を用いて注入不純物元素の水素化合物と水素とを注入するイオン・ドーピング法，あるいは質量分離型イオン注入装置を用いて所望の不純物イオンのみを注入するイオン打ち込み法などを適用して，不純物イオンを導入」して低抵抗化している点。
　
（３）相違点についての判断
・相違点６−９については，上記「第２　＜予備的検討＞　５　進歩性について　（４）相違点についての判断」の項で検討したとおりであるから，上記相違点６−９について，本願発明７の構成を採用することは当業者にとって容易である
　
・相違点１０について
　上記「相違点３について」で検討したように，引用発明の半導体層としてＺｎＯ等の酸化物半導体層を使用することは当業者が容易に想到し得たことであるところ，前記半導体層の材料をシリコンからＺｎＯ等の酸化物半導体に変更した場合に，該半導体層を低抵抗化する方法が異なる場合があり得ることは自明といえる。
　一方，酸化物半導体の低抵抗化の方法として，「レーザー照射，またはプラズマ処理，あるいは還元アニールによる改質」は，上記の周知例１−２の記載からも明らかなように周知であったといえる。
　そうすると，引用発明に接した当業者であれば，引用発明の半導体層としてＺｎＯ等の酸化物半導体層を使用することにした場合において，該酸化物半導体層の低抵抗化を，周知の「レーザー照射，またはプラズマ処理，あるいは還元アニールによる改質」によって行うようにすることは，適宜なし得たことと認められる。また，このような方法を採用したことによる効果は当業者が予測する範囲内のものである。
　すなわち，上記相違点１０について，本願発明７の構成を採用することは当業者にとって容易である。
　
第４　むすび 
　以上のとおり，本願の請求項７に係る発明は，引用例１に記載された発明と周知技術に基いて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができないものである。したがって，本願の他の請求項に係る発明については検討するまでもなく，本願は拒絶をすべきものである。
　
　よって，結論のとおり審決する。