【事件の表示】
　平成　８年特許願第　２６９８４号「画像処理装置」拒絶査定に対する審判事件［平成　９年　８月２６日出願公開、特開平　９−２２３２２６］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本件発明
　本願は、平成８年２月１４日の出願であって、その請求項１〜３に係る発明は、平成１１年９月２１日付けの手続補正書により補正された明細書及び図面の記載からみて、特許請求の範囲の請求項１〜３に記載された事項により特定されるとおりのものと認められるところ、請求項１に係る発明（以下「本件発明」という。）は次のとおりである。
「　少なくとも１画面分の画像データを記憶する画像メモリと、前記画像メモリに対して画像データを１行毎に連続するラスタ単位あるいは所定数の行及び列毎に連続するブロック単位でアクセスするメモリ制御回路と、前記メモリ制御回路が前記画像メモリに対してラスタ単位でアクセスするためのラスタアクセスアドレスを発生するラスタアクセスアドレス発生回路と、前記メモリ制御回路が前記画像メモリに対してブロック単位でアクセスするためのブロックアクセスアドレスを発生するブロックアクセスアドレス発生回路と、前記ラスタアクセスアドレス発生回路からのラスタアクセスアドレス及び前記ブロックアクセスアドレス発生回路からのブロックアクセスアドレスを受け、ラスタアクセスアドレスの指定する行とブロックアクセスアドレスの指定する行とが一致するときに前記メモリ制御回路に対してアクセスを中断させる待機信号を発生するアドレス比較回路と、を備えたことを特徴とする画像処理装置。」
　
　
２．引用例
　これに対し、原査定の拒絶の理由に引用された特開平０４−３２６６８６号公報（平成４年１１月１６日出願公開。以下「引用例」という。）には、画像符号化装置に関し、以下（ア）〜（キ）の事項により特定される発明が記載されている。
（ア）「読み書きを独立に行うことのできる画像メモリを有する画像符号化装置において、メモリ読出アドレス発生器、書込みアドレス発生器、該アドレスの比較回路、比較結果によって２つのアドレス発生器を制御する回路を有する事を特徴とする画像符号化装置。」（２頁１欄２〜６行）
（イ）「入力されたＴＶ信号１は（中略）ディジタル化されフレームメモリ（以下ＦＭ）４に格納される。（中略）ＦＭ４に格納されたディジタル画像信号は符号化装置６より画素毎に読み出され圧縮・符号化処理を施され符号語７として出力される。」（２頁１欄３２〜３９行）
（ウ）「画像書込み信号３、画像読出し信号５の読出しは画素単位に見ると通常以下の条件を満たす。（１）画素の書き込みは、ＴＶ信号の走査線の順序に従って画面左上から右下へ水平方向を優先に、順次定期的に行われる。（２）画素の読出しは全体的には画面左上から右下へ行われるが、局所的には一定範囲内で書込み順序とは無関係の順番に読み出されることがある。（３）画素の読出し周期は画素の書き込み周期に比較して同じあるいは長い。すなわち、１フレーム分の書込み時間は必ず読出し時間よりも同じか短い。（４）１つの画素を読出してから次の画素を読出すまでの時間の最大値は規定できない。」（２頁２欄２２〜３５行）
（エ）「ＦＭを同時読み書き型メモリ１面のみの構成とし、以下の制御回路を付加する。（ａ）ＴＶカメラ等から伝送されたＴＶ信号を常時書込み、読出しアドレスに近接した時に書込みを中止し、次の書込みタイミングにおいて画面先頭より書込みを再開する。（ｂ）書込みアドレスが画面先頭から一定区間内にある時は、読出し開始を遅延させ、書込みが進んだ時点で読出しを開始する。これらの制御により、従来と同等の処理能力を達成する。」（３頁３欄３１〜４１行）
（オ）「メモリ６１は同時読み書き型メモリであり、５９で示した部分が本発明の部分である。切替制御回路５８はアドレス比較回路５０及びアドレス比較回路５１の比較結果５２、５２に応じて２つのアドレス発生回路３１、３２を制御する。（中略）入力された信号３はメモリ６１内に書込まれる。書込む位置は、書込みアドレス発生回路３２によって出力された書込みアドレス３６によって示される。この書き込みは通常すべての入力信号３に対して行うが、書込みアドレス３６が読出しアドレス３５より前でかつ近接した場合（図５Ｂ）にはその画面の以降の書込は中止し、書込みアドレス３６を画面先頭に戻しておく。（中略）一方読出しは随時信号５により行うが、読出しアドレス３５が書込みアドレス３６に近接した場合（図５Ｃ）書込みアドレス３５が画面先頭付近にあり、かつ符号化処理が終了し読出しアドレス３５が画面先頭に戻った場合にのみ生じる）、読出し開始を遅延させ（図５Ｄ）読出しアドレス３５が書込みアドレス３６を追い越すことを防止する。書込みアドレス３６が進んだ後は、書込みアドレス３６の進み方の方が読出しアドレス３５の進み方よりも必ず速いため、読出しが追いつくことはない。」（３頁４欄７〜３０行）
（カ）「アドレス比較回路５０においては、書込み垂直アドレス−読出し垂直アドレスの値が零以上でかつ予め定めた値ＴｈＲ以下であることを検出する。アドレスがこの範囲内にある場合には読出し開始遅延信号５２により読出し開始を遅らせる。アドレス比較回路５１は、読出し垂直アドレス−書込み垂直アドレスの値が零より大きくかつ予め定めた値ＴｈＷ以下であることを検出し、範囲内にある時は書込み中止信号５３を出力する。書込み中止信号５３が出力されると書込みアドレス３６は画面先頭に戻され、その画面の以降の信号はメモリには書込まない。」（４頁５欄１２〜２２行）
（キ）「上記の例では垂直アドレスを用いてアドレス比較を行っている」（４頁５欄２６〜２７行）
　
　
３．対比
（１）引用例に記載された発明の画像メモリはフレームメモリであるから（上記２．（イ）参照）、「少なくとも１画面分の画像データを記憶する画像メモリ」である点で本願発明の画像メモリと差異がない。
（２）引用例に記載された発明の書込みアドレス発生器は、ＴＶ信号の走査線の順序に従って画面左上から右下へ水平方向を優先に、順次定期的に画素のディジタルデータを書き込むようにするものであるから（上記２．（ウ）参照）、１行毎に連続するラスタ単位で画像メモリをアクセスしていると認められるので、「画像メモリに対してラスタ単位でアクセスするためのラスタアクセスアドレスを発生する」点で本件発明のラスタアクセスアドレス発生回路に相当する。
（３）引用例に記載された発明の読み出しアドレス発生回路は、画素の読出しが全体的には画面左上から右下へ行われるが、局所的には一定範囲内で書込み順序とは無関係の順番に読み出されるようにするものであり（上記２．（ウ）参照）、ディジタル画像の圧縮・符号化処理（上記２．（イ）参照）においては通常ブロック単位で処理されるから、所定数の行及び列毎に連続するブロック単位で画像メモリをアクセスしていると認められるので、「画像メモリに対してブロック単位でアクセスするためのブロックアクセスアドレスを発生する」点で本件発明のブロックアクセスアドレス発生回路に相当する。
（４）引用例に記載された発明のアドレスの比較回路及び比較結果によって２つのアドレス発生器を制御する回路は、読出しアドレス発生器からの読出しアドレスと書込みアドレス発生器からの書込みアドレスとを比較し、比較結果が零より大きくかつ予め定めた値（ＴｈＲ、ＴｈＷ）以下のときに読出しの開始の遅延、書込みの中止を行うようにするものであるから（上記２．（エ）、（オ）、（カ）参照）、「ラスタアクセスアドレス発生回路からのラスタアクセスアドレス及びブロックアクセスアドレス発生回路からのブロックアクセスアドレスを受け、ラスタアクセスアドレスの指定する行とブロックアクセスアドレスの指定する行とが所定の条件に該当するときにアクセスを中断させる」点で本件発明のアドレス比較回路に相当する。
　
　以上のことから、本件発明と引用例に記載された発明とは、
「　少なくとも１画面分の画像データを記憶する画像メモリと、前記画像メモリに対してラスタ単位でアクセスするためのラスタアクセスアドレスを発生するラスタアクセスアドレス発生回路と、前記画像メモリに対してブロック単位でアクセスするためのブロックアクセスアドレスを発生するブロックアクセスアドレス発生回路と、前記ラスタアクセスアドレス発生回路からのラスタアクセスアドレス及び前記ブロックアクセスアドレス発生回路からのブロックアクセスアドレスを受け、ラスタアクセスアドレスの指定する行とブロックアクセスアドレスの指定する行とが所定の条件に該当するときにアクセスを中断させるアドレス比較回路と、を備えたことを特徴とする画像処理装置。」
の点で一致し、
（Ａ）本件発明が、画像メモリに対して画像データをラスタ単位あるいはブロック単位でアクセスするメモリ制御回路を備えているのに対し、引用例に記載された発明は、当該メモリ制御回路を明示しない点、
（Ｂ）本願発明のラスタアクセスアドレス発生回路、ブロックアクセスアドレス発生回路は、書込み・読出しの別を特定していないのに対し、引用例１に記載された発明は、書込みアドレス発生器は書込み時のラスタアクセスアドレス、読出しアドレス発生器は読出し時のブロックアクセスアドレスをそれぞれ発生する点、
（Ｃ）本件発明は、アドレス比較回路が、ラスタアクセスアドレスの指定する行とブロックアクセスアドレスの指定する行とが一致するときにメモリ制御回路に対してアクセスを中断させる待機信号を発生するのに対し、引用例に記載された発明は、アドレス比較回路による比較結果、両アドレスの差が零より大きく予め定めた値以下のときに２つのアドレス発生器を制御する回路により読出し開始の遅延、書込み中止を行わせる点、
で相違する。
　
　
４．当審の判断
　まず、相違点（Ａ）について検討する。
　メモリのアクセスに際してメモリ制御回路を介することは普通に採用されていることであるから、メモリ制御回路を備えるようにすることは当業者が容易になし得ることである。
　次に、相違点（Ｂ）について検討する。
　引用例には符号化時のメモリのアクセスについてのみ記載されているが、復号化時にはブロック単位で書込み、ラスタ単位で読出すようメモリにアクセスすることは当業者に容易に予測されることであるから、書込み・読出しの別に特段の意味はなく、相違点（Ｂ）に格別なものは認められない。
　次に、相違点（Ｃ）について検討する。
　引用例１に記載された発明は、上記２．（ウ）及び第５図から当業者に明らかなように、読出しがブロックで行われるために、書込みアドレスに対して読出しアドレスはＲ可動範囲内で変化することから、完全には両アドレスが一致しなくても、例えば第５図Ａのようにブロックとしての読出しに書込みが追いついたり、第５図Ｃのようにブロックとしての読出しが書込みを追い越すことがあることから、両アドレスの差が零より大きくかつ予め定めた値（ＴｈＲ、ＴｈＷ）以下の時に読出し開始の遅延、書込み中止をさせるものと認められるが、このように画像メモリへのアクセスの中断をブロックとして追い越しの可能性がある場合に行う代わりに、ラスタ単位として実際に追い越しがあった場合にのみ行うようにすることは、当業者が必要に応じて適宜採用し得ることにすぎない。なお、実施例として開示されているものも、ラスタ単位でアクセスするためのロウアドレスＲＡａに対して（ＲＡａ／Ｋ）×Ｋにより求められた各ラインの先頭のロウアドレスＲＡＬとブロック単位でアクセスするためのロウアドレスＲＡｂとが一致するか否かを判断しており、この場合、ＲＡａとＲＡｂとの差が零より大きくかつ予め定めた値（すなわち、Ｋ）以内の時に、待機信号ＷＳを発生していると認められる。
　また、上記相違点（Ａ）についての検討で述べたように、画像メモリへのアクセスに際してメモリ制御回路を介することは普通に採用されていることであるから、画像メモリへのアクセスの中断を、アドレス発生器を制御することに代えてメモリ制御回路に対して待機信号を発生することにより行うようにすることは、当業者が容易になし得ることである。
　
　なお、請求人は平成１１年９月２１日付け意見書において、引用例に記載された発明は、フレームメモリに対するテレビジョン信号の書き込みと読み出しとが同じ順序で行われている点で、本願発明と相違し、本願発明は単純なアドレスの比較のみでは追い越しを判定できない旨主張している。しかし、本件発明は「画像メモリに対して画像データを１行毎に連続するラスタ単位あるいは所定数の行及び列毎に連続するブロック単位でアクセスする」としているだけであり、その点では上記３．（２）、（３）で述べたように引用例に記載された発明と差異がない。そして、本件発明のアドレス比較回路は、ラスタアクセスアドレスの指定する行とブロックアクセスアドレスの指定する行とを比較しているだけであり、これは単純なアドレスの比較と認められる。したがって、上記主張は本件発明に基づかない主張である。
　また、アドレス比較において、ロウアドレスのみを比較してメモリの書き込み動作を制御することは、何れの引例にも記載されていない旨主張しているが、引用例に記載された発明は、垂直アドレス（すなわち、ロウアドレス）のみを用いて比較を行っているから（上記２．（カ）、（キ）参照）、当該主張は引用例の記載に基づかないものである。
　したがって、上記請求人の主張によっても本件発明を特許すべきものとすることはできない。
　
　
５．むすび
　以上のとおり、本件発明は、引用例１に記載された発明に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願の特許請求の範囲の他の請求項２、３に係る発明について検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。