【事件の表示】
　平成　３年特許願第　７３２３４号「メモリアクセス方式」拒絶査定に対する審判事件［平成　４年１０月３０日出願公開、特開平　４−３０８９４４］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
Ａ．手続の経緯・本願発明の要旨
　本願は、平成３年４月５日の出願であって、その請求項に係る発明（以下、「本願発明」という。）は、平成９年２月２４日付け手続補正書によって補正された「メモリアクセス方式」に関するものと認められる。
　
Ｂ．当審の拒絶理由
　これに対して、当審で平成１３年４月１７日付けで通知した拒絶理由は、
　「　　　　　　　理　由
本件出願は、明細書及び図面の記載が下記の点で不備のため、特許法第３６条第４項に規定する要件を満たしていない。
記
　本願明細書（平成９年２月２４日付け手続補正書により、補正された明細書）の段落【０００９】〜【００２２】における、図１に示されている本発明に係る実施例についての説明の記載は、以下の点で不明瞭であるので、本願発明の構成，効果が不明瞭である。
　ａ．「メモリリード制御回路１３」へ入力されている各信号、すなわち、「バンク情報信号」，「ＰＳＥＮ信号１７」，「ＲＤ信号１８」，「プログラムデータメモリ空間境界情報信号２０」及び、「メモリリード制御回路１３」から出力されている「アクセス信号２１」のタイミング及び波形が不明瞭であり、「メモリリード制御回路１３」がどのような目的で設けられ、どのような作用をしているのかわからず、不明瞭である。
　ｂ．「μＣＰＵ１１」から出力されている「バンク情報信号１６」は、「メモリ１４内のアクセスすべきバンクを示す情報をいう。」と記載されており（段落【００１１】参照）、また、「メモリ１４の読出しを行う場合、μＣＰＵ１１からメモリアドレス制御回路１２に対してアドレス信号１５およびバンク情報信号１６が送出される。・・・・このように変換することによりアクセスしようとするバンクに応じたアドレス信号２２が得られ、これがメモリ１４に送出される。このアドレス信号２２と上記アクセス信号２１により目的とするバンクからプログラム又はデータが読出される。」（段落【００１８】〜段落【００２１】）と記載されているが、アドレス信号１５とバンク情報信号１６により、メモリアドレス制御回路１２がアクセスしようとするバンクに応じたアドレス信号２２を発生する事が可能であるので（段落【００１９】の記載及び段落【００２０】の【表２】を参照。）、ディップスイッチ１９の設定によって出力されるプログラムデータメモリ空間境界情報信号２０によってどのバンクに何が（プログラムかデータか）格納されているかを知る必要は認められず（そもそも、本願発明においては、１つのバンクには、プログラム又はデータのいずれか一方のみが格納されているので、バンク情報信号１６さえ有れば、どのバンクを読出せばいいのか明かであり、その選択されたバンクに応じて「ＰＳＥＮ信号１７」又は「ＲＤ信号１８」のうち、必要な方の信号を選択するようにすればいいのではないか。）、ディップスイッチ１９及びプログラムデータメモリ空間境界情報信号２０は、何のために必要なのかわからず、不明瞭である（又、もし、μＣＰＵ１１が、どのバンクがプログラムメモリ空間又はデータメモリ空間に割当てられているのかの情報を知らないのであれば、μＣＰＵ１１は、バンク情報信号１６を出力することができないのではないか、また、μＣＰＵ１１が、どのバンクがプログラムメモリ空間又はデータメモリ空間に割当てられているのかの情報を知り、バンク情報信号１６を出力するためには、ディップスイッチ１９の出力であるプログラムメモリ空間境界情報信号２０は、μＣＰＵ１１にも入力される必要があるのではないか。）。」
というものである。
　
Ｃ．審判請求人の主張
　上記拒絶理由に対して、審判請求人は、平成１３年６月２５日付けで意見書を提出し、概要以下のように主張している。
　「１．拒絶理由の要点
　（中略）
　上記点に関して、以下に詳細に説明いたします。以下の説明は、図１及び【実施例】の項を参照しての説明となります。
　まず、図１に示されている回路図において、メモリリード制御回路１３にプログラムデータメモリ空間境界情報信号２０が接続されていない場合を考えると、メモリリード制御回路１３は、μＣＰＵ１１より、ＰＳＥＮ信号１７、ＲＤ信号１８，バンク情報信号１６しか入力されないことになります。
　そのため、メモリリード制御回路１３は、μＣＰＵ１１がアクセスしたいバンクはバンク情報信号１６によりわかりますが、μＣＰＵ１１がアクセスしたいバンクがプログラムバンクなのか、データバンクなのかを判断することはできません。なぜなら、メモリリード制御回路１３は複数のバンクの各々のどこにプログラムかデータかが格納されている情報がどこからも入手できないことになるからです。従って、メモリリード制御回路１３は、ＰＳＥＮ信号１７とＲＤ信号１８の何れを選択してアクセス信号２１として出力しなければならないのかが判断することができないことになります。
　確かに、μＣＰＵ自身はこれからアクセスを行うバンクがプログラムバンクなのかデータバンクなのかはわかりますが、あくまでＰＳＥＮ信号１７とＲＤ信号１８を選択してアクセス信号２１に出力するのはメモリリード制御回路１３であるので、メモリリード制御回路１３がどのバンクがプログラムなのかデータなのかをわかっていなければＰＳＥＮ信号１７とＲＤ信号１８を選択することはできません。
　即ち、メモリリード制御回路１３は、プログラムデータメモリ空間境界情報信号２０によって、初めてどのバンクがプログラムなのかデータなのかを知ることができます。
　一例を上げて以下に説明します。
　例えば、μＣＰＵ１１がプログラムをアクセスするためのバンク情報信号１６（バンク３：バンク３をプログラム領域と仮定して説明）とＰＳＥＮ信号１７をメモリリード制御回路１３に出力したとすると、メモリリード制御回路１３はμＣＰＵ１１から受け取ったバンク情報信号（バンク３）という情報が何の領域なのかをプログラムデータメモリ空間境界情報信号２０により、初めてプログラム領域で有ることを判断します。そして、プログラム領域であると判断してしてＰＳＥＮ信号１７を選択してアクセス信号２１として出力することができます。
　又、メモリリード制御回路１３が複数のバンクの各々にプログラム領域かデータ領域かの情報を入手する方法としては、μＣＰＵより情報をもらうことも考えられますが、μＣＰＵから情報をもらう為にはμＣＰＵの出力ポートがメモリリード制御回路１３に接続されなければなりません。これでは、μＣＰＵのポートに空きがないとできないことになります。
　以上、説明しましたように、メモリリード制御回路１３は、μＣＰＵ１１自身がアクセスしたいバンク情報をデイップスイッチ１９から入手したプログラムデータ空間情報信号２０に基づいて、初めてμＣＰＵ１１がアクセスしたいバンクがプログラムなのかデータなのかを判断することができ、そして、その判断に基づいてＰＳＥＮ信号１７とＲＤ信号１８の何れかをアクセス信号２１として出力することができます。
　上記説明は、【００１７】に、
「以上のように対応させてデイップスイッチ１９を設定することにより、メモリリード制御回路１３ではどのバンクに何が（プログラムかデータか）格納されているかを知ることができる。・・・・・」
と記載され、メモリリード制御回路１３はデイップスイッチ１９の設定によりどのバンクに何が格納されているかを知ることが記載されています。そして、
　【００１８】に、
「・・・・・ここでメモリリード制御回路１３はバンク情報信号１６とプログラムデータメモリ空間境界情報信号２０により、これからアクセスしようとするものはプログラムであるかデータであるかを判定し、その結果によりＰＳＥＮ信号１７とＲＤ信号１８の何れをメモリ１４に対するアクセス信号２１とするかを選択する」
と記載されているように、μＣＰＵがアクセスしたいバンクをバンク情報信号１６によって知り、そのバンクが何であるかをプログラムデータメモリ空間境界情報信号２０により知り、双方の情報に基づいて、メモリリード制御回路１３がＰＳＥＮ信号１７とＲＤ信号１８の何れをメモリ１４に対するアクセス信号２１として出力することが明確に記載されています。
　又、本願は、図１の回路で詳細に記載されており、バンク情報信号１６とプログラムデータメモリ空間境界情報信号２０により、ＰＳＥＮ信号１７とＲＤ信号１８の何れを選択することは十分に説明されており、詳細なタイミング及び波形がなくても、バンク情報信号１６とプログラムデータメモリ空間境界情報信号２０が入力され、バンク情報信号１６とプログラムデータメモリ空間境界情報信号２０に基づいてＰＳＥＮ信号１７とＲＤ信号１８の何れかを選択することは、図１の回路図及び【実施例】の項の説明を読めば当業者が十分実施できるように記載されています。明確かつ十分に記載されています。
　上記にて説明しましたように本願は明細書及び図面の記載に不備はなく、本発明の属する技術の分野における通常の知識を有するものがその実施をできる程度に明確かつ十分に記載されているものと確信致します。」
と主張している。
　
Ｄ．当審の判断
　よって、上記主張について以下検討する。
（１）審判請求人は意見書中で本願発明の実施例である第１図の回路についての動作の説明をしている。その中で審判請求人は、メモリリード制御回路１３は、μＣＰＵ１１がアクセスしたいバンクはバンク情報信号１６によりわかるが、それがプログラムバンクなのか、データバンクなのかを判断することはできないので、メモリリード制御回路１３はＰＳＥＮ信号１７とＲＤ信号１８のいずれを選択してアクセス信号２１として出力すればよいのかを判断できない。又、メモリリード制御回路１３が複数のバンクの各々にプログラム領域かデータ領域かの情報を入手する方法としては、μＣＰＵより情報をもらうことも考えられるが、μＣＰＵから情報をもらう為にはμＣＰＵの出力ポートがメモリリード制御回路１３に接続されなければならず、μＣＰＵのポートに空きがないとできないことになる。メモリリード制御回路１３はプログラムデータメモリ空間境界情報信号２０によって、初めてどのバンクがプログラムなのかデータなのかを知ることができるので、その情報に基づいてＰＳＥＮ信号とＲＤ信号のいずれかを選択して、アクセス信号２１として出力することができる、と主張している。
　しかしながら、
（ａ）一般に、メモリをアクセスし、そこに収納されているものを読出す場合には、読出したいものがプログラムであるのか、それとも、データであるのかに関係なく（読出すものがプログラムであろうとデータであろうと、いずれにしても、２進数の列であることは同じである。）、アドレス信号とアクセス信号のみが有ればメモリから読出すことは可能であって、それをプログラムとして用いるか、それとも、データとして用いるかは、ＣＰＵの内部処理の問題であるので、メモリを読出す場合に、それがプログラムであるのか、それとも、データであるのかはメモリ読出しとは無関係の事項であると認められる。
（ｂ）又、本願発明において、ＰＳＥＮ信号とＲＤ信号とを区別し、選択してメモリ１４に入力しなければならない理由が不明である。すなわち、本願発明においては、μＣＰＵ１１自身はこれからアクセスを行うバンクがプログラムバンクなのかデータバンクなのかを知っており、メモリアドレス制御回路１２がμＣＰＵ１１から出力されるアドレス信号Ａ１４〜Ａ０の先頭にバンク情報信号１６を付加してアドレス信号Ａ１６〜Ａ０として出力するので、このアドレス信号には読出すべきバンクを指定する情報が含まれているので、アドレス信号とアクセス信号が有れば、メモリ１４の所望のバンクから所望の情報を読出すことができ、その読出された情報がプログラムであるのか、それとも、データであるのかは、μＣＰＵは始めから知っているのであるから、それに応じた処理をすればよいのである。
（ｃ）又、意見書中の、
　「一例を上げて以下に説明します。
　例えば、μＣＰＵがプログラムをアクセスするためのバンク情報信号１６（バンク３：バンク３をプログラム領域と仮定して説明）とＰＳＥＮ信号１７をメモりリード制御回路１３に出力したとすると、メモリリード制御回路１３はμＣＰＵ１１から受け取ったバンク情報信号（バンク３）という情報が何の領域なのかをプログラムデータメモリ空間境界情報信号２０により、初めてプログラム領域で有ることを判断します。そして、プログラム領域であると判断してしてＰＳＥＮ信号１７を選択してアクセス信号２１として出力することができます。」の記載によると、μＣＰＵ１１がプログラムをアクセスする時は、μＣＰＵ１１はバンク情報信号１６とＰＳＥＮ信号１７をメモりリード制御回路１３に出力するのであるから、その時はＲＤ信号は出力されていないので、ＰＳＥＮ信号とＲＤ信号とを選択しなければならないという問題は発生しないので、該説明からは、メモリリード制御回路をわざわざ設ける必要性は認められない。
（ｄ）したがって、（ａ）〜（ｃ）に記載したように、本願明細書の記載では、本願発明において、メモリリード制御回路１３を設けて、ＰＳＥＮ信号とＲＤ信号とを区別し、選択してアクセス信号２１として出力するようにしたことの技術的意味が不明瞭であるので、メモリリード制御回路１３がどのような目的で設けられ、どのような作用をしているのか依然としてわからず、又、ディップスイッチ１９及びプログラムデータメモリ空間境界情報信号２０は、何のために必要なのかも依然としてわからないので、明細書の記載は依然として不明瞭である。
（２）又、本願発明の要点は、メモリリード制御回路１３を設けたことにあり、該メモリリード制御回路１３は今までにない新規な回路であるので、当業者がその動作を理解し、又、本願発明を実施しようとする場合には、メモリリード制御回路１３に入力される信号と出力される信号のタイミング及び波形の関係を示す波形図がなければ、どのように構成したらメモリリード制御回路１３を製作することができるのかわからないので、メモリリード制御回路１３に入力される信号と出力される信号のタイミング及び波形の関係を示す波形図は必須の事項である。
（３）したがって、審判請求人が提出した意見書の記載のみでは、当審において先の拒絶理由通知で指摘した不明瞭な点は依然として解消しておらず、本願明細書及び図面の記載は不備である。
　
〔Ｅ〕むすび
　以上のとおりであるので、本願は、明細書及び図面の記載が不備であり、特許法第３６条第４項の要件を満たしていないので、拒絶すべきものである。
　よって、結論のとおり審決する。