【事件の表示】
　特願２００８−２９８２６４「ＴＦＴアレイの検査方法及びＴＦＴアレイの検査装置」拒絶査定不服審判事件〔平成２２年　６月　３日出願公開、特開２０１０−１２２６１５、請求項の数（２）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１　手続の経緯  
　本件出願は、平成２０年１１月２１日の出願であって、平成２４年１０月５日付けで手続補正がなされたところ、同年１２月１１日付けで拒絶査定がなされ、これに対し、平成２５年３月１３日に拒絶査定不服審判の請求がなされると同時に手続補正がなされ、同年６月４日付けで審尋がなされ、同年８月９日に回答書が提出され、その後、当審において同年１０月１１日付けで拒絶理由が通知され、同年１２月１３日付けで手続補正がなされたものである。
   
    
２　本願発明  
　本願の請求項に係る発明は、上記平成２５年１２月１３日付けの手続補正によって補正された特許請求の範囲、明細書及び図面の記載からみて、特許請求の範囲の請求項１〜２に記載された次の事項によって特定されるものと認められる。   
   
「【請求項１】
　ＴＦＴ基板のＴＦＴアレイに対して電圧を印加し、電子線照射により得られる二次電子を検出することによって得られる各画素電極の電位の分布に基づいてＴＦＴアレイの欠陥を検査するＴＦＴ基板の検査方法において、
　ＴＦＴアレイのソースラインを挟んで隣接する画素電極列に異なる電圧を印加する駆動パターンを用い、当該駆動パターンによって得られる画素電極の電位の分布によって、前記隣接する画素電極間の短絡欠陥を検出する検査方法であり、
　前記駆動パターンは、ソースラインに沿って隣接する画素電極列に対して、他方の画素電極列に正電圧を印加し一方の画素電極列に第１の負電圧を印加する第１の期間と、一方の画素電極列のみに第１の負電圧よりも負側の第２の負電圧を印加する第２の期間の２つの期間を時系列に有し、
　前記画素電極列に印加する電圧はＴＦＴアレイのソースラインの電圧であり、
　前記第１の期間において、ＴＦＴアレイのゲートラインに正電圧を印加することによってＴＦＴをオンとして前記ソースラインに電圧を印加し、
　前記第２の期間において、ゲート電圧よりも低い負の第２の負電圧を印加し、当該第２の負電圧により一方の画素電極にドレイン電流を流して低い負電位とする検査信号を有し、当該駆動パターンの検査信号をソースラインに沿って隣接する画素電極列に対して極性を入れ替えて交互に印加し、第２の負電圧の印加によって、隣接する画素電極列の他方の画素電極列において短絡欠陥する画素電極を第２の負電位側に強制的にオフセットさせ、
　前記第２の期間で取得される各画素電極の電位の分布を画素電極毎に加算し、
　加算した電位の分布において、短絡欠陥した隣接する画素電極の電位を正常な画素電極の電位よりも負電位側に偏らせ、正常状態における電位と比較することによってソースラインを挟んで隣接する画素電極間の短絡欠陥を検出することを特徴とするＴＦＴ基板の検査方法。
　
【請求項２】
　ＴＦＴ基板のＴＦＴアレイに対して電圧を印加し、当該電圧印加による電圧状態を電子線照射により得られる二次電子を検出することによって得られる各画素電極の電位の分布に基づいてＴＦＴアレイの欠陥を検査するＴＦＴ基板の検査装置であって、
　ＴＦＴ基板に電子線を照射する電子線源と、
　ＴＦＴ基板から放出される二次電子を検出する検出器と、
　ＴＦＴ基板のＴＦＴアレイに検査信号を生成し印加する検査信号生成部と、
　前記検出器の検出信号に基づいて前記駆動パターンによって得られる画素電極の電位の分布によって、前記隣接する画素電極間の短絡欠陥を検出する欠陥検出部とを備え、
　前記検査信号生成部は、
　ＴＦＴアレイのソースラインを挟んで隣接する画素電極列に異なる電圧を印加する駆動パターンの検査信号を生成し、前記駆動パターンの検査信号をソースラインに沿って隣接する画素電極列に対して極性を入れ替えて交互に印加し、
　前記駆動パターンは、ソースラインに沿って隣接する画素電極列に対して、他方の画素電極列に正電圧を印加し一方の画素電極列に第１の負電圧を印加する第１の期間と、前記一方の画素電極列のみに前記第１の負電圧よりも負側の第２負電圧を印加する第２の期間の２つの期間を時系列に有し、
　前記画素電極列に印加する電圧はＴＦＴアレイのソースラインの電圧であり、
　前記第１の期間において、ＴＦＴアレイのゲートラインに正電圧を印加することによってＴＦＴをオンとして前記ソースラインに電圧を印加し、
　前記第２の期間において、ゲート電圧よりも低い負の第２の負電圧を印加し、当該第２の負電圧により一方の画素電極にドレイン電流を流して低い負電位とすることによって、前記隣接する画素電極列の一方の画素電極列のみに第２の負電圧を印加し、当該第２の負電圧の印加によって、隣接する画素電極列の他方の画素電極列において短絡欠陥する画素電極を第２の負電位側に強制的にオフセットさせ、
　前記欠陥検出部は、前記第２の期間で取得される各画素電極の電位の分布を画素電極毎に加算し、加算した電位の分布において、短絡欠陥した隣接する画素電極の電位を正常な画素電極の電位よりも負電位側に偏らせ、正常状態における電位と比較することによってソースラインを挟んで隣接する画素電極間の短絡欠陥を検出することを特徴とする、ＴＦＴ基板の検査装置。」（以下、請求項１、２に係る発明を、それぞれ「本願発明１」、「本願発明２」という。）
    
   
３　引用例  
（１）引用例１  
　原査定の拒絶の理由及び審尋で引用された、本願の出願前に頒布された「特開２００７−２３２９７９号公報」（以下「引用例１」という。）には、次の事項が記載されている。　
　ア　「【０００１】
　本発明は、液晶基板等の製造過程等で行われるＴＦＴアレイ検査工程に関し、特に、ＴＦＴアレイを検査する際のＴＦＴアレイの駆動に関する。」 
　イ　「【０００２】
　液晶基板や有機ＥＬ基板等のＴＦＴアレイが形成された半導体基板の製造過程では、製造過程中にＴＦＴアレイ検査工程を含み、このＴＦＴアレイ検査工程において、ＴＦＴアレイの欠陥検査が行われている。
【０００３】
　ＴＦＴアレイは、例えば液晶表示装置の画素電極を選択するスイッチング素子として用いられる。ＴＦＴアレイを備える基板は、例えば、走査線として機能する複数本のゲートラインが平行に配設されると共に、信号線として記載する複数本のソースラインがゲートラインに直交して配設され、両ラインが交差する部分の近傍にＴＦＴ（Thin film　transistor）が配設され、このＴＦＴに画素電極が接続される。
【０００４】
　液晶表示装置は、上記したＴＦＴアレイが設けられた基板と対向基板との間に液晶層を挟むことで構成され、対向基板が備える対向電極と画素電極との間に画素容量が形成される。画素電極には、上記の画素容量以外に付加容量（Ｃｓ）が接続される。この付加容量（Ｃｓ）の一方は画素電極に接続され、他方は共通ラインあるいはゲートラインに接続される。共通ラインに接続される構成のＴＦＴアレイはCs on Com型ＴＦＴアレイと呼ばれ、ゲートラインに接続される構成のＴＦＴアレイはCs on Gate型ＴＦＴアレイと呼ばれる。
【０００５】
　このＴＦＴアレイにおいて、走査線（ゲートライン）や信号線（ソースライン）の断線、走査線（ゲートライン）と信号線（ソースライン）の短絡、画素を駆動するＴＦＴの特性不良による画素欠陥等の欠陥検査は、例えば、対向電極を接地し、ゲートラインの全部あるいは一部に、例えば、−１５Ｖ〜＋１５Ｖの直流電圧を所定間隔で印加し、ソースラインの全部あるいは一部に検査信号を印加することによって行っている。・・・
【０００６】
　ＴＦＴアレイ検査装置は、ＴＦＴアレイに検査用の駆動信号を入力し、そのときの電圧状態を検出することで欠陥検出を行うことができる。また、液晶の表示状態を観察することによって、ＴＦＴアレイの欠陥検出を行っても良い。液晶の表示状態を観察することによってＴＦＴアレイを検査する場合には、ＴＦＴアレイ基板と対向電極との間に液晶層を挟んだ液晶表示装置の状態で検査する他に、液晶層と対向電極を備えた検査治具をＴＦＴアレイ基板に取り付けることによって、液晶表示装置に至らない半製品の状態で検査することもできる。
【０００７】
　ＴＦＴアレイには、その製造プロセス中に様々な欠陥が発生する可能性がある。この欠陥の中には、隣接欠陥と呼ばれるものがある。この隣接欠陥として、横方向で隣接するピクセル間の欠陥（横ＰＰと呼ばれる）、縦方向で隣接するピクセル間の欠陥（縦ＰＰと呼ばれる）、隣接するソースライン間の短絡（ＳＳshortと呼ばれる）、隣接するゲートライン間の短絡（ＧＧshortと呼ばれる）が知られている。
【０００８】
　図９は横方向の隣接欠陥を説明するための図である。図９中の破線は、横方向で隣接するピクセル１２eoと１２eeと間の短絡欠陥（横ＰＰ）と、横方向で隣接するソースラインＳｏとＳｅとの間の短絡欠陥（ＳＳshort）をそれぞれ示している。
【０００９】
　図１０は縦方向の隣接欠陥を説明するための図である。図１０中の破線は、縦方向で隣接するピクセル１２ooと１２eoと間の短絡欠陥（縦ＰＰ１）、および、縦方向で隣接するピクセル１２oeと１２eeと間の短絡欠陥（縦ＰＰ２）と、縦方向で隣接するゲートラインＧｏとＧｅとの間の短絡欠陥（ＧＧshort）をそれぞれ示している。
【００１０】
　ＴＦＴ基板上のＴＦＴアレイを一様に駆動する駆動パターンによって欠陥検査を行った場合には、上記のような隣接欠陥を検出することはできない。そこで、従来の欠陥検査では、隣接欠陥を検出するために、横方向隣接欠陥のための検査パターンと縦方向隣接欠陥のための検査パターンとをそれぞれ独立した検査パターンを用い、それぞれの検査パターンによって横方向隣接欠陥と縦方向隣接欠陥とをそれぞれ独立して検出している。
【００１１】
　電子線を用いたＴＦＴアレイ検査装置では、ピクセル（ＩＴＯ電極）に対して電子線を照射し、この電子線照射によって放出される二次電子を検出することによって、ピクセル（ＩＴＯ電極）に印加された電圧波形を二次電子波形に変えて、信号によるイメージ化し、これによってＴＦＴアレイの電気的検査を行っている。
【００１２】
　図１１は横方向隣接欠陥を検出するための検査パターンであり、図１３（ａ），（ｂ）は図１１で示す検査パターンで駆動した際に発生するピクセル（ＩＴＯ）の電圧状態を示している。
【００１３】
　横方向隣接欠陥を検出するための検査パターンで駆動した場合には、ＴＦＴアレイ上において＋電圧のピクセル（ＩＴＯ）と−電圧のピクセル（ＩＴＯ）が形成する電圧分布は、縦縞パターンとなる。図１３（ａ）は、例えば図１１において１ゲート周期中の第１の期間（図中の１〜５で示す期間）の電圧を印加したとき縦縞パターンを示し、図１３（ｂ）は、第２の期間（図中の６〜１０で示す期間）の電圧を印加したとき縦縞パターンを示している。
【００１４】
　この縦縞パターンは、ＴＦＴアレイの縦方向のピクセルを同電圧とし、隣接する縦方向のピクセル列同士は異なる電圧としている。これによって、横方向隣接欠陥を検出する。
【００１５】
　図１２は縦方向隣接欠陥を検出するための検査パターンであり、図１３（ｃ），（ｄ）は図１２で示す検査パターンで駆動した際に発生するピクセル（ＩＴＯ）の電圧状態を示している。
【００１６】
　縦方向隣接欠陥を検出するための検査パターンで駆動した場合には、ＴＦＴアレイ上において＋電圧のピクセル（ＩＴＯ）と−電圧のピクセル（ＩＴＯ）が形成する電圧分布は、横縞パターンとなる。図１３（ｃ）は、例えば図１２において１ゲート周期中の第１の期間（図中の１〜５で示す期間）の電圧を印加したとき横縞パターンを示し、図１３（ｄ）は、第２の期間（図中の６〜１０で示す期間）の電圧を印加したとき横縞パターンを示している。
【００１７】
　この横縞パターンは、ＴＦＴアレイの横方向のピクセルを同電圧とし、隣接する縦方向のピクセル列同士は異なる電圧としている。これによって、縦方向隣接欠陥を検出する。
・・・」
　
　ウ　また、上記（【０００８】）に照らして図９を見ると、以下の事項が看取できる。
「横方向で隣接するピクセル１２eoと１２eeは、ソースラインＳｏを挟んでいる。」
　　
　よって、上記の記載を総合すると、引用例１には、次の発明（以下「引用発明１」という。）が記載されていると認められる。　
　
「液晶基板や有機ＥＬ基板等のＴＦＴアレイが形成された半導体基板の製造過程中に含まれるＴＦＴアレイ検査工程において行われるＴＦＴアレイの欠陥検査について、
　電子線を用いたＴＦＴアレイ検査装置では、ピクセル（ＩＴＯ電極）に対して電子線を照射し、この電子線照射によって放出される二次電子を検出することによって、ピクセル（ＩＴＯ電極）に印加された電圧波形を二次電子波形に変えて、信号によるイメージ化し、これによってＴＦＴアレイの電気的検査を行い、
　横方向で隣接するピクセル１２eoと１２eeは、ソースラインＳｏを挟んでおり、
　隣接欠陥として知られている横方向で隣接するピクセル１２eoと１２eeと間の短絡欠陥（横ＰＰ）を検出するために、ＴＦＴアレイの縦方向のピクセルを同電圧とし、隣接する縦方向のピクセル列同士は異なる電圧とする検査パターンで駆動するＴＦＴアレイが形成された半導体基板の横方向隣接欠陥を検出する方法。」
　　　　 
（２）引用例２  
　同様に引用された、本願の出願前に頒布された「特開平１１−２７１８００号公報 」（以下「引用例２」という。）には、次の事項が記載されている。  
　ア　「【０００１】
【発明の属する技術分野】本発明は、液晶駆動基板の検査装置及びその検査方法に係わり、特に液晶駆動基板に対向配置された電気光学素子の表面画像に基づいて液晶駆動基板の動作状態を検査する技術に関するものである。」 
　イ　「【００２３】本発明は、上述する問題点に鑑みてなされたもので、以下の点を目的とするものである。
（１）ゲート配線あるいはデータ配線との短絡を含まない互いに隣り合う画素電極間の短絡欠陥を検出することが可能な液晶駆動基板の検査装置及びその検査方法を提供する。
（２）検査のスループットを低下させることなく互いに隣り合う画素電極間の短絡欠陥を検出することが可能な液晶駆動基板の検査装置及びその検査方法を提供する。
（３）ユニポーライメージングによって隣り合う画素電極間の短絡欠陥を検出することが可能な液晶駆動基板の検査装置及びその検査方法を提供する。
（４）複数の電圧パターンを印加して複数のサブイメージを生成し、それらを高速に合成して１枚の電圧イメージを取得することによりＣＣＤのランダムノイズの低減と複数の電圧イメージの合成とを同時に行い、これの基づいて欠陥判定を行うことにより各々の電圧パターンでしか検出できない欠陥を画素電圧検知精度やスループットを低下させることなく検出することが可能な液晶駆動基板の検査装置及びその検査方法を提供する。」 
　ウ　「【００３９】本実施形態では、図２の模式図に示すように、４つの電圧印加パターン時の電圧イメージ（サブイメージ１〜４）が画像処理装置８によって加算されることによって合成イメージが取得され、該合成イメージに基づいて当該液晶駆動基板Ａの良否が画像処理装置８によって判定される。この場合、何れかの異常によって画素電極ａ2に正常にデータ電圧が書き込まれなかった場合、当該画素電極ａ2（すなわち欠陥画素）の画像は正常な画素電極ａ2に対して異なった輝度となる。
【００４０】なお、本実施形態において検査対象とする２Ｇ２Ｄタイプの液晶駆動基板Ａの場合、上記電圧印加パターンは以下の４パターンである。
《１》奇数列の画素電極ａ2のみが「１０Ｖ」の電圧イメージになるようなデータ電圧を印加し、偶数列の画素電極ａ2には「０Ｖ」の電圧イメージになるようなデータ電圧を印加する第１の電圧印加パターン。
《２》偶数列の画素電極ａ2のみに「１０Ｖ」のの電圧イメージ（審決注：『「１０Ｖ」の電圧イメージ』の誤記）になるようなデータ電圧を印加し、奇数列の画素電極ａ2には「０Ｖ」の電圧イメージになるようなデータ電圧を印加する第２の電圧印加パターン。
《３》奇数行の画素電極ａ2のみに「１０Ｖ」のの電圧イメージ（審決注：『「１０Ｖ」の電圧イメージ』の誤記）になるようなデータ電圧を印加し、偶数行の画素電極ａ2には「０Ｖ」の電圧イメージになるようなデータ電圧を印加する第３の電圧印加パターン。
《４》偶数行の画素電極ａ2のみに「１０Ｖ」のの電圧イメージ（審決注：『「１０Ｖ」の電圧イメージ』の誤記）になるようなデータ電圧を印加し、奇数行の画素電極ａ2には「０Ｖ」の電圧イメージになるようなデータ電圧を印加する第４の電圧印加パターン。
【００４１】図３は、列（奇数列）方向に隣り合う画素電極ａ21，ａ23と画素電極ａ21に対して行（奇数行）方向に隣り合う画素電極ａ22と、該画素電極ａ22に対して行（偶数行）方向に隣り合う画素電極ａ24（偶数列において画素電極ａ22に隣り合う）を抽出し、等価回路として示したものである。この図に示すように、奇数列の画素電極ａ21，ａ23は、各々にＴＦＴａ31，ａ33を介して奇数列データ配線ａ51に接続されると共に、各々にコンデンサｙ1，ｙ3を介して接地電位（ＧＮＤ）に接続されている。偶数列の画素電極ａ22，ａ24は、各々にＴＦＴａ32，ａ34を介して偶数列データ配線ａ52に接続されると共に、各々にコンデンサｙ2，ｙ4を介して接地電位（ＧＮＤ）に接続されている。
【００４２】各ＴＦＴａ31，ａ32は、奇数行ゲート配線ａ41に接続されており、該奇数行ゲート配線ａ41に供給されるゲート電圧によってスイッチング動作するようになっている。また、各ＴＦＴａ33，ａ34は、偶数行ゲート配線ａ42に接続されており、該偶数行ゲート配線ａ42に供給されるゲート電圧によってスイッチング動作するようになっている。
【００４３】いま、この奇数行に位置する画素電極ａ21と画素電極ａ22とは、短絡欠陥Ｘ1によって互いに電気的に接続され、また奇数列に位置する画素電極ａ21と画素電極ａ23とは短絡欠陥Ｘ2によって電気的に接続されているものとする。このような状態において、本実施形態では、上記第１〜第４の電圧印加パターンに基づいて短絡欠陥Ｘ1，Ｘ2を検出する。
【００４４】まず、第１の電圧印加パターンにおいて、短絡欠陥Ｘ1を検知するために、以下のように各ＴＦＴａ31，ａ32，ａ33，ａ34を駆動して画素電極ａ21，ａ23と画素電極ａ22，24とにデータ電圧を書き込む。すなわち、図４（ａ）の波形図に示すように、奇数列データ配線ａ51には、電圧印加期間Ｔ1において電圧Ｅd2、またこれ以外の期間においては電圧Ｅd2とは異なる電圧Ｅd1となるデータ信号ｄa1を供給する。また、偶数列データ配線ａ52には、同じく電圧印加期間Ｔ1において電圧Ｅd3、これ以外の期間においては電圧Ｅd2とは異なる電圧Ｅd1となるデータ信号ｄb2を供給する。
【００４５】なお、ここでは、電圧Ｅd2に対して電圧Ｅd1を低い電圧としているが、電圧Ｅd1については、電圧Ｅd2と異なる電圧であれば任意の電圧でもよい。また、電圧Ｅd2と電圧Ｅd1とは原理的には同一電圧でも良いが、全ての画素電極ａ2には、初期電圧として電圧Ｅd1を予め書き込んでいるため、電圧Ｅd1を電圧Ｅd2に対して異なる電圧としている。
【００４６】そして、奇数行ゲート配線ａ41には、上記電圧印加期間Ｔ1内に位置する電圧印加期間Ｔ2において電圧Ｅg2、またこれ以外の期間においては電圧Ｅg1となるゲート信号ｇa1を供給し、また偶数行ゲート配線ａ42にも上記ゲート信号ｇa1と同様のゲート信号ｇb1を供給する。ここで、データ信号ｄb2の電圧Ｅd3は、各ゲート信号ｇa1，ｇb1の電圧Ｅg2よりも高く設定され（Ｅd3＞Ｅg2）、データ信号ｄa1の電圧Ｅd2は、ゲート信号ｇa1，ｇb1の電圧Ｅg2から各ＴＦＴａ31，ａ32，ａ33，ａ34のＯＮ/ＯＦＦ動作のしきい値Ｖtを差し引いた電圧よりも低く設定されている（Ｅg2−Ｖt＞Ｅd2）。
【００４７】この結果，ゲート信号ｇa1，ｇb1の電圧印加期間Ｔ2において、各ＴＦＴａ31，ａ33はＯＮ状態となり、電圧Ｅd2（例えば「１０Ｖ」）が画素電極ａ21、ａ23に書き込まれる。このとき、ＴＦＴａ32，ａ34は０Ｎ状態（審決注：「ＯＮ状態」の誤記）とならず、画素電極ａ22，ａ24には何らデータ電圧は書き込まれない。しかし、画素電極ａ22は、短絡欠陥Ｘ１の存在によって画素電極ａ21と同電位となり、結局、画素電極ａ21と同等の電圧Ｅd2、すなわち「１０Ｖ」が書き込まれた場合と同様の状態となる。
【００４８】すなわち，本実施形態では、ＴＦＴａ32，ａ34をＯＦＦ状態に維持することにより画素電極ａ22，ａ24にデータ電圧を書き込まず、したがって画素電極ａ24のように短絡欠陥Ｘ１が存在しない画素電極は、予め書き込まれた初期電圧を維持する。例えば，この初期電圧を「０Ｖ」とすることにより、画素電極ａ24の電圧は「０Ｖ」を維持することになる。
【００４９】このように画素電極ａ21，ａ23及び画素電極ａ22に初期電圧とは異なるデータ電圧が書き込まれた後、電圧印加期間Ｔ3において上記光源４からモジュレータ１の表面に光が照射され、ＣＣＤカメラ７によって該モジュレータ１の表面の画像が撮像されて画像処理装置８に取り込まれる。以上が上記第１の電圧印加パターンによるモジュレータ１の表面画像の取得手順であり、この表面画像に基づいてサブイメージ１が生成される。
【００５０】続いて、第２の電圧印加パターンについて説明する。ここでは、データ信号ｄa1の電圧Ｅd2をゲート信号ｇa1，ｇb2の電圧Ｅg2よりも高く設定することによりＴＦＴａ31，ａ33をＯＦＦ状態に維持し、データ信号ｄb2の電圧Ｅd3をゲート信号ｇa1，ｇb1の電位Ｅg2から上記しきい値Ｖtを差し引いた電圧（＝Ｅg2−Ｖt）よりも低く設定することにより、ＴＦＴａ32，ａ34をＯＮ状態とすることができる。
【００５１】この結果、画素電極ａ22，ａ24には「１０Ｖ」のデータ電圧が書き込まれるが、画素電極ａ21，ａ23にはデータ電圧が何ら書き込まれない。しかし、画素電極ａ21は、短絡欠陥Ｘ1が存在することによって画索電極ａ22と同様に「１０Ｖ」のデータ電圧が書き込まれた状態となる。さらに、画素電極ａ23は、短絡欠陥Ｘ2が存在することによって、画素電極ａ21と同様に「１０Ｖ」のデータ電圧が書き込まれた状態となる。このような電圧印加状態におけるモジュレータ１の表面画像がサブイメージ２として画像処理装置８に取得される。
【００５２】以上の処理によってサブイメージ１とサブイメージ２とが得られるが、このサプイメージ１（審決注：「サブイメージ１」の誤記）とサブイメージ２とを画像処理装置８において加算した場合、画素電極ａ21，ａ23及び画素電極ａ22は、「２０Ｖ」（＝１０Ｖ＋１０Ｖ）のデータ電圧に対応した電圧イメージとなり、短絡欠陥Ｘ1，Ｘ2が存在しない正常な場合には、「１０Ｖ」（＝１０Ｖ＋０Ｖ）のデータ電圧に対応した電圧イメージとなる。したがって、この電圧イメージの相異に基づいて短絡欠陥Ｘ1，Ｘ2の存在を検出することができる。
【００５３】ここで、上記第１の電圧印加パターンにおいて、ＴＦＴａ32をＯＦＦ状態に維持することなく、画素電極ａ22に「０Ｖ」のデータ電圧を書き込んだ場合、短絡欠陥Ｘ1が存在するために、この書込電圧は正常に保持されず、短絡欠陥Ｘ１の抵抗値に応じて抵抗分割される。例えば、画素電極ａ21に「８Ｖ」が保持され、画素電極ａ22には「２Ｖ」が保持されることになる。また、第２の電圧印加パターンにおいて、ＴＦＴａ31をＯＦＦ状態に維持することなく、画素電極ａ21に「０Ｖ」の電圧を書き込んだ場合、画素電極ａ22には「１０Ｖ」のデータ電圧が書き込まれる。この場合においては、画素電極ａ21には「２Ｖ」が保持され，画素電極ａ22には「８Ｖ」が保持されることになる。
【００５４】このような状況では、サブイメージ１とサブイメージ２を加算した場合に、画素電極ａ21，ａ22の部分の電圧イメージは、各々に「１０Ｖ」（＝８Ｖ＋２Ｖ）つまり短絡がなく正常なデータ電圧が書き込まれた状態と同じ電圧イメージとなる。この場合には、行方向に隣り合う画素電極ａ21と画素電極ａ22との間の短絡欠陥を検出することができない。
【００５５】以上のように、行方向に互いに隣り合う画素電極において、一方の画素電極にデータ電圧を書き込み、かつもう一方の画素電極にはデータ電圧を書き込まないようにすると共に、当該データ電圧を上記一方の画素電極に予め書き込まれている電圧とは異なる電圧値に設定することにより、行方向に互いに隣り合う画素電極の短絡欠陥Ｘ1を検出することができる。なお、上記の例では、初期電圧よりも高い電圧Ｅd2を設定するようにしたが、初期電圧よりも低い電圧値を電圧Ｅd2として設定することによっても、短絡欠陥Ｘ1を検出することができる。・・・」 
　
　なお、上記【００４０】において、○の中に数字「１」、「２」、「３」、「４」が記載されたものを、「《１》」、「《２》」、「《３》」、「《４》」と示した。
　
　エ　「【００６６】なお、本発明は、上記実施形態に限定されるものではなく、以下のような変形も本発明の範囲に含まれる。
（１）例えば，図５（ａ）に示すように、上記データ信号ｄb2に代えてデータ信号ｄb3をＴＦＴａ32，ａ34に供給する。すなわち、電圧印加期間Ｔ2においてデータ信号ｄa1によって電圧Ｅd2を奇数列の画素電極ａ21，ａ23に書き込むと同時に偶数列の画素電極ａ22，ａ24にはデータ信号ｄa3によって電圧Ｅd1（例えば「０Ｖ」）を一旦書き込む。そして、その後、電圧イメージの撮影までの間に一定期間Ｔ4に亘って電圧Ｅd4を偶数列データ配線ａ52に供給することによって（このとき、ゲート信号ｇa1，ｇb1は電位Ｅg1を維持する）、ＴＦＴａ32，ａ34をＯＮ状態とする。
【００６７】ここで、上記電圧Ｅd4は、ゲート信号ｇa1，ｇb1の電圧Ｅg1からＴＦＴａ32，ａ34のＯＮ／ＯＦＦ動作のしきい値Ｖtを差し引いた電圧よりも低い電圧に設定する（Ｅg1−Ｖt＞Ｅd4）。この結果、偶数列に位置する画素電極ａ22，ａ24には、電圧（Ｅg1−Ｖt）が書き込まれることになる。例えば、電圧Ｅg1を上記Ｅd1と同様に「０Ｖ」とした場合、画素電極ａ22，ａ24に対向するモジュレータ１の表面部位は、奇数列の画素電極と比較して低い印加電圧に対応した輝度の画像となる。」
　
　よって、上記の記載を総合すると、引用例２には、次の発明（以下「引用発明２」という。）が記載されていると認められる。  
　
「ゲート配線あるいはデータ配線との短絡を含まない互いに隣り合う画素電極ａ21と該画素電極ａ21に対して行方向に隣り合う画素電極ａ22との短絡欠陥Ｘ1を検出するために、
（１）第１の電圧印加パターンにおいて、奇数列データ配線ａ51には、電圧印加期間Ｔ1において電圧Ｅd2、またこれ以外の期間においては電圧Ｅd2とは異なる電圧Ｅd1となるデータ信号ｄa1を供給し、偶数列データ配線ａ52には、同じく電圧印加期間Ｔ1において電圧Ｅd3、これ以外の期間においては電圧Ｅd2とは異なる電圧Ｅd1となるデータ信号ｄb2を供給して、各ＴＦＴａ31，ａ32，ａ33，ａ34を駆動して画素電極ａ21，ａ23と画素電極ａ22，24とにデータ電圧を書き込み、
　電圧Ｅd1を電圧Ｅd2に対して低い電圧とし、　
　奇数行ゲート配線ａ41には、上記電圧印加期間Ｔ1内に位置する電圧印加期間Ｔ2において電圧Ｅg2、またこれ以外の期間においては電圧Ｅg1となるゲート信号ｇa1を供給し、また偶数行ゲート配線ａ42にも上記ゲート信号ｇa1と同様のゲート信号ｇb1を供給し、
　データ信号ｄb2の電圧Ｅd3は、各ゲート信号ｇa1，ｇb1の電圧Ｅg2よりも高く設定され（Ｅd3＞Ｅg2）、データ信号ｄa1の電圧Ｅd2は、ゲート信号ｇa1，ｇb1の電圧Ｅg2から各ＴＦＴａ31，ａ32，ａ33，ａ34のＯＮ/ＯＦＦ動作のしきい値Ｖtを差し引いた電圧よりも低く設定され（Ｅg2−Ｖt＞Ｅd2）、
　ゲート信号ｇa1，ｇb1の電圧印加期間Ｔ2において、各ＴＦＴａ31，ａ33はＯＮ状態となり、電圧Ｅd2（例えば「１０Ｖ」）が画素電極ａ21、ａ23に書き込まれ、このとき、ＴＦＴａ32，ａ34はＯＮ状態とならず、画素電極ａ22，ａ24には何らデータ電圧は書き込まれないが、画素電極ａ22は、短絡欠陥Ｘ１の存在によって画素電極ａ21と同電位となり、画素電極ａ21と同等の電圧Ｅd2、すなわち「１０Ｖ」が書き込まれた場合と同様の状態となり、画素電極ａ24のように短絡欠陥Ｘ１が存在しない画素電極は、予め書き込まれた初期電圧を維持する。例えば，この初期電圧を「０Ｖ」とすることにより、画素電極ａ24の電圧は「０Ｖ」を維持することになり、
　電圧印加期間Ｔ3において光源４からモジュレータ１の表面に光が照射され、ＣＣＤカメラ７によって該モジュレータ１の表面の画像が撮像されて画像処理装置８に取り込まれ、この表面画像に基づいてサブイメージ１が生成され、
（２）第２の電圧印加パターンにおいて、データ信号ｄa1の電圧Ｅd2をゲート信号ｇa1，ｇb2の電圧Ｅg2よりも高く設定することによりＴＦＴａ31，ａ33をＯＦＦ状態に維持し、データ信号ｄb2の電圧Ｅd3をゲート信号ｇa1，ｇb1の電位Ｅg2から上記しきい値Ｖtを差し引いた電圧（＝Ｅg2−Ｖt）よりも低く設定することにより、ＴＦＴａ32，ａ34をＯＮ状態とし、
　画素電極ａ22，ａ24には「１０Ｖ」のデータ電圧が書き込まれるが、画素電極ａ21，ａ23にはデータ電圧が何ら書き込まれないが、画素電極ａ21は、短絡欠陥Ｘ1が存在することによって画索電極ａ22と同様に「１０Ｖ」のデータ電圧が書き込まれた状態となり、画素電極ａ23は、短絡欠陥Ｘ2が存在することによって、画素電極ａ21と同様に「１０Ｖ」のデータ電圧が書き込まれた状態となり、このような電圧印加状態におけるモジュレータ１の表面画像がサブイメージ２として画像処理装置８に取得され、
（３）このサブイメージ１とサブイメージ２とを画像処理装置８において加算した場合、画素電極ａ21，ａ23及び画素電極ａ22は、「２０Ｖ」（＝１０Ｖ＋１０Ｖ）のデータ電圧に対応した電圧イメージとなり、短絡欠陥Ｘ1，Ｘ2が存在しない正常な場合には、「１０Ｖ」（＝１０Ｖ＋０Ｖ）のデータ電圧に対応した電圧イメージとなり、この電圧イメージの相異に基づいて短絡欠陥Ｘ1，Ｘ2の存在を検出する液晶駆動基板の検査方法において、
（４）上記データ信号ｄb2に代えて、電圧印加期間Ｔ2においてデータ信号ｄa1によって電圧Ｅd2を奇数列の画素電極ａ21，ａ23に書き込むと同時に偶数列の画素電極ａ22，ａ24にはデータ信号ｄa3によって電圧Ｅd1（例えば「０Ｖ」）を一旦書き込み、その後、電圧イメージの撮影までの間に一定期間Ｔ4に亘って電圧Ｅd4を偶数列データ配線ａ52に供給することによって（このとき、ゲート信号ｇa1，ｇb1は電位Ｅg1を維持する）、ＴＦＴａ32，ａ34をＯＮ状態とし、
　上記電圧Ｅd4は、ゲート信号ｇa1，ｇb1の電圧Ｅg1からＴＦＴａ32，ａ34のＯＮ／ＯＦＦ動作のしきい値Ｖtを差し引いた電圧よりも低い電圧に設定し、（Ｅg1−Ｖt＞Ｅd4）、偶数列に位置する画素電極ａ22，ａ24には、電圧（Ｅg1−Ｖt）が書き込まれ、例えば、電圧Ｅg1を上記Ｅd1と同様に「０Ｖ」とした場合、画素電極ａ22，ａ24に対向するモジュレータ１の表面部位は、奇数列の画素電極と比較して低い印加電圧に対応した輝度の画像とした液晶駆動基板の検査方法。」
　　
　　
４　対比・判断 
（１）本願発明１について　
　本願発明１と引用発明１とを対比する。  
　後者における「ＴＦＴアレイが形成された半導体基板」は、その機能、作用等からみて、前者における「ＴＦＴ基板」に相当し、以下同様に、「ピクセル（ＩＴＯ電極）」は「画素電極」に、「ソースラインＳｏ」は「ソースライン」に、「ＴＦＴアレイの縦方向のピクセル」は「ソースラインに沿って隣接する画素電極列」に、「ピクセル（ＩＴＯ電極）に印加された電圧波形」は「画素電極の電位の分布」に、それぞれ相当する。
　したがって、両者は、  
「ＴＦＴ基板のＴＦＴアレイに対して電圧を印加し、電子線照射により得られる二次電子を検出することによって得られる各画素電極の電位の分布に基づいてＴＦＴアレイの欠陥を検査するＴＦＴ基板の検査方法において、
　ＴＦＴアレイのソースラインを挟んで隣接する画素電極列に異なる電圧を印加する駆動パターンを用い、当該駆動パターンによって得られる画素電極の電位の分布によって、前記隣接する画素電極間の短絡欠陥を検出するＴＦＴ基板の検査方法。」
　の点で一致し、以下の点で相違している。  
［相違点］  
　本願発明１は、ソースラインを挟んで隣接する画素電極列に印加する駆動パターンが、ソースラインに沿って隣接する画素電極列に対して、他方の画素電極列に正電圧を印加し一方の画素電極列に第１の負電圧を印加する第１の期間と、一方の画素電極列のみに第１の負電圧よりも負側の第２の負電圧を印加する第２の期間の２つの期間を時系列に有し、
　前記画素電極列に印加する電圧がＴＦＴアレイのソースラインの電圧であり、
　前記第１の期間において、ＴＦＴアレイのゲートラインに正電圧を印加することによってＴＦＴをオンとして前記ソースラインに電圧を印加し、
　前記第２の期間において、ゲート電圧よりも低い負の第２の負電圧を印加し、当該第２の負電圧により一方の画素電極にドレイン電流を流して低い負電位とする検査信号を有し、当該駆動パターンの検査信号をソースラインに沿って隣接する画素電極列に対して極性を入れ替えて交互に印加し、第２の負電圧の印加によって、隣接する画素電極列の他方の画素電極列において短絡欠陥する画素電極を第２の負電位側に強制的にオフセットさせ、
　前記第２の期間で取得される各画素電極の電位の分布を画素電極毎に加算し、
　加算した電位の分布において、短絡欠陥した隣接する画素電極の電位を正常な画素電極の電位よりも負電位側に偏らせ、正常状態における電位と比較することによってソースラインを挟んで隣接する画素電極間の短絡欠陥を検出するのに対して、
　引用発明１は、そのようなものではない点。
　
　上記相違点につき検討する。
　上記３（２）によれば、引用例２には上記引用発明２が記載されているところ、引用発明２における「ゲート配線」は、その機能、作用等からみて、本願発明１における「ゲートライン」に相当し、以下同様に、「データ配線」は「ソースライン」に、「画素電極ａ21，ａ23」は「他方の画素電極列」に、「画素電極ａ22，24」は「一方の画素電極列」に、それぞれ相当する。
　また、引用発明２における「データ信号ｄa1」の「電圧Ｅd2」と「電圧Ｅd1」は、「電圧Ｅd1を電圧Ｅd2に対して低い電圧」とするものであるから、当該「電圧Ｅd2」を正電圧に、「電圧Ｅd1」を負電圧にそれぞれ設定することが可能であり、また、引用発明２の「各ゲート信号ｇa1，ｇb1の電圧Ｅg2」は、「Ｅg2−Ｖt＞Ｅd2（ただし、Ｖtは、各ＴＦＴａ31，ａ32，ａ33，ａ34のＯＮ/ＯＦＦ動作のしきい値）」であるから、「電圧Ｅg2」を正電圧に設定し得るものである。さらに、引用発明２における「（データ信号ｄa3の）電圧Ｅd4」は、「Ｅg1−Ｖt＞Ｅd4」を満たし、「例えば、電圧Ｅg1を上記Ｅd1と同様に『０Ｖ』」とし、上述のように「電圧Ｅd1」を負電圧に設定した場合には、前記「電圧Ｅd4」を「電圧Ｅd1」よりも大きい負電圧に設定し得るものである。
　してみると、引用発明２における「電圧印加期間Ｔ1内に位置する電圧印加期間Ｔ2」、「一定期間Ｔ4」は、本願発明１における「第１の期間」、「第２の期間」に、それぞれ対応するから、引用発明２は、本願発明１の「ソースラインを挟んで隣接する画素電極列に印加する駆動パターンが、ソースラインに沿って隣接する画素電極列に対して、他方の画素電極列に正電圧を印加し一方の画素電極列に第１の負電圧を印加する第１の期間と、一方の画素電極列のみに第１の負電圧よりも負側の第２の負電圧を印加する第２の期間の２つの期間を時系列に有し、前記画素電極列に印加する電圧がＴＦＴアレイのソースラインの電圧であり、前記第１の期間において、ＴＦＴアレイのゲートラインに正電圧を印加することによってＴＦＴをオンとして前記ソースラインに電圧を印加し、前記第２の期間において、ゲート電圧よりも低い負の第２の負電圧を印加し、当該第２の負電圧により一方の画素電極にドレイン電流を流して低い負電位とする検査信号を有し、当該駆動パターンの検査信号をソースラインに沿って隣接する画素電極列に対して極性を入れ替えて交互に印加」するとの発明特定事項を備えるといえる。
　しかしながら、引用発明２は、本願発明１における「第２の負電圧の印加によって、隣接する画素電極列の他方の画素電極列において短絡欠陥する画素電極を第２の負電位側に強制的にオフセットさせ、前記第２の期間で取得される各画素電極の電位の分布を画素電極毎に加算」するとの発明特定事項を備えていないから、引用発明２は、上記相違点に係る本願発明１の発明特定事項を備えるとはいえない。
　また、引用発明１と引用発明２とは、ＴＦＴアレイの検査方法という共通の技術分野に属しているが、引用発明１は、二次電子を用いた検査方法であるのに対して、引用発明２は、電気光学素子の表面画像を用いた検査方法であり、両者はその方法を異にするものであるから、引用発明１において、引用発明２の検査方法を採用することは、当業者が容易に想到し得たといえるものではない。
　そして、本願発明１は、上記相違点に係る本願発明１の発明特定事項によって、「ソースラインを挟む画素電極において、隣接欠陥を有する画素電極と正常な画素電極との電位差を高め、隣接欠陥の検出感度を高めることができる。」という効果を奏するものである。
　したがって、引用発明１において、上記相違点に係る本願発明１の発明特定事項とすることは、当業者が容易に想到し得るものではない。　
　
　よって、本願発明は、引用発明１及び２に基づいて、当業者が容易に発明をすることができたものであるとはいえない。  
　　
（２）本願発明２ついて
　本願発明２について検討する。
　本願発明２は、方法の発明である本願発明１を、物の発明として表現したものと認められるから、本願発明２は、上記（１）で検討したのと同じ理由により、引用発明１及び２に基づいて、当業者が容易に発明をすることができたものではない。
　
　　　　
５　むすび  
　以上のとおりであるから、本願は、原査定の拒絶理由を検討してもその理由によって拒絶すべきものとすることはできない。  
　また、他に本願を拒絶すべき理由を発見しない。  
    
　よって、結論のとおり審決する。