【事件の表示】
　特願２００５−１６９８０７「トレンチ構造の素子分離膜を有する半導体素子及びその製造方法」拒絶査定不服審判事件〔平成１８年　２月１６日出願公開，特開２００６−　４９８３５〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１ 手続の経緯
 
　本願は，平成１７年６月９日（パリ条約に基づく優先権主張　２００４年７月３０日，大韓民国）の出願であって，平成２４年２月７日に手続補正がされ，同年７月１７日付けで拒絶査定がされ，それに対して同年１１月２１日に拒絶査定不服審判が請求されるとともに，同日付けで手続補正がされ，その後平成２５年１月２１日付けで審尋がされ，それに対する回答はなされなかったものである。　
　
第２ 補正の却下の決定
　
［補正の却下の決定の結論］
　平成２４年１１月２１日の手続補正を却下する。
　
［理由］
１ 本件補正の内容
　平成２４年１１月２１日付けの手続補正（以下「本件補正」という。）は，補正前の特許請求の範囲の請求項１〜１４を，補正後の特許請求の範囲の請求項１〜１３と補正するものであって，補正前後の特許請求の範囲は，以下のとおりである。
　
　（補正前）
　「【請求項１】
半導体基板と，
前記半導体基板の所定領域に形成されて第１活性領域を画定するトレンチと，
前記トレンチ内にギャップフィルされている第１素子分離膜と，
前記第１素子分離膜の上に形成されている第２素子分離膜と，
隣接する前記第２素子分離膜との間の空間に埋め込まれた前記第１活性領域上の第２活性領域と
を含み，
前記第２活性領域の幅は，前記第１活性領域の幅よりも相対的に大きいことを特徴とする半導体素子。
　　【請求項２】
…（中略）…
　　【請求項４】
　前記第１素子分離膜と前記第２素子分離膜とは，高密度プラズマ方式の酸化膜であることを特徴とする請求項２または請求項３に記載の半導体素子。
　　【請求項５】
前記第２活性領域は，エピタキシャルシリコン層であることを特徴とする請求項１から４のいずれか一に記載の半導体素子。
　　【請求項６】
前記第１素子分離膜と前記第２素子分離膜とは，高密度プラズマ方式の酸化膜であることを特徴とする請求項１に記載の半導体素子。
　　【請求項７】
半導体基板を所定の深さにエッチングして第１活性領域を画定するトレンチを形成するステップと，
前記トレンチの内部に第１素子分離膜を形成するステップと，
前記第１素子分離膜の上に前記第１活性領域の上部をオープンさせる空間を持って互いに離隔される第２素子分離膜を形成するステップと，
前記第２素子分離膜の間の空間に前記第１活性領域と連結される第２活性領域を形成するステップと
を含み，
前記第２活性領域の幅は，前記第１活性領域の幅よりも相対的に大きいことを特徴とする半導体素子の素子分離方法。
　　【請求項８】
前記トレンチは，
前記第１素子分離膜がギャップフィルされる縦横比を減少させるように，予定されたトレンチよりも大きい幅と小さい深さに形成することを特徴とする請求項７に記載の半導体素子の素子分離方法。
　　【請求項９】
前記トレンチの深さは，前記予定されたトレンチの深さよりも１００Å〜２０００Å程小さく形成することを特徴とする請求項８に記載の半導体素子の素子分離方法。
　　【請求項１０】
前記第２素子分離膜は，前記トレンチにより減少した，予定されたトレンチの深さを満足させるように１００Å〜２０００Åの厚さに形成することを特徴とする請求項９に記載の半導体素子の素子分離方法。
　　【請求項１１】
前記第２素子分離膜を形成するステップは，
前記第１素子分離膜を含む前記半導体基板の全面に素子分離絶縁膜を形成するステップと，
前記素子分離絶縁膜の上にフォトレジストを塗布するステップと，
露光及び現像によりパターニングして前記第１素子分離膜の上部を覆う形のフォトレジストパターンを形成するステップと，
前記フォトレジストパターンをエッチングバリアとして前記素子分離絶縁膜をエッチングして前記第２素子分離膜を形成するステップと，
前記フォトレジストパターンを除去するステップと
を含むことを特徴とする請求項７に記載の半導体素子の素子分離方法。
　　【請求項１２】
前記第１素子分離膜の幅は，前記第２素子分離膜の幅よりも大きく形成し，前記第１素子分離膜の深さは，前記第２素子分離膜の深さよりも相対的に大きく形成することを特徴とする請求項７または請求項１１に記載の半導体素子の素子分離方法。
　　【請求項１３】
前記第１素子分離膜と第２素子分離膜とは，高密度プラズマ方式の酸化膜で形成することを特徴とする請求項７または請求項１１に記載の半導体素子の素子分離方法。
　　【請求項１４】
前記第２活性領域は，
前記第２素子分離膜の間の空間に露出された前記第１活性領域の表面上に選択的エピタキシャル成長によりエピタキシャルシリコン層で形成することを特徴とする請求項７に記載の半導体素子の素子分離方法。」
　
　（補正後）
　「【請求項１】
　半導体基板と，
　前記半導体基板の所定領域に形成されて第１活性領域を画定するトレンチと，
　前記トレンチ内にギャップフィルされている第１素子分離膜と，
　前記第１素子分離膜の上に形成されている第２素子分離膜と，
　隣接する前記第２素子分離膜との間の空間に埋め込まれた前記第１活性領域上の第２活性領域とを含み，
　前記第２活性領域の幅は，前記第１活性領域の幅よりも相対的に大きく，
　前記トレンチは，予定されているトレンチよりも深さが浅く，幅の広いものであり，前記第２素子分離膜により前記予定されているトレンチの深さと幅とを満足させることを特徴とする半導体素子。
　　【請求項２】
…（中略）…
　　【請求項４】
　前記第１素子分離膜と前記第２素子分離膜とは，高密度プラズマ方式の酸化膜であることを特徴とする請求項１〜３のいずれか１項に記載の半導体素子。
　　【請求項５】
　前記第２活性領域は，エピタキシャルシリコン層であることを特徴とする請求項１〜４のいずれか１項に記載の半導体素子。
　　【請求項６】
　半導体基板を所定の深さにエッチングして第１活性領域を画定するトレンチを形成するステップと，
　前記トレンチの内部に第１素子分離膜を形成するステップと，
　前記第１素子分離膜の上に前記第１活性領域の上部をオープンさせる空間を持って互いに離隔される第２素子分離膜を形成するステップと，
　前記第２素子分離膜の間の空間に前記第１活性領域と連結される第２活性領域を形成するステップとを含み，
　前記第２活性領域の幅は，前記第１活性領域の幅よりも相対的に大きく，
　前記トレンチは，予定されているトレンチよりも深さが浅く，幅の広いものであり，前記第２素子分離膜により前記予定されているトレンチの深さと幅を満足させることを特徴とする半導体素子の素子分離方法。
　　【請求項７】
　前記トレンチは，
　前記第１素子分離膜がギャップフィルされる縦横比を減少させるように，予定されたトレンチよりも大きい幅と小さい深さに形成することを特徴とする請求項６に記載の半導体素子の素子分離方法。
　　【請求項８】
　前記トレンチの深さは，前記予定されたトレンチの深さよりも１００Å〜２０００Å程小さく形成することを特徴とする請求項７に記載の半導体素子の素子分離方法。
　　【請求項９】
　前記第２素子分離膜は，前記トレンチにより減少した，予定されたトレンチの深さを満足させるように１００Å〜２０００Åの厚さに形成することを特徴とする請求項８に記載の半導体素子の素子分離方法。
　　【請求項１０】
　前記第２素子分離膜を形成するステップは，
　前記第１素子分離膜を含む前記半導体基板の全面に素子分離絶縁膜を形成するステップと，
　前記素子分離絶縁膜の上にフォトレジストを塗布するステップと，
　露光及び現像によりパターニングして前記第１素子分離膜の上部を覆う形のフォトレジストパターンを形成するステップと，
　前記フォトレジストパターンをエッチングバリアとして前記素子分離絶縁膜をエッチングして前記第２素子分離膜を形成するステップと，
　前記フォトレジストパターンを除去するステップとを含むことを特徴とする請求項６に記載の半導体素子の素子分離方法。
　　【請求項１１】
　前記第１素子分離膜の幅は，前記第２素子分離膜の幅よりも大きく形成し，前記第１素子分離膜の深さは，前記第２素子分離膜の深さよりも相対的に大きく形成することを特徴とする請求項６または請求項１０に記載の半導体素子の素子分離方法。
　　【請求項１２】
　前記第１素子分離膜と第２素子分離膜とは，高密度プラズマ方式の酸化膜で形成することを特徴とする請求項６または請求項１０に記載の半導体素子の素子分離方法。
　　【請求項１３】
　前記第２活性領域は，
　前記第２素子分離膜の間の空間に露出された前記第１活性領域の表面上に選択的エピタキシャル成長によりエピタキシャルシリコン層で形成することを特徴とする請求項６に記載の半導体素子の素子分離方法。」
　　
２ 補正事項の整理
　
　本件補正のうち，特許請求の範囲についての補正事項を整理すると，以下のとおりである。
　
　（補正事項１）
　補正前の請求項１の「前記第２活性領域の幅は，前記第１活性領域の幅よりも相対的に大きい」を，補正後の請求項１の「前記第２活性領域の幅は，前記第１活性領域の幅よりも相対的に大きく，　前記トレンチは，予定されているトレンチよりも深さが浅く，幅の広いものであり，前記第２素子分離膜により前記予定されているトレンチの深さと幅とを満足させる」と補正すること。
　
　（補正事項２）
　補正前の請求項７の「前記第２活性領域の幅は，前記第１活性領域の幅よりも相対的に大きい」を，補正後の請求項６の「前記第２活性領域の幅は，前記第１活性領域の幅よりも相対的に大きく，　前記トレンチは，予定されているトレンチよりも深さが浅く，幅の広いものであり，前記第２素子分離膜により前記予定されているトレンチの深さと幅を満足させる」と補正すること。
　
　（補正事項３）
　補正前の請求項６を補正後の請求項４に繰り入れることにより削除し，それに伴って，補正前の請求項７〜１４の番号を補正後の請求項６〜１３とし，引用する請求項の番号を修正すること。　　
　
３ 新規事項の追加の有無及び補正の目的の適否について
　
（１）補正事項１，２について
　ア　補正後請求項１，６の「トレンチは，予定されているトレンチよりも深さが浅く，幅の広いものであり，前記第２素子分離膜により前記予定されているトレンチの深さと幅とを満足させる」とすることは，本願の願書に最初に添付した明細書の段落【００２７】に「トレンチ２００は予定されているトレンチよりも深さが浅く，幅の広いものであり，第１素子分離膜２０１の上に形成されている第２素子分離膜２０２により予定されたトレンチの深さと幅を満足させる。」と記載されているから，補正事項１，２は本願の願書に最初に添付した明細書及び図面（以下「当初明細書等」という。）のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって，本件補正は，当初明細書等に記載された事項の範囲内においてなされたものであるから，特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同様。）に規定する要件を満たすものである。　
　
　イ　補正事項１，２に係る補正は，補正前の請求項１，７の「トレンチ」に対して，「トレンチは，予定されているトレンチよりも深さが浅く，幅の広いものであり，前記第２素子分離膜により前記予定されているトレンチの深さと幅とを満足させる」というトレンチの深さと幅というサイズに関する技術的限定を加えるものであるから，特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同様。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　
（２）補正事項３について　
　この補正は，補正前の請求項６の削除とそれに伴うものであるから，本件補正は，特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当し，また，当初明細書等に記載された事項の範囲内においてなされたものであることは明らかであるから，特許法第１７条の２第３項に規定する要件を満たすものである。
　
（３）小括
　以上検討したとおりであるから，本件補正のうち特許請求の範囲についての補正は特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。　
　したがって，本件補正は適法になされたものである。
　
　そして，本件補正は，特許法第１７条の２第４項第２号に掲げる事項を目的とするものに該当する補正を含むものであるから，本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否かにつき，以下において更に検討する。
　
４ 独立特許要件について
　
（１）補正発明
　本件補正による補正後の請求項１〜１３に係る発明は，本件補正により補正された明細書，特許請求の範囲及び図面の記載からみて，その特許請求の範囲の請求項１〜１３に記載されている事項により特定されるとおりのものであり，そのうちの請求項１に係る発明（以下「補正発明」という。）は，請求項１に記載されている事項により特定されるものであり，再掲すると以下のとおりのものである。
　
「半導体基板と，
　前記半導体基板の所定領域に形成されて第１活性領域を画定するトレンチと，
　前記トレンチ内にギャップフィルされている第１素子分離膜と，
　前記第１素子分離膜の上に形成されている第２素子分離膜と，
　隣接する前記第２素子分離膜との間の空間に埋め込まれた前記第１活性領域上の第２活性領域とを含み，
　前記第２活性領域の幅は，前記第１活性領域の幅よりも相対的に大きく，
　前記トレンチは，予定されているトレンチよりも深さが浅く，幅の広いものであり，前記第２素子分離膜により前記予定されているトレンチの深さと幅とを満足させることを特徴とする半導体素子。」
　
（２）引用例に記載された発明
　ア　本願の優先権主張の日前に日本国内において頒布され，原査定の根拠となった拒絶の理由において引用された特開２０００−２６０９５２号公報（以下「引用例」という。）には，「半導体装置」（発明の名称）に関して，図３４〜３６とともに以下の記載がある（なお，下線は当合議体にて付加したものである。）。
　
（ア）「【０２７６】次に，上述の第５実施の形態の半導体装置の製造方法を説明する。
【０２７７】まず，
図３４に示すように，例えば，単結晶シリコン基板１１内にＳＴＩ構造の素子分離絶縁膜１４を形成する。また，例えば，ＣＶＤ法により，シリコン基板１１上の全体にストッパ絶縁膜３５を形成する。ストッパ絶縁膜３５は，絶縁性を有する材料であればどのようなものから構成してもよいが，例えば，シリコン窒化膜，シリコン酸化膜などが現実的である。
【０２７８】また，ＰＥＰ（写真蝕刻工程）を行い，素子分離絶縁膜１４上のストッパ絶縁膜３５上に，素子分離絶縁膜１４の幅よりも狭い幅を有するレジスト膜を形成する。このレジスト膜をマスクにして，ＲＩＥにより，ストッパ絶縁膜３５をエッチングし，素子分離絶縁膜１４上にストッパ絶縁膜３５を形成する。この後，レジスト膜は，剥離される
【０２７９】本例では，
ストッパ絶縁膜３５の幅が特性上要求される最小の素子分離幅ａとなっている
【０２８０】次に，
図３５に示すように，選択エピタキシャル成長により，剥き出しになったシリコン基板１１上にエピタキシャル層（単結晶シリコン層）２１，２９を選択的に形成する
【０２８１】なお，エピタキシャル層２１，２９は，等方的，即ち，
縦方向及び横方向に成長するため，エピタキシャル層２１，２９は，素子分離絶縁膜１４上にも形成される
【０２８２】
エピタキシャル層２１，２９の高さは，シリコン基板１１の表面からストッパ絶縁膜３５の上面までの高さ
素子分離絶縁膜１４の表面とシリコン基板１１の表面が実質的に等しい場合にはストッパ絶縁膜３５の高さと同じか又はそれよりも低くなるように調整される
【０２８３】次に，図３６に示すように，イオン注入法により，エピタキシャル層２１内及びシリコン基板１１内にｐ型不純物をイオン注入してｐ型ウェル領域１２を形成し，かつ，エピタキシャル層２９内及びシリコン基板１１内にｎ型不純物をイオン注入してｎ型ウェル領域１３を形成する。
【０２８４】この後，例えば，熱酸化法により，ｐ型ウェル領域１２上にシリコン酸化膜（ゲート酸化膜）１５を形成し，ｎ型ウェル領域１３上にシリコン酸化膜（ゲート酸化膜）２３を形成する。
【０２８５】また，例えば，ＣＶＤ法を用いて，シリコン酸化膜１５，２３上に不純物を含んだポリシリコン膜１６，２４を形成する。続けて，例えば，ＣＶＤ法により，ポリシリコン膜１６，２４上にシリコン酸化膜（キャップ酸化膜）１７，２５を形成する。この後，シリコン酸化膜１７，２５をパターニングし，さらに，このシリコン酸化膜１７，２５をマスクにして，ＲＩＥにより，ポリシリコン膜１６，２４をエッチングし，ＭＯＳＦＥＴのゲート電極を形成する。
【０２８６】また，イオン注入法を用いて，ポリシリコン膜（ゲート電極）１６をマスクにして，セルフアラインにより，ｐ型ウェル領域１２内にｎ型不純物をイオン注入する。その結果，ｐ型ウェル領域１２内には，浅くかつ低濃度のｎ型不純物領域，即ち，ｎ型エクステンション領域２０が形成される。
【０２８７】同様に，イオン注入法を用いて，ポリシリコン膜（ゲート電極）２４をマスクにして，セルフアラインにより，ｎ型ウェル領域１３内にｐ型不純物をイオン注入する。その結果，ｎ型ウェル領域１３内には，浅くかつ低濃度のｐ型不純物領域，即ち，ｐ型エクステンション領域２８が形成される。
【０２８８】この後，熱酸化を行い，ポリシリコン膜（ゲート電極）１６，２４の表面にシリコン酸化膜を形成する。
【０２８９】また，例えば，ＣＶＤ法により，素子分離絶縁膜１４上及び素子領域上の全体に，ポリシリコン膜（ゲート電極）１６，２４を完全に覆うようなシリコン窒化膜１８，２６を形成する。また，ＲＩＥにより，シリコン窒化膜１８，２６をエッチングし，このシリコン窒化膜１８，２６をポリシリコン膜１６，２４の側壁のみに残存させる。
【０２９０】次に，イオン注入法を用いて，ポリシリコン膜１６及びシリコン窒化膜１８をマスクにして，セルフアラインにより，ｐ型ウェル領域１２内にｎ型不純物をイオン注入する。また，イオン注入法を用いて，ポリシリコン膜２４及びシリコン窒化膜２６をマスクにして，セルフアラインにより，ｎ型ウェル領域１３内にｐ型不純物をイオン注入する。
【０２９１】その結果，ｐ型ウェル領域１２内には，ｎ型エクステンション領域２０よりも深くかつ高濃度の不純物領域，即ち，ｎ型ソース／ドレイン領域１９が形成され，ｎ型ウェル領域１３内には，ｐ型エクステンション領域２８よりも深くかつ高濃度の不純物領域，即ち，ｐ型ソース／ドレイン領域２７が形成される。
【０２９２】以上の工程により，エピタキシャル層２１，２９内に形成され，
ソース／ドレイン領域１９，２７の底面の一部が素子分離絶縁膜１４に接触するようなＭＯＳＦＥＴ
　
（イ）段落【０２７７】の「シリコン基板１１上の全体に形成されるストッパ絶縁膜３５」と「ＲＩＥによりエッチングして形成されたストッパ絶縁膜３５」とを区別するために，以下では前者を「ストッパ絶縁膜３５となる堆積膜」，後者を「ストッパ絶縁膜３５」という。
　
＜引用発明の認定＞　
　以上を総合すると，引用例には，以下の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「単結晶シリコン基板１１内にＳＴＩ構造の素子分離絶縁膜１４を形成され，
素子分離絶縁膜１４上のストッパ絶縁膜３５となる堆積膜上に，素子分離絶縁膜１４の幅よりも狭い幅を有するレジスト膜を形成し，レジスト膜をマスクにして，ＲＩＥにより，ストッパ絶縁膜３５をエッチングし，素子分離絶縁膜１４上にストッパ絶縁膜３５となる堆積膜を形成し，レジスト膜は，剥離し，
　選択エピタキシャル成長により，剥き出しになったシリコン基板１１上及び素子分離絶縁膜１４上に，シリコン基板１１の表面からストッパ絶縁膜３５の上面までの高さでエピタキシャル層２１，２９を形成したＭＯＳＦＥＴ」　
　
（３）対比
　以下に，補正発明と引用発明とを対比する。
　ア　引用発明の「単結晶シリコン基板１１」，「『単結晶シリコン基板１１内』の『ＳＴＩ構造の素子分離絶縁膜１４』」，「ＭＯＳＦＥＴ」は，各々補正発明の「半導体基板」，「トレンチと，前記トレンチ内にギャップフィルされている第１素子分離膜」，「半導体素子」にそれぞれ相当する。
　そして，「ＳＴＩ構造の素子分離絶縁膜１４」は半導体素子の活性領域を確定するものであることは当業者にとって明らかである。
　したがって，引用発明と補正発明とは，「半導体基板と，前記半導体基板の所定領域に形成されて第１活性領域を画定するトレンチと，前記トレンチ内にギャップフィルされている第１素子分離膜」を有している点で一致する。
　
　イ　引用発明において「ＳＴＩ構造の素子分離絶縁膜１４」はその機能から，半導体素子として機能する部分を取り囲んでいることは当業者にとって自明であり，そうするとその上に形成されている「ストッパ絶縁膜３５」も半導体素子として機能する領域を取り囲んでいることが分かる。また，引用例の他の実施例ではあるが第２活性層が無い点以外は第５実施例と同じである第３の実施例（段落【０１９３】〜【０２４３】，図１４〜２４）について，段落【０２１４】に「素子分離絶縁膜１４上に，素子領域を取り囲むストッパ絶縁膜３５を形成する。」という記載があり，この記載を参酌しても，引用発明のストッパ絶縁膜３５が素子領域を取り囲んでいることが分かり，ストッパ絶縁膜３５が素子分離膜であることが分かる。
　したがって，引用発明の「ストッパ絶縁膜３５」は，補正発明の「第２素子分離膜」に相当し，引用発明と補正発明とは，「第１素子分離膜の上に形成されている第２素子分離膜」を有している点で一致する。
　
　ウ　そして，引用発明は，「素子分離絶縁膜１４上のストッパ絶縁膜３５上に，素子分離絶縁膜１４の幅よりも狭い幅を有するレジスト膜を形成し，レジスト膜をマスクにして，ＲＩＥにより，ストッパ絶縁膜３５となる堆積膜をエッチングし，素子分離絶縁膜１４上にストッパ絶縁膜３５を形成し，レジスト膜は，剥離し」ていること及び図３４，３５を参酌すると，ストッパ絶縁膜３５が素子分離絶縁膜１４より狭い幅を有していることが分かる。
　
　エ　引用発明の「エピタキシャル層２１，２９」は，図３６を参照すると，「ＭＯＳＦＥＴ」が形成される活性領域となっていることが分かるから，引用発明の「『選択エピタキシャル成長により』形成された『エピタキシャル層２１，２９』」は，補正発明の「第２活性領域」に相当する。
　また，上記イで検討したように，引用発明のストッパ絶縁膜３５が素子領域を取り囲んでいるとともに，引用発明の「エピタキシャル層２１，２９」は，「選択エピタキシャル成長により，剥き出しになったシリコン基板１１上及び素子分離絶縁膜１４上に，シリコン基板１１の表面からストッパ絶縁膜３５の上面までの高さ」に形成していることから，「エピタキシャル層２１，２９」が「ストッパ絶縁膜３５」の間に形成されていることが分かる。
　したがって，引用発明と補正発明とは，「隣接する前記第２素子分離膜との間の空間に埋め込まれた前記第１活性領域上の第２活性領域」を含んでいる点で一致する。
　
　オ　ウで検討したとおり，引用発明のストッパ絶縁膜３５が素子分離絶縁膜１４より狭い幅を有していることから，ストッパ絶縁膜３５間の幅は，素子分離絶縁膜１４間の幅より大きいことは明らかであり，アから，素子分離絶縁膜１４が補正発明の第１活性領域に相当する領域を確定し，エから，引用発明の「ストッパ絶縁膜３５」が「エピタキシャル層２１，２９」の領域を確定していることが分かる。
　したがって，引用発明と補正発明とは，「第２活性領域の幅は，」「第１活性領域の幅よりも相対的に大き」い点で一致する。
　
　したがって，補正発明と引用発明とは，
　
＜一致点＞
　「半導体基板と，
　前記半導体基板の所定領域に形成されて第１活性領域を画定するトレンチと，
　前記トレンチ内にギャップフィルされている第１素子分離膜と，
　前記第１素子分離膜の上に形成されている第２素子分離膜と，
　隣接する前記第２素子分離膜との間の空間に埋め込まれた前記第１活性領域上の第２活性領域とを含み，
　前記第２活性領域の幅は，前記第１活性領域の幅よりも相対的に大きいことを特徴とする半導体素子。」
　　
　である点で一致し，
　
＜形式上の相違点＞
　引用発明は，「トレンチは，予定されているトレンチよりも深さが浅く，幅の広いものであり，前記第２素子分離膜により前記予定されているトレンチの深さと幅とを満足させる」点について特定されていない点で，補正発明と一応相違する。
　
（４）判断
　ア　まず，補正発明の「予定されているトレンチ」の「深さ」及び「幅」の意味について検討する。
　補正発明における「前記トレンチは，…第２素子分離膜により前記予定されているトレンチの深さと幅とを満足させる」との発明特定事項から見て，「予定されているトレンチ」の「深さ」及び「幅」が，第２素子分離膜を形成して最終的にできあがったトレンチの深さ及び幅，すなわち第１素子分離膜と第２素子分離膜の合計の深さ及び第２活性領域を取り囲む第２素子分離膜の幅と同じであることが分かる。
　そして，「予定されている」の意味は，「予定されているトレンチの深さと幅を満足させる」という記載から見て，半導体素子として動作するようにあらかじめ設定されていることであることは当業者にとって明らかである。
　
　イ　一方，引用発明においては，引用例の図３６にもあるようにストッパ絶縁膜３５は，ＭＯＳＦＥＴが動作する分離層として十分な幅を有し，その下部の素子分離絶縁膜１４より狭く，また，ストッパ絶縁膜３５と素子分離絶縁膜１４の全体として素子分離膜として機能する十分な深さを有しているものと認められる。
　
　ウ　そうすると，引用発明のストッパ絶縁膜３５及び素子分離絶縁膜１４も，ＭＯＳＦＥＴが動作するのに必要な素子分離膜としての深さ幅を全体として有しているから，補正発明の「予定されているトレンチの深さと幅を満足」しているものと認められる。
　
　エ　以上から，引用発明は，「予定されているトレンチよりも深さが浅く，幅の広いものであり，前記第２素子分離膜により前記予定されているトレンチの深さと幅とを満足させる」という構成を有しているものであり，補正発明と引用発明とは全ての点で一致する。
　
　オ　以上検討したとおり，補正発明は，引用例に記載された発明であるから，特許法第２９条第１項第３号の規定により特許出願の際独立して特許を受けることができない。 
　
５　補正の却下の決定についてのむすび 
　
　したがって，本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明 
　
　本件補正は上記のとおり却下されたので，本願の請求項１〜１４に係る発明は，平成２４年２月７日の手続補正により補正された明細書，特許請求の範囲及び図面の記載からみて，その特許請求の範囲１〜１４に記載されている事項により特定されるとおりのものであり，そのうちの請求項１に係る発明（以下「本願発明」という。）は，請求項１に記載されている事項により特定される以下のとおりのものである。　
　
「半導体基板と，
前記半導体基板の所定領域に形成されて第１活性領域を画定するトレンチと，
前記トレンチ内にギャップフィルされている第１素子分離膜と，
前記第１素子分離膜の上に形成されている第２素子分離膜と，
隣接する前記第２素子分離膜との間の空間に埋め込まれた前記第１活性領域上の第２活性領域と
を含み，前記第２活性領域の幅は，前記第１活性領域の幅よりも相対的に大きいことを特徴とする半導体素子。」
　
第４ 引用例に記載された発明 
　
　引用例には，上記第２，４（２）に記載したとおり，引用発明が記載されている。 
　
第５ 判断 
　
　本願発明は，補正発明から，上記第２，２に記載した補正事項１についての補正によりなされた技術的限定を省いたものである。　 
　そうすると，第２，４（３）において検討したとおり，本願発明と引用発明とはその構成がすべて一致するから，本願発明は，引用例に記載された発明である。
　したがって，本願発明は特許法第２９条第１項第３号の規定により特許を受けることができない。
　
第６ むすび 
　
　以上のとおり，本願の請求項１に係る発明は特許法第２９条第１項第３号の規定により特許を受けることができないものであるから，他の請求項に係る発明について検討するまでもなく，本願は拒絶をすべきものである。
　
　よって，結論のとおり審決する。