【事件の表示】
　特願２００７−　４２８８８「集積回路」拒絶査定不服審判事件〔平成２０年　９月　４日出願公開，特開２００８−２０５４０３，請求項の数（１０）〕について，次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は，特許すべきものとする。
【理　由】
第１　手続の経緯　
　本願は，平成１９年２月２２日の出願であって，平成２４年９月１９日付けで拒絶の理由が通知され，同年１１月１６日に意見書と手続補正書が提出され，平成２５年２月１日付けで拒絶査定がされ，これに対し，同年４月２４日に拒絶査定不服審判が請求されるとともに，同時に手続補正書が提出されたものである。
　そして，審査官により作成された同年５月２４日付けの前置報告書について同年６月１４日付けで審尋を行ったところ，審判請求人から同年８月８日に回答書が提出され，同年９月３日付けで審尋を行い，同年１１月７日に回答書が提出され，同年１１月１５日及び２７日に電話応対を行うとともに同年１１月２８日付けで拒絶の理由を通知し，平成２６年１月２１日に意見書と手続補正書が提出されたものである。
　
第２　原査定の理由の概要
　この出願の下記の請求項に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
　　　　　記　　　（引用文献等については引用文献等一覧参照）
　
（請求項）１，５，９
（引用文献）１−３
（備考）請求項１，５，９に係る発明と，引用文献１の段落【００２２】−【００２６】，図１−４に記載された発明とを対比すると，以下の点で相違する。
＜相違点１＞
　引用文献１に記載された発明のコイル１３がパッド直下に形成されていない点
＜相違点２＞
　引用文献１に記載された発明の絶縁膜１７におけるパッド１１が形成された面と反対側の面に，導体層が形成されていない点
　
　以下，相違点１について検討する。
　引用文献２の段落【００２９】−【００４３】，図１，２に記載されているように，面積削減のために，パッド直下にインダクタを形成することは，公知技術である。
　したがって，引用文献１に記載された発明において，引用文献２に記載された公知技術を採用することは，当業者が容易になし得たことである。
　
　次に，相違点２について検討する。
　引用文献３の段落【０００２】−【０００３】，図８（ａ）に記載されているように，シリコン基板の抵抗が発生するノイズを低減するために，パッド電極下のシリコン基板上にシリサイド層を形成することは，公知技術である。
　したがって，引用文献１に記載された発明において，引用文献３に記載された公知技術を採用することは，当業者が容易になし得たことである。
　
（請求項）２，５，９
（引用文献）１−４
（備考）請求項２，５，９に係る発明と，引用文献１の段落【００２２】−【００２６】，図１−４に記載された発明とを対比すると，上記相違点１，２に加えて，以下の点で相違する。
＜相違点３＞
　引用文献１に記載された発明のコイル１３とパッド１１の間に，複数のビアホールによってパッド１１に接続された導電層について記載されていない点
　
　相違点１，２については，上述と同様であるので，説明は省略する。
　以下，相違点３について検討する。
　引用文献４の段落【００２８】，【００３２】−【００３３】，図２に記載されているように，パッド４を構成する金属５の下に，金属５と複数のバイアＶを介して接続された複数の金属２〜４を形成し，金属２の下にインダクタを形成することは，公知技術である。
　したがって，引用文献１に記載された発明において，引用文献４に記載された公知技術を採用することは，当業者が容易になし得たことである。
　
（請求項）３，５，９
（引用文献）１−３，５
（備考）請求項３，５に係る発明と，引用文献１の段落【００２２】−【００２６】，図１−４に記載された発明とを対比すると，上記相違点１，２に加えて，以下の点で相違する。
＜相違点４＞
　請求項３，５，９に係る発明が，各層に形成されたインダクタ素子が直列に接続されているのに対し，引用文献１に記載された発明のコイル１３は，１層のコイルよりなる点
　
　相違点１，２については，上述と同様であるので，説明は省略する。
　以下，相違点４について検討する。
　引用文献５の段落【０００２】−【０００６】，図７，８に記載されているように，各層にインダクタを形成し，各インダクタを直列に接続することは，公知技術である。
　したがって，引用文献１に記載された発明において，引用文献５に記載された公知技術を採用することは，当業者が容易になし得たことである。
　
（請求項）４，５，９
（引用文献）１−５
（備考）請求項４，５，９に係る発明と，引用文献１の段落【００２２】−【００２６】，図１−４に記載された発明とを対比すると，上記相違点１−４の点で相違し，上述と同様の理由により，請求項４，５，９に係る発明は，引用文献１−５に基づいて，当業者が容易になし得たものである。
　
（請求項）６，８，９
（引用文献）１−３，５，６
（備考）請求項６，８，９に係る発明と，引用文献１の段落【００２２】−【００２６】，図１−４に記載された発明とを対比すると，上記相違点１，２に加えて，以下の点で相違する。
＜相違点５＞
　請求項６，８，９に係る発明は，導体層の導体をビアホールで２層以上並列に接続することによってインダクタ素子を形成するのに対し，引用文献１に記載された発明は，１層のコイルより構成されている点
　
　相違点１，２については，上述と同様であるので，説明は省略する。
　以下，相違点５について検討する。
　引用文献６の段落【００３９】−【００４４】，図１−６に記載されているように，複数のコイル要素を金属プラグ３０で並列に相互接続することにより，インダクタを構成することは，公知技術である。
　したがって，引用文献１に記載された発明において，引用文献６に記載された公知技術を採用することは，当業者が容易になし得たことである。
　
（請求項）７−９
（引用文献）１−３，６
（備考）請求項７−９に係る発明と，引用文献１の段落【００２２】−【００２６】，図１−４に記載された発明とを対比すると，上記相違点１，２，４，５の点で相違し，上述と同様の理由により，請求項７−９に係る発明は，引用文献１−５に基づいて，当業者が容易になし得たものである。
　
（請求項）１０
（引用文献）１−６
（備考）引用文献１に記載された発明の絶縁膜１７として，周知のシリコン酸化膜を用いることに，格別の困難性は認められない。
　
　　　　　　　　　　　引　用　文　献　等　一　覧
１.特開２００２−１２４６３８号公報
２.特開２０００−０４９１９０号公報
３.特開２０００−３２３６５１号公報
４.特開２００３−１２４３３６号公報
５.特開２０００−２６９４１８号公報
６.特開平０９−１６２３５４号公報
　
第３　平成２５年６月１４日付けの審尋で通知した理由の概要
 　出願人は，平成２５年４月２４日付け手続補正書において，請求項１−４，６，７に，「前記第３導電層は，前記集積回路の配線層を構成する配線に加えて付加されたダミーメタルであり，」との構成を追加し，同日付け審判請求書において，当該補正の根拠として「出願当初の明細書の段落番号［００２２］の記載，および段落番号［００２２］に記載の実施の形態を根拠としたものであり，新規事項を追加するものではありません。」と主張している。
　しかしながら，出願人が当該補正の根拠としている段落【００２２】には，「インダクタ素子９を構成する配線は，メタルの割合を一定に保つダミーメタル７の役割をも果たす。」と記載されており，当該記載より，インダクタ素子９を構成する配線（本願請求項の「第３導電層」）がメタルの割合を一定に保つダミーメタル７と同様の機能を果たしていることは認められるが，インダクタ素子９がダミーメタルそのものであるとまで記載されているとは認められない。
　そもそも，ダミーメタルとは，段落【０００２】に記載されているように浮遊導体であり，「第１のインダクタ素子を構成する第３導電層」は，「前記電極パターンと前記第２の導電層とに接続され」て，「並列共振回路」を構成しており，浮遊導体ではないため，第３導電層がダミーメタルであるとは認められない。
　したがって，この補正は，願書に最初に添付した明細書，特許請求の範囲又は図面に記載した事項の範囲内においてしたものでなく，特許法第１７条の２第３項の規定に違反するものであるから，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。
　そして，この出願は原査定の理由に示したとおり拒絶されるべきものである。
　
第４　当審の判断
１　平成２６年１月２１日に提出された手続補正書による補正の適否について
（１）補正の内容
　平成２６年１月２１日に提出された手続補正書による補正（以下「本件補正」という。）は，補正前の特許請求の範囲の請求項１−１０を補正して，補正後の請求項１−１０とするものであり，補正前後の請求項１−１０は，各々次のとおりである。
　
（補正前）
「【請求項１】
　第１の誘電体層の一方の面に形成された第１の導体層と，他方の面に形成された第２の導体層とを有する集積回路であって，
　前記第１の誘電体層の内部には，前記第１の導体層に形成された信号入出力用電極パターンの直下に第１のインダクタ素子を構成する第３の導体層が形成されており，
　前記第３の導体層は，前記集積回路の配線層を構成する配線に加えて付加されたダミーメタルであり，
　前記第１のインダクタ素子の両端のそれぞれが，第１及び第２のビアホールによって前記電極パターンと前記第２の導体層とに接続されることによって，前記第１から第３の各導体層の間で形成される容量と，前記第１のインダクタ素子とが並列共振回路を形成していることを特徴とする集積回路。
【請求項２】
　第１の誘電体層の一方の面に形成された第１の導体層と，他方の面に形成された第２の導体層とを有する集積回路であって，
　前記第１の誘電体層の内部には，前記第１の導体層に形成された信号入出力用電極パターンの直下に第１のインダクタ素子を形成する第３の導体層と，前記第１の導体層と前記第３の導体層との間に複数の第１のビアホールによって前記電極パターンと接続された少なくとも１層の第４の導体層とが形成されており，
　前記第３の導体層は，前記集積回路の配線層を構成する配線に加えて付加されたダミーメタルであり，
　前記第１のインダクタ素子の両端のそれぞれが，第２及び第３のビアホールによって前記第２の導体層と前記第４の導体層とに接続されることによって，前記第１から第４の各導体層の間で形成される容量と，前記第１のインダクタ素子とが並列共振回路を形成していることを特徴とする集積回路。
【請求項３】
　第１の誘電体層の一方の面に形成された第１の導体層と，他方の面に形成された第２の導体層とを有する集積回路であって，
　前記第１の誘電体層の内部には，前記第１の導体層に形成された信号入出力用電極パターンの直下に第１のインダクタ素子を形成する複数の第３の導体層が形成されており，
　前記第３の導体層は，前記集積回路の配線層を構成する配線に加えて付加されたダミーメタルであり，
　前記第３の導体層の各層に形成された前記第１のインダクタ素子同士が，第１のビアホールで直列に接続されることによって第２のインダクタ素子を構成しており，
　前記第２のインダクタ素子の両端のそれぞれが，第２及び第３のビアホールによって前記電極パターンと前記第２の導体層とに接続されることによって，前記第１から第３の各導体層の間で形成される容量と，前記第２のインダクタ素子とが並列共振回路を形成していることを特徴とする集積回路。
【請求項４】
　第１の誘電体層の一方の面に形成された第１の導体層と，他方の面に形成された第２の導体層とを有する集積回路であって，
　前記第１の誘電体層の内部には，前記第１の導体層に形成された信号入出力用電極パターンの直下に第１のインダクタ素子を形成する複数の第３の導体層が形成されており，
　前記第３の導体層は，前記集積回路の配線層を構成する配線に加えて付加されたダミーメタルであり，
　前記第３の導体層の各層に形成された前記第１のインダクタンス素子同士が，第１のビアホールで直列に接続されることによって，第２のインダクタ素子を構成しており，
　前記第１の導体層と前記第３の導体層との間に，複数の第２のビアホールによって前記電極パターンと接続された第４の導体層が少なくとも１層形成されており，
　前記第２のインダクタ素子の両端のそれぞれが，第３及び第４のビアホールによって前記第２の導体層と前記第４の導体層とに接続されることによって，前記第１から第４の各導体層の間に形成される容量と，前記第２のインダクタ素子とが並列共振回路を構成していることを特徴とする集積回路。
【請求項５】
　前記第１のインダクタ素子は，スパイラルインダクタであることを特徴とする請求項１から４のいずれか１項記載の集積回路。
【請求項６】
　第１の誘電体層の一方の面に形成された第１の導体層と，他方の面に形成された第２の導体層とを有する集積回路であって，
　前記第１の誘電体層の内部には，前記第１の導体層に形成された信号入出力用電極パターンの直下に第１のインダクタ素子を構成する複数の第３の導体層が形成されており，
　前記第３の導体層は，前記集積回路の配線層を構成する配線に加えて付加されたダミーメタルであり，
　前記第１のインダクタ素子は，前記第３の導体層の導体を第３のビアホールで並列に接続することによって構成されており，
　前記第１のインダクタ素子の両端のそれぞれが，第１及び第２のビアホールによって前記電極パターンと前記第２の導体層とに接続されることによって，前記第１から第３の各導体層の間で形成される容量と，前記第１のインダクタ素子とが並列共振回路を形成していることを特徴とする集積回路。
【請求項７】
　第１の誘電体層の一方の面に形成された第１の導体層と，他方の面に形成された第２の導体層とを有する集積回路であって，
　前記第１の誘電体層の内部には，前記第１の導体層に形成された信号入出力用電極パターンの直下に第１のインダクタ素子を構成する複数の第３の導体層が形成されており，
　前記第３の導体層は，前記集積回路の配線層を構成する配線に加えて付加されたダミーメタルであり，
　前記第１のインダクタ素子は，前記第３の導体層の導体を第３のビアホールで２層以上並列に接続することによって複数構成された２以上の第２のインダクタンス素子を，第４のビアホールで直列に接続することによって構成されており，
　前記第１のインダクタ素子の両端のそれぞれが，第１及び第２のビアホールによって前記電極パターンと前記第２の導体層とに接続されることによって，前記第１から第３の各導体層の間で形成される容量と，前記第１のインダクタ素子とが並列共振回路を形成していることを特徴とする集積回路。
【請求項８】
　前記第３の導体層の導体は，スパイラルインダクタであることを特徴とする請求項６又は７記載の集積回路。
【請求項９】
　前記第１の誘電体層の前記第２の導体層が形成された表面に，前記第２の導体層に接して第２の誘電体層が形成されていることを特徴とする請求項１から８のいずれか１項記載の集積回路。
【請求項１０】
　前記インダクタ素子は配線からなり，
　前記配線は，前記配線がダミーメタルとして機能し，前記信号入出力用電極パターンの補強となる幅と間隔を備えた構成である
請求項１から９のいずれか一項に記載の集積回路。」
　
（補正後）
「【請求項１】
　第１の誘電体層の一方の面に形成された第１の導体層と，他方の面に形成された第２の導体層とを有する集積回路であって，
　前記第１の誘電体層の内部には，前記第１の導体層に形成された信号入出力用電極パターンの直下に第１のインダクタ素子を構成する第３の導体層が形成されており，
　前記第３の導体層は，前記集積回路の配線層を構成する配線に加えて付加された，各配線層面内でのメタルの割合を一定に保つようにするダミーメタルであり，
　前記第１のインダクタ素子の両端のそれぞれが，第１及び第２のビアホールによって前記電極パターンと前記第２の導体層とに接続されることによって，前記第１から第３の各導体層の間で形成される容量と，前記第１のインダクタ素子とが並列共振回路を形成していることを特徴とする集積回路。
【請求項２】
　第１の誘電体層の一方の面に形成された第１の導体層と，他方の面に形成された第２の導体層とを有する集積回路であって，
　前記第１の誘電体層の内部には，前記第１の導体層に形成された信号入出力用電極パターンの直下に第１のインダクタ素子を形成する第３の導体層と，前記第１の導体層と前記第３の導体層との間に複数の第１のビアホールによって前記電極パターンと接続された少なくとも１層の第４の導体層とが形成されており，
　前記第３の導体層は，前記集積回路の配線層を構成する配線に加えて付加された，各配線層面内でのメタルの割合を一定に保つようにするダミーメタルであり，
　前記第１のインダクタ素子の両端のそれぞれが，第２及び第３のビアホールによって前記第２の導体層と前記第４の導体層とに接続されることによって，前記第１から第４の各導体層の間で形成される容量と，前記第１のインダクタ素子とが並列共振回路を形成していることを特徴とする集積回路。
【請求項３】
　第１の誘電体層の一方の面に形成された第１の導体層と，他方の面に形成された第２の導体層とを有する集積回路であって，
　前記第１の誘電体層の内部には，前記第１の導体層に形成された信号入出力用電極パターンの直下に第１のインダクタ素子を形成する複数の第３の導体層が形成されており，
　前記第３の導体層は，前記集積回路の配線層を構成する配線に加えて付加された，各配線層面内でのメタルの割合を一定に保つようにするダミーメタルであり，
　前記第３の導体層の各層に形成された前記第１のインダクタ素子同士が，第１のビアホールで直列に接続されることによって第２のインダクタ素子を構成しており，
　前記第２のインダクタ素子の両端のそれぞれが，第２及び第３のビアホールによって前記電極パターンと前記第２の導体層とに接続されることによって，前記第１から第３の各導体層の間で形成される容量と，前記第２のインダクタ素子とが並列共振回路を形成していることを特徴とする集積回路。
【請求項４】
　第１の誘電体層の一方の面に形成された第１の導体層と，他方の面に形成された第２の導体層とを有する集積回路であって，
　前記第１の誘電体層の内部には，前記第１の導体層に形成された信号入出力用電極パターンの直下に第１のインダクタ素子を形成する複数の第３の導体層が形成されており，
　前記第３の導体層は，前記集積回路の配線層を構成する配線に加えて付加された，各配線層面内でのメタルの割合を一定に保つようにするダミーメタルであり，
　前記第３の導体層の各層に形成された前記第１のインダクタンス素子同士が，第１のビアホールで直列に接続されることによって，第２のインダクタ素子を構成しており，
　前記第１の導体層と前記第３の導体層との間に，複数の第２のビアホールによって前記電極パターンと接続された第４の導体層が少なくとも１層形成されており，
　前記第２のインダクタ素子の両端のそれぞれが，第３及び第４のビアホールによって前記第２の導体層と前記第４の導体層とに接続されることによって，前記第１から第４の各導体層の間に形成される容量と，前記第２のインダクタ素子とが並列共振回路を構成していることを特徴とする集積回路。
【請求項５】
　前記第１のインダクタ素子は，スパイラルインダクタであることを特徴とする請求項１から４のいずれか１項記載の集積回路。
【請求項６】
　第１の誘電体層の一方の面に形成された第１の導体層と，他方の面に形成された第２の導体層とを有する集積回路であって，
　前記第１の誘電体層の内部には，前記第１の導体層に形成された信号入出力用電極パターンの直下に第１のインダクタ素子を構成する複数の第３の導体層が形成されており，
　前記第３の導体層は，前記集積回路の配線層を構成する配線に加えて付加された，各配線層面内でのメタルの割合を一定に保つようにするダミーメタルであり，
　前記第１のインダクタ素子は，前記第３の導体層の導体を第３のビアホールで並列に接続することによって構成されており，
　前記第１のインダクタ素子の両端のそれぞれが，第１及び第２のビアホールによって前記電極パターンと前記第２の導体層とに接続されることによって，前記第１から第３の各導体層の間で形成される容量と，前記第１のインダクタ素子とが並列共振回路を形成していることを特徴とする集積回路。
【請求項７】
　第１の誘電体層の一方の面に形成された第１の導体層と，他方の面に形成された第２の導体層とを有する集積回路であって，
　前記第１の誘電体層の内部には，前記第１の導体層に形成された信号入出力用電極パターンの直下に第１のインダクタ素子を構成する複数の第３の導体層が形成されており，
　前記第３の導体層は，前記集積回路の配線層を構成する配線に加えて付加された，各配線層面内でのメタルの割合を一定に保つようにするダミーメタルであり，
　前記第１のインダクタ素子は，前記第３の導体層の導体を第３のビアホールで２層以上並列に接続することによって複数構成された２以上の第２のインダクタンス素子を，第４のビアホールで直列に接続することによって構成されており，
　前記第１のインダクタ素子の両端のそれぞれが，第１及び第２のビアホールによって前記電極パターンと前記第２の導体層とに接続されることによって，前記第１から第３の各導体層の間で形成される容量と，前記第１のインダクタ素子とが並列共振回路を形成して
いることを特徴とする集積回路。
【請求項８】
　前記第３の導体層の導体は，スパイラルインダクタであることを特徴とする請求項６又は７記載の集積回路。
【請求項９】
　前記第１の誘電体層の前記第２の導体層が形成された表面に，前記第２の導体層に接して第２の誘電体層が形成されていることを特徴とする請求項１から８のいずれか１項記載の集積回路。
【請求項１０】
　前記インダクタ素子は配線からなり，
　前記配線は，前記配線がダミーメタルとして機能し，前記信号入出力用電極パターンの補強となる幅と間隔を備えた構成である
請求項１から９のいずれか一項に記載の集積回路。」　
　
（２）補正事項の整理
　本件補正の補正事項を整理すると次のとおりである。
　
ア　補正事項１
　補正前の請求項１，２，３，４，６，７の「前記第３の導体層は，前記集積回路の配線層を構成する配線に加えて付加されたダミーメタルであり」を補正して，それぞれ補正後の請求項１，２，３，４，６，７の「前記第３の導体層は，前記集積回路の配線層を構成する配線に加えて付加された，各配線層内でのメタルの割合を一定に保つようにするダミーメタルであり」にすること。
　
（３）新規事項の追加の有無についての検討
ア　本願の願書に最初に添付した明細書，特許請求の範囲又は図面（以下「当初明細書等」という。また，本願の願書に最初に添付した明細書を「当初明細書」という。下線は当審にて付加。以下同じ。）には，以下の記載がある。
（当１ａ）「【
背景技術
【０００２】
　シリコンＣＭＯＳプロセスでは，
多層配線工程中の化学機械研磨による平坦性の低下を防ぐため，各配線層面内でのメタルの割合を一定に保つ必要がある
　そのため，
必要な配線に加えて，ダミーメタルと呼ばれる浮遊導体が付加することで配線層内のメタルの割合を一定割合を保つようにしている
【０００３】
　ＣＭＯＳプロセス（一例として，配線７層の場合）で製作されたＩＣの，従来の入出力用パッドを図４に示す。
　図４（ａ）は，上面透視図であり，（ｂ）は（ａ）中の一点鎖線Ａ−Ａ’における断面図であり，（ｃ）はパッド部の等価回路である。
　導電性のシリコン基板１による損失を低減するため，シリコン基板１上部には，導体層３により遮蔽用のグランド面が形成されている。なお，グランド面は，全面を導体層３とするだけでなく，格子状の配線により構成される場合もある。
【０００４】
　グランド面の上部には，誘電体２が積層され，
その内部には，導体層４ａ〜４ｅからなる多層配線が形成されている
各導体層４ａ〜４ｅには，数μｍ角のダミーメタル７が配置されている
【０００５】
　ここで，
パッド電極６直下においては，ボンディング時の衝撃に耐える強度を確保するため，通常，パッド電極６領域外に比べてダミーメタル７の割合を大きくする必要がある
ダミーメタル７の影響によって，容量Ｃが増大し，ミリ波帯等の高周波では，パッド電極６の挿入損失（反射に起因）増大が問題となってきた
　
（当１ｂ）「【課題を解決するための手段】
【００１０】
　上記目的を達成するため，本発明は，第１の態様として，第１の誘電体層の一方の面に形成された第１の導体層と，他方の面に形成された第２の導体層とを有する集積回路であって，第１の誘電体層の内部には，第１の導体層に形成された信号入出力用電極パターンの直下に第１のインダクタ素子を構成する第３の導体層が形成されており，第１のインダクタ素子の両端のそれぞれが，第１及び第２のビアホールによって電極パターンと第２の導体層とに接続されることによって，第１から第３の各導体層の間で形成される容量と，第１のインダクタ素子とが並列共振回路を形成していることを特徴とする集積回路を提供するものである。」
　
（当１ｃ）「【発明を実施するための最良の形態】
【００２０】
　〔
第１の実施形態
　本発明を好適に実施した第１の実施形態について説明する。図１に，本実施形態にかかる集積回路の構成を示す。図１（ａ）は，パッド電極構造の上面透視図であり（ｂ）は，（ａ）中の一点鎖線Ｂ−Ｂ’における断面図である。
　
誘電体層２内のパッド電極６を構成する導体層５のパターン直下において，各導電体層４ａ〜４ｅには，スパイラルインダクタを構成する配線が形成されている
各配線が，配線に沿って形成されたビアホール１０ｂ〜１０ｅで互いに接続されることにより，一つのインダクタ素子９が構成
インダクタ素子９の両端は，それぞれ，ビアホール１０ａ，１０ｆによって，導体層３と導体層５とに接続されている
【００２１】
　インダクタ素子９はパッド電極６の直下に内蔵されるため，付加的な領域は必要としない。また，配線はリソグラフィによって形成されるため，所望のインダクタンスＬを精度良く得ることができる。
【００２２】
　また，
インダクタ素子９を構成する配線は，メタルの割合を一定に保つダミーメタル７の役割をも果たす
所望のメタルの割合は，スパイラルインダクタ素子９の配線幅Ｗと間隙Ｓとの比で容易に得られる
【００２３】
　このように，本実施形態に係る集積回路は，電極の強度を高く保ったまま寄生容量の増大による伝送特性の悪化を低減できる。」
　
イ　上記摘記（当１ａ）−（当１ｃ）の記載から，当業者であれば，本願の当初明細書等に，
（Ａ）多層配線工程中の化学機械研磨による平坦性の低下を防ぐためには，各配線層面内でのメタルの割合を一定に保つ必要があるので，必要な配線に加えて，ダミーメタルと呼ばれる浮遊導体を付加することで配線層内のメタルの割合を一定割合を保つようにしているという背景技術の存在と，
（Ｂ）パッド電極６直下においては，ボンディング時の衝撃に耐える強度を確保するため，通常，パッド電極６領域外に比べてダミーメタル７の割合を大きくする必要があるが，ダミーメタル７の影響によって，容量Ｃが増大し，ミリ波帯等の高周波では，パッド電極６の挿入損失（反射に起因）増大が問題となってきたという課題の認識と，
（Ｃ）誘電体層２内のパッド電極６を構成する導体層５のパターン直下において，各導電体層４ａ〜４ｅに，メタルの割合を一定に保つダミーメタル７の役割をも果たす，スパイラルインダクタを構成する配線を形成するとともに，前記各配線を，配線に沿って形成されたビアホール１０ｂ〜１０ｅで互いに接続して一つのインダクタ素子９を構成し，前記インダクタ素子９の両端を，それぞれ，ビアホール１０ａ，１０ｆによって，導体層３と導体層５とに接続する構成を含む第１の実施形態の構造によって，前記課題を解決したこと，
　すなわち，従来の半導体装置のパッド電極直下に形成されていた，配線層内のメタルの割合を一定割合を保つための「ダミーメタル」と呼ばれる浮遊導体を，当初明細書の実施形態１に記載された発明においては，スパイラルインダクタを構成する配線であり，かつ，メタルの割合を一定に保つダミーメタル７の役割をも果たす配線として形成するとともに，当該配線を，配線に沿って形成されたビアホールで互いに接続して一つのインダクタ素子と成し，前記インダクタ素子の両端を，それぞれ，ビアホールによって，導体層３と導体層５とに接続したことによって，前記課題を解決したことが記載されていることを理解できるといえる。
　
ウ　そして，下記の周知例１の記載からも明らかなように，「ダミーメタル」という技術用語の使用方法として，浮遊していない導体を「ダミーメタル」と呼称する事例があることは技術常識といえる。
　
・周知例１：特開２００６−８６２９９号公報　　
（周１ａ）「【請求項１】
　電源電圧供給部と，前記電源電圧供給部または接地に接続されるとともに，複数の配線層内に設けられ，且つ格子状に巡らされた電源線とを備えている半導体装置であって，
　前記複数の配線層のうち少なくとも１層に設けられ，
２箇所以上で前記電源電圧供給部または接地に接続された
ダミーメタル
　
エ　そうすると，本願の当初明細書の実施形態１に記載された発明における，「スパイラルインダクタを構成する配線であり，かつ，メタルの割合を一定に保つダミーメタル７の役割をも果たす配線」が，本願において解決すべき課題を備えた背景技術において説明された発明における「ダミーメタル」に対応する部材であると，当業者であれば容易に理解することができるといえるから，「ダミーメタル」という技術用語の使用方法として，浮遊していない導体を「ダミーメタル」と呼称する事例があることが技術常識といえることを併せて考慮すれば，本願の当初明細書の実施形態１に記載された発明における，「スパイラルインダクタを構成する配線であり，かつ，メタルの割合を一定に保つダミーメタル７の役割をも果たす配線」を，「メタルの割合を一定に保つダミーメタル」として理解することは自然といえる。
　
オ　すなわち，当初明細書の〔第１の実施形態〕における，「『各導電体層４ａ〜４ｅには，スパイラルインダクタを構成する配線が形成されている。』，『インダクタ素子９を構成する配線は，メタルの割合を一定に保つダミーメタル７の役割をも果たす。』」との記載は，「前記第３の導体層は，前記集積回路の配線層を構成する配線に加えて付加された，各配線層内でのメタルの割合を一定に保つようにするダミーメタルであり」という構成を開示するものであると認められるから，補正事項１は，当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　
カ　したがって，補正事項１は，当初明細書等に記載された事項の範囲内においてなされたものであるから，特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たす。
　
（４）むすび
　本件補正は，特許法第１７条の２第３項の規定に適合する。
　
２　本願発明の進歩性についての検討
（１）本願発明
　平成２６年１月２１日に提出された手続補正書による補正は，上記のとおり適法であると認められるので，本願の請求項１に係る発明（以下「本願発明１」という。）は，平成２６年１月２１日に提出された手続補正書によって補正された明細書，特許請求の範囲及び図面の記載からみて，その特許請求の範囲の請求項１に記載されている事項により特定される次のとおりのものであると認める。
　
「【請求項１】
　第１の誘電体層の一方の面に形成された第１の導体層と，他方の面に形成された第２の導体層とを有する集積回路であって，
　前記第１の誘電体層の内部には，前記第１の導体層に形成された信号入出力用電極パターンの直下に第１のインダクタ素子を構成する第３の導体層が形成されており，
　前記第３の導体層は，前記集積回路の配線層を構成する配線に加えて付加された，各配線層面内でのメタルの割合を一定に保つようにするダミーメタルであり，
　前記第１のインダクタ素子の両端のそれぞれが，第１及び第２のビアホールによって前記電極パターンと前記第２の導体層とに接続されることによって，前記第１から第３の各導体層の間で形成される容量と，前記第１のインダクタ素子とが並列共振回路を形成していることを特徴とする集積回路。」
　
（２）引用例とその記載事項，及び，引用発明
　原査定の拒絶の理由で引用された，本願の出願前に日本国内において頒布された刊行物である下記の引用例１−３には，図面とともに以下の事項が記載されている。
　
ア　引用例１：特開２００２−１２４６３８号公報
（１ａ）「【０００２】
【従来の技術】近年，携帯電話やＧＰＳ応用装置等の移動体通信機器などが，一般ユーザーにも広く利用されるようになってきており，それらの機器には，半導体集積回路として構成され，その集積回路上で高周波信号が取り扱われるために
集積回路内に高周波信号が通過するパッドを備えた半導体装置
【０００３】
このような半導体装置では，通常，回路の入力端あるいは出力端で高周波信号の反射や損失あるいは周波数特性の悪化などが起こりやすく，それらを抑えることができる半導体装置の供給が要求されている
【０００４】以上のような従来の半導体装置について，以下に説明する。
　図１８は従来の半導体装置におけるパッドの外形図を示すものである。図１８において，１はパッド，２はアルミ配線である。また，図１９は従来の半導体装置におけるパッドの等価回路モデルである。図１９において，１はパッド，３は寄生容量である。
【０００５】以上のように構成された半導体装置について，その動作を以下に説明する。
　半導体基板Ｋ１上に絶縁層（図示せず）を介して形成されたパッド１では，そのパッド１を形成するアルミ金属と半導体基板Ｋ１との間に存在する寄生容量３により，パッド１の通過信号として高周波信号（ＲＦ信号）のときには，その周波数に反比例して周波数が高くなるほど，寄生容量３のインピーダンスは低下して小さくなり，パッド１のアルミ金属内に流れる信号が，寄生容量３を通じてＧＮＤであるコモン側に流れ込み，アルミ配線２側の信号としては減衰が生じる。
【０００６】
【発明が解決しようとする課題】以上のように，
従来の半導体装置では，半導体集積回路内に外部と電気的に接続するために形成されたパッドには，半導体基板との間に必ず寄生容量が存在するので，半導体集積回路内に対する入出力信号がパッドを通過するときに，その入出力信号が高周波信号である場合，入出力信号の一部がパッドから寄生容量を介して半導体基板へ流れ込み，アルミ配線側で入出力信号の減衰が生じるという問題点を有していた
【０００７】本発明は，上記従来の問題点を解決するもので，パッドと半導体基板との間に寄生容量が有っても，高周波の入出力信号がパッドを通過するときに，その高周波信号に対してパッドから寄生容量を介した半導体基板への漏えいを防止することができ，パッドへの入出力信号のアルミ配線側での減衰を抑えることができる半導体装置を提供する。
【０００８】
【課題を解決するための手段】上記の課題を解決するために本発明の半導体装置は，半導体集積回路内でアルミ配線と外部とを電気的に接続するためにパッドが形成され，そのパッドに高周波信号が通過するよう構成された半導体装置において，前記パッドと前記半導体集積回路のベースとなる半導体基板との間に存在する寄生容量に並列接続され，前記パッドと前記半導体基板との間に位置するように，金属コイルを前記パッドに一体化させて形成し，前記寄生容量とコイルとで，前記高周波信号に対応する共振周波数を有する共振回路を構成したことを特徴とする。
【０００９】以上により，パッドと半導体基板との間に存在する寄生容量と，寄生容量と並列に接続されるように形成されたアルミ金属のコイルとにより構成した共振回路の共振周波数を任意に設定し，その共振周波数の入出力信号に対するインピーダンスを上げることができる。」
　
（１ｂ）「【００２１】以下，本発明の一実施の形態を示す半導体装置について，図面を参照しながら具体的に説明する。
（実施の形態１）
　本発明の実施の形態１の半導体装置を説明する。
【００２２】図１は本実施の形態１の半導体装置におけるパッドの外形図を示し，図２は図１におけるＡ−Ａ’の断面図を示し，図３は図１におけるＢ−Ｂ’の断面図を示し，図４は本実施の形態１の半導体装置におけるパッドの等価回路モデルを示すものである。
【００２３】図１において，１１はパッド，１２はアルミ配線，１３はコイル，１４はコンタクト，１５は分離層であり，図２において，１６は半導体基板，１７は絶縁膜，１８は保護膜であり，図４において，１９は寄生容量である。
【００２４】本実施の形態の半導体装置に用いられるパッドは，パッド１１と，パッド１１から出るアルミ配線１２，パッド１１の周辺部または下層にアルミ金属で作られたコイル１３，アルミ−アルミ間またはアルミ−基板間をつなぐコンタクト１４，分離層１５，半導体基板１６，半導体基板１６の表面に選択的に形成される絶縁膜１７と，絶縁膜１７を含む半導体基板１６の表面に形成される保護膜１８，パッド１１のアルミ金属と半導体基板１６との間に存在する寄生容量１９から構成される。
【００２５】以上のように構成された半導体装置について，その動作を以下に説明する。
　まず，パッド１１と半導体基板１６との間に存在する寄生容量１９と，寄生容量１９と並列に接続され，アルミ金属で作られたコイル１３とにより，図４に示すような共振回路が構成され，この共振回路が有する共振周波数と略同一の周波数を希望周波数として，その周波数の信号がパッド１１に対して入出力されパッド１１を通過したときには，その信号すなわち希望周波数の信号に対してインピーダンスを上げている。
【００２６】以上のように本実施の形態によれば，パッド１１と半導体基板１６との間に存在する寄生容量１９を利用して，パッド１１と半導体基板１６との間に，パッド１１の寄生容量１９と並列に，アルミ金属で作られたコイル１３を設けることにより，アルミ配線１２における希望周波数の信号の減衰を抑えることができる。」
　
（１ｃ）図１−３は，引用例１に記載された発明の実施の形態１の半導体装置におけるパッドの外形図及び断面図であって，上記摘記（１ｂ）の記載を参酌すれば，これらの図から，
　半導体基板１６と，
　前記半導体基板１６の上方に形成された，三層の絶縁膜１７からなる積層体と，
　前記積層体の上面に形成されたパッド１１，及び，前記パッド１１から出るアルミ配線１２とを有する半導体装置であって，
　前記積層体の中央の層の絶縁膜１７には，アルミ金属で作られたコイル１３が形成されており，
　前記コイル１３は，前記半導体装置を平面視した場合において，前記パッド１１に重ならないように形成されており，
　前記コイル１３の一端は，アルミ−アルミ間をつなぐコンタクト１４によって，前記アルミ配線１２と接続されており，
　前記コイル１３の他端は，アルミ−基板間をつなぐコンタクト１４によって，前記パッド１１に重ならない位置で基板と接続されることにより，
　パッド１１と半導体基板１６との間に存在する寄生容量１９と，前記寄生容量１９と並列に接続され，アルミ金属で作られたコイル１３とにより，共振回路を構成した，
　半導体装置の構造を見て取ることができる。             
　
イ　引用発明
　引用例１の上記摘記（１ａ）−（１ｃ）を総合勘案すれば，引用例１には，以下の発明（以下「引用発明」という。）が記載されていると認められる。
　
「半導体基板１６と，
　前記半導体基板１６の上方に形成された，三層の絶縁膜１７からなる積層体と，
　前記積層体の上面に形成されたパッド１１，及び，前記パッド１１から出るアルミ配線１２とを有する半導体装置であって，
　前記積層体の中央の層の絶縁膜１７には，アルミ金属で作られたコイル１３が形成されており，
　前記コイル１３は，前記半導体装置を平面視した場合において，前記パッド１１に重ならないように形成されており，
　前記コイル１３の一端は，アルミ−アルミ間をつなぐコンタクト１４によって，前記アルミ配線１２と接続されており，
　前記コイル１３の他端は，アルミ−基板間をつなぐコンタクト１４によって，前記パッド１１に重ならない位置で基板と接続されることにより，
　パッド１１と半導体基板１６との間に存在する寄生容量１９と，前記寄生容量１９と並列に接続され，アルミ金属で作られたコイル１３とにより，共振回路を構成した，
　半導体装置。」
　
ウ　引用例２：特開２０００−４９１９０号公報
（２ａ）「【請求項１】ボンドパッドと，
　該ボンドパッドの下に配置される集積回路の少なくとも１つの部分と，を含み，
　前記部分が少なくとも１つの誘電層と該誘電層に配置されるパターン形成された電導性強化構造とを含むことを特徴とする集積回路。」
　
（２ｂ）「【００１３】本発明によれば，ボンドパッド強化システム及び方法は，ボンドパッドの下の弱い誘電層を強化する手段として実際の集積回路の特定部分を利用し，そのため，ボンディングプロセスで要求される機械力に耐えるのに十分強いシステムを提供する。換言すれば，ボンドパッドは実際の回路の部分上に置かれ，順番に，ボンドパッドに対し損傷させないボンデングのため必要な強化として役立つ。
【００１４】
好結果の強化は，有限要素の応力のモデル化により開発された以下の一定の規則，及びファインパターン強化構造，いわゆるダミー構造を使用するための一定のガイドラインを設計し製作するこれらの回路部分を要求する
ここで定義されたように，「ダミー」構造という用語は，主に集積回路の一部分であることなく機械的補強の目的のため単にボンドパッドの下に挿入された強化構造のことをいっている
　
（２ｃ）「【００１６】
【発明が解決しようとする課題】
全体の回路設計のために消費されるシリコン領域を減少させることにより集積回路チップのコストを減少させることが本発明の目的
　
（２ｄ）「【００２９】
【発明の実施の形態】本発明は，通常，ボンドパッドと呼ばれる，集積回路の入力／出力（Ｉ／Ｏ）端末に関する。ここに定義したように，「ボンドパッド」という用語は回路の金属被覆されたＩ／Ｏに関する。ボンドパッドは，ワイヤボンディングの金属玉またはリフローアセンブリの半田玉への接点として役立つためにシリコンの真の領域（８０Ｘ８０μｍ平方から１５０Ｘ１５０μｍ平方）の実質領域を要求する。現代の回路では，信号，電源及び設置の必要性が，８から１００以上の数に及ぶ非常に多くのボンドパッドを要求し，以前のシリコンの著しい犠牲を引き起こしている。その上更に，ワイヤボンディン及び半田リフローのプロセスはかなりの機械的応力をボンドパッド及びそれらの下にある材料に働かせ，特に絶縁体は微小割れにおびやかされるようになっている。本発明は回路のボンドパッドの領域と強度の両方の問題を解決する。
【００３０】本発明の各種実施例を作り使することが後述されているが，本発明は広範囲の特定の情況に具体的に表現可能な多くの適用可能な創意に富んだ概念を提供することが認められるべきである。ここに論じた特定の実施例は本発明を作り使用するための１つの方法を単に例証したものであり，本発明の範囲を設定するものではない。本発明の影響は公知の技術の限界を強調することにより最も容易に認めることができるだろう。
【００３１】図１は材料，特に，金属被覆構造の助けでボンドパッドの下の機械的に弱い絶縁体を強化する公知技術のアプローチを示している。図１はここの弱い誘電性材料の大部分を含み収容するための複数の領域１２を有する（金属または電導性材料製の）接続または連結された格子構造１１を示している。従って，強化構造１０は機械的に弱い誘電層への支持及び機械強度を供給し，破断，くぼみ，及びワイヤボンディング，半田付け，または試験により引き起こされる他のボンディング関連及び試験関連の欠陥の事件が実質的に抑圧されるようになっている。
【００３２】例として，格子構造１１は銅製であってもよい。格子１１の壁は０．５μｍ厚である。格子は８０μｍの側長１３を有する矩形領域を占有している。領域１２を充填する誘電材料がより薄い酸化物の上層を有する主としてＨＳＱのスタックである場合には，各領域１２は３．０μｍの側長１４を有する矩形である。各種強化構造は，例えば，複数の接続された構造要素のあり又はなしで，複数の繰り返し構造要素のあり又はなしで，単一層配置または多層スタックにおいて使用される。これらの強化構造は標準の金属被覆のプロセス手順において，またはだＳマシーン金属被覆の手順において製作可能である。
【００３３】図１に示したもののような金属構造の強化能力と対照的に，ダミー構造は（非常に多くの）ボンドパッドを収容する以前のシリコンを依然として消費し，そのため，シリコンの真の領域を節約する緊急の必要性を扱わない。
【００３４】公知技術の欠点は，本発明の好適な実施例を概略的に示す図２の例で示されているように，本発明により排除されている。集積回路の小部分は，それがシリコン基板２００とその最初の酸化物２０１（通常，２００から１０００ｎｍの範囲の厚さ）の上に作られるように示されている。階層は第１金属層２１０で始まり，たびたび数種の金属のサンドイッチとなり，例えば，順次，２０〜４０ｎｍの厚さのチタニウム窒化物，３００〜６００ｎｍの厚さの銅をドープしたアルミニウム，２０〜６０ｎｍのチタニウム窒化物である。第１中間階層の誘電層２０２がその後に続き，それは１００〜６００ｎｍのＨＳＱのスタック製であり，４００〜７００ｎｍの酸化物がそれに続く。階層は金属階層２１０と類似の構成の第２金属階層２２０が続き，その後第２中間階層の誘電層２０３が続き，それはまた機械的に弱い材料ＨＳＱを含んでいる。ボンドパッドのための金属階層２４０に達する前に，しばしば第３（及び第４等）の金属階層２３０及び第３（及び第４等）の中間階層の誘電体２０４がある。例証の目的のため，すべて同一の誘電スタックとして示されているが，これはそうする必要はない。
【００３５】ここに定義されたように，「階層」という用語は，お互いの最上面に配置され順次処理された絶縁体及びまたは電導層のスタックのことをいっている。層はお互いに整列した特徴を含んでいる。
【００３６】通常，誘電層を堆積させるために使用される技術は，化学蒸着，スパッタリング，またはスピンオンプロセスを含んでいる。好適な材料は，シリコン酸化物，シリコン窒化物，酸素窒化物，フッ化珪酸塩ガラス（ＦＳＧ），ドープされていない珪酸塩ガラス（ＵＳＧ），燐珪酸塩ガラス（ＰＳＧ），プラズマ発生テトラオルト珪酸塩酸化物（ＴＥＯＳ），及び最近のシリコン含有水素シルセスキオキサン（ＨＳＱ），または一様なゲルまたは粉末物質，またはポリイミド及びバリレンのような有機重合体を含んでいる。各材料は適用のためその好適な一定な型を有しており，例えば，シリコン窒化物は水分子による浸透を止め，燐をドープしたガラスはより低いリフロー温度を与え，ＨＳＱは非常に低い誘電定数を示している。しかし，しばしば，所望の特性は望まない特性を伴い，それはＨＳＱと構造的及び機械的に弱いゲルであり，重合体は高い温度での重合を要求し，熱的に不安定となってもよい。層の厚さは幅広く（２０から１０００ｎｍまで）変更可能であるが，通常，ウェーハ直径に亘りかなり均一である。
【００３７】ボンドパッド金属層２４０は通常，４００から１０００ｎｍの銅をドープしたアルミニウムを含み，それは，しばしば，チタニウム（またはチタニウム窒化物，チタニウムタングステン，タンタル，タンタル窒化物，タンタルシリコン窒化物，タングステン窒化物，またはタングステンシリコン窒化物）の薄い（１０から２００ｎｍ）下層に亘っている。それは，シリコン窒化物またはシリコン酸素窒化物製の水分が浸透しない保護膜２０５ａにより覆われている（通常２００から１０００ｎｍ厚）。保護膜に開けられた窓２０５ｂ（８０から１５０ｎｍ幅）はボンドパッド２４１の幅を規定し，それは通常，矩形である。ボンドパッドは主に金，銅，またはアルミニウムのボンディングワイヤ（図示せず）の玉または楔を受け取るだろう。ハンダ玉（鉛と錫の幾つかの混合物，図示せず）がボンドパッドに付けられる場合には，耐熱金属の薄膜と貴金属の膜の下金属（図示せず）を最初に受け取らなければならない。
【００３８】
本発明はボンドパッド領域の下の金属層２１０，２２０，及び２３０のための製作システム及び方法を提供する。図２では，層２１０は集積回路の部分２１１，例えば，相互結合，静電気の放電に対する保護構造部分，精密なレジスタ，コンデンサ及びインダクタを含んでいる
層２１０は，図１で説明されているように回路パターンから電気的に絶縁された強化ダミー構造の部分２１２を含んでいる
【００３９】図２の金属層２２０は集積回路の他の部分２２１ａ及び２２１ｂを含んでいる。例としては，また相互コネクタ，静電気放電に対する保護構造部分，精密レジスタ，コンデンサ及びインダクタを含んでいる。部分２１１及び２２１の合計がボンドパッド２４１の全体の領域に加えられることに注意が払われている。そのため，ボンドパッド２４１が能動回路上に配置され更なるシリコンの真の領域を消費しないことを述べることができる。回路部分２１１と２２１ａと２２１ｂの間に任意の電気接続２２２があってもよい。金属層２２０の残りは図１に説明されているような強化ダミー構造２２３を含んでいる。
【００４０】ボンドパッドの全体領域が回路部分上に配置されていない本発明の別の実施例が図６で説明されている。
【００４１】図２の実施例では，金属層２３０は完全に強化ダミー構造２３１製であり，例えば，図１で説明されているように，接続された格子構造であってもよい。例として，集積回路の金属被覆技術がダマシーンプロセスを要求する場合には，その後，層２３０は最初に誘電材料を堆積させることにより製作され，通常使用される技術は化学蒸着，スパッタリング，またはスピンオンプロセスを含んでいる。好適な材料は上述したものであり，機械的に弱いＨＳＱを含んでいる。開口部または溝はこの層にエッチングされ，通常使用される技術はスパッタエッチング，及びプラズマエッチングを含んでいる。通常，マスクがこのプロセスのため使用されるので，そのように作られた開口部の幅はファイン外形サイズ及びファイン線ピッチの方に向かう半導体産業界の傾向に従っている。開口部の幅は線のため約１００から６００ｎｍ以上まで変動し，線間の貯留層のため４０から１５０μｍまで変動する。
【００４２】次に，適正な導体，半導体，または（しばしば，２％までの銅と１％のシリコンでドープされた）アルミニウムや銅のような金属が全体の表面上に（通常，スパッタリング，電気めっき，またはスパッタされた種層上に化学蒸着することにより）堆積され，開口部／溝を一様に充填し，表面の残部上に幾つかのブランケットを形成する。他の電導性材料の例は，アルミニウム層が後に続くチタニウム／チタニウム窒化物のスタック製の最下層を含んでいる。銅が使用される場合には，磨かれるスタックは通常，タンタル窒化物及び電気めっきされた銅が後に続くスパッタされた銅から構成されている。その後，ブランケットはこすって磨くことにより注意深く除去され，交互の誘電部分と金属部分の平坦面を均一に発生させる。誘電部分と金属部分の間の境界は明確に定義され，最も近い隣接部分に侵害するどちらの種類の疑似材料もない。
【００４３】一方，集積回路の金属被覆技術が従来の金属被覆プロセスを要求する場合には，その後，図２の層２３０が最初に金属層を堆積することにより製作されるだろう。開口部，または貯留層はその後，金属層にエッチングされ，誘電材料で充填される。誘電材料が半粘性で開口部／貯留層を充填するためスピンオン技術を可能にする時，開口部の大きさは半粘性の誘電性材料により充填するプロパー（proper）を確実にするのに十分な大きさを有している。充填プロセスでは，半粘性の材料は開口部の壁でメニスカスを形成している。更に，誘電体の薄膜は開口部間の金属面の残部に堆積されている。従って，結果としての表面は一様に平坦ではなく，疑似の誘電性材料が開口部の外部の金属面に残っている。」
　
エ　引用例３：特開２０００−３２３６５１号公報
（３ａ）「【０００２】
【従来の技術】
　従来より，高周波用デバイスでは，基板抵抗の発生するノイズを減少させることにより，デバイス全体の雑音特性を向上させることが重要な要素の一つとなっている。この目的のために，パッド電極下に層間絶縁膜を挟んでシリサイド層を設けた構造が用いられている。
【０００３】
　例えば，文献「Bonding pad models for Silicon VLSI technologies and their effects on the Noise Figure of RF NPNs.」（IEEE MTT-S digest, 1994 , pp.1179-1182）には，図８（ａ）に示すような，パッド電極１１５ａ下に層間絶縁膜１１３を挟んでポリシリコンシリサイド層１０８を設けた構造が開示されている。この構造によれば，ポリシリコンシリサイド層１０８がボンディングワイヤ１１９により直接接地されているため，シリコン基板１０１の抵抗が発生するノイズの影響を無くすことができる。」
　
（３）本願発明１と引用発明との対比
　引用発明の「三層の絶縁膜１７からなる積層体」，「前記積層体の上面に形成されたパッド１１，及び，前記パッド１１から出るアルミ配線１２」，「パッド１１」，「アルミ金属で作られたコイル１３」及び「コンタクト１４」は，それぞれ，本願発明１の「第１の誘電体層」，「第１の誘電体層の一方の面に形成された第１の導体層」，「第１の導体層に形成された信号入出力用電極パターン」，「第１のインダクタ素子を構成する第３の導体層」及び「ビアホール」に相当する。
　
　すなわち，本願発明１と引用発明の一致点と相違点は以下のとおりとなる。
＜一致点＞
　「第１の誘電体層の一方の面に形成された第１の導体層を有する集積回路であって，
　前記第１の誘電体層の内部には，第１のインダクタ素子を構成する第３の導体層が形成されており，
　前記第１のインダクタ素子の両端のそれぞれが，第１及び第２のビアホールによって接続されることによって，並列共振回路を形成している集積回路。」
　
＜相違点＞
・相違点１：本願発明１では，「前記第１の誘電体層の内部には，前記第１の導体層に形成された信号入出力用電極パターンの直下に第１のインダクタ素子を構成する第３の導体層が形成されており，前記第３の導体層は，前記集積回路の配線層を構成する配線に加えて付加された，各配線層面内でのメタルの割合を一定に保つようにするダミーメタルであ」るのに対して，引用発明では，「前記積層体の中央の層の絶縁膜１７には，アルミ金属で作られたコイル１３が形成されており，前記コイル１３は，前記半導体装置を平面視した場合において，前記パッド１１に重ならないように形成されて」いる点。
　
・相違点２：本願発明１が，第１の誘電体層の他方の面に形成された「第２の導体層」を有するのに対して，引用発明では，このような部材が特定されていない点。
　
・相違点３：本願発明１では，第１のインダクタ素子の一端が，第１のビアホールによって「電極パターン」と接続されるのに対して，引用発明では，コイル１３の一端は，アルミ−アルミ間をつなぐコンタクト１４によって，「アルミ配線１２」と接続されている点。
　
・相違点４：本願発明１では，第１のインダクタ素子の他端が，第２のビアホールによって「第２の導体層」と接続されるのに対して，引用発明では，コイル１３の他端は，アルミ−基板間をつなぐコンタクト１４によって，「基板」と接続されている点。
　
・相違点５：本願発明１では，第１から第３の各導体層の間で形成される容量と，前記第１のインダクタ素子とが並列共振回路を形成しているのに対して，引用発明では，パッド１１と半導体基板１６との間に存在する寄生容量１９と，前記寄生容量１９と並列に接続され，アルミ金属で作られたコイル１３とにより，共振回路を構成した点。
　すなわち，本願発明１では，第１導体層と第２導体層間の容量に加えて，第１導体層と第３導体層間の容量，及び，第２導体層と第３導体層間の容量を含めた容量と，第１のインダクタ素子とが並列共振回路を形成しているのに対して，引用発明では，アルミ金属で作られたコイル１３と他のパッド等との間に形成される容量の扱いについて明示されていない点。
　
（４）相違点についての判断
・相違点１について
ア　引用例２の上記摘記（２ａ）−（２ｄ）の記載に照らして，当業者であれば，引用例２の上記摘記（２ａ）に「ボンドパッドと，該ボンドパッドの下に配置される集積回路の少なくとも１つの部分と，を含み，前記部分が少なくとも１つの誘電層と該誘電層に配置されるパターン形成された電導性強化構造とを含むことを特徴とする集積回路。」という発明が記載されていることが，また，上記摘記（２ｃ）及び（２ｄ）には，上記摘記（２ａ）に記載された発明によって解決しようとする課題，及び，実施の形態が開示されていると理解できる。
　
イ　そして，上記摘記（２ｄ）には「【００３８】本発明はボンドパッド領域の下の金属層２１０，２２０，及び２３０のための製作システム及び方法を提供する。図２では，層２１０は集積回路の部分２１１，例えば，相互結合，静電気の放電に対する保護構造部分，精密なレジスタ，コンデンサ及びインダクタを含んでいる。これらの回路部分２１１はボンドパッドの幅の部分だけを占有し，従って，層２１０は，図１で説明されているように回路パターンから電気的に絶縁された強化ダミー構造の部分２１２を含んでいる。」ことが，また，上記摘記（２ｂ）には「【００１４】好結果の強化は，有限要素の応力のモデル化により開発された以下の一定の規則，及びファインパターン強化構造，いわゆるダミー構造を使用するための一定のガイドラインを設計し製作するこれらの回路部分を要求する。ここで定義されたように，「ダミー」構造という用語は，主に集積回路の一部分であることなく機械的補強の目的のため単にボンドパッドの下に挿入された強化構造のことをいっている。」ことが記載されている。
　
ウ　そうすると，当業者であれば，引用例２に，
　集積回路のボンドパッドの下に，
　「例えば，相互結合，静電気の放電に対する保護構造部分，精密なレジスタ，コンデンサ及びインダクタを含む集積回路の少なくとも１つの部分」と，
　「有限要素の応力のモデル化により開発された以下の一定の規則，及びファインパターン強化構造，いわゆるダミー構造を使用するための一定のガイドラインにより設計し製作された，主に集積回路の一部分であることなく機械的補強の目的のため単にボンドパッドの下に挿入された強化構造である電導性強化構造」とを，
　配置することによって，
　上記摘記（２ｃ）に記載された「全体の回路設計のために消費されるシリコン領域を減少させることにより集積回路チップのコストを減少させる」という課題を解決した発明が記載されていることを理解できるといえる。
　
エ　一方，引用例１の上記摘記（１ｂ）の記載からも明らかなように，集積回路内に高周波信号が通過するパッドを備えた半導体装置では，通常，回路の入力端あるいは出力端で高周波信号の反射や損失あるいは周波数特性の悪化などが起こりやすく，それらを抑えることができる半導体装置の供給が要求されていること，及び，従来の半導体装置では，半導体集積回路内に外部と電気的に接続するために形成されたパッドには，半導体基板との間に必ず寄生容量が存在するので，半導体集積回路内に対する入出力信号がパッドを通過するときに，その入出力信号が高周波信号である場合，入出力信号の一部がパッドから寄生容量を介して半導体基板へ流れ込み，アルミ配線側で入出力信号の減衰が生じるという問題点を有していたことを，本願の出願時の技術常識として認めることができる。
　
オ　そして，引用例２に記載された半導体装置は，集積回路のボンドパッドの下に，「例えば，相互結合，静電気の放電に対する保護構造部分，精密なレジスタ，コンデンサ及びインダクタを含む集積回路の少なくとも１つの部分」と，「有限要素の応力のモデル化により開発された以下の一定の規則，及びファインパターン強化構造，いわゆるダミー構造を使用するための一定のガイドラインにより設計し製作された，主に集積回路の一部分であることなく機械的補強の目的のため単にボンドパッドの下に挿入された強化構造である電導性強化構造」とを配置する構造を備えた半導体装置なのであるから，仮に，引用例２に記載された半導体装置の前記ボンドパッドが，引用例１に記載されるような高周波信号が通過するパッドであったとすると，当該ボンドパッドと，このボンドパッドの下に配置された「例えば，相互結合，静電気の放電に対する保護構造部分，精密なレジスタ，コンデンサ及びインダクタを含む集積回路の少なくとも１つの部分」及び「有限要素の応力のモデル化により開発された以下の一定の規則，及びファインパターン強化構造，いわゆるダミー構造を使用するための一定のガイドラインにより設計し製作された，主に集積回路の一部分であることなく機械的補強の目的のため単にボンドパッドの下に挿入された強化構造である電導性強化構造」との間に形成される寄生容量による信号の減衰という不都合が生じることが容易に想定されるところ，引用例２には，前記不都合についての記載も示唆も認められないから，引用例２に記載された半導体装置は，引用例１に記載されるような高周波信号が通過するパッドを備えた半導体装置を前提としたものではないと理解することが自然といえる。
　
カ　そうすると，引用発明と引用例２に記載された発明とは，回路の入力端あるいは出力端で高周波信号の反射や損失あるいは周波数特性の悪化などが起こりやすい高周波信号が通過するパッドを備えた半導体装置であるか否かという点において，その発明の属する技術分野を異にするといえる。
　また，単純に，引用発明と，引用例２に記載された発明の，ボンドパッドの下に「例えば，相互結合，静電気の放電に対する保護構造部分，精密なレジスタ，コンデンサ及びインダクタを含む集積回路の少なくとも１つの部分」及び「有限要素の応力のモデル化により開発された以下の一定の規則，及びファインパターン強化構造，いわゆるダミー構造を使用するための一定のガイドラインにより設計し製作された，主に集積回路の一部分であることなく機械的補強の目的のため単にボンドパッドの下に挿入された強化構造である電導性強化構造」を配置するという技術的特徴を組み合わせることは，パッドと半導体基板との間の寄生容量を増やし，入出力信号の減衰につながることが容易に予測されるから，当業者が，引用発明に，引用例２に記載された発明を組み合わせることには，阻害事由があるといえる。
　
キ　したがって，引用発明に引用例２に記載された発明を組み合わせることは，当業者が容易に想到し得たことであるとは認められない。
　
ク　また，仮に，引用発明と引用例２に接した当業者が，引用例２の上記摘記（２ｃ）に記載された，「全体の回路設計のために消費されるシリコン領域を減少させることにより集積回路チップのコストを減少させる」という動機に基づいて，引用発明と引用例２に記載された発明とを組み合わせることに思い至ったとしても，両者から導き出される構造は，高々，
　パッド１１の下に，
　アルミ金属で作られたコイル１３と，
　「有限要素の応力のモデル化により開発された以下の一定の規則，及びファインパターン強化構造，いわゆるダミー構造を使用するための一定のガイドラインにより設計し製作された，主に集積回路の一部分であることなく機械的補強の目的のため単にボンドパッドの下に挿入された強化構造である電導性強化構造」とを配置する，
　集積回路。
　という程度に留まるものと認められる。
　
ケ　すなわち，引用例２には，「各配線層面内でのメタルの割合を一定に保つようにするダミーメタル」についての記載はなく，また，示唆も認められない。
　なお，引用例２には「ダミー構造」との記載はあるが，上記摘記（２ｂ）で定義されているように，「「ダミー」構造という用語は，主に集積回路の一部分であることなく機械的補強の目的のため単にボンドパッドの下に挿入された強化構造のことをいっている。」のであり，また，「有限要素の応力のモデル化により開発された以下の一定の規則，及びファインパターン強化構造，いわゆるダミー構造を使用するための一定のガイドラインを設計し製作するこれらの回路部分を要求する。」のであるから，引用例２の「ダミー構造」が，「各配線層面内でのメタルの割合を一定に保つように」設計し製作されているとは認めることはできない。したがって，引用例２の「ダミー構造」と，本願発明１の「ダミーメタル」とは，異なる部材といえる。
　
コ　したがって，仮に，引用発明と引用例２に記載された発明とを組み合わせることができたとしても，引用発明の「アルミ金属で作られたコイル１３」を，「集積回路の配線層を構成する配線に加えて付加された，各配線層面内でのメタルの割合を一定に保つようにするダミーメタル」で形成することに，当業者が容易に想到し得たとは認められない。
　
サ　なお，上記引用例３には，上記相違点１に相当する事項が記載されているとは認められないから，上記引用例３に記載された事項を併せて検討しても，上記相違点１は容易に想到し得たものとは認められない。
　
シ　すなわち，引用発明において，上記相違点１について，本願発明１の構成を採用することは当業者にとって容易であったとは認めることができない。
　
ス　したがって，他の相違点について検討するまでもなく，本願発明１は，引用例１−３に記載された発明に基いて，当業者が容易に発明をすることができたとはいえない。
　
（５）請求項２−１０に係る発明について
　本願の請求項２−１０に係る発明は，いずれも上記相違点１を発明特定事項として含む発明であるところ，本願発明１が，上記のように，上記相違点１について，本願発明１の構成を採用することが，当業者にとって容易であったとは認めることができないのであるから，本願の請求項２−１０に係る発明も，本願発明１と同様に，引用例１−３に記載された発明に基づいて当業者が容易に発明をすることができたとはいえない。
　
第５　むすび
　以上のとおり，本願発明１及び本願の請求項２−１０に係る発明はいずれも，引用例１−３に記載された発明に基いて，当業者が容易に発明をすることができたものとすることができないから，原査定の理由によっては，本願を拒絶することはできない。
　
　また，他に本願を拒絶すべき理由を発見しない。
　
　よって，結論のとおり審決する。