【事件の表示】
　平成　３年特許願第　４３９６９号「ＩＣメモリカード」拒絶査定に対する審判事件［平成　４年　９月１８日出願公開、特開平　４−２６３３８６］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
Ａ　本願発明
　本件審判請求に係る特許願は平成３年２月１８日になされており、明細書及び図面の記載からみて、
　その特許請求の範囲の欄の請求項１の記載に係る発明（以下、「本願発明」という）の目的、効果は、大量のデータを安価で記憶し且つ書換えを容易にすることであり、
　本願発明の構成は、
「記録すべき画像データと、この画像データに付随して記録される少なくとも１バイト単位にて書き換えが必要な管理情報であって前記画像データの記録番地等をそれぞれの画像データに対応するための管理情報とを外部装置から読み込んで、これらデータを記憶するICメモリカードにおいて、該ICメモリカードは、
　前記画像データを記録するデータ領域が形成され、該画像データに応じたブロック単位で電気的にデータの一括消去が可能なフラッシュ消去型の第１の記憶素子と、
　前記管理情報を記録する管理領域が形成され、該管理領域のデータをバイト単位で書き換え可能な第２の記憶素子と、
　これら記憶素子に、前記外部装置から送られてくる各データをそれぞれの領域に分けて書き込みおよび読み出すための制御を行なう制御手段とを備え、
　該制御手段は、
　前記第１の記憶素子に対するアクセスを制御する第１のメモリ制御手段と、
　前記第２の記憶素子に対するアクセスを制御する第２のメモリ制御手段と、
　前記外部装置より送られるアドレスを前記データ領域および管理領域に応じた値と比較し、前記第１のメモリ制御手段を起動する第１の信号を前記比較結果に応じて該第１のメモリ制御手段に供給し、前記第２のメモリ制御手段を起動する第２の信号を前記比較結果に応じて該第２のメモリ制御手段に供給する判別手段と、
　前記外部装置から送られる制御信号に応動して、該制御手段の各部を制御するシステム制御手段であって、前記判別手段の動作タイミングを制御し、前記アドレスを第１および第２の記憶素子に転送し、前記制御信号を第１および第２のメモリ制御手段に転送して、前記第１および第２の記憶素子に対するデータの書き込み、読み出しおよび消去を、前記第１および第２のメモリ制御手段に行なわせるシステム制御手段とを含み、
　前記第１のメモリ制御手段は、前記第１の信号によって起動して前記第１の記憶素子を有効化し、前記システム制御手段の制御の下に、前記外部装置より送られるアドレスのデータ領域に対する前記画像データの書き込みまたは読み出しを行ない、該画像データの書き込みに先だって、少なくとも該画像データを書き込むブロックの記録内容を一括消去し、
　前記第２のメモリ制御手段は、前記第２の信号によって起動して前記第２の記憶素子を有効化し、前記システム制御手段の制御の下に、前記外部装置より送られるアドレスの管理領域に対する前記管理情報の書き込みまたは読み出しを行なうことを特徴とするICメモリカード」
である。
（特許請求の範囲の欄の記載参照、【課題を解決するための手段】の欄の記載はこれと異なる）
Ｂ　刊行物記載の発明
１　原査定の理由において提示された、特開平１−２５８０９１号公報（平成１年１０月１６日特許庁発行、以下「刊行物１」という）には、
　記録すべき画像データと、この画像データに付随して記録される少なくとも１バイト単位にて書き換えが必要な管理情報であって前記画像データの記録番地等をそれぞれの画像データに対応するための管理情報とを「カメラ本体１」から読み込んで、これらデータを記憶する「メモリカード２」において、該「メモリカード２」は、
　前記画像データを記録する「データ領域２９」（「第２の領域」）が形成される（「メモリ２３」内の）記憶素子Ａと、
　前記管理情報を記録する（「カードヘッダ領域２７」と「ディレクトリ領域２８」から成る）管理領域（「第１の領域」）が形成され、該管理領域のデータをバイト単位で書き換え可能な（「メモリ２３」内の）記憶素子Ｂと、
　これら記憶素子Ａ，Ｂに、前記「カメラ本体１」から送られてくる各データをそれぞれの領域に分けて書き込みおよび読み出すための制御を行なう制御手段とを備え、
　該制御手段は、
　前記記憶素子Ａ，Ｂに対するアクセスを制御する（「メモリ２３」内の）メモリ制御手段Ｃ，Ｄと、
　前記「カメラ本体１」より送られるアドレスを前記「データ領域２９」および管理領域に応じた値と比較し、前記メモリ制御手段Ｃ，Ｄを起動する第１，第２の信号を前記比較結果に応じて該メモリ制御手段Ｃ，Ｄに供給する（「チップセレクト回路２６」等から成る）判別手段と、
　前記「カメラ本体１」（の「タイミング信号発生回路２０」）から送られる制御信号に応動して、該制御手段の各部を制御するシステム制御手段であって、前記判別手段の動作タイミングを制御し、前記アドレスを記憶素子Ａ，Ｂに転送し、前記制御信号をメモリ制御手段Ｃ，Ｄに転送して、前記記憶素子Ａ，Ｂに対するデータの書き込み、読み出しおよび消去を、前記メモリ制御手段Ｃ，Ｄに行なわせる（「Ｉ／Ｏ制御回路２５」等から成る）システム制御手段とを含み、
　前記メモリ制御手段Ｃは、前記第１の信号によって起動して前記記憶素子Ａを有効化し、前記システム制御手段の制御の下に、前記「カメラ本体１」より送られるアドレスのデータ領域に対する前記画像データの書き込みまたは読み出しを行ない、該画像データの書き込みに先だって、少なくとも該画像データを書き込むブロックの記録内容を消去し、
　前記メモリ制御手段Ｄは、前記第２の信号によって起動して前記記憶素子Ｂを有効化し、前記システム制御手段の制御の下に、前記「カメラ本体１」より送られるアドレスの管理領域に対する前記管理情報の書き込みまたは読み出しを行なう「メモリカード２」
であって、
　大量のデータを記憶し且つ書換えを容易にすることができる、
という発明が記載されている。
　なお、刊行物１には、前記「メモリ２３」の構成内容について明記されていないが、記憶素子と該記憶素子に対して書き込み、読み出し、または消去するようアクセス制御する制御手段が設けられていることは、当業者に自明事項であるので、前記のように認定する。
　ここで、上記発明を本願発明の用語で表現する。
　上記発明の「データ領域２９」、「記憶素子Ａ，Ｂ」、「メモリ制御手段Ｃ，Ｄ」は、夫々本願発明の「データ領域」、「第１、第２の記憶素子」、「第１、第２のメモリ制御手段」と同義であり、
　上記発明の「メモリカード２」は本願発明の「ICメモリカード」と等価であり、
　上記発明の「カメラ本体１」は本願発明の「外部装置」に包摂されることを考慮すると、
　刊行物１には、
　記録すべき画像データと、この画像データに付随して記録される少なくとも１バイト単位にて書き換えが必要な管理情報であって前記画像データの記録番地等をそれぞれの画像データに対応するための管理情報とを外部装置から読み込んで、これらデータを記憶するICメモリカードにおいて、該ICメモリカードは、
　前記画像データを記録するデータ領域が形成される第１の記憶素子と、
　前記管理情報を記録する管理領域が形成され、該管理領域のデータをバイト単位で書き換え可能な第２の記憶素子と、
　これら記憶素子に、前記外部装置から送られてくる各データをそれぞれの領域に分けて書き込みおよび読み出すための制御を行なう制御手段とを備え、
　該制御手段は、
　前記第１の記憶素子に対するアクセスを制御する第１のメモリ制御手段と、
　前記第２の記憶素子に対するアクセスを制御する第２のメモリ制御手段と、
　前記外部装置より送られるアドレスを前記データ領域および管理領域に応じた値と比較し、前記第１のメモリ制御手段を起動する第１の信号を前記比較結果に応じて該第１のメモリ制御手段に供給し、前記第２のメモリ制御手段を起動する第２の信号を前記比較結果に応じて該第２のメモリ制御手段に供給する判別手段と、
　前記外部装置から送られる制御信号に応動して、該制御手段の各部を制御するシステム制御手段であって、前記判別手段の動作タイミングを制御し、前記アドレスを第１および第２の記憶素子に転送し、前記制御信号を第１および第２のメモリ制御手段に転送して、前記第１および第２の記憶素子に対するデータの書き込み、読み出しおよび消去を、前記第１および第２のメモリ制御手段に行なわせるシステム制御手段とを含み、
　前記第１のメモリ制御手段は、前記第１の信号によって起動して前記第１の記憶素子を有効化し、前記システム制御手段の制御の下に、前記外部装置より送られるアドレスのデータ領域に対する前記画像データの書き込みまたは読み出しを行ない、該画像データの書き込みに先だって、少なくとも該画像データを書き込むブロックの記録内容を消去し、
　前記第２のメモリ制御手段は、前記第２の信号によって起動して前記第２の記憶素子を有効化し、前記システム制御手段の制御の下に、前記外部装置より送られるアドレスの管理領域に対する前記管理情報の書き込みまたは読み出しを行なうICメモリカード、
であって、
　大量のデータを記憶し且つ書換えを容易にすることができる、
という発明（以下、「第１の発明」という）が記載されている。
２　同様に、原査定の理由において提示された、特開平２−１６６７７２号公報（平成２年６月２７日特許庁発行、以下「刊行物２」という。〔従来の技術〕の欄を参照）には、
　ブロック単位で或いはアレイ全てで電気的にデータの一括消去が可能なフラッシュ消去型のＥＰＲＯＭ、
であって、
　大量のデータを安価に記憶することができる、
という発明（以下、「第２の発明」という）が記載されている。
　なお、刊行物２の同箇所に、電気的にデータの個々の消去が可能なＥＥＰＲＯＭも記載されている。
Ｃ　本願発明の創作可能性
　本願発明（以下、「前者」という）と刊行物１に記載された第１の発明（以下、「後者」という）とを比較すると、
　両者が、
　大量のデータを記憶し且つ書換えを容易にすること、を目的、効果とし、
　記録すべき画像データと、この画像データに付随して記録される少なくとも１バイト単位にて書き換えが必要な管理情報であって前記画像データの記録番地等をそれぞれの画像データに対応するための管理情報とを外部装置から読み込んで、これらデータを記憶するICメモリカードにおいて、該ICメモリカードは、
　前記画像データを記録するデータ領域が形成される第１の記憶素子と、
　前記管理情報を記録する管理領域が形成され、該管理領域のデータをバイト単位で書き換え可能な第２の記憶素子と、
　これら記憶素子に、前記外部装置から送られてくる各データをそれぞれの領域に分けて書き込みおよび読み出すための制御を行なう制御手段とを備え、
　該制御手段は、
　前記第１の記憶素子に対するアクセスを制御する第１のメモリ制御手段と、
　前記第２の記憶素子に対するアクセスを制御する第２のメモリ制御手段と、
　前記外部装置より送られるアドレスを前記データ領域および管理領域に応じた値と比較し、前記第１のメモリ制御手段を起動する第１の信号を前記比較結果に応じて該第１のメモリ制御手段に供給し、前記第２のメモリ制御手段を起動する第２の信号を前記比較結果に応じて該第２のメモリ制御手段に供給する判別手段と、
　前記外部装置から送られる制御信号に応動して、該制御手段の各部を制御するシステム制御手段であって、前記判別手段の動作タイミングを制御し、前記アドレスを第１および第２の記憶素子に転送し、前記制御信号を第１および第２のメモリ制御手段に転送して、前記第１および第２の記憶素子に対するデータの書き込み、読み出しおよび消去を、前記第１および第２のメモリ制御手段に行なわせるシステム制御手段とを含み、
　前記第１のメモリ制御手段は、前記第１の信号によって起動して前記第１の記憶素子を有効化し、前記システム制御手段の制御の下に、前記外部装置より送られるアドレスのデータ領域に対する前記画像データの書き込みまたは読み出しを行ない、該画像データの書き込みに先だって、少なくとも該画像データを書き込むブロックの記録内容を消去し、
　前記第２のメモリ制御手段は、前記第２の信号によって起動して前記第２の記憶素子を有効化し、前記システム制御手段の制御の下に、前記外部装置より送られるアドレスの管理領域に対する前記管理情報の書き込みまたは読み出しを行なうICメモリカード、
を構成要件としている点で一致しており、
(1)　前記第１の記憶素子として、前者が、大量のデータを安価に記憶するために、画像データに応じたブロック単位で電気的にデータの一括消去が可能なフラッシュ消去型の記憶素子を採用し、その結果前記第１のメモリ制御手段に、その消去を一括で行なわせているのに対して、後者がそのようなフラッシュ消去型の記憶素子を採用していない点、
で相違している。
　従って、本願発明は、刊行物１に記載された第１の発明において、(1)′大量のデータを安価に記憶するために、前記第１の記憶素子として、画像データに応じたブロック単位で電気的にデータの一括消去が可能なフラッシュ消去型の記憶素子を採用し、その結果前記第１のメモリ制御手段に、その消去を一括で行なわせることにより、発明をすることができたものである。
Ｄ　本願発明の創作容易性
　上記(1)′について検討する。
　大量のデータを安価に記憶するために、ブロック単位で或いはアレイ全てで電気的にデータの一括消去が可能なフラッシュ消去型のＥＰＲＯＭは、刊行物２に第２の発明として記載されており、大量のデータとして画像データは周知であるので、
　刊行物１に記載された第１の発明において、
　大量のデータを安価に記憶するために、前記第１の記憶素子として、画像データに応じたブロック単位で電気的にデータの一括消去が可能なフラッシュ消去型の記憶素子を採用し、その結果前記第１のメモリ制御手段に、その消去を一括で行なわせて本願発明のようにすることは、当業者が容易になし得たことである。
Ｅ　出願人の主張、その他の検討
　出願人の平成１０年１２月８日付けで補正した審判請求書の６．請求の理由(3)(d)に於ける主張について検討する。
１　出願人は(d)に於いて、要するに、引用例１、２には、本件発明の特徴とする構成「第１のメモリ制御手段」、「第２のメモリ制御手段」および「判別手段」の記載がないので、本件発明は引用例１或いは引用例２から容易に想到することができない、例えば、「引用例２には、基板上に構成されたメモリ素子を制御するメモリ制御回路等の記載がな」い（第５頁第８行〜第９行）、と主張する。
１−１　引用例１（前記刊行物１）に、本件発明の構成の「第１のメモリ制御手段」、「第２のメモリ制御手段」および「判別手段」が記載されていることは、Ｂで詳細に述べた通りであり、出願人の前記主張は誤りである。
１−２　なお、引用例２（前記刊行物２）の〔従来の技術〕の欄の第３頁左上欄第９行〜右上欄第１８行には、ブロック単位で或いはアレイ中の全てのセルで消去が行われる「フラッシュＥＰＲＯＭセル」と、個々に消去可能な「ＥＥＰＲＯＭセル」を同一基板上に形成することが明記されている。
　両「セル」共に消去処理されるから、少なくともメモリの消去処理のための制御回路（メモリ制御回路）が設けられている（実は、消去処理だけでなく、読出し及び書込み処理のための制御回路も設けられている）ことは当業者に自明事項である。
　即ち、引用例２（前記刊行物２）の〔従来の技術〕の欄の第３頁左上欄第９行〜右上欄第１８行の記載から、メモリ制御回路の存在を想定出来るのであるから、引用例２には、基板上に構成されたメモリ素子を制御するメモリ制御回路は明示的には記載されていないものの黙示的に記載されていると認められる。
　従って、以上述べた観点からも、出願人の前記主張は誤りである。
２　出願人は(d)に於いて、要するに、本願発明の特徴は、制御が異なる対象毎にそれ専用の制御手段を設け、どの対象を制御するかを判別し、選択された対象の制御手段で制御する点にある、と主張する。
　しかし、制御が異なる対象毎にそれ専用の制御手段を設けること、及び選択手段（判別手段）により、複数の制御対象（制御装置）を選択して１個の制御対象のみを動作させることは、前記刊行物１にも記載されており周知である。
　これら周知事項を考慮すると、出願人の主張する前記本願発明の特徴に格別新規な点は見出せない。
Ｆ　結び
　以上Ａ〜Ｅ項を総合して判断すると、本願明細書の特許請求の範囲の欄の請求項１の記載に係る発明は、刊行物１に記載された第１の発明に基づき刊行物２に記載された第２の発明を用いて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により、本件審判請求人である本願出願人は本願明細書の特許請求の範囲の欄の請求項１の記載に係る発明について特許を受けることができない。
  よって、結論の通り審決する。