【事件の表示】
　特願２０００−６０１６６５「電子構成部品に対して静電損傷から保護するための表面実装可能デバイス」拒絶査定不服審判事件〔平成１２年　８月３１日国際公開、ＷＯ００／５１１５２、平成１４年１１月１２日国内公表、特表２００２−５３８６０１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、本願は、２０００年２月２２日（パリ条約による優先権主張外国庁受理１９９９年２月２３日、アメリカ合衆国）を国際出願日とする出願であって、平成２２年１１月１２日付けで拒絶査定がなされ、これに対し、平成２３年３月１５日に拒絶査定不服審判の請求がなされ、その後、当審において、平成２４年５月２３日付け、及び平成２４年９月１３日付けで拒絶理由が通知されたものである。
　
２．本願発明
　本願の請求項１〜２６に係る発明は、平成２４年８月１０日付け手続補正、及び平成２５年３月１８日付け手続補正により補正された明細書、及び図面の記載からみて、その特許請求の範囲の請求項１〜２６に記載された事項により特定されるとおりのものであり、そのうち、請求項１１は次のとおりである。
「【請求項１１】　基板と、
　前記基板上に配設されて第一電極周辺部分を有する第一電極、及び前記基板上に配設されて第二電極周辺部分を有する第二電極であって、互いに離隔されてギャップ領域を形成する第一及び第二電極と、
　前記ギャップ領域内で前記基板上に配設され、前記第一電極を前記第二電極に接続する電圧可変材料とを備え、
　前記第一及び第二電極周辺部が前記ギャップ領域の全体にわたり曲線的である電気回路保護デバイス。」
　
３．本願の請求項１１に係る発明（以下、「本願発明」という。）について
（１）本願発明
　本願発明は上記のとおりである。
（２）引用例
（２−１）引用例１
　当審の拒絶理由において引用された国際公開第９６／４１３５６号（以下、「引用例１」という。）には、下記の事項が図面とともに記載されている。なお、［］内は、当審における仮訳である。
（あ）「Technical Field
　The present invention relates generally to surface-mountable devices (SMDs) for the protection of electrical circuits. More particularly，this invention relates to surface-mountable devices for protection against electrostatic discharge within electrical circuits.」（第２ページ第１〜８行）
［技術分野
  本発明は、広義には電気回路を保護するための表面実装型装置（ＳＭＤ）に関する。詳しくは、本発明は、電気回路における静電気放電に対する保護のための表面実装型装置に関する。］
（い）「The protection device generally comprises three material subassemblies. As will be seen，the first subassembly generally includes a substrate carier or substrate 13， electrodes 21，and terminal pads 34，36 for connecting the protection device 60 to the PC board. The second subassembly includes the voltage variable polymer material 43，and the third subassembly includes the cover coat 56.
　The first or substrate carrier subassenmbly comprises a carrier base 13 having two electrodes 21 on the top surface which are separated by a gap 25 of controlled width W2，and wrap-around terminal pads 34，36 on the top 57，bottom 58，and side 59 of the first subassembly 13. The second subassembly or voltage variable polymeric material 43 is applied between these two electrodes 21 and effectively bridges the gap 25. A cover coat 56 is placed over the polymeric material 43 and the electrodes 21 on the top surface 57 of the substrate subassembly，and partially on the top 57 of the terminal pads 34，36. The third subassembly provides protection from impacts which may occur during automated assembly，and protection from oxidation and other effects during use.
　More particularly，the first or substrate subassembly incorporates a carrier base 13 made of a semi-rigid epoxy material.This material exhibits physical properties nearly identical with the standard substrate material used in the printed circuit board industry，thus providing for extremely well matched thermal and mechanical properties between the device and the board. Other types of material can be used as well.
　The first subassembly further includes two metal electrodes 21 which are a part of the pads 34，36 as one continuous layer or film. As will be seen，the pads 34，36 are made up of several layers，including a base copper layer 44 which also makes up the electrodes 21，a supplemental copper layer 46，a nickel layer 48，and a tin-lead layer 50 to make up the rest of the pads 34，36. In another embodiment，the supplemental copper layer 46 also makes up a second copper layer of the electrodes 21 (not shown)， thereby increasing the thickness of the electrodes 21.The base copper layer of the pads and the electrodes are simultaneously deposited by (1) electrochemical processes，such as the plating described in the preferred embodiment below; or (2) by physical vapor deposition (PVD). Such simultaneous deposition ensures a good conductive path between the pads 34，36，electrodes 21，and second subassembly 43 when an overvoltage situation occurs. This type of deposition also facilitates manufacture，and permits very precise control of the thickness of the layers， including the electrodes 21.After initial placement of the base copper 44 onto the substrate or core 13，additional layers 46，48，50 of a conductive metal are placed onto the terminal pads，as mentioned above. These additional layers could be defined and placed onto these pads by photolithography and deposition techniques， respectively.」（第１１ページ第８行〜第１３ページ第１５行）
［この保護装置は、広義には、三つの材料のサブアセンブリから構成されている。図から明らかなように、第１のサブアセンブリは、基体キャリア即ち基体１３と、電極２１と、保護装置６０をＰＣ基板に接続するための端子パッド３４、３６とを具えている。第２のサブアセンブリは電圧可変ポリマー材料４３を具え、第３サブアセンブリはカバーコート５６を具えている。 
　前記第１サブアセンブリ即ち基体キャリアア・サブアセンブリは、制御された幅Ｗ2の間隙によって分離された二つの電極２１を上面に有するキャリアベース１３と、上面５７の被覆端子３４、３６と、前記第１サブアセンブリ１３の底面５８と、側面５９を具えている。第２のサブアセンブリ即ち電圧可変ポリマー材料４３は、前記両電極２１の間に設置され前記間隙２５を効果的に架橋している。カバーコート５６は、基体サブアセンブリの上面５７上の前記ポリマー材料４３と電極との上に載置され、端子パッド３４、３６の上面５７を覆っている。第３のサブアセンブリは、自動組立の際に発生する衝撃に対する保護と、使用の際の酸化その他の影響からの保護のために設けられている。
　更に詳しくは、第１の基体サブアセンブリは、半硬質エポキシ材料製のキャリアベース１３を有する。この材料は、プリント回路基板産業で使用される標準的な基体材料とほぼ同じ物性を示し、したがって、この装置とプリント基板の熱的並びに機械的特性が非常に適合したものとなる。他のタイプの材料でも使用可能である。 
　この第１サブアセンブリは、更に、一つの連続層即ちフィルムとして、前記パッド３４、３６の一部をなす二つの金属電極２１を有する。図から明らかなように、これらのパッド３４、３６は複数の層、即ち電極２１を形成するベースの銅層４４と、追加の銅層３６と、ニッケル層４８と、前記パッド３４、３６の残余を形成する錫−鉛層５０から構成されている。別の実施例においては、追加の銅層４６が電極２１（図示しない）の第２の銅層を形成し、該電極２１の厚さを増している。パッドのベースと電極の銅層は、（１）後述する好適実施例におけるめっき等の電気化学的プロセス、又は（２）物理的な蒸着（ＰＶＤ）によって、同時に形成される。過電圧状態が生じた場合に、こうした同時成層によって、パッド３４、３６、電極２１、第２サブアセンブリ４３の間に良好な導通が得られる。この種の成層によって製造も円滑に行われ、電極２１を含む各層の厚さを精密に制御することが可能になる。基体即ちコア１３上にベースの銅層４４を設けた後、前述のように導電性金属の付加層４６、４８、５０が端子パッド上に設けられる。これらの付加層は、それぞれ写真平版及び成層技術によって、これらのパッドの上に形成される。］
（う）「In particular，one embodiment of the present invention includes having curved corners 19 (not shown) instead of sharp corners 19 as shown. In fact，it has been seen that it is preferrable to curve the corners 19.」（第２０ページ第１〜５行）
［特に、本発明の一実施例によれば、図示のとがった隅部１９の代わりに、丸い隅部（図示しない）としている。事実、隅部１９を丸くするほうがよいことが判った。］
（え）「The gap width W2 can be changed to provide control of triggering and clamping voltages during an overload event. The indicated device construction results in a triggering and clamping voltage rating similar to devices of previous construction. Tests have been conducted with peak voltages of 2kV，4kV，and 8kV as the ESD waveform. The use of a 2 mil and 4 mil gap width resulted in triggering voltages of 100-150 V and clamping voltages of 30-50 V.」（第２０ページ第１６〜２６行）
［間隙の幅Ｗ2を変更して、過剰な負荷が加わった際のトリガー電圧とクランプ電圧を変更することができる。この装置構造によって、前述の構造の装置と同様なトリガー電圧並びにクランプ電圧の定格が得られる。ＥＳＤ波形として２ｋＶ、４ｋＶ、８ｋＶのピーク電圧を用いて、テストを行った。２ミルと４ミルの間隙幅を使用した場合には、１００〜１５０Ｖのトリガー電圧と３０〜５０Ｖのクランプ電圧とが得られた。］
（お）「1. A thin film surface-mount circuit protection device comprising:
　a substrate carrier;
　a pair of electrodes disposed on the surface of the substrate，the electrodes being made of a layer of a first conductive metal and being spaced apart by a gap; and，
 a voltage variable polymeric material deposited between the electrodes in the gap.」（第３２ページ第３〜１２行）
［１．基体キャリアと、
　前記基体キャリアの表面に設けられた一対の電極であって、第１の導電性金属の層で形成され、間隙によって分離されている一対の電極と、
　前記電極の間の間隙に形成された電圧可変ポリマー材料、とを備えた薄膜状表面実装型回路保護装置。］
　以上の事項及び図面の記載からみて、引用例１には以下の発明（以下、「引用例１発明」という。）が記載されているといえる。 
「基体キャリアと、
　前記基体キャリアの表面に設けられた一対の電極であって、第１の導電性金属の層で形成され、間隙によって分離されている一対の電極と、
　前記電極の間の間隙に形成された電圧可変ポリマー材料とを備えた薄膜状表面実装型回路保護装置。」 
（２−２）引用例２
　当審の拒絶理由において引用された特開平８−２３６２６０号公報（以下、「引用例２」という。）には、下記の事項が図面とともに記載されている。
（か）「【０００１】
【産業上の利用分野】本発明は電話機、ファクシミリ、電話交換機、モデム等の通信機器用の電子機器に印加されるサージ電圧を吸収する、プリント回路基板に表面実装可能なチップ型サージアブソーバに関する。更に詳しくは、マイクロギャップを有する一対の対向電極が不活性ガスとともに封止（hermetic seal）されたチップ型サージアブソーバに関するものである。」
（き）「【０００３】図９に示すように、サージアブソーバ９ｂは、ギャップ式サージ吸収素子１をその両端のキャップ電極１ｄ，１ｅに接続したリード線６，７とともにガラス管８で封止して作られる。ガラス管８にはＡｒガスのような不活性ガス５が封入される。上記サージアブソーバ９ａ又は９ｂでは雷サージ等に起因してリード線６，７に異常電圧が印加すると、最初に円柱状のセラミック素体１ｂを被包する導電性皮膜１ａに沿ってグロー放電が起こり、最終的に一対のキャップ電極１ｄ，１ｅ間でのアーク放電に移行してサージ電圧を吸収する。
【０００４】上記サージアブソーバ９ａ又は９ｂは、電子機器の一対の入力線路にこの電子機器に並列に接続され、電子機器の使用電圧より高い電圧で動作するように構成される。即ち、上記サージアブソーバはその放電開始電圧より低い電圧では抵抗値の高い抵抗体であるが、印加電圧がその放電開始電圧以上のときには数１０Ω以下の抵抗値の低い抵抗体になる。電子機器に雷サージ等の数ｋＶ〜数１０ｋＶのサージ電圧が瞬間的に印加されると、上記サージアブソーバが放電し、このサージ電圧を吸収して電子機器を保護するようになっている。電子機器の前段にこの種のサージアブソーバを設けないと、異常電圧（サージ）が電子機器内に侵入し、絶縁破壊等を起こさせ、電子機器の動作不良等を発生させる。」
（く）「【０００７】図１、図２、図５及び図７に示すように、本発明のチップ型サージアブソーバ１０、２０及び４０は、絶縁性のある第１チップ体１１と絶縁性のある第２チップ体１２とが一体的に接合された接合チップ体１３と、この接合チップ体１３の接合界面にマイクロギャップ１４を有するように形成された一対の対向電極１６、１７と、これらの対向電極１６、１７にそれぞれ接続され接合チップ体１３の外面両端部に設けられた一対の端子電極１８、１９と、第２チップ体１２のマイクロギャップ１４に臨む位置に形成され内部に不活性ガスが封入された凹部１２ａとを備えたものである。図６に示すように、本発明の別のチップ型サージアブソーバ３０では、不活性ガスが封入された凹部１１ａが第１チップ体１１に形成される。」
（け）「【００１２】一対の対向電極１６及び１７となる第１電極パターンは図２に破線で示されるパターンに限らず、上記厚膜又は薄膜形成法により、図３（ａ）〜（ｆ）に示すような種々の電極パターンが形成される。これらの電極１６、１７の間に形成されるマイクロギャップ１４のギャップ幅ｗ（図３（ａ））はギャップの形状に応じてまた所望の放電開始電圧、応答電圧の値に応じて０．１μｍ〜１０００μｍの範囲から決められる。図２ではギャップ１４の形状、即ちギャップを形成する電極１６及び１７の対向する各端部の形状は、平坦である。図３（ａ）では山形であり、図３（ｂ）では櫛形であり、図３（ｃ）では３本のヤリ形であり、図３（ｄ）は図３（ｂ）と図３（ｃ）の複合形である。また図３（ｅ）に示す例では小さい円形の電極１６をマイクロギャップ１４を介して帯状の電極１７が包囲するように設けられる。この場合、図示しないが電極１６に接続される貫通孔２１ａが凹部に臨むので、凹部の気密を保つため、凹部に対向する基板は２枚以上積層する。図３（ｅ）の例では電極１６、１７間にサージ電圧が印加されたときに小円形の電極１６の周囲で均等に放電するため、局所的に高電圧が印加されず電極パターンの破壊が防止される。図３（ｆ）に示す例では図３（ｂ）の櫛形の各先端を鈍らせることにより電極１６、１７間の対向距離を長くして、局部高電圧による電極破壊を防止する。」
（３）対比
　本願発明と引用例１発明とを比較すると、後者の「基体キャリア」は前者の「基板」に相当し、以下同様に、「前記基体キャリアの表面に設けられた」は「前記基板上に配設されて」に、「第１の導電性金属の層で形成され、間隙によって分離されている一対の電極」は「互いに離隔されてギャップ領域を形成する第一及び第二電極」に、「前記電極の間の間隙に形成された電圧可変ポリマー材料」は「前記ギャップ領域内で前記基板上に配設され、前記第一電極を前記第二電極に接続する電圧可変材料」に、「薄膜状表面実装型回路保護装置」は「電気回路保護デバイス」に、それぞれ相当する。
　よって、本願発明の用語に倣って整理すると、両者は、 
「基板と、
　前記基板上に配設されて、互いに離隔されてギャップ領域を形成する第一及び第二電極と、
　前記ギャップ領域内で前記基板上に配設され、前記第一電極を前記第二電極に接続する電圧可変材料とを備えた電気回路保護デバイス。」である点で一致し、次の点で相違する。
［相違点］
　本願発明の「第一電極」及び「第二電極」は「第一電極周辺部分を有する第一電極」及び「前記基板上に配設されて第二電極周辺部分を有する第二電極」であって、「前記第一及び第二電極周辺部が前記ギャップ領域の全体にわたり曲線的である」のに対し、
　引用例１発明は「一対の電極」がそのような事項を備えるかどうか、明確でない点。
（４）判断
　「第一電極周辺部分」及び「第二電極周辺部分」に関して、本願明細書には、例えば、「【００５８】図１５〜図１７を参照すると、電気回路を過電圧故障状態から保護するための電気デバイスが開示されている。…各電極１２０、１３０が電極周辺部ＥＰを有する。電極１２０、１３０は互いに離隔されており、ギャップ領域１４０を形成する。電界集中を増大させる尖った電極エッジをなくすために、ギャップ領域１４０内の電極周辺部ＥＰが曲線状になっている。…」（なお、「電極周辺部ＥＰ」について、平成２５年３月１８日付け意見書に参考図が添付されている。）、「【００７０】次に図１８〜図２２を参照すると、第一及び第二の電極１２０、１３０が電気絶縁基板１１０上に配設され、電極周辺部Ｐ1 及びＰ2 を有する。…活性電極領域及び電圧可変材料１４３の体積を増大させるために、好ましい実施形態では、活性電極領域を画定する電極周辺部が曲線である。」と記載されている。
　引用例１発明においても、「一対の電極」の間に「間隙」が形成されており、本願明細書の上記記載を参酌すれば、この「間隙」を形成する「一対の電極」の周辺の部位が本願発明の「第一電極周辺部分」及び「第二電極周辺部分」にあたるといえる。
　次に、引用例１（特に（う））には、その目的は必ずしも明らかではないものの、間隙に面する電極２１の切り欠き２３のとがった隅部１９を丸くすることが記載されている。また、引用例２（特に（け））には、「チップ型サージアブソーバ」に関してであるが、「また図３（ｅ）に示す例では小さい円形の電極１６をマイクロギャップ１４を介して帯状の電極１７が包囲するように設けられる。この場合、図示しないが電極１６に接続される貫通孔２１ａが凹部に臨むので、凹部の気密を保つため、凹部に対向する基板は２枚以上積層する。図３（ｅ）の例では電極１６、１７間にサージ電圧が印加されたときに小円形の電極１６の周囲で均等に放電するため、局所的に高電圧が印加されず電極パターンの破壊が防止される。図３（ｆ）に示す例では図３（ｂ）の櫛形の各先端を鈍らせることにより電極１６、１７間の対向距離を長くして、局部高電圧による電極破壊を防止する。」と記載されている。すなわち、引用例２（特に図３（ｅ））には、マイクロギャップ１４を形成する両電極１６、１７の周辺部位の形状が略全体にわたって曲線的であること、それにより、局所的に高電圧が印加されないことが記載ないし示唆されている。また、引用例２の図３（ｆ）の例は、全体にわたって曲線的であるかどうかは明確ではないが、少なくとも、尖った部分を備えているようには描かれていない。引用例１発明においても、局所的に高電圧が印加されないことが望ましい点で格別異なるところはなく、引用例２の上記事項を適用して、「間隙」を形成する「一対の電極」の周辺部位の形状を略全体にわたって曲線的（例えば緩やかな一つまたは複数の弧状）とすることは、当業者が容易に想到し得たものと認められる。
　そして、本願発明の奏する効果は、引用例１、２に記載された発明に基づいて当業者が予測し得た程度のものである。
　
（５）むすび
　したがって、本願発明は、引用例１、２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定によりて特許を受けることができない。
　
５．結語
　以上のとおり、本願発明（本願の請求項１１に係る発明）が特許法第２９条第２項の規定により特許を受けることができないものである以上、本願の他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。