【手続補正書】
【提出日】平成26年11月12日(2014.11.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に形成された、化合物半導体材料を有する少なくとも１つのバッファ層と、
前記少なくとも１つのバッファ層の上に形成された、電流導通領域を含むデバイス層と、
前記デバイス層の頂面上に形成されたソースコンタクト及びドレインコンタクトと、
前記基板内に配置され、且つ前記ソースコンタクト及び前記ドレインコンタクトの双方の下方に配置された導電領域であり、少なくとも一方のバイアス極性において、前記ソースコンタクト及び前記ドレインコンタクトの下の電位が前記基板の電位から独立となるように、前記基板から電気的にアイソレートされる導電領域と、
前記デバイス層の前記頂面から前記デバイス層及び前記バッファ層を貫いて前記導電領域まで延在して、前記ソースコンタクトを前記導電領域に電気的に接続する導電ビアと、
を有し、
前記ドレインコンタクトは、前記基板の背面から電位的に独立である、
トランジスタデバイス。
【請求項２】
前記導電領域は、前記基板と反対の極性のドーピングを有する、請求項１に記載のトランジスタデバイス。
【請求項３】
前記導電領域はドーピングを有し、前記基板は実質的にアンドープである、請求項１に記載のトランジスタデバイス。
【請求項４】
前記導電ビアはＴｉＮ及びＡｌを有し、前記導電ビアの外側部分がＴｉＮを有し、前記導電ビアの内側部分がＡｌを有する、請求項１に記載のトランジスタデバイス。
【請求項５】
複数の導電領域を更に有する請求項４に記載のトランジスタデバイス。
【請求項６】
当該トランジスタデバイスは、前記デバイス層の上で前記ソースコンタクトと前記ドレインコンタクトとの間に形成されたゲート構造を更に有し、
前記複数の導電領域は１つのｐｉｎダイオードを形成し、それぞれの導電領域が前記ソースコンタクト及び前記ドレインコンタクトに電気的に接続されている、
請求項５に記載のトランジスタデバイス。
【請求項７】
当該トランジスタデバイスは、前記デバイス層の上で前記ソースコンタクトと前記ドレインコンタクトとの間に形成されたゲート構造を更に有し、
前記複数の導電領域は、直列の複数のＰ−Ｎダイオードを形成し、それぞれの導電領域が前記ソースコンタクト、前記ドレインコンタクト及び前記ゲート構造のうちの１つに電気的に接続されている、
請求項５に記載のトランジスタデバイス。
【請求項８】
前記直列の複数のＰ−Ｎダイオード内の１つおきのＰ−Ｎダイオードがトンネル接合を含む、請求項７に記載のトランジスタデバイス。
【請求項９】
前記基板と前記導電領域との間に形成された複数の導電層を更に有し、該複数の導電層は交互のドープ極性を有する、請求項１に記載のトランジスタデバイス。
【請求項１０】
前記デバイス層内の第１の電流導通領域と、
前記導電領域内の第２の電流導通領域と、
を更に有する請求項１に記載のトランジスタデバイス。
【請求項１１】
前記バッファ層を貫通して延在して前記第１の電流導通領域と前記第２の電流導通領域とを接続するチャネル接続、を更に有する請求項１０に記載のトランジスタデバイス。
【請求項１２】
当該トランジスタデバイスは、複数のトランジスタデバイスを有する集積回路の一部である、請求項１に記載のトランジスタデバイス。
【請求項１３】
前記複数のトランジスタデバイスの下のそれぞれの基板が、少なくとも一方の極性において電気的にアイソレートされる、請求項１２に記載のトランジスタデバイス。
【請求項１４】
前記集積回路は、前記複数のトランジスタデバイスに対する複数のそれぞれの電流導通領域を有し、該複数のそれぞれの電流導通領域は、アイソレーション構造によって相互にアイソレートされている、請求項１２に記載のトランジスタデバイス。
【請求項１５】
前記複数のトランジスタデバイスは第２のトランジスタデバイスを含み、該第２のトランジスタデバイスは、
前記デバイス層の上に形成され、別の電流導通領域に電気的に接続されたコンタクトと、
該第２のトランジスタデバイスの前記コンタクトに前記バッファ層を介して電気的に接続された第２の導電領域と
を有する、請求項１２に記載のトランジスタデバイス。
【請求項１６】
前記アイソレーション構造は、電流導通層内に形成されて前記複数のそれぞれの電流導通領域を分離するダイオードを有する、請求項１４に記載のトランジスタデバイス。
【請求項１７】
前記ダイオードは、第１のドーピング極性を有する注入された導電領域と、第２のドーピング極性を有するトンネル領域とを有する、請求項１６に記載のトランジスタデバイス。
【請求項１８】
前記複数のトランジスタデバイスのうちの少なくとも２つが、共通のコンタクトを共有している、請求項１２に記載のトランジスタデバイス。
【請求項１９】
当該トランジスタデバイスは、金属酸化膜半導体ゲート構造を更に有し、前記金属酸化膜半導体ゲート構造は、電子を蓄積するバックチャネル領域の上方に位置する、請求項１に記載のトランジスタデバイス。
【請求項２０】
前記ソースコンタクトと前記ドレインコンタクトとの間で前記デバイス層内にエッチングされた開口部と、
少なくとも部分的に前記エッチングされた開口部内に形成されたゲート構造と、
前記ソースコンタクトが電気的に接続された前記導電領域と前記ドレインコンタクトが電気的に接続された第２の導電領域との間に形成された、電子を蓄積するバックチャネル領域と、
を更に有する請求項１に記載のトランジスタデバイス。
【請求項２１】
当該トランジスタデバイスは更に、前記導電領域及び前記第２の導電領域のうちの一方と前記バックチャネル領域との間に形成された空乏領域を有し、該空乏領域は、前記導電領域より低いドーパント濃度を有する、請求項２０に記載のトランジスタデバイス。
【請求項２２】
基板を用意する工程と、
少なくとも一方のバイアス極性において周囲材料から電気的にアイソレートされる導電領域を形成する工程と、
前記基板及び前記導電領域の上に少なくとも１つのバッファ層を形成する工程と、
前記バッファ層の上に、窒化ガリウムを有するデバイス層を形成する工程と、
前記デバイス層の表面にソースコンタクト及びドレインコンタクトを形成する工程と、
前記デバイス層及び前記バッファ層を貫通して前記導電領域まで延在し且つ前記ソースコンタクトを前記導電領域に電気的に接続する導電ビアを形成する工程と、
を有し、
前記ドレインコンタクトは、前記基板の背面から電位的に独立である、
トランジスタデバイスを製造する方法。
【請求項２３】
前記導電領域を形成する工程は、前記基板にドーパントを注入することを有する、請求項２２に記載の方法。
【請求項２４】
前記導電領域及び前記基板はシリコン・オン・インシュレータウェハの一部である、請求項２２に記載の方法。
【請求項２５】
前記導電領域内にアイソレーション構造を形成する工程を更に有する請求項２４に記載の方法。
【請求項２６】
前記アイソレーション構造を形成する工程は、
前記導電領域の上に酸化バリア材料を堆積し、
前記バリア材料の上にフォトレジストパターンを形成し、
前記フォトレジストパターンから露出された領域の前記酸化バリア材料を除去し、
前記フォトレジストパターンを除去し、且つ
前記導電領域の露出部分を、該露出部分を高温蒸気に晒すことによって、下方に前記シリコン・オン・インシュレータウェハの埋込酸化物層まで酸化する
ことを有する、請求項２５に記載の方法。
【請求項２７】
前記アイソレーション構造を形成する工程は、
注入バリア材料を堆積し、
前記バリア材料の上にフォトレジストパターンを形成し、
前記フォトレジストパターンから露出された領域の前記注入バリア材料を除去し、
前記フォトレジストパターン及び注入バリア材料を剥離し、且つ
前記導電領域を高温でアニールする
ことを有する、請求項２５に記載の方法。
【請求項２８】
前記基板上に、複数のトランジスタデバイスを有する集積デバイスを形成する工程と、
それぞれのトランジスタデバイスに対応する複数の導電領域を形成する工程であり、各導電領域が、少なくとも一方のバイアス極性において前記基板から電気的にアイソレートされる、工程と、
を更に有する請求項２２に記載の方法。