【手続補正書】
【提出日】平成27年4月22日(2015.4.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１および第２の平行な主表面を有する半導体基板と、
円形縦型ホール（ＣＶＨ）構造として配列される複数の縦型ホール素子であって、前記複数の縦型ホール素子のそれぞれの素子が、前記半導体基板の前記第１の主表面中の共通の円形埋め込み領域上に配列され、前記複数の縦型ホール素子は、前記半導体基板の前記第１の主表面に対して平行なｘ−ｙ平面において方向成分を有する磁場に応答して、個別の複数のｘ−ｙ出力信号を発生するように構成され、前記ｘ−ｙ平面は、ｘ−方向および前記ｘ−方向に直交するｙ−方向を有する、複数の縦型ホール素子と、
前記半導体基板上に配置される複数の平面ホール素子であって、前記複数の平面ホール素子は、円形平面ホール（ＣＰＨ）構造で配列され、前記複数の平面ホール素子のそれぞれの素子が、前記ＣＶＨ構造の共通の円形埋め込み領域上又は前記ＣＰＨ構造の別の共通の埋め込み領域上に配列され、前記複数の平面ホール素子は、前記ｘ−ｙ平面に対して直交するｚ方向に方向成分を有する磁場に応答して、複数のｚ出力信号を発生するように構成される、複数の平面ホール素子と、
前記半導体基板上に配置され、前記複数のｘ−ｙ出力信号を表す信号を受信するために結合され、前記複数のｚ出力信号を表す信号を受信するために結合され、前記ｘ−ｙ平面における前記方向成分の角度を表すｘ−ｙ角度信号、または前記ｘ−ｙ平面における前記方向成分の大きさを表すｘ−ｙ大きさ信号の１つまたは複数を発生するように構成され、そして前記ｚ方向における前記方向成分の大きさを表すｚ大きさ信号を発生するように構成される処理回路とを含む、磁場センサ。
【請求項２】
前記共通の円形埋め込み領域は、ｎ型のドーピング物質を含み、前記基板は、ｐ型の物質を含む、請求項１に記載の磁場センサ。
【請求項３】
前記半導体基板は、シリコン基板を含む、請求項２に記載の磁場センサ。
【請求項４】
前記複数の平面ホール素子のそれぞれの素子が、平面ホール素子のコンタクトの個別の群を含み、前記処理回路は、前記平面ホール素子のコンタクトの複数の群を使用して、前記複数の平面ホール素子を処理して、前記複数のｚ出力信号を表す前記信号を発生するように動作可能である、請求項１に記載の磁場センサ。
【請求項５】
前記処理回路は、さらに、多重化構成で平面ホール素子のコンタクトのそれぞれの群を処理するように動作可能であり、前記複数の平面ホール素子のそれぞれの素子の前記平面ホール素子のコンタクトのうちの異なるコンタクトが、異なる時間に、前記複数のｚ出力信号のうちの異なる信号を供給する、請求項４に記載の磁場センサ。
【請求項６】
前記複数の縦型ホール素子のそれぞれの素子が、縦型ホール素子のコンタクトの個別の群を含み、前記処理回路は、縦型ホール素子のコンタクトの複数の群を使用して、前記複数の縦型ホール素子を処理して、前記複数のｘ−ｙ出力信号を表す前記信号を発生するように動作可能である、請求項４に記載の磁場センサ。
【請求項７】
前記処理回路は、多重化構成で縦型ホール素子のコンタクトのそれぞれの群を処理するように動作可能であり、前記複数の縦型ホール素子のそれぞれの素子の前記縦型ホール素子のコンタクトのうちの異なるコンタクトが、異なる時間に、前記複数のｘ−ｙ出力信号のうちの異なる信号を供給する、請求項６に記載の磁場センサ。
【請求項８】
前記処理回路は、前記複数のｚ出力信号を表す前記信号を受信するために結合され、前記ｚ方向における前記磁場の前記方向成分に応答して、第１の中間信号を発生するように構成される、ｚ方向成分プロセッサを含む、請求項６に記載の磁場センサ。
【請求項９】
前記第１の中間信号は、前記ｚ方向における前記磁場の前記方向成分の大きさに応答するＤＣ信号値を有するＤＣ信号成分を含み、前記処理回路は、前記ＤＣ信号値に応答して、前記ｚ方向における前記磁場の前記方向成分の前記大きさを示すｚ大きさ信号を発生するように動作可能である、請求項８に記載の磁場センサ。
【請求項１０】
前記処理回路は、前記複数のｘ−ｙ出力信号を表す前記信号を受信するために結合され、前記ｘ−ｙ平面における前記磁場の前記方向成分に応答して、第２の中間信号を発生するように構成される、ｘ−ｙ方向成分プロセッサをさらに含む、請求項８に記載の磁場センサ。
【請求項１１】
前記第２の中間信号は、前記ｘ−ｙ平面における前記磁場の前記方向成分の角度に応答する位相を有し、かつ前記ｘ−ｙ平面における前記磁場の前記方向成分の大きさに応答する大きさを有する、ＡＣ信号成分を含み、前記処理回路は、前記ＡＣ信号成分の前記位相に応答して、前記ｘ−ｙ平面における前記磁場の前記方向成分の前記角度を示す前記ｘ−ｙ角度信号を発生するように動作可能である、請求項１０に記載の磁場センサ。
【請求項１２】
前記処理回路は、さらに、前記ＡＣ信号成分の前記大きさに応答して、前記ｘ−ｙ平面における前記磁場の前記方向成分の前記大きさを示す前記ｘ−ｙ大きさ信号を発生するように動作可能である、請求項１１に記載の磁場センサ。
【請求項１３】
前記ｚ方向成分プロセッサは、前記第１の中間信号を表す信号を受信するために結合される低域通過フィルタを含む、請求項１０に記載の磁場センサ。
【請求項１４】
前記ｘ−ｙ方向成分プロセッサは、
前記第２の中間信号を表す信号を受信するために結合され、フィルタリングした信号を発生するように構成される帯域通過フィルタと、
前記フィルタリングした信号を受信するために結合され、クロック信号を受信するために結合され、そして前記クロック信号の位相と前記フィルタリングした信号の位相を比較するように構成されるカウンタ回路とを含む、請求項１０に記載の磁場センサ。
【請求項１５】
前記ｘ−ｙ方向成分プロセッサは、前記フィルタリングした信号を受信するために結合され、前記フィルタリングした信号の振幅を検出して前記ｘ−ｙ平面における前記磁場の前記方向成分の大きさを表すｘ−ｙ大きさ信号を発生するように構成される、振幅検出器をさらに含む、請求項１４に記載の磁場センサ。
【請求項１６】
前記振幅検出器は、低域通過フィルタに結合される整流器を含む、請求項１５に記載の磁場センサ。
【請求項１７】
前記ｚ大きさ信号、前記ｘ−ｙ角度信号および前記ｘ−ｙ大きさ信号を受信するために結合され、前記信号を組み合わせて３次元で前記磁場の指示方向に沿った前記磁場の大きさを表す信号を発生するように構成される、結合プロセッサをさらに含む、請求項１５に記載の磁場センサ。
【請求項１８】
前記ｚ大きさ信号、前記ｘ−ｙ角度信号または前記ｘ−ｙ大きさ信号のうちの少なくとも２つを受信するために結合され、前記少なくとも２つの信号を、ＳＥＮＴフォーマット、Ｉ２Ｃフォーマットまたはパルス幅変調（ＰＷＭ）フォーマットの少なくとも１つを含むフォーマットに、フォーマッティングするように構成される、結合プロセッサをさらに含む、請求項１５に記載の磁場センサ。
【請求項１９】
ｘ−ｙ平面に対して平行な第１および第２の平行な主表面を有する半導体基板と、
円形平面ホール（ＣＰＨ）構造として配列される複数の平面ホール素子であって、前記複数の平面ホール素子のそれぞれの素子が、前記半導体基板の前記第１の主表面中の共通の円形埋め込み領域上に配列され、前記複数の平面ホール素子は、前記ｘ−ｙ平面に対して直交するｚ方向に方向成分を有する磁場に応答して、複数のｚ出力信号を発生するように構成される、複数の平面ホール素子とを含む、磁場感知素子の配列。
【請求項２０】
前記共通の円形埋め込み領域は、ｎ型のドーピング物質を含み、前記基板は、ｐ型の物質を含む、請求項１９に記載の磁場感知素子の配列。
【請求項２１】
前記半導体基板は、シリコン基板を含む、請求項１９に記載の磁場感知素子の配列。
【請求項２２】
前記半導体基板上に配置され、前記複数のｚ出力信号を表す信号を受信するために結合される処理回路をさらに含み、前記複数の平面ホール素子のそれぞれの素子が、平面ホール素子のコンタクトの個別の群を含み、前記処理回路は、前記平面ホール素子のコンタクトの複数の群を使用して前記複数の平面ホール素子を処理して、前記複数のｚ出力信号を表す信号を発生するように動作可能である、請求項１９に記載の磁場感知素子の配列。
【請求項２３】
前記処理回路は、さらに、多重化構成で、平面ホール素子のコンタクトのそれぞれの群を処理するように動作可能であり、前記複数の平面ホール素子のそれぞれの素子の前記平面ホール素子のコンタクトのうちの異なるコンタクトが、異なる時間に、前記複数のｚ出力信号のうちの異なる信号を供給する、請求項２２に記載の磁場感知素子の配列。
【請求項２４】
前記処理回路は、前記複数のｚ出力信号を表す前記信号を受信するために結合され、前記ｚ方向における前記磁場の前記方向成分に応答して、中間信号を発生するように構成される、ｚ方向成分プロセッサを含み、前記中間信号は、前記ｚ方向における前記磁場の前記方向成分の大きさに応答するＤＣ信号値を有するＤＣ信号成分を含み、前記処理回路は、前記ＤＣ信号値に応答して、前記ｚ方向における前記磁場の前記方向成分の前記大きさを示す出力信号を発生するように動作可能である、請求項２２に記載の磁場感知素子の配列。
【請求項２５】
前記共通の円形埋め込み領域上に配置される円形縦型ホール（ＣＶＨ）感知素子をさらに含み、前記ＣＶＨ感知素子は、複数の縦型ホール素子のコンタクトを含み、前記複数の平面ホール素子は、前記縦型ホール素子のコンタクトがそれらの間に入るようにして、個々の平面ホール素子を含む、請求項１９に記載の磁場感知素子の配列。
【請求項２６】
前記半導体基板の主表面中の異なる共通の円形埋め込み領域上に配置される円形縦型ホール（ＣＶＨ）感知素子をさらに含み、前記ＣＶＨ感知素子は、複数の縦型ホール素子のコンタクトを含む、請求項１９に記載の磁場感知素子の配列。
【請求項２７】
磁場感知素子の配列を組み立てる方法であって、
両方ともｘ−ｙ平面に対して平行である第１および第２の主平行表面を有する半導体基板の前記第１の主表面中に、共通の円形埋め込み領域を形成するステップと、
前記共通の円形埋め込み領域の上に、円形平面ホール（ＣＰＨ）構造として配列される複数の平面ホール素子を形成するステップであって、前記複数の平面ホール素子は、前記ｘ−ｙ平面に対して直交するｚ方向に方向成分を有する磁場に応答して、複数のｚ出力信号を発生するように構成される、ステップとを含む、方法。
【請求項２８】
前記共通の円形埋め込み領域上に配置される円形縦型ホール（ＣＶＨ）感知素子を形成するステップであって、前記ＣＶＨ感知素子は、複数の縦型ホール素子のコンタクトを含み、前記複数の平面ホール素子は、前記縦型ホール素子のコンタクトがそれらの間に入るようにして、個々の平面ホール素子を含む、ステップをさらに含む、請求項２７に記載の方法。
【請求項２９】
前記半導体基板の主表面中の異なる共通の円形埋め込み領域上に配置される円形縦型ホール（ＣＶＨ）感知素子を形成するステップであって、前記ＣＶＨ感知素子は、複数の縦型ホール素子のコンタクトを含む、ステップをさらに含む、請求項２７に記載の方法。
【請求項３０】
前記ＣＰＨ構造の前記複数の平面ホール素子のそれぞれの素子は、複数の平面ホール素子のコンタクトの個別の群を含み、前記複数の平面ホール素子のうちのそれぞれの素子は、前記複数の平面ホール素子のうちの他の素子と、平面ホール素子のコンタクトを共有する、請求項１に記載の磁場センサ。
【請求項３１】
前記ＣＶＨ構造の前記共通の円形埋め込み領域及び前記ＣＰＨ構造の前記共通の埋め込み領域は、前記基板上に同心円上に配置される、請求項１に記載の磁場センサ。
【請求項３２】
前記ＣＰＨ構造の前記複数の平面ホール素子のそれぞれの素子は、前記ＣＶＨ構造の前記共通の円形埋め込み領域上に配列される、請求項１に記載の磁場センサ。
【請求項３３】
前記ＣＰＨ構造の前記複数の平面ホール素子のそれぞれの素子は、平面ホール素子のコンタクトの個別の群を含み、前記複数の平面ホール素子のうちのそれぞれの素子は、前記複数の平面ホール素子のうちの他の素子と、平面ホール素子のコンタクトを共有する、請求項１９に記載の磁場感知素子の配列。