【事件の表示】
　平成　５年特許願第３２０８５７号「メモリシステム」拒絶査定に対する審判事件［平成　７年　６月１６日出願公開、特開平　７−１５２６５６］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯及び本願発明
　本願は平成５年１１月２９日の出願であって、その請求項１に係る発明（以下、「本願発明」という）は、平成８年７月８日付で補正された明細書及び図面の記載からみて、特許請求の範囲の請求項１に記載された次のとおりのものと認められる。
　「データをＲＡＭに記憶させながらデータ処理を行うメモリシステムにおいて、
　データを記憶保持するＲＡＭと、
　ＲＡＭに記憶されているデータを圧縮した状態で記憶保持するＥＥＰＲＯＭと、
　ＲＡＭにデータを書き込むメインＣＰＵと、
　メインＣＰＵとは別に設けられ、ＲＡＭに記憶されているデータを圧縮してＥＥＰＲＯＭに書き込むサブＣＰＵと、
　メインＣＰＵとサブＣＰＵとを接続し、バスの使用状態に関する情報を伝送する通信回線と、
　ＲＡＭとＥＥＰＲＯＭとメインＣＰＵとサブＣＰＵとが接続されたバスとを備えたことを特徴とするメモリシステム」
　
２．引用例
　これに対して、原査定の拒絶理由で引用された特開平３−７８８４８号公報（以下「引用例１」という）には次の事項が記載されている。
（１）「本発明は、バックアップ用データをブロック化しておき、ダイレクトメモリアクセスコントローラにより、専用バスを経由して、第１の記憶装置から第２の記憶装置へ高速でバックアップデータを転送することができるバックアップデータ転送方式を提供することを目的とする。」（第２頁左下欄第１０−１５行）
（２）「第２図に示す本発明の実施例は、伝送路監視制御系における例であり、第１図で説明した各種処理を行うＭＰＵ１０と、
　ＭＰＵ１０の制御を行うプログラム用のＲＯＭ１１と、
　ＭＰＵ１０を介することなくデータ転送を行うＤＭＡＣ２０と、
　第１の記憶装置として、バックアップデータをその種別毎に設定する、ラインデータブロック、イコライザデータブロック、切替えデータブロック、異常データブロックより構成されるＲＡＭ３０Ａと、
　第２の記憶装置として、バックアップデータをラインデータブロック、イコライザデータブロック、切替えデータブロック、異常データブロックの種別毎に書き込み各データブロックの後には、サムデータエリアをもつＥ２ＰＲＯＭ４０Ａと、
　バス５０と、
　第３の記憶手段として、バックアップデータの転送元のアドレスと、データ長と、転送先アドレスを書き込む専用スタック領域のＲＡＭ６０Ａと、
　ＲＡＭ３０ＡからＥ２ＰＲＯＭ４０Ａにデータを転送する専用バス７０と、
　種別毎のバックアップデータのサムチェックを行う加算回路８０Ａとから構成した例である。」（第３頁右上欄第１０行−左下欄第１５行）
（３）「ＭＰＵ１０は、ラインデータが発生したときには、ＲＡＭ３０Ａのなかのラインデータブロックにそのデータを設定する。
　次いで、ＭＰＵ１０は設定された、ラインデータブロックの先頭アドレス、データ長、転送先アドレスをスタック領域のＲＡＭ６０Ａに書き込むプログラム１を実行する。
　スタック領域のＲＡＭ６０Ａにデータが書き込まれているときには、ＭＰＵ１０はＤＭＡＣ２０にそのデータを設定するプログラム２を実行する。
　次いで、ＤＭＡＣ２０は設定されたデータにしたがって、転送先アドレスのラインデータを、専用バス７０を通して、Ｅ２ＰＲＯＭ４０Ａのラインデータブロックに書き込む。書き込んだラインデータは加算回路８０Ａにより加算を行い、ラインデータブロックのサムデータと比較することにより、データ転送が正しく行われたか否かをチェックする。
　この後、再びスタック領域のＲＡＭ６０Ａを参照し、データが存在していれば、上記動作を繰り返し、ラインデータをＥ２ＰＲＯＭ４０Ａのラインデータブロックに書き込み、データが存在していなければ、終了するためのプログラム３を実行する。」（第３頁右下欄第６行−第４頁左上欄第９行）
　
　上記及び図面の記載を総合すると、引用例１には以下を構成とする発明が記載されているものと認められる。
　データをＲＡＭに記憶させながらデータ処理を行うメモリシステムにおいて、
　データを記憶保持するＲＡＭと、
　ＲＡＭに記憶されているデータを記憶保持するＥＥＰＲＯＭと、
　ＲＡＭにデータを書き込むＣＰＵと、
　ＣＰＵとは別に設けられ、ＲＡＭに記憶されているデータをＥＥＰＲＯＭに書き込むＤＭＡＣと、
　ＲＡＭとＣＰＵとが接続されたバスとＲＡＭとＥＥＰＲＯＭとＤＭＡＣとが接続された専用バスとを備えたことを特徴とするメモリシステム
　
　また、原査定の拒絶理由で引用された特開平２−２１３９６６号公報（以下「引用例２」という）には次の事項が記載されている。
　「上位装置からのデータ退避指示により、半導体電子ディスク制御部１は退避動作制御部４に対して退避動作の開始を指示する。退避動作制御部４が退避動作を開始すると、通常の上位装置とのデータ転送路とは別経路で、データ圧縮／伸張部部３を介して半導体記憶回路２へデータの読出しを指示する。
　一方、書込み開始位置への位置付けなどの書込み準備を退避記憶装置５へ指示する。データ圧縮／伸張部３は、半導体記憶回路２からデータを受取ってデータを圧縮する。退避記憶装置制御部４は、圧縮／伸張部３から圧縮後のデータを受取ると退避記憶装置５へデータを書込む。」（第２頁左上欄第１５行−右上欄７行）
　
３．対比
　本願発明と引用例１に記載された発明とを対比すると、本願発明の「メインＣＰＵ」及び「サブＣＰＵ」は、それぞれ引用例１に記載された発明の「ＣＰＵ」及び「ＤＭＡＣ」に相当するので、両者の一致点及び相違点は次のとおりである。
　
（１）一致点
　データをＲＡＭに記憶させながらデータ処理を行うメモリシステムにおいて、
　データを記憶保持するＲＡＭと、
　ＲＡＭに記憶されているデータを記憶保持するＥＥＰＲＯＭと、
　ＲＡＭにデータを書き込むメインＣＰＵと、
　ＣＰＵとは別に設けられ、ＲＡＭに記憶されているデータをＥＥＰＲＯＭに書き込むサブＣＰＵとを備えたことを特徴とするメモリシステム
　
（２）相違点
ａ．本願発明は、ＲＡＭに記憶されているデータを圧縮してＥＥＰＲＯＭに書き込んでいるのに対し、引用例１に記載された発明では、圧縮を行っていない点
　
ｂ．本願発明は、ＲＡＭとＥＥＰＲＯＭとメインＣＰＵとサブＣＰＵを１つのバスに接続し、メインＣＰＵとサブＣＰＵ間でバスの使用状態に関する情報を伝送する通信回線を設けているのに対し、引用例１に記載された発明では、ＲＡＭとＣＰＵが接続されたバスとは別にＲＡＭとＥＥＰＲＯＭとＤＭＡＣが接続された専用バスを設けた点
　
４．当審の判断
（１）相違点ａについて
　データをバックアップ（退避）する際に圧縮を行うことは引用例２に記載されており、引用例１に記載された発明においてもＥＥＰＲＯＭに格納するデータを圧縮することは当業者が必要に応じて適宜なし得る事項であると認められる。
　
（２）相違点ｂについて
　ＲＡＭからバックアップ用のＥＥＰＲＯＭへのデータ転送を、データバスを介して行うか、専用バスを設けるかは、単なる設計事項の変更にすぎないと認められる。さらに、バスを共用した場合バスの競合を回避することが必要であり、そのための手段として、バスの使用状態をプロセッサ間で信号線等を介して伝送するようにすることも周知技術である（必要があれば、特開平５−２８２２４６号公報、特開平３−８１８５５号公報、特開平４−１１２３４９号公報等参照）から、ＲＡＭとＥＥＰＲＯＭとメインＣＰＵとサブＣＰＵを１つのバスに接続し、メインＣＰＵとサブＣＰＵ間でバスの使用状態に関する情報を伝送する通信回線を設けることも当業者が容易に推考し得る範囲のものであると認められる。
　
５．むすび
　したがって、本願発明は引用例１、２に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定に基づき特許を受けることができない。
　よって結論のとおり審決する。