【手続補正書】
【提出日】平成27年7月9日(2015.7.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
超小型電子パッケージであって、
対向する第１の表面及び第２の表面を有する基板と、
超小型電子素子の少なくとも２つの対であって、超小型電子素子の各対は、上側超小型電子素子及び下側超小型電子素子を含み、前記超小型電子素子の対は、前記基板の前記第１の表面に対して平行な水平方向において互いに十分離間し、各下側超小型電子素子は、前記基板の前記第１の表面の方に向いた前面と、該前面における複数のコンタクトとを有し、前記下側超小型電子素子の前記前面は、前記第１の表面に対して平行であるとともに該第１の表面の上に重なる単一の平面に配置され、前記上側超小型電子素子のそれぞれの表面は、前記基板の前記第１の表面の方に向き、上に重なるとともに、その対内の前記下側超小型電子素子の背面の上に少なくとも部分的に重なり、前記超小型電子素子は、メモリ記憶アレイ機能を主として提供するようにともに構成されている、超小型電子素子の少なくとも２つの対と、
前記第２の表面において露出した複数の端子であって、該端子は、該超小型電子パッケージの外部の少なくとも１つの構成要素に該超小型電子パッケージを接続するように構成されている、複数の端子と、
各下側超小型電子素子の前記コンタクトのうちの少なくとも幾つかから前記端子のうちの少なくとも幾つかに延在する電気的接続部と、
を備え、
前記超小型電子素子の対のうちの第１の対及び第２の対の前記下側超小型電子素子の前記複数のコンタクトのうちの少なくとも幾つかは、前記それぞれの超小型電子素子の前記前面の中央領域において配置されかつそれぞれの第１の軸及び第２の軸を規定するコンタクトのそれぞれの列に配置され、前記第１の軸及び前記第２の軸は、互いに対して横向きである、超小型電子パッケージ。
【請求項２】
前記上側超小型電子素子のそれぞれの前記コンタクトのうちの少なくとも幾つかは、前記それぞれの上側超小型電子素子の前記前面の中央領域において列に配置される、請求項１に記載の超小型電子パッケージ。
【請求項３】
前記超小型電子素子の少なくとも２つの対は、超小型電子素子の４つの対を含む、請求項１に記載の超小型電子パッケージ。
【請求項４】
前記下側超小型電子素子のそれぞれの前記複数のコンタクトのうちの少なくとも幾つかは、前記第１の軸及び前記第２の軸、及び第３の軸、及び第４の軸をそれぞれ規定するコンタクトの列に配置され、前記第１の軸及び前記第３の軸は、互いに平行であり、前記第４の軸は、前記第３の軸に対して横向きである、請求項３に記載の超小型電子パッケージ。
【請求項５】
前記超小型電子素子の対のうちの少なくとも１つの対の前記下側超小型電子素子は、第２の下側超小型電子素子に隣接して配置された第１の下側超小型電子素子であり、前記第２の下側超小型電子素子の前面は、前記第１の表面に対して平行な前記単一の平面に配置され、前記第１の下側超小型電子素子の上に少なくとも部分的に重なる前記上側超小型電子素子は、前記第２の下側超小型電子素子の上にも少なくとも部分的に重なる、請求項１に記載の超小型電子パッケージ。
【請求項６】
前記上側超小型電子素子のそれぞれは、前記基板の前記第１の表面と前記第２の表面との間に延在する少なくとも１つの第１の開口部の上に重なり、前記電気的接続部は、前記少なくとも１つの第１の開口部と位置合わせされた少なくとも一部を有する第１のリードを含む、請求項１に記載の超小型電子パッケージ。
【請求項７】
前記下側超小型電子素子のそれぞれは、前記基板の前記第１の表面と前記第２の表面との間に延在する少なくとも１つの第２の開口部の上に重なり、前記電気的接続部は、前記少なくとも１つの第２の開口部と位置合わせされた少なくとも一部を有する第２のリードを含む、請求項６に記載の超小型電子パッケージ。
【請求項８】
前記下側超小型電子素子のそれぞれの前記前面は、前記基板の前記第１の表面の方に向き、前記上側超小型電子素子のそれぞれの前記前面は、該上側超小型電子素子のそれぞれの該前面におけるコンタクトが、その対内の前記下側超小型電子素子の縁部を越えて配置されるように、その対内の前記下側超小型電子素子の背面の上に部分的に重なる、請求項７に記載の超小型電子パッケージ。
【請求項９】
前記上側超小型電子素子のそれぞれの前記コンタクトは、前記少なくとも１つの第１の開口部のうちの対応するものの上に重なり、前記下側超小型電子素子のそれぞれの前記コンタクトは、前記少なくとも１つの第２の開口部のうちの対応するものの上に重なり、上側超小型電子素子及び下側超小型電子素子の各対の前記対応する第１の開口部及び第２の開口部は、互いに離間している、請求項８に記載の超小型電子パッケージ。
【請求項１０】
前記上側超小型電子素子のそれぞれの前記コンタクトのうちの少なくとも幾つかは、前記それぞれの上側超小型電子素子の前記前面の中央領域において列に配置され、前記上側超小型電子素子のそれぞれの前記コンタクトの列は、前記少なくとも１つの第１の開口部のうちの対応するものの長さの方向に延在する、請求項８に記載の超小型電子パッケージ。
【請求項１１】
前記下側超小型電子素子のそれぞれの前記コンタクトのうちの少なくとも幾つかは、前記それぞれの下側超小型電子素子の前記前面の中央領域において列に配置され、前記下側超小型電子素子のそれぞれの前記コンタクトの列は、前記少なくとも１つの第２の開口部のうちの対応するものの長さの方向に延在する、請求項１０に記載の超小型電子パッケージ。
【請求項１２】
前記第１の開口部のそれぞれは、その長さに対して横向きの方向に幅を有し、前記第１の開口部のそれぞれの前記幅は、該第１の開口部の該幅と同じ方向における、該第１の開口部の上に重なる前記上側超小型電子素子のうちの前記対応するものの幅よりも大きくない、請求項１１に記載の超小型電子パッケージ。
【請求項１３】
前記リードのうちの少なくとも幾つかは、前記第１の開口部又は前記第２の開口部のうちの少なくとも一方を通って延在するワイヤボンドを含む、請求項７に記載の超小型電子パッケージ。
【請求項１４】
前記第１のリードの全ては、前記少なくとも１つの第１の開口部を通って延在し、前記第２のリードの全ては、前記少なくとも１つの第２の開口部を通って延在する、請求項７に記載の超小型電子パッケージ。
【請求項１５】
前記超小型電子素子の対のうちの少なくとも１つの対の前記下側超小型電子素子は、第２の下側超小型電子素子に隣接して配置された第１の下側超小型電子素子であり、前記第２の下側超小型電子素子の前面が、前記第１の表面に対して平行な前記単一の平面に配置され、前記第１の下側超小型電子素子の前記背面の上に少なくとも部分的に重なる前記上側超小型電子素子の前記前面は、前記上側超小型電子素子の前記前面における前記コンタクトが、前記第２の下側超小型電子素子の縁部を越えて配置されるように、前記第２の下側超小型電子素子の背面の上にも少なくとも部分的に重なる、請求項８に記載の超小型電子パッケージ。
【請求項１６】
前記第２の下側超小型電子素子のそれぞれは、前記基板の前記第１の表面と前記第２の表面との間に延在する少なくとも１つの第３の開口部の上に重なり、前記電気的接続部は、前記少なくとも１つの第３の開口部と位置合わせされた少なくとも一部を有する第３のリードを含む、請求項１５に記載の超小型電子パッケージ。
【請求項１７】
前記上側超小型電子素子、前記第１の下側超小型電子素子、及び前記第２の下側超小型電子素子のそれぞれの前記コンタクトのうちの少なくとも幾つかは、前記それぞれの超小型電子素子の前記前面の中央領域において列に配置され、前記上側超小型電子素子、前記第１の下側超小型電子素子、及び前記第２の下側超小型電子素子のそれぞれの前記コンタクトの列は、それぞれの前記少なくとも１つの第１の開口部、前記少なくとも１つの第２の開口部、及び前記少なくとも１つの第３の開口部のうちの対応するものの長さの方向に延在する、請求項１６に記載の超小型電子パッケージ。
【請求項１８】
前記第１の開口部、前記第２の開口部、及び前記第３の開口部のそれぞれは、その長さに対して横向きの方向に幅を有し、前記開口部のそれぞれの前記幅は、該開口部の該幅と同じ方向における、該開口部の上に重なる前記超小型電子素子のうちの前記対応するものの幅よりも大きくない、請求項１７に記載の超小型電子パッケージ。
【請求項１９】
前記第１のリードの全ては、前記少なくとも１つの第１の開口部を通って延在し、前記第２のリードの全ては、前記少なくとも１つの第２の開口部を通って延在し、前記第３のリードの全ては、前記少なくとも１つの第３の開口部を通って延在する、請求項１６に記載の超小型電子パッケージ。
【請求項２０】
前記超小型電子素子は、アドレス指定可能メモリモジュールとしてともに機能するように構成され、前記超小型電子パッケージは、前記超小型電子素子のそれぞれにおいて受信されたデータの一部を記憶するように構成されている、請求項１に記載の超小型電子パッケージ。