【事件の表示】
　特許第３２２１２４０号「表示用基板の製造方法」の請求項１ないし６に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３２２１２４０号の請求項１ないし６に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第３２２１２４０号の請求項１ないし６に係る発明は、平成６年６月２４日に出願され、平成１３年８月１７日にその設定登録がなされ、その後、佐藤 光男及び中川 徹より特許異議の申立がなされ、取消理由通知がなされ、その指定期間内である平成１４年９月２４日に意見書とともに訂正請求書が提出されたものである。
　
２．訂正の適否について
2．1　訂正の内容
　平成１４年９月２４日付けの訂正請求書による訂正事項は、下記のとおりである。
ａ．【特許請求の範囲】を、特許請求の範囲の減縮を目的として、
「【請求項１】　基板上に薄膜トランジスタを集積形成して下層領域とする第一工程と、
　該下層領域表面の凹凸を埋める様に平坦化膜を形成する第二工程と、
　該平坦化膜を選択的にエッチングして該下層領域に連通するコンタクトホールを設ける第三工程と、
　該平坦化膜に対して表面灰化処理を施しコンタクトホール内のエッチング残渣を除去する第四工程と、
　該表面灰化処理により表面が荒れて不均一になった該平坦化膜を加熱処理し、その荒れて不均一になった表面状態を一様に緻密化及び平滑化する第五工程と、
　緻密化及び平滑化された該平坦化膜の表面に透明導電膜を成膜する第六工程と、
　該透明導電膜をパタニングしてマトリクス状の画素電極を形成し該コンタクトホールを介して下層領域に導通する上層領域とする第七工程とを行なう表示用基板の製造方法。
　【請求項２】　第二工程の形成段階で平坦化膜の仮焼成を行ない、第五工程の加熱処理段階で平坦化膜の本焼成を行なう請求項１記載の表示用基板の製造方法。
　【請求項３】　第三工程の選択的エッチングでは、感光性を有する平坦化膜に対し写真蝕刻を適用してコンタクトホールを開口する請求項１記載の表示用基板の製造方法。
　【請求項４】　第四工程の表面灰化処理では、酸素プラズマを用いたアッシングを行ないコンタクトホール内の残渣を除去する請求項１記載の表示用基板の製造方法。
　【請求項５】　第六工程は、インジウムと錫の複合酸化物をスパッタリングして透明導電膜を成膜する請求項１記載の表示用基板の製造方法。
　【請求項６】　基板上に薄膜トランジスタを集積形成して下層領域とする第一工程と、
　該下層領域表面の凹凸を埋める様に平坦化膜を形成する第二工程と、
　該平坦化膜を選択的にエッチングして該下層領域に連通するコンタクトホールを設ける第三工程と、
　該平坦化膜に対し表面灰化処理を施しコンタクトホール内のエッチング残渣を除去する第四工程と、
　該表面灰化処理により表面が荒れて不均一になった該平坦化膜を加熱処理し、その荒れて不均一になった表面状態を一様に緻密化及び平滑化する第五工程と、
　緻密化及び平滑化された該平坦化膜の表面に透明導電膜を成膜する第六工程と、
　該透明導電膜をパタニングしてマトリクス状の画素電極を形成する事により該コンタクトホールを介して下層領域に導通する上層領域を設け表示用基板とする第七工程と、
　所定の間隙を介して該表示用基板に対向基板を接合し、該間隙に液晶を注入する第八工程とを行なう液晶表示装置の製造方法。」と訂正する。
　　
ｂ．【０００５】を、明りょうでない記載の釈明を目的として「【課題を解決するための手段】　上述した本発明の目的を達成する為に以下の手段を講じた。即ち、本発明によれば表示用基板は以下の工程により製造される。最初に、基板上に薄膜トランジスタを集積形成して下層領域とする第一工程を行なう。次に、該下層領域表面の凹凸を埋める様に平坦化膜を形成する第二工程を行なう。続いて、該平坦化膜を選択的にエッチングして該下層領域に連通するコンタクトホールを設ける第三工程を行なう。さらに、該平坦化膜に対して表面灰化処理を施しコンタクトホール内のエッチング残渣を除去する第四工程を行なう。その後、該表面灰化処理により表面が荒れて不均一になった該平坦化膜を加熱処理し、その荒れて不均一になった表面状態を一様に緻密化及び平滑化する第五工程を行なう。続いて、緻密化及び平滑化された該平坦化膜の表面に透明導電膜を成膜する第六工程を行なう。最後に、該透明導電膜をパタニングしてマトリクス状の画素電極を形成し該コンタクトホールを介して下層領域に導通する上層領域とする第七工程を行なう。以上の工程により表示用基板が作成される。この表示用基板を用いてアクティブマトリクス型液晶表示装置を組み立てる場合には、所定の間隙を介して該表示用基板に対向基板を接合し、該間隙に液晶を注入する。」と訂正する。　　
2．2　訂正の目的の適否、新規事項の有無、特許請求の範囲の拡張・変更の存否
　
　上記訂正事項ａは、請求項１及び６の各第五工程について、その表面灰化処理を施された平坦化膜の表面状態を荒れて不均一である旨限定しようとするものであるから、特許請求の範囲の減縮を目的とするものに該当し、上記訂正は特許明細書の段落【０００８】及び【００１０】に記載されている事項であるから、願書に添付した明細書に記載した事項の範囲内においてするものであり、実質上特許請求の範囲を拡張・変更するものにも該当しない。　上記訂正事項ｂは、上記ａの訂正に伴い、特許請求の範囲の記載と発明の詳細な説明の記載との整合を図るための訂正であるから、明りょうでない記載の釈明を目的とするものであり、願書に添付した明細書に記載した事項の範囲内においてするものであって、新規事項の追加に該当せず、実質上特許請求の範囲を拡張・変更するものでもない。
　　
2．3　結論
　したがって、上記訂正は、特許法第１２０条の４第第２項及び同条第３項で準用する特許法第１２６条第２項及び同条第３項の規定に適合するので、当該訂正を認める。
　
３．特許異議の申立てについて
3．1　特許異議の申立の概要
　特許異議申立人 佐藤 光男は、証拠として甲第１号証（特開平４−２６４５２７号公報、以下、「刊行物１」という。）、甲第２号証（特開平４−２６２５３１号公報、以下、「刊行物２」という。）、甲第３号証（特開平５−２９９８４６号公報、以下、「刊行物３」という。）を提出し、本件の訂正前の請求項１乃至６に係る発明は、（同人の提出に係る参考資料１、２を参照すれば）刊行物１〜３に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定に違反して特許されたものであると主張し、　特許異議申立人 中川 徹は、証拠として甲第１号証（特開平５−５３１４２号公報、以下、「刊行物４」という。）、甲第２号証（特開平５−１６００１９号公報、以下、「刊行物５」という。）を提出し、本件の訂正前の請求項１乃至６に係る発明は、（同人の提出に係る参考資料１〜３を参照すれば）刊行物４、５に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定に違反して特許されたものであると主張している。
（以下、異議申立人 佐藤 光男を「申立人１」といい、同人の提出に係る異議申立書を「申立書１」という。同様に、異議申立人 中川 徹を「申立人２」といい、同人の提出に係る異議申立書を「申立書２」という。）
　
3．2　本件発明
　本件の訂正後の請求項１〜６に係る発明は、訂正された特許明細書の記載からみて、その特許請求の範囲の請求項１〜６に記載された事項により特定されるとおりのものである。（上記2．1のａ参照。以下夫々、「本件発明１」乃至「本件発明６」という。）
　
3．3刊行物記載の発明
3．3．1　刊行物１（特開平４−２６４５２７号公報）には、
　
「【００１４】　以下、図１に従いアクティブマトリクス基板の構造およびその製造手順について説明する。図１（ａ）に示すように、まずスパッタリング法によりガラス基板１上に膜厚３００ｎｍのＴａ膜を成膜し、・・・ゲート電極１１を形成する・・・
【００１５】　次いで、・・・ソース電極３１・・・およびドレイン電極３２を得、これによりＴＦＴ３０がマトリクス状に配置されたＴＦＴアレイ
が作成される。
【００１６】　次に、図１（ｂ）に示すように、プラズマＣＶＤ法によりガラス基板１上に膜厚１μｍのＳｉＮxからなる層間絶縁膜５４を形成する。・・・
【００１７】　・・・Ｔａ膜５５とレジスト５６を等しいエッチンググレード条件でドライエッチングする。このドライエッチングにより、層間絶縁膜５４の前記ドレイン電極３２に対応した部分にコンタクトホール５１が開口される。・・・
【００１８】　次いで、スパッタリング法により膜厚１００ｎｍのＩＴＯ膜を層間絶縁膜５４上に積層し、その後、これをパターニングして図１（ｅ）に示される絵素電極４０を得る。・・・
【００２０】  図３は本発明の他の実施例を示しており、この実施例では、・・・層間絶縁膜５４としてアクリル樹脂を使用する構成をとる。層間絶縁膜５４としてアクリル樹脂を使用する場合は、該層間絶縁膜５４の表面を平坦化できるので、コンタクトホール５１形成部における絵素電極４０の段差が更に一層低減されることになる。・・・」（刊行物１の【００１４】〜【００２０】）と記載され、
　
　【図１】、【図３】には、基板上に薄膜トランジスタを集積形成して下層領域を形成する工程と、
　該下層領域表面の凹凸を埋めて平坦化するために層間絶縁膜を形成する工程と、
　該層間絶縁膜に該下層領域に連通するコンタクトホールを形成する工程と、
　該層間絶縁膜の表面にＩＴＯ膜を成膜する工程と、
　該ＩＴＯ膜をパタニングしてマトリクス状の画素電極を形成し、該コンタクトホールを介して下層領域に導通する上層領域とする工程と、
を行なう表示用基板の製造方法、が記載されている。
　
　以上によれば、刊行物１には、
「基板上に薄膜トランジスタを集積形成する下層領域形成工程と、
　該下層領域表面の凹凸を埋める様にする層間絶縁膜形成工程と、
　該層間絶縁膜を該下層領域に連通させるコンタクトホール形成工程と、
　該層間絶縁膜の表面へのＩＴＯ膜成膜工程と、
　該ＩＴＯ膜をパタニングしてマトリクス状の画素電極を形成し該コンタクトホールを介して下層領域に導通する上層領域形成工程と、
を行なう表示用基板の製造方法。」が記載されている（以下、「引用発明１」という。）。
　　
3．3．2　刊行物２（特開平４−２６２５３１号公報）には、
　
「【０００８】【実施例】　以下、この発明の一実施例について図面を参照しながら説明する。　図１はこの発明の一実施例による絶縁膜の形成方法を示す。　この実施例においては、図１Ａに示すように、まず、例えばシリコン基板のような半導体基板１上に図示省略した絶縁膜を介して形成された一層目のAl配線２を覆うように層間絶縁膜としての有機ＳＯＧ膜３を全面にスピン塗布した後、熱処理を行うことによりガラス化させる。・・・
【０００９】　・・・次に、図１Ｄに示すように、レジストパターン４をマスクとして有機ＳＯＧ膜３を例えば反応性イオンエッチング（ＲＩＥ）法によりエッチングしてコンタクトホールＣを形成する。
【００１０】次に、図１Ｅに示すように、Ｏ2 プラズマ処理を行うことにより、コンタクトホールＣの側壁の有機ＳＯＧ膜３の表面無機化処理を行う。　次に、図１Ｆに示すように、Ｏ2 プラズマアッシングを行うことにより、レジストパターン４を除去する。次に、例えば３５０℃以上の温度で例えば３０分以上、ベーキング処理を行う。この後、コンタクトホールＣを通じて一層目のAl配線２にコンタクトした二層目のAl配線（図示せず）を形成する。
【００１１】以上のように、この実施例によれば、Ｏ2 プラズマ処理により有機ＳＯＧ膜３の表面をコンタクトホールＣの側壁も含めて無機化処理しているので、この有機ＳＯＧ膜３の耐アッシング性の向上を図ることができるとともに、アッシングによるクラックの発生を防止することができる。しかも、有機ＳＯＧ膜３の表面無機化処理を行った後にベーキング処理を行っているので、表面無機化処理により増加した有機ＳＯＧ膜３の含水量を減少させることができる。・・・」（刊行物２の【０００８】〜【００１１】）と記載され、　
　
　【図１】には、基板上に層間絶縁膜である有機ＳＯＧ膜を塗布して平坦化膜を形成し、これにコンタクトホールを形成後、表面を無機化処理し、Ｏ2プラズマアッシング処理とベーキング処理を行う絶縁膜の形成方法、が記載されている。
　
　以上によれば、刊行物２には、
「半導体装置における絶縁膜の形成方法に係るものであって、基板上に層間絶縁膜である有機ＳＯＧ膜を塗布して平坦化膜を形成し、これにコンタクトホールを形成後、表面を無機化処理し、Ｏ2プラズマアッシング処理とベーキング処理を行う、絶縁膜の形成方法」が記載されている。
　
3．3．3　刊行物３（特開平５−２９９８４６号公報）には、
　
「【００１１】また、無電解メッキにより金属配線を形成する場合には、その接着性に問題があると考えられている。・・・しかしながら、本発明では金属配線が形成される感光性樹脂の表面がプラズマ処理により粗面化されているため、析出物の核となる物質が付着し易くなり、接着力は大きくなる。また、同様に感光性樹脂同士の接着力も大きくなる。」（刊行物３の【００１１】）、
　
「【００１３】　図２(a) に示すように、・・・Si基板本体11上に、感光性ポリイミドの絶縁層31を積層する。・・・
【００１４】  次に、アッシング・・・を行い、・・・ プラズマ中にて、図２(b) に示すように絶縁層31の表面を粗面化する。・・・そして図２(c) に示すように、粗面化した絶縁層21の表面に、スピンコートにより同じ感光性ポリイミド・・・の第２層目の絶縁層32を５μm 塗布し、プリキュアを行う。
【００１５】　このように形成した絶縁層32に、図３(d) に示すように、・・・ＵＶ露光し、図３(e) に示すように現像及びエッチング（25℃×３min.）を施す。・・・このようにして形成された開口部71,71 …の底面部には、図２(b) に示すアッシング工程により粗面化された表面が露出している。
【００１６】
　次に、無電解銅メッキ処理を行い、図３(f) に示すように、開口部・・・に金属層42,42 …を形成する。・・・」（刊行物３の【００１３】〜【００１６】）と記載され、
　　
　【図２】〜【図４】には、金属配線の絶縁膜である感光性樹脂（感光性ポリイミド）の表面にプラズマ処理を施して表面を粗面化することで、その上に形成する金属配線の接着性を改善した、多層配線基板の製造方法が記載されている。
　
　以上によれば、刊行物３には、
「金属配線の絶縁膜である感光性樹脂（感光性ポリイミド）の表面にプラズマ処理を施して表面を粗面化することで、その上に形成する金属配線の接着性を改善した、多層配線基板の製造方法」が記載されている。
　
3．3．4　刊行物４（特開平５−５３１４２号公報）には、
　
「【請求項９】　請求項４に記載の液晶表示パネルを製造するための方法であって、前記薄膜トランジスタを形成した後、その表面側に層間絶縁膜を堆積させる工程と、この層間絶縁膜に前記第１の接続孔および前記第２の接続孔を形成する工程と、・・・これらの表面側に前記画素電極を構成する材料を被着し、これをパターニングして、この画素電極を形成する工程と、を有することを特徴とする液晶表示パネルの製造方法。」（刊行物４の【請求項９】）、
　
「【００２７】　まず、図４（ａ）に示すように、ガラス基板９の表面上にＣＶＤ法により、真性の多結晶シリコン層１０ａを堆積させた後に、熱酸化を施して、ゲート酸化膜１２を形成する。
・・・
【００２９】このようにして、ＴＦＴ８を形成・・・」（刊行物４の【００２７】〜【００２９】）、
　
「【００４５】図７は実施例３に係る液晶表示パネルのマトリックスアレイの断面図であり、図５に示した実施例２に係る液晶表示パネルと同様な構造を有するため、対応する部位には同符号を付してある。・・・」（刊行物４の【００４５】）、　
　
「【００４９】図８は、この液晶表示パネルの製造方法の一部を示す工程断面図である。　　
・・・
【００５１】本例においては、この状態から、図８（ａ）に示すように、埋め込み電極層２１の上方位置に接続孔３１ａを有する厚いポリイミド層３１を形成する。
【００５２】次に、図８（ｂ）に示すように、これらの表面側にＩＴＯ層３２ｂを全面にスパッタ形成した後、塩酸−硝酸系のＩＴＯ用エッチング液を使用して、ＩＴＯ層に化学エッチングを施す。・・・」（刊行物４の【００４９】〜【００５２】）と記載され、　
　
　【図４】、【図７】、【図８】には、
　基板上に薄膜トランジスタを集積形成して下層領域とする工程と、
　該下層領域表面の凹凸を埋める様に層間絶縁膜を形成する工程と、
　該層間絶縁膜に該下層領域に連通する接続孔を設ける工程と、
　該層間絶縁膜の表面にＩＴＯ層を成膜する工程と、
　該ＩＴＯ層をパタニングしてマトリクス状の画素電極を形成し該接続孔を介して下層領域に導通する上層領域とする工程と、
を行なう表示用基板の製造方法、が記載されている。
　
　以上によれば、刊行物４には、
「基板上に薄膜トランジスタを集積形成する下層領域形成工程と、
　該下層領域表面の凹凸を埋める様にする層間絶縁膜形成工程と、
　該層間絶縁膜を該下層領域に連通させる接続孔形成工程と、
　該層間絶縁膜の表面へのＩＴＯ層成膜工程と、
　該ＩＴＯ層をパタニングしてマトリクス状の画素電極を形成し該接続孔を介して下層領域に導通する上層領域形成工程と、
を行なう表示用基板の製造方法。」が記載されている（以下、「引用発明２」という。）。
　
3．3．5　刊行物５（特開平５−１６００１９号公報）には、
　
「【００１７】また本発明の請求項２に係る半導体装置の製造方法は、前記現像後のホトレジスト膜に、Ｏ2プラズマ処理を行ない該ホトレジスト膜表面に変質層を形成した後、該レジスト膜を加熱してリフローさせることにより前記レジストパターンの開口部側壁を曲線状の順テーパーに変形させる工程を含む請求項１記載の半導体装置の製造方法である。
【００１８】【作用】現像後のレジストは、一般的にポストベークを行ない、現像液を蒸発させたり、次工程のため、加熱によりある程度硬化させる。しかし本発明の請求項１に係る製造方法では、現像後のレジストパターンのポストベーク温度を従来より高いレジストのガラス転移温度付近まで上げると、リフローが始まり、表面張力の作用により開口部の肩口は角がとれ、丸みをおびレジスト上部が広がる方向に移動し、最終的には下地との接触部分の寸法は変動せず、開口部上部は広がり、開口部側壁は、カマボコ状の順テーパーとなり、安定化する（図１（ｃ）参照）。」（刊行物５の【００１７】〜【００１８】）、
　
「【００２８】次に前記第２従来例に、本発明の請求項２を適用した第２の実施例（二層レジストのリフトオフ法）について図４及び図５を参照して説明する。図４（ａ）に示すように、ポジ型レジスト４１をＧa Ａs 基板３上に塗布、ステッパーや電子ビーム露光装置を用いて、パターンを描画した後、現像してレジストパターン４７ａを形成する。次に通常のレジスト剥離処理に用いるＯ2プラズマアッシング装置を使い、50Ｗ程度の電力にて、Ｏ2 流量150 cc／min で30秒間処理を行ない、同図（ｂ）に示すように、レジスト表面層を化学的にとけにくい変質層４２にする。次に、・・・加熱板上で基板３を加熱し、ホトレジスト４１をリフローさせ、同図（ｃ）に示すように、垂直に形成されていたレジスト開口側壁を、開口底面の寸法変換差 0μｍにて約60度の順テーパーに形成した。・・・次に図５（ａ）に示すように、相溶性のないレジスト４３にてＴ型ゲート頂部の上層レジストパターン４６を形成し、ゲートメタル４４を堆積する。同図（ｂ）に示すように、リフトオフ法にてレジストを除去し、ゲート４４ａを形成する。
　【００２９】上記第２実施例の下層レジスト４１のレジストパターン４７ａの側壁は、図４（ｃ）に示すように、曲線状の順テーパー側壁４９に変形させられているので、ゲートメタル４４のステップカバレージは良く、巣の発生することもない。また本実施例では、現像後のホトレジスト表面層をとけにくい変質層４２とした後、リフローさせるので、開口寸法がより微細化されたレジストパターン形成に対し、開口部の互いに対向する側壁が接触してパターンが塞がってしまう現象も大幅に軽減され、上記のようにほぼ60度の順テーパーを形成でき、その際の開口底部寸法は 1割以内の変動であった。」（刊行物５の【００２８】〜【００２９】）と記載され、　
　
　【図４】には、基板上にレジストパターンを形成し、Ｏ2プラズマアッシング処理と加熱処理（リフロー処理）を行うレジストパターンの形成方法が記載されている。
　
　以上によれば、刊行物５には、
「半導体装置における微細パターンを転写するためのレジストパターンの形成に係るものであって、基板上にレジストパターンを形成し、Ｏ2プラズマアッシング処理と加熱処理（リフロー処理）を行うレジストパターンの形成方法」が記載されている。
　
3．4　対比・判断
3．4．1　本件発明１について
（１）本件発明１と引用発明１とを対比すると、
　引用発明１の「下層領域形成工程」、「層間絶縁膜形成工程」、「コンタクトホール形成工程」、「ＩＴＯ膜成膜工程」、「上層領域形成工程」は、本件発明１の第一工程〜第三工程、第六工程、第七工程に、夫々相当することは明らかであるから、両者は、
「基板上に薄膜トランジスタを集積形成して下層領域とする第一工程と、
　該下層領域表面の凹凸を埋める様に平坦化膜を形成する第二工程と、
　該平坦化膜を選択的にエッチングして該下層領域に連通するコンタクトホールを設ける第三工程と、
　該平坦化膜の表面に透明導電膜を成膜する第六工程と、
　該透明導電膜をパタニングしてマトリクス状の画素電極を形成し該コンタクトホールを介して下層領域に導通する上層領域とする第七工程とを行なう表示用基板の製造方法。」に係る発明の点で一致し、
　
　本件発明１は、第三工程（コンタクトホール形成）と第六工程（透明導電膜成膜）の間に、第四工程（表面灰化処理）と第五工程（加熱処理）を行うのに対して、引用発明１は、上記第四工程（表面灰化処理）と第五工程（加熱処理）を行わない点、で相違する。
　
　この点について申立人１は、刊行物２には、半導体装置における絶縁膜形成の際、平坦化膜にコンタクトホールを形成後、表面を無機化処理し、「Ｏ2プラズマアッシング処理」と「ベーキング処理」を行うことが記載されており、この「Ｏ2プラズマアッシング処理」と「ベーキング処理」は本件発明１の「第四工程（表面灰化処理）」と「第五工程（加熱処理）」に相当するから、これらを引用発明１に適用して本件発明１に想到することは当業者にとって容易であると主張する（申立書１の第８〜９頁のｃ）。
　
　しかしながら、刊行物２の記載を仔細に検討すると、同刊行物記載の「Ｏ2プラズマアッシング処理」及び「ベーキング処理」は、本件発明１の「第四工程（表面灰化処理）」及び「第五工程（加熱処理）」と、その処理内容を異にするものであり、申立人１の上記主張は首肯できない。
　即ち、本件発明１の「表面灰化処理」は、「コンタクトホールを備えた平坦化膜」を対象にし、その目的は、「コンタクトホール内のエッチング残渣の除去」であるのに対して（本件特許明細書の【００１０】）、刊行物２の「Ｏ2プラズマアッシング処理」は、「有機ＳＯＧ膜（平坦化膜）上のレジストパターン」を対象にし、その目的は、「レジストパターンの除去」である（刊行物２の【００１０】）。
　また、本件発明１の「加熱処理」は、「（表面灰化処理で）表面が荒れて不均一になった平坦化膜」を対象にし、その目的は、「平坦化膜内部の重合化促進と表面の緻密化、平滑化」であるのに対して（本件特許明細書の【００１０】）、刊行物２の「ベーキング処理」は、「Ｏ2プラズマ処理で含水量が増加した有機ＳＯＧ膜」を対象にし、その目的は、「有機ＳＯＧ膜の含水量の減少」である（刊行物２の【００１１】）。
　したがって、引用発明１に刊行物２に記載された発明を組み合わせても本件発明１を容易に想到できない。
　なお、刊行物３は、電子部品配線の絶縁膜である感光性樹脂（感光性ポリイミド）の表面にプラズマ処理を施して表面を粗面化し、金属配線の接着性を改善すること、を教示するに過ぎない。　　
　一方、本件発明１は上記相違点の構成により「下層領域に含まれる薄膜トランジスタと上層領域に含まれる画素電極との間の電気的導通を良好に確保する事ができ、透明導電膜を成膜する事により、その組成を顕著に改善でき、パタニング性が良好となる為画素電極の微細且つ精密なエッチングが可能になる。」（本件特許明細書【００２３】）という明細書記載の効果を奏すると認められる。
　したがって、（たとえ、申立人１の提出に係る参考資料１、２を参照したとしても）本件発明１が刊行物１〜３に記載された発明に基づいて当業者が容易に発明をすることができたものであるとすることができない。　　　　　　　　　　　　　
（２）本件発明１と引用発明２とを対比すると、
　引用発明２の「下層領域形成工程」、「平坦化膜形成工程」、「接続孔形成工程」、「ＩＴＯ層成膜工程」、「画素電極形成工程」は、本件発明１の第一工程〜第三工程、第六工程、第七工程に、夫々相当することは明らかであるから、両者は、
「基板上に薄膜トランジスタを集積形成して下層領域とする第一工程と、
　該下層領域表面の凹凸を埋める様に平坦化膜を形成する第二工程と、
　該平坦化膜を選択的にエッチングして該下層領域に連通するコンタクトホールを設ける第三工程と、
　該平坦化膜の表面に透明導電膜を成膜する第六工程と、
　該透明導電膜をパターニングしてマトリクス状の画素電極を形成し該コンタクトホールを介して下層領域に導通する上層領域とする第七工程とを行なう表示用基板の製造方法。」に係る発明の点で一致し、
　
　本件発明１は、第三工程（コンタクトホール形成）と第六工程（透明導電膜成膜）の間に、第四工程（表面灰化処理）と第五工程（加熱処理）を行うのに対して、引用発明２は、第四工程（表面灰化処理）と第五工程（加熱処理）を行わない点、で相違する。
　
　この点について申立人２は、刊行物５には、半導体装置における微細パターン転写の際、基板上にレジストパターンを形成後、レジスト表面層に「Ｏ2プラズマアッシング処理」と「加熱処理（リフロー処理）」を行うことが記載されており、この「Ｏ2プラズマアッシング処理」と「加熱処理（リフロー処理）」は本件発明１の「第四工程（表面灰化処理）」と「第五工程（加熱処理）」に相当するから、これらを引用発明２に適用して本件発明１に想到することは当業者にとって容易であると主張する（申立書２の第８〜１０頁の（ii）、（iii））。
　　
　しかしながら、刊行物５の記載を仔細に検討すると、同刊行物記載の「Ｏ2プラズマアッシング処理」及び「加熱処理（リフロー処理）」は、本件発明１の「第四工程（表面灰化処理）」及び「第五工程（加熱処理）」と、その処理内容を異にするものであり、申立人２の上記主張は首肯できない。
　即ち、本件発明１の「表面灰化処理」は、「コンタクトホールを備えた平坦化膜」を対象にし、その目的は、「コンタクトホール内のエッチング残渣の除去」であるのに対して（本件特許明細書の【００１０】）、刊行物５の「Ｏ2プラズマアッシング処理」は、「基板上のレジストパターン」を対象にし、その目的は、「レジスト表面層を溶けにくい変質層とし、リフローの際にパターンが塞がるのを防止すること」である（刊行物５の【００２９】）。
　また、本件発明１の「加熱処理」は、「（表面灰化処理で）表面が荒れて不均一になった平坦化膜」を対象にし、その目的は、「平坦化膜内部の重合化促進と表面の緻密化、平滑化」であるのに対して（本件特許明細書の【００１０】）、刊行物５の「加熱処理（リフロー処理）」は、「表面層が変質層化したレジストパターン」を対象にし、その目的は、「レジストの開口側壁を順テーパーに変形させること」である（刊行物５の【００２９】）。
　したがって、引用発明２に刊行物５に記載された発明を組み合わせても本件発明１を容易に想到できない。
　　　
　一方、本件発明１は上記相違点の構成により「下層領域に含まれる薄膜トランジスタと上層領域に含まれる画素電極との間の電気的導通を良好に確保する事ができ、透明導電膜を成膜する事により、その組成を顕著に改善でき、パタニング性が良好となる為画素電極の微細且つ精密なエッチングが可能になる。」（本件特許明細書【００２３】）という明細書記載の効果を奏すると認められる。
　したがって、（たとえ、申立人２の提出に係る参考資料１〜３を参照したとしても）本件発明１が刊行物４、５に記載された発明に基づいて当業者が容易に発明をすることができたものであるとすることができない。　
　
3．4．2　本件発明２〜６について
　本件発明２〜６は、本件発明１に係る構成を引用し、さらに構成を付加したものであるから、上記した本件発明１についてと同様の理由により、刊行物１〜５に記載された発明に基づいて当業者が容易に発明することができたものとすることができない。
　
4．むすび
　以上のとおりであるから、特許異議申立ての理由及び証拠によっては、本件の訂正後の請求項１〜６に係る発明の特許を取り消すことができない。　　また、他に本件の訂正後の請求項１〜６に係る発明の特許を取り消すべ理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１５年６月２５日（２００３．６．２５）
【訂正の要旨】
　訂正事項ａ
　特許第３２２１２４０号発明の「特許請求の範囲」を、特許請求の範囲の減縮を目的として、以下の様に訂正する。
　「【請求項１】　基板上に薄膜トランジスタを集積形成して下層領域とする第一工程と、
　該下層領域表面の凹凸を埋める様に平坦化膜を形成する第二工程と、
　該平坦化膜を選択的にエッチングして該下層領域に連通するコンタクトホールを設ける第三工程と、
　該平坦化膜に対して表面灰化処理を施しコンタクトホール内のエッチング残渣を除去する第四工程と、
　
該表面灰化処理により表面が荒れて不均一になった
、その荒れて不均一になった
　緻密化及び平滑化された該平坦化膜の表面に透明導電膜を成膜する第六工程と、
　該透明導電膜をパタニングしてマトリクス状の画素電極を形成し該コンタクトホールを介して下層領域に導通する上層領域とする第七工程とを行なう表示用基板の製造方法。
　【請求項２】　第二工程の形成段階で平坦化膜の仮焼成を行ない、第五工程の加熱処理段階で平坦化膜の本焼成を行なう請求項１記載の表示用基板の製造方法。
　【請求項３】　第三工程の選択的エッチングでは、感光性を有する平坦化膜に対し写真蝕刻を適用してコンタクトホールを開口する請求項１記載の表示用基板の製造方法。
　【請求項４】　第四工程の表面灰化処理では、酸素プラズマを用いたアッシングを行ないコンタクトホール内の残渣を除去する請求項１記載の表示用基板の製造方法。
　【請求項５】　第六工程は、インジウムと錫の複合酸化物をスパッタリングして透明導電膜を成膜する請求項１記載の表示用基板の製造方法。
　【請求項６】　基板上に薄膜トランジスタを集積形成して下層領域とする第一工程と、
　該下層領域表面の凹凸を埋める様に平坦化膜を形成する第二工程と、
　該平坦化膜を選択的にエッチングして該下層領域に連通するコンタクトホールを設ける第三工程と、
　該平坦化膜に対し表面灰化処理を施しコンタクトホール内のエッチング残渣を除去する第四工程と、
　
該表面灰化処理により表面が荒れて不均一になった
、その荒れて不均一になった
　緻密化及び平滑化された該平坦化膜の表面に透明導電膜を成膜する第六工程と、
　該透明導電膜をパタニングしてマトリクス状の画素電極を形成する事により該コンタクトホールを介して下層領域に導通する上層領域を設け表示用基板とする第七工程と、
　所定の間隙を介して該表示用基板に対向基板を接合し、該間隙に液晶を注入する第八工程とを行なう液晶表示装置の製造方法。」
　訂正事項ｂ
　特許第３２２１２４０号発明の明細書の段落０００５を、明りょうでない記載の釈明を目的として以下の様に訂正する。
　「【０００５】
　【課題を解決するための手段】
　上述した本発明の目的を達成する為に以下の手段を講じた。即ち、本発明によれば表示用基板は以下の工程により製造される。最初に、基板上に薄膜トランジスタを集積形成して下層領域とする第一工程を行なう。次に、該下層領域表面の凹凸を埋める様に平坦化膜を形成する第二工程を行なう。続いて、該平坦化膜を選択的にエッチングして該下層領域に連通するコンタクトホールを設ける第三工程を行なう。さらに、該平坦化膜に対して表面灰化処理を施しコンタクトホール内のエッチング残渣を除去する第四工程を行なう。その後、
該表面灰化処理により表面が荒れて不均一になった
、その荒れて不均一になった
（５４）【発明の名称】
表示用基板の製造方法
（５７）【特許請求の範囲】
　【請求項１】　基板上に薄膜トランジスタを集積形成して下層領域とする第一工程と、
　該下層領域表面の凹凸を埋める様に平坦化膜を形成する第二工程と、
　該平坦化膜を選択的にエッチングして該下層領域に連通するコンタクトホールを設ける第三工程と、
　該平坦化膜に対して表面灰化処理を施しコンタクトホール内のエッチング残渣を除去する第四工程と、
　
該表面灰化処理により表面が荒れて不均一になった
、その荒れて不均一になった
　緻密化及び平滑化された該平坦化膜の表面に透明導電膜を成膜する第六工程と、
　該透明導電膜をパタニングしてマトリクス状の画素電極を形成し該コンタクトホールを介して下層領域に導通する上層領域とする第七工程とを行なう表示用基板の製造方法。
　【請求項２】　第二工程の形成段階で平坦化膜の仮焼成を行ない、第五工程の加熱処理段階で平坦化膜の本焼成を行なう請求項１記載の表示用基板の製造方法。
　【請求項３】　第三工程の選択的エッチングでは、感光性を有する平坦化膜に対し写真蝕刻を適用してコンタクトホールを開口する請求項１記載の表示用基板の製造方法。
　【請求項４】　第四工程の表面灰化処理では、酸素プラズマを用いたアッシングを行ないコンタクトホール内の残渣を除去する請求項１記載の表示用基板の製造方法。
　【請求項５】　第六工程は、インジウムと錫の複合酸化物をスパッタリングして透明導電膜を成膜する請求項１記載の表示用基板の製造方法。
　【請求項６】　基板上に薄膜トランジスタを集積形成して下層領域とする第一工程と、
　該下層領域表面の凹凸を埋める様に平坦化膜を形成する第二工程と、
　該平坦化膜を選択的にエッチングして該下層領域に連通するコンタクトホールを設ける第三工程と、
　該平坦化膜に対し表面灰化処理を施しコンタクトホール内のエッチング残渣を除去する第四工程と、
　
該表面灰化処理により表面が荒れて不均一になった
、その荒れて不均一になった
　緻密化及び平滑化された該平坦化膜の表面に透明導電膜を成膜する第六工程と、
　該透明導電膜をパタニングしてマトリクス状の画素電極を形成する事により該コンタクトホールを介して下層領域に導通する上層領域を設け表示用基板とする第七工程と、
　所定の間隙を介して該表示用基板に対向基板を接合し、該間隙に液晶を注入する第八工程とを行なう液晶表示装置の製造方法。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は、画素電極とスイッチング用の薄膜トランジスタとが集積的に形成された表示用基板の製造方法に関する。より詳しくは、表示用基板表面の平坦化技術及びその上に形成される画素電極の成膜技術に関する。
　【０００２】
　【従来の技術】
　図１１を参照して、従来の表示用基板を用いて組み立てられたアクティブマトリクス型液晶表示装置の一般的な構造を簡潔に説明する。下側の基板１０１の表面には薄膜トランジスタ１０２が集積的に形成されている。薄膜トランジスタ１０２のソース領域Ｓには第一層間絶縁膜１０３を介して金属配線パタン１０４が電気接続している。又、薄膜トランジスタ１０２のドレイン領域Ｄには第一層間絶縁膜１０３及び第二層間絶縁膜１０５を介して画素電極１０６が電気接続している。第二層間絶縁膜１０５の表面は配向膜１０７により被覆されている。この様に、薄膜トランジスタ１０２及び画素電極１０６が集積的に形成された下側の基板１０１を、以下表示用基板と呼ぶ事にする。この表示用基板１０１には所定の間隙を介して上側の基板１０８が対面配置している。上側の基板１０８の内表面には対向電極１０９及び配向膜１１０が形成されており、以下対向基板と呼ぶ事にする。両基板１０１，１０８の間隙には、配向膜１０７，１１０によって配向制御された液晶１１１が保持されている。かかる構成を有するアクティブマトリクス型液晶表示装置において、薄膜トランジスタ１０２のゲート電極Ｇに選択信号を印加した状態で、金属配線パタン１０４を介し画像信号を供給すると、画素電極１０６に所定の信号電荷が書き込まれる。この画素電極１０６と対向電極１１０との間に生じた電圧により、液晶１１１の分子配列が変化し、所望の画像表示が行なわれる。
　【０００３】
　【発明が解決しようとする課題】
　図１１に示した従来構造では、表示用基板１０１に薄膜トランジスタ１０２や金属配線パタン１０４が集積形成されており、その表面は起伏が激しく無数の凹凸や段差を含んでいる。この為、液晶１１１の配向制御が困難であり均一な画像表示を得る事ができないという課題がある。特に、段差部分では液晶の配向が乱れプレチルト角が逆転したリバースチルトドメインが発生し表示品位が著しく損なわれる。さらに、画素ピッチの微細化及びチップサイズの小型化に伴ない、製造工程上様々な問題が顕在化している。例えば、表示用基板表面の凹凸が激しい為配向膜の厚みむらが生じる。又これと関連して、配向膜の均一なラビング処理が困難である。加えて、従来の構造では表示用基板表面の凹凸の影響を受け、液晶に印加される電界の方向が不均一になり、一様な透過率制御が困難になる。そこで、本発明は薄膜トランジスタや金属配線パタンが集積形成された下層領域表面の平坦化を図り、液晶の配向制御を均一化する事を目的とする。
　【０００４】
　ところで、従来の表示用基板では薄膜トランジスタ等を含む下層領域の上にマトリクス状の画素電極を含む上層領域が形成される。画素電極は透明導電膜を成膜した後所定の形状にパタニングして形成される。この際、下層領域を平坦化処理するとその表面状態が必ずしも透明導電膜の成膜に適した条件とならない惧れがある。この様な場合成膜された透明導電膜の組成が不均一になる為、パタニングの為のエッチング処理を精密に制御できず、画素電極の微細加工が困難になる。そこで、本発明は平坦化処理された表面を改質し透明導電膜の成膜条件を安定化する事を特に目的とする。
　【０００５】
　【課題を解決するための手段】
　上述した本発明の目的を達成する為に以下の手段を講じた。即ち、本発明によれば表示用基板は以下の工程により製造される。最初に、基板上に薄膜トランジスタを集積形成して下層領域とする第一工程を行なう。次に、該下層領域表面の凹凸を埋める様に平坦化膜を形成する第二工程を行なう。続いて、該平坦化膜を選択的にエッチングして該下層領域に連通するコンタクトホールを設ける第三工程を行なう。さらに、該平坦化膜に対して表面灰化処理を施しコンタクトホール内のエッチング残渣を除去する第四工程を行なう。その後、
該表面灰化処理により表面が荒れて不均一になった
、その荒れて不均一になった
　【０００６】
　好ましくは第二工程の形成段階で平坦化膜の仮焼成を行ない、第五工程の加熱処理段階で平坦化膜の本焼成を行なう。又、第三工程の選択的エッチングでは、感光性を有する平坦化膜に対し写真蝕刻を適用してコンタクトホールを開口する。さらに、第四工程の表面灰化処理では、酸素プラズマを用いたアッシングを行ないコンタクトホール内の残渣を除去する。加えて、第六工程ではインジウムと錫の複合酸化物をスパッタリングして透明導電膜を成膜する。
　【０００７】
　【作用】
　本発明によれば、複数の薄膜トランジスタを含む下層領域の凹凸を埋める為透明樹脂等からなる平坦化膜を用いている。この平坦化膜の平らな表面にマトリクス状の画素電極を含む上層領域を形成している。これを用いてアクティブマトリクス型の液晶表示装置を組み立てる場合には、マトリクス状の画素電極を被覆する様に配向膜を設ける。従って、配向膜は実質的に平坦な表面を有しており段差部の影響を受けない為リバースチルトドメインを低減させる事が可能になる。又、画素電極周囲には盛り上がった部分が存在しない為、横方向の電界の影響を受ける事がなく、安定した液晶のオン／オフ制御を行なう事ができる。
　【０００８】
　下層領域に属する薄膜トランジスタと上層領域に属する画素電極とを互いに電気接続する為、中間の平坦化膜にコンタクトホールがエッチングにより開口される。さらに、電気的な導通を完全なものとする為、コンタクトホール内のエッチング残渣を除去する目的で、平坦化膜に対して表面灰化処理を施す。この灰化処理により平坦化膜の表面は荒れた状態となり硬度も局所的にばらつく。そこで表面灰化処理後、平坦化膜を加熱処理してリフローを行ない表面状態を一様に緻密化及び平滑化する。この様に緻密化及び平滑化された平坦化膜の表面に対し透明導電膜をスパッタリング等で成膜する。下地となる平坦化膜表面の状態が極めて一様である為透明導電膜の組成が均一になる。従って、パタニングの為のエッチングも制御性良く均一に進行し、精密な寸法を有する画素電極を得る事が可能になる。
　【０００９】
　【実施例】
　以下図面を参照して本発明の好適な実施例を詳細に説明する。図１は本発明にかかる表示用基板製造方法を示す工程図である。先ず最初に工程Ａで、石英等からなる絶縁基板の表面に薄膜トランジスタを集積形成して下層領域１を設ける。さらに平坦化膜２を塗布して下層領域１表面の微細な凹凸を埋める。平坦化膜２としては例えば感光性を有する透明樹脂等をスピンコートして成膜する。スピンコート後、仮焼成（プリベーク）して平坦化膜２を固化させておく。次に工程Ｂで、平坦化膜２を選択的にエッチングし、下層領域１に連通するコンタクトホール３を設ける。本例では平坦化膜２が光感光性を有している為、写真蝕刻を直接適用でき、露光及び現像によりコンタクトホール３を開口する事ができる。この場合、平坦化膜２と現像液との間で化学反応が生じる為、平坦化膜２の表面及びコンタクトホール３内は被膜４により覆われる。この被膜４は例えば６０ｎｍ程度の厚みであり、平坦化膜２は例えば１４００ｎｍ程度の厚みを有する。又、コンタクトホール３の底部にはエッチングの残渣５が残り、このままの状態では良好な電気的導通をとる事はできない。なお、場合によってはこの後、後露光処理を行ない、平坦化膜２に含有されている光吸収剤を脱色（ブリーチング）し完全な透明化を図る。
　【００１０】
　続いて工程Ｃで、平坦化膜２に対して表面灰化処理を施し、コンタクトホール３内のエッチング残渣を除去する。この時同時に、被膜４も除去され、仮焼成状態にある平坦化膜２の表面が露出する。表面灰化処理としては、例えば酸素プラズマを用いたライトアッシングを行ない、コンタクトホール３内の残渣を灰化する。酸素プラズマ処理を受ける為平坦化膜２の露出した表面は荒れた状態となり不均一化する。次に工程Ｄで、平坦化膜２を加熱処理してその表面状態を一様に緻密化及び平滑化する。この加熱処理はポストベークとして行なわれ、平坦化膜２が本焼成され内部の重合化が促進される。同時に平坦化膜２の表面６がリフローを受け緻密化及び平滑化する。この結果、表面６の硬度は基板全体に渡って一様になる。この後、場合によってはライトエッチングを行ない、コンタクトホール３の底部に露出した下層領域１の表面を清浄化する。例えば、フッ酸を用いて、薄膜トランジスタを構成する多結晶シリコン表面の酸化被膜を除去する。
　【００１１】
　次に工程Ｅで、緻密化及び平滑化された平坦化膜２の表面６に対し、透明導電膜７を成膜する。例えば、スパッタリングによりインジウムと錫の複合酸化物（ＩＴＯ）を堆積して透明導電膜７とする。表面６はリフローを受け硬度及び形状が均一である為、スパッタリング時におけるＩＴＯのグレイン同士の成長の仕方が均一となり、ス等を含まない一様な組成の透明導電膜７が得られる。又、残渣が予め除かれたコンタクトホール３に対しても透明導電膜７が充填される為、下層領域１に対する良好な電気的導通をとる事ができる。最後に、工程Ｆで透明導電膜をエッチング等でパタニングし、マトリクス状の画素電極８を形成する。画素電極８を含む上層領域は前述したコンタクトホール３を介して下層領域１に導通し、表示用基板が完成する。透明導電膜７は均一の組成を有している為、エッチングを行なった場合でも制御性が良く、微細且つ精密な画素電極８の形状が得られる。
　【００１２】
　図２は、表示用基板製造方法の参考例を示す工程図である。図１に示した本発明にかかる表示用基板製造方法との比較を容易にする為、対応する部分には同一の参照番号を付してある。先ず工程Ａで、基板上に薄膜トランジスタを集積形成して下層領域１を設ける。続いて平坦化膜２を塗布して下層領域１表面の微細な凹凸を埋める。次に工程Ｂで、平坦化膜２を選択的にエッチングして下層領域１に連通するコンタクトホール３を設ける。この際、平坦化膜２の表面はエッチング液との反応等により被膜４で被覆され、コンタクトホール３の内部にはエッチング残渣５が残る。ここまでは図１に示した本発明の製造方法と同様である。
　【００１３】
　工程Ｃでは、本発明の製造方法と逆に、先に平坦化膜２を加熱処理して本焼成（ポストベーク）を行なっている。この本焼成により平坦化膜２の内部は重合化（架橋化）が進行する。但し、重合反応は必ずしも均一に進行せず、軟らかい部分（粗なハッチングで示す）と硬い部分（密なハッチングで示す）とが混在する。次に工程Ｄで、平坦化膜２に対し表面灰化処理を施しコンタクトホール３内のエッチング残渣を除去する。同時に、平坦化膜２の表面を覆っていた被膜４も除去される。これにより、平坦化膜２が露出するが、表面には軟らかい部分６ａと硬い部分６ｂが現われ、組成的に不均一である。加えて、この表面は灰化処理に用いた酸素プラズマに曝露される為不均一な硬度及び形状になってしまう。
　【００１４】
　続いて工程Ｅで、平坦化膜２の表面に透明導電膜７を成膜する。これは、ＩＴＯをスパッタリングで堆積させる。この際、表面の硬い部分６ｂからＩＴＯ原子の成長が始まる。一方、軟らかい部分６ａではＩＴＯ原子が平坦化膜中に潜り込む為、硬い部分６ｂに比べ膜成長が遅れる。この結果、成膜された透明導電膜７にス９が発生してしまう。最後に工程Ｆでエッチングにより透明導電膜７をパタニングし、マトリクス状の画素電極８を形成する。この際、上述したス９を通ってエッチング液が浸入する為、通常のＩＴＯ原子を溶解しながら進行するエッチング速度よりも、このス９の周辺部が速くエッチングされてしまう。従って、サイドエッチングが制御できなくなり画素電極８のパタンエッジがギザギザになる。一般に、ウェットエッチングでは表面拡散、粒界拡散、結晶内拡散の順に拡散係数が大きくなる。この為、透明導電膜の内部にスができると、その間を通って粒界拡散が促進される為、均一なエッチングができずサイドエッチングの原因となる。又、エッチング速度が面内でばらつく場合には、局所的にサイドエッチングが進行し過ぎ、画素電極パタンが収縮する。他の部分では逆に画素電極間がエッチング除去できず画素分離が困難になる。この為、製品歩留りが極端に悪化する。
　【００１５】
　図３は、平坦化膜の表面状態を表わしており、ＳＥＭにより撮像されたイメージである。拡大倍率は６０Ｋに設定されている。（ａ）はコンタクトホールを開口する為に行なった露光現像処理の後の表面状態を表わしている。（ｂ）は図２に示した参考例で、加熱処理を施した後の状態を表わしており、本焼成（ポストベーク）済みの状態である。（ｃ）は加熱処理後、残渣除去の為の灰化処理を受けた表面状態を表わしている。図から明らかな様に平坦化膜の表面は不均一であり荒れた状態になっている。一方（ｄ）は露光現像後、本発明に従って先に灰化処理を施した後の表面状態を表わしている。酸素プラズマに曝露された結果表面状態は不均一で荒れている。（ｅ）は加熱処理を受けた後の表面状態を表わしており、リフロー効果を受けて表面は緻密化及び平滑化されている。
　【００１６】
　次に図４は、本発明の製造方法に従った工程により成膜された透明導電膜（ＩＴＯ）の断面状態を表わしている。これは、５０Ｋの倍率でＳＥＭにより撮影されたイメージである。透明導電膜は均一な組成を有しており内部にス等は発生していない。
　【００１７】
　図５は、図４に示した透明導電膜をパタニングして得られた画素電極の形状を表わしている。これは１．５Ｋの倍率でＳＥＭにより撮影されたイメージである。個々の画素電極は極めてシャープなエッジを有しており、サイドエッチング等は殆ど発生していない。又、隣接する画素電極間の分離も確実に行なわれている。
　【００１８】
　図６は、図２に示した参考例の製造方法に従って成膜された透明導電膜（ＩＴＯ）の内部組成を表わしている。５０Ｋの倍率でＳＥＭにより撮影されたイメージである。平坦化膜表面の不均一性に起因して、透明導電膜内部にスが多発している。
　【００１９】
　図７は、図６に示した透明導電膜をパタニングして得られた画素電極の形状を表わしている。１．５Ｋの倍率でＳＥＭにより撮像したイメージである。画素電極のパタンエッジは極端なサイドエッチングを受け大きく変形している。
　【００２０】
　最後に図８〜図１０を参照して本発明にかかる表示用基板の製造方法の具体例を詳細に説明する。先ず最初に、図８の工程Ａにおいて、石英等からなる絶縁基板の表面に一層目のポリシリコン（１Ｐｏｌｙ）をＬＰＣＶＤ法により成膜する。次にＳｉイオン注入を行ない一旦微細化した後固相成長を行ない１Ｐｏｌｙの大粒径化を図る。その後１Ｐｏｌｙを島状にパタニングし素子領域を形成する。さらにその表面を熱酸化しＳｉＯ２としてゲート酸化膜を得る。さらにボロンイオンを所定濃度で注入し、予め閾値電圧の調整を行なう。次に工程Ｂにおいて、ＬＰＣＶＤ法によりＳｉＮを成膜しゲート窒化膜とする。このＳｉＮの表面を熱酸化しＳｉＯ２に転換する。この様にしてＳｉＯ２／ＳｉＮ／ＳｉＯ２の三層構造からなる耐圧性に優れたゲート絶縁膜が得られる。次にＬＰＣＶＤ法により二層目のポリシリコン（２Ｐｏｌｙ）を堆積する。２Ｐｏｌｙの低抵抗化を図った後、所定の形状にパタニングしゲート電極Ｇを得る。次にゲート電極ＧをマスクとしてセルフアライメントによりＡｓイオンを注入し所謂ＬＤＤ構造とする。続いてＳｉＮを部分的にエッチングで除去した後、Ａｓイオンを高濃度で注入し１Ｐｏｌｙにソース領域Ｓ及びドレイン領域Ｄを設ける。この様にしてＮチャネル型の薄膜トランジスタ（ＴＦＴ）が形成される。なお、Ｐチャネル型のＴＦＴを形成する場合にはボロンイオンを注入する。続いて工程ＣにおいてＡＰＣＶＤ法により第一層間絶縁膜（１ＰＳＧ）を堆積する。この１ＰＳＧに第一コンタクトホール（１ＣＯＮ）をパタニング形成した後、スパッタリングによりアルミニウム（Ａｌ）を全面的に成膜する。これを所定の形状にパタニングしてＴＦＴのソース領域Ｓに電気接続する金属配線パタンに加工する。次に工程Ｄにおいて、ＡＰＣＶＤ法により、１ＰＳＧに重ねて第二層間絶縁膜（２ＰＳＧ）を堆積し、Ａｌからなる金属配線パタンを完全に被覆する。この後、１ＰＳＧ及び２ＰＳＧを連続的にエッチングし、ＴＦＴのドレイン領域Ｄに連通する開口を予め設けておく。
　【００２１】
　図９の工程Ｅにおいて、２ＰＳＧ表面の凹凸を平坦化膜で埋める。この為、本実施例では所定の粘性を有する液状の感光性アクリル樹脂をスピンコーティングで塗布した。その後仮焼成（プリベーク）を施しアクリル樹脂を固化させて平坦化膜とした。次に工程Ｆにおいて、平坦化膜に対して直接写真蝕刻（露光現像）を施し、第二コンタクトホール（２ＣＯＮ）を形成する。この２ＣＯＮの底部にはエッチング残渣が残っているとともに、平坦化膜の表面は現像液との反応により生じた被膜により覆われている。続いて比較的強度の高い紫外線を照射して後露光を行ない、平坦化膜中に残留する光吸収剤を脱色（ブリーチング）して完全に透明化する。次に工程Ｇにおいて、平坦化膜の表面灰化処理を行ない、被膜を除去するとともに２ＣＯＮの底部に残留したエッチング残渣を除去する。この表面灰化処理は、例えば基板温度を８０℃〜１００℃に設定して酸素プラズマを作用させライトアッシングを行なう。さらに加熱処理（ポストベーク）を行ない、平坦化膜を本焼成する。この結果、平坦化膜の表面はリフローを受け緻密化及び平滑化する。さらに、ライトエッチングを行ない、ＴＦＴのドレイン領域Ｄの表面を覆う酸化膜を除去する。例えば、フッ酸を作用させて酸化膜を溶解する。
　【００２２】
　図１０の工程Ｈにおいて、スパッタリングにより透明導電膜を成膜する。本実施例では透明導電膜材料としてＩＴＯを用いる。ＩＴＯは２ＣＯＮの内部にも充填され、ＴＦＴのドレイン領域Ｄと電気的な導通がとられる。最後に工程Ｉにおいて、ＩＴＯを所定の形状にパタニングし画素電極とする。以上の工程により平坦化された表示用基板が得られる。この後、表示用基板を用いてアクティブマトリクス型の液晶表示装置を組み立てる場合には工程Ｊを行なう。即ち、所定の間隙を介して表示用基板に対向基板を接合し、間隙に液晶を注入する。なお対向基板の内表面には対向電極が予め形成されている。
　【００２３】
　【発明の効果】
　以上説明した様に、本発明によれば、表示用基板に平坦化膜を適用して表面の起伏を吸収させ段差を取り除いている。従って、液晶分子のプレチルト角を均一化でき、リバースチルトドメインを抑制して表示品位を改善する事が可能になるという効果がある。この際、平坦化膜に対して表面灰化処理を施しコンタクトホール内のエッチング残渣を除去している。これにより、下層領域に含まれる薄膜トランジスタと上層領域に含まれる画素電極との間の電気的導通を良好に確保する事ができるという効果がある。さらに、表面灰化処理を施した後加熱処理を行ない平坦化膜の表面状態を一様に緻密化及び平滑化する。この上に透明導電膜を成膜する事により、その組成を顕著に改善でき、パタニング性が良好となる為画素電極の微細且つ精密なエッチングが可能になるという効果がある。
【図面の簡単な説明】
　【図１】
　本発明にかかる表示用基板の製造方法を表わす工程図である。
　【図２】
　表示用基板の製造方法の参考例を示す工程図である。
　【図３】
　表示用基板に成膜される平坦化膜の表面状態を表わすＳＥＭ像である。
　【図４】
　本発明にかかる表示用基板の製造方法により作成された透明導電膜の組成を示すＳＥＭ像である。
　【図５】
　本発明にかかる表示用基板の製造方法によりパタニングされた画素電極の形状を示すＳＥＭ像である。
　【図６】
　透明導電膜の組成の参考例を示すＳＥＭ像である。
　【図７】
　画素電極の形状の参考例を示すＳＥＭ像である。
　【図８】
　本発明にかかる表示用基板の製造方法の具体例を示す工程図である。
　【図９】
　同じく具体例を示す工程図である。
　【図１０】
　同じく具体例を示す工程図である。
　【図１１】
　従来の液晶表示装置の一例を示す模式的な部分断面図である。
　【符号の説明】
　１　下層領域
　２　平坦化膜
　３　コンタクトホール
　４　被膜
　５　残渣
　６　表面
　７　透明導電膜
　８　画素電極