【事件の表示】
　平成　７年特許願第１１２３４８号「メモリの消去方法およびそれを実施するための回路」拒絶査定に対する審判事件［平成　７年１０月３１日出願公開、特開平　７−２８７９８７］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本願発明
　本願は、平成７年４月１３日（パリ条約による優先権主張１９９４年４月１３日、フランス国）の出願であって、その請求項１に係る発明は、平成９年９月１８日付けの手続補正書により補正された明細書の特許請求の範囲の請求項１に記載された次のとおりのものと認める。
「【請求項１】電気的に消去およびプログラム可能な不揮発性集積回路メモリの消去方法であって、該集積回路メモリがセクタカウンタを備えたアドレシング回路によって別々に選択されるＮ個のセクタに分割されており、Ｎ個のセクタがそれぞれｎ個ずつのセクタのｍ個のグループに分割されていて、各セクタのセルは行と列とによってアドレシングを行うアドレスカウンタを備えたアドレシング回路によって選択される不揮発性集積回路メモリの消去方法であり、
  (A) 少なくとも１グループの全てのセクタに同時にパルスを印加することによってメモリのセルを消去するステップと、
  (B) 上記グループの各セクタ内の各メモリセルの消去を検出するステップと、
  (C) 未消去のセルが検出されなかった各セクタをロックするステップと、
  (D) 全てのセクタがロックされているか否かを調べるステップと、
  (E) 次のグループのロックされていないセクタに消去パルスを印加するステップと、
  (F) ステップ(B) に戻るステップと
を含むことを特徴とする方法。」
２．引用例の記載
　これに対して、原査定の拒絶の理由に引用した特開平５−１８２４７９号公報（以下「引用例」という。）には、下記の事項が記載されている。
「【０００１】
【産業上の利用分野】本発明は電気的に書き込み一括消去可能な不揮発性半導体記憶装置に関し、特に複数のメモリセル群を選択的に消去可能な電気的に書き込み一括消去可能な不揮発性半導体記憶装置。」
「【０００９】
【実施例】次に本発明の実施例について図面を参照して説明する。図１は本発明の第１実施例を示すブロック図である。このブロック図を用いて、まずデータ読み出し動作について説明する。Ｂ１〜Ｂ４はメモリセルブロックを示している。データ読み出し時には、外部アドレス信号を入力としたアドレスバッファ１より内部アドレス信号が出力され、この内部アドレス信号を入力として、この内部アドレス信号に応じて行デコーダ４により、一本の行線（ワード線）が選択される。これと同時に、ブロックデコーダ２及び列デコーダ３から内部アドレス信号に対応したブロック選択信号及び列選択信号がそれぞれ出力され、ブロック選択信号と列選択信号はブロック選択ゲート９及び列選択ゲート１０にそれぞれ入力されて、一本の列線（ビット線）が選択される。その結果前記行線と列線の交点に位置するメモリセルが選択されたことになり、このメモリセルのデータが、センスアンプ６で増幅され、Ｉ/Ｏバッファ８よりデータ信号として出力される。」
「【００１１】次に、消去動作について説明する。ここではメモリセルブロックＢ1〜Ｂ4の中で、ブロックＢ1とＢ3の２つのメモリセルブロックの消去を行う場合について説明する。」
「【００１２】消去すべきメモリセルブロックＢ1，Ｂ3（誤記と認めて訂正した。）を指定する外部アドレス信号が入力し、これに対応した消去ブロック選択信号をソース制御回路１１に記憶する。次に消去開始前に消去すべき全てのメモリセルブロックにＯＯＨデータを書き込み（プリプログラム）、書き込み検査を行う。この際にセンスアンプ６の出力を入力とするデータ比較判定回路５にて、書き込み検査時に全てのメモリセルにデータが書き込まれていることを確認し、書き込み合格信号線ＰＶＰi（i＝１〜４）に、書き込み合格信号ＰＶＰ1，ＰＶＰ3を出力する。この書き込み合格信号（ＰＶＰi）が出力されている場合には、ソース制御回路１１に記憶されている消去ブロック選択信号に応じて、ソース制御回路がソース回路１２に、消去イネーブル信号ＥＥＮ1，ＥＥＮ3を出力する。」
「【００１３】次に消去行うわけであるが、ソース回路１２は消去イネーブル信号ＥＥＮiが入力されている場合だけアクティブ状態となり、メモリセルソースに消去用の電位ＶＥＲを供給し、それ以外の場合にはメモリセルソースに基準電位を供給してメモリセルの消去を禁止する。」
「【００１４】消去後、メモリセルが消去されているか否かを検査（消去検査）を行う。この際プリプログラム後の書き込み検査時と同様に、センスアンプ６の出力をデータ比較判定回路５で判定し、メモリセルブロックＢ1〜Ｂ4内の全てのメモリセルが消去されている場合には、消去検査合格信号ＥＶＰi（i＝１〜４）（例えばＥＶＰ1）を出力する。この消去検査合格信号ＥＶＰiが出力されると添字iで指定されるソース制御回路１２では、消去イネーブル信号ＥＥＮiをリセットすると共に、次のプリプログラム後の書き込み検査合格信号が出力されるまで消去禁止信号を出力する。これにより、まだ消去が完了していない別のメモリセルブロックを消去するために、再度（誤記と認めて訂正した。）消去動作に入っても、追加して過剰に消去されることはなく、また、プリプログラムが行われない限り消去されることもない。」
「【００１７】図３はソース制御回路１１の回路例を示す回路であり、図４はソース制御回路１１の動作タイミングチャートである。１８はフリップフロップ回路であり、入力信号Ｔの立ち上がりエッジで出力は反転する。またリセット信号Ｒが低レベルの時には、出力０は低レベルにリセットされている。消去ブロック選択信号ラッチ時には、内部アドレス信号ａm〜ａnがすべて高レベルとなり、選択されたソース制御回路中の節点Ａは低レベルに変化し、このとき、ブロックラッチ信号ＳＴが入力されると節点Ｂに逆相の信号が出力され、この逆相信号によりフリップフロップ１８が動作し、節点Ｃの電位は反転し低レベルとなり、消去ブロック選択信号がラッチされる。その後、プリプログラム、書き込み検査を行い、消去すべきすべてのメモリセルに書き込みが行われたと判定され、書き込み検査合格信号（ＰＶＰi）が出力されると、これを受けてフリップフロップが動作し、消去禁止信号は高レベルから低レベルに遷移し、これにより消去イネーブル信号ＥＥＮiが高レベルとなる。さらに引き続いて消去、消去検査を繰り返し、消去検査時にメモリセルブロック内のすべてのメモリセルが消去されたと判定され、消去検査合格信号（ＥＶＰi）が出力され、フリップフロップが動作し、消去禁止信号は低レベルから高レベルに移動し、消去イネーブル信号ＥＥＮiは低レベルとなる。」
「【００２１】
【発明の効果】以上説明したように本発明は、複数のメモリセルブロックを消去する際に、プリプログラム完了後の書き込み検査を合格したことにより消去禁止信号を解除し、消去後の消去検査に合格したメモリセルブロックには再び消去禁止信号を出力することにより、消去済みのメモリセルブロックを繰り返すことなく、次のプリプログラムが行われるまで消去を禁止することができ、メモリセルが過剰に消去されることを防止することができるという効果を有する。」
　以上の記載から、引用例には、複数のメモリセルブロックを選択的に消去可能な電気的に書き込み一括消去可能な不揮発性半導体記憶装置において、該不揮発性半導体記憶装置がブロックデコーダ２によって別々に選択される複数のブロックに分割されており、内部アドレス信号により各ブロックのセルに行及び列選択信号を出力する行デコーダ４及び列デコーダ３を備え、消去すべきメモリセルブロックがＢ１及びＢ３場合、消去イネーブル信号ＥＥＮ１，ＥＥＮ３を出力し、当該ブロックを消去し、消去後、メモリセルが消去されているかを検査し、メモリセルブロック内の全てのメモリセルが消去されている場合には、消去検査合格信号ＥＶＰｉ（i＝１〜４）（例えばＥＶＰ1）を出力し、消去イネーブル信号ＥＥＮｉをリセットすると共に消去禁止信号を出力し、まだ消去が完了されていない別のメモリセルブロックを消去するために、再度消去動作に入っても、追加して過剰に消去されることはないことが記載されている。
３．対比・判断
　本願の請求項１に係る発明（以下「前者」という。）と上記引用例記載の発明（以下「後者」という。）を比較する。
　後者は、不揮発性半導体記憶装置に関する消去方法の発明として捉えることができるので、両者は、いずれも不揮発性集積回路メモリの消去方法であって、後者の「消去可能な電気的に書き込み一括消去可能な不揮発性半導体記憶装置」、「ブロックデコーダ２」、「ブロック」、「行デコーダ４及び列デコーダ３」、「消去禁止信号」は、それぞれ前者の「電気的に消去およびプログラム可能な不揮発性集積回路メモリ」、「セクタカウンタを備えたアドレシング回路」、「セクタ」、「行と列とによってアドレシングを行うアドレスカウンタを備えたアドレシング回路」、「ロック」に対応しており、後者の「消去すべきメモリセルブロックがＢ１及びＢ３場合、消去イネーブル信号ＥＥＮ１，ＥＥＮ３を出力し、当該ブロックを消去し」は、前者の「(A) 全てのセクタに同時にパルスを印加することによってメモリのセルを消去するステップ」に対応し、後者の「消去後、メモリセルが消去されているかを検査し、メモリセルブロック内の全てのメモリセルが消去されている場合には、消去検査合格信号ＥＶＰｉ（i＝１〜４）（例えばＥＶＰ1）を出力し」は、前者の「(B) 各セクタ内の各メモリセルの消去を検出するステップ」に対応し、後者の「メモリセルブロック内の全てのメモリセルが消去されている場合には、消去禁止信号を出力し」は、前者の「(C) 未消去のセルが検出されなかった各セクタをロックするステップ」に対応し、後者の「まだ消去が完了されていない別のメモリセルブロックを消去するために、再度消去動作に入っても、追加して過剰に消去されることはない」は、前者の「(E) 次のロックされていないセクタに消去パルスを印加するステップ」に対応し、後者の「再度消去動作」とは、別のメモリセルブロックについて消去動作を同様に行うことに他ならないから、前者の「(F) ステップ(B) に戻るステップ」に対応しており、
　両者は、「電気的に消去およびプログラム可能な不揮発性集積回路メモリの消去方法であって、該集積回路メモリがセクタカウンタを備えたアドレシング回路によって別々に選択されるＮ個のセクタに分割されており、各セクタのセルは行と列とによってアドレシングを行うアドレスカウンタを備えたアドレシング回路によって選択される不揮発性集積回路メモリの消去方法であり、
  (A)全てのセクタに同時にパルスを印加することによってメモリのセルを消去するステップと、
  (B) 各セクタ内の各メモリセルの消去を検出するステップと、
  (C) 未消去のセルが検出されなかった各セクタをロックするステップと、
  (E) 次のロックされていないセクタに消去パルスを印加するステップと、
  (F) ステップ(B) に戻るステップと
を含むことを特徴とする方法。」
である点で一致し、
　（１）前者は、「Ｎ個のセクタがそれぞれｎ個ずつのセクタのｍ個のグループに分割されてい」るのに対して、後者は、グループに分割されていない点、
　（２）前者は、「(D) 全てのセクタがロックされているか否かを調べるステップ」を有しているのに対し、後者は、このようなステップを有しているか明確でない点で相違している。
　次に、上記相違点について検討する。
　相違点（１）について
　複数ブロックを有する半導体不揮発性記憶装置において、複数ブロックをまとめて一括消去することは、例えば特開平４−３３９４号公報に記載される如く周知であるから、後者のものにおいても、複数ブロックをグループに分割して一括消去するように構成することは当業者が容易になし得ることである。
　相違点（２）について
　後者の段落【００１４】には、「まだ消去が完了していない別のメモリセルブロックを消去するために、再度消去動作に入っても、追加して過剰に消去されることはなく、また、プリプログラムが行われない限り消去されることもない。」と記載され、また、メモリセルブロックが消去を完了している場合にはそのメモリセルブロックには消去禁止信号が出力されているのであるから、次の消去されていないメモリセルブロックを消去しようとする際に、この消去禁止信号が出力されているかどうかを調べるようにすることは当業者が容易に推考し得ることである。このことは、複数メモリセルブロックをグループ化した場合にも同様に適用し得ることは明らかである。
　また、本願発明の効果についてみても、上記事項の採用に伴って当然に予測される程度のものにすぎず、格別顕著なものがあるとは認められない。
　なお、請求人は、平成１０年７月１３日付けで提出した手続補正書で、「本願発明では、上記ステップ（Ａ）が、(a) セクタの消去を可能にするためにセクタのロックを解除し、それらの消去を決定するステップと、(b) 全体消去が行われるべきであるか否かを検出するステップと、(c) 全体消去が行われるべきであれば、各セクタ内のセクタカウンタおよびアドレスカウンタをリセットするステップと、(d) 少なくとも１グループ内の全てのセクタに消去パルスを印加するステップとを含むが、引例の発明ではこの（ａ）〜（ｄ）のステップは存在し得ない。」旨主張しているが、この（ａ）〜（ｄ）のステップは、本願の請求項１に係る発明を特定する事項ではないから採用できない。
４．むすび
　以上のとおりであるから、本願の請求項１に係る発明は、上記引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。