(57)【要約】【課題】接合不良を低減し、良好な接合構造を有する半導体装置の提供を目的とする。【解決手段】本発明に係る半導体装置は、半導体素子の主面に一の電極が分割して配置される複数の表面電極と、複数の表面電極の表面に、互いが離間して配置される複数の接合材と、複数の接合材を介して複数の表面電極に接続される板状のリードフレームとを備える。リードフレームは、凹状の断面形状を有し複数の表面電極に対応して配置される複数の第１リード部と、複数の表面電極の間に対応して配置される複数の第２リード部とを含む。半導体素子の主面から各第２リード部までの高さは、半導体素子の主面から各第１リード部までの高さよりも高い。【選択図】図１
2018088448.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の主面に一の電極が分割して配置される複数の表面電極と、
前記複数の表面電極の表面に、互いが離間して配置される複数の接合材と、
前記複数の接合材を介して前記複数の表面電極に接続される板状のリードフレームとを備え、
前記リードフレームは、凹状の断面形状を有し前記複数の表面電極に対応して配置される複数の第１リード部と、前記複数の表面電極の間に対応して配置される複数の第２リード部とを含み、
前記半導体素子の前記主面から各前記第２リード部までの高さは、前記半導体素子の前記主面から各前記第１リード部までの高さよりも高い半導体装置。
【請求項２】
各前記接合材の間かつ前記第２リード部と前記半導体素子との間に、前記リードフレームと前記複数の表面電極とが接合される領域の外に通じる経路をさらに備える請求項１に記載の半導体装置。
【請求項３】
各表面電極の面積が５０ｍｍ２以下である請求項１または請求項２に記載の半導体装置。
【請求項４】
前記リードフレームが含む各前記第１リード部の平面形状は、各前記表面電極の平面形状と同一である請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項５】
各前記接合材はＡｇを含む請求項１から請求項４のいずれか一項に記載の半導体装置。
【請求項６】
前記リードフレームは、各前記第１リード部が各前記接合材に接合する面に、少なくとも１つのバンプをさらに含む請求項１から請求項５のいずれか一項に記載の半導体装置。
【請求項７】
前記リードフレームは、各前記第１リード部に少なくとも１つの貫通穴をさらに含む請求項１から請求項６のいずれか一項に記載の半導体装置。
【請求項８】
前記複数の表面電極の各々は、０．２ｍｍ以上の間隔を有して格子状に配列される請求項１から請求項７のいずれか一項に記載の半導体装置。
【請求項９】
各前記表面電極は、平面視において、角が丸まった矩形、または、円形を有する請求項１から請求項８のいずれか一項に記載の半導体装置。
【請求項１０】
半導体素子の主面に一の電極が分割して配置される複数の表面電極を形成する工程と、
前記複数の表面電極の表面に、互いが離間して配置される複数の焼結材を成膜する工程と、
凹状の断面形状を有する複数の第１リード部が前記複数の表面電極に対応し、複数の第２リード部が前記複数の表面電極の間に対応するよう、前記複数の焼結材の上にリードフレームを載置する工程と、
前記複数の焼結材を加熱して複数の接合材を形成し、前記複数の接合材を介して前記リードフレームを前記複数の表面電極に接続する工程とを備え、
前記リードフレームを載置する工程において、前記半導体素子の前記主面から各前記第２リード部までの高さが、前記半導体素子の前記主面から各前記第１リード部までの高さよりも高くなるよう各前記第１リード部の各前記凹状の断面形状の底部が前記半導体素子側に配置され、
前記複数の焼結材を成膜する工程において、前記焼結材は、表面が有機材料によって被覆されたＡｇナノ粒子を含む半導体装置の製造方法。
【請求項１１】
前記複数の焼結材を成膜する工程において、前記焼結材は、前記Ａｇナノ粒子よりも粒径が大きくかつ表面が有機材料によって被覆されたＡｇマイクロ粒子をさらに含む請求項１０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に接合および配線構造に関する。
【背景技術】
【０００２】
近年、環境問題に配慮した高効率、省エネルギーな半導体装置の需要が高まっている。Ｓｉ及びＳｉＣ半導体装置は、一般民生機器及び産業機器から、自動車や電鉄、太陽光発電まで幅広い分野に採用されている。特に自動車や電鉄分野では、半導体装置が高負荷環境下つまり高温度環境下においても、高効率、低損失に動作することが求められる。具体的には、通常時におけるこれまでの動作温度（Ｔｊ）は１５０℃以下であったが、今後は１７５℃以上、さらには２００℃以上の高温環境下における動作が想定される。そのような高負荷環境下における動作は、半導体素子と実装基板とを接合するはんだや、半導体素子の表面に設けられたＡｌ配線の劣化を促進する。その結果、温度サイクルまたは電流サイクルに対する接合部や配線部の信頼性が低下する。
【０００３】
はんだ材やＡｌ配線材の代替材料として、より高い耐熱性を有するＡｇ焼結材が注目されている。特許文献１には、接合材にＡｇ焼結材を用いた半導体装置の接合方法が開示されている。特許文献２には、Ａｇ焼結材による接合方法が開示されている。Ａｇ焼結材による接合は、１０Ｍｐａ以上の加圧下において、１００ｍｍ２以上の大面積接合が可能である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−０１０７０３号公報
【特許文献２】特開２０１０−２２７９６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一方で、半導体素子表面の配線は、半導体素子へのダメージを避けるため、無加圧下または１０ＭＰａ以下の加圧状態で接合されることが望ましい。しかし、無加圧下では、接合領域の中央部に接合不良が生じやすい。これは、接合過程において、Ａｇ焼結材に含まれる有機溶媒が揮発してボイドとなり、接合材の焼結を阻害するからである。揮発した有機溶媒は、理想的には、半導体素子と接合層との界面を通って排出される。しかし、その排出経路が長い場合、有機溶媒は外部に排出されず接合層の内部にトラップされる。そのトラップされた有機溶媒が、ボイドや未接合領域を形成する。接合面積が大きくなるほど、接合領域の中央部から接合領域外までの排出経路は長くなり、接合不良が発生しやすい。また、大面積接合においては、Ａｇ焼結材の接合領域への供給量のばらつきもそれらボイドや未接合領域を形成する要因となる。このように、無加圧状態で、１００ｍｍ２以上の大面積領域をＡｇ焼結材によって接合する場合、接合不良が生じやすいという課題がある。
【０００６】
特許文献１には、スペーサによって接合層の厚さに対応した間隔を確保する接合方法が開示されている。また、特許文献２には、スペーサによってガスの排出経路を確保する接合方法が開示されている。しかしながら、特許文献１または特許文献２に記載の接合方法では、接合領域が大きくなるにつれて、つまり排出経路が長くなるにつれて、揮発する有機溶媒の排出困難性が増す。それらの方法は、大面積接合に適していない。
【０００７】
本発明は以上のような課題を解決するためになされたものであり、接合不良を低減し、良好な接合構造を有する半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、半導体素子の主面に一の電極が分割して配置される複数の表面電極と、複数の表面電極の表面に、互いが離間して配置される複数の接合材と、複数の接合材を介して複数の表面電極に接続される板状のリードフレームとを備える。リードフレームは、凹状の断面形状を有し複数の表面電極に対応して配置される複数の第１リード部と、複数の表面電極の間に対応して配置される複数の第２リード部とを含む。半導体素子の主面から各第２リード部までの高さは、半導体素子の主面から各第１リード部までの高さよりも高い。
【発明の効果】
【０００９】
本発明によれば、未接合部分等の接合不良を低減し、良好な接合構造を有する半導体装置の提供が可能となる。本発明に係る半導体装置は、接合部の信頼性が向上する。
【図面の簡単な説明】
【００１０】
【図１】実施の形態における半導体装置の断面図である。
【図２】実施の形態における半導体装置が含む半導体素子を示す図である。
【図３】実施の形態における接合面積に対するシェア強度および未接合領域割合を示す図である。
【図４】実施の形態における半導体装置の製造方法を説明するフローチャートである。
【図５】実施の形態の変形例１における半導体装置の断面図である。
【図６】実施の形態の変形例２における半導体装置の断面図である。
【図７】実施の形態の変形例３における半導体装置の平面図である。
【発明を実施するための形態】
【００１１】
本発明に係る半導体装置およびその製造方法の実施の形態を、図を参照しながら以下に説明する。なお、各図において、同一又は同様の構成には同じ符号を付して説明する。また、以下の実施の形態において、半導体装置は、インバータ回路などを構成する電力制御用半導体装置を例に説明する。
【００１２】
（半導体装置の構成）
図１は、実施の形態における半導体装置の断面図である。半導体装置は、回路基板７上に裏面接合材８によって接合される半導体素子１を備える。半導体素子１は、例えば、ＳｉまたはＳｉＣを主成分とするＭＯＳＦＥＴやＩＧＢＴである。
【００１３】
図２（ａ）は、半導体装置が備える半導体素子１の平面図であり、図２（ｂ）は図２（ａ）に示す半導体素子１のＩＩｂ−ＩＩｂ’における断面図である。半導体素子１は、主面１ａすなわち表面に、１つの電極が分割して配置される複数の表面電極２を含む。すなわち、それら細分割された複数の表面電極２は、１つの電極として機能する。例えば、複数の表面電極２は半導体素子１の主面１ａに設けられた１つの半導体領域（図示せず）に接合する。半導体領域とは、例えばコンタクト領域であり、各表面電極２はその同じコンタクト領域にキャリアを注入する。また、例えば、各表面電極２から１つのコンタクト領域に注入されたキャリアは、１つのチャネル（図示せず）に注入される。本実施の形態において、半導体素子１は、４つの表面電極２を含み、各表面電極２は、主面１ａに２行×２列に配置される。各表面電極２の平面形状は、角が丸まった矩形を有する。なお、各表面電極２の平面形状は、円形であってもよい。また、各表面電極２の面積は、５０ｍｍ２以下である。
【００１４】
半導体素子１の主面１ａにおいて、各表面電極２の間には絶縁体３が配置される。絶縁体３は、例えばポリイミド樹脂である。また、半導体素子１の裏面には裏面電極４が配置される。
【００１５】
図１に示すように、半導体素子１の裏面電極４は、裏面接合材８によって回路基板７上に接合される。その回路基板７は、例えばセラミック材料を積層した基板である。回路基板７はその表面に、複数の金属パターンを含む。その金属パターンは、例えば、半導体素子１の裏面電極４と接合するためのパターンを含む。または例えば、その金属パターンは半導体素子１が収容されるケースに設けられる端子部と接続するパターンを含む。それら金属パターンはＣｕ、ＡｇまたはＡｕ等を含む。また、金属パターンは、めっきにより形成される。半導体素子１の裏面電極４を回路基板７上に接合する裏面接合材８は、Ａｇを含む。裏面接合材８は、接合の際に拡散し、回路基板７の金属パターンと接合される。回路基板７の金属パターンと半導体素子１の裏面電極４とは、裏面接合材８を介して導通する。
【００１６】
また、半導体素子１は、複数の表面電極２の表面２ａに、複数の接合材６を備える。つまり、各接合材６は、各表面電極２の位置に対応して配置され、各接合材６は互いが離間している。各接合材６は、Ａｇを含む。また、半導体素子１は、複数の接合材６を介して複数の表面電極２に接続される板状のリードフレーム５を備える。リードフレーム５は、複数の表面電極２に対応して配置される複数の第１リード部５ａと、複数の表面電極２の間に対応して配置される複数の第２リード部５ｂとを含む。本実施の形態において、リードフレーム５が含む各第１リード部５ａの平面形状は、図２（ａ）に示す各表面電極２の平面形状と同一である。よって、各第１リード部５ａの平面形状は、角が丸まった矩形を有し、各表面電極２の配置に対応して、２行×２列に配置される。
【００１７】
図１に示すように、半導体素子１の主面１ａから各第２リード部５ｂまでの高さは、半導体素子１の主面１ａから各第１リード部５ａまでの高さよりも高い。本実施の形態においては、各第１リード部５ａは、各第２リード部５ｂよりも凹んだ断面形状を有する。リードフレーム５はＣｕを含む。
【００１８】
また、半導体装置は、各接合材６の間、および、第２リード部５ｂと半導体素子１との間に、経路９を含む。経路９は、リードフレーム５と複数の表面電極２とが接合される領域外に通じる。上述したように、半導体素子１の主面１ａから各第２リード部５ｂまでの高さが、主面１ａから各第１リード部５ａまでの高さよりも高い。よって、本実施の形態の半導体装置は、平面からなるリードフレームを備える半導体装置よりも、体積が大きな経路９を含む。
【００１９】
各表面電極２とリードフレーム５との接合強度および各接合材６の未接合領域の割合は、各表面電極２とリードフレーム５との接合面積に依存する。表１および図３は、接合面積に対するシェア強度および未接合領域割合を示す。
【００２０】
【表１】
2018088448.tif 000003
【００２１】
接合面積の減少とともに未接合領域の割合は減少し、シェア強度が向上する。シェア強度がターゲットを達成するのは、接合面積が４９ｍｍ２以下の場合である。よって、各表面電極２の面積は、各接合材６の形成誤差等を考慮して、５０ｍｍ２以下であることが好ましい。
【００２２】
（半導体装置の製造方法）
本実施の形態における半導体装置の製造方法を図１、図２および図４に従い説明する。図４は、半導体装置の製造方法を示すフローチャートである。まず、ステップＳ１にて、半導体素子１の主面１ａに複数の表面電極２を形成する。ただし、その複数の表面電極２は、１つの電極が細かく分割された電極である。各表面電極２の平面形状は、角が丸まった矩形を有し、また各表面電極２の面積は、５０ｍｍ２以下である。なお、各表面電極２の間には、絶縁体３が成膜される。
【００２３】
複数の表面電極２の表面２ａに、互いが離間して配置される複数の焼結材を成膜する（ステップＳ２）。つまり、各表面電極２の配置と大きさに対応して各焼結材を成膜する。各焼結材は、印刷または塗布により成膜される。各焼結材が塗布工程により成膜される場合、滴下（ディスペンス）工程を含む。焼結材は、リードフレーム５と各表面電極２とを接続する接合材６の前駆体である。焼結材は金属粒子を含み、それらは加熱されることによって互いが結合し接合材６となる。本実施の形態において、焼結材は、ナノメートルオーダーの粒径を有するＡｇナノ粒子を含むＡｇ粒子ペーストである。Ａｇナノ粒子の表面は有機保護膜により被覆されている。その有機保護膜はＡｇナノ粒子がペースト内で凝集することを防止する。Ａｇ粒子ペーストは、印刷工程または塗布工程に適した濃度の有機溶媒を含む。焼結材は、Ａｇナノ粒子よりも粒径が大きくかつ表面が有機材料によって被覆されたＡｇマイクロ粒子をさらに含んでも良い。すなわち、焼結材は、粒径がナノメートルオーダーのＡｇナノ粒子と粒径がマイクロメートルオーダーのＡｇマイクロ粒子とが混合されたＡｇ粒子ペーストであっても良い。
【００２４】
つづいて、リードフレーム５を各焼結材の上に載置する（ステップＳ３）。なお、載置する工程の前に、予め以下のリードフレーム５を準備する。リードフレーム５は、複数の第１リード部５ａと複数の第２リード部５ｂとを含み、各第１リード部５ａは、半導体素子１の各表面電極２の平面形状と同じ平面形状を有し、かつ、凹状の断面形状を有する。本実施の形態において、各第１リード部５ａは、リードフレーム５をエンボス加工して形成される。ステップＳ３において、各第１リード部５ａが半導体素子１の各表面電極２の配置に対応し、各第２リード部５ｂが各表面電極２の間に対応するよう、リードフレーム５を各焼結材の上に載置する。さらにその際、各第１リード部５ａが有する凹状の形状は半導体素子１側に配置される。言い換えると、エンボス加工された領域が、半導体素子１の主面１ａの方向に凸状態となるよう配置される。これにより、半導体素子１の主面１ａから各第２リード部５ｂまでの高さが、半導体素子１の主面１ａから各第１リード部５ａまでの高さよりも高くなる。
【００２５】
つづいて、焼結材を乾燥させる（ステップＳ４）。本実施の形態においては、Ａｇ粒子ペーストが含む有機溶媒を乾燥させる。その後、焼結材を加熱する（ステップＳ５）。加熱により、焼結材に含まれるＡｇナノ粒子またはＡｇマイクロ粒子が互いに結合し、接合層が形成される。つまり図１に示す接合材６が形成される。焼結材の一部は、拡散して第１リード部５ａの表面を構成する金属および表面電極２の表面２ａを構成する金属とも接合する。これにより、接合材６を介してリードフレーム５が表面電極２に接続される。焼結材の加熱工程は、リフロー工程であっても良いし、リードフレーム５と半導体素子１との間に応力を加えながら加熱する加熱プレス工程であっても良い。
【００２６】
焼結材を加熱する工程において、有機保護膜の成分やＡｇ粒子ペーストを希釈していた有機溶剤が揮発しガスが発生する。その焼結材の内部で発生するガスは、細分割された各表面電極２の間またはその各接合材６の間に設けられた経路９を通じて外部へ排出される。
【００２７】
（効果）
本実施の形態における半導体装置は、半導体素子１の主面１ａに一の電極が分割して配置される複数の表面電極２と、複数の表面電極２の表面２ａに、互いが離間して配置される複数の接合材６と、複数の接合材６を介して複数の表面電極２に接続される板状のリードフレーム５とを備える。リードフレーム５は、複数の表面電極２に対応して配置され凹状の断面形状を有する複数の第１リード部５ａと、複数の表面電極２の間に対応して配置される複数の第２リード部５ｂとを含む。半導体素子１の主面１ａから各第２リード部５ｂまでの高さは、半導体素子１の主面１ａから各第１リード部５ａまでの高さよりも高い。また、半導体装置が含む半導体素子１半導体装置は、各接合材６の間かつ第２リード部５ｂと半導体素子１との間に、リードフレーム５と複数の表面電極２とが接合される領域の外に通じる経路９をさらに備える。
【００２８】
大面積の電極を細かく分割して配置した複数の表面電極２および複数の接合材６により、接合部、特にその中央部から経路９までの距離が短縮される。半導体装置は、接合材６の前駆体である焼結材に含まれる有機溶媒の排出を促進し、有機溶媒が接合材６の内部にトラップされることを防ぐ。また、半導体装置は、経路９によって、有機溶媒を接合領域外に排出する排出経路を確保する。その結果、焼結材を構成する粒子の結合度合いが向上し、接合材６の品質が向上する。
【００２９】
本実施の形態における半導体装置は、接合材６の接合不良を低減し、高品質な接合構造および配線構造を実現する。良好な接合層をなすことで、半導体装置の信頼性が向上する。また、接合材６による表面電極２の第１リード部５ａとの接合部が細分化されることによって、そこに加わる応力が緩和され、接合箇所の信頼性がさらに向上する。
【００３０】
また、半導体装置が含む半導体素子１の主面１ａに設けられる各表面電極２の面積は５０ｍｍ２以下である。このような構成を備える半導体装置は、接合材６による表面電極２の第１リード部５ａとの接合部、特にその中央部から排出される有機溶媒の排出経路を短くする。半導体装置は、焼結材から排出される有機溶媒が接合材６の内部にトラップされることを抑制する。半導体装置は接合不良を低減する。また、各接合材６の面積も各表面電極２の面積に応じて細分化される。そのため、各接合材６に加わる応力が緩和され、接合箇所の信頼性がさらに向上する。
【００３１】
また、半導体装置が備えるリードフレーム５の各第１リード部５ａの平面形状は、各表面電極２の平面形状と同一である。このような構成を備える半導体装置は、半導体素子１の各表面電極２と各第１リード部５ａとを確実に接続しながら、焼結材から発生する有機溶媒も排出する。
【００３２】
また、半導体装置が備える各接合材６はＡｇを含む。このような構成を備える半導体装置は、リードフレーム５と半導体素子１との接合箇所つまり接合材６の耐熱性が向上する。
【００３３】
また、半導体装置が含む半導体素子１の主面１ａに設けられる各表面電極２は、平面視において、角が丸まった矩形を有する。または、各表面電極は、円形を有する。このような構成を備える半導体装置においては、平面視において、接合領域の中央部から各表面電極２の角部分までの排出経路が短い。よって、半導体装置は、焼結材を加熱する際に、焼結材の内部から発生する有機溶剤を効率的に排出する。
【００３４】
本実施の形態における半導体装置の製造方法は、半導体素子１の主面１ａに一の電極が分割して配置された複数の表面電極２を形成する工程と、複数の表面電極２の各々の表面２ａに、互いが離間して配置される複数の焼結材を成膜する工程と、凹状の断面形状を有する複数の第１リード部５ａが複数の表面電極２の配置に対応し、複数の第２リード部５ｂが複数の表面電極２の間に対応するよう、複数の焼結材の上にリードフレーム５を載置する工程と、複数の焼結材を加熱して複数の接合材６を形成し、複数の接合材６を介してリードフレーム５を複数の表面電極２に接続する工程とを備える。リードフレーム５を載置する工程において、半導体素子１の主面１ａから各第２リード部５ｂまでの高さは、半導体素子１の主面１ａから各第１リード部５ａまでの高さよりも高くなるよう各第１リード部５ａの各凹状の断面形状の底部が半導体素子１側に配置される。また、複数の焼結材を成膜する工程において、焼結材は、表面が有機材料によって被覆されたＡｇナノ粒子を含む。
【００３５】
大面積の電極が必要な半導体装置においても、大面積電極を細かく分割して配置した複数の表面電極２および複数の接合材６により、接合部、特にその中央部から排出されるガスの排出経路が短縮される。半導体装置は、接合材６の前駆体である焼結材に含まれる有機溶媒の排出を促進し、有機溶媒が接合材６の内部にトラップされることを防ぐ。また、各表面電極２に対応して配置される各接合材６の間、および、第２リード部５ｂと半導体素子１との間に設けられる経路９は、有機溶媒を接合領域外に排出する。その結果、焼結材を構成する粒子の結合度合いが向上し、接合材６の品質が向上する。
【００３６】
また、焼結材に粒径がナノメートルオーダーのＡｇナノ粒子を用いることで、融点降下が生じ、Ａｇナノ粒子の焼結つまり結合が促進される。よって、プロセス温度３００℃以下で、リードフレーム５と表面電極２とが接合可能となる。
【００３７】
本実施の形態における半導体装置は、接合材６の接合不良を低減し、高品質な接合構造および配線構造を実現する。良好な接合層をなすことで、半導体装置の信頼性が向上する。また、接合材６による表面電極２の第１リード部５ａとの接合部が細分化されることによって、そこに加わる応力が緩和され、接合箇所の信頼性がさらに向上する。
【００３８】
本実施の形態における半導体装置の製造方法は、複数の焼結材を成膜する工程において、焼結材は、Ａｇナノ粒子よりも粒径が大きくかつ表面が有機材料によって被覆されたＡｇマイクロ粒子をさらに含む。Ａｇナノ粒子は、緻密に結合して、接合材６の品質向上および品質安定化をもたらす。また、Ａｇマイクロ粒子を添加することで、Ａｇ粒子間の接合距離が短くなり、焼結材を構成する粒子の結合度合いが向上し、接合材６の品質が向上する。
【００３９】
（実施の形態の変形例１）
実施の形態の変形例１における半導体装置を説明する。なお、上記の実施の形態と同様の構成および動作については説明を省略する。
【００４０】
図５は、本変形例１における半導体装置の断面図である。リードフレーム５は、各第１リード部５ａが各接合材６に接合する面に、少なくとも１つのバンプ５ｃをさらに含む。バンプ５ｃは、接合材６からなる接合層の厚さと同じ半径を有する。バンプ５ｃは、例えば、ワイヤボンダーによって形成されるワイヤバンプである。また、バンプ５ｃは、例えば、ＡｇまたはＣｕからなる。
【００４１】
半導体装置の製造方法が含む焼結材を加熱する工程において、有機保護膜の成分やＡｇ粒子ペーストを希釈していた有機溶剤が揮発しガスが発生する。その焼結材の内部で発生するガスは、細分割された各表面電極２またはその各接合材６の間に設けられた経路９を通じて外部へ排出される。バンプ５ｃは、表面電極２とリードフレーム５との間にクリアランスを確保する。つまり、バンプ５ｃは、有機溶媒が揮発して排出される経路を確保する。その結果、焼結材を構成する粒子の結合度合いが向上し、接合材６の品質が向上する。また、バンプ５ｃは、接合層つまり接合材６の厚さばらつきを低減する。半導体装置は、バンプ５ｃを含むリードフレームを備えることで、良好な接合層を得る。
【００４２】
（実施の形態の変形例２）
実施の形態の変形例２における半導体装置を説明する。なお、上記の実施の形態と同様の構成および動作については説明を省略する。
【００４３】
図６は、本変形例２における半導体装置の断面図である。リードフレーム５は、各第１リード部５ａに少なくとも１つの貫通穴５ｄをさらに含む。半導体装置の製造方法が含む焼結材を加熱する工程において、有機保護膜の成分やＡｇ粒子ペーストを希釈していた有機溶剤が揮発しガスが発生する。その焼結材の内部で発生するガスは、細分割された各表面電極２またはその各接合材６の間に設けられた経路９に加えて、貫通穴５ｄからも外部へ排出される。その結果、焼結材を構成する粒子の結合度合いが向上する。半導体装置は、貫通穴５ｄを含むリードフレームを備えることで、良好な接合層を得る。
【００４４】
（実施の形態の変形例３）
実施の形態の変形例３における半導体装置について説明する。なお、上記の実施の形態と同様の構成および動作については説明を省略する。
【００４５】
図７は、本変形例３における半導体装置の平面図である。本変形例３において、半導体素子１は、９個の表面電極２を含み、各表面電極２は、主面１ａに３行×３列に配置される。リードフレーム５の各第１リード部５ａは、各表面電極２と同じ平面形状を有し、平面視において同じ位置に配置される。よって、図７においては、９個の表面電極２のうち、右上に示される２個の表面電極２を破線で示している。他の７個の表面電極２は、第１リード部５ａと同じ位置に配置されている。複数の表面電極２の各々は、０．２ｍｍ以上の間隔を有して格子状に配列される。つまり、各表面電極２の間隔Ｄとすると、Ｄ≧０．２ｍｍの式を満たす。
【００４６】
焼結材が印刷工程によって成膜される場合、その印刷工程は位置ずれや寸法ずれなどの誤差を含む。各表面電極２が０．２ｍｍ以上の間隔を有して配置されることにより、例えば、焼結材の一部が隣に位置する表面電極上に成膜されることを防ぐ。また、リードフレーム５を焼結材上に載置する工程も、位置ずれ等の誤差を含む。各表面電極２が０．２ｍｍ以上の間隔を有して配置されることにより、第１リード部５ａの一部が配置対象の隣に位置する焼結材に接触して配置されることを防ぐ。これにより、格子状に設置された各接合材は、互いに接触せず、直線状の経路９が形成される。有機溶媒は焼結材から接合領域外まで直線的な経路９を通って排出される。その結果、焼結材を構成する粒子の結合度合いが向上し、接合材６の品質が向上する。そして、半導体装置の信頼性が向上する。
【００４７】
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略したりすることが可能である。本発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００４８】
１  半導体素子、１ａ  主面、２  表面電極、２ａ  表面、５  リードフレーム、５ａ  第１リード部、５ｂ  第２リード部、６  接合材、９  経路。
【図１】
2018088448.tif 000004
【図２】
2018088448.tif 000005
【図３】
2018088448.tif 000006
【図４】
2018088448.tif 000007
【図５】
2018088448.tif 000008
【図６】
2018088448.tif 000009
【図７】
2018088448.tif 000010