(57)【要約】【課題】ＭＩＭＯ方式が適用されるレーダ装置において、送信チャネル間又は受信チャネル間の同期を確保して受信性能の低下を抑制できるレーダ装置を得ること。【解決手段】ＦＭ−ＣＷレーダ１００は、ミリ波送信モジュール３４と、マイコン２０を有するミリ波受信モジュール２３とが分散配置されて接続ケーブル２２で接続される。ミリ波送信モジュール３４は、ミリ波受信モジュール２３から伝送されたリファレンス信号ＶＲＥＦＯの帰還信号をミリ波受信モジュール２３に入力し、当該帰還信号を順次選択するアナログスイッチ４１を備える。マイコン２０は、リファレンス信号ＶＲＥＦＯとリファレンス信号ＶＲＥＦＯの帰還信号との位相差を検出する位相差検出部３５、及び位相差検出部３５が検出した位相差を基に、送信高周波回路３２，３３への入力信号を遅延させる制御を行う位相差制御部３６を備える。【選択図】図１
2018205218.tif 000002
【特許請求の範囲】
【請求項１】
レーダ信号を生成する送信モジュールと、前記レーダ信号を受信する受信モジュールとが分散配置され、前記送信モジュールと前記受信モジュールとが信号接続インターフェースで接続される構成のレーダ装置であって、
前記送信モジュールは、
複数の送信チャネルを有し、前記送信チャネルごとに、前記受信モジュールから伝送されたリファレンス信号を用いて前記レーダ信号を生成する送信高周波回路と、
前記送信チャネルごとに入力された前記リファレンス信号のそれぞれの帰還信号を前記受信モジュールに入力し、複数の前記帰還信号を順次選択する信号選択器と、
を備え、
前記受信モジュールは、
前記リファレンス信号を生成する基準発振器と、
複数の受信チャネルを有し、前記レーダ信号の反射波を受信する受信高周波回路と、
前記リファレンス信号と前記帰還信号との位相差を検出する位相差検出部と、
前記位相差を基に、前記送信高周波回路への入力信号を遅延させる制御を行う位相差制御部と、
を備えたことを特徴とするレーダ装置。
【請求項２】
前記送信高周波回路への入力信号を遅延させる遅延回路を有し、
前記遅延回路が、前記送信モジュールに設けられていることを特徴とする請求項１に記載のレーダ装置。
【請求項３】
前記送信高周波回路への入力信号を遅延させる遅延回路を有し、
前記遅延回路が、前記受信モジュールに設けられていることを特徴とする請求項１に記載のレーダ装置。
【請求項４】
受信モジュールは、周囲温度をモニタする温度センサを備え、
前記周囲温度が設定値以上変化したときに、前記位相差制御部による制御を行う
ことを特徴とする請求項１から３の何れか１項に記載のレーダ装置。
【請求項５】
前記受信高周波回路から出力された信号を基に、目標諸元を算出する目標諸元算出部を備えたことを特徴とする請求項１から４の何れか１項に記載のレーダ装置。
【請求項６】
レーダ信号生成する送信モジュールと、前記レーダ信号を受信する受信モジュールとが分散配置され、前記送信モジュールと前記受信モジュールとが接続ケーブルで接続される構成のレーダ装置であって、
前記送信モジュールは、
複数の送信チャネルを有し、前記送信チャネルごとに、前記受信モジュールから伝送されたリファレンス信号を用いて前記レーダ信号を生成する送信高周波回路と、
前記送信チャネルごとに入力された前記リファレンス信号のそれぞれの帰還信号を前記受信モジュールに入力し、複数の前記帰還信号を順次選択する信号選択器と、
を備え、
前記受信モジュールは、
前記リファレンス信号を生成する基準発振器と、
複数の受信チャネルを有し、前記レーダ信号の反射波を受信する受信高周波回路と、
前記リファレンス信号と前記帰還信号との位相差を検出する位相差検出部と、
前記受信高周波回路から出力された信号と前記位相差とを基に、高速フーリエ変換処理を行う処理部と、
を備えたことを特徴とするレーダ装置。
【請求項７】
前記受信モジュールは、前記リファレンス信号を前記受信高周波回路と前記送信高周波回路とに分配する分配器を備えたことを特徴とする請求項１から６の何れか１項に記載のレーダ装置。
【請求項８】
前記分配器は、前記送信チャネルの数に対応した複数の出力端、前記受信高周波回路に分配するための１つの出力端、及び前記位相差検出部に分配するための１つの出力端を有することを特徴とする請求項７に記載のレーダ装置。
【請求項９】
前記処理部は、目標諸元を算出する目標諸元算出部であることを特徴とする請求項６から８の何れか１項に記載のレーダ装置。
【請求項１０】
信号接続インターフェースは、接続ケーブルであることを特徴とする請求項１から９の何れか１項に記載のレーダ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、目標物体を探知するレーダ装置に関する。
【背景技術】
【０００２】
近年、自動車に搭載されて、目標物体を探知するレーダ装置の開発が進められている。目標物体の一例は、レーダ装置が搭載される自動車が走行する場合の当該自動車の前方を走行する自動車である。目標物体の他の例は、レーダ装置が搭載される自動車が走行する場合の当該自動車の前方に位置する障害物である。レーダ装置の一方式に、周波数変調連続波（Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｅｄ  Ｃｏｎｔｉｎｕｏｕｓ  Ｗａｖｅｓ、以下「ＦＭ−ＣＷ」と略記）を使用するＦＭ−ＣＷレーダがある。ＦＭ−ＣＷレーダは、構成が容易であり、ベースバンドで取り扱う周波数帯域が比較的低周波数であり、信号処理が容易になるという特徴がある。
【０００３】
ＦＭ−ＣＷレーダでは、送信周波数を低周波から高周波へと変化させるアップチャープ信号と、高周波から低周波へと変化させるダウンチャープ信号とが用いられる。ＦＭ−ＣＷレーダは、アップチャープ信号とダウンチャープ信号とから得られるビート信号のピーク周波数の和及びピーク周波数の差の情報を基に、目標物体との距離、目標物体の速度、及び目標物体の方位が算出される（下記特許文献１及び非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−２１７８５３号公報
【非特許文献】
【０００５】
【非特許文献１】Ｓ．Ａ．Ｈｏｖａｎｅｓｓｉａｎ  “Ｒａｄａｒ  Ｓｙｓｔｅｍ  Ｄｅｓｉｇｎ  ＆  Ａｎａｌｙｓｉｓ”（Ａｒｔｅｃｈ  Ｈｏｕｓｅ、Ｐ．７８〜Ｐ．８１）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＦＭ−ＣＷレーダにおいて、高精度の目標物検出には、ＦＭ−ＣＷレーダの高分解能化が必要不可欠である。高分解能化の実現には、ＦＭ−ＣＷレーダのアンテナ開口の拡大が必要となる。ところが、アンテナ開口の拡大には、車両への搭載性が悪化し、車両の意匠性が損なわれるといった問題がある。
【０００７】
搭載性の向上には、ＦＭ−ＣＷレーダを送信系と受信系とに分離することで小型化及び薄型化を図った上で、分散配置することが有効である。高分解能化の実現には、送信系及び受信系をマルチチャネル化する複数入力及び複数出力（Ｍｕｌｔｉ  Ｉｎｐｕｔ  Ｍｕｌｔｉ  Ｏｕｔｐｕｔ、以下「ＭＩＭＯ」と略記）方式を採用し、等価的にアンテナ開口を拡大させることを狙った「ＭＩＭＯ型ＦＭ−ＣＷレーダ」が知られている。ＭＩＭＯ型ＦＭ−ＣＷレーダの特徴のうち、送信系と受信系とを分散配置することは、ＦＭ−ＣＷレーダにおいて、搭載性向上の実現に有効である。また、ＭＩＭＯ方式の全てを採用せずとも、送信系と受信系とを分散配置することは、等価的なアンテナ開口の拡大を通じて、高分解能化にも有効である。
【０００８】
ＦＭ−ＣＷレーダをミリ波帯で構成する場合、レーダモジュールは、送信系を構成するミリ波用の送信モジュールと、受信系を構成するミリ波用の受信モジュールとに区分して構成される。このとき、当該送信モジュール及び受信モジュールのそれぞれにミリ波用の変調信号源が備えられる。ミリ波用の変調信号源は、電圧制御発振器（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌａｔｏｒ：以下、適宜「ＶＣＯ」と略記）に、位相同期（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ、以下、適宜「ＰＬＬ」と略記）制御を適用する構成が一般的である。
【０００９】
送信処理及び受信処理におけるＰＬＬ制御では、変調タイミング及び信号位相を、送信系及び受信系ごとに各チャネル間で同期させる必要がある。送信系とは、送信処理を行う処理系の全体を指して呼ぶ。受信系とは、受信処理を行う処理系の全体を指して呼ぶ。チャネルとは、送信系及び受信系の各信号処理における一纏まりの処理単位である。チャネルは、送信系及び受信系ごとに独立して定めることができる。
【００１０】
ＭＩＭＯ型ＦＭ−ＣＷレーダを車両に搭載した場合、受信モジュールと送信モジュールとを接続する接続ケーブルの引回しが車種によって異なり、接続ケーブルの長さも車種によって異なる可能性が高い。また、接続ケーブルの曲り具合、又は接続ケーブルコネクタとモジュールとの間の嵌合具合によって、チャネル間のインピーダンスが変化する。さらに、接続ケーブル及び基板配線におけるチャネル間の配線長がばらつく可能性も高い。これらの要因により、各チャネルの信号を同期させるための同期用リファレンス信号の信号位相がばらついて、送信チャネル間又は受信チャネル間の同期が不十分になって受信精度が低下するおそれがある。
【００１１】
本発明は、上記に鑑みてなされたものであって、送信チャネル間又は受信チャネル間の同期を確保して受信性能の低下を抑制できるレーダ装置を得ることを目的とする。
【課題を解決するための手段】
【００１２】
上述した課題を解決し、目的を達成するために、本発明は、レーダ信号を生成する送信モジュールと、レーダ信号を受信する受信モジュールとが分散配置され、送信モジュールと受信モジュールとが信号接続インターフェースで接続される構成のレーダ装置である。送信モジュールは、複数の送信チャネルを有し、送信チャネルごとに、受信モジュールから伝送されたリファレンス信号を用いてレーダ信号を生成する送信高周波回路、及び送信チャネルごとに入力されたリファレンス信号のそれぞれの帰還信号を受信モジュールに入力し、複数の帰還信号を順次選択する信号選択器を備える。受信モジュールは、リファレンス信号を生成する基準発振器、複数の受信チャネルを有し、レーダ信号の反射波を受信する受信高周波回路、リファレンス信号と帰還信号との位相差を検出する位相差検出部、当該位相差を基に、送信高周波回路への入力信号を遅延させる制御を行う位相差制御部を備える。
【発明の効果】
【００１３】
本発明によれば、送信チャネル間又は受信チャネル間の同期が確保され、受信性能の低下が抑制される、という効果を奏する。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１に係るＦＭ−ＣＷレーダの構成を示すブロック図
【図２】実施の形態１に係るレーダ装置の同期方法の説明に供するフローチャート
【図３】図２のフローでレーダ装置の同期を確保した後に行う目標諸元算出処理の説明に供するフローチャート
【図４】実施の形態３に係るＦＭ−ＣＷレーダの構成を示すブロック図
【図５】実施の形態３に係るレーダ装置の同期方法の説明に供するフローチャート
【発明を実施するための形態】
【００１５】
以下に添付図面を参照し、本発明の実施の形態に係るレーダ装置について詳細に説明する。なお、以下の実施の形態により、本発明が限定されるものではない。また、以下の実施の形態では、ミリ波帯のＦＭ−ＣＷレーダを例示して説明するが、ＦＭ−ＣＷレーダ以外のレーダ装置に適用できること、及び、ミリ波帯以外のレーダ装置に適用できることは言うまでもない。また、以下の説明において、物理的な接続と電気的な接続とは、特に区別せず、単に「接続」という文言を使用する。
【００１６】
実施の形態１．
図１は、実施の形態１に係るＦＭ−ＣＷレーダ１００の構成を示すブロック図である。実施の形態１に係るＦＭ−ＣＷレーダ１００は、ＭＩＭＯ型ＦＭ−ＣＷレーダであり、図示のように、ミリ波受信モジュール２３と、ミリ波送信モジュール３４とを有する。ミリ波受信モジュール２３とミリ波送信モジュール３４とは、一対のコネクタ２２ａ，２２ｂを有する信号接続インターフェースとしての接続ケーブル２２を介して接続されている。ミリ波送信モジュール３４は、高周波のレーダ（ＲＡｄｉｏ  Ｄｅｔｅｃｔｉｎｇ  Ａｎｄ  Ｒａｎｇｉｎｇ：ＲＡＤＡＲ）信号を生成する。ミリ波受信モジュール２３は、空間に放射されたレーダ信号の目標物体からの反射波を受信する。なお、接続ケーブル２２は、ツイストペア、同軸線等を用いた電気信号ケーブルが好ましいが、光信号ケーブルであってもよい。また、接続ケーブル２２の代わりに、信号接続インターフェースとして、ブルートゥース（登録商標）、ミリ波無線等による無線ＬＡＮによって信号を接続するものを用いてもよい。
【００１７】
ミリ波送信モジュール３４は、レーダ信号を電波にして空間に放射する送信アンテナ３０，３１と、ミリ波受信モジュール２３から伝送されたリファレンス信号ＶＲＥＦＯを用いてレーダ信号を生成する送信高周波回路３２，３３と、リファレンス信号ＶＲＥＦＯの帰還信号をミリ波受信モジュール２３側に入力し、当該帰還信号を順次選択する複数入力１出力のアナログスイッチ４１と、を備える。アナログスイッチ４１は、信号選択器の一例である。リファレンス信号ＶＲＥＦＯは、ミリ波受信モジュール２３から渡される。
【００１８】
図１において、“Ｔｘ”の表記は、ミリ波送信モジュール３４の構成部すなわち送信側の構成部であることを表している。“Ｒｘ”の表記は、ミリ波受信モジュール２３の構成部すなわち受信側の構成部であることを表している。“＃１”の表記は、第１番目の構成部であることを表している。“＃ｍ”の表記は、第ｍ番目の構成部であることを表している。ｍは、送信系のチャネル数である。“＃ｎ”の表記は、第ｎ番目の構成部であることを表している。ｎは、受信系のチャネル数である。ｍ及びｎは、２以上の整数である。ｍ及びｎは、同じ数であっても、異なる数であってもよい。なお、送信系のチャネルを「送信チャネル」と呼び、受信系のチャネルは「受信チャネル」と呼ぶことがある。また、第１番目の送信高周波回路３２から第ｍ番目の送信高周波回路３３までを含めた全体を指して「送信高周波回路」と呼ぶ場合がある。
【００１９】
上述したように、ＦＭ−ＣＷレーダでは、送信周波数を低周波から高周波へと変化させるアップチャープ信号と、高周波から低周波へと変化させるダウンチャープ信号とが用いられる。アップチャープ信号と、ダウンチャープ信号とを含む信号を、変調信号と呼ぶ。
【００２０】
送信高周波回路３２は、変調信号を生成する際に設定された変調動作を行う位相同期制御回路（以下、「ＰＬＬ」と略記）２４と、ＰＬＬ２４と連携して変調信号を生成するＶＣＯ２６と、ＶＣＯ２６が出力する変調信号を信号増幅するためのパワーアンプ（Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ、以下「ＰＡ」と略記）２８と、ＰＬＬ２４への入力信号を遅延させる遅延回路４２と、を備える。送信高周波回路３３も同様に、ＰＬＬ２５、ＶＣＯ２７、ＰＡ２９、及び遅延回路４３を備えている。遅延回路４２，４３のそれぞれには、後述する分配器２から出力されるリファレンス信号ＶＲＥＦＯが入力される。遅延回路４２，４３の遅延時間は、後述する制御回路２１から出力される制御信号によって制御される。
【００２１】
送信高周波回路３２，３３の各要素は、モノリシックマイクロ波集積回路（Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  ＩＣ、以下「ＭＭＩＣ」と略記）で構成されている。送信高周波回路３２，３３は、ＭＩＭＯ方式において必要となる分だけチャネル数を増やすことができる。なお、図１では、遅延回路４２，４３は、送信高周波回路３２，３３の内部に設ける構成を例示しているが、ミリ波受信モジュール２３に設けることも可能である。すなわち、ＰＬＬ２４，２５への入力信号を遅延させる構成であれば、送信高周波回路３２，３３の内部又は外部の何れの箇所に設けられていてもよい。
【００２２】
ミリ波受信モジュール２３は、ミリ波送信モジュール３４から空間に放射された電波の目標物体からの反射波を受信する受信アンテナ１１，１２と、受信アンテナ１１，１２からの受信信号を受領する受信高周波回路１５と、受信高周波回路１５から出力された信号を基に、目標物体までの距離、目標物体の速度、及び目標物体の方位を検出する信号処理部１６と、送信高周波回路３２，３３及び受信高周波回路１５に印加する各種の制御電圧、並びにアナログスイッチ４１を制御する制御信号を生成する制御回路２１と、を備える。
【００２３】
受信高周波回路１５は、受信アンテナ１１，１２で受信されたそれぞれの受信信号を信号増幅する低雑音増幅器（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ、以下「ＬＮＡ」と略記）９，１０と、ＬＮＡ９，１０で信号増幅されたそれぞれの受信信号をローカル信号によってダウンコンバートするミキサ（Ｍｉｘｅｒ、以下「ＭＩＸ」と略記）７，８と、ＭＩＸ７，８によってダウンコンバートされたそれぞれの信号、すなわちそれぞれのベースバンド信号を増幅するベースバンドアンプ回路５，６と、を備える。ベースバンドアンプ回路５，６の出力は、アナログ信号である。また、受信高周波回路１５は、ベースバンドアンプ回路５，６のそれぞれの出力をディジタル信号に変換するアナログディジタル変換器（Ａｎａｌｏｇｕｅ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ、以下「ＡＤＣ」と略記）３，４を備える。
【００２４】
受信高周波回路１５の各要素は、ＭＭＩＣで構成される。受信高周波回路１５は、ＭＩＭＯ方式において必要となる分だけチャネル数を増やすことができる。
【００２５】
信号処理部１６は、各種の演算を行うマイコン２０を備える。マイコン２０は、演算手段の一例である。マイコン２０に代えて、マイクロプロセッサ、マイクロコンピュータ、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、又はＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）といった他の演算手段を用いてもよい。また、マイコン２０に代えて、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、又は、これらを組み合わせた処理回路を用いてもよい。
【００２６】
マイコン２０は、不揮発性メモリ１８を有する。不揮発性メモリ１８には、ＶＣＯ１４を変調動作させるために必要なＰＬＬ１３の変調設定値、並びに、受信高周波回路１５及び送信高周波回路３２，３３のバイアス設定値が格納される。
【００２７】
マイコン２０は、目標物体までの距離、目標物体の速度、及び目標物体の方位を含む目標物体の諸元である目標諸元を算出する第１の処理部５０を有する。実施の形態１において、第１の処理部５０は、目標諸元算出部の機能を有する。第１の処理部５０は、目標諸元を算出するため、ＡＤＣ３，４の出力に対して高速フーリエ変換（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ、以下「ＦＦＴ」と略記）処理を行う。
【００２８】
信号処理部１６は、リファレンス信号ＶＲＥＦＯを生成する基準発振器１と、リファレンス信号ＶＲＥＦＯを受信高周波回路１５及び送信高周波回路３２，３３に分配する分配器２と、を更に備える。リファレンス信号ＶＲＥＦＯは、アナログ信号である。基準発振器１の一例は、水晶発振器である。分配器２は、送信チャネル数ｍに対応したｍ個の出力端と、受信高周波回路１５に分配するための１個の出力端と、信号処理部１６に分配するための１個の出力端とによる、全部で“ｍ＋２”個の出力端を有する。すなわち、分配器２は、１つの分配器で、受信高周波回路１５、送信高周波回路３２，３３、及び信号処理部１６という３つの異なる機能を有する構成部にリファレンス信号ＶＲＥＦＯを分配する機能を有している。このような機能を有する分配器２を用いれば、接続ケーブル２２におけるコネクタ２２ａとの接続を簡易に行うことができる。
【００２９】
信号処理部１６は、周囲温度をモニタする周囲温度モニタ１９を備える。周囲温度モニタ１９は、温度センサである。周囲温度モニタ１９によってミリ波受信モジュール２３の周囲温度が定期的にモニタされる。周囲温度モニタ１９がモニタした温度データは、ＦＭ−ＣＷレーダ１００におけるレーダ信号の周波数であるレーダ周波数の情報と共に不揮発性メモリ１８に格納される。周囲温度のデータと共に送信周波数の情報を不揮発性メモリ１８に格納することで、送信周波数が規定値からずれが生じていないかを確認することができる。
【００３０】
信号処理部１６は、分配器２で分配されたリファレンス信号ＶＲＥＦＯをディジタル信号に変換するためのアナログディジタル変換器（Ａｎａｌｏｇｕｅ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ、以下「ＡＤＣ」略記）３９と、リファレンス信号ＶＲＥＦＯの帰還信号をディジタル信号に変換するＡＤＣ４０と、を更に備える。以下、ＡＤＣ３９を介して出力される信号を「受信用リファレンス信号」と呼び、ＡＤＣ４０を介して出力される信号を「送信用リファレンス帰還信号」と呼ぶ。
【００３１】
マイコン２０は、受信用リファレンス信号と送信用リファレンス帰還信号との間の位相差を制御する第２の処理部５２を有する。第２の処理部５２は、受信用リファレンス信号と送信用リファレンス帰還信号との間の位相差Δθを検出する位相差検出部３５と、当該位相差Δθを基に、送信高周波回路３２の遅延回路４２、及び送信高周波回路３３の遅延回路４３の遅延時間を制御する位相差制御部３６と、を備える。受信用リファレンス信号の位相は、ＡＤＣ３９から出力される受信用リファレンス信号をＦＦＴ処理することで求められる。送信用リファレンス帰還信号の位相は、ＡＤＣ４０から出力される送信用リファレンス帰還信号をＦＦＴ処理することで求められる。
【００３２】
なお、リファレンス信号ＶＲＥＦＯの周波数が高周波化して、ＡＤＣ３９，４０がＡＤ変換を行うときのサンプリング周波数をオーバする場合も想定される。このような場合を想定し、ＡＤＣ３９，４０は、アンダーサンプリングによるデータ処理に対応した変換器であることが好ましい。
【００３３】
位相差制御部３６は、送信用リファレンス帰還信号と受信用リファンス信号との間の位相差Δθが小さくなるように遅延回路４２，４３の遅延時間を調整する。なお、図１のミリ波送信モジュール３４では、送信高周波回路３２の遅延回路４２及び送信高周波回路３３の遅延回路４３に対する制御のみを図示しているが、図示を省略した他の送信高周波回路の遅延回路に対しても、遅延時間の調整が行われることは言うまでもない。
【００３４】
制御回路２１は、受信高周波回路１５内の各ＭＭＩＣ、及び送信高周波回路３２，３３内の各ＭＭＩＣに各種の制御電圧を印加する。受信高周波回路１５内の各ＭＭＩＣ、及び送信高周波回路３２，３３内の各ＭＭＩＣは、製造ロットによってばらつきが生じる。このため、不揮発性メモリ１８には、ミリ波受信モジュール２３及びミリ波送信モジュール３４の製品ごとに、個々に調整して決定した制御電圧値が格納されている。制御回路２１は、マイコン２０の制御下で、不揮発性メモリ１８の格納値を参照して制御電圧を印加する。
【００３５】
次に、実施の形態１に係るＦＭ−ＣＷレーダ１００の要部の動作について説明する。上述の通り、遅延回路４２，４３のそれぞれには、分配器２から出力されるリファレンス信号ＶＲＥＦＯが入力される。ところが、実施の形態１に係るＦＭ−ＣＷレーダ１００は、ミリ波受信モジュール２３とミリ波送信モジュール３４とが離間して配置され、接続ケーブル２２を介して接続される構成である。このため、リファレンス信号ＶＲＥＦＯの出力端から、送信系における各チャネルの入力端までの電気長が異なり、送信系における各チャネル間の同期が確保できない可能性がある。そこで、実施の形態１に係るＦＭ−ＣＷレーダ１００では、アナログスイッチ４１を設け、アナログスイッチ４１の入力端にリファレンス信号ＶＲＥＦＯを入力する構成としている。なお、図１の構成では、リファレンス信号ＶＲＥＦＯを生成する基準発振器１がミリ波受信モジュール２３側に設けられ、また、受信高周波回路１５の信号入力端から信号出力端までの電気長は等長に構成できるので、受信系における各チャネル間の同期の確保は可能である。
【００３６】
アナログスイッチ４１の入力端の数は、送信チャネル数、すなわち送信高周波回路３２，３３の数と同じである。制御回路２１から出力される制御信号によって、アナログスイッチ４１への入力信号が選択される。制御信号は、接続ケーブル２２を介して、アナログスイッチ４１に入力される。アナログスイッチ４１によって選択された信号は、接続ケーブル２２を介して、信号処理部１６のＡＤＣ４０に入力される。すなわち、制御回路２１の制御によって、送信系の各チャネルに入力されるリファレンス信号ＶＲＥＦＯが、逐次選択されて受信系に戻される。
【００３７】
アナログスイッチ４１の出力端とＡＤＣ４０とを結ぶ経路の配線は共通である。このため、受信系に戻されるリファレンス信号ＶＲＥＦＯの帰還信号には、ミリ波送信モジュール３４における各チャネル間の配線長の差異が、そのまま位相差となって現れる。このときの位相差をマイコン２０の第２の処理部５２で検出し、検出した位相差でミリ波送信モジュール３４における各チャネル間の位相差を制御する。こうすることで、送信系及び受信系における各チャネル間の同期が確保できる。また、送信系及び受信系における各チャネル間の同期が確保できるので、ＦＭ−ＣＷレーダ１００における受信性能の低下を抑制することができる。
【００３８】
次に、実施の形態１の第２の処理部５２における処理の詳細について説明する。
【００３９】
まず、ＡＤＣ３９を介して出力される受信用リファレンス信号を「ＡＤＲｘ（Ｎ）」と表記し、ＡＤＣ４０を介して出力される送信用リファレンス帰還信号のそれぞれを「ＡＤＴＸ１（Ｎ），ＡＤＴＸ２（Ｎ），…，ＡＤＴＸｍ（Ｎ）」と表記する。各表記における“Ｎ”は、ＦＦＴ処理を行う際のデータ点数である。
【００４０】
上述のように、第２の処理部５２では、ＦＦＴ処理が行われる。ここで、ＦＦＴ処理後の信号を「ＦＡＤＲｘ（Ｎ），ＦＡＤＴｘ１（Ｎ），…，ＦＡＤＴｘｍ（Ｎ）」で表すと、それぞれは、次式のように表すことができる。
【００４１】
ＦＡＤＲｘ（Ｎ）＝ＦＦＴ（ＡＤＲＸ（Ｎ））      …（１）
ＦＡＤＴｘ１（Ｎ）＝ＦＦＴ（ＡＤＴＸ１（Ｎ））    …（２）
……
ＦＡＤＴｘｍ（Ｎ）＝ＦＦＴ（ＡＤＴＸｍ（Ｎ））    …（３）
【００４２】
上記（１）〜（３）式の右辺における「ＦＦＴ（  ）」の表記は、括弧内の信号のデータ群に対して、ＦＦＴ処理を施すことを意味する。
【００４３】
次いで、ＦＦＴ処理を施したＦＦＴ信号の位相を「θＡＤＲｘ（Ｎ），θＡＤＴｘ１（Ｎ），…，θＡＤＴｘｍ（Ｎ）」で表すと、それぞれは、次式のように表すことができる。
【００４４】
θＡＤＲｘ（Ｎ）＝∠ＦＦＴ（ＡＤＲＸ（Ｎ））    …（４）
θＡＤＴｘ１（Ｎ）＝∠ＦＦＴ（ＡＤＴＸ１（Ｎ））  …（５）
……
θＡＤＴｘｍ（Ｎ）＝∠ＦＦＴ（ＡＤＴＸｍ（Ｎ））  …（６）
【００４５】
上記（４）〜（６）式の右辺における「∠ＦＦＴ（  ）」の表記は、各ＦＦＴ信号から括弧内の信号の位相を算出することを意味する。
【００４６】
よって、上記（４）〜（６）式により、受信用リファレンス信号ＡＤＲｘ（Ｎ）と、送信用リファレンス帰還信号ＡＤＴＸ１（Ｎ），ＡＤＴＸ２（Ｎ），……，ＡＤＴＸｍ（Ｎ）のそれぞれとの間の位相差を、「θＡＤＴｘ１，…，θＡＤＴｘｍ」で表すと、それぞれは、次式のように表すことができる。
【００４７】
θＡＤＴｘ１＝θＡＤＲｘ（Ｎ）−θＡＤＴｘ１（Ｎ）  …（７）
……
θＡＤＴｘｍ＝θＡＤＲｘ（Ｎ）−θＡＤＴｘｍ（Ｎ）  …（８）
【００４８】
上記（７）式、及び（８）式の結果を基に、遅延回路４２，４３の遅延時間を調整することで、位相差制御が完了する。なお、位相差制御のための遅延時間は、送信チャネルごとに独立して行うことができる。
【００４９】
接続ケーブル２２の長さすなわち接続ケーブル長が異なれば、上記（７）式、及び（８）式で算出される位相差も異なってくる。また、当該位相差は、ミリ波送信モジュール３４及びミリ波受信モジュール２３におけるそれぞれの内部配線の影響も受ける。一方、実施の形態１の手法では、接続ケーブル長及び各モジュール内部の配線長に応じた位相差を検出することができる。このため、車種による接続ケーブル長の差異、及び、接続ケーブルの曲り具合、又は接続ケーブルコネクタとモジュールとの間の嵌合具合に起因するチャネル間のインピーダンス変化に対応できるので、レーダ装置を自動車に搭載する場合の搭載性の向上が可能となる。
【００５０】
次に、実施の形態１に係るレーダ装置の同期方法について、図２及び図３の図面を参照して説明する。図２は、実施の形態１に係るレーダ装置の同期方法の説明に供するフローチャートである。
【００５１】
図２において、ステップＳ１０では、ミリ波受信モジュール２３及びミリ波送信モジュール３４の電源をＯＮする。上述の通り、電源ＯＮは、マイコン２０の制御下で、制御回路２１が不揮発性メモリ１８の格納値を参照することで行われる。
【００５２】
ステップＳ２０は、上述した位相差制御のフローである。ステップＳ２０１では、受信用リファレンス信号及び送信用リファレンス帰還信号が、ＡＤＣによってディジタルデータ化される。上述の通り、受信用リファレンス信号は、ＡＤＣ３９によってディジタルデータに変換され、送信用リファレンス帰還信号は、ＡＤＣ４０によってディジタルデータに変換される。
【００５３】
ステップＳ２０２からステップＳ２０４の処理は、第２の処理部５２によって行われる。ステップＳ２０２では、ディジタルデータに変換された受信用リファレンス信号及び送信用リファレンス帰還信号に対して、ＦＦＴ処理が行われる。ステップＳ２０３では、送信チャネルごとに、送信用リファレンス帰還信号と受信用リファレンス信号との間の位相差が検出される。ステップＳ２０４では、ステップＳ２０３で求めた位相差が小さくなるようにミリ波送信モジュール３４における遅延回路４２，４３の遅延時間を調整する。
【００５４】
なお、ステップＳ２０４の処理において、遅延回路４２，４３に対する遅延時間の調整は、共通する１つの調整値を遅延回路４２，４３に付与してもよいし、遅延回路４２，４３ごとに異なる調整値を遅延回路４２，４３に付与してもよい。異なる調整値を遅延回路４２，４３に付与する場合には、アナログスイッチ４１と同様な機能を有する複数入力１出力のスイッチを設け、当該スイッチの出力先を切り替えることで、遅延回路４２，４３ごとに異なる調整値を付与することができる。
【００５５】
図３は、図２のフローでレーダ装置の同期を確保した後に行う目標諸元算出処理の説明に供するフローチャートである。図２のフローによって、位相差制御が完了すると、ステップＳ３１によって、ＦＭ−ＣＷレーダ１００の稼動が開始される。ステップＳ３２では、目標物体の反射波を受信した受信信号がＡＤＣ３，４によってディジタルデータ化される。ステップＳ３３では、変換されたディジタルデータに対して、ＦＦＴ処理が行われる。ステップＳ３４では、目標諸元が算出される。図３のフローは、レーダ装置の同期が確保された後に行われるので、精度のよい目標諸元の算出が可能となる。
【００５６】
実施の形態２．
実施の形態１において、周囲温度モニタ１９が検出した周囲温度の情報は、送信周波数の規定値からのずれの判定に使用していた。実施の形態２では、周囲温度モニタ１９が検出した周囲温度の情報を基に、実施の形態１で説明した位相差制御を行う。
【００５７】
実施の形態１では、図２に示すように、ミリ波受信モジュール２３及びミリ波送信モジュール３４の電源をＯＮしたときに、ステップＳ２０の位相差制御を行っていた。実施の形態２では、実施の形態１の位相差制御に加え、周囲温度が変化したときにも、ステップＳ２０の位相差制御を行うようにする。ここで言う「周囲温度の変化」には、周囲温度が設定値以上変化したときを例示できる。設定値の例は、１℃、２℃又は５℃である。
【００５８】
周囲温度が変化すると、一旦調整した位相差が変動する可能性がある。一方、実施の形態２では、周囲温度の変化が設定値以上の場合に、位相差制御を行うので、周囲温度の変化に起因する位相差の変動を低減することができる。これにより、チャネル間の同期のずれを抑制して、精度のよい目標諸元の算出が可能となる。
【００５９】
実施の形態３．
図４は、実施の形態３に係るＦＭ−ＣＷレーダ１００Ａの構成を示すブロック図である。実施の形態３に係るＦＭ−ＣＷレーダ１００Ａは、図１に示す実施の形態１の構成において、ミリ波受信モジュール２３がミリ波受信モジュール２３Ａに変更され、ミリ波送信モジュール３４がミリ波送信モジュール３４Ａに変更され、ミリ波受信モジュール２３とミリ波送信モジュール３４とを繋ぐ接続ケーブル２２が、一対のコネクタ２２Ａａ，２２Ａｂを有する接続ケーブル２２Ａに変更されている。
【００６０】
ミリ波受信モジュール２３Ａの構成で見ると、信号処理部１６が信号処理部１６Ａに変更されている。信号処理部１６Ａの構成で見ると、マイコン２０がマイコン２０Ａに変更されている。マイコン２０Ａの構成で見ると、第１の処理部５０が第１の処理部５０Ａに変更され、第２の処理部５２が第２の処理部５２Ａに変更されている。第２の処理部５２Ａで見ると、位相差制御部３６が位相差制御部３６Ａに変更されている。ミリ波送信モジュール３４Ａの構成で見ると、送信高周波回路３２，３３が送信高周波回路３２Ａ，３３Ａに変更されている。実施の形態３において、第１の処理部５０Ａは、目標諸元算出部の機能を有する。なお、その他の構成については、実施の形態１の構成と同一又は同等であり、同一又は同等の構成部には同一の符号を付して、重複する説明は省略する。
【００６１】
実施の形態１における位相差制御は、送信高周波回路３２，３３のそれぞれに設けられた遅延回路４２，４３の遅延時間に対して行われた。これに対し、実施の形態３における位相差制御は、マイコン２０Ａ内の第１の処理部５０Ａの処理結果に対して行われる。これにより、実施の形態３の送信高周波回路３２Ａ，３３Ａでは、遅延回路４２，４３が取り除かれている。
【００６２】
次に、実施の形態３に係るＦＭ−ＣＷレーダ１００Ａの要部の動作について説明する。制御回路２１から出力される制御信号によって、アナログスイッチ４１への入力信号が選択される。制御信号は、接続ケーブル２２Ａを介して、アナログスイッチ４１に入力される。アナログスイッチ４１によって選択された信号は、接続ケーブル２２Ａを介して、信号処理部１６のＡＤＣ４０に入力される。すなわち、制御回路２１の制御によって、送信チャネルのそれぞれに入力されるリファレンス信号ＶＲＥＦＯが、逐次選択されて受信系に戻される。リファレンス信号ＶＲＥＦＯの帰還信号には、ミリ波送信モジュール３４Ａにおける各チャネル間の配線長の差異が、そのまま位相差となって現れる。このときの位相差Δθは、マイコン２０Ａの第２の処理部５２Ａで検出される。ここまでの動作は、実施の形態１と同一又は同等である。
【００６３】
検出した位相差Δθは、不揮発性メモリ１８に記憶される。ＦＭ−ＣＷレーダ１００Ａの稼動中、第１の処理部５０Ａは、目標諸元の検出のためにＦＦＴ処理を行う。この際、位相差制御部３６Ａは、最新の位相差Δθを読み込み、第１の処理部５０Ａに伝達する。第１の処理部５０Ａは、位相差ΔθをＦＦＴ処理の結果に反映させる位相補正を行い、位相補正後のデータを用いて目標諸元の算出処理を行う。
【００６４】
実施の形態３の手法によれば、送信高周波回路３２Ａ，３３Ａ内に遅延回路４２，４３を設ける必要がないので、送信高周波回路３２Ａ，３３Ａの回路規模を小さくすることができる。これにより、ミリ波送信モジュール３４ＡＡを、実施の形態１よりもコンパクトに構成できるという効果が得られる。
【００６５】
また、実施の形態３の手法によれば、位相差制御のための情報をミリ波送信モジュール３４Ａ側に伝達する必要がない。これにより、接続ケーブル２２Ａにおける導線の数を削減でき、接続ケーブル２２Ａを、実施の形態１よりもコンパクトに構成できるという効果が得られる。
【００６６】
次に、実施の形態３に係るレーダ装置の同期方法について、図５を参照して説明する。図５は、実施の形態３に係るレーダ装置の同期方法の説明に供するフローチャートである。
【００６７】
図５において、ステップＳ４０では、ミリ波受信モジュール２３Ａ及びミリ波送信モジュール３４Ａの電源をＯＮする。上述の通り、電源ＯＮは、マイコン２０Ａの制御下で、制御回路２１が不揮発性メモリ１８の格納値を参照することで行われる。
【００６８】
ステップＳ５０は、上述した位相差検出のフローである。ステップＳ５０１では、受信用リファレンス信号及び送信用リファレンス帰還信号が、ＡＤＣ３９，４０によってディジタルデータ化される。受信用リファレンス信号は、ＡＤＣ３９によってディジタルデータに変換され、送信用リファレンス帰還信号は、ＡＤＣ４０によってディジタルデータに変換される。
【００６９】
ステップＳ５０２では、ディジタルデータに変換された受信用リファレンス信号及び送信用リファレンス帰還信号に対して、ＦＦＴ処理が行われる。ステップＳ５０３では、送信チャネルごと、送信用リファレンス帰還信号と受信用リファレンス信号との間の位相差が検出される。検出された位相差は、不揮発性メモリ１８に記憶される。
【００７０】
ステップＳ６０は、上述した位相差制御のフローである。ステップＳ６０１では、ＦＭ−ＣＷレーダの稼動が開始される。ステップＳ６０２では、目標物体の反射波を受信した受信信号がＡＤＣ３，４によってディジタルデータ化される。ステップＳ６０３では、変換されたディジタルデータに対して、ＦＦＴ処理が行われる。ステップＳ６０４では、ステップＳ６０３で行ったＦＦＴ処理の結果に対して、ステップＳ５０３で検出された位相差を反映させる位相補正が行われる。ステップＳ６０５では、位相補正後のデータを用いて目標諸元の算出処理が行われる。図３のフローは、レーダ装置の同期を確保する処理と、目標諸元の算出処理とが一連の処理の中で行われるので、リアルタイム性に優れた位相補正処理を実現できるという効果が得られる。
【００７１】
なお、以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００７２】
１  基準発振器、２  分配器、３，４，３９，４０  ＡＤＣ、５，６  ベースバンドアンプ回路、７，８  ミキサ、９，１０  低雑音増幅器、１１，１２  受信アンテナ、１３，２４，２５  位相同期制御回路、１４，２６，２７  電圧制御発振器、１５  受信高周波回路、１６，１６Ａ  信号処理部、１８  不揮発性メモリ、１９  周囲温度モニタ、２０，２０Ａ  マイコン、２１  制御回路、２２，２２Ａ  接続ケーブル、２２ａ，２２ｂ，２２Ａａ，２２Ａｂ  コネクタ、２３，２３Ａ  ミリ波受信モジュール、２８，２９  パワーアンプ、３０，３１  送信アンテナ、３２，３２Ａ，３３，３３Ａ  送信高周波回路、３４，３４Ａ  ミリ波送信モジュール、３５  位相差検出部、３６，３６Ａ  位相差制御部、４１  アナログスイッチ、４２，４３  遅延回路、５０，５０Ａ  第１の処理部、５２，５２Ａ  第２の処理部、１００，１００Ａ  ＦＭ−ＣＷレーダ。
【図１】
2018205218.tif 000003
【図２】
2018205218.tif 000004
【図３】
2018205218.tif 000005
【図４】
2018205218.tif 000006
【図５】
2018205218.tif 000007