【事件の表示】
　平成　３年特許願第　４４７２５号「情報処理装置」拒絶査定に対する審判事件［平成　４年１０月　７日出願公開、特開平　４−２８１５４２］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
  本願は、平成３年３月１１日の出願であって、その特許請求の範囲の請求項１に係る発明は、補正された明細書又は図面の記載からみて、その請求項１に記載された次のとおりのものである。
「主制御部と、この主制御部からの信号に基づいてデータを記憶する記憶装置と、上記主制御部の駆動が停止した場合でも上記記憶装置が独立に駆動し、更新中の一連のデータ処理を完結させることができるように上記主制御部と記憶装置とにそれぞれの駆動用の電源を備えた情報処理装置。」（以下、「請求項１に係る発明」という。）
２．引用例
　これに対して、原査定の拒絶理由に引用された特開昭６１−３２５８号公報（以下、引用例１」という。） には、次の事項が記載されていると認められる。
（１）「データが一時記憶されるバッファメモリを内蔵している補助記憶コントローラと、該補助記憶コントローラによって前記バッファメモリ内のデータが書き込まれる補助記憶装置と、ＣＰＵ、主記憶装置およびＤＭＡコントローラを有し、前記憶ＣＰＵにより前記補助記憶コントローラを制御するとともに、前記ＤＭＡコントローラにより前記主記憶装置と補助記憶コントローラの間でデータのＤＭＡ転送動作を行なわせるＣＰＵボードと、交流電圧を供給する交流電源と、該交流電源から交流電圧を受け、この電圧をもとにして、前記ＣＰＵボードに駆動電圧を供給し、交流電源が停電しても、一定の供給時間だけ正常に駆動電圧を供給する第１の電源回路と、前記交流電源から交流電圧を受け、この電圧をもとにして、前記補助コントローラと補助記憶装置に駆動電圧を供給し、交流電圧が停電しても、前記第１の電源回路の保持時間よりも長い保持時間だけ正常に駆動電圧を供給するとともに、この保持時間と第１の電源回路の保持時間との差が、前記補助コントローラが前記バッファメモリ内の全データを処理するよりも長い時間に設定された第２の電源回路とからなる補助記憶装置のデータ保護システム。」（第１頁左下欄第５行から右下欄第８行、特許請求の範囲）
（２）ＣＰＵボード５０には、ＣＰＵ５１、主記憶装置５２およびＤＭＡコントローラ５３が設けられ、ＣＰＵ５１は、補助記憶コントローラ３０を制御し、補助記憶装置４０は、補助記憶コントローラによりバッファメモリ３１内のデータが書き込まれること、及び、ＤＭＡコントローラ５３は、主記憶装置５２と補助記憶コントローラ３０の間でデータのＤＭＡ転送を行わせること。（第２頁右上欄第６行から第１９行、第３図）
（３）第１図において、６０は補助記憶コントローラ、７０は第１の電源回路、８０は第２の電源回路であり、補助記憶コントローラ６０には、バッファメモリ６１が内蔵されており、バッファメモリ６１には、補助保持記憶装置４０に対して読み書きされるデータが一時記憶され、補助記憶コントローラ６０とＣＰＵボード５０との間は、バス６２で接続され、補助記憶コントローラ６０と補助記憶装置４０との間はコントロール線６３とデータ線６４で接続されていること。（第２頁左下欄第１８行から右下欄第８行）
（４）第１の電源回路７０は、ＣＰＵボード５０に駆動電圧を供給し、第２の電源回路８０は、補助記憶コントローラ６０と補助記憶装置４０に駆動電圧を供給し、この第２の電源回路８０は、交流電源が停電しても、一定の保持時間だけ補助記憶コントローラ６０と補助記憶装置４０に駆動電圧を正常に供給し、第２の電源回路８０の保持時間は、第１の電源回路７０の保持時間よりも長く、補助記憶コントローラ６０がバッファメモリ６１内の全データを処理する時間よりも長い時間に設定されていること。（第２頁右下欄第９行から第３頁左上欄第７行）
（５）停電が発生してから保持時間Ｔ１が経過すると、ＣＰＵボード５０は正常に動作しなくなり、時刻ｔ１以降は、ＣＰＵ５１から補助記憶装置４０へデータが転送されなくなること、および、時刻ｔ１以降も補助記憶装置４０と補助記憶コントローラ６０は正常に動作し、保持時間Ｔ２が経過するまでの間に、補助記憶コントローラ６０は、バッファメモリ６１内にデータが一杯になったのを確認して、補助記憶装置４０にデータを送り、書き込みを行うこと。（第３頁右上欄第８行から第２０行）
　上記引用例１の（１）特許請求の範囲の記載及び（２）（３）の記載を参照すると、ＣＰＵボード５０は、ＣＰＵ５１、主記憶装置５２、ＤＭＡコントローラ５３を備え、ＣＰＵ５２は、補助記憶コントローラ６０を制御し、補助記憶コントローラ６０は、バッファメモリ６１内のデータを補助記憶装置４０に記憶することが記載されており、（４）（５）の記載を参照すると、ＣＰＵボード５０に駆動電圧が供給されず、正常に動作しなくなった場合でも、第２の電源回路８０により、補助記憶コントローラ６０が正常に駆動し、バッファメモリ６１中に一次記憶された全データが、補助記憶装置４０に記憶されるように設定されることが記載されていると認められ、上記引用例１には、
　ＣＰＵ５１、主記憶装置５２、ＤＭＡコントローラ５３とを備えたＣＰＵボード５０と、ＣＰＵボード５０のＤＭＡコントローラ５３により、主記憶装置５２から補助記憶コントローラ６０にデータを転送し、ＣＰＵ５１の制御により、バッファメモリ６１内のデータを補助記憶装置４０に記憶させる補助記憶コントローラ６０と、データを記憶する補助記憶装置４０からなる情報処理装置において、ＣＰＵボード５０に駆動電圧を供給する第１の電源回路７０と、補助記憶コントローラ６０と補助記憶装置４０に駆動電圧を供給する第２の電源回路８０とを備え、ＣＰＵボード５０に第１の電源回路７０の駆動電圧が供給されず、正常に動作しなくなった場合でも、補助記憶コントローラ６０と補助記憶装置４０が、ＣＰＵボード５０と独立に駆動し、バッファメモリ６１中に一次記憶された全データが、補助記憶装置４０に記憶されるように、ＣＰＵボード５０には第１の電源回路７０を、また、補助記憶コントローラ６０及び補助記憶装置４０には、第２の電源回路８０を備えた情報処理装置の発明（以下、「引用例１記載の発明」という。）が記載されていると認められる。
３．対比
　そこで、請求項１に係る発明と引用例１記載の発明とを比較すると、引用例１記載の発明の「ＣＰＵ５１、主記憶装置５２、ＤＭＡコントローラ５３とを備えたＣＰＵボード５０」は、請求項１に係る発明の「主制御部」に相当し、引用例１記載の発明の「補助記憶コントローラ６０と補助記憶装置４０」は、請求項１に係る発明の「記憶装置」に相当し、引用例１記載の発明の「第１の電源回路７０と第２の電源回路８０」は、請求項１に係る発明の「それぞれの駆動用電源」に相当していると認められる。
　また、引用例１記載の発明の「ＣＰＵボード５０に第１の電源回路７０の駆動電圧が供給されず、正常に動作しなくなった場合でも、補助記憶コントローラ６０と補助記憶装置４０が、ＣＰＵボードと独立に駆動する」という構成は、請求項１に係る発明の「上記主制御部の駆動が停止した場合でも上記記憶装置が独立に駆動する」という構成に対応しており、引用例１記載の発明の「バッファメモリ６１中に一次記憶された全データが、補助記憶装置４０に記憶されるように、第１の電源回路７０及び第２の電源回路８０を備えた」という構成は、請求項１に係る発明の「更新中の一連のデータ処理を完結させることができるように上記主制御部と記憶装置とにそれぞれの駆動用の電源を備えた」という構成に相当していると認められる。
　更に、引用例１記載の発明では、「ＣＰＵボード５０のＤＭＡコントローラ５３により、主記憶装置５２から補助記憶コントローラ６０にデータを転送し、ＣＰＵボード５０のＣＰＵ５１の制御により、バッファメモリ６１内のデータを補助記憶装置４０に記憶」させているが、ＤＭＡコントローラ５３による制御も、ＣＰＵ５１の制御による補助記憶コントローラ６０の動作も、いずれも、ＣＰＵ５１の制御のもとに、ＤＭＡコントローラ５３が作動してデータを補助記憶コントローラ６０に転送し、ＣＰＵ５１の制御のもとに、補助記憶コントローラ６０がバッファメモリ６１中のデータを補助記憶装置４０に記憶させているものと認められ、「ＣＰＵボード５０からの制御」により、「補助記憶コントローラ６０と補助記憶装置４０」からなる記憶装置にデータを記憶するものに相当していると認められる。
　したがって、両者は、
　主制御部と、この主制御部からの制御によりデータを記憶する記憶装置と、上記主制御部の駆動が停止した場合でも上記記憶装置が独立に駆動し、更新中の一連のデータ処理を完結させることができるように上記主制御部と記憶装置とにそれぞれの駆動用の電源を備えた情報処理装置である点で一致しており、　　
　以下の点で一応、相違していると認められる。　
＜相違点＞
　データを記憶する記憶装置に対する主制御部の制御が、請求項１に係る発明では、主制御部からの信号に基づいて行われるのに対し、引用例１記載の発明では、主制御部の制御が、主制御部からの信号に基づくとは明記されていない点。
４．当審の判断
　そこで、上記相違点について検討すると、一般に、情報処理装置の制御を主制御部からの信号に基づいて行うこと自体は、周知技術であると認められ、引用例１記載の、ＤＭＡコントローラ５３が作動してデータを補助記憶コントローラ６０に転送する動作の制御や、補助記憶コントローラ６０がバッファメモリ６１中のデータを補助記憶装置４０に記憶させる動作の制御のいずれについても、主制御部からの制御信号により、行うようにすることにより、引用例１記載の発明の、主制御部から記憶装置への制御を、単に、主制御部からの信号に基づいて行うように変更することは、当業者が当然に為し得ることに過ぎないと認められる。
　なお、引用例１記載の発明において、主制御部からの信号に基づいて記憶装置がデータを記憶するという記載の意味が、段落００１１，００１２の記載のように、主制御部からの指令により、一次記憶領域に書き込まれたデータを読み出し、記録媒体に書き込む制御のみならず、主記憶装置からのデータを一次領域に書き込む制御をも含む一連のデータ記憶動作を、記憶装置制御部が行うものであるとしても、
　記憶装置の分野において、ホストコンピュータからの書き込みコマンドに応じて、記憶装置側のコントローラが、記憶装置へのデータ記憶の制御のみならず、データのホストコンピュータから記憶装置のバッファへの転送をも制御することは、周知技術（例えば、特開昭６３−１９１３７８号公報、第２頁左下欄第１５行から右下欄第５行を参照）であると認められるから、そのような周知技術への変更も、当業者が容易に想到しうることであると認められる。
 ５．むすび
　以上のとおり、請求項１に係る発明は、引用例１記載の発明及び周知技術に基づいて、当業者が容易に発明をすることができたものと認められ、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。