【事件の表示】
　特許第３４４７４７１号「スイッチング電源、及びそのスイッチング電源を用いたサージ電圧吸収方法」の請求項１ないし３に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　特許第３４４７４７１号の請求項１ないし３に係る特許を取り消す。
【理　由】
第１．手続きの経緯
　
　　特許出願　　　　　　　　　　　平成　８年　６月　３日
　　特許権設定登録　　　　　　　　平成１５年　７月　４日
　　特許異議申立て（申立人：雨山範子、請求項１、２、３に係る特許に対して）
　　　　　　　　　　　　　　　　　平成１５年１２月２６日
　　取消理由通知　　　　　　　　　平成１６年　７月２２日
　　特許異議意見書　　　　　　　　平成１６年　９月２７日
　
第２．本件発明
　特許第３４４７４７１号の請求項１ないし３に係る発明は、特許請求の範囲の請求項１ないし３に記載された次のとおりのものである（以下、本件発明１ないし３という。）。
　
【請求項１】一次巻線と、該一次巻線と磁気結合した二次巻線と、前記一次巻線と直列接続された半導体スイッチング素子と、スナバ回路と、一次側平滑回路とを有し、
　前記一次側平滑回路により、前記一次巻線と半導体スイッチング素子とが直列接続された回路に平滑された電圧を印加し、
　前記半導体スイッチング素子をスイッチング動作させて前記一次巻線に断続的に電流を流し、前記トランス内の二次巻線に電圧を誘起し、
　前記半導体スイッチング素子が遮断状態にあるときに二次側に電力を供給するように構成されたフライバック型のスイッチング電源であって、
　前記スナバ回路は、サージ電圧吸収用コンデンサと、ＭＯＳＦＥＴ素子と、補助巻線とを有し、
　前記サージ電圧吸収用コンデンサと前記ＭＯＳＦＥＴ素子とが直列接続された回路が前記一次巻線と並列接続され、
　前記補助巻線の一端は前記半導体スイッチング素子と前記一次巻線とが接続されたところに接続され、他端は前記ＭＯＳＦＥＴ素子のゲート端子に接続され、
　前記補助巻線と前記一次巻線との間の磁気結合により、前記補助巻線の両端には、前記半導体スイッチング素子が導通状態から遮断状態に転じたときに、前記ＭＯＳＦＥＴ素子が導通して第三象限動作をする電圧が誘起されるように構成され、
　前記スナバ回路には、前記ＭＯＳＦＥＴ素子を所定期間導通状態に置いた後、遮断状態にする遮断回路が設けられ、
　前記半導体スイッチング素子には、該半導体スイッチング素子を、前記ＭＯＳＦＥＴ素子が遮断状態になった後、導通状態にさせる遅延回路が接続され、
　前記ＭＯＳＦＥＴ素子のゲート端子とソース端子との間にはツェナーダイオードが接続され、該ツェナーダイオードによって、前記ゲート端子と前記ソース端子の間にツェナー電圧以上の電圧が印加されないように構成されたスイッチング電源。
　
【請求項２】請求項１記載のスイッチング電源を用いたサージ電圧吸収方法であって、
　前記ＭＯＳＦＥＴ素子の第三象限動作により、一次側リーケージインダクタンスに蓄積されたエネルギーを前記二次巻線に移行させて前記一次巻線に生じるサージ電圧を吸収するサージ電圧吸収方法。
　
【請求項３】前記二次巻線に移行された前記エネルギーが二次側で消費しきれなかった場合、前記半導体スイッチング素子が導通状態のときに、前記一次側平滑回路内の平滑コンデンサを充電させる請求項２記載のサージ電圧吸収方法。
　
第３．特許異議申立てについての判断
　
１．申立の理由の概要
　
（１）申立人雨宮範子は、証拠として甲第１〜３号証を提示して、本件請求項１〜３に係る発明は、甲第１〜３に記載された発明に基づいて当業者が容易に想到できたものであるから、特許法第２９条第２項の規定により特許を受けることができず、本件請求項１〜３に係る特許を取り消すべきと主張している。
　
２．当審の判断
　
（１）取消理由通知書について
　当審が平成１６年７月２２日付けで通知した取消理由通知書にて引用した刊行物は以下のとおりである。
　
　刊行物１：特開平５−３１６７３０号公報（申立人雨山範子の提出した甲 第１号証）
　刊行物２：特開平４−１０１６６３号公報（申立人雨山範子の提出した甲第２号証）
　刊行物３：特開平５−８３９３４号公報
　刊行物４：実願平５−１６０３１号（実開平６−７０４９１号）のＣＤ−ＲＯＭ
　刊行物５：特開平７−１７０７３４号公報
　刊行物６：特開平４−３２２１６２号公報
　刊行物７：特開平２−２７３０７３号公報
　刊行物８：「電子技術」１９８９年６月号、日刊工業新聞社刊、第４２頁−第４４頁（申立人雨山範子の提出した甲第３号証）　
　
　また取消し理由の概要は、本件の請求項１ないし３に係る発明は、上記刊行物１ないし８記載の発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。よって、請求項１ないし３に係る発明の特許は、特許法第２９条第２項の規定に違反してされたものである、というものである。
　
（２）特許法第２９条第２項の規定に適合しているかどうかについて
　
　ア．刊行物
　（ア）刊行物１：特開平５−３１６７３０号公報（申立人の提出した甲第１号証）
　
　　Ａ．刊行物１には、以下の記載がある。
　（ａ）「【発明が解決しようとする課題】
　しかしながら、図１３に示すＣ・Ｒスナバ回路においては、抵抗Ｒの発熱損失が大きいという問題があり、発熱損失を抑えるため抵抗Ｒの抵抗値を小さくすると起動不良になりやすいため、結局抵抗値をそれ程小さくすることはできず、容量の小さいスイッチング電源装置にしか適用できない。
　また、図１４に示すＣ・Ｒ・Ｄスナバ回路においては、抵抗Ｒの発熱損失が大きいという問題の他、次のような問題がある。
　すなわち、スイッチング素子ＳＷ１のオンオフにより、トランスＴには図示を省略した電源から断続的に繰り返し電圧が印加されることになるが、スイッチング素子ＳＷ１がオフとなって電圧Ｖが印加されたとき図１５に示すようにサージングを生じようとする。この電圧立ち上がり時のリンギング成分はノイズとなる。この電圧立ち上がり時のリンギング成分をＣ・Ｒ・Ｄスナバ回路で小さく抑えようとするものであるが、電圧上昇方向については効果はあるものの、下降上昇方向については効果はなく、図１６に示すような波形にしかならない。つまり、サージ（リンギング）電圧の片方向の吸収である為、ノイズ吸収効果が少ない。　また、従来のＣ・Ｒスナバ回路やＣ・Ｒ・Ｄスナバ回路を用いたスイッチング電源装置には、次のような問題もある。
　たとえば、図１７に、Ｃ・Ｒ・Ｄスナバ回路を用いたスイッチング電源装置のより詳しい回路構成を示すが、このような回路では、回路や素子に電圧が残っているうちにスイッチング素子ＳＷ１がオンして、スイッチング素子ＳＷ１で電力消費されることとなる。そのため、図１８に図１７に示した回路の実動作スイッチング波形を示すように（ＶDSはスイッチング素子ＳＷ１の印加電圧、ＩD はスイッチング素子ＳＷ１を流れる電流）、スイッチング素子ＳＷ１がオンしたとき、回路や素子に残っていた電荷により急激に電流が流れ、スイッチング損失となる（図１８におけるＳＬ１部分）。また、前述の如く、ノイズの発生、およびノイズを吸収するためのスナバ回路での発熱損失もある（図１８におけるＳＬ２部分）。これをより分かりやすく模式的に示すと図１９のようになる。このようなスイッチング損失ＳＬ１やＳＬ２は、周波数が高くなりスイッチングの繰り返しが増えるほど増大する。
　本発明は、上記のような従来技術における問題点に着目し、部分共振方式にて、発熱損失、発生ノイズを小さく抑え、全体としてスイッチング損失を小さく抑えることができ、しかも回路が簡単で、低コストを実現でき、実設計に使用できるスイッチング電源装置の回路構成を提供することを目的とする。」（段落【０００６】−【０００９】）
　
　（ｂ）「このスイッチング電源装置の回路は、第２のスイッチング素子に電界効果トランジスタ（以下、ＦＥＴという。）を使用し、第２のスイッチング素子のオン−オフ制御をスイッチングトランスからの直接制御で、フライバック電圧発生時にオンとなるように極性およびゲート電圧を設定し、第２のスイッチング素子のソースゲート間に直接印加することで簡単に構成できる。つまり、従来のリンギングチョーク方式のスイッチング電源装置でスナバ回路を単純にサージング吸収用コンデンサをＦＥＴでオン−オフ制御する回路に置き換えた回路で簡単に構成できる。」（段落【００１１】）
　
　（ｃ）「【実施例】　以下に、本発明の望ましい実施例を図面を参照して説明する。　図１は、本発明の一実施例に係るスイッチング電源装置の回路を示しており、図２は、その要部を示している。図１において、トランス１の一次側には、電圧のサージング吸収用コンデンサ２（Ｃ）と、該トランスの一次側に電圧を断続的に印加するためにオンオフを繰り返す第１のスイッチング素子３（ＳＷ１）とが設けられている。スイッチング素子３（ＳＷ１）は、トランス１のフォワード電圧を利用して制御回路４によりオンオフ制御される。５は、トランス１の二次側を示しており、一次側の電圧印加のオンオフ制御により誘起される、ある周波数の電圧が負荷に印加される。
　サージング吸収用コンデンサ２（Ｃ）と第１のスイッチング素子３（ＳＷ１）との間には、トランス１の一次側に接続され、該トランス１の一次側におけるフライバック電圧発生時にのみオンとなる第２のスイッチング素子６（ＳＷ２）が、サージング吸収用コンデンサ２（Ｃ）に対し直列に接続されている。この第２のスイッチング素子６（ＳＷ２）は、ダイオードを内蔵した、ＦＥＴから構成されている。図１のトランス１一次側の要部は、図２に示す通りである。
　図１のスイッチング電源装置回路の実動作を観測した結果、図３に示すようなスイッチング波形となった。ＶDSは、第１のスイッチング素子３（ＳＷ１）の印加電圧、ＩD は、第１のスイッチング素子３（ＳＷ１）を流れる電流を示している。このスイッチング波形および回路動作について、以下に説明する。なお、第１のスイッチング素子３（ＳＷ１）と第２のスイッチング素子６（ＳＷ２）が同時にオンするとスイッチング素子の破壊につながるおそれがあるが、第１のスイッチング素子３（ＳＷ１）はトランス１のフォワード電圧発生時にオンとなり、第２のスイッチング素子６（ＳＷ２）はフライバック電圧発生時にのみオンとなるので、両スイッチング素子が同時にオンとなることはない。」（段落【００１４】−【００１６】）
　
　（ｄ）「次に、回路動作および得られる波形について、図４ないし図１２を参照して説明する。
　図４は、図１の回路を、説明のためより模式的に示したものである。まず、電源７から入力電圧ＶINを印加すると第１のスイッチング素子３（ＳＷ１）がオンし、電流Ｉ1 が流れ、トランス１（Ｔ）に磁気エネルギを蓄える。この時、第２のスイッチング素子６（ＳＷ２）はオフ状態にある。つまり、トランス１の巻線ＮＰ２よりの第２のスイッチング素子６（ＳＷ２）用の制御電圧ＶGSは逆バイアス電圧印加の状態にある。
　次に制御回路４により第１のスイッチング素子３（ＳＷ１）がオフとされる。蓄えられた磁気エネルギは、フライバック電圧発生となり、トランス１の二次側の巻線ＮＳ１より電流Ｉ2 として二次側へ放出される。
　このフライバック電圧発生時に、第２のスイッチング素子６（ＳＷ２）がオンとされる。その制御回路は、ＮＰ２のフライバック電圧発生時にオンとなるように極性およびゲート電圧を設定し、第２のスイッチング素子６（ＳＷ２）のソースゲート間に直接印加することで簡単に構成できる。第１のスイッチング素子３（ＳＷ１）がオフした瞬時に発生するサージ電圧（フライバック電圧＋サージ電圧）は、第２のスイッチング素子６（ＳＷ２）の内蔵ダイオードを通してサージング吸収用コンデンサ２（Ｃ）に充電され急瞬な電圧の立ち上がりを吸収する。また、図５に従来のスナバ回路、図６に本実施例の回路を比較して示すように、本実施例では第２のスイッチング素子６（ＳＷ２）オンにより、電流方向が両方向に導通状態になるので、電圧上昇、下降両方向に対して、コンデンサ２（Ｃ）の充放電が可能となる。その結果、図７に従来のスナバ回路によるサージ（リンギング）電圧波形（電圧上昇方向についてのみあるレベルでカットされたもの）、図８に本実施例の回路によるサージ（リンギング）電圧波形を比較して示すように、本実施例ではＶDSのリンギング波形は、電圧上昇、下降両方向に小さく抑えられる。したがって、ノイズが小さく抑えられる。また、本発明の回路では、本質的に抵抗Ｒを必要としないので、抵抗Ｒによる発熱損失がなく、極めて発熱損失の低い、したがって高周波であっても小型化、高効率化を容易に達成できるスイッチング電源装置が得られる。
　蓄えられたエネルギーが放出され続けるとフライバック電圧は低下し、ＮＰ２に発生しているフライバック電圧も低下し、やがて第２のスイッチング素子６（ＳＷ２）がオフとなる。この時、図９に示すように、第２のスイッチング素子６（ＳＷ２）の寄生容量によりコンデンサ２（Ｃ）に充電された電荷がＮＰ１に戻ろうとするので、ＮＰ１は、コンデンサ２（Ｃ）を充電した時とは逆の電圧となり、ＶDS＜ＶINの状態から更にＶDSは０Ｖまで低下し、第１のスイッチング素子３（ＳＷ１）の寄生容量に蓄積された電荷が引抜かれる。いわゆるコイルＬとコンデンサＣの共振現象が生じる。図１０、１１に示すように、コンデンサ２（Ｃ）とＮＰ１との間で、コンデンサ２（Ｃ）を充電するときのＮＰ１の電圧極性（図１０）と、コンデンサ２（Ｃ）から放電するときのＮＰ１の電圧極性（図１１）とが互いに逆極性となる。
　上記電荷引抜き現象、つまりＶDSを低下させる作用が更に進むと、ＶDSは、０Ｖよりも低下し、第１のスイッチング素子３（ＳＷ１）内蔵ダイオードのＶＦをこえると、このダイオードを通して電流が流れる。図３の電流ＩD 波形において、マイナス電流部分（Ａ）が生じるのはこの作用のためである。したがって、第１のスイッチング素子３（ＳＷ１）の印加電圧ＶDSは、確実に０Ｖに低下する。」（段落【００１７】−【００２１】）
　
　（ｅ）「以上説明したように、本発明のスイッチング電源装置によるときは、フライバック電圧発生時にのみオンとなる第２のスイッチング素子をサージング吸収用コンデンサに対し直列に接続し、抵抗を不要とするとともにサージング電圧を両方向に吸収できるようにしたので、抵抗による発熱損失がなく、全体としても発熱損失の極めて小さい、かつ、低ノイズの回路を構成できる。したがって、高周波であっても、小型、高効率、低ノイズのスイッチング電源装置を得ることができる。
　また、第１のスイッチング素子の印加電圧を確実に０Ｖに低下させた後、第１のスイッチング素子をオンとして電流を流すことができるので、この部分でのスイッチング損失を無くすこともでき、極めてスイッチング損失の小さい高効率のスイッチング電源装置を実現できる。そして、本発明のスイッチング電源装置は、高周波になるほど、その効果を発揮することができる。
　さらに、抵抗が不要で、かつ、従来のスナバ回路の代わりにサージング吸収用コンデンサに対し直列にＦＥＴからなる第２のスイッチング素子を接続するだけの簡単な回路構成でよく、スイッチング電源装置の一層の小型化、低コスト化をはかることができる。」（段落【００２４】−【００２６】）
　　Ｂ．また、刊行物１において、上記記載及び図１ないし１９に記載された事項、並びに技術常識を考慮すると以下のことが言える。
　（ａ）トランスの一次側の巻線ＮＰ１及び二次側の巻線ＮＳ１、並びに一次側の巻線ＮＰ１及び巻線ＮＰ２とがそれぞれ磁気結合していることは自明な構成である。
　（ｂ）トランス１の一次側の巻線ＮＰ１に断続的に繰り返し電圧を印加し、フライバック電圧を利用して、トランス１の二次側の巻線ＮＳ１へ電力を供給する構成であるから、刊行物に記載のスイッチング電源装置は、フライバック型のスイッチング電源装置であると言える。
　（ｃ）サージング吸収用コンデンサ２（Ｃ）と第２のスイッチング素子６（ＳＷ２）とトランス１の巻線ＮＰ２から構成される回路は、従来技術におけるＣ・Ｒスナバ回路又はＣ・Ｒ・Ｄスナバ回路に替わり設けられたもので、サージング電圧を吸収できるものであるから、スナバ回路と呼べるものである。
　（ｄ）上記Ａ（ｂ）（ｄ）の記載によると、第２のスイッチング素子６（ＳＷ２）は電界効果トランジスタからなり、第１のスイッチング素子３（ＳＷ１）がオンの時は、巻線ＮＰ２よりの制御用電圧ＶＧＳは逆バイアス電圧印加の状態で第２のスイッチング素子６（ＳＷ２）はオフであり、第１のスイッチング素子３（ＳＷ１）がオフとなってフライバック電圧が発生した時は、第２のスイッチング素子６（ＳＷ２）がオンとなるよう、極性およびゲート電圧が適切に設定された上で、ＮＰ２のフライバック電圧が第２のスイッチング素子６（ＳＷ２）のソースゲート間に直接印加される回路構成であることが分かる。これら構成によって、電界効果トランジスタからなる第２のスイッチング素子６（ＳＷ２）のオンによって電流が両方向導通の状態となり、さらに本願出願時に電界効果トランジスタの第三象限での動作態様は、当業者間で広く知られた技術的事項であることをも加味すると、刊行物記載の電界効果トランジスタからなる第２のスイッチング素子６（ＳＷ２）は、第１のスイッチング素子３がオン（導通状態）からオフ（遮断状態）に転じたとき、オン（導通）して第三象限動作をしていると言える。
　（ｅ）刊行物１に記載のものは、「スイッチング電源装置」の名称を使用しているが、スイッチング電源装置内の回路にて、サージング電圧を吸収していることから、スイッチング電源装置を用いたサージング電圧吸収方法に関するものであるといえる。
　
　　Ｃ．以上から、刊行物１には次のとおりの発明が記載されていると認められる。
　
「一次側の巻線ＮＰ１と、該一次側の巻線ＮＰ１と磁気結合した二次側の巻線ＮＳ１と、前記一次側の巻線ＮＰ１と直列接続された第１のスイッチング素子３（ＳＷ１）と、スナバ回路と、電源７とを有し、
　前記電源７により、前記一次側の巻線ＮＰ１と第１のスイッチング素子３（ＳＷ１）とが直列接続された回路に入力電圧ＶＩＮを印加し、
　前記第１のスイッチング素子３（ＳＷ１）をスイッチング動作させて前記一次側の巻線ＮＰ１に断続的に電流を流し、トランス内の二次側の巻線ＮＳ１に電圧を誘起し、
　前記第１のスイッチング素子３（ＳＷ１）が遮断状態にあるときに二次側に電力を供給するように構成されたフライバック型のスイッチング電源装置であって、
　前記スナバ回路は、サージング吸収用コンデンサと、電界効果トランジスタからなる第２のスイッチング素子６（ＳＷ２）と、巻線ＮＰ２とを有し、
　前記サージング吸収用コンデンサと前記電界効果トランジスタからなる第２のスイッチング素子６（ＳＷ２）とが直列接続された回路が前記一次側の巻線ＮＰ１と並列接続され、
　前記巻線ＮＰ２の一端は前記第１のスイッチング素子３（ＳＷ１）と前記一次側の巻線ＮＰ１とが接続されたところに接続され、他端は前記電界効果トランジスタからなる第２のスイッチング素子６（ＳＷ２）のゲート端子に接続され、
　前記巻線ＮＰ２と前記一次側の巻線ＮＰ１との間の磁気結合により、前記ＮＰ２の両端には、前記第１のスイッチング素子３（ＳＷ１）が導通状態から遮断状態に転じたときに、前記電界効果トランジスタからなる第２のスイッチング素子６（ＳＷ２）が導通して第三象限動作をする電圧が誘起されるように構成され、
　前記第１のスイッチング素子３（ＳＷ１）はトランス１のフォワード電圧発生時にオンとなり、前記電界効果トランジスタからなる第２のスイッチング素子６（ＳＷ２）はフライバック電圧発生時にのみオンとなるようにし、電界効果トランジスタからなる第２のスイッチング素子６（ＳＷ２）が遮断状態になった後、第１のスイッチング素子３（ＳＷ１）が導通状態になるよう構成されたスイッチング電源装置。」（以下「刊行物１記載の第１発明」という）
「第１発明のスイッチング電源装置を用いたサージング電圧吸収方法であって、前記電界効果トランジスタからなる第２のスイッチング素子６（ＳＷ２）の第三象限動作により、前記一次側の巻線ＮＰ１に生じるサージング電圧を吸収するサージ電圧吸収方法。」（以下「刊行物１記載の第２発明」という）
　
　（イ）刊行物２：特開平４−１０１６６３号公報（申立人の提出した甲第２号証）
　
　　Ａ．刊行物２には、以下の記載がある。
　（ａ）「〔産業上の利用分野〕
  本発明はスイッチングレギュレータに関し、特にスイッチング動作時に伴なってトランス巻線に生じるスパイク状の電圧上昇を吸収する回路を設けてあるスイッチングレギュレータに関する。
〔従来の技術〕
  従来のこの種のスイッチングレギュレータでは、第９図に例示するように、変換用のトランスＴの一次巻線NPの両端間に、スイッチ回路１がオンからオフへ状態変化した時に生じるスパイク状電圧を吸収するためのスナバ回路４を接続している。・・（略）・・ICが増加しベース電流がQ1の飽和を保つことが不可能になるとQ1は飽和からはずれVCが増加しトランジスタQ1は急速にオフ状態に切替り、電流ICが流れなくなる（第10図中の時刻t2）。この時、電流ICの急速な減少により生じるトランスＴのもれインダクタンスの起電力のための、スナバ回路４が無い場合、トランジスタQ1のコレクタの電圧VCは、第10図に破線で示したように、急峻なスパイク状電圧となる。第９図では、スナバ回路４のダイオードD4がオン状態になり、抵抗R4およびコンデンサC4でこのスパイク状電圧を吸収できる（第10図の電圧VCの実線波形）。
  トランジスタQ1がオフ状態になると、トランスＴの蓄積エネルギーは、二次巻線NSに接続した整流回路３のダイオードD3をオンにして電流IDとして出力される。このエネルギーがほぼ無くなると、ダイオードD3はオフになり（第10図中の時刻t3）、再びトランジスタQ1のオン動作に移行して、スイッチング動作を継続する。」（第２頁左上欄第１０行−右下欄第７行）
　
　（ｂ）「上述した従来のスイッチングレギュレータでは、変換用トランスの一次巻線にスナバ回路を接続して、スイッチング動作に伴なって発生するスパイク状電圧上昇を吸収しているが、吸収した電気エネルギーはスナバ回路内の抵抗で消散し熱エネルギーになってしまうので、スイッチレギュレータの電力変換効率を低下させ、特にスイッチング周波数が高い場合には、スナバ回路での損失が増大し変換効率を著しく低下させる。
  本発明の目的は、上述の難点を除去し抵抗による熱消散を無くして変換効率を向上したスイッチングレギュレータを提供することにある。」（第２頁右下欄第９行−第２０行）
　
　（ｃ）「スイッチ回路１がオン動作し始めてからオフになるまで、すなわち第５図中の時刻t1から時刻t2までの動作は、従来回路の場合と同じなので、説明を省略する。スイッチ回路１がオンからオフに切替ると（時刻t2）、電圧VCが上昇してダイオードD61がオン状態になり、これに応じてコンデンサC6に充電電流が流れるので、電流IC6が瞬間的に増大する。一方、時刻t2に於て二次巻線NSにIDが流れ始める為この電流によりベース巻線NBにスイッチ回路５のトランジスタQ5をオフからオンに切替える向きに電圧が誘起される。この時、コンデンサC6はダイオードD62を介して入力帰線に接続した形になるが、入力帰線の方が高電位なので、ダイオードD62がオン状態になりコンデンサC6の電荷の余剰分を放電させる。この放電電荷は、入力コンデンサC0に充電されて、電力供給に再利用されると共にトランスＴを介して２次側へもエネルギーを送る形になる。
  このように、スイッチ回路１がオンからオフに切替った時のスパイク状電圧上昇を、コンデンサC6に充電することにより吸収し、すぐコンデンサC0へ放電し、転送しているので、従来回路の場合のように吸収した電気エネルギーを熱消散させずに済み、電力変換効率の低下を招来しない。」（第３頁左下欄第２行−右下欄第５行）
　
　（ｄ）「第４図は本発明の第１の発明の第４の実施例の回路図である。充放電用のコンデンサC6は、一端を入力電圧のホット側に接続し、他端をダイオードD7を介してスイッチ回路１の一次巻線NPとの接続端に接続してある。ダイオードD7の両端にはMOS形のトランジスタQ7のソースおよびドレインを接続し、トランジスタQ7のゲートソース間には一次巻線NPの中間タップ電圧を与えている。
  スイッチ回路１がオンからオフに切替り一次巻線NPのスパイク状電圧上昇が生じると、ダイオードD7がオンしてコンデンサC6に充電させて、スパイク状電圧を吸収する。次いでトランジスタQ7がオンになりコンデンサC6を放電させてトランスＴを介して２次側へエネルギーを転送する。尚ダイオードD7はMOSトランジスタQ7内部の寄生ダイオードで代用しても良い。また第４図は第３図のトランジスタをMOS型トランジスタに置替えたが第１図，第２図の実施例でも同様にMOS型トランジスタに置替えても良い。
  第２ないし第４の実施例のいずれも、第１の実施例と同様、スイッチング動作中に生じるスパイク状電圧を一旦コンデンサC6に充電し、次いでこれを電源入力側に放電すると共に２次側へエネルギーを転送させるので、従来回路のような電気エネルギーの熱消散が無く、電力変換効率の低下を防止できる。」（第４頁左上欄第１３行−右上欄第１９行）
　
　　Ｂ．また、刊行物２において、上記記載及び図１−１０に記載された事項、並びに技術常識を考慮すると以下のことが言える。
　（ａ）上記各記載及び図面の回路構成から、刊行物２に記載のスイッチング電源は、フライバック型のスイッチング電源であると言える。
　（ｂ）入力コンデンサＣ０を介した後、直流電圧Ｖｉｎがスイッチングレギュレータの一次側に供給されているところ、技術常識を参酌すれば、該入力コンデンサＣ０が電源電圧の平滑化を図っていることは明らかであり、刊行物２に記載のスイッチングレギュレータは一次側平滑回路を備えていると言える。
　（ｃ）上記Ａ（ａ）の記載及び図９、１０から、刊行物２に記載の従来技術は、トランジスタＱ１がオフ状態に切替った時に発生する急激なスパイク状電圧は、電流Ｉｃの急速な減少により生じるトランスＴのもれインダクタンスの起電力により生じるもので、該スパイク状電圧をＣ・Ｒ・Ｄスナバ回路で吸収するスイッチングレギュレータである。そして刊行物の第４図記載のスイッチングレギュレータは、従来のＣ・Ｒ・Ｄスナバ回路に替え、充放電用コンデンサＣ６、ＭＯＳ形トランジスタＱ７、ダイオードＤ７及び、ＭＯＳ形トランジスタＱ７のゲートソース間に中間タップ電圧を与える一次巻線部から構成された回路を採用し、もれインダクタンスに起因したスパイク状電圧を吸収できるようにしたものであるから、当該回路はスナバ回路と呼べるものである。
　（ｄ）一次巻線Ｎｐ及び二次巻線Ｎｓ、並びに一次巻線Ｎｐ及び中間タップ電圧を与える一次巻線部がそれぞれ磁気結合していることは自明な構成である。
　（ｅ）刊行物２に記載のものは、「スイッチングレギュレータ」の名称を使用しているが、スイッチングレギュレータ内の回路で急激なスパイク状電圧を吸収しており、さらにスイッチング回路の技術分野において、急激なスパイク状電圧とサージ電圧（サージ又はサージングは、そもそも電流・電圧の急激な増大を意味する。）は、ほぼ同義の意味で用いられることから、刊行物に記載のものは、スイッチングレギュレータを用いたサージ電圧吸収方法に関するものであるといえる。
　
　　Ｃ．以上から、刊行物２には次のとおりの発明が記載されていると認められる。
「一次巻線Ｎｐと、該一次巻線Ｎｐと磁気結合した二次巻線Ｎｓと、前記一次巻線Ｎｐと直列接続されたスイッチ回路１と、スナバ回路と、一次側平滑回路とを有し、
　前記一次側平滑回路により、前記一次巻線Ｎｐとスイッチ回路１とが直列接続された回路に平滑された電圧を印加し、
　前記スイッチ回路１をスイッチング動作させて前記一次巻線Ｎｐに断続的に電流を流し、トランスＴ内の二次巻線Ｎｓに電圧を誘起し、
　前記スイッチ回路１が遮断状態にあるときに二次側に電力を供給するように構成されたフライバック型のスイッチング電源であって、
　前記スナバ回路は、コンデンサ６と、ダイオード７と、ＭＯＳトランジスタＱ７と、中間タップ電圧を与える一次巻線部とを有し、
　前記コンデンサ６と前記ＭＯＳトランジスタＱ７とが直列接続された回路が前記一次巻線Ｎｐと並列接続され、
　前記中間タップ電圧を与える一次巻線部の一端は前記スイッチ回路と前記一次巻線Ｎｐとが接続されたところに接続され、他端は前記ＭＯＳトランジスタＱ７のゲート端子に接続され、
　前記スイッチ回路１が導通状態から遮断状態に転じたときに、ダイオード７を介してサージ電圧をコンデンサ６へ吸収し、前記中間タップ電圧を与える一次巻線部と前記一次巻線Ｎｐとの間の磁気結合により、前記中間タップ電圧を与える一次巻線部の両端には、前記ＭＯＳトランジスタ７が導通する電圧が誘起されるように構成されたスイッチングレギュレータ。」（以下、「刊行物２記載の第１発明」という）
「第１発明のスイッチングレギュレータを用いたサージ電圧吸収方法であって、ダイオードＤ７及びＭＯＳ形トランジスタＱ７の動作により、トランスの一次側もれインダクタンスに蓄積されたエネルギーを、入力コンデンサＣ０に充電すると共にトランスの二次側へもエネルギーを移行させて一次巻線に生じるサージ電圧を吸収するサージ電圧吸収方法」（以下、「刊行物２記載の第２発明」という）
　
　（ウ）刊行物３：特開平５−８３９３４号公報
　
　　Ａ．刊行物３には、以下の記載がある。
　（ａ）「【産業上の利用分野】　本発明は、スイッチング素子の過電流保護回路を備えたスイッチング電源に関するものである。」（段落【０００１】）
　（ｂ）「以下図面を参照しながら、従来の電源回路の一例について説明する。図３に従来の電源回路の一例として回生制御型電源の構成を示す。図３において、１は電源回路に電源電圧を供給する入力端子、２は入力端子１から供給された電源電圧を平滑するコンデンサ、３はエネルギー回生用コンデンサ、４はスイッチングトランス、５は１次巻線、６はハイサイド側バイアス巻線、７はハイサイド側スイッチング素子、８はスイッチング素子７に寄生的に内蔵されているボディダイオード、９はスイッチング素子７のゲート抵抗器、10はスイッチング素子７に流れる電流を電圧として検出する抵抗器、11は電流検出抵抗器10によって検出された電圧がある値に達するとオンしスイッチング素子７のゲート電圧をグラウンドレベルに引き下げる過電流保護トランジスタ、12はバイアス巻線６から与えられた電圧を整流して正電圧のみスイッチング素子７のゲートに加える整流ダイオード、13はスイッチング素子７の逆耐圧保護ダイオード、14はスイッチング素子７のオン期間を決めるコンデンサ、15はコンデンサ14の充電電圧がある電圧になるとオンし電流を流すトランジスタ、16はトランジスタ15がオンすることによりオンし、スイッチング素子７のゲート電圧をグラウンドレベルに引き下げスイッチング素子７をオフさせるトランジスタ、17はトランジスタ15の逆耐圧保護ダイオード、18はオンすることにより電流を流しコンデンサ14を充電させるトランジスタ、19はローサイド側バイアス巻線、20はスイッチング素子７と逆位相でオン・オフするスイッチング素子、21はスイッチング素子20に寄生的に内蔵されているボディダイオード、22はスイッチング素子20を決められたオン期間でオン動作させ、スイッチング素子20のオフ期間を前述のバイアス巻線19の誘起電圧の極性が反転するまで持続するようにオフ動作させ、このオン・オフの繰り返しにより発振を続ける同期発振回路、23は２次巻線、24は２次側整流ダイオード、25は２次側平滑コンデンサ、26は２次側電圧出力である。」（段落【０００３】）
　（ｃ）「次に図４を参照して動作説明を行う。図４において(a)は同期発振回路22の駆動パルス電圧波形ＶGS1、(b)はスイッチング素子20を流れる電流波形ＩD2、(c)はスイッチング素子７の両端電圧波形ＶDS2、(d)はハイサイド側バイアス巻線の両端電圧波形ＶHI、(e)はトランジスタ15のベース電圧波形ＶBE15、(f)はスイッチング素子７の駆動パルス電圧波形ＶGS2、(g)はスイッチング素子７を流れる電流波形ＩD2、(h)はトランジスタ11のベース電圧波形ＶBE11、(i)はトランジスタ16のベース電圧波形ＶBE16、(j)は１次巻線５を流れる１次電流ＩP、(k)は２次巻線23を流れる２次電流ＩSを示している。同期発振回路22により決められたオン期間で動作するスイッチング素子20のオン期間に１次巻線５を介して流れる１次電流により、トランス４に磁束が発生しエネルギーが蓄積される。このときトランス４の１次巻線５に誘起電圧が発生するが、スイッチング素子７のボディダイオード８を逆バイアスする方向に電圧が印加されるように構成されると共に、バイアス巻線６にはダイオード12を逆バイアスする方向に誘起電圧が発生するように構成されているので、スイッチング素子７はオフするようになっている。同時に２次巻線23にも２次側整流ダイオード24を逆バイアスする方向に誘起電圧が発生するので、このときには２次電流は流れない。同期発振回路22のオフ信号でスイッチング素子20がオフすると、１次巻線５にフライバック電圧が発生すると同時に、２次巻線23にもフライバック電圧が発生し、２次側整流ダイオード24を順バイアスする方向に電圧が印加されるため、トランス４に蓄積されたエネルギーが２次巻線23を介して２次電流として放出され、平滑コンデンサ25によって平滑され電源電圧26として供給される。このとき１次側バイアス巻線６にもフライバック電圧が発生し、スイッチング素子７はゲート抵抗器９を介してフライバック電圧が供給されるためオンし１次電流が流れ、コンデンサ３に蓄積される。トランス４に蓄積されたエネルギーがすべて放出され１次電流がゼロになると、すでにオンしているスイッチング素子７を介してコンデンサ３の両端電圧が前記１次巻線５に印加されるため、コンデンサ３より逆方向に電流が流れ、トランス４には前記とは逆方向の磁束が発生しエネルギーが蓄積される。この状態ではトランス４の各巻線に発生する誘起電圧の極性は変化しないので、バイアス巻線19のフライバック電圧も変化せず同期発振回路22はスイッチング素子20のオフ期間を接続させる。この間トランジスタ18がオンしてコンデンサ14に充電電流が流れ、トランジスタ15のベース電圧ＶBE15は下降して行く。ベース電圧ＶBE15がある値に達するとトランジスタ15がオンして電流が流れ、トランジスタ16がオンする。トランジスタ16がオンすることにより、スイッチング素子７の駆動パルスがグラウンドレベルに引き下げられスイッチング素子７はオフする。スイッチング素子７がオフするとトランス４の各巻線に発生する誘起電圧は極性が反転し、２次巻線23に発生する誘起電圧は２次側整流ダイオードを逆バイアスするので２次電流は流れなくなる。１次巻線５に発生する誘起電圧はスイッチング素子20の接続端を負電圧に、電源電圧１の接続端を正電圧にする方向に発生するため、ボディダイオード21を介して平滑コンデンサ��を充電する方向に１次電流が流れ、オフ期間中にトランス４に蓄積されたエネルギーを電源電圧１の電源にエネルギー回生する。このときバイアス巻線19に発生する誘起電圧も反転するため、同期発振回路22はスイッチング素子20をオンさせる。オフ期間中にトランス４に蓄積されたエネルギーがすべて放出され１次電流がゼロになると、すでにオンしているスイッチング素子20を介して電源電圧１より前記とは逆方向に放電するように１次電流が流れてトランス４に磁束が発生しエネルギーが蓄積される。この状態ではトランス４の各巻線に発生する誘起電圧の極性は変化せず、同期発振回路22によりスイッチング素子20はオン状態を持続する。同期発振回路22により決められたオン期間で動作するスイッチング素子７がオフすると、トランス４に蓄積されたエネルギーは２次巻線23を介して２次電流として放出される。これらの動作を繰り返すことで電源電圧26は連続的に供給される。」（段落【０００４】）
　
　　Ｂ．また、刊行物３において、上記記載及び図３，４に記載された事項、並びに技術常識を考慮すると以下のことが言える。
　（ａ）上記各記載及び図面の回路構成から、刊行物３に記載のスイッチング電源は、フライバック型のスイッチング電源であると言える。
　（ｂ）電源電圧を供給する入力端子、及び入力端子１から供給された電源電圧を平滑するコンデンサ２が設けられ、スイッチング電源の１次側に平滑された電圧が供給されることからは、刊行物３に記載のスイッチング電源は、一次側平滑回路を備えていると言える。
　（ｃ）１次巻線５及び２次巻線２３、並びに１次巻線５及びハイサイド側バイアス巻線６がそれぞれ磁気結合していることは自明な構成である。
　（ｄ）上記Ａ（ｃ）の記載によれば、スイッチング素子２０がオフしてフライバック電圧が発生したとき、ハイサイド側バイアス巻線６にもフライバック電圧が発生し、スイッチング素子７がオンして１次電流が流れ、コンデンサ３に蓄積される。このコンデンサ３に蓄積されるエネルギーは、２次巻線２３へ移行するはずのエネルギーの内、移行できなかったエネルギーであると言える。そしてトランス４のエネルギーがすべて放出されると、すでにオンしているスイッチング素子７を介してコンデンサ３の両端電圧が１次巻線５に印加されて、逆方向に電流が流れトランス４には逆方向の磁束が発生しエネルギーが蓄積される。そしてスイッチング素子７がオフするとトランス４の各巻線に発生する誘起電圧は極性が反転し、１次巻線５に発生する誘起電圧はスイッチング素子２０の接続端を負電圧に、電源電圧１の接続端を正電圧にする方向に発生するため、ボディダイオード２１を介して平滑コンデンサ２を充電する方向に１次電流が流れ、オフ期間中にトランス４に蓄積されたエネルギーを電源電圧１の電源にエネルギー回生する。そして「このときバイアス巻線19に発生する誘起電圧も反転するため、同期発振回路22はスイッチング素子20をオンさせる。」との記載、及び図４の記載によれば、前記エネルギー回生はスイッチング素子２０がオンの時に行われ、さらに上記各記載には、コンデンサ３に蓄積されたエネルギーがトランス４二次側の巻線２３で消費するとの記載がないこと、及び図４（ｇ）などの記載を併せて参酌すれば、二次側で消費していないエネルギーを、スイッチング素子２０のオン期間に平滑コンデンサ２を充電してエネルギーを回生していると言える。
　そしてエネルギー回生用のコンデンサ３、スイッチング素子７、ハイサイド側バイアス巻線６は、エネルギー回生回路と言うことができる。
　（ｅ）上記記載Ａ（ｃ）の「この間トランジスタ18がオンしてコンデンサ14に充電電流が流れ、トランジスタ15のベース電圧ＶBE15は下降して行く。ベース電圧ＶBE15がある値に達するとトランジスタ15がオンして電流が流れ、トランジスタ16がオンする。トランジスタ16がオンすることにより、スイッチング素子７の駆動パルスがグラウンドレベルに引き下げられスイッチング素子７はオフする。」との記載から、刊行物３に記載のスイッチング電源は、スイッチング素子７を所定期間導通させた後、遮断状態にする遮断回路を備えていると言える。
　（ｆ）上記各記載及び図３、４の記載によれば、スイッチング素子７がＭＯＳＦＥＴ素子であることは明らかであり、スイッチング素子７がオンしている間は、スイッチング素子７には両方向に電流が流れていること、及び技術常識を参酌すれば、ＭＯＳＦＥＴ素子であるスイッチング素子７は第三象限動作をしていると言える。
　（ｇ）刊行物３に記載のものは、「スイッチング電源」に関するものであるが、スイッチング電源内の回路にて、２次側で消費しないエネルギーを回収し、１次側平滑コンデンサへ充電しエネルギーを回生していることから、スイッチング電源を用いたエネルギー回生方法に関するものであるといえる。
　
　　Ｃ．以上から、刊行物３には次のとおりの発明が記載されていると認められる。
「一次巻線５と、該一次巻線と磁気結合した二次巻線２３と、前記一次巻線と直列接続されたスイッチング素子２０と、エネルギー回生回路と、一次側平滑回路とを有し、
　前記一次側平滑回路により、前記一次巻線とスイッチング素子２０とが直列接続された回路に平滑された電圧を印加し、
　前記スイッチング素子２０をスイッチング動作させて前記一次巻線５に断続的に電流を流し、トランス４内の二次巻線２３に電圧を誘起し、
　前記スイッチング素子２０が遮断状態にあるときに二次側に電力を供給するように構成されたフライバック型のスイッチング電源であって、
　前記エネルギー回生回路は、エネルギー回生用コンデンサ３と、ＭＯＳＦＥＴ素子７と、ハイサイド側バイアス巻線６とを有し、
　前記エネルギー回生用コンデンサと前記ＭＯＳＦＥＴ素子７とが直列接続された回路が前記一次巻線５と並列接続され、
　前記ハイサイド側バイアス巻線６の一端は前記スイッチング素子２０と前記一次巻線５とが接続されたところに接続され、他端は前記ＭＯＳＦＥＴ素子７のゲート端子に接続され、
　前記ハイサイド側バイアス巻線６と前記一次巻線５との間の磁気結合により、前記ハイサイド側バイアス巻線６の両端には、前記スイッチング素子２０が導通状態から遮断状態に転じたときに、前記ＭＯＳＦＥＴ素子７が導通して第三象限動作をする電圧が誘起されるように構成され、
　前記エネルギー回生回路には、前記ＭＯＳＦＥＴ素子７を所定期間導通状態に置いた後、遮断状態にする遮断回路が設けられたスイッチング電源。」（以下、「刊行物３記載の第１発明」という）
「第１発明のスイッチング電源を用いたエネルギー回生方法であって、ＭＯＳＦＥＴ素子７の第三象限動作により、二次側で消費していないエネルギーを、スイッチング素子２０が導通状態のときに、一次側平滑回路内の平滑コンデンサ２を充電させるエネルギー回生方法。」（以下、「刊行物３記載の第２発明」という）
　
　イ．対比・判断
　
　（ア）本件発明１について
　　（Ａ−１）
　　本件発明１と刊行物１記載の第１発明とを対比すると、後者の「一次側の巻線ＮＰ１」「二次側の巻線ＮＳ１」「第１のスイッチング素子３（ＳＷ１）」「サージング吸収用コンデンサ」「電界効果トランジスタからなる第２のスイッチング素子６（ＳＷ２）」「巻線ＮＰ２」「スイッチング電源装置」は、それぞれ前者の「一次巻線」「二次巻線」「半導体スイッチング素子」「サージ電圧吸収用コンデンサ」「ＭＯＳＦＥＴ素子」「補助巻線」「スイッチング電源」に相当する。また、後者の「電源７」も、本件発明１の「一次側平滑回路」も、トランスの１次巻線とスイッチング素子とが直列接続された回路に対して電圧を入力・印加するものであり、故に両者は、トランスの一次側に入力電圧を印加する「一次側電源」であると言える。
　
したがって、両者は
［一致点］
「一次巻線と、該一次巻線と磁気結合した二次巻線と、前記一次巻線と直列接続された半導体スイッチング素子と、スナバ回路と、一次側電源とを有し、
　前記一次側電源により、前記一次巻線と半導体スイッチング素子とが直列接続された回路に電圧を印加し、
　前記半導体スイッチング素子をスイッチング動作させて前記一次巻線に断続的に電流を流し、前記トランス内の二次巻線に電圧を誘起し、
　前記半導体スイッチング素子が遮断状態にあるときに二次側に電力を供給するように構成されたフライバック型のスイッチング電源であって、
　前記スナバ回路は、サージ電圧吸収用コンデンサと、ＭＯＳＦＥＴ素子と、補助巻線とを有し、
　前記サージ電圧吸収用コンデンサと前記ＭＯＳＦＥＴ素子とが直列接続された回路が前記一次巻線と並列接続され、
　前記補助巻線の一端は前記半導体スイッチング素子と前記一次巻線とが接続されたところに接続され、他端は前記ＭＯＳＦＥＴ素子のゲート端子に接続され、
　前記補助巻線と前記一次巻線との間の磁気結合により、前記補助巻線の両端には、前記半導体スイッチング素子が導通状態から遮断状態に転じたときに、前記ＭＯＳＦＥＴ素子が導通して第三象限動作をする電圧が誘起されるように構成され、
　前記半導体スイッチング素子を、前記ＭＯＳＦＥＴ素子が遮断状態になった後、導通状態になるよう構成されたスイッチング電源。」
である点で一致し、以下の点で相違する。
　
［相違点１］
　前者の「一次側電源」は「一次側平滑回路」であり、「一次巻線と半導体スイッチング素子とが直列接続された回路」に平滑された電圧を印加しているのに対し、後者の「一次側電源」は、平滑回路であるかどうか不明である点。
［相違点２］
　前者の「スナバ回路」には、「ＭＯＳＦＥＴ素子を所定期間導通状態に置いた後、遮断状態にする遮断回路」が設けられ、これによりＭＯＳＦＥＴ素子と半導体スイッチング素子との同時導通による貫通電流が流れることを防止し、また「半導体スイッチング素子」には、「半導体スイッチング素子を、前記ＭＯＳＦＥＴ素子が遮断状態になった後、導通状態にさせる遅延回路」が接続され、これによりＭＯＳＦＥＴ素子と半導体スイッチング素子との同時導通による貫通電流が流れることを防止しているのに対し、後者には「遮断回路」も「遅延回路」も備えておらず、トランスの一次側巻線のフォワード電圧及びフライバック電圧の発生タイミングを利用して、スイッチング素子の同時導通を防止している点。
［相違点３］
　前者の「ＭＯＳＦＥＴ素子」における「ゲート端子とソース端子との間」には、「ツェナーダイオード」が接続されており、「該ツェナーダイオードによって、前記ゲート端子と前記ソース端子の間にツェナー電圧以上の電圧が印加されないように構成」されているのに対し、後者には、「ツェナーダイオード」が接続されていない点。
　
　　（Ａ−２）
　上記相違点１について検討する。
　スイッチング電源の入力電源として安定した電源が望まれるところ、スイッチング電源の入力側に平滑コンデンサを含む平滑回路を設けることは、刊行物２及び３に記載されているとおり、常套手段である。
　したがって、刊行物１記載の第１発明の一次側電源を、一次側平滑回路とすることに格別の困難性は認められない。
　
　　（Ａ−３）
　上記相違点２について検討する。
　上記ア（ウ）に示したとおり、刊行物３には、本件発明１の「遮断回路」と同等の機能を有する、ＭＯＳＦＥＴ素子７を所定期間導通状態に置いた後、遮断状態にする「遮断回路」が記載されている。
　また、フライバック型スイッチング電源において、一次巻線に直列に接続されたメインの半導体スイッチング素子を駆動するための信号を遅延させるような時定数回路を配設することは、以下に示すとおり従来周知の技術（以下、「周知技術１」という）である。
　
　刊行物４（実願平５−１６０３１号（実開平６−７０４９１号）のＣＤ−ＲＯＭ）には、「ドレイン電圧Ｖdsが落ちる途中で、変圧器Ｔの駆動巻線Ｎ3 の誘起電圧は、主スイッチング素子Ｓを駆動すべく立ち上がるが、時定数回路１８により遅延されるため、ドレイン電圧Ｖdsが零になってはじめて、主スイッチング素子Ｓが駆動される。こうして主スイッチング素子Ｓがオンし、ドレイン電流Ｉd が増加し始める。」（段落【００１６】、及び図１など）との記載がある。
　刊行物５（特開平７−１７０７３４号公報）には、「コンデンサＣ４はタ−ンオンのタイミングを遅らせるために接続されている。これにより第１のスイッチ素子Ｓ1の電圧がリンギングにより確実に零ボルトに下った時点で第１のスイッチ素子Ｓ1はタ−ンオンする。」（段落【００２２】、及び図３）との記載がある。
　刊行物６（特開平４−３２２１６２号公報）には、「時定数回路６０は、トランスＴの駆動巻線Ｎ３とＦＥＴ１のゲートとの間に設けられ、抵抗ＲｇとＦＥＴ１のゲート入力容量Ｃｇとで構成され、ＦＥＴ１のドレイン電圧（両端電圧）が零のタイミングで、そのＦＥＴ１をオンさせるように設定されている。」（段落【００１３】、及び図１）との記載がある。
　
　スイッチング素子を２つ直列に接続した回路を、電源などに並列に接続した回路において、該２つのスイッチング素子が２つ同時に導通状態になると貫通電流が流れてしまい、その大電流によりスイッチング素子が破壊してしまうことは当業者にとって自明とも呼べる課題であり、それを防ぐため、同時オンを防止する措置を回路上に施すことは、スイッチング電源の技術分野に限らず、広く電気回路の技術分野において、当業者が当然行う設計事項である。そして、同時オン防止を刊行物１記載の第１発明の如く、回路を構成する回路定数の設定により行うか、直列接続された２つのスイッチング素子の内、あるスイッチング素子のオン終了タイミングを他方のスイッチング素子のオン開始タイミングより早める回路を設けて同時オンの防止をするか、又は、あるスイッチング素子のオン開始タイミングを他方のオン終了タイミングより遅くする回路を設けて同時オンの防止をするかは、当業者が適宜選択し得る設計事項に過ぎず、また、より確実に同時オンを防止するために、これら同時オン防止技術の内、複数の技術を組み合わせることも当業者が適宜決定すべき事項に過ぎない（なお、本件特許明細書の発明の詳細な説明には、遮断回路のみを設けた実施例、及び遅延回路のみを設けた実施例の記載はあるが、遮断回路及び遅延回路を同時に備えた実施例は記載されていない。）。
　そして刊行物１記載の第１発明、刊行物３記載の第１発明、及び上記周知技術１ともにスイッチング電源に係るもので同一の技術分野に属するものであるから、刊行物１記載の第１発明に、刊行物３記載の第１発明及び周知技術１から把握される技術的事項を適用できないとする特段の事由も見当たらない。
　したがって、刊行物１記載の第１発明の同時オン防止技術に替え、刊行物３記載の第１発明の遮断回路、及び周知技術１の遅延回路を採用し、確実に同時オンを防止するべく上記相違点に係る本件発明１の構成とすることに格別の困難性は認められない。
　
　　（Ａ−４）
　上記相違点３について検討する。
　スイッチング電源の技術分野に限らず、ＦＥＴゲート保護を図るためツェナーダイオードを配設することは、以下に示すとおり従来周知の技術（以下、「周知技術２」という）である。
　
　刊行物６（特開平４−３２２１６２号公報）には、「なお、ゲート入力容量Ｃｇと並列に接続されているツェナーダイオードＺＤは、駆動巻線Ｎ３に発生した逆電流を放電させるループを形成すると共に、ＦＥＴ１のゲートを保護するものである。」（段落【００１３】、及び図１）との記載がある。
　刊行物７（特開平２−２７３０７３号公報）には、「一対の背中合せのツェナーダイオードＺ１８ＡとＺ１８ＢがＦＥＴＱ１のゲート保護を与える。」（第４頁右上欄第１６行−第１８行、及び図１）との記載がある。
　刊行物８（「電子技術」１９８９年６月号、日刊工業新聞社刊、第４２頁−第４４頁（申立人雨山範子の提出した甲第３号証））には、「●回路でのゲート保護対策　ゲート耐圧は通常±２０〜３０Ｖだから図５のように１５Ｖ程度のツェナーダイオードを付加すると有効である。」（第４４頁及び図５）
　
　したがって、刊行物１記載の第１発明におけるＦＥＴ素子にゲート保護を図るため、ツェナーダイオードを設け、上記相違点に係る本件発明１の構成とすることに格別の困難性は認められない。
　また、第１巻線と直列に接続された主スイッチング素子ではなく、スナバ回路におけるＦＥＴ素子にツェナーダイオードを設けたことによる格別の作用効果、すなわちＦＥＴ素子のゲート保護が図られるという以上の作用効果を奏するとも認められない。
　
　　（Ａ−５）
　したがって本件発明１は、刊行物１記載の第１発明、刊行物３記載の第１発明、並びに周知技術１及び２から、当業者が容易になし得たものと認められる。
　また、本件発明１を全体として検討しても、刊行物１記載の第１発明、刊行物３記載の第１発明、並びに周知技術１及び２から予測される以上の格別の効果を奏するとも認められない。
　
　（イ）本件発明２について
　　（Ａ−１）
　本件発明２は、本件発明１を引用するものであって、本件発明１の「スイッチング電源」を用いた「サージ電圧吸収方法」である。
　本件発明２と刊行物１記載の第２発明とを対比すると、両者は前記（ア）本件発明１について、の一致点、及び「ＭＯＳＦＥＴ素子の第三象限動作により」「一次巻線に生じるサージ電圧を吸収するサージ電圧吸収方法」という一致点を有し、前記（ア）の相違点１ないし３の他、以下に示す相違点４を有するものと認められる。
　
［相違点４］
　本件発明２において、サージ電圧の発生は一次側リーケージインダクタンスに起因するものであり、本件発明２は「一次側リーケージインダクタンスに蓄積されたエネルギーを前記二次巻線に移行させて」いるのに対し、刊行物１記載の第２発明において、サージ電圧の発生が一次側リーケージインダクタンスに起因しているかどうかは不明であり、蓄積されたエネルギーを二次巻線に移行させているかどうかも不明である点。
　
　　（Ａ−２）
　上記相違点１ないし３は（ア）本件発明１について、における同旨の理由により当業者が容易になし得ることと認められる。
　
　　（Ａ−３）
　上記相違点４について検討する。
　刊行物２記載の第２発明は、一次側リーケージインダクタンスに蓄積されたエネルギーを、入力コンデンサに充電すると共に二次巻線へエネルギーを移行させて一次巻線に生じるサージ電圧を吸収する方法であり（刊行物２記載の第２発明の「もれインダクタンス」が、本件発明２の「リーケージインダクタンス」に相当することは明らかである。）、少なくとも一次側リーケージインダクタンスに蓄積されたエネルギーを二次巻線へエネルギーを移行させる構成を備えているから、刊行物２には、本件発明２の相違点４に係る発明特定事項が記載されている。そのためのフライバック型スイッチング電源（刊行物２記載の第１発明）の基本的な回路構成及び動作態様は、刊行物１記載の第１発明とほぼ共通であるから、刊行物１記載の第２発明に、刊行物２記載の第２発明を適用できないとする理由は見当たらない。
　したがって、刊行物１記載第２発明に、刊行物２記載の第２発明を適用し、上記相違点に係る本件発明２の構成とすることに格別の困難性は認められない。
　
　　（Ａ−４）
　したがって本件発明２は、刊行物１ないし３記載の発明、並びに上記周知技術１，２に基づき、当業者が容易になし得たものと認められる。
　また、本件発明２を全体として検討しても、各刊行物記載の発明および各周知技術から予測される以上の格別の効果を奏するとも認められない。
　
　（ウ）本件発明３について
　　（Ａ−１）
　本件発明３は、本件発明２を引用するものであって、本件発明２の「サージ電圧吸収方法」をより具体的に「前記二次巻線に移行された前記エネルギーが二次側で消費しきれなかった場合、前記半導体スイッチング素子が導通状態のときに、前記一次側平滑回路内の平滑コンデンサを充電させる」と規定したものである。
　本件発明３と刊行物１記載の第２発明とを対比すると、両者は前記（ア）本件発明１について、の一致点、及び前記（イ）本件発明２について、の一致点を有し、前記（ア）の相違点１ないし３、及び前記（イ）の相違点４のほか、以下に示す相違点５を有するものと認められる。
　
　［相違点５］
　本件発明３が「前記二次巻線に移行された前記エネルギーが二次側で消費しきれなかった場合、前記半導体スイッチング素子が導通状態のときに、前記一次側平滑回路内の平滑コンデンサを充電させる」ものであるのに対し、刊行物１記載の第２発明はそのような構成を備えているか不明である点。
　
　　（Ａ−２）
　上記相違点１ないし３は（ア）本件発明１について、における同旨の理由により、上記相違点４は（イ）本件発明２について、における同旨の理由により、当業者が容易になし得たものと認められる。
　
　　（Ａ−３）
　上記相違点５について検討する。
　刊行物３記載の第２発明には、二次側で消費できなかったエネルギーを、一次巻線に直列に接続されたスイッチング素子が導通状態のときに、一次側回路内の平滑コンデンサを充電させる方法が記載されている。そして、一次側リーケージインダクタンスに蓄積されたエネルギーを二次側へ移行するとともに電源入力側のコンデンサに充電可能であることは、刊行物２に記載されているとおりであり、さらに二次側に接続された負荷が、例えば軽負荷で二次側での消費エネルギーが少ない場合は、二次側へエネルギーを移行しても十分に消費できず、その分のエネルギーが電源入力側に充電されることは当業者の予測の範囲内である。
　そして、刊行物１記載の第２発明、刊行物２記載の第２発明、及び刊行物３記載の第３発明はエネルギー吸収・回生方法に係るものであり、そのためのフライバック型スイッチング電源の基本的な回路構成及び動作態様は、ほぼ全て共通であるから、刊行物１記載の第２発明に、刊行物２記載の第２発明及び刊行物３記載の第２発明を適用できないとする理由は見当たらない。
　したがって、刊行物１記載の第２発明に、刊行物２記載の第２発明及び刊行物３記載の第３発明を適用し、上記相違点に係る本件発明３の構成とすることに格別の困難性は認められない。
　
　　（Ａ−４）
　したがって本件発明３は、刊行物１ないし３記載の発明、並びに周知技術１，２に基づき、当業者が容易になし得たものと認められる。
　また、本件発明３を全体として検討しても、刊行物記載の各発明及び各周知技術から予測される以上の格別の効果を奏するとも認められない。
　
　ウ．むすび
　よって、本件発明１ないし３は、特許法第２９条第２項の規定に違反してされたものである。
　
３．むすび
　以上のとおりであるから、請求項１ないし３に係る発明の特許は、特許法第１１３条第１項第２号に該当し、取り消されるべきものである。
　よって、結論のとおり決定する。
【異議決定日】
平成１６年１１月２４日（２００４．１１．２４）