(57)【要約】      （修正有）【課題】積層体にクラックが入ることへの抑制効果を高めつつ、ＥＳＲを低減することができる積層セラミックコンデンサを提供する。【解決手段】積層体１２の第２の主面１２ｂが実装面とされ、外部電極２２ａ，２２ｂは、導電性金属およびガラス成分を含む下地電極層２４ａ，２４ｂと、熱硬化性樹脂および金属成分とを含む導電性樹脂層２５ａ，２５ｂと、を含む。下地電極層２４は、第１の端面１２ｅおよび第２の端面１２ｆから少なくとも第２の主面１２ｂ上にまで延びて配置されており、導電性樹脂層２５は、第２の主面１２ｂ側に設けられた下地電極層２４上、第２の主面１２ｂ上の一部並びに第１の端面１２ｅ側および第２の端面１２ｆ側に設けられた下地電極層２４上の一部に延びて配置されており、かつ、第１の端面１２ｅおよび第２の端面１２ｆのそれぞれの面積の９％以上８２%以下に相当する部分を覆っている。【選択図】図２
2018088451.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の誘電体層と複数の内部電極層とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、
前記端面上に配置された外部電極と、を有する積層セラミックコンデンサにおいて、
前記積層体の第２の主面が実装面とされ、
前記外部電極は、導電性金属およびガラス成分を含む下地電極層と、熱硬化性樹脂および金属成分を含む導電性樹脂層と、を含み、
前記下地電極層は、前記第１の端面および前記第２の端面から少なくとも前記第２の主面上にまで延びて配置されており、
前記導電性樹脂層は、前記第２の主面側に設けられた前記下地電極層上、前記第２の主面上の一部、並びに、前記第１の端面側および前記第２の端面側に設けられた前記下地電極層上の一部、に延びて配置されており、かつ、前記第１の端面および前記第２の端面のそれぞれの面積の９％以上８２%以下に相当する部分を覆っている、積層セラミックコンデンサ。
【請求項２】
前記金属成分は、Ｃｕ粉又はＡｇ粉が含まれている、請求項１に記載の積層セラミックコンデンサ。
【請求項３】
前記下地電極層上および前記導電性樹脂層上には、めっき層が配置されている、請求項１又は請求項２に記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層された複数の誘電体層及び複数の内部電極層を有する積層体と、内部電極層に電気的に接続されるように積層体の端面に形成された外部電極と、を備えた積層セラミックコンデンサに関する。
【背景技術】
【０００２】
近年、積層セラミックコンデンサに代表されるセラミック電子部品は、従来に比べてより過酷な環境下で使用されるようになってきている。
例えば、携帯電話、携帯音楽プレーヤーなどのモバイル機器に用いられる積層セラミックコンデンサについては、落下時の衝撃に耐えることが求められている。具体的には、落下衝撃を受けても、実装基板から積層セラミックコンデンサが脱落しない、又は、電子部品にクラックが生じないようにする必要がある。
また、ＥＣＵ（Ｅｎｇｉｎｅ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）などの車載機器に用いられる電子部品については、熱サイクルの衝撃に耐えることが求められている。具体的には、熱サイクルを受けて実装基板が熱膨張収縮することにより発生するたわみ応力を受けても、積層セラミックコンデンサにクラックが生じないようにする必要がある。
これを受けて、積層セラミックコンデンサの外部電極に熱硬化性導電樹脂ペーストを用いることが提案されている。例えば、特許文献１では、従来の下地電極層とＮｉめっきとの間に、エポキシ系熱硬化性樹脂層を形成し、厳しい環境下でも積層体にクラックが入らないような対策を行っている。
このような構成においては、落下時の衝撃による応力や、熱サイクルを受けて実装基板が熱膨張収縮することにより発生するたわみ応力が発生した際、実装基板に伝わる応力（実装基板のゆがみ）を、エポキシ系熱硬化性樹脂層の先端を基点として下地電極層とエポキシ系熱硬化性樹脂層との間で剥離させることで応力を逃がし、積層体にクラックが入らないようにしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−１６２７７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１のような構造においても、落下時の衝撃による応力や、熱サイクルを受けて実装基板が熱膨張収縮することにより発生するたわみ応力が極端に大きくなった場合には、十分にその応力を逃がすことができず、積層体にクラックが生じてしまう場合があった。
また、特許文献１のように下地電極層とＮｉめっきとの間にエポキシ系熱硬化性樹脂層を形成した設計においては、エポキシ系熱硬化性樹脂層とＮｉめっきとの接触抵抗が高くなり、ＥＳＲ（等価直列抵抗）が高くなるという問題が生じることがあった。
【０００５】
そこで、本発明では積層体にクラックが入ることへの抑制効果を高めつつ、ＥＳＲを低減することができる積層セラミックコンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る積層セラミックコンデンサは、積層された複数の誘電体層と複数の内部電極層とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、
端面上に配置された外部電極と、を有する積層セラミックコンデンサにおいて、
積層体の第２の主面が実装面とされ、
外部電極は、導電性金属およびガラス成分を含む下地電極層と、熱硬化性樹脂および金属成分を含む導電性樹脂層と、を含み、
下地電極層は、第１の端面および第２の端面から少なくとも第２の主面上にまで延びて配置されており、
導電性樹脂層は、第２の主面側に設けられた下地電極層上、第２の主面上の一部、並びに、第１の端面側および第２の端面側に設けられた下地電極層上の一部、に延びて配置されており、かつ、第１の端面および第２の端面のそれぞれの面積の９％以上８２%以下に相当する部分を覆っている。
本発明に係る積層セラミックコンデンサによれば、導電性樹脂層が第２の主面側の下地電極層を覆っており、且つ、第１の端面側及び第２の端面側の下地電極層の一部を覆っているため、たわみ応力が極端に大きくなった場合であっても、第２の主面側の下地電極層と導電性樹脂層との間の剥離だけでなく、第１の端面側及び第２の端面側に位置する下地電極層と導電性樹脂層との間の剥離において応力を逃がすことができ、これにより積層体への応力を緩和できる。さらに、導電性樹脂層が第１の端面側及び第２の端面側の下地電極層を全て覆っていないため、基板と接触抵抗の低い下地電極層との接合が可能となる。
【０００７】
請求項２に係る積層セラミックコンデンサは、金属成分は、Ｃｕ粉又はＡｇ粉が含まれている。
請求項２に係る積層セラミックコンデンサによれば、Ｃｕ、Ａｇは抵抗値が比較的小さいため、導電性樹脂層と基板との接触抵抗が小さくなる。
【０００８】
請求項３に係る積層セラミックコンデンサは、下地電極層上および導電性樹脂層上には、めっき層が配置されている。
請求項３に係る積層セラミックコンデンサによれば、積層セラミックコンデンサを実装する際に、実装に用いられるはんだによって下地電極層や導電性樹脂層が侵食されることを防止することができ、又は、実装に用いられるはんだの濡れ性を向上させ容易に基板に実装することができる。
【発明の効果】
【０００９】
本発明に係る積層セラミックコンデンサによれば、積層体にクラックが入ることへの抑制効果を高めることができ、かつ、ＥＳＲを低減することができる。
【００１０】
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【００１１】
【図１】この発明に係る積層セラミックコンデンサの一例を示す斜視図である。
【図２】図１に示す積層セラミックコンデンサの線ＩＩ−ＩＩにおける断面図である。
【図３】図１に示す積層セラミックコンデンサの線ＩＩＩ−ＩＩＩにおける断面図である。
【図４】この発明に係る積層セラミックコンデンサの側面図である。（ａ）は、めっき形成前の側面図である。（ｂ）は、完成後の側面図である。
【図５】この発明に係る積層セラミックコンデンサの外部電極の形状を模式的に表した図である。（ａ）は、外部電極近傍の側面図である。（ｂ）は、外部電極近傍の断面図である。（ｃ）は、外部電極の長さ方向Ｌから見た正面図である。
【図６】めっき層形成前の積層セラミックコンデンサの樹脂電極面積比率を変えた実験例を模式的に表した外部電極近傍の断面模式図である。
【発明を実施するための形態】
【００１２】
１．積層セラミックコンデンサ
図１、図２および図３に示すように、積層セラミックコンデンサ１０は、例えば直方体状の積層体１２を備える。積層体１２は、積層された複数の誘電体層１４と複数の内部電極層１６とを有する。さらに、積層体１２は、積層方向Ｔに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向Ｔに直交する幅方向Ｗに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向Ｔおよび幅方向Ｗに直交する長さ方向Ｌに相対する第１の端面１２ｅおよび第２の端面１２ｆと、を有する。この積層体１２には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃ、第２の側面１２ｄ、第１の端面１２ｅ及び第２の端面１２ｆの一部又は全部に凹凸が形成されていてもよい。この実施の形態では、第２の主面１２ｂを実装面とする。
【００１３】
積層体１２の誘電体層１４の誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、又はＣａＺｒＯ3などペロブスカイト化合物の主成分を含む誘電体セラミックを用いることができる。また、これらの主成分に、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの、主成分よりも含有量の少ない成分を添加したものを用いてもよい。また、後述する誘電体層１４の一層の積層方向Ｔの寸法（厚み）は、０．４μｍ以上２０μｍ以下であることが好ましい。
【００１４】
図２に示すように、誘電体層１４は、外層部１４ａと内層部１４ｂとを含む。外層部１４ａは、積層体１２の第１の主面１２ａ側および第２の主面１２ｂ側に位置し、第１の主面１２ａと第１の主面１２ａに最も近い内部電極層１６との間に位置する誘電体層１４、および、第２の主面１２ｂと第２の主面１２ｂに最も近い内部電極層１６との間に位置する誘電体層１４である。そして、両外層部１４ａに挟まれた領域が内層部１４ｂである。外層部１４ａの積層方向Ｔの寸法（厚み）は、片側で１０μｍ以上３００μｍ以下であることが好ましい。また、誘電体層１４の層数（外層部１４ａと内層部１４ｂとの合計層数）は、３００層以上７００層以下であることが好ましい。
【００１５】
図２および図３に示すように、積層体１２は、複数の内部電極層１６として、複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、積層体１２の積層方向Ｔに沿って等間隔に交互に配置されるように埋設されている。
内部電極層１６は、第１の内部電極層１６ａと第２の内部電極層１６ｂとが対向する対向電極部２０ａと、対向電極部２０ａから積層体１２の第１の端面１２ｅおよび第２の端面１２ｆまでの引出電極部１８ａおよび引出電極部１８ｂと、を備えている。
具体的には、第１の内部電極層１６ａの一端側には、積層体１２の第１の端面１２ｅに引き出された引出電極部１８ａを有する。第２の内部電極層１６ｂの一端側には、積層体１２の第２の端面１２ｆに引き出された引出電極部１８ｂを有する。そして、第１の内部電極層１６ａの一端側の引出電極部１８ａは、積層体１２の第１の端面１２ｅに露出している。また、第２の内部電極層１６ｂの一端側の引出電極部１８ｂは、積層体１２の第２の端面１２ｆに露出している。
【００１６】
図２および図３に示すように、積層体１２は、対向電極部２０ａの幅方向Ｗの一端と第１の側面１２ｃとの間と、対向電極部２０ａの幅方向Ｗの他端と第２の側面１２ｄとの間と、に形成される積層体１２の側部２０ｂ（以下、「Ｗギャップ」という。）を含む。さらに、積層体１２は、第１の内部電極層１６ａの引出電極部１８ａとは反対側の端部と第２の端面１２ｆとの間と、第２の内部電極層１６ｂの引出電極部１８ｂとは反対側の端部と第１の端面１２ｅとの間と、に形成される積層体１２の端部２０ｃ（以下、「Ｌギャップ」という。）を含む。
【００１７】
内部電極層１６は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、又は、それらの金属の少なくとも一種を含む合金（例えば、Ａｇ−Ｐｄ合金）などの適宜の導電材料により構成することができる。
【００１８】
第１の内部電極層１６ａおよび第２の内部電極層１６ｂの形状は、特に限定はされないが、矩形形状であることが好ましい。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂの一層の厚みは、例えば、０．２μｍ以上２．０μｍ程度以下であることが好ましい。
内部電極層１６の層数は、２層以上１６００層以下であることが好ましい。
内部電極層１６が誘電体層１４を積層方向Ｔから見て覆っている割合は、５０％以上９５％以下であることが好ましい。
【００１９】
本実施形態では、内部電極層１６の対向電極部２０ａが誘電体層１４を介して対向することにより静電容量が形成され、コンデンサの特性が発現する。
【００２０】
図１に示すように、積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、それぞれの端面を覆うように配置された外部電極２２が形成される。外部電極２２は、第１の外部電極２２ａと第２の外部電極２２ｂとを有する。
積層体１２の第１の端面１２ｅ側には、第１の外部電極２２ａが形成される。積層体１２の第２の端面１２ｆ側には、第２の外部電極２２ｂが形成される。
【００２１】
図２および図５に示すように、外部電極２２は、導電性金属およびガラス成分を含む下地電極層２４と、熱硬化性樹脂および金属成分を含む導電性樹脂層２５と、を含む。
また、下地電極層２４の露出面および導電性樹脂層２５の露出面にめっき層２６が配置されている。めっき層２６は配置されていなくてもよい。
【００２２】
図２および図３に示すように、下地電極層２４は、第１の下地電極層２４ａと第２の下地電極層２４ｂとを有する。
第１の下地電極層２４ａは、積層体１２の第１の端面１２ｅ側に形成され、積層体１２の第１の端面１２ｅから少なくとも第２の主面１２ｂ上にまで延びて配置されていることが好ましい。同様に、第２の下地電極層２４ｂは、積層体１２の第２の端面１２ｆ側に形成され、積層体１２の第２の端面１２ｆから少なくとも第２の主面１２ｂ上にまで延びて配置されていることが好ましい。より好ましくは、第１の下地電極層２４ａは、第１の端面１２ｅ、第２の主面１２ｂの一部、第１の側面１２ｃの一部及び第２の側面１２ｄの一部にまで延びて配置されていることが好ましい。同様に、より好ましくは、第２の下地電極層２４ｂは、第２の端面１２ｆ、第２の主面１２ｂの一部、第１の側面１２ｃの一部及び第２の側面１２ｄの一部にまで延びて配置されていることが好ましい。
【００２３】
下地電極層２４は、導電性金属成分およびガラス成分を含んでいる。
下地電極層２４の導電性金属成分は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
下地電極層２４のガラス成分は、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等の元素から選ばれる少なくとも１つを構成元素として含む。下地電極層２４は、複数層であってもよい。下地電極層２４は、ガラス成分および導電性金属成分を含む導電性ペーストを積層体１２に塗布して焼き付けたものであり、内部電極層１６と同時焼成したものでもよく、又は、内部電極層１６を焼成した後に焼き付けてもよい。焼付け後の下地電極層２４の厚み（最も厚い部分）は、１０μｍ以上１５０μｍ以下であることが好ましい。
【００２４】
図２および図３に示すように、導電性樹脂層２５は、第１の導電性樹脂層２５ａと第２の導電性樹脂層２５ｂとを有する。第１の導電性樹脂層２５ａは、積層体１２の第１の端面１２ｅ側に形成されている。第２の導電性樹脂層２５ｂは、積層体１２の第２の端面１２ｆ側に形成されている。
導電性樹脂層２５は、第２の主面１２ｂ側に設けられた下地電極層２４上、第２の主面１２ｂ上の一部、並びに、第１の端面１２ｅ側および第２の端面１２ｆ側に設けられた下地電極層２４上の一部、に延びて配置されていることが好ましい。
【００２５】
なお、面積比率は、以下の方法で測定することができる。
積層セラミックコンデンサの端面の写真をマイクロスコープで撮影する。その画像をＷｉｎＲｏｏｆ（ソフトウェア）を用いて画像解析を行い、端面の総面積と導電性樹脂層の面積とを算出する。導電性樹脂層の面積を端面の総面積で割ったものを、樹脂電極面積比率とする。
【００２６】
導電性樹脂層２５の第２の主面１２ｂ側の厚みは、例えば５０μｍ以上９０μｍ以下程度であることが好ましい。
【００２７】
導電性樹脂層２５は、熱硬化性樹脂と金属成分とを含む。導電性樹脂層２５は、熱硬化性樹脂を含むため、例えば、めっき膜より、又は、導電性ペーストの焼成物からなる下地電極層２４よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１０に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層２５が緩衝層として機能し、積層体１２へのクラックを防止することができる。
【００２８】
熱硬化性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂を用いることが好ましい。
【００２９】
また、導電性樹脂層２５は、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
【００３０】
導電性樹脂層２５に含まれる金属成分（以下、「導電性フィラー」という。）としては、Ａｇ、Ｃｕ、またはそれらの合金を使用することができる。また、金属粉の表面にＡｇコーティングされたものを使用することができる。表面にＡｇコーティングされた金属粉としては、ＣｕやＮｉを用いられることが好ましい。また、Ｃｕに酸化防止処理を施したものを使用することもできる。Ｃｕ、Ａｇは抵抗値が他の金属より比較的小さいため、導電性樹脂層２５と基板との接触抵抗が小さくなる。そのため、積層セラミックコンデンサ１０のＥＳＲを低減することができる。Ａｇコーティングされた金属を用いる理由としては、Ａｇの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。導電性フィラーは、導電性樹脂層２５全体の体積に対して、３５ｖｏｌ％以上７５ｖｏｌ％以下で含まれていることが好ましい。導電性フィラーの形状は、特に限定されないが、球状、扁平状等であってもよい。また、導電性フィラーには、球状のものと扁平状のものとが混合したものを用いてもよい。導電性フィラーの平均粒径は、特に限定されないが、例えば、０．３μｍ以上１０μｍ程度以下であってもよい。導電性フィラーは、主に導電性樹脂層２５の通電性を担う。具体的には、導電性フィラー同士が接触することにより、導電性樹脂層２５内部に通電経路が形成される。
【００３１】
導電性樹脂層に含まれる金属は、複数種の金属を含んでいても良く、例えば、第１の金属成分と第２の金属成分とから構成されていても良い。第１の金属成分は、例えばＳｎ、Ｉｎ、Ｂｉや、これらの金属の少なくとも一種を含む合金からなることが好ましい。その中でも、第１の金属成分は、ＳｎまたはＳｎを含む合金からなることがより好ましい。Ｓｎを含む合金の具体例としては、例えば、Ｓｎ−Ａｇ、Ｓｎ−Ｂｉ、Ｓｎ−Ａｇ−Ｃｕなどが挙げられる。第２の金属成分は、例えばＣｕ、Ａｇ、Ｐｄ、Ｐｔ、Ａｕなどの金属やこれらの金属のうちの少なくとも一種を含む合金からなることが好ましい。その中でも、第２の金属成分は、ＣｕやＡｇであること好ましい。
【００３２】
図２および図３に示すように、めっき層２６は、第１のめっき層２６ａと第２のめっき層２６ｂとを有する。
第１のめっき層２６ａは、積層体１２の第１の端面１２ｅ側に形成されている。第２のめっき層２６ｂは、積層体１２の第２の端面１２ｆ側に形成されている。
めっき層２６は、下地電極層２４上および導電性樹脂層２５上に配置されている。具体的には、めっき層は、下地電極層２４の露出部と導電性樹脂層２５の露出部とを覆うように配置されている。めっき層２６としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。めっき層２６は複数層により形成されていてもよい。好ましくは、めっき層２６は、Ｎｉめっき、Ｓｎめっきの２層構造であることが好ましい。下地電極層２４および導電性樹脂層２５を覆うようにＮｉめっきを設けることにより、積層セラミックコンデンサ１０を実装する際に、実装に用いられるはんだによって下地電極層２４や導電性樹脂層２５が侵食されることを防止することができる。そして、さらに、Ｎｉめっきの上に、Ｓｎめっきからなるめっき層２６を設けることにより、積層セラミックコンデンサ１０を実装する際に、実装に用いられるはんだの濡れ性を向上させ、容易に基板に実装することができる。めっき層２６の一層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
【００３３】
積層体１２の長さ方向Ｌの寸法は０．２５ｍｍ以上３．２０ｍｍ以下であり、幅方向Ｗの寸法は０．１２５ｍｍ以上２．５０ｍｍ以下であり、積層方向Ｔの寸法は０．１２５ｍｍ以上２．５０ｍｍ以下であることが好ましい。
【００３４】
図１に示す積層セラミックコンデンサ１０によれば、導電性樹脂層２５は、第２の主面１２ｂ側に設けられた下地電極層２４上、第２の主面１２ｂ上の一部、並びに、第１の端面１２ｅ側および第２の端面１２ｆ側に設けられた下地電極層２４上の一部、に延びて配置されていることにより、応力により基板のゆがみが生じた場合に、実装面である第２の主面１２ｂ側の下地電極層２４と導電性樹脂層２５との間で剥離が生じ、積層体１２にクラックが入ることへの抑制効果を得ることができる。さらに、第２の主面１２ｂ側の下地電極層２４と導電性樹脂層２５との間の剥離だけでなく、第１の端面１２ｅ側及び第２の端面１２ｆ側に位置する下地電極層２４と導電性樹脂層２５との間の剥離においても応力を逃がすことができ、これにより積層体１２への応力を緩和できる。したがって、たわみ応力が極端に大きくなった場合であっても十分にその応力を逃がすことができ、積層体１２にクラックが入ることを抑制することができる。さらに、導電性樹脂層が第１の端面側及び第２の端面側の下地電極層を全て覆っていないため、基板と接触抵抗の低い下地電極層との接合が可能となる。そのため、積層セラミックコンデンサ１０は、ＥＳＲを低減することができる。
【００３５】
また、図１に示す積層セラミックコンデンサ１０によれば、導電性樹脂層２５は、第１の端面１２ｅおよび第２の端面１２ｆのそれぞれの面積の９％以上８２％以下に相当する部分を覆っていることが好ましい。これにより、基板のゆがみが生じた場合に、第１の端面１２ｅおよび第２の端面１２ｆでの下地電極層２４と導電性樹脂層２５との間で剥離が生じ、積層体１２への応力緩和ができるためクラック抑制の効果を得ることができる。さらに、導電性樹脂層が第１の端面側及び第２の端面側の下地電極層を全て覆っていないため、基板と接触抵抗の低い下地電極層との接合が可能となる。そのため、積層セラミックコンデンサ１０は、ＥＳＲを低減することができる。
【００３６】
２．積層セラミックコンデンサの製造方法
次に、この積層セラミックコンデンサ１０の製造プロセスについて説明する。
まず、積層体１２を準備する工程を説明する。
誘電体シートと内部電極用の導電性ペーストとを準備する。誘電体シートや内部電極用の導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
誘電体シート上には、たとえば、スクリーン印刷やグラビア印刷などにより、所定のパターンで内部電極用の導電性ペーストが印刷され、それにより内部電極パターンが形成される。
内部電極パターンが形成されていない外層用の誘電体シートが所定枚数積層され、その上に内部電極パターンが形成された誘電体シートが順次積層され、その上に内部電極パターンが形成されていない外層用の誘電体シートが所定枚数積層されて、積層シートが作製される。
得られた積層シートを静水圧プレスなどの手段により積層方向Ｔにプレスすることによって、積層ブロックが作製される。
次に、積層ブロックが所定のサイズにカットされ、積層チップ、つまり生の積層体１２が切り出される。このとき、バレル研磨などにより、積層チップの角部および稜線部に丸みがつけられてもよい。
積層チップを焼成し積層体１２を作製する。焼成温度は、誘電体層１４や内部電極層１６の材料にもよるが、９００℃以上１３００℃以下であることが好ましい。
【００３７】
次に、下地電極層２４を形成するために、引出電極部１８ａ、１８ｂと接続される導電性ペーストを積層体１２に塗布する工程が行われる。つまり、積層体１２の第１の端面１２ｅと第２の端面１２ｆとに導電性ペーストが塗布され、さらに、第１の主面１２ａの一部と第２の主面１２ｂの一部と第１の側面１２ｃの一部と第２の側面１２ｄの一部とにまで導電性ペーストが塗布され、その後、焼き付けを行い、外部電極２２の下地電極層２４を形成する。このときの焼付け温度は、７００℃以上９００℃以下であることが好ましい。なお、積層体１２の第１の端面１２ｅと第２の端面１２ｆとに導電性ペーストが塗布され、さらに、第１の主面１２ａの一部と第２の主面１２ｂの一部と第１の側面１２ｃの一部と第２の側面１２ｄの一部とにまで導電性ペーストが塗布される場合は、第１の端面１２ｅと第２の端面１２ｆとをそれぞれペースト槽に浸漬することで塗布することができる。また、第１の端面１２ｅおよび第２の端面１２ｆから少なくとも第２の主面１２ｂ上にまで導電性ペーストを塗布する場合は、積層体１２を傾けて保持し、ペースト槽に浸漬することで、第２の主面１２ｂと第１の端面１２ｅと第２の端面１２ｆとに塗布することができる。
【００３８】
次に、導電性樹脂層２５を形成するために、実装面となる第２の主面１２ｂ側に設けられた下地電極層２４上、第２の主面１２ｂの一部、第１の端面１２ｅ側および第２の端面１２ｆ側に位置する下地電極層２４上の一部、並びに、第１の側面１２ｃ側および第２の側面１２ｄ側の一部に位置する下地電極層２４上に、金属成分および熱硬化性樹脂を含む導電性樹脂ペーストを塗布し、２５０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させる。このとき実装面である第２の主面１２ｂ側の下地電極層２４を覆うように塗布を行う。導電性樹脂ペーストを塗布する具体的な方法としては、積層体１２を傾けて保持し、ペースト槽に浸漬することで、第２の主面１２ｂと第１の端面１２ｅと第２の端面１２ｆとに塗布する。または、第１の主面１２ａ側に導電性樹脂ペーストが付着しないようにマスキングを行い、第１の端面１２ｅと第２の端面１２ｆとをそれぞれペースト槽に浸けて塗布を実施する。以下の実験例では、後者の方法で導電性樹脂層２５を形成した。
【００３９】
なお、積層体１２の焼成時、下地電極層２４の焼付け時および導電性樹脂層２５の熱硬化時のいずれの時においても、雰囲気はＮ2雰囲気であることが好ましい。さらに、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。
【００４０】
下地電極層２４上および導電性樹脂層２５上にめっき層２６を形成する。例えば、Ｎｉめっきの形成方法は、電解めっきを用いる。さらに、めっき層２６を２層構造で形成する場合、必要に応じて、Ｎｉめっき上にめっき、例えばＳｎめっきを形成する。
【００４１】
３．実験例
上記の積層セラミックコンデンサの製造方法にしたがって、複数の積層セラミックコンデンサを作製し、耐基板曲げ性試験およびＥＳＲを確認した。
【００４２】
具体的には、実施例として、第２の主面１２ｂ側、第１の側面１２ｃ側の一部、第２の側面１２ｄ側の一部、第１の端面１２ｅ側および第２の端面１２ｆ側に位置する下地電極層２４を覆うように導電性樹脂層２５を、その樹脂電極面積比率を変えながら形成し、複数の積層セラミックコンデンサ１０を作製した。そして、それぞれの積層セラミックコンデンサ１０について、耐基板曲げ性試験およびＥＳＲを確認した。
【００４３】
実施例に用いた積層セラミックコンデンサの樹脂電極面積比率以外の各種パラメータは以下のとおりである。
・寸法（設計値、外部電極込み）：長さ方向Ｌの寸法は２．０ｍｍ、幅方向Ｗの寸法は１．２５ｍｍ、積層方向Ｔの寸法は１．２５ｍｍ
・誘電体材料：ＢａＴｉＯ3
・静電容量：１０μＦ
・定格電圧：２５Ｖ
・内部電極層の導電材料成分：Ｎｉ
・下地電極層の成分：Ｃｕ、ガラス
・下地電極層の厚み（端面側中央部）：７０μｍ
・導電性樹脂層の導電性フィラーの成分：Ａｇ
・導電性樹脂層の熱硬化性樹脂：エポキシ樹脂
・導電性樹脂層の厚み（主面側）：８０μｍ
・第１のめっき層の成分及び厚み：Ｎｉ、４μｍ
・第２のめっき層の成分及び厚み：Ｓｎ、４μｍ
なお、樹脂電極面積比率は、表１を参照。
また、比較例として、下地電極層２４のみ（めっき層２６あり）の比較例１、下地電極層２４のすべてを導電性樹脂層２５で覆った比較例２を作製した。
比較例１に用いた積層セラミックコンデンサは、導電性樹脂層を有さないこと以外は、実施例に用いた積層セラミックコンデンサと同じである。
同様に、比較例２に用いた積層セラミックコンデンサは、導電性樹脂層を下地電極層の全面を覆うように形成したこと以外は、実施例に用いた積層セラミックコンデンサと同じである。
また、外部電極の形状は、図５のとおりである。
【００４４】
また、図６は、実施例および比較例の外部電極近傍の断面模式図として、積層セラミックコンデンサの樹脂電極面積比率を変えた実験例を模式的に表したものである。
図６（ａ）は、比較例１に相当する図であり、外部電極として、下地電極層のみ形成したものである。図６（ｂ）は、比較例２に相当する図であり、外部電極として、下地電極層と、下地電極層の全面を覆うように導電性樹脂層と、を形成したものである。図６（ｃ）は、比較例３に相当する図であり、外部電極として、下地電極層と、下地電極層の第２の主面側から端面の一部を覆うように延びた導電性樹脂層と、を形成したものであって、樹脂電極面積比率が３％のものである。図６（ｄ）は、実施例１に相当する図であり、比較例３と同様に外部電極を形成したものであって、樹脂電極面積比率が９％のものである。図６（ｅ）は、実施例２に相当する図であり、比較例３と同様に外部電極を形成したものであって、樹脂電極面積比率が２７％のものである。図６（ｆ）は、実施例３に相当する図であり、比較例３と同様に外部電極を形成したものであって、樹脂電極面積比率が５３％のものである。図６（ｇ）は、実施例４に相当する図であり、比較例３と同様に外部電極を形成したものであって、樹脂電極面積比率が８２％のものである。図６（ｈ）は、比較例４に相当する図であり、比較例３と同様に外部電極を形成したものであって、樹脂電極面積比率が９６％のものである。
【００４５】
（ＥＳＲの測定方法）
ＥＳＲの測定は、測定前に積層セラミックコンデンサを空気雰囲気で１５０℃で１時間の熱処理を行い、その後、測定用基板に実装し、熱処理完了後２４±２時間後に、測定周波数を１ＭＨｚとし、ネットワークアナライザを用いて測定した。
【００４６】
（クラック発生の確認方法）
積層セラミックコンデンサをはんだペーストを用いて基板に実装した。但し、導電性樹脂層を形成した試料は、導電性樹脂層が形成された主面側を実装面と規定した。
実装されていない側の基板面から径５ｍｍの押し棒で押圧して基板を曲げ、機械的ストレスをかけた。この時、保持時間を５秒とし、曲げ量は７ｍｍとして実施する。基板曲げ後、基板から積層セラミックコンデンサを外し、第１の主面及び第２の主面に対して垂直方向に研磨を行い、積層体に生じたクラックを観察した。なお、７ｍｍの基板の曲げ量は、通常よりも過酷な条件設定となっている。
【００４７】
（樹脂電極面積比率の測定方法）
積層セラミックコンデンサの端面の写真をマイクロスコープで撮影する。その画像をＷｉｎＲｏｏｆ(ソフトウェア)を用いて画像解析を行い、端面の総面積と導電性樹脂層の面積とを算出した。導電性樹脂層の面積を端面の総面積で割ったものを、樹脂電極面積比率として評価を行った。
【００４８】
【表１】
2018088451.tif 000003
【００４９】
表１の実験結果に基づいて、次のように評価できる。
樹脂電極面積比率（導電性樹脂層の面積が第１の端面及び第２の端面のそれぞれの面積のうち占めている割合）が９％以上８２％以下の導電性樹脂層を有する積層セラミックコンデンサ（実施例２ないし実施例５）については、積層体にクラックが入ったものは１０個中１つもなかった。さらに、樹脂電極面積比率が９％以上８２％以下の導電性樹脂層を有する積層セラミックコンデンサについては、比較例２（導電性樹脂層が下地電極層の全面を覆っている比較例）と比較して、ＥＳＲは低い値となった。
上記実施例１ないし実施例６の積層セラミックコンデンサは、導電性樹脂層が、第２の主面側に設けられた下地電極層上、第２の主面上の一部、並びに、第１の端面側および第２の端面側に設けられた下地電極層上の一部、に延びて配置されている。
上記実施例１ないし実施例６の積層セラミックコンデンサは、導電性樹脂層の金属成分（導電性フィラー）がＡｇである。
上記実施例１ないし実施例６の積層セラミックコンデンサは、下地電極層上および導電性樹脂層上にめっき層が配置されている。
【００５０】
一方、比較例１については、導電性樹脂層が形成されていないため、ＥＳＲは低い値となったが、積層体にクラックが入ったものは１０個中１０個あった。
比較例２については、導電性樹脂層が下地電極層の全面を覆っているため、ＥＳＲは高い値となったが、積層体にクラックが入ったものは１０個中２個あった。
比較例３については、比較例２と比較してＥＳＲは低い値となったが、樹脂電極面積比率が３％であるため、積層体にクラックが入ったものは１０個中８個あった。
比較例４については、比較例２と比較してＥＳＲは同程度の値となったが、樹脂電極面積比率が９６％であるため、積層体にクラックが入ったものは１０個中１個あった。
【００５１】
以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
【００５２】
すなわち、例えば、下地電極層２４は、第１の端面１２ａおよび第２の端面１２ｂから、第１の主面１２ａ、第１の側面１２ｃ又は第２の側面１２ｄには延びておらず、第２の主面上のみに延びて配置されていてもよい。
【符号の説明】
【００５３】
１０  積層セラミックコンデンサ
１２  積層体
１２ａ  第１の主面
１２ｂ  第２の主面
１２ｃ  第１の側面
１２ｄ  第２の側面
１２ｅ  第１の端面
１２ｆ  第２の端面
１４  誘電体層
１４ａ  外層部
１４ｂ  内層部
１６  内部電極層
１６ａ  第１の内部電極層
１６ｂ  第２の内部電極層
１８ａ、１８ｂ  引出電極部
２０ａ  対向電極部
２０ｂ  Ｗギャップ
２０ｃ  Ｌギャップ
２２  外部電極
２２ａ  第１の外部電極
２２ｂ  第２の外部電極
２４  下地電極層
２４ａ  第１の下地電極層
２４ｂ  第２の下地電極層
２５  導電性樹脂層
２５ａ  第１の導電性樹脂層
２５ｂ  第２の導電性樹脂層
２６  めっき層
２６ａ  第１のめっき層
２６ｂ  第２のめっき層
【図１】
2018088451.tif 000004
【図２】
2018088451.tif 000005
【図３】
2018088451.tif 000006
【図４】
2018088451.tif 000007
【図５】
2018088451.tif 000008
【図６】
2018088451.tif 000009