【事件の表示】
　特願２００７−　３４８４８「ビットエラーの修復方法および情報処理装置」拒絶査定不服審判事件〔平成２０年　８月２８日出願公開、特開２００８−１９８３１０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１９年２月１５日の出願であって、平成２４年４月６日付けの拒絶理由通知に対して、同年６月１日に意見書及び手続補正書が提出されたが、平成２５年２月１２日付けで拒絶査定がなされ、これに対して、同年５月１４日に拒絶査定を不服とする審判請求がなされるとともに手続補正書が提出され、同年８月１３日付けの審尋に対して、同年１０月７日に回答書が提出されたものである。
　
　
第２．補正却下の決定
［補正却下の決定の結論］
　平成２５年５月１４日に提出された手続補正書によりなされた手続補正（以下「本件補正」という。）を却下する。
　
［理由］
１．本件補正の内容
　本件補正は、特許請求の範囲及び明細書の発明の詳細な説明を補正するものであり、その内容は以下のとおりである。
　
〈補正事項１〉
　本件補正前の請求項１の「所定のタイミングにおいて、前記記憶手段に一時記憶されたエラー情報を第２不揮発性半導体メモリに記憶する工程」との記載を、本件補正後の請求項１にあっては、「所定のタイミングにおいて、前記記憶手段に一時記憶されたエラー情報を、前記ホストシステムが備える第２不揮発性半導体メモリに記憶する工程」と補正する。
　
〈補正事項２〉
　本件補正前の請求項１の「所定のタイミングにおいて、前記第２不揮発性半導体メモリに記憶された前記エラー情報に基づいて、…（中略）…エラー訂正を行って前記第１不揮発性半導体メモリに書き戻すビットエラー修復工程」との記載を、本件補正後の請求項１にあっては、「所定のタイミングにおいて、前記ホストシステムからの修復命令に応じて、前記第２不揮発性半導体メモリに記憶された前記エラー情報に基づいて、…（中略）…エラー訂正を行って前記第１不揮発性半導体メモリに書き戻すビットエラー修復工程」と補正する。
　
〈補正事項３〉
　本件補正前の請求項４の「第２不揮発性半導体メモリと、　前記第１不揮発性半導体メモリに記憶されている記憶データを読み出すホストシステム」との記載を、本件補正後の請求項４にあっては、「第２不揮発性半導体メモリを備え、前記第１不揮発性半導体メモリに記憶されている記憶データを読み出すホストシステム」と補正する。
　
〈補正事項４〉
　本件補正前の請求項４の「所定のタイミングにおいて、前記第２不揮発性半導体メモリに記憶された前記エラー情報に基づいて、…（中略）…エラー訂正を行って前記第１不揮発性半導体メモリに書き戻す」との記載を、本件補正後の請求項４にあっては、「所定のタイミングにおいて、前記ホストシステムからの修復命令に応じて、前記第２不揮発性半導体メモリに記憶された前記エラー情報に基づいて、…（中略）…エラー訂正を行って前記第１不揮発性半導体メモリに書き戻す」と補正する。
　
〈補正事項５〉
　本願明細書の発明の詳細な説明の段落【００１６】を、補正事項１〜２と整合するように補正する。
　
〈補正事項６〉
　本願明細書の発明の詳細な説明の段落【００２０】を、補正事項３〜４と整合するように補正する。
　
２．新規事項の有無
（１）補正事項１及び３について
　補正事項１及び３は、本願の願書に最初に添付した明細書の段落【００２８】の「ホストシステム２は、さらに、第２不揮発性半導体メモリ６（不揮発性メモリ６）を備えている。不揮発性メモリ６は、フラッシュメモリ４に記憶されている記憶データに発生するエラー（ビットエラーを含む）に関するエラー情報を記憶する機能を有している。その詳細については後述する。なお、不揮発性メモリ６は、本実施の形態のように、必ずしも情報処理装置１側に備えられている必要はなく」という記載に基づいていると認められる。
　したがって、補正事項１及び３の補正は、本願の願書に最初に添付した明細書、特許請求の範囲または図面（以下「当初明細書等」という。また、本願の願書に最初に添付した明細書を「当初明細書」という。）のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものではない。
　
（２）補正事項２及び４について
　補正事項２及び４は、当初明細書の段落【００５１】の「ホストシステム２からメモリコントローラ３に修復コマンドが送信されると、不揮発性メモリ６に記憶されているエラー情報に基づいて、フラッシュメモリ４からエラーが存在する記憶データが一時記憶部７に読み出される（ステップＳ８）。一時記憶部７に記憶された一時記憶データは、読み出し処理と連動した形でエラー訂正部８によってエラー訂正が行われ、正しいデータが一時記憶部７に保持される。そして、このエラー訂正された一時記憶データを、再度フラッシュメモリ４に書き戻すのである（ステップＳ９）。」という記載に基づいていると認められる。
　したがって、補正事項２及び４の補正は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものではない。
　
（３）補正事項５及び６について
　前記（１）及び（２）の検討から、補正事項５及び６の補正は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものではない。
　
（４）新規事項の有無の検討のまとめ
　以上から、本件補正は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものではない。
　したがって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定に適合する。
　
３．特許請求の範囲の補正目的
（１）補正事項１及び３について
　補正事項１及び３の補正は、本件補正前の「所定のタイミングにおいて」「前記記憶手段に一時記憶されたエラー情報」を「記憶」する「第２不揮発性半導体メモリ」は、本件補正後にあっては、「ホストシステム」が備えることを限定したものである。
　したがって、補正事項１及び３の補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下「特許法第１７条の２第４項」という。）の第２号に規定する「特許請求の範囲の減縮」を目的とするものに該当する。
　
（２）補正事項２及び４について
　補正事項２及び４の補正は、本件補正前の「所定のタイミングにおいて」「前記第２不揮発性半導体メモリに記憶された前記エラー情報に基づいて、前記第１不揮発性半導体メモリから、エラーが存在する前記記憶データ」を「読み出し、エラー訂正を行って前記第１不揮発性半導体メモリに書き戻す」処理を、本件補正後にあっては、「前記ホストシステムからの修復命令に応じて」実行することを限定したものである。
　したがって、補正事項２及び４の補正は、特許法第１７条の２第４項第２号に規定する「特許請求の範囲の減縮」を目的とするものに該当する。
　
（３）特許請求の範囲の補正目的の検討のまとめ
　以上から、特許請求の範囲についてする本件補正は、本件補正は、特許法第１７条の２第４項の規定に適合する。
　
４．独立特許要件
　以上のとおり、特許請求の範囲についての本件補正は、特許法第１７条の２第４項第２号に規定する特許請求の範囲の減縮を目的とするものである。
　そこで、次に、本件補正後の特許請求の範囲に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができるものかどうかを、その請求項１に係る発明について検討する。
　
（１）補正発明
　本件補正後の請求項１に係る発明（以下「補正発明」という。）は、平成２５年５月１４日に提出された手続補正書で補正された請求項１に記載される次のとおりである。
　
「第１不揮発性半導体メモリに記憶されているビットデータが変化して発生するビットエラーの修復方法であって、
　ホストシステムが、前記第１不揮発性半導体メモリに記憶されている記憶データを読み出す際に、前記記憶データを一時記憶データとして一時的に記憶する工程と、
　前記一時記憶データにエラーがあるか否かを調べて、エラーがあればエラー訂正を行う工程と、
　前記一時記憶データのエラーに関するエラー情報を揮発性の記憶手段に一時記憶する工程と、
　所定のタイミングにおいて、前記記憶手段に一時記憶されたエラー情報を、前記ホストシステムが備える第２不揮発性半導体メモリに記憶する工程と、
　所定のタイミングにおいて、前記ホストシステムからの修復命令に応じて、前記第２不揮発性半導体メモリに記憶された前記エラー情報に基づいて、前記第１不揮発性半導体メモリから、エラーが存在する前記記憶データを読み出し、エラー訂正を行って前記第１不揮発性半導体メモリに書き戻すビットエラー修復工程と、
を含むことを特徴とするビットエラーの修復方法。」
　
（２）引用例の記載と引用発明
（２−１）引用例の記載
　原査定の根拠となった拒絶理由通知に引用され、本願の出願前に日本国内で頒布された刊行物である、特開平０６−１１０７９３号公報（以下「引用例」という。）には、「不揮発性半導体記憶装置」（発明の名称）に関して、図１〜図９とともに、次の記載がある（下線は、参考のため、当審において付したもの。以下、他の刊行物についても同様である。）。
　
　　ア．産業上の利用分野
ａ．「【０００１】
【産業上の利用分野】本発明は、不揮発性半導体記憶装置に係り、特に電気的書き換え可能な不揮発性半導体記憶装置に関する。」
　
　　イ．従来の技術
ｂ．「【０００３】そこで、近年、記憶装置として、ＥＥＰＲＯＭ等の半導体記憶装置の開発が進められている。半導体記憶装置は、機械的駆動部分を有しないので衝撃に強く、軽量で為可搬性に富み、また、消費電力も小さいので電池駆動が容易であり、そして、高速アクセスが可能であるという長所を有している。即ち、半導体記憶装置は、磁気ディスク装置の種々の欠点を解決できる有望な記憶装置である。
【０００４】ＥＥＰＲＯＭの一つとして、高集積化が可能なＮＡＮＤ型ＥＥＰＲＯＭが知られている。このＮＡＮＤ型ＥＥＰＲＯＭでは、複数のメモリセルをそれらのソース、ドレインを隣接するもの同士で共有する形で直列接続して一単位とし、ビット線に接続するものである。」
　
ｃ．「【００１０】しかしながら、従来のＮＡＮＤ型ＥＥＰＲＯＭには次のような問題があった。ＮＡＮＤ型ＥＥＰＲＯＭでは、データの読み出し時に、非選択制御ゲートに高電位Ｖccを印加して転送ゲートとしての役割を持たせている。このため、基板には低電位Ｖssが印加され、制御ゲートに正の電圧が印加された状態になっており、弱い電界ではあるが書き込みと同じ方向に電圧が印加される、いわゆる、弱注入モードとなっている。
【００１１】したがって、長時間読み出しが同じアドレスに対して連続的に行なわれると、メモリセルを構成するＭＯＳＦＥＴのトンネル酸化膜が劣化し、しきい値が負の深い所から徐々に正の方向へシフトするため、消去状態“１”のセルに電子が注入され“０”に反転してしまうという、いわゆる、リードリテンション（Read Retention）不良が生じる。
【００１２】この種の不良モードは、初期に、例えば、特定のブロックに対して１０５〜１０６回程度のデータの消去・書き込みがなされ、その後、そのブロックに対して読み出しが繰り返し行なわれるような使い方をする場合に特に問題となる。リードリテンション不良に対して、従来の半導体記憶装置では以下のように対応してきた。
【００１３】即ち、ＮＡＮＤ型ＥＥＰＲＯＭは、データ領域とＥＣＣ（Error Check and Correction）用のデータ領域（訂正用データ領域）とを有し、ＥＣＣデータを用いた誤りデータの検出・訂正により、例えば、４ＭビットＮＡＮＤ型ＥＥＰＲＯＭの場合、１〜２ｂｉｔ程度のリードリテンション不良が発生しても、装置外部へのデータ転送時には修正された正しいデータを転送できるようになっている。
【００１４】しかしながら、読み出しを重ねるごとにリードリテンション不良が徐々に発生し、例えば、４ＭビットＮＡＮＤ型ＥＥＰＲＯＭの場合、３ｂｉｔ以上のリードリテンション不良が発生するともはやＥＣＣでは救済できなくなるという問題があった。」
　
　　ウ．解決しようとする課題
ｄ．「【００１５】
【発明が解決しようとする課題】上述の如く、従来のＮＡＮＤ型ＥＥＰＲＯＭでは、読み出しを重ねるごとにリードリテンション不良が徐々に発生し、所定ビット数以上のリードリテンション不良が発生するともはやＥＣＣでは救済できなくなるという問題があった。本発明は、上記事情を考慮してなされたもので、その目的とするところは、データ読み出しの信頼性が高い不揮発性半導体記憶装置を提供することにある。」
　
　　エ．実施例
ｅ．「【００２１】図１は、本発明の一実施例に係る不揮発性半導体メモリシステムの構成を示すブロック図である。また、図２〜図５は、この不揮発性半導体メモリシステムの読み出し動作を示すフローチャートである。
　……（中略）……
【００２３】
ホストシステムから不揮発性半導体メモリシステムへの命令
【００２４】即ち、コマンドレジスタ５に読み出し，書き込み等のアクセス命令が書き込まれると、コントローラ内のＣＰＵ１０は、コマンドレジスタ５を読み込み、制御プログラムＲＯＭ１２に納められたコマンド実行のための一連の制御プログラムを実行する。以下、データの読み出し動作について図２〜図５に示すフローチャートを用いて説明する。」
　
ｆ．「【００２５】まず、
アクセス命令として読み出し命令がコマンドレジスタ５にセットされると
読み出しを行なうべきＥＥＰＲＯＭモジュール１５のＮＡＮＤ型ＥＥＰＲＯＭの物理的なアドレスを決定する（ステップＳ１
【００２６】
次に上記ＮＡＮＤ型ＥＥＰＲＯＭからデータバッファ７（バッファメモリ）にデータを読み出す（ステップＳ２
　……（中略）……
【００３１】ＥＥＰＲＯＭモジュール１５からデータバッファ７へのデータの読み込みが実行されると、コントロールロジック８は、上記データ及びこれに付随して読み出されるＥＣＣコードを使って誤りを検出するようにＥＣＣジェネレータチェッカ９を制御する。
【００３２】
次に１セクタ分のデータが読み出されると、ＣＰＵ１０は、ＥＣＣジェネレータチェッカ９をチェックし、データに誤りが有るか否かを判断する（ステップＳ３
データの誤りが検出されなかった場合には、データバッファ７からホストシステムにデータを転送する
データの誤りが検出された場合には、このデータの誤りが訂正不可能なもので有る否か判断される（ステップＳ４
【００３３】データの誤りが訂正不可能な場合には、データの誤り情報を作業用ＲＡＭ１１の所定領域にセーブし（ステップＳ５）、ホストシステムに対するデータ転送は行なわずに、ＣＰＵ１０は、ホストインターフェース１内のステータスレジスタ６にエラーが起きたことを示すコードを設定し、そして、エラーレジスタ１６にエラーの内容を示すコードを設定し、ホストシステムに命令の実行が異常終了したことを通知して処理を終了する。
【００３４】
一方、データの誤りが訂正可能な場合には、データバッファ７内の誤ったデータを訂正し（ステップＳ６）
次いでそのデータの誤り情報を作業用ＲＡＭ１１の所定領域にセーブする（ステップＳ７）
この後、データバッファ７からホストシステムにデータを転送する（ステップＳ８
【００３５】次いでＣＰＵ１０は、ＥＥＰＲＯＭモジュール１５から読み出したデータが蓄えられたデータバッファ７のデータ蓄積領域の先頭番地を、データバッファ７からの読み出しアドレスとして設定（ステップＳ８２）する。次いでＣＰＵ１０は、コントロールロジック８に対し、ホストシステムに１セクタ分のデータの転送を行なうように指令する（ステップＳ８３）。
【００３６】即ち、コントロールロジック８は、データバッファ７とホストインターフェース１とを制御してホストシステムに対して１セクタ分のデータを転送し、この転送が終了したらアドレスレジスタ３を１セクタ分進め、そして、カウントレジスタ４から１を減じ、ＣＰＵ１に転送が終了したことを通知する。
【００３７】この後、ＣＰＵ１は、ホストシステムに転送すべきデータがまだ残っているか否か判定する（ステップＳ９）。ホストシステムに転送すべきデータが残っている限り、ＣＰＵ１は上記制御を繰り返す。
【００３８】一方、読み出しデータが全て転送されたら、ＣＰＵ１は、ホストインターフェース１内のステータスレジスタ６にエラーが無かったことを示すコードを設定し、ホストシステムに命令の実行が終了したことを通知して、処理を終了する。」
　
ｇ．「【００３９】次に
作業用ＲＡＭ１１の所定領域にセーブされたデータの誤り情報を参照し、訂正可能なデータの誤りが検出されたページを含むブロックの再書き込み
【００４０】この再書き込み処理を図５のフローチャートを用いて説明する。なお、この
再書き込み処理は任意のタイミングで実行可能である。
【００４１】まず、
データの誤り情報がセーブされている作業ＲＡＭ１１を参照し、訂正可能なデータの誤りが検出されたか否かを判断し、訂正可能なデータの誤りがある場合には、作業ＲＡＭ１１を参照し、再書き込みを行なうデータに対応するＥＥＰＲＯＭモジュール１５のＮＡＮＤ型ＥＥＰＲＯＭのアドレスを割り出す
【００４２】次に作業ＲＡＭ１１を参照し、
ＥＥＰＲＯＭモジュール１５から訂正可能なデータを含むブロック（該当ブロック）の全ページをデータバッファ−７に読み出す
【００４３】次にＥＣＣジェネレータチェッカ９によって
データバッファ−７内のデータの誤り検出し、この検出したデータの誤りをＥＣＣコードを用いて訂正する
【００４４】次に
上記ブロックのデータ内容を消去し（ステップＳ１４
ベリファイ動作を行ないながらデータバッファ−７のデータを上記ブロックの全ページのデータに書き戻す（ステップＳ１５
　
ｈ．「【００４５】このような再書き込みにより、図６（ａ）に示すように、初期状態には負のしきい値電圧側にあった上記ブロックのしきい値電圧分布（図中の点線）が、データの読み出しを繰り返すうちに上記しきい値電圧分布が正のしきい値電圧側にシフトしても、図６（ｂ）に示すように、上記しきい値電圧分布は負のしきい値電圧側に戻され、初期状態と同じしきい値電圧分布が得られる。したがって、所定ビット数、例えば、１ビット分のデータが誤りとして検出された時点で、再書き込みを行なうことで、リードリテンション不良がＥＣＣの能力を越える危険性を回避できる。
　……（中略）……
【００４７】かくして本実施例によれば、
リードリテンション不良によって所定数ビット数のデータの誤りが検出された場合、上記データを含むブロックの全データを再度書き直す
【００４８】上述の誤り検出は、ホストシステムからの読み出し要求があったときに行なわれているが、他のタイミングで誤り検出を行なっても良い。例えば、ホストシステムからの読み出し要求によらずに所定期間ごとに本システム内で自動的にデータをＥＥＰＲＯＭから読み出し、誤りが検出されたらデータときに再書き込みを行なっても良い。」
　
ｉ．「【００４９】図７は、本発明の他の実施例に係る不揮発性半導体メモリシステムの構成を示すブロック図である。なお、図１の不揮発性半導体メモリシステムと対応する部分には図１と同一符号を付してあり、詳細な説明は省略する。以下、この不揮発性半導体メモリシステムにおけるデータの読み出し手順を図８のフローチャートを用いて説明する。
【００５０】まず、先の実施例のステップＳ１と同様に、ＥＥＰＲＯＭモジュール１５の管理テーブルを参照して読み出しを行なうＥＥＰＲＯＭの物理的なアドレスを決定する（ステップＳ２１）。
【００５１】次に上記読み出すアドレスをＮＡＮＤブロック単位で管理しているカウンター２１を１つインクリメントする（ステップＳ２２）。これにより上記ＮＡＮＤブロックが何回読み出されたか記録される。
【００５２】次にＣＰＵ１０により上記ＮＡＮＤブロックの読み出し回数（カウント数）が規定数（例えば２１０）に達した否か判断される（ステップＳ２３）。そして、カウント数が規定数に達した場合には、カウンター用不揮発性メモリカウンター２２を１つインクリメントして（ステップＳ２４）終了する。この後、後述する再書き込み処理を行なう。なお、このカウンター用不揮発性メモリカウンター２２のインクリメントは、電源オフ時にはカウンター２１の数によらずに行われるものとする。
【００５３】一方、カウント数が規定数に達していない場合には、そのアドレスのデーターをＥＥＰＲＯＭモジュール１５からデーターバッファ７に読み込む（ステップＳ２５）。このステップＳ２５は、先の実施例の図３で説明した処理手順と同じである。
　……（中略）……
【００５９】一方、読み出しデータが全て転送されたら、ＣＰＵ１は、ホストインターフェース１内のステータスレジスタ６にエラーが無かったことを示すコードを設定し、ホストシステムに命令の実行が終了したことを通知して、処理を終了する。次に図９のフローチャートを参照しながら上述した再書き込み処理について説明する。まず、カウンタ用不揮発性メモリ２２を参照して再書き込みを行なうＥＥＰＲＯＭ上のアドレスを割り出す（ステップＳ４１）。次にＥＥＰＲＯＭからカウント数が規定数に達した上記ブロックの全ページをデータバッファ７に読み出す（ステップＳ４２）。
【００６０】次にカウント数が規定数に達した上記ブロックの全ページをデータを消去し（ステップＳ４３）、続いて、ソース線のページから順にベリファイ動作を行ないながらデータバッファ−７のデータを上記ブロックの全ページのデータを書き戻す（ステップＳ４４）。
【００６１】この後、作業ＲＡＭ１１の所定領域のデータの誤り情報域に再書き込み完了の情報を書いて（ステップＳ４５）終了する。なお、この再書き込み処理は、任意のタイミングで実行可能である。例えば、バックグランド処理で行なっても良いし、図８のフローチャートの終了の前におこなっても良い。
【００６２】このような再書き込み処理により、各ＮＡＮＤブロックの“１”データーは、読み出し動作によって完全に“０”データーになる前に、再び、しきい値電圧分布が大きい負のしきい値電圧に移行するので、リードリテンション不良が回避される。
【００６３】かくして本実施例によれば、規定カウント数、つまり、リードリテンション不良が発生する読み出し回数より少ない所定の読み出し回数に達したら、ＥＥＰＲＯＭモジュール１５から規定カウント数に対応したアドレスを含むＮＡＮＤブロックの全データーがデーターバッファ７に転送され、そのＮＡＮＤブロックの再書き込みが行なわれるので、見掛け上、読み出し回数に対する制限がなくなり、読み出しの信頼性が高い不揮発性半導体メモリシステムが得られる。」
　
　　エ．発明の効果
ｊ．「【００６５】
【発明の効果】以上詳述したように本発明によれば、データの訂正能力を越える数の誤りデータが発生する前に、データの再書き込みを行なっているので、データ読み出しの信頼性が高い不揮発性半導体記憶装置が得られる。」
　
（２−２）引用発明
　　ア．引用例の、段落【００１０】の「ＮＡＮＤ型ＥＥＰＲＯＭでは、データの読み出し時に……基板には低電位Ｖssが印加され、制御ゲートに正の電圧が印加された状態になっており、弱い電界ではあるが書き込みと同じ方向に電圧が印加される、いわゆる、弱注入モードとなっている。」、段落【００１１】の「したがって、長時間読み出しが同じアドレスに対して連続的に行なわれると、メモリセルを構成するＭＯＳＦＥＴのトンネル酸化膜が劣化し、しきい値が負の深い所から徐々に正の方向へシフトするため、消去状態“１”のセルに電子が注入され“０”に反転してしまうという、いわゆる、リードリテンション（Read Retention）不良が生じる。」、段落【００１５】の「従来のＮＡＮＤ型ＥＥＰＲＯＭでは、読み出しを重ねるごとにリードリテンション不良が徐々に発生し、所定ビット数以上のリードリテンション不良が発生するともはやＥＣＣでは救済できなくなるという問題があった。本発明は、上記事情を考慮してなされたもので、その目的とするところは、データ読み出しの信頼性が高い不揮発性半導体記憶装置を提供することにある。」、及び、段落【００４７】の「かくして本実施例によれば、リードリテンション不良によって所定数ビット数のデータの誤りが検出された場合、上記データを含むブロックの全データを再度書き直すことにより、訂正不可能なビット数の誤りデータの発生を未然に防止しでき、データ読み出しの信頼性を改善できる。」という記載から、引用例には、ＮＡＮＤ型ＥＥＰＲＯＭにおいて、読み出しを重ねるごとにメモリセルのトンネル酸化膜が劣化することで徐々に発生するリードリテンション不良によって所定数ビット数のデータの誤りが検出された場合、前記データを含むブロックの全データを再度書き直すことにより、データ読み出しの信頼性を改善する方法が記載されている。
　
　　イ．引用例の段落【００２３】の「ホストシステムから不揮発性半導体メモリシステムへの命令」、段落【００２５】の「アクセス命令として読み出し命令がコマンドレジスタ５にセットされると……読み出しを行なうべきＥＥＰＲＯＭモジュール１５のＮＡＮＤ型ＥＥＰＲＯＭの物理的なアドレスを決定する（ステップＳ１）。」、及び、段落【００２６】の「次に上記ＮＡＮＤ型ＥＥＰＲＯＭからデータバッファ７（バッファメモリ）にデータを読み出す（ステップＳ２）」という記載から、引用例には、ホストシステムからの読み出し命令に応じて、読み出しを行なうべきＥＥＰＲＯＭモジュール１５のＮＡＮＤ型ＥＥＰＲＯＭの物理的なアドレスを決定し、前記ＮＡＮＤ型ＥＥＰＲＯＭからデータバッファ７にデータを読み出すステップが記載されている。
　
　　ウ．引用例の段落【００３２】の「次に１セクタ分のデータが読み出されると、ＣＰＵ１０は、ＥＣＣジェネレータチェッカ９をチェックし、データに誤りが有るか否かを判断する（ステップＳ３）。」という記載から、引用例には、１セクタ分のデータが読み出されると、データに誤りが有るか否かを判断するステップが記載されている。
　
　　エ．引用例の段落【００３２】の「データの誤りが検出された場合には、このデータの誤りが訂正不可能なもので有る否か判断される（ステップＳ４）」、及び、段落【００３４】の「一方、データの誤りが訂正可能な場合には、データバッファ７内の誤ったデータを訂正し（ステップＳ６）」という記載から、引用例には、データの誤りが検出された場合には、このデータの誤りが訂正不可能なもので有るか否かを判断し、データの誤りが訂正可能な場合にはデータバッファ７内の誤ったデータを訂正するステップが記載されている。
　
　　オ．引用例の段落【００３９】の「次に作業用ＲＡＭ１１の所定領域にセーブされたデータの誤り情報を参照し、訂正可能なデータの誤りが検出されたページを含むブロックの再書き込みの処理について説明する。」、段落【００４１】の「まず、データの誤り情報がセーブされている作業ＲＡＭ１１を参照し、訂正可能なデータの誤りが検出されたか否かを判断し、訂正可能なデータの誤りがある場合には、作業ＲＡＭ１１を参照し、再書き込みを行なうデータに対応するＥＥＰＲＯＭモジュール１５のＮＡＮＤ型ＥＥＰＲＯＭのアドレスを割り出す」という記載から、前記「誤り情報」とは、「訂正可能なデータの誤りが検出されたページ」を含む「ＮＡＮＤ型ＥＥＰＲＯＭ」の「ブロック」の「アドレスを割り出す」ことができる情報を、少なくとも含んでいると認められる。
　そうすると、引用例の段落【００３４】の「次いでそのデータの誤り情報を作業用ＲＡＭ１１の所定領域にセーブする（ステップＳ７）」という記載から、引用例には、次いで、その訂正可能なデータの誤りが検出されたページを含むＮＡＮＤ型ＥＥＰＲＯＭのブロックを特定可能な情報を含む誤り情報を作業用ＲＡＭ１１の所定領域にセーブするステップが記載されている。
　
　　カ．引用例の段落【００３２】の「データに誤りが有るか否かを判断する（ステップＳ３）。データの誤りが検出されなかった場合には、データバッファ７からホストシステムにデータを転送する。」、及び、段落【００３４】の「データの誤りが訂正可能な場合には、データバッファ７内の誤ったデータを訂正し（ステップＳ６）、次いでそのデータの誤り情報を作業用ＲＡＭ１１の所定領域にセーブする（ステップＳ７）。この後、データバッファ７からホストシステムにデータを転送する（ステップＳ８）」という記載から、引用例には、データに誤りが有るか否かを判断するステップでデータの誤りが検出されなかった場合、または、データバッファ７内の誤ったデータを訂正した場合に、前記データバッファ７からホストシステムにデータを転送するステップが記載されている。
　
　　キ．引用例の段落【００４０】の「この再書き込み処理は任意のタイミングで実行可能である。」、段落【００４１】の「まず、データの誤り情報がセーブされている作業ＲＡＭ１１を参照し、訂正可能なデータの誤りが検出されたか否かを判断し、訂正可能なデータの誤りがある場合には、作業ＲＡＭ１１を参照し、再書き込みを行なうデータに対応するＥＥＰＲＯＭモジュール１５のＮＡＮＤ型ＥＥＰＲＯＭのアドレスを割り出す」、段落【００４２】の「ＥＥＰＲＯＭモジュール１５から訂正可能なデータを含むブロック（該当ブロック）の全ページをデータバッファ−７に読み出す」、段落【００４３】の「次にＥＣＣジェネレータチェッカ９によってデータバッファ−７内のデータの誤り検出し、この検出したデータの誤りをＥＣＣコードを用いて訂正する」、及び、段落【００４４】の「次に上記ブロックのデータ内容を消去し（ステップＳ１４）、続いて、ソース線のページから順にベリファイ動作を行ないながらデータバッファ−７のデータを上記ブロックの全ページのデータに書き戻す（ステップＳ１５）」という記載から、引用例には、任意のタイミングにおいて、誤り情報がセーブされている作業ＲＡＭ１１を参照して訂正可能な誤りがあるデータに対応するＥＥＰＲＯＭモジュール１５のＮＡＮＤ型ＥＥＰＲＯＭのアドレスを割り出し、ＥＥＰＲＯＭモジュール１５から訂正可能な誤りがあるデータを含むブロックの全ページをデータバッファ−７に読み出し、データバッファ−７内のデータの誤りを検出して当該検出したデータの誤りを訂正し、次に前記ブロックのデータ内容を消去し、続いて、ベリファイ動作を行ないながらデータバッファ−７のデータを前記ブロックの全ページのデータに書き戻すステップが記載されている。
　
　　ク．以上のア〜キを総合すると、引用例には、次の発明（以下「引用発明」という。）が記載されている。
　
「ＮＡＮＤ型ＥＥＰＲＯＭにおいて、読み出しを重ねるごとにメモリセルのトンネル酸化膜が劣化することで徐々に発生するリードリテンション不良によってデータの誤りが検出された場合、前記データを含むブロックの全データを再度書き直すことにより、データ読み出しの信頼性を改善する方法であって、
　ホストシステムからの読み出し命令に応じて、読み出しを行なうべきＥＥＰＲＯＭモジュール１５の前記ＮＡＮＤ型ＥＥＰＲＯＭの物理的なアドレスを決定し、前記ＮＡＮＤ型ＥＥＰＲＯＭからデータバッファ７にデータを読み出すステップと、
　１セクタ分のデータが読み出されると、データに誤りが有るか否かを判断するステップと、
　データの誤りが検出された場合には、このデータの誤りが訂正不可能なもので有るか否かを判断し、データの誤りが訂正可能な場合には前記データバッファ７内の誤ったデータを訂正するステップと、
　次いで、前記訂正可能なデータの誤りが検出されたページを含む前記ＮＡＮＤ型ＥＥＰＲＯＭのブロックのアドレスを割り出すことができる情報を含む誤り情報を作業用ＲＡＭ１１の所定領域にセーブするステップと、
　前記データに誤りが有るか否かを判断するステップでデータの誤りが検出されなかった場合、または、前記誤ったデータを訂正するステップで前記データバッファ７内の誤ったデータを訂正した場合に、前記データバッファ７から前記ホストシステムにデータを転送するステップと、
　任意のタイミングにおいて、前記誤り情報がセーブされている前記作業ＲＡＭ１１を参照して前記訂正可能な誤りがあるデータに対応する前記ＥＥＰＲＯＭモジュール１５の前記ＮＡＮＤ型ＥＥＰＲＯＭのアドレスを割り出し、前記ＥＥＰＲＯＭモジュール１５から前記訂正可能な誤りがあるデータを含むブロックの全ページを前記データバッファ−７に読み出し、前記データバッファ−７内のデータの誤りを検出して当該検出したデータの誤りを訂正し、次に前記ブロックのデータ内容を消去し、続いて、ベリファイ動作を行ないながら前記データバッファ−７のデータを前記ブロックの全ページのデータに書き戻すステップと、
を含むことを特徴とするデータ読み出しの信頼性を改善する方法。」
　
（３）対比
（３−１）補正発明と引用発明との対比
　補正発明と引用発明とを対比する。
　
　　ア．引用発明の「ＮＡＮＤ型ＥＥＰＲＯＭ」及び「読み出しを重ねるごとにメモリセルのトンネル酸化膜が劣化することで徐々に発生するリードリテンション不良」による「データの誤り」は、それぞれ、補正発明の「第１不揮発性半導体メモリ」及び「ビットデータが変化して発生するビットエラー」に相当する。
　したがって、引用発明の「ＮＡＮＤ型ＥＥＰＲＯＭにおいて、読み出しを重ねるごとにメモリセルのトンネル酸化膜が劣化することで徐々に発生するリードリテンション不良によってデータの誤りが検出された場合、前記データを含むブロックの全データを再度書き直すことにより、データ読み出しの信頼性を改善する方法」は、補正発明の「第１不揮発性半導体メモリに記憶されているビットデータが変化して発生するビットエラーの修復方法」に相当する。
　
　　イ．引用発明において、「データバッファ７」は、「前記ＮＡＮＤ型ＥＥＰＲＯＭ」記憶されていた「データ」を「読み出」してから「前記データバッファ７から前記ホストシステムにデータを転送する」までの間、前記「読み出」された「データ」を一時的に記憶する「バッファ」メモリである。
　したがって、引用発明の「ホストシステムからの読み出し命令に応じて、読み出しを行なうべきＥＥＰＲＯＭモジュール１５の前記ＮＡＮＤ型ＥＥＰＲＯＭの物理的なアドレスを決定し、前記ＮＡＮＤ型ＥＥＰＲＯＭからデータバッファ７にデータを読み出すステップ」は、補正発明の「ホストシステムが、前記第１不揮発性半導体メモリに記憶されている記憶データを読み出す際に、前記記憶データを一時記憶データとして一時的に記憶する工程」に相当する。
　
　　ウ．引用発明の「１セクタ分のデータが読み出されると、データに誤りが有るか否かを判断するステップ」と、「データの誤りが検出された場合」に「前記データバッファ７内の誤ったデータを訂正するステップ」を併せた「ステップ」は、補正発明の「前記一時記憶データにエラーがあるか否かを調べて、エラーがあればエラー訂正を行う工程」に相当する。
　
　　エ．引用発明の「作業用ＲＡＭ１１」は補正発明の「揮発性の記憶手段」に相当する。
　また、引用発明の「誤り情報」は、「前記訂正可能なデータの誤りが検出されたページを含む前記ＮＡＮＤ型ＥＥＰＲＯＭのブロックのアドレスを割り出すことができる情報を含む」「情報」である。これに対して、補正発明の「エラーに関するエラー情報」は、これに「基づいて、前記第１不揮発性半導体メモリから、エラーが存在する前記記憶データを読み出」すことができる「情報」であるとともに、本願明細書の段落【００４５】において「エラー情報とは、たとえば、エラーが発見されたページ１０のページ番号やアドレスなどであり、エラーのある記憶データの特定ができる情報である。」と定義されている。したがって、引用発明の「誤り情報」は、補正発明の「エラーに関するエラー情報」に相当する。
　ここで、引用発明の「作業用ＲＡＭ１１」は「揮発性の記憶手段」であるものの、引用例の段落【００４１】〜【００４４】に「再書き込み処理」は「この後、作業ＲＡＭ１１の所定領域のデータの誤り情報域に再書き込み完了の情報を書いて終了する。」と記載されるように、引用発明においては、「データバッファ７」のような「一時記憶」手段ではない。
　以上から、引用発明の「次いで、前記訂正可能なデータの誤りが検出されたページを含む前記ＮＡＮＤ型ＥＥＰＲＯＭのブロックのアドレスを割り出すことができる情報を含む誤り情報を作業用ＲＡＭ１１の所定領域にセーブするステップ」と、補正発明の「前記一時記憶データのエラーに関するエラー情報を揮発性の記憶手段に一時記憶する工程」とは、「前記一時記憶データのエラーに関するエラー情報を揮発性の記憶手段」に「記憶する工程」である点で共通する。
　
　　オ．引用発明の前記「作業用ＲＡＭ１１」と、補正発明の「第２不揮発性半導体メモリ」とは、「メモリ」である点で共通する。
　そして、引用発明の「任意のタイミング」とは、どのタイミングにするかを勝手に選べる「タイミング」であり、これに対して補正発明の「所定のタイミング」とは、定まっている「タイミング」である。したがって、両者は、ある「タイミング」である点で共通する。
　したがって、引用発明の「任意のタイミングにおいて、前記誤り情報がセーブされている前記作業ＲＡＭ１１を参照して前記訂正可能な誤りがあるデータに対応する前記ＥＥＰＲＯＭモジュール１５の前記ＮＡＮＤ型ＥＥＰＲＯＭのアドレスを割り出し、前記ＥＥＰＲＯＭモジュール１５から前記訂正可能な誤りがあるデータを含むブロックの全ページを前記データバッファ−７に読み出し、前記データバッファ−７内のデータの誤りを検出して当該検出したデータの誤りを訂正し、次に前記ブロックのデータ内容を消去し、続いて、ベリファイ動作を行ないながら前記データバッファ−７のデータを前記ブロックの全ページのデータに書き戻すステップ」と、補正発明の「所定のタイミングにおいて、前記ホストシステムからの修復命令に応じて、前記第２不揮発性半導体メモリに記憶された前記エラー情報に基づいて、前記第１不揮発性半導体メモリから、エラーが存在する前記記憶データを読み出し、エラー訂正を行って前記第１不揮発性半導体メモリに書き戻すビットエラー修復工程」とは、ある「タイミングにおいて」、「メモリに記憶された前記エラー情報に基づいて、前記第１不揮発性半導体メモリから、エラーが存在する前記記憶データを読み出し、エラー訂正を行って前記第１不揮発性半導体メモリに書き戻すビットエラー修復工程」である点で共通する。
　
（３−２）一致点及び相違点
　そうすると、補正発明と引用発明の一致点と相違点は、次のとおりとなる。
　
《一致点》
「第１不揮発性半導体メモリに記憶されているビットデータが変化して発生するビットエラーの修復方法であって、
　ホストシステムが、前記第１不揮発性半導体メモリに記憶されている記憶データを読み出す際に、前記記憶データを一時記憶データとして一時的に記憶する工程と、
　前記一時記憶データにエラーがあるか否かを調べて、エラーがあればエラー訂正を行う工程と、
　前記一時記憶データのエラーに関するエラー情報を揮発性の記憶手段に記憶する工程と、
　あるタイミングにおいて、メモリに記憶された前記エラー情報に基づいて、前記第１不揮発性半導体メモリから、エラーが存在する前記記憶データを読み出し、エラー訂正を行って前記第１不揮発性半導体メモリに書き戻すビットエラー修復工程と、
を含むことを特徴とするビットエラーの修復方法。」
　
《相違点１》
　補正発明は「エラー情報を揮発性の記憶手段に一時記憶する」のに対して、引用発明の「作業用ＲＡＭ１１」は「誤り情報」の「一時記憶」手段ではない点。
　
《相違点２》
　補正発明は「所定のタイミングにおいて、前記記憶手段に一時記憶されたエラー情報を、前記ホストシステムが備える第２不揮発性半導体メモリに記憶する工程」を有するのに対して、引用発明は対応する「ステップ」を有していない点。
　
《相違点３》
　補正発明は「所定のタイミング」において「ビットエラー修復工程」を実行するのに対して、引用発明は「任意のタイミング」において「書き戻すステップ」を実行する点。
　
《相違点４》
　補正発明は「ホストシステムが備える」前記「第２不揮発性半導体メモリ」に記憶されたエラー情報に基づいて「ビットエラー修復工程」を実行するのに対して、引用発明は「前記作業ＲＡＭ１１を参照して」、「書き戻すステップ」を実行する点。
　
《相違点５》
　補正発明は「前記ホストシステムからの修復命令」に応じて「ビットエラー修復工程」を実行するのに対して、引用発明は「書き戻すステップ」を何からの命令に基づいて実行するのか不明である点。
　
（４）相違点についての判断
（４−１）相違点１、２、３及び４について
　　ア．引用発明は、「ＮＡＮＤ型ＥＥＰＲＯＭにおいて、読み出しを重ねるごとにメモリセルのトンネル酸化膜が劣化することで徐々に発生するリードリテンション不良によってデータの誤りが検出され」ことがあるため、その「場合、前記データを含むブロックの全データを再度書き直す」ために、「前記訂正可能なデータの誤りが検出されたページを含む前記ＮＡＮＤ型ＥＥＰＲＯＭのブロックのアドレスを割り出すことができる情報を含む誤り情報を作業用ＲＡＭ１１の所定領域にセーブする」ものである。
　ここで、引用発明の前記「リードリテンション不良」による「データの誤り」は、「読み出しを重ねるごとにメモリセルのトンネル酸化膜が劣化する」ことで不揮発性メモリである「ＮＡＮＤ型ＥＥＰＲＯＭ」に生じるから、前記「ＮＡＮＤ型ＥＥＰＲＯＭ」を長期間にわたり使用して、前記「トンネル酸化膜」に対するストレスが蓄積することで生じる「データの誤り」である。
　そうすると、長期間にわたり使用する過程で生じる「データの誤り」を復元するための引用発明の「書き戻すステップ」は、「任意のタイミングにおいて」実行できるものの、揮発性メモリである「作業用ＲＡＭ１１」に「セーブ」した「誤り情報」が揮発した後に実行された場合は、当該揮発する前に「セーブ」されていた「誤り情報」は前記「書き戻すステップ」には反映されないことは、当業者には自明である。
　
　　イ．しかしながら、引用例には、引用発明とは異なる「他の実施例（段落【００４９】）」として、段落【００５９】〜【００６０】に「再書き込み処理について説明する。まず、カウンタ用不揮発性メモリ２２を参照して再書き込みを行なうＥＥＰＲＯＭ上のアドレスを割り出す（ステップＳ４１）。次にＥＥＰＲＯＭからカウント数が規定数に達した上記ブロックの全ページをデータバッファ７に読み出す（ステップＳ４２）。」こと、「次にカウント数が規定数に達した上記ブロックの全ページをデータを消去し（ステップＳ４３）、続いて、ソース線のページから順にベリファイ動作を行ないながらデータバッファ−７のデータを上記ブロックの全ページのデータを書き戻す（ステップＳ４４）。」ことが記載されている。
　ここで、前記「カウンタ用不揮発性メモリ２２」に格納された情報を「参照」することで、「再書き込みを行なうＥＥＰＲＯＭ上のアドレスを割り出す」ことができるのであるから、前記格納された情報は「再書き込みを行なう」対象データを特定することができる情報である。
　したがって、引用例には、「再書き込みを行なう」対象データを特定することができる情報を不揮発性メモリに格納して、この情報に基づいて「書き戻すステップ」を実行することが記載されている。
　
　　ウ．一方、拒絶査定において例示した周知例１、及び、周知例２と周知例３には、以下のケ〜サに示すように、データ記憶アレイ装置の読み出しに際してエラーがあった場合は、当該エラーがあったデータを特定するための情報を一旦、一時記憶装置に格納し、その後、前記一時記憶装置に保存した情報をフラッシュメモリ等の不揮発性メモリに転送して保存させ、この不揮発性メモリに保存させた情報を利用して、エラーがあったデータの復元、エラー訂正、冗長アドレスへの切り替え等の救済処理を実行するという技術が記載されており、当該技術は、データ記憶アレイ装置において、本願出願時には周知技術であった。
　特に、拒絶査定において例示した周知例１には、一時記憶装置に格納したエラーがあったデータを特定するための情報をフラッシュメモリ等の不揮発性メモリに「転送する理由」は、「電源オフの間、リセットされたときでもエラー情報を確実に保存しておくためである」ことが、その段落【００１７】に明示され、前記「転送」を行うのは、「アクセス要求が存在しない」ときや「データアクセスの頻度が少ない」ときであることが、その段落【００１４】や【００１７】に明示されている。
　
　　エ．一方、「読み出しを重ねるごとにメモリセルのトンネル酸化膜が劣化することで徐々に発生するリードリテンション不良によってデータの誤りが検出された場合」に「訂正可能なデータの誤りが検出されたページを含む前記ＮＡＮＤ型ＥＥＰＲＯＭのブロックのアドレスを割り出すことができる情報を含む誤り情報を作業用ＲＡＭ１１の所定領域にセーブする」引用発明においては、前記アで示したように、「任意のタイミングにおいて」実行できる「書き戻すステップ」を「作業用ＲＡＭ１１」に「セーブ」した「誤り情報」が揮発した後に実行した場合は、揮発する前に「セーブ」された「誤り情報」は前記「書き戻すステップ」に反映されないことは、当業者には自明である。
　そうすると、「書き戻すステップ」を「任意のタイミングにおいて」確実に実行できるようにするため、「電源オフの間、リセットされたとき」でも前記「誤り情報」を確実に保存しておくことは、引用発明が当然に有する課題であると認められる。
　
　　オ．したがって、「訂正可能なデータの誤りが検出されたページを含む前記ＮＡＮＤ型ＥＥＰＲＯＭのブロックのアドレスを割り出すことができる情報を含む誤り情報」が「セーブ」される「作業用ＲＡＭ１１」を備える引用発明においては、たとえば、電源オフやリセットにより前記「誤り情報」が前記「作業用ＲＡＭ１１」から揮発した後でも「書き戻すステップ」を確実に実行できるように、前記「誤り情報」を記憶させるフラッシュメモリ等の不揮発性メモリを新たに設け、アクセス要求が存在しないときやデータアクセスの頻度が少ないとき等の所定のタイミングで、「作業用ＲＡＭ１１の所定領域にセーブ」した前記「誤り情報」を、前記新たに設けたフラッシュメモリ等の不揮発性メモリに転送し記憶させるステップを追加することで、前記「作業用ＲＡＭ１１」を前記「誤り情報」の一時記憶手段とし、「電源オフ」状態から復帰するときや「リセット」状態から復帰するとき等の所定のタイミングで、この新たな不揮発性メモリを「参照」することで前記「書き戻すステップ」を実行させることは、前記周知技術を参酌すれば、当業者であれば当然になし得たものと認められる。
　
　　カ．ところで、周知例４と周知例５には、以下のシ〜スに示すように、固体メモリやフラッシュメモリなどのデータ記憶装置の読み出し等に際してエラーがあった場合の当該エラーがあったデータを特定するための情報を、前記データ記憶装置のホストシステムが備える記憶装置に格納し、この記憶装置に格納させた情報を利用してデータの回復処理を実行するという技術が記載されており、当該技術は、データ記憶装置において、本願出願時には周知技術であった。
　したがって、前記オで指摘した、前記新たに設けたフラッシュメモリ等の不揮発性メモリを、引用発明の「ホストシステム」に設けることは、当業者であれば適宜になし得たものと認められる。
　
　なお、本願明細書には、段落【００２８】に「ホストシステム２は、さらに、第２不揮発性半導体メモリ６（不揮発性メモリ６）を備えている。不揮発性メモリ６は、フラッシュメモリ４に記憶されている記憶データに発生するエラー（ビットエラーを含む）に関するエラー情報を記憶する機能を有している。その詳細については後述する。なお、不揮発性メモリ６は、本実施の形態のように、必ずしも情報処理装置１側に備えられている必要はなく、記憶媒体５側に設けられていてもよい。」と記載されている。
　したがって、補正発明において、「前記記憶手段に一時記憶されたエラー情報」の「不揮発性」の「記憶」手段である「第２不揮発性半導体メモリ」を、「ホストシステムが備える」ことは、適宜に決定されたことと認められる。
　そして、前記のとおり「不揮発性メモリ６」は「必ずしも情報処理装置１側に備えられている必要はな」いのであるから、補正発明において、「第２不揮発性半導体メモリ」を「ホストシステムが備える」ことには、補正発明の他の発明特定事項との関係において、格別の意義は存在しないことは明らかである。
　
　　キ．以上から、引用発明において、「訂正可能なデータの誤りが検出されたページを含む前記ＮＡＮＤ型ＥＥＰＲＯＭのブロックのアドレスを割り出すことができる情報を含む誤り情報」を記憶させるフラッシュメモリ等の不揮発性メモリを「ホストシステム」に新たに設け、アクセス要求が存在しないときやデータアクセスの頻度が少ないとき等の所定のタイミングで「作業用ＲＡＭ１１の所定領域にセーブ」した前記「誤り情報」を前記「ホストシステム」が備える前記新たな不揮発性メモリに転送し記憶させるステップを追加することで、前記「作業用ＲＡＭ１１」を前記「誤り情報」の一時記憶手段にさせ、「電源オフ」状態から復帰するときや「リセット」状態から復帰するとき等の所定のタイミングで、前記「誤り情報」を記憶させた前記新たな不揮発性メモリを「参照」することで前記「書き戻すステップ」を実行させることは、周知技術を勘案すれば、当業者が容易に想到し得たものと認められる。
　
　　ク．よって、相違点１〜相違点４は、周知技術を勘案すれば、引用発明から当業者が容易に想到し得た範囲に含まれる程度のものである。
　
　　ケ．周知例１：特開２００２−１６９６６０号公報
　本願の出願前に日本国内において頒布され、拒絶査定において周知例として例示された刊行物である周知例１には、「データ記憶アレイ装置、その制御方法、プログラム記録媒体及びプログラム」（発明の名称）に関して、図１〜図１１とともに次の記載がある。
ａ．「【００１４】アレイ装置２０は、
外部アクセス装置２２からのアクセス要求
読み出し要求
内部のディスクアレイに要求されたデータの書き込み／読み出し（以下、外部データ書き込み／読み出しと呼ぶ）を行う
壊れた又は無効なデータの有無を示すエラー情報を生成し、一旦内部メモリに保存する
内部メモリに保存されたエラー情報は、アレイ装置２０内のディスクアレイに随時転送される
エラー情報の書き込みを外部データ書き込みと区別するためビットマップ書き込みと呼ぶ
本実施例のアレイ装置では、エラー情報をディスクに書き込む処理は、アクセス要求が存在しない間や、データアクセスの頻度が少ない時、ディスクが接続されたバスが空いている時などに行うよう構成される。その結果、外部データ書き込み処理及び外部データ読み出し処理を圧迫しない
　
ｂ．「【００１７】プロセッサ６は、外部アクセス装置２２から入力されるアクセス要求をキューイングするキューを有し、キューから順にアクセス要求を取り出して磁気ディスク装置１〜５にアクセス処理（外部書き込み／読み出処理）を実行する。その際、
プロセッサ６は、外部データ書き込み処理を行う毎にエラー情報を生成してメモリ７に記憶させ、アクセス要求が存在しないときに、エラー情報をメモリから磁気ディスク装置５に転送する。エラー情報を転送する理由は、電源オフの間、リセットされたときでもエラー情報を確実に保存しておくためである。また、プロセッサ６は、読み出し処理に際して、エラー情報を参照し、必要に応じてデータの復元（データの再構築）を実行する
　
ｃ．「【００２８】さらに、本実施の形態では、ビットマップデータを磁気ディスク装置１〜５のパリティグループ２００ｐに書き込むようにしたが、代わりに１つの磁気ディスク装置に書き込むようにしてもよいし、
フラッシュメモリなどの不揮発性メモリに書き込むようにしてもよい
　
ｄ．「【００３０】プロセッサ５６は、プロセッサ６に対して、メモリ５７内のプログラムを実行することにより、
フラッシュメモリ５８にビットマップデータを書き込む点と、電源オン直後（システム起動時）及びリセット直後にフラッシュメモリ５８に記憶されたビットマップデータをチェックする
　
ｅ．「【００５４】この構成によれば、データ記憶アレイ装置はアクセス要求の頻度に応じて肯定的な判定の頻度を動的に変更することにより、アクセス要求に従ったデータアクセスと、エラー情報の書き込みとのバランスを調整することができる。また、前記データ記憶アレイ装置は、さらにエラー情報を記憶する領域を有する不揮発性メモリを備え、前記制御手段は、
データ記憶アレイ装置の電源オフの直前にエラー情報を不揮発性メモリに書き込む構成としてもよい
【００５５】ここで、前記エラー情報は、書き込みタイムアウトエラーの有無を示すブロック毎のフラグを含むビットマップデータであり、
前記データ記憶アレイ装置は、さらにデータ記憶アレイ装置の電源オン直後またはリセット直後に、不揮発性メモリからビットマップデータを読み出して、グループを構成するブロックに対応するフラグのうちただ１つがエラーを示す場合には、当該ブロックの読み出しを禁止し、当該ブロックデータを復元する
【００５６】この構成によれば、
エラーがありながらデータが復元される前に一旦パワーオフされた場合に、再起動後の動作に支障を来たさないことができる
　
　前記ａ〜ｅから、周知例１には、「データ記憶アレイ装置」の「読み出し」に際して、「壊れた又は無効なデータの有無を示すエラー情報を生成し」て「一旦内部メモリに保存」した後、「電源オフの間、リセットされたときでもエラー情報を確実に保存しておくため」に、「アクセス要求が存在しない間や、データアクセスの頻度が少ない時、ディスクが接続されたバスが空いている時」、「データ記憶アレイ装置の電源オフの直前」などに、前記「エラー情報」を「フラッシュメモリ」等の「不揮発性メモリ」に「転送」しておき、前記「データ記憶アレイ装置の電源オン直後またはリセット直後」に「不揮発性メモリ」から「読み出して」、「当該ブロックデータを復元する」ことで、「再起動後の動作に支障を来たさない」ことが記載されている。
　
　　コ．周知例２：特開平１０−０７４３９６号公報
　本願の出願前に日本国内において頒布された刊行物である周知例２には、「半導体記憶装置」（発明の名称）に関して、図１〜図１１とともに次の記載がある。
ａ．「【０００４】これらの問題を解決すべき提案が特開平６−１３１８９５号になされている本内容を図８にブロック系統図、図９には系統の全体動作を表すフローチャート、図１０は図９の不良チェックのステップ（ステップ８４）を詳細に示すフローチャートである。詳細は上記特開平６−１３１８９５号を参照し、ここではおおまかな概要だけを説明する。図８の信号ＳＬＦＲが入力されることでセルフリンダンダンシー機能が動作する。図８の書込みデータ設定回路７４にて発生したパターンに基ずきメモリアレイ７７にデータが書き込まれる（図１０：ステップ９２，９３）。その後、
図８のＸカウンタ６７、Ｙカウンタ６６で発生されるアドレスにより読み出しが行われ、書込みデータ設定回路７４で発生したパターンと読み出しデータが一致するかどうかが図８のコンパレータ７５により判定される
コンパレータ７５によりエラーが検出されると、エラーが発生した時点でのカラムアドレスを図８不良アドレス記憶ラッチ７８にラッチする
全ロウアドレスのチェックを行う間に同一カラム上のメモリセルが一度でも不良と判定されれば、そのカラムアドレスは不良アドレスとしてラッチされる
リダンダンシーコントロール回路８０はリダンダンシー書き込み・読み出しコントロール回路６５ｂからの置き換え信号Ｄの入力により、カラム置き換えの動作を開始する
不良アドレス記憶ラッチ７８の情報がリダンダンシーコントロール回路８０に出力され、エラーが検出されたカラムアドレスのデータを不揮発性ラッチ７９に記憶する
スペアカラムアドレス
セルフリダンダンシー機能を動作させるためのコントロール信号を入力するだけで自動で冗長メモリセルに置き換える
　
ｂ．「【００１３】次に動作について本発明における冗長切り替えに必要な装置の系統図である図１及び動作フローチャート図２、図３、図４を用いて説明する。
【００１４】本発明の動作は２つのモードに分かれており、最初に第１のモードについて説明する。…………
アドレス切り替え判断回路１１の出力が入力されたＸデコーダ９は冗長用メモリセルの行線を選択する。同様に
アドレス切り替え判断回路１１の出力が入力されたＹデコーダ７は冗長用メモリセルの列線を選択する
　
ｃ．図８には、不揮発性ラッチ７９の出力がアドレス切り替え判断回路７６に供給され、前記アドレス切り替え判断回路７６の出力が、メモリアレイ７７に設けられたＸデコーダ７３及びＹデコーダ７２に供給されていることが示されている。
　同様に、図１には、リダンダンシーコントロール読み出し回路２６の出力がアドレス切り替え判断回路１１に供給され、前記アドレス切り替え判断回路１１の出力が、メモリアレイ８に設けられたＸデコーダ９及びＹデコーダ７に供給されていることが示されている。
　
　前記ａ〜ｃから、周知例２には、「メモリアレイ７７」から読み出したデータに「エラーが検出されると、エラーが発生した時点でのカラムアドレス」を「不良アドレス記憶ラッチ７８にラッチ」し、その後、前記「不良アドレス記憶ラッチ７８の情報がリダンダンシーコントロール回路８０に出力され、エラーが検出されたカラムアドレスのデータを不揮発性ラッチ７９に記憶」され、前記「不揮発性ラッチ７９」の出力に基づいて、前記「メモリアレイ７７」のアドレスを「スペアカラムアドレス」に切り替える「リダンダンシー書き込み・読み出しコントロール」を行うことが記載されている。
　
　　サ．周知例３：特開２００１−２２９６９０号公報
　本願の出願前に日本国内において頒布された刊行物である周知例３には、「半導体集積回路装置」（発明の名称）に関して、図１〜図２４とともに次の記載がある。
ａ．「【００１２】図１(a)において
１はフラッシュメモリによるプログラム素子
３はメモリセルアレイ
　
ｂ．「【００２３】図１(a)の構成に加えて、
キャッシュメモリアレイを検査する機能を持つ論理回路部であるBIST(Bilt in Self-Test)回路ブロック３６
【００２４】
BIST回路３６は
短時間にメモリアレイの検査を実行する
メモリアレイの検査結果から救済アドレスを自動的に生成する
【００２５】本実施例においては、図２(b)に示すテスティングフローにより救済が行われる。
テスティング開始後、まず、BIST回路３６によりキャッシュメモリアレイ３に欠陥があるかどうかを検査する
メモリに欠陥があれば欠陥があるという情報をテスタに送る。一方、BIST回路３６は救済のためのアドレスを計算し、計算したアドレスをプログラム素子１に送る
フラッシュメモリに救済アドレスに対応したデータが書き込まれ、終了する
　
ｃ．「【００６０】図１１は、プログラム素子に書き込まれたデータの信頼度を高めた実施例である。本実施例においては、
プログラム素子１はその読み出しデータに対して、エラー訂正回路（ECC回路）１１０によりエラー訂正を行う事によって、万が一プログラム素子１に記憶された１ビットが間違ったデータを出力しても正確なデータを出力して救済が可能である
　
　前記ａ〜ｃから、周知例３には、「テスティング」動作において「まず、BIST回路３６によりキャッシュメモリアレイ３に欠陥があるかどうかを検査」し、「メモリに欠陥」がある場合は、前記「BIST回路３６」は「欠陥があるという情報をテスタに送る」とともに、「救済のためのアドレスを計算し、計算したアドレス」を「フラッシュメモリ」である「プログラム素子１」に送り、「その後」、前記「フラッシュメモリに救済アドレスに対応したデータが書き込まれ」ること、前記「プログラム素子１」を利用して行われる「救済」とは、「読み出しデータに対して、エラー訂正回路（ECC回路）１１０によりエラー訂正を行う事によって、万が一プログラム素子１に記憶された１ビットが間違ったデータを出力しても正確なデータを出力して救済」することであること、が記載されている。
　ここで、前記「BIST回路３６」は、計算した「救済のためのアドレス」を「プログラム素子１」に送るために、当該「救済のためのアドレス」を一時的に保持するバッファメモリ手段を有することは、自明である。
　
　　シ．周知例４：特開２００１−０９２６００号公報
　本願の出願前に日本国内において頒布された刊行物である周知例４には、「大容量記憶装置を持つコンピュータシステムおよびその動作方法」（発明の名称）に関して、図１〜図４とともに次の記載がある。
ａ．「【００１５】本発明のさらに他の広義の観点によれば、ホストコンピュータおよび関連の大容量記憶装置を持つコンピュータシステムを動作させる方法が与えられる。その方法は、次の誤り検出および補正を容易に行うためのＥＣＣ符号を含むように予め処理されたデータを、大容量データ記憶装置から読み出す段階を含んでいる。
読み出されたデータの誤りは、ＥＣＣ符号を用いて、大容量記憶装置に関するハードウエア内で検出される。そのＥＣＣ符号を用いて誤りを同定するエラーフラグが発生される。さらに、読み出されたデータの誤りの位置を示す位置情報が発生される。読み出されたデータ、エラーフラグ、および位置情報が、大容量記憶装置からホストコンピュータ内のメモリに転送される
最後に、ホストコンピュータのＣＰＵの制御下で、誤りが補正される
　
ｂ．「【００２２】
大容量データ記憶装置２０は
回転型媒体を使用する型の大容量記憶装置とのみ使用される必要はない。例えば、本発明の技術は、固体メモリなどと共に効果的に使用され得る
　
ｃ．「【００３２】データがデータ記録媒体２２から読み出されようとしているとき、そのデータは前に実行された方法と類似の方法で、すなわち、データ記録媒体２２から複数個のセクターを読み出すことにことによって読み出される。
データセクターが読み出される際、データ記録媒体２２に記録されたときにデータと共に最初に書き込まれたパリティまたは他の誤り符号を用いて、読み出されたデータに誤りが発生したかどうかを判定するために、それらのデータセクターが、大容量データ記憶装置２０と関連付けられたＥＣＣ回路網２５の該当部分によって処理される。さらに、見出された誤りに対するＥＣＣ符号のリストが、大容量データ記憶装置２０に関するＥＣＣ回路網２５の１部分によって判定される
【００３３】ここで、さらに図３を参照する。データ記録媒体２２から読み出されたデータセクターは、ホストＣＰＵ１４の制御下で、ＲＡＭ１６、例えばセクター領域４０−４２に書き込まれる。さらに、
見出された誤りに対するＥＣＣ符号のリストおよびエラーフラグもまた、ＣＰＵ１４の制御下で、ＲＡＭ領域４４および４５に書き込まれる
【００３４】
その後、ホストＣＰＵ１４は、関連のデバイスドライバ・ソフトウエアを実行し、ＲＡＭ１６の領域４４および４５に配置されたＥＣＣ符号のリストおよびエラーフラグを用いて、データセクター領域４０−４２に含まれたデータを補正するため、残りのＥＣＣステップを実行する
　
　前記ａ〜ｃから、周知例４には、「大容量」の「固体メモリなど」から「読み出されたデータの誤りの位置を示す位置情報」が「ホストコンピュータ内のメモリに転送され」て、「最後に」、前記「ホストコンピュータ」の「ＣＰＵの制御下」で「ＥＣＣ符号」等を用いて「誤り」がある「データ」の「補正」処理が行われることが記載されている。
　
　　ス．周知例５：特開平１０−２０７６３７号公報
　本願の出願前に日本国内において頒布された刊行物である周知例５には、「コンピュータをデータ記憶装置と通信させる方法及び構成」（発明の名称）に関して、図１〜図８とともに次の記載がある。
ａ．「【０００２】
【従来の技術】ここで用いられるように、用語
「コンピュータ制御システム」または「コンピュータシステム」は、システムのオペレーションを制御するためのホストコンピュータ構成またはマイクロプロセッサを含むあらゆるシステムを参照する
用語「システムＲＡＭ」は、そのオペレーションのためにホストコンピュータまたはマイクロプロセッサによって用いられるあらゆるメモリを参照する
用語「データ記憶装置」または「記憶装置」は
フラッシュメモリのような装置も含む
　
ｂ．「【００１８】
【発明が解決しようとする課題】図１を参照して、コンプレックスＩＤＥハードディスクドライブとＳＣＳＩ（小型コンピュータシステムインターフェイス）アダプタカード及びＰＣＩバスを用いてシステムに接続されたコンプレックスハードディスクドライブとを含んでいる、
一般的に参照符号１０によって示された、典型的な現行コンピュータシステムを説明する。図１に示すように、システム１０は
システムＲＡＭ１３を有しているホストコンピュータモジュール１１（以下、明細書及び特許請求の範囲においてホストコンピュータと呼ぶ）を含む
　
ｃ．「【００３７】一つの特定実施例では、システムＲＡＭに記憶されたオペレーティングデータ／コードは、ホストコンピュータにデータ記憶装置のオペレーションを制御するためのシステムＲＡＭにおけるコマンドリストを生成させる。この特定実施例によれば、各特定のコマンドリストエントリは、データ記憶装置のオペレーションを制御するためのコマンドを含む。各コマンドリストエントリは、また、用いられる特定のデータ記憶装置により変化しうる種々の他のフィールドの情報も含む。
コマンドリストエントリがまた含みうる情報のある例は、ｉ）記憶装置のデータの位置を識別するメモリ記憶位置情報
ｉｉｉ）データ記憶装置の欠陥記憶位置を特定しているホストメモリの欠陥メモリ記憶位置を識別するポインタ
ｖ）特定のコマンドリストエントリに関連付けられたコマンド状態及びエラー検出情報も含みうる
　
ｄ．「【００５７】
ホスト実行可能ファームウェア８２を更に参照して、システムＲＡＭに記憶されかつホストコンピュータによって実行可能なディスクドライブファームウェアの部分に含まれる種々の機能、即ちファームウェア７４Ａを、一般的に説明する
ファームウェア７４Ａは
エラー回復及び分析の機能を含む
エラー回復及び分析１１２は、ディスクドライブのオペレーション中に生じるエラーを分析しかつエラーの検出に応じて取るべき適切な動作を決定する機能である
　
　前記ａ〜ｄから、周知例５には、「システムＲＡＭ」を有する「ホストコンピュータ」からなる「コンピュータ制御システム」において、前記「コンピュータ制御システム」はフラッシュメモリのような「データ記憶装置」を備え、前記「システムＲＡＭ」には、前記「データ記憶装置」の「欠陥記憶位置を特定しているホストメモリの欠陥メモリ記憶位置を識別するポインタ」や「特定のコマンドリストエントリに関連付けられたコマンド状態及びエラー検出情報」等も「記憶され」ており、前記「ホストコンピュータ」は「システムＲＡＭに記憶され」た情報を利用して「種々の機能」、たとえば、生じた「エラーを分析しかつエラーの検出に応じて取るべき適切な動作を決定する」という「エラー回復及び分析」処理を実行することが記載されている。
　
（４−２）相違点５について
　　ア．引用発明の「書き戻すステップ」の処理は、「ＮＡＮＤ型ＥＥＰＲＯＭ」に対するデータの書き込み処理の一つであると認められる。
　そして、引用例には、段落【００２３】に「ホストシステムから不揮発性半導体メモリシステムへの命令は、まず、ホストインターフェース１内のアドレスレジスタ３にアクセス開始アドレスをセットした後、カウントレジスタ４にアクセスしたいデータのセクタ長をセットし、そして、コマンドレジスタ５に読み出し，書き込み等のアクセス命令をセットすることにより行なわれる。」と、「書き込み」処理は「ホストシステム」からの「アクセス命令」に応じて実行されることが記載されている。
　
　　イ．そして、エラー訂正したデータの書き換え可能な記憶装置への書き戻し処理を、ホストシステムからの命令に基づいて実行することは、以下のオ、カに示すように周知例４及び周知例６に記載され、記憶装置の技術分野において周知技術である。
　
　　ウ．したがって、引用発明において、「前記ブロックの全ページのデータに書き戻すステップ」を、「ホストシステム」からの書き戻し命令に応じて実行させることは当業者であれば適宜になし得たものと認められる。
　
　　エ．よって、相違点５は、周知技術を勘案すれば、引用発明から当業者が容易に想到し得た範囲に含まれる程度のものである。
　
　　オ．前記周知例４には、次の記載がある。
ａ．「【００１５】本発明のさらに他の広義の観点によれば、ホストコンピュータおよび関連の大容量記憶装置を持つコンピュータシステムを動作させる方法が与えられる。その方法は、次の誤り検出および補正を容易に行うためのＥＣＣ符号を含むように予め処理されたデータを、
大容量データ記憶装置から読み出す段階を含んでいる。読み出されたデータの誤りは、ＥＣＣ符号を用いて、大容量記憶装置に関するハードウエア内で検出される
読み出されたデータ、エラーフラグ、および位置情報が、大容量記憶装置からホストコンピュータ内のメモリに転送される
最後に、ホストコンピュータのＣＰＵの制御下で、誤りが補正される
　
ｂ．「【００２２】
大容量データ記憶装置２０は
回転型媒体を使用する型の大容量記憶装置とのみ使用される必要はない。例えば、本発明の技術は、固体メモリなどと共に効果的に使用され得る
　
ｃ．「【００２８】次に、動作について説明する。
ユーザデータが大容量データ記憶装置２０に書き込まれ
ホストコンピュータが保存されるべきユーザデータをその記憶装置に送る
　
　前記ａ〜ｃから、周知例４には、「固体メモリなど」の「大容量データ記憶装置２０」から「読み出されたデータ」に「誤り」があるときは、「読み出されたデータ、エラーフラグ、および位置情報が、大容量記憶装置からホストコンピュータ内のメモリに転送される。最後に、ホストコンピュータのＣＰＵの制御下で、誤りが補正される」ことが記載されている。
　ここで、「誤り」の「補正」が「ホストコンピュータのＣＰＵの制御下で」行われるということは、前記「誤り」の「補正」処理は、前記「ホストコンピュータのＣＰＵ」の命令に応じて行われることを意味していると認められる。
　また、前記「大容量データ記憶装置２０」には「ユーザデータ」が「書き込まれ」るのであるから、当該「ユーザデータ」は、「読み出され」て何らかの業務処理に利用されるものと認められる。そうすると、前記「補正」後にもこの業務処理が支障なく実行できるよう、前記「誤り」の「補正」がなされた「データ」は、前記「大容量データ記憶装置２０」に「送」られて書き戻されることは明らかである。
　
　　カ．周知例６：特開２００３−０５８４３２号公報
　本願の出願前に日本国内において頒布された刊行物である周知例６には、「メモリカード及びメモリコントローラ」（発明の名称）に関して、次の記載がある。
ａ．「【００１９】〔３〕本発明の更に具体的な態様によると、メモリカードは、不揮発性メモリ例えば複数のフラッシュメモリと、ホストコンピュータとのインタフェース回路と、フラッシュメモリのインタフェース回路と、ホストコンピュータとフラッシュメモリ間のデータ転送の制御やエラー検出・訂正の制御を行うコントローラと、データ転送に使用されるデータバッファとを有する。……電源投入時や
ホストコンピュータがコマンドによりデータの検証を行うように指示した場合にも、同様にフラッシュメモリ内のデータに対してエラーチェックを行う。読み出したデータにエラーが発生した場合には、エラー訂正を行い、フラッシュメモリに書き戻す
　
（４−３）回答書の主張について
　　ア．審判請求人は、平成２５年１０月２７日に提出した回答書において、たとえば請求項１において、「前記記憶データのエラーに関するエラー情報を、前記第１不揮発性半導体メモリの未使用領域および第２不揮発性半導体メモリの少なくともいずれか一方に記憶する工程」と補正することを希望するとともに、「上記補正後の各請求項に係る発明は、第１不揮発性半導体メモリの未使用領域にエラー情報を記憶するという特徴を有しておりますが、この特徴については、引用文献１〜４には開示されていないと思料致します。」と主張している。
　
　　イ．しかしながら、前記補正の案には、「エラー情報を、前記第１不揮発性半導体メモリの未使用領域および第２不揮発性半導体メモリの少なくともいずれか一方に記憶する」と記載されており、「エラー情報」を「第２不揮発性半導体メモリ」のみに「記憶する」という態様を除外していない。
　
　　ウ．したがって、（４−１）及び（４−２）に記載した同じ理由により、前記補正案の、たとえば請求項１に係る発明は、周知技術を勘案すれば、引用発明から当業者が容易に想到することができたものであるから、前記回答書の主張は採用することはできない。
　
（５）独立特許要件の検討のまとめ
　以上のとおりであるから、前記相違点１〜５に係る構成とすることは、周知技術を勘案すれば、引用発明から当業者が容易に想到することができたものである。
　したがって、補正発明は、引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
５．小括
　したがって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
第３．本願発明について
１．本願発明
　以上のとおり、本件補正（平成２５年５月１４日に提出された手続補正書による手続補正）は却下された。
　したがって、本願の請求項１〜６に係る発明は、平成２４年６月１日に提出された手続補正書によって補正された明細書、特許請求の範囲又は図面の記載からみて、その特許請求の範囲の請求項１〜６に記載されたとおりのものであり、そのうち、請求項１に係る発明（以下「本願発明」という。）は次のとおりである。
　
「第１不揮発性半導体メモリに記憶されているビットデータが変化して発生するビットエラーの修復方法であって、
　ホストシステムが、前記第１不揮発性半導体メモリに記憶されている記憶データを読み出す際に、前記記憶データを一時記憶データとして一時的に記憶する工程と、
　前記一時記憶データにエラーがあるか否かを調べて、エラーがあればエラー訂正を行う工程と、
　前記一時記憶データのエラーに関するエラー情報を揮発性の記憶手段に一時記憶する工程と、
　所定のタイミングにおいて、前記記憶手段に一時記憶されたエラー情報を第２不揮発性半導体メモリに記憶する工程と、
　所定のタイミングにおいて、前記第２不揮発性半導体メモリに記憶された前記エラー情報に基づいて、前記第１不揮発性半導体メモリから、エラーが存在する前記記憶データを読み出し、エラー訂正を行って前記第１不揮発性半導体メモリに書き戻すビットエラー修復工程と、
を含むことを特徴とするビットエラーの修復方法。」
　
２．引用例の記載と引用発明
　引用例の記載については、前記第２．４．（２）（２−１）で摘記したとおりである。
　そして、引用発明については、前記第２．４．（２）（２−２）クにおいて認定したとおりである。
　
３．対比・判断
　　ア．本件補正後の請求項１に係る発明（すなわち、補正発明）は、本件補正前の請求項１に係る発明（すなわち、本願発明）に対して、前記第２．３．（１）で検討したように、「所定のタイミングにおいて」「前記記憶手段に一時記憶されたエラー情報」を「記憶」する「第２不揮発性半導体メモリ」は、「ホストシステム」が備えるものであることを限定し、前記第２．２．（２）で検討したように、「所定のタイミングにおいて」「前記第２不揮発性半導体メモリに記憶された前記エラー情報に基づいて、前記第１不揮発性半導体メモリから、エラーが存在する前記記憶データ」を「読み出し、エラー訂正を行って前記第１不揮発性半導体メモリに書き戻す」処理を、「前記ホストシステムからの修復命令に応じて」実行することを限定したものである。
　逆に言えば、本願発明は、補正発明から上記の各限定をなくしたものである。
　
　　イ．そうすると、本願発明の構成要件をすべて含み、これをより限定したものである補正発明が、前記第２．４において検討したとおり、引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　
　
第４．結言
　以上のとおり、本願発明は、引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　したがって、他の請求項について検討するまでもなく、本願は拒絶すべきものである。
　
 　よって、結論のとおり審決する。