【事件の表示】
　特許第３１７６３２５号「実装構造体とその製造方法」の請求項２、７に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３１７６３２５号の請求項２、７に係る特許を維持する。
【理　由】
I. 手続の経緯
　特許第３１７６３２５号の請求項１〜１７に係る発明は、平成９年９月５日に特許出願され、平成１３年４月６日に特許権の設定の登録がなされた後、本件請求項２および７に係る発明の特許について、特許異議申立人　渡辺正之（以下、「申立人」という）により、平成１３年１２月１８日付けで特許異議の申立てがなされ、取消理由通知がなされ、その指定期間内である平成１４年１２月２７日に訂正請求がなされたものである。
　
II．訂正請求の適否
１．訂正の内容
　上記訂正請求は、本件特許のに係る出願の願書に添付した明細書（以下、「特許明細書」という）を訂正請求書に添付された訂正明細書（以下、「本件明細書」という）のとおりに訂正しようとするものであって、その内容は次のとおりである。
（１）訂正事項Ａ
　特許明細書の請求項２の
「半導体装置が回路基板の実装面にフリップチップ実装された実装構造体であって、上記回路基板の内層もしくは上記回路基板の実装面とは反対側の面には金属箔が形成され、上記金属箔は上記半導体装置の直下領域にあり、かつ上記金属箔の大きさが上記半導体装置の実装領域より広い実装構造体。」を
「半導体装置が回路基板の実装面に設けられた入出力電極にフリップチップ実装され、上記半導体装置と上記回路基板の実装面との間に封止樹脂を有する実装構造体であって、上記入出力電極が上記回路基板の内部配線層とインナ−ビアを介して電気的に接続され、上記回路基板の上記内部配線層が形成された内層とは別の内層に金属箔が形成され、上記金属箔は上記半導体装置の直下領域にあり、かつ上記金属箔の大きさが上記半導体装置の実装領域より広い実装構造体。」に訂正する。
（２）訂正事項Ｂ
　特許明細書第【００２２】欄の
「本発明に係る実装構造体は、半導体装置が回路基板の実装面にフリップチップ実装された実装構造体であって、上記半導体装置の直下領域を包含し、上記実装面の背面に形成された金属箔を含んでいることを特徴とする」を
「本発明に係る実装構造体は、半導体装置が回路基板の実装面に設けられた入出力電極にフリップチップ実装され、上記半導体装置と上記回路基板の実装面との間に封止樹脂を有する実装構造体であって、上記入出力電極が上記回路基板の内部配線層とインナ一ビアを介して電気的に接続され、上記回路基板の上記内部配線層が形成された内層とは別の内層に金属箔が形成され、上記金属箔は上記半導体装置の直下領域にあり、かつ上記金属箔の大きさが上記半導体装置の実装領域より広いことを特徴とする。」に訂正する。
　
２．訂正の目的の適否、新規事項の有無、および拡張・変更の存否
（１）訂正事項Ａについて
　訂正事項Ａは、請求項２において、「半導体装置が回路基板の実装面にフリップチップ実装された実装構造体」において、
　実装が「実装面に設けられた入出力電極を対象」としている点、
「半導体装置と回路基板の実装面との間に封止樹脂を有する」点、
「入出力電極が回路基板の内部配線層とインナ−ビアを介して電気的に接続され」る点、
　金属箔が「回路基板の上記内部配線層が形成された内層とは別の内層に」形成されている点をそれぞれ付加することにより、より下位の概念である「半導体装置が回路基板の実装面に設けられた入出力電極にフリップチップ実装され、上記半導体装置と上記回路基板の実装面との間に封止樹脂を有する実装構造体であって、上記入出力電極が上記回路基板の内部配線層とインナ−ビアを介して電気的に接続され、上記回路基板の上記内部配線層が形成された内層とは別の内層に金属箔が形成され」に限定するものであるから、この訂正は、特許請求の範囲の減縮に該当する。          
　そして、請求項２に係る発明を上記のように訂正することは、【００５６】〜【００５８】の記載から読みとれる。
　したがって、この訂正は、願書に添付した明細書または図面に記載した事項の範囲内でなされたものであり、また、実質上特許請求の範囲を拡張しまたは変更するものではない。
（２）訂正事項Ｂについて
　訂正事項Ｂは、上記訂正事項Ａの訂正にあわせて、特許請求の範囲の記載と発明の詳細な説明の記載とを整合させようとするものであるから、明りょうでない記載の釈明に該当する。
　そして、この訂正は、願書に添付した明細書および図面に記載した事項の範囲内でなされたものであり、しかも、実質上特許請求の範囲を拡張しまたは変更するものではない。
　
３．訂正の認否
　以上のとおりであるから、上記訂正は、特許法第１２０条の４第２項および同条第３項の規定で準用する同法第１２６条第２項から第４項の規定に適合するので、当該訂正を認める。
　
III．特許異議の申立て
１．本件発明
　前述のように、本件訂正は適法なものであるので、本件請求項２、７に係る発明は、本件明細書の特許請求の範囲の請求項２、７に記載された事項により特定される次のとおりのもの（以下、「本件発明２、７」という）である。
「【請求項２】
　半導体装置が回路基板の実装面に設けられた入出力電極にフリップチップ実装され、上記半導体装置と上記回路基板の実装面との間に封止樹脂を有する実装構造体であって、上記入出力電極が上記回路基板の内部配線層とインナ−ビアを介して電気的に接続され、上記回路基板の上記内部配線層が形成された内層とは別の内層に金属箔が形成され、上記金属箔は上記半導体装置の直下領域にあり、かつ上記金属箔の大きさが上記半導体装置の実装領域より広い実装構造体。
【請求項７】上記金属箔が銅である請求項２〜６記載のいずれか１つに記載の実装構造体。」
　
２．申立人の主張する特許異議申立ての理由
　申立人　渡辺正之は、甲第１〜４号証として、特開平９−９２６８３号公報、特開平４−７４４４７号公報、特開平６−２９６０８６号公報、特開平６−３１８６４９号公報号（以下、「刊行物１〜４」という）を提示して、
　理由（１）
　特許明細書の請求項２に係る発明は、刊行物１、２に記載された発明であるから、請求項２に係る発明の特許は、特許法第２９条第１項第３号の規定に違反してなされたものであり、取り消されるべきものである旨主張し、さらに、
　理由（２）
　特許明細書の請求項２および７に係る発明は、刊行物１〜４に記載された発明に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定に違反してなされたものであり、取り消されるべきものである旨、主張している。
　
３．刊行物の記載事項
（１）刊行物１の記載事項
（１ー１）特許請求の範囲の請求項１には、
「【請求項１】フレキシブル基板に形成されたリードに、異方性導電性樹脂を用いて半導体素子をフリップチップボンディグした構成を有する半導体装置において、前記フレキシブル基板の背面で、前記フリップチップボンディグを行うボンディングエリアと対向する部位を少なくとも含む範囲に、補強部材を配設したことを特徴とする半導体装置。」が記載されている。
（２）刊行物２の記載事項
（２ー１）の特許請求の範囲には、
「絶縁性フィルムの少くとも一主面に導体配線が形成され、前記導体配線と半導体素子の突起電極が合致され、前記半導体素子が絶縁性樹脂により前記絶縁性フィルムに固着され、前記導体配線と前記突起電極が電気的に接続され、前記絶縁性フィルムの前記半導体素子が固着された反対の面に、前記半導体素子と同等以上の寸法を有する金属板あるいは絶縁板が固着されたことを特徴とする半導体装置。」が記載されている。
（３）刊行物３の記載事項
（３ー１）特許請求の範囲の請求項１、２には、
「【請求項１】ＩＣ部品を接合する多層プリント基板において、内層銅箔パターンをＩＣ部品の接合電極部の下側領域に施したことを特徴とする多層プリント基板。　　　　　　
【請求項２】ＩＣ部品を接合する多層プリント基板において、内層銅箔パターンを接合するＩＣ部品の接合電極部の隙間の直下領域に施したことを特徴とする多層プリント基板。」が記載されている。
（３ー２）段落第【００１８】〜【００２０】欄には、
「【００１８】【実施例】以下、本発明の光及びレーザー接合用多層プリント基板の第１実施例を図１から図３を用いて説明する。
【００１９】１は多層プリント基板であり、一対の外側プリント基板２、３の間に１又は複数の内側プリント基板３をはさんだ状態で積層して構成されている。図１では外側のプリント基板２とその内側に配置されるプリント基板３の２枚のプリント基板だけを図示、図２では３層構造の多層プリント基板１を示している。　
【００２０】外側のプリント基板２は、ガラス繊維補強エポキシ樹脂の板材からなる基材４の外側面に外層銅箔パターン５を形成して、構成されている。７は、外層銅箔パターン５の内、レーザー光や光ビームを照射してＩＣ部品のリード（図示せず）を接合するＩＣ部品の接合部であり、ＩＣ部品のかく「各」の誤記であると認める）リードに対応して複数の接合電極部８が並列して構成されている。」が記載されている。
（３ー３）段落第【００２３】欄には、　
「【００２３】好適には、ＩＣ部品の下側領域の内層銅箔パターンは全面的に埋めたり、図３のようにＩＣ部品の搭載される領域の下側を四角く埋めたりしても同様である。」が記載されている。                    
（４）刊行物４の記載事項
（４−１）段落第【０００３】〜【０００４】欄には、
「【０００３】図５の半導体モジュール基板４は、表面に配線層１０を有するガラスエポキシ等の樹脂ベース２と、放熱性を高める為に樹脂ベース２に埋め込まれた金属板３を有し、表面の所定の位置に複数のＬＳＩチップ１が銀ペースト等の導電性ペースト１６を介して搭載されると共に、配線層１０と各ＬＳＩチップ１の端子がボンディングワイヤ７で接続されるようになっている。
【０００４】樹脂ベース２は、例えば、ガラス繊維の入った未硬化エポキシ基板（プリプレーグ）で金属板３を挟んで重ね合わせて構成される。このとき、配線層１０を形成させるための銅箔（通常、１８〜３５μｍｔ）を最上層に重ねて熱プレスで成形する。」が記載されている。
（４−２）第【０００６】〜【０００８】欄には、　
「【０００６】図６の半導体モジュール基板４は、図５と同様に作られているが、ＬＳＩチップ１がＣＣＢ（Ｃｏｎｔｒｏｌｅｄ　Ｃｏｌｌａｐｓ　Ｂｏｎｄｉｎｇ)で搭載され、ＬＳＩチップ１の端子と配線層１０がＰｂ９０ｗｔ％−Ｓｎ１０ｗｔ％等の半田バンプ８によって接続されている。バンプ形成はチップ側への蒸着法によるバンプ加工や、半導体モジュール基板４の配線層１０のＬＳＩチップ１を搭載するパッド部への印刷法等により行われる。  
【０００７】図７の半導体モジュール基板４は、ＴＡＢ方式によってＬＳＩチップ１が搭載されるようになっており、微細線化した銅箔を材料とするＴＡＢインナーリード９を有し、これとＡｕ２０μｍｔ程度のめっきバンプを用いてＬＳＩチップ１の端子と配線層１０が接続されている。
【０００８】図８の半導体モジュール基板４は、スルーホール１１を有する両面基板であって、両面にＬＳＩチップ１が搭載できるようになっている。この半導体モジュール基板４は、金属板３にホール１１ａを形成した後、モールド成形によってスルーホール１１が有する樹脂ベース２を設け、樹脂ベース２を形成後、スルーホール１１の壁面に銅めっきを施し、更に、樹脂ベース２の表裏に接着剤を用いて銅箔を貼付して、上記したようにホトエッチング法によって配線層１０、１２を形成することによって構成されている。ここで重要なことは、モールド成形時に金属板３のホール１１ａの側面がスルーホール１１から露出しないように精密に位置合せを行って、スルーホール１１内での配線の短絡を防ぐ必要がある。」が記載されている。
　
IV．当審の判断
（１）特許法第２９条第１項違反について
（１−１）記載事項「III−３（１）（１ー１）」より、刊行物１には、「フレキシブル基板に形成されたリードに、異方性導電性樹脂を用いて半導体素子をフリップチップボンディグした構成を有する半導体装置において、前記フレキシブル基板の背面で、前記フリップチップボンディグを行うボンディングエリアと対向する部位を少なくとも含む範囲に、補強部材を配設した半導体装置」（以下、「引用発明１」という）が記載されている。
　そこで、本件発明２と引用発明１とを対比すると、
　引用発明１の「半導体素子」、「フレキシブル基板」、「リードに、異方性導電性樹脂を用いて半導体素子をフリップチップボンディグした構成」、「補強部材」は、それぞれ、本件発明２の、「半導体装置」、「回路基板」、「入出力電極にフリップチップ実装され、半導体装置と上記回路基板の実装面との間に封止樹脂を有する実装構造体」、「金属箔」に相当するから、両者は、「半導体装置が回路基板の実装面に設けられた入出力電極にフリップチップ実装され、上記半導体装置と上記回路基板の実装面との間に封止樹脂を有する実装構造体で金属箔が設けられ上記金属箔は半導体装置の直下領域にあり、上記金属箔の大きさが上記半導体装置の実装領域より広い実装構造体」の点で一致し、以下の点で相違している。
　相違点１：本件発明２が、「入出力電極が回路基板の内部配線層とインナ−ビアを介して電気的に接続される」点を有しているのに対し、引用発明１では、この点について記載がない点。
　相違点２：本件発明２が、「回路基板の内部配線層が形成された内層とは別の内層に金属箔が形成される」点を有しているのに対し、引用発明１では、この点について記載がない点。
　したがって、本件発明２が引用発明１であるとすることはできない。
（１−２）記載事項「III−３（２）（２ー１）」より、刊行物２には、「絶縁性フィルムの少くとも一主面に導体配線が形成され、前記導体配線と半導体素子の突起電極が合致され、前記半導体素子が絶縁性樹脂により前記絶縁性フィルムに固着され、前記導体配線と前記突起電極が電気的に接続され、前記絶縁性フィルムの前記半導体素子が固着された反対の面に、前記半導体素子と同等以上の寸法を有する金属板あるいは絶縁板が固着されたことを特徴とする半導体装置」（以下、「引用発明２」という）が記載されている。
　そこで、本件発明２と引用発明２とを対比すると、
　引用発明２の、「半導体素子」、「絶縁性フィルム」、「半導体素子が絶縁性樹脂により前記絶縁性フィルムに固着され」、「絶縁性樹脂」、「金属板」は、それぞれ、本件発明２の、「半導体装置」、「回路基板」、「フリップチップ実装」、「封止樹脂」、「金属箔」に相当するから、両者は、「半導体装置が回路基板の実装面に設けられた入出力電極にフリップチップ実装され、上記半導体装置と上記回路基板の実装面との間に封止樹脂を有する実装構造体であって、金属箔は上記半導体装置の直下領域にあり、かつ上記金属箔の大きさが上記半導体装置の実装領域より広い実装構造体」で一致し、以下の点で相違している。
　相違点１：本件発明２が、「入出力電極が回路基板の内部配線層とインナ−ビアを介して電気的に接続される」点を有しているのに対し、引用発明１では、この点について記載がない点。
　相違点２：本件発明２が、「回路基板の内部配線層が形成された内層とは別の内層に金属箔が形成される」点を有しているのに対し、引用発明１では、この点について記載がない点。
したがって、本件発明２が引用発明２であるとすることはできない。　
（２）特許法第２９条第２項違反について
（２−１）本件発明２は「フリップチップ実装された実装構造体であって、入出力電極が回路基板の内部配線層とインナ−ビアを介して電気的に接続され、上記回路基板の上記内部配線層が形成された内層とは別の内層に金属箔が形成され、上記金属箔は半導体装置の直下領域にあり、かつ上記金属箔の大きさが上記半導体装置の実装領域より広い」構成を有するもの（以下、「本件発明２の構成Ａ」という）である。
　これに対して、
　刊行物１には、前記「IVー（１）（１ー１）」で認定したとおり、本件発明２の構成Ａについては記載も示唆もない 。
　刊行物２には、前記「IVー（１）（２ー１）」で認定したとおり、本件発明２の構成Ａについては記載も示唆もない 。
　刊行物３には前記「IIIー（３）（３−１）〜（３−３）」に示したとおりの構成が記載されているから、刊行物３には、「内層銅箔パターンをＩＣ部品の接合電極部の直下領域に施した多層プリント基板」の構成が記載されていると認められるものの、本件発明２の構成Ａのうち、「フリップチップ実装された実装構造体であって、入出力電極が回路基板の内部配線層とインナ−ビアを介して電気的に接続された」構成については記載も示唆もない 。
　刊行物４には前記「IIIー（４）（４−１）、（４−２）」に示したとおりの構成が記載されているから、刊行物３には、「半導体装置の直下領域にあり、かつ金属箔の大きさが上記半導体装置の実装領域より広い内層銅箔パターンをＩＣ部品の接合電極部の直下領域に施した多層プリント基板」の構成が記載されていると認められるものの、本件発明２の構成Ａのうち、「フリップチップ実装された実装構造体であって、入出力電極が回路基板の内部配線層とインナ−ビアを介して電気的に接続された」構成については記載も示唆もない 。
　さらに、たとえ、「入出力電極が回路基板の内部配線層とインナ−ビアを介して電気的に接続された」構成が周知であったとしても当該構成を刊行物１〜４に適用して本件発明２を構成することはできない。
　そうすると、刊行物１〜４の記載を総合しても、本件発明２の構成Ａを想到することが当業者にとって容易であるとすることはできないものである。
　そして、本件発明２は、本件発明２の構成Ａを有することにより、本件明細書の段落【００１７】に記載の「配線と封止樹脂との熱膨張率差を小さくすることで発生する応力を抑制する方法を実用化し、さらに実装構造体の信頼性を向上させる為に、配線に発生する応力を分散させる方法、又は配線を応力が及ばない領域に配置する方法」を提供し、【００７３】〜【００９１】に記載の格別な作用効果を奏するものである。
　してみると、本件発明２は、刊行物１〜４に記載の発明に基づいて当業者が容易に発明をすることができたものであるとすることはできない。
（２−２）本件発明７について
　本件発明７は、本件発明２の構成をすべて備え、さらに、要件を付加して限定したものであるところ、
　本件発明２は、刊行物１〜４に記載の発明に基づいて当業者が容易に発明をすることができたものではない以上、本件発明７についても刊行物１〜４に記載の発明に基づいて容易に発明をすることができたものではない。　
　
V．むすび　
　以上のとおりであるから、特許異議申立人の主張する理由および提出した証拠によっては、本件発明２、７の特許を取り消すことはできない。
　また、他に本件発明２、７の特許を取り消すべき理由を発見しない。
  よって結論のとおり決定する。
【異議決定日】
平成１５年２月２０日（２００３．２．２０）
【訂正の要旨】
　（ａ）特許第３１７６３２５号発明の明細書中の特許請求の範囲において、請求項２に係る記載の
「半導体装置が回路基板の実装面にフリップチップ実装された実装構造体であって、上記回路基板の内層もしくは上記回路基板の実装面とは反対側の面には金属箔が形成され、上記金属箔は上記半導体装置の直下領域にあり、かつ上記金属箔の大きさが上記半導体装置の実装領域より広い実装構造体」
とあるのを、特許請求の範囲の減縮を目的として、
「半導体装置が回路基板の実装面
に設けられた入出力電極
、上記半導体装置と上記回路基板の実装面との間に封止樹脂を有する
上記入出力電極が上記回路基板の内部配線層とインナービアを介して電気的に接続され、上記回路基板の上記内部配線層が形成された内層とは別の内層に
　（ｂ）特許第３１７６３２５号発明の明細書中の発明の詳細な説明の段落【００２２】の
「本発明に係る実装構造体は、半導体装置が回路基板の実装面にフリップチップ実装された実装構造体であって、上記半導体装置の直下領域を包含し、上記実装面の背面に形成された金属箔を含んでいることを特徴とする」
とあるのを、明りょうでない記載の釈明を目的として、
「本発明に係る実装構造体は、半導体装置が回路基板の実装面
に設けられた入出力電極
、上記半導体装置と上記回路基板の実装面との間に封止樹脂を有する実装構造体であって、上記入出力電極が上記回路基板の内部配線層とインナービアを介して電気的に接続され、上記回路基板の上記内部配線層が形成された内層とは別の内層に金属箔が形成され、上記金属箔は上記半導体装置の直下領域にあり、かつ上記金属箔の大きさが上記半導体装置の実装領域より広い
（５４）【発明の名称】
実装構造体とその製造方法
（５７）【特許請求の範囲】
　【請求項１】　半導体装置が回路基板の実装面にフリップチップ実装された実装構造体であって、上記半導体装置の直下領域内で上記実装面に形成され、上記半導体装置の電極と電気的に接続された基板端子、上記実装面の背面に形成された背面配線、及び上記直下領域内で上記回路基板に形成され、上記基板端子と上記背面配線とを電気的に接続する第１の導電孔と、上記半導体装置の下面と前記回路基板の実装面との間に充填された封止樹脂とを備え、上記封止樹脂が上記実装面に接している領域内には表面配線が存在せず、上記実装面に接している領域以外の上記実装面に表面配線が形成され、上記回路基板に形成された第２の導電孔により上記表面配線と上記背面配線とを電気的に接続する実装構造体。
　【請求項２】　半導体装置が回路基板の実装面
に設けられた入出力電極
、上記半導体装置と上記回路基板の実装面との間に封止樹脂を有する
　
上記入出力電極が上記回路基板の内部配線層とインナービアを介して電気的に接続され、上記回路基板の上記内部配線層が形成された内層とは別の内層に
　【請求項３】　第１表面層、第２表面層、及び上記第１表面層と上記第２表面層とを接合する接合層を有する回路基板に半導体装置がフリップチップ実装された実装構造体であって、上記第１表面層にフリップチップ実装された上記第１半導体装置、上記第１半導体装置の直下領域内で上記第１の表面層に形成され、該半導体装置の電極と電気的に接続された基板端子、上記第１の表面層と上記接合層とが接する第１接合面に形成された内部配線、上記直下領域内に形成され、上記基板端子と上記内部配線とを電気的に接続する上記第１の導電孔、及び第２の表面層と上記接合層とが接する第２接合面に形成され、上記回路基板の内層に金属箔を含んでいることを特徴とする請求項２記載の実装構造体。
　【請求項４】　上記半導体装置をフリップチップ実装するために対応する表面層に固定する封止樹脂、上記封止樹脂が対応する上記表面層に接している領域以外の該表面層に形成された表面配線、及び該表面層に形成され、上記表面配線と上記内部配線とを電気的に接続する第２の導電孔を含んでいる請求項３記載の実装構造体。
　【請求項５】　上記第１導電孔がインナービアホールである請求項２〜４のいずれか１つに記載の実装構造体。
　【請求項６】　上記第２導電孔がインナービアホールである請求項４又は５に記載の実装構造体。
　【請求項７】　上記金属箔が銅である請求項２〜６記載のいずれか１つに記載の実装構造体。
　【請求項８】　第１表面層、第２表面層、及び上記第１表面層と上記第２表面層とを接合する接合層を有する多層回路基板に半導体装置がフリップチップ実装された実装構造体であって、上記第１表面層にフリップチップ実装された第１の半導体装置、及び上記接合層を対称面として、上記第１の半導体装置が実装された位置に対して面対称となる第２の表面層の位置にフリップチップ実装された第２の半導体装置を含むことを特徴とする実装構造体。
　【請求項９】　上記第１表面層と上記接合層とが接する面である第１接合面、及び上記第２表面層と上記接合層とが接する面である第２接合面の少なくともどちらか一方に内部配線が形成されている請求項８記載の実装構造体。
　【請求項１０】　上記第１の半導体装置と上記第２の半導体装置とが、上記多層回路基板に形成されたインナービアホールを介して電気的に接続されている請求項８又は９に記載の実装構造体。
　【請求項１１】　第１表面層、第２表面層、及び上記第１表面層と上記第２表面層とを接合する接合層を有する多層回路基板に半導体装置がフリップチップ実装された実装構造体であって、上記第１表面層にフリップチップ実装された第１の半導体装置、上記第１の半導体装置の第１の直下領域内で上記第１の表面層上に形成され、上記第１の半導体装置の電極と電気的に接続された第１の基板端子、上記第１表面層と上記接合層が接合する第１接合面に形成された第１内部配線、上記第１の直下領域内に形成され、上記第１の基板端子と上記第１内部配線とを電気的に接続する第１の導電孔、上記接合層を対称面として、上記第１の半導体装置が実装された位置に対して面対称となる第２の表面層の位置にフリップチップ実装された第２の半導体装置、上記第２の半導体装置の第２の直下領域内に形成され、上記第２の半導体装置の電極と電気的に接続された第２の基板端子、上記第２表面層と上記接合層が接合する第２接合面に形成された第２内部配線、及び上記第２の直下領域内に形成され、第２の基板端子と上記第２の内部配線とを電気的に接続する第３の導電孔を含んでいることを特徴とする実装構造体。
　【請求項１２】　上記第１半導体装置及び上記第２半導体装置の少なくともどちらか一方をフリップチップ実装するために対応する表面層に固定する封止樹脂、上記封止樹脂が対応する上記表面層に接している領域以外の該表面層に形成された表面配線、及び該表面層に形成され、上記表面配線と上記内部配線とを電気的に接続する第２の導電孔を含んでいる請求項１１記載の実装構造体。
　【請求項１３】　上記第１導電孔が上記第１表面層に形成されたインナービアホールであり、上記第３導電孔が上記第２表面層に形成されたインナービアホールである請求項１１又は１２記載の実装構造体。
　【請求項１４】　回路基板の実装面にフリップチップ実装された半導体装置と、上記半導体装置の下面と上記回路の実装面との間に充填された封止樹脂と、上記封止樹脂が上記実装面に接している領域内の上記実装面上には幅の異なる配線が設けられ、前記幅の異なる配線同士が円弧形状の配線で接続されている実装構造体。
　【請求項１５】　第１の表面層にフリップチップ実装された第１の半導体装置の位置と第２の表面層にフリップチップ実装された第２の半導体装置の位置とが、上記第１の表面層と上記第２の表面層とを接合する接合層に対して面対称である実装構造体の製造方法であって、上記第１の半導体装置と上記第２の半導体装置の少なくともどちらか一方を、対応する表面層に異方導電性フィルムを用いてフリップチップ実装し、上記異方導電性フィルムを硬化させ、上記半導体装置を対応する上記表面層に固定することを特徴とする実装構造体の製造方法。
　【請求項１６】　第１の表面層にフリップチップ実装された第１の半導体装置の位置と第２の表面層にフリップチップ実装された第２の半導体装置の位置とが、上記第１の表面層と上記第２の表面層とを接合する接合層に対して面対称である実装構造体の製造方法であって、上記第１の表面層と上記第２の表面層の少なくともどちらか一方の所定の位置に封止樹脂を注入し、上記所定の位置に対応する半導体装置をフリップチップ実装し、上記封止樹脂を硬化させ、上記半導体装置を上記表面層に固定することを特徴とする実装構造体の製造方法。
　【請求項１７】　第１の表面層にフリップチップ実装された第１の半導体装置の位置と第２の表面層にフリップチップ実装された第２の半導体装置の位置とが、上記第１の表面層と上記第２の表面層とを接合する接合層に対して面対称である実装構造体の製造方法であって、上記第１の表面層と上記第２の表面層の少なくともどちらか一方の所定の位置で封止樹脂をシート状に形成し、上記所定の位置に対応する半導体装置をフリップチップ実装し、上記封止樹脂を硬化し、上記半導体装置を上記表面層に固定させることを特徴とする実装構造体の製造方法。
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】
　本発明は、集積回路チップ等の半導体装置がフリップチップ方式で回路基板に実装された実装構造体及びその製造方法に関するものである。
　【０００２】
　【従来の技術】
　現在、様々な電子機器に実装構造体が利用されている。従って、実装構造体の信頼性の向上は、電子機器の信頼性の向上に貢献する。
　【０００３】
　半導体装置を回路基板に実装し、電気的に接続する方法として、従来では、ワイヤボンディング方法が利用されてきた。ワイヤボンディング方法とは、半導体装置に形成された電極とその電極に対応する回路基板に形成された入出力端子電極とを、Ａｕ、Ａｌ等を材料とする細いワイヤを介して、半田づけによって電気的に接続するものである。
　【０００４】
　しかし、近年、半導体装置のパッケージの小型化及び接続端子の増加に伴って接続端子の狭ピッチ化が進んでいるので、半田づけを必要とする従来の半導体装置の実装方法で対処することは、次第に困難になりつつある。
　【０００５】
　この問題点に対処するため、ワイヤを用いず、回路基板に形成された入出力端子電極に半導体装置を直接実装するワイヤレスボンディングが提案されている。
　【０００６】
　ワイヤレスボンディングの１種であるフリップチップ方式は、バンプを介して半導体装置の電極と回路基板の入出力端子電極とが接するフェイスダウン状態で、半導体装置を回路基板に実装させるものである。半導体装置と回路基板との電気的接続が一括して実行できること、さらにバンプを介する接続が機械的に強固であることから、フリップチップ方式は特に注目されている。
　【０００７】
　１９８０年１月１５日に工業調査会よって発行された、日本マイクロエレクトロニクス編の「ＩＣ実装技術」は、半田メッキ法を用いるフリップチップ実装方法を開示している。上記文献で開示された実装方法を第１の従来例として、図７を参照にして以下に説明する。
　【０００８】
　図７（ａ）は、半田バンプ２０が形成されたＩＣ基板チップ１の概略断面図を示すものであり、図７（ｂ）は、第１の従来例に係る実装構造体のＩＣ基板チップ１と回路基板２１との接続部分の概略断面図を示すものである。
　【０００９】
　以下にＩＣ基板チップ１と回路基板２１とを接続する方法について説明する。最初にＩＣ基板チップ１の電極パッド３に蒸着法によって、拡散防止金属膜１８及び密着金属膜１９を形成する。続いて、上記両金属膜に半田を材料とする電気的接続点である半田バンプ２０をメッキ法で形成する。半田バンプ２０を形成後、電極パッド３に対応する回路基板２１に形成された入出力端子電極７に、電極パッド３が半田バンプ２０を介して接するフェイスダウン状態で、ＩＣチップ１を回路基板２１に戴置する。続いてＩＣチップ１を戴置している回路基板２１を高温で加熱し、半田バンプ２０を融着させる。このことによって、ＩＣ基板チップ１の電極パッド３とそれに対応する入出力端子電極７との電気的接続が完了する。同時に、ＩＣ基板チップ１の別の各電極パッド（図示せず）が、各々対応する回路基板２の入出力端子電極（図示せず）に、電気的に接続されるので、フリップチップ方式によるＩＣ基板チップ１の回路基板２１への実装が完了し、実装構造体が完成する。
　【００１０】
　また、ＩＣ基板チップ１と回路基板２１との間に封止樹脂５を注入し、硬化させることで、ＩＣ基板チップ１の固定を強化する方法が提案されている。
　【００１１】
　次に第２の従来例に係る実装構造体を説明する。図８は、第２の従来例に係る実装構造体の概略断面図を示すものである。第２の従来例に係る実装構造体は、ＩＣ基板チップ１の電極パッド３とそれに対応する回路基板２１の入出力端子電極７とが、Ａｕバンプ２２及び導電性接着剤６を介して電気的に接続されたものである。
　【００１２】
　尚、Ａｕバンプ２２は、ワイヤボンディング法又はメッキ法によって電極パッド３に形成されたものである。また、ＩＣ基板チップ１の回路基板２１への実装は、Ａｕバンプ２２に導電性接着剤６を転写後に、Ａｕバンプ２２が対応する入出力端子電極７に当接するようにＩＣ基板チップ１を回路基板２１に対向させたものであり、導電性接着剤６を硬化させることでＩＣ基板チップ１と回路基板２１との電気的接続が完了する。
　【００１３】
　また、第１の従来例と同様にＩＣ基板チップ１と回路基板２１との間に封止樹脂５を注入し、硬化させることで、ＩＣ基板チップ１の固定を強化する方法が提案されている。
　【００１４】
　次に図９を参照にして、第３の従来例を説明する。図９は、第３の従来例に係る実装構造体の概略断面図を示すものである。第３の従来例に係る実装構造体は、ＩＣ基板チップ１の電極パッド３が、回路基板２１に形成された入出力端子電極７及び表面配線８に、バンプ２及び導電性接着剤６を介して電気的に接するフリップチップ方式で、ＩＣ基板チップ１を回路基板２１に実装したものである。さらに、実装を補強する為に封止樹脂５をＩＣ基板チップ１と回路基板２１との間に注入し、硬化させている。
　【００１５】
　【発明が解決しようとする課題】
　しかしながら、先に記載した半導体装置と回路基板との間に封止樹脂を有する実装構造体には以下に説明するような問題点がある。図９を参照にして、この問題点について説明する。
　【００１６】
　図９に係る実装構造体では、封止樹脂５が、ＩＣチップ１の周辺の表面配線層８を覆っている。封止樹脂、配線、回路基板はそれぞれ異なる熱膨張率を有するので、各部材間の熱膨張率差によって発生する応力によって、表面配線層８の断線が生ずることがある。詳細には、発生した応力は表面配線層８の配線幅が変化している部分に集中する。こうしたことは、実装構造体の信頼性に悪影響を与える。
　【００１７】
　前述した問題に対処する方法として、封止樹脂に無機物であるフィラ１２を含有させることで、封止樹脂の熱膨張率を低下させ、配線と封止樹脂との熱膨張率差を小さくすることで発生する応力を抑制する方法が実用化されている。さらに実装構造体の信頼性を向上させる為に、配線に発生する応力を分散させる方法、又は配線を応力が及ばない領域に配置する方法が考えられる。
　【００１８】
　本発明の目的は、信頼性の優れた実装構造体及びその製造方法を提供するものである。
　【００１９】
　【課題を解決するための手段】
　本発明に係る実装構造体は、半導体装置が回路基板の実装面にフリップチップ実装された実装構造体であって、上記半導体装置の直下領域内で上記実装面に形成され、該半導体装置の電極と電気的に接続された基板端子、上記実装面の背面に形成された背面配線、及び上記直下領域内で上記回路基板に形成され、上記基板端子と上記背面配線とを電気的に接続する導電孔を含んでいることを特徴とする。
　【００２０】
　本発明に係る実装構造体は、フリップチップ実装するため上記実装面に上記半導体装置を固定する封止樹脂、上記封止樹脂が上記実装面に接している領域以外の上記実装面に形成された表面配線、及び上記回路基板に形成され、上記表面配線と上記背面配線とを電気的に接続する第２の導電孔を含んでいるのが好ましい。
　【００２１】
　本発明に係る実装構造体は、第１表面層、第２表面層、及び上記第１表面層と上記第２表面層とを接合する接合層を有する多層回路基板に半導体装置がフリップチップ実装された実装構造体であって、上記半導体装置が実装される表面層上の該半導体装置の直下領域に形成され、該半導体装置の電極と電気的に接続された基板端子、上記第１表面層と上記接合層とが接する面である第１接合面、及び上記第２表面層と上記接合層とが接する面である第２接合面の少なくともどちらか一方に形成された内部配線、及び上記基板端子と上記内部配線とを電気的に接続する、該基板端子に対応する半導体装置の直下領域に形成された第１の導電孔を含んでいることを特徴とする。
　【００２２】
　本発明に係る実装構造体は、半導体装置が回路基板の実装面
に設けられた入出力電極
、上記半導体装置と上記回路基板の実装面との間に封止樹脂を有する実装構造体であって、上記入出力電極が上記回路基板の内部配線層とインナービアを介して電気的に接続され、上記回路基板の上記内部配線層が形成された内層とは別の内層に金属箔が形成され、上記金属箔は上記半導体装置の直下領域にあり、かつ上記金属箔の大きさが上記半導体装置の実装領域より広い
　【００２３】
　本発明に係る実装構造体は、第１表面層、第２表面層、及び上記第１表面層と上記第２表面層とを接合する接合層を有する多層回路基板に半導体装置がフリップチップ実装された実装構造体であって、上記第１表面層にフリップチップ実装された上記第１半導体装置、上記第１半導体装置の直下領域内で上記第１の表面層上に形成され、該半導体装置の電極と電気的に接続された基板端子、上記第１の表面層と上記接合層とが接する第１接合面に形成された内部配線、上記直下領域内に形成され、上記基板端子と上記内部配線とを電気的に接続する上記第１の導電孔、及び第２の表面層と上記接合層とが接する第２接合面に形成され、上記半導体装置の直下領域を包含する金属箔を含んでいることを特徴とする。
　【００２４】
　本発明に係る実装構造体は、上記半導体装置をフリップチップ実装するために対応する表面層に固定する封止樹脂、上記封止樹脂が対応する上記表面層に接している領域以外の該表面層に形成された表面配線、及び該表面層に形成され、上記表面配線と上記内部配線とを電気的に接続する第２の導電孔を含んでいるのが好ましい。
　【００２５】
　また、本発明に係る実装構造体は、上記第１導電孔がインナービアホールであるのが好ましい。
　【００２６】
　本発明に係る実装構造体は、上記第２導電孔がインナービアホールであるのが、さらに好ましい。
　【００２７】
　本発明に係る実装構造体は、上記金属箔が銅であるのが好ましい。
　【００２８】
　本発明に係る実装構造体は、第１表面層、第２表面層、及び上記第１表面層と上記第２表面層とを接合する接合層を有する多層回路基板に半導体装置がフリップチップ実装された実装構造体であって、上記第１表面層にフリップチップ実装された第１の半導体装置、及び上記接合層を対称面として、上記第１の半導体装置が実装された位置に対して面対称となる第２の表面層の位置にフリップチップ実装された第２の半導体装置を含むことを特徴とする。
　【００２９】
　本発明に係る実装構造体は、上記第１表面層と上記接合層とが接する面である第１接合面、及び上記第２表面層と上記接合層とが接する面である第２接合面の少なくともどちらか一方に内部配線が形成されているのが好ましい。
　【００３０】
　また、本発明に係る実装構造体は、上記第１の半導体装置と上記第２の半導体装置とが、上記多層回路基板に形成されたインナービアホールを介して電気的に接続されているのが好ましい。
　【００３１】
　本発明に係る実装構造体は、第１表面層、第２表面層、及び上記第１表面層と上記第２表面層とを接合する接合層を有する多層回路基板に半導体装置がフリップチップ実装された実装構造体であって、上記第１表面層にフリップチップ実装された第１の半導体装置、上記第１の半導体装置の第１の直下領域内で上記第１の表面層上に形成され、上記第１の半導体装置の電極と電気的に接続された第１の基板端子、上記第１表面層と上記接合層が接合する第１接合面に形成された第１内部配線、上記第１の直下領域内に形成され、上記第１の基板端子と上記第１内部配線とを電気的に接続する第１の導電孔、上記接合層を対称面として、上記第１の半導体装置が実装された位置に対して面対称となる第２の表面層の位置にフリップチップ実装された第２の半導体装置、上記第２の半導体装置の第２の直下領域内に形成され、上記第２の半導体装置の電極と電気的に接続された第２の基板端子、上記第２表面層と上記接合層が接合する第２接合面に形成された第２内部配線、及び上記第２の直下領域内に形成され、第２の基板端子と上記第２の内部配線とを電気的に接続する第３の導電孔を含んでいることを特徴とする。
　【００３２】
　本発明に係る実装構造体は、上記第１半導体装置及び上記第２半導体装置の少なくともどちらか一方をフリップチップ実装するために対応する表面層に固定する封止樹脂、上記封止樹脂が対応する上記表面層に接している領域以外の該表面層に形成された表面配線、及び該表面層に形成され、上記表面配線と上記内部配線とを電気的に接続する第２の導電孔を含んでいるのが好ましい。
　【００３３】
　また、本発明に係る実装構造体は、上記第１導電孔が上記第１表面層に形成されたインナービアホールであり、上記第３導電孔が上記第２表面層に形成されたインナービアホールであるのが好ましい。
　【００３４】
　本発明に係る実装構造体は、回路基板の実装面にフリップチップ実装された半導体装置と、該半導体装置の下面と上記回路の実装面との間に充填された封止樹脂と、該封止樹脂が実装面に接している領域内の実装面上には幅の異なる配線が設けられ、幅の異なる配線同士が円弧形状の配線で接続されていることを特徴とする。
　【００３５】
　本発明に係る実装構造体の製造方法は、第１の表面層にフリップチップ実装された第１の半導体装置の位置と第２の表面層にフリップチップ実装された第２の半導体装置の位置とが、上記第１の表面層と上記第２の表面層とを接合する接合層に対して面対称である実装構造体の製造方法であって、上記第１の半導体装置と上記第２の半導体装置の少なくともどちらか一方を、対応する表面層に異方導電性フィルムを用いてフリップチップ実装し、上記異方導電性フィルムを硬化させ、上記半導体装置を対応する上記表面層に固定することを特徴とする。
　【００３６】
　本発明に係る実装構造体の製造方法は、第１の表面層にフリップチップ実装された第１の半導体装置の位置と第２の表面層にフリップチップ実装された第２の半導体装置の位置とが、上記第１の表面層と上記第２の表面層とを接合する接合層に対して面対称である実装構造体の製造方法であって、上記第１の表面層と上記第２の表面層の少なくともどちらか一方の所定の位置に封止樹脂を注入し、上記所定の位置に対応する半導体装置をフリップチップ実装し、上記封止樹脂を硬化させ、上記半導体装置を上記表面層に固定することを特徴とする。
　【００３７】
　本発明に係る実装構造体の製造方法は、第１の表面層にフリップチップ実装された第１の半導体装置の位置と第２の表面層にフリップチップ実装された第２の半導体装置の位置とが、上記第１の表面層と上記第２の表面層とを接合する接合層に対して面対称である実装構造体の製造方法であって、上記第１の表面層と上記第２の表面層の少なくともどちらか一方の所定の位置で封止樹脂をシート状に形成し、上記所定の位置に対応する半導体装置をフリップチップ実装し、上記封止樹脂を硬化し、上記半導体装置を上記表面層に固定させることを特徴とする。
　【００３８】
　【発明の実施の形態】
　以下に図面を参照にして、本発明に係る実装構造体について説明する。
　【００３９】
　実施例１
　最初に本発明の第１の実施例に係る実装構造体について、図１を参照にして説明する。図１は２配線層基板１１にＩＣ基板チップ１をフリップチップ方式で実装した実装構造体の概略断面図を示すものである。
　【００４０】
　２配線層基板１１は、入出力端子電極７、２配線層基板１１上でチップ部品を電気的に接続する表面配線層８、チップ実装面１１ａの背面１１ｂに形成された背面配線層９、及びビアホール４を含んでいる。
　【００４１】
　次にビアホール４について説明する。本実施例ではビアホール４にインナービアホールを用いる。ビアホール４の形成には、レーザーを用いて２配線層基板１１のチップ実装領域１３ｂ内の所定の位置を貫通させ、係る貫通孔に導電性ペーストを充填させる方法を採用している。尚、ドリルによって２配線層基板１１の所定の位置を貫通させ、導電性材料で係る貫通孔をメッキしてビアホールを形成してもよい。
　【００４２】
　バンプ電極２と導電性接着剤６とを介して、ＩＣ基板チップ１の電極パッド３は、２配線層基板１１に形成された入出力端子電極７に電気的に接続される。バンプ電極２は、公知の方法で電極パッド３に形成されたものである。背面配線層９は、ビアホール４を介して入出力端子電極７と表面配線層８とに電気的に接続される。また、実装面１１ａに封止樹脂５が接する封止樹脂領域１３ａには、表面配線層８は形成されていない。２配線層基板１１上のチップ実装領域１３ｂの直下領域内で、背面配線層９と入出力端子電極７とがビアホール４を介して電気的に接続されている。
　【００４３】
　ＩＣ基板チップ１を実装面１１ａに実装する際に、ＩＣ基板チップ１と実装面１１ａとの間にシリカフィラ１２を含有する封止樹脂５を注入し、その後封止樹脂５を硬化させることで、ＩＣ基板チップ１の実装面１１ａへの固定が強化される。シリカのフィラ１２は封止樹脂５の熱膨張率を下げ、封止樹脂と配線材料との熱膨張率差を小さくするものである。この目的に従って、高熱伝導性と低熱膨張率の少なくともどちらか一方の特性を有する材料をシリカの代わりにフィラ１２に用いてもよい。また、本実施例でＩＣ基板チップ１と２配線層基板１１との電気的接続に用いられる導電性接着剤６の代替品として半田等を用いてもよい。
　【００４４】
　表面配線層８を封止樹脂領域１３ａ以外に形成することで、回路基板、封止樹脂、及び配線の熱膨張率差よって発生する応力が配線を断線するといった不具合を防止し、実装構造体の信頼性を向上させることができる。
　【００４５】
　実施例２
　次に図２を参照にして、本発明に係る第２の実施例について説明する。図２は、ＩＣ基板チップ１が４配線層基板１６にフリップチップ方式で実装された実装構造体の概略断面図を示すものである。また４配線層基板１６は、チップ部品を実装する表面層１０、表面層１０を接合する接合層１４、入出力端子電極７、表面層１０と接合層１４との間に形成されている内部配線層１５、表面層１０上のチップ部品を電気的に接続する表面配線層８、及びビアホール４を含んでいる。
　【００４６】
　次にビアホール４について説明する。本実施例ではビアホール４にインナービアホールを用いる。ビアホール４の形成には、レーザーを用いて表面層１０のチップ実装領域内１３ｂの所定の位置を貫通させ、次に導電性ペーストを係る貫通孔に充填させるといった方法を採用している。尚、ドリルによって表面層１０の所定の位置を貫通させ、導電性材料で係る貫通孔をメッキすることでビアホールを形成してもよい。
　【００４７】
　パンブ電極２と導電性接着剤６を介して、電極パッド３は表面層１０上に形成された入出力端子電極７に電気的に接続される。バンプ電極２は、公知の方法で電極パッド３に形成されたものである。内層配線層１５は、ビアホール４を介して入出力端子電極７と表面配線層８とに電気的に接続されている。本実施例でＩＣ基板チップ１と表面層１０との電気的接続に用いられている導電性接着剤６の代替品として半田等を用いてもよい。
　【００４８】
　ＩＣ基板チップ１を表面層１０に実装する際に、ＩＣ基板チップ１と表面層１０との間にシリカフィラ１２を含有する封止樹脂５を注入し、その後封止樹脂５を硬化させることで、ＩＣ基板チップ１の表面層１０への固定が強化される。シリカのフィラ１２は封止樹脂５の熱膨張率を下げ、封止樹脂と配線材料との熱膨張率差を小さくするものである。この目的に従って、高熱伝導性と低熱膨張率の少なくともどちらか一方の特性を有する材料をシリカの代わりにフィラ１２に用いてもよい。
　【００４９】
　表面層１０に封止樹脂５が接している封止樹脂領域１３ａでは、表面配線層８は形成されていない。さらに２配線層基板１１上のチップ実装領域１３ｂの直下領域内で、ビアホール４を介して内部配線層１５と入出力端子電極７とが電気的に接続されている。
　【００５０】
　表面配線層８を封止樹脂領域１３ａ以外に形成することで、回路基板、封止樹脂、及び配線の熱膨張率差よって発生する応力が配線を断線するといった不具合を防止し、実装構造体の信頼性を向上させることができる。さらにインナービアホールを用いることで、半導体装置用のインナービアホールを容易に設計することができる。
　【００５１】
　実施例３
　次に本発明に係る第３の実施例について、図３を参照にして説明する。図３は、ＩＣ基板チップ１が２配線層基板１１のチップ実装面１１ａにフリップチップ方式で実装された実装構造体の概略断面図を示すものである。２配線層基板１１は、２配線層基板１１上のチップ部品を電気的に接続する表面配線層８、及びチップ実装面１１ａの背面１１ｂに形成された金属箔２３を含んでいる。金属箔２３はチップ実装領域１３ｂの直下領域を包含するものである。またＩＣ基板チップ１は、封止樹脂５で２配線層基板１１に固定されている。
　【００５２】
　パンブ電極２と導電性接着剤６を介して、ＩＣ基板チップ１の電極パッド３は、表面層１０上に形成された表面配線層８に電気的に接続される。バンプ電極２は、公知の方法で電極パッド３に形成されたものである。本実施例においてＩＣ基板チップ１と表面層１０との電気的接続に用いられている導電性接着剤６の代替品として半田等を用いてもよい。
　【００５３】
　次に金属箔２３について説明する。金属箔２３はチップ実装領域１３ｂの２倍の広さで、１８μｍの厚さの銅箔である。本実施例では、金属箔２３の広さはチップ実装領域１３ｂの２倍としたが、対応するチップ実装領域１３ｂの直下領域を含んでいれば効果的であり、金属箔２３の面積は２倍に限定されるものではない。また、銅箔の代わりにメッキ法等で形成した銅膜を用いてよく、銅以上の熱伝導率又は銅以上のヤング率を有する材料で形成されたものでもよい。
　【００５４】
　ＩＣ基板チップ１を実装面１１ａに実装する際、ＩＣ基板チップ１と実装面１１ａとの間にシリカフィラ１２を含有する封止樹脂５を注入し、その後封止樹脂５を硬化させることで、ＩＣ基板チップ１の実装面１１ａへの固定が強化される。シリカのフィラ１２は封止樹脂５の熱膨張率を下げ、封止樹脂と配線材料との熱膨張率差を小さくするものである。この目的に従って、高熱伝導性と低熱膨張率の少なくともどちらか一方の特性を有する材料をシリカの代わりにフィラ１２に用いてもよい。
　【００５５】
　金属箔２３を形成することで、実装面１１ａで発生する応力を抑制し、表面配線８に影響を少なくする。さら金属箔２３の材料を配線層８と同じ材料の銅とすることで、金属箔形成工程を特別に設けることなしに回路基板を製造することができる。
　【００５６】
　実施例４
　次に図４を参照にして、本発明の第４の実施例に係る実装構造体を説明する。図４は、ＩＣ基板チップ１が４配線層基板１６にフリップチップ方式で実装された実装構造体の概略断面図を示すものである。４配線層基板１６は、チップ部品を実装する表面層１０、表面層１０を接続する接合層１４、入出力端子電極７、表面層１０と接合層１４との間に形成されている内部配線層１５と金属箔２３、表面層１０上のチップ部品を電気的に接続する表面配線層８、及びビアホール４を含んでいる。本実施例ではビアホール４にインナービアホールを用いる。
　【００５７】
　表面層１０に封止樹脂５が接している封止樹脂領域１３ａには、表面配線層８は形成されていない。表面層１０のチップ実装領域１３ｂの直下領域内で、ビアホール４を介して入出力端子電極７が内部配線層１５と表面配線層８とに電気的に接続されている。金属箔２３はチップ実装領域１３ｂの直下領域を包含するものである。ビアホール４の形成方法、ＩＣ基板チップ１の実装方法、及び封止樹脂５に含まれるフィラ１２と金属箔２３の材料は、前述の実施例２と同様である。
　【００５８】
　表面配線層８を封止樹脂領域１３ａ以外に形成することで、回路基板、封止樹脂、及び配線の熱膨張率差よって発生する応力が配線を断線するといった不具合を防止し、実装構造体の信頼性を向上させることができる。さらに金属箔２３を形成することで、表面層１０で発生する応力を抑制することができる。
　【００５９】
　実施例５
　次に図５を参照にして、本発明に係る第５の実施例について説明する。図５は、４配線層基板１６の第１の表面層１０ａ、第２の表面層１０ｂにそれぞれ第１のＩＣ基板チップ１ａ、第２のＩＣ基板チップ１ｂが実装されている実装構造体の概略断面図を示すものである。第１のＩＣ基板チップ１ａと第２のＩＣ基板チップ１ｂとは、接合層１４に対して対称の位置に実装されている。
　【００６０】
　バンプ電極２と導電性接着剤６とを介して第１のＩＣ基板チップ１ａの電極パッド３が、入出力端子電極７及び表面配線層８に電気的に接続されるフリップチップ方式で、第１のＩＣ基板チップ１ａが第１表面層１０ａに実装されている。バンプ電極２は公知の方法で形成されたものである。
　【００６１】
　第１のＩＣ基板チップ１ａを第１の表面層１０ａに実装する際、第１のＩＣ基板チップ１ａと第１の表面層１０ａとの間にシリカフィラ１２を含有する封止樹脂５を注入し、その後封止樹脂５を硬化させることで、第１のＩＣ基板チップ１ａの第１の表面層１０ａへの固定が強化される。シリカのフィラ１２は封止樹脂５の熱膨張率を下げ、封止樹脂と配線材料との熱膨張率差を小さくするものである。この目的に従って、高熱伝導性と低熱膨張率の少なくともどちらか一方の特性を有する材料をシリカの代わりにフィラ１２に用いてもよい。
　【００６２】
　同様にして、バンプ電極２と導電性接着剤７とを介して第２のＩＣ基板チップ１ｂの電極パッド３が、入出力端子電極６及び表面配線層８に電気的に接続されるフリップチップ方式で、第２のＩＣ基板チップ１ｂが第２表面層１０ｂに実装されている。バンプ電極２は公知の方法で形成されたものである。
　【００６３】
　第２のＩＣ基板チップ１ｂの第２表面層１０ｂへの実装には、異方導電性フィルム１７を用いる。また第１のＩＣ基板チップ１ａと第２のＩＣ基板チップ１ｂとは、内部配線層１５とビアホール４とを介して電気的に接続されている。本実施例では、ビアホールにはインナービアホールを用いる。
　【００６４】
　本実施例では、第１のＩＣ基板チップ１ａを実装するのに導電性接着剤６を、第２のＩＣ基板チップ１ｂを実装するのに異方導電フィルム１７を用いているが、本発明は２つのＩＣ基板チップを異なる方法で実装することで限定するものではなく、２つのＩＣ基板チップを両方、導電性接着剤又は異方導電フィルムを用いて実装してもよい。また、本実施例で第１のＩＣ基板チップ１ａと第１表面層１０ａとの電気的接続に用いられている導電性接着剤９の代替品として半田等を用いてもよい。
　【００６５】
　２つのＩＣ基板チップを両方導電性接着剤を用いて実装する場合、半導体装置と表面層との間に封止樹脂を注入するため、封止樹脂を表面層上の所定位置に吸引注入した後に、又は表面層上の所定の位置に封止樹脂をシート状に形成した後に、半導体装置を導電性接着剤で実装する必要がある。
　【００６６】
　２つの半導体装置を対称の位置に形成することで、各表面層の配線に発生する応力、変形を抑制することが可能となり、さらにインナービアホールを用いることで、２つの半導体装置を容易に電気的に接続することができる。
　【００６７】
　実施例６
　次に図６を参照にして、本発明に係る第６の実施例について説明する。図６は、４配線層基板１６の第１の表面層１０ａ、第２の表面層１０ｂにそれぞれ第１のＩＣ基板チップ１ａ、第２のＩＣ基板チップ１ｂが実装された実装構造体の概略断面図を示すものである。第１のＩＣ基板チップ１ａと第２のＩＣ基板チップ１ｂとは、接合層１４に対して対称となる位置に実装されている。
　【００６８】
　前述した実施例５と同様に、第１のＩＣ基板チップ１ａ、第２のＩＣ基板チップ１ｂは、それぞれ第１の表面層１０ａ、第２の表面層１０ｂにフリップチップ方式で実装されている。上記２つのＩＣ基板チップは、封止樹脂５によって、表面層への固定が強化されている。
　【００６９】
　第１表面層１０ａ及び第２表面層１０ｂに封止樹脂５が接する封止樹脂領域１３ａには、表面配線層８は形成されていない。さらに両チップ実装領域１３ｂの直下部領域内でビアホール４を介して、入出力端子電極７と内部配線層１５が電気的に接続されている。封止樹脂５に含まれるフィラ１２の材質及びビアホール４は、前述した実施例１〜６に記載したものと同様のものである。
　【００７０】
　実施例７
　次に本発明に係る第７の実施例について説明する。第７の実施例に係る実装構造体は、回路基板の実装面に半導体装置を実装したものである。前述の実施例と同様に、半導体装置の電極パッドと実装面に形成された各電極パッドに対応する入出力端子電極又は表面配線層とが、バンプ電極と導電性接着剤とを介して電気的に接続するフリップチップ方式で、半導体装置が回路基板に実装されている。そして、回路基板の実装面にフリップチップ実装された半導体装置と、該半導体装置の下面と上記回路の実装面との間に充填された封止樹脂と、該封止樹脂が実装面に接している領域内の実装面上には幅の異なる配線が設けられ、幅の異なる配線同士が円弧形状の配線で接続されている。尚バンプ電極は公知の方法で半導体装置の電極パッドに形成されたものである。
　【００７１】
　また半導体装置は、シリカフィラを含有するを熱硬化性封止樹脂で表面層に固定されている。封止樹脂に含まれるフィラの材質に関しては、前述した実施例１〜６と同種類のものである。本実施例で半導体装置と実装面との電気的接続に用いられている導電性接着剤の代替品として半田等を挙げることができる。
　【００７２】
　封止樹脂が実装面に接している領域内の実装面上には幅の異なる配線が設けられ、幅の異なる配線同士が円弧形状の配線で接続されていることによって、封止樹脂、配線及び回路基板間の熱膨張率差によって発生する応力を分散させ、配線の断線を抑制することができる。
　【００７３】
　【発明の効果】
　本発明に係る実装構造体は、半導体装置の封止樹脂領域内の表面配線を排除し、係る配線を実装面の背面に背面配線として形成したものである。このことによって、回路基板、封止樹脂、及び配線の熱膨張率差よって発生する応力が配線を断線するといった不具合を防止し、実装構造体の信頼性を向上させることができる。
　【００７４】
　本発明に係る実装構造体は、表面層の封止樹脂領域以外に表面配線を形成したものである。このことによって、回路基板、封止樹脂、及び配線の熱膨張率差よって発生する応力が配線を断線するといった不具合を防止し、実装構造体の信頼性を向上させることができる。
　【００７５】
　本発明に係る実装構造体は、半導体装置の実装領域内の表面配線を排除し、係る配線を表面層と接合層との間に内部配線として形成したものである。こうすることで、回路基板、封止樹脂、及び配線の熱膨張率差よって発生する応力が配線を断線するといった不具合を防止し、実装構造体の信頼性を向上させることができる。
　【００７６】
　本発明に係る実装構造体は、半導体装置の直下領域を包含する金属箔を実装面の背面に形成したものである。こうすることで、回路基板の熱膨張率を大きくし、回路基板と封止樹脂との熱膨張率差を小さくすることで、表面層の配線に発生する応力を小さくする。さらに回路基板に剛性をもたせることで発生する応力を抑制することができる。
　【００７７】
　本発明に係る実装構造体は、金属箔で表面層と接合層との間の半導体装置の直下領域を包含させたものであり、半導体の実装領域内の表面配線を排除し、係る配線を表面層と接合層との間に内部配線層として形成したものである。このことで、封止樹脂領域に発生する応力が表面配線に影響をあたえることなく、さらに発生する応力も抑制することができる。
　【００７８】
　本発明に係る実装構造体は、表面層の封止樹脂領域以外に半導体装置と電気的に接続された表面配線層を形成したものである。このことによって、回路基板、封止樹脂、及び配線の熱膨張率差よって発生する応力が配線を断線するといった不具合を防止し、実装構造体の信頼性を向上させることができる。
　【００７９】
　本発明に係る実装構造体は、内部配線と半導体装置の電極との電気的接続にインナービアホールを用いたものである。こうすることで、半導体装置の実装用ビアホールの形成位置を容易に設計することが可能となり、半導体装置の電極と内部配線との電気的接続を半導体装置の直下領域で実行することができる。
　【００８０】
　本発明に係る実装構造体は、内部配線と表面配線との電気的接続にインナービアホールを用いたものである。こうすることで、半導体装置の実装用ビアホールの形成位置を容易に設計することが可能となる。
　【００８１】
　本発明に係る実装構造体は、金属箔を銅とするのが好ましい。銅は回路基板の配線としても用いられるので、金属箔形成工程を特別に設ける必要なしに回路基板を製造することができる。
　【００８２】
　本発明に係る実装構造体は、２つの半導体装置が対向する２つの表面層上の対称となる位置に実装されたものである。このことで、各表面層の配線に発生する応力、変形を抑制することができる。
　【００８３】
　本発明に係る実装構造体は、２つの半導体装置が対向する２つの表面層上の対称となる位置に実装し、さらに少なくとも１つの内部配線層を有するようにしたものである。このことで、内部配線を有する実装構造体の各表面層の配線に発生する応力、変形を抑制することができる。
　【００８４】
　本発明に係る実装構造体は、上記２つの半導体装置がインナービアホールを介して電気的に接続されたものである。このことで、２つの半導体装置を容易に電気的に接続することができる。
　【００８５】
　本発明に係る実装構造体は、２つの半導体装置が対向する２つの表面層上の対称となる位置に実装されたものである。さらに２つの半導体装置の実装領域内の表面配線層を排除し、係る配線を表面層と接合層との間に内部配線として形成したものである。このことによって、表面層上に発生する応力、変形が緩和され、実装構造体の信頼性がさらに向上する。
　【００８６】
　本発明に係る実装構造体は、表面層の封止樹脂領域以外に半導体装置と電気的に接続された表面配線層を形成したものである。このことによって、回路基板、封止樹脂、及び配線の熱膨張率差よって発生する応力が配線を断線するといった不具合を防止し、実装構造体の信頼性を向上させることができる。
　【００８７】
　本発明に係る実装構造体は、内部配線と半導体装置の電極との電気的接続にインナービアホールを用いたものである。こうすることで、半導体装置の実装用ビアホールの形成位置を容易に設計することが可能となり、半導体装置の電極と内部配線との電気的接続を半導体装置の直下領域で実行することができる。
　【００８８】
　本発明に係る実装構造体は、回路基板の実装面にフリップチップ実装された半導体装置と、該半導体装置の下面と上記回路の実装面との間に充填された封止樹脂と、該封止樹脂が実装面に接している領域内の実装面上には幅の異なる配線が設けられ、幅の異なる配線同士が円弧形状の配線で接続されているものである。このことによって配線にかかる応力を分散させることができる。
　【００８９】
　本発明に係る実装構造体の製造方法は、回路基板に実装された２つの半導体装置の少なくとも一方を異方導電フィルムを用いて実装するものである。このことによって、半導体装置の回路基板への実装が容易となる。
　【００９０】
　本発明に係る実装構造体の製造方法は、第１の表面層、第２の表面層の少なくともどちらか一方の所定の位置に封止樹脂を注入後に、対応する半導体装置を実装し、封止樹脂を硬化させて半導体装置を固定するものである。このことによって、信頼性の高い実装構造体を製造することができる。
　【００９１】
　本発明に係る実装構造体の製造方法は、第１の表面層、第２の表面層の少なくともどちらか一方の所定の位置に樹脂材料をシート状に形成した後に、対応する半導体装置を実装するものである。このことによって、信頼性の高い実装構造体を製造することができる。
【図面の簡単な説明】
　【図１】　本発明の第１の実施例に係る実装構造体の概略断面図を示すものである。
　【図２】　本発明の第２の実施例に係る実装構造体の概略断面図を示すものである。
　【図３】　本発明の第３の実施例に係る実装構造体の概略断面図を示すものである。
　【図４】　本発明の第４の実施例に係る実装構造体の概略断面図を示すものである。
　【図５】　本発明の第５の実施例に係る実装構造体の概略断面図を示すものである。
　【図６】　本発明の第６の実施例に係る実装構造体の概略断面図を示すものである。
　【図７】　（ａ）、（ｂ）は、第１の従来例に係る実装構造体を示すものである。
　【図８】　第２の従来例に係る実装構造体の概略断面図を示すものである。
　【図９】　第３の従来例に係る実装構造体の概略断面図を示すものである。
　【符号の説明】
　１…ＩＣ基板チップ
　２…バンプ電極
　３…電極パッド
　４…ビアホール
　５…封止樹脂
　６…導電性接着剤
　７…入出力端子電極
　８…表面配線層
　９…背面配線層
　１０…表面層
　１１…２配線層基板
　１２…フィラ
　１３ａ…封止樹脂領域
　１３ｂ…半導体装置実装領域
　１４…接合層
　１５…内部配線層
　１６…４配線層基板
　１７…異方導電フィルム
　１８…拡散防止金属フィルム
　１９…密着金属膜
　２０…半田バンプ
　２１…回路基板
　２２…Ａｕバンプ
　２３…金属箔