(57)【要約】【課題】センサ素子の感度特性や素子特性の走査線毎の劣化のばらつきを抑えた、信頼性の高い大面積の２次元イメージセンサ装置およびその駆動方法を提供すること。【解決手段】カウンタ１３０から読み出した撮像回数が奇数の場合は、１番目の走査線からｎ番目の走査線へ向かって順次実効電圧調整動作を行ない、ＲＡＭから読み出した撮像回数が偶数の場合は走査線ｎ番目から走査線１番目に向かって逆方向に実効電圧調整動作を行う。一連の撮像動作が、全ての走査線において終了すると同時に、コントローラ１２０はカウンタ１３０を動作させ、撮像回数を１カウントアップし記録する。次回の撮像動作時には撮像回数が偶数になっているため、実効電圧調整動作はｎ番目の走査線から１番目の走査線に向かって順次行われる。実効電圧調整動作における走査順番を１回の撮像動作ごとに反転しているため各走査線における電荷蓄積履歴が平均化される。【選択図】図８
2018088643.tif 000002
【特許請求の範囲】
【請求項１】
複数のダブルゲートセンサ素子を２次元配列して構成されるセンサ素子アレイと、
前記センサ素子アレイの前記各ダブルゲートセンサ素子のトップゲート電極にリセットパルスを印加して、前記各ダブルゲートセンサ素子を初期化する初期化手段と、  前記各ダブルゲートセンサ素子のボトムゲート電極に読み出しパルスを印加する信号読み出し手段と、
前記センサ素子アレイの前記各ダブルゲートセンサ素子のドレイン電極に対してプリチャージパルスを印加するとともに、前記信号読み出し手段により前記読み出しパルスが印加されたとき、前記ドレイン電極の過渡電圧又は飽和電圧の検出値を出力電圧として出力する出力手段と、
所定の実効電圧調整動作期間において前記各ダブルゲートセンサ素子に補正信号を印加して、前記初期化手段及び前記信号読み出し手段によって前記各ダブルゲートセンサ素子に印加された信号の平均電圧を最適値にする実効電圧調整手段と、
前記センサ素子アレイの行毎の電荷蓄積履歴が平均化されるように、前記初期化手段、前記信号読み出し手段および前記実効電圧調整手段の前記センサ素子を制御する順番を入れ替える手段と、
を具備することを特徴とする密着型２次元イメージセンサ装置。
【請求項２】
前記実効電圧調整手段における前記補正信号は、前記初期化手段及び前記信号読み出し手段によって前記各ダブルゲートセンサ素子に印加された信号の平均電圧を各々、前記ダブルゲートセンサ素子における閾値電圧の変化量が最小となる値に設定する信号であることを特徴とする請求項１に記載の密着型２次元イメージセンサ装置。
【請求項３】
前記ダブルゲートセンサ素子を制御する順番を入れ替える手段は、少なくとも１回の撮像毎に前記実効電圧調整手段に対して、前記センサ素子アレイの行毎に行う制御の順番を反転させることを特徴とする請求項１又は２に記載の密着型２次元イメージセンサ装置。
【請求項４】
前記ダブルゲートセンサ素子を制御する順番を入れ替える手段は、少なくとも１回の撮像毎に前記初期化手段、前記信号読み出し手段および前記実効電圧調整手段に対して、前記センサ素子アレイの行毎に行う制御の順番を反転させることを特徴とする請求項１又は２に記載の密着型２次元イメージセンサ装置。
【請求項５】
前記ダブルゲートセンサ素子を制御する順番を入れ替える手段は、少なくとも１回の撮像毎に前記実効電圧調整手段に対して、制御を開始する前記センサ素子アレイの行を順次ずらさせることを特徴とする請求項１又は２に記載の密着型２次元イメージセンサ装置。
【請求項６】
前記ダブルゲートセンサ素子を制御する順番を入れ替える手段は、前記実効電圧調整手段の制御に対して、前記センサ素子アレイの少なくとも２本以上の行を単位ブロックとし、少なくとも１回の撮像毎に前記単位ブロック内での制御する行の順番を反転させることを特徴とする請求項１又は２に記載の密着型２次元イメージセンサ装置。
【請求項７】
前記ダブルゲートセンサ素子を制御する順番を入れ替える手段は、前記実効電圧調整手段に対して、前記センサ素子アレイの少なくとも２本以上の行を単位ブロックとし、少なくとも１回の撮像毎に制御する前記単位ブロックの順番を入れ替えさせることを特徴とする請求項１又は２に記載の密着型２次元イメージセンサ装置。
【請求項８】
前記各ダブルゲートセンサ素子は、半導体層からなるチャネル領域を挟んで形成されたソース電極及び前記ドレイン電極と、少なくとも前記チャネル領域の上方及び下方に各々絶縁膜を介して形成された前記トップゲート電極及び前記ボトムゲート電極と、を備えたダブルゲート構造を有し、
前記初期化手段において、前記トップゲート電極に前記リセットパルスを印加して初期化し、前記信号読み出し手段において、前記ボトムゲート電極に前記読み出しパルスを印加し、前記初期化終了から前記読み出しパルスの印加までの電荷蓄積期間に、前記ダブルゲートセンサ素子に照射された光の量に応じて前記チャネル領域に蓄積された電荷に対応した電圧を前記出力電圧として出力することを特徴とする請求項１乃至７のいずれかに記載の密着型２次元イメージセンサ装置。
【請求項９】
複数のダブルゲートセンサ素子を２次元配列して構成されるセンサ素子アレイを備えた密着型２次元イメージセンサ装置の駆動制御方法であって、
前記センサ素子アレイの前記各ダブルゲートセンサ素子のトップゲート電極にリセットパルスを印加して、前記各ダブルゲートセンサ素子を初期化する初期化手順と、
前記各ダブルゲートセンサ素子のボトムゲート電極に読み出しパルスを印加する信号読み出し手順と、
前記センサ素子アレイの前記各ダブルゲートセンサ素子のドレイン電極にプリチャージパルスを印加した後、前記信号読み出し手順により前記読み出しパルスが印加されたとき、前記ドレイン電極の過渡電圧又は飽和電圧の検出値を出力電圧として出力する出力手順と、
前記初期化手順及び前記信号読み出し手順において、前記各ダブルゲートセンサ素子に補正信号を印加して、前記各ダブルゲートセンサ素子に印加された信号の平均電圧を所定の最適値に調整する実効電圧調整手順と、
前記センサ素子アレイの行毎の電荷蓄積履歴が平均化されるように、前記初期化手順、前記信号読み出し手順および前記実効電圧調整手順において前記センサ素子を制御する順番を入れ替える手順と、
を具備することを特徴とする密着型２次元イメージセンサ装置の駆動制御方法。
【請求項１０】
前記実効電圧調整手順における前記補正信号は、前記初期化手順及び前記信号読み出し手順において前記各ダブルゲートセンサ素子に印加された信号の平均電圧を各々、前記各ダブルゲートセンサ素子における閾値電圧の変化量が最小となる値に設定する信号であることを特徴とする請求項９記載の密着型２次元イメージセンサ装置の駆動制御方法。
【請求項１１】
前記ダブルゲートセンサ素子は、半導体層からなるチャネル領域を挟んで形成されたソース電極及び前記ドレイン電極と、少なくとも前記チャネル領域の上方及び下方に各々絶縁膜を介して形成された前記トップゲート電極及び前記ボトムゲート電極と、を備えたダブルゲート構造を有し、
前記トップゲート電極に前記リセットパルスを印加し、前記ボトムゲート電極に前記読み出しパルスを印加することにより、前記初期化終了から前記読み出しパルスの印加までの電荷蓄積期間に、前記ダブルゲートセンサ素子に照射された光の量に応じて前記チャネル領域に蓄積された電荷に対応した電圧を出力することを特徴とする請求項９又は１０に記載の密着型２次元イメージセンサ装置の駆動制御方法。
【請求項１２】
前記ダブルゲートセンサ素子を制御する順番を入れ替える手順は、少なくとも１回の撮像毎に前記実効電圧調整手順において前記センサ素子アレイの行毎に行う制御の順番を反転させることを特徴とする請求項９乃至１１のいずれかに記載の密着型２次元イメージセンサ装置の駆動制御方法。
【請求項１３】
前記ダブルゲートセンサ素子を制御する順番を入れ替える手段は、少なくとも１回の撮像毎に前記初期化手順、前記信号読み出し手順および前記実効電圧調整手順において前記センサ素子アレイの行毎に行う制御の順番を反転させることを特徴とする請求項９乃至１１のいずれかに記載の密着型２次元イメージセンサ装置の駆動制御方法。
【請求項１４】
前記ダブルゲートセンサ素子を制御する順番を入れ替える手段は、少なくとも１回の撮像毎に前記実効電圧調整手順において制御を開始する行を順次ずらさせることを特徴とする請求項９乃至１１のいずれかに記載の密着型２次元イメージセンサ装置の駆動制御方法。
【請求項１５】
前記ダブルゲートセンサ素子を制御する順番を入れ替える手段は、前記実効電圧調整手順における制御に対して、前記センサ素子アレイの少なくとも２本以上の行を単位ブロックとし、少なくとも１回の撮像毎に前記単位ブロック内での制御する行の順番を反転することを特徴とする請求項９乃至１１のいずれかに記載の密着型２次元イメージセンサ装置の駆動制御方法。
【請求項１６】
前記ダブルゲートセンサ素子を制御する順番を入れ替える手段は、前記実効電圧調整手順における制御に対して、前記センサ素子アレイの少なくとも２本以上の行をブロックとし、少なくとも１回の撮像毎に制御する前期単位ブロックの順番を入れ替えさせることを特徴とする請求項９乃至１１のいずれかに記載の密着型２次元イメージセンサ装置の駆動制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、密着型２次元イメージセンサ装置およびその駆動制御方法に関し、特に、文字や画像が記載された紙などの被読取り媒体上の文字や画像を読取る密着型２次元イメージセンサ装置およびその駆動制御方法に関する。
【背景技術】
【０００２】
近年、スマートフォンやタブレット型端末のような超小型のコンピュータ装置をより効率的に利用するために、情報の入力装置に対しても幅広い利用形態が望まれている。コンピュータや通信機器に対して情報を入力・伝達する手段として、キーボード、タッチパネルによって文字等を直接入力する方法や音声認識技術を使った方法に加え、イメージング技術を使ったスキャナ、デジタルカメラなど利用する方法が広く利用されている。
【０００３】
スキャナ、デジタルカメラなどのイメージ入力装置は、写真、画像や手書きまたは印字された文書などをコンピュータがとり扱うことのできるデータに変換するツールとして利用されてきた。イメージ入力装置に用いられる画像入力デバイスは、その機能から大別すると、レンズなどを含む光学系部、光から電気信号への変換を行う素子を含む画素構成部、および、各画素からの電気信号の位置および強度情報を決まった順番で取り出す電子回路部の各構成要素から成っている。
【０００４】
最近の超小型のコンピュータ装置において、写真、画像や文字などの２次元画像を取り込むイメージ入力装置で最も広く利用されているのは、装置内に既に組み込まれているデジタルカメラである。デジタルカメラでは、レンズ光学系を用いて、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）センサやＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）センサのような検出素子（センサ素子）が画素として２次元に配列されたセンサアレイ（画素構成部）上に、被撮像物を結像させる。
【０００５】
また、従来広く利用されているコピー機、ファクシミリおよびフラットベッド型のスキャナ等では、光源および／またはセンサを機械的に移動させながら、検出物からの反射散乱光を、レンズ等の光学系部によって１次元（リニア）光学アレイセンサ上に導き、結像させる。
【０００６】
特に画素構成部にＣＣＤセンサを用いるスキャナにおいては、光源を白色蛍光ランプとし、複数のミラーとレンズを用いＣＣＤに縮小投影する。機構が複雑になり装置も大型になるが、光路長が長いため焦点深度が深く、原稿等が原稿台に密着していなくてもピントが合いやすいという利点がある。
【０００７】
センサ部にＣＭＯＳセンサを用いるスキャナにおいては、光源をＲＧＢ３色の発光ダイオードとし、Ｒ、Ｇ、Ｂを高速に切り替えてロッドレンズアレイを介してＣＭＯＳに等倍で被撮像物からの光を投影している。これは密着センサ（Ｃｏｎｔａｃｔ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ：ＣＩＳ）方式呼ばれているもので、ミラーが無い分筐体の厚みを薄く作製でき、構造が簡単なため安価である。また消費電力がＣＣＤセンサと比較して小さいという利点がある。反面、被撮像物が密着していない場合、ピント調節が甘く画像がボケ、また、発光ダイオードの光源特性で分光を行っているため色再現性も縮小光学系タイプに比較して劣る。
【０００８】
スキャナでは、ＣＣＤセンサ、ＣＭＯＳセンサのいずれも、リニアアレイセンサの形で用いるため、光学系部や画素構成部を機械的な走査（スキャニング）する機構を含む。
【０００９】
上述のような光学系部や画素構成部の機械的に走査する機構を含まないイメージ入力装置として、密着型２次元（エリア）イメージセンサが知られている。密着型２次元イメージセンサは、検出物をセンサアレイの構成面に実質的に密着させて動作させるため、レンズ光学系の部品や、光源またはセンサを機械的に走査するための機構部品が不要であって、センサモジュールを薄い板状に構成することができるなどの利点を持っている。また、密着型２次元イメージセンサは、デジタルカメラなどに必要とされるフォーカス調整や、周囲環境に合わせた露出補正などが不要である。さらに、密着型２次元イメージセンサは、リニアアレイセンサを用いるコピー機、フラットベッドスキャナ等と比較して、機械的な走査を行わない為、取り込み速度が速いという特徴も持っている。
【００１０】
図１は、密着型２次元イメージセンサの概略的な構成を説明する図である。図１では一例として、ガラス基板の上に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を構成した密着型２次元イメージセンサの構成を概念的に示している。密着２次元イメージセンサ１０は、ガラス基板４上に形成され２次元に配置された複数のＴＦＴセンサ要素３、複数のセンサ要素３上の全体を覆う保護絶縁膜２を備える。ガラス基板４の、ＴＦＴセンサ要素構成面とは反対の面側には光源５が備えられ、光源５からガラス基板４、保護膜２を透過して保護膜２の上に置かれた被撮像物１に向かってバックライト光６が照射される。バックライト光６は、例えば文字などが記載された紙などの原稿の表面で反射散乱をして、検出物上のイメージ形状を反映した反射散乱光７が対面した各々のＴＦＴセンサ要素３によって検出される。複数のＴＦＴセンサ要素３の１つ１つがセンサの画素を構成する。
【００１１】
ＴＦＴイメージセンサは、センサ素子のタイプからＭＯＳ型イメージセンサとも呼ばれ、もう一つのタイプのＣＣＤセンサとともに、広く利用されている。ＴＦＴイメージセンサは、結晶Ｓｉ基板やガラス基板などの上にフォトダイオードやフォトトランジスタを形成して画素を構成される。ＴＦＴイメージセンサは、同様の素子構成および液晶技術を組み合わせることでイメージディスプレイとしても利用することができる。とりわけ、安価なガラス基板上に水素化アモルファスシリコン（以下、ａシリコン）薄膜を形成したイメージ表示デバイスは、近年の大型テレビに使用されている液晶ディスプレイに代表されるように、様々な関連する量産技術とともに大型化と高精細化が進んでいる。利用されるガラス基板の大型化は著しく、ＴＦＴを用いたイメージ表示デバイスの低価格化も進んでいる。
【００１２】
ガラス基板上にａシリコン薄膜を形成して構成したＴＦＴイメージセンサには、これまで指紋センサとしての応用が知られている。特許文献１では、ａシリコン薄膜を利用したＴＦＴセンサの基本的な構成の一例が開示されている。また、特許文献２では、ａシリコン薄膜を利用したＴＦＴセンサを用いた指紋センサが開示されている。
【００１３】
また、特許文献３では、上記ａ−シリコン薄膜を形成したＴＦＴ素子を用いた２次元イメージセンサを実現する手段として、シリコン半導体薄膜層の上下にトップゲート電極ＴＧとボトムゲート電極ＢＧを各々配置したダブルゲート型センサ（ＤＧセンサ）において、ＤＧセンサの劣化を抑制するために、画像読取動作に続いて実効電圧調整動作期間を設け、劣化抑制を行う方法が開示されている。
【００１４】
しかしながら、密着型２次元イメージセンサを指紋認証装置の対象である指紋の大きさを越えて汎用的なイメージセンサとして利用しようとする場合、次に述べるような問題があった。すなわち、撮像面積が大きくなると、同一解像度を保つためには必然的に走査本数を多くしなければならない。走査本数を多くすると、光量を一定に保つと撮像面積が大きいほど全走査線の走査完了に要する時間が増す。結果として、走査線毎の電荷蓄積履歴が異なることになり、電荷蓄積履歴に応じて各センサの素子特性も異なるものになるという課題があった（特許文献３参照）。以下にＤＧセンサの駆動原理を用いて説明する。
【００１５】
図２は、図１のＴＦＴセンサ要素をＤＧセンサとして詳細構造を示したものである。ＤＧセンサ１１は、ガラス基板４と、ガラス基板４上に形成されたボトムゲート電極２１、ガラス基板４およびボトムゲート電極２１上に設けられた下部ゲート絶縁膜２０と、下部ゲート絶縁膜２０上に設けられたａ−シリコン等の半導体薄膜１２と、半導体薄膜１２上に設けられたブロック絶縁膜１７と、半導体薄膜１２およびブロック絶縁膜１７の両端に各々設けられたｎ＋シリコン層１３、１４と、ｎ＋シリコン層１３、１４上に形成されたソース電極１５及びドレイン電極１６と、半導体薄膜１２の上方にブロック絶縁膜１７及び上部ゲート絶縁膜１８を介して形成されたトップゲート電極１９と、トップゲート電極１９上に設けられた保護絶縁膜２と、を備えている。
【００１６】
また、保護絶縁膜２、トップゲート電極１９、上部ゲート絶縁膜１８、ブロック絶縁膜１７、下部ゲート絶縁膜２０は、いずれも半導体薄膜１２を励起する可視光に対して透過率の高い材質によって構成されている。ガラス基板４側から入射した光が下部ゲート絶縁膜２０、上部ゲート絶縁膜１８、保護絶縁膜２を透過し、原稿などの被撮像物２２に乱反射されて、再び保護絶縁膜２、トップゲート電極１９、上部ゲート絶縁膜１８通過し、さらに、ブロック絶縁膜１７を通過して半導体薄膜１２に入射する。これにより、半導体薄膜１２に入射した光の量に応じた正孔−電子対が誘起される。
【００１７】
図３は、ＤＧセンサ１１を２次元配列して構成される２次元イメージセンサ装置の概略構成図である。２次元イメージセンサ装置は、多数のＤＧセンサ１１をｎ行×ｍ列のマトリクス状に配列したセンサアレイ領域１００と、各ＤＧセンサ１１のトップゲート端子ＴＧおよびボトムゲート端子ＢＧを各々行方向に接続したトップゲートライン１０１及びボトムゲートライン１０２と、トップゲートライン１０１及びボトムゲートライン１０２に各々接続されたトップゲートドライバ１１１及びボトムゲートドライバ１１２と、各ＤＧセンサ１１のドレイン端子Ｄを列方向に接続したデータライン１０３と、データライン１０３に接続された出力回路部１１３と、を有して構成されている。
【００１８】
このような構成において、トップゲートドライバ１１１からトップゲート端子ＴＧに所定の電圧を印加することにより各ＤＧセンサ１１の電荷蓄積状態（半導体膜に誘起した正孔−電子対）を初期化する。次に、光を照射して新たに電荷蓄積を開始し、データライン１０３にプリチャージを行う。その後、ボトムゲートドライバ１１２からボトムゲート端子ＢＧに所定の電圧を印加することによりソース−ドレイン電極間に光の照射量に応じた電流が流れ、そのＤＧセンサ１１の出力電圧をデータライン１０３を介して出力回路部１１３に取り込む。このようにして各ＤＧセンサ１１の出力電圧をシリアルデータＶｏｕｔとして出力することにより読み取り機能が実現される。
【００１９】
上述した２次元イメージセンサ装置は以下の制御方法で駆動される。
【００２０】
図４は、２次元イメージセンサ装置の駆動制御方法を示すタイミングチャートであり、センサアレイ領域１００の第１の行（以下走査線という）における検出動作期間（第１の走査線の処理サイクル）を示す。
【００２１】
まず、第一の走査線のトップゲートライン１０１に図４（ａ）に示すように、ハイレベルのパルス電圧（リセットパルス；例えば、Ｖｔｇ＝＋１５Ｖ）φＴ１を印加して、リセット期間Ｔｒｅｓｅｔに第一の走査線のＤＧセンサ１１に蓄積されている電荷を放出するリセット動作（初期化）を行う。
【００２２】
次いで、トップゲートライン１０１にローレベル（例えば、Ｖｔｇ＝−１５Ｖ）のバイアス電圧φＴ１を印加することにより、リセット期間Ｔｒｅｓｅｔが終了し、チャネル領域への電荷蓄積動作による電荷蓄積期間Ｔａが開始される。電荷蓄積期間Ｔａにおいて、被撮像物１に反射して半導体薄膜１２に入射した光の量に応じて正孔−電子対が励起され、チャネル領域に電荷が蓄積される。
【００２３】
そして図４（ｃ）に示すように電荷蓄積期間に並行して、データライン１０３にプリチャージ電圧Ｖｐｇを有する、プリチャージパルスφｐｇを印加してドレイン電極１６に電荷を保持させる。プリチャージ期間Ｔｐｒｃｈを経た後、ボトムゲートライン１０２に図４（ｂ）に示すように、ハイレベル（例えば、Ｖｂｇ＝＋１０Ｖ）のバイアス電圧（読出しパルスφＢ１）を印加することにより、ＤＧセンサ１１がＯＮ状態となって読み出し期間Ｔｒｅａｄがスタートする。
【００２４】
読出し期間Ｔｒｅａｄにおいては、チャネル領域に蓄積された電荷が逆極性のトップゲート端子ＴＧに印加されたローレベル電圧（例えば、Ｖｔｇ＝−１５Ｖ）を緩和する方向に働くため、ボトムゲート端子ＢＧの電圧Ｖｂｇによりｎチャンネルが形成され、ドレイン電流に応じてデータライン１０３の電圧ＶＤは、プリチャージ電圧Ｖｐｇから時間の経過とともに徐々に低下する傾向を示す。すなわち、データライン１０３の電圧ＶＤの変化傾向は、電荷蓄積期間Ｔａと受光した光量に依存し、図４（ｄ）に示すように、入射光量が少なく（被撮像物暗部）、蓄積された電荷が少ない場合は緩やかに低下する傾向（図中、点線）を示し、入射光量が多く（被撮像物明部）、電荷蓄積量が多い場合は急峻に低下する傾向（図中、実線）を示す。したがって、読み出し期間Ｔｒｅａｄがスタートして、所定の時間経過後のデータライン１０３の電圧ＶＤを検出することにより、あるいは、所定の閾値電圧を基準にして、その電圧に至るまでの時間を検出することにより、入射光の光量が換算される。
【００２５】
そして、センサアレイ領域１００の各走査線について、上記の駆動制御を走査線毎に順次行う、あるいは、上記各駆動パルスが時間的に重ならないタイミングで各走査線の駆動制御を並行して行う、ことによって画像データの読み取りを行う。
【００２６】
なお、電荷の蓄積は、光が半導体薄膜１２に入射し続ける限り、次のリセット動作、または、ハイレベルのパルス電圧が印加される動作が行われるまで連続して行われる。
【先行技術文献】
【特許文献】
【００２７】
【特許文献１】特許第３０１９６３２号明細書
【特許文献２】特許第３８９８３３０号明細書
【特許文献３】特許第３６５１６６０号明細書
【発明の概要】
【発明が解決しようとする課題】
【００２８】
上記各駆動パルスが時間的に重ならないタイミングで各走査線の駆動制御を平行して行う場合、特許文献３に示されているように、第１の走査線、第２の走査線．．．第ｎの走査線と順次ずらしながら駆動するのが一般的である。図５に、このときの第１の走査線と最終走査線である第ｎの走査線のトップゲート端子ＴＧの電圧φＴ１、φＴｎと、ボトムゲート端子ＢＧの電圧φＢ１、φＢ２の波形例を示す。これによれば、トップゲートライン１０１において、第１の走査線と第ｎの走査線では平均駆動電圧が同じでも、第１の走査線のリセット動作終了から全走査線の撮像動作完了までの時間（Ｔｅｎｄ  ｔ１）が長く、逆に、第ｎの走査線はリセット動作終了から撮像動作完了までの時間（Ｔｅｎｄ  ｔｎ）が短い。その間バックライト光は連続照射されているため、被撮像物の明部に対面するセンサ部は電荷蓄積時間が走査線により異なる。すなわち、第１の走査線の被撮像物明部に対面するセンサ部の電荷蓄積時間は長く、第ｎの走査線の被撮像物明部に対面するセンサ部の電荷蓄積時間は第１の走査線に比較して短い。このような第１の走査線と、第ｎの走査線の電荷蓄積時間の差は走査線本数が多くなるほど顕著になる。
【００２９】
同様に、ボトムゲートライン１０２において、第１の走査線の読取動作が終了してから、全走査線の撮像動作が完了するまでの時間（Ｔｅｎｄ  ｂｎ）は、第ｎの走査線の読取動作終了から全撮像動作終了までの時間が長く、電荷の蓄積状態の履歴が走査線によって異なる。
【００３０】
このような状況は特許文献３にて提案された手法でセンサ素子のトランジスタの閾値変化を最小に抑える実効電圧調整を行って劣化抑制を実施しても変わらない。すなわち、劣化抑制駆動（実効電圧調整）を行う間バックライト光が照射続けられ、被撮像物明部に対面するセンサ素子に入射する光量が同じであれば、図６に示すようにトップゲートライン１０１において第１の走査線と第ｎの走査線では、平均駆動電圧及びその波形が同じでも、第１の走査線において、センサを構成するトランジスタの閾値変化が最小となるように、逆バイアス電圧を印加終了直後から、全撮像動作終了までの長時間（Ｔｅｎｄ’  ｔ１）にわたりセンサ素子に光が入射し続ける。逆に、第ｎの走査線は逆バイアス電圧印加終了後から全撮像動作終了までの時間Ｔｅｎｄ’  ｔｎが短い。
【００３１】
同様に、ボトムゲートライン１０２において第１の走査線逆バイアス電圧印加終了後から全撮像動作終了までの時間Ｔｅｎｄ’  ｂ１は長く、第ｎの走査線の逆バイアス電圧印加終了後から全撮像動作終了までの時間Ｔｅｎｄ’  ｂｎは短い。
【００３２】
従って、第１の走査線の被撮像物明部に対面するセンサ部の電荷蓄積時間は長く、第ｎの走査線の被撮像物明部に対面するセンサ部の電荷蓄積時間は相対的に短い。この第１の走査線と、第ｎの走査線の電荷蓄積時間の差は走査線本数が多くなるほど顕著になる。
【００３３】
このように電荷蓄積時間が異なれば、第１の走査線上にあるセンサを構成するトランジスタの半導体薄膜１２には、多くの電荷が蓄積された状態で保存され、第ｎの走査線上にあるセンサを構成するトランジスタの半導体薄膜１２には相対的に少ない電荷が蓄積された状態か、または、ほとんど電荷が蓄積されない状態で保存される。
【００３４】
このように走査線により電荷蓄積履歴が異なること、特に一連の撮像動作終了時に電荷蓄積履歴が異なることは、最適な実効電圧値が走査線によって異なる原因となる。そのため、特許文献３に示されているように一定の実効電圧値を全走査線に摘要すると、第１の走査線は劣化速度が速く、第ｎの走査線は劣化速度が遅くなり、最終的には被撮像物を一様に正しく認識できなくなるという課題があった。
【００３５】
本発明は、このような問題に鑑みてなされたものであって、電荷蓄積履歴が異なることに起因した走査線毎の最適電圧のばらつきを抑制して、センサ素子の感度特性や素子特性の走査線毎の劣化のばらつきを抑えた、信頼性の高い大面積の２次元イメージセンサ装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【００３６】
上記の課題を解決するために、本発明は、密着型２次元イメージセンサ装置であって、複数のダブルゲートセンサ素子を２次元配列して構成されるセンサ素子アレイと、前記センサ素子アレイの前記各ダブルゲートセンサ素子のトップゲート電極にリセットパルスを印加して、前記各ダブルゲートセンサ素子を初期化する初期化手段と、前記各ダブルゲートセンサ素子のボトムゲート電極に読み出しパルスを印加する信号読み出し手段と、前記センサ素子アレイの前記各ダブルゲートセンサ素子のドレイン電極に対してプリチャージパルスを印加するとともに、前記信号読み出し手段により前記読み出しパルスが印加されたとき、前記ドレイン電極の過渡電圧又は飽和電圧の検出値を出力電圧として出力する出力手段と、所定の実効電圧調整動作期間において前記各ダブルゲートセンサ素子に補正信号を印加して、前記初期化手段及び前記信号読み出し手段によって前記各ダブルゲートセンサ素子に印加された信号の平均電圧を最適値にする実効電圧調整手段と、前記センサ素子アレイの行毎の電荷蓄積履歴が平均化されるように、前記初期化手段、前記信号読み出し手段および前記実効電圧調整手段の前記センサ素子を制御する順番を入れ替える手段と、を具備することを特徴とする。
【００３７】
請求項２に記載の発明は、請求項１に記載の密着型２次元イメージセンサ装置において、前記実効電圧調整手段における前記補正信号は、前記初期化手段及び前記信号読み出し手段によって前記各ダブルゲートセンサ素子に印加された信号の平均電圧を各々、前記ダブルゲートセンサ素子における閾値電圧の変化量が最小となる値に設定する信号であることを特徴とする。
【００３８】
請求項３に記載の発明は、請求項１又は２に記載の密着型２次元イメージセンサ装置において、前記ダブルゲートセンサ素子を制御する順番を入れ替える手段は、少なくとも１回の撮像毎に前記実効電圧調整手段に対して、前記センサ素子アレイの行毎に行う制御の順番を反転させることを特徴とする。
【００３９】
請求項４に記載の発明は、請求項１又は２に記載の密着型２次元イメージセンサ装置において、前記ダブルゲートセンサ素子を制御する順番を入れ替える手段は、少なくとも１回の撮像毎に前記初期化手段、前記信号読み出し手段および前記実効電圧調整手段に対して、前記センサ素子アレイの行毎に行う制御の順番を反転させることを特徴とする。
【００４０】
請求項５に記載の発明は、請求項１又は２に記載の密着型２次元イメージセンサ装置において、前記ダブルゲートセンサ素子を制御する順番を入れ替える手段は、少なくとも１回の撮像毎に前記実効電圧調整手段に対して、制御を開始する前記センサ素子アレイの行を順次ずらさせることを特徴とする。
【００４１】
請求項６に記載の発明は、請求項１又は２に記載の密着型２次元イメージセンサ装置において、前記ダブルゲートセンサ素子を制御する順番を入れ替える手段は、前記実効電圧調整手段の制御に対して、前記センサ素子アレイの少なくとも２本以上の行を単位ブロックとし、少なくとも１回の撮像毎に前記単位ブロック内での制御する行の順番を反転させることを特徴とする。
【００４２】
請求項７に記載の発明は、請求項１又は２に記載の密着型２次元イメージセンサ装置において、前記ダブルゲートセンサ素子を制御する順番を入れ替える手段は、前記実効電圧調整手段に対して、前記センサ素子アレイの少なくとも２本以上の行を単位ブロックとし、少なくとも１回の撮像毎に制御する前記単位ブロックの順番を入れ替えさせることを特徴とする。
【００４３】
請求項８に記載の発明は、請求項１乃至７のいずれかに記載の密着型２次元イメージセンサ装置において、前記各ダブルゲートセンサ素子は、半導体層からなるチャネル領域を挟んで形成されたソース電極及び前記ドレイン電極と、少なくとも前記チャネル領域の上方及び下方に各々絶縁膜を介して形成された前記トップゲート電極及び前記ボトムゲート電極と、を備えたダブルゲート構造を有し、前記初期化手段において、前記トップゲート電極に前記リセットパルスを印加して初期化し、前記信号読み出し手段において、前記ボトムゲート電極に前記読み出しパルスを印加し、前記初期化終了から前記読み出しパルスの印加までの電荷蓄積期間に、前記ダブルゲートセンサ素子に照射された光の量に応じて前記チャネル領域に蓄積された電荷に対応した電圧を前記出力電圧として出力することを特徴とする。
【００４４】
請求項９に記載の発明は、複数のダブルゲートセンサ素子を２次元配列して構成されるセンサ素子アレイを備えた密着型２次元イメージセンサ装置の駆動制御方法であって、前記センサ素子アレイの前記各ダブルゲートセンサ素子のトップゲート電極にリセットパルスを印加して、前記各ダブルゲートセンサ素子を初期化する初期化手順と、前記各ダブルゲートセンサ素子のボトムゲート電極に読み出しパルスを印加する信号読み出し手順と、前記センサ素子アレイの前記各ダブルゲートセンサ素子のドレイン電極にプリチャージパルスを印加した後、前記信号読み出し手順により前記読み出しパルスが印加されたとき、前記ドレイン電極の過渡電圧又は飽和電圧の検出値を出力電圧として出力する出力手順と、前記初期化手順及び前記信号読み出し手順において、前記各ダブルゲートセンサ素子に補正信号を印加して、前記各ダブルゲートセンサ素子に印加された信号の平均電圧を所定の最適値に調整する実効電圧調整手順と、前記センサ素子アレイの行毎の電荷蓄積履歴が平均化されるように、前記初期化手順、前記信号読み出し手順および前記実効電圧調整手順において前記センサ素子を制御する順番を入れ替える手順と、を具備することを特徴とする。
【００４５】
請求項１０に記載の発明は、請求項９記載の密着型２次元イメージセンサ装置の駆動制御方法において、前記実効電圧調整手順における前記補正信号は、前記初期化手順及び前記信号読み出し手順において前記各ダブルゲートセンサ素子に印加された信号の平均電圧を各々、前記各ダブルゲートセンサ素子における閾値電圧の変化量が最小となる値に設定する信号であることを特徴とする。
【００４６】
請求項１１に記載の発明は、請求項９又は１０に記載の密着型２次元イメージセンサ装置の駆動制御方法において、前記ダブルゲートセンサ素子は、半導体層からなるチャネル領域を挟んで形成されたソース電極及び前記ドレイン電極と、少なくとも前記チャネル領域の上方及び下方に各々絶縁膜を介して形成された前記トップゲート電極及び前記ボトムゲート電極と、を備えたダブルゲート構造を有し、前記トップゲート電極に前記リセットパルスを印加し、前記ボトムゲート電極に前記読み出しパルスを印加することにより、前記初期化終了から前記読み出しパルスの印加までの電荷蓄積期間に、前記ダブルゲートセンサ素子に照射された光の量に応じて前記チャネル領域に蓄積された電荷に対応した電圧を出力することを特徴とする。
【００４７】
請求項１２に記載の発明は、請求項９乃至１１のいずれかに記載の密着型２次元イメージセンサ装置の駆動制御方法において、前記ダブルゲートセンサ素子を制御する順番を入れ替える手順は、少なくとも１回の撮像毎に前記実効電圧調整手順において前記センサ素子アレイの行毎に行う制御の順番を反転させることを特徴とする。
【００４８】
請求項１３に記載の発明は、請求項９乃至１１のいずれかに記載の密着型２次元イメージセンサ装置の駆動制御方法において、前記ダブルゲートセンサ素子を制御する順番を入れ替える手段は、少なくとも１回の撮像毎に前記初期化手順、前記信号読み出し手順および前記実効電圧調整手順において前記センサ素子アレイの行毎に行う制御の順番を反転させることを特徴とする。
【００４９】
請求項１４に記載の発明は、請求項９乃至１１のいずれかに記載の密着型２次元イメージセンサ装置の駆動制御方法において、前記ダブルゲートセンサ素子を制御する順番を入れ替える手段は、少なくとも１回の撮像毎に前記実効電圧調整手順において制御を開始する行を順次ずらさせることを特徴とする。
【００５０】
請求項１５に記載の発明は、請求項９乃至１１のいずれかに記載の密着型２次元イメージセンサ装置の駆動制御方法において、前記ダブルゲートセンサ素子を制御する順番を入れ替える手段は、前記実効電圧調整手順における制御に対して、前記センサ素子アレイの少なくとも２本以上の行を単位ブロックとし、少なくとも１回の撮像毎に前記単位ブロック内での制御する行の順番を反転することを特徴とする。
【００５１】
請求項１６に記載の発明は、請求項９乃至１１のいずれかに記載の密着型２次元イメージセンサ装置の駆動制御方法において、前記ダブルゲートセンサ素子を制御する順番を入れ替える手段は、前記実効電圧調整手順における制御に対して、前記センサ素子アレイの少なくとも２本以上の行をブロックとし、少なくとも１回の撮像毎に制御する前期単位ブロックの順番を入れ替えさせることを特徴とする。
【発明の効果】
【００５２】
本発明は、２次元イメージセンサ装置において、電荷蓄積履歴が異なることに起因した走査線毎の最適電圧のばらつきを抑制して、センサ素子の感度特性や素子特性の走査線毎の劣化のばらつきを抑えることができる。
【図面の簡単な説明】
【００５３】
【図１】本発明に係る密着型２次元イメージセンサ装置の概略構成を示す図である。
【図２】ＤＧセンサの構造を示す断面図である。
【図３】ＤＧセンサを２次元配列して構成される密着型２次元イメージセンサ装置の概略構成図である。
【図４】本発明に係る密着型２次元イメージセンサ装置の駆動方法の各行毎の動作のタイミングを示すタイミングチャートである。
【図５】ＤＧセンサの従来の駆動方法示すトップゲート端子電圧とボトムゲート端子電圧の波形を示すタイミングチャートである。
【図６】実効電圧調整動作を含めたＤＧセンサの従来の駆動方法示すトップゲート端子電圧とボトムゲート端子電圧の波形を示すタイミングチャートである。
【図７】本発明に係る２次元イメージセンサ装置の一例を示す概略構成図である。
【図８】本発明に係る２次元イメージセンサ装置の各走査線の動作のタイミングを示すタイミングチャートである。
【図９】本発明に係る２次元イメージセンサ装置の走査線に印加される電圧波形の詳細を示す図である。
【図１０】本発明に係る２次元イメージセンサ装置の第１の実施例における各走査線の動作のタイミングを示すタイミングチャートである。
【図１１】本発明に係る２次元イメージセンサ装置の第２の実施例における各走査線の動作のタイミングを示すタイミングチャートである。
【発明を実施するための形態】
【００５４】
以下に、本発明に係る２次元イメージセンサ装置およびその駆動制御方法の実施の形態について、図面を参照しながら説明する。なお、以下に示す実施形態においては、センサ素子として薄膜トランジスタ構造を有する前記ＤＧセンサを適用した場合について示すが、本発明の構成は、このＤＧセンサに限定されるものではなく、他の構成のセンサを用いた２次元イメージセンサ装置に対しても同様に適用されるものである。
【００５５】
図７は、本発明に係る２次元イメージセンサ装置の一例を示す概略構成図である。なお、ここでは、図３に示した２次元イメージセンサ装置と同等の構成については、同一の符号を付して説明する。
【００５６】
図７に示すように、本実施形態に係る２次元イメージセンサ装置は、図２に示したＤＧセンサ１１を２次元配列して構成されるセンサアレイ領域１００と、ＤＧセンサ１１のトップゲート端子ＴＧに所定のタイミングで、所定のリセットパルスを印加するトップゲートドライバ１１１と、ＤＧセンサ１１のボトムゲート端子ＢＧに所定のタイミングで、所定の読み出しパルスを印加するボトムゲートドライバ１１２と、ＤＧセンサ１１へのプリチャージ電圧の印加及びデータライン１０３電圧の読み出しを行うコラムスイッチ１１４、プリチャージスイッチ１１５、アンプ１１６からなる出力回路部１１３と、読み出されたアナログ信号のデータ電圧をデジタル信号からなる画像データに変換するアナログ−デジタル変換器（以下、「Ａ／Ｄコンバータ」と記す）１１７と、センサアレイ領域１００による被撮像物１の読取動作制御や、本発明における実効電圧調整制御、及び、外部機能部２００とのデータのやり取り等を行うとともに、後述する走査順序切換え機能を備えたコントローラ１２０と、撮像回数をカウントするカウンタ１３０と、平均電圧の調整等に関連するデータや撮像回数等を記憶するＲＡＭ１３１と、を有して構成されている。
【００５７】
ここで、センサアレイ領域１００、トップゲートドライバ１１１、ボトムゲートドライバ１１２、出力回路部１１３からなる構成は、図３に示した従来技術による２次元イメージセンサ装置と同等の構成及び機能を有しているものであるが、本実施形態に係る２次元イメージセンサ装置は、これに加えてＡ／Ｄコンバータ１１７、コントローラ１２０、カウンタ１３０、及びＲＡＭ１３１を設けて、後述するような種々の制御を行うことができるようにしたものである。
【００５８】
コントローラ１２０は、カウンタ１３０に記録された撮像回数を読み込み、その撮像回数に応じて、トップゲートドライバ１１１及びボトムゲートドライバ１１２に制御信号φｔｇ、φｂｇを出力する。トップゲートドライバ１１１及びボトムゲートドライバ１１２の各々は、制御信号φｔｇ、φｂｇに応答してフォトセンサアレイ領域１００を構成する各ＤＧセンサ１１のトップゲート端子ＴＧ及びボトムゲート端子ＢＧに所定の信号電圧（リセットパルスφＴｉ、読み出しパルスφＢｉ）を印加する。
【００５９】
またコントローラ１２０は、プリチャージスイッチ１１５に制御信号φｐｇを出力する。プリチャージスイッチ１１５は、制御信号φｐｇに応答してデータライン１０３にプリチャージ電圧Ｖｐｇを印加する。このようにコントローラ１２０は、被撮像物１の読取動作の実行を制御する。
【００６０】
加えてコントローラ１２０には、ＤＧセンサ１１から読み出されたデータライン１０３の電圧ＶＤが、アンプ１１６及びＡ／Ｄコンバータ１１７を介してデジタル信号に変換され、画像データとして入力される。コントローラ１２０は、この画像データに対して、所定の画像処理や文字認識処理を施し、ＲＡＭ１３１への書き込み、読み出しを行うとともに、カウンタ１３０の数値をカウントアップする機能を備え、画像データやテキストデータの出力等の所定の処理を実行する外部機能部２００に対してインタフェースとしての機能をも備えている。
【００６１】
更に、コントローラ１２０は、後述するように、トップゲートドライバ１１１及びボトムゲートドライバ１１２に出力する制御信号φｔｇ、φｂｇを設定制御することにより、ＤＧセンサ１１のトップゲート端子ＴＧ及びボトムゲート端子ＢＧに印加される平均電圧の偏りを最適値に調整する機能、及び、走査順序を少なくとも１撮像毎に切り替える機能を有している。
【００６２】
次に、上述した構成を有する２次元イメージセンサ装置の駆動制御方法について、図面を参照して説明する。なお、図７、及び図３に示した２次元イメージセンサ装置の構成を適宜参照しながら説明する。
【００６３】
以下に示すように、各実施形態に係わる２次元イメージセンサ装置の駆動制御方法は、何れも、コントローラ１２０から送出される制御信号（φｔｇ、φｂｇ、φｐｇ等）に基づいて各動作の制御が行われるものである。
【００６４】
＜第１の実施形態＞
図８は、本発明の第１の実施形態に係る２次元イメージセンサ装置の駆動制御方法について、各走査線の動作のタイミングを示すタイミングチャートである。
【００６５】
本実施形態は、画像読取動作期間におけるリセットパルスφＴ１、φＴ２、…、φＴｎ−１、φＴｎ及び読み出しパルスφＢ１、φＢ２、…、φＢｎ−１、φＢｎの各々のハイレベル電圧ＶｔｇＨ、ＶｂｇＨとローレベル電圧ＶｔｇＬ、ＶｂｇＬがＧＮＤレベル（０Ｖ）に対して非対称な電圧を有しているとともに、センサ素子を構成するトランジスタにおける閾値の変化量が最小となるように、逆バイアス電圧波形を設定する場合に対応したものである。
【００６６】
本実施形態に係る駆動制御方法は、まず、図８（ａ）〜（ｄ）の画像読取動作期間に示すように、トップゲートライン１０１の各々に、リセットパルスφＴ１、φＴ２、…、φＴｎ−１、φＴｎを順次印加してリセット期間Ｔｒｅｓｅｔをスタートし、各走査線のＤＧセンサ１１を初期化した後、光蓄積期間Ｔａをスタートし、入射される光量に応じてチャネル領域に電荷（正孔）を蓄積する。ここで、リセットパルスφＴ１、φＴ２、…、φＴｎ−１、φＴｎは、ＧＮＤレベル（０Ｖ）に対して非対称な正電圧（ハイレベル）ＶｔｇＨ及び負電圧（ローレベル）ＶｔｇＬ（≠−ＶｔｇＨ）を有するパルス信号である。
【００６７】
ここで図８（ｉ）に示すように、光蓄積期間Ｔａ内に並行して、プリチャージ信号φｐｇを順次印加することにより、プリチャージ期間Ｔｐｒｃｈをスタートし、データライン１０３にプリチャージ電圧Ｖｐｒｃｈを印加してＤＧセンサ１１のドレイン電極に所定の電圧を保持させるプリチャージ動作が行われる。
【００６８】
そして、光蓄積期間Ｔａ及びプリチャージ期間Ｔｐｒｃｈが終了したＤＧセンサ１１に対して、各走査線のボトムゲートライン１０２に、図８（ｅ）〜（ｈ）の画像読取動作期間に示すように、順次読み出しパルスφＢ１、φＢ２、…、φＢｎ−１、φＢｎを印加して、読み出し期間Ｔｒｅａｄをスタートする。図８（ｊ）に示すように、ＤＧセンサ１１に蓄積された電荷に対応する電圧変化ＶＤを、出力回路部１１３によりデータライン１０３を介して読み出し、順次ＲＡＭ１３０に記憶する。ここで、読み出しパルスφＢ１、φＢ２、…、φＢｎ−１、φＢｎは、ＧＮＤレベル（０Ｖ）に対して非対称な正電圧（ハイレベル）ＶｂｇＨ及び負電圧（ローレベル）ＶｂｇＬ（≠−ＶｂｇＨ）を有するパルス信号である。
【００６９】
なお、照射光量の検出方法は、上述した従来技術と同様に、各データライン１０３の電圧ＶＤの低下傾向を、読み出し期間Ｔｒｅａｄがスタートして、所定の時間経過後の電圧値を検出することにより、あるいは、所定の閾値電圧を基準にして、その電圧値に至るまでの時間を検出することにより、すなわち、ドレイン端子の過渡電圧又は飽和電圧を検出することにより、照射光量を換算する。
【００７０】
次いで、上記「リセット動作→光蓄積動作→プリチャージ動作→読み出し動作」からなる一連の画像読取動作が、全ての走査線において終了すると、コントローラ１２０はカウンタ１３０に記録されているこれまでの撮像回数を取得し、その偶奇に応じて、後述する実効電圧調整動作における、各走査線の走査順番を割り当てる。
【００７１】
例えば、カウンタ１３０から読み出した撮像回数が奇数の場合は、１番目の走査線からｎ番目の走査線へ向かって順次実効電圧調整動作を行ない、ＲＡＭから読み出した撮像回数が偶数の場合は走査線ｎ番目から走査線１番目に向かって逆方向に実効電圧調整動作を行う。図８は実効電圧調整動作を１番目の走査線から実行した、撮像回数が奇数の場合の例を示している。
【００７２】
以下に、実効電圧調整動作について説明する。各走査線のトップゲートライン１０１、及び、ボトムゲートライン１０２に印加された電圧波形の平均電圧に応じて生じるトランジスタの閾値電圧の変化量を最小とするような逆バイアス電圧波形よりなる補正信号を、上記画像読取動作期間の直前、あるいは、直後の実効電圧調整動作期間に、各行のトップゲートライン１０１、及び、ボトムゲートライン１０２に印加する（図８（ａ）〜（ｊ）では、直後の場合を示す）。
【００７３】
すなわち、ＤＧセンサ１１のトップゲート端子ＴＧ側のトランジスタの閾値電圧の変化量を最小又は０とするような最適電圧をＶｔｅとして、トップゲート端子ＴＧには、画像読取動作期間に印加された電圧波形を、前記最適電圧Ｖｔｅに対して電圧極性を反転するとともに、ハイレベルとして正電圧ＶｔｇＨ、ローレベルとして負電圧ＶｔｇＬを有し、正電圧ＶｔｇＨ及び負電圧ＶｔｇＬの期間の信号幅を調整した電圧波形を有するパルス信号が補正信号として印加される。
【００７４】
また、ボトムゲート端子ＢＧには、ＤＧセンサ１１のボトムゲート端子ＢＧ側のトランジスタの閾値電圧の変化量を最小又は０とするような最適電圧をＶｂｅとして、画像読取動作期間に印加された電圧波形を、前記最適電圧Ｖｂｅに対して電圧極性を反転するとともに、ハイレベルとして正電圧ＶｂｇＨ、ローレベルとして負電圧ＶｂｇＬを有し、正電圧ＶｂｇＨ及び負電圧ＶｂｇＬの期間の信号幅を調整した電圧波形を有するパルス信号が補正信号として印加される。
【００７５】
具体的には、図９（ａ）、（ｂ）に示すように、画像読取動作期間にトップゲート端子ＴＧおよびボトムゲート端子ＢＧに印加される平均電圧Ｖｔｅ１、Ｖｂｅ１に対して、画像読取動作及び実効電圧調整動作を含めた全体の処理期間における平均電圧として、センサを構成するトランジスタの閾値電圧の変化量が最小又は０となる最適電圧Ｖｔｅ、Ｖｂｅが得られるように、実効電圧調整動作期間に補正信号の逆バイアス電圧波形の平均電圧Ｖｔｅ２、Ｖｂｅ２が設定される。すなわち、画像読取動作における平均電圧Ｖｔｅ１、Ｖｂｅ１と、実効電圧調整動作における平均電圧Ｖｔｅ２、Ｖｂｅ２の平均電圧が、各々最適電圧Ｖｔｅ、Ｖｂｅとなるように、正負電圧の信号幅が設定されている。なお、この実効電圧調整動作期間の時間は、前記画像読取動作に要した時間と同一の時間としてもよいし、異なる時間、例えば画像読取動作に要した時間より短い時間としてもよい。要するに、実効電圧調整動作期間に印加される電圧波形が、トップゲート端子ＴＧ及びボトムゲート端子ＢＧに印加される電圧の画像読取動作期間及び実効電圧調整動作期間全体での平均電圧が各々平均電圧Ｖｔｅ、Ｖｂｅとなるように設定されていればよい。
【００７６】
なお、上記最適電圧Ｖｔｅ及びＶｂｅは、ｎ／２番目、または、（ｎ＋１）／２番目の走査線について求められているのが望ましい。
【００７７】
上記「リセット動作→光蓄積動作→プリチャージ動作→読み出し動作→実効電圧調整動作」からなる一連の撮像動作が、全ての走査線において終了すると同時に、コントローラ１２０はカウンタ１３０を動作させ、撮像回数を１カウントアップし記録する。
【００７８】
従って、次回の撮像動作時には撮像回数が偶数になっているため、図１０（ａ）〜（ｊ）に示すように実効電圧調整動作はｎ番目の走査線から１番目の走査線に向かって順次行われる。
【００７９】
このような２次元イメージセンサ装置の駆動制御方法によれば、画像読取動作及び実効電圧調整動作を含めた全体の処理期間における、トランジスタの閾値電圧の変化量が最小又は０となるように、トップゲート端子ＴＧ及びボトムゲート端子ＢＧに逆バイアス電圧波形を各々印加して、かつ、実効電圧調整動作における走査順番を１回の撮像動作ごとに反転しているため各走査線における電荷蓄積履歴が平均化される。そのため、電荷蓄積履歴が異なることに起因した走査線毎の最適電圧のばらつきを抑制して、センサ素子の感度特性や素子特性の走査線毎の劣化のばらつきを抑えた、信頼性の高い大面積の２次元イメージセンサ装置を提供することができる。
【００８０】
＜第２の実施形態＞
図１１は、本発明の第２の実施形態に係るフォト２次元イメージセンサ装置の駆動制御方法について、各走査線の動作のタイミングを示すタイミングチャートである。第１の実施形態では、実効電圧調整動作のみを撮像回数に応じて走査方向を変えていたが、本実施形態では、実効電圧調整動作に加え、画像読取動作も撮像回数の偶奇に応じて走査の順番を変えることを特徴とする。
【００８１】
本実施形態は第１の実施例の場合と同じく、画像読取動作期間におけるリセットパルスφＴ１、φＴ２、…、φＴｎ−１、φＴｎ及び読み出しパルスφＢ１、φＢ２、…、φＢｎ−１、φＢｎの各々のハイレベル電圧ＶｔｇＨ、ＶｂｇＨとローレベル電圧ＶｔｇＬ、ＶｂｇＬがＧＮＤレベル（０Ｖ）に対して非対称な電圧を有しているとともに、センサ素子を構成するトランジスタにおける閾値の変化量が最小となるように、逆バイアス電圧波形を設定する場合に対応したものである。
【００８２】
本実施形態に係る駆動制御方法は、まず、図７に示すコントローラ１２０がカウンタ１３０に記録されている前回の撮像までの撮像回数を読み出す。そしてその回数が０または偶数であれば、例えば、第１の実施例における図８と全く同じ駆動制御方法を用いて、画像読取動作を行う。このとき操作する順番は１番目の走査線からｎ番目の走査線へ向かって順次行うとする。引き続き、実効電圧調整動作を行い、このときの操作する順番も１番目の走査線からｎ番目の走査線へ向かって順次行う。こうやって一連の「画像読取動作」→「実効電圧調整動作」からなる撮像動作が完了する。
【００８３】
次いで、次回の撮像動作について図１１を用いて説明する。
【００８４】
まず、図７に示すコントローラ１２０はカウンタ１３０に記録されている前回までの撮像回数を読み出す。今回は撮像回数が奇数になっているので、図１１（ａ）〜（ｄ）の画像読取動作期間に示すように、トップゲートライン１０１の各々に、リセットパルスφＴｎ、φＴｎ−１、…φＴ２、φＴ１を順次印加してリセット期間Ｔｒｅｓｅｔをスタートし、各走査線のＤＧセンサ１１をｎ番目の走査線から１番目の走査線へ向かって順次初期化した後、光蓄積期間Ｔａをスタートし、入射される光量に応じてチャネル領域に電荷（正孔）を蓄積する。ここで、リセットパルスφＴｎ、φＴｎ−１、…φＴ２、φＴ１は、ＧＮＤレベル（０Ｖ）に対して非対称な正電圧（ハイレベル）ＶｔｇＨ及び負電圧（ローレベル）ＶｔｇＬ（≠−ＶｔｇＨ）を有するパルス信号である。
【００８５】
ここで図１１（ｇ）に示すように、光蓄積期間Ｔａ内に並行して、プリチャージ信号φｐｇを順次印加することにより、プリチャージ期間Ｔｐｒｃｈをスタートし、データライン１０３にプリチャージ電圧Ｖｐｒｃｈを印加してＤＧセンサ１１のドレイン電極に所定の電圧を保持させるプリチャージ動作が行われる。
【００８６】
そして、光蓄積期間Ｔａ及びプリチャージ期間Ｔｐｒｃｈが終了したＤＧセンサ１１に対して、各走査線のボトムゲートライン１０２に、図１１（ｅ）〜（ｈ）の画像読取動作期間に示すように、順次読み出しパルスφＢｎ、φＢｎ−１、…φＢ２、φＢ１を印加して、読み出し期間Ｔｒｅａｄをスタートする。図１１（ｊ）に示すように、ＤＧセンサ１１に蓄積された電荷に対応する電圧変化ＶＤを、出力回路部１１３によりデータライン１０３を介して読み出し、順次ＲＡＭ１３０に記憶する。ここで、読み出しパルスφＢｎ、φＢｎ−１、…φＢ２、φＢ１は、ＧＮＤレベル（０Ｖ）に対して非対称な正電圧（ハイレベル）ＶｂｇＨ及び負電圧（ローレベル）ＶｂｇＬ（≠−ＶｂｇＨ）を有するパルス信号である。
【００８７】
なお、照射光量の検出方法は、上述した第１の実施例と同様に、各データライン１０３の電圧ＶＤの低下傾向を、読み出し期間Ｔｒｅａｄがスタートして、所定の時間経過後の電圧値を検出することにより、あるいは、所定の閾値電圧を基準にして、その電圧値に至るまでの時間を検出することにより、すなわち、ドレイン端子の過渡電圧又は飽和電圧を検出することにより、照射光量を換算する。
【００８８】
以下に、実効電圧調整動作について説明する。各走査線のトップゲートライン１０１、及び、ボトムゲートライン１０２に印加された電圧波形の平均電圧に応じて生じるトランジスタの閾値電圧の変化量を最小とするような逆バイアス電圧波形よりなる補正信号を、各走査線のトップゲートライン１０１、及び、ボトムゲートライン１０２に印加する。
【００８９】
すなわち、ＤＧセンサ１１のトップゲート端子ＴＧ側のトランジスタの閾値電圧の変化量を最小又は０とするような最適電圧をＶｔｅとして、トップゲート端子ＴＧには、画像読取動作期間に印加された電圧波形を、前記最適電圧Ｖｔｅに対して電圧極性を反転するとともに、ハイレベルとして正電圧ＶｔｇＨ、ローレベルとして負電圧ＶｔｇＬを有し、正電圧ＶｔｇＨ及び負電圧ＶｔｇＬの期間の信号幅を調整した電圧波形を有するパルス信号が補正信号として印加される。
【００９０】
また、ボトムゲート端子ＢＧには、ＤＧセンサ１１のボトムゲート端子ＢＧ側のトランジスタの閾値電圧の変化量を最小又は０とするような最適電圧をＶｂｅとして、画像読取動作期間に印加された電圧波形を、前記最適電圧Ｖｂｅに対して電圧極性を反転するとともに、ハイレベルとして正電圧ＶｂｇＨ、ローレベルとして負電圧ＶｂｇＬを有し、正電圧ＶｂｇＨ及び負電圧ＶｂｇＬの期間の信号幅を調整した電圧波形を有するパルス信号が補正信号として印加される。
【００９１】
上記「画像読取動作」→「実効電圧調整動作」からなる一連の撮像動作が、全ての走査線において終了すると同時に、コントローラ１２０はカウンタ１３０を動作させ、撮像回数を１カウントアップし記録する。
【００９２】
そして、撮像のたびに図８に示す撮像動作と図１１に示す撮像動作を繰り返す。以上の繰り返し動作によって、画像読取動作を含めて、各走査線における電荷蓄積履歴がより平均化される。そのため、電荷蓄積履歴が異なることに起因した走査線毎の最適電圧のばらつきを抑制して、センサ素子の感度特性や素子特性の走査線毎の劣化のばらつきを抑えた、信頼性の高い大面積の２次元イメージセンサ装置を提供することができる。
【００９３】
上記例は、撮像動作に「画像読取動作」と「実効電圧調整動作」のみを含む場合の例を示したが、一連の撮像動作開始時に撮像回数を読み出すため、特許文献３で開示された、周囲環境の明るさや検出対象物の種類等の種々の条件によって変化するセンサ素子の最適な感度設定値を求めるための処理（「事前読取動作」）を行う場合にも適用できる。
【００９４】
すなわち、「事前読取動作」の前に、撮像回数を読み取り、撮像回数の偶奇に応じて「事前読取動作」を含めた撮像動作の走査する順番を反転させても良い。さらには撮像のたびに、走査順を反転するのではなく、撮像のたびに、走査開始ラインを１行ごとずらしてしても良く、また走査線をブロック化し、ブロック毎に走査順番を入れ替えてもよい。
【００９５】
大事なことは、撮像動作を繰り返す場合において、閾値変動を抑える最適実効電圧が走査線に依存しないように電荷蓄積履歴も全走査線で平均化するような駆動を行えば、より大面積化した２次元イメージセンサ装置の信頼性を向上することができる。
【産業上の利用可能性】
【００９６】
本発明はイメージング機器に利用することができる。特に、密着型２次元イメージセンサ素子、センサ装置に利用できる。
【符号の説明】
【００９７】
１  被撮像物
２  保護膜
３  ＴＦＴセンサ要素
４  ガラス基板
５  光源
６  バックライト光
７  反射散乱光
１０  密着２次元イメージセンサＤＧセンサ
１１  ＤＧセンサ
１２  半導体薄膜
１３  ｎ＋シリコン層
１４  ｎ＋シリコン層
１５  ソース電極
１６  ドレイン電極
１７  ブロック絶縁膜
１８  上部ゲート絶縁膜
１９  トップゲート電極
２０  下部ゲート絶縁膜
２１  ボトムゲート電極
２２  被撮像物
１００  センサアレイ領域
１０１  トップゲートライン
１０２  ボトムゲートライン
１０３  データライン
１１１  トップゲートドライバ
１１２  ボトムゲートドライバ
１１３  出力回路
１１４  コラムスイッチ
１１５  プリチャージスイッチ
１１６  アンプ
１１７  Ａ／Ｄコンバータ
１２０  コントローラ
１３０  カウンタ
１３１  ＲＡＭ
２００  外部機能部
【図１】
2018088643.tif 000003
【図２】
2018088643.tif 000004
【図３】
2018088643.tif 000005
【図４】
2018088643.tif 000006
【図５】
2018088643.tif 000007
【図６】
2018088643.tif 000008
【図７】
2018088643.tif 000009
【図８】
2018088643.tif 000010
【図９】
2018088643.tif 000011
【図１０】
2018088643.tif 000012
【図１１】
2018088643.tif 000013