(57)【要約】【課題】比較対象装置に比べてゲートリーク電流を低減できる窒化物半導体装置を提供する。【解決手段】窒化物半導体装置１は、電子走行層を構成する第１窒化物半導体層４と、第１窒化物半導体層４上に形成され、第１窒化物半導体層４よりもバンドギャップが大きく、電子供給層を構成する第２窒化物半導体層５とを含む。窒化物半導体装置１は、さらに、第２窒化物半導体層５上に形成されたゲート部２０とを含む。ゲート部２０は、第２窒化物半導体層５上に形成されかつアクセプタ型不純物を含む窒化物半導体ゲート層６と、窒化物半導体ゲート層６上に形成されたゲート絶縁膜７と、ゲート絶縁膜７上に形成されたゲート電極８とを含む。【選択図】図１
2018160668.tif 000002
【特許請求の範囲】
【請求項１】
電子走行層を構成する第１窒化物半導体層と、
前記第１窒化物半導体層上に形成され、前記第１窒化物半導体層よりもバンドギャップが大きく、電子供給層を構成する第２窒化物半導体層と、
前記第２窒化物半導体層上に配置されたゲート部とを含み、
前記前記ゲート部は、
前記第２窒化物半導体層上に配置されかつアクセプタ型不純物を含む窒化物半導体ゲート層と、
前記窒化物半導体ゲート層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とを含む、窒化物半導体装置。
【請求項２】
前記ゲート絶縁膜が、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＨｆＯ、ＨｆＮ、ＨｆＯＮ、ＨｆＳｉＯＮおよびＡｌＯＮのうちから選択された１つから構成されている、請求項１に記載の窒化物半導体装置。
【請求項３】
前記ゲート絶縁膜は、前記窒化物半導体ゲート層とｉｎ−ｓｉｔｕで成膜される、ｉｎ−ｓｉｔｕ  ＳＩＮからなる、請求項１に記載の窒化物半導体装置。
【請求項４】
ゲートリーク電流が、１ｎＡ／ｍｍ以下である、請求項１〜３のいずれか一項に記載の窒化物半導体装置。
【請求項５】
前記窒化物半導体ゲート層の膜厚は１００ｎｍ以下であり、
前記ゲート絶縁膜の膜厚は３ｎｍ以上である、請求項１〜３のいずれか一項に記載の窒化物半導体装置。
【請求項６】
前記第１窒化物半導体層における前記第２窒化物半導体層とは反対側に配置され、バッファ層を構成する第３窒化物半導体層をさらに有する、請求項１〜５のいずれか一項に記載の窒化物半導体装置。
【請求項７】
前記窒化物半導体ゲート層と前記ゲート絶縁膜との界面の炭素濃度は、１×１０１３ｃｍ−２以下である、請求項１に記載の窒化物半導体装置。
【請求項８】
前記第１窒化物半導体層はＧａＮ層からなり、前記第２窒化物半導体層はＡｌＧａＮ層からなり、前記窒化物半導体ゲート層はｐ型ＧａＮ層からなる、請求項１〜７のいずれか一項に記載の窒化物半導体装置。
【請求項９】
前記第１窒化物半導体層はＧａＮ層からなり、前記第２窒化物半導体層はＡｌＧａＮ層からなり、前記窒化物半導体ゲート層はｐ型ＧａＮ層からなり、第３窒化物半導体層がＡｌＧａＮ層からなる、請求項６に記載の窒化物半導体装置。
【請求項１０】
前記アクセプタ型不純物は、マグネシウムまたは鉄である、請求項８または９に記載の窒化物半導体装置。
【請求項１１】
電子走行層を構成する第１窒化物半導体層と、
前記第１窒化物半導体層上に形成され、前記第１窒化物半導体層よりもバンドギャップが大きく、電子供給層を構成する第２窒化物半導体層と、
前記第２窒化物半導体層上に配置されたゲート部とを含み、
前記ゲート部は、
前記第２窒化物半導体層上に配置されかつアクセプタ型不純物を含む窒化物半導体ゲート層と、
前記窒化物半導体ゲート層上に形成された窒素を含む窒素含有層と、
前記窒素含有層上に配置されたゲート電極とを含む、窒化物半導体装置。
【請求項１２】
前記窒素含有層の厚さが１０ｎｍ以下である、請求項１１に記載の窒化物半導体装置。
【請求項１３】
前記窒素含有層が、ＡｌＮ膜若しくはＳＩＮ膜の単膜またはＡｌＮ膜およびＳＩＮ膜の積層膜からなる、請求項１２または１３に記載の窒化物半導体装置。
【請求項１４】
前記窒素含有層が、前記窒化物半導体ゲート層上に形成されたＡｌＮ膜と、前記ＡｌＮ膜上に形成されたＳＩＮ膜とからなる、請求項１３に記載の窒化物半導体装置。
【請求項１５】
前記窒素含有層と前記ゲート電極との間に形成されたゲート絶縁膜をさらに含む、請求項１１〜１４のいずれか一項に記載の窒化物半導体装置。
【請求項１６】
前記ゲート絶縁膜が酸素を含む絶縁膜からなる、請求項１５に記載の窒化物半導体装置。
【請求項１７】
前記ゲート絶縁膜が、Ａｌ２Ｏ３膜またはＳｉＯ２膜からなる、請求項１６に記載の窒化物半導体装置。
【請求項１８】
ゲートリーク電流が、１ｎＡ／ｍｍ以下である、請求項１１〜１７のいずれか一項に記載の窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、III族窒化物半導体（以下単に「窒化物半導体」という場合がある。）からなる窒化物半導体装置に関する。
【背景技術】
【０００２】
III族窒化物半導体とは、III-Ｖ族半導体においてＶ族元素として窒素を用いた半導体である。窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）が代表例である。一般には、ＡｌｘＩｎｙＧａ１−x−yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）と表わすことができる。
このような窒化物半導体を用いたＨＥＭＴ（High Electron Mobility Transistor;高電子移動度トランジスタ）が提案されている。このようなＨＥＭＴは、たとえば、ＧａＮからなる電子走行層と、この電子走行層上にエピタキシャル成長されたＡｌＧａＮからなる電子供給層とを含む。電子供給層に接するように一対のソース電極およびドレイン電極が形成され、それらの間にゲート電極が配置される。ＧａＮとＡｌＧａＮとの格子不整合に起因する分極のために、電子走行層内において、電子走行層と電子供給層との界面から数Åだけ内方の位置に、二次元電子ガスが形成される。この二次元電子ガスをチャネルとして、ソース・ドレイン間が接続される。ゲート電極に制御電圧を印加することで、二次元電子ガスを遮断すると、ソース・ドレイン間が遮断される。ゲート電極に制御電圧を印加していない状態では、ソース・ドレイン間が導通するので、ノーマリーオン型のデバイスとなる。
【０００３】
窒化物半導体を用いたデバイスは、高耐圧、高温動作、大電流密度、高速スイッチングおよび低オン抵抗といった特徴を有するため、パワーデバイスへの応用が検討されている。
しかし、パワーデバイスとして用いるためには、ゼロバイアス時に電流を遮断するノーマリーオフ型のデバイスである必要があるため、前述のようなＨＥＭＴは、パワーデバイスには適用できない。
【０００４】
ノーマリーオフ型の窒化物半導体ＨＥＭＴを実現するための構造は、たとえば、特許文献１において提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３３９５６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１は、ＡｌＧａＮ電子供給層にｐ型ＧａＮゲート層（窒化物半導体ゲート層）を積層し、その上にゲート電極を配置し、前記ｐ型ＧａＮゲート層から広がる空乏層によってチャネルを消失させることで、ノーマリーオフを達成する構成を開示している。特許文献１では、ゲート電極としてはｐ型ＧａＮゲート層とオーミック接合するＰｄ（パラジウム）からなるゲート電極が用いられている。
【０００７】
ゲート電極として、ｐ型ＧａＮゲート層とショットキー接合するＴｉＮ（窒化チタン）等の金属からなるゲート電極を用いることが考えられる。このような構成の窒化物半導体装置を比較対象装置という場合がある。比較対象装置では、窒化物半導体ゲート層とゲート電極とがショットキー接合されるため、ゲートリーク電流が大きくなり、窒化物半導体ゲート層が劣化しやすいという問題がある。
【０００８】
この発明の目的は、比較対象装置に比べてゲートリーク電流を低減できる窒化物半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
この発明の一実施形態に係る窒化物半導体装置は、電子走行層を構成する第１窒化物半導体層と、前記第１窒化物半導体層上に形成され、前記第１窒化物半導体層よりもバンドギャップが大きく、電子供給層を構成する第２窒化物半導体層と、前記第２窒化物半導体層上に配置されたゲート部とを含み、前記ゲート部は、前記第２窒化物半導体層上に配置されかつアクセプタ型不純物を含む窒化物半導体ゲート層と、前記窒化物半導体ゲート層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを含んでいる。
【００１０】
この構成では、窒化物半導体ゲート層とゲート電極との間にゲート絶縁膜が介在しているので、比較対象装置に比べてゲートリーク電流を低減できる。
この発明の一実施形態では、前記ゲート絶縁膜が、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＨｆＯ、ＨｆＮ、ＨｆＯＮ、ＨｆＳｉＯＮおよびＡｌＯＮのうちから選択された１つから構成されている。
【００１１】
この発明の一実施形態では、前記ゲート絶縁膜は、前記窒化物半導体ゲート層とｉｎ−ｓｉｔｕで成膜される、ｉｎ−ｓｉｔｕ  ＳｉＮからなる。
この発明の一実施形態では、ゲートリーク電流が、１ｎＡ／ｍｍ以下である。
この発明の一実施形態では、前記窒化物半導体ゲート層の膜厚は１００ｎｍ以下であり、前記ゲート絶縁膜の膜厚は３ｎｍ以上である。
【００１２】
この発明の一実施形態では、前記第１窒化物半導体層における前記第２窒化物半導体層とは反対側に配置され、バッファ層を構成する第３窒化物半導体層をさらに有する。
この発明の一実施形態では、前記窒化物半導体ゲート層と前記ゲート絶縁膜との界面の炭素濃度は、１×１０１３ｃｍ−２以下である。
この発明の一実施形態では、前記第１窒化物半導体層はＧａＮ層からなり、前記第２窒化物半導体層はＡｌＧａＮ層からなり、前記窒化物半導体ゲート層はｐ型ＧａＮ層からなる。
【００１３】
この発明の一実施形態では、前記第１窒化物半導体層はＧａＮ層からなり、前記第２窒化物半導体層はＡｌＧａＮ層からなり、前記窒化物半導体ゲート層はｐ型ＧａＮ層からなり、第３窒化物半導体層がＡｌＧａＮ層からなる。
この発明の一実施形態では、前記アクセプタ型不純物は、マグネシウムまたは鉄である。
【００１４】
この発明の一実施形態に係る窒化物半導体装置は、電子走行層を構成する第１窒化物半導体層と、前記第１窒化物半導体層上に形成され、前記第１窒化物半導体層よりもバンドギャップが大きく、電子供給層を構成する第２窒化物半導体層と、前記第２窒化物半導体層上に配置されたゲート部とを含み、前記ゲート部は、前記第２窒化物半導体層上に配置されかつアクセプタ型不純物を含む窒化物半導体ゲート層と、前記窒化物半導体ゲート層上に形成された窒素を含む窒素含有層と、前記窒素含有層上に配置されたゲート電極とを含む。
【００１５】
この発明の一実施形態では、前記窒素含有層の厚さが１０ｎｍ以下である。
この発明の一実施形態では、前記窒素含有層が、ＡｌＮ膜若しくはＳＩＮ膜の単膜またはＡｌＮ膜およびＳＩＮ膜の積層膜からなる。
この発明の一実施形態では、前記窒素含有層が、前記窒化物半導体ゲート層上に形成されたＡｌＮ膜と、前記ＡｌＮ膜上に形成されたＳＩＮ膜とからなる。
【００１６】
この発明の一実施形態では、前記窒素含有層と前記ゲート電極との間に形成されたゲート絶縁膜をさらに含む。
この発明の一実施形態では、前記ゲート絶縁膜が酸素を含む絶縁膜からなる。
この発明の一実施形態では、前記ゲート絶縁膜が、Ａｌ２Ｏ３膜またはＳｉＯ２膜からなる。
【００１７】
この発明の一実施形態では、ゲートリーク電流が、１ｎＡ／ｍｍ以下である。
【図面の簡単な説明】
【００１８】
【図１】図１は、この発明の第１実施形態に係る窒化物半導体装置の構成を説明するための断面図である。
【図２Ａ】図２Ａは、前記窒化物半導体装置の製造工程の一例を示す断面図である。
【図２Ｂ】図２Ｂは、図２Ａの次の工程を示す断面図である。
【図２Ｃ】図２Ｃは、図２Ｂの次の工程を示す断面図である。
【図２Ｄ】図２Ｄは、図２Ｃの次の工程を示す断面図である。
【図２Ｅ】図２Ｅは、図２Ｄの次の工程を示す断面図である。
【図２Ｆ】図２Ｆは、図２Ｅの次の工程を示す断面図である。
【図２Ｇ】図２Ｇは、図２Ｆの次の工程を示す断面図である。
【図３】図３は、第１比較例に係る窒化物半導体装置の構成を示す断面図である。
【図４】図４は、第１比較例のエネルギー分布を示すエネルギーバンド図である。
【図５】図５は、第１比較例の電界強度分布を示す電界強度分布図である。
【図６】図６は、本実施形態のエネルギー分布を示すエネルギーバンド図である。
【図７】図７は、本実施形態の電界強度分布を示す電界強度分布図である。
【図８】図８は、ゲート絶縁膜がＳｉＯ２からなる場合のエネルギー分布を示すエネルギーバンド図である。
【図９】図９は、ゲート絶縁膜がＳｉＯ２からなる場合の電界強度分布を示す電界強度分布図である。
【図１０】図１０は、この発明の第２実施形態に係る窒化物半導体装置の構成を説明するための断面図である。
【図１１】図１１は、図１０のゲート部の拡大断面図である。
【図１２】図１２は、第２実施形態のゲート部の第１変形例を示す拡大断面図である。
【図１３】図１３は、第２実施形態のゲート部の第２変形例を示す拡大断面図である。
【図１４】図１４は、ゲート電圧Ｖｇを５Ｖに設定した場合の高温ゲートバイアス試験結果を示すグラフである。
【図１５】図１４は、ゲート電圧Ｖｇを−３Ｖに設定した場合の高温ゲートバイアス試験結果を示すグラフである。
【発明を実施するための形態】
【００１９】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１実施形態に係る窒化物半導体装置の構成を説明するための断面図である。
窒化物半導体装置１は、基板２と、基板２の表面に形成されたバッファ層３と、バッファ層３上にエピタキシャル成長された第１窒化物半導体層４と、第１窒化物半導体層４上にエピタキシャル成長された第２窒化物半導体層５とを含む。さらに、この窒化物半導体装置１は、第２窒化物半導体層５上に形成されたゲート部２０とを含む。
【００２０】
さらに、この窒化物半導体装置１は、第２窒化物半導体層５およびゲート部２０を覆うパッシベーション膜９と、パッシベーション膜９上に積層されたバリアメタル膜１０とを含む。さらに、この窒化物半導体装置１は、パッシベーション膜９とバリアメタル膜１０との積層膜に形成されたソース電極用コンタクト孔１１およびドレイン電極用コンタクト孔１２を貫通して第２窒化物半導体層５にオーミック接触しているソース電極１３およびドレイン電極１４とを含む。ソース電極１３およびドレイン電極１４は、間隔を開けて配置されている。ソース電極１３は、ゲート部２０を覆うように形成されている。さらに、この窒化物半導体装置１は、ソース電極１３およびドレイン電極１４を覆う層間絶縁膜１５を含む。
【００２１】
基板２は、たとえば、低抵抗のシリコン基板であってもよい。低抵抗のシリコン基板は、たとえば、１×１０１７ｃｍ−３〜１×１０２０ｃｍ−３（より具体的には１×１０１８ｃｍ−３程度）の不純物濃度を有していてもよい。また、基板２は、低抵抗のシリコン基板の他、低抵抗のＧａＮ基板、低抵抗のＳｉＣ基板等であってもよい。基板２の厚さは６５０μｍ程度である。
【００２２】
バッファ層３は、この実施形態では、複数の窒化物半導体膜を積層した多層バッファ層から構成されている。この実施形態では、バッファ層３は、基板２の表面に接するＡｌＮ膜からなる第１バッファ層３Ａと、この第１バッファ層３Ａの表面（基板２とは反対側の表面）に積層されたＡｌＧａＮ膜からなる第２バッファ層３Ｂとから構成されている。第１バッファ層３Ａの膜厚は、１００ｎｍ〜３００ｎｍ程度である。第２バッファ層３Ｂの膜厚は、１００ｎｍ〜５μｍ程度である。
【００２３】
第１窒化物半導体層４は、電子走行層を構成している。この実施形態では、第１窒化物半導体層４は、アクセプタ型不純物がドーピングされたＧａＮ層からなり、その厚さは１００ｎｍ〜５μｍ程度である。アクセプタ型不純物の濃度は、４×１０１６ｃｍ−３以上であることが好ましい。この実施形態では、アクセプタ型不純物は、Ｃ（炭素）である。
第２窒化物半導体層５は、電子供給層を構成している。第２窒化物半導体層５は、第１窒化物半導体層４よりもバンドギャップの大きい窒化物半導体からなっている。具体的には、第２窒化物半導体層５は、第１窒化物半導体層４よりもＡｌ組成の高い窒化物半導体からなっている。窒化物半導体においては、Ａｌ組成が高いほどバッドギャップは大きくなる。この実施形態では、第２窒化物半導体層５は、Ａｌｘ１Ｇａ１−ｘ１Ｎ層（０＜ｘ１＜１）からなり、その厚さは１０ｎｍ〜３０ｎｍ程度である。
【００２４】
このように第１窒化物半導体層４（電子走行層）と第２窒化物半導体層５（電子供給層）とは、バンドギャップ（Ａｌ組成）の異なる窒化物半導体からなっており、それらの間には格子不整合が生じている。そして、第１窒化物半導体層４および第２窒化物半導体層５の自発分極ならびにそれらの間の格子不整合に起因するピエゾ分極によって、第１窒化物半導体層４と第２窒化物半導体層５との界面における第１窒化物半導体層４の伝導帯のエネルギーレベルはフェルミ準位よりも低くなる。これにより、第１窒化物半導体層４と第２窒化物半導体層５との界面に近い位置（たとえば界面から数Å程度の距離）には、二次元電子ガス（２ＤＥＧ）１６が広がっている。
【００２５】
ゲート部２０は、第２窒化物半導体層５上にエピタキシャル成長された窒化物半導体ゲート層６と、窒化物半導体ゲート層６上に形成されたゲート絶縁膜７と、ゲート絶縁膜７上に形成されたゲート電極８とを含む。窒化物半導体ゲート層６は、アクセプタ型不純物がドーピングされた窒化物半導体からなる。この実施形態では、窒化物半導体ゲート層６は、アクセプタ型不純物がドーピングされたＧａＮ層（ｐ型ＧａＮ層）からなっており、その厚さは１０ｎｍ〜１００ｎｍ程度である。窒化物半導体ゲート層６の膜厚は、１００ｎｍ以下であることが好ましい。この理由については後述する。この実施形態では、窒化物半導体ゲート層６の膜厚は、６０ｎｍである。
【００２６】
窒化物半導体ゲート層６に注入されるアクセプタ型不純物の濃度は、３×１０１７ｃｍ−３以上であることが好ましい。この実施形態では、アクセプタ型不純物は、Ｍｇ（マグネシウム）である。アクセプタ型不純物は、Ｆｅ等のＭｇ以外のアクセプタ型不純物であってもよい。窒化物半導体ゲート層６は、ゲート部２０の直下の領域において、第１窒化物半導体層４（電子走行層）と第２窒化物半導体層５（電子供給層）との界面に生じる二次元電子ガス１６を相殺するために設けられている。窒化物半導体ゲート層６の表面（上面）はＧａＮ結晶のｃ面であり、窒化物半導体ゲート層６の側面はＧａＮ結晶のｍ面である。
【００２７】
ゲート絶縁膜７は、窒化物半導体ゲート層６の表面（ｃ面）に接するように形成されている。ゲート絶縁膜７は、この実施形態では、窒化物半導体ゲート層６とｉｎ−ｓｉｔｕ（その場）で成膜されるｉｎ−ｓｉｔｕ  ＳｉＮからなる。ゲート絶縁膜７の厚さは、３ｎｍ〜３０ｎｍ程度である。ゲート絶縁膜７の膜厚は、３ｎｍ以上であることが好ましい。この実施形態では、ゲート絶縁膜７の膜厚は、３０ｎｍである。ゲート絶縁膜７は、ｉｎ−ｓｉｔｕ  ＳｉＮの他、ＳｉＮ（ｉｎ−ｓｉｔｕ  ＳｉＮを除く）、ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＨｆＯ、ＨｆＮ、ＨｆＯＮ、ＨｆＳｉＯＮ、ＡｌＯＮ等から構成されてもよい。
【００２８】
この実施形態では、窒化物半導体ゲート層６と前記ゲート絶縁膜７との界面の炭素濃度は、１×１０１３ｃｍ−２以下である。
ゲート電極８は、ゲート絶縁膜７の表面に接するように形成されている。ゲート電極８は、この実施形態では、ＴｉＮ層から構成されており、その厚さは５０ｎｍ〜２００ｎｍ程度である。ゲート電極８は、ソース電極用コンタクト孔１１寄りに偏って配置されている。
【００２９】
パッシベーション膜９は、第２窒化物半導体層５の表面（コンタクト孔１１，１２が臨んでいる領域を除く）およびゲート部２０の側面および表面を覆っている。この実施形態では、パッシベーション膜９はＳｉＮ膜からなり、その厚さ５０ｎｍ〜２００ｎｍ程度である。この実施形態では、パッシベーション膜９の厚さは、５０ｎｍである。
パッシベーション膜９上には、バリアメタル膜１０が積層されている。この実施形態では、バリアメタル膜１０はＴｉＮ膜からなり、その厚さは１０ｎｍ〜５０ｎｍ程度である。この実施形態では、バリアメタル膜１０の厚さは、２５ｎｍである。
【００３０】
ソース電極１３およびドレイン電極１４は、この実施形態では、第２窒化物半導体層５に接する下層（オーミックメタル層）１３Ａ，１４Ａと、下層１３Ａ，１４Ａに積層された中間層（主電極メタル層）１３Ｂ，１４Ｂと、中間層１３Ｂ，１４Ｂに積層された上層（バリアメタル層）１３Ｃ，１４Ｃとからなる。下層１３Ａ，１４Ａは、例えば、厚さが１０ｎｍ〜２０ｎｍ程度のＴｉ層である。中間層１３Ｂ，１４Ｂは、厚さが１００ｎｍ〜３００ｎｍ程度のＡｌ層である。上層１３Ｃ，１４Ｃは、例えば、厚さが１０ｎｍ〜５０ｎｍ程度のＴｉＮである。
【００３１】
層間絶縁膜１５は、例えば、Ｓｉ０２からなる。層間絶縁膜１５の厚さは、１μｍ程度である。
この窒化物半導体装置１では、第１窒化物半導体層４（電子走行層）上にバンドギャップ（Ａｌ組成）の異なる第２窒化物半導体層５（電子供給層）が形成されてヘテロ接合が形成されている。これにより、第１窒化物半導体層４と第２窒化物半導体層５との界面付近の第１窒化物半導体層４内に二次元電子ガス１６が形成され、この二次元電子ガス１６をチャネルとして利用したＨＥＭＴが形成されている。ゲート電極８は、ゲート絶縁膜７およびｐ型ＧａＮ層からなる窒化物半導体ゲート層６を挟んで第２窒化物半導体層５に対向している。
【００３２】
ゲート電極８の下方においては、ｐ型ＧａＮ層からなる窒化物半導体ゲート層６に含まれるイオン化アクセプタによって、第１窒化物半導体層４および第２窒化物半導体層５のエネルギーレベルが引き上げられるため、ヘテロ接合界面における伝導帯のエネルギーレベルはフェルミ順位よりも大きくなる。したがって、ゲート電極８（ゲート部２０）の直下では、第１窒化物半導体層４および第２窒化物半導体層５の自発分極ならびにそれらの格子不整合によるピエゾ分極に起因する二次元電子ガス１６が形成されない。よって、ゲート電極８にバイアスを印加していないとき（ゼロバイアス時）には、二次元電子ガス１６によるチャネルはゲート電極８の直下で遮断されている。こうして、ノーマリーオフ型のＨＥＭＴが実現されている。ゲート電極８に適切なオン電圧（たとえば３Ｖ）を印加すると、ゲート電極８の直下の第１窒化物半導体層４内にチャネルが誘起され、ゲート電極８の両側の二次元電子ガス１６が接続される。これにより、ソース−ドレイン間が導通する。
【００３３】
使用に際しては、たとえば、ソース電極１３とドレイン電極１４との間に、ドレイン電極１４側が正となる所定の電圧（たとえば２００Ｖ〜３００Ｖ）が印加される。その状態で、ゲート電極８に対して、ソース電極１３を基準電位（０Ｖ）として、オフ電圧（０Ｖ）またはオン電圧（３Ｖ）が印加される。
図２Ａ〜図２Ｇは、前述の窒化物半導体装置１の製造工程の一例を説明するための断面図であり、製造工程における複数の段階における断面構造が示されている。
【００３４】
まず、図２Ａに示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によって、基板２上に、バッファ層３および第１窒化物半導体層（電子走行層）４が順にエピタキシャル成長される。さらに、ＭＯＣＶＤ法によって、第１窒化物半導体層４上に第２窒化物半導体層（電子供給層）５がエピタキシャル成長される。
【００３５】
次に、図２Ｂに示すように、ＭＯＣＶＤ法によって、第２窒化物半導体層５上に、窒化物半導体ゲート層６の材料膜であるゲート層材料膜３１が形成される。次に、ゲート層材料膜３１上にゲート絶縁膜７の材料膜である絶縁材料膜３２が形成される。前述の実施形態のように、ゲート絶縁膜７がＳｉＮからなる場合には、ゲート層材料膜３１の成膜に引き続いて、同じＭＯＣＶＤ装置によって、絶縁材料膜３２を成膜することができる。この場合には、絶縁材料膜３２は、ゲート層材料膜３１とｉｎ−ｓｉｔｕ（その場）で成膜されるｉｎ−ｓｉｔｕ  ＳｉＮとなる。
【００３６】
なお、ゲート絶縁膜７がＳｉＮである場合、プラズマＣＶＤ法によって、ゲート層材料膜３１上に絶縁材料膜３２を成膜することもできる。また、ゲート絶縁膜７がＳｉＯ２等のＳｉＮ以外の絶縁材料から構成される場合には、プラズマＣＶＤ法、ＬＰＣＶＤ（Low Pressure CVD）法、ＡＬＤ(Atomic Layer Deposition)法等によって、ゲート層材料膜３１上に絶縁材料膜３２を成膜することができる。
【００３７】
この後、スパッタ法または蒸着法によって、絶縁材料膜３２上にゲート電極８の材料膜であるゲート電極膜３３が形成される。ゲート電極膜３３は、たとえば、ＴｉＮの金属膜からなる。
次に、図２Ｃに示すように、ゲート電極膜３３表面におけるゲート電極作成予定領域を覆うレジスト膜３４が形成される。そして、レジスト膜３４をマスクとして、ゲート電極膜３３、絶縁材料膜３２およびゲート層材料膜３１が選択的にエッチングされる。
【００３８】
これにより、ゲート電極膜３３がパターニングされてゲート電極８が得られる。また、絶縁材料膜３２およびゲート層材料膜３１が、ゲート電極８と同じパターンにパターニングされる。このようにして、第２窒化物半導体層５上に、窒化物半導体ゲート層６、ゲート絶縁膜７およびゲート電極８からなるゲート部２０が形成される。
次に、レジスト膜３４が除去される。この後、図２Ｄに示すように、プラズマＣＶＤ法またはＬＰＣＶＤ法によって、露出した表面全域を覆うように、パッシベーション膜９が形成される。そして、スパッタ法によって、パッシベーション膜９の表面に、バリアメタル膜１０が形成される。パッシベーション膜９は、たとえばＳｉＮ層からなる。バリアメタル膜１０は、たとえばＴｉＮ層からなる。
【００３９】
次に、図２Ｅに示すように、パッシベーション膜９とバリアメタル膜１０との積層膜に、ソース電極用コンタクト孔１１およびドレイン電極用コンタクト孔１２が形成される。
次に、図２Ｆに示すように、露出した表面全域を覆うようにソース・ドレイン電極膜３５が形成される。ソース・ドレイン電極膜３５は、下層としてのＴｉ層３５Ａ、中間層としてのＡｌ層３５Ｂおよび上層としてのＴｉＮ層３５Ｃを積層した積層金属膜からなり、各層を順に蒸着することによって形成される。
【００４０】
次に、図２Ｇに示すように、ソース・ドレイン電極膜３５がエッチングによってパターニングされ、さらにアニール処理が施されることによって、第２窒化物半導体層５にオーミック接触するソース電極１３およびドレイン電極１４が形成される。この際、ソース電極１３は、Ｔｉ層３５Ａからなる下層１３Ａと、Ａｌ層３５Ｂからなる中間層１３Ｂと、ＴｉＮ層３５Ｃからなる上層１３Ｃとから構成される。また、ドレイン電極１４は、Ｔｉ層３５Ａからなる下層１４Ａと、Ａｌ層３５Ｂからなる中間層１４Ｂと、ＴｉＮ層３５Ｃからなる上層１４Ｃとから構成される。
【００４１】
この後、ソース電極１３およびドレイン電極１４を覆うように、層間絶縁膜１５が形成されることにより、図１に示すような構造の窒化物半導体装置１が得られる。
以下において、図１の窒化物半導体装置１に対して、ゲート絶縁膜７が設けられていない構成の窒化物半導体装置を第１比較例ということにする。図３は、第１比較例に係る窒化物半導体装置１０１の構成を示す断面図である。第１比較例に係る窒化物半導体装置１０１では、ゲート部２０は、第２窒化物半導体層５上に形成された窒化物半導体ゲート層６と、窒化物半導体ゲート層６上に形成されたゲート電極８とからなる。第１比較例では、ｐ型ＧａＮからなる窒化物半導体ゲート層６にＴｉＮからなるゲート電極８がショットキー接合されている。第１比較例の窒化物半導体ゲート層６の膜厚は８０ｎｍである。なお、前述の窒化物半導体装置１の窒化物半導体ゲート層６の膜厚は６０ｎｍであり、ゲート絶縁膜７の膜厚は３０ｎｍである。
【００４２】
第１比較例に係る窒化物半導体装置１０１では、ゲート電極８が窒化物半導体ゲート層６にショットキー接合されているため、ゲートリーク電流が大きい。このため、窒化物半導体ゲート層６が劣化しやすい。
前述の実施形態に係る窒化物半導体装置１（以下、第１実施例という）では、窒化物半導体ゲート層６上にゲート絶縁膜７が形成され、そのゲート絶縁膜７上にゲート電極８が形成されている。つまり、第１実施例では、窒化物半導体ゲート層６とゲート電極８との間にゲート絶縁膜７が介在しているので、第１比較例に比べて、ゲートリーク電流を小さくすることができる。これにより、窒化物半導体ゲート層６が劣化しにくくなる。第１実施例では、ゲートリーク電流は、１ｎＡ／ｍｍ以下である。
【００４３】
また、後述するように、第１実施例では、第１比較例に比べて閾値電圧Ｖｔｈを高くすることができる。また、第１実施例では、第１比較例に比べて、窒化物半導体ゲート層６を薄くすることが可能となるため、窒化物半導体ゲート層６の電解強度を低減でき、窒化物半導体ゲート層６の経時絶縁破壊（TDDB：Time Dependent Dielectric Breakdown）が起こりにくくなる。さらに、第１実施例では、第１比較例に比べて、閾値電圧Ｖｔｈを安定させることができる。
【００４４】
第１実施例では、第１比較例に比べて閾値電圧Ｖｔｈを高くできる理由および第１比較例に比べて窒化物半導体ゲート層６を薄くできる理由について説明する。
図４は、第１比較例のエネルギー分布を示すエネルギーバンド図である。図５は、第１比較例の電界強度分布を示す電界強度分布図である。図４および図５において、ＧａＮは第１窒化物半導体層４を示し、ＡｌＧａＮは第２窒化物半導体層５を示し、Ｐ−ＧａＮは窒化物半導体ゲート層６を示し、Ｍｅｔａｌは、ゲート電極８を示している。図４において、ＥＣは伝導帯のエネルギーレベルであり、ＥＶは価電子帯のエネルギーレベルであり、ＥＦはフェルミ準位である。
【００４５】
第１比較例では、ゲート電極８は、窒化物半導体ゲート層６とショットキー接合される。ゲート電極８と窒化物半導体ゲート層６との界面の電位障壁（ショットキー障壁）ΦＢは、閾値電圧Ｖｔｈに影響を及ぼす。
図４の例では、閾値電圧Ｖｔｈは２［Ｖ］となる。窒化物半導体装置の閾値電圧Ｖｔｈは、Ｓｉ半導体装置の閾値電圧Ｖｔｈに比べて小さいので、閾値電圧Ｖｔｈを大きくすることが重要である。第１比較例において閾値電圧Ｖｔｈを上げるためには、窒化物半導体ゲート層６の膜厚を大きくする必要がある。ｐ−ＧａＮのアクセプタであるＭｇ，Ｆｅはメモリ効果を有するため、図５からわかるように、窒化物半導体ゲート層６の膜厚を大きくすると、窒化物半導体ゲート層６内部の電界強度は、ゲート電極８との境界部に近づくにつれて高くなる。また、窒化物半導体は、絶縁膜に比べて、許容できる電界強度が小さい。そのため、窒化物半導体ゲート層６の膜厚をあげることができず、閾値電圧Ｖｔｈを高くすることは困難である。窒化物半導体ゲート層６の膜厚は、通常、１００ｎｍ以下にされる。
【００４６】
図６は、第１実施例のエネルギー分布を示すエネルギーバンド図である。図７は、本実施例の電界強度分布を示す電界強度分布図である。図６および図７において、ＧａＮは第１窒化物半導体層４を示し、ＡｌＧａＮは第２窒化物半導体層５を示し、Ｐ−ＧａＮは窒化物半導体ゲート層６を示し、ＳｉＮはゲート絶縁膜７を示し、Ｍｅｔａｌはゲート電極８を示している。図６において、ＥＣは伝導帯のエネルギーレベルであり、ＥＶは価電子帯のエネルギーレベルであり、ＥＦはフェルミ準位である。
【００４７】
第１実施例では、窒化物半導体ゲート層６上にゲート絶縁膜７が形成されている。ゲート絶縁膜７内部の電界強度分布は一様で、ゲート絶縁膜７を厚くしても電界強度が増えることはない。そのため、第１実施例では、窒化物半導体ゲート層６の膜厚を第１比較例の窒化物半導体ゲート層６の膜厚に比べて薄くしながら（従ってゲート絶縁膜７におけるゲート電極８との境界での電界強度が小さいことを維持しながら）、閾値電圧Ｖｔｈを高く（図６では３［Ｖ］）とすることができる。
【００４８】
第１実施例では、窒化物半導体ゲート層６上にゲート絶縁膜７を形成することによって、閾値電圧Ｖｔｈを高くできるため、閾値電圧Ｖｔｈを高くするために窒化物半導体ゲート層６の膜厚を厚くする必要がない。そこで、第１実施例では、窒化物半導体ゲート層６の膜厚を第１比較例に比べて薄くしている。これにより、図７に示すように、第１実施例の窒化物半導体ゲート層６におけるゲート絶縁膜７との境界部での電解強度は、第１比較例の窒化物半導体ゲート層６におけるゲート電極８との境界部での電解強度を小さくなるから、第１実施例では、第１比較例に比べて窒化物半導体ゲート層６の経時絶縁破壊（TDDB）が起こりにくくなる。
【００４９】
なお、第１実施例において、ゲート絶縁膜７におけるゲート電極８との境界部での電解強度は、窒化物半導体ゲート層６におけるゲート絶縁膜７との境界部での電解強度よりも高くなるが、ゲート絶縁膜７の絶縁破壊電圧は、窒化物半導体ゲート層６の絶縁破壊電圧よりも大きいので問題はない。
次に、第１実施例では、第１比較例に比べて閾値電圧Ｖｔｈを安定させることができる理由について説明する。
【００５０】
ｐ型ＧａＮからなる窒化物半導体ゲート層６は、分極性材料であるため、その表面（ｃ面）には分極電荷が現れる。窒化物半導体装置の製造過程において、窒化物半導体ゲート層６の表面が大気に晒されると、その表面の分極電荷を打ち消すように、大気中の極性有機分子（カルボン酸、シロキ酸等）がその表面に付着する。
第１比較例では、ＣＶＤ装置によって窒化物半導体ゲート層６の材料膜（ゲート層材料膜）を形成した後、スパッタ装置によってゲート層材料膜上にゲート電極の材料膜（ゲート電極膜）が形成される。このため、窒化物半導体ゲート層６の表面が大気に晒されるので、その表面に大気中の有機分子が付着する。これにより、ショットキー障壁ΦＢの大きさが変動し、閾値電圧Ｖｔｈが不安定になる。
【００５１】
これに対して、第１実施例では、ＭＯＣＶＤ装置によって窒化物半導体ゲート層６の材料膜（ゲート層材料膜３１）を形成した後、引き続いて同じＭＯＣＶＤ装置によってゲート層材料膜３１上にｉｎ−ｓｉｔｕ  ＳｉＮからなるゲート絶縁膜７の材料膜（絶縁材料膜３２）が形成される。このため、窒化物半導体装置１の製造過程において、窒化物半導体ゲート層６の表面（ｃ面）は、大気に晒されない。このため、第１実施例では、第１比較例に比べて、窒化物半導体ゲート層６の表面（ｃ面）に有機分子が付着されにくい。これにより、第１実施例では、第１比較例に比べて、ゲート電極８とゲート絶縁膜７との界面の電位障壁ΦＢが安定し、閾値電圧Ｖｔｈが安定する。
【００５２】
なお、絶縁材料膜３２がｉｎ−ｓｉｔｕ  ＳｉＮ以外の材料、例えばＳｉＯ２からなる場合には、ＭＯＣＶＤ法によって窒化物半導体ゲート層６の材料膜（ゲート層材料膜３１）を形成した後、その表面が大気に晒されることになる。この場合には、プラズマＣＶＤ装置、ＬＰＣＶＤ装置、ＡＬＤ装置等の絶縁膜成膜装置内において、ゲート層材料膜３１を４００℃以上に加熱することにより、ゲート層材料膜３１の表面に付着した有機分子を除去した後に、絶縁材料膜３２を形成すればよい。
【００５３】
ゲート絶縁膜７がＳｉＯ２からなる場合のエネルギー分布および電界強度分布を図８および図９に示す。図８および図９の例では、ゲート絶縁膜（ＳｉＯ２）７の膜厚は３０ｎｍであり、窒化物半導体ゲート層（ｐ−ＧａＮ）６の膜厚は５０ｎｍである。
図１０は、この発明の第２実施形態に係る窒化物半導体装置の構成を説明するための断面図である。図１１は、図１０のゲート部の拡大断面図である。図１０において、前述の図１の各部に対応する部分には図１と同じ符号を付して示す。
【００５４】
第２実施形態に係る窒化物半導体装置１Ａは、第１実施形態と比べて、ゲート部の構造が異なっている。その他の点は、第１実施形態に係る窒化物半導体装置１と同様である。
以下、第２実施形態に係る窒化物半導体装置１Ａのゲート部２０Ａの構造について説明する。
ゲート部２０Ａは、第２窒化物半導体層５上にエピタキシャル成長された窒化物半導体ゲート層６と、窒化物半導体ゲート層６上に形成された窒素を含む窒素含有層５０と、窒素含有層５１上に形成されたゲート絶縁膜７と、ゲート絶縁膜７上に形成されたゲート電極８とを含む。
【００５５】
窒化物半導体ゲート層６は、アクセプタ型不純物がドーピングされた窒化物半導体からなる。この実施形態では、窒化物半導体ゲート層６は、アクセプタ型不純物がドーピングされたＧａＮ層（ｐ型ＧａＮ層）からなっており、その厚さは１０ｎｍ〜１００ｎｍ程度である。窒化物半導体ゲート層６の膜厚は、１００ｎｍ以下であることが好ましい。この実施形態では、窒化物半導体ゲート層６の膜厚は、６０ｎｍである。
【００５６】
窒化物半導体ゲート層６に注入されるアクセプタ型不純物の濃度は、３×１０１７ｃｍ−３以上であることが好ましい。この実施形態では、アクセプタ型不純物は、Ｍｇ（マグネシウム）である。アクセプタ型不純物は、Ｆｅ等のＭｇ以外のアクセプタ型不純物であってもよい。
窒素含有層５０は、この実施形態では、窒化物半導体ゲート層６上に形成されたＡｌＮ膜５１と、ＡｌＮ膜５１上に積層されたＳｉＮ膜との積層膜からなる。窒素含有層５０の膜厚は、１０ｎｍ以下であることが好ましい。この実施形態では、ＡｌＮ膜５１の膜厚は２ｎｍ程度あり、ＳｉＮ膜５２は５ｎｍ程度である。
【００５７】
ゲート絶縁膜７は、窒素含有層５０の表面に接するように形成されている。ゲート絶縁膜７は、この実施形態では、ＳｉＯ２からなる。ゲート絶縁膜７の厚さは、３ｎｍ〜３０ｎｍ程度である。ゲート絶縁膜７の膜厚は、３ｎｍ以上であることが好ましい。この実施形態では、ゲート絶縁膜７の膜厚は、３０ｎｍである。ゲート絶縁膜７は、ＳｉＯ２の他、Ａｌ２Ｏ３、ＳｉＮ、ＳｉＯＮ、ＡｌＮ、ＡｌＯＮ、ＨｆＯ、ＨｆＮ、ＨｆＯＮ、ＨｆＳｉＯＮ、ＡｌＯＮ等から構成されてもよい。
【００５８】
ゲート電極８は、ゲート絶縁膜７の表面に接するように形成されている。ゲート電極８は、この実施形態では、ＴｉＮ層から構成されており、その厚さは５０ｎｍ〜２００ｎｍ程度である。ゲート電極８は、ソース電極用コンタクト孔１１寄りに偏って配置されている。
この第２実施形態では、窒化物半導体ゲート層６上に窒素含有層５０が形成され、その窒素含有層５０上にゲート絶縁膜７が形成され、そのゲート絶縁膜７上にゲート電極８が形成されている。つまり、第２実施形態では、窒化物半導体ゲート層６とゲート電極８との間にゲート絶縁膜７が介在しているので、第１比較例に比べて、ゲートリーク電流を小さくすることができる。これにより、窒化物半導体ゲート層６が劣化しにくくなる。第２実施形態では、ゲートリーク電流は、１ｎＡ／ｍｍ以下である。
【００５９】
また、第２実施形態では、第１実施形態と同様な理由により、第１実施形態と同様な効果が得られる。すなわち、第２実施形態では、第１比較例に比べて閾値電圧Ｖｔｈを高くすることができる。また、第２実施形態では、第１比較例に比べて、窒化物半導体ゲート層６を薄くすることが可能となるため、窒化物半導体ゲート層６の電解強度を低減でき、窒化物半導体ゲート層６の経時絶縁破壊（TDDB）が起こりにくくなる。
【００６０】
さらに、第２実施形態では、窒化物半導体ゲート層６上に窒素含有層５０が形成されているので、ゲート絶縁膜７がＳｉＯ２等のように酸素を含む絶縁膜から構成されている場合でも、閾値電圧Ｖｔｈを安定させることができるという効果が得られる。以下、この点について説明する。
酸素を含む絶縁膜からなるゲート絶縁膜７を窒化物半導体ゲート層６の表面に接するように形成した場合、窒化物半導体ゲート層６が酸化し、窒化物半導体ゲート層６上にＧａ酸化膜が形成されるおそれがある。窒化物半導体ゲート層６上にＧａ酸化膜が形成されると、閾値電圧Ｖｔｈが変動しやすくなる。
【００６１】
第２実施形態では、窒化物半導体ゲート層６上に窒素含有層５０が形成されているので、窒化物半導体ゲート層６の酸化を抑制することができ、閾値電圧Ｖｔｈを安定させることができる。より具体的には、窒化物半導体ゲート層６上に形成されたＡｌＮ膜５１は、下地窒化物半導体（窒化物半導体ゲート層６）表面を再構成する界面制御層として作用する。ＡｌＮ膜５１上に形成されたＳｉＮ層５２は、ゲート絶縁膜７が酸素原子を持つ物質の場合にプロセス中に生じるＡｌＮ膜５１の酸化を抑制する酸化防止層として作用する。このようなＡｌＮ膜５１およびＳｉＮ層５２の働きによって、窒化物半導体ゲート層６とゲート絶縁膜７の間に良好な界面を形成することができる。
【００６２】
図１２は、第２実施形態のゲート部の第１変形例を示す拡大断面図である。
図１２のゲート部２０Ｂは、窒化物半導体ゲート層６と、窒化物半導体ゲート層６上に形成された窒素含有層５０Ａと、窒素含有層５０Ａ上に形成されたゲート絶縁膜７と、ゲート絶縁膜７上に形成されたゲート電極８とを含む。図１２のゲート部２０Ｂは、図１１のゲート部２０Ａに比べて、窒素含有層５０Ａの構成が異なっている。窒素含有層５０Ａは、窒化物半導体ゲート層６上に形成されたＳｉＮ膜の単膜から構成されている。この例では、窒素含有層５０Ａの膜厚は、２ｎｍ程度である。
【００６３】
図１３は、第２実施形態のゲート部の第２変形例を示す拡大断面図である。
図１３のゲート部２０Ｃは、窒化物半導体ゲート層６と、窒化物半導体ゲート層６上に形成された窒素含有層５０Ｂと、窒素含有層５１上に形成されたゲート絶縁膜７と、ゲート絶縁膜７上に形成されたゲート電極８とを含む。図１３のゲート部２０Ｃは、図１１のゲート部２０Ａに比べて、窒素含有層５０Ｂの構成が異なっている。窒素含有層５０Ｂは、窒化物半導体ゲート層６上に形成されたＳｉＮ膜５３と、ＳｉＮ膜５３上に形成されたＡｌＮ膜５４とから構成されている。この例では、ＳｉＮ膜５３の膜厚は、５ｎｍ程度であり、ＡｌＮ膜５４の膜厚は、２ｎｍ程度である。
【００６４】
以下において、図１０に示される第２実施形態に係る窒化物半導体装置１Ａに対して、窒素含有層５０が設けられていない構成の窒化物半導体装置を第２比較例ということにする。また、図１０に示される第２実施形態に係る窒化物半導体装置１Ａを、第２実施例ということにする。
第２実施例および第２比較例に対して、温度が１５０℃の環境下で、ゲート電圧Ｖｇを５Ｖに設定した場合と−３Ｖに設定した場合の２種類の高温ゲートバイアス試験（HTGB : High Temperature Gate Bias test）を行い、閾値電圧Ｖｔｈの変化量ΔＶｔｈを測定した。高温ゲートバイアス試験とは、高温下でソース・ドレイン間をショートさせた状態でゲートのみにバイアスを印可する試験である。
【００６５】
高温ゲートバイアス試験の開始前および開始後の所定の複数のタイミングにおいて、閾値電圧Ｖｔｈを測定し、試験開始前に測定した閾値電圧Ｖｔｈからの閾値電圧Ｖｔｈの変化量ΔＶｔｈを測定した。ただし、ドレインゲート電圧Ｖｄが０．１Ｖでドレイン電流Ｉｄが１００μＡのときをＨＥＭＴのオン状態と定義して、そのときゲート・ソース間電圧Ｖｇｓを閾値電圧Ｖｔｈとした。
【００６６】
図１４は、ゲート電圧Ｖｇを５Ｖに設定した場合の高温ゲートバイアス試験結果を示すグラフである。図１５は、ゲート電圧Ｖｇを−３Ｖに設定した場合の高温ゲートバイアス試験結果を示すグラフである。図１４および図１５において、”SiO2 only”は第２比較例を示し、” AlN/SiN/ SiO2”は第２実施例を示している。
図１４および図１５から、第２実施例では、ゲート電圧Ｖｇを５Ｖである場合および−３Ｖである場合の両方において、閾値電圧Ｖｔｈの変化量ΔＶｔｈが小さいことがわかる。
【００６７】
以上、この発明の第１および第２実施形態について説明したが、この発明は、さらに他の形態で実施することもできる。たとえば、前述の実施形態では、第１窒化物半導体層（電子走行層）４がＧａＮ層からなり、第２窒化物半導体層（電子供給層）５がＡｌＧａＮ層からなる例について説明したが、第１窒化物半導体層４と第２窒化物半導体層５とはバンドギャップ（例えばＡｌ組成）が異なっていればよく、他の組み合わせも可能である。たとえば、第１窒化物半導体層４／第２窒化物半導体層５の組み合わせとしては、ＧａＮ／ＡｌＮ、ＡｌＧａＮ／ＡｌＮなどを例示できる。
【００６８】
また、前述の第１および第２実施形態では、基板２の材料例としてシリコンを例示したが、ほかにも、サファイア基板やＧａＮ基板などの任意の基板材料を適用できる。
また、前述の第１および第２実施形態では、ゲート電極７を窒化物半導体ゲート層６に接合させたとすると、それらがショットキー接合するような材料からゲート電極７が構成されている場合について説明した。しかし、ゲート電極７を窒化物半導体ゲート層６に接合させたとすると、それらがオーミック接合するような材料からゲート電極７が構成されている場合にも、この発明を適用することができる。
【００６９】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【００７０】
１，１Ａ  窒化物半導体装置
２  基板
３  バッファ層
３Ａ  第１バッファ層
３Ｂ  第２バッファ層
４  第１窒化物半導体層
５  第２窒化物半導体層
２０，２０Ａ，２０Ｂ，２０Ｃ  ゲート部
６  窒化物半導体ゲート層
７  ゲート絶縁膜
８  ゲート電極
９  パッシベーション膜
１０  バリアメタル膜
１１  ソース電極用コンタクト孔
１２  ドレイン電極用コンタクト孔
１３  ソース電極
１４  ドレイン電極
１３Ａ，１４Ａ  下層
１３Ｂ，１４Ｂ  中間層
１３Ｃ，１４Ｃ  上層
１５  層間絶縁膜
１６  二次元電子ガス
３１  ゲート層材料膜
３２  絶縁材料膜
３３  ゲート電極膜
３４  レジスト膜
３５  ソース・ドレイン電極膜
５０，５０Ａ，５０Ｂ  窒素含有層
【図１】
2018160668.tif 000003
【図２Ａ】
2018160668.tif 000004
【図２Ｂ】
2018160668.tif 000005
【図２Ｃ】
2018160668.tif 000006
【図２Ｄ】
2018160668.tif 000007
【図２Ｅ】
2018160668.tif 000008
【図２Ｆ】
2018160668.tif 000009
【図２Ｇ】
2018160668.tif 000010
【図３】
2018160668.tif 000011
【図４】
2018160668.tif 000012
【図５】
2018160668.tif 000013
【図６】
2018160668.tif 000014
【図７】
2018160668.tif 000015
【図８】
2018160668.tif 000016
【図９】
2018160668.tif 000017
【図１０】
2018160668.tif 000018
【図１１】
2018160668.tif 000019
【図１２】
2018160668.tif 000020
【図１３】
2018160668.tif 000021
【図１４】
2018160668.tif 000022
【図１５】
2018160668.tif 000023