(57)【要約】【課題】複数の画素の信号を平均化して読み出す場合と、平均化しないで読み出す場合とで、同じ動作タイミングで駆動することが可能な撮像素子および撮像装置を提供すること。【解決手段】撮像素子の画素領域には、光電変換部で発生した信号電荷の電位をゲートに入力し、電源電圧に接続された増幅トランジスタと、増幅トランジスタと信号線とに接続される選択トランジスタとを有する画素が２次元配列される。また、撮像素子は、一定の割合で電位が変化するランプ信号をゲートに入力する参照トランジスタと、参照トランジスタと信号線とに接続される定電流源とを有するＡＤ変換回路を有する。複数の画素の信号を平均化して読み出す場合は、平均化しないで読み出す場合とランプ信号の電位または参照トランジスタのドライブ能力を変更する。【選択図】  図２
2018160778.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部で発生した信号電荷の電位をゲートに入力し、電源電圧に接続された増幅トランジスタと、前記増幅トランジスタと信号線とに接続される選択トランジスタとを有する画素が２次元配列された画素領域と、
一定の割合で電位が変化するランプ信号をゲートに入力する参照トランジスタと、前記参照トランジスタと前記信号線とに接続される定電流源とを有するＡＤ変換回路と、
を有し、
前記信号線あたり１つの選択トランジスタをオンさせて信号電荷の電位をＡＤ変換する場合と、前記信号線あたり複数の選択トランジスタをオンさせて信号電荷の電位をＡＤ変換する場合とで、前記ランプ信号の電位または参照トランジスタのドライブ能力を変更することを特徴とする撮像素子。
【請求項２】
前記信号線あたり複数の選択トランジスタをオンさせて信号電荷の電位をＡＤ変換する場合は、前記信号線あたり１つの選択トランジスタをオンさせて信号電荷の電位をＡＤ変換する場合よりも、前記ランプ信号の初期電位を上昇させることを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記信号線あたりオンする選択トランジスタの数が多いほど、前記初期電位を大きく上昇させることを特徴とする請求項２に記載の撮像素子。
【請求項４】
前記初期電位の上昇分が、前記定電流源の供給する電流の大きさと、前記選択トランジスタもしくは前記参照トランジスタの利得係数に基づくことを特徴とする請求項２または３に記載の撮像素子。
【請求項５】
前記定電流源が供給する電流を小さくして、前記初期電位の上昇幅を制御することを特徴とする請求項２から４のいずれか１項に記載の撮像素子。
【請求項６】
前記信号線あたり複数の選択トランジスタをオンさせて信号電荷の電位をＡＤ変換する場合は、前記信号線あたり１つの選択トランジスタをオンさせて信号電荷の電位をＡＤ変換する場合よりも、前記参照トランジスタのドライブ能力を向上させることを特徴とする請求項１に記載の撮像素子。
【請求項７】
前記ＡＤ変換回路は複数の参照トランジスタを有し、前記信号線あたり複数の選択トランジスタをオンさせて信号電荷の電位をＡＤ変換する場合は、前記信号線あたり１つの選択トランジスタをオンさせて信号電荷の電位をＡＤ変換する場合よりも多くの参照トランジスタを有効とすることにより、前記参照トランジスタのドライブ能力を向上させることを特徴とする請求項１または６に記載の撮像素子。
【請求項８】
前記ＡＤ変換回路はドライブ能力の異なる複数の参照トランジスタを有し、前記信号線あたり複数の選択トランジスタをオンさせて信号電荷の電位をＡＤ変換する場合は、前記信号線あたり１つの選択トランジスタをオンさせて信号電荷の電位をＡＤ変換する場合よりもドライブ能力の高い参照トランジスタを有効とすることにより、前記参照トランジスタのドライブ能力を向上させることを特徴とする請求項１または６に記載の撮像素子。
【請求項９】
前記信号線あたり複数の選択トランジスタをオンさせて信号電荷の電位をＡＤ変換する場合は、前記信号線あたり１つの選択トランジスタをオンさせて信号電荷の電位をＡＤ変換する場合よりも、変化率の小さい前記ランプ信号を用いることを特徴とする請求項１から８のいずれか１項に記載の撮像素子。
【請求項１０】
前記ＡＤ変換回路は垂直信号線ごとに設けられることを特徴とする請求項１から９のいずれか１項に記載の撮像素子。
【請求項１１】
前記ＡＤ変換回路は複数行×複数列の画素ごとに設けられることを特徴とする請求項１から９のいずれか１項に記載の撮像素子。
【請求項１２】
前記ＡＤ変換回路は、前記画素領域と異なる基板に形成されることを特徴とする請求項１から１１のいずれか１項に記載の撮像素子。
【請求項１３】
請求項１から１２のいずれか１項に記載の撮像素子と、
ランプ信号生成回路と、
前記撮像素子の制御信号を生成するタイミング発生回路と、
前記ランプ信号生成回路および前記タイミング発生回路の動作を制御する制御手段と、
を有することを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子および撮像装置に関する。
【背景技術】
【０００２】
撮像装置が有する表示部の解像度より撮像素子の解像度（画素数）が多いことから、表示用の画像については撮像素子から読み出す画素の数を減らして読み出しフレームレートを高めることが知られている。また、単に画素を間引いて読み出す代わりに、近接した画素の信号を疑似的に平均化して読み出すことにより、画素数低減による画質劣化を抑制することが知られている（特許文献１）。
【０００３】
また、特許文献２には、画素と、電流路形成ブロックと、電流経路と、比較部とを有する比較器を備える撮像素子が記載されている。電流路形成ブロックは、画素のそれぞれの電荷電圧変換部がゲートに入力されたＭＯＳトランジスタを有する。電流経路は、参照電位がゲートに供給されるＭＯＳトランジスタを差動対とする演算増幅器を有し、比較部の出力に基づいて画素の信号に対応するデジタル信号を得ることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−９８５４８号公報
【特許文献２】特開２００１−２２３５６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１では、異なる増幅トランジスタに接続された転送トランジスタが同時にオンしたとき、異なる増幅トランジスタの出力信号を１つの垂直信号線に出力して、複数の画素の信号を平均化している。例えば特許文献２の構成を用いて垂直信号線の電位に対応するデジタル信号を得ることを考える。この場合、垂直信号線に１つの画素の信号だけを出力する場合と、複数の画素の信号を出力して平均化する場合とでは、各画素の信号が等しくても、得られるデジタル信号が変わってしまう。これは、それぞれの場合で比較器に流れる電流値が異なるからである。
【０００６】
本発明はこのような従来技術の課題に鑑みてなされたものである。本発明の目的は、複数の画素の信号を平均化して読み出す場合と、平均化しないで読み出す場合とで、同じ動作タイミングで駆動することが可能な撮像素子および撮像装置を提供することにある。
【課題を解決するための手段】
【０００７】
上述の目的は、光電変換部で発生した信号電荷の電位をゲートに入力し、電源電圧に接続された増幅トランジスタと、増幅トランジスタと信号線とに接続される選択トランジスタとを有する画素が２次元配列された画素領域と、一定の割合で電位が変化するランプ信号をゲートに入力する参照トランジスタと、参照トランジスタと信号線とに接続される定電流源とを有するＡＤ変換回路と、を有し、信号線あたり１つの選択トランジスタをオンさせて信号電荷の電位をＡＤ変換する場合と、信号線あたり複数の選択トランジスタをオンさせて信号電荷の電位をＡＤ変換する場合とで、ランプ信号の電位または参照トランジスタのドライブ能力を変更することを特徴とする撮像素子によって達成される。
【発明の効果】
【０００８】
本発明によれば、複数の画素の信号を平均化して読み出す場合と、平均化しないで読み出す場合とで、同じ動作タイミングで駆動することが可能な撮像素子および撮像装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】実施形態に係る撮像装置の構成を示すブロック図
【図２】実施形態に係る撮像素子の構成を示すブロック図
【図３】実施形態に係る撮像素子の駆動方法を示すタイミングチャート
【図４】実施形態に係る撮像素子の制御構成を示すブロック図
【図５】第１実施形態に係る撮像素子の構成を示すブロック図
【図６】第１実施形態に係る撮像装置の制御を示すフローチャート
【図７】第２実施形態に係る撮像素子の構成を示すブロック図
【図８】第２実施形態に係る撮像素子の駆動方法を示すタイミングチャート
【図９】第２実施形態に係る撮像装置の制御を示すフローチャート
【発明を実施するための形態】
【００１０】
以下、本発明の例示的な実施形態を、添付図面に基づいて詳細に説明する。なお、以下では、本発明に係る固体撮像素子をデジタルカメラに適用した実施形態を説明する。しかし、本発明に係る固体撮像素子は、撮像装置のみならず、携帯電話機（スマートフォンを含む）、メディアプレーヤ、ゲーム機、パーソナルコンピュータ、ドライブレコーダなどを含む、固体撮像素子を適用可能な任意の電子機器に適用可能である。
【００１１】
●（第１実施形態）
図１は、本発明の実施形態に係るデジタルカメラ１００の機能構成例を示すブロック図である。撮影光学系１０は、フォーカスレンズ、絞り兼用シャッタ（以下、単に絞りと呼ぶ）などを有し、被写体像を撮像素子１の撮像面に形成する。フォーカスレンズや絞りなどの可動部材は光学系駆動回路９によって駆動される。
【００１２】
撮像素子１は例えばＣＭＯＳイメージセンサであり、複数の画素が２次元的に配列されている。撮像素子１はまた、画素列ごとにＡＤ変換器を有する列並列型またはカラム型ＡＤ変換アーキテクチャを有し、個々の画素が光電変換によって蓄積した電荷（電圧）をＡＤ変換して、１画面分のデジタル画像信号を出力する。デジタル画像信号は画像メモリ２に転送される。
【００１３】
画像処理部３は、画像メモリ２に転送されたデジタル画像信号に対し、ホワイトバランス調整、色補間（デモザイク）、ノイズリダクション、シャープネス調節、色調補正、スケーリング、符号化など、表示用や記録用の画像データを生成するための処理を適用する。画像処理部３はまた、自動露出制御（ＡＥ）や自動焦点検出（ＡＦ）に用いるためのさまざまな評価値や情報をデジタル画像信号から求める。例えば画像処理部３はデジタル画像信号の輝度値に関する情報や、焦点検出領域内の画素のコントラスト情報、人物の顔のような被写体領域に関する情報などを求めることができるが、これらに限定されない。画像処理部３はさらに、記録媒体７に記録された画像データを表示部１２に表示するための画像処理、例えば復号やスケーリングなどの処理を実行する。画像処理部３はＤＳＰ、ＡＳＩＣ、ＡＳＳＰなどの１つ以上によって実施されてよい。
【００１４】
システム制御部４は、１つ以上のプログラマブルプロセッサ（以下、ＣＰＵと呼ぶ）を有し、例えばＲＯＭ５に記憶されたプログラムをシステムメモリ１４に読み込んで実行することにより、デジタルカメラ１００の機能を実現する。なお、システム制御部４が実行する処理の一部は、ＡＳＩＣやＡＳＳＰといったハードウェアによって実施されてもよい。また、画像処理部３が実行する動作の少なくとも一部を、システム制御部４を構成するＣＰＵがソフトウェアを実行することにより実施してもよい。後述する撮像素子１の動作は、システム制御部４がＲＯＭ５に記憶された駆動パターンの１つに基づいてタイミング発生回路８の動作を制御することによって実現される。
【００１５】
ＲＯＭ５は不揮発性メモリであり、少なくとも一部が書き換え可能であってよい。ＲＯＭ５はシステム制御部４が実行するプログラム、各種の設定値、定数、ＧＵＩなどの表示用データなどを記憶する。
【００１６】
記録回路６は画像処理部３が生成する記録用の画像データを所定のファイルシステムに従って例えばメモリカードである記録媒体７に記録する。また記録回路６は記録媒体７に記録された画像データを読み出して画像処理部３に供給する。
【００１７】
タイミング発生回路（ＴＧ）８は、撮像素子１が有する垂直走査回路および水平走査回路、カウンタ、ランプ信号生成回路１１の動作や初期化などを制御するタイミング信号を生成する。
【００１８】
ランプ信号生成回路（ＲＡＭＰ）１１は、時間と共に一定割合で増加または減少する参照電位を有するランプ信号を発生する。ランプ信号の電圧変化率（傾き）は、タイミング発生回路８の発生する信号を通じて変更することができる。
【００１９】
表示部１２は例えばタッチディスプレイであり、システム制御部４の制御により、デジタルカメラ１００の情報、ライブビュー画像、撮影または再生された画像、ＧＵＩなどを表示する。
【００２０】
操作部１３はユーザがデジタルカメラ１００に指示を入力するためのボタン、スイッチ、ダイヤルなどの入力デバイス群の総称である。表示部１２がタッチディスプレイの場合、タッチパネルは操作部１３の一部を構成する。操作部１３を構成する入力デバイスには特定の機能が固定的に、あるいは動的に割り当てられる。例えばシャッタボタン、動作モード切替ダイヤル、動画記録ボタンなどは機能が固定的に割り当てられる。一方、方向キー（十字キー）やメインダイヤルなどにはデジタルカメラ１００の動作状態や表示部１２の表示状態に応じて動的に機能が割り当てられる。なお、図１はデジタルカメラ１００が有する機能の一部を示すに過ぎない。
【００２１】
図２は、撮像素子１と周辺回路の構成例を示す図である。撮像素子１の画素領域２０に２次元配列された複数の画素のうち、第ｐ行目、第ｑ列目に存在する画素を画素１（ｐｑ）と表す。画素はいずれも同じ構成を有するが、図２では画素１（００）の構成を示している。画素１（００）は、撮影光学系１０から入射した光の強度に応じた信号電荷を発生する光電変換部であるフォトダイオードＰＤを有する。フォトダイオードＰＤで発生した信号電荷は、転送トランジスタＴＸによって増幅トランジスタＳＦのゲートに印加される。転送トランジスタＴＸと増幅トランジスタＳＦとの接続経路は、信号電荷を電圧に変換する電荷電圧変換部として機能する。リセットトランジスタＲＥＳは変換部の電圧（信号電位）を電源電圧ＶＤＤでリセットする。選択トランジスタＳＥＬのドレインは、増幅トランジスタＳＦのソースに接続される。図２では画素領域２０内の８行４列の３２画素分を模式的に示しているが、現在一般的なデジタルカメラに用いられる撮像素子では、画素領域２０に数百万〜数千万の画素が配列されている。
【００２２】
垂直走査回路は、同じ信号線に接続された画素群を単位として、読み出し対象の画素を選択するために、転送トランジスタＴＸ、リセットトランジスタＲＥＳ、選択トランジスタＳＥＬの動作を制御する。システム制御部４による制御に応じてタイミング発生回路８が発生するタイミング信号により、垂直走査回路は、同時に複数行の画素を選択する疑似平均化駆動も可能である。
【００２３】
選択トランジスタＳＥＬのソースは定電流源Ｉｓｓに接続される。また、参照トランジスタＲＥＦのゲートにはランプ信号ＲＡＭＰが印加される。選択トランジスタＳＥＬ、参照トランジスタＲＥＦ、および抵抗Ｒは比較器を構成する。参照トランジスタＲＥＦと増幅トランジスタＳＦとは、閾値電圧、利得係数β（β∝ゲート幅／ゲート長）などの特性が等しい。
【００２４】
抵抗Ｒと参照トランジスタＲＥＦはまた、画素１（００）と共通の電源電圧ＶＤＤに接続され、かつ参照トランジスタＲＥＦのソースが電流源Ｉｓｓに接続されている。そのため、画素１（００）の信号電位を伝える増幅トランジスタＳＦと、選択トランジスタＳＥＬとは、電流ミラー回路を形成する。したがって、定電流源Ｉｓｓが供給する定電流が増幅トランジスタＳＦおよび選択トランジスタＳＥＬ（第１の経路）を流れるか、抵抗ＲおよびＲＥＦ（第２の経路）を流れるかは、画素１（００）の信号電位とランプ信号ＲＡＭＰとの大小関係により決まる。
【００２５】
なお、画素１（００）の信号電位とランプ信号ＲＡＭＰとが等しいとき、第１および第２の経路のそれぞれに定電流源Ｉｓｓが供給する電流の半分（Ｉｓｓ／２）が流れる。このとき抵抗Ｒの両端間の電圧は、Ｒ・Ｉｓｓ／２となる。（電源電圧ＶＤＤ−Ｒ・Ｉｓｓ／２）を閾値と設定し、カウンタＣＮＴのイネーブル信号として入力しておけば、ランプ信号ＲＡＭＰを発生してから画素１（００）の信号電位との大小関係が反転する瞬間までの時間をカウンタＣＮＴの値によって計測できる。そして、ＡＤ変換回路ＡＤ０は、カウンタ値を画素１（００）の電荷電圧のデジタル値とする。このように、電流ミラー回路を構成することで、画素１（００）からアナログ画素信号を出力することなく、参照トランジスタＲＥＦによってランプ信号ＲＡＭＰとアナログ画素信号の電位を比較することができる。特に、行選択が行われると選択行の画素信号電位が直ちに比較器に入力されるのと同様であるため、ＡＤ変換に要する時間を短縮することが可能になる。
【００２６】
ＡＤ変換回路ＡＤ０は比較的簡易な回路構成でありながら、画素の信号電位静定とＡＤ変換動作を一部並列化して実行可能なため、読み出しの高速化が実現できる。ここでは画素１（００）の信号電位読み出しに関して説明したが、画素１（ｐ０）の読み出し動作は画素１（００）の読み出し動作と同じである。ＡＤ変換回路ＡＤ０と同じ構成のＡＤ変換回路が画素列ごとに設けられ、ｑ列目の画素列に設けられたＡＤ変換回路をＡＤｑと表記する。
【００２７】
水平走査回路は、ＡＤ変換回路ＡＤｑのカウント値（デジタル画素信号）を水平方向に順次選択して水平信号線ＨＬに転送し、一画素行分のデジタル画像信号を出力する。
【００２８】
（第１の駆動モード）
図３は画素領域２０の任意の画素行について、画素から信号を読み出し、ＡＤ変換を行ってデジタル画像信号を出力するまでの、第１の駆動モードにおける撮像素子１の駆動動作に関するタイミングチャートの一例である。第１の駆動モードでは、垂直信号線あたり１つの選択トランジスタだけがオンする。
ｔ０〜ｔ９は時刻を表し、時刻ｔ０からｔ８で画素信号の読み出しからＡＤ変換までを実行し、時刻ｔ８からｔ９においてデジタル画像信号を水平走査して出力する。
【００２９】
ＰＳＥＬ（ｐ）、ＰＲＥＳ（ｐ）およびＰＴＸ（ｐ）は、第ｐ行目の画素１（ｐｑ）内の選択トランジスタＳＥＬ、リセットトランジスタＲＥＳ、および転送トランジスタＴＸのゲートに印加する電圧のＨｉ期間とＬｏ期間とを示す。各トランジスタはゲートに印加される電圧のＨｉ期間にオンし、Ｌｏ期間にオフする。ＲＡＭＰはランプ信号ＲＡＭＰの電位を示す。ＲおよびＣＮＴはそれぞれ、第ｑ列目のＡＤ変換回路ＡＤｑに含まれる比較器の出力端子の電位およびカウンタＣＮＴの値を示す。また、ＨＳＲは、水平走査回路の発生する水平走査信号である。各信号はシステム制御部４が駆動パターンに従ってＴＧ８の動作を制御することによって生成される。
【００３０】
まず、時刻ｔ０からｔ１において、システム制御部４は、ＰＲＥＳ（ｐ）をＨｉにさせる。これにより、システム制御部４は、リセットトランジスタＲＥＳをオンとして電荷電圧変換部の電位を電源電圧ＶＤＤにリセットする。実際には、電荷電圧変換部の電位は、電源電圧ＶＤＤよりリセットトランジスタＲＥＳの閾値電圧Ｖｔｈ（ＲＥＳ）だけ下がった電位ＶＤＤ−Ｖｔｈ（ＲＥＳ）にリセットされる。リセット後の電位を基準レベルＮとする。
【００３１】
時刻ｔ１においてシステム制御部４はＰＲＥＳ（ｐ）をＬｏにする。これによりリセットトランジスタＲＥＳはオフとなり、電荷電圧変換部は浮遊状態となる。時刻ｔ０からＰＳＥＬ（ｐ）はＨｉであるため、電源電圧ＶＤＤ、増幅トランジスタＳＦ、選択トランジスタＳＥＬ、定電流源Ｉｓｓによってソースフォロワ回路が形成される。このとき、増幅トランジスタＳＦのゲート電位はランプ信号ＲＡＭＰよりも高いため、定電流源Ｉｓｓからの電流Ｉｓｓは、専ら増幅トランジスタＳＦと選択トランジスタＳＥＬに流れる。そのため、選択トランジスタＳＥＬのソース電位は以下の式１で表すことができる。
【００３２】
選択トランジスタＳＥＬのソース電位＝
ＶＤＤ−Ｖｔｈ（ＲＥＳ）−Ｖｔｈ（ＳＦ）−Ｖｔｈ（ＳＥＬ）−√２Ｉｓｓ／β  
（式１）
ここで、
Ｖｔｈ（ＳＦ）は増幅トランジスタＳＦの閾値電圧
Ｖｔｈ（ＳＥＬ）は選択トランジスタＳＥＬの閾値電圧、
βは利得係数をそれぞれ示す。なお、上述したように、増幅トランジスタＳＦと選択トランジスタＳＥＬの利得係数βは等しい。
【００３３】
時刻ｔ２にシステム制御部４は、ランプ信号生成回路１１に、電位が時間あたり一定の割合で低下するランプ信号ＲＡＭＰの発生を開始させる。また、システム制御部４はＡＤ変換回路のカウント閾値を基準レベルＮに設定するとともに、カウンタＣＮＴによるカウント動作（基準レベルＮのＡＤ変換動作）を開始させる。
【００３４】
時刻ｔ３にランプ信号ＲＡＭＰの電位が基準レベルＮ（電荷電圧変換部のリセット後の電位ＶＤＤ−Ｖｔｈ（ＲＥＳ））と等しくなると、抵抗Ｒおよび参照トランジスタＲＥＦにも半分の電流Ｉｓｓ／２が流れるようになる。また、カウンタＣＮＴのカウント動作が終了する。この時点におけるカウント値が、基準レベルＮのＡＤ変換後のデジタル値となる。
【００３５】
なお、カウンタＣＮＴのカウントはアップカウントであってもダウンカウントであってもよい。時刻ｔ３を過ぎてランプ信号ＲＡＭＰの電位がさらに低下すると、抵抗Ｒおよび参照トランジスタＲＥＦに電流Ｉｓｓが流れるようになり、抵抗Ｒの両端電圧はＲＩｓｓとなる。ここで、時刻ｔ３における比較器出力の反転時における、ランプ信号ＲＡＭＰの電位は、以下の様に求めることができる。まず増幅トランジスタＳＦおよび選択トランジスタＳＥＬに流れる電流がＩｓｓ／２なので（式１）に準じて選択トランジスタＳＥＬのソース電位は以下の（式２）により求められる。
時刻ｔ３における選択トランジスタＳＥＬのソース電位＝
ＶＤＤ−Ｖｔｈ（ＲＥＳ）−Ｖｔｈ（ＳＦ）−Ｖｔｈ（ＳＥＬ）−√Ｉｓｓ／β
（式２）
【００３６】
時刻ｔ３では、参照トランジスタＲＥＦのソース電位も選択トランジスタＳＥＬのソース電位に等しい。また、参照トランジスタＲＥＦには電流Ｉｓｓ／２が流れていることから、参照トランジスタＲＥＦのゲート電位は以下の（式３）により求められる。
時刻ｔ３における参照トランジスタＲＥＦのゲート電位＝
ＶＤＤ−Ｖｔｈ（ＲＥＳ）−Ｖｔｈ（ＳＥＬ）
（式３）
ここで、参照トランジスタＲＥＦの閾値電圧Ｖｔｈ（ＳＥＬ）は増幅トランジスタＳＦの閾値電圧Ｖｔｈ（ＳＦ）に等しいものとした。（式３）は言い換えると、選択トランジスタＳＥＬの閾値電圧Ｖｔｈ（ＳＥＬ）分を除いて増幅トランジスタＳＦのゲートに印加される電位とＲＡＭＰ電位とが等しいときに、ＡＤ変換回路内の比較器の出力が反転することを表している。
【００３７】
システム制御部４は、時刻ｔ４からｔ５の間、ＰＴＸ（ｐ）をＨｉとして、転送トランジスタＴＸをオンにする。これに伴い、電荷電圧変換部の電位がＶＤＤ−Ｖｔｈ（ＲＥＳ）−Ｖｓｉｇ（信号レベルＳ）に低下する。ここで、Ｖｓｉｇは読み出す画素の信号電位である。また、システム制御部４は、ランプ信号ＲＡＭＰの電位を初期化する。
【００３８】
時刻ｔ６でシステム制御部４は再びランプ信号ＲＡＭＰの発生を開始させる。また、システム制御部４は、閾値を信号レベルＳ（ＶＤＤ−Ｖｔｈ（ＲＥＳ）−Ｖｓｉｇ）に設定してカウンタＣＮＴによるカウント動作を開始させる。
【００３９】
基準レベルＮのＡＤ変換値をダウンカウントによって求め、時刻ｔ６からのカウントをアップカウントすると、基準レベルＮと光信号レベルＳの和をアップカウントすることになる。従って、時刻ｔ７でカウントが終了した際のカウンタ値は、ＶｓｉｇのＡＤ変換値に相当する。なお、時刻ｔ７におけるランプ信号ＲＡＭＰの電位は（式３）と同様に、以下の（式４）で表される。
時刻ｔ７におけるランプ信号の電位＝
ＶＤＤ−Ｖｔｈ（ＲＥＳ）−Ｖｓｉｇ−Ｖｔｈ（ＳＥＬ）
（式４）
【００４０】
システム制御部４は、時刻ｔ８からｔ９の区間に水平走査信号を発生させ、各ＡＤ変換回路ＡＤｑ内のカウンタＣＮＴの値（読み出し画素の信号電位をＡＤ変換したデジタル画素信号）を順次読み出し、水平信号線ＨＬに転送する。なお、このとき、システム制御部４は、次の行選択に備えて一旦ＰＳＥＬ（ｐ）をＬｏに戻してもよい。
【００４１】
システム制御部４は、ｐをインクリメントして次の読み出し行についても時刻ｔ０からｔ９まで同様に撮像素子１を駆動し、全ての行の画素からデジタル画素信号を読み出す。以上が、第１の駆動モードにおける読み出し動作である。
【００４２】
（第２の駆動モード）
次に、図４および図５を用いて、画素から信号を読み出し、ＡＤ変換を行ってデジタル画像信号を出力するまでの、第２の駆動モードにおける撮像素子１の駆動動作について説明する。第２の駆動モードは読み出し画素数を減じるために、複数の画素信号を垂直方向で疑似的に平均化して得られる平均化画素信号をＡＤ変換して出力する駆動モードである。第２の駆動モードでは、垂直信号線あたり複数（ここでは２つ）の選択トランジスタがオンする。
【００４３】
図４は、図２と同様の図であるが、垂直方向に２行離れた２つの画素の信号を第２の駆動モードによる駆動動作によって疑似平均化して読み出す場合の制御信号を供給を模式的に表している。ここでは垂直走査回路２１から共通の制御信号線が疑似平均化の対象である画素１（００）と画素１（２０）に接続されているように示しているが、別個の制御の信号線を通じて同一の制御信号が個々の画素に入力されるように構成してもよい。
【００４４】
なお、水平方向の位置が等しく、垂直方向に２画素離れた画素を疑似平均化対象としているのは、本実施形態において撮像素子１がベイヤ配列のカラーフィルタを有することを想定し、同じ色のカラーフィルタが設けられる画素を疑似平均化対象とするためである。ベイヤ配列のカラーフィルタが設けられた撮像素子においては、画素１（２ｑ）と画素１（０ｑ）とは同色のカラーフィルタを有する。このように同色のカラーフィルタが設けられた画素（同色画素と呼ぶ）について画素信号を疑似平均化することで、８行分の画像信号を４行分に減じながら読み出しを高速化し、偽信号の発生を抑制するとともにＳ／Ｎを向上することができる。従って、図４では示していないが、画素１（１ｑ）と画素１（３ｑ）、画素１（４ｑ）と画素１（６ｑ）、画素１（５ｑ）と画素１（７ｑ）という組み合わせで疑似平均化を行う。
【００４５】
ここで、第２の駆動モードでは、ＡＤ変換回路内の比較器出力の反転時に抵抗Ｒおよび参照トランジスタＲＥＦに流れる電流Ｉｓｓ／２を２つの画素で２分するので１画素あたりの電流はＩｓｓ／４に低下してしまう。そのため、平均化対象の複数の画素における電荷電圧変換部リセット後の画素信号を並列共通に接続した選択トランジスタＳＥＬのソース電位は以下の（式５）で表されるように、第１の駆動モードの場合（式１）よりも上昇する。
選択トランジスタＳＥＬのソース電位＝
ＶＤＤ−Ｖｔｈ（ＲＥＳ）−Ｖｔｈ（ＳＦ）−Ｖｔｈ（ＳＥＬ）−√Ｉｓｓ／２β
（式５）
【００４６】
このとき、参照トランジスタＲＥＦのソース電位は選択トランジスタＳＥＬのソース電位（（式５））と等しい。しかし、参照トランジスタＲＥＦに流れる電流は第１の駆動モードの場合と同様にＩｓｓ／２である。従って、参照トランジスタＲＥＦのゲート電位は、以下の（式６）で表されるように、第１の駆動モードの場合に比較器出力の反転時のランプ信号ＲＡＭＰの電位（（式３））よりも上昇する。
ＶＤＤ−Ｖｔｈ（ＲＥＳ）−Ｖｔｈ（ＳＥＬ）＋（１−１／√２）√Ｉｓｓ／β
（式６）
【００４７】
そのため、本実施形態では、第２の駆動モードで読み出す場合、ランプ信号ＲＡＭＰの開始電位を、第１の駆動モードの場合よりもこの上昇分（（１−√１／２）√Ｉｓｓ／β）だけ上昇させる。疑似的な平均化の画素数に応じて開始電位の上昇分を変更してもおい。
【００４８】
以下、図５および図６を用いて、第２の駆動モードにおいてランプ信号ＲＡＭＰの開始電位を上昇させるためのランプ信号生成回路１１の構成および制御動作について説明する。
【００４９】
図５は、ランプ信号生成回路１１の構成例を示す図である。オペアンプＯＰの入力端子の１つにトランジスタスイッチＭ０を介して定電流源ＩＲを接続し、オペアンプＯＰの残りの入力端子に電源ＶＤＤＲを接続する。オペアンプＯＰの出力端子からランプ信号ＲＡＭＰを容量Ｃｆを介して負帰還し、容量Ｃｆの両端を接続するトランジスタスイッチＭｆを設けている。
【００５０】
システム制御部４は、トランジスタスイッチＭｆをオン、Ｍ０をオフとすることで、ランプ信号ＲＡＭＰの電位を電源ＶＤＤＲの電位に初期化することができる。システム制御部４は、初期化後、トランジスタスイッチＭｆをオフ、Ｍ０をオンとする。これにより、容量Ｃｆに定電流源ＩＲによる充電電流が流れ、ランプ信号ＲＡＭＰの電位が経過時間ｔに対し以下の（式７）で表される一次関数で減少する。
ＶＤＤＲ−（ＩＲ／Ｃｆ）ｔ      （式７）
【００５１】
上述したように、第２の駆動モードで読み出しを行う場合、比較器出力の反転時のランプ信号ＲＡＭＰが第１の駆動モードの場合よりも上昇する。そのため、第２の駆動モード時のランプ信号ＲＡＭＰの上昇分を補償するように電源ＶＤＤＲを上昇させることにより、基準レベルＮ、信号レベルＳともに、第１の駆動モードと同様のタイミングでＡＤ変換を行うことができる。また引いては、第２の駆動モードにおいてオフセット補正やゲイン補正を行う必要もなくなる。
【００５２】
オペアンプＯＰに入力する電源ＶＤＤＲを駆動モードに応じて異ならせる構成は様々な方法で実現できる。一例としては、デジタルカメラ１００の主電源ＰＷＲの出力電圧から分圧回路ＤＩＶによって駆動モードごとの電源ＶＤＤＲを生成し、システム制御部４がスイッチＳＷを切り替えて選択した電源ＶＤＤＲをオペアンプＯＰに入力する構成がある。なお、第２の駆動モードにおいて疑似平均化する画素の数に複数の選択肢がある場合、画素数ごとの電源ＶＤＤＲを分圧回路ＤＩＶで生成するようにすればよい。（式６）に示したように、疑似平均化（加算読み出し）時に発生するランプ信号ＲＡＭＰの上昇量は予め分かっているため、分圧回路ＤＩＶで適切な電圧値を有する電源ＶＤＤＲを生成することができる。システム制御部４は、撮像素子１の駆動モード（あるいは疑似平均化（加算）する画素数に応じて、ランプ信号生成回路１１の初期化時に用いる電源ＶＤＤＲを異ならせる。第１の駆動モードは疑似平均化する画素数が１の場合と考えればよい。
【００５３】
図６は本実施形態のデジタルカメラ１００における撮影時のランプ信号生成回路１１の制御に関するフローチャートである。
Ｓ６０１において、システム制御部４は撮像素子１の駆動モードを選択する。ここでは垂直方向に一行ずつ順次読み出しを行う第１の駆動モードと、垂直方向に２行ずつ疑似平均化（加算）しながら読み出す第２の駆動モードとのいずれかを選択するものとする。なお、３行以上を疑似平均化する駆動モードなど、３つ以上の駆動モードを有していてもよい。
【００５４】
なお、システム制御部４は、撮影の目的、設定されている撮影モードなどに応じて駆動モードを選択することができる。システム制御部４は、例えば、ライブビュー表示用の撮影であれば第２の駆動モードを、記録用の撮影であれば第１の駆動モードを選択することができる。また、システム制御部４は、静止画撮影時には第１の駆動モードを、動画撮影時には第２の駆動モードを選択することができる。また、システム制御部４は、記録画素数が第１の数の場合には第１の駆動モードを、記録画素数が第１の数より少ない第２の数の場合には第２の駆動モードを選択することができる。また、システム制御部４は、ノイズを低減する必要がある撮影条件もしくは撮影モードでは第２の駆動モードを、それ以外の撮影条件もしくは撮影モードでは第１の駆動モードを選択することができる。これらは単なる例示であり、システム制御部４は、例えばＲＯＭ５に保存されている、予め定められた条件と駆動モードとの関係を示す情報を参照するなどして、駆動モードを選択することができる。上述したタイミング発生回路８の動作を制御する駆動パターンに、駆動モードの情報が含まれていてもよい。
【００５５】
Ｓ６０２でシステム制御部４は、選択した駆動モードが第１の駆動モードであるか否か判定し、第１の駆動モードであればＳ６０４へ、第１の駆動モードでなければ（第２の駆動モードであれば）Ｓ６０３へ処理を進める。
【００５６】
Ｓ６０３でシステム制御部４は、第２の駆動モード用の電源ＶＤＤＲを選択する。具体的にはシステム制御部４は、図５のスイッチＳＷを、第２の駆動モード用の電源ＶＤＤＲを選択して出力するように切り替える。第２の駆動モード用の電源ＶＤＤＲは、第１の駆動モード用の電源ＶＤＤＲよりも（１−√１／２）√Ｉｓｓ／βだけ電位が高い。
【００５７】
Ｓ６０４でシステム制御部４は、第１の駆動モード用の電源ＶＤＤＲを選択する。
【００５８】
以降、システム制御部４は、撮影動作（および必要に応じて記録動作や表示動作）を実行する。撮影動作（露出制御、焦点調節、露光、画像信号の読み出し、用途に応じた画像データの生成）、記録および／または表示動作については、一般的なデジタルカメラで実行される動作であってよいため、詳細に関する説明は省略する。
【００５９】
Ｓ６０４でシステム制御部４は、再生モードへの変更指示や電源オフの指示など、撮影モードでの動作を終了する指示が検出されたか否かを判定し、検出されたと判定されれば処理を終了し、検出されたと判定されなければ処理をＳ６０１に戻す。
【００６０】
例えば第２の駆動モードでライブビュー画像（動画）を撮影している際に静止画撮影の指示があった場合、システム制御部４は第１の駆動モードに切り替えて静止画撮影を実行する。そして、静止画撮影処理が終了し、スタンバイ状態に戻るとシステム制御部４は、再び第２の駆動モードに切り替えてライブビュー画像の撮影を再開する。
【００６１】
疑似的な平均化を行う画素数が増えるに従い、ランプ信号ＲＡＭＰの開始電位（電源ＶＤＤＲの上昇幅が大きくなることが考えられる。上昇幅は定電流源が供給する電流Ｉｓｓの大きさに依存するため、電流Ｉｓｓを小さくして上昇幅を制御してもよい。また、疑似的な平均化を行う画素数の最大値に従って電源ＶＤＤＲの上昇幅を用意しておき、疑似的な平均化を行う画素数が最大値未満の場合に定電流源が供給する電流Ｉｓｓを大きくしてもよい。
【００６２】
また、画素信号の電位範囲が大きくなると、比較器出力の反転時に、疑似的な平均化により等価的に駆動能力を増した増幅トランジスタＳＦに流れる電流がＩｓｓ／２とならないことも考えられる。このような場合、疑似平均化読み出し時には、ランプ信号ＲＡＭＰの初期電位に加えてランプ信号生成回路１１の定電流源ＩＲが供給する電流値を変更してランプ信号の傾き（変化率）が小さくなるように調節することも有効である。
【００６３】
なお、参照トランジスタＲＥＦは、画素領域２０の外に配置することができるので、特性を確保するためサイズを大きく構成する場合がある。トランジスタの利得係数βはゲート幅とゲート長の比率に依存するため、参照トランジスタＲＥＦのサイズを大きく構成した場合、参照トランジスタＲＥＦの利得係数βが、画素領域内に配置される増幅トランジスタＳＦの利得係数βと同じにならない場合がある。この場合、ランプ信号ＲＡＭＰの電位と、各トランジスタの閾値電圧を除いて増幅トランジスタＳＦのゲートに入力される画素信号の電位とが等しくなるのは、参照トランジスタＲＥＦの利得係数をαとすると、定電流Ｉｓｓをβ：αの比で分けたときである。したがって第１の駆動モードにおけるＡＤ変換回路内の比較器の閾値を
ＶＤＤ−αＲＩｓｓ／（α＋β）        （式８）
に設定する。
【００６４】
本実施形態では、画素に接続された垂直信号線と電流ミラー回路を構成するトランジスタを用い、垂直信号線の電位と変化率が一定な参照電位とを比較して画素信号をＡＤ変換する場合、疑似平均化する画素の数に応じて参照電位の開始電位を変更する。そのため、複数の画素の信号を疑似平均化する場合としない場合とで同じタイミングでＡＤ変換することができる。また、疑似平均化する場合にオフセット補正やゲイン補正を追加で実施する必要もない。
【００６５】
●（第２実施形態）
次に、本発明の第２実施形態について説明する。第１実施形態で説明したように、比較器の出力を反転させるランプ信号ＲＡＭＰの電位は、疑似平均化を行う場合、疑似平均化を行わない場合よりも上昇する。これは、２画素の疑似平均化を行う場合、垂直信号線に接続される増幅トランジスタＳＦと選択トランジスタＳＥＬのゲート幅が等価的に２倍になり、ドライブ能力が向上することが要因である。
【００６６】
第１実施形態では、疑似平均化を行う場合にはランプ信号ＲＡＭＰの初期電位を上昇させる（ランプ信号が一定減少の場合）ことで、疑似平均化を行わない場合と共通したタイミングでの動作を可能とした。これに対し本実施形態では、疑似平均化を行う場合に参照トランジスタＲＥＦのドライブ能力を向上させることで、第１実施形態と同様の効果を実現する。
【００６７】
図７は、本実施形態に係る撮像素子１が有するＡＤ変換回路ＡＤ０の構成例を示す図である。第１実施形態で説明した構成（図２）との相違は、第２の参照トランジスタＲＥＦＡＤＤと、トランジスタスイッチＳＷＡＤＤを追加したことである。トランジスタスイッチＳＷＡＤＤは制御信号ＶＡＤＤによってオン、オフを制御可能である。トランジスタスイッチＳＷＡＤＤがオンの場合、参照トランジスタＲＥＦと並列に第２の参照トランジスタＲＥＦＡＤＤが電気的に接続される。第２の参照トランジスタＲＥＦＡＤＤは、参照トランジスタＲＥＦと閾値電圧や利得係数βが等しい。なお、２つ以上の画素の疑似平均化を可能とする場合、疑似平均化する画素数に等しい数の組の、参照トランジスタとトランジスタスイッチを追加することができる。
【００６８】
また、図７はトランジスタスイッチＳＷＡＤＤによって、参照トランジスタＲＥＦと同じ閾値電圧および利得係数βを有するトランジスタの数を増やし、参照トランジスタ側（電流ミラー回路の比較器側）のドライブ能力を高める構成である。しかし、例えばゲート幅を広くするなど、参照トランジスタＲＥＦよりもドライブ能力の高い参照トランジスタを設け、疑似平均化する画素の数に応じたドライブ能力を有する参照トランジスタを１つ選択して用いるように構成してもよい。例えば、第２の参照トランジスタＲＥＦＡＤＤのゲート幅を参照トランジスタＲＥＦの２倍とし、第２の駆動モードにおいては第２の参照トランジスタＲＥＦＡＤＤを用い、参照トランジスタＲＥＦは用いない（無効とする）ように切り替える構成であってもよい。
【００６９】
図８は、本実施形態における撮像素子１を第２の駆動モードで駆動する場合のタイミングチャートの一例である。図３に示した第１実施形態のタイミングチャートは、第１および第２の駆動モードに共通であったが、図８は第２の駆動モード固有のタイミングチャートである。
【００７０】
従って、図８ではＰＳＥＬ、ＰＲＥＳ、ＰＴＸをｐ行目とｐ＋２行目とで同時制御することを明示した点と、スイッチトランジスタＳＷＡＤＤのオンを維持するために制御信号ＶＡＤＤをＨｉ固定としている点で図３（第１の駆動モード）と異なる。第２の駆動モードにおいて制御信号ＶＡＤＤをＨｉとしないと、カレントミラー回路における２つの経路のうち、増幅トランジスタＳＦおよび選択トランジスタＳＥＬ側の経路のドライブ能力が高くなる。そのため、基準レベルＮについては時刻ｔ３よりも早い時刻で比較器の出力が反転し、信号レベルＳについては時刻ｔ７よりも早い時刻で比較器の出力が反転する。
【００７１】
このため、基準レベルＮのＡＤ変換時のダウンカウントと信号レベルＳのＡＤ変換時のアップカウントとにより行われる相関二重サンプリングの残差を補正する列毎のオフセット補正値を第２の駆動モード用に用意する必要がある。また、ランプ信号ＲＡＭＰのわずかな非線型性によるゲイン補正値についても第２の駆動モード用に用意する必要がある。
【００７２】
これに対し、制御信号ＶＡＤＤをＨｉ固定（スイッチトランジスタＳＷＡＤＤをオンに維持し、第２の参照トランジスタＲＥＦＡＤＤを有効）とすることで、カレントミラー回路における２つの経路のドライブ能力をバランスさせることが可能になる。そのため、第１の駆動モードと同じ時刻ｔ３および時刻ｔ７で比較器の出力を反転させることができ、第２の駆動モード用の補正値を用意せずに済む。
【００７３】
制御信号ＶＡＤＤ以外については基本的に第１実施形態と同様であるため、重複する説明は省略する。
【００７４】
図９は本実施形態のデジタルカメラ１００における撮影時のランプ信号生成回路１１の制御に関するフローチャートである。第１実施形態と同様の処理については図６と同じ参照数字を付し、重複する説明は省略する。
【００７５】
Ｓ６０２でシステム制御部４は、選択した駆動モードが第１の駆動モードであるか否か判定し、第１の駆動モードであればＳ９０４へ、第１の駆動モードでなければ（第２の駆動モードであれば）Ｓ９０３へ処理を進める。
【００７６】
Ｓ９０３でシステム制御部４は、制御信号ＶＡＤＤをＨｉ固定にする。これにより、第２の参照トランジスタＲＥＦＡＤＤが有効となり、ＡＤ変換回路内の比較器を形成するトランジスタのドライブ能力が向上（垂直信号線側のトランジスタのドライブ能力とバランス）する。
【００７７】
Ｓ９０４でシステム制御部４は、制御信号ＶＡＤＤをＬｏ固定にする。これにより、第２の参照トランジスタＲＥＦＡＤＤは無効となり、参照トランジスタＲＥＦのみを用いた第１の駆動モードでの駆動動作が実行される。
【００７８】
本実施形態では、ランプ信号ＲＡＭＰの初期電位を調整する代わりに、電流ミラー回路の比較器側のトランジスタのドライブ能力を垂直信号線側のトランジスタのドライブ能力とバランスするように向上させることにより、第１実施形態と同様の効果を実現できる。なお、電流ミラー回路の比較器側とは、ＡＤ変換回路の参照トランジスタ側と同義である。
【００７９】
（その他の実施形態）
以上、本発明の例示的な実施形態について説明したが、本発明はこれらの実施形態に限定されない。発明の本質を変更することなく種々の変形及び変更が可能である。例えば、ＡＤ変換回路を形成した基板を、画素領域２０を形成した基板に、Through Silicon Via（ＴＳＶ）等を使用して電気的に接続した積層型構成としてもよい。
【００８０】
また、垂直信号線を共有する１列ごとにＡＤ変換回路を設ける構成に本発明を適用した実施形態を説明したが、これに限られるものではない。例えば、複数行×複数列の２次元画素領域ごとにＡＤ変換回路を設ける構成にも本発明を適用可能である。この場合、具体的には、増幅トランジスタＳＦの出力を画素領域内で共有するように構成し、共有する増幅トランジスタＳＦに対応するミラートランジスタを設けることで、同様の効果を得ることが可能となる。
【００８１】
上述の実施形態ではタイミング発生回路（ＴＧ）とランプ信号生成回路（ＲＡＭＰ）とが撮像素子と別個の構成であったが、これらを撮像素子が有する構成であってもよい。
【００８２】
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【００８３】
１…撮像素子、４…システム制御部、５…ＲＯＭ、８…タイミング生成回路、１１…ランプ信号生成回路、１４…システムメモリ
【図１】
2018160778.tif 000003
【図２】
2018160778.tif 000004
【図３】
2018160778.tif 000005
【図４】
2018160778.tif 000006
【図５】
2018160778.tif 000007
【図６】
2018160778.tif 000008
【図７】
2018160778.tif 000009
【図８】
2018160778.tif 000010
【図９】
2018160778.tif 000011