【事件の表示】
　特願２００４−５６０３３５「単一パッケージマルチチップ無線周波数電力増幅器」拒絶査定不服審判事件〔平成１６年　７月　１日国際公開、ＷＯ２００４／０５５９７９、平成１８年　３月２３日国内公表、特表２００６−５１０３１２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続経緯及び本願発明
　
１．手続の経緯
　本願は，平成１５年(２００３年)１１月２４日(優先権主張　２００２年(平成１４年)１２月１３日　米国)を国際出願日とする出願であって，平成１８年１１月２２日付けで手続補正書の提出がなされ，平成２１年９月１８日付けで拒絶理由が通知され，同年１２月２８日付けで意見書及び手続補正書の提出がなされ，平成２２年３月２３日付けで拒絶理由が通知され，同年８月１８日付けで意見書及び手続補正書の提出がなされ，平成２３年１月２０日付けで拒絶査定され，同年５月２４日に拒絶査定不服審判の請求がなされ，同年７月６日付けで審判請求書(請求の理由)の手続補正がなされるとともに，同日付けで出願人を「クリー　インコーポレイテッド」とする出願人名義変更届(一般承継)の提出がなされ，平成２４年１２月１７日付けで拒絶理由を当審から通知し，平成２５年５月２２日付けで意見書の提出がなされたものである。
　
２．本願発明
　本願の請求項１に係る発明(以下「本願発明」という。)は，平成２２年８月１８日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものである。
　
　　【請求項１】
　マルチチップ電力増幅器であって、
　ａ）複数の入力リード線と複数の出力リード線とを有するハウジング、
　ｂ）このハウジング内に取り付けられ、それぞれがトランジスタ増幅器を備えている複数の半導体チップ、
　ｃ）ハウジング内にあって一本の入力リード線に一つの半導体チップをそれぞれが結合している複数の第１の整合回路網、そして
　ｄ）ハウジング内にあって一本の出力リード線に一つの半導体チップをそれぞれが結合しており、それにより各チップがそれ自体の入力リード線と出力リード線とを持つようになっている複数の第２の整合回路網、
を備え、
　前記電力増幅器がドハティー増幅器であって、一つのチップがキャリヤー増幅器を与え、そして少なくとも一つのチップがピーク増幅器を与え、
　
キャリヤー増幅器に接続された第１の整合回路網が９０°変圧器である
マルチチップ電力増幅器。
(下線は請求人が付与。)
　
　
第２　引用例等
　
１．引用例
　当審からの拒絶理由通知書において引用し，また，平成２１年９月１８日付け拒絶理由通知書において引用された特開２００１−２３０６４０号公報(平成１３年８月２４日公開。以下「引用例」という。)には，図面とともに次の事項が記載されている。
　
(１)　「【０００１】
【発明の属する技術分野】この発明は、半導体装置に関し、特に、内部整合型高周波トランジスタに関するものである。
【０００２】
【従来の技術】図６は、この種従来の半導体装置としての例えばＭＯＳコンデンサを用いた内部整合型高周波トランジスタの概略構成図であり、また、図７はその等価回路図である。図において、１はトランジスタチップ、２，３はＭＯＳコンデンサ、２ａ，３ａはワイヤーボンディング用のパターン、４は入力リード、５は出力リード、６，７は入力ワイヤー、８、９は出力ワイヤー、１０はトランジスタパッケージである。
【０００３】次に、動作について説明する。
入力リード４より入力された高周波信号は、入力ワイヤー６を介して電力分配され、ＭＯＳコンデンサ２および入力ワイヤー７を経てインピーダンス変換されて、トランジスタチップ１に入力
トランジスタチップ１に入力された高周波信号は、ここで増幅され、出力ワイヤー８およびＭＯＳコンデンサ３でインピーダンス変換され、出力ワイヤー９で電力合成されて出力リード５より出力
(公報第２ページ第１欄−同ページ第２欄)
　
(２)　「【００２４】
【発明の実施の形態】以下、この発明の一実施の形態を、半導体装置として、例えば高周波トランジスタであるＧａＡｓＦＥＴに適用した場合を例にとり、図を参照して説明する。
実施の形態１．図１は、この発明の実施の形態１を示す概略構成図であり、また、図７はその等価回路図である。図１において、図６と対応する部分には同一符号を付し、その重複説明を省略する。図において、１３は半導体チップとしてのトランジスタチップ１とＭＯＳコンデンサ２の間に設けられた位置決め手段としての入力低誘電率基板、１３ａは入力低誘電率基板１３上に設けられたワイヤーボンディング用のパターン、１４はトランジスタチップ１とＭＯＳコンデンサ３の間に設けられた位置決め手段としての出力低誘電率基板、１４ａは出力低誘電率基板１４上に設けられたワイヤーボンディング用のパターンである。
【００２５】次に、動作について説明する。
入力ワイヤー６，７、ＭＯＳコンデンサ２はローパス型の入力側インピーダンス変換回路を構成
出力ワイヤー８，９、ＭＯＳコンデンサ３は同様にローパス型の出力側インピーダンス変換回路を構成
【００２６】また、高出力のトランジスタになるほどトランジスタチップのインピーダンスが低インピーダンスになるため、ワイヤーのインダクタンスの変動による、高周波特性への影響がより顕著に現われる。従って、トランジスタチップ１とＭＯＳコンデンサ２，３の間にそれぞれ低誘電率基板（アルミナ基板）１３，１４を実質的に位置決め手段即ちスペーサとして挿入することで、ＭＯＳコンデンサ２，３を取り付ける位置が固定できる。」
(公報第３ページ第４欄−第４ページ第５欄)
　
(３)　「【００３６】実施の形態５．図４は、この発明の実施の形態５を示す概略構成図である。図４において、図１および図３と対応する部分には同一符号を付し、その重複説明を省略する。本実施の形態では、トランジスタチップ１を３つ合成する場合で、その際に、トランジスタパッケージとして、３つの幅広いリード４Ａ，５Ａがあるトランジスタパッケージ１０Ｂを使用する。
【００３７】また、
入力外部整合回路１６に３つのリード４Ａ
出力外部整合回路１７に３つのリード５Ａ
【００３８】本実施の形態でも、上記実施の形態４と同様に、幅広いリード４Ａ，５Ａを用いることで、これらリード４Ａ，５Ａにそれぞれ接続されるワイヤー６，９を構成する数〜数十本のワイヤーを、図４に示すように、内側、外側と重なることなく、実質的に平坦に整列して同じ長さで接続することができる。また、外部整合回路１６，１７にそれぞれ３つのリード４Ａ，５Ａを金リボン１５にて接続して電力分配、電力合成することができ、入力側および出力側とも３つのリードに対して１つの外部整合回路で済ますことができる。
【００３９】このように、本実施の形態では、従来例えば３チップの如く奇数チップの合成では難しかった各トランジスタチップを等電気長で接続することができ、これにより、電気長が異なることにより生じるインピーダンスのばらつきがないため、奇数チップの場合でも、高周波特性の安定化、外部整合回路の数が低減されることによる装置の小型化等上記実施の形態４と同様の効果を得ることができる。
【００４０】実施の形態６．なお、上記第１〜第５の実施の形態では、この発明をＧａＡｓＦＥＴに適用した場合について説明したが、同様の
高周波特性を必要とするその他の半導体装置にも同様に適用でき、同様の効果を奏することはいうまでもない。また、トランジスタチップも複数個でもなくとも単一のチップの場合にも同様に適用可能である
(公報第５ページ第７欄)
　
　引用例の上記記載及び図４の記載を技術常識に照らすと，引用例には次の発明(以下「引用発明」という。)が開示されている。
　
　３つのリード４Ａと３つのリード５Ａとを有するトランジスタパッケージ１０Ｂ，
　このトランジスタパッケージ内に取り付けられている３つのトランジスタチップ１，
　トランジスタパッケージ内にあり，１つのリード４Ａに１つのトランジスタチップ１をそれぞれ結合している３つの入力側インピーダンス変換回路を構成する入力ワイヤ６，７及びＭＯＳコンデンサ２，
　トランジスタパッケージ内にあり，１つのリード５Ａに１つのトランジスタチップ１をそれぞれ結合している３つの出力側インピーダンス変換回路を構成する出力ワイヤ８，９及びＭＯＳコンデンサ３，
を備える
　半導体装置。
　
２．周知例
　本件出願の優先日前に頒布された米国特許出願公開第２００２／１３５４２５号明細書(２００２年(平成１４年)９月２６日公開。以下「周知例」という。)には，図面とともに次の事項が記載されている。
　
(１)　「　BACKGROUND OF THE INVENTION  
[0002]　As is well known, a microwave Doherty amplifier is a high efficiency amplifier capable of performing only a genuine resistive output matching process. The Doherty amplifier generally uses two amplifier paths, a carrier amplifier and a peaking amplifier, and controls a load line impedance of the carrier amplifier by varying, depending on a power level, an amount of current provided from the peaking amplifier to a load. To perform such a function of high efficiency, the Doherty amplifier employs a technique where the carrier amplifier and the peaking amplifier are connected in parallel to each other by a quarter wave transformer (λ/4 line) 
[0003]　The microwave Doherty amplifier was used in earlier days as an AM transmitter of a broad casting apparatus using a high-power LF/MF vacuum tube. Then, various suggestions have been made to apply the Doherty amplifier to a solid-state high-power transmitter.  FIG. 1  shows one of such suggestions. 
[0004]　
The microwave Doherty amplifier in FIG.1 uses quarter wave transformers31 to 39 for an output matching of a carrier amplifier10  and a peaking amplifier20.
(公開明細書第１ページ左欄)
(訳：
発明の背景
[０００２]　よく知られているように，マイクロ波ドハティー増幅器は，本物の抵抗出力整合処理を行うことが可能な高効率増幅器である。ドハティー増幅器は，一般に，２つの増幅器経路，キャリア増幅器及びピーク増幅器を使用し，ピーク増幅器から負荷へ供給される電力レベル，電流量に応じて，変化させることにより，キャリア増幅器の負荷直線インピーダンスを制御する。そのような高効率な機能を実行するために，ドハティー増幅器は，キャリア増幅器及びピーク増幅器は，４分の１波長変圧器（λ/4線路）によって互いに並列に接続される技術を採用する。
[０００３]　マイクロ波ドハティー増幅器は，高出力ＬＦ／ＭＦ真空管を使用して，放送装置のＡＭ送信機として，初期に使用された。その後、種々の提案が半導体高出力送信機にドハティー増幅器を適用する試みがなされている。図１は、このような提案の１つを示しています。
[０００４]　図１の高周波ドハティー増幅器は，４分の１波長変圧器(３１−３９)を，キャリア増幅器(１０)とピーク増幅器(２０)の出力整合のために，利用している。(当審注　後略))
　
(２)　ＦＩＧ１には，参照符号３１−３９とともに，「Ｒ0∠９０°」，「ＲT1∠９０°」，「ＲT2∠９０°」，「ＲT3∠９０°」と記載されている。
　なお，４分の１波長が，電気角９０°を意味することは技術常識である。
　
(３)　上記(１)及び(２)から，周知例における「４分の１波長変圧器(３１−３９)」が，「９０°変圧器」であり，整合回路でもあることは明白である。
　このことを技術常識に照らすと，「４分の１波長変圧器(３３)」が，キャリア増幅器(１０)からみて「入力整合回路」といえることを意味する。
　つまり，周知例は，次の技術(以下「周知技術」という。)を開示している。
　
　「キャリア増幅器とピーク増幅器を備えたドハティー増幅器において，該キャリア増幅器は，９０°変圧器から成る入力整合回路を備える」技術。
　
　
第３　当審の判断
　
１．対比
　本願発明と引用発明を比較すると次のことがいえる。
(１)　引用発明における「リード４Ａ」，「リード５Ａ」は，それぞれ，本願発明における「入力リード線」，「出力リード線」に相当し，いずれも「複数」あることは明白である。
　
(２)　引用発明における「トランジスタパッケージ１０Ｂ」は，本願発明における「ハウジング」に相当する。
　
(３)　引用発明における「入力側インピーダンス変換回路」及び「出力側インピーダンス変換回路」を技術常識に照らせば，(i)該「入力側インピーダンス変換回路」が，ワイヤ６側の回路とワイヤ７側の回路とのインピーダンスが等しくなるように変換するものであること，(ii)他方，該「出力側インピーダンス変換回路」が，ワイヤ８側の回路とワイヤ９側の回路とのインピーダンスが等しくなるように変換するものであることは，明らかである。
　このことは，該「入力側インピーダンス変換回路」は「入力側整合回路」と，そして，該「出力側インピーダンス変換回路」と，それぞれいえることを意味する。
　つまり，引用発明における「入力側インピーダンス変換回路」，「出力側インピーダンス変換回路」は，それぞれ，本願発明における「第１の整合回路網」，「第２の整合回路網」といえることを意味する。
　
(４)　引用発明に係る「半導体装置」においては，「入力リードより入力された高周波信号は，
入力ワイヤーを介して電力分配され
トランジスタチップ１に入力された高周波信号は，ここで増幅され
電力合成され
　このことは，引用発明における「トランジスタチップ１」が，「トランジスタ増幅器を備えた半導体チップ」といえることを意味し，そして，該「半導体装置」が，「電力増幅器」といえることを意味する。
　また，該「半導体装置」は，複数のトランジスタチップを備えるものである。
　これらのことは，引用発明に係る「半導体装置」が，「マルチチップ電力増幅器」といえることを意味する。
　
　以上から，本願発明と引用発明は，次の点で一致し，相違するといえる。
　
［一致点］
　マルチチップ電力増幅器であって，
　複数の入力リード線と複数の出力リード線とを有するハウジング，
　このハウジング内に取り付けられ，それぞれがトランジスタ増幅器を備えている複数の半導体チップ，
　ハウジング内にあって一本の入力リード線に一つの半導体チップをそれぞれが結合している複数の第１の整合回路網，そして　
　ハウジング内にあって一本の出力リード線に一つの半導体チップをそれぞれが結合しており，それにより各チップがそれ自体の入力リード線と出力リード線とを持つようになっている複数の第２の整合回路網，
を備える，
　マルチチップ電力増幅器。
　
［相違点］
　本願発明における「マルチチップ電力増幅器」は，「ドハティー増幅器」であるのに対して，引用発明にはそのような特定がない点で相違する。
　そして，この相違により，本願発明においては，(i)「一つのチップがキャリヤー増幅器」を与え，そして(ii)「少なくとも一つのチップがピーク増幅器」を与え，(iii)「キャリヤー増幅器に接続された第１の整合回路網が９０°変圧器」である事項を特定するのに対して，引用発明は，そのような特定事項を備えていない点で相違する。
　
２．検討
　上記相違点について検討する。
　引用発明に係る「半導体装置」も周知技術に係る「ドハティー増幅器」も，(i)複数の増幅器から成り，さらに，(ii)両者は，一つの入力を，前記複数の増幅器，それぞれに分岐し，増幅し，一つに合成し，出力する装置である点において，共通している。
　このように，一つの入力一つの出力の装置であって，複数の増幅器のような回路素子から成る装置において，該複数の回路素子を，単一のパッケージ，つまりハウジング内に収容した装置として形成することは，引用例が開示するとおりである。
　これらのことは，引用発明に周知技術を適用し，相違点のように構成することが，当業者において適宜なしえたことを意味する。
　
　そして，本願発明のように構成したことによる効果も，引用発明及び周知技術から予測できる程度のものである。
　
　したがって，本願発明は，引用発明及び周知技術に基づいて，当業者が容易に発明をすることができたものである。
　
　
第４　むすび
　
　以上のとおり，本願発明は，特許法第２９条第２項の規定により，特許を受けることができない。
　よって，他の請求項について，論及するまでもなく，本願は拒絶すべきものである。
　
　したがって，結論のとおり審決する。