【事件の表示】
　特願２０１０−１２８００２「交流スイッチ」拒絶査定不服審判事件〔平成２３年１２月１５日出願公開、特開２０１１−２５４３８７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯と本願発明
　本願は、平成２２年６月３日の出願であって、原審において平成２４年１２月１４日付けで拒絶査定がなされ、これに対し、平成２５年３月１２日に審判請求がなされるとともに手続補正書が提出され、当審において同年６月２１日付けで審尋がなされ、同年８月９日に回答書が提出され、同年１０月８日付けで拒絶の理由が通知され、これに対して同年１２月５日に意見書とともに手続補正書が提出されたものである。
　その特許請求の範囲の請求項１１に係る発明（以下、「本願発明」という。）は、平成２５年１２月５日付け手続補正書により補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項１１に記載された以下のとおりのものと認める。
　
（本願発明）
「　【請求項１１】
　ソース同士を接続した第１化合物半導体ＭＯＳＦＥＴおよび第２化合物半導体ＭＯＳＦＥＴと、
　前記第１化合物半導体ＭＯＳＦＥＴのドレインに接続された第１出力端子と、
　前記第２化合物半導体ＭＯＳＦＥＴのドレインに接続された第２出力端子とを含み、
　前記第１化合物半導体ＭＯＳＦＥＴおよび前記第２化合物半導体ＭＯＳＦＥＴのうちの少なくとも一つが、通電電流を検出するための電流検出部を備えており、
　前記第１化合物半導体ＭＯＳＦＥＴおよび前記第２化合物半導体ＭＯＳＦＥＴが、化合物半導体としてＳｉＣを用いたＳｉＣＭＯＳＦＥＴであり、ＳｉＣ基板の一方面側にソース電極を有し、前記ＳｉＣ基板の他方面側にドレイン電極を有し、前記ＳｉＣ基板の一方面と他方面との間で電流が流れるように構成されており、
　前記電流検出部は、当該電流検出部を備えた前記第１または第２化合物半導体ＭＯＳＦＥＴを構成する多数の単位セルの内の一部の単位セルに接続されてソース電流の一部を分流させる端子を含む、交流スイッチ。」
　
　
２．引用発明及び周知技術
（１）引用発明
　当審の拒絶理由通知に引用された特開２００２−２５２５５２号公報（以下、「引用例」という。）には、「半導体開閉器」として図面とともに以下の事項が記載されている。
　
イ．「【０００１】
【発明の属する技術分野】本発明は、交流の配電系統ならびに交流を電源とする電気回路を開または閉状態に切換える半導体開閉器に関する。」（２頁２欄８〜１１行）
　
ロ．「【００１９】図４は配線系統や負荷に異常が発生し過電流が流れた場合の動作説明図である。時刻ｔ１において異常が発生したとすれば、図４（ａ）に示すようにそれまで流れていた正常な回路電流２２は時刻ｔ１で急峻に増大し、放置すると短絡電流２４になる。前記した電流センサ６が検出した電流の増加率もしくは電流値が予め定めた規定値を越えた時点で論理部１６が異常を検知する。論理部１６が異常を検知する時間はマイクロ秒以下の短い時間である。以上を検知した論理部１６は直ちにゲート信号に反映して通電電流の圧縮を開始する。図４に２つの制御方法を示す。
【００２０】図４（ｂ）はＳＩＴ２，ＳＩＴ３に供給するゲート制御信号の電圧値２８を調整して通電電流を制御する方法である。すなわち、正バイアスのゲート電圧を時刻ｔ２まで時間経過とともに減少させて通電電流を図４（ａ）の２５から２６に示すように減少させる。この場合、符号２５，２６で示す電流値は定常時の２〜３倍程度に設定するとよい。その後、時刻ｔ３まではゲート電圧を低く保持する。ここで時刻ｔ３は、電流を完全に遮断するか、あるいは事故復帰のシグナルを受けて通電をもとに復帰させるかの判断が出された時刻である。時刻ｔ３までは正常時の電流２３の５倍以内、好ましくは２〜３倍の大きさの電流２７が通電する。勿論、この間状況によってはいつでも遮断動作を開始できる。すなわち、ゲート電圧をゼロもしくは逆方向にバイアスすれば、１０マイクロ秒以内に遮断状態に移行できる。ＳＩＴ２および３は、ユニポーラ型デバイスなので、バイポーラトランジスタやＩＧＢＴ，ＧＴＯサイリスタなどのバイポーラ型デバイスのような少数キャリアの内部蓄積がなく、オフ状態への切換えが極めて速い。」（３頁４欄４９行〜４頁６欄６行）
　
ハ．「【００３５】（実施例６）図１１は本実施例の半導体開閉器の１相分の構成を示す。図１１の符号で図６と同符号は同じ部分に対応する。開閉器１の内部で直列に接続された２つの半導体素子２，３がシリコンカーバイトの単結晶を素材とするＭＯＳＦＥＴである点が先の実施例２と相違する。図１１において、ＭＯＳＦＥＴ６２，ＭＯＳＦＥＴ６３はシリコンカーバイトの単結晶を素材として作製されたものであって、ｎ+基板，ｎ- ドリフト層，ｐ+ ウエル層，ｎ+ ソース層がシリコンカーバイトの単結晶の中に構成され、その表面にシリコン酸化膜等で絶縁されたゲート層(電極)１１，１２、ソース電極９，１０ならびにドレイン電極７，８が配置されたものである。該２つのＭＯＳＦＥＴ６２，６３は、それぞれのソース電極９，１０が導体３８で接続され、ゲート電極１１，１２が導体３７で互いに電気的に接続されるとともに、ドレイン電極７，８が内部導体３１，３２によって開閉器の主端子８２，８４に接続されている。制御回路１のＯＣＳ回路１５からゲート信号が供給される信号線は導体３７と導体３８に接続している。
【００３６】本実施例の動作は、実施例１のＳＩＴをＭＯＳＦＥＴに置き換えるとともに、ゲート信号のバイアスの向きを若干変えて説明できる。すなわち、電源側の主端子８１，８２を交流電源１００に、負荷側の主端子８３，８４を負荷２００にそれぞれ接続した通常動作の初期状態では電流が遮断されている。本実施例では、制御回路４内のＯＣＳ回路１５がＭＯＳＦＥＴ６２，ＭＯＳＦＥＴ６３のゲート端子１１，１２に、それぞれのソース端子９，１０に対して、ゼロもしくは負電圧のゲート信号を与えている間、前記２つのＭＯＳＦＥＴはオフ状態を維持する。２つのＭＯＳＦＥＴは極性が逆向きに接続しているので、電源からの交流電圧を双方向に阻止できる。開閉器のオフ状態からオン状態への移行は、上記のゲートバイアスの維持を指示している論理部１６のラッチング状態を解除する指令２０が制御端子８５より投入されて始まる。ＭＯＳＦＥＴはオン状態の通電電流が正バイアスのゲート電圧の増加とともに増加する性質がある。そのため、通常は正バイアスのゲート信号を与えてオン状態を保持する。２つのＭＯＳＦＥＴがほぼ同時にオン状態に移行するので双方向の交流電流が負荷に流れる。オン状態からオフ状態への切換えは前記最初の状態へ移行させることなので、ゲート信号のバイアス方向を逆向きにすれば良い。また、配線系統や負荷に異常が発生し過電流が流れた場合の動作も、実施例１で図４（ａ）〜図４（ｂ）の説明でＳＩＴをＭＯＳＦＥＴに置き換えれば良い。さらに、本実施例により損失低減できる説明も実施例１の対応する部分の説明で同様にＳＩＴからＭＯＳＦＥＴに置き換えれば良い。」（６頁９欄３３行〜１０欄２９行）
　
　上記引用例の記載及び図面（特に、図１１）並びにこの分野における技術常識を考慮すると、
　上記摘記事項ハ．に「開閉器１の内部で直列に接続された２つの半導体素子２，３がシリコンカーバイトの単結晶を素材とするＭＯＳＦＥＴである・・・」、及び「該２つのＭＯＳＦＥＴ６２，６３は、それぞれのソース電極９，１０が導体３８で接続され、ゲート電極１１，１２が導体３７で互いに電気的に接続されるとともに、ドレイン電極７，８が内部導体３１，３２によって開閉器の主端子８２，８４に接続されている。」と記載され、加えて図１１の記載を参照すれば、引用例に記載されたものは、ソース電極９、１０が接続された、シリコンカーバイトの単結晶を素材とするＭＯＳＦＥＴ６２、６３を有しており、前記ＭＯＳＦＥＴ６２のドレイン電極７が開閉器の主端子８２に、前記ＭＯＳＦＥＴ６３のドレイン電極８が開閉器の主端子８４に、それぞれ接続されている。
　また、上記摘記事項ハ．に「図１１において、ＭＯＳＦＥＴ６２，ＭＯＳＦＥＴ６３はシリコンカーバイトの単結晶を素材として作製されたものであって、ｎ+基板，ｎ- ドリフト層，ｐ+ ウエル層，ｎ+ ソース層がシリコンカーバイトの単結晶の中に構成され、その表面にシリコン酸化膜等で絶縁されたゲート層(電極)１１，１２、ソース電極９，１０ならびにドレイン電極７，８が配置されたものである。」と記載され、図１１も参照すれば、ＭＯＳＦＥＴ６２、及びＭＯＳＦＥＴ６３はシリコンカーバイトを素材として作られており、シリコンカーバイトの単結晶中にｎ+基板，ｎ- ドリフト層，ｐ+ ウエル層，ｎ+ ソース層の層構造が形成され、その一方面と他方面とにそれぞれソース電極とドレイン電極が構成されるから、これら一方面と他方面の間に電流が流れるように構成されていることは明らかである。
　さらに、上記摘記事項ハ．に「・・・配線系統や負荷に異常が発生し過電流が流れた場合の動作も、実施例１で図４（ａ）〜図４（ｂ）の説明でＳＩＴをＭＯＳＦＥＴに置き換えれば良い。」と記載され、ここで引用されている実施例１の図４（ａ）〜図４（ｂ）に関する説明である上記摘記事項ロ．に「前記した電流センサ６が検出した電流の増加率もしくは電流値が予め定めた規定値を越えた時点で論理部１６が異常を検知する。論理部１６が異常を検知する時間はマイクロ秒以下の短い時間である。以上を検知した論理部１６は直ちにゲート信号に反映して通電電流の圧縮を開始する。・・・供給するゲート制御信号の電圧値２８を調整して通電電流を制御する方法である。」の記載も参照すれば、引用例では、電流センサ６によって検出した電流から過電流を検出し通電電流を減少させている。ここで、電流センサ６は負荷に流れる電流が過電流になるのを検出することになるから、通電電流を検出しているといえる。
　そして上記摘記事項イ．の記載によれば、引用例は交流用の半導体開閉器である。
　したがって、上記引用例には以下の発明（以下、「引用発明」という。）が記載されていると認められる。
　
（引用発明）
「ソース電極９、１０が接続された、シリコンカーバイトの単結晶を素材とするＭＯＳＦＥＴ６２、６３を有しており、
　前記ＭＯＳＦＥＴ６２のドレイン電極７が開閉器の主端子８２に接続され、
　前記ＭＯＳＦＥＴ６３のドレイン電極８が開閉器の主端子８４に接続され、
　通電電流を検出する電流センサ６を備え、
　前記ＭＯＳＦＥＴ６２、及び前記ＭＯＳＦＥＴ６３はシリコンカーバイトを素材として作られており、シリコンカーバイトの単結晶中にｎ+基板，ｎ-ドリフト層，ｐ+ウエル層，ｎ+ ソース層の層構造が形成され、その一方面にソース電極が、他方面にドレイン電極が形成されており、前記一方面と他方面との間に電流が流れるように構成された交流用の半導体開閉器。」
　
（２）周知技術
　例えば、当審の拒絶理由通知において引用した特開２００８−２０６３４８号公報（以下、「周知例１」という。）、特開２００６−３１９２１３号公報（以下、「周知例２」という。）、特開平８−５５９６０号公報（以下、「周知例３」という。）、及び、特開２００２−３１４０８６号公報（以下、「周知例４」という。）には図面とともに以下の事項が記載されている。
　
（周知例１） 
ニ．「【０００２】
  絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）素子などのスイッチング素子を駆動すると共に、このスイッチング素子に所定の限度を超える過度のメイン電流（過電流）が流れたことを検出する過電流保護回路を有する半導体装置が、例えばＤＣ／ＤＣコンバータやインバータ装置などの電力変換装置に用いられている。
【０００３】〜【０００５】（略）
【０００６】
　ここで、ＩＰＭ等の過電流保護機能について電流検出精度が低い理由について説明する。ＩＰＭ等では過電流保護機能を実現するために、ＩＧＢＴやＭＯＳＦＥＴ等のスイッチング素子に電流センス素子を設けて電流検出に用いている。電流センス素子は、スイッチング素子と同一のセル構造を有し、スイッチング素子と並列に接続され、スイッチング素子に対して一定のセル面積を有している。
【０００７】
　図１２は、電流センス素子を内蔵したスイッチング素子の等価回路を示す図である。理想的な動作条件では、スイッチング素子と電流センス素子の
面積比＝電流センス素子セル面積／スイッチング素子セル面積　と
分流比＝センス電流／スイッチング素子電流　が一致し、
センス電流＝スイッチング素子電流×電流センス素子セル面積／スイッチング素子セル面積　となる。
【０００８】
　過電流保護回路は、電流センス素子に流れるセンス電流値が所定の限度を超えた場合に、スイッチング素子をターンオフさせるなどの保護動作を行う。実際には、センス電流値を電圧に変換したセンス電圧と基準電圧をコンパレータに入力し、コンパレータ出力を過電流保護回路の動作開始トリガとしている。このようにセンス電流値を電圧に変換する従来の半導体装置を図１３，１４に示す。」（２頁３４行〜３頁２８行）
　
ホ．「【００１７】
  本発明に係る半導体装置は、メイン電流に対して所定の分流率で与えられるセンス電流をそのセンス端子より出力可能なセル分離構造を有するスイッチング素子と、・・・」（４頁４５〜４７行）
　
（周知例２）
ヘ．「  前記過電流制限手段は、前記電界効果トランジスタと同一の半導体基板上に形成され、かつ前記電界効果トランジスタと並列に接続された電流検出用トランジスタを有し、該電流検出用トランジスタを流れる電流が大きくなると前記電界効果トランジスタのゲート電圧を低くする・・・」（２頁１７〜２０行）
　
ト．「【０００２】
　パワースイッチング用電界効果トランジスタの半導体材料として炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）などのワイドバンドギャップ半導体を用いることによって、シリコンと比較して非常に低いオン抵抗を実現できることが報告されている（例えば、非特許文献１参照。）。また、ワイドバンドギャップ半導体を用いたパワースイッチング用絶縁ゲート型半導体装置の製造方法が公知である・・・。」（３頁８〜１３行）
　
（周知例３）
チ．「【０００１】
【産業上の利用分野】本発明は半導体パワーデバイスに関し、特に絶縁ゲートを介した電界効果を用いた半導体素子が搭載されているチップと同一チップ上に電流検出素子を備えた半導体装置に関する。」（２頁２欄９〜１３行）
　
リ．「【０００３】図１３の破線で示した電流検出セル内蔵ＭＯＳＦＥＴは主電流側と検出電流側とでユニットセル数の比がＭ：１となるように並列接続された主電流側セルＱM（ＦＥＴMAIN）と電流検出セルＱS （ＦＥＴSENSE ）とで構成され、主電流側セルと電流検出セルとの共通のドレイン端子Ｄ及びゲート端子Ｇと主電流側ソース端子Ｓ、検出電流側ソース端子（センス端子）Ｓe とを有する。
【０００４】主電流側ソース端子Ｓと、電流検出セル側センス端子Ｓe 間に検出抵抗（ＲSENSE ）を接続し、抵抗両端間の電圧降下（センス電圧ＶSENSE ）を測定することにより負荷電流を検出することができる。
【０００５】主電流側セルＱM と電流検出セルＱS を構成するユニットセル構造はすべて同じ構造で同一チップ上に形成されているため、主電流側セルに流れる電流ＩMAINと電流検出セルに流れる電流ＩSENSE の比はそれぞれのセル数の比に等しくなり・・・」（２頁２欄３５行〜３頁３欄１行）
　
（周知例４）
ヌ．「【０００４】図４に従来のセンス端子付きＭＯＳＦＥＴの上面図を示す。センス端子付きＭＯＳＦＥＴ２００は、ゲートパッド電極３１と、センス部３２と、センスパッド電極３３と、ゲート連結電極３４と、実動作領域３５と、ＭＯＳトランジスタのセル３６と、ソース電極３７と、シールド電極３８と、ソースパッド電極３９とで構成される。
【０００５】（略）
【０００６】センス部３２は、過電流を保護するために、実動作領域３５上の複数のＭＯＳトランジスタを電流検出用のセンス端子として使用し、センスパッド電極３３にコンタクトしている。センス部３２を駆動するゲート電極はＭＯＳＦＥＴ本体のゲート電極と共通であり、チップ上でポリシリコンにより連結されている。
【０００７】センスパッド電極３３は、電極の取り出しにソースパッド電極３９のボンディングワイヤと同径のワイヤを用いるため、その圧着面積に合わせてセンス部として必要な面積よりも大きく形成し、点線の丸印で示すようにボンディングワイヤ２２０が熱圧着される。
【０００８】（略）
【０００９】実動作領域３５は、この中にパワーＭＯＳＦＥＴを構成する多数のＭＯＳトランジスタのセル３６が配列されている。
【００１０】ソース電極３７は、実動作領域３５上に設けられ且つ各セル３６のソース領域と接続して設けられる。」（２頁２欄１２〜４２行）
　
　例えば、上記（周知例１）〜（周知例４）に開示されているように、 
「パワー用のＭＯＳＦＥＴが、流れる電流を検出する電流検出部を備えるように構成される技術」は周知の技術であると認められる。（以下、「周知技術１」という。）
　
　また、例えば上記（周知例３）（周知例４）に開示されているように、「パワー用のＭＯＳＦＥＴを多数の単位セル（周知例３では「ユニットセル」、周知例４では「セル」）で構成し、その一部の単位セルに接続する端子を、電流を検出する端子とする技術」が周知であることが認められる。（以下、「周知技術２」という。）
　
　
３．対比
　本願発明を引用発明と対比すると、
　引用発明の「ＭＯＳＦＥＴ６２、６３」の素材であるシリコンカーバイトは化合物半導体である。そして「ＭＯＳＦＥＴ６２、６２」はソース電極同士が接続されているから、「ＭＯＳＦＥＴ６２、６３」はそれぞれ本願発明の「第１化合物半導体ＭＯＳＦＥＴ」「第２化合物半導体ＭＯＳＦＥＴ」に相当する。
　引用発明の「ＭＯＳＦＥＴ６２、６３」の「ドレイン電極７、８」は本願発明の[ドレイン」に相当し、引用発明の「ドレイン電極７、８」にそれぞれ接続された「開閉器の主端子８２，８４」が本願発明の「第１出力端子」「第２出力端子」にそれぞれ相当する。
　引用発明の「電流センサ６」は通電電流を検出するものであるという点で、本願発明の「電流検出部」に対応する。
　引用発明の「ＭＯＳＦＥＴ６２、６３」の素材である「シリコンカーバイト」は、本願発明の「ＳｉＣ」の別表記であって同じ物質である。そして、引用発明ではシリコンカーバイトの単結晶中に形成された層構造の一方面にソース電極が、他方面にドレイン電極が形成されており、前記一方面と他方面との間に電流が流れるように構成されており、これは本願発明の「ＳｉＣ基板の一方面側にソース電極を有し、前記ＳｉＣ基板の他方面側にドレイン電極を有し、前記ＳｉＣ基板の一方面と他方面との間で電流が流れるように構成され」ることに相当する。
　引用発明の「交流用の半導体開閉器」は交流の開閉を行うのであるから、本願発明の「交流スイッチ」に含まれる。
　したがって、本願発明と引用発明は、以下の点で一致ないし相違する。
　
（一致点）
「　ソース同士を接続した第１化合物半導体ＭＯＳＦＥＴおよび第２化合物半導体ＭＯＳＦＥＴと、
　前記第１化合物半導体ＭＯＳＦＥＴのドレインに接続された第１出力端子と、
　前記第２化合物半導体ＭＯＳＦＥＴのドレインに接続された第２出力端子とを含み、
　通電電流を検出するための電流検出部を備えており、
　前記第１化合物半導体ＭＯＳＦＥＴおよび前記第２化合物半導体ＭＯＳＦＥＴが、化合物半導体としてＳｉＣを用いたＳｉＣＭＯＳＦＥＴであり、ＳｉＣ基板の一方面側にソース電極を有し、前記ＳｉＣ基板の他方面側にドレイン電極を有し、前記ＳｉＣ基板の一方面と他方面との間で電流が流れるように構成された、交流スイッチ。」
　
（相違点１）
　本願発明の「通電電流を検出するための電流検出部」は、「前記第１化合物半導体ＭＯＳＦＥＴおよび前記第２化合物半導体ＭＯＳＦＥＴのうちの少なくとも一つ」に「備え」られたものであるのに対して、引用発明では「電流センサ６」の構成は明確ではない点。
　
（相違点２）
　本願発明の「電流検出部」は「前記第１または第２化合物半導体ＭＯＳＦＥＴを構成する多数の単位セルの内の一部の単位セルに接続されてソース電流の一部を分流させる端子を含」んでいるのに対して、引用発明では「ＭＯＳＦＥＴ」が多数の単位セルを有するものかどうか不明であり、したがって、「電流センサ６」は「一部の単位セルに接続されてソース電流の一部を分流させる端子を含む」ものであるということもできない点。
　
　
４．判断
　上記（相違点１）について検討する。
　上記の「２．（２）周知技術」において「周知技術１」として認定したように、「パワー用のＭＯＳＦＥＴが、流れる電流を検出する電流検出部を備えるように構成される技術」は周知の技術である。
　一方、引用発明は通電電流を検出するための電流センサ６を備えており、ここで通電電流はＭＯＳＦＥＴを流れる電流である。そうしてみると、引用発明においてＭＯＳＦＥＴに流れる電流を検出する電流センサとして、同様にパワー用のＭＯＳＦＥＴの電流を検出するための周知技術１を採用することは、当業者であれば適宜なし得た程度の事項にすぎない。そうすれば、本願発明のように「前記第１化合物半導体ＭＯＳＦＥＴおよび前記第２化合物半導体ＭＯＳＦＥＴのうちの少なくとも一つが、通電電流を検出するための電流検出部を備え」る構成とすることは格別の事項ではない。
　
　次に、上記（相違点２）について検討する。
　上記の「２．（２）周知技術」において「周知技術２」として認定したように、「パワー用のＭＯＳＦＥＴを多数の単位セルで構成し、その一部の単位セルに接続する端子を、電流を検出する端子とする技術」は周知の技術である。
　一方、引用発明も上記摘記事項イ．を参照すれば、パワー用に使用されるものといえるから、パワー用のＭＯＳＦＥＴにかかる技術である上記周知技術２を、引用発明のＭＯＳＦＥＴに適用することは当業者であれば容易に想到できた事項にすぎない。そして、このように適用すれば、上記相違点２とした「前記電流検出部は、当該電流検出部を備えた前記第１または第２化合物半導体ＭＯＳＦＥＴを構成する多数の単位セルの内の一部の単位セルに接続されてソース電流の一部を分流させる端子を含む」ように構成することは格別の事項ではない。
　
　そして、本願発明のように構成することによって生じる作用効果も、引用発明及び周知技術から当業者が予測できる範囲のものである。
　
　
５．むすび
　以上のとおり、本願の特許請求の範囲の請求項１１に係る発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。
　よって、結論のとおり審決する。