【事件の表示】
　特願２００６−３０６１６４「表示方法及びこの方法を用いた表示装置」拒絶査定不服審判事件〔平成２０年５月２９日出願公開、特開２００８−１２２６３５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　この審判事件に関する出願（以下、「本件出願」という。）は、平成１８年１１月１３日にされた特許出願である。そして、平成２２年３月１７日付け手続補正書及び平成２４年３月２３日付け手続補正書により明細書及び特許請求の範囲についての補正がされた。さらに、同年６月２７日付け手続補正書により明細書及び特許請求の範囲についての補正がされたが、この補正は、同年７月２０日付けの決定をもって却下され、同日付けで拒絶査定がされた。査定の謄本は、同年同月２４日に送達された。
　これに対して、同年１０月１０日に拒絶査定不服審判が請求され、同時に明細書及び特許請求の範囲についての補正がされた。
　当審は、平成２５年１２月１８日付けの決定をもってこの補正を却下し、同日付けで拒絶の理由を通知した。この拒絶理由通知は、特許法第１７条の２第１項第３号に規定する最後の拒絶理由通知である。
　請求人は、平成２６年２月２０日付け手続補正書により明細書及び特許請求の範囲についての補正（以下、「本件補正」という。）をするとともに、同日付け意見書を提出した。
　
第２　本件補正の却下の決定
［結論］
　本件補正を却下する。
　
［理由］
１．本件補正の内容
　本件補正は、本件補正前（平成２４年３月２３日付け手続補正書による補正の後をいう。以下同じ。）の特許請求の範囲を以下のように補正することを含む。なお、下線は、請求人が付したものであり、補正箇所を示す。
　
（本件補正前）
「【請求項１】
　表示装置を駆動するドライバ回路に入力される画像信号の第１ビット数が、出力される階調データの第２ビット数のより多い場合に、前記表示装置に前記第１ビット数の階調を表示させる表示方法であって、
　隣接する階調間において、第１フレーム数を１組としてフレームレートコントロールを行い擬似階調を追加する第１擬似階調表示ステップと、
　１階調分隔てた２階調間において、第２フレーム数を１組としてフレームレートコントロールを行い擬似階調を追加する第２擬似階調表示ステップとを備える表示方法。」
　
（本件補正後）
「【請求項１】
　表示装置を駆動するドライバ回路に入力される画像信号の第１ビット数が、出力される階調データの第２ビット数のより多い場合に、前記表示装置に前記第１ビット数の階調を表示させる表示方法であって、
　隣接する階調間において、第１フレーム数を１組としてフレームレートコントロールを行い擬似階調を追加する第１擬似階調表示ステップと、
　１階調分隔てた２階調間において、第２フレーム数を１組としてフレームレートコントロールを行い擬似階調を追加する第２擬似階調表示ステップとを備え
、
　前記第２擬似階調表示ステップは、１階調分隔てた前記２階調間において前記第１擬似階調表示ステップにより追加された擬似階調の輝度レベルと比較して、追加する擬似階調の階調順序を決定し、
　前記第１擬似階調表示ステップの前記第１フレーム数と、前記第２擬似階調表示ステップの前記第２フレーム数とが異なることを特徴とする、
表示方法。」
　
　本件補正のうち、請求項１についての補正は、本件補正前の請求項１の記載に、「前記第２擬似階調表示ステップは、１階調分隔てた前記２階調間において前記第１擬似階調表示ステップにより追加された擬似階調の輝度レベルと比較して、追加する擬似階調の階調順序を決定し」という事項と、本件補正前の請求項２に記載されていた「前記第１擬似階調表示ステップの前記第１フレーム数と、前記第２擬似階調表示ステップの前記第２フレーム数とが異なる」という事項とを追加して、本件補正後の請求項１とするものである。
　したがって、本件補正は、いわゆる特許請求の範囲の限定的減縮を目的とするものに該当する。
　そこで、本件補正後の請求項１に係る発明（以下、「本件補正発明」という。）が特許出願の際独立して特許を受けることができるものであるかについて以下に検討する。
　
２．刊行物に記載された事項
　以下に掲げる刊行物１から３までは、いずれも、本件出願前に日本国内又は外国において頒布された刊行物である。また、当審が通知した拒絶の理由に引用された刊行物である。
　
　　刊行物１：特開２００６−１１９４１７号公報
　　　　　　　（公開日：平成１８年５月１１日）
　　刊行物２：特開２００３−８４７１７号公報
　　刊行物３：特開２００４−１２６６２６号公報
　
（１）刊行物１
ア．刊行物１の記載
　刊行物１には、以下の記載がある。
　
（ア）段落０００３
「【０００３】
　例えば、一般に、ＴＦＴ液晶等を用いたアクティブマトリクス型の表示装置は、ライン順次方式で走査され、走査時における画素への書き込み電圧によって表示輝度が制御される。そして、表示可能な階調数は、表示データに対応したデータ電圧のレベル数に依存する。ここで、表示装置が有するデータ電圧のレベル数よりも多い階調数を表現する方式として、ＦＲＣ（フレームレートコントロール）方式がある。ＦＲＣ方式では、例えば２レベルのデータ電圧を一定周期毎（例えばフレーム期間毎）に交互に画素に書き込む。これにより、２レベルのデータ電圧に対応した２種類の表示輝度が高速に切り換わり、人間の目にはこれらの中間輝度が認識される。したがって、見かけ上の階調数を増やすことが可能である。以下、データ電圧に対応した階調をベース階調、ベース階調の切り換えで生成される階調をＦＲＣ階調と呼ぶ。」
　
（イ）段落００３０
「【００３０】
　本発明の表示装置用駆動装置は、一般的なＦＲＣ方式と同様、２レベルのデータ電圧（例えば電圧Ａと電圧Ｂ）を、一定周期毎（例えばフレーム期間毎）に交互に画素に書き込む。…（略）…」
　
（ウ）段落００３１から００５０まで
「【００３１】
　以下、本発明の実施の形態１に係る表示装置の構成と動作を、図１〜図３を用いて説明する。
　【００３２】
　まず、図１により、本発明の実施の形態１に係る表示装置のブロック構成の一例を説明する。
　【００３３】
　本実施の形態に係る表示装置は、駆動回路１０１と、表示部１１５と、ＣＰＵ１１６等から構成される。駆動回路１０１には、システムインタフェース１０２、レジスタ１０３、メモリ制御部１０４、表示メモリ１０５、タイミング生成部１０６、発振部１０７、反転部１０８、ラッチ１０９、ＦＲＣ処理部１１０、基準電圧生成部１１１、データ電圧生成部１１２、データ電圧選択部１１３、走査線駆動部１１４等が含まれる。
　【００３４】
　データ電圧選択部１１３は、複数の階調に対応する複数の階調電圧を生成するための生成回路としての機能を持つ。データ電圧選択部１１３は、複数の階調電圧から、表示データに応じた階調電圧を選択するためのデコード回路としての機能を持つ。レジスタ１０３、タイミング生成部１０６、反転部１０８、およびＦＲＣ処理部１１０等から、画素において１走査期間（１水平期間）の終了時点、あるいは階調電圧を確定する時点から所定期間前に、データ電圧選択部１１３によって選択される階調電圧を、ＦＲＣにより複数の階調電圧のうちの１つの階調電圧から複数の階調電圧のうちの他の階調電圧へ切り換える制御回路としての機能が実現される。
　【００３５】
　また、データ電圧生成部１１２、およびデータ電圧選択部１１３等から、液晶パネルの複数のデータ線に複数の階調レベルを有するデータ電圧をパラレルに出力するデータドライバとしての機能が実現される。走査線駆動部１１４等から、液晶パネルの複数の走査線に順次タイミングの異なる走査信号をシリアルに出力する走査ドライバとしての機能が実現される。そして、走査ドライバの１水平走査のＭ回の処理の終了によるフレームの切り換えの前後においてデータドライバの少なくとも１つのデータ線のデータ電圧の階調レベルを変化するＦＲＣ方式のデータ電圧駆動処理が採用され、走査ドライバの１水平走査の期間で、ＦＲＣ方式のデータ電圧駆動処理の終了に先行する所定のタイミングでＦＲＣ方式で選択された２つの階調電圧の一方から他方に変化させるように構成されている。
　【００３６】
　駆動回路１０１は、いわゆる表示メモリ内蔵型のコントローラ・ドライバであり、本発明の実現手段を含む。ここで、本発明の駆動回路は、表示メモリ内蔵型に限定するものではなく、メモリを内蔵しないタイプにも適用可能である。また、本実施の形態において、入力する表示データの情報量は１画素あたり６ビットとし、データ電圧は３２レベル（５ビット分）とする。そこで、表示データのＬＳＢが“０”の時はベース階調、“１”の時はＦＲＣ階調を適用し、６ビット分の階調表現を行うことにした。
　【００３７】
　以下、駆動回路１０１の内部ブロックの構成と動作について説明する。
　【００３８】
　システムインタフェース１０２は、ＣＰＵ１１６が出力する表示データ及びインストラクションを受け、レジスタ１０３へ出力する動作を行う。動作の詳細は、例えば６８系１６ｂｉｔのバスインターフェースに準拠しているものとする。ここで、インストラクションとは、駆動回路１０１の内部動作を決定するための情報であり、フレーム周波数、駆動ライン数、駆動電圧等の各種パラメータを含む。また、本発明の特徴である、ＦＲＣ階調生成に係るデータ電圧の切り換えタイミング等に関する情報も含む。
　【００３９】
　レジスタ１０３は、インストラクションのデータを格納し、これを各ブロックへ出力するブロックである。例えば、前記のフレーム周波数、駆動ライン数、データ電圧切り換えタイミングに関するインストラクションは、タイミング生成部１０６へ出力され、駆動電圧に関するインストラクションは、基準電圧生成部１１１へ出力される。なお、表示データも一旦レジスタ１０３に格納され、表示位置を指示するインストラクションと共に、メモリ制御部１０４へ出力される。
　【００４０】
　メモリ制御部１０４は、表示メモリ１０５のライト及びリード動作を行うブロックである。まず、ライト動作時には、レジスタ１０３から転送される表示位置のインストラクションに基づき、表示メモリ１０５のアドレスを選択する信号を出力する。これと同時に表示データを表示メモリ１０５へ転送する。この動作により、表示メモリ１０５の所定のアドレスに表示データをライトすることができる。一方、リード動作時には、表示メモリ１０５における所定のワード線群を１本づつ順次に選択する動作を繰り返す。この動作により、選択されたワード線上の表示データを、ビット線を介して一斉にリードすることができる。なお、リードするワード線の範囲、１回の選択期間（１走査期間と等価）、選択動作の繰り返し周期（１フレーム期間と等価）等の設定は、インストラクションにて指示される。
　【００４１】
　表示メモリ１０５は、表示部１１５の走査線とデータ線に相当するワード線とビット線を有し、上記した表示データのライト動作及びリード動作を行う。なお、リードされた表示データは、ラッチ１０９へ出力される。
　【００４２】
　…（略）…
　【００４３】
　…（略）…
　【００４４】
　ラッチ１０９は、表示メモリ１０５から出力される６ビットの表示データを、ＬＰ信号の立ち上がりに同期して取り込み、次のＬＰ信号の立ち上がりが来るまで保持すると共に、ＦＲＣ処理部１１０へ出力するブロックである。
　【００４５】
　ＦＲＣ処理部１１０は、ラッチ１０９から出力される６ビットの表示データＭＤと、反転部１０８から出力されるＡＤ信号に応じて演算処理を行い、その結果を５ビットの表示データＦＤとして出力する。また、ＦＲＣ処理部１１０は、データ線の本数分の演算部を有し、一つの演算部は、図１に示すように、桁上り防止部、加算判定部、および加算部を含む。演算部の基本的な動作は、表示データＭＤのＬＳＢが“０”の時、ＡＤ信号に係らず表示データＭＤの上位５ビットをそのまま出力し、ＬＳＢが“１”の時、表示データＭＤの上位５ビットとＡＤ信号を加算して出力する。この動作より、ＬＳＢが“１”の場合において、隣接する２つのデータ電圧を用いてＦＲＣ階調を生成することができる。なお、６ビット表示データＭＤが全て“１”の場合、ＡＤ信号を加算すると桁上りが発生するため、この条件の時は加算を行わないようにした。上記した動作の一例を図２のタイミングチャートに示す。図２から、表示データＭＤが“１４”および“１６”の場合は、ＬＳＢが“０”であることから、１走査期間を通じて表示データＦＤは“７”および“８”となり、これはフレームが変化しても変わらない。一方、表示データＭＤが“１５”および“１７”の場合は、ＬＳＢが“１”であることから、１走査期間の終了直前に、表示データＦＤの値が切り換わり、さらにフレーム毎に切り換わりの方向が逆転していることが分かる。
　【００４６】
　基準電圧生成部１１１は、入力の電源電圧Ｖｃｉから、駆動回路１０１内で必要な電圧レベルを生成するブロックである。なお、電圧レベルの生成は、チャージポンプ回路等を適用することで実現可能である。
　【００４７】
　データ電圧生成部１１２は、基準電圧生成部１１１から入力される電圧を分圧し、３２レベルのデータ電圧を生成して、データ電圧選択部１１３へ出力する。
　【００４８】
　データ電圧選択部１１３は、表示データＦＤの値に従い、３２レベルのデータ電圧のうちから一つを選択し、データ電圧Ｖｘとして出力する。ここで、データ電圧選択部１１３の出力は、後述する表示部１１５のデータ線に接続される。
　【００４９】
　走査線駆動部１１４は、後述する表示部１１５の走査線に対し、ＧＰ信号に同期して走査電圧のアクティブレベル（例えば“ハイ”）を線順次に出力するためのブロックである。…（略）…
　【００５０】
　表示部１１５は、データ線と走査線の交点に位置する各画素部にスイッチング用のトランジスタが配置された、いわゆるアクティブマトリクス型と呼ばれるフラットパネルである。トランジスタのソース端子は、データ線を介してデータ電圧選択部１１３の出力に接続され、ゲート端子は走査線を介して走査線駆動部１１４の出力に接続される。また、トランジスタのドレイン端子は、表示素子に接続される。…（略）…」
　
（エ）段落００６３から００６９まで
「【００６３】
　次に、本発明の実施の形態３に係る表示装置の構成と動作を、図７〜図９を用いて説明する。
　【００６４】
　前記実施の形態１，２に述べたように、ＦＲＣ方式では、隣接する２レベルのデータ電圧を用いてＦＲＣ階調を生成する。この時、例えばデータ電圧を３２レベルとすると、生成されるＦＲＣ階調は、１つ少ない３１種類となる。つまり、ベース階調とＦＲＣ階調を合計した階調数は６３階調となり、例えば６ビットの表示データを表現するには１階調分不足することになる。そこで、本実施の形態では、ＦＲＣ階調を新たに１種類追加した駆動回路を提供する。
　【００６５】
　すなわち、本実施の形態では、ＦＲＣによりデコード回路から出力される階調電圧を隣接しない２つの階調電圧間で切り換える制御回路としての機能が実現される。また、データドライバの複数の階調レベルの数がＭであり、ＦＲＣ方式のデータ電圧駆動処理の選択枝の数がＮであることで、ＭＮ−（Ｎ−１）の階調レベルを生成し、データドライバにおいてＭの複数の階調レベルのうちの隣接する３つの階調レベルの電圧値の中間値に隣接する高電位と低電位の２つの階調レベルの２つの電圧をＦＲＣ方式で処理することで、最終的にＭＮ−（Ｎ−１）を越える階調レベルを生成するように構成されている。
　【００６６】
　図７は、本実施の形態に係る、表示データとデータ電圧の関係の一例を示したものであり、その特徴は、２レベル分離れた電圧を用いて、新たなＦＲＣ階調を生成している点にある。例えば図７では、表示データＭＤの“６１”と“６３”を用いて新たなＦＲＣ階調を生成している。ここで、新たなＦＲＣ階調を、図７に示す、表示データＭＤの“６１”に相当する条件は、（Ｖ３１−Ｖ３０）＞（Ｖ３０−Ｖ２９）である。この条件を満たすことは、例えば液晶表示素子においては一般的である。
　【００６７】
　次に、上記したＦＲＣ階調を新たに１種類追加するには、表示データＭＤの値を判別し、その結果に基づき、表示データＭＤの上位５ビットとＡＤ信号との加減算を適宜行えば良い。この動作は、ＦＲＣ処理部内にある演算部を改良するのみで実現可能であり、一例として、図８に示す回路構成を用い、これを図９に示す真理値表に従って動作させる方法が考えられる。
　【００６８】
　以上述べた、本実施の形態によれば、例えばデータ電圧のレベル数を３２とした場合、生成されるＦＲＣ階調も３２種類とすることができる。したがって、ベース階調とＦＲＣ階調を合計した階調数は６４階調となり、６ビットの表示データを過不足なく表現することが可能となる。
　【００６９】
　なお、本実施の形態においては、表示データＭＤの“６１”と“６３”を用いて新たなＦＲＣ階調を生成したが、これに限られる訳ではなく、例えば“０”と“２”を用いても構わない。」
　
イ．刊行物１に記載された発明（引用発明１）
（ア）刊行物１には、フレームレートコントロール方式を用いて、表示装置が有するデータ電圧のレベル数よりも多い階調数を表現する表示方法が記載されている（上記ア．（ア）及び（ウ））。
　
（イ）用いられるフレームレートコントロール方式は、一般的なものと同様、２つのレベルのデータ電圧をフレーム期間ごとに交互に画素に書き込むものである（上記ア．（イ））。
　
（ウ）表示装置は、システムインタフェース１０２、レジスタ１０３、メモリ制御部１０４、表示メモリ１０５、ラッチ１０９、ＦＲＣ処理部１１０、データ電圧選択部１１３などから構成される駆動回路１０１と、表示部１１５と、ＣＰＵ１１６とを有する（上記ア．（ウ）、段落００３３）。
　
（エ）ＣＰＵ１１６が出力する６ビットの表示データは、システムインタフェース１０２及びレジスタ１０３を介してメモリ制御部１０４に転送され、表示メモリ１０５に書き込まれる（上記ア．（ウ）、段落００３６から００４０まで）。表示メモリ１０５から読み出された６ビットの表示データは、ラッチ１０９を介してＦＲＣ処理部１１０に出力され、そこで演算処理されて５ビットの表示データＦＤとして出力される（同、段落００４１及び００４５）。データ電圧選択部１１３は、５ビットの表示データＦＤの値に従い、３２レベルのデータ電圧のうちの一つを選択し、データ電圧Ｖｘとして表示部１１５のデータ線に出力する（同、段落００４８）。ここで、３２レベルとは、５ビット分の意味である（同、段落００３６）。
　
（オ）刊行物１に記載された表示方法では、３２レベルのデータ電圧のうち、隣接する２つのレベルのデータ電圧を用いて生成されるＦＲＣ階調を用いるだけでなく、隣接する３つのレベルのデータ電圧（具体的には、Ｖ２９、Ｖ３０及びＶ３１）の中間値（同、Ｖ３０）に隣接する高電位と低電位の２つのレベルのデータ電圧（同、Ｖ２９及びＶ３１）をフレームレートコントロール方式で処理して生成した追加のＦＲＣ階調を用いている（上記ア．（エ））。
　これは、隣接する２つのレベルのデータ電圧を用いて生成されるＦＲＣ階調は３１種類であり、ベース階調（３２種類）と合計しても６３階調にしかならないため、６ビットの表示データ（６４階調）を表現するのに１階調足りないからである（同、段落００６４）。
　
（カ）以上のことを踏まえて、上記ア．（ア）から（エ）までの記載と、図１及び７から９までに示された事項とを総合すると、刊行物１には、以下の発明（以下、「引用発明１」という。）が記載されている。
　
「２つのレベルのデータ電圧をフレーム期間ごとに交互に画素に書き込むフレームレートコントロール方式を用いて、５ビット分である３２レベルのデータ電圧を出力する駆動回路１０１を備えた表示装置で、駆動回路１０１に入力される６ビットの表示データを表示する表示方法であって、
　５ビット分である３２レベルのデータ電圧のうち、隣接する２つのレベルのデータ電圧を用いて生成されるＦＲＣ階調に加えて、隣接する３つのレベルのデータ電圧の中間値に隣接する高電位と低電位の２つのレベルのデータ電圧をフレームレートコントロール方式で処理して生成した追加のＦＲＣ階調を使用する
表示方法。」
　
（２）刊行物２
ア．刊行物２の記載
　刊行物２には、以下の記載がある。
　
（ア）段落００５３
「【００５３】なお、図１７に示した方法では、４フレームを利用するＦＲＣ制御により表示階調データの２ビット分しか表現できない。しかし、液晶表示装置１５では、ＦＲＣ制御を行うための４フレームにおいて、ＰＷＭ制御により表現される階調レベル（以下「ＰＷＭ階調レベル」という。）のうち、互いに隣り合うＰＷＭ階調レベルのみならず全ＰＷＭ階調レベルから選択したＰＷＭ階調レベルを組み合わせることにより、４フレームを利用するＦＲＣ制御により表示階調データの３ビット分を表現できるようになっている。この点に関しては、後に図１２から図１４に基づいてさらに説明する。」
　
（イ）段落００８６から００９２まで
「【００８６】ここで、コントローラ２に入力される表示階調データ、ドライバメモリ７から出力されるＦＲＣデータ、第１〜第４フレームの階調レベルの平均値（平均階調レベル）の具体例を、各色ごとに図１２から図１４に示す。なお、平均階調レベルは、第１〜第４フレームにおける液晶駆動電圧の実効値と相関があり、したがって液晶パネル４で表示される階調とも相関があることになる。つまり、平均階調レベルが異なれば、液晶パネル４にて表示される階調（輝度）も異なることになる。
　【００８７】図１２から図１４は、それぞれＲ、Ｇ、Ｂに関して、表示階調データ、ＦＲＣデータ、平均階調レベルの関係を示す図表である。なお、各図の（ａ）ではＦＲＣデータを階調レベルに置き換えて示しており、（ａ）のＦＲＣデータの階調レベルと実際のＦＲＣデータ（バイナリデータ）との関係は（ｂ）に示す。
　【００８８】ここでは、ＲのＰＷＭ階調レベルとして第０、第１、第４、第８、第１６、第２６、第２９、第３１階調の８種類の階調レベルを利用し、ＧのＰＷＭ階調レベルとして第０、第３、第６、第１０、第１５、第２５、第２８、第３１階調の８種類の階調レベルを利用し、ＢのＰＷＭ階調レベルとして第０、第９、第２４、第３１の４種類の階調レベルを利用している。利用する階調レベルは、上述したようにＧＣＫ１ビットメモリ２２のデータＧＣＫＤにより設定することができる。
　【００８９】従来、ＦＲＣ制御とＰＷＭ制御とを組み合わせて階調表示を行う場合、図１５に示したように第１〜第４フレームにおいて２種類のＰＷＭ階調レベルを組み合わせていた。液晶表示装置１５では、図１２から図１４に示すように８種類または４種類のＰＷＭ階調レベルの中から選択したＰＷＭ階調レベルを第１〜第４フレームに割り当てている。したがって、第１〜第４フレームに最大４種類のＰＷＭ階調レベルを割り当てる場合もある。これにより、従来のように複数の階調レベルが同一になる、つまり階調が潰れることを回避することが可能となった。
　【００９０】このように、コントローラ２（階調信号処理装置）は、各画素でフレームごとに階調表示可能な液晶パネル４（画像表示素子）にて画像表示を行うための階調信号を出力するものであって、入力される表示階調データ（入力階調信号）に基づいた階調信号（ＦＲＣデータ）を出力するものである。
　【００９１】コントローラ２は、ＦＲＣテーブル６（階調信号設定部）を備えている。ＦＲＣテーブル６は、同一画素について、連続するｎ個（ｎは３以上の整数。本実施形態ではｎ＝４。）のフレームである第１〜第ｎフレームのそれぞれに、互いに異なるｍ通り（ｍは３以上の整数。本実施形態ではｍ＝８または４。）のＰＷＭ階調レベル（基準階調）の中から選択したＰＷＭ階調レベルに対応付けられたＦＲＣデータを設定する。また、ＦＲＣテーブル６は、表示階調データに基づいて、第１〜第ｎフレームにＦＲＣデータを設定することにより、隣り合うＰＷＭ階調レベルの間の階調である補間階調レベル（補間階調）を生成するが、少なくとも１つの補間階調レベルを生成する際に、その補間階調レベルの両側のＰＷＭ階調レベル以外のＰＷＭ階調レベルを用いる。
　【００９２】このＦＲＣテーブル６では、補間階調レベルを生成する際に、補間階調レベルの両側のＰＷＭ階調レベル以外のＰＷＭ階調レベルを用いることで、従来のように階調が潰れることを避けることができる。その結果、ＦＲＣテーブル６から出力するＦＲＣデータで画像表示を行うことにより、適正な多階調表示を実現することができる。」
　
イ．刊行物２に記載された事項（技術事項２）
　刊行物２には、互いに隣り合う２つの階調レベルだけでなく、全ての階調レベルから選択した階調レベルを組み合わせてフレームレートコントロールを行うことが記載されている（上記ア．（ア））。
　特に、複数の階調レベルが同一になること、すなわち階調が潰れることを回避して適正な多階調表示を実現するために、少なくとも一つの補間階調レベルを、その補間階調レベルの両側の階調レベル以外の階調レベルを用いて生成することが、具体例（図１２から１４まで）とともに記載されている（上記ア．（イ）、特に段落００９１及び００９２）。
　以上のことを踏まえて、上記ア．（ア）及び（イ）の記載と、図１２から１４までに示された事項とを総合すると、刊行物２には、以下の技術事項（以下、「技術事項２」という。）が記載されている。
　
「フレームレートコントロールによって補間階調レベルを生成する際に、少なくとも一つの補間階調レベルについては、その補間階調レベルの両側の階調レベル以外の階調レベルを用いることにより、複数の階調レベルが同一になって階調が潰れることを回避して適正な多階調表示を実現する。」
　
（３）刊行物３
ア．刊行物３の記載
　刊行物３には、以下の記載がある。
　
（ア）段落００３７から００４０まで
「【００３７】
　以下に、この実施例の液晶表示装置１で用いられている中間の表示階調を実現する手法について詳述する。１６個の方形波階調電圧（Ｖ０，Ｖ１，…Ｖ１５）が用意される液晶表示装置では、用意された各階調電圧（Ｖ０，Ｖ１，…Ｖ１５）の一つを選択することにより１６階調の画像表示が可能となる。そこで、この液晶表示装置１では、１６個の方形波階調電圧（Ｖ０，Ｖ１，…Ｖ１５）を用い、６４階調の画像表示を実現するため、次のような表示動作を行なう。
　【００３８】
　一階調電圧（Ｖｉ）（ｉ＝０，１，２，…，１４）とこれに隣接する他の階調電圧（Ｖｉ＋１）との中間の１／４階調は、連続する４フレーム（Ｆ）期間のうちの３フレーム（Ｆ）期間において階調電圧（Ｖｉ）を選択し、残りの１フレーム（Ｆ）期間において階調電圧（Ｖｉ＋１）を選択する制御により実現される。一階調電圧（Ｖｉ）とこれに隣接する階調電圧（Ｖｉ＋１）の間の２／４階調は、連続する４フレーム（Ｆ）期間のうちの２フレーム（Ｆ）期間において階調電圧（Ｖｉ）を選択し、残りの２フレーム（Ｆ）期間において階調電圧（Ｖｉ＋１）を選択する制御により実現される。一階調電圧（Ｖｉ）とこれに隣接する階調電圧（Ｖｉ＋１）の間の３／４階調は、連続する４フレーム（Ｆ）期間のうちの１フレーム（Ｆ）期間において階調電圧（Ｖｉ）を選択し、残りの３フレーム（Ｆ）期間において階調電圧（Ｖｉ＋１）を選択する制御により実現される。
　【００３９】
　一階調電圧（Ｖｉ）とこれに隣接する階調電圧（Ｖｉ＋１）との中間の２／６階調は、連続する６フレーム（Ｆ）期間のうちの４フレーム（Ｆ）期間において階調電圧（Ｖｉ）を選択し、残りの２フレーム（Ｆ）期間において階調電圧（Ｖｉ＋１）を選択する制御により実現される。一階調電圧（Ｖｉ）とこれに隣接する階調電圧（Ｖｉ＋１）との中間の４／６階調は、連続する６フレーム（Ｆ）期間のうちの２フレーム（Ｆ）期間において階調電圧（Ｖｉ）を選択し、残りの４フレーム（Ｆ）期間において階調電圧（Ｖｉ＋１）を選択する制御により実現される。
　【００４０】
　以上のように、フレーム（Ｆ）期間の制御と１６個の階調電圧（Ｖ０，Ｖ１，…Ｖ１５）との組み合わせにより、図５に示す如く、理論的には９１階調を実現することができる。この実施例では、９１階調のうちで特に表示状態の好ましい６４階調を選択することにより６４階調の画像表示が行われる。この実施例は、階調電圧（Ｖ０）と階調電圧（Ｖ１）との間の２／６階調（図５中の理論階調３）と４／６階調（図５中の理論階調５）、階調電圧（Ｖ１）と階調電圧（Ｖ２）との間の２／６階調（図５中の理論階調９）を表示に用い、他の階調電圧（Ｖｉ）と階調電圧（Ｖｉ＋１）との間の２／６階調および４／６階調は表示に用いない。」
　
（イ）段落００６９
「【００６９】
　また、この実施例では、１６個の階調電圧（Ｖ０，Ｖ１，…Ｖ１５）に連続する４フレーム（Ｆ）期間および６フレーム（Ｆ）期間での制御を組み合わせて用いたが、何等これに限定されるものではなく、連続する５フレーム（Ｆ）期間および７フレーム（Ｆ）期間での制御を組み合わせても良く、あるいは連続する４フレーム（Ｆ）期間および６フレーム（Ｆ）期間での制御に、さらに５フレーム（Ｆ）期間で制御する場合等を追加することにより、より少ない階調電圧数で６４階調表示を実現することができる。」
　
（ウ）段落００７１
「【００７１】
　また、この実施例では、予め用意された電圧レベルの中間の表示階調を実現する具体的な手法として、連続する複数フレーム（Ｆ）期間で隣接する階調電圧のいずれか一方が選択出力されるように構成したが、このように必ずしも隣接する階調電圧を選択する必要はない。すなわち、階調電圧（Ｖ１）と階調電圧（Ｖ２）との中間の階調表示を行なう場合、階調電圧（Ｖ０）と階調電圧（Ｖ２）あるいは階調電圧（Ｖ０）と階調電圧（Ｖ３）等を選択するようにしても良く、また複数フレーム期間で２種類以上の階調電圧を選択するように制御しても良い。」
　
イ．刊行物３に記載された技術事項（技術事項３）
　刊行物３には、４フレームを１組にしたフレームレートコントロールと、６フレームを１組にしたフレームレートコントロールとを組み合わせて用いることが記載されている（上記ア．（ア））。
　このとき、１組にするフレームの数は、４又は６に限定されないし、組み合わせるフレームレートコントロールの数も、２種類に限定されず、４フレームを１組にしたもの及び６フレームを１組にしたものに、例えば５フレームを１組にしたものを追加してもよい（上記ア．（イ））。
　また、フレームレートコントロールで使用する２つの階調電圧は、隣接する２つの階調電圧に限定されない（上記ア．（ウ））。
　以上のことを踏まえて、上記ア．（ア）から（ウ）までの記載と、図５に示された事項とを総合すると、刊行物３には、以下の技術事項（以下、「技術事項３」という。）が記載されている。
　
「ある数のフレームを１組にしたフレームレートコントロールと、別の数のフレームを１組にしたフレームレートコントロールとを組み合わせて用いるととともに、隣接しない２つの階調電圧を用いてフレームレートコントロールを行う。」
　
３．対比
　本件補正発明と引用発明１とを対比すると、以下のとおりである。
　
（１）引用発明１の「表示装置」、「駆動回路１０１」、「表示データ」、「データ電圧」及び「ＦＲＣ階調」は、それぞれ本件補正発明の「表示装置」、「ドライバ回路」、「画像信号」、「階調データ」及び「擬似階調」に相当する。
　
（２）引用発明１の「表示データ」のビット数である「６ビット」は、本件補正発明の「画像信号」のビット数である「第１ビット数」に相当する。
　また、引用発明１の「データ電圧」のレベル数が「５ビット分である３２レベル」であることは、「データ電圧」のビット数が「５ビット」であることを意味するから、「５ビット」は、本件補正発明の「階調データ」のビット数である「第２ビット数」に相当する。
　そして、引用発明１の「表示データ」が「６ビット」であり、「データ電圧」が「５ビット」であることは、本件補正発明における「第１ビット数が、…第２ビット数のより多い場合」に相当する。
　したがって、引用発明１の「５ビット分である３２レベルのデータ電圧を出力する駆動回路１０１を備えた表示装置で、駆動回路１０１に入力される６ビットの表示データを表示する表示方法」は、全体として、本件補正発明の「表示装置を駆動するドライバ回路に入力される画像信号の第１ビット数が、出力される階調データの第２ビット数のより多い場合に、前記表示装置に前記第１ビット数の階調を表示させる表示方法」に相当する。
　
（３）引用発明１の「２つのレベルのデータ電圧をフレーム期間ごとに交互に画素に書き込むフレームレートコントロール方式」は、２つのフレームを１組にしたフレームコントロールを行って「ＦＲＣ階調」を生成する方式であるから、本件補正発明の「第１フレーム数」及び「第２フレーム数」を「２」とした場合における「第１フレーム数を１組としてフレームレートコントロールを行い擬似階調を追加する」及び「第２フレーム数を１組としてフレームレートコントロールを行い擬似階調を追加する」に相当する。
　
（４）引用発明１において、「５ビット分である３２レベルのデータ電圧のうち、隣接する２つのレベルのデータ電圧を用いて生成されるＦＲＣ階調…を使用する」ことは、本件補正発明において、「隣接する階調間において、第１フレーム数を１組としてフレームレートコントロールを行い擬似階調を追加する」ことに相当するから、引用発明１は、本件補正発明の「第１擬似階調表示ステップ」に相当するステップを備えている。
　引用発明１において、さらに、「隣接する３つのレベルのデータ電圧の中間値に隣接する高電位と低電位の２つのレベルのデータ電圧をフレームレートコントロール方式で処理して生成した追加のＦＲＣ階調を使用する」ことは、本件補正発明において、「１階調分隔てた２階調間において、第２フレーム数を１組としてフレームレートコントロールを行い擬似階調を追加する」ことに相当するから、引用発明１は、本件補正発明の「第２擬似階調表示ステップ」に相当するステップを備えている。
　
（５）以上のことをまとめると、本件補正発明と引用発明１との一致点及び相違点は、以下のとおりである。
　
（一致点）
「表示装置を駆動するドライバ回路に入力される画像信号の第１ビット数が、出力される階調データの第２ビット数のより多い場合に、前記表示装置に前記第１ビット数の階調を表示させる表示方法であって、
　隣接する階調間において、第１フレーム数を１組としてフレームレートコントロールを行い擬似階調を追加する第１擬似階調表示ステップと、
　１階調分隔てた２階調間において、第２フレーム数を１組としてフレームレートコントロールを行い擬似階調を追加する第２擬似階調表示ステップとを備える
表示方法。」
　
（相違点１）
　本件補正発明の「第２擬似階調表示ステップ」は、さらに、「１階調分隔てた前記２階調間において前記第１擬似階調表示ステップにより追加された擬似階調の輝度レベルと比較して、追加する擬似階調の階調順序を決定」するのに対し、引用発明１のそれに相当するステップは、「隣接する３つのレベルのデータ電圧の中間値に隣接する高電位と低電位の２つのレベルのデータ電圧をフレームレートコントロール方式で処理して生成した追加のＦＲＣ階調」（本件補正発明の「追加する擬似階調」に相当する。）の階調順序をどのようにして決定するか不明である点。
　
（相違点２）
　本件補正発明は、「前記第１擬似階調表示ステップの前記第１フレーム数と、前記第２擬似階調表示ステップの前記第２フレーム数とが異なる」のに対し、引用発明１は、「５ビット分である３２レベルのデータ電圧のうち、隣接する２つのレベルのデータ電圧を用いて生成されるＦＲＣ階調…を使用する」ときも、「隣接する３つのレベルのデータ電圧の中間値に隣接する高電位と低電位の２つのレベルのデータ電圧をフレームレートコントロール方式で処理して生成した追加のＦＲＣ階調を使用する」ときも、２つのフレームを１組にしたフレームレートコントロールを行っており、したがって、本件補正発明の「第１フレーム数」と「第２フレーム数」とを同じにした（両者とも「２」にした）場合に相当する点。
　
４．相違点についての判断
（１）相違点１
　引用発明１は、フレームレートコントロールによって補間階調レベルを生成する方法である点で、技術事項２と共通する。また、「隣接する３つのレベルのデータ電圧の中間値に隣接する高電位と低電位の２つのレベルのデータ電圧をフレームレートコントロール方式で処理して生成した追加のＦＲＣ階調」を用いているから、補間階調レベルの両側の階調レベル（具体的には、Ｖ３０及びＶ３１）以外の階調レベル（同、Ｖ２９）を用いる方法である点でも、技術事項２と共通する。
　したがって、引用発明１において、複数の階調レベルが同一になって階調が潰れることを回避して適正な多階調表示を実現しようとすることは、技術事項２に基づき、当業者が容易に思い付くことである。
　引用発明１において、「隣接する２つのレベルのデータ電圧を用いて生成されるＦＲＣ階調に加えて、隣接する３つのレベルのデータ電圧の中間値に隣接する高電位と低電位の２つのレベルのデータ電圧をフレームレートコントロール方式で処理して生成した追加のＦＲＣ階調」を使用する際、この「追加のＦＲＣ階調」が「隣接する２つのレベルのデータ電圧を用いて生成されるＦＲＣ階調」と同一になったとすると、複数の階調レベルが同一になってしまうから、階調が潰れることを回避して適正な多階調表示を実現することができなくなるのは明らかである。これを避けるために、「追加のＦＲＣ階調」と「隣接する２つのレベルのデータ電圧を用いて生成されるＦＲＣ階調」とを比較し、前者のうち後者と異なるものだけを採用することは、当業者が適宜行い得ることにすぎない。
　その結果、相違点１に係る構成が得られることは、明らかである。
　
（２）相違点２
　引用発明１は、２種類のフレームレートコントロールを組み合わせて補間階調レベルを生成する方法である点で、また、隣接しない２つの階調電圧を用いてフレームレートコントロールを行う点で、技術事項３と共通する。
　したがって、引用発明１において、「５ビット分である３２レベルのデータ電圧のうち、隣接する２つのレベルのデータ電圧を用いて生成されるＦＲＣ階調…を使用する」ときに１組にするフレームの数と、「隣接する３つのレベルのデータ電圧の中間値に隣接する高電位と低電位の２つのレベルのデータ電圧をフレームレートコントロール方式で処理して生成した追加のＦＲＣ階調を使用する」ときに１組にするフレームの数とを異ならせることは、技術事項３を踏まえて、当業者が適宜行い得ることにすぎない。
　その結果、相違点２に係る構成が得られることは、明らかである。
　
５．請求人の主張について
（１）請求人は、意見書の（３）で、本件補正発明について次のように主張する。
　
「一方、請求項１記載の本願発明（当審注：本件補正発明）は、上記特徴（ｃ）を有することにより、自動的に追加する擬似階調の階調順序を決定することができますため、上記した第１及び第２ビット数、第１及び第２フレーム数等の各種パラメータが変更されましても、上記基準階調設定順序を改めて決定する必要なく、第１ビット数の階調を表示することができる汎用性が高い表示方法です。」
　
　しかし、請求人の主張は、以下に述べるとおり、採用することができない。
　本件補正発明は、「第１擬似階調ステップ」で生成した擬似階調を追加してもなお不足する擬似階調を、「第２擬似階調ステップ」で生成して追加するものであるが、「第２擬似階調ステップ」で生成される擬似階調の数は、一般に、不足する擬似階調の数より多くなる。
　例えば、本件出願の明細書の段落００３３から００３８までに記載された実施の形態のように、８ビット（２５６階調）の画像信号を６ビット（６４階調）出力のドライバ回路で表示させる場合を考えると、まず、「第１擬似階調ステップ」として、隣接する階調間における４フレーム１組のフレームコントロールを行い、１８９（＝３×６３）の擬似階調を追加することができる。その結果、表示可能な階調数は２５３（＝６４＋１８９）になるから、段落００３５に記載されているとおり、不足する階調数は３である。次に、「第２擬似階調ステップ」として、例えば１階調分隔てた２階調間における３フレーム１組のフレームコントロールを行うとすると、生成される擬似階調の数は、１２４（＝２×６２）であり、不足する階調数（３）より多い。
　したがって、「第２擬似階調ステップ」で生成された擬似階調の中から、実際に追加する擬似階調を選択する必要がある。請求人が主張するように、本件補正発明が、自動的に追加する擬似階調の階調順序を決定できるものであるためには、この選択を自動的に行うことが可能でなければならない。
　しかし、この点について、本件補正発明では、「１階調分隔てた前記２階調間において前記第１擬似階調表示ステップにより追加された擬似階調の輝度レベルと比較して、追加する擬似階調の階調順序を決定」するとされているだけである。これが、少なくとも、「第２擬似階調ステップ」で生成された擬似階調のうち、「第１擬似階調ステップ」で生成されて追加された擬似階調と輝度レベルが同じものを除外するという意味であることは、容易に理解できるものの、そのようにして除外した結果、実際に追加する擬似階調が自動的に決定されると認めることはできない。また、発明の詳細な説明にも、「１階調分隔てた前記２階調間において前記第１擬似階調表示ステップにより追加された擬似階調の輝度レベルと比較」することにより、自動的に「追加する擬似階調の階調順序を決定」できることをうかがわせる記載はない。
　請求人の主張は、根拠がない。
　
（２）また、請求人は、刊行物２について次のように主張する。
　
「また、引例２（当審注：刊行物２）におきまして、段落［００９２］に「このＦＲＣテーブル６では、補間階調レベルを生成する際に、補間階調レベルの両側のＰＷＭ階調レベル以外のＰＷＭ階調レベルを用いることで、従来のように階調が潰れることを避けることができる。」旨が開示されています。
　引例２の上記開示内容は、補間に用いる基準階調として、一般的な用いる隣接する２つの階調以外に、他の階調も用いることにより、使用する基準階調のバリエーションを増やすという、上記特徴（ａ），特徴（ｂ）の組合せでなく、上記特徴（ｂ）の第２擬似階調表示に類似した表示のみによる単独の階調表示法を開示していると思料します。したがいまして、引例２には、上記特徴（ａ）に密接に関連する上記特徴（ｃ）及び特徴（ｄ）について何ら開示されておりません。」
　
　しかし、刊行物２（段落００９１）の「ＦＲＣテーブル６は、表示階調データに基づいて、第１〜第ｎフレームにＦＲＣデータを設定することにより、隣り合うＰＷＭ階調レベルの間の階調である補間階調レベル（補間階調）を生成するが、少なくとも１つの補間階調レベルを生成する際に、その補間階調レベルの両側のＰＷＭ階調レベル以外のＰＷＭ階調レベルを用いる。」という記載は、補間の際の基準階調として、隣接する２つの階調を用いることを前提として、それに加えて他の階調も用いること意味している。すなわち、請求人のいう特徴（ａ）と特徴（ｂ）との組み合わせは、刊行物２に記載されている。
　請求人の主張は、採用することができない。
　
（３）さらに、請求人は、刊行物３について次のように主張する。
　
「しかしながら、引例３（当審注：刊行物３）は「隣接する階調間において、各々が異なるフレーム数を１組としてフレームレートコントロールを行い擬似階調を追加する複数の擬似階調表示ステップを有すること」を開示したに過ぎません。すなわち、引例３は、上記特徴（ａ）の第１擬似階調表示ステップにおける第１フレーム数が複数種存在することを開示したに過ぎず、上記特徴（ｂ）の第２擬似階調表示ステップについて何ら開示しておりません。」
　
　しかし、刊行物３（段落００７１）の「予め用意された電圧レベルの中間の表示階調を実現する具体的な手法として、連続する複数フレーム（Ｆ）期間で隣接する階調電圧のいずれか一方が選択出力されるように構成したが、このように必ずしも隣接する階調電圧を選択する必要はない。すなわち、階調電圧（Ｖ１）と階調電圧（Ｖ２）との中間の階調表示を行なう場合、階調電圧（Ｖ０）と階調電圧（Ｖ２）あるいは階調電圧（Ｖ０）と階調電圧（Ｖ３）等を選択するようにしても良…い。」という記載は、１階調分隔てた２階調間でフレームレートコントロールを行ってもよいことを意味している。すなわち、請求人のいう特徴（ｂ）は、刊行物３に記載されている。
　請求人の主張は、採用することができない。
　
６．むすび
　以上のとおりであるから、本件補正発明は、刊行物１に記載された発明（引用発明１）と刊行物２に記載された技術事項（技術事項２）と刊行物３に記載された技術事項（技術事項３）とに基づいて、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　したがって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本件出願に係る発明についての判断
１．本件出願に係る発明
　本件補正は、上記のとおり却下されたので、本件出願の請求項１から５までのそれぞれに係る発明は、本件補正前の特許請求の範囲の請求項１から５までのそれぞれに記載された事項によって特定されるとおりのものである。特に、請求項１に係る発明（以下、「本件発明」という。）は、以下のとおりのものである。
　
「【請求項１】
　表示装置を駆動するドライバ回路に入力される画像信号の第１ビット数が、出力される階調データの第２ビット数のより多い場合に、前記表示装置に前記第１ビット数の階調を表示させる表示方法であって、
　隣接する階調間において、第１フレーム数を１組としてフレームレートコントロールを行い擬似階調を追加する第１擬似階調表示ステップと、
　１階調分隔てた２階調間において、第２フレーム数を１組としてフレームレートコントロールを行い擬似階調を追加する第２擬似階調表示ステップとを備える表示方法。」
　
２．当審が通知した拒絶の理由
　当審が本件発明について通知した拒絶の理由は、概略以下のとおりである。
　
「（理由１）
　本件発明は、本件出願前に日本国内又は外国において頒布された刊行物１に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　
　（理由２）
　本件発明は、本件出願前に日本国内又は外国において頒布された刊行物１に記載された発明に基づいて、本件出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　　刊行物１：特開２００６−１１９４１７号公報（前掲）」
　
３．刊行物１に記載された事項
　刊行物１に記載された事項は、上記「第２」２．（１）で述べたとおりである。
　
４．対比・判断
　本件発明は、本件補正発明から、「前記第２擬似階調表示ステップは、１階調分隔てた前記２階調間において前記第１擬似階調表示ステップにより追加された擬似階調の輝度レベルと比較して、追加する擬似階調の階調順序を決定し」という事項と、「前記第１擬似階調表示ステップの前記第１フレーム数と、前記第２擬似階調表示ステップの前記第２フレーム数とが異なる」という事項とを除いたものである。
　そうすると、本件補正発明と引用発明１との対比の結果（上記「第２」３．（５））から明らかなように、本件発明は、本件補正発明と引用発明１との対比において、相違点（相違点１及び２）をもたらした事項を、本件補正発明から除いたものである。
　したがって、本件発明と引用発明１との間に実質的な相違点はない。仮に相違点があるとしても、当業者が容易に思い付く程度のものである。
　以上のとおりであるから、本件発明は、刊行物１に記載された発明である。また、本件発明は、刊行物１に記載された発明（引用発明１）に基づき、当業者が容易に発明をすることができたものでもある。
　
５．むすび
　本件発明は、刊行物１に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　また、本件発明は、刊行物１に記載された発明に基づき、当業者が容易に発明をすることができたものでもあるから、特許法第２９条第２項の規定によっても特許を受けることができない。
　したがって、他の請求項に係る発明について審理するまでもなく、本件出願は拒絶すべきものである。
　よって、結論のとおり審決する。