【事件の表示】
　特願２０１０−５２４３１３「複数のチャージポンプ回路を用いて昇圧された電圧を生成する装置および方法」拒絶査定不服審判事件〔平成２１年　３月１９日国際公開、ＷＯ２００９／０３３２６４、平成２２年１２月１６日国内公表、特表２０１０−５３９６２７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、２００８年９月９日（パリ条約による優先権主張外国庁受理２００７年９月１４日、アメリカ合衆国）を国際出願日とする出願であって、平成２４年１０月２３日付けの拒絶理由通知に対して、平成２５年１月２５日に意見書及び手続補正書が提出されたが、同年２月２５日付けで拒絶査定がなされ、これに対して、同年７月４日に拒絶査定を不服とする審判の請求がなされたものである。
　
　
第２．本願発明に対する判断
１．本願発明
　本願の請求項１ないし請求項１０に係る発明は、平成２５年１月２５日に提出された手続補正書により補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし請求項１０に記載されている事項によって特定されるものであって、そのうちの、請求項１に係る発明（以下「本願発明」という。）は、次のとおりのものである。
　
「昇圧された電圧を生成するための装置であって、
　入力電圧を用いて動作可能で、かつ共通チャージポンプ信号および各制御信号に応答する複数のチャージポンプ回路であり、前記複数のチャージポンプ回路のそれぞれが、容量性エレメントを含み、かつ各制御信号に応じて活性化可能であり、活性化されたチャージポンプ回路の前記容量性エレメントが、前記入力電圧および前記共通チャージポンプ信号のうちの少なくとも一方に応じて充電され、前記活性化されたチャージポンプ回路の電荷が、前記昇圧された電圧を提供することに寄与するチャージポンプ回路を備える装置。」
　
２．引用例の記載事項と引用発明
（１）引用例の記載事項
　本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶理由に引用された刊行物である、特開平０７−２０１１７４号公報（以下「引用例」という。）には、「半導体記憶装置」（発明の名称）に関して、図１〜図１４とともに、以下の事項が記載されている（下線は、参考のため、当審において付したものである。以下同じ。）。
　
ａ．「【０００１】
【産業上の利用分野】この発明は、半導体記憶装置に係り、特に外部から供給された電源電圧を昇圧してワード線駆動系回路に与える昇圧電位発生回路を備えた半導体記憶装置に関する。」
　
ｂ．「【０００２】
【従来の技術】ダイナミックランダムアクセスメモリ（以下ＤＲＡＭと記す）では、所定の時間間隔でメモリセルの記憶データをリフレッシュする必要があり、このリフレッシュサイクルは外部の仕様で決められている。１Ｍビットや４ＭビットのＤＲＡＭでは、リフレッシュサイクルは１種類であったが、１６Ｍビット以上のＤＲＡＭでは複数種類のリフレッシュサイクルの仕様が設けられている。例えば６４ＭビットのＤＲＡＭでは、２０４８リフレッシュサイクル、４０９６リフレッシュサイクル及び８１９２リフレッシュサイクルの３通りの仕様を設けることになっている。リフレッシュサイクル数が変わると、これに対応して１リフレッシュサイクルで同時に選択されるワード線の本数が変わることになり、例えば２０４８リフレッシュサイクル品では８１９２リフレッシュサイクル品の４倍の数のワード線が同時に選択される。
【０００３】このため、外部から供給された電源電圧を昇圧してワード線駆動系回路に与える昇圧電位発生回路を備え、この回路の出力を用いてワード線を駆動する構成の場合には、同時に選択されるワード線の本数とワード線を駆動する昇圧電位発生回路の電流供給能力との比率がリフレッシュサイクルの仕様によって変化する。換言すれば、ワード線の電位がリフレッシュサイクルの仕様によって変わることになり、同時に選択されるワード線の本数が多いリフレッシュサイクル（リフレッシュサイクルが低い）の製品では、メモリセルへの書き込みや読み出しが不完全になる恐れがある。」
　
ｃ．「【０００８】
【発明が解決しようとする課題】上記のように従来の半導体記憶装置では、昇圧電位発生回路で必要となる電流供給能力が変わる場合には、リフレッシュサイクルが低く電流供給能力が最も大きい場合に合わせて昇圧電位発生回路の電流供給能力を設定する方法が取られていた。しかし、このように電流供給能力を設定すると、リフレッシュサイクルが高い場合には昇圧電位発生回路の電流供給能力が過剰となり、内部電位のリップルが大きくなるという問題が起きてしまう。リップル対策としては、電位の安定化のために大きな負荷容量を昇圧電位出力端に接続する方法があるが、負荷容量を大きくすると、チップサイズを増大させる上に、信頼性を低下させるという問題を引き起こしてしまう。
【０００９】
この発明
の目的とするところは、製品仕様を変更しても負荷回路を最適な電流駆動能力で駆動できる昇圧電位発生回路を備えた半導体記憶装置を提供することにある
　
ｄ．「【００１６】
【実施例】以下、この発明の一実施例について図面を参照して説明する。図１は、この発明の一実施例に係る半導体記憶装置における内部電圧制御回路を抽出して示すブロック図である。
【００１７】この内部電圧制御回路は、昇圧電位制御回路１１、電流能力制御回路１２、昇圧電位発生回路１３、スイッチング回路１４及び負荷回路１５から構成されている。昇圧電位制御回路１１は、昇圧電位発生回路１３の出力（昇圧電位）φ３のレベルがほぼ一定となるようにするためのものであり、この回路１１の出力φ１Ａを電流能力制御回路１２を介して昇圧電位発生回路１３に供給することにより、昇圧電位φ３のレベルを制御する。電流能力制御回路１２は、負荷回路１５の状態（負荷）を変えるためのスイッチング回路１４の出力信号φ４と上記昇圧電位制御回路１１の出力信号φ１Ａとを受け、昇圧電位発生回路１３の最大電流供給能力を制御するとともに、昇圧電位φ３のレベルがほぼ一定となるように、昇圧電位制御回路１１の出力φ１Ａを反映した制御信号φ２Ａを出力するものである。昇圧電位発生回路１３は、外部から印加される電源電圧を昇圧してほぼ一定レベルの昇圧電位φ３を発生させる。負荷回路１５は、上記昇圧電位φ３を電源として動作し、スイッチング回路１４の出力信号φ４を受けて負荷が変化し、昇圧電位発生回路１３から流れ込む電流が出力信号φ４によって変わる回路である。このスイッチング回路１４は、負荷回路１５の動作を変えるための信号φ４を出力する回路であって、この出力信号φ４は電流能力制御回路１２に供給される。
【００１８】図１に示した回路では、昇圧電位制御回路１１の出力信号φ１Ａが電流能力制御回路１２に供給され、この電流能力制御回路１２の出力信号φ２Ａは昇圧電位発生回路１３に供給されている。この構成を、例えば１系統の昇圧電位制御回路１１と複数系統の昇圧電位発生回路１３を備えたものに適用すると、電流能力制御回路１２は、スイッチング回路１４の出力信号φ４に応じて、少なくとも１系統の昇圧電位発生回路１３に信号φ１Ａを反映した信号を伝達し、残りの系統の電位発生回路にはφ１Ａに依存しない信号を伝達する。この場合、信号φ４の状態によって、動作状態となる昇圧電位発生回路１３の系統数が変化、すなわち昇圧電位発生回路１３の電流供給能力が信号φ４に応じて変化することになる。」
　
ｅ．「【００２３】次に、上記図１ないし図３に示した内部電圧発生回路をＤＲＡＭに適用する場合を例にとって詳しく説明する。図４及び図５はそれぞれ、上記図１に示した負荷回路１５がＤＲＡＭのワード線駆動系回路で、このワード線駆動回路に昇圧電位φ３が電源として供給される構成に適用した回路図である。
【００２４】図４に示す如く、メモリセルアレイは４つのアレイＭＣＡ０〜ＭＣＡ３に分割されている。Ｘアドレスバッファ回路１６は、アドレス入力信号Ａｉｎを受けて複数のＸアドレス信号ＸＡｊと複数の内部アドレス信号ＡｉＲ，ＡｊＲを出力する。Ｘアドレス信号ＸＡｊは各メモリセルアレイＭＣＡ０〜ＭＣＡ３内のワード線を選択するためのワード線選択駆動回路１９−０〜１９−３に供給され、内部アドレス信号ＡｉＲ，ＡｊＲはメモリセルアレイＭＣＡ０〜ＭＣＡ３のいずれかを選択するためのメモリセルアレイ選択回路１７に入力される。…（中略）…すなわち、ワード線選択駆動回路１９−０〜１９−３は、Ｘアドレス信号ＸＡｊをデコードし、選択したワード線をワード線駆動電位発生回路２０の出力電位に設定するものである。
このワード線駆動電位発生回路２０は、ワード線選択駆動回路１９−０〜１９−３に電源を供給するもので、定常的に高電位を発生する昇圧電位発生回路である。
　
ｅ．「【００２６】図５は、上記図４に示した回路におけるリフレッシュサイクル選択回路２１、ワード線駆動電位発生回路２０、及びローデコーダ回路近傍のより詳細なブロック図である。
【００２７】図１に示した回路における昇圧電位制御回路１１は、図５のワード線系昇圧電位制御回路２２に、電流能力制御回路１２は昇圧電位発生系統制御回路２３に、
昇圧電位発生回路１３は昇圧電位発生回路群２４に、負荷回路１５はワード線駆動系回路２５にそれぞれ対応し
【００２８】上記のような構成では、リフレッシュサイクル選択回路２１から出力される切り換え信号φ４を昇圧電位発生系統制御回路２３に入力し、ワード線駆動系回路２５に小さな駆動電流しか流れないような高いリフレッシュサイクルの設定では、動作する昇圧電位発生回路２４−１〜２４−ｎの系統数を減らすことができるので電流供給能力を抑えることができる。これによって、昇圧電位発生回路群２４の電流供給能力と、これら回路群２４から出力される昇圧電位φ３を電源として用いるワード線駆動系回路２５が必要とする電流とのバランスを保つことができる。両者のバランスは、リフレッシュサイクルの設定を変化させても保たれるので、負荷に応じた最適な電流を供給でき、内部電位のリップルを抑制できる。
【００２９】図６ないし図１１はそれぞれ、上記図５に示した回路のより詳細な構成例を示している。
【００３０】図６は、図５に示した回路におけるワード線系昇圧電位制御回路２２の具体例を示すもので、昇圧電位φ３を抵抗分割する抵抗分割回路２７、基準電位Ｖｒｅｆを発生する基準電圧発生回路２８、及び上記抵抗分割回路２７の出力電位と基準電位Ｖｒｅｆとを比較する比較回路２９からなり、制御信号φ１Ａを出力して昇圧電位φ３がほぼ一定の電位となるように制御するものである。
　……（中略）……
【００３２】図７は、図５に示した回路における昇圧電位発生系統制御回路２３の具体的な構成例を示すもので、昇圧電位発生回路が３系統の場合の構成例を示している。この回路２３は、インバータ３０、ノアゲート３１−１，３１−２によって構成されている。信号φ１Ａはワード線系昇圧電位制御回路２２の出力信号であり、インバータ３０の入力端、及びノアゲート３１−１，３１−２の一方の入力端に供給される。スイッチング信号ＳＷ１，ＳＷ２はそれぞれリフレッシュサイクルの設定状態によって変わる信号であり、信号ＳＷ１はノアゲート３１−１の他方の入力端に、信号ＳＷ２はノアゲート３１−２の他方の入力端にそれぞれ供給される。
【００３３】このような回路構成では、信号ＳＷ１が高電位（“Ｈ”レベル）であればノアゲート３１−１の出力信号φ２Ａ−２は信号φ１Ａに依らず“Ｌ”レベルとなり、信号ＳＷ１が低電位（“Ｌ”レベル）であれば信号φ２Ａ−２は信号φ１Ａの逆相の信号となる。信号ＳＷ２に関しても同様である。同時に活性化されるワード線の本数が多くなるリフレッシュサイクルでは信号ＳＷ１，ＳＷ２を“Ｌ”レベルにすることで信号φ２Ａ−１、φ２Ａ−２及びφ２Ａ−３はいずれもφ１Ａを反映した信号となり、これらの信号φ２Ａ−１、φ２Ａ−２及びφ２Ａ−３がそれぞれ供給される昇圧電位発生回路群２４が全て動作状態となるように機能する。逆に、同時に活性化されるワード線の本数が少なくなるリフレッシュサイクルでは信号ＳＷ１，ＳＷ２を共に“Ｈ”レベルとすることで信号φ２Ａ−２，φ２Ａ−３は信号φ１Ａに依存しない信号となり、これらの信号が供給される昇圧電位発生回路は停止状態になる。また、信号ＳＷ１かＳＷ２のいずれか一方が“Ｈ”レベルとなる場合には、３系統の昇圧電位発生回路のうち２系統が動作状態となる。従って、例えば２Ｋリフレッシュサイクル品では信号ＳＷ１，ＳＷ２を“Ｌ”レベルとし、４Ｋリフレッシュサイクル品ではＳＷ１とＳＷ２のいずれか一方を“Ｈ”レベル、他方を“Ｌ”レベルにし、８Ｋリフレッシュサイクル品では信号ＳＷ１とＳＷ２の両方を“Ｈ”レベルに設定すればリフレッシュサイクルに合わせて昇圧電位発生回路群２４からワード線系駆動回路２５に供給される電流供給能力を最適化できる。
【００３４】なお、図７に示した回路では、２つのスイッチング信号ＳＷ１，ＳＷ２で３系統の昇圧電位発生回路の動作状態を選択する場合を例にとって説明したが、昇圧電位発生回路が２系統の場合や４系統以上の場合に対しても同様な考え方で拡張できる。この回路の本質はスイッチング信号によって信号φ１Ａを各昇圧電位発生回路に伝達するかしないかを変えることにあるので、ＮＡＮＤ回路を用いて構成したものや、信号が逆相になっているものに対しても適用可能である。」
　
ｆ．「【００３５】
図８は、上記昇圧電位発生回路群２４の具体例を示すもので、１系統の発振器と３系統のチャージポンプ回路を用いて構成したものである。発振回路３２はリング発振器として知られたもの
発振回路３２は昇圧電位発生系統制御回路２３の出力信号φ２Ａ−１が“Ｌ”レベルの時に発振動作を行い、“Ｈ”レベルの時には発振が停止される
【００３６】
バッファ回路３３は、上記発振回路３２の発振出力と昇圧電位発生系統制御回路２３の出力φ２Ａ−２，φ２Ａ−３を受けて、チャージポンプ回路３６を制御する回路である。このバッファ回路３３は、インバータ３７〜４０、及びナンドゲート４１，４２から構成されている。上記チャージポンプ回路３６は、キャパシタ４３〜４５及びダイオード４６〜５１から構成されている。発振回路３２の発振出力は、インバータ３７の入力端、及びナンドゲート４１，４２の一方の入力端にそれぞれ供給される。
上記ダイオード４７，４９，５１のアノードは電源Ｖccに接続され、上記ダイオード４６，４８，５０のカソードは共通接続される。そして、これらダイオード４６，４８，５０のカソード側の共通接続点から昇圧電位φ３を出力するようになっている
【００３７】上記のような構成において、
信号φ２Ａ−１が“Ｈ”レベルとなると発振回路３２が発振し、信号φ２Ａ−２，φ２Ａ−３が“Ｌ”レベルであれば、インバータ３７，３８を介してキャパシタ４３がチャージされ、チャージポンプ回路３６の一部３６−１が動作して昇圧電位φ３が出力される。また、信号φ２Ａ−１，φ２Ａ−２が“Ｈ”レベル、信号φ２Ａ−３が“Ｌ”レベルであれば、チャージポンプ回路３６の一部３６−１，３６−２が動作して昇圧電位φ３が出力される。更に、信号φ２Ａ−１，φ２Ａ−２及びφ２Ａ−３が“Ｈ”レベルであれば、チャージポンプ回路３６（３６−１，３６−２，３６−３）が動作して昇圧電位φ３が出力される。
【００３８】図８に示した回路は発振回路３２、バッファ回路３３及びチャージポンプ回路３６の最も簡単な例を示した。これら発振回路３２、バッファ回路３３及びチャージポンプ回路３６の系統数が異なる場合に関しては明示していないが、同様に構成すれば良い。また、チャージポンプ回路３６の詳細や発振方式として様々なものが提案されているが、同様の機能を持つ回路であれば図８に示した回路構成に限定されるものではない。」
　
ｇ．「図５に示した回路における昇圧電位発生回路群のより詳細な構成例を示す回路図（図面の簡単な説明）」である図８には、ＣＭＯＳインバータ３３−１〜３３−５がリング状に接続されて形成されている発振回路３２の前記ＣＭＯＳインバータ３３−１〜３３−５は、電源Ｖccと接地点Ｖssの間に設けられていることが示されている。
　また、同図には、チャージポンプ回路３６は、キャパシタ４３と、そのカソードが出力φ３に接続されたダイオード４６と、そのアノードが電源Ｖccに接続されたダイオード４７とを有するチャージポンプ回路３６−１と、キャパシタ４４と、そのカソードが前記出力φ３に接続されたダイオード４８、そのアノードが電源Ｖccに接続されたダイオード４９とを有するチャージポンプ回路３６−２と、キャパシタ４５と、そのカソードが前記出力φ３に接続されたダイオード５０、そのアノードが電源Ｖccに接続されたダイオード５１とを有するチャージポンプ回路３６−３とからなる、ことが示されている。
　そして、バッファ回路３３においては、インバータ３９を介して前記チャージポンプ回路３６−２のキャパシタ４４に接続されるナンドゲート４１には発振回路３２の出力とともに信号φ２Ａ−２が供給され、インバータ４０を介して前記チャージポンプ回路３６−３のキャパシタ４５に接続されるナンドゲート４２には前記発振回路３２の出力とともに信号φ２Ａ−３が供給されるが、インバータ３８を介して前記チャージポンプ回路３６−１のキャパシタ４３に接続されるインバータ３７には前記発振回路３２の出力のみが供給されること、が示されている。
　
（２）引用発明
　　ア．引用例の段落【００２４】の「このワード線駆動電位発生回路２０は、ワード線選択駆動回路１９−０〜１９−３に電源を供給するもので、定常的に高電位を発生する昇圧電位発生回路である。」という記載、段落【００２７】の「昇圧電位発生回路１３は昇圧電位発生回路群２４に、負荷回路１５はワード線駆動系回路２５にそれぞれ対応し」という記載から、引用例には、「ワード線駆動系回路２５」に電源を供給する「ワード線駆動電位発生回路２０」である「昇圧電位発生回路群２４」が記載されている。
　
　　イ．引用例の段落【００３５】の「図８は、上記昇圧電位発生回路群２４の具体例を示すもので、１系統の発振器と３系統のチャージポンプ回路を用いて構成したものである。発振回路３２はリング発振器として知られたもの」という記載、段落【００３６】の「上記ダイオード４６，４８，５０のカソードは共通接続される。そして、これらダイオード４６，４８，５０のカソード側の共通接続点から昇圧電位φ３を出力するようになっている」という記載、及び、ｇで指摘した図８の図示態様から、引用例には、前記「昇圧電位発生回路群２４」は、１系統のリング発振器である「発振回路３２」と、出力が共通接続されて昇圧電位φ３を出力する３系統の「チャージポンプ回路３６−１，３６−２，３６−３」とを用いて構成されることが記載されている。
　
　　ウ．引用例において、ｇで指摘した図８の図示態様、及び、段落【００３６】の「上記ダイオード４７，４９，５１のアノードは電源Ｖccに接続され、上記ダイオード４６，４８，５０のカソードは共通接続される。」という記載から、前記３系統の「チャージポンプ回路３６−１，３６−２，３６−３」は、それぞれ、電源Ｖccを電源として動作していることは、自明である。
　そして、引用例の段落【００３５】の「発振回路３２は昇圧電位発生系統制御回路２３の出力信号φ２Ａ−１が“Ｌ”レベルの時に発振動作を行い、“Ｈ”レベルの時には発振が停止される。」という記載、段落【００３６】の「バッファ回路３３は、上記発振回路３２の発振出力と昇圧電位発生系統制御回路２３の出力φ２Ａ−２，φ２Ａ−３を受けて、チャージポンプ回路３６を制御する回路である。このバッファ回路３３は、インバータ３７〜４０、及びナンドゲート４１，４２から構成されている。……発振回路３２の発振出力は、インバータ３７の入力端、及びナンドゲート４１，４２の一方の入力端にそれぞれ供給される。」という記載、段落【００３７】の「インバータ３７，３８を介してキャパシタ４３がチャージされ」という記載、及び、ｇで指摘した図８の図示態様から、前記３系統の「チャージポンプ回路３６−１，３６−２，３６−３」は、「昇圧電位発生系統制御回路２３」の出力信号「φ２Ａ−１」によって「発振動作」または発振「停止」する「発振回路３２」の発振出力と前記「昇圧電位発生系統制御回路２３」の出力「φ２Ａ−２，φ２Ａ−３」とを受ける「バッファ回路３３」により、その動作が制御されることが記載されている。
　また、段落【００３６】の「上記チャージポンプ回路３６は、キャパシタ４３〜４５及びダイオード４６〜５１から構成されている。」という記載、及び、ｇで指摘した図８の図示態様から、前記「チャージポンプ回路３６−１，３６−２，３６−３」は、それぞれ、「キャパシタ４３〜４５」を有することが記載されている。
　以上をまとめると、引用例には、「チャージポンプ回路３６−１，３６−２，３６−３」は、それぞれ、電源Ｖccを電源として動作し、「昇圧電位発生系統制御回路２３」の出力信号「φ２Ａ−１」によって「発振動作」または発振「停止」する「発振回路３２」の発振出力と前記「昇圧電位発生系統制御回路２３」の出力信号「φ２Ａ−２，φ２Ａ−３」とを受ける「バッファ回路３３」によりその動作が制御され、「キャパシタ４３〜４５」を有していることが記載されている。
　
　　エ．引用例の段落【００３６】に「このバッファ回路３３は、インバータ３７〜４０……から構成されている。……発振回路３２の発振出力は、インバータ３７の入力端……にそれぞれ供給される。」と記載され、段落【００３７】には「信号φ２Ａ−１が“Ｈ”レベルとなると発振回路３２が発振し、信号φ２Ａ−２，φ２Ａ−３が“Ｌ”レベルであれば、インバータ３７，３８を介してキャパシタ４３がチャージされ、チャージポンプ回路３６の一部３６−１が動作して昇圧電位φ３が出力される。」と記載されている。
　ここで、前記２（１）のｇで示した引用例の図８の図示態様から、「信号φ２Ａ−２，φ２Ａ−３」の「レベル」には関係なく、「信号φ２Ａ−１が“Ｈ”レベル」であれば「チャージポンプ回路３６の一部３６−１が動作」することは明らかである。
　したがって、「信号φ２Ａ−１が“Ｈ”レベルとなる」と、「発振回路３２が発振」して、「発振回路３２の発振出力」で「チャージポンプ回路３６の一部３６−１」の「キャパシタ４３がチャージされ」ることにより「チャージポンプ回路の一部３６−１が動作」することが、引用例には記載されている。
　そうすると、引用例において、「信号φ２Ａ−１」は、「発振回路３２」を発振動作させるためだけでなく、「チャージポンプ回路３６の一部」であるチャージポンプ回路「３６−１」を「動作」させるための制御信号でもある。
　
　　オ．引用例の段落【００３６】に「このバッファ回路３３は、インバータ３７〜４０、及びナンドゲート４１，４２から構成されている。……発振回路３２の発振出力は……ナンドゲート４１，４２の一方の入力端にそれぞれ供給される。上記ナンドゲート４１の他方の入力端には信号φ２Ａ−２が供給され、上記ナンドゲート４２の他方の入力端には信号φ２Ａ−３が供給される。」と記載され、段落【００３７】には「また、信号φ２Ａ−１，φ２Ａ−２が“Ｈ”レベル、信号φ２Ａ−３が“Ｌ”レベルであれば、チャージポンプ回路３６の一部３６−１，３６−２が動作して昇圧電位φ３が出力される。更に、信号φ２Ａ−１，φ２Ａ−２及びφ２Ａ−３が“Ｈ”レベルであれば、チャージポンプ回路３６（３６−１，３６−２，３６−３）が動作して昇圧電位φ３が出力される。」と記載されている。
　したがって、引用例には、「信号φ２Ａ−２」は「発振回路３２の発振出力」とともに「バッファ回路３３」の「ナンドゲート４１」に「供給され」て、前記「φ２Ａ−２が“Ｈ”レベル」であると「チャージポンプ回路３６の一部」である「３６−２が動作」すること、同様に、「信号φ２Ａ−３」は「発振回路３２の発振出力」とともに「バッファ回路３３」の「ナンドゲート４２」に「供給され」て、前記「φ２Ａ−３が“Ｈ”レベル」であると「チャージポンプ回路３６の一部」である「３６−３が動作」することが記載されている。
　すなわち、引用例には、「信号φ２Ａ−２」は「チャージポンプ回路３６の一部」であるチャージポンプ回路「３６−２」を「動作」させるための制御信号であり、信号「φ２Ａ−３」は「チャージポンプ回路３６の一部」であるチャージポンプ回路「３６−３」を「動作」させるための制御信号であることが記載されている。
　このとき、前記エと同様に、「信号φ２Ａ−２」に応じて「発振回路３２の発振出力」でチャージポンプ回路「３６−２」の「キャパシタ」４４が「チャージされ」ることにより当該チャージポンプ回路「３６−２」が「動作」すること、「信号φ２Ａ−３」に応じて「発振回路３２の発振出力」でチャージポンプ回路「３６−３」の「キャパシタ」４５が「チャージされ」ることにより当該チャージポンプ回路「３６−３」が「動作」することは、自明である。
　
　　カ．引用例の段落【００３７】の「信号φ２Ａ−１が“Ｈ”レベルとなると……キャパシタ４３がチャージされ、チャージポンプ回路３６の一部３６−１が動作して昇圧電位φ３が出力される。」、「信号φ２Ａ−１，φ２Ａ−２が“Ｈ”レベル、信号φ２Ａ−３が“Ｌ”レベルであれば、チャージポンプ回路３６の一部３６−１，３６−２が動作して昇圧電位φ３が出力される。」及び「信号φ２Ａ−１，φ２Ａ−２及びφ２Ａ−３が“Ｈ”レベルであれば、チャージポンプ回路３６（３６−１，３６−２，３６−３）が動作して昇圧電位φ３が出力される。」という記載、前記イから、引用例には、「動作」したチャージポンプ回路「３６−１，３６−２，３６−３」の出力「点」である「共通接続点から昇圧電位φ３を出力する」ことが記載されている。
　
　　キ．引用例の段落【０００９】の「この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、製品仕様を変更しても負荷回路を最適な電流駆動能力で駆動できる昇圧電位発生回路を備えた半導体記憶装置を提供することにある。」という記載、段落【００２７】の「昇圧電位発生回路１３は昇圧電位発生回路群２４に、負荷回路１５はワード線駆動系回路２５にそれぞれ対応し」という記載、段落【００３７】の「信号φ２Ａ−１，φ２Ａ−２及びφ２Ａ−３が“Ｈ”レベルであれば、チャージポンプ回路３６（３６−１，３６−２，３６−３）が動作して昇圧電位φ３が出力される。チャージポンプ回路３６の動作部が増加するにしたがって電流駆動能力が増大する。」という記載から、引用例には、「信号φ２Ａ−１，φ２Ａ−２及びφ２Ａ−３」により動作させる「チャージポンプ回路３６−１，３６−２，３６−３」の数を制御して、「ワード線駆動系回路２５」を最適な「電流駆動能力」で駆動する「昇圧電位発生回路群２４」が記載されている。
　　ク．以上のア〜キの開示内容を総合すると、引用例には、次の発明（以下「引用発明」という。）が記載されている。
　
「ワード線駆動系回路２５に電源を供給するワード線駆動電位発生回路２０である昇圧電位発生回路群２４であって、
　前記昇圧電位発生回路群２４は、１系統のリング発振器である発振回路３２と、出力が共通接続されて昇圧電位φ３を出力する３系統のチャージポンプ回路３６−１，３６−２，３６−３とを用いて構成され、
　前記チャージポンプ回路３６−１，３６−２，３６−３は、それぞれ、電源Ｖccを電源として動作し、昇圧電位発生系統制御回路２３の出力信号φ２Ａ−１によって発振動作または発振停止する発振回路３２の発振出力と前記昇圧電位発生系統制御回路２３の出力信号φ２Ａ−２，φ２Ａ−３とを受けるバッファ回路３３によりその動作が制御され、キャパシタ４３〜４５を有しており、
　前記信号φ２Ａ−１は前記発振回路３２を発振動作させるためだけでなく前記チャージポンプ回路３６−１を動作させるための制御信号であり、前記信号φ２Ａ−２はチャージポンプ回路３６−２を動作させるための制御信号であり、前記信号φ２Ａ−３はチャージポンプ回路３６−３を動作させるための制御信号であり、
　前記信号φ２Ａ−１，φ２Ａ−２，φ２Ａ−３に応じて、前記発振回路３２の発振出力で、前記チャージポンプ回路３６−１，３６−２，３６−３の前記キャパシタ４３，４４，４５がそれぞれチャージされることにより、前記チャージポンプ回路３６−１，３６−２，３６−３がそれぞれ動作し、
　前記動作したチャージポンプ回路３６−１，３６−２，３６−３の出力点である前記共通接続点から前記昇圧電位φ３を出力し、
　前記信号φ２Ａ−１，φ２Ａ−２及びφ２Ａ−３により動作させるチャージポンプ回路３６−１，３６−２，３６−３の数を制御して、ワード線駆動系回路２５を最適な電流駆動能力で駆動する昇圧電位発生回路群２４。」
　
３．対比
　本願発明と引用発明とを対比する。
　
　　ア．引用発明の「ワード線駆動系回路２５に電源を供給するワード線駆動電位発生回路２０である昇圧電位発生回路群２４」は、「昇圧」された「電位」を「発生」する「回路群」の装置であるから、本願発明の「昇圧された電圧を生成するための装置」に相当する。
　
　　イ．引用発明の「それぞれ、電源Ｖccを電源として動作し、昇圧電位発生系統制御回路２３の出力信号φ２Ａ−１によって発振動作または発振停止する発振回路３２の発振出力と前記昇圧電位発生系統制御回路２３の出力信号φ２Ａ−２，φ２Ａ−３とを受けるバッファ回路３３によりその動作が制御され」る「前記チャージポンプ回路３６−１，３６−２，３６−３」において、「前記チャージポンプ回路３６−１，３６−２，３６−３」は「それぞれ、電源Ｖccを電源として動作」することは、本願発明の「複数のチャージポンプ回路」は「入力電圧を用いて動作可能で」あることに相当する。
　また、引用発明において、「バッファ回路３３」により「前記チャージポンプ回路３６−１，３６−２，３６−３」の「それぞれ」の「動作」を「制御」するための「発振回路３２の発振出力」は、本願発明の「複数のチャージポンプ回路」を「応答」させる「共通チャージポンプ信号」に相当する。
　引用発明において、「前記信号φ２Ａ−１」は前記発振回路３２を発振動作させるためだけでなく「前記チャージポンプ回路３６−１を動作させるための制御信号」であり、「前記信号φ２Ａ−２はチャージポンプ回路３６−２を動作させるための制御信号であり、前記信号φ２Ａ−３はチャージポンプ回路３６−３を動作させるための制御信号であ」る。したがって、引用発明の「信号φ２Ａ−１」、「信号φ２Ａ−２」及び「信号φ２Ａ−３」は、それぞれ、本願発明の「複数のチャージポンプ回路」を「応答」させる各「制御信号」に相当する。
　なお、引用発明の「前記チャージポンプ回路３６−１」は、「発振回路３２」を介して「前記信号φ２Ａ−１」により制御される。しかし、本願明細書の段落【００９７】には「上記で述べた実施形態では、装置、エレメントおよび回路が、簡単化のために諸図で示すように互いに接続されている。実際の用途では、これらの装置、エレメント、回路などを、互いに直接的に接続してもよいが、あるいは、他の装置、エレメント、回路などを介して間接的に接続してもよい。したがって、半導体ICの実際の構成では、エレメント、回路、および装置は、互いに、直接的または間接的に結合される。」と記載されていることから、本願発明の「各制御信号に応答する複数のチャージポンプ回路」とは、他の装置、エレメント、回路などを介して間接的に「各制御信号に応答する複数のチャージポンプ回路」という態様を包含すると認められる。
　以上から、引用発明の「それぞれ、電源Ｖccを電源として動作し」、「昇圧電位発生系統制御回路２３の出力信号φ２Ａ−１によって発振動作または発振停止する発振回路３２の発振出力と前記昇圧電位発生系統制御回路２３の出力信号φ２Ａ−２，φ２Ａ−３とを受けるバッファ回路３３によりその動作が制御され」る「前記チャージポンプ回路３６−１，３６−２，３６−３」において、「前記信号φ２Ａ−１は前記発振回路３２を発振動作させるためだけでなく前記チャージポンプ回路３６−１を動作させるための制御信号であり、前記信号φ２Ａ−２はチャージポンプ回路３６−２を動作させるための制御信号であり、前記信号φ２Ａ−３はチャージポンプ回路３６−３を動作させるための制御信号であ」ることは、本願発明の「入力電圧を用いて動作可能で、かつ共通チャージポンプ信号および各制御信号に応答する複数のチャージポンプ回路」に相当する。
　
　　ウ．引用発明において「前記チャージポンプ回路３６−１，３６−２，３６−３」は「それぞれ」「キャパシタ４３〜４５を有して」いることは、本願発明において「前記複数のチャージポンプ回路のそれぞれが、容量性エレメントを含」むことに相当する。
　
　　エ．引用発明において「前記信号φ２Ａ−１，φ２Ａ−２，φ２Ａ−３に応じて、前記発振回路３２の発振出力で、前記チャージポンプ回路３６−１，３６−２，３６−３の前記キャパシタ４３，４４，４５がそれぞれチャージされることにより、前記チャージポンプ回路３６−１，３６−２，３６−３がそれぞれ動作」することは、本願発明において「複数のチャージポンプ回路」が「各制御信号に応じて活性化可能であり、活性化されたチャージポンプ回路の前記容量性エレメントが、前記入力電圧および前記共通チャージポンプ信号のうちの少なくとも一方に応じて充電され」ることに相当する。
　
　　オ．引用発明においては「前記動作したチャージポンプ回路３６−１，３６−２，３６−３の出力点である前記共通接続点から前記昇圧電位φ３を出力」する。
　ここで、引用発明の「前記チャージポンプ回路３６−１，３６−２，３６−３」は、そ「の前記キャパシタ４３，４４，４５がそれぞれチャージされることにより、前記チャージポンプ回路３６−１，３６−２，３６−３がそれぞれ動作」するのであるから、「前記共通接続点」から「出力」される「前記昇圧電位φ３」が、「前記動作したチャージポンプ回路３６−１，３６−２，３６−３」のそれぞれの「キャパシタ４３，４４，４５」に「チャージ」された電荷に基づいていることは明らかである。
　そして、引用発明において、「前記動作したチャージポンプ回路３６−１，３６−２，３６−３」のそれぞれの「キャパシタ４３，４４，４５」に「チャージ」された電荷に基づいている「前記昇圧電位φ３を出力」することは、本願発明において、「前記活性化されたチャージポンプ回路の電荷が、前記昇圧された電圧を提供することに寄与する」ことに相当する。
　
　　カ．引用発明の「１系統のリング発振器である発振回路３２と、出力が共通接続されて昇圧電位φ３を出力する３系統のチャージポンプ回路３６−１，３６−２，３６−３とを用いて構成され」る「前記昇圧電位発生回路群２４」は、本願発明の「チャージポンプ回路を備える装置」に相当する。
　
　　キ．以上のア〜カから、本願発明と引用発明とは、
「昇圧された電圧を生成するための装置であって、
　入力電圧を用いて動作可能で、かつ共通チャージポンプ信号および各制御信号に応答する複数のチャージポンプ回路であり、前記複数のチャージポンプ回路のそれぞれが、容量性エレメントを含み、かつ各制御信号に応じて活性化可能であり、活性化されたチャージポンプ回路の前記容量性エレメントが、前記入力電圧および前記共通チャージポンプ信号のうちの少なくとも一方に応じて充電され、前記活性化されたチャージポンプ回路の電荷が、前記昇圧された電圧を提供することに寄与するチャージポンプ回路を備える装置。」
である点で一致し、
　相違点がない。
　
４．当審の判断
（１）本願発明の新規性について
　　ア．前記３で検討したとおり、引用発明と本願発明とは相違点がないから、引用発明は本願発明と同一の発明である。
　
　　イ．審判請求人は審判請求書において、
・「複数のチャージポンプのための各制御信号（すなわち、各チャージポンプ回路がそれ自身に対しての独立制御信号を供給される）が引用文献１に記載されているか否かについて、審査官殿は認定していません。」
・「引用文献１の図７、図８および段落［００３２］−［００３３］に示されている、信号φ２Ａ−１、φ２Ａ−２、φ２Ａ−３の「それぞれ」は、各チャージポンプ回路３６−１，３６−２，３６−３に受信されていない、ことが明確です。各チャージポンプ回路３６−１，３６−２，３６−３は同一の３つの信号を受信します。」
と主張している。
　すなわち、本願発明において、「各制御信号」は『各チャージポンプ回路』『それ自身に対して』『供給される』それぞれ『独立』した制御信号であり、「複数のチャージポンプ回路」はそれぞれの前記「各制御信号」を『受信』しているものである、と審判請求人は主張しているものと認められる。
　
　　ウ．しかしながら、本願の請求項１には、「各制御信号」に関しては、「共通チャージポンプ信号および各制御信号に応答する複数のチャージポンプ回路であり」、「前記複数のチャージポンプ回路のそれぞれ」が「各制御信号に応じて活性化可能であり」と記載されているだけである。
　そして、本願の請求項１の記載は明確であるから、本願発明は、その請求項１の記載どおりに解するべきものである。
　
　　エ．さらには、本願明細書には、段落【００２３】に「一例実施形態の以下の詳細な説明では、添付の図面に対して参照が行われるが、図面は、本明細書の一部を形成し、かつそこでは、例示のために特定の一例実施形態が示されている。これらの諸実施形態は、本発明を当業者が実施できるように十分詳細に述べられており、他の実施形態を使用できること、および本発明の範囲を逸脱することなく、論理的、機械的、電気的、および他の変更を行えることを理解されたい。したがって、以下の詳細な説明は、限定的な意味で解釈されるべきではない。」と、段落【００９７】に「上記で述べた実施形態では、装置、エレメントおよび回路が、簡単化のために諸図で示すように互いに接続されている。実際の用途では、これらの装置、エレメント、回路などを、互いに直接的に接続してもよいが、あるいは、他の装置、エレメント、回路などを介して間接的に接続してもよい。」と、段落【００９８】に「本発明の趣旨および範囲を逸脱することなく、本明細書で述べられた特定の実施形態から数多くの変更および展開を行いうることは、当業者であれば明らかである。」と記載されている。
　したがって、本願明細書の記載を参酌したとしても、本願発明を、審判請求人の前記イの主張のように、限定して解釈することは妥当でない。
　
　　オ．したがって、前記の主張は、本願の特許請求の範囲の記載に基づくものではなく、当を得ていない。
　よって、審判請求人の前記主張は採用することができない。
　
　　カ．これに対して、前記２（２）の「エ」で指摘したとおり、引用例には、「信号φ２Ａ−１」を「チャージポンプ回路３６の一部３６−１」を「動作」させるための制御信号とするという技術思想が開示されている。
　そして、引用発明と本願発明とを対比すると、両者は相違点がないことは、前記アのとおりである。
　
　　キ．以上から、本願発明は、引用例に記載された発明であると認められる。
　
（２）本願発明の進歩性について
　原査定は、本願発明を、「引用文献１」（引用例）に「記載されたものに基づいて当業者が容易に発明をすることができたものである」という理由でも拒絶している。
　そこで、仮に、審判請求人が主張するとおり、「各制御信号」は『各チャージポンプ回路』『それ自身に対して』『供給される』それぞれ『独立』した制御信号であり、「複数のチャージポンプ回路」はそれぞれの前記「各制御信号」を『受信』していると、本願発明を解釈して、以下に検討する。
　
（２−１）本願発明と引用発明との一致点と相違点
　　ア．本願発明を以上のように解釈した場合、本願発明と引用発明とを対比すると、前記３での検討から、両者は、以下の点で一致するとともに、以下の各点で相違する。
一致点
「昇圧された電圧を生成するための装置であって、
　入力電圧を用いて動作可能で、かつ共通チャージポンプ信号および各制御信号に応答する複数のチャージポンプ回路であり、前記複数のチャージポンプ回路のそれぞれが、容量性エレメントを含み、かつ各制御信号に応じて活性化可能であり、活性化されたチャージポンプ回路の前記容量性エレメントが、前記入力電圧および前記共通チャージポンプ信号のうちの少なくとも一方に応じて充電され、前記活性化されたチャージポンプ回路の電荷が、前記昇圧された電圧を提供することに寄与するチャージポンプ回路を備える装置。」
　
相違点１
　本願発明の「各制御信号」は『各チャージポンプ回路』『それ自身に対して』『供給される』それぞれ『独立』した制御信号であるのに対して、引用発明において、「信号φ２Ａ−２はチャージポンプ回路３６−２を動作させるため」だけの「制御信号であり、前記信号φ２Ａ−３はチャージポンプ回路３６−３を動作させるため」だけの「制御信号であ」るものの、「信号φ２Ａ−１」は、「チャージポンプ回路３６−１を動作させるため」であると同時に「発振回路３２を発振動作させるため」の「制御信号」でもあるため、前記「発振回路３２」を介して「前記チャージポンプ回路」「３６−２，３６−３」の「動作」も「制御」しており、結果、「信号φ２Ａ−１」、「信号φ２Ａ−２」及び「信号φ２Ａ−３」は互いに独立していない点。
　
相違点２
　本願発明「複数のチャージポンプ回路」はそれぞれの「各制御信号」を『受信』しているのに対して、引用発明の「前記チャージポンプ回路」「３６−２，３６−３」は「バッファ回路３３」を介してそれぞれ「信号φ２Ａ−２」及び「信号φ２Ａ−３」を『受信』しているものの、前記「バッファ回路３３」は「信号φ２Ａ−１」を直接に「受け」ていないため、「前記チャージポンプ回路３６−１」は前記「信号φ２Ａ−１」を『受信』していない点。
　
（２−２）相違点１及び相違点２に対する判断
　　ア．引用例には、段落【００３２】に「スイッチング信号ＳＷ１，ＳＷ２はそれぞれリフレッシュサイクルの設定状態によって変わる信号であ」ること、段落【００３３】に「同時に活性化されるワード線の本数が多くなるリフレッシュサイクルでは信号ＳＷ１，ＳＷ２を“Ｌ”レベルにすることで信号φ２Ａ−１、φ２Ａ−２及びφ２Ａ−３はいずれもφ１Ａを反映した信号となり、これらの信号φ２Ａ−１、φ２Ａ−２及びφ２Ａ−３がそれぞれ供給される昇圧電位発生回路群２４が全て動作状態となるように機能する。逆に、同時に活性化されるワード線の本数が少なくなるリフレッシュサイクルでは信号ＳＷ１，ＳＷ２を共に“Ｈ”レベルとすることで信号φ２Ａ−２，φ２Ａ−３は信号φ１Ａに依存しない信号となり、これらの信号が供給される昇圧電位発生回路は停止状態になる。」と、段落【００３７】に「上記のような構成において、信号φ２Ａ−１が“Ｈ”レベルとなると発振回路３２が発振し、信号φ２Ａ−２，φ２Ａ−３が“Ｌ”レベルであれば、インバータ３７，３８を介してキャパシタ４３がチャージされ、チャージポンプ回路３６の一部３６−１が動作して昇圧電位φ３が出力される。また、信号φ２Ａ−１，φ２Ａ−２が“Ｈ”レベル、信号φ２Ａ−３が“Ｌ”レベルであれば、チャージポンプ回路３６の一部３６−１，３６−２が動作して昇圧電位φ３が出力される。更に、信号φ２Ａ−１，φ２Ａ−２及びφ２Ａ−３が“Ｈ”レベルであれば、チャージポンプ回路３６（３６−１，３６−２，３６−３）が動作して昇圧電位φ３が出力される。チャージポンプ回路３６の動作部が増加するにしたがって電流駆動能力が増大する。」と記載されている。
　以上の記載から、引用発明の「チャージポンプ回路」を「最適な電流駆動能力」で「動作」させる方法として、具体的には、信号ＳＷ１，ＳＷ２からなるリフレッシュサイクルの設定状態を示す信号に応じて、「信号φ２Ａ−１」により「チャージポンプ回路３６−１」のみを「動作させ」る「電流駆動能力」が最小の状態と、「信号φ２Ａ−１，φ２Ａ−２」により「チャージポンプ回路３６−１，３６−２」を「動作させ」る「電流駆動能力」が中間の状態と、「信号φ２Ａ−１，φ２Ａ−２，φ２Ａ−３」により「チャージポンプ回路３６−１，３６−２，３６−３」すべてを「動作させ」る「電流駆動能力」が最大の状態という、３段階の「電流駆動能力」状態を得ることが記載されている。
　そして、引用発明の「前記信号φ２Ａ−１は前記発振回路３２を発振動作させるためだけでなく前記チャージポンプ回路３６−１を動作させるための制御信号」であるから、引用例に記載された「チャージポンプ回路」を「最適な電流駆動能力」で「動作」させる、３段階の「電流駆動能力」制御方法では、「チャージポンプ回路３６−１」は、「発振回路３２を発振動作させ」ている限り常に「動作」させている。
　
　　イ．ところで、引用発明の「チャージポンプ回路３６−１，３６−２，３６−３」の「動作」を「制御」する「発振回路３２の発振出力と前記昇圧電位発生系統制御回路２３の出力信号φ２Ａ−２，φ２Ａ−３とを受けるバッファ回路３３」について、引用例の図８には、前記２．（１）のｇで指摘したように、インバータ３９を介して前記チャージポンプ回路３６−２のキャパシタ４４に接続されるナンドゲート４１には発振回路３２の出力とともに信号φ２Ａ−２が供給され、インバータ４０を介して前記チャージポンプ回路３６−３のキャパシタ４５に接続されるナンドゲート４２には前記発振回路３２の出力とともに信号φ２Ａ−３が供給されるが、インバータ３８を介して前記チャージポンプ回路３６−１のキャパシタ４３に接続されるインバータ３７には前記発振回路３２の出力のみが供給されること、が示されている。また、引用例の段落【００３６】には、「発振回路３２の発振出力は、インバータ３７の入力端、及びナンドゲート４１，４２の一方の入力端にそれぞれ供給される。」と記載されている。
　ここで、前記アで述べたように、前記「チャージポンプ回路３６−１」は「発振回路３２を発振動作させ」ている限り常に「動作」させている。
　そして、この「動作」を実現するための回路構成として、上記の、インバータ３８を介して前記チャージポンプ回路３６−１のキャパシタ４３に接続されるインバータ３７には前記発振回路３２の出力のみが供給されるという構成と、インバータ３８を介して前記チャージポンプ回路３６−１のキャパシタ４３に接続される論理ゲートとして、他のチャージポンプ回路３６−２，３６−３と同様にナンドゲートを用いて、当該ナンドゲートに、発振回路３２の出力とともに前記チャージポンプ回路３６−１を常に動作させるための制御信号として“Ｈ”が供給されるという構成とは、等価であると認められる。
　
　　ウ．ここで、以下に示す周知例１及び周知例２に記載されるように、出力が共通接続された複数のチャージポンプ回路に、共通のチャージポンプ駆動信号と、全体としては出力電流の電流量を決定しているが互いに独立している各制御信号を、それぞれ、アンド回路を介して供給して、前記共通のチャージポンプ駆動信号と前記各制御信号とにより、前記複数のチャージポンプ回路のそれぞれを制御することによって、前記共通接続された出力から前記電流量の出力電流を得ることは、チャージポンプ回路を電流源として利用する回路技術においては、本願の優先権主張の日時点において既に周知技術であった。
　
　　エ．したがって、引用発明において、「チャージポンプ回路３６−２を動作させるための制御信号であ」る「前記信号φ２Ａ−２」、「チャージポンプ回路３６−３を動作させるための制御信号であ」る「前記信号φ２Ａ−３」に加えて、前記周知技術のように、互いに独立した制御信号、すなわち、「チャージポンプ回路３６−１」のみを動作させるための「制御信号」を新たに設け、当該「チャージポンプ回路３６−１」のみを動作させるための「制御信号」、「前記信号φ２Ａ−２」、「前記信号φ２Ａ−３」を、それぞれ「チャージポンプ回路３６−１，３６−２，３６−３」の各制御信号とするとともに、前記「チャージポンプ回路３６−１」を常に動作させるために当該「チャージポンプ回路３６−１」のみを動作させるための「制御信号」を“Ｈ”に設定することは、「チャージポンプ回路３６−１」を「発振回路３２を発振動作させ」ている限り常に「動作」させて３段階の「電流駆動能力」を実現するという引用例記載の制御において、等価な構成への転換にすぎないから、当業者であれば適宜になし得たものと認められる。
　このとき、前記「チャージポンプ回路３６−１」のみを動作させるための「制御信号」は、「前記信号φ２Ａ−２」、「前記信号φ２Ａ−３」と同様に、「バッファ回路３３」を介して、前記「チャージポンプ回路３６−１，３６−２，３６−３」のそれぞれに受信されるものと認められる。
　
　　オ．以上から、仮に、本願発明が相違点１及び相違点２において引用発明とは相違するとしても、相違点１及び相違点２は、周知技術を勘案すれば、引用発明から当業者が容易に想到し得た範囲に含まれる程度のものである。
　
　　カ．周知例１：特開平０７−３３６２２８号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である、特開平０７−３３６２２８号公報には、「チャージポンプ型Ｄ／Ａコンバータ」（発明の名称）に関して、図１〜図８とともに、以下の事項が記載されている。
ａ．「【０００５】
【従来の技術】図７及び図８は従来技術の説明図である。パーシャルレスポンス方式に用いられる自動利得制御回路（ＡＧＣ回路）は、アナログ量によるフィードバックループの他に、デジタルデータによるフィードバックループを合わせ持つ。又、位相同期回路においても、デジタルデータによるＰＬＬループを持つ。このデジタルループ内において、デジタルの誤差信号をアナログ制御量に変換するため、チャージポンプ型Ｄ／Ａコンバータが用いられる。
　……（中略）……
【０００８】同様に、パーシャルレスポンス方式の位相同期ループ回路は、図８に示すように、図示しない位相誤差検出器からの７ビットのデジタルの位相誤差信号の
各々のビット出力を７個のチャージポンプ８１〜８７に入力して、ビットの重みに対応する電流値に変換していた
チャージポンプ８１〜８７の出力の和をフィルター７０に入力して、制御電圧に変換し
ｂ．「【００１４】
【課題を解決するための手段】図１は本発明の原理図である。本発明の請求項１は、制御ループ内において、
ｎビットの誤差信号をアナログ量に変換して
引き込み／定常動作信号に応じて、電流値が制御され、且つ各々ビットの重みに応じた電流を出力するためのｍ個のチャージポンプ回路２６
ｃ．「【００３１】
チャージポンプ型Ｄ／Ａコンバータ３４は、マルチプレクサ回路３３のデジタル誤差信号をアナログ電流量に変換する
ループフィルタ３５は、アナログ電流量を電圧に変換して、電圧制御発振器３６を制御する
ｄ．「【００４６】図５は図２の位相同期回路３の
チャージポンプ型Ｄ／Ａコンバータ
【００４７】図５に示すように、マルチプレクサ３７は、７ビット入力、４ビット出力のもので構成される。
位相誤差信号は、８ビットであり、７ビットがデータビット、１ビットがサインビットに使用される
サインビットは、７ビットのデータビットの極性を示すものである
マルチプレクサ３７は、ビット選択信号に応じて、上位４ビット又は下位４ビットを選択する
【００４８】
４個のチャージポンプ回路３８−１〜３８−４には、マルチプレクサ３７の出力と
サインビットが入力される
【００４９】即ち、
マルチプレクサ３７は
定常動作時に、下位４ビットを選択する
チャージポンプ回路３８−１〜３８−４は、定常時各々下位４ビットの重みに相当する電流を出力し
【００５０】図６に示すように、
各チャージポンプ回路３８は、サインビットとデータビットの論理積をとるアンドゲート３８０と、サインビットを反転する反転回路３８１と、反転回路３８１の出力とデータビットとの論理積をとるアンドゲート３８２とを有する
【００５１】更に、
各チャージポンプ回路３８は、一方向に電流を流す第１の定電流源３８３と、アンドゲート３８０の出力で開閉する第１のスイッチ回路３８４と、一方向に電流を流す第２の電流源３８６と、アンドゲート３８２の出力で開閉する第２のスイッチ回路３８５とを有する
【００５２】
各電流源３８３、３８６は、スイッチ回路３８４、３８５を介して直列接続されている
ビット選択信号が定常動作時を示す時
【００５３】従って、
サインビットが正（「１」）を示す時は、アンドゲート３８０からのデータビットの出力により、スイッチ回路３８４が開閉して、第１の電流源３８３から電流が流れる。一方、サインビットが負（「０」）を示す時は、アンドゲート３８２からのデータビットの出力により、スイッチ回路３８５が開閉して、第２の電流源３８６方向に電流が流れる。このようにして、誤差信号の極性に応じた電流が得られる
ｄ．図５には、４個のチャージポンプ回路３８−１〜３８−４の入力には、マルチプレクサ３７の４個の出力が入力されるとともに、それぞれ１個のビット選択信号とサインビットが入力され、前記４個のチャージポンプ回路３８−１〜３８−４の出力は共通接続されてフィルタ３５に供給されることが示されている。
　
　前記ａ〜ｄから、周知例１には、以下の技術が記載されている。
『「位相誤差信号」における「データビット」の「極性」を示す「サインビット」が共通入力されるとともに、「ビット選択信号に応じて」選択された前記「データビット」の「上位４ビット又は下位４ビット」の各１ビットがそれぞれ入力される「４個のチャージポンプ回路３８−１〜３８−４」を備え、
　前記「４個のチャージポンプ回路３８−１〜３８−４」は、それぞれ、前記「サインビット」と前記１ビットの「論理積をとるアンドゲート３８０」と、前記「サインビットを反転する反転回路３８１」と、「反転回路３８１の出力」と前記１ビットとの「論理積をとるアンドゲート３８２」と、「スイッチ回路３８４、３８５を介して直列接続され」た「第１の定電流源３８３」及び「第２の電流源３８６」とを有し、前記「サインビット」と前記１ビットに応じて「第１の電流源３８３から」または「第２の電流源３８６方向」に「電流」を流すことにより「誤差信号の極性に応じた電流」を得る回路であり、
　前記「４個のチャージポンプ回路３８−１〜３８−４」の出力の和を、前記「誤差信号をアナログ量に変換し」た「アナログ電流量」として出力することで、
　前記「４個のチャージポンプ回路３８−１〜３８−４」を「チャージポンプ型Ｄ／Ａコンバータ」に用いる。』
　
　ここにおいて、周知例１の前記「４個のチャージポンプ回路３８−１〜３８−４」に共通入力される、「位相誤差信号」における「データビット」の「極性」を示す「サインビット」は、周知例１の段落【００５３】の記載のとおり「正（「１」）」及び「負（０）」との間で遷移するパルス波形を有しているから、本願発明の「共通チャージポンプ信号」に対応するものであると認められる。
　また、周知例１の前記「上位４ビット又は下位４ビット」の「データビット」は、前記「４個のチャージポンプ回路３８−１〜３８−４」の出力電流量を決定する信号であり、ビット毎に互いに独立しており、本願発明の「各制御信号」に対応する。
　
　　キ．周知例２：特開２０００−０３６７４２号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である、特開２０００−０３６７４２号公報には、「ＰＬＬ回路」（発明の名称）に関して、図１〜図９とともに、以下の事項が記載されている。
ａ．「【００１２】図１は本発明の第１実施形態を説明するためのＰＬＬ回路の構成図であり、１は電圧制御型発振器、２はディスクから読み取ったアナログ信号をデジタル化したＥＦＭ信号、３は電圧制御型発振器１の出力クロックであるＰＣＫ信号、４はＥＦＭ信号とＰＣＫ信号との位相を比較して位相比較信号を出力する位相比較器、５は位相比較信号幅にオフセット幅を加えるオフセット加算回路、６はオフセット加算回路５の出力信号幅を計測するカウンタ、
７は位相比較信号によって駆動される定電流源、８はカウンタ６のカウント値に応じて定電流源７の出力電流を制御する電流値制御回路
【００１３】前記構成の第１実施形態の動作を、
定電流源７として複数のチャージポンプ（ＣＰ）を用い、カウンタ６としてアップダウンカウンタを用いた
ｂ．「【００１６】次に、
位相比較器４から出力されるＰｃｈチャージポンプ駆動信号とＮｃｈチャージポンプ駆動信号
【００１７】カウンタ６は、Ｐｃｈチャージポンプ駆動信号幅とＮｃｈチャージポンプ駆動信号幅との差を検出するものであり、Ｐｃｈチャージポンプ駆動信号とＮｃｈチャージポンプ駆動信号とが共にＬのときの幅をアップカウントし、Ｎｃｈチャージポンプ駆動信号がＨのときの幅を、アップカウント時の１／２クロックでダウンカウントする。」
ｃ．「【００２０】逆に、図４に示すように、Ｐｃｈチャージポンプ電流が所望の値より小さく、Ｐｃｈチャージポンプ電流：Ｎｃｈチャージポンプ電流＝（１−ｂ）：１．５となっているときは、ＰＣＫ信号３の位相が遅れた状態で面積Ａ＝面積ＢとなってＰＬＬがロックする。このときのチャージポンプ駆動信号幅はＰｃｈ：Ｎｃｈ＝１．５（ＰＣＫ＋ａ）：１ＰＣＫとなり、カウンタ６は正の値をとる。
【００２１】そして、カウンタ６の前記各値は電流値制御回路８へ入力され、位相比較出力が未出力のタイミングで定電流源７へ出力される。定電流源７は、Ｐｃｈ側が、基準となる１００％のチャージポンプと、電流補正用の１％と２％とのチャージポンプにより構成されており、その組み合わせにより１〜３％の電流補正が可能である。また
Ｎｃｈ側は、基準となる１５０％のチャージポンプと、電流補正用の１％，２％，４％，８％，１６％，３２％のチャージポンプにより構成されており
【００２２】Ｐｃｈ側と
Ｎｃｈ側の両者ともに、基準のチャージポンプは位相比較信号のみで制御される
電流補正用のチャージポンプは、電流値制御回路８によってＯＮ／ＯＦＦされるチャージポンプである。電流補正用チャージポンプは、電流量が２ｎ単位になっており、電流値制御回路８でカウンタ６の値をデコードすることにより電流補正値を得ることができる
【００２３】このように、
カウンタ６の値によって定電流源７の出力電流量が決定
ｄ．図１には、
・ＮｃｈＣＰ１５０％には、位相比較器４から出力される１つの信号が入力されること、
・ＮｃｈＣＰ１％〜ＮｃｈＣＰ３２％には、それぞれＡＮＤ回路を介して、前記位相比較器４から出力される１つの信号が共通入力されるとともに、電柱値制御回路８から出力される複数の信号の１つが入力されること、
・前記ＮｃｈＣＰ１％〜ＮｃｈＣＰ３２％の各出力は、前記ＮｃｈＣＰ１５０％の出力とともに共通接続されて、フィルタ回路９に供給されること、
が示されている。
　
　前記ａ〜ｄから、周知例２には、以下の技術が記載されている。
『「基準」となる「チャージポンプ」とともに、出力が共通接続された「Ｎｃｈ側」の複数の「電流補正用のチャージポンプ」において、
　前記複数の「電流補正用のチャージポンプ」は、それぞれ、ＡＮＤ回路を介して、「位相比較器４から出力」される共通の「Ｎｃｈチャージポンプ駆動信号」が共通入力されるとともに、「出力電流量」の「電流補正値」を「決定」する「カウンタ６の値」を「デコード」した「電流値制御回路８」の複数の出力のそれぞれが入力され、
　前記複数の「電流補正用のチャージポンプ」は、「電流量が２ｎ単位になっており」、前記「電流値制御回路８」の各出力によって「ＯＮ／ＯＦＦされる」ことで、前記「電流補正値を得ることができ」、
　前記複数の「電流補正用のチャージポンプ」が、前記「カウンタ６のカウント値に応じ」た「出力電流」を出力することで、前記「位相比較器４から出力」される「信号」のみで制御される前記「基準」となる「チャージポンプ」の出力電流を「補正」する。』
　
　ここにおいて、周知例２の前記複数の「電流補正用のチャージポンプ」に共通入力される、「位相比較器４から出力」される共通の「Ｎｃｈチャージポンプ駆動信号」は、本願発明の「共通チャージポンプ信号」に対応するものであると認められる。
　また、周知例２の前記「出力電流量」の「電流補正値」を「決定」する「カウンタ６の値」を「デコード」した「電流値制御回路８」の複数の出力は、互いに独立しており、本願発明の「各制御信号」に対応する。
　
５．小括
　以上のとおりであるから、本願発明は引用発明と同一であると認められ、よって、本願発明は引用例に記載された発明であると認められる。
　また、仮に、本願発明が相違点１及び２において引用発明と相違するとしても、引用発明を前記相違点１及び２に係る構成とすることは、引用発明及び周知技術に基づいて、当業者が容易に想到し得るものである。
　そして、本願発明の効果も、引用発明及び周知技術から、当業者が予期し得たものである。
　
　
第３．結言
　以上のとおり、本願発明は引用例に記載された発明であると認められるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　また、仮に、本願発明が相違点１及び相違点２において引用発明と相違するとしても、本願発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　したがって、他の請求項について検討するまでもなく、本願は、拒絶すべきものである。
　
　よって、結論のとおり審決する。