【事件の表示】
　平成　９年特許願第３５９０９４号「ＭＯＳトランジスタ」拒絶査定に対する審判事件［平成１０年　６月１９日出願公開、特開平１０−１６３４９２］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
（出願の経緯・発明の要旨）　
 　本願は、平成３年５月１７日に出願された特願平３−１４２５００号を特許法４４条第１項の規定により平成９年１２月２６日に分割出願したものであって、その請求項１に係る発明（以下、「本願発明」という。）は、平成１１年８月１１日付及び平成１１年１１月２６日付手続き補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲請求項１に記載された次のとおりのものである。　　
 「半導体基板と、該半導体基板上にゲート絶縁膜を介して形成された、ポリシリコンからなるゲート部と、該ゲート部のポリシリコン上に設けられた金属膜と、該ゲート部の両側の該半導体基板の表面付近に形成されたソース・ドレイン領域と、該ゲート部の両側面に形成されたサイドウォールと、該ソース・ドレイン部上に形成されたシリサイド層とを備えたＭＯＳトランジスタにおいて、
　上記ゲート部のポリシリコン上の金属膜の材料と、上記ソース・ドレイン部上に形成されたシリサイド層の材料とが異なるものであり、
　かつ、上記金属膜上に、上記サイドウォールとは異なった材料で形成された絶縁膜を備え、
当該金属膜は上記サイドウォールと上記絶縁膜とで覆われている、
ことを特徴とするＭＯＳトランジスタ。」
（引用例）
　原審における拒絶の理由において引用された特開平３−２４７３２号公報（以下、「引用例」という。）はＭＯＳトランジスタに関するものであり、第１図と共に以下の点が記載されている。「第１図は、本発明の実施例の半導体装置の製造方法を工程順に示したものである。
　ｎ型シリコン基板１上に厚さ４０００Å程度の素子分離用ＳｉＯ２膜２を形成後、素子領域に乾燥酸素中での熱処理９００℃，３０分により、２００Åのゲート酸化膜３を形成する。次に、ＣＶＤ法により多結晶シリコン膜４を厚さ２０００Å程度堆積し、その多結晶シリコン膜４全体にＰＯＣｌ２中での９００℃，３０分の熱処理によりリンを１０２２ｃｍ−３　程度均一に拡散する。次に、第１の金属シリサイド膜としてＴｉＳｉＸ膜５を多結晶シリコン膜４上にＸ＝２の組成でスパッタ法により厚さ２０００Å程度堆積する。次に、ＣＶＤ法によりＳｉＯ２膜６を厚さ２０００Å程度堆積する。（第１図（ａ））
　次に、この構造で窒素雰囲気９００℃，１０分の熱処理によりＴｉＳｉ２膜５のシート抵抗を約２Ω／口にまで低下させる。次に、フォトレジストを用いてこの積層構造を多結晶シリコン膜４までパターニングする。次にＣＶＤ法によりＳｉＯ２膜を厚さ２０００Å程度堆積後、反応性イオンエッチングを用い全面エッチングし自己整合的にゲート側壁ＳｉＯ２膜７を形成する。この際、ＴｉＳｉ２膜５上のＳｉＯ２膜６は、ゲート側壁用のＳｉＯ２膜を数十％オ−バエッチングしても十分残る。（第１図（ｂ））
次に、乾燥酸素中で９００℃，３０分の熱処理をした後、このゲート積層構造をマスクにしてＢＦ２＋を４０ＫｅＶ，５×１０１５ｃｍ−２でイオン注入しソース／ドレイン領域８を形成する。次に、窒素雰囲気中で９００℃，６０分熱処理することにより注入されたボロンを活性化する。次に先の乾燥酸素中の熱処理で形成されたソース／ドレイン領域８上の熱酸化膜を希ＨＦ処理により除去する。次に、ウェハ全面にＴｉ膜９を厚さ５００Å程度スパッタ法により堆積する。（第１図（ｃ））
　次に、窒素雰囲気中で７５０℃，３０秒間のランプアニールをする。この際、ソース／ドレイン領域８上にのみ厚さ８００Å程度の第２の金属シリサイド膜としてＴｉＳｉ２膜１０が成長する。この際表面からは同時にＴｉの窒化反応が進みＴｉＮとＴｉ の混合膜が形成されているのでこれを過酸化水素中で５分間処理することにより除去する。更に、同じ液を用いＴｉ膜９も除去する。次にこの第２の金属シリサイド膜としてのＴｉＳｉ２膜１０のシ−ト抵抗を下げるため窒素雰囲気中で９６０℃，２０秒間のランプアニールをする。この処理により、ＴｉＳｉ２膜１０のシート抵抗も約２Ω ／口となる。（第１図（ｄ））」（第２頁右下欄第１７行目〜第３頁左下欄第２行目）、「本発明の第２の実施例として、第１の金属シリサイド膜と第２の金属シリサイド膜が異なる場合が考えられる。例えば、ゲート電極上へ形成する金属シリサイド膜としてゲート耐圧が良好な、即ちゲ−ト酸化膜３へのダメ−ジが少ない、例えばＷＳｉ２を用い、ソース／ドレイン領域８上へはρの低い、例えばＣoＳｉ２，ＴｉＳｉ２，ＮｉＳｉ２を用いることができる。なお、この場合の製造方法は、第１の実施例と同様である。」（第３頁左下欄第１１〜１９行目）。
してみると、上記引用例には、「ｎ型シリコン基板１と、該ｎ型シリコン基板１上にゲート酸化膜３を介して形成された多結晶シリコン膜４と、該多結晶シリコン膜４上に設けられた第１の金属シリサイド膜５と、該多結晶シリコン膜４の両側の該ｎ型シリコン基板１の表面付近に形成されたソース／ドレイン領域８と、該多結晶シリコン膜４の両側面に形成されたゲート側壁ＳｉＯ２膜７と、該ソース／ドレイン領域８上に形成された第２の金属シリサイド膜１０とを備えたＭＯＳトランジスタにおいて、上記多結晶シリコン膜４上の第１の金属シリサイド膜５の材料と、上記ソース・ドレイン領域８上に形成された第２の金属シリサイド膜１０の材料とが異なるものであり、かつ、上記第１の金属シリサイド膜５上に形成されたＳｉＯ２膜６を備え、当該第１の金属シリサイド膜５は上記ゲート側壁ＳｉＯ２膜７と上記ＳｉＯ２膜６とで覆われていることを特徴とするＭＯＳトランジスタ。」が記載されているものと認められる。
（対比）
次に、本願発明と上記引用例記載の発明とを対比すると、上記引用例記載の発明のｎ型シリコン基板１、ゲート酸化膜３、多結晶シリコン膜４、第１の金属シリサイド膜５、ソース／ドレイン領域８、ゲート側壁ＳｉＯ２膜７、第２の金属シリサイド膜１０、ＳｉＯ２膜６は、それぞれ本願発明の半導体基板、ゲート絶縁膜、ポリシリコンからなるゲート部、金属膜、ソース・ドレイン領域、サイドウォール、ソース・ドレイン部上に形成されたシリサイド層、絶縁膜に相当するから、本願発明と上記引用例記載の発明とは「半導体基板と、該半導体基板上にゲート絶縁膜を介して形成された、ポリシリコンからなるゲート部と、該ゲート部のポリシリコン上に設けられた金属膜と、該ゲート部の両側の該半導体基板の表面付近に形成されたソース・ドレイン領域と、該ゲート部の両側面に形成されたサイドウォールと、該ソース・ドレイン部上に形成されたシリサイド層とを備えたＭＯＳトランジスタにおいて、
　上記ゲート部のポリシリコン上の金属膜の材料と、上記ソース・ドレイン部上に形成されたシリサイド層の材料とが異なるものであり、かつ、上記金属膜上に絶縁膜を備え、当該金属膜は上記サイドウォールと上記絶縁膜とで覆われていることを特徴とするＭＯＳトランジスタ。」の点で一致するが、本願発明は金属膜上に、サイドウォールとは異なった材料で形成された絶縁膜を備えているのに対して、上記引用例記載の発明は金属膜上に形成された絶縁膜が、サイドウォールとは異なった材料で形成されていない点で相違するものと認められる。
（検討）
そこで、上記相違点について以下検討する。
一般にＭＯＳトランジスタにおいて、金属膜上に形成された絶縁膜とサイドウォールとを必要に応じて異なった材料で形成することは周知技術であるから［例、特開昭６３−２２７０６０号公報（特に第２頁右上欄第１２〜１６行目、第２頁右下欄第２０行目〜第３頁左上欄第６行目、第３頁右上欄第６〜１２行目、第１図参照。）］、この周知技術を引用例記載の発明に適用することは当業者が容易になし得た程度のものであり、しかも、金属膜上に形成された絶縁膜とサイドウォールとを単に異なった材料で形成することで格別の効果を生ずるものとも認められない。
（むすび）
本願発明は、上記引用例に記載された発明及び上記周知技術に基づいて当業者が容易に発明をすることできたものであるから、特許法第29条第2項の規定により特許を受けることができない。
よって、結論のとおり審決する。