【事件の表示】
　特願２００７−５１１３９０「チャネルキャリア移動度向上のための高応力ライナーを備えたＳｉ−Ｇｅに基づく半導体デバイス」拒絶査定不服審判事件〔平成１７年１１月２４日国際公開、ＷＯ２００５／１１２１２７、平成１９年１２月１３日国内公表、特表２００７−５３６７３６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、２００５年４月１９日（パリ条約による優先権主張外国庁受理２００４年５月５日、アメリカ合衆国）を国際出願日とする出願であって、平成２３年１１月２４日付けの拒絶理由通知に対して、平成２４年３月３０日に意見書及び手続補正書が提出されたが、同年１１月９日付けで拒絶査定がなされた。
　これに対し、平成２５年３月１４日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、同年５月２０日付けで審尋がなされ、同年８月２１日に回答書が提出された。
　
第２　平成２５年３月１４日に提出された手続補正書による補正についての却下の決定
［補正の却下の決定の結論］ 
　平成２５年３月１４日に提出された手続補正書による補正（以下「本件補正」という。）を却下する。 
　
［理由］ 
１　本件補正の内容
  本件補正は、補正前の特許請求の範囲の請求項１〜１１を、補正後の特許請求の範囲の請求項１〜８と補正するとともに、明細書の発明の名称を補正するものであり、補正前後の請求項１は、それぞれ次のとおりである。
　
（補正前）
「【請求項１】
　シリコン−ゲルマニウム（Ｓｉ−Ｇｅ）層（７０）上に歪み格子を有するシリコン層（Ｓｉ）（７１）を含む基板を有し、
　前記基板上に形成されたソース／ドレイン領域とゲート電極（７２）とを有してこれらの間にゲート誘電体層（７３）が設けられたトランジスタを有し、
　前記ゲート電極の側面上および前記ソース／ドレイン領域上に直接形成された応力誘電体ライナー（９０、１２０）を有する、半導体デバイス。」
　
（補正後）
「【請求項１】
　シリコン−ゲルマニウム（Ｓｉ−Ｇｅ）層（７０）上に歪み格子を有する歪みシリコン（Ｓｉ）層（７１）を含む基板を有し、
　前記基板上に形成されたソース／ドレイン領域とゲート電極（７２）とを有し、前記基板と前記ゲート電極（７２）との間にゲート誘電体層（７３）が設けられたトランジスタを有し、
　前記ゲート電極の側面上および前記ソース／ドレイン領域内のシリコン上に直接形成された応力誘電体ライナー（９０、１２０）を有し、
　前記応力誘電体ライナーは、前記トランジスタがＰ−チャンネルトランジスタである場合に、前記ゲート電極の側面上および前記ソース／ドレイン領域上に直接形成されると圧縮応力を与え、前記トランジスタがＮ−チャンネルトランジスタである場合に、前記ゲート電極の側面上および前記ソース／ドレイン領域上に直接形成されると引っ張り応力を与える、半導体デバイス。」
　
２　本件補正についての検討
（１）補正事項の整理
　本件補正を整理すると次のとおりである。
［補正事項１］
　補正前の請求項１に記載された「シリコン層（Ｓｉ）（７１）」を、「歪みシリコン（Ｓｉ）層（７１）」として、補正後の請求項１とする。
　
［補正事項２］
　補正前の請求項１に記載された「とを有してこれらの間に」を、「とを有し、前記基板と前記ゲート電極（７２）との間に」として、補正後の請求項１とする。
　
［補正事項３］
　補正前の請求項１に記載された「前記ソース／ドレイン領域上」を、「前記ソース／ドレイン領域内のシリコン上」として、補正後の請求項１とする。
　
［補正事項４］
　補正前の請求項１に、「前記応力誘電体ライナーは、前記トランジスタがＰ−チャンネルトランジスタである場合に、前記ゲート電極の側面上および前記ソース／ドレイン領域上に直接形成されると圧縮応力を与え、前記トランジスタがＮ−チャンネルトランジスタである場合に、前記ゲート電極の側面上および前記ソース／ドレイン領域上に直接形成されると引っ張り応力を与える、」との記載を付加して、補正後の請求項１とする。
　
［補正事項５］
　補正前の請求項２の「また、前記応力誘電体ライナーは高圧縮応力（９０）あるいは高引っ張り応力（１２０）を示す」との記載を削除して、補正後の請求項２とする。
　
［補正事項６］
　補正前の請求項４〜６を削除し、当該削除に対応して、補正前の請求項７〜１１をそれぞれ請求項４〜８として項番号を繰り上げるとともに、引用する請求項の番号を修正する。
　
［補正事項７］
　補正後の請求項４（補正前の請求項７）に記載された「シリコン（Ｓｉ）層（７１）」を、「歪みシリコン（Ｓｉ）層（７１）」として、補正後の請求項４とする。
　
［補正事項８］
　補正後の請求項４（補正前の請求項７）に記載された「を備えるとともにこれらの間に」を、「を備えるとともに、前記基板と前記ゲート電極（７２）との間に」として、補正後の請求項４とする。
　
［補正事項９］
　補正後の請求項４（補正前の請求項７）に記載された「前記ソース／ドレイン領域上」を、「前記ソース／ドレイン領域内のシリコン上」として、補正後の請求項４とする。
　
［補正事項１０］
　補正後の請求項７（補正前の請求項１０）に記載された「前記応力誘電体層（９０）」を、「前記応力誘電体ライナー（９０）」として、補正後の請求項７とする。
　
［補正事項１１］
　補正後の請求項８（補正前の請求項１１）に記載された「を有してこれらの間に」を、「を有し、前記基板と前記ゲート電極（７２）との間に」として、補正後の請求項８とする。
　
［補正事項１２］
　補正後の請求項８（補正前の請求項１１）に記載された「高圧縮応力を示す前記第１の酸化物ライナーあるいは酸窒化物ライナー（１００）と窒化シリコン層（９０）とを」を、「高圧縮応力を示す前記窒化シリコン層（９０）と、前記第１の酸化物ライナーあるいは酸窒化物ライナー（１００）とを」として、補正後の請求項８とする。
　
［補正事項１３］
　補正前の発明の名称の「チャネルキャリア移動度向上のための高応力ライナーを備えたＳｉ−Ｇｅに基づく半導体デバイス」を、補正後の発明の名称の「チャネルキャリア移動度向上のための高応力ライナーを備えたＳｉ−Ｇｅに基づく半導体デバイス及びその製造方法」とする。
　
（２）新規事項の追加の有無及び補正の目的の適否についての検討
　以下、補正事項１〜補正事項１２について検討する。
　
ア　補正事項１及び補正事項７について
　補正事項１及び補正事項７は、補正前の請求項１における「歪み格子を有するシリコン層（Ｓｉ）（７１）」及び補正前の請求項７における「歪み格子を有するシリコン（Ｓｉ）層（７１）」について、いずれも「歪み格子を有する歪みシリコン（Ｓｉ）層（７１）」として、それぞれ補正後の請求項１及び請求項４とし、いずれも明りょうでない記載を釈明する補正である。
　したがって、補正事項１及び補正事項７は、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第４号に掲げる明りょうでない記載の釈明を目的とするものに該当するから、特許法第１７条の２第４項に規定する要件を満たしている。
　また、補正事項１及び補正事項７が、特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たすことは明らかである。
　
イ　補正事項２、補正事項８、及び補正事項１１について
　補正事項２、補正事項８、及び補正事項１１は、補正前の請求項１における「とを有してこれらの間に」、補正前の請求項７における「を備えるとともにこれらの間に」、及び補正前の請求項１１における「を有してこれらの間に」について、それぞれ「とを有し、前記基板と前記ゲート電極（７２）との間に」として補正後の請求項１とし、「を備えるとともに、前記基板と前記ゲート電極（７２）との間に」として補正後の請求項４とし、「を有し、前記基板と前記ゲート電極（７２）との間に」として補正後の請求項８とし、いずれも明りょうでない記載を釈明する補正である。
　したがって、補正事項２、補正事項８、及び補正事項１１は、特許法第１７条の２第４項第４号に掲げる明りょうでない記載の釈明を目的とするものに該当するから、特許法第１７条の２第４項に規定する要件を満たしている。
　また、補正事項２、補正事項８、及び補正事項１１が、特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
ウ　補正事項３及び補正事項９について
（ア）補正事項３及び補正事項９により補正された事項は、本願の願書に最初に添付された明細書（以下「当初明細書」という。また、本願の願書に最初に添付された明細書、特許請求の範囲又は図面をまとめて「当初明細書等」という。）の段落【００３９】、【００４１】及び図９、１２、１４に記載されているから、補正事項３及び補正事項９は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項３及び補正事項９は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たしている。
　
（イ）補正事項３は、補正前の請求項１に係る発明の発明特定事項である「応力誘電体ライナー（９０、１２０）」についての限定事項である「前記ゲート電極の側面上および前記ソース／ドレイン領域上に直接形成された」を、「前記ゲート電極の側面上および前記ソース／ドレイン領域内のシリコン上に直接形成された」とし、補正事項９は、補正前の請求項７に係る発明の発明特定事項である「応力誘電体ライナー（９０、１２０）を直接形成し」についての限定事項である「前記ゲート電極の側面上および前記ソース／ドレイン領域上に」を、「前記ゲート電極の側面上および前記ソース／ドレイン領域内のシリコン上に」として、いずれも、補正前の請求項１及び補正前の請求項７に記載された発明を特定するために必要な事項を限定する補正であって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするものである。
　したがって、補正事項３及び補正事項９は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するから、特許法第１７条の２第４項に規定する要件を満たしている。
　
エ　補正事項４及び補正事項５について
（ア）補正事項４により補正された事項は、当初明細書等の段落【００２１】、【００３９】、【００４１】、【００４３】及び図９、１２、１４に記載されているから、補正事項１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項４は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たしている。
　
（イ）補正事項４は、補正前の請求項１に係る発明の発明特定事項である「応力誘電体ライナー」について、「前記応力誘電体ライナーは、前記トランジスタがＰ−チャンネルトランジスタである場合に、前記ゲート電極の側面上および前記ソース／ドレイン領域上に直接形成されると圧縮応力を与え、前記トランジスタがＮ−チャンネルトランジスタである場合に、前記ゲート電極の側面上および前記ソース／ドレイン領域上に直接形成されると引っ張り応力を与える」という構成を追加して「前記応力誘電体ライナー」を限定する補正であり、補正前の請求項１に記載された発明を特定するために必要な事項を限定する補正であって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするものである。
　したがって、補正事項４は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するから、特許法第１７条の２第４項に規定する要件を満たしている。
　
（ウ）補正事項５は、補正前の請求項２の「また、前記応力誘電体ライナーは高圧縮応力（９０）あるいは高引っ張り応力（１２０）を示す」との記載を削除して、補正後の請求項２とするものであり、補正前後の請求項２はいずれも請求項１を引用する請求項である。
　また、補正事項４により追加された上記構成「前記応力誘電体ライナーは、前記トランジスタがＰ−チャンネルトランジスタである場合に、前記ゲート電極の側面上および前記ソース／ドレイン領域上に直接形成されると圧縮応力を与え、前記トランジスタがＮ−チャンネルトランジスタである場合に、前記ゲート電極の側面上および前記ソース／ドレイン領域上に直接形成されると引っ張り応力を与える」を発明特定事項とする「半導体デバイス」は、「前記応力誘電体ライナー」が「『高圧縮応力』あるいは『高引っ張り応力』を示す」ものであることは当業者には明らかである。
　したがって、補正事項５は、補正事項４に伴う補正であり、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するから、特許法第１７条の２第４項に規定する要件を満たしている。
　また、補正事項５が、特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
オ　補正事項６について
　補正事項６は、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当するから、特許法第１７条の２第４項に規定する要件を満たしている。
　また、補正事項６が、特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
カ　補正事項１０について
　補正事項１０は、補正前の請求項の誤記を訂正するものであり、特許法第１７条の２第４項第３号に掲げる誤記の訂正を目的とするものに該当するから、特許法第１７条の２第４項に規定する要件を満たしている。
　また、補正事項１０が、特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
キ　補正事項１２について
　補正事項１２により補正された事項は、当初明細書等の段落【００４０】に記載されているから、補正事項１２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項１２は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たしている。
　また、補正事項１２により補正された事項は、当初明細書等の段落【００４０】に記載されているから、補正事項１２は、補正前の請求項の誤記を訂正するものであることは明らかである。
　したがって、特許法第１７条の２第４項第３号に掲げる誤記の訂正を目的とするものに該当するから、特許法第１７条の２第４項に規定する要件を満たしている。
　
ク　新規事項の追加の有無及び補正の目的の適否についてのまとめ
　以上のとおりであるから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　そして、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、補正後における特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定の規定に適合するか）について、以下において検討する。 
　
（３）独立特許要件について 
ア　本件補正後の発明 
　本件補正後の請求項１に係る発明は、上記「１　本件補正の内容」の「（補正後）」に記載したとおりである。 
 　　　 
イ　引用例の記載と引用発明 
（ア）引用例１：特開平１０−２７０６８５号公報
　原査定の拒絶の理由で引用された、本願の優先権主張の日前に日本国内において頒布された刊行物である特開平１０−２７０６８５号公報（原査定の拒絶理由で引用した「引用文献１」、以下「引用例１」という。）には、「電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板」（発明の名称）に関して、図１〜１２とともに以下の事項が記載されている（下線は当審で付加した。以下同じ。）。 
　
ａ　「【０００１】
【発明の属する技術分野】本発明は、電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板に関し、詳しくはストレイン効果を有するシリコン層にソース・ドレインを形成した電界効果トランジスタとその製造方法、その電界効果トランジスタを含む半導体装置とその製造方法、その半導体装置を含む論理回路およびそれらが形成される半導体基板に関する。」
　
ｂ　「【０００４】また、シリコン系ＭＯＳ（Metal-Oxide-Semiconductor ）トランジスタの場合、具体的にいえば、応力が緩和されている、いわゆるリラックスした状態のシリコンゲルマニウムのエピタキシャル層上にシリコン膜を堆積すると引張応力で電子の移動度の向上が図れる（厳密にいうと６つに縮退したバンドが有効質量の異なる２つのバンドに分かれると説明されている）。一方、ゲルマニウムを多く含むシリコンゲルマニウム（いわゆる、ゲルマニウムリッチなシリコンゲルマニウム）膜を形成すると圧縮応力により正孔の移動度の向上が図れる。」
　
ｃ　「【００４６】次に本発明の半導体装置に係わる第１実施形態の一例を、図５の概略構成断面図によって説明する。図５では、前記図１で説明したのと同様の構成部品には同一符号を付す。
【００４７】図５に示すように、
半導体基板１１は以下のように構成されている
シリコン基板２１上に、バッファー層２２、リラックス層２３、ストレイン効果シリコン層２４とが順に形成されている
【００４８】上記シリコン基板２１は、例えばチョクラルスキー（ＣＺ）法により引き上げられたｐ- 型シリコンからなる。また上記バッファー層２２はゲルマニウム濃度を厚さ方向に変化させたｐ- 型のシリコンゲルマニウム（Ｓｉ1-x Ｇｅx ）からなり、例えば、シリコン基板２１側より上層側に向けてゲルマニウムの組成をｘ＝０．０４からｘ＝０．３に変化させたシリコンゲルマニウムからなり、例えば１．６μｍの厚さに形成されている。
【００４９】さらに
リラックス層２３は
シリコンゲルマニウム（Ｓｉ
0.7 
Ｇｅ
0.3
 ）からなり
【００５０】また、ｎチャネル型の電界効果トランジスタ１が形成される領域およびｐチャネル型の電界効果トランジスタ３が形成される領域を電気的に分離するトレンチ構造の素子分離領域５１が、ストレイン効果シリコン層２４からリラックス層２３の上層にかけて形成されている。さらにｎチャネル型の電界効果トランジスタ１が形成されるストレイン効果シリコン層２４およびリラックス層２３の上層にかけての領域にはｐウエル２５が形成され、ｐチャネル型の電界効果トランジスタ３が形成されるストレイン効果シリコン層２４およびリラックス層２３の上層にかけての領域にはｎウエル２６が形成されている。上記の如く、
ｎチャネル型の電界効果トランジスタ１とｐチャネル型の電界効果トランジスタ３とからなる半導体装置５が形成される半導体基板１１が構成されている
【００５１】
上記ｎチャネル型の電界効果トランジスタ１は、以下のような構成を成す
上記ストレイン効果シリコン層２４上には、ゲート絶縁膜１２を介してゲート電極１３が形成され、このゲート電極１３の両側におけるストレイン効果シリコン層２４の上層には
ソース・ドレイン１４，１５が形成されている
【００５２】一方、
上記ｐチャネル型の電界効果トランジスタ３は、以下のような構成を成す
上記ストレイン効果シリコン層２４上には、ゲート絶縁膜７２を介してゲート電極７３が形成され、このゲート電極７３の両側におけるストレイン効果シリコン層２４の上層には
ソース・ドレイン７４，７５が形成されている
【００５３】上記半導体装置５では、ｎチャネル型電界効果トランジスタ１のソース・ドレイン１４，１５およびｐチャネル型電界効果トランジスタ３のソース・ドレイン７４，７５がストレイン効果シリコン層２４のみに形成されていることから、ソース・ドレイン１４，１５およびソース・ドレイン７４，７５の各接合はストレイン効果シリコン層２４内に存在することになる。そのため、接合リークの発生が起きにくくなる。また
ｎチャネル型の電界効果トランジスタ１のチャネル層はストレイン効果シリコン層２４に形成されるため、シリコンと下地のシリコンゲルマニウムからなるリラックス層２３との格子定数の相違によりシリコンネットワークは引張応力を受ける
　
（イ）引用発明
　以上、図５を参酌してまとめると、引用例１には以下の発明（以下「引用発明」という。）が記載されている。
　
「ｎチャネル型の電界効果トランジスタ１とｐチャネル型の電界効果トランジスタ３とからなる半導体装置５であって、
　当該半導体装置５は半導体基板１１に形成され、
　半導体基板１１は、シリコン基板２１上に、バッファー層２２、シリコンゲルマニウム（Ｓｉ0.7 Ｇｅ0.3 ）からなるリラックス層２３、ストレイン効果シリコン層２４とが順に形成されて構成され、シリコンと下地のシリコンゲルマニウムからなるリラックス層２３との格子定数の相違によりシリコンネットワークは引張応力を受け、
　上記ｎチャネル型の電界効果トランジスタ１は、上記ストレイン効果シリコン層２４上には、ゲート絶縁膜１２を介してゲート電極１３が形成され、このゲート電極１３の両側におけるストレイン効果シリコン層２４の上層にはソース・ドレイン１４，１５が形成されて構成され、
　上記ｐチャネル型の電界効果トランジスタ３は、上記ストレイン効果シリコン層２４上には、ゲート絶縁膜７２を介してゲート電極７３が形成され、このゲート電極７３の両側におけるストレイン効果シリコン層２４の上層にはソース・ドレイン７４，７５が形成されて構成された、半導体装置５。」
　
（ウ）引用例２：特開２００３−２７３２４０号公報
　原査定の拒絶の理由で引用された、本願の優先権主張の日前に日本国内において頒布された刊行物である特開２００３−２７３２４０号公報（原査定の拒絶理由で引用した「引用文献２」、以下「引用例２」という。）には、「半導体装置及びその製造方法」（発明の名称）に関して、図１〜４４とともに以下の事項が記載されている。
　
ａ　「【０００１】
【発明の属する技術分野】本発明は、半導体装置及びその製造技術に関し、特に、同一基板にｎチャネル導電型電界効果トランジスタ及びｐチャネル導電型電界効果トランジスタを有する半導体装置及びその製造技術に適用して有効な技術に関するものである。」
　
ｂ　「【０００７】また、チャネル形成領域の応力に対するトランジスタ特性の変化については、ドレイン電流（Ｉｄ）が流れる方向（ゲート長方向）と同じ向きに応力をかけた場合、（１）ｎチャネル導電型ＭＩＳＦＥＴのドレイン電流は、圧縮応力で減少し、引っ張り応力で増加すること、（２）ｐチャネル導電型ＭＩＳＦＥＴのドレイン電流は、圧縮応力で増加し、引っ張り応力で減少することが知られている。」
　
ｃ　「【００３８】（実施形態１）　本実施形態１では、電源電圧が１〜１．５Ｖ、ゲート長が０．１〜０．１４μｍ程度の相補型ＭＩＳＦＥＴを有する半導体装置に本発明を適用した例について説明する。
【００３９】図１は、本発明の実施形態１である半導体装置の概略構成を示す模式的断面図であり、…（略）…
【００４０】
　図１、図５乃至図１９において、向かって左側がｎチャネル導電型ＭＩＳＦＥＴ（n-ch MISFET）であり、右側がｐチャネル導電型ＭＩＳＦＥＴ（p-ch MISFET）である。
【００４１】図１に示すように、本実施形態の半導体装置は、
半導体基板として例えば単結晶シリコンからなるｐ型シリコン基板（以下、単にｐ型基板と呼ぶ）１
【００４２】ｎ型ＭＩＳＦＥＴは、主に、チャネル形成領域、ゲート絶縁膜５、ゲート電極６、サイドウォールスペーサ９、ソース領域及びドレイン領域を有する構成となっている。ソース領域及びドレイン領域は、ｎ型半導体領域（エクステンション領域）７及びｎ型半導体領域１０を有する構成となっている。…（略）…
【００４３】ｐ型ＭＩＳＦＥＴは、主に、チャネル形成領域、ゲート絶縁膜５、ゲート電極６、サイドウォールスペーサ９、ソース領域及びドレイン領域を有する構成となっている。ソース領域及びドレイン領域は、ｐ型半導体領域（エクステンション領域）８及びｐ型半導体領域１１を有する構成となっている。…（略）…
【００４５】ｐ型基板１の回路形成面上には、例えば酸化シリコン膜からなる層間絶縁膜１６が形成されている。層間絶縁膜１６は、ｐ型基板１の回路形成面を覆うようにして形成されている。
ｎ型ＭＩＳＦＥＴと層間絶縁膜１６との間には、ｐ型基板１の回路形成面に引っ張り応力を発生させる膜として第１の窒化膜である例えば窒化シリコン膜１４ａが形成されている
ｐ型ＭＩＳＦＥＴと層間絶縁膜１６との間には、ｐ型基板１の回路形成面に圧縮応力を発生させる膜として第２の窒化膜である例えば窒化シリコン膜１４ｂが形成されている
窒化シリコン膜１４ａはｎ型ＭＩＳＦＥＴ上にそのゲート電極６を覆うようにして選択的に形成され、窒化シリコン膜１４ｂはｐ型ＭＩＳＦＥＴ上にそのゲート電極６を覆うようにして選択的に形成されている
…（略）…
【００５０】ソース・ドレイン用コンタクト孔１８及びゲート用コンタクト孔は、窒化シリコン膜１４ａ及び１４ｂをエッチングストッパ膜として用いるＳＡＣ(Ｓelf Ａligned Ｃontact hole)技術によって形成されている。即ち、窒化シリコン膜１４ａ及び１４ｂは、自己整合コンタクト用絶縁膜として使用されている。
【００５１】窒化シリコン膜１４ａ及び１４ｂは、例えばプラズマＣＶＤ（Ｃhemical Ｖapor Ｄeposition）法によって形成されている。この窒化シリコン膜１４ａ及び１４ｂは、その形成条件（反応ガス、圧力、温度、高周波電力等）を変えることで、ｐ型基板１の回路形成面に発生させる応力を制御することが可能である。本実施形態において、窒化シリコン膜１４ａは、例えば膜形成時の高周波電力を３００〜４００Ｗと低電力化して、ｐ型基板１の回路形成面に発生させる応力を引っ張り方向に制御したものである。窒化シリコン膜１４ｂは、例えば膜形成時の高周波電力を６００〜７００Ｗと高電力化して、ｐ型基板１の回路形成面に発生させる応力を圧縮方向に制御したものである。
【００５２】このようにして形成された窒化シリコン膜１４ａには＋７００〜＋８００ＭＰａ程度の引っ張り応力が存在し、窒化シリコン膜１４ｂには−９００〜−１０００ＭＰａ程度の圧縮応力が存在するため、
ｎ型ＭＩＳＦＥＴのチャネル形成領域には引っ張り応力が発生し、ｐ型ＭＩＳＦＥＴのチャネル形成領域には圧縮応力が発生する
【００５３】ここで、ＭＩＳＦＥＴのチャネル形成領域に発生する応力について、簡略した図及び本実施形態と一部異なる符号を用いて説明する。図３及び図４に示すＭＩＳＦＥＴは本実施形態と同様にサリサイド構造になっており、符号３０はＭＩＳＦＥＴのチャネル形成領域、符号３１はチャネル形成領域３０を流れるドレイン電流の方向、符号３２はゲート電極６に整合して形成された半導体領域、符号３３はサイドウォールスペーサ９に整合して形成された半導体領域、符号３４はチャネル形成領域３０に応力を発生させるための膜、符号３５ａ及び３５ｂは段差部である。
【００５４】図３及び図４に示すように、ＭＩＳＦＥＴは、ゲート電極６の側壁にゲート電極６を囲むようにしてサイドウォールスペーサ９が設けられた構造になっている。ゲート電極６及びサイドウォールスペーサ９は基板から突出しているため、ゲート電極６及びサイドウォールスペーサ９による段差部（３５ａ，３５ｂ）が形成されている。このような構造のＭＩＳＦＥＴ上に、そのゲート電極６を覆うようにして、チャネル形成領域３０に応力（引っ張り応力、若しくは圧縮応力）を発生させる膜３４を形成した場合、ゲート長方向Ｘにおける段差部３５ａの最下部及びゲート幅方向Ｙにおける段差部３５ｂの最下部に膜３４による応力が集中するため、ゲート長方向Ｘにおける段差部３５ａの最下部を起点とするゲート長方向の膜応力がチャネル形成領域３０に働くと共に、ゲート幅方向Ｙにおける段差部３５ｂの最下部を起点とするゲート幅方向の膜応力がチャネル形成領域３０に働く。即ち、
膜３４による応力が引っ張り応力の場合は、チャネル形成領域３０にゲート長方向及びゲート幅方向の引っ張り応力が発生し、膜３４による応力が圧縮応力の場合は、チャネル形成領域３０にゲート長方向及びゲート幅方向の圧縮応力が発生する
…（略）…
【００５７】なお、膜３４の応力によってチャネル形成領域３０に発生する応力は、膜応力の起点がチャネル形成領域３０から離れる（遠ざかる）に従って減少するため、膜応力の起点は出来るだけチャネル形成領域３０に近づけることが望ましい。前述の説明では、ゲート電極６及びサイドウォールスペーサ９による段差部（３５ａ，３５ｂ）の最下部が膜応力の起点となるが、
サイドウォールスペーサ９を持たないＭＩＳＦＥＴの場合は、ゲート電極６の側壁の最下部が膜応力の起点となる
　
ｅ　「【００９８】このように、本実施形態１によれば、
ｎ型ＭＩＳＦＥＴのチャネル形成領域に引っ張り応力、ｐ型ＭＩＳＦＥＴのチャネル形成領域に圧縮応力が別々に与えられる
　
（エ）引用例３：特開２００３−８６７０８号公報
　原査定の拒絶の理由で引用された、本願の優先権主張の日前に日本国内において頒布された刊行物である特開２００３−８６７０８号公報（原査定の拒絶理由で引用した「引用文献３」、以下「引用例３」という。）には、「半導体装置及びその製造方法」（発明の名称）に関して、図１〜４３とともに以下の事項が記載されている。
　
ａ　「【０００１】
【発明の属する技術分野】本発明は、半導体装置に関し、特に、ｎチャネル電界効果型トランジスタとｐチャネル電界効果型トランジスタからなる相補型電界効果トランジスタを有する半導体装置に係る。」
　
ｂ　「【００９３】図１は本発明の第１実施例の半導体装置の断面模式図、図２はｎチャネル、及びｐチャネル型電界効果トランジスタのドレイン電流の応力依存性を示す図、
図３はゲート電極を上面より内包するＳｉＮ膜の真性応力が、チャネル部分応力
に与える影響を応力解析した結果を示す図
【００９４】本発明の第１の実施例の半導体装置は、図１に示すように、
シリコン基板１の主面に形成されたｎチャネル型電界効果トランジスタ１０と、ｐチャネル型電界効果トランジスタ３０と、これらトランジスタ１０、３０の上面に形成された応力制御絶縁膜１９、３９で構成される
…（略）…
【０１０１】応力制御膜１９と応力制御膜３９とは、主として窒化珪素（ＳｉＮ）からなり、化学気相成長法、あるいはスパッタ法によって形成される。応力制御膜１９の膜応力は、応力制御膜３９の膜応力よりも引張側の応力である。
【０１０２】ＬＳＩ等の半導体装置の開発においては、電界効果トランジスタのドレイン電流の向上（ドレイン電流の増加）が年々進められている。本願発明者らは、ドレイン電流が応力によって変化することを明らかにし、ｐチャネル型電界効果トンジスタと、ｎチャネル型電界効果トランジスタを有する相補型電界効果トランジスタにおいて、ｎチャネル型、ｐチャネル型双方のトランジスタのドレイン電流を効果的に向上させる方法を見出した。
【０１０３】図２は、電界効果トランジスタのドレイン電流の応力依存性を示すグラフである。図２より、ｎチャネル型電界効果トランジスタでは、引張応力によってドレイン電流が増加し、ｐチャネル型電界効果トランジスタでは、逆に、圧縮応力によってドレイン電流が増加することが明らかとなっている。
【０１０４】一方、図３はゲート電極上面を覆うＳｉＮの膜応力が、ドレイン電流が流れる部分（チャネル）の応力（ドレイン電流に平行方向でチャネル面内の応力）に与える影響を有限要素法により応力解析した結果を示すグラフである。図３に示すように、
ゲート電極を覆う膜の膜応力が引張側に強くなると、チャネル部分の応力も引張側に強くなる
【０１０５】
これは、ゲート電極を内包する膜がソース・ドレイン領域の上面にまで拡張して形成されており、この部分の膜の引張応力（膜の収縮）がチャネル部分の応力を引張側にシフトさせるため
【０１０６】したがって、ｎチャネル型電界効果トランジスタと、ｐチャネル型電界効果トランジスタとを有する半導体装置においては、
ｎチャネル型電界効果トランジスタのゲート電極を覆う膜には、膜応力が引張応力側の膜を用い、ｐチャネル型電界効果トランジスタのゲート電極を覆う膜には、膜応力が、ｎチャネル型の膜より、圧縮応力側の膜を用いる
…（略）…
【０１２３】また、
本発明の第１実施例の半導体装置は、チャンネル部分の応力制御の一例を示したものであり、以下に述べる実施例のような他の手段によって、チャネル部分の応力を制御しても構わない
　
ｃ　「【０１６７】次に、本発明の第５実施例を図１８から図２１を用いて説明する。図１８は本発明の第５実施例である半導体装置の断面構造の模式図、図１９から図２１は、本発明の第５実施例である半導体装置の製造工程の一部を表す断面模式図である。
【０１６８】この第５実施例と第４実施例との違いは、…（略）…。なお、この第５実施例においては、
図１に示した第１実施例の応力制御膜１９、３９は無くても構わない
　
ｄ　「【０１７９】次に、本発明の第６実施例を図２２、図２３及び図７を用いて説明する。図２２は、本発明の第６実施例である半導体装置の断面（図２３のａ―ａ’線に沿った断面）構造の模式図であり、図２３は、浅溝素子分離（ＳＴＩ）とゲート電極までの距離が、ｎチャネル型電界効果トランジスタとｐチャネル型電界効果トランジスタとで異なることを示す上面からみた模式図である。
…（略）…
【０１８１】この第６実施例と第１実施例との違いは、…（略）…。なお、この第６実施例においては、
図１に示した第１実施例の応力制御膜１９、３９は無くても構わない
　
ｅ　「【０１９６】…（略）…次に、本発明の第８実施例を図２８及び図２９を用いて説明する。図２８は、本発明の第８実施例である半導体装置の断面構造の模式図であり、
図２９は、電界効果トランジスタのチャネル部分の応力の、サイドウォール材料依存性
応力制御膜９が、第１実施例のようにｎチャネル型電界効果トランジスタ側とｐチャネル型電界効果トランジスタ側とで膜応力の違いを持たない
【０１９７】そして、この第８実施例においては、応力制御膜９の膜応力が引張応力の場合は、サイドウォール１６の平均的なヤング率はサイドウォール３６の平均的なヤング率より大きく、例えば、サイドウォール１６は主として窒化珪素からなり、サイドウォール３６は主として酸化シリコンからなる。
【０１９８】一方、応力制御膜９の膜応力が圧縮応力の場合には、サイドウォール１６の平均的なヤング率はサイドウォール３６の平均的なヤング率より小さく、例えば、サイドウォール１６は主として酸化シリコンからなり、サイドウォール３６は主として窒化珪素からなる。
…（略）…
【０２０４】図２９に示すように、サイドウォール材料が酸化シリコンの場合と窒化珪素との場合とで比較すると、応力制御膜９が引張応力の場合は窒化珪素の場合の方が引張応力側に大となり、応力制御膜９が圧縮応力の場合は酸化シリコンの方が引張応力側に大となる。
【０２０５】この第８実施例によれば、応力制御膜９が引張応力の場合には、ｎチャネル型電界効果トランジスタのサイドウォール１６には窒化珪素が用いられ、ｐチャネル型電界効果トランジスタのサイドウォール３６には酸化シリコンが用いられる。
【０２０６】上述とは逆に、応力制御膜９が圧縮応力の場合には、ｎチャネル型電界効果トランジスタのサイドウォール１６には酸化シリコンが用いられ、ｐチャネル型電界効果トランジスタのサイドウォール３６には窒化珪素が用いられる。
【０２０７】したがって、ｎチャネル型、ｐチャネル型電界効果トランジスタの両方のドレイン電流の向上が期待できる。このため、全体としての特性を向上させることができる。…（略）…」
　
ｆ　「【０２０８】次に、本発明の第９実施例を図３０を用いて説明する。 図３０は本発明の第９実施例である半導体装置の断面構造の模式図である。
【０２０９】この第１１実施例は、
応力制御膜１９の膜応力が引張応力で、応力制御膜３９の膜応力が圧縮応力である場合に、サイドウォール１６の膜応力が引張応力、サイドウォール３６の膜応力が圧縮応力となる組み合わせ
…（略）…
【０２１２】次に、この第９本実施例のである半導体装置の作用効果を説明する。本発明の第９実施例によれば、第１実施例について説明したように、応力制御膜１９は引張応力、応力制御膜３９は圧縮応力であることから、ｎチャネル型、ｐチャネル型電界効果トランジスタの両方のドレイン電流を向上することができる。
…（略）…
【０２１４】また、この第９実施例によれば、第７実施例について説明したように、サイドウォール１６は引張応力、サイドウォール３６は圧縮応力とすることにより、一層、ｎチャネル型、ｐチャネル型電界効果トランジスタの両方のドレイン電流を向上することができる。」
　
ウ　対比
　本件補正後の請求項１に係る発明（以下「補正発明」という。）と引用発明とを対比する。
　
（ア）引用発明の「ｎチャネル型の電界効果トランジスタ１」、「ｐチャネル型の電界効果トランジスタ３」、「半導体装置５」、及び「半導体基板」は、それぞれ補正発明の「Ｎ−チャンネルトランジスタ」、「Ｐ−チャンネルトランジスタ」、「半導体デバイス」、及び「基板」に相当する。
　
（イ）引用発明の「シリコンゲルマニウム（Ｓｉ0.7 Ｇｅ0.3 ）からなるリラックス層２３」は、補正発明の「シリコン−ゲルマニウム（Ｓｉ−Ｇｅ）層（７０）」に相当する。
　
（ウ）引用発明は、「半導体基板１１は、シリコン基板２１上に、バッファー層２２、シリコンゲルマニウム（Ｓｉ0.7 Ｇｅ0.3 ）からなるリラックス層２３、ストレイン効果シリコン層２４とが順に形成されて構成され、シリコンと下地のシリコンゲルマニウムからなるリラックス層２３との格子定数の相違によりシリコンネットワークは引張応力を受け」るものであるから、「ストレイン効果シリコン層２４」は、格子が歪むものであることは当業者には明らかである。
　したがって、引用発明の「ストレイン効果シリコン層２４」は、補正発明の「歪み格子を有する歪みシリコン（Ｓｉ）層（７１）」に相当する。
　
（エ）引用発明の「『ゲート電極１３』及び『ゲート電極７３』」、「『ゲート絶縁膜１２』及び『ゲート絶縁膜７２』」、並びに「『ソース・ドレイン１４，１５』及び『ソース・ドレイン７４，７５』」は、それぞれ補正発明の「ゲート電極（７２）」、「ゲート誘電体層（７３）」、並びに「ソース／ドレイン領域」に相当する。
　また、引用発明は、「半導体基板１１は、シリコン基板２１上に、バッファー層２２、シリコンゲルマニウム（Ｓｉ0.7 Ｇｅ0.3 ）からなるリラックス層２３、ストレイン効果シリコン層２４とが順に形成されて構成され」るから、引用例１の図５も参照すると、「『ソース・ドレイン１４，１５』及び『ソース・ドレイン７４，７５』」と「『ゲート電極１３』及び『ゲート電極７３』」は、「半導体基板１１上に形成された」ものであることは明らかである。
　したがって、引用発明と補正発明とは、「前記基板上に形成されたソース／ドレイン領域とゲート電極（７２）とを有し、前記基板と前記ゲート電極（７２）との間にゲート誘電体層（７３）が設けられたトランジスタを有」する点で一致する。
　
（オ）以上をまとめると、補正発明と引用発明の一致点及び相違点は次のとおりである。
＜一致点＞ 
「シリコン−ゲルマニウム（Ｓｉ−Ｇｅ）層（７０）上に歪み格子を有する歪みシリコン（Ｓｉ）層（７１）を含む基板を有し、
　前記基板上に形成されたソース／ドレイン領域とゲート電極（７２）とを有し、前記基板と前記ゲート電極（７２）との間にゲート誘電体層（７３）が設けられたトランジスタを有する、半導体デバイス。」
　
＜相違点１＞
　補正発明は、「前記ゲート電極の側面上および前記ソース／ドレイン領域内のシリコン上に直接形成された応力誘電体ライナー（９０、１２０）を有し、　前記応力誘電体ライナーは、前記トランジスタがＰ−チャンネルトランジスタである場合に、前記ゲート電極の側面上および前記ソース／ドレイン領域上に直接形成されると圧縮応力を与え、前記トランジスタがＮ−チャンネルトランジスタである場合に、前記ゲート電極の側面上および前記ソース／ドレイン領域上に直接形成されると引っ張り応力を与える」のに対し、引用発明では、補正発明のこの構成を備えることが特定されていない点。
　
エ　判断
　上記相違点１について検討する。
　
（ア）同一基板にｎ−チャンネルトランジスタ及びｐ−チャンネルトランジスタを有する半導体装置において、ｎ−チャンネルトランジスタのチャネル形成領域には引っ張り応力を発生させ、ｐ−チャンネルトランジスタのチャネル形成領域には圧縮応力を発生させる膜として、誘電体ライナーを、それぞれのゲート電極を覆うようにして形成することは、例えば引用例２及び引用例３に記載されているように、本願の優先権主張の日前における周知技術である。
　
（イ）さらに、上記「イ（ウ）引用例２」の上記摘記事項「ｃ」の段落【００４５】には、「ｎ型ＭＩＳＦＥＴと層間絶縁膜１６との間には、ｐ型基板１の回路形成面に引っ張り応力を発生させる膜として第１の窒化膜である例えば窒化シリコン膜１４ａが形成されている。ｐ型ＭＩＳＦＥＴと層間絶縁膜１６との間には、ｐ型基板１の回路形成面に圧縮応力を発生させる膜として第２の窒化膜である例えば窒化シリコン膜１４ｂが形成されている。」と記載されており、上記「イ（ウ）引用例２」の上記摘記事項「ｄ」の段落【００５２】には、「ｎ型ＭＩＳＦＥＴのチャネル形成領域には引っ張り応力が発生し、ｐ型ＭＩＳＦＥＴのチャネル形成領域には圧縮応力が発生する。」と記載されているように、引用例２に記載の技術において、「応力を発生させる膜」は、ｐ型基板１の回路形成面若しくはチャネル形成領域に応力を発生させる膜であるとともに、上記「イ（ウ）引用例２」の上記摘記事項「ｄ」の段落【００５７】に、「サイドウォールスペーサ９を持たないＭＩＳＦＥＴの場合は、ゲート電極６の側壁の最下部が膜応力の起点となる。」と記載されているように、引用例２には、「サイドウォールスペーサを持たないＭＩＳＦＥＴの場合」についても開示されている。
　したがって、引用例２には、当該「応力を発生させる膜」を、サイドウォールスペーサが形成されていないゲート電極を覆うようにして形成することが開示されているといえる。
　
　さらにまた、引用例２に記載の技術において、図１に示された「応力を発生させる膜１４ａ、１４ｂ」がゲート電極６側面上並びにソース領域及びドレイン領域内のシリコン上に直接形成されていても、チャネル領域に応力を発生させることができることは、明らかである。
　
（ウ）他方、上記「イ（エ）引用例３」の上記摘記事項「ｃ」、「ｄ」、「ｅ」及び「ｆ」を勘案すると、引用例３には、チャネル形成領域に応力を発生させる応力制御手段を、複数併せて形成することが開示されているといえる。
　
（エ）したがって、引用発明において、引用例２及び引用例３に接した当業者であれば、上記周知技術に基づき、サイドウォールスペーサが形成されていないゲート電極１３及び７３を覆うように、ｎチャネル型の電界効果トランジスタ１のチャネル形成領域には引っ張り応力を発生させ、ｐチャネル型の電界効果トランジスタ３のチャネル形成領域には圧縮応力を発生させる膜として、誘電体ライナーを、ゲート電極１３及び７３側面上並びにソース・ドレイン１４，１５及び７４，７５内のシリコン上に直接形成する構成を採用することは、容易になし得たことである。
　
（オ）そして、上記（エ）で検討したように、引用発明において、上記周知技術に基づき、当該構成を採用することにより、補正発明の「前記応力誘電体ライナーは、前記トランジスタがＰ−チャンネルトランジスタである場合に、前記ゲート電極の側面上および前記ソース／ドレイン領域上に直接形成されると圧縮応力を与え、前記トランジスタがＮ−チャンネルトランジスタである場合に、前記ゲート電極の側面上および前記ソース／ドレイン領域上に直接形成されると引っ張り応力を与える」という構成を実質的に備えることになるといえる。
　
（カ）したがって、引用発明において、上記相違点１に係る補正発明の構成を備えるようにすることは、周知技術を勘案することにより、引用例２及び引用例３に接した当業者であれば容易になし得たことである。
　よって、相違点１は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（キ）判断についてのまとめ
　以上検討したとおりであるから、補正発明は、周知技術を勘案することにより、引用発明並びに引用例２及び引用例３に記載の技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　
オ　独立特許要件についてのまとめ
　本件補正は、補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
３　補正の却下の決定についてのむすび　 
　以上のとおりであるから、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
１　本願発明
　本件補正は上記のとおり却下されたので、本願の請求項１〜１１に係る発明は、平成２４年３月３０日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜１１に記載されている事項により特定されるものであり、その請求項１に係る発明（以下「本願発明」という。）は、その請求項１に記載されている事項により特定されるとおりのものである。
　
２　引用例の記載と引用発明
　原査定の拒絶の理由で引用された、本願の優先権主張の日前に日本国内において頒布された刊行物である特開平１０−２７０６８５号公報（引用例１、再掲）には、「電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板」（発明の名称）に関して、図１〜１２とともに上記「第２　２（３）イ（ア）引用例１」に記載した事項が記載されており、引用例１には上記「第２　２（３）イ（イ）引用発明」に記載したとおりの引用発明が記載されている。
  
３　対比・判断
　本願発明は、上記「第２　２　本件補正についての検討」で検討した補正発明における限定事項を省いたものである。
　そうすると、上記「第２　２　本件補正についての検討」において検討したとおり、補正発明は、周知技術を勘案することにより、引用発明並びに引用例２及び引用例３に記載の技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、周知技術を勘案することにより、引用発明並びに引用例２及び引用例３に記載の技術に基づいて、当業者が容易に発明をすることができたものである。
　したがって、本願発明は、特許法第２９条第２項の規定により、特許を受けることができない。
  
第４　むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。