【事件の表示】
　平成　２年特許願第３２８１７９号「画像表示装置」拒絶査定に対する審判事件［平成　４年　７月１５日出願公開、特開平　４−１９５１８９］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明 
　本願は、平成２年１１月２８日の出願であって、その特許請求の範囲の請求項１に係る発明は、平成１１年１２月１３日付け手続補正書、平成１２年９月１３日付け手続補正書及び平成１２年１２月２１日付け手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものと認める。
 「【請求項１】　映像信号をデジタル信号に変換するＡ−Ｄ変換回路と、クロック信号が入力されるシフトレジスタと、前記デジタル信号が供給され、該デジタル信号を保持するラッチ回路と、前記ラッチ回路に保持された前記デジタル信号をアナログ信号の画素信号に変換して液晶表示パネルのデータラインに供給するＤ−Ａ変換回路と、を具備する画像表示装置において、
　前記Ｄ−Ａ変換回路は薄膜トランジスタにより前記液晶表示パネルと一体に形成され、前記ラッチ回路は、前記デジタル信号を前記クロック信号に基づく前記シフトレジスタの出力に対応するタイミングで順次ラッチすると同時に前記Ｄ−Ａ変換回路にラッチした前記デジタル信号を供給し、前記Ｄ−Ａ変換回路は、供給された前記デジタル信号をアナログ信号の画素信号に変換して液晶表示パネルのデータラインに供給することを特徴とする画像表示装置。」（以下、「本願発明」という。）
　
２．引用例
　これに対して、前置審査の拒絶理由に引用された特開昭６３−１８２６９５号公報（以下、引用例１という。）は「液晶表示装置」に係るものであり、第４図の説明として、
「すなわちシフトレジスタ１２の初段デ−タ端子に端子１１より水平起動信号ＳＴＨが入力される。またこのシフトレジスタ１２は端子１３よりの映像信号の画素クロック、つまりドットクロックＣＰＨによってシフトされる。シフトレジスタ１２はそれぞれシフト段１２１乃至１２ｎを有し、各シフト段１２１〜１２ｎと対応して第１ラッチ回路２１１乃至２１ｎが設けられている。これら第１ラッチ回路２１１乃至２１ｎには端子２２から多階調ディジタル映像信号が入力されており、そのディジタル映像信号の階調情報はｍビットである。この端子２２よりのディジタル映像信号は第１ラッチ回路２１１乃至２１ｎのデータ端子にそれぞれ印加されており、各クロック端子にはシフトレジスタの各段１２１乃至２１ｎの出力が対応して与えられている。従って水平起動信号（パルス）ＳＴＨの初めから順番に各画素データが第１ラッチ回路２１１乃至２１ｎに順次ラッチされる。即ち各画素クロックごとにシフトレジスタ１２内の信号ＳＴＨはシフト段１２１乃至１２ｎを順次シフトし、その出力によって各画素データが第１ラッチ回路２１１乃至２１ｎに順次ラッチされる。
　この１ライン（１主走査線）分の画素データのラッチが終了すると、水平起動信号ＳＴＨによって第２ラッチ回路２３１乃至２３ｎに第１ラッチ回路２１１乃至２１ｎの各画素データがそれぞれ一斉にラッチされる。この第２ラッチ回路２３１乃至２３ｎの出力は必要に応じてレべルシフタ２４１乃至２４ｎによって電圧レベルが変換されてデコーダ２５１乃至２５ｎに供給されて、各ｍビットの画素データはデコードされ、その２ｍの値の何れかに応じた一つの端子に出力される。
　デコーダ２５１乃至２５ｎのそのデコード出力は選択回路２６１乃至２６ｎに供給され、選択回路２６１乃至２６ｎには共通に電圧値Ｖ０乃至Ｖ３が与えられている。Ｖ０乃至Ｖ３は入力映像信号のとり得る階調と対応して２ｍの種類の値をとるものである。従って各選択回路２６１乃至２６ｎにおいては、デコーダ２５１乃至２５ｎにおいてデコードされた出力に応じて電圧Ｖ０乃至Ｖ３の何れか一つが選択されて出力端子２７１乃至２７ｎに出力され、この出力端子２７１乃至２７ｎは図に示してないが液晶セルの駆動端子、例えばソースバスに印加される。
　１主走査線分のデータが第１ラッチ回路２１１乃至２１ｎにラッチされると、これらデータは同時に第２ラッチ回路２３１乃至２３ｎにラッチされ、また次の主走査線信号の画素データが第１ラッチ回路２１１乃至２１ｎに順次ラッチされる。以上のことが繰返されることになる。なおレベルシフタ２４１乃至２４ｎはその前段側はディジタル処理系であって、電源としてはいわゆるＶＤＤ，ＶＳＳ系が用いられているが、液晶セル側においてはこれと異ったその液晶セルに対応した適切な値をとるようになされており、このためにその電圧を変換する作用をするものである。各画素データはｍビットであるから２ｍ個の輝度レベルをとるものであり、これに応じてその電圧Ｖ０乃至Ｖ３の何れかが選択されて出力されるが、時によるとＶ０乃至Ｖ３のどの電圧をも選ばないことができると便利な場合があり、このためにはいわゆるインヒビット機能をデコーダ２５１〜２５ｎに持たせればよい。」
（第１頁右下欄第１７行〜第２頁左下欄第２０行）、
と記載されると共に、第４図に液晶駆動回路を示すブロック図が示されている。
　
　同じく特開平１−１３０１３１号公報（以下、引用例２という。）は、「ドライバー内蔵アクティブマトリクスパネル」に関するものであり、
「画素ＴＦＴ及び内蔵ドライバーを構成するＴＦＴはポリシリコン薄膜を用いて形成される」（第１頁右下欄第４〜６行）
と記載されている。
　
　同じく特開昭６２−１６９１２６号公報（以下、引用例３という。）は、「液晶カラーパネル駆動回路」に関するものであり、第２図に「シフトレジスター２０３」の出力で「サンプル・ホールド回路２０５」の動作を制御し、「映像信号２０４」を「Ｘ側電極２１１」に供給する駆動回路が示されている。
　
３．対比 
　そこで、本願発明と、引用例１のものとを対比する。
　引用例１には「シフトレジスタ１２は端子１３よりの映像信号の画素クロック、つまりドットクロックＣＰＨによってシフトされる」と記載されているから、引用例１の「シフトレジスタ１２」は本願発明の「クロック信号が入力されるシフトレジスタ」に相当する。引用例１には「第１ラッチ回路２１１乃至２１ｎには端子２２から多階調ディジタル映像信号が入力されており、そのディジタル映像信号の階調情報はｍビットである。この端子２２よりのディジタル映像信号は第１ラッチ回路２１１乃至２１ｎのデータ端子にそれぞれ印加されており、各クロック端子にはシフトレジスタの各段１２１乃至２１ｎの出力が対応して与えられている。従って水平起動信号（パルス）ＳＴＨの初めから順番に各画素データが第１ラッチ回路２１１乃至２１ｎに順次ラッチされる。即ち各画素クロックごとにシフトレジスタ１２内の信号ＳＴＨはシフト段１２１乃至１２ｎを順次シフトし、その出力によって各画素データが第１ラッチ回路２１１乃至２１ｎに順次ラッチされる。」と記載されているから、引用例１の「第１ラッチ回路」は本願発明の「前記デジタル信号が供給され、該デジタル信号を保持する」「前記デジタル信号を前記クロック信号に基づく前記シフトレジスタの出力に対応するタイミングで順次ラッチする」「ラッチ回路」に相当する。
　また、引用例１には、「１ライン（１主走査線）分の画素データのラッチが終了すると、水平起動信号ＳＴＨによって第２ラッチ回路２３１乃至２３ｎに第１ラッチ回路２１１乃至２１ｎの各画素データがそれぞれ一斉にラッチされる。この第２ラッチ回路２３１乃至２３ｎの出力は必要に応じてレべルシフタ２４１乃至２４ｎによって電圧レベルが変換されてデコーダ２５１乃至２５ｎに供給されて、各ｍビットの画素データはデコードされ、その２ｍの値の何れかに応じた一つの端子に出力される。
　デコーダ２５１乃至２５ｎのそのデコード出力は選択回路２６１乃至２６ｎに供給され、選択回路２６１乃至２６ｎには共通に電圧値Ｖ０乃至Ｖ３が与えられている。Ｖ０乃至Ｖ３は入力映像信号のとり得る階調と対応して２ｍの種類の値をとるものである。従って各選択回路２６１乃至２６ｎにおいては、デコーダ２５１乃至２５ｎにおいてデコードされた出力に応じて電圧Ｖ０乃至Ｖ３の何れか一つが選択されて出力端子２７１乃至２７ｎに出力され、この出力端子２７１乃至２７ｎは図に示してないが液晶セルの駆動端子、例えばソースバスに印加される。」と記載されているから、引用例１の「レベルシフタ」「デコーダ」及び「選択回路」によるディジタル映像信号の処理は、本願発明の「デジタル信号をアナログ信号の画素信号に変換して液晶表示パネルのデータラインに供給するＤ−Ａ変換回路」に相当する。
　したがって両者は、「クロック信号が入力されるシフトレジスタと、デジタル信号の映像信号が供給され、該デジタル信号を保持するラッチ回路と、前記デジタル信号をアナログ信号の画素信号に変換して液晶表示パネルのデータラインに供給するＤ−Ａ変換回路と、を具備する画像表示装置において、
　前記ラッチ回路は、前記デジタル信号を前記クロック信号に基づく前記シフトレジスタの出力に対応するタイミングで順次ラッチし、前記Ｄ−Ａ変換回路は、供給された前記デジタル信号をアナログ信号の画素信号に変換して液晶表示パネルのデータラインに供給することを特徴とする画像表示装置。」で一致し、次の点で相違する。
　
（相違点）
（１）本願発明のものは、「映像信号をデジタル信号に変換するＡ−Ｄ変換回路」を有するのに対して、引用例１には、上記Ａ−Ｄ変換回路について記載されていない点。
（２）本願発明のものは、シフトレジスタの出力に対応してラッチするラッチ回路に保持されたデジタル信号をＤ−Ａ変換回路に供給するのに対して、引用例１のものは、シフトレジスタの出力に対応してラッチするラッチ回路である「第１ラッチ回路」に保持されたデジタル信号を「第２ラッチ回路」を介して、Ｄ−Ａ変換回路を構成する「レベルシフタ」に供給する点。
（３）本願発明のものは、「Ｄ−Ａ変換回路は薄膜トランジスタにより前記液晶表示パネルと一体に形成」されているのに対して、引用例１のものは、その旨記載されていない点。
（４）本願発明のものは、「ラッチすると同時に前記Ｄ−Ａ変換回路にラッチした前記デジタル信号を供給」するのに対して、引用例１のものは、シフトレジスタの出力に対応してラッチするラッチ回路である「第１ラッチ回路」に保持されたデジタル信号を「第２ラッチ回路」を介して、Ｄ−Ａ変換回路を構成する「レベルシフタ」に供給しており、したがって、ラッチすると同時にＤ−Ａ変換回路にラッチしたデジタル信号を供給するとは言えない点。
　
４．当審の判断
　そこで、上記相違点を検討する。 
　
ａ．相違点１について
　ＮＴＳＣ信号等にみられるよう映像信号をアナログ信号として供給することは周知であり、該信号をディジタル映像信号を入力する画像表示装置に入力するに当たり、Ａ−Ｄ変換回路を設けることは当業者が入力される映像信号の種類に応じて適宜なし得る設計的事項である。
　
ｂ．相違点２，４について
　引用例１に「各画素クロックごとにシフトレジスタ１２内の信号ＳＴＨはシフト段１２１乃至１２ｎを順次シフトし、その出力によって各画素データが第１ラッチ回路２１１乃至２１ｎに順次ラッチされる。
　この１ライン（１主走査線）分の画素データのラッチが終了すると、水平起動信号ＳＴＨによって第２ラッチ回路２３１乃至２３ｎに第１ラッチ回路２１１乃至２１ｎの各画素データがそれぞれ一斉にラッチされる。この第２ラッチ回路２３１乃至２３ｎの出力は必要に応じてレべルシフタ２４１乃至２４ｎによって電圧レベルが変換されてデコーダ２５１乃至２５ｎに供給されて、各ｍビットの画素データはデコードされ、その２ｍの値の何れかに応じた一つの端子に出力される。」と記載されているように、「第２ラッチ回路」は１ライン（１主走査線）分の画素データを一斉にＤ−Ａ変換回路を構成する「レベルシフタ」「デコーダ」及び「選択回路」を介して液晶セルの駆動端子へ供給するためのものものである。
　ところで、液晶セルの端子へ映像信号を供給する方法としては、引用例３に示すように、１端子毎に逐次映像信号を供給することもよく知られている。
　従って、引用例１に記載された「液晶表示装置」に於いて、１ライン（１主走査線）分の画素データを一斉に出力することに代え、１端子毎に逐次画素データを出力するために、「第１ラッチ回路」の出力を直接Ｄ−Ａ変換回路を構成する「レベルシフタ」「デコーダ」及び「選択回路」へ供給することは、当業者が容易になし得たことである。
　なお、「第１ラッチ回路」の出力を直接Ｄ−Ａ変換回路を構成する「レベルシフタ」「デコーダ」及び「選択回路」へ供給することが、「ラッチすると同時に前記Ｄ−Ａ変換回路にラッチした前記デジタル信号を供給」することとなるのは、ラッチ回路の動作から自明のことである。
　
ｃ．相違点３について
　周知技術を示す引用例２には「画素ＴＦＴ及び内蔵ドライバーを構成するＴＦＴはポリシリコン薄膜を用いて形成される」と記載されており、引用例１に記載されたＤ−Ａ変換回路を構成する「レベルシフタ」「デコーダ」及び「選択回路」は「液晶表示装置」のドライバーを構成するものであるから、引用例１の「液晶表示装置」を形成する際に上記周知技術を適用して、Ｄ−Ａ変換回路を「薄膜トランジスタにより前記液晶表示パネルと一体に形成」することは、当業者が適宜なし得る設計的事項である。
　そして、本願発明が奏する作用効果は、引用例１、３に記載された発明及び周知技術から予測し得る程度のものである。
　
５．むすび
　
　したがって、請求項１に係る発明は、引用例１、３に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　
よって、結論のとおり審決する。