【手続補正書】
【提出日】平成27年8月17日(2015.8.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１つのデータライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）で輸送可能なデータ信号であって、前記データライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）の各々に、シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）と、特に、コモンモードベースの、差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）との両方が存在するデータ信号と、
少なくとも１つのクロックライン（ＣＬＫ＋，ＣＬＫ−）で輸送可能なクロック信号であって、前記クロックライン（ＣＬＫ＋，ＣＬＫ−）の各々に、シングルエンド論理レベルベースのクロック信号と、特に、コモンモードベースの、差動クロック信号との両方が存在するクロック信号と、
をそれに印加することができる少なくとも１つの送信装置（Ｓ）を備え、および
少なくとも１つのデータライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）で輸送可能なデータ信号であって、データライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）の各々に、シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）と、特に、コモンモードベースの、差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）との両方が存在するデータ信号と、
少なくとも１つのクロックライン（ＣＬＫ＋，ＣＬＫ−）で輸送可能なクロック信号であって、クロックライン（ＣＬＫ＋，ＣＬＫ−）の各々に、シングルエンド論理レベルベースのクロック信号と、特に、コモンモードベースの、差動クロック信号との両方が存在するクロック信号と、
を出力する少なくとも１つの受信装置（Ｅ）を備える回路装置（Ｓ，Ｅ）であって、
前記送信装置（Ｓ）は、前記シングルエンド論理レベルベースのデータおよびクロック信号と、前記差動データ信号およびクロック信号をシリアル化して共通信号ストリーム（ＳＩ）を形成すること、および
前記受信装置（Ｅ）は、この共通信号ストリーム（ＳＩ）を、前記シングルエンド論理レベルベースのデータおよびクロック信号と、前記差動データ信号およびクロック信号とに非直列化することを特徴とする回路装置。
【請求項２】
前記送信装置（Ｓ）は、データソース、具体的には、少なくとも１つのカメラ（ＫＡ）および／または少なくとも１つのアプリケーションプロセッサ（ＡＰ）の下流に配置され、
前記受信装置（Ｅ）は、少なくとも１つのデータシンク、具体的には、少なくとも１つのアプリケーションプロセッサ（ＡＰ）および／または少なくとも１つのディスプレイユニット（ＤＵ）の下流に配置され、および
特に、Ｄ−ＰＨＹデータ信号の形態の前記データ信号と、特に、Ｄ−ＰＨＹクロック信号の形態の前記クロック信号を、プロトコルに基づいて、具体的には、ＣＳＩプロトコルに基づいて、および／またはＣＳＩ−２プロトコルに基づいて、および／またはＣＳＩ−３プロトコルに基づいて、および／またはＤＳＩプロトコルに基づいて、および／またはＤＳＩ−２プロトコルに基づいて、前記データソースと前記データシンクとの間で伝送することができることを特徴とする請求項１に記載の回路装置。
【請求項３】
前記送信装置（Ｓ）は、
前記データ信号およびクロック信号のための少なくとも１つの入力部（ＥＳ）と、
前記入力部（ＥＳ）の下流の、前記データ信号およびクロック信号を受け取るための少なくとも１つの送信インタフェースロジック（ＬＳ）と、
前記送信インタフェースロジック（ＬＳ）の下流の、共通信号ストリーム（ＳＩ）を生成するための少なくとも１つのシリアライザ（ＳＥ）と、
前記シリアライザ（ＳＥ）の上流で、前記送信インタフェースロジック（ＬＳ）の少なくとも１つのクロックモジュール（ＣＳ）の下流に設けられた、少なくとも１つの基準クロックを生成するために設けられた少なくとも１つのクロック発振器（ＰＳ）、特に、位相ロックループ、例えば、クロックマルチプライヤユニットと、
前記シリアライザ（ＳＥ）の下流の少なくとも１つの出力ドライバ（ＡＴ）と、
前記出力ドライバ（ＡＴ）の下流の、前記共通信号ストリーム（ＳＩ）を受信装置（Ｅ）へ送信するための少なくとも１つの出力部（ＡＳ）と、
を備えることを特徴とする請求項１または２に記載の回路装置。
【請求項４】
前記シリアライザ（ＳＥ）は、
前記送信インタフェースロジック（ＬＳ）の下流の、前記共通信号ストリーム（ＳＩ）のための、前記受信装置（Ｅ）で認識可能な少なくとも１つのフレームを生成するための少なくとも１つのフレーマ（ＦＲ）と、
前記フレーマ（ＦＲ）の下流の、前記共通信号ストリーム（ＳＩ）を生成するための少なくとも１つのマルチプレクサ（ＭＵ）と、
を備えることを特徴とする請求項３に記載の回路装置。
【請求項５】
前記シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）と前記差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）との両方を、前記フレーマ（ＦＲ）に印加することができること、および、前記フレーマは、少なくとも１つの符号器（ＫＯ）を用いて、具体的には、少なくとも１つの５ｂ／６ｂ符号器ブロックを用いて、前記差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）を、前記シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）のストリームに埋め込むことを特徴とする請求項４に記載の回路装置。
【請求項６】
前記出力ドライバ（ＡＴ）は、前記出力部（ＡＳ）の下流の少なくとも１つのレーザ（ＬＡ）、具体的には、少なくとも１つの面発光レーザ（Ｖｅｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  Ｌａｓｅｒｄｉｏｄｅ：ＶＣＳＥＬ）を、それを用いて駆動することができる少なくとも１つのレーザドライバとして構成されることを特徴とする請求項３〜５の少なくとも一項に記載の回路装置。
【請求項７】
前記受信装置（Ｅ）は、
前記送信装置（Ｓ）によって送信された前記共通信号ストリーム（ＳＩ）のための少なくとも１つの入力部（ＥＥ）と、
前記共通信号ストリーム（ＳＩ）を受け取るための少なくとも１つの入力増幅器（ＥＶ）と、
前記データ信号およびクロック信号を前記共通信号ストリーム（ＳＩ）から復元するための少なくとも１つのクロックおよびデータリカバリユニット（ＣＤ）と、
前記クロックおよびデータリカバリユニット（ＣＤ）の下流の、少なくとも１つの受信インタフェースロジック（ＬＥ）の少なくとも１つのクロックモジュール（ＣＥ）と、
前記クロックおよびデータリカバリユニット（ＣＤ）の下流の、前記データ信号を再並列化するための、および前記再並列化されたデータ信号を前記受信インタフェースロジック（ＬＥ）に割り当てるための少なくとも１つのデシリアライザ（ＤＳ）と、
前記受信インタフェースロジック（ＬＥ）の下流の、前記データ信号およびクロック信号のための少なくとも１つの出力部（ＡＥ）と、
を備えることを特徴とする請求項１〜６の少なくとも一項に記載の回路装置。
【請求項８】
前記デシリアライザ（ＤＳ）は、
前記クロックおよびデータリカバリユニット（ＣＤ）の下流の、前記データ信号を再並列化するための少なくとも１つのデマルチプレクサ（ＤＭ）と、
前記デマルチプレクサ（ＤＭ）の下流の、前記再並列化されたデータ信号を、前記受信インタフェースロジック（ＬＥ）に割り当てるための少なくとも１つのデフレーマ（ＤＦ）と、
を備えることを特徴とする請求項７に記載の回路装置。
【請求項９】
前記デフレーマ（ＤＦ）は、前記差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）を、少なくとも１つの復号器（ＤＫ）を用いて、具体的には、少なくとも１つの６ｂ／５ｂ復号器ブロックを用いて、前記シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）と分けて、前記再並列化されたデータ信号を、それぞれのデータライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）に割り当てることを特徴とする請求項８に記載の回路装置。
【請求項１０】
前記入力増幅器（ＥＶ）は、それに割り当てられた前記入力部（ＥＥ）の上流に、少なくとも１つのフォトダイオード（ＦＤ）を有する少なくとも１つのトランスインピーダンス増幅器として構成されることを特徴とする請求項７〜９の少なくとも一項に記載の回路装置。
【請求項１１】
前記共通信号ストリーム（ＳＩ）は、前記送信装置（Ｓ）と前記受信装置（Ｅ）との間で、光学的に、具体的には、少なくとも１つの光学媒体（ＯＭ）を介して、例えば、少なくとも１つの光導波路を介して、例えば、少なくとも１つのガラス繊維を介して、および／または少なくとも１つのプラスチック繊維を介して伝送することができることを特徴とする請求項６および／または請求項１０に記載の回路装置。
【請求項１２】
前記データソースは、出ていくデータ信号のための、少なくとも１つの、具体的には、４ビット幅以下のＣＳＩおよび／またはＣＳＩ−２および／またはＣＳＩ−３および／またはＤＳＩおよび／またはＤＳＩ−２インタフェース（ＩＳ）を備えること、および／または
前記データシンクは、入ってくるデータ信号のための、少なくとも１つの、具体的には、４ビット幅以下のＣＳＩおよび／またはＣＳＩ−２および／またはＣＳＩ−３および／またはＤＳＩおよび／またはＤＳＩ−２インタフェース（ＩＥ）を備えること、
を特徴とする請求項１〜１１の少なくとも一項に記載の回路装置。
【請求項１３】
少なくとも１つの送信装置（Ｓ）は、それに、すなわち、
少なくとも１つのデータライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）で輸送可能なデータ信号であって、前記データライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）の各々に、シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）と、特に、コモンモードベースの、差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）との両方が存在するデータ信号と、
少なくとも１つのクロックライン（ＣＬＫ＋，ＣＬＫ−）で輸送可能なクロック信号であって、クロックライン（ＣＬＫ＋，ＣＬＫ−）の各々に、シングルエンド論理レベルベースのクロック信号と、特に、コモンモードベースの、差動クロック信号との両方が存在するクロック信号と、
を適用し、および
少なくとも１つの受信装置（Ｅ）は、
少なくとも１つのデータライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）で輸送可能なデータ信号であって、前記データライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）の各々に、シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）と、特に、コモンモードベースの、差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）との両方が存在するデータ信号と、
少なくとも１つのクロックライン（ＣＬＫ＋，ＣＬＫ−）で輸送可能なクロック信号であって、前記クロックライン（ＣＬＫ＋，ＣＬＫ−）の各々に、シングルエンド論理レベルベースのクロック信号と、特に、コモンモードベースの、差動クロック信号との両方が存在するクロック信号と、
を出力する方法であって、
前記送信装置（Ｓ）は、前記シングルエンド論理レベルベースのデータおよびクロック信号と、前記差動データ信号およびクロック信号をシリアル化して共通信号ストリーム（ＳＩ）を形成すること、および
前記受信装置（Ｅ）は、この共通信号ストリーム（ＳＩ）を、前記シングルエンド論理レベルベースのデータおよびクロック信号と、前記差動データ信号およびクロック信号とに再び非直列化することを特徴とする方法。
【請求項１４】
前記送信装置（Ｓ）と前記受信装置（Ｅ）との間の前記共通信号ストリーム（ＳＩ）は、光学的に、具体的には、少なくとも１つの光媒体（ＯＭ）を介して、例えば、少なくとも１つの光導波路を介して、例えば、少なくとも１つのガラス繊維および／または少なくとも１つのプラスチック繊維を介して伝送されることを特徴とする請求項１３に記載の方法。