(57)【要約】【課題】応力変動によって生じるホール素子のホール出力電圧の変動を抑制する。【解決手段】基板１０と、基板１０上に形成された感磁部２０と、感磁部２０上に形成された絶縁膜４０と、絶縁膜４０上に形成され且つ絶縁膜４０を貫通して感磁部２０と電気的に接続された複数の導電部（電極部３１〜電極部３４及びコンタクト部５１〜コンタクト部５４）と、を備えたホール素子１００において、さらに、感磁部２０と導電部とが接する領域に空隙２０ａを設けた。【選択図】      図１Ｂ
2018160629.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
当該基板上に形成された感磁部と、
当該感磁部上に形成された絶縁膜と、
前記絶縁膜上に形成され且つ前記絶縁膜を貫通して前記感磁部と電気的に接続された複数の導電部と、
を備え、さらに、
前記感磁部と前記導電部とが接する領域に空隙を備えるホール素子。
【請求項２】
前記空隙は、前記絶縁膜の下部に延出している請求項１に記載のホール素子。
【請求項３】
前記空隙を、前記感磁部と前記導電部とが接する領域の端部に備える請求項１又は請求項２に記載のホール素子。
【請求項４】
前記複数の導電部は互いに離隔して配置され、
前記導電部は、
前記絶縁膜上に前記導電部同士が互いに近づく方向に延長して形成された電極部と、
前記絶縁膜を貫通して前記電極部と前記感磁部とを電気的に接続するコンタクト部と、
を備え、
前記空隙を、前記感磁部と前記コンタクト部とが接する領域に備える請求項１から請求項３のいずれか一項に記載のホール素子。
【請求項５】
前記導電部と前記感磁部との界面に合金部を備える請求項１から請求項４のいずれか一項に記載のホール素子。
【請求項６】
前記感磁部は四角形である請求項１から請求項５のいずれか一項に記載のホール素子。
【請求項７】
前記導電部は、前記感磁部の角部それぞれに配置されている請求項６に記載のホール素子。
【請求項８】
基板と、
当該基板上に形成された感磁部と、
当該感磁部上に形成された絶縁膜と、
前記絶縁膜上に形成され且つ前記絶縁膜を貫通して前記感磁部と電気的に接続された複数の導電部と、を備えたホール素子の製造方法であって、
前記基板上に前記感磁部と前記絶縁膜とをこの順に積層するステップと、
前記絶縁膜に開口部を形成するステップと、
前記開口部の内面と当該開口部に連続する絶縁膜上の領域とに、電極を形成するステップと、
前記電極を形成した後、前記感磁部と前記導電部とが接する領域に空隙を形成するステップと、
を備えるホール素子の製造方法。
【請求項９】
基板と、
当該基板上に形成された感磁部と、
当該感磁部上に形成された絶縁膜と、
前記絶縁膜上に形成され且つ前記絶縁膜を貫通して前記感磁部と電気的に接続された複数の導電部と、を備えたホール素子の製造方法であって、
前記基板上に前記感磁部と前記絶縁膜とをこの順に積層するステップと、
前記絶縁膜に開口部を形成するステップと、
エッチングにより前記開口部内に凹部を形成するステップと、
前記凹部の内面と前記開口部の内面と当該開口部に連続する絶縁膜上の領域とに、電極を形成するステップと、
を備えるホール素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はホール素子及びホール素子の製造方法に関する。
【背景技術】
【０００２】
従来、感磁部と電極パッドとを接続するためのコンタクトを有するホール素子が知られている（例えば、特許文献１、特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６０−１７５４７１号公報
【特許文献２】実開昭６２−１２９７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のホール素子にあっては、コンタクトの下端において電流が集中する。そのため、温度環境の変化等によって、ホール素子本体の周囲を覆うモールド樹脂の変形等が生じ、これによりコンタクトの下端近傍において応力変動が生じると、ホール出力電圧に変動が生じる可能性がある。
そこで、本発明は、従来の未解決の問題に着目してなされたものであり、温度環境の変化等による応力変動によって生じるホール出力電圧の変動を抑制することの可能なホール素子及びホール素子の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の一態様に係るホール素子は、基板と、当該基板上に形成された感磁部と、当該感磁部上に形成された絶縁膜と、前記絶縁膜上に形成され且つ前記絶縁膜を貫通して前記感磁部と電気的に接続された複数の導電部と、を備え、さらに、前記感磁部と前記導電部とが接する領域に空隙を備えることを特徴としている。
本発明の他の態様に係るホール素子の製造方法は、基板と、当該基板上に形成された感磁部と、当該感磁部上に形成された絶縁膜と、前記絶縁膜上に形成され且つ前記絶縁膜を貫通して前記感磁部と電気的に接続された複数の導電部と、を備えたホール素子の製造方法であって、前記基板上に前記感磁部と前記絶縁膜とをこの順に積層するステップと、前記絶縁膜に開口部を形成するステップと、前記開口部の内面と当該開口部に連続する絶縁膜上の領域とに、蒸着により電極を形成するステップと、前記電極を形成した後、熱処理を行い合金化すると共に、前記感磁部と前記導電部とが接する領域に空隙を形成するステップと、を備えることを特徴としている。
【０００６】
また、本発明の他の態様に係るホール素子の製造方法は、基板と、当該基板上に形成された感磁部と、当該感磁部上に形成された絶縁膜と、前記絶縁膜上に形成され且つ前記絶縁膜を貫通して前記感磁部と電気的に接続された複数の導電部と、を備えたホール素子の製造方法であって、前記基板上に前記感磁部と前記絶縁膜とをこの順に積層するステップと、前記絶縁膜に開口部を形成するステップと、エッチングにより前記開口部内の表面酸化層を除去して前記開口部内に凹部を形成するステップと、前記凹部の内面と前記開口部の内面と当該開口部に連続する絶縁膜上の領域とに、蒸着により電極を形成するステップと、を備えることを特徴としている。
【発明の効果】
【０００７】
本発明の一態様によれば、温度環境の変化等に伴う応力変動が空隙により吸収されるため、応力変動に起因するホール出力電圧の変動を抑制し、ホール出力電圧のばらつきを抑制することができる。
【図面の簡単な説明】
【０００８】
【図１Ａ】本発明の一実施形態に係るホール素子の一例を示す上面図である。
【図１Ｂ】図１ＡのＡ−Ａ′断面図である。
【図１Ｃ】図１Ｂの一部の拡大図である。
【図１Ｄ】図１ＡのＢ−Ｂ′断面図である。
【図２Ａ】ホールセンサの一例を示す上面図である。
【図２Ｂ】ホールセンサの断面の一例を示す概略図である。
【図３Ａ】ホール素子の製造工程を説明するための断面図の一例である。
【図３Ｂ】ホール素子の製造工程を説明するための断面図の一例である。
【図３Ｃ】ホール素子の製造工程を説明するための断面図の一例である。
【図３Ｄ】ホール素子の製造工程を説明するための断面図の一例である。
【図３Ｅ】ホール素子の製造工程を説明するための断面図の一例である。
【図３Ｆ】ホール素子の製造工程を説明するための断面図の一例である。
【図３Ｇ】ホール素子の製造工程を説明するための断面図の一例である。
【図４Ａ】ホール素子のその他の製造工程を説明するための断面図の一例である。
【図４Ｂ】ホール素子のその他の製造工程を説明するための断面図の一例である。
【図４Ｃ】ホール素子のその他の製造工程を説明するための断面図の一例である。
【図４Ｄ】ホール素子のその他の製造工程を説明するための断面図の一例である。
【発明を実施するための形態】
【０００９】
以下の詳細な説明では、本発明の実施形態の完全な理解を提供するように多くの特定の具体的な構成について記載されている。しかしながら、このような特定の具体的な構成に限定されることなく他の実施態様が実施できることは明らかである。また、以下の実施形態は、特許請求の範囲に係る発明を限定するものではなく、実施形態で説明されている特徴的な構成の組み合わせの全てを含むものである。
以下、図面を参照して、本発明の一実施形態を説明する。以下の図面の記載において、同一部分には同一符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
【００１０】
［実施形態］
図１Ａは、本発明の一実施形態に係るホール素子１００の一例を示す上面図である。図１Ｂは、図１ＡのＡ−Ａ′断面の断面図を示す。図１Ｃは、図１Ｂのコンタクト部５２部分の拡大図である。図１Ｄは、図１ＡのＢ−Ｂ′断面の断面図を示す。
本発明の一実施形態に係るホール素子１００は、基板１０、感磁部２０、電極部３１〜電極部３４、絶縁膜４０、及びコンタクト部５１〜コンタクト部５４を備える。感磁部２０は、導電層２１及び表面層２２を備える。電極部３１〜電極部３４及びコンタクト部５１〜コンタクト部５４は、導電部を構成する。
【００１１】
基板１０は、Ｓｉや化合物半導体等の半導体基板である。本発明の一実施形態に係る基板１０は、例えばＧａＡｓ基板である。基板（ＧａＡｓ基板）１０の抵抗率は１．０×１０５Ω・ｃｍ以上である。基板１０の抵抗率の上限は１．０×１０９Ω・ｃｍ以下であってよい。基板１０は、例えば略正方形の平面形状を有する。なお、基板１０の平面形状は略正方形に限るものではなく任意に設定可能であり、例えば、感磁部２０の平面形状と相似した、感磁部２０よりも大きい平面形状を有していてもよい。
【００１２】
感磁部２０は、基板１０上に形成される。感磁部２０は、基板１０上であり一部が基板１０に埋まって形成されていてもよい。感磁部２０は、略正方形の平面形状を有する。感磁部２０は、基板１０よりも低抵抗の層である。感磁部２０は、例えばＧａＡｓ、ＩｎＳｂ及びＩｎＡｓ等の化合物半導体で形成される。本発明の一実施形態に係る感磁部２０は、ＧａＡｓで形成される。また、感磁部２０は、基板１０にＳｉ、Ｓｎ、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ及びＣ等の不純物を注入し、加熱することにより活性化されてもよい。また、感磁部２０は、少なくとも１つの角が丸みを帯びた平面形状を有していてもよい。感磁部２０の端部では、ホール素子１００に流れる電流が集中する場合がある。感磁部２０の平面形状が丸みを有することにより、感磁部２０の端部における電流集中が緩和される。なお、感磁部２０を基板１０上に段差状（メサ状）に形成する際にこの効果は顕著となる。特に感磁部２０の角部が感磁部２０の厚みに対して１０％以上の曲率半径を有することにより、感磁部２０の端部での電流集中を緩和することができる点で好ましい。また、感磁部２０の厚みに対して１００００％以下の曲率半径を有することにより、ホール素子１００の出力電圧の揺らぎを抑制できる点で好ましい。これは、感磁部２０の側面ではダングリングボンドの一番小さな面（例えば、（１００）面）以外の面の露出を減らすことができ、キャリアの表面再結合が生じにくくなることによると推測される。
【００１３】
感磁部２０は、略正方形に限るものではない。四つのコンタクト部５１〜コンタクト部５４に囲まれた領域全てが感磁部２０に含まれていればよい。
感磁部２０を略正方形、あるいは四つのコンタクト部５１〜コンタクト部５４に囲まれた領域全てが感磁部２０に含まれる形状とすることにより、電流集中を生じにくい形状とすることができる。また、基板１０に対する感磁部２０の面積を最大限大きくすることができる。これにより１／ｆノイズを抑制することができ、また、ホール素子１００の出力特性の変動を抑制することができる点で好ましい。
【００１４】
四つのコンタクト部に囲まれた領域全てが感磁部２０に含まれていれば、感磁部２０はこの四つのコンタクト部に囲まれた領域の外側に広がっていてもよい。例えば、感磁部２０の縁部は直線でなくともよく、また、感磁部２０の縁部に切欠き等が形成されていてもよい。これに対して、感磁部２０の縁部に形成された切欠きが比較的大きく、四つのコンタクト部５１〜コンタクト部５４に囲まれた領域全てが感磁部２０に含まれない形状（いわゆる十字型の形状）となる場合、切欠きの近傍（即ち、十字の交点部分）で電流集中が生じやすくなる。そのため、１／ｆノイズが大きくなる場合がある。
【００１５】
四つのコンタクト部５１〜コンタクト部５４に囲まれた領域は、次のように決めることができる。まず、感磁部２０の上面視における重心を、感磁部２０の中心とする。次に、感磁部２０の中心と各コンタクト部５１〜コンタクト部５４との間の距離が最小となる点を各コンタクト部５１〜コンタクト部５４に描く。そして、これらの点間を結んで形成される領域を四つのコンタクト部５１〜コンタクト部５４に囲まれた領域とする。なお、感磁部２０の中心との間の距離が最小となる点が各コンタクト部に複数ある場合には、これら全ての点を結んだ領域を四つのコンタクト部５１〜コンタクト部５４に囲まれた領域とする。また、入出力いずれにも用いられないコンタクト部が存在する場合、当該コンタクト部は考慮せずには上述の領域を決めるものとしてよい。
【００１６】
導電層２１は、基板１０上に形成される。本発明の一実施形態に係る導電層２１は、ｎ型ＧａＡｓである。導電層２１の膜厚は特に限定されない。本発明の一実施形態に係る導電層２１の膜厚は、５０ｎｍ以上２０００ｎｍ以下である。導電層２１の膜厚は、１００ｎｍ以上１０００ｎｍ以下であってもよい。
表面層２２は、導電層２１上に導電性の材料で形成される。表面層２２は、導電層２１よりも導電性の低いＧａＡｓ層、ＡｌＧａＡｓ又はＡｌＡｓ等の高抵抗な結晶からなる。本発明の一実施形態に係る表面層２２の膜厚は、１５０ｎｍ以上である。表面層２２の膜厚は、２００ｎｍ以上であってもよい。表面層２２の膜厚の上限は、８００ｎｍ以下であっても、６００ｎｍ以下であってもよい。なお、感磁部２０には、表面層２２が形成されなくてもよい。
【００１７】
絶縁膜４０は、感磁部２０の上面及び感磁部２０の側面を覆うように形成される。本発明の一実施形態に係る絶縁膜４０は、表面層２２全体と、導電層２１及び表面層２２の積層体の側面全体とを覆うように形成される。
絶縁膜４０には、コンタクト用の開口部４０ａが設けられている。絶縁膜４０の厚みは、例えば１００ｎｍ以上であるがこれに限るものではない。絶縁膜４０は、例えば、シリコン窒化膜（Ｓｉ３Ｎ４膜）、シリコン酸化膜（ＳｉＯ２膜）、アルミナ膜（Ａｌ２Ｏ３）、ポリイミド膜及びこれらの膜の少なくとも１つを積層した多層膜である。なお、図１Ａに示す上面図では、簡略化のため絶縁膜４０を省略している。
【００１８】
電極部３１〜電極部３４は、絶縁膜４０上に形成される。例えば、電極部３１及び電極部３２は、感磁部２０に電流を流すための入力用の電極部であり、電極部３３及び電極部３４は、感磁部２０のホール電圧を検出するための出力用の電極部である。ここでは、電極部３１及び電極部３２を入力用の電極部として説明し、電極部３３及び電極部３４を出力用の電極部として説明するが、入力用の電極部と出力用の電極部とを入れ替えてもよい。また、入力用の電極部と出力用の電極部とを逐次入れ替えることにより、ホール素子１００をスピニングカレント動作させるようにしてもよい。なお、ホール素子１００は電極部３１〜電極部３４の他に電極部を備えていてもよい。
【００１９】
電極部３１〜電極部３４は、絶縁膜４０に設けられた開口部４０ａを通じてコンタクト部５１〜コンタクト部５４を介して感磁部２０と電気的に接続される。電極部３１〜電極部３４は、金属、ポリシリコン等の導電性材料により形成される。本発明の一実施形態における電極部３１〜電極部３４は、金を主成分として含有する。
電極部３１〜電極部３４は、それぞれ対応するコンタクト部５１〜コンタクト部５４上に形成される。後述のようにコンタクト部５１〜コンタクト部５４は略正方形の頂点となる位置に配置されるため、コンタクト部５１〜コンタクト部５４上に配置される電極部３１〜電極部３４も、略正方形の頂点となる位置に配置されることになる。
【００２０】
また、電極部３１〜電極部３４は、それぞれ対応するコンタクト部５１〜コンタクト部５４を基点として見た場合に対角線上の対向する電極部に近づく方向及び両隣の電極部のそれぞれに近づく方向に延出して形成される。本発明の一実施形態に係る電極部３１〜電極部３４は、例えば略正方形の平面形状を有し、電極部３１〜電極部３４の角部と感磁部２０の角部とがそれぞれ相似な形状を有している。さらに、電極部３１〜電極部３４の各辺と感磁部２０の各辺とが平行となるように配置される。また、電極部３１〜電極部３４それぞれの外周は、上面視で、感磁部２０の外周で囲まれる領域の内側に位置する。電極部３１〜電極部３４の大きさについては後述する。
【００２１】
ここで、感磁部２０の上部に電極部３１〜電極部３４が形成される場合、感磁部２０は、少なくとも１つの角が丸みを帯びていることで、チッピングの影響を抑制することができる。
すなわち、基板１０を個片化する際にダイシングを行うが、基板１０の外周部と感磁部２０の外周部との間に電極部３１〜電極部３４が配置されていない場合、チッピングにより感磁部２０が欠け、当該欠けを原因とした電流集中を生じる場合がある。特に、感磁部２０の角が丸みを帯びていない場合、絶縁膜４０からの応力やダイシング時の応力が感磁部の角へ集中し、亀裂の起点となる場合がある。感磁部２０の少なくとも１つの角が丸みを帯びている場合、上記応力等を緩和し、チッピングによる感磁部２０の端の欠けを抑制することで、電流集中を緩和することができる。
【００２２】
なお、本発明の一実施形態に係る電極部３１〜電極部３４は、同一の平面形状を有するが異なる平面形状を有してもよい。例えば、入力用の電極部と出力用の電極部とをそれぞれ異なる平面形状としてもよい。
また、本発明の一実施形態に係る電極部３１〜電極部３４は上面視で感磁部２０の領域内に形成されているが、これらの電極部の少なくとも一部が上面視で感磁部２０の領域の外側まで延出していてもよい。なお、上面視で感磁部２０の領域内に電極部３１〜電極部３４が形成されていると、ホール素子１００の出力電圧の揺らぎを小さくできる点で好ましい。これは、感磁部２０と電極部３１〜電極部３４との熱膨張係数の差による応力が感磁部２０にかかりにくくなるためである。
【００２３】
コンタクト部５１〜コンタクト部５４は、感磁部２０上に形成される。本発明の一実施形態に係るコンタクト部５１〜コンタクト部５４は、絶縁膜４０を貫通して、電極部３１〜電極部３４と感磁部２０とを電気的に接続する。本発明の一実施形態では、コンタクト部５１〜コンタクト部５４は略正方形の頂点となる位置に形成される。なお、コンタクト部５１〜コンタクト部５４の配置位置は略正方形の頂点となる位置に限るものではなく、四角形の頂点となる位置であればよい。
【００２４】
コンタクト部５１〜コンタクト部５４の上には電極部３１〜電極部３４が形成される。
本発明の一実施形態に係るコンタクト部５１〜コンタクト部５４は、例えば、電極部３１〜電極部３４と同一の材料で形成される。電極部３１〜電極部３４及びコンタクト部５１〜コンタクト部５４は、導電部として、同一のプロセスにより同時に一体に形成されていてもよい。コンタクト部５１〜コンタクト部５４は、電極部３１〜電極部３４とは異なる材料で形成されてもよい。
【００２５】
コンタクト部５１〜コンタクト部５４は、感磁部２０の平面形状に応じた平面形状を有し、感磁部２０と電極部３１〜電極部３４のそれぞれとを電気的に接続可能な大きさに形成される。コンタクト部５１〜コンタクト部５４の平面形状は、例えば、感磁部２０の角部部分と相似な略三角形状を有し、コンタクト部５１〜コンタクト部５４は、三つの頂点が感磁部２０の頂点の外側の領域と上下方向で対向し、三辺のうちの二辺が感磁部２０の二辺と平行となるように形成される。
【００２６】
また、コンタクト部５１〜コンタクト部５４の平面形状は、感磁部２０の外周側に対応する外側領域の少なくとも一部に丸みを有していてもよい。また、コンタクト部５１〜コンタクト部５４の平面形状は、感磁部２０の中心側の内側領域に丸みを有していてもよく、例えば全体として扇形を有していてもよい。これにより、コンタクト部５１〜コンタクト部５４の端部における電流集中が緩和される。コンタクト部５１〜コンタクト部５４の平面形状は、コンタクト部５１〜コンタクト部５４の端部における電流集中を緩和できるものであれば、扇形に限らず他の形状であってもよい。なお、ここでいう外側領域とは、コンタクト部５１〜コンタクト部５４の外周であって、感磁部２０の外周と対向する領域を指す。一方、内側領域とは、外側領域以外の感磁部２０の中心側の領域を指す。また、四つのコンタクト部５１〜コンタクト部５４に囲まれた領域全てが感磁部２０に含まれている場合、特にコンタクト部５１〜コンタクト部５４の端部に流れる電流量が多くなるので、顕著に電流集中緩和効果が得られる。
【００２７】
本発明の一実施形態に係るホール素子１００は、図１Ｃに示すように、感磁部２０とコンタクト部５１〜コンタクト部５４とが接する領域に空隙（ｖｏｉｄ、ｃａｖｉｔｙ）２０ａ及び合金部２２ａを備える。空隙２０ａは、少なくとも感磁部２０とコンタクト部５１〜コンタクト部５４とが接する領域に形成される。さらに、空隙２０ａは、当該領域の端部（図１Ｃでいうところの、感磁部２０とコンタクト部５２とが接する部分の端部）から絶縁膜４０の下部に延出して形成される。
【００２８】
感磁部２０とコンタクト部（導電部）５１〜コンタクト部５４とが接する領域は、ホール素子１００の、基板１０、感磁部２０、電極部３１〜３４、絶縁膜４０、コンタクト部５１〜コンタクト部５４を含む断面、例えば図１ＡのＡ−Ａ′の断面を、走査型電子顕微鏡（ＳＥＭ）を用いて観察することによって定めることができる。
例えば、上記ＳＥＭによって観察した断面に対してエネルギー分散型Ｘ線分光法（ＥＤＸ）により元素分析を行った際に、感磁部２０の元素が検出される領域とコンタクト部５１〜コンタクト部５４の元素が検出される領域との境界を感磁部２０とコンタクト部５１〜コンタクト部５４とが接する領域と定義することができる。
【００２９】
または、上記ＥＤＸによる元素分析によって感磁部２０とコンタクト部５１〜コンタクト部５４との双方の元素が検出される領域（例えば、図１Ｃにおける合金部２２ａがこのような領域に該当する）を感磁部２０とコンタクト部５１〜コンタクト部５４とが接する領域と定義することができる。
ここで、ホール素子１００を基板１０、感磁部２０、電極部３１〜３４、絶縁膜４０、コンタクト部５１〜５４を含む断面、例えば図１ＡのＡ−Ａ′の断面を走査型電子顕微鏡（ＳＥＭ）で観察した際に、感磁部２０とコンタクト部５１〜コンタクト部５４とが接する領域の端部から絶縁膜４０の下部に延出する、周囲の二次電子線の信号強度よりも弱い部分（黒く見える部分）を空隙２０ａと定義してもよい。また、観察した断面に対してＥＤＸにより元素分析を行った際に、基板１０、感磁部２０、電極部３１〜３４、絶縁膜４０、コンタクト部５１〜５４のいずれの材料も検出されない領域を空隙２０aとしてもよい。一例において、空隙ａの長さは、１ｎｍ以上１０００ｎｍ以下である。また、空隙２０ａの長さは、応力緩和の観点からから５ｎｍ以上５００ｎｍ以下であることが好ましい。加えて製造容易性の観点から、好ましくは１０ｎｍ以上、３００ｎｍ以下であり、より好ましくは１０ｎｍ以上、２００ｎｍ以下である。
【００３０】
上記空隙２０ａの長さは、例えば上記ＳＥＭ観察によって定義された空隙２０ａの輪郭上に、直線距離が最も長くなるように点を２つ配置し、当該２点を結ぶ直線の長さを空隙２０ａの長さとしてもよい。
図２Ａは、本発明の一実施形態に係るホール素子１００を用いたホールセンサ２００の一例を示す上面図である。図２Ｂは、ホールセンサ２００の断面図の一例を示す概略図である。
【００３１】
ホールセンサ２００は、ホール素子１００、リード端子２１１〜リード端子２１４、保護層２２０、モールド部材２３０、外装めっき層２４０及びボンディングワイヤ２５１〜ボンディングワイヤ２５４を備える。なお、ホールセンサ２００の構成は一例であり、これに限るものではない。
ホール素子１００は、ボンディングワイヤ２５１〜ボンディングワイヤ２５４によりリード端子２１１〜リード端子２１４に接続される。電極部３１は、ボンディングワイヤ２５１により、リード端子２１１と電気的に接続される。電極部３２は、ボンディングワイヤ２５２により、リード端子２１２と電気的に接続される。電極部３３は、ボンディングワイヤ２５３により、リード端子２１３と電気的に接続される。電極部３４は、ボンディングワイヤ２５４により、リード端子２１４と電気的に接続される。
【００３２】
ボンディングワイヤ２５１〜ボンディングワイヤ２５４は、導電性の材料で形成される。ボンディングワイヤ２５１〜ボンディングワイヤ２５４は、例えば金ワイヤを適用することができるが、これに限るものではない。ボンディングワイヤ２５１〜ボンディングワイヤ２５４は、モールド部材２３０により覆われている。これにより、ボンディングワイヤ２５１〜ボンディングワイヤ２５４が固定される。
【００３３】
なお、電極部３１〜電極部３４と、ボンディングワイヤ２５１〜ボンディングワイヤ２５４とのそれぞれの間にボール部が設けられていてもよい。ボール部は、導電性の材料で形成される。ボール部は、ボンディングワイヤ２５１〜ボンディングワイヤ２５４と同一の材料で形成されてよい。ボール部は、例えば金ボール、またははんだボールである。一例において、ボール部は、上面視で１０μｍ以上、１００μｍ以下の直径を有し、例えば、６０μｍの直径を有する。なお、ボール部が上面視で真円でない場合には、上面視したボール部と同じ面積を有する楕円に近似し、当該楕円の長径を直径としてもよい。また、ボール部の厚みは応力緩和の観点から５μｍ以上であることが好ましい。また、製造容易性の観点からボール部の厚みは１００μｍ以下であることが好ましい。なお、ボール部の厚みとは、ボール部の一番高い部分とボール部が配置された電極部３１〜電極部３４との距離である。
【００３４】
ここで、ホールセンサ２００のＸ線撮影にて得られた断面透過図を観察した際に、ボンディングワイヤ２５２をリード端子２１２側からホール素子１００側にたどった場合にボンディングワイヤの太さよりも幅が大きくなった部分をボール部と定義してもよい。
リード端子２１１〜リード端子２１４は、外装めっき層２４０を介して外部と電気的に接続される。リード端子２１１〜リード端子２１４は、ボンディングワイヤ２５１〜ボンディングワイヤ２５４と接続された面と反対側の面とに外装めっき層２４０が形成される。これにより、ホール素子１００は、ホールセンサ２００の外部と電気的に接続される。なお、外装めっき層２４０は、例えばスズ（Ｓｎ）で形成されているが、これに限るものではない。
【００３５】
保護層２２０は、ホール素子１００のボンディングワイヤ２５１〜ボンディングワイヤ２５４と接続された面とは反対側の面を覆う。保護層２２０は、例えば基板１０を保護可能な材料であれば限定されない。保護層２２０は、導体、絶縁体、又は半導体の何れか１つからなる膜であってもよく、これらのうち２つ以上を含む膜であってもよい。導体の場合、保護層２２０は、銀ペースト等の導電性樹脂であってよい。絶縁体の場合、保護層２２０は、エポキシ系の熱硬化型樹脂とシリカ（ＳｉＯ２）とを含む絶縁ペースト、窒化ケイ素及び二酸化ケイ素等であってよい。半導体の場合、保護層２２０は、Ｓｉ基板やＧｅ基板等の貼り合わせであってよい。
【００３６】
モールド部材２３０は、ホール素子１００と、ボンディングワイヤ２５１〜ボンディングワイヤ２５４と、リード端子２１１〜リード端子２１４とをモールドする。モールド部材２３０は、リフロー時の高熱に耐えられる材料で形成される。例えば、モールド部材２３０は、エポキシ系の熱硬化型樹脂で形成される。
ここで、ホールセンサ２００においては、温度環境の変化等によりモールド部材２３０が変形するとその応力変化の影響をホール素子１００が受けやすい。特に、コンタクト部の、対角線上に位置するコンタクト部間の距離が最も短くなる、コンタクト部上の点、つまり、コンタクト部の内側領域は電流集中が生じやすい。そのため、コンタクト部の内側端部に応力変動が生じると、ホール素子１００の出力特性に影響を与え、オフセット電圧の変動等が生じる可能性がある。
【００３７】
本発明の一実施形態におけるホール素子１００は、この電流集中が生じやすいコンタクト部の内側領域に空隙２０ａを有している。このため、温度環境の変化等に起因するモールド部材２３０の変形等により応力変動が生じたとしても、空隙２０ａによって応力変動が吸収される。そのため、温度環境の変化等に起因するモールド部材２３０の変形等により応力変動が生じたとしても、ホール素子１００の出力特性が変動することを抑制することができる。特に、四つのコンタクト部５１〜コンタクト部５４に囲まれた領域は電流集中が大きいため、空隙２０ａを設けることで、応力による出力変動の低減に寄与できる。
また、四つのコンタクト部５１〜コンタクト部５４に囲まれた領域全てが感磁部２０に含まれている場合、特にコンタクト部５１〜コンタクト部５４の端部に流れる電流量が多くなるため、顕著に電流集中緩和効果が得られる。さらに、基板１０上に感磁部２０が段差状（メサ状）に形成されている場合、基板１０と感磁部２０との界面にモールド部材２３０等に起因する応力が集中するため、空隙２０ａによる応力緩和効果が大きくなり、ホール素子１００の出力特性の変動を抑制することができる。
【００３８】
また、上述のように、ホール素子１００は、感磁部２０の電流集中を緩和することができる。これにより、感磁部２０の電流集中に起因する微小な抵抗変動が生じにくくなる。したがって、ホール素子１００は、電流集中により生じる１／ｆノイズを抑制できる。
【００３９】
［第一製造方法］
次に、ホール素子１００の製造工程の一例を示す。なお、ホール素子１００の製造方法は、これに限るものではない。なお、ここでは、コンタクト部５１〜コンタクト部５４をコンタクト部５０として説明する。
図３Ａ〜図３Ｇは、ホール素子１００の第一製造方法の一例を説明するための断面図である。
【００４０】
まず、後に複数個に個片化されて基板１０となる大きな基板を用意する（図３Ａ）。個片化された基板１０の平面形状は、例えば略正方形である。
次に、基板１０上に感磁部２０を形成する（図３Ｂ）。具体的には、基板１０上に導電層２１を形成し、導電層２１上に表面層２２を形成する。感磁部２０の成膜段階では、導電層２１及び表面層２２の平面形状は、基板１０の平面形状と同一であってよい。例えば、感磁部２０は、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、有機金属気相成長）法やＭＢＥ（分子線エピタキシー）法を用いて、基板１０上に化合物半導体をエピタキシャル成長することにより形成される。
【００４１】
次に、図３Ｃにおいて、感磁部２０を予め定められた平面形状のパターンにエッチングする。これにより、感磁部２０の平面形状が略正方形に形成される。また、感磁部２０の平面形状の角部は、当該エッチング工程により丸められてよい。
次に、絶縁膜４０を形成する（図３Ｄ）。具体的には、感磁部２０の上面及び側面と、基板１０の上面とに接する絶縁膜４０を連続して形成する。例えば絶縁膜４０として、厚みが３００ｎｍのＳｉＮ膜が形成される。
【００４２】
次に、絶縁膜４０に、開口部４０ａを形成する（図３Ｅ）。開口部４０ａは、コンタクト部５１〜コンタクト部５４が形成される領域に対応して設ける。開口部４０ａは例えばエッチングプロセスにより形成される。
次に、開口部４０ａの内面、開口部４０ａ内の露出した感磁部２０上、開口部４０ａと連続する絶縁膜４０上に電極層７０を形成する（図３Ｆ）。電極層７０は、例えば蒸着やスパッタ等の任意の半導体製造工程を用いて形成される。電極層７０の厚みは、例えば０．５μｍである。
【００４３】
次に、電極層７０が形成された基板１０に対して、合金化プロセスとして熱処理を行う（図３Ｇ）。合金化プロセスとしての熱処理を行うことにより、コンタクト部５１〜コンタクト部５４と感磁部２０とが接する領域に合金部２２ａが形成される。また、合金化のための熱処理を行うことにより、合金化による組成変化に伴ってコンタクト部５１〜コンタクト部５４と感磁部２０とが接する部分に空隙２０ａが形成される。
【００４４】
電極層７０のうち、例えば開口部４０ａの内面及びこれに連続する絶縁膜４０上の領域に形成された部分が電極部３１〜電極部３４となり、電極層７０のうち感磁部２０内に形成された部分がコンタクト部５１〜コンタクト部５４となって、電極部３１〜電極部３４と感磁部２０とがコンタクト部５１〜コンタクト部５４を介して電気的に接続されることになる。以上により、ホール素子１００が形成される。
第一製造方法を用いてホール素子１００を製造した場合、電極層７０と感磁部２０とを電気的により確実に接続するために実施される合金化プロセスにおいて、合金部２２ａと共に空隙２０ａが形成されることになる。そのため、別途空隙２０ａを設けるための工程の追加を伴うことなく実現することができる。
【００４５】
［第二製造方法］
次に、第二製造方法を説明する。
第二製造方法は、合金部２２ａを作成せずに空隙２０ａを作成するようにしたものである。
図４Ａ〜図４Ｄは、ホール素子１００の第二製造方法の一例を説明するための断面図である。
【００４６】
第二製造方法では、まず、図３Ａ〜図３Ｃに示す第一製造方法と同様の手順で、基板１０上に、導電層２１及び表面層２２をこの順に積層して感磁部２０を形成する。そして、第一製造方法における図３Ｄ及び図３Ｅと同様の手順で、感磁部２０上に絶縁膜４０を形成し（図４Ａ）、絶縁膜４０に開口部４０ａを形成する（図４Ｂ）。
次に、開口部４０ａを設けることにより露出した感磁部２０の表面酸化層を、ウェットエッチングによって除去する（図４Ｃ）。これにより、図４Ｃに示すように、感磁部２０の、開口部４０ａと対向する領域及びこの領域に連続する絶縁膜４０の下部に相当する領域に跨がって凹部４０ｂが形成される。
【００４７】
次に、ウェットエッチングにより形成された凹部４０ｂの内面と開口部４０ａの内面と開口部４０ａに連続する絶縁膜４０上の領域とに、電極部３１〜電極部３４を連続して形成する（図４Ｄ）。電極部３１〜電極部３４は、例えば蒸着やスパッタ等の任意の半導体製造工程を用いて形成される。電極部３１〜電極部３４の厚みは、例えば０．５μｍである。このとき、凹部４０ｂは、図４Ｃに示すように、開口部４０ａの下部に相当する感磁部２０の領域に空洞が形成されると共に、絶縁膜４０の下部に相当する感磁部２０の領域にも連続して空洞が形成されている。そこで、絶縁膜４０の下部には電極層７０となる導電性材料が積層されず、上面視で開口部４０ａの領域と重なる部分にのみ導電性材料が積層されるように、蒸着或いはスパッタ等により導電性材料を積層する。
【００４８】
これにより、図４Ｄに示すように、絶縁膜４０の下部となる領域には空洞を残したまま、開口部４０ａの下部に相当する部分に積層され且つ開口部４０ａから絶縁膜４０上に連続する電極層７０が形成される。絶縁膜４０の下部となる領域の空洞が空隙２０ａとなる。
また、電極層７０のうち、例えば開口部４０ａの内面及びこれに連続する絶縁膜４０上の領域に形成された部分が電極部３１〜電極部３４となり、電極層７０のうち凹部４０ｂ内に形成された部分がコンタクト部５１〜コンタクト部５４となって、電極部３１〜電極部３４と感磁部２０とがコンタクト部５１〜コンタクト部５４を介して電気的に接続されることになる。以上により、ホール素子１００が形成される。
【００４９】
第二製造方法を用いてホール素子を作成した場合、第一製造方法を用いた場合に実行される合金化プロセスを行わずに空隙２０ａを作成することができる。そのため、空隙２０ａを形成するための工程を追加することなく、空隙２０ａを作成することができる。
なお、上記実施形態においては、四つのコンタクト部５１〜コンタクト部５４のそれぞれに空隙２０ａを設ける場合について説明したが、これに限るものではなく、いずれか一つのコンタクト部に対して空隙２０ａを設けるようにしてもよい。また、例えば、出力用のコンタクト部のみ、又は入力用のコンタクト部のみに設けることも可能である。
【００５０】
また、上記実施形態においては、感磁部２０の角部にコンタクト部５１〜コンタクト部５４を配置した場合について説明したが、これに限るものではなく、四つのコンタクト部５１〜コンタクト部５４で囲まれる領域が、上面視で感磁部２０内に含まれるように配置されていれば、感磁部２０に対して、コンタクト部５１〜コンタクト部５４は、どのような位置関係に配置されていてもよい。
【００５１】
以上、本発明の実施形態を説明したが、上記実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
【符号の説明】
【００５２】
１０  基板
２０  感磁部
２０ａ  空隙
２１  導電層
２２  表面層
２２ａ  合金部
３１〜３４  電極部
４０  絶縁膜
５１〜５４  コンタクト部
７０  電極層
１００  ホール素子
２００  ホールセンサ
２１１〜２１４  リード端子
２５１〜２５４  ボンディングワイヤ
２３０  モールド部材
【図１Ａ】
2018160629.tif 000003
【図１Ｂ】
2018160629.tif 000004
【図１Ｃ】
2018160629.tif 000005
【図１Ｄ】
2018160629.tif 000006
【図２Ａ】
2018160629.tif 000007
【図２Ｂ】
2018160629.tif 000008
【図３Ａ】
2018160629.tif 000009
【図３Ｂ】
2018160629.tif 000010
【図３Ｃ】
2018160629.tif 000011
【図３Ｄ】
2018160629.tif 000012
【図３Ｅ】
2018160629.tif 000013
【図３Ｆ】
2018160629.tif 000014
【図３Ｇ】
2018160629.tif 000015
【図４Ａ】
2018160629.tif 000016
【図４Ｂ】
2018160629.tif 000017
【図４Ｃ】
2018160629.tif 000018
【図４Ｄ】
2018160629.tif 000019