(57)【要約】【課題】ユーザの希望により、使用途中であってもメモリ部の格納容量の拡張を容易に行うことのできる制御回路装置を提供することにある。【解決手段】データを格納するメモリ部１１０と、メモリ部に接続されて、メモリ部に対するデータの読み出し、および書き込みを行う制御部１４０と、が設けられた制御回路装置において、ユーザ側からの拡張操作に基づいて、制御部と接続されて、メモリ部に対して、データの格納容量を拡張可能とする拡張用メモリ部１１０１〜１１０ｎを設ける。これにより、ユーザの希望により、使用途中であっても（新規買い替えをせずとも）、メモリ部１１０の格納容量の拡張を容易に行うことができる。【選択図】図１
2018049454.tif 000002
【特許請求の範囲】
【請求項１】
データを格納するメモリ部（１１０）と、
前記メモリ部に接続されて、前記メモリ部に対する前記データの読み出し、および書き込みを行う制御部（１４０）と、が設けられた制御回路装置において、
ユーザ側からの拡張操作に基づいて、前記制御部と接続されて、前記メモリ部に対して、前記データの格納容量を拡張可能とする拡張用メモリ部（１１０１〜１１０ｎ）を備える制御回路装置。
【請求項２】
前記拡張用メモリ部は、前記拡張操作として、前記ユーザ側の新規機能追加要望にかかる拡張操作、あるいは前記メモリ部の寿命延長要望にかかる拡張操作に応じて、前記制御部と接続される請求項１に記載の制御回路装置。
【請求項３】
前記拡張用メモリ部は、複数設定されており、前記拡張操作ごとに、順次、前記制御部と接続される請求項１または請求項２に記載の制御回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、制御用のＣＰＵと、ＮＡＮＤ型のフラッシュメモリとを備える制御回路装置に関するものである。
【背景技術】
【０００２】
従来の制御回路装置として、例えば、特許文献１に記載されたものが知られている。特許文献１の制御回路装置（半導体ディスクドライブ）は、独立してアクセス可能な複数のフラッシュメモリデバイスと、複数のフラッシュメモリデバイスへのアクセス制御を行う制御部と、フラッシュメモリデバイスへの書き込み回数を管理する管理テーブルとを備えている。複数のフラッシュメモリデバイスは、メインのフラッシュメモリデバイス、および予備のフラッシュメモリデバイスとなっている。
【０００３】
制御部は、メインのフラッシュメモリデバイスに対して、管理テーブルを介して「使用中」であるかを確認し、「使用中」であると、データの書き込みを行っていくと共に、書き込み回数を確認する。そして、制御部は、書き込み回数が予め定めた交換閾値を超えた場合に、メインのフラッシュメモリデバイスのデータを予備のフラッシュメモリデバイスにコピーする。更に、制御部は、コピーが完了すると、メインのフラッシュメモリデバイスの状態を「使用不可」とし、予備のフラッシュメモリデバイスの状態を「使用中」に切替えるようになっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１４６２２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では、メインのフラッシュメモリデバイスにおけるデータの書き込み回数が交換閾値を超えた場合に、データを予備のフラッシュメモリデバイスにコピーして、メインのフラッシュメモリデバイスから予備のフラッシュメモリデバイスに切替えるに過ぎず、データの記憶容量の最大値は、何ら変わらない。
【０００６】
よって、特許文献１では、例えば、制御回路装置の使用途中において、ユーザの希望により新規の機能追加をしたい場合、あるいはフラッシュメモリデバイスとしての寿命を延長させたい場合等、新たに記憶容量の拡張を可能とするものにはなっていない。
【０００７】
本発明の目的は、上記問題に鑑み、ユーザの希望により、使用途中であってもメモリ部の格納容量の拡張を容易に行うことのできる制御回路装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は上記目的を達成するために、以下の技術的手段を採用する。
【０００９】
本発明では、データを格納するメモリ部（１１０）と、
メモリ部に接続されて、メモリ部に対するデータの読み出し、および書き込みを行う制御部（１４０）と、が設けられた制御回路装置において、
ユーザ側からの拡張操作に基づいて、制御部と接続されて、メモリ部に対して、データの格納容量を拡張可能とする拡張用メモリ部（１１０１〜１１０ｎ）を備えることを特徴としている。
【００１０】
この発明によれば、本制御回路装置には、メモリ部（１１０）に対してデータの格納容量を拡張可能とする拡張用メモリ部（１１０１〜１１０ｎ）が予め設けられている。そして、ユーザ側からの拡張操作に基づいて、制御部（１４０）と拡張用メモリ部（１１０１〜１１０ｎ）とが接続されるようになっているので、ユーザの希望により、使用途中であっても（新規買い替えをせずとも）、メモリ部（１１０）の格納容量の拡張を容易に行うことができる。
【００１１】
尚、上記各手段の括弧内の符号は、後述する実施形態記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態における制御回路装置の構成を示す構成図である。
【図２】フラッシュメモリの寿命を示す概念図である。
【図３】ユーザがシステムアップする場合、あるいはメモリ寿命延長する場合の要領を示すフローチャートである。
【発明を実施するための形態】
【００１３】
以下に、図面を参照しながら本発明を実施するための複数の形態を説明する。各形態において先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を適用することができる。各実施形態で具体的に組み合わせが可能であることを明示している部分同士の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても実施形態同士を部分的に組み合せることも可能である。
【００１４】
（第１実施形態）
第１実施形態における制御回路装置１００について、図１〜図３を用いて説明する。図１に示すように、制御回路装置１００は、例えば、カーナビゲーション装置の作動を制御する装置となっており、ＮＡＮＤ型のフラッシュメモリ１１０、ＮＡＮＤ型の拡張用フラッシュメモリ１１０１〜１１０ｎ、ＮＯＲ型のフラッシュメモリ１２０、ＤＲＡＭ１３０、およびＣＰＵ１４０等を備えている。上記各部品１１０、１１０１〜１１０ｎ、１２０、１３０、１４０は、基板１０１上に半田付け等によって接合されている。
【００１５】
尚、制御回路装置１００のＣＰＵ１４０は、カーナビゲーション装置の表示・入力装置１０に、信号線１５４によって接続されている。表示・入力装置１０は、地図画像やタッチボタン等を表示する表示装置（ディスプレイ）と、表示装置の表面に設けられたタッチ操作入力装置（タッチパネル）とを有しており、ユーザが表示装置に表示されるタッチボタンをタッチ操作することで、地図画像の表示状態の変更、目的地案内の入力等を可能とする装置となっている。
【００１６】
制御回路装置１００において、ＮＡＮＤ型のフラッシュメモリ１１０は、地図データ、および目的地案内のためのアプリケーション等が予め格納された不揮発性の記憶素子となっている。フラッシュメモリ１１０は、本発明のメモリ部に対応する。フラッシュメモリ１１０は、例えば、通常のハードディスクに比べると構造がシンプルで、小型化、低電力化が可能であると共に、高速での読み書きが可能となっている。反面、フラッシュメモリ１１０は、データの書き込み回数が制約されるという短所がある。
【００１７】
フラッシュメモリ１１０は、基板１０１に形成された信号線１５１によってＣＰＵ１４０と接続されている。初期段階（出荷時）において、ＣＰＵ１４０に対しては、信号線１５１におけるフラッシュメモリ１１０との通信を許可する（アクティブとする）チップイネーブル信号としてポジティブが与えられている。よって、ＣＰＵ１４０とフラッシュメモリ１１０との間で、相互にデータのやり取り（ＣＰＵ１４０による読み出し、および書き込み）が可能となっている。
【００１８】
ＮＡＮＤ型の拡張用フラッシュメモリ１１０１〜１１０ｎは、フラッシュメモリ１１０に対する拡張用の不揮発性の記憶素子となっている。拡張用フラッシュメモリ１１０１〜１１０ｎは、本発明の拡張用メモリ部に対応する。拡張用フラッシュメモリ１１０１〜１１０ｎは、ｎ個の設定となっており、ｎは、例えば、１つの場合、あるいは２以上の場合等、種々設定が可能である。拡張用フラッシュメモリ１１０１〜１１０ｎの設定数ｎとしては、例えば、１〜３個程度（拡張用フラッシュメモリ１１０１、１１０２、１１０３の設定）が現実的である（好ましい）。
【００１９】
拡張用フラッシュメモリ１１０１〜１１０ｎは、それぞれ、信号線１５１１〜１５１ｎによって、ＣＰＵ１４０と接続されている。但し、初期段階（出荷時）においては、ＣＰＵ１４０に対しては、各信号線１５１１〜１５１ｎにおける拡張用フラッシュメモリ１１０１〜１１０ｎとの通信を許可しない（非アクティブとする）チップイネーブル信号としてネガティブが与えられている。よって、ＣＰＵ１４０と拡張用フラッシュメモリ１１０１〜１１０ｎとの間のデータのやり取りは行われないようになっている。つまり、初期段階においては、ＣＰＵ１４０に対して、各拡張用フラッシュメモリ１１０１〜１１０ｎは、何ら機能しない状態となっている。
【００２０】
ＮＯＲ型のフラッシュメモリ１２０は、ブート（起動）プログラム等が予め記憶された不揮発性の記憶素子であり、ナビゲーションシステムの起動の際に機能するようになっている。フラッシュメモリ１２０は、基板１０１に形成された信号線１５２によってＣＰＵ１４０と接続されており、コマンドによって、ＣＰＵ１４０とフラッシュメモリ１２０との間で、相互にデータのやり取りが可能となっている。
【００２１】
ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１３０は、カーナビゲーション装置の作動にあたり、ＣＰＵ１４０によって各種アプリケーションが実行される記憶部となっている。ＤＲＡＭ１３０は、基板１０１に形成された信号線１５３によってＣＰＵ１４０と接続されており、コマンドによって、ＣＰＵ１４０とＤＲＡＭ１３０との間で、相互にデータのやり取りが可能となっている。
【００２２】
ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１４０は、各メモリ１１０、１２０、１３０の各種データを用いて演算処理や情報処理等をすることで、カーナビゲーション装置の作動を制御する演算処理部となっている。ＣＰＵ１４０は、本発明の制御部に対応する。
【００２３】
本実施形態の制御回路装置１００の構成は、以上のようになっており、以下、制御回路装置１００の作動について説明する。
【００２４】
ＣＰＵ１４０は、上記のように、各メモリ１１０、１２０、１３０の各種データを用いて演算処理や情報処理等をすることで、カーナビゲーション装置の作動を制御する。ここで、ＮＡＮＤ型のフラッシュメモリ１１０における寿命は、図２（ａ）に示すように、フラッシュメモリ１１０のメモリ容量（データ格納容量）と、データの書き換え回数との積（図２（ａ）中の斜線部面積）によって規定される。例えば、フラッシュメモリ１１０のメモリ容量を６４ＧＢ／回、書き換え回数の上限を１Ｋ（＝１０２４）回とすると、フラッシュメモリ１１０の寿命は、６４ＴＢとなる。
【００２５】
このように、ＮＡＮＤ型のフラッシュメモリ１１０の寿命には、制約があることから、本実施形態では、カーナビゲーション装置の使用途中におけるユーザの拡張操作に基づいて、各信号線１５１１〜１５１ｎにおける通信が順次、許可されて、拡張用フラッシュメモリ１１０１〜１１０ｎによるメモリ容量の拡張を可能としている。以下、メモリ容量の拡張要領を、図３に示すフローチャートを用いて説明する。
【００２６】
まず、ステップＳ１００で、ユーザは、基本システム（所定の機能）を有するカーナビゲーション装置を購入し、車両に装着する。尚、カーナビゲーション装置を購入した時点は、上記でフラッシュメモリ１１０、拡張用フラッシュメモリ１１０１〜１１０ｎを説明した際に使用した「初期段階」の文言と同等の意味合いを有する。つまり、拡張用フラッシュメモリ１１０１〜１１０ｎは、チップイネーブル信号がネガティブとされることで、ＣＰＵ１４０に対して、何ら機能しない状態となっている。
【００２７】
次に、ステップＳ１１０で、ユーザは、車両運転時において、カーナビゲーション装置を使用していく。そして、ステップＳ１２０に示すように、今後、ユーザがカーナビゲーション装置を使用していくにあたって、カーナビゲーション装置のシステムアップ（基本システムのグレードアップ）を図りたいと希望すると、例えば、デーラーに赴き、ステップＳ１３０で、カーナビゲーション装置にアップグレード用のアプリケーションをインストールする。実際的には、ユーザは、デーラーのサービスマンに依頼して、アップグレード用のアプリケーションをインストールしてもらうことになる。尚、カーナビゲーション装置のアップグレードとしては、例えば、地図データの更新、目的地案内の機能アップ、安全運転支援機能の追加等がある。
【００２８】
このとき、ステップＳ１４０にて、インストールされたアプリケーションは、アップグレードの内容（必要データ容量）に応じて、ＣＰＵ１４０に対して、必要となる拡張用フラッシュメモリとの通信を許可するための設定を行う。例えば、アップグレードに必要な拡張用フラッシュメモリの数が１つであれば、フラッシュメモリ１１０１（信号線１５１１）に対して通信を許可する設定を行う。この場合では、図２（ｂ）に示すように、フラッシュメモリ１１０は、拡張用フラッシュメモリ１１０１によって、トータルで２倍のメモリ容量、および寿命を有するメモリ部となる。
【００２９】
そして、ステップＳ１４０の後に、ユーザは、更にカーナビゲーション装置のシステムアップを希望すると（ステップＳ１２０）、同様に、ステップＳ１３０、Ｓ１４０で、次のアップグレードに必要となる拡張用フラッシュメモリによる拡張を行っていくことになる。拡張用フラッシュメモリの拡張可能な数は、最大でｎである。拡張用フラッシュメモリ１１０１〜１１０ｎを使用した場合では、図２（ｃ）に示すように、フラッシュメモリ１１０は、拡張用フラッシュメモリ１１０１〜１１０ｎによって、トータルでｎ倍のメモリ容量、および寿命を有するメモリ部となる。実際的に、ｎを３とした場合であると、フラッシュメモリ１１０は、拡張用フラッシュメモリ１１０１〜１１０３によって、トータルで４倍のメモリ容量、および寿命を有するメモリ部となる。
【００３０】
上記ステップＳ１２０、Ｓ１３０、Ｓ１４０は、本発明のユーザ側の新規機能追加要望に係る拡張操作に対応する。
【００３１】
一方、ユーザは、ステップＳ１２０におけるシステムアップの要望はないが、ステップＳ１５０で示すように、カーナビゲーション装置のメモリ寿命延長を希望したとすると、ステップＳ１６０、Ｓ１７０で、例えば、所定のツールを用いて拡張用フラッシュメモリ１１０１〜１１０ｎを用いた寿命の延長を図る。
【００３２】
即ち、ユーザは、ステップＳ１６０で、例えば、デーラーのサービスマンに依頼して、カーナビゲーション装置に所定のツールを接続する。そして、ステップＳ１７０で、寿命延長の内容（どれだけ寿命延長したいか）に応じて、ＣＰＵ１４０に対して、必要となる拡張用フラッシュメモリとの通信を許可するための設定を行う。例えば、寿命延長に必要な拡張用フラッシュメモリの数が１つであれば、フラッシュメモリ１１０１（信号線１５１１）に対して通信を許可する設定を行う。
【００３３】
そして、ステップＳ１７０の後に、ユーザは、更にカーナビゲーション装置のメモリ寿命延長を希望すると（ステップＳ１５０）、同様に、ステップＳ１６０、Ｓ１７０で、次のメモリ寿命アップに必要となる拡張用フラッシュメモリによる拡張を行っていくことになる。拡張用フラッシュメモリの拡張可能な数は、最大でｎである。上記で説明したように、ｎを３とした場合であると、フラッシュメモリ１１０は、拡張用フラッシュメモリ１１０１〜１０１３によって、トータルで４倍のメモリ容量、および寿命を有するメモリ部となる。
【００３４】
上記ステップＳ１５０、Ｓ１６０、Ｓ１７０は、本発明のユーザ側のメモリ部の寿命延長要望に係る拡張操作に対応する。また、本メモリ部の寿命延長は、前述の新規機能追加のようにメモリ延長のためのアプリケーションを用意しても良い。
【００３５】
尚、ユーザは、ステップＳ１２０でカーナビゲーション装置のシステムアップを希望せず、また、ステップＳ１５０でメモリ寿命延長を希望しない場合は、ステップＳ１８０で、そのままカーナビゲーション装置を使用していく。
【００３６】
以上のように、本実施形態の制御回路装置１００には、フラッシュメモリ１１０に対してデータの格納容量を拡張可能とする拡張用フラッシュメモリ１１０１〜１１０ｎが予め設けられている。そして、ユーザ側からの拡張操作に基づいて、ＣＰＵ１４０と拡張用フラッシュメモリ１１０１〜１１０ｎとが接続されるようになっているので、ユーザの希望により、使用途中であってもフラッシュメモリ１１０の格納容量の拡張を容易に行うことができる。つまり、ユーザは、ニューモデルへの新規買い替えを行わなくても、現状の制御回路装置１００（カーナビゲーション装置）のメモリ部の拡張（および寿命延長）が、安価に対応できる。
【００３７】
また、拡張用フラッシュメモリ１１０１〜１１０ｎは、拡張操作として、ユーザ側の新規機能追加要望にかかる拡張操作、あるいはメモリ部の寿命延長要望にかかる拡張操作に応じて、ＣＰＵ１４０と接続される。これにより、ユーザ側の要望に基づいて、新規機能の追加、あるいはメモリ部の寿命延長を容易に行うことができる。
【００３８】
また、拡張用フラッシュメモリ１１０１〜１１０ｎは、複数設定されており、拡張操作ごとに、順次、ＣＰＵ１４０と接続されるようにしている。これにより、ユーザ側の要望に基づく拡張操作ごとに、メモリ部の格納容量の拡張を順次、行うことができる。
【００３９】
尚、実際のアップグレード、あるいは寿命延長にあたっては、例えば、デーラー（車両メーカー）にてそのサービスを提供することで、デーラー（車両メーカー）は、ユーザの満足度を向上することができ、更に、ビジネスとして収入を得ることが可能となる。
【００４０】
（その他の実施形態）
上記実施形態では、制御回路装置１００が適用される機器として、カーナビゲーション装置としたが、これに限定されることなく、種々の機器に使用される制御回路装置に適用可能である。
【符号の説明】
【００４１】
１００  制御回路装置
１１０  ＮＡＮＤ型のフラッシュメモリ（メモリ部）
１１０１〜１１０ｎ  ＮＡＮＤ型のフラッシュメモリ（拡張用メモリ部）
１４０  ＣＰＵ（制御部）
【図１】
2018049454.tif 000003
【図２】
2018049454.tif 000004
【図３】
2018049454.tif 000005