【事件の表示】
　特願２０１１−１９３９１２「半導体装置の作製方法」拒絶査定不服審判事件〔平成２４年　２月　９日出願公開、特開２０１２−　２８７９３、請求項の数（７）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯　 
 　本願は、平成１２年６月２８日（優先権主張平成１１年６月２９日及び平成１２年６月２２日）に出願した特願２０００−１９４１０４号（以下「原出願」という。）の一部を平成２３年９月６日に新たな特許出願としたものであって、平成２５年８月３０日付けで拒絶理由が通知され、同年９月１３日付けで意見書及び手続補正書が提出され、同年１０月２８日付けで拒絶査定がなされた。
　そして、同年１１月８日に拒絶査定不服審判が請求された。 
 　
第２　本願発明 
 　本願の請求項１〜７に係る発明は、平成２５年９月１３日付けの手続補正で補正された特許請求の範囲の請求項１〜７に記載された事項により特定される、以下のとおりのものである。 
　
 「【請求項１】
　絶縁表面上に半導体膜、及び前記半導体膜上にゲート絶縁膜を形成し、
　タングステンを有するターゲットを用い且つスパッタガスとしてアルゴンを用い、スパッタ法によって、前記ゲート絶縁膜上に前記タングステンを有するゲート配線を形成し、
　前記ゲート配線上に設けられ且つ開口部を有する第１の絶縁膜、及び前記第１の絶縁膜上に第２の絶縁膜を形成し、
　前記開口部を介して前記半導体膜と電気的に接続し、且つ前記ゲート配線と重なるソース配線またはドレイン配線を形成し、
　前記第２の絶縁膜は、前記ゲート配線と前記ソース配線またはドレイン配線とが重なる領域に選択的に形成されることを特徴とする半導体装置の作製方法。
　　【請求項２】
　絶縁表面上に半導体膜、及び前記半導体膜上にゲート絶縁膜を形成し、
　タングステンを有するターゲットを用い且つスパッタガスとしてアルゴンを用い、スパッタ法によって、前記ゲート絶縁膜上に前記タングステンを有するゲート配線を形成し、
　加熱処理又はレーザ処理により、前記半導体膜に含まれる不純物元素の活性化を行うとともに、前記ゲート配線の表面に前記タングステンの窒化物を形成し、
　前記ゲート配線上に設けられ且つ開口部を有する第１の絶縁膜、及び前記第１の絶縁膜上に第２の絶縁膜を形成し、
　前記開口部を介して前記半導体膜と電気的に接続し、且つ前記ゲート配線と重なるソース配線またはドレイン配線を形成し、
　前記第２の絶縁膜は、前記ゲート配線と前記ソース配線またはドレイン配線とが重なる領域に選択的に形成されることを特徴とする半導体装置の作製方法。
　　【請求項３】
　請求項１又は請求項２において、
　前記絶縁表面を有する基板の温度を３００℃以下、前記スパッタガスの圧力を１．０Ｐａ以上３．０Ｐａ以下として、前記スパッタ法によって前記ゲート配線を形成することを特徴とする半導体装置の作製方法。
　　【請求項４】
　請求項１乃至請求項３のいずれか一項において、
　前記タングステンを有するターゲットは、純度が４Ｎ以上のタングステンターゲットであることを特徴とする半導体装置の作製方法。
　　【請求項５】
　請求項１乃至請求項４のいずれか一項において、
　前記ゲート配線は、窒化タングステン膜と、タングステン膜と、を有することを特徴とする半導体装置の作製方法。
　　【請求項６】
　請求項１乃至請求項５のいずれか一項において、
　前記第２の絶縁膜は、前記半導体膜が有するソース領域又はドレイン領域上で選択的に除去されることを特徴とする半導体装置の作製方法。
　　【請求項７】
　請求項１乃至請求項６のいずれか一項において、
　前記配線は、前記第１の絶縁膜の側面に接することを特徴とする半導体装置の作製方法。」　 
 （以下、本願の請求項１に係る発明を「本願発明１」という。また、本願の請求項２〜７に係る発明をそれぞれ「本願発明２」〜「本願発明７」という。）
 　 
第３　原査定の理由の概要
　この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　　　　　記　　　（引用文献等については引用文献等一覧参照）
　
（請求項１，４，７−９）
　引用文献１には、チャネル層として多結晶シリコン層を採用した薄膜トランジスタにおいて、ゲート電極としてタングステン等の高融点金属を用いること、ゲート電極をスパッタリングにより形成すること、ゲート電極上に絶縁膜を２層以上設けること、画素電極とゲート電極とを重ねることについて記載されている（特に、段落【００１３】−【００１６】、【００１８】−【００２０】、図１−２、５−６）。
　引用文献２には、チャネル層として多結晶シリコン層を採用した薄膜トランジスタにおいて、第１層間絶縁膜５６及び第２の層間絶縁膜６２上に、薄膜トランジスタを選択的に被覆するようにプラズマ窒化膜を形成することにより、第１の層間絶縁膜５６及び第２の層間絶縁膜６２に含有される水素原子を薄膜トランジスタに導入し、特性を改善することについて記載されている（特に、段落【０００７】−【００１２】、図１，３）。
　引用文献１において、薄膜トランジスタの特性改善のために、引用文献２に記載の技術を採用し、ゲート電極の上に、水素を含んだ第１の層間絶縁膜及び第２の層間絶縁膜と、薄膜トランジスタを選択的に被覆するように形成されたプラズマ窒化膜とを設ける構成とすることは当業者が適宜なし得る。
　
（請求項３，５，６）
　引用文献１において、引用文献３に記載（段落【００２８】、【００３４】−【００５５】）の、ＷＮ膜の上にＷ膜を形成してゲートに用いる技術を採用することは当業者が適宜なし得る。
　また、引用文献１において、スパッタ条件のパラメータや、用いるスパッタターゲットの純度をどの程度とするかは当業者が適宜決めることにすぎない。
　
　　　　　　　　　　　引　用　文　献　等　一　覧
１．特開平１１−１０９４１４号公報
２．特開平７−１８３５３２号公報
３．特開平１０−３３５６５２号公報
　
第４　当審の判断 
１　引用例１、２の記載事項、及び、引用発明
（１）引用例１の記載事項
　本願の優先権主張日前に日本国内において頒布され、平成２５年８月３０日付けで通知された拒絶理由において引用文献１として引用された刊行物である、特開平１１−１０９４１４号公報（以下「引用例１」という。）には、「液晶表示装置の製造方法」（発明の名称）に関して、図１〜６とともに、次の記載がある。（なお、下線は当合議体が付加したものである。以下同様。）
　
ア　「【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、
アクティブマトリクス方式の液晶表示装置の製造方法
　
イ　「【００１３】
【発明の実施の形態】
図１は、本発明の第１の実施形態を説明する平面図であり、図２は、そのＸ−Ｘ線の断面図である
【００１４】本発明の特徴とするところは、アクリル樹脂層１３上に画素表示電極１５'を形成する際、エッチングマスクとなるレジストパターン２７の端部を行走査線２または列信号線１２に重なるように形成することにある。このとき、レジストパターン２７と行走査線２または列信号線１２とが重なる幅ｄ１は、エッチング処理の際に画素表示電極１５'の側壁がエッチングされて後退する幅ｄ２よりも狭くなるように設定している。即ち、酸系のエッチング液によりＩＴＯ膜をエッチングして画素表示電極１５'を形成する場合、エッチングが等方的に進むため、エッチングマスクとなるレジストパターン２７よりも画素表示電極１５'は小さく形成される。この画素表示電極１５'とレジストパターン２７との差の分だけレジストパターン２７を行選択線２または列信号線１２に重なるように形成することで、画素表示電極１５'と行選択線２または列信号線１２との重なりをなくし、かつ、画素表示電極１５'と行選択線２または列信号線１２との間隙を最小にすることができる。
【００１５】図３（ａ）〜（ｃ）及び図４（ｄ）〜（ｆ）は、本発明の液晶表示装置の製造方法を説明する工程別の断面図である。これらの図においては、図２と同一部分を示している。
（ａ）第１工程
絶縁性の透明基板１上に、クロムやモリブデン等の高融点金属をスパッタ法により積層し、高融点金属膜２１を形成する。この高融点金属膜２１上に、所定の形状を有するレジスト層２２を形成し、このレジスト層２２をマスクとしてエッチングすることで、行走査線２と共にゲート電極３を形成する
（・・・途中省略・・・）
（ｅ）第５工程
多結晶シリコン膜６上にプラズマＣＶＤ法により酸化シリコンを積層し、連続して、窒化シリコンを積層する。これにより、酸化シリコン膜８及び窒化シリコン膜９の２層からなる層間絶縁膜が形成される。酸化シリコン膜８及び窒化シリコン膜９を形成した後、窒素雰囲気中で加熱し、窒化シリコン膜９内に含まれる水素を多結晶シリコン膜６へ導入する。これにより、多結晶シリコン膜６内の結晶欠陥が水素で埋められる
　
ウ　「【００１８】以上の第１乃至第６工程により、図２に示す構造を有するボトムゲート型の薄膜トランジスタが形成される。
図５は、本発明の第２の実施形態を説明する平面図であり、図６は、そのＸ−Ｘ線の断面図である
【００１９】
絶縁性の透明基板３１の表面に、窒化シリコン膜３２及び酸化シリコン膜３３が積層される
酸化シリコン膜３３上の所定の領域に、薄膜トランジスタの活性領域となる半導体膜としての多結晶シリコン膜３４が積層される
【００２０】
多結晶シリコン膜３４が積層された酸化シリコン膜３３上に、ゲート絶縁膜となる酸化シリコン膜３５が積層される。そして、酸化シリコン膜３５上に、タングステンやクロム等の高融点金属からなる行走査線３６が配置される
行走査線３６に連続し、多結晶シリコン膜３４と交差してゲート電極３７が配置される。このゲート電極３７に被われた多結晶シリコン膜３４がチャネル領域３４ｃとなり、その他の多結晶シリコン膜３４がソース領域３４ｓ及びドレイン領域３４ｄとなる。ゲート電極３７が配置された酸化シリコン膜３５上に、酸化シリコン膜３８及び窒化シリコン膜３９が積層される。この酸化シリコン膜３８及び窒化シリコン膜３９により、多結晶シリコン膜３４を保護する層間絶縁膜が形成される。層間絶縁膜には、多結晶シリコン膜３４に達するコンタクトホール４０が設けられ、ソース領域３４ｓ及びドレイン領域３４ｄに接続されるソース電極４１ｓ及びドレイン電極４１ｄが配置される
ドレイン電極４１ｄは、行走査線３６と交差する方向に延在し、列信号線４２を構成する
【００２１】窒化シリコン膜３９上に、ソース電極４１ｓ及びドレイン電極４１ｄを被って表面を平坦にするアクリル樹脂層４３が積層される。さらに、アクリル樹脂層４１にソース電極４１ｓに達するコンタクトホール４４が設けられ、ソース電極４１ｓに接続される画素表示電極４５が、アクリル樹脂層４３上に広がるように配置される。画素表示電極４５の形成においては、図１及び図２の場合と同様に、端部が行走査線３６または列信号線４２に重なるように形成されるレジストパターン５１をエッチングマスクとして形成される。このとき、レジストパターン５１と行走査線３６または列信号線４２とが重なる幅ｄ１は、エッチング処理の際に画素表示電極４５の側壁がエッチングされて後退する幅ｄ２よりも狭く設定される。従って、画素表示電極４５と行選択線３６または列信号線４２との重なりをなくし、かつ、画素表示電極４５と行選択線３６または列信号線４２との間隙を最小にすることができる。」
　
エ　摘記した上記段落【００２０】の記載を参照すると、第２の実施形態を説明する平面図である図５から、行走査線３６が図面下方に突出してゲート電極３７を形成しており、当該ゲート電極３７が多結晶シリコン膜３４と交差するように配置されていることが見て取れる。つまり、ゲート電極３７は行走査線３６と一体に形成されている。また、行走査線３６は「タングステンやクロム等の高融点金属からなる」ものであるから、ゲート電極３７も同様に「タングステンやクロム等の高融点金属からなる」ものであるということができる。
　
オ　摘記した上記段落【００２０】の記載を参照すると、第２の実施形態を説明する断面図である図６から、層間絶縁膜である窒化シリコン膜３９及び酸化シリコン膜３８を貫通し、ゲート絶縁膜である酸化シリコン膜３５を貫通するように設けられたコンタクトホール４０を介して、ソース電極４１ｓ及びドレイン電極４１ｄが、それぞれ、多結晶シリコン膜３４内に形成されたソース領域３４ｓ及びドレイン領域３４ｄに接続されていることが見て取れる。
　
カ　摘記した上記段落【００２０】の記載を参照すると、第２の実施形態を説明する断面図である図６から、多結晶シリコン膜３４を保護する層間絶縁膜である、酸化シリコン膜３８及び窒化シリコン膜３９はいずれも、少なくとも、多結晶シリコン膜３４の全面を覆う領域において形成されていることが見て取れる。
　
キ　摘記した上記段落【００２０】の記載を参照すると、第２の実施形態を説明する平面図である図５と断面図である図６から、ソース領域３４ｓに接続されるソース電極４１ｓは、その平面形状が矩形状の導電体で、画素表示電極４５と接続していることが見て取れる。また、ドレイン領域３４ｄに接続されるドレイン電極４１ｄは、列信号線４２（図５の「１２」は「４２」の誤記と認められる。）として図５の紙面上下方向に延在しているので、配線の一部として形成されていることが見て取れる。
　
ク　摘記した上記段落【００２０】では、ゲート電極３７と一体に形成される行走査線３６の製法について、「酸化シリコン膜３５上に、タングステンやクロム等の高融点金属からなる行走査線３６が配置される。」と記載されているのみで、その詳細は記載されていないが、摘記した上記段落【００１５】では、第１の実施形態におけるゲート電極の製造方法について、「絶縁性の透明基板１上に、クロムやモリブデン等の高融点金属をスパッタ法により積層し、高融点金属膜２１を形成する。この高融点金属膜２１上に、所定の形状を有するレジスト層２２を形成し、このレジスト層２２をマスクとしてエッチングすることで、行走査線２と共にゲート電極３を形成する。」と記載されており、第１の実施形態と第２の実施形態のいずれにおいても、ゲート電極がクロム等の高融点金属から形成されていることから、第２の実施形態においても第１の実施形態と同様のスパッタ法が採用されているものと認められる。
 　 
（２）引用発明
　以上、上記（１）のア〜クの記載事項から、第２の実施形態について記載された部分に注目して総合すると、引用例１には、以下に示すアクティブマトリクス方式の液晶表示装置の製造方法（以下「引用発明」という。）が開示されていると認められる。
　
「絶縁性の透明基板３１上に積層された窒化シリコン膜３２及び酸化シリコン膜３３の上に、多結晶シリコン膜３４が積層され、
　前記多結晶シリコン膜３４が積層された前記酸化シリコン膜３３上に、酸化シリコン膜３５からなるゲート絶縁膜が積層され、
　前記ゲート絶縁膜上に、スパッタ法によって、タングステンやクロム等の高融点金属からなるゲート電極３７が、前記多結晶シリコン膜３４と交差するように形成され、
　前記ゲート電極３７が形成された前記ゲート絶縁膜上に、層間絶縁膜である、酸化シリコン膜３８及び窒化シリコン膜３９が積層され、
　前記層間絶縁膜と前記ゲート絶縁膜とを貫通するようにコンタクトホール４０が設けられ、
　前記コンタクトホール４０を介して前記多結晶シリコン膜３４内に形成されたソース領域３４ｓ及びドレイン領域３４ｄのそれぞれに接続するソース電極４１ｓ及びドレイン電極４１ｄを形成することを特徴とする、アクティブマトリクス方式の液晶表示装置の製造方法。」
　
（３）引用例２の記載事項
　本願の優先権主張日前に日本国内において頒布され、平成２５年８月３０日付けで通知された拒絶理由において引用文献２として引用された刊行物である、特開平７−１８３５３２号公報（以下「引用例２」という。）には、「薄膜半導体装置の製造方法」（発明の名称）に関して、図２、３とともに、次の記載がある。
　
ア「【０００１】
【産業上の利用分野】本発明は薄膜半導体装置の製造方法に関する。より詳しくは、
水素化処理による薄膜トランジスタの特性改善技術に関する
【０００２】
【従来の技術】図５を参照して、従来の水素化処理方法を簡潔に説明する。図示する様に、ガラス基板１０１の表面には多結晶シリコンからなる半導体薄膜１０２が所定の形状にパタニングされており素子領域を形成する。半導体薄膜１０２には不純物が高濃度に拡散されたソース領域Ｓとドレイン領域Ｄとが形成されており両者の間にチャネル領域Ｃｈが設けられる。チャネル領域Ｃｈの上方にはゲート酸化膜１０３及びゲート窒化膜１０４を介してゲート電極Ｇが形成されており、薄膜トランジスタ（ＴＦＴ）を構成する。このＴＦＴは第１層間絶縁膜１０５により被覆されている。この第１層間絶縁膜１０５に設けられた第１コンタクトホールを介して配線電極１０６がソース領域Ｓに電気接続されている。第１層間絶縁膜１０５の上にはさらに第２層間絶縁膜１０７が成膜される。この第２層間絶縁膜１０７の上にはＩＴＯ等の透明導電膜からなる画素電極１０８がパタニング形成されており、第２コンタクトホールを介してＴＦＴのドレイン領域Ｄに電気接続されている。第２層間絶縁膜１０７の表面にはオーバーパッシベーション膜としてＰ−ＳｉＮ膜１０９がパタニング形成される
。Ｐ−ＳｉＮ膜１０９は比較的ポーラスな構造を有するとともに相当量の水素原子を含有しており水素供給源である。ＴＦＴを形成した後Ｐ−ＳｉＮ膜１０９を成膜しフォーミングアニールを行なう事により、水素原子Ｈが拡散し第２層間絶縁膜１０７、第１層間絶縁膜１０５、ゲート酸化膜１０３等を通過して多結晶シリコンからなる半導体薄膜１０２中に導入できる。水素化処理によって導入された水素原子Ｈは多結晶シリコンの結晶粒界に拡散しダングリングボンドと結合する為、トラップ密度は小さくなり障壁ポテンシャルが低くなる。この為多結晶シリコンＴＦＴ内でのキャリア移動度が高くなりオン電流を増加できる。又トラップ準位が減少する事によりリーク電流を抑制できる。さらには、導入された水素原子の一部は半導体薄膜とゲート酸化膜の境界にある界面準位とも結合するので、トランジスタの閾値電圧を低くできる
　
イ「【００１１】次に図２及び図３を参照して本発明にかかる薄膜半導体装置製造方法の具体例を詳細に説明する。先ず最初に図３に示した工程Ａでガラス基板５１を用意する。このガラス基板５１の水素化処理を行ない予め欠陥準位を低減化しておく。水素化処理の具体的な方法は、前述した４通りのうちから１つを適宜選択すれば良い。本例では第３の方法を採用した。即ちＣＶＤ装置にガラス基板５１を投入し、水素を含有する加圧ガス雰囲気下で加熱処理を行なった。次に工程Ｂで、引き続きＣＶＤ装置によりガラス基板５１の表面に多結晶シリコンからなる半導体薄膜５２を成膜した。さらに所定の形状にパタニングして素子領域とした。パタニングされた半導体薄膜５２の上にゲート絶縁膜５３を形成する。このゲート絶縁膜５３はシリコン酸化膜及びシリコン窒化膜の２層構造からなる。ゲート絶縁膜５３の上にゲート電極５４をパタニング形成する。ゲート電極５４は例えば低抵抗化された多結晶シリコンからなる。ゲート電極５４をマスクとして例えばイオンインプランテーション等により不純物イオンを半導体薄膜５２に注入しソース及びドレインとなる不純物領域を形成する。これにより薄膜トランジスタ５５が得られる。
次に工程Ｃで薄膜トランジスタ５５を第１層間絶縁膜５６で被覆する。第１層間絶縁膜５６は例えばＰＳＧ等からなり、ＣＶＤ法によりガラス基板５１の全面に堆積される。ＰＳＧは吸湿性を有しており好適な水素供給源となる
【００１２】次に図３の工程Ｅに移り、第１層間絶縁膜５６の上に全面的にアルミニウム等の金属膜を堆積する。この金属膜を所定の形状にパタニングし薄膜トランジスタ５５の
ソース領域Ｓに導通する配線電極５９を形成する
次に工程Ｆで、配線電極５９を被覆する様に第２層間絶縁膜６２を成膜する。この第２層間絶縁膜６２は例えばＰＳＧをＣＶＤ法等により堆積して得る。従ってこの第２層間絶縁膜６２も好適な水素供給源となる
次に工程Ｇで第２層間絶縁膜６２の上にプラズマ窒化膜（Ｐ−ＳｉＮ）等からなるキャップ膜６３を重ねて成膜する。このキャップ膜６３を所定の形状にエッチングして薄膜トランジスタ５５を選択的に被覆する様にする。この状態でフォーミングアニールを行なう事により、第１層間絶縁膜５６及び第２層間絶縁膜６２に含有された水素原子が薄膜トランジスタ５５に導入されその特性が改善できる
さらにＩＴＯ等からなる透明導電膜を成膜し所定の形状にパタニングして画素電極６４を形成する。この画素電極６４はコンタクトホールを介して薄膜トランジスタ５５のドレイン領域Ｄに電気接続する
　
　以上、上記ア，イの記載事項を総合すると、引用例２には、ガラス基板５１上に薄膜トランジス５５を形成し、前記薄膜トランジスタ５５が形成された前記ガラス基板を、ともに水素供給源となる第１層間絶縁膜５６及び第２層間絶縁膜で被覆し、さらに、前記薄膜トランジスタ５５を選択的に被覆するようにプラズマ窒化膜からなるキャップ膜６３を形成し、フォーミングアニールを行うことにより上記薄膜トランジスタ５５を水素化処理することを特徴とする、薄膜半導体装置の製造方法方法が記載されている。
　
２　対比 
　本願発明１と引用発明とを対比する。
ア　引用発明の「絶縁性の透明基板３１上に積層された窒化シリコン膜３２及び酸化シリコン膜３３」は、表面が酸化シリコンからなる絶縁表面となっているから、本願発明１の「絶縁表面」に相当している。
　
イ　引用発明の「多結晶シリコン膜３４」、「酸化シリコン膜３５からなるゲート絶縁膜」は、それぞれ、本願発明１の「半導体膜」、「ゲート絶縁膜」に相当している。
　
ウ　上記アとイの検討を勘案すると、引用発明の「絶縁性の透明基板３１上に積層された窒化シリコン膜３２及び酸化シリコン膜３３の上に、多結晶シリコン膜３４が積層され、
　前記多結晶シリコン膜３４が積層された前記酸化シリコン膜３３上に、酸化シリコン膜３５からなるゲート絶縁膜が積層され」ることは、本願発明１の「絶縁表面上に半導体膜、及び前記半導体膜上にゲート絶縁膜を形成」することに相当している。
　
エ　引用発明の「ゲート電極３７」は、上記１（１）のエで検討したように、行走査線３６という配線の一部として形成されているから、本願発明１の「ゲート配線」に相当しており、そのため、引用発明の「前記ゲート絶縁膜上に、スパッタ法によって、タングステンやクロム等の高融点金属からなるゲート電極３７が、前記多結晶シリコン膜３４と交差するように形成され」ることと、本願発明１の「タングステンを有するターゲットを用い且つスパッタガスとしてアルゴンを用い、スパッタ法によって、前記ゲート絶縁膜上に前記タングステンを有するゲート配線を形成」することとは、「スパッタ法によって、前記ゲート絶縁膜上にタングステンを有するゲート配線を形成」する点で共通している。
　
オ　引用発明の「層間絶縁膜」である「酸化シリコン膜３８」及び「窒化シリコン膜３９」は、いずれも、「前記ゲート電極３７が形成された前記ゲート絶縁膜上」に形成されているから、それぞれ、本願発明１の「前記ゲート配線上に設けられ」た「第１の絶縁膜」及び「第２の絶縁膜」に相当している。また、引用発明の「前記層間絶縁膜」「を貫通するように」設けられた「コンタクトホール４０」は、本願発明１の「第１の絶縁膜、及び前記第１の絶縁膜上に第２の絶縁膜」が有する「開口部」に相当している。
　
カ　上記１（１）のキで検討したように、引用発明の「ドレイン電極４１ｄ」は、列信号線４２の一部として形成されているものであり、引用発明の「ソース電極４１ｓ」は、平面矩形状の導電体で、画素表示電極４５と接続するためのものである。
　一方、本願発明１の「ソース配線」と「ドレイン配線」は、本願明細書の段落【０１３０】の記載によれば、実施例８を開示した、図１８の第２配線１８５４、１８５７のいずれかに対応するものと認められる。そして、図１９（Ｂ）も参照すると、上記第２配線１８５４は図１９（Ｂ）において紙面上下方向に延在する配線として形成されているものであり、上記第２配線１８５７は画素電極１８６２と接続するものである。ここで、第２配線１８５４、１８５７のいずれが、「ソース配線」と「ドレイン配線」であるかは、上記段落【０１３０】の記載からは明らかではない。しかしながら、実施例１を説明した図５において、画素ＴＦＴに接続する配線のうち、画素電極１６１に接続する配線がドレイン配線であり、他方の配線１５４がソース配線であることを勘案すれば、本願発明１の「ドレイン配線」は、画素電極１８６２と接続する第２配線１８５７に対応するものであり、本願発明１の「ソース配線」は、第２配線１８５４に対応するものと認められる。
　また、本願明細書の段落【００３０】には、「電極」とは「配線」の一部であり、「電極」という文言に「配線」は常に含められている、とも記載されているので、電極と配線には実質的な相違は無い。
　以上の検討事項を総合すると、引用発明における、画素表示電極４５に接続する「ソース電極４１ｓ」は、本願発明１における、画素電極に接続する「ドレイン配線」に相当するものであり、引用発明における「ドレイン電極４１ｄ」は、本願発明１の「ソース配線」に相当している。
　
キ　引用発明の「前記コンタクトホール４０を介して前記多結晶シリコン膜３４内に形成されたソース領域３４ｓ及びドレイン領域３４ｄのそれぞれに接続するソース電極４１ｓ及びドレイン電極４１ｄを形成する」ことと、本願発明１の「前記開口部を介して前記半導体膜と電気的に接続し、且つ前記ゲート配線と重なるソース配線またはドレイン配線を形成」することとは、上記イ、オ、カの検討事項を勘案すると、「前記開口部を介して前記半導体膜と電気的に接続するソース導電体またはドレイン配線を形成」する点で共通している。
　
キ　引用発明の「アクティブマトリクス方式の液晶表示装置」は、本願発明１の「半導体装置」に相当している。
　
　そうすると、本願発明１と引用発明１の一致点と相違点は以下のとおりとなる。 　
 ≪一致点≫
　絶縁表面上に半導体膜、及び前記半導体膜上にゲート絶縁膜を形成し、
　スパッタ法によって、前記ゲート絶縁膜上にタングステンを有するゲート配線を形成し、
　前記ゲート配線上に設けられ且つ開口部を有する第１の絶縁膜、及び前記第１の絶縁膜上に第２の絶縁膜を形成し、
　前記開口部を介して前記半導体膜と電気的に接続するソース配線またはドレイン配線を形成することを特徴とする半導体装置の作製方法。
　
 ≪相違点≫
 ≪相違点１≫
　本願発明１と引用発明は、いずれも、「ゲート配線」が「スパッタ法」で形成される点で共通しているものの、本願発明１の「スパッタ法」は、「タングステンを有するターゲットを用い且つスパッタガスとしてアルゴンを用い」るものであるのに対して、引用発明の「スパッタ法」は、その詳細が不明である点。
　
 ≪相違点２≫
　本願発明１では、「ソース配線またはドレイン配線」は「前記ゲート配線と重なる」ように形成されるのに対して、引用発明では、「ソース電極４１ｓ」又は「ドレイン電極４１ｄ」のいずれかが、本願発明１の「ゲート配線」に相当する「ゲート電極３７」と重なるように形成する点が特定されていない点。
 　 
 ≪相違点３≫
　本願発明１においては、「前記第２の絶縁膜は、前記ゲート配線と前記ソース配線またはドレイン配線とが重なる領域に選択的に形成される」ものであるのに対して、引用発明においては、本願発明１の「第２の絶縁膜」に相当する「窒化シリコン膜３９」は、「前記ゲート電極３７が形成された前記ゲート絶縁膜上に」形成されており、特定の領域に選択的に形成されるものではない点。
　
３　判断 
（１）　相違点２について
　上記相違点のうち、相違点２及び相違点３について検討する。
　最初に、相違点２について検討する。
　アクティブマトリクス方式の液晶表示装置の技術分野において、画素領域のＴＦＴ（薄膜トランジスタ）のソース電極又はドレイン電極のうち、画素電極に接続されない側の電極を、当該ＴＦＴの少なくともゲート電極と重なるように形成することは、以下の周知例１、２に記載されているように、当業者には周知の事項である。
　
・本願の優先権主張日前に日本国内において頒布され、拒絶査定において周知の文献として引用された刊行物である、特開平１０−３０１１００号公報（以下「周知例１」という。）には、「液晶装置及びその製造方法、並びに投写型表示装置」（発明の名称）に関して、図４、５とともに、次の記載がある。
　
ア「【０００１】
【発明の属する技術分野】本発明は液晶装置、投写型表示装置、及び液晶装置の製造方法に関するものである。さらに詳しくは、
薄膜トランジスタ（以下、ＴＦＴと称す。）を画素スイッチング用素子として用いた液晶装置における遮光構造に関する
【０００２】
【従来の技術】従来、
アクティブマトリクス駆動方式の液晶装置としては
各画素電極にＴＦＴを介して電圧を印加して、液晶を駆動する構成が実用化されている
【０００３】アクティブマトリクス駆動方式の液晶装置にあっては、表示の高精細化を図ることを目的に対向基板にブラックマトリクス（あるいはブラックストライプ）と呼ばれるクロム膜あるいはアルミニウム膜等で形成した遮光膜が形成されている。また、この遮光膜を画素スイッチング用ＴＦＴと重なるように形成し
、対向基板側から入射される光が画素スイッチング用ＴＦＴのチャネル領域及びその接合領域に光が届いて画素スイッチング用ＴＦＴにリーク電流が流れないような構成をとっている
　
イ「【００４８】図５は図４（Ｂ）のＡ−Ａ’断面図である。
【００４９】
画素スイッチング用ＴＦＴ１０２
走査線２（ゲート電極）と
データ線３（ソース電極）に第２層間絶縁膜１３のコンタクトホール５を介して電気的に接続される高濃度ソース領域１ａ
画素電極１４に第２層間絶縁膜１３及び第３層間絶縁膜１５に形成されたコンタクトホール４を介して電気的に接続された高濃度ドレイン領域１ｂ
【００５０】本形態において、
ＴＦＴ１０２はデータ線３の下方を利用して構成され、走査線２のうち少なくともゲート電極、すなわち画素スイッチング用ＴＦＴ１０２のチャネル領域１ｃ及び低濃度ソース・ドレイン領域１ｄ、１ｅはデータ線３に覆われた状態にある。これにより、対向基板３１側からの入射光が画素スイッチング用ＴＦＴ１０２のチャネル領域１ｃ及び低濃度ソース・ドレイン領域１ｄ、１ｅに照射されることがないため、光によるＴＦＴのリーク電流を低減できる
　
・本願の優先権主張日前に日本国内において頒布され、拒絶査定において周知の文献として引用された刊行物である、特開平１１−８４４２２号公報（以下「周知例２」という。）には、「液晶表示パネル」（発明の名称）に関して、図９とともに、次の記載がある。
　
ア「【０００１】
【発明の属する技術分野】本発明は、
ＴＦＴ（薄膜トランジスタ）駆動によるアクティブマトリクス駆動方式の液晶表示パネルの技術分野に属し
　
イ【００３８】ここで、
一般には、チャネルが形成されるｐ−Ｓｉ層３２は、光が入射するとｐ−Ｓｉが有する光電変換効果により光電流が発生してしまいＴＦＴ３０のトランジスタ特性が劣化する
ゲート電極３１を上側から覆うようにソース電極３５（信号電極）をＡｌ等の不透明な金属薄膜から形成すれば、ブラックマトリクス２３と共に又は単独で、ｐ−Ｓｉ層３２への入射光（即ち、図１で上側からの光）の入射を効果的に防ぐことが出来る
　
ウ「【００６５】次に図９の工程（８）に示すように、第２層間絶縁層４２の上に、スパッタリング処理等により、
Ａｌ等の低抵抗金属や金属シリサイド等を、約１０００〜５０００Åの厚さに堆積し、更にフォトリソグラフィ工程、ウエットエッチング工程等により、ソース電極３５（信号電極）を形成する
【００６６】この場合、
ソース電極３５（信号電極）を、ブラックマトリクス２３が覆う領域の一部又は全部に対応する遮光膜として配置すれば、Ａｌ等の金属膜や金属シリサイド膜の持つ遮光性により、ブラックマトリクス２３の一部又は全部を省略することも可能となる
【００６７】次に図９の工程（９）に示すように、ソース電極３５（信号電極）上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化膜や酸化シリコン膜等からなる第３層間絶縁層４３を形成する。第３層間絶縁層４３の層厚は、約５０００〜１５０００Åが好ましい。或いは、このようなシリケートガラス膜に代えて又は重ねて、有機膜やＳＯＧ（スピンオンガラス）をスピンコートして平坦な膜を形成してもよく、又はＣＭＰ処理を施してもよい。
【００６８】更に、
画素電極１１とドレイン領域３６とを電気的接続するためのコンタクトホール３８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する
【００６９】次に図９の工程（１０）に示すように、
第３層間絶縁層４３の上に、スパッタリング処理等により、ＩＴＯ膜等の透明導電性薄膜を、約５００〜２０００Åの厚さに堆積し、更にフォトリソグラフィ工程、ウエットエッチング工程等により、画素電極１１を形成する
　
　したがって、アクティブマトリクス方式の液晶表示装置の技術分野において、画素領域のＴＦＴに入射する光によって、ＴＦＴにリーク電流が発生したり、ＴＦＴの特性が劣化するという課題に対して、ＴＦＴのソース電極又はドレイン電極のうち、画素電極に接続されない側の電極をゲート電極に重ねるように形成するという技術は、上記周知例１，２に記載されているように周知の技術であり、引用発明も、アクティブマトリクス方式の液晶表示装置の画素領域のＴＦＴについての発明であるから、引用発明が上記課題を有することは、当業者であれば直ちに察知し得たことである。
　したがって、引用発明において、画素表示電極に接続されない側の電極である「ドレイン電極４１ｄ」を「ゲート電極３７」と重なるように形成すること、即ち、相違点２に係る本願発明１の構成とすることは、当業者が容易になし得たことである。
　
（２）　相違点３について
　相違点２についての上記検討に基づいて、引用発明において、「ドレイン電極４１ｄ」を「ゲート電極３７」と重なるように形成した場合において、仮に、本願発明１の「第２の絶縁膜」に相当する「窒化シリコン膜３９」を、「ドレイン電極４１ｄ」と「ゲート電極３７」が「重なる領域に選択的に形成される」ものとする。
　このとき、「窒化シリコン膜３９」は、「多結晶シリコン膜３４」の全体を覆うものではなくなり、「多結晶シリコン膜３４」一部のみを覆うものとなる。
　しかしながら、上記１（１）イで摘記した引用例１の段落【００１５】には、「（ｅ）第５工程・・・酸化シリコン膜８及び窒化シリコン膜９を形成した後、窒素雰囲気中で加熱し、窒化シリコン膜９内に含まれる水素を多結晶シリコン膜６へ導入する。これにより、多結晶シリコン膜６内の結晶欠陥が水素で埋められる。」と記載されているように、第１の実施形態において層間絶縁膜として形成される「窒化シリコン膜９」は、単に層間絶縁膜として機能するのみならず、多結晶シリコン膜９内の結晶欠陥を埋めるための水素の供給源として機能しているものである。そして、引用例１の第２の実施形態の記載に基づいて認定された引用発明においても、「層間絶縁膜」として形成される「窒化シリコン膜３９」は、上記「窒化シリコン膜９」と同様に、多結晶シリコンの結晶欠陥を埋めるために水素の供給源としての機能を有するものと認められる。
　したがって、引用発明において、仮に、「窒化シリコン膜３９」を、「ドレイン電極４１ｄ」と「ゲート電極３７」が「重なる領域に選択的に形成される」ものとすると、「窒化シリコン膜３９」は「多結晶シリコン膜３４」の一部のみを覆うものとなるので、「多結晶シリコン膜３４」のうち「窒化シリコン膜３９」によって覆われなくなった箇所に含まれる結晶欠陥については、水素によって十分に埋めることができなくなってしまい、薄膜トランジスタの特性の十分な改善がなされないものとなる。
　したがって、引用発明において、「窒化シリコン膜３９」を、「ドレイン電極４１ｄ」と「ゲート電極３７」が「重なる領域に選択的に形成される」ものとすることには、阻害要因が存在する。
　
　以上から、引用発明において、「ドレイン電極４１ｄ」を「ゲート電極３７」と重なるように形成した場合において、「窒化シリコン膜３９」を「ドレイン電極４１ｄ」と「ゲート電極３７」が「重なる領域に選択的に形成される」ものとすること、すなわち、上記相違点２及び相違点３に係る本願発明１の構成を同時に採用することが、当業者にとって容易になし得たことであるということはできない。
　
　なお、引用例２には、上記１（３）に記載したように、「ガラス基板５１上に薄膜トランジス５５を形成し、前記薄膜トランジスタ５５が形成された前記ガラス基板を、ともに水素供給源となる第１層間絶縁膜５６及び第２層間絶縁膜で被覆し、さらに、
薄膜トランジスタを選択的に被覆するようにプラズマ窒化膜からなるキャップ膜６３を形成
　
　したがって、他の相違点について検討するまでもなく、本願発明１は、引用発明に基いて、当業者が容易に発明をすることができたものであるとはいえない。 
　
（３）　本願発明２〜７について
　本願請求項２は、本願発明１を特定する全ての記載である「絶縁表面上に半導体膜、及び前記半導体膜上にゲート絶縁膜を形成し、
　タングステンを有するターゲットを用い且つスパッタガスとしてアルゴンを用い、スパッタ法によって、前記ゲート絶縁膜上に前記タングステンを有するゲート配線を形成し、」及び「前記ゲート配線上に設けられ且つ開口部を有する第１の絶縁膜、及び前記第１の絶縁膜上に第２の絶縁膜を形成し、
　前記開口部を介して前記半導体膜と電気的に接続し、且つ前記ゲート配線と重なるソース配線またはドレイン配線を形成し、
　前記第２の絶縁膜は、前記ゲート配線と前記ソース配線またはドレイン配線とが重なる領域に選択的に形成されることを特徴とする半導体装置の作製方法。」を含み、さらに、「加熱処理又はレーザ処理により、前記半導体膜に含まれる不純物元素の活性化を行うとともに、前記ゲート配線の表面に前記タングステンの窒化物を形成し、」なる形成工程を含むものであるところ、本願発明１が、上記のように、引用発明に基づいて、当業者が容易に発明をすることができたものであるとはいえないことから、本願発明２も、本願発明１と同様に、引用発明に基づいて当業者が容易に発明をすることができたものであるとはいえない。
　
　また、本願発明３〜７は、請求項１又は請求項２を直接または間接に引用して、これをさらに限定する発明であるところ、本願発明１及び本願発明２が、上記のように、引用発明に基づいて、当業者が容易に発明をすることができたものであるとはいえないことから、本願発明３〜７も、本願発明１及び本願発明２と同様に、引用発明に基づいて当業者が容易に発明をすることができたものであるとはいえない。
　
第５　むすび 
　以上のとおり、本願発明１〜本願発明７はいずれも、引用例２と周知文献１、２の記載事項を勘案したとしても、引用発明に基いて、当業者が容易に発明をすることができたものであるということはできないから、原査定の理由によっては、本願を拒絶することはできない。 
　また、他に本願を拒絶すべき理由を発見しない。 
　よって、結論のとおり審決する。