【事件の表示】
　特願２００１−　７７３５２「半導体素子の製造方法」拒絶査定不服審判事件〔平成１４年　１月２５日出願公開、特開２００２−　２５９３１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１３年　３月１９日（パリ条約による優先権主張２０００年　６月２８日、韓国）の出願であって、平成２３年１１月１５日付けで拒絶理由が通知され、平成２４年　２月２０日に意見書及び手続補正書が提出されたが、同年　３月　６日付けで拒絶査定され、これを不服として、同年　７月１３日に審判請求がされるとともに手続補正書が提出されたものである。
　
　
第２　補正の却下の決定
　平成２４年　７月１３日に提出された手続補正書による補正（以下「本件補正」という。）についての補正の却下の決定
　
［補正の却下の決定の結論］
　本件補正を却下する。
　
［理由］
１　本件補正の内容
　本件補正は、特許請求の範囲及び明細書を補正するものであり、特許請求の範囲の請求項１についての補正の内容は、以下のとおりである。
　（なお、平成２４年　２月２０日に提出された手続補正書による補正（以下「補正前」という。）における特許請求の範囲に係る補正は、請求項６についてのみ行われており、請求項１については、出願当初の願書に添付した特許請求の範囲の請求項１から補正されていないが、以下、「補正前の請求項１」という。）
　
〈補正事項〉
　請求項１についての本件補正は、補正前の請求項１の「半導体基板表面に低エネルギー不純物イオン注入を実施して、デルタドーピング層を形成する第１ステップ」、「第１ステップによりデルタドーピング層が形成された」及び「上記デルタドーピング層にイオン注入された」を、それぞれ、補正後の請求項１において、「半導体基板表面に
しきい値電圧の調節のためのチャネルイオンとして、１×１０
１２
〜５×１０
１３
／ｃｍ
２
のドーズ量を有するホウ素イオンを、０．１〜５ｋｅＶのイオン注入エネルギーでイオン注入してドーピング層
ドーピング層
ドーピング
　
２　補正の適否
　上記補正事項は、補正前の請求項１の「低エネルギー不純物イオン注入」を、「
しきい値電圧の調節のためのチャネルイオンとして、１×１０
１２
〜５×１０
１３
／ｃｍ
２
のドーズ量を有するホウ素イオンを、０．１〜５ｋｅＶのイオン注入エネルギーでイオン注入
　
　したがって、本件補正は、特許法第１７条の２第３項に規定する要件を満たし、平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第４項第２号及び第４号に規定する要件を満たす。
　
　そこで、以下、本件補正後の特許請求の範囲に記載された発明が、特許出願の際独立して特許を受けることができるものか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条第５項の規定を満たすか）否かについて、請求項１に係る発明について検討する。
　
３　独立特許要件を満たすか否かの検討
（１）本願補正発明
　本件補正後の請求項１に係る発明（以下「本願補正発明」という。）は、次のとおりである。
　
　「【請求項１】
　半導体基板表面にしきい値電圧の調節のためのチャネルイオンとして、１×１０１２〜５×１０１３／ｃｍ２のドーズ量を有するホウ素イオンを、０．１〜５ｋｅＶのイオン注入エネルギーでイオン注入してドーピング層を形成する第１ステップと、
　上記第１ステップによりドーピング層が形成された半導体基板の上面全体にレーザー熱処理を実施して、上記ドーピング層にイオン注入された不純物を活性化させる第２ステップと、
　上記第２ステップにより不純物が活性化された半導体基板の上面全体に、選択的エピタキシャル成長法を利用してエピタキシャルシリコン層を形成する第３ステップと、
　上記エピタキシャルシリコン層上に、ゲート酸化膜及びゲート電極を形成する第４ステップと、
　上記ゲート電極の両側面の半導体基板にソース／ドレイン領域を形成する第５ステップと、
を含んでなることを特徴とする半導体素子の製造方法。」
　
（２）原査定で引用された引用文献の表示
　原査定の拒絶の理由に引用された引用文献１〜５のうち、引用文献１、引用文献２及び引用文献４は、以下のとおり。
　　引用文献１：特開昭５６−２４９５４号公報
　　引用文献２：特開平９−２４６５３４号公報
　　引用文献４：特開２０００−８２６７８号公報
　
（３）引用刊行物の記載事項
　　ア　刊行物１の記載事項
　原査定の拒絶の理由に引用文献２として引用された、本願の優先権主張日前に日本国内において頒布された刊行物である、特開平９−２４６５３４号公報（以下「刊行物１」という。）には、「ｐＭＯＳの製造方法、及びＣＭＯＳの製造方法」（発明の名称）に関して、図１及び図２とともに、次の記載がある。
　
　（刊１ア）「【００２１】・・（略）・・なお、以下の説明中で挙げる使用材料及びその量、処理時間、処理温度、膜厚などの
数値的条件は、これら発明の範囲内の好適例にすぎない
これら条件にのみ限定されるものではない
【００２２】・・（略）・・
【００２４】・・（略）・・シリコン基板１１に、既知の方法例えばＬＯＣＯＳ法により素子間分離用絶縁膜１５を形成する。・・（略）・・Ｐウエル１３ａは、例えばボロン（Ｂ）を用いしかも注入エネルギーが４００ＫｅＶでかつドーズ量が１×１０１３ｃｍ−２の条件でイオン注入することにより形成でき、・・（略）・・
【００２５】次に、ｎＭＯＳ形成予定領域Ｎの一部領域であって後にゲート電極下にほぼなる領域１７ａに、ショートチャネル効果を抑えるためのいわゆるパンチスルーサプレッションインプラ及び
しきい値電圧を制御するためのいわゆるチャネルインプラを、イオン注入法によりそれぞれ行なう
イオン注入された領域を、チャネルインプラ等を行なった領域１７ａ
領域１７ａに、ボロンを例えば注入エネルギーが４５ＫｅＶでかつドーズ量が４×１０
１２
／ｃｍ
２
の条件で
イオン注入することにより行なえる
【００２６】次に、この試料を、
例えば９００℃の温度で１分間熱処理して、イオン注入によりアモルファス化したシリコン基板１１の表面を再結晶化する
ＵＨＶ−ＣＶＤ法によりｐ型不純物を含むシリコン膜１９ａ，１９ｂを
エピタキシャル成長させて形成する
【００２７】・・（略）・・ｎＭＯＳの場合、
シリコン基板１１及びシリコン膜１９ａから構成される半導体の表面の領域にチャネルが形成
【００２８】次に、この試料を酸化炉に入れ、そしてこの炉を８００℃の温度にして、
シリコン膜１９ａ，１９ｂ上に、ゲート酸化膜２１ａ，２１ｂを例えば５ｎｍの膜厚に形成する
【００２９】次に、この試料上に、ＬＰＣＶＤ法によりポリシリコン膜（図示せず）を１５０ｎｍの膜厚に形成し、このポリシリコン膜に拡散法あるいはイオン注入法によりリンを導入する。その後、このポリシリコン膜上にタングシテンシリサイド（ＳｉＷ）膜（図示せず）を１００ｎｍの膜厚に形成する。さらに、このタングシテンシリサイド膜上にゲート電極をパターニングするためのマスクとしてのレジストパターン（図示せず）を形成する。そして、このレジストパターンをマスクとして、上記タングシテンシリサイド膜及びポリシリコン膜の不要部分をそれぞれ好適なエッチング手段により除去する。このようにして、
ｎＭＯＳ形成予定領域のゲート酸化膜２１ａ上に、０．１μｍ程度のゲート長を有しかつポリシリコン膜２３ａ及びタングシテンシリサイド膜２５ａを有したゲート電極２７ａを形成
【００３０】次に、この試料上に、
ｎＭＯＳ形成予定領域の所定部分に浅い接合のｎ型のソース／ドレイン領域２９ａを形成するためのマスクとしてのレジストパターン（図示せず）を形成する
イオン注入法により浅い接合のｎ型のソース／ドレイン領域２９ａを形成する
　（なお、下線は、当審で付加したものであり、以下同様。）
　
　（刊１イ）図２は、図１につづく、第１の実施の形態のＣＭＯＳの製造工程図であり、【００３０】における図２Ｃの説明を参照すると、図２Ｃから、ゲート電極２７ａの両側面のシリコン基板１１に、浅い接合のｎ型のソース／ドレイン領域２９ａが、形成されていることが看取できる。
　
　上記記載によれば、刊行物１には、次の発明（以下、「引用発明」という。）が記載されている。
　
　「シリコン基板１１に、ｎＭＯＳ形成予定領域Ｎの一部領域であって後にゲート電極下にほぼなる領域１７ａに、しきい値電圧を制御するためのチャネルインプラを、ボロンを例えば注入エネルギーが４５ＫｅＶでかつドーズ量が４×１０１２／ｃｍ２の条件で、イオン注入することにより領域１７ａを形成し、
　次に、例えば９００℃の温度で１分間熱処理して、イオン注入によりアモルファス化したシリコン基板１１の表面を再結晶化し、
　その後、ｎＭＯＳ形成予定領域Ｎのシリコン基板１１の表面上に、ＵＨＶ−ＣＶＤ法によりｐ型不純物を含むシリコン膜１９ａを、エピタキシャル成長させて形成し、
　次に、シリコン膜１９ａ上に、ゲート酸化膜２１ａを形成し、
　次に、ゲート酸化膜２１ａ上に、ゲート電極２７ａを形成し、
　この試料上に、ｎＭＯＳ形成予定領域Ｎの所定部分であって、ゲート電極２７ａの両側面のシリコン基板１１に、浅い接合のｎ型のソース／ドレイン領域２９ａを形成する、
ｎＭＯＳの形成方法」
　
　　イ　刊行物２の記載
　原査定の拒絶の理由に引用文献１として引用された、本願の優先権主張日前に日本国内において頒布された刊行物である、特開昭５６−２４９５４号公報（以下「刊行物２」という。）には、「埋込層の形成方法」（発明の名称）に関して、次の記載がある。
　
　（刊２）「半導体基板の所望部分に、ヒ素、アンチモン、リン、ホウ素などの不純物を多量に打込み、つぎに、レーザー光や電子線を照射する。このようにすると、高濃度にイオンを打込まれた領域は、自由電子によるエネルギの吸収によつて、選択的に加熱され、アニールされる。これにより、イオン打込みによつて発生した欠陥は、極めてよく除去され、その上に、良好なエピタキシヤル層を形成することができる。」（１頁右下欄１０〜１８行）
　
　　ウ　刊行物３の記載
　原査定の拒絶の理由に引用文献４として引用された、本願の優先権主張日前に日本国内において頒布された刊行物である、特開２０００−８２６７８号公報（以下「刊行物３」という。）には、「半導体装置及びその製造方法」（発明の名称）に関して、次の記載がある。
　
　（刊３）「【００１５】・・（略）・・シリコン基板３０１に対してボロンを１Ｅ１３／ｃｍ２ ，１ＫｅＶでイオン注入を行ない、イオン注入層３０５を形成する。しかる後、図５（ｃ）のように、１０００℃、１０ｓｅｃのＲＴＡ処理を施して低濃度でかつ浅い接合の第１Ｐ型拡散層３０６を形成する。次に、図６（ａ）のように、アモルファス化イオンとしてＧｅを２Ｅ１４／ｃｍ２ ，５ＫｅＶの条件でイオン注入し、前記低濃度のＰ型拡散層３０６の接合深さよりも浅い表面側の領域をアモルファス化領域３０７として形成する。続いて、５Ｅ１４／ｃｍ２ ，
０．５ＫｅＶでＰ型不純物のボロンをイオン注入する
【００１６】その後、図６（ｂ）のように、前記シリコン基板３０１に対してアモルファス化領域３０７のみが溶融する条件でレーザ光を照射して浅い高濃度のボロン拡散層、すなわち高濃度の第２Ｐ型拡散層３０８を形成する。・・（略）・・」
　
　
（４）対比
　　ア　本願補正発明と引用発明との対比
　　（ア）引用発明の「シリコン基板」、「ｎＭＯＳ」、及び、「しきい値電圧を制御するためのチャネルインプラを」、「ボロンを」「イオン注入することにより」「形成し」た「領域１７ａ」は、それぞれ本願補正発明の「半導体基板」、「半導体素子」、及び、「しきい値電圧の調節のためのチャネルイオンとして」、「ホウ素イオンを」「イオン注入して」「形成した」「ドーピング層」に相当する。
　　（イ）本願補正発明の「１×１０１２〜５×１０１３／ｃｍ２のドーズ量」は、４×１０１２／ｃｍ２のドーズ量を含むから、引用発明の「ドーズ量が４×１０１２／ｃｍ２」は、本願補正発明の「１×１０１２〜５×１０１３／ｃｍ２のドーズ量」に相当する。
　　（ウ）引用発明の「例えば９００℃の温度で１分間熱処理して、イオン注入によりアモルファス化したシリコン基板１１の表面を再結晶化し」は、ボロンがイオン注入された後に、行われるものであるから、本願補正発明の「上記第１ステップによりドーピング層が形成された半導体基板の上面全体にレーザー熱処理を実施して、上記ドーピング層にイオン注入された不純物を活性化させる第２ステップ」とは、「ドーピング層が形成された半導体基板の上面全体に熱処理を実施する」点において一致する。
　　（エ）引用発明の「エピタキシャル成長」に関して、刊行物の【００２４】〜【００２６】の記載によれば、素子間分離用絶縁膜１５以外の、ｎＭＯＳ形成予定領域のシリコン基板１１の表面上及びｐＭＯＳ形成予定領域のシリコン基板１１の表面上にシリコン膜をエピタキシャル成長させることから、引用発明の「エピタキシャル成長」は、「選択的エピタキシャル成長」である。
　また、本願補正発明における選択エピタキシャルシリコン層の形成に際しては、半導体基板上の一部に「素子隔離のためのフィールド酸化膜(図示せず)を形成し」（【００１０】）、フィールド酸化膜領域以外の半導体基板をウェル領域として、その上にシリコン膜を形成することでＮＭＯＳを形成しようとするものであるから、「半導体基板の上面全体」は、あくまでも、不純物が活性化されたＮＭＯＳを形成しようとする領域の上面のみであることは明らかである。
　したがって、引用発明の「ｎＭＯＳ形成予定領域のシリコン基板１１の表面上に、ＵＨＶ−ＣＶＤ法によりｐ型不純物を含むシリコン膜１９ａを、エピタキシャル成長させて形成し」と、本願補正発明の「不純物が活性化された半導体基板の上面全体に、選択的エピタキシャル成長法を利用してエピタキシャルシリコン層を形成する」とは、「熱処理された半導体基板の素子形成領域の上面全体に、選択的エピタキシャル成長法を利用してエピタキシャルシリコン層を形成する」点で一致する。
　
　　イ　一致点及び相違点
　上記「ア（ア）」〜「ア（エ）」から、本願補正発明と引用発明の一致点と相違点は、次のとおりとなる。
　
　　（ア）　一致点
「半導体基板表面にしきい値電圧の調節のためのチャネルイオンとして、１×１０１２〜５×１０１３／ｃｍ２のドーズ量を有するホウ素イオンを、イオン注入してドーピング層を形成する第１ステップと、
　上記第１ステップによりドーピング層が形成された半導体基板の上面全体に熱処理を実施する第２ステップと、
　上記第２ステップにより熱処理された半導体基板の素子形成領域の上面全体に、選択的エピタキシャル成長法を利用してエピタキシャルシリコン層を形成する第３ステップと、
　上記エピタキシャルシリコン層上に、ゲート酸化膜及びゲート電極を形成する第４ステップと、
　上記ゲート電極の両側面の半導体基板にソース／ドレイン領域を形成する第５ステップと、
を含んでなることを特徴とする半導体素子の製造方法。」
　
　　（イ）　相違点
　　　ａ　相違点１
　本願補正発明は、ホウ素イオンを、「０．１〜５ｋｅＶのイオン注入エネルギーでイオン注入」しているのに対して、引用発明は、「４５ｋｅＶ」である点。
　　　ｂ　相違点２
　本願補正発明は、ドーピング層に対して「レーザー熱処理」をして、「不純物を活性化させる」のに対して、引用発明は、「９００°Ｃの温度で１分間熱処理」をして、「再結晶化」する点。
　
　（５）　相違点１、２についての判断
　　　ア　相違点１について
　イオン注入エネルギーは、その大小に応じて注入深さを変えることはよく知られた事項であり、引用発明のチャネルインプラにおいても、製造する素子の小型化の程度、上に形成するエピタキシャル層の厚さ、チャネル長、チャネル厚さ（深さ）、ウエルの厚さ（深さ）等に応じて適宜その注入深さを変え、「０．１〜５ｋｅＶのイオン注入エネルギー」とする事は当業者ならば容易に想到し得た事項である。
　なお、イオン注入エネルギーの範囲を「０．１〜５ｋｅＶのイオン注入エネルギー」とする事による臨界的意義或いは格別な効果は見出せない。
　また、イオン注入エネルギーを０．５ＫｅＶ程度とすることで、ボロンを浅くイオン注入することが、例えば、刊行物３に記載されているように周知である。
　　
　　　イ　相違点２について
　引用発明における熱処理は、刊行物１の【００２６】の記載から、熱処理の次の工程のエピタキシャル成長のために、シリコン基板の表面を再結晶化することは明らかである。
　一方、再結晶化のための熱処理として、加熱炉による加熱、ＲＴＡのような赤外線ランプによる急速過熱或いは、部分的な加熱を行うレーザの走査によるもの等種々知られており、また、イオン注入によって、シリコン基板の結晶性が悪くなり次のエピタキシャル成長として高品質の膜形成ができないことから、イオン注入後、エピタキシャル成長の前にレーザーアニールを行うことも、刊行物２に記載されているように周知の事項である。
　また、再結晶化により、注入されたイオンが活性化されることも自明のことである。
　さらに、引用発明における熱処理は、シリコン表面の再結晶化を目的としていることから、熱処理方法として「９００°Ｃの温度で１分間熱処理」に限定されずに、他の熱処理手段を採用することを忌避するものでもない。
　してみると、引用発明において、熱処理として、「９００°Ｃの温度で１分間熱処理」にかえて、周知のレーザーによる熱処理を採用することで、本願補正発明の上記相違点２に係る構成とすることは当業者ならば容易に想到し得た事項である。
　
　（６）　まとめ
　以上のとおり、引用発明において、上記相違点１、２に係る構成を採用することは、当業者が容易に想到できたものであり、本願補正発明は、刊行物１、２に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
４　補正の却下の決定の結論
　よって、本件補正は、平成１８年法律５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２第５項において準用する同法１２６条５項の規定に違反するので、同法１５９条１項において読み替えて準用する同法５３条１項の規定により、却下すべきものである。
　
　
第３　本願発明
１　上記「第２　補正の却下の決定」での検討のとおり、平成２４年　７月１３日に提出された手続補正書による本件補正は却下されたので、本願の請求項１〜１０に係る発明は、補正前の請求項１〜１０に記載されたとおりのものであり、そのうち、請求項１に係る発明（以下「本願発明」という。）は、次のとおりである。
　
　「【請求項１】
　半導体基板表面に低エネルギー不純物イオン注入を実施して、デルタドーピング層を形成する第１ステップと、
　上記第１ステップによりデルタドーピング層が形成された半導体基板の上面全体にレーザー熱処理を実施して、上記デルタドーピング層にイオン注入された不純物を活性化させる第２ステップと、
　上記第２ステップにより不純物が活性化された半導体基板の上面全体に、選択的エピタキシャル成長法を利用してエピタキシャルシリコン層を形成する第３ステップと、
　上記エピタキシャルシリコン層上に、ゲート酸化膜及びゲート電極を形成する第４ステップと、
　上記ゲート電極の両側面の半導体基板にソース／ドレイン領域を形成する第５ステップと、を含んでなることを特徴とする半導体素子の製造方法。」
　
２　引用刊行物の記載事項
　刊行物１の記載事項及び引用発明、並びに刊行物２、３の記載事項については、前記「第２　３　（３）ア」〜「第２　３　（３）ウ」のとおりである。
　
３　対比・判断 
　前記「第２　１〈補正事項〉」及び「第２　２」で検討したように、本願補正発明は、補正前の請求項１に係る発明の「低エネルギー不純物イオン注入」を、「
しきい値電圧の調節のためのチャネルイオンとして、１×１０
１２
〜５×１０
１３
／ｃｍ
２
のドーズ量を有するホウ素イオンを、０．１〜５ｋｅＶのイオン注入エネルギーでイオン注入
　そうすると、本願発明の構成要件をすべて含み、これをより限定したものである本願補正発明が、前記「第２　３」において検討したとおり、刊行物１、２に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、刊行物１、２に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。 
　
　
第４　結言 
　以上のとおり、本願発明は、刊行物１、２に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により、特許を受けることができない。
　したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。
　
 　よって、結論のとおり審決する。