【事件の表示】
　特許第３２７２２２２号「半導体装置の製造方法」の請求項１ないし３に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３２７２２２２号の請求項１ないし２に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第３２７２２２２号に係る発明についての出願は、平成７年１０月１２日に特許出願され、平成１４年１月２５日にその発明について特許の設定登録がなされ、その後、その特許について、特許異議申立人佐藤正により特許異議の申立てがなされ、取消理由が通知され、その指定期間内である平成１５年２月２１日に訂正請求がなされたものである。
　　　
２．訂正の適否についての判断
ア．訂正の内容
（１）特許請求の範囲の請求項１を、
　「基板上に第１の電極層、ｐ型，ｉ型及びｎ型の非晶質半導体層、第２の電極層を順次に堆積した半導体装置の製造方法において、前記ｉ型の非晶質半導体層の堆積工程中に、前記基板の堆積表面部に付着した微小粉塵を除去する除塵処理を少なくとも１回行うと共に、前記除塵処理として、つぎのａ，ｂの少なくとも１つもしくはこれらを組み合わせて基板の堆積表面部の微小粉塵を除去することを特徴とする半導体装置の製造方法。
ａ．基板の堆積表面部の微小粉塵を帯電して電気的に集塵する。
ｂ．基板に堆積した非晶質半導体層と微小粉塵との界面を酸化する。」
と訂正する。
（２）特許請求の範囲の請求項３を削除する。
（３）段落【００２４】を、
　「【課題を解決するための手段】前記の目的を達成するために、この出願の請求項１の半導体装置の製造方法においては、基板上に第１の電極層、ｐ型，ｉ型及びｎ型の非晶質半導体層、第２の電極層を順次に堆積した半導体装置の製造方法において、前記ｉ型の非晶質半導体層の堆積工程中に、基板の堆積表面部に付着した微小粉塵を除去する除塵処理を少なくとも１回行うと共に、前記除塵処理として、つぎのａ，ｂの少なくとも１つもしくはこれらを組み合わせて基板の堆積表面部の微小粉塵を除去する。
ａ．基板の堆積表面部の微小粉塵を帯電して電気的に集塵する。
ｂ．基板に堆積した非晶質半導体層と微小粉塵との界面を酸化する。」
と訂正する。
（４）段落【００２９】及び【００３０】を削除する。
（５）段落【００６２】を、
　「除塵処理の方法としては、前述の電気的な集塵方法の他、界面を酸化する方法も効果的である。」
と訂正する。
（６）段落【００６３】〜【００７２】を削除する。
（７）段落【００８３】にある「ＢＲ＝１／１０６」を、「ＢＲ＝１／１０４」と訂正する。
イ．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　上記訂正事項（１）は、請求項３、段落【００３８】〜【００４２】及び段落【００７３】〜【００７５】の記載に基づいて特許請求の範囲の請求項１における除塵処理について限定するものであるから、特許請求の範囲の減縮に該当し、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、変更するものでもない。
　上記訂正事項（２）は、特許請求の範囲の請求項３を削除するものであるから、特許請求の範囲の減縮に該当し、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、変更するものでもない。
　上記訂正事項（３）及び（５）は、上記訂正事項（１）及び（２）による訂正との整合を図るために、段落【００３８】〜【００４２】及び段落【００７３】〜【００７５】の記載に基づいて、それぞれ段落【００２４】及び【００６２】を訂正するものであるから、明りようでない記載の釈明に該当し、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、変更するものでもない。 
　上記訂正事項（４）及び（６）は、上記訂正事項（１）及び（２）による訂正との整合を図るために、それぞれ段落【００２９】、【００３０】及び段落【００６３】〜【００７２】を削除するものであるから、明りょうでない記載の釈明に該当し、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、変更するものでもない。
　上記訂正事項（７）は、図３の記載に基づいて、段落【００８３】における「ＢＲ＝１／１０６」を「ＢＲ＝１／１０４」と訂正するものであり、これは明らかな誤記の訂正に該当し、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、変更するものでもない。
ウ．むすび
　以上のとおりであるから、上記訂正は、特許法第１２０条の４第２項及び同条第２項において準用する特許法第１２６条第２項及び第３項の規定に適合するので、当該訂正を認める。
　　　　
３．特許異議申立てについて
 ア．本件発明
　平成１５年２月２１日付けで提出された訂正明細書の請求項１及び２に係る発明（以下、それぞれ本件発明１及び２という）は、その特許請求の範囲の請求項１及び２に各々記載された次の事項により特定されるとおりのものである。
　「【請求項１】　基板上に第１の電極層、ｐ型，ｉ型及びｎ型の非晶質半導体層、第２の電極層を順次に堆積した半導体装置の製造方法において、前記ｉ型の非晶質半導体層の堆積工程中に、前記基板の堆積表面部に付着した微小粉塵を除去する除塵処理を少なくとも１回行うと共に、前記除塵処理として、つぎのａ，ｂの少なくとも１つもしくはこれらを組み合わせて基板の堆積表面部の微小粉塵を除去することを特徴とする半導体装置の製造方法。
ａ．基板の堆積表面部の微小粉塵を帯電して電気的に集塵する。
ｂ．基板に堆積した非晶質半導体層と微小粉塵との界面を酸化する。
【請求項２】　前記非晶質半導体層を減圧状態の反応室内で形成し、除塵処理を減圧状態の前記反応室内で行うことを特徴とする請求項１記載の半導体装置の製造方法。」
イ．申立ての理由の概要
　特許異議申立人佐藤正は、甲第１〜４号証を提出して、訂正前の本件特許の請求項１〜３に係る発明は、甲第１号証〜甲第３号証に各々記載された発明であるから、特許法第２９条第１項第３号の規定に該当し特許を受けることができず、また、甲第１号証及び甲第４号証に各々記載された発明に基づいて当業者が容易に発明することができたものであるから、特許法第２９条第２項の規定により特許を受けることができず、さらに、本件特許は明細書の記載に不備があので、特許法第３６条第４項または第６項に規定する要件を満たしていないから、その特許は取り消すべきものである旨主張する。
ウ．各刊行物に記載の発明
　特許異議申立人佐藤正が甲第１〜４号証として提出した各刊行物には、つぎのように記載されている。
特開平３−１０７４６７号公報（申立人提出の甲第１号証。以下、刊行物１という）
　「実質的に密封された真空容器内に成膜用原料ガスを導入し、同時に該容器内にマイクロ波エネルギーを導入して放電プラズマを生起せしめて、該容器内に設置された基体の表面上に機能性堆積膜を形成するマイクロ波プラズマＣＶＤ法による機能性堆積膜形成方法であって、前記基体の膜堆積される表面に少なくとも垂直方向の振動を成膜操作中に与えることを特徴とするマイクロプラズマＣＶＤ法による機能性堆積膜形成方法。」（特許請求の範囲請求項１）
　「本発明は、基体上に堆積膜、とりわけ機能性堆積膜、殊に太陽電池、薄膜トランジスター、画像入力用ラインセンサー等に用いるアモルファス半導体等の機能性堆積膜を形成する方法及び装置に関する。」（第２頁左上欄第８〜１２行）
　「本発明者は又、実験の結果、上述のダストと、膜形成に寄与するラジカル、イオン種等の成膜種との間の質量差を利用して、基体上へのダストの付着を減少せしめ得る知見を得た。・・・・成膜時において、膜堆積表面に垂直方向の最大加速度がａ〔Ｇ〕（Ｇは加速度の単位、１Ｇ＝９．８ｍ／ｓ２）の振動を与える。最大加速度を０Ｇ（即ち振動のない状態）から徐々に増加していくと（即ち振動を強くしていくと）、ある最大加速度（即ちある振動強度）より大きい条件では、成膜種は基体に付着していられるが、ダストは質量が大きすぎるために付着していられなくなる。即ちこの状態においては、成膜種による膜成長は振動のない状態と同様に進行するが、ダストは基体に付着することができないため、ダストの混入のない膜成長が可能になる。」（第３頁左下欄第８行〜右下欄第１０行）
　「第１（Ａ）図は、本発明のＭＷ−ＰＣＶＤ法による機能性堆積膜形成方法を実施するに適した装置例の断面略図である。
　図中１１６は、前記機能性堆積膜形成用基体に振動を与えるために基体ホルダーの裏面に取り付けられた振動発生子（即ち圧電素子）であり、基体１０９の表面に対して垂直方向に振動する。」（第７頁右下欄第１０〜１６行）
　「第１（Ａ）図及び第１（Ｂ）図に示される装置を用いて、第３図に示す構成を有するＰＩＮ型太陽電池の作製を行った。・・・・まず真空容器１０２内を１×１０−４Ｔｏｒｒ以下にし、ついで基体加熱用ヒーター１１１に通電して基体１０９の温度を２５０°Ｃとし、該温度に保持した。これと共に、振動発生素子１１６を駆動し、基体ホルダー１１０及び基体１０９を周波数５００Ｈｚにて振動させた。・・・・」（第９頁右下欄第１４行〜第１０頁左上欄第４行）
　「・・・・本発明のＭＷ−ＰＣＶＤ法による機能性堆積膜形成方法及び装置は、ダストに起因する該機能性堆積膜中の欠陥を低減せしめることにより、アモルファス半導体等の機能性堆積膜を用いた太陽電池、薄膜トランジスター、画像入力用ラインセンサー等の各種エレクトロニクス素子及び光学素子の歩留を向上せしめ、・・・・」（第１０頁右下欄第２〜９行）
特開平６−２５２４３２号公報（申立人提出の甲第２号証。以下、刊行物２という）
　「【産業上の利用分野】本発明は半導体積層膜の連続形成装置に関し、特に、プラズマＣＶＤ法により帯状基板上に太陽電池等の光起電力素子に用いるシリコン系非単結晶半導体の積層膜を連続的に形成する装置に関する。」（段落【０００１】）
　「・・・・図６に示した高周波プラズマＣＶＤ法による成膜室において、真空容器６０２内の帯状基板６０１の上面（裏面）側には、真空容器６０２の開閉可能な蓋６１２に固定されてランプヒーター６１３，６１４が配設され、帯状基板の裏面に面接触した熱電対６１５，６１６により温度をモニターしながら帯状基板６０１を裏面から所定の温度に加熱する。帯状基板６０１の温度はガスゲート６０３を通過する際に低下しているが、放電室６０５の前に設けたランプヒーター６１３により放電室６０５に帯状基板が達するまでに成膜に適した所定の温度にまで加熱され、放電室６０５の上に設けたランプヒーター６１４により堆積膜形成中に一定温度になるように温度維持がなされる。」（段落【０１２８】）
　「図４においてガスゲート４０３は帯状基板４０１を通過させ、原料ガスを分離するスリット状の分離通路４４２を備えている。分離通路４４２のほぼ中央部の帯状基板の上下には、帯状基板の幅方向に複数のガス導入口を有し、不図示のゲートガス供給系に接続されたゲートガス導入管４４３，４４４が接続され、帯状基板４０１の上下から原料ガス分離用のゲートガスを導入している。・・・・」（段落【０１７１】）
　「【発明の効果】本発明によれば、ロール・ツー・ロール方式で、高品質の光起電力素子用の半導体積層膜を大面積に特性のバラツキやムラなく、高速かつ連続的に形成することができる。」（段落【０３５５】）
特開平６−２８３４３５号公報（申立人提出の甲第３号証。以下、刊行物３という）
　「プラズマ領域にアモルファスシリコンを構成する材料ガスを導入するプラズマＣＶＤによるアモルファスシリコンの成膜方法において、前記材料ガスを前記プラズマ領域に導入する前に加熱することを特徴とする、成膜方法。」（特許請求の範囲請求項１）
　「【産業上の利用分野】この発明はプラズマＣＶＤによるアモルファスシリコンの成膜方法に関し、特にたとえば太陽電池の半導体層のＰＩＮ接合におけるＩ層を形成する、成膜方法に関する。」（段落【０００１】）
　「・・・・図１に示すプラズマＣＶＤ装置１０は、チャンバ１２を含み、このチャンバ１２の中に基板ホルダ１４が配置される。基板ホルダ１４内には基板を加熱するためのヒータ１６およびそのヒータ１６の温度を制御するための熱電対１８が設けられる。・・・・チャンバ１２内の基板ホルダ１４の上方には、ガス加熱ヒータ２２が配置される。・・・・」（段落【０００９】）
　「・・・・このガス加熱ヒータ２２の出口２２ｂ側には、シャワー電極２４が配置され、・・・・このシャワー電極２４には、高周波電源（図示せず）かからＲＦ出力が印加される。したがって、ガス加熱ヒータ２２の出口２２ｂから排出されたかつ加熱されている材料ガスは、シャワー電源２４の多数の小孔２４ａを通してシャワー状にプラズマ領域に導入されることになる。」（段落【００１１】）
特公昭６３−２３８２７号公報（申立人提出の甲第４号証。以下、刊行物４という）
　「反応炉内に高圧力気体の噴出口と吸入口を設けそれらを同時に作動させ、反応炉内のゴミ粉末を除去する事を可能ならしめたことを特徴とするプラズマＣＶＤ装置。」（特許請求の範囲請求項１）
　「図中４は反応炉を収容している真空層である。・・・・高周波又は直流高電圧により、基体円筒８及び電極７の間にプラズマ放電を発生させる。電極７は原料ガスの導入の役目も果たしており、原料ガスをプラズマ分解して基体８上に膜として堆積させる。・・・・更に高圧ガスを配管２を通じ、ノズル１６より炉の内部に噴出させ、シールド板、及び電極に付着した不要な膜を取り除き、同時にバルブ１３を開き、配管１４に取り付けられた真空掃除機１５で、吸引して集塵する。・・・・」（第１頁第２欄第１６行〜第２頁第３欄第８行）
エ．対比、判断
（１）記載不備について
　明細書の段落【００８２】における式ＰＲ＝ＢＲＮ＋１は、除塵処理を複数回行った場合のピンホールの低減について、ピンホールの面積率と微小粉塵の付着面積率との関係により示すものであり、これは、平成１５年２月２１日付けで提出された特許異議意見書の第６頁第１８行〜第７頁第２５行において、過渡的に生じたピンホールはその後の膜堆積により大部分が消失し、過渡的に生じたピンホール上に再度微小粉塵が付着した部分が最終的にピンホールとして残るのものとして、確率の考え方に基づいて導いたものであると説明されているが、この考え方は、除塵処理の回数に伴うピンホールの面積率の低減の傾向を示す上で妥当なものであり、発明を理解し実施する上で上記式についてこのような理解で不足はないと解される。
　したがって、【数１】の式に関しての明細書の記載上の不備はない。
（２）新規性、進歩性について
　本件発明１と刊行物１〜４に各々記載のものとを対比すると、本件発明１は、ｉ型の非晶質半導体層の堆積工程中に、
　ａ．基板の堆積表面部の微小粉塵を帯電して電気的に集塵する。
　ｂ．基板に堆積した非晶質半導体層と微小粉塵との界面を酸化する。　　　
のうちの１つもしくはこれらを組み合わせて基板の堆積表面部に付着した微小粉塵を除去する除塵処理を少なくとも１回行うものであるが、この点についてはいずれの刊行物にも記載されておらず、また、示唆するところもない。
　刊行物１及び４に各々記載のものは、基板ないし基体上に非晶質半導体層を堆積する工程において除塵処理を行うものであるが、刊行物１に記載のものでは基体の膜堆積表面に振動を与えており、また、刊行物４に記載のものでは、反応炉内に高圧ガスを噴出させて集塵を行っている。
　刊行物２及び３に記載のものにおいては、プラズマＣＶＤ法による非晶質半導体層の成膜工程において、原料ガスをプラズマ領域への導入前に加熱しているが、除塵処理については具体的に記載されていない。
　しかるに、本件発明１は、上記除塵処理を行うことにより、明細書に記載の格別な効果を奏するものであるから、刊行物１〜４に各々記載された発明ではなく、また刊行物１〜４に各々記載された発明に基づいて当業者が容易に発明をすることができたものでもない。
　次に、本件発明２は、本件発明１を引用するものであり、本件発明１を特定する事項を備えているから、やはり刊行物１〜４に各々記載された発明ではなく、また刊行物１〜４に各々記載された発明に基づいて当業者が容易に発明をすることができたものでもない。
　　　
４．むすび
　以上のとおりであるから、特許異議申立ての理由及び証拠によっては、本件発明１及び２についての特許を取り消すことはできない。
　また、他に本件発明１及び２についての特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１５年６月２３日（２００３．６．２３）
【訂正の要旨】
ａ．　特許請求の範囲の請求項１を、特許請求の範囲の限縮を目的として請求項３の限定を加え、「基板上に第１の電極層、ｐ型，ｉ型及びｎ型の非晶質半導体層、第２の電極層を順次に堆積した半導体装置の製造方法において、前記ｉ型の非晶質半導体層の堆積工程中に、前記基板の堆積表面部に付着した微小粉塵を除去する除塵処理を少なくとも１回行うと共に、前記除塵処理として、つぎのａ，ｂの１つもしくはこれらを組み合わせて基板の堆積表面部の微小粉塵を除去することを特徴とする半導体装置の製造方法。
ａ．基板の堆積表面部の微小粉塵を帯電して電気的に集塵する。
ｂ．基板に堆積した非晶質半導体層と微小粉塵との界面を酸化する。」と訂正すると共に、請求項３を削除する。
　これに伴い、特許請求の範囲と発明の詳細な説明の記載との整合を図るため、明りょうでない記載の釈明を目的として、特許明細書段落番号【００２４】を、「【課題を解決するための手段】基板上に第１の電極層、ｐ型，ｉ型及びｎ型の非晶質半導体層、第２の電極層を順次に堆積した半導体装置の製造方法において、ｉ型の非晶質半導体層の堆積工程中に、基板の堆積表面部に付着した微小粉塵を除去する除塵処理を少なくとも１回行うと共に、除塵処理として、つぎのａ，ｂの１つもしくはこれらを組み合わせて基板の堆積表面部の微小粉塵を除去する。
ａ．基板の堆積表面部の微小粉塵を帯電して電気的に集塵する。
ｂ．基板に堆積した非晶質半導体層と微小粉塵との界面を酸化する。」と訂正する。
　また、特許請求の範囲と発明の詳細な説明の記載との整合を図るため、明りょうでない記載の釈明を目的として、特許明細書段落番号【００２９】及び【００３０】を削除する。
　さらに、特許請求の範囲と発明の詳細な説明の記載との整合を図るため、明りょうでない記載の釈明を目的として、特許明細書段落番号【００６２】を、「除塵処理の方法としては、前述の電気的な集塵方法の他、界面を酸化する方法も効果的である。」と訂正する。
　加えて、特許請求の範囲と発明の詳細な説明の記載との整合を図るため、明りょうでない記載の釈明を目的として、特許明細書段落番号【００６３】〜【００７２】を削除する。
ｂ．特許明細書中段落【００８３】にある「ＢＲ＝１／１０６」を、明りょうでない記載の釈明を目的として、「ＢＲ＝１／１０４」と訂正する。
（５４）【発明の名称】
半導体装置の製造方法
（５７）【特許請求の範囲】
　【請求項１】　基板上に第１の電極層、ｐ型，ｉ型及びｎ型の非晶質半導体層、第２の電極層を順次に堆積した半導体装置の製造方法において、前記ｉ型の非晶質半導体層の堆積工程中に、前記基板の堆積表面部に付着した微小粉塵を除去する除塵処理を少なくとも１回行う
と共に、前記除塵処理として、つぎのａ，ｂの１つもしくはこれらを組み合わせて基板の堆積表面部の微小粉塵を除去すること
ａ．基板の堆積表面部の微小粉塵を帯電して電気的に集塵する。
ｂ．基板に堆積した非晶質半導体層と微小粉塵との界面を酸化する。
　【請求項２】　前記非晶質半導体層を減圧状態の反応室内で形成し、除塵処理を減圧状態の前記反応室内で行うことを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
　【産業上の利用分野】
　【０００１】
　【発明の属する技術分野】本発明は、基板上に第１の電極層，半導体層，第２の電極層を順次に堆積した半導体装置の製造方法に関し、詳しくは製造中に付着した微小粉塵に基づく電極短絡等の装置不良の防止に関する。
　【０００２】
　【従来の技術】一般に、薄膜半導体を光電変換層とした太陽電池等のこの種半導体装置は、基板上に第１の電極層，半導体層，第２の電極層を順次に堆積した構造を有する。
　【０００３】そして、とくにアモルファスシリコン太陽電池等の薄膜半導体装置は、半導体層を膜厚１μｍ以下に非常に薄くできるため、材料コストが低く、大面積，低コストの要求に応えることができ、例えば電力用の太陽電池等に好適である。
　【０００４】ところで、この種半導体装置を製造する場合、半導体層を薄くする程、その製造時にミクロンオーダーの埃を含む微小粉塵によりピンホールが発生して電極短絡等の装置の短絡不良が生じ易く、製造の歩留まり等が著しく悪くなる。
　【０００５】つぎに、従来のこの種半導体装置の製造方法におけるピンホールの発生につき、その製造プロセスを示した図４を参照して説明する。
　【０００６】まず、第１の電極層堆積工程により、図４の（ａ）に示すように、表面に絶縁コートを施したＳＵＳ等の基板１上に裏面電極等としてのＡｇ，Ａｌ等の第１の電極層２を形成して堆積する。そして、この第１の電極層２の形成は、蒸着法、スパッタ法等を用いて、減圧状態の反応容器内で行う。
　【０００７】そして、第１の電極層２が形成された基板１を大気中に取り出し、その後該基板１を、半導体層を形成するための反応室内に搬入するが、この際に、従来方法の場合と同様、第１の電極層２の表面に埃などの微小粉塵３が付着する。或いは、反応室内に於いて、該反応室内に付着したフレークなどの微小粉塵３が付着する。
　【０００８】つぎに、半導体層の堆積工程により、同図の（ｂ）に示すように、例えば薄膜半導体の代表的な製造方法である減圧気相成長法（減圧ＣＶＤ法）で第１の電極層２上にアモルファスシリコンからなる半導体層４を形成して堆積する。
　【０００９】このとき、微小粉塵３の付着部分は半導体層４が形成されず、この微小粉塵３を覆うように半導体層４が形成される。
　【００１０】そして、半導体層の堆積工程の終了後、何らかの原因で微小粉塵３が脱離すると、同図の（ｃ）に示すように、第１の電極層２の微小粉塵３の位置の表面が露出してピンホール５が発生する。
　【００１１】この状態でＩＴＯ，ＳｎＯ２等の透光性導電材からなる第２の電極層堆積工程に移ると、同図の（ｄ）に示すように、半導体層４上に表面電極等としての第２の電極層６が形成されて堆積し、このとき、同図の（ｃ）のピンホール５の部分では第１の電極層２の露出面上に第２の電極層６が直接堆積して電極短絡が発生する。
　【００１２】そして、半導体層４の膜厚が薄い程、ミクロンオーダーの僅かな埃でもピンホールが発生し、半導体装置が短絡不良等を起こし易くなる。
　【００１３】また、装置面積が広くなる程、ピンホールの発生数が多くなり、短絡不良等の発生個所も増大する。
　【００１４】したがって、とくに大面積のアモルファスシリコン太陽電池等の半導体層４の膜厚が１μｍ以下になり、しかも、その面積が数平方メートル以上にもなる薄膜半導体装置を製造するときには、ピンホールによる短絡不良等が極めて発生し易く、この短絡不良等を防止することが製造の歩留まり等の面から極めて重要である。
　【００１５】そして、特公平４−７３３０６号公報（Ｈ０１Ｌ　３１／０４）には、アモルファスシリコン太陽電池を製造するときに、太陽電池が完成した後、太陽電池を電解液に浸漬し、太陽電池のピンホールにより短絡した電極部分を化学エッチングにより除去し、前記短絡不良を防止することが記載されている。
　【００１６】
　【発明が解決しようとする課題】前記従来の半導体装置の製造方法の場合、微小粉塵の付着に伴う装置の短絡不良等の発生を防止しようとすると、プロセスコスト，工程数が著しく増大する問題点がある。
　【００１７】すなわち、微小粉塵の付着に基づくピンホールの発生を防止するため、無塵度の極めてよいクリーンルーム等を使用して製造環境全体を微小粉塵が極めて少ない状態にし、例えば図４の第１の電極層２の表面への微小粉塵３の付着を防止することが考えられる。
　【００１８】しかし、クリーンルーム内等であっても、通常、０．５μｍ以上の大きさの埃が１ｍ３当り数十個〜数百個も存在する。
　【００１９】また、減圧ＣＶＤの反応室（堆積室）内等においても、フレーク等の微小粉塵は存在する。
　【００２０】したがって、製造環境全体を第１の電極層２の表面等に微小粉塵３が付着しない程度にまで清浄化することは極めて困難であり、実用的でない。
　【００２１】しかも、クリーンルーム等を使用するときは、その設備の建設，維持に多大の費用を要し、プロセスコストが著しく増大する。
　【００２２】また、前記公報に記載のエッチングを施して短絡不良を防止する場合は、最終工程として化学エッチングの工程を追加しなければならず、工程数が増加し、製造プロセスが複雑化するとともにプロセスコストも増大する。
　【００２３】本発明は、プロセスコスト及び工程数を増大することなく、微小粉塵の付着に基づく短絡不良等の発生を防止し、安価かつ簡単に大面積のアモルファスシリコン太陽電池等の半導体装置を歩留まりよく製造し得るようにすることを目的とする。
　【００２４】
　【課題を解決するための手段】前記の目的を達成するために、この出願の請求項１の半導体装置の製造方法においては、基板上に第１の電極層、ｐ型，ｉ型及びｎ型の非晶質半導体層、第２の電極層を順次に堆積した半導体装置の製造方法において、ｉ型の非晶質半導体層の堆積工程中に、基板の堆積表面部に付着した微小粉塵を除去する除塵処理を少なくとも１回行う
と共に、除塵処理としてつぎのａ，ｂの１つもしくはこれらを組み合わせて基板の堆積表面部の微小粉塵を除去する。
ａ．基板の堆積表面部の微小粉塵を帯電して電気的に集塵する。
ｂ．基板に堆積した非晶質半導体層と微小粉塵との界面を酸化する。
　【００２５】したがって、第１の電極の表面に微小粉塵が付着しても、ｉ型の非晶質半導体層がその堆積工程中の除塵処理により微小粉塵を除去して形成される。
　【００２６】そのため、クリーンルーム等を使用して製造環境全体を清浄化したりすることなく、しかも、新たな工程を追加することもなく、微小粉塵の付着に基づく電極短絡等の短絡不良等の発生が防止され、製造の歩留まりが向上する。
　【００２７】また、この出願の請求項２の半導体装置の製造方法においては、非晶質半導体層を減圧ＣＶＤの反応室内で形成し、除塵処理を減圧状態の反応室内で行う。
　【００２８】したがって、反応室内で減圧状態のまま微小粉塵が除去され、とくに、アモルファスシリコン太陽電池等の薄膜半導体装置の製造に好適である。
　【００２９】
　【００３０】
　【００３１】
　【発明の実施の形態】本発明の実施の１形態につき、図１ないし図３を参照して説明する。
　【００３２】図１の（ａ）〜（ｇ）は、減圧ＣＶＤの反応室内で半導体層を形成してスーパーストレート型のアモルファスシリコン太陽電池を製造するときのプロセスを示す。
　【００３３】この場合、まず、第１の電極層堆積工程により、同図の（ａ）に示すように、大気圧ＣＶＤ法でガラスの基板７上にＳｎＯ２の第１の電極層８を膜厚８０００Åに形成して堆積する。
　【００３４】そして、第１の電極層８が形成された基板７を反応容器から大気中に取り出し、半導体層を堆積するための反応室内に搬入する。この時、大気中で第１の電極層８上に埃等の微小粉塵９が付着する。或いは、反応室内に付着したフレーク等の微小粉塵９が付着する。
　【００３５】つぎに、半導体層の堆積工程に移り、同図の（ｂ）に示すように、減圧ＣＶＤの反応室内でのプラズマＣＶＤ法により、第１の電極層８上に膜厚１００ÅのＢドープｐ型ａ−ＳｉＣ：Ｈ（水素化アモルファスシリコンーカーボン）のｐ層，膜厚３０００Åのノンドープａ−Ｓｉ：Ｈ（水素化アモルファスシリコン）のｉ層からなる半導体の第１層１０を形成して堆積する。
　【００３６】このとき、微小粉塵９の付着部分には第１層１０が形成されない。
　【００３７】そして、第１層１０を形成すると、半導体層の形成を中断して除塵処理に移り、例えば図２の（ａ）〜（ｃ）に示す電気的な集塵方法により、基板７を減圧状態の反応室から外部に取出したりすることなく、減圧状態のまま微小粉塵９を除去する。
　【００３８】すなわち、電気的な集塵方法は、一般に、浮遊粒子に電荷を与え、この粒子をクーロン力によって分離する方法である。
　【００３９】そして、図２の（ａ）に示すように、第１の電極層８に例えば１０００Ｖの正電圧を印加し、第１層１０の表面部を正に帯電する。
　【００４０】つぎに、同図の（ｂ）に示すように、例えば１０００Ｖの負電圧印加により負に帯電したカーボングラファイトの集塵極１１を第１層１０に５ｍｍ程度に近接してその表面上を矢印方向に走査し、正に帯電した第１層１０と負に帯電した集塵極１１との間に引力（クーロン力）を生じさせる。
　【００４１】そして、この引力により第１層１０の微小粉塵９上に堆積している部分，すなわち他の部分より付着力が比較的弱い帯電部分１０’を引剥がし、集塵極１１に吸着して除去する。
　【００４２】さらに、この除去により正に帯電した微小粉塵９を露出し、この微小粉塵９も同図の（ｃ）に示すように、微小粉塵９と集塵極１１との間の引力により引剥して除去する。
　【００４３】なお、この電気的な集塵方法においては、前述したように、微小粉塵９が除去されるとともに、その上部の付着力が弱い帯電部分１０’も除去される利点がある。
　【００４４】そして、除塵処理により基板７の堆積表面部の微小粉塵９が除去されると、図１の（ｃ）に示すように、その部分は第１の電極層８が露出して一時的にピンホール１２になる。
　【００４５】また、微小粉塵９が除去されても、同図の（ｄ）に示すように反応室内の新たな微小粉塵（以下再付着粉塵という）９’が反応室の清浄度に応じた確率で基板７の堆積表面に付着する。
　【００４６】なお、再付着粉塵９’がピンホール１２における第１の電極層８の露出面に付着する確率は非常に小さく、該再付着粉塵９’が短絡の原因となることは殆どない。
　【００４７】そして、除塵処理を終了すると、半導体層の形成を再開し、同図の（ｅ）に示すように、第１層１０上にノンドープａ−Ｓｉ：Ｈのｉ層，膜厚３００ÅのＰドープｎ型ａ−Ｓｉ：Ｈのｎ層からなる半導体の第２層１３を形成して堆積し、第１層１０と第２層１３とからなるｐ−ｉ−ｎ構造の光起電力層としての半導体層１４を形成する。
　【００４８】そして、半導体層１４が形成されて半導体層の堆積工程が終了した後、基板７の反応室からの取出し等の何らかの原因により、同図の（ｆ）に示すように再付着粉塵９’が離脱しても、第１の電極層８の表面が露出することがなく、第１の電極層８に達するようなピンホールは発生しない。
　【００４９】つぎに、第２の電極層堆積工程に移行し、同図の（ｇ）に示すように、例えばスパッタリングにより半導体層１４上にＡｇの第２の電極層１５を適当な膜厚で形成し、アモルファスシリコン太陽電池を完成する。
　【００５０】このとき、微小粉塵９，９’の付着に基づく第１，第２の電極層８，１５の短絡がなく、短絡不良等なく製造することができる。
　【００５１】そして、半導体層の堆積工程中の除塵処理により、電気的な集塵で付着した微小粉塵９を除去するため、あらたな工程を追加する必要がない。
　【００５２】さらに、除塵処理は、半導体層を形成する反応室内で減圧状態で行うので、反応室内に不活性ガスを導入して該反応室内を大気圧とする必要がなく、スループットが向上すると共に、上記不活性ガス導入時に反応室内に付着したフレーク等の微小粉塵がまいあがって基板に付着し、短絡の原因となることもない。
　【００５３】しかも、クリーンルーム等を使用して製造環境全体を微小粉塵のないようにする必要もない。
　【００５４】したがって、プロセスコスト及び工程数の増大なく、微小粉塵の付着に基づく短絡不良等の発生が防止され、安価かつ簡単に、大面積のアモルファスシリコン太陽電池の製造の歩留まりを飛躍的に向上することができる。
　【００５５】なお、半導体層１４のｉ層としてノンドープａ−Ｓｉ：Ｈの代わりにノンドープのａ−ＳｉＧｅ：Ｈ（水素化アモルファスシリコン−ゲルマニウム），ａ−ＳｉＣ：Ｈ等の非晶質シリコン系合金を用いた場合にも同様の効果が得られる。
　【００５６】また、第１の電極層８及び第２の電極層１５は種々の電極材料で形成してよく、例えば第２の電極層１５をＩＴＯ，ＺｎＯ等の透明導電性材料により形成してもよい。
　【００５７】ところで、本発明は本実施形態に示したスーパーストレート型、或いは金属基板上にｎ，ｉ，ｐ型のアモルファスシリコンを順次形成したサブストレート型のアモルファスシリコン太陽電池等の種々の薄膜半導体装置の製造に適用して同様の効果が得られる。
　【００５８】
　【００５９】
　【００６０】また、半導体層の構造はどのようであってもよく、例えばｐ型半導体のｐ層，ｉ型半導体のｉ層，ｎ型半導体のｎ層をｐ−ｉ−ｎ又はｎ−ｉ−ｐの順に少なくとも１回積層した構成であってもよい。
　【００６１】つぎに、除塵処理の他の方法について説明する。
　【００６２】除塵処理の方法としては、前述の電気的な集塵方法の他
、界
　【００６３】
　【００６４】
　【００６５】
　【００６６】
　【００６７】
　【００６８】
　【００６９】
　【００７０】
　【００７１】
　【００７２】
　【００７３】
界
　【００７４】そして、前記のように半導体層１４を減圧ＣＶＤの反応室内のプラズマＣＶＤ法により堆積するときは、半導体層１４を堆積する途中，すなわち第１層１０が堆積したときに基板７を反応室外に取出し、その堆積表面を大気に数分間さらすことにより、微小粉塵９と第１層１０との界面を酸化することができ、この場合は、基板７の温度が低下し、前記の膨張係数の違いによる応力が微小粉塵９の除去に同時に作用する利点もある。
　【００７５】なお、第１層１０の表面酸化の厚さは僅かであり、半導体層１４の特性に影響を与えることはない。
　【００７６】そして、除塵処理のときに前記の各方法の少なくとも２つを同時に又は順次に行えば、一層効果的な除塵が行える。
　【００７７】また、除塵効果を一層高めるため、半導体層１４の堆積工程中に前記の除塵処理をくり返し行うようにしてもよい。
　【００７８】つぎに、除塵処理によるピンホールの低減効果について説明する。
　【００７９】まず、基板７の堆積表面（半導体装置の表面）の微小粉塵の付着面積率ＢＲ，ピンホールの面積率ＰＲは、つぎのように数式化して示すことができる。
　【００８０】ＢＲ＝（微小粉塵１個の面積）×（微小粉塵の付着数）÷（半導体装置の面積）
　　ＰＲ＝（ピンホール１個の面積）×（ピンホールの個数）÷（半導体装置の面積）
　【００８１】そして、半導体層１４の堆積工程中の除塵処理回数をＮ回とすると、ピンホールの面積率ＰＲはつぎの数１の式で示される。
　【００８２】
　【数１】ＰＲ＝ＢＲＮ＋１
　【００８３】この数１の式に基づき、ＢＲ＝１／１０
４
　【００８４】この図３から明らかなように、除塵処理のくり返しによりピンホールの面積率ＰＲが指数関数的に減少する。
　【００８５】したがって、装置面積が数桁以上大きくなる極めて大面積のアモルファスシリコン太陽電気等の薄膜半導体装置を製造するときにも、除塵処理を適当な回数くり返すことにより、ピンホールに基づく電極短絡等の装置不良の発生を十分に低減することができ、製造の歩留まりが飛躍的に向上する。
　【００８６】
　【発明の効果】本発明は、以下に記載する効果を奏する。まず、請求項１の半導体装置の製造方法の場合、第１の電極８の表面に微小粉塵９が付着しても、非晶質半導体層１４が、ｉ型の非晶質半導体層堆積工程中の除塵処理により微小粉塵９を除去して形成され、クリーンルーム等を使用することなく、しかも、新たな工程を追加することもなく、微小粉塵９の付着に基づく電極短絡等の短絡不良の発生を防止することができ、安価かつ簡単に、半導体層の膜厚が薄く、微小粉塵によるピンホールが発生し易いアモルファスシリコン太陽電池等の半導体装置の歩留まりを向上することができる。
　【００８７】つぎに、請求項２の半導体装置の製造方法の場合、反応室内で減圧状態のまま微小粉塵９を除去することができ、除塵処理に伴う微小粉塵の再付着が少なく、とくに、アモルファスシリコン太陽電池等の薄膜半導体装置の製造に適用して著しい効果を奏する。
　【００８８】
【図面の簡単な説明】
　【図１】（ａ）〜（ｇ）は本発明の実施の１形態の製造プロセスの説明図である。
　【図２】（ａ），（ｂ），（ｃ）は図１の除塵処理の説明図である。
　【図３】除塵処理回数とピンホールの面積率との関係図である。
　【図４】従来方法の説明図である。
　【符号の説明】
　７　基板
　８　第１の電極層
　９，９’　微小粉塵
　１４　半導体層
　１５　第２の電極層