【事件の表示】
　特許第２５７７９２６号発明「画像データの書き込み及び読み出し方法」に関する訂正審判事件について、次のとおり審決する。
【結論】
　特許第２５７７９２６号発明の明細書を本件審判請求書に添付された訂正明細書のとおり訂正することを認める。
【理由】
Ｉ【請求の要旨】
　本件審判請求の要旨は、特許第２５７７９２６号〔昭和６２年８月１９日（優先権主張昭和６２年２月２０日）出願、平成８年１１月７日設定登録〕の願書に添付した明細書及び図面（以下、「特許明細書及び図面」という。）を本件審判請求書に添付した訂正明細書及び図面のとおり、すなわち、次の▲１▼〜▲６▼のとおり訂正することを求めるものである。
▲１▼特許明細書の【特許請求の範囲】の欄の【請求項１】の記載を、次のとおりに訂正する。「画像表示装置に実質的にフリッカ・フリーの画像を表示するための画像データの記憶装置に対する書き込み及び記憶装置からの読み出し方法であって、
　ファーストイン・ファーストアウト機能を有する第１の記憶装置に第１のフィールド・データを書き込む第１の段階と、
　ファーストイン・ファーストアウト機能を有する第２の記憶装置に第２のフィールド・データを書き込む第２の段階と、
　前記第１の記憶装置に対する第３のフィールド・データの書き込み動作と共に、前記第３のフィールド・データの前記第１の記憶装置に対する書き込み速度のおよそ２倍の速度で前記第１の記憶装置から前記第１のフィールド・データの第１のライン・データを読み出す第３の段階と、
　前記第１の記憶装置からの前記第１のフィールド・データの第１のライン・データの読み出し動作に続いて、前記第１の記憶装置に対する前記第３のフィールド・データの書き込み動作と共に前記第３のフィールド・データの前記第１の記憶装置に対する書き込み速度のおよそ２倍の速度で前記第２の記憶装置から前記第２のフィールド・データの第１のライン・データを読み出す第４の段階と、
　前記第２の記憶装置からの前記第２のフィールド・データの第１のライン・データの読み出し動作に続いてフィールド・データによる完全なフレームの画像が得られるまで、前記第１の記憶装置に対する前記第３のフィールド・データの書き込み動作と共に前記第３のフィールド・データの前記第１の記憶装置に対する書き込み速度のおよそ２倍の速度で前記第１の記憶装置又は前記第２の記憶装置から前記第１のフィールド・データ又は前記第２のフィールド・データの夫々のライン・データを交互に読み出す動作を繰り返す第５の段階と、
　前記第２の記憶装置に対する第４のフィールド・データの書き込み動作と共に、前記第４のフィールド・データの前記第２の記憶装置に対する書き込み速度のおよそ２倍の速度で前記第１の記憶装置から前記第３のフィールド・データの第１のライン・データを読み出す第６の段階と、
　前記第１の記憶装置からの前記第３のフィールド・データの第１のライン・データの読み出し動作に続いて、前記２の記憶装置に対する前記第４のフィールド・データの書き込み動作と共に前記第４のフィールド・データの前記第２の記億装置に対する書き込み速度のおよそ２倍の速度で前記第２の記憶装置から前記第２のフィールド・データの第１のライン・データを読み出す第７の段階と、
　前記第２の記憶装置からの前記第２のフィールド・データの第１のライン・データの読み出し動作に続いてフィールド・データによる完全なフレームの画像が得られるまで、前記第２の記憶装置に対する前記第４のフィールド・データの書き込み動作と共に前記第４のフィールド・データの前記第２の記憶装置に対する書き込み速度のおよそ２倍の速度で前記第１の記憶装置又は前記第２の記憶装置から前記第３のフィールド・データ又は前記第２のフィールド・データの夫々のライン・データを交互に読み出す動作を繰り返す第８の段階と、
　前記第４のフィールド・データの後続のフィールド・データについて前記第３〜第８の段階を繰り返す第９の段階と
を含む画像データの書き込み及び読み出し方法。」
▲２▼特許明細書の【発明の詳細な説明】の欄の「ニ．発明の構成」の記載（特許明細書第３頁第２０行〜第５頁１１行）を、次のとおりに訂正する。
「即ち、本発明は、画像表示装置に実質的にフリッカ・フリーの画像を表示するための画像データの記憶装置に対する書き込み及び記憶装置からの読み出し方法であって、ファーストイン・ファーストアウト機能を有する第１の記憶装置に第１のフィールド・データを書き込む第１の段階と、ファーストイン・ファーストアウト機能を有する第２の記憶装置に第２のフィールド・データを書き込む第２の段階と、前記第１の記憶装置に対する第３のフィールド・データの書き込み動作と共に、前記第３のフィールド・データの前記第１の記憶装置に対する書き込み速度のおよそ２倍の速度で前記第１の記憶装置から前記第１のフィールド・データの第１のライン・データを読み出す第３の段階と、前記第１の記憶装置からの前記第１のフィールド・データの第１のライン・データの読み出し動作に続いて、前記第１の記憶装置に対する前記第３のフィールド・データの書き込み動作と共に前記第３のフィールド・データの前記第１の記憶装置に対する書き込み速度のおよそ２倍の速度で前記第２の記憶装置から前記第２のフィールド・データの第１のライン・データを読み出す第４の段階と、前記第２の記憶装置からの前記第２のフィールド・データの第１のライン・データの読み出し動作に続いてフィールド・データによる完全なフレームの画像が得られるまで、前記第１の記憶装置に対する前記第３のフィールド・データの書き込み動作と共に前記第３のフィールド・データの前記第１の記憶装置に対する書き込み速度のおよそ２倍の速度で前記第１の記憶装置又は前記第２の記憶装置から前記第１のフィールド・データ又は前記第２のフィールド・データの夫々のライン・データを交互に読み出す動作を繰り返す第５の段階と、前記第２の記憶装置に対する第４のフィールド・データの書き込み動作と共に、前記第４のフィールド・データの前記第２の記憶装置に対する書き込み速度のおよそ２倍の速度で前記第１の記憶装置から前記第３のフィールド・データの第１のライン・データを読み出す第６の段階と、前記第１の記憶装置からの前記第３のフィールド・データの第１のライン・フータの読み出し動作に続いて、前記２の記憶装置に対する前記第４のフィールド・データの書き込み動作と共に前記第４のフィールド・データの前記第２の記憶装置に対する書き込み速度のおよそ２倍の速度で前記第２の記憶装置から前記第２のフィールド・データの第１のライン・データを読み出す第７の段階と、前記第２の記憶装置からの前記第２のフィールド・データの第１のライン・データの読み出し動作に続いてフィールド・データによる完全なフレームの画像が得られるまで、前記第２の記憶装置に対する前記第４のフィールド・データの書き込み動作と共に前記第４のフィールド・データの前記第２の記憶装置に対する書き込み速度のおよそ２倍の速度で前記第１の記憶装置又は前記第２の記憶装置から前記第３のフィールド・データ又は前記第２のフィールド・データの夫々のライン・データを交互に読み出す動作を繰り返す第８の段階と、前記第４のフィールド・データの後続のフィールド・データについて前記第３〜第８の段階を繰り返す第９の段階とを含む画像データの書き込み及び読み出し方法に係わるものである。」
▲３▼特許明細書の【発明の詳細な説明】の欄の「ホ．実施例」中の記載「最初のフィールドをＡ、次のフィールドをＢというように、」（特許明細書第６頁第１６、１７行）を、「最初のフィールドをＡ、２番目のフィールドをＢ、３番目のフィールドをＣ、４番目のフィールドをＤ、５番目のフィールドをＥというように、」に訂正する。
▲４▼特許明細書の【発明の詳細な説明】の欄の「ホ．実施例」中の記載「書き込みの制御は、各デバイスのライトイネーブル（ＷＥ）信号を第４図のごとくに変化させることにより行える。」（特許明細書第８頁第３〜５行）を、「書き込みの制御は、各デバイスのライトイネーブル（ＷＥ）信号に対応するＣＴＲＬ１を第４図のごとくに変化（１フィールド毎に論理値を反転）させることにより行える。」に訂正する。
▲５▼特許明細書の【発明の詳細な説明】の欄の「ホ．実施例」中の記載「情報を読み出させる。」（特許明細書第９頁第３行）に続けて、次の記載を挿入する。
「こうして、第２図（Ｂ）における１ｓｔフレーム（Ａ＋Ｂフィールド）の画像が得られる。また、第３図の回路構成及び第４図の各種信号のタイミングから明かなように、Ｄフィールド（Ｄ１〜Ｄ１１）の情報はデバイス２に書き込まれ、同時にデバイス１及びデバイス２から、Ｃ１、Ｃ２、Ｂ１、Ｂ２、Ｂ３、Ｃ３、Ｃ４、Ｃ５、Ｂ４、Ｂ５、Ｂ６・・・・・・Ｃ９、Ｃ１０、Ｃ１１、Ｃ１０、Ｃ１１という順序で画像信号が書き込み速度の２倍のクロックレートで読み出される。この際、デバイス２は書き込みと読み出しが同時に行なわれる。こうして、第２図（Ｂ）における２ｓｔフレーム（Ｂ＋Ｃフィールド）の画像が得られる。後続のフレーム（３ｓｔフレーム（Ｃ＋Ｄフィールド）・・・・・・）の画像も上記と同様の動作によって得られる」
▲６▼特許明細書の【発明の詳細な説明】の欄の「ホ．実施例」中の記載「ＳＰＣＫ」（特許明細書第１９頁第１９、２０行）を、「ＳＲＣＫ」に訂正する。
ＩＩ．【当審の判断】
　上記各訂正事項について検討する。
１）訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　訂正事項▲１▼について
　特許明細書の【発明の詳細な説明】の欄の「ホ．実施例」中の「（１）、フリッカー・フリー・モードの実現」の項には、「テレどの画面はＮＴＳＣ方式では１／３０秒毎に描き変えられている。このために、特に明るい部分では、１／３０秒周期のちらつきがある。これをフリッカーノイズという。この描き変える速度を倍の１／６０秒毎にすると、実質的にほとんどちらつきのない画面が得られるという。そこで、１／３０秒で送られてくる画像を、受信機側で工夫して、２倍の１／６０秒に１画面の情報につくりかえることが提案されている。
　本実施例では、画面に不自然さがでないように工夫をこらして、画像情報を２倍にする為に、フィールド相関をとってゆくという手法を採用する。これは公知の手法ではあるが、ここであらためて説明をしておく。
　テレビ画像信号は通常インターレース方式をとっている。即ち、１枚の画面を第２図（Ａ）に示すごとく２度にわけて送受信している。１行とばしの画面をフィールドとよび、２フィールドで１枚の完全な画面（フレームと呼ぶ）を構成する。各フィールドは、従って１／６０秒で送信される。最初のフィールドをＡ、次のフィールドをＢというように、順次名称をつけることにする。ＡフィールドとＢフィールドを加えあわせると、１枚の完全なフレームになる。静止している物体の映像ならば、これで不自然さはないが、動きのある物体の映像だとすると、すでに述べたようにＡ１とＢ２には約１／６０秒の時差があるから、単純にそのまま加えあわせると、にじみのある画像となる。これをできるだけ自然な画像にするために、本実施例によれば、Ｂ２をそのまま出力するのではなく、Ａ１との相関をとって、Ｂ２′＝αＢ２＋（１−α）Ａ１〔但し、０＜α＜１〕で与えられるようなＢ２′を得、それを表示し、第２図（Ｂ）の如きフレームを形成する。・・・（中略）・・・
　次に、ＦＩＦＯ型メモリーを用いてフリッカーフリー画像を生成する回路について述べる。ＦＩＦＯ型メモリーデバイスとしては、第１６図に示す後述のメモリーを使うこととする。そのブロック図を第３図に、そして入力信号のタイミング図を第４図に示す。
　まず、放送局から送信されてくるＡフィールド（Ａ１〜Ａ１１）の情報をＦＩＦＯ型メモリーデバイス１に書き込み、次に送られてくるＢフィールド（Ｂ１〜Ｂ１１）の情報をＦＩＦＯ型メモリーデバイス２に書き込む。書き込みの制御は、各デバイスのライトイネーブル（ＷＥ）信号を第４図のごとくに変化させることにより行える。Ｃフィールド（Ｃ１〜Ｃ１１）の情報はデバイス１に書き込まれる。同時に、デバイス１から、以前に書き込んだＡフィールドの最初のラインの情報（Ａ１〜Ａ２）を書き込み速度の２倍のクロックレートで読み出す。次に、デバイス２から、Ｂフィールドの最初のラインの情報（Ｂ１〜Ｂ３）を読み出す。以下、Ａ３、Ａ４、Ａ５、Ｂ４、Ｂ５、Ｂ６・・・・・というように、両デバイスから１行ごとに読み出す。即ち、Ｃフィールドの情報Ｃ１〜Ｃ１１をデバイス１に書き込むと同時に、デバイス１及びデバイス２から、Ａ１、Ａ２、Ｂ１、Ｂ２、Ｂ３、Ａ３、Ａ４、Ａ５、Ｂ４、Ｂ５、Ｂ６・・・・・Ａ９、Ａ１０、Ａ１１、Ｂ１０、Ｂ１１という順序で画像信号を読み出す。デバイス１は、書き込みと読み出しが同時に行われるわけであるが、第１６図のメモリーに従えば、第４図のタイミングでＣフィールドの情報を書き込みながら、Ａフィールドの情報を読み出せる。」（特許明細書第５頁第１４行〜第９頁第３行）と記載されており、それらの記載によると、特許明細書及び図面には、第４図のようなタイミングで信号Ｉｎ、ＣＬＫ１、ＣＴＲＬ１、ＣＬＫ２、ＣＴＲＬ２が各デバイス１，２の各対応する信号端子に供給されることで、第２図（Ｂ）に示されるように１／６０秒の周期で描き変えられるフリッカ・フリーのノンインタレース・フレーム画面［Ａ＋Ｂ］、［Ｂ＋Ｃ］、［Ｃ＋Ｄ］、［Ｄ＋Ｅ］・・・・が得られることが示されているといえ、また第２図（Ａ）におけるＤフィールド（Ｄ１〜Ｄ１１）の情報はデバイス２のデーター入力端子ＤＩＮ、に入力され、その間にデバイス１及びデバイス２のデーター出力端子ＤＯＵＴからＣ１、Ｃ２、Ｂ１、Ｂ２、Ｂ３、Ｃ３、Ｃ４、Ｃ５、Ｂ４、Ｂ５、Ｂ６・・・・Ｃ９、Ｃ１０、Ｃ１１、Ｂ１０、Ｂ１１という順序で画像信号が書き込み速度の２倍のクロックレートで読み出され、第２図（Ｂ）における２ｎｄフレーム（Ｂ＋Ｃフィールド）の画像信号が生成され、以下、同様にして、第２図（Ｂ）における３ｒｄフレーム（Ｃ＋Ｄフィールド）・・・・の画像信号が生成されることも示されているといえる。
　上記訂正事項▲１▼は、訂正前の特許請求の範囲の請求項１記載の画像表示装置に実質的にフリッカ・フリーの画像を表示するための画像データの記憶装置に対する書き込み及び記憶装置からの読み出し方法において、さらに上記特許明細書及び図面に示されるような、２ｎｄフレーム［Ｂ＋Ｃ］、３ｒｄフレーム［Ｃ＋Ｄ］、・・・・・を得る段階、すなわち、第６の段階〜第９の段階を付加したものであるから、上記訂正事項▲１▼は、特許請求の範囲の減縮を目的とするものであり、また、特許明細書及び図面に記載した事項の範囲内の訂正であり、実質上特許請求の範囲を拡張又は変更するものではない。
　訂正事項▲２▼について
　訂正事項▲２▼は、特許請求の範囲の減縮に伴い、発明の詳細な説明の記載との整合をとるためのものであり、不明瞭な記載の釈明を目的とするものといえる。
　訂正事項▲３▼〜▲５▼について
　訂正事項▲３▼〜▲５▼は、上記訂正事項▲１▼の判断でも摘示した特許明細書及び図面（第２〜４図）に示されている事項を明確にしたものであり、不明瞭な記載の釈明といえる。
　訂正事項▲６▼について
　訂正事項▲６▼は、単なる誤記の訂正に該当するものといえる。
　そして、上記訂正事項▲２▼乃至▲６▼のいずれも、特許明細書又は図面に記載した事項の範囲内の訂正であり、また実質上特許請求の範囲を拡張し又は変更するものではない。
２）独立特許要件
（刊行物）
刊行物１．特開昭５９−２２１１７２号公報
刊行物２．日経エレクトロニクス、１９８６．１２．１５（ｎｏ．４１０）Ｐ．９０
　本件特許第２５７７９２６号に対する平成９年異議７３６６１号の平成１０年１０月３０日付けの異議決定における取消理由において引用された刊行物１には、「インターレース変換回路」（発明の名称）に関し、図面と共に次のとおりの記載がある。
▲１▼「高品位のテレビ画像を得る１つの方法として、奇数フィールドの映像信号と偶数フィールドの映像信号とを夫々メモリに書き込んでおき、読みだすとき各フィールドの映像信号を１ラインごとに交互に通常の読出し速度の２倍の速度で読みだして水平走査して１画面を形成するようにしたものがある。
　この方法によれば、ノンインターレース化されて１画面が１／６０秒の速度で形成されるので、解像度が上がり高品位画像が得られる。」（公報第１頁右下欄第１１行〜第２０行）
▲２▼「上記インターレースの映像信号のうち対応するフィールドの映像信号を対応する夫々のメモリの対応する番地に書込むようになし、読出し時は上記アドレスカウンタよりのアドレス指定に基づき、書込まれた１ライン分のデータを夫々のメモリから０．５Ｈごとに順次交互に書込み時の２倍の速度で読出すようにしたものである。
　　・・・（中略）・・・
　続いて、この発明の一例を上述したノンインターレース化のテレビジョン受像機に適用した場合につき第３図以下を参照して詳細に説明する。第３図に示す実施例はスチル画像をノンインターレース化するインターレース変換回路にこの発明を適用した場合で、図はその要部を示す。」（公報第２頁左下欄第１３行〜同頁右下欄第９行）
▲３▼「メモリ（１）へのデータ書込みは第４図Ａに
て行なわれるから、読出し時ではメモリ（１）に
で読出される。」（公報第３頁左上欄第１７行〜同頁右上欄第１行）
▲４▼「動画用のインターレース映像信号をノンインターレース化する場合には、例えば第５図に示すように構成すればよい。この例では、一対のフレームメモリ（３０），（３１）を設け、入力映像信号Ｓｉを第１のスイッチング手段（３２）でフレームごとに切り換えて対応するフレームメモリ（３０），（３１）にインターレース映像信号を書込む。（３４Ｗ）（３５Ｗ）は書込みアドレス指定回路である。フレームメモリ（３０），（３１）には夫々奇数フィールド及び偶数フィールド専用の書込みエリアＡＯＯ，ＡＯＥ及びＡＥＯ，ＡＥＥがあるのは前述したのと同様である。このため、上述したと同様に構成されたノンインターレース化するための変換用の読出しアドレス指定回路（３４Ｒ），（３５Ｒ）が夫々設けられ、これらのアドレスデータは第２及び第３のスイッチング手段（３６），（３７）によってスイッチングされる。一方のフレームメモリが書込み状態にあるとき他方のフレームメモリは読出し状態にある。時間軸が１／２に圧縮され、ノンインターレース化された映像信号用のデータは第４のスイッチング手段（３８）によってフレームごとにスイッチングされて出力される。
　このように構成すれば、動画用のインターレース映像信号でも，これをノンインターレース化して読出すことができる。」（公報第４頁左上欄第１３行〜同頁右上欄第１７行）
　また、同刊行物２には、「画像専用１Ｍビット・ダイナミック・メモリ，フィールド・メモリ用のＦＩＦＯ型」という項目について、次のとおりの記載がある。
▲１▼「日本テキサス・インスツルメンツは，ディジタル・ビデオ信号処理に必須のフィールド・メモリ専用１Ｍビット・ダイナミックＲＡＭを開発している。２５６Ｋ×４ビット構成の周辺ＣＭＯＳ型。１９８７年前半には出荷体制を整える。
　ビデオ信号処理には基本的にランダム・アクセスは必要ない。アドレス端子は設けずに，直列データを非同期に入出力できるＦＩＦＯ型にした。データ端子４本とエネーブル端子，クロック端子などを入力用と出力用に分離する。外部からのリフレッシュ制御も不要。最小サイクル時間は３０ｎｓ程度にする予定。つまり，ＮＴＳＣ方式のビデオ信号を標本化速度４ｆｓｃで８ビットＡ−Ｄ変換する場合のフィールド・メモリを２チップで簡単に組める。」（第９０頁上欄）
（対比・判断）
　訂正明細書の請求項１に係る発明と刊行物１及び２に記載された発明とを対比すると、当該刊行物のいずれにも、訂正明細書の請求項１に係る発明の「前記第２の記憶装置に対する第４のフィールド・データの書き込み動作と共に、前記第４のフィールド・データの前記第２の記憶装置に対する書き込み速度のおよそ２倍の速度で前記第１の記憶装置から前記第３のフィールド・データの第１のライン・データを読み出す第６の段階と、
　前記第１の記憶装置からの前記第３のフィールド・データの第１のライン・データの読み出し動作に続いて、前記２の記憶装置に対する前記第４のフィールド・データの書き込み動作と共に前記第４のフィールド・データの前記第２の記億装置に対する書き込み速度のおよそ２倍の速度で前記第２の記憶装置から前記第２のフィールド・データの第１のライン・データを読み出す第７の段階と、
　前記第２の記憶装置からの前記第２のフィールド・データの第１のライン・データの読み出し動作に続いてフィールド・データによる完全なフレームの画像が得られるまで、前記第２の記憶装置に対する前記第４のフィールド・データの書き込み動作と共に前記第４のフィールド・データの前記第２の記憶装置に対する書き込み速度のおよそ２倍の速度で前記第１の記憶装置又は前記第２の記憶装置から前記第３のフィールド・データ又は前記第２のフィールド・データの夫々のライン・データを交互に読み出す動作を繰り返す第８の段階と、
　前記第４のフィールド・データの後続のフィールド・データについて前記第３〜第８の段階を繰り返す第９の段階」とある点の構成が、記載されていない。
　要するに、刊行物１記載のものでは、各々のフレームメモリ（３０），（３１）において、１画面がノンインターレース化されて１／６０秒の速度で形成されるものの、第４のスイッチング手段（３８）においては、フレーム周期（１／３０秒）毎に画面の切り換え（描き変え）が行なわれるものであり、つまり、ノンインターレース化されたフレーム画面［Ａ＋Ｂ］、［Ｃ十Ｄ］、［Ｅ十Ｆ］・・・・・がフレーム周期（１／３０秒間隔）で描き変えられるようになっているものであるのに対して、訂正明細書の請求項１に係る発明は、ファーストイン・ファーストアウト機能を有する第１および第２の記憶装置を用いて本件特許の第２図（Ｂ）に示すようなフリッカ・フリーの画像信号を得るものである。すなわち、訂正明細書の請求項１に係る発明においては、ノンインターレース化されたフレーム画面［Ａ＋Ｂ］、［Ｂ＋Ｃ］、［Ｃ＋Ｄ］、［Ｄ＋Ｅ］・・・・がフィールド周期（１／６０秒間隔）で描き変えられるものであり、画面描き変えの速度が引用例１記載のものと比較して２倍であるだけでなく、最初のフィールド（Ａ）と最後のフィールドとを除いて各フィールドのデータが連続する２つのノンインターレース・フレーム画面に用いられており、画面内容の面でも動きの変化が、引用例１記載のものよりも格段にきめこまかいという効果を奏するものである。
　そして、刊行物２には、前記のとおり、単にファーストイン・ファーストアウト機能を有する記憶装置が記載されているにすぎないから、これを刊行物１記載の記憶装置として適用することにより、訂正明細書の請求項１に係る発明の上記点の構成が容易に想到し得たともいえない。
　それゆえ、訂正明細書の請求項１に係る発明が刊行物１、２に記載された発明に基づいて当業者が容易に発明をすることができたものであるとはいえない。
　また、他に同発明が特許を受けることができないものであるとすべき理由も見出せない。
　したがって、訂正後における特許請求の範囲の請求項１に記載されている事項により構成される発明が、特許出願の際独立して特許を受けることができない発明であるとすることはできない。
ＩＩＩ．以上のとおりであるから、本件審判の請求は、特許法第１２６条第１項ただし書き各号に掲げる事項を目的とし、かつ、同条第２項乃至第４項の規定に適合する。
　よって、結論のとおり審決する。