【事件の表示】
　特許第３３５２８４０号「逆並列接続型双方向性半導体スイッチ」の請求項１ないし３、５ないし１７、２０ないし２７に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３３５２８４０号の請求項１、２、４ないし１２、１５ないし１９に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第３３５２８４０号の請求項１ないし２７に係る発明の手続きの経緯は、以下のとおりである。
　出願（特願平７−４２９６０号）　　　平成７年３月２日
　　　　　　　　　　　　　　　　　　（優先権主張平成６年３月１４日）
　設定登録　　　　　　　　　　　　　　平成１４年９月２０日
　特許異議の申立て（請求項１〜３、５〜１７、２０〜２７に対して）
　（吉田春男）　　　　　　　　　　　　平成１５年６月３日
　取消理由通知（第１回）　　　　　　　平成１６年６月４日（起案日）
　意見書、訂正請求書（後日、取り下げ）　平成１６年８月１６日
　取消理由通知（第２回）　　　　　　　平成１７年６月１３日（起案日）
　意見書、訂正請求書　　　　　　　　　平成１７年６月１６日
　
　
２．訂正の適否についての判断
（１）訂正の内容
訂正事項ａ．特許明細書の請求項１を次のとおり訂正する。
「　　【請求項１】　第１，第２の主電極、およびゲート電極を有する第１のＩＧＢＴと、
　該第１のＩＧＢＴの第２の主電極と接続された第１の主電極，前記第１のＩＧＢＴの第１の主電極と接続された第２の主電極、およびゲート電極を有する第２のＩＧＢＴと、
　前記第１のＩＧＢＴのゲート電極に直接接続された第１のゲート制御回路と、
　前記第２のＩＧＢＴのゲート電極に直接接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路とを備え、
　前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のＩＧＢＴのゲート電極の電位を制御し、前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、前記発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のＩＧＢＴのゲート電極の電位を制御することを特徴とする逆並列接続型双方向性半導体スイッチ。」
　
訂正事項ｂ．特許明細書の請求項２を削除する。
　
訂正事項ｃ．特許明細書の請求項２に従属していた請求項３を、訂正後の特許明細書の請求項（以下において「訂正後の請求項」と言う。）１に従属する請求項２とし、
「　　【請求項２】　前記第１および第２のＩＧＢＴを構成するそれぞれのエミッタ層，それぞれのベース層，それぞれのアノード層はそれぞれ互いに同一導電型であり、前記第１および第２のＩＧＢＴの第１の主電極はエミッタ電極であり、前記第１および第２のＩＧＢＴの第２の主電極はコレクタ電極であり、
　前記第１および第２のゲート制御回路はそれぞれ、前記第１および第２のＩＧＢＴのエミッタ電極とゲート電極の間に接続されていることを特徴とする請求項１記載の逆並列接続型双方向性半導体スイッチ。」と訂正する。
　
訂正事項ｄ．特許明細書の請求項２を削除したことに伴い、同請求項２に従属していた請求項４を、独立請求項である訂正後の請求項３とし、
「　　【請求項３】　第１，第２の主電極、およびゲート電極を有する第１のＩＧＢＴと、
　該第１のＩＧＢＴの第２の主電極と接続された第１の主電極，前記第１のＩＧＢＴの第１の主電極と接続された第２の主電極、およびゲート電極を有する第２のＩＧＢＴと、
　前記第１のＩＧＢＴのゲート電極に接続された第１のゲート制御回路と、
　前記第２のＩＧＢＴのゲート電極に接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路とを備え、
　前記第１のＩＧＢＴはｎチャンネルＩＧＢＴであり、前記第２のＩＧＢＴはｐチャンネルＩＧＢＴであり、
　前記第１のＩＧＢＴの第１および第２の主電極はそれぞれエミッタ電極およびコレクタ電極であり、前記第２のＩＧＢＴの第１および第２の主電極は、それぞれ、コレクタ電極およびエミッタ電極であり、
　前記第１および第２のゲート制御回路はそれぞれ、前記第１および第２のＩＧＢＴのエミッタ電極とゲート電極の間に接続されていることを特徴とする逆並列接続型双方向性半導体スイッチ。」と訂正する。
　
訂正事項ｅ．特許明細書の請求項５及び６を削除する。
　
訂正事項ｆ．特許明細書の請求項２に従属していた請求項７及び８を、訂正後の請求項１に従属する請求項４及び５に番号を繰り上げ、
「　　【請求項４】　前記第１および第２のＩＧＢＴは同一半導体基板上に集積化されていることを特徴とする請求項１記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項５】　前記第１，第２のＩＧＢＴ，前記第１および第２のゲート制御回路は同一セラミック基板もしくは同一半絶縁性金属基板に実装されていることを特徴とする請求項１記載の逆並列接続型双方向性半導体スイッチ。」と訂正する。
　
訂正事項ｇ．特許明細書の請求項９を削除する。
　
訂正事項ｈ．特許明細書の請求項６に従属していた請求項１０を、訂正後の請求項１に従属する請求項６に、特許明細書の請求項１０に従属していた請求項１１を、訂正後の請求項６に従属する請求項７に、特許明細書の請求項１１に従属していた請求項１２を、訂正後の請求項７に従属する請求項８に、順に番号を繰り上げ、
「　　【請求項６】　前記第１のＩＧＢＴは第１のリードフレーム上に、
　前記第２のＩＧＢＴは第２のリードフレーム上に、
　前記第１および第２のゲート制御回路は第３のリードフレーム上に、
　前記発光素子は第４のリードフレーム上にマウントされ、
　前記第１および第２のゲート制御回路は前記フォトダイオードアレイを含み、前記発光素子の光が前記フォトダイオードアレイに照射されるべく配置され、
　前記第１，第２，第３および第４のリードフレームは樹脂モールドされ、同一パッケージを構成していることを特徴とする請求項１記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項７】　前記発光素子と前記フォトダイオードアレイは透明ゴム又はゲル状のシリコーン樹脂でモールドされていることを特徴とする請求項６記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項８】　前記発光素子と前記フォトダイオードアレイは対向して配置され、前記発光素子の出力光が直接前記フォトダイオードアレイに照射されることを特徴とする請求項７記載の逆並列接続型双方向性半導体スイッチ。」と訂正する。
　
訂正事項ｉ．特許明細書の請求項１３を削除する。
　
訂正事項ｊ．特許明細書の請求項６に従属していた請求項１４を、訂正後の請求項１に従属する請求項９に、特許明細書の請求項１４に従属していた請求項１５を、訂正後の請求項９に従属する請求項１０に、番号を繰り上げ、
「　　【請求項９】　前記第１のＩＧＢＴは第１のリードフレーム上に、
　前記第２のＩＧＢＴは第２のリードフレーム上に、
　前記第１のゲート制御回路は第３のリードフレーム上に、
　前記第２のゲート制御回路は第４のリードフレーム上に、
　前記発光素子は第５のリードフレーム上にマウントされ、
　前記第１〜第５のリードフレームは樹脂モールドされ、同一パッケージを構成していることを特徴とする請求項１記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項１０】　前記発光素子と前記フォトダイオードアレイは透明ゴム又はゲル状のシリコーン樹脂でモールドされていることを特徴とする請求項９記載の逆並列接続型双方向性半導体スイッチ。」と訂正する。
　
訂正事項ｋ．特許明細書の請求項１３を削除したことに伴い、同請求項６に従属していた請求項１６を、独立請求項である訂正後の請求項１１とし、
「　　【請求項１１】　第１，第２の主電極、およびゲート電極を有する第１のＩＧＢＴと、
　該第１のＩＧＢＴの第２の主電極と接続された第１の主電極，前記第１のＩＧＢＴの第１の主電極と接続された第２の主電極、およびゲート電極を有する第２のＩＧＢＴと、
　前記第１のＩＧＢＴのゲート電極に直接接続された第１のゲート制御回路と、
　前記第２のＩＧＢＴのゲート電極に直接接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路とを備え、
　前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、第１の発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のＩＧＢＴのゲート電極の電位を制御し、前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、第２の発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のＩＧＢＴのゲート電極の電位を制御し、
　前記第１のＩＧＢＴは第１のリードフレーム上に、
　前記第２のＩＧＢＴは第２のリードフレーム上に、
　前記第１のゲート制御回路は第３のリードフレーム上に、
　前記第２のゲート制御回路は第４のリードフレーム上に、
　前記第１の発光素子は第５のリードフレーム上にマウントされ、
　前記第２の発光素子は第６のリードフレーム上にマウントされ、
　前記第１の発光素子と前記第１のゲート制御回路は第１の透明ゴム又は第１のゲル状のシリコーン樹脂でモールドされ、
　前記第２の発光素子と前記第２のゲート制御回路は第２の透明ゴム又は第２のゲル状のシリコーン樹脂でモールドされ、
　前記第１および第２の透明ゴム又は前記第１および第２のゲル状のシリコーン樹脂がさらに他の樹脂によりモールドされ、
　前記第１〜第６のリードフレームが同一パッケージを構成していることを特徴とする逆並列接続型双方向性半導体スイッチ。」と訂正する。
　
訂正事項ｌ．特許明細書の請求項１３を削除したことに伴い、同請求項２に従属していた請求項１７を、訂正後の請求項１に従属する請求項１２に、特許明細書の請求項４に従属していた請求項１８を、訂正後の請求項３に従属する請求項１３に、特許明細書の請求項１８に従属していた請求項１９を、訂正後の請求項１３に従属する請求項１４に、特許明細書の請求項２に従属していた請求項２０を、訂正後の請求項１に従属する請求項１５に、特許明細書の請求項２に従属していた請求項２１を、訂正後の請求項１に従属する請求項１６に、順に番号を繰り上げ、
「　　【請求項１２】　前記第１および第２のＩＧＢＴはラテラルＩＧＢＴ（ＬＩＧＢＴ）であり、両者は同一半導体基板上に集積化されていることを特徴とする請求項１記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項１３】　前記ｎチャンネルＩＧＢＴは高比抵抗半導体基板の表面に形成されたｐ型ベース層と、該ｐ型ベース層の内部に形成されたｎ+ エミッタ層と、前記ｐ型ベース層の表面の一部にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板の裏面に形成されたｐ+ アノード層とから少なくとも構成され、
　前記ｐチャンネルＩＧＢＴは前記半導体基板の表面に形成されたｎ型ベース層と、該ｎ型ベース層の内部に形成されたｐ+ エミッタ層と、前記ｎ型ベース層の表面の一部にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板の裏面に形成されたｎ+ アノード層とから少なくとも構成されていることを特徴とする請求項３記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項１４】　前記ｐ+ アノード層は電子の拡散長をＬn としたときにＬ＜２Ｌn の関係を満足するピッチＬを有して、前記半導体基板の裏面に周期的に複数個配列されていることを特徴とする請求項１３記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項１５】　前記第１および第２のＩＧＢＴの形成されている半導体チップの側面は高不純物密度拡散層で覆われていることを特徴とする請求項１記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項１６】　前記第１および第２のＩＧＢＴの表面および裏面の周辺部はベベルエッチされ、そのベベルエッチされた表面にガラス層が形成されていることを特徴とする請求項１記載の逆並列接続型双方向性半導体スイッチ。」と訂正する。
　
訂正事項ｍ．特許明細書の請求項１３を削除したことに伴い、同請求項２２を、訂正後の請求項１７に番号を繰り上げ、
「　　【請求項１７】　第１導電型の半導体基体と、
　該半導体基体の第１の主表面上に形成された第２導電型の第１の半導体領域および、該第１の半導体領域の内部に形成された前記第１導電型の第１のエミッタ領域と、
　前記半導体基体の第１の主表面とは反対側の第２の主表面上に形成された前記第２導電型の第２の半導体領域および該第２の半導体領域の内部に形成された前記第１導電型の第２のエミッタ領域と、
　前記第１の半導体領域の表面にゲート酸化膜を介して形成された第１のゲート電極と、
　前記第２の半導体領域の表面にゲート酸化膜を介して形成された第２のゲート電極と、
　前記第１の半導体領域および前記第１のエミッタ領域と電気的に接続する第１の共通の金属電極と、
　前記第２の半導体領域および前記第２のエミッタ領域と電気的に接続する第２の共通の金属電極と、
　前記第１の共通の金属電極と前記第１のゲート電極との間に電気的に直接接続された第１のゲート制御回路と、
　前記第２の共通の金属電極と前記第２のゲート電極との間に電気的に直接接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路とを備え、
　前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のゲート電極の電位を制御し、前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、前記発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のゲート電極の電位を制御することを特徴とする逆並列接続型双方向性半導体スイッチ。」と訂正する。
　
訂正事項ｎ．特許明細書の請求項１３を削除したことに伴い、同請求項２２に従属する請求項２３を、訂正後の請求項１７に従属する請求項１８に番号を繰り上げ、
「　　【請求項１８】　前記請求項１７記載の半導体装置において、さらに前記第２の半導体領域に接して形成された前記第２導電型で前記第２の半導体領域よりも高不純物密度の第１のアノード領域と、
　前記第１の半導体領域に接して形成された前記第２導電型で前記第１の半導体領域よりも高不純物密度の第２のアノード領域とを具備することを特徴とする逆並列接続型双方向性半導体スイッチ。」と訂正する。
　
訂正事項ｏ．特許明細書の請求項１３を削除したことに伴い、同請求項２４を、訂正後の請求項１９に番号を繰り上げ、
「　　【請求項１９】　第１導電型半導体基体の上部に形成された第２導電型の第１の半導体領域と、
　該第１の半導体領域の表面に形成された前記第１導電型の第２、および第３の半導体領域と、
　該第２および第３の半導体領域のそれぞれの内部に形成された前記第２導電型の第１および第２のエミッタ領域と、
　前記第２および第３の半導体領域の表面にそれぞれゲート酸化膜を介して形成された第１および第２のゲート電極と、
　前記第２の半導体領域および前記第１のエミッタ領域と電気的に接続する第１の共通の金属電極と、
　前記第３の半導体領域および前記第２のエミッタ領域と電気的に接続する第２の共通の金属電極と、
　前記第１の共通の金属電極と前記第１のゲート電極の間に電気的に直接接続された第１のゲート制御回路と、
　前記第２の共通の金属電極と前記第２のゲート電極の間に電気的に直接接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路とを備え、
　前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のゲート電極の電位を制御し、前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、前記発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のゲート電極の電位を制御することを特徴とする逆並列接続型双方向性半導体スイッチ。」と訂正する。
　
訂正事項ｐ．特許明細書の請求項２５〜２７を削除する。
　
訂正事項ｑ．特許明細書の「発明の詳細な説明」の段落【００１２】の記載を、
「　　　【００１２】
　　【課題を解決するための手段】
　上記目的を達成するために、本発明の第１の特徴は、図１に示すように、第１，および第２の主電極、およびゲート電極を有する第１のＩＧＢＴ１と、該第１のＩＧＢＴの第２の主電極と接続された第１の主電極，該第１のＩＧＢＴの第１の主電極と接続された第２の主電極、およびゲート電極を有する第２のＩＧＢＴ２と、該第１のＩＧＢＴ１のゲート電極に直接接続された第１のゲート制御回路５と、該第２のＩＧＢＴ２のゲート電極に直接接続され、第１のゲート制御回路５とは電位的に独立した第２のゲート制御回路６とを備え、第１のゲート制御回路５は第１のフォトダイオードアレイ５ａを備え、発光素子が発光した光により該第１のフォトダイオードアレイ５ａに光起電力を発生させ、該光起電力により直接、第１のＩＧＢＴ１のゲート電極の電位を制御し、第２のゲート制御回路６は第２のフォトダイオードアレイ６ａを備え、発光素子が発光した光により該第２のフォトダイオードアレイ６ａに光起電力を発生させ、該光起電力により直接、第２のＩＧＢＴ２のゲート電極の電位を制御する逆並列接続型双方向性半導体スイッチであることである。」と訂正する。
　
 訂正事項ｒ．特許明細書の「発明の詳細な説明」の段落【００１５】の記載内容を削除し、これにより、特許明細書の「発明の詳細な説明」の段落【００１６】〜【００５１】を、それぞれ、訂正明細書の段落【００１５】〜【００５０】に、段落番号を順に繰り上げる。
　さらに、特許明細書の「発明の詳細な説明」の段落【００１６】の「第４の特徴」を、訂正明細書の「発明の詳細な説明」の段落【００１５】において「第３の特徴」と、特許明細書の「発明の詳細な説明」の段落【００１７】、【００１９】及び【００２０】の「第５の特徴」を、それぞれ、訂正明細書の「発明の詳細な説明」の段落【００１６】、【００１８】及び【００１９】において「第４の特徴」と、特許明細書の「発明の詳細な説明」の段落【００２１】の「第６の特徴」を、訂正明細書の「発明の詳細な説明」の段落【００２０】において「第５の特徴」と訂正する。
　
（２）訂正の目的の適否、新規事項の有無及び拡張・変更の存否
ア．訂正事項ａについては、特許明細書の請求項１に記載された「第１の絶縁ゲート型半導体装置」及び「第２の絶縁ゲート型半導体装置」に対し、同請求項２に記載された限定を付加するとともに、第１のゲート制御回路と第２のゲート制御回路を、「前記第１のＩＧＢＴのゲート電極に直接接続された第１のゲート制御回路」、「前記第２のＩＧＢＴのゲート電極に直接接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路」とし、「第１のＩＧＢＴ」及び「第２のＩＧＢＴ」とし、さらに、同請求項５に記載された「前記第１および第２のゲート制御回路は、発光素子が発光した光により駆動される」の限定、同請求項６に記載された「前記第１および第２のゲート制御回路はそれぞれフォトダイオードアレイを含む」を、第１および第２のゲート制御回路にそれぞれ加え、これにより、第１のゲート制御回路を、より技術的範囲の狭い、「前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のＩＧＢＴのゲート電極の電位を制御し」に、第２のゲート制御回路を、より技術的範囲の狭い、「前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、前記発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のＩＧＢＴのゲート電極の電位を制御する」に限定しようとするものである。当該「前記第１のＩＧＢＴのゲート電極に直接接続された第１のゲート制御回路」、「前記第２のＩＧＢＴのゲート電極に直接接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路」、「前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のＩＧＢＴのゲート電極の電位を制御し」及び「前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、前記発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のＩＧＢＴのゲート電極の電位を制御する」という構成要件は、願書に最初に添付した明細書（以下において「当初明細書」という。）の段落【００２７】及び【００４０】の欄の記載、さらには、願書に最初に添付した図面（以下において「当初図面」という。）の図２及び図１４の記載から自明な事項である。
　したがって、この訂正は、特許請求の範囲の減縮を目的とするものである。
　また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。
　
イ．訂正事項ｂ、ｅ、ｇ、ｉ、ｐは、請求項を削除する訂正であり、特許請求の範囲の減縮を目的とするものである。
　
ウ．訂正事項ｃについては、特許明細書の請求項２を削除したことに伴い、同請求項２に従属していた請求項３を、訂正後の請求項１に従属する請求項２とするものであり、形式的な表現上の訂正であり、何ら技術的な変更を意味するものではない。
　したがって、この訂正は、明りょうでない記載の釈明を目的とするものである。
　また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。
　
エ．訂正事項ｄについては、特許明細書の請求項２を削除したことに伴い、同請求項２に従属していた請求項４を、独立請求項である訂正後の請求項３とするものであり、形式的な表現上の訂正であり、何ら技術的な変更を意味するものではない。
　したがって、この訂正は、明りょうでない記載の釈明を目的とするものである。
　また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。
　
オ．訂正事項ｆについては、特許明細書の請求項２を削除したことに伴い、同請求項２に従属していた請求項７、８を、訂正後の請求項１に従属する請求項４及び５に番号を繰り上げるものであり、形式的な表現上の訂正であり、何ら技術的な変更を意味するものではない。
　したがって、この訂正は、明りょうでない記載の釈明を目的とするものである。
　また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。
　
カ．訂正事項ｈについては、特許明細書の請求項６を削除したことに伴い、特許明細書の請求項６に従属していた請求項１０を、訂正後の請求項１に従属する請求項６に、特許明細書の請求項１０に従属していた請求項１１を、訂正後の請求項６に従属する請求項７に、特許明細書の請求項１１に従属していた請求項１２を、訂正後の請求項７に従属する請求項８に、順に番号を繰り上げるものであり、形式的な表現上の訂正であり、何ら技術的な変更を意味するものではない。
　したがって、この訂正は、明りょうでない記載の釈明を目的とするものである。
　また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。
　
キ．訂正事項ｊについては、特許明細書の請求項６を削除したことに伴い、
特許明細書の請求項６に従属していた請求項１４を、訂正後の請求項１に従属する請求項９に、特許明細書の請求項１４に従属していた請求項１５を、訂正後の請求項９に従属する請求項１０に、番号を繰り上げるものであり、形式的な表現上の訂正であり、何ら技術的な変更を意味するものではない。
　したがって、この訂正は、明りょうでない記載の釈明を目的とするものである。
　また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。
　
ク．訂正事項ｋについては、特許明細書の請求項１３を削除したことに伴い、同請求項６に従属していた請求項１６を、独立請求項である訂正後の請求項１１とするものである。具体的には、訂正後の請求項１に記載された「第１，第２の主電極、およびゲート電極を有する第１のＩＧＢＴと、該第１のＩＧＢＴの第２の主電極と接続された第１の主電極，前記第１のＩＧＢＴの第１の主電極と接続された第２の主電極、およびゲート電極を有する第２のＩＧＢＴと、前記第１のＩＧＢＴのゲート電極に直接接続された第１のゲート制御回路と、前記第２のＩＧＢＴのゲート電極に直接接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路とを備え、前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のＩＧＢＴのゲート電極の電位を制御し、前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、前記発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のＩＧＢＴのゲート電極の電位を制御する」との限定事項において、「発光素子」を「第１及び第２の発光素子」とした新たな限定事項を、特許明細書の請求項１６に記載された限定事項に付加して、独立請求項としたものである。当該「前記第１のＩＧＢＴのゲート電極に直接接続された第１のゲート制御回路と、前記第２のＩＧＢＴのゲート電極に直接接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路と、前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、第１の発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のＩＧＢＴのゲート電極の電位を制御し」及び「前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、第２の発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のＩＧＢＴのゲート電極の電位を制御する」という構成要件は、当初明細書の段落【００３６】の記載、さらには、当初図面の図１０の記載から自明な事項である。
　したがって、この訂正は、特許請求の範囲の減縮を目的とするものである。
　また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。
　
ケ．訂正事項ｌについては、特許明細書の請求項１３を削除したことに伴い、同請求項２に従属していた請求項１７を、訂正後の請求項１に従属する請求項１２に、特許明細書の請求項４に従属していた請求項１８を、訂正後の請求項３に従属する請求項１３に、特許明細書の請求項１８に従属していた請求項１９を、訂正後の請求項１３に従属する請求項１４に、特許明細書の請求項２に従属していた請求項２０を、訂正後の請求項１に従属する請求項１５に、特許明細書の請求項２に従属していた請求項２１を、訂正後の請求項１に従属する請求項１６に、順に番号を繰り上げるものであり、形式的な表現上の訂正であり、何ら技術的な変更を意味するものではない。
　したがって、この訂正は、明りょうでない記載の釈明を目的とするものである。
　また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。
　
コ．訂正事項ｍについては、特許明細書の請求項１３を削除したことに伴い、同請求項２２を、訂正後の請求項１７に番号を繰り上げ、第１のゲート制御回路と第２のゲート制御回路を、「前記第１の共通の金属電極と前記第１のゲート電極との間に電気的に直接接続された第１のゲート制御回路と、前記第２の共通の金属電極と前記第２のゲート電極との間に電気的に直接接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路」とし、さらに、特許明細書の請求項２５及び２７に記載された限定事項「前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のゲート電極の電位を制御し、前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、前記発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のゲート電極の電位を制御する」を、同請求項２２に記載された限定事項に付加し、より技術的範囲の狭い訂正後の請求項１７とするものである。当該「前記第１の共通の金属電極と前記第１のゲート電極との間に電気的に直接接続された第１のゲート制御回路と、前記第２の共通の金属電極と前記第２のゲート電極との間に電気的に直接接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路」、「前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のゲート電極の電位を制御し、前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、前記発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のゲート電極の電位を制御する」という構成要件は、当初明細書の段落【００２７】及び【００４０】の記載、さらには、当初図面の図２及び図１４の記載から自明な事項である。
　したがって、この訂正は、特許請求の範囲の減縮を目的とするものである。
　また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。
　
サ．訂正事項ｎについては、特許明細書の請求項１３を削除したことに伴い、同請求項２２に従属する請求項２３を、訂正後の請求項１７に従属する請求項１８に番号を繰り上げるという形式的な表現上の訂正であり、何ら技術的な変更を意味するものではない。
　したがって、この訂正は、明りょうでない記載の釈明を目的とするものである。
　また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。
　
シ．  訂正事項ｏについては、特許明細書の請求項１３を削除したことに伴い、同請求項２４を、訂正後の請求項１９に番号を繰り上げ、第１のゲート制御回路と第２のゲート制御回路を、「前記第１の共通の金属電極と前記第１のゲート電極の間に電気的に直接接続された第１のゲート制御回路と、前記第２の共通の金属電極と前記第２のゲート電極の間に電気的に直接接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路」とし、特許明細書の請求項２６及び２７に記載された限定事項「前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のゲート電極の電位を制御し、前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、前記発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のゲート電極の電位を制御する」を付加し、より技術的範囲を狭い訂正後の請求項１９とするものである。当該「前記第１の共通の金属電極と前記第１のゲート電極の間に電気的に直接接続された第１のゲート制御回路と、前記第２の共通の金属電極と前記第２のゲート電極の間に電気的に直接接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路」、「前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のゲート電極の電位を制御し、前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、前記発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のゲート電極の電位を制御することを特徴とする逆並列接続型双方向性半導体スイッチ」という構成要件は、当初明細書の段落【００２７】及び【００４０】の記載、さらには、当初図面の図２及び図１４の記載から自明な事項である。
　したがって、この訂正は、特許請求の範囲の減縮を目的とするものである。
　また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。
　
ス．  訂正事項ｑ及びｒについては、特許請求の範囲の訂正に伴い、明細書の記載内容を訂正後の特許請求の範囲と対応させるものである。
　したがって、この訂正は、明りょうでない記載の釈明を目的とするものである。
　また、前記訂正事項は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し又は変更するものではない。
　
（４）むすび
　以上のとおりであるから、上記訂正は、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる、平成１１年改正前の特許法第１２０条の４第３項において準用する平成６年法律第１１６号による改正前の特許法第１２６条第１項ただし書、第２項及び第３項の規定に適合するので、当該訂正を認める。
　
　
３．特許異議の申立てについて
（１）申立の理由及び取消理由通知
ア．申立の理由の概要について
　特許異議申立人は、証拠として本件優先権主張日前国内において頒布された甲第１号証（特公平４−５７１１０号公報）、甲第２号証（特開平５−１２２０３５号公報）、甲第３号証（欧州特許出願公開第０５７８９９１号明細書）、甲第４号証（特開平５−２９９５７６号公報）、甲第５号証（特開昭６１−１５０３５５号公報）、甲第６号証（特開昭６３−２３２３７８号公報）、甲第７号証（特開平５−９０２８１号公報）、甲第８号証（特開平２−２２８６９号公報）、甲第９号証（Ikuo Yamato, Norikazu Tokunaga, 「Power Loss Reduction Techniques for Three Phase High Frequency Link DC-AC Converter」PESC '93, 24th Annual IEEE Power Electronics Specialists Conference, 米国、ＩＥＥＥ、１９９３年、ｐ．６６３〜６６８）を提出し、本件の請求項１〜３、５〜１７、２０〜２７に係る各特許発明は、甲第１号証〜甲第９号証に記載された発明に基づいて、当業者が容易になし得たものであるから、特許法第第２９条第２項の規定により、特許を受けることができないものであり、したがって、上記発明に係る特許は同法第１１３条第１項第２号により取り消すべきものであると主張している。
　
イ．取消理由通知について
　当審で平成１７年６月１３日（起案日）に通知した取消理由の概要は、以下の通りである。
「１．本件の下記の請求項に係る発明は、その出願前日本国内または外国において頒布された下記の刊行物に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができないので、取り消されるべきである。
２．本件の下記の請求項に係る発明は、その出願前日本国内または外国において頒布された下記の刊行物に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないので、取り消されるべきである。
　
　　　　　　　　　　　　　　　　　記
　
刊行物１．特公平４−５７１１０号公報（申立人の提出した甲第１号証）
刊行物２．特開平５−１２２０３５号公報（申立人の提出した甲第２号証）
刊行物３．欧州特許出願公開第０５７８９９１号明細書（１９９４年１月）（申立人の提出した甲第３号証）
刊行物４．特開平５−２９９５７６号公報（申立人の提出した甲第４号証）
刊行物５．特開昭６１−１５０３５５号公報（申立人の提出した甲第５号証）
刊行物６．特開昭６３−２３２３７８号公報（申立人の提出した甲第６号証）
刊行物７．特開平５−９０２８１号公報（申立人の提出した甲第７号証）
刊行物８．特開平２−２２８６９号公報（申立人の提出した甲第８号証）
刊行物９．Ikuo Yamato, Norikazu Tokunaga, 「Power Loss Reduction Techniques for Three Phase High Frequency Link DC-AC Converter」PESC '93, 24th Annual IEEE Power Electronics Specialists Conference, 米国、ＩＥＥＥ、１９９３年、ｐ．６６３〜６６８（申立人の提出した甲第９号証）
　
　本件の請求項１ないし３、５ないし１７、２０ないし２７に係る発明は、その特許請求の範囲に記載されたとおりのものと認める。
　
　また、上記刊行物１〜９には、特許異議申立書第９頁第３３行〜第１２頁第１７行記載の発明が記載されている（ただし、「甲第１号証」〜「甲第９号証」は、それぞれ「刊行物１」〜「刊行物９」と読み替える。）。
　
　
・理由１
・請求項１〜３、７、２２、２３
・刊行物１
・備考
　刊行物１に記載のＩＧＲは、本件のＩＧＢＴに相当すると認められる。
　
　
・理由２
・請求項１〜３、５〜１７、２０〜２７
・刊行物１〜９
・備考
.　異議申立書の第１２頁第１８行〜第１５頁第２２行に記載の理由を参照のこと（ただし、「甲第１号証」〜「甲第９号証」は、それぞれ「刊行物１」〜「刊行物９」と読み替える。）。」
　
（２）本件請求項１ないし１９に係る発明
　上記「２．訂正の適否についての判断」で示したように上記訂正が認められるから、本件請求項１ないし１９係る発明は、上記訂正請求に係る訂正明細書の特許請求の範囲の請求項１ないし１９に記載された次のとおりのものである。
　なお、本件請求項１ないし１９係る発明の内、特許異議の申立てに係る発明は、本件請求項１、２、４ないし１２、１５ないし１９に係る発明である。
「　　【請求項１】　第１，第２の主電極、およびゲート電極を有する第１のＩＧＢＴと、
　該第１のＩＧＢＴの第２の主電極と接続された第１の主電極，前記第１のＩＧＢＴの第１の主電極と接続された第２の主電極、およびゲート電極を有する第２のＩＧＢＴと、
　前記第１のＩＧＢＴのゲート電極に直接接続された第１のゲート制御回路と、
　前記第２のＩＧＢＴのゲート電極に直接接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路とを備え、
　前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のＩＧＢＴのゲート電極の電位を制御し、前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、前記発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のＩＧＢＴのゲート電極の電位を制御することを特徴とする逆並列接続型双方向性半導体スイッチ。
　　【請求項２】　前記第１および第２のＩＧＢＴを構成するそれぞれのエミッタ層，それぞれのベース層，それぞれのアノード層はそれぞれ互いに同一導電型であり、前記第１および第２のＩＧＢＴの第１の主電極はエミッタ電極であり、前記第１および第２のＩＧＢＴの第２の主電極はコレクタ電極であり、
　前記第１および第２のゲート制御回路はそれぞれ、前記第１および第２のＩＧＢＴのエミッタ電極とゲート電極の間に接続されていることを特徴とする請求項１記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項３】　第１，第２の主電極、およびゲート電極を有する第１のＩＧＢＴと、
　該第１のＩＧＢＴの第２の主電極と接続された第１の主電極，前記第１のＩＧＢＴの第１の主電極と接続された第２の主電極、およびゲート電極を有する第２のＩＧＢＴと、
　前記第１のＩＧＢＴのゲート電極に接続された第１のゲート制御回路と、
　前記第２のＩＧＢＴのゲート電極に接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路とを備え、
　前記第１のＩＧＢＴはｎチャンネルＩＧＢＴであり、前記第２のＩＧＢＴはｐチャンネルＩＧＢＴであり、
　前記第１のＩＧＢＴの第１および第２の主電極はそれぞれエミッタ電極およびコレクタ電極であり、前記第２のＩＧＢＴの第１および第２の主電極は、それぞれ、コレクタ電極およびエミッタ電極であり、
　前記第１および第２のゲート制御回路はそれぞれ、前記第１および第２のＩＧＢＴのエミッタ電極とゲート電極の間に接続されていることを特徴とする逆並列接続型双方向性半導体スイッチ。
　　【請求項４】　前記第１および第２のＩＧＢＴは同一半導体基板上に集積化されていることを特徴とする請求項１記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項５】　前記第１，第２のＩＧＢＴ，前記第１および第２のゲート制御回路は同一セラミック基板もしくは同一半絶縁性金属基板に実装されていることを特徴とする請求項１記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項６】　前記第１のＩＧＢＴは第１のリードフレーム上に、
　前記第２のＩＧＢＴは第２のリードフレーム上に、
　前記第１および第２のゲート制御回路は第３のリードフレーム上に、
　前記発光素子は第４のリードフレーム上にマウントされ、
　前記第１および第２のゲート制御回路は前記フォトダイオードアレイを含み、前記発光素子の光が前記フォトダイオードアレイに照射されるべく配置され、
　前記第１，第２，第３および第４のリードフレームは樹脂モールドされ、同一パッケージを構成していることを特徴とする請求項１記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項７】　前記発光素子と前記フォトダイオードアレイは透明ゴム又はゲル状のシリコーン樹脂でモールドされていることを特徴とする請求項６記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項８】　前記発光素子と前記フォトダイオードアレイは対向して配置され、前記発光素子の出力光が直接前記フォトダイオードアレイに照射されることを特徴とする請求項７記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項９】　前記第１のＩＧＢＴは第１のリードフレーム上に、
　前記第２のＩＧＢＴは第２のリードフレーム上に、
　前記第１のゲート制御回路は第３のリードフレーム上に、
　前記第２のゲート制御回路は第４のリードフレーム上に、
　前記発光素子は第５のリードフレーム上にマウントされ、
　前記第１〜第５のリードフレームは樹脂モールドされ、同一パッケージを構成していることを特徴とする請求項１記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項１０】　前記発光素子と前記フォトダイオードアレイは透明ゴム又はゲル状のシリコーン樹脂でモールドされていることを特徴とする請求項９記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項１１】　第１，第２の主電極、およびゲート電極を有する第１のＩＧＢＴと、
　該第１のＩＧＢＴの第２の主電極と接続された第１の主電極，前記第１のＩＧＢＴの第１の主電極と接続された第２の主電極、およびゲート電極を有する第２のＩＧＢＴと、
　前記第１のＩＧＢＴのゲート電極に直接接続された第１のゲート制御回路と、
　前記第２のＩＧＢＴのゲート電極に直接接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路とを備え、
　前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、第１の発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のＩＧＢＴのゲート電極の電位を制御し、前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、第２の発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のＩＧＢＴのゲート電極の電位を制御し、
　前記第１のＩＧＢＴは第１のリードフレーム上に、
　前記第２のＩＧＢＴは第２のリードフレーム上に、
　前記第１のゲート制御回路は第３のリードフレーム上に、
　前記第２のゲート制御回路は第４のリードフレーム上に、
　前記第１の発光素子は第５のリードフレーム上にマウントされ、
　前記第２の発光素子は第６のリードフレーム上にマウントされ、
　前記第１の発光素子と前記第１のゲート制御回路は第１の透明ゴム又は第１のゲル状のシリコーン樹脂でモールドされ、
　前記第２の発光素子と前記第２のゲート制御回路は第２の透明ゴム又は第２のゲル状のシリコーン樹脂でモールドされ、
　前記第１および第２の透明ゴム又は前記第１および第２のゲル状のシリコーン樹脂がさらに他の樹脂によりモールドされ、
　前記第１〜第６のリードフレームが同一パッケージを構成していることを特徴とする逆並列接続型双方向性半導体スイッチ。
　　【請求項１２】　前記第１および第２のＩＧＢＴはラテラルＩＧＢＴ（ＬＩＧＢＴ）であり、両者は同一半導体基板上に集積化されていることを特徴とする請求項１記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項１３】　前記ｎチャンネルＩＧＢＴは高比抵抗半導体基板の表面に形成されたｐ型ベース層と、該ｐ型ベース層の内部に形成されたｎ+ エミッタ層と、前記ｐ型ベース層の表面の一部にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板の裏面に形成されたｐ+ アノード層とから少なくとも構成され、
　前記ｐチャンネルＩＧＢＴは前記半導体基板の表面に形成されたｎ型ベース層と、該ｎ型ベース層の内部に形成されたｐ+ エミッタ層と、前記ｎ型ベース層の表面の一部にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板の裏面に形成されたｎ+ アノード層とから少なくとも構成されていることを特徴とする請求項３記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項１４】　前記ｐ+ アノード層は電子の拡散長をＬn としたときにＬ＜２Ｌn の関係を満足するピッチＬを有して、前記半導体基板の裏面に周期的に複数個配列されていることを特徴とする請求項１３記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項１５】　前記第１および第２のＩＧＢＴの形成されている半導体チップの側面は高不純物密度拡散層で覆われていることを特徴とする請求項１記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項１６】　前記第１および第２のＩＧＢＴの表面および裏面の周辺部はベベルエッチされ、そのベベルエッチされた表面にガラス層が形成されていることを特徴とする請求項１記載の逆並列接続型双方向性半導体スイッチ。
　　【請求項１７】　第１導電型の半導体基体と、
　該半導体基体の第１の主表面上に形成された第２導電型の第１の半導体領域および、該第１の半導体領域の内部に形成された前記第１導電型の第１のエミッタ領域と、
　前記半導体基体の第１の主表面とは反対側の第２の主表面上に形成された前記第２導電型の第２の半導体領域および該第２の半導体領域の内部に形成された前記第１導電型の第２のエミッタ領域と、
　前記第１の半導体領域の表面にゲート酸化膜を介して形成された第１のゲート電極と、
　前記第２の半導体領域の表面にゲート酸化膜を介して形成された第２のゲート電極と、
　前記第１の半導体領域および前記第１のエミッタ領域と電気的に接続する第１の共通の金属電極と、
　前記第２の半導体領域および前記第２のエミッタ領域と電気的に接続する第２の共通の金属電極と、
　前記第１の共通の金属電極と前記第１のゲート電極との間に電気的に直接接続された第１のゲート制御回路と、
　前記第２の共通の金属電極と前記第２のゲート電極との間に電気的に直接接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路とを備え、
　前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のゲート電極の電位を制御し、前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、前記発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のゲート電極の電位を制御することを特徴とする逆並列接続型双方向性半導体スイッチ。
　　【請求項１８】　前記請求項１７記載の半導体装置において、さらに前記第２の半導体領域に接して形成された前記第２導電型で前記第２の半導体領域よりも高不純物密度の第１のアノード領域と、
　前記第１の半導体領域に接して形成された前記第２導電型で前記第１の半導体領域よりも高不純物密度の第２のアノード領域とを具備することを特徴とする逆並列接続型双方向性半導体スイッチ。
　　【請求項１９】　第１導電型半導体基体の上部に形成された第２導電型の第１の半導体領域と、
　該第１の半導体領域の表面に形成された前記第１導電型の第２、および第３の半導体領域と、
　該第２および第３の半導体領域のそれぞれの内部に形成された前記第２導電型の第１および第２のエミッタ領域と、
　前記第２および第３の半導体領域の表面にそれぞれゲート酸化膜を介して形成された第１および第２のゲート電極と、
　前記第２の半導体領域および前記第１のエミッタ領域と電気的に接続する第１の共通の金属電極と、
　前記第３の半導体領域および前記第２のエミッタ領域と電気的に接続する第２の共通の金属電極と、
　前記第１の共通の金属電極と前記第１のゲート電極の間に電気的に直接接続された第１のゲート制御回路と、
　前記第２の共通の金属電極と前記第２のゲート電極の間に電気的に直接接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路とを備え、
　前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のゲート電極の電位を制御し、前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、前記発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のゲート電極の電位を制御することを特徴とする逆並列接続型双方向性半導体スイッチ。」
　
（３）引用刊行物に記載された発明
　当審で通知した取消理由で引用した、本件優先権主張日前に日本国内で頒布された刊行物１（特公平４−５７１１０号公報（申立人の提出した甲第１号証））には、「二方向性絶縁ゲート整流器の構造と作動方法」（発明の名称）に関して、「本発明は一般的に絶縁ゲート整流器に関するものであり、特に絶縁ゲートを介して印加電圧の両方の極性に対して電流導通を制御することができると云う理由で二方向性である絶縁ゲート整流器に関するものである。」（第３頁第５欄第３５〜３９行）こと、「本明細書では「絶縁ゲート整流器」または「IGR」と呼んでいる。」（第３頁第６欄第６〜８行）こと、「以前に開示されたIGRは構造的に二重拡散MOS（DMOS）またはＶ字形溝付きMOS（VMOS）の垂直チヤンネルMOSFETに似ているように見えるが、重要な違いがある。具体的にＮチヤンネル・デバイスの場合を考えると、MOSFETにはないP+型（すなわちドーピング濃度の高いＰ導電型）陽極領域が含まれている。その結果、４層すなわちPNPNデバイスとなる。動作もMOSFETの動作とは異なつており、最も重要な相違点はIGRの順方向導電度がより高いということである。」（第３頁第６欄第３２〜４２行）こと、「このため導通モードは部分的に双極性（bipolar）になる。
　IGRは４層PNPNサイリスタとは異なつている。但しIGRには見かけ上、その構造が若干MOSゲート付きSCRまたはサイリスタの構造に類似するものがあり、またIGRは寄生SCRを含んでいると考えることができる。IGRの通常の動作で重要なことは、ゲート電極がデバイスを流れる電流のターンオンとターンオフの両方の制御を行うこと、ならびに寄生SORが導通状態にラツチされることは許されないということである。」（第４頁第７欄第１９〜２９行）こと、「したがつて本発明の１つの目的は両方の極性の印加電圧に対して電流の流れを制御することのできる二方向性IGR構造を提供することである。」（第５頁第９欄第１３〜１５行）こと、「この例では、誘起される反転チヤンネルはＮ導電型であり、正のゲート電圧が印加されたときに誘起される。このように設けられた構造は一方の反転チヤンネルが誘起されたとき一方向の導通を維持し、該一方の反転チヤンネルがもはや誘起されなくなつたときには該一方向の導通を停止する。また、この二方向性整流器は他方の反転チヤンネルが誘起されたとき他方の方向の導通を維持し、該他方の反転チヤンネルがもはや誘起されなくなつたときには該他方の方向の導通を停止する。」（第５頁第１０欄第４〜１４行）こと、「デバイス構造は対称であることが好ましい」（第５頁第１０欄第２５〜２６行）こと、「その対称的な構成から明らかなようにデバイス１０は二方向性の動作を行なう。一般に、いずれか一方の主端子（MT1またはMT2）を反対側の主端子（MT2またはMT1）に対して正にバイアスし、反対側のゲート端子（G2またはG1）に反対側の主端子（MT2またはMT1）に対して正の電圧を印加するとデバイス１０がターンオンし、すなわち順方向導通状態にされる。
　更に詳しく云うと、主端子MT1が主端子MT2に対して正にバイアスされている場合、（主端子MT2に対して）」（第７頁第１４欄第３９行〜第８頁第１５欄第５行）、「逆の場合、即ち主端子MT2と第２の主端子電極４６が第１の主端子MT1と第１の主端子電極４４に対して正にバイアスされた場合、対応する導通モードが発生するが方向は逆である。この場合、代表的な電子流経路が６８で表わされ、代表的な正孔流径路が７０で表わされる。」（第８頁第１５欄第２５〜３０行）こと、「デバイス９０は対称であるので、接続と端子と名称はすべて逆にすることができる。」（第９頁第１７欄第１９〜２０行）こと、「更にこのIGR構造は両方の印加極性に対して電流の流れを制御できるという意味で二方向構造になつている。」（第９頁第１８欄第２３〜２５行）こと、「本発明を相補的なデバイスに適用でき、この場合本明細書で例示したＮ型領域とＰ型領域を逆にする。」（第９頁第１８欄第２８〜３０行）ことが、図１〜図４と共に記載されている。
　
　同刊行物２（特開平５−１２２０３５号公報（申立人の提出した甲第２号証））には、「駆動電源内蔵型半導体装置」（発明の名称）に関して、「【０００７】
【発明が解決しようとする課題】・・・半導体内部に用意された出力用ＭＯＳＦＥＴを制御するための電源であるコンデンサを必要に応じて充電できる。このため、この半導体装置に制御用電源を特別に供給する必要はなく、駆動電源が内蔵された半導体装置として取り扱うことができる。・・・」こと、「【００１３】・・・特にブリッジ回路などの上下アームに本装置が使用される場合においては、この電位変動によるオン現象により、上下アームが同時にオンとなるいわゆるアーム短絡が発生する可能性がある。・・・」こと、「【００２９】本装置１の出力制御部２０は、ＬＥＤを用いて本装置１を制御する制御装置の制御回路と本装置とを電気的に遮断し、制御装置側へのノイズ等の伝達を防止できるようになっている。そのため、本例の出力制御部２０は、ＬＥＤ１３による発光回路５５、この発光回路５５からの光により光起電力を発生する光起電力発生回路５６、この光起電力を増幅してＩＧＢＴ２２に印加される出力制御信号とするインバータ５７および５８、さらに、出力制御部２０を駆動する電圧が規定電位Ｖｔｈ以下の場合に出力制御信号を固定する不動回路５９から構成されている。
【００３０】・・・本例の装置においては、ＬＥＤ１３が発光して、フォトダイオードアレイ５１から起電力が発生すると、インバータ５７、５８によりＩＧＢＴ２２が駆動される。・・・
【００３１】一方、ＬＥＤ１３が消灯となると、光ダイオードアレイ５１から光起電力は発生せず、抵抗２７を介してインバータ５７の入力が低電位となる。このため、インバータ５８の出力は低電位となり、ＩＧＢＴ２２はオープン状態となる。」ことが、図１と共に記載されている。
　
　同刊行物３（欧州特許出願公開第０５７８９９１号明細書（１９９４年１月）（申立人の提出した甲第３号証）には、双方向半導体素子として、ＩＧＢＴ５ａ〜５ｈとＤＣＢセラミック基板が記載されている。ＦＩＧ．１において、ＩＧＢＴ５ａ〜５ｄが搭載されたパターンはワイヤを介してＩＧＢＴ５ｅ〜５ｈの一端に接続されており、ＩＧＢＴ５ｅ〜５ｈが搭載されたパターンはワイヤを介してＩＧＢＴ５ａ〜５ｄの一端に接続されており、ＩＧＢＴ５ａ〜５ｄとＩＧＢＴ５ｅ〜５ｈが並列にセラミック基板上で接続されていることが記載されている。
　
　同刊行物４（特開平５−２９９５７６号公報（申立人の提出した甲第４号証））には、「【０００１】
【産業上の利用分野】この発明は、パワートランジスタやパワーＭＯＳＦＥＴなどの半導体パワーチップと、その半導体パワーチップを制御するための制御用半導体チップとを同一パッケージ内に内蔵するマルチチップ型半導体装置及びその製造方法に関するものである。」ことが、図５と共に記載されている。
　
　同刊行物５（特開昭６１−１５０３５５号公報（申立人の提出した甲第５号証））の第１図〜第４図には、複数の半導体チップをリードフレームに搭載して樹脂で封止することが記載されている。そして、第１図では同じ電位の半導体チップを同じリードフレームに搭載し、第３図では各半導体チップの電位が異なるので、異なるリードフレームに搭載することが記載されている。
　
　同刊行物６（特開昭６３−２３２３７８号公報（申立人の提出した甲第６号証））の第３図には、リードフレーム２に受光素子１と発光素子４をそれぞれ搭載し、光透過性シリコーン樹脂６でその対向する発光素子４と受光素子１の間を覆い、更に光透過性エポキシ樹脂７で封止することが記載されている。
　
　同刊行物７（特開平５−９０２８１号公報（申立人の提出した甲第７号証））の段落【０００８】には、ＩＧＢＴ−Ｑ１、Ｑ２が双方向スイッチとして働くことが記載されている。図１２にはＩＧＢＴ−Ｑ１、Ｑ２が同一の半導体基板の一表面側に形成されることが記載されている。
　
　同刊行物８（特開平２−２２８６９号公報（申立人の提出した甲第８号証））の第４頁左下欄第１７、１８行には、対称阻止及び高電圧降伏特性を有することが記載されており、同頁右下欄第３、４行には、ＩＧＴのデバイスであることが記載されており、第５頁の右下欄第１４〜１７行には、溝６０は垂直線に対して傾斜した側壁６２を有していることが望ましいことが記載されており、第６頁左下欄第７〜９行には、注入層６４は、不導態化層６６を堆積することによって保護することができることが記載されており、第８頁右上欄第１９行〜同頁左下欄第１行にかけて、第２Ｄ図に示すように、高濃度のＰ型不純物を側壁に注入して、Ｐ型の薄い層１４０を形成することが記載されており、第８頁左下欄第１４〜１６行には、側壁のＰ型の層１４０に別の不動態化層を被着させて、これを保護することができることが記載されている。
　
　同刊行物９（Ikuo Yamato, Norikazu Tokunaga, 「Power Loss Reduction Techniques for Three Phase High Frequency Link DC-AC Converter」PESC '93, 24th Annual IEEE Power Electronics Specialists Conference, 米国、ＩＥＥＥ、１９９３年、ｐ．６６３〜６６８）（申立人の提出した甲第９号証））には、「図２は、ＩＧＢＴを用いた３相高周波リンクのＤＣ−ＡＣコンバータである。
インバータは、４つのＩＧＢＴＳ１−Ｓ４と４つの逆並列接続したダイオードで構成される単相ブリッジである。
サイクロコンバータは、６つの双方向スイッチ　ＳＵＰ，ＳＵＮ，ＳＶＰ，ＳＶＮ，ＳＷＰ，ＳＷＮで構成される三相ブリッジである。」（第６６３頁右欄２．１の最後の６行）こと、「サイクロコンバータは、入力電圧を除けば、３相のインバータと同様である。
インバータは直流電圧が入力となるが、サイクロコンバータは、交流矩形電圧が入力となる。
よって、ＰＷＭアルゴリズムは、通常の３相インバータを元にしている、すなわち、サイクロコンバータのＰＷＭ信号は、入力電圧の極性により、３相インバータのＰＷＭ信号のレベルを変換することにより得られる。
入力電圧の極性が正のときは、３相インバータのＰＷＭ信号がサイクロコンバータのＰＷＭ信号として使われる。
一方、入力電圧が負の時は、サイクロコンバータのＰＷＭ信号は、３相インバータのＰＷＭ信号のレベルを逆にすることにより得られる。」（第６６４頁左欄第１行〜同頁右欄第２行）こと、「図５（ａ）は、ソース転流時のサイクロコンバータの等価回路で、図５（ｂ）は、そのスイッチングシーケンスである。
この例では、負荷に流れる電流の極性は正で、導通しているスイッチはＳＵＰＰからＳＵＮＰへ変わる。
ＳＵＰＰのターンオフ信号を遅らせることで、短絡電流がインバータ出力電圧により生じる。
この電流がＳＵＰＰの電流を減少させる。その結果、短絡電流は、負荷の電流値に達し、転流は終わる。
スイッチング損失は発生しない、それはこれらのスイッチが電流を遮断する必要がないからである。」（第６６５頁右欄Ｂ．第３〜１３行）ことが記載されており、ブリッジのアームに逆方向のＩＧＢＴを接続（例えば、ＳＵＰのＳＵＰＰとＳＵＮＰ）し、この２つのＩＧＢＴのオンオフにより双方向への電流制御を行うことが記載されている。
　
（４）対比・判断
ア．本件請求項１に係る発明について
　本件請求項１に係る発明は、「該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のＩＧＢＴのゲート電極の電位を制御」する点、及び「該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のＩＧＢＴのゲート電極の電位を制御する」点を有するものである。
　 本件請求項１に係る発明によれば、この点により、ゲート制御回路における電力損失はほとんどなく極めて変換効率の高い交流・直流兼用の半導体スイッチが実現され、且つ構造が簡略化できるという顕著な効果を奏するものである。
　これに対して、上記刊行物２には、上記「該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のＩＧＢＴのゲート電極の電位を制御」する点、及び「該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のＩＧＢＴのゲート電極の電位を制御する」点について、記載も示唆もない。　
　すなわち、上記刊行物２の図１及び図３には、フォトダイオードアレイ５１の出力が、インバータ５７、５８及びＭＯＳＦＥＴ５４に入力され、フォトダイオードアレイ５１の出力が増幅されてＩＧＢＴ２２のゲートに入力される構成が開示されている（段落【００２９】〜【００３１】等参照。）。このインバータ５７及び５８には、駆動電源を供給する蓄電部３０、さらにこの蓄電部３０に充電を行う充電部４０が必要である。このような複雑なゲート制御回路の構成では、ゲート制御回路自身における電力消費（電力損失）が大きいものである。したがって、刊行物２は、本件請求項１に係る発明とは、異なった技術を開示しているものである。
　また、上記刊行物１、３〜９にも、本件請求項１に係る発明の上記の点についての記載がない。
　よって、本件請求項１に係る発明は、上記刊行物１に記載された発明ではなく、また、上記刊行物１〜９に記載された発明に基づいて、当業者が容易に発明をすることができたものでもない。
　
イ．本件請求項２、４ないし１０、１２、１５、１６に係る発明について
　本件請求項２、４ないし１０、１２、１５、１６に係る発明は、本件請求項１に係る発明を直接的又は間接的に引用した発明であるので、本件請求項１に係る発明と同様な理由により、上記刊行物１に記載された発明ではなく、また、上記刊行物１〜９に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。
　
ウ．本件請求項１１に係る発明について
　訂正後の請求項１１に係る発明は、前記本件請求項１に係る発明と同様な、「該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のＩＧＢＴのゲート電極の電位を制御」する点、及び「該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のＩＧＢＴのゲート電極の電位を制御」する点を有するものである。
　したがって、前記「（４）対比・判断　ア．」と同様な理由により、本件請求項１１に係る発明は、上記刊行物１に記載された発明ではなく、また、上記刊行物１〜９に記載された発明に基づいて、当業者が容易に発明をすることができたものでもない。
　
エ．本件請求項１７に係る発明について
　訂正後の請求項１７に係る発明は、前記本件請求項１に係る発明とほぼ同様な、「該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のゲート電極の電位を制御」する点、及び「該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のゲート電極の電位を制御する」点を有するものである。
　したがって、前記「（４）対比・判断　ア．」と同様な理由により、本件請求項１７に係る発明は、上記刊行物１に記載された発明ではなく、また、上記刊行物１〜９に記載された発明に基づいて、当業者が容易に発明をすることができたものでもない。
　
オ．本件請求項１８に係る発明について
　本件請求項１８に係る発明は、本件請求項１７に係る発明を引用した発明であるので、本件請求項１７に係る発明と同様な理由により、上記刊行物１に記載された発明ではなく、また、上記刊行物１〜９に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。
　
カ．本件請求項１９に係る発明について
　訂正後の請求項１９に係る発明は、前記本件請求項１に係る発明とほぼ同様な、「該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のゲート電極の電位を制御」する点、及び「該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のゲート電極の電位を制御する」点を有するものである。
　したがって、前記「（４）対比・判断　ア．」と同様な理由により、本件請求項１９に係る発明は、上記刊行物１に記載された発明ではなく、また、上記刊行物１〜９に記載された発明に基づいて、当業者が容易に発明をすることができたものでもない。
　
（５）むすび
　以上のとおりであるから、特許異議申立ての理由及び証拠によっては、本件請求項１、２、４ないし１２、１５ないし１９に係る発明の特許を取り消すことができない。
　そして、他に本件請求項１、２、４ないし１２、１５ないし１９に係る発明の特許を取り消すべき理由を発見しない。
　したがって、本件請求項１、２、４ないし１２、１５ないし１９に係る発明についての特許は拒絶の査定をしなければならない特許出願に対してされたものと認めない。
　よって、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第１４条の規定に基づく、特許法等の一部を改正する法律の施行に伴う経過措置を定める政令（平成７年政令第２０５号）第４条第２項の規定により、結論のとおり決定する。
【異議決定日】
平成１７年７月１４日（２００５．７．１４）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
逆並列接続型双方向性半導体スイッチ
（５７）【特許請求の範囲】
　【請求項１】第１，第２の主電極、およびゲート電極を有する第１の
ＩＧＢＴ
　該第１の
ＩＧＢＴ
ＩＧＢＴ
ＩＧＢＴ
　前記第１の
ＩＧＢＴ
直接
　前記第２の
ＩＧＢＴ
直接
、
　
前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のＩＧＢＴのゲート電極の電位を制御し、前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、前記発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のＩＧＢＴのゲート電極の電位を制御する
　【請求項
２
　前記第１および第２のゲート制御回路はそれぞれ、前記第１および第２のＩＧＢＴのエミッタ電極とゲート電極の間に接続されていることを特徴とする請求項
１
　【請求項
３
第１，第２の主電極、およびゲート電極を有する第１のＩＧＢＴと、
　
該第１のＩＧＢＴの第２の主電極と接続された第１の主電極，前記第１のＩＧＢＴの第１の主電極と接続された第２の主電極、およびゲート電極を有する第２のＩＧＢＴと、
　
前記第１のＩＧＢＴのゲート電極に接続された第１のゲート制御回路と、
　
前記第２のＩＧＢＴのゲート電極に接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路とを備え、
　前記第１のＩＧＢＴはｎチャンネルＩＧＢＴであり、前記第２のＩＧＢＴはｐチャンネルＩＧＢＴであり、
　前記第１のＩＧＢＴの第１および第２の主電極はそれぞれエミッタ電極およびコレクタ電極であり、前記第２のＩＧＢＴの第１および第２の主電極は、それぞれ、コレクタ電極およびエミッタ電極であり、
　前記第１および第２のゲート制御回路はそれぞれ、前記第１および第２のＩＧＢＴのエミッタ電極とゲート電極の間に接続されていることを
特徴とする
　【請求項
４
１
　【請求項
５
１
　【請求項
６
　前記第２のＩＧＢＴは第２のリードフレーム上に、
　前記第１および第２のゲート制御回路は第３のリードフレーム上に、
　前記発光素子は第４のリードフレーム上にマウントされ、
　前記第１および第２のゲート制御回路は前記フォトダイオードアレイを含み、前記発光素子の光が前記フォトダイオードアレイに照射されるべく配置され、
　前記第１，第２，第３および第４のリードフレームは樹脂モールドされ、同一パッケージを構成していることを特徴とする請求項
１
　【請求項
７
６
　【請求項
８
７
　【請求項
９
　前記第２のＩＧＢＴは第２のリードフレーム上に、
　前記第１のゲート制御回路は第３のリードフレーム上に、
　前記第２のゲート制御回路は第４のリードフレーム上に、
　前記発光素子は第５のリードフレーム上にマウントされ、
　前記第１〜第５のリードフレームは樹脂モールドされ、同一パッケージを構成していることを特徴とする請求項
１
　【請求項
１０
９
　【請求項
１１
第１，第２の主電極、およびゲート電極を有する第１のＩＧＢＴと、
　該第１のＩＧＢＴの第２の主電極と接続された第１の主電極，前記第１のＩＧＢＴの第１の主電極と接続された第２の主電極、およびゲート電極を有する第２のＩＧＢＴと、
　前記第１のＩＧＢＴのゲート電極に直接接続された第１のゲート制御回路と、
　前記第２のＩＧＢＴのゲート電極に直接接続され、前記第１のゲート制御回路とは電位的に独立した第２のゲート制御回路とを備え、
　前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、第１の発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のＩＧＢＴのゲート電極の電位を制御し、前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、第２の発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のＩＧＢＴのゲート電極の電位を制御し、
　前記第１のＩＧＢＴは第１のリードフレーム上に、
　前記第２のＩＧＢＴは第２のリードフレーム上に、
　前記第１のゲート制御回路は第３のリードフレーム上に、
　前記第２のゲート制御回路は第４のリードフレーム上に、
　前記第１の発光素子は第５のリードフレーム上にマウントされ、
　前記第２の発光素子は第６のリードフレーム上にマウントされ、
　前記第１の発光素子と前記第１のゲート制御回路は第１の透明ゴム又は第１のゲル状のシリコーン樹脂でモールドされ、
　前記第２の発光素子と前記第２のゲート制御回路は第２の透明ゴム又は第２のゲル状のシリコーン樹脂でモールドされ、
　前記第１および第２の透明ゴム又は前記第１および第２のゲル状のシリコーン樹脂がさらに他の樹脂によりモールドされ、
　前記第１〜第６のリードフレームが同一パッケージを構成していることを特徴とする逆並列接続型双方向性半導体スイッチ。
　【請求項
１２
１
　【請求項
１３
　前記ｐチャンネルＩＧＢＴは前記半導体基板の表面に形成されたｎ型ベース層と、該ｎ型ベース層の内部に形成されたｐ＋エミッタ層と、前記ｎ型ベース層の表面の一部にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板の裏面に形成されたｎ＋アノード層とから少なくとも構成されていることを特徴とする請求項
３
　【請求項
１４
１３
　【請求項
１５
１
　【請求項
１６
１
　【請求項
１７
　該半導体基体の第１の主表面上に形成された第２導電型の第１の半導体領域および、該第１の半導体領域の内部に形成された前記第１導電型の第１のエミッタ領域と、
　前記半導体基体の第１の主表面とは反対側の第２の主表面上に形成された前記第２導電型の第２の半導体領域および該第２の半導体領域の内部に形成された前記第１導電型の第２のエミッタ領域と、
　前記第１の半導体領域の表面にゲート酸化膜を介して形成された第１のゲート電極と、
　前記第２の半導体領域の表面にゲート酸化膜を介して形成された第２のゲート電極と、
　前記第１の半導体領域および前記第１のエミッタ領域と電気的に接続する第１の共通の金属電極と、
　前記第２の半導体領域および前記第２のエミッタ領域と電気的に接続する第２の共通の金属電極と、
　前記第１の共通の金属電極と前記第１のゲート電極との間に電気的に
直接
　前記第２の共通の金属電極と前記第２のゲート電極との間に電気的に
直接
　
前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のゲート電極の電位を制御し、前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、前記発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のゲート電極の電位を制御す
　【請求項
１８
１７
　前記第１の半導体領域に接して形成された前記第２導電型で前記第１の半導体領域よりも高不純物密度の第２のアノード領域とを具備することを特徴とする逆並列接続型双方向性半導体スイッチ。
　【請求項
１９
　該第１の半導体領域の表面に形成された前記第１導電型の第２、および第３の半導体領域と、
　該第２および第３の半導体領域のそれぞれの内部に形成された前記第２導電型の第１および第２のエミッタ領域と、
　前記第２および第３の半導体領域の表面にそれぞれゲート酸化膜を介して形成された第１および第２のゲート電極と、
　前記第２の半導体領域および前記第１のエミッタ領域と電気的に接続する第１の共通の金属電極と、
　前記第３の半導体領域および前記第２のエミッタ領域と電気的に接続する第２の共通の金属電極と、
　前記第１の共通の金属電極と前記第１のゲート電極の間に電気的に
直接
　前記第２の共通の金属電極と前記第２のゲート電極の間に電気的に
直接
、
　
前記第１のゲート制御回路は第１のフォトダイオードアレイを備え、発光素子が発光した光により該第１のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第１のゲート電極の電位を制御し、前記第２のゲート制御回路は第２のフォトダイオードアレイを備え、前記発光素子が発光した光により該第２のフォトダイオードアレイに光起電力を発生させ、該光起電力により直接、前記第２のゲート電極の電位を制御す
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は、絶縁ゲート・バイポーラトランジスタ（ＩＧＢＴ）等の絶縁ゲートで電流を制御する半導体装置に関し、特に直流、交流電流の両方の制御を行うことが可能な双方向性スイッチとしての半導体装置に関する。
　【０００２】
　【従来の技術】
　ゲート電極に印加される比較的低いバイアス電圧によって大きな電流を制御し得る絶縁ゲート・バイポーラトランジスタ（ＩＧＢＴ）は、ＭＯＳ・バイポーラ複合機能素子の一種で電力制御や電流スイッチング等各種のパワーエレクトロニクスの用途に特に有用な半導体装置として改良が進められている。
　【０００３】
　図２０は従来のＩＧＢＴを１個使用した半導体スイッチを示す回路図、及び図２１（ａ）〜（ｄ）は従来のＩＧＢＴの製造方法の一例を示す製造工程図である。
　【０００４】
　図２０において、この半導体スイッチは、出力端子１０１にコレクタが、出力端子１０２にエミッタが接続されたＩＧＢＴ１０３を有し、そのゲート電極がゲート制御回路１０４でバイアスされるように構成されている。
　【０００５】
　図２０のＩＧＢＴ１０３のチップを製造するには、まず、図２１（ａ）に示すように予め用意されたｎ−ベース層となるｎ−基板１３１の裏面側にｐ＋アノード層１３２を裏面からボロン（Ｂ）等を拡散して形成する。あるいはｐ＋基板の上にｎ−エピタキシャル層を形成してもよい。この場合はｐ＋基板がｐ＋アノード層１３２に、ｎ−エピタキシャル層がｎ−ベース層１３１となる。次に、図２１（ｂ）に示すようにｎ−基板１３１の表面側にゲート酸化膜となるＳｉＯ２膜１３３およびゲート酸化膜の上の絶縁ゲート電極となるポリシリコン層１３９を成膜して、ｎ−基板１３１の表面側ポリシリコン層１３９の中央部の窓を通してｎ−基板１３１の表面側の中にボロン（Ｂ）等の拡散を行ってｐ型ベース層１３４を形成する。次に、図２１（ｃ）に示すようにゲート電極１３６となる部分のポリシリコン層を残して、新たにＳｉＯ２膜１３３をｎ−基板１３１の表面上に成膜した後、このＳｉＯ２膜１３３の中央部分の２つの窓を通してｐ型ベース層１３４の中に砒素（Ａｓ）等の拡散を行ってｎ＋エミッタ層１３５を形成する。
いわゆる二重拡散技術である。その後、所定のフォトリソグラフィーおよびＲＩＥ法等の手法でゲート電極１３６の形状にポリシリコン膜をパターニングし、さらにこのポリシリコン膜およびｎ−基板１３１の上にＳｉＯ２膜を形成する。そして、図２１（ｄ）に示すようにＳｉＯ２膜１３３を覆うようにして、ｎ−基板１３１の表面中央部にエミッタ電極１３７を形成し、またチップ裏面側のｐ＋アノード層１３２にコレクタ電極１３８を形成すれば、図２０に用いるＩＧＢＴ１０３のチップが得られる。
　【０００６】
　次にＩＧＢＴの動作原理について説明する。ＩＧＢＴのターンオンは、たとえばエミッタ電極１３７が接地され、コレクタ電極１３８に正電圧が印加された状態でゲート電極１３６にエミッタ電極１３７に対して正電圧を印加することにより実現される。ゲート電極１３６に正電圧が印加されると、ＭＯＳＦＥＴ同様ｐ型ベース層１３４の表面に反転チャンネルが形成されｎ＋エミッタ層１３５から反転チャンネル層を通してｎ−ベース層１３１内に電子が注入されｐ＋アノード層に到達する。これに対し、ｐ＋アノード層１３２からｎ−ベース層１３１内にホールの注入が起こり、ｐ＋アノード層１３２とｎ−ベース層１３１との間に形成されるｐｎ接合は順バイアス状態となり、ｎ−ベース層１３１が伝導度変調を起こし、素子を導通状態に導く。ＩＧＢＴのオン状態は、以上のように高抵抗であるｎ−ベース層１３１が伝導度変調により、その抵抗成分が極めて小さくなるため、ｎ−ベース層１３１の不純物密度が低く、その厚さの厚い高耐圧素子であってもオン抵抗ＲＯＮの極めて小さい特性が得られる。一方、ＩＧＢＴのターンオフは、ゲート電極１３６にエミッタ電極１３７に対してゼロバイアスにするか、あるいは負電圧を印加することにより実現される。ゲート電極１３６がゼロバイアスになるか、ゲート電極１３６に負電圧が印加されると、ポリシリコンゲート電極１３６直下の反転チャンネルは消滅し、ｎ＋エミッタ層１３５からの電子の注入は止まる。しかし、ｎ−ベース層１３１内には依然として電子が存在する。
ｎ−ベース層１３１内に蓄積したホールの大部分はｐ型ベース層１３４を通り、エミッタ電極１３７へ流入するが一部は、ｎ−ベース層１３１内に存在する電子と再結合して消滅する。ｎ−ベース層１３１内に蓄積したホールがすべて消滅した時点で素子は阻止状態となり、ターンオフが完了する。
　【０００７】
　しかし、図１に示すような１個のＩＧＢＴを用いた半導体スイッチでは、コレクタ電極１３８に接続される出力端子１０１からエミッタ電極１３７に接続される出力端子１０２に流れる電流を制御することはできるが、逆方向の電流は流すことができないため、交流電流の制御を行うことはできない。そこで、直流、交流電流の両方を制御し得る双方向性半導体スイッチの従来例を図２２及び図２３に示す。図２２は、ＭＯＳ−ＦＥＴを使用した従来の双方向性半導体スイッチを示す回路図である。この双方向性半導体スイッチは、出力端子１１１，１１２間に逆直列接続された２個のＭＯＳ−ＦＥＴ１１３，１１４を有し、これらのゲート電極がゲート制御回路１１５でバイアスされるように構成されている。この回路によれば、出力端子１１１，１１２間のいずれの方向にも電流を流すことができ、直流、交流電流の両方の制御を行うことができる。
　【０００８】
　図２３は、従来のＩＧＢＴを２個使用した双方向性半導体スイッチを示す回路図である。この双方向性半導体スイッチは、出力端子１２１，１２２間に逆直列接続された２個のＩＧＢＴ１２３，１２４を有し、このＩＧＢＴ１２３，１２４の各コレクタ・エミッタ間には高耐圧を実現するためのリバースダイオード１２５，１２６がそれぞれ接続されている。そして、ＩＧＢＴ１２３，１２４の各々のゲート電極がゲート制御回路１１６でバイアスされるように構成されている。なお、本従来例のＩＧＢＴ１２３，１２４も、図２１（ａ）〜（ｄ）に示す方法で製造される。図２３のように構成すれば、出力端子１２１，１２２間のいずれの方向にも電流を流すことができ、直流、交流電流の両方の制御を行うことができる。
　【０００９】
　【発明が解決しようとする課題】
　しかしながら、図２２に示す半導体スイッチでは、ＭＯＳ−ＦＥＴで構成しているためにＩＧＢＴと比較してオン電圧Ｖｏｎが高く、その上、このＭＯＳ−ＦＥＴを２個逆直列接続しているため、オン電圧Ｖｏｎはさらに高くなるという問題があった。例えば、５００ｖ程度の耐圧の素子では、同一チップ面積で比較した場合ＭＯＳ−ＦＥＴはＩＧＢＴの約３倍のオン電圧となり、このＭＯＳ−ＦＥＴを２個逆直列接続しているためオン電圧はさらにその２倍となる。
　【００１０】
　また、図４に示す半導体スイッチでは、リバースダイオード１２５，１２６のいずれか一方が電流経路に直列に入るため、このオン電圧ＶＯＮがＩＧＢＴのオン電圧ＶＯＮに加えられる結果、全体のオン電圧ＶＯＮが高くなる。さらに、リバースダイオードは耐圧・電流容量が使用するＩＧＢＴと同等であることが必要となるため、コスト高となるという問題があった。
　【００１１】
　本発明は、上述の如き従来の問題点を解決するためになされたもので、その目的は、直流、交流電流の両方を低オン電圧で制御でき且つ高耐圧、低コストの半導体装置を提供することである。
　【００１２】
　【課題を解決するための手段】
　上記目的を達成するために、本発明の第１の特徴は、図１に示すように、第１，および第２の主電極、およびゲート電極を有する第１の
ＩＧＢＴ
ＩＧＢＴ
ＩＧＢＴ
ＩＧＢＴ
ＩＧＢＴ
直接
ＩＧＢＴ
直接
備え、第１のゲート制御回路５は第１のフォトダイオードアレイ５ａを備え、発光素子が発光した光により該第１のフォトダイオードアレイ５ａに光起電力を発生させ、該光起電力により直接、第１のＩＧＢＴ１のゲート電極の電位を制御し、第２のゲート制御回路６は第２のフォトダイオードアレイ６ａを備え、発光素子が発光した光により該第２のフォトダイオードアレイ６ａに光起電力を発生させ、該光起電力により直接、第２のＩＧＢＴ２のゲート電極の電位を制御する
　【００１３】
　より好ましくは、第１のＩＧＢＴ１および第２のＩＧＢＴ２を構成するそれぞれのエミッタ層，それぞれのベース層，それぞれのアノード層はそれぞれ互いに同一導電型であり、第１および第２のＩＧＢＴの第１の主電極はエミッタ電極であり、第２の主電極はコレクタ電極であり、第１のゲート制御回路５および第２のゲート制御回路６はそれぞれ、第１および第２のＩＧＢＴのエミッタ電極とゲート電極の間に接続されていることである。つまり第１および第２のＩＧＢＴは共にｎチャンネル型ＩＧＢＴであるか、共にｐチャンネル型ＩＧＢＴであることである。
　【００１４】
　本発明の第２の特徴は図１３の等価回路に示すように、第１のＩＧＢＴはｎチャンネルＩＧＢＴ９１であり、第２のＩＧＢＴはｐチャンネルＩＧＢＴ９２であり、第１のＩＧＢＴ９１の第１および第２の主電極はそれぞれエミッタ電極およびコレクタ電極であり、前記第２のＩＧＢＴ９２の第１および第２の主電極は、それぞれ、コレクタ電極およびエミッタ電極であり、ｎチャンネルＩＧＢＴ９１のエミッタ電極とｐチャンネルＩＧＢＴ９２のエミッタ電極とが互いに接続され、ｎチャンネルＩＧＢＴ９１のコレクタ電極とｐチャンネルＩＧＢＴ９２のコレクタ電極とが互いに接続され、第１のゲート制御回路９５および第２のゲート制御回路９６はそれぞれ、第１および第２のＩＧＢＴのエミッタ電極とゲート電極の間に接続されていることである。
　【００１５】
　本発明の
第３の特徴
　【００１６】
　本発明の
第４の特徴
　【００１７】
　好ましくは図１２に示すようにｎチャンネルＩＧＢＴ９１は高比抵抗半導体基板２１１の表面に形成されたｐ型ベース層１３と、ｐ型ベース層１３の内部に形成されたｎ＋エミッタ層１４と、ｐ型ベース層１４の表面の一部にゲート絶縁膜を介して形成されたゲート電極１６と、半導体基板２１１の裏面に形成されたｐ＋アノード層１２とから少なくとも構成され、ｐチャンネルＩＧＢＴ９２は半導体基板２１１の表面に形成されたｎ型ベース層２３１と、ｎ型ベース層２３１の内部に形成されたｐ＋エミッタ層１４１と、ｎ型ベース層２３１の表面の一部にゲート絶縁膜を介して形成されたゲート電極１６１と、半導体基板の裏面に形成されたｎ＋アノード層２２１とから少なくとも構成されていることである。より好ましくは、ｐ＋アノード層１２は電子の拡散長をＬｎとしたときにＬ＜２Ｌｎの関係を満足するピッチＬを有して、半導体基板２１１の裏面に周期的に複数個配列されていることである。
　【００１８】
　本発明の
第４の特徴
　【００１９】
　本発明の
第４の特徴
　【００２０】
　本発明の
第５の特徴
　【００２１】
　【作用】
　上述の如き構成によれば、各ＩＧＢＴのゲートをそれぞれ独立したゲート制御回路５，６でバイアスすることにより、一方のコレクタ・エミッタ接続点３と他方のコレクタ・エミッタ接続点４との間において交流、直流両方の電流制御を低オン電圧ＶＯＮで行うことができる。すなわち、図１の構成の半導体スイッチによれば、ゲート制御回路５，６によってＩＧＢＴ１，２がそれぞれドライブされ、出力端子３から出力端子４の方向へ電流が流れるときにはＩＧＢＴ１が電流を流し、逆に出力端子４から出力端子３の方向へ電流が流れるときにはＩＧＢＴ２が電流を流すので、交流電流を制御することができる。さらに、従来例として示した図２２に示すＭＯＳ−ＦＥＴで構成した例では、ＩＧＢＴの約３倍のオン電圧となり、逆直列接続しているためオン電圧はさらにその２倍となるが、本実施例では、逆並列接続したＩＧＢＴで構成しているためオン電圧を低く抑えることができ、同一チップ面積の各ＭＯＳＦＥＴおよび各ＩＧＢＴで構成した場合で比較すれば、制御電流が増大し、導通ロスが減少する。したがって、変換効率が向上する。
　【００２２】
　また、ゲート制御回路をフォトダイオードアレイで構成することにより、入力側と出力側とが光結合されているだけで電気的には絶縁されているため、パワー系（主電流系）と制御系のノイズが分離され、安定なスイッチング動作ができる。また入力（ＬＥＤ）側の電圧と出力側の電圧が分離された、いわゆるフォトカプラーとして、より低オン電圧で交流・直流両方の電流制御を行うことができる。
　【００２３】
　さらに、ＩＧＢＴ等の主なるスイッチング素子をアイソレーション拡散法またはグラスパッシベーション法を用いて形成することにより、コレクタを負にしエミッタを正にしたチップ耐圧（逆耐圧）を、コレクタを正としエミッタを負とした耐圧と同程度まで高めることができる。
　【００２４】
　【実施例】
　以下、図面を参照して本発明の実施例を具体的に説明する。
　【００２５】
　図１は、本発明の第１の実施例に係る半導体スイッチの回路図である。この半導体スイッチは２個のＩＧＢＴ１，２を備え、これらＩＧＢＴ１，２が出力端子３，４間に逆並列接続されている。すなわち、ＩＧＢＴ１のコレクタとＩＧＢＴ２のエミッタとが出力端子３に共通接続される一方、ＩＧＢＴ１のエミッタとＩＧＢＴ２のコレクタとが出力端子４に共通接続されている。そして、ＩＧＢＴ１，２の各ゲート電極がゲート制御回路５，６でそれぞれバイアスされるように構成されている。図１の構成の半導体スイッチによれば、ゲート制御回路５，６によってＩＧＢＴ１，２がそれぞれドライブされ、出力端子３から出力端子４の方向へ電流が流れるときにはＩＧＢＴ１が電流を流し、逆に出力端子４から出力端子３の方向へ電流が流れるときにはＩＧＢＴ２が電流を流すので、交流電流を制御することができる。ＭＯＳ−ＦＥＴで構成した図２２に示す従来例では、ＭＯＳ−ＦＥＴ自身がＩＧＢＴの約３倍のオン電圧を有する上にこのＭＯＳ−ＦＥＴを２個逆直列接続しているためオン電圧はさらにその２倍となるが、本実施例では、逆並列接続したＩＧＢＴで構成しているためオン電圧を低く抑えることができる。したがって、同一チップ面積の各ＭＯＳＦＥＴおよび各ＩＧＢＴで図２２の回路および図１の回路を構成した場合で比較すれば、本発明の図１の構成の方が制御電流が増大し、導通ロスが減少する。その結果、変換効率が向上する。
　【００２６】
　図２は、本発明の第２の実施例に係る半導体スイッチの回路図であり、図１と共通する要素には同一の符号が付されている。本発明の第２の実施例の半導体スイッチは、本発明の第１の実施例のＩＧＢＴ１，２のゲート制御回路５，６としてフォトダイオードアレイを使用した例である。すなわち、ＩＧＢＴ１，２の各ゲート電極をそれぞれバイアスするフォトダイオードアレイ５ａ，６ａが設けられ、このフォトダイオードアレイ５ａ，６ａに抵抗５ｂ，６ｂがそれぞれ並列接続されている。さらに、フォトダイオードアレイ５ａ，６ａに光を照射するためのＬＥＤ（発光ダイオード）７が入力端子８，９の間に接続されている。この構成の半導体スイッチによれば、ＬＥＤ７の入力端子８，９間に電流を流して、ＬＥＤ７を発光させ、フォトダイオードアレイ５ａ，６ａに交互又は同時に光を照射すれば、フォトダイオードアレイ５ａ，６ａが交互又は同時に光起電力を発生する。この電圧により、ＩＧＢＴ１，２の各ゲート電極が交互又は同時にバイアスされ、出力端子３，４間が上記第１の実施例と同様にオン状態となる。このように本発明の第２の実施例では、入力側と出力側とが光結合されているだけで電気的には絶縁されているため、パワー系（主電力系）のノイズとゲート制御回路系のノイズとが分離されているので、安定なスイッチング動作が可能となる。さらに、ゲート制御回路における電力損失はほとんどなく極めて交換効率の高い交流・直流兼用の半導体スイッチが実現される。
　【００２７】
　図３は、本発明の第１または第２実施例の半導体スイッチの構成要素であるＩＧＢＴ１，２の各チップを高耐圧化するための構造を示したものである。図３に示すように本発明の第１または第２の実施例のＩＧＢＴチップは不純物密度５×１０１２〜２×１０１４ｃｍ−３のｎ−基板１１を有し、そのｎ−基板１１の裏面全面には不純物密度５×１０１８〜２×１０１９ｃｍ−３のｐ＋拡散層（ｐ＋型アノード層）１２が形成され、さらにチップ側面にもアイソレーション拡散（素子分離拡散）法によってｐ＋拡散層１２が形成されている。また、ｎ−基板１１内のチップ表面側には不純物密度５×１０１５〜２×１０１７ｃｍ−３のｐ型ベース層１３が形成され、ｐ型ベース層１３内のチップ表面側には一対の不純物密度５×１０１８〜２×１０２１ｃｍ−３のｎ＋エミッタ層１４が形成されている。また、チップ表面の両サイドに各々現れたｐ＋拡散層１２、ｎ−基板１１、ｐ型ベース層１３、及びｎ＋エミッタ層１４に亘るチップ表面上にＳｉＯ２膜１５がそれぞれ形成されており、該各ＳｉＯ２膜１５内にはそれぞれポリシリコン膜からなるゲート電極１６が形成されている。すなわち、ゲート電極１６は、ｐ型ベース層１３に対応するチップ表面上に設けられ、その周囲をゲート酸化膜等のＳｉＯ２膜１５によってチップ表面側から絶縁した状態の絶縁ゲート構造を成している。なおゲート電極１６はＷやＴｉ等の高融点金属、あるいはＷＳｉ２，ＴｉＳｉ２，ＭｏＳｉ２等のシリサイド膜もしくはポリサイド膜でもよい。そして、ＳｉＯ２膜１５を覆うようにして、ｐ型ベース層１３及びｎ＋エミッタ層１４に対応するチップ表面中央部にはＡｌ，Ｔｉ／Ａｌ，Ａｌ−Ｓｉ等のエミッタ電極１７が形成され、またチップ裏面側のｐ＋拡散層１２にはＴｉ／Ａｌ，Ｗ，あるいはＭｏ等のコレクタ電極１８が形成されている。さらに、ゲート電極１６、エミッタ電極１７及びコレクタ電極１８にはそれぞれゲート端子１６Ａ、エミッタ端子１７Ａ及びコレクタ端子１８Ａが接続されている。このように構成される本実施例のＩＧＢＴチップは、ゲート電極１６にバイアス電圧が印加され、このバイアス電圧が閾値レベルを越えたときにｐ型ベース層１３に電界が生じ、その結果、ｐ型ベース層１３の表面にチャンネルが誘起されるものである。さらに、コレクタを負にしエミッタを正にした逆耐圧時においては、ｐ＋拡散層１２がｎ−基板１１に対して負バイアスとなり、ｎ−基板１１とｐ＋拡散層１２との間で寄生ダイオードが逆方向接続された状態となる。これにより、チップの逆耐圧が向上する。
　【００２８】
　図４（ａ）〜（ｅ）は、図３に示したＩＧＢＴチップの製造方法を示す工程図である。まず、図４（ａ）に示すように予め用意された厚さ１５０〜４５０μｍ，不純物密度５×１０１２〜２×１０１４ｃｍ−３のｎ−基板１１の表面及び裏面に厚さ４００〜７００ｎｍのＳｉＯ２膜１５を熱酸化法等により成膜しておき、次に図４（ｂ）に示すようにｎ−基板１１の側面全体にボロン（Ｂ），アルミニウム（Ａｌ）あるいはガリウム（Ｇａ）等の不純物を用いたアイソレーション拡散法により不純物密度１×１０１７〜５×１０１８ｃｍ−３のｐ＋拡散層１２を形成する。
続いて、図４（ｃ）に示すようにｎ−基板１１の裏面に深く，たとえば２０μｍ〜５０μｍ，不純物密度２×１０１８〜２×１０１９ｃｍ−３のボロン等の不純物の拡散を行い、ｐ型アノード層１２を形成した後、先に拡散用マスクとして用いたＳｉＯ２膜１５を除去し、新たにゲート酸化膜となる５０〜１００ｎｍのＳｉＯ２膜１５を熱酸化法等によりｎ−基板１１の表面側に形成し、その上に厚さ３５０〜５００ｎｍのポリシリコン膜１９を成膜し、その中央部に窓を形成し、その窓を通してｎ−基板１１の表面側の中に不純物１×１０１５〜５×１０１７ｃｍ−３，深さ１０〜３０μｍでボロン等の不純物の拡散を行ってｐ型ベース層１３を形成する。次に、図４（ｄ）に示すようにゲート電極１６となる部分のポリシリコン層を残して、厚さ３５０〜５００ｎｍの新たなＳｉＯ２膜１５をｎ−基板１１の表面上に形成した後、ｐ型ベース層１３上のＳｉＯ２膜１５の中央部分近傍に２つの拡散窓を形成する。そして、この２つの拡散窓を通してｐ型ベース層１３の中に深さ０．５〜５μｍ，不純物密度５×１０１８〜１×１０２１ｃｍ−３の砒素等の不純物の拡散を行ってｎ＋エミッタ層１４を形成する。いわゆる二重拡散技術によりｐ型ベース層１３の内にｎ＋エミッタ層１４を形成するのである。その後、図４（ｅ）に示すように、ｎ−基板１１の表面上に新たに厚さ３５０〜５００ｎｍＳｉＯ２膜１５ＡをＣＶＤ法等により形成し、そして、ＳｉＯ２層１５Ａ中に新たに形成されたコンタクトホールを介してｐ型ベース層１３及びｎ＋エミッタ層１４に対応するｎ−基板１１の表面中央部の上に厚さ０．５〜３μｍのＡｌ，Ｔｉ／Ａｌ，Ａｌ−Ｓｉ等の金属のエミッタ電極１７を形成し、またチップ裏面側のｐ＋拡散層１２にＡｌ，Ｔｉ／Ａｌ，Ｗ，あるいはＭｏ等のコレクタ電極１８を形成すれば、図３に示す構造のＩＧＢＴチップが得られる。
　【００２９】
　図５（ａ）〜（ｅ）は、本発明の第１または第２の実施例に用いる、他の構造のＩＧＢＴチップの製造方法を示す工程図である。図５（ａ）〜（ｅ）に示すＩＧＢＴチップは、逆耐圧を向上させるためにアイソレーション拡散法を用いた場合の他の例を示すものである。まず、不純物密度１×１０１８〜３×１０１８ｃｍ−３，厚さ１５０〜３００μｍのｐ＋基板２１上に不純物密度５×１０１２ｃｍ−３〜２×１０１４ｃｍ−３，厚さ５０〜１５０μｍのｎ−エピタキシャル層２２を図５（ａ）に示すように形成する。次にそのｎ−エピタキシャル層２２の表面上に熱酸化法等により厚さ４００ｎｍ〜７００ｎｍのＳｉＯ２膜２３を成膜し、図５（ｂ）に示すようにｎ−エピタキシャル層２２の側面全体にアイソレーション拡散法によりｐ＋拡散層２４を形成する。その後、前述した図４（ｃ）と同様の方法を用いて、厚さ５０〜１００ｎｍのゲート酸化膜を形成し、その上にポリシリコン膜３０をＣＶＤ法等により形成し、図５（ｃ）に示すようにｎ−エピタキシャル層２２内にｐ型ベース層２５を形成すると共に、図５（ｄ）に示すようにそのｐ型ベース層２５内にｎ＋エミッタ層２６を形成し、さらに、厚さ３５０〜５００ｎｍのＳｉＯ２層２３Ａをｎ−エピタキシャル層２２の上にＣＶＤ法等により形成する。そして、ＳｉＯ２層２３Ａ中のコンタクトホールを介してエミッタ電極２８を形成し、またチップ裏面側のｐ＋基板２１にコレクタ電極２９を形成すれば、図５（ｅ）に示す構造のＩＧＢＴチップが得られる。
　【００３０】
　また、逆耐圧を向上させるためには、上記図４（ａ）〜（ｅ），および図５（ａ）〜（ｅ）に示したアイソレーション拡散法を用いて製造するほか、例えば以下に示すようなグラスパッシベーション法を用いてＩＧＢＴチップを製造してもよい。すなわち、図６（ａ）〜（ｅ）は、本発明の第１または第２の実施例に用いるさらに他の構造のＩＧＢＴチップの製造方法を示す工程図である。まず、図６（ａ）に示すような予め用意された不純物密度３×１０１２〜１×１０１４ｃｍ−３，厚さ２５０〜６００μｍのｎ−基板３１の裏面側に図６（ｂ）に示すように拡散深さ３０〜５０μｍのｐ＋型アノード層３２を形成すると共に、ｎ−基板３１の表面側に図４（ｃ），図５（ｃ）と同様の方法で、ＳｉＯ２膜３３およびポリシリコン層３７を成膜して前記ｎ−基板３１内にｐ型ベース層３４を形成すると共に、そのｐ型ベース層３４内にｎ＋エミッタ層３５を形成し、さらに、ＳｉＯ２膜３３中にポリシリコン層からなるゲート電極３７を図６（ｂ）に示すように形成する。その後、ｎ−基板３１の表面及び裏面側に新たにＳｉＯ２膜３３をＣＶＤ法等を用いて成膜した後、ｎ−基板３１の表面側及び裏面側の周辺部に対してその側面中央部分を残すような形で図６（ｃ）に示すようなエッチング処理を施す。さらに、図６（ｄ）に示すようにエッチングされたｎ−基板３１の表面側及び裏面側の傾斜側面部に対してグラスパッシベーション法を用いてガラス層３６を被着する。そして、ｎ−基板３１の表面側のガラス層３６および裏面側のガラス層３６上にＳｉＯ２膜３３Ａを成膜する。その後、ｎ−基板３１の表面側にエミッタ電極３８を形成し、またチップ裏面側のｐ＋型アノード層３２にコレクタ電極３９を形成すれば、図６（ｅ）に示す構造のＩＧＢＴチップが得られる。
なお、グラスパッシベーションのかわりにＳＩＰＯＳ（Ｓｅｍｉ　Ｉｎｓｕｌａｔｉｎｇ　Ｐｏｌｙ−Ｓｉｌｉｃｏｎ）や、ＳｉｎＳｉＮ（Ｓｅｍｉ　Ｉｎｓｕｌａｔｉｎｇ　Ｓｉｌｉｃｏｎ　Ｎｉｔｒｉｄｅ）等を用いてもよい。
　【００３１】
　図１および図２に示した本発明の第１および第２の実施例に示した双方向性半導体スイッチはアルミナ（Ａｌ２Ｏ３）や窒化アルミ（ＡｌＮ）等のセラミック基板や絶縁金属基板（Ｉｎｓｕｌａｔｅｄ　Ｍｅｔａｌ　Ｓｕｂｓｔｒａｔｅ）等あるいは各種リードフレームの上に、図３，図４（ｅ），図５（ｅ）および図６（ｅ）に示したＩＧＢＴ１，２，やゲート制御回路５，６等の構成要素をハンダ付け等により実装して、いわゆるパワーモジュール（Ｐｏｗｅｒ　Ｍｏｄｕｌｅ）やパワーハイブリッドＩＣ（Ｈｙｂｒｉｄ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）等のパッケージとすればよい。
　【００３２】
　そのようなパッケージの一例として、図７に本発明の第３の実施例を示す。図７（ａ）は図７（ａ）のＩ−Ｉ線に沿った模式断面図である。ＩＧＢＴ１，２はリードフレーム４，３の上にそれぞれマウントされている。フォトダイオードアレイ５ａ，６ａと抵抗５ｂ，６ｂとが集積化された半導体チップ６５１がリードフレーム９０２の上にマウントされている。ＧａＡｓＬＥＤもしくはＧａＡｓ／ＡｌＧａＡｓヘテロ接合ＬＥＤ等の発光素子７がリードフレーム８にマウントされている。ＬＥＤの他方の電極はリードフレーム９に接続されたボンディングワイヤ９３７に接続されている。ＬＥＤ７とフォトダイオードアレイ５ａ，６ａの集積化された半導体チップ６５１は透明ゴム又はゲル状のシリコーン樹脂９０１でモールドされ、ＬＥＤ７の光がモールドパッケージ９９１との界面で反射され、有効にフォトダイオードアレイ５ａ，６ａに達するようにされている。フォトダイオードアレイ５ａのカソードボンディングパッド５２７とＩＧＢＴ１のエミッタボンディングパッド１７７とはボンディングワイヤ９３２で、アノードボンディングパッド５２８とゲートボンディングパッド１６８とはボンディングワイヤ９３１とで接続されている。またフォトダイオードアレイ６ａのカソードボンディングパッド５１７，アノードボンディングパッド５１８はそれぞれ、ＩＧＢＴ２のエミッタボンディングパッド１７９，ゲートボンディングパッド１６９に、ボンディングワイヤ９３４，９３３で接続されている。ＩＧＢＴ１のエミッタボンディングパッド１７６はボンディングワイヤ９３６でリードフレーム３に接続され、ＩＧＢＴ１のエミッタとＩＧＢＴ２のコレクタが接続されている。またＩＧＢＴ２のエミッタボンディングパッド１７８とリードフレーム４とがボンディングワイヤ９３５で接続され、ＩＧＢＴ２のエミッタとＩＧＢＴ１のコレクタが接続されている。ボンディングワイヤ９３１〜９３６はたとえば１００〜６５０μｍφのＡｌ線又はＡｕ線等を用いればよい。
　【００３３】
　図８（ａ）は本発明の第３の実施例に用いたフォトダイオードアレイ５ａ，６ａを集積化した半導体チップ６５１の断面図で図８（ｂ）はその等価回路を示す。いわゆる絶縁分離（ＤＩ：Ｄｉｅｌｅｃｔｒｉｃ　Ｉｓｏｌａｔｉｏｎ）によりｎ型カソード領域５１４，５２４、ｐ型アノード領域５１２，５２２からなるフォトダイオードを分離した構造のフォトダイオードアレイの模式的な断面図である。図８（ａ）でフォトダイオードアレイ６ａはｎ型カソード領域５１４、ｐ型アノード領域５１２からなるフォトダイオードで構成され、フォトダイオードアレイ５ａはｎ型カソード領域５２４、ｐ型アノード領域５２２からなるフォトダイオードで構成されている。各フォトダイオードは酸化膜１５の上に形成されたＡｌ配線５３６で相互に接続されている。またＡｌ配線５３７は、図７（ａ）に示したフォトダイオードアレイ６ａのカソードボンディングパッド５１７に接続され、Ａｌ配線５３８は、アノードボンディングパッド５１８に接続されている。同様にＡｌ配線５４７，５４８は図７（ａ）に示したフォトダイオードアレイ５ａのカソードボンディングパッド５２７、アノードボンディングパッド５２８にそれぞれ接続されている。図８（ａ）において半導体基板６５１はｐ型でもｎ型でもよい。各フォトダイオードは酸化膜６１５およびポリシリコン６１６で分離されている。図８（ａ）の構造はたとえば、シリコン直接接合（ＳＤＢ：Ｓｉｌｉｃｏｎ　Ｄｉｒｅｃｔ　Ｂｏｎｄｉｎｇ）法などを用いてシリコン基板６５１とカソード領域となるｎ層５１４，５２４の間に酸化膜６１５をはさんだＳＯＩウェハを用いて製造すればよい。すなわち、このＳＯＩウェハのｎ層５１４，５２４の表面から酸化膜６１５に達する溝をＲＩＥ法やＥＣＲイオンエッチング法等あるいはＫＯＨ等を用いたウェットエッチング法等のエッチングにより形成し、その表面にさらに０．５〜２μｍの酸化膜を熱酸化等の手法により形成し、さらにその酸化膜の表面に、溝を埋めるようにポリシリコン６１６を減圧ＣＶＤ法等により堆積すれば図８（ａ）の絶縁分離領域が形成できる。このポリシリコン６１６の堆積後、表面に凹凸が生じフォトリソグラフィー上で問題となる場合にはＳＯＩウェハの表面をポリッシングし、図８（ａ）に示すようにｎ層５１４，５２４の表面と、ポリシリコン６１６の表面とが同一平面になるようにしてから、ｐ型アノード層５１２，５２２の拡散工程等を行なえばよい。図８（ａ）の各フォトダイオードアレイ５ａ，６ａは、各３個のフォトダイオードで構成された場合を示しているが、これは図示の都合上の一例であって、フォトダイオードの数はＩＧＢＴの特性に合わせて選定すればよい。たとえば、シリコンフォトダイオードを１６個直列接続すれば約８Ｖのゲート制御電圧を得ることができる。なお抵抗５ｂ，６ｂは図８（ａ）では図示を省略しているが、ポリシリコン層を用いた抵抗体、あるいはｎ型シリコン中にｐ型シリコンを拡散した抵抗体等を半導体チップ６５１上に形成すればよい。
　【００３４】
　図９（ａ）は本発明の第４の実施例に係る双方向性半導体スイッチの平面図で、図９（ｂ）はその模式断面図である。本発明の第３の実施例と異なる点は、フォトダイオードアレイ６ａが半導体チップ６５２上に形成され、フォトダイオードアレイ５ａが半導体チップ６５３上に形成されている点である。したがって、半導体チップ６５２はリードフレーム９０４上に、半導体チップ６５３はリードフレーム９０３上に形成されている。半導体チップ６５２，６５３，ＬＥＤ７が透明ゴム又はゲル状のシリコーン樹脂９０１でモールドされ、ＬＥＤ７の光がフォトダイオードアレイ５ａ，６ａに有効に照射されるように構成されている点等は本発明の第３の実施例と同様であり説明を省略する。
　【００３５】
　図１０（ａ）は本発明の第５の実施例に係る双方向性半導体スイッチの平面図で１０（ｂ）はその断面図で、ＬＥＤを２個用いてＩＧＢＴを駆動している。すなわち、本発明の第５の実施例においてはフォトダイオードアレイ６ａが形成された半導体チップ６５２はＬＥＤ７１により照射され、フォトダイオードアレイ５ａが形成された半導体チップ６５３はＬＥＤ７２により照射されるように構成されている。ＬＥＤ７１はリードフレーム８上にマウントされ、ＬＥＤ７２はリードフレーム９０８上に形成されている。本発明の第５の実施例においてはＩＧＢＴ１およびＩＧＢＴ２のゲートを独立に制御することも、同時に制御することも可能で、回路応用上の汎用性が増大する。
　【００３６】
　図１１（ａ）は本発明の第６の実施例に係る双方向性半導体スイッチの平面図で図１１（ｂ）はその模式断面図である。本発明の第６の実施例においてはＬＥＤ７とフォトダイオードアレイ５ａ，６ａおよび抵抗５ｂ，６ｂが集積化された半導体チップ６５１は透明ゴム又はゲル状のシリコーン樹脂９０１中で対向するように配置され、ＬＥＤ７の光は直接フォトダイオードアレイ５ａ，６ａに入射するので高効率である。したがって、ＬＥＤの出力およびＬＥＤに入力するパワーは少なくてよい。ＬＥＤ７はリードフレーム９にマウントされ、このリードフレームに対向するように配置されたリードフレーム９０５にフォトダイオードアレイ５ａ，６ａ等が集積化された半導体チップ６５１がマウントされている。
　【００３７】
　図１２は本発明の第７の実施例に係り、双方向性半導体スイッチを構成するＩＧＢＴ１，２，を同一チップ上に集積化した、いわゆるワンチップ双方向性半導体スイッチの断面構造の一部を示す。図１３は図１２の構造の一ユニットに対応する等価回路を示す図で、ｎチャンネルＩＧＢＴ９１とｐチャンネルＩＧＢＴ９２が並列接続され、それぞれゲート制御回路９５，９６により端子３−４間の交流が制御されることを示す。図１２においてｎ＋エミッタ層１４，ｐ型ベース層１３，ｉ層２１１，ｐ＋アノード層１２によりｎチャンネルＩＧＢＴ９１が構成され、ｐ＋エミッタ層１４１，ｎ型ベース層２３１，ｉ層２１１，ｎ＋アノード層２２１によりｐチャンネルＩＧＢＴ９２が構成されている。ｎチャンネルＩＧＢＴ９１とｐチャンネルＩＧＢＴ９２の共通ベース領域となるｉ層２１１は不純物密度１×１０１１〜２×１０１３ｃｍ−３程度のｐ−−層又はｎ−−層でもよい。この領域は注入された電子又は正孔が高電界で加速されていわゆるドリフト走行する領域であるのでｎ−−層，ｐ−−層，ｉ層のいずれであっても同様な動作となる。つまり、ｎ−−層，ｐ−−層，ｉ層はほぼ完全に空乏化した領域としておけばよい。ｐ型ベース層１３の表面の一部にはゲート酸化膜を介してポリシリコンゲート電極１６がｎチャンネルＩＧＢＴ９１のゲート電極として形成され、ｎ型ベース層２３１の表面の一部には、ゲート酸化膜を介してポリシリコンゲート電極１６１がｐチャンネルＩＧＢＴ９２のゲート電極として形成されている。平面図を省略しているがポリシリコンゲート電極１６とポリシリコンゲート電極１６１とは互いに独立となるような平面パターンを有しており、それぞれゲート制御回路９５，９６によりドライブされる。ゲート電極１６，１６１はポリシリコンのかわりにＷ，Ｍｏ，Ｔｉ，Ｃｏ等の高融点金属又はこれらのシリサイド、すなわちＷＳｉ２，ＴｉＳｉ２，ＣｏＳｉ２等あるいはさらにポリシリコンとの複合膜であるポリサイドでもよい。各ＩＧＢＴ９１，９２は共通のエミッタ電極１７１，コレクタ電極１８１を有している。図１３の等価回路で明らかであろうが、端子３から端子４方向へ電流が流れるときはｎチャンネルＩＧＢＴが電流を流し、端子４から端子３方向へ電流が流れるときはｐチャンネルＩＧＢＴが電流を流すこととなる。ただし、これは等価回路上の議論であり、実際にはｐ＋アノード層１２とｎ＋アノード層２２１とはいわゆるコレクタショート構造として動作するのでもう少し複雑な動作となる。すなわちｎチャンネルＩＧＢＴ９１のターンオフ時にはｉ層２１１のｐ＋アノード層１２の近傍に蓄積された電子はｎ＋アノード層２２１を介して引き抜かれ、ＩＧＢＴ９２のターンオフ時にはｉ層２１１のｎ＋アノード層２２１の近傍に蓄積された正孔はｐ＋アノード層１２を介して引き抜かれるような動作となる。したがって、ターンオフ時のテイル電流の少ない高速スイッチングが可能となる。図２１（ｄ）等に示したＩＧＢＴの構造の場合は、ｐ＋アノード層１３２の前面に蓄積された電子はｎ−ベース層１３１中の正孔と再結合して、消滅するまでテイル電流が流れるので高速ターンオフはできない。
　【００３８】
　なお、図１２でｐ＋アノード層１２相互の間のピッチを電子の拡散長Ｌｎ＝（Ｄｎτｎ）１／２の２倍程度以下、ｎ＋アノード層２２１相互のピッチを正孔の拡散長Ｌｐ＝（Ｄｐτｐ）１／２の２倍程度にすることが望ましい。ここでＤｎ，Ｄｐはそれぞれ電子および正孔の拡散係数、τｎ，τｐはそれぞれ電子および正孔のライフタイムである。なお、図１２は本発明の第７の実施例のワンチップ双方向性半導体スイッチの断面図の一部を示した図であり、実際にはｎチャンネルＩＧＢＴ９１，ｐチャンネルＩＧＢＴ９２からなるユニットが多数並列接続された、いわゆるマルチチャンネル構造になっており、たとえばｐ型ベース層１３とｎ型ベース層２３１とはｉ層２１１の表面に交互に繰り返して配置されている。このようにマルチチャンネル構造とすることにより、大電流が制御可能となる。並列接続するユニットの数は所望の電流に応じて選べばよいことはもちろんであり、場合によってはユニットの数は１でもよい。
　【００３９】
　図１４は本発明の第８の実施例に係り図１２に示したワンチップ双方向性半導体スイッチをＬＥＤで駆動する場合の等価回路である。すなわち図１２のゲート電極１６に接続するゲート制御回路をフォトダイオードアレイ８５ａと抵抗８５ｂとで構成し、ゲート電極１６１に接続するゲート制御回路をフォトダイオードアレイ８６ａと抵抗８６ｂとで構成している。さらに、フォトダイオードアレイ８５ａ，８６ｂと光結合されたＬＥＤ（発光ダイオード）７が入力端子８，９の間に接続されている。この構成の半導体スイッチによれば、ＬＥＤ７の入力端子８，９間に電流を流すと、ＬＥＤ７が発光し、フォトダイオードアレイ８５ａ，８６ａに交互に光を照射すればフォトダイオードアレイ８５ａ，８６ａが交互に光起電力を発生する。この電圧により、ＩＧＢＴ９１，９２の各ゲート電極が交互にバイアスされ、出力端子３，４間が上記第３の実施例の同様にオン状態となる。また、フォトダイオードアレイ８５ａ，８６ａに同時に光を照射して、ＩＧＢＴ９１，９２を同時にオン状態としてもよい。このように本発明の第８の実施例では、第２〜第６の実施例と同様入力側と出力側とが光結合されているだけで電気的には絶縁されているため、ゲート制御回路における電力損失はほとんどなく極めて変換効率の高い交流・直流兼用の半導体スイッチが実現される。
　【００４０】
　なお、図１３におけるゲート制御回路９５，９６，図１４におけるフォトダイオードアレイ８５ａ，８６ａ，抵抗８５ｂ，８６ｂ等も同一チップ上に集積化して、いわゆるスマートパワーＩＣ（ＳＭＡＲＴ　ＰＯＷＥＲ　ＩＣ）としてもよく、また、ゲート制御回路９５，９６等は別個にセラミック基板や種々のリードフレーム上等に実装してハイブリッドＩＣ等としてもよい。いずれの構造とするかは、制御する電力や製造コストに応じて適宜選べばよい。ハイブリットＩＣの場合には図１４に示したＬＥＤ７の回路も組み込んでよいことはもちろんである。
　【００４１】
　図１５は本発明の第９の実施例に係わり、いわゆるラテラルＩＧＢＴ（ＬＩＧＢＴ：Ｌａｔｅｒａｌ　ＩＧＢＴ）でワンチップ双方向性半導体スイッチを構成した場合の模式的断面図である。図１５はｎチャンネルＬＩＧＢＴで図１，あるいは図２の等価回路に示した構造を実現したものである。すなわちｐ基板１２９上に形成された各ＬＩＧＢＴのｎ−ベース層１１がｐ＋拡散領域１２８により相互にｐｎ接合分離されている。すなわち、ＬＩＧＢＴ１，ＬＩＧＢＴ２はそれぞれｎ＋エミッタ層１４，ｐ型ベース層１３，ｎ−ベース層１１，ｐ＋アノード層１２，エミッタ電極１７，コレクタ電極１８，ゲート電極１６とにより構成され、ＬＩＧＢＴ１のエミッタ電極１７とＬＩＧＢＴ２のコレクタ電極１８とが共に端子４に接続され、ＬＩＧＢＴ１のコレクタ電極１８とＬＩＧＢＴ２のエミッタ電極１７とが端子３に接続されている。図示は省略しているが、ＬＩＧＢＴ１のゲート電極１６はゲート制御回路５に、ＬＩＧＢＴ２のゲート電極１６はゲート制御回路６に接続されている。これらのゲート制御回路５，６をも同一チップ上に集積化してＳＭＡＲＴ　ＰＯＷＥＲ　ＩＣとするか、外付けとしたハイブリッドＩＣにするかは、取り扱う電力、応用分野、製造コスト等に応じて選べばよい。図１５の構成のワンチップ双方向性半導体スイッチによれば、ゲート制御回路５，６によってＬＩＧＢＴ１，２がそれぞれドライブされ、出力端子３から出力端子４の方向へ電流が流れるときにはＬＩＧＢＴ１が電流を流し、逆に出力端子４から出力端子３の方向へ電流が流れるときにはＬＩＧＢＴ２が電流を流すので、交流電流を制御することができる。本発明の第９の実施例では、逆並列接続したｎチャンネルＬＩＧＢＴで構成しているためオン電圧を低く抑えることができ、同一チップ面積の各ＭＯＳＦＥＴおよび各ＩＧＢＴで構成した場合で比較すれば、制御電流が増大し、導通ロスが減少する。また変換効率が向上する。なお、ＬＩＧＢＴ１をｎチャンネルＩＧＢＴとして、ＬＩＧＢＴ２をｐチャンネルＩＧＢＴとして図１３，あるいは図１４の回路構成としてもよいことはもちろんである。
　【００４２】
　図１６は、本発明の第１０の実施例に係り、いわゆる絶縁分離（ＤＩ：Ｄｉｅｌｅｃｔｒｉｃ　Ｉｓｏｌａｔｉｏｎ）によりＬＩＧＢＴ１とＬＩＧＢＴ２とを相互に分離してワンチップ双方向性半導体スイッチを構成した場合の模式的断面図である。図１６において半導体基板６２９はｐ型でもｎ型でもよい。各ＬＩＧＢＴ１，２は酸化膜６１５およびポリシリコン６１６で分離されている点を除けば本発明の第９の実施例と同様な構造である。図１６の構造はＳＤＢ法等を用いて作製された基板６２９とｎ−層１１の間に酸化膜６１５をはさんだ構造のＳＯＩウェハを用いて製造すればよい。すなわち、このＳＯＩウェハのｎ−層１１の表面から酸化膜６１５に達する溝をＲＩＥやＥＣＲイオンエッチングあるいはＫＯＨを用いた異方性エッチング等のエッチング法により形成し、その表面にさらに０．５〜２μｍの酸化膜を熱酸化法等の手法により形成し、さらにその酸化膜の表面に、溝を埋めるようにポリシリコン６１６を減圧ＣＶＤ法等により堆積すれば図１６の絶縁分離領域が形成できる。このポリシリコン６１６の堆積後、表面に凹凸が生じフォトリソグラフィー上で問題となる場合にはＳＯＩウェハの表面をポリッシングし、図１６に示すようにｎ−層１１の表面と、ポリシリコン６１６の表面とが同一平面になるようにしてから、ＬＩＧＢＴのｐ型ベース層１３の拡散工程等を行なえばよい。図１６では、ＬＩＧＢＴ１のエミッタ電極１７とＬＩＧＢＴ２のコレクタ電極１８とが共に端子４に接続され、ＬＩＧＢＴ１のコレクタ電極１８とＬＩＧＢＴ２のエミッタ電極１７とが端子３に接続されている。図示は省略しているが、ＬＩＧＢＴ１のゲート電極１６はゲート制御回路５に、ＬＩＧＢＴ２のゲート電極１６はゲート制御回路６に接続されている。また図２に示すようにフォトダイオードアレイ５ａ，５ｂでゲート制御回路を構成してもよい。これらのゲート制御回路５，６、フォトダイオードアレイ５ａ，５ｂ等をも同一チップ上に集積化してＳＭＡＲＴ　ＰＯＷＥＲ　ＩＣとするか、外付けとしたハイブリッドＩＣ、あるいは図９〜図１１に示したような樹脂モールドの構造にするかは、取り扱う電力、応用分野、製造コスト等に応じて選べばよい。図１６の構成のワンチップ双方向性半導体スイッチによれば、ゲート制御回路５，６によってＬＩＧＢＴ１，２がそれぞれドライブされ、出力端子３から出力端子４の方向へ電流が流れるときにはＬＩＧＢＴ１が電流を流し、逆に出力端子４から出力端子３の方向へ電流が流れるときにはＬＩＧＢＴ２が電流を流すので、交流電流を制御することができる。本発明の第１０の実施例では、逆並列接続したｎチャンネルＬＩＧＢＴで構成しているためオン電圧を低く抑えることができ、同一チップ面積の各ＭＯＳＦＥＴおよび各ＩＧＢＴで構成した場合で比較すれば、制御電流が増大し、導通ロスが減少する。また変換効率が向上する。なお、ＬＩＧＢＴ１をｎチャンネルＩＧＢＴ１，ＬＩＧＢＴ２をｐチャンネルＩＧＢＴとして図１３，あるいは図１４の回路構成としてもよいことはもちろんである。
　【００４３】
　図１７は本発明の第１１の実施例に係るワンチップ双方向性半導体スイッチの模式断面図である。図１７においてｎ＋エミッタ層１４，ｐ型ベース層１３，ｎ−基板１１，ｐアノード層３３２により第１のｎチャンネルＩＧＢＴ１が構成され、ｎ＋エミッタ層１４２，ｐ型ベース層３３２，ｎ−基板１１，ｐアノード層１３により倒立動作となる第２のｎチャンネルＩＧＢＴ２が構成されている。すなわち第１のＩＧＢＴ１のｐ型ベース層１３と第２のＩＧＢＴ２のｐアノード層１３とは共通領域であり、第１のＩＧＢＴ１のｐアノード層３３２と第２のＩＧＢＴ２のｐ型ベース層３３２とは共通領域として形成されている。ｎ−基板１１の表側のｐ型ベース層１３の表面の一部にはゲート酸化膜を介してポリシリコンゲート電極１６が第１のｎチャンネルＩＧＢＴ１のゲート電極として形成され、ｎ−基板１１の裏面側のｐ型ベース層３３２の表面の一部には、ゲート酸化膜を介してポリシリコンゲート電極１６２が第２のチャンネルＩＧＢＴ２のゲート電極として形成されている。平面図を省略しているがポリシリコンゲート電極１６とポリシリコンゲート電極１６２とはそれぞれゲート制御回路５，６によりドライブされる。ゲート電極１６，１６２はポリシリコンのかわりにＷ，Ｍｏ，Ｔｉ，Ｃｏ等の高融点金属又はこれらのシリサイド、すなわちＷＳｉ２，ＴｉＳｉ２，ＣｏＳｉ２等あるいはさらにポリシリコンとの複合膜であるポリサイドでもよい。第１のＩＧＢＴ１のｎ＋エミッタ層１４と第２のＩＧＢＴ２のｐアノード層１３とは共通の金属電極１７２に接続され、第１のＩＧＢＴ１のｐアノード層３３２と第２のＩＧＢＴ２のｎ＋エミッタ層１４２とは共通の金属電極１８２に接続されている。すなわち、図１７に示された本発明の第１１の実施例の構造の等価回路は図１又は図２と同一であり、端子３から端子４方向へ電流が流れるときは第１のｎチャンネルＩＧＢＴ１が電流を流し、端子４から端子３方向へ電流が流れるときは第２のｎチャンネルＩＧＢＴ２が電流を流すこととなる。
　【００４４】
　図１８は本発明の第１２の実施例に係るワンチップ双方向性半導体スイッチの模式断面図である。図１７に示した構造では第１のＩＧＢＴ１のｐ型ベース層１３と第２のＩＧＢＴ２のｐアノード層１３とが共通領域となっているので、ｐアノード層１３の不純物密度をあまり高くすることは好ましくなく、不純物密度は５×１０１６〜１×１０１８ｃｍ−３程度に選ばれる。これ以上高濃度にするとｐ型ベース層１３に形成されるｎＭＯＳＦＥＴのしきい値が高くなりすぎるからであるが、このことは第２のＩＧＢＴ２のｐアノード層１３からの正孔の注入効率が低下することとなる。同様に第１のＩＧＢＴ２のｐアノード層３３２の不純物密度もあまり高くできないのでｐアノード層３３２からの正孔の注入効率も低下することとなり伝導度変調が不十分で、オン抵抗が十分下げられないこととなる。図２２は本発明の第１１の実施例におけるこれらの欠点を改善するもので、第１のＩＧＢＴ１のｐ＋アノード層をｐ＋領域３３４で形成し、第２のＩＧＢＴ２のｐ＋アノード層をｐ＋領域３３３で形成した点が特徴である。基本的な動作は第１１の実施例と同様であり、説明は省略するが、本発明の第１２の実施例によれば、ｐ＋アノード層３３３，３３４からの正孔の注入効率が増大するため、ｎ−基板１１における伝導度変調が大きくなり、その結果、オン抵抗が低減する。したがって導通ロスの小さな双方向性スイッチが実現できる。
　【００４５】
　図１９は本発明の第１３の実施例に係り、いわゆるＬＩＧＢＴでワンチップ双方向性半導体スイッチを構成した場合の模式的断面図である。ｐ基板１２９上にエピタキシャル成長等により形成された各ＬＩＧＢＴのｎ−ベース層１１となるｎ−層が、それぞれｐ＋拡散領域１２８により相互にｐｎ接合分離されたマルチチャンネル構造の一ユニット分を示している。すなわち、ＬＩＧＢＴ１はｎ＋エミッタ層１４，ｐ型ベース層１３，ｎ−ベース層１１，ｐアノード層３３２，エミッタ電極１７２，コレクタ電極１８２，ゲート電極１６とにより構成され、ＬＩＧＢＴ２がｎ＋エミッタ層１４２，ｐ型ベース層３３２，ｎ−ベース層１１，ｐアノード層１３，エミッタ電極１８２，コレクタ電極１７２，ゲート電極１６２とにより構成されている。図１７と同様にＬＩＧＢＴ１のｐ型ベース層１３とＬＩＧＢＴ２のｐアノード層１３とが共通領域となり、ＬＩＧＢＴ２のｐアノード層３３２とＬＩＧＢＴ２のｐ型ベース層３３２とが共通領域となっている。またＬＩＧＢＴ１のエミッタ電極とＬＩＧＢＴ２のコレクタ電極は共通の金属電極１７２となり端子４に接続され、ＬＩＧＢＴ１のコレクタ電極とＬＩＧＢＴ２のエミッタ電極は共通の金属電極１８２となり端子３に接続されている。端子４とゲート電極１６との間にはゲート制御回路５が、端子３とゲート電極１６２との間にはゲート制御回路６が接続されている。図１９の構成のワンチップ双方向性半導体スイッチによれば、ゲート制御回路５，６によってＬＩＧＢＴ１，２がそれぞれドライブされ、出力端子３から出力端子４の方向へ電流が流れるときにはＬＩＧＢＴ１が電流を流し、逆に出力端子４から出力端子３の方向へ電流が流れるときにはＬＩＧＢＴ２が電流を流すので、交流電流を制御することができる。
本発明の第１３の実施例では、逆並列接続したｎチャンネルＬＩＧＢＴで構成しているためオン電圧を低く押さえることができ、同一チップ面積の各ＭＯＳＦＥＴおよび各ＩＧＢＴで構成した場合で比較すれば、制御電流が増大し、導通ロスが減少する。また変換効率が向上する。また、本発明の第１３の実施例の構造は本発明の第１１および第１２の実施例に比して、両面のマスク合わせ工程等は不要となるので、製造が容易であり、生産性が高くなる。なお、図１８と同様にｐ型ベース層１３，３３２中にｎ＋エミッタ層１４，１４２と接続させてｐ＋アノード層３３３，３３４を形成すれば、ｐ＋アノード層からの正孔の注入効率が改善され、オン抵抗が低減する。
　【００４６】
　特に本発明の第１〜第１３の実施例のＩＧＢＴは、ｎバッファ付ＩＧＢＴ、コレクタショート型ＩＧＢＴ，ショットキードレインコンタクトＩＧＢＴ等他のＩＧＢでも良く、さらにＩＧＢＴ以外のＥＳＴ（Ｅｍｉｔｔｅｒ　Ｓｗｉｔｃｈｅｄ　Ｔｈｙｒｉｓｔｏｒ）、ＢＲＴ（Ｂａｓｅ　Ｒｅｓｉｓｔａｎｃｅ　Ｃｏｎｔｒｏｌｌｅｄ　Ｔｈｙｒｉｓｔｏｒ）、ＭＣＳＩＴＨ（ＭＯＳ　Ｃｏｎｔｒｏｌｌｅｄ　ＳＩ　Ｔｈｙｒｉｓｔｏｒ）、ＭＣＴ（ＭＯＳ　Ｃｏｎｔｒｏｌｌｅｄ　Ｔｈｙｒｉｓｔｏｒ）等の他の絶縁ゲート型半導体装置へ適用できることはもちろんである。
　【００４７】
　なお、本発明の第１〜第６，第９〜第１３の実施例ではｎチャンネル型ＩＧＢＴについて主に説明したが、導電型を逆にしｐチャンネル型としてもよいことはもちろんである。　またＳｉデバイスに限定する必要はなく、ＳｉＣで双方向性半導体スイッチを構成すれば、特に６００℃以上での高温においても高効率で、交流、直流が共にスイッチ可能なパワーデバイスが実現される。またＧａＡｓ−ＧａＡｌＡｓヘテロ接合による絶縁ゲート構造の化合物半導体装置やＩｎＰの表面に形成したＳｉＯ２膜によるＭＯＳ型化合物半導体装置等他の絶縁ゲート型半導体装置に適用できることはもちろんである。本発明の双方向性半導体スイッチはプログラマブルコントローラーや電話回線用等種々の高効率スイッチとして簡便に用いることが可能である。
　【００４８】
　【発明の効果】
　以上詳細に説明したように本発明によれば、逆並列接続された２個のＩＧＢＴ等の絶縁ゲート型半導体装置を設け、この各絶縁ゲート型半導体装置のゲートをそれぞれ電位的に独立したゲート制御回路でバイアスしたので、低オン電圧で交流、直流両方の電流制御を行うことができる。
　【００４９】
　また、本発明によればゲート制御回路を発光素子が発光した光によって光起電力を発生するフォトダイオードアレイで構成しているので、より低オン電圧で交流、直流両方の電流制御を行うことができる。すなわち本発明によれば入力側と出力側とが光結合されているだけで電気的には絶縁されているため、パワー系（主電力系）のノイズとゲート制御回路系のノイズとが分離されているので、安定なスイッチング動作が可能となる。さらに、ゲート制御回路における電力損失はほとんどなく極めて交換効率の高い交流・直流兼用の半導体スイッチが実現される。
　【００５０】
　さらに、本発明によれば、ＩＧＢＴ等の絶縁ゲート型半導体装置をアイソレーション拡散法またはグラスパッシベーション法によって形成するので、逆阻止耐圧が高まり、直流、交流電流の両方を低オン電圧で且つ高耐圧で制御可能で、しかも低コストの半導体装置を実現することができる。
【図面の簡単な説明】
　【図１】
　本発明の半導体装置の第１の実施例に係る双方向性半導体スイッチの回路図である。
　【図２】
　本発明の半導体装置の第２の実施例に係る双方向性半導体スイッチの回路図である。
　【図３】
　本発明の第１および第２の実施例に用いるＩＧＢＴチップの断面構造図である。
　【図４】
　図３に示したＩＧＢＴチップの製造方法を示す工程図である。
　【図５】
　本発明の第１および第２の実施例に用いる他のＩＧＢＴチップの製造方法を示す工程図である。
　【図６】
　本発明の第１および第２の実施例に用いるさらに別のＩＧＢＴチップの製造方法を示す工程図である。
　【図７】
　本発明の第３の実施例に係る、ＩＧＢＴ１，２、フォトダイオードアレイ５ａ，６ａ、抵抗５ｂ，６ｂ、ＬＥＤ７をリードフレームにそれぞれマウントし、樹脂モールドした場合の平面図（ａ）および模式断面図（ｂ）である。
　【図８】
　本発明の第３の実施例に用いるフォトダイオードアレイの断面図の一例（ａ）およびその等価回路（ｂ）である。
　【図９】
　本発明の第４の実施例に係る双方向性半導体スイッチの平面図（ａ）およびその断面図である。
　【図１０】
　本発明の第５の実施例に係る双方向性半導体スイッチの平面図（ａ）およびその断面図である。
　【図１１】
　本発明の第６の実施例に係る双方向性半導体スイッチの平面図（ａ）およびその断面図である。
　【図１２】
　本発明の第７の実施例に係り、ｎチャンネルＩＧＢＴとｐチャンネルＩＧＢＴを同一チップ上に集積化したワンチップ双方向性半導体スイッチの断面の一部を示す構造図である。
　【図１３】
　本発明の第７の実施例の等価回路を示す図である。
　【図１４】
　本発明の第８の実施例に係り、ＬＥＤで駆動するワンチップ双方向性半導体スイッチの等価回路図である。
　【図１５】
　本発明の第９の実施例に係り、ｎチャンネルラテラルＩＧＢＴ（ＬＩＧＢＴ）とｐチャンネルＬＩＧＢＴとを同一チップ上で、逆並列接続した場合の断面の模式構造図である。
　【図１６】
　本発明の第１０の実施例に係り、ＳＯＩウェハ上に、絶縁分離技術を用いて、逆並列接続されたｎチャンネルＬＩＧＢＴを集積化した場合の模式断面図である。
　【図１７】
　本発明の第１１の実施例に係る、ワンチップ双方向性半導体スイッチの断面図である。
　【図１８】
　本発明の第１２の実施例に係る、ワンチップ双方向性半導体スイッチの断面図である。
　【図１９】
　本発明の第１３の実施例に係る、ＬＩＧＢＴで構成したワンチップ双方向性半導体スイッチの断面図である。
　【図２０】
　従来のＩＧＢＴを１個使用した半導体スイッチを示す図である。
　【図２１】
　従来のＩＧＢＴの製造方法を示す製造工程図である。
　【図２２】
　ＭＯＳ−ＦＥＴを使用した従来の半導体スイッチを示す図である。
　【図２３】
　従来のＩＧＢＴを２個使用した半導体スイッチを示す図である。
　【符号の説明】
　１，２，９１，９２，１２３，１２４　ＩＧＢＴ
　３，４，１０１，１０２，１１１，１１２，１２１，１２２　出力端子（リードフレーム）
　５，６，９５，９６，１０４，１１５，１１６　ゲート制御回路
　５ａ，６ａ，８５ａ，８６ａ　フォトダイオードアレイ
　５ｂ，６ｂ，８５ｂ，８６ｂ　抵抗
　７，７１，７２　ＬＥＤ（発光素子）
　８，９，９０２，９０３，９０４，９０８　リードフレーム
　１１，３１，１３１　ｎ−基板（ｎ−ベース層）
　１２，３２，１３２，３３３，３３４　ｐ＋アノード層（ｐ＋拡散層）
　１３，２５，３４，１３４　ｐ型ベース層
　１４，２６，３５，１３５，１４２　ｎ＋エミッタ層
　１５，２３，２３Ａ，３３，３３Ａ，１３３，６１５　ＳｉＯ２膜
　１６，２７，３０，３７，１３６，１６１，１６２　ゲート電極
　１６Ａ　ゲート端子
　１７，２８，３８，１３７，１７１　エミッタ電極
　１７Ａ　エミッタ端子　１８，２９，３９，１３８，１８１　コレクタ電極
　１８Ａ　コレクタ端子
　２１　ｐ＋基板
　２２　ｎ−エピタキシャル層
　２４　ｐ＋拡散層
　３６　ガラス層
　１１３，１１４　ＭＯＳ−ＦＥＴ
　１２５，１２６　リバースダイオード
　１２８　ｐ＋拡散領域
　１２９　ｐ基板
　１３９　ポリシリコン層
　１４１　ｐ＋エミッタ層
　１６８，１６９　ゲートボンディングパッド
　１７２，１８２　金属電極
　１７６，１７７，１７８，１７９　エミッタボンディングパッド
　２１１　ｉ層
　２２１　ｎ＋アノード層
　２３１　ｎ型ベース層
　３３２　ｐアノード層
　５１２，５２２　ｐ型アノード領域
　５１４，５２４　ｎ型カソード領域
　５１７，５２７　カソードボンディングパッド
　５１８，５２８　アノードボンディングパッド
　５３６，５３７，５３８，５４６，５４７，５４８　Ａｌ配線
　６１６　ポリシリコン
　６２９　半導体基板（シリコン基板）
　６５１，６５２，６５３　半導体チップ
　９０１　透明ゴム又はゲル状のシリコーン樹脂
　９３１，９３２，９３３，９３４，９３５，９３６，９３７　ボンディングワイヤ
　９９１　モールドパッケージ