【事件の表示】
　平成１年特許願第８２０７５号「発振回路」拒絶査定に対する審判事件［平成３年３月８日出願公開、特開平３−５４９０３］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
Ａ　本願発明
　本件審判請求に係る特許願は，平成１年３月３１日になしたものであって，明細書及び図面の記載からみて，
　その特許請求の範囲の欄の請求項１の記載に係る発明（以下，「本願発明」という）の目的，効果は，所望の特性を維持しつつ発振回路を小型化することであり，
　本願発明の構成は，
　「低誘電率系基板に高導電率導体材料で線路幅及び線路長を極小化するように形成するとともに，一方の端部が接地電位となるマイクロストリップ線路と，前記マイクロストリップ線路の他方の端部と接地電位との間に，該マイクロストリップ線路に並列接続するとともに，可変容量範囲を決定するコンデンサと直列接続するバリキャップダイオードとを有する共振回路部と，
　能動素子からなる負性抵抗回路部とからなる発振回路において，
　前記共振回路部は，前記マイクロストリップ線路の他方の端部と接地電位との間に，該マイクロストリップ線路並びに前記コンデンサと直列接続されたバリキャップダイオードに夫々並列的接続された付加容量素子を有し，
　前記極小化されたマイクロストリップ線路で規定される共振周波数を，前記付加容量素子により発振回路の発振周波数近傍にまで低減させることを特徴とする発振回路」
である。
（特許請求の範囲の欄或いは〔問題点を解決するための具体的な手段〕の欄の記載参照）
Ｂ　刊行物記載の発明
　原査定の理由において提示された，特開昭５８−１６１５０４号公報（昭和５８年９月２６日特許庁発行，以下「刊行物１」という）には，
　「セラミック基板１」に高導電率導体材料で形成するとともに，一方の端部が接地電位となる「マイクロストリップ線路Ｌ１」と，前記「マイクロストリップ線路Ｌ１」の他方の端部と接地電位との間に，該「マイクロストリップ線路Ｌ１」に並列接続するとともに，可変容量範囲を決定する「コンデンサＣ１」と直列接続する「バリキャップダイオードＤ１」とを有する共振回路部と，
　能動素子（「トランジスタＴＲ」）からなる負性抵抗回路部とからなる「電圧制御発振器」
の発明が記載されている。
　ここで，上記発明を本願発明の用語で表現する。
　上記発明の「マイクロストリップ線路Ｌ１」，「コンデンサＣ１」，「バリキャップダイオードＤ１」は，夫々本願発明の「マイクロストリップ線路」，「コンデンサ」，「バリキャップダイオード」と同義であり，
　上記発明の「セラミック基板１」，「電圧制御発振器」は，夫々本願発明の「低誘電率系基板」，「発振回路」に包摂されることを考慮すると，
　刊行物１には，
　低誘電率系基板に高導電率導体材料で形成するとともに，一方の端部が接地電位となるマイクロストリップ線路と，前記マイクロストリップ線路の他方の端部と接地電位との間に，該マイクロストリップ線路に並列接続するとともに，可変容量範囲を決定するコンデンサと直列接続するバリキャップダイオードとを有する共振回路部と，
　能動素子からなる負性抵抗回路部とからなる発振回路，
の発明（以下，「第１の発明」という）が記載されている。
２　同様に，原査定の理由において提示された，特開昭５９−２３６０５号公報（昭和５９年２月７日特許庁発行，以下「刊行物２」という）には，
　発明の目的として，「共振回路のＱを下げず」に「小形」化すること（第１頁右欄第８行〜第９行），
　マイクロストリップ線路は比較的Ｑが高いこと（第１頁右欄第１４行），
　「発振周波数は，ストリップ線路共振器の寸法で決まる」（第２頁右上欄第１４行〜第１５行）こと，
　「可変容量ダイオードが共振回路の容量と平列に入るため」「容量を変えることにより共振周波数が変化し，もってトランジスタ発振器の発振周波数が可変となる」（第２頁左下欄第１４行〜第１９行）こと，
が記載されている。
Ｃ　本願発明の創作可能性
　本願発明（以下，「前者」という）と刊行物１に記載された第１の発明（以下，「後者」という）とを比較すると，
　両者が，
　低誘電率系基板に高導電率導体材料で形成するとともに，一方の端部が接地電位となるマイクロストリップ線路と，前記マイクロストリップ線路の他方の端部と接地電位との間に，該マイクロストリップ線路に並列接続するとともに，可変容量範囲を決定するコンデンサと直列接続するバリキャップダイオードとを有する共振回路部と，
　能動素子からなる負性抵抗回路部とからなる発振回路，
を構成要件としている点で一致しており，
(1)　前記マイクロストリップ線路を，前者が，発振回路を小型化するために，その線路幅及び線路長を極小化するように形成しているのに対して，後者が小型化について明記していない点，
(2)　(1)の様にする際，前者が，発振回路の特性を維持するために，前記共振回路部を，前記マイクロストリップ線路の他方の端部と接地電位との間に，該マイクロストリップ線路並びに前記コンデンサと直列接続されたバリキャップダイオードに夫々並列的に付加容量素子を接続し，前記極小化されたマイクロストリップ線路で規定される共振周波数を，前記付加容量素子により発振回路の発振周波数近傍にまで低減させているのに対して，後者が小型化について明記していない点，
で相違している。
　従って，本願発明は，刊行物１に記載された第１の発明において，(1)′発振回路を小型化するために，前記マイクロストリップ線路をその線路幅及び線路長を極小化するように形成し，その際(2)′発振回路の特性を維持するために，前記共振回路部を，前記マイクロストリップ線路の他方の端部と接地電位との間に，該マイクロストリップ線路並びに前記コンデンサと直列接続されたバリキャップダイオードに夫々並列的に付加容量素子を接続し，前記極小化されたマイクロストリップ線路で規定される共振周波数を，前記付加容量素子により発振回路の発振周波数近傍にまで低減させることにより，発明をすることができたものである。
Ｄ　本願発明の創作容易性
　上記(1)′，(2)′について検討する。
(1)′について，
　電子回路を小型化すること，小型化するために回路の全体又は部品の幅，長さ，厚さ等形状を極力小さくすることは例示するまでもなく周知である（刊行物２にも記載されている）ので，
　刊行物１に記載された第１の発明において，
　発振回路を小型化するために，前記マイクロストリップ線路をその線路幅及び線路長を極小化するように形成して本願発明のようにすることは，当業者が容易になし得たことである。
(2)′について，
　(1)′の様に，マイクロストリップ線路を小型化すると，普通そのインダクタンスＬは小さくなり共振回路の共振周波数が高くなること，所望の共振周波数は元の周波数であるから，共振周波数を低減しなければならないことは，当業者の常識であり，
　共振周波数を低減するために共振回路に容量素子を並列的に付加接続することは，刊行物２に記載されているので，
　刊行物１に記載された第１の発明において，
　(1)′の様にする際，発振回路の特性を維持するために，前記共振回路部を，前記マイクロストリップ線路の他方の端部と接地電位との間に，該マイクロストリップ線路並びに前記コンデンサと直列接続されたバリキャップダイオードに夫々並列的に付加容量素子を接続し，前記極小化されたマイクロストリップ線路で規定される共振周波数を，前記付加容量素子により発振回路の発振周波数近傍にまで低減して本願発明のようにすることは，当業者が容易になし得たことである。
Ｅ　出願人の主張の検討
　出願人の平成１１年１１月８日付け審判請求理由補充書の５．理由（３）における主張について検討する。
　出願人は「さらに，引用文献１，２には，極小化したマイクロストリップ線路と，コンデンサＣ１とバリキャップダイオードＤ１とからなる直列回路部分とが互いに並列的接続されていますが，さらに，これらと並列接続する付加容量素子（本願発明のＣｘ）を配置することは一切記載されておりません」と主張している（第７頁第２５行〜第２８行）。
　その主張は正当である。
　しかし，引用文献１，２（刊行物２，１）には，マイクロストリップ線路（並列共振回路）に，コンデンサＣ１とバリキャップダイオードＤ１とからなる容量回路を並列的に接続し，容量回路の容量を変えることで共振周波数を変えることが記載されている。これを簡単にいうと，共振回路に更にコンデンサを並列的に接続すると共振周波数を変える（低減する）ことが出来るという技術思想を開示している。そうであれば，引用文献１，２に記載された，マイクロストリップ線路と，コンデンサＣ１とバリキャップダイオードＤ１とからなる直列回路部分との並列的接続回路に，前記技術思想を単に適用して，更に共振周波数を変える（低減する）ためにコンデンサを並列的に付加接続することは，当業者が容易になし得たことであると思量する。
　従つて，出願人の前記の主張は根拠が無い。
Ｆ　結び
　以上Ａ〜Ｅ項を総合して判断すると，本願明細書の特許請求の範囲の欄の請求項１の記載に係る発明は，刊行物１に記載された第１の発明に基づき刊行物２に記載された技術事項を用いて当業者が容易に発明をすることができたものであるので，特許法第２９条第２項の規定により，本件審判請求人である本願出願人は本願明細書の特許請求の範囲の欄の請求項１の記載に係る発明について特許を受けることができない。
  よって，結論の通り審決する。