【事件の表示】
　特許第３１４６５４２号「マスク製造方法、及びマスク製造システム」の請求項１ないし２１に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３１４６５４２号の請求項１ないし２１に係る特許を維持する。
【理　由】
１．手続きの経緯
　本件特許第３１４６５４２号は、平成３年８月２３日に特許出願され、平成１３年１月１２日にその特許の設定登録がなされ、その後、異議申立人吉川喜一郎から特許異議の申立てがなされ、取消理由通知がなされ、その指定期間内である平成１４年２月４日に訂正請求（後日取り下げ）がなされ、再度の取消理由通知がなされ、その指定期間内である平成１４年８月２３日に訂正請求がなされたものである。
１．１　異議申立ての概要
　異議申立人吉川喜一郎は、甲第１号証（ＳＹＭＰＯＳＩＵＭ　ＯＮ　ＶＬＳＩ　ＴＥＣＨＮＯＬＯＧＹ　ＩＥＥＥ　１９８７，１３−１４）を提出し、本件請求項１〜２１に係る発明は、上記甲第１号証記載の発明と同一であるから、本件請求項１〜２１に係る特許は、特許法第２９条第１項第３号に該当する発明に対してなされたものであり、また、本件請求項１〜２１に係る発明は、上記甲第１号証記載の発明に基いて当業者が容易に発明できたものであるから、本件請求項１〜２１に係る特許は、特許法第２９条第２項の規定に違反してなされたものであり、本件請求項１〜２１に係る特許を取り消すべき旨主張している。
１．２　異議申立人吉川喜一郎が提出した甲第１号証の記載内容
　甲第1号証の第13頁におけるタイトルには、甲第1号証の技術は、フォトリソグラフィーに使用するマスクの作成方法に関する旨記載されている。
　第13頁左欄最下行から6行目〜最下行には、「修正量はパターン間の距離による。孤立パターン部は大きい修正を受け、中間近接部におけるパターンはより小さい修正を受ける一方、最小サイズのスペースを有するパターン部はなにも修正を受けない。」と記載されている。
　第14頁Fig.2、Fig.5(a)には、フォトリソグラフィーに使用するマスクの2つのパターン間の距離が所定値以上の場合にはパターン幅を広げること、第2の方向に周期的に配置されるパターン要素からなるパターン列のうち、両端におけるパターン幅を広げることが示唆されている。
　第13頁左欄における段落「PROXIMITY　PROBLEM」の2行目〜8行目には、パターンの拡張量は、パターンの配置されるピッチ等によりその最適値が決まる旨記載されている。
２．訂正の適否について
  本件訂正請求は、本件特許第３１４６５４２号の明細書（以下、「特許明細書」という。）を、本件訂正請求書に添付した訂正明細書のとおりに、訂正しようとするものである。
２．１　訂正事項
訂正事項ａ
　特許明細書請求項１の「所定幅以下の特定パターン要素のエッジが他のパターン要素から一定間隔以上離れているか否かを検定し」を「所定幅以下の特定パターン要素のエッジが他のパターン要素から一定間隔以上離れているか否かを、検定子領域内の離散的な点を選んで検定し」と訂正する。
訂正事項ｂ
　特許明細書請求項８の「前記一対のエッジによって規定される前記第２方向の線幅が残りのパターン要素よりも相対的に太くなるように」を「前記一対のエッジによって規定される前記第２方向の線幅を、検定子領域内の離散的な点を選んで検定した結果に基づいて、残りのパターン要素よりも相対的に太くなるように」と訂正する。
訂正事項ｃ
　特許明細書請求項８の「前記設定データを修正し」を「前記設計データを修正し」と訂正する。
訂正事項ｄ
　特許明細書請求項１３の「所定幅以下の特定パターン要素のエッジが他のパターン要素から一定間隔以上離れているか否かを検定する検定手段」を「所定幅以下の特定パターン要素のエッジが他のパターン要素から一定間隔以上離れているか否かを、検定子領域内の離散的な点を選んで検定する検定手段」と訂正する。
訂正事項ｅ
　特許明細書【００１１】段落を以下のように訂正する。
「【００１１】そして本発明では、複数のパターン要素のうち所定の線幅以下の特定パターン要素の外形エッジが、その周囲に隣接した他のパターン要素から一定間隔以上離れているか否かを、検定子領域内の離散的な点を選んで検定し、一定間隔以上のときは特定パターン要素の該当する外形エッジ部分が他の外形エッジ部に対して微小量だけ外側に相対的に拡張されるように設計データを修正した後、その修正された設計データに基づいて複数のパターン要素を原版上に生成することを特徴とするものである。」
訂正事項ｆ
　特許明細書【００１２】段落を以下のように訂正する。
「【００１２】また、本発明は上述の修正されたパターンを生成してリソグラフイ用のマスクを製造するシステムに関するものである。
　本システムでは、前記複数のパターン要素のうち、所定幅以下の特定パターン要素のエッジが他のパターン要素から一定間隔以上離れているか否かを、検定子領域内の離散的な点を選んで検定する検定手段と、前記特定パターン要素の少なくとも一部に前記一定間隔以上となるエッジが存在するとき、前記少なくとも一部のエッジが前記設計データに対して外側に相対的に拡張されるように前記設計データを修正する修正手段とを備え、前記修正された設計データに基づいて前記複数のパターン要素を前記原版上に生成することを特徴とするものである。」
２．２　訂正後の特許請求の範囲
請求項１
「所定のエネルギー線に対して遮蔽性もくしは透過性の複数のパターン要素を、各パターン要素の形成条件に関する設計データに基づいて原版上に生成することによってリソグラフイ用のマスクを製造する方法において、
　前記複数のパターン要素のうち、所定幅以下の特定パターン要素のエッジが他のパターン要素から一定間隔以上離れているか否かを、検定子領域内の離散的な点を選んで検定し、該一定間隔以上のときは前記特定パターン要素の該当するエッジが前記設計データに対して外側に相対的に拡張されるように前記設計データを修正した後、該修正された設計データに基づいて前記複数のパターン要素を前記原版上に生成することを特徴とするマスク製造方法。」
請求項２
「前記設計データに基づいて、前記特定パターン要素の少なくとも一部を含む設計上のパターン要素の画像を微小な画素の集合から成る２値化画像に展開し、前記２値化画像の情報に基づいて、前記一定間隔以上となるエッジが前記特定パターン要素に存在するか否かを検定することを特徴とする請求項１に記載のマスク製造方法。」
請求項３
「前記特定パターン要素のエッジが他のパターン要素から一定画素数以上離れているとき、前記一定画素数以上離れるエッジが前記設計データに対して前記画素単位で外側に拡張されるように、前記２値化画像を修正することを特徴とする請求項２に記載のマスク製造方法。」
請求項４
「前記エッジの拡張量は、前記特定パターン要素の線幅の５〜１０％程度であることを特徴とする請求項１〜３のいずれか一項に記載のマスク製造方法。」
請求項５
「前記特定パターン要素の線幅は、前記マスクが適用される露光装置の解像限界とほぼ同等であることを特徴とする請求項４に記載のマスク製造方法。」
請求項６
「前記特定パターン要素は孤立パターンであり、前記複数のパターン要素は、前記孤立パターンの周辺に配置される補助パターンを含むことを特徴とする請求項１〜５のいずれか一項に記載のマスク製造方法。」
請求項７
「前記補助パターンの線幅は、前記マスクが適用される露光装置の解像限界以下であることを特徴とする請求項６に記載のマスク製造方法。」
請求項８
「所定のエネルギー線に対して遮蔽性もくしは透過性の複数のパターン要素を、各パターン要素の形成条件に関する設計データに基づいて原版上に生成することによってリソグラフイ用のマスクを製造する方法において、
　前記複数のパターン要素はそれぞれ第１方向に沿って延びる一対のエッジを有するとともに、前記第１方向と直交する第２方向に周期的に配置され、前記複数のパターン要素のうち、両端のパターン要素で前記一対のエッジによって規定される前記第２方向の線幅を、検定子領域内の離散的な点を選んで検定した結果に基づいて、残りのパターン要素よりも相対的に太くなるように前記設計データを修正し、該修正された設計データに基づいて前記複数のパターン要素を前記原版上に生成することを特徴とするマスク製造方法。」
請求項９
「前記線幅の補正量は、前記マスクが適用される露光装置の解像限界の線幅値に対して５〜１０％程度であることを特徴とする請求項８に記載のマスク製造方法。」
請求項１０
「前記設計データは、前記両端のパターン要素でそれぞれ外側のエッジが拡張されるように修正されることを特徴とする請求項８又は９に記載のマスク製造方法。」
請求項１１
「前記原版上に前記複数のパターン要素を生成するために、前記修正された設計データに基づいて、前記原版上に塗布されるレジストを露光することを特徴とする請求項１〜１０のいずれか一項に記載のマスク製造方法。」
請求項１２
「前記マスクは位相シフトタイプであることを特徴とする請求項１〜１１のいずれか一項に記載のマスク製造方法。」
請求項１３
「所定のエネルギー線に対して遮蔽性もくしは透過性の複数のパターン要素を、各パターン要素の形成条件に関する設計データに基づいて原版上に生成することによってリソグラフイ用のマスクを製造するシステムにおいて、
　前記複数のパターン要素のうち、所定幅以下の特定パターン要素のエッジが他のパターン要素から一定間隔以上離れているか否かを、検定子領域内の離散的な点を選んで検定する検定手段と、
　前記特定パターン要素の少なくとも一部に前記一定間隔以上となるエッジが存在するとき、前記少なくとも一部のエッジが前記設計データに対して外側に相対的に拡張されるように前記設計データを修正する修正手段とを備え、
　前記修正された設計データに基づいて前記複数のパターン要素を前記原版上に生成することを特徴とするマスク製造システム。」
請求項１４
「前記設計データに基づいて、前記特定パターン要素の少なくとも一部を含む設計上のパターン要素の画像を微小な画素の集合から成る２値化画像に展開する２値化展開手段を更に備え、
　前記検定手段は、前記展開された２値化画像の情報に基づいて、前記一定間隔以上となるエッジが前記特定パターン要素に存在するか否かを検定することを特徴とする請求項１３に記載のマスク製造システム。」
請求項１５
「前記修正手段は、前記特定パターン要素の少なくとも一部のエッジが他のパターン要素から一定画素数以上離れているとき、前記少なくとも一部のエッジが前記設計データに対して前記画素単位で外側に拡張されるように前記２値化画像を修正することを特徴とする請求項１４に記載のマスク製造システム。」
請求項１６
「前記修正手段は、前記エッジの拡張量が前記特定パターン要素の線幅の５〜１０％程度となるように前記設計データを修正することを特徴とする請求項１３〜１５のいずれか一項に記載のマスク製造システム。」
請求項１７
「前記特定パターン要素の線幅は、前記マスクが適用される露光装置の解像限界とほぼ同等であることを特徴とする請求項１６に記載のマスク製造システム。」
請求項１８
「前記特定パターン要素は孤立パターンであり、前記複数のパターン要素は、前記孤立パターンの周辺に配置される補助パターンを含むことを特徴とする請求項１３〜１７のいずれか一項に記載のマスク製造システム。」
請求項１９
「前記補助パターンの線幅は、前記マスクが適用される露光装置の解像限界以下であることを特徴とする請求項１８に記載のマスク製造システム。」
請求項２０
「前記マスクは位相シフトタイプであることを特徴とする請求項１３〜１９のいずれか一項に記載のマスク製造システム。」
請求項２１
「前記修正された設計データに基づいて、前記原版上に前記複数のパターン要素を形成する露光装置を更に備えることを特徴とする請求項１１〜２０のいずれか一項に記載のマスク製造システム。」
３．　訂正の適否
３．１　訂正事項ａ
　上記訂正事項ａについては、特許明細書の請求項１の「一定間隔以上離れているか否かを検定し」を、下位概念である「一定間隔以上離れているか否かを、検定子領域内の離散的な点を選んで検定し」と訂正するものであるから、特許請求の範囲の減縮に相当する。
　また、当該「一定間隔以上離れているか否かを、検定子領域内の離散的な点を選んで検定し」は、特許明細書の【００１９】段落に記載されていたものであるから、上記訂正事項ａは、特許明細書又は図面に記載された事項の範囲内の訂正であり、実質上特許請求の範囲を拡張または変更するものではない。
３．２　訂正事項ｂ
　上記訂正事項ｂについては、特許明細書の請求項８の「前記第２方向の線幅が残りのパターン要素よりも相対的に太くなるように」を、下位概念である「前記第２方向の線幅を、検定子領域内の離散的な点を選んで検定した結果に基づいて、残りのパターン要素よりも相対的に太くなるように」と訂正するものであるから、特許請求の範囲の減縮に相当する。
　また、当該「前記第２方向の線幅を、検定子領域内の離散的な点を選んで検定した結果に基づいて、残りのパターン要素よりも相対的に太くなるように」は、特許明細書の【００１９】段落に記載されていたものであるから、上記訂正事項ａは、特許明細書又は図面に記載された事項の範囲内の訂正であり、実質上特許請求の範囲を拡張または変更するものではない。
３．３　訂正事項ｃ
　特許明細書請求項８の「前記設定データを修正し」を「前記設計データを修正し」と訂正する。
　上記訂正事項ｃについては、特許明細書の請求項８の「前記設定データを修正し」を「前記設計データを修正し」と訂正するものであるから、明りょうでない記載の釈明に当たる。
　また、上記訂正事項ｃは、特許明細書又は図面に記載された事項の範囲内の訂正であり、実質上特許請求の範囲を拡張または変更するものではない。
３．４　訂正事項ｄ
　上記訂正事項ｄについては、特許明細書の請求項１３の「一定間隔以上離れているか否かを検定する」を、下位概念である「一定間隔以上離れているか否かを、検定子領域内の離散的な点を選んで検定する」と訂正するものであるから、特許請求の範囲の減縮に相当する。
　また、当該「一定間隔以上離れているか否かを、検定子領域内の離散的な点を選んで検定する」は、特許明細書の【００１９】段落に記載されていたものであるから、上記訂正事項ｄは、特許明細書又は図面に記載された事項の範囲内の訂正であり、実質上特許請求の範囲を拡張または変更するものではない。
３．５　訂正事項ｅ及びｆ
　上記訂正事項ｅ及びｆは、上記訂正事項ａ及びｆの特許請求の範囲の訂正による明細書の発明の詳細な説明と特許請求の範囲との不一致を解消するものである。
　従って、訂正事項ｅ及びｆについては、明りょうでない記載の釈明に相当する。
　また、上記訂正事項ｅ及びｆは、特許明細書又は図面に記載された事項の範囲内の訂正であり、実質上特許請求の範囲を拡張または変更するものではない。
３．６　訂正の適否の判断
　上記訂正事項ａ〜ｆは、上記３．１〜３．５のとおりであるから、平成６年法律第１１６号附則第６条第１項の規定によりなお従前の例によるとされる、改正前の特許法第１２６条第１項ただし書、同条第２項の規定に適合する。
　従って、当該請求を認める。
４．特許異議申立てについての判断
４．１　本件請求項１〜２１に係る発明
　上記２．２に記載のとおり。
４．２　異議申立ての理由の概要
　上記１．１に記載のとおり。
４．２．１　本件請求項１に係る発明及び本件請求項１に係る発明を引用する本件請求項２〜７に係る発明（以下、「本件第１発明」という。）と甲１号証との対比、判断
　本件第１発明が、「複数のパターン要素のうち、所定幅以下の特定パターン要素のエッジが他のパターン要素から一定間隔以上離れているか否かを、検定子領域内の離散的な点を選んで検定し、該一定間隔以上のときは前記特定パターン要素の該当するエッジが前記設計データに対して外側に相対的に拡張されるように前記設計データを修正」する構成（以下、「本件第１発明の特徴的構成」という。）を有するのに対し、甲第１号証記載の発明には上記本件第１発明の特徴的構成の記載及びその記載を示唆する記載がない。
　また、本件第１発明は、上記本件第１発明の特徴的構成を有することにより、「本発明によれば、位相シフト法に使用される位相シフトマスクの遮光パターン部、透過パターン部の形状補正を自動的に行なうことができる。」（特許明細書【発明の効果】）という上記甲第１号証記載の発明にはない効果を有する。
　従って、本件第１発明は、甲第１号証記載の発明と同一ではなく、また当該発明に基づいて当業者が容易に発明できたものでもない。
４．２．２　本件請求項８に係る発明及び本件請求項８に係る発明を引用する本件請求項９〜１２に係る発明（以下、「本件第２発明」という。）と甲１号証との対比、判断
　本件第２発明が、「複数のパターン要素はそれぞれ第１方向に沿って延びる一対のエッジを有するとともに、前記第１方向と直交する第２方向に周期的に配置され、前記複数のパターン要素のうち、両端のパターン要素で前記一対のエッジによって規定される前記第２方向の線幅を、検定子領域内の離散的な点を選んで検定した結果に基づいて、残りのパターン要素よりも相対的に太くなるように前記設計データを修正」する構成（以下、「本件第２発明の特徴的構成」という。）を有するのに対し、甲第１号証記載の発明には上記本件第２発明の特徴的構成の記載及びその記載を示唆する記載がない。
　また、本件第２発明は、上記本件第２発明の特徴的構成を有することにより、「本発明によれば、位相シフト法に使用される位相シフトマスクの遮光パターン部、透過パターン部の形状補正を自動的に行なうことができる。」（特許明細書【発明の効果】）という上記甲第１号証記載の発明にはない効果を有する。
　従って、本件第２発明は、甲第１号証記載の発明と同一ではなく、また当該発明に基づいて当業者が容易に発明できたものでもない。
４．２．３　本件請求項１３に係る発明及び本件請求項１３に係る発明を引用する本件請求項１４〜２１に係る発明（以下、「本件第３発明」という。）と甲１号証との対比、判断
　本件第３発明が、「複数のパターン要素のうち、所定幅以下の特定パターン要素のエッジが他のパターン要素から一定間隔以上離れているか否かを、検定子領域内の離散的な点を選んで検定する検定手段と、
　前記特定パターン要素の少なくとも一部に前記一定間隔以上となるエッジが存在するとき、前記少なくとも一部のエッジが前記設計データに対して外側に相対的に拡張されるように前記設計データを修正」する構成（以下、「本件第３発明の特徴的構成」という。）を有するのに対し、甲第１号証記載の発明には上記本件第３発明の特徴的構成の記載及びその記載を示唆する記載がない。
　また、本件第３発明は、上記本件第３発明の特徴的構成を有することにより、「本発明によれば、位相シフト法に使用される位相シフトマスクの遮光パターン部、透過パターン部の形状補正を自動的に行なうことができる。」（特許明細書【発明の効果】）という上記甲第１号証記載の発明にはない効果を有する。
　従って、本件第３発明は、甲第１号証記載の発明と同一ではなく、また当該発明に基づいて当業者が容易に発明できたものでもない。
５．特許法第３６条違反について
　当審が指摘した特許法第３６条違反は、訂正により解消した。
６．むすび
 したがって、特許異議申立ての理由及び証拠によっては、本件請求項１〜２１に係る発明の特許を取り消すことはできない。
　また、他に本件請求項１〜２１に係る発明の特許を取り消すべき理由を発見しない。
　従って、本件請求項１〜２１に係る発明についての特許は拒絶の査定をしなければならない特許出願に対してされたものと認めない。
　よって、特許法の一部を改正する法律（平成６年法律第１１６号）附則第１４条の規定に基づく、特許法等の一部を改正する法律の施行に伴う経過措置を定める政令（平成７年政令第２０５号）第４条第２項の規定により、上記のとおり決定する。
【異議決定日】
平成１４年９月１８日（２００２．９．１８）
【訂正の要旨】
訂正の要旨
　訂正事項ａ、ｂ及びｄは、特許請求の範囲の減縮を目的とするものである。
　訂正事項ｃ、ｅ及びｆは、明りょうでない記載の釈明を目的とするものである。
訂正事項ａ
　特許明細書請求項１の「所定幅以下の特定パターン要素のエッジが他のパターン要素から一定間隔以上離れているか否かを検定し」を「所定幅以下の特定パターン要素のエッジが他のパターン要素から一定間隔以上離れているか否かを、検定子領域内の離散的な点を選んで検定し」と訂正する。
訂正事項ｂ
　特許明細書請求項８の「前記一対のエッジによって規定される前記第２方向の線幅が残りのパターン要素よりも相対的に太くなるように」を「前記一対のエッジによって規定される前記第２方向の線幅を、検定子領域内の離散的な点を選んで検定した結果に基づいて、残りのパターン要素よりも相対的に太くなるように」と訂正する。
訂正事項ｃ
　特許明細書請求項８の「前記設定データを修正し」を「前記設計データを修正し」と訂正する。
訂正事項ｄ
　特許明細書請求項１３の「所定幅以下の特定パターン要素のエッジが他のパターン要素から一定間隔以上離れているか否かを検定する検定手段」を「所定幅以下の特定パターン要素のエッジが他のパターン要素から一定間隔以上離れているか否かを、検定子領域内の離散的な点を選んで検定する検定手段」と訂正する。
訂正事項ｅ
　特許明細書【００１１】段落を以下のように訂正する。
「【００１１】そして本発明では、複数のパターン要素のうち所定の線幅以下の特定パターン要素の外形エッジが、その周囲に隣接した他のパターン要素から一定間隔以上離れているか否かを、検定子領域内の離散的な点を選んで検定し、一定間隔以上のときは特定パターン要素の該当する外形エッジ部分が他の外形エッジ部に対して微小量だけ外側に相対的に拡張されるように設計データを修正した後、その修正された設計データに基づいて複数のパターン要素を原版上に生成することを特徴とするものである。」
訂正事項ｆ
　特許明細書【００１２】段落を以下のように訂正する。
「【００１２】また、本発明は上述の修正されたパターンを生成してリソグラフイ用のマスクを製造するシステムに関するものである。
　本システムでは、前記複数のパターン要素のうち、所定幅以下の特定パターン要素のエッジが他のパターン要素から一定間隔以上離れているか否かを、検定子領域内の離散的な点を選んで検定する検定手段と、前記特定パターン要素の少なくとも一部に前記一定間隔以上となるエッジが存在するとき、前記少なくとも一部のエッジが前記設計データに対して外側に相対的に拡張されるように前記設計データを修正する修正手段とを備え、前記修正された設計データに基づいて前記複数のパターン要素を前記原版上に生成することを特徴とするものである。」
（５４）【発明の名称】
マスク製造方法、及びマスク製造システム
（５７）【特許請求の範囲】
　【請求項１】
　所定のエネルギー線に対して遮蔽性もくしは透過性の複数のパターン要素を、各パターン要素の形成条件に関する設計データに基づいて原版上に生成することによってリソグラフィ用のマスクを製造する方法において、
　前記複数のパターン要素のうち、所定幅以下の特定パターン要素のエッジが他のパターン要素から一定間隔以上離れているか否かを
、検定子領域内の離散的な点を選んで
　【請求項２】
　前記設計データに基づいて、前記特定パターン要素の少なくとも一部を含む設計上のパターン要素の画像を微小な画素の集合から成る２値化画像に展開し、前記２値化画像の情報に基づいて、前記一定間隔以上となるエッジが前記特定パターン要素に存在するか否かを検定することを特徴とする請求項１に記載のマスク製造方法。
　【請求項３】
　前記特定パターン要素のエッジが他のパターン要素から一定画素数以上離れているとき、前記一定画素数以上離れるエッジが前記設計データに対して前記画素単位で外側に拡張されるように、前記２値化画像を修正することを特徴とする請求項２に記載のマスク製造方法。
　【請求項４】
　前記エッジの拡張量は、前記特定パターン要素の線幅の５〜１０％程度であることを特徴とする請求項１〜３のいずれか一項に記載のマスク製造方法。
　【請求項５】
　前記特定パターン要素の線幅は、前記マスクが適用される露光装置の解像限界とほぼ同等であることを特徴とする請求項４に記載のマスク製造方法。
　【請求項６】
　前記特定パターン要素は孤立パターンであり、前記複数のパターン要素は、前記孤立パターンの周辺に配置される補助パターンを含むことを特徴とする請求項１〜５のいずれか一項に記載のマスク製造方法。
　【請求項７】
　前記補助パターンの線幅は、前記マスクが適用される露光装置の解像限界以下であることを特徴とする請求項６に記載のマスク製造方法。
　【請求項８】
　所定のエネルギー線に対して遮蔽性もくしは透過性の複数のパターン要素を、各パターン要素の形成条件に関する設計データに基づいて原版上に生成することによってリソグラフィ用のマスクを製造する方法において、
　前記複数のパターン要素はそれぞれ第１方向に沿って延びる一対のエッジを有するとともに、前記第１方向と直交する第２方向に周期的に配置され、前記複数のパターン要素のうち、両端のパターン要素で前記一対のエッジによって規定される前記第２方向の線幅
を、検定子領域内の離散的な点を選んで検定した結果に基づいて、
前記設計データ
　【請求項９】
　前記線幅の補正量は、前記マスクが適用される露光装置の解像限界の線幅値に対して５〜１０％程度であることを特徴とする請求項８に記載のマスク製造方法。
　【請求項１０】
　前記設計データは、前記両端のパターン要素でそれぞれ外側のエッジが拡張されるように修正されることを特徴とする請求項８又は９に記載のマスク製造方法。
　【請求項１１】
　前記原版上に前記複数のパターン要素を生成するために、前記修正された設計データに基づいて、前記原版上に塗布されるレジストを露光することを特徴とする請求項１〜１０のいずれか一項に記載のマスク製造方法。
　【請求項１２】
　前記マスクは位相シフトタイプであることを特徴とする請求項１〜１１のいずれか一項に記載のマスク製造方法。
　【請求項１３】
　所定のエネルギー線に対して遮蔽性もくしは透過性の複数のパターン要素を、各パターン要素の形成条件に関する設計データに基づいて原版上に生成することによってリソグラフィ用のマスクを製造するシステムにおいて、
　前記複数のパターン要素のうち、所定幅以下の特定パターン要素のエッジが他のパターン要素から一定間隔以上離れているか否かを
、検定子領域内の離散的な点を選んで
　前記特定パターン要素の少なくとも一部に前記一定間隔以上となるエッジが存在するとき、前記少なくとも一部のエッジが前記設計データに対して外側に相対的に拡張されるように前記設計データを修正する修正手段とを備え、
　前記修正された設計データに基づいて前記複数のパターン要素を前記原版上に生成することを特徴とするマスク製造システム。
　【請求項１４】
　前記設計データに基づいて、前記特定パターン要素の少なくとも一部を含む設計上のパターン要素の画像を微小な画素の集合から成る２値化画像に展開する２値化展開手段を更に備え、
　前記検定手段は、前記展開された２値化画像の情報に基づいて、前記一定間隔以上となるエッジが前記特定パターン要素に存在するか否かを検定することを特徴とする請求項１３に記載のマスク製造システム。
　【請求項１５】
　前記修正手段は、前記特定パターン要素の少なくとも一部のエッジが他のパターン要素から一定画素数以上離れているとき、前記少なくとも一部のエッジが前記設計データに対して前記画素単位で外側に拡張されるように前記２値化画像を修正することを特徴とする請求項１４に記載のマスク製造システム。
　【請求項１６】
　前記修正手段は、前記エッジの拡張量が前記特定パターン要素の線幅の５〜１０％程度となるように前記設計データを修正することを特徴とする請求項１３〜１５のいずれか一項に記載のマスク製造システム。
　【請求項１７】
　前記特定パターン要素の線幅は、前記マスクが適用される露光装置の解像限界とほぼ同等であることを特徴とする請求項１６に記載のマスク製造システム。
　【請求項１８】
　前記特定パターン要素は孤立パターンであり、前記複数のパターン要素は、前記孤立パターンの周辺に配置される補助パターンを含むことを特徴とする請求項１３〜１７のいずれか一項に記載のマスク製造システム。
　【請求項１９】
　前記補助パターンの線幅は、前記マスクが適用される露光装置の解像限界以下であることを特徴とする請求項１８に記載のマスク製造システム。
　【請求項２０】
　前記マスクは位相シフトタイプであることを特徴とする請求項１３〜１９のいずれか一項に記載のマスク製造システム。
　【請求項２１】
　前記修正された設計データに基づいて、前記原版上に前記複数のパターン要素を形成する露光装置を更に備えることを特徴とする請求項１１〜２０のいずれか一項に記載のマスク製造システム。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は、半導体集積回路等の回路パターン等の露光転写、特に投影式露光転写に用いられるレチクル（フォトマスク）の製造方法に関し、特にそのパターン生成に関するものである。
　【０００２】
　【従来の技術】
　従来のレチクルでは、露光転写後に得られるフォトレジスト像パターン、すなわち回路パターンの形状が、そのままレチクル上でのパターンとなっていた。従って、得たい回路パターンの線幅が同一の複数のパターンがあれば、各パターンの周囲にどのようなパターンが存在しようとも、各パターンの線幅は同一とされていた。
　【０００３】
　また、従来は、投影露光装置の照明光学系のσ値が０．５〜０．７と比較的大きく、従ってレチクルパターン面での照明光の可干渉性が低かった。このため、特定のパターンの周囲にどのようなパターンがあっても、パターン間で相互に影響をおよぼし合うことは少なかった。
　ただし、従来においても、例えば微小四角形透過パターン（コンタクトホールパターン）の４隅をより角張らせるために、四角形の頂点近傍に補助パターンを追加する手法は報告されているが、これは、必要なパターン間の相互作用を考慮した補正ではない。
　【０００４】
　また最近、特公昭６２−５０８１１号公報に開示されているような位相部材付きのマスクを使った露光方法、いわゆる位相シフト法の効果を高める為に、本来のパターンの近傍に補助パターンを設ける方法（１９８８年秋期応用物理学会の予稿集）等が報告されているが、これもやはり、必要パターン間の相互作用を考慮して補正するものではない。また、上記方法の補正方法は、人手と経験等にたよるものであり、アルゴリズムの確立された自動補正方法とは言えないものであった。
　【０００５】
　さらに、照明光学系のフーリエ変換面での照明光分布を輪帯状に変更した投影型露光装置によって、パターンの解像度と焦点深度を改善できることが報告されている。尚、上述の位相シフト法を使用すると、輪帯照明より一層高解像度かつ、大焦点深度の露光技術となる。
　【０００６】
　【発明が解決しようとする課題】
　上述の位相シフト法においては、その効果を最大限引き出す為に、照明光束のσ値を０．２〜０．３程度と小さくする必要がある。このため、レチクル上での照明光束の可干渉性は増大し、１つのパターンの露光転写後のレジスト線幅は周囲のパターンの影響を受けることとなる。
　【０００７】
　実験等によって得られた結論から述べると、位相シフト法においては周期的パターンのレジスト線幅に比べ、孤立的パターン及び、周期的パターンの周期方向の終端部のレジスト線幅が細くなる傾向にある。これはもちろん、比較すべきパターンがレチクル上同一サイズであり、同一露光量で露光転写されることを前提としている。
　【０００８】
　従って、上述の如き露光技術を使用する場合に、レジスト像として（すなわちパターンエッチング後の回路パターンサイズとして）、周期的パターンと孤立的パターンの両者を共に所望の線幅とする為には、レチクルパターン上の各パターンの形状に予め修正を加えておく必要がある。
　しかしながら従来においては、上記の修正を自動的に行なう為のアルゴリズム（補正方法）及び修正装置は確立されていなかった。
　【０００９】
　本発明は、このような補正を自動的に行なう為のアルゴリズム及び修正処理装置を備えたマスク製造システムの提供を目的とし、かつ補正の施されたレチクルの量産を可能とすることを目的とする。
　【００１０】
　【課題を解決する為の手段】
　本発明は、所定のエネルギー線に対して遮へい性のパターン要素の複数、もしくはエネルギー線に対して透過性のパターン要素の複数を、各パターン要素の形状と配置とを規定した設計データに基づいて所定の原版上に生成することによってリソグラフィ用のマスクを製造する方法に関するものである。
　【００１１】
　そして本発明では、複数のパターン要素のうち所定の線幅以下の特定パターン要素の外形エッジが、その周囲に隣接した他のパターン要素から一定間隔以上離れているか否かを
、検定子領域内の離散的な点を選んで
　【００１２】
　また、本発明は上述の修正されたパターンを生成してリソグラフィ用のマスクを製造するシステムに関するものである。
　本システムでは、
前記複数のパターン要素のうち、所定幅以下の特定パターン要素のエッジが他のパターン要素から一定間隔以上離れているか否かを、検定子領域内の離散的な点を選んで検定する検定手段と、前記特定パターン要素の少なくとも一部に前記一定間隔以上となるエッジが存在するとき、前記少なくとも一部のエッジが前記設計データに対して外側に相対的に拡張されるように前記設計データを修正する修正手段とを備え、前記修正された設計データに基づいて前記複数のパターン要素を前記原版上に生成することを特徴とするものである。
　【００１３】
　【作用】
　本発明に於いては、レチクルパターン上の１部について補正を行なうか否かの判断は、その部分の周囲のパターン情報により判断する。
　あるパターンの周囲に、特定の判断条件に適合するパターンが存在すれば、そのパターンは周期的パターンであると判断し、線幅の補正は行なわない。一方上記判断条件に適合するパターンが存在しなければ、そのパターンは孤立的パターンであると判断して線幅を太らせるように補正をする。
　【００１４】
　図１は従来の位相シフト法時の各パターン形状の一例を示し、図１（Ａ）はレチクル上の設計値に基づいたパターン形状を示す。このパターン形状は、５本のラインアンドスペースであり、ここでは５本のライン部（閉領域）ＰＣ１、ＰＣ２、ＰＣ３、ＰＣ４、ＰＣ５が露光光に対する透明部であり、その周囲（下地）は遮光部であるものとする。もちろん、透明部と遮光部との関係はその逆であっても同じである。
　【００１５】
　図１（Ａ）において、５本のライン部のうち中央の１本のライン部ＰＣ３は他のライン部に比べて２倍程度長い。このため、ライン部ＰＣ３の一部は、他のライン部との周期的な相関を持たない孤立的な部分になっている。また、周期方向の両端に位置する２本のライン部ＰＣ１、ＰＣ５についても周期方向の片側のみにライン部ＰＣ２、ＰＣ４が隣接するだけなので、部分的に孤立的とも言える。尚、図１（Ａ）のライン幅は投影露光装置の解像限界に近い値とする。
　【００１６】
　このような位相シフト法によるレチクルパターンを、σ値が０．２〜０．３程度の照明光学系をもつ投影露光装置によって感光基板上に投影露光し、露光された基板を現像すると、図１（Ｂ）のようなレジスト像が得られる。図１（Ｂ）において中央のライン部ＰＣ３に対応したレジスト像は、先端の孤立的な部分でライン幅が設計値よりも細くなり、同時に両端の２本のライン部ＰＣ１、ＰＣ５の夫々に対応したレジスト像も、全体に細くなっている。
　【００１７】
　そこで、図１（Ａ）に示した設計上のレチクルパターンを図２（Ａ）に示すように、ライン部の一部のパターン線幅を修正して、最終的に得られるレジスト像が図２（Ｂ）のように設計上の形状、寸法と一致させるのである。図２（Ａ）において、中央のライン部ＰＣ３はライン部ＰＣ３’のように周期性のない孤立的な部分のみの線幅を所定量だけ太らせる。さらに、両端の２本のライン部ＰＣ１、ＰＣ５は夫々ライン部ＰＣ１’、ＰＣ５’のように、全体の線幅を太らせる。但し、ライン部ＰＣ１’、ＰＣ５’については、隣接するライン部ＰＣ２、ＰＣ４が存在しない側のエッジのみを太らせるようにする。そして、ライン部ＰＣ２、ＰＣ４については何も修正を加えない。
　【００１８】
　このようなパターン修正を自動的に行うために、図３に示す検定子を用意する。この検定子は、例えば図１（Ａ）に示した設計上のパターンの２値化されたビットイメージ上を画素（ビット）単位で走査して、着目するパターンエッジを修正すべきか否かを判断するために使われる一種のテンプレートでもある。図３において、画素点Ａｐｘは着目すべきレチクルパターン上の点であり、直線状の領域Ｃｐｘと翼状（長方形、楕円形等）の領域Ｂｐｘとは点Ａｐｘのパターン部を修正するか否かを決定するための検定子である。
　【００１９】
　翼状検定子Ｂｐｘは着目点Ａｐｘから−Ｘ方向に距離Ｌだけ間隔をあけて位置し、Ｘ方向に距離Ｌの幅で、Ｙ方向に３Ｌの幅を有する。また、線状検定子Ｃｐｘは着目点Ａｐｘから＋Ｘ方向に距離Ｌだけ間隔をあけてＸ方向に２Ｌの長さをもって規定される。尚、翼状検定子ＢｐｘのＹ方向の中心は着目点Ａｐｘ、線状検定子ＣｐｘのＹ座標と一致している。これら検定子Ｂｐｘ、Ｃｐｘは、着目点ＡｐｘにＹ方向に伸びたパターンエッジが位置したとき、検定子Ｂｐｘ、Ｃｐｘの夫々に別のパターンエッジによるビットイメージの反転部分（論理値「０」、「１」の境界）が内包されるか否かを検知するものである。従って各検定子Ｂｐｘ、Ｃｐｘは、それらの領域内のすべての画素（ビット）をチェックするのではなく、その領域内の離散的な点を選んでチェックするだけでよい。さらに、図３に示した距離Ｌの値は、投影露光装置の投影光学系の解像限界程度の値（レチクル側での値）とし、位相シフト法を前提とする場合は、位相シフト法によって得られる解像限界程度の値（レチクル側）とする。
　【００２０】
　この図３の検定子のテンプレートは、パターンの２次元ビットイメージに対して相対的に＋Ｘ方向、即ち線状検定子Ｃｐｘ側を先頭にしてスキャンされる。ただし実際は、テンプレート側をビットイメージ上で走査することは難しいので、テンプレートに対してビットイメージの方を１画素ずつＸ方向に１ライン分走査したら、Ｙ方向に１画素だけステップさせて再びＸ方向に走査することを繰り返していく。
　【００２１】
　次に、図３の検定子テンプレートを用いたパターン修正の判断アルゴリズムの原理を図４を参照して説明する。図４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）の夫々のパターンは図１（Ａ）と同じものとし、各ライン部及びスペース部の線幅は解像限界値に近いものとする。
　図４（Ａ）は、着目点Ａｐｘが、２次元ビットイメージデータ上で、下地の位置にある場合である。着目点Ａｐｘ、検定子Ｂｐｘ，Ｃｐｘは＋Ｘ方向（右方向）に矢印のように走査される。着目点ａ１が下地にあるため、ここでは何の修正も行わない。
　【００２２】
　図４（Ｂ）は、走査に伴って着目点Ａｐｘが下地からパターンのライン部ＰＣ３上に変化する場合を示す。このように着目点Ａｐｘが下地からパターン部に変化したとき、すなわち、ビットイメージデータ上で着目点Ａｐｘのビットデータが論理値「０」から「１」に変化した時点で先ず、翼状検定子Ｂｐｘに設定した検定ビットの全データを検査する。検定子Ｂｐｘ内の全データが論理「０」（下地）であれば、着目点Ａｐｘのエッジ位置は孤立的であると判断する。検定子Ｂｐｘの判断により、着目点Ａｐｘの位置が、孤立的であると判断された場合、さらに直線状検定子Ｃｐｘ内の全データを検査する。このとき、検定子Ｃｐｘ内の全データが論理「１」（パターン）であれば、最終的に着目点Ａｐｘのエッジ部分は孤立的でないと判断する。
　【００２３】
　従って、翼状検定子Ｂｐｘ内のビットデータがすべて「０」で、かつ線状検定子Ｃｐｘ内のビットデータの一部が「０」であれば、着目点Ａｐｘのエッジ部分は孤立的と判断される。結局、図４（Ｂ）において、着目点Ａｐｘのエッジは孤立的パターンと判断される。着目点Ａｐｘのエッジが孤立的と判断された場合、スキャンの向きと逆向きに、そのエッジの部分でパターンの領域を広げる。すなわち、論理「０」を「１」に変更する。このとき、パターンを広げる幅は、解像限界Ｌの５〜１０％程度にするとよい。
　図４（Ｃ）も同様に、着目点Ａｐｘがライン部ＰＣ３のビットイメージデータ上で、「１」（パターン）に変化したエッジ位置に合致した状態であるが、ここでは検定子Ｂｐｘ中に、斜線で表すようにライン部ＰＣ２の一部を含むので、着目点Ａｐｘのエッジ位置は孤立的パターンとは判断されない。従って、そのエッジ部分ではパターン寸法を変更しない。
　【００２４】
　図４（Ｄ）では、着目点Ａｐｘが左端のライン部ＰＣ１の左側エッジに位置し、このとき検定子Ｂｐｘ内のすべてが「０」の下地であり、検定子Ｃｐｘ内には「０」と「１」が混在するため、着目点Ａｐｘのエッジ部は孤立点と判断され、パターン形状は変更されるさらに図４（Ｅ）では、検定子Ｂｐｘ内にライン部ＰＣ２の一部の「１」が斜線のように含まれるので、着目点Ａｐｘが位置するライン部ＰＣ１の左側エッジ部は孤立的パターンとは判断されない。
　【００２５】
　以上、種々のＹ座標のもとに着目点Ａｐｘを＋Ｘ方向にスキャンする例を示した。パターンを修正するか否かの判断は、着目点Ａｐｘが＋Ｘ方向スキャンに伴ってビットイメージデータ上の「０」から「１」に変化した時だけ行われる。
　ところがこのままではレチクルパターン（データ）は、−Ｘ方向（スキャンと逆向きのみ太められ、中心位置が変化してしまう。そこで、図４（Ｆ）に示すように、着目点Ａｐｘ、検定子Ｂｐｘ，Ｃｐｘの位置関係を変更して、−Ｘ方向にスキャンを行う。
　【００２６】
　図４（Ｆ）は、−Ｘ方向へスキャンする例であり、検定子Ｂｐｘ，Ｃｐｘは、図４（Ａ）〜（Ｅ）の場合と位置関係が着目点Ａｐｘを中心に１８０°だけ異なっている。図４（Ｆ）の如き、−Ｘ方向へのスキャンを図４（Ａ）〜（Ｅ）の＋Ｘ方向へのスキャンに引き続いて行う場合、＋Ｘ方向スキャン時にパターンデータ中の左側のエッジが修正されてしまうため、その修正されたデータを再度図４（Ｆ）のように−Ｘ方向にスキャンすると、もとの設計データと異なるデータに対して判断を行うことになる。このため、本来はＸ方向に対称なパターンも、修正により非対称パターンとなってしまう可能性がある。
　【００２７】
　これを避けるためには、もとのデータ（初期設計データ）と修正後のデータとの２つのデータを記憶する記憶装置を設けるとよい。このとき先ず修正後のデータ用記憶メモリには初期データをコピーしておく。着目点Ａｐｘのデータ上のスキャンは＋Ｘ方向，−Ｘ方向とも初期データ上で行い、修正は修正後データの記憶メモリ上で行う。
　【００２８】
　このような構成とすれば、＋Ｘ方向、−Ｘ方向のいずれのスキャンであっても、同一のデータ（初期データ）をもとに修正を行うことができる。
　上記の手段によりパターン修正を行うと、図１（Ａ）のパターンを図２（Ａ）の如く補正することができる。
　尚、以上は着目点Ａｐｘのスキャンを±Ｘ方向としたが、さらに±Ｙ方向や、任意の方向として行ってもよい。通常のレチクルパターンは、Ｘ方向，Ｙ方向に伸びたエッジで構成されるパターンを多く含むので、着目点Ａｐｘのスキャンは±Ｘ，±Ｙの４方向に行うとよい。
　【００２９】
　このとき着目点Ａｐｘ、検定子Ｂｐｘ，Ｃｐｘの位置関係は、夫々のスキャン方向の場合において検定子Ｃｐｘが着目点Ａｐｘに対してスキャンの前方となるような回転関係とする。
　また、４方向についてスキャンする場合も、スキャンするデータは常に初期データとし、修正を行った後は別の修正用データメモリに記憶するとよい。
　【００３０】
　ここで、線状検定子Ｃｐｘの作用について図５を参照して説明する。図５（Ａ）は、図４と同一のパターンに対して検定子テンプレートを−Ｙ方向にスキャンする場合を示し、着目点Ａｐｘが中央のライン部ＰＣ３の端部エッジに一致した状態を示す。図１で説明したように、位相シフト法を使った場合、ラインパターンの線幅方向は周辺パターンからの孤立性に応じて寸法が変化するが、ラインパターンの長手方向についてはほとんど寸法変化しない。従って、図５（Ａ）のように着目点Ａｐｘが位置した場合、その着目点Ａｐｘでのエッジ部分は修正しないようにする。すなわち、着目点Ａｐｘがエッジ位置のときに線状検定子Ｃｐｘ内の全ての検定ビットが論理「１」であるときは、着目ビットＡｐｘからみて検定子Ｃｐｘ側に図５（Ｂ）のような大きなパターンＰＮが広がっていることになる。あるいは、図５（Ａ）のようにラインパターンの長手方向の終端部ということもある。このように、線状検定子Ｃｐｘは、スキャン方向に関して着目点Ａｐｘから距離３Ｌまでの間に何らかのエッジがなく、検定子Ｃｐｘ内が全て「１」であるとき、着目点Ａｐｘに位置するエッジ部の修正を禁止するように作用する。ただし、図５に示したパターンエッジに対しても修正を行うことが望ましい場合は、線状検定子Ｃｐｘによる検定を行わず、翼状検定子Ｂｐｘのみで判断して修正すればよい。
　【００３１】
　【実施例】
　図６は本発明の実施例によるマスク（レチクル）製造システムを模式的に表したブロック図である。一般に縮小投影露光装置（ステッパー等）で使われるマスクはレチクルと呼ばれ、レチクルにはその縮小率の逆数倍だけ拡大されたパターンが形成される。レチクルの製造にあたっては、磁気テープに記録された形成すべきパターンのＣＡＤ情報（設計データ）がテープリーダ（ＭＴＲ）１で読み出され、その情報はビットイメージ展開用のハードウエアロジック（展開手段）２によって２値化されたイメージ（画像）に変換される。そのビットイメージ情報はフレームメモリ３に蓄積されるが、レチクル上の全面のイメージが一度に変換されるのではなく、ある一部分の局所領域（例えば５ｍｍ角）毎に変換される。この局所領域は電子ビーム（ＥＢ）露光装置４のビーム走査によって一度に露光できる基板Ｍ上の大きさに対応している。そして、１つの局所領域の露光が終わったら、隣りの局所領域が露光エリア内に入るように、感応性の基板Ｍを保持するステージ７をステージ制御系６によって精密に一定量だけ送るのである。同時にフレームメモリ３には、隣りの局所領域内のパターンに対応したビットイメージが変換されて蓄積されている。
　【００３２】
　ビーム制御系５はフレームメモリ３からのビットイメージのデータに応じて、電子ビームのスポットを基板Ｍ上の定められた点（画素）に照射するか否かを、ビーム走査中に高速に切り替えていく。電子ビームによる基板Ｍへのパターン描画には、ラスタースキャン、ベクタースキャン、可変矩形ビーム等、いくつかの方式が実用化されているが、いずれの場合も、パターンのＣＡＤ情報はフレームメモリ３上にビットイメージとして展開されている。そこで本実施例では、フレームメモリ３に展開された設計上のビットイメージに対して所望の修正を行うための修正装置（ハードウエアとソフトウエア）１０を付加した。
　【００３３】
　図７はフレームメモリ３中に展開されたあるパターン（シェブロン状）のビットイメージを例示したものである。図７中の枡目の１つが１画素（１ビット）であり、フレームメモリ３内には、１画面分の画素として例えば５万×５万個分用意されている。従って、ＥＢ露光装置４の１回の露光エリアを５ｍｍ角とすると、フレームメモリ３内の１画素は基板Ｍ上で０．２μｍ角に相当し、さらにこの基板Ｍがレチクルとして１／５縮小ステッパーに搭載されると、その１画素はウエハ上で０．０４μｍ角に相当する。今、ウエハ上で要求されている最小線幅が０．４μｍとすると、これはレチクル上では２μｍになり、ビットイメージ上では１０画素に相当する。図７において、Ｌ字状のパターンの最小線幅部分は丁度１０画素分（１０ｐ）である。
　【００３４】
　通常、レチクル上のパターン要素の多くは、ビットイメージ内のピクセルの配列方向（ＸＹ方向）と平行なエッジで構成され、４５°（１３５°）等の傾いたエッジは少ない。また、図７においてパターン要素ＰＡはレチクル上でクロム等の遮光層として形成されるものとし、遮光層となる画素内には論理値「１」が記憶され、それ以外の透明部となる画素内には論理値「０」が記憶されるものとする。従って、基板Ｍの表面にクロム層が蒸着され、さらにその上に電子ビーム用のポジタイプのレジストが塗布されている場合、ビーム制御系５はフレームメモリ３からの画素の値が「１」のときはビームスポットのその位置での照射をオフにし、「０」のときはスポット照射をオンにする。
　【００３５】
　さて、図８は図６中の修正装置１０の概略的な構成を示すブロック図である。フレームメモリ３上に展開された１画面分のビットイメージのデータは、「０」、「１」のシリアルデータに変換されて端子Ａ１に印加される。ここで、フレームメモリ３上のビットイメージは一例として図９のように格納されており、便宜上横方向をＸ方向、縦方向をＹ方向とし、画面内の左上隅のビット（画素）をＰ１、右下隅のビットをＰ２とし、さらにＸ方向、Ｙ方向にｎビット（例えば５０，０００ビット）用意されているものとする。
　【００３６】
　詳しくは後で述べるが、フレームメモリ３からのビットデータのシリアルな読み出しは、図９のビットＰ１をスタート点として矢印Ｋ１のように＋Ｘ方向に１ライン（ｎビット）分を読み出したら、順次下（−Ｙ方向）のラインを読み出すモード（以下、＋Ｘ方向スキャンモードと呼ぶ）と、ビットＰ２をスタート点として矢印Ｋ２のように−Ｘ方向に１ライン（ｎビット）分を読み出したら、順次上（＋Ｙ方向）のラインを読み出すモード（以下、−Ｘ方向スキャンモードと呼ぶ）と、ビットＰ１をスタート点として矢印Ｋ３のように−Ｙ方向に１ライン（ｎビット）分を読み出したら、順次右（＋Ｘ方向）のラインを読み出すモード（以下、−Ｙ方向スキャンモードと呼ぶ）と、ビットＰ２をスタート点として矢印Ｋ４のように＋Ｙ方向に１ライン（ｎビット）分を読み出したら、順次左（−Ｘ方向）のラインを読み出すモード（以下、＋Ｙ方向スキャンモードと呼ぶ）との４つのモードがある。
　【００３７】
　さて、いずれのモードにしろ、フレームメモリ３から読み出されたビットシリアルなデータは端子Ａ１を介して切り出し窓用のシフトレジスタ群ＳＲ１の初段のシフトレジスタＷＲ１に入力する。このシフトレジスタＷＲ１からの出力データは、次のシフトレジスタ群ＳＲ２の初段のシフトレジスタＤＲ１に入力する。そして、シフトレジスタＤＲ１の出力データは再びシフトレジスタ群ＳＲ２の２段目のシフトレジスタＷＲ２に入力する。こうして、フレームメモリ３からのビットシリアルなデータは、各シフトレジスタＷＲ１、ＤＲ１、ＷＲ２、ＤＲ２、・・・、ＷＲｍ、ＤＲｍの順に次々に１ビットずつシフトされていく。ここで、シフトレジスタ群ＳＲ１の各シフトレジスタＷＲ１〜ＷＲｍのビット数ｂｗは、４０ビット〜６０ビット程度に定められ、シフトレジスタ群ＳＲ２の各シフトレジスタＤＲ１〜ＤＲｍのビット数はいずれもｎ−ｂｗに定められる。すなわち、シフトレジスタＷＲ１とＤＲ１とのビット数の合計が１ライン分のビット数ｎに等しくなるように設定される。また、各シフトレジスタ群ＳＲ１、ＳＲ２を構成するシフトレジスタＷＲｍ、ＤＲｍの段数ｍは、シフトレジスタＷＲ１〜ＷＲｍのビット数ｂｗと等しく定められ、ビット数ｂｗが４０のときはｍ＝４０である。これは、シフトレジスタ群ＳＲ１による切り出し窓（ｂｗ×ｂｗビット）をビットイメージ上で正方形にするためであるが、必ずしも正方形である必要はない。
　【００３８】
　さて、切り出し窓内の着目点Ａｐｘに相当する中心ビットのシリアルデータＤＣｏは、所定ビット数分だけ遅延させるシフトレジスタ１００によって遅延されたシリアルデータＤＣｏ’となってオア回路１０４に入力する。一方、切り出し窓内の複数の検定用ビットからのシリアルデータの群ＤＣｓは、検定ロジック回路１０２に入力し、ここで着目する中心ビットに位置するパターンエッジに修正を加えるかどうかが判断され、修正が必要なときはビット単位で修正データ（論理値「１」か「０」のいずれか一方）ＤＰをオア回路１０４に出力する。
　【００３９】
　オア回路１０４は設計上のオリジナルのビットイメージデータ（ＤＣｏ’）と修正部分のみのデータ（ＤＰ）との論理和を取り、その修正結果のシリアルデータをスイッチ１０６を介して４つのフレームメモリ１１０、１１１、１１２、１１３のいずれか１つに出力する。この４つのフレームメモリ１１０〜１１３の構成は図９に示したものと全く同じものであるが、先の４つのスキャンモード（＋Ｘ、−Ｘ、＋Ｙ、−Ｙ）の夫々と４つのフレームメモリ１１０〜１１３の夫々とが一義的に対応している。すなわち、フレームメモリ１１０は＋Ｘ方向スキャンモード時に、フレームメモリ３での読み出しと同じルール（図９の矢印Ｋ１）でアクセスされ、フレームメモリ１１１は−Ｘ方向スキャンモード時に、フレームメモリ３での読み出しと同じルール（矢印Ｋ２）でアクセスされ、フレームメモリ１１２は＋Ｙ方向スキャンモード時に、図９の矢印Ｋ４と同じルールでアクセスされ、フレームメモリ１１３は−Ｙ方向スキャンモード時に、図９の矢印Ｋ３と同じルールでアクセスされる。
　【００４０】
　４つのスキャンモードは同時にはできないので、結局、フレームメモリ３からの１画面分のビットシリアルデータの読み出しは合計４回行われる。このように１画面当たり４回のスキャンが必要なのは、本実施例における検定ロジック回路１０２の特性によるものである。従って、検定ロジックのアルゴリズムを工夫すれば、１回のスキャンのみで２次元に修正された修正データを得ることは可能である。
　【００４１】
　こうして、４つのフレームメモリ１１０〜１１３に格納された各スキャン方向毎の修正ビットイメージデータは、同一のクロックのもとで全て同じルール（方向）で読み出しアクセスされ、ビットシリアルなデータとなってオア回路１１４で論理和が取られる。オア回路１１４は最終的な修正ビットイメージデータ（シリアル）をフレームメモリ３へ戻す。こうしてフレームメモリ３内の設定データに基づいたビットイメージは、所定のパターン修正が行われた後のビットイメージに変換される。
　【００４２】
　尚、実際のレチクル製造時には、以上のような修正作業（ＭＴＲ１→展開手段２→フレームメモリ３→修正装置１０→フレームメモリ３）を各画面毎に繰り返して行い、各画面毎に得られた修正ビットイメージデータを、フレームメモリ３内から別のＭＴＲへ順次転送しておき、ＥＢ露光装置４による基板Ｍへの描画時に、その別のＭＴＲから画面毎に修正ビットイメージデータをフレームメモリ３へ読み出すようにする。
　【００４３】
　以上、図８のブロック図は概略的なものであり、実際はシフトレジスタ群ＳＲ１、ＳＲ２のシフト動作、検定ロジック回路１０２の検定タイミング、あるいはフレームメモリ３、１１０〜１１３の各アドレス指定タイミング等を統括的にコントロールするためのプロセッサーやクロックジェネレータが介在する。
　図１０は、シフトレジスタ群ＳＲ１によって得られる切り出し窓のビット配列の一例を示し、ここでは横方向（シフト方向）に４１ビット、縦方向に４１ビットで構成される。また、図１０中のビット位置を特定するために、横方向をＸ、縦方向をＹとして座標値（ｘ、ｙ）で表すものとする。
　【００４４】
　この切り出し窓の中の■で表したほぼ中央のビット（２５、２１）が着目点Ａｐｘに相当するビットであり、このビット（２５、２１）内に現れる論理値が図８中のシリアルデータＤＣｏとして取り出される。着目ビット（２５、２１）に対してＸ方向に隣接したビット（２６、２１）は、着目ビットとともに、切り出し窓内に現れるＹ方向に伸びたエッジを検出するために設定される。
　【００４５】
　また、着目ビット（２５、２１）から−Ｘ方向に８画素（ビット）分だけ間隔をあけたところに、Ｘ方向の判定長が１６画素分の直線状検定子Ｃｐｘが設定される。すなわち、ビット（１、２１）、（６、２１）、（１１、２１）（１６、２１）の４ビットである。この図１０の検定用切り出し窓において、検定対象となるパターンの最小線幅は、Ｘ方向又はＹ方向の８画素分に対応しているものとする。
　【００４６】
　さらに、着目ビットから＋Ｘ方向に８画素分だけ離れた領域には、全部で１２ビットで構成される翼状検定子Ｂｐｘが設定される。その１２ビットは（３４、２５）、（４１、２５）、（３７、９）、（４０、９）、（３５、１４）、（４１、１４）、（３８、１７）、（３８、２５）、（３５、２６）、（４１、２６）、（３７、３３）、（４０、３３）である。この翼状検定子ＢｐｘのＸ方向の幅は８画素分（最小線幅）であり、Ｙ方向の幅は２４画素分である。すなわち、Ｙ方向については最小線幅の約３倍の大きさを持たせる。また、この翼状検定子ＢｐｘはＹ＝２１の中心線を基準としてＹ方向に対称である。
　【００４７】
　以上の直線状検定子Ｃｐｘ（４ビット）と翼状検定子Ｂｐｘ（１２ビット）は、いずれもそれらの各検定子内に何らかのパターン（論理値「１」の領域）が存在するか否かを検定するためのものであり、これら各検定子のビット情報（１６ビット分）は、着目ビットの情報、及びその隣りのビット（２６、２１）の情報とともに、データＤＣｓとして検定ロジック回路１０２へ出力される。この図１０に示した検定子の着目ビットに対する配置や形状、寸法は、位相シフトレチクルのクロムパターン修正用に設定されたものである。
　【００４８】
　図１１は図１０の各検定子の働きをロジックとして表したもので、図８中の検定ロジック回路１０２内に設けられる。図１１（Ａ）は翼状検定子Ｂｐｘを構成する１２ビットの各データの論理和を算出するオア（ＯＲ）回路２００を示し、図１１（Ｂ）は直線状検定子Ｃｐｘを構成する４ビットの各データの論理積を算出するアンド（ＡＮＤ）回路２０２を示す。
　【００４９】
　オア回路２００は入力する１２ビットの全てが「０」（透明部）になっていれば、出力ＬＧ１を「０」にして、着目ビットに位置するパターンエッジ部が図１０中の右側からみて孤立的であると判定する。同様にアンド回路２０２は入力する４ビットのうちいずれか１ビットでも「０」になっていれば、出力ＬＧ２を「０」にして、着目ビットに位置するパターンエッジ部が図１０中の左側からみて孤立的であると判定する。以上の各ロジック回路はソフトウエア的にプログラムで実現してもよい。
　【００５０】
　図１２は検定ロジック回路１０２の具体的な構成の一例を示し、図１１（Ａ）に示したオア回路２００の出力ＬＧ１はインバータ２０４を介してアンド回路２０６の一方の入力に印加され、図１１（Ｂ）のアンド回路２０２の出力ＬＧ２もインバータ２０８を介してアンド回路２０６の他方の入力に印加される。
　一方、着目ビット（２５、２１）からのデータＤＣ０はアンド回路２１０とエクスクルーシブオア（ＥＸオア）回路２１２との一方の入力に印加される。着目ビットの隣りのビット（２６、２１）からのデータはＥＸオア回路２１２の他方の入力印加され、ＥＸオア回路２１２の出力はアンド回路２１０の他方の入力に印加される。２つのアンド回路２０６、２１０の各出力は、さらにアンド回路２１４で論理積がとられ、その出力はパターン（論理値「１」の部分）のエッジを拡張するかどうかを制御するためのストローブ制御回路２１６へ印加される。
　【００５１】
　この制御回路２１６は図８中に示した各種のシフトレジスタの１ビットずつのシフト動作を制御するクロックパルスＣＫを入力し、アンド回路２１４の出力の値に応じてクロックパルスＣＫのタイミングと同期したストローブパルスＳＴＢをプリセット型のシフトレジスタ２２０へ出力する。シフトレジスタ２２０は、本実施例では４ビットとするが、これはパターンエッジの太らせ量がせいぜい４画素までとしたからである。このシフトレジスタ２２０はクロックパルスＣＫに応答して１ビットずつＬＳＢからＭＳＢへビットデータをシフトしていき、ＭＳＢから出力されるデータが修正すべきビットデータＤＰとして、図８のオア回路１０４へ出力される。
　【００５２】
　ラッチ回路２１８は、シフトレジスタ２２０へ設定すべきビットパターン（４ビット）を上位のプロセッサーからダウンロードされている。そして、制御回路２１６からのストローブパルスＳＴＢが発生したときだけ、ラッチ回路２１８の記憶データがシフトレジスタ２２０へプリセットされる。シフトレジスタ２２０はプリセットされたデータの有無にかかわらず、常にＬＳＢからＭＳＢへクロックパルスＣＫに応答してシフト動作を行うため、プリセット直後から４つのクロックパルスが入力されると、そのデータは全てＭＳＢからはき出され、以後、新たなプリセットが行われない限り、データＤＰは「０」のまま出力される。
　【００５３】
　本実施例では、エッジ修正用のビットデータＤＰが４ビットのシフトレジスタ２２０からクロックパルスＣＫに応答してシリアルに出力される。そのため、図８中に示したディレー用のシフトレジスタ１００も、ここでは４ビットにする。次に、図８〜図１２の回路構成の実際の動作の一例を説明するが、説明を分かりやすくするために図１３に示すようなクロムパターン（Ｆの字状）がビットイメージとしてフレームメモリ３内にあるものとする。この図１３のパターンは３つの直線パターン部ＰＡ、ＰＢ、ＰＣから成り、各パターン部及びスペース部の幅Ｌは、このレチクルを用いた投影像として得られる最小線幅程度であるものとし、ここでは１０画素分とする。
　【００５４】
　さて、先に図９で説明したように、フレームメモリ３からのビットデータ読み出しには４つの方向性がある。このため、図１０に示した切り出し窓の内を通る図１３のパターンは、図１４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）のように方向を変えることになる。図１４において座標系ＸＹは切り出し窓の座標系を表し、どのような方向性をもったとしても、それらのパターンは切り出し窓の中を常に＋Ｘ方向（図１０において右方向）に流れ、１ライン（ｎビット）分が流れたら、次の１ラインのために−Ｙ方向（図１０において下方向）に１画素分だけずれていく。
　【００５５】
　尚、図１４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）中の各矢印Ｋ１、Ｋ２、Ｋ３、Ｋ４は図９中の矢印と対応させたものであり、図１４（Ａ）は＋Ｘ方向スキャン、図１４（Ｂ）は−Ｘ方向スキャン、図１４（Ｃ）は−Ｙ方向スキャン、そして図１４（Ｄ）は＋Ｙ方向スキャンである。
　【００５６】
　例えば、図１４（Ａ）のように＋Ｘ方向スキャンが実行されるとき、図８のスイッチ１０６はフレームメモリ１１０と接続されるように選択される。そして、クロックパルスＣＫに応答してフレームメモリ３のビットデータが図９の矢印Ｋ１のように順次読み出され、図８のシフトレジスタ群ＳＲ１、ＳＲ２へ送り出される。このとき、切り出し窓内の着目ビット（２５、２１）が「１」で、隣りのビット（２６、２１）が「０」のパターンエッジが現れない限り、図１２のアンド回路２１０の出力は常に「０」であるため、アンド回路２１４の出力も「０」となって、制御回路２１１はストローブパルスＳＴＢを出力しない。このため、シフトレジスタ２２０のＭＳＢからは「０」が出力され続ける。
　【００５７】
　ところが、シフト動作が進み、図１４（Ａ）に示したパターンの一部、例えば直線状パターン部ＰＡの先端のエッジが、図１５のように位置した場合、アンド回路２１０の出力は「１」となる。このとき、直線状検定子Ｃｐｘを構成する４つのビット（１、２１）、（６、２１）、（１１、２１）、（１６、２１）は全てパターン部ＰＡ上に存在するので、図１１（Ｂ）のアンド回路２０２の出力ＬＧ２は「１」になるが、図１２のインバータ２０８による反転によって、アンド回路２０６の出力は「０」である。尚、図１５の場合、翼状検定子Ｂｐｘを構成する１２ビットは全て透明部上に存在するため、オア回路２００の出力ＬＧ１は「０」、従ってインバータ２０４の出力は「１」となっている。
　【００５８】
　従って、図１５のように直線状パターン部の端部を構成するエッジに対してはアンド回路２１４の出力は「０」であり、制御回路２１６はストローブパルスＳＴＢを出力せず、パターン修正は行われない。
　さらに、図１６のように直線状パターン部ＰＣの右側のエッジが着目ビットで検出される（アンド回路２１０の出力が「１」）ときは、翼状検定子の１２ビットのうちいくつかがパターン部ＰＡ、ＰＢにかかっているため、図１１（Ａ）のオア回路２００の出力ＬＧ１は「１」、インバータ２０４の出力は「０」となり、直線状検定子の４ビットの状態とは無関係にアンド回路２１４の出力は「０」である。従って、この図１６の場合もエッジ修正は行われない。
　【００５９】
　また、図１７のように翼状検定子の１２ビットのいずれにもパターン部ＰＢがかからず、かつ直線状パターン部ＰＣの右側のエッジが着目ビットで検出されたとする。このとき、エッジ検出用のアンド回路２１０の出力は「１」、翼状検定子による透明部検出用のインバータ２０４の出力は「１」、そして直線状検定子による部分透明部検出用のインバータ２０８の出力は「１」となる。その瞬間、アンド回路２１４は「１」を出力し、制御回路２１６は次のクロックパルスＣＫの直前にストローブパルスＳＴＢを出力する。このストローブパルスＳＴＢに応答して、ラッチ回路２１８からエッジ修正用のビットデータがシフトレジスタ２２０へプリセットされる。エッジ修正を１画素分だけ拡大させるものとすると、ラッチ回路２１８にはＬＳＢ＝「１」がセットされ、他の３ビットは「０」がセットされている。従って、シフトレジスタ２２０にはＬＳＢ側から「１０００」のデータがプリセットされる。
　【００６０】
　さて、プリセットの直後からシフトレジスタ２２０はクロックパルスＣＫに応答してそのデータをＭＳＢから出力するが、プリセット時から３つのクロックパルスが入力するまで、データＤＰ（ＭＳＢ）は「０」のままであり、３番目のクロックパルスに応答してデータＤＰは「１」となり、４番目以降のクロックパルスからは再びデータＤＰは「０」になる。ところが、図８に示したように、着目ビットのデータＤＣｏは４ビットのシフトレジスタ１００によって４画素分だけ遅延しているため、図１７の状態での着目ビットのデータ「１」は、シフトレジスタ２２０のプリセット後の４番目のクロックパルスに応答してデータＤＣｏ’上に現れる。この結果、図８中のオア回路１０４によって、図１７の着目ビットの位置で、パターン部ＰＣのＹ方向に伸びたエッジ部はＸ方向に１画素分だけ拡張される。
　【００６１】
　以上の＋Ｘ方向スキャンによってフレームメモリ１１０上には、図１８（Ａ）のように修正されたビットイメージが格納される。以下同様にして、−Ｘ方向スキャンによってフレームメモリ１１１上には図１８（Ｂ）のような修正ビットイメージが格納され、−Ｙ方向スキャンによってフレームメモリ１１２上には図１８（Ｃ）のような修正ビットイメージが格納され、＋Ｙ方向スキャンによってフレームメモリ１１３上には図１８（Ｄ）のような修正ビットイメージが格納される。図１８（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）の各ビットイメージ中で丸印をつけた部分が修正によって太ったエッジ部分である。この４つのフレームメモリ１１０〜１１３上の各ビットイメージは同一画素位置毎にシリアルに読み出され、図８のオア回路１１４で合成され、再びフレームメモリ３へ戻される。このため、フレームメモリ３上には図１８（Ｅ）のように合成された修正イメージが生成される。
　【００６２】
　以上、本実施例では、特に位相シフトレチクル用のパターン修正について述べたが、線幅の太らせ量（補正量）は解像限界の線幅値に対して５〜１０％程度にすると良好な結果が得られる。
　次に、切り出し窓内に設定する直線状検定子と翼状検定子との対を複数個用意しておき、フレームメモリ３から設計上のビットイメージを読み出すスキャン動作を１回だけにした第２の実施例を説明する。スキャン動作を１回で済ませるために、まず切り出し窓内の大きさを変更するとともに、各検定子の配置を図１９に示すように変更する。図１９のように切り出し窓の大きさを４５×４５ビットとし、中心ビット（２３、２３）を着目ビットとする。ここでも、位相シフト技術によってウエハ上へ投影できる解像限界の線幅は、ビットイメージ上で８画素分であるものとする。４ビットで構成される直線状検定子Ｂ１と１０ビットで構成される翼状検定子Ｂ２は、先の図１０の場合と同じ機能を果たす。本実施例では着目ビットを中心として、直線状検定子と翼状検定子との対を９０°ずつ回転させて、さらに３組の検定子群を同時に設定する。すなわち、直線状検定子Ｃ１と翼状検定子Ｃ２との組、直線状検定子Ｄ１と翼状検定子Ｄ２との組、及び直線状検定子Ｅ１と翼状検定子Ｅ２との組である。図１９においても、各検定子内の検定ビット（丸印）は、同図中左上隅のビットを（１、１）とした座標値で特定され、検定ロジックは先の図１１（Ａ）、（Ｂ）と同様にして、図２０、２１のように構成される。
　【００６３】
　図２０において、翼状検定子Ｂ２は１０ビット入力のノア（ＮＯＲ）回路３１０で構成され、１０個の検定ビットのいずれにもパターン部（「１」）がかかっていないとき、出力ＬＧＢ２は「１」になる。直線状検定子Ｂ２は４ビット入力のナンド（ＮＡＮＤ）回路３１１で構成され、４個の検定ビットのいずれか１つに透明部（「０」）がかかっているとき、出力ＬＧＢ１は「１」になる。以下同様にして、直線状検定子Ｃ１はナンド回路３１３で構成され、翼状検定子Ｃ２はノア回路３１２で構成される。図２１も同様にして、２つの翼状検定子Ｄ２、Ｅ２はそれぞれノア回路３１４、３１６で構成され、２つの直線状検定子Ｄ１、Ｅ１はそれぞれナンド回路３１５、３１７で構成される。
　【００６４】
　また、図１９に示すように、着目ビット（２３、２３）とＸ、Ｙ方向で隣接した４つのビット（２４、２３）、（２３、２４）、（２２、２３）、（２３、２２）を設定し、その４つのビットの夫々と着目ビットとによってエッジの有無とエッジの変化の方向性とを検知する。ここで、エッジ変化の方向性検知とエッジ修正のアルゴリズムについて、図２２、２３、２４を参照して説明する。図２２は切り出し窓内に現れたあるパターン部（斜線）の左側のエッジが着目ビットにかかった場合を示す。先の図８の構成から明らかなように、パターンはこの切り出し窓内を矢印のように左から右へ１ビットずつ流れていく。従って、図２２の状態であることが、着目ビット（２３、２３）とその左のビット（２２、２３）とで検知され、直線状検定子Ｃ１と翼状検定子Ｃ２とによって、その着目ビットのエッジが孤立的であると判断されたとき（ＬＧＣ＝「１」、かつＬＧＣ２＝「１」）は、次のクロックパルスＣＫによってパターンが左へ１ビットシフトした時点から所定ビット数分の論理「１」を修正ビットデータとして付加してやれば良い。
　【００６５】
　次に、図２３のようにＸ方向に伸びたラインパターンの下側のＸ方向エッジが着目ビットにかかった状態でＸ方向に流れていく場合を考える。この状態は着目ビットの１つ下のビット（２３、２４）が「０」で、着目ビットが「１」であることから検知される。そして、そのエッジ部が修正すべきものなのか否かは、直線状検定子Ｄ１の出力ＬＧＤ１と翼状検定子Ｄ２の出力ＬＧＤ２とがもとに「１」かどうかで決定される。もしそのエッジ部が修正すべきものであるとすると、修正ビットデータ（「１」）の付加は着目ビットから下に位置する画素に対して行われなければならない。すなわち、ｈを正の整数とすると、１画面中の１ラインがｎビットであることから、着目ビットから数えて（ｎ＋１）、２（ｎ＋１）、・・・ｈ（ｎ＋１）ビット先のビットの全てに修正ビットデータを付加する必要がある。尚、ｈは切り出し窓内のＸ方向に伸びたエッジのＹ方向への太らせ量に対応したものである。従って、この場合は着目ビットからのシリアルデータＤＣｏをｎビットシフトレジスタのｈ本に直列に通していく過程で、（ｎ＋１）、２（ｎ＋１）、・・・ビットの夫々に修正データ「１」を付加していけば良い。
　【００６６】
　最後に、図２４のようにＸ方向に伸びたラインパターンの上側のＸ方向エッジが着目ビットにかかった状態を考える。この状態は着目ビットの１つ上のビット（２３、２２）が「０」で、着目ビットが「１」であることから検知される。そして、そのエッジ部が修正すべきものなのか否かは、直線状検定子Ｅ１と翼状検定子Ｅ２との各出力ＬＧＥ１、ＬＧＥ２がともに「１」かどうかで判定される。そのエッジ部が修正すべきものであるときは、着目ビットから上に位置する画素に対して修正データ「１」を付加しなければならない。従って、この場合は着目ビットから上へｈビットの画素位置からシリアルデータを取り出し、それをｎビットシフトレジスタのｈ本に直列に通していく過程で（ｎ＋１）ビット毎に修正データ「１」を付加していけば良い。
　【００６７】
　図２５は、上述のアルゴリズムを実現するためのハードウエアの一例を示すブロック図である。図２５において、オア回路１０４、４ビットのシフトレジスタ１００、２２０、ラッチ回路２１８は先の図１２に示したものと同じものである。まず本実施例では、着目ビット（２３、２３）からのシリアルビットデータを３入力のオア回路２５０を介してディレー用のシフトレジスタ１００へ入力する。そして、着目ビットが丁度Ｙ方向に伸びたエッジの位置のとき、そのエッジを切り出し窓内で左側へ拡張するため（図２２の場合の修正のため）に、４ビットのシフトレジスタ２５２とラッチ回路２５４とを設ける。シフトレジスタ２５２はラッチ回路２５４から設定された４ビットデータを、ＭＳＢからＬＳＢ方向へ１ビットずつクロックパルスＣＫに応答してシフトさせ、そのシフト出力はオア回路２５０の１つの入力として印加される。ストローブパルスＳＴＢ２は、図２２のような左側のエッジを切り出し窓内で左側へ拡張すると判断されたときにクロックパルスＣＫに同期して出力される。シフトレジスタ２５２はストローブパルスＳＴＢ２に応答してラッチ２５４からのデータをプリセットする。そして、ストローブパルスＳＴＢ２の次に発生するクロックパルスＣＫから応答して、最大４ビット分の修正データがオア回路２５０へ順次出力される。勿論その後は常に「０」が出力される。従って、切り出し窓内でＹ方向に伸びたエッジ（図２２）を左側へ２ビット分拡張する場合、ラッチ回路２５４にはＭＳＢ側からみて「００１１」というデータが格納される。
　【００６８】
　また、図２３のように、切り出し窓内でＸ方向に伸びた下側のパターンエッジをさらに下方へ拡張するために、オア回路１０４からのシリアルビットデータを入力する（ｎ−４）ビットのシフトレジスタ２５６と、オア回路２５８と、ｎビットのシフトレジスタ２６０との対の４組とが設けられる。シフトレジスタ２５６は、ディレー用の４ビットのシフトレジスタ１００と合わせて丁度ｎビット（１ライン分）になる。シフトレジスタ２５６からの出力は２入力のオア回路２５８の一方の入力に印加され、オア回路２５８の出力データはｎビットのシフトレジスタ２６０へ入力される。以下同様にして、合計４ライン分のディレーが行われる。４つのオア回路２５８の夫々の他方の入力には、４ビットのラッチ回路２６２からの４ビットデータが印加される。今、着目ビット（２３、２３）が図２３のように位置したとすると、１段目のオア回路２５８の出力データは、切り出し窓内で着目ビットの１つ下で１つ左のビットに対応し、２段目のオア回路２５８の出力データは着目ビットの２つ下で１つ左のビットに対応し、３段目のオア回路２５８の出力データは着目ビットの３つ下で１つ左のビットに対応し、そして４段目のオア回路２５８の出力データは着目ビットの４つ下で１つ左のビットに対応する。
　【００６９】
　そこで、次のクロックパルスＣＫに応答して１ビットのシフトが行われるときだけ、４つのオア回路２５８の夫々の入力に、ラッチ回路２６２を介して修正ビットデータを印加する。ラッチ回路２６２はストローブパルスＳＴＢ３を受けたときラッチされている修正データを４つのオア回路２５８に印加し、ストローブパルスＳＴＢ３の次に発生したクロックパルスによってシフトレジスタ２５６、２６０の１ビットシフトが終了した時点で、修正データを全ビット「０」にする。ラッチ回路２６２のＬＳＢを１段目のオア回路２５８へ入力するものとすると、切り出し窓内でＸ方向に伸びた下側のエッジ（図２３）を下方へ２ビット分だけ拡張する場合、ラッチ回路２６２にはＭＳＢ側からみて「００１１」というデータが格納される。
　【００７０】
　そして、修正を受けた最終的なシリアルビットデータＤＰＡは、４段目のシフトレジスタ２６０から出力され、先に説明したフレームメモリ３内の別のエリアに記憶される。
　最後に、図２４のようなパターンエッジを拡張するため、着目ビット（２３、２３）から４ビットだけ上に位置するビット（２３、１９）からシリアルビットデータを取り出すオア回路２６４と、ｎビットのシフトレジスタ２６６との対を４組（４ライン分）を直列に設ける。４つのオア回路２６４のうち、初段のオア回路を除いた３つの各出力は、ビット（２３、１９）に対して１ビットずつ下方に位置する３つのビット（２３、２０）、（２３、２１）、（２３、２２）に対応している。そこで、図２４のようなパターンエッジを上方へ拡張すると判定されたとき、４つのオア回路２６４の各入力に、４ビットのラッチ回路２６８からの修正データを印加する。ラッチ回路２６８はストローブパルスＳＴＢ４に応答して修正データを４つのオア回路２６４へ出力し、その次に発生するクロックパルスＣＫによって１ビットシフトが完了した時点で、修正データの全ビットを「０」へ戻す。ラッチ回路２６８のＬＳＢを４段目のオア回路２６４へ出力するものとすると、図２４の着目ビットでのパターンエッジを上方へ２ビット分だけ拡張する場合、ラッチ回路２６８にはＭＳＢ側からみて、「００１１」というデータが格納される。こうして、４段のｎビットシフトレジスタ２６６によって送られてくるシリアルビットデータは、オア回路２５０で合成される。
　【００７１】
　以上の図２５において、４ビットのシフトレジスタ２２０へ印加されるストローブパルスＳＴＢ１は、図１２に示したストローブパルスＳＴＢと全く同じものである。また、図２５の例では４段のｎビットシフトレジスト２６６を通すシリアルビットデータを、着目ビットの４つ上のビット（２３、１９）から取り出すようにしたが、これは必ずしも必要ではない。すなわち、４つのオア回路２６４のうち１段目のオア回路にはビット（２３、１９）のデータの代わりに常に「０」を印加するようにしておいても良い。このようにすると、４段のシフトレジスタ２６６を通してオア回路２５０へ印加されるシリアルビットデータは、パターンエッジに対する修正ビットデータ分のみになる。
　【００７２】
　さらに、図２５に示した４つのストローブパルスＳＴＢ１、ＳＴＢ２、ＳＴＢ３、ＳＴＢ４は、基本的には図１２に示したＥＸオア回路２１２、アンド回路２０６、２１０、２１４、及び制御回路２１６を４組独立に設けることによって作られる。
　以上、本発明の２つの実施例を説明したが、第１の実施例と比較して第２の実施例の方が生産能力が高いことは明らかである。また、各実施例はいずれも図１０、図１９に示したように着目画素から解像限界の線幅程度に対称的に離れた２つの領域の夫々に直線状検定子と翼状検定子とを設定して、位相シフトレチクル用の遮光部となるパターン幅を修正するものであるが、その逆に透明部となるパターン幅を修正するようにしても良い。
　【００７３】
　例えばネガレジストを塗布された基板に孤立的な部分を有するラインのレジスト像を位相シフト法によって作る場合、これに対応したレチクルはラインとなる部分が透明部（論理「０」）で、その周囲が遮光部（論理「１」）ということになる。この場合も、ラインの孤立的な部分は全体にライン幅が細くなってしまう。そのため、これを補正するには、レチクル上の透明なラインの孤立的な部分を太らせる必要がある。そこで、先の各実施例の回路ブロックにおいて、透明部（論理「０」）のライン幅を太らせるためには、まずフレームメモリ３から修正装置１０内の切り出し窓用のシフトレジスタ群ＳＲ１へシリアルビットデータを読み出す際、図８の端子Ａ１の位置にインバータ（ＮＯＴ）を挿入し、同時に図８のアンド回路１１４の出力、もしくは図２５の出力ＤＰＡに対してもインバータ（ＮＯＴ）を挿入すれば良い。
　【００７４】
　また、以上の各実施例ではラインパターンの孤立的な部分で幅を太らせるとしたが、逆に孤立的な部分以外の幅を設計値から所定量だけ細らせるような修正にしても同様の結果が得られる。この場合の検定も、図１０、図１９の各検定子がそのまま利用でき、着目画素があるパターンのエッジに位置したとき、直線状検定子内に透明部と遮光部との境界が存在し、かつ翼状検定子領域内にも透明部と遮光部との境界が存在するときは、着目画素のエッジ位置から所定個の画素分だけエッジを内側に細らせるように、すなわち設計上で論理値「１」の部分を強制的に「０」に置き換えるようなアルゴリズムにすれば良い。
　【００７５】
　その他、各実施例を若干変更することによって、孤立パターンの周辺に、外形を強調するためのサブスペースパターンや補助パターンを自動的に生成することも可能である。サブスペースパターンは本来の孤立パターンの周辺に遮光部を挟んで隣接して配置され、解像限界以下の寸法に定められる。このサブスペースパターンを付加するには、原理的には図１２、図２５で説明したラッチ回路２１８，２５４，２６２，２６８の夫々に設定される修正データのＬＳＢ側の何ビットかを常に「０」にし、ＭＳＢ側にサブスペースパターンの寸法に応じた画素数分の「１」のデータを並べておけば良い。
　【００７６】
　また、以上の修正は１枚のレチクル中の全パターンデータに対して行なわずに、特定の部分のパターンのデータに対してのみ行なってもよい。
　また、本装置で一度に持つパターンデータは、補正を行なう部分の全データである必要はなく、部分的なデータブロックのみを持ち、上記部分を処理（修正後）に、修正後データを補助装置にストアし、次のブロックのデータをリードして処理（修正）を行なうようにしてもよい。
　【００７７】
　また、以上の実施例では、パターンの修正を全てハードウエアロジック（図８、１１、１７）によって行ったが、同様の機能をソフトウエア上のアルゴリズムで実現してもよい。
　【００７８】
　【発明の効果】
　以上、本発明によれば、位相シフト法に使用される位相シフトマスクの遮光パターン部、透過パターン部の形状補正を自動的に行なうことができる。
　従って、従来の位相シフト法で問題となっていた孤立パターンや、周期パターン部での線幅の部分的な細りを解決し、設計値どおりの大きさのレジストパターン、及び回路等パターンを得ることができる。
【図面の簡単な説明】
　【図１】
　設計上のレチクルパターンを位相シフト法で露光したときのレジストパターンの様子を示す図。
　【図２】
　修正されたレチクルパターンを位相シフト法で露光したときのレジストパターンの様子を示す図。
　【図３】
　パターン修正のための検定子（テンプレート）の形状を示す図。
　【図４】
　図１と同じレチクルパターンの修正原理を説明する図。
　【図５】
　レチクルパターンの修正原理を説明する図。
　【図６】
　マスク製造システムの全体的な構成を示すブロック図。
　【図７】
　ビットイメージに展開されたパターンの一例を示す図。
　【図８】
　修正装置内の概略的な構成を示すブロック図。
　【図９】
　フレームメモリ内の一画面分のビットイメージの走査方向を説明する図。
　【図１０】
　切り出し窓内に設定される検定子のビット配置を示す図。
　【図１１】
　各検定子のロジック回路を示す図。
　【図１２】
　画素単位で修正ビットデータを生成する回路のブロック図。
　【図１３】
　設計上のパターンの一例を示す図。
　【図１４】
　図１３のパターンと相対走査方向との関係を説明する図。
　【図１５】
　図１３のパターンの一部のエッジが着目ビットに位置した様子を示す図。
　【図１６】
　図１３のパターンの一部のエッジが着目ビットに位置した様子を示す図。
　【図１７】
　図１３のパターンの一部のエッジが着目ビットに位置した様子を示す図。
　【図１８】
　図１３のパターンの各エッジに対する修正結果を示す図。
　【図１９】
　第２の実施例による検定子の配置を示す図。
　【図２０】
　第２の実施例による検定子の対応するロジック回路を示す図。
　【図２１】
　第２の実施例による検定子の対応するロジック回路を示す図。
　【図２２】
　第２の実施例によるエッジ方向検知の様子を説明する図。
　【図２３】
　第２の実施例によるエッジ方向検知の様子を説明する図。
　【図２４】
　第２の実施例によるエッジ方向検知の様子を説明する図。
　【図２５】
　第２の実施例による修正方式のためのハードウエア回路のブロック図。
　【符号の説明】
　Ａｐｘ　着目ビット
　Ｂｐｘ　翼状検定子
　Ｃｐｘ　直線状検定子
　２　　　２値化展開部
　３、１１０、１１１、１１２、１１３　　フレームメモリ
　１０　　修正装置