【事件の表示】
　平成　８年特許願第３０８６１４号「ディラム」拒絶査定に対する審判事件［平成　９年　６月　６日出願公開、特開平　９−１４７５４８］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本願発明
　本願は、平成８年１１月６日（パリ条約による優先権主張１９９５年１１月６日、大韓民国）の出願であって、その請求項１に係る発明は、平成１０年４月１３日付けの手続補正書により補正された特許請求の範囲の請求項１に記載された次のとおりのものと認める。
「データを貯蔵するメモリセルアレイと、
　前記セルアレイ内のデータを選択するため、一つの外部カラムアドレスストロボバー信号に応答して少なくとも一つ以上の内部アドレスストロボ信号を発生させるカラムアドレスストロボバーバッファと、
　内部カラムアドレスストロボ信号を制御するため、前記カラムアドレスストロボバーバッファから少なくとも一つ以上の内部カラムアドレスストロボイネーブル信号を発生させる制御手段を含み、
　前記カラムアドレスストロボバーバッファは一つの外部パッケージピンを介して入力される前記外部カラムアドレスストロボバー信号を受信し、前記受信した外部カラムアドレスストロボバー信号を前記制御手段で出力される前記一つ以上の内部カラムアドレスストロボイネーブル信号と組合せて前記一つ以上の内部カラムアドレスストロボ信号を発生させることを特徴とするディラム。」
　なお、平成１０年１２月１５日付け手続補正は、同日付けで却下された。
２．引用例の記載
　これに対して、原査定の拒絶の理由に引用した特開昭６１−１１３１８４号公報（以下「引用例」という。）には、下記の事項が記載されている。
「第１図は本発明の第１実施例の構成要素の要部を示すブロック図である。
　本実施例は、４個のバンク分けされたＭ行×Ｎ列のマトリクス状に配置されたメモリセルアレイ１００，２００，３００，４００と・・・マルチアドレス型のダイナミックランダムアクセス半導体メモリにおいて、行アドレスストローブ信号ＲＡＳ（バー）の活性化時行アドレス信号Ａｄｄｒと同時にバンク選択信号ＢＳｉをラッチしこの情報に基づき４個のメモリセルアレイ１００，２００，３００，４００を選択駆動する列選択内部信号ＣＡＳ０，ＣＡＳ１，ＣＡＳ２，ＣＡＳ３を発生する列アドレスストローブ信号制御回路８０１を含むことから成っている。・・・
　次に、本実施例の動作を第２図に示す動作タイミング図を参照して説明する。
　行アドレスストローブ信号ＲＡＳ（バー）の立ち下り（活性化）時に、行アドレス信号Ａｄｄｒとバンク選択信号ＢＳｉがアドレスバッファ７００により同時にラッチされる。・・・
　一方、アドレスバッファ７００にラッチされたバンク選択信号ＢＳｉは、クロックジェネレータ８００に組み込まれた内部ラッチとしての列アドレスストローブ信号制御回路８０１に一時取り込まれる。そして、この情報に基づき、列アドレスストローブ信号ＣＡＳ（バー）は通常動作として、列アドレス信号Ａｄｄｃをラッチすると同時に４個のメモリセルアレイ１００，２００，３００，４００を独立に駆動する一連の列選択内部信号ＣＡＳ０，ＣＡＳ１，ＣＡＳ２，ＣＡＳ３を選択的に列ストローブ信号制御回路から発生させる。
　例えば、列選択内部信号ＣＡＳ０が選択的に発生する場合、他の列選択内部信号ＣＡＳ１〜３は発生しないので、メモリセルアレイ２００，３００，４００からの読み出しデータはデータ出力バッファ５００には伝達されず、メモリセルアレイ１００からのデータのみが出力される。」（第３頁左上欄第７行〜左下欄第１６行）
「本発明のダイナミックランダムアクセス半導体メモリはピン数についても増加なしか、たとえ増加を要するとしても大幅な増加なしに１Ｍｂｉｔ以上の超超ＬＳＩにも対応できるため、生産性、実装密度の向上等に大きく寄与する。」（第４頁右上欄第１４行〜第１８行）
　以上のように、引用例には、「４個のバンク分けされたＭ行×Ｎ列のマトリクス状に配置されたメモリセルアレイ１００，２００，３００，４００を備えるマルチアドレス型のダイナミックランダムアクセス半導体メモリにおいて、行アドレスストローブ信号ＲＡＳ（バー）の活性化時、アドレスバッファ７００は行アドレス信号Ａｄｄｒとバンク選択信号ＢＳｉを同時にラッチし、アドレスバッファ７００にラッチされたバンク選択信号ＢＳｉは、クロックジェネレータ８００に組み込まれた内部ラッチとしての列アドレスストローブ信号制御回路８０１に一時取り込まれ、この情報に基づき、列アドレスストローブ信号ＣＡＳ（バー）は通常動作として、列アドレス信号Ａｄｄｃをラッチすると同時に４個のメモリセルアレイ１００，２００，３００，４００を独立に駆動する一連の列選択内部信号ＣＡＳ０，ＣＡＳ１，ＣＡＳ２，ＣＡＳ３を選択的に列ストローブ信号制御回路から発生させる」ことが記載されている。
３．対比・判断
　本願の請求項１に係る発明（以下「前者」という。）と上記引用例記載のもの（以下「後者」という。）を比較すると、両者は、いずれもディラムであって、後者の「列アドレスストローブ信号ＣＡＳ（バー）」、「列選択内部信号ＣＡＳ０，ＣＡＳ１，ＣＡＳ２，ＣＡＳ３」、「列アドレスストローブ信号制御回路８０１」、「ラッチされたバンク選択信号ＢＳｉ」、「アドレスバッファ７００」は、それぞれ前者の「カラムアドレスストロボバー信号」、「内部アドレスストロボ信号」、「カラムアドレスストロボバーバッファ」、「内部カラムアドレスストロボイネーブル信号」、「制御手段」に対応しており、また、後者の「列アドレスストローブ信号ＣＡＳ（バー）」は、一つの外部パッケージピンを介して入力されるものと認められるから、
　両者は、「メモリセルアレイと、
　前記セルアレイを選択するため、一つの外部カラムアドレスストロボバー信号に応答して少なくとも一つ以上の内部アドレスストロボ信号を発生させるカラムアドレスストロボバーバッファと、
　内部カラムアドレスストロボ信号を制御するため、前記カラムアドレスストロボバーバッファから少なくとも一つ以上の内部カラムアドレスストロボイネーブル信号を発生させる制御手段を含み、
　前記カラムアドレスストロボバーバッファは一つの外部パッケージピンを介して入力される前記外部カラムアドレスストロボバー信号を受信し、前記受信した外部カラムアドレスストロボバー信号を前記制御手段で出力される前記一つ以上の内部カラムアドレスストロボイネーブル信号と組合せて前記一つ以上の内部カラムアドレスストロボ信号を発生させることを特徴とするディラム。」
である点で一致し、
　セルアレイには、前者では、データが貯蔵されるのに対し、後者では、そのようなことが明らかでない点で相違している。
　次に、上記相違点について検討する。
　一般に、メモリがデータを記憶するために用いられるものであることは当該分野では周知であるから、後者において、セルアレイにデータを貯蔵するようにすることは当業者が容易に推考し得ることであり、上記相違点を格別のものとすることはできない。
　また、本願の請求項１に係る発明の効果についてみても、上記構成の採用に伴って当然に予測される程度のものにすぎず、格別顕著なものがあるとは認められない。
４．むすび
　以上のとおりであるから、本願の請求項１に係る発明は、上記引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。