(57)【要約】【課題】  構成可能なクランプ回路を提供する。【解決手段】  本発明の一実施形態によれば、回路は、トランジスタのゲート端子における電圧をトランジスタのスイッチオフ時にターンオン電圧閾値未満にクランプするために構成可能なクランプドライバ回路を含む。第１のクランプドライバ回路モードでは、クランプドライバ回路の出力端子は、トランジスタのゲート端子に結合され、トランジスタのスイッチオフ時にトランジスタのゲート端子からの第１の放電経路を提供するように構成される。第２のクランプドライバ回路モードでは、クランプドライバ回路の出力端子は、クランプ回路の入力端子に結合されるように構成され、クランプ回路は、トランジスタのゲート端子に結合され、トランジスタのスイッチオフ時にトランジスタのゲート端子からの第２の放電経路を提供する。【選択図】図１
2018088801.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタのゲート端子における電圧を前記第１のトランジスタのスイッチオフ時にターンオン電圧閾値未満にクランプするために構成可能なクランプドライバ回路を備える回路であって、前記クランプドライバ回路は、２つのモードのうちの一方で動作させられるように構成されており、
前記２つのモードのうちの第１のモードでは、前記クランプドライバ回路の出力端子が、前記第１のトランジスタの前記ゲート端子に結合され、前記第１のトランジスタのスイッチオフ時に前記第１のトランジスタの前記ゲート端子から流れる電流のための第１の放電経路を提供するように構成され、前記第１の放電経路は、前記第１のトランジスタの前記ゲート端子に結合された抵抗を迂回し、
前記２つのモードのうちの第２のモードでは、前記クランプドライバ回路の前記出力端子が、クランプ回路の入力端子に結合されるように構成され、前記クランプ回路は前記第１のトランジスタの前記ゲート端子に結合されており、前記第１のトランジスタのスイッチオフ時に前記第１のトランジスタの前記ゲート端子から流れる前記電流のための第２の放電経路を提供し、前記第２の放電経路は、前記第１のトランジスタの前記ゲート端子に結合された前記抵抗を迂回する、
回路。
【請求項２】
第２のトランジスタを備える前記クランプ回路をさらに備え、前記第２のトランジスタの前記ゲート端子は前記クランプドライバ回路の前記出力端子に結合されており、前記第２のトランジスタの出力端子は前記第１のトランジスタの前記ゲート端子に結合されている、請求項１に記載の回路。
【請求項３】
前記クランプドライバ回路が半導体基板上に配置されており、前記クランプ回路が前記半導体基板の外部にある、請求項１に記載の回路。
【請求項４】
前記第１のトランジスタが前記クランプドライバ回路の外部にある、請求項１に記載の回路。
【請求項５】
前記第１のトランジスタがＩＧＢＴである、請求項１に記載の回路。
【請求項６】
前記クランプドライバ回路の前記出力端子における信号の極性が前記クランプドライバ回路の前記モードに依存する、請求項１に記載の回路。
【請求項７】
前記信号が前記第１のモードにおいて第１の極性を有し、前記第２のモードにおいて、前記第１の極性と反対である第２の極性を有する、請求項６に記載の回路。
【請求項８】
前記クランプドライバ回路の出力段が、
前記クランプドライバ回路の第１の電源端子と前記出力端子との間に結合されたプルアップ回路、および
前記クランプドライバ回路の第２の電源端子と前記出力端子との間に結合されたプルダウン回路、
を備える、請求項１に記載の回路。
【請求項９】
前記プルアップ回路がｐチャネルＭＯＳＦＥＴを備え、前記プルダウン回路がｎチャネルＭＯＳＦＥＴを備える、請求項８に記載の回路。
【請求項１０】
前記クランプドライバ回路の電源端子と前記出力段との間に結合された電圧調整回路をさらに備える、請求項８に記載の回路。
【請求項１１】
前記クランプドライバ回路の電源端子と前記出力段との間に結合された電圧リミッタ回路をさらに備える、請求項８に記載の回路。
【請求項１２】
前記電圧リミッタ回路がツェナーダイオードを備える、請求項１１に記載の回路。
【請求項１３】
前記クランプドライバ回路に結合されたコントローラをさらに備え、前記コントローラは、前記クランプドライバ回路モードを指示する前記クランプドライバ回路への第１の制御信号、および前記クランプドライバ回路を作動させる前記クランプドライバ回路への第２の制御信号を送信するように構成されている、請求項１に記載の回路。
【請求項１４】
集積回路であって、
プルアップ回路およびプルダウン回路を備えるクランプドライバ回路であって、前記プルアップ回路および前記プルダウン回路はゲート−ドライバ出力端子に結合されており、前記ゲート−ドライバ出力端子は、パワートランジスタの入力端子に結合されるように構成されている、クランプドライバ回路と、
前記プルアップ回路および前記プルダウン回路に結合された論理回路であって、前記論理回路は、前記プルアップ回路および前記プルダウン回路を制御するように構成されている、論理回路と、
を備え、
前記クランプドライバ回路は、第１の構成または第２の構成のどちらかで結合されるように構成されており、
前記第１の構成では、前記クランプドライバ回路の出力端子が、前記パワートランジスタの前記ゲート端子に結合されるように構成され、
前記第２の構成では、前記クランプドライバ回路の前記出力端子が、外部クランプトランジスタのゲート端子に結合されるように構成され、前記外部クランプトランジスタの出力端子が前記パワートランジスタの前記ゲート端子に結合される、
集積回路。
【請求項１５】
前記パワートランジスタをさらに備える、請求項１４に記載の集積回路。
【請求項１６】
前記パワートランジスタが前記クランプドライバ回路の外部にある、請求項１４に記載の集積回路。
【請求項１７】
前記クランプドライバ回路が、前記パワートランジスタの前記ゲート端子から電流を発散させるように構成されている、請求項１４に記載の集積回路。
【請求項１８】
前記パワートランジスタがＩＧＢＴを備える、請求項１４に記載の集積回路。
【請求項１９】
前記クランプドライバ回路に結合された電圧制限回路をさらに備え、前記クランプドライバ回路の前記出力端子における前記電圧を制限するように構成されている、請求項１４に記載の集積回路。
【請求項２０】
前記電圧制限回路がツェナーダイオードを備える、請求項１９に記載の集積回路。
【請求項２１】
前記クランプドライバ回路が、前記クランプドライバ回路の前記出力端子に結合されたプルアップ回路、および前記クランプドライバ回路の前記出力端子に結合されたプルダウン回路を備える、請求項１４に記載の集積回路。
【請求項２２】
前記プルアップ回路がｐチャネルＭＯＳＦＥＴを備え、前記プルダウン回路がｎチャネルＭＯＳＦＥＴを備える、請求項２１に記載の集積回路。
【請求項２３】
クランプドライバ回路を２つの構成のうちの一方で構成することであって、
前記クランプドライバ回路を第１の構成で構成することは、前記クランプドライバ回路の出力端子を第１のトランジスタのゲート端子に結合させることを含み、
前記クランプドライバ回路を第２の構成で構成することは、前記クランプドライバ回路の前記出力端子をクランプトランジスタのゲート端子に結合させることを含み、前記クランプトランジスタの出力端子は前記第１のトランジスタの前記ゲート端子に結合される、
構成することと、
前記第１のトランジスタをオフにすることと、
前記クランプドライバ回路を作動させることと、
を含む方法。
【請求項２４】
前記クランプドライバ回路を構成することが、前記クランプドライバ回路において制御信号を受信することをさらに含み、前記制御信号は前記クランプドライバ回路の前記構成を指示する、請求項２３に記載の方法。
【請求項２５】
前記クランプドライバ回路の前記出力端子における前記電圧を制限することをさらに含む、請求項２３に記載の方法。
【請求項２６】
前記クランプドライバ回路を作動させることが、前記第１のトランジスタの前記ゲート端子から電圧源までの低抵抗経路を提供することを含む、請求項２３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して半導体エレクトロニクスの分野に関し、特定の実施形態では、クランプ回路の技術分野に関する。
【背景技術】
【０００２】
ゲートドライバ回路は、コンピュータから自動車、太陽光発電まで、多くの電子用途において普及している。ゲートドライバ回路は、例えば、スイッチングモード電源または別のスイッチングモード回路を含む、スイッチングモード回路の一部分を実装するために用いられ得る。多くの場合、スイッチングモード回路システム内の電圧は、スイッチに結合されたゲートドライバ回路を動作させることによってＤＣ−ＤＣ、ＤＣ−ＡＣ、および／またはＡＣ−ＤＣ変換を実行することによって発生される。スイッチ自体は、インダクタ、変圧器、モータなどに結合され得る。スイッチングモード回路はまた、ＩＧＢＴまたはＭＯＳＦＥＴパワーデバイスなどの、１つ以上のスイッチングトランジスタのゲートを駆動するためのゲートドライバ回路を用いて実装されてもよい。しかし、駆動されたスイッチトランジスタの寄生ターンオンまたは再ターンオンが、多くの状況においてゲートドライバ回路のために望ましくない現象になり得る。寄生ターンオンは、スイッチトランジスタの寄生ゲート−コレクタ間キャパシタンスまたはゲート−ドレイン間キャパシタンスと組み合わさった、駆動されたスイッチトランジスタ間の高速な電圧変化に起因し得る物理効果である。この寄生キャパシタンスはミラーキャパシタンスとしても知られる。例えば、高速な電圧変化はスイッチトランジスタの寄生ミラーキャパシタンス間の寄生電流を発生させ得、それが今度は、スイッチトランジスタのゲートにおける寄生電圧を発生させる。電圧がゲートをスイッチトランジスタの閾値電圧よりも高く上昇させた場合には、たとえ、スイッチトランジスタが、オフにされるように構成されている時でも、スイッチトランジスタはオンにされ得る。この寄生ターンオンは過電流を発生させ得、回路の効率および動作に影響を与え得る。場合によっては、寄生ターンオンに起因する効果を低減または解消するために、クランプ回路がゲートドライバ回路内に実装されてもよい。
【発明の概要】
【課題を解決するための手段】
【０００３】
本発明の一実施形態によれば、回路は、第１のトランジスタのゲート端子における電圧を第１のトランジスタのスイッチオフ時にターンオン電圧閾値未満にクランプするために構成可能なクランプドライバ回路を含み、クランプドライバ回路は、２つのモードのうちの一方で動作させられるように構成されている。２つのモードのうちの第１のモードでは、クランプドライバ回路の出力端子は、第１のトランジスタのゲート端子に結合され、第１のトランジスタのスイッチオフ時に第１のトランジスタのゲート端子から流れる電流のための第１の放電経路を提供するように構成され、第１の放電経路は、第１のトランジスタのゲート端子に結合された抵抗を迂回する。２つのモードのうちの第２のモードでは、クランプドライバ回路の出力端子は、クランプ回路の入力端子に結合されるように構成され、クランプ回路は第１のトランジスタのゲート端子に結合されており、第１のトランジスタのスイッチオフ時に第１のトランジスタのゲート端子から流れる電流のための第２の放電経路を提供し、第２の放電経路は、第１のトランジスタのゲート端子に結合された抵抗を迂回する。
【０００４】
本発明の別の実施形態によれば、集積回路は、プルアップ回路およびプルダウン回路を含むクランプドライバ回路であって、このプルアップ回路およびプルダウン回路はゲート−ドライバ出力端子に結合されており、ゲート−ドライバ出力端子は、パワートランジスタの入力端子に結合されるように構成されている、クランプドライバ回路を含む。集積回路はまた、プルアップ回路およびプルダウン回路に結合された論理回路であって、この論理回路は、プルアップ回路およびプルダウン回路を制御するように構成されている、論理回路を含む。クランプドライバ回路は、第１の構成または第２の構成のどちらかで結合されるように構成されており、第１の構成では、クランプドライバ回路の出力端子は、パワートランジスタのゲート端子に結合されるように構成され、第２の構成では、クランプドライバ回路の出力端子は、外部クランプトランジスタのゲート端子に結合されるように構成され、外部クランプトランジスタの出力端子はパワートランジスタのゲート端子に結合される。
【０００５】
本発明の別の実施形態によれば、方法は、クランプドライバ回路を２つの構成のうちの一方で構成することであって、クランプドライバ回路を第１の構成で構成することは、クランプドライバ回路の出力端子を第１のトランジスタのゲート端子に結合させることを含み、クランプドライバ回路を第２の構成で構成することは、クランプドライバ回路の出力端子をクランプトランジスタのゲート端子に結合させることを含み、クランプトランジスタの出力端子は第１のトランジスタのゲート端子に結合される、構成することを含む。本方法はまた、第１のトランジスタをオフにすることと、クランプドライバ回路を作動させることとを含む。
【０００６】
本発明、およびその利点のより完全な理解のために、これより、以下の説明を添付の図面と併せて参照する。
【図面の簡単な説明】
【０００７】
【図１】図１は、スイッチングトランジスタに結合されたゲート−ドライバ回路の概略図である。
【図２Ａ】図２Ａは、構成可能なクランプを有するゲート−ドライバ回路の実施形態を示す。
【図２Ｂ】図２Ｂは、構成可能なクランプを有するゲート−ドライバ回路の実施形態を示す。
【図３Ａ】図３Ａは、電圧調整サブ回路を有する構成可能なクランプを有するゲート−ドライバ回路の実施形態を示す。
【図３Ｂ】図３Ｂは、電圧調整サブ回路を有する構成可能なクランプを有するゲート−ドライバ回路の実施形態を示す。
【図４Ａ】図４Ａは、電圧制限サブ回路を有する構成可能なクランプを有するゲート−ドライバ回路の実施形態を示す。
【図４Ｂ】図４Ｂは、電圧制限サブ回路を有する構成可能なクランプを有するゲート−ドライバ回路の実施形態を示す。
【発明を実施するための形態】
【０００８】
本発明の諸実施形態が以下において図を参照しながらより詳細に説明されるのに先立って、同じ、または機能的に同等の要素には図において同じ参照符号が与えられること、およびこれらの要素の繰り返しの説明は省略されることが指摘されるべきである。それゆえ、同じ参照符号が与えられた要素の説明は様々な実施形態において相互に交換可能および／または適用可能である。
【０００９】
一実施形態では、構成可能なクランプドライバは、統合されたオープンドレインクランプ、または外部の別個のクランプトランジスタを駆動するゲートドライバのどちらかであるように構成されていてもよい。構成可能なクランプドライバは、例えば、プログラム可能論理、ヒュージングまたは金属変更によって構成可能であってもよい。このように、単一のクランプドライバが、外部クランプドライバとして、またはクランプそのものとして用いられ得る。構成可能なクランプドライバは、例えば、スイッチトランジスタ、パワーデバイス、またはその他のスイッチング回路に結合されてもよい。
【００１０】
図１は、寄生ターンオンを被っている例示的なゲート−ドライバ回路１００の概略図を示す。例示的なスイッチングモード回路１００は、パワーデバイスＱ１を含む出力段に結合され、それを駆動するように構成されたスイッチングモードドライバ１０２を含む。パワーデバイスＱ１はＩＧＢＴとして示されているが、他の場合には、Ｑ１は、パワーＭＯＳＦＥＴ、炭化ケイ素ＭＯＳＦＥＴ、ＪＦＥＴ、ＨＥＭＴ、同様のもの、またはパワーデバイスの組み合わせなどの、別の種類のパワーデバイスであってもよい。Ｑ１のゲート端子１０６はゲート抵抗ＲＧを通じてスイッチングモードドライバ１０２に結合されている。Ｑ１のコレクタに結合された例示的なコレクタノード１１０が示され、Ｑ１のエミッタに結合された例示的なエミッタノード１１２が示されている。同様に図１に示されているのは、Ｑ１のコレクタノード１１０とゲート１０６との間の寄生ミラーキャパシタンスＣＧＣである。場合によっては、Ｑ１は半ブリッジトポロジの一部として追加のパワーデバイス（図示されていない）と対になっていてもよい。例えば、追加のパワーデバイスはコレクタノード１１０に結合されていてもよい。場合によっては、Ｑ１は外部昇圧器（図示されていない）を通じてドライバ１０２に結合されていてもよい。
【００１１】
場合によっては、対になったデバイス（例えば、上述されたＱ１に結合された追加のパワーデバイス）をオンにすることは、Ｑ１のコレクタノード１１０とエミッタノード１１２との間の急速な電圧変化を生じさせ得る。例えば、この電圧は、半ブリッジトポロジ内の追加の対になったデバイスをオンにし、対になったデバイスが完全にオンになる前にＱ１のフリーホイーリングダイオード内に負荷電流を流れさせることによってトリガされ得る。Ｑ１間のこの高いｄｖＣＥ／ｄｔは、寄生ミラーキャパシタＣＧＣを通じた電流ＩＤＩＳを発生させ得る。このとき、電流ＩＤＩＳは、ゲート１０６上の電圧を上昇させるＲＧ間の電圧降下を発生させ得る。この説明のための例では、電流ＩＤＩＳは、ＲＤＳｏｆｆの抵抗を有するドライバ１０２のプルダウンデバイス１１８を通じてＶＥＥ２へ流れる。エミッタノード１１２に対するゲート端子１０６上で発生される電圧ＶＧは、以下の式（１）および式（２）にしたがって算出され得る。
ＩＤＩＳ＝ＣＧＣ＊ｄｖＣＥ／ｄｔ                          （１）
ＶＧ＝ＶＶＥＥ２＋ＩＤＩＳ＊（ＲＧ＋ＲＤＳｏｆｆ）                    （２）
【００１２】
ＶＧがパワーデバイスＱ１の閾値電圧よりも高くなると、このとき、Ｑ１が寄生的にオンにされる。Ｑ１のこの動的なターンオンは、ＲＧを通じた正規の放電経路が、増大したゲート電圧ＶＧを補償するまで持続する。場合によっては、ドライバ１０２とＱ１との間の接続のインダクタンスが寄生ターンオン効果を増大させることができる。例えば、増大した接続インダクタンスは、対応して、Ｑ１のゲートからドライバ１０２へ向かって見た高周波インピーダンスを増大させることができる。この増大した高周波インピーダンス間の高周波電流ＩＤＩＳもまた、ゲート端子１０６上に発生される電圧ＶＧを増大させ、これがＱ１を寄生的にオンにすることができる。場合によっては、ドライバ１０２とＱ１との間の接続のインダクタンスは、放電電流がＶＧを閾値未満に低下させるのに要する時間を増大させる。寄生ターンオンはシステムの安全性および効率に影響を与え得る。例えば、場合によっては、Ｑ１と、対になったデバイスとの間の電流シュートスルーが生じる可能性があり得、電流シュートスルーは効率を低下させ、さらに、デバイスそのものを損傷しさえし得る。
【００１３】
図２Ａ〜図２Ｂは、本発明の一実施形態に係る構成可能なクランプ回路２００の概略回路図を示す。構成可能なクランプ回路２００は、図１に示されるドライバ回路１０２のようなドライバ回路などの、別の回路の一部であってもよい。構成可能なクランプ回路２００は第１のドライバトランジスタＮＭ１および第２のドライバトランジスタＰＭ１を含む。実施形態によっては、第２のドライバトランジスタＰＭ１の機能は、ｎチャネルＭＯＳＦＥＴ、またはｎチャネルＭＯＳＦＥＴとｐチャネルＭＯＳＦＥＴとの組み合わせを用いたプルアップ回路によって実現されてもよい。ＮＭ１およびＰＭ１は両方とも、パワーデバイスＱ１のゲートノード２０２に結合されたＣＬＡＭＰピンに結合されている。図２Ａ〜図２Ｂに示される実施形態では、Ｑ１はＩＧＢＴとして示されている。しかし、他の実施形態では、Ｑ１は、上述されたように、異なる種類のパワーデバイスであってもよい。一実施形態によれば、構成可能なクランプ回路２００は２つのクランプ構成のうちの一方で動作させられる。図２Ａに示される、第１の構成では、外部クランプトランジスタＴ１が存在し、寄生電流をＱ１のゲートから分流するためのクランプトランジスタとして用いられる。図２Ｂに示される、第２の構成では、外部クランプトランジスタＴ１は存在せず、ドライバトランジスタＮＭ１が、寄生電流をＱ１のゲートから分流するためのクランプトランジスタとして用いられる。各構成は以下においてより詳細に説明される。
【００１４】
図２Ａに示される実施形態では、Ｑ１のゲートノード２０２における電圧ＶＧはＯＵＴＨピンおよびＯＵＴＬピンを通じて駆動される。ＯＵＴＨピンおよびＯＵＴＬピンは、構成可能なクランプ回路２００の一部、または独立したゲートドライバ回路の一部であってもよい。Ｑ１をオンにするために、ＯＵＴＨピンは電流をゲートノード２０２へ注入し、電圧ＶＧをＱ１の閾値電圧よりも高く上昇させる。Ｑ１をオフにするために、ＯＵＴＬピンはゲートノード２０２から電流を吸い込み、電圧ＶＧをＱ１の閾値電圧未満に低下させる。場合によっては、Ｑ１が名目上オフになっている時は常に、ゲートノード２０２における電圧ＶＧは監視される。電圧ＶＧが所定のクランプ電圧未満に降下すると、構成可能なクランプ回路２００は、ＯＵＴＬと並列に低インピーダンス経路を提供し、電流をゲートノード２０２から分流するクランプトランジスタＴ１を作動させる。場合によっては、クランプトランジスタＴ１は、Ｑ１が名目上オフになっている時に、電圧ＶＧを監視することなく作動させられる。このように、寄生ターンオンが生じた場合には、寄生電流はゲートノード２０２から効果的に発散させられ、これにより、寄生ターンオンの苛酷性を解消または低減する。クランプトランジスタＴ１は、Ｑ１が再びオンにされるまで作動させられたままであってもよい。場合によっては、これは、ドライバの追加のローサイド出力がＲＧを迂回し、ゲート端子２０２と電流シンク（通例、電圧基準ノード）との間の抵抗を低減する、「能動ミラークランプ」回路と呼ばれてもよい。例えば、クランプトランジスタは、電流を、ユニポーラデバイスの実装形態の場合にはＧＮＤ２へ、バイポーラデバイスの実装形態の場合にはＶＥＥ２へ、または別の実装形態の場合には別のノードへ分流してもよい。ゲートノード２０２における電圧ＶＧは、例えば、構成可能なクランプ回路２００に結合されたコンパレータ回路またはその他の回路（図示されていない）によって監視されてもよい。電圧ＶＧは、例えば、ＯＵＴＨピン、ＣＬＡＭＰピンを通じて、または別のピンを通じて、あるいは別のノードにおいて監視されてもよい。ＶＧのクランプ電圧値は、Ｑ１の閾値電圧よりも低い電圧であるように構成されてもよい。例えば、実施形態によっては、クランプ電圧値は、ＧＮＤ２＋２Ｖ、ＧＮＤ２＋３Ｖなどの、ＧＮＤ２に対する電圧、もしくはＧＮＤ２に対する別の電圧差、またはＶＥＥ２などの別の電圧であってもよい。他の実施形態では、クランプ電圧値は、固定基準電圧、または別の電圧、ノード、もしくはピンに対する電圧差であってもよい。
【００１５】
本実施形態の第１の構成では、外部クランプトランジスタＴ１のゲート端子２１０はＣＬＡＭＰピンを通じてドライバトランジスタＮＭ１およびＰＭ１に結合されている。Ｔ１のソース端子２１２は電圧基準ＶＥＥ２に結合されている。ただし、他の実施形態では、ソース端子２１２は、ＧＮＤまたは別の電圧基準などの、異なる電圧基準またはノードに結合されていてもよい。Ｔ１のドレイン端子２１４はＱ１のゲート端子２０２に結合されている。それゆえ、ドライバトランジスタＮＭ１およびＰＭ１は、Ｔ１をオンにし、寄生電流を、Ｔ１を通じてＶＥＥ２へ分流するＴ１を通じた低オーミック経路を提供するように動作することができる。実施形態によっては、外部クランプトランジスタＴ１は、ｐ型もしくはｐチャネルＭＯＳＦＥＴ、ｎ型もしくはｎチャネルＭＯＳＦＥＴ、別の種類のトランジスタ、または複数のトランジスタを含む回路であってもよい。実施形態によっては、外部クランプトランジスタＴ１は、ＶＧＳが約１５〜約２０Ｖの最大電圧を有する低電圧トランジスタである。
【００１６】
図２Ｂに示される、第２の構成では、外部クランプトランジスタＴ１は存在せず、ＮＭ１のドレイン端子２１６はＣＬＡＭＰピンを通じてＱ１のゲート端子２０２に直接結合されている。第２の構成では、トランジスタＮＭ１およびＰＭ１はドライバトランジスタとして用いられない。具体的には、ＰＭ１は無効にされ、ＮＭ１のみが用いられる。それゆえ、例えば、構成可能なクランプ回路２００は、トランジスタＮＭ１をオンにし、寄生電流を、ＮＭ１を通じてＶＥＥ２へ分流するように動作することができる。
【００１７】
構成可能なクランプ回路２００の構成（すなわち、それが、図２Ａに示される第１の構成になっているのか、それとも図２Ｂに示される第２の構成になっているのか）は１つ以上の制御信号によって制御されてもよい。制御信号は、例えば、集積回路内の他の回路または論理から提供され得る。一例として、図２Ａ〜図２Ｂでは、制御信号ｃｌａｍｐ＿ｄｒｉｖｅｒ＿ｉは、高電圧（１Ｖ、３．３Ｖ、５Ｖもしくは別の電圧等）または低電圧（０Ｖ等）などの、論理信号電圧であることができる。図２Ａ〜図２Ｂに示される実施形態では、ｃｌａｍｐ＿ｄｒｉｖｅｒ＿ｉ上の高電圧は、構成可能なクランプ回路２００が第１の構成で（すなわち、外部クランプトランジスタのためのドライバとして）動作させられていることを合図することができる。同様に、ｃｌａｍｐ＿ｄｒｉｖｅｒ＿ｉ上の低電圧は、構成可能なクランプ回路２００が第２の構成で（すなわち、クランプトランジスタとして）動作させられていることを合図することができる。場合によっては、構成可能なクランプ回路２００の構成に対応する制御信号値はメモリレジスタ内に記憶されてもよい。
【００１８】
場合によっては、クランプトランジスタ（すなわち、図２Ａの第１の構成例におけるＴ１または図２Ｂの第２の構成例におけるＮＭ１）の動作も制御信号によって制御される。例えば、一実施形態では、ｃｌａｍｐ＿ｉ上の高電圧はクランプトランジスタをオンにし、過電流をＱ１のゲート端子２０２から分流する。他方で、ｃｌａｍｐ＿ｉ上の低電圧はクランプトランジスタをオフにする。
【００１９】
実施形態によっては、制御信号は、図２Ａ〜図２Ｂにおける例示的な論理サブ回路２２０などの、論理を通じてＮＭ１およびＰＭ１に結合されてもよい。論理サブ回路２２０は集積回路の他の回路または論理に結合されており、ｃｌａｍｐ＿ｄｒｉｖｅｒ＿ｉおよびｃｌａｍｐ＿ｉをＮＭ１およびＰＭ１に結合する。論理サブ回路２２０は、（ｃｌａｍｐ＿ｄｒｉｖｅｒ＿ｉによって指示されたとおりの）構成、およびクランプが（ｃｌａｍｐ＿ｉによって指示されるように）オンにされるよう所望されているかどうかに依存して、ＮＭ１およびＰＭ１を適切にオンおよびオフにする。場合によっては、第１の構成におけるｃｌａｍｐ＿ｉの正確な論理的意味を維持するために用いることができる追加のインバータ２２２などの、追加の論理が実装されてもよい。場合によっては、他の回路機構が制御信号とドライバトランジスタとの間に結合されていてもよい。例えば、図２Ａ〜図２Ｂに示されるように、制御信号の電圧を適切に調節するために、論理サブ回路２２０とＰＭ１のゲート端子との間にレベルシフタ２２４が実装される。論理サブ回路２２０はほんの一例にすぎず、他の実施形態では、他の論理サブ回路または回路構成が用いられてもよい。
【００２０】
場合によっては、構成可能なクランプ回路２００が第１の構成になっている時には、Ｔ１のターンオンの間におけるＴ１への高電圧損傷の可能性を低減するべく、外部クランプトランジスタＴ１のゲート端子２１０上の電圧を制限するために、電圧制限が所望され得る。図３Ａ〜図３Ｂは、ゲート端子２１０における電圧を制限するための電圧調整回路３３０を組み込んだ一実施形態の概略回路図を示し、図４Ａ〜図４Ｂは、ゲート端子２１０における電圧を制限するための電圧リミッタ回路４５０を組み込んだ一実施形態の概略回路図を示す。図３Ａ〜図３Ｂおよび図４Ａ〜図４Ｂに示される実施形態は例であり、他の構成可能なクランプ回路は、Ｔ１のゲート電圧を調整または制限するための他の実装形態または構成を有することができる。
【００２１】
図３Ａ〜図３Ｂに示される構成可能なクランプ回路３００が外部電源ＶＣＣ２とドライバトランジスタＰＭ１およびＮＭ１との間に例示的な電圧調整サブ回路３３０を含む点を除いて、図３Ａ〜図３Ｂに示される構成可能なクランプ回路３００の実施形態は図２Ａ〜図２Ｂの構成可能なクランプ回路２００と同様である。電圧調整サブ回路３３０内のレベルシフタ３３４が論理サブ回路３２０を通じてｃｌａｍｐ＿ｄｒｉｖｅｒ＿ｉに結合されている。図３Ａは第１の構成における構成可能なクランプ回路３００を示し、図３Ｂは第２の構成における構成可能なクランプ回路３００を示す。電圧調整サブ回路３３０は、ＰＭ１のソース端子３２６におけるＶＲＥＦの電圧を維持するように構成されている。それゆえ、外部クランプトランジスタＴ１がＰＭ１およびＮＭ１によって駆動される際に、Ｔ１のゲート端子３２８における最大電圧は、たとえ、Ｔ１のターンオンの間であっても、ＶＲＥＦに制限される。構成可能なクランプ回路３００が、図３Ｂに示される、第２の構成になっている時には、電圧調整サブ回路３３０は無効にされ、ＰＭ１のソース端子３２６はＶＣＣ２へ引かれ、それゆえ、ＰＭ１は無効にされる。さもなければ、動作は、図２Ｂに示される非電圧制限バージョンと実質的に同じである。場合によっては、ＶＲＥＧピンがソース端子３２６に結合されていてもよく、外部減結合キャパシタ３４０がＶＲＥＧピンをＶＥＥ２または別の基準電圧に結合していてもよい。図３Ａ〜図３Ｂに示される例示的な電圧調整サブ回路３３０では、ＮＭＯＳが直列要素として用いられているが、他の実施形態では、ＰＭＯＳが直列要素として用いられてもよい。電圧調整サブ回路３３０はほんの一例にすぎず、他の実施形態では、他の電圧調整サブ回路または回路構成が用いられてもよい。
【００２２】
図４Ａ〜図４Ｂに示される構成可能なクランプ回路４００が例示的な電圧リミッタサブ回路４５０を含む点を除いて、図４Ａ〜図４Ｂに示される構成可能なクランプ回路４００の実施形態は図２Ａ〜図２Ｂの構成可能なクランプ回路２００と同様である。図４Ａは第１の構成における構成可能なクランプ回路４００を示し、図４Ｂは第２の構成における構成可能なクランプ回路４００を示す。電圧リミッタサブ回路４５０は、トランジスタＮＭ５によって実装され、ドライバトランジスタＰＭ１に結合されたソースフォロワプルアップ段を含む。実施形態によっては、ハイサイドドライバを無効にするためのバックツーバックスイッチを実装するために、任意選択のトランジスタＮＭ４がＮＭ５に直列に結合され得る。電圧リミッタサブ回路４５０内の電圧制限はツェナーダイオード４５２によって実装される。ツェナーダイオード４５２は、ドライバトランジスタＰＭ１のドレイン端子３２６、およびＶＳＳ２もしくは別の基準電圧などの基準電圧に結合されている。ツェナーダイオード４５２は、８Ｖ、１０Ｖ、１２Ｖまたは別の電圧などの、指定されたツェナー電圧を有することができる。トランジスタＰＭ１のドレイン端子３２６はツェナーダイオードの基準電圧に対してツェナーダイオード４５２のツェナー電圧に制限されることになり、それゆえ、Ｔ１のゲート端子４２８も電圧制限されることになる。電圧リミッタサブ回路４５０はほんの一例にすぎず、他の実施形態では、他の電圧リミッタサブ回路または回路構成が用いられてもよい。実施形態によっては、ツェナーダイオード４５２の電圧制限機能は代わりに、規定のクランプ電圧を有する電圧クランプ回路によって実装される。
【００２３】
諸実施形態の利点は、単一のドライバが、より小さい電力レベルおよびより大きい電力レベル、ならびに異なる用途に適することを可能にすることを含む。さらに、構成可能なクランプ回路は、ドライバと駆動されるパワーデバイスとの間、または外部クランプトランジスタと駆動されるパワーデバイスとの間の低誘導性クランプ接続を提供することができる。実施形態によっては、外部クランプトランジスタは、統合されたクランプトランジスタよりも高い電流処理能力を有することができる。場合によっては、外部クランプトランジスタは、統合されたクランプトランジスタよりも高いゲート電圧制限を有することができる。
【００２４】
さらなる利点は、内部クランプトランジスタでなく、外部クランプトランジスタを用いることで、電圧基準とパワーデバイスのゲート端子との間のクランプトランジスタを通じた接続のインダクタンスを低減することができることである。改善されたクランプを達成するために、回路レイアウトは、パワーデバイスのゲート端子とＣＬＡＭＰピンとの間の低インダクタンスルーティングのために最適化することができる。上述されたように、接続インダクタンスは寄生電流事象の可能性または苛酷性を増大させ得る。パワーデバイスとクランプトランジスタとの間のより長い接続経路は、より大きなインダクタンスを有し得る。それゆえ、外部クランプトランジスタの使用は接続経路長を低減し、インダクタンスを低減することができ、これにより、寄生電流事象に対するクランプ回路の応答を改善する。場合によっては、例えば、レイアウトの制限またはその他の問題のために、ドライバ回路はパワーデバイスから離れて配置されなければならない。パワーデバイスに近接して配置された外部クランプトランジスタを用いることによって、クランプトランジスタとパワーデバイスとの間に低誘導性の接続が行われ得、その一方で、構成可能なクランプ回路を有するドライバ回路は依然としてパワーデバイスから比較的遠くに離れて配置され得る。これはより大きな設計の融通性を可能にすることができる。
【００２５】
本発明は例示的な実施形態を参照して説明されたが、この説明は限定的な意味で解釈されることを意図されていない。本説明を参照することで、当業者には、例示的な実施形態の様々な変更および組み合わせ、ならびに本発明の他の実施形態が明らかになるであろう。したがって、添付の請求項は、任意のこのような変更または実施形態を包含することを意図されている。
【符号の説明】
【００２６】
１００  ゲート−ドライバ回路
１０２  スイッチングモードドライバ
１０６  ゲート端子
１１０  コレクタノード
１１２  エミッタノード
１１８  プルダウンデバイス
２００  構成可能なクランプ回路
２０２  ゲートノード
２１０  ゲート端子
２１６  ドレイン端子
２２０  論理サブ回路
２２２  インバータ
２２４  レベルシフタ
３００  構成可能なクランプ回路
３２０  論理サブ回路
３２６  ソース端子
３２８  ゲート端子
３３０  電圧調整サブ回路
３３４  レベルシフタ
３４０  外部減結合キャパシタ
４００  構成可能なクランプ回路
４２８  ゲート端子
４５０  電圧リミッタサブ回路
４５２  ツェナーダイオード
【図１】
2018088801.tif 000003
【図２Ａ】
2018088801.tif 000004
【図２Ｂ】
2018088801.tif 000005
【図３Ａ】
2018088801.tif 000006
【図３Ｂ】
2018088801.tif 000007
【図４Ａ】
2018088801.tif 000008
【図４Ｂ】
2018088801.tif 000009
【外国語明細書】
2018088801000001.pdf
2018088801000002.pdf
2018088801000003.pdf
2018088801000004.pdf