(57)【要約】【課題】高い位置合わせ精度と接続信頼性を有する接合技術を提供する。【解決手段】電子装置は、第１の接合対象体と、前記第１の接合対象体の上に積層された第２の接合対象体と、前記第１の接合対象体と前記第２の接合対象体を接合する第１接合部とを有し、前記第１接合部は、前記第１の接合対象体に配置されたポーラス金属の内部に溶融金属が含浸された金属体と、前記第２の接合対象体に接続される金属ピラーと、前記金属体と前記金属ピラーの間を接続する溶融金属層とを有する。【選択図】図１
2018160589.tif 000002
【特許請求の範囲】
【請求項１】
第１の接合対象体と、
前記第１の接合対象体の上に積層された第２の接合対象体と、
前記第１の接合対象体と前記第２の接合対象体を接合する第１接合部と、
を有し、
前記第１接合部は、前記第１の接合対象体に配置されたポーラス金属の内部に溶融金属が含浸された金属体と、前記第２の接合対象体に接続される金属ピラーと、前記金属体と前記金属ピラーの間を接続する溶融金属層とを有する
ことを特徴とする電子装置。
【請求項２】
前記第１の接合対象体と前記第２の接合対象体を電気的に接続する第２接合部、
をさらに有し、
前記第２接合部は、前記第１接合部の径以下のピッチで配列された複数のマイクロバンプ接続体を有することを特徴とする請求項１に記載の電子装置。
【請求項３】
前記第１接合部は、前記第１の接合対象体と前記第２の接合対象体の積層体の少なくとも四隅に配置されていることを特徴とする請求項１または２に記載の電子装置。
【請求項４】
前記第１接合部は、前記第１の接合対象体と前記第２の接合対象体の積層体の外周に沿った端部領域に配置され、
前記第２接合部は、前記端部領域の内側に配置されていることを特徴とする請求項２に記載の電子装置。
【請求項５】
前記溶融金属層は、溶融はんだ層であり、
前記金属体に含まれるポーラス金属は、はんだとの反応性が銅よりも小さい金属材料で形成されていることを特徴とする請求項１〜４のいずれか１項に記載の電子装置。
【請求項６】
第１の接合対象体に設けられたポーラス金属の位置合わせ端子の上に、第２の接合対象体に設けられた接合端子の先端のバンプを仮搭載し、
リフローにより前記バンプを前記位置合わせ端子の表面で溶融させて前記第１の接合対象体と前記第２の接合対象体の水平方向の位置を調整し、
前記バンプの溶融金属を前記ポーラス金属の内部に含浸させて前記第１の接合対象体と前記第２の接合対象体の間の空間の高さを低減して、前記第１の接合対象体の電極接続端子と、前記第２の接合対象体の電極接続端子を接続する、
ことを特徴とする電子装置の製造方法。
【請求項７】
前記リフローを継続して、前記第１の接合対象体の電極接続端子と、前記第２の接合対象体の電極接続端子を溶融接続することで、前記第１の接合対象体と前記第２の接合対象体の水平方向の位置を二次的に調整することを特徴とする請求項６に記載の電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置、及び電子装置の製造方法に関する。
【背景技術】
【０００２】
電子装置の高性能化に伴って、集積回路チップなどの電子部品に接続される電極接続端子の数が増加する一方で、端子間のピッチは狭くなっている。電極接続端子の接合方法には、低融点はんだの溶融接続、表面処理を施した銅（Ｃｕ）の電極端子同士を直接接合する方法などがある。通常、電極接続端子の位置合わせは、位置合わせマークを可視光または赤外光により光学的に検出することで行われている。位置合わせマークの検出にしたがって、接合対象の電子部品をフリップチップボンダ等を用いて基板と垂直方向に積層（スタック）する。このときの位置合わせ精度は、光学的検出精度や積層を行う装置の機械的精度に制約される。
【０００３】
２つの基板を接近させて位置合わせマーク内で位置合わせ用金属バンプを押し潰し、次いで更に両者の基板を接近させて受光部上の金属バンプ、および入力部上の金属バンプ間を加圧して結合させる方法が提案されている（たとえば、特許文献１参照）。また、電極パッド間を接続する接合体として、複数の金属粒子を隙間を有した状態で一体化した金属粒子集合体と、金属粒子集合体の隙間を埋めたはんだを用いる構成が知られている（たとえば、特許文献２参照）。接続用バンプの高さばらつきを吸収できるように、接続用バンプの構造の一部を潰れやすい多孔質金属で形成する構成も知られている（たとえば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平３−２１４６２９号公報
【特許文献１】特開２０１３−９３５５９号公報
【特許文献２】特開２００３−１７４０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
位置合わせ精度よりも細かいピッチで作製された電極接続端子同士を従来の方法で接合すると、位置ずれ、隣接端子との接触などが発生し、接合歩留りと接続の信頼性が低下する。
【０００６】
本発明は、高い位置合わせ精度と接続信頼性を有する接合技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
一つの態様では、電子装置は、
第１の接合対象体と、
前記第１の接合対象体の上に積層された第２の接合対象体と、
前記第１の接合対象体と前記第２の接合対象体を接合する第１接合部と
を有し、前記第１接合部は、前記第１の接合対象体に配置されたポーラス金属の内部に溶融金属が含浸された金属体と、前記第２の接合対象体に接続される金属ピラーと、前記金属体と前記金属ピラーの間を接続する溶融金属層とを有する。
【発明の効果】
【０００８】
一つの側面として、高い位置合わせ精度と接続信頼性を有する接合技術が実現される。
【図面の簡単な説明】
【０００９】
【図１】実施形態の電子装置の一例を示す概略図である。
【図２】端部領域での接合前と接合後の状態を示す図である。
【図３】第１電子部品に配置された位置合わせ端子と電極接続端子の配置例を示す図である。
【図４】実施形態の電子装置の製造工程図である。
【図５】実施形態の電子装置の製造工程図である。
【図６】実施例１及び２の電子装置の製造工程図である。
【図７】実施例１及び２の電子装置の製造工程図である。
【発明を実施するための形態】
【００１０】
図１は、実施形態の電子装置１の概略図である。電子装置１は、第１電子部品１０と第２電子部品２０が部品接合部１０２で電気的に接続され、かつ位置合わせ接合部１００によって接合されている。第１電子部品１０は第１の接合対象体の一例であり、たとえばＬＳＩ（Large-Scaled  Integration：大規模集積回路）、ＦＰＧＡ（Field  Programmable  Gate  Array：フィールドプログラマブルゲートアレイ）等の集積回路チップである。第２電子部品２０は、第２の接合対象体の一例であり、たとえば他の集積回路チップ、または中継基板（インタポーザ）である。部品接合部１０２は、狭ピッチで配列された複数のマイクロバンプ接続体１０１を含み、各マイクロバンプ接続体１０１で第１電子部品１０と第２電子部品２０の間の電気的な接続がとられている。
【００１１】
実施形態の特徴として、第１電子部品１０と第２電子部品２０は、ポーラス（多孔質）金属を利用した位置合わせ接合部１００のセルフアライメントにより一次的に位置合わせされた状態で、狭ピッチのマイクロバンプ接続体１０１による電気接続がとられている。別の特徴として、一次的に位置合わせされた第１電子部品１０と第２電子部品２０の電極接続端子同士は、リフローによる二次的なセルフアライメントにより、さらに高精度に位置合わせされ、接続信頼性の高い部品接合部１０２が実現されている。
【００１２】
ポーラス金属を利用した位置合わせ接合部１００は、たとえば電子装置１の外周に沿った端部領域Ｅに配置されている。部品接合部１０２は、たとえば端部領域Ｅの内側に配置されている。
【００１３】
位置合わせ接合部１００は、一方の接合対象体（この例では第１電子部品１０）に接続された金属体１９と、他方の接合対象体（この例では第２電子部品２０）に接続された金属ピラー２２と、金属体１９と金属ピラー２２の間に位置する溶融金属層２４を有する。金属体１９は、第１電子部品１０に配置されたポーラス金属１４に溶融金属２４ｍが含浸されたものである。
【００１４】
ポーラス金属１４は、内部に多数の空孔１０４を有する。空孔１０４のサイズや密度はポーラス金属の形成過程で制御可能である。図１で用いられるポーラス金属１４は、ポーラスニッケル、ポーラスチタン、ポーラスタングステンなど、溶融金属層２４の材料と反応しにくい金属である。溶融金属層２４がはんだ材料である場合は、少なくともＣｕ（銅）よりもはんだとの反応性が小さいポーラス金属を用いる。溶融金属層２４は、表面張力が大きく、ポーラス金属１４よりも融点の低い金属材料で形成されている。
【００１５】
空孔１０４内に、溶融金属が含浸されることで金属体１９の機械的強度が向上し、第１電子部品１０と第２電子部品の機械的な接合強度が担保される。後述するように、位置合わせ接合部１００におけるポーラス金属１４への溶融金属の含浸と同時に、第１電子部品１０と第２電子部品２０の電極端子同士が位置合わせされ接合されて、部品接合部１０２が形成される。これにより、第１電子部品１０と第２電子部品２０の間の電気的な接続の信頼性が担保されている。
【００１６】
部品接合部１０２の径は、位置合わせ接合部１００の径よりも小さい。また、部品接合部のマイクロバンプ接続体１０１は、位置合わせ接合部１００の径以下のピッチで配列されている。実施形態の位置合わせ接合部１００は、狭ピッチで配列された電極接続端子を有する電子部品の接合に特に有利であるが、この例に限定されない。たとえば、２枚のプレートが狭い空間を挟んで平行に維持される平行平板型の流体測定器などの電子装置にも適用可能である。
【００１７】
図２は、端部領域Ｅでの接合前と接合後の状態を示す図である。図２（Ａ）は接合前の状態であり、第１電子部品１０上に第２電子部品２０が位置合わせされて仮搭載されている。第１電子部品１０は、基板１１上に配置されたポーラス金属１４の位置合わせ端子１５を有する。ポーラス金属１４の位置合わせ端子１５は、多孔質めっき法により直接基板１１上に成長する、焼結スペーサ法により形成されたポーラス金属を加工して基板１１に配置するなど、任意の手法で形成することができる。また、ナノポーラスニッケルなど、１０μｍ〜数十μｍの厚さのポーラス金属シートを利用してもよい。多孔質めっき法を用いる場合は、めっき時の攪拌条件を制御して空孔１０４（図１参照）の密度を変えることができる。また、めっき時の電流密度条件の制御により空孔１０４の径を変えることができる。
【００１８】
第２電子部品２０は、基板２１に配置された接合端子２５を有する。接合端子２５は金属ピラー２２と、金属ピラー２２の先端に配置されるバンプ２３を有する。バンプ２３に用いられる金属材料は低融点で表面張力の大きい金属であることが望ましく、ＳｎＡｇ（スズ−銀）、ＩｎＳｎ（インジウムスズ）、Ｉｎ（インジウム）等が用いられる。
【００１９】
仮搭載で、接合端子２５のバンプ２３が、第１電子部品１０の位置合わせ端子１５の表面に接して配置される。仮搭載では、バンプ２３の中心は必ずしも位置合わせ端子１５の中心と一致していなくてもよい。後述するように、リフロー時に溶融金属の表面張力により、バンプ２３は位置合わせ端子１５に対して自己整合的に位置合わせされるので、バンプ２３の頂点が位置合わせ端子１５の表面に接していればよい。
【００２０】
端部領域Ｅに配置される金属ピラー２２は、第２電子部品２０の電極接続端子の電極材料と同じ材料で形成されていてもよいし、異なる材料で形成されていてもよい。金属ピラー２２は、単層または２層以上の積層構造を有していてもよい。バンプ２３は、第２電子部品２０の電極接続端子のはんだバンプと同じ材料で形成されていてもよいし、異なる材料で形成されていてもよい。異なる材料で形成する場合は、バンプ２３の融点を電極接続端子のはんだバンプの融点よりも低く設定する。
【００２１】
仮搭載時の第１電子部品１０と第２電子部品２０の間の空間の高さは、位置合わせ端子１５の高さと接合端子２５の高さを合わせた高さｈ１である。
【００２２】
図２（Ｂ）は、接合後の状態を示す。仮搭載の後、リフローにより接合端子２５が位置合わせ端子１５に自己整合的に位置合わせされ、接合される。位置合わせ端子１５に用いられるポーラス金属１４の融点は、バンプ材料の融点よりも高く、リフロー温度で内部に空孔１０４が維持される。バンプ２３の金属材料はリフロー温度で溶融し、溶融金属の表面張力でバンプ２３の中心領域と位置合わせ端子１５の中心領域が整合する。
【００２３】
リフロー加熱を継続することで、溶融金属はポーラス金属１４の内部の空孔１０４に含浸し始め、バンプ形状が徐々に失われる。バンプ２３は、最終的には溶融金属層２４となって、円柱状の位置合わせ接合部１００の一部となる。ポーラス金属１４への溶融金属の含浸により、位置合わせ接合部１００の高さｈ２は、接合前の第１電子部品１０と第２電子部品２０の間の空間の高さｈ１よりも小さくなっている。また、ポーラス金属１４は、空孔１０４内に溶融金属が含浸された金属体１９になっている。
【００２４】
ポーラス金属１４の空孔率と空孔サイズは、最終的に求められる第１電子部品１０と第２電子部品の間の空間の高さ、位置合わせ端子１５のサイズ、接合端子２５のバンプ２３の体積などに基づいて、適宜設計される。
【００２５】
図３は、第１電子部品１０に配置された位置合わせ端子１５の配置例を示す。ポーラス金属で形成された位置合わせ端子１５は、基板１１の外周に沿った端部領域Ｅに、複数個配置されている。位置合わせ端子１５は、面内平坦性を担保するために、少なくとも基板１１の四隅に配置されている。基板１１のサイズによっては、四隅以外にも、追加の位置合わせ端子１５を配置してもよい。図３の例では、各辺の中央またはその近傍に追加の位置合わせ端子１５が配置されている。各辺で、コーナーの位置合わせ端子１５の間に２以上の位置合わせ端子１５を配置してもよい。これにより、基板の反りを防止することができる。
【００２６】
端部領域Ｅの内側の領域１２に、電極接続端子１８が形成されている。電極接続端子１８は、金属ピラー１６と金属ピラー１６の先端に配置されるはんだバンプ１７を有する。第１電子部品１０に形成される電極接続端子１８は、狭いピッチで配置される微細な端子であり、マイクロバンプとも呼ばれる。位置合わせ端子１５の径は、電極接続端子１８の径よりも大きく設定されている。これにより、位置合わせ端子１５を、電極接続端子１８の正確な接合を実現するための一次的な位置合わせに利用することができる。
【００２７】
基板１１の端部領域Ｅには、位置合わせ端子１５の他に、光学検出マーク１３が形成されている。可視光や赤外光により位置合わせマークを光学的に検出することで、第２電子部品２０が第１電子部品１０に対して位置合わせ積層される。端部領域Ｅに、光学検出マーク１３に加えて位置合わせ端子１５を配置することで、光学測定装置の光学検出精度、あるいはボンダ等の装置の機械的精度にかかわらず、第１電子部品１０と第２電子部品２０を精度良く位置合わせすることができる。
【００２８】
図４及び図５は、電子装置１の作製工程図である。図４（Ａ）で、第１電子部品１０の基板１１に形成された光学検出マーク１３に基づいて、第２電子部品２０が第１電子部品１０に位置合わせされる。第２電子部品２０は、端部領域Ｅに接合端子２５を有し、端部領域Ｅの内側に複数の電極接続端子２８が狭ピッチで配列されている。電極接続端子２８は、金属ピラー２６と、金属ピラー２６の先端のはんだバンプ２７を有する。第１電子部品１０と第２電子部品２０は、電極接続端子１８と電極接続端子２８が対向するように位置合わせされる。また、位置合わせ端子１５を有する第１電子部品１０が下側になるように配置される。
【００２９】
図４（Ｂ）で、第１電子部品１０の上に第２電子部品２０が仮搭載される。図４（Ａ）の位置合わせと図４（Ｂ）の仮搭載は、光学検出装置とフリップチップボンダ等の組み立て装置を用いて行ってもよいし、光学検出機能付きのフリップチップボンダを用いてもよい。仮搭載では、端部領域Ｅにおいて第２電子部品２０の接合端子２５が第１電子部品１０の位置合わせ端子１５に接するだけであり、電極接続端子１８と電極接続端子２８は接していない。すなわち、電極接続端子１８の高さと電極接続端子２８の高さの合計は、位置合わせ端子１５の高さと接合端子２５の高さの合計よりも小さい。第１電子部品１０と第２電子部品２０の間の空間の高さはｈ１となっている。
【００３０】
図４（Ｃ）で、還元雰囲気のリフロー炉で接合端子２５のバンプ２３が熔融する温度まで加熱する。位置合わせ端子１５上のバンプ２３が熔融し、溶融金属の表面張力により第１電子部品１０と第２電子部品２０の水平方向の位置が調整される。これを「一次のセルフアライメント」と呼ぶ。
【００３１】
図５（Ａ）において、加熱を継続すると、溶融金属が位置合わせ端子１５のポーラス金属内に含浸されてバンプ２３の高さが減少し、電極接続端子２８と電極接続端子１８が接触する。この時点で、電極接続端子１８のはんだバンプ１７と、電極接続端子２８のはんだバンプ２７はすでに溶融を開始している。位置合わせ端子１５は、ポーラス金属内に溶融金属が含浸された金属体１９に変わりつつある。
【００３２】
図５（Ｂ）において、溶融金属の表面張力により、電極接続端子１８と電極接続端子２８が水平方向に自己整合的に位置合わせされ、かつ相互に接合される。これを「二次のセルフアライメント」と呼ぶ。これにより、第１電子部品と第２電子部品を電気的に接続する部品接合部１０２が形成される。端部領域Ｅでは、金属体１９と溶融金属層２４を含む位置合わせ接合部１００が形成されている。ポーラス金属内への溶融金属の含浸により、第１電子部品１０と第２電子部品２０の間の空間の高さは、ｈ２となっている（ｈ２＜ｈ１）。
【００３３】
溶融金属の表面張力を利用して二段階の位置調整を行うことで、光学的な位置合わせ精度以上の接合精度が実現される。電子装置の製造過程で用いられるボンダの機械的位置合わせ精度や光学検出精度に拠らず、狭ピッチで配列される微細な電極接続端子同士を確実に接合することができ、接続信頼性の高い接合部が得られる。
【００３４】
位置合わせ接合部１００は、必ずしも端部領域のみに配置される必要はなく、内側領域の電極接続端子の少ない領域に配置されてもよい。位置合わせ接合部１００は、位置合わせの目的のみならず、電気接続を担う接合部として利用することができる。たとえば、電源電極、接地線として使用可能である。
【００３５】
次に、図６及び図７を参照して具体的な実施例を説明する。
【実施例１】
【００３６】
図６において、半導体素子基板３１に、厚さ５μｍの有機樹脂絶縁膜３２を形成し、フォトリソグラフィーにより電極に相当する位置に開口を形成する。このとき、位置合わせ端子３５を形成する位置にも開口を形成しておく。全面にシード層であるＴｉ／Ｃｕ層を形成した後に、レジストを塗布し、マイクロバンプが形成される位置に開口を形成する。電界めっき法により、開口内に高さ１０μｍのＣｕピラー３３を形成する。Ｃｕピラー３３上に、１μｍ厚のＮｉ層３６と、２μｍ厚のＳｎＡｇはんだ層を形成する。
【００３７】
レジストを剥離し、リフロー加熱することでＳｎＡｇはんだバンプ３４が形成される。リフローにより、はんだバンプ３４の高さは３μｍになっている。これにより電極接続端子３７が形成される。電極接続端子３７のピッチＰ１は２０μｍ、ＳｎＡｇはんだバンプ３４の直径φ２は１０μｍである。
【００３８】
その後、全面にめっきレジストを塗布し、位置合わせ端子３５を配置する箇所に直径２０μｍの開口を形成する。開口内に、先に形成されていたＴｉ／Ｃｕのシード層が露出する。多孔質めっき法により、開口内にポーラスニッケルを成長する。多孔質めっきでは、ニッケルめっき浴に、多孔質膜形成用の添加剤を１リットル当たり数ミリリットルの濃度で添加し、めっきの攪拌条件を制御して空孔率が５０％のポーラスニッケルを成長する。ポーラスニッケルの半導体素子基板３１からの厚さは１７μｍとする。その後、めっきレジストを剥離し、２４０℃のリフローにより、直径φ１が２０μｍの位置合わせ端子３５を形成する。これにより、電子部品３０が得られる。
【００３９】
一方、半導体素子基板４１に、厚さ５μｍの有機樹脂絶縁膜４２を形成し、フォトリソグラフィーにより電極に相当する位置に開口を形成する。このとき、接合端子４５を形成する位置にも開口を形成しておく。全面にシード層としてのＴｉ／Ｃｕ層を形成した後にレジストを塗布し、マイクロバンプと接合端子４５が形成される位置に開口を形成する。マイクロバンプ用の開口の径を１０μｍ、接合端子４５用の開口の径を２０μｍとする。電界めっき法により、マイクロバンプ用の開口内に、高さ１０μｍのＣｕピラー５３を形成する。Ｃｕピラー５３上に、１μｍ厚のＮｉ層５６と、２μｍ厚のＳｎＡｇはんだ層を形成する。接合端子４５用の開口内には、高さ１０μｍのＣｕピラー４３と、１μｍ厚のＮｉ層４６と、１０μｍ厚のＳｎＡｇはんだ層を成長する。ＳｎＡｇはんだ層が２μｍ成長した時点で、いったん半導体素子基板４１をＳｎＡｇめっき浴から引き上げてマイクロバンプ用の開口をレジストで塞ぎ、接合端子４５用の開口内にさらにＳｎＡｇはんだ層を成長する。接合端子４５用のＳｎＡｇはんだ層が１０μｍに成長したら、めっき浴から引き上げてレジストを剥離し、リフローする。リフローにより、高さ３μｍのはんだバンプ５４を有する電極接続端子５７と、高さ１５μｍのバンプ４４を有する接合端子４５が同時に形成され、電子部品４０が得られる。
【００４０】
電極接続端子５７のピッチＰ１は２０μｍ、ＳｎＡｇはんだバンプ３４の直径φ２は１０μｍである。接合端子４５のバンプ４４の直径は２０μｍである。
【００４１】
図７（Ａ）で、フリップチップボンダで電子部品３０上に電子部品４０を仮搭載する。仮搭載の位置合わせ精度はフリップチップボンダの機械的精度と位置合わせマークの光学検出精度に依存し、この例では水平方向の位置合わせ精度は２〜５μｍである。仮搭載された電子部品３０と電子部品４０を還元雰囲気でリフロー加熱する。リフロー初期の段階では、位置合わせ端子３５に接触しているバンプ４４のはんだのみが溶融し、電子部品３０と電子部品４０の間で水平方向の位置調整が行われる。この一次のセルフアライメントによる位置合わせ精度は１μｍである。
【００４２】
図７（Ｂ）で、バンプ４４の溶融はんだが、位置合わせ端子３５を形成するポーラスニッケルの内部に含浸することで電子部品３０と電子部品４０の間の空間の高さが減少し、電極接続端子３７と電極接続端子５７が接触する。また、電極接続端子３７のはんだバンプ３４と、電極接続端子５７のはんだバンプ５４が溶融して、表面張力により自動的に水平方向の位置調整が行われる。この二次のセルフアライメントにより、電子部品３０と電子部品４０は位置合わせ精度が１μｍ以下で接合される。最終的に、接合端子３５は溶融金属が含浸された金属体３９となり、バンプ４４は溶融金属層４８となって、位置合わせ接合部６０が形成される。また、電極接続端子３７と電極接続端子５７が相互接続されて、マイクロバンプ接続体６１が形成される。電子部品３０と電子部品４０の間の空間の高さはｈ２（ｈ２＜ｈ１）となっている。
【実施例２】
【００４３】
実施例２では、実施例１よりもさらに微細なマイクロバンプ同士を接合する。図６において、半導体素子基板３１上の有機樹脂絶縁膜３２に、フォトリソグラフィーにより電極に相当する位置に開口を形成して、Ｔｉ／Ｃｕのシード層を形成する。その後、レジストを塗布し、マイクロバンプが形成される位置に、２μｍピッチで複数の開口を形成する。電界めっき法により、開口内に高さ１μｍのＣｕピラー３３を形成する。Ｃｕピラー３３上に、０．５μｍ厚のＮｉ層３６と、１μｍ厚のＳｎＡｇはんだ層を形成する。
【００４４】
レジストを剥離し、リフロー加熱することで高さ１．５μｍのＳｎＡｇはんだバンプ３４を形成して電極接続端子３７を得る。電極接続端子３７のピッチＰ１は２μｍ、ＳｎＡｇはんだバンプ３４の直径φ２は２μｍである。
【００４５】
その後、全面にめっきレジストを塗布し、位置合わせ端子３５を配置する箇所に直径１０μｍの開口を形成する。多孔質めっき法により、開口内にポーラスニッケルを空孔率５０％で成長する。ポーラスニッケルの膜厚は、半導体素子基板３１の表面から１．５μｍである。その後、めっきレジストを剥離し、リフローを行って、直径φ１が１０μｍの位置合わせ端子３５を形成する。
【００４６】
一方、半導体素子基板４１上の有機樹脂絶縁膜４２に、フォトリソグラフィーにより電極に相当する位置に開口を形成する。このとき、接合端子４５を形成する位置にも開口を形成しておく。全面にＴｉ／Ｃｕシード層を形成した後にレジストを塗布し、マイクロバンプと接合端子４５が形成される位置に開口を形成する。マイクロバンプ用の開口の径を１μｍ、接合端子４５用の開口の径を１０μｍとする。電界めっき法により、マイクロバンプ用の開口内に、高さ１０μｍのＣｕピラー５３を形成する。Ｃｕピラー５３上に、１μｍ厚のＮｉ層５６と、２μｍ厚のＳｎＡｇはんだ層を形成する。接合端子４５用の開口内には、高さ１μｍのＣｕピラー４３と、０．５μｍ厚のＮｉ層４６と、１μｍ厚のＳｎＡｇはんだ層を成長する。ＳｎＡｇはんだ層が１μｍ成長した時点で、いったん半導体素子基板４１をＳｎＡｇめっき浴から引き上げて、マイクロバンプ用の開口をレジストで塞ぎ、接合端子４５用の開口内にさらにＳｎＡｇはんだ層を成長する。接合端子４５用のＳｎＡｇはんだ層が４μｍに成長したら、めっき浴から引き上げてレジストを剥離し、リフローする。リフローにより、高さ１．５μｍのはんだバンプ５４を有する電極接続端子５７と、高さ６μｍのバンプ４４を有する接合端子４５が同時に形成され、電子部品４０が得られる。
【００４７】
電極接続端子５７のピッチＰ１は２μｍ、ＳｎＡｇはんだバンプ３４の直径φ２は１μｍである。接合端子４５のバンプ４４の直径は１０μｍである。
【００４８】
図７（Ａ）で、フリップチップボンダで電子部品３０上に電子部品４０を仮搭載する。仮搭載の位置合わせ精度はフリップチップボンダの機械的精度と位置合わせマークの光学検出精度に依存し、この例では水平方向の位置合わせ精度は２〜５μｍである。仮搭載された電子部品３０と電子部品４０を還元雰囲気でリフロー加熱する。リフロー初期の段階では、位置合わせ端子３５に接触しているバンプ４４のはんだのみが溶融し、電子部品３０と電子部品４０の間で水平方向の位置調整が行われる。この一次のセルフアライメントによる位置合わせ精度は０．５μｍである。
【００４９】
図７（Ｂ）で、バンプ４４の溶融はんだが接合端子３５を形成するポーラスニッケルの内部に含浸することで、電子部品３０と電子部品４０の間の空間の高さが減少し、電極接続端子３７と電極接続端子５７が接触する。電極接続端子３７のはんだバンプ３４と、電極接続端子５７のはんだバンプ５４が溶融して、表面張力により水平方向の位置調整が行われる。この二次のセルフアライメントにより、電子部品３０と電子部品４０は位置合わせ精度が０．１μｍ以下で接合される。
【００５０】
以上、実施形態に基づいて本発明を説明したが、本発明は上記の例に限定されない。実施形態の接合方法と接合構造は、半導体チップ間の接合だけではなく、素子基板にあらかじめシリコン貫通ビア（ＴＳＶ：Through  Silicon  Via）が形成された半導体素子やインターポーザーを用いた３次元実装、２．５次元実装等の高密度実装にも適用できる。ポーラス金属に溶融金属が含浸された位置合わせ接合部を、電気的な接続に用いる場合は、電子装置のサイズを小さく維持して機能性を増やすことができる。
【００５１】
位置合わせ接合部の形状は円筒形に限定されず、断面が矩形の多角形の柱状接合部、電子部品の外周の少なくとも一部に沿って延びる壁状の接合部などであってもよい。壁状の位置合わせ接合部が用いられる場合は、電子部品のマイクロバンプは、位置合わせ接合部の幅以下のピッチで配列されている。位置合わせ接合部の形状がどのような場合も、ポーラス金属の位置合わせ端子の表面で接合端子のバンプを溶融させることで、接合対象体同士を一次的に位置合わせする。その後のポーラス金属内部へのバンプの溶融金属の含浸により電気的な接続を担う電極接続端子同士を、光学検出精度または機械的位置合わせ精度以上の精度で接触させて、自己整合的な位置合わせを行わせる。これにより狭ピッチの電極接続端子同士を高い位置精度で接合する。
【００５２】
また、電子装置は、第１電子部品１０と第２電子部品２０の積層だけではなく、２つ以上の電子デバイスまたはチップを基板と垂直方向に実装する３次元実装や、インタポーザを用いて積層する２．５次元実装にも適用される。
【００５３】
以上の説明に対し、以下の付記を呈示する。
（付記１）
第１の接合対象体と、
前記第１の接合対象体の上に積層された第２の接合対象体と、
前記第１の接合対象体と前記第２の接合対象体を接合する第１接合部と、
を有し、
前記第１接合部は、前記第１の接合対象体に配置されたポーラス金属の内部に溶融金属が含浸された金属体と、前記第２の接合対象体に接続される金属ピラーと、前記金属体と前記金属ピラーの間を接続する溶融金属層とを有する
ことを特徴とする電子装置。
（付記２）
前記第１の接合対象体と前記第２の接合対象体を電気的に接続する第２接合部、
をさらに有し、
前記第２接合部は、前記第１接合部の径以下のピッチで配列された複数のマイクロバンプ接続体を有することを特徴とする付記１に記載の電子装置。
（付記３）
前記第１接合部は、前記第１の接合対象体と前記第２の接合対象体の積層体の少なくとも四隅に配置されていることを特徴とする付記１または２に記載の電子装置。
（付記４）
前記第１接合部は、前記第１の接合対象体と前記第２の接合対象体の積層体の外周に沿った端部領域に配置され、
前記第２接合部は、前記端部領域の内側に配置されていることを特徴とする付記２に記載の電子装置。
（付記５）
前記溶融金属層は、溶融はんだ層であり、
前記金属体に含まれるポーラス金属は、はんだとの反応性が銅よりも小さい金属材料で形成されていることを特徴とする付記１〜４のいずれかに記載の電子装置。
（付記６）
前記第１接合部は、前記第１の接合対象体と前記第２の接合対象体の間の電気的な接続に用いられることを特徴とする付記１〜５のいずれかに記載の電子装置。
（付記７）
前記第１接合部は、前記第１の接合対象体と前記第２の接合対象体の間の電気的な接続に寄与しないことを特徴とする付記１〜５のいずれかに記載の電子装置。
（付記８）
第１の接合対象体に設けられたポーラス金属の位置合わせ端子の上に、第２の接合対象体に設けられた接合端子の先端のバンプを仮搭載し、
リフローにより前記バンプを前記位置合わせ端子の表面で溶融させて前記第１の接合対象体と前記第２の接合対象体の水平方向の位置を調整し、
前記バンプの溶融金属を前記ポーラス金属の内部に含浸させて前記第１の接合対象体と前記第２の接合対象体の間の空間の高さを低減して、前記第１の接合対象体の電極接続端子と、前記第２の接合対象体の電極接続端子を接続する、
ことを特徴とする電子装置の製造方法。
（付記９）
前記リフローを継続して、前記第１の接合対象体の電極接続端子と、前記第２の接合対象体の電極接続端子を溶融接続することで、前記第１の接合対象体と前記第２の接合対象体の水平方向の位置を二次的に調整することを特徴とする付記８に記載の電子装置の製造方法。
（付記１０）
前記第１の接合対象体の電極接続端子を形成した後に、前記位置合わせ端子を多孔質めっき法により形成することを特徴とする付記８または９に記載の電子装置の製造方法。
（付記１１）
前記第２の接合対象体の電極接続端子の形成と同じプロセスで、前記接合端子を形成することを特徴とする付記８〜１０のいずれかに記載の電子装置の製造方法。
【符号の説明】
【００５４】
１  電子装置
１０、３０  第１電子部品
１４  ポーラス金属
１５、３５  位置合わせ端子
１６、２２、２６  金属ピラー
１７、２７  はんだバンプ
１８、２８  電極接続端子
１９、３９  金属体
２０、４０  第２電子部品
２３、４４  バンプ
２４、４８  溶融金属層
２５  接合端子
６０、１００  位置合わせ接合部（第１接合部）
６１、  １０１  マイクロバンプ接続体
１０２  部品接合部（第２接合部）
１０４  空孔
【図１】
2018160589.tif 000003
【図２】
2018160589.tif 000004
【図３】
2018160589.tif 000005
【図４】
2018160589.tif 000006
【図５】
2018160589.tif 000007
【図６】
2018160589.tif 000008
【図７】
2018160589.tif 000009