【事件の表示】
　特許第３０５０８６２号「遊技機」の請求項１乃至１０に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３０５０８６２号の請求項１乃至９に係る特許を取り消す。
【理　由】
１．手続の経緯
　本件特許第３０５０８６２号の請求項１乃至１０に係る発明は、平成１１年１月１３日に特許出願され、平成１２年３月３１日にその設定登録がなされ、その後、弓桁忠、東信雄、及び菊池淑乃より特許異議の申立てがなされ、平成１３年４月１７日付けで取消理由通知がなされ、その指定期間内である平成１３年６月２６日に訂正請求がなされたものである。
　　　　
２．訂正の適否についての判断
　（１）訂正の内容
　i．訂正事項ａ
　特許請求の範囲の請求項１中の、
「遊技の進行を制御する遊技制御手段を搭載した遊技制御基板」、「前記遊技制御基板におけるコマンド出力部は論理レベルが確定するＣＭＯＳ論理ＩＣを含み」を、それぞれ、「遊技の進行を制御するマイクロコンピュータを含む遊技制御手段およびマイクロコンピュータの外に設けられたコマンド出力部を搭載した遊技制御基板」、「前記遊技制御基板における前記コマンド出力部は前記マイクロコンピュータからのコマンドを出力する出力ポートと出力ドライバとを含み、前記出力ドライバは論理レベルが確定するＣＭＯＳ論理ＩＣで構成され」と訂正する。
　ii．訂正事項ｂ
　特許請求の範囲の請求項２中の、
「遊技の進行を制御する遊技制御手段を搭載した遊技制御基板」、「前記遊技制御基板におけるコマンド出力部は論理レベルが確定するＴＴＬ論理ＩＣを含み」を、それぞれ、「遊技の進行を制御するマイクロコンピュータを含む遊技制御手段およびマイクロコンピュータの外に設けられたコマンド出力部を搭載した遊技制御基板」、「前記遊技制御基板における前記コマンド出力部は前記マイクロコンピュータからのコマンドを出力する出力ポートと出力ドライバとを含み、前記出力ドライバは論理レベルが確定するＴＴＬ論理ＩＣで構成され」と訂正する。
　iii．訂正事項ｃ
　特許請求の範囲の請求項５を削除するとともに、請求項６乃至１０を請求項５乃至９に繰り上げる。
　iv．訂正事項ｄ
　繰り上げた特許請求の範囲の請求項９中の、
「サブ基板は、マイクロプロセッサが搭載されている全ての基板である」を、「サブ基板は複数あり、サブ基板は、遊技制御基板以外の基板であって、マイクロコンピュータが搭載されている全ての基板である」と訂正する。
　v．訂正事項ｅ
　特許明細書の【課題を解決するための手段】にかかる段落【００１３】中の、
「遊技の進行を制御する遊技制御手段を搭載した遊技制御基板」、「遊技制御基板におけるコマンド出力部は論理レベルが確定するＣＭＯＳ論理ＩＣを含み」を、それぞれ、「遊技の進行を制御するマイクロコンピュータを含む遊技制御手段およびマイクロコンピュータの外に設けられたコマンド出力部を搭載した遊技制御基板」、「遊技制御基板におけるコマンド出力部はマイクロコンピュータからのコマンドを出力する出力ポートと出力ドライバとを含み、出力ドライバは論理レベルが確定するＣＭＯＳ論理ＩＣで構成され」と訂正し、
　段落【００１４】中の、
「遊技の進行を制御する遊技制御手段を搭載した遊技制御基板」、「遊技制御基板におけるコマンド出力部は論理レベルが確定するＴＴＬ論理ＩＣを含み」を、それぞれ、「遊技の進行を制御するマイクロコンピュータを含む遊技制御手段およびマイクロコンピュータの外に設けられたコマンド出力部を搭載した遊技制御基板」、「遊技制御基板におけるコマンド出力部はマイクロコンピュータからのコマンドを出力する出力ポートと出力ドライバとを含み、出力ドライバは論理レベルが確定するＴＴＬ論理ＩＣで構成され」と訂正し、
　段落【００１６】及び【００１７】の内容を新たに段落【００１５】及び【００１６】の内容とし、
　段落【００１８】を削除し、段落【００１９】乃至【００２１】の内容を新たに段落【００１７】乃至【００１９】の内容とし、
　段落【００２２】の「遊技制御基板およびサブ基板は、遊技制御手段およびサブ基板の制御手段の内部でも情報が論理反転しないように構成されていてもよい。」を、段落【００２０】として「遊技制御手段およびサブ基板の制御手段の内部で情報は論理反転しないように構成されていてもよい。」と訂正し、
　段落【００２７】の「そして、サブ基板は、遊技制御基板以外のマイクロプロセッサが搭載されている全ての基板であってもよい。」を、段落【００２１】として「そして、サブ基板は複数あり、サブ基板は、遊技制御基板以外のマイクロコンピュータが搭載されている全ての基板であってもよい。」と訂正する。
　vi．訂正事項ｆ
　特許明細書の【発明の効果】にかかる段落【０１６０】の「以上のように、本発明によれば、遊技機を、遊技制御基板におけるコマンド出力部が論理レベルが確定する論理回路を含み、サブ基板におけるコマンド入力部が単方向に信号を伝達可能なＣＭＯＳ論理ＩＣまたはＴＴＬ論理ＩＣを含むように構成したので、遊技制御基板と他の基板とがケーブル接続されない状態でも、遊技制御基板から他の制御基板に出力される信号出力状態を問題なく検査することができる効果がある。」を、段落【０１５４】として「以上のように、本発明によれば、遊技機を、遊技制御基板におけるコマンド出力部がマイクロコンピュータからのコマンドを出力する出力ポートと出力ドライバとを含み、出力ドライバが論理レベルが確定するＣＭＯＳ論理ＩＣまたはＴＴＬ論理ＩＣで構成され、サブ基板におけるコマンド入力部が単方向に信号を伝達可能な論理回路を含むように構成したので、遊技制御基板と他の基板とがケーブル接続されない状態でも、遊技制御基板から他の制御基板に出力される信号出力状態を問題なく検査することができる効果がある。また、遊技制御基板における前記コマンド出力部が、出力ポートと出力ドライバとを含む構成であるから、コマンド出力部が２段階構成になって、外部からの不正信号の入力をより効果的に防止できる。」と訂正し、
　段落【０１６１】乃至【０１６４】の内容を新たに段落【０１５５】乃至【０１５８】の内容とし、
　段落【０１６５】を削除し、段落【０１６６】乃至【０１６８】の内容を新たに段落【０１５９】乃至【０１６１】の内容とし、
　段落【０１６９】の「遊技制御基板およびサブ基板が、遊技制御手段およびサブ基板の制御手段の内部でも情報が論理反転しないように構成されている場合には、さらに設計のしやすい遊技機を実現できる。」を、段落【０１６２】として「遊技制御手段およびサブ基板の制御手段の内部で情報は論理反転しないように構成されている場合には、さらに設計のしやすい遊技機を実現できる。」と訂正し、
　段落【０１７４】の内容を新たに段落【０１６３】の内容とするとともに、当該段落中の「マイクロプロセッサ」を「マイクロコンピュータ。」と訂正する。
　　　
　（２）訂正の目的の適否、新規事項の有無及び拡張変更の存否
　上記訂正事項ａ及びｂは、特許明細書の特許請求の範囲の請求項１及び２に記載されていた発明を「マイクロコンピュータを含む遊技制御手段」及び「マイクロコンピュータの外に設けられたコマンド出力部を搭載した遊技制御基板」に具体化限定するとともに、請求項５に記載されていた事項を付加して限定しようとするものであるから、特許請求の範囲の減縮を目的とするものであり、また、上記訂正事項ｃは、特許請求の範囲の請求項５の削除であるから特許請求の範囲の減縮を目的とするものであり、ついで、上記訂正事項ｄは、特許明細書の特許請求の範囲の請求項１０の記載のサブ基板は遊技制御基板以外の基板であることを明りょうにするための訂正であり、さらに、上記訂正事項ｅ及びｆは、特許請求の範囲の請求項１乃至１０の減縮及び明りょうでない記載の釈明に伴って、訂正された特許請求の範囲の記載と発明の詳細な説明の記載とを整合させるため、課題を解決するための手段及び発明の効果を訂正する、明りょうでない記載の釈明を目的とするものであり、そして、これらの訂正事項ａ乃至ｆは、特許明細書に記載された事項の範囲内において訂正するものであるから新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し又は変更するものでもない。
　　　
　（３）むすび
　したがって、上記訂正は特許法第１２０条の４第２項及び第３項で準用する特許法第１２６条第２項及び第３項の規定に適合するので、当該訂正を認める。
　　　　
３．特許異議申立てについての判断
　（１）本件特許発明
　訂正により特許明細書の特許請求の範囲の請求項５が削除されるとともに請求項６乃至１０が請求項５乃至９に繰り上げられたので、訂正後の本件請求項１乃至９に係る発明は、その訂正明細書及び図面の記載からみて、その特許請求の範囲の請求項１乃至９に記載された以下の事項により特定されるものである。
　【請求項１】　表示状態が変化可能な複数の表示領域を有する可変表示部を含み、変動開始の条件の成立に応じて前記表示領域に表示される識別情報の変動を開始し、識別情報の表示結果があらかじめ定められた特定表示態様となったことを条件として遊技者に所定の遊技価値が付与可能となる遊技機であって、遊技の進行を制御するマイクロコンピュータを含む遊技制御手段およびマイクロコンピュータの外に設けられたコマンド出力部を搭載した遊技制御基板と、前記遊技制御手段からのコマンドを受信して受信したコマンドに応じて遊技機を構成する各部の制御を行う制御手段が搭載されたサブ基板とを有し、前記遊技制御基板における前記コマンド出力部は前記マイクロコンピュータからのコマンドを出力する出力ポートと出力ドライバとを含み、前記出力ドライバは論理レベルが確定するＣＭＯＳ論理ＩＣで構成され、前記サブ基板における前記遊技制御基板からのコマンドを受信するコマンド入力部は単方向に信号を伝達可能な論理回路で構成されていることを特徴とする遊技機。
　【請求項２】　表示状態が変化可能な複数の表示領域を有する可変表示部を含み、変動開始の条件の成立に応じて前記表示領域に表示される識別情報の変動を開始し、識別情報の表示結果があらかじめ定められた特定表示態様となったことを条件として遊技者に所定の遊技価値が付与可能となる遊技機であって、遊技の進行を制御するマイクロコンピュータを含む遊技制御手段およびマイクロコンピュータの外に設けられたコマンド出力部を搭載した遊技制御基板と、前記遊技制御手段からのコマンドを受信して受信したコマンドに応じて遊技機を構成する各部の制御を行う制御手段が搭載されたサブ基板とを有し、前記遊技制御基板における前記コマンド出力部は前記マイクロコンピュータからのコマンドを出力する出力ポートと出力ドライバとを含み、前記出力ドライバは論理レベルが確定するＴＴＬ論理ＩＣで構成され、前記サブ基板における前記遊技制御基板からのコマンドを受信するコマンド入力部は単方向に信号を伝達可能な論理回路で構成されていることを特徴とする遊技機。
　【請求項３】　サブ基板のコマンド入力部はＣＭＯＳ論理ＩＣを含む請求項１または請求項２記載の遊技機。
　【請求項４】　サブ基板のコマンド入力部はＴＴＬ論理ＩＣを含む請求項１または請求項２記載の遊技機。
　【請求項５】　遊技制御基板とサブ基板との間では、遊技制御基板からサブ基板への方向にのみデータが転送可能である請求項１ないし請求項４記載の遊技機。
　【請求項６】　遊技制御基板のコマンド出力部は、遊技制御基板からサブ基板への方向にのみ信号を通過させる請求項５記載の遊技機。
　【請求項７】　遊技制御手段からサブ基板の制御手段に出力された情報は、遊技制御手段とサブ基板の制御手段との間で論理反転しない請求項１ないし請求項６記載の遊技機。
　【請求項８】　遊技制御手段およびサブ基板の制御手段の内部で情報は論理反転しない請求項７記載の遊技機。
　【請求項９】　サブ基板は複数あり、サブ基板は、遊技制御基板以外の基板であって、マイクロコンピュータが搭載されている全ての基板である請求項１ないし請求項８記載の遊技機。
　　　　
　（２）取消理由の概要 
　当審が平成１３年４月１７日付けで通知した取消理由は、本件請求項１乃至１０（その後、訂正請求により前記の請求項１乃至９に訂正された。）の発明は、刊行物である下記の第１引用例乃至第８引用例に記載された発明に基づいて当業者が容易に発明をすることができたものと認められので、本件請求項１乃至１０の発明についての特許は、特許法第２９条第２項の規定に違反してされたものであるから、取り消されるべきというものである。
　第１引用例．特開平１０−１１８２８１号公報（弓桁忠提示、甲第１号証）
　第２引用例．特開平９−２６２３５０号公報（東信雄提示、甲第１号証）
　第３引用例．特開昭６３−３３９２２号公報
　第４引用例．特開平４−１０５１０９号公報
　第５引用例．特開平５−２８３６０７号公報
　第６引用例．「基礎からのディジタルＩＣ」、(株)技術評論社発行、
　　　　　　　昭和６２年５月１０日初版第６刷、第８１〜１３０頁
　第７引用例．特開平８−２８９９６１号公報（菊池淑乃提示、甲第１号証）
　第８引用例．「ハイスピードＣＭＯＳデータブック」日本モトローラ(株)発行
　　　　　　　１９９６年１２月３０日第６版第２刷、第３４６〜３５０頁
　　　　　　　（東信雄提示、甲第３号証）
　　　
　（３）第１引用例に記載の発明
　i．第１引用例〔特開平１０−１１８２８１号公報〕には、以下の記載が認められる。
　「【請求項１】　遊技領域に打玉を打込んで遊技が行なわれる弾球遊技機を含む遊技用装置であって、前記弾球遊技機の遊技状態を制御する遊技制御手段と、前記遊技領域に設けられ、打玉が入賞可能な入賞領域と、該入賞領域に入賞した入賞玉に基づいて有価価値の付与動作を行なうために該入賞玉を処理する入賞玉処理装置と、前記有価価値の付与動作の制御を行なう価値付与動作制御手段とを含み、前記入賞玉処理装置は、入賞玉を検出する入賞玉検出手段を有し、前記遊技制御手段は、前記入賞玉検出手段が入賞玉を検出したことを条件として、入賞玉を検出した旨の入賞玉情報と当該入賞玉に対応して付与すべき有価価値の大きさを特定可能な付与価値情報とを前記価値付与動作制御手段に出力し、前記価値付与動作制御手段は、前記入賞玉情報と前記付与価値情報とが入力されたことを条件として、該付与価値情報に従った大きさの有価価値を付与する制御を行ない、
　前記遊技制御手段と前記価値付与動作制御手段との間での情報通信を、前記遊技制御手段から前記価値付与動作制御手段への一方向シリアル通信としたことを特徴とする、遊技用装置。」（第１引用例第２頁右欄第２〜２６行）、
　「【００１９】上記のように構成される遊技盤３０の遊技内容は、打玉が始動入賞口３４に入賞して始動入賞玉検出器４６をＯＮさせると、可変表示装置３３の回転ドラム機構が回転を開始し、一定時間（たとえば５秒）が経過したときにその回転を停止する。そして、停止時の可変表示装置３３に表示される図柄の組合せが予め定められた大当り図柄の組合せであるときに特定遊技状態（大当り遊技状態とも言う）となって可変入賞球装置３５の開閉板３６を一定時間（たとえば３０秒間）が経過するまで、または所定個数（たとえば１０個）の入賞玉が発生するまで開放する。そして、開閉板３６の開放中に打玉が特定入賞領域に入賞して特定入賞玉検出器３８をＯＮすると、継続権が発生し、再度開閉板３６の上記した開放動作を繰返す。この継続権の発生は、所定回数（たとえば１６回）許容される。したがって、大当り遊技状態になると、短い間に多量の入賞玉を獲得するチャンスがある。」（同第４頁右欄第３７行〜第５頁左欄第３行）、
　「【００６２】図１２は、払出制御回路基板１５２とカードユニット５０に設けられているカードユニット制御基板２１０ａと遊技制御基板１９９とに設けられている制御回路を示すブロック図である。」（同第１１頁右欄第２４〜２７行）、
　「【００６５】払出制御回路基板１５２には、フォトカプラで構成される信号回路２１６が設けられており、カードユニット制御用マイクロコンピュータ２１０と払出制御用マイクロコンピュータ２２０との間で、前記信号回路２１４，２１６を介して、ユニット接続信号（ＶＬ），ユニット動作信号（Ｂ　ＲＤＹ），玉貸要求信号（ＢＲＱ），玉貸完了信号（ＥＸＳ），Ｐ機動作信号（Ｐ　ＲＤＹ）の各信号が送受信される。」（同第１２頁左欄第８〜１５行）、
　「【００６８】遊技制御基板１９９には、ワンチップ化された遊技制御用マイクロコンピュータ２０２が設けられている。この遊技制御用マイクロコンピュータ２０２には、ＣＰＵ２０３，ＲＡＭ２０５，Ｉ／Ｏポート２０６，セキュリティ回路２０４等が設けられている。そして、ワンチップ化された遊技制御用マイクロコンピュータ２０２の外部にＲＯＭ２０７と、アドレスデコード回路２０８とが設けられている。」（同第１２頁右欄第３〜１０行）、
　「【００７０】前記ＲＯＭ２０７には、打玉がどの入賞領域に入賞したかに応じて払出すべき景品玉の数である賞球個数データが記憶されている。そして、入賞玉検出器１２２（図７参照）が入賞玉を検出してその検出信号がスイッチ回路２２９を介して遊技制御用マイクロコンピュータ２０２に入力されてくれば、遊技制御用マイクロコンピュータ２０２は、打玉が入賞した入賞領域に対応する賞球個数データをＲＯＭ２０７から読出して、信号回路２０９，２１７（ともにフォトカプラで構成されている）を介して払出制御用マイクロコンピュータ２２０に返信する。本実施例では、賞球個数信号は、図示するように４本の信号線からなる４ビットデータ（Ｄ０〜Ｄ３）の形で払出制御用マイクロコンピュータ２２０に伝送される。」（同第１２頁右欄第３４〜４７行）、
　「【０２４６】　【課題を解決するための手段の具体例の効果】　請求項１に関しては、遊技制御手段から価値付与動作制御手段への情報通信をシリアル通信にしたために、たとえばパラレル通信に比べて通信用信号線の本数を極力削減し得る。また、入賞玉に基づいた価値付与動作制御を行なうに際し、前記価値付与動作制御手段から前記遊技制御手段への情報の送信を何ら行なうことなく価値付与動作のための制御が行なわれ、価値付与動作制御手段側に異常が発生した場合に遊技制御手段が誤動作することを極力防止し得る。」（同第３３頁右欄第２〜１２行）。
　　　
　ii．第１引用例における前記摘示の記載及び図面１，１２図によれば、第１引用例には、以下の発明が記載されているものと認められる。
　「表示状態が変化可能な複数の表示領域を有する可変表示装置３３を含み、変動開始の条件の成立に応じて前記表示領域に表示される図柄の変動を開始し、図柄の表示結果があらかじめ定められた特定表示態様となったことを条件として遊技者に所定の遊技価値が付与可能となる遊技機であって、遊技の進行を制御する遊技制御用マイクロコンピュータ２０２および前記遊技制御用マイクロコンピュータ２０２の外に設けられたフォトカプラで構成された信号回路２０９を搭載した遊技制御基板１９９と、前記遊技制御用マイクロコンピュータ２０２からのコマンドを受信して受信したコマンドに応じて遊技機を構成する払出制御部の制御を行う払出制御用マイクロコンピュータ２２０が搭載された払出制御回路基板１５２とを有し、前記遊技制御基板１９９におけるコマンド出力部は前記遊技制御用マイクロコンピュータ２０２の内に設けられたＩ／Ｏポート２０６と前記遊技制御用マイクロコンピュータ２０２の外に設けられたフォトカプラで構成された信号回路２０９とからなり、前記払出制御回路基板１５２における前記遊技制御基板１９９からのコマンドを受信するコマンド入力部はフォトカプラで構成された信号回路２１７で構成されている遊技機。」（以下、「引用発明」という。）
　　　　
　（４）本件請求項１の発明と引用発明との対比検討
　i．本件請求項１の発明と引用発明との対比
　本件請求項１の発明と引用発明とを対比すると、引用発明における、「可変表示装置３３」、「遊技制御用マイクロコンピュータ２０２および信号回路２０９を搭載した遊技制御基板１９９」、「払出制御用マイクロコンピュータ２２０が搭載された払出制御回路基板１５２」は、それぞれ、本件請求項１の発明における、「可変表示部」、「マイクロコンピュータを含む遊技制御手段およびコマンド出力部を搭載した遊技制御基板」、「遊技機を構成する各部の制御を行う制御手段が搭載されたサブ基板」に相当する。
　また、引用発明における「遊技制御用マイクロコンピュータ２０２の内に設けられたＩ／Ｏポート２０６」は、本件請求項１の発明における「マイクロコンピュータの外に設けられたコマンド出力部に含まれる出力ポート」と対比して、いずれも出力ポート機能を実行する「出力ポート」である点で一致するとともに、引用発明における「フォトカプラで構成された信号回路２０９」は、本件請求項１の発明における「論理レベルが確定するＣＭＯＳ論理ＩＣ」と対比して、いずれも出力ドライバ機能を実行する「出力ドライバ」である点で一致するから、この限りにおいて引用発明における「Ｉ／Ｏポート２０６」と「フォトカプラで構成された信号回路２０９」とからなる「コマンド出力部」は、本件請求項１の発明における「出力ポート」と「出力ドライバ」とを含む「コマンド出力部」に相当する。
　さらに、引用発明における「フォトカプラで構成された信号回路２１７で構成されたコマンド入力部」は、フォトカプラの信号伝達特性により単方向に信号を伝達可能な構成としているので、本件請求項１の発明における「単方向に信号を伝達可能な論理回路で構成されているコマンド入力部」に相当する。
　そうすると、本件請求項１の発明と引用発明の両者は、以下の点でそれぞれ、一致ならびに相違するものと認められる。
　　　　
　ii．一致点及び相違点
　一致点．「表示状態が変化可能な複数の表示領域を有する可変表示部を含み、変動開始の条件の成立に応じて前記表示領域に表示される識別情報の変動を開始し、識別情報の表示結果があらかじめ定められた特定表示態様となったことを条件として遊技者に所定の遊技価値が付与可能となる遊技機であって、遊技の進行を制御するマイクロコンピュータを含む遊技制御手段およびマイクロコンピュータの外に設けられたコマンド出力部を搭載した遊技制御基板と、前記遊技制御手段からのコマンドを受信して受信したコマンドに応じて遊技機を構成する各部の制御を行う制御手段が搭載されたサブ基板とを有し、前記遊技制御基板における前記コマンド出力部は前記マイクロコンピュータからのコマンドを出力する出力ポートと出力ドライバとを含み、前記出力ドライバは論理レベルが確定するＣＭＯＳ論理ＩＣを含み、前記サブ基板における前記遊技制御基板からのコマンドを受信するコマンド入力部は単方向に信号を伝達可能な論理回路で構成されていることを特徴とする遊技機。」
　相違点Ａ．遊技制御基板における出力ドライバが、本件請求項１の発明では、論理レベルが確定するＣＭＯＳ論理ＩＣで構成されるのに対して、引用発明では、フォトカプラで構成された信号回路２０９で構成される点。
　相違点Ｂ．遊技制御基板における出力ポートと出力ドライバとを含むコマンド出力部が、本件請求項１の発明では、出力ポートと出力ドライバの両者がマイクロコンピュータの外に設けられる構成であるのに対して、引用発明では、コマンド出力部を構成する出力ポートがマイクロコンピュータの内に設けられるとともにコマンド出力部を構成する出力ドライバがマイクロコンピュータの外に設けられる構成である点。
　　　
　iii．相違点の検討
　（ア）相違点Ａについて
　一般にマイクロコンピュータを構成要素とする半導体装置の技術分野において、出力ドライバを論理レベルが確定するＣＭＯＳ論理ＩＣで構成することは周知技術（例えば、第３引用例〔特開昭６３−３３９２２号公報〕、第４引用例〔特開平４−１０５１０９号公報参照。以下、周知技術Ａという。〕、第５引用例〔特開平５−２８３６０７号公報〕）である。
　そして、半導体装置を搭載した基板等からの信号出力状態を外部に付属装置を接続することなく単体で検査できるようにするという課題は、特定の技術分野に限定されない一般的な技術課題であって、半導体装置の出力ドライバとしてＣＭＯＳ論理ＩＣを採用するとその出力レベルが確定するから、出力ドライバとしてオープンドレイン構造の半導体素子を採用するときのように半導体装置の外部に電源及びプルアップ抵抗等の付属装置を接続する必要がなく、半導体装置の信号出力状態をそのまま検査できるという作用効果を奏することは、当業者にとって技術常識（例えば、特開平３−１９２７４号公報）である。
　また、コマンドを出力する出力ドライバとしてＣＭＯＳ論理ＩＣを採用したときに、それに適合するようにコマンドを受信するコマンド入力部の構成を考慮することは単なる設計的事項に過ぎないし、この点についてさらに付言すると、ＣＭＯＳ回路によりフォトカプラを駆動する技術も周知（例えば、実願平１−４７０２１号（実開平２−１３８９２９号）のマイクロフィルム）である。
　そうすると、半導体装置を搭載した基板等を単体で検査できるようにするという一般的な技術課題に基づいて、引用発明に示される、マイクロコンピュータを構成要素とする半導体装置を搭載した基板における出力ドライバとして、前記周知技術Ａのごとき論理レベルが確定するＣＭＯＳ論理ＩＣを採用して、相違点Ａにかかる本件請求項１の発明の構成のようにすることは、当業者が容易に想到できるものと認められる。
　そして、本件請求項１の発明の、出力ドライバが論理レベルが確定するＣＭＯＳ論理ＩＣで構成されることで、遊技制御基板と他の基板とがケーブル接続されない状態でも、遊技制御基板から他の制御基板に出力される信号出力状態を問題なく検査することができるという作用効果は、引用発明及び前記周知技術Ａとその一般的な技術課題の認識に基づいて当業者が容易に予測できることと認められる。
　　　　
　（イ）相違点Ｂについて
　マイクロコンピュータの外に出力ポートを設けることは周知技術（例えば、第７引用例〔特開平８−２８９９６１号公報〕、特開平８−２２４３３９号公報（弓桁忠提示、甲第２号証）参照。以下、周知技術Ｂという。）であるから、引用発明の出力ポートについて、マイクロコンピュータの内に設けることに代えて前記周知技術Ｂのようにマイクロコンピュータの外に設ける構成を採用し、これをもってマイクロコンピュータの外に設けられる出力ドライバとともにコマンド出力部を構成するようにして、相違点Ｂにかかる本件請求項１の発明の構成のようにすることは、当業者が容易に想到できるものと認められる。
　そして、本件請求項１の発明の、コマンド出力部が出力ポートと出力ドライバの２段階構成になるとともに出力ポートをマイクロコンピュータの外に設けることで、マイクロコンピュータを異常電圧に対して保護できるという作用効果は、引用発明及び前記周知技術Ｂに基づいて当業者が容易に予測できることと認められる。
　　　
　iv．よって、本件請求項１の発明は、第１引用例に記載された発明（引用発明）に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　　　　
　（５）本件請求項２の発明と引用発明との対比検討
　i．本件請求項２の発明と引用発明との対比
　本件請求項２の発明と引用発明との対比にあたって、まず本件請求項２の発明と本件請求項１の発明の構成要件について対比検討すると、遊技制御基板における出力ドライバに含まれる、論理レベルが確定する論理ＩＣが、本件請求項２の発明ではＴＴＬ論理ＩＣであるのに対して本件請求項１の発明ではＣＭＯＳ論理ＩＣである点で相違し、その余については本件請求項２の発明と本件請求項１の両発明の構成要件が一致するから、前記（４）i．で本件請求項１の発明と引用発明とを対比した結果を踏まえると、結局、本件請求項２の発明と引用発明は、以下の点で相違(以下相違点Ｃ、Ｄという。）し、その余の点で一致していると認められる。
　　　　
　ii．相違点
　相違点Ｃ．遊技制御基板における出力ドライバが、本件請求項２の発明では、論理レベルが確定するＴＴＬ論理ＩＣで構成されるのに対して、引用発明では、フォトカプラで構成された信号回路２０９で構成される点。
　相違点Ｄ．遊技制御基板における出力ポートと出力ドライバとを含むコマンド出力部が、本件請求項２の発明では、出力ポートと出力ドライバの両者がマイクロコンピュータの外に設けられる構成であるのに対して、引用発明では、コマンド出力部を構成する出力ポートがマイクロコンピュータの内に設けられるとともにコマンド出力部を構成する出力ドライバがマイクロコンピュータの外に設けられる構成である点。
　　　
　iii．相違点の検討
　（ア）相違点Ｃについて
　一般にディジタルＩＣの技術分野において、出力ドライバに含まれる、論理レベルが確定する論理ＩＣを、ＴＴＬ論理ＩＣ又はＣＭＯＳ論理ＩＣで構成することは周知技術（例えば、第６引用例〔基礎からのディジタルＩＣ〕参照。以下、周知技術Ｃという。）であり、しかも、論理ＩＣを構成するトランジスタタイプとして周知の互換手段であるから、前記相違点Ａについて検討したように、コマンドを出力する出力ドライバとしてＴＴＬ論理ＩＣを採用して、それに適合するようにコマンドを受信するコマンド入力部の構成を考慮することは単なる設計的事項に過ぎない。
　そうすると、半導体装置を搭載した基板等を単体で検査できるようにするという一般的な技術課題に基づいて、引用発明に前記周知技術Ａ及びＣを適用して前記相違点Ｃにかかる本件請求項２の発明の構成とすることは、当業者が容易に想到できるものと認められる。 
　そして、本件請求項２の発明の、出力ドライバがＴＴＬ論理ＩＣで構成されることで、遊技制御基板から出力される信号出力状態を問題なく検査することができるという作用効果は、引用発明及び前記周知技術Ａ及びＣとその一般的な技術課題の認識に基づいて当業者が容易に予測できることと認められる。
　　　
　（イ）相違点Ｄについて
　相違点Ｄは、前記相違点Ｂと実質的に相違がないから、前記相違点Ｂの検討を踏まえると、引用発明に前記周知技術Ｂを適用して相違点Ｄにかかる本件請求項２の発明の構成のようにすることは、当業者が容易に想到できるものと認められる。
　そして、本件請求項２の発明の、マイクロコンピュータの外に出力ポートと出力ドライバの２段階構成を設けることで、マイクロコンピュータを異常電圧に対して保護できるという作用効果は、前記相違点Ｂについて検討したように引用発明及び前記周知技術Ｂに基づいて当業者が容易に予測できることと認められる。
　　　
　iv．よって、本件請求項２の発明は、第１引用例に記載された発明（引用発明）に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　　　　  　　　　　　　
　（６）本件請求項３の発明と引用発明との対比検討
　i．本件請求項３の発明と引用発明とを対比すると、本件請求項３の発明が請求項１または請求項２を引用した部分における一致点及び相違点は前記（４）及び（５）のとおりであり、さらに、本件請求項３の発明と引用発明は、サブ基板のコマンド入力部が、本件請求項３の発明では、ＣＭＯＳ論理ＩＣを含む構成であるのに対して、引用発明では、前記構成を備えていない点で相違(以下相違点Ｅという。）し、両者はその余の点で一致していると認められる。
　そこで、前記各相違点を検討すると、相違点Ａ、Ｂ、Ｃ、Ｄについては、既に検討したとおりであり、又、相違点Ｅについては、コマンド入力部をＣＭＯＳ論理ＩＣで構成することは、前記周知技術Ａ、Ｃを例示したのと同一の文献に示されるように周知技術（以下、周知技術Ｅという。）であるから、引用発明に前記周知技術Ｅを適用して相違点Ｅにかかる本件請求項３の発明の構成のようにすることは、当業者が容易に想到できるものと認められる。
　　　
　ii．よって、本件請求項３の発明は、第１引用例に記載された発明（引用発明）に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　　　　
　（７）本件請求項４の発明と引用発明との対比検討
　i．本件請求項４の発明と引用発明とを対比すると、本件請求項４の発明が請求項１または請求項２を引用した部分における一致点及び相違点は前記（４）及び（５）のとおりであり、さらに、本件請求項４の発明と引用発明は、サブ基板のコマンド入力部が、本件請求項４の発明では、ＴＴＬ論理ＩＣを含む構成であるのに対して、引用発明では、前記構成を備えていない点で相違(以下相違点Ｆという。）し、両者はその余の点で一致していると認められる。
　そこで、前記各相違点を検討すると、相違点Ａ、Ｂ、Ｃ、Ｄについては、既に検討したとおりであり、又、相違点Ｆについては、コマンド入力部をＴＴＬ論理ＩＣで構成することは、前記周知技術Ｃを例示したのと同一の文献に示されるように周知技術（以下、周知技術Ｆという。）であるから、引用発明に前記周知技術Ｆを適用して相違点Ｆにかかる本件請求項４の発明の構成のようにすることは、当業者が容易に想到できるものと認められる。
　　　
　ii．よって、本件請求項４の発明は、第１引用例に記載された発明（引用発明）に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
  　　　
　（８）本件請求項５の発明と引用発明との対比検討
　i．本件請求項５の発明と引用発明とを対比すると、本件請求項５の発明における、請求項１ないし請求項４を引用した部分を除く特徴部分である「遊技制御基板とサブ基板との間では、遊技制御基板からサブ基板への方向にのみデータが転送可能である」構成は、引用発明にフォトカプラで構成された信号回路２０９，２１７により遊技制御基板１９９から払出制御回路基板１５２への方向に一方向通信を行うことが開示されているのみならず、このように遊技制御基板からサブ基板への方向にのみデータが転送可能とすることは周知技術（例えば、第２引用例〔特開平９−２６２３５０号公報〕、特開平８−２２４３３９号公報（弓桁忠提示、甲第２号証））であるから、本件請求項５の発明は、引用発明に前記各周知技術を適用して、当業者が容易に想到できるものと認められる。
　　　
　ii．よって、本件請求項５の発明は、第１引用例に記載された発明（引用発明）に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　　　　
　（９）本件請求項６の発明と引用発明との対比検討
　i．本件請求項６の発明と引用発明とを対比すると、本件請求項６の発明における、請求項５を引用した部分を除く特徴部分である「遊技制御基板のコマンド出力部は、遊技制御基板からサブ基板への方向にのみ信号を通過させる」構成は、本件請求項５の発明を前提にコマンド出力部の具体的構成として一方向にのみ信号を通過させる特性のＣＭＯＳ論理ＩＣあるいはＴＴＬ論理ＩＣを採用したことによるものに過ぎないから、本件請求項６の発明は、引用発明に前記各周知技術を適用して、当業者が容易に想到できるものと認められる。
　　
　ii．よって、本件請求項６の発明は、第１引用例に記載された発明（引用発明）に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　　　
　（１０）本件請求項７の発明と引用発明との対比検討
　i．本件請求項７の発明と引用発明とを対比すると、本件請求項７の発明における、請求項１ないし請求項６を引用した部分を除く特徴部分である「遊技制御手段からサブ基板の制御手段に出力された情報は、遊技制御手段とサブ基板の制御手段との間で論理反転しない」構成は、第７引用例〔特開平８−２８９９６１号公報〕に記載されており、また、ディジタルＩＣの技術分野において非反転出力型のバッファ／ドライバは周知技術(例えば、第８引用例〔ハイスピードＣＭＯＳデータブック〕）であるから、本件請求項７の発明は、引用発明に前記第７引用例に記載された発明あるいは前記各周知技術を適用して、当業者が容易に想到できるものと認められる。
　　　　　　
　ii．よって、本件請求項７の発明は、第１引用例に記載された発明（引用発明）、あるいは第１引用例に記載された発明（引用発明）及び第７引用例に記載された発明に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　　　　
　（１１）本件請求項８の発明と引用発明との対比検討
　i．本件請求項８の発明と引用発明とを対比すると、本件請求項８の発明における、請求項７を引用した部分を除く特徴部分である「遊技制御手段およびサブ基板の制御手段の内部で情報は論理反転しない」構成は、ディジタルＩＣの技術分野において非反転出力型のバッファ／ドライバは前記第８引用例に示されるように周知技術であるから、本件請求項８の発明は、引用発明に前記各周知技術を適用して、当業者が容易に想到できるものと認められる。
　　　
　ii．よって、本件請求項８の発明は、第１引用例に記載された発明（引用発明）に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　　　　
　（１２）本件請求項９の発明と引用発明との対比検討
　i．本件請求項９の発明と引用発明とを対比すると、本件請求項９の発明における、請求項１ないし請求項８を引用した部分を除く特徴部分である「サブ基板は複数あり、サブ基板は、遊技制御基板以外の基板であって、マイクロコンピュータが搭載されている全ての基板である」構成は、周知技術（例えば、特開平７−２９９２０９号公報（弓桁忠提示、甲第３号証））であるから、本件請求項９の発明は、引用発明に前記各周知技術を適用して、当業者が容易に想到できるものと認められる。
　　　
　ii．よって、本件請求項９の発明は、第１引用例に記載された発明（引用発明）に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　　　　　　
　（１３）むすび
　以上のとおりであるから、本件請求項１乃至９の発明は、第１引用例に記載された発明に基づいて当業者が容易に発明をすることができたものと認められので、本件請求項１乃至９の発明についての特許は特許法第２９条第２項の規定に違反してされたものである。
　したがって、本件請求項１乃至９の発明についての特許は、特許法第１１３条第２号に該当し、取り消されるべきものである。
　よって、結論のとおり決定する。
【異議決定日】
平成１３年９月４日（２００１．９．４）
【訂正の要旨】
訂正の要旨
　訂正の内容
　ｉ．訂正事項ａ
　特許請求の範囲の減縮を目的として、特許請求の範囲の請求項１中の、
「遊技の進行を制御する遊技制御手段を搭載した遊技制御基板」、「前記遊技制御基板におけるコマンド出力部は論理レベルが確定するＣＭＯＳ論理ＩＣを含み」を、それぞれ、「遊技の進行を制御するマイクロコンピュータを含む遊技制御手段およびマイクロコンピュータの外に設けられたコマンド出力部を搭載した遊技制御基板」、「前記遊技制御基板における前記コマンド出力部は前記マイクロコンピュータからのコマンドを出力する出力ポートと出力ドライバとを含み、前記出力ドライバは論理レベルが確定するＣＭＯＳ論理ＩＣで構成され」と訂正する。
　ｉｉ．訂正事項ｂ
　特許請求の範囲の減縮を目的として、特許請求の範囲の請求項２中の、
「遊技の進行を制御する遊技制御手段を搭載した遊技制御基板」、「前記遊技制御基板におけるコマンド出力部は論理レベルが確定するＴＴＬ論理ＩＣを含み」を、それぞれ、「遊技の進行を制御するマイクロコンピュータを含む遊技制御手段およびマイクロコンピュータの外に設けられたコマンド出力部を搭載した遊技制御基板」、「前記遊技制御基板における前記コマンド出力部は前記マイクロコンピュータからのコマンドを出力する出力ポートと出力ドライバとを含み、前記出力ドライバは論理レベルが確定するＴＴＬ論理ＩＣで構成され」と訂正する。
　ｉｉｉ．訂正事項ｃ
　特許請求の範囲の減縮を目的として、特許請求の範囲の請求項５を削除するとともに、請求項６乃至１０を請求項５乃至９に繰り上げる。
　ｉｖ．訂正事項ｄ
　明りようでない記載の釈明を目的として、繰り上げた特許請求の範囲の請求項９中の、
「サブ基板は、マイクロプロセッサが搭載されている全ての基板である」を、「サブ基板は複数あり、サブ基板は、遊技制御基板以外の基板であって、マイクロコンピュータが搭載されている全ての基板である」と訂正する。
　ｖ．訂正事項ｅ
　明りようでない記載の釈明を目的として、特許明細書の【課題を解決するための手段】にかかる段落【００１３】中の、
「遊技の進行を制御する遊技制御手段を搭載した遊技制御基板」、「遊技制御基板におけるコマンド出力部は論理レベルが確定するＣＭＯＳ論理ＩＣを含み」を、それぞれ、「遊技の進行を制御するマイクロコンピュータを含む遊技制御手段およびマイクロコンピュータの外に設けられたコマンド出力部を搭載した遊技制御基板」、「遊技制御基板におけるコマンド出力部はマイクロコンピュータからのコマンドを出力する出力ポートと出力ドライバとを含み、出力ドライバは論理レベルが確定するＣＭＯＳ論理ＩＣで構成され」と訂正し、
　段落【００１４】中の、
「遊技の進行を制御する遊技制御手段を搭載した遊技制御基板」、「遊技制御基板におけるコマンド出力部は論理レベルが確定するＴＴＬ論理ＩＣを含み」を、それぞれ、「遊技の進行を制御するマイクロコンピュータを含む遊技制御手段およびマイクロコンピュータの外に設けられたコマンド出力部を搭載した遊技制御基板」、「遊技制御基板におけるコマンド出力部はマイクロコンピュータからのコマンドを出力する出力ポートと出力ドライバとを含み、出力ドライバは論理レベルが確定するＴＴＬ論理ＩＣで構成され」と訂正し、
　段落【００１６】及び【００１７】の内容を新たに段落【００１５】及び【００１６】の内容とし、
　段落【００１８】を削除し、段落【００１９】乃至【００２１】の内容を新たに段落【００１７】乃至【００１９】の内容とし、
　段落【００２２】の「遊技制御基板およびサブ基板は、遊技制御手段およびサブ基板の制御手段の内部でも情報が論理反転しないように構成されていてもよい。」を、段落【００２０】として「遊技制御手段およびサブ基板の制御手段の内部で情報は論理反転しないように構成されていてもよい。」と訂正し、
　段落【００２７】の「そして、サブ基板は、遊技制御基板以外のマイクロプロセッサが搭載されている全ての基板であってもよい。」を、段落【００２１】として「そして、サブ基板は複数あり、サブ基板は、遊技制御基板以外のマイクロコンピュータが搭載されている全ての基板であってもよい。」と訂正する。
　ｖｉ．訂正事項ｆ
　明りようでない記載の釈明を目的として、特許明細書の【発明の効果】にかかる段落【０１６０】の「以上のように、本発明によれば、遊技機を、遊技制御基板におけるコマンド出力部が論理レベルが確定する論理回路を含み、サブ基板におけるコマンド入力部が単方向に信号を伝達可能なＣＭＯＳ論理ＩＣまたはＴＴＬ論理ＩＣを含むように構成したので、遊技制御基板と他の基板とがケーブル接続されない状態でも、遊技制御基板から他の制御基板に出力される信号出力状態を問題なく検査することができる効果がある。」を、段落【０１５４】として「以上のように、本発明によれば、遊技機を、遊技制御基板におけるコマンド出力部がマイクロコンピュータからのコマンドを出力する出力ポートと出力ドライバとを含み、出力ドライバが論理レベルが確定するＣＭＯＳ論理ＩＣまたはＴＴＬ論理ＩＣで構成され、サブ基板におけるコマンド入力部が単方向に信号を伝達可能な論理回路を含むように構成したので、遊技制御基板と他の基板とがケーブル接続されない状態でも、遊技制御基板から他の制御基板に出力される信号出力状態を問題なく検査することができる効果がある。また、遊技制御基板における前記コマンド出力部が、出力ポートと出力ドライバとを含む構成であるから、コマンド出力部が２段階構成になって、外部からの不正信号の入力をより効果的に防止できる。」と訂正し、
　段落【０１６１】乃至【０１６４】の内容を新たに段落【０１５５】乃至【０１５８】の内容とし、
　段落【０１６５】を削除し、段落【０１６６】乃至【０１６８】の内容を新たに段落【０１５９】乃至【０１６１】の内容とし、
　段落【０１６９】の「遊技制御基板およびサブ基板が、遊技制御手段およびサブ基板の制御手段の内部でも情報が論理反転しないように構成されている場合には、さらに設計のしやすい遊技機を実現できる。」を、段落【０１６２】として「遊技制御手段およびサブ基板の制御手段の内部で情報は論理反転しないように構成されている場合には、さらに設計のしやすい遊技機を実現できる。」と訂正し、
　段落【０１７４】の内容を新たに段落【０１６３】の内容とするとともに、当該段落中の「マイクロプロセッサ」を「マイクロコンピュータ。」と訂正する。
（５４）【発明の名称】
遊技機
（５７）【特許請求の範囲】
　【請求項１】　表示状態が変化可能な複数の表示領域を有する可変表示部を含み、変動開始の条件の成立に応じて前記表示領域に表示される識別情報の変動を開始し、識別情報の表示結果があらかじめ定められた特定表示態様となったことを条件として遊技者に所定の遊技価値が付与可能となる遊技機であって、
　遊技の進行を制御する
マイクロコンピュータを含む
およびマイクロコンピュータの外に設けられたコマンド出力部
　前記遊技制御手段からのコマンドを受信して受信したコマンドに応じて遊技機を構成する各部の制御を行う制御手段が搭載されたサブ基板とを有し、
　前記遊技制御基板における
前記
前記マイクロコンピュータからのコマンドを出力する出力ポートと出力ドライバとを含み、
　
前記出力ドライバは
で構成され
　前記サブ基板における前記遊技制御基板からのコマンドを受信するコマンド入力部は単方向に信号を伝達可能な論理回路で構成されている
　ことを特徴とする遊技機。
　【請求項２】　表示状態が変化可能な複数の表示領域を有する可変表示部を含み、変動開始の条件の成立に応じて前記表示領域に表示される識別情報の変動を開始し、識別情報の表示結果があらかじめ定められた特定表示態様となったことを条件として遊技者に所定の遊技価値が付与可能となる遊技機であって、
　遊技の進行を制御する
マイクロコンピュータを含む
およびマイクロコンピュータの外に設けられたコマンド出力部
　前記遊技制御手段からのコマンドを受信して受信したコマンドに応じて遊技機を構成する各部の制御を行う制御手段が搭載されたサブ基板とを有し、
　前記遊技制御基板における
前記
前記マイクロコンピュータからのコマンドを出力する出力ポートと出力ドライバとを含み、
　
前記出力ドライバは
で構成され
　前記サブ基板における前記遊技制御基板からのコマンドを受信するコマンド入力部は単方向に信号を伝達可能な論理回路で構成されている
　ことを特徴とする遊技機。
　【請求項３】　サブ基板のコマンド入力部はＣＭＯＳ論理ＩＣを含む
　請求項１または請求項２記載の遊技機。
　【請求項４】　サブ基板のコマンド入力部はＴＴＬ論理ＩＣを含む
　請求項１または請求項２記載の遊技機。
　【請求項
５
　請求項１ないし請求項
４
　【請求項
６
　請求項
５
　【請求項
７
　請求項１ないし請求項
６
　【請求項
８
　請求項
７
　【請求項
９
サブ基板は複数あり、
　サブ基板は、
遊技制御基板以外の基板であって、マイクロコンピュータ
　請求項１ないし請求項
８
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】
　本発明は、パチンコ遊技機やコイン遊技機等の遊技機に関し、特に、表示状態が変化可能な可変表示装置を含み、可変表示装置における表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値が付与可能となる遊技機に関する。
　【０００２】
　【従来の技術】
　遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
　【０００３】
　特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることである。
　【０００４】
　大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
　【０００５】
　また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「リーチ」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
　【０００６】
　遊技機における遊技進行はマイクロコンピュータ等による遊技制御手段によって制御される。可変表示装置に表示される識別情報、キャラクタ画像および背景画像は、遊技制御手段からの表示制御コマンドデータに従って動作する表示制御手段によって制御される。可変表示装置に表示される識別情報、キャラクタ画像および背景画像は、一般に、表示制御用のマイクロコンピュータとマイクロコンピュータの指示に応じて画像データを生成して可変表示装置側に転送するビデオディスプレイプロセッサ（ＶＤＰ）とによって制御されるが、表示制御用のマイクロコンピュータのプログラム容量は大きい。従って、プログラム容量に制限のある遊技制御手段のマイクロコンピュータで可変表示装置に表示される識別情報等を制御することはできず、遊技制御手段のマイクロコンピュータとは別の表示制御用のマイクロコンピュータ（表示制御手段）が用いられる。
　【０００７】
　従って、遊技の進行を制御する遊技制御手段は、表示制御手段に対して表示制御のための表示制御コマンドを送信する必要がある。上述したように、可変表示部に可変表示される特別図柄は遊技者の利益に大きく関連しているので、表示制御コマンドは、誤りなく遊技制御手段から表示制御手段に伝達されなければならない。従って、遊技制御手段から表示制御手段に伝達される表示制御コマンドのインタフェース部分には、特段の注意が払われなくてはならない。
　【０００８】
　図３７は、遊技制御手段を搭載した従来の遊技制御基板における表示制御コマンド送出部分と表示制御手段を搭載した表示制御基板におけるコマンド受信部分を示す回路図である。表示制御コマンドは遊技制御基板からパラレル出力（例えば８ビット単位）される。図３７に示す従来例では、遊技制御基板におけるコマンド出力部分にＮＰＮトランジスタ５７９，５８０が使用されている。また、表示制御基板において、入力線は抵抗を介してプルアップされている。
　【０００９】
　遊技制御基板において、出力ポート５７１から「１」が出力されると、ＮＰＮトランジスタ５７９がオンして、表示制御基板における入力ポート１１０の入力がローレベルになる。このとき、ＮＰＮトランジスタ５７９は、表示制御基板側から電流を引き込む。出力ポート５７１から「０」が出力されると、ＮＰＮトランジスタ５７９がオフ状態になり、表示制御基板における入力ポート１１０の入力は、電源（Ｖｄｄ）レベルと同一になる。すなわち、ハイレベルになる。ＮＰＮトランジスタ５７９として電流駆動能力が比較的大きいものを使用すれば、ＮＰＮトランジスタ５７９のオン時に比較的大きな電流が流れるので、基板間のノイズの影響を低下させることができる。また、ＮＰＮトランジスタ５７９のオフ時には、表示制御基板における入力ポートは電気的には遊技制御基板から遮断されるので、やはり基板間のノイズの影響を低下させることができる。
　【００１０】
　【発明が解決しようとする課題】
　しかし、出力ポート５７１から「１」が出力されるときには信号受信側から電流を引き込む必要があるので、遊技制御基板と表示制御基板とがケーブル接続されない状態で、遊技制御基板からの信号出力状態を検査することが難しい。一般に、検査機器は、電流供給能力が低いからである。つまり、従来の遊技機には、遊技制御基板単体の表示制御コマンド出力状態の検査を行うことが難しいという課題がある。
　【００１１】
　また、遊技制御手段から賞球制御手段に伝達される賞球制御コマンドも遊技者の利益に密接に関連しているので誤りなく遊技制御手段から賞球制御手段に伝達されなければならない。そして、遊技機から発せられる音声や点滅表示されるランプ等は遊技演出に関連しているので、遊技制御手段からランプ制御手段または音声制御手段に伝達されるコマンドに誤りが生ずると、遊技効果が減退してしまう。遊技制御手段からそれらの基板への信号出力部分にＮＰＮトランジスタ等を用いると、上述した問題と同様の問題が生ずる。
　【００１２】
　そこで、本発明は、遊技制御基板と他の基板とがケーブル接続されない状態でも、遊技制御基板から他の制御基板に出力される信号出力状態を検査することができる遊技機を提供することを目的とする。
　【００１３】
　【課題を解決するための手段】
　本発明による遊技機は、表示状態が変化可能な複数の表示領域を有する可変表示部を含み、変動開始の条件の成立に応じて表示領域に表示される識別情報の変動を開始し識別情報の表示結果があらかじめ定められた特定表示態様となったことを条件として遊技者に所定の遊技価値が付与可能となる遊技機であって、遊技の進行を制御する
マイクロコンピュータを含む
およびマイクロコンピュータの外に設けられたコマンド出力部
マイクロコンピュータからのコマンドを出力する出力ポートと出力ドライバとを含み、出力ドライバは
で構成され
　ここで、論理レベルの確定とは、常にハイレベルまたはローレベルになっていることである。
　【００１４】
　また、遊技機は、表示状態が変化可能な複数の表示領域を有する可変表示部を含み、変動開始の条件の成立に応じて表示領域に表示される識別情報の変動を開始し識別情報の表示結果があらかじめ定められた特定表示態様となったことを条件として遊技者に所定の遊技価値が付与可能となる遊技機であって、遊技の進行を制御する
マイクロコンピュータを含む
およびマイクロコンピュータの外に設けられたコマンド出力部
マイクロコンピュータからのコマンドを出力する出力ポートと出力ドライバとを含み、出力ドライバは
で構成され
　【００１５】
　サブ基板における遊技制御基板からのコマンドを受信するコマンド入力部はＣＭＯＳ論理ＩＣを含む構成であってもよい。
　【００１６】
　また、サブ基板における遊技制御基板からのコマンドを受信するコマンド入力部はＴＴＬ論理ＩＣを含む構成であってもよい。
　【００１７】
　遊技制御基板とサブ基板との間では、遊技制御基板からサブ基板への方向にのみデータが転送可能であるように構成されていてもよい。
　【００１８】
　遊技制御基板のコマンド出力部は、遊技制御基板からサブ基板への方向にのみ信号を通過させるように構成されていてもよい。
　【００１９】
　遊技制御基板およびサブ基板は、遊技制御手段からサブ基板の制御手段に出力された情報が遊技制御手段とサブ基板の制御手段との間で論理反転しないように構成されていてもよい。
　【００２０】
　遊技制御手段およびサブ基板の制御手段の内部で情報は論理反転しないように構成されていてもよい。
　【００２１】
　そして、
サブ基板は複数あり、
マイクロコンピュータ
　【００２２】
　【発明の実施の形態】
　以下、本発明の一実施形態を図面を参照して説明する。
　まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図、図２はパチンコ遊技機１の内部構造を示す全体背面図、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機等であってもよい。
　【００２３】
　図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた景品玉を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
　【００２４】
　遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部９と７セグメントＬＥＤによる可変表示器１０とを含む可変表示装置８が設けられている。この実施の形態では、可変表示部９には、「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
　【００２５】
　可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
　【００２６】
　遊技盤６には、複数の入賞口１９，２４が設けられている。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
　【００２７】
　そして、この例では、一方のスピーカ２７の近傍に、景品玉払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給玉が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技台１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。
　【００２８】
　カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
　【００２９】
　打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、可変表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
　【００３０】
　可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
　【００３１】
　停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。
　また、可変表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、可変表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
　【００３２】
　次に、パチンコ遊技機１の裏面の構造について図２を参照して説明する。
　可変表示装置８の背面では、図２に示すように、機構板３６の上部に景品玉タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から景品玉が景品玉タンク３８に供給される。景品玉タンク３８内の景品玉は、誘導樋３９を通って玉払出装置に至る。
　【００３３】
　機構板３６には、中継基板３０を介して可変表示部９を制御する可変表示制御ユニット２９、基板ケース３２に覆われ遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１、可変表示制御ユニット２９と遊技制御基板３１との間の信号を中継するための中継基板３３、および景品玉の払出制御を行う賞球制御用マイクロコンピュータ等が搭載された賞球制御基板３７が設置されている。さらに、機構板３６には、モータの回転力を利用して打球を遊技領域７に発射する打球発射装置３４と、遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５が設置されている。
　【００３４】
　また、図３はパチンコ遊技機１の遊技盤を背面からみた背面図である。遊技盤６の裏面には、図３に示すように、各入賞口および入賞球装置に入賞した入賞玉を所定の入賞経路に沿って導く入賞玉集合カバー４０が設けられている。入賞玉集合カバー４０に導かれる入賞玉のうち、開閉板２０を経て入賞したものは、玉払出装置（図３において図示せず）が相対的に多い景品玉数（例えば１５個）を払い出すように制御される。始動入賞口１４を経て入賞したものは、玉払出装置が相対的に少ない景品玉数（例えば６個）を払い出すように制御される。そして、その他の入賞口２４および入賞球装置を経て入賞したものは、玉払出装置が相対的に中程度の景品玉数（例えば１０個）を払い出すように制御される。なお、図３には、中継基板３３が例示されている。
　【００３５】
　賞球払出制御を行うために、入賞球検出スイッチ９９、始動口スイッチ１７およびＶカウントスイッチ２２からの信号が、主基板３１に送られる。入賞があったことは入賞球検出スイッチ９９で検出されるが、主基板３１に入賞球検出スイッチ９９のオン信号が送られると、主基板３１から賞球制御基板３７に賞球制御コマンドが送られる。例えば、始動口スイッチ１７のオンに対応して入賞球検出スイッチ９９がオンすると、賞球個数「６」を示す賞球制御コマンドが出力され、カウントスイッチ２３またはＶカウントスイッチ２２のオンに対応して入賞球検出スイッチ９９がオンすると、賞球個数「１５」を示す賞球制御コマンドが出力される。そして、それらのスイッチがオンしない場合に入賞球検出スイッチ９９がオンすると、賞球個数「１０」を示す賞球制御コマンドが出力される。
　【００３６】
　図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、賞球制御基板３７、ランプ制御基板３５、音声制御基板７０、発射制御基板９１および表示制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖカウントスイッチ２２、カウントスイッチ２３および入賞球検出スイッチ９９からの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６および開閉板２０を開閉するソレノイド２１を基本回路５３からの指令に従って駆動するソレノイド回路５９と、始動記憶表示器１８の点灯および滅灯を行うとともに７セグメントＬＥＤによる可変表示器１０と装飾ランプ２５とを駆動するランプ・ＬＥＤ回路６０とを含む。
　【００３７】
　また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等をホール管理コンピュータ等のホストコンピュータに対して出力する情報出力回路６４を含む。
　【００３８】
　基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用されるＲＡＭ５５、制御用のプログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。なお、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている場合もある。
　【００３９】
　さらに、主基板３１には、電源投入時に基本回路５３をリセットするための初期リセット回路６５と、定期的（例えば、２ｍｓ毎）に基本回路５３にリセットパルスを与えてゲーム制御用のプログラムを先頭から再度実行させるための定期リセット回路６６と、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７とが設けられている。
　なお、玉払出装置９７から主基板３１に入力されるスイッチ情報もあるが、図４ではそれらは省略されている。
　【００４０】
　遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
　【００４１】
　図５は、サブ基板としての表示制御基板８０内の回路構成を、可変表示部９の一実現例であるＣＲＴ８２および主基板３１の出力バッファ回路６３とともに示すブロック図である。表示制御用ＣＰＵ１０１は、制御データＲＯＭ１０２に格納されたプログラムに従って動作し、主基板３１から入力バッファ回路１０５を介してストローブ信号が入力されると、入力バッファ回路１０５を介して表示制御コマンドを受信する。
　【００４２】
　そして、表示制御用ＣＰＵ１０１は、受信した表示制御コマンドに従って、ＣＲＴ８２に表示される画面の表示制御を行う。具体的には、表示制御コマンドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３は、キャラクタＲＯＭ８６から必要なデータを読み出す。ＶＤＰ１０３は、入力したデータに従ってＣＲＴ８２に表示するための画像データを生成し、その画像データをＶＲＡＭ８７に格納する。そして、ＶＲＡＭ８７内の画像データは、Ｒ，Ｇ，Ｂ信号に変換され、Ｄ−Ａ変換回路１０４でアナログ信号に変換されてＣＲＴ８２に出力される。
　【００４３】
　なお、図５には、ＶＤＰ１０３をリセットするためのリセット回路８３、ＶＤＰ１０３に動作クロックを与えるための発振回路８５、および使用頻度の高い画像データを格納するキャラクタＲＯＭ８６も示されている。キャラクタＲＯＭ８６に格納される使用頻度の高い画像データとは、例えば、ＣＲＴ８２に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。
　【００４４】
　入力バッファ回路１０５は、主基板３１から表示制御基板８０へ向かう方向にのみ信号を通過させることができる。従って、表示制御基板８０側から主基板３１側に信号が伝わる余地はない。表示制御基板８０内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。なお、出力ポート５７１，５７２の出力をそのまま表示制御基板８０に出力してもよいが、単方向にのみ信号伝達可能な出力バッファ回路６３を設けることによって、主基板３１から表示制御基板８０への一方向性の信号伝達をより確実にすることができる。
　【００４５】
　図６は、主基板３１における音声制御コマンドの信号送信部分およびサブ基板としての音声制御基板７０の構成例を示すブロック図である。この実施の形態では、遊技進行に応じて、遊技領域７の外側に設けられているスピーカ２７の音声出力を指示するための音声制御コマンドが、主基板３１から音声制御基板７０に出力される。
　【００４６】
　図６に示すように、音声制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポートＥ）５７５から出力される。音声制御基板７０において、主基板３１からの各信号は、入力バッファ回路７０５を介して音声制御用ＣＰＵ７０１に入力する。なお、音声制御用ＣＰＵ７０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路７０５と音声制御用ＣＰＵ７０１との間に、Ｉ／Ｏポートが設けられる。そして、例えばディジタルシグナルプロセッサによる音声合成回路７０２は、音声制御用ＣＰＵ７０１の指示に応じた音声や効果音を発生し音量切替回路７０３に出力する。音量切替回路７０３は、音声制御用ＣＰＵ７０１の出力レベルを、設定されている音量に応じたレベルにして音量増幅回路７０４に出力する。音量増幅回路７０４は、増幅した音声信号をスピーカ２７に出力する。
　【００４７】
　入力バッファ回路７０５の存在によって、音声制御基板７０側から主基板３１側に信号が伝わる余地はない。従って、音声制御基板７０内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。また、主基板３１において、出力ポート５７５の外側に単方向にのみ信号伝達可能な出力バッファ回路７１が設けられている。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、音声制御基板７０から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。
　【００４８】
　図７は、主基板３１およびサブ基板としてのランプ制御基板３５における信号送受信部分を示すブロック図である。この実施の形態では、遊技領域７の外側に設けられている遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃの点灯／消灯と、賞球ランプ５１および球切れランプ５２の点灯／消灯を示すランプ制御コマンドが出力される。
　【００４９】
　図７に示すように、ランプ制御に関するランプ制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポートＣ）５７３から出力される。ランプ制御基板３５において、主基板３１からの制御コマンドは、入力バッファ回路３５５を介してランプ制御用ＣＰＵ３５１に入力する。なお、ランプ制御用ＣＰＵ３５１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路３５５とランプ制御用ＣＰＵ３５１との間に、Ｉ／Ｏポートが設けられる。
　【００５０】
　ランプ制御基板３５において、ランプ制御用ＣＰＵ３５１は、各制御コマンドに応じて定義されている遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃの点灯／消灯パターンに従って、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃに対して点灯／消灯信号を出力する。点灯／消灯信号は、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃに出力される。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
　【００５１】
　主基板３１において、基本回路５３は、賞球時に賞球ランプ点灯を指示する制御コマンドを出力し、遊技盤裏面の遊技球補給路に設置されている球切れ検出センサがオンすると球切れランプ点灯を指示する制御コマンドを出力する。ランプ制御基板３５において、各制御コマンドは、入力バッファ回路３５５を介してランプ制御用ＣＰＵ３５１に入力する。ランプ制御用ＣＰＵ３５１は、それらの制御コマンドに応じて、賞球ランプ５１および球切れランプ５２を点灯／消灯する。
　【００５２】
　入力バッファ回路３５５の存在によって、ランプ制御基板３５側から主基板３１側に信号が伝わる余地はない。たとえ、ランプ制御基板３５内の回路に不正改造が加えられても、不正改造によって出力される信号がメイン基板３１側に伝わることはない。
　【００５３】
　従って、ランプ制御基板３５から主基板３１に信号が与えらる可能性がある信号ラインをなくすことができる。すなわち、主基板３１からランプ制御基板３５への信号の一方向性が確実になり、主基板３１における遊技制御に対してランプ制御基板３５が影響を及ぼす可能性がなくなる。この結果、例えば、ランプ制御基板３５において、主基板３１の基本回路５３に大当りを生じさせるための不正信号を与えるような改造を行ったとしても、不正信号を主基板３１に伝えることはできない。さらに、主基板３１において、出力ポート５７３の外側に単方向にのみ信号伝達可能な出力バッファ回路６２が設けられている。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、ランプ制御基板３５から主基板３１に信号が与えらる可能性がある信号ラインをより確実になくすことができる。
　【００５４】
　なお、図７では、ランプ制御用ＣＰＵ３５１の内蔵出力ポートから遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に点灯または消灯を指示する信号が出力されているが、実際には、出力ポートと各ランプ・ＬＥＤとの間にドライバ回路が挿入されている。
　【００５５】
　図８は、サブ基板としての賞球制御基板３７および玉払出装置９７の構成要素などの賞球に関連する構成要素を示すブロック図である。図８に示すように、入賞球検出スイッチ９９および満タンスイッチ４０２からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。入賞球排出ソレノイド１２７は、遊技盤裏面の入賞球流下路の途中に設けられている玉止め部材を駆動するものであって、玉止め部材に入賞球が停止している状態で入賞球検出スイッチ９９によって入賞球が検出される。また、満タンスイッチ４０２は、余剰玉受皿４の満タンを検出するスイッチである。
　【００５６】
　球切れ検出スイッチ１６７および球切れスイッチ１８７からの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。球切れ検出スイッチ１６７は景品玉タンク３８内の補給玉の不足を検出するスイッチであり、玉切れスイッチ１８７は、景品玉通路内の景品玉の有無を検出するスイッチである。
　【００５７】
　主基板３１のＣＰＵ５６は、球切れ検出スイッチ１６７または球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４０２からの検出信号が満タン状態を示していると、球貸し禁止を指示する賞球制御コマンドを送出する。球貸し禁止を指示する賞球制御コマンドを受信すると、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、球貸し処理を停止する。
　【００５８】
　さらに、賞球カウントスイッチ３０１Ａからの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。また、主基板３１のＩ／Ｏポート５７から入賞球排出ソレノイド１２７への駆動信号は、中継基板７１を介して入賞球排出ソレノイド１２７に供給される。
　なお、賞球カウントスイッチ３０１Ａは、玉払出装置９７の賞球機構部分に設けられ、実際に払い出された賞球を検出する。
　【００５９】
　入賞があると、賞球制御基板３７には、主基板３１から賞球個数を示す賞球制御コマンドが入力される。賞球個数を示す賞球制御コマンドは、入力バッファ回路３７３を介してＩ／Ｏポート３７２に入力される。入力バッファ回路３７３における各バッファは、主基板３１から賞球制御基板３７へ向かう方向にのみ信号を通過させることができる。従って、賞球制御基板３７側から主基板３１側に信号が伝わる余地はない。賞球制御基板３７内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。また、主基板３１において、賞球制御コマンドを出力する出力ポート５７４の外側に単方向にのみ信号伝達可能な出力バッファ回路６９が設けられている。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、賞球制御基板３７から主基板３１に信号が与えらる可能性がある信号ラインをより確実になくすことができる。
　【００６０】
　また、賞球制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２を介して、貸し玉数を示す球貸し個数信号をターミナル基板１６０に出力し、ブザー駆動信号をブザー基板７５に出力する。ブザー基板７５にはブザーが搭載されている。さらに、Ｉ／Ｏポート３７２を介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
　【００６１】
　さらに、賞球制御基板３７には、中継基板７２を介して、賞球カウントスイッチ３０１Ａの検出信号および球貸しカウントスイッチ３０１Ｃの検出信号が入力される。賞球制御基板３７からの賞球モータ２８９への駆動信号は、中継基板７２を介して玉払出装置９７の賞球機構部分における賞球モータ２８９に伝えられる。なお、球貸しカウントスイッチ３０１Ｃは、玉払出装置９７の球貸し機構部分に設けられ、実際に貸し出された遊技球を検出する。
　【００６２】
　カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、端数表示スイッチ１５２、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、球貸しスイッチおよび返却スイッチが接続される。
　【００６３】
　残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が賞球制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が賞球制御基板３７を介して与えられる。カードユニット５０と賞球制御基板３７の間では、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）がやりとりされる。
　【００６４】
　パチンコ遊技機１の電源が投入されると、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、賞球制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、賞球制御基板３７にＢＲＱ信号を出力する。そして、賞球制御基板３７の賞球制御用ＣＰＵ３７１は、球貸しモータ２８９Ｃを駆動し、所定個の貸し玉を遊技者に払い出す。そして、払出が完了したら、賞球制御用ＣＰＵ３７１は、カードユニット５０にＥＸＳ信号を出力する。
　【００６５】
　以上のように、カードユニット５０からの信号は全て賞球制御基板３７に入力される構成になっている。従って、球貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。
　なお、主基板３１および賞球制御基板３７には、ソレノイドおよびモータやランプを駆動するためのドライバ回路が搭載されているが、図８では、それらの回路は省略されている。
　さらに、この実施の形態では、サブ基板として、遊技機に備えられるすべてのマイクロコンピュータを搭載した基板が対象とされている。しかし、すべてのマイクロコンピュータを搭載した基板を対象とする場合だけでなく、マイクロコンピュータを搭載した一部の基板（単数または複数）を、本発明におけるサブ基板としてもよい。
　【００６６】
　次に遊技機の動作について説明する。
　図９は、主基板３１における基本回路５３の動作を示すフローチャートである。上述したように、この処理は、定期リセット回路６６が発するリセットパルスによって、例えば２ｍｓ毎に起動される。基本回路５３が起動されると、基本回路５３は、まず、クロックモニタ制御を動作可能状態にするために、ＣＰＵ５６に内蔵されているクロックモニタレジスタをクロックモニタイネーブル状態に設定する（ステップＳ１）。なお、クロックモニタ制御とは、入力されるクロック信号の低下または停止を検出すると、ＣＰＵ５６の内部で自動的にリセットを発生する制御である。
　【００６７】
　次いで、ＣＰＵ５６は、スタックポインタの指定アドレスをセットするためのスタックセット処理を行う（ステップＳ２）。この例では、スタックポインタに００ＦＦＨが設定される。そして、システムチェック処理を行う（ステップＳ３）。システムチェック処理では、ＣＰＵ５６は、ＲＡＭ５５にエラーが含まれているか判定し、エラーが含まれている場合には、ＲＡＭ５５を初期化するなどの処理を行う。
　【００６８】
　次に、表示制御基板８０に送出される表示制御コマンドをＲＡＭ５５の所定の領域に設定する処理を行った後に（表示制御データ設定処理：ステップＳ４）、表示制御コマンドを出力する処理を行う（表示制御データ出力処理：ステップＳ５）。
　【００６９】
　次いで、各種出力データの格納領域の内容を各出力ポートに出力する処理を行う（データ出力処理：ステップＳ６）。また、ホール管理用コンピュータに出力される大当り情報、始動情報、確率変動情報などの出力データを格納領域に設定する出力データ設定処理を行う（ステップＳ８）。さらに、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ９）。
　【００７０】
　次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ１０）。
　【００７１】
　次に、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ１１）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ１２）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
　【００７２】
　さらに、ＣＰＵ５６は、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７およびカウントセンサ２３の状態を入力し、各入賞口や入賞装置に対する入賞があったか否か判定する（スイッチ処理：ステップＳ１３）。
　【００７３】
　基本回路５３は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ１５）。
　【００７４】
　また、基本回路５３は、賞球制御基板３７との間の信号処理を行う（ステップＳ１６）。すなわち、所定の条件が成立すると賞球制御基板３７に賞球制御コマンドを出力する。賞球制御基板３７に搭載されている賞球制御用ＣＰＵは、賞球制御コマンドに応じて玉払出装置９７を駆動する。
　その後、基本回路５３は、次に定期リセット回路６６からリセットパルスが与えられるまで、ステップＳ１７の表示用乱数更新処理を繰り返す。
　【００７５】
　図１０は基本回路５３における特別図柄プロセス処理のプログラムの一例を示すフローチャートである。図１０に示す特別図柄プロセス処理は、図９のフローチャートにおけるステップＳ１１の具体的な処理である。基本回路５３のＣＰＵ５６は、特別図柄プロセス処理を行う際に、特別図柄プロセスフラグの値に応じて、図１０に示すステップＳ３０〜Ｓ３７のうちのいずれかの処理を行う。各処理において、以下のような処理が実行される。
　【００７６】
　特別図柄変動待ち処理（ステップＳ３０）：始動入賞口１４（この実施の形態では可変入賞球装置１５の入賞口）に打球入賞して始動口センサ１７がオンするのを待つ。始動口センサ１７がオンすると、始動入賞記憶数が満タンでなければ、始動入賞記憶数を＋１するとともに大当り判定用乱数を抽出する。
　大当り判定設定処理（ステップＳ３１）：特別図柄の可変表示が開始できる状態になると、始動入賞記憶数を確認する。始動入賞記憶数が０でなければ、抽出されている大当り判定用乱数の値に応じて大当たりとするかはずれとするか決定する。
　特別図柄停止図柄設定処理（ステップＳ３２）：左右中図柄の停止図柄を決定する。さらに、リーチ動作用乱数の値に応じてリーチ動作の変動態様を決定する。
　【００７７】
　全図柄変動中処理（ステップＳ３３）：可変表示部９において全図柄が変動開始されるように制御する。このとき、表示制御基板８０に対して、左右中最終停止図柄と変動態様を指令する情報とが送信される。また、可変表示部９に背景やキャラクタも表示される場合には、それに応じた表示制御コマンドが表示制御基板８０に送出されるように制御する。
　【００７８】
　第１停止図柄停止待ち処理（ステップＳ３４）：所定時間が経過すると、可変表示部９において表示される左図柄が停止されるように制御する。
　第２停止図柄停止待ち処理（ステップＳ３５）：所定時間が経過すると、可変表示部９において表示される右図柄が停止されるように制御する。
　全図柄停止待ち処理（ステップＳ３６）：所定時間が経過すると、可変表示部９において表示される全図柄が停止されるように制御する。
　【００７９】
　大当たり中処理（ステップＳ３７）：停止図柄が大当たり図柄の組み合わせである場合には、大当たり表示の表示制御コマンドが表示制御基板８０に送出されるように制御する。そうでない場合には、内部状態をステップＳ３０に移行するように更新する。なお、大当たり図柄の組み合わせば、左右中図柄が揃った組み合わせである。また、表示御基板８０の表示制御用ＣＰＵは表示制御コマンドデータに従って、可変表示部９に大当り表示を行う。大当り表示は遊技者に大当りの発生を報知するためになされるものである。
　さらに、大入賞口を開放する制御を開始する。具体的には、カウンタやフラグを初期化するとともに、ソレノイド２１を駆動して大入賞口を開放する。
　【００８０】
　そして、大入賞口ラウンド表示の表示制御コマンドデータが表示制御基板８０に送出する制御や大入賞口の閉成条件の成立を確認する処理等を行う。大入賞口の閉成条件が成立したら、大当り遊技状態の終了条件が成立していなければ再度大入賞口ラウンド表示の表示制御コマンドデータが表示制御基板８０に送出する制御する。大当り遊技状態の終了条件が成立していれば、内部状態をステップＳ３０に移行するように更新する。
　【００８１】
　上記の各ステップの処理に応じて、遊技制御プログラム中の表示制御コマンドを送出する処理を行うモジュール（図９におけるステップＳ５）は、対応する表示制御コマンドデータを出力ポートに出力するとともに、ストローブ信号を出力ポートに出力する。また、出力データ設定処理を行うモジュール（図９におけるステップＳ８）は、プロセスタイマのタイムアウトに応じて、ランプ制御コマンドをランプ制御基板３５に送出するための設定を行い、音声制御コマンドを音声制御基板７０に送出するための設定を行う。
　【００８２】
　図１１は、特別図柄プロセス処理において用いられるプロセスデータのデータ構成を示す説明図である。プロセスデータは、基本回路５３のＲＯＭ５４に格納されている。そして、特別図柄プロセス処理における各プロセス（ステップＳ３０〜Ｓ３７）は、プロセスデータに設定されている各データに応じて、図柄変動制御、ランプ・ＬＥＤ制御および音声制御を行う。すなわち、各プロセス（ステップＳ３０〜Ｓ３７）に応じたプロセスデータがＲＯＭ５５に格納されている。
　【００８３】
　プロセスデータは、５バイトで構成されるデータグループが１つ以上集まったものである。５バイトで構成されるデータグループの１バイト目および２バイト目には、プロセスタイマ値が設定される。３バイト目には、ランプ制御コマンドデータが設定される。４バイト目には、音声制御コマンドデータが設定される。そして、５バイト目には、特別図柄表示制御データが設定される。また、プロセスデータの最後には、プロセスの終了を示す終了コードが付加されている。
　【００８４】
　音声制御コマンドデータとして、例えば、図１２に示すようなデータがある。図１２に示された各音声制御コマンドデータは７ビットで構成され、それぞれ、効果音の種類を指定する。図１１に示されたプロセスデータは、図１０に示された各プロセス（Ｓ３０〜Ｓ３７）のそれぞれに応じて設定されている。そして、各プロセスデータは、それぞれ５バイトからなる１つ以上のデータグループを含む。各データグループの１，２バイト目に格納されているタイマ値にもとづくプロセスタイマがタイムアップすると、次の５バイトのデータグループが使用される。すなわち、そのデータグループ中のランプ制御コマンドデータがランプ制御基板３５に送出され、音声制御コマンドデータが音声制御基板７０に送出される。
　【００８５】
　図１３は、音声制御コマンドのビット構成を示す説明図である。図１３に示すように、１バイト中のビット７はＩＮＴ信号として使用される。また、ビット０〜ビット６の６バイトが、図１２に示された音声制御コマンドデータ部分として使用される。
　【００８６】
　図１４は、各特別図柄プロセス処理（ステップＳ３０〜Ｓ３７）で実行されるプロセスデータ／タイマ設定処理サブルーチンを示すフローチャートである。プロセスデータ／タイマ設定処理において、ＣＰＵ５６は、特別図柄プロセスタイマ設定処理を実行し（ステップＳ４０１）、ランプ，音声データ設定処理（特別図柄プロセスデータ設定処理）を実行する（ステップＳ４０２）。次いで、プロセスタイマの値を１減算する（ステップＳ４０３）。プロセスタイマの値が０でなければ、このプロセスは継続中であるとして（ステップＳ４０８）、処理を終了する。
　【００８７】
　プロセスタイマの値が０になったら、データポインタがプロセスデータ中の次のデータグループ（５バイト）を指すように設定する（ステップＳ４０５）。そして、データポインタが指すデータグループにおける１，２バイト目の値をプロセスタイマに設定し、このプロセスは継続中であるとして（ステップＳ４０８）、処理を終了する（ステップＳ４０６）。なお、データポインタが指すデータが終了コードであれば（ステップＳ４０７）、このプロセスは終了したとする（ステップＳ４０９）。
　【００８８】
　図１５は、特別図柄プロセスタイマ設定処理（ステップＳ４０１）を示すフローチャートである。特別図柄プロセスタイマ設定処理において、ＣＰＵ５６は、アドレスの変更があったか否か確認する（ステップＳ４２１）。ここで、アドレスとはプロセスデータの先頭アドレスのことである。つまり、プロセスの変更があった場合にステップＳ４２２〜Ｓ４２４の処理が実行される。アドレスの変更がない場合、すなわちプロセスが継続中である場合には、プロセスデータアドレスを設定して（ステップＳ４２５）、処理を終了する。ただし、ステップＳ４２１から直接ステップＳ４２５に分岐する場合には、プロセスデータアドレスの内容は変更されない。
　【００８９】
　アドレスの変更があった場合、すなわちプロセスの切替が行われた場合には、変更後のプロセスに対応したプロセスデータの先頭アドレスをデータアドレスに設定する（ステップＳ４２２）。そして、そのプロセスデータ中の１，２バイト目の値を新たにプロセスタイマに設定し（ステップＳ４２３）、プロセスタイマの値を保存する（ステップＳ４２４）。さらに、データアドレスの値にプロセスデータアドレスを設定する（ステップＳ４２５）。
　【００９０】
　図１６は、図９に示されたメイン処理における出力データ設定処理（ステップＳ８）を示すフローチャートである。ただし、ここでは、音声制御基板７０およびランプ制御基板３５に対する制御コマンドの出力データ設定についてのみ示す。出力データ設定処理において、ＣＰＵ５６は、音声データに変更がないかどうか判定する（ステップＳ８１）。図１１に示すプロセスタイマがタイムアップして、プロセスデータ中で使用されるデータグループ（５バイト）が切り替わったときに音声データの変更が生じうる。ただし、データグループの切替があったときでも、切替前後の音声データが同一である場合もある。その場合には、ＣＰＵ５６は、音声データに変更があったとは見なさない。
　【００９１】
　音声データに変更があった場合には、ＣＰＵ５６は、プロセスデータ中の現在使用中のデータグループにおける音声データすなわち音声制御コマンドデータを読み出す（ステップＳ８２）。そして、ビット７を０クリアして（ステップＳ８３）、ポートＥデータ格納領域に設定する（ステップＳ８４）。また、ポートＥ出力要求をセットする（ステップＳ８５）。
　【００９２】
　音声データに変更がなかった場合には、ＣＰＵ５６は、ランプデータに変更がないかどうか判定する（ステップＳ８６）。図１１に示されるように、ランプデータの変更も、プロセスタイマがタイムアップして、プロセスデータ中で使用されるデータグループ（５バイト）が切り替わったときに生じうる。ただし、データグループの切替があったときでも、切替前後のランプデータが同一である場合もある。その場合には、ＣＰＵ５６は、ランプデータに変更があったとは見なさない。
　【００９３】
　ランプデータに変更があった場合には、ＣＰＵ５６は、プロセスデータ中の現在使用中のデータグループにおけるランプデータすなわちランプ制御コマンドデータを読み出す（ステップＳ８７）。そして、ビット７を０クリアして（ステップＳ８８）、ポートＣデータ格納領域に設定する（ステップＳ８９）。また、ポートＣ出力要求をセットする（ステップＳ９０）。
　【００９４】
　図１７は、図９に示されたメイン処理におけるデータ出力処理（ステップＳ６）の音声制御コマンド出力処理部分を示すフローチャートである。音声制御コマンド出力に関するデータ出力処理において、ＣＰＵ５６は、ポートＥ出力要求がセットされているか否か判定する（ステップＳ６０１）。ポートＥ出力要求がセットされている場合には、ポートＥ出力要求をリセットし（ステップＳ６０２）、ポートＥ格納領域の内容を出力ポート（出力ポートＥ）５７５に出力する（ステップＳ６０３）。ポートＥ格納領域のビット０〜６には音声制御コマンドデータが設定され、ビット７には０が設定されている。そして、ポートＥ出力カウンタを＋１する（ステップＳ６０４）。
　【００９５】
　ポートＥ出力要求がセットされていない場合には、ポートＥ出力カウンタの値が０であるか否か判定する（ステップＳ６０５）。ポートＥ出力カウンタの値が０でない場合には、ポートＥ出力カウンタの値が２であるか否か確認する（ステップＳ６０６）。ポートＥ出力カウンタの値が２ではない、すなわち１である場合には、ポートＥ出力カウンタの値を１増やす（ステップＳ６０７）。
　【００９６】
　ポートＥ出力カウンタの値が２である場合には、ポートＥ出力カウンタの値をクリアするとともに（ステップＳ６０８）、出力ポート（出力ポートＥ）５７５のビット７を１にする（ステップＳ６０９）。
　【００９７】
　出力ポートＥのビット７は、音声制御基板７０に与えられるＩＮＴ信号を出力するポートである。また、出力ポートＥのビット０〜６は、音声制御コマンドデータを出力するポートである。そして、この実施の形態では、図１７に示されたデータ出力処理は２ｍｓに１回実行される。従って、図１７に示されたデータ出力処理によって、図１８に示すように、音声制御コマンドデータが出力されるときに、４ｍｓ間ＩＮＴ信号がローレベルになる。
　【００９８】
　図１９は、主基板３１から表示制御基板８０に送信される表示制御コマンドデータを示す説明図である。図１９に示すように、この実施の形態では、表示制御コマンドデータは、表示制御信号ＣＤ０〜ＣＤ７の８本の信号線で主基板３１から表示制御基板８０に送信される。また、主基板３１と表示制御基板８０との間には、ＩＮＴ信号を送信するための表示制御信号ＩＮＴの信号線、表示制御基板８０の電源となる＋５Ｖ，＋１２Ｖの供給線、および接地レベルを供給するための信号線も配線されている。
　【００９９】
　図２０は、主基板３１から遊技制御基板８０に与えられる表示制御コマンドデータの送出タイミングを示すタイミング図である。図２０に示すように、この実施の形態では、新たな表示制御コマンドデータが出力されてから２ｍｓ間ＩＮＴ信号がオン状態（ローレベル）になる。表示制御用ＣＰＵ１０１は、ＩＮＴ信号がオンしたことを検出すると、表示制御コマンドデータを取り込む処理を行う。
　後述するように、この実施の形態では、表示制御コマンドは２バイト構成であるから、１つの表示制御コマンドが出力される際に、２回ＩＮＴ信号が出力される。なお、図２０に示されたポート出力カウンタは、メイン処理における表示制御データ出力処理（ステップＳ５）で使用されるカウンタである。
　【０１００】
　図２１は、表示制御コマンドデータの一例を示す説明図である。図２１に示すように、２バイトの表示制御データＣＭＤ１，ＣＭＤ２で構成される表示制御コマンドデータによって、各変動パターンと、左図柄が変動停止すべきことおよびそのときの左停止図柄が指定される。それらの指定において、１バイト目の表示制御データＣＭＤ１の値は、「６０（Ｈ）」である。なお、図２１には左図柄の停止に関する表示制御コマンドデータのみが示されているが、その他、右図柄の停止に関する表示制御コマンドデータ、中図柄の停止に関する表示制御コマンドデータ、左右中図柄の表示に関する表示制御コマンドデータ、リーチ種類を示す表示制御コマンドデータ、キャラクタの登場を指示する表示制御コマンドデータ、大当り遊技中のラウンド表示や大入賞口開放回数を指示する表示制御コマンドデータ等が用意されている。
　【０１０１】
　また、この実施の形態では表示制御コマンドデータは２バイト構成であるが、表示制御コマンドデータが２バイトを越える構成であってもよい。
　【０１０２】
　図２２は、ランプ制御コマンドの一例を示す説明図である。各ランプ制御コマンドデータは７ビットで構成され、それぞれ、遊技の進行に応じたランプ・ＬＥＤの点灯パターンおよび消灯を指定する。ただし、図２２に示された例は、ある特定の遊技機に応じたパターンであって、他の機種の遊技機では、定義が異なる各ランプ制御コマンドデータが使用されうる。例えば、図２２に示された例では特殊変動時ランプ指定が４種類（０５Ｈ〜０８Ｈ）あるが、特殊変動のパターンがそれよりも多い遊技機では、より多くの種類のランプ制御コマンドデータに特殊変動のパターンを割り当てればよい。あるいは、全ての遊技機で使用される可能性があるランプ制御データを定義しておき、そのうちから、各機種で必要に応じて使用するランプ制御データを選択するようにしてもよい。
　【０１０３】
　図２３は、ランプ制御コマンドのビット構成を示す説明図である。図２３に示すように、１バイト中のビット７はＩＮＴ信号として使用される。また、ビット０〜ビット６の６バイトが、図２２に示されたランプ制御コマンドデータ部分として使用される。
　【０１０４】
　図２４は、図９に示されたメイン処理におけるデータ出力処理（ステップＳ６）のランプ制御コマンド出力処理部分を示すフローチャートである。ランプ制御コマンド出力に関するデータ出力処理において、ＣＰＵ５６は、ポートＣ出力要求がセットされているか否か判定する（ステップＳ６２１）。ポートＣ出力要求は、図１６に示された出力データ設定処理において、ランプデータに変更があった場合にセットされる。また、この実施の形態では、図１１に示すプロセスタイマがタイムアップして、プロセスデータ中で使用されるデータグループ（５バイト）が切り替わったときに、ランプデータの変更が生じうる。
　【０１０５】
　ポートＣ出力要求がセットされている場合には、ポートＣ出力要求をリセットし（ステップＳ６２２）、ポートＣ格納領域の内容を出力ポート（出力ポートＣ）５７３に出力する（ステップＳ６２３）。ポートＣ格納領域のビット０〜６にはランプ制御コマンドデータが設定され、ビット７には０が設定されている。そして、ポートＣ出力カウンタを＋１する（ステップＳ６２４）。
　【０１０６】
　ポートＣ出力要求がセットされていない場合には、ポートＣ出力カウンタの値が０であるか否か判定する（ステップＳ６２５）。ポートＣ出力カウンタの値が０でない場合には、ポートＣ出力カウンタの値が２であるか否か確認する（ステップＳ６２６）。ポートＣ出力カウンタの値が２ではない、すなわち１である場合には、ポートＣ出力カウンタの値を１増やす（ステップＳ６２７）。
　【０１０７】
　ポートＣ出力カウンタの値が２である場合には、ポートＣ出力カウンタの値をクリアするとともに（ステップＳ６２８）、出力ポート（出力ポートＣ）５７３のビット７を１にする（ステップＳ６２９）。
　【０１０８】
　出力ポートＣのビット７は、ランプ制御基板３５に与えられるＩＮＴ信号を出力するポートである。また、出力ポートＣのビット０〜６は、ランプ制御コマンドデータを出力するポートである。そして、この実施の形態では、図２４に示されたデータ出力処理は２ｍｓに１回実行される。従って、図２４に示されたデータ出力処理によって、図２５に示すように、ランプ制御コマンドデータが出力されるときに、４ｍｓ間ＩＮＴ信号がローレベルになる。
　【０１０９】
　図２６は、賞球制御コマンドのビット構成を示す説明図である。図２６に示すように、１バイト中のビット７はＩＮＴ信号として使用される。また、ビット０〜ビット６の６バイトが、賞球制御コマンドデータ部分として使用される。そして、ビット０〜ビット６のうちの上位３ビットは制御指定として使用される。すなわち、ビット６，５，４が「０，０，０」であれば通常払出指定（賞球個数出力）を示し、「０，０，１」であれば補正払出指定を示し、「０，１，０」であれば球貸し禁止指定を示し、「１，１，１」であれば球貸し禁止指定解除を示す。なお、球貸し禁止指定は、余剰玉受皿４が満タンになって満タンスイッチ４０２がオンしたとき、および球切れ検出スイッチ１６７または球切れスイッチ１８７がオンしたときに、主基板３１の基本回路５３から送信される。そして、それらのスイッチがオフ状態になると、球貸し禁止指定解除が送信される。
　【０１１０】
　賞球制御コマンドは、主基板３１から賞球制御基板３７に、図８に示されたように、出力ポート（ポートＤ）５７４を介して送信される。そして、この実施の形態では、図２７に示すように、主基板３１から賞球制御コマンドデータが出力されるときに、４ｍｓ間ＩＮＴ信号がローレベルになる。
　【０１１１】
　次に、図２８〜図３０のフローチャートを参照して、主基板３１における入賞球信号処理を説明する。入賞球信号処理は、図９に示されたステップＳ１６の処理であり、２ｍｓに１回実行される。最初に、使用される各タイマについて説明する。
（１）タイマＴ１：賞球カウントスイッチ３０１Ａのオフ時にセットされ、タイムアウトすると払出個数のチェックが行われる。
（２）タイマＴ４：賞球制御コマンド送出時にセットされ、タイムアウトするまでに賞球カウントスイッチが１回もオンしない場合にエラーとされる。
（３）タイマＴ５：エラー検出時にセットされ、タイムアウトするまでエラー表示が行われる。
（４）タイマＴ６：タイムアウトする度に繰り返し再起動され、タイムアウト時に累積エラー回数が所定回数を越えていたら復帰不能なエラーとなる。
（５）タイマＴ７：入賞球排出ソレノイド１２７の駆動開始時にスタートされ、タイムアウトするまでに入賞球の排出が確認されなければエラーと判定される。
　【０１１２】
　入賞球信号処理において、主制御基板３１におけるＣＰＵ５６は、まず、タイマＴ４が動作中であるか否か確認する（ステップＳ２０１）。動作中であれば、タイマＴ４がタイムアウトしたか否か確認する（ステップＳ２０２）。タイマＴ４がタイムアウトした場合には、エラー状態に入る（ステップＳ２０３）。
　【０１１３】
　タイマＴ４が動作中ではないか、または動作中でタイムアウトしていない場合には、タイマＴ６がタイムアウトしたか否か確認する（ステップＳ２０４）。タイムアウトしていた場合には、賞球エラーカウンタの値をチェックする（ステップＳ２０５）。賞球エラーカウンタの値が所定値を越えていた場合には、エラー状態に入る（ステップＳ２０８）。エラー状態では、基本回路５３はホールト状態（ＨＡＬＴ状態）になる。例えば、動作停止フラグをセットする。
　【０１１４】
　タイマＴ６がタイムアウトしたときに、賞球エラーカウンタの値が所定回を越えていなければ、賞球エラーカウンタは初期化され（ステップＳ２０６）、再度タイマＴ６がスタートされる（ステップＳ２０７）。
　【０１１５】
　後述するように、賞球エラーカウンタの値は、賞球個数の過多が検出されるとカウントアップされる。従って、所定時間内に（タイマＴ６のカウントアップ時間内に）所定回数を越える賞球過多エラーが生ずると、定期リセット信号によっても解除されない状態になる。このように、賞球過多エラーが生じたときに直ちにホールト状態とならず、頻繁に賞球過多エラーが生じた場合にホールト状態となるように構成すると、一時的生じ自然復旧するようなエラーでは遊技機は動作不能状態にならない。また、頻繁に賞球過多エラーが生ずる場合には点検等を要することが多いので、そのような場合には遊技機が動作不能状態になるようにすることができる。
　【０１１６】
　次いで、ＣＰＵ５６は、タイマＴ７が動作中であるか否か確認する（ステップＳ２１０）。動作中であれば、タイマＴ７がタイムアウトしたか否か確認する（ステップＳ２１１）。タイマＴ７がタイムアウトした場合には、入賞球排出ソレノイド１２７の駆動開始後所定時間内に入賞球が排出されなかったことになるのでエラーとする（ステップＳ２１１）。タイマＴ７がタイムアウトしていなければ、入賞球検出スイッチ９９がオフしたか否か確認する（ステップＳ２１３）。オフしていれば、入賞球排出ソレノイド１２７の駆動を停止するとともに（ステップＳ２１４）、タイマＴ７を停止する（ステップＳ２１５）。
　【０１１７】
　次に、賞球払出中フラグがオンしているか否か確認する（ステップＳ２１６）。オンしている場合には、ステップＳ２３０に移行する。賞球払出中フラグがオンしていない場合には、入賞球検出スイッチ９９がオンしているか否か確認する（ステップＳ２１６）。オンしていなければ処理を終了する。オンしていれば、カウントスイッチ２３および始動口スイッチ１７の状態を確認する（ステップＳ２１８，Ｓ２２０）。
　【０１１８】
　この実施の形態では、大入賞口を経た入賞については１５個の賞球を払い出し、始動入賞口１４を経た入賞については６個の賞球を払い出し、その他の入賞口２４および入賞球装置を経た入賞については１０個の賞球を払い出すとする。よって、カウントスイッチ２３がオンしていたときには賞球予定数に１５を設定し（ステップＳ２１９）、始動口スイッチ１７がオンしていたときには賞球予定数に６を設定する（ステップＳ２２１）。その他の場合には、賞球予定数に１０を設定する（ステップＳ２２２）。賞球予定数を設定するとは、具体的には、ポートＤ格納領域に「通常払出指定」のデータと「個数指定」を設定することである（図３３参照）。なお、カウントスイッチ２３および始動口スイッチ１７がオンしたことは、図９に示されたスイッチ処理（ステップＳ１３）で検出され、所定のＲＡＭ領域にそのことが記憶されている。
　【０１１９】
　そして、ＣＰＵ５６は、ポートＤ出力要求をセットする（ステップＳ２２３）。また、Ｔ４タイマをセットする（ステップＳ２２４）。ここで、ＣＰＵ５６は、入賞球検出スイッチ９９がオフしていないかどうか確認する（ステップＳ２２５）。オフしていたら、入賞球排出処理を開始していないにも関わらず入賞球が抜けたことになるのでエラーとする（ステップＳ２２６）。エラーでなければ、入賞球処理装置における玉止部に停留している入賞球を排出するために入賞球排出ソレノイド１２７の駆動を開始する（ステップＳ２２７）。
　【０１２０】
　そして、ＣＰＵ５６は、賞球払出中フラグをオンしておく（ステップＳ２２８）。さらに、入賞球排出監視のためのタイマＴ７をスタートし（ステップＳ２２９）、処理を終了する。なお、次に、入賞球信号処理が実行されると、ステップＳ２１３で入賞球検出スイッチ９９のオフ確認が行われるとともに、賞球払出中フラグがオンしているので、ステップＳ２１６からステップＳ２３０に移行する。
　【０１２１】
　ステップＳ２３０において、ＣＰＵ５６は、エラー表示フラグがオンしているか否か確認する。オンしていれば、ステップＳ２４５に移行する。なお、エラー表示フラグについては後で説明する。エラー表示フラグがオンしていなければ、賞球カウントスイッチ３０１Ａがオンするのを待つ（ステップＳ２３１）。賞球カウントスイッチ３０１Ａのオンを検出すると、Ｔ４タイマをストップし（ステップＳ２３２）する。そして、賞球カウントスイッチ３０１Ａのオフを待ち（ステップＳ２３３）、オフしたら賞球カウント数を＋１する（ステップＳ２３４）。
　【０１２２】
　そして、タイマＴ１を起動する（ステップＳ２３５）。タイマＴ１は、賞球カウントスイッチ３０１Ａの出力がオンした後オフする度に起動または再スタートされる。ステップＳ２３１において賞球カウントスイッチ３０１Ａがオンしていなければ、タイマＴ１が動作中か否か確認する（ステップＳ２３６）。タイマＴ１が動作中であれば、ＣＰＵ５６は、タイマＴ１がタイムアウトしたか否か確認する（ステップＳ２４０）。タイムアウトしていなければ処理を終了する。なお、次に、入賞球信号処理が実行されると、賞球払出中フラグがオンしているので、やはりステップＳ２１６からステップＳ２３０に移行する。
　【０１２３】
　タイマＴ１の値（起動時からタイムアウトするまでの時間）は、正常に払出が行われている場合には払出周期（賞球カウントスイッチ３０１Ａがオンしてから次にオンするまでの期間）よりも長く設定されている。従って、正常に払出が行われているときには、最後の払出を除いて、タイマＴ１がタイムアウトするよりも前に、次の賞球カウントスイッチ３０１Ａのオン（ステップＳ２３１）が発生する。すなわち、正常に払出が行われているときには、タイマＴ１は、最後の払出が行われた後に初めてタイムアウトする。
　【０１２４】
　ステップＳ２４０において、タイマＴ１がタイムアウトすると、ＣＰＵ５６は、賞球カウント数と賞球予定数または補正個数とを比較する（ステップＳ２４１）。正常に払出が完了した場合には、それらは一致する。従って、賞球払出フラグをオフして処理を終了する（ステップＳ２４３）。
　【０１２５】
　タイマＴ１がタイムアウトしたときに賞球カウント数と賞球予定数または補正個数とが一致していなかった場合には、ＣＰＵ５６は、どちらが多いのかチェックする（ステップＳ２４４）。賞球カウント数が賞球予定数または補正個数に満たない場合、すなわち払出不足と判断される場合には、補正個数出力要求をセットして（ステップＳ２４６）、タイマＴ４をスタートする（ステップＳ２４７）。なお、補正個数出力要求をセットする際に、ポートＤ格納領域に、「補正払出指定」のデータを設定するとともに「個数指定」をセットする（図２６参照）。
　【０１２６】
　ステップＳ２４４において、賞球カウント数が賞球予定数または補正個数よりも多い場合、すなわち払出過多と判断される場合には、エラー表示処理を行う（ステップＳ２４５）。
　【０１２７】
　図３０は、エラー表示処理の一例を示すフローチャートである。エラー表示処理において、ＣＰＵ５６は、まず、タイマＴ５が動作中であるかどうか確認する（ステップＳ２５１）。動作中でなければ、エラー表示フラグをオンし（ステップＳ２５２）、エラー表示要求をセットする（ステップＳ２５３）。そして、発生したエラーが自動復旧させるエラーか否か判定する（ステップＳ２５４）。この実施の形態では、自動復旧させるエラーは払出過多のエラーである。自動復旧させるエラーであれば、タイマＴ５（例えば３秒）を起動する（ステップＳ２５６）。また、賞球エラーカウンタの値を＋１する（ステップＳ２５７）。賞球エラーカウンタの値は、ステップＳ２０５でチェックされ、所定時間内にその値が所定値を越えると自動復旧しない完全エラー状態とされる。
　なお、エラー表示要求がセットされると、例えば、ランプ制御基板３５に「エラー時ランプ指定」のランプ制御コマンドが送出される。
　【０１２８】
　ステップＳ２５１においてタイマＴ５が動作中である場合には、ＣＰＵ５６は、タイマＴ５がタイムアウトしているか否か確認する（ステップＳ２６０）。タイムアウトした場合には、エラー表示要求をリセットするとともに（ステップＳ２６１）、エラー表示中フラグをオフする（ステップＳ２６２）。また、賞球払出中フラグをオフする（ステップＳ２６３）。よって、遊技機は、再度入賞球検出と賞球払出制御を行える状態に復帰する。なお、エラー表示フラグがオンしているときには、遊技進行は中断されている。
　【０１２９】
　ステップＳ２５４において自動復旧させないエラー（ハードウェア的なエラー）と判定された場合には、ハードウェアの回復を待つ（ステップＳ２５５）。つまり、ステップＳ２１１のエラー状態（入賞球排出ソレノイド１２７を駆動したにも関わらず入賞球検出スイッチ９９がオフしなかった＝入賞球が抜けなかった）、およびステップＳ２２６のエラー状態（入賞球排出ソレノイド１２７を駆動していないにも関わらず入賞球検出スイッチ９９がオンした＝入賞球が抜けた）については、例えば、エラー表示やエラー報知が行われるとともに、ハードウェア故障が回復するまでホールト状態になるように制御される。
　【０１３０】
　なお、この実施の形態では上記のようなハードウェアエラーを例示したが、その他に、賞球カウントスイッチ３０１Ａのオン状態が所定時間以上継続した場合にはエラーとしたり、賞球動作を開始していないにも関わらず賞球カウントスイッチ３０１Ａがオンした場合にエラーとしてもよい。
　【０１３１】
　図３１は、図９に示されたメイン処理におけるデータ出力処理（ステップＳ６）の賞球制御コマンド出力処理部分を示すフローチャートである。賞球制御コマンド出力に関するデータ出力処理において、ＣＰＵ５６は、ポートＤ出力要求がセットされているか否か判定する（ステップＳ６７１）。ポートＤ出力要求は、図２８に示された入賞球信号処理において、賞球予定数の決定があった場合にセットされる（ステップＳ２２３）。
　【０１３２】
　ポートＤ出力要求がセットされている場合には、ポートＤ出力要求をリセットし（ステップＳ６７２）、ポートＤ格納領域の内容を出力ポート（出力ポートＤ）５７４に出力する（ステップＳ６７３）。ポートＤ格納領域のビット０〜６には賞球制御コマンドデータが設定され、ビット７には０が設定されている。そして、ポートＤ出力カウンタを＋１する（ステップＳ６７４）。
　【０１３３】
　ポートＤ出力要求がセットされていない場合には、ＣＰＵ５６は、補正個数出力要求がセットされているか否か判定する（ステップＳ６７５）。補正個数出力要求は、図２８，図２９に示された入賞球信号処理において、賞球予定数までの賞球が行われなかったことが検出されるとセットされる（ステップＳ２４４，Ｓ２４６）。
　【０１３４】
　補正個数出力要求がセットされている場合には、補正個数出力要求をリセットし（ステップＳ６７６）、ポートＤ格納領域の内容を出力ポート（出力ポートＤ）５７４に出力する（ステップＳ６７７）。そして、ポートＤ出力カウンタを＋１する（ステップＳ６７８）。
　【０１３５】
　ポートＤ出力要求も補正個数出力要求もセットされていない場合には、ポートＤ出力カウンタの値が０であるか否か判定する（ステップＳ６８１）。ポートＤ出力カウンタの値が０でない場合には、ポートＤ出力カウンタの値が２であるか否か確認する（ステップＳ６８２）。ポートＤ出力カウンタの値が２ではない、すなわち１である場合には、ポートＤ出力カウンタの値を１増やす（ステップＳ６８３）。
　【０１３６】
　ポートＤ出力カウンタの値が２である場合には、ポートＤ出力カウンタの値をクリアするとともに（ステップＳ６８４）、出力ポート（出力ポートＤ）５７４のビット７を１にする（ステップＳ６８５）。
　【０１３７】
　出力ポートＤのビット７は、賞球制御基板３７に与えられるＩＮＴ信号を出力するポートである。また、出力ポートＤのビット０〜６は、賞球制御コマンドデータを出力するポートである。そして、この実施の形態では、図３１に示されたデータ出力処理は２ｍｓに１回実行される。従って、図３１に示されたデータ出力処理によって、図２７に示すように、賞球制御コマンドデータが出力されるときに、４ｍｓ間ＩＮＴ信号がローレベルになる。
　【０１３８】
　なお、ここでは、賞球制御コマンド出力処理部分の処理として、賞球個数および補正個数を含む賞球制御コマンドを出力する場合につい説明したが、「球貸し禁止指定」および「球貸し禁止指定解除指定」の送出要求を受けたら、それらを含む賞球制御コマンドを出力する。
　【０１３９】
　図３２は、図５〜図８に示された主基板３１の出力バッファ回路６２，６３，６９，７１とサブ基板の入力バッファ回路１０５，３５５，３７３，７０５の構成例を示す回路図である。なお、サブ基板とは、この実施の形態では、マイクロプロセッサを搭載しているランプ制御基板３５、賞球制御基板３７、音声制御基板７０および表示制御基板８０を指す。
　【０１４０】
　図３２に示された構成では、主基板３１の出力バッファ回路６２，６３，６９，７１として、Ｃ−ＭＯＳＩＣ例えば７４ＨＣ２４４が用いられる。そして、７４ＨＣ２４４の制御端子はグラウンドレベルに固定される。従って、出力ポート５７１，５７２，５７３，５７４または５７５から「１」が出力されると出力バッファ回路６２，６３，６９，７１の出力はハイレベルとなり、出力ポート５７１，５７２，５７３，５７４または５７５から「０」が出力されると出力バッファ回路６２，６３，６９，７１の出力はローレベルとなる。すなわち、出力バッファ回路６２，６３，６９，７１の出力は論理反転せず、また、出力はハイレベルまたはローレベルに確定している。
　【０１４１】
　サブ基板３５，３７，７０，８０において、入力バッファ回路１０５，３５５，３７３，７０５として、Ｃ−ＭＯＳＩＣ例えば７４ＨＣ２４４が用いられる。そして、７４ＨＣ２４４の制御端子はグラウンドレベルに固定される。よって、入力バッファ回路１０５，３５５，３７３，７０５の出力も論理反転しない。さらに、図３２に示された例では、入力バッファ回路１０５，３５５，３７３，７０５の入力側に、高周波信号を遮断するノイズフィルタが設けられている。ノイズフィルタと、して３端子コンデンサやフェライトビーズ等が使用される。
　【０１４２】
　上述したように、可変表示部に可変表示される特別図柄は遊技者の利益に大きく関連しているので、表示制御コマンドは、誤りなく主基板３１から表示制御基板８０に伝達されなければならない。また、賞球制御基板３７に伝達される賞球制御コマンドも遊技者の利益に密接に関連しているので誤りなく遊技制御手段から表示制御手段に伝達されなければならない。そして、遊技機から発せられる音声や点滅表示されるランプ等は遊技演出に関連しているので、主基板３１からランプ制御基板３５または音声制御基板７０に伝達されるコマンドにノイズ等に起因する誤りが生ずると、遊技効果が減退してしまう。
　【０１４３】
　しかし、この実施の形態では、ノイズフィルタが設けられているので、サブ基板で受信されるコマンドに対するノイズの影響を防止することができる。なお、サブ基板において、７４ＨＣ２４４の入力端に、信号反射防止等の目的で終端抵抗を設けてもよい。また、ノイズフィルタは信号インタフェース部分に存在すればよいので、主基板３１の出力端に設けてもよい。
　【０１４４】
　図３２に示された例では、出力バッファ回路および入力バッファ回路にＣＭＯＳＩＣを使用したが、入力バッファ回路としてＴＴＬＩＣ例えば７４ＬＳ２４４を用いてもよい。図３３は、そのような構成を示す回路図である。その動作については、図３２に示された構成における動作と同じである。
　【０１４５】
　また、図３４に示すように、出力バッファ回路および入力バッファ回路にＴＴＬＩＣ例えば７４ＬＳ２４４を用いてもよい。動作については、図３２，図３３に示された構成における動作と同じである。
　【０１４６】
　さらに、図３５に示すように、出力バッファ回路にＴＴＬＩＣ例えば７４ＬＳ２４４を用い、入力バッファ回路にＣ−ＭＯＳＩＣ例えば７４ＨＣ２４４を用いてもよい。動作については、図３２，図３３，図３４に示された構成における動作と同じである。ただし、ＴＴＬＩＣでは出力ハイレベルがＣＭＯＳＩＣのしきい値３．５Ｖよりも低くなる可能性があるので、図３５に示すように、主基板３１においてプルアップしておくことが望ましい。
　【０１４７】
　図３２ないし図３５に示されたようなインタフェース構成によれば、主基板３１からの信号出力レベルはハイレベルまたはローレベルに確定しているので、主基板３１の信号出力コネクタ部分に検査装置を接続して出力状態を検査することができる。図３６は、検査時の接続形態の一例を示す説明図である。図に示すように、検査装置２００からのプローブ２００ａ〜２００ｎを主基板３１の信号出力コネクタ部分に接続するだけで主基板３１の出力信号を測定することができる。しかも、各実施の形態の構成によれば、出力論理レベルを確定しておくことによって外部からの不正信号を効果的に防止できる。また、主基板３１からサブ基板に至るコマンドに誤りが生ずると遊技者に対して不利益が生ずる等の問題が発生するが、信号インタフェース部分にノイズフィルタを設ける等の対策を施すことによって、ノイズの影響を防止することができる。
　【０１４８】
　なお、図３２ないし図３５に示された各構成のうちのいずれを採用するのかは、各機種における事情に応じて決定される。例えば、あるサブ基板ではＴＴＬＩＣが多く用いられている場合には、そのサブ基板では入力バッファ回路としてＴＴＬＩＣを用いるように決定される。
　【０１４９】
　以上のように、上記の各実施の形態では、主基板３１から出力されるコマンドを構成する信号が常にハイレベルまたはローレベルに確定しているので、通常の検査装置によって主基板３１からの信号を検査することができる。そして、主基板３１における出力バッファ回路に論理反転しない素子を用い、サブ基板における入力バッファ回路にも論理反転しない素子を用いているので、遊技制御手段が扱う論理（「１」または「０」）と、サブ基板のＣＰＵが扱う論理を一致させることができる。なお、従来のオープンコレクタでのＮＰＮトランジスタ等を使用した場合には、そこで論理が反転していた。
　【０１５０】
　なお、この実施の形態では、主基板３１の内部すなわちＣＰＵ５６および出力ポートにおいても信号論理の反転はない。サブ基板の内部すなわち入力ポートおよび各ＣＰＵにおいても同様である。
　【０１５１】
　また、サブ基板において入力ポート（外付けポートを用いない場合にはＣＰＵの内蔵ポート）の前段に信号伝達が一方向性の入力バッファ回路があるので、サブ基板から主基板３１に信号が伝達することはできない。従って、サブ基板に不正な改造が加えられても、主基板３１に不正信号を供給することはできない。
　【０１５２】
　主基板３１の信号出力部分を、出力ポートの信号がそのまま出力されるように構成してもよいが、信号伝達が一方向性の出力バッファ回路が設けられている場合には、各コマンドの単方向性をより確実にすることができる。つまり、基板間に不正基板が取り付けられるような場合であっても、不正基板からの信号を主基板３１の内部に送り込むことはできない。なお、従来のオープンコレクタでのＮＰＮトランジスタ等を使用した場合には、オープンコレクタ状態では出力論理が確定していないので、信号の一方向性が完全には担保されていない。それに対して、本発明によれば、主基板３１からサブ基板への信号の一方向性がより確実になり、不正基板等による不正をより確実に排除できる。
　【０１５３】
　なお、上記の各実施の形態の遊技機、すなわち図１の正面図に示されたパチンコ遊技機は、始動入賞にもとづいて画像表示部９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。
　【０１５４】
　【発明の効果】
　以上のように、本発明によれば、遊技機を、遊技制御基板におけるコマンド出力部が
マイクロコンピュータからのコマンドを出力する出力ポートと出力ドライバとを含み、出力ドライバが
ＣＭＯＳ論理ＩＣまたはＴＴＬ論理ＩＣで構成され
論理回路
また、遊技制御基板におけるコマンド出力部が、出力ポートと出力ドライバとを含む構成であるから、コマンド出力部が２段階構成になって、外部からの不正信号の入力をより効果的に防止できる。
　【０１５５】
　遊技制御基板のコマンド出力部がＣＭＯＳ論理ＩＣを含む構成である場合には、遊技制御基板においてＣＭＯＳ回路が多用されているときに同種のＩＣを用いることによって遊技制御基板から他の制御基板に出力される信号出力状態を問題なく検査することができる環境を構築できる。
　【０１５６】
　また、遊技制御基板のコマンド出力部がＴＴＬ論理ＩＣを含む構成である場合には、遊技制御基板においてＴＴＬ回路が多用されているときに同種のＩＣを用いることによって遊技制御基板から他の制御基板に出力される信号出力状態を問題なく検査することができる環境を構築できる。
　【０１５７】
　サブ基板のコマンド入力部がＣＭＯＳ論理ＩＣによる構成である場合には、遊技制御基板からサブ基板に出力される信号出力状態を問題なく検査することができる環境下で、サブ基板でＣＭＯＳ回路が多用されているときにコマンド入力部を同種のＩＣで構成することができる。
　【０１５８】
　また、サブ基板のコマンド入力部がＴＴＬ論理ＩＣによる構成である場合には、遊技制御基板からサブ基板に出力される信号出力状態を問題なく検査することができる環境下で、サブ基板でＴＴＬ回路が多用されているときにコマンド入力部を同種のＩＣで構成することができる。
　【０１５９】
　遊技制御基板とサブ基板との間では、遊技制御基板からサブ基板への方向にのみデータが転送可能であるように構成されている場合には、遊技制御手段に対して不正信号が入力されない状態となって、不正行為を確実に防止できる。
　【０１６０】
　遊技制御基板のコマンド出力部が、遊技制御基板からサブ基板への方向にのみ信号を通過させるように構成されている場合には、不正行為をさらに確実に防止できる。
　【０１６１】
　遊技制御基板およびサブ基板が、遊技制御手段からサブ基板の制御手段に出力された情報が遊技制御手段とサブ基板の制御手段との間で論理反転しないように構成されている場合には、基板内の論理レベルと基板間の論理レベルとが一致して設計のしやすい遊技機を実現できる。
　【０１６２】
　遊技制御手段およびサブ基板の制御手段の内部で情報は論理反転しないように構成されている場合には、さらに設計のしやすい遊技機を実現できる。
　【０１６３】
　そして、サブ基板が、遊技制御基板以外の
マイクロコンピュータ
【図面の簡単な説明】
　【図１】　パチンコ遊技機を正面からみた正面図である。
　【図２】　パチンコ遊技機の遊技盤を正面からみた正面図である。
　【図３】　パチンコ遊技機を背面からみた背面図である。
　【図４】　遊技制御基板（主基板）の回路構成を示すブロック図である。
　【図５】　主基板における表示制御コマンドの信号送信部分および表示制御基板の構成例を示すブロック図である。
　【図６】　主基板における音声制御コマンドの信号送信部分および音声制御基板の構成例を示すブロック図である。
　【図７】　主基板およびランプ制御基板における信号送受信部分を示すブロック図である。
　【図８】　賞球制御基板および玉払出装置の構成要素などの賞球に関連する構成要素を示すブロック図である。
　【図９】　遊技制御基板における基本回路の動作を示すフローチャートである。
　【図１０】　特別図柄プロセス処理のプログラムの一例を示すフローチャートである。
　【図１１】　特別図柄プロセス処理において用いられるプロセスデータのデータ構成を示す説明図である。
　【図１２】　音声制御コマンドの例を示す説明図である。
　【図１３】　音声制御コマンドのビット構成を示す説明図である。
　【図１４】　特別図柄プロセス処理で実行されるプロセスデータ／タイマ設定処理サブルーチンを示すフローチャートである。
　【図１５】　特別図柄プロセスタイマ設定処理を示すフローチャートである。
　【図１６】　音声制御基板およびランプ制御基板に対する出力データ設定処理を示すフローチャートである。
　【図１７】　データ出力処理の音声制御コマンド出力処理部分を示すフローチャートである。
　【図１８】　音声制御コマンドデータの出力の様子を示すタイミング図である。
　【図１９】　主基板から表示制御基板に送信される表示制御コマンドデータを示す説明図である。
　【図２０】　表示制御コマンドデータの送出タイミングを示すタイミング図である。
　【図２１】　表示制御コマンドデータの一例を示す説明図である。
　【図２２】　ランプ制御コマンドの一例を示す説明図である。
　【図２３】　ランプ制御コマンドのビット構成を示す説明図である。
　【図２４】　データ出力処理のランプ制御コマンド出力処理部分を示すフローチャートである。
　【図２５】　ランプ制御コマンドデータの出力の様子を示すタイミング図である。
　【図２６】　賞球制御コマンドのビット構成を示す説明図である。
　【図２７】　賞球制御コマンドデータの出力の様子を示すタイミング図である。
　【図２８】　入賞球信号処理を示すフローチャートである。
　【図２９】　入賞球信号処理を示すフローチャートである。
　【図３０】　入賞球信号処理におけるエラー処理を示すフローチャートである。
　【図３１】　データ出力処理の賞球制御コマンド出力処理部分を示すフローチャートである。
　【図３２】　主基板の出力バッファ回路とサブ基板の入力バッファ回路の構成例を示す回路図である。
　【図３３】　主基板の出力バッファ回路とサブ基板の入力バッファ回路の他の構成例を示す回路図である。
　【図３４】　主基板の出力バッファ回路とサブ基板の入力バッファ回路のさらに他の構成例を示す回路図である。
　【図３５】　主基板の出力バッファ回路とサブ基板の入力バッファ回路のさらに他の構成例を示す回路図である。
　【図３６】　検査時の接続形態の一例を示す説明図である。
　【図３７】　従来の遊技制御基板における表示制御コマンド送出部分と表示制御基板におけるコマンド受信部分を示す回路図である。
　【符号の説明】
　１　　　パチンコ遊技機
　３１　　主基板
　３５　　ランプ制御基板
　３７　　賞球制御基板
　５３　　基本回路
　５６　　ＣＰＵ
　７０　　音声制御基板
　８０　　表示制御基板
　１０１　表示制御用ＣＰＵ
　３５１　ランプ制御用ＣＰＵ
　３７１　賞球制御用ＣＰＵ
　７０１　音声制御用ＣＰＵ
　６２，６３，６９，７１　出力バッファ回路
　１０５，３５５，３７３，７０５　入力バッファ回路
　５７１〜５７５　出力ポート