【事件の表示】
　特願２００７−５２０２９９「信頼性の向上した銅被膜のための接続パッド構造およびその製造方法」拒絶査定不服審判事件〔平成１８年　２月１６日国際公開、ＷＯ２００６／０１６９１８、平成２０年　２月２１日国内公表、特表２００８−５０５５０６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、２００５年４月２９日（パリ条約による優先権主張外国庁受理２００４年７月８日、アメリカ合衆国）を国際出願日とする出願であって、平成２２年９月１５日付けで通知された拒絶理由通知に対して、平成２３年１月２０日に意見書及び手続補正書が提出されたが、同年４月１２日付けで拒絶査定がなされ、これに対し、同年８月１８日に審判請求がなされるとともに手続補正書が提出されたものである。
　そして、平成２４年３月２８日付けの審尋に対して、同年７月２日に回答書が提出され、同年１０月１８日付けで当審より通知した拒絶理由通知に対して、平成２５年４月１９日に意見書及び手続補正書が提出されたものである。
　
　
第２．本願発明に対する判断
１．本願発明
　本願の請求項１ないし２に係る発明は、平成２５年４月１９日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１ないし２に記載されるとおりであって、そのうちの、請求項１に係る発明（以下「本願発明」という。）は次のとおりのものである。
　
「半導体ダイにおいて接続パッド構造を製造する方法であって、
　第１の層間誘電体層内に、銅を含む金属パッドを形成するステップと、
　前記金属パッドの上に、中間誘電体層を介在させて、第２の層間誘電体層を形成するステップと、
　前記第２の層間誘電体層内および前記中間誘電体層内に、前記金属パッドの上に配置される端子ビアを形成するステップと、
　前記端子ビア内および前記第２の層間誘電体層の上に端子金属層を形成するステップと、
　前記端子金属層の上に誘電体ライナーを形成するステップと、
　前記端子ビア内の前記端子金属層が前記誘電体ライナーによって覆われたままになるように、前記端子金属層の一部分を露出させる接続パッド開口部を、前記誘電体ライナー内の、前記端子ビアが存在しない領域上に形成するステップと、
を含み、
　前記第２の層間誘電体層および前記中間誘電体層は、前記端子金属層の前記一部分と前記金属パッドとの間に配置され、
　前記端子金属層を形成する前記ステップは、
　前記金属パッドの周囲に沿ってリング状に連続して延びるとともに、前記接続パッド開口部の下に配置される前記第２の層間誘電体層の周囲を取り囲むように、前記端子ビアを形成するステップと、
　前記端子ビアの側壁および底面の上ならびに前記第２の層間誘電体層の上にバリア層を形成するステップと、
　前記バリア層の上にコンタクト金属層を形成するステップとを含む、方法。」
　
２．当審よりの拒絶理由通知の概要
　平成２４年１０月１８日付けで当審より通知した拒絶理由通知の概要は、次のとおりである。
　
「この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　　記　（引用刊行物（以下「引用例」という。）については引用例等一覧参照）
　
・請求項１
・引用例１〜５
・備考
　……（中略）……
＜引用例等一覧＞
１．特開２００３−２５７９６９号公報
２．特願２００１−２７４１６２号公報
３．特開２００４−１７２３３７号公報
４．特願２００１−１１０８０８号公報
５．特開平１１−１８６３２０号公報」
　
３．各引用例の記載事項と引用発明
３−１．引用例１の記載事項
　本願の優先権主張の日前に日本国内において頒布され、平成２４年１０月１８日付けで当審より通知した拒絶理由通知で引用された刊行物である、特開２００３−２５７９６９号公報（以下「引用例１」という。）には、「半導体装置」（発明の名称）に関して、図１〜図８とともに、以下の事項が記載されている（下線は、参考のため、当審において付したものである。以下、他の刊行物についても同様である。）。
　
　　ア　発明の属する技術分野
ａ．「【０００１】
【発明の属する技術分野】
本発明は
ＬＳＩ配線の配線パッド構造に関する
　
　　イ　従来の技術
ｂ．「【０００３】従来の配線パッド構造は、絶縁膜７０の表面に埋込み形成されたＣｕパッド７１上に、バリアメタル膜７２を介してＡｌキャップ膜７３が設けられた構造になっている。Ａｌキャップ膜７３は、Ｃｕパッド７１の酸化を防止するためのものである。図において、７４，７５は絶縁膜を示している。Ａｌキャップ膜７３は例えばＡｌを主成分とし、Ｃｕを少量（例えば０．５ｗｔ％）含んだ膜である。
【０００４】しかしながら、従来の配線パッド構造には、以下のような問題がある。すなわち、図８に示すように、プロービング工程時には、プローブ７７がＡｌキャップ膜７３に多い場合には１０回近く接触し、Ａｌキャップ膜７３がデラミネーションにより破壊されてＣｕパッド７１が大気に露出したり、ひどい場合にはＣｕパッド７１が破壊される。
【０００５】このような大気露出、破壊が生じると、露出したＣｕパッド７１が酸化されたり、露出したＣｕパッド７１中のＣｕとＡｌキャップ膜７３中のＡｌとの反応により化合物が生成される。
【０００６】その結果、ワイヤーボンディング耐性が劣化したり、パッド部の抵抗が大幅に上昇するなどの問題が起こる。さらに、配線層深部に酸化が進行すると、上記問題のみならず、エレクトロマイグレーション（ＥＭ）耐性やストレスマイグレーション（ＳＭ）耐性等の配線特性に致命的な劣化が生じるなどの問題も起こる。」
　
　　ウ　発明が解決しようとする課題
ｃ．「【０００８】
本発明
の目的とするところは、配線パッド上に設けられた導電性保護膜が、プロービング工程において破壊されることによる信頼性の低下を防止できる半導体装置を提供する
　
　　エ　発明の実施の形態
ｄ．「【００１５】（第１の実施形態）図１は、本発明の第１の実施形態に係るＣｕ多層配線用の配線パッド構造を示す平面図である。図２は、図１の矢視Ａ−Ａ’断面図である。
【００１６】これを製造工程に従って説明すると、まず、図示しないＳｉ基板上に層間絶縁膜１を堆積する。上記
Ｓｉ基板の表面には能動素子等が集積形成され、その上にＣｕ多層配線が形成され、このＣｕ多層配線層上に層間絶縁膜１が堆積
【００１７】
次に、層間絶縁膜１の表面にＣｕパッド２を埋込み形成し
その後層間絶縁膜１およびＣｕパッド２上にｄ（dual phase plasma）−ＴＥＯＳ膜３を形成する
【００１８】
次に、Ｃｕパッド２の周縁部上のｄ−ＴＥＯＳ膜３に４μｍピッチで２μｍ径のコンタクトホール４をＲＩＥ（Reactive Ion Etching）プロセスにより開口する
【００１９】
次に、表面の清浄処理を行い、その後コンタクトホール４の内面を覆うようにバリアメタル膜５をスパッタリングにより堆積
続いてコンタクトホール４を埋め込むようにＡｌキャップ膜６（導電性保護層）を全面に堆積する
　
ｅ．「【００２４】
このようにして、Ｃｕパッド２がその周縁部において複数のコンタクトホール４を介してＡｌキャップ膜６と電気的に接続した構造が得られる。コンタクトホール４以外の領域のＡｌキャップ膜６とＣｕパッド２との間にはｄ−ＴＥＯＳ膜３が存在する
【００２５】コンタクトホール４を配置する箇所は、本実施形態のようにＣｕパッド２の周縁部などが好ましい。その理由は、このような配置であれば、プロービング工程やボンディング工程などにおけるコンタクト部への機械的作用を軽減でき、コンタクトホール４上のＡｌキャップ膜６の機械的破壊（デラミネーション）を回避でき、Ｃｕパッド２の露出を効果的に抑制できるからである。」
　
ｆ．「【００２６】次に、
Ａｌキャップ膜６およびバリアメタル膜５をフォトリソグラフィおよびＲＩＥを用いて所定の形状に加工し、その後パッシベーション膜７を全面に堆積し
パッシベーション膜７をエッチングし、パッド開口部８を開口する
【００２７】パッド開口部８は、図２に示すように、
コンタクトホール４上のＡｌキャップ膜６の
好ましくは全部がパッシベーション膜７で覆われるように開口する
【００２８】これにより、プロービング工程時のプローブ接触によるコンタクトホール４上のＡｌキャップ膜６の破壊を防止でき、コンタクトホール４下のＣｕパッド２が大気に露出することを防止できるようになる。
【００２９】また、上記ＲＩＥ加工後のＡｌキャップ膜６中に流れる電流の密度は、許容電流密度（一定の期間、例えば１０年間にＥＭによる故障が発生しない電流密度）以下になっている。言い換えれば、上記電流の密度が許容電流密度以下になるように、コンタクトホール径およびコンタクトホール数が決められている。
【００３０】このようにして得られた配線パッド構造に対し、信頼性評価としてプロービングを複数回試験し、
Ａｌキャップ膜６上にボンディングワイヤ９を形成
　
ｇ．「【００３５】以上の結果から、コンタクトホール４の径は０．５μｍ以上１０μｍ以下が望ましいことが判明した。なお、コンタクトホール４のピッチに関しては、スペースを減らすことに何ら支障は見られず、また上記径範囲において配線パッドは良好な電気特性（ショート、断線）を示した。
【００３６】また、良好な試験結果を示した試料の断面観察などを行った結果、ｄ−ＴＥＯＳ膜３の破壊および割れ、ならびにＣｕパッド２の異常は観察されず良好であった。以上は、パッド周辺部にコンタクトホール４を１列配置した結果であるが、２列以上配置しても同様の結果が得られた。」
　
　　オ　発明の効果
ｈ．「【００６９】
【発明の効果】以上詳説したように本発明によれば、配線パッド上に設けられた導電性保護膜が、プロービング工程において破壊されることによる信頼性の低下を防止できる半導体装置を実現できるようになる。」
　
３−２．引用発明
「３−１．引用例１の記載事項」のａ〜ｇの記載を総合すると、引用例１には、次の発明（以下「引用発明」という。）が記載されていると認められる。
　
「ＬＳＩ配線の配線パッド構造を製造する方法であって、
　能動素子等が集積形成されたＳｉ基板の表面上にＣｕ多層配線を形成し、このＣｕ多層配線層上に層間絶縁膜１を堆積する工程と、
　次に、前記層間絶縁膜１の表面にＣｕパッド２を埋込み形成する工程と、
　その後、前記層間絶縁膜１及び前記Ｃｕパッド２上にｄ（dual phase plasma）−ＴＥＯＳ膜３を形成する工程と、
　次に、前記Ｃｕパッド２の周縁部上の前記ｄ−ＴＥＯＳ膜３に４μｍピッチで２μｍ径のコンタクトホール４をＲＩＥ（Reactive Ion Etching）プロセスにより開口する工程と、
　次に、表面の清浄処理を行い、その後、前記コンタクトホール４の内面を覆うようにバリアメタル膜５をスパッタリングにより堆積する工程と、
　続いて、前記コンタクトホール４を埋め込むようにＡｌキャップ膜６（導電性保護層）を全面に堆積する工程と、
　前記Ａｌキャップ膜６及び前記バリアメタル膜５をフォトリソグラフィおよびＲＩＥを用いて所定の形状に加工する工程と、
　その後、パッシベーション膜７を全面に堆積する工程と、
　前記パッシベーション膜７をエッチングし、前記コンタクトホール４上の前記Ａｌキャップ膜６の全部が前記パッシベーション膜７で覆われるように、パッド開口部８を開口する工程と、
を含み、
　前記Ｃｕパッド２がその周縁部において複数の前記コンタクトホール４を介して前記Ａｌキャップ膜６と電気的に接続した構造が得られるとともに、
　前記コンタクトホール４以外の領域の前記Ａｌキャップ膜６と前記Ｃｕパッド２との間には前記ｄ−ＴＥＯＳ膜３が存在することを特徴とする配線パッド構造の製造方法。」
　
３−３．引用例２の記載事項
　本願の優先権主張の日前に日本国内において頒布され、平成２４年１０月１８日付けで当審より通知した拒絶理由通知で引用された刊行物である、特開２００１−２７４１６２号公報（以下「引用例２」という。）には、「半導体装置」（発明の名称）に関して、図１〜図２とともに、以下の事項が記載されている。
　
ａ．「【００１９】（実施形態１）図１（ａ）〜図２（ｇ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示した工程断面図である。
【００２０】まず、図１（ａ）に示すように、トランジスタ等の半導体素子（図示せず）が形成された半導体基板（図示せず）の主表面側に、第１層領域として層間絶縁膜１１、バリア層１２及び配線用の金属膜１３を形成し、さらに、第２層領域の層間絶縁膜２１（例えば、ＴＥＯＳ−ＳｉＯ２ 膜若しくはＬｏｗ−ｋ（低誘電率）膜、或いはそれらの積層膜）を形成する。
　……（中略）……
【００２３】次に、図１（ｄ）に示すように、ＣＭＰ法によって平坦化処理を行い、
ビア用の穴と配線用及びパッド用の溝内にのみバリア層２２及びＣｕ膜２３を残置させ
【００２４】その後、パッシベーション膜として例えばＴＥＯＳ−ＳｉＯ２ 膜若しくはＬｏｗ−ｋ（低誘電率）膜等の絶縁膜を形成し、さらにアセンブリのためにパッド用の穴を形成すると、Ｃｕパッド部の表面が露出状態になるため、Ｃｕパッド部が酸化されるばかりでなく、時間が経過するにつれて酸化が進みＣｕ配線全体が酸化されてしまう。そのため、Ｃｕパッドが酸化されるのを防ぐために、
さらに上層側に第３層領域としてＡｌパッド領域を形成する
【００２５】図２（ｅ）に示すように、
Ｃｕ膜２３に含まれるＣｕの拡散を防止するため、全面にシリコン窒化膜（プラズマＳｉＮ膜）３１を形成する
続いて、シリコン窒化膜膜３１上に上層絶縁膜３２（例えば、ＴＥＯＳ−ＳｉＯ
２
 膜若しくはＬｏｗ−ｋ（低誘電率）膜、或いはそれらの積層膜）を形成する
　
３−４．引用例３の記載事項
　本願の優先権主張の日前に日本国内において頒布され、平成２４年１０月１８日付けで当審より通知した拒絶理由通知で引用された刊行物である、特開２００４−１７２３３７号公報（以下「引用例３」という。）には、「半導体装置およびその製造方法」（発明の名称）に関して、図１〜図３とともに、以下の事項が記載されている。
　
ａ．「【００１９】
図１に示すように、基体１１上には、例えば酸化シリコン膜（ＳｉＯ２  ）からなる第１絶縁膜１２が形成されている。この第１絶縁膜１２には、配線溝１３が形成され、配線溝１３内には、銅の拡散を防止するバリア層１４を介して銅もしくは銅合金からなる第１配線１５が形成されている。
　……（中略）……
【００２１】
上記
第１配線１５を覆うように上記第１絶縁膜１２上には、銅の酸化防止・拡散防止層となる第２絶縁膜１６が、例えば５０ｎｍの厚さの窒化シリコン膜で形成されている。さらに、上記第２絶縁膜１６上には、接続孔層間、配線層間の絶縁膜となる第３絶縁膜１７が、例えば４００ｎｍの厚さの酸化シリコン（ＳｉＯ
２
  ）膜で形成されている
　
ｂ．「【００４５】
図３の（１）に示すように、基体１１上に、例えば酸化シリコン膜（ＳｉＯ２  ）からなる第１絶縁膜１２を形成した後、例えば通常の溝配線を形成する技術を用いて第１絶縁膜１２に配線溝１３を形成し、さらに配線溝１３内に銅の拡散を防止するバリア層１４を介して銅もしくは銅合金からなる第１配線１５を形成する。
　……（中略）……
【００４７】
しかるべき後処理を行った後、図３の（２）に示すように、
銅の酸化防止・拡散防止層となる第２絶縁膜１６を、上記第１配線１５を覆うように上記第１絶縁膜１２上に形成する
この第２絶縁膜１６は、例えば窒化シリコン（ＳｉＮ）を５０ｎｍの厚さに堆積して形成する
【００４８】
続けて
第２絶縁膜１６上に、接続孔層間、配線層間の絶縁膜として例えば酸化シリコン（ＳｉＯ
２
  ）膜を例えば４００ｎｍの厚さに成膜して、第３絶縁膜１７を形成する
　
３−５．引用例４の記載事項
　本願の優先権主張の日前に日本国内において頒布され、平成２４年１０月１８日付けで当審より通知した拒絶理由通知で引用された刊行物である、特開２００１−１１０８０８号公報（以下「引用例４」という。）には、「半導体装置の製造方法」（発明の名称）に関して、図１とともに、以下の事項が記載されている。
　
ａ．「【００１４】図１の（１）に示すように、半導体基板（図示せず）上に形成した半導体素子、配線等（図示せず）を覆う絶縁膜（図示せず）を形成し、その上面に例えば窒化シリコン膜１１、酸化シリコン膜１２を順に形成する。
その酸化シリコン膜１２に溝１３を形成し、その溝１３の内部に例えば窒化タンタルからなるバリア層１４を介して導電体材料として例えば銅を埋め込み、その後、例えば化学的機械研磨によって余剰な導電体材料やバリア層を除去して、いわゆる溝配線構造の第１の配線１５を形成する
【００１５】
次いで、酸化シリコン膜１２上に第１の配線１５を覆う拡散防止層１６を例えばプラズマエンハンメントＣＶＤ法により銅の拡散を防止する窒化シリコンを５０ｎｍの厚さに堆積して形成する。さらに例えばプラズマエンハンメントＣＶＤ法によって、拡散防止層１６上に下層配線と上層配線との間の絶縁膜となる配線層間絶縁膜〔以下ＩＬＤ（Inter Level Dielectrics ）という〕１７を、例えば酸化シリコンを５００ｎｍの厚さに堆積して形成する
　
３−６．引用例５の記載事項
　本願の優先権主張の日前に日本国内において頒布され、平成２４年１０月１８日付けで当審より通知した拒絶理由通知で引用された刊行物である、特開平１１−１８６３２０号公報（以下「引用例５」という。）には、「多層パッドを具備した半導体素子及びその製造方法」（発明の名称）に関して、図１〜図３１とともに、以下の事項が記載されている。
　
ａ．「【０００１】
【発明の属する技術分野】本発明は、半導体素子及びその製造方法に係り、特に、ボンディングパッドの構造を最適化してクラック発生を最小化させ得る多層パッドを具備した半導体素子及びその製造方法に関する。」
　
ｂ．「【００１１】
【発明が解決しようとする課題】しかし、このような工程により図３０に示す断面構造を有するように半導体素子の多層パッドを形成する場合…（中略）…半導体パッケージ製造過程で次に提示される問題が発生する。
【００１２】最終的に製造された半導体製品の電気的特性テストに際して、
プロービング
導電性パッドがメカニカルストレス（mechanical stress ）を受ける
ワイヤボンディング工程を施すときも同様
【００１３】これは、堅固な層間絶縁膜間に相対的に軟性のよいＡｌ合金材質の導電性パッドが挟まれていて、図３０の矢印方向にストレスが加えられる場合、一次的に導電性パッドに変形（distortion）が発生し、
このためパッド及び層間絶縁膜のクラック４２が発生する
【００１４】このように層間絶縁膜に
クラック４２が発生した場合、ワイヤボンディング不良及び半導体パッケージのアセンブリ特性低下などのような深刻な問題が惹起される
　
ｃ．「【００２６】（Ｉ）第１の実施形態
まず、図１の断面図を参照して第１の実施形態を説明する。図１によると、本発明の第１の実施形態による多層パッドを具備した半導体素子は大きく次のように構成されている。
　……（中略）……
【００２８】第１ビアホール１２６内に第１導電性プラグ１２７が形成される。第２層間絶縁膜１２８上の所定部分に第１導電性プラグ１２７と連結されるようにパッド窓領域１４０の一面側外郭部に沿って長く延長された形状の第２導電性パッド１３０が形成される。
第２導電性パッド１３０を包含した第２層間絶縁膜１２８上に第２導電性パッド１３０の表面の所定部分が露出されるように第２ビアホール１３２が具備された第３層間絶縁膜１３４が形成される。前記第２ビアホール１３２内に第２導電性プラグ１３３が形成される
【００２９】
第３層間絶縁膜１３４上の所定部分に第２導電性プラグ１３３と連結されるように第３導電性パッド１３６が形成され
第３層間絶縁膜１３４上に第３導電性パッド１３６の表面の所定部分が露出されるように保護膜１３８が形成される。ここで、第３導電性パッド１３６の表面露出部は以後パッケージの製造時に導電性パッドとリードとがワイヤボンディングされるパッド窓領域１４０となる
【００３０】図２乃至図５は、図１に示す多層パッドが具備された半導体素子を上から見た平面図である。
パッド窓領域１４０は矩形に形成され、第３導電性パッド１３６を除いてはパッド窓領域１４０下部に導電性パッドは形成されていない
【００３１】各平面図で第１、第２導電性パッド１２４、１３０の構造に少しずつ差がでる。これは、第１、第２導電性パッド１２４、１３０を図２に示したようにパッド窓領域１４０の一面側に沿って長く延長されるように形成するか、図４に示すようにパッド窓領域１４０の一面側に沿って長く延長し、その両端がパッド窓領域１４０の他面側を所定部分だけ囲む構造を有するように形成することもできるからである。
【００３２】このとき、第１乃至第３導電性パッド１２４、１３０、１３６を電気的に連結させる第１、
第２ビアホール
１３２の表面上のレイアウト配置はいろんな形態が適用可能であるが、図２及び図４に示すようにエッジアレイ（edge array）構造を有するように形成することもできるし、図３及び図５に示すようにバー（bar ）形態を有するように形成することもできる
　……（中略）……
【００４２】このような構造では、ワイヤボンディングに際して、ボールがパッド窓領域１４０の中央地点に正確に整列されずに一方に片寄る状態にボンディングされても、パッド窓領域の四面を基準とするとき第１、第２導電性パッドがパッド窓領域１０４の一面側のみに形成されるので、導電性パッド１２４、１３０がストレスを受ける確率が１／４程度に少し、層間絶縁膜のクラック発生率も１／４に減少する。」
　
ｄ．「【００６４】（IV）第４の実施形態
以下、図１０に示した断面図を参照して第４の実施形態を説明する。即ち、図示されたように、本発明の第４の実施形態の多層パッドを具備した半導体素子は大きく次のように構成される。
【００６５】フィールド酸化膜、トランジスタ、及びキャパシタが具備された半導体基板４２０上に第１層間絶縁膜４２２が形成され、この第１層間絶縁膜４２２上のパッド形成部には中央部に複数個の貫通ホールｈが具備された第１導電性パッド４２４が形成される。この第１導電性パッド４２４を包含した第１層間絶縁膜４２２上にパッド窓領域４４０外郭の第１導電性パッド４２４表面の所定部分が露出されるように第１ビアホール４２６が具備された第２層間絶縁膜４２８が形成され、第１ビアホール４２６内に第１導電性プラグ４２７が形成される。
【００６６】第２層間絶縁膜４２８上には中央部にワイド貫通ホールの形成された閉曲線形の第２導電性パッド４３０が第１導電性プラグ４２７と連結されるように形成され、第２導電性パッド４３０を包含した第２層間絶縁膜４２８上に第２導電性パッド４３０表面の所定部分が露出されるように第２ビアホール４３２が具備された第３層間絶縁膜４３４が形成される。第２ビアホール４３２内には第２導電性プラグ４３３が形成される。第３層間絶縁膜４３４上の所定部分には第２導電性プラグ４３３と電気的に連結される第３導電性パッド４３６が形成され、第３導電性パッド４３６を包含した第３層間絶縁膜４３４上に第３導電性パッド４３６表面の所定部分が露出されるように保護膜４３８が形成される。ここで、第３導電性パッド４３６の表面露出部はパッド窓領域４４０を示す。
【００６７】このとき、第１導電性パッド４２４内に形成された貫通ホールｈは相互隣接した二つの貫通ホールｈ間の導電性膜４２４ａ間隔ｃが１〜２μｍで、それぞれは２〜６μｍの幅ｄを有するように形成され、第１導電性プラグ４２７と連結された部分の第１導電性パッド４２４は２〜５μｍの幅ｗを有するように形成される。
【００６８】
図１１、図１２は、図１０の多層パッドが具備された半導体素子を上から見た平面図である
【００６９】前記平面図を参照して説明すると、ワイヤボンディング領域４４０は矩形に形成され、前記パッド窓領域４４０下部に第３導電性パッド４３６と第１導電性パッド４２４ａとが形成される。この場合も
第１、第２ビアホール４２６、４３２はエッジアレイ構造及びバー形態の全てが適用可能である
　
４．対比
４−１．本願発明と引用発明との対比
　本願発明と、引用発明とを対比する。
　
　　ア　引用発明の「能動素子等が集積形成されたＳｉ基板」は、本願発明の「半導体ダイ」に相当する。
　そして、引用発明の「ＬＳＩ配線の配線パッド構造を製造する方法」は、「Ｃｕ多層配線を形成し」た前記「能動素子等が集積形成されたＳｉ基板」における「配線パッド構造」を「製造する方法」方法であるから、本願発明の「半導体ダイにおいて接続パッド構造を製造する方法」に相当する。
　
　　イ　引用発明の「層間絶縁膜１」及び「Ｃｕパッド２」は、それぞれ、本願発明の「第１の層間誘電体層」及び「銅を含む金属パッド」に相当する。
　してみれば、引用発明の「前記層間絶縁膜１の表面にＣｕパッド２を埋込み形成する工程」は、本願発明の「第１の層間誘電体層内に、銅を含む金属パッドを形成するステップ」に相当する。
　
　　ウ　引用発明の「ｄ（dual phase plasma）−ＴＥＯＳ膜３」は、前記「層間絶縁膜１」及び「Ｃｕパッド２」と「パッシベーション膜７」との間に介在する絶縁膜であるから、層間絶縁膜である。したがって、前記「ｄ（dual phase plasma）−ＴＥＯＳ膜３」は、本願発明の「第２の層間誘電体層」に相当する。
　してみれば、引用発明の「前記層間絶縁膜１及び前記Ｃｕパッド２上にｄ（dual phase plasma）−ＴＥＯＳ膜３を形成する工程」と、本願発明の「前記金属パッドの上に、中間誘電体層を介在させて、第２の層間誘電体層を形成するステップ」とは、「前記金属パッドの上」に「第２の層間誘電体層を形成するステップ」である点で共通する。
　
　　エ　引用発明の「コンタクトホール４」は、本願発明の「端子ビア」に相当する。
　してみれば、引用発明の「前記Ｃｕパッド２の周縁部上の前記ｄ−ＴＥＯＳ膜３に４μｍピッチで２μｍ径のコンタクトホール４をＲＩＥ（Reactive Ion Etching）プロセスにより開口する工程」と、本願発明の「前記第２の層間誘電体層内および前記中間誘電体層内に、前記金属パッドの上に配置される端子ビアを形成するステップ」とは、「前記第２の層間誘電体層内」に、「前記金属パッドの上に配置される端子ビアを形成するステップ」である点で共通する。
　
　　オ　引用発明の「バリアメタル膜５」は、本願発明の「バリア層」に相当する。
　してみれば、引用発明の「前記コンタクトホール４の内面を覆うようにバリアメタル膜５をスパッタリングにより堆積する工程」は、本願発明の「前記端子ビアの側壁および底面の上ならびに前記第２の層間誘電体層の上にバリア層を形成するステップ」に相当する。
　
　また、引用発明の「Ａｌキャップ膜６（導電性保護層）」は、本願明細書の段落【００３０】に「Ａｌキャップ膜６上にボンディングワイヤ９を形成」すると記載されるように、外部との電気的なコンタクトを取るための「膜」である。したがって、前記「Ａｌキャップ膜６（導電性保護層）」は、本願発明の「コンタクト金属層」に相当する。
　してみれば、引用発明の前記「内面を覆うようにバリアメタル膜５をスパッタリングにより堆積」した「前記コンタクトホール４」を「埋め込むようにＡｌキャップ膜６（導電性保護層）を全面に堆積する工程」は、本願発明の「前記バリア層の上にコンタクト金属層を形成するステップ」に相当する。
　
　本願発明は、前記「バリア層」と前記「コンタクト金属層」を併せたものを、「端子金属層」と称している。
　したがって、引用発明の前記「バリアメタル膜５」と前記「Ａｌキャップ膜６（導電性保護層）」を併せたものは、本願発明の「端子金属層」に相当する。
　そして、引用発明の「前記コンタクトホール４の内面を覆うようにバリアメタル膜５をスパッタリングにより堆積する工程」と、前記「内面を覆うようにバリアメタル膜５をスパッタリングにより堆積」した「前記コンタクトホール４を埋め込むようにＡｌキャップ膜６（導電性保護層）を全面に堆積する工程」とを併せた工程によって、「前記コンタクトホール４以外の領域の前記Ａｌキャップ膜６と前記Ｃｕパッド２との間には前記ｄ−ＴＥＯＳ膜３が存在する」こととなるから、「前記Ａｌキャップ膜６」は、少なくとも「前記ｄ−ＴＥＯＳ膜３」の上にも「堆積」されるものである。
　してみれば、引用発明の「前記コンタクトホール４の内面を覆うようにバリアメタル膜５をスパッタリングにより堆積する工程」と、前記「内面を覆うようにバリアメタル膜５をスパッタリングにより堆積」した「前記コンタクトホール４を埋め込むようにＡｌキャップ膜６（導電性保護層）を全面に堆積する工程」とを併せた工程は、本願発明の「前記端子ビア内および前記第２の層間誘電体層の上に端子金属層を形成するステップ」に相当する。
　
　　カ　引用発明において、「パッシベーション膜７を全面に堆積する工程」により、前記「パッシベーション膜７」は、当然に、「所定の形状に加工」された「前記Ａｌキャップ膜６及び前記バリアメタル膜５」の上にも「堆積」される。そして、前記「パッシベーション膜７」は、パッシベーション作用を有する以上は不活性な絶縁物であり、絶縁物である以上は誘電体であることは明らかである。よって、引用発明の前記「パッシベーション膜７」は、本願発明の「誘電体ライナー」に相当する。
　してみれば、引用発明の「パッシベーション膜７を全面に堆積する工程」は、本願発明の「前記端子金属層の上に誘電体ライナーを形成するステップ」に相当する。
　
　　キ　引用発明の「前記パッシベーション膜７をエッチングし、前記コンタクトホール４上の前記Ａｌキャップ膜６の全部が前記パッシベーション膜７で覆われるように、パッド開口部８を開口する工程」において、「前記コンタクトホール４上の前記Ａｌキャップ膜６の全部が前記パッシベーション膜７で覆われる」から、「パッド開口部８」は「前記コンタクトホール４」が存在しない領域で「開口」されていると認められる。
　一方、引用発明の「パッド開口部８」は「パッド」を「開口」するものであるから、「所定の形状に加工」された「前記Ａｌキャップ膜６及び前記バリアメタル膜５」の上に「堆積」された「パッシベーション膜７」を「エッチング」することにより、前記「所定の形状に加工」された「前記Ａｌキャップ膜６及び前記バリアメタル膜５」のうち、前記「パッド開口部８」を「開口」した部分では、「前記Ａｌキャップ膜６」を上にして、「前記Ａｌキャップ膜６及び前記バリアメタル膜５」が「パッド」として露出するものと認められる。
　してみれば、引用発明の「前記パッシベーション膜７をエッチングし、前記コンタクトホール４上の前記Ａｌキャップ膜６の全部が前記パッシベーション膜７で覆われるように、パッド開口部８を開口する工程」は、本願発明の「前記端子ビア内の前記端子金属層が前記誘電体ライナーによって覆われたままになるように、前記端子金属層の一部分を露出させる接続パッド開口部を、前記誘電体ライナー内の、前記端子ビアが存在しない領域上に形成するステップ」に相当する。
　
　　ク　引用発明の「前記コンタクトホール４以外の領域の前記Ａｌキャップ膜６と前記Ｃｕパッド２との間には前記ｄ−ＴＥＯＳ膜３が存在する」ことと、本願発明の「前記第２の層間誘電体層および前記中間誘電体層は、前記端子金属層の前記一部分と前記金属パッドとの間に配置され」ることとは、「前記第２の層間誘電体層」は、「前記端子金属層の前記一部分と前記金属パッドとの間に配置され」点で共通する。
　
　　ケ　引用発明の「前記Ｃｕパッド２の周縁部上の前記ｄ−ＴＥＯＳ膜３に４μｍピッチで２μｍ径のコンタクトホール４をＲＩＥ（Reactive Ion Etching）プロセスにより開口する工程」において、前記「コンタクトホール４」を「前記Ｃｕパッド２の周縁部上の前記ｄ−ＴＥＯＳ膜３」に「開口する」のであるから、前記「コンタクトホール４」は、「前記Ｃｕパッド２の周縁部」に沿ってリング状に延びて「前記ｄ−ＴＥＯＳ膜３」を取り囲むように「開口」されると解される。
　そして、「前記コンタクトホール４以外の領域の前記Ａｌキャップ膜６と前記Ｃｕパッド２との間には前記ｄ−ＴＥＯＳ膜３が存在することを特徴とする」引用発明において、「前記パッシベーション膜７をエッチングし、前記コンタクトホール４上の前記Ａｌキャップ膜６の全部が前記パッシベーション膜７で覆われるように、パッド開口部８を開口する」から、前記「パッド開口部８」は、前記リング状に延びる「コンタクトホール４」で取り囲まれる「前記ｄ−ＴＥＯＳ膜３」の上の「前記Ａｌキャップ膜６」を露出させると解される。すなわち、引用発明の「コンタクトホール４」は、前記「パッド開口部８」の下部部分の「前記ｄ−ＴＥＯＳ膜３」を取り囲むように「開口」されるものである。
　したがって、引用発明の「コンタクトホール４」は、「前記Ｃｕパッド２の周縁部上の前記ｄ−ＴＥＯＳ膜３に４μｍピッチで２μｍ径のコンタクトホール４をＲＩＥ（Reactive Ion Etching）プロセスにより開口する工程」により、「前記Ｃｕパッド２の周縁部」に沿ってリング状に延びるとともに、「パッド開口部８」の下部部分の「前記ｄ−ＴＥＯＳ膜３」を取り囲むように「開口」されると認められる。
　以上から、引用発明の「前記Ｃｕパッド２の周縁部上の前記ｄ−ＴＥＯＳ膜３に４μｍピッチで２μｍ径のコンタクトホール４をＲＩＥ（Reactive Ion Etching）プロセスにより開口する工程」と、本願発明の「前記金属パッドの周囲に沿ってリング状に連続して延びるとともに、前記接続パッド開口部の下に配置される前記第２の層間誘電体層の周囲を取り囲むように、前記端子ビアを形成するステップ」とは、「前記金属パッドの周囲に沿ってリング状」に「延びるとともに、前記接続パッド開口部の下に配置される前記第２の層間誘電体層の周囲を取り囲むように、前記端子ビアを形成するステップ」である点で共通する。
　
　　コ　前記ケから、引用発明が、「前記Ｃｕパッド２の周縁部上の前記ｄ−ＴＥＯＳ膜３に４μｍピッチで２μｍ径のコンタクトホール４をＲＩＥ（Reactive Ion Etching）プロセスにより開口する工程」と「前記コンタクトホール４の内面を覆うようにバリアメタル膜５をスパッタリングにより堆積する工程」と「前記コンタクトホール４を埋め込むようにＡｌキャップ膜６（導電性保護層）を全面に堆積する工程」とにより前記「バリアメタル膜５」と前記「Ａｌキャップ膜６」とを形成することと、本願発明が、「前記金属パッドの周囲に沿ってリング状に連続して延びるとともに、前記接続パッド開口部の下に配置される前記第２の層間誘電体層の周囲を取り囲むように、前記端子ビアを形成するステップ」と「前記端子ビアの側壁および底面の上ならびに前記第２の層間誘電体層の上にバリア層を形成するステップ」と「前記バリア層の上にコンタクト金属層を形成するステップ」とにより「前記端子金属層を形成する」ことは、「前記金属パッドの周囲に沿ってリング状」に「延びるとともに、前記接続パッド開口部の下に配置される前記第２の層間誘電体層の周囲を取り囲むように、前記端子ビアを形成するステップ」と「前記端子ビアの側壁および底面の上ならびに前記第２の層間誘電体層の上にバリア層を形成するステップ」と「前記バリア層の上にコンタクト金属層を形成するステップ」とにより「前記端子金属層を形成する」点で共通する。
　
４−２．一致点及び相違点
　前項のア〜コから、本願発明と引用発明とは、以下の点で一致するとともに、以下の各点で相違する。
（一致点）
「半導体ダイにおいて接続パッド構造を製造する方法であって、
　第１の層間誘電体層内に、銅を含む金属パッドを形成するステップと、
　前記金属パッドの上に、第２の層間誘電体層を形成するステップと、
　前記第２の層間誘電体層内に、前記金属パッドの上に配置される端子ビアを形成するステップと、
　前記端子ビア内および前記第２の層間誘電体層の上に端子金属層を形成するステップと、
　前記端子金属層の上に誘電体ライナーを形成するステップと、
　前記端子ビア内の前記端子金属層が前記誘電体ライナーによって覆われたままになるように、前記端子金属層の一部分を露出させる接続パッド開口部を、前記誘電体ライナー内の、前記端子ビアが存在しない領域上に形成するステップと、
を含み、
　前記第２の層間誘電体層は、前記端子金属層の前記一部分と前記金属パッドとの間に配置され、
　前記端子金属層を形成する前記ステップは、
　前記金属パッドの周囲に沿ってリング状に延びるとともに、前記接続パッド開口部の下に配置される前記第２の層間誘電体層の周囲を取り囲むように、前記端子ビアを形成するステップと、
　前記端子ビアの側壁および底面の上ならびに前記第２の層間誘電体層の上にバリア層を形成するステップと、
　前記バリア層の上にコンタクト金属層を形成するステップとを含む、方法。」
　
（相違点１）
　本願発明は、「中間誘電体層」を形成しているので、「前記金属パッドの上に、中間誘電体層を介在させて、第２の層間誘電体層を形成するステップ」、「前記第２の層間誘電体層内および前記中間誘電体層内に端子ビアを形成するステップ」及び「前記第２の層間誘電体層および前記中間誘電体層は、前記端子金属層の前記一部分と前記金属パッドとの間に配置され」ることを有しているのに対して、引用発明は、本願発明の中間誘電体層に対応する層を形成していない点。
　
（相違点２）
　本願発明の「端子ビア」は、「前記金属パッドの周囲に沿ってリング状に連続して延びる」のに対して、引用発明の「コンタクトホール４」は、「前記Ｃｕパッド２の周縁部上の前記ｄ−ＴＥＯＳ膜３に４μｍピッチで２μｍ径」で「開口する」ものであるから、「連続して」延びるものではない点。
　
５．当審の判断
５−１．相違点１について
　　ア　銅を接続パッドや配線として用いる半導体製造技術として、銅の拡散を防止するために、拡散防止層と層間誘電体層とを積層して形成することは周知技術であり、第２．３．３−３〜３−５で摘記したように、引用例２〜４にも記載されている。
　そして、前記拡散防止層は、本願発明の「中間誘電体層」に対応する。
　
　　イ　そうすると、「Ｃｕパッド２」を利用する引用発明において、銅の拡散の防止は当然に有する課題であるから、この点を考慮して、「前記層間絶縁膜１及び前記Ｃｕパッド２上に」拡散防止層を介在させて「ｄ（dual phase plasma）−ＴＥＯＳ膜３を形成」することで、「前記Ｃｕパッド２の周縁部上の前記ｄ−ＴＥＯＳ膜３」及び前記拡散防止層に「コンタクトホール４をＲＩＥ（Reactive Ion Etching）プロセスにより開口する」とともに、「前記コンタクトホール４以外の領域の前記Ａｌキャップ膜６と前記Ｃｕパッド２との間には前記ｄ−ＴＥＯＳ膜３」及び前記拡散防止層が「存在する」ようにして、相違点１に係る構成となすことは、当業者であれば、適宜なし得たものと認められる。
　
５−２．相違点２について
　　ア　引用例５には、「プロービング」や「ワイヤボンディング工程」に際して「導電性パッドがメカニカルストレス（mechanical stress ）を受け」（段落【００１２】）て、「パッド及び層間絶縁膜のクラック４２が発生する」（段落【００１３】）ことにより、「ワイヤボンディング不良及び半導体パッケージのアセンブリ特性低下などのような深刻な問題が惹起される」（段落【００１４】）という課題を解決するために、「第３層間絶縁膜１３４上に第３導電性パッド１３６の表面の所定部分が露出されるように保護膜１３８が形成」して前記「第３導電性パッド１３６の表面露出部」を「以後パッケージの製造時に導電性パッドとリードとがワイヤボンディングされるパッド窓領域１４０」とする（段落【００２９】）ときに、前記「パッド窓領域１４０は矩形に形成され、第３導電性パッド１３６を除いてはパッド窓領域１４０下部に導電性パッドは形成」しない（段落【００３０】）ことが記載されている。
　すなわち、引用例５に記載された発明は、「プロービング」や「ワイヤボンディング工程」に際して「メカニカルストレス」を「受ける」部分の破壊による悪影響を防止するという点で、文献１の段落【０００８】に記載された「配線パッド上に設けられた導電性保護膜が、プロービング工程において破壊されることによる信頼性の低下を防止できる」という引用発明の課題と同じ技術的課題を有するものである。
　そして、引用例５に記載された発明は、「第３層間絶縁膜１３４上」に「形成」する「保護膜１３８」が存在しない部分である前記「パッド窓領域１４０」の「下部」には、「第３導電性パッド１３６を除いて」は「導電性パッドは形成」しないという、引用発明の「前記コンタクトホール４上の前記Ａｌキャップ膜６の全部が前記パッシベーション膜７で覆われるように、パッド開口部８を開口する」という課題解決手段と、同様の課題解決手段を有するものである。
　
　　イ　一方、引用例５には、「第２導電性パッド１３０を包含した第２層間絶縁膜１２８上に第２導電性パッド１３０の表面の所定部分が露出されるように第２ビアホール１３２が具備された第３層間絶縁膜１３４が形成される。前記第２ビアホール１３２内に第２導電性プラグ１３３が形成される。」（段落【００２８】）、「第３層間絶縁膜１３４上の所定部分に第２導電性プラグ１３３と連結されるように第３導電性パッド１３６が形成され」（段落【００２９】）と記載されている。
　この記載と、引用例５の図１とを併せ見れば、上記アの「プロービング」や「ワイヤボンディング工程」に際して「メカニカルストレス」を受けないように「パッド窓領域１４０」の「下部」に形成しなかった「導電性パッド」である、「第２導電性パッド１３０」と、上記アの「パッド窓領域１４０」において「表面の所定部分が露出」する「第３導電性パッド１３６」とを、前記「第２導電性パッド１３０」の「表面」上に形成した「第２ビアホール１３２」内の「第２導電性プラグ１３３」により電気的に「連結」することが記載されている。
　そして、前記「第２ビアホール１３２」のレイアウト配置に関して、引用例５には、以下の記載がある。
「【００３２】このとき、第１乃至第３導電性パッド１２４、１３０、１３６を電気的に連結させる第１、第２ビアホール１２６、１３２の表面上のレイアウト配置はいろんな形態が適用可能であるが、図２及び図４に示すようにエッジアレイ（edge array）構造を有するように形成することもできるし、図３及び図５に示すようにバー（bar ）形態を有するように形成することもできる。」
　ここで、引用例５の図２及び図４で図示された、複数の「ビアホール」が、間隔を置いて、棒状ないしコ字状で、「第３導電性パッド１３６」の「エッジ」部に「配置」される「構造」を、前記「エッジアレイ（edge array）構造」と称していると認められる。
　また、引用例５の図３及び図５で図示された、前記複数の「ビアホール」に代えて、１つの連続する線状の「ビアホール」を前記「エッジ」部に「配置」する形態を、「バー（bar ）形態」と称していると認められる。
　
　　ウ　さて、第２．４．４−１．ケで検討したように、引用発明の「コンタクトホール４」は、「前記Ｃｕパッド２の周縁部」に沿ってリング状に延びるとともに、前記「パッド開口部８」の下部部分の「前記ｄ−ＴＥＯＳ膜３」を取り囲むように「開口」されるものである。そして、引用例５の図１０及び図１２には、「第２ビアホール４３２」が、引用発明の前記「コンタクトホール４」と同様に、「第３導電性パッド４３６」の「エッジ」部に沿ってリング状に連続して延びる「矩形」の破線の上に形成されるとともに、「パッド窓領域４４０」の下部部分の「第３層間絶縁膜４３４」を取り囲むように形成されることが記載されている。
　この図１０及び図１２に関して、引用例５には、
「【００６８】図１１、図１２は、図１０の多層パッドが具備された半導体素子を上から見た平面図である。…（中略）…
【００６９】前記平面図を参照して説明すると、ワイヤボンディング領域４４０は矩形に形成され、前記パッド窓領域４４０下部に第３導電性パッド４３６と第１導電性パッド４２４ａとが形成される。この場合も第１、第２ビアホール４２６、４３２はエッジアレイ構造及びバー形態の全てが適用可能である。」
と記載されている。
　したがって、引用例５には、「第３導電性パッド４３６」の「エッジ」部に沿ってリング状に連続して延びる「矩形」の破線の上に形成されるとともに「パッド窓領域４４０」の下部部分の「第３層間絶縁膜４３４」を取り囲む「第２ビアホール４３２」を、「バー形態」で形成することが記載されている。
　
　　エ　ここで、引用例５の図１２には、「第２ビアホール４３２」が前記「矩形」の破線上でリング状に間隔を置いて配置されることが図示されているが、この配置構造を指して、段落【００６９】で「エッジアレイ構造」と記載していると認められる。すなわち、引用例５に記載の「エッジアレイ（edge array）構造」とは、図２及び図４の棒状ないしコ字状の配置形態には限定されず、複数の「ビアホール」が間隔を置いて「第３導電性パッド」の「エッジ」部に「配置」される「構造」を言うものと認められる。
　さらに、“bar”とは、一般には、「横棒」、「（窓・戸などの）横棒、桟、横木、格子」、あるいは、「棒状の物」等を指す英単語である。（要すれば、小学館ランダムハウス英和大辞典、第２版第７刷、１９９９年１月１０日、第２１４〜２１５ページを参照。）すなわち、“bar”とは「横棒」ないし「棒状の物」のみを意味する語ではない。
　
　　オ　以上イ〜エから、引用例５には、「第３導電性パッド４３６」の「エッジ」部に沿ってリング状に連続して延びる「矩形」の破線の上に形成されるとともに「パッド窓領域４４０」の下部部分の「第３層間絶縁膜４３４」を取り囲む「第２ビアホール４３２」を、「エッジアレイ構造」として、前記破線上でリング状に間隔を置いて配置することのほかに、「バー形態」として、前記破線上でリング状に連続して延びる、１つの連続する線状の「ビアホール」として形成することも、記載されているに等しいものと認められる。
　
　　カ　そうすると、前記アで検討したように、引用例５に記載された発明と、同じ技術的課題を有するとともに、同様の課題解決手段を有する引用発明において、「前記Ｃｕパッド２の周縁部上の前記ｄ−ＴＥＯＳ膜３」に「開口」する「コンタクトホール４」を、「４μｍピッチで２μｍ径」で「開口する」ことに代えて、引用例５に記載されるように、１つの連続する線状で「開口する」ことによって、引用発明の「コンタクトホール４」を、「前記Ｃｕパッド２の周縁部」に沿ってリング状に連続して延びるとともに、前記「パッド開口部８」の下部部分の「前記ｄ−ＴＥＯＳ膜３」を取り囲むように「開口」して、相違点２に係る構成とすることは、当業者が適宜選択できた程度のことと認められる。
　
５−３．意見書の主張について
　　ア　平成２５年４月１９日に提出された意見書において、審判請求人は、
ａ．「本願発明は、上記のように「前記端子金属層の一部分を露出させる接続パッド開口部」という構成を有し、審判官合議体は、引用例１の「バリアメタル膜５」と「パッド開口部８」は、それぞれ本願発明の「端子金属層」と「接続パッド開口部」に対応すると認定しています。しかしながら、引用例１は、図２の記載から明らかなように「パッド開口部８」は「バリアメタル膜５」を露出させていませんので、引用例１の「パッド開口部８」は本願発明の「接続パッド開口部」とは異なります。」
ｂ．「引用例５の「第１、第２ビアホール４２６、４３２はエッジアレイ構造及びバー形態の全てが適用可能である。」という記載をもって、「『リング状に連続して延びる』『端子ビア』と、同等の形状になる。」と認定される根拠が全くもって不明であると思料致します。引用例５における「バー形態」の「ビアホール」の例は、図３及び図５に示されていますが、「ビアホール」は、本願発明にように、第２の層間誘電体層の周囲を取り囲んでおらず、さらに、リング状でもありません。」
ｃ．「本願発明におけるこのような「前記端子ビア」内の「前記端子金属層が前記誘電体ライナーによって覆われたままになるように、前記誘電体ライナー内の、前記端子ビアが存在しない領域上に接続パッド開口部を形成する」ことについても各引用例には記載されておらず、この構成を示唆する記載もありません。」
と主張している。
　これらの主張について検討する。
　
　　イ　平成２４年１０月１８日付けで当審より通知した拒絶理由通知においては、「引用例１に記載された発明の「Ｃｕパッド２」、「ｄ−ＴＥＯＳ膜３」、「コンタクトホール４」、「バリアメタル膜５」と「Ａｌキャップ膜６（導電性保護層）」とを併せた構成、「パッシベーション膜７」、「パッド開口部８」は、それぞれ、本願請求項１に係る発明（以下「本願発明１」という。）の「銅を含」む「金属パッド」、「第２の層間誘電体層」、「端子ビア」、「端子金属層」、「誘電体ライナー」、「接続パッド開口部」に対応する。」としており、引用例１に記載された発明における「バリアメタル膜５」と「Ａｌキャップ膜６（導電性保護層）」とを併せた構成を、本願請求項１に係る発明における「端子金属層」に対応付けている。
　そして、前記「バリアメタル膜５」と「Ａｌキャップ膜６（導電性保護層）」とを併せた構成における「Ａｌキャップ膜６」を上面とする１部分が、「パッド開口部８」から露出することは、引用例１の段落【００２６】における「Ａｌキャップ膜６およびバリアメタル膜５をフォトリソグラフィおよびＲＩＥを用いて所定の形状に加工し、その後パッシベーション膜７を全面に堆積し、パッシベーション膜７をエッチングし、パッド開口部８を開口する。」との記載と、引用例１の図２に示されるとおりである。
　したがって、前記ａの主張は当を得ていない。
　
　　ウ　第２．５．５−２．ア〜オで検討したとおり、前記ｂの主張についは当を得ていない。
　
　　エ　引用例１の段落【００２７】には、「
パッド開口部８は
好ましくは全部がパッシベーション膜７で覆われるように開口することが望ましい
　なお、引用例５には、段落【００２９】に「第３導電性パッド１３６の表面の所定部分が露出されるように保護膜１３８が形成される。ここで、第３導電性パッド１３６の表面露出部は以後パッケージの製造時に導電性パッドとリードとがワイヤボンディングされるパッド窓領域１４０となる。」と、段落【００３０】に「パッド窓領域１４０は矩形に形成され、第３導電性パッド１３６を除いてはパッド窓領域１４０下部に導電性パッドは形成されていない」と記載されている。
　したがって、本願発明の「前記端子ビア」内の「前記端子金属層が前記誘電体ライナーによって覆われたままになるように、前記誘電体ライナー内の、前記端子ビアが存在しない領域上に接続パッド開口部を形成する」という構成と同等の構成は、引用例１にも、引用例５にも、記載されている。
　よって、前記ｃの主張は当を得ていない
　
５−４．小括
　以上のとおりであるから、相違点１〜２は、引用例２〜５に記載された発明を参酌すれば、引用発明から当業者が容易に想到し得た範囲に含まれる程度のものである。
　そして、本願発明の効果も、引用発明及び引用例２〜５に記載された発明から、当業者が予期し得たものである。
　したがって、本願発明は、引用例２〜５に記載された発明を参酌すれば、引用発明に基づいて当業者が容易に発明をすることができたものと認められる。
　
　
第３．結言
　以上のとおり、本願発明は、引用例２〜５に記載された発明を参酌すれば、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。
　
　よって、結論のとおり審決する。