【事件の表示】
　平成　３年特許願第３１０３３９号「周波数シンセサイザ」拒絶査定に対する審判事件［平成　５年　３月１９日出願公開、特開平　５−　６７９６９］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．本願の手続の経緯及び本願発明の要旨
　本願は、平成３年１１月２６日の出願（国内優先権主張　先の出願　特願平３−４３５１５号　出願日平成３年３月８日）であって、本願発明の要旨は、平成１０年７月１７日付け手続補正書で補正された明細書と図面の記載からみてその特許請求の範囲の請求項２の発明（以下、本願第２の発明という。）は次のとおりであると認める。
「所定の位相に対する波形の振幅デ−タを記憶する手段であるメモリ、前記メモリから波形の振幅デ−タを読み出すための位相情報の発生手段である位相アキュ−ムレ−タ、前記位相アキュ−ムレ−タからの命令に従い前記メモリから出力される波形の振幅デ−タをアナログ信号に変換するデジタル／アナログ変換器、前記位相アキュ−ムレ−タと前記デジタル／アナログ変換器とにクロック信号を供給するクロックから構成される直接デジタルシンセサイザと、位相比較器、ル−プフィルタ、電圧制御発振器、カプラ、分周器を有し、電圧制御発振器の出力の一部をカプラで取り出し、その信号を分周器で分周し、ミクサ、局部発振源、フィルタを有し、前記分周器の出力信号と局部発振源の出力信号（周波数ｆｘｏ）とをミクサに入力して周波数混合し、それぞれの出力信号周波数の差の周波数の出力信号をフィルタを介して出力する周波数変換器の出力信号と前記直接デジタルシンセサイザの出力信号（周波数ｆｄ ）とを位相比較器に入力して位相比較し、この位相比較器の出力信号をル−プフィルタを介して電圧制御発振器に周波数制御信号として加え、前記周波数変換器の出力信号の周波数を前記直接デジタルシンセサイザの出力信号の周波数に合わせる位相同期ル−プとを備えて構成し、前記周波数変換器を介さずに位相同期ル−プを構成する場合に比べ、前記分周器の分周数をｆｄ／（ｆｄ＋ｆｘｏ）倍に低下させたことを特徴とする周波数シンセサイザ。」
２．引用例
　これに対して、原審の拒絶理由で引用された　特開平２−２４６５２１号公報（以下、引用例１という。）の特に第１図及び第３図とその説明には、
基準信号発振器１（周波数ｆＲ）の出力の一方を位相比較器２の一方の入力端子に接続し、位相比較器２の出力をル−プフィルタ３を介して電圧制御発振器４の出力発振周波数ｆｏを制御し、電圧制御発振器４の出力端子から出力信号を得、基準信号発振器１の出力の他方を分周比１／Ｒの分周器６を介して（分周器６の出力周波数ｆＬ）ミキサ７の一方の入力端子に印加し、出力信号を分周比１／Ｎの分周器５を介してミキサ７の他方の入力端子に印加し、ミキサ７は両入力信号の差を選択して出力信号を得、そのミキサ７の出力信号をフィルタ８を介して位相比較器２の他方の入力端子に接続し、フィルタ８の出力周波数（実質的にはミクサ７の出力周波数）を基準信号発振器１の出力周波数ｆＲに一致するようにしたＰＬＬ周波数シンセサイザ、
が記載され、さらに、
ＰＬＬ周波数シンセサイザの位相雑音は、分周数Ｎが大きいほど高くなり、（９）式としてｆｏ＝Ｎ・（ｆＲ＋ｆＬ）が得られること、すなわち、Ｎ＝（ｆｏ／ｆＲ）・ｆＲ／（ｆＲ＋ｆＬ）となり、（ｆｏ／ｆＲ）の場合に比べ、分周器５の分周数をｆＲ／（ｆＲ＋ｆＬ）倍に低下させること、
も記載されている。
　また、原審の拒絶理由で引用された　特開平１−１１４１２２号公報（以下、引用例２という。）の特に第８図とその説明には、
デジタル周波数シンセサイザ２０の出力を位相比較器２１の一方の入力端子に接続し、位相比較器２１の出力をフィルタ２２を介して電圧制御発振器２３の出力発振周波数を制御し、電圧制御発振器２３の出力端子から出力信号を得、該出力信号を分周器２４を介して位相比較器２１の他方の入力端子に接続したＰＬＬ周波数シンセサイザ、
が記載されている。
　また、引用例２の特に第６図及び第７図とその説明には、
デ−タ信号を位相アキュ−ムレ−タ１０に印加し、位相アキュ−ムレ−タ１０からの命令に従いメモリ１３から出力される波形の振幅デ−タをアナログ信号に変換するデジタル／アナログ変換器１４の出力をフィルタ１５を介してアナログ出力を得る装置を、第８図のデジタル周波数シンセサイザ２０に用いれば良いこと、
が記載され、前記位相アキュ−ムレ−タ１０と前記デジタル／アナログ変換器１４とにクロック信号を供給することは自明のものと認める。
３．対比
　そこで、本願第２の発明と引用例１に記載されたものとを対比すると、引用例１に記載された「基準信号発振器１」、「周波数ｆＬ」、「周波数ｆＲ」は、それぞれ、本願第２の発明の「直接デジタルシンセサイザ」、「周波数ｆｘｏ」「周波数ｆｄ」に相当し、引用例１に記載された分周器５の入力信号が電圧制御発振器４の出力信号を適宜カプラを介して得ることは、当業者には自明であるから、両者は、
基準信号発振器と、位相比較器、ル−プフィルタ、電圧制御発振器、カプラ、分周器を有し、電圧制御発振器の出力の一部をカプラで取り出し、その信号を分周器で分周し、ミクサ、発振源、フィルタを有し、前記分周器の出力信号と発振源の出力信号（周波数ｆｘｏ）とをミクサに入力して周波数混合し、それぞれの出力信号周波数の差の周波数の出力信号をフィルタを介して出力する周波数変換器の出力信号と前記基準信号発振器の出力信号（周波数ｆｄ ）とを位相比較器に入力して位相比較し、この位相比較器の出力信号をル−プフィルタを介して電圧制御発振器に周波数制御信号として加え、前記周波数変換器の出力信号の周波数を前記基準信号発振器の出力信号の周波数に合わせる位相同期ル−プとを備えて構成し、前記周波数変換器を介さずに位相同期ル−プを構成する場合に比べ、前記分周器の分周数をｆｄ／（ｆｄ＋ｆｘｏ）倍に低下させた周波数シンセサイザ、
の点で一致し、
（１）本願第２の発明は、基準信号発振器として、所定の位相に対する波形の振幅デ−タを記憶する手段であるメモリ、前記メモリから波形の振幅デ−タを読み出すための位相情報の発生手段である位相アキュ−ムレ−タ、前記位相アキュ−ムレ−タからの命令に従い前記メモリから出力される波形の振幅デ−タをアナログ信号に変換するデジタル／アナログ変換器、前記位相アキュ−ムレ−タと前記デジタル／アナログ変換器とにクロック信号を供給するクロックから構成されたものを用いるのに対して、引用例１にはその点何も記載されていない点、
（２）本願第２の発明は、周波数ｆｘｏを出力する発振源を、基準信号発振器の出力とは異なる独立した局部発振源とするのに対して、引用例１に記載されたものは、基準信号発振器１の出力を分周比１／Ｒの分周器６（分周器６の出力周波数はｆＬ）を介して得る点、
で相違している。
４．当審の判断
　しかしながら、相違点（１）について、
　基準信号発振器として、所定の位相に対する波形の振幅デ−タを記憶する手段であるメモリ、前記メモリから波形の振幅デ−タを読み出すための位相情報の発生手段である位相アキュ−ムレ−タ、前記位相アキュ−ムレ−タからの命令に従い前記メモリから出力される波形の振幅デ−タをアナログ信号に変換するデジタル／アナログ変換器、前記位相アキュ−ムレ−タと前記デジタル／アナログ変換器とにクロック信号を供給するクロックから構成されたものを用いる技術は、引用例２に記載されているように周知であるから、相違点（１）は単に引用例２に記載された技術を利用したにすぎない。
　相違点（２）について、
　引用例１に記載されたものから示唆された「分周器５の分周数をｆＲ／（ｆＲ＋ｆＬ）倍に低下させること」という技術をみると、このことは、周波数ｆＬを大きくすれば分周数を低下させることができることを意味するものであると当業者に充分認識することができることは明らかであり、周波数ｆＬを発生させるのに、独立した局部発振器を用いる程度のことは、当業者が引用例１に記載されたものから容易に考えられる程度のものと認められる。
５．むすび
　したがって、本願第２の発明は、引用例１、引用例２に記載されたものに基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　また、上記のとおりであるから、本願の特許請求の範囲の請求項１に記載された発明を検討するまでもない。
　　よって、結論のとおり審決する。