【事件の表示】
平成　３年特許願第２２７０５９号「電界放出型電子源」拒絶査定に対する審判事件［　平成　５年　３月１９日出願公開、特開平　５−　６７４２６                        ］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
理由
Ｉ．手続きの経緯
　この出願は、平成３年９月６日の特許出願である。
　平成９年８月１日及び平成９年１２月３日に拒絶の理由が通知され、平成９年１０月８日及び平成１０年２月５日に手続補正書が提出されたが、平成１０年６月２９日に拒絶査定された。
　平成１０年８月６日に審判の請求がされ、同日に手続補正書が提出された。
　当審において平成１１年８月２５日に拒絶の理由を通知したところ、平成１１年１１月１２日に手続補正書が提出された。
　
II．本願発明
　この出願の請求項１及び請求項２に係る発明は、平成９年１０月８日付け、平成１０年２月５日付け、平成１０年８月６日付け及び平成１１年１１月１２日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１及び請求項２に記載された下記のとおりのものである。
　　　　　　　　　　　　記（特許請求の範囲）
（請求項１）半導体基板と、該半導体基板と対向して設けられた少なくとも１つのゲート電極と、
　前記半導体基板の該ゲート電極と対向する表面の一部分に形成されかつ前記半導体基板に電気的に接続されており、前記半導体基板より小さい抵抗を有する帯状に形成された冷陰極基板電極と、
　前記半導体基板の表面の一部分に形成された該冷陰極基板電極上に直結され、該冷陰極基板電極を介して前記半導体基板に電気的に接続され、かつウエッジ形状の側面断面を有するリニアアレイ状に配置された電界放出型冷陰極とを備え、
　前記ゲート電極が前記電界放出型冷陰極の位置する領域を除いた全領域に形成されていることを特徴とする電界放出型電子源。
（請求項２）前記冷陰極基板電極が、前記半導体基板に不純物をドープすることによって形成されることを特徴とする請求項１記載の電界放出型電子源
　
III．引用刊行物に記載された事項
　当審において通知した拒絶の理由において引用した下記の刊行物には、以下の記載がある。
　　　　　　　　　　　　　記（引用刊行物）
  １．国際公開第９１−１２６２４号パンフレット（２２　August　１９９１）（以下、「刊行物１」という）
　２．特開昭５９−１０５２５２号公報（昭和５９年６月１８日出願公開、以下、「刊行物２」という）
　３．特開昭４９−７９１６１号公報（昭和４９年７月３１日出願公開、以下、「刊行物３」という）
　
（刊行物１）
　刊行物１には、「COLD CATHODE FIELD EMISSION DEVICE WITH INTEGRAL EMITTER BALLASTING](エミッタのバラストと一体化した冷陰極電界放出素子)に関し、下記の事項が記載されている。
（ア）「The device comprises an integral structure that includes an emitter (101),a gate(102),an anode(103),and a ballast resister(104)that couples to the emitter.」（第３頁１７行から２０行まで）
（この素子は、集積化された構造によって構成され、エミッタ（１０１）、ゲート（１０２）、陽極（１０３）及びエミッタと結合されたバラスト抵抗（１０４）が含まれる）。
（イ）「Manufacture of a non-planar FED in accordance with the invention will be described with reference to Figs. 2a-c. An appropriate initial substrate is provided,such as a silicon substrate (201)(Fig.2a).　Using appropriate semiconductor manufacturing methodology,as well understood by those skilled in the art,a diffusion process imparts phosphorus material(202)(Fig.2b)or other appropriate dopant into selected portions of the substrate(201).　This introduction of phosphorous material through selective impurity diffusion allows provision of the inregrally manufactured ballast resistor into the FED as described below in more detail.」（第３頁２１行から第４頁２行まで）
（本発明による非平面的なＦＥＤの製造を、第２ａ図ないし第２ｃ図を参照して説明する。シリコン基板（２０１）のような適当な最初の基板を用意する（第２ａ図）。当業者に周知の適当な半導体製造方法を用い、拡散工程によりリン物質（２０２）（第２ｂ図）または他の適当な不純物（dopant）を基板（２０１）の選択された部位に加える。以下でより詳細に説明するように、選択的な不純物の拡散によりリン物質を導入することによって、ＦＥＤの中にバラスト抵抗を集積して製造することができる）
（ウ）「An initial emitter metallization (203) can also be seen in Fig.2b.(In alternative embodiments the emitter stripe may be realized through selective diffusion of appropriate dopant materials directly into the substrate layer．」（第４頁３行から７行まで）
(最初のエミッタ・ストライプの金属被膜（２０３）も第２ｂ図に示す。（他の実施例では、適当な不純物材料を直接基板層の中に選択的に拡散することによって、エミッタ・ストライプを実現してもよい））。
（エ）第２ｃ図及び第３図を参照すると、「エミッタ（２０４）（３０２）は、断面三角形の形状で、一列上に複数個配置され、その列が平行に複数列配列されている」ことがみてとれる。
（オ）第２ｃ図を参照すると、「ゲート（２０６）は、エミッタ（２０４）の位置する領域を除いた全領域に形成されている」ことがみてとれる。
　
（刊行物２）
　刊行物２には、「画像転送方法と装置」に関し、以下の事項が記載されている。
（カ）「薄膜−電界効果型カソードの原理は公知である（中略）。平面に互いに配列され、二つの電極の間にあるカソード先端は加速電圧の印加のとき各円すい形状の電子流を電極に放出する。」（第２頁右下欄１４行から第３頁左上欄１行まで）
（キ）「第２図は本発明の実施形態の薄膜カソードの概略図を示す。この場合には電子放出部４０は電荷移動系４１と共に装置の個別的な部品のなかに集積されている。・・・輸送レジスタはＰ−型のけい素基板４２の上に連続して配置され、・・・チャージトランスファ系４１のトランスファレジスタは個々のカソード先端１５’に平行に配置されたＮ＋型、Ｎ−型メモリ対４９、４４を形成する。そのときＮ＋型メモリ４９は個別のカソード先端１５’に関係づけられる第２の電極を形成するものであり、」（第４頁左下欄１３行から右下欄１０行まで）
（ク）第２図及び第３図を参照すると、「Ｎ＋型メモリ４９とカソード先端１５’とは、直結されている」ことがみてとれる。
　
（刊行物３）
　刊行物３には、「電子放射用平面陰極の製造方法」に関し、以下の事項が記載されている。
（ケ）「本発明は改良された電子線放射用平面陰極の製造方法に関し、」（第１頁右下欄２行から３行まで）
（コ）「この方法においては、前記のサンドイッチ構造における空孔の開口部の形状を矩形または細長い矩形とし、この空孔内に三角柱状のエミッタを形成する」（第２頁右上欄１８行から２０行まで）
（サ）上記（ク）の「三角柱状のエミッタ」として、第４図を参照すると、「三角柱の一側面が陰極電極に結合され、この一側面に対向する稜線が電子放出側とされたエミッタ」がみてとれる。さらに、「三角柱状のエミッタは、その稜線の方向に、一列上に複数個配置され、その列が平行に複数列配列されている」ことがみてとれる。
　
IV．対比・判断
１．刊行物１に記載された発明
　上記（ア）から（オ）までを参照する。
　シリコン基板（２０１）が半導体であることは、「the ballast resister is formed on a semiconductor substrate」（第２頁２０行から２１行まで）の記載からも明らかである。
　エミッタ・ストライプはシリコン基板層の中に適当な不純物材料を直接選択的に拡散することにより実現されることから（上記（ウ）の括弧内）、形成されたエミッタ・ストライプとシリコン基板とが電気的に接続されることは明らかである。
　以上から、刊行物１には、下記の発明が記載されている。
　　　　　　　　　記（刊行物１に記載された発明）
　半導体であるシリコン基板（２０１）と、該シリコン基板と対向して設けられた１つのゲート（２０６）と、
　前記シリコン基板層の中に適当な不純物材料を直接選択的に拡散することによって実現されたエミッタ・ストライプと、
　前記バラスト抵抗（１０４）を介しさらにエミッタ・ストライプを介してシリコン基板に電気的に接続され、かつ断面三角形の直線上に複数列配置されたエミッタ（２０４）と、
　１つのゲートがエミッタの位置する領域を除いた全領域に形成された冷陰極電界放出素子
　
２．対比
（請求項１に係る発明）
　請求項１に係る発明（以下、「本件発明１」という）と刊行物１に記載された発明とを対比する。
  まず、刊行物１に記載された発明の「半導体であるシリコン基板（２０１）」、「ゲート（２０６）」及び「冷陰極電界放出素子」は、それぞれ、本件発明１の「半導体基板」、「ゲート電極」及び「電界放出型電子源」に相当する。
　次に、刊行物１に記載された発明の「エミッタ・ストライプ」は、シリコン基板層の中に適当な不純物材料を直接選択的に拡散することによって実現されることから、「シリコン基板のゲートと対向する面の一部に形成されかつシリコン基板に電気的に接続されており」、加えて、拡散により形成されたエミッタ・ストライプは金属皮膜により形成されたエミッタ・ストライプ（２０３）に代えて実現されるものであるので上記金属皮膜と同じく導電性である必要があることから、「シリコン基板より小さい抵抗値を有する」ことも明らかである。
　また、「ストライプ」との表現から、「エミッタ・ストライプ」の形状は、「帯状」である。
　したがって、刊行物１に記載された発明の「シリコン基板層の中に適当な不純物材料を直接選択的に拡散することによって実現されたエミッタ・ストライプ」は、本件発明１の「半導体基板の該ゲート電極と対向する表面の一部分に形成されかつ前記半導体基板に電気的に接続されており、前記半導体基板より小さい抵抗を有する帯状に形成された冷陰極基板電極」に相当する。
　次に、本件発明１の電界放出型冷陰極の「リニアアレイ状に配置された」との配列の仕方は、この出願の第１図を参照すると、「一列上に複数個配置され、その列が平行に複数列配列された」との配列の仕方であり、この配列の仕方は刊行物１に記載されたエミッタの配列の仕方（上記（エ））と同じである。
　したがって、刊行物１に記載された発明の「エミッタ・ストライプを介してシリコン基板に電気的に接続され、かつ直線上に複数列配置されたエミッタ」は、本件発明１の「半導体基板の表面の一部分に形成された冷陰極基板電極を介して半導体基板に電気的に接続され、かつリニアアレイ状に配置された電界放出型冷陰極」に相当する。
（請求項２に係る発明）
　請求項２に係る発明（以下、「本件発明２」という）と刊行物１に記載された発明とを対比する。
  本件発明２は、本件発明１の「冷陰極基板電極」に、さらに、「半導体基板に不純物をドープすることによって形成されている」との事項を限定するものである。
　しかし、上記刊行物１に記載された発明の「エミッタ・ストライプ」は「シリコン基板層の中に適当な不純物材料を直接選択的に拡散することによって実現されたエミッタ・ストライプ」であるから、上記限定する事項も上記刊行物１に記載された発明に含まれている。
（一致点・相違点）
　以上から、本件発明１及び本件発明２は、それぞれ、下記１及び下記２の一致点において一致し、いずれも、下記３の相違点において相違する。
　　　　　　　　　　記１（本件発明１の一致点）
　半導体基板と、該半導体基板と対向して設けられた少なくとも１つのゲート電極と、
　前記半導体基板の該ゲート電極と対向する表面の一部分に形成されかつ前記半導体基板に電気的に接続されており、前記半導体基板より小さい抵抗を有する帯状に形成された冷陰極基板電極と、
　前記半導体基板の表面の一部分に形成された該冷陰極基板電極を介して前記半導体基板に電気的に接続され、かつリニアアレイ状に配置された電界放出型冷陰極とを備え、
　前記ゲート電極が前記電界放出型冷陰極の位置する領域を除いた全領域に形成されていることを特徴とする電界放出型電子源
　　　　　　　　　　記２（本件発明２の一致点）
　半導体基板と、該半導体基板と対向して設けられた少なくとも１つのゲート電極と、
　前記半導体基板の該ゲート電極と対向する表面の一部分に不純物をドープすることによって形成されかつ前記半導体基板に電気的に接続されており、前記半導体基板より小さい抵抗を有する帯状に形成された冷陰極基板電極と、
　前記半導体基板の表面の一部分に形成された該冷陰極基板電極を介して前記半導体基板に電気的に接続され、かつリニアアレイ状に配置された電界放出型冷陰極とを備え、
　前記ゲート電極が前記電界放出型冷陰極の位置する領域を除いた全領域に形成されていることを特徴とする電界放出型電子源
　　　　　　　　　　　記３（相違点）
（ａ）電界放出型冷陰極が、本件発明１及び本件発明２では、「冷陰極基板電極に直結されている」のに対して、刊行物１に記載された発明では、「バラスト抵抗を介して冷陰極基板電極に電気的に結合されている」こと
（ｂ）電界放出型冷陰極の形状が、本件発明１及び本件発明２では、「ウエッジ形状の側面断面を有する」のに対して、刊行物１に記載された発明では、「断面三角形」であること
　
３．判断
　相違点（ａ）
  刊行物１に記載された発明は、「「prior art field emission device(FEDs) often suffer from non-uniform electron emission at individual emitter tips.」(従来技術の電界放出素子（ＦＥＤ）では、個々のエミッタ・チップに於ける不均一な電子の放出がしばしば問題となる）」（第１頁２２行から２４行まで）との背景技術のもとに「バラスト抵抗を形成した」ものであり、その発明に至る経緯を考慮すると、刊行物１には、従来技術として「バラスト抵抗を形成しない電界放出素子が存在する」ことが理解される。
  一方、刊行物２には、本件発明１及び本件発明２の「電界放出型電子源」の分野と同じ分野である「薄膜−電界効果型カソード」において、「Ｎ＋型メモリ４９とカソード先端１５’とは直結されている」ことが記載されている（上記（カ）から（ク）まで）。ここで、「カソード先端１５’」及び「Ｎ＋型メモリ」は本件発明１及び本件発明２の「電界放出型冷陰極」及び「冷陰極基板電極」に対応するから、「電界放出型電子源」の分野において「電界放出型冷陰極が冷陰極基板電極に直結されている」は通常行なわれていることであることが分かる。
　したがって、相違点（ａ）は、刊行物１に記載された発明の「バラスト抵抗」を、刊行物１及び刊行物２の上記記載を参照して削除することにより、当業者が容易になしうることである。
　相違点（ｂ）
　本件発明１及び本件発明２の「ウエッジ形状の側面断面を有する」との形状は、この出願の第１図を参照すると、「一側面が冷陰極基板電極に結合され、この一側面に対向する稜線が電子放出側とされた三角柱状」である。
　しかし、このような「三角柱状」は、刊行物３に記載されており（上記（ケ）から（サ）まで）、しかも、本件発明１及び本件発明２の「電界放出型電子源」と刊行物３に記載の「電界放出用平面陰極」とは同じ技術分野に属する。
　したがって、相違点（ｂ）は、刊行物１に記載された発明の「断面三角形」の形状を、刊行物３に記載された「三角柱状」を参照して変更することにより、当業者が容易になしうることである。
　効果等
　また、本件発明１及び本件発明２の効果も、刊行物１から刊行物３までに記載された事項から当業者が予測することができる程度のものである。
　これらより、本件発明１本件発明２は、いずれも、刊行物１から刊行物３までに記載された発明に基づいて当業者が容易に発明をすることができたものである。
　まとめ
　以上、請求項１及び請求項２に係る発明は、いずれも、刊行物１から刊行物３までに記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
Ｖ．むすび
　以上のとおり、請求項１及び請求項２に係る発明は、いずれも、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。