【事件の表示】
　特願２０１０−１９１２８４「広帯域電力増幅器」拒絶査定不服審判事件〔平成２４年　３月　８日出願公開、特開２０１２−　４９９０９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
　 
第１　手続の経緯  
　  
　本願は、平成２２年８月２７日の出願であって、平成２４年５月２５日付けの拒絶理由通知に対して同年７月２６日付けで手続補正がなされたが、同年９月７日付けで拒絶査定がなされ、これに対し、同年１２月７日付けで拒絶査定不服審判が請求されるとともに手続補正がなされ、その後、平成２５年６月１１日付けの審尋に対し、同年８月１９日付けで回答書が提出されたものである。　
　  
　  
第２　平成２４年１２月７日付けの手続補正についての補正却下の決定  
　  
［補正却下の決定の結論］  
　平成２４年１２月７日付けの手続補正（以下「本件補正」という。）を却下する。  
　  
［理由］  
　  
１　本件補正  
　  
　本件補正は、特許請求の範囲について、本件補正前に、  
「【請求項１】
　第１中心周波数を有する第１増幅ユニットと、
　前記第１増幅ユニットに並列に配置され、前記第１中心周波数よりも高い第２中心周波数を有する第２増幅ユニットと、
　第１増幅ユニットの入力と第２増幅ユニットの入力に接続された第１電力分配器と、
　第１増幅ユニットの出力と第２増幅ユニットの出力に接続された第１電力合成器と
　を備え、
　前記第１増幅ユニットは、並列接続された２つの第２増幅セルと、前記第２増幅セルの入力に直列接続された１つの第１増幅セルと、前記第１増幅セルの出力側に接続され、前記第１増幅セルの出力を前記各第２増幅セルに分配する第１増幅ユニット内電力分配器と、前記第２増幅セルの各出力側に接続され、前記第２増幅セルの各出力を合成して前記第１電力合成器に供給する第１増幅ユニット内電力合成器とを備え、
　前記第１増幅セルは、第１トランジスタと、前記第１トランジスタの入力側に接続され、前記第１中心周波数にその中心周波数をもつように設定された第１入力整合回路と、前記第１トランジスタの出力側に接続され、前記第１中心周波数にその中心周波数をもつように設定された第１出力整合回路とを備え、
　前記第２増幅ユニットは、並列接続された２つの第４増幅セルと、前記第４増幅セルの入力に直列接続された１つの第３増幅セルと、前記第３増幅セルの出力側に接続され、前記第３増幅セルの出力を前記各第４増幅セルに分配する第２増幅ユニット内電力分配器と、前記第４増幅セルの各出力側に接続され、前記第４増幅セルの各出力を合成して前記第１電力合成器に供給する第２増幅ユニット内電力合成器とを備え、
　前記第３増幅セルは、第２トランジスタと、前記第２トランジスタの入力側に接続され、前記第２中心周波数にその中心周波数をもつように設定された第２入力整合回路と、前記第２トランジスタの出力側に接続され、前記第２中心周波数にその中心周波数をもつように設定された第２出力整合回路とを備え、
　前記第１入力整合回路は、前記第１中心周波数において、前記第１トランジスタの入力インピーダンスを変換し、前記第１出力整合回路は、前記第１中心周波数において、前記第１トランジスタの出力インピーダンスを変換すると共に、前記第２入力整合回路は、前記第２中心周波数において、前記第２トランジスタの入力インピーダンスを変換し、前記第２出力整合回路は、前記第２中心周波数において、前記第２トランジスタの出力インピーダンスを変換することを特徴とする広帯域増幅器。
　　【請求項２】
　前記第１電力分配器は、ウィルキンソン型電力分配成器、ブランチカプラ型電力分配器、ラットレースカプラ型電力分配器、ランゲカプラ型電力分配器のいずれかであり、前記第１電力合成器は、ウィルキンソン型電力合成器、ブランチカプラ型電力合成器、ラットレースカプラ型電力合成器、ランゲカプラ型電力合成器のいずれかであることを特徴とする請求項１に記載の広帯域増幅器。
　　【請求項３】
　前記第２増幅ユニットに並列に配置され、前記第１中心周波数よりも高く、前記第２中心周波数よりも低い第３中心周波数を有する第３増幅ユニットをさらに備え、前記第３増幅ユニットの入力は、前記第１電力分配器に接続され、前記第３増幅ユニットの出力は、前記第１電力合成器に接続されたことを特徴とする請求項１に記載の広帯域増幅器。
　　【請求項４】
　前記第１増幅ユニットは、並列接続された２つの第２増幅セルと、前記第２増幅セルの入力に直列接続された１つの第１増幅セルと、前記第１増幅セルの出力側に接続され、前記第１増幅セルの出力を前記各第２増幅セルに分配する第１増幅ユニット内電力分配器と、前記第２増幅セルの各出力側に接続され、前記第２増幅セルの各出力を合成して前記第１電力合成器に供給する第１増幅ユニット内電力合成器とを備え、
　前記第１増幅セルは、第１トランジスタと、前記第１トランジスタの入力側に接続され、前記第１中心周波数にその中心周波数をもつように設定された第１入力整合回路と、前記第１トランジスタの出力側に接続され、前記第１中心周波数にその中心周波数をもつように設定された第１出力整合回路とを備え、
　前記第２増幅ユニットは、並列接続された２つの第４増幅セルと、前記第４増幅セルの入力に直列接続された１つの第３増幅セルと、前記第３増幅セルの出力側に接続され、前記第３増幅セルの出力を前記各第４増幅セルに分配する第２増幅ユニット内電力分配器と、前記第４増幅セルの各出力側に接続され、前記第４増幅セルの各出力を合成して前記第１電力合成器に供給する第２増幅ユニット内電力合成器とを備え、
　前記第３増幅セルは、第２トランジスタと、前記第２トランジスタの入力側に接続され、前記第２中心周波数にその中心周波数をもつように設定された第２入力整合回路と、前記第２トランジスタの出力側に接続され、前記第２中心周波数にその中心周波数をもつように設定された第２出力整合回路とを備え、
　前記第３増幅ユニットは、並列接続された２つの第６増幅セルと、前記第６増幅セルの入力に直列接続された１つの第５増幅セルと、前記第５増幅セルの出力側に接続され、前記第５増幅セルの出力を前記各第６増幅セルに分配する第３増幅ユニット内電力分配器と、前記第６増幅セルの各出力側に接続され、前記第６増幅セルの各出力を合成して前記第１電力合成器に供給する第３増幅ユニット内電力合成器とを備え、
　前記第５増幅セルは、第３トランジスタと、前記第３トランジスタの入力側に接続され、前記第３中心周波数にその中心周波数をもつように設定された第３入力整合回路と、前記第３トランジスタの出力側に接続され、前記第３中心周波数にその中心周波数をもつように設定された第３出力整合回路とを備え、
　前記第１入力整合回路は、前記第１中心周波数において、前記第１トランジスタの入力インピーダンスを変換し、前記第１出力整合回路は、前記第１中心周波数において、前記第１トランジスタの出力インピーダンスを変換し、前記第２入力整合回路は、前記第２中心周波数において、前記第２トランジスタの入力インピーダンスを変換し、前記第２出力整合回路は、前記第２中心周波数において、前記第２トランジスタの出力インピーダンスを変換し、前記第３入力整合回路は、前記第３中心周波数において、前記第３トランジスタの入力インピーダンスを変換し、前記第３出力整合回路は、前記第３中心周波数において、前記第３トランジスタの出力インピーダンスを変換することを特徴とする請求項３に記載の広帯域増幅器。
　　【請求項５】
　前記第１電力分配器は、ウィルキンソン型電力分配器、ブランチカプラ型電力分配器、ラットレースカプラ型電力分配器、ランゲカプラ型電力分配器のいずれかであり、前記第１電力合成器は、ウィルキンソン型電力合成器、ブランチカプラ型電力合成器、ラットレースカプラ型電力合成器、ランゲカプラ型電力合成器のいずれかであることを特徴とする請求項３に記載の広帯域増幅器。
　　【請求項６】
　前記第２増幅ユニットに並列に配置され、前記第２中心周波数よりも高い第３中心周波数を有する第３増幅ユニットと、
　第３増幅ユニットに並列に配置され、前記第３中心周波数よりも高い第４中心周波数を有する第４増幅ユニットと、
　前記第３増幅ユニットの入力と前記第４増幅ユニットの入力に接続された第２電力分配器と、
　前記第３増幅ユニットの出力と前記第４増幅ユニットの出力に接続された第２電力合成器と
　を備え、
　前記第２電力分配器は、前記第１電力分配器の出力を前記第３増幅ユニットと前記第４増幅ユニットとに供給することを特徴とする請求項１に記載の広帯域増幅器。
　　【請求項７】
　前記第１増幅ユニットの入力と前記第２増幅ユニットの入力に接続された第３電力分配器と、
　前記第１増幅ユニットの出力と前記第２増幅ユニットの出力に接続された第３電力合成器と
　を備え、
　前記第３電力分配器は、前記第１電力分配器の出力を前記第１増幅ユニットと前記第２増幅ユニットとに供給し、前記第１電力合成器は、前記第２電力合成器の出力と前記第３電力合成器の出力とを合成することを特徴とする請求項６に記載の広帯域増幅器。
　　【請求項８】
　前記第１増幅ユニットは、並列接続された２つの第２増幅セルと、前記第２増幅セルの入力に直列接続された１つの第１増幅セルと、前記第１増幅セルの出力側に接続され、前記第１増幅セルの出力を前記各第２増幅セルに分配する第１増幅ユニット内電力分配器と、前記第２増幅セルの各出力側に接続され、前記第２増幅セルの各出力を合成して前記第３電力合成器に供給する第１増幅ユニット内電力合成器とを備え、
　前記第１増幅セルは、第１トランジスタと、前記第１トランジスタの入力側に接続され、前記第１中心周波数にその中心周波数をもつように設定された第１入力整合回路と、前記第１トランジスタの出力側に接続され、前記第１中心周波数にその中心周波数をもつように設定された第１出力整合回路とを備え、
　前記第２増幅ユニットは、並列接続された２つの第４増幅セルと、前記第４増幅セルの入力に直列接続された１つの第３増幅セルと、前記第３増幅セルの出力側に接続され、前記第３増幅セルの出力を前記各第４増幅セルに分配する第２増幅ユニット内電力分配器と、前記第４増幅セルの各出力側に接続され、前記第４増幅セルの各出力を合成して前記第３電力合成器に供給する第２増幅ユニット内電力合成器とを備え、
　前記第３増幅セルは、第２トランジスタと、前記第２トランジスタの入力側に接続され、前記第２中心周波数にその中心周波数をもつように設定された第２入力整合回路と、前記第２トランジスタの出力側に接続され、前記第２中心周波数にその中心周波数をもつように設定された第２出力整合回路とを備え、
　前記第３増幅ユニットは、並列接続された２つの第６増幅セルと、前記第６増幅セルの入力に直列接続された１つの第５増幅セルと、前記第５増幅セルの出力側に接続され、前記第５増幅セルの出力を前記各第６増幅セルに分配する第３増幅ユニット内電力分配器と前記第６増幅セルの各出力側に接続され、前記第６増幅セルの各出力を合成して前記第２電力合成器に供給する第３増幅ユニット内電力合成器とを備え、
　前記第５増幅セルは、第３トランジスタと、前記第３トランジスタの入力側に接続され、前記第３中心周波数にその中心周波数をもつように設定された第３入力整合回路と、前記第３トランジスタの出力側に接続され、前記第３中心周波数にその中心周波数をもつように設定された第３出力整合回路とを備え、
　前記第４増幅ユニットは、並列接続された２つの第８増幅セルと、前記第８増幅セルの入力に直列接続された１つの第７増幅セルと、前記第７増幅セルの出力側に接続され、前記第７増幅セルの出力を前記各第６増幅セルに分配する第４増幅ユニット内電力分配器と、前記第８増幅セルの各出力側に接続され、前記第８増幅セルの各出力を合成して前記第２電力合成器に供給する第４増幅ユニット内電力合成器とを備え、
　前記第７増幅セルは、第４トランジスタと、前記第４トランジスタの入力側に接続され、前記第４中心周波数にその中心周波数をもつように設定された第４入力整合回路と、前記第４トランジスタの出力側に接続され、前記第４中心周波数にその中心周波数をもつように設定された第４出力整合回路とを備え、
　前記第１入力整合回路は、前記第１中心周波数において、前記第１トランジスタの入力インピーダンスを変換し、前記第１出力整合回路は、前記第１中心周波数において、前記第１トランジスタの出力インピーダンスを変換し、前記第２入力整合回路は、前記第２中心周波数において、前記第２トランジスタの入力インピーダンスを変換し、前記第２出力整合回路は、前記第２中心周波数において、前記第２トランジスタの出力インピーダンスを変換し、前記第３入力整合回路は、前記第３中心周波数において、前記第３トランジスタの入力インピーダンスを変換し、前記第３出力整合回路は、前記第３中心周波数において、前記第３トランジスタの出力インピーダンスを変換し、前記第４入力整合回路は、前記第４中心周波数において、前記第４トランジスタの入力インピーダンスを変換し、前記第４出力整合回路は、前記第４中心周波数において、前記第４トランジスタの出力インピーダンスを変換することを特徴とする請求項７に記載の広帯域増幅器。
　　【請求項９】
　前記第１電力分配器と、前記第２電力分配器と、前記第３電力分配器は、ウィルキンソン型電力分配器、ブランチカプラ型電力分配器、ラットレースカプラ型電力分配器、ランゲカプラ型電力分配器のいずれかであり、前記第１電力合成器と、前記第２電力合成器と、前記第３電力合成器は、ウィルキンソン型電力合成器、ブランチカプラ型電力合成器、ラットレースカプラ型電力合成器、ランゲカプラ型電力合成器のいずれかであることを特徴とする請求項７に記載の広帯域増幅器。
　　【請求項１０】
　複数の増幅ユニットと、
　前記複数の増幅ユニットの入力に接続されたＮ方向電力分配器と、
　前記複数の増幅ユニットの出力に接続されたＮ方向電力合成器と
　を備え、前記複数の増幅ユニットは、それぞれ互いに異なる中心周波数を有し、
　前記各増幅ユニットは、並列接続された２つの第２増幅セルと、前記第２増幅セルの入力に直列接続された１つの第１増幅セルと、前記第１増幅セルの出力側に接続され、前記第１増幅セルの出力を前記各第２増幅セルに分配する増幅ユニット内電力分配器と、前記第２増幅セルの各出力側に接続され、前記第２増幅セルの各出力を合成して前記Ｎ方向電力合成器に供給する増幅ユニット内電力合成器とを備え、
　前記第１増幅セルは、第１トランジスタと、前記第１トランジスタの入力側に接続され、前記互いに異なる中心周波数にその中心周波数をもつように設定された第１入力整合回路と、前記第１トランジスタの出力側に接続され、前記互いに異なる中心周波数にその中心周波数をもつように設定された第１出力整合回路とを備えることを特徴とする広帯域増幅器。
　　【請求項１１】
　前記第１のトランジスタは、基板と
　前記基板の第１表面に配置され,それぞれ複数のフィンガーを有するゲートフィンガー電極、ソースフィンガー電極およびドレインフィンガー電極と、
　前記基板の第１表面に配置され,前記ゲートフィンガー電極、前記ソースフィンガー電極および前記ドレインフィンガー電極ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極、複数のソース端子電極およびドレイン端子電極と、
　前記ソース端子電極の下部に配置されたＶＩＡホールと、
　前記基板の第１表面と反対側の第２表面に配置され、前記ソース端子電極に対して前記ＶＩＡホールを介して接続された接地電極と
　を備えることを特徴とする請求項１、４および８の内、いずれか１項に記載の広帯域増幅器。
　　【請求項１２】
　前記第１のトランジスタは、
　基板と、
　前記基板上に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極、ソースフィンガー電極およびドレインフィンガー電極と、
　前記基板上に配置され、前記ゲートフィンガー電極、前記ソースフィンガー電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極およびソース端子電極と、
　前記基板上に配置され、前記ドレインフィンガー電極の複数のフィンガーをそれぞれオーバーレイコンタクトにより接続したドレイン端子電極と
　を備えることを特徴とする請求項１、４および８の内、いずれか１項に記載の広帯域増幅器。
　　【請求項１３】
　前記基板は、ＳｉＣ基板、ＧａＡｓ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、Ｓｉ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＡｌＧａＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にＧａＮエピタキシャル層を形成した基板、サファイア基板若しくはダイヤモンド基板、および半絶縁性基板のいずれかであることを特徴とする請求項１１または１２に記載の広帯域増幅器。
　　【請求項１４】
　前記第１入力整合回路および前記第１出力整合回路は、ＭＩＭキャパシタを備えることを特徴とする請求項１、４および８の内、いずれか１項に記載の広帯域増幅器。」  
とあったところを、  
　  
「【請求項１】
　第１中心周波数を有する第１増幅ユニットと、
　前記第１増幅ユニットに並列に配置され、前記第１中心周波数よりも高い第２中心周波
数を有する第２増幅ユニットと、
　第１増幅ユニットの入力と第２増幅ユニットの入力に接続された第１電力分配器と、
　第１増幅ユニットの出力と第２増幅ユニットの出力に接続された第１電力合成器と
　を備え、
　前記第１増幅ユニットは、並列接続された２つの第２増幅セルと、前記第２増幅セルの入力に直列接続された１つの第１増幅セルと、前記第１増幅セルの出力側に接続され、前記第１増幅セルの出力を前記各第２増幅セルに分配する第１増幅ユニット内電力分配器と、前記第２増幅セルの各出力側に接続され、前記第２増幅セルの各出力を合成して前記第１電力合成器に供給する第１増幅ユニット内電力合成器とを備え、
　前記第１増幅セルは、第１トランジスタと、前記第１トランジスタの入力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記第１中心周波数にその中心周波数をもつように設定された第１入力整合回路と、前記第１トランジスタの出力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記第１中心周波数にその中心周波数をもつように設定された第１出力整合回路とを備え、
　前記第２増幅ユニットは、並列接続された２つの第４増幅セルと、前記第４増幅セルの入力に直列接続された１つの第３増幅セルと、前記第３増幅セルの出力側に接続され、前記第３増幅セルの出力を前記各第４増幅セルに分配する第２増幅ユニット内電力分配器と、前記第４増幅セルの各出力側に接続され、前記第４増幅セルの各出力を合成して前記第１電力合成器に供給する第２増幅ユニット内電力合成器とを備え、
　前記第３増幅セルは、第２トランジスタと、前記第２トランジスタの入力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記第２中心周波数にその中心周波数をもつように設定された第２入力整合回路と、前記第２トランジスタの出力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記第２中心周波数にその中心周波数をもつように設定された第２出力整合回路とを備え、
　前記第１入力整合回路は、前記第１中心周波数において、前記第１トランジスタの入力インピーダンスを変換し、前記第１出力整合回路は、前記第１中心周波数において、前記第１トランジスタの出力インピーダンスを変換すると共に、前記第２入力整合回路は、前記第２中心周波数において、前記第２トランジスタの入力インピーダンスを変換し、前記第２出力整合回路は、前記第２中心周波数において、前記第２トランジスタの出力インピーダンスを変換することを特徴とする広帯域増幅器。
　　【請求項２】
　前記第１電力分配器は、ウィルキンソン型電力分配成器、ブランチカプラ型電力分配器、ラットレースカプラ型電力分配器、ランゲカプラ型電力分配器のいずれかであり、前記第１電力合成器は、ウィルキンソン型電力合成器、ブランチカプラ型電力合成器、ラットレースカプラ型電力合成器、ランゲカプラ型電力合成器のいずれかであることを特徴とする請求項１に記載の広帯域増幅器。
　　【請求項３】
　前記第２増幅ユニットに並列に配置され、前記第１中心周波数よりも高く、前記第２中心周波数よりも低い第３中心周波数を有する第３増幅ユニット
をさらに備え、前記第３増幅ユニットの入力は、前記第１電力分配器に接続され、前記第３増幅ユニットの出力は、前記第１電力合成器に接続されたことを特徴とする請求項１に記載の広帯域増幅器。
　　【請求項４】
　前記第１増幅ユニットは、並列接続された２つの第２増幅セルと、前記第２増幅セルの入力に直列接続された１つの第１増幅セルと、前記第１増幅セルの出力側に接続され、前記第１増幅セルの出力を前記各第２増幅セルに分配する第１増幅ユニット内電力分配器と、前記第２増幅セルの各出力側に接続され、前記第２増幅セルの各出力を合成して前記第１電力合成器に供給する第１増幅ユニット内電力合成器とを備え、
　前記第１増幅セルは、第１トランジスタと、前記第１トランジスタの入力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記第１中心周波数にその中心周波数をもつように設定された第１入力整合回路と、前記第１トランジスタの出力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記第１中心周波数にその中心周波数をもつように設定された第１出力整合回路とを備え、
　前記第２増幅ユニットは、並列接続された２つの第４増幅セルと、前記第４増幅セルの入力に直列接続された１つの第３増幅セルと、前記第３増幅セルの出力側に接続され、前記第３増幅セルの出力を前記各第４増幅セルに分配する第２増幅ユニット内電力分配器と、前記第４増幅セルの各出力側に接続され、前記第４増幅セルの各出力を合成して前記第１電力合成器に供給する第２増幅ユニット内電力合成器とを備え、
　前記第３増幅セルは、第２トランジスタと、前記第２トランジスタの入力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記第２中心周波数にその中心周波数をもつように設定された第２入力整合回路と、前記第２トランジスタの出力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記第２中心周波数にその中心周波数をもつように設定された第２出力整合回路とを備え、
　前記第３増幅ユニットは、並列接続された２つの第６増幅セルと、前記第６増幅セルの入力に直列接続された１つの第５増幅セルと、前記第５増幅セルの出力側に接続され、前記第５増幅セルの出力を前記各第６増幅セルに分配する第３増幅ユニット内電力分配器と、前記第６増幅セルの各出力側に接続され、前記第６増幅セルの各出力を合成して前記第１電力合成器に供給する第３増幅ユニット内電力合成器とを備え、
　前記第５増幅セルは、第３トランジスタと、前記第３トランジスタの入力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記第３中心周波数にその中心周波数をもつように設定された第３入力整合回路と、前記第３トランジスタの出力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記第３中心周波数にその中心周波数をもつように設定された第３出力整合回路とを備え、
　前記第１入力整合回路は、前記第１中心周波数において、前記第１トランジスタの入力インピーダンスを変換し、前記第１出力整合回路は、前記第１中心周波数において、前記第１トランジスタの出力インピーダンスを変換し、前記第２入力整合回路は、前記第２中心周波数において、前記第２トランジスタの入力インピーダンスを変換し、前記第２出力整合回路は、前記第２中心周波数において、前記第２トランジスタの出力インピーダンスを変換し、前記第３入力整合回路は、前記第３中心周波数において、前記第３トランジスタの入力インピーダンスを変換し、前記第３出力整合回路は、前記第３中心周波数において、前記第３トランジスタの出力インピーダンスを変換することを特徴とする請求項３に記載の広帯域増幅器。
　　【請求項５】
　前記第１電力分配器は、ウィルキンソン型電力分配器、ブランチカプラ型電力分配器、ラットレースカプラ型電力分配器、ランゲカプラ型電力分配器のいずれかであり、前記第１電力合成器は、ウィルキンソン型電力合成器、ブランチカプラ型電力合成器、ラットレースカプラ型電力合成器、ランゲカプラ型電力合成器のいずれかであることを特徴とする請求項３に記載の広帯域増幅器。
　　【請求項６】
　前記第２増幅ユニットに並列に配置され、前記第２中心周波数よりも高い第３中心周波数を有する第３増幅ユニットと、
　第３増幅ユニットに並列に配置され、前記第３中心周波数よりも高い第４中心周波数を有する第４増幅ユニットと、
　前記第３増幅ユニットの入力と前記第４増幅ユニットの入力に接続された第２電力分配器と、
　前記第３増幅ユニットの出力と前記第４増幅ユニットの出力に接続された第２電力合成器と
　を備え、
　前記第２電力分配器は、前記第１電力分配器の出力を前記第３増幅ユニットと前記第４増幅ユニットとに供給することを特徴とする請求項１に記載の広帯域増幅器。
　　【請求項７】
　前記第１増幅ユニットの入力と前記第２増幅ユニットの入力に接続された第３電力分配器と、
　前記第１増幅ユニットの出力と前記第２増幅ユニットの出力に接続された第３電力合成器と
　を備え、
　前記第３電力分配器は、前記第１電力分配器の出力を前記第１増幅ユニットと前記第２増幅ユニットとに供給し、前記第１電力合成器は、前記第２電力合成器の出力と前記第３電力合成器の出力とを合成することを特徴とする請求項６に記載の広帯域増幅器。
　　【請求項８】
　前記第１増幅ユニットは、並列接続された２つの第２増幅セルと、前記第２増幅セルの入力に直列接続された１つの第１増幅セルと、前記第１増幅セルの出力側に接続され、前記第１増幅セルの出力を前記各第２増幅セルに分配する第１増幅ユニット内電力分配器と、前記第２増幅セルの各出力側に接続され、前記第２増幅セルの各出力を合成して前記第３電力合成器に供給する第１増幅ユニット内電力合成器とを備え、
　前記第１増幅セルは、第１トランジスタと、前記第１トランジスタの入力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記第１中心周波数にその中心周波数をもつように設定された第１入力整合回路と、前記第１トランジスタの出力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記第１中心周波数にその中心周波数をもつように設定された第１出力整合回路とを備え、
　前記第２増幅ユニットは、並列接続された２つの第４増幅セルと、前記第４増幅セルの入力に直列接続された１つの第３増幅セルと、前記第３増幅セルの出力側に接続され、前記第３増幅セルの出力を前記各第４増幅セルに分配する第２増幅ユニット内電力分配器と、前記第４増幅セルの各出力側に接続され、前記第４増幅セルの各出力を合成して前記第３電力合成器に供給する第２増幅ユニット内電力合成器とを備え、
　前記第３増幅セルは、第２トランジスタと、前記第２トランジスタの入力側に接続されキャパシタとインダクタとを構成する電極配線からなり、前記第２中心周波数にその中心周波数をもつように設定された第２入力整合回路と、前記第２トランジスタの出力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記第２中心周波数にその中心周波数をもつように設定された第２出力整合回路とを備え、
　前記第３増幅ユニットは、並列接続された２つの第６増幅セルと、前記第６増幅セルの入力に直列接続された１つの第５増幅セルと、前記第５増幅セルの出力側に接続され、前記第５増幅セルの出力を前記各第６増幅セルに分配する第３増幅ユニット内電力分配器と、前記第６増幅セルの各出力側に接続され、前記第６増幅セルの各出力を合成して前記第２電力合成器に供給する第３増幅ユニット内電力合成器とを備え、
　前記第５増幅セルは、第３トランジスタと、前記第３トランジスタの入力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記第３中心周波数にその中心周波数をもつように設定された第３入力整合回路と、前記第３トランジスタの出力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記第３中心周波数にその中心周波数をもつように設定された第３出力整合回路とを備え、
　前記第４増幅ユニットは、並列接続された２つの第８増幅セルと、前記第８増幅セルの入力に直列接続された１つの第７増幅セルと、前記第７増幅セルの出力側に接続され、前記第７増幅セルの出力を前記各第６増幅セルに分配する第４増幅ユニット内電力分配器と、前記第８増幅セルの各出力側に接続され、前記第８増幅セルの各出力を合成して前記第２電力合成器に供給する第４増幅ユニット内電力合成器とを備え、
　前記第７増幅セルは、第４トランジスタと、前記第４トランジスタの入力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記第４中心周波数にその中心周波数をもつように設定された第４入力整合回路と、前記第４トランジスタの出力側に接続され、前記第４中心周波数にその中心周波数をもつように設定された第４出力整合回路とを備え、
　前記第１入力整合回路は、前記第１中心周波数において、前記第１トランジスタの入力インピーダンスを変換し、前記第１出力整合回路は、前記第１中心周波数において、前記第１トランジスタの出力インピーダンスを変換し、前記第２入力整合回路は、前記第２中心周波数において、前記第２トランジスタの入力インピーダンスを変換し、前記第２出力整合回路は、前記第２中心周波数において、前記第２トランジスタの出力インピーダンスを変換し、前記第３入力整合回路は、前記第３中心周波数において、前記第３トランジスタの入力インピーダンスを変換し、前記第３出力整合回路は、前記第３中心周波数において、前記第３トランジスタの出力インピーダンスを変換し、前記第４入力整合回路は、前記第４中心周波数において、前記第４トランジスタの入力インピーダンスを変換し、前記第４出力整合回路は、前記第４中心周波数において、前記第４トランジスタの出力インピーダンスを変換することを特徴とする請求項７に記載の広帯域増幅器。
　　【請求項９】
　前記第１電力分配器と、前記第２電力分配器と、前記第３電力分配器は、ウィルキンソン型電力分配器、ブランチカプラ型電力分配器、ラットレースカプラ型電力分配器、ランゲカプラ型電力分配器のいずれかであり、前記第１電力合成器と、前記第２電力合成器と、前記第３電力合成器は、ウィルキンソン型電力合成器、ブランチカプラ型電力合成器、ラットレースカプラ型電力合成器、ランゲカプラ型電力合成器のいずれかであることを特徴とする請求項７に記載の広帯域増幅器。
　　【請求項１０】
　複数の増幅ユニットと、
　前記複数の増幅ユニットの入力に接続されたＮ方向電力分配器と、
　前記複数の増幅ユニットの出力に接続されたＮ方向電力合成器と
　を備え、前記複数の増幅ユニットは、それぞれ互いに異なる中心周波数を有し、
　前記各増幅ユニットは、並列接続された２つの第２増幅セルと、前記第２増幅セルの入力に直列接続された１つの第１増幅セルと、前記第１増幅セルの出力側に接続され、前記第１増幅セルの出力を前記各第２増幅セルに分配する増幅ユニット内電力分配器と、前記第２増幅セルの各出力側に接続され、前記第２増幅セルの各出力を合成して前記Ｎ方向電力合成器に供給する増幅ユニット内電力合成器とを備え、
　前記第１増幅セルは、第１トランジスタと、前記第１トランジスタの入力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記互いに異なる中心周波数にその中心周波数をもつように設定された第１入力整合回路と、前記第１トランジスタの出力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記互いに異なる中心周波数にその中心周波数をもつように設定された第１出力整合回路とを備えることを特徴とする広帯域増幅器。
　　【請求項１１】
　前記第１のトランジスタは、
　基板と
　前記基板の第１表面に配置され,それぞれ複数のフィンガーを有するゲートフィンガー
電極、ソースフィンガー電極およびドレインフィンガー電極と、
　前記基板の第１表面に配置され,前記ゲートフィンガー電極、前記ソースフィンガー電極および前記ドレインフィンガー電極ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極、複数のソース端子電極およびドレイン端子電極と、
　前記ソース端子電極の下部に配置されたＶＩＡホールと、
　前記基板の第１表面と反対側の第２表面に配置され、前記ソース端子電極に対して前記ＶＩＡホールを介して接続された接地電極と
　を備えることを特徴とする請求項１、４および８の内、いずれか１項に記載の広帯域増幅器。
　　【請求項１２】
　前記第１のトランジスタは、
　基板と、
　前記基板上に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極、ソースフィンガー電極およびドレインフィンガー電極と、
　前記基板上に配置され、前記ゲートフィンガー電極、前記ソースフィンガー電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極およびソース端子電極と、
　前記基板上に配置され、前記ドレインフィンガー電極の複数のフィンガーをそれぞれオーバーレイコンタクトにより接続したドレイン端子電極と
　を備えることを特徴とする請求項１、４および８の内、いずれか１項に記載の広帯域増幅器。
　　【請求項１３】
　前記基板は、ＳｉＣ基板、ＧａＡｓ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、Ｓｉ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＡｌＧａＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にＧａＮエピタキシャル層を形成した基板、サファイア基板若しくはダイヤモンド基板、および半絶縁性基板のいずれかであることを特徴とする請求項１１または１２に記載の広帯域増幅器。
　　【請求項１４】
　前記第１入力整合回路および前記第１出力整合回路は、ＭＩＭキャパシタを備えることを特徴とする請求項１、４および８の内、いずれか１項に記載の広帯域増幅器。」  
とすることを含むものである。  
　  
　そして、本件補正は、
　  
　本件補正後の請求項１は、「第１入力整合回路」、「第１出力整合回路」、「第２入力整合回路」、「第２出力整合回路」について、「キャパシタとインダクタとを構成する電極配線からなり、」と限定するものであり、本件補正後の請求項４は、本件補正後の請求項１と同様の限定に加え、「第３入力整合回路」、「第３出力整合回路」について、「キャパシタとインダクタとを構成する電極配線からなり、」と限定するものであり、本件補正後の請求項８は、本件補正後の請求項４と同様の限定に加え、「第４入力整合回路」について、「キャパシタとインダクタとを構成する電極配線からなり、」と限定するものであり、本件補正後の請求項１０は、「第１入力整合回路」、「第１出力整合回路」について、「キャパシタとインダクタとを構成する電極配線からなり、」と限定するものである。
　  
　よって、本件補正は、本件補正前の請求項に記載された発明を特定するために必要な事項を限定するものであるから、特許法第１７条の２第５項第２号に掲げる特許請求の範囲の限定的減縮を目的とするものに該当する。  
　  
　そこで、本件補正後における特許請求の範囲に記載されている事項により特定される請求項１０に係る発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第６項において準用する同法第１２６条第７項に規定する要件を満たすか）について以下に検討する。  
　  
　本願補正発明は、再掲すれば、次に記載するとおりのものである。  
　  
「【請求項１０】
　複数の増幅ユニットと、
　前記複数の増幅ユニットの入力に接続されたＮ方向電力分配器と、
　前記複数の増幅ユニットの出力に接続されたＮ方向電力合成器と
　を備え、前記複数の増幅ユニットは、それぞれ互いに異なる中心周波数を有し、
　前記各増幅ユニットは、並列接続された２つの第２増幅セルと、前記第２増幅セルの入力に直列接続された１つの第１増幅セルと、前記第１増幅セルの出力側に接続され、前記第１増幅セルの出力を前記各第２増幅セルに分配する増幅ユニット内電力分配器と、前記第２増幅セルの各出力側に接続され、前記第２増幅セルの各出力を合成して前記Ｎ方向電力合成器に供給する増幅ユニット内電力合成器とを備え、
　前記第１増幅セルは、第１トランジスタと、前記第１トランジスタの入力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記互いに異なる中心周波数にその中心周波数をもつように設定された第１入力整合回路と、前記第１トランジスタの出力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記互いに異なる中心周波数にその中心周波数をもつように設定された第１出力整合回路とを備えることを特徴とする広帯域増幅器。」  
　
　  
２　引用例及びその記載事項  
　  
（１）原査定の拒絶の理由に引用され、本願の出願の日前に頒布された刊行物である特開平６−２５２６５８号公報（平成６年９月９日公開、以下「引用例１」という。）には、図面とともに以下の事項が記載されている（なお、下線は当審で付した。）。　  
　  
ａ「【００１７】
【実施例】
図１は、本発明に係る広帯域低歪増幅器の基本的な構成を模式的に示す図である。
【００１８】
同図に示すように、この広帯域低歪増幅器は、入力信号を受けるパワーディバイダ１と、パワーディバイダ１でｎ個に分割された入力電力を個々に受けるｎ個の単位増幅器ａ1 〜ａn と、各単位増幅器ａ1 〜ａn の出力を受けて合成するパワーコンバイナ２とを備えている。
【００１９】
また、各単位増幅器ａ1 〜ａn は、増幅素子としてのＦＥＴＱ1 〜Ｑn と、入力整合回路Ｂ(in)1 〜Ｂ(in)n および出力整合回路Ｂ(out)1〜Ｂ(out)nとをそれぞれ備えている。ここで、パワーディバイダ１としては、ウィルキンソン型
等の公知の構成の回路を使用することができ、これは、パワーコンバイナ２についても同様である。
【００２０】
更に、単位増幅器ａ1 〜ａn は、
いくつかずつが集まってｍ個（ｍ＜ｎ）の帯域増幅器Ａ1 〜Ａm を構成している。
図１に示した回路では、図２に示すように、各帯域増幅器Ａ1 〜Ａm が互いに異なる動作帯域をもつように調整されている。
　  
ｂ　図１には、各単位増幅器に、それぞれ、増幅素子として一のＦＥＴを備えること、並列接続された二つの単位増幅器から、一の帯域増幅器を構成し、複数の帯域増幅器を並列接続して広帯域低歪増幅器とすることが示されているということができる。
　
　
ア　上記ａの「【００１７】【実施例】図１は、本発明に係る広帯域低歪増幅器の基本的な構成を模式的に示す図である。【００１８】同図に示すように、この広帯域低歪増幅器は、入力信号を受けるパワーディバイダ１と、パワーディバイダ１でｎ個に分割された入力電力を個々に受けるｎ個の単位増幅器ａ1 〜ａn と、各単位増幅器ａ1 〜ａn の出力を受けて合成するパワーコンバイナ２とを備えている。【００１９】また、各単位増幅器ａ1 〜ａn は、増幅素子としてのＦＥＴＱ1 〜Ｑn と、入力整合回路Ｂ(in)1 〜Ｂ(in)n および出力整合回路Ｂ(out)1〜Ｂ(out)nとをそれぞれ備えている。ここで、パワーディバイダ１としては、ウィルキンソン型‥‥‥等の公知の構成の回路を使用することができ、これは、パワーコンバイナ２についても同様である。」との記載、及び図１に、各単位増幅器に、それぞれ、増幅素子として一のＦＥＴを備えることが示されていることから（上記ｂ）、引用例１に記載の「広帯域低歪増幅器」は、「入力信号を受けるパワーディバイダと、パワーディバイダでｎ個に分割された入力電力を個々に受けるｎ個の単位増幅器と、各単位増幅器の出力を受けて合成するパワーコンバイナとを備え、各単位増幅器は、増幅素子として一のＦＥＴ と、入力整合回路および出力整合回路とをそれぞれ備え、パワーディバイダ及びパワーコンバイナは、ウィルキンソン型回路で構成される」ということができる。
　
イ　上記ａの「【００２０】更に、単位増幅器ａ1 〜ａn は、‥‥‥いくつかずつが集まってｍ個（ｍ＜ｎ）の帯域増幅器Ａ1 〜Ａm を構成している。‥‥‥図１に示した回路では、図２に示すように、各帯域増幅器Ａ1 〜Ａm が互いに異なる動作帯域をもつように調整されている。‥‥‥」との記載、及び、図１に、並列接続された二つの単位増幅器から、一の帯域増幅器を構成し、複数の帯域増幅器を並列接続して広帯域低歪増幅器とすることが示されていることから（上記ｂ）、引用例１に記載の「広帯域低歪増幅器」は、「並列接続された二つの単位増幅器から、一の帯域増幅器を構成し、互いに異なる動作帯域をもつ複数の帯域増幅器を並列接続して広帯域低歪増幅器とする」ものということができる。　 
　 
ウ　したがって、上記引用例１に記載された事項、図面の記載、及び上記アないしイを総合すると、引用例１には、次の事項が記載されている（以下、引用発明という。）。 
　 
「入力信号を受けるパワーディバイダと、
　パワーディバイダでｎ個に分割された入力電力を個々に受けるｎ個の単位増幅器と、
　各単位増幅器の出力を受けて合成するパワーコンバイナとを備え、
　各単位増幅器は、増幅素子として一のＦＥＴ と、入力整合回路および出力整合回路とをそれぞれ備え、
　パワーディバイダ及びパワーコンバイナは、ウィルキンソン型回路で構成され、
並列接続された二つの単位増幅器から、一の帯域増幅器を構成し、互いに異なる動作帯域をもつ複数の帯域増幅器を並列接続して広帯域低歪増幅器とする、
　広帯域低歪増幅器。」 
　 
　 
（２）原査定の拒絶の理由に引用され、本願の出願の日前に頒布された刊行物である特開平１０−６５４６６号公報（平成１０年３月６日公開、以下「引用例２」という。）には、図面とともに以下の事項が記載されている（なお、下線は当審で付した。）。
　
ｃ「【０００１】
【発明の属する技術分野】本
発明は、増幅器
に関するものである。
　
ｄ「【００３９】増幅装置５０の部分１１４は、ＧａＡｓモノリシックマイクロ波集積回路（「ＭＭＩＣ」）が好ましい。信号増幅のために空乏モードＧａＡｓ電界効果トランジスタを用いるのがより好ましい。
図４
は、
増幅器の
回路の概略部分ブロック図を示す。
増幅器において、前段の２つの増幅段は空乏モードＧａＡｓＭＥＳＦＥＴを１つ備え、後段の増幅段は、改良された出力電力レベルのために空乏モードＧａＡｓＭＥＳＦＥＴを２つ備える。
　
ｅ　図４には、２つのＦＥＴが並列接続された増幅段の前段に、ＦＥＴを一つ備えた増幅段を備えることが示されている。
　
　上記記載から、引用例２には、次の技術が記載されているということができる。
　
　「２つのＦＥＴが並列接続された増幅段の前段に、一のＦＥＴを備えた別の増幅段を直列接続する技術。」
　
　
３　対比  
　  
　本願補正発明と引用発明とを対比する。  
　  
（１）引用発明の「広帯域低歪増幅器」は、本願補正発明の「広帯域増幅器」に相当する。
　
（２）引用発明の「広帯域低歪増幅器」は、「複数の帯域増幅器を並列接続して」なるものであるから、引用発明の「複数の帯域増幅器」は、本願補正発明の「複数の増幅ユニット」に相当する。
　
（３）引用発明の「ｎ個の単位増幅器」は、「パワーディバイダでｎ個に分割された入力電力を個々に受ける」ものであり、また、引用発明の「複数の帯域増幅器」は、「並列接続された二つの単位増幅器から、一の帯域増幅器を構成」するものであるから、引用発明の「複数の帯域増幅器」は、パワーディバイダで分割された入力電力を受けるものと捉えることができる。
　そして、引用発明の「複数の帯域増幅器」は、本願補正発明の「複数の増幅ユニット」に相当するものあり（上記（２））、また、引用発明の「パワーディバイダ」は、「ウィルキンソン型回路で構成され」るものであるから、引用発明の「パワーディバイダ」は、本願補正発明の「複数の増幅ユニットの入力に接続されたＮ方向電力分配器」に相当する。
　
（４）引用発明は、「各単位増幅器の出力を受けて合成するパワーコンバイナとを備え」るものであり、また、引用発明の「複数の帯域増幅器」は、「並列接続された二つの単位増幅器から、一の帯域増幅器を構成」するものであるから（上記（３））、「パワーコンバイナ」は、複数の帯域増幅器の出力を合成するものと捉えることができる。
　そして、引用発明の「パワーコンバイナ」は、「ウィルキンソン型回路で構成され」るものであるから、引用発明の「パワーコンバイナ」は、本願補正発明の「複数の増幅ユニットの出力に接続されたＮ方向電力合成器」に相当する。　
　
（５）引用発明の「複数の帯域増幅器」は、「互いに異なる動作帯域をもつ複数の帯域増幅器」であって、その帯域増幅器の中での動作帯域が異なれば、動作帯域の中心周波数が異なることは明らかであるから、異なる中心周波数を有するものということができる。したがって、本願補正発明の「複数の増幅ユニットは、それぞれ互いに異なる中心周波数を有」する点で一致する。
　
（６）引用発明は、「並列接続された二つの単位増幅器から、一の帯域増幅器を構成し、」「各単位増幅器は、増幅素子として一のＦＥＴ 」を用いるものであるから、「帯域増幅器」は、並列接続された二つのＦＥＴを備えるものと捉えることができる。ここで、「ＦＥＴ」は、「第２増幅セル」に相当するから、引用発明のそれぞれの「帯域増幅器」が並列接続された二つのＦＥＴを備えることは、本願補正発明の「各増幅ユニットは、並列接続された２つの第２増幅セル」を備えることに相当する。
　
　すると、本願補正発明と引用発明とは、次の＜一致点＞及び＜相違点＞を有する。  
　
＜一致点＞  
「複数の増幅ユニットと、
　前記複数の増幅ユニットの入力に接続されたＮ方向電力分配器と、
　前記複数の増幅ユニットの出力に接続されたＮ方向電力合成器と
　を備え、前記複数の増幅ユニットは、それぞれ互いに異なる中心周波数を有し、
　前記各増幅ユニットは、並列接続された２つの第２増幅セルとを備える、
　広帯域増幅器。」  
　
　
＜相違点＞  
　  
（ア）本願補正発明が「前記第２増幅セルの入力に直列接続された１つの第１増幅セルと、前記第１増幅セルの出力側に接続され、前記第１増幅セルの出力を前記各第２増幅セルに分配する増幅ユニット内電力分配器と、前記第２増幅セルの各出力側に接続され、前記第２増幅セルの各出力を合成して前記Ｎ方向電力合成器に供給する増幅ユニット内電力合成器」を備えるのに対し、引用発明はこのような特定がない点。
　
（イ）本願補正発明が、「前記第１増幅セルは、第１トランジスタと、前記第１トランジスタの入力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記互いに異なる中心周波数にその中心周波数をもつように設定された第１入力整合回路と、前記第１トランジスタの出力側に接続され、キャパシタとインダクタとを構成する電極配線からなり、前記互いに異なる中心周波数にその中心周波数をもつように設定された第１出力整合回路とを備える」のに対し、引用発明はこのような特定がない点。  
　
　
４　判断  
　  
＜相違点＞（ア）について  
　一般に、増幅回路において、増幅器を多段直列接続することは周知慣用技術であり、また、並列接続された増幅器の前段に別の増幅器を直列接続することは、例えば、引用例２（上記２（２））に記載されているように周知である。
　したがって、引用発明の「並列接続された二つの単位増幅器」に前記周知な事項を用いてその前段に増幅器を設け、本願補正発明のように「前記第２増幅セルの入力に直列接続された１つの第１増幅セル」を設けることに格別の困難性を有しない。
　そして、前段に増幅器を設けることにより、後段の「並列接続された二つの単位増幅器」に前段の増幅器の出力を分配することになるのは明らかであって、その際に、電力分配器を用いることは周知であり、一方、「並列接続された二つの単位増幅器」の出力についても、並列接続された増幅器の出力に電力合成器を用いて合成することは周知である（例えば、特開平１０−３２２１３６号公報（図１（並列接続された単位増幅器において、ウイルキンソン型分配合成器４、５を用いる点））、国際公開第００／０７２９６号（「なお、第１１図に示す並列増幅回路では、入力端子７から入力される入力信号を分配器２１で２つの信号に分配する。この分配器２１で２つに分配され、位相差のない入力信号は、それぞれ増幅素子（１，２）で個別に増幅される。増幅素子（１，２）から出力される出力信号は、合成器２２で合成されて出力端子８から出力される。」第１８頁第１９〜２５行）参照。）。
　したがって、引用発明の「並列接続された二つの単位増幅器から」構成される、「帯域増幅器」において、入力側に電力分配器、出力側に電力合成器を設けてパワーコンバイナに信号を供給することは、当業者が容易になし得る事項である。
　よって、本願補正発明のように、「前記第２増幅セルの入力に直列接続された１つの第１増幅セルと、前記第１増幅セルの出力側に接続され、前記第１増幅セルの出力を前記各第２増幅セルに分配する増幅ユニット内電力分配器と、前記第２増幅セルの各出力側に接続され、前記第２増幅セルの各出力を合成して前記Ｎ方向電力合成器に供給する増幅ユニット内電力合成器」を備えることに格別の困難性を有しない。
　
＜相違点＞（イ）について  
　 一般に、増幅器において、第１の第１トランジスタと、前記第１トランジスタの入力側に接続された第１入力整合回路、前記第１トランジスタの出力側に接続され、第１出力整合回路を設けることは周知である（引用例１においても、上記２　ａ「【００１９】各単位増幅器ａ1 〜ａn は、増幅素子としてのＦＥＴＱ1 〜Ｑn と、入力整合回路Ｂ(in)1 〜Ｂ(in)n および出力整合回路Ｂ(out)1〜Ｂ(out)nとをそれぞれ備えている。」との記載から、単位増幅器を単体の増幅器と捉えると、増幅素子として一のＦＥＴ と、入力整合回路および出力整合回路とを備えるものということができる。）。
　したがって、引用発明の、「並列接続された二つの単位増幅器」の前段に設けられる増幅器において、第１の第１トランジスタと、前記第１トランジスタの入力側に接続された第１入力整合回路、前記第１トランジスタの出力側に接続され、第１出力整合回路を設けることに格別の困難性を有しない。
　また、引用発明の「並列接続された二つの単位増幅器」は、「並列接続された二つの単位増幅器から、一の帯域増幅器を構成し、互いに異なる動作帯域をもつ複数の帯域増幅器を並列接続して広帯域低歪増幅器とする」ものであって、複数の帯域増幅器は、互いに異なる特定の動作帯域を有するものであるから、「並列接続された二つの単位増幅器」の前段に設けられる増幅器の第１入力整合回路、第１出力整合回路においても、互いに異なる特定の動作帯域を有するよう、その中心周波数を互いに異なる中心周波数とすることは、当業者が普通になし得る設計的事項である。
　ここで、入力整合回路、出力整合回路を、「キャパシタとインダクタとを構成する電極配線」から構成することは、周知慣用手段であるから（例えば、平成２５年６月１１日付けの審尋で援用した平成２５年３月１９日付けの前置報告書において引用された、特開２００５−３１１８５２号公報（「【００２７】基本波整合回路４は、基本波信号に対するインピーダンス整合回路として用いられている。本実施形態において、基本波整合回路４は、インダクタ１４とＭＩＭキャパシタ１７とによりローパスフィルタ型の整合回路として構成されている。」、図１）、特開２００６−２１０４６９号公報（【００１５】なお、本実施形態の高周波回路モジュール１は高出力増幅器の出力整合回路として用いることができる。この出力整合回路は、インダクタ６およびＭＩＭキャパシタによるＬＣ１段から構成される。」、図２）参照）、この点においても格別の困難性を有しない。
　よって、本願補正発明の＜相違点＞（イ）に係る構成のようにすることは格別なことではない。　
　 
　そして、上記相違点を総合的に判断しても、本願補正発明が奏する効果は、引用発明及び周知技術から当業者が十分に予測できたものであって格別なものとはいえない。  
　  
　したがって、本願補正発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。  
　  
　  
５　本件補正についてのむすび  
　  
　以上のとおり、本件補正は、特許法第１７条の２第６項で準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。  
　  
　  
第３　本願発明について  
　  
１　本願発明  
　  
　平成２４年１２月７日付けの手続補正は上記のとおり却下されたので、本願の請求項に係る発明は、平成２４年７月２６日付けの手続補正で補正された特許請求の範囲の請求項１ないし１４に記載された事項により特定されるものであるところ、請求項１０に係る発明（以下「本願発明」という。）は、上記「第２［理由］１　」の本件補正前の「請求項１０」として記載したとおりのものである。  
　  
　  
２　引用例  
　  
　原査定の拒絶の理由で引用された引用例及びその記載事項は、上記「第２［理由］　２　引用例及びその記載事項」に記載したとおりである。  
　  
３　対比・判断  
　  
　本願発明は、上記「第２」で検討した本願補正発明から、「キャパシタとインダクタとを構成する電極配線からなり、」との限定を削除するものである。  
　  
　そうすると、本願発明の特定事項を全て含み、更に他の特定事項を付加したものに相当する本願補正発明が前記「第２　［理由］　４　判断」に示したとおり、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。  
　  
４　むすび  
　  
　以上のとおり、本願発明は、特許法第２９条第２項の規定により特許を受けることができないものであるから、その余の請求項に論及するまでもなく、本願は拒絶すべきものである。  
　  
　よって、結論のとおり審決する。