【誤訳訂正書】
【提出日】平成27年3月30日(2015.3.30)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
コンピュータプロセッサでｊｕｍｐ  ｎｅａｒ  ｉｆ  ｔｈｅ  ｗｒｉｔｅｍａｓｋ  ｉｓ  ｚｅｒｏ（ＪＫＺＤ）命令を実行する方法であり、
書き込みマスクオペランドおよび相対オフセットを含む前記ＪＫＺＤ命令をフェッチする工程と、
フェッチされた前記ＪＫＺＤ命令をデコードする工程と、
前記フェッチされたＪＫＺＤ命令を実行し、前記書き込みマスクの全てのビットがゼロである場合に、前記ＪＫＺＤ命令の命令ポインタおよび前記相対オフセットを用いて計算されるターゲット命令のアドレスへ条件付きでジャンプし、前記書き込みマスクの少なくとも１つのビットがゼロでない場合にジャンプしない工程と
を備え、
前記書き込みマスクの各ビットは、ループのイタレーションに対応する方法。
【請求項２】
前記書き込みマスクが１６ビットレジスタである、請求項１に記載の方法。
【請求項３】
前記相対オフセットが８ビットの即値である、請求項１または２に記載の方法。
【請求項４】
前記相対オフセットが３２ビットの即値である、請求項１または２に記載の方法。
【請求項５】
前記ＪＫＺＤ命令の前記命令ポインタがＥＩＰレジスタに格納される、請求項１から４のいずれか１項に記載の方法。
【請求項６】
前記ＪＫＺＤ命令の前記命令ポインタがＲＩＰレジスタに格納される、請求項１から４のいずれか１項に記載の方法。
【請求項７】
前記ＪＫＺＤ命令を実行する工程がさらに、
前記ＪＫＺＤ命令の前記命令ポインタに前記相対オフセットを加えた一時的命令ポインタを生成する工程と、
前記一時的命令ポインタが前記ＪＫＺＤ命令を含むプログラムのコードセグメントリミット外でない場合、前記一時的命令ポインタを前記ターゲット命令の前記アドレスに設定する工程と、
前記一時的命令ポインタが前記ＪＫＺＤ命令を含む前記プログラムの前記コードセグメントリミット外である場合、フォルトを生成する工程と
を有する、請求項１から６のいずれか１項に記載の方法。
【請求項８】
前記ＪＫＺＤ命令を実行する工程がさらに、前記一時的命令ポインタが前記ＪＫＺＤ命令を含む前記プログラムの前記コードセグメントリミット外でない場合、前記ＪＫＺＤ命令のオペランドサイズが１６ビットであれば、前記一時的命令ポインタを前記ターゲット命令の前記アドレスに設定する工程の前に、前記一時的命令ポインタの上位２バイトをクリアする工程を有する、請求項７に記載の方法。
【請求項９】
コンピュータプロセッサでｊｕｍｐ  ｎｅａｒ  ｉｆ  ｔｈｅ  ｗｒｉｔｅｍａｓｋ  ｉｓ  ｎｏｔ  ｚｅｒｏ（ＪＫＮＺＤ）命令を実行する方法であり、
書き込みマスクオペランドおよび相対オフセットを含む前記ＪＫＮＺＤ命令をフェッチする工程と、
フェッチされた前記ＪＫＮＺＤ命令をデコードする工程と、
前記フェッチされたＪＫＮＺＤ命令を実行し、前記書き込みマスクの少なくとも１つのビットがゼロでない場合に、前記ＪＫＮＺＤ命令の命令ポインタおよび前記相対オフセットを用いて計算されるターゲット命令のアドレスへ条件付きでジャンプし、前記書き込みマスクの全てのビットがゼロである場合にジャンプしない工程と
を備え、
前記書き込みマスクの各ビットは、ループのイタレーションに対応する方法。
【請求項１０】
前記書き込みマスクが１６ビットレジスタである、請求項９に記載の方法。
【請求項１１】
前記相対オフセットが８ビットの即値である、請求項９または１０に記載の方法。
【請求項１２】
前記相対オフセットが３２ビットの即値である、請求項９または１０に記載の方法。
【請求項１３】
前記ＪＫＮＺＤ命令の前記命令ポインタがＥＩＰレジスタに格納される、請求項９から１２のいずれか１項に記載の方法。
【請求項１４】
前記ＪＫＮＺＤ命令の前記命令ポインタがＲＩＰレジスタに格納される、請求項９から１２のいずれか１項に記載の方法。
【請求項１５】
前記ＪＫＮＺＤ命令を実行する工程がさらに、
前記ＪＫＮＺＤ命令の前記命令ポインタに前記相対オフセットを加えた一時的命令ポインタを生成する工程と、
前記一時的命令ポインタが前記ＪＫＮＺＤ命令を含むプログラムのコードセグメントリミット外でない場合、前記一時的命令ポインタを前記ターゲット命令の前記アドレスに設定する工程と、
前記一時的命令ポインタが前記ＪＫＮＺＤ命令を含む前記プログラムの前記コードセグメントリミット外である場合、フォルトを生成する工程と
を有する、請求項９から１４のいずれか１項に記載の方法。
【請求項１６】
前記実行する工程がさらに、前記一時的命令ポインタが前記ＪＫＮＺＤ命令を含む前記プログラムの前記コードセグメントリミット外でない場合、前記ＪＫＮＺＤ命令のオペランドサイズが１６ビットであれば、前記一時的命令ポインタを前記ターゲット命令の前記アドレスに設定する工程の前に、前記一時的命令ポインタの上位２バイトをクリアする工程を有する、請求項１５に記載の方法。
【請求項１７】
第１書き込みマスクオペランドおよび第１相対オフセットを含むｊｕｍｐ  ｎｅａｒ  ｉｆ  ｔｈｅ  ｗｒｉｔｅｍａｓｋ  ｉｓ  ｚｅｒｏ（ＪＫＺＤ）命令、並びに、第２書き込みマスクオペランドおよび第２相対オフセットを含むｊｕｍｐ  ｎｅａｒ  ｉｆ  ｔｈｅ  ｗｒｉｔｅｍａｓｋ  ｉｓ  ｎｏｔ  ｚｅｒｏ（ＪＫＮＺＤ）命令をデコードするハードウェアデコーダと、
デコードされた前記ＪＫＺＤ命令および前記ＪＫＮＺＤ命令を実行する実行ロジックと
を備え、
前記デコードされたＪＫＺＤ命令の実行は、前記第１書き込みマスクオペランドの全てのビットがゼロである場合に、前記ＪＫＺＤ命令の命令ポインタおよび前記第１相対オフセットを用いて計算される第１ターゲット命令のアドレスへの条件付きのジャンプを行い、前記第１書き込みマスクオペランドの少なくとも１つのビットがゼロでない場合にジャンプせず、前記デコードされたＪＫＮＺＤ命令の実行は、前記第２書き込みマスクオペランドの少なくとも１つのビットがゼロでない場合に、前記ＪＫＮＺＤ命令の命令ポインタおよび前記第２相対オフセットを用いて計算される第２ターゲット命令のアドレスへの条件付きのジャンプを行い、前記第２書き込みマスクオペランドの全てのビットがゼロである場合にジャンプしないものであり、
前記第１書き込みマスクおよび前記第２書き込みマスクの各ビットは、ループのイタレーションに対応する
装置。
【請求項１８】
前記実行ロジックは、ベクトル実行ロジックを有する、請求項１７に記載の装置。
【請求項１９】
前記ＪＫＺＤ命令の前記第１書き込みマスクオペランドおよび前記ＪＫＮＺＤ命令の前記第２書き込みマスクオペランドは、専用の１６ビットレジスタである、請求項１８に記載の装置。
【請求項２０】
前記ＪＫＺＤ命令および前記ＪＫＮＺＤ命令の前記命令ポインタがＥＩＰレジスタに格納される、請求項１８または１９に記載の装置。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】０００６
【訂正方法】変更
【訂正の内容】
【０００６】
ジャンプ命令
以下に、いくつかのジャンプ命令のいくつかの実施形態、並びに、ジャンプ命令を実行するのに用いられ得るシステム、アーキテクチャ、命令形式などの実施形態を説明する。これらジャンプ命令は、当該命令に含まれる書き込みマスクの値に基づいて、プログラムの制御フローの順序を条件付きで変更するのに用いられ得る。これら命令は、ベクトル化されたコードの制御フローを変更するのに「書き込みマスク」を用いる。当該マスクの各ビットは、制御フローの情報における１つのＳＩＭＤフィールドのインスタンス、すなわちループのイタレーションに関連する。書き込みマスクの実施形態の詳細を以下に詳述する。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】０１８５
【訂正方法】変更
【訂正の内容】
【０１８５】
以上の説明において、説明を目的とし、本願発明の実施形態をよりよく理解いただけるように様々な特定の詳細を示してきた。しかし当業者であれば、それら特定の詳細のいくつかを用いずとも１以上の他の実施形態が実施可能であることを理解されよう。説明された特定の実施形態は、本願発明を限定するのではなく、本願発明の実施形態を例示するべく示されている。本願発明の態様は上記された特定の例によっては定められず、以下の請求項によってのみ定められる。
本実施形態によれば、以下の各項目もまた開示される。
（項目１）
コンピュータプロセッサでｊｕｍｐ  ｎｅａｒ  ｉｆ  ｔｈｅ  ｗｒｉｔｅｍａｓｋ  ｉｓ  ｚｅｒｏ（ＪＫＺＤ）命令を実行する方法であり、
書き込みマスクオペランドおよび相対オフセットを含む前記ＪＫＺＤ命令をフェッチする工程と、
フェッチされた前記ＪＫＺＤ命令をデコードする工程と、
前記書き込みマスクの全てのビットがゼロである場合に、前記フェッチされたＪＫＺＤ命令を実行し、前記ＪＫＺＤ命令の命令ポインタおよび前記相対オフセットを用いて計算されるターゲット命令のアドレスへ条件付きでジャンプする工程と
を備える方法。
（項目２）
前記書き込みマスクが１６ビットレジスタである、項目１に記載の方法。
（項目３）
前記相対オフセットが８ビットの即値である、項目１または２に記載の方法。
（項目４）
前記相対オフセットが３２ビットの即値である、項目１または２に記載の方法。
（項目５）
前記ＪＫＺＤ命令の前記命令ポインタがＥＩＰレジスタに格納される、項目１から４のいずれか１項に記載の方法。
（項目６）
前記ＪＫＺＤ命令の前記命令ポインタがＲＩＰレジスタに格納される、項目１から４のいずれか１項に記載の方法。
（項目７）
前記ＪＫＺＤ命令を実行する工程がさらに、
前記ＪＫＺＤ命令の前記命令ポインタに前記相対オフセットを加えた一時的命令ポインタを生成する工程と、
前記一時的命令ポインタが前記ＪＫＺＤ命令を含むプログラムのコードセグメントリミット外でない場合、前記一時的命令ポインタを前記ターゲット命令の前記アドレスに設定する工程と、
前記一時的命令ポインタが前記ＪＫＺＤ命令を含む前記プログラムの前記コードセグメントリミット外である場合、フォルトを生成する工程と
を有する、項目１から６のいずれか１項に記載の方法。
（項目８）
前記ＪＫＺＤ命令を実行する工程がさらに、前記一時的命令ポインタが前記ＪＫＺＤ命令を含む前記プログラムの前記コードセグメントリミット外でない場合、前記ＪＫＺＤ命令のオペランドサイズが１６ビットであれば、前記一時的命令ポインタを前記ターゲット命令の前記アドレスに設定する工程の前に、前記一時的命令ポインタの上位２バイトをクリアする工程を有する、項目７に記載の方法。
（項目９）
コンピュータプロセッサでｊｕｍｐ  ｎｅａｒ  ｉｆ  ｔｈｅ  ｗｒｉｔｅｍａｓｋ  ｉｓ  ｎｏｔ  ｚｅｒｏ（ＪＫＮＺＤ）命令を実行する方法であり、
書き込みマスクオペランドおよび相対オフセットを含む前記ＪＫＮＺＤ命令をフェッチする工程と、
フェッチされた前記ＪＫＮＺＤ命令をデコードする工程と、
前記書き込みマスクの少なくとも１つのビットがゼロでない場合に、前記フェッチされたＪＫＮＺＤ命令を実行し、前記ＪＫＮＺＤ命令の命令ポインタおよび前記相対オフセットを用いて計算されるターゲット命令のアドレスへ条件付きでジャンプする工程と
を備える方法。
（項目１０）
前記書き込みマスクが１６ビットレジスタである、項目９に記載の方法。
（項目１１）
前記相対オフセットが８ビットの即値である、項目９または１０に記載の方法。
（項目１２）
前記相対オフセットが３２ビットの即値である、項目９または１０に記載の方法。
（項目１３）
前記ＪＫＮＺＤ命令の前記命令ポインタがＥＩＰレジスタに格納される、項目９から１２のいずれか１項に記載の方法。
（項目１４）
前記ＪＫＮＺＤ命令の前記命令ポインタがＲＩＰレジスタに格納される、項目９から１２のいずれか１項に記載の方法。
（項目１５）
前記ＪＫＮＺＤ命令を実行する工程がさらに、
前記ＪＫＮＺＤ命令の前記命令ポインタに前記相対オフセットを加えた一時的命令ポインタを生成する工程と、
前記一時的命令ポインタが前記ＪＫＮＺＤ命令を含むプログラムのコードセグメントリミット外でない場合、前記一時的命令ポインタを前記ターゲット命令の前記アドレスに設定する工程と、
前記一時的命令ポインタが前記ＪＫＮＺＤ命令を含む前記プログラムの前記コードセグメントリミット外である場合、フォルトを生成する工程と
を有する、項目９から１４のいずれか１項に記載の方法。
（項目１６）
前記実行する工程がさらに、前記一時的命令ポインタが前記ＪＫＮＺＤ命令を含む前記プログラムの前記コードセグメントリミット外でない場合、前記ＪＫＮＺＤ命令のオペランドサイズが１６ビットであれば、前記一時的命令ポインタを前記ターゲット命令の前記アドレスに設定する工程の前に、前記一時的命令ポインタの上位２バイトをクリアする工程を有する、項目１５に記載の方法。
（項目１７）
第１書き込みマスクオペランドおよび第１相対オフセットを含むｊｕｍｐ  ｎｅａｒ  ｉｆ  ｔｈｅ  ｗｒｉｔｅｍａｓｋ  ｉｓ  ｚｅｒｏ（ＪＫＺＤ）命令、並びに、第２書き込みマスクオペランドおよび第２相対オフセットを含むｊｕｍｐ  ｎｅａｒ  ｉｆ  ｔｈｅ  ｗｒｉｔｅｍａｓｋ  ｉｓ  ｎｏｔ  ｚｅｒｏ（ＪＫＮＺＤ）命令をデコードするハードウェアデコーダと、
デコードされた前記ＪＫＺＤ命令および前記ＪＫＮＺＤ命令を実行する実行ロジックと
を備え、
前記デコードされたＪＫＺＤ命令の実行は、前記第１書き込みマスクオペランドの全てのビットがゼロである場合に、前記ＪＫＺＤ命令の命令ポインタおよび前記第１相対オフセットを用いて計算される第１ターゲット命令のアドレスへの条件付きのジャンプを行い、
前記デコードされたＪＫＮＺＤ命令の実行は、前記第２書き込みマスクオペランドの少なくとも１つのビットがゼロでない場合に、前記ＪＫＮＺＤ命令の命令ポインタおよび前記第２相対オフセットを用いて計算される第２ターゲット命令のアドレスへの条件付きのジャンプを行う、装置。
（項目１８）
前記実行ロジックは、ベクトル実行ロジックを有する、項目１７に記載の装置。
（項目１９）
前記ＪＫＺＤ命令の前記第１書き込みマスクオペランドおよび前記ＪＫＮＺＤ命令の前記第２書き込みマスクオペランドは、専用の１６ビットレジスタである、項目１８に記載の装置。
（項目２０）
前記ＪＫＺＤ命令および前記ＪＫＮＺＤ命令の前記命令ポインタがＥＩＰレジスタに格納される、項目１８または１９に記載の装置。