【事件の表示】
　平成　４年特許願第２５５７４０号「半導体集積回路装置」拒絶査定に対する審判事件［平成　６年　３月２５日出願公開、特開平　６−　８５１６０］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
          理　　　　由
（出願の経緯・発明の要旨）
　本願は、平成４年８月３１日の出願であって、その発明の要旨は、平成１０年５月１日付、平成１１年１月１８日付及び平成１１年５月１７日付手続補正書によって補正された明細書及び図面の記載よりみて、その特許請求の範囲請求項１に記載された下記のとおりのものと認められる。
　「パンチスルートランジスタと該パンチスルートランジスタのドレイン領域の拡散層を用いた保護抵抗とを有する入出力保護回路と、前記入出力保護回路に接続される内部回路とを備えた半導体集積回路装置において、前記拡散層の単位面積当たりの抵抗値を、不純物の注入エネルギまたは注入量を変えることにより、前記内部回路の拡散層の単位面積当たりの抵抗値よりも大きくしたことを特徴とする半導体集積回路装置。」
（引用例）
  原審における拒絶の理由において引用された特開昭６３−７０５５３号公報（以下、引用例という。）には、「〔従来の技術〕
　ＭＩＳＦＥＴを有する半導体集積回路装置は、人為的な取扱いで誘発される急峻で非常に高い過大電圧により入力段回路のＭＩＳＦＥＴのゲート絶縁膜が破壊される所謂静電気破壊を生じ易い。このため、過大電圧が入力する外部入力端子と入力段回路との間に、静電気破壊防止回路（入力保護回路）を設けている。
　静電気破壊防止回路は、保護抵抗素子とクランプ用ＭＩＳＦＥＴとで構成されている。
　保護抵抗素子は、内部回路を構成するＭＩＳＦＥＴのソース領域又はドレイン領域と同一製造工程で形成される高不純物濃度の半導体領域（拡散層）で構成されている。この保護抵抗素子は、基板（又はウエル領域）との間に寄生容量及び寄生ダイオードが形成されるので、過大電圧を充分になまらせかつ過大電圧（エネルギ）を充分に基板へ逃すことができる。つまり、前記保護抵抗素子は、例えば、多結晶シリコン（poly Si）膜で形成される保護抵抗素子に比べて、静電気破壊耐圧を高く形成できる特徴がある。」（第２頁左上欄第１７行〜右上欄第１７行）、「〔発明が解決しようとする問題点〕
　本発明者は、かかる技術における検討の結果、次のような問題点が生じることを見出した。
　半導体集積回路装置は、動作速度の高速化を図るために、ＭＩＳＦＥＴのソース領域及びドレイン領域の表面を高融点金属シリサイドで形成する傾向にある。静電気破壊防止回路のクランプ用ＭＩＳＦＥＴのドレイン領域つまり保護抵抗素子は、内部回路と同一製造工程で形成されるので、一部が高融点金属シリサイドで形成される。このため、保護抵抗素子の比抵抗値が１桁程度小さくなるので、静電気破壊防止回路の専有面積が増大し、半導体集積回路装置の集積度が低下するという問題が生じる。
　本発明の目的は、半導体集積回路装置において、静電気破壊防止回路の専有面積を縮小して高集積化を図ると共に、内部回路の動作速度の高速化を図ることが可能な技術を提供することにある。」（第２頁左下欄第１１行〜右下欄第８行）及び「〔問題点を解決するための手段〕
　本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
　静電気破壊防止回路を有する半導体集積回路装置において、内部回路を構成する第１ＭＩＳＦＥＴのソース領域及びドレイン領域の一部を高融点金属シリサイドで構成し、静電気破壊防止回路を構成する第２ＭＩＳＦＥＴの少なくとも外部端子に接続されるドレイン領域を、前記高融点金属シリサイドで構成しないことを特徴とする。・・・〔作用〕
　上記した手段によれば、第２ＭＩＳＦＥＴのドレイン領域つまり保護抵抗素子の比抵抗値を大きくできるので、静電気破壊防止回路の専有面積を縮小し、高集積化を図ることができると共に、第１ＭＩＳＦＥＴのソース領域及びドレイン領域の比抵抗値を小さくできるので、内部回路の動作速度の高速化を図ることができる。」（第２頁右下欄第１５行〜第３頁左上欄第１７行）が記載されている。してみると、上記引用例には、ＭＩＳＦＥＴと該ＭＩＳＦＥＴのドレイン領域の拡散層を用いた保護抵抗素子とを有する入力保護回路と、前記入力保護回路に接続される内部回路とを備えた半導体集積回路装置において、前記入力保護回路の専有面積を縮小し、前記内部回路のＭＩＳＦＥＴの動作速度を高速化するため、前記保護抵抗素子の比抵抗値を大きくし、前記内部回路のＭＩＳＦＥＴのソース領域及びドレイン領域の比抵抗値を小さくするように、前記保護抵抗素子であるドレイン領域を高融点金属シリサイドで構成せず、前記内部回路のＭＩＳＦＥＴのソース領域及びドレイン領域の一部を高融点金属シリサイドで構成した半導体集積回路装置が記載されているものと認められる。  
（対比）
  次に、本願発明と上記引用例記載の発明とを対比すると、本願発明と上記引用例記載の発明とは「トランジスタと該トランジスタのドレイン領域の拡散層を用いた保護抵抗とを有する入力保護回路と、前記入力保護回路に接続される内部回路とを備えたことを特徴とする半導体集積回路装置」の点で一致し、下記の点で両者は相違するものと認められる。
(1)本願発明が入力段のみならず出力段にも保護回路を設けているのに対して、上記引用例記載の発明が入力段のみに保護回路を設けている点。
(2)抵抗値比較のパラメータとして、本願発明が単位面積当たりの抵抗値を用いているのに対して、上記引用例記載の発明が比抵抗値を用いている点。
(3)本願発明が不純物の注入エネルギまたは注入量を変えることにより保護抵抗用拡散層の単位面積当たりの抵抗値を内部回路の拡散層の単位面積当たりの抵抗値より大きくしているのに対して、上記引用例記載の発明が保護抵抗素子には高融点金属シリサイドを設けず、内部回路のＭＩＳＦＥＴのソース領域及びドレイン領域には高融点金属シリサイドを設けるようにして保護抵抗素子の比抵抗値を大きくし、内部回路のＭＩＳＦＥＴのソース領域及びドレイン領域の比抵抗値を小さくするようにしている点。
（検討）
  そこで、上記相違点につき以下検討する。
　相違点(1)については、入力段のみならず出力段にも保護回路を設けることは周知であり、上記引用例記載の発明においても入力段のみならず出力段にも保護回路を設けることは単なる設計的事項にすぎないものと認められる。
　相違点(2)については、抵抗値比較のパラメータとして、単位面積当たりの抵抗値を用いるか比抵抗値を用いるかは単なる設計的事項にすぎず、本願発明が抵抗値比較のパラメータとして単位面積当たりの抵抗値を用いたことに特段の意義も認められないから、上記引用例記載の発明においても抵抗値比較のパラメータとして比抵抗値に替えて単位面積当たりの抵抗値を用いることは当業者が必要に応じて任意になし得たことと認められる。
　相違点(3)については、単位面積当たりの抵抗値を変える方法として不純物の注入エネルギまたは注入量を変えることは周知であり、単位面積当たりの抵抗値を変えるために高融点金属シリサイドを設けたり設けなかったりする方法に替えて、不純物の注入エネルギまたは注入量を変える方法を採用することに格別の創意工夫を必要としない。よって、上記相違点は当業者が容易に想到し得たものと認められる。
（むすび）
  本願発明は、上記引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることできたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。