【手続補正書】
【提出日】平成27年5月20日(2015.5.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
改善された非同期シリアル通信のための方法であって、
トランスミッタからの所定のビットストリームを受信デバイスで受信することと、
前記所定のビットストリームの間にシステムクロックのサイクル数をカウントすることと、
分子及び分母を有する分数レート乗算器を生成することであって、前記分母がシステムクロックサイクルの前記カウントされた数に基づく、前記分数レート乗算器を生成することと、
前記分数レート乗算器を前記システムクロックに適用することによってオーバーサンプリングクロックを生成することと、
前記オーバーサンプリングクロックを用いて受信されるデータビットシーケンスをサンプリングすることであって、前記データビットシーケンスがバッテリ管理システム内の複数のセルに関する電圧及び温度情報を含む、前記サンプリングすることと、
更なる診断のために前記ビットシーケンスをホストコントローラに伝送することと、
複数の受信デバイスとトランスミッタとをリングネットワークにおいて接続することであって、前記トランスミッタがマスターであり、前記受信デバイスがスレーブとして指定され、各スレーブが、マスターからのデータを受信し、前記マスターが特定データに関する要件を示さない限りリング内の次のスレーブにそれを未変更で送信する、前記接続することと、
を含む、方法。
【請求項２】
請求項１に記載の方法であって、
非ゼロ復帰（ＮＲＺ）符号化を用いて前記ビットストリームを符号化することと、ユニバーサル非同期レシーバ／トランスミッタ（ＵＡＲＴ）プロトコルを介して通信することとを更に含む、方法。
【請求項３】
請求項１に記載の方法であって、
連続双周波数符号化を用いて前記ビットストリームを符号化することを更に含む、方法。
【請求項４】
請求項１に記載の方法であって、
前記ビットシーケンスがスレーブにアドレス指定されていること、及び、前記トランスミッタが前記スレーブからのデータの戻しを要求していることを判別するために、前記ビットシーケンスをパースすることと、
ビット時間の途中に前記ビットシーケンスを反転させることによって、前記ビットシーケンス内の複数のプレースホルダービットのうちの１つにフィルイン（ｆｉｌｌ  ｉｎ）することと、
前記反転されたビットシーケンスを前記リングネットワーク上の後続のスレーブに転送することと、
を更に含む、方法。
【請求項５】
請求項１に記載の方法であって、
マスタークロック上のプリスケーリング分周器を用いることによって前記システムクロックを生成することを更に含む、方法。
【請求項６】
請求項１に記載の方法であって、
一定の分子を設定することと、前記分母を調節することによって前記データサンプリングクロックを同調することとを更に含む、方法。
【請求項７】
請求項１に記載の方法であって、
前記所定のビットシーケンスがスタートビットとストップビットとを含み、
前記方法が、前記所定のビットシーケンスの前記スタートビットの受信に応答して、前記システムクロックの数をカウントすることを更に含む、方法。
【請求項８】
リングネットワークにおけるシリアル通信のための方法であって、
前記リングネットワーク上のマスターデバイスからのビットシーケンスをスレーブデバイスで受信することであって、前記ビットシーケンスが双周波数符号化を用いて符号化されており、受信されたビットシーケンスがバッテリ管理システム内の複数のセルに関する電圧及び温度情報を含む、前記受信することと、
更なる診断のために前記ビットシーケンスをホストコントローラに伝送することと、
オーバーサンプリングクロックを前記受信されたビットシーケンスのボーレートに同期させることと、
前記ビットシーケンスが前記スレーブデバイスにアドレス指定されているかどうか、及び、前記マスターデバイスが前記スレーブからのデータの戻しを要求しているかどうかを判別するために、前記ビットシーケンスをパースすることと、
前記マスターが特定データに関する要件を示さない限り、前記ビットシーケンスをリング内の次のスレーブに未変更で送信することと、
前記マスタが前記スレーブからのデータの戻しを要求している場合に、ビット時間の途中に前記ビットシーケンスを反転させることによって、前記ビットシーケンス内の複数のプレースホルダービットのうちの１つにフィルインすることと、
前記反転されたビットシーケンスを前記リングネットワーク上の後続のスレーブに転送することと、
を含み、
前記ビットシーケンス内の各ビットの開始が、前記マスターデバイスが１回目に０を表すように、２回目に１を表すように、前記ビットシーケンスを反転することによってシグナリングされる、方法。
【請求項９】
請求項８に記載の方法であって、
前記マスターデバイスが応答を必要としないことを判別することと、前記ビットシーケンスを次のスレーブデバイスに未変更で転送することとを更に含む、方法。
【請求項１０】
請求項８に記載の方法であって、
前記オーバーサンプリングクロックを同期化することが、
所定のビットシーケンスにわたりシステムクロックサイクルの数をカウントすることによって、システムクロックと伝送されるビットシーケンスの前記ボーレートとの間の差を監視することと、
固定分子及び可変分母を有する分数レート乗算器を生成することであって、前記分母が前記システムクロックサイクルのカウントされた数に等しい、前記分数レート乗算器を生成することと、
前記システムクロックを前記分子対前記分母の比で乗算することによって、前記オーバーサンプリングクロックを生成することと、
前記オーバーサンプリングクロックを用いて前記トランスミッタからのデータビットシーケンスをサンプリングすることと、
を更に含む、方法。
【請求項１１】
リングネットワークにおけるシリアル通信のためのシステムであって、
マスターデバイスと、
前記リングネットワークを形成する前記マスターデバイスに接続される複数のスレーブデバイスと、
前記マスターデバイスと外部ホストデバイスとの間のインターフェースと、
ビットストリームを生成し、前記リングネットワークにわたってビットシーケンスを伝送するための、前記マスターデバイス上のロジックであって、前記ビットストリームが、データのリードバックのための１つ又は複数のプレースホルダービットと、バッテリ管理システム内の複数のセルに関する電圧及び温度情報とを含む、前記ロジックと、
宛先アドレスを決定するために前記ビットストリームをパースするため、及び、前記ビットストリーム内で要求された任意のリードバックデータを付加するための、第１のスレーブデバイス上のロジックであって、前記マスターによってデータが要求されない場合に前記スレーブが前記ビットシーケンスを前記リング内の次のスレーブに未変更で送信する、前記第１のスレーブデバイス上のロジックと、
を含む、システム。
【請求項１２】
請求項１１に記載のシステムであって、
前記第１のスレーブデバイス上の前記ロジックが、
前記ビットストリームが前記第１のスレーブデバイスにアドレス指定されていることを判別するために、前記ビットストリームをパースし、
予め定義されたビット時間の途中に前記ビットストリームを反転させることにより、前記複数のプレースホルダービットのうちの１つを変更することによって、前記ビットストリームにリードバックデータを付加し、
前記反転されたビットストリームを、前記リングネットワーク上の前記複数のスレーブデバイスのうちの１つに転送する、
ためのロジックである、システム。
【請求項１３】
請求項１２に記載のシステムであって、
前記インターフェースを介して前記マスターデバイスと通信するホストデバイスを更に含む、システム。
【請求項１４】
請求項１３に記載のシステムであって、
前記スレーブデバイスがセルに結合され、前記リードバックデータが前記セルに関する電圧及び温度を含み、前記ホストデバイスがバッテリ管理システム内のコントローラである、システム。
【請求項１５】
請求項１４に記載のシステムであって、
前記ホストデバイスからの所定のビットシーケンスの受信の間にシステムクロックサイクルの数をカウントし、
分子及び分母を有する分数レート乗算器を生成し、
前記分数レート乗算器を前記システムクロックに適用することによってオーバーサンプリングクロックを生成し、
前記データサンプリングクロックを用いて前記ホストデバイスからデータビットシーケンスをサンプリングする、
ための前記インターフェース上のロジックを更に含み、
前記所定のビットシーケンスが、スタートビットとストップビットとを有し、非ゼロ復帰（ＮＲＺ）符号化を用いて符号化されており、
前記分母がシステムクロックサイクルの前記カウントされた数に基づいている、システム。
【請求項１６】
請求項１５に記載のシステムであって、
前記ロジックが、更に、固定分子を選択し、前記分母を調節することにより前記データサンプリングクロックを同調するためのものである、システム。
【請求項１７】
請求項１１に記載のシステムであって、
前記ホストデバイスからの所定のビットシーケンスの受信の間にシステムクロックサイクルの数をカウントし、
分子及び分母を有する分数レート乗算器を生成し、
前記分数レート乗算器を前記システムクロックに適用することによってオーバーサンプリングクロックを生成し、
前記データサンプリングクロックを用いて前記ホストデバイスからデータビットシーケンスをサンプリングする、
ための前記インターフェース上のロジックを更に含み、
前記分母がシステムクロックサイクルの前記カウントされた数に基づいている、システム。
【請求項１８】
請求項１１に記載のシステムであって、
前記ビットシーケンスを反転させるために前記第１のスレーブデバイスに結合されるＸ−ＯＲゲートを更に含む、システム。