【事件の表示】
　特願２０１０−　３０５３７「導電性パスの分散自動ルーティング方法及び媒体」拒絶査定不服審判事件〔平成２２年　６月１７日出願公開、特開２０１０−１３４９６０、請求項の数（６）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１．手続の経緯
　本願は、２００４年（平成１６年）１１月１７日（パリ条約による優先権主張、２００３年（平成１５年）１１月２１日、２００４年（平成１６年）６月１８日、アメリカ合衆国）を国際出願日とする出願である特願２００６−５４１２３５号の一部を平成２２年２月１５日に新たな特許出願としたものであって、平成２３年１２月２日付けの拒絶理由の通知に対し、平成２４年６月１日付けで手続補正がなされ、平成２４年８月１７日付けで拒絶査定がなされたものである。これを不服として、平成２４年１２月２０日に本件審判請求がなされると同時に同日付けで手続補正がなされた。
　
第２．平成２４年１２月２０日付け手続補正について
１．補正の内容
　この補正は特許請求の範囲についてするものであり、補正前の請求項１−１０、および、補正後の請求項１−６の記載は次のとおりである。
［補正前］
「　【請求項１】
　プリント基板（ＰＣＢ）の導電性パスをルート決定する方法であって、
（ａ）サーバコンピュータに存在するＰＣＢ設計のコピーを保持するクライアントコンピュータが、サーバコンピュータから、導電性パスがルート決定される電子回路の１以上のコンポーネントのピンを特定するピンペア割当てを受け付けるステップと、
（ｂ）前記クライアントコンピュータにおける自動ルーティングプログラムに従って、前記特定されたピンの間の導電性パスのルートを自動検出するステップと、
（ｃ）前記クライアントコンピュータから前記サーバコンピュータに、前記検出したルートを提起する編集リクエストを送信するステップと、
（ｄ）前記クライアントコンピュータにおいて、前記サーバコンピュータから、前記提起されたルートが前記ＰＣＢ設計に実装されるという表示を受け付けるステップと、
（ｅ）前記コンクライアントピュータにおいて、前記表示の受信後、前記クライアントコンピュータに保持されている前記ＰＣＢ設計の前記コピーを、前記検出されたルートを含むよう更新するステップと、を備えることを特徴とする方法。
　　【請求項２】
　請求項１記載の方法であって、さらに、
（ｆ）前記ステップ（ｄ）の表示の受信後、前記クライアントコンピュータが、前記サーバコンピュータから、前記回路の１以上のコンポーネントのピンを特定する第２ピンペア割当てを受け付けるステップと、
（ｇ）前記クライアントコンピュータにおける自動ルーティングプログラムに従って、前記第２ピンペア割当てのピンの間の導電性パスのルートを自動検出するステップと、
（ｈ）前記クライアントコンピュータから前記サーバコンピュータに、前記ステップ（ｇ）において検出されたルートを提起する編集リクエストを送信するステップと、
（ｉ）前記クライアントコンピュータにおいて、前記サーバコンピュータから、前記ステップ（ｉ）において提起されたルートが前記ＰＣＢ設計に実装されるという表示を受け付けるステップと、
（ｊ）前記コンクライアントピュータにおいて、前記ステップ（ｉ）の表示の受信後、前記クライアントコンピュータに保持されている前記ＰＣＢ設計のコピーを前記ステップ（ｇ）において検出されたルートを含むよう更新するステップと、
を有することを特徴とする方法。
　　【請求項３】
　請求項１記載の方法であって、さらに、
（ｆ）前記クライアントコンピュータにおいて、前記サーバコンピュータから、前記ステップ（ｄ）の表示の受信後、前記回路の１以上のコンポーネントのピンを特定する第２ピンペア割当てを受け付けるステップと、
（ｇ）前記クライアントコンピュータにおける自動ルーティングプログラムに従って、前記第２ピンペア割当てのピンの間の導電性パスのルートを自動検出するステップと、
（ｈ）前記クライアントコンピュータから前記サーバコンピュータに、前記ステップ（ｇ）において検出されたルートを提起する編集リクエストを送信するステップと、
（ｉ）前記サーバコンピュータが、前記ステップ（ｇ）において検出されたルートを設計基準を満たさないと判定した場合に、前記クライアントコンピュータにおいて、前記サーバコンピュータから、前記第２ピンペア割当てのピンの間の他のルートを検出する指示を受け付けるステップと、
（ｊ）前記クライアントコンピュータにおける自動ルーティングプログラムに従って、前記第２ピンペア割当てのピンの間の第２ルートを自動検出するステップと、
（ｋ）前記クライアントコンピュータから前記サーバコンピュータに、前記第２ルートを提起する編集リクエストを送信するステップと、
を有することを特徴とする方法。
　　【請求項４】
　請求項１記載の方法であって、
　前記ステップ（ｄ）は、前記クライアントコンピュータにおいて、前記サーバコンピュータから、前記クライアントコンピュータ以外の１以上のコンピュータにより検出される他のルートが前記ＰＣＢ設計に実装されるという１以上の表示を受け付け、
　前記ステップ（ｅ）は、前記クライアントコンピュータに保持されている前記ＰＣＢ設計のコピーを前記他のルートを含むよう更新する、
ことを特徴とする方法。
　　【請求項５】
　請求項１記載の方法であって、さらに、
（ｆ）前記ステップ（ｄ）の表示の受信後、前記クライアントコンピュータにおいて、前記サーバコンピュータから、前記回路の１以上のコンポーネントのピンを特定する第２ピンペア割当てを受け付けるステップと、
（ｇ）前記クライアントコンピュータにおいて、前記サーバコンピュータから、前記第２ピンペア割当てのピンの間にルート決定される導電性パスに許されるビアの個数に対する制限の指示を受け付けるステップと、
（ｈ）前記クライアントコンピュータにおける自動ルーティングプログラムに従って、前記ビアの個数に対する制限に従って、前記第２ピンペア割当てのピンの間の導電性パスのルートを自動検出するステップと、
（ｉ）前記ビアの個数に対する制限に従って前記ルートを検出できなかった場合に、前記クライアントコンピュータから前記サーバコンピュータに、前記第２ピンペア割当てのピンの間の接続をルート決定することが不可能であるという旨を送信するステップと、を有することを特徴とする方法。
　　【請求項６】
　命令シーケンスを表すデータを格納するマシーン可読媒体であって、
　前記命令シーケンスは、プロセッサにより実行時に、
（ａ）サーバコンピュータに存在するＰＣＢ設計のコピーを保持するクライアントコンピュータが、サーバコンピュータから、導電性パスがルート決定される電子回路の１以上のコンポーネントのピンを特定するピンペア割当てを受け付けるステップと、
（ｂ）前記クライアントコンピュータにおける自動ルーティングプログラムに従って、前記特定されたピンの間の導電性パスのルートを自動検出するステップと、
（ｃ）前記クライアントコンピュータから前記サーバコンピュータに、前記検出されたルートを提起する編集リクエストを送信するステップと、
（ｄ）前記クライアントコンピュータにおいて、前記サーバコンピュータから、前記提起されたルートが前記ＰＣＢ設計に実装されるという表示を受け付けるステップと、
（ｅ）前記コンクライアントピュータにおいて、前記表示の受信後、前記クライアントコンピュータに保持されている前記ＰＣＢ設計の前記コピーを、前記検出されたルートを含むよう更新するステップと、
を前記プロセッサに実行させることを特徴とする媒体。
　　【請求項７】
　請求項６記載のマシーン可読媒体であって、
前記命令シーケンスはさらに、
（ｆ）前記ステップ（ｄ）の表示の受信後、前記クライアントコンピュータにおいて、前記サーバコンピュータから、前記回路の１以上のコンポーネントのピンを特定する第２ピンペア割当てを受け付けるステップと、
（ｇ）前記クライアントコンピュータにおける自動ルーティングプログラムに従って、前記第２ピンペア割当てのピンの間の導電性パスのルートを自動検出するステップと、
（ｈ）前記クライアントコンピュータから前記サーバコンピュータに、前記ステップ（ｇ）において検出されたルートを提起する編集リクエストを送信するステップと、
（ｉ）前記クライアントコンピュータにおいて、前記サーバコンピュータから、前記ステップ（ｈ）において提起されたルートが前記ＰＣＢ設計に実装されるという表示を受け付けるステップと、
（ｊ）前記ステップ（ｉ）の表示の受信後、前記コンクライアントピュータにおいて、前記クライアントコンピュータに保持されている前記ＰＣＢ設計のコピーを前記ステップ（ｇ）において検出されたルートを含むよう更新するステップと、
を有することを特徴とする媒体。
　　【請求項８】
　請求項６記載のマシーン可読媒体であって、
　前記命令シーケンスはさらに、
（ｆ）前記ステップ（ｄ）の表示の受信後、前記クライアントコンピュータにおいて、前記サーバコンピュータから、前記回路の１以上のコンポーネントのピンを特定する第２ピンペア割当てを受け付けるステップと、
（ｇ）前記クライアントコンピュータにおける自動ルーティングプログラムに従って、前記第２ピンペア割当てのピンの間の導電性パスのルートを自動検出するステップと、
（ｈ）前記クライアントコンピュータから前記サーバコンピュータに、前記ステップ（ｇ）において検出されたルートを提起する編集リクエストを送信するステップと、
（ｉ）前記サーバコンピュータが、前記ステップ（ｇ）において検出されたルートを設計基準を満たさないと判定した場合に、前記クライアントコンピュータにおいて、前記サーバコンピュータから、前記第２ピンペア割当てのピンの間の他のルートを検出する指示を受け付けるステップと、
（ｊ）前記クライアントコンピュータにおける自動ルーティングプログラムに従って、前記第２ピンペア割当てのピンの間の第２ルートを自動検出するステップと、
（ｋ）前記クライアントコンピュータから前記サーバコンピュータに、前記第２ルートを提起する編集リクエストを送信するステップと、
を有することを特徴とする媒体。
　　【請求項９】
　請求項６記載のマシーン可読媒体であって、
　前記ステップ（ｄ）は、前記クライアントコンピュータにおいて、前記サーバコンピュータから、前記クライアントコンピュータ以外の１以上のコンピュータにより検出される他のルートが前記ＰＣＢ設計に実装されるという１以上の表示を受け付け、
　前記ステップ（ｅ）は、前記クライアントコンピュータに保持されている前記ＰＣＢ設計のコピーを前記他のルートを含むよう更新する、ことを特徴とする媒体。
　　【請求項１０】
　請求項６記載のマシーン可読媒体であって、
　前記命令シーケンスはさらに、
（ｆ）前記ステップ（ｄ）の表示の受信後、前記クライアントコンピュータにおいて、前記サーバコンピュータから、前記回路の１以上のコンポーネントのピンを特定する第２ピンペア割当てを受け付けるステップと、
（ｇ）前記クライアントコンピュータにおいて、前記サーバコンピュータから、前記第２ピンペア割当てのピンの間にルート決定される導電性パスに許されるビアの個数に対する制限の指示を受け付けるステップと、
（ｈ）前記クライアントコンピュータにおける自動ルーティングプログラムに従って、前記ビアの個数に対する制限に従って、前記第２ピンペア割当てのピンの間の導電性パスのルートを自動検出するステップと、
（ｉ）前記ビアの個数に対する制限に従って前記ルートを検出できなかった場合に、前記クライアントコンピュータから前記サーバコンピュータに、前記第２ピンペア割当てのピンの間の接続をルート決定することが不可能であるという旨を送信するステップと、
を有することを特徴とする媒体。」
　
［補正後］
「　【請求項１】
　サーバコンピュータと複数のクライアントコンピュータとを用いて、プリント基板（ＰＣＢ）の導電性パスをルート決定する方法であって、
（ａ）サーバコンピュータに存在するＰＣＢ設計のコピーを保持する前記複数のクライアントコンピュータのうちの１つのクライアントコンピュータが、サーバコンピュータから、導電性パスがルート決定される電子回路の１以上のコンポーネントのピンを特定する第１ピンペア割当てを受け付けるステップと、
（ｂ）前記クライアントコンピュータは、該クライアントコンピュータ上で動作する自動ルーティングプログラムに従って、前記特定された第１ピンペアのピンの間の導電性パスのルートを自動検出するステップと、
（ｃ）前記クライアントコンピュータから前記サーバコンピュータに、前記検出したルートを提起する編集リクエストを送信するステップと、
（ｄ）前記クライアントコンピュータが、前記サーバコンピュータから、前記提起されたルートが前記ＰＣＢ設計に実装されるという表示を受け付けるステップと、
（ｅ）前記表示の受信後、前記クライアントコンピュータに保持されている前記ＰＣＢ設計の前記コピーを、前記検出されたルートを含むよう更新するステップとを有し、さらに、
（ｆ）前記クライアントコンピュータは、前記サーバコンピュータから、前記電子回路の１以上のコンポーネントのピンを特定する第２ピンペア割当てを受け付けるステップと、
（ｇ）前記クライアントコンピュータは、該クライアントコンピュータ上で動作する自動ルーティングプログラムに従って、前記第２ピンペア割当てのピンの間の導電性パスのルートを自動検出するステップと、
（ｈ）前記クライアントコンピュータから前記サーバコンピュータに、前記ステップ（ｇ）において検出されたルートを提起する編集リクエストを送信するステップと、
（ｉ）前記サーバコンピュータが、前記ステップ（ｇ）において検出されたルートが設計基準を満たさないと判定した場合に、前記サーバコンピュータが前記クライアントコンピュータに、前記第２ピンペア割当てのピンの間の他のルートを検出する指示を送信するステップと、
（ｊ）前記クライアントコンピュータは、該クライアントコンピュータ上で動作する自動ルーティングプログラムに従って、前記第２ピンペア割当てのピンの間の前記他のルート（以下、第２ルートという）を自動検出するステップと、
（ｋ）前記クライアントコンピュータから前記サーバコンピュータに、前記第２ルートを提起する編集リクエストを送信し、ステップ（ｄ）、（ｅ）につなぐステップと、を有し、
　前記ステップ（ｉ）において、前記サーバコンピュータが、前記クライアントコンピュタに、前記第２ピンペア割当てのピンの間にルート決定される導電性パスに許されるビアの個数に対する制限の指示を送信し、
　前記ステップ（ｊ）において、前記クライアントコンピュータは、前記ビアの個数に対する制限に従って、前記第２ピンペア割当てのピンの間の導電性パスのルートを自動検出する、ことを特徴とする方法。
　　【請求項２】
　請求項１記載の方法であって、
　前記ステップ（ｄ）において、前記クライアントコンピュータは、前記サーバコンピュータから、前記クライアントコンピュータ以外の１以上のコンピュータにより検出される他のルートが前記ＰＣＢ設計に実装されるという１以上の表示を受け付け、
　前記ステップ（ｅ）において、前記クライアントコンピュータは、前記クライアントコンピュータに保持されている前記ＰＣＢ設計のコピーを前記他のルートを含むよう更新する、ことを特徴とする方法。
　　【請求項３】
　請求項１記載の方法であって、さらに、
（ｌ）前記ビアの個数に対する制限に従って前記第２ルートを検出できなかった場合に、前記クライアントコンピュータから前記サーバコンピュータに、前記第２ピンペア割当てのピンの間の接続をルート決定することが不可能であるという旨を送信するステップ、を有することを特徴とする方法。
　　【請求項４】
　命令シーケンスを表すデータを格納するマシーン可読媒体であって、
　前記命令シーケンスは、サーバコンピュータ及び複数のクライアントコンピュータに設置された各プロセッサにおいて実行され、次の各ステップを実行することを特徴とする媒体。
（ａ）サーバコンピュータに存在するＰＣＢ設計のコピーを保持する前記複数のクライアントコンピュータのうちの１つのクライアントコンピュータが、サーバコンピュータから、導電性パスがルート決定される電子回路の１以上のコンポーネントのピンを特定する第１ピンペア割当てを受け付けるステップ、
（ｂ）前記クライアントコンピュータは、該クライアントコンピュータ上で動作する自動ルーティングプログラムに従って、前記特定された第１ピンペアのピンの間の導電性パスのルートを自動検出するステップ、
（ｃ）前記クライアントコンピュータから前記サーバコンピュータに、前記検出したルー
トを提起する編集リクエストを送信するステップ、
（ｄ）前記クライアントコンピュータが、前記サーバコンピュータから、前記提起されたルートが前記ＰＣＢ設計に実装されるという表示を受け付けるステップ、
（ｅ）前記表示の受信後、前記クライアントコンピュータに保持されている前記ＰＣＢ設計の前記コピーを、前記検出されたルートを含むよう更新するステップ、
（ｆ）前記クライアントコンピュータは、前記サーバコンピュータから、前記電子回路の１以上のコンポーネントのピンを特定する第２ピンペア割当てを受け付けるステップ、
（ｇ）前記クライアントコンピュータは、該クライアントコンピュータ上で動作する自動ルーティングプログラムに従って、前記第２ピンペア割当てのピンの間の導電性パスのルートを自動検出するステップ、
（ｈ）前記クライアントコンピュータから前記サーバコンピュータに、前記ステップ（ｇ）において検出されたルートを提起する編集リクエストを送信するステップ、
（ｉ）前記サーバコンピュータが、前記ステップ（ｇ）において検出されたルートが設計基準を満たさないと判定した場合に、前記サーバコンピュータが前記クライアントコンピュータに、前記第２ピンペア割当てのピンの間の他のルートを検出する指示を送信するステップ、
（ｊ）前記クライアントコンピュータは、該クライアントコンピュータ上で動作する自動ルーティングプログラムに従って、前記第２ピンペア割当てのピンの間の前記他のルート（以下、第２ルートという）を自動検出するステップ、
（ｋ）前記クライアントコンピュータから前記サーバコンピュータに、前記第２ルートを提起する編集リクエストを送信し、ステップ（ｄ）、（ｅ）につなぐステップ、
　前記ステップ（ｉ）において、前記サーバコンピュータが、前記クライアントコンピュータに、前記第２ピンペア割当てのピンの間にルート決定される導電性パスに許されるビアの個数に対する制限の指示を送信し、
　前記ステップ（ｊ）において、前記クライアントコンピュータは、前記ビアの個数に対する制限に従って、前記第２ピンペア割当てのピンの間の導電性パスのルートを自動検出する。
　　【請求項５】
　請求項４記載のマシーン可読媒体であって、
　前記ステップ（ｄ）において、前記クライアントコンピュータは、前記サーバコンピュータから、前記クライアントコンピュータ以外の１以上のコンピュータにより検出される他のルートが前記ＰＣＢ設計に実装されるという１以上の表示を受け付け、
　前記ステップ（ｅ）において、前記クライアントコンピュータは、前記クライアントコンピュータに保持されている前記ＰＣＢ設計のコピーを前記他のルートを含むよう更新する、ことを特徴とする媒体。
　　【請求項６】
　請求項４記載のマシーン可読媒体であって、さらに
（ｌ）前記ビアの個数に対する制限に従って前記第２ルートを検出できなかった場合に、前記クライアントコンピュータから前記サーバコンピュータに、前記第２ピンペア割当てのピンの間の接続をルート決定することが不可能であるという旨を送信するステップ、を前記プロセッサに実行させることを特徴とする媒体。」
　
２．補正の適否
（１）新規事項
　この補正は、願書に最初に添付した明細書、特許請求の範囲又は図面に記載された事項の範囲内においてしたものである。
（２）補正の目的
ア．請求項の削除
　補正前の請求項１、２、６、７は、補正により削除されたので、この補正は請求項の削除を目的とするものである。
イ．限定的減縮
　補正後の請求項１は、補正前の請求項３に「前記ステップ（ｉ）において、前記サーバコンピュータが、前記クライアントコンピュータに、前記第２ピンペア割当てのピンの間にルート決定される導電性パスに許されるビアの個数に対する制限の指示を送信し、
　前記ステップ（ｊ）において、前記クライアントコンピュータは、前記ビアの個数に対する制限に従って、前記第２ピンペア割当てのピンの間の導電性パスのルートを自動検出する」との限定を付したものであるから、この補正は特許請求の範囲の減縮を目的とするものである。
　補正後の請求項４は、補正後の請求項１の方法の発明のカテゴリーを単に変えて媒体として記載したものであって、補正前の請求項８（補正前の請求項３の方法の発明のカテゴリーを単に変えて媒体として記載したもの）に対応したものであり、補正後の請求項１と同様に、この補正は特許請求の範囲の減縮を目的とするものである。
　補正後の請求項２、３、５、６は、補正前の請求項４、５、９、１０に、それぞれ、対応する引用形式の請求項であって、補正後の請求項１と同様に、この補正は特許請求の範囲の減縮を目的とするものである。
　
（３）独立特許要件
　補正後の請求項１−６に係る補正は、特許請求の範囲の減縮を目的とするものであるから、これらの請求項に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか否かについて以下に検討する。
　
ア．本件補正発明
　上記補正後の請求項１−６に係る発明は、特許請求の範囲の請求項１−６に記載された事項により特定されるものであるところ、その請求項１に係る発明（以下、「本件補正発明」という）は、次のとおりのものである。
　
［本件補正発明］
「サーバコンピュータと複数のクライアントコンピュータとを用いて、プリント基板（ＰＣＢ）の導電性パスをルート決定する方法であって、
（ａ）サーバコンピュータに存在するＰＣＢ設計のコピーを保持する前記複数のクライアントコンピュータのうちの１つのクライアントコンピュータが、サーバコンピュータから、導電性パスがルート決定される電子回路の１以上のコンポーネントのピンを特定する第１ピンペア割当てを受け付けるステップと、
（ｂ）前記クライアントコンピュータは、該クライアントコンピュータ上で動作する自動ルーティングプログラムに従って、前記特定された第１ピンペアのピンの間の導電性パスのルートを自動検出するステップと、
（ｃ）前記クライアントコンピュータから前記サーバコンピュータに、前記検出したルートを提起する編集リクエストを送信するステップと、
（ｄ）前記クライアントコンピュータが、前記サーバコンピュータから、前記提起されたルートが前記ＰＣＢ設計に実装されるという表示を受け付けるステップと、
（ｅ）前記表示の受信後、前記クライアントコンピュータに保持されている前記ＰＣＢ設計の前記コピーを、前記検出されたルートを含むよう更新するステップとを有し、さらに、
（ｆ）前記クライアントコンピュータは、前記サーバコンピュータから、前記電子回路の１以上のコンポーネントのピンを特定する第２ピンペア割当てを受け付けるステップと、
（ｇ）前記クライアントコンピュータは、該クライアントコンピュータ上で動作する自動ルーティングプログラムに従って、前記第２ピンペア割当てのピンの間の導電性パスのルートを自動検出するステップと、
（ｈ）前記クライアントコンピュータから前記サーバコンピュータに、前記ステップ（ｇ）において検出されたルートを提起する編集リクエストを送信するステップと、
（ｉ）前記サーバコンピュータが、前記ステップ（ｇ）において検出されたルートが設計基準を満たさないと判定した場合に、前記サーバコンピュータが前記クライアントコンピュータに、前記第２ピンペア割当てのピンの間の他のルートを検出する指示を送信するステップと、
（ｊ）前記クライアントコンピュータは、該クライアントコンピュータ上で動作する自動ルーティングプログラムに従って、前記第２ピンペア割当てのピンの間の前記他のルート（以下、第２ルートという）を自動検出するステップと、
（ｋ）前記クライアントコンピュータから前記サーバコンピュータに、前記第２ルートを提起する編集リクエストを送信し、ステップ（ｄ）、（ｅ）につなぐステップと、を有し、
　前記ステップ（ｉ）において、前記サーバコンピュータが、前記クライアントコンピュタに、前記第２ピンペア割当てのピンの間にルート決定される導電性パスに許されるビアの個数に対する制限の指示を送信し、
　前記ステップ（ｊ）において、前記クライアントコンピュータは、前記ビアの個数に対する制限に従って、前記第２ピンペア割当てのピンの間の導電性パスのルートを自動検出する、ことを特徴とする方法。」
　
イ．刊行物
（ア）刊行物１
ａ．刊行物１の記載事項
　本願の優先権主張の日前に頒布された刊行物である国際公開第２００３／０５０７２６号公報（以下、「刊行物１」という）には、図面とともに次の（ａ）−（ｄ）の事項が記載されている。
　
（ａ）「FIELD OF THE INVENTION
 
This invention relates to the field of electronic design automation tools, and more specifically, to a mechanism for giving users a shared environment for parallel printed circuit board (PCB) design.」（第１頁第１７行−第２０行）
（訳：
［発明の技術分野］
  本発明は、電子設計自動化ツールの技術分野に関連し、特に同時性の又は並列的な印刷回路基板（ＰＣＢ）設計用の共用される環境をユーザに与える手段に関連する。）
　
（ｂ）「Introduction
 
A printed circuit board design transitions through many phases before it becomes an electrical circuit. In accordance with a set of specifications, an electrical engineer creates a diagram of the circuit which maps out the functionality of the circuit using symbols. For example, a zig-zag line is used to represent a resistor. The diagram is referred to as a schematic.
 
In order to manufacture a printed circuit board, it is necessary to take the schematic and change it into a form of artwork that makes a pattern of components and wires, which is used in photographic imaging techniques to manufacture the PCB. The artwork is called a PCB design, and one who works on the PCB design is hereinafter referred to as a user. A user may comprise a designer who edits the PCB concurrently with other users. A user may alternatively comprise any automated program, such as an autoplacement tool, simulation tool, or an autorouter that automatically routes components on a PCB in accordance with netlines defined by a schematic. In still other embodiments of the invention, a user may comprise both a designer and an automated program. In this latter embodiment, any one or more of the users may comprise an automated program that coexists with designers for designing a board.
 
FIG. 1 is a block diagram that illustrates a prior art system for designing a PCB. The system comprises a plurality of clients 102, 104, 106 and a server 100, where the server 100 comprises a database 108 to store a master PCB design 116 (hereinafter master design), and each of the clients 102, 104, 106 enables users connected thereto to request edits to the master design 116. As used herein, a master design refers to a PCB design which can be edited by the users. Under the illustrated prior art, each user opens a unique piece 110, 112, 114 of the master design 116 to work on. A user may open a corresponding piece 110, 112, 114 of the design 116 from the database 108 and make edits to the corresponding piece 110, 112, 114 of the design 116. However, the user cannot see what edits are being made to the master design 116 by other users, and how edits to the other areas of the master design 116 affect the user's corresponding area. For example, user on client 102 edits and only sees piece 110 of the master design; user on client 104 edits and only sees piece 112 of the master design; and user on client 106 edits and only sees piece 114 of the master design.
 
Upon completion, or at the user's request, the corresponding piece 110, 112, 114 may be checked back into the database 108. At a later time, any of the users can check out a corresponding piece 110, 112, 114 of the master design 116 to see how the compiled, totality of edits made by all users up to that point affect the user's corresponding piece.
 
FIG. 2 is a block diagram that illustrates a system for parallel PCB design in accordance with general embodiments of the invention. It comprises a plurality of clients 202, 204, 206, a server 200, where the server 200 has a database 208 for maintaining a master design 116.
 
Each client 202, 204, 206 enables users to request edits to the master design 116 in parallel with one another while viewing edits made to the master design 116 by other users. Master design 116 comprises the version on the server 200 database 208 which incorporates edit requests from clients that are accepted by the server 200, and may also be referred to as the compiled master design. Master design 216 comprises the version that is edited by a user on a given client 202, 204, 206.
 
When a PCB design is displayed (i.e., master design 216), it may comprise the entire PCB design, or it may comprise a partial PCB design. For instance, the master design 116 may be distributed amongst several user groups, and embodiments of the invention may be applicable to each user group, such that for a given user group, only their sections are displayed, thereby displaying only a partial PCB design. However, the sections displayed for that user group may comprise shared and exclusive areas as described herein.
 
A user on client 206, for example, may request edits to the master design 116, and the edit requests are submitted to the server 200. The server 200 processes the edit requests and either accepts the edit requests or rejects them. Rejected edit requests are reported back to the requesting client 206. Accepted edit requests are applied to the master design 116. Clients 202, 204, 206 can then be synchronized with master design 116.
 
In embodiments of the invention, parallel PCB design gives users the ability to view a compiled master design 116 while requesting edits to the master design 116. In one embodiment, one user may simultaneously edit shared areas of the master design with another user while viewing the master design 116 (shared PCB design). In another embodiment, one user may simultaneously edit unshared, exclusive areas of the master design 116 (distributed PCB design) with another user while viewing the master design 116.
 
An edit request may comprise a list of one or more objects and corresponding commands made by the particular user. Objects include routes, components, traces, vias, text, and drawing objects, for example; and commands include move left, move right, delete, or add, for example.」（第５頁第１行−第７頁第１６行）
（訳：
［イントロダクション］
　印刷回路基板は、それが電子回路になるまでに多数の段階を経ている。一群の仕様に従って、設計技術者は、記号を用いて回路の機能を対応付ける回路図を作成する。例えば、ギザギザの線は抵抗を表すために使用される。この図は系統（ｓｃｈｅｍａｔｉｃ）と呼ばれる。
 　
　印刷回路基板を作成するために、その系統を採用し、素子及び配線のパターンを作成するアートワーク（ａｒｔｗｏｒｋ）の形式に変化させることを要し、そのアートワークは、ＰＣＢを製造するための写真画像処理に使用される。アートワークはＰＣＢ設計内容と呼ばれ、ＰＣＢ設計に従事する者は、以後、ユーザとして言及される。ユーザは、他のユーザと同時にＰＣＢを編集する設計者である。また、ユーザは、自動配置ツール（ａｕｔｏｐｌａｃｅｍｅｎｔ  ｔｏｏｌ）、シミュレーションツール、又は自動ルータ（ａｕｔｏｒｏｕｔｅｒ）のような任意の自動プログラムであることが可能であり、自動ルータは、系統によって規定されたネットライン（ｎｅｔｌｉｎｅ）に従って、ＰＣＢ内の素子を自動的にたどる。本発明の更なる他の実施例では、ユーザは設計者及び自動プログラム両者であり得る。後者の実施例では、１以上の任意のユーザが、基板を設計する設計者と共存する自動プログラムであり得る。
 　
　図１は、ＰＣＢを設計するための従来のシステムを示すブロック図である。このシステムは、複数のクライアント１０２，１０４，１０６及びサーバ１００より成り、サーバ１００は、マスタＰＣＢ設計内容１１６（以下、「主設計内容（ｍａｓｔｅｒ  ｄｅｓｉｇｎ）」という。）を格納するためのデータベース１０８より成り、各クライアント１０２，１０４，１０６は、そこに接続されたユーザが主設計内容１１６の編集を要求することを可能にする。ここで使用されるように、主設計内容は、ユーザにより編集され得るＰＣＢ設計内容を示す。図示されている従来技術では、各ユーザは、作業を行なうために主設計内容１１６の固有の部分１１０，１１２，１１４をオープンする又は開く。ユーザは、データベース１０８から設計内容１１６の対応する部分１１０，１１２，１１４を開き、設計内容１１６の対応する部分１１０，１１２，１１４に対する編集を行なう。しかしながら、ユーザは、他のユーザによりどのような編集が主設計内容になされるか、主設計内容の他の領域に対する編集がそのユーザに関連する領域にどのように影響するかを把握することができない。例えば、クライアント１０２におけるユーザは、主設計内容の部分１１０のみを編集及び閲覧できるに過ぎず；クライアント１０４におけるユーザは、主設計内容の部分１２０のみを編集及び閲覧できるに過ぎず；及びクライアント１０６におけるユーザは、主設計内容の部分１１４のみを編集及び閲覧できるに過ぎない。
 　
  終了時に又はユーザの要求時に、対応する部分１１０，１１２，１１４がデータベース１０８に戻されチェックされる。その後に、ユーザの中のある者が、主設計内容１１６の対応する部分１１０，１１２，１１４を検査し、ユーザの対応する部分に影響する時点までの総てのユーザによりなされた編集をまとめた統合されたものがどのようであるかを把握する。
 　
　図２は、本発明の一般的な実施例による並列的ＰＣＢ設計用のシステムを示すブロック図である。これは複数のクライアント２０２，２０４，２０６、サーバ２００より成り、サーバ２００は主設計内容１１６を保持するデータベースを有する。
 　
　各クライアント２０２，２０４，２０６は、他のユーザにより主設計内容１１８になされた編集を互いに閲覧しながら、ユーザが主設計内容への編集を同時に要求することを可能にする。主設計内容１１６は、サーバ２００のデータベース２０８におけるものより成り、それはサーバ２００にアクセスするクライアントからの編集要求を導入し、設計内容は、まとめられた又はコンパイルされた主設計内容としても言及される。主設計内容２１６は、所与のクライアント２０２，２０４，２０６におけるユーザによる編集された形式のものより成る。
 　
　ＰＣＢ設計内容（即ち、主設計内容）が表示される場合は、それは全体的なＰＣＢ設計内容より成り、又はそれは部分的なＰＣＢ設計内容より成る。例えば、主設計内容１１６がいくつかのユーザグループに分配され、本発明の実施例は、所与のユーザグループに対して彼らの部分のみが表示され、部分的なＰＣＢ設計内容のみを表示するように、各ユーザグループに適用可能である。しかしながら、そのユーザグループに対してのみ表示される部分は、以下に説明されるように共用される領域及び排他的な領域より成り得る。
 　
　クライアント２０６におけるユーザは、例えば、主設計内容１１６の編集を要求し、その編集要求がサーバ２００に提出される。サーバ２００は、その編集要求を処理し、編集要求を許可する又はそれらを拒否する。拒否された編集要求は、要求しているクライアント２０６に報告される。許可された編集要求は、主設計内容１１６に適用される。クライアント２０２，２０４，２０６は、その後に主設計内容１１６に合わせられる。
 　
　本発明の実施例における並列的なＰＣＢ設計は、主設計内容１１６を編集することを要求しつつ、コンパイルされた主設計内容１１６を閲覧する機能をユーザに与える。一実施例では、あるユーザは、主設計内容１１６を閲覧しながら他のユーザと共に主設計内容の共用領域を同時に編集し得る（協同的ＰＣＢ設計）。他の実施例では、あるユーザは、主設計内容１１６を閲覧しながら他のユーザと共用されない排他的な主設計領域（分散されたＰＣＢ設計内容）を同時に編集し得る。
 　
　編集要求は、その特定のユーザにより形成された、１つ又はそれ以上の対象又はオブジェクト（ｏｂｊｅｃｔ）及び対応する命令のリストより成る。オブジェクトは、経路又はルート（ｒｏｕｔｅ）、素子、トレース、穴、文又はテキスト、及び図形オブジェクト等を含み；及び命令は、左へ移動、右へ移動、消去、又は付加すること等を含む。）
　　
（ｃ）「Conflict Checking and Resolution
 
When an edit request is received, conflict checking and resolution operations are performed. Conflict checking comprises checking to prevent edits that violate one or more design rules. Design rules ensure that the design adheres to a predetermined set of rules in order to minimize the probability of fabrication defects. A design rule checker may check for spacing violations, geometry violations, and connectivity violations, for example. For example, when two traces are placed next to each other that are closer than a spacing rule, a design rule violation occurs.
 
Conflict resolution comprises detecting edits that may conflict, but which may be resolved. For example, if two traces are too close and violate a design rule, then one trace can be moved to resolve the conflict.
 
As illustrated in FIG. 6, client conflict checking and resolution and server conflict checking and resolution may coexist, or they may exist in isolation. When they coexist, a client conflict checker and resolution module 600 of a client 202 determines if the master design 216 on the client has any conflicts. If there is a conflict, it is determined if the conflict can be resolved.
 
If the conflict can be resolved, or if there are no conflicts, then the client conflict checker and resolution module 600 sends the edit request to the server conflict checker and resolution module 602 of the server 200 to determine if any conflicts exist with the master design 116 on the server.  If conflicts exist, then the server conflict resolution module 602 may determine if the conflicts may be resolved. If no conflicts exist, then the edit requests are accepted, and a merger unit 604 of the server 100 applies the edit requests into the master design data structure.
 
A synchronizer 606 of the server 200 then synchronizes the one or more clients 202, 204, 206 with the compiled master design 116. Synchronizing may comprise, for example, sending master design 116 to a single client upon request from the client; broadcasting master design 116 to all or multiple clients upon request from multiple clients; automatically swapping out a client copy of the master design data structure 216 on each of the clients 202, 204, 206 for the updated master design data structure 116 on the server 200 upon updating the master design; or automatically updating the clients' 202, 204, 206 displays upon updating the master design 116. Of course, these examples do not comprise an exhaustive list.」（第１０頁第１０行−第１１頁第１４行）
（訳：
［コンフリクト検査及び解決手段］
　
　編集要求が受信されると、コンフリクト検査及び解決動作が実行される。コンフリクト検査は、１つ又はそれ以上の設計規則又はデザインルールに矛盾又は違反する編集を防ぐための検査を含む。デザインルールは、その設計内容が、欠陥品の確率を最少にするための所定の一群の規則に適合することを保証する。デザインルール検査部は、間隔違反、幾何学的違反、接続違反等を検査する。例えば、２つのトレースが、間隔規則より互いに狭く隣接して設けられている場合には、デザインルール違反が生じる。
　
　コンフリクト解決手段は、衝突、矛盾又はコンフリクトしているが解決され得る編集内容の検出を含む。例えば、２つのトレースが接近しすぎてデザインルールに違反する場合に、そのコンフリクトを回避するために一方のトレースが動かされる。
　
　図６に示されるように、クライアントコンフリクト検査及び解決手段、並びにサーバコンフリクト検査及び解決手段が共存し、又はそれらは分離して存在し得る。それらが共存する場合には、クライアント２０２のクライアントコンフリクト検査及び解決モジュール６００は、クライアントにおける主設計内容２１６が何らかのコンフリクトを有するか否かを判別する。コンフリクトがあれば、そのコンフリクトが解決され得るか否かが判定される。
　
　コンフリクトが解決されると、又は何らのコンフリクトも無い場合は、クライアントコンフリクト検査及び解決モジュール６００は、サーバ２００のサーバコンフリクト検査及び解決モジュール６０２に編集要求を送信し、サーバにおける主設計内容１１６に何らかのコンフリクトが存在するか否かを判別する。
　
　コンフリクトが存在するならば、サーバクライアントコンフリクト解決モジュール６０２は、そのコンフリクトが解決され得るか否かを判別する。コンフリクトが無ければ、その編集要求は受け入れられ、サーバ１００の併合部６０４は、その編集要求を主設計データ構造に適用する。
　
　サーバ２００の同期部６０６は、まとめられた又はコンパイルされた主設計内容１１６に、１つ又はそれ以上のクライアント２０２，２０４，２０６を同期させる。同期は、例えば、クライアントからの要請により主設計内容１１６を単独のクライアントに送付すること；複数のクライアントからの要請により主設計内容１１６を全員に又は複数のクライアントにブロードキャストすること；各クライアント２０２，２０４，２０６にける主設計データ構造２１６のクライアントコピーを、主設計内容を更新する際にサーバ２００上の更新される主設計データ構造１１６に自動的に交換すること；又は主設計内容１１６を更新する際にクライアント２０２，２０４，２０６のディスプレイを自動的に更新することを含む。当然に、これらの例は完全なリストを形成するものではない。）
　
（ｄ）「Flowcharts
 
FIG. 14 is a flowchart illustrating a method in accordance with general embodiments of the invention as discussed above. It begins at block 1400 and continues to block 1402 where a master design is displayed to a plurality of clients. In one embodiment, each client views the master design from the server database. In another embodiment, each client maintains a copy of the master design in the client's own memory space.
 
At block 1404, one or more edit requests are received from multiple users. At block 1406, a given edit request is processed. In one embodiment, an edit request is processed by subjecting the edit request to client conflict checking and resolution, prior to submitting the edit request to the server for server conflict checking and resolution, if needed. In another embodiment, the edit request is directly submitted to the server for server conflict checking and resolution.
 
At block 1408, it is determined if the edit request has been accepted. If the edit request passes conflict checking and resolution, then it is accepted. Otherwise, the edit request is rejected. If the edit request is accepted, then at block 1412, the master design is updated, and clients are synchronized with master design at block 1414. If the edit request is rejected, it is reported as an error to the appropriate client at block 1410. The method ends at block 1416.」（第１６頁第５行−第２５行）
（訳：
［フローチャート］
　
　図１４は、上述したような本発明の一般的実施例による方法を示すフローチャートである。それはブロック１４００から始まり、ブロック１４０２に続き、主設計内容が複数のクライアントに表示される。一実施例では、各クライアントはサーバデータベースから主設計内容を閲覧する。他の実施例では、各クライアントは、クライアント自身のメモリ空間内で主設計内容の複製を保持する。
　
　ブロック１４０４において、１つ又はそれ以上の編集要求が複数のユーザから受信される。ブロック１４０６において、ある編集要求が処理される。一実施例では、必要であるならば、サーバコンフリクト検査及び解決のために編集要求をサーバに送信するのに先立って、編集要求をクライアントコンフリクト検査及び解決手段に委ねることで、編集要求が処理される。他の実施例では、編集要求は、サーバコンフリクト検査及び解決のためにサーバに直接的に送信される。
　
　ブロック１４０８では、編集要求が受け入れられるか否かが判別される。編集要求がコンフリクト検査及び解決手段を通過すると、それは受け入れられる。そうでなければ、編集要求は拒否される。編集要求が受け入れられると、ブロック１４１２において、主設計内容が更新され、ブロック１４１４にてクライアントは主設計内容に同期させされる。編集要求が拒否されると、ブロック１４１０にて該当するクライアントにエラーとして報告される。本方法はブロック１４１６にて終了する。）
　
ｂ．刊行物１発明
（ａ）「サーバと複数のクライアントとを用いて、印刷回路基板（ＰＣＢ）を設計する方法」
　刊行物１には、「本発明は、電子設計自動化ツールの技術分野に関連し、特に同時性の又は並列的な印刷回路基板（ＰＣＢ）設計用の共用される環境をユーザに与える手段に関連する。」（上記ａ．（ａ））、「 図２は、本発明の一般的な実施例による並列的ＰＣＢ設計用のシステムを示すブロック図である。これは複数のクライアント２０２，２０４，２０６、サーバ２００より成り、」（上記ａ．（ｂ））とあるから、刊行物１には、「サーバと複数のクライアントとを用いて、印刷回路基板（ＰＣＢ）を設計する方法」が記載されている。
　
（ｂ）「サーバはＰＣＢ設計内容である主設計内容を保持し、前記複数のクライアントは前記主設計内容の複製を保持し、」
　刊行物１には、「主設計内容は、ユーザにより編集され得るＰＣＢ設計内容を示す。」、「サーバ２００は主設計内容１１６を保持するデータベースを有する。」（上記ａ．（ｂ））とあるから、刊行物１の方法は、「サーバはＰＣＢ設計内容である主設計内容を保持」するものである。
　刊行物１には、「各クライアントは、クライアント自身のメモリ空間内で主設計内容の複製を保持する。」（上記ａ．（ｄ））とあるから、刊行物１の方法は、「前記複数のクライアントは前記主設計内容の複製を保持」するものである。
　したがって、刊行物１の方法は、「サーバはＰＣＢ設計内容である主設計内容を保持し、前記複数のクライアントは前記主設計内容の複製を保持」するものである。
　
（ｃ）「クライアントの自動ルータによって、主設計内容にトレースを付加することを含む編集を主設計内容の共用領域に対して同時に行い、」
　刊行物１には、「ユーザは、他のユーザと同時にＰＣＢを編集する設計者である。また、ユーザは、自動配置ツール（ａｕｔｏｐｌａｃｅｍｅｎｔ  ｔｏｏｌ）、シミュレーションツール、又は自動ルータ（ａｕｔｏｒｏｕｔｅｒ）のような任意の自動プログラムであることが可能であり、自動ルータは、系統によって規定されたネットライン（ｎｅｔｌｉｎｅ）に従って、ＰＣＢ内の素子を自動的にたどる。」（上記ａ．（ｂ））とあるから、ＰＣＢの編集は自動ルータ（ユーザ）によりなされることが記載されており、「クライアント２０６におけるユーザは、」（上記ａ．（ｂ））とあるから、自動ルータ（ユーザ）による編集はクライアントで実行されるものである。
　したがって、刊行物１の方法は、「クライアントの自動ルータによって、編集を行」うものである。
　また、刊行物１には、「編集要求は、その特定のユーザにより形成された、１つ又はそれ以上の対象又はオブジェクト（ｏｂｊｅｃｔ）及び対応する命令のリストより成る。オブジェクトは、経路又はルート（ｒｏｕｔｅ）、素子、トレース、穴、文又はテキスト、及び図形オブジェクト等を含み；及び命令は、左へ移動、右へ移動、消去、又は付加すること等を含む。」（上記ａ．（ｂ））とあるから、刊行物１の方法による編集は、「主設計内容にトレースを付加することを含む」ものである。また、この編集は「あるユーザは、主設計内容１１６を閲覧しながら他のユーザと共に主設計内容の共用領域を同時に編集し得る（協同的ＰＣＢ設計）」ものである。
　よって、刊行物１の方法は、「クライアントの自動ルータによって、主設計内容にトレースを付加することを含む編集を主設計内容の共用領域に対して同時に行」うものである。
　
（ｄ）「クライアントからサーバに前記編集の編集要求が提出され、」
　刊行物１には、「クライアント２０６におけるユーザは、例えば、主設計内容１１６の編集を要求し、その編集要求がサーバ２００に提出される。」（上記ａ．（ｂ））とあるから、刊行物１の方法は、「クライアントからサーバに前記編集の編集要求が提出され」るものである。
　
（ｅ）「サーバは、サーバコンフリクト（コンフリクトとは、例えば、２つのトレースが接近しすぎてデザインルールに違反すること）検査及び解決手段により編集要求が受け入れられるか否かが判別され、」
　刊行物１には、「ブロック１４０４において、１つ又はそれ以上の編集要求が複数のユーザから受信される。・・・編集要求は、サーバコンフリクト検査及び解決のためにサーバに直接的に送信される。」、「ブロック１４０８では、編集要求が受け入れられるか否かが判別される。編集要求がコンフリクト検査及び解決手段を通過すると、それは受け入れられる。そうでなければ、編集要求は拒否される。」（上記ａ．（ｄ））とあるから、刊行物１の方法は、「サーバは、サーバコンフリクト検査及び解決手段により編集要求が受け入れられるか否かが判別され」るものである。
　また、刊行物１には、「コンフリクト解決手段は、衝突、矛盾又はコンフリクトしているが解決され得る編集内容の検出を含む。例えば、２つのトレースが接近しすぎてデザインルールに違反する場合に、そのコンフリクトを回避するために一方のトレースが動かされる。」（上記ａ．（ｃ））とあるから、刊行物１の方法のコンフリクトとは、「例えば、２つのトレースが接近しすぎてデザインルールに違反すること」である。
　したがって、刊行物１の方法は、「サーバは、サーバコンフリクト（コンフリクトとは、例えば、２つのトレースが接近しすぎてデザインルールに違反すること）検査及び解決手段により編集要求が受け入れられるか否かが判別され」るものである。
　
（ｆ）「編集要求が受け入れられると、主設計内容が更新され、クライアントは主設計内容に同期させられ、同期は、主設計データ構造のクライアントコピーを、主設計内容を更新する際にサーバ上の更新される主設計データ構造に自動的に交換すること、クライアントのディスプレイを自動的に更新することを含み、」
　刊行物１には、「編集要求が受け入れられると、ブロック１４１２において、主設計内容が更新され、ブロック１４１４にてクライアントは主設計内容に同期させられる。」（上記ａ．（ｄ））とあるから、刊行物１の方法は、「編集要求が受け入れられると、主設計内容が更新され、クライアントは主設計内容に同期させられ」るものである。
　刊行物１には、「同期は、例えば、・・・；各クライアント２０２，２０４，２０６にける主設計データ構造２１６のクライアントコピーを、主設計内容を更新する際にサーバ２００上の更新される主設計データ構造１１６に自動的に交換すること；又は主設計内容１１６を更新する際にクライアント２０２，２０４，２０６のディスプレイを自動的に更新することを含む。」（上記ａ．（ｃ））とあるから、刊行物１の方法は、「同期は、主設計データ構造のクライアントコピーを、主設計内容を更新する際にサーバ上の更新される主設計データ構造に自動的に交換すること、クライアントのディスプレイを自動的に更新することを含」むものである。
　したがって、刊行物１の方法は、「編集要求が受け入れられると、主設計内容が更新され、クライアントは主設計内容に同期させられ、同期は、主設計データ構造のクライアントコピーを、主設計内容を更新する際にサーバ上の更新される主設計データ構造に自動的に交換すること、クライアントのディスプレイを自動的に更新することを含」むものである。
　
（ｇ）「編集要求が拒否されると該当するクライアントにエラーとして報告される」
　刊行物１には、「編集要求が拒否されると、ブロック１４１０にて該当するクライアントにエラーとして報告される。」（上記ａ．（ｄ））とあるから、刊行物１の方法は、「編集要求が拒否されると該当するクライアントにエラーとして報告される」ものである。
　
　以上をまとめると、刊行物１には、次の発明（以下、「刊行物１発明」という）が記載されていると認められる。
　
［刊行物１発明］
　サーバと複数のクライアントとを用いて、印刷回路基板（ＰＣＢ）を設計する方法であって、
　サーバはＰＣＢ設計内容である主設計内容を保持し、前記複数のクライアントは前記主設計内容の複製を保持し、
　クライアントの自動ルータによって、主設計内容にトレースを付加することを含む編集を主設計内容の共用領域に対して同時に行い、
　クライアントからサーバに前記編集の編集要求が提出され、
　サーバは、サーバコンフリクト（コンフリクトとは、例えば、２つのトレースが接近しすぎてデザインルールに違反すること）検査及び解決手段により編集要求が受け入れられるか否かが判別され、
　編集要求が受け入れられると、主設計内容が更新され、クライアントは主設計内容に同期させられ、同期は、主設計データ構造のクライアントコピーを、主設計内容を更新する際にサーバ上の更新される主設計データ構造に自動的に交換すること、クライアントのディスプレイを自動的に更新することを含み、
　編集要求が拒否されると該当するクライアントにエラーとして報告される、
方法。
　
（イ）刊行物２
ａ．刊行物２の記載事項
　本願の優先権主張の日前に頒布された刊行物である特開平６−２６６８０４号公報（以下、「刊行物２」という）には、図面とともに次の事項が記載されている。
　
「【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は自動配線設計方式に関し、例えば、ゲートアレイ集積回路等の半導体集積回路装置の並列配線設計処理を行う自動並列配線設計システムに利用して特に有効な技術に関するものである。
【０００２】
【従来の技術】半導体集積回路装置のＤＡ（Ｄｅｓｉｇｎ  Ａｕｔｏｍａｔｉｏｎ：設計自動化）技術の一環として、半導体基板面上における回路配線のレイアウト設計をコンピュータ等のプロセッサによって自動的に行う自動配線設計方式があり、このような自動配線設計処理を複数のプロセッサを利用して効率的に行うためのいわゆる並列配線設計処理方式が提案されている。」
　
「【００１０】
【実施例】図１には、この発明が適用された自動配線設計方式を採る自動並列配線設計システムの一実施例の物理構成図が示され、図２には、その一実施例の論理構成図が示されている。これらの図をもとに、まずこの実施例の自動並列配線設計システムの構成及び動作の概要について説明する。なお、この実施例の自動並列配線設計システムは、特に制限されないが、所定のゲートアレイ集積回路における金属配線層の配線経路検索及び設計に供される。
【００１１】図１において、この実施例の自動並列配線設計システムは、特に制限されないが、ワークステーションＷＳ１と、このワークステーションＷＳ１に所定の通信回線すなわちローカルエリアネットＬＡＮを介して結合されるワークステーションＷＳ２及びＷＳ３ならびに並列コンピュータＰＣＯＭとを備える。ワークステーションＷＳ２には、磁気ディスク装置ＭＤが結合され、並列コンピュータＰＣＯＭは、それぞれ独立した複数の処理を並行して実行しうるｍ個の並列プロセッサＭＰＵ１〜ＭＰＵｍを含む。
【００１２】ここで、並列コンピュータＰＣＯＭを構成する並列プロセッサＭＰＵ１〜ＭＰＵｍとワークステーションＷＳ３は、図２に示されるように、ｎ個のプロセッサつまり配線クライアントＷＣＬ１〜ＷＣＬｎとして作用し、割り当てられた処理単位に関する配線設計処理を並行して実行する。また、ワークステーションＷＳ１は、配線クライアントＷＣＬ１〜ＷＣＬｎを統轄する配線サーバＷＳＶとして作用し、設計対象となる回路の配線を所定の処理単位で分割して配線クライアントＷＣＬ１〜ＷＣＬｎに割り当てる。さらに、磁気ディスク装置ＭＤは、回路の配線に関する各種データを保持するための配線データベースＤＢとして作用し、ワークステーションＷＳ２は、配線データベースＤＢに対するアクセスを管理するためのファイルサーバＦＳＶとして作用する。
【００１３】この実施例において、配線クライアントＷＣＬ１〜ＷＣＬｎに割り当てられる処理単位は、一つの信号経路に関するすべての出力端子及び入力端子を包含するいわゆるネットに対応するものであり、端子数や端子間距離による制約を受けない。また、配線サーバＷＳＶは、ネットの割り当てに際して、ネットに関する論理的・物理的情報や他のネットの配線状況ならびに配線ルール及びパラメータ等のネット情報を配線データベースＤＢから読み出し、対応する配線クライアントに与えるが、配線クライアントＷＣＬ１〜ＷＣＬｎは、ネットデータとして与えられた条件下でしかもこれらの条件を変更することなく所定の配線設計処理を行い、その結果を配線サーバＷＳＶに報告する。言い換えるならば、配線クライアントＷＣＬ１〜ＷＣＬｎは、与えられた条件を変更する権限を持たず、例えば対応するネットの配線設計を進める上で既に設計済みの配線がどうしても邪魔になる場合でも、これを移動し、変更する権利を有しない。この結果、配線クライアントＷＣＬ１〜ＷＣＬｎによる配線設計処理が配線の基本単位となるネットに対応付けられるとともに、その並行性が確保されるものとなる。
【００１４】なお、設計済みの配線により対応するネットの配線設計処理を進めることができない場合、配線クライアントＷＣＬ１〜ＷＣＬｎは、配線設計処理を中断し、その原因のみを配線サーバＷＳＶに報告する。配線サーバＷＳＶは、配線クライアントＷＣＬ１〜ＷＣＬｎの処理結果のチェック処理に際してこれを識別し、例えば邪魔になる設計済みの配線を移動するための再設計処理を配線クライアントＷＣＬ１〜ＷＣＬｎに指示する。
【００１５】図３には、図１の自動並列配線設計システムの一実施例の処理フロー図が示され、図４には、図１の自動並列配線設計システムの並列配線設計処理の一実施例の概念図が示されている。これらの図をもとに、この実施例の自動並列配線設計システムの並列配線設計処理の概要とその特徴について説明する。
【００１６】図３において、この実施例の自動並列配線設計システムにおける並列配線設計処理は、配線サーバＷＳＶたるワークステーションＷＳ１によるネット選定つまり配線のネット分割処理で開始される。このネット分割処理は、前述のように、一つの信号経路に関するすべての出力端子及び入力端子を包含するネットを単位として行われ、端子数や端子間距離による制約を受けない。このため、分割されたネットは、図４に例示されるように、特定の形状を有せず、結合されるべき複数の端子ａ及びｂ，ｃ及びｄあるいはｅ〜ｇを包含する形で任意の形状をとる。なお、この実施例において、配線クライアントＷＣＬ１〜ＷＣＬｎによって同時並行処理される複数のネットは、点線で囲まれるそれぞれの関連領域が互いに重複しないように選定される。この結果、処理結果のチェックに際して配線パターンの重なりをチェックする必要がなくなり、これによって配線設計処理の効率化を推進することができる。
【００１７】次に、配線サーバＷＳＶは、選定されたネットを空き状態にある配線クライアントＷＣＬ１〜ＷＣＬｎに割り当てる。また、このネットの割り当てに際して、配線サーバＷＳＶは選定されたネットに関するネットデータをファイルサーバＦＳＶを介して配線データベースＤＢから読み出し、対応する配線クライアントに供給する。この実施例において、配線サーバＷＳＶから対応する配線クライアントに供給されるネットデータには、選定されたネットつまりは図４に点線で示された関連領域に関する論理的・物理的情報や他のネットつまりは設計済みのネットに関する配線状況ならびに配線設計のためのルール及びパラメータ等が含まれる。
【００１８】配線クライアントＷＣＬ１〜ＷＣＬｎは、配線サーバＷＳＶの指示を受けて処理を開始し、まず配線サーバＷＳＶから供給されたネットデータをチェックした後、処理に適した形態に翻訳する。そして、これらのネットデータをもとに実質的な配線設計処理を開始し、配線経路の検索及び設計を行う。この実施例において、配線クライアントＷＣＬ１〜ＷＣＬｎによる配線設計処理は、予め設定されたアルゴリズムに従って行われ、その結果は、図４に例示されるように、垂直及び水平に想定された多数のチャネルの組み合わせ経路として得られる。また、配線クライアントＷＣＬ１〜ＷＣＬｎは、前述のように、ネットデータとして与えられた条件下でしかもこれらの条件を変更することなく所定の配線設計処理を行い、その結果として得られた配線データを配線サーバＷＳＶに転送する。設計済みの配線によって対応するネットの配線設計処理を進めることができない場合、配線クライアントＷＣＬ１〜ＷＣＬｎは、配線設計処理を停止し、その原因のみを配線サーバＷＳＶに報告する。
【００１９】配線クライアントＷＣＬ１〜ＷＣＬｎからの配線設計処理の終了報告を受けた配線サーバＷＳＶは、その処理結果をチェックし、配線データの正常性を確認する。そして、配線ルールに適合した正当なパターンを有する配線データは、ファイルサーバＦＳＶを介して配線データベースＤＢに登録するが、配線ルールに適合しない不当パターンや設計済みの配線の移動を要する配線データについては、不当パターンを修正しあるいは邪魔になる設計済みの配線を移動するための再設計処理を配線クライアントＷＣＬ１〜ＷＣＬｎに指示する。
【００２０】以下、配線サーバＷＳＶは、上記処理をすべてのネットについて繰り返し、すべてのネットに関する処理が終了した段階で並列配線設計処理を終結する。これらの結果、図４に示されるように、配線クライアントＷＣＬ１〜ＷＣＬｎの処理結果の集約として、対象となる回路に関する総括的な配線データを得ることができる。なお、所定回数の再設計処理にもかかわらず配線経路を決定できなかったネットについては、配線サーバＷＳＶは未完経路として配線データベースＤＢに登録し、次のネット処理に移行する。」
　
ｂ．刊行物２記載の技術事項
　刊行物２の【０００２】には、「半導体基板面上における回路配線のレイアウト設計をコンピュータ等のプロセッサによって自動的に行う自動配線設計方式があり、このような自動配線設計処理を複数のプロセッサを利用して効率的に行うためのいわゆる並列配線設計処理方式」とあり、刊行物２には、「半導体基板面上における回路配線のレイアウト設計を複数のプロセッサを利用して行う並列配線設計処理方式」が記載されている。
　刊行物２の【００１２】には、「ワークステーションＷＳ１は、配線クライアントＷＣＬ１〜ＷＣＬｎを統轄する配線サーバＷＳＶとして作用し、設計対象となる回路の配線を所定の処理単位で分割して配線クライアントＷＣＬ１〜ＷＣＬｎに割り当てる。」とあり、刊行物２に記載の並列配線設計処理方式は、「配線サーバＷＳＶは、設計対象となる回路の配線を所定の処理単位で分割して配線クライアントＷＣＬ１〜ＷＣＬｎに割り当て」るものである。
　刊行物２の【００１３】には、「配線クライアントＷＣＬ１〜ＷＣＬｎに割り当てられる処理単位は、一つの信号経路に関するすべての出力端子及び入力端子を包含するいわゆるネットに対応するものであり、」とあり、刊行物２に記載の並列配線設計処理方式は、「配線クライアントＷＣＬ１〜ＷＣＬｎに割り当てられる処理単位は、一つの信号経路に関するすべての出力端子及び入力端子を包含するいわゆるネットに対応するもの」である。
　刊行物２の【００１３】には、「配線クライアントＷＣＬ１〜ＷＣＬｎは、ネットデータとして与えられた条件下でしかもこれらの条件を変更することなく所定の配線設計処理を行い、その結果を配線サーバＷＳＶに報告する。」とあり、刊行物２に記載の並列配線設計処理方式は、「配線クライアントＷＣＬ１〜ＷＣＬｎは、ネットデータとして与えられた条件下でしかもこれらの条件を変更することなく所定の配線設計処理を行い、その結果を配線サーバＷＳＶに報告」するものである。
　刊行物２の【００１６】には、「配線クライアントＷＣＬ１〜ＷＣＬｎによって同時並行処理される複数のネットは、点線で囲まれるそれぞれの関連領域が互いに重複しないように選定される。」とあり、刊行物２に記載の並列配線設計処理方式は、「配線クライアントＷＣＬ１〜ＷＣＬｎによって同時並行処理される複数のネットは、それぞれの関連領域が互いに重複しないように選定されるもの」である。
　刊行物２の【００１９】には、「配線クライアントＷＣＬ１〜ＷＣＬｎからの配線設計処理の終了報告を受けた配線サーバＷＳＶは、その処理結果をチェックし、配線データの正常性を確認する。そして、配線ルールに適合した正当なパターンを有する配線データは、ファイルサーバＦＳＶを介して配線データベースＤＢに登録するが、配線ルールに適合しない不当パターンや設計済みの配線の移動を要する配線データについては、不当パターンを修正しあるいは邪魔になる設計済みの配線を移動するための再設計処理を配線クライアントＷＣＬ１〜ＷＣＬｎに指示する。」とあり、刊行物２に記載の並列配線設計処理方式は、「配線クライアントＷＣＬ１〜ＷＣＬｎからの配線設計処理の終了報告を受けた配線サーバＷＳＶは、その処理結果をチェックし、配線データの正常性を確認して、配線ルールに適合した正当なパターンを有する配線データは、ファイルサーバＦＳＶを介して配線データベースＤＢに登録するが、配線ルールに適合しない不当パターンや設計済みの配線の移動を要する配線データについては、不当パターンを修正しあるいは邪魔になる設計済みの配線を移動するための再設計処理を配線クライアントＷＣＬ１〜ＷＣＬｎに指示」するものである。
　刊行物２の【００２０】には、「以下、配線サーバＷＳＶは、上記処理をすべてのネットについて繰り返し、すべてのネットに関する処理が終了した段階で並列配線設計処理を終結する。これらの結果、図４に示されるように、配線クライアントＷＣＬ１〜ＷＣＬｎの処理結果の集約として、対象となる回路に関する総括的な配線データを得ることができる。」とあり、刊行物２に記載の並列配線設計処理方式は、「以下、配線サーバＷＳＶは、上記処理をすべてのネットについて繰り返し、すべてのネットに関する処理が終了した段階で並列配線設計処理を終結する」ものである。
　
　以上をまとめると、刊行物２には、次の技術事項が記載されていると認められる。
　
［刊行物２記載の技術事項］
　半導体基板面上における回路配線のレイアウト設計を複数のプロセッサを利用して行う並列配線設計処理方式であって、
　配線サーバＷＳＶは、設計対象となる回路の配線を所定の処理単位で分割して配線クライアントＷＣＬ１〜ＷＣＬｎに割り当て、
　配線クライアントＷＣＬ１〜ＷＣＬｎに割り当てられる処理単位は、一つの信号経路に関するすべての出力端子及び入力端子を包含するいわゆるネットに対応するものであり、
　配線クライアントＷＣＬ１〜ＷＣＬｎは、ネットデータとして与えられた条件下でしかもこれらの条件を変更することなく所定の配線設計処理を行い、その結果を配線サーバＷＳＶに報告し、
　配線クライアントＷＣＬ１〜ＷＣＬｎによって同時並行処理される複数のネットは、それぞれの関連領域が互いに重複しないように選定されるものであり、
　配線クライアントＷＣＬ１〜ＷＣＬｎからの配線設計処理の終了報告を受けた配線サーバＷＳＶは、その処理結果をチェックし、配線データの正常性を確認して、配線ルールに適合した正当なパターンを有する配線データは、ファイルサーバＦＳＶを介して配線データベースＤＢに登録するが、配線ルールに適合しない不当パターンや設計済みの配線の移動を要する配線データについては、不当パターンを修正しあるいは邪魔になる設計済みの配線を移動するための再設計処理を配線クライアントＷＣＬ１〜ＷＣＬｎに指示し、
　以下、配線サーバＷＳＶは、上記処理をすべてのネットについて繰り返し、すべてのネットに関する処理が終了した段階で並列配線設計処理を終結する
　並列配線設計処理方式。
　
（ウ）刊行物３
ａ．刊行物３の記載事項
　本願の優先権主張の日前に頒布された刊行物である特開昭６３−８４０９４号公報（以下、「刊行物３」という）には、図面とともに次の事項が記載されている。
　
「〔産業上の利用分野〕
　この発明は、ＣＡＤにおけるプリント基板のパターン設計を行なう場合の自動配線処理方法に関するものである。」（第１頁左下欄第１１行−第１４行）
　
「第１図において、（ステップ（７））は従来と同様な自動配線処理である。この自動配線を適用する前に自動配線パラメータを与えて行なうが、まず第１回目の適用には（ステップ（６））第１回目のパラメータを与える。例えば配線パターン探索時のパターン曲り回数は２回以下（ＶｉＡ数１コ以下）とした場合が、第２図（Ａ）の配線結果例である。こうして順次配線した結果に、再度、（ステップ（８））第２回目のパラメータを設定して（ステップ（７））自動配線処理を行なう。第２回目を適用した結果が第２図（Ｂ）である。
　以後、必要な程度に応じてパラメータを変化させくり返し適度な回数だけ適用する。」（第２頁左上欄第１７行−右上欄第９行）
　
ｂ．刊行物３記載の技術事項
　上記の記載から、刊行物３には、「プリント基板のパターン設計において、ＶｉＡ数をパラメータとして与えて自動配線処理を行うこと」が記載されていると認められる。
　
ウ．本件補正発明と刊行物１発明との対比
（ア）本件補正発明の「サーバコンピュータと複数のクライアントコンピュータとを用いて、プリント基板（ＰＣＢ）の導電性パスをルート決定する方法」について
　
　刊行物１発明の「サーバ」、「クライアント」、「印刷回路基板（ＰＣＢ）」は、それぞれ、本件補正発明の「サーバコンピュータ」、「クライアントコンピュータ」、「プリント基板（ＰＣＢ）」に相当する。また、刊行物１発明のＰＣＢの設計は、ＰＣＢ設計内容である主設計内容を編集することにより行うものであって、この編集は、主設計内容にトレースを付加する（本件補正発明でいう「プリント基板（ＰＣＢ）の導電性パスをルート決定する」）ことを含むものであるから、本件発明と刊行物１発明とは、「サーバコンピュータと複数のクライアントコンピュータとを用いて、プリント基板（ＰＣＢ）の導電性パスをルート決定する方法」といえる点で一致する。
　
（イ）本件補正発明の「（ａ）サーバコンピュータに存在するＰＣＢ設計のコピーを保持する前記複数のクライアントコンピュータのうちの１つのクライアントコンピュータが、サーバコンピュータから、導電性パスがルート決定される電子回路の１以上のコンポーネントのピンを特定する第１ピンペア割当てを受け付けるステップ」について
　
　刊行物１発明の複数のクライアントは、サーバが保持する主設計内容（ＰＣＢ設計）の複製を保持するから、刊行物１発明の複数のクライアントのうちの１つのクライアントは、本件補正発明の「（ａ）サーバコンピュータに存在するＰＣＢ設計のコピーを保持する前記複数のクライアントコンピュータのうちの１つのクライアントコンピュータ」に相当するものである。
　しかしながら、この１つのクライアントコンピュータが、本件補正発明では、「サーバコンピュータから、導電性パスがルート決定される電子回路の１以上のコンポーネントのピンを特定する第１ピンペア割当てを受け付けるステップ」を有するのに対し、刊行物１発明は、クライアントがサーバからピンペア割り当てを受け付けるステップは有していない点で両者は相違する。
　
（ウ）本件補正発明の「（ｂ）前記クライアントコンピュータは、該クライアントコンピュータ上で動作する自動ルーティングプログラムに従って、前記特定された第１ピンペアのピンの間の導電性パスのルートを自動検出するステップ」について
　
　本件補正発明の「（ｂ）前記クライアントコンピュータ」とは、「（ａ）サーバコンピュータに存在するＰＣＢ設計のコピーを保持する前記複数のクライアントコンピュータのうちの１つのクライアントコンピュータ」であり、上記（イ）で述べたように、刊行物１発明の複数のクライアントのうちの１つのクライアントがこれに対応するものである。
　刊行物１発明のクライアントは、自動ルータ（本件補正発明でいう「クライアントコンピュータ上で動作する自動ルーティングプログラム」）によって、主設計内容にトレースを付加することを含む編集を行うものであり、トレースとは、プリント基板上の素子のピンとピンの間の電気的配線（本件補正発明でいう「第１ピンペアのピンの間の導電性パスのルート」）のことであって、自動ルータによるトレースの付加は、自動検出といえるから、本件補正発明と刊行物１発明とは、「（ｂ）前記クライアントコンピュータは、該クライアントコンピュータ上で動作する自動ルーティングプログラムに従って、」「第１ピンペアのピンの間の導電性パスのルートを自動検出するステップ」を有するといえる点では共通しているといえる。
　しかしながら、この第１ピンペアが、本件補正発明では、（ａ）のステップで、サーバコンピュータからピンを特定する第１ピンペア割り当てを受け付けた、「前記特定された第１ピンペア」であるのに対し、刊行物１発明では、そうではない点で両者は相違する。
　
（エ）本件補正発明の「（ｃ）前記クライアントコンピュータから前記サーバコンピュータに、前記検出したルートを提起する編集リクエストを送信するステップ」について
　
　刊行物１発明では、自動ルータによるトレースの付加の編集に対して、クライアントからサーバに前記編集の編集要求が提出される。この編集要求の提出の動作は、本件補正発明の「（ｃ）前記クライアントコンピュータから前記サーバコンピュータに、前記検出したルートを提起する編集リクエストを送信するステップ」に相当する。
　よって、本件補正発明と刊行物１発明とは、「（ｃ）前記クライアントコンピュータから前記サーバコンピュータに、前記検出したルートを提起する編集リクエストを送信するステップ」を有する点で一致する。
　
（オ）本件補正発明の「（ｄ）前記クライアントコンピュータが、前記サーバコンピュータから、前記提起されたルートが前記ＰＣＢ設計に実装されるという表示を受け付けるステップ」、及び、「（ｅ）前記表示の受信後、前記クライアントコンピュータに保持されている前記ＰＣＢ設計の前記コピーを、前記検出されたルートを含むよう更新するステップ」について
　
　刊行物１発明のサーバで、上記編集要求が受け入れられると、主設計内容が更新され、クライアントは主設計内容に同期させられる。同期は、主設計データ構造のクライアントコピーを、主設計内容を更新する際にサーバ上の更新される主設計データ構造に自動的に交換すること、クライアントのディスプレイを自動的に更新することを含む。
　すなわち、クライアントは、サーバから、上記編集要求による主設計内容の更新のデータを受け取り、クライアントコピーを、更新したデータに交換したり、ディスプレイの更新を行う。
　この受け取りの動作は、本件補正発明の「（ｄ）前記クライアントコンピュータが、前記サーバコンピュータから、前記提起されたルートが前記ＰＣＢ設計に実装されるという表示を受け付けるステップ」に相当し、また、クライアントコピーを、更新したデータに交換する動作は、本件補正発明の「（ｅ）前記表示の受信後、前記クライアントコンピュータに保持されている前記ＰＣＢ設計の前記コピーを、前記検出されたルートを含むよう更新するステップ」に相当する。
　よって、本件補正発明と刊行物１発明とは、「（ｄ）前記クライアントコンピュータが、前記サーバコンピュータから、前記提起されたルートが前記ＰＣＢ設計に実装されるという表示を受け付けるステップ」、及び、「（ｅ）前記表示の受信後、前記クライアントコンピュータに保持されている前記ＰＣＢ設計の前記コピーを、前記検出されたルートを含むよう更新するステップ」を有する点で一致する。
　
（カ）本件補正発明の「（ｆ）前記クライアントコンピュータは、前記サーバコンピュータから、前記電子回路の１以上のコンポーネントのピンを特定する第２ピンペア割当てを受け付けるステップ」について
　
　本件補正発明では、「（ｆ）前記クライアントコンピュータは、前記サーバコンピュータから、前記電子回路の１以上のコンポーネントのピンを特定する第２ピンペア割当てを受け付けるステップ」を有するのに対し、刊行物１発明は、クライアントがサーバからピンペア割り当てを受け付けるステップは有していない点で両者は相違する。
　
（キ）本件補正発明の「（ｇ）前記クライアントコンピュータは、該クライアントコンピュータ上で動作する自動ルーティングプログラムに従って、前記第２ピンペア割当てのピンの間の導電性パスのルートを自動検出するステップ」について
　
　刊行物１発明の編集で付加するトレース（本件補正発明でいう「ピンペアのピンの間の導電性パスのルート」）は複数あるから、その１つに対応するピンペアを第１ピンペア（（ウ）で上述）、他を第２ピンペアということができる。
　したがって、第１ピンペアについて（ウ）で上述したのと同様に、第２ピンペアについても、本件補正発明と刊行物１発明とは、「（ｇ）前記クライアントコンピュータは、該クライアントコンピュータ上で動作する自動ルーティングプログラムに従って、」「第２ピンペア」「のピンの間の導電性パスのルートを自動検出するステップ」を有するといえる点では共通しているといえる。
　しかしながら、この第２ピンペアが、本件補正発明では、（ｆ）のステップで、サーバコンピュータからピンを特定する第２ピンペア割り当てを受け付けた、「前記第２ピンペア割当て」であるのに対し、刊行物１発明では、そうではない点で両者は相違する。
　
（ク）本件補正発明の「（ｈ）前記クライアントコンピュータから前記サーバコンピュータに、前記ステップ（ｇ）において検出されたルートを提起する編集リクエストを送信するステップ」について
　
　上記（ウ）で述べたのと同様に、本件補正発明と刊行物１発明とは、「（ｈ）前記クライアントコンピュータから前記サーバコンピュータに、前記ステップ（ｇ）において検出されたルートを提起する編集リクエストを送信するステップ」を有する点で一致する。
　
（ケ）本件補正発明の「（ｉ）前記サーバコンピュータが、前記ステップ（ｇ）において検出されたルートが設計基準を満たさないと判定した場合に、前記サーバコンピュータが前記クライアントコンピュータに、前記第２ピンペア割当てのピンの間の他のルートを検出する指示を送信するステップ」について
　
　刊行物１発明は、サーバで編集要求が拒否されると該当するクライアントにエラーとして報告される。ここで、編集要求が拒否されるのは、編集要求がサーバコンフリクト（コンフリクトとは、例えば、２つのトレースが接近しすぎてデザインルールに違反すること）検査及び解決手段により受け入れられなかった場合であり、本件補正発明でいう「検出されたルートが設計基準を満たさないと判定した場合」に相当する。すなわち、刊行物１発明は、サーバコンピュータが、検出されたルートが設計基準を満たさないと判定した場合に、前記サーバコンピュータが前記クライアントコンピュータに、エラー報告を送信するものであるといえる。
　一方、本件補正発明において、クライアントコンピュータに送信する、ピンの間の他のルートを検出する指示は、前のステップで検出されたルートがエラーである場合になされるものであるからエラー報告ともいえる。
　したがって、本件補正発明と刊行物１発明とは、「前記サーバコンピュータが、前記ステップ（ｇ）において検出されたルートが設計基準を満たさないと判定した場合に、前記サーバコンピュータが前記クライアントコンピュータに、」エラー報告を「送信するステップ」を有する点では共通するといえる。
　しかしながら、該エラー報告を送信するステップで送信されるのが、本件補正発明では、「前記第２ピンペア割当てのピンの間の他のルートを検出する指示」であるのに対し、刊行物１発明では、エラーの報告のみである点で両者は相違する。
　
（コ）本件補正発明の「（ｊ）前記クライアントコンピュータは、該クライアントコンピュータ上で動作する自動ルーティングプログラムに従って、前記第２ピンペア割当てのピンの間の前記他のルート（以下、第２ルートという）を自動検出するステップ」、及び、「（ｋ）前記クライアントコンピュータから前記サーバコンピュータに、前記第２ルートを提起する編集リクエストを送信し、ステップ（ｄ）、（ｅ）につなぐステップ」について
　
　本件補正発明は、「（ｊ）前記クライアントコンピュータは、該クライアントコンピュータ上で動作する自動ルーティングプログラムに従って、前記第２ピンペア割当てのピンの間の前記他のルート（以下、第２ルートという）を自動検出するステップと、（ｋ）前記クライアントコンピュータから前記サーバコンピュータに、前記第２ルートを提起する編集リクエストを送信し、ステップ（ｄ）、（ｅ）につなぐステップと、」を有するのに対し、刊行物１発明では、そのようなステップを有しない点で両者は相違する。
　
（サ）本件補正発明の「前記ステップ（ｉ）において、前記サーバコンピュータが、前記クライアントコンピュタに、前記第２ピンペア割当てのピンの間にルート決定される導電性パスに許されるビアの個数に対する制限の指示を送信し、
　前記ステップ（ｊ）において、前記クライアントコンピュータは、前記ビアの個数に対する制限に従って、前記第２ピンペア割当てのピンの間の導電性パスのルートを自動検出する、こと」について
　
　本件補正発明では、「前記ステップ（ｉ）において、前記サーバコンピュータが、前記クライアントコンピュタに、前記第２ピンペア割当てのピンの間にルート決定される導電性パスに許されるビアの個数に対する制限の指示を送信し、
　前記ステップ（ｊ）において、前記クライアントコンピュータは、前記ビアの個数に対する制限に従って、前記第２ピンペア割当てのピンの間の導電性パスのルートを自動検出する」のに対し、刊行物１発明では、そのような特定はなされていない点で両者は相違する。
　
エ．一致点、相違点
　上記対比の（イ）で述べた相違点と上記対比（カ）で述べた相違点は、何れも、クライアントがサーバから第１又は第２ピンペア割当てを受け付けるステップの有無に関するものである。
　また、上記対比（ウ）で述べた相違点と上記対比（キ）で述べた相違点は、何れも、ルートを検出するステップにおける第１又は第２ピンペアが、上記第１又は第２ピンペア割当てを受け付けるステップで割当てられた特定の第１又は第２ピンペアであるか否かに関するものである。
　したがって、これらの相違点は、以下の相違点１のように１つの相違点としてまとめることができる。
　
　次に、上記対比（コ）で述べた相違点に係る、本件発明の２つのステップ（ｊ）、（ｋ）は、上記対比（ケ）で述べた相違点に係る、本件補正発明の「他のルートを検出する指示」に伴い実行されるステップであるから、これら２つの相違点も、以下の相違点２のように１つの相違点としてまとめることができる。
　
　以上により、本件補正発明と刊行物１発明の一致点、相違点は次のとおりである。
　
［一致点］
　サーバコンピュータと複数のクライアントコンピュータとを用いて、プリント基板（ＰＣＢ）の導電性パスをルート決定する方法であって、
（ａ）サーバコンピュータに存在するＰＣＢ設計のコピーを保持する前記複数のクライアントコンピュータのうちの１つのクライアントコンピュータがあり、
（ｂ）前記クライアントコンピュータは、該クライアントコンピュータ上で動作する自動ルーティングプログラムに従って、第１ピンペアのピンの間の導電性パスのルートを自動検出するステップと、
（ｃ）前記クライアントコンピュータから前記サーバコンピュータに、前記検出したルートを提起する編集リクエストを送信するステップと、
（ｄ）前記クライアントコンピュータが、前記サーバコンピュータから、前記提起されたルートが前記ＰＣＢ設計に実装されるという表示を受け付けるステップと、
（ｅ）前記表示の受信後、前記クライアントコンピュータに保持されている前記ＰＣＢ設計の前記コピーを、前記検出されたルートを含むよう更新するステップとを有し、さらに、
（ｇ）前記クライアントコンピュータは、該クライアントコンピュータ上で動作する自動ルーティングプログラムに従って、第２ピンペアのピンの間の導電性パスのルートを自動検出するステップと、
（ｈ）前記クライアントコンピュータから前記サーバコンピュータに、前記ステップ（ｇ）において検出されたルートを提起する編集リクエストを送信するステップと、
（ｉ）前記サーバコンピュータが、前記ステップ（ｇ）において検出されたルートが設計基準を満たさないと判定した場合に、前記サーバコンピュータが前記クライアントコンピュータに、エラー報告を送信するステップと、
を有する、方法。
　
［相違点］
相違点１
　クライアントコンピュータが、本件補正発明は、「サーバコンピュータから、導電性パスがルート決定される電子回路の１以上のコンポーネントのピンを特定する第１ピンペア割当てを受け付けるステップ」と、「前記サーバコンピュータから、から、前記電子回路の１以上のコンポーネントのピンを特定する第２ピンペア割当てを受け付けるステップ」（（ａ）、（ｆ）のステップ）を有し、割当てられた特定の第１又は第２ピンペア毎にそれぞれルートの検出を行うのに対し、刊行物１発明は、クライアントがサーバからピンペア割当てを受け付けるステップは有しておらず、割当てられた特定のピンペア毎にルートの検出を行うものではない点。
　
相違点２
　（ｉ）の送信するステップで送信されるのが、本件補正発明では、「前記第２ピンペア割当てのピンの間の他のルートを検出する指示」であり、該指示に伴い実行される、「（ｊ）前記クライアントコンピュータは、該クライアントコンピュータ上で動作する自動ルーティングプログラムに従って、前記第２ピンペア割当てのピンの間の前記他のルート（以下、第２ルートという）を自動検出するステップと、（ｋ）前記クライアントコンピュータから前記サーバコンピュータに、前記第２ルートを提起する編集リクエストを送信し、ステップ（ｄ）、（ｅ）につなぐステップと、」を有するのに対し、刊行物１発明では、エラーの報告のみである点。
　
相違点３
　本件補正発明では、「前記ステップ（ｉ）において、前記サーバコンピュータが、前記クライアントコンピュタに、前記第２ピンペア割当てのピンの間にルート決定される導電性パスに許されるビアの個数に対する制限の指示を送信し、
　前記ステップ（ｊ）において、前記クライアントコンピュータは、前記ビアの個数に対する制限に従って、前記第２ピンペア割当てのピンの間の導電性パスのルートを自動検出する」のに対し、刊行物１発明では、そのような特定はなされていない点。
　
オ．当審の判断
相違点１について
　この相違点に関連する技術として、刊行物２には、上記したように、
「半導体基板面上における回路配線のレイアウト設計を複数のプロセッサを利用して行う並列配線設計処理方式であって、
　配線サーバＷＳＶは、設計対象となる回路の配線を所定の処理単位で分割して配線クライアントＷＣＬ１〜ＷＣＬｎに割り当て、
　配線クライアントＷＣＬ１〜ＷＣＬｎに割り当てられる処理単位は、一つの信号経路に関するすべての出力端子及び入力端子を包含するいわゆるネットに対応するものであり、
　配線クライアントＷＣＬ１〜ＷＣＬｎは、ネットデータとして与えられた条件下でしかもこれらの条件を変更することなく所定の配線設計処理を行い、その結果を配線サーバＷＳＶに報告し、
　配線クライアントＷＣＬ１〜ＷＣＬｎによって同時並行処理される複数のネットは、それぞれの関連領域が互いに重複しないように選定されるものであり、
　配線クライアントＷＣＬ１〜ＷＣＬｎからの配線設計処理の終了報告を受けた配線サーバＷＳＶは、その処理結果をチェックし、配線データの正常性を確認して、配線ルールに適合した正当なパターンを有する配線データは、ファイルサーバＦＳＶを介して配線データベースＤＢに登録するが、配線ルールに適合しない不当パターンや設計済みの配線の移動を要する配線データについては、不当パターンを修正しあるいは邪魔になる設計済みの配線を移動するための再設計処理を配線クライアントＷＣＬ１〜ＷＣＬｎに指示し、
　以下、配線サーバＷＳＶは、上記処理をすべてのネットについて繰り返し、すべてのネットに関する処理が終了した段階で並列配線設計処理を終結する
　並列配線設計処理方式。」
が記載されている。
　
　刊行物２の処理方式におけるネットは、端子を接続する信号経路であるから、本件補正発明の「ピンペアのピン間の導電性パスのルート」に相当するものであり、刊行物２の処理方式は、配線サーバが、ネットを処理単位として選定し、複数の配線クライアントのそれぞれに割り当て、各クライアントが配線設計処理を行うものであるから、ピンペアを処理単位としてクライアントに割り当てるものといえる。すなわち、刊行物２の処理方式は、サーバーから割当てられたピンペア毎にクライアントでルート検出を行う方式とはいえる。
　しかしながら、刊行物２の処理方式において、「配線クライアントＷＣＬ１〜ＷＣＬｎによってそれぞれ同時並行処理される複数のネットは、それぞれの関連領域が互いに重複しないように選定されるものである」（図４）から、複数の配線クライアントの同時並行処理で検出されるルートは、そもそも、互いに領域が重ならないものである。
　したがって、刊行物２の処理方式は、複数の配線クライアントで検出された複数のルートが互いに領域が重なっているかどうかをサーバでチェックする必要はないものであり、結局、刊行物２の処理方式は、サーバーから割当てられたピンペア毎にクライアントでルート検出を行うということに加えて、複数の配線クライアントで検出された複数のルートが、互いに領域が重なっているかどうかはチェックしないということが一体不可分の技術ということができる。
　
　したがって、刊行物１発明に、刊行物２に記載された技術を適用すると、サーバから複数のクライアントにピンペア割当てを行い、割当てられたピンペア毎にクライアントでルート検出を行うが、その一方で、複数の配線クライアントで検出された複数のルートが、互いに領域が重なっている（本件補正発明でいう「検出されたルートが設計基準を満たさない」）かどうかはチェックしないものとなる。つまり、刊行物２の処理方式のネットを処理単位とする技術は、（検出された複数のルートが、互いに領域が重なっているという意味での）検出されたルートが設計基準を満たさないと判定することとは両立しないものである
　すなわち、本件補正発明と刊行物１発明との対比で一致点とした、「（ｉ）前記サーバコンピュータが・・・検出されたルートが設計基準を満たさないと判定した場合、・・・送信するステップ」を有するという事項が、刊行物１発明に、刊行物２に記載された技術を適用した結果、一致点とはならなくなる。
　よって、刊行物１発明に、刊行物２に記載された技術を適用しても、「サーバコンピュータから、導電性パスがルート決定される電子回路の１以上のコンポーネントのピンを特定する第１ピンペア割当てを受け付けるステップ」、「前記サーバコンピュータから、から、前記電子回路の１以上のコンポーネントのピンを特定する第２ピンペア割当てを受け付けるステップ」（（ａ）、（ｆ）のステップ）、及び、「（ｉ）前記サーバコンピュータが・・・検出されたルートが設計基準を満たさないと判定した場合、・・・送信するステップ」とを有するという本件補正発明の構成には至らない。
　
相違点２について
　刊行物１発明では、サーバでクライアントからの編集要求が拒否されると該当するクライアントにエラーとして報告される。エラーとなった編集、例えば、トレースの付加について、その後どのように処理されるかは刊行物１発明では特定されていないが、エラーのままにしておくとＰＣＢの設計は完成しないので、エラーを回避するように再度別のトレースを付加するように編集をやり直して設計が完成するようにすることは刊行物１発明のＰＣＢを設計する方法においては普通に想定し得ることである。
　また、同様の回路配線のレイアウト設計に関する刊行物２の技術も、配線ルールに適合しない不当パターンについては、不当パターンを修正するための再設計処理を配線クライアントＷＣＬ１〜ＷＣＬｎに指示し設計を繰り返すものである。
　したがって、刊行物１発明において、サーバでクライアントからの編集要求が拒否された場合に、該当するクライアントにエラーとして報告するだけでなく、編集のやり直しの指示も送信し、自動ルータによる編集、編集要求の提出・処理を繰り返すこと、すなわち、本件補正発明でいう「（ｉ）前記サーバコンピュータが、前記ステップ（ｇ）において検出されたルートが設計基準を満たさないと判定した場合に、前記サーバコンピュータが前記クライアントコンピュータに、前記第２ピンペア割当てのピンの間の他のルートを検出する指示を送信するステップと、（ｊ）前記クライアントコンピュータは、該クライアントコンピュータ上で動作する自動ルーティングプログラムに従って、前記第２ピンペア割当てのピンの間の前記他のルート（以下、第２ルートという）を自動検出するステップと、（ｋ）前記クライアントコンピュータから前記サーバコンピュータに、前記第２ルートを提起する編集リクエストを送信し、ステップ（ｄ）、（ｅ）につなぐステップと、」を有するように構成することは当業者が容易に想到し得ることである。
　
相違点３について
　プリント基板の設計を行う条件として、ビアの個数が少ない方が望ましいというのは設計者が普通に想定することであって、刊行物１発明のＰＣＢを設計する方法においても同様に想定し得ることである。
　また、プリント基板のパターン設計において、ＶｉＡ数をパラメータとして与えて自動配線処理を行うことは、刊行物３に記載されているように知られているから、刊行物１発明において、サーバがクライアントにビア数をパラメータとして与えて編集を行わせること、すなわち、本件補正発明でいう「前記ステップ（ｉ）において、前記サーバコンピュータが、前記クライアントコンピュタに、前記第２ピンペア割当てのピンの間にルート決定される導電性パスに許されるビアの個数に対する制限の指示を送信し、前記ステップ（ｊ）において、前記クライアントコンピュータは、前記ビアの個数に対する制限に従って、前記第２ピンペア割当てのピンの間の導電性パスのルートを自動検出する」ことは、当業者が容易に想到し得ることである。
　
　以上のとおり、相違点１についての判断において、刊行物１発明に刊行物２に記載された技術を適用しても、本件補正発明の構成には至らないから、本件補正発明（請求項１に係る発明）は、刊行物１発明、及び刊行物２、３に記載された技術に基づいて当業者が容易に発明をすることができたものとすることはできない。
　請求項４に係る発明は、請求項１に係る発明のカテゴリーを単に変えて記載したものであり、また、請求項２、３、５、６に係る発明は、請求項１、４を引用する請求項であるから、本件補正発明（請求項１に係る発明）と同様に、請求項２−６に係る発明も、刊行物１発明、及び刊行物２、３に記載された技術に基づいて当業者が容易に発明をすることができたものとすることはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、補正後の請求項１−６に係る発明は、何れも、特許出願の際独立して特許を受けることができるものである。
　
３．まとめ
　よって、平成２４年１２月２０日付け手続補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項、第４項、及び、第５項において準用する同法第１２６条第５項の規定を満たす適法なものである。
　
第３．本願発明について
　平成２４年１２月２０日付け手続補正は上述のとおり適法なものであるから、本願の請求項１−６に係る発明は、同手続補正により補正された特許請求の範囲の請求項１−６に記載された事項により特定されるとおりのものである。
　上記「第２．２．（３）独立特許要件」で述べたとおり、本願の請求項１−６に係る発明は、何れも、特許出願の際独立して特許を受けることができるものであり、本願を拒絶すべき理由はない。
　よって、結論のとおり審決する。