【事件の表示】
　特願２００４−２４５９８２「薄くされたまたは除去された基板を有する発光ダイオード・デバイス」拒絶査定不服審判事件〔平成１７年　２月２４日出願公開、特開２００５−　５１２５５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
　
第１　手続の経緯
　
　本願は、平成１６年７月２９日（パリ条約による優先権主張２００３年７月２９日、米国）の出願であって、平成２２年１２月１５日及び平成２４年２月３日に手続補正がなされたが、平成２４年８月１３日付けで拒絶査定がなされ、これに対し、平成２４年１２月１９日に拒絶査定不服審判請求がなされ、これと同時に手続補正（以下「本件補正」という。）がなされたものである。　
　
第２　本件補正についての補正却下の決定　　
　
１　結論
　
　本件補正を却下する。
　
２　理由
　
（１）補正の内容
　
　本件補正は、特許請求の範囲の請求項１について、補正前（平成２４年２月３日付け手続補正後のもの）の
　
　「発光ダイオード・デバイスを製造する方法であって、
　エピタキシャル・ウェハを生成するために成長基板にエピタキシャル層を成長する段階と、
　前記エピタキシャル・ウェハに複数の発光ダイオード・デバイスを製造する段階と、
　デバイス・ダイを生成するために前記エピタキシャル・ウェハをダイシングする段階と、
　前記デバイス・ダイを、マウントに結合する段階であって、該マウントから成長基板が離れて配置されており、前記デバイス・ダイのデバイス層スタック上に形成される少なくとも１つの電極を前記マウントの少なくとも１つのボンディング・パッドに結合することによって前記デバイス・ダイを前記マウントに固定することを含む、段階と、
　前記結合する段階に続いて、前記デバイス・ダイの前記成長基板の厚みを低減する段階であって、前記成長基板を薄くすること及び前記成長基板を除去することのうちの一方を含む段階と、
　前記成長基板を薄くすること又は前記成長基板を除去することに続いて、薄くした前記成長基板及び前記成長基板の除去によって露出したエピタキシャル層のうちの一方に後方電極を形成する段階と、
を含むことを特徴とする方法。」
　
を、
　
　「発光ダイオード・デバイスを製造する方法であって、
　エピタキシャル・ウェハを生成するために成長基板にエピタキシャル層を成長する段階と、
　前記エピタキシャル・ウェハに複数の発光ダイオード・デバイスを製造する段階と、
　デバイス・ダイを生成するために前記エピタキシャル・ウェハをダイシングする段階と、
　前記デバイス・ダイを、マウントに結合する段階であって、該マウントから成長基板が離れて配置されており、前記デバイス・ダイのデバイス層スタック上に形成される少なくとも１つの電極を前記マウントの少なくとも１つのボンディング・パッドに結合することによって前記デバイス・ダイを前記マウントに固定することを含む、段階と、
　前記結合する段階に続いて、前記デバイス・ダイの前記成長基板の厚みを低減する段階であって、前記成長基板を薄くすることを含む段階と、
　前記成長基板を薄くすることに続いて、薄くした前記成長基板に後方電極を形成する段階と、
を含み、
　前記後方電極が環状電極である
ことを特徴とする方法。」　
　
と補正するものであって、特許法第１７条の２第４項第２号に規定する特許請求の範囲の減縮を目的とするものに該当すると認められる。
　
（２）独立特許要件についての検討　　
　
　本件補正後の請求項１に係る発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について検討する。　
　
ア　刊行物の記載
　
（ア）原査定の拒絶の理由に引用された、本願優先日前に頒布された刊行物である国際公開第０１／８４６４０（以下「引用文献１」という。）には、以下の記載がある（なお、独語表記にあたっては、ウムラウト記号は表記せず、β（エスツェット）は「ｓｓ」で表記した。また、下線は当審にて付した。以下同じ。）。
　
ａ　「9. 
Verfahren zum Herstellen eines Lumineszenzdiodenbauele ments mit einem Lumineszenzdiodenchip (1) auf der Basis von GaN, gekennzeichnet durch die Verfahrensschritte :
a) Epitaktisches Aufwachsen einer strahlungsemittierenden Epitaxieschichtenfolge (3) auf ein Substrat (2), das fur die von der Epitaxieschichtenfolge (3) ausgesandte Strahlung durchlassig ist, derart, dass eine n-Seite (8) der Epitaxieschichtenfolge (3) dem Substrat (2) zugewandt und eine p-Seite (9) der Epitaxieschichtenfolge (3) vom Substrat (2) abgewandt ist,
b) ganzflachiges Aufbringen einer bondfahigen p-Kontaktschicht (6) auf die p-Seite (9) der Epitaxieschichtenfolge (3) durch Aufbringen einer transparenten ersten Schicht (15) auf die p-Seite (9) und Aufbringen einer spiegelnden zweiten Schicht (16) auf der ersten Schicht (15), 
c) Aufbringen einer n-Kontaktschicht (7) auf einen Teilbereich einer von der Epitaxieschichtenfolge (3) abgewandten Hauptflache (10) des Substrats (2), 
d) Aufbringen des Chips (1) auf eine Chipmontageflache (12) eines LED-Gehauses, einer Leiterbahn in einem LED-Gehause oder eines elektrischen Anschlussrahmens (11), mit der bondfahigen p-Kontaktschicht (6) zur Chipmontageflache hin.
　　　
10. 
Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass vor dem Aufbringen der n-Kontaktschicht (7) das Substrat (2) gedunnt wird.
　
＜訳文＞
　
　「９．
ＧａＮ系の発光ダイオードチップ（１）を有する発光ダイオードパッケージの製造法において、方法の工程：
ａ）光放出エピタクシー連続層（３）を、エピタクシー連続層（３）から放出される光に対して透過性である基板（２）上に、エピタクシー連続層（３）のｎ側（８）が基板（２）に対向しかつエピタクシー連続層（３）のｐ側（９）が基板（２）から離反しているようにエピタクシャル成長させる工程、
ｂ）ｐ側（９）への透明な第１の層（１５）の形成および第１の層（１５）上への反射性の第２の層（１６）の形成によって、ダイボンディングが可能なｐ型接触層（６）をエピタクシー連続層（３）のｐ側（９）に全面に設ける工程、
ｃ）ｎ型接触層（７）をエピタクシー連続層（３）から離反した、基板（２）の主要面（１０）の部分的領域上に設ける工程、
ｄ）発光ダイオードチップ（１）を、ＬＥＤケーシングのチップ取付け面（１２）、ＬＥＤケーシング内の導体路または電気接続フレーム（１１）の上に、チップ取付け面に向かって、ダイボンディングが可能なｐ型接触層（６）を用いて取り付ける工程を有することを特徴とする、発光ダイオードチップ（１）を有する発光ダイオードパッケージの製造法
　
１０．
ｎ型接触層（７）の形成前に基板（２）を薄くする、請求項９記載の方法
　
ｂ　「Bei dem Lumineszenzdiodenchip 1 von Figur la ist auf einem SiC-Substrat 2 eine strahlungsemittierende Epitaxieschichtenfolge 3 aufgebracht. Diese weist beispielsweise eine n-leitend dotierte GaN-oder AlGaN-Epitaxieschicht 4 und eine p-leitend dotierte GaN-oder AlGaN-Epitaxieschicht 5 auf.
Ebenso kann beispielsweise eine auf GaN basierende Epitaxieschichtenfolge 3 mit einer Doppelheterostruktur, einer Einfach-Quantenwell (SQW)-Struktur oder einer Multi-Quantenwell (MQW)-Struktur mit einer bzw. mehreren undotierten Schicht (en) 19, beispielsweise aus InGaN oder InGaAlN, vorgeshen sein.
　
Das SiC-Substrat 2 ist elektrisch leitfahig und fur die von der Epitaxieschichtenfolge 3 ausgesandte Strahlung durchlassig.
　
Auf ihrer vom SiC-Substrat 2 abgewandten p-Seite 9 ist auf die Epitaxieschichtenfolge 3 im Wesentlichen ganzflachig eine reflektierende, bondfahige p-Kontaktschicht 6 aufgebracht.
Diese besteht beispielsweise im Wesentlichen aus Ag, aus einer PtAg-und/oder einer PdAg-Legierung.
　
……
　
An seiner von der Epitaxieschichtenfolge 3 abgewandten Hauptflache 10 ist das SiC-Substrat 2 mit einer Kontaktmetallisierung 7 versehen, die nur einen Teil dieser Hauptflache 10 bedeckt und als Bondpad zum Drahtbonden ausgebildet ist.
Die Kontaktmetallisierung 7 besteht beispielsweise aus einer auf das SiC-Substrat 2 aufgebrachten Ni-Schicht, gefolgt von einer Au-Schicht.
　
Der Chip 1 ist mittels Die-Bonden mit seiner p-Seite, das heisst mit der p-Kontaktschicht 6 auf eine Chipmontageflache 12 eines elektrischen Anschlussrahmens 11 (Leadframe) montiert. Die n-Kontaktmetallisierung 7 ist uber einen Bonddraht 17 mit einem Anschlussteil 18 des Anschlussrahmens 11 verbunden.
　
Die Lichtauskopplung aus dem Chip 1 erfolgt uber den freien Bereich der Hauptflache 10 des SiC-Substrats 2 und uber die Chipflanken 14.
　
Optional weist der 
Chip 1 ein nach dem Aufwachsen der Epitaxieschichtenfolge 3 gedunntes SiC-Substrat 2 auf 
　
＜訳文＞
　
　「図１ａの発光ダイオードチップ１の場合、ＳｉＣ基板２上には、光放出エピタクシー連続層３が積層されている。この光放出エピタクシー連続層は、例えばｎ型伝導性のドープされたＧａＮまたはＡｌＧａＮエピタクシー層４およびｐ型伝導性のドープされたＧａＮまたはＡｌＧａＮエピタクシー層５を有している。同様に、例えばＩｎＧａＮまたはＩｎＧａＡｌＮからなる１つまたは多数のドープされていない層１９を有する二重ヘテロ構造、単一量子井戸（ＳＱＷ）構造または多重量子井戸（ＭＱＷ）構造を有する、ＧａＮ系のエピタクシー連続層３が設けられていてもよい。
 　
ＳｉＣ基板２は、導電性であり、エピタクシー連続層３から放出される光に対して透過性である。
　
ＳｉＣ基板２から離反したｐ側９で、エピタクシー連続層３上には、本質的に全面にダイボンディングが可能な反射性のｐ型接触層６が形成されている。このｐ型接触層は、例えば本質的にＡｇ、ＰｔＡｇ合金および／またはＰｄＡｇ合金からなる。
　
……
　
エピタクシー連続層３から離反した主要面１０で、ＳｉＣ基板２には、接触金属部７が設けられており、この接触金属部は、前記主要面１０の一部分だけを覆い、線材を結合するための結合パッドとして構成されている。
接触金属部７は、例えばＳｉＣ基板２上に施こされたＮｉ層とそれに続くＡｕ層からなる。
　
チップ１は、ダイボンディングによりｐ側、即ちｐ型接触層６で電気接続フレーム１１（導体フレーム）のチップ取付け面１２上に取り付けられている。ｎ型接触金属化部７は、接続線１７により接続フレーム１１の接続部分１８と結合されている。
　
チップ１からの光出射は、ＳｉＣ基板２の主要面１０の自由領域および発光ダイオードチップの側面１４を介して行われる。
　
場合によっては、
チップ１は、エピタクシー連続層３の成長後に薄くされたＳｉＣ基板２を有している
　
ｃ　「Bei dem in den Figuren 3a bis 3c schematisch dargestellten Verfahrensablauf zum Herstellen eines Lumineszenzdiodenbauelements mit einem Lumineszenzdiodenchip 1 gemass Figur la wird zunachst die strahlungsemittierende Epitaxieschichtenfolge 3 auf das SiC-Substrat 2 aufgewachsen (Figur 3a). Nachfolgend wird auf die p-Seite 9 der Epitaxieschichtenfolge 3 ganzflachig die bondfahige p-Kontaktschicht 6 und auf einen Teilbereich der von der Epitaxieschichtenfolge 3 abgewandten Hauptflache 10 des Substrats 2 die n-Kontaktschicht 7 aufgebracht (Figur 3b). Diese Prozess-Schritte finden alle im sogenannten Waferverbund statt, wodurch eine Vielzahl von Chips gleichzeitig nebeneinander herstellbar sind.
　
Nach den oben beschriebenen Prozess-Schritten wird der Waferverbund in einzelne Chips 1 zertrennt
　
＜訳文＞
　
　「図３ａ〜３ｃに略示された、図１ａに示された発光ダイオードチップ１を有する発光ダイオードパッケージを製造するための処理過程の場合、最初に、光放出エピタクシー連続層３がＳｉＣ基板２上に成長する（図３ａ）。次に、エピタクシー連続層３のｐ側には、全面にダイボンディングが可能なｐ型接触層６が形成され、エピタクシー連続層３から離反した、基板２の主要面１０の部分領域上には、ｎ型接触層７が形成される（図３ｂ）。この処理工程は、全て所謂、ウェーハ複合体中で行なわれ、それによって多数のチップが同時に並列的に製造可能である。
　
上記の処理工程後、ウェーハ複合体は、個々のチップ１に分離される
　
ｄ　ＦＩＧ１ａ、ＦＩＧ３ａ、ＦＩＧ３ｂ及びＦＩＧ３ｂは次のものである。
　
　
（イ）原査定の拒絶の理由に引用された、本願優先日前に頒布された刊行物である特開２００１−１２７３４３号公報（以下「引用文献２」という。）には、以下の記載がある。
　
ａ　「【請求項１】  サブマウント素子と半導体発光素子とを重ね合わせて導通させた複合発光素子であって、
前記半導体発光素子は、ＧａＡｌＡｓを活性層とし、該活性層を挟んで、赤の光を透過する第１及び第２導電型半導体層を積層したダブルヘテロ構造で、第１導電型半導体層を上に向けてその上面を主光取り出し面とするとともに、下面には第１導電型半導体領域に接続する第１電極及び第２導電型半導体領域に接続する第２電極をそれぞれ備え、
前記サブマウント素子は、基板の上面に２つの電極を形成し、該２つの電極は前記半導体発光素子の第１及び第２電極に対向する配置とし、
更に、前記半導体発光素子及びサブマウント素子の対向する電極どうしをマイクロバンプにより接続したことを特徴とする複合発光素子。
……
【請求項５】  請求項１に記載の複合発光素子の製造方法であって、
第１導電型ＧａＡｓ基板上に、少なくとも前記第１導電型半導体層と、前記ＧａＡｌＡｓの活性層と、第２導電型半導体層を順次積層形成する第１の工程と、
前記第２導電型半導体領域の一部を除去して、前記第１導電型半導体領域の一部を露出させ、該露出部の上に第１の金属膜からなる前記第１電極を形成し、前記第２導電型半導体領域の上に第２の金属膜からなる前記第２電極を形成する第２の工程と、
前記半導体発光素子またはサブマウント素子の対向する電極上にマイクロバンプを形成する第３の工程と、
前記半導体発光素子とサブマウント素子の対向する電極間をマイクロバンプを介して電気的に接続する第４の工程と、
前記活性層から発光される光を吸収する前記第１導電型ＧａＡｓ基板を除去する第５の工程とを備えたことを特徴とする複合発光素子の製造方法
　
ｂ　「【００１２】また、従来の半導体発光素子５０の製造方法では、ＧａＡｓ基板除去後のウエハーの厚みは１２０μｍ程度と薄くなるために、電極を形成する工程やチップ化して砲弾型のランプやチップＬＥＤに組み立てる工程において、その薄さのためにウエハー割れやチップ割れが発生し、工程歩留まりを悪くする原因となっている。」
　
ｃ　「【００４６】また、本発明の製造方法であれば、
サブマウント素子に実装後に半導体発光素子のＧａＡｓ基板を除去するので、ＧａＡｓ基板除去後にウエハー厚が薄くなり、ウエハー割れや組み立て時にチップ割が発生し、歩留まりが悪くなるという従来構造の半導体発光素子の製造方法の問題点を解消することができる
　
イ　刊行物記載の発明
　
　上記ア（ア）によれば、引用文献１には、
　
　「ＧａＮ系の発光ダイオードチップ（１）を有する発光ダイオードパッケージの製造法において、
ａ）光放出エピタクシー連続層（３）を、エピタクシー連続層（３）から放出される光に対して透過性である基板（２）上に、エピタクシー連続層（３）のｎ側（８）が基板（２）に対向しかつエピタクシー連続層（３）のｐ側（９）が基板（２）から離反しているようにエピタクシャル成長させる工程、
ｂ）ｐ側（９）への透明な第１の層（１５）の形成および第１の層（１５）上への反射性の第２の層（１６）の形成によって、ダイボンディングが可能なｐ型接触層（６）をエピタクシー連続層（３）のｐ側（９）に全面に設ける工程、
ｃ）基板（２）を薄くする工程、
ｄ）ｎ型接触層（７）をエピタクシー連続層（３）から離反した、基板（２）の主要面（１０）の部分的領域上に設ける工程、
ｅ）個々の発光ダイオードチップ（１）に分離する工程、
ｆ）発光ダイオードチップ（１）を、ＬＥＤケーシングのチップ取付け面（１２）、ＬＥＤケーシング内の導体路または電気接続フレーム（１１）の上に、チップ取付け面に向かって、ダイボンディングが可能なｐ型接触層（６）を用いて取り付ける工程を有する発光ダイオードパッケージの製造法。」
　
の発明（以下「引用発明」という。）が記載されていると認められる。
　
ウ　対比
　
　本願補正発明と引用発明を対比する。
　
（ア）引用発明の「発光ダイオードパッケージの製造法」、「基板（２）」、「光放出エピタクシー連続層（３）」、「ＧａＮ系の発光ダイオードチップ（１）」、「ｐ型接触層（６）」、「ｎ型接触層（７）」、「ＬＥＤケーシング」及び「導体路または電気接続フレーム（１１）」は、それぞれ本願補正発明の「発光ダイオード・デバイスを製造する方法」、「成長基板」、「デバイス層スタック」、「デバイス・ダイ」、「電極」、「後方電極」、「マウント」及び「ボンディング・パッド」に相当し、引用発明の「『光放出エピタクシー連続層（３）』の各層」が本願補正発明の「エピタキシャル層」に相当し、引用発明の個々の発光ダイオードチップ（１）に分離する工程の前の「基板（２）」と「光放出エピタクシー連続層（３）」を併せたものが、本願補正発明の「エピタキシャル・ウェハ」に相当する。
　
（イ）引用発明の「ａ）光放出エピタクシー連続層（３）を、エピタクシー連続層（３）から放出される光に対して透過性である基板（２）上に、エピタクシー連続層（３）のｎ側（８）が基板（２）に対向しかつエピタクシー連続層（３）のｐ側（９）が基板（２）から離反しているようにエピタクシャル成長させる工程」、「ｂ）ｐ側（９）への透明な第１の層（１５）の形成および第１の層（１５）上への反射性の第２の層（１６）の形成によって、ダイボンディングが可能なｐ型接触層（６）をエピタクシー連続層（３）のｐ側（９）に全面に設ける工程」、「ｃ）基板（２）を薄くする工程」、「ｄ）ｎ型接触層（７）をエピタクシー連続層（３）から離反した、基板（２）の主要面（１０）の部分的領域上に設ける工程」、「ｅ）個々の発光ダイオードチップ（１）に分離する工程」及び「ｆ）発光ダイオードチップ（１）を、ＬＥＤケーシングのチップ取付け面（１２）、ＬＥＤケーシング内の導体路または電気接続フレーム（１１）の上に、チップ取付け面に向かって、ダイボンディングが可能なｐ型接触層（６）を用いて取り付ける工程」は、それぞれ本願補正発明の「エピタキシャル・ウェハを生成するために成長基板にエピタキシャル層を成長する段階」、「前記エピタキシャル・ウェハに複数の発光ダイオード・デバイスを製造する段階」、「成長基板の厚みを低減する段階であって、前記成長基板を薄くすることを含む段階」、「薄くした前記成長基板に後方電極を形成する段階」、「デバイス・ダイを生成するために前記エピタキシャル・ウェハをダイシングする段階」及び「『前記デバイス・ダイを、マウントに結合する段階であって、該マウントから成長基板が離れて配置されており、前記デバイス・ダイのデバイス層スタック上に形成される』『１つの電極を前記マウントの』『１つのボンディング・パッドに結合することによって前記デバイス・ダイを前記マウントに固定することを含む、段階』」に相当する。
　
　以上によれば、両者は、
　
　「発光ダイオード・デバイスを製造する方法であって、
　エピタキシャル・ウェハを生成するために成長基板にエピタキシャル層を成長する段階と、
　エピタキシャル・ウェハに複数の発光ダイオード・デバイスを製造する段階と、
　デバイス・ダイを生成するためにエピタキシャル・ウェハをダイシングする段階と、
　デバイス・ダイを、マウントに結合する段階であって、マウントから成長基板が離れて配置されており、デバイス・ダイのデバイス層スタック上に形成される１つの電極をマウントの１つのボンディング・パッドに結合することによってデバイス・ダイをマウントに固定することを含む、段階と、
を含む方法。」
　
で一致し、以下の点で相違するものと認められる。
　
ａ　本願補正発明では、エピタキシャル・ウェハをダイシングする段階、デバイス・ダイをマウントに結合する段階の後に、デバイス・ダイの成長基板の厚みを低減する段階を有し、その後に薄くした成長基板に後方電極を形成する段階を有するのに対し、引用発明では、成長基板の厚みを低減する段階の後に、薄くした成長基板に後方電極を形成する段階、エピタキシャル・ウェハをダイシングする段階、デバイス・ダイをマウントに結合する段階を有する点（以下「相違点１」という。）。
　
ｂ　本願補正発明では、後方電極が環状電極であるのに対し、引用発明では、後方電極の形状が特定されていない点（以下「相違点２」という。）。
　
エ　判断
　
（ア）相違点１について
　
　上記ア（イ）によれば、引用文献２には、「ＧａＡｓ基板」（本願補正発明の「成長基板」に相当。）除去後に「ウエハー」（本願補正発明の「エピタキシャル・ウェハ」に相当。）厚が薄くなり、ウエハー割れや組み立て時にチップ割が発生し、歩留まりが悪くなるという課題を解決するために、サブマウント素子に実装（本願補正発明の「デバイス・ダイをマウントに結合する段階」に相当。）後に半導体発光素子（本願補正発明の「デバイス・ダイ」に相当。）のＧａＡｓ基板を除去する技術が記載されていると認められる。
　そして、成長基板の厚みを低減する引用発明においても同様の課題を有することは当業者にとって自明であるから、引用発明において、引用文献２に記載の上記技術を適用して、成長基板の厚みを低減する段階を、デバイス・ダイをマウントに結合する段階の後にすること、すなわち相違点１に係る本願補正発明の構成とすることは当業者が容易になし得ることである。
　
（イ）相違点２について
　
　引用発明において後方電極の形状を如何にするかは、当業者が適宜定め得る設計的事項というべきところ、発光ダイオード・デバイスにおいて後方電極として環状電極を形成することは、例えば特開昭５９−１２４１７９号公報（第１頁左欄第１６行〜同頁右欄第４行、第１図及び第２図（ａ）を参照。）、特開昭６１−７０７７３号公報（第２頁左上欄末行〜同頁右上欄第１４行、同頁右下欄第１行〜第８行、第４図及び第５図を参照。）に記載のように周知の技術であることを踏まえると、引用発明において後方電極を環状電極とすること、すなわち相違点２に係る本願補正発明の構成とすることは当業者が適宜なし得ることである。
　
（ウ）本願補正発明の効果について
　
　本願補正発明によってもたらされる効果を全体としてみても、引用発明、引用文献２に記載の技術及び周知技術から当業者が当然に予測できる程度のものであって、格別顕著なものとはいえない。
　
（エ）回答書の主張について
　
　回答書において、請求人は、本件補正発明を限定し、デバイス・ダイの成長基板の厚さを減少する前に、マウントと結合型デバイス・ダイとの間にアンダーフィル材を成長する段階を追加する補正を提案しているが、引用文献２には、半導体発光素子をサブマウント素子に実装する際に「エポキシ樹脂」（「アンダーフィル材」に相当。）を間に充填して接合させる技術が記載されており（段落【００３２】を参照。）、上記（ア）における引用文献２に記載の技術と併せて、引用発明に適用することは当業者が容易になし得ることである。
　
オ　小括
　
　以上のとおり、本願補正発明は、引用文献１、２に記載の発明及び周知技術に基いて、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
（３）補正却下の決定のむすび
　
　よって、本件補正は、平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するものであって、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について　　
　
１　本願発明　
　
　本件補正は、上記のとおり却下されたので、本願の請求項に係る発明は、平成２４年２月３日に補正された特許請求の範囲の請求項１ないし７に記載された事項によって特定されるものと認められるところ、その請求項１に係る発明（以下「本願発明」という。）は、前記第２、２（１）において、本件補正前の請求項１として示したとおりのものである。　
　
２　判断　　
　
　本願発明の発明特定事項を全て含み、さらに限定を付したものが本願補正発明であるところ、本願補正発明が、前記第２、２（２）において検討したとおり、引用文献１、２に記載の発明及び周知技術に基いて、当業者が容易に発明をすることができたものであることに照らせば、本願発明が引用文献１、２に記載の発明及び周知技術に基いて、当業者が容易に発明をすることができたものであることは明らかである。
　
３　むすび
　
　以上のとおり、本願発明は、引用文献１、２に記載の発明及び周知技術に基いて、当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。