【事件の表示】
　特願２００８−１３５２８２「半導体装置の製造方法」拒絶査定不服審判事件〔平成２１年１２月　３日出願公開、特開２００９−２８３７５４、請求項の数（６）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成２０年５月２３日の出願であって、平成２５年３月１２日付けの拒絶査定に対し、同年５月３０日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、同年６月１９日付けで前置報告がなされた。
　その後、当審において、同年７月２４日付けで前記前置報告書の内容について、審判請求人の意見を求めるための審尋がなされ、同年９月２０日に回答書が提出され、同年１０月１８日付けで拒絶理由（以下「当審拒絶理由」という。）が通知され、同年１１月２９日に意見書及び手続補正書が提出されたものである。
　
第２　本願発明
　本願の請求項１〜６に係る発明（以下、本願の請求項１〜６に係る発明は、それぞれ「本願発明１」〜「本願発明６」という。）は、平成２５年１１月２９日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜６に記載されている事項により特定されるとおりのものであり、そのうちの本願発明１は、その請求項１に記載されている事項により特定される次のとおりのものである。
　
「【請求項１】
　主表面（１ａ）および当該主表面の反対面である裏面（１ｂ）を有し、単結晶炭化珪素からなる半導体基板（１）を備えた半導体装置の製造方法であって、
　前記半導体基板を用意し、当該半導体基板の裏面を研磨することで当該裏面に凹凸を形成する研磨工程と、
　前記研磨工程の後、前記半導体基板の裏面上にシリサイドを形成する金属薄膜（１１０）を形成する金属薄膜形成工程と、
　前記金属薄膜形成工程の後、前記金属薄膜にレーザ光（５０）を照射することで第１の電極（１１）を形成する電極形成工程と、を含み、
　前記電極形成工程では、固体レーザにて前記レーザ光（５０）を照射すると共に、前記レーザ光（５０）の波長を３５５ｎｍとし、前記レーザ光における光子エネルギー（ｅＶ）とレーザ出力（ｍＪ／ｃｍ2）の積が、１０００（ｅＶ・ｍＪ／ｃｍ2）以上かつ８０００ （ｅＶ・ｍＪ／ｃｍ2）以下となる範囲のレーザ出力として前記レーザ光の照射を前記金属薄膜にシリサイド層（１１１）が形成される時間行い、
　前記研磨工程では、前記半導体基板の裏面の粗度（Ｒａ）が１０ｎｍ以上かつ５００ｎｍ以下となるように前記裏面を研磨することを特徴とする炭化珪素半導体装置の製造方法。」
　
第３　平成２５年５月３０日に審判請求書とともに提出された手続補正書による補正後の請求項１に係る発明、及び当審拒絶理由の内容
１　平成２５年５月３０日に提出された手続補正書による補正後の請求項１に係る発明
　平成２５年５月３０日に提出された手続補正書による補正後の請求項１（同年１１月２９日に提出された手続補正書による補正前の請求項１）は、次のとおりである。
　
「【請求項１】
　主表面（１ａ）および当該主表面の反対面である裏面（１ｂ）を有し、単結晶炭化珪素からなる半導体基板（１）を備えた半導体装置の製造方法であって、
　前記半導体基板を用意し、当該半導体基板の裏面を研磨することで当該裏面に凹凸を形成する研磨工程と、
　前記研磨工程の後、前記半導体基板の裏面上にシリサイドを形成する金属薄膜（１１０）を形成する金属薄膜形成工程と、
　前記金属薄膜形成工程の後、前記金属薄膜にレーザ光（５０）を照射することで第１の電極（１１）を形成する電極形成工程と、を含み、
　前記電極形成工程では、固体レーザにて前記レーザ光（５０）を照射すると共に、前記レーザ光（５０）の波長を３５５ｎｍとし、前記レーザ光における光子エネルギー（ｅＶ）とレーザ出力（ｍＪ／ｃｍ2）の積が、１０００（ｅＶ・ｍＪ／ｃｍ2）以上かつ８０００ （ｅＶ・ｍＪ／ｃｍ2）以下となる範囲のレーザ出力として前記レーザ光の照射を前記第１の金属にシリサイド層（１１１）が形成される時間行うことを特徴とする炭化珪素半導体装置の製造方法。」
　
２　当審拒絶理由の内容
　当審拒絶理由の内容は、以下のとおりである。
「・理由１ 
 　本件出願は、特許請求の範囲の記載が下記の点で不備のため、特許法第３６条第６項第２号に規定する要件を満たしていない。 
 　 
 　　　　　　　　　　　　　　　記 
 　 
・請求項１〜７ 
・理由１ 
（１）請求項１には、「当該半導体基板の裏面を研磨することで当該裏面に凹凸を形成する研磨工程」と記載されているが、どのような工程であるのか外延が不明りょうである。
（２）請求項１の第１２〜１３行には、「前記第１の金属」と記載されているが、「第１の金属」の用語はその前に記載されておらず、不明りょうである。 
　よって、請求項１〜７に係る発明は明確でない。」
　
第４　本願発明１〜本願発明６についての判断
１　当審拒絶理由で指摘した事項についての判断
（１）上記「理由１の（１）」で指摘した事項について、本願発明１は、「前記研磨工程では、前記半導体基板の裏面の粗度（Ｒａ）が１０ｎｍ以上かつ５００ｎｍ以下となるように前記裏面を研磨する」ことを発明特定事項とするので、請求項１に記載された「当該半導体基板の裏面を研磨することで当該裏面に凹凸を形成する研磨工程」は明確である。
（２）上記「理由１の（２）」で指摘した事項について、当該補正前の請求項１に記載されていた「前記第１の金属」との誤記は、「前記金属薄膜」と補正され、上記拒絶の理由１の（２）は解消された。
　よって、本願発明１〜本願発明６は明確となり、当審拒絶理由で指摘した拒絶の理由は、解消された。
　
２　前置報告書における特許法第２９条第２項に関する報告についての検討
（１）前置報告書で提示された引用例
ア　国際公開第２００７／０３５３３３号（原査定で引用された第１引用例）
イ　特開２００６−４１２４８号公報（原査定で引用された第２引用例）
ウ　特開平７−３０２７６９号公報（原査定で引用された第３引用例）
エ　特開２００２−２３１６２８号公報（前置報告書で追加して提示された引用例）
　
（２）引用例の記載と引用発明
ア　引用例１の記載
　原査定の拒絶の理由で引用された、本願の出願前に外国において頒布された刊行物である国際公開第２００７／０３５３３３号（以下「引用例１」という。）には、「METHODS OF PROCESSING SEMICONDUCTOR WAFERS HAVING SILICON CARBIDE POWER DEVICES THEREON」（Title）に関して、FIGS.1A-1F〜FIG.4とともに、以下の事項が記載されている（下線は当審で付加した。以下同じ。）。
　
（ア）「FIELD OF THE INVENTION
[0002]  This invention relates to microelectronic devices, and more particularly, to the fabrication of silicon carbide power devices.」
（「発明の技術分野
【０００２】本発明は、マイクロエレクトロニクスデバイスに関し、より具体的には、炭化ケイ素パワーデバイスの作製に関する。」）（合議体にて翻訳。以下同じ。）
　
（イ）「[0035]  As described herein in greater detail, embodiments according to the invention can provide 
methods of processing semiconductor wafers of semiconductor devices by
reducing a thickness of a silicon carbide wafer having silicon carbide semiconductor devices formed thereon by processing the wafer from a backside thereof
  [0036]  As shown in Figure 1A, 
a wafer (i.e., a substrate) 100
A plurality of semiconductor devices 110 are formed on or at a front side 102 of the wafer 100 that is opposite a backside 103 of the wafer 100
the plurality of semiconductor devices 110 can be silicon carbide power semiconductor devices
 [0037]  In some embodiments according to the invention, the wafer and/or associated epitaxial layers include silicon carbide of the 4H, 6H, 15R or 3C polytypes, …（略）…
 [0040]  As shown in Figure 1B, in some embodiments according to the invention, a wafer 100 (including the plurality of semiconductor devices 110) and a carrier substrate 105 are coupled together via an adhesive layer 120 in contact with the plurality of semiconductor devices 110 so that the assembly can be processed by, for example, mounting the carrier substrate 105 in a grinder (not shown) so that the backside 103 of the wafer 100 can be accessed. …（略）…
 [0041]  Referring to the embodiments of Figure 1C, in some embodiments according to the invention, 
the backside 103 of the wafer 100 is processed to reduce the wafer 100 to a thickness t2, which is less than t1 , to form a thinned wafer 100'
 [0042]  
In some embodiments
the thickness of the wafer 100 is reduced using a grinder, such as an in-feed or creep feed grinder
In other embodiments
the thickness of the wafer 100 is reduced using lapping, chemical or reactive ion etching or combinations of these approaches with or without grinding
In still other embodiments
etching may be used to treat the backside of the thinned wafer to reduce damage to the wafer that may result from the thinning operation
 [0043]  In some embodiments according to the invention, the wafer 100 is thinned to a thickness of less than about 150 microns. In other embodiments according to the invention, the wafer 100 is thinned to a thickness of less than about 120 microns. In further embodiments according to the invention, the wafer 100 is thinned to a thickness of from about 80 microns to about 100 microns or less. In some embodiments according to the invention, the wafer 100 is thinned using an in-feed grinder or a creep-feed grinder.
 [0044]  Once the backside 103 has been processed to sufficiently thin the wafer 100 (resulting in the formation of a thinned wafer 100'), the carrier substrate 105 can be removed from the assembly by, for example, heating the adhesive layer 120 so that the thinned wafer 100' and the plurality of semiconductor devices 110 thereon may be removed as shown in Figure 1D. In other embodiments according to the invention, the carrier substrate 105 can be removed from the assembly using an appropriate solvent and/or by exposing the structure to ultraviolet light. For example, the adhesive layer 120 may be dissolved and/or melted to separate the carrier substrate 105 from the wafer 100'.
 [0045]  Referring to the embodiments of Figure 1E, 
ohmic contacts 107 can be formed on the backside 103 of the wafer 100' using, for example, localized annealing
the ohmic contacts can be formed on the thinned wafer 100'
 [0046]  
To form the ohmic contacts 107, a metal layer is formed on a back side of the SiC substrate 100' opposite the semiconductor devices 110
 [0047]  
The metal layer is then annealed using a localized annealing technique, such as laser annealing
In laser annealing, the laser light used to anneal the metal-SiC ohmic contacts
can be a laser light having a wavelength and intensity sufficient to form the metal-silicide material at the interface of the metal layer and the thinned SiC substrate 100'
…（略）…
 [0049]  Referring to the embodiments of Figure 1F, the plurality of semiconductor devices 110 may be separated from one another by, for example, breaking the thinned wafer 100' and/or partially or completely cutting through the entire wafer 100 with a dicing saw.…（略）…」
（「【００３５】　本明細書の中でより詳細に説明されるとおり、本発明に基づく実施形態は、例えば
炭化ケイ素半導体デバイスがその上に形成された炭化ケイ素ウェハの厚さを、裏面からウェハを処理することによって薄くすることにより、半導体デバイスの半導体ウェハを処理する方法
【００３６】　図１Ａに示されているように、
ウェハ（すなわち基板）１００
ウェハ１００の裏面１０３とは反対側のウェハ１００の前面１０２には、複数の半導体デバイス１１０が形成されている
これらの複数の半導体デバイス１１０は
炭化ケイ素パワー半導体デバイスとすることができる
【００３７】　本発明に基づくいくつかの実施形態では、ウェハおよび／または関連するエピタキシャル層は、４Ｈ、６Ｈ、１５Ｒまたは３Ｃポリタイプ炭化ケイ素を含み、…（略）…
【００４０】　図１Ｂに示されているように、本発明に基づくいくつかの実施形態では、（複数の半導体デバイス１１０を備える）ウェハ１００とキャリア基板１０５とが、複数の半導体デバイス１１０に接触させた接着層１２０を介して、一体に結合され、その結果、例えば、ウェハ１００の裏面１０３にアクセスすることができるようにキャリア基板１０５を研削盤（ｇｒｉｎｄｅｒ）（図示せず）に取り付けることによって、このウェハ１００とキャリア基板１０５の組立品を処理することができる。…（略）…
【００４１】　図１Ｃの実施形態を参照すると、本発明に基づくいくつかの実施形態では、
薄くされたウェハ１００’を形成するために、ウェハ１００がｔ１よりも薄い厚さｔ２まで薄くなるように、ウェハ１００の裏面１０３が処理される
【００４２】　本発明に基づく
いくつかの実施形態では、インフィード研削盤、クリープフィード研削盤などの研削盤を使用して、ウェハ１００の厚さが低減される
他の実施形態では、研削に加えて、または研削の代わりに、ラッピング、化学エッチングまたは反応性イオンエッチング、あるいはこれらの方法の組合せを使用して、ウェハ１００の厚さが低減される
他の実施形態では、薄くする操作によって生じる可能性があるウェハの損傷を低減させるために、エッチングを使用して、薄くされたウェハの裏面を処理することができる
【００４３】　本発明に基づくいくつかの実施形態では、ウェハ１００が、厚さ約１５０ミクロン未満まで薄くされる。本発明に基づく他の実施形態では、ウェハ１００が、厚さ約１２０ミクロン未満まで薄くされる。本発明に基づく他の実施形態では、ウェハ１００が、厚さ約８０ミクロンないし約１００ミクロン、あるいはそれよりも薄い厚さまで薄くされる。本発明に基づくいくつかの実施形態では、ウェハ１００が、インフィード研削盤またはクリープフィード研削盤を使用して薄くされる。
【００４４】　裏面１０３を処理して、ウェハ１００を十分に薄くした（薄くされたウェハ１００’を形成した）後、例えば接着層１２０を加熱することによって、ウェハ１００’とキャリア基板１０５の組立品から、キャリア基板１０５を除去することができ、その結果、図１Ｄに示されているように、薄くされたウェハ１００’およびその上の複数の半導体デバイス１１０を取り外すことができる。本発明に基づく他の実施形態では、適当な溶剤を使用することによって、および／またはこの構造に紫外光を当てることによって、この組立品からキャリア基板１０５を除去することができる。例えば、接着層１２０を溶解し、かつ／または融解して、キャリア基板１０５をウェハ１００’から分離することができる。
【００４５】　図１Ｅの実施形態を参照すると、…（略）…に論じられている、
例えば、局所アニールを使用して、ウェハ１００’の裏面１０３にオーミックコンタクト１０７を形成することができる
オーミックコンタクトを薄くされたウェハ１００’上に形成することができる
【００４６】　
オーミックコンタクト１０７を形成するため、半導体デバイス１１０とは反対側のＳｉＣ基板１００’の裏面に、金属層が形成される
白金、チタンまたはニッケルの層を形成する
【００４７】　
次いで、レーザアニールなどの局所アニール技法を使用して、この金属層がアニールされる
レーザアニールでは
金属−ＳｉＣオーミックコンタクトをアニールするために使用されるレーザ光を、金属層と薄くされたＳｉＣ基板１００’との間の界面に金属シリサイド材料を形成する波長および十分な強度を有するレーザ光とすることができる
…（略）…
【００４９】　図１Ｆの実施形態を参照すると、例えば、薄くされたウェハ１００’を分割し、かつ／またはダイシングソーを用いてウェハ１００を部分的にまたは完全に切断することによって、複数の半導体デバイス１１０を互いから分離することができる。…（略）…」）
　
イ　引用発明
　FIG.1A-1Fを参酌して上記「ア　引用例１」の（ア）、（イ）の記載をまとめると、引用例１には、次の発明（以下「引用発明」という。）が記載されているものと認められる。
　
「半導体デバイスの製造方法であって、
　ウェハ１００の裏面１０３とは反対側のウェハ１００の前面１０２には、複数の半導体デバイス１１０が形成されている炭化ケイ素ウェハ１００を用意し、ウェハ１００はすなわち基板１００であり、
　薄くされたウェハ１００’を形成するために、ウェハ１００がｔ１よりも薄い厚さｔ２まで薄くなるように、ウェハ１００の裏面１０３が処理され、当該ウェハ１００の厚さの低減は、インフィード研削盤、クリープフィード研削盤などの研削盤を使用して、あるいは、研削に加えて、または研削の代わりに、ラッピング、化学エッチングまたは反応性イオンエッチング、あるいはこれらの方法の組合せを使用して行われ、
　薄くされたウェハ１００’上にオーミックコンタクト１０７を形成するため、半導体デバイス１１０とは反対側のウェハ１００’の裏面に、白金、チタンまたはニッケルの層からなる金属層を形成し、
　次いで、金属−ＳｉＣオーミックコンタクトをアニールするために使用されるレーザ光を、金属層と薄くされたウェハ１００’との間の界面に金属シリサイド材料を形成する波長および十分な強度を有するレーザ光とするレーザアニールにより、金属層をアニールし、
　例えば、６Ｈ　ＳｉＣを基板として使用する場合は、波長約２４８ナノメートルから約３０８ナノメートルのレーザ光を、１平方センチメートルあたり約２．８ジュールのエネルギーで、約３０ナノ秒の持続時間を有する単一のパルスとして衝突させることによって、レーザアニールを実施することができ、ＳｉＣ基板が例えば４Ｈ　ＳｉＣである場合は、レーザ光が、約２４８ナノメートルから約３０８ナノメートルの波長、および１平方センチメートルあたり約４．２ジュールのエネルギーを有することができ、それぞれ約３０ナノ秒の持続時間を有する約５個のパルスとして与えることができ、ＳｉＣ基板のバンドギャップよりも大きい光子エネルギーを含む光の吸収によって金属層とＳｉＣ基板との間の界面位置にアニールを提供するために、他の波長およびエネルギーを使用することができる、炭化ケイ素半導体デバイスの製造方法。」
　
ウ　引用例２の記載
　原査定の拒絶の理由で引用された、本願の出願前に日本国内において頒布された刊行物である特開２００６−４１２４８号公報（以下「引用例２」という。）には、「半導体装置および半導体装置の製造方法」（発明の名称）に関して、図１〜図１１とともに、以下の事項が記載されている。
　
（ア）「【背景技術】
　【０００２】
　炭化珪素（以下「ＳｉＣ」と称する）は広いバンドギャップ及び高い最大電界強度を持つため、シリコン半導体に対してシリーズ抵抗分を下げられる特色を持つ。…（略）…
　【０００３】
　ＳｉＣのオーミック電極について低抵抗化を図るための技術としては、…（略）…
　また、
現状では、ＳｉＣ基板に電極を形成する場合、先ずＳｉＣ基板の裏面にＮｉ（ニッケル）などの金属を蒸着し、その後１０００℃で焼鈍してオーミック接触を形成している
　　【特許文献１】特開２０００−１０１０９９号公報
　　【特許文献２】特開２０００−３４０５２０号公報
【発明の開示】
【発明が解決しようとする課題】
　【０００４】
　しかしながら、
上記Ｎｉを蒸着し焼鈍する方法では、ＳｉＣ基板の表面側のプロセスがＮｉなどによって汚染される
上記ＳｉＣに対してＮｉを蒸着して加熱する方法では
上記加熱後に黒鉛の微粉末が未反応ＮｉとＮｉ−Ｓｉ化合物層との間に層状に生じる
　
（イ）「【発明の効果】
【００１６】
　本発明によれば、研磨法又はレーザー照射などによりＳｉＣ基板の露出面を荒らし、その荒れた面（凸凹した面）に電極を形成するので、ＳｉＣ基板に対して低抵抗な良好なオーミック接触を、簡便な工程で、得ることができる。」
　
（ウ）「【発明を実施するための最良の形態】
【００１７】
　以下、図面を参照して、本発明を実施するための最良の形態について説明する。
（第１実施形態）
　図１及び図２は、本発明の第１実施形態に係る半導体装置の製造方法を示す模式断面図である。本実施形態では、一例として、ショットキーダイオード（ＳＢＤ）の製造方法を挙げて説明する。すなわち、本実施形態では、ショットキーダイオードの裏面電極を本発明に係る製造方法で製造することを特徴とする。先ず、本実施形成の製造方法によって製造された半導体装置１０の構成について述べる。
【００１８】
　図２（ｂ）は、本製造方法によって製造された半導体装置１０、すなわちショットキーダイオードを示している。
…（略）…
【００２２】
　これらのｎ−型ＳｉＣ層２、ｐ型ＳｉＣ層５、ショットキー電極６、引出し電極７及び絶縁物８は、ｎ＋型ＳｉＣ層１の表面上に形成されたデバイス（ショットキーダイオード）をなしている。電極９は、ｎ＋型ＳｉＣ層１の裏面、すなわち凸凹Ｇが設けられている面に形成されている。次に、本実施形態の製造方法について説明する。
【００２３】
　本製造方法の概要としては、先ず図１（ａ），（ｂ）に示すように、ｎ＋型ＳｉＣ層１の表面側にデバイスを形成する。次いで、図１（ｃ），図２（ａ）に示すように、ｎ＋型ＳｉＣ層１の裏面を凸凹Ｇに荒らす工程を行う。次いで、図２（ｂ）に示すように、
凸凹Ｇに荒らされたｎ
＋
型ＳｉＣ層１の裏面に電極９を形成する工程を行い
凸凹Ｇに荒らす工程では、研磨処理又はレーザー照射を用いる
…（略）…
【００２６】
　次いで、図１（ｃ）に示すように、ｎ＋型ＳｉＣ層１の裏面について、研磨処理又はレーザー照射Ｌを施す。
この研磨処理又はレーザー照射Ｌにより、
ｎ
＋
型ＳｉＣ層１の裏面が凸凹Ｇに荒らされる
【００２７】
　研磨処理の代わりに、ｎ＋型ＳｉＣ層１の裏面にレーザー照射Ｌを行うことで、凸凹Ｇを形成してもよい。すなわち、ｎ＋型ＳｉＣ層１の裏面にレーザー照射Ｌを行うことで、ｎ＋型ＳｉＣ層１の裏面を加熱してその裏面の物質の一部を蒸発させ、これにより凸凹Ｇを形成する。レーザー照射Ｌでは、例えばエキシマレーザーなどを用いてもよく、その他のレーザーを用いてもよい。
【００２８】
　このレーザー照射Ｌは、レーザー光の強度及び照射領域などを簡便に且つ高精度に制御できる。そこで、ｎ＋型ＳｉＣ層１の裏面の一部領域のみにレーザー照射Ｌを行い、その一部領域のみに凸凹Ｇを形成してもよい。そして、その凸凹Ｇが形成された一部領域のみに電極９を形成してもよく、凸凹Ｇが形成されていない領域を含むｎ＋型ＳｉＣ層１の裏面全体に電極９を形成してもよい。
【００２９】
　また、
レーザー照射Ｌ以外の方法で、ｎ
＋
型ＳｉＣ層１の裏面を加熱してその裏面の物質の一部を蒸発させ、これにより凸凹Ｇを形成してもよい
【００３０】
　次いで、図２（ｂ）に示すように、ｎ＋型ＳｉＣ層１における
凸凹Ｇに荒らされた裏面に、電極９を形成する
電極９の形成は、例えばＴｉやＮｉなどの金属をｎ
＋
型ＳｉＣ層１の裏面の凸凹Ｇに蒸着させることだけでもよい
【００３１】
　これらにより、本実施形態によれば、サンドブラストなどの
研磨処理又はレーザー照射などによって
荒らされて凸凹Ｇとなった裏面に電極９を形成するので、蒸着のみによる電極９の形成でも、ｎ
＋
型ＳｉＣ層１に対して低抵抗な良好なオーミック接触を得ることができる
　
エ　引用例３の記載
　原査定の拒絶の理由で引用された、本願の出願前に日本国内において頒布された刊行物である特開平７−３０２７６９号公報（以下「引用例３」という。）には、「半導体装置の製造方法」（発明の名称）に関して、図１〜図５とともに、以下の事項が記載されている。
　
（ア）「【０００１】
【産業上の利用分野】
 半導体ウエハの大口径化に伴い半導体ウエハは割れ易くなるので半導体ウエハの厚みは増加する傾向があるが、それに伴い、
半導体チップを薄く加工する必要が生じてい
　
（イ）「【００１１】
【実施例】図１は、本発明によって製造した電界効果トランジスタの一実施例である。まず始めに厚み５００〜５５０μｍ、比抵抗０．０２Ωのシリコン基板にｎ型エピタキシャル層を形成し、その表面に不純物を拡散し、ソース電極、ゲート電極、酸化膜、ソース拡散領域、チャネル領域、を形成した。
【００１２】次に
シリコン基板裏から砥石をあててシリコン基板を厚さ３５０μｍまで研削した
【００１３】電極はチタンだけでも形成可能だがはんだの拡散のことを考慮するとチタン−ニッケル−銀やチタン−モネル−銀などにしたほうが望ましい。次に、それぞれの基板に縦に電圧を印加したときの電圧電流特性から電極の比接触抵抗を計算した。ところで、このとき用いる砥石の粒度はオーミック性電極ができるかどうかに大きく影響する。図３は表面仕上げと比接触抵抗の関係を示した図であり、異なる粒度の砥石により（グラインド仕上げ　粒度4 μm 、粒度8 μm 粒度21μm）、及び鏡面仕上げ、ラップ仕上げ の砥石によりそれぞれ研削した。ここでラップ仕上げのものは従来の方法である。
【００１４】その後このシリコン基板の電圧−電流特性から、電極の比接触抵抗を計算した。この結果、鏡面仕上げでは空乏層に遮断され逆方向電流（半導体から金属へ向かう電流）はほとんどないためオーミック電極は取れず、また
砥石の粒度は少なくとも５ μm以上でないとオーミック性電極が取れないことが分かった
（５）
くなるためである。従って、研削砥石粒度が小さすぎては良好なオーミック性電極が取れない。」
　
（ウ）「【００１７】
【発明の効果】本発明により、高価な材料を使用する事なく
研摩のような手間のかかる方法によらず容易にオーム性電極を形成することができることによりシリコン基板を薄く加工できるようにして半導体装置の小型化にも貢献し産業上利用可能性大なるものである
　
オ　引用例４の記載
　審尋に記載された前置報告書の内容において提示された、本願の出願前に日本国内において頒布された刊行物である特開２００２−２３１６２８号公報（以下「引用例４」という。）には、「半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置」（発明の名称）に関して、以下の事項が記載されている。
　
（ア）「【０００１】
【発明の属する技術分野】本発明は、基体上に多結晶シリコンなどの多結晶性半導体薄膜をレーザーアニールで形成する方法及びその装置、その多結晶性半導体薄膜を基体上に有する半導体装置の製造方法及びその装置、並びに電気光学装置に関するものである。」
　
（イ）「【０１２１】＜トップゲート型ＣＭＯＳＴＦＴの製造＞次に、本実施の形態による光高調波変調ＵＶレーザーアニールを用いたトップゲート型ＣＭＯＳＴＦＴの製造例を示す。
【０１２２】まず、図１の（１）に示すように、…（略）…
【０１３１】この場合、図５及び図６に示した装置を用い、上記の触媒ＣＶＤにより下記の条件で低級結晶性半導体薄膜としての例えば錫又はニッケルドープの低級結晶性シリコンを気相成長させる。…（略）…
【０１３７】次いで、図１の（３）に示すように、本発明のレーザーアニールを行なう。例えば、大気圧窒素ガス中で、Ｎｄ：ＹＡＧ（１０６４ｎｍ）を非線形光学結晶で１／３光高調波変調した
波長３５５ｎｍのＵＶレーザービーム２１０を
照射し、アモルファスシリコン又は微結晶シリコン膜７Ａを溶融又は半溶融状態とし、徐冷却により、触媒元素の除かれた大粒径で高結晶化率の多結晶性シリコン膜７を５０ｎｍ厚に形成する
…（略）…
【０１４６】次いで、図３の（６）に示すように、触媒ＣＶＤ等によりゲート絶縁膜の酸化シリコン膜８を５０ｎｍ厚に形成した後、
ゲート電極材料としてのリンドープド多結晶シリコン膜１５
…（略）…
【０１５７】次いで、各コンタクトホールを含む全面に
１％Ｓｉ入りアルミニウムなどの電極材料を
堆積し、これをパターニングして、ｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴのそれぞれのソース又はドレイン電極２９（Ｓ又はＤ）とゲート取出し電極又は配線３０（Ｇ）を形成
　
（ウ）「【０１８７】（ｆ）紫外線領域を満足する光源には、Ｈｅ−Ｃｄ（ヘリウム−カドミウム）レーザー、Ａｒ（アルゴン）レーザー、エキシマレーザー…（略）…例えば
Ｎｄ：ＹＡＧ等の半導体励起固体レーザーを非線形光学結晶で光高調波変調して発生した３５５ｎｍレーザービームを用いたアニール装置は
はるかに安価であるため、大幅なコストダウンができる
　
（３）対比
　本願発明１と引用発明とを対比する。
　
ア　引用発明の「炭化ケイ素半導体デバイス」、「前面」は、それぞれ本願発明１の「炭化珪素半導体装置」、「主表面」に相当する。
　
イ　引用発明において、「炭化ケイ素ウェハ１００」は、「ウェハ１００の裏面１０３とは反対側のウェハ１００の前面１０２には、複数の半導体デバイス１１０が形成されている」ものであり、かつ、「ウェハ１００はすなわち基板１００であ」るから、本願発明１の「主表面（１ａ）および当該主表面の反対面である裏面（１ｂ）を有し、単結晶炭化珪素からなる半導体基板（１）」と、引用発明の「炭化ケイ素ウェハ１００」とは、「主表面（１ａ）および当該主表面の反対面である裏面（１ｂ）を有し、炭化珪素からなる半導体基板」の点で一致する。
　
ウ　本願発明１では、「当該半導体基板の裏面を研磨することで当該裏面に凹凸を形成する研磨工程」を含み、「半導体基板」を「研磨する」ことは、「半導体基板」を「処理する」ことであり、引用発明は、「薄くされたウェハ１００’を形成するために、ウェハ１００がｔ１よりも薄い厚さｔ２まで薄くなるように、ウェハ１００の裏面１０３が処理され」るものであるから、本願発明１と引用発明とは、「半導体基板の裏面を処理する処理工程」を含むものである点で一致する。
　
エ　引用発明は、「薄くされたウェハ１００’上にオーミックコンタクト１０７を形成するため、半導体デバイス１１０とは反対側のウェハ１００’の裏面に、白金、チタンまたはニッケルの層からなる金属層を形成」するものであり、「白金、チタンまたはニッケル」は「シリサイドを形成する金属」であるから、引用発明の「白金、チタン又はニッケルの層からなる金属層」は、本願発明１の「シリサイドを形成する金属薄膜」に対応する。
　したがって、本願発明１と引用発明とは、「前記処理工程の後、前記半導体基板の裏面上にシリサイドを形成する金属薄膜（１１０）を形成する金属薄膜形成工程」を含むものである点で一致する。
　
オ　引用発明では、「次いで、金属−ＳｉＣオーミックコンタクトをアニールするために使用されるレーザ光を、金属層と薄くされたウェハ１００’との間の界面に金属シリサイド材料を形成する波長および十分な強度を有するレーザ光とするレーザアニールにより、金属層をアニール」するものであり、当該「アニール」は、「金属−ＳｉＣオーミックコンタクトをアニールするために使用されるレーザ光」を使用する「レーザアニール」であるので、技術常識を勘案すると、引用発明の当該「金属層をアニール」する工程は、「金属層にレーザ光を照射することで電極を形成する」工程であることは明らかである。
　したがって、本願発明１と引用発明とは、「前記金属薄膜形成工程の後、前記金属薄膜にレーザ光（５０）を照射することで第１の電極（１１）を形成する電極形成工程と、を含」むものに相当する。
　
カ　引用発明では、「半導体デバイス１１０とは反対側のウェハ１００’の裏面に、白金、チタンまたはニッケルの層からなる金属層を形成し、　次いで、金属−ＳｉＣオーミックコンタクトをアニールするために使用されるレーザ光を、金属層と薄くされたウェハ１００’との間の界面に金属シリサイド材料を形成する波長および十分な強度を有するレーザ光とするレーザアニールにより、金属層をアニール」するものであるから、本願発明１と引用発明とは、「『前記電極形成工程では』、『前記レーザ光の照射を前記金属薄膜にシリサイド層（１１１）が形成される時間行』」うものである点で一致する。
　
キ　以上をまとめると、本願発明１と引用発明との一致点及び相違点は次のとおりである。
　
＜一致点＞ 
「主表面（１ａ）および当該主表面の反対面である裏面（１ｂ）を有し、炭化珪素からなる半導体基板（１）を備えた半導体装置の製造方法であって、
　前記半導体基板を用意し、当該半導体基板の裏面を処理する処理工程と、
　前記処理工程の後、前記半導体基板の裏面上にシリサイドを形成する金属薄膜（１１０）を形成する金属薄膜形成工程と、
　前記金属薄膜形成工程の後、前記金属薄膜にレーザ光（５０）を照射することで第１の電極（１１）を形成する電極形成工程と、を含み、
　前記電極形成工程では、前記レーザ光の照射を前記金属薄膜にシリサイド層（１１１）が形成される時間行う炭化珪素半導体装置の製造方法。」
　
＜相違点１＞
　「炭化珪素からなる半導体基板」が、本願発明１では「単結晶炭化珪素からなる半導体基板」であるのに対し、引用発明では、「炭化ケイ素ウェハ１００」及び「薄くされたウェハ１００’」は「『単結晶』炭化珪素」からなることは特定されていない点。
　
＜相違点２＞
　半導体基板の裏面を処理する処理工程について、本願発明１では、「当該半導体基板の裏面を研磨することで当該裏面に凹凸を形成する研磨工程」であって、「前記研磨工程では、前記半導体基板の裏面の粗度（Ｒａ）が１０ｎｍ以上かつ５００ｎｍ以下となるように前記裏面を研磨する」ものであるが、引用発明では、「薄くされたウェハ１００’を形成するために、ウェハ１００がｔ１よりも薄い厚さｔ２まで薄くなるように、ウェハ１００の裏面１０３が処理され、当該ウェハ１００の厚さの低減は、インフィード研削盤、クリープフィード研削盤などの研削盤を使用して、あるいは、研削に加えて、または研削の代わりに、ラッピング、化学エッチングまたは反応性イオンエッチング、あるいはこれらの方法の組合せを使用して行われ」るものの、「研磨することで当該裏面に凹凸を形成する研磨工程」であって、「前記研磨工程では、前記半導体基板の裏面の粗度（Ｒａ）が１０ｎｍ以上かつ５００ｎｍ以下となるように前記裏面を研磨する」研磨工程を含むことは特定されていない点。
　
＜相違点３＞
　電極形成工程で、「前記金属薄膜にシリサイド層（１１１）が形成される時間行」う、「前記レーザ光（５０）の照射」について、本願発明１では、「固体レーザにて前記レーザ光（５０）を照射すると共に、前記レーザ光（５０）の波長を３５５ｎｍとし、前記レーザ光における光子エネルギー（ｅＶ）とレーザ出力（ｍＪ／ｃｍ2）の積が、１０００（ｅＶ・ｍＪ／ｃｍ2）以上かつ８０００ （ｅＶ・ｍＪ／ｃｍ2）以下となる範囲のレーザ出力として」行うものであるが、引用発明では、そのような特定はなされていない点。
　
（４）判断
ア　本願発明１についての判断
　相違点１〜３について検討する。
　先ず、相違点２について検討する。
　
（ア）相違点２について
ａ　引用発明における「ウェハ１００の裏面１０３」の処理は、「薄くされたウェハ１００’を形成するために」、なされるものであり、「当該ウェハ１００の厚さの低減は、インフィード研削盤、クリープフィード研削盤などの研削盤を使用して、あるいは、研削に加えて、または研削の代わりに、ラッピング、化学エッチングまたは反応性イオンエッチング、あるいはこれらの方法の組合せを使用して行われ」るものである。
　また、引用発明は、「オーミックコンタクト１０７を形成するため、半導体デバイス１１０とは反対側のウェハ１００’の裏面に、白金、チタンまたはニッケルの層からなる金属層を形成し、　次いで、金属−ＳｉＣオーミックコンタクトをアニールするために使用されるレーザ光を、金属層と薄くされたウェハ１００’との間の界面に金属シリサイド材料を形成する波長および十分な強度を有するレーザ光とするレーザアニールにより、金属層をアニール」するものである。
　
ｂ　他方、引用例２に開示された裏面電極の製造方法は、「凸凹Ｇに荒らされたｎ＋型ＳｉＣ層１の裏面に電極９を形成する工程を行い、…（略）…凸凹Ｇに荒らす工程では、研磨処理又はレーザー照射を用いる。」（段落【００２３】）、「この研磨処理又はレーザー照射Ｌにより、…（略）…図２（ａ）に示すようにｎ＋型ＳｉＣ層１の裏面が凸凹Ｇに荒らされる。」（段落【００２６】）、「レーザー照射Ｌ以外の方法で、ｎ＋型ＳｉＣ層１の裏面を加熱してその裏面の物質の一部を蒸発させ、これにより凸凹Ｇを形成してもよい。」（段落【００２９】）である。
　
ｃ　引用発明における「ウェハ１００の裏面１０３」の処理は、「インフィード研削盤、クリープフィード研削盤などの研削盤を使用して、あるいは、研削に加えて、または研削の代わりに、ラッピング、化学エッチングまたは反応性イオンエッチング、あるいはこれらの方法の組合せを使用して行われ」るものであるから、結果として、凹凸が生じることも否定し得ないが、当該処理の目的は、基板を薄くするためのものであり、基板裏面に「凹凸を形成する」という目的及び技術思想は記載も示唆もされておらず、また、引用例１には、具体的に、意図して「当該裏面に凹凸を形成する」という構成自体も開示されていない。
　さらに、上記（２）の「ア　引用例１の記載」の（イ）で摘記した段落【００４７】の記載を参照するととともに、上記「ａ」における検討を踏まえると、引用発明においては、局所アニール技法である、「レーザアニールにより、金属層をアニールし」、「金属シリサイド材料を形成する」ことによりオーミックコンタクトを得ているものである。
　
ｄ　他方、引用例２には、「凸凹Ｇに荒らされた裏面に電極を形成する」という技術思想が開示されており、段落【００２３】〜【００２９】を参照すると、「荒らす工程」は、研磨処理、レーザー照射、またはレーザー照射以外の加熱などの方法で凸凹に荒らしてもよい旨が開示されている。
　ところで、引用例２の段落【００３０】に記載の電極９の形成に用いる金属として例示の「ＴｉやＮｉ」は、「シリサイドを形成する金属」であるものの、引用例２には、【背景技術】の欄に、「現状では、ＳｉＣ基板に電極を形成する場合、先ずＳｉＣ基板の裏面にＮｉ（ニッケル）などの金属を蒸着し、その後１０００℃で焼鈍してオーミック接触を形成している」（段落【０００３】）と記載されており、【発明が解決しようとする課題】の欄に、「上記Ｎｉを蒸着し焼鈍する方法では、ＳｉＣ基板の表面側のプロセスがＮｉなどによって汚染される可能性がある。すなわち、上記ＳｉＣに対してＮｉを蒸着して加熱する方法では、ＳｉＣとＮｉが{ＳｉＣ＋Ｎｉ　→　Ｎｉ−Ｓｉ化合物＋Ｃ(炭素)}という化学反応をおこし、上記加熱後に黒鉛の微粉末が未反応ＮｉとＮｉ−Ｓｉ化合物層との間に層状に生じる。」（段落【０００４】）と記載されており、【発明を実施するための最良の形態】の欄に、「荒らされて凸凹Ｇとなった裏面に電極９を形成するので、蒸着のみによる電極９の形成でも、ｎ＋型ＳｉＣ層１に対して低抵抗な良好なオーミック接触を得ることができる。」（段落【００３１】）と記載されているに過ぎない。
　
ｅ　すると、「局所アニール技法である、『レーザアニールにより、金属層をアニールし』、『金属シリサイド材料を形成する』」電極の製造方法である引用発明において、裏面の電極形成工程前の処理工程として、「『レーザ光の照射を金属薄膜にシリサイド層が形成される時間』行う」ことが開示も示唆もされておらず、「上記ＳｉＣに対してＮｉを蒸着して加熱する方法では、ＳｉＣとＮｉが{ＳｉＣ＋Ｎｉ　→　Ｎｉ−Ｓｉ化合物＋Ｃ(炭素)}という化学反応をおこし、上記加熱後に黒鉛の微粉末が未反応ＮｉとＮｉ−Ｓｉ化合物層との間に層状に生じる。」という【発明が解決しようとする課題】を解決すべく、「荒らされて凸凹Ｇとなった裏面に電極を形成するので、金属の蒸着のみによって電極を形成できる」という引用例２の記載に基づき、当該処理工程として、「凸凹Ｇに荒らされた裏面に電極を形成する」という工程を採用することは、金属層を形成してからレーザアニールを行う、金属アニールを行う引用発明において、「黒鉛の微粉末が生じる」ということを示唆することになるので、引用発明に引用例２に記載の技術を採用することは阻害要因があるといえる。
　したがって、引用発明において、引用例２の記載に基づき、本願発明１の「当該半導体基板の裏面を研磨することで当該裏面に凹凸を形成する研磨工程」を採用することは当業者が容易になし得たとはいえない。
　
ｆ　上記（２）の「エ　引用例３の記載」の（イ）で摘記した段落【００１２】〜【００１４】を参照すると、引用例３には、電極の形成方法において、「砥石をあててシリコン基板の裏を研削し、チタンを堆積させることにより電極を形成し、用いる砥石の粒度は少なくとも５μm以上でないとオーミック性電極が取れないことが分かった」旨が開示されている。
　さらに、上記「エ　引用例３の記載」の（ウ）で摘記したように、引用例３の段落【００１７】には、【発明の効果】として、「
研摩のような手間のかかる方法によらず
　
　引用例３に記載の電極の形成方法は、電極形成工程前の処理工程として、一定以上の粒度の砥石で研削をして基板の厚さを薄くする工程を含むものの、「金属シリサイド材料を形成する」ものではなく、しかも、基板は炭化ケイ素ではなくシリコン基板である。
　
　したがって、炭化ケイ素ウエハに、「局所アニール技法である、『レーザアニールにより、金属層をアニールし』、『金属シリサイド材料を形成する』」電極の製造方法である引用発明において、シリコン基板に、砥石をあてて研削をし、金属シリサイド材料を形成しない電極の形成方法を開示する引用例３の記載に基づき、「研磨」工程を採用することは、当業者において動機付けもなく、引用例３の【発明の効果】の「研摩のような手間のかかる方法によらず」との記載を参照すると、むしろ阻害要因があるといえるから、当業者が容易になし得たということはできない。
　
ｇ　以上のとおりであるから、引用例２及び引用例３を参照したとしても、引用発明において、相違点２に係る本願発明１の構成を採用することが、当業者であれば容易になし得たとはいえない。
　
ｈ　さらに、前置報告書で提示された引用例４についても、念のため検討する。
　上記（２）の「オ　引用例４の記載」の（ア）〜（ウ）で摘記した事項を参照すると、引用例４には、基体上に形成した、アモルファスシリコン又は微結晶シリコン膜７ＡにＵＶレーザービーム２１０を照射して、多結晶シリコン膜を形成することが開示されており、また、レーザ光源として、「Ｎｄ：ＹＡＧ等の半導体励起固体レーザーを非線形光学結晶で光高調波変調して発生した３５５ｎｍレーザービームを用いたアニール装置は、現行主流の塩化キセノン（ＸｅＣｌ：波長３０８ｎｍ）エキシマレーザーアニール装置のエキシマレーザー発振器に比べて、はるかに安価であるため、大幅なコストダウンができる。」（段落【０１８７】）と記載されている。
　
　ところで、上記のように、引用例４には、レーザーアニール法により、アモルファスシリコン又は微結晶シリコン膜を結晶化して、多結晶シリコン膜を形成する方法は記載されているものの、引用例４に記載の電極形成工程においては、ゲート電極材料として「リンドープ多結晶シリコン膜１５」を、そして、ソース又はドレイン電極２９の材料として「１％Ｓｉ入りアルミニウムなど」を用いており、「シリサイドを形成する金属薄膜」を用いてはいない。
　また、引用例４において、上記相違点２に係る本願発明１の「当該半導体基板の裏面を研磨することで当該裏面に凹凸を形成する研磨工程」の「半導体基板の研磨」に関する事項についての記載を見出すことはできない。
　
　したがって、炭化ケイ素ウエハに、「局所アニール技法である、『レーザアニールにより、金属層をアニールし』、『金属シリサイド材料を形成する』」電極の製造方法である引用発明において、引用例４を参照したとしても、相違点２に係る本願発明１の構成を導くことはできない。
　
ｉ　以上のとおりであるから、引用例２、引用例３、及び引用例４を参照したとしても、引用発明において、相違点２に係る本願発明１の構成を採用することが、当業者であれば容易になし得たとはいえない。
　
（ウ）本願発明１についての判断のまとめ
　したがって、相違点１及び３について検討するまでもなく、本願発明１は、引用発明並びに引用例２、引用例３、及び引用例４の記載に基いて、当業者が容易に発明をすることができたとはいえない。
　
イ　本願発明２〜本願発明６についての判断
　本願発明２〜本願発明６は、本願発明の発明特定事項に加えてされなる発明特定事項を追加して限定を付したものであるから、上記「（１）本願発明１についての判断」と同様の理由により、引用発明並びに引用例２、引用例３、及び引用例４の記載に基いて、当業者が容易に発明をすることができたとはいえない。
　
第５　むすび
　以上のとおりであるから、本願の請求項１〜６に係る発明は、引用例１〜４に記載された発明に基づいて、当業者が容易に発明をすることができたものとすることができないから、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。