(57)【要約】【課題】ｐ型半導体層とガリウムドープ酸化亜鉛との間の電気的特性を向上する。【解決手段】ｐ型半導体層１５の電極は、ニッケル薄膜１６とガリウムドープ酸化亜鉛１７とが連続成膜された透明電極である半導体発光ダイオード１０Ａ。ｐ型半導体層１５は、ｐ型ＧａＡｓ層であることが好ましく、ｐ型ＧａＡｓ層１５を有する薄膜半導体発光素子を積層するシリコン基板をさらに備える。【選択図】図１
2018049965.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型半導体層の電極は、ニッケル薄膜とガリウムドープ酸化亜鉛とが連続成膜された透明電極である
ことを特徴とする半導体発光ダイオード。
【請求項２】
請求項１に記載の半導体発光ダイオードであって、
前記ニッケル薄膜は、膜厚３ｎｍ以下で成膜されており、
前記透明電極は、光透過率が９０％以上である
ことを特徴とする半導体発光ダイオード。
【請求項３】
請求項１又は請求項２に記載の半導体発光ダイオードであって、
前記ｐ型半導体層は、ｐ型ＧａＡｓ層であり、
前記ｐ型ＧａＡｓ層の劣化温度よりも低い温度でアニールされた
ことを特徴とする半導体発光ダイオード。
【請求項４】
請求項１又は請求項２に記載の半導体発光ダイオードであって、
前記ｐ型半導体層は、ｐ型ＧａＡｓ層であり、
前記ｐ型ＧａＡｓ層を有する薄膜半導体発光素子を積層するシリコン基板をさらに備える
ことを特徴とする半導体発光ダイオード。
【請求項５】
ＧａＡｓ基板の表面にｐ型半導体層を上層とするＬＥＤ構造を積層する第１工程と、
前記ｐ型半導体層の表面にニッケル薄膜を膜厚３ｎｍ以下で成膜する第２工程と、
前記ニッケル薄膜の表面にガリウムドープ酸化亜鉛を成膜する第３工程と
を備えることを特徴とする半導体発光ダイオード製造方法。
【請求項６】
請求項５に記載の半導体発光ダイオード製造方法であって、
前記ｐ型半導体層は、ｐ型ＧａＡｓ層であり、
前記第３工程の後に、窒素雰囲気中で、前記ｐ型ＧａＡｓ層の劣化温度よりも低い温度でアニールする第４工程をさらに備えることを特徴とする半導体発光ダイオード製造方法。
【請求項７】
請求項５に記載の半導体発光ダイオード製造方法であって、
前記第１工程は、ＧａＡｓ基板の表面と前記ＬＥＤ構造との間に犠牲層を積層する工程を含み、
前記ＧａＡｓ基板と前記ＬＥＤ構造とを剥離する第４工程と、
前記剥離されたＬＥＤ構造をシリコン基板に、接合層を介して分子間力で接合する第５工程と
をさらに備えることを特徴とする半導体発光ダイオード製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光ダイオード、及び半導体発光ダイオード製造方法に関し、例えば、画像形成装置の露光装置に使用される半導体発光ダイオードに関する。
【背景技術】
【０００２】
プリンタ等の画像形成装置は、露光用の発光ダイオードアレイが備えられている。また、表示装置は、多色の発光ダイオードを二次元的に配列したものである。これらの発光ダイオードは、輝度や光量の増大が求められており、接触抵抗の低減等を行って発光効率を向上させることが問題となっている。
【０００３】
特許文献１は、基板上に形成された単結晶の下地層上に、ｎ型半導体層、発光層及びｐ型半導体層が順次積層された半導体層が形成され、ｐ型半導体層上に透光性電極が形成されてなる窒化物半導体発光素子を開示している。
【０００４】
特許文献２は、発光面積を縮小させない構造として、従来のＬＥＤ構造をフリップチップ化し、基板の裏面から光を取り出す方法を開示している。特許文献３は、ｐ型ＩＩＩ−Ｖ族化合物半導体との界面に、ニッケル（Ｎｉ）、チタン（Ｔｉ）、及び白金（Ｐｔ）を主成分として含む、ｐ型化合物半導体用オーミック電極を開示している。
【０００５】
特許文献４は、ＧａＡｓを用いたｎ型コンタクト層の上にＩＴＯ膜を設けた発光ダイオードを開示している。特許文献５は、ｐ−ＧａＮ層とＩＴＯ膜との間のオーミック性を高めるために、Ｎｉ／ＩＴＯ薄膜を用いた透明電極構造、及び窒化物半導体発光ダイオードを開示している。また、特許文献１は、Ｎｉ薄膜をスパッタで成膜することが記載されており、均一に成膜するためにサンプルを回転させることが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２３２６４９号公報（要約）
【特許文献２】特開２００９−０４９３４２号公報（請求項１）
【特許文献３】特開平８−０８３８９６号公報
【特許文献４】特開２００７−１０３５３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１，２に記載の発光ダイオードは、ｐ型クラッド層、及びｎ型クラッド層に窒化物（ＧａＮ）、及びサファイア基板を使用している。このため、窒化物半導体は、短波長（例えば、波長４６０ｎｍ（青）や５３０ｎｍ（緑））発光に適している。ここで、長波長（例えば、波長７６０ｎｍ（赤））を発光させるためには、ｐ型クラッド層、及びｎ型クラッド層に例えば、ＧａＡｓ層を使用し、該ＧａＡｓ層を積層させるためには、ＧａＡｓ基板を使用する必要がある。
【０００８】
ところで、画像形成装置は、第１の基板（サファイア基板やＧａＡｓ基板）に積層された薄膜半導体発光素子を、該第１の基板から剥離し、剥離された薄膜半導体発光素子を第２の基板（例えば、Ｓｉ基板）に分子間接合させて、異種材料融合デバイスを構成した露光装置を搭載することがある。Ｓｉ基板はサファイア基板よりも光の透過率が低いので、Ｓｉ基板に分子間接合された薄膜半導体発光素子は、フリップチップ構造を採用することができず、透明導電膜（例えば、ＩＴＯ膜や、ガリウムドープ酸化亜鉛（ＧＺＯ））を用いた電極構造とする必要がある。
【０００９】
特許文献４は、ＧａＡｓ層の上にＩＴＯ膜を設けた発光ダイオードを開示している。ＩＴＯは、発がん性を有し、稀少金属であるインジウムを含んでおり、産出地域偏重により安定供給に懸念がある。また、ＧａＡｓの真空準位からフェルミ準位までのエネルギ（４．２〜４．７ｅＶ）と、ＩＴＯ（Indium Tin Oxide）の真空準位からの仕事関数（およそ４．１〜４．７ｅＶ）は同程度であるので、ＧａＡｓ層とＩＴＯ電極との接合は、ショットキ接合となることがあり、ＧａＡｓ層とＩＴＯ電極（透明導電膜）との間の電気的特性を向上させる必要がある。なお、ｐ−ＧａＮ層は、真空準位からフェルミ準位までのエネルギが、約７ｅＶと非常に大きく、ＩＴＯ電極との接合は、ショットキ接合となる。このため、サファイア基板を用いたＧａＮ等の窒化物半導体発光ダイオードや、ＧａＡｓ基板を用いたＧａＡｓ系半導体発光ダイオードは、フリップチップ構造にすることが多い。
【００１０】
そこで、本発明は、ｐ型半導体層とガリウムドープ酸化亜鉛との間の電気的特性を向上することができる半導体発光ダイオード、及び半導体発光ダイオード製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記課題を解決するため、本発明の半導体発光ダイオードでは、ｐ型半導体層（例えば、ＧａＡｓ層）の電極は、ニッケル薄膜とガリウムドープ酸化亜鉛とが連続成膜された透明電極であることを特徴とする。
【００１２】
ニッケル（Ｎｉ）の仕事関数は、約５．１ｅＶであり、ガリウムドープ酸化亜鉛（ＧＺＯ）の仕事関数、３．８ｅＶよりも高い。このため、ニッケル薄膜は、ｐ型半導体層との間のショットキ障壁のエネルギ差を低減させて、オーミック性を目指すことができる。発光層で発した光エネルギのうちＬＥＤの外部に取り出せた光エネルギの割合を示す光取り出し効率が高くなり、輝度が高い。また、Ｎｉ薄膜は、ｐ型半導体層との間のショットキ障壁のエネルギ差がＧＺＯ膜よりも小さいので、全電子のうち発光層に注入された電子の割合を示す電子注入効率が向上する。
【００１３】
また、外部量子効率は、電子注入効率と内部量子効率と光取り出し効率との乗算である。したがって、本発明の半導体発光ダイオードによれば、投入する電気エネルギのうち、外部に取り出せる光エネルギの割合である外部量子効率が向上する。ニッケルは、透光性が無いが、厚さを０．５ｎｍ〜３ｎｍ（好ましくは、０．５ｎｍ〜１．５ｎｍ）まで薄膜化することにより、光透過率を高めることができる。
【００１４】
また、本発明の半導体発光ダイオード製造方法は、ＧａＡｓ基板の表面にｐ型半導体層を上層とするＬＥＤ構造を積層する第１工程と、前記ｐ型半導体層の表面にニッケル薄膜を膜厚３ｎｍ以下で成膜する第２工程と、前記ニッケル薄膜の表面にガリウムドープ酸化亜鉛を成膜する第３工程とを備えることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、ｐ型半導体層とガリウムドープ酸化亜鉛との間の電気的特性を向上することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１実施形態である半導体発光ダイオードの断面図である。
【図２】ｐｎ接合とオーミック接合とを説明するためのバンド図である。
【図３】Ｎｉ／ＧＺＯ膜の光透過率の分光特性を示す図である。
【図４】比較例としてのＮｉ／ＩＴＯ膜を用いた半導体発光ダイオードの構造図である。
【図５】比較例としてのＮｉ／ＩＴＯ膜の透過率とＮｉ膜厚との関係を示す図である。
【図６】半導体発光ダイオードの製造工程を説明するためのフローチャートである。
【図７】ＬＥＤ構造基板の断面図である。
【図８】Ｎｉ薄膜を堆積する工程を説明するための素子断面図である。
【図９】ＧＺＯ膜を堆積する工程を説明するための素子断面図である。
【図１０】第１のパターニング工程を説明するための素子断面図である。
【図１１】ドライエッチング工程を説明するための素子断面図である。
【図１２】第２のパターニング工程を説明するための素子断面図である。
【図１３】ｐ型電極を堆積する工程を説明するための素子断面図である。
【図１４】リフトオフ工程を説明するための素子断面図である。
【図１５】第２実施形態における剥離工程を説明するための工程断面図である。
【図１６】第２実施形態における接合工程を説明するための工程断面図である。
【図１７】従来構造の半導体発光ダイオードの切断断面図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）につき詳細に説明する。なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。よって、本発明は、図示例のみに限定されるものではない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。
【００１８】
(第１実施形態)
図１は、本発明の第１実施形態の半導体発光ダイオードの断面図である。
半導体発光ダイオード１０Ａは、支持基板としての基板（ＧａＡｓ基板）１１の表面にバッファ層１２が積層され、バッファ層１２の基板反対側表面には、ｎ型ＧａＡｓ層としてのｎ型クラッド層１３が積層され、ｎ型クラッド層１３の基板反対側表面の一部領域には、発光層１４が積層され、発光層１４の基板反対側表面には、ｐ型ＧａＡｓ層としてのｐ型クラッド層１５が積層され、ｐ型クラッド層１５の基板反対側表面にはＮｉ薄膜１６が積層され、Ｎｉ薄膜１６の基板反対側表面には、透明導電膜としてのＧＺＯ膜１７が積層され、ＧＺＯ膜１７の基板反対側表面の端部には、ｐ型電極２０が積層されている。また、半導体発光ダイオード１０Ａは、ｎ型クラッド層１３の基板反対側表面の他の領域には、ｎ型電極１９が積層されている。
【００１９】
つまり、半導体発光ダイオード１０Ａは、ｎ型クラッド層１３と、発光層１４と、ｐ型クラッド層１５とが積層されたダブルヘテロ接合構造を成しており、ｐ型クラッド層１５とＮｉ薄膜１６とＧＺＯ膜１７との積層構造が透明電極構造を構成している。なお、ｎ型クラッド層１３と発光層１４とｐ型クラッド層１５とＮｉ薄膜１６とＧＺＯ膜１７との積層層は、薄膜半導体発光素子２５（図１５（ａ））と表現する。
【００２０】
ｎ型クラッド層１３は、具体的には、ＳｉドープしたＧａＡｓ系半導体層である。また、ｐ型クラッド層１５は、具体的には、ＢｅドープしたＧａＡｓ系半導体層である。ここで、ＧａＡｓ系半導体層は、例えば、ＧａＡｓＰ層、ＡｌＧａＡｓ層、ＡｌＧａＡｓＰ層、ＧａＡｓ層等である。なお、ＧａＡｓは、閃亜鉛鉱型結晶構造のIII−Ｖ族半導体である。
【００２１】
発光層１４は、量子井戸層を複数持つ多重量子井戸（ＭＱＷ: Multi Quantum Well）構造の活性層であり、バルク型よりも明るく鮮やかな発光が可能である。なお、量子井戸構造においては、電子やホールが閉じ込められるバンドギャップの小さい材料の層を井戸層と呼び、電子やホールに対して壁の役割をするバンドギャップの大きい材料の層をバリア層と呼ぶ。
【００２２】
Ｎｉ薄膜１６は、ｐ型クラッド層１５上にスパッタ装置で平坦、且つ均一に成膜される。ＧＺＯ膜１７は、材料資源が豊富な酸化亜鉛（ＺｎＯ）にＧａをドープした透明導電膜であり、希少材料であるインジウムを用いるＩＴＯ膜の代替となる。
【００２３】
ｎ型電極１９、及びｐ型電極２０は、例えば、Ｔｉ／Ａｌが使われる。これらの金属電極は、同一材料が使われることにより、同一工程で堆積することができる。
【００２４】
図２は、ｐｎ接合とオーミック接合とを説明するためのバンド図である。
ＬＥＤは、ｐｎ接合で構成されているが、ｐ型電極がφｍ１＞χ＋ＥＧで接続され、ｎ型電極がφｍ２＜χで接続されることによって、ｐ型電極、及びｎ型電極ともにオーミック接合される。
ここで、φｍ１は、ｐ型電極材料の真空準位からフェルミ準位ＥＦまでのエネルギであり、φｍ２は、ｎ型電極材料の真空準位からフェルミ準位ＥＦまでのエネルギであり、χは、真空準位から半導体の伝導帯ＥＣまでのエネルギであり、ＥＧは、半導体の禁制帯のエネルギである。
しかしながら、半導体発光ダイオードは、そのｐ型クラッド層１５に接合させるために、高い仕事関数φｍを持ったｐ型電極材料が必要になる。フリップチップ実装を用いない場合では、表面の電極は光透過性が高い材料が必要になる。ＩＴＯや、ＧＺＯは、透明導電材料として好適であるが、仕事関数が３．８ｅＶ程度の小さな値であり、ＬＥＤの効率的な発光に問題がある。
【００２５】
一方、Ｎｉは、仕事関数が約５．１ｅＶと高く、不安定なＩＴＯ（４．１〜４．７ｅＶ）よりもｐ型クラッド層１５との間のショットキ障壁のエネルギ差を低減させて、オーミック性を目指すことができる。また、ＩＴＯに使用されるインジウムは、発がん性を有し、稀少金属であるので投機的物質ともなりうることに加え、産出地域偏重により戦略的物質ともなりうるので安定供給に懸念がある。ガリウムドープ酸化亜鉛（ＧＺＯ）は、これらの問題が解消されており、材料資源が豊富であり、光の透過率が高い。そこで、本実施形態の電極構造は、Ｎｉ／ＧＺＯの積層膜を用いることにした。
【００２６】
図３は、Ｎｉ／ＧＺＯ膜の光透過率の分光特性を示す図であり、膜厚０．５ｎｍのＮｉ薄膜と膜厚３００ｎｍのＧＺＯ膜とをサファイア基板上に成膜したときの光透過率を示す。なお、縦軸は、光透過率［％］であり、横軸は、波長［ｎｍ］である。また、破線は、成膜直後の状態（As depo）を示し、実線は、３６０℃でアニールした状態を示す。
【００２７】
Ｎｉ／ＧＺＯ膜の光透過率は、成膜直後で、波長範囲５００ｎｍ〜８００ｎｍで透過率９０％程度であるが、短波長側（波長４００ｎｍ〜５００ｎｍ）で８０％程度と低下する。しかしながら、アニールによって、光透過率は、短波長側の光透過率が９０％程度まで向上し、全波長（波長４００ｎｍ〜９００ｎｍ）で８０％以上であり、特に、可視光領域（波長４００ｎｍ〜７００ｎｍ）で９０％以上である。なお、波長７６０ｎｍ（赤）で９７．８％である。また、Ｎｉ／ＧＺＯ膜のシート抵抗値は、９．８［Ω／ｓｑ］であり、コンタクト抵抗値は、１．９９×１０−６［Ωｃｍ２］であった。
【００２８】
アニールは、透明導電膜（ＧＺＯ膜）内の結晶方位や粒界径を変化させたり、酸素原子の濃度・結合を変化させたりする。つまり、低温（例えば、ＧａＡｓ層の劣化温度よりも低い３６０℃）でアニールしたＧＺＯ膜は、高温（例えば、８００℃）でアニールしたＧＺＯ膜に比較して、結晶方位や粒界径が異なったり、酸素原子の濃度・結合が異なったりしている。この相違点は、Ｘ線回折法やラマン分光法により結晶方位の様子や結晶粒界を半値幅で観測したり、酸素結合の様子を観測したりすることが可能である。しかしながら、この観測は、過大な費用が掛かるものであり、アニール温度による構造的な相違点は特許請求の範囲に明確に表現することができるものではない。
【００２９】
図４は、比較例としてのＮｉ／ＩＴＯ膜を用いた半導体発光ダイオードの構造図である。
半導体発光ダイオード１０Ｂは、ｎ型クラッド層１３とｐ型クラッド層１５とＮｉ薄膜１６とＩＴＯ膜２３とが積層された、ホモ接合の薄膜半導体発光素子である。なお、ｎ型クラッド層１３は、ｎ型ＧａＡｓ層であり、ｐ型クラッド層１５は、ｐ型ＧａＡｓ層である。
【００３０】
図５は、比較例としてのＮｉ／ＩＴＯ膜の透過率とＮｉ膜厚との関係を示す図である。
この透過率は、ＩＴＯを膜厚３００ｎｍでサファイア基板上に成膜した場合の、波長４６０ｎｍ（青）、５３０ｎｍ（緑）、及び７６０ｎｍ（赤）のときの関係を近似線で示している。実線は、７６０ｎｍ（赤）であり、破線は５７０ｎｍ（緑）であり、一点鎖線は、４６０ｎｍ（青）である。なお、横軸は、Ｎｉ膜厚［ｎｍ］であり、縦軸は、透過率［％］である。
【００３１】
図５において、Ｎｉの膜厚を０．５〜２．５ｎｍ程度（波長７６０ｎｍでは、２ｎｍ）にすれば、Ｎｉ／ＩＴＯの光透過率が透明電極として基準となる８０％を超え、１．５ｎｍのとき８５％を超える。つまり、Ｎｉ膜を０．５〜２．５ｎｍ（好ましくは、１．５ｎｍ）にすることにより、光取り出し効率が向上する。なお、波長７６０ｎｍ（赤）で９２．７８％である。また、Ｎｉ／ＩＴＯ膜のシート抵抗値は、７．９［Ω／ｓｑ］であり、コンタクト抵抗値は、１．１４×１０−５［Ωｃｍ２］であり、これらの抵抗値は、Ｎｉ／ＧＺＯ膜の方が低い。
【００３２】
(製造方法)
図６は、半導体発光ダイオードの製造工程を説明するためのフローチャートである。
半導体発光ダイオード１０Ａ（図１）は、まず、ＬＥＤ構造基板（積層基板）を準備し（Ｓ１０）、Ｎｉ薄膜を堆積し（Ｓ１２）、ＧＺＯ膜を堆積し（Ｓ１４）、レジストで第１のパタ−ニングを行い（Ｓ１６）、エッチングを行い（Ｓ１８）、第２のパターニングを行い（Ｓ２０）、ｐ型電極を堆積し（Ｓ２２）、リフトオフを行い（Ｓ２４）、アニールを行う（Ｓ２６）、ことにより形成される。以下、順に製造工程を説明する。
【００３３】
（１）まず、図７に示すＬＥＤ構造基板（積層基板）を準備する。
ＬＥＤ構造基板は、支持基板としてのＧａＡｓ基板（基板１１）と、その表面に有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）により積層されたバッファ層１２と、その表面にエピタキシャル成長されたｎ型クラッド層１３と、その表面に積層された発光層１４と、その表面に１次結晶成長されたｐ型クラッド層１５とから構成されている。
【００３４】
バッファ層１２は、基板１１とｎ型クラッド層１３とは結晶構造が同じであるが、格子不整合による歪みを軽減させる。発光層１４は、キャリアを集中させ、再結合を効率よく起こさせる活性層である。発光層１４は、量子井戸層を複数持つ多重量子井戸構造にすることが好ましく、バルク型よりも明るく鮮やかな発光が可能である。ｎ型クラッド層１３は、ＳｉドープされたＧａＡｓ系半導体層である。また、ｐ型クラッド層１５は、例えば、ＢｅドープされたＧａＡｓ系半導体層である。ここで、ＧａＡｓ系半導体層は、例えば、ＧａＡｓＰ層、Ａ１ＧａＡｓ層、ＡｌＧａＡｓＰ層、ＧａＡｓ層等である。
【００３５】
（２）図８は、Ｎｉ薄膜を堆積する工程を説明するための素子断面図である。
この工程は、ＬＥＤ構造基板（ＬＥＤエピ基板）のｐ型クラッド層１５の基板反対側表面に、Ｎｉ薄膜１６を厚さが０．５ｎｍ〜３ｎｍ（好ましくは、０．５ｎｍ〜１．５ｎｍになるまで堆積させる工程である。
【００３６】
このとき、Ｎｉ薄膜１６の成膜レートは、Ｎｉを膜厚３００ｎｍまで成膜させるという通常の成膜レートよりも遅くする。また、サンプルを載置する回転台は、１０秒程度で１回転するので、面内分布を均一にするため、成膜時間は、回転時間の数倍（数十秒）必要である。つまり、スパッタは、回転台が１回転する時間（約１０秒）で、２原子層〜数原子層の膜厚に制御しようとすると、不均一になる虞があり、回転時間の数倍の成膜時間が必要である。このため、本実施形態では、成膜材料に供給する交流電力を減少させて、成膜レートを遅くする。
【００３７】
例えば、通常の膜厚３００ｎｍ（ＧＺＯの膜厚）のＮｉ成膜では、３００Ｗの交流電力を成膜材料に注入して、十数分の成膜時間が必要であるが、本実施形態の膜厚１ｎｍのＮｉ成膜では、数十秒の成膜時間をかけて、約２０Ｗの交流電力を成膜材料に注入すればよい。このときのＮｉ成膜レートは、２．５４ｎｍ／分となる。なお、スパッタは、２０Ｗ以下で交流電力が不足すると、プラズマが不安定になり、膜厚制御が難しくなる。つまり、本実施形態のスパッタは、成膜材料に注入する交流電力をプラズマが安定になる限界まで制限しつつ、サンプル回転時間の数倍の成膜時間をかけて、２原子層〜数原子層の膜厚に制御している。この点、Ｎｉの膜厚を０．５ｎｍ未満にすることは、Ｎｉ原子を１原子層レベルで制御することになる。このため、Ｎｉの膜厚は、０．５ｎｍ以上が好ましい。
【００３８】
（３）図９は、ＧＺＯ膜を堆積する工程を説明するための素子断面図である。
この工程は、Ｎｉ薄膜１６の基板反対側表面にＧＺＯ膜１７をスパッタや、イオンプレーティング法で３００ｎｍ堆積させる工程である。この、Ｎｉ薄膜１６とＧＺＯ膜１７とは、連続成膜されている。
【００３９】
（４）図１０は、第１のパターニング工程を説明するための素子断面図である。
この工程は、ＧＺＯ膜１７を堆積した積層基板の平面を発光領域とｎ型電極領域とｐ型電極領域とに分割し、発光領域、及びｐ型電極領域にレジスト１８を塗布する工程である。
【００４０】
（５）図１１は、エッチング工程を説明するための素子断面図である。
この工程は、ドライエッチングにより、ＧＺＯ膜１７をエッチングし、さらに、過酸化水素水及びりん酸の混合液を用いたウェットエッチングやメタン系か塩素性ガスを用いたドライエッチングにより、レジスト１８が塗布されていない領域（すなわち、ｎ型電極領域）をｎ型クラッド層１３の一部まで除去し、いわゆるＭＥＳＡ構造（Mesa Structure）を形成する工程である。
【００４１】
（６）図１２は、第２のパターニング工程を説明するための素子断面図である。
この工程は、ＧＺＯ膜１７が積層された発光領域、及びｎ型電極領域の一部にフォトレジストを塗布する工程である。
（７）図１３は、ｐ型電極２０を堆積する工程を説明するための素子断面図である。
この工程は、ｐ型電極領域、及び塗布されたフォトレジストの表面にＴｉ／Ａｌ積層膜を堆積する工程である。電極の堆積は、スパッタ法や真空蒸着法を用いることができる。
【００４２】
（８）図１４は、リフトオフ工程を説明するための素子断面図である。
この工程は、フォトレジスト、及びフォトレジストに堆積されたＴｉ／Ａｌを剥がし、ｐ型電極領域にｐ型電極２０を形成し、ｎ型電極領域の他の領域にｎ型電極１９を形成する工程である。
（９）次に、リフトオフにより電極が形成された発光ダイオードは、ＲＴＡ（Rapid Thermal Annealing：急速アニール装置）を用いて、３００℃〜５００℃のＮ２雰囲気で３分間アニールが行われる。しかしながら、ＧａＡｓのときには、アニール温度は、半導体の劣化損傷を防ぐ為に、ＧａＡｓの劣化温度よりも低い温度である５００℃以下（例えば、３６０℃）が好ましい。なお、ｎ型クラッド層１３、及びｐ型クラッド層１５にＧａＮを用いるときには、８００℃付近でも劣化損傷が起きにくいので、高温（例えば、８００℃付近）のアニールでも構わない。
【００４３】
（第２実施形態）
第１実施形態は、半導体発光ダイオード１０Ａについて説明したが、半導体発光ダイオードは、画像形成装置の露光装置（プリントヘッド）として、線状に配列されることがある。
【００４４】
露光装置として使用される半導体発光ダイオードは、前記したｎ型クラッド層１３と、発光層１４と、ｐ型クラッド層１５と、Ｎｉ薄膜１６と、ＧＺＯ膜１７とが積層された薄膜半導体発光素子２５（図１５，１６）である。つまり、露光装置としての半導体発光ダイオードは、線状に配列された半導体発光ダイオード１０Ａから第１の基板１１及びバッファ層１２が削除され、ｎ型クラッド層１３が発光ダイオードを駆動する駆動回路が形成された第２の基板（例えば、Ｓｉ基板）２６（図１６）に接合されたものである。
【００４５】
（製造方法）
図１５は、第２実施形態における剥離工程を説明するための工程断面図であり、図１６は、第２実施形態における接合工程を説明するための工程断面図である。
図１５（ａ）に示すように、製造者は、第１の基板１１としてのＧａＡｓ層に犠牲層２４を介して薄膜半導体発光素子２５を積層させる。
次いで、図１５（ｂ）に示すように、薄膜半導体発光素子２５をエッチングして所定の大きさの島状パターンに形成する。そして、図１５（ｃ）に示すように、犠牲層を、選択的にエッチング除去することによって、薄膜半導体発光素子２５を第１の基板１１から剥離することができる。剥離され分離された薄膜半導体発光素子２５を分離島と称し、この分離島の剥離された側の面を剥離面とする。
【００４６】
次に、図１６（ａ）、図１６（ｂ）に示すように、剥離した分離島（薄膜半導体発光素子２５）の剥離面を、第２の基板（例えば、Ｓｉ基板）２６の表面に加圧・密着させ、密着した面の間に働く分子間力によって接合させる。分子間力による接合（分子間力接合）とは、接着剤、半田、ペースト等を使わずに、水素結合、分極、誘導電荷等の相互作用（引力）によって、接合させる面同士を直接接合することを意味する。
【００４７】
以上説明したように、半導体発光ダイオード１０Ａは、発光層１４への電流供給量を多くしている。透明導電膜（ＩＴＯやＧＺＯ）をｐ型領域の電極としてそのまま使用すると、その仕事関数の低さからショットキ接合となってしまい、電流を効率よく発光層に供給することができない。そこで、半導体発光ダイオード１０Ａは、仕事関数が約５．１ｅＶと高いＮｉを用いて、ｐ型領域へのオーミック電極を形成し、効率の良い電流供給を行っている。
【００４８】
しかし、金属材料であるＮｉは、そのままではＬＥＤの発光を妨げてしまう。このため、Ｎｉ薄膜１６は、その膜厚を光透過率８０％以上となる３ｎｍ以下としている。さらに、半導体発光ダイオード１０Ａは、全表面への電流供給のためにＧＺＯ膜１７をＮｉ薄膜１６に積層させて、Ｎｉ／ＧＺＯ膜の全面から光を取り出すことで発光量を増大させている。
【００４９】
（比較例）
図１７は、従来の半導体発光ダイオードの切断断面図であり、主要部を説明するための概略図でもある。
半導体発光ダイオード１０Ｃは、支持基板としての基板（ＧａＡｓ基板）１１の表面に、バッファ層１２、ｎ型クラッド層１３、発光層１４、及びｐ型クラッド層１５が順次、積層されて構成されている。なお、ｎ型クラッド層１３、及びｐ型クラッド層１５は、ＧａＡｓ系半導体である。
【００５０】
半導体発光ダイオード１０Ｃのｐ型クラッド層１５の基板反対側表面上には、ｐ−ＧａＡｓコンタクト層２２が形成され、ｎ型クラッド層１３の表面まで掘り込まれた箇所、すなわち、ｎ型クラッド層１３の基板反対側表面の発光層１４（発光部）から離間した位置に非発光部としてのｎ型電極１９がオーミック接合で形成されている。なお、ｐ−ＧａＡｓコンタクト層２２には、配線用のｐ型電極２１が接触している。
【００５１】
ここで、オーミック接触を得るために、ｐ−ＧａＡｓコンタクト層２２を用いることなく、ＩＴＯ(酸化インジウム錫)膜を用いることも考えられる。しかしながら、ｐ型クラッド層１５を構成するＧａＡｓ系半導体、例えばＧａＡｓは、真空準位からフェルミ準位までのエネルギが、約４．７ｅＶと大きく、ＩＴＯ（Indium Tin Oxide）は、真空準位からの仕事関数が、４．１〜４．７ｅＶと組成や形成条件で変化する不安定な材料である。このため、ｐ型クラッド層１５とＩＴＯ膜１７との直接接合は、ショットキ接合になることがあり、発光層に効率の良い電力供給を行うことができない。
【００５２】
そこで、前記実施形態の半導体発光ダイオード１０Ａは、ＧＺＯ膜（透明導電膜）１７とｐ型クラッド層１５との間に、仕事関数がＩＴＯ膜よりも高いＮｉ薄膜１６を介挿したものである。
【００５３】
以上説明したように、本実施形態の半導体発光ダイオード１０Ａ（図１）は、半導体発光ダイオード１０Ｃ（図１５）に対して、ｐ−ＧａＡｓコンタクト層２２を用いていないので、ｐ型電極により、遮光されることがないだけでなく、ｐ型電極の面積を大きくし、その発光光量を増大させている。
【００５４】
（変形例）
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
（１）前記実施形態の半導体発光ダイオード１０Ａは、ｎ型クラッド層１３、及びｐ型クラッド層１５にＧａＡｓ系半導体を用いたが、他の化合物ＧａＮや、ＩｎＰ等を主原料にしたものとすることができる。ここで、ＧａＮのとき、第１の基板は、サファイア基板を用いることになる。
【００５５】
（２）前記実施形態は、発光ダイオード単体について説明したが、基板１１に複数の半導体発光ダイオード１０Ａを二次元配列して、表示装置とすることができる。
【００５６】
（４）前記実施形態は、本発明の透明電極構造を、半導体発光ダイオード１０Ａに適用したが、他の半導体素子（例えば、レーザダイオード）にも適用することができる。
【符号の説明】
【００５７】
１０Ａ，１０Ｂ，１０Ｃ  半導体発光ダイオード
１１  基板（ＧａＡｓ基板、第１の基板）
１２  バッファ層
１３  ｎ型クラッド層（ｎ型ＧａＡｓ層）
１４  発光層
１５  ｐ型クラッド層（ｐ型ＧａＡｓ層）
１６  Ｎｉ薄膜
１７  ＧＺＯ膜（ガリウムドープ酸化亜鉛、透明導電膜）
１８  レジスト
１９  ｎ型電極
２０，２１  ｐ型電極
２２  ｐ−ＧａＡｓコンタクト層
２３  ＩＴＯ膜（透明導電膜）
２４  犠牲層
２５  薄膜半導体発光素子
２６  第２の基板（Ｓｉ基板）
【図１】
2018049965.tif 000003
【図２】
2018049965.tif 000004
【図３】
2018049965.tif 000005
【図４】
2018049965.tif 000006
【図５】
2018049965.tif 000007
【図６】
2018049965.tif 000008
【図７】
2018049965.tif 000009
【図８】
2018049965.tif 000010
【図９】
2018049965.tif 000011
【図１０】
2018049965.tif 000012
【図１１】
2018049965.tif 000013
【図１２】
2018049965.tif 000014
【図１３】
2018049965.tif 000015
【図１４】
2018049965.tif 000016
【図１５】
2018049965.tif 000017
【図１６】
2018049965.tif 000018
【図１７】
2018049965.tif 000019