【事件の表示】
　平成　２年特許願第　８４９８３号「画像処理装置」拒絶査定に対する審判事件［平成　３年１２月１７日出願公開、特開平　３−２８６６８１］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本願発明
　本願は、平成２年４月２日の出願であって、その請求項１に係る発明（以下、「本願発明」という。）は、平成１２年７月１７日付けの手続補正によって補正された明細書及び図面の記載からみて、その特許請求の範囲の第１項に記載された次のとおりのものである。
　
　「順次入力される注目画素データと周辺画素の誤差に基づき誤差拡散処理をして前記注目画素データの誤差を次の注目画素データの周辺画素の誤差とする画像処理装置において、
　ライトクロックに基づき前記周辺画素の誤差を順次記憶する記憶手段と、
　リードクロックに基づき前記記憶手段から前記周辺画素の誤差が順次読み出されたときに、前記周辺画素の誤差をマトリクス状に順次シフトして保持するように接続された複数の保持手段と、
　前記注目画素データの位置が、前記マトリクス中の所定の位置に対応するように、前記記憶手段からの読出しに対して、前記記憶手段への書き込みを所定画素分遅らせるように制御する手段と、
を備え、
　前記注目画素データと前記複数の保持手段から読み出された周辺画素の誤差に基づき誤差拡散処理を行うことを特徴とする画像処理装置。」
　
　なお、平成１１年１１月１日付けの手続補正は却下されその却下の決定は確定した。
　
２．引用刊行物
　これに対して、原審の拒絶の理由で引用した　特開平１−３０２９６０号公報（平成１年１２月６日出願公開）（以下、「引用例１」という。）には、図面と共に次の各記載がある。
　
（ア）「この発明は、誤差拡散法に基づいて、階調画素データを疑似階調２値画素データに変換する誤差拡散処理回路に関する。」（第２頁右上欄第６〜８行）
　
（イ）「まず、誤差拡散法によって階調画像データを疑似階調２値データに変換する原理について第１図を参照して説明する。
　画像を構成する多数の画素のうちの１つに着目し、これを注目画素（第１図において×で示されている）ということにする。注目画素の輝度をｆｍｎで表わす。この輝度データは複数段階の階調によって表わされる。たとえばｆｍｎは２５６段階（レベル）すなわち８ビットで表現される。ｍ，ｎはそれぞれ画素のＸ，Ｙ座標である。
　この注目画素データｆｍｎは注目画素の周辺に生じた誤差ｅｍ−ｋ，ｎ−ｌを考慮して補正値ｆｍｎ′に変換される。既に誤差拡散法によって処理された画素についての誤差データは誤差メモリにストアされている。」（第３頁左下欄第１５行〜同頁右下欄第９行）
　なお、印刷の都合上、ｆｍｎに付されているアッパーラインは、ダッシュ記号に置き換え、丸で囲まれた×記号は、単なる×記号に置き換えた。
　
（ウ）「第２図は誤差拡散処理回路の概略構成を示すものである。（中略）この誤差データは誤差メモリ１３に転送されて対応記憶場所に記憶される。また誤差データはエラーフィルタ回路１４にも転送される。」（第４頁右上欄第１４行〜同頁右下欄第１行）
　
（エ）「第２図に示す誤差拡散処理回路は、一定の周期で順次入力する原画像画素データに対して、同じ周期で上述した誤差拡散処理すなわち疑似階調２値画像データの作成処理を行う。したがって、エラー・フィルタ回路１４もまた上記の一定周期で誤差の総和演算処理を行う。」（第５頁左下欄第１２〜１７行）
　
（オ）「第７図はエラー・フィルタ回路１４の具体的構成の一例を示している。この回路では誤差データの転送を行なうための制御ライン、その他の制御ラインの図示が省略されている。
　エラー・フィルタ回路１４は、６個のレジスタ２２〜２６，２８と５個の加算器３１〜３５とを備えている。６個のレジスタ２２〜２６，２８をそれぞれＢ，Ｃ，Ｄ，Ｅ，Ｆ，Ｈレジスタと呼ぶことにする。これらのレジスタは、注目画素の周辺の６個の画素における誤差データとそれぞれ一時的に記憶するものであり、分りやすくするために、第１図に示す誤差メモリ上の画素の配置と同じ配置で６個のＢ，Ｃ，Ｄ，Ｅ，Ｆ，Ｈレジスタが図示されているとともに、画素を示すＰｋ，ｌの符号が各レジスタ内にカッコ書きで示されている。
　先行する１つ前の処理周期で算出された誤差はＢレジスタ２２に直接に転送されてストアされている。Ｂレジスタ２２にストアされていた誤差データはＣレジスタ２３に転送されている。また、Ｄ，Ｅレジスタ２４，２５のそれぞれストアされていた誤差データはＥ，Ｆレジスタ２５，２６にそれぞれ転送されてストアされている。さらに、Ｄ，Ｈレジスタ２４，２８に対応する画素のデータが誤差メモリ１３から読出されこれらのレジスタにそれぞれストアされている。
　この状態で、Ｂレジスタ２２の誤差データが第６図（Ａ）に示した結線によって１／４に割算されて加算器３１に入力するとともに、Ｃレジスタ２３の誤差データが第６図（Ｂ）に示した結線によって１／８に割算されて加算器３１に与えられ、加算器３１においてＢ／４＋Ｃ／８の加算処理が行なわれる（ここでＢ，ＣはＢ，Ｃレジスタの誤差データを表わす、以下同じ）。
　同じように加算器３２でＤ／８＋Ｅ／４の加算が、加算器３３でＦ／８＋Ｈ／８の加算がそれぞれ行なわれる。
　そして、加算器３１と３２の加算結果が加算器３４で加算され、加算器３３と３４の加算結果が加算器３５で加算されることにより、誤差の総和が加算器３５から出力される。
　エラー・フィルタ回路１４から出力される誤差の総和と入力する原画像画素データとの加算処理が加算器１１で行なわれ、補正値データとともに注目画素の誤差データが生成されるのは上述したとおりである。
　そして今回の周期において入力する原画像画素データについての誤差データが生成されると、上述したようにＢレジスタ２２のデータがＣレジスタ２３に転送されたのち、この新たな誤差データがＢレジスタ２２に転送されてストアされるのは上述した通りである。またＤ，Ｅレジスタ２４，２５のデータがＥ，Ｆレジスタ２５，２６にそれぞれ転送され、Ｄ，Ｈレジスタ２４，２８には次の対応する画素の誤差データが誤差メモリ１３から読出されてセットされる。
　このように、処理周期ごとにレジスタ間のデータの転送によって誤差データの更新を行なっているので、誤差メモリ１３から読出すべき誤差データはＤ，Ｈレジスタにストアすべきもので足り、誤差メモリ１３からのデータ読出し時間を短縮して処理速度を向上させることができる。
　波線で示したようにＨレジスタ２８の前段にＧレジスタ２７を設け、１画素分先の画素の誤差データを誤差メモリ１３から読出してＧレジスタ２７に転送するようにしてもよい。このようにすると、Ｄレジスタ２４とＧレジスタ２７に転送すべき誤差データの誤差メモリにおけるＹ方向アドレスが一致するので、アドレス指定処理を簡略化することができる。」（第５頁左下欄第１８行〜第６頁左下欄第６行）
　
３．対比
　本願発明と引用例１に記載された発明とを対比する。
　引用例１には、
　「この発明は、誤差拡散法に基づいて、階調画素データを疑似階調２値画素データに変換する誤差拡散処理回路に関する。」（前記（ア）参照。）、
　「画像を構成する多数の画素のうちの１つに着目し、これを注目画素（第１図において×で示されている）ということにする。注目画素の輝度をｆｍｎで表わす。この輝度データは複数段階の階調によって表わされる。たとえばｆｍｎは２５６段階（レベル）すなわち８ビットで表現される。ｍ，ｎはそれぞれ画素のＸ，Ｙ座標である。
　この注目画素データｆｍｎは注目画素の周辺に生じた誤差ｅｍ−ｋ，ｎ−ｌを考慮して補正値ｆｍｎ′に変換される。」（前記（イ）参照。）、及び
　「第２図に示す誤差拡散処理回路は、一定の周期で順次入力する原画像画素データに対して、同じ周期で上述した誤差拡散処理すなわち疑似階調２値画像データの作成処理を行う。したがって、エラー・フィルタ回路１４もまた上記の一定周期で誤差の総和演算処理を行う。」（前記（エ）参照。）
と記載されているから、
　引用例１に記載された発明は、順次入力される注目画素データと周辺画素の誤差に基づき誤差拡散処理をして前記注目画素データの誤差を次の注目画素データの周辺画素の誤差とする画像処理装置に係るものである。
　また、引用例１には、
　「誤差拡散法によって処理された画素についての誤差データは誤差メモリにストアされている。」（前記（イ）参照。）、及び
　「この誤差データは誤差メモリ１３に転送されて対応記憶場所に記憶される。また誤差データはエラーフィルタ回路１４にも転送される。」（前記（ウ）参照。）
と記載されており、
　そして、メモリに対する書き込みはライトクロックにより行い、読出しはリードクロックにより行うことは、当業者には自明な技術常識であるから、引用例１に記載された「誤差メモリ１３」は、本願発明の「周辺画素の誤差を順次記憶する記憶手段」に相当することは明かである。
　
　さらに、引用例１には、
　「第７図はエラー・フィルタ回路１４の具体的構成の一例を示している。この回路では誤差データの転送を行なうための制御ライン、その他の制御ラインの図示が省略されている。
　エラー・フィルタ回路１４は、６個のレジスタ２２〜２６，２８と５個の加算器３１〜３５とを備えている。６個のレジスタ２２〜２６，２８をそれぞれＢ，Ｃ，Ｄ，Ｅ，Ｆ，Ｈレジスタと呼ぶことにする。これらのレジスタは、注目画素の周辺の６個の画素における誤差データとそれぞれ一時的に記憶するものであり、分りやすくするために、第１図に示す誤差メモリ上の画素の配置と同じ配置で６個のＢ，Ｃ，Ｄ，Ｅ，Ｆ，Ｈレジスタが図示されているとともに、画素を示すＰｋ，ｌの符号が各レジスタ内にカッコ書きで示されている。」（前記（オ）参照。）
と記載されており、
　そして、６個のレジスタＢ，Ｃ，Ｄ，Ｅ，Ｆ，Ｈの動作からみて（前記（オ）参照。）、引用例１に記載された発明における「注目画素の周辺の６個の画素における誤差データをそれぞれ一時的に記憶する６個のレジスタＢ，Ｃ，Ｄ，Ｅ，Ｆ，Ｈ」は、本願発明の「周辺画素の誤差をマトリクス状に順次シフトして保持するように接続された複数の保持手段」に相当することは明かである。
　
　そうすると、本願発明と引用例１に記載された発明とは、
　「順次入力される注目画素データと周辺画素の誤差に基づき誤差拡散処理をして前記注目画素データの誤差を次の注目画素データの周辺画素の誤差とする画像処理装置において、
　ライトクロックに基づき前記周辺画素の誤差を順次記憶する記憶手段と、
　リードクロックに基づき前記記憶手段から前記周辺画素の誤差が順次読み出されれたときに、前記周辺画素の誤差をマトリクス状に順次シフトして保持するように接続された複数の保持手段と、
　前記注目画素データの位置が、前記マトリクス中の所定の位置に対応するように、前記記憶手段からの読出しに対して、前記記憶手段への書き込みを制御する手段と、
を備え、
　前記注目画素データと前記複数の保持手段から読み出された周辺画素の誤差に基づき誤差拡散処理を行うことを特徴とする画像処理装置。」
である点で一致し、次の点で相違する。　　　　（相違点）
　本願発明は、前記記憶手段からの読み出しに対して、前記記憶手段への書き込みを所定画素分遅らせるように制御しているのに対し、引用例１に記載された発明は、誤差メモリ１３の読み出しに対して書き込みを所定画素分遅らせるように制御することを明示しない点。
　
４．当審の判断
　前記相違点について判断する。
　記憶手段からの読み出しに対して、記憶手段への書き込みを所定画素分遅らせるようにすることは、当技術分野においては、当業者に周知慣用されている技術事項である。
　例えば、特開昭６３−３５０９１号公報には、
　「第３図は、第１図実施例における誤差格納メモリー１７の詳細ブロック図である。減算器１６で計算された注目画素における誤差は、端子３０１から供給され、図に示す様に１ラインより２画素少ない遅延素子３２Ａおよび３２Ｂと１画素遅延素子３１Ａから３１Ｊとからなるメモリーによって各々遅延され、端子３０２から３１３に出力される。これらの端子に出力される誤差は第５図に示す斜線の注目画素の周囲に端子番号をつけて図示した位置関係になっている。」（第３頁左上欄第２０行〜同頁右上欄第９行）と記載されており、この記載によれば、遅延素子３２Ａ，３２Ｂは、１ラインより２画素少ない遅延を与える遅延素子（１ライン分のメモリー）であり、
　上記記載及び第３，５図に開示された事項は、遅延素子３２Ａと３１Ｂからなる誤差格納メモリーからの読み出しに対して同メモリーへの書き込みを所定画素分遅らせる（１ラインより２画素少ない遅延）ことを明示するものである。
　なお、同様の技術的趣旨は、特開昭６２−１３９４７２号公報にも記載されている。必要ならば参照されたい。
　そして、あらかじめ遅延数（所定数）を一律に定めておけば、その遅延数にあった処理だけしかできない不便さがあるため、汎用性を持たせるためために所定数を変えられるようにする、すなわち制御するようにすることは、技術常識内のことにすぎないものと認められるから、周辺回路の誤差を順次記憶する記憶手段からの読み出しに対して、同記憶手段への書き込みを所定画素数分遅らせるように制御することは、周知慣用されている技術事項に基いて当業者が適宜なし得ることである。
　
５．むすび
　以上のとおり、本願発明は、引用例１に記載された発明と周知技術とに基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　よって、結論のとおり審決する。