【手続補正書】
【提出日】平成26年12月15日(2014.12.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
システムであって、
物理記憶サイズおよび論理配置を有するコンピュータメモリと、
前記コンピュータメモリ内に配置されたコンポーネントリソースアフィニティテーブルと、
前記コンピュータメモリに接続された中央処理ユニット（ＣＰＵ）であって、いくつかの発見可能なプロパティを有し、１つ以上の命令の実行に応じて、前記ＣＰＵ、アクセラレーテッド処理デバイスおよび前記メモリの前記発見可能なプロパティのうち、少なくとも１つを提供するように構成されたＣＰＵと、
前記コンピュータメモリに接続されたアクセラレーテッド処理デバイス（ＡＰＤ）であって、いくつかの発見可能なプロパティを有し、ＡＰＤローカルメモリに接続されているＡＰＤと、
前記コンピュータメモリに接続されたメモリ管理ユニットであって、前記ＣＰＵおよび前記アクセラレーテッド処理デバイスに共有されるメモリ管理ユニットとを備え、
前記システムは、オペレーティングシステムを実行するように構成されており、
前記発見可能なプロパティは、前記ＣＰＵおよび前記ＡＰＤに対する演算タスクのスケジューリングおよび分散に関連しており、前記オペレーティングシステムが別々に管理する前記コンピュータメモリまたは前記ＡＰＤローカルメモリのコヒーレントアクセス範囲および非コヒーレントアクセス範囲を開示する、
システム。
【請求項２】
前記発見されたプロパティをエンコードし、前記エンコードされたプロパティをメモリテーブル内に記憶するロジックをさらに備える、
請求項１に記載のシステム。
【請求項３】
前記メモリテーブルは、前記コンピュータメモリ内に常駐する、
請求項２に記載のシステム。
【請求項４】
アクセラレーテッド処理デバイスローカルメモリをさらに備え、
前記アクセラレーテッド処理デバイスローカルメモリの前記プロパティは、前記メモリテーブル内に記憶されている、
請求項２に記載のシステム。
【請求項５】
前記発見可能なプロパティは、システムトポロジー情報をさらに含む、
請求項１に記載のシステム。
【請求項６】
組み合わせた中央処理ユニット（ＣＰＵ）およびアクセラレーテッド処理デバイス（ＡＰＤ）アーキテクチャシステムを作動する方法であって、
システムトポロジー情報を発見するステップと、
１つ以上のＣＰＵ計算コアのプロパティを発見するステップと、
１つ以上のアクセラレーテッド処理デバイス計算コアのプロパティを発見するステップと、
１つ以上の補助コンポーネントのプロパティを発見するステップと、
システムメモリのプロパティを発見するステップと、
アクセラレーテッド処理デバイスローカルメモリが存在する場合に、前記アクセラレーテッド処理デバイスローカルメモリのプロパティを発見するステップと、
タイプ、幅、速度、コヒーレンスおよびレイテンシのうち１つ以上を含むデータパスのプロパティを発見するステップと、
１つ以上の情報構造のうち少なくとも１つに情報を記憶するステップであって、前記１つ以上の情報構造は、コンポーネントリソースアフィニティテーブルを含み、前記記憶された情報は、前記発見されたプロパティの少なくとも１つを表す、ステップとを含む、
方法。
【請求項７】
前記発見されたプロパティは、前記組み合わせたＣＰＵ／ＡＰＤアーキテクチャシステム内の複数の演算リソースのうち１つ以上に対する演算タスクのスケジューリングに関連している、
請求項６に記載の方法。
【請求項８】
複数の演算リソースのうち少なくとも１つによって１つ以上の命令を実行するステップであって、前記命令の実行は、前記１つ以上の命令を実行する前記演算リソースの１つ以上のレジスタ内の情報、または前記演算リソースに接続されたメモリの１つ以上のメモリ位置内の情報を提供するステップをさらに含む、
請求項６に記載の方法。
【請求項９】
少なくとも１つのハードウェアリソースの追加または除去を検出した後に、１つ以上の前記発見するステップを繰り返し行うステップをさらに含む、
請求項６に記載の方法。
【請求項１０】
前記発見されたプロパティのうち少なくとも１つをエンコードするステップをさらに含む、
請求項６に記載の方法。
【請求項１１】
組み合わせた中央処理ユニット（ＣＰＵ）およびアクセラレーテッド処理デバイス（ＡＰＤ）アーキテクチャシステムを作動する方法であって、
組み合わせたＣＰＵ／ＡＰＤアーキテクチャシステムの作動により、組み合わせたＣＰＵ／ＡＰＤアーキテクチャシステム内の演算タスクのスケジューリングおよび分散に関連するプロパティを発見するステップと、
１つ以上の情報構造のうち少なくとも１つに情報を記憶するステップであって、前記１つ以上の情報構造は、コンポーネントリソースアフィニティテーブルを含み、前記記憶された情報は、前記発見されたプロパティの少なくとも１つを表すステップと、
前記組み合わせたＣＰＵ／ＡＰＤアーキテクチャシステムの作動により、１つ以上のハードウェアリソースが、前記組み合わせたＣＰＵ／ＡＰＤアーキテクチャシステムに追加されたか否かを動的に判断するステップと、
１つ以上のハードウェアリソースが、前記組み合わせたＣＰＵ／ＡＰＤアーキテクチャシステムに追加または削除されたことを判断した後に、前記組み合わせたＣＰＵ／ＡＰＤアーキテクチャシステムの作動により、前記組み合わせたＣＰＵ／ＡＰＤシステム内の演算タスクのスケジューリングおよび分散に関連する少なくとも１つのプロパティを発見するステップと、を含む、
方法。
【請求項１２】
ハードウェアリソースの追加は、前記ハードウェアリソースを、前記組み合わせたＣＰＵ／ＡＰＤアーキテクチャシステムにホットプラグすることを含む、
請求項１１に記載の方法。
【請求項１３】
ハードウェアリソースの追加は、ファームウェアまたはソフトウェアのアクションによって、前記ハードウェアリソースを有効にすることを含む、
請求項１１に記載の方法。
【請求項１４】
ハードウェアリソースの削除は、前記組み合わせたＣＰＵ／ＡＰＤアーキテクチャシステムから前記ハードウェアリソースを物理的に削除することを含む、
請求項１１に記載の方法。
【請求項１５】
ハードウェアリソースの削除は、ファームウェアまたはソフトウェアのアクションにより前記ハードウェアリソースを無効にすることを含む、
請求項１１に記載の方法。
【請求項１６】
前記プロパティは、組み合わせたＣＰＵ／ＡＰＤアーキテクチャシステムのコンポーネントの存在と、１つ以上の前記コンポーネント間の相互接続と、前記コンポーネントの１つ以上の属性とを含む、
請求項１１に記載の方法。
【請求項１７】
前記プロパティは、コアの数、キャッシュの数、キャッシュアフィニティ、階層およびレイテンシ、ＴＬＢ、ＦＰＵ、実行状態、電力状態のうち１つ以上を含む、
請求項１１に記載の方法。
【請求項１８】
前記プロパティは、ＳＩＭＤサイズ、ＳＩＭＤ配置、ローカルデータストアアフィニティ、ワークキュープロパティ、ＩＯＭＭＵアフィニティ、ハードウェアコンテキストメモリサイズのうち１つ以上を含む、
請求項１１に記載の方法。
【請求項１９】
前記プロパティは、バススイッチ、メモリコントローラチャネルおよびバンクのうち１つ以上を含む、
請求項１１に記載の方法。
【請求項２０】
前記プロパティは、システムメモリおよびアクセラレーテッド処理デバイスローカルメモリのコヒーレントアクセス範囲および非コヒーレントアクセス範囲を含む、
請求項１１に記載の方法。
【請求項２１】
前記プロパティは、システムメモリおよびアクセラレーテッド処理デバイスローカルメモリの属性を含む、
請求項１１に記載の方法。
【請求項２２】
システムトポロジー情報を発見するステップをさらに含む、
請求項１１に記載の方法。
【請求項２３】
前記組み合わせたＣＰＵ／ＡＰＤアーキテクチャシステムの作動により、１つ以上のハードウェアリソースが、前記組み合わせたＣＰＵ／ＡＰＤアーキテクチャシステムから削除されたか否かを判断するステップをさらに含む、
請求項１１に記載の方法。