(57)【要約】【課題】  さらなる薄型化および信頼性の向上を図ることが可能な半導体装置およびその製造方法を提供する。【解決手段】  厚さ方向Ｚにおいて互いに反対側を向く素子主面１２１および素子裏面１２２を有する第１半導体素子１２と、素子主面１２１から厚さ方向Ｚに沿って延出する第１柱状体１３と、第１柱状体１３に導通する配線層２１と、配線層２１に搭載された第２半導体素子２３と、配線層２１に導通し、かつ平面視において第１柱状体１３とは離間して配置されるとともに、厚さ方向Ｚに沿って延出する第２柱状体２２と、第１半導体素子１２、第１柱状体１３、配線層２１および第２半導体素子２３を覆う封止樹脂３と、を備え、第２柱状体２２は、厚さ方向Ｚに沿う側面２２１と、側面２２１に交差する端面２２２と、を有し、側面２２１が封止樹脂３に覆われ、端面２２２が封止樹脂３から露出している。【選択図】  図１
2018088505.tif 000002
【特許請求の範囲】
【請求項１】
厚さ方向において互いに反対側を向く素子主面および素子裏面を有する第１半導体素子と、
前記素子主面から前記第１半導体素子の厚さ方向に沿って延出する第１柱状体と、
前記第１柱状体に導通する配線層と、
前記配線層に搭載された第２半導体素子と、
前記配線層に導通し、かつ平面視において前記第１柱状体とは離間して配置されるとともに、前記第１半導体素子の厚さ方向に沿って延出する第２柱状体と、
前記第１半導体素子、前記第１柱状体、前記配線層および前記第２半導体素子を覆う封止樹脂と、を備え、
前記第２柱状体は、前記第１半導体素子の厚さ方向に沿う側面と、前記側面に交差する端面と、を有し、
前記側面が前記封止樹脂に覆われ、前記端面が前記封止樹脂から露出していることを特徴とする、半導体装置。
【請求項２】
前記封止樹脂は、前記第１半導体素子の前記素子裏面と同方向を向く樹脂裏面と、前記樹脂裏面とは反対側を向く第１接合面と、を有する第１封止樹脂と、
前記第１半導体素子の前記素子主面と同方向を向く樹脂主面と、前記樹脂主面とは反対側を向き、かつ前記第１接合面に接する第２接合面と、を有する第２封止樹脂と、を含み、
前記第１封止樹脂は、前記第１半導体素子および前記第１柱状体を覆い、
前記第２封止樹脂は、前記配線層および前記第２半導体素子を覆っている、請求項１に記載の半導体装置。
【請求項３】
前記第１封止樹脂および前記第２封止樹脂は、ともにエポキシ樹脂を主剤とした合成樹脂である、請求項２に記載の半導体装置。
【請求項４】
前記第１封止樹脂の前記樹脂裏面に接して配置され、かつ絶縁体である保護層を備える、請求項２または３に記載の半導体装置。
【請求項５】
前記保護層は、ポリイミドから構成される、請求項４に記載の半導体装置。
【請求項６】
前記保護層と前記第１半導体素子との間に介在する接着層を備える、請求項４または５に記載の半導体装置。
【請求項７】
前記第２柱状体の前記側面が前記第２封止樹脂に覆われ、前記第２柱状体の前記端面が前記第２封止樹脂の前記樹脂主面から露出している、請求項２ないし６のいずれかに記載の半導体装置。
【請求項８】
前記第２柱状体の前記側面が前記第１封止樹脂に覆われ、前記第２柱状体の前記端面が前記保護層に形成された開口部から露出している、請求項４ないし６のいずれかに記載の半導体装置。
【請求項９】
前記配線層は、互いに積層された下地層およびめっき層から構成され、
前記下地層は、前記第１柱状体および前記第１封止樹脂の前記第１接合面に接し、かつ前記めっき層よりも厚さが薄く設定されている、請求項２ないし８のいずれかに記載の半導体装置。
【請求項１０】
前記下地層は、前記第１柱状体および前記第１封止樹脂の前記第１接合面に接する第１下地層と、前記第１下地層と前記めっき層との間に介在する第２下地層と、を含み、
前記第２下地層および前記めっき層は、ともに同一の材料から構成される、請求項９に記載の半導体装置。
【請求項１１】
前記第２下地層および前記めっき層は、ともにＣｕから構成される、請求項１０に記載の半導体装置。
【請求項１２】
前記第１下地層は、Ｔｉから構成される、請求項１０または１１に記載の半導体装置。
【請求項１３】
前記第２柱状体は、前記第２下地層および前記めっき層と同一の材料から構成される、請求項１０ないし１２のいずれかに記載の半導体装置。
【請求項１４】
前記第２半導体素子と前記配線層との間に介在する接合層を備える、請求項１ないし１３のいずれかに記載の半導体装置。
【請求項１５】
前記接合層は、互いに積層されたＮｉ層およびＳｎを含む合金層から構成される、請求項１４に記載の半導体装置。
【請求項１６】
前記接合層の周囲を取り囲み、かつ絶縁体である枠状体を備える、請求項１４または１５に記載の半導体装置。
【請求項１７】
前記枠状体は、ポリイミドから構成される、請求項１６に記載の半導体装置。
【請求項１８】
前記第２柱状体の前記端面に接し、かつ外部に露出するパッド層を備える、請求項１ないし１７のいずれかに記載の半導体装置。
【請求項１９】
前記パッド層は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成される、請求項１８に記載の半導体装置。
【請求項２０】
前記配線層に搭載された受動素子を備える、請求項１ないし１９のいずれかに記載の半導体装置。
【請求項２１】
厚さ方向において互いに反対側を向く素子主面および素子裏面を有し、かつ前記素子主面から厚さ方向に沿って延出する第１柱状体が形成された第１半導体素子を準備する工程と、
前記素子裏面が基材に対向するように、前記基材に前記第１半導体素子を搭載する工程と、
前記第１半導体素子および前記第１柱状体を覆う第１封止樹脂を形成する工程と、
前記第１柱状体および前記第１封止樹脂に接する配線層を形成する工程と、
前記配線層に第２半導体素子を搭載する工程と、
前記第１封止樹脂に接し、かつ前記配線層および前記第２半導体素子を覆う第２封止樹脂を形成する工程と、
前記基材を除去する工程と、を備え、
前記配線層を形成する工程では、前記基材の厚さ方向に沿って延出する第２柱状体を形成する工程を含み、
前記第２封止樹脂を形成する工程では、前記第２柱状体には、前記基材の厚さ方向に交差し、かつ前記第２封止樹脂から露出する端面が形成されていることを特徴とする、半導体装置の製造方法。
【請求項２２】
前記第２封止樹脂を形成する工程と前記基材を除去する工程との間に、前記第２封止樹脂から露出した前記第２柱状体の前記端面に接するパッド層を無電解めっきにより形成する工程を備える、請求項２１に記載の半導体装置の製造方法。
【請求項２３】
前記第１半導体素子を準備する工程と、前記第１半導体素子を搭載する工程との間に、前記基材を覆い、かつ前記第１半導体素子の前記素子裏面に対向する保護層を塗布により形成する工程を備える、請求項２２に記載の半導体装置の製造方法。
【請求項２４】
厚さ方向において互いに反対側を向く素子主面および素子裏面を有し、かつ前記素子主面から厚さ方向に沿って延出する第１柱状体が形成された第１半導体素子を準備する工程と、
基材を覆い、かつ開口部を有する保護層を形成する工程と、
前記開口部から前記基材の厚さ方向に沿って延出する第２柱状体を前記基材に形成する工程と、
前記素子裏面が前記保護層に対向するように、前記保護層に前記第１半導体素子を搭載する工程と、
前記第１半導体素子、前記第１柱状体および前記第２柱状体を覆う第１封止樹脂を形成する工程と、
前記第１柱状体、前記第２柱状体および前記第１封止樹脂に接する配線層を形成する工程と、
前記配線層に第２半導体素子を搭載する工程と、
前記第１封止樹脂に接し、かつ前記配線層および前記第２半導体素子を覆う第２封止樹脂を形成する工程と、
前記基材を除去する工程と、を備え、
前記基材を除去する工程では、前記基材の厚さ方向に交差し、かつ前記保護層の前記開口部から露出する端面が前記第２柱状体に現れることを特徴とする、半導体装置の製造方法。
【請求項２５】
前記基材を除去する工程の後に、前記保護層の前記開口部から露出した前記第２柱状体の前記端面に接するパッド層を無電解めっきにより形成する工程を備える、請求項２４に記載の半導体装置の製造方法。
【請求項２６】
前記保護層を形成する工程では、前記基材と前記保護層との間に介在し、かつ前記保護層の前記開口部から露出する柱状体下地層をスパッタリング法により形成する工程を含む、請求項２５に記載の半導体装置の製造方法。
【請求項２７】
前記保護層を形成する工程では、フォトリソグラフィにより前記保護層が形成される、請求項２６に記載の半導体装置の製造方法。
【請求項２８】
前記第２柱状体を形成する工程では、電解めっきにより前記第２柱状体が形成される、請求項２６または２７に記載の半導体装置の製造方法。
【請求項２９】
前記基材を除去する工程では、前記基材とともに前記柱状体下地層が除去される、請求項２６ないし２８のいずれかに記載の半導体装置の製造方法。
【請求項３０】
前記配線層を形成する工程では、前記第１柱状体および前記第１封止樹脂に接する配線下地層をスパッタリング法により形成する工程と、前記配線下地層に接するめっき層を電解めっきにより形成する工程と、を含む、請求項２１ないし２９のいずれかに記載の半導体装置の製造方法。
【請求項３１】
前記配線層を形成する工程では、前記めっき層を形成した後に、前記めっき層に接し、かつ前記第２半導体素子を搭載する接合層を電解めっきにより形成する工程を含む、請求項３０に記載の半導体装置の製造方法。
【請求項３２】
前記配線層を形成する工程では、前記めっき層に接し、かつ前記接合層の周囲を取り囲む枠状体をフォトリソグラフィにより形成する工程を含む、請求項３１に記載の半導体装置の製造方法。
【請求項３３】
前記第２半導体素子を搭載する工程では、前記第２半導体素子とともに前記配線層に受動素子が搭載される、請求項２１ないし３２のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体素子を積層させて搭載したパッケージ・オン・パッケージ形式の半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年における電子機器の小型化および高機能化に伴い、半導体装置の小型化および機能の高度化が進められている。こうした半導体装置の一つに、複数の半導体素子を積層させて搭載したパッケージ・オン・パッケージ（ＰＯＰ：Package on Package）形式の半導体装置がある。
【０００３】
ここで、特許文献１にパッケージ・オン・パッケージ形式の半導体装置が開示されている。当該半導体装置は、第１基板に搭載された第１半導体素子と、第１基板の上部に位置する第２基板に搭載された第２半導体素子と、第１基板と第２基板との間に介在するはんだボールを備える。第１基板と第２基板とは、はんだボールを介して相互に導通している。また、第１基板の下面には、電子機器の回路基板に当該半導体装置を接続するはんだボールが別途配置されている。
【０００４】
特許文献１に開示されている半導体装置は、第１半導体素子を搭載する第１基板と、第２半導体素子を搭載する第２基板を備える。このような構成によると、半導体装置の厚さを縮小する上で、これらの基板の存在が当該長さを縮小することの妨げとなり、当該半導体装置のさらなる薄型化が困難となる。また、当該半導体装置においては、第１基板と第２基板との間に介在するはんだボールは外部に露出した構成となっている。このような構成によると、半導体装置を回路基板に実装する際、熱衝撃によって当該はんだボールが溶融し、当該半導体装置の内部における導通経路に障害が発生するおそれがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−８０６０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は上述の事情に鑑み、さらなる薄型化および信頼性の向上を図ることが可能な半導体装置およびその製造方法を提供することをその課題とする。
【課題を解決するための手段】
【０００７】
本発明の第１の側面によって提供される半導体装置は、厚さ方向において互いに反対側を向く素子主面および素子裏面を有する第１半導体素子と、前記素子主面から前記第１半導体素子の厚さ方向に沿って延出する第１柱状体と、前記第１柱状体に導通する配線層と、前記配線層に搭載された第２半導体素子と、前記配線層に導通し、かつ平面視において前記第１柱状体とは離間して配置されるとともに、前記第１半導体素子の厚さ方向に沿って延出する第２柱状体と、前記第１半導体素子、前記第１柱状体、前記配線層および前記第２半導体素子を覆う封止樹脂と、を備え、前記第２柱状体は、前記第１半導体素子の厚さ方向に沿う側面と、前記側面に交差する端面と、を有し、前記側面が前記封止樹脂に覆われ、前記端面が前記封止樹脂から露出していることを特徴としている。
【０００８】
本発明の実施において好ましくは、前記封止樹脂は、前記第１半導体素子の前記素子裏面と同方向を向く樹脂裏面と、前記樹脂裏面とは反対側を向く第１接合面と、を有する第１封止樹脂と、前記第１半導体素子の前記素子主面と同方向を向く樹脂主面と、前記樹脂主面とは反対側を向き、かつ前記第１接合面に接する第２接合面と、を有する第２封止樹脂と、を含み、前記第１封止樹脂は、前記第１半導体素子および前記第１柱状体を覆い、前記第２封止樹脂は、前記配線層および前記第２半導体素子を覆っている。
【０００９】
本発明の実施において好ましくは、前記第１封止樹脂および前記第２封止樹脂は、ともにエポキシ樹脂を主剤とした合成樹脂である。
【００１０】
本発明の実施において好ましくは、前記第１封止樹脂の前記樹脂裏面に接して配置され、かつ絶縁体である保護層を備える。
【００１１】
本発明の実施において好ましくは、前記保護層は、ポリイミドから構成される。
【００１２】
本発明の実施において好ましくは、前記保護層と前記第１半導体素子との間に介在する接着層を備える。
【００１３】
本発明の実施において好ましくは、前記第２柱状体の前記側面が前記第２封止樹脂に覆われ、前記第２柱状体の前記端面が前記第２封止樹脂の前記樹脂主面から露出している。
【００１４】
本発明の実施において好ましくは、前記第２柱状体の前記側面が前記第１封止樹脂に覆われ、前記第２柱状体の前記端面が前記保護層に形成された開口部から露出している。
【００１５】
本発明の実施において好ましくは、前記配線層は、互いに積層された下地層およびめっき層から構成され、前記下地層は、前記第１柱状体および前記第１封止樹脂の前記第１接合面に接し、かつ前記めっき層よりも厚さが薄く設定されている。
【００１６】
本発明の実施において好ましくは、前記下地層は、前記第１柱状体および前記第１封止樹脂の前記第１接合面に接する第１下地層と、前記第１下地層と前記めっき層との間に介在する第２下地層と、を含み、前記第２下地層および前記めっき層は、ともに同一の材料から構成される。
【００１７】
本発明の実施において好ましくは、前記第２下地層および前記めっき層は、ともにＣｕから構成される。
【００１８】
本発明の実施において好ましくは、前記第１下地層は、Ｔｉから構成される。
【００１９】
本発明の実施において好ましくは、前記第２柱状体は、前記第２下地層および前記めっき層と同一の材料から構成される。
【００２０】
本発明の実施において好ましくは、前記第２半導体素子と前記配線層との間に介在する接合層を備える。
【００２１】
本発明の実施において好ましくは、前記接合層は、互いに積層されたＮｉ層およびＳｎを含む合金層から構成される。
【００２２】
本発明の実施において好ましくは、前記接合層の周囲を取り囲み、かつ絶縁体である枠状体を備える。
【００２３】
本発明の実施において好ましくは、前記枠状体は、ポリイミドから構成される。
【００２４】
本発明の実施において好ましくは、前記第２柱状体の前記端面に接し、かつ外部に露出するパッド層を備える。
【００２５】
本発明の実施において好ましくは、前記パッド層は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成される。
【００２６】
本発明の実施において好ましくは、前記配線層に搭載された受動素子を備える。
【００２７】
本発明の第２の側面によって提供される半導体装置の製造方法は、厚さ方向において互いに反対側を向く素子主面および素子裏面を有し、かつ前記素子主面から厚さ方向に沿って延出する第１柱状体が形成された第１半導体素子を準備する工程と、前記素子裏面が基材に対向するように、前記基材に前記第１半導体素子を搭載する工程と、前記第１半導体素子および前記第１柱状体を覆う第１封止樹脂を形成する工程と、前記第１柱状体および前記第１封止樹脂に接する配線層を形成する工程と、前記配線層に第２半導体素子を搭載する工程と、前記第１封止樹脂に接し、かつ前記配線層および前記第２半導体素子を覆う第２封止樹脂を形成する工程と、前記基材を除去する工程と、を備え、前記配線層を形成する工程では、前記配線層を形成する工程では、前記基材の厚さ方向に沿って延出する第２柱状体を形成する工程を含み、前記第２封止樹脂を形成する工程では、前記第２柱状体には、前記基材の厚さ方向に交差し、かつ前記第２封止樹脂から露出する端面が形成されていることを特徴としている。
【００２８】
本発明の実施において好ましくは、前記第２封止樹脂を形成する工程と前記基材を除去する工程との間に、前記第２封止樹脂から露出した前記第２柱状体の前記端面に接するパッド層を無電解めっきにより形成する工程を備える。
【００２９】
本発明の実施において好ましくは、前記第１半導体素子を準備する工程と、前記第１半導体素子を搭載する工程との間に、前記基材を覆い、かつ前記第１半導体素子の前記素子裏面に対向する保護層を塗布により形成する工程を備える。
【００３０】
本発明の第３の側面によって提供される半導体装置の製造方法は、厚さ方向において互いに反対側を向く素子主面および素子裏面を有し、かつ前記素子主面から厚さ方向に沿って延出する第１柱状体が形成された第１半導体素子を準備する工程と、基材を覆い、かつ開口部を有する保護層を形成する工程と、前記開口部から前記基材の厚さ方向に沿って延出する第２柱状体を前記基材に形成する工程と、前記素子裏面が前記保護層に対向するように、前記保護層に前記第１半導体素子を搭載する工程と、前記第１半導体素子、前記第１柱状体および前記第２柱状体を覆う第１封止樹脂を形成する工程と、前記第１柱状体、前記第２柱状体および前記第１封止樹脂に接する配線層を形成する工程と、前記配線層に第２半導体素子を搭載する工程と、前記第１封止樹脂に接し、かつ前記配線層および前記第２半導体素子を覆う第２封止樹脂を形成する工程と、前記基材を除去する工程と、を備え、前記基材を除去する工程では、前記基材の厚さ方向に交差し、かつ前記保護層の前記開口部から露出する端面が前記第２柱状体に現れることを特徴としている。
【００３１】
本発明の実施において好ましくは、前記基材を除去する工程の後に、前記保護層の前記開口部から露出した前記第２柱状体の前記端面に接するパッド層を無電解めっきにより形成する工程を備える。
【００３２】
本発明の実施において好ましくは、前記保護層を形成する工程では、前記基材と前記保護層との間に介在し、かつ前記保護層の前記開口部から露出する柱状体下地層をスパッタリング法により形成する工程を含む。
【００３３】
本発明の実施において好ましくは、前記保護層を形成する工程では、フォトリソグラフィにより前記保護層が形成される。
【００３４】
本発明の実施において好ましくは、前記第２柱状体を形成する工程では、電解めっきにより前記第２柱状体が形成される。
【００３５】
本発明の実施において好ましくは、前記基材を除去する工程では、前記基材とともに前記柱状体下地層が除去される。
【００３６】
本発明の実施において好ましくは、前記配線層を形成する工程では、前記第１柱状体および前記第１封止樹脂に接する配線下地層をスパッタリング法により形成する工程と、前記配線下地層に接するめっき層を電解めっきにより形成する工程と、を含む。
【００３７】
本発明の実施において好ましくは、前記配線層を形成する工程では、前記めっき層を形成した後に、前記めっき層に接し、かつ前記第２半導体素子を搭載する接合層を電解めっきにより形成する工程を含む。
【００３８】
本発明の実施において好ましくは、前記配線層を形成する工程では、前記めっき層に接し、かつ前記接合層の周囲を取り囲む枠状体をフォトリソグラフィにより形成する工程を含む。
【００３９】
本発明の実施において好ましくは、前記第２半導体素子を搭載する工程では、前記第２半導体素子とともに前記配線層に受動素子が搭載される。
【発明の効果】
【００４０】
本発明にかかる半導体装置は、第１半導体素子と、第１半導体素子に形成された第１柱状体と、第１柱状体に導通する配線層と、配線層に搭載された第２半導体素子と、第１半導体素子、第１柱状体、配線層および第２半導体素子を覆う封止樹脂を備える。また、当該半導体装置は、側面および端面を有するとともに、配線層に導通し、かつ平面視において第１柱状体とは離間して配置された第２柱状体を備え、側面が封止樹脂に覆われ、端面が封止樹脂から露出している。このような構成をとることによって、第１半導体素子および第２半導体素子の各々を搭載する基板が不要となり、装置のさらなる薄型化が可能となる。また、当該半導体装置において厚さ方向の導通経路となる第１柱状体および第２柱状体は、第２柱状体の端面以外は全て封止樹脂に覆われているため、実装時の熱衝撃により当該半導体装置の内部の導電経路に障害が発生するおそれがなくなる。したがって、当該半導体装置によればさらなる薄型化および信頼性の向上を図ることが可能となる。
【００４１】
本発明にかかる半導体装置の製造方法によれば、基材に第１半導体素子を搭載する工程と、第１柱状体を覆う第１封止樹脂を形成する工程と、第１封止樹脂に接し、かつ第２半導体素子を搭載する配線層を形成する工程と、基材を剥離する工程を備える。このような工程を備えることによって、当該半導体装置において、第１半導体素子および第２半導体素子の各々を搭載する基板を不要とすることができる。また、当該半導体装置の製造方法によれば、上記工程にあわせて、第２半導体素子および第２柱状体を覆う第２封止樹脂を形成する工程を備える。このよう工程を備えることによって、当該半導体装置において、第１柱状体および第２柱状体の双方が封止樹脂に覆われた構成とすることができる。
【００４２】
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１実施形態にかかる半導体装置の斜視図（第２封止樹脂を透過）である。
【図２】図１に示す半導体装置の平面図（第２封止樹脂を透過）である。
【図３】図２から第２半導体素子、受動素子およびはんだ層を省略した平面図である。
【図４】図１に示す半導体装置の保護層、第１半導体素子、第１柱状体および接着層の平面図である。
【図５】図２のＶ−Ｖ線に沿う断面図である。
【図６】図２のＶＩ−ＶＩ線に沿う断面図である。
【図７】図２のＶＩＩ−ＶＩＩ線に沿う断面図である。
【図８】図５の部分拡大図である。
【図９】図１に示す半導体装置の製造方法を説明する断面図である。
【図１０】図１に示す半導体装置の製造方法を説明する断面図である。
【図１１】図１に示す半導体装置の製造方法を説明する断面図である。
【図１２】図１に示す半導体装置の製造方法を説明する断面図である。
【図１３】図１に示す半導体装置の製造方法を説明する断面図である。
【図１４】図１に示す半導体装置の製造方法を説明する断面図である。
【図１５】図１に示す半導体装置の製造方法を説明する断面図である。
【図１６】図１に示す半導体装置の製造方法を説明する断面図である。
【図１７】図１に示す半導体装置の製造方法を説明する断面図である。
【図１８】図１に示す半導体装置の製造方法を説明する断面図である。
【図１９】図１に示す半導体装置の製造方法を説明する断面図である。
【図２０】図１に示す半導体装置の製造方法を説明する断面図である。
【図２１】図１に示す半導体装置の製造方法を説明する断面図である。
【図２２】図１に示す半導体装置の製造方法を説明する断面図である。
【図２３】図１に示す半導体装置の製造方法を説明する断面図である。
【図２４】図１に示す半導体装置の製造方法を説明する断面図である。
【図２５】図１に示す半導体装置の製造方法を説明する断面図である。
【図２６】図１に示す半導体装置の製造方法を説明する断面図である。
【図２７】図１に示す半導体装置の製造方法を説明する断面図である。
【図２８】図１に示す半導体装置の製造方法を説明する平面図である。
【図２９】本発明の第２実施形態にかかる半導体装置の平面図（第２封止樹脂を透過）である。
【図３０】図２９に示す半導体装置の底面図である。
【図３１】図２９に示す半導体装置の保護層、第１半導体素子、第１柱状体および接着層の平面図である。
【図３２】図２９のＸＸＸＩＩ−ＸＸＸＩＩ線に沿う断面図である。
【図３３】図２９に示す半導体装置の製造方法を説明する断面図である。
【図３４】図２９に示す半導体装置の製造方法を説明する断面図である。
【図３５】図２９に示す半導体装置の製造方法を説明する断面図である。
【図３６】図２９に示す半導体装置の製造方法を説明する断面図である。
【図３７】図２９に示す半導体装置の製造方法を説明する断面図である。
【図３８】図２９に示す半導体装置の製造方法を説明する断面図である。
【図３９】図２９に示す半導体装置の製造方法を説明する断面図である。
【図４０】図２９に示す半導体装置の製造方法を説明する断面図である。
【図４１】図２９に示す半導体装置の製造方法を説明する断面図である。
【発明を実施するための形態】
【００４４】
本発明を実施するための形態（以下「実施形態」という。）について、添付図面に基づいて説明する。
【００４５】
〔第１実施形態〕
図１〜図８に基づき、本発明の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、保護層１１、第１半導体素子１２、第１柱状体１３、接着層１４、配線層２１、第２柱状体２２、第２半導体素子２３、接合層２４、枠状体２５、受動素子２６、封止樹脂３およびパッド層４を備える。封止樹脂３は、第１封止樹脂３１および第２封止樹脂３２を含む。
【００４６】
図１は、半導体装置Ａ１０の斜視図であり、理解の便宜上、第２封止樹脂３２を透過している。図２は、半導体装置Ａ１０の平面図であり、理解の便宜上、第２封止樹脂３２を透過している。図３は、図２から第２半導体素子２３、受動素子２６およびはんだ層２６１を省略した半導体装置Ａ１０の平面図である。図４は、半導体装置Ａ１０の保護層１１、第１半導体素子１２、第１柱状体１３および接着層１４を示した平面図である。図５は、図２のＶ―Ｖ線に沿う断面図である。図６は、図２のＶＩ―ＶＩ線（図２に示す一点鎖線）に沿う断面図である。図７は、図２のＶＩＩ−ＶＩＩ線に沿う断面図である。図８は、図５の部分拡大図である。なお、図１において透過した第２封止樹脂３２の外形を想像線（二点鎖線）で示している。
【００４７】
これらの図に示す半導体装置Ａ１０は、様々な電子機器の回路基板に表面実装される樹脂パッケージ形式のものである。図１および図２に示すように、半導体装置Ａ１０の第１半導体素子１２の厚さ方向Ｚ視（以下「平面視」という。）の形状は矩形状である。ここで、説明の便宜上、第１半導体素子１２の厚さ方向Ｚに対して直角である半導体装置Ａ１０の長辺方向を第１方向Ｘと呼ぶ。また、第１半導体素子１２の厚さ方向Ｚおよび第１方向Ｘに対していずれも直角である半導体装置Ａ１０の短辺方向を第２方向Ｙと呼ぶ。
【００４８】
保護層１１は、図１および図４〜図７に示すように、後述する第１封止樹脂３１の樹脂裏面３１１に接して配置され、かつ絶縁体の部材である。本実施形態においては、第１半導体素子１２は接着層１４を介して保護層１１に搭載された構成となっている。保護層１１は、電気絶縁性を有する合成樹脂から構成され、本実施形態においてはポリイミドから構成される。なお、保護層１１は、第１半導体素子１２の性状によっては配置を省略することができる。
【００４９】
第１半導体素子１２は、半導体装置Ａ１０の機能中枢となる半導体素子であり、たとえば集積回路（ＩＣ）である。第１半導体素子１２は、半導体装置Ａ１０に要求される機能に応じて様々な半導体素子を採ることができる。図５〜図７に示すように、第１半導体素子１２は、その厚さ方向Ｚにおいて互いに反対側を向く素子主面１２１および素子裏面１２２を有する。素子主面１２１は、図５〜図７に示す第１半導体素子１２の上面である。素子主面１２１には、第１柱状体１３が複数形成されている。素子裏面１２２は、図５〜図７に示す第１半導体素子１２の下面である。素子裏面１２２は、保護層１１に対向し、かつ接着層１４に接している。
【００５０】
第１柱状体１３は、図１〜図８に示すように、第１半導体素子１２の素子主面１２１から第１半導体素子１２の厚さ方向Ｚに沿って延出する導電部材である。第１柱状体１３は、たとえばＣｕから構成される。本実施形態にかかる第１柱状体１３は、複数により構成される。各々の第１柱状体１３の形状は、いずれも円柱状で、かつ同一である。第１柱状体１３は、第１半導体素子１２の素子主面１２１を含む部分に形成された回路（図示略）と配線層２１とに導通している。また、第１柱状体１３は、第１半導体素子１２の厚さ方向Ｚに交差し、かつ第１半導体素子１２の素子主面１２１と同方向を向く頂面１３１を有する。本実施形態にかかる頂面１３１の形状は、円形状である。頂面１３１は、配線層２１に接している。
【００５１】
接着層１４は、図１〜図７に示すように、保護層１１と第１半導体素子１２の素子裏面１２２との間に介在する部材である。第１半導体素子１２は、接着層１４により保護層１１に接着されることによって、保護層１１に搭載された構成となっている。接着層１４は、フィルム状の接着剤またはペースト状の接着剤から構成される。フィルム状の接着剤は、たとえばダイアタッチフィルム（ＤＡＦ）である。ペースト状の接着剤は、たとえばＡｇペーストのような導電性を有するペーストや、ポリイミドを主成分とする電気絶縁性を有するペーストである。
【００５２】
配線層２１は、図１〜図３および図５〜図８に示すように、第１柱状体１３に導通する導電部材である。本実施形態にかかる配線層２１は、後述する第１封止樹脂３１の第１接合面３１２に接して配置されている。配線層２１は、互いに積層された下地層２１１およびめっき層２１２から構成される。下地層２１１は、第１柱状体１３の頂面１３１および第１封止樹脂３１の第１接合面３１２に接し、かつめっき層２１２に覆われている。また、めっき層２１２は、第２半導体素子２３、接合層２４および枠状体２５に接する部分を除き、第２封止樹脂３２に覆われている。本実施形態においては、下地層２１１の厚さは２００〜３００ｎｍであり、めっき層２１２の厚さは３〜１０μｍである。このため、下地層２１１は、めっき層２１２よりも厚さが薄く設定されている。
【００５３】
図８に示すように、下地層２１１は、第１柱状体１３の頂面１３１および第１封止樹脂３１の第１接合面３１２に接する第１下地層２１１ａと、第１下地層２１１ａとめっき層２１２との間に介在する第２下地層２１１ｂを含む。本実施形態においては、第１下地層２１１ａはＴｉから構成され、第２下地層２１１ｂはＣｕから構成される。また、めっき層２１２は、Ｃｕから構成される。このため、第２下地層２１１ｂおよびめっき層２１２は、ともに同一の材料から構成される。
【００５４】
第２柱状体２２は、図１〜図３および図５〜図７に示すように、配線層２１に導通し、かつ平面視において第１柱状体１３とは離間して配置されるとともに、第１半導体素子１２の厚さ方向Ｚに沿って延出する導電部材である。第２柱状体２２は、配線層２１の第２下地層２１１ｂおよびめっき層２１２と同一の材料から構成される。このため、本実施形態にかかる第２柱状体２２は、Ｃｕから構成される。また、本実施形態にかかる第２柱状体２２は、第１柱状体１３と同じく複数により構成される。各々の第２柱状体２２の形状は、いずれも角柱状で、かつ同一である。
【００５５】
図３および図５〜図７に示すように、第２柱状体２２は、第１半導体素子１２の厚さ方向Ｚに沿う側面２２１と、側面２２１に交差する端面２２２を有する。本実施形態にかかる端面２２２は、第１半導体素子１２の素子主面１２１と同方向を向く面である。側面２２１は、封止樹脂３に覆われている。本実施形態においては、側面２２１が第２封止樹脂３２に覆われている。端面２２２は、封止樹脂３から露出している。本実施形態においては、端面２２２が後述する第２封止樹脂３２の樹脂主面３２１から露出している。このため、本実施形態においては、第２柱状体２２が配線層２１のめっき層２１２に接して配置された構成となっている。また、本実施形態にかかる端面２２２は、矩形状である。端面２２２は、パッド層４に接している。
【００５６】
第２半導体素子２３は、配線層２１に搭載され、かつ第１半導体素子１２とともに半導体装置Ａ１０の機能中枢となる半導体素子である。第２半導体素子２３は、たとえば集積回路であり、第１半導体素子１２と同じく半導体装置Ａ１０に要求される機能に応じて様々な半導体素子を採ることができる。図１および図２に示すように、本実施形態にかかる第２半導体素子２３は、いわゆるフリップチップ型の半導体素子である。図５〜図８に示す第２半導体素子２３の下面には、複数の電極バンプ２３１が配置されている。各々の電極バンプ２３１は、接合層２４に接している。本実施形態にかかる電極バンプ２３１は、Ａｌから構成される。
【００５７】
接合層２４は、図２、図３および図５〜図８に示すように、第２半導体素子２３の電極バンプ２３１と配線層２１のめっき層２１２との間に介在する導電部材である。第２半導体素子２３は、接合層２４により配線層２１に固着されることによって、配線層２１に搭載された構成となっている。あわせて、接合層２４により第２半導体素子２３と配線層２１との導通が確保される。本実施形態にかかる接合層２４は、互いに積層されたＮｉ層およびＳｎを含む合金層から構成される。当該合金層は、たとえばＳｎ−Ｓｂ系合金またはＳｎ−Ａｇ系合金などの鉛フリーはんだである。
【００５８】
枠状体２５は、図２、図３および図５〜図８に示すように、接合層２４の周囲を取り囲み、かつ絶縁体の部材である。本実施形態においては、枠状体２５は、配線層２１のめっき層２１２および接合層２４の双方に接している。枠状体２５は、電気絶縁性を有する合成樹脂から構成され、本実施形態においてはポリイミドから構成される。
【００５９】
受動素子２６は、図１、図２および図６に示すように、第２半導体素子２３とともに配線層２１に搭載された素子である。受動素子２６は、はんだ層２６１により配線層２１に固着されている。本実施形態にかかる受動素子２６は、抵抗器である。受動素子２６は、抵抗器以外に、コンデンサ、インダクタおよび水晶振動子など、第１半導体素子１２および第２半導体素子２３によって構成される半導体装置Ａ１０の回路に応じて様々な素子を採ることができる。また、本実施形態にかかるはんだ層２６１は、Ｓｎ−Ｓｂ系合金またはＳｎ−Ａｇ系合金などの鉛フリーのクリームはんだから構成される。
【００６０】
封止樹脂３は、図１〜図３および図５〜図７に示すように、第１半導体素子１２、第１柱状体１３、配線層２１および第２半導体素子２３を覆う絶縁体の部材であり、第１封止樹脂３１および第２封止樹脂３２を含む。本実施形態にかかる第１封止樹脂３１および第２封止樹脂３２は、ともにエポキシ樹脂を主剤とした黒色の合成樹脂である。
【００６１】
図１〜図３および図５〜図７に示すように、第１封止樹脂３１は、第１半導体素子１２および第１柱状体１３を覆う封止樹脂３の一部である。第１封止樹脂３１は、第１半導体素子１２の素子裏面１２２と同方向を向く樹脂裏面３１１と、樹脂裏面３１１とは反対側を向く第１接合面３１２を有する。第１接合面３１２から第１柱状体１３の頂面１３１が露出している。
【００６２】
図１〜図３および図５〜図７に示すように、第２封止樹脂３２は、配線層２１および第２半導体素子２３を覆う封止樹脂３の一部である。第２封止樹脂３２は、第１半導体素子１２の素子主面１２１と同方向を向く樹脂主面３２１と、樹脂主面３２１とは反対側を向き、かつ第１封止樹脂３１の第１接合面３１２に接する第２接合面３２２を有する。
【００６３】
パッド層４は、図１〜図３および図５〜図７に示すように、第２柱状体２２の端面２２２に接し、かつ半導体装置Ａ１０の外部に露出する導電部材である。パッド層４は、半導体装置Ａ１０を回路基板に実装する際に、半導体装置Ａ１０の端子として利用される部分である。本実施形態にかかるパッド層４は、第２封止樹脂３２の樹脂主面３２１から半導体装置Ａ１０の外部に露出した構成となっている。また、本実施形態にかかるパッド層４は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成される。Ｎｉ層が端面２２２に接し、Ｐｄ層がＮｉ層に接し、Ａｕ層がＰｄ層に接する構成となっている。
【００６４】
次に、図９〜図２８に基づき、半導体装置Ａ１０の製造方法の一例について説明する。
【００６５】
図９〜図２７は、半導体装置Ａ１０の製造工程を説明する断面図である。図２８は、半導体装置Ａ１０の製造工程を説明する平面図である。図９〜図２７の断面位置は、半導体装置Ａ１０を示す図５の断面位置に対応している。なお、図９〜図２８において示される後述する第１半導体素子８０（または基材８１）の厚さ方向Ｚ、第１方向Ｘおよび第２方向Ｙは、図１〜図８において示される第１半導体素子１２の厚さ方向Ｚ、第１方向Ｘおよび第２方向Ｙに対応している。
【００６６】
最初に、図９に示すように、厚さ方向Ｚにおいて互いに反対側を向く素子主面８０１および素子裏面８０２を有する第１半導体素子８０を準備する。第１半導体素子８０が半導体装置Ａ１０の第１半導体素子１２に対応する。半導体装置Ａ１０の製造にかかる前工程において回路が形成されたシリコンウエハを対象に、切断線ＣＬに沿ったダイシングにより第１半導体素子８０を得ることができる。第１半導体素子８０には、素子主面８０１から厚さ方向Ｚに沿って延出する第１柱状体８０３が形成されている。第１柱状体８０３が半導体装置Ａ１０の第１柱状体１３に対応する。第１柱状体８０３は、素子主面８０１に対するフォトリソグラフィによりマスクを形成した後、電解めっきにより形成される。本実施形態にかかる第１柱状体８０３は、Ｃｕから構成される。
【００６７】
次いで、図１０に示すように、基材８１に絶縁膜８１１を形成する。本実施形態にかかる基材８１は、単結晶のＳｉから構成されたシリコンウエハである。また、本実施形態にかかる絶縁膜８１１は、Ｃ4Ｆ8から構成される。絶縁膜８１１は、深掘りＲＩＥ（Reactive Ion Etching）の代表例であるボッシュプロセス（Bosch process）のうち、保護膜形成ステップを活用することにより形成することができる。この場合、Ｃ4Ｆ8ガスからプラズマによりラジカルを生成させることによって、基材８１に絶縁膜８１１が形成される。絶縁膜８１１は、基材８１の片面において形成される。
【００６８】
次いで、図１１に示すように、基材８１を覆い、かつ絶縁膜８１１および後述する保護層８２の双方に接する剥離層８１２を形成する。本実施形態にかかる剥離層８１２は、Ｔｉから構成される。剥離層８１２は、スパッタリング法により形成される。
【００６９】
次いで、図１２に示すように、基材８１を覆い、かつ剥離層８１２に接する保護層８２を形成する。保護層８２が半導体装置Ａ１０の保護層１１に対応する。本実施形態にかかる保護層８２は、ポリイミドから構成される。保護層８２は、スピンコータ（回転式塗布装置）などを用いた塗布により形成される。
【００７０】
次いで、図１３に示すように、素子裏面８０２が基材８１に対向するように、基材８１に第１半導体素子８０を搭載する。本実施形態においては、素子裏面８０２と基材８１との間に接着層８０４を介在させたダイボンディングにより基材８１に第１半導体素子８０が搭載される。このとき、保護層８２が素子裏面８０２に対向するとともに、接着層８０４が保護層８２および素子裏面８０２の双方に接する。接着層８０４は、フィルム状の接着剤またはペースト状の接着剤から構成される。フィルム状の接着剤は、たとえばダイアタッチフィルム（ＤＡＦ）である。ペースト状の接着剤は、たとえばＡｇペーストのような導電性を有するペーストや、ポリイミドを主成分とする電気絶縁性を有するペーストである。
【００７１】
第１半導体素子８０の性状によっては、保護層８２の形成を省略することができる。この場合において、先述した剥離層８１２には、たとえば熱剥離シートを適用する。当該熱剥離シートは、常温では接着性を有し、高温では対象物から剥離する性質を有する。また、剥離層８１２が当該熱剥離シートから構成される場合、図１３に示す基材８１に第１半導体素子８０を搭載する工程において接着層８０４は不要である。
【００７２】
次いで、図１４に示すように、第１半導体素子８０および第１柱状体８０３を覆う第１封止樹脂８３を形成する。第１封止樹脂８３が半導体装置Ａ１０の第１封止樹脂３１に対応する。第１封止樹脂８３は、エポキシ樹脂を主剤とした黒色の合成樹脂である。第１封止樹脂８３の形成にあたっては、まず、コンプレッション成形によって、保護層８２（保護層８２を省略する場合は剥離層８１２）に接し、かつ第１半導体素子８０および第１柱状体８０３の全面を覆うように第１封止樹脂８３を形成する。その後、基材８１の厚さ方向Ｚにおいて、基材８１とは反対側に位置する第１封止樹脂８３の端部を機械研削により除去する。このとき第１柱状体８０３には、第１封止樹脂８３から露出する第１頂面８０３ａが形成される。
【００７３】
次いで、図１５〜図２３に示すように、第１柱状体８０３の第１頂面８０３ａおよび第１封止樹脂８３に接する配線層８４を形成する。配線層８４が半導体装置Ａ１０の配線層２１に対応する。配線層８４を形成する工程では、第１柱状体８０３の第１頂面８０３ａおよび第１封止樹脂８３に接する配線下地層８４１を形成する工程と、配線下地層８４１に接するめっき層８４２を形成する工程を含む。また、配線層８４を形成する工程では、めっき層８４２を形成した後に、めっき層８４２に接する後述する第２柱状体８５を形成する工程と、同じくめっき層８４２に接する後述する枠状体８６２および接合層８６３を形成する工程を含む。配線層８４、第２柱状体８５、枠状体８６２および接合層８６３は、次の手順により形成される。
【００７４】
まず、図１５に示すように、第１柱状体８０３の第１頂面８０３ａおよび第１封止樹脂８３に接する配線下地層８４１を形成する。配線下地層８４１が半導体装置Ａ１０の配線層２１の下地層２１１に対応する。配線下地層８４１は、スパッタリング法により第１柱状体８０３の第１頂面８０３ａが露出する第１封止樹脂８３の面全体を覆うように形成される。本実施形態にかかる配線下地層８４１は、互いに積層されたＴｉ層およびＣｕ層から構成され、全体の厚さは２００〜３００ｎｍである。配線下地層８４１の形成にあたっては、第１封止樹脂８３に接するＴｉ層を形成した後に当該Ｔｉ層に接するＣｕ層を形成する。
【００７５】
次いで、図１６に示すように、めっき層８４２を形成するための第１マスク層８９１を、配線下地層８４１に対するフォトリソグラフィにより形成する。配線下地層８４１の全面を覆うように感光性レジストを塗布した後、当該感光性レジストに対して露光・現像を行うことにより第１マスク層８９１が形成される。当該感光性レジストは、たとえばスピンコータを用いて塗布される。このとき、第１マスク層８９１から配線下地層８４１の一部が露出する。
【００７６】
次いで、図１７に示すように、第１マスク層８９１から露出した配線下地層８４１に接するめっき層８４２を形成する。めっき層８４２が半導体装置Ａ１０の配線層２１のめっき層２１２に対応する。本実施形態にかかるめっき層８４２は、配線下地層８４１を導電経路とした電解めっきにより形成される。また、本実施形態にかかるめっき層８４２はＣｕから構成され、その厚さは３〜１０μｍである。めっき層８４２を形成した後、第１マスク層８９１を全て除去する。
【００７７】
次いで、図１８に示すように、めっき層８４２に接し、かつ後述する接合層８６３の周囲を取り囲む枠状体８６２をフォトリソグラフィにより形成する。枠状体８６２が半導体装置Ａ１０の枠状体２５に対応する。枠状体８６２は、配線下地層８４１およびめっき層８４２の全面を覆うように感光性ポリイミドを塗布した後、当該感光性ポリイミドに対して露光・現像を行うことにより形成される。当該感光性ポリイミドは、たとえばスピンコータを用いて塗布される。
【００７８】
次いで、図１９および図２０に示すように、めっき層８４２に接し、かつ後述する第２半導体素子８６１を搭載する接合層８６３を形成する。接合層８６３が半導体装置Ａ１０の接合層２４に対応する。
【００７９】
図１９に示すように、接合層８６３を形成するための第２マスク層８９２を、配線下地層８４１、めっき層８４２および枠状体８６２に対するフォトリソグラフィにより形成する。配線下地層８４１、めっき層８４２および枠状体８６２の全面を覆うように感光性レジストを塗布した後、当該感光性レジストに対して露光・現像を行うことにより第２マスク層８９２が形成される。第２マスク層８９２の形成に用いる感光性レジストと、第２マスク層８９２の形成方法とは、ともに第１マスク層８９１のそれらと同一である。このとき第２マスク層８９２には、枠状体８６２に囲まれた部分を含み、かつめっき層８４２の一部が露出する空洞部８９２ａが形成される。本実施形態にかかる空洞部８９２ａの形状は、直方体状（図示略）である。
【００８０】
第２マスク層８９２を形成した後、図２０に示すように、接合層８６３を形成する。本実施形態にかかる接合層８６３は、配線下地層８４１およびめっき層８４２を導電経路とした電解めっきによって、第２マスク層８９２の空洞部８９２ａを埋めるように形成される。また、本実施形態にかかる接合層８６３は、互いに積層されたＮｉ層およびＳｎを含む合金層から構成される。当該合金層は、たとえばＳｎ−Ｓｂ系合金またはＳｎ−Ａｇ系合金などの鉛フリーはんだである。接合層８６３を形成した後、第２マスク層８９２を全て除去する。
【００８１】
次いで、図２１および図２２に示すように、めっき層８４２に接し、かつ基材８１の厚さ方向Ｚに沿って延出する第２柱状体８５を形成する。第２柱状体８５が半導体装置Ａ１０の第２柱状体２２に対応する。
【００８２】
図２１に示すように、第２柱状体８５を形成するための第３マスク層８９３を、配線下地層８４１、めっき層８４２、枠状体８６２および接合層８６３に対するフォトリソグラフィにより形成する。配線下地層８４１、めっき層８４２、枠状体８６２および接合層８６３の全面を覆うように感光性レジストを塗布した後、当該感光性レジストに対して露光・現像を行うことにより第３マスク層８９３が形成される。第３マスク層８９３の形成に用いる感光性レジストと、第３マスク層８９３の形成方法とは、ともに第１マスク層８９１のそれらと同一である。このとき第３マスク層８９３には、めっき層８４２の一部が露出する空洞部８９３ａが形成される。本実施形態にかかる空洞部８９３ａの形状は、角柱状（図示略）である。
【００８３】
第３マスク層８９３を形成した後、図２２に示すように、第２柱状体８５を形成する。本実施形態にかかる第２柱状体８５は、接合層８６３と同様に配線下地層８４１およびめっき層８４２を導電経路とした電解めっきによって、第３マスク層８９３の空洞部８９３ａを埋めるように形成される。また、本実施形態にかかる第２柱状体８５は、Ｃｕから構成される。第２柱状体８５を形成した後、第３マスク層８９３を全て除去する。
【００８４】
次いで、図２３に示すように、めっき層８４２または枠状体８６２に覆われていない配線下地層８４１を全て除去する。配線下地層８４１は、たとえばウェットエッチングにより除去される。当該ウェットエッチングでは、たとえばＨ2ＳＯ4（硫酸）およびＨ2Ｏ2（過酸化水素）の混合溶液が用いられる。このとき、配線下地層８４１が除去された部分から、第１封止樹脂８３の一部が露出する。この状態において、互いに積層された配線下地層８４１およびめっき層８４２が配線層８４である。以上の手順により配線層８４、第２柱状体８５、枠状体８６２および接合層８６３が形成される。
【００８５】
次いで、図２４に示すように、配線層８４に第２半導体素子８６１を搭載する。第２半導体素子８６１が半導体装置Ａ１０の第２半導体素子２３に対応する。第２半導体素子８６１の搭載は、ＦＣＢ（Flip Chip Bonding）により行う。第２半導体素子８６１の電極バンプ８６１ａにフラックスを塗布した後、フリップチップボンダを用いて第２半導体素子８６１を接合層８６３に仮付けする。このとき接合層８６３は、配線層８４と電極バンプ８６１ａとの双方に挟まれた状態となる。その後、リフローにより接合層８６３を溶融させた後、冷却により接合層８６３を固化させることによって、第２半導体素子８６１の搭載が完了する。
【００８６】
図２４に示すように、配線層８４に第２半導体素子８６１を搭載する工程では、第２半導体素子８６１とともに配線層８４に受動素子８６４が搭載される。本実施形態にかかる受動素子８６４は、抵抗器である。受動素子８６４の搭載にあたっては、クリームはんだから構成されるはんだ層８６５に受動素子８６４を配置し、接合層８６３と同時にはんだ層８６５を溶融・固化させることにより行われる。
【００８７】
次いで、図２５に示すように、第１封止樹脂８３に接し、かつ配線層８４および第２半導体素子８６１を覆う第２封止樹脂８７を形成する。第２封止樹脂８７が半導体装置Ａ１０の第２封止樹脂３２に対応する。第２封止樹脂８７は、第１封止樹脂８３と同じくエポキシ樹脂を主剤とした黒色の合成樹脂である。第２封止樹脂８７の形成にあたっては、まず、コンプレッション成形によって、第１封止樹脂８３に接し、かつ配線層８４、第２柱状体８５および第２半導体素子８６１の全面を覆うように第２封止樹脂８７を形成する。その後、基材８１の厚さ方向Ｚにおいて、第１封止樹脂８３とは反対側に位置する第２封止樹脂８７の端部を機械研削により除去する。このとき第２柱状体８５には、基材８１の厚さ方向Ｚに交差し、かつ第２封止樹脂８７から露出する端面８５１が形成される。
【００８８】
次いで、図２６に示すように、第２封止樹脂８７から露出した第２柱状体８５の端面８５１に接するパッド層８８を形成する。パッド層８８が半導体装置Ａ１０のパッド層４に対応する。本実施形態にかかるパッド層８８は、無電解めっきによりＮｉ層、Ｐｄ層、Ａｕ層の順に各層を析出させることで形成される。
【００８９】
次いで、図２７に示すように、保護層８２から基材８１を除去する。本実施形態にかかる当該工程では、基材８１とともに絶縁膜８１１および剥離層８１２が保護層８２から除去される。まず、保護層８２から基材８１および絶縁膜８１１を除去する。このとき、絶縁膜８１１と剥離層８１２との界面において、基材８１が絶縁膜８１１と一体となって剥離される。基材８１および絶縁膜８１１を除去した後、保護層８２に付着した剥離層８１２をウェットエッチングにより除去する。このとき、保護層８２が外部に露出する構成となる。なお、保護層８２を省略した場合は、ヒータなどにより基材８１を加熱した後、第１半導体素子８０および第１封止樹脂８３から絶縁膜８１１と一体となった基材８１と、剥離層８１２とを剥離する。
【００９０】
最後に、図２８に示すように、切断線ＣＬに沿って保護層８２、第１封止樹脂８３および第２封止樹脂８７を切断し、第１封止樹脂８３に覆われた第１半導体素子８０と、第２封止樹脂８７に覆われた第２半導体素子８６１とを構成単位とする個片に分割する。切断にあたっては、たとえばプラズマダイシングにより保護層８２、第１封止樹脂８３および第２封止樹脂８７を切断する。当該工程において分割された個片が半導体装置Ａ１０となる。以上の工程を経ることによって、半導体装置Ａ１０が製造される。
【００９１】
次に、半導体装置Ａ１０およびその製造方法の作用効果について説明する。
【００９２】
半導体装置Ａ１０は、第１半導体素子１２と、第１半導体素子１２に形成された第１柱状体１３と、第１柱状体１３に導通する配線層２１と、配線層２１に搭載された第２半導体素子２３を備える。第１半導体素子１２、第１柱状体１３、配線層２１および第２半導体素子２３は、いずれも封止樹脂３に覆われている。また、半導体装置Ａ１０は、側面２２１および端面２２２を有するとともに、配線層２１に導通し、かつ平面視において第１柱状体１３とは離間して配置された第２柱状体２２を備える。この場合において、側面２２１が封止樹脂３に覆われ、端面２２２が封止樹脂３から露出している。このような構成をとることによって、第１半導体素子１２および第２半導体素子２３の各々を搭載する基板が不要となり、装置のさらなる薄型化が可能となる。また、半導体装置Ａ１０において、第１半導体素子１２の厚さ方向Ｚの導通経路となる第１柱状体１３および第２柱状体２２は、第２柱状体２２の端面２２２以外は全て封止樹脂３に覆われている。このため、半導体装置Ａ１０の回路基板への実装時の熱衝撃によって、半導体装置Ａ１０の内部の導電経路に障害が発生するおそれがなくなる。したがって、半導体装置Ａ１０によれば、さらなる薄型化および信頼性の向上を図ることが可能となる。
【００９３】
ここで、半導体装置Ａ１０の製造方法によれば、基材８１に第１半導体素子８０を搭載する工程と、第１柱状体８０３を覆う第１封止樹脂８３を形成する工程と、第１封止樹脂８３に接する配線層８４を形成する工程と、基材８１を剥離する工程を備える。配線層８４は、第２半導体素子８６１を搭載する。このような工程を備えることによって、半導体装置Ａ１０において、第１半導体素子１２および第２半導体素子２３の各々を搭載する基板を不要とすることができる。また、半導体装置Ａ１０の製造方法によれば、上記工程とあわせて、第２半導体素子２３および第２柱状体２２を覆う第２封止樹脂８７を形成する工程を備える。このような工程を備えることによって、半導体装置Ａ１０において、第１柱状体１３および第２柱状体２２の双方が封止樹脂３に覆われた構成とすることができる。
【００９４】
半導体装置Ａ１０は、第１封止樹脂３１の樹脂裏面３１１に接して配置され、かつ絶縁体である保護層１１を備える。本実施形態にかかる保護層１１は、ポリイミドから構成される。保護層１１を備えることによって、半導体装置Ａ１０の実装時の熱衝撃に対する信頼性をさらに向上させることができる。
【００９５】
半導体装置Ａ１０の導電部２０は、互いに積層された下地層２１１およびめっき層２１２から構成され、下地層２１１が第１封止樹脂３１に接している。また、下地層２１１は、Ｔｉから構成され、かつ第１封止樹脂３１に接する第１下地層２１１ａと、Ｃｕから構成され、かつ第１下地層２１１ａとめっき層２１２との間に介在する第２下地層２１１ｂを含む。このような構成をとることによって、第２下地層２１１ｂおよびめっき層２１２が半導体装置Ａ１０の製造にかかる基材８１の内部に拡散することと、保護層１１または基材８１から第２下地層２１１ｂが剥離することの両者を防ぐことができる。また、第２下地層２１１ｂによって、半導体装置Ａ１０の製造にかかる配線層８４を形成する工程において、電解めっきによりめっき層８４２、第２柱状体８５および接合層８６３を効率良く形成することができる。
【００９６】
半導体装置Ａ１０は、第２半導体素子２３と配線層２１との間に介在する接合層２４を備える。接合層２４を備えることによって、半導体装置Ａ１０の製造にかかる第２半導体素子８６１を搭載する工程において、第２半導体素子８６１をＦＣＢにより配線層８４に精度良く搭載することができる。ワイヤボンディングにより第２半導体素子８６１を配線層８４に搭載する場合と比較して、半導体装置Ａ１０の平面視の大きさを縮小することができる。このことは、半導体装置Ａ１０の小型化に寄与する。
【００９７】
また、半導体装置Ａ１０は、接合層２４の周囲を取り囲み、かつ絶縁体である枠状体２５を備える。枠状体２５を備えることによって、半導体装置Ａ１０の製造にかかる第２半導体素子８６１を搭載する工程において、リフローにより接合層８６３が溶融した際、枠状体８６２により接合層８６３を堰き止めることができる。このため、接合層８６３の溶融により配線層８４に意図しない導電経路が形成されることを防ぐことができる。
【００９８】
半導体装置Ａ１０は、第２柱状体２２の端面２２２に接し、かつ外部に露出するパッド層４を備える。本実施形態にかかるパッド層４は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成される。このような構成をとることによって、Ｎｉ層およびＰｄ層により半導体装置Ａ１０の実装時の熱衝撃から第２柱状体２２を保護することができる。また、半導体装置Ａ１０の実装時に、Ａｕ層によりパッド層４に対する鉛フリーのクリームはんだの濡れ性を改善することができる。
【００９９】
半導体装置Ａ１０は、配線層２１に搭載された受動素子２６を備える。このため、半導体装置Ａ１０において様々な回路を構成することができるため、半導体装置Ａ１０の機能の幅を拡げることができる。
【０１００】
〔第２実施形態〕
図２９〜図３２に基づき、本発明の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
【０１０１】
図２９は、半導体装置Ａ２０の平面図であり、理解の便宜上、第２封止樹脂３２を透過している。図３０は、半導体装置Ａ２０の底面図である。図３１は、半導体装置Ａ２０の保護層１１、第１半導体素子１２、第１柱状体１３および接着層１４を示した平面図である。図３２は、図２９のＸＸＸＩＩ―ＸＸＸＩＩ線に沿う断面図である。
【０１０２】
本実施形態にかかる半導体装置Ａ２０は、保護層１１、第２柱状体２２およびパッド層４の構成が半導体装置Ａ１０と異なる。図２９に示すように、半導体装置Ａ２０の平面視の形状は矩形状である。
【０１０３】
図３０〜図３２に示すように、本実施形態にかかる保護層１１には、第１半導体素子１２の厚さ方向Ｚに貫通する開口部１１１が複数形成されている。各々の開口部１１１の形状は、矩形状である。本実施形態においては、第２柱状体２２が開口部１１１を貫通した状態で配置されている。本実施形態にかかる保護層１１は、ポリイミドから構成される。
【０１０４】
図２９、図３０および図３２に示すように、本実施形態にかかる第２柱状体２２においては、側面２２１が第１封止樹脂３１に覆われている。また、端面２２２が保護層１１の開口部１１１から露出している。本実施形態にかかる端面２２２は、第１半導体素子１２の素子裏面１２２と同方向を向く。このため、本実施形態においては、第２柱状体２２が配線層２１の下地層２１１に接して配置された構成となっている。
【０１０５】
図３０および図３２に示すように、本実施形態にかかるパッド層４は、第１封止樹脂３１の樹脂裏面３１１と同方向を向く保護層１１の表面から半導体装置Ａ１０の外部に露出した構成となっている。
【０１０６】
次に、図３３〜図４１に基づき、半導体装置Ａ２０の製造方法の一例について説明する。
【０１０７】
図３３〜図４１は、半導体装置Ａ２０の製造工程を説明する断面図である。図３３〜図４１の断面位置は、半導体装置Ａ２０を示す図３２の断面位置に対応している。
【０１０８】
最初に、厚さ方向Ｚにおいて互いに反対側を向く素子主面８０１および素子裏面８０２を有する第１半導体素子８０を準備する。第１半導体素子８０が半導体装置Ａ２０の第１半導体素子１２に対応する。本実施形態にかかる第１半導体素子８０を準備する工程は、図９に示す半導体装置Ａ１０の製造にかかる第１半導体素子８０を準備する工程と同一であるため、ここでの説明は省略する。また、第１半導体素子８０には、素子主面８０１から厚さ方向Ｚに沿って延出する第１柱状体８０３が形成されている。本実施形態にかかる第１柱状体８０３は、半導体装置Ａ１０の製造にかかる第１柱状体８０３と同一である。このため、第１柱状体８０３が半導体装置Ａ２０の第１柱状体１３に対応する。
【０１０９】
次いで、基材８１に絶縁膜８１１を形成する。本実施形態にかかる基材８１の構成は、半導体装置Ａ１０の製造にかかる基材８１の構成と同一である。また、本実施形態にかかる絶縁膜８１１を形成する工程は、図１０に示す半導体装置Ａ１０の製造にかかる絶縁膜８１１を形成する工程と同一であるため、ここでの説明は省略する。
【０１１０】
次いで、基材８１を覆い、かつ絶縁膜８１１および後述する柱状体下地層８１３の双方に接する剥離層８１２を形成する。本実施形態にかかる剥離層８１２を形成する工程は、図１１に示す半導体装置Ａ１０の製造にかかる剥離層８１２を形成する工程と同一であるため、ここでの説明は省略する。
【０１１１】
次いで、図３３および図３４に示すように、基材８１を覆い、かつ開口部８２１を有する保護層８２を形成する。保護層８２を形成する工程では、基材８１と保護層８２との間に介在し、かつ保護層８２の開口部８２１から露出する柱状体下地層８１３を形成する工程を含む。保護層８２が半導体装置Ａ２０の保護層１１に対応する。
【０１１２】
図３３に示すように、保護層８２を形成する前に柱状体下地層８１３を形成する。本実施形態にかかる柱状体下地層８１３は、Ｃｕから構成され、かつ剥離層８１２に接する。柱状体下地層８１３は、スパッタリング法により形成される。
【０１１３】
柱状体下地層８１３を形成した後、図３４に示すように、保護層８２をフォトリソグラフィにより形成する。保護層８２は、柱状体下地層８１３の全面を覆うように感光性ポリイミドを塗布した後、当該感光性ポリイミドに対して露光・現像を行うことにより形成される。当該感光性ポリイミドは、たとえばスピンコータを用いて塗布される。このとき保護層８２には、開口部８２１が形成され、開口部８２１から柱状体下地層８１３の一部が露出する。本実施形態にかかる開口部８２１の平面視の形状は、矩形状（図示略）である。
【０１１４】
次いで、図３５および図３６に示すように、保護層８２の開口部８２１から基材８１の厚さ方向Ｚに沿って延出する第２柱状体８５を形成する。第２柱状体８５が半導体装置Ａ２０の第２柱状体２２に対応する。
【０１１５】
図３５に示すように、第２柱状体８５を形成するための第１マスク層８９１を、保護層８２および柱状体下地層８１３に対するフォトリソグラフィにより形成する。保護層８２および柱状体下地層８１３の全面を覆うように感光性レジストを塗布した後、当該感光性レジストに対して露光・現像を行うことにより第１マスク層８９１が形成される。当該感光性レジストは、たとえばスピンコータを用いて塗布される。このとき第１マスク層８９１には、柱状体下地層８１３の一部が露出する空洞部８９１ａが形成される。本実施形態にかかる空洞部８９１ａの形状は、角柱状（図示略）である。
【０１１６】
第１マスク層８９１を形成した後、図３６に示すように、第２柱状体８５を形成する。本実施形態にかかる第２柱状体８５は、柱状体下地層８１３を導電経路とした電解めっきによって、第１マスク層８９１の空洞部８９１ａを埋めるように形成される。また、本実施形態にかかる第２柱状体８５は、Ｃｕから構成される。第２柱状体８５を形成した後、第１マスク層８９１を全て除去する。
【０１１７】
次いで、図３７に示すように、素子裏面８０２が保護層８２に対向するように、保護層８２に第１半導体素子８０を搭載する。本実施形態においては、素子裏面８０２および保護層８２の双方に接する接着層８０４を用いたダイボンディングにより保護層８２に第１半導体素子８０が搭載される。接着層８０４の構成は、半導体装置Ａ１０の製造にかかる接着層８０４の構成と同一である。
【０１１８】
次いで、図３８に示すように、第１半導体素子８０、第１柱状体８０３および第２柱状体８５を覆う第１封止樹脂８３を形成する。第１封止樹脂８３が半導体装置Ａ２０の第１封止樹脂３１に対応する。第１封止樹脂８３は、エポキシ樹脂を主剤とした黒色の合成樹脂である。第１封止樹脂８３の形成にあたっては、まず、コンプレッション成形によって、保護層８２に接し、かつ第１半導体素子８０、第１柱状体８０３および第２柱状体８５の全面を覆うように第１封止樹脂８３を形成する。その後、基材８１の厚さ方向Ｚにおいて、保護層８２とは反対側に位置する第１封止樹脂８３の端部を機械研削により除去する。このとき第１柱状体８０３には、第１封止樹脂８３から露出する第１頂面８０３ａが形成される。あわせて、第２柱状体８５には、第１封止樹脂８３から露出する第２頂面８５２が形成される。
【０１１９】
次いで、第１柱状体８０３の第１頂面８０３ａ、第２柱状体８５の第２頂面８５２および第１封止樹脂８３に接する配線層８４を形成する。配線層８４が半導体装置Ａ２０の配線層２１に対応する。配線層８４を形成する工程では、第１柱状体８０３の第１頂面８０３ａおよび第１封止樹脂８３に接する配線下地層８４１を形成する工程と、配線下地層８４１に接するめっき層８４２を形成する工程を含む。また、配線層８４を形成する工程では、めっき層８４２を形成した後に、めっき層８４２に接する枠状体８６２および接合層８６３を形成する工程を含む。枠状体８６２が半導体装置Ａ２０の枠状体２５に対応し、接合層８６３が半導体装置Ａ２０の接合層２４に対応する。本実施形態にかかる配線層８４を形成する工程は、図１５〜図２０および図２３に示す半導体装置Ａ１０の製造にかかる配線層８４を形成する工程（第２柱状体８５を形成する工程を除く）と同様であるため、ここでの説明は省略する。
【０１２０】
次いで、配線層８４に第２半導体素子８６１を搭載する。第２半導体素子８６１が半導体装置Ａ２０の第２半導体素子２３に対応する。本実施形態にかかる第２半導体素子８６１を搭載する工程は、図２４に示す半導体装置Ａ１０の製造にかかる第２半導体素子８６１を搭載する工程と同一であるため、ここでの説明は省略する。また、当該工程では、第２半導体素子８６１とともに配線層８４に受動素子８６４が搭載される。受動素子８６４の搭載方法は、図２４に示す半導体装置Ａ１０の製造にかかる受動素子８６４の搭載方法と同一である。
【０１２１】
次いで、図３９に示すように、第１封止樹脂８３に接し、かつ配線層８４および第２半導体素子８６１を覆う第２封止樹脂８７を形成する。第２封止樹脂８７が半導体装置Ａ２０の第２封止樹脂３２に対応する。第２封止樹脂８７は、第１封止樹脂８３と同じくエポキシ樹脂を主剤とした黒色の合成樹脂である。第２封止樹脂８７の形成にあたっては、まず、コンプレッション成形によって、第１封止樹脂８３に接し、かつ配線層８４および第２半導体素子８６１の全面を覆うように第２封止樹脂８７を形成する。
【０１２２】
次いで、図４０に示すように、保護層８２から基材８１を除去する。本実施形態にかかる当該工程では、基材８１とともに絶縁膜８１１、剥離層８１２および柱状体下地層８１３が保護層８２から除去される。まず、保護層８２から基材８１および絶縁膜８１１を除去する。このとき、絶縁膜８１１と剥離層８１２との界面において、基材８１が絶縁膜８１１と一体となって剥離される。基材８１および絶縁膜８１１を除去した後、保護層８２に付着した剥離層８１２および柱状体下地層８１３をウェットエッチングにより除去する。このとき、保護層８２が外部に露出する構成となり、基材８１の厚さ方向Ｚに交差し、かつ保護層８２の開口部８２１から露出する端面８５１が第２柱状体８５に現れる。
【０１２３】
次いで、図４１に示すように、保護層８２の開口部８２１から露出した第２柱状体８５の端面８５１に接するパッド層８８を形成する。パッド層８８が半導体装置Ａ２０のパッド層４に対応する。本実施形態にかかるパッド層８８は、無電解めっきによりＮｉ層、Ｐｄ層、Ａｕ層の順に各層を析出させることで形成される。
【０１２４】
最後に、保護層８２、第１封止樹脂８３および第２封止樹脂８７を切断し、第１封止樹脂８３に覆われた第１半導体素子８０と、第２封止樹脂８７に覆われた第２半導体素子８６１とを構成単位とする個片に分割する。切断方法は、図２８に示す半導体装置Ａ１０の製造にかかる切断方法と同一である。当該工程において分割された個片が半導体装置Ａ２０となる。以上の工程を経ることによって、半導体装置Ａ２０が製造される。
【０１２５】
次に、半導体装置Ａ２０およびその製造方法の作用効果について説明する。
【０１２６】
半導体装置Ａ２０は、半導体装置Ａ１０と同様の構成をとる第１半導体素子１２、第１柱状体１３、配線層２１、第２半導体素子２３および封止樹脂３を備える。また、半導体装置Ａ２０は、配線層２１に導通し、かつ平面視において第１柱状体１３とは離間して配置された第２柱状体２２を備える。第２柱状体２２は、側面２２１が封止樹脂３に覆われ、かつ端面２２２が封止樹脂３から露出している。このため、半導体装置Ａ２０においても、第１半導体素子１２および第２半導体素子２３の各々を搭載する基板が不要となり、装置のさらなる薄型化が可能となる。また、半導体装置Ａ２０においても、第１半導体素子１２の厚さ方向Ｚの導通経路となる第１柱状体１３および第２柱状体２２は、第２柱状体２２の端面２２２以外は全て封止樹脂３で覆われている。このため、半導体装置Ａ２０の実装時の熱衝撃により半導体装置Ａ２０の内部の導電経路に障害が発生するおそれがなくなる。したがって、半導体装置Ａ２０によっても、さらなる薄型化および信頼性の向上を図ることが可能となる。
【０１２７】
ここで、半導体装置Ａ２０の製造方法によれば、基材８１に保護層８２を形成する工程と、基材８１に第２柱状体８５を形成する工程と、保護層８２に第１半導体素子８０を搭載する工程を備える。あわせて、第１柱状体８０３および第２柱状体８５を覆う第１封止樹脂８３を形成する工程と、第１封止樹脂８３に接し、かつ第２半導体素子８６１を搭載する配線層８４を形成する工程と、基材８１を保護層８２から剥離する工程を備える。このような工程を備えることによって、半導体装置Ａ２０においても、第１半導体素子１２および第２半導体素子２３の各々を搭載する基板を不要とし、かつ第１柱状体１３および第２柱状体２２の双方が封止樹脂３に覆われた構成とすることができる。
【０１２８】
半導体装置Ａ２０の第２柱状体２２は、第１封止樹脂３１に覆われた構成となっている。このため、第１封止樹脂３１の第１接合面３１２の面積が半導体装置Ａ１０よりも拡大するため、配線層２１の配置面積をより広く確保されるため、配線層２１に搭載される受動素子２６の種類を増やすことができる。したがって、半導体装置Ａ２０において、より複雑な回路を構成することができる。
【０１２９】
本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【０１３０】
Ａ１０，Ａ２０：半導体装置
１１：保護層
１１１：開口部
１２：第１半導体素子
１２１：素子主面
１２２：素子裏面
１３：第１柱状体
１３１：頂面
１４：接着層
２１：配線層
２１１：下地層
２１１ａ：第１下地層
２１１ｂ：第２下地層
２１２：めっき層
２２：第２柱状体
２２１：側面
２２２：端面
２３：第２半導体素子
２３１：電極バンプ
２４：接合層
２５：枠状体
２６：受動素子
２６１：はんだ層
３：封止樹脂
３１：第１封止樹脂
３１１：樹脂裏面
３１２：第１接合面
３２：第２封止樹脂
３２１：樹脂主面
３２２：第２接合面
４：パッド層
８０：第１半導体素子
８０１：素子主面
８０２：素子裏面
８０３：第１柱状体
８０３ａ：第１頂面
８０４：接着層
８１：基材
８１１：絶縁膜
８１２：剥離層
８１３：柱状体下地層
８２：保護層
８２１：開口部
８３：第１封止樹脂
８４：配線層
８４１：配線下地層
８４２：めっき層
８５：第２柱状体
８５１：端面
８５２：第２頂面
８６１：第２半導体素子
８６１ａ：電極バンプ
８６２：枠状体
８６３：接合層
８６４：受動素子
８６５：はんだ層
８７：第２封止樹脂
８８：パッド層
８９１：第１マスク層
８９１ａ：空洞部
８９２：第２マスク層
８９２ａ：空洞部
８９３：第３マスク層
８９３ａ空洞部
Ｘ：第１方向
Ｙ：第２方向
Ｚ：厚さ方向
ＣＬ：切断線
【図１】
2018088505.tif 000003
【図２】
2018088505.tif 000004
【図３】
2018088505.tif 000005
【図４】
2018088505.tif 000006
【図５】
2018088505.tif 000007
【図６】
2018088505.tif 000008
【図７】
2018088505.tif 000009
【図８】
2018088505.tif 000010
【図９】
2018088505.tif 000011
【図１０】
2018088505.tif 000012
【図１１】
2018088505.tif 000013
【図１２】
2018088505.tif 000014
【図１３】
2018088505.tif 000015
【図１４】
2018088505.tif 000016
【図１５】
2018088505.tif 000017
【図１６】
2018088505.tif 000018
【図１７】
2018088505.tif 000019
【図１８】
2018088505.tif 000020
【図１９】
2018088505.tif 000021
【図２０】
2018088505.tif 000022
【図２１】
2018088505.tif 000023
【図２２】
2018088505.tif 000024
【図２３】
2018088505.tif 000025
【図２４】
2018088505.tif 000026
【図２５】
2018088505.tif 000027
【図２６】
2018088505.tif 000028
【図２７】
2018088505.tif 000029
【図２８】
2018088505.tif 000030
【図２９】
2018088505.tif 000031
【図３０】
2018088505.tif 000032
【図３１】
2018088505.tif 000033
【図３２】
2018088505.tif 000034
【図３３】
2018088505.tif 000035
【図３４】
2018088505.tif 000036
【図３５】
2018088505.tif 000037
【図３６】
2018088505.tif 000038
【図３７】
2018088505.tif 000039
【図３８】
2018088505.tif 000040
【図３９】
2018088505.tif 000041
【図４０】
2018088505.tif 000042
【図４１】
2018088505.tif 000043