【手続補正書】
【提出日】平成27年10月28日(2015.10.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
リンクトレーニングに対し概してトランスペアレントである複数のチャネルを等化するための装置であって、
入力回路とクロスバーと出力回路とによって形成される複数の等化経路であって、各等化経路が前記チャネルの少なくとも１つに結合され、前記クロスバーが前記入力回路と前記出力回路との間に接続される、前記複数の等化経路と、
コントローラと、
を含み、
前記コントローラが、
第１の参照電圧を受け取り、且つ、利得制御信号を前記入力回路に提供する利得制御ループであって、前記等化経路の少なくとも１つのレプリカを含む、前記利得制御ループと、
第２の参照電圧を受け取り、且つ、クロスバー制御信号を前記クロスバーに提供するクロスバーループと、
第３の基準電圧を受け取り、且つ、前記出力回路に対しドライバ制御信号を提供するドライバループと、
を有する、装置。
【請求項２】
請求項１に記載の装置であって、
前記入力回路が、複数の可変利得増幅器（ＶＧＡ）を含み、各ＶＧＡが、前記チャネルの少なくとも１つに結合され、且つ、前記クロスバーに結合される、装置。
【請求項３】
請求項２に記載の装置であって、
前記出力回路が、前記クロスバーに各々結合される複数のドライバを含む、装置。
【請求項４】
請求項３に記載の装置であって、
前記クロスバーが、複数のマルチプレクサを含み、各マルチプレクサが、各ＶＧＡに結合され、且つ、前記ドライバの少なくとも１つに結合される、装置。
【請求項５】
請求項４に記載の装置であって、
前記利得制御ループが、
前記第１の参照電圧を受け取るレプリカＶＧＡと、
前記レプリカＶＧＡに結合されるレプリカマルチプレクサと、
前記レプリカマルチプレクサに結合されるレプリカドライバと、
前記第１の参照電圧を受け取り、前記レプリカドライバに結合され、前記入力回路の各ＶＧＡに結合される、制御ネットワークと、
を更に含む、装置。
【請求項６】
請求項５に記載の装置であって、
前記レプリカマルチプレクサが第１のレプリカマルチプレクサを更に含み、
前記制御ネットワークが第１の制御ネットワークを更に含み、
前記クロスバーループが、
前記第２の参照電圧を受け取る第２のレプリカマルチプレクサと、
前記第２の参照電圧を受け取り、前記第２のレプリカマルチプレクサに結合され、前記クロスバーの各マルチプレクサに結合される、第２の制御ネットワークと、
を更に含む、装置。
【請求項７】
請求項６に記載の装置であって、
前記ドライバループが、
前記第３の参照電圧を受け取る第２のレプリカドライバと、
前記第３の参照電圧を受け取り、前記第２のレプリカドライバに結合され、前記出力回路の各ドライバに結合される、第３の制御ネットワークと、
を更に含む、装置。
【請求項８】
請求項７に記載の装置であって、
前記第１、第２及び第３の制御ネットワークの各々が、
前記第１、第２及び第３の参照電圧の一つを受け取る第１の分圧器と、
前記第１のレプリカドライバと前記第２のレプリカマルチプレクサと前記第２のレプリカドライバとの１つに結合される第２の分圧器と、
前記第１及び第２の分圧器の間に結合される制御信号生成器と、
を更に含む、装置。
【請求項９】
請求項８に記載の装置であって、
前記制御信号生成器が、
前記第１及び第２の分圧器の各々に結合される差動増幅器と、
前記差動増幅器に結合されるフィルタと、
前記フィルタに結合される電圧・電流（Ｖ２Ｉ）コンバータと、
前記Ｖ２Ｉコンバータに結合される電流ミラー回路と、
を更に含む、装置。
【請求項１０】
複数のチャネルを有するトランスミッタと、
前記トランスミッタに結合される伝送媒体と、
前記伝送媒体に結合されるレシーバと、
を含む装置であって、
前記レシーバが、前記複数のチャネルを等化し、且つ、リンクトレーニングに対し概してトランスペアレントである線形イコライザを含み、
前記線形イコライザが、
入力回路とクロスバーと出力回路とによって形成される複数の等化経路であって、各等化経路が前記チャネルの少なくとも１つに結合され、前記クロスバーが前記入力回路と前記出力回路との間に接続される、前記複数の等化経路と、
コントローラと、
を含み、
前記コントローラが、
第１の参照電圧を受け取り、且つ、利得制御信号を前記入力回路に提供する利得制御ループであって、前記等化経路のレプリカの少なくとも１つを含む、前記利得制御ループと、
第２の参照電圧を受け取り、且つ、クロスバー制御信号を前記クロスバーに提供するクロスバーループと、
第３の基準電圧を受け取り、且つ、前記出力回路に対しドライバ制御信号を提供する、ドライバループと、
を含む、装置。
【請求項１１】
請求項１０に記載の装置であって、
前記入力回路が複数の可変利得増幅器（ＶＧＡ）を含み、各ＶＧＡが、前記チャネルの少なくとも１つに結合され、且つ、前記クロスバーに結合される、装置。
【請求項１２】
請求項１１に記載の装置であって、
前記出力回路が、前記クロスバーに各々結合される複数のドライバを含む、装置。
【請求項１３】
請求項１２に記載の装置であって、
前記クロスバーが複数のマルチプレクサを含み、各マルチプレクサが、各ＶＧＡに結合され、且つ、前記ドライバの少なくとも１つに結合される、装置。
【請求項１４】
請求項１３に記載の装置であって、
前記利得制御ループが、
前記第１の参照電圧を受け取るレプリカＶＧＡと、
前記レプリカＶＧＡに結合されるレプリカマルチプレクサと、
前記レプリカマルチプレクサに結合されるレプリカドライバと、
前記第１の参照電圧を受け取り、前記レプリカドライバに結合され、前記入力回路の各ＶＧＡに結合される、制御ネットワークと、
を更に含む、装置。
【請求項１５】
請求項１４に記載の装置であって、
前記レプリカマルチプレクサが第１のレプリカマルチプレクサを更に含み、
前記制御ネットワークが第１の制御ネットワークを更に含み、
前記クロスバーループが、
前記第２の参照電圧を受け取る第２のレプリカマルチプレクサと、
前記第２の参照電圧を受け取り、前記第２のレプリカマルチプレクサに結合され、前記クロスバーの各マルチプレクサに結合される、第２の制御ネットワークと、
を更に含む、装置。
【請求項１６】
請求項１５に記載の装置であって、
前記ドライバループが、
前記第３の参照電圧を受け取る第２のレプリカドライバと、
前記第３の参照電圧を受け取り、前記第２のレプリカドライバに結合され、前記出力回路の各ドライバに結合される、第３の制御ネットワークと、
を更に含む、装置。
【請求項１７】
請求項１６に記載の装置であって、
前記第１、第２及び第３の制御ネットワークの各々が、
前記第１、第２及び第３の参照電圧の一つを受け取る第１の分圧器と、
前記第１のレプリカドライバと前記第２のレプリカマルチプレクサと前記第２のレプリカドライバとの１つに結合される第２の分圧器と、
前記第１及び第２の分圧器の間に結合される制御信号生成器と、
を更に含む、装置。
【請求項１８】
請求項１７に記載の装置であって、
前記制御信号生成器が、
前記第１及び第２の分圧器の各々に結合される差動増幅器と、
前記差動増幅器に結合されるフィルタと、
前記フィルタに結合される電圧・電流（Ｖ２Ｉ）コンバータと、
前記Ｖ２Ｉコンバータに結合される電流ミラー回路と、
を更に含む、装置。
【請求項１９】
請求項１８に記載の装置であって、
前記レシーバが判定フィードバックイコライザ（ＤＦＥ）を更に含み、前記線形イコライザが前記伝送媒体と前記ＤＦＥとの間に結合される、装置。
【請求項２０】
請求項１９に記載の装置であって、
前記装置がスクランブルされたエンコーディングを有する１０ギガビットバックプレーンリンク（１０ＧＢＡＳＥ−ＫＲ）準拠通信システムである、装置。