【事件の表示】
　特許第３２７２８７３号「液晶表示装置」の請求項１、２に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３２７２８７３号の請求項１、２に係る特許を維持する。
【理　由】
【1】手続の経緯
　特許第3272873号の請求項1〜2に係る発明は、平成6年8月15日に出願され、平成14年1月25日にその設定登録がなされ、その後、佐藤光男より特許異議申立がなされ、取消理由通知に対して、応答期間内である平成15年4月17日に訂正請求がなされたものである。なお、平成15年2月13日付け訂正請求は取り下げられた。
　
【2】訂正の適否についての判断
【2-1】訂正の要旨
　特許権者が求めている訂正の内容は、以下のとおりである。
訂正事項a:
　特許請求の範囲の請求項1中の「前記積み上げ部は、前記逆スタガ型薄膜トランジスタのゲート電極と同一の導電膜、前記逆スタガ型薄膜トランジスタのゲート絶縁膜と同一の絶縁膜、前記逆スタガ型薄膜トランジスタの活性層と同一の半導体層、前記逆スタガ型薄膜トランジスタのオーミックコンタクト層と同一の低抵抗の半導体層、前記逆スタガ型薄膜トランジスタのチャネル保護膜と同一の絶縁膜および前記画素電極と同一の導電膜の少なくとも一つと同一の材料から」を特許請求の範囲の減縮を目的として「前記積み上げ部は、前記逆スタガ型薄膜トランジスタのゲート電極と同一の導電膜、前記逆スタガ型薄膜トランジスタの活性層と同一の半導体層、前記逆スタガ型薄膜トランジスタのオーミックコンタクト層と同一の低抵抗の半導体層、前記逆スタガ型薄膜トランジスタのチャネル保護膜と同一の絶縁膜および前記画素電極と同一の導電膜の少なくとも一つと同一の中間膜と、前記逆スタガ型薄膜トランジスタのゲート絶縁膜と同一の絶縁膜とから」と訂正し、特許請求の範囲の請求項1中の「形成されていることを特徴とする」を特許請求の範囲の減縮を目的として「形成され、前記信号線取出し用電極が凸状に形成されることを特徴とする」と訂正する。
　これに伴い、特許請求の範囲の記載と発明の詳細な説明の記載との整合を図るため、明瞭でない記載の釈明を目的として、明細書段落番号0013の「前記積み上げ部は、前記逆スタガ型薄膜トランジスタのゲート電極と同一の導電膜、前記逆スタガ型薄膜トランジスタのゲート絶縁膜と同一の絶縁膜、前記逆スタガ型薄膜トランジスタの活性層と同一の半導体層、前記逆スタガ型薄膜トランジスタのオーミックコンタクト層と同一の低抵抗の半導体層、前記逆スタガ型薄膜トランジスタのチャネル保護膜と同一の絶縁膜および前記画素電極と同一の導電膜の少なくとも一つと同一の材料から」を「前記積み上げ部は、前記逆スタガ型薄膜トランジスタのゲート電極と同一の導電膜、前記逆スタガ型薄膜トランジスタの活性層と同一の半導体層、前記逆スタガ型薄膜トランジスタのオーミックコンタクト層と同一の低抵抗の半導体層、前記逆スタガ型薄膜トランジスタのチャネル保護膜と同一の絶縁膜および前記画素電極と同一の導電膜の少なくとも一つと同一の中間膜と、前記逆スタガ型薄膜トランジスタのゲート絶縁膜と同一の絶縁膜とから」と訂正し、特許請求の範囲の記載と発明の詳細な説明の記載との整合を図るため、明瞭でない記載の釈明を目的として、明細書段落番号0013の「形成されていることを特徴とする。」を「形成され、前記信号線取出し用電極が凸状に形成されることを特徴とする。」と訂正する。
　
【2-2】訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　上記訂正事項aは、特許請求の範囲の減縮及びそれと発明の詳細な説明の記載とを整合させること(明りょうでない記載の釈明)を目的とする訂正であり、願書に添付した明細書の段落【0015】、【0040】〜【0043】、【0078】、及び願書に添付した図4に記載された技術事項に基づくものであり、実質的に特許請求の範囲を拡張し、又は変更するものでもない。
　
【2-3】むすび
　以上のとおりであるから、上記訂正は、平成6年法律第116号第6項第1号の規定により、訂正についてはなお従前の例によるされる、改正前の特許法第126条第1項ただし書き及び同条第2項の規定に適合するので、当該訂正を認める。
　
【3】特許異議の申立てについての判断
【3-1】本件発明1〜2
　本件の請求項1〜2に係る発明は、全文訂正明細書の特許請求の範囲に記載された以下のとおりのものである。
「【請求項1】
　絶縁性基板上にマトリクス配列された画素電極、各画素電極に設けられたスイッチング素子としての逆スタガ型薄膜トランジスタからなる画素部と、
　この画素部の周囲の前記絶縁性基板上に設けられ、前記逆スタガ型薄膜トランジスタのソース・ドレイン電極の一方に接続する信号線電極取出し部と、
　この信号線電極取出し部を介して前記逆スタガ型薄膜トランジスタに接続し、前記逆スタガ型薄膜トランジスタを制御する制御手段と
　を具備してなり、
　前記信号線電極取出し部は、信号線取出し用電極と、この信号線取出し用電極の下部に設けられた積み上げ部とからなり、
　前記信号線取出し用電極は、前記逆スタガ型薄膜トランジスタの前記ソース・ドレイン電極と同一の導電膜から形成され、
　前記積み上げ部は、前記逆スタガ型薄膜トランジスタのゲート電極と同一の導電
膜、前
中間膜と、前記逆スタガ型薄膜トランジスタのゲート絶縁膜と同一の絶縁膜と
、前記信号線取出し用電極が凸状に形成され
【請求項2】
　前記制御手段は、前記信号線電極取出し部にCOG実装された駆動用ICであることを特徴とする請求項1に記載の液晶表示装置。」
　以下、請求項順に「本件発明1」〜「本件発明2」という。
　
【3-2】申立ての理由の概要
　特許異議申立人は、本件特許の請求項1および請求項2に係る発明は、本件特許の出願の日前に公開された下記刊行物に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであり、特許法第2 9条第2項の規定により特許を受けることができないものであるから、取り消されるべきものである旨主張する。
　
刊行物1: 特開平4-324833号公報
刊行物2: 特開昭62-298117号公報
刊行物3:特開平4-130418号公報 
　
【3-3】刊行物に開示された発明等
刊行物1:特開平4-324833号公報 
　第11段落〜第18段落、第23段落、第26段落〜第27段落、および図1、図7〜図11には、絶縁性基板(1)上にドレイン端子(6)およびゲート端子(4)、ゲート(2)を形成し、ドレイン端子(6)およびゲート端子(4)を覆うメタルマスク(31)を形成して、TFTを構成するゲート絶縁膜となるシリコン窒化膜(7)、アモルファス・シリコン膜(11)、高濃度のN型アモルファス・シリコン膜(12)を形成し、その上にソース電極及びドレイン電極との接着のためのクロム膜(15)を形成し、ITO(16)により画素電極が形成され、ドレイン電極と一体のドレインライン(8)がドレイン端子(6)上に延在されるようにパターニングし、ソース・ドレイン電極およびドレイン端子(6)上に、ITOを介してCr膜(17)およびCu膜(18)をドレイン端子との接触部境界でL字状を成すように形成した液晶表示装置が開示されている。
　
刊行物2:特開昭62-298117号公報 
　第1頁右下欄第17行〜第2頁左上欄第7行、第2頁左下欄第7行〜右下欄第10行、および第1図、第2図(a)〜(e)には、ガラス基板1上にドレインライン2の端部に連なるドレイン信号入力端子3、及びソース電極4とそれに連なるソース電極5が形成されたTFTにおいて、第1図のように、端部にゲート信号入力端子パターン13が一体化されたゲートラインパターン14と、ドレイン信号入力端子パターン12とを有するフオトレジストを用いて金属層10のエッチングを行い、第2図(c)に示す金属層10およびドレイン信号入力端子3の積層構造を得ることが記載されている。
　
刊行物3:特開平4-130418号公報 
　特許請求の範囲および第5図には、信号配線に信号を供給すべ＜基板上に駆動用ドライバーICを有する液晶表示装置が記載されている。
　
【3-4】進歩性について
　本件発明1と刊行物1の発明 (引用発明)とを比較する。引用発明における、絶縁性基板上に形成されたTFTの部分は本件発明1の「絶縁性基板上にマトリクス配列された画素電極、各画素電極に設けられたスイッチング素子としての逆スタガ型薄膜トランジスタからなる画素部」に相当する。また、引用発明のドレイン端子(6)及びその上のITO(16)、Cr膜(17)、Cu膜(18)は、本件発明1の「画素部の周囲の前記絶縁性基板上に設けられ、前記逆スタガ型薄膜トランジスタのソース・ドレイン電極の一方に接続する信号線電極取出し部」に相当する。さらに、引用発明のドレイン端子(6)上のCu膜(18)と、ドレイン端子(6)及びCr膜(17)は、それぞれ、本件発明1の「信号線取出し用電極」と「信号線取出し用電極の下部に設けられた積み上げ部」に相当する。そして、引用発明のドレイン電極は、Cr膜(15)、ITO(16)、Cr膜(17)、Cu膜(18)から成ると認められるから、信号線取出し用電極に相当するCu膜(18)は、逆スタガ型薄膜トランジスタの前記ソース・ドレイン電極と同一の導電膜から形成されている。
　よって、両者は、「絶縁性基板上にマトリクス配列された画素電極、各画素電極に設けられたスイッチング素子としての逆スタガ型薄膜トランジスタからなる画素部と、この画素部の周囲の前記絶縁性基板上に設けられ、前記逆スタガ型薄膜トランジスタのソース・ドレイン電極の一方に接続する信号線電極取出し部とを具備してなり、前記信号線電極取出し部は、信号線取出し用電極と、この信号線取出し用電極の下部に設けられた積み上げ部とからなり、前記信号線取出し用電極は、前記逆スタガ型薄膜トランジスタの前記ソース・ドレイン電極と同一の導電膜から形成された液晶表示装置。」である点で一致しており、以下の点で相違する。
　
相違点a.
　
相違点b.
　以下、相違点について検討する。
相違点aについて
　液晶表示装置において、薄膜トランジスタの制御手段を絶縁基板上に設けること自体は、例えば刊行物3に示されるように周知であり、制御手段を絶縁基板上に具備する点は、液晶表示装置においては単なる設計上の事項にすぎない。
相違点bについて
　しかし、積み上げ部を、中間膜と前記逆スタガ型薄膜トランジスタのゲート絶縁膜と同一の絶縁膜とから形成し、信号線取出し用電極を凸状に形成する点は刊行物2〜3には示されておらず、そのようにする動機も見いだせない。そして、本願発明1は、この点により、明細書の段落【0078】記載の効果を奏するものと認められる。
　よって、本件発明1は、刊行物1〜3に記載された発明に基づいて当業者が容易に発明できたものではない。
　
　また、本件発明2は前記
相違点b
　
【3-5】むすび
　以上のとおりであるから、特許異議申立の理由及び証拠方法によっては、本件の請求項1〜2に係る発明の特許を取り消すことはできない。
　また、他に本件の請求項1〜2に係る発明の特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１５年４月２１日（２００３．４．２１）
【訂正の要旨】
　▲１▼訂正事項ａ
　特許請求の範囲の請求項１中の「前記積み上げ部は、前記逆スタガ型薄膜トランジスタのゲート電極と同一の導電膜、前記逆スタガ型薄膜トランジスタのゲート絶縁膜と同一の絶縁膜、前記逆スタガ型薄膜トランジスタの活性層と同一の半導体層、前記逆スタガ型薄膜トランジスタのオーミックコンタクト層と同一の低抵抗の半導体層、前記逆スタガ型薄膜トランジスタのチャネル保護膜と同一の絶縁膜および前記画素電極と同一の導電膜の少なくとも一つと同一の材料から」を特許請求の範囲の減縮を目的として「前記積み上げ部は、前記逆スタガ型薄膜トランジスタのゲート電極と同一の導電膜、前記逆スタガ型薄膜トランジスタの活性層と同一の半導体層、前記逆スタガ型薄膜トランジスタのオーミックコンタクト層と同一の低抵抗の半導体層、前記逆スタガ型薄膜トランジスタのチャネル保護膜と同一の絶縁膜および前記画素電極と同一の導電膜の少なくとも一つと同一の中間膜と、前記逆スタガ型薄膜トランジスタのゲート絶縁膜と同一の絶縁膜とから」と訂正し、特許請求の範囲の請求項１中の「形成されていることを特徴とする」を特許請求の範囲の減縮を目的として「形成され、前記信号線取出し用電極が凸状に形成されることを特徴とする」と訂正する。
　これに伴い、特許請求の範囲の記載と発明の詳細な説明の記載との整合を図るため、明瞭でない記載の釈明を目的として、明細書段落番号００１３の「前記積み上げ部は、前記逆スタガ型薄膜トランジスタのゲート電極と同一の導電膜、前記逆スタガ型薄膜トランジスタのゲート絶縁膜と同一の絶縁膜、前記逆スタガ型薄膜トランジスタの活性層と同一の半導体層、前記逆スタガ型薄膜トランジスタのオーミックコンタクト層と同一の低抵抗の半導体層、前記逆スタガ型薄膜トランジスタのチャネル保護膜と同一の絶縁膜および前記画素電極と同一の導電膜の少なくとも一つと同一の材料から」を「前記積み上げ部は、前記逆スタガ型薄膜トランジスタのゲート電極と同一の導電膜、前記逆スタガ型薄膜トランジスタの活性層と同一の半導体層、前記逆スタガ型薄膜トランジスタのオーミックコンタクト層と同一の低抵抗の半導体層、前記逆スタガ型薄膜トランジスタのチャネル保護膜と同一の絶縁膜および前記画素電極と同一の導電膜の少なくとも一つと同一の中間膜と、前記逆スタガ型薄膜トランジスタのゲート絶縁膜と同一の絶縁膜とから」と訂正し、特許請求の範囲の記載と発明の詳細な説明の記載との整合を図るため、明瞭でない記載の釈明を目的として、明細書段落番号００１３の「形成されていることを特徴とする。」を「形成され、前記信号線取出し用電極が凸状に形成されることを特徴とする。」と訂正する。
（５４）【発明の名称】
液晶表示装置
（５７）【特許請求の範囲】
　【請求項１】
　絶縁性基板上にマトリクス配列された画素電極、各画素電極に設けられたスイッチング素子としての逆スタガ型薄膜トランジスタからなる画素部と、
　この画素部の周囲の前記絶縁性基板上に設けられ、前記逆スタガ型薄膜トランジスタのソース・ドレイン電極の一方に接続する信号線電極取出し部と、
　この信号線電極取出し部を介して前記逆スタガ型薄膜トランジスタに接続し、前記逆スタガ型薄膜トランジスタを制御する制御手段と
　を具備してなり、
　前記信号線電極取出し部は、信号線取出し用電極と、この信号線取出し用電極の下部に設けられた積み上げ部とからなり、
　前記信号線取出し用電極は、前記逆スタガ型薄膜トランジスタの前記ソース・ドレイン電極と同一の導電膜から形成され、
　前記積み上げ部は、前記逆スタガ型薄膜トランジスタのゲート電極と同一の導電
膜、前
中間膜と、前記逆スタガ型薄膜トランジスタのゲート絶縁膜と同一の絶縁膜と
、前記信号線取出し用電極が凸状に形成され
　【請求項２】
　前記制御手段は、前記信号線電極取出し部にＣＯＧ実装された駆動用ＩＣであることを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は、液晶表示装置に関する。
　【０００２】
　【従来の技術】
　液晶表示装置は薄型・軽量であり、低電圧駆動が可能で、更にカラ−化も容易である等の特徴を有し、近年、パ−ソナルコンピュ−タ、ワ−プロなどの表示装置として利用されている。中でも、薄膜トランジスタ（ＴＦＴ）をスイッチング素子として用いたアクティブマトリックス型液晶表示装置（以下、単に液晶表示装置と記す）は、多画素にしてもコントラスト、レスポンス等の劣化がなく、更に、中間調表示も可能であることから、フルカラ−テレビや、ＯＡ用の表示装置として期待されている。
　【０００３】
　図１３は、従来の液晶表示装置のアレイ基板の構成を示す斜視図である。また、図１４は、アレイ基板の構成を示す模式図である。
　図１３において、１０１は透光性絶縁基板を示しており、この透光性絶縁基板１０１には画素部１０２が設けられている。この画素部１０２は、大きく分けて、図１４に示すように、マトリクス状に配置された画素電極１０４と、各画素電極毎に設けられたスイッチング素子としてのＴＦＴ１０５とからなる。
　【０００４】
　画素部１０２の周囲には、図１３に示すように、ＴＦＴを駆動するための専用ＩＣであるＴＦＴ駆動用ＩＣ１０３が設けられている。このＴＦＴ駆動用ＩＣ１０３は、画素部１０２の周囲に設けられた取出し用電極を介してＴＦＴに接続している。すなわち、図１４に示すように、駆動用ＩＣ１０３のうち走査線に接続されたゲート駆動用ＩＣはゲート取出し用電極１０６を介してＴＦＴ１０５のゲートに接続され、また、駆動用ＩＣ１０３のうち信号線に接続された信号線駆動用ＩＣは信号線取出し用電極１０７を介してＴＦＴ１０５のソース・ドレインに接続されている。このソース・ドレインは二つあるソース・ドレインのうちの画素電極１０４に接続していないほうのものである。
　【０００５】
　駆動用ＩＣ１０３を取出し用電極に接続する方法としては、ＣＯＧ　（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）実装がＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）よりも有効である。これは接続のための部品点数を少なくできたり、微細ピッチの接続を行なえたり、駆動用ＩＣを含むアレイ基板全体の厚さを薄くできるなどの利点があるからである。
　【０００６】
　図１５は、ＴＦＴとして逆スタガ型ＴＦＴを用いた場合のアレイ基板の構成を示す断面図である。
　この逆スタガ型ＴＦＴの基本構造は、透光性絶縁基板１０１上に順次設けられたゲート電極１１１、ゲート絶縁膜１１２、活性層１１３、オーミックコンタクト層１１４およびソース・ドレイン電極１１７，１１８から構成されている。なお、１１５はチャネル保護膜、１１９はＴＦＴ保護膜を示している。
　【０００７】
　ゲート電極１１１は画素部の周囲に設けられたゲート電極取出し部にまで延びており、このゲート電極取出し部のゲート電極１１１上にはゲート取出し用電極１１８ｂが設けられている。このゲート取出し用電極１１８ｂは、ソース・ドレイン電極１１７，１１８と同一の導電膜により形成されている。また、ソース・ドレイン電極１１８は、画素部の周囲に設けられた信号線電極取出し部にまで延びており、この信号線電極取出し部のソース・ドレイン電極は信号線取出し用電極１１８ａを形成している。
　【０００８】
　図１６は、信号線駆動用ＩＣ１０３ａをＣＯＧ実装したアレイ基板の要部を示す断面図である。
　信号線駆動用ＩＣ１０３ａをＣＯＧ実装するには、メッキ法や蒸着法などを用いて信号線駆動用ＩＣ１０３ａに電極１２１、バンプ１２２を形成する必要がある。メッキ法や蒸着法などの方法では、バンプ１２２を形成するのにフォトリソグラフィ技術が必要となる。ここで、バンプ１２２は一般に高さが高い。このため、フォトリソグラフィ技術によるバンプ１２２の形成（パターニング）が困難になり、バンプ１２２の信頼性が低下するという問題があった。
　【０００９】
　また、電極１２１バンプ１２２が形成された信号線駆動用ＩＣ１０３ａを信号線取出し用電極１１８ａに接続するための圧着工程のときに信号線駆動用ＩＣ１０３ａにかかる荷重によって、信号線取出し用電極１１８ａ、バンプ１２２等の電極にクラックが発生することがある。このようなクラックは接続不良の招き、信頼性を低下せさる。このような問題はゲート駆動用ＩＣについてもある。
　【００１０】
　【発明が解決しようとする課題】
　上述の如く、従来の液晶表示装置にあっては、駆動用ＩＣをアレイ基板にＣＯＧ実装するために、駆動用ＩＣにバンプを形成する必要があった。しかし、バンプは一般に高さが高いため、その作成が困難である。このため、バンプに起因する信頼性の低下が問題となっていた。
　【００１１】
　また、駆動用ＩＣをアレイ基板に接続する際の圧着工程において、駆動用ＩＣに荷重がかかるため、バンプや信号線取出し用電極などの電極にクラックが発生し、信頼性が低下するという問題があった。
　【００１２】
　本発明は、上記事情を考慮してなされたもので、その目的とするところは、ＴＦＴを制御する駆動用ＩＣなどの制御手段の実装の際に生じ得る信頼性の低下を防止できる液晶表示装置を提供することにある。
　【００１３】
　【課題を解決するための手段】
　上記の目的を達成するために、本発明の液晶表示装置（請求項１）は、絶縁性基板上にマトリクス配列された画素電極、各画素電極に設けられたスイッチング素子としての逆スタガ型薄膜トランジスタからなる画素部と、この画素部の周囲の前記絶縁性基板上に設けられ、前記逆スタガ型薄膜トランジスタのソース・ドレイン電極の一方に接続する信号線電極取出し部と、この信号線電極取出し部を介して前記逆スタガ型薄膜トランジスタに接続し、前記逆スタガ型薄膜トランジスタを制御する制御手段とを具備してなり、前記信号線電極取出し部は、信号線取出し用電極と、この信号線取出し用電極の下部に設けられた積み上げ部とからなり、前記信号線取出し用電極は、前記逆スタガ型薄膜トランジスタの前記ソース・ドレイン電極と同一の導電膜から形成され、前記積み上げ部は、前記逆スタガ型薄膜トランジスタのゲート電極と同一の導電
膜、前
中間膜と、前記逆スタガ型薄膜トランジスタのゲート絶縁膜と同一の絶縁膜と
、前記信号線取出し用電極が凸状に形成され
　【００１４】
　【００１５】
　【作用】
　本発明では、取出し用電極として、第１の取出し用電極と第２の取出し用電極とからなるものを採用しており、そして、第２の取出し用電極が薄膜トランジスタのゲート絶縁膜、およびこのゲート絶縁膜と絶縁性基板との間の薄膜トランジスタを構成する導電膜または半導体膜と同一の中間膜から形成されている（請求項１）。あるいは第２の取出し用電極が薄膜トランジスタのゲート絶縁膜、およびこのゲート絶縁膜とソース電極との間の薄膜トランジスタを構成する導電膜、半導体膜および絶縁膜の少なくとも一つと同一の中間膜から形成されている（請求項２）。
　【００１６】
　すなわち、本発明の取出し用電極は、従来の取出し用電極と同様な構造の第１の取出し用電極に加えて、従来には無いゲート絶縁膜と中間膜とからなる多層構造の第２の取出し用電極とにより構成されている。
　【００１７】
　したがって、本発明によれば、制御手段の実装の際に取出し用電極に加わる荷重は、第２の取出し用電極によって効果的に吸収・分散されるので、制御手段の実装の際に生じ得る信頼性の低下を防止できる。
　【００１８】
　また、多層構造の第２の取出し用電極を用いたことにより、従来よりも取出し用電極の高さが高くなり、これにより、例えば、制御手段をＣＯＧ実装する場合において、従来よりも高さの低いバンプを用いることができるようになり、バンプに起因する信頼性の低下を防止できる。
　【００１９】
　【実施例】
　以下、図面を参照しながら実施例を説明する。
　図１は、本発明の第１の実施例に係る液晶表示装置のアレイ基板の断面図である。このアレイ基板は、大きく分けて、ゲート電極取出し部、画素部および信号線電極取出し部とからなる。
　【００２０】
　画素部は、透光性絶縁基板１上にマトリクス状に配置された画素電極１６と、各画素電極毎に設けられたスイッチング素子としての逆スタガ型ＴＦＴ２とから構成されている。
　【００２１】
　逆スタガ型ＴＦＴ２は、透光性絶縁基板１上に順次設けられたゲート電極１１、ゲート絶縁膜１２、活性層１３、オーミックコンタクト層１４およびソース・ドレイン電極１７，１８から構成されている。なお、１５はチャネル保護膜、１９はＴＦＴ保護膜を示している。
　【００２２】
　ゲート電極１１はゲート電極取出し部にまで延びており、このゲート電極取出し部には、ソース・ドレイン電極１７，１８と同一の導電膜から形成された第１のゲート取出し用電極１８ｂと、後述する積み上げ部としての第２のゲート取出し用電極とが設けられている。
　【００２３】
　信号線電極取出し部には、ソース・ドレイン電極１７，１８と同一の導電膜から形成された第１の信号線取出し用電極１８ａと、後述する積み上げ部としての第２の信号線取出し用電極とが設けられている。
　【００２４】
　上記第２の信号線取出し用電極は、ゲート電極１１と同一の導電膜１１ａ、ゲート絶縁膜１２と同一の絶縁膜１２ａ、活性層１３と同一の半導体層１３ａ、オーミックコンタクト層１４と同一の低抵抗の半導体層１４ａ、チャネル保護膜１５と同一の絶縁膜１５ａおよび画素電極１６と同一の導電膜１６ａにより形成されている。
　【００２５】
　同様に、上記第２のゲート取出し用電極は、ゲート電極１１と同一の導電膜１１ｂ、ゲート絶縁膜１２と同一の絶縁膜１２ｂ、活性層１３と同一の半導体層１３ｂ、オーミックコンタクト層１４と同一の低抵抗の半導体層１４ｂ、チャネル保護膜１５と同一の絶縁膜１５ｂおよび画素電極１６と同一の導電膜１６ｂにより形成されている。
　【００２６】
　図２は、図１のアレイ基板の製造方法を示す工程断面図である。
　まず、図２（ａ）に示すように、透光性絶縁基板１上にゲート電極１１、第２の信号線取出し用電極（以下、信号線積み上げ部という）の一部を構成する導電膜１１ａおよび第２のゲート取出し用電極（以下、ゲート積み上げ部という）の一部を構成する導電膜１１ｂとなるＭｏＴａ合金膜を形成した後、このＭｏＴａ合金膜をパターニングしてゲート電極１１、導電層１１ａ，１１ｂを形成する。ＭｏＴａ合金膜の成膜は例えばスパッタ法により行ない、また、その膜厚は例えば２００ｎｍとする。ＭｏＴａ合金膜の代わりに、Ａｌ膜等の金属膜、あるいはＭｏＷ膜などの合金膜を用いても良い。
　【００２７】
　次に図２（ｂ）に示すように、全面にゲート絶縁膜、信号線積み上げ部およびゲート積み上げ部の一部を構成する厚さ４００ｎｍの絶縁膜１２０をＣＶＤ法により形成する。絶縁膜１２０としては、例えば、シリコン酸化膜やシリコン窒化膜を用いる。
　【００２８】
　続いて、絶縁膜１２０上に活性層、信号線積み上げ部の一部を構成する半導体層およびゲート積み上げ部の一部を構成する半導体層となる厚さ５０ｎｍの半導体層１３０をＣＶＤ法により形成する。半導体層１３０としては、例えば、アモルファスシリコン膜を用いる。
　【００２９】
　続いて、半導体層１３０上にチャネル保護膜１５、信号線積み上げ部の一部を構成する絶縁膜１５ａおよびゲート積み上げ部の一部を構成する絶縁膜１５ｂとなる厚さ２００ｎｍの絶縁膜をＣＶＤ法により形成した後、この絶縁膜をパターニングしてチャネル保護膜１５、絶縁膜１５ａ，１５ｂを形成する。なお、この絶縁膜１５，１５ａ，１５ｂ、絶縁膜１２０および半導体層１３０はＣＶＤ法以外の成膜法により連続形成しても良い。
　【００３０】
　次に図２（ｃ）に示すように、全面にオーミックコンタクト層１４、信号線積み上げ部の一部を構成する半導体層１４ａおよびゲート積み上げ部の一部を構成する半導体層１４ｂとなる低抵抗の半導体層、例えば、厚さ５０ｎｍのｎ＋型アモルファスシリコン膜をＣＶＤ法により形成した後、これおよび半導体層１３０をパターニングして、オーミックコンタクト層１４、活性層１３、信号線積み上げ部の一部を構成する半導体層１３ａ，１４ａ、およびゲート積み上げ部の一部を構成する半導体層１３ｂ，１４ｂを形成する。
　【００３１】
　次に図２（ｄ）に示すように、全面に画素電極１６、信号線積み上げ部の一部を構成する導電膜１６ａおよびゲート積み上げ部の一部を構成する導電膜１６ｂとなる例えば厚さ１５０ｎｍのＩＴＯ膜をスパッタ法により形成した後、これおよび絶縁膜１２０をパターニングして画素電極１６、ゲート絶縁膜１２、信号線積み上げ部の一部を構成する導電膜１６ａおよび絶縁膜１２ａ（＝１２）、ならびにゲート積み上げ部の一部を構成する導電膜１６ｂおよび絶縁膜１２ｂを形成する。
　【００３２】
　次に図２（ｅ）に示すように、全面にＡｌやＭｏなどの金属膜をスパッタ法により４００ｎｍの厚さに形成した後、これをパターニングしてソース・ドレイン電極１７，１８、信号線積み上げ部の一部を構成する導電膜１８ａおよびゲート積み上げ部の一部を構成する導電膜１８ｂを形成する。
　【００３３】
　最後に、チャネル保護膜１５上のオーミックコンタクト層１４を除去した後、全面にシリコン窒化膜等の絶縁膜を堆積し、これをパターニングしてＴＦＴ保護膜１９を形成してアレイ基板の基本構造が完成する。
　【００３４】
　図３は、上記アレイ基板に信号線駆動用ＩＣ２０をＣＯＧ実装した状態を示す模式図である。信号線駆動用ＩＣ２０には電極２１、バンプ２２が形成されている。
　【００３５】
　本実施例の場合、信号線電極取出し部には、ゲート電極１１と同一の導電膜１１ａ、ゲート絶縁膜１２と同一の絶縁膜１２ａ、活性層１３と同一の半導体層１３ａ、オーミックコンタクト層１４と同一の低抵抗の半導体層１４ａ、チャネル保護膜１５と同一の絶縁膜１５ａおよび画素電極１６と同一の導電膜１６ａからなる信号線積み上げ部が設けられているので、信号線駆動用ＩＣ２０をＣＯＧ実装する際に信号線取出し用電極１８ａやバンプ２２にかかる荷重２３は、信号線積み上げ部を構成する各種層や各種膜により吸収または分散される。
　【００３６】
　したがって、本実施例によれば、上記荷重によって信号線取出し用電極１８ａやバンプ２２等の電極にクラックが生じることによる接続不良およびそれに起因する信頼性の低下を防止できる。
　【００３７】
　また、本実施例の場合、信号線積み上げ部の断面形状が台形状になっているので、信号線取出し用電極１８ａのステップカバリッジは良好なものとなり、これにより、信号線取出し用電極１８ａの断線による信頼性の低下を防止できる。
　【００３８】
　更に、信号線積み上げ部の分だけ、バンプ２２の高さを従来よりも低くできるので、フォトリソグラフィ技術によるバンプ２２の形成（例えば、バンプ２２のパターニング工程）が容易になる。このような作用効果は、ゲート電極取出し部においても得られる。
　【００３９】
　したがって、本実施例によれば、駆動用ＩＣ（ＴＦＴ駆動用ＩＣ、信号線駆動用ＩＣ）をアレイ基板にＣＯＧ実装しても、信頼性の低下を招かない液晶表示装置が得られるようになる。
　【００４０】
　図４は、本発明の本発明の第２の実施例に係る信号線駆動用ＩＣがＣＯＧ実装された液晶表示装置のアレイ基板の断面図である。なお、図３の信号線駆動用ＩＣがＣＯＧ実装されたアレイ基板と対応する部分には図３と同一符号を付してあり、詳細な説明は省略する。
　【００４１】
　本実施例が先の実施例と異なる点は、信号線駆動用ＩＣ２０に電極２１、バンプ２２を形成する代わりに、信号線駆動用ＩＣに信号線積み上げ部と同構造の接続用電極を形成したことにある。
　【００４２】
　すなわち、導電膜１１ａ′、絶縁膜１２ａ′、半導体層１３ａ′、半導体層１４ａ′、絶縁膜１５ａ′および導電膜１６ａ′からなる信号線積み上げ部と同構造の接続用電極が信号線駆動用ＩＣ２０に設けられている。
　【００４３】
　本実施例でも、先の実施例と同様に、クラック発生による信頼性の低下を防止できる。更に、本実施例によれば、バンプが不要になるのでこれに起因する種々の問題を解決できるようになる。
　【００４４】
　図５は、本発明の本発明の第３の実施例に係る信号線駆動用ＩＣがＣＯＧ実装された液晶表示装置のアレイ基板の断面図である。
　本実施例が第１の実施例と異なる点は、信号線駆動用ＩＣ２０に電極２１およびバンプ２２を形成する代わりに、信号線駆動用ＩＣに電極２１のみを形成したことにある。この場合もバンプが不要になるので、第２の実施例と同様な効果が得られる。
　【００４５】
　図６は、本発明の本発明の第４の実施例に係る液晶表示装置のアレイ基板の断面図である。
　本実施例が第１の実施例と異なる点は、逆スタガ型ＴＦＴの代わりに、コプラナ型ＴＦＴを用いたことにある。なお、図１のアレイ基板と対応する部分には図１と同一符号を付してある。また、図中、２４は層間絶縁膜を示している。
　【００４６】
　本実施例によれば、コプラナ型ＴＦＴを構成する各種膜や各種層と同一の膜や層からなる積み上げ部が形成されているので、第１の実施例と同様な効果が得られる。
　【００４７】
　なお、コプラナ型ＴＦＴの代わりに、スタガ型ＴＦＴを用いても第１の実施例と同様な効果が得られる。また、第２の実施例、第３の実施例において、逆スタガ型ＴＦＴの代わりに、コプラナ型ＴＦＴあるいはスタガ型ＴＦＴを用いても良い。
　【００４８】
　図７は、本発明の本発明の第５の実施例に係る液晶表示装置の液晶パネルの斜視図である。また、図８は、図７の液晶パネルの断面図である。
　アレイ基板３１上には対向基板３２が接続されている。この対向基板３２の周囲のアレイ基板３１上には駆動用ＩＣ３３が設けられている。この駆動用ＩＣ３３はバンプ３４を介してアレイ基板３１に接続されている。
　【００４９】
　アレイ基板３１は、先の実施例と同様に、ガラス基板と、その上にマトリクス状に配置された画素電極と、各画素電極毎に設けられたスイッチング素子としてのＴＦＴなどにより形成されている。駆動用ＩＣ３３は、ガラス基板とその上に形成された半導体素子などにより形成されている。ガラス基板の厚さは０．３ｍｍ〜１．５ｍｍが一般的であるが、多くは０．５ｍｍ〜１．１ｍｍの範囲で製造されている。また、本実施例では、駆動用ＩＣ３３の厚さＨＡを０．９ｍｍ、対向基板３２の厚さＨＢも同様に０．９ｍｍ、半導体素子の厚さＨＩＣを１．１ｍｍとした。
　【００５０】
　本実施例では、上述したように、半導体素子がガラス基板上に形成された駆動用ＩＣ３３を用いている。すなわち、駆動用ＩＣ３３の基板材料とアレイ基板３１の基板材料とが同じ材料である。このため、使用環境下での温度変化によるアレイ基板３１と駆動用ＩＣ３３の伸縮がほぼ同じになるので、アレイ基板３１、バンプ３４、駆動用ＩＣ３３に加わる熱歪みが低減する。
　【００５１】
　したがって、本実施例によれば、アレイ基板３１とバンプ３４との接続部や、駆動用ＩＣ３３とバンプ３４との接続部や、バンプ３４の内部に生じる破断を防止でき、信頼性の向上が図れるようになる。
　【００５２】
　また、ＨＩＣ≦ＨＡまたはＨＩＣ≦ＨＢの関係になるように、駆動用ＩＣ３３の厚さを定めることにより、駆動用ＩＣ３３の破損を防止することができるようになる。
　【００５３】
　図９は、本発明の本発明の第６の実施例に係る液晶表示装置の液晶パネルの展開図である。
　本実施例の液晶パネルが第５の実施例のそれと主として異なる点は、駆動用ＩＣ４０を画素部周囲のソース側およびゲート側にそれぞれ１個ずつ搭載したことにある。
　【００５４】
　また、駆動用ＩＣ４０が液晶パネルより突き出ていることによって生じる破損を防ぐために、ＨＩＣ≦ＨＢとなるように駆動用ＩＣ４０の厚さを決めてある。具体的には、アレイ基板４１の厚さＨＡを１．１ｍｍとし、対向基板４２の厚さＨＢも１．１ｍｍとし、そして、駆動用ＩＣ４０の厚さＨＩＣも１．１ｍｍとした。
なお、画素エリアは対角５．６インチである。
　【００５５】
　本実施例の場合、駆動用ＩＣが片側１個なので、駆動用ＩＣ自身が大きくなり、強度を考慮する必要が生じるが、駆動用ＩＣ４０の厚さＨＩＣを１．１ｍｍ（ＨＩＣ≦ＨＢ）としてあるので破損を防止できる。
　【００５６】
　また、組立は、アレイ基板４１に駆動用ＩＣ４０を搭載した後、これにプリント回路基板４４、フレキシブルプリント回路基板４５を接続し、続いて、モールド枠４６に嵌め込め、最後にシールドケース４３を上下より嵌め合せれることにより行なわれる。
　【００５７】
　図１０は、本発明の第７の実施例に係る液晶表示装置の液晶パネルの断面図である。本実施例は単純ドットマトリックスパネルを用いた液晶表示装置の例である。
　【００５８】
　単純ドットマトリックスパネルでは、アレイ基板３１、対向基板３５にはＩＴＯなどの透明導電膜からなる配線が形成され、そして、アレイ基板３１の配線と対向基板３５の配線とが配線が直交するように、アレイ基板３１と対向基板３５とが重ね合わされている。駆動用ＩＣ３３はアレイ基板３１および対向基板３５の配線と接続され、ＨＩＣ≦ＨＡ、ＨＩＣ≦ＨＢという関係を満足している。
　【００５９】
　単純ドットマトリックスパネルにおいても、アレイ基板３１および対向基板３５の厚さは、上述したアクティブマトリックスパネルの場合と同様に同じ値で良く、本実施例では、０．９ｍｍとしている。また、駆動用ＩＣ３３の厚さは０．７ｍｍとした。もちろん、アレイ基板３１および対向基板３５の厚さは異なっていても良く、例えば、アレイ基板３１の厚さを１．１ｍｍ、対向基板３５の厚さを０．９ｍｍとしても良い。この場合、駆動用ＩＣ３３の厚さは、例えば、０．７ｍｍとする。
　【００６０】
　図１１は、本発明の第８の実施例に係る液晶表示装置の液晶パネルの断面図である。
　本実施例の特徴は、駆動用ＩＣ５０を構成するガラス基板の端面が面取りされていることにある。ガラス基板の端面を面取りしたことで、ガラス基板の端面からの劈開による破損を防止でき、これにより、信頼性を一段と向上できるようになる。なお、ガラス基板の端面の面取りは、端面をＲ形状にすることによっても同じ効果を得ることができる。
　【００６１】
　次に駆動用ＩＣの要部の製造方法について説明する。すなわち、基板としてガラス基板を用いてその上に半導体素子を形成する方法について説明する。ここでは、半導体素子としてコプラナ型ＴＦＴを例にとって説明する。
　【００６２】
　まず、図１２（ａ）に示すように、透光性絶縁基板６１上に活性層６２となるポリシリコン膜を形成した後、このポリシリコン膜をフォトリソグラフィーによりパターニングして、所定形状・寸法の活性層６２を得る。
　【００６３】
　ここで、透光性絶縁基板６１としては、例えば、石英あるいはガラスからなるもの、または表面が絶縁コートされたものを用いる。
　また、活性層６２の厚さは、例えば、５０ｎｍとする。その成膜方法としては、例えば、アモルファスシリコン膜から固相成長により多結晶シリコン膜を形成する方法や、プラズマＣＶＤ法、ＬＰＣＶＤ法などのＣＶＤ法によりアモルファスシリコン膜を形成した後、このアモルファスシリコン膜をレーザーアニールにより結晶化することにより、ポリシリコン膜を形成する方法や、ＳｉＨ４、ＳｉＦ４、Ｈ２などを原料ガスとしたプラズマＣＶＤ法により直接ポリシリコン膜を形成する方法がある。
　【００６４】
　次に図１２（ｂ）に示すように、全面にゲート絶縁膜６３を形成した後、ゲート電極６４を形成する。
　ここで、ゲート絶縁膜６３としては、例えば、シリコン酸化膜などの酸化膜や、シリコン窒化膜などの窒化膜を用い、その膜厚は、例えば、１００ｎｍとする。
　【００６５】
　ゲート絶縁膜６３の成膜方法としては、例えば、ＡＰＣＶＤ法、プラズマＣＶＤ、ＥＣＲ−ＣＶＤ法などのＣＶＤ法を用いる。また、ポリシリコン膜を形成した後、その一部を熱酸化することにより形成しても良い。
　【００６６】
　ゲート電極６４の厚さは、例えば、２５０ｎｍとする。また、ゲート電極６４の材料としては、例えば、Ａｌ、Ｗ、Ｍｏ、Ｔａなどの金属、これら金属の合金あるいはシリサイド、または不純物をドープしたポリシリコンを用いる。
　【００６７】
　次に図１２（ｃ）に示すように、例えば、ゲート電極６４をマスクとして、燐（Ｐ）をドーズ量５×１０１５ｃｍ−３の条件でイオン注入することにより、ソース領域６２ａ、ドレイン領域６２ｂを形成する。この後、不純物（燐）の活性化を熱アニールまたはエキシマレーザーアニールにより行なう。
　【００６８】
　次に図１２（ｄ）に示すように、全面に厚さ３５０ｎｍ程度の層間絶縁膜６５を形成した後、この層間絶縁膜６５にソース領域６２ａ、ドレイン領域６２ｂに対するコンタクトホールを開口する。
　【００６９】
　次に全面にソース電極６６、ドレイン電極６７となる４００ｎｍ程度のアルミニウム膜をスパッタ法により形成した後、このアルミニウム膜をパターニングして、ソース電極６６、ドレイン電極６７を形成する。なお、アルミニウムの代わりに、金、銅、銀、プラチナ、パラジウムからなるソース電極６６、ドレイン電極６７を形成しても良い。
　【００７０】
　最後に、図１２（ｅ）に示すように、シリコン酸化膜、シリコン窒化膜等の絶縁膜からなる保護膜６８を形成した後、この保護膜６８にドレイン電極６７を取り出すためのコンタクトホールを開口して、コプラナ型ＴＦＴの基本構造が完成する。このようにして、最上層電極（ドレイン電極６７）が露出している構造が得られる。
　【００７１】
　なお、ここでは、ＴＦＴだけについて説明したが、アクティブ半導体素子（例えば、バイポーラトランジスタ、ＣＭＯＳ）も同様に形成できる。
　次に上記駆動用ＩＣの半導体素子（コプラナ型ＴＦＴ）のバンプの形成方法について説明する。
　【００７２】
　最上層電極（ドレイン電極６７）の表面を洗浄した後、その表面に接着層やバリア層などの役割とメッキ用の下地電極としての役割とを持つチタン層（下層）／ニッケル層（中層）／パラジウム層（上層）の３層積層膜をスパッタ法により成膜する。
　【００７３】
　次にパラジウム層上に金バンプを形成する。金バンプの成形方法としては、金バンプとなる金属膜を形成した後、これをフォトリソグラフィによりパターニングして形成する方法や、薄膜形成法、印刷法、転写法などがある。また、ここでは、バンプの材料として金を用いたが、その代わりに、半田、銅、ニッケル、アルミニウムなどを用いても良い。また、上記フォトリソグラフィによるバンプの形成方法の場合に用いるレジストは、ポジレジスト、ネガレジストのどちらでも良い。
　【００７４】
　次に駆動用ＩＣとアレイ基板との接続する方法について説明する。
　上述したように、駆動用ＩＣの半導体素子にはバンプが形成され、一方、アレイ基板上には配線が形成されている。この配線は導電性を持った材料であれば良いが、一般には、液晶パネルの製造プロセスにおいて使われている材料が望ましい。
　【００７５】
　具体的には、液晶パネルの製造プロセスでは、ＩＴＯやＳｎＯ２などの透明導電膜や、アルミニウム、モリブデン、タンタル、クロム、ニッケル、タングステン、チタン、パナジウム、パラジウム、ジルコニウム、ニオブ、プラチナ、コバルトなどの金属単体や、モリブデン−タングステンなどの上記金属単体の合金が使用される。これの中では、ＩＴＯ、アルミニウム、モリブデン、モリブデン−タングステン、タンタルの使用頻度が高いが、その中でも、アルミニウムとＩＴＯが最もよく用いられる。
　【００７６】
　駆動用ＩＣとアレイ基板との接続方法は、配線材料、バンプ材料により種々選択できる。例えば、バンプ材料が金、配線材料がＩＴＯの場合には、金バンプ上にさらに銀ベーストなどの導電性ペーストを介して接続する方法や、異方性導電接着剤を介して接続する方法や、直接絶縁性樹脂のみを介して接続する方法などがある。
　【００７７】
　また、バンプ材料が金、配線材料がアルミニウムであれば、例えば、固相拡散接続を用いる。この場合、例えば、半導体素子を３５０□に加熱し、液晶パネルを８０度に加熱し、そして、１バンプ当たり１５ｇの荷重で１秒間圧接すると良い。
　【００７８】
　以上説明したプロセスによってアレイ基板と駆動用ＩＣとを接続し、出画によって液晶パネルの動作を調べたところ、所定通りに動作することを確認した。
　なお、本実施例では、バンプが形成された半導体素子（駆動用ＩＣ）とアレイ基板との接続について述べたが、一般の半導体素子の電極は、周囲がバッシベーション等によって保護されているため、わずかながら凹んでいる。このため、新たに突起上の電極であるバンプを形成する必要が生じることになる。しかし、電極が凸状になっている場合には、バンプを形成することなしに直接半導体素子をアレイ基板ルに接続しても良い。また、バンプを形成する代りに微小導電粒子を選択的に配置してそれをバンプとして用いても良い。
　【００７９】
　なお、本発明は上述した実施例に限定されるものではない。例えば、上記実施例を適宜組み合わせても良い。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
　【００８０】
　【発明の効果】
　以上詳述したように本発明によれば、制御手段の実装の際に取出し用電極に加わる荷重は、第２の取出し用電極によって効果的に吸収・分散されるので、制御手段の実装の際に生じ得る信頼性の低下を防止できるようになる。
　【００８１】
　また、多層構造の第２の取出し用電極を用いたことにより、従来よりも取出し用電極の高さが高くなり、これにより、例えば、制御手段をＣＯＧ実装する場合において、従来よりも高さの低いバンプを用いることができるようになり、バンプに起因する信頼性の低下を防止できるようになる。
【図面の簡単な説明】
　【図１】
　本発明の第１の実施例に係る液晶表示装置のアレイ基板の断面図
　【図２】
　図１のアレイ基板の製造方法を示す工程断面図
　【図３】
　アレイ基板に信号線駆動用ＩＣ２０をＣＯＧ実装した状態を示す模式図
　【図４】
　本発明の本発明の第２の実施例に係る信号線駆動用ＩＣがＣＯＧ実装された液晶表示装置のアレイ基板の断面図
　【図５】
　本発明の本発明の第３の実施例に係る信号線駆動用ＩＣがＣＯＧ実装された液晶表示装置のアレイ基板の断面図
　【図６】
　本発明の本発明の第４の実施例に係る液晶表示装置のアレイ基板の断面図
　【図７】
　本発明の本発明の第５の実施例に係る液晶表示装置の液晶パネルの斜視図
　【図８】
　図７の液晶パネルの断面図
　【図９】
　本発明の本発明の第６の実施例に係る液晶表示装置の液晶パネルの展開図
　【図１０】
　本発明の第７の実施例に係る液晶表示装置の液晶パネルの断面図
　【図１１】
　本発明の第８の実施例に係る液晶表示装置の液晶パネルの断面図
　【図１２】
　駆動用ＩＣの製造方法を示す工程断面図
　【図１３】
　従来の液晶表示装置のアレイ基板の構成を示す斜視図
　【図１４】
　従来の液晶表示装置のアレイ基板の構成を示す模式図
　【図１５】
　スイッチング素子として逆スタガ型ＴＦＴを用いた場合の従来のアレイ基板の構成を示す断面図
　【図１６】
　信号線駆動用ＩＣをＣＯＧ実装したアレイ基板の要部を示す断面図
　【符号の説明】
　１…透光性絶縁基板、２…逆スタガＴＦＴ、１１…ゲート電極、１２…ゲート絶縁膜、１３…活性層、１４…オーミックコンタクト層、１５…チャネル保護膜、１６…画素電極、１７，１８…ソース・ドレイン電極、１９…ＴＦＴ保護膜、２０…信号線駆動用ＩＣ、２１…電極、２２…バンプ