【事件の表示】
　特願２００８−５１１１９３「複数レチクル処理のためのレチクルのアライメントおよびオーバーレイ」拒絶査定不服審判事件〔平成１８年１１月１６日国際公開、ＷＯ２００６／１２１８２４、平成２０年１１月２０日国内公表、特表２００８−５４１４５１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１８年５月２日（パリ条約による優先権主張２００５年５月１０日、米国）を国際出願日とする出願であって、平成２４年６月２２日付けで拒絶査定がなされ、これに対し、同年１０月２６日に拒絶査定に対する審判請求がなされ、同時に手続補正がなされたものである。
　その後、平成２５年１月２４日付けで、審判請求人に前置報告書の内容を示し意見を求めるための審尋を行ったところ、同年４月２３日に回答書が提出された。
　
第２　本願発明の特許性
１．本願発明
　本願の請求項１に係る発明（以下「本願発明」という。）は、平成２４年１０月２６日付けの手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
　
　「形状レイアウトピッチを有する形状レイアウトを受信する工程と、
　前記形状レイアウトから複数のレチクルレイアウトを生成する工程と
を備えた方法であって、
　前記複数のレチクルレイアウトの各レチクルレイアウトは、レチクルレイアウトピッチを有し、各レチクルレイアウトピッチは、前記形状レイアウトピッチの少なくとも２倍であり、
　さらに、前記複数のレチクルレイアウトの各々に対して、シュリンク補正を実行する工程を備える方法。」
　
２．引用刊行物及び該刊行物に記載の発明
　原査定の拒絶の理由に引用され、本願の優先日前に頒布された刊行物である、特開２００１−２５７１５５号公報（以下「引用文献１」という。）には、以下の事項が記載されている。 
（１）「【０００４】
【発明が解決しようとする課題】しかしながら、レジスト膜を加熱することにより、レジスト膜に形成された開孔部の径を縮小する場合、開孔部の配置により縮小の割合が異なり、被エッチング膜に対して均一な形状の開孔部を形成することが困難であった。
【０００５】本発明では、レジスト膜に形成された開孔部を加熱により収縮させた場合でも、被エッチング膜に均等な形状の開孔部を形成することのできる半導体装置の製造方法を提供することを目的とする。」
（２）「【０００６】
【課題を解決するための手段】本願発明では、形状の異なる開孔部をレジスト膜に形成することにより上記課題を解決する。すなわち、以下の工程により半導体装置を製造する。まず、半導体基板上に被エッチング膜を形成し、この被エッチング膜上にレジスト膜を形成する。次に、このレジスト膜に、所定の大きさを有する第１のパターンが複数配置されてなる第１のパターン群と、第１のパターンよりも大きい第２のパターンが第１のパターン群の外側に複数配置されてなる第２のパターン群を露光する。その後、レジストを現像し、レジストに第１のパターン群と第２のパターン群に対応する開孔部を形成し、開孔部の形成されたレジストに熱処理を施すことにより開孔部を縮小させる。」
（３）「【０００７】
【発明の実施の形態】以下、図１（ａ）〜図１（ｃ）を参照して本発明の第１の実施形態を説明する。
【０００８】まず、図１（ａ）に示されるように、レジスト膜１に対して、複数の第１のパターン２からなる第１のパターン群３が露光される。ここで、レジスト膜１は０．６５μｍ程度の厚さに形成されている。この第１のパターン２は何れも同じ形状であり、マトリクス状に配置されている。第１のパターンは例えば、一辺が２．６μｍの正方形である。レジスト膜１は、図示しない被エッチング膜上に形成されており、被エッチング膜は図示しない半導体基板上に形成されている。被エッチング膜としては、例えば、ＣＶＤ法により形成された酸化シリコン膜などの絶縁膜が形成されている。
【０００９】次に、図１（ｂ）に示されるようにマトリクス状に配置された第１のパターン群３の外側に第２のパターン群４が露光される。第２のパターン群４は、第１のパターン２が一方向に拡大された形状を有する第２のパターン５と２方向に拡大された形状を有する第３のパターン６とが含まれる。第２のパターン５は、第１のパターン２が露光されている側と反対側に、例えば、０．２μｍ拡大され、０．２６μｍ×０．２８μｍである。第３のパターン６は第１のパターン２が露光されている側と反対側の２方向に、例えばそれぞれ０．２μｍ拡大され、０．２８μｍ×０．２８μｍである。
【００１０】この第２のパターン群４は、第１のパターン群を露光する際のマスクとは異なるマスクで形成される。
【００１１】第２のパターン群４が露光された後、露光されたレジスト膜部分が現像され、第１のパターン群３および第２のパターン群４に対応する開孔部がレジスト膜１に形成される。
【００１２】次に、開孔部が形成されたレジスト膜１に対して１３５℃、１分の熱処理が施され、図１（ｃ）に示されるように縮小された開孔部７が得られる。
【００１３】この熱処理により、レジスト膜１に形成された開孔部において、周囲からレジスト材料が開孔部に流れ込み、開孔部の径が縮小する。この時、外側に配置された第２のパターン５および第３のパターン６に対応する開孔部においては、片側には第１のパターン２に対応する開孔部が形成されているため、レジスト材料の流れ込みは限定されるが、反対側には開孔部が形成されておらず、レジスト材料が豊富に存在する。このため、第２のパターン５および第３のパターン６に対応する開孔部においては、第１のパターン２が形成されている側と反対側の縮小率が高い。このため、予め第２のパターン５および第３のパターン６を第１のパターン２の反対側に拡大して露光しておくことにより、縮小後の開孔部７の形状を第１のパターン２の縮小後の開孔部８の形状と同等とすることが可能になる。本実施形態によれば、縮小後の開孔部の径はいずれもおよそ０．１μｍとなる。」
（４）「【図１】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
　
　これらの記載事項を含む引用文献１全体の記載及び当業者の技術常識を総合すれば、引用文献１には、以下の発明が記載されている。
　
　「レジスト膜（１）が被エッチング膜上に形成されており、被エッチング膜が半導体基板上に形成されている基板に対して、
　まず、レジスト膜に対して、複数の第１のパターン（２）からなる第１のパターン群（３）が露光され、
　次に、マトリクス状に配置された第１のパターン群の外側に第２のパターン群（４）が露光され、ここで第２のパターン群は、第１のパターンが一方向に拡大された形状を有する第２のパターン（５）と２方向に拡大された形状を有する第３のパターン（６）とが含まれ、
　この第２のパターン群は、第１のパターン群を露光する際のマスクとは異なるマスクで形成され、
　次に、開孔部が形成されたレジスト膜に対して１３５℃、１分の熱処理が施されて縮小された開孔部（７）が得られ、
　この熱処理により、レジスト膜に形成された開孔部において、周囲からレジスト材料が開孔部に流れ込み、開孔部の径が縮小する時、外側に配置された第２のパターンおよび第３のパターンに対応する開孔部においては、片側には第１のパターンに対応する開孔部が形成されているため、レジスト材料の流れ込みは限定されるが、反対側には開孔部が形成されておらず、レジスト材料が豊富に存在するため、第２のパターンおよび第３のパターンに対応する開孔部においては、第１のパターンが形成されている側と反対側の縮小率が高いため、予め第２のパターンおよび第３のパターンを第１のパターンの反対側に拡大して露光しておくことにより、縮小後の開孔部の形状を第１のパターンの縮小後の開孔部（８）の形状と同等とすることが可能になる、
半導体装置の製造方法。」（以下「引用発明」という。）
　
３．対比
　本願発明と引用発明を対比する。
（１）引用発明の「マトリクス状に配置された第１のパターン群の外側に第２のパターン群」が配置された構成は、本願発明の「形状レイアウト」に相当し、引用発明の「マスク」は本願発明の「レチクル」に相当する。
　引用発明の「第１のパターン群」及び「第２のパターン群」が、それぞれ所定のピッチ（本願発明「レチクルレイアウトピッチ」に相当）を有することは当業者の技術常識である。したがって、引用発明の「マトリクス状に配置された第１のパターン群の外側に第２のパターン群」が配置された構成も、所定のピッチ（本願発明「形状レイアウトピッチ」に相当）を有する。
（２）引用発明が（本願発明の「形状レイアウト」に相当する）「第１のパターン群と第２のパターン群の配置」を準備する工程を有することは明らかである。
　したがって、引用発明と本願発明は、ともに「形状レイアウトピッチを有する形状レイアウトを準備する工程」を有する点で共通する。
（３）本願発明の「シュリンク補正」が指し示す技術的意味は必ずしも明確ではないが、本願明細書の段落【００５３】の「シュリンク補正は、結果として形成されるパターン化フォトレジスト層が、所望の形状と同様の形にならないように、レチクルに対して実行され、シュリンク補正の結果として、パターン化フォトレジスト層は、結果としての形状と異なるものになる。次に実行される側壁の形成が、パターン化フォトレジスト層を、所望の形状と同じ形にする。」との記載を参酌すれば、引用発明の「第１のパターンの縮小後の開孔部の形状と同等の第２のパターンおよび第３のパターンの縮小後の開孔部」は上記「所望の形状」に相当し、「予め第２のパターンおよび第３のパターンを第１のパターンの反対側に拡大して露光しておくこと」は上記「所望の形状と同様の形にならないように、レチクルに対して実行され」ることに相当する。
　そして、「熱処理により、第２のパターンおよび第３のパターンの縮小後の開孔部の形状を第１のパターンの縮小後の開孔部の形状と同等とする」ことが「シュリンク補正の結果として、パターン化フォトレジスト層は、結果としての形状と異なるものになる」ことに相当し、引用発明においては、次に実行される熱処理が、パターン化フォトレジスト層を、所望の形状と同じ形にする。
　してみると、引用発明は本願発明の「シュリンク補正」に相当する構成を有する。
　
　そうすると、両者は、
　「形状レイアウトピッチを有する形状レイアウトを準備する工程と、
　前記形状レイアウトから複数のレチクルレイアウトを生成する工程と
を備えた方法であって、
　前記複数のレチクルレイアウトの各レチクルレイアウトは、レチクルレイアウトピッチを有し、
　さらに、前記複数のレチクルレイアウトの各々に対して、シュリンク補正を実行する工程を備える方法。」
の点で一致し、次の各点で相違している。
　
（相違点１）
　形状レイアウトピッチを有する形状レイアウトを準備する工程が、本願発明では「受信する工程」であるのに対して、引用発明はどのような工程か不明な点。
　
（相違点２）
　各レチクルレイアウトピッチが、本願発明では「形状レイアウトピッチの少なくとも２倍」であるのに対して、引用発明はそのような構成を有していない点。
　
４．判断 
　上記各相違点について検討する。
　
（相違点１について）
　半導体の製造方法において、製造工程をコンピュータ管理する等により、製造すべき形状のレイアウトを送受信することは、ごく普通に行われている周知技術である。
　引用発明に当該周知技術を用いることにより、上記相違点１に係る構成を採用することは、当業者が容易になしうる事項である。
　
（相違点２について）
　半導体の製造方法において、より小さい限界寸法（ＣＤ）を実現するために、実現しようとする形状のレイアウトの２倍のピッチを有する複数のレチクルを用いて多重露光することは、ごく普通に行われている周知技術である。
　引用発明に当該周知技術を用いることに格別の技術的困難性も阻害要因もない。
　してみると、引用発明に上記相違点２に係る構成を採用することは、当業者が容易になしうる事項である。
　
　また、本願発明全体の効果も、引用発明及び周知技術から当業者が予測し得る範囲のものであって格別なものではない。
　
　したがって、本願発明は、引用発明及び周知技術に基いて当業者が容易に発明をすることができたものである。
　
第３　むすび 
　以上のとおり、本願発明は、引用発明及び周知技術に基いて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができないから、本願は、拒絶されるべきものである。
　よって、結論のとおり審決する。