【事件の表示】
　特願２００９−２９７６０４「液晶表示装置用薄膜トランジスタ基板及びその製造方法」拒絶査定不服審判事件〔平成２２年　４月１５日出願公開、特開２０１０−　８５９９８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本件出願は、平成１２年１月４日（パリ条約による優先権主張外国庁受理、１９９８年１２月３１日、韓国、１９９９年２月２７日、韓国、１９９９年１１月１１日、韓国）に出願した特願２０００−１６０号（以下「原出願」という。）の一部を平成２１年１２月２８日に新たな特許出願としたものであって、平成２４年９月１４日付け、及び平成２５年２月２５日付けで手続補正書が提出され、同年５月１日付けで前記平成２５年２月２５日付けの手続補正は却下されると同時に拒絶の査定がなされ、これに対し、同年９月３日付けで拒絶査定に対する審判請求がなされると同時に手続補正書が提出されて特許請求の範囲、及び明細書を補正する手続補正がなされ、これらに対し、同年１１月１１日付けで審判請求人に前置報告書の内容を示し意見を求めるために審尋を行ったところ、平成２６年１月２０日付けで回答書が提出されたものである。
　
第２．平成２５年９月３日付け手続補正書による補正（以下「本件補正１」という。）についての補正却下の決定
　［補正却下の決定の結論］
　　本件補正１を却下する。
　
　［理由］
１．補正の内容 
　本件補正１は、特許請求の範囲について、下記（１）に示す本件補正前の（すなわち、平成２４年９月１４日付けで提出された手続補正書により補正された）請求項１を、下記（２）に示す請求項１へと補正することを含むものである。 
　
 （１）本件補正１前の特許請求の範囲の請求項１
「ゲート線及びゲート線と連結されたゲート電極を含むゲート配線と、共通電極を含む共通配線とを、絶縁基板の上に形成する段階と、
　前記ゲート配線及び共通配線を覆うゲート絶縁膜を形成する段階と、
　前記ゲート絶縁膜の上に半導体層を形成する段階と、
　前記半導体層の上に接触層を形成する段階と、
　前記接触層の上に導電体層を形成する段階と、
　前記半導体層、前記接触層及び前記導電体層をエッチングすることにより、半導体層パターンと、接触層パターンと、前記接触層の上に、互いに分離されて形成されているソース電極及びドレーン電極と前記ソース電極と連結されたデータ線とを含むデータ配線と、前記共通電極と共に電場を生成する画素電極を含む画素配線と、を形成する段階と、
　前記ドレーン電極の一部を除いて前記データ配線を覆う保護膜パターンを形成する段階と、
　を含み、
　前記半導体層、前記接触層及び前記導電体層をエッチングは感光膜パターンを用いた写真エッチング工程を通して行われ、前記感光膜パターンは、前記データ配線及び前記画素配線に対応する第１部分と、前記半導体パターンの一部が少なくとも前記画素電極の外に出るように前記第１部分以外の半導体層に対応しており、前記第１部分よりも薄い第２部分と、前記第１部分及び前記第２部分以外であり、前記第２部分よりも薄い第３部分と、を含む液晶表示装置用薄膜トランジスタ基板の製造方法。」 
　
（２）本件補正１後の特許請求の範囲の請求項１
「ゲート線及びゲート線と連結されたゲート電極を含むゲート配線と、共通電極を含む共通配線とを、絶縁基板の上に形成する段階と、
　前記ゲート配線及び共通配線を覆うゲート絶縁膜を形成する段階と、
　前記ゲート絶縁膜の上に半導体層を形成する段階と、
　前記半導体層の上に接触層を形成する段階と、
　前記接触層の上に導電体層を形成する段階と、
　前記半導体層、前記接触層及び前記導電体層をエッチングすることにより、半導体層パターンと、接触層パターンと、前記接触層の上に、互いに分離されて形成されているソース電極及びドレーン電極と前記ソース電極と連結されたデータ線とを含むデータ配線と、前記共通電極と共に電場を生成する画素電極を含む画素配線と、を形成する段階と、
　前記画素電極と前記ドレーン電極とを前記画素配線によりコンタクトするための接触窓を形成するために
　を含み、
　前記半導体層、前記接触層及び前記導電体層をエッチングは感光膜パターンを用いた写真エッチング工程を通して行われ、前記感光膜パターンは、前記データ配線及び前記画素配線に対応する第１部分と、前記半導体パターンの一部が少なくとも前記画素電極の外に出るように前記第１部分以外の半導体層に対応
するとともに、前記ソース電極と前記ドレーン電極との間に対応
　
２．新規事項の追加について
（１）判断
 　本件補正１により、本件補正１後の請求項１に「前記画素電極と前記ドレーン電極とを前記画素配線によりコンタクトするための接触窓を形成するために（前記ドレーン電極の一部を除いて、前記データ配線を覆う保護膜パターンを形成する段階）」との補正事項（以下「補正事項１」という。）が追加された。
　そして、上記補正事項１は、画素電極とドレーン電極とが、保護膜パターン（に形成された接触窓）を介して画素配線によりコンタクトしていることを特定するものといえる。
　そこで、上記補正事項１について検討すると、願書に最初に添付した明細書、特許請求の範囲、及び図面（以下「当初明細書等」という。）には、「ゲート線２２及びデータ線６２に囲まれた領域の保護膜７０の上には、共通電極線２７と平行で接触窓７１を通してドレーン電極と連結されている画素信号線８７及び共通電極２８と平行な画素電極８８を含む画素配線が形成されている。」（段落【０１０５】）、「図６４及び６５に示すように、基板１０の上部に保護膜７０を積層しゲート絶縁膜３０と共にパターニングしてデータ線６２、ドレーン電極６６、ゲートパッド２４及びデータパッド６４をそれぞれ露出させる接触窓７２、７１、７４及び７６を形成する。」（段落【０１１２】）、及び「最後に、図５６及び５７に示すように、基板１０の上部に透明または不透明導電物質を積層しパターニングして、補助データ線８２、補助データパッド８６及び補助ゲートパッド８４を含む補助配線と、画素信号線８７及び画素電極８８を含む画素配線とを形成する。」（段落【０１１３】）と記載され、上記補正事項１が記載されているといえる。そして、当該補正事項１は、審判請求人も認める（審判請求書２頁１９〜２０行、３頁２０〜２１行参照。）ように、当初明細書等の段落【０１０２】〜【０１１３】、図５６〜６５に記載されている実施形態例（以下「当初明細書等の第５実施形態例」という。）として記載されているものである。
　しかるところ、本件補正１後の請求項１には、「前記半導体層、前記接触層及び前記導電体層をエッチングすることにより、半導体層パターンと、接触層パターンと、前記接触層の上に、互いに分離されて形成されているソース電極及びドレーン電極と前記ソース電極と連結されたデータ線とを含むデータ配線と、前記共通電極と共に電場を生成する画素電極を含む画素配線と、を形成する段階」、及び「前記半導体層、前記接触層及び前記導電体層をエッチングは感光膜パターンを用いた写真エッチング工程を通して行われ、前記感光膜パターンは、前記データ配線及び前記画素配線に対応する第１部分と、前記半導体パターンの一部が少なくとも前記画素電極の外に出るように前記第１部分以外の半導体層に対応しており、前記第１部分よりも薄い第２部分と、前記第１部分及び前記第２部分以外であり、前記第２部分よりも薄い第３部分と、を含む」（以下「構成Ａ」という。）と記載されているから、感光膜パターンの第１部分は、データ配線、及び画素配線に対応して形成されて、データ配線、及び画素配線は、導電体層をエッチングすることにより同時に形成されるものが記載されているといえる。
　しかしながら、上記補正事項１の根拠となっている当初明細書等の第５実施形態例には、ドレーン電極の上に保護膜パターンが積層され、更に保護膜パターンの上に画素電極が積層され、ドレーン電極と画素電極とは、保護膜パターンに形成された接触窓を介してコンタクトものが記載されているのみ（段落【０１１２】〜【０１１３】、図５７参照。）で、上記構成Ａのようなデータ配線、及び画素配線が、導電体層をエッチングすることにより同時に形成されるものは記載や示唆がされていない。
　そして、上記構成Ａは、当初明細書等の「接触層５５、５６の上には、金属の単一膜やＩＴＯ（indium tin oxide）またはＩＺＯ（indium zinc oxide）を含む多重膜などからなるデータ配線６２、６４、６５、６６及び画素配線６８、６９が形成されている。」（段落【００９２】）、「図５２及び図５５に示すように、ゲート絶縁膜３０と、アモルファスシリコンからなる半導体層４０と、ドーピングされたアモルファスシリコン層５０と、データ配線用金属あるいはＩＴＯまたはＩＺＯを含む多重膜からなるデータ用導体層６０との４重層を連続して積層する。その後、第２マスクを用いた１度の写真工程でパターニングし、半導体パターン４２と接触層５５、５６とデータ配線６２、６４、６５、６６と画素配線６８、６９とを形成する。」（段落【００９６】）、「まず、図５３に示すように、データ用導体層６０の上部に陽性の感光膜１００を塗布した後、第２マスク２００を用いて露光する。この時、第２マスク２００には、現像後に残る感光膜の厚さが異なるように形成するために、光の透過率が部分的に異なるものを使用する。第２マスク２００において、データ配線及び画素配線に対応する第１部分Ａの光透過率は０〜３％程度であり、第１部分Ａ以外の半導体パターンに対応する第２部分Ｃの光透過率は２０〜６０％程度、好ましくは３０〜４０％程度であり、第１及び第２部分Ａ、Ｃ以外の第３部分Ｂの光透過率は９０％以上であるのが好ましい。図５３に太線で示した部分は現像後に残る感光膜１００の厚さを示す。この時、Ｂに対応する部分の感光膜１００は完全に除去してもよい。Ｃに対応する部分の感光膜１００は２，０００〜５，０００Å、好ましくは３，０００〜４，０００Å程度残し、Ａに対応する部分では１μｍ以上残すのが好ましい。」（段落【００９７】）、「残されたＡ部分の感光膜１００をエッチングマスクにしてデータ導体層６０を乾式エッチングして、図５２及び５５に示すように、データ配線６２、６４、６５、６６及び画素配線６８、６９を完成する。」（段落【０１００】）、及び図５３、５４の記載からみて、当初明細書等に記載されているといえ、これらの記載は、当初明細書等の段落【００９０】〜【０１０２】、図４８〜５５に記載されている実施形態例（以下「当初明細書等の第４実施形態例」という。）として記載されているものである。
　してみると、上記構成Ａは、上記補正事項１の根拠となっている当初明細書等の第５実施形態例とは異なる当初明細書等の第４実施形態例に示されたものであり、当初明細書等の第４実施形態例には、感光膜パターンの第１部分が、データ配線、及び画素配線に対応して形成されて、データ配線、及び画素配線は、導電体層をエッチングすることにより同時に形成されるものが記載されているのみであって、上記補正事項１のような画素電極とドレーン電極とが、保護膜パターンに形成された接触窓を介して画素配線によりコンタクトしたものは記載や示唆がされていない。
　また、本件補正１後の請求項１に記載されているような上記補正事項１と上記構成Ａとからなるものは、当初明細書等の第４、及び５実施形態例以外の当初明細書等にも記載や示唆されていない。加えて、上記補正事項１と上記構成Ａとを組み合わせ可能であるとの記載や示唆も、当初明細書等には存在しておらず、当初明細書等の記載から導き出せる自明の事項であるともいえない。
　したがって、上記補正事項１により補正された請求項１の記載は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものであって、当初明細書等に記載した事項の範囲内でなされたものではない。　
（２）むすび
　以上のとおりであって、本件補正１は、当初明細書等に記載した事項の範囲内においてなされたものであるとはいえないから、特許法第１７条の２第３項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３．本願の請求項１に係る発明について
　本件補正１は、上記のとおり却下されたので、本願の請求項１に係る発明は、平成２４年９月１４日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、下記イ．に記載したとおりのものである。
　
１．平成２４年９月１４日付け手続補正書による補正（以下「本件補正２」という。）について
（１）補正の内容 
　本件補正２は、特許請求の範囲について、下記ア．に示す本件補正前の（すなわち、願書に最初に添付した特許請求の範囲の）請求項１を、下記イ．に示す請求項１へと補正することを含むものである。 
　
ア．本件補正２前の特許請求の範囲の請求項１
「絶縁基板と、
　前記基板の上に形成されており、横方向のゲート線及び前記ゲート線の一部であるゲート電極を含むゲート配線と、前記ゲート線と平行な共通信号線及び前記共通信号線に連結されて縦方向に伸びている線形の共通電極を含む共通配線と、
　前記共通配線及び前記ゲート配線を覆うゲート絶縁膜と、
　前記ゲート絶縁膜の上部に形成されており、一部は前記ゲート電極と重畳している半導体パターンと、
　前記半導体パターンの上部に形成されており、縦方向に形成されて前記ゲート線と交差するデータ線と、前記データ線と連結されているソース電極と、前記ソース電極と分離されており前記ゲート電極を中心にいて前記ソース電極と対向するドレーン電極とを含むデータ配線及び前記ドレーン電極と連結されており前記共通電極と平行に対向する線形の画素電極を含む画素配線とを含み、
　少なくとも前記画素電極の下部に形成された前記半導体パターンは前記画素電極の外に出るように形成されている液晶表示装置用薄膜トランジスタ基板。」 
　
イ．本件補正２後の特許請求の範囲の請求項１
「
ゲート線及びゲート線と連結されたゲート電極を含むゲート配線と、共通電極を含む共通配線とを、絶縁基板の上に形成する段階と、
　前記ゲート配線及び共通配線を覆うゲート絶縁膜を形成する段階と、
　前記ゲート絶縁膜の上に半導体層を形成する段階と、
　前記半導体層の上に接触層を形成する段階と、
　前記接触層の上に導電体層を形成する段階と、
　前記半導体層、前記接触層及び前記導電体層をエッチングすることにより、半導体層パターンと、接触層パターンと、前記接触層の上に、互いに分離されて形成されているソース電極及びドレーン電極と前記ソース電極と連結されたデータ線とを含むデータ配線と、前記共通電極と共に電場を生成する画素電極を含む画素配線と、を形成する段階と、
　前記ドレーン電極の一部を除いて前記データ配線を覆う保護膜パターンを形成する段階と、
　を含み、
　前記半導体層、前記接触層及び前記導電体層をエッチングは感光膜パターンを用いた写真エッチング工程を通して行われ、前記感光膜パターンは、前記データ配線及び前記画素配線に対応する第１部分と、前記半導体パターンの一部が少なくとも前記画素電極の外に出るように前記第１部分以外の半導体層に対応しており、前記第１部分よりも薄い第２部分と、前記第１部分及び前記第２部分以外であり、前記第２部分よりも薄い第３部分と、を含む液晶表示装置用薄膜トランジスタ基板の製造方法
　
（２）新規事項の追加について
　上記（１）イ．のとおり、本件補正２は、請求項１につき、「前記ドレーン電極の一部を除いて前記データ配線を覆う保護膜パターンを形成する段階」（以下「補正事項２」という。）、及び「前記半導体層、前記接触層及び前記導電体層をエッチングは感光膜パターンを用いた写真エッチング工程を通して行われ、前記感光膜パターンは、前記データ配線及び前記画素配線に対応する第１部分と、前記半導体パターンの一部が少なくとも前記画素電極の外に出るように前記第１部分以外の半導体層に対応しており、前記第１部分よりも薄い第２部分と、前記第１部分及び前記第２部分以外であり、前記第２部分よりも薄い第３部分」（以下「補正事項３」という。）との補正事項を含むものである。
　しかるところ、上記補正事項２は、上記第２．２．（１）に示したとおり、当初明細書等の段落【０１０５】等に記載され、当初明細書等の第５実施形態例として記載されているものであるが、上記補正事項３は、当初明細書等の第５実施形態例には記載や示唆されていない。
　また、上記補正事項３は、上記第２．２．（１）に示したとおり、段落【００９７】や図５３等に記載されており、当初明細書等の第４実施形態例として記載されているものであるが、上記補正事項２は、当初明細書等の第４実施形態例には記載や示唆されていない。
　そして、本件補正２後の請求項１に記載された上記補正事項２と上記補正事項３との両補正事項を備えるものは、当初明細書等の第４、及び５実施形態例以外の当初明細書等のどこにも記載や示唆がされていない。加えて、上記補正事項２と上記補正事項３の両者を組み合わせ得るとの記載や示唆も、当初明細書等には存在しておらず、また、これが当初明細書等の記載から導き出せる自明の事項であるともいえない。
　したがって、上記補正事項２と上記補正事項３とを含む本件補正２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものであって、当初明細書等に記載した事項の範囲内でなされたものではない。 
　
（３）むすび
　以上のとおりであるから、平成２４年９月１４日に提出された手続補正書による補正は、当初明細書等に記載した事項の範囲内においてしたものではないから、特許法第１７条の２第３項に規定する要件を満たしていない。
　
　よって、結論のとおり審決する。