【手続補正書】
【提出日】平成27年4月9日(2015.4.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
超小型電子アセンブリにおいて、
互いに反対側を向く第１および第２の表面および前記第１および第２の表面間に延在する開口を有する基板であって、前記基板の前記第２の表面に露出した第１の端子を有している、基板と、
前記基板の前記第１の表面と向き合う前面、そこから遠く離れた裏面、および前記前面と前記裏面との間に延在する縁を有する第１の超小型電子素子であって、前記第１の超小型電子素子の前記縁に隣接してその前記前面に露出した複数の接点を有している、第１の超小型電子素子と、
互いに向き合った第１および第２の縁、前記第１および第２の縁間に延在する前面、および前記第１および第２の縁から遠く離れたその前記前面の中央領域に配置された複数の接点を有する第２の超小型電子素子であって、前記第２の超小型電子素子の前記前面は、前記第１の超小型電子素子と向き合っており、前記第１の超小型電子素子の前記縁を超えて突出している、第２の超小型電子素子と、
前記第１の超小型電子素子の前記接点を前記第１の端子に電気的に接続する第１のリードと、
前記第２の超小型電子素子の前記接点を前記第１の端子に接続する第２のリードであって、前記第１および第２のリードは、前記開口と真っ直ぐに並んだ部分を有している、第２のリードと、
前記基板の前記第２の表面と反対側の前記超小型電子アセンブリの表面に露出した第２の端子であって、前記第２の端子の少なくともいくつかは、前記超小型電子素子の少なくとも１つの上に重なっている、第２の端子と、
を備えている、超小型電子アセンブリであって、
前記第２の端子の少なくともいくつかは、ワイヤボンドによって、前記基板の前記第１の表面に露出した導電要素に電気的に接続されており、
前記第１および第２の超小型電子素子および前記ワイヤボンドの少なくとも一部を少なくとも部分的に覆う封止材をさらに備えており、前記第２の端子が露出している前記超小型電子アセンブリの前記表面は、前記封止材の表面であり、
前記ワイヤボンドは、前記導電要素に取り付けられた基部および前記導電要素から遠く離れた未封止端面を有しており、縁面が、前記基部と前記未封止端面との間に延在しており、前記未封止端面は、前記封止材によって被覆されておらず、前記第２の端子は、前記未封止端面に電気的に接続されている、ことを特徴とする超小型電子アセンブリ。 
【請求項２】
前記ワイヤボンドの少なくとも１つの縁面の少なくとも一部は、封止されておらず、前記第２の端子の少なくとも１つは、前記ワイヤボンドの前記少なくとも１つの前記封止されていない縁面および前記未封止端面に電気的に接続されている、ことを特徴とする請求項１に記載の超小型電子アセンブリ。
【請求項３】
超小型電子アセンブリにおいて、
互いに反対側を向く第１および第２の表面および前記第１および第２の表面間に延在する開口を有する基板であって、前記基板の前記第２の表面に露出した第１の端子を有している、基板と、
前記基板の前記第１の表面と向き合う前面、そこから遠く離れた裏面、および前記前面と前記裏面との間に延在する縁を有する第１の超小型電子素子であって、前記第１の超小型電子素子の前記縁に隣接してその前記前面に露出した複数の接点を有している、第１の超小型電子素子と、
互いに向き合った第１および第２の縁、前記第１および第２の縁間に延在する前面、および前記第１および第２の縁から遠く離れたその前記前面の中央領域に配置された複数の接点を有する第２の超小型電子素子であって、前記第２の超小型電子素子の前記前面は、前記第１の超小型電子素子と向き合っており、前記第１の超小型電子素子の前記縁を超えて突出している、第２の超小型電子素子と、
前記第１の超小型電子素子の前記接点を前記第１の端子に電気的に接続する第１のリードと、
前記第２の超小型電子素子の前記接点を前記第１の端子に接続する第２のリードであって、前記第１および第２のリードは、前記開口と真っ直ぐに並んだ部分を有している、第２のリードと、
前記基板の前記第２の表面と反対側の前記超小型電子アセンブリの表面に露出した第２の端子であって、前記第２の端子の少なくともいくつかは、前記超小型電子素子の少なくとも１つの上に重なっている、第２の端子と、
を備えている、超小型電子アセンブリであって、
前記第２の端子の少なくともいくつかは、ワイヤボンドによって、前記基板の前記第１の表面に露出した導電要素に電気的に接続されており、
前記第１および第２の超小型電子素子および前記ワイヤボンドの少なくとも一部を少なくとも部分的に覆う封止材をさらに備えており、前記第２の端子が露出している前記超小型電子アセンブリの前記表面は、前記封止材の表面であり、
前記ワイヤボンドは、前記導電要素に取り付けられた前記ワイヤボンドの基部と前記導電要素から遠く離れた前記ワイヤボンドの端との間に未封止縁面を有しており、前記第２の端子は、前記未封止縁面に電気的に接続されている、ことを特徴とする超小型電子アセンブリ。 
【請求項４】
前記超小型電子素子の少なくとも１つは、揮発性ランダム・アクセス・メモリ（ＲＡＭ）を含んでおり、前記超小型電子素子の少なくとも１つは、不揮発性フラッシュメモリを含んでいる、ことを特徴とする請求項１または３に記載の超小型電子アセンブリ。
【請求項５】
前記第１または第２のリードの少なくとも１つは、前記第１または第２の超小型電子素子の少なくとも１つの前記接点から延在するワイヤボンドを含んでいる、ことを特徴とする請求項１または３に記載の超小型電子アセンブリ。
【請求項６】
前記第２の超小型電子素子の前記前面と前記基板の前記第１の表面との間にスペーサ要素をさらに備えている、ことを特徴とする請求項１または３に記載の超小型電子アセンブリ。
【請求項７】
前記第１の超小型電子素子は、論理機能を主に果たすように構成されたチップを含んでいる、ことを特徴とする請求項１または３に記載の超小型電子アセンブリ。 
【請求項８】
前記第２の超小型電子素子は、任意の他の機能よりもメモリ機能アレイ機能をもたらすように構成された極めて多数の能動素子を有している、ことを特徴とする請求項１または３に記載の超小型電子アセンブリ。
【請求項９】
前記第１の超小型電子素子は、任意の他の機能よりもメモリ機能アレイ機能をもたらすように構成された極めて多数の能動素子を有している、ことを特徴とする請求項１または３に記載の超小型電子アセンブリ。
【請求項１０】
各々が請求項１または請求項３に記載されているような第１および第２の超小型アセンブリを備える超小型電子コンポーネントにおいて、前記第１の超小型電子アセンブリは、前記第２の超小型電子アセンブリの上に少なくとも部分的に重なっており、前記第１の超小型電子アセンブリの前記第１の端子は、前記第２の超小型電子アセンブリの前記第２の端子に接合されている、ことを特徴とする請求項１または３に記載の超小型電子コンポーネント。 
【請求項１１】
前記第１の超小型電子素子の少なくとも１つは、論理機能を果たすように主に構成されており、前記第２の超小型電子素子の少なくとも１つは、任意の他の機能よりもメモリ記憶アレイ機能をもたらすように構成された極めて多数の能動素子を有している、ことを特徴とする請求項１０に記載の超小型電子コンポーネント。 
【請求項１２】
前記第１の超小型電子アセンブリの前記第１の端子の少なくともいくつかおよび前記第２の超小型電子アセンブリの前記第２の端子の少なくともいくつは、エリアアレイで配置されており、前記第１および第２の超小型電子アセンブリは、接合金属の導電塊である接合ユニットによって、互いに接合されている、ことを特徴とする請求項１０に記載の超小型電子コンポーネント。 
【請求項１３】
請求項１または３に記載の超小型電子アセンブリと、前記超小型電子アセンブリに電気的に接続された１つまたは複数の他の電子コンポーネントと、を備えるシステム。 
【請求項１４】
前記端子の少なくともいくつかが、回路パネルに電気的に接続されている、ことを特徴とする請求項１３に記載のシステム。
【請求項１５】
ハウジングをさらに備えており、前記超小型電子アセンブリおよび前記他の電子コンポーネントは、前記ハウジングに実装されている、ことを特徴とする請求項１４に記載のシステム。