【事件の表示】
　特願２００６−１５４２２０「表示装置及びその駆動方法」拒絶査定不服審判事件〔平成１９年　１月１８日出願公開、特開２００７−　１１３２２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
平成１８年　６月　２日：特許出願
（優先権　平成１７年６月３０日　大韓民国）
平成２２年　６月２４日：手続補正書（以下「手続補正１」という。）
平成２３年　８月　２日付け：拒絶理由通知
平成２３年１１月　８日：手続補正書（以下「手続補正２」という。）
平成２４年　９月１８日付け：手続補正２の補正の却下の決定
平成２４年　９月１８日付け：拒絶査定
平成２５年　１月２５日：手続補正書（以下「本件補正」という。）
平成２５年　１月２５日：審判請求
平成２５年　５月１５日：前置報告
平成２５年　８月　１日：審尋
平成２５年１２月　６日：回答書
　
第２　補正却下の決定
［結論］
　本件補正を却下する。
　
［理由］
　１　補正の内容
　本件補正は，特許請求の範囲を補正するものである。
　(1) 補正前の特許請求の範囲
　本件補正前の特許請求の範囲は，以下のとおりである。
「【請求項１】
　データ配線と，
　前記データ配線と交差する第１ゲート配線及び第２ゲート配線と，
　連続した第１及び第２スイッチング薄膜トランジスタ，第１駆動薄膜トランジスタ，第１有機電界発光ダイオード，並びに第１キャパシターを含む第１画素と，
　連続した第３及び第４スイッチング薄膜トランジスタ，第２駆動薄膜トランジスタ，第２有機電界発光ダイオード，並びに第２キャパシターを含む第２画素とを含み，
　前記第１スイッチング薄膜トランジスタは前記データ配線及び前記第１ゲート配線に連結され，前記第２スイッチング薄膜トランジスタは前記第１ゲート配線に接続され，前記第１有機電界発光ダイオードは前記第１駆動薄膜トランジスタに接続され，並びに前記第１キャパシターは前記第１駆動薄膜トランジスタに接続され，
　前記第３スイッチング薄膜トランジスタは前記データ配線及び前記第２ゲート配線に連結され，前記第４スイッチング薄膜トランジスタは前記第１ゲート配線に接続され，前記第２有機電界発光ダイオードは前記第２駆動薄膜トランジスタに接続され，並びに前記第２キャパシターは前記第２駆動薄膜トランジスタに接続され，
　前記第１乃至第４スイッチング薄膜トランジスタは同じｎ−タイプ又はｐ−タイプの薄膜トランジスタであることを特徴とする有機電界発光方式の表示装置。
　
【請求項２】
　水平周期のうち第１期間及び第２期間に，第１画素の第１スイッチング素子をターンオンして，前記第１期間に，第２画素の第２スイッチング素子をターンオンする段階と，
　前記第１期間及び第２期間の各々に，第１データ信号及び第２データ信号を，前記第１画素及び第２画素に連結されたデータ配線に印加する段階とを含み，
　前記第１スイッチング素子は，連続した第１及び第２スイッチング薄膜トランジスタを含み，前記第２スイッチング素子は，連続した第３及び第４スイッチング薄膜トランジスタを含み，
　前記第１画素は更に，第１駆動薄膜トランジスタ，第１有機電界発光ダイオード，及び第１キャパシターを含み，
　前記第１スイッチング薄膜トランジスタは前記データ配線及び第１ゲート配線に連結され，前記第２スイッチング薄膜トランジスタは前記第１ゲート配線に接続され，前記第１有機電界発光ダイオードは前記第１駆動薄膜トランジスタに接続され，並びに前記第１キャパシターは前記第１駆動薄膜トランジスタに接続され，
　前記第２画素は更に，第２駆動薄膜トランジスタ，第２有機電界発光ダイオード，及び第２キャパシターを含み，
　前記第３スイッチング薄膜トランジスタは前記データ配線及び第２ゲート配線に連結され，前記第４スイッチング薄膜トランジスタは前記第１ゲート配線に接続され，前記第２有機電界発光ダイオードは前記第２駆動薄膜トランジスタに接続され，並びに前記第２キャパシターは前記第２駆動薄膜トランジスタに接続され，
　前記第１乃至第４スイッチング薄膜トランジスタは同じｎ−タイプ又はｐ−タイプの薄膜トランジスタであることを特徴とする有機電界発光方式の表示装置の駆動方法。
　
【請求項３】
　前記第１スイッチング素子及び第２スイッチング素子をターンオンする段階は，前記第１期間及び第２期間に，前記第１スイッチング素子に含まれる第１スイッチングトランジスタ及び第２スイッチングトランジスタと，前記第２スイッチング素子に含まれる第３スイッチングトランジスタとに，第１オンゲート信号を印加する段階と，
　前記第１期間に，前記第２スイッチング素子に含まれる第４スイッチングトランジスタに，第２オンゲート信号を印加する段階とを含み，
　前記第１スイッチングトランジスタ及び第２スイッチングトランジスタは，直列連結されて，前記第３スイッチングトランジスタ及び第４スイッチングトランジスタは，直列連結されることを特徴とする請求項２に記載の表示装置の駆動方法。
　
【請求項４】
　前記第１期間は，前記第２期間より水平周期において早い期間であることを特徴とする請求項３に記載の表示装置の駆動方法。
　
【請求項５】
　前記第１期間及び第２期間の各々は，前記水平周期の半分に当たることを特徴とする請求項４に記載の表示装置の駆動方法。
　
【請求項６】
　水平周期のうち第１期間及び第２期間の各々に，第１データ信号及び第２データ信号を，データ配線を通して供給する段階と，
　前記第１期間及び第２期間の各々に，前記第１データ信号及び第２データ信号を第１画素に蓄積して，前記第１期間に前記第１データ信号を第２画素に蓄積する段階とを含み，
　前記第１画素は，連続した第１及び第２スイッチング薄膜トランジスタ，第１駆動薄膜トランジスタ，第１有機電界発光ダイオード，並びに第１キャパシターを含み，
　前記第１スイッチング薄膜トランジスタは前記データ配線及び第１ゲート配線に連結され，前記第２スイッチング薄膜トランジスタは前記第１ゲート配線に接続され，前記第１有機電界発光ダイオードは前記第１駆動薄膜トランジスタに接続され，並びに前記第１キャパシターは前記第１駆動薄膜トランジスタに接続され，
　前記第２画素は，連続した第３及び第４スイッチング薄膜トランジスタ，第２駆動薄膜トランジスタ，第２有機電界発光ダイオード，並びに第２キャパシターを含み，
　前記第３スイッチング薄膜トランジスタは前記データ配線及び第２ゲート配線に連結され，前記第４スイッチング薄膜トランジスタは前記第１ゲート配線に接続され，前記第２有機電界発光ダイオードは前記第２駆動薄膜トランジスタに接続され，並びに前記第２キャパシターは前記第２駆動薄膜トランジスタに接続され，
　前記第１乃至第４スイッチング薄膜トランジスタは同じｎ−タイプ又はｐ−タイプの薄膜トランジスタであることを特徴とする有機電界発光方式の表示装置の駆動方法。
　
【請求項７】
　前記第１データ信号及び第２データ信号を蓄積する段階は，前記第１データ信号が，前記第１画素の第１スイッチング素子と前記第２画素の第２スイッチング素子に入力される段階と，
　前記第２データ信号が，前記第１スイッチング素子に入力されて，前記第２スイッチング素子に入力されない段階とを含むことを特徴とする請求項６に記載の表示装置の駆動方法。」
　
　(2) 補正後の特許請求の範囲
　本件補正後の特許請求の範囲は，以下のとおりである。
「【請求項１】
　データ配線と，
　前記データ配線と交差する第１ゲート配線及び第２ゲート配線と，
　第１スイッチング薄膜トランジスタ，ソース電極が前記第１スイッチング薄膜トランジスタのドレイン電極に接続する第２スイッチング薄膜トランジスタ，ゲート電極が前記第２スイッチング薄膜トランジスタのドレイン電極に接続する第１駆動薄膜トランジスタ，カソードが前記第１駆動薄膜ドランジスタのドレイン電極又は接地端子に接続する第１有機電界発光ダイオード，並びに電極が前記第２スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第２スイッチング薄膜トランジスタのドレイン電極及び前記第１駆動薄膜ドランジスタのソース電極に接続する第１キャパシターを含む第１画素と，
　第３スイッチング薄膜トランジスタ，ソース電極が前記第３スイッチング薄膜トランジスタのドレイン電極に接続する第４スイッチング薄膜トランジスタ，ゲート電極が前記第４スイッチング薄膜トランジスタのドレイン電極に接続する第２駆動薄膜トランジスタ，カソードが前記第２駆動薄膜ドランジスタのドレイン電極又は接地端子に接続する第２有機電界発光ダイオード，並びに電極が前記第４スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第４スイッチング薄膜トランジスタのドレイン電極及び前記第２駆動薄膜ドランジスタのソース電極に接続する第２キャパシターを含む第２画素とを含み，
　前記第１スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第１ゲート配線にそれぞれ接続され，前記第２スイッチング薄膜トランジスタのゲート電極は前記第１ゲート配線に接続され，並びに前記第１キャパシターの電極の一端は前記第１駆動薄膜トランジスタのゲート電極に接続され，
　前記第３スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第２ゲート配線にそれぞれ接続され，前記第４スイッチング薄膜トランジスタのゲート電極は前記第１ゲート配線に接続され，並びに前記第２キャパシターの電極の一端は前記第２駆動薄膜トランジスタのゲート電極に接続され，
　前記第１乃至第４スイッチング薄膜トランジスタは同じｎ−タイプ又はｐ−タイプの薄膜トランジスタであり，
　前記第１ゲート配線はｎ番目のゲート配線であって，前記第２ゲート配線はｎ＋１番目のゲート配線であることを特徴とする有機電界発光方式の表示装置。
　
【請求項２】
　水平周期のうち第１期間及び第２期間に，第１画素の第１スイッチング素子をターンオンして，前記第１期間に，第２画素の第２スイッチング素子をターンオンする段階と，
　前記第１期間及び第２期間の各々に，第１データ信号及び第２データ信号を，前記第１画素及び第２画素に連結されたデータ配線に印加する段階とを含み，
　前記第１スイッチング素子は，第１スイッチング薄膜トランジスタ，ソース電極が前記第１スイッチング薄膜トランジスタのドレイン電極に接続する第２スイッチング薄膜トランジスタを含み，前記第２スイッチング素子は，第３スイッチング薄膜トランジスタ，ソース電極が前記第３スイッチング薄膜トランジスタのドレイン電極に接続する第４スイッチング薄膜トランジスタを含み，
　前記第１画素は更に，ゲート電極が前記第２スイッチング薄膜トランジスタのドレイン電極に接続する第１駆動薄膜トランジスタ，カソードが前記第１駆動薄膜ドランジスタのドレイン電極又は接地端子に接続する第１有機電界発光ダイオード，及び電極が前記第２スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第２スイッチング薄膜トランジスタのドレイン電極及び前記第１駆動薄膜ドランジスタのソース電極に接続する第１キャパシターを含み，
　前記第１スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第１ゲート配線にそれぞれ接続され，前記第２スイッチング薄膜トランジスタのゲート電極は前記第１ゲート配線に接続され，並びに前記第１キャパシターの電極の一端は前記第１駆動薄膜トランジスタのゲート電極に接続され，
　前記第２画素は更に，ゲート電極が前記第４スイッチング薄膜トランジスタのドレイン電極に接続する第２駆動薄膜トランジスタ，カソードが前記第２駆動薄膜ドランジスタのドレイン電極又は接地端子に接続する第２有機電界発光ダイオード，及び電極が前記第４スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第４スイッチング薄膜トランジスタのドレイン電極及び前記第２駆動薄膜ドランジスタのソース電極に接続する第２キャパシターを含み，
　前記第３スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第２ゲート配線にそれぞれ接続され，前記第４スイッチング薄膜トランジスタのゲート電極は前記第１ゲート配線に接続され，並びに前記第２キャパシターの電極の一端は前記第２駆動薄膜トランジスタのゲート電極に接続され，
　前記第１乃至第４スイッチング薄膜トランジスタは同じｎ−タイプ又はｐ−タイプの薄膜トランジスタであり，
　前記第１ゲート配線はｎ番目のゲート配線であって，前記第２ゲート配線はｎ＋１番目のゲート配線であることを特徴とする有機電界発光方式の表示装置の駆動方法。
　
【請求項３】
　前記第１スイッチング素子及び第２スイッチング素子をターンオンする段階は，前記第１期間及び第２期間に，前記第１及び第２スイッチング薄膜トランジスタと，前記第４スイッチング薄膜トランジスタとに，第１オンゲート信号を印加する段階と，
　前記第１期間に，前記第４スイッチング薄膜トランジスタに，第２オンゲート信号を印加する段階とを含み，
　前記第１及び第２スイッチング薄膜トランジスタは，直列接続されて，前記第３及び第４スイッチング薄膜トランジスタは，直列接続されることを特徴とする請求項２に記載の表示装置の駆動方法。
　
【請求項４】
　前記第１期間は，前記第２期間より水平周期において早い期間であることを特徴とする請求項３に記載の表示装置の駆動方法。
　
【請求項５】
　前記第１期間及び第２期間の各々は，前記水平周期の半分に当たることを特徴とする請求項４に記載の表示装置の駆動方法。
　
【請求項６】
　水平周期のうち第１期間及び第２期間の各々に，第１データ信号及び第２データ信号を，データ配線を通して供給する段階と，
　前記第１期間及び第２期間の各々に，前記第１データ信号及び第２データ信号を第１画素に蓄積して，前記第１期間に前記第１データ信号を第２画素に蓄積する段階とを含み，
　前記第１画素は，第１スイッチング薄膜トランジスタ，ソース電極が前記第１スイッチング薄膜トランジスタのドレイン電極に接続する第２スイッチング薄膜トランジスタ，ゲート電極が前記第２スイッチング薄膜トランジスタのドレイン電極に接続する第１駆動薄膜トランジスタ，カソードが前記第１駆動薄膜ドランジスタのドレイン電極又は接地端子に接続する第１有機電界発光ダイオード，並びに電極が前記第２スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第２スイッチング薄膜トランジスタのドレイン電極及び前記第１駆動薄膜ドランジスタのソース電極に接続する第１キャパシターを含み，
　前記第１スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第１ゲート配線にそれぞれ接続され，前記第２スイッチング薄膜トランジスタのゲート電極は前記第１ゲート配線に接続され，並びに前記第１キャパシターの電極の一端は前記第１駆動薄膜トランジスタのゲート電極に接続され，
　前記第２画素は，第３スイッチング薄膜トランジスタ，ソース電極が前記第３スイッチング薄膜トランジスタのドレイン電極に接続する第４スイッチング薄膜トランジスタ，ゲート電極が前記第４スイッチング薄膜トランジスタのドレイン電極に接続する第２駆動薄膜トランジスタ，カソードが前記第２駆動薄膜ドランジスタのドレイン電極又は接地端子に接続する第２有機電界発光ダイオード，並びに電極が前記第４スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第４スイッチング薄膜トランジスタのドレイン電極及び前記第２駆動薄膜ドランジスタのソース電極に接続する第２キャパシターを含み，
　前記第３スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第２ゲート配線にそれぞれ接続され，前記第４スイッチング薄膜トランジスタのゲート電極は前記第１ゲート配線に接続され，並びに前記第２キャパシターの電極の一端は前記第２駆動薄膜トランジスタのゲート電極に接続され，
　前記第１乃至第４スイッチング薄膜トランジスタは同じｎ−タイプ又はｐ−タイプの薄膜トランジスタであり，
　前記第１ゲート配線はｎ番目のゲート配線であって，前記第２ゲート配線はｎ＋１番目のゲート配線であることを特徴とする有機電界発光方式の表示装置の駆動方法。
　
【請求項７】
　前記第１データ信号及び第２データ信号を蓄積する段階は，前記第１データ信号が，前記第１画素の第１及び第２スイッチング薄膜トランジスタと前記第２画素の第３及び第４スイッチング薄膜トランジスタに入力される段階と，
　前記第２データ信号が，前記第１，第２及び第４スイッチング薄膜トランジスタに入力されずに，前記第３スイッチング薄膜トランジスタに入力される段階とを含むことを特徴とする請求項６に記載の表示装置の駆動方法。」
　
　２　本件補正の目的
　本件補正は，本件補正前の特許請求の範囲の請求項１の記載について，(1)第１画素及び第２画素をそれぞれ構成する，回路素子の各端子の接続関係を明らかにするとともに，(2)本件補正前の特許請求の範囲の請求項１に係る発明（以下「本願発明」という。）を特定するために必要な事項である「第１ゲート配線」及び「第２ゲート配線」について，「前記第１ゲート配線はｎ番目のゲート配線であって，前記第２ゲート配線はｎ＋１番目のゲート配線である」と限定して減縮する補正を含むものである。
　そうしてみると，本件補正は，平成１８年法律第５５号改正附則３条１項によりなお従前の例によるとされる同法による改正前の特許法１７条の２（以下，単に「特許法１７条の２」という。）４項４号に掲げる明瞭でない記載の釈明及び４項２号に掲げる特許請求の範囲の減縮を目的とする補正に該当する。
　そこで，本件補正後の特許請求の範囲の請求項１に係る発明（以下「本件補正後発明」という。）が特許出願の際に独立して特許を受けることができるものであるかについて，以下に検討する。
　
　３　判断（３６条６項２号）
　本件補正後の特許請求の範囲の請求項１に記載の第１有機電界発光ダイオードについて，「又は」で記載された選択肢が「接地端子」の場合，第１有機電界発光ダイオードと他の回路素子との接続関係が記載されておらず，かつ，第１駆動薄膜トランジスタが何を駆動するものかも記載されていないから，発明が明確であるとはいえない。
　第２有機電界発光ダイオードについても，同様である。
　したがって，本件特許出願は，特許請求の範囲の記載が特許法３６条６項２号に規定する要件を満たしていないから，特許出願の際に独立して特許を受けることができない。
　
　４　判断（２９条の２）
　(1) 本件補正後発明
　本件補正後発明は，以下のとおりである。なお，「ドランジスタ」の記載は，「トランジスタ」の明らかな誤記であるから，修正して記載した。
「　データ配線と，
　前記データ配線と交差する第１ゲート配線及び第２ゲート配線と，
　第１スイッチング薄膜トランジスタ，ソース電極が前記第１スイッチング薄膜トランジスタのドレイン電極に接続する第２スイッチング薄膜トランジスタ，ゲート電極が前記第２スイッチング薄膜トランジスタのドレイン電極に接続する第１駆動薄膜トランジスタ，カソードが前記第１駆動薄膜トランジスタのドレイン電極又は接地端子に接続する第１有機電界発光ダイオード，並びに電極が前記第２スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第２スイッチング薄膜トランジスタのドレイン電極及び前記第１駆動薄膜トランジスタのソース電極に接続する第１キャパシターを含む第１画素と，
　第３スイッチング薄膜トランジスタ，ソース電極が前記第３スイッチング薄膜トランジスタのドレイン電極に接続する第４スイッチング薄膜トランジスタ，ゲート電極が前記第４スイッチング薄膜トランジスタのドレイン電極に接続する第２駆動薄膜トランジスタ，カソードが前記第２駆動薄膜トランジスタのドレイン電極又は接地端子に接続する第２有機電界発光ダイオード，並びに電極が前記第４スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第４スイッチング薄膜トランジスタのドレイン電極及び前記第２駆動薄膜トランジスタのソース電極に接続する第２キャパシターを含む第２画素とを含み，
　前記第１スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第１ゲート配線にそれぞれ接続され，前記第２スイッチング薄膜トランジスタのゲート電極は前記第１ゲート配線に接続され，並びに前記第１キャパシターの電極の一端は前記第１駆動薄膜トランジスタのゲート電極に接続され，
　前記第３スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第２ゲート配線にそれぞれ接続され，前記第４スイッチング薄膜トランジスタのゲート電極は前記第１ゲート配線に接続され，並びに前記第２キャパシターの電極の一端は前記第２駆動薄膜トランジスタのゲート電極に接続され，
　前記第１乃至第４スイッチング薄膜トランジスタは同じｎ−タイプ又はｐ−タイプの薄膜トランジスタであり，
　前記第１ゲート配線はｎ番目のゲート配線であって，前記第２ゲート配線はｎ＋１番目のゲート配線であることを特徴とする有機電界発光方式の表示装置。」
【図１】
　
【図６】
　
　(2) 先願に記載の事項
　本件出願の優先日前にした優先権主張を伴う特許出願であって，その出願後に出願公開がされた特願２００５−３４６７１７号（公開番号：特開２００６−２９３２９３号，発明の名称：表示パネル，これを具備した表示装置及びその駆動方法，出願人：三星電子株式会社，出願日：平成１７年１１月３０日，優先日：平成１７年４月７日，公開日：平成１８年１０月２６日，以下「先願」という。）には，図面とともに，以下の事項が記載されている。
　ア　「【００２４】
　図１は，本発明の実施例による表示パネルの画素部に形成された有機電界駆動素子の等価回路図である。」
【図１】（当審注：参照記号「ＶＬ（ｋ＋１）」は，「ＶＬ（ｋ−１）」の誤記である。）
　
　イ　「【００２６】
　前記第１画素部Ｐ１と前記第２画素部Ｐ２は，ｍ番目データ配線ＤＬｍを共有し，前記第１画素部Ｐ１と前記第３画素部Ｐ３は，ｋ番目バイアス電圧配線ＶＬｋを共有する。
【００２７】
　具体的に，前記第１画素部Ｐ１は，第１スイッチングトランジスタＱＳ１１と第２スイッチングトランジスタＱＳ１２，駆動トランジスタＱＤ１，及びストレージキャパシタＣＳＴ１を含む。前記第１スイッチングトランジスタＱＳ１１は，ｎ番目ゲート配線ＧＬｎと接続されたゲート電極，ｍ番目データ配線ＤＬｍと接続されたソース電極，及び前記第２スイッチングトランジスタＱＳ１２と接続されたドレイン電極を含む。
【００２８】
　前記第２スイッチングトランジスタＱＳ１２は，ｎ＋１番目ゲート配線ＧＬｎ＋１に接続されたゲート電極，第１スイッチングトランジスタＱＳ１１と接続されたソース電極，及び駆動トランジスタＱＤ１と接続されたドレイン電極を含む。
【００２９】
　前記駆動トランジスタＱＤ１は，前記第２スイッチングトランジスタＱＳ１２と接続されたゲート電極，ｋ番目バイアス電圧配線ＶＬｋと接続されたソース電極，及び有機ＥＬ素子ＥＬ１と接続されたドレイン電極を含む。
【００３０】
　前記ストレージキャパシタＣＳＴ１は，前記ｋ番目バイアス電圧配線ＶＬｋと接続された第１電極，及び前記第２スイッチングトランジスタＱＳ１２のドレイン電極と前記駆動トランジスタＱＤ１のゲート電極に共通に接続された第２電極を含む。
【００３１】
　前記第２画素部Ｐ２は，前記第１画素部Ｐ１と隣接するように形成され，前記第１画素部Ｐ１とｍ番目データ配線ＤＬｍを共有する。前記第２画素部Ｐ２は，第１スイッチングトランジスタＱＳ２１，第２スイッチングトランジスタＱＳ２２，駆動トランジスタＱＤ２，及びストレージキャパシタＣＳＴ２を含む。前記第１スイッチングトランジスタＱＳ２１は，ｎ番目ゲート配線ＧＬｎと接続されたゲート電極，ｍ番目データ配線ＤＬｍと接続されたソース電極，及び前記第２スイッチングトランジスタＱＳ２２と接続されたドレイン電極を含む。
【００３２】
　前記第２スイッチングトランジスタＱＳ２２は，ｎ番目ゲート配線ＧＬｎに接続されたゲート電極，第１スイッチングトランジスタＱＳ２１と接続されたソース電極，及び前記駆動トランジスタＱＤ２と接続されたドレイン電極を含む。
【００３３】
　前記駆動トランジスタＱＤ２は，前記第２スイッチングトランジスタＱＳ２２と接続されたゲート電極，ｋ−１番目バイアス電圧配線ＶＬｋ−１と接続されたソース電極，及び有機ＥＬ素子ＥＬ２と接続されたドレイン電極を含む。
【００３４】
　前記ストレージキャパシタＣＳＴ２は，前記ｋ−１番目バイアス電圧配線ＶＬｋ−１と接続された第１電極，及び前記第２スイッチングトランジスタＱＳ２２のドレイン電極と前記駆動トランジスタＱＤ２のゲート電極に共通に接続された第２電極を含む。
【００３５】
　前記第３画素部Ｐ３は，前記第１画素部Ｐ１と隣接するように形成され，前記ｋ番目バイアス電圧配線ＶＬｋを共有する。前記第３画素部Ｐ３は，第１スイッチングトランジスタＱＳ３１，第２スイッチングトランジスタＱＳ３２，駆動トランジスタＱＤ３，及びストレージキャパシタＣＳＴ３を含む。前記第１スイッチングトランジスタＱＳ３１は，ｎ番目ゲート配線ＧＬｎと接続されたゲート電極，ｍ−１番目データ配線ＤＬｍ−１と接続されたソース電極，及び前記第２スイッチングトランジスタＱＳ３２と接続されたドレイン電極を含む。
【００３６】
　前記第２スイッチングトランジスタＱＳ３２は，ｎ番目ゲート配線ＧＬｎに接続されたゲート電極，第１スイッチングトランジスタＱＳ３１と接続されたソース電極，及び駆動トランジスタＱＤ３と接続されたドレイン電極を含む。
【００３７】
　前記駆動トランジスタＱＤ３は，前記第２スイッチングトランジスタＱＳ３２と接続されたゲート電極，ｋ番目バイアス電圧配線ＶＬｋと接続されたソース電極，及び有機ＥＬ素子ＥＬ３と接続されたドレイン電極を含む。
【００３８】
　前記ストレージキャパシタＣＳＴ３は，前記ｋ番目バイアス電圧配線ＶＬｋと接続された第１電極，及び前記第２スイッチングトランジスタＱＳ３２のドレイン電極と前記駆動トランジスタＱＤ３のゲート電極に共通に接続された第２電極を含む。」
　ウ　「【００３９】
　前記第１画素部Ｐ１乃至第３画素部Ｐ３に形成された有機電界駆動素子の駆動は，以下，第１画素部Ｐ１に形成された有機電界駆動素子を例として説明する。
【００４０】
　前記ｎ＋１番目ゲート配線ＧＬｎ＋１にｎ＋１番目ゲートパルスが同時に印加されると，前記第２スイッチングトランジスタＱＳ１２がターンオンされる。一方，前記ｎ＋１番目ゲートパルスが印加される時，ｎ番目ゲート配線ＧＬｎにｎ番目ゲートパルスが印加され，前記第１スイッチングトランジスタＱＳ１１をターンオンさせる。これによって，前記第２スイッチングトランジスタＱＳ１２を通じて電気的に接続された前記第１スイッチングトランジスタＱＳ１１に印加されたデータ電圧は，前記駆動トランジスタＱＤ１に印加される。前記駆動トランジスタＱＤ１に印加された前記データ電圧は，前記有機ＥＬ素子ＥＬ１に印加される。これによって，前記有機ＥＬ素子ＥＬ１は，前記データ電圧に対応する所定の明るさに発光する。前記ストレージキャパシタＣＳＴ１は，前記データ電圧によって充電された充電電圧を一つのフレーム区間の間に維持する。
【００４１】
　図２は，図１に図示された表示パネルの平面図である。」
【図２】（当審注：参照記号「ＷＤ１」は「ＱＤ１」の誤記である。また，参照番号「１３２」，「１３１」及び「１３３」が指す領域は，どちらかといえば「ＣＳＴ１」であり，参照記号「ＣＳＴ１」で示された領域が，どちらかといえば「ＱＤ１」である。）
　
　エ　「【００５１】
　図３は，図２に図示された表示パネルを３−３ラインに沿って切断した断面図である。」
【図３】（当審注：参照番号「１０８」は，図示された箇所よりも一層上の層を指し示すのが正しい。）
　
　オ　「【００５２】
　図２及び図３を参照すると，表示パネルは，第１画素部Ｐ１，及び前記第１画素部Ｐ１とｋ番目バイアス電圧配線ＶＬｋを共有する第３画素部Ｐ３を含む。以下では，前記第１画素部Ｐ１を例として前記表示パネルの断面図を説明する。
【００５３】
　基板１０１上にゲート金属を蒸着してパターニングして，ゲート金属パターンを形成する。前記ゲート金属パターンは，トランジスタＱＳ１１，ＱＳ１２，ＱＤ１のゲート電極１１１，１２１，１３１，ｎ番目ゲート配線ＧＬｎ，及び前記ゲート電極１２１とｎ＋１番目ゲート配線ＧＬｎ＋１を接続する接続配線１２１’を含む。
【００５４】
　前記ゲートパターンが形成された前記基板１０１上に，ゲート絶縁層１０２を形成する。前記ゲート絶縁層１０２は，前記ゲート金属パターンと前記ゲート金属パターン上に形成される任意の層を電気的に絶縁させる。
【００５５】
　前記ゲート絶縁層１０２上に，前記トランジスタＱＳ１１，ＱＳ１２，ＱＤ１のチャンネル層を形成する。
【００５６】
　前記ゲート絶縁層１０２上に，ソース−ドレイン金属層を蒸着してパターニングして，ソース−ドレイン金属パターンを形成する。
【００５７】
　前記ソース−ドレイン金属パターンは，前記トランジスタのソース及びドレイン電極１１２，１１３，１２２，１２３，１３２，１３３と，ｍ番目データ配線ＤＬｍを含む。
【００５８】
　前記ソース−ドレイン金属パターンが形成された基板１０１上に，パッシベーション層１０３を形成する。前記パッシベーション層１０３上に層間絶縁層１０４を形成する。前記層間絶縁層１０３は，好ましく，ポリイミド膜，ポリアミド膜，アクリル膜，ＢＣＢ（ベンゾサイクロブタジエン）膜のような有機樹脂膜である。このような有機樹脂膜は，非常に平坦な表面を形成するのが容易で，比誘電率が非常に低いという長所を有する。
【００５９】
　前記パッシベーション層１０３及び層間絶縁層１０４を部分的に除去してコンタクトホール１０６ａ，１０６ｂ，１０６ｃを形成する。
【００６０】
　前記コンタクトホール１０６ａ，１０６ｂ，１０６ｃが形成された基板１０１上に，ＩＴＯのような導電性酸化物からなる画素電極層を蒸着及びパターニングして，画素電極パターンを形成する。
【００６１】
　前記画素電極パターンは，前記第１画素部Ｐ１に形成された画素電極１５１，及び接触部１５３を含む。具体的に，前記画素電極１５１は，前記コンタクトホール１０６ａを通じて前記駆動トランジスタＱＤ１のドレイン電極１３３と前記画素電極１５１を電気的に接続する。前記接触部１５３は，前記コンタクトホール１０６ｂ，１０６ｃを通じて前記第２スイッチングトランジスタＱＳ１２のドレイン電極１２３と駆動トランジスタＱＤ１のゲート電極１３１を電気的に接続する。
【００６２】
　前記画素電極パターンが形成された基板１０１上に発光領域を定義する隔壁１０５が形成され，前記隔壁１０５が形成されない領域を主としてＥＬ層１６１が形成され，前記ＥＬ層１６１の上，及び隔壁１０５上には対向電極層１０７が形成され，前記対向電極層１０７上には保護層１０８が形成される。
【００６３】
　ここで，ＥＬ層１６１は積層構造で形成される時，より良い発光効率を得ることができる。通常に，前記ＥＬ層１６１は，画素電極１５１上に正孔注入層，正孔輸送層，発光層，及び電子輸送層を順次に形成することによって形成される。その代わりに，前記ＥＬ層１６１は，正孔輸送層，発光層，及び電子輸送層がこのような順次に形成された積層構造，又は正孔注入層，正孔輸送層，発光層，電子輸送層，及び電子注入層がこのような順次に形成された積層構造を取っても良い。
【００６４】
　仮に，本発明による有機電界発光表示装置が独立発光とボトム発光方式を有する場合には，前記ＥＬ層１６１はＲ，Ｇ，Ｂのうち，いずれか一つの光を発光する有機発光層であり，前記対向電極層１０７は金属電極であることが好ましい。前記画素電極１５１がアノード（又は，正極性）役割を行うと，前記対向電極層１０７はカソード（又は，負極性）役割を行い，前記画素電極１５１がカソード役割を行うと，前記対向電極層１０７はアノード役割を行う。
【００６５】
　又，独立発光とトップ発光方式を有する場合には，前記ＥＬ層１６１はＲ，Ｇ，Ｂのうち，いずれか一つの光を発光する有機発光層であり，前記対向電極層１０７は，ＩＴＯのような透明電極であることが好ましい。
【００６６】
　又，カラーフィルターとボトム発光方式を有する場合には，前記パッシベーション層１０３と前記層間絶縁層１０４との間には，レッド（Ｒ），グリーン（Ｇ），及びブルー（Ｂ）のうち，いずれか一つのカラーフィルターが更に具備され，前記対向電極層１０７は金属電極であることが好ましい。
【００６７】
　又，カラーフィルターとトップ発光方式を有する場合には，前記パッシベーション層１０３と前記層間絶縁層１０４との間には，Ｒ，Ｇ，Ｂのうち，いずれか一つのカラーフィルターが更に具備され，前記対向電極層１０７は，ＩＴＯのような透明電極であることが好ましい。」
　カ　「【００７９】
　以上の図面では，トランジスタがＮチャンネルであることを示しているが，前記トランジスタは前記Ｐチャンネルトランジスタでも良い。」
　キ　「【００８０】
　図５及び図６は，本発明の実施例による隣接した画素部の駆動方式についての一例の波形図である。」
【図５】
　
【図６】
　
　ク　「【００８１】
　図２乃至図６を参照すると，一つのゲート信号はサブパルスＳＧとメインパルスＭＧを有する。前記サブパルスＳＧは，以前ゲート信号のメインパルスＭＧと同じタイミング区間を有し，好ましくは，前記メインパルスＭＰの前半区間と同じタイミング区間を有する。
【００８２】
　ｎ番目ゲート配線ＧＬｎに第ｎゲート信号Ｇｎが印加される。前記第ｎゲート信号ＧｎのメインパルスＭＧｎの前半区間Ｔ１が印加される間，ｎ＋１番目ゲート配線ＧＬｎ＋１には第ｎ＋１ゲート信号Ｇｎ＋１のサブパルスＳＧｎ＋１が印加される。
【００８３】
　これによって，前記Ｔ１区間の間には前記ｎ＋１番目ゲート配線Ｇｎ＋１と電気的に接続された前記第１画素部Ｐ１の前記第２スイッチングトランジスタＱＳ１２がターンオンされ，前記ｍ番目データ配線ＤＬｍから印加されたデータ信号によって前記第１画素部Ｐ１が駆動される。又，前記Ｔ１区間の間には前記ｎ番目ゲート配線Ｇｎと電気的に接続された前記第２画素部Ｐ２の前記第２スイッチングトランジスタＱＳ２２がターンオンされ，前記ｍ番目データ配線ＤＬｍから印加されたデータ信号によって前記第２画素部Ｐ２が駆動される。
【００８４】
　以後，前記第ｎゲート信号ＧｎのメインパルスＭＧｎ後半区間Ｔ２には，前記第ｎ＋１ゲート信号Ｇｎ＋１がロー状態なので，前記ｎ番目ゲート配線ＧＬｎと電気的に第２スイッチングトランジスタＱＳ２２を有する前記第２画素部Ｐ２のみ駆動される。即ち，前記Ｔ２区間の間には前記ｎ番目ゲート配線Ｇｎと電気的に接続された前記第２画素部Ｐ２の前記第２スイッチングトランジスタＱＳ２２がターンオンされ，前記ｍ番目データ配線ＤＬｍから印加されたデータ信号によって前記第２画素部Ｐ２が駆動される。
【００８５】
　このような方式で，前記ｍ番目データ配線を共有する隣接した第１及び第２画素部Ｐ１，Ｐ２の有機電界発光素子は駆動される。」
　ケ　「【０１１９】
　以上で説明したように，本発明によると，２つの画素部がデータ配線又はバイアス電圧配線を共有することによって，任意のデータ配線と隣接するバイアス電圧配線間の間隔を広く形成することができる。
【０１２０】
　これによって，表示パネルの製造工程時に発生可能な配線間のショート（短絡）現象を防止して，製品の品質を向上させることができる。
【０１２１】
　以上，本発明の実施例によって詳細に説明したが，本発明はこれに限定されず，本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく，本発明を修正または変更できる。」
　
　(3) 先願発明
　先願の明細書の段落【００７９】には，図１のＮチャンネルトランジスタがＰチャンネルトランジスタでも良いことが記載され，また，先願の明細書の段落【００６６】には，有機電界発光装置がボトム発光方式の場合が記載されているところ，先願の図３において，各トランジスタがＰチャンネルトランジスタでボトム発光方式の場合は，Ｐチャンネル駆動トランジスタのドレイン電極に接続する画素電極がＩＴＯとなり，その上に，ＥＬ層として，少なくとも正孔注入層，発光層及び電子輸送層が積層され，ＥＬ層の上の対向電極層は金属電極となるから，有機ＥＬ素子のアノード及びカソードは，Ｐチャンネル駆動トランジスタのドレイン電極及び対向電極層に，それぞれ接続されることとなる。また，先願の段落【００５２】ないし【００５６】に記載の方法で製造されるトランジスタは，一般に，「薄膜トランジスタ」と称される。
　そこで，先願の図１の第２画素部Ｐ２及び第１画素部Ｐ１の等価回路において，Ｐチャンネル薄膜トランジスタ及びボトム発光方式の態様について検討すると，先願には，以下の発明が記載されている（以下「先願発明」という。）。
「　ｍ番目データ配線ＤＬｍと，
　ｎ番目ゲート配線ＧＬｎ及びｎ＋１番目ゲート配線ＧＬｎ＋１と，
　第１スイッチングトランジスタＱＳ２１，第１スイッチングトランジスタＱＳ２１のドレイン電極と接続されたソース電極を含む第２スイッチングトランジスタＱＳ２２，第２スイッチングトランジスタＱＳ２２のドレイン電極と接続されたゲート電極を含む駆動トランジスタＱＤ２，駆動トランジスタＱＤ２のドレイン電極と接続されたアノード及び対向電極層と接続されたカソードを含む有機ＥＬ素子ＥＬ２，並びに，第２スイッチングトランジスタＱＳ２２のドレイン電極に接続された第２電極及びｋ−１番目バイアス電圧配線ＶＬｋ−１と接続された第１電極を含むストレージキャパシタＣＳＴ２，を含む第２画素部Ｐ２と，
　第１スイッチングトランジスタＱＳ１１，第１スイッチングトランジスタＱＳ１１のドレイン電極と接続されたソース電極を含む第２スイッチングトランジスタＱＳ１２，第２スイッチングトランジスタＱＳ１２のドレイン電極と接続されたゲート電極を含む駆動トランジスタＱＤ１，駆動トランジスタＱＤ１のドレイン電極と接続されたアノード及び対向電極層と接続されたカソードを含む有機ＥＬ素子ＥＬ１，並びに，第２スイッチングトランジスタＱＳ１２のドレイン電極に接続された第２電極及びｋ番目バイアス電圧配線ＶＬｋと接続された第１電極を含むストレージキャパシタＣＳＴ１，を含む第１画素部Ｐ１とを含み，
　第１スイッチングトランジスタＱＳ２１は，ｎ番目ゲート配線ＧＬｎと接続されたゲート電極，ｍ番目データ配線ＤＬｍと接続されたソース電極を含み，第２スイッチングトランジスタＱＳ２２は，ｎ番目ゲート配線ＧＬｎと接続されたゲート電極を含み，並びに，ストレージキャパシタＣＳＴ２は，駆動トランジスタＱＤ２のゲート電極と接続された第２電極を含み，
　第１スイッチングトランジスタＱＳ１１は，ｎ番目ゲート配線ＧＬｎと接続されたゲート電極，ｍ番目データ配線ＤＬｍと接続されたソース電極を含み，第２スイッチングトランジスタＱＳ１２は，ｎ＋１番目ゲート配線ＧＬｎ＋１に接続されたゲート電極を含み，ストレージキャパシタＣＳＴ１は，駆動トランジスタＱＤ１のゲート電極と接続された第２電極を含み，
　駆動トランジスタＱＤ２は，ｋ−１番目バイアス電圧配線ＶＬｋ−１と接続されたソース電極を含み，
　駆動トランジスタＱＤ１は，ｋ番目バイアス電圧配線ＶＬｋと接続されたソース電極を含み，
　各トランジスタはＰチャンネル薄膜トランジスタである，
　有機電界発光表示装置。」
　
　(4) 対比
　本件補正後発明と先願発明を対比すると，以下のとおりである。
　ア　データ配線
　先願発明の「ｍ番目データ配線ＤＬｍ」は，本件補正後発明の「データ配線」に相当する。
　イ　第１ゲート配線及び第２ゲート配線
　先願発明は，「ｎ番目ゲート配線ＧＬｎ及びｎ＋１番目ゲート配線ＧＬｎ＋１」の構成を具備するところ，ゲート配線がデータ配線と交差して設けられることは当業者において技術常識であり，先願の図１及び２からも見て取れる事項である。
　そうしてみると，先願発明の「ｎ番目ゲート配線ＧＬｎ及びｎ＋１番目ゲート配線ＧＬｎ＋１」は，本件補正後発明の「前記データ配線と交差する第１ゲート配線及び第２ゲート配線」に相当する。また，先願発明は，本件補正後発明の「前記第１ゲート配線はｎ番目のゲート配線であって，前記第２ゲート配線はｎ＋１番目のゲート配線である」の要件も満たす。
　ウ　第１スイッチング薄膜トランジスタ
　先願発明は，「第１スイッチングトランジスタＱＳ２１」の構成を具備するから，先願発明の「第１スイッチングトランジスタＱＳ２１」は，本件補正後発明の「第１スイッチング薄膜トランジスタ」に相当する。
　また，先願発明は，「第１スイッチングトランジスタＱＳ２１は，ｎ番目ゲート配線ＧＬｎと接続されたゲート電極，ｍ番目データ配線ＤＬｍと接続されたソース電極を含み」の構成を具備するから，先願発明は，本件補正後発明の「前記第１スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第１ゲート配線にそれぞれ接続され」の要件も満たす。
　エ　第２スイッチング薄膜トランジスタ
　先願発明は，「第１スイッチングトランジスタＱＳ２１のドレイン電極と接続されたソース電極を含む第２スイッチングトランジスタＱＳ２２」の構成を具備するから，先願発明の「第２スイッチングトランジスタＱＳ２２」は，本件補正後発明の「ソース電極が前記第１スイッチング薄膜トランジスタのドレイン電極に接続する第２スイッチング薄膜トランジスタ」に相当する。
　また，先願発明は，「第２スイッチングトランジスタＱＳ２２は，ｎ番目ゲート配線ＧＬｎと接続されたゲート電極を含み」の構成を具備するから，先願発明は，本件補正後発明の「前記第２スイッチング薄膜トランジスタのゲート電極は前記第１ゲート配線に接続され」の要件も満たす。
　オ　第１駆動薄膜トランジスタ
　先願発明は，「第２スイッチングトランジスタＱＳ２２のドレイン電極と接続されたゲート電極を含む駆動トランジスタＱＤ２」の構成を具備するから，先願発明の「駆動トランジスタＱＤ２」は，本件補正後発明の「ゲート電極が前記第２スイッチング薄膜トランジスタのドレイン電極に接続する第１駆動薄膜トランジスタ」に相当する。
　カ　第１有機電界発光ダイオード
　先願発明は，「駆動トランジスタＱＤ２のドレイン電極と接続されたアノード及び対向電極層と接続されたカソードを含む有機ＥＬ素子ＥＬ２」の構成を具備するから，先願発明の「有機ＥＬ素子ＥＬ２」と本件補正後発明の「第１有機電界発光ダイオード」は，「第１有機電界発光ダイオード」の点で共通する。
　キ　第１キャパシター
　先願発明は，「第２スイッチングトランジスタＱＳ２２のドレイン電極に接続された第２電極及びｋ−１番目バイアス電圧配線ＶＬｋ−１と接続された第１電極を含むストレージキャパシタＣＳＴ２」及び「駆動トランジスタＱＤ２は，ｋ−１番目バイアス電圧配線ＶＬｋ−１と接続されたソース電極を含み」の構成を具備するから，先願発明の「ストレージキャパシタＣＳＴ２」は，本件補正後発明の「前記第２スイッチング薄膜トランジスタのドレイン電極及び前記第１駆動薄膜トランジスタのソース電極に接続する第１キャパシター」に相当する。さらに，先願発明が，「第２スイッチングトランジスタＱＳ２２のドレイン電極と接続されたゲート電極を含む駆動トランジスタＱＤ２」の構成を具備することを併せて考慮すると，先願発明は，本件補正後発明の「前記第１キャパシターの電極の一端は前記第１駆動薄膜トランジスタのゲート電極に接続され」の要件も満たす。
　ク　第１画素
　上記ウないしキの対比結果を踏まえると，先願発明の「第２画素部Ｐ２」は，本件補正後発明の「第１画素」に相当する。
　ケ　第３スイッチング薄膜トランジスタ
　先願発明は，「第１スイッチングトランジスタＱＳ１１」の構成を具備するから，先願発明の「第１スイッチングトランジスタＱＳ１１」は，本件補正後発明の「第３スイッチング薄膜トランジスタ」に相当する。
　また，先願発明は，「第１スイッチングトランジスタＱＳ１１は，ｎ番目ゲート配線ＧＬｎと接続されたゲート電極，ｍ番目データ配線ＤＬｍと接続されたソース電極を含み」の構成を具備するから，先願発明は，本件補正後発明の「前記第３スイッチング薄膜トランジスタのソース電極」「は前記データ配線」「に」「接続され」の要件も満たす。
　コ　第４スイッチング薄膜トランジスタ
　先願発明は，「第１スイッチングトランジスタＱＳ１１のドレイン電極と接続されたソース電極を含む第２スイッチングトランジスタＱＳ１２」の構成を具備するから，先願発明の「第２スイッチングトランジスタＱＳ１２」は，本件補正後発明の「ソース電極が前記第３スイッチング薄膜トランジスタのドレイン電極に接続する第４スイッチング薄膜トランジスタ」に相当する。
　サ　第２駆動薄膜トランジスタ
　先願発明は，「第２スイッチングトランジスタＱＳ１２のドレイン電極と接続されたゲート電極を含む駆動トランジスタＱＤ１」の構成を具備するから，先願発明の「駆動トランジスタＱＤ１」は，本件補正後発明の「ゲート電極が前記第４スイッチング薄膜トランジスタのドレイン電極に接続する第２駆動薄膜トランジスタ」に相当する。
　シ　第２有機電界発光ダイオード
　先願発明は，「駆動トランジスタＱＤ１のドレイン電極と接続されたアノード及び対向電極層と接続されたカソードを含む有機ＥＬ素子ＥＬ１」の構成を具備するから，先願発明の「有機ＥＬ素子ＥＬ１」と本件補正後発明の「第２有機電界発光ダイオード」は，「第２有機電界発光ダイオード」の点で共通する。
　ス　第２キャパシター
　先願発明は，「第２スイッチングトランジスタＱＳ１２のドレイン電極に接続された第２電極及びｋ番目バイアス電圧配線ＶＬｋと接続された第１電極を含むストレージキャパシタＣＳＴ１」及び「駆動トランジスタＱＤ１は，ｋ番目バイアス電圧配線ＶＬｋと接続されたソース電極を含み」の構成を具備するから，先願発明の「ストレージキャパシタＣＳＴ１」は，本件補正後発明の「前記第４スイッチング薄膜トランジスタのドレイン電極及び前記第２駆動薄膜トランジスタのソース電極に接続する第２キャパシター」に相当する。さらに，先願発明が，「第２スイッチングトランジスタＱＳ１２のドレイン電極と接続されたゲート電極を含む駆動トランジスタＱＤ１」の構成を具備することを併せて考慮すると，先願発明は，本件補正後発明の「前記第２キャパシターの電極の一端は前記第２駆動薄膜トランジスタのゲート電極に接続され」の要件も満たす。
　セ　第２画素
　上記ケないしスの対比結果を踏まえると，先願発明の「第１画素部Ｐ１」は，本件補正後発明の「第２画素」に相当する。
　ソ　ｐ−タイプの薄膜トランジスタ
　先願発明は，「各トランジスタはＰチャンネル薄膜トランジスタである」の構成を具備するから，先願発明は，「前記第１乃至第４スイッチング薄膜トランジスタは同じ」「ｐ−タイプの薄膜トランジスタであり」の要件を満たす。
　タ　有機電界発光方式の表示装置
　以上アないしソの対比結果を踏まえると，先願発明の「有機電界発光表示装置」は，本件補正後発明の「有機電界発光方式の表示装置」に相当する。
　
　(5) 一致点及び相違点
　本件補正後発明と先願発明の一致点は，以下のとおりである。
「　データ配線と，
　前記データ配線と交差する第１ゲート配線及び第２ゲート配線と，
　第１スイッチング薄膜トランジスタ，ソース電極が前記第１スイッチング薄膜トランジスタのドレイン電極に接続する第２スイッチング薄膜トランジスタ，ゲート電極が前記第２スイッチング薄膜トランジスタのドレイン電極に接続する第１駆動薄膜トランジスタ，第１有機電界発光ダイオード，並びに電極が前記第２スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第２スイッチング薄膜トランジスタのドレイン電極及び前記第１駆動薄膜トランジスタのソース電極に接続する第１キャパシターを含む第１画素と，
　第３スイッチング薄膜トランジスタ，ソース電極が前記第３スイッチング薄膜トランジスタのドレイン電極に接続する第４スイッチング薄膜トランジスタ，ゲート電極が前記第４スイッチング薄膜トランジスタのドレイン電極に接続する第２駆動薄膜トランジスタ，第２有機電界発光ダイオード，並びに電極が前記第４スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第４スイッチング薄膜トランジスタのドレイン電極及び前記第２駆動薄膜トランジスタのソース電極に接続する第２キャパシターを含む第２画素とを含み，
　前記第１スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第１ゲート配線にそれぞれ接続され，前記第２スイッチング薄膜トランジスタのゲート電極は前記第１ゲート配線に接続され，並びに前記第１キャパシターの電極の一端は前記第１駆動薄膜トランジスタのゲート電極に接続され，
　前記第３スイッチング薄膜トランジスタのソース電極は前記データ配線に接続され，並びに前記第２キャパシターの電極の一端は前記第２駆動薄膜トランジスタのゲート電極に接続され，
　前記第１乃至第４スイッチング薄膜トランジスタは同じｎ−タイプ又はｐ−タイプの薄膜トランジスタであり，
　前記第１ゲート配線はｎ番目のゲート配線であって，前記第２ゲート配線はｎ＋１番目のゲート配線である有機電界発光方式の表示装置。」
　
　本件補正後発明と先願発明の一応の相違点は，以下のとおりである。
（相違点１）
　本件補正後発明の第１有機電界発光ダイオードは，「カソードが前記第１駆動薄膜トランジスタのドレイン電極又は接地端子に接続する」の構成を具備するのに対し，先願発明の有機ＥＬ素子ＥＬ２は「対向電極層と接続されたカソードを含む」の構成を具備する点。
　また，本件補正後発明の第２有機電界発光ダイオードは，「カソードが前記第２駆動薄膜トランジスタのドレイン電極又は接地端子に接続する」の構成を具備するのに対し，先願発明の有機ＥＬ素子ＥＬ１は「対向電極層と接続されたカソードを含む」の構成を具備する点。
　
（相違点２）
　本件補正後発明の第３スイッチング薄膜トランジスタのゲート電極は第２ゲート配線に接続されているのに対し，先願発明の第１スイッチングトランジスタＱＳ１１のゲート電極は，ｎ番目ゲート配線ＧＬｎと接続されている点。
　また，本件補正後発明の第４スイッチング薄膜トランジスタのゲート電極は第１ゲート配線に接続されているのに対し，先願発明の第２スイッチングトランジスタＱＳ１２のゲート電極は，ｎ＋１番目ゲート配線ＧＬｎと接続されている点。
　
　要するに，便宜上，本件出願の図６を用いて換言すると，本件補正後発明と先願発明は，以下の２点で，一応，相違する。
（相違点１）
　本件補正後発明の「ＧＮＤ」が，先願発明では「対向電極」である点。
（相違点２）
　本件補正後発明と先願発明では，「ＳＷ＿Ｅ１」及び「ＳＷ＿Ｅ２」のゲート接続部位を異にする（入れ替わっている）点。
　
　(6) 判断
（相違点１について）
　先願の段落【００６２】及び【００６４】の記載並びに図３からは，先願発明の対向電極層がベタパターンであることが理解できるから，先願の記載に接した当業者ならば，先願発明の対向電極層の電位が接地である態様や，適宜の（有機ＥＬ素子を駆動するに必要十分な程度，バイアス電圧よりも低い）安定電位である態様を，技術常識から導き出すことができ，これら態様は，先願に実質的に記載されている。
　そうしてみると，相違点１は，相違点ではない。
　
（相違点２について）
　先願の図１，５及び６の波形図，並びに，段落【００８１】ないし【００８５】の記載からは，先願発明における第１画素部Ｐ１の駆動トランジスタＱＤ１の駆動及び第２画素部の駆動トランジスタＱＤ２の駆動が，ｎ番目ゲート配線ＧＬｎ及びｎ＋１番目ゲート配線ＧＬｎ＋１のハイ・ローの組み合わせにより論理的に決まることが理解できる。すなわち，先願の記載に接した当業者ならば，先願発明の第１スイッチングトランジスタＱＳ１１及び第２スイッチングトランジスタＱＳ１２は，直列で連結されているため，両トランジスタがオンした場合のみ駆動トランジスタＱＤ１が駆動され，両トランジスタのゲート接続部位を入れ替えても駆動結果に影響しないことが理解できるから，当業者ならば，先願発明の両トランジスタのゲート接続の態様に加え，両トランジスタのゲート接続部位を異にした態様も，先願の記載内容から論理的に導き出すことができる。少なくとも，先願発明において，直列で連結され論理積の作用を果たす両トランジスタのゲート接続部位を入れ替えることは，ゲート線の駆動波形にすら何ら変更を及ぼさない程度の微差に過ぎない。
　そうしてみると，相違点２は，相違点ではないか，実質同一といえる程度の微差に過ぎない。
　なお，原審で引用された特開２００１−２７７５１号公報（以下「周知例」という。）には，隣接した二つの走査ラインに印加される駆動信号を制御して，一つのデータラインでその両側の画素領域に画像信号を伝達するようにした液晶表示装置として，図５の態様が開示されているところ，第１薄膜トランジスタ７１ａと第２薄膜トランジスタ７１ｂのゲート接続部位を異にして図７の態様に変更しても，走査ラインの駆動波形にすら何ら変更を及ぼさず（図６及び８），同じ結果が得られることが開示されている。
　
　(7) 小括
　以上のとおりであるから，本件補正後発明は，本件出願の優先日前の優先日を有する特許出願であって，その出願後に出願公開がされた先願の願書に最初に添付された明細書及び図面に記載された発明と同一であり，しかも，本件出願の発明者と先願の発明者は同一でなく，また，本件出願時において，本件出願の出願人と先願の出願人は同一でないから，特許法２９条の２の規定により特許を受けることができない。
　
　(8) 付記
　ここまで，本件出願の請求項１に係る発明について検討したが，先願発明の両トランジスタのゲート接続を入れ替えても有機電界発光表示装置の駆動については何ら変更する必要がないこと等を考慮すると，本件出願の請求項６に係る発明（表示装置の駆動方法）についても同様に先願に記載された発明であるといえるから，特許法２９条の２の規定により特許を受けることができない。
　
　５　判断（２９条２項）
　(1) 引用例に記載の事項
　本件出願の優先日前に頒布された刊行物である特開２００２−４０９９０号公報（発明の名称：「電子装置およびその駆動方法」，出願人：「株式会社半導体エネルギー研究所」，公開日：平成１４年２月８日，以下「引用例」という。）には，図面とともに，以下の事項が記載されている。
　ア　「【０００１】
【発明の属する技術分野】本発明は，電子装置の構成に関する。本発明は，特に，絶縁体上に作成される薄膜トランジスタ（ＴＦＴ）を有するアクティブマトリクス型電子装置およびアクティブマトリクス型電子装置の駆動方法に関する。」
　イ　「【００１５】続いて，画素部の駆動について説明する。図２２に，図２１の画素部２１０１の一部を示す。図２２（Ａ）は，３×３画素のマトリクスを示している。点線枠２２００にて囲まれた部分が１画素であり，図２２（Ｂ）にその拡大図を示す。図２２（Ｂ）において，２２０１は，画素に信号を書き込む時のスイッチング素子として機能するＴＦＴ（以下，スイッチング用ＴＦＴという）である。このスイッチング用ＴＦＴ２２０１にはＮチャネル型もしくはＰチャネル型のいずれの極性を用いても良い。２２０２はＥＬ素子２２０３に供給する電流を制御するための素子（電流制御素子）として機能するＴＦＴ（以下，ＥＬ駆動用ＴＦＴという）である。ＥＬ駆動用ＴＦＴ２２０２にＰチャネル型を用いる場合には，ＥＬ素子２２０３の陽極２２０９と電流供給線２２０７との間に配置する。別の構成方法として，ＥＬ駆動用ＴＦＴ２２０２にＮチャネル型を用いて，ＥＬ素子２２０３の陰極２２１０と陰極電極２２０８との間に配置したりすることも可能である。しかし，ＴＦＴの動作としてソース接地が良いこと，ＥＬ素子２２０３の製造上の制約などから，ＥＬ駆動用ＴＦＴ２２０２にはＰチャネル型を用い，ＥＬ素子２２０３の陽極２２０９と電流供給線２２０７との間にＥＬ駆動用ＴＦＴ２２０２を配置する方式が一般的であり，多く採用されている。２２０４は，ソース信号線２２０６から入力される信号（電圧）を保持するための保持容量である。図２２（Ｂ）での保持容量２２０４の一方の端子は，電流供給線２２０７に接続されているが，専用の配線を用いることもある。スイッチング用ＴＦＴ２２０１のゲート電極は，ゲート信号線２２０５に，ソース領域は，ソース信号線２２０６に接続されている。」
【図２２】
　
　ウ　「【００１５】続いて，画素部の駆動について説明する。図２２に，図２１の画素部２１０１の一部を示す。図２２（Ａ）は，３×３画素のマトリクスを示している。点線枠２２００にて囲まれた部分が１画素であり，図２２（Ｂ）にその拡大図を示す。図２２（Ｂ）において，２２０１は，画素に信号を書き込む時のスイッチング素子として機能するＴＦＴ（以下，スイッチング用ＴＦＴという）である。このスイッチング用ＴＦＴ２２０１にはＮチャネル型もしくはＰチャネル型のいずれの極性を用いても良い。２２０２はＥＬ素子２２０３に供給する電流を制御するための素子（電流制御素子）として機能するＴＦＴ（以下，ＥＬ駆動用ＴＦＴという）である。ＥＬ駆動用ＴＦＴ２２０２にＰチャネル型を用いる場合には，ＥＬ素子２２０３の陽極２２０９と電流供給線２２０７との間に配置する。別の構成方法として，ＥＬ駆動用ＴＦＴ２２０２にＮチャネル型を用いて，ＥＬ素子２２０３の陰極２２１０と陰極電極２２０８との間に配置したりすることも可能である。しかし，ＴＦＴの動作としてソース接地が良いこと，ＥＬ素子２２０３の製造上の制約などから，ＥＬ駆動用ＴＦＴ２２０２にはＰチャネル型を用い，ＥＬ素子２２０３の陽極２２０９と電流供給線２２０７との間にＥＬ駆動用ＴＦＴ２２０２を配置する方式が一般的であり，多く採用されている。２２０４は，ソース信号線２２０６から入力される信号（電圧）を保持するための保持容量である。図２２（Ｂ）での保持容量２２０４の一方の端子は，電流供給線２２０７に接続されているが，専用の配線を用いることもある。スイッチング用ＴＦＴ２２０１のゲート電極は，ゲート信号線２２０５に，ソース領域は，ソース信号線２２０６に接続されている。」
　エ　「【００１９】
【発明が解決しようとする課題】近年，ＥＬディスプレイは，その大画面化と並び，さらなる高精細化が求められている。しかし，画素部分を高精細にすべく画素ピッチを縮小することによって，駆動回路の配置スペースを圧迫するという問題点がある。つまり，例えば同サイズのパネルにおいて，ＶＧＡからＸＧＡとする場合，水平方向の画素数は６４０画素から１０２４画素に増加する。このとき１画素の幅は６２．５[％]となり，ソース信号線側駆動回路の１段分の配置幅も６２．５[％]まで縮小することになる。
【００２０】上記の問題を解決するには，駆動回路のさらなる縮小が必要となってくるが，デザインルール，回路動作の信頼性，歩留まりの点等を考慮すると，容易な解決策とは言い難い。
【００２１】よって本発明においては，新規の構造を有する画素を用いて，前述した駆動回路の配置スペースの問題を回避しつつ，さらなる高精細化の可能な電子装置を提供することを課題とする。」
　オ　「【００２２】
【課題を解決するための手段】上述した課題を解決するために，本発明においては以下のような手段を講じた。
【００２３】通常の画素は，図２２（Ｂ）に示したように，１画素あたり１本のソース信号線２２０６と，１本のゲート信号線２２０５と，１本の電流供給線２２０７を有していた。本発明の電子装置における画素は，図１に示すように，隣接した２画素の間に１本のソース信号線１１０を有し，画素Ａと画素Ｂとで共有する。しかし，そのままでは画素Ａと画素Ｂとには常に同じ画像信号しか書き込むことが出来ない。よって，画素選択部１１３を設け，ソース信号線１１０に入力される画像信号を，画素Ａのスイッチング用ＴＦＴ１０１もしくは画素Ｂのスイッチング用ＴＦＴ１０２のいずれか一方にのみ通すようにする。駆動方法について簡潔に説明すると，１水平期間を前半と後半との期間に分割し，前半の期間で画素Ａへの書き込みを完了する。その後，後半の期間では画素Ｂへの書き込みを完了するという手順をとる。
【００２４】このような構造とすることで，ソース信号線側駆動回路の段数を，水平方向の画素数の１／２の段数（駆動回路の構成により，ダミー段を有する場合はこの限りではない）とすることが出来るため，高精細化によって画素ピッチが縮小した場合にも，容易に駆動回路の配置が可能となる。」
【図１】
　
　カ　「【００２６】請求項１に記載の本発明の電子装置は，ソース信号線側駆動回路と，ゲート信号線側駆動回路と，画素選択信号線側駆動回路と，画素部とを有し，前記画素部は，ｍ本のソース信号線と，ｋ本のゲート信号線と，２ｋｍ個の画素を有し，前記ｍ本のソース信号線はそれぞれ，ｋ個の画素選択部を有し，前記ｍ本のソース信号線の各々は，画素選択部を介して２ｋ個の画素と電気的に接続され，前記２ｋｍ個の画素はそれぞれ，スイッチング用トランジスタと，ＥＬ駆動用トランジスタと，ＥＬ素子とを有し，前記スイッチング用トランジスタのゲート電極は，前記ゲート信号線と電気的に接続され，前記スイッチング用トランジスタの不純物領域は，一方はソース信号線と電気的に接続され，残る一方は前記ＥＬ駆動用トランジスタのゲート電極と電気的に接続され，前記ＥＬ駆動用トランジスタの不純物領域は，一方は電流供給線と電気的に接続され，残る一方はＥＬ素子の一方の電極と電気的に接続されていることを特徴としている。」
　キ　「【００４８】図４は，図３と同様，水平ｍ×垂直ｎの画素数を有する電子装置において，４ビット（２4＝１６）階調，フレーム周波数６０[Hz]で画像の表示を行う場合のタイミングチャートである。順を追って説明する。この場合，１秒間に６０回，画面の描画を行う。１画面を１回描画する期間が１フレーム期間である。（図４（Ａ））
【００４９】１フレーム期間は，複数のサブフレーム期間に分割される。ここでは，４ビット階調であるので，ＳＦ1〜ＳＦ4の４つのサブフレーム期間に分割される。各サブフレーム期間は，アドレス（書き込み）期間とサステイン（点灯）期間とを有する。アドレス（書き込み）期間は，１画面分の信号の書き込みを行う期間であるから，全てのアドレス（書き込み）期間Ｔａ1〜Ｔａ4の長さは等しい。サステイン（点灯）期間については，Ｔｓ1：Ｔｓ2：Ｔｓ3：Ｔｓ4＝２3：２2：２1：２0＝８：４：２：１とし，どのサステイン（点灯）期間にＥＬ素子を点灯させるかによって階調を表現する。なお，このサブフレーム期間の順番は，順番は関係なく，ランダムにしても構わない。（図４（Ｂ））
【００５０】アドレス（書き込み）期間においては，１行目から順にゲート信号線が選択され，順次ソース信号線から入力されるデジタル映像信号を画素に書き込む。ゲート信号線１行あたりの選択期間を１水平期間と表記する。最終行までの選択が終了した後，サステイン（点灯）期間に移行し，ＥＬ素子が点灯する。ここまでの駆動方法，タイミングに関しては，通常と同様である。（図４（Ｃ））
【００５１】本発明の電子装置は，１水平期間の前半と後半とで，１本のソース信号線に接続された，異なる２つの画素に信号の書き込みを行う。１水平期間の前半では，画素選択部によって選択された，１，３，５，・・・，ｍ−３，ｍ−１番目の画素（図１に示した画素Ａに該当する）について，ドットデータサンプリング期間において，シフトレジスタからのパルスを受けた第１のラッチ回路において，デジタル映像信号の保持がされ，画素Ａについて水平方向１行分のラッチが終了すると，ラインデータラッチ期間において，第１のラッチ回路から第２のラッチ回路へのデータの転送がされる。１水平期間の後半では，画素選択部によって選択された，２，４，６，・・・，ｍ−２，ｍ番目の画素（図１に示した画素Ｂに該当する）について，ドットデータサンプリング期間において，シフトレジスタからのパルスを受けた第１のラッチ回路において，デジタル映像信号の保持がされ，画素Ｂについて水平方向１行分のラッチが終了すると，ラインデータラッチ期間において，第１のラッチ回路から第２のラッチ回路へと，デジタル映像信号が転送される。（図４（Ｄ））
【００５２】通常，水平方向にｍ個の画素を有する場合は，ソース信号線側駆動回路はｍ段を有していたが，本発明の構成を用いることにより，ｍ／２段にすることが出来る。また，動作周波数を引き上げる必要等も無いため，信頼性の面でも問題はない。よって，画面の高精細化による画素ピッチの狭幅化によって，駆動回路の配置スペースの圧迫などといった，回路設計上の問題を回避することが出来る。」
　ク　「【０１２６】[実施例６]本実施例においては，本発明の電子装置を作製した例について説明する。
【０１２７】図１７（Ａ）は本発明を用いた電子装置の上面図であり，図１７（Ａ）をＸ−Ｘ'面で切断した断面図を図１７（Ｂ）に示す。図１７（Ａ）において，４００１は基板，４００２は画素部，４００３はソース信号線側駆動回路，４００４はゲート信号線側駆動回路であり，それぞれの駆動回路は配線４００５，４００６，４００７を経てＦＰＣ４００８に至り，外部機器へと接続される。
【０１２８】このとき，画素部４００２においては，好ましくは駆動回路および画素部を囲むようにしてカバー材４００９，密封材４０１０，シーリング材（ハウジング材ともいう）４０１１（図９（Ｂ）に図示）が設けられている。
【０１２９】また，図１７（Ｂ）は本実施例の電子装置の断面構造であり，基板４００１，下地膜４０１２の上に駆動回路用ＴＦＴ（但し，ここではＮチャネル型ＴＦＴとＰチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している）４０１３および画素部用ＴＦＴ４０１４（但し，ここではＥＬ素子への電流を制御するＥＬ駆動用ＴＦＴだけ図示している）が形成されている。これらのＴＦＴは公知の構造（トップゲート構造あるいはボトムゲート構造）を用いれば良い。」
【図１７】（Ｂ）
　
　ケ　「【０１３０】公知の作製方法を用いて駆動回路用ＴＦＴ４０１３，画素部用ＴＦＴ４０１４が完成したら，樹脂材料でなる層間絶縁膜（平坦化膜）４０１５の上に画素部用ＴＦＴ４０１４のドレインと電気的に接続する透明導電膜でなる画素電極４０１６を形成する。透明導電膜としては，酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして，画素電極４０１６を形成したら，絶縁膜４０１７を形成し，画素電極４０１６上に開口部を形成する。
【０１３１】次に，ＥＬ層４０１８を形成する。ＥＬ層４０１８は公知のＥＬ材料（正孔注入層，正孔輸送層，発光層，電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また，ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが，高分子系材料を用いる場合には，スピンコート法，印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１３２】本実施例では，シャドウマスクを用いて蒸着法によりＥＬ層を形成する。シャドウマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層，緑色発光層および青色発光層）を形成することで，カラー表示が可能となる。その他にも，色変換層（ＣＣＭ）とカラーフィルタを組み合わせた方式，白色発光層とカラーフィルタを組み合わせた方式があるがいずれの方法を用いても良い。勿論，単色発光の電子装置とすることもできる。
【０１３３】ＥＬ層４０１８を形成したら，その上に陰極４０１９を形成する。陰極４０１９とＥＬ層４０１８の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って，真空中でＥＬ層４０１８と陰極４０１９を連続成膜するか，ＥＬ層４０１８を不活性雰囲気で形成し，大気解放しないで陰極４０１９を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１３４】なお，本実施例では陰極４０１９として，ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０１８上に蒸着法で１［nm］厚のＬｉＦ（フッ化リチウム）膜を形成し，その上に３００［nm］厚のアルミニウム膜を形成する。勿論，公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０１９は４０２０で示される領域において配線４００７に接続される。配線４００７は陰極４０１９に所定の電圧を与えるための電源線であり，導電性ペースト材料４０２１を介してＦＰＣ４００８に接続される。」
　コ　「【請求項１】ソース信号線側駆動回路と，ゲート信号線側駆動回路と，画素選択信号線側駆動回路と，画素部とを有し，
前記画素部は，ｍ本のソース信号線と，ｋ本のゲート信号線と，２ｋｍ個の画素を有し，
前記ｍ本のソース信号線はそれぞれ，ｋ個の画素選択部を有し，
前記ｍ本のソース信号線の各々は，画素選択部を介して２ｋ個の画素と電気的に接続され，
前記２ｋｍ個の画素はそれぞれ，スイッチング用トランジスタと，ＥＬ駆動用トランジスタと，ＥＬ素子とを有し，
前記スイッチング用トランジスタのゲート電極は，前記ゲート信号線と電気的に接続され，
前記スイッチング用トランジスタの不純物領域は，一方はソース信号線と電気的に接続され，残る一方は前記ＥＬ駆動用トランジスタのゲート電極と電気的に接続され，
前記ＥＬ駆動用トランジスタの不純物領域は，一方は電流供給線と電気的に接続され，残る一方はＥＬ素子の一方の電極と電気的に接続されていることを特徴とする電子装置。」
　サ　「【０１９９】以上の様に，本発明の適用範囲は極めて広く，あらゆる分野の電子機器に用いることが可能である。また，本実施例の電子機器は実施例１〜実施例１０に示したいずれの構成を適用しても良い。
【発明の効果】通常，水平方向にｍ個の画素を有する場合は，ソース信号線側駆動回路はｍ段を有していたが，本発明の構成を用いることにより，ｍ／２段にすることが出来る。また，動作周波数を引き上げる必要等も無いため，信頼性の面でも問題はない。よって，画面の高精細化による画素ピッチが狭くなることによって，駆動回路の配置スペースを圧迫されることによる設計上の問題を回避することが出来，電子装置の高精細化に大いに貢献出来る。
【０２００】また，画素部でソース信号線を共用することで全体の配線数を減らすことも可能であり，開口率の面においても通常の構造の画素部よりも有利となる点もあるといえる。」
　
　(2) 引用発明
　引用例の段落【００１５】には，「スイッチング用ＴＦＴ２２０１にはＮチャネル型もしくはＰチャネル型のいずれの極性を用いても良い」及び「ＴＦＴの動作としてソース接地が良いこと，ＥＬ素子２２０３の製造上の制約などから，ＥＬ駆動用ＴＦＴ２２０２にはＰチャネル型を用い，ＥＬ素子２２０３の陽極２２０９と電流供給線２２０７との間にＥＬ駆動用ＴＦＴ２２０２を配置する方式が一般的であり，多く採用されている」と記載されている。そこで，スイッチング用ＴＦＴ及びＥＬ駆動用ＴＦＴとして，Ｐチャネル型を採用した場合について，検討すると，引用例には，以下の発明が記載されている（以下，「引用発明」という。）。
「　ソース信号線側駆動回路と，ゲート信号線側駆動回路と，画素選択信号線側駆動回路と，画素部とを有し，
　画素部は，ｍ本のソース信号線と，ｋ本のゲート信号線と，２ｋｍ個の画素を有し，
　ｍ本のソース信号線はそれぞれ，ｋ個の画素選択部を有し，
　ｍ本のソース信号線の各々は，画素選択部を介して２ｋ個の画素と電気的に接続され，
　２ｋｍ個の画素はそれぞれ，スイッチング用トランジスタと，ＥＬ駆動用トランジスタと，ＥＬ素子とを有し，
　スイッチング用トランジスタのゲート電極は，ゲート信号線と電気的に接続され，
　スイッチング用トランジスタの不純物領域は，一方はソース信号線と電気的に接続され，残る一方はＥＬ駆動用トランジスタのゲート電極と電気的に接続され，
　ＥＬ駆動用トランジスタの不純物領域は，一方は電流供給線と電気的に接続され，残る一方はＥＬ素子の一方の電極と電気的に接続され，
　さらに，
　一方の端子が電流供給線に接続され，他方の端子がＥＬ駆動用トランジスタのゲート電極に接続された保持容量を有し，
　ＥＬ素子の一方の電極は陽極であり，他方の電極は陰極を介して電源線に接続され，
　スイッチング用トランジスタ及びＥＬ駆動用トランジスタはＰチャネル型である，
電子装置。」
　
　(3) 対比，一致点及び相違点
　対比に際して，引用発明の画素部のうち，ｎ本目のゲート信号線と，ｎ＋１本目のゲート信号線の間にあり，かつ，ｍ本目のソース信号線の左右の画素部（以下，１水平期間の前半の期間で書込みが完了する画素を「画素Ａ」，後半の期間で書き込みが完了する画素を「画素Ｂ」という。）について検討する。また，(a)各トランジスタの「ソース」及び「ドレイン」の呼び方，(b)ソース信号線とゲート信号線が交差することについて，技術常識を考慮する。
　引用発明と本件補正後発明を対比すると，以下のとおりとなる。
　引用発明の，「ソース信号線」，「ｎ本目のゲート信号線」，「画素Ｂのスイッチング用トランジスタ」，「画素ＢのＥＬ駆動用トランジスタ」，「画素ＢのＥＬ素子」，「画素Ｂの保持容量」，「画素Ｂ」，「画素Ａのスイッチング用トランジスタ」，「画素ＡのＥＬ駆動用トランジスタ」，「画素ＡのＥＬ素子」，「画素Ａの保持容量」，「画素Ａ」及び「電子装置」は，それぞれ，本件補正後発明の，「データ配線」，「第１ゲート配線」，「第２スイッチング薄膜トランジスタ」，「第１駆動薄膜トランジスタ」，「第１有機電界発光ダイオード」，「第１キャパシター」，「第１画素」，「第４スイッチング薄膜トランジスタ」，「第２駆動薄膜トランジスタ」，「第２有機電界発光ダイオード」，「第２キャパシター」，「第２画素」及び「有機電界発光方式の表示装置」に相当する。
　
　そうしてみると，本件補正後発明と引用発明の一致点及び相違点は以下のとおりである。
　
（一致点）
「　データ配線と，
　前記データ配線と交差する第１ゲート配線及び第２ゲート配線と，
　第２スイッチング薄膜トランジスタ，ゲート電極が前記第２スイッチング薄膜トランジスタのドレイン電極に接続する第１駆動薄膜トランジスタ，第１有機電界発光ダイオード，並びに電極が前記第２スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第２スイッチング薄膜トランジスタのドレイン電極及び前記第１駆動薄膜トランジスタのソース電極に接続する第１キャパシターを含む第１画素と，
　第４スイッチング薄膜トランジスタ，ゲート電極が前記第４スイッチング薄膜トランジスタのドレイン電極に接続する第２駆動薄膜トランジスタ，第２有機電界発光ダイオード，並びに電極が前記第４スイッチング薄膜トランジスタのドレイン電極及び接地端子又は前記第４スイッチング薄膜トランジスタのドレイン電極及び前記第２駆動薄膜トランジスタのソース電極に接続する第２キャパシターを含む第２画素とを含み，
　前記第２スイッチング薄膜トランジスタのゲート電極は前記第１ゲート配線に接続され，並びに前記第１キャパシターの電極の一端は前記第１駆動薄膜トランジスタのゲート電極に接続され，
　前記第４スイッチング薄膜トランジスタのゲート電極は前記第１ゲート配線に接続され，並びに前記第２キャパシターの電極の一端は前記第２駆動薄膜トランジスタのゲート電極に接続され，
　前記第２及び４スイッチング薄膜トランジスタは同じｎ−タイプ又はｐ−タイプの薄膜トランジスタであり，
　前記第１ゲート配線はｎ番目のゲート配線であって，前記第２ゲート配線はｎ＋１番目のゲート配線であることを特徴とする有機電界発光方式の表示装置。」
　
（相違点１）
　第１有機電界発光ダイオード及び第２有機電界発光ダイオードについて，本件補正後発明は，「カソードが」「接地端子に接続する」構成を具備するのに対し，引用発明のＥＬ素子は，「他方の電極は陰極を介して電源線に接続され」る構成を具備する点。
　
（相違点２）
　本件補正後発明は，「第１スイッチング薄膜トランジスタ」を具備し，本件補正後発明の「前記第１スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第１ゲート配線にそれぞれ接続され」，また，本件補正後発明の「第２スイッチング薄膜トランジスタ」は，「ソース電極が前記第１スイッチング薄膜トランジスタのドレイン電極に接続する」構成を具備するのに対して，引用発明は，この構成を具備しない点。
　また，本件補正後発明は，「第３スイッチング薄膜トランジスタ」を具備し，本件補正後発明の「前記第３スイッチング薄膜トランジスタのソース電極及びゲート電極は前記データ配線及び前記第２ゲート配線にそれぞれ接続され」，また，本件補正後発明の「第４スイッチング薄膜トランジスタ」は，「ソース電極が前記第３スイッチング薄膜トランジスタのドレイン電極に接続する」構成を具備するのに対して，引用発明は，この構成を具備しない点。
　
　(4) 判断
（相違点１について）
　電源線の一態様として接地線があることは，当業者における技術常識である。引用発明において電源線を接地線とすることは，技術常識から導き出すことができる事項であるから，相違点１は，相違点ではない。
　
（相違点２について）
　引用発明は，画素選択部を具備するところ，引用発明の画素選択部は，「ソース信号線１１０に入力される画像信号を，画素Ａのスイッチング用ＴＦＴ１０１もしくは画素Ｂのスイッチング用ＴＦＴ１０２の
いずれか一方にのみ通す
　そして，引用発明は，「特に，絶縁体上に作成される薄膜トランジスタ（ＴＦＴ）を有するアクティブマトリクス型電子装置」（段落【０００１】）に関するものであるところ，「絶縁体上に作成される薄膜トランジスタ（ＴＦＴ）を有するアクティブマトリクス型電子装置」として周知の液晶表示装置において，一つのデータラインでその両側の画素領域に画像信号を伝達することによってデータライン数を半分に減らすことができるようにするための手段として，データラインに格納された画像信号を第１画素領域に選択的に伝えるための第１スイチング部と，データラインに格納された画素信号を第２画素領域へ選択的に伝えるための第２スイチング部を具備し，第２スイチング部はソースがデータラインに連結されゲートが該当走査ラインに連結される第３薄膜トランジスターと，ゲートが該当走査ラインに連結され第３薄膜トランジスターによって伝えられた画像信号を第２画素領域へ伝える第４薄膜トランジスターとから構成され，第１スイチング部はソースがデータラインに連結されゲートは次回該当走査ラインに連結される第１薄膜トランジスターと，第１薄膜トランジスターと直列で連結されゲートが該当走査ラインに連結される第２薄膜トランジスターから構成され，隣接した二つの走査ラインに印加される駆動信号を制御して，一つのデータラインでその両側の画素領域に画像信号を伝達することによってデータライン数を半分に減らすことができるようにすることは，周知技術である（必要ならば，前記周知例（特開２００１−２７７５１号公報）及び特開２００４−３３４２１６号公報を参照。）。
　そうしてみると，引用発明の効果に着目した当業者が，引用発明の課題解決手段である画素選択部及びスイッチング用トランジスタを，同様の効果を奏する課題解決手段である周知技術の構成に置き換えて，相違点２に係る構成を克服することは，当業者が容易にできることである。
　
　(5) 小括
　したがって，本件補正後発明は，引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから，同法第２９条第２項の規定により特許出願の際に独立して特許を受けることができないものである。
　
　６　補正却下の決定のまとめ
　本件補正は，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明
　１　本願発明について
　以上のとおり本件補正は却下されたので，本件出願の請求項１ないし７に係る発明は，明細書及び図面の記載からみて，手続補正１の特許請求の範囲に記載されたとおりのものであるところ，その請求項１に係る発明は次のとおりである（再掲：本願発明）。
「【請求項１】
　データ配線と，
　前記データ配線と交差する第１ゲート配線及び第２ゲート配線と，
　連続した第１及び第２スイッチング薄膜トランジスタ，第１駆動薄膜トランジスタ，第１有機電界発光ダイオード，並びに第１キャパシターを含む第１画素と，
　連続した第３及び第４スイッチング薄膜トランジスタ，第２駆動薄膜トランジスタ，第２有機電界発光ダイオード，並びに第２キャパシターを含む第２画素とを含み，
　前記第１スイッチング薄膜トランジスタは前記データ配線及び前記第１ゲート配線に連結され，前記第２スイッチング薄膜トランジスタは前記第１ゲート配線に接続され，前記第１有機電界発光ダイオードは前記第１駆動薄膜トランジスタに接続され，並びに前記第１キャパシターは前記第１駆動薄膜トランジスタに接続され，
　前記第３スイッチング薄膜トランジスタは前記データ配線及び前記第２ゲート配線に連結され，前記第４スイッチング薄膜トランジスタは前記第１ゲート配線に接続され，前記第２有機電界発光ダイオードは前記第２駆動薄膜トランジスタに接続され，並びに前記第２キャパシターは前記第２駆動薄膜トランジスタに接続され，
　前記第１乃至第４スイッチング薄膜トランジスタは同じｎ−タイプ又はｐ−タイプの薄膜トランジスタであることを特徴とする有機電界発光方式の表示装置。」
　
　２　原査定の拒絶の理由
　原査定の拒絶の理由は，以下の理由１ないし３を含むものである。
（理由１）この出願は，特許請求の範囲の記載が，特許法３６条６項２号に規定する要件を満たしていない。
　
（理由２）この出願の請求項１ないし７に係る発明は，その出願の日前の特許出願であって，その出願後に出願公開がされた特願２００５−３４６７１７号（特開２００６−２９３２９３号）の願書に最初に添付された明細書，特許請求の範囲又は図面に記載された発明と同一であり，しかも，この出願の発明者がその出願前の特許出願に係る上記の発明をした者と同一ではなく，またこの出願の時において，その出願人が上記特許出願の出願人と同一でもないので，特許法２９条の２の規定により，特許を受けることができない。
　
（理由３）この出願の請求項１ないし７に係る発明は，その出願前に日本国内において，頒布された特開２００２−４０９９０号公報に記載された発明及び周知技術（特開２００１−２７７５１号公報，特開２００４−３３４２１６号公報）に基づいて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない。
　
　３　理由１（３６条６項２号）について
（請求項１，２及び６について）
　特許請求の範囲の請求項１，２及び６には，「連続した第１及び第２スイッチング薄膜トランジスタ」と記載されているところ，この記載は，(a)薄膜トランジスタが基板上に連続して形成されている結果，トランジスタとしての回路特性が揃っていることを特定するものなのか，(b)電流の流れ道が連続している（ソース−ドレインが直列関係にある）ことを特定するものなのか，(c)(a)及び(b)の双方を特定するものなのか，不明である。
　また，特許請求の範囲の請求項１，２及び６には，トランジスタの接続関係に関して，「連続」，「連結」及び「接続」の用語が使い分けて記載されており，用語が異なれば，当然，その接続の態様も相違するものと考えられる。しかしながら，特許請求の範囲の記載全体を見ても，さらには明細書を参酌しても，これら接続態様の相違が不明である。
　
（請求項７について）
　特許請求の範囲の請求項７には，請求項６を引用して，「前記第１画素の第１スイッチング素子」及び「前記第２画素の第２スイッチング素子」と記載されているが，請求項６には，第１画素が「第１スイッチング素子」を具備するとは記載されておらず，また，第２画素が「第２スイッチング素子」を具備するとも記載されていない。
　さらに，「スイッチング素子」に類する素子として，請求項６には，第１画素が第１スイッチング薄膜トランジスタと第２スイッチング薄膜トランジスタを具備することが記載されているが，請求項７記載の「第１スイッチング素子」がこれらのどちらを指すのか不明であり，また，請求項６には，第２画素が第３スイッチング薄膜トランジスタと第４スイッチング薄膜トランジスタを具備することが記載されているが，請求項７記載の「第２スイッチング素子」がこれらのどちらを指すのかも不明である。
　
　以上のとおり，本件出願の特許請求の範囲の請求項１，２及び６に係る発明は，いずれも明確でない。
　
　４　理由２（２９条の２）について
　(1) 先願に記載の事項及び先願発明
　原査定の拒絶の理由に引用された先願に記載の事項及び先願発明は，前記「第２　補正却下の決定」「４　判断（２９条の２）」の「(2) 先願に記載の事項」及び「(3) 先願発明」に記載したとおりである。
　
　(2) 対比及び判断
　理由１のとおり，本件出願の特許請求の範囲の請求項１の各トランジスタの接続関係は，明確ではないが，念のために，本願発明を，本件補正後発明から，「前記第１ゲート配線はｎ番目のゲート配線であって，前記第２ゲート配線はｎ＋１番目のゲート配線である」の発明特定事項を省いたものと仮定する。
　そうすると，本願発明の発明特定事項を全て含み，さらに，他の発明特定事項を付加したものに相当する本件補正後発明が，前記「第２　補正却下の決定」「４　判断（２９条の２）」の「(4) 対比」，「(5) 一致点及び相違点」及び「(6) 判断」で述べたとおり，先願発明と同一であることを考慮すると，本願発明も，同様に，先願発明と同一である。
　また，請求項６に係る発明も，先願発明と同一である。
　
　５　理由３（２９条２項）について
　(1) 引用例に記載の事項及び引用発明
　原査定の拒絶の理由に引用された引用例に記載の事項及び引用発明は，前記「第２　補正却下の決定」「５　判断（２９条２項）」の「(1) 引用例に記載の事項」及び「(2) 引用発明」に記載したとおりである。
　
　(2) 　理由１のとおり，本件出願の特許請求の範囲の請求項１の各トランジスタの接続関係は，明確ではないが，念のために，本願発明を，本件補正後発明から，「前記第１ゲート配線はｎ番目のゲート配線であって，前記第２ゲート配線はｎ＋１番目のゲート配線である」の発明特定事項を省いたものと仮定する。
　(3) 　そうすると，本願発明の発明特定事項を全て含み，さらに，他の発明特定事項を付加したものに相当する本件補正後発明が，「第２　補正却下の決定」「５　判断（２９条２項）」の「(3) 対比，一致点及び相違点」及び「(4) 判断」で述べたとおり，引用発明及び周知技術に基づいて当業者が容易に発明できたことを考慮すると，本願発明も，同様に，引用発明及び周知技術に基づいて当業者が容易に発明できたものである。
　
第４　まとめ
　以上のとおり，（理由１）この出願は，特許請求の範囲の記載が，特許法３６条６項２号に規定する要件を満たしておらず，（理由２）この出願の請求項１及び６に係る発明は，その出願の優先日前の優先日を有する特許出願であって，その出願後に出願公開がされた特願２００５−３４６７１７号（特開２００６−２９３２９３号）の願書に最初に添付された明細書，特許請求の範囲又は図面に記載された発明と同一であり，しかも，この出願の発明者がその出願前の特許出願に係る上記の発明をした者と同一ではなく，またこの出願の時において，その出願人が上記特許出願の出願人と同一でもないので，特許法２９条の２の規定により，特許を受けることができず，（理由３）この出願の請求項１及び６に係る発明は，その優先日前に日本国内において，頒布された特開２００２−４０９９０号公報に記載された発明及び周知技術（特開２００１−２７７５１号公報，特開２００４−３３４２１６号公報）に基づいて，その優先日前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法２９条２項の規定により特許を受けることができない。
　したがって，他の請求項に係る発明について審理するまでもなく，本願は拒絶すべきものである。
　よって，結論のとおり審決する。