(57)【要約】【課題】高品質のＲＦ信号を受信することが可能な受信回路、受信装置、及び、受信方法を提供すること。【解決手段】受信回路１は、リファレンス信号Ｖｒｅｆを生成するリファレンス信号生成回路１１と、受信した複数のＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎのそれぞれに、又は、リファレンス信号Ｖｒｅｆに、異なる遅延を付加して出力する複数の遅延回路１２＿１〜１２＿ｎと、複数のＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎのそれぞれ、及び、リファレンス信号Ｖｒｅｆのうち、複数の遅延回路１２＿１〜１２＿ｎによって異なる遅延が付加された一方の信号と、他方の信号と、をそれぞれ比較する複数の比較器１３＿１〜１３＿ｎと、複数の比較器１３＿１〜１３＿ｎのそれぞれの比較結果Ｄｏ＿１〜Ｄｏ＿ｎを加算することによりデジタル受信信号Ｄｏｕｔを生成する加算器１４と、を備える。【選択図】図１
2018160839.tif 000002
【特許請求の範囲】
【請求項１】
リファレンス信号を生成するリファレンス信号生成回路と、
受信した複数のＲＦ信号のそれぞれに、又は、前記リファレンス信号に、異なる遅延を付加して出力する複数の遅延回路と、
前記複数のＲＦ信号のそれぞれ、及び、前記リファレンス信号のうち、前記複数の遅延回路によって遅延が付加された一方の信号と、他方の信号と、をそれぞれ比較する複数の第１比較器と、
前記複数の第１比較器のそれぞれの比較結果を加算することによりデジタル受信信号を生成する加算器と、
を備えた、受信回路。
【請求項２】
前記複数の遅延回路は、それぞれ、前記リファレンス信号の周期の範囲内で、当該リファレンス信号に異なる遅延を付加して出力するように構成されている、
請求項１に記載の受信回路。
【請求項３】
前記複数の遅延回路は、前記複数のＲＦ信号のそれぞれに異なる遅延を付加して出力するように構成されている、
請求項１に記載の受信回路。
【請求項４】
前記複数の第１比較器のそれぞれの比較結果に付加されている遅延を補正する複数の補正回路をさらに備えた、
請求項３に記載の受信回路。
【請求項５】
前記複数の第１比較器のそれぞれの比較結果をダウンコンバートする複数のミキサをさらに備え、
前記加算器は、前記複数のミキサのそれぞれの出力を加算することにより前記デジタル受信信号を生成するように構成されている、
請求項１〜４の何れか一項に記載の受信回路。
【請求項６】
前記複数のＲＦ信号のそれぞれのエンベロープ信号を生成する複数のエンベロープ信号生成部と、
シングルエンドの前記複数のＲＦ信号のそれぞれを２値化して位相信号として出力する複数の第２比較器と、
前記複数の第１比較器の比較結果と、前記複数の第２比較器の比較結果と、をそれぞれ乗算する複数の乗算器と、をさらに備え、
前記複数の第１比較器は、前記複数のエンベロープ信号のそれぞれ、及び、前記リファレンス信号のうち、前記複数の遅延回路によって遅延が付加された一方の信号と、他方の信号と、をそれぞれ比較するように構成され、かつ、
前記加算器は、前記複数の乗算器のそれぞれの乗算結果を加算することにより前記デジタル受信信号を生成するように構成されている、
請求項１に記載の受信回路。
【請求項７】
前記複数の遅延回路は、それぞれ、前記リファレンス信号の周期の範囲内で、当該リファレンス信号に異なる遅延を付加して出力するように構成されている、
請求項６に記載の受信回路。
【請求項８】
前記複数の遅延回路は、前記複数のＲＦ信号のそれぞれに異なる遅延を付加して出力するように構成されている、
請求項６又は７に記載の受信回路。
【請求項９】
前記複数の乗算器のそれぞれの乗算結果に付加されている遅延を補正する複数の補正回路をさらに備えた、
請求項８に記載の受信回路。
【請求項１０】
前記複数の乗算器のそれぞれの乗算結果をダウンコンバートする複数のミキサをさらに備え、
前記加算器は、前記ミキサのそれぞれの出力を加算することにより前記デジタル受信信号を生成するように構成されている、
請求項６〜９の何れか一項に記載の受信回路。
【請求項１１】
前記複数の第１比較器のそれぞれの比較結果に対してダウンサンプリングを行う複数の第１ダウンサンプリング回路と、
前記複数の第２比較器のそれぞれの比較結果に対してダウンサンプリングを行う複数の第２ダウンサンプリング回路と、をさらに備え、
前記複数の乗算器は、前記第１ダウンサンプリング回路の出力結果と、前記第２ダウンサンプリング回路の出力結果と、をそれぞれ乗算するように構成されている、
請求項６〜９の何れか一項に記載の受信回路。
【請求項１２】
複数のＲＦ信号を受信して前記デジタル受信信号を生成する請求項１〜１１の何れか一項に記載の受信回路と、
前記受信回路から伝送された前記デジタル受信信号を処理するベースバンド信号処理部と、
を備えた、受信装置。
【請求項１３】
受信した複数のＲＦ信号のそれぞれをダウンコンバートする複数のミキサと、
前記複数のＲＦ信号のそれぞれに、又は、前記複数のミキサに入力される局部発振信号に、異なる遅延又は位相を付加して出力する複数の遅延回路と、
前記複数のミキサのそれぞれの出力をデジタル信号に変換する複数のＡＤコンバータと、
前記複数のＡＤコンバータから出力された複数のデジタル信号に付加された遅延又は位相を補正する複数の補正回路と、
前記複数の補正回路のそれぞれの出力結果を加算することによりデジタル受信信号を生成する加算器と、
を備えた、受信回路。
【請求項１４】
前記複数の遅延回路は、前記局部発振信号に異なる遅延を付加することにより位相の異なる複数の局部発振信号を生成するように構成され、
前記複数の補正回路は、前記複数のＡＤコンバータから出力された前記複数のデジタル信号の位相を補正するように構成されている、
請求項１３に記載の受信回路。
【請求項１５】
複数のＲＦ信号を受信して前記デジタル受信信号を生成する請求項１３又は１４に記載の受信回路と、
前記受信回路から伝送された前記デジタル受信信号を処理するベースバンド信号処理部と、
を備えた、受信装置。
【請求項１６】
複数のＲＦ信号を受信するステップと、
リファレンス信号を生成するステップと、
前記複数のＲＦ信号のそれぞれに、又は、前記リファレンス信号に、異なる遅延を付加して出力するステップと、
前記複数のＲＦ信号のそれぞれ、及び、前記リファレンス信号のうち、異なる遅延が付加された一方の信号と、他方の信号と、をそれぞれ比較するステップと、
それぞれの比較結果を加算することによりデジタル受信信号を生成するステップと、
を有する、受信方法。
【請求項１７】
複数のＲＦ信号をそれぞれ受信するステップと、
前記複数のＲＦ信号のそれぞれを複数のミキサを用いてダウンコンバートするステップと、
前記複数のＲＦ信号のそれぞれに、又は、前記複数のミキサに入力される局部発振信号に、異なる遅延又は位相を付加して出力するステップと、
前記複数のミキサのそれぞれの出力を複数のデジタル信号に変換するステップと、
前記複数のデジタル信号に付加された遅延又は位相を補正するステップと、
補正された前記複数のデジタル信号を加算することによりデジタル受信信号を生成するステップと、
を有する、受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信回路、受信装置、及び、受信方法に関し、例えば高品質なＲＦ(Radio Frequency)信号を受信するのに適した受信回路、受信装置、及び、受信方法に関する。
【背景技術】
【０００２】
近年、無線通信システムでは、通信容量の拡大のため、複数のアンテナを介して無線通信を行うＭＩＭＯ(Multiple Input and Multiple Output)技術や、数十〜数百のより多くのアンテナを介して無線通信を行うＭａｓｓｉｖｅ−ＭＩＭＯ技術が採用され始めている。ＭＩＭＯ技術は、例えば、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０１３−５３３６８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
無線通信システムでは、ＭＩＭＯ技術が採用されている場合にも、ＳＮ比の高い高品質なＲＦ(Radio Frequency)信号を受信することが求められている。しかしながら、特許文献１の構成では、量子化雑音が大きいため、広帯域な信号を高精度で受信しづらいという課題があった。
【０００５】
本発明は、このような課題を解決するためになされたものであり、高品質なＲＦ信号を受信することが可能な受信回路、受信装置、及び、受信方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一実施の形態によれば、受信回路は、リファレンス信号を生成するリファレンス信号生成回路と、受信した複数のＲＦ信号のそれぞれに、又は、前記リファレンス信号に、異なる遅延を付加して出力する複数の遅延回路と、前記複数のＲＦ信号のそれぞれ、及び、前記リファレンス信号のうち、前記複数の遅延回路によって遅延が付加された一方の信号と、他方の信号と、をそれぞれ比較する複数の第１比較器と、前記複数の第１比較器のそれぞれの比較結果を加算することによりデジタル受信信号を生成する加算器と、を備える。
【０００７】
他の実施の形態によれば、受信回路は、受信した複数のＲＦ信号のそれぞれをダウンコンバートする複数のミキサと、前記複数のＲＦ信号のそれぞれに、又は、前記複数のミキサに入力される局部発振信号に、異なる遅延又は位相を付加して出力する複数の遅延回路と、前記複数のミキサのそれぞれの出力をデジタル信号に変換する複数のＡＤコンバータと、前記複数のＡＤコンバータから出力された複数のデジタル信号に付加された遅延又は位相を補正する複数の補正回路と、前記複数の補正回路の出力信号を加算することによりデジタル受信信号を生成する加算器と、を備える。
【０００８】
一実施の形態によれば、受信方法は、複数のＲＦ信号を受信するステップと、リファレンス信号を生成するステップと、前記複数のＲＦ信号のそれぞれに、又は、前記リファレンス信号に、異なる遅延を付加して出力するステップと、前記複数のＲＦ信号のそれぞれ、及び、前記リファレンス信号のうち、異なる遅延が付加された一方の信号と、他方の信号と、をそれぞれ比較するステップと、それぞれの比較結果を加算することによりデジタル受信信号を生成するステップと、を有する。
【０００９】
他の実施の形態によれば、受信方法は、複数のＲＦ信号をそれぞれ受信するステップと、前記複数のＲＦ信号のそれぞれを複数のミキサを用いてダウンコンバートするステップと、前記複数のＲＦ信号のそれぞれに、又は、前記複数のミキサに入力される局部発振信号に、異なる遅延又は位相を付加して出力するステップと、前記複数のミキサのそれぞれの出力を複数のデジタル信号に変換するステップと、前記複数のデジタル信号に付加された遅延又は位相を補正するステップと、補正された前記複数のデジタル信号を加算することによりデジタル受信信号を生成するステップと、を有する。
【発明の効果】
【００１０】
前記一実施の形態によれば、高品質なＲＦ信号を受信することが可能な受信回路、受信装置、及び、受信方法を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１にかかる受信回路の構成例を示すブロック図である。
【図２】図１に示す受信回路に設けられたリファレンス信号生成回路の具体的な構成例を示す図である。
【図３】図１に示す受信回路を搭載したリモート局を示すブロック図である。
【図４】図１に示す受信回路の第１の具体的構成例を示すブロック図である。
【図５】図１に示す受信回路の第１の変形例を示すブロック図である。
【図６】図１に示す受信回路の第２の変形例を示すブロック図である。
【図７】実施の形態２にかかる受信回路の構成例を示すブロック図である。
【図８】図７に示す受信回路に設けられたエンベロープ信号生生成部の構成例を示すブロック図である。
【図９】図８に示すエンベロープ信号生成部に設けられた検波器の構成例を示す図である。
【図１０】図８に示すエンベロープ信号生成部に設けられたフィルタの構成例を示す図である。
【図１１】図７に示す受信回路に設けられたバランの構成例を示す図である。
【図１２】図７に示す受信回路の第１の変形例を示すブロック図である。
【図１３】図７に示す受信回路の第２の変形例を示すブロック図である。
【図１４】図７に示す受信回路の第３の変形例を示すブロック図である。
【図１５】図７に示す受信回路の第４の変形例を示すブロック図である。
【図１６】実施の形態３にかかる受信回路の構成例を示すブロック図である。
【図１７】図１６に示す受信回路の変形例を示すブロック図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
【００１３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１４】
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００１５】
＜実施の形態１＞
図１は、実施の形態１にかかる受信回路１の構成例を示すブロック図である。
図１に示すように、受信回路１は、リファレンス信号生成回路１１と、遅延回路１２＿１〜１２＿ｎ（ｎは２以上の整数）と、比較器１３＿１〜１３＿ｎと、加算器１４と、を有する。
【００１６】
リファレンス信号生成回路１１は、三角波状のリファレンス信号Ｖｒｅｆを出力する。
【００１７】
（リファレンス信号生成回路１１の具体的構成例）
図２は、リファレンス信号生成回路１１の具体的な構成例を示す図である。
図２を参照すると、リファレンス信号生成回路１１は、所謂積分器であって、ＰＬＬ等の矩形信号生成部１１１と、オペアンプ１１２と、抵抗素子Ｒ１１と、容量素子Ｃ１１と、を有する。矩形信号生成部１１１の出力端子と、オペアンプ１１２の反転入力端子との間には、抵抗素子Ｒ１１が設けられている。オペアンプ１１２の出力端子及び反転入力端子間には、容量素子Ｃ１１が設けられている。オペアンプ１１２の非反転入力端子は、接地電圧端子ＧＮＤに接続されている。オペアンプ１１２の出力端子は、リファレンス信号生成回路１１の出力端子に接続されている。なお、リファレンス信号生成回路１１は、図２に示す構成に限られず、同等の機能を有する他の構成に適宜変更可能である。また、リファレンス信号生成回路１１から生成されるリファレンス信号は三角波状であると説明したが、厳密には積分波形である。リファレンス信号として、このような積分波形や、正弦波であっても利用可能である。
【００１８】
図１に戻り、説明を続ける。
遅延回路１２＿１〜１２＿ｎは、リファレンス信号Ｖｒｅｆに異なる遅延を付加して、それぞれリファレンス信号Ｖｒｅｆ＿１〜Ｖｒｅｆ＿ｎとして出力する。例えば、遅延回路１２＿１〜１２＿ｎは、それぞれ、三角波状のリファレンス信号Ｖｒｅｆの周期の範囲内で、当該リファレンス信号Ｖｒｅｆに異なる遅延を付加している。
【００１９】
比較器１３＿１〜１３＿ｎは、それぞれ、遅延回路１２＿１〜１２＿ｎからのリファレンス信号Ｖｒｅｆ＿１〜Ｖｒｅｆ＿ｎと、無線受信したアナログのＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎと、を比較して、比較結果（デジタル信号）Ｄｏ＿１〜Ｄｏ＿ｎを出力する。
【００２０】
例えば、比較器１３＿１〜１３＿ｎは、それぞれ、ＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎがリファレンス信号Ｖｒｅｆ＿１〜Ｖｒｅｆ＿ｎよりも大きい場合に値“１”の比較結果Ｄｏ＿１〜Ｄｏ＿ｎを出力し、ＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎがリファレンス信号Ｖｒｅｆ＿１〜Ｖｒｅｆ＿ｎ以下の場合に値“０”の比較結果Ｄｏ＿１〜Ｄｏ＿ｎを出力する。つまり、比較器１３＿１〜１３＿ｎは、それぞれ、無線受信したアナログのＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎを２値にデジタル化して出力する。
【００２１】
加算器１４は、比較器１３＿１〜１３＿ｎのそれぞれの比較結果Ｄｏ＿１〜Ｄｏ＿ｎを加算して、デジタル受信信号Ｄｏｕｔを出力する。デジタル受信信号Ｄｏｕｔは、例えば、図示しない後段のデジタル処理回路において、ダウンコンバート、フィルタリング、ダウンサンプリングなどが行われる。
【００２２】
ここで、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎは、遅延量の異なるリファレンス信号Ｖｒｅｆ＿１〜Ｖｒｅｆ＿ｎに基づいて生成されたものであるため、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎに含まれる量子化雑音は、それぞれ異なったものとなる。そのため、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎのそれぞれを加算した結果であるデジタル受信信号Ｄｏｕｔでは、相関関係を持たないこれら量子化雑音に対し、互いに相関関係を持つ主信号が相対的に増幅される。その結果、デジタル受信信号ＤｏｕｔのＳＮ比が改善される。換言すると、デジタル受信信号Ｄｏｕｔの品質が向上する。
【００２３】
このように、本実施の形態にかかる受信回路１は、遅延量の異なるリファレンス信号Ｖｒｅｆ＿１〜Ｖｒｅｆ＿ｎを用いてデジタル信号Ｄｏ＿１〜Ｄｏ＿ｎを生成することにより、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎに含まれる量子化雑音を異ならせている。それにより、本実施の形態に係る受信回路１は、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎのそれぞれを加算した結果であるデジタル受信信号Ｄｏｕｔにおいて、相関関係を持たないこれら量子化雑音に対し、互いに相関関係を持つ主信号を相対的に増幅させることができる。その結果、本実施の形態に係る受信回路１は、デジタル受信信号ＤｏｕｔのＳＮ比を改善させる（品質を向上させる）ことができる。
【００２４】
また、本実施の形態にかかる受信回路１は、上述のように量子化雑音を相対的に減衰させることができるため、分解能の低いＡＤコンバータを採用した場合でも、高いＳＮ比を得ることができる。それにより、本実施の形態にかかる受信回路１は、ＲＦ信号をダウンコンバートするために必要なミキサや局部発振器を備える必要がないだけでなく、分解能の高いＡＤコンバータを備える必要がないため、回路規模の増大を抑制することができる。また、消費電力の増大を抑制することもできる。
【００２５】
（受信回路１の適用事例）
図３は、受信回路１を搭載したリモート局の構成例を示すブロック図である。
図３を参照すると、受信回路１は、例えばリモート局（送受信装置）の無線部であって、その無線部の受信側において、アンテナＡ＿１〜Ａ＿ｎを介して複数のアナログＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎを受信して、デジタル受信信号Ｄｏｕｔを生成する。このデジタル受信信号Ｄｏｕｔは、後段のデジタル処理回路により、ベースバンド信号にダウンコンバートされるなどした後、ベースバンド信号処理部２に伝送される。ここで、図３に示すリモート局は、受信回路１を搭載することにより、高品質なＲＦ信号を受信したうえで、その後の処理を実行することができる。
【００２６】
続いて、受信回路１の具体的構成例について説明する。
【００２７】
（受信回路１の第１の具体的構成例）
図４は、受信回路１の第１の具体的構成例を受信回路１ａとして示すブロック図である。受信回路１ａは、受信回路１が基地局装置の無線部として用いられた場合におけるより詳細な構成を示している。
【００２８】
図４に示すように、受信回路１ａは、リファレンス信号生成回路１１、遅延回路１２＿１〜１２＿ｎ、比較器１３＿１〜１３＿ｎ及び加算器１４に加えて、バンドパスフィルタ１５＿１〜１５＿ｎ、低雑音増幅器１６＿１〜１６＿ｎ、及びデータ変換部１７をさらに備える。なお、図４には、アンテナＡ＿１〜Ａ＿ｎも示されている。
【００２９】
バンドパスフィルタ１５＿１〜１５＿ｎは、それぞれ、外部からアンテナＡ＿１〜Ａ＿ｎを介して無線受信したＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎのうち所望の周波数帯域を通過させる。低雑音増幅器１６＿１〜１６＿ｎは、それぞれ、バンドパスフィルタ１５＿１〜１５＿ｎを通過したＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎを増幅する。なお、比較器１３＿１〜１３＿ｎには、それぞれ、低雑音増幅器１６＿１〜１６＿ｎにより増幅されたＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎが入力される。
【００３０】
比較器１３＿１〜１３＿ｎ、リファレンス信号生成回路１１、遅延回路１２＿１〜１２＿ｎ及び加算器１４の構成及び動作については、既に説明した通りである。
【００３１】
データ変換部１７は、加算器１４から出力されたデジタル受信信号Ｄｏｕｔに対して、必要に応じて、ダウンコンバート、フィルタリング、ダウンサンプリング等を実施することにより、当該デジタル受信信号Ｄｏｕｔをベースバンド信号に変換する。
【００３２】
データ変換部１７から出力されたベースバンド信号は、ベースバンド信号処理部２に伝送される。
【００３３】
ここで、加算器１４やデータ変換部１７は、デジタル信号を処理する回路であるため、アナログ信号を処理する回路とは別の半導体集積回路上に形成されてもよい。加算器１４及びデータ変換部１７は、例えば、ＦＰＧＡ(Field Programmable Gate Array)を用いて構成されてもよい。つまり、加算器１４やデータ変換部１７は、例えばＦＰＧＡ上に配置された複数の論理ゲートを組み合わせることで形成されたデジタル処理回路である。受信回路１ａは、ＦＰＧＡ等の集積回路上に形成された加算器１４やデータ変換部１７等のデジタル処理回路に対して、比較器１３＿１〜１３＿ｎの比較結果を伝送すればよいため、回路を簡易にできる。それにより、実装面積の縮小が可能であるとともに、消費電力の増大が抑制される。
【００３４】
（受信回路１の第１の変形例）
図５は、受信回路１の第１の変形例を受信回路１ｂとして示すブロック図である。図５に示す受信回路１ｂでは、図１に示す受信回路１と比較して、遅延回路１２＿１〜１２＿ｎの配置位置が異なるとともに、補正回路１９＿１〜１９＿ｎがさらに設けられている。
【００３５】
遅延回路１２＿１〜１２＿ｎは、リファレンス信号Ｖｒｅｆが伝搬する信号線上に設けられる代わりに、それぞれ、ＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎが伝搬する信号線上に設けられている。そして、遅延回路１２＿１〜１２＿ｎは、それぞれ、ＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎに異なる遅延を付加して出力する。
【００３６】
比較器１３＿１〜１３＿ｎは、それぞれ、遅延回路１２＿１〜１２＿ｎにより異なる遅延が付加されたＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎと、リファレンス信号生成回路１１からのリファレンス信号Ｖｒｅｆと、を比較して、比較結果（デジタル信号）Ｄｏ＿１〜Ｄｏ＿ｎを出力する。
【００３７】
例えば、比較器１３＿１〜１３＿ｎは、それぞれ、異なる遅延が付加されたＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎがリファレンス信号Ｖｒｅｆよりも大きい場合に値“１”の比較結果Ｄｏ＿１〜Ｄｏ＿ｎを出力し、異なる遅延が付加されたＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎがリファレンス信号Ｖｒｅｆ以下の場合に値“０”の比較結果Ｄｏ＿１〜Ｄｏ＿ｎを出力する。つまり、比較器１３＿１〜１３＿ｎは、それぞれ、無線受信したアナログのＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎを２値にデジタル化して出力する。
【００３８】
補正回路１９＿１〜１９＿ｎは、それぞれ、比較器１３＿１〜１３＿ｎの比較結果Ｄｏ＿１〜Ｄｏ＿ｎに付加された異なる遅延を同じになるように補正して出力する。
【００３９】
受信回路１ｂのその他の構成及び動作については、受信回路１の場合と同様であるため、その説明を省略する。
【００４０】
ここで、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎは、遅延量の異なるＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎと共通のリファレンス信号との比較に基づいて生成されたものであるため、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎに含まれる量子化雑音は、それぞれ異なったものとなる。そのため、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎのそれぞれを加算した結果であるデジタル受信信号Ｄｏｕｔでは、相関関係を持たないこれら量子化雑音に対し、互いに相関関係を持つ主信号が相対的に増幅される。その結果、デジタル受信信号ＤｏｕｔのＳＮ比が改善される。換言すると、デジタル受信信号Ｄｏｕｔの品質が向上する。
【００４１】
このように、本実施の形態にかかる受信回路１ｂは、遅延量の異なるＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎと共通のリファレンス信号との比較に基づいてデジタル信号Ｄｏ＿１〜Ｄｏ＿ｎを生成することにより、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎに含まれる量子化雑音を異ならせている。それにより、本実施の形態に係る受信回路１ｂは、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎのそれぞれを加算した結果であるデジタル受信信号Ｄｏｕｔにおいて、相関関係を持たないこれら量子化雑音に対し、互いに相関関係を持つ主信号を相対的に増幅させることができる。その結果、本実施の形態に係る受信回路１ｅは、デジタル受信信号ＤｏｕｔのＳＮ比を改善させる（品質を向上させる）ことができる。
【００４２】
また、本実施の形態にかかる受信回路１ｂは、上述のように量子化雑音を相対的に減衰させることができるため、分解能の低いＡＤコンバータを採用した場合でも、高いＳＮ比を得ることができる。それにより、本実施の形態にかかる受信回路１ｂは、ＲＦ信号をダウンコンバートするために必要なミキサや局部発振器を備える必要がないだけなく、分解能の高いＡＤコンバータを備える必要がないため、回路規模の増大を抑制することができる。また、消費電力の増大を抑制することもできる。
【００４３】
なお、各受信回路１，１ｂは、比較器１３＿１〜１３＿ｎのそれぞれの比較結果Ｄｏ＿１〜Ｄｏ＿ｎを直接又は遅延補正後に加算する場合を例に説明したが、これに限られない。各受信回路１，１ｂは、比較器１３＿１〜１３＿ｎのそれぞれの比較結果Ｄｏ＿１〜Ｄｏ＿ｎを、ダウンコンバータを用いてダウンコンバートした後に加算してもよい。また、上記ダウンコンバートの後に、フィルタリングやダウンサンプリングを行った後に加算しても良い。
【００４４】
ここで、受信回路１ｂに上記したダウンコンバータの構成が採用されることにより、遅延回路１２＿１〜１２＿ｎによって付加された遅延の影響が無視できるほどに小さくなった場合には、補正回路１９＿１〜１９＿ｎは設けられなくてもよい。以下、図６を参照しつつ簡単に説明する。
【００４５】
（受信回路１の第２の変形例）
図６は、受信回路１の第２の変形例を受信回路１ｃとして示すブロック図である。図６に示す受信回路１ｃは、図５に示す受信回路１ｂと比較して、補正回路１９＿１〜１９＿ｎの代わりにダウンコンバータ（ミキサ）２０＿１〜２０＿ｎを備える。
【００４６】
ダウンコンバータ２０＿１〜２０＿ｎは、それぞれ、比較器１３＿１〜１３＿ｎの比較結果Ｄｏ＿１〜Ｄｏ＿ｎをダウンコンバートして出力する。ここでは、遅延回路１２＿１〜１２＿ｎにより付加された遅延時間が、受信信号の変調周期に対して無視できる程度に小さいため、補正回路１９＿１〜１９＿ｎは省略されている。
【００４７】
受信回路１ｃのその他の構成及び動作については、受信回路１ｂの場合と同様であるため、その説明を省略する。
【００４８】
このように、受信回路１ｃは、受信回路１ｂと同等程度の効果を奏することができる。
【００４９】
＜実施の形態２＞
図７は、実施の形態２にかかる受信回路１ｄの構成例を示すブロック図である。
図７に示すように、受信回路１ｄは、エンベロープ信号生成部２１＿１〜２１＿ｎと、リファレンス信号生成回路２２と、遅延回路２３＿１〜２３＿ｎと、比較器２４＿１〜２４＿ｎと、バラン２５＿１〜２５＿ｎと、比較器２６＿１〜２６＿ｎと、乗算器２７＿１〜２７＿ｎと、加算器２８と、を備える。なお、リファレンス信号生成回路２２、遅延回路２３＿１〜２３＿ｎ、比較器２４＿１〜２４＿ｎ及び加算器２８は、それぞれ、リファレンス信号生成回路１１、遅延回路１２＿１〜１２＿ｎ、比較器１３＿１〜１３＿ｎ及び加算器１４に対応する。
【００５０】
エンベロープ信号生成部２１＿１〜２１＿ｎは、それぞれ、外部から無線受信したＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎの振幅を検波してエンベロープ信号ｒ＿１〜ｒ＿ｎとして出力する。
【００５１】
（エンベロープ信号生成部２１＿ｉの構成例）
図８は、エンベロープ信号生成部２１＿ｉ（ｉは１〜ｎの整数）の構成例を示すブロック図である。図８を参照すると、エンベロープ信号生成部２１＿ｉは、検波器２１１及びフィルタ２１２を有する。検波器２１１は、ＲＦ信号Ｓｉｎ＿ｉの振幅に比例した電圧信号を生成する。フィルタ２１２は、検波器２１１から出力された電圧信号に含まれる不要成分を除去しエンベロープ成分のみを通過させて、エンベロープ信号ｒ＿ｉとして出力する。
【００５２】
（（検波器２１１の具体的構成例））
図９は、検波器２１１の具体的構成の一例を示す図である。
図９を参照すると、検波器２１１は、容量素子Ｃ２１，Ｃ２２と、ダイオードＤ２１と、コイルＬ２１と、抵抗素子Ｒ２１と、を有する。検波器２１１の入力端子及び出力端子間にはダイオードＤ２１が設けられている。検波器２１１の入力端子とダイオードＤ２１のアノードとの間には容量素子Ｃ２１が設けられている。ダイオードＤ２１のアノードと接地電圧端子ＧＮＤとの間にはコイルＬ２１が設けられている。ダイオードＤ２１のカソードと接地電圧端子ＧＮＤとの間には抵抗素子Ｒ２１及び容量素子Ｃ２２が並列に設けられている。なお、検波器２１１は、図９に示す構成に限られず、同等の機能を有する他の構成に適宜変更可能である。
【００５３】
（（フィルタ２１２の具体的構成例））
図１０は、フィルタ２１２の具体的構成の一例を示す図である。
図１０を参照すると、フィルタ２１２は、容量素子Ｃ３１，Ｃ３２と、コイルＬ３１と、を有する。フィルタ２１２の入力端子及び出力端子間にはコイルＬ３１が設けられている。フィルタ２１２の入力端子に接続されるコイルＬ３１の一端と、接地電圧端子ＧＮＤと、の間には、容量素子Ｃ３１が設けられている。フィルタ２１２の出力端子に接続されるコイルＬ３１の他端と、接地電圧端子ＧＮＤと、の間には、容量素子Ｃ３２が設けられている。なお、フィルタ２１２は、図１０に示す構成に限られず、同等の機能を有する他の構成に適宜変更可能である。また、必要であれば、フィルタ２１２の前段と後段の両方、又はそのどちらか片方に、オペアンプを用いたボルテージフォロア回路などを追加し、インピーダンスを変換してもよい。また、検波器２１１が有する高周波成分除去特性によって、必要なエンベロープ成分が得られる場合、フィルタ２１２は省略可能である。
【００５４】
図７に戻り、説明を続ける。
遅延回路２３＿１〜２３＿ｎは、リファレンス信号生成回路２２により生成された三角波状のリファレンス信号Ｖｒｅｆに異なる遅延を付加して、それぞれリファレンス信号Ｖｒｅｆ＿１〜Ｖｒｅｆ＿ｎとして出力する。例えば、遅延回路２３＿１〜２３＿ｎは、それぞれ、三角波状のリファレンス信号Ｖｒｅｆの周期の範囲内で、当該リファレンス信号Ｖｒｅｆに異なる遅延を付加している。
【００５５】
比較器２４＿１〜２４＿ｎは、それぞれ、遅延回路２３＿１〜２３＿ｎからのリファレンス信号Ｖｒｅｆ＿１〜Ｖｒｅｆ＿ｎと、エンベロープ信号生成部２１＿１〜２１＿ｎからのエンベロープ信号ｒ＿１〜ｒ＿ｎと、を比較して、２値化されたデジタルの振幅信号Ｄｒ＿１〜Ｄｒ＿ｎを出力する。
【００５６】
例えば、比較器２４＿１〜２４＿ｎは、それぞれ、エンベロープ信号ｒ＿１〜ｒ＿ｎがリファレンス信号Ｖｒｅｆ＿１〜Ｖｒｅｆ＿ｎよりも大きい場合に値“１”の比較結果を振幅信号Ｄｒ＿１〜Ｄｒ＿ｎとして出力し、エンベロープ信号ｒ＿１〜ｒ＿ｎがリファレンス信号Ｖｒｅｆ＿１〜Ｖｒｅｆ＿ｎ以下の場合に値“０”の比較結果を振幅信号Ｄｒ＿１〜Ｄｒ＿ｎとして出力する。
【００５７】
バラン２５＿１〜２５＿ｎは、それぞれ、シングルエンド信号であるＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎを差動信号に変換する。比較器２６＿１〜２６＿ｎは、それぞれ、バラン２５＿１〜２５＿ｎから出力された差動信号の一方及び他方を比較して、比較結果を位相信号Ｄθ＿１〜Ｄθ＿ｎとして出力する。
【００５８】
（バラン２５＿ｉの具体的な構成例）
図１１は、バラン２５＿ｉ（ｉは１〜ｎの整数）の具体的構成の一例を示す図である。
図１１を参照すると、バラン２５＿ｉは、トランスフォーマを構成するコイルＬ４１，Ｌ４２を備える。コイルＬ４１の一端は、バラン２５＿ｉの入力端子に接続され、コイルＬ４１の他端は、接地電圧端子ＧＮＤに接続される。コイルＬ４２の一端及び他端は、バラン２５＿ｉの２つの出力端子の一方及び他方にそれぞれ接続される。バラン２５＿ｉは、コイルＬ４１を用いてシングルエンド信号であるＲＦ信号Ｓｉｎ＿ｉを磁気に変換し、コイルＬ４２を用いて当該磁気を差動信号に変換する。なお、バラン２５＿ｉは、図１１に示す構成に限られず、同等の機能を有する他の構成に適宜変更可能である。
【００５９】
図７に戻り、説明を続ける。
乗算器２７＿１〜２７＿ｎは、それぞれ、振幅信号Ｄｒ＿１〜Ｄｒ＿ｎと、位相信号Ｄθ＿１〜Ｄθ＿ｎと、を乗算して、乗算結果（デジタル信号）Ｄｏ＿１〜Ｄｏ＿ｎを出力する。ここで、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎは、それぞれ、ＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎの振幅成分を表す振幅信号Ｄｒ＿１〜Ｄｒ＿ｎと、ＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎの位相成分を表す位相信号Ｄθ＿１〜Ｄθ＿ｎと、を掛け合わせたものである。そのため、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎは、それぞれ、アナログのＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎの情報を保持した２値化されたデジタルのＲＦ信号であるということができる。
【００６０】
加算器２８は、乗算器２７＿１〜２７＿ｎから出力されたデジタル信号Ｄｏ＿１〜Ｄｏ＿ｎを加算して、デジタル受信信号Ｄｏｕｔを出力する。デジタル受信信号Ｄｏｕｔは、例えば、図示しない後段のデジタル処理回路を用いて、ダウンコンバートや、フィルタリング、ダウンサンプリングなどが行われる。
【００６１】
ここで、振幅信号Ｄｒ＿１〜Ｄｒ＿ｎは、遅延量の異なるリファレンス信号Ｖｒｅｆ＿１〜Ｖｒｅｆ＿ｎに基づいて生成されたものであるため、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎの振幅成分に含まれる量子化雑音は、それぞれ異なったものとなる。そのため、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎのそれぞれを加算した結果であるデジタル受信信号Ｄｏｕｔでは、相関関係を持たないこれら量子化雑音に対し、互いに相関関係を持つ主信号が相対的に増幅される。その結果、デジタル受信信号ＤｏｕｔのＳＮ比が改善される。換言すると、デジタル受信信号Ｄｏｕｔの品質が向上する。
【００６２】
このように、本実施の形態にかかる受信回路１ｄは、遅延量の異なるリファレンス信号Ｖｒｅｆ＿１〜Ｖｒｅｆ＿ｎを用いてＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎのそれぞれの振幅信号Ｄｒ＿１〜Ｄｒ＿ｎを生成することにより、振幅信号Ｄｒ＿１〜Ｄｒ＿ｎと位相信号Ｄθ＿１〜Ｄθ＿ｎとを乗算した結果であるデジタル信号Ｄｏ＿１〜Ｄｏ＿ｎ、の振幅成分に含まれる量子化雑音を異ならせている。それにより、本実施の形態に係る受信回路１ｄは、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎのそれぞれを加算した結果であるデジタル受信信号Ｄｏｕｔにおいて、相関関係を持たないこれら量子化雑音に対し、互いに相関関係を持つ主信号を相対的に増幅させることができる。その結果、本実施の形態に係る受信回路１ｄは、デジタル受信信号ＤｏｕｔのＳＮ比を改善させる（品質を向上させる）ことができる。
【００６３】
また、本実施の形態にかかる受信回路１ｄは、上述のように量子化雑音を相対的に減衰させることができるため、分解能の低いＡＤコンバータを採用した場合でも、高いＳＮ比を得ることができる。それにより、本実施の形態にかかる受信回路１ｄは、ＲＦ信号をダウンコンバートするために必要なミキサや局部発振器を備える必要がないだけなく、分解能の高いＡＤコンバータを備える必要がないため、回路規模の増大を抑制することができる。また、消費電力の増大を抑制することもできる。
【００６４】
（受信回路１ｄの第１の変形例）
図１２は、図７に示す受信回路１ｄの第１の変形例を受信回路１ｅとして示すブロック図である。図１２に示す受信回路１ｅでは、図７に示す受信回路１ｄと比較して、遅延回路２３＿１〜２３＿ｎに代えて遅延回路２９＿１〜２９＿ｎが設けられるとともに、補正回路３０＿１〜３０＿ｎがさらに設けられている。
【００６５】
遅延回路２３＿１〜２３＿ｎは、リファレンス信号Ｖｒｅｆが伝搬する信号線上に設けられていた。それに対し、遅延回路２９＿１〜２９＿ｎは、それぞれ、ＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎが伝搬する信号線上に設けられている。そして、遅延回路２９＿１〜２９＿ｎは、それぞれ、ＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎに異なる遅延を付加して出力する。
【００６６】
エンベロープ信号生成部２１＿１〜２１＿ｎには、それぞれ、遅延回路２９＿１〜２９＿ｎにより異なる遅延が付加されたＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎが入力される。バラン２５＿１〜２５＿ｎには、それぞれ、遅延回路２９＿１〜２９＿ｎにより異なる遅延が付加されたＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎが入力される。
【００６７】
補正回路３０＿１〜３０＿ｎは、それぞれ、乗算器２７＿１〜２７＿ｎの乗算結果であるデジタル信号Ｄｏ＿１〜Ｄｏ＿ｎに付加された異なる遅延を同じになるように補正したうえで出力する。
【００６８】
受信回路１ｅのその他の構成及び動作については、受信回路１ｄの場合と同様であるため、その説明を省略する。
【００６９】
ここで、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎは、遅延量の異なるＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎに基づいて生成されたものであるため、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎに含まれる量子化雑音は、それぞれ異なったものとなる。そのため、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎのそれぞれを加算した結果であるデジタル受信信号Ｄｏｕｔでは、相関関係を持たないこれら量子化雑音に対し、互いに相関関係を持つ主信号が相対的に増幅される。その結果、デジタル受信信号ＤｏｕｔのＳＮ比が改善される。換言すると、デジタル受信信号Ｄｏｕｔの品質が向上する。
【００７０】
このように、本実施の形態にかかる受信回路１ｅは、遅延量の異なるＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎに基づいてデジタル信号Ｄｏ＿１〜Ｄｏ＿ｎを生成することにより、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎに含まれる量子化雑音を異ならせている。それにより、本実施の形態に係る受信回路１ｅは、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎのそれぞれを加算した結果であるデジタル受信信号Ｄｏｕｔにおいて、相関関係を持たないこれら量子化雑音に対し、互いに相関関係を持つ主信号を相対的に増幅させることができる。その結果、本実施の形態に係る受信回路１ｅは、デジタル受信信号ＤｏｕｔのＳＮ比を改善させる（品質を向上させる）ことができる。
【００７１】
また、本実施の形態にかかる受信回路１ｅは、上述のように量子化雑音を相対的に減衰させることができるため、分解能の低いＡＤコンバータを採用した場合でも、高いＳＮ比を得ることができる。それにより、本実施の形態にかかる受信回路１ｅは、ＲＦ信号をダウンコンバートするために必要なミキサや局部発振器を備える必要がないだけなく、分解能の高いＡＤコンバータを備える必要がないため、回路規模の増大を抑制することができる。また、消費電力の増大を抑制することもできる。
【００７２】
なお、各受信回路１ｄ，１ｅは、乗算器２７＿１〜２７＿ｎのそれぞれの乗算結果Ｄｏ＿１〜Ｄｏ＿ｎを直接又は遅延補正後に加算する場合を例に説明したが、これに限られない。各受信回路１ｄ，１ｅは、乗算器２７＿１〜２７＿ｎのそれぞれの乗算結果Ｄｏ＿１〜Ｄｏ＿ｎを、ダウンコンバータを用いてダウンコンバートした後に加算してもよい。また、上記ダウンコンバートの後に、フィルタリングやダウンサンプリングを行った後に加算しても良い。
さらに、ダウンコンバータの位置を比較器２６＿１〜２６＿ｎの直後とし、位相信号Ｄθ＿１〜Ｄθ＿ｎに対してダウンコンバートを行っても良い。また、上記のように、ダウンコンバートとともに、フィルタリングやダウンサンプリングを行ってもよい。
【００７３】
ここで、受信回路１ｅに上記したダウンコンバータの構成が採用されることにより、遅延回路２９＿１〜２９＿ｎによって付加された遅延の影響が無視できるほどに小さくなった場合には、補正回路３０＿１〜３０＿ｎは設けられなくてもよい。以下、図１３及び図１４を参照しつつ簡単に説明する。
【００７４】
（受信回路１の第２の変形例）
図１３は、受信回路１ｄの第２の変形例を受信回路１ｆとして示すブロック図である。図１３に示す受信回路１ｆは、図１２に示す受信回路１ｅと比較して、補正回路３０＿１〜３０＿ｎの代わりにダウンコンバータ（ミキサ）３１＿１〜３１＿ｎを備える。
【００７５】
ダウンコンバータ３１＿１〜３１＿ｎは、それぞれ、乗算器２７＿１〜２７＿ｎの乗算結果をダウンコンバートして出力する。ここでは、遅延回路２９＿１〜２９＿ｎにより付加された遅延時間が受信信号の変調周期に対して無視できる程度に小さいため、補正回路３０＿１〜３０＿ｎは省略されている。
【００７６】
受信回路１ｆのその他の構成及び動作については、受信回路１ｅの場合と同様であるため、その説明を省略する。
【００７７】
このように、受信回路１ｆは、受信回路１ｅと同等程度の効果を奏することができる。
【００７８】
（受信回路１の第３の変形例）
図１４は、受信回路１ｄの第３の変形例を受信回路１ｚとして示すブロック図である。図１４に示す受信回路１ｚは、図１２に示す受信回路１ｅと比較して、補正回路３０＿１〜３０＿ｎの代わりに、フィルタリング及びダウンサンプリング回路３２＿１〜３２＿ｎと、ダウンコンバート、フィルタリング及びダウンサンプリング回路３３＿１〜３３＿ｎと、を備える。
【００７９】
フィルタリング及びダウンサンプリング回路３２＿１〜３２＿ｎは、それぞれ、振幅信号Ｄｒ＿１〜Ｄｒ＿ｎに対してフィルタリング及びダウンサンプリングを行う。
【００８０】
ダウンコンバート、フィルタリング及びダウンサンプリング回路３３＿１〜３３＿ｎは、それぞれ、位相信号Ｄθ＿１〜Ｄθ＿ｎに対してダウンコンバート、フィルタリング及びダウンサンプリングを行う。
【００８１】
乗算器２７＿１〜２７＿ｎは、それぞれ、フィルタリング及びダウンサンプリング回路３２＿１〜３２＿ｎの出力結果と、ダウンコンバート、フィルタリング及びダウンサンプリング回路３３＿１〜３３＿ｎの出力結果と、を乗算して、乗算結果（デジタル信号）Ｄｏ＿１〜Ｄｏ＿ｎを出力する。
【００８２】
ここでは、遅延回路２９＿１〜２９＿ｎにより付加された遅延時間が受信信号の変調周期に対して無視できる程度に小さいため、補正回路３０＿１〜３０＿ｎは省略されている。
【００８３】
受信回路１ｚのその他の構成及び動作については、受信回路１ｅの場合と同様であるため、その説明を省略する。
【００８４】
このように、受信回路１ｚは、受信回路１ｅと同等程度の効果を奏することができる。
【００８５】
（受信回路１の第４の変形例）
図１５は、受信回路１ｄの第４の変形例を受信回路１ｇとして示すブロック図である。図１５に示す受信回路１ｇは、受信回路１ｄ，１ｅの特徴部分を組み合わせた回路である。具体的には、受信回路１ｇでは、受信回路１ｄと比較して、リファレンス信号Ｖｒｅｆが伝搬する信号線上に遅延回路２３＿１〜２３＿ｎが設けられるだけでなく、ＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎが伝搬する信号線上に遅延回路２９＿１〜２９＿ｎが設けられ、かつ、補正回路３０＿１〜３０＿ｎが設けられる。
【００８６】
受信回路１ｇのその他の構成及び動作については、少なくとも受信回路１ｄ，１ｅの何れかと同様であるため、その説明を省略する。
【００８７】
このように、受信回路１ｇは、受信回路１ｄ，１ｅと同等程度の効果を奏することができる。
【００８８】
＜実施の形態３＞
図１６は、実施の形態３に係る受信回路１ｈの構成例を示すブロック図である。
図１６に示すように、受信回路１ｈは、遅延回路４１＿１〜４１＿ｎと、ミキサ４３＿１〜４３＿ｎと、フィルタ４７＿１〜４７＿ｎと、ＡＤコンバータ４４＿１〜４４＿ｎと、補正回路４５＿１〜４５＿ｎと、加算器４６と、を備える。
【００８９】
遅延回路４１＿１〜４１＿ｎは、それぞれ、無線受信したＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎに異なる遅延を付加して出力する。
【００９０】
ミキサ４３＿１〜４３＿ｎは、それぞれ、遅延回路４１＿１〜４１＿ｎにより異なる遅延が付加されたＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎを、局部発振器４２からの局部発振信号ＬＯによりダウンコンバートして出力する。
【００９１】
ＡＤコンバータ４４＿１〜４４＿ｎは、それぞれ、ミキサ４３＿１〜４３＿ｎの出力結果をフィルタ４７＿１〜４７＿ｎを用いてフィルタリングしたものを、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎに変換して出力する。
【００９２】
補正回路４５＿１〜４５＿ｎは、それぞれ、ＡＤコンバータ４４＿１〜４４＿ｎから出力されたデジタル信号Ｄｏ＿１〜Ｄｏ＿ｎに付加された異なる遅延を同じになるように補正したうえで出力する。
【００９３】
加算器４６は、遅延補正後のデジタル信号Ｄｏ＿１〜Ｄｏ＿ｎをそれぞれ加算して、デジタル受信信号Ｄｏｕｔを出力する。デジタル受信信号Ｄｏｕｔは、例えば、図示しない後段のデジタル処理回路を用いて、ベースバンド信号処理が行われる。
【００９４】
ここで、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎは、遅延量の異なるＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎに共通の局部発振信号ＬＯを乗ずることで生成されたものであるため、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎに含まれる量子化雑音は、それぞれ異なったものとなる。そのため、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎのそれぞれを加算した結果であるデジタル受信信号Ｄｏｕｔでは、相関関係を持たない量子化雑音に対し、互いに相関関係を持つ主信号が相対的に増幅される。その結果、デジタル受信信号ＤｏｕｔのＳＮ比が改善される。換言すると、デジタル受信信号Ｄｏｕｔの品質が向上する。
【００９５】
このように、本実施の形態にかかる受信回路１ｈは、遅延量の異なるＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎに共通の局部発振信号ＬＯを乗ずることでデジタル信号Ｄｏ＿１〜Ｄｏ＿ｎを生成することにより、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎに含まれる量子化雑音を異ならせている。それにより、本実施の形態に係る受信回路１ｈは、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎのそれぞれを加算した結果であるデジタル受信信号Ｄｏｕｔにおいて、相関関係を持たないこれら量子化雑音に対し、互いに相関関係を持つ主信号を相対的に増幅させることができる。その結果、本実施の形態に係る受信回路１ｈは、デジタル受信信号ＤｏｕｔのＳＮ比を改善させる（品質を向上させる）ことができる。
【００９６】
（受信回路１ｈの変形例）
図１７は、受信回路１ｈの変形例を受信回路１ｉとして示すブロック図である。
図１７に示す受信回路１ｉでは、図１６に示す受信回路１ｈと比較して、遅延回路４１＿１〜４１＿ｎの配置位置が異なる。
【００９７】
遅延回路４１＿１〜４１＿ｎは、それぞれ、ＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎが伝搬する信号線上に設けられる代わりに、局部発振信号ＬＯが伝搬する信号線上に設けられている。そして、遅延回路４１＿１〜４１＿ｎは、それぞれ、局部発振信号ＬＯにそれぞれ異なる遅延を付加して局部発振信号ＬＯ＿１〜ＬＯ＿ｎとして出力する。
【００９８】
ミキサ４３＿１〜４３＿ｎは、ＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎを、異なる遅延が付加された局部発振信号ＬＯ＿１〜ＬＯ＿ｎによりダウンコンバートして出力する。そのため、ミキサ４３＿１〜４３＿ｎのそれぞれの出力結果の位相は、異なったものとなる。
【００９９】
ＡＤコンバータ４４＿１〜４４＿ｎは、それぞれ、ミキサ４３＿１〜４３＿ｎの出力結果をフィルタ４７＿１〜４７＿ｎを用いてフィルタリングしたものを、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎに変換して出力する。
【０１００】
補正回路４５＿１〜４５＿ｎは、それぞれ、ＡＤコンバータ４４＿１〜４４＿ｎから出力されたデジタル信号Ｄｏ＿１〜Ｄｏ＿ｎに付加された異なる遅延を同じになるように補正したうえで出力する。換言すると、補正回路４５＿１〜４５＿ｎは、位相補正回路であって、それぞれ、ＡＤコンバータ４４＿１〜４４＿ｎから出力されたデジタル信号Ｄｏ＿１〜Ｄｏ＿ｎの位相を同じになるように補正したうえで出力する。
【０１０１】
補正回路４５＿１〜４５＿ｎは、それぞれ、ＡＤコンバータ４４＿１〜４４＿ｎから出力されたデジタル信号Ｄｏ＿１〜Ｄｏ＿ｎに付加された位相差を同じになるように補正したうえで出力する。
【０１０２】
加算器４６は、遅延補正後のデジタル信号Ｄｏ＿１〜Ｄｏ＿ｎをそれぞれ加算して、デジタル受信信号Ｄｏｕｔを出力する。デジタル受信信号Ｄｏｕｔは、例えば、図示しない後段のデジタル処理回路を用いて、ベースバンド信号処理が行われる。
【０１０３】
ここで、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎは、遅延量の異なる局部発振信号ＬＯ＿１〜ＬＯ＿ｎに基づいてダウンコンバートされて生成されたものであるため、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎに含まれる量子化雑音は、それぞれ異なったものとなる。そのため、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎのそれぞれを加算した結果であるデジタル受信信号Ｄｏｕｔでは、相関関係を持たない量子化雑音に対し、互いに相関関係を持つ主信号が相対的に増幅される。その結果、デジタル受信信号ＤｏｕｔのＳＮ比が改善される。換言すると、デジタル受信信号Ｄｏｕｔの品質が向上する。
【０１０４】
このように、本実施の形態にかかる受信回路１ｉは、位相の異なる局部発振信号ＬＯ＿１〜ＬＯ＿ｎに基づいてＲＦ信号Ｓｉｎ＿１〜Ｓｉｎ＿ｎをダウンコンバートしたうえでデジタル信号Ｄｏ＿１〜Ｄｏ＿ｎを生成することにより、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎに含まれる量子化雑音を異ならせている。それにより、本実施の形態に係る受信回路１ｉは、デジタル信号Ｄｏ＿１〜Ｄｏ＿ｎのそれぞれを加算した結果であるデジタル受信信号Ｄｏｕｔにおいて、相関関係を持たないこれら量子化雑音に対し、互いに相関関係を持つ主信号を相対的に増幅させることができる。その結果、本実施の形態に係る受信回路１ｉは、デジタル受信信号ＤｏｕｔのＳＮ比を改善させる（品質を向上させる）ことができる。
【０１０５】
上記実施の形態にかかる受信回路の特徴部分は、趣旨を逸脱しない限りにおいて、組み合わせて用いられてもよい。
【符号の説明】
【０１０６】
１  受信回路
１ａ〜１ｉ，１ｚ  受信回路
２  ベースバンド信号処理部
１１  リファレンス信号生成回路
１２＿１〜１２＿ｎ  遅延回路
１３＿１〜１３＿ｎ  比較器
１４  加算器
１５＿１〜１５＿ｎ  バンドパスフィルタ
１６＿１〜１６＿ｎ  低雑音増幅器
１７  データ変換部
１９＿１〜１９＿ｎ  補正回路
２０＿１〜２０＿ｎ  ダウンコンバータ
２１＿１〜２１＿ｎ  エンベロープ信号生成部
２２  リファレンス信号生成回路
２３＿１〜２３＿ｎ  遅延回路
２４＿１〜２４＿ｎ  比較器
２５＿１〜２５＿ｎ  バラン
２６＿１〜２６＿ｎ  比較器
２７＿１〜２７＿ｎ  乗算器
２８  加算器
２９＿１〜２９＿ｎ  遅延回路
３０＿１〜３０＿ｎ  補正回路
３１＿１〜３１＿ｎ  ダウンコンバータ
３２＿１〜３２＿ｎ  フィルタリング、及び、ダウンサンプリング回路
３３＿１〜３３＿ｎ  ダウンコンバート、フィルタリング、及び、ダウンサンプリング回路
４１＿１〜４１＿ｎ  遅延回路
４２  局部発振器
４３＿１〜４３＿ｎ  ミキサ
４４＿１〜４４＿ｎ  ＡＤコンバータ
４５＿１〜４５＿ｎ  補正回路
４６  加算器
４７＿１〜４７＿ｎ  フィルタ
１１１  矩形信号生成部
１１２  オペアンプ
２１１  検波器
２１２  フィルタ
Ａ＿１〜Ａ＿ｎ  アンテナ
Ｃ１１  容量素子
Ｃ２１，Ｃ２２  容量素子
Ｃ３１，Ｃ３２  容量素子
Ｄ２１  ダイオード
Ｌ２１  コイル
Ｌ３１  コイル
Ｌ４１，Ｌ４２  コイル
Ｒ１１  抵抗素子
Ｒ２１  抵抗素子
【図１】
2018160839.tif 000003
【図２】
2018160839.tif 000004
【図３】
2018160839.tif 000005
【図４】
2018160839.tif 000006
【図５】
2018160839.tif 000007
【図６】
2018160839.tif 000008
【図７】
2018160839.tif 000009
【図８】
2018160839.tif 000010
【図９】
2018160839.tif 000011
【図１０】
2018160839.tif 000012
【図１１】
2018160839.tif 000013
【図１２】
2018160839.tif 000014
【図１３】
2018160839.tif 000015
【図１４】
2018160839.tif 000016
【図１５】
2018160839.tif 000017
【図１６】
2018160839.tif 000018
【図１７】
2018160839.tif 000019