【手続補正書】
【提出日】平成27年10月28日(2015.10.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
１つ以上のプロセッサ回路であって、
トラフィック通知マッピング（ＴＩＭ）要素にアクセスする論理部であって、前記ＴＩＭ要素は、ページインデックス、セグメント番号、及び部分的ＴＩＭビットマップを含み、前記ページインデックスは前記部分的ＴＩＭビットマップと関連付けられたページを識別し、前記セグメント番号は、前記ページ内のブロック部を識別し、前記ブロック部は、少なくともブロックの部分を含み、且つ前記部分的ＴＩＭビットマップは、遠隔装置においてバッファされたデータを伴う１つ以上のステーションを示す、論理部；及び
少なくとも部分的に、前記ページインデックスの値及び前記セグメント番号の値に基づいて、前記部分的ＴＩＭビットマップがステーションに対応する情報を含むかどうかを判定する論理部；
を備える１つ以上のプロセッサ回路、
を備える装置。
【請求項２】
前記ステーションは、対応するアソシエーション識別子（ＡＩＤ）を有し、且つ
前記論理部であって、少なくとも部分的に前記ページインデックスの中値及び前記セグメント番号の中の値に基づいて、前記部分的ＴＩＭビットマップが前記ステーションに対応する情報を含むかどうか判定する、前記論理部は、前記ＡＩＤと関連付けられたビットが前記ブロック部内にあるかどうかを判定する、
請求項１に記載の装置。
【請求項３】
前記１つ以上のプロセッサ回路は：
論理部であって、前記部分的ＴＩＭビットマップが前記ステーションに対応する情報を含むとの判定に応答して、前記部分的ＴＩＭビットマップの中のビットであって、該ビットは、前記ステーションに対応する、ビット、に選択的にアクセスする、論理部；
を備える、請求項２に記載の装置。
【請求項４】
前記１つ以上のプロセッサ回路は：
ＴＩＭ要素を受信するために動作モードに遷移させる論理部；及び
前記ＴＩＭ要素の受信後にスリープモードに遷移させる論理部；
を備える、請求項１に記載の装置。
【請求項５】
前記ＴＩＭ要素は、ビーコンフレームの中において受信される、
請求項１に記載の装置。
【請求項６】
前記１つ以上のプロセッサ回路は、ＭＡＣサブレイヤ装置の部分である、
請求項１に記載の装置。
【請求項７】
１つ以上の前記論理部は、１つ以上のプロセッサにより実行されるソフトウェアを含む、
請求項１に記載の装置。
【請求項８】
物理レイヤ論理部；
前記物理レイヤ論理部と通信可能に結合される無線部；及び
前記無線部と通信可能に結合される少なくとも１つのアンテナ；
を備える、請求項１から７のいずれか１項に記載の装置。
【請求項９】
前記１つ以上のプロセッサ回路と通信可能に結合される少なくとも１つのメモリ；及び
前記１つ以上のプロセッサ回路と通信可能に結合されるディスプレイ；
を備える、請求項８に記載の装置。
【請求項１０】
トラフィック通知マッピング（ＴＩＭ）要素にアクセスするステップであって、前記ＴＩＭ要素は、ページインデックス、セグメント番号、及び部分的ＴＩＭビットマップを含み、前記ページインデックスは、前記部分的ＴＩＭビットマップと関連付けられたページを識別し、前記セグメント番号は、前記ページ内のブロック部を識別し、前記ブロック部は、少なくともブロックの部分を含み、且つ前記部分的ＴＩＭビットは、遠隔装置においてバッファされるデータを伴う１つ以上のステーションを示す、ステップ；及び
少なくとも部分的に前記ページインデックスの中の値及び前記セグメント番号の中の値に基づき、前記部分的ＴＩＭビットマップがステーションに対応する情報を含むかどうかを判定するステップ；
を備える、コンピュータにより実行される方法。
【請求項１１】
前記ステーションは、対応するアソシエーション識別子（ＡＩＤ）を有し、且つ
少なくとも部分的に前記ページインデックスの中の値及び前記セグメント番号の中の値に基づいて、前記部分的ＴＩＭビットマップが前記ステーションに対応する情報を含むかどうか判定するステップは、前記ＡＩＤと関連付けられたビットが前記ブロック部内にあるかどうかを判定するステップを備える、
請求項１０に記載の方法。
【請求項１２】
前記部分的ＴＩＭビットマップが前記ステーションに対応する情報を含むとの判定に応答して、前記部分的ＴＩＭビットマップの中のビットであって、該ビットは、前記ステーションに対応する、ビット、に選択的にアクセスするステップ；
を備える、請求項１１に記載の方法。
【請求項１３】
前記１つ以上のプロセッサ回路は：
ＴＩＭ要素を受信するために動作モードに遷移させるステップ；及び
前記ＴＩＭ要素の受信後にスリープモードに遷移させるステップ；
を備える、請求項１０に記載の方法。
【請求項１４】
前記ＴＩＭ要素をビーコンフレームの中において受信するステップ；
を備える、請求項１０に記載の方法。
【請求項１５】
プログラムであって、１つ以上のプロセッサにより実行される場合に、該１つ以上のプロセッサに請求項１０から１４のいずれか１項に記載の方法の各動作を実行させる複数の指令を含む、プログラム。
【請求項１６】
１つ以上のプロセッサ回路であって、
ページインデックスフィールド、セグメント番号フィールド、及び部分的トラフィック通知マッピング（ＴＩＭ）ビットマップを生成する論理部であって、前記ページインデックスフィールドは前記部分的ＴＩＭビットマップと関連付けられたページを識別し、前記セグメント番号フィールドは、前記ページ内のブロック部を識別し、前記ブロック部は、少なくともブロックの部分を含み、且つ前記部分的ＴＩＭビットマップは、バッファされたデータを伴う１つ以上のステーションを示す、論理部；
を備える１つ以上のプロセッサ回路、
を備える装置。
【請求項１７】
前記１つ以上のプロセッサ回路は：
ＴＩＭ要素を生成する論理部であって、該ＴＩＭ要素は前記ページインデックスフィールド、前記セグメント番号フィールド、及び前記部分的ＴＩＭビットマップを含む、論理部；及び
前記ＴＩＭ要素をビーコンフレームの部分として生成する論理部；
を備える、請求項１６に記載の装置。
【請求項１８】
前記１つ以上のプロセッサ回路は：
遠隔ステーションからのリクエストに応答してバッファされたデータを伝送する論理部；
を備える、請求項１６に記載の装置。
【請求項１９】
前記１つ以上のプロセッサ回路は、ＭＡＣサブレイヤ装置の部分である、
請求項１６に記載の装置。
【請求項２０】
前記論理部は１つ以上のプロセッサにより実行されるソフトウェアを含む、
請求項１６に記載の装置。
【請求項２１】
物理レイヤ論理部；
前記物理レイヤ論理部と通信可能に結合される無線部；及び
前記無線部と通信可能に結合される少なくとも１つのアンテナ；
を備える、請求項１６から２０のいずれか１項に記載の装置。
【請求項２２】
ページインデックスフィールド、セグメント番号フィールド、及び部分的トラフィック通知マッピング（ＴＩＭ）ビットマップを生成するステップであって、前記ページインデックスフィールドは前記部分的ＴＩＭビットマップと関連付けられたページを識別し、前記セグメント番号フィールドは、前記ページ内のブロック部を識別し、前記ブロック部は、少なくともブロックの部分を含み、且つ前記部分的ＴＩＭビットマップは、バッファされたデータを伴う１つ以上のステーションを示す、ステップ；
を備える、コンピュータにより実行される方法。
【請求項２３】
ＴＩＭ要素を生成するステップであって、該ＴＩＭ要素は前記ページインデックスフィールド、前記セグメント番号フィールド、及び前記部分的ＴＩＭビットマップを含む、ステップ；及び
前記ＴＩＭ要素をビーコンフレームの部分として生成するステップ；
を備える、請求項２２に記載の方法。
【請求項２４】
遠隔ステーションからのリクエストに応答して、バッファされたデータを送信するステップ；
を備える、請求項２２に記載の方法。
【請求項２５】
プログラムであって、１つ以上のプロセッサにより実行される場合に、該１つ以上のプロセッサに請求項２２から２４のいずれか１項に記載の方法の各動作を実行させる複数の指令を含む、プログラム。
【請求項２６】
請求項１５又は請求項２５に記載のプログラムを記憶した少なくとも１つのコンピュータ読取り可能な記憶媒体。