【事件の表示】
　特願２００９−２３２７６３「パワーデバイス制御回路およびそれを用いたＩＰＭ」拒絶査定不服審判事件〔平成２３年　４月２１日出願公開、特開２０１１−　８２７６４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成２１年１０月６日の出願であって、平成２５年２月２６日付けの拒絶理由通知に対して、同年４月２日に意見書とともに手続補正書が提出され、同年６月１０日付けで拒絶査定がされ、これに対して同年９月１７日に拒絶査定不服の審判請求がされるとともに、同日に手続補正がされ、その後、同年１１月２２日付けで審尋がされ、平成２６年１月２０日に回答書が提出されたものである。
　
　
第２　補正の却下の決定
［補正の却下の決定の結論］
　平成２５年９月１７日付けの手続補正を却下する。
　
［理由］
１　本願発明と補正後の発明
　平成２５年９月１７日付けの手続補正（以下、「本件補正」という。）は、平成２５年４月２日付け手続補正書の特許請求の範囲の請求項１に記載された、
　
「　【請求項１】
　パワーデバイスにゲート駆動信号を伝送するパワーデバイス制御回路であって、
　前記パワーデバイスのゲートと接続された複数の駆動素子を有する駆動回路と、
　前記パワーデバイスのゲート電圧をデジタル化してゲート電圧デジタル値に変換する変換回路と、
　一定のばらつきを有する前記パワーデバイスの現実の閾値をデジタル化して閾値デジタルデータとして記憶した閾値設定回路と、
　前記ゲート電圧デジタル値と前記閾値デジタルデータとを比較して前記駆動回路の駆動能力の切り替えを行う比較回路とを備えたことを特徴とするパワーデバイス制御回路。」
　
という発明（以下、「本願発明」という。）を、
　
「　【請求項１】
　パワーデバイスにゲート駆動信号を伝送するパワーデバイス制御回路であって、
　前記パワーデバイスのゲートと接続された複数の駆動素子を有する駆動回路と、
　前記パワーデバイスのゲート電圧
のアナログ値
　一定のばらつきを有する前記パワーデバイスの現実の閾値をデジタル化して閾値デジタルデータとして記憶した閾値設定回路と、
　前記ゲート電圧デジタル値と前記閾値デジタルデータとを比較して前記駆動回路の駆動能力の切り替えを行う比較回路とを備えたことを特徴とするパワーデバイス制御回路。」（下線は、請求人が手続補正書において補正箇所を示すものとして付加したものを援用したものである。）
　
という発明（以下、「補正後の発明」という。）に補正することを含むものである。
　
　
２　補正の適否
（１）新規事項の有無、補正の目的要件
　上記補正は、補正の前後の内容を対比すると、補正前の記載に「前記パワーデバイスのゲート電圧をデジタル化して」とあるのを、「前記パワーデバイスのゲート電圧のアナログ値をデジタル化して」と補正することにより、パワーデバイスのゲート電圧がアナログ値であることを限定する補正である。そうすると、上記補正は補正前の請求項１に記載された発明特定事項を限定的に減縮するから、特許法第１７条の２第５項第２号（補正の目的）に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　また、上記補正の内容に関連して、本願の願書に最初に添付した明細書の【００１６】段落に「変換回路１４はゲート電圧をアナログ値からデジタル値へ変換する。」、【００２１】段落に「変換回路１４はゲート電圧をアナログ値からデジタル値へＡＤ変換する。」と記載されている。そうしてみると、上記補正は、本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載された事項の範囲内においてされたことは明らかであるから、上記補正は特許法第１７条の２第３項（新規事項）の規定に適合する。また、上記補正は同法第１７条の２第４項（シフト補正）の規定に適合することも明らかである。
　
（２）独立特許要件についての検討 
　上記（１）で検討したとおり、本件補正による請求項１についての上記補正は、特許法第１７条の２第５項第２号に掲げる、特許請求の範囲の減縮を目的とするものに該当するから、補正後の特許請求の範囲の請求項１に記載された事項により特定される発明が、特許出願の際独立して特許を受けることができるものであるか否かにつき、更に検討する。
　
［補正後の発明］
 　上記「１　本願発明と補正後の発明」の項において、「補正後の発明」として認定したとおりである。
　
［引用発明］
　原査定の拒絶理由に引用された、本願出願日前に日本国内において頒布された刊行物である、特開２０００−２３２３４７号公報（以下、「引用例」という。）には、図面とともに以下の事項が記載されている。
　
イ．「【０００１】
【発明の属する技術分野】本発明はＭＯＳゲート素子を破壊することなくミラー期間即ちスイッチング期間を短くするゲート回路を提供する。
【０００２】
【従来の技術】現在、電力を利用する多くの分野において、パワーエレクトロニクス技術が導入されるようになっている。このパワーエレクトロニクスの中心的な技術分野は、パワー半導体デバイスのスイッチング機能を用いた電力の変換と制御であり、電力の効率的な活用を主目的としている。
【０００３】中でも、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ  Ｅｎｈａｎｃｅｄ  ｉｎｓｌａｔｉｏｎ  Ｇａｔｅ  ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）などＭＯＳゲート型半導体素子はますます高耐圧、大電流化が進んでおり、これらに伴って更なる大電力の変換と制御が可能となっている。」（２頁２欄〜３頁３欄）
　
ロ．「【００４９】図１において、ゲート型半導体素子５のゲート端子Ｇにはスイッチング制御回路１０１が接続されている。このスイッチング制御回路１０１は、オン側ダイオード１０、第１オンゲート抵抗１１（１０Ω）、第２オンゲート抵抗１２（５Ω）、第１オンゲート用スイッチ１３、第１オンゲート用スイッチ１３、オンゲート電源１５（１５Ｖ）から成るオン側回路部と、オフ側ダイオード２０、第１オフゲート抵抗２１（１０Ω）、第２オフゲート抵抗２２（５Ω）、第１オフゲート用スイッチ２３、第２オフゲート用スイッチ２４、オフゲート電源２５（１５Ｖ）から成るオフ側回路部とを並列接続した構成になっている。
【００５０】オン側回路部において、オンゲート電源１５の正極に対して、第１オンゲート用スイッチ１３と第１オンゲート抵抗１１の直列部と第１オンゲート用スイッチ１３（当審注、「第２オンゲート用スイッチ１４」の誤記と認める。）と第２オンゲート抵抗１２の直列部とが並列に接続されている。・・・以下略・・・」（５頁８欄）
　
ハ．「【００９９】図４は、第３の実施形態に係るゲート回路３の概略構成図である。図１と同一の構成要素には、同符号を付してその説明は省略する。
【０１００】図４において、ゲート型半導体素子５のゲート端子Ｇに接続されたスイッチング制御部は、図１に示したスイッチング制御部１０１と同様の構成である。
【０１０１】ゲート信号発振装置３０２は、ゲートＧ・エミッタＥ電圧Ｖｇｅを検出する電圧検出回路４０と、ゲートＧ・エミッタＥ電圧Ｖｇｅが基準電圧Ｖｇｍに達したかどうかを判断するオン側比較器４１と、ゲートＧ・エミッタＥ電圧Ｖｇｅが基準電圧Ｖｇｍ以下になったかどうかを判断するオフ側比較器４２と、当該オン側比較器４１とオフ側比較器４２の比較値に基づいてゲートＯＮ／ＯＦＦ信号を発振するゲート信号発振器２６を具備している。
【０１０２】なお、基準電圧Ｖｇｍは、ミラー電圧を設定するものとする。
【０１０３】また、４３、４４は否定演算を行う論理回路であり、４５、４６は積算を行う論理回路である。
【０１０４】次に、図４を参照して、以下ゲート回路３の動作説明を行う。
【０１０５】まず、ターンオン動作について説明する。
【０１０６】ゲート信号発振装置１０２からの所定のＯＮ／ＯＦＦ信号により、第１オンゲート用スイッチ１３が閉じてゲート端子Ｇに第１オンゲート電流を供給する。そして、第１オンゲート電流によるゲートＧ・エミッタＥ電圧Ｖｇｅの変化は、電圧検出回路４０によって検出される。
【０１０７】ゲートＧ・エミッタＥ電圧Ｖｇｅがミラー電圧Ｖｇｍに達した時、オン側比較器４１は、オン側スイッチング期間Δｔｍｎの開始と判断して第２オンゲート用スイッチ１４を閉じる。そして、第２オンゲート電流がゲート型半導体素子５に供給される。
【０１０８】このような構成によれば、ゲートＧ・エミッタＥ電圧Ｖｇｅがミラー電圧に達したことを検出した後第２オンゲート電流をゲート型半導体素子５に供給するので、ｄＩｃ／ｄｔ効果による素子破壊を確実に避けてオン側スイッチング期間Δｔｍｎを短縮することができる。」（８頁１３欄）
　
ニ．「【０１１８】
【発明の効果】本発明を用いれば高圧のＭＯＳゲート素子である高圧ＩＧＢＴやＩＥＧＴをターンオン時のｄｉ／ｄｔ破壊やターンオフ時のｄｖ／ｄｔ破壊を防止しながらミラー期間を大幅に短縮できる。」（８頁１４欄）
　
　上記摘記事項イ．ないしニ．並びにこの分野における技術常識を考慮すると、
　上記摘記事項イ．及びニ．によれば、引用例に記載されたものはＩＧＢＴなどのパワー半導体デバイスの利用を前提とし、ターンオン時のｄｉ／ｄｔ破壊を防止しながらミラー期間を大幅に短縮したものである。そして、図４及び上記摘記事項ハ．によれば、パワー半導体デバイスとしてゲート型半導体素子５が使われている。さらに、そのゲート端子Ｇに接続され、ゲート電流を制御しているスイッチング制御部３０１とゲート信号発振装置３０２を有している。
　上記摘記事項ハ．と、スイッチング制御部３０１と同様のスイッチング制御部１０１について記載された上記摘記事項ロ．を参照すると、ゲート型半導体素子５のゲート端子Ｇには、オン側ダイオード１０を介して、第１オンゲート抵抗１１（１０Ω）と、第２オンゲート抵抗１２（５Ω）が接続されている。
　また、基準電圧Ｖｇｍとしてミラー電圧を設定していることから、基準電圧を設定する手段（基準電圧設定手段）を有することは明らかであり、さらに前記ミラー電圧はゲート型半導体素子５のミラー電圧と考えるのが自然である。
　ターンオン動作において、まず、第１オンゲート用スイッチ１３が閉じてゲート端子Ｇに第１オンゲート抵抗１１を介して第１オンゲート電流を供給する。そして、ゲートＧ・エミッタＥ電圧Ｖｇｅと基準電圧Ｖｇｍとを比較して、ゲートＧ・エミッタＥ電圧Ｖｇｅがミラー電圧である基準電圧Ｖｇｍに達した時、オン側比較器４１は、第２オンゲート用スイッチ１４を閉じて、第２オンゲート電流が第２オンゲート抵抗１２を介してゲート型半導体素子５に供給される。
　
　したがって、摘記した引用例の記載及び図４を参照すると、引用例には以下のような発明（以下、「引用発明」という。）が記載されているものと認められる。
　
（引用発明）
「ＩＧＢＴなどのパワー半導体デバイスであるゲート型半導体素子５のゲート端子Ｇに接続され、ゲート電流を制御するスイッチング制御部３０１とゲート信号発振装置３０２からなる装置であって、
　前記ゲート型半導体素子５の前記ゲート端子Ｇには、オン側ダイオード１０を介して、第１オンゲート抵抗１１（１０Ω）と、第２オンゲート抵抗１２（５Ω）が接続され、
　前記ゲート型半導体素子５のミラー電圧を基準電圧Ｖｇｍとして設定する基準電圧設定手段と、
　まず、第１オンゲート用スイッチ１３が閉じてゲート端子Ｇに第１オンゲート抵抗を介して第１オンゲート電流を供給し、ゲートＧ・エミッタＥ電圧Ｖｇｅと基準電圧Ｖｇｍとを比較して、ゲートＧ・エミッタＥ電圧Ｖｇｅがミラー電圧である基準電圧Ｖｇｍに達した時、オン側比較器４１は、第２オンゲート用スイッチ１４を閉じて、第２オンゲート電流を第２オンゲート抵抗１２を介してゲート型半導体素子５に供給するオン側比較器４１とを備えることを特徴とする、スイッチング制御部３０１とゲート信号発振装置３０２からなる装置。」
　
［周知技術］
　例えば、特開昭６１−２９４９６９号公報（以下、「周知例１」という。）、特開２００６−７４７２９号公報（以下、「周知例２」という。）、及び特開平６−２４１８７５号公報（以下、「周知例３」という。）には図面とともに以下の事項が記載されている。
　
（周知例１）
イ．「　第５図は本発明を適用した画像処理装置の構成の一実施例で、１はスライスレベルの処理等を行なうマイクロコンピュータ（ＣＰＵ）、２はＣＰＵ１の制御プログラムを格納したメモリＲＯＭで、ＶＲは濃度を変えるためのスライスレベルの調整用の可変抵抗器、３は可変抵抗器ＶＲの設定出力をデジタル値に変換してＣＰＵ１に現在の濃度設定レベルを伝えるＡ／Ｄ変換器、４はＣＰＵ１の出力するデジタルスライスレベルの値をアナログスライスレベルに変換するＤ／Ａ変換器、５はＤ／Ａ変換器４からのスライスレベルと画像読取装置からのアナログ画像信号とを比較することにより２値の画像信号を形成する比較器、６は排他的オアゲートである。」（２頁右上欄）
　
ロ．「　第８図は、前述の構成を一部変更して実現させる実施例で３のスライスレベルの調整部に可変抵抗ＶＲでなくキースイッチ等を設けて、濃い画像出力設定用スイッチＳＷ１と、薄い画像出力設定用スイッチＳＷ２を設け、これらスイッチにより濃度設定させる様にし、その設定レベルを記憶するメモリＲＡＭＺＩを設ける。また、ＲＡＭ２１の内容に合わせて濃度レベルを表示する表示部８を設ける。また、アナログ画像信号を２値化するためのアナログ比較器５に代えてデジタル比較器２０を設け、画像読取装置からのアナログ画像信号をＡ／Ｄ変換器２２によりデジタル変換した、デジタル画像信号とＣＰＵ１からのデジタルスライスレベルとをデジタル比較器２０にて比較することにより２値画像出力を得るものである。」（３頁右下欄〜４頁左上欄）
　
（周知例２）
イ．「【００８５】
本第２９発明の実施形態２９について説明する。
図５において第２７発明のフレキシブルタッチセンサつまり圧力検知部４の出力はアナログ変換器５の入力に接続され、前記アナログ変換器の出力はアナログ比較器７の入力に接続される。
【００８６】
本第２９発明は、以上の構成により図５の圧力検知部４を加圧したときに圧力に応じて圧力検知部４の抵抗値が変化する、この抵抗変化値をアナログ変換器５でアナログに変換する前記アナログ変換器５の出力をアナログ比較器７であらかじめ設定した値と比較し、設定値以上の場合にはアナログ比較器７から信号を出力する。
【００８７】
本第３０発明の実施形態３０について説明する。
図６出力において第１発明、第２発明のフレキシブルタッチセンサつまり圧力検知部４の出力はデジタル変換器６の入力に接続され、前記デジタル変換器の出力はデジタル比較器８の入力に接続される。
【００８８】
本第３０発明は、以上の構成により図６の圧力検知部４を加圧したときに圧力に応じて圧力検知部４の抵抗値が変化する、この抵抗変化値をデジタル変換器６でデジタル変換する前記デジタル変換器６の出力をデジタル比較器８であらかじめ設定した値と比較し、設定値以上の場合にはデジタル比較器８から信号を出力する。」（１０〜１１頁）
　
（周知例３）
イ．「【００１５】ロードセル２０は、処理部と接続され、ロードセル２０からの信号は処理部において処理される。処理部のブロック図を図５に示す。図５において、処理部は、増幅器４２、Ａ／Ｄ変換器４４、表示器４６、デジタル比較器４８、基準値設定手段５０、ドライバ５２及び警報手段５４を備える。警報手段５４は、収納箱１２又は中央監視室等に取り付けられるとよく、ランプ又はブザーを発信することによって二酸化炭素の漏れの発生を知らしめる。基準値設定手段５０は、漏れが発生しているかどうかの閾値を設定するもので、具体的にはデジタルスイッチ、デップスイッチ、キーボードで構成することができる。尚、表示器４６がアナログメータであればＡ／Ｄ変換器４４は必要でなく、その際にはデジタル比較器４８をアナログ比較器に置き換えればよい。」（３頁３〜４欄）
　
ロ．「【００２０】ロードセル２０からの重量信号は、増幅器４２、Ａ／Ｄ変換器４４を経てデジタル信号に変換され、表示器４６及びデジタル比較器４８に供給される。デジタル比較器４８で、基準値設定手段５０で設定された閾値との比較がなされ、閾値を越えた場合に信号をドライバー５２に出力し、警報手段５４でランプの点灯又はブザーの警報がなされ、二酸化炭素の漏れが知らしめられる。」（３頁４欄〜４頁５欄）
　
　例えば上記周知例１〜３に開示されているように、以下の技術は周知技術である。
「アナログ信号を設定値と比較する際に、アナログ比較器によりそのまま比較する技術と、アナログ信号をデジタル信号に変換した上で、デジタル化された設定値とデジタル比較器により比較する技術は、ともに周知の技術であり、また、これらを互いに置換して用いることも周知の技術である。」
　
［対比・判断］
　補正後の発明を引用発明と対比すると、
　引用発明の「ゲート型半導体素子５」は、ＩＧＢＴなどのパワー半導体デバイスであるから、補正後の発明の「パワーデバイス」に相当する。
　引用発明の「ゲート電流」は、「ゲート端子Ｇ」に入力され、ゲートを駆動する信号といえるから、補正後の発明の「ゲート駆動信号」に相当する。そして、引用発明の「ゲート電流」を制御する「スイッチング制御部３０１とゲート信号発振装置３０２からなる装置」は、「ゲート電流」を「ゲート型半導体素子５」に伝送しているといえるから、補正後の発明の「パワーデバイス制御回路」に相当する。
　引用発明の「ゲート端子Ｇ」は、補正後の発明の「ゲート」に相当する。
　引用発明の「第１オンゲート抵抗１１（１０Ω）」と、「第２オンゲート抵抗１２（５Ω）」は、「オン側ダイオード１０」を介してはいるものの、「ゲート型半導体素子５」の「ゲート端子Ｇ」に接続されている。そして、引用発明では、「第１オンゲート用スイッチ１３」が閉じて「第１オンゲート抵抗１１（１０Ω）」を介して「ゲート端子Ｇ」に「第１オンゲート電流」を供給し、また、「第２オンゲート用スイッチ１４」が閉じて「第２オンゲート抵抗１２（５Ω）」を介して「ゲート型半導体素子５」に「第２オンゲート電流」を供給する。そうすると、引用発明の「第１オンゲート抵抗１１（１０Ω）」及び「第２オンゲート抵抗１２（５Ω）」は、「ゲート端子Ｇ」に「第１オンゲート電流」及び「第２オンゲート電流」をそれぞれ供給するもので、それにより「ゲート型半導体素子５」のゲートを駆動するといえるから、補正後の発明の複数の「駆動素子」に相当する。
　そして「第１オンゲート抵抗１１（１０Ω）」と「第２オンゲート抵抗１２（５Ω）」を合わせて「駆動回路」と称することは任意である。
　補正後の発明の「閾値」は、明細書の【００２４】段落に「ゲート電圧デジタル値が閾値デジタルデータと同等となる区間が区間２である。区間２はミラー期間である。」と記載されていることからみて、ミラー期間のゲート電圧、すなわち、ミラー電圧を含むことは明らかである。したがって、引用発明の「ミラー電圧」は補正後の発明の「閾値」に相当する。そうすると、引用発明の「基準電圧設定手段」は、一定のばらつきを有する前記パワーデバイスの現実の閾値であることについて記載されていない点、及びデジタル化したデジタルデータとして記憶していない点で相違はするものの、閾値を設定して保持するという点では補正後の発明の「閾値設定回路」と共通する。
　引用発明の「オン側比較器４１」は、ゲートＧ・エミッタＥ電圧Ｖｇｅと基準電圧Ｖｇｍとを比較して、ゲートＧ・エミッタＥ電圧Ｖｇｅがミラー電圧である基準電圧Ｖｇｍに達した時、「第２オンゲート用スイッチ１４」を閉じて、「第２オンゲート抵抗１２」を介して「第２オンゲート電流」を「ゲート型半導体素子５」に供給するものである。ここで、「第２オンゲート電流」を供給するということは、「第２オンゲート電流」により「ゲート型半導体素子５」への駆動能力が切り替わることといえる。そうしてみると、引用発明の「オン側比較器４１」は、ゲートＧ・エミッタＥ電圧Ｖｇｅがデジタル値ではなく、またミラー電圧である基準電圧Ｖｇｍもデジタルデータでないため、デジタルデータを比較するデジタル比較回路として構成されていない点で異なるものの、その他の点では補正後の発明の「比較回路」と共通する。
　
　したがって、両者は以下の点で一致ないし相違する。
　
（一致点）
「　パワーデバイスにゲート駆動信号を伝送するパワーデバイス制御回路であって、
　前記パワーデバイスのゲートと接続された複数の駆動素子を有する駆動回路と、
　前記パワーデバイスの閾値を保持した閾値設定回路と、
　ゲート電圧値と前記閾値とを比較して前記駆動回路の駆動能力の切り替えを行う比較回路とを備えたことを特徴とするパワーデバイス制御回路。」
　
（相違点１）
　補正後の発明は、「変換回路」を有して、パワーデバイスのゲート電圧のアナログ値をデジタル化してゲート電圧デジタル値に変換するとともに、閾値もデジタル化して閾値デジタルデータとして閾値設定回路に記憶し、比較回路においてはこれらのデジタル値同士を比較しているのに対して、引用発明はデジタル化して比較する構成について記載されていない点。
　
（相違点２）
　補正後の発明は、閾値設定回路に記憶される閾値が、一定のばらつきを有する前記パワーデバイスの現実の閾値であるのに対して、引用発明ではこのような閾値であるのか明確ではない点。
　
　
　上記（相違点１）について検討する。
　上記［周知技術］の項で検討したように、
「アナログ信号を設定値と比較する際に、アナログ比較器によりそのまま比較する技術と、アナログ信号をデジタル信号に変換した上で、デジタル化された設定値とデジタル比較器により比較する技術は、ともに周知の技術であり、また、これらを互いに置換して用いることも周知の技術である。」（再掲）
　そうしてみると、引用発明において、ゲートＧ・エミッタＥ電圧Ｖｇｅと基準電圧Ｖｇｍをアナログ比較している構成を、デジタル比較器により比較するように変更することは、周知な構成の単なる置換にすぎず、アナログで比較を行うかデジタルで比較を行うかは、要求される精度や安定性、回路規模など、通常の設計において考慮される様々な条件を総合判断した上で適宜選択できる事項にすぎず、アナログ比較に換えてデジタル比較を採用することは、当業者にとって格別困難な事項ではない。そしてデジタル比較を採用すれば、パワーデバイスのゲート電圧アナログ値をデジタル化する変換回路、比較する際の基準となる閾値をデジタル化して閾値デジタルデータとして記憶する閾値設定回路、及びデジタル値の比較を行う比較回路により構成することは、上述した周知技術を考慮すれば当業者が容易に想到できた程度の事項である。
　したがって（相違点１）とした補正後の発明の構成は格別困難なものではない。
　
　上記（相違点２）について検討する。
　実際の電子部品の閾値などの電気的特性には、製造上ばらつきが生じることは当業者にとって技術常識にすぎない。これは電子部品の様々な電気的特性の規格値が、最小、標準、最大の値で規定されることが一般的であることに鑑みても明らかである。そうしてみると、電気的特性にばらつきを有する電子部品を使用して引用発明の制御回路を設計製作するにあたり、動作の安定性や設計通りの正確な動作を期待して、個々の部品の実際の特性に合わせ、閾値などを決定し設定することは、当業者が格別の創意工夫を要することなく、適宜なし得た程度の事項にすぎない。
　したがって、（相違点２）とした補正後の発明の構成は、当業者が容易に想到できた程度の事項にすぎない。
　
　そして、補正後の発明が奏する効果も引用発明及び周知技術から到達した構成から容易に予測できる範囲内のものである。 
　
　よって、補正後の発明は、引用発明及び周知技術に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
３　結語
　したがって、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
第３　本願発明について
１　本願発明 
　平成２５年９月１７日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明は上記「第２　補正却下の決定」の項中の「１　本願発明と補正後の発明」の項で「本願発明」として認定したとおりである。
 　 
２　引用発明と周知技術
　引用発明及び周知技術は、上記「第２　補正の却下の決定」の項中の「（２）独立特許要件についての検討」の項で引用発明及び周知技術として認定したとおりである。
　
３　対比・判断
　本願発明は上記補正後の発明から本件補正に係る限定を省いたものである。
　そうすると、本願発明の構成に本件補正に係る限定を付加した補正後の発明が、上記「第２　補正却下の決定」の項中の「（２）独立特許要件についての検討」の項で検討したとおり、引用発明及び周知技術に基いて当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により当業者が容易に発明をすることができたものである。
　
４　むすび
　以上検討したとおり、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないから、その余の請求項について検討するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。