【事件の表示】
　特願２００９−１５６９０６「半導体回路」拒絶査定不服審判事件〔平成２３年　１月２０日出願公開、特開２０１１−　１５１３６、請求項の数（２）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成２１年　７月　１日の出願であって、平成２５年　６月１１日付けで拒絶査定がなされ、これに対し、同年　８月　１日に拒絶査定に対する審判請求がなされたものである。
　
第２　本願発明
　本願の請求項１ないし２に係る発明は、平成２５年　４月１７日付けの手続補正で補正された特許請求の範囲の請求項１ないし２に記載された事項により特定される、次のとおりのものである。
　
「　【請求項１】
　出力ノードを低電圧側の電圧よりも高い電圧レベルに駆動する半導体スイッチングトランジスタのオンおよびオフを前記低電圧側からの入力信号に従って制御する半導体回路であって、
　前記入力信号の第１の状態への遷移に応答して前記第１の入力信号の第１の論理状態の期間よりも短いパルス幅のワンショットのパルス信号を生成するワンショットパルス発生回路、
　前記入力信号に従って第１の内部ノードに電流を供給する第１の電流供給部、
　前記ワンショットパルス信号に従って前記第１の内部ノードに電流を供給する第２の電流供給部、
　前記第１の内部ノードに流れる電流に応じた電流を第２の内部ノードに流すシフト電流生成回路、
　高電位側基準電源と前記第２の内部ノードの間に結合され、前記第２の内部ノードを流れる電流に応じたレベルの電圧信号を生成する電流検出手段、および
　前記電流検出手段の出力信号に従って前記半導体スイッチングトランジスタを選択的にオン状態に設定するスイッチ駆動回路を備え、
　前記シフト電流生成回路は、
　前記第１の内部ノードにゲートが結合され、前記第１の内部ノードの電圧に応じて前記第２の内部ノードから電流を選択的に流す絶縁ゲート型電界効果トランジスタと、
　前記第１の内部ノードと共通電源との間に接続される第１のバイポーラトランジスタと、
　前記絶縁ゲート型電界効果トランジスタと前記共通電源との間に接続されかつそのベースが前記第１のバイポーラトランジスタのベースに接続されかつ前記絶縁ゲート型電界効果トランジスタからの電流を受ける第２のバイポーラトランジスタとを備え、
　前記電流検出手段は、
　ｎを１よりも大きな実数として、ミラー比がｎ：１のミラー電流を生成するカレントミラー回路と、前記カレントミラー回路のミラー電流を電圧信号に変換する抵抗素子とを備え、前記第２の内部ノードを流れる電流の１／ｎ倍の電流に応じた電圧が前記電圧信号として生成され、前記カレントミラー回路は、マスタとして動作して前記第２の内部ノードに電流を供給するマスタトランジスタと、スレーブとして動作して前記ミラー電流を前記抵抗素子に供給するスレーブトランジスタとを備え、前記抵抗素子は前記カレントミラー回路と前記出力ノードとの間に結合される、半導体回路。
　　【請求項２】
　前記第２の電流供給部が流す電流は、前記第１の電流供給部が流す電流よりも大きい、請求項１に記載の半導体回路。」
　
第３　原査定の理由の概要
　原査定の拒絶の理由は、特許法第２９条第２項の規定により特許を受けることができないというものであり、その詳細は、平成２５年　６月１１日付け拒絶査定によれば以下に引用する通りである。
　
「　この出願については、平成２５年　３月１５日付け拒絶理由通知書に記載した理由Ｂによって、拒絶をすべきものです。
　なお、意見書及び手続補正書の内容を検討しましたが、拒絶理由を覆すに足りる根拠が見いだせません。
　
備考
　
・引用文献２の認定
　引用文献２（特開２００４−１２０１５２号公報：特に、図１及び関連記載を参照。）には、
　出力ノード（ＣＯＮ１）を低電圧側の電圧（３３）よりも高い電圧レベル（３１）に駆動する半導体スイッチングトランジスタ（４０）のオンおよびオフを前記低電圧側からの入力信号（ＯＮＳ）に従って制御する半導体回路（４）であって、
　前記入力信号に従って第１の内部ノード（１４ｃのゲート接続ノード）に電流を供給する電流供給部（１４ａ及び１４ｈ）と、
　前記第１の内部ノードに流れる電流に応じた電流を第２の内部ノード（７の入力ノード）に流すシフト電流生成回路（１４ｃ、１４ｄ及び１４ｅ）と、
　高電位側基準電源（３４）と前記第２の内部ノードの間に結合され、前記第２の内部ノードを流れる電流に応じたレベルの電圧信号（ＯＮＲ）を生成する電流検出手段（１４ｆ）と、
　前記電流検出手段の出力信号に従って前記半導体スイッチングトランジスタを選択的にオン状態に設定するスイッチ駆動回路（７など）とを備え、
　前記シフト電流生成回路は、
　前記第１の内部ノードにゲートが結合され、前記第１の内部ノードの電圧に応じて前記第２の内部ノードから電流を選択的に流す絶縁ゲート型電界効果トランジスタ（１４ｃ）と、
　前記第１の内部ノードと共通電源（３２）との間に接続される第１のバイポーラトランジスタ（１４ｄ）と、
　前記絶縁ゲート型電界効果トランジスタと前記共通電源との間に接続されかつそのベースが前記第１のバイポーラトランジスタのベースに接続されかつ前記絶縁ゲート型電界効果トランジスタからの電流を受ける第２のバイポーラトランジスタ（１４ｅ）と、
を備えた半導体回路（４）が開示されている。
　
・対比
　請求項１に係る発明と引用文献２開示の半導体回路（４）とを対比すると、以下の２点で相違する。
＜相違点１＞
　請求項１に係る発明は、「入力信号の第１の状態への遷移に応答して入力信号の第１の論理状態の期間よりも短いパルス幅のワンショットのパルス信号を生成するワンショットパルス発生回路」及び「ワンショットパルス信号に従って第１の内部ノードに電流を供給する第２の電流供給部」を備えているのに対して、引用文献２開示の半導体回路（４）は、かかる構成を備えていない点。
＜相違点２＞
　電流検出手段の具体的構成が、請求項１に係る発明は、「ｎを１よりも大きな実数として、ミラー比がｎ：１のミラー電流を生成するカレントミラー回路と、前記カレントミラー回路のミラー電流を電圧信号に変換する抵抗素子とを備え、前記第２の内部ノードを流れる電流の１／ｎ倍の電流に応じた電圧が前記電圧信号として生成され、前記カレントミラー回路は、マスタとして動作して前記第２の内部ノードに電流を供給するマスタトランジスタと、スレーブとして動作して前記ミラー電流を前記抵抗素子に供給するスレーブトランジスタとを備え、前記抵抗素子は前記カレントミラー回路と前記出力ノードとの間に結合される」のに対して、引用文献２開示の半導体回路（４）は、抵抗１４ｆである点。
　
・＜相違点１＞の検討
　引用文献１（特開平３−２１１１４号公報：特に、第２、６、７、１３図、第７頁右下第１９行〜第８頁左上第１２行、第８頁左下第９〜１５行、第８頁右下第１１行〜第９頁左上第１６行を参照。）には、
　入力信号（６）に従って第１の内部ノード（１４）に電流を供給する第１の電流供給部（１１−２及び１２−２）と、
　入力信号（６）の第１の状態への遷移に応答して入力信号の第１の論理状態の期間（ｔ１＋ｔ２）よりも短いパルス幅（ｔ１）のワンショットのパルス信号（２０）を生成するワンショットパルス発生回路（１５）と、
　ワンショットパルス信号（２０）に従って第１の内部ノード（１４）に電流を供給する第２の電流供給部（１１−１及び１２−１）と、
を備えたレベルシフト回路の発明が記載されている。
　ここで、引用文献２開示の半導体回路（４）に引用文献１記載の発明を適用すること、すなわち、引用文献２における電流供給部（１４ａ及び１４ｈ）を、引用文献１における第１の電流供給部（１１−２及び１２−２）、ワンショットパルス発生回路（１５）及び第２の電流供給部（１１−１及び１２−１）からなる構成に置換することは、当業者にとり容易である。
　
・＜相違点２＞の検討
　レベルシフト回路において、カレントミラー回路及び抵抗素子からなる電流検出手段は、周知技術である。例えば、特開２００２−３０００１８号公報（引用文献３：図１〜２）や、さらに、特開２００１−３５８５６７号公報（図１）、特開平１０−２３３６６１号公報（図７）を参照。そして、ミラー比の設定は設計的事項である。なお、引用文献３の段落００１７には、ミラー比を１より小さく設定する旨の記載がある。
　ここで、引用文献２開示の半導体回路（４）に前記周知技術を適用すること、すなわち、引用文献２における電流検出手段としての抵抗１４ｆを、電流検出手段として周知な、カレントミラー回路及び抵抗素子からなる構成に置換することは、適宜なしえる。
　
・請求項２について
　引用文献１（第２図、第８頁左下第９〜１５行）には、第２の電流供給部が流す電流（Ｉ１）は、第１の電流供給部が流す電流（Ｉ２）よりも大きいことが記載されている。
　
・まとめ
　したがって、請求項１〜２に係る発明は、引用文献２開示の半導体回路（４）に基づいて、引用文献１記載の発明並びに前記周知技術を適用することにより、当業者が容易に発明をすることができたものであるから、請求項１〜２に係る発明が進歩性を有する旨の出願人の主張は採用できない。」
　
　
第４　当審の判断
１．引用発明
（１）引用発明２
　原査定の拒絶の理由に引用された特開２００４−１２０１５２号公報（以下、「引用例２」という。）には、「半導体装置」について、図面とともに以下の各記載がある。
　
イ．「【０００１】
【発明の属する技術分野】
この発明は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などのスイッチングデバイスの駆動回路、及びその駆動回路を備える半導体装置に関する。」（２頁）
　
ロ．「【０００９】
【発明の実施の形態】
実施の形態．
図１は本発明の実施の形態に係る半導体装置６０の構成を示すブロック図である。図１に示すように、本実施の形態に係る半導体装置６０は、例えばそれぞれＩＧＢＴであるスイッチングデバイス４０，４２と、フリーホイールダイオード４１，４３と、スイッチングデバイス４０の駆動回路１と、スイッチングデバイス４２の駆動回路５０と、電源３４とを備えている。
【００１０】
スイッチングデバイス４０のコレクタは、高電位の電源電位３１と、フリーホイールダイオード４１のカソードとに接続されており、そのエミッタはフリーホイールダイオード４１のアノードに接続されている。また、スイッチングデバイス４２のエミッタは、低電位の電源電位３２と、フリーホイールダイオード４３のアノードとに接続されており、そのコレクタは、フリーホイールダイオード４３のカソードに接続されている。そして、スイッチングデバイス４０のエミッタと、スイッチングデバイス４２のコレクタとは、接続点ＣＯＮ１で互いに接続されている。なお、接続点ＣＯＮ１には図示しないモータなどの負荷が接続される。
【００１１】
このように、スイッチングデバイス４０，４２は互いにトーテムポール接続されて、電源電位３１，３２の間に介挿されている。
【００１２】
各電源電位３１，３２は半導体装置６０の外部から与えられる。電源電位３２は例えば接地電位であって、電源電位３２を基準とした際の電源電位３１の値は、例えば６００Ｖを示す。なお以後、電源電位３２を「接地電位３２」と呼ぶ。
【００１３】・・略・・
【００１４】
高電位側のスイッチングデバイス４０の駆動回路１は、Ｉ／Ｆ部２と、パルス発生部３と、制御部４とを備えている。Ｉ／Ｆ部２は、半導体装置６０の外部から入力される信号ＨＩＮを反転して、信号ＨＩＮＳとしてパルス発生部３に出力する。パルス発生部３は、信号ＨＩＮＳに基づいて信号ＯＮＳ，ＯＦＦＳを制御部４に出力する。
【００１５】
制御部４は、インバータ５〜９と、インターロック回路１０と、ＲＳフリップフロップ回路１１と、ｐＭＯＳトランジスタ１２と、ｎＭＯＳトランジスタ１３と、レベルシフト回路１４とを備えている。インバータ５，６は、それぞれ信号ＯＮＳ，ＯＦＦＳを反転して出力する。そして、レベルシフト回路１４は、インバータ５，６の出力をレベルシフトして、それぞれ信号ＯＮＲ、ＯＦＦＲとして出力する。
【００１６】
インターロック回路１０は、信号ＯＮＲ，ＯＦＦＲに基づいて信号Ｓ，Ｒを出力する。ＲＳフリップフロップ回路１１のセット入力には信号Ｓが入力され、リセット入力には信号Ｒが入力される。そして、ＲＳフリップフロップ回路１１の出力は、信号Ｑとしてインバータ９に入力される。
【００１７】
インバータ９は信号Ｑを反転して、ｐＭＯＳトランジスタ１２及びｎＭＯＳトランジスタ１３のそれぞれのゲートに出力する。ｐＭＯＳトランジスタ１２のドレインはｎＭＯＳトランジスタ１３のドレインと接続されている。そして、ｐＭＯＳトランジスタ１２のドレインの電位、言い換えればｎＭＯＳトランジスタ１３のドレインの電位は、信号ＨＯとして、スイッチングデバイス４０のゲートに与えられる。
【００１８】
電源３４の正電位出力は、ｐＭＯＳトランジスタ１２のソースと、レベルシフト回路１４とに接続されており、負電位出力は、ｎＭＯＳトランジスタ１３のソースと、接続点ＣＯＮ１と、レベルシフト回路１４とに接続されている。そして、電源３４の負電位出力の値を基準にした際のその正電位出力の値は、言い換えれば、接続点ＣＯＮ１の電位ＶＳを基準とした際の電源３４の正電位出力の値は、例えば＋１５Ｖである。
【００１９】
次に、レベルシフト回路１４の構成を詳細に説明する。図１に示すように、レベルシフト回路１４は、ｐＭＯＳトランジスタ１４ａ，１４ｉと、ｎＭＯＳトランジスタ１４ｂ，１４ｊと、高耐圧ｎＭＯＳトランジスタ１４ｃ，１４ｋと、抵抗１４ｆ，１４ｈ，１４ｎ，１４ｐと、ダイオード１４ｇ，１４ｏと、ＮＰＮバイポーラトランジスタ１４ｄ，１４ｅ，１４ｌ，１４ｍとを備えている。
【００２０】
ｐＭＯＳトランジスタ１４ａのソースは、電源電位３３と接続されており、ドレインは抵抗１４ｈの一端と接続されている。そして、抵抗１４ｈの他端は、ｎＭＯＳトランジスタ１４ｂのドレインと、高耐圧ｎＭＯＳトランジスタ１４ｃのゲートと、バイポーラトランジスタ１４ｄのコレクタと接続されている。また、ｐＭＯＳトランジスタ１４ａのゲートは、インバータ５の出力と、ｎＭＯＳトランジスタ１４ｂのゲートと接続されている。
【００２１】
ｎＭＯＳトランジスタ１４ｂのソースと、各バイポーラトランジスタ１４ｄ，１４ｅのエミッタとは、互いに接続されており、それぞれ接地電位３２に接続されている。また、各バイポーラトランジスタ１４ｄ，１４ｅのベースと、バイポーラトランジスタ１４ｅのコレクタと、高耐圧ｎＭＯＳトランジスタ１４ｃのソースとは互いに接続されており、高耐圧ｎＭＯＳトランジスタ１４ｃのドレインは、抵抗１４ｆの一端と、ダイオード１４ｇのカソードとに接続されている。そして、高耐圧ｎＭＯＳトランジスタ１４ｃのドレイン電位は、信号ＯＮＲとしてインバータ７に入力される。
【００２２】
ｐＭＯＳトランジスタ１４ｉのソースは、電源電位３３と接続されており、ドレインは抵抗１４ｐの一端と接続されている。そして、抵抗１４ｐの他端は、ｎＭＯＳトランジスタ１４ｊのドレインと、高耐圧ｎＭＯＳトランジスタ１４ｋのゲートと、バイポーラトランジスタ１４ｌのコレクタと接続されている。また、ｐＭＯＳトランジスタ１４ｉのゲートは、インバータ６の出力と、ｎＭＯＳトランジスタ１４ｊのゲートと接続されている。
【００２３】
ｎＭＯＳトランジスタ１４ｊのソースと、各バイポーラトランジスタ１４ｌ，１４ｍのエミッタとは互いに接続されており、それぞれ接地電位３２に接続されている。また、各バイポーラトランジスタ１４ｌ，１４ｍのベースと、バイポーラトランジスタ１４ｍのコレクタと、高耐圧ｎＭＯＳトランジスタ１４ｋのソースとは互いに接続されており、高耐圧ｎＭＯＳトランジスタ１４ｋのドレインは、抵抗１４ｎの一端と、ダイオード１４ｏのカソードとに接続されている。そして、高耐圧ｎＭＯＳトランジスタ１４ｋのドレイン電位は、信号ＯＦＦＲとしてインバータ８に入力される。なお、インバータ７〜９、インターロック回路１０及びＲＳフリップフロップ回路１１は、電源３４が出力する正電位と電位ＶＳとを電源として動作している。
【００２４】
ダイオード１４ｇ，１４ｏのアノードは互いに接続されており、それぞれ電源３４の負電位出力に接続されている。また、抵抗１４ｆ，１４ｎの他端は互いに接続されており、それぞれ電源３４の正電位出力に接続されている。
【００２５】
電源電位３３は半導体装置６０の外部から与えられ、接地電位３２を基準とした際の電源電位３３の値は例えば＋１５Ｖである。また、上述のＩ／Ｆ部２及びパルス発生部３にも、接地電位３２及び電源電位３３が与えられており、これらを電源として動作している。」（３〜５頁）
　
ハ．「【００２７】
次に、パルス発生部３の内部構成について詳細に説明する。図２はパルス発生部３の構成を示すブロック図である。図２に示すように、パルス発生部３は、ワンショットパルス発生回路３ａ〜３ｃと、インバータ３ｄ，３ｅと、遅延回路３ｆと、ＮＯＲ回路３ｇとを備えている。
【００２８】
Ｉ／Ｆ部２から入力された信号ＨＩＮＳは、ワンショットパルス発生回路３ａとインバータ３ｄに入力される。ワンショットパルス発生回路３ａは信号ＨＩＮＳに基づいて信号ＯＮＳを出力し、インバータ３ｄは、信号ＨＩＮＳを反転して出力する。ワンショットパルス発生回路３ｂはインバータ３ｄの出力に基づいて信号Ｐ３ｂを出力し、遅延回路３ｆはインバータ３ｄの出力を所定時間だけ遅延して出力する。ワンショットパルス発生回路３ｃは遅延回路３ｆの出力に基づいて信号Ｐ３ｃを出力し、ＮＯＲ回路３ｇは信号Ｐ３ｂと信号Ｐ３ｃとの否定論理和を演算して出力する。そして、インバータ３ｅはＮＯＲ回路３ｇの出力を反転して信号ＯＦＦＳとして出力する。
【００２９】〜【００３２】・・略・・
【００３３】
上述のような回路構成を成すパルス発生部３は、具体的には図６に示すような動作を行う。図６に示すように、信号ＨＩＮＳがＨｉｇｈレベルからＬｏｗレベルに遷移すると、パルス発生部３は、信号ＯＮＳとしてオン伝達パルス信号ｐｏｎを出力する。そして、信号ＨＩＮＳがＬｏｗレベルからＨｉｇｈレベルに遷移すると、パルス発生部３は、信号ＯＦＦＳとしてパルス信号ｐｏｆｆ１を出力する。更に、パルス信号ｐｏｆｆ１の出力から時間ｐｔｄ１経過後に、パルス信号ｐｏｆｆ１と同じ信号ＨＩＮＳの立ち上がりエッジに基づいて、言い換えれば、パルス信号ｐｏｆｆ１の出力が基づいている信号ＨＩＮＳの立ち上がりエッジに基づいて、パルス信号ｐｏｆｆ２を出力する。
【００３４】
このように、パルス発生部３は、信号ＨＩＮＳの立ち下がりエッジに基づいてオン伝達パルス信号ｐｏｎを出力し、その立ち上がりエッジに基づいてパルス信号ｐｏｆｆ１，ｐｏｆｆ２を出力している。そして、信号ＨＩＮＳが信号ＨＩＮの反転信号であるということを考えると、パルス発生部３は、半導体装置６０の外部からの信号ＨＩＮの立ち上がりエッジに基づいてオン伝達パルス信号ｐｏｎを出力し、その立ち下りエッジに基づいてパルス信号ｐｏｆｆ１，ｐｏｆｆ２を出力していると言える。なお時間ｐｔｄ１は、遅延回路３ｆでの遅延時間でほぼ決定される。また以後、パルス信号ｐｏｆｆ１，ｐｏｆｆ２の両方をあわせて、「オフ伝達パルス信号ｐｏｆｆ」と呼ぶ場合がある。」（５〜７頁）
　
ニ．「【００４２】
まず、スイッチングデバイス４０をオフからオンに遷移させる場合、図８に示すように、半導体装置６０の外部からの信号ＨＩＮがＬｏｗレベルからＨｉレベルに遷移する。信号ＨＩＮがＬｏｗからＨｉｇｈに遷移すると、パルス発生部３からは信号ＯＮＳとしてオン伝達パルス信号ｐｏｎが出力される。なお、信号ＯＦＦＳはＬｏｗレベルのままである。
【００４３】
パルス発生部３から信号ＯＮＳとしてオン伝達パルス信号ｐｏｎが出力されると、レベルシフト回路１４のｐＭＯＳトランジスタ１４ａがオフからオンに遷移し、ｎＭＯＳトランジスタ１４ｂはオンからオフに遷移する。続いて高耐圧ｎＭＯＳトランジスタ１４ｃがオフからオンに遷移して、各バイポーラトランジスタ１４ｄ，１４ｅがオフからオンに遷移する。これによって、抵抗１４ｆに電流が流れ、そこで電圧降下を生じる。その結果、信号ＯＮＲがＨｉｇｈレベルからＬｏｗレベルに遷移し、信号ＯＮＩＮがＬｏｗレベルからＨｉｇｈレベルに遷移する。なお、抵抗１４ｆで電圧降下が発生した際に、信号ＯＮＲのＬｏｗレベルの電位が接続点ＣＯＮ１の電位ＶＳ以下にならないように、ダイオード１４ｇによって、その電位をクランプしている。
【００４４】
一方、パルス発生部３からの信号ＯＦＦＳはＬｏｗレベルであるため、レベルシフト回路１４のｐＭＯＳトランジスタ１４ｉがオンせず、ｎＭＯＳトランジスタ１４ｊはオンのままである。従って、抵抗１４ｎでは電圧降下が発生せずに、信号ＯＦＦＩＮはＬｏｗレベルのままである。
【００４５】
インターロック回路１０に、Ｈｉｇｈレベルの信号ＯＮＩＮとＬｏｗレベルの信号ＯＦＦＩＮが入力されると、信号ＳはＬｏｗレベルからＨｉｇｈレベルに遷移する。なお、信号ＲはＬｏｗレベルのままである。そして、Ｈｉｇｈレベルの信号ＳとＬｏｗレベルの信号ＲとがＲＳフリップフロップ回路１１に入力されると、信号ＱはＬｏｗレベルからＨｉｇｈレベルに遷移する。これにより、制御部４の出力段にあるｐＭＯＳトランジスタ１２がオフからオンに遷移し、ｎＭＯＳトランジスタ１３がオンからオフに遷移して、信号ＨＯがＬｏｗレベルからＨｉｇｈレベルに遷移する。その結果、パルス発生部３のオン伝達パルス信号ｐｏｎに基づいて、高電位側のスイッチングデバイス４０にオン信号、つまり本実施の形態ではＨｉｇｈレベルの信号が出力され、スイッチングデバイス４０が導通し、負荷に電力が供給される。なおこのとき、低電位側のスイッチングデバイス４２の駆動回路５０はＬｏｗレベルを出力しているため、スイッチングデバイス４０，４２が同時に導通することはない。」（８頁）
　
ホ．「【００５７】
その後、スイッチングデバイス４０をオンからオフに遷移させるために、図８に示すように、半導体装置６０の外部からの信号ＨＩＮがＨｉｇｈレベルからＬｏｗベルに遷移すると、パルス発生部３からは信号ＯＦＦＳとしてオフ伝達パルス信号ｐｏｆｆが出力される。具体的には、まずパルス信号ｐｏｆｆ１が出力され、次にパルス信号ｐｏｆｆ２が出力される。なお、信号ＯＮＳはＬｏｗレベルのままである。
【００５８】
パルス発生部３からパルス信号ｐｏｆｆ１が出力されると、レベルシフト回路１４のｐＭＯＳトランジスタ１４ｉはオフからオンに、ｎＭＯＳトランジスタ１４ｊはオンからオフに遷移する。続いて高耐圧ｎＭＯＳトランジスタ１４ｋ、各バイポーラトランジスタ１４ｌ，１４ｍが順次オフからオンに遷移する。これによって、抵抗１４ｎに電流が流れ、そこで電圧降下を生じる。その結果、信号ＯＦＦＲがＨｉｇｈレベルからＬｏｗレベルに遷移し、信号ＯＦＦＩＮがＬｏｗレベルからＨｉｇｈレベルに遷移する。なお、抵抗１４ｎで電圧降下が発生した際に、信号ＯＦＦＲのＬｏｗレベルの電位が接続点ＣＯＮ１の電位ＶＳ以下にならないように、ダイオード１４ｏによって、その電位をクランプしている。
【００５９】
一方、パルス発生部３からの信号ＯＮＳはＬｏｗレベルであるため、抵抗１４ｆでは電圧降下が発生せずに、信号ＯＮＩＮはＬｏｗレベルのままである。
【００６０】
インターロック回路１０に、Ｌｏｗレベルの信号ＯＮＩＮとＨｉｇｈレベルの信号ＯＦＦＩＮが入力されると、信号ＳはＬｏｗレベルのままで、信号ＲはＬｏｗレベルからＨｉｇｈレベルに遷移する。そして、Ｌｏｗレベルの信号ＳとＨｉｇｈレベルの信号ＲとがＲＳフリップフロップ回路１１に入力されると、信号ＱはＨｉｇｈレベルからＬｏｗレベルに遷移する。これにより、制御部４の出力段にあるｐＭＯＳトランジスタ１２がオンからオフに遷移し、ｎＭＯＳトランジスタ１３がオフからオンに遷移して、信号ＨＯがＨｉｇｈレベルからＬｏｗレベルに遷移する。その結果、パルス発生部３のパルス信号ｐｏｆｆ１に基づいて、高電位側のスイッチングデバイス４０にオフ信号、つまり本実施の形態ではＬｏｗレベルの信号が出力され、スイッチングデバイス４０が非導通となる。」（１０頁）
　
　上記引用例２の記載及び図面（特に、図１，２，６参照。）ならびにこの分野における技術常識をを考慮すると、
　
・上記引用例２において、図１及び関連する上記摘記事項ロ．及びニ．によれば接続点ＣＯＮ１の電圧は、スイッチングデバイス４０がオンすることによって電源電位３３（例えば１５Ｖ）を越え、電源電位３１（例えば６００Ｖ）に近い電位となることは明らかである。そして、このスイッチングデバイス４０のオン／オフ制御は、【００２５】の「上述のＩ／Ｆ部２及びパルス発生部３にも、接地電位３２及び電源電位３３が与えられており、これらを電源として動作している。」という記載を参酌すれば、低電圧の電源電位３３側からの信号ＨＩＮＳによって行われているといえる。
　
・上記摘記事項ハ．によれば、入力された信号ＨＩＮＳがＨｉｇｈレベルからＬｏｗレベルに遷移すると、パルス発生部３は、信号ＯＮＳとしてオン伝達パルス信号ｐｏｎを出力する。ここで信号ＯＮＳはワンショットパルス発生回路３ａの出力であるからワンショットのパルスであり、その幅は図６などから見ても明らかに、信号ＨＩＮＳがＬｏｗレベルになっている期間よりも短いものである。
　
・上記摘記事項ロ．【００２０】、ニ．【００４３】の記載によれば、前記ワンショットのパルスである信号ＯＮＳによりｐＭＯＳトランジスタ１４ａがオンし、抵抗１４ｈを介して高耐圧ｎＭＯＳトランジスタ１４ｃのゲートとバイポーラトランジスタ１４ｄのコレクタとの接続点に電流が供給される。したがって、ｐＭＯＳトランジスタ１４ａと抵抗１４ｈからなる構成は、ワンショットのパルスである信号ＯＮＳにしたがって高耐圧ｎＭＯＳトランジスタ１４ｃのゲートとバイポーラトランジスタ１４ｄのコレクタとの接続点に電流を供給する構成といえる。
　
・図１や上記摘記事項ロ．【００２０】【００２１】、ニ．【００４３】によれば、高耐圧ｎＭＯＳトランジスタ１４ｃ及びバイポーラトランジスタ１４ｄ，１４ｅからなる構成はカレントミラー回路を構成していることは当業者にとって明らかであり、そうすると高耐圧ｎＭＯＳトランジスタ１４ｃのゲートとバイポーラトランジスタ１４ｄのコレクタとの接続点に流れる電流に応じた電流が、高耐圧ｎＭＯＳトランジスタ１４ｃのドレインと抵抗１４ｆの接続点に流れることになる。
　
・上記摘記事項ロ．【００２０】【００２４】、ニ．【００４３】の記載によれば、抵抗１４ｆは、電源３４の正電位出力と、高耐圧ｎＭＯＳトランジスタ１４ｃのドレインと抵抗１４ｆの接続点との間に結合されており、高耐圧ｎＭＯＳトランジスタ１４ｃのドレインと抵抗１４ｆの接続点に流れる電流が流れ、これに応じた電圧降下が生じるものである。
　
・上記摘記事項ニ．及び図１によれば、抵抗１４ｆに生じる電圧降下の結果である信号ＯＮＲが、インバータ７，インターロック回路１０、ＲＳフリップフロップ１１、ｐＭＯＳトランジスタ１２、及びｎＭＯＳトランジスタ１３による構成を経て、スイッチングデバイス４０をオンさせている。
　
・上記摘記事項ロ．【００２０】〜【００２１】及び図１の記載によれば、高耐圧ｎＭＯＳトランジスタ１４ｃのドレインと抵抗１４ｆの接続点に電流を流す、高耐圧ｎＭＯＳトランジスタ１４ｃ及びバイポーラトランジスタ１４ｄ，１４ｅからなる構成の接続関係を含めた構成は以下のとおりと言える。
　高耐圧ｎＭＯＳトランジスタ１４ｃのゲートとバイポーラトランジスタ１４ｄのコレクタとの接続点にゲートが接続され、高耐圧ｎＭＯＳトランジスタ１４ｃのゲートとバイポーラトランジスタ１４ｄのコレクタとの前記接続点の電圧に応じて、高耐圧ｎＭＯＳトランジスタ１４ｃのドレインと抵抗１４ｆの接続点から電流を流す高耐圧ｎＭＯＳトランジスタ１４ｃと
　高耐圧ｎＭＯＳトランジスタ１４ｃのゲートとバイポーラトランジスタ１４ｄのコレクタとの接続点と、接地電位３２との間に接続されるバイポーラトランジスタ１４ｄと、
　高耐圧ｎＭＯＳトランジスタ１４ｃと接地電位３２との間に接続され、そのベースがバイポーラトランジスタ１４ｄのベースに接続され、かつ高耐圧ｎＭＯＳトランジスタ１４ｃからの電流を受けるバイポーラトランジスタ１４ｅとを備えている。
　
　したがって、引用例２には以下の発明（以下、「引用発明２」という。）が記載されているものと認められる。
　
（引用発明２）
「　接続点ＣＯＮ１を低電圧の電源電位３３よりも高い電圧に駆動するスイッチングデバイス４０のオン／オフ制御は低電圧の電源電位３３側からの信号ＨＩＮＳによって行われている半導体装置であって、
　前記信号ＨＩＮＳがＨｉｇｈレベルからＬｏｗレベルに遷移すると、前記信号ＨＩＮＳがＬｏｗレベルになっている期間よりも短いワンショットのパルス信号である信号ＯＮＳを生成するパルス発生部３と、
　前記ワンショットのパルス信号である前記信号ＯＮＳにしたがって、高耐圧ｎＭＯＳトランジスタ１４ｃのゲートとバイポーラトランジスタ１４ｄのコレクタとの接続点に電流を供給するｐＭＯＳトランジスタ１４ａと抵抗１４ｈからなる構成と、
　高耐圧ｎＭＯＳトランジスタ１４ｃのゲートとバイポーラトランジスタ１４ｄのコレクタとの接続点に流れる電流に応じた電流を、高耐圧ｎＭＯＳトランジスタ１４ｃのドレインと抵抗１４ｆの接続点に流す、高耐圧ｎＭＯＳトランジスタ１４ｃ及びバイポーラトランジスタ１４ｄ，１４ｅからなる構成と、
　電源３４の正電位出力と、高耐圧ｎＭＯＳトランジスタ１４ｃのドレインと抵抗１４ｆの接続点との間に結合されており、高耐圧ｎＭＯＳトランジスタ１４ｃのドレインと抵抗１４ｆの接続点に流れる電流が流れ、これに応じた電圧降下を生じる抵抗１４ｆと、
　抵抗１４ｆの出力である信号ＯＮＲによってスイッチングデバイス４０をオンさせる、インバータ７、インターロック回路１０、ＲＳフリップフロップ１１、ｐＭＯＳトランジスタ１２、及びｎＭＯＳトランジスタ１３によりなる構成とを備え、
　高耐圧ｎＭＯＳトランジスタ１４ｃ及びバイポーラトランジスタ１４ｄ，１４ｅからなる構成は、
　高耐圧ｎＭＯＳトランジスタ１４ｃのゲートとバイポーラトランジスタ１４ｄのコレクタとの接続点にゲートが接続され、高耐圧ｎＭＯＳトランジスタ１４ｃのゲートとバイポーラトランジスタ１４ｄのコレクタとの前記接続点の電圧に応じて、高耐圧ｎＭＯＳトランジスタ１４ｃのドレインと抵抗１４ｆの接続点から電流をオンオフに応じて流す高耐圧ｎＭＯＳトランジスタ１４ｃと
　高耐圧ｎＭＯＳトランジスタ１４ｃのゲートとバイポーラトランジスタ１４ｄのコレクタとの接続点と、接地電位３２との間に接続されるバイポーラトランジスタ１４ｄと、
　高耐圧ｎＭＯＳトランジスタ１４ｃと接地電位３２との間に接続され、そのベースがバイポーラトランジスタ１４ｄのベースに接続され、かつ高耐圧ｎＭＯＳトランジスタ１４ｃからの電流を受けるバイポーラトランジスタ１４ｅとを備えた、半導体装置。」
　
　
（２）引用発明１
　原査定の拒絶の理由に引用された特開平３−２１１１４号公報（以下、「引用例１」という。）には、「半導体素子の駆動方法」について、図面とともに以下の各記載がある。
　
ヘ．「［産業上の利用分野］
　本発明は、パワー半導体装置に係り、特に、制御回路と高耐電圧大電流の出力段素子を集積化したパワーＩＣに用いて好適なレベルシフト回路と半導体素子の駆動方法に関する。」（３頁右上欄１１〜１５行）
　
ト．「制御回路１５は、その構成の一例を第６図に示すように、インバータ１６−１，１６−２、抵抗１７、コンデンサ１８、およびＮＡＮＤ回路１９により構成される。この制御回路１５は、駆動信号６の入力に応じて、パルス幅の異なる２つの信号２０及び２１を発生させるものである。
　この内、信号２０は、駆動信号６がハイレベルになると、その時点でローレベルに反転し、前述した他の実施例におけると同一の期間ｔ１の経過後ハイレベルに復帰するパルス信号である。なお、パルス幅ｔ１は、抵抗ｌ７とコンデンサｌ８とにより決まる時定数で決定される。また、信号２ｌは、そのパルス幅が駆動信号６と同一で、駆動信号６を反転したローレベルの信号である。」（７頁右下欄１９行〜８頁左上欄１２行）
　
チ．「（３）式において、期間ｔ２は、期間ｔ１の終了から駆動信号６の終了までの期間を示す。この（３）式からも理解できるように、電流Ｉ１に比較して電流Ｉ２を十分小さい値に選べば、前述した本発明の第３の実施例も、前述の第１第２の実施例で述べたように、ＭＯＳＦＥＴ４−１に発生する電圧電流時間積、すなわち、ＭＯＳＦＥＴ４−１に発生する損失を低減することができる。」（８頁左下欄８〜１５行）
　
「第７図は、電流Ｉ２をオン、オフ制御可能とした本発明の第４の実施例の構成を示す回路図である。第７図において、１ｌ−１、１１−２はＰチャンネルＭＯＳＦＥＴ、１２−１１、２−２は抵抗、２２はツエナーダイオードの直列接続体であり、他の符号は第５図の場合と同一である。
　第７図に示す本発明の第４の実施例は、ＭＯＳＦＥＴ４−２のドレイン端子と電圧Ｖｃｃを有する電圧源９の正極との間に、ＰチャンネルＭＯＳＦＥＴ１１−１と抵抗１２−１との直列回路と、ＰチャンネルＭＯＳＦＥＴ１１−２と抵抗１２−２との直列回路とを並列に設けて構成されている。そして、ＭＯＳＦＥＴ１１−１は、第６図に示すと同様に構成された制御回路からの信号２０か印加されてオンとなったときに、電流Ｉ１を流し、ＭＯＳＦＥＴ１１−２は、同様に信号２１が印加されてオンとなったときに、電流Ｉ２を流すものである。」（８頁右下欄１１行〜９頁左上欄８行）
　
　上記引用例１の記載及び図面ならびにこの分野における技術常識を総合すると、引用例１には以下の発明（以下、「引用発明１」という。）が記載されているものと認められる。
　
（引用発明１）
「レベルシフト回路を用いて高耐電圧大電流の出力段素子を駆動する技術であって、
　駆動信号（入力信号）入力に応じて、駆動信号のパルス幅より短い期間ｔ１の幅を持つ電流Ｉ１（ワンショットパルス）と、駆動信号（入力信号）入力に応じた電流Ｉ２の両方の電流をレベルシフト回路のカレントミラー回路に供給し、これにより出力段素子を駆動する技術。」
　
２．対比・判断
　本願の請求項１に係る発明（以下、「本願発明」という。）を引用発明２と対比すると、
　
・引用発明２の「接続点ＣＯＮ１」「低電圧の電源電位３３」「スイッチングデバイス４０」「信号ＨＩＮＳ」「半導体装置」「Ｌｏｗレベル」「信号ＨＩＮＳがＬｏｗレベルになっている期間」「ワンショットのパルス信号である信号ＯＮＳ」「パルス発生部３」が、本願発明の「出力ノード」「低電圧側の電圧」「半導体スイッチングトランジスタ」「入力信号」「半導体回路」「第１の状態」「入力信号の第１の論理状態の期間」「ワンショットのパルス信号」「ワンショットパルス発生回路」にそれぞれ相当する。
　
・引用発明２の「高耐圧ｎＭＯＳトランジスタ１４ｃのゲートとバイポーラトランジスタ１４ｄのコレクタとの接続点」「ｐＭＯＳトランジスタ１４ａと抵抗１４ｈからなる構成」「高耐圧ｎＭＯＳトランジスタ１４ｃのドレインと抵抗１４ｆの接続点」「高耐圧ｎＭＯＳトランジスタ１４ｃ及びバイポーラトランジスタ１４ｄ，１４ｅからなる構成」「電源３４の正電位出力」が、本願発明の「第１の内部ノード」「第２の電流供給部」「第２の内部ノード」「シフト電流生成回路」「高電位側基準電源」にそれぞれ相当する。
　
・引用発明２の「抵抗１４ｆ」は電圧降下によって電流を電圧に変え、電流を検出していると言えるから本願発明の「電流検出手段」に相当する。
　
・引用発明２の「インバータ７、インターロック回路１０、ＲＳフリップフロップ１１、ｐＭＯＳトランジスタ１２、及びｎＭＯＳトランジスタ１３によりなる構成」は、抵抗１４ｆに生じる電圧信号に従って、スイッチングデバイス４０を選択的にオンしていると言えるから、本願発明の「スイッチ駆動回路」に対応する。
　
　したがって、本願発明と引用発明２とは以下の点で一致ないし相違する。
　
（一致点）
「　出力ノードを低電圧側の電圧よりも高い電圧レベルに駆動する半導体スイッチングトランジスタのオンおよびオフを前記低電圧側からの入力信号に従って制御する半導体回路であって、
　前記入力信号の第１の状態への遷移に応答して前記第１の入力信号の第１の論理状態の期間よりも短いパルス幅のワンショットのパルス信号を生成するワンショットパルス発生回路、
　前記ワンショットパルス信号に従って前記第１の内部ノードに電流を供給する第２の電流供給部、
　前記第１の内部ノードに流れる電流に応じた電流を第２の内部ノードに流すシフト電流生成回路、
　高電位側基準電源と前記第２の内部ノードの間に結合され、前記第２の内部ノードを流れる電流に応じたレベルの電圧信号を生成する電流検出手段、および
　前記電流検出手段の出力信号に従って前記半導体スイッチングトランジスタを選択的にオン状態に設定するスイッチ駆動回路を備え、
　前記シフト電流生成回路は、
　前記第１の内部ノードにゲートが結合され、前記第１の内部ノードの電圧に応じて前記第２の内部ノードから電流を選択的に流す絶縁ゲート型電界効果トランジスタと、
　前記第１の内部ノードと共通電源との間に接続される第１のバイポーラトランジスタと、
　前記絶縁ゲート型電界効果トランジスタと前記共通電源との間に接続されかつそのベースが前記第１のバイポーラトランジスタのベースに接続されかつ前記絶縁ゲート型電界効果トランジスタからの電流を受ける第２のバイポーラトランジスタとを備える、半導体回路。」
　
（相違点１）
　本願発明は「前記入力信号に従って第１の内部ノードに電流を供給する第１の電流供給部」を有するのに対して、引用発明２はこれを有さない点。
　
（相違点２）
　本願発明は、電流検出手段の構成が「ｎを１よりも大きな実数として、ミラー比がｎ：１のミラー電流を生成するカレントミラー回路と、前記カレントミラー回路のミラー電流を電圧信号に変換する抵抗素子とを備え、前記第２の内部ノードを流れる電流の１／ｎ倍の電流に応じた電圧が前記電圧信号として生成され、前記カレントミラー回路は、マスタとして動作して前記第２の内部ノードに電流を供給するマスタトランジスタと、スレーブとして動作して前記ミラー電流を前記抵抗素子に供給するスレーブトランジスタとを備え、前記抵抗素子は前記カレントミラー回路と前記出力ノードとの間に結合される」ものであるのに対して、引用発明２は「抵抗１４ｆ」のみで構成されている点。
　
　上記相違点１について検討する。
　上述のように、引用発明１には、レベルシフト回路を用いて高耐電圧大電流の出力段素子を駆動する技術であって、駆動信号（入力信号）入力に応じて、駆動信号のパルス幅より短い期間ｔ１の幅を持つ電流Ｉ１（ワンショットパルス）と、駆動信号（入力信号）入力に応じた電流Ｉ２の両方の電流をレベルシフト回路のカレントミラー回路に供給し、これにより出力段素子を駆動する技術について記載されている。これは、レベルシフト回路側から電流を供給している期間、出力段素子をオンする構成を前提として、出力段素子がオンする期間に応じた時間幅を有する電流Ｉ２を供給しているものである。
　これに対して引用発明２では、ワンショットのパルス信号である信号ＯＮＳにしたがってスイッチングデバイス４０をオンしているが、これはスイッチングデバイス４０の駆動回路にＲＳフリップフロップを有し、スイッチングデバイス４０のオンオフを、別々のワンショットのパルス信号をＲＳフリップフロップのセット入力とリセット入力に加えることにより行っているものである。そうすると、このスイッチングデバイス４０をオンするためのワンショットのパルス信号である信号ＯＮＳに加えて、引用発明１のように入力信号に従った電流を供給する構成を追加しようと発想することはないものであり、引用発明１の引用発明２への適用には、正常な動作を行う上で、むしろ阻害要因があるということができる。
　したがって、引用発明２に引用発明１の技術を適用することはできず、相違点１は当業者が容易に発明をすることができたものとは言えない。
　なお、上記「第３　原査定の理由の概要」において引用されている、特開２００２−３０００１８号公報、特開２００１−３５８５６７号公報、及び特開平１０−２３３６６１号公報は、相違点２の判断に使われたものであって、その内容を見ても相違点１の進歩性を否定するような記述はないから、これらに基づいて相違点１が容易になし得たということもできない。
　
　したがって、本願発明の相違点１に係る構成は当業者が引用発明１、２に基いて容易に想到し得たものではないから、本願発明は特許法第２９条第２項に該当するということはできない。
　
　次に本願請求項１を引用する請求項２に記載された発明について検討する。
　請求項２に係る発明は、請求項２が引用する請求項１に係る発明が、上記検討のように進歩性を有するものであるから、その構成をさらに特定する請求項２に係る発明についても、同様の理由により当業者が引用発明１、２に基いて容易に想到し得たものということはできない。
　
　
第４　むすび
　以上のとおり、本願は、原査定の拒絶理由を検討しても、その理由によって拒絶すべきものとすることはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。