【事件の表示】
　平成　７年特許願第１８００１７号「容量負荷を駆動するＣＭＯＳドライバ回路及び低−高電圧ＣＭＯＳドライバ回路」拒絶査定に対する審判事件［平成　８年　４月３０日出願公開、特開平　８−１１１６３７］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は平成７年７月１７日（パリ条約による優先権主張１９９４年７月２０日、米国）の出願であって、その請求項１〜２１に係る発明は、平成１１年２月２３日付け手続補正書により補正された明細書及び図面の記載からみて、特許請求の範囲請求項１〜２１の各請求項に記載されたとおりのものと認められるところ、その請求項１に係る発明（以下、「本願発明」という。）は、次のとおりである。
　「第１の電圧レベルの電源と第２の電圧レベルの電源の間に結合されるＰＭＯＳトランジスタおよびＮＭＯＳトランジスタを有し、第１の電圧レベルと第２の電圧レベルの間で振れる出力信号を提供するＣＭＯＳ出力段と、
　第１の電圧レベルと、第２の電圧レベルより低い第３の電圧レベルとの間で振れる入力信号を受けるために結合され、入力信号を基にして独立した少なくとも第１の制御信号及び第２の制御信号を発生するラッチを含み、第１の制御信号はＣＭＯＳ出力段の１つのトランジスタを起動する入力段と、
　入力段と出力段の間に結合され、入力段から第２の制御信号を受け、第２の制御信号を用いて第２の電圧レベルの起動信号を発生する中間電圧変換段と、
　を備え、入力段、ＣＭＯＳ出力段、および中間電圧変換段を同時に起動することによって、入力段がＣＭＯＳ出力段の１つのトランジスタを起動する時刻とは異なる時刻に起動信号がＣＭＯＳ出力段の他のトランジスタを起動させてＣＭＯＳ出力段における交差電流を最小にする容量負荷を駆動するＣＭＯＳドライバ回路。」
２．引用文献
　これに対して、原査定の拒絶の理由に引用された特開昭６２−２１６４１６号公報（昭和６２年９月２４日出願公開。以下、「引用文献１」という。）には、「エレクトロルミネッセントディスプレイ（ＥＬＤ）、プラズマディスプレイ（ＰＤＰ）・・・等のドライバ回路」（第１頁右下欄第１４〜１７行）に関した発明であって、「信号に基いて第１の制御信号ＳＡおよび第２の制御信号ＳＢを出力するタイミング制御回路、第１の制御信号により動作するスイッチング回路を有し、第１の制御信号に応答して第３の制御信号ＳＣを出力する電圧レベル変換回路、および、該電圧レベル変換回路からの第３の制御信号により動作する第１のスイッチング回路３１および、第２の制御信号に応答し、前記第１のスイッチング回路と相補的に動作するように構成された第２のスイッチング回路３２を有する相補形出力回路を具備する」（第２頁左下欄第１〜１１行、第１図）出力回路が記載されている。さらに具体的には、「レベル変換回路2’は、高電圧ＶＨ・・・が・・・図示の如く接続されている」（第３頁左下欄第２０〜同頁左上欄第３行、第３図）、「相補形出力回路・・・は、高電圧ＶＨが印加され高電圧出力信号ＳＣの「低」レベルに応答してオンする・・・ｐチャンネルトランジスタ３１’と第２の制御信号ＳＢの高レベルに応答してオンする・・・ｎチャンネルトランジスタ３２’とが接続されている」（第３頁右上欄第１３〜１８行、第３図）と記載されている。また図面の記号から、接地部（斜線部）があることも、ｐチャンネルトランジスタ３１’がＰＭＯＳトランジスタ、ｎチャンネルトランジスタ３２’がＮＭＯＳトランジスタであることも、第３の制御信号ＳＣがほぼ高電圧ＶＨの起動信号を発生することも明らかである。そして、前記出力回路の動作を示すタイミング図が、第２図に示されているが、「第１のスイッチング回路３１は第２のスイッチング回路３２とは、相補的にオン・オフ・・・第１の制御信号ＳＡ、すなわち第３の信号ＳＣと第２の制御信号ＳＢとはオン時にタイミング差があるので、第１のスイッチング回路３１と第２のスイッチング回路３２が同時に動作することはない。従って、・・・過渡電流が流れることがなくなる」（第２頁右下欄第９〜１７行、第２図（ｂ）（ｃ）（ｆ））と記載されている。
　また、同じく原査定の拒絶の理由に引用された特開平１−２０２９１７号公報（この公報は、平成１年８月１５日出願公開であるが、第１、３、５図の各図面については、手続補正がなされ、その補正図面は、平成６年４月８日に公開されている。この手続補正された前記公報を、以下、「引用文献２」という。）には、「第５図に示す様に入力信号１とその反転信号を、２つのＮＯＲ回路２２により構成されたセット・リセット式フリップフロップに入力し、トランジスタ９および１０のオン，オフを制御する信号をオーバーラップのない信号に変換することにより、トランジスタ９および１０のスイッチング時に発生する貫通電流を抑制」（第１頁右欄第１０〜１６行）する回路が記載されている。また、第５図によれば、さらに具体的に、トランジスタ９および１０が電源１００と電源１０１の間に結合されるＰＭＯＳトランジスタおよびＮＭＯＳトランジスタであって、ＣＭＯＳ構成であり、また入力信号端子１と一方のＮＯＲ回路２２の間にはインバータ２０が接続されており、また前記トランジスタ９とトランジスタ１０の接続点から出力信号端子２６方向に、付加容量１１が接続されている。そして、この回路の動作を示すタイミング波形図が、第６図に示されているが、そこには、トランジスタ９および１０のオン，オフを制御する信号をオーバーラップのない信号とする様子が、描かれている（信号２４、信号２５）。
３．対比
　そこで、本願発明と引用文献１記載の回路（以下、「引用発明」という。）を対比検討してみる。
　引用文献１記載の接地部は本願発明における「第１の電圧レベルの電源」に、引用文献１記載の「高電圧ＶＨ」は本願発明における「第２の電圧レベルの電源」に、引用文献１記載の「ｐチャンネルトランジスタ３１’」は本願発明における「ＰＭＯＳトランジスタ」に、同じく「ｎチャンネルトランジスタ３２’」は「ＮＭＯＳトランジスタ」にそれぞれ相当する。また、引用文献1記載の「（電圧）レベル変換回路２」、「相補形出力回路３」、「タイミング制御回路１」、「第２の制御信号ＳＢ」、「第１の制御信号ＳＡ」、「第３の制御信号ＳＣ」は、それぞれ本願発明における「中間電圧変換段」、「（ＣＭＯＳ）出力段」、「入力段」、「第１の制御信号」、「第２の制御信号」、「第２の電圧レベルの起動信号」と同様の機能を有するものである。また、「入力信号ＩＮ」の振れは、「高電圧ＶＨ」より低いことは自明である。そして、第２図に示される動作タイミング図及び上記摘記した「第１のスイッチング回路３１・・・過渡電流が流れることがなくなる」との記載によれば、タイミング制御回路１が相補形出力回路３の１つのトランジスタを起動する時刻とは異なる時刻に起動信号が相補形出力回路３の他のトランジスタを起動させて相補形出力回路３における交差電流を最小にしている。また、「エレクトロルミネッセントディスプレイ（ＥＬＰ）、プラズマディスプレイ（ＰＤＰ）」は、ドライバ回路からみて、いわゆる容量負荷である。
　したがって、両者は、「第１の電圧レベルの電源と第２の電圧レベルの電源の間に結合されるＰＭＯＳトランジスタおよびＮＭＯＳトランジスタを有し、第１の電圧レベルと第２の電圧レベルの間で振れる出力信号を提供するＣＭＯＳ出力段と、
　第１の電圧レベルと、第２の電圧レベルより低い第３の電圧レベルとの間で振れる入力信号を受けるために結合され、入力信号を基にして独立した少なくとも第１の制御信号及び第２の制御信号を発生する回路を含み、第１の制御信号はＣＭＯＳ出力段の１つのトランジスタを起動する入力段と、
　入力段と出力段の間に結合され、入力段から第２の制御信号を受け、第２の制御信号を用いて第２の電圧レベルの起動信号を発生する中間電圧変換段と、
　を備え、入力段がＣＭＯＳ出力段の１つのトランジスタを起動する時刻とは異なる時刻に起動信号がＣＭＯＳ出力段の他のトランジスタを起動させてＣＭＯＳ出力段における交差電流を最小にする容量負荷を駆動するＣＭＯＳドライバ回路。」
である点で一致し、以下の点で相違する。
（１）本願発明では、入力段における「第１の電圧レベルと、第２の電圧レベルより低い第３の電圧レベルとの間で振れる入力信号を受けるために結合され、入力信号を基にして独立した少なくとも第１の制御信号及び第２の制御信号を発生する」回路として、「ラッチ」を用いているのに対し、引用文献１には、引用発明に関して、ラッチを用いることは記載されていない。
（２）本願発明では、「入力段、ＣＭＯＳ出力段、および中間電圧変換段を同時に起動」しているのに対し、引用文献１には、引用発明に関して、このことは明記されていない。
４．当審の判断
・相違点（１）について
　引用文献２記載の回路中の「トランジスタ９」と「トランジスタ１０」は、第５図から明らかなように、「電源１００」と「電源１０１」の間に結合されており、これらが「電源１００」の電圧レベルと「電源１０１」の電圧レベルの間で振れる出力信号を提供するＣＭＯＳ出力段を構成していることも、上記摘記事項から、明らかである。また、「セット・リセット式フリップフロップ」がラッチであることは明らかであり、係る部位からは、入力信号を基にして独立した２つの制御信号を発生しており、その一方が、「トランジスタ１０」を起動している。また、「トランジスタ９および１０のオン，オフを制御する信号をオーバーラップのない信号に変換すること」の意味は、トランジスタ９および１０の内の一方を起動する時刻とは異なる時刻に起動信号が他のトランジスタを起動させていることとほぼ同じ内容である。そして、引用文献１記載の「過渡電流」、引用文献２記載の「貫通電流」、本願発明中の「交差電流」は、技術的にほぼ同義であるし、「抑制」するということは、小さくすることである。
　以上のことからして、引用文献２記載の回路中には、中間電圧変換段はないものの、その点を除けば、引用発明と同類の技術であって、しかも「入力信号を受けるために結合され、入力信号を基にして独立した少なくとも第１の制御信号及び第２の制御信号を発生する」回路としての「ラッチ」を用いる技術が記載されている。また、この「ラッチ」を用いる技術が、交差電流を小さくするという作用効果を奏することも、上記したとおりである。したがって、相違点（１）は、引用発明中の「入力信号を受けるために結合され、入力信号を基にして独立した少なくとも第１の制御信号及び第２の制御信号を発生する」回路として、引用文献２記載の「ラッチ」を用いる技術を、単に転用したものにすぎないから、当業者であれば、容易に想到しうることである。
・相違点（２）について　
　引用文献１に明記はされていないものの、引用発明が引用文献１記載の回路動作する以上自明でしかない。
５．むすび
　以上のとおりであるから、本願の請求項１に係る発明は、引用発明及び引用文献２記載の技術から当業者が容易に発明をすることができたものと認められ、特許法第２９条第２項の規定により特許を受けることができない。
　そして、本願の請求項１に係る発明について特許を受けることができないものである以上、他の請求項に係る発明について検討するまでもなく本願は拒絶されるべきものである。
　よって、結論のとおり審決する。