【事件の表示】
　特許第３１５２５４４号「スキャナ」の請求項１、３ないし５に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３１５２５４４号の請求項１、３ないし５に係る特許を取り消す。
【理　由】
１．手続の経緯
　特許第３１５２５４４号の請求項１ないし６に係る発明は、平成５年６月２４日に出願されたものであって、平成１３年１月２６日に特許権の設定登録がなされたところ、特許異議申立人渡辺等より請求項１及び３ないし５に係る特許について特許異議の申立がなされ、当審よりその特許異議申立の理由と同旨の取消理由が通知され、特許権者より平成１４年３月２６日付けで意見書と訂正請求書が提出され、この訂正請求書に記載の訂正に対して当審より再度の取消理由が通知されたところ、その指定期間内に特許権者からは何ら応答する書類は提出されなかったものである。
　
２．平成１４年３月２６日付け提出の訂正請求書に記載の訂正の適否について
（１）特許権者が訂正請求書において求めている訂正の内容は、次のとおりである。
(a)　.特許請求の範囲の減縮と明瞭でない記載の釈明を目的として、特許請求の範囲の請求項１記載の「スキャナを駆動するための信号を生成する制御回路と、信号ケーブルを介して前記制御回路からの信号を受け取るＣＣＤ回路基板とを備えるスキャナであって、前記制御回路は前記ＣＣＤ回路基板に１０ＭＨｚ以上のクロックを供給すべく、１０ＭＨｚ以上のクロックを発生する手段と、１０ＭＨｚ以上のクロックの電圧を減衰するための手段とを具備することを特徴とするスキャナ。」を「スキャナを駆動するための信号を生成する制御回路と、
光学ユニット内に設けられ該光学ユニット外の
、前記光学ユニットを移動させて原稿からの反射光を読み取
(b)　特許請求の範囲の減縮と明瞭でない記載の釈明を目的として、同請求項３記載の「スキャナを駆動するための信号を生成する制御回路と、信号ケーブルを介して前記制御回路からの信号を受け取るＣＣＤ回路基板とを備えるスキャナであって、前記ＣＣＤ回路基板は、ＣＣＤセンサと、ＣＣＤセンサ用クロックを生成する手段と、ＣＣＤセンサの奇数側出力及び偶数側出力を増幅する増幅回路とから構成され、ＣＣＤセンサからの複数の出力が入力され１チップ上にＣＣＤセンサの奇数側出力及び偶数側出力と同数のＡＤ変換回路を集積したＡＤ変換回路で、ＣＣＤセンサの複数の出力をアナログ、デジタル変換するアナログ処理回路を備えたことを特徴とするスキャナ。」を「スキャナを駆動するための信号を生成する制御回路と、
光学ユニット内に設けられ該光学ユニット外の
、前記光学ユニットを移動させて原稿からの反射光を読み取
(c)　特許請求の範囲の記載と発明の詳細な説明との整合性を図るため、段落番号【００１９】の「【課題を解決するための手段】本発明のスキャナは、スキャナを駆動するための信号を生成する制御回路と、信号ケーブルを介して前記制御回路からの信号を受け取るＣＣＤ回路基板とを備えるスキャナであって、前記制御回路は前記ＣＣＤ回路基板に１０ＭＨｚ以上のクロックを供給すべく、１０ＭＨｚ以上のクロックを発生する手段と、１０ＭＨｚ以上のクロックの電圧を減衰するための手段とを具備することを特徴とする。」を「【課題を解決するための手段】本発明のスキャナは、スキャナを駆動するための信号を生成する制御回路と、
光学ユニット内に設けられ該光学ユニット外の
、前記光学ユニットを移動させて原稿からの反射光を読み取
(d)　特許請求の範囲の記載と発明の詳細な説明との整合性を図るため、段落番号【００２１】の「第２の発明によるスキャナは、スキャナを駆動するための信号を生成する制御回路と、信号ケーブルを介して前記制御回路からの信号を受け取るＣＣＤ回路基板とを備えるスキャナであって、前記ＣＣＤ回路基板は、ＣＣＤセンサと、ＣＣＤセンサ用クロックを生成する手段と、ＣＣＤセンサの奇数側出力及び偶数側出力を増幅する増幅回路とから構成され、ＣＣＤセンサからの複数の出力が入力され１チップ上にＣＣＤセンサの奇数側出力及び偶数側出力と同数のＡＤ変換回路を集積したＡＤ変換回路で、ＣＣＤセンサの複数の出力をアナログ、デジタル変換するアナログ処理回路を備えたことを特徴とする。」を「第２の発明によるスキャナは、スキャナを駆動するための信号を生成する制御回路と、
光学ユニット内に設けられ該光学ユニット外の
、前記光学ユニットを移動させて原稿からの反射光を読み取
(e)　明細書の明瞭でない記載の釈明を目的として、段落番号【００２８】の「【作用】第１の発明によれば、１０ＭＨｚ以上のクロックの電圧が減衰されているので、信号ケーブルによる電波ノイズは低く抑えられる。従って、高速動作が可能となる。」を「【作用】第１の発明によれば、１０ＭＨｚ以上のクロックの電圧が減衰されているので
光学ユニットを移動させて原稿からの反射光を読み取るスキャナで信号ケーブルによる長い電送経路があっても、
(f)　明細書の明瞭でない記載の釈明を目的として、段落番号【００２９】の「第２の発明によれば、ＣＣＤセンサの奇数側出力及び偶数側出力を増幅する増幅回路とから構成され、複数個のＡＤコンバータが１チップ上につくられるので、複数個のＡＤコンバータ間で特性のばらつきはない。従って、高速動作が可能となる。」を「第２の発明によれば、
ＣＣＤセンサの奇数側出力及び偶数側出力を増幅する増幅回路とから構成され、
光学ユニットを移動させて原稿からの反射光を読み取るスキャナで信号ケーブルによる長い電送経路があっても
(g)　明細書の明瞭でない記載の釈明を目的として、段落番号【０１０４】の「【発明の効果】以上、詳述したように本発明のスキャナは、制御回路はＣＣＤ回路基板に１０ＭＨｚ以上のクロックを供給すべく、１０ＭＨｚ以上のクロックを発生する手段と、１０ＭＨｚ以上のクロックの電圧を減衰するための手段とを具備するので、信号ケーブルによる電波ノイズが発生しない。従って、高速動作が可能となる。」を「【発明の効果】以上、詳述したように本発明のスキャナは、制御回路はＣＣＤ回路基板に１０ＭＨｚ以上のクロックを供給すべく、１０ＭＨｚ以上のクロックを発生する手段と、１０ＭＨｚ以上のクロックの電圧を減衰するための手段とを具備するので、
光学ユニットを移動させて原稿からの反射光を読み取るスキャナで信号ケーブルによる長い電送経路があっても
(h)　明細書の明瞭でない記載の釈明を目的として、段落番号【０１０５】の「第２の発明によるスキャナは、ＣＣＤ回路基板は、ＣＣＤセンサと、ＣＣＤセンサ用クロックを生成する手段と、ＣＣＤセンサの奇数側出力及び偶数側出力を増幅する増幅回路とから構成され、ＣＣＤセンサからの複数の出力が入力され１チップ上にＣＣＤセンサの奇数側出力及び偶数側出力と同数のＡＤ変換回路を集積したＡＤ変換回路で、ＣＣＤセンサの複数の出力をアナログ、デジタル変換するアナログ処理回路を備えたので、個々のＡＤ変換回路のバラツキを奇数出力と偶数出力の両者間の差の発生を防止することができる。従って、高速動作が可能となる。」を「第２の発明によるスキャナは、ＣＣＤ回路基板は、ＣＣＤセンサと、ＣＣＤセンサ用クロックを生成する手段と、ＣＣＤセンサの奇数側出力及び偶数側出力を増幅する増幅回路とから構成され、ＣＣＤセンサからの複数の出力が入力され１チップ上にＣＣＤセンサの奇数側出力及び偶数側出力と同数のＡＤ変換回路を集積したＡＤ変換回路で、ＣＣＤセンサの複数の出力をアナログ、デジタル変換するアナログ処理回路を備えたので、個々のＡＤ変換回路のバラツキを奇数出力と偶数出力の両者間の差の発生を防止することができる。従って、
光学ユニットを移動させて原稿からの反射光を読み取るスキャナで信号ケーブルによる長い電送経路があっても
　
（２）訂正の目的の適否、新規事項の有無及び特許請求の範囲の拡張・変更の存否
　(a)及び(b)については、「
光学ユニット内に設けられ該光学ユニット外の
前記光学ユニットを移動させて原稿からの反射光を読み取
　(c)については、請求項１の記載と発明の詳細な説明の記載との整合を図るものであるから、明りょうでない記載の釈明を目的とするものであり、新規事項の追加となる点も、特許請求の範囲の拡張・変更となる点も見当たらない。
　(d)については、請求項３の記載と発明の詳細な説明の記載との整合を図るものであるから、明りょうでない記載の釈明を目的とするものであり、新規事項の追加となる点も、特許請求の範囲の拡張・変更となる点も見当たらない。
　(e)については、請求項１の記載と発明の詳細な説明の記載との整合を図るものであるから、明りょうでない記載の釈明を目的とするものであり、新規事項の追加となる点も、特許請求の範囲の拡張・変更となる点も見当たらない。
　(f)については、請求項３の記載と発明の詳細な説明の記載との整合を図るものであるから、明りょうでない記載の釈明を目的とするものであり、新規事項の追加となる点も、特許請求の範囲の拡張・変更となる点も見当たらない。
　(g)については、請求項１の記載と発明の詳細な説明の記載との整合を図るものであるから、明りょうでない記載の釈明を目的とするものであり、新規事項の追加となる点も、特許請求の範囲の拡張・変更となる点も見当たらない。
　(h)については、請求項３の記載と発明の詳細な説明の記載との整合を図るものであるから、明りょうでない記載の釈明を目的とするものであり、新規事項の追加となる点も、特許請求の範囲の拡張・変更となる点も見当たらない。
　更に、訂正される請求項１を引用して記載されている請求項２については、特許請求の範囲の減縮を目的としていて新規事項の追加となる点も特許請求の範囲の拡張・変更となる点もないことは明らかであり、また、特許出願の際独立して特許を受けることができないといえる理由は発見できない。
　
（３）むすび
　以上のとおり、本件訂正は、特許法第１２０条の４第２項及び同条第３項で準用する同法第１２６条第２項ないし第４項の規定に適合するので、本件訂正を認める。
　
３．特許異議の申立について
（１）本件発明
　特許第３１５２５４４号の請求項１ないし６に係る発明は、訂正請求書に添付の訂正明細書の特許請求の範囲請求項１ないし６に記載された次のとおりのものと認められる。
「　【請求項１】　スキャナを駆動するための信号を生成する制御回路と、光学ユニット内に設けられ該光学ユニット外の信号ケーブルを介して前記制御回路からの信号を受け取るＣＣＤ回路基板とを備え、前記光学ユニットを移動させて原稿からの反射光を読み取るスキャナであって、前記制御回路は前記ＣＣＤ回路基板に１０ＭＨｚ以上のクロックを供給すべく、１０ＭＨｚ以上のクロックを発生する手段と、１０ＭＨｚ以上のクロックの電圧を減衰するための手段とを具備することを特徴とするスキャナ。
　　【請求項２】　減衰したクロックを正確に受け取る為に、受け側のＩＣの入力までに直流カット用コンデンサを直列に接続した請求項１に記載のスキャナ。
　　【請求項３】　スキャナを駆動するための信号を生成する制御回路と、光学ユニット内に設けられ該光学ユニット外の信号ケーブルを介して前記制御回路からの信号を受け取るＣＣＤ回路基板とを備え、前記光学ユニットを移動させて原稿からの反射光を読み取るスキャナであって、前記ＣＣＤ回路基板は、ＣＣＤセンサと、ＣＣＤセンサ用クロックを生成する手段と、ＣＣＤセンサの奇数側出力及び偶数側出力を増幅する増幅回路とから構成され、ＣＣＤセンサからの複数の出力が入力され１チップ上にＣＣＤセンサの奇数側出力及び偶数側出力と同数のＡＤ変換回路を集積したＡＤ変換回路で、ＣＣＤセンサの複数の出力をアナログ、デジタル変換するアナログ処理回路を備えたことを特徴とするスキャナ。
　　【請求項４】　ＣＣＤセンサ転送用クロックを生成する手段を前記ＣＣＤ回路基板内に設けたことを特徴とする請求項３に記載の高速スキャナ。
　　【請求項５】　ＣＣＤセンサ・リセットバルスを生成する手段を前記ＣＣＤ回路基板内に設けたことを特徴とする請求項３に記載のスキャナ。
　　【請求項６】　ＣＣＤ回路基板上に、直流カットのコンデンサの一端にＣＣＤ信号を入力し、他端とＤＣレベルシフト用抵抗の２つの抵抗が直列に接続された接点とが接続され、該接点と増幅用抵抗及び増幅用トランジスタからなるＣＣＤ信号を増幅する１電源の増幅回路の入力端子とが接続され、増幅回路の出力端子から増幅されたＣＣＤ信号を出力するＣＣＤ出力用増幅回路を備えたことを特徴とするスキャナ。」
　
（２）特許異議申立対象請求項に係る発明の特許性の有無について
　当審が通知した再度の取消理由は次のとおりである。
『　本件の請求項１および請求項３〜５に係る特許は、合議の結果、以下の理由によって取り消すべきものと認められます。これについて意見がありましたら、この通知の発送の日から６０日以内に意見書の正本１通及びその副本２通を提出して下さい。
　　　　　　　　　　　　　　　　理　由
　本件出願の下記の請求項に係る発明は、その出願前日本国内において頒布された下記の刊行物に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定に違反して特許されたものである。
　　　　　　　　　　　　　　　　　記
刊行物１：特開平２−３０８６６７号公報
刊行物２：特開平５−４８８２８号公報
刊行物３：特開平１−３４５１８号公報
刊行物４：特開平４−３０６６０号公報
刊行物５：特開平３−２８８４７３号公報
刊行物６：特開平５−１４５８５８号公報
(1)　刊行物１には、密着型ＣＣＤラインセンサを搭載した移動体を走査することによりビデオ信号を得る方式の画像読取装置においては、ＣＣＤラインセンサとマシン本体内部の回路基板とを接続するケーブルがアンテナとなってノイズが放射されるので、これを防止する必要があること、その手段として刊行物１で開示しようとする発明においてはケーブルをシールドするようにすること、が２頁左下欄６行〜同右下欄１２行に記載されている。また、実施例として、密着型ＣＣＤラインセンサを搭載した移動体には、ＣＣＤセンサドライブ回路、ＣＣＤセンサ出力バッファ回路等を含む回路基板が搭載されることが１５頁右上欄６〜８行に記載されている。さらに、ケーブルに伝送されるクロック信号として、通常１０ＭＨｚ程度の周波数が使用されることも２０頁左下欄１２行〜同右下欄２行に記載されている。
(2)　刊行物２には、従来技術の説明として、原稿固定読取型の画像読取装置において、光学読取ユニットと本体制御装置の基板とを結合する可撓性のキャリアケーブルからは、画像読取素子（ＣＣＤ）に供給されるクロックの速度も上げられるために、妨害電波の輻射が生じやすいことが記載されており（【０００２】〜【０００６】 参照。）、その防止策として、刊行物２で開示しようとする発明においては、ケーブルに高速のクロックを伝送させないですむように光学読取ユニット内にクロック発生回路を設けるようにすることが記載されている。
(3)　刊行物３〜刊行物６においては、異議申立書において引用の甲第２号証〜甲第５号証について異議申立書で説明している技術が記載されている。
(4)　ＣＣＤラインセンサを搭載した移動体を走査するタイプの画像読取装置においては、接続ケーブルにクロックを伝送させるようにするとそれに応じた電磁波が放射されるのでそれを防止する必要があるという課題自体、刊行物１、刊行物２にみられるように公知となっている。そして、「スキャナを駆動するための信号を生成する制御回路と、光学ユニット内に設けられ該光学ユニット外の信号ケーブルを介して前記制御回路からの信号を受け取るＣＣＤ回路基板とを備え、前記光学ユニットを移動させて原稿からの反射光を読み取るスキャナ」については、刊行物１に記載されているということができる。
(5)　本件訂正明細書に記載の請求項１に係る発明（特許時の請求項１に係る発明は、訂正明細書に記載の請求項１より限定が少ないものであるから以下のことは当然該当する。）は、刊行物１に記載の発明のケーブルにシールドを施すのに代えて、刊行物３に開示のケーブルに伝送されるクロック信号の電圧を減衰させる減衰器をケーブルが接続される端子に至るまでの伝送路に設けるようにすることにより容易になし得たものと認められる。
(6)　本件訂正明細書に記載の請求項３に係る発明（特許時の請求項３に係る発明は、訂正明細書に記載の請求項３より限定が少ないものであるから以下のことは当然該当する。）は、 刊行物１、刊行物４、刊行物５及び刊行物６に記載された発明の基づいて容易になし得たものと認められる。ちなみに、対にして利用する同一機能の回路などは、製造時の特性のバラツキや装置に実装後使用時の熱や外部からのノイズなどの影響を低減させるために、隣接してこれらを同一基板上に配置するようにすることは慣用技術にすぎない。
(7)　本件訂正明細書に記載の請求項４及び請求項５に係る発明（特許時の請求項４及び請求項５に係る発明は、訂正明細書に記載の請求項４及び請求項５より限定が少ないものであるから以下のことは当然該当する。）で付加限定している点も、刊行物５に示唆されているほか、高周波で動作する装置は、直接関係する部品はできるだけ近くに配置し集積できるものは集積化すれば数々の利点があるという技術常識から当業者が適宜なし得るものの域を出ない。
(8)　ちなみに、訂正請求書に記載の請求項４の末尾は、「高速スキャナ」となっているが、引用する請求項３の末尾は単に「スキャナ」となっていると共に、特許時の引用する請求項３の末尾も単に「スキャナ」となっている。』
　
　この取消理由の通知に対し、上記１．経緯に摘示したように特許権者は何ら反論しない。
　そこで改めて上記取消理由について検討しても、この取消理由は妥当なものである。　
　
（３）むすび
　よって、特許異議申立の対象となっている請求項であって上記取消理由で特許を受けることができないものと指摘した請求項１及び３ないし５に係る特許について、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第１４条の規定に基づく、特許法等の一部を改正する法律の施行に伴う経過措置を定める政令（平成７年政令第２０５号）第４条第２項の規定により、結論のとおり決定する。
【異議決定日】
平成１４年８月９日（２００２．８．９）
【訂正の要旨】
（ａ）　．特許請求の範囲の減縮を目的として、特許請求の範囲の請求項１記載の「スキャナを駆動するための信号を生成する制御回路と、信号ケーブルを介して前記制御回路からの信号を受け取るＣＣＤ回路基板とを備えるスキャナであって、前記制御回路は前記ＣＣＤ回路基板に１０ＭＨｚ以上のクロックを供給すべく、１０ＭＨｚ以上のクロックを発生する手段と、１０ＭＨｚ以上のクロックの電圧を減衰するための手段とを具備することを特徴とするスキャナ。」を「スキャナを駆動するための信号を生成する制御回路と、
光学ユニット内に設けられ該光学ユニット外の
、前記光学ユニットを移動させて原稿からの反射光を読み取
（ｂ）　特許請求の範囲の減縮を目的として、同請求項３記載の「スキャナを駆動するための信号を生成する制御回路と、信号ケーブルを介して前記制御回路からの信号を受け取るＣＣＤ回路基板とを備えるスキャナであって、前記ＣＣＤ回路基板は、ＣＣＤセンサと、ＣＣＤセンサ用クロックを生成する手段と、ＣＣＤセンサの奇数側出力及び偶数側出力を増幅する増幅回路とから構成され、ＣＣＤセンサからの複数の出力が入力され１チップ上にＣＣＤセンサの奇数側出力及び偶数側出力と同数のＡＤ変換回路を集積したＡＤ変換回路で、ＣＣＤセンサの複数の出力をアナログ、デジタル変換するアナログ処理回路を備えたことを特徴とするスキャナ。」を「スキャナを駆動するための信号を生成する制御回路と、
光学ユニット内に設けられ該光学ユニット外の
、前記光学ユニットを移動させて原稿からの反射光を読み取
（ｃ）　明りょうでない記載の釈明を目的として、段落番号【００１９】の「【課題を解決するための手段】本発明のスキャナは、スキャナを駆動するための信号を生成する制御回路と、信号ケーブルを介して前記制御回路からの信号を受け取るＣＣＤ回路基板とを備えるスキャナであって、前記制御回路は前記ＣＣＤ回路基板に１０ＭＨｚ以上のクロックを供給すべく、１０ＭＨｚ以上のクロックを発生する手段と、１０ＭＨｚ以上のクロックの電圧を減衰するための手段とを具備することを特徴とする。」を「【課題を解決するための手段】本発明のスキャナは、スキャナを駆動するための信号を生成する制御回路と、
光学ユニット内に設けられ該光学ユニット外の
、前記光学ユニットを移動させて原稿からの反射光を読み取
（ｄ）　明りょうでない記載の釈明を目的として、段落番号【００２１】の「第２の発明によるスキャナは、スキャナを駆動するための信号を生成する制御回路と、信号ケーブルを介して前記制御回路からの信号を受け取るＣＣＤ回路基板とを備えるスキャナであって、前記ＣＣＤ回路基板は、ＣＣＤセンサと、ＣＣＤセンサ用クロックを生成する手段と、ＣＣＤセンサの奇数側出力及び偶数側出力を増幅する増幅回路とから構成され、ＣＣＤセンサからの複数の出力が入力され１チップ上にＣＣＤセンサの奇数側出力及び偶数側出力と同数のＡＤ変換回路を集積したＡＤ変換回路で、ＣＣＤセンサの複数の出力をアナログ、デジタル変換するアナログ処理回路を備えたことを特徴とする。」を「第２の発明によるスキャナは、スキャナを駆動するための信号を生成する制御回路と、
光学ユニット内に設けられ該光学ユニット外の
、前記光学ユニットを移動させて原稿からの反射光を読み取
（ｅ）　明りょうでない記載の釈明を目的として、段落番号【００２８】の「【作用】第１の発明によれば、１０ＭＨｚ以上のクロックの電圧が減衰されているので、信号ケーブルによる電波ノイズは低く抑えられる。従って、高速動作が可能となる。」を「【作用】第１の発明によれば、１０ＭＨｚ以上のクロックの電圧が減衰されているので
光学ユニットを移動させて原稿からの反射光を読み取るスキャナで信号ケーブルによる長い電送経路があっても、
（ｆ）　明りょうでない記載の釈明を目的として、段落番号【００２９】の「第２の発明によれば、ＣＣＤセンサの奇数側出力及び偶数側出力を増幅する増幅回路とから構成され、複数個のＡＤコンバータが１チップ上につくられるので、複数個のＡＤコンバータ間で特性のばらつきはない。従って、高速動作が可能となる。」を「第２の発明によれば、
ＣＣＤセンサの奇数側出力及び偶数側出力を増幅する増幅回路とから構成され、
光学ユニットを移動させて原稿からの反射光を読み取るスキャナで信号ケーブルによる長い電送経路があっても
（ｇ）　明りょうでない記載の釈明を目的として、段落番号【０１０４】の「【発明の効果】以上、詳述したように本発明のスキャナは、制御回路はＣＣＤ回路基板に１０ＭＨｚ以上のクロックを供給すべく、１０ＭＨｚ以上のクロックを発生する手段と、１０ＭＨＺ以上のクロックの電圧を減衰するための手段とを具備するので、信号ケーブルによる電波ノイズが発生しない。従って、高速動作が可能となる。」を「【発明の効果】以上、詳述したように本発明のスキャナは、制御回路はＣＣＤ回路基板に１０ＭＨｚ以上のクロックを供給すべく、１０ＭＨｚ以上のクロックを発生する手段と、１０ＭＨｚ以上のクロックの電圧を減衰するための手段とを具備するので、
光学ユニットを移動させて原稿からの反射光を読み取るスキャナで信号ケーブルによる長い電送経路があっても
（ｈ）　明りょうでない記載の釈明を目的として、段落番号【０１０５】の「第２の発明によるスキャナは、ＣＣＤ回路基板は、ＣＣＤセンサと、ＣＣＤセンサ用クロックを生成する手段と、ＣＣＤセンサの奇数側出力及び偶数側出力を増幅する増幅回路とから構成され、ＣＣＤセンサからの複数の出力が入力され１チップ上にＣＣＤセンサの奇数側出力及び偶数側出力と同数のＡＤ変換回路を集積したＡＤ変換回路で、ＣＣＤセンサの複数の出力をアナログ、デジタル変換するアナログ処理回路を備えたので、個々のＡＤ変換回路のバラツキを奇数出力と偶数出力の両者間の差の発生を防止することができる。従って、高速動作が可能となる。」を「第２の発明によるスキャナは、ＣＣＤ回路基板は、ＣＣＤセンサと、ＣＣＤセンサ用クロックを生成する手段と、ＣＣＤセンサの奇数側出力及び偶数側出力を増幅する増幅回路とから構成され、ＣＣＤセンサからの複数の出力が入力され１チップ上にＣＣＤセンサの奇数側出力及び偶数側出力と同数のＡＤ変換回路を集積したＡＤ変換回路で、ＣＣＤセンサの複数の出力をアナログ、デジタル変換するアナログ処理回路を備えたので、個々のＡＤ変換回路のバラツキを奇数出力と偶数出力の両者間の差の発生を防止することができる。従って、
光学ユニットを移動させて原稿からの反射光を読み取るスキャナで信号ケーブルによる長い電送経路があっても
（５４）【発明の名称】
スキャナ
（５７）【特許請求の範囲】
　【請求項１】　スキャナを駆動するための信号を生成する制御回路と、
光学ユニット内に設けられ該光学ユニット外の
、前記光学ユニットを移動させて原稿からの反射光を読み取
　【請求項２】　減衰したクロックを正確に受け取る為に、受け側のＩＣの入力までに直流カット用コンデンサを直列に接続した請求項１に記載のスキャナ。
　【請求項３】　スキャナを駆動するための信号を生成する制御回路と、
光学ユニット内に設けられ該光学ユニット外の
、前記光学ユニットを移動させて原稿からの反射光を読み取
　【請求項４】　ＣＣＤセンサ転送用クロックを生成する手段を前記ＣＣＤ回路基板内に設けたことを特徴とする請求項３に記載の高速スキャナ。
　【請求項５】　ＣＣＤセンサ・リセットパルスを生成する手段を前記ＣＣＤ回路基板内に設けたことを特徴とする請求項３に記載のスキャナ。
　【請求項６】　ＣＣＤ回路基板上に、直流カットのコンデンサの一端にＣＣＤ信号を入力し、他端とＤＣレベルシフト用抵抗の２つの抵抗が直列に接続された接点とが接続され、該接点と増幅用抵抗及び増幅用トランジスタからなるＣＣＤ信号を増幅する１電源の増幅回路の入力端子とが接続され、増幅回路の出力端子から増幅されたＣＣＤ信号を出力するＣＣＤ出力用増幅回路を備えたことを特徴とするスキャナ。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は、１次元ＣＣＤセンサを用いたスキャナに関する。
　【０００２】
　【従来の技術】
　近年、文書や図形データをコンピュータに入力するための手段として、または、デジタル複写機やファクシミリの入力手段として、スキャナが広く用いられている。
　【０００３】
　スキャナは読み取る原稿面に対し、光源から強い光をあて、原稿からの反射光を光学系を介して、イメージセンサ上に結像させる。イメージセンサは画素ごとに反射光の強弱、即ち原稿の濃淡に比例した電圧レベルに光電変換して画像を読み取る。これを増幅しＡＤ変換にてディジタルデータとして上位システムに転送する。
　【０００４】
　一般的にイメージセンサは１ライン上に画素を配列した１次元ＣＣＤセンサが使用されており、機構部にて原稿を走査させることにより画像情報を読み取ることができる。
　【０００５】
　図６にスキャナの一般的な構成を示す。
　【０００６】
　スキャナは、原稿６０１が置かれるガラステーブル６０２と、その下方に位置する光源６０４と、光学ユニット６０３と、アナログ処理回路および制御回路６０９と、ＣＣＤ回路基板６０８とアナログ処理回路および制御回路６０９とを接続する信号ケーブル６１０と、キャビネット６１１とを具備する。光学ユニット６０３は、ミラー６０５と、レンズ６０６と、ＣＣＤ６０７と、ＣＣＤ回路基板６０８とを有している。なお、６１２は光学ユニットを移動させるパルスモータである。
　【０００７】
　スキャン時には、光源６０４から出射した光はガラステーブル６０２を透過して原稿６０１を照射する。原稿６０１で反射された光は再度、ガラステーブル６０２を透過してミラー６０５で反射される。ミラー６０５で反射された光はレンズ６０６で集光されＣＣＤセンサ６０７の受光面に照射される。
　【０００８】
　図２は、出力が２チャンネルのＣＣＤセンサのブロック図である。Ｓ１、Ｓ２、・・・、Ｓ２ｎは受光部、ＯＳＲ１、ＯＳＲ２、・・・、ＯＳＲｎは奇数側の受光部（奇数列に配置された受光部）のアナログ出力をシフトアウトするための奇数側シフトレジスタ、ＯＴＧは奇数側の受光部のアナログ出力を奇数側シフトレジスタに転送する転送ゲート、ＥＳＲ１、ＥＳＲ２、・・・、ＥＳＲｎは偶数側の受光部（偶数列に配置された受光部）のアナログ出力をシフトアウトするための偶数側シフトレジスタ、ＥＴＧは偶数側の受光部のアナログ出力を偶数側シフトレジスタに転送する転送ゲート、ＯＢＵＦは奇数側バッファアンプ、ＥＢＵＦＦは偶数側バッファアンプである。また、ＳＨはシフトレジスタのシフト動作を開始するためのスタートパルス、φ１Ｏ、φ２Ｏ、φ１Ｅ、φ２Ｅは転送パルス、φＲＯ、φＲＥはリセットパルス、ＯＣＣＤＯＵＴは奇数側受光部のＣＣＤ出力、ＥＣＣＤＯＵＴは偶数側受光部のＣＣＤ出力である。
　【０００９】
　例として、具体的な数値を入れると、ｎ＝１０２４で、２０４８素子のＣＣＤセンサとなる。
　【００１０】
　【発明が解決しようとする課題】
　ＣＣＤ６０７を駆動する信号φ１Ｏ、φ１Ｅは、信号φ１から生成される。φ２Ｏ、φ２Ｅは、信号φ２から生成される。φ１、φ２の信号は、図６のアナログ処理回路及び制御回路６０９で生成された後、多大な遅延を引き起こす信号ケーブル６１０を介して、ＣＣＤ６０７に供給される。この場合、長い電送経路の途中でφ１、φ２の位相がずれる可能性があり、ＣＣＤ内の電荷の転送効率が悪くなる。その様子を図１０（ａ）に示す。図１０（ｂ）は、位相ずれがない場合を示す。
　【００１１】
　また、ＣＣＤ電荷のリセットパルスφＲＯ、φＲＥはリセットパルスφＲから生成される。リセットパルスφＲはアナログ処理回路及び制御回路６０９で作られて信号ケーブル６１０を介して、ＣＣＤ６０７に供給される。
　【００１２】
　リセットパルスφＲは高速クロックであるので、信号ケーブル６１０により生成される電波が問題である。現在、電波規制で各国で厳しく制限されている。
　【００１３】
　その他にもφＲを長い伝送経路で送られてくると、φ１、φ２との時間関係もバラツキが出る可能性がある。
　【００１４】
　また、φ１、φ２を生成するψ０の反転信号は信号ケーブルにより電波ノイズを発生する。
　【００１５】
　また、高速処理のため、奇数側出力、偶数側出力の２チャンネルのＣＣＤセンサを用い、さらに、奇数側出力、偶数側出力をそれぞれ独立のＡＤコンバータでデジタル信号へ変換する場合、ＡＤコンバータは１つ１つＡＤ特性が異なるので、奇数側、偶数側でそれぞれの周期的な筋が発生する。
　【００１６】
　以上述べた問題により、ＣＣＤセンサーを高々数ＭＨｚでしか駆動できなかった。
　【００１７】
　また、図９Ａに示すように光源の光が読み取りラインを中心に幅広く分散し、ごく一部の光しか利用できないため、画質が悪い。
　【００１８】
　本発明は、ＣＣＤセンサを１０ＭＨｚ以上で駆動できる高速動作可能なスキャナを提供することを第１の目的とする。光源の光を効率よく読み取りライン近辺に集光することにより画質の良好なスキャナを提供することを第２の目的とする。
　【００１９】
　【課題を解決するための手段】
　本発明のスキャナは、スキャナを駆動するための信号を生成する制御回路と、
光学ユニット内に設けられ該光学ユニット外の
、前記光学ユニットを移動させて原稿からの反射光を読み取
　【００２０】
　この場合、減衰したクロックを正確に受け取る為に、受け側のＩＣの入力までに直流カット用コンデンサを直列に接続しても良い。
　【００２１】
　第２の発明によるスキャナは、スキャナを駆動するための信号を生成する制御回路と、
光学ユニット内に設けられ該光学ユニット外の
、前記光学ユニットを移動させて原稿からの反射光を読み取
　【００２２】
　この場合、ＣＣＤセンサ転送用クロックを生成する手段を前記ＣＣＤ回路基板内に設けてもよい。
　【００２３】
　またこの場合、ＣＣＤセンサ・リセットパルスを生成する手段を前記ＣＣＤ回路基板内に設けても良い。
　【００２４】
　第３の発明のスキャナは、ＣＣＤ回路基板上に、直流カットのコンデンサの一端にＣＣＤ信号を入力し、他端とＤＣレベルシフト用抵抗の２つの抵抗が直列に接続された接点とが接続され、該接点と増幅用抵抗及び増幅用トランジスタからなるＣＣＤ信号を増幅する１電源の増幅回路の入力端子とが接続され、増幅回路の出力端子から増幅されたＣＣＤ信号を出力するＣＣＤ出力用増幅回路を備えたことを特徴とする。
　【００２５】
　【００２６】
　【００２７】
　【００２８】
　【作用】
　第１の発明によれば、１０ＭＨｚ以上のクロックの電圧が減衰されているので
光学ユニットを移動させて原稿からの反射光を読み取るスキャナで信号ケーブルによる長い電送経路があっても
　【００２９】
　第２の発明によれば、
ＣＣＤセンサの奇数側出力及び偶数側出力を増幅する増幅回路とから構成され、
光学ユニットを移動させて原稿からの反射光を読み取るスキャナで信号ケーブルによる長い電送経路があっても
　【００３０】
　第３の発明によれば、高速信号処理可能な増幅回路を備えるので、高速動作が可能となる。
　【００３１】
　【００３２】
　【００３３】
　【実施例】
　次に本発明の実施例について図面を参照して詳細に説明する。
　【００３４】
　図１は本発明の一実施例によるスキャナの回路ブロック図である。図６においてアナログ処理回路および制御回路６０９で示した制御回路１０１は、図６において６０８で示したＣＣＤ回路基板１０２に信号ψ０の反転信号およびＳＨ’を供給する。また、制御回路１０１はアナログ処理回路１０４に対して、信号ＴＣＬＡＭＰ、ＴＲＳ、ＴＡＤ、ＴＳＥＬ、およびＴＬを供給する。ＣＣＤ回路基板には、図２に示したＣＣＤセンサ１０３がある。ＣＣＤ回路基板１０２はアナログ処理回路１０４に対して、ＣＣＤセンサの奇数側出力Ｖｏｄｄおよび偶数側の出力Ｖｅｖｅｎを供給する。アナログ処理回路１０４は制御回路１０１に対して、ＣＣＤセンサにセンスされた後アナログデジタル変換された信号Ｄ０〜Ｄ７を供給する。
　【００３５】
　１０５は点灯回路であり、信号ＦＬＯＮが“１”の時、蛍光灯１０６をＯＮさせる。１０７は、ＰＭ駆動回路で信号ＦＯＲＷＡＲＤ＝“１”の時に信号ＰＭＣＬＯＣＫが１回“１”に立ち上がるとパルスモータ１０８が図６の光学ユニット６０３を例えば１／１６ｍｍ前進させる。信号ＦＯＲＷＡＲＤ＝“０”の時で信号ＰＭＣＬＯＣＫが１回“１”に立ち上がると、光学ユニット６０３を１／１６ｍｍ後退させる。
　【００３６】
　図５は制御回路１０１の中のクロック発生回路を示す。発振器５０１の出力φ０はインバーターＩＮＶ５０１の入力に接続されている。インバータ５０１の出力はインバータ５０２の入力に接続されている。ＩＮＶ５０２は信号ＴＬを出力する。
　【００３７】
　また、発振器の５０１の出力φ０はカウンタ５０２のＴ入力に接続されている。カウンタ５０２の出力ＣＡはインバーターＩＮＶ５０３の入力に接続されている。インバーターＩＮＶ５０３の出力ＣＡの反転信号はインバータ５０４の入力に接続されている。インバータ５０４は信号ＳＨ’を出力する。
　【００３８】
　また、発振器の５０１の出力φ０はＤフリップフロップＤＦＦのＴ入力に接続されている。ＣＡの反転信号はＳ入力に接続されている。Ｒ入力には電源５Ｖが接続されている。ＤフリップフロップＤＦＦのＱの反転信号出力ψ２はＤ入力に接続されている。ＤフリップフロップＤＦＦのＱ出力は信号ψ１として出力される。信号φ０はインバータＩＮＶ５０５の入力に接続されている。インバータＩＮＶ５０５の出力φ０の反転信号はＡＮＤゲートＧＡＴＥの１入力に接続されている。信号ψ１はＡＮＤゲートＧＡＴＥの他方の入力に接続されている。ＡＮＤゲートＧＡＴＥは信号ＴＣＬＡＭＰ、ＴＡＤ、ＴＳＥＬを出力する。ＡＮＤゲートＧＡＴＥの出力はインバータＩＮＶ５０６の入力に接続されている。インバータＩＮＶ５０６は信号ＴＲＳを出力する。
　【００３９】
　信号φ０の反転信号は抵抗Ｒ５０１（３００Ω）の一端に接続されている。抵抗Ｒ５０１の他端は抵抗Ｒ５０２（３００Ω）の一端、抵抗Ｒ５０３（３００Ω）の一端、およびトランジスタＴＲのベースに接続されている。抵抗Ｒ５０２の他端は電源５Ｖに、抵抗Ｒ５０３の他端はアースに接続されている。トランジスタＴＲのコレクタはアースに接続されている。トランジスタＴＲのエミッタは抵抗Ｒ５０４（１００Ω）の一端に接続され、信号ψ０の反転信号を出力する。抵抗Ｒ５０４の他端は電源５Ｖに接続されている。
　【００４０】
　図３Ａおよび図３Ｂは、ＣＣＤ回路基板の回路図を示す。
　【００４１】
　信号ψ０の反転信号はコンデンサＣ１０１（０．１μＦ）の一端に接続されている。コンデンサＣ１０１の他端は抵抗Ｒ３０１（２．２ＫΩ）および抵抗Ｒ３０２（２．２ＫΩ）の一端に接続され、ψ０’の反転信号を出力する。抵抗Ｒ３０１の他端は電源５Ｖに接続されている。抵抗Ｒ３０２の他端はアースに接続されている。
　【００４２】
　ψ０’の反転信号はインバータＩＮＶ１０１の入力に接続されている。インバータＩＮＶ１０１は信号ψ０を出力する。
　【００４３】
　信号ψ０はＤフリップフロップＤＦＦ１０１のＴ入力に接続されている。Ｒ入力は電源５Ｖに接続されている。Ｑ出力は信号φ１を出力する。Ｑの反転出力は信号φ２を出力し、Ｄ入力に接続されている。信号ＳＨ’はインバータＩＮＶ１０２の入力に接続されている。インバータＩＮＶ１０２の出力はＤフリップフロップＤＦＦ１０１のＳ入力およびインバータＩＮＶ１０７の入力に接続されている。インバータＩＮＶ１０７の出力は図２に示したＣＣＤセンサＣＣＤのＳＨ入力に接続されている。
　【００４４】
　信号φ１はインバータＩＮＶ１０３の入力およびインバータＩＮＶ１０５の入力に接続されている。インバータＩＮＶ１０３の出力はＣＣＤセンサＣＣＤのφ１Ｏ入力に接続されている。インバータＩＮＶ１０５の出力はＣＣＤセンサＣＣＤのφ１Ｅ入力に接続されている。
　【００４５】
　信号φ２はインバータＩＮＶ１０４の入力、インバータＩＮＶ１０６の入力、およびコンデンサＣ１０２（１０ＰＦ）の一端に接続されている。インバータＩＮＶ１０４の出力はＣＣＤセンサＣＣＤのφ２Ｏ入力に接続されている。インバータＩＮＶ１０６の出力はＣＣＤセンサＣＣＤのφ２Ｅ入力に接続されている。コンデンサＣ１０２の他端は抵抗Ｒ３０３（２．２ＫΩ）および抵抗Ｒ３０４（３．３ＫΩ）の一端に接続され、信号φ２’を出力する。抵抗Ｒ３０３の他端は電源５Ｖに接続されている。抵抗Ｒ３０４の他端はアースに接続されている。
　【００４６】
　信号φ２’はインバータＩＮＶ１０８の入力に接続されている。インバータＩＮＶ１０８の出力は信号φＲを出力し、ＣＣＤセンサＣＣＤのφＲＯ入力およびφＲＥ入力に接続されている。
　【００４７】
　ＣＣＤセンサＣＣＤのＶＤＤ入力およびＧＮＤ入力はそれぞれ電源１２Ｖ、アースに接続されている。
　【００４８】
　ＣＣＤセンサＣＣＤのＯＣＣＤｏｕｔ出力およびＥＣＣＤｏｕｔ出力はそれぞれ信号ＯＣＣＤｏｕｔ、信号ＥＣＣＤｏｕｔを出力する。
　【００４９】
　信号ＯＣＣＤｏｕｔはトランジスタＴＲ１０１のベースに接続されている。トランジスタＴＲ１０１のコレクタは電源１２Ｖに接続されている。トランジスタＴＲ１０１のエミッタは抵抗Ｒ３０５（４７０Ω）を介してアースに接続され、直流カットコンデンサＣ１０３（１μＦ）の一端に接続されている。直流カットコンデンサＣ１０３、ＤＣレベルシフト用抵抗Ｒ３０６、Ｒ３０７、増幅用抵抗Ｒ３０８、Ｒ３０９および増幅用トランジスタＴＲ１０２は高速のＣＣＤ信号を増幅する１電源で可能な安価で高速信号処理が可能な増幅回路を構成する。従来、増幅回路としてはオペアンプを用いていたが、１０ＭＨｚ以上を増幅する増幅回路は高価でさらに正負の電源が必要であった。コンデンサＣ１０３の他端は信号ｖｏｄｄ１を出力し、ＤＣレベルシフト用抵抗Ｒ３０６（１０ＫΩ）を介して電源１２Ｖに接続され、ＤＣレベルシフト用抵抗Ｒ３０７（１．８ＫΩ）を介してアースに接続されている。信号ｖｏｄｄ１は増幅用トランジスタＴＲ１０２のベースに接続されている。トランジスタＴＲ１０２のコレクタは信号ｖｏｄｄ２を出力し、増幅用抵抗Ｒ３０８（３３０Ω）を介して電源１２Ｖに接続されている。トランジスタＴＲ１０２のエミッタは増幅用抵抗Ｒ３０９（１００Ω）を介してアースに接続されている。信号ｖｏｄｄ２はトランジスタＴＲ１０３のベースに接続されている。トランジスタＴＲ１０３のコレクタは電源１２Ｖに接続せれている。トランジスタＴＲ１０３のエミッタは信号Ｖｏｄｄを出力し、抵抗Ｒ３１０（２２０Ω）を介してアースに接続されている。
　【００５０】
　ＯＣＣＤｏｕｔ以降、奇数側出力の回路の説明をした。ＥＣＣＤｏｕｔ以降、偶数側出力の回路は、奇数側出力と同様の構成をとるので、ここでは説明を省略する。
　【００５１】
　図４Ａおよび図４Ｂはアナログ処理回路を示す。
　【００５２】
　信号ＶｏｄｄはコンデンサＣ４０１（１μＦ）の一端に接続されている。コンデンサＣ４０１の他端は抵抗Ｒ４０１（３．３ＫΩ）の一端、抵抗Ｒ４０２（２．２ＫΩ）の一端、及び、トランジスタＴＲ４０１のベースに接続されている。抵抗Ｒ４０１の他端は電源５Ｖに接続されている。抵抗Ｒ４０２の他端はアースに接続されている。トランジスタＴＲ４０１のコレクタはアースに接続されている。トランジスタＴＲ４０１のエミッタは抵抗Ｒ４０３（４７０Ω）を介して電源５Ｖに接続されている。また、エミッタはトランジスタＴＲ４０２のベースに接続されている。トランジスタＴＲ４０２のコレクタは電源５Ｖに接続されている。トランジスタＴＲ４０２のエミッタは抵抗Ｒ４０４（４７０Ω）を介してアースに接続されている。また、トランジスタＴＲ４０２のエミッタはコンデンサＣ４０２（１０００ＰＦ）の一端に接続されている。コンデンサＣ４０２の他端は信号Ｖ１ｏｄｄを出力する。
　【００５３】
　信号Ｖ１ｏｄｄはトランジスタＴＲ４０３のベースに接続されている。信号Ｖ１ｏｄｄはアナログスイッチＡＳＷ４０１のドレインに接続されている。アナログスイッチＡＳＷ４０１のゲートには信号ＴＣＬＡＭＰが接続されている。アナログスイッチＡＳＷ４０１のソースは抵抗Ｒ４１５（３３０Ω）を介して電源５Ｖに、抵抗Ｒ４１６（２２０Ω）を介してアースに、コンデンサＣ４０７の一端に接続されている。コンデンサＣ４０７の他端はアースに接続されている。トランジスタＴＲ４０３のコレクタは電源５Ｖに接続されている。エミッタは抵抗Ｒ４０５（４７０Ω）を介してアースに接続されている。また、エミッタはダイオードＤ４０１の一端に接続される。ダイオードＤ４０１の他端は抵抗Ｒ４０６（１０Ω）の一端に接続される。抵抗Ｒ４０６の他端は信号Ｖ２ｏｄｄを出力し、コンデンサＣ４０３（４７０ＰＦ）に接続されている。信号ＴＲＳはバッファＢＵＦＦ４０１の入力に接続されている。バッファＢＵＦＦ４０１の出力は信号Ｖ２ｏｄｄに接続されている。
　【００５４】
　信号Ｖ２ｏｄｄはトランジスタＴＲ４０４のベースに接続されている。コレクタはアースに接続されている。エミッタは信号ＡＤＩＮｏｄｄを出力し、抵抗Ｒ４０７（４７０Ω）を介して、電源５Ｖに接続されている。信号ＡＤＩＮｏｄｄはＡＤコンバータＤＡＤＣのアナログ入力に接続されている。ＡＤコンバータＤＡＤＣにはＡＤコンバータ・サンプリング信号ＴＡＤが供給されている。ＡＤコンバータＤＡＤＣの奇数側デジタル出力ＯＤ０〜ＯＤ７はデータセレクタ４０１の１入力に接続されている。ＤＡコンバータＤＡＤＣの偶数側デジタル出力ＥＤ０〜ＥＤ７はデータセレクタの他方の入力に接続されている。データセレクタ４０１にはセレクト信号ＴＳＥＬが供給されている。データセレクタ４０１の出力Ｄ’０〜Ｄ’７はラッチ回路ＬＡＴＣＨの入力に接続されている。ラッチ回路ＬＡＴＣＨはデータＤ０〜Ｄ７を出力する。ラッチ回路ＬＡＴＣＨにはラッチ信号ＴＬが供給される。
　【００５５】
　上記に示した構成からなるスキャナの動作を説明する。
　【００５６】
　図７Ａおよび７Ｂにスキャナのタイミングチャートを示す。基本クロックφ０、１０２８進カウンタの１０２８進出力ＣＡ、ＣＣＤセンサ駆動信号φ１、φ２、ψ０’の反転信号、信号ψ０、信号φ２’、ＣＣＤセンサの出力バッファリセット信号φＲ、ＣＣＤセンサ奇数側出力ＯＣＣＤｏｕｔ、アナログ処理回路駆動信号Ｖ１ｏｄｄ、Ｖ２ｏｄｄ、クランプ信号ＴＣＬＡＭＰ、奇数側信号Ｖ１ｏｄｄ、Ｖ２ｏｄｄ、奇数側ＡＤコンバータ入力信号ＡＤＩＮｏｄｄ、ＡＤコンバータ・サンプリング信号ＴＡＤ、ラッチ信号ＴＬのタイミングが示されている。
　【００５７】
　図５において発振器の出力はφ０となり、インバータ１ＮＶ５０１及び１ＮＶ５０２によりラッチ用信号ＴＬが生成される。又カウンタ５０２は、１０２８進カウンターでそのクロックはφ０である。φ０を１０２８ケカウントする度に、１０２８進出力ＣＡを１クロック分Ｈｉｇｈとする（図７Ａ参照）。１０２８進出力ＣＡはインバータ１ＮＶ５０３及び１ＮＶ５０４によりＳＨ′と成る。
　【００５８】
　ＤフリップフロップＤＦＦの出力ψ１はＣＡのＬｏｗ期間でセットされ、それ以後のφ０の立ち上がり毎に反転される。ψ２はψ１を反転した信号である。
　【００５９】
　ＴＣＬＡＭＰ＝ＴＡＤ＝ＴＳＥＬはψ１とφ０の反転信号をＡＮＤした出力信号である。
　【００６０】
　ＴＲのベース電位はφ０の反転信号が０Ｖの時、約１．６７Ｖで、５Ｖの時、約３．３３Ｖとなる。従って、トランジスタＴＲのベース・エミッタ間電圧を０．８Ｖとした時、ψ０の反転信号は、約２．４７Ｖより約４．１３Ｖに振幅する信号である。ＣＣＤ回路基板でφ１、φ２を作るクロックψ０の反転信号はφ０の反転信号を減衰した信号となりφ０の反転信号は約５ＶＰＰの信号でありψ０の反転信号は約１．６６ＶＰＰの信号である。従って、このψ０は長い信号ケーブル６１０を用いて伝達されるが電波ノイズをあまり出さない。
　【００６１】
　図３に示したＣＣＤ回路基板では、次の動作が行われる。
　【００６２】
　ψ０の反転信号は、図６に示したアナログ処理回路及び制御回路６０９より信号ケーブル６１０を用いて送られてくる。Ｈｉｇｈレベル約４．１３Ｖ、Ｌｏｗレベル約２．４７Ｖの信号である。
　【００６３】
　この小さい振巾の信号を受ける為、受け側のＣＣＤ回路基板では直流カットのコンデンサを直列に設け、受け側のＩＣ（ＩＮＶ１０１ここでは、７４ＡＣ０４）のスレッシュホールド（ここでは約２．５Ｖ）中心にψ０の反転信号をレベルシフトした信号ψ０′の反転信号で受け確実に信号を伝達する。
　【００６４】
　ψ０の反転信号は直流カット用コンデンサＣ１０１（０．０１μＦ）を介し、Ｒ３０１、Ｒ３０２の中点へ接続されている。Ｒ３０１＝Ｒ３０２＝２．２ｋΩであるのでインバータＩＮＶ１０１の平均直流電位は２．５Ｖである。又ＩＮＶ１０１は７４ＡＣＯ４でそれの入力のスレッシュホールド電圧は概略それの電源電圧５Ｖの半分である２．５Ｖである。
　【００６５】
　つまり、１ＮＶ１０１の入力信号ψ０′の反転信号の平均直流電位は、ＩＮＶ１０１の入力のスレッッシュホールド電位となるべくＲ３０１及びＲ３０２の値が決定されている。
　【００６６】
　従って、ψ０′の反転信号は図７Ａに示すように２．５Ｖを中心に振巾する。
　【００６７】
　ここでＣ１０１×Ｒ３０１の時定数は、φ０＝ψ０の周期（１００ｎｓｅｃ）より十分長く設定されている。ここでＣ１０１＝０．１μＦ、Ｒ３０１＝２．２ＫΩなので、Ｃ１０１×Ｒ３０１は２２μｓｅｃとなる。
　【００６８】
　ＤフリップフロップＤＦＦ１０１のＱ及びＱの反転出力φ１、φ２は図５のψ１、ψ２と同じ信号になる。（図７Ａ参照）
ここでφ２はＣ１０２（１０ＰＦ）を介し、Ｒ３０３とＲ３０４の中点に接続されている。その中点は１ＮＶ１０８の入力に接続されている。
　【００６９】
　ここでその中点の平均直流電位は３Ｖに設定され、１ＮＶ１０８（７４ＡＣ０４）の入力のスレッシュホールドより１Ｖ高く設定されている。又、Ｃ１０２の容量は１０ＰＦと小さく設定されている。
　【００７０】
　ここでφ２がＨｉｇｈよりＬｏｗに下がると、その一瞬φ２′は図７Ａに示すように２．５Ｖより下がりそこから
　【００７１】
　【数１】
　【００７２】
　の時定数で３Ｖに近づく、従って１ＮＶ１０８の出力φＲは、φ２の立ち下がりより概略約１０ｎｓｅｃの巾を持つパルス信号となる。
　【００７３】
　図３に於いて、１ＮＶ１０３、１ＮＶ１０４、１ＮＶ１０５、１ＮＶ１０６は７４Ａ　Ｃ２４０でありφ１Ｏ、φ２Ｏ、φ１Ｅ、φ２ＥをＣＣＤセンサＣＣＤへ与える。
　【００７４】
　ＣＣＤはＯＴＧの奇数側トランスファーゲート、ＥＴＧの偶数側トランスファーゲートにシフトパルスＳＨを受け、センサー部で受光蓄積した電荷をそれぞれ奇数側アナログシフトレジスター、偶数側アナログシフトレジスターへ転送する。それぞれのアナログシフレジスターに転送された電荷はそれぞれクロックφ１Ｏ、φ２Ｏ、φ１Ｅ、φ２Ｅにより奇数側出力バッファおよび偶数側出力バッファへ転送される。
　【００７５】
　それぞれの出力バッファに転送された電荷は、それぞれφＲＯ、φＲＥ（結局φＲＯ、φＲＥ＝φＲ）でリセツトされる。
　【００７６】
　ここでφ１Ｏ＝φ１Ｅ＝φ１の反転信号、φ２Ｏ＝φ２Ｅ＝φ２の反転信号、φＲＯ＝φＲＥ＝φＲであるから、それぞれの出力バッファの出力ＯＣＣＤｏｕｔとＥＣＣＤｏｕｔは全くの同相（同タイミング）信号である。従って、以後奇数側信号についてのみ説明をする。
　【００７７】
　図３に於いてＯＣＣＤＯＵＴは、ＴＲ１０１のエミッタフオロワでインピーダンス変換されてＣ１０３（１μＦ）に接続され、その一端はＲ３０６とＲ３０７の中点とＴＲ１０２のベースに接続されている。Ｒ３０６は１０ｋΩ、Ｒ３０７は１．８ｋΩであるのでＶ１ｏｄｄの平均直流電位は約１．８Ｖである。ＴＲ１０２のベース・エミッタ間電圧が０．８Ｖとすると、ＴＲ１０２のエミッタの平均直流電位は約１．０Ｖである。もし、ここで１．０Ｖを基準に電位がΔｘ変化した時その時のＴＲ１０２のエミッタ電流をＩＥ＋ΔＩＥとすると、
　【００７８】
　【数２】
　【００７９】
　この時、コレクタ電流≒エミッタ電流とすると、その時のコレクタ電位は、
　【００８０】
　【数３】
　【００８１】
　となる。
　【００８２】
　つまりＶ１ｏｄｄの電位がΔｘ変化すればＶ２ｏｄｄは−約３．３倍に反転増幅されることになる。（つまりＯＣＣＤｏｕｔ信号で約２５０ｍＶはＶ２ｏｄｄでは約８００ｍＶに増幅される。）（図７Ｂ参照）
　Ｖ２ｏｄｄはＴＲ１０３とＲ３１０のエミッタフオロワ回路でインピーダンス変換されて、次のアナログ処理回路へ送られる。
　【００８３】
　図４のアナログ処理回路の動作を説明する。
　【００８４】
　Ｖｏｄｄは直流カット用のコンデンサＣ４０１を介し、Ｒ４０１とＲ４０２の中点、に接続されている。ＴＲ４０１のベースの電位は、その平均直流電位が約２Ｖであるように振幅する。ＴＲ４０１、ＴＲ４０２はそれぞれエミッタフオロアであり、インピーダンス変換用である。ＴＲ４０２のエミッタは１０００ＰＦのＣ４０２の一端に接続され、その他端はアナログスイッチＡＳＷ４０１の一端に接続され、その他端はＲ４１５とＲ４１６で構成される２Ｖ電位に接続されている。又、アナログスイッチＡＳＷ４０１の制御入力信号としてはＴＣＬＡＭＰが与えられている。図７ＢのＯＣＣＤｏｕｔに於いて、斜線部分が光信号に相当する部分でφＲでリセットされた後より次の光信号部分が現われるまでが真の黒レベル（光信号が０の時の出力レベル）である。
　【００８５】
　Ｖ１ｏｄｄはＯＣＣＤｏｕｔを反転増幅した信号である。
　【００８６】
　又アナログスイッチＡＳＷ４０１の制御入力信号ＴＣＬＡＭＰが“ｈｉｇｈ”の時、アナログＳＷは“ＯＮ”する。従って、図７Ｂに示すように、Ｖ１ｏｄｄはＶ２ｏｄｄをレベルシフトし、真の黒レベルが２Ｖと固定されている。
　【００８７】
　ＴＲ４０３はエミッタフオロワを構成しており、そのエミッタはダイオード、Ｄ４０１及びＲ４０６（１０Ω）を介しＣ４０３（４７０ＰＦ）に接続されている。
　【００８８】
　ここでＣ４０３には、正方向のピーク値が保持され１回１回、オープンドレインの出力を持つＢＵＦＦ４０１（７４ＡＣ０７）でリセットされる。
　【００８９】
　ＢＵＦＦ４０１はそれの入力信号ＴＲＳが“ｈｉｇｈ”の期間はＣ４０３の電荷を保持し、“Ｌｏｗ”の期間は放電する。
　【００９０】
　ＴＲ４０４はエミッタフオロワを構成している。
　【００９１】
　ＴＲ４０３のベースエミッタ電圧が０．８Ｖ、Ｄ４０１の順方向電圧が０．８Ｖとした時、Ｖ２ｏｄｄの直流電位は図７Ｂに示される様になる。
　【００９２】
　ＴＲ４０４のベースエミッタ電圧が０．８Ｖとすると、信号ＡＤＩＮｏｄｄに於いて、真の黒レベルは約１．２Ｖであり、光信号は１．２Ｖより２．０Ｖの間で現われる。
　【００９３】
　ＤＡＤＣは２ケの８ｂｉｔＡＤコンバータが１チップ上に集積されたデュアルＡＤコンバータである。ここで、２つのアナログ入力に対し、各々１．１Ｖより２．１Ｖの間を８ｂｉｔ（０より２５５ステップ）にアナログ・デジタル変換するようにして調整されていてＴＡＤの立ち上がりでＡＤ変換される。
　【００９４】
　ここで、２ケのＡＤを１チップ上に集積する理由は、イメージスキャナの読み取り原稿が一様な明るさで仮に、ＡＤ１ＮｏｄｄもＡＤ１Ｎｅｖｅｎも１．６Ｖを示したとする。この場合に於いて、２ケの別々のＡＤコンバータでＡＤ変換した場合、奇数側の出力が１２８、偶数側の出力が１３０となる可能性が大である。これを１チップ上に集積された２ケのＡＤを使用する場合、奇数側／偶数側共にその出力が１２８ｏｒ１３０ｏｒ１２６となり、スキャナ１台、１台の間ではバラツク可能性はあるが、１台の中の奇数側／偶数側出力の差はない。
　【００９５】
　　ＤＡＤＣの奇数側８ｂｉｔ出力ＯＤ０、ＯＤ２、…ＯＤ６、ＯＤ７
　　ＤＡＤＣの偶数側８ｂｉｔ出力ＥＤ０、ＥＤ２、…ＥＤ６、ＥＤ７
は次のデータセレクタへ接続されている。
　【００９６】
　その出力は、
　　ＴＳＥＬ＝“１”の時Ｄ′０＝ＯＤ０、Ｄ′１＝ＯＤ１…Ｄ′７＝ＯＤ７
　　ＴＳＥＬ＝“０”の時Ｄ′０＝ＥＤ０、Ｄ′１＝ＥＤ１…Ｄ′７＝ＥＤ７
となる。
　【００９７】
　次のＬＡＴＣＨは、そのラッチ用信号ＴＬはφ０と同じであるので、結局ＣＣＤの出力信号を１番目、２番目…と順次ＡＤ変換した信号Ｄ０、Ｄ１、Ｄ２、…Ｄ６、Ｄ７を制御回路１０１へ送る。
　【００９８】
　次に、読み取りラインに集光する集光ユニットの実施例について説明する。
　【００９９】
　図６に示した従来技術に対し、図８に示すように円錐台状の集光ユニット８０１を追加する。この集光ユニットは屈折率ｎが空気より大きい。ｎ＝１より大きい材質（例えばアクリル）で構成されている。
　【０１００】
　ｎ＝１より大きい物質の中よりｎ≦１の物質である外部へ光が出ようとするとき全反射（１００％の効率で反射する）することが公知である。
　【０１０１】
　本実施例はこの原理を利用し、図９Ａに示す従来のスキャナの様に光源の光が読み取りラインを中心に巾広く分散し、結局ごく一部の光しか利用できなかったのを改良する。光源の光を効率よく読み取りライン近辺に集光するユニット図９Ｂ（ａ）に於いて、集光ユニットの屈折率はｎ＝１．３とする。ここで光線Ｂは集光ユニットの中で１回、光線Ｃは集光ユニットの中で２回反射するが反射率１００％であるので効率よく集光可能である。
　【０１０２】
　集光ユニットは、図９Ｃに示すようにミラー９０１を用い構成することも可能である。図９Ｃ（ａ）の９０１の内面がミラーとなっている。ミラーの形状としては、図９Ｃ（ｂ）に示すような外形が円錐台形状をなす筒状体または図９（ｃ）に示すような外形が角錐台形状なす筒状体が考えられる。これらの内面を鏡面仕上げをする。しかし、ミラーの反射率は８５％程度であり、特に複数回反射する光に対しては非常に効率を下げる。
　【０１０３】
　尚、本実施例による集光ユニットは、図１、図３Ａ、Ｂ、図４Ａ、Ｂ、図５、図７Ａ、Ｂに基づき説明した先の実施例によるスキャナにも、当然、用いることができる。
　【０１０４】
　【発明の効果】
　以上、詳述したように本発明のスキャナは、制御回路はＣＣＤ回路基板に１０ＭＨｚ以上のクロックを供給すべく、１０ＭＨｚ以上のクロックを発生する手段と、１０ＭＨｚ以上のクロックの電圧を減衰するための手段とを具備するので、
光学ユニットを移動させて原稿からの反射光を読み取るスキャナで信号ケーブルによる長い電送経路があっても
　【０１０５】
　第２の発明によるスキャナは、ＣＣＤ回路基板は、ＣＣＤセンサと、ＣＣＤセンサ用クロックを生成する手段と、ＣＣＤセンサの奇数側出力及び偶数側出力を増幅する増幅回路とから構成され、ＣＣＤセンサからの複数の出力が入力され１チップ上にＣＣＤセンサの奇数側出力及び偶数側出力と同数のＡＤ変換回路を集積したＡＤ変換回路で、ＣＣＤセンサの複数の出力をアナログ、デジタル変換するアナログ処理回路を備えたので、個々のＡＤ変換回路のバラツキを奇数出力と偶数出力の両者間の差の発生を防止することができる。従って、
光学ユニットを移動させて原稿からの反射光を読み取るスキャナで信号ケーブルによる長い電送経路があっても
　【０１０６】
　第３の発明によるスキャナにおいて、ＣＣＤ回路基板上に、直流カットのコンデンサの一端にＣＣＤ信号を入力し、他端とＤＣレベルシフト用抵抗の２つの抵抗が直列に接続された接点とが接続され、該接点と増幅用抵抗及び増幅用トランジスタからなるＣＣＤ信号を増幅する１電源の増幅回路の入力端子とが接続され、増幅回路の出力端子から増幅されたＣＣＤ信号を出力するＣＣＤ出力用増幅回路を備えたので、高速信号処理可能である。従って、高速動作が可能となる。
　【０１０７】
　【０１０８】
【図面の簡単な説明】
　【図１】
　本発明の一実施例によるスキャナのブロック図である。
　【図２】
　ＣＣＤセンサのブロック図である。
　【図３Ａ】
　ＣＣＤ回路基板の回路図である。
　【図３Ｂ】
　ＣＣＤ回路基板の回路図である。
　【図４Ａ】
　アナログ処理回路の回路図である。
　【図４Ｂ】
　アナログ処理回路の回路図である。
　【図５】
　制御回路の中のクロック発生回路図である。
　【図６】
　スキャナの構成図である。
　【図７Ａ】
　スキャナのタイミングチャートである。
　【図７Ｂ】
　スキャナのタイミングチャートである。
　【図８】
　読み取りラインへの集光に関する実施例を示す図である。
　【図９Ａ】
　集光に関しての従来例を示す図である。
　【図９Ｂ】
　集光に関する実施例を示す図である。
　【図９Ｃ】
　集光にミラーを用いた場合の実施例を示す図である。
　【図１０】
　従来例と実施例のＣＣＤセンサ駆動パルスの違いを示す図である。
　【符号の説明】
　１０１　制御回路
　１０２　ＣＣＤ回路基板
　１０３　ＣＣＤセンサ
　１０４　アナログ処理回路
　１０５　点灯回路
　１０６　蛍光灯
　１０７　ＰＭ駆動回路
　１０８　パルスモータ