【事件の表示】
　特許第３１９１２９０号「半導体装置の製造方法及び半導体装置の製造方法に用いられるプラズマＣＶＤ装置」の請求項１乃至８に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３１９１２９０号の請求項１乃至４に係る特許を維持する。
【理　由】
１．手続の経緯
  特許第３１９１２９０号の請求項１乃至８に係る発明についての出願は、平成１１年１月７日に特許出願され、平成１３年５月２５日にその発明について特許権の設定登録がされ、その後平成１４年１月２３日に、その特許について、異議申立人村井宏により特許異議の申立てがなされ、平成１４年４月１６日付けで取消理由通知がなされ、その指定期間内である平成１４年６月２５日に訂正請求がなされたものである。
　
２．訂正の適否についての判断
２．１訂正の内容
　特許権者が求めている、平成１４年６月２５日付け訂正請求書に添付された訂正明細書における訂正の内容は以下のとおりである。
２．１．１　訂正事項ａ
　特許請求の範囲の請求項１を、
「半導体基板上に形成されたゲート絶縁膜の厚さが１００Å以下でありゲート電極のアンテナ比（全面積／チャネル領域面積）が１００以上であるＭＯＳＦＥＴを含む所定の素子を覆う層間絶縁膜を貫通して、前記ＭＯＳＦＥＴの前記ゲート電極に達して電気的接続をとるコンタクトホール内に、プラズマＣＶＤ法により金属膜を形成する工程を含む半導体装置の製造方法において、前記の金属膜を形成する工程が、プラズマＣＶＤ装置の成膜チャンバー内に、水素とアルゴンを含むガスを導入した後、プラズマを発生させるより前でプラズマを発生させる５秒前以内に、前記成膜チャンバー内にハロゲン化金属ガスを導入して前記コンタクトホール内に金属膜を形成する工程であることを特徴とする半導体装置の製造方法。」と訂正する。
　
２．１．２　訂正事項ｂ
　特許請求の範囲の請求項４、請求項５、請求項６、及び請求項８を削除する。
　
２．１．３ 訂正事項ｃ
　特許請求の範囲の請求項７を、
「前記コンタクトホールのアスペクト比は、６以上であることを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。」と訂正するとともに、請求項４に繰り上げる。
　
２．１．４ 訂正事項ｄ
　本件明細書の発明の名称を、
「半導体装置の製造方法」と訂正する。
　
２．１．５ 訂正事項ｅ
　本件明細書の段落【００１１】、【００１２】、【００１５】、【００３１】の記載を、それぞれ、
「【００１１】
【発明が解決しようとする課題】本発明は．このような問題点に鑑みてなされたものであり、素子が高密度・高集積化された場合であっても、プラズマＣＶＤ法によりコンタクトホール内に金属膜を形成する際にゲート絶縁膜に対するダメージのない半導体装置の製造方法を提供することを目的とする。」、
「【００１２】
【課題を解決するための手段】本発明は、半導体基板上に形成されたゲート絶縁膜の厚さが１００Å以下でありゲート電極のアンテナ比（全面積／チャネル領域面積）が１００以上であるＭＯＳＦＥＴを含む所定の素子を覆う層間絶縁膜を貫通して、前記ＭＯＳＦＥＴの前記ゲート電極に達して電気的接続をとるコンタクトホール内に、プラズマＣＶＤ法により金属膜を形成する工程を含む半導体装置の製造方法において、前記の金属膜を形成する工程が、プラズマＣＶＤ装置の成膜チャンバー内に、水素とアルゴンを含むガスを導入した後、プラズマを発生させるより前でプラズマを発生させる５秒前以内に、前記成膜チャンバー内にハロゲン化金属ガスを導入して前記コンタクトホール内に金属膜を形成する工程であることを特徴とする半導体装置の製造方法に関する。」、
「【００１５】また、このような半導体装置の製造方法に用いられるプラズマＣＶＤ装置の参考例として、前記ハロゲン化金属ガスの導入時期がプラズマを発生させるＲＦパワーのＯＮ時より前になるような遅延機構を有している。」、
「【００３１】
【発明の効果】本発明によれば、素子が高密度・高集積化された場合であっても、プラズマＣＶＤ法によりコンタクトホール内に金属膜を形成する際にゲート絶縁膜に対するダメージのない半導体装置の製造方法を提供することができる。」と訂正する。
　
２．２訂正の目的の適否、新規事項の有無及び拡張・変更の存否
２．２．１ 訂正事項ａについて
　上記訂正事項ａは、
プラズマＣＶＤ法により金属膜を形成する対象に関して、
「半導体基板上に形成された所定の素子を覆う層間絶縁膜を貫通して、前記素子の電極に達するコンタクトホール内に、プラズマＣＶＤ法により金属膜を形成する」を、
「半導体基板上に形成されたゲート絶縁膜の厚さが１００Å以下でありゲート電極のアンテナ比（全面積／チャネル領域面積）が１００以上であるＭＯＳＦＥＴを含む所定の素子を覆う層間絶縁膜を貫通して、前記ＭＯＳＦＥＴの前記ゲート電極に達して電気的接続をとるコンタクトホール内に、プラズマＣＶＤ法により金属膜を形成する」とし、
成膜チャンバー内へのハロゲン化金属ガスの導入時期に関して、
「プラズマを発生させるより前に、前記成膜チャンバー内にハロゲン化金属ガスを導入して」というのを、
「プラズマを発生させるより前でプラズマを発生させる５秒前以内に、前記成膜チャンバー内にハロゲン化金属ガスを導入して」というようになすものである。
　前者については、「ＭＯＳＦＥＴを含む所定の素子・・・、前記ＭＯＳＦＥＴの前記ゲート電極に達して電気的接続をとる」点は、訂正前の本件特許明細書の特許請求の範囲の請求項４における「前記素子は、ＭＯＳＦＥＴを含み、前記コンタクトホールはこのＭＯＳＦＥＴのゲート電極に電気的接続をとるためのものである」という記載に、また、「ゲート絶縁膜の厚さが１００Å以下」である点は、訂正前の本件特許明細書の特許請求の範囲の請求項５における「前記ＭＯＳＦＥＴのゲート絶縁膜の厚さは、１００Å以下であることを特徴とする」という記載に、さらにまた、「ゲート電極のアンテナ比（全面積／チャネル領域面積）が１００以上である」点は、訂正前の本件特許明細書の特許請求の範囲の請求項６における「前記ゲート電極のアンテナ比（全面積／チャネル領域面積）は、１００以上であること特徴とする」という記載に、それぞれ根拠を有し、
後者については、特許明細書の段落００１６記載中の「このようなハロゲン化金属ガスの導入時期はプラズマ発生より前であれば、必要以上に前から導入してもことさら効果はなく、また一般にＴｉＣｌ4のようなハロゲン化金属ガスは腐食性が高いので、高温に維持されている基板や基板を保持するサセプターとの接触時間を長くしない方が好ましい。従って、ハロゲン化金属ガスの導入時期は、装置の耐久性を考慮するとＲＦパワーを入れてプラズマを点火する時期より通常は例えば１５秒前以内、好ましくは５秒前以内に設定する。」と記載されている点に根拠を有する。
　したがって、この訂正事項ａは、特許請求の範囲の減縮を目的とした明細書の訂正に該当するものであり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し、変更するものではない。
　
２．２．２　訂正事項ｂについて
　訂正事項ｂは、特許請求の範囲の請求項４、請求項５、請求項６、及び請求項８を削除するものであるから、特許請求の範囲の減縮を目的とした明細書の訂正に該当するものであり、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し、変更するものではない。
　
２．２．３　訂正事項ｃについて
　訂正事項ｃは、請求項４を引用して記載していた請求項７を、請求項４の削除に伴い、引用する従属請求項番号を訂正するとともに請求項を繰り上げるものであるから、明りょうでない記載の釈明に相当する。
　さらに、訂正事項ｃは特許明細書又は図面に記載した事項の範囲内の訂正であり、かつ実質上特許請求の範囲を拡張し、又は変更するものではない。
　
２．２．４　訂正事項ｄについて
　訂正事項ｄは、請求項８の削除に伴い、これと整合するように発明の名称を訂正するものであるから、明りょうでない記載の釈明に相当する。
　
２．２．５　訂正事項ｅについて
　訂正事項ｅは、特許請求の範囲の訂正に対応して、これと整合するように発明の詳細な説明の欄を訂正するものであるから、明りょうでない記載の釈明に相当する。
　さらに、訂正事項ｅは特許明細書又は図面に記載した事項の範囲内の訂正であり、かつ実質上特許請求の範囲を拡張し、又は変更するものではない。
　
２．３　訂正の適否のむすび
　以上のとおりであるから、上記訂正は、特許法第１２０条の４第２項及び同条第３項において準用する特許法第１２６条第２項から第４項までの規定に適合するので、当該訂正を認める。
　
３．　特許異議申立て及びこれについての判断
３．１　申立の理由の概要
　特許異議申立人村井宏は、証拠として本件出願前国内において頒布された甲第１号証（特開平１０−２９８７６８号公報）を提出し、本件請求項１乃至８に係る発明は、甲第１号証に記載された発明と同一であるか、もしくは甲第１号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、本件特許は特許法第２９条第１項乃至第２項の規定により特許を受けることができないものであり、特許法第１１３条第２号の規定により取り消されるべきものである旨、主張している。
　
３．２　本件請求項１乃至４に係る発明
　上記２．で示したように上記訂正が認められるから、本件請求項１乃至４に係る発明は、上記訂正請求に係る訂正明細書の特許請求の範囲の請求項１乃至４に記載された次のとおりのものである。
　「【請求項１】 半導体基板上に形成されたゲート絶縁膜の厚さが１００Å以下でありゲート電極のアンテナ比（全面積／チャネル領域面積）が１００以上であるＭＯＳＦＥＴを含む所定の素子を覆う層間絶縁膜を貫通して、前記ＭＯＳＦＥＴの前記ゲート電極に達して電気的接続をとるコンタクトホール内に、プラズマＣＶＤ法により金属膜を形成する工程を含む半導体装置の製造方法において、前記の金属膜を形成する工程が、プラズマＣＶＤ装置の成膜チャンバー内に、水素とアルゴンを含むガスを導入した後、プラズマを発生させるより前でプラズマを発生させる５秒前以内に、前記成膜チャンバー内にハロゲン化金属ガスを導入して前記コンタクトホール内に金属膜を形成する工程であることを特徴とする半導体装置の製造方法。
　【請求項２】　前記金属膜は、高融点金属膜であることを特徴とする請求項１記載の半導体装置の製造方法。
　【請求項３】　前記ハロゲン化金属は、金属の塩化物またはヨウ化物であることを特徴とする請求項１または２記載の半導体装置の製造方法。
　【請求項４】　前記コンタクトホールのアスペクト比は、６以上であることを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。」
　
３．３　甲第１号証に記載された発明
　甲第１号証には、「チタン層を堆積するための、高温、高堆積率の方法及び装置」（発明の名称）が図面とともに開示されており、また、下記の記載が存在する。
「図２０は本発明による集積回路９００の簡略断面図を示す。図のように、集積回路９００はＮＭＯＳとＰＭＯＳトランジスタ９０３、９０５とを含み、それらはシリコンの局部酸化（ＬＯＣＯＳ）その他の技術によって形成されたフィールド酸化物領域９２０によって互いに分離され、電気的に絶縁されている。・・・・・。プリメタル誘電（ＰＭＤ）層９２１は、金属層９４０とトランジスタ間の接続をコンタクト９２４で行なった状態でトランジスタ９０３、９０６を金属層９４０から分離している。」（第２３頁左欄２７−４２行）、
「図２１はコンタクト構造（例えば、本発明の実施形態が使用可能な図２０のコンタクト９２４又はバイア９２６）の一例の断面図である。図２１で分かるように、通常はＳｉＯ２ の酸化物層９５０を、結晶シリコン又はポリシリコンの表面を有する基板９５２上に厚さ約１μｍまで堆積させる。酸化物層９５０はプリメタル誘電体又はレベル間誘電体としての機能を有するが、レベル間の電気接触を提供するためにコンタクトホール９５４が酸化物層を貫通してエッチングされて、アルミニウム等の金属で埋込まれる。しかしながら、最新の集積回路では、コンタクトホール９５４は幅が狭く、約０．３５μｍ以下で、約６：１以上のアスペクト比の場合がある。そのような穴の埋込みは困難であるが、多少なりとも標準的なプロセスが開発された。その場合、ホール９５４はまず、チタン層９５６によって形状に合わせてコーティングされ、次にチタン層９５６が窒化チタン層９５８によって形状に合わせてコーティングされる。その後、アルミニウム層が、多くは物理堆積によって堆積されて、コンタクトホール９５４が埋込まれると共に上部レベル上の電気的相互接続ラインが提供される。」（第２３頁右欄７−２７行）、
「ウェーハローディングの約１５分後に、アルゴン等のパージガスがチャンバに流入されるのと同時に、温度が運転温度、この特定実施形態では約６２５℃にセットされる（ステップ１００９）。・・・・。アルゴン等のプラズマガスは、約１０００〜１００００ｓｃｃｍの流量、好ましくは約５０００ｓｃｃｍでシャワーヘッドを通してチャンバに同時に導入される。プラズマガスは、ＲＦエネルギーの適切な適用によって、プラズマ内に容易に形成される。プラズマガスの反応性ガスとソースガスとの混合は、反応性ガスとソースガスとからのプラズマの形成を容易にする。同時に、水素（Ｈ２）等の反応性ガスが初期流量で放出される（ステップ１００９）。・・・・。次のステップでは、反応性ガス流を最終流量の約３２％に増加される（ステップ１０１１）。約５秒待った後、反応性ガスの流れが最終流量の約５３％まで増加されてソースガスが放出される（ステップ１０１２）。反応性ガス：ソースガス流量比は、特定実施形態で約２５０：１以下であることが望ましい。一実施形態では、ソースガスは、約６０℃に加熱された四塩化チタン（ＴｉＣｌ4 ）の液体ソースを通してバブリングされたヘリウムガスを含む。液体の上の総圧はヘリウム圧力と蒸気圧の組合せである。液体ＴｉＣｌ4 を約６０℃の温度まで加熱すると、約６０ｔｏｒｒのＴｉＣｌ4 の蒸気圧を生じる。」（第２４頁右欄３１行−第２５頁左欄４９行）、
「次に、反応性ガスが約９５００ｓｃｃｍの最終処理流量にセットされて（ステップ１０１３）、その流量が約５秒間、ウェーハがシャワーヘッドノズルから約４００ミルの処理位置に移されるまで保持される（ステップ１０１４）。この状態は更に５秒間保持されてガス流パターンを安定化させた後、ＲＦパワーが加えられる（ステップ１０１５）。ＲＦ周波数は、約２００〜２０００ワット、好ましくは約７００ワットのパワーレベルにおいて、約３００〜４５０ｋＨｚ、好ましくは約４００ｋＨｚでよい。アルゴンの使用を含むこれらの条件によって、紫外線ソースやスパークジネレータ等のグロー放電を点火させる追加手段の必要なしに、安定したプラズマが確立される。別の実施形態は、例えば約１３．５６ＭＨｚで動作する、より高い周波数のＲＦソースを使用してもよい。このソースは、より低いＲＦソースの代わりか、又はそれに追加して使用できる。チタン膜は約２００オングストローム／分の速度でウェーハ上に堆積される。従って、これらの処理条件を約１００秒間維持することによって、ほぼ３００オングストロームの厚さのチタン膜が形成される。」（第２５頁右欄５０行−第２６頁左欄１９行）。
　
　上記の記載を要約すると、甲第１号証には、
「ＮＭＯＳとＰＭＯＳトランジスタ９０３、９０５の上に形成されたＮＭＯＳとＰＭＯＳトランジスタ９０３、９０５を覆う酸化物層９５０を貫通したコンタクトホール９５４の内部に、反応性ガスとソースガスとからのプラズマの形成による方法によりチタン層９５６を形成する工程を含む半導体装置の製造方法において、水素等の反応性ガス、アルゴン等のプラズマガスをチャンバに流入させた後、反応性ガスが最終処理流量にセットされて、その流量が約５秒間、ウェーハがシャワーヘッドノズルから約４００ミルの処理位置に移されるまで保持され、この状態は更に５秒間保持されてガス流パターンを安定化させた後、ＲＦパワーが加えられる」ことが、記載されているものと認められる。
　
３．４　本件発明と甲第１号証記載の発明との対比・判断
３．４．１　本件請求項１に係る発明について
　本件請求項１に係る発明と甲第１号証に記載されたものとを対比すると、甲第１号証に記載中の「ＮＭＯＳとＰＭＯＳトランジスタ９０３、９０５」、「酸化物層９５０」、「コンタクトホール９５４」、及び、「チタン層９５６」は、それぞれ、本件請求項１に係る発明の「ＭＯＳＦＥＴを含む所定の素子」、「層間絶縁膜」、「前記ＭＯＳＦＥＴの前記ゲート電極に達して電気的接続をとるコンタクトホール」、及び、「金属膜」に相当するものと認められる。また、甲第１号証に記載の「チャンバ」、「ウェーハ」、及び、「プラズマガスの反応性ガスとソースガスとの混合によるチタン膜の形成」は、本件請求項１に係る発明の「成膜チャンバ」、「半導体基板」、及び、「プラズマＣＶＤ法による金属膜の形成」に相当する。
　したがって、甲第１号証においては、「水素等の反応性ガス、アルゴン等のプラズマガスを成膜チャンバに流入させた後、反応性ガスが最終処理流量にセットされて、その流量が約５秒間、半導体基板がシャワーヘッドノズルから約４００ミルの処理位置に移されるまで保持され、この状態は更に５秒間保持されてガス流パターンを安定化させた後、ＲＦパワーが加えられる」ことは記載されているけれども、本件請求項１に係る発明の構成要件である「プラズマを発生させるより前でプラズマを発生させる５秒前以内に、前記成膜チャンバー内にハロゲン化金属ガスを導入」する点については記載も示唆もない。
　そして、本件請求項１に係る発明は、上記の点の構成により「素子が高密度・高集積化された場合であっても、プラズマＣＶＤ法によりコンタクトホール内に金属膜を形成する際にゲート絶縁膜に対するダメージのない半導体装置の製造方法を提供する」（特許明細書の段落【００３１】を参照）という明細書記載の顕著な作用効果を奏するものである。
　したがって、本件請求項１についての発明は、甲第１号証に記載された発明と同一であるとも、甲第１号証に記載された発明に基づいて当業者が容易に発明をすることができたものともいえない。
  よって、本件請求項１に係る発明に係る特許は、特許法第２９条第１項第３号の規定に違反してなされたものであるとも、特許法第２９条第２項の規定に違反してなされたものであるともいえない。
　
３．４．２　本件請求項２乃至４に係る発明について
　本件請求項２乃至４に係る発明は、本件請求項１に係る発明を前提とするものであるから本件請求項１に係る発明と同様の理由により、請求項２乃至４に係る発明が甲第１号証に記載された発明と同一であるとも、甲第１号証に記載された発明に基づいて当業者が容易に発明をすることができたものともいえない。
　
３．５　むすび
　以上のとおりであるから、特許異議の申立ての理由及び取消理由によっては本件請求項１乃至４に係る発明についての特許を取り消すことはできない。
　また、他に本件請求項１乃至４に係る発明についての特許を取り消すべき理由を発見しない。
　したがって、本件請求項１乃至４に係る発明についての特許は拒絶の査定をしなければならない特許出願に対してなされたものではない。
　よって、結論のとおり決定する。
【異議決定日】
平成１４年８月３０日（２００２．８．３０）
【訂正の要旨】
訂正の要旨
訂正事項ａ．特許請求の範囲の減縮を目的として、特許請求の範囲の請求項１を次のとおり訂正する。
「半導体基板上に形成されたゲート絶縁膜の厚さが１００Å以下でありゲート電極のアンテナ比（全面積／チャネル領域面積）が１００以上であるＭＯＳＦＥＴを含む所定の素子を覆う層間絶縁膜を貫通して、前記ＭＯＳＦＥＴの前記ゲート電極に達して電気的接続をとるコンタクトホール内に、プラズマＣＶＤ法により金属膜を形成する工程を含む半導体装置の製造方法において、前記の金属膜を形成する工程が、プラズマＣＶＤ装置の成膜チャンバー内に、水素とアルゴンを含むガスを導入した後、プラズマを発生させるより前でプラズマを発生させる５秒前以内に、前記成膜チャンバー内にハロゲン化金属ガスを導入して前記コンタクトホール内に金属膜を形成する工程であることを特徴とする半導体装置の製造方法。」
訂正事項ｂ．特許請求の範囲の請求項４、請求項５、請求項６、及び請求項８を削除する。
訂正事項ｃ．明りょうでない記載の釈明を目的として、特許請求の範囲の請求項７を、「前記コンタクトホールのアスペクト比は、６以上であることを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。」と訂正するとともに、請求項４に繰り上げる。
訂正事項ｄ．明りょうでない記載の釈明を目的として、明細書の発明の名称を、「半導体装置の製造方法」と訂正する。
訂正事項ｅ．明りょうでない記載の釈明を目的として、明細書の段落【００１１】、【００１２】、【００１５】、【００３１】の記載を、次のとおり訂正する。
「【００１１】
　【発明が解決しようとする課題】本発明は．このような問題点に鑑みてなされたものであり、素子が高密度・高集積化された場合であっても、プラズマＣＶＤ法によりコンタクトホール内に金属膜を形成する際にゲート絶縁膜に対するダメージのない半導体装置の製造方法を提供することを目的とする。」、
「【００１２】
　【課題を解決するための手段】本発明は、半導体基板上に形成されたゲート絶縁膜の厚さが１００Å以下でありゲート電極のアンテナ比（全面積／チャネル領域面積）が１００以上であるＭＯＳＦＥＴを含む所定の素子を覆う層間絶縁膜を貫通して、前記ＭＯＳＦＥＴの前記ゲート電極に達して電気的接続をとるコンタクトホール内に、プラズマＣＶＤ法により金属膜を形成する工程を含む半導体装置の製造方法において、前記の金属膜を形成する工程が、プラズマＣＶＤ装置の成膜チャンバー内に、水素とアルゴンを含むガスを導入した後、プラズマを発生させるより前でプラズマを発生させる５秒前以内に、前記成膜チャンバー内にハロゲン化金属ガスを導入して前記コンタクトホール内に金属膜を形成する工程であることを特徴とする半導体装置の製造方法に関する。」、
「【００１５】また、このような半導体装置の製造方法に用いられるプラズマＣＶＤ装置の参考例として、前記ハロゲン化金属ガスの導入時期がプラズマを発生させるＲＦパワーのＯＮ時より前になるような遅延機構を有している。」、
「【００３１】
　【発明の効果】本発明によれば、素子が高密度・高集積化された場合であっても、プラズマＣＶＤ法によりコンタクトホール内に金属膜を形成する際にゲート絶縁膜に対するダメージのない半導体装置の製造方法を提供することができる。」
（５４）【発明の名称】
半導体装置の製造方法
（５７）【特許請求の範囲】
　【請求項１】　半導体基板上に形成された
ゲート絶縁膜の厚さが１００Å以下でありゲート電極のアンテナ比（全面積／チャネル領域面積）が１００以上であるＭＯＳＦＥＴを含む
前記ＭＯＳＦＥＴの前記ゲート電極に達して電気的接続をとる
でプラズマを発生させる５秒前以内に
　【請求項２】　前記金属膜は、高融点金属膜であることを特徴とする請求項１記載の半導体装置の製造方法。
　【請求項３】　前記ハロゲン化金属は、金属の塩化物またはヨウ化物であることを特徴とする請求項１または２記載の半導体装置の製造方法。
　【請求項
４
１〜３のいずれかに
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】本発明は、半導体装置の製造方法に関し、素子と配線間とを電気的に接続するためのコンタクトの形成方法に関する。
　【０００２】
　【従来の技術】従来、ＭＯＳＦＥＴ等の素子に電気的接続をとるには、半導体基板上にＭＯＳＦＥＴを形成した後、その上に層間絶縁膜を形成し、層間絶縁膜にコンタクトホールを開口して、ＭＯＳＦＥＴのソース電極、ドレイン電極、ゲート電極を露出させ、開口に導電材を埋め込んでコンタクトを形成し、その上に配線を形成して他の素子や外部の電気端子との接続を行っていた。
　【０００３】図８および図９は、その工程の１例であり、図８はＭＯＳＦＥＴ構造のチャネルに平行に切断した断面図で、図９は図８でチャネル長方向に垂直な平面で切断した断面図である。
　【０００４】まず図８（ａ）、図９（ａ）に示すように、ｐ型シリコン基板３０１上に素子分離用酸化シリコン膜３０２で区画された素子領域に、ゲート酸化膜３０３と、多結晶シリコン膜３０５とタングステンシリサイド膜３０６からなるポリサイド構造のゲート電極３０４と、ゲート電極の側壁に設けられたサイドウォール３０８と、ソース・ドレイン領域３０７を備えたＭＯＳＦＥＴ素子を形成する。
　【０００５】図８（ｂ）、図９（ｂ）に示すように、層間絶縁膜としてＢＰＳＧ膜３０９を形成した後、ソース・ドレイン領域３０７とゲート電極３０４に接続するコンタクトホール３１１を形成する。図９（ｂ）で示した断面からわかるように、ゲート電極に対してはチャネルの真上ではなく引き出された部分の上に、コンタクトホールが形成される。
　【０００６】次に図８（ｃ）、図９（ｃ）に示すように、ＢＰＳＧ膜の表面（コンタクトホールの側壁を含む。）、コンタクトホール内に露出しているソースドレイン領域およびゲート電極の表面に、チタン膜３１２を形成する。このとき、ソースドレイン領域およびゲート電極の表面では、シリコンとチタンの反応によりチタンシリサイド膜３１３が形成され、コンタクトプラグとの接触抵抗の低減が図られる。
　【０００７】さらに図８（ｄ）、図９（ｄ）に示すように、少なくともコンタクトホールを埋め込むように全面に窒化チタン膜３１４を熱ＣＶＤ法により形成する。この窒化チタン膜をエッチバックしてコンタクトホール３１１内にのみ窒化チタン膜を残してプラグを形成する。その後、アルミニウム合金膜を形成し所定のパターンにエッチングして図８（ｅ）、図９（ｅ）に示す上配線３１５を形成する。ＭＯＳＦＥＴのソースドレイン領域およびゲート電極は、上配線３１５によって他の素子または外部に接続される。
　【０００８】このような工程による半導体装置の製造方法において、図８（ｃ）、図９（ｃ）に示したチタン膜の形成は、プラズマＣＶＤ法で行われる。これは、例えばスパッタリング法ではコンタクトホールの底と壁面の両方の表面に均一に成膜するのは困難であり、また原料ガスにＴｉＣｌ４とＨ２を用いた場合に、熱ＣＶＤ法では基板温度１０００℃以上の高温が必要になるのに対し、プラズマＣＶＤ法を用いると基板温度６００℃程度で済むからである。
　【０００９】従来のプラズマＣＶＤ法では、まずＡｒとＨ２ガスを装置内に導入し、ＲＦパワーを入れてプラズマを発生させ、プラズマがある程度安定した後（例えば１〜５秒後）にＴｉＣｌ４ガスを流し始めて、チタン膜の形成を行っていた。
　【００１０】しかし、図１０に示すように、ＡｒとＨ２によりプラズマを発生させたとき、ＢＰＳＧ膜３０９のような層間絶縁膜上に電荷が蓄積し、これがゲート電極３０４とシリコン基板３０１の間で大きな電位差を生じ、ゲート酸化膜３０３を絶縁破壊する問題があった。特に、近年の微細化に伴い、ゲート酸化膜の層厚は薄くなり、またゲート電極のアンテナ比（ゲート電極の全面積／チャネル領域上のゲート電極の面積）が大きくなってくるとなおさらゲート酸化膜の破壊が起きやすくなってきている。例えば、ゲート酸化膜が１５０Åでは、プラズマＣＶＤによる絶縁破壊はさほど問題ではないが、１００Å程度になると問題が極めて顕著に現れるようになる。また、コンタクトホールのアスペクト比（コンタクトホールの深さ／径）が大きくなると、図１０に示すようにシェーディング効果と呼ばれる電荷のかたよりが一層大きくなり、さらにゲート酸化膜の絶縁破壊が問題になりやすくなる。
　【００１１】
　【発明が解決しようとする課題】本発明は、このような問題点に鑑みてなされたものであり、素子が高密度・高集積化された場合であっても、プラズマＣＶＤ法によりコンタクトホール内に金属膜を形成する際にゲート絶縁膜に対するダメージのない半導体装置の製造方
法を
　【００１２】
　【課題を解決するための手段】本発明は、半導体基板上に形成された
ゲート絶縁膜の厚さが１００Å以下でありゲート電極のアンテナ比（全面積／チャネル領域面積）が１００以上であるＭＯＳＦＥＴを含む
前記ＭＯＳＦＥＴの前記ゲート電極に達して電気的接続をとる
でプラズマを発生させる５秒前以内に
　【００１３】このように本発明ではハロゲン化金属を成膜チャンバーに導入するタイミングをプラズマ発生より前にすることにより素子電極に電荷が蓄積しないので、素子電極が薄い絶縁膜に接していたとしても、その絶縁膜を絶縁破壊させることが無く、素子の特性を劣化させることがない。この理由について、本発明者は、プラズマが発生する際にハロゲン化金属ガスが系内に存在していると、プラズマ発生と同時に直ちに金属膜が絶縁膜上に形成されると推定している。そのため、プラズマによって生じる電荷が直ちに逃散しまた中和され、電荷の蓄積が生じない。
　【００１４】また、ＲＦパワーをＯＮにした直後のプラズマの不安定さは実際の成膜には全く問題が無かった。
　【００１５】また
、こ
の参考例として
る。
　【００１６】
　【発明の実施の形態】本発明で、前記のハロゲン化金属ガスの導入時期は、上記のようにプラズマ発生と同時であっても実際上の製造においては全く問題のない素子が得られるが、ＲＦパワー等のマージンを考慮すると、プラズマ発生より前の方が好ましく、例えば１秒以上前に設定すればよい。このようなハロゲン化金属ガスの導入時期はプラズマ発生より前であれば、必要以上に前から導入してもことさら効果はなく、また一般にＴｉＣｌ４のようなハロゲン化金属ガスは腐食性が高いので、高温に維持されている基板や基板を保持するサセプターとの接触時間を長くしない方が好ましい。従って、ハロゲン化金属ガスの導入時期は、装置の耐久性を考慮するとＲＦパワーを入れてプラズマを点火する時期より通常は例えば１５秒前以内、好ましくは５秒前以内に設定する。
　【００１７】ハロゲン化金属ガスの導入時期とプラズマの点火（ＲＦパワーＯＮ）はオペレーターが手動で行うこともできるが、本発明のプラズマＣＶＤ装置を用いると、ハロゲン化金属ガスの導入時から所定の時間経過後（同時を含まない）に自動的にＲＦパワーが入るようにできるので、時間設定によりプラズマが発生していない状態で必要に以上にハロゲン化金属ガスが存在することがなくなる。この装置に用いられる同期・遅延回路は特に制限はなく、例えばハロゲン化金属ガスの導入切り替えバルブと連動してＲＦパワーのスイッチが入るようにすればよい。このＣＶＤ装置は特に大量生産のときに好適に用いられる。
　【００１８】また本発明によって成膜する金属膜は、高融点金属膜が好ましく、特にチタン膜、タングステン膜またはタンタル膜が好ましい。またハロゲン化金属ガスとしては、これらの金属のハロゲン化物が用いられるが、特に塩化物およびヨウ化物が好ましい。チタン金属膜を成膜するときは、ＴｉＣｌ４およびＴｉＩ４が好ましい。
　【００１９】本発明は、電極に接して薄い絶縁膜が設けられるような素子に用いることが好ましく、このような素子としてＭＯＳＦＥＴを挙げることができる。この場合、特にゲート電極に達するコンタクトホールに金属膜を形成する工程に適用するときに効果が大きい。そして、本発明の効果が明確に現れるためには、ゲート絶縁膜の厚さは１５０Å未満であり、１２０Å以下が好ましく、１００Å以下がさらに好ましい。また、ゲート電極のアンテナ比は、１００以上であることが好ましい。
　【００２０】そして、アスペクト比が、６以上であるコンタクトホールに適用するときに特に効果が大きい。
　【００２１】
　【実施例】以下に本発明の例をチャネル長方向に垂直な平面で切断した断面図である図１を参照して説明する。この説明ではハロゲン化金属ガスとしてＴｉＣｌ４を用いてチタン膜を形成する場合を説明するが、これに限定されるものではない。
　【００２２】まず図１（ａ）に示すように、半導体基板としてｐ型シリコン基板１０１上に素子分離用酸化シリコン膜１０２で区画された素子領域に、ゲート絶縁膜であるゲート酸化膜１０３と、多結晶シリコン膜１０５とタングステンシリサイド膜１０６からなるポリサイド構造のゲート電極１０４と、ゲート電極の側壁に設けられたサイドウォール（図示なし）と、ソース・ドレイン領域を備えたＭＯＳＦＥＴ素子を形成した。尚、チャネルに平行に切断した断面図は従来の技術で示した図８（ａ）と同様の構造である。ここでゲート酸化膜の厚さは５０Åとし、アンテナ比が５０〜１００００の異なるの各種のＭＯＳＦＥＴ構造を形成した。
　【００２３】次に、図１（ｂ）に示すように、層間絶縁膜としてＢＰＳＧ膜１０９を形成した後、ソース・ドレイン領域（図示していない）とゲート電極１０４に接続するためのコンタクトホール１１１を形成した。このときのコンタクトホールのアスペクト比は、本発明の効果が明確に現れるように、およそ８とした。
　【００２４】次に図１（ｃ）に示すように、ＢＰＳＧ膜の表面（コンタクトホールの側壁を含む。）、コンタクトホール内に露出しているソースドレイン領域およびゲート電極の表面に、チタン膜１１２をプラズマＣＶＤ法により次のように形成した。
　【００２５】図２は、本発明のプラズマＣＶＤ法におけるタイミングを示したものである。まず、プラズマＣＶＤ装置のチャンバー内に水素ガスを１５００ｓｃｃｍとアルゴンガスを５００ｓｃｃｍ導入し、チャンバー内の全圧を５ｔｏｒｒにした後、ＴｉＣｌ４ガスを３．５ｓｃｃｍ（１．５ｓｃｃｍ以上が好ましい。）導入してＲＦパワーをＯＮ（ＲＦパワー２５０Ｗ、ＲＦパワーは５００Ｗ以下が好ましい。）にしてプラズマを発生させた。本発明では、このときのＴｉＣｌ４ガスの導入は、ＲＦパワーをＯＮにしてプラズマ発生させるのと同時かそれより前に行う。つまり本発明ではプラズマが発生した時点でＴｉＣｌ４がＣＶＤ装置のチャンバー内に導入されており、プラズマが発生すると同時にチタン金属膜の成膜が開始される。尚、比較のために、チャンバー内に水素ガスとアルゴンガスを導入した後、ＲＦパワーをＯＮにしてプラズマ発生させてからＴｉＣｌ４を導入した実験も行った。
　【００２６】そして、チタン膜を層間絶縁膜の上での厚さが１００Åになるまで形成した。ソースドレイン領域およびゲート電極の表面ではシリコンとチタンの反応によりチタンシリサイド膜１１３が形成され、コンタクトプラグとの接触抵抗の低減が図られる。
　【００２７】次に図１（ｄ）に示すように、少なくともコンタクトホールを埋め込むように全面に窒化チタン膜１１４を熱ＣＶＤ法により形成した。この窒化チタン膜をエッチバックしてコンタクトホール１１１内にのみ窒化チタン膜を残してプラグを形成し、その後、アルミニウム合金膜を形成し所定のパターンにエッチングして図１（ｅ）に示す上配線１１５を形成した。ＭＯＳＦＥＴのソースドレイン領域およびゲート電極は、上配線１１５によって他の素子または外部に接続される。
　【００２８】このような製造方法で、ＴｉＣｌ４の導入タイミングを変えて製造したＭＯＳＦＥＴの特性を図３〜図７に示す。上述のように、ゲート酸化膜の厚さは５０Åである。この初期耐圧試験は、多数のＭＯＳＦＥＴについてゲート電極とシリコン基板との間に５Ｖの電圧を印加して、そのとき流れるリーク電流を求めることによって行った。グラフの横軸はリーク電流、縦軸は累積度数である。チタン膜成膜の際にプラズマによるダメージを受けている場合ほど、リーク電流の大きいＦＥＴ素子の出現割合が増える。
　【００２９】グラフからわかるように、プラズマ点火１５秒前（図３）、プラズマ点火５秒前（図４）にＴｉＣｌ４を導入した場合は、アンテナ比５０〜１００００のすべてにおいてリーク電流が１０−１０Ａ未満であった。プラズマ点火と同時にＴｉＣｌ４を導入した場合（図５）は、アンテナ比１００００の場合に特性が劣化した素子の存在が見られるが、通常に用いられるアンテナ比では問題のない範囲である。これに対して、プラズマ点火５秒後（図６）、プラズマ点火１５秒後（図７）にＴｉＣｌ４を導入した場合は、アンテナ比５０の場合であっても劣化した素子が多数存在している。
　【００３０】以上の結果より、本発明のようにプラズマ発生と同時またはそれより前にＴｉＣｌ４をＣＶＤチャンバーに導入することによりゲート酸化膜の破壊が無く、特性の優れたＭＯＳＦＥＴが得られることがわかる。
　【００３１】
　【発明の効果】本発明によれば、素子が高密度・高集積化された場合であっても、プラズマＣＶＤ法によりコンタクトホール内に金属膜を形成する際にゲート絶縁膜に対するダメージのない半導体装置の製造方
法を
【図面の簡単な説明】
　【図１】本発明の半導体装置の製造方法を示す工程断面図である。
　【図２】本発明の製造方法において、ガス導入時期およびＲＦパワーＯＮのタイミングを示す図である。
　【図３】プラズマ点火１５秒前にＴｉＣｌ４を導入した実施例で製造したＭＯＳＦＥＴのリーク電流特性を示すグラフである。
　【図４】プラズマ点火５秒前にＴｉＣｌ４を導入した実施例で製造したＭＯＳＦＥＴのリーク電流特性を示すグラフである。
　【図５】プラズマ点火と同時にＴｉＣｌ４を導入した参考例で製造したＭＯＳＦＥＴのリーク電流特性を示すグラフである。
　【図６】プラズマ点火５秒後にＴｉＣｌ４を導入した比較例で製造したＭＯＳＦＥＴのリーク電流特性を示すグラフである。
　【図７】プラズマ点火１５秒後にＴｉＣｌ４を導入した比較例で製造したＭＯＳＦＥＴのリーク電流特性を示すグラフである。
　【図８】従来の半導体装置の製造方法を示す工程断面図である。
　【図９】従来の半導体装置の製造方法を示す工程断面図である。
　【図１０】従来の半導体装置の製造方法において、電荷の蓄積を示す図である。
　【符号の説明】
　１０１　ｐ型シリコン基板
　１０２　素子分離用酸化シリコン膜
　１０３　ゲート酸化膜
　１０５　多結晶シリコン膜
　１０６　タングステンシリサイド膜
　１０４　ゲート電極
　１０８　サイドウォール
　１０９　ＢＰＳＧ膜
　１１１　コンタクトホール
　１１２　チタン膜
　１１３　チタンシリサイド膜
　１１４　窒化チタン膜
　１１５　上配線