【事件の表示】
　特願２００８−５５０３６１「炭化ケイ素デバイス用のエッジ終端構造およびエッジ終端構造を含む炭化ケイ素デバイスの製造方法」拒絶査定不服審判事件〔平成１９年　７月２６日国際公開，ＷＯ２００７／０８４２８２，平成２１年　６月２５日国内公表，特表２００９−５２４２１７〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１　手続きの経緯
　本願は，２００７年１月８日（パリ条約による優先権主張外国庁受理２００６年１月１２日，米国）を国際出願日とする出願であって，平成２３年１１月２４日付けで拒絶理由が通知され，平成２４年５月２９日に手続補正がされ，同年６月１８日付けで拒絶査定がなされ，これに対して同年１０月２２日に拒絶査定に対する審判請求がされたものである。
　
２　本願発明について
（１）本願発明
　本願の請求項１〜２３に係る発明は，平成２４年５月２９日にされた手続補正により補正された特許請求の範囲の請求項１〜２３に記載されている事項により特定されるとおりのものであり，そのうち請求項１に係る発明は，特許請求の範囲の請求項１に記載されている次の事項により特定されるとおりのもの（以下「本願発明」という。）である。
　
「【請求項１】
　炭化ケイ素半導体デバイスのためのエッジ終端構造であって，
　炭化ケイ素ベースの半導体接合を少なくとも部分的に取り囲み，炭化ケイ素層中において間隔をもって配置された複数の同心円のフローティングガードリングと，
　前記フローティングガードリング間で，前記炭化ケイ素層の表面に隣接する炭化ケイ素表面電荷補償領域と，
　前記炭化ケイ素層上の窒化ケイ素層と，
　前記窒化ケイ素上の有機保護層と
を備えることを特徴とするエッジ終端構造。」
　
（２）刊行物に記載された発明
・国際公開第２００４／６６３９２号
　原査定の拒絶の理由に引用され本願の優先権主張の日前に外国において頒布された刊行物である国際公開第２００４／６６３９２号（以下「引用例」という。）には，Figure３，４とともに，次の記載がある。（下線は当合議体において付加。以下同様。また，日本語訳は，引用例に係る国際出願の日本国内段階における公表公報である特表２００６−５１６８１５号公報を参考として当合議体で作成した。）
　
ア　技術分野
「FIELD OF THE INVENTION
 The present invention relates microelectronic devices and more particularly to edge termination for silicon carbide devices.」（１ページ９〜１１行）
（日本語訳：
技術分野
　本発明は，マイクロエレクトロニクスデバイスに関し，より詳細には，炭化ケイ素半導体デバイスのためのエッジ終端構造及びその製造方法に関する。）
　
イ　発明の概要
「SUMMARY OF THE INVENTION
　　　Embodiments of the present invention may provide an edge termination for silicon carbide devices having a plurality of concentric floating guard rings in a silicon carbide layer that are adjacent and spaced apart from a silicon carbide-based semiconductor junction. An insulating layer, such as an oxide, is provided on the floating guard rings and a silicon carbide surface charge compensation region is provided between the floating guard rings and is adjacent the insulating layer.
　　　In particular embodiments of the present invention, the floating guard rings extend a first distance into the silicon carbide layer and the surface charge compensation region extends a second distance into the silicon carbide layer. The second distance may be less than the first distance, in some embodiments. In further embodiments, the surface charge compensation region is lighter doped than the guard rings. The surface charge compensation region may extend between adjacent ones of the floating guard rings so as to contact adjacent ones of the floating guard rings. Alternatively, the surface charge compensation region may extend between adjacent ones of the floating guard rings but only contact one of the adjacent floating guard rings.」（５ページ２３行〜６ページ５行）
（日本語訳：
　発明の概要
　
本発明の実施形態では，炭化ケイ素ベースの半導体接合に近接し，それから間隔のおかれた，炭化ケイ素層中の複数の同心円のフローティングガードリングを有する炭化ケイ素デバイスのためのエッジ終端構造を提供することができる。酸化膜などの絶縁層が，このフローティングガードリング上に設けられ，炭化ケイ素表面電荷補償領域が，これらのフローティングガードリング間に設けられ，この絶縁層に近接している
　
本発明の特定の実施形態においては，このフローティングガードリングは，この炭化ケイ素層中に第１の距離だけ延び，この表面電荷補償領域は，この炭化ケイ素層中に第２の距離だけ延びている
　
ウ　実施形態
「　　　As is described in more detail below, embodiments of the present invention may provide improved edge termination of semiconductor devices, such as P-N, Schottky, PiN or other such semiconductor devices. Particular embodiments of the present invention provide edge termination for silicon carbide (SiC) devices. For example, embodiments of the present invention may be utilized as edge termination for SiC Schottky diodes, junction barrier Schottky (JBS) diodes, PiN diodes, thyristors, transistors, or other such SiC devices. Embodiments of the present invention may reduce the sensitivity of a multiple floating guard ring termination to oxide-semiconductor surface charges. In particular embodiments, a surface charge compensation layer, such as a thin p-type layer, is provided in addition to the multiple floating guard rings. The surface charge compensation layer is used to at least partially neutralize the effects of charges at oxide-semiconductor interfaces in the silicon carbide devices.
　　　Figure 3 is a cross section of a silicon carbide semiconductor device 20 illustrating particular embodiments of the present invention. As illustrated in Figure 3, a silicon carbide layer 30, such as a lightly doped n-type silicon carbide layer, has formed therein a main junction 32, for example, of p-type silicon carbide, and a plurality of floating guard rings 34, such as p-type silicon carbide floating guard rings. An insulating layer 26, such as an oxide layer, is provided on the silicon carbide layer 30. The insulating layer 26 may be a deposited or grown oxide and may be fabricated utilizing techniques known to those of skill in the art. In particular embodiments of the present invention, the insulating layer 26 may be an oxide, such as SiO 2 , a nitride, such as Si 3 N 4 , an oxide-nitride-oxide structure and/or an oxynitride or organic films such as a polyimide layer.
　　　As is further illustrated in Figure 3, thin regions of silicon carbide, such as p- type silicon carbide, are provided between the spaced apart floating guard rings 34 to spread the equipotential lines to reduce the surface field and thus provide surface charge compensation regions or layers 36. As seen in Figure 3, respective ones of the surface charge compensation regions 36 may be adjacent and contacting a first of two adjacent guard rings 34 and extend from the first guard ring towards the second of the two adjacent guard rings 34. Alternatively, two or more thin regions of silicon carbide could be provided between adjacent ones of the floating guard rings 34 and the two or more thin regions could extend from respective ones of the floating guard rings toward each other. In other embodiments of the present invention, the surface charge compensation regions 36 need not be identical in size, doping, shape or location relative to the adjacent guard rings 34. The surface charge compensation regions 36 may be provided, for example, as a layer of p-type silicon carbide.
　　　For the structure illustrated in Figure 3 where p-type silicon carbide surface charge compensation regions are provided in an n-type silicon carbide layer, the dose charge (concentration x depth = dose) of the surface charge compensation regions or layers 36 should be from about 1x1012 to about 5x1012 cm-2.The oxide-semiconductor interface is expected to have from about 1x1012 to about 2 x1012 cm-2 of positive charge. The surface of the surface charge compensation regions 36 will, typically, be depleted by the positive surface charges, and the negative charges in the depletion region in the surface charge compensation regions 36 will terminate the E-field lines originating from the oxide interface charges, and neutralize the negative effects of the positive interface charges. Furthermore, the amount of charge in the surface charge compensation regions 36 is small enough so that these regions can be completely depleted at a lower voltage (lower than the blocking voltage of the device), which may be required for guard rings to function properly. Therefore, surface charge compensation regions 36 may make the multiple floating guard ring termination less sensitive or insensitive to the changes in the oxide charge. Thus, operation of the surface charge compensation regions 36 according to embodiments of the present invention may function very differently from the JTE termination that utilizes the RESURF principle Appels et al, High-voltage thin layer devices (RESURF devices), IEDM Tech. Dig., 1979, pp. 238-241, because the function the surface charge compensation regions 36 described herein is to compensate for the oxide charges, whereas the p-layer in a conventional JTE is used to terminate the charge in the depletion region of the drift layer vertically, so that the lateral field is minimized.
　　　While the structure illustrated in Figure 3 may be effective at compensating for oxide charges, the small spacing between the floating guard rings that are provided in silicon carbide devices may make fabrication of such devices difficult because of the tight alignment tolerances that may be needed for photolithography. Therefore, in silicon carbide devices, it may be more practical to merge all surface-charge compensating p-layers into one pattern, connecting all guard rings as shown in Figure 4. Thus, as illustrated in Figure 4, a silicon carbide device 20' is provided having a surface charge compensation layer 38 that is provided between adjacent ones of the floating guard rings 34. In the device 20' the charge compensating layer 38 is illustrated as a p-type silicon carbide layer. This p-layer 38 may have the same total charge of from about 1x10 12 to about 7x1012 cm -2 , which is the same as that illustrated in Figure 3. The charge in the p-layer 38 will neutralize the positive oxide charge, and therefore making the device less sensitive to the oxide-semiconductor interface charges.」（９ページ１行〜１１ページ５行）
（日本語訳：
　以下に，より詳細に説明されるように，本発明の実施形態では，Ｐ−Ｎデバイス，ショットキーデバイス，ＰｉＮデバイス，かかる他の半導体デバイスなどの半導体デバイスの改善されたエッジ終端を実現することができる。本発明の特定の実施形態は，炭化ケイ素（ＳｉＣ）デバイスについてのエッジ終端を提供している。例えば，本発明の実施形態は，ＳｉＣショットキーダイオード，接合バリアショットキー（ＪＢＳ）ダイオード，ＰｉＮダイオード，サイリスタ，トランジスタ又はかかる他のＳｉＣデバイスのためのエッジ終端として利用することができる。本発明の実施形態は，酸化膜−半導体表面電荷に対する多重フローティングガードリング終端の感受性を低下させることができる。特定の実施形態においては，ｐ型薄層などの表面電荷補償層が，この多重フローティングガードリングに追加して設けられる。この表面電荷補償層を使用して，この炭化ケイ素デバイス中の酸化膜−半導体境界面における電荷の影響を少なくとも部分的に中和する。
　
図３は，本発明の特定の実施形態を示す炭化ケイ素半導体デバイス２０の断面図である。図３に示すように，低濃度にドーピングしたｎ型炭化ケイ素層などの炭化ケイ素層３０は，その中に，例えば，ｐ型炭化ケイ素の主要接合３２，及びｐ型炭化ケイ素フローティングガードリングなど，複数のフローティングガードリング３４を備えている。酸化膜層などの絶縁層２６が，炭化ケイ素層３０上に設けられる。この絶縁層２６は，堆積させられた酸化膜又は成長された酸化膜とすることができ，当業者に知られている技術を利用して製造することができる。本発明の特定の実施形態においては，この絶縁層２６は，ＳｉＯ
２
などの酸化膜，Ｓｉ
３
Ｎ
４
などの窒化膜，酸化膜−窒化膜−酸化膜構造及び／又は酸窒化膜，あるいはポリイミド層などの有機膜とすることができる
　さらに図３に示すように，ｐ型炭化ケイ素などの炭化ケイ素の薄い領域が，間隔をおいて配置されたフローティングガードリング３４の間に設けられて，等電位線を拡散させて，この表面電界を低下させ，したがって，表面電荷補償領域又は表面電荷補償層３６がもたらされる。図３に示すように，表面電荷補償領域３６のそれぞれは，２つの隣接したフローティングガードリング３４のうちの第１のフローティングガードリングに近接し接触しており，これら２つの隣接したフローティングガードリングのうちのこの第１のフローティングガードリングからこの第２のフローティングガードリングに向かって延びることができる。また，炭化ケイ素の２つ以上の薄い領域を，これらのフローティングガードリング３４のうちの隣接したフローティングガードリング間に設けることができ，これらの２つ以上の薄い領域は，これらのフローティングガードリング３４のそれぞれ一方から他方に向かって延びることができる。本発明の他の実施形態においては，表面電荷補償領域３６は，サイズ，ドーピング，形状，又はこれらの隣接するフローティングガードリング３４に対する位置が同じである必要はない。表面電荷補償領域３６は，例えば，ｐ型炭化ケイ素層として実現することができる。
　ｐ型炭化ケイ素表面電荷補償領域３６が，ｎ型炭化ケイ素層３０中に設けられる，図３に示す構造では，この表面電荷補償領域又は表面電荷補償層３６のドーズ電荷（密度×深さ＝ドーズ）は，約１×１０１２から約５×１０１２ｃｍ−２のはずである。この酸化膜−半導体境界面は，約１×１０１２から約２×１０１２ｃｍ−２の正電荷を有することが予想される。表面電荷補償領域３６の表面は，一般的にこの正の表面電荷によって空乏化することになり，表面電荷補償領域３６中のこの空乏領域中の負電荷は，この酸化膜境界面電荷から発生するＥフィールド線を終端し，この正の境界面電荷の悪影響を中和することになる。さらに，表面電荷補償領域３６における電荷量は，十分に小さく，その結果，これらの領域は，（このデバイスのブロッキング電圧より低い）低電圧において完全に空乏化する可能性があり，これはフローティングガードリングが，適切に機能するために必要となることもある。したがって，表面電荷補償領域３６により，この多重フローティングガードリング終端では，この酸化膜電荷の変化に対する影響を少なくし，又は影響をなくすることができる。したがって，本発明の実施形態による表面電荷補償領域３６の動作は，ＲＥＳＵＲＦ原理 Appels et al., High-voltage thin layer devices (RESURF devices), IEDM Tech. Dig., 1979, pp.238-241 を利用したＪＴＥ終端とは非常に異なるように機能することができ，その理由は，本明細書中で説明している表面電荷補償領域３６の機能が，この酸化膜の電荷について補償するのに対して，従来のＪＴＥにおいてはｐ層を使用して，このドリフト層の空乏領域中の電荷を垂直方向に終端し，その結果，この横方向の電界が最小化されるからである。
　図３に示す構造は，酸化膜電荷を補償するのに有効にすることができるが，炭化ケイ素デバイス中に設けられるこれらのフローティングガードリング間の小さな間隔により，フォトリソグラフィのために必要となり得る厳しい位置合わせ許容範囲のためにかかるデバイスの製造が困難になってしまうこともある。したがって，図４に示すように，炭化ケイ素デバイス２０’においては，すべてのフローティングガードリングを接続する１つのパターンにすべての表面電荷補償ｐ層をマージ（ｍｅｒｇｅ）することがより実用的になり得る。したがって，図４に示すように，炭化ケイ素デバイス２０’は，これらのフローティングガードリング３４のうちの隣接するフローティングガードリング３４間に設けられた表面電荷補償層３８を有するように実現される。炭化ケイ素デバイス２０’においては，表面電荷補償層３８は，ｐ型炭化ケイ素層として示されている。このｐ型炭化ケイ素層３８は，約１×１０１２から約７×１０１２ｃｍ−２の同じ総電荷を有することができ，これは図３に示す総電荷と同じである。ｐ型炭化ケイ素層３８中のこの電荷は，この正の酸化膜電荷を中和することになり，したがって，このデバイスを酸化膜−半導体境界面電荷の影響をあまり受けないようにする。）
　
エ　特許請求の範囲
「 1. An edge termination structure for a silicon carbide semiconductor device, comprising: a plurality of spaced apart concentric floating guard rings in a silicon carbide layer that at least partially surround a silicon carbide-based semiconductor junction; an insulating layer on the floating guard rings; and a silicon carbide surface charge compensation region between the floating guard rings and adjacent the insulating layer.」（１７ページ２〜８行）
（日本語訳：
１．　
炭化ケイ素半導体デバイスのためのエッジ終端構造であって，炭化ケイ素ベースの半導体接合を少なくとも部分的に取り囲み，炭化ケイ素層中において複数の間隔もって配置された同心円のフローティングガードリングと，該フローティングガードリング上に設けられた絶縁層と，前記フローティングガードリング間で，前記絶縁層に隣接して設けられた炭化ケイ素表面電荷補償領域とを備えていることを特徴とするエッジ終端構造
　
　ここで，上記ウの記載から，炭化ケイ素半導体デバイス２０が複数のフローティングガードリング３４を備えていることがわかる。
　また，上記イ，ウの記載とともに図３を参照すると，前記複数のフローティングガードリング３４は炭化ケイ素の表面から炭化ケイ素層中に第１の距離だけ延び，表面電荷補償領域３６は，炭化ケイ素の表面から炭化ケイ素層中に第２の距離だけ延びていることがわかる。さらに，絶縁層２６が，炭化ケイ素の表面に接して設けられていることもわかる。
　
　以上を総合すると，引用例には以下の発明が記載されているものと認められる。（以下「引用発明」という。）
「炭化ケイ素半導体デバイス２０のためのエッジ終端構造であって，炭化ケイ素ベースの半導体接合３２を少なくとも部分的に取り囲み，炭化ケイ素の表面から炭化ケイ素層中に第１の距離だけ延びる，複数の，間隔をもって配置された同心円のフローティングガードリング３４と，該フローティングガードリング３４上に炭化ケイ素の表面に接して設けられ，ＳｉＯ２などの酸化膜，Ｓｉ３Ｎ４などの窒化膜，酸化膜−窒化膜−酸化膜構造及び／又は酸窒化膜，あるいはポリイミド層などの有機膜である絶縁層２６，前記フローティングガードリング３４間で，炭化ケイ素の表面から炭化ケイ素層中に第２の距離だけ延び，前記絶縁層に隣接して設けられた炭化ケイ素表面電荷補償領域３６とを備えていることを特徴とするエッジ終端構造。」
　
（３）対比
　本願発明と引用発明とを対比する。
　
・引用発明の「炭化ケイ素半導体デバイス２０のためのエッジ終端構造」は，本願発明の「炭化ケイ素半導体デバイスのためのエッジ終端構造」に相当する。
　
・引用発明の「炭化ケイ素ベースの半導体接合３２を少なくとも部分的に取り囲み，炭化ケイ素の表面から炭化ケイ素層中に第１の距離だけ延びる，複数の，間隔をもって配置された同心円のフローティングガードリング３４」は，本願発明の「炭化ケイ素ベースの半導体接合を少なくとも部分的に取り囲み，炭化ケイ素層中において間隔をもって配置された複数の同心円のフローティングガードリング」に相当する。
　
・引用発明の「該フローティングガードリング３４上に炭化ケイ素の表面に接して設けられ，ＳｉＯ２などの酸化膜，Ｓｉ３Ｎ４などの窒化膜，酸化膜−窒化膜−酸化膜構造及び／又は酸窒化膜，あるいはポリイミド層などの有機膜である絶縁層２６」と，本願発明の「前記炭化ケイ素層上の窒化ケイ素層と，　前記窒化ケイ素上の有機保護層」，とは，「前記炭化ケイ素層上の絶縁層」である点で一致する。
　
・引用発明の「前記フローティングガードリング３４間で，炭化ケイ素の表面から炭化ケイ素層中に第２の距離だけ延び，前記絶縁層に隣接して設けられた炭化ケイ素表面電荷補償領域３６」は，本願発明の「前記フローティングガードリング間で，前記炭化ケイ素層の表面に隣接する炭化ケイ素表面電荷補償領域」に相当する。
　
　したがって，引用発明と本願発明とは次の点で一致する。
「炭化ケイ素半導体デバイスのためのエッジ終端構造であって，
　炭化ケイ素ベースの半導体接合を少なくとも部分的に取り囲み，炭化ケイ素層中において間隔をもって配置された複数の同心円のフローティングガードリングと，
　前記フローティングガードリング間で，前記炭化ケイ素層の表面に隣接する炭化ケイ素表面電荷補償領域と，
　前記炭化ケイ素層上の絶縁層とを備えることを特徴とするエッジ終端構造。」
　
　一方，両者は以下の点で相違する。
　
《相違点》
　本願発明は，「前記炭化ケイ素層上の窒化ケイ素層と，　前記窒化ケイ素上の有機保護層と」を備えるが，引用発明は，「前記炭化ケイ素層上の絶縁層」に対応する構成を備えるものの，当該「絶縁層」が，「窒化ケイ素層と，　前記窒化ケイ素上の有機保護層」であるとは特定されていない点。
　
（４）判断
　上記相違点について検討する。
　
　シリコンからなる半導体装置において，周囲環境からの水分などの影響を防ぐために，Ｓｉ３Ｎ４膜とその上のポリイミド膜からなる構成のパッシベーション膜を設けることは，以下の周知例１〜３にも示されているように，従来より周知の技術である。
　
周知例１：　特開昭５７−２１１７５２号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開昭５７−２１１７５２号公報（以下「周知例１」という。）には，第１図とともに，次の記載がある。
・「本発明は，半導体装置における電極又は配線層の特性改良に関するものである。
　半導体集積回路（以下，ＩＣと略す。）や大規模ＩＣ（ＬＳＩ）においては，半導体チップ上にＡｌ又はＳｉ含有Ａｌからなる配線が施されている。このＡｌ系配線上には，特公昭４８−２９５６号に示された
ポリイミドイソインドロキナゾリンジオン（以下，ＰＩＱ樹脂と称する。）
・「従って，本発明の目的は，電気的安定性のみならず耐湿性にも優れた保護膜を形成し，電極又は配線の電気的特性の向上及び腐食の防止を図ることにある。
　本発明者は，上述した問題点を検討する中で，保護膜の材質のうち，ＰＩＱ樹脂等の有機物質は電気的安定性は良好であるが耐湿性に劣り，他方，ＳｉＯ２等の無機物質は耐湿性は良好であるが電気的に不安定であることに着目し，これらの有機物質及び無機物質が単独では満足すべき結果が得られないことをつき止めた。この認識に基づいて，有機物質と無機物質とを巧みに組合せ，両物質の有する優れた性質を同時に生かすことによって，電極又は配線の電気的特性を阻害せずにしかもその腐食を防止し得る保護膜構造を見出したのである。
　即ち，本発明による保護膜構造は，耐湿性の良い無機系保護膜を下地とし，電気的に安定な有機系保護膜を積層せしめた複合保護膜からなることを特徴とするものである。」（１ページ右下欄１３行〜２ページ左上欄１２行）
・「第１図は，本実施例による保護膜の構造を示している。この構造によれば，
シリコン基板１の一主面にＡｌ又はＳｉ含有Ａｌからなる配線２が設けられ，この配線２上に複合保護膜を構成するＳｉＯ
２
膜３とＰＩＱ樹脂膜４とが順次積層されている。ＳｉＯ
２
膜３は，耐湿性は良好であるがその中のイオン性物質により電気的に不安定であり，他方，ＰＩＱ樹脂膜４は，電気的安定性には優れているが耐湿性に劣っている。従って，ＰＩＱ樹脂膜４によって電気的に安定であり，その耐湿性の悪さをＳｉＯ
２
膜３によってカバーした構造が形成されたことになる
　この結果，大気中にある外部の水分がＰＩＱ樹脂膜４を通して侵入したとしても，ＳｉＯ２膜３は浸透できないから，第１図（Ａ）に示したように上記水分はＰＩＱ樹脂膜４とＳｉＯ２膜３との界面に集中し，配線２へは殆ど到達することができない。つまり，外部からの水分に対してはＳｉＯ２膜３は強力なバリア作用をなし，このためにＰＩＱ樹脂膜４中の水分は飽和状態となってそれ以上に吸収されなくなり，もはやＰＩＱ樹脂膜４からは水分が侵入しなくなる。従って，配線２に対する水分の影響は実質的に生じず，その粒界腐食をなくすことができるから，配線の電気的特性を向上させ，断線も阻止することができる。」（２ページ左上欄１５行〜同ページ右上欄１９行）
・「以上，本発明を例示したが，上述の実施例は本発明の技術的思想に基づいて更に変形が可能である。例えば，
上述のＰＩＱ樹脂膜に代えて，他のポリイミド樹脂
を使用してよい
上述のＳｉＯ
２
膜に代えて，
Ｓｉ
３
Ｎ
４
膜（厚さは例えば〜０．３μｍ）等
を使用してもよい
　
周知例２：　特開平１１−８７３３１号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開平１１−８７３３１号公報（以下「周知例２」という。）には，図１〜３とともに，次の記載がある。
　
・「【０００２】
【従来の技術】
半導体装置内部の回路素子を応力，水分，α線等から保護するために金属導体膜で形成された配線の上部に無機パシベーション膜を，さらにその無機パシベーション膜の上にポリイミド等の有機パシベーション膜を設けることは一般的である
・「【００１１】
【発明の実施の形態】この発明の実施の形態の半導体装置の製造方法を図１〜図３に基づいて説明する。図１はこの発明の実施の形態で有機パシベーションをマスクとして無機パシベーション膜をエッチングした状態の断面図である。図２はこの発明の実施の形態で金属導体膜上に無機パシベーション膜を形成した状態の断面図，図３はこの発明の実施の形態で無機パシベーション膜上に有機パシベーション膜を所定の形状に形成した状態の断面図を示す。図１において，１は感光性の有機パシベーション膜，２はシリコンナイトライド（Ｓｉ3 Ｎ4)膜等からなる無機パシベーション膜，３は半導体基板，４はアルミニウム（Ａｌ）あるいはアルミニウム合金膜等からなる金属導体膜である。」
・「【００１６】
【実施例】図２に示すように，所定の形状に形成されたＡｌ膜（金属導体膜４）上に
ＣＶＤで膜厚１μｍのＳｉ
3 
Ｎ
4 
膜（無機パシベーション膜２）を形成する。形成されたＳｉ
3 
Ｎ
4 
膜上に旭化成（株）製の感光性ポリイミド前駆体Ｉ−８３２０Ａを用いて硬化後，膜厚７μｍのポリイミド膜（有機パシベーション膜１）を形成する
　
周知例３：　特開平８−８２４２号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開平８−８２４２号公報（以下「周知例３」という。）には，図１とともに，次の記載がある。
・「【０００２】
【従来の技術】
半導体装置の基板表面に形成されている素子部分は，外部環境の影響を受けやすいため素子表面には保護膜が設けられて信頼性等を保持している。従来，こうした保護膜としては，優れた造膜性，電気特性，信頼性の面からポリイミド樹脂膜が用いられるようになってきており，近年は無機保護膜とポリイミド樹脂保護膜とを併用するようになってきている
・「【００２５】図１は，半導体装置を説明するための概略断面図である。図１において，シリコン等の半導体素子１の表面に例えば，pnp 型トランジスタが形成されている。半導体素子１の表面にはエミッタ・ベース間の接合保護のための二酸化ケイ素膜２が形成され，さらにベース電極３，エミッタ電極４がアルミニウム蒸着膜により形成されている。
この半導体素子表面に無機保護膜である窒化ケイ素蒸着膜５を形成し，さらにその上部に，感光性樹脂組成物を前述の方法により，エミッタ電極４上に穴が開くようにパターンニングし，有機保護膜層６を形成する
　・・・（中略）・・・
【００２６】
【作用】本発明の半導体装置は，絶縁保護膜として特定の感光性樹脂組成物を用いることによって，従来のフォトレジストを使用したフォトエッチングプロセスを用いずに，半導体素子上にレリーフパターンの絶縁保護膜が得られるものである。
・・・（中略）・・・
さらに，ポリアミック酸の状態でレリーフパターンを得，その後熱転化により
ポリイミド膜とする
　ここで，上記段落【００２６】の記載から，「有機保護膜層６」が，ポリイミド膜からなるものであることが明らかである。
　
　ところで，一般に，半導体装置において，外部からの水分の侵入を防ぐ必要があることは従来より周知の技術課題であるところ，この技術課題は，シリコンからなる半導体素子のみならず，炭化ケイ素からなる半導体素子においても周知のものであることは，例えば以下の周知例４及び５の記載から明らかである。
　
周知例４：　特開２００５−２８６１９７号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開２００５−２８６１９７号公報（以下「周知例４」という。）には，図７とともに，次の記載がある。
・「【０００２】
　
半導体装置は，小型，軽量，コスト低減のために，樹脂モールドされることが多い。樹脂の中にはいろいろなイオンが含まれている。このため，外部雰囲気の水分や半導体素子にかかる高電界とあいまって，特性劣化を起こす。したがって，これらイオンの影響から素子を保護する厚い高純度の保護膜が必要となり，保護膜として感光性のポリイミド系の樹脂が使われることが多い
【０００３】
　図７は従来の第1の例の構造を説明するための図である（特許文献１，２参照。）。
ＳｉＣ半導体を用いたショットキーダイオード
ＳｉＣ半導体の基板
【０００４】
　
ｎ型の半導体層２の表面には絶縁膜４が堆積されている
【０００５】
　・・・（中略）・・・
【０００７】
　
絶縁膜４は一般に薄いため，本ショットキーダイオードを封止する樹脂中のイオンの影響を遮断できなく，耐圧劣化を招きやすい。ｎ型の半導体層２として炭化けい素を用いる場合，絶縁膜４として品質の高い酸化膜を堆積するのは困難である。また，半導体表面電界強度はけい素などと比較してはるかに高い値となる
【０００８】
　
封止樹脂や外部雰囲気のイオンの影響を防止するために，はんだ接続可能な電極膜９と絶縁膜４上に保護膜５が堆積される。保護膜５にはポリイミド系の樹脂膜が用いられることが多い
　
周知例５：　特表平１０−５１１８１２号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特表平１０−５１１８１２号公報（以下「周知例５」という。）には，図１とともに，次の記載がある。
・「本発明は，少なくとも１つのＳｉＣ半導体層を含み，さらに前記ＳｉＣ層の端面の少なくとも一部分の上にこの端面部分をパッシベーションするように設けられた層を含む半導体デバイスに関する。
　例えば，各種のタイプのダイオード，トランジスタ，およびサイリスタ等，すべての種類の半導体デバイスが含まれる。
　そのようなデバイスは，特にＳｉと比較してＳｉＣの優れた特性，すなわち，極限的な条件下で正しく動作するＳｉＣの能力から利益を得ることができる用途に特に用いられる。
ＳｉＣは価電子帯と伝導帯との間の広いバンドギャップに起因する高い熱的安定度を有するため，そのような材料から作られるデバイスは高温，すなわち，１０００Ｋまでの温度で動作することができる。更に，それは高い熱伝導性を有するため，ＳｉＣデバイスは高密度に配置することができる。ＳｉＣはまた，Ｓｉよりも５倍も大きなブレークダウン電界を持ち，そのためそれはデバイスの阻止状態において高電圧が発生するような条件下で動作する大電力デバイス用の材料として適している
　デバイスの端面のパッシベーションはいくつかの異なる理由のために行われ，いくつかの異なる手段を用いて行われる。
デバイスの端面にパッシベーション層を設けることの１つの理由は，デバイスの１つまたは複数の半導体層を保護して，特に半導体層に対して損傷を与えるかもしれない湿気およびイオンマイグレーションを防止するためである。パッシベーション層はまた，機械的な影響および汚れから半導体層を保護する。パッシベーション層の別の仕事は半導体層の表面領域を安定化することであって，それは更に，半導体層のバルク部分の性質を安定化する効果を持つ。特に，パッシベーション層は雰囲気からデバイスの半導体層を電気的に遮蔽しなければならない。
　
本発明は特に，半導体材料としてＳｉＣを用いる場合に適したパッシベーションを得る問題に関心があり，それによって特に，高温および高いブレークダウン電界に耐えるＳｉＣの特性を活用することができるようにするものである
　
　それゆえ，従来より周知であった，Ｓｉ３Ｎ４膜（すなわち窒化ケイ素膜）とその上のポリイミド膜（すなわち有機材料膜）からなる構成のパッシベーション膜を設けることにより，周囲環境からの水分などの影響を防ぐ技術を，引用発明に係る炭化ケイ素半導体デバイスに適用して，相違点に係る「前記炭化ケイ素層上の窒化ケイ素層と，　前記窒化ケイ素上の有機保護層と」を備えるようにすることは，当業者が適宜になし得たことである。
　よって，前記相違点は，当業者が適宜になし得た範囲に含まれる程度のものである。
　
（５）まとめ
　以上検討したとおり，本願発明は，周知技術を勘案することにより，引用発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
３　むすび
　以上のとおりであるから，他の請求項について検討するまでもなく，本願は拒絶すべきものである。
　よって，結論のとおり審決する。