【事件の表示】
　特許第３３０１１８８号「積層電子部品、その製造方法およびその特性測定方法」の請求項１、２に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３３０１１８８号の請求項１、２に係る特許を維持する。
【理　由】
第１　手続きの経緯
本件特許第３３０１１８８号に係る手続きの主な経緯は次のとおりである。
　特許出願（特願平５−３３１８５１号）　　　　平成　５年１２月２７日
　特許権設定登録　　　　　　　　　　　　　　　平成１４年　４月２６日
　特許異議申立（特許異議申立人：片桐　信子、請求項１及び請求項２に対して）　　　　　　　　　　　　　　　　　　　　平成１５年　１月１５日
　特許異議申立（特許異議申立人：藤澤　正人、請求項１及び請求項２に対して）　　　　　　　　　　　　　　　　　　　　平成１５年　１月１５日
　取消理由通知（１）　　　　　　　　　　　　　平成１６年　４月　８日
　特許異議意見書（１）・訂正請求書（１）　　　平成１６年　６月１８日
　取消理由通知（２）　　　　　　　　　　　　　平成１６年　９月　７日
　訂正請求書（１）の取下書　　　　　　　　　　平成１６年　９月１７日
　特許異議意見書（２）・訂正請求書（２）　　　平成１６年　９月１７日
　
第２　訂正の適否についての判断
　１　訂正の内容
　（１）訂正事項ａ
　特許請求の範囲の【請求項１】を
「【請求項１】　内部回路要素を介在させた状態で複数の絶縁性シートが積層されてなる積層体、ならびに
　前記内部回路要素に電気的に接続されかつ前記積層体の外表面に形成された外部電極
　を備え、
　前記外部電極は、前記積層体に設けられかつ導電材が付与されたスルーホールの内部を前記積層体の分割によって露出させることによって形成されたものであり、
　前記導電材は、前記スルーホールの軸線方向の少なくとも一方端部まで届かないように形成されており、
　前記外部電極は、前記積層体の側面に形成された段差の位置に対応する境界面によって前記積層体を２つの部分に区分したときの一方の部分に形成されており、
　複数の主面のうち少なくとも前記導電材が端部に届かない側の主面が電子部品の実装面を構成している、
積層電子部品。」と訂正する。
　
　（２）訂正事項ｂ
　特許請求の範囲の【請求項２】を
「【請求項２】　所定の分割線に沿って分割することによって複数の積層電子部品が得られるものであって、前記分割線によって区画される各領域に個々の前記積層電子部品のための内部回路要素を分布させるように、これら内部回路要素を介在させた状態で複数のマザー絶縁性シートが積層されてなる、マザー積層体を準備し、
　前記マザー積層体の前記分割線を通る位置にスルーホールを設け、
　前記スルーホール内に、その軸線方向の少なくとも一方端部まで届かないように、前記内部回路要素に電気的に接続される導電材を付与し、
　前記マザー積層体には、前記スルーホール内の導電材を複数部分に分割して各部分を互いに電気的に独立させるように、前記分割線に沿って溝を形成して、前記スルーホールに付与された導電材を露出させて外部電極とし、
　前記マザー積層体を前記分割線に沿って分割して前記積層体の側面に段差を形成して、前記積層体を段差の位置に対応する境界面によって２つの部分に区分したときの一方の部分においてのみ前記外部電極を有するようにし、
　複数の主面のうち少なくとも前記導電材が端部まで届かない側の主面を電子部品の実装面とする、
　各工程を備える、積層電子部品の製造方法。」と訂正する。
　
　（３）訂正事項ｃ
　明細書の発明の詳細な説明の段落【００１２】を
「【００１２】
　　【課題を解決するための手段】
　この発明による積層電子部品は、内部回路要素を介在させた状態で複数の絶縁性シートが積層されてなる積層体、ならびに前記内部回路要素に電気的に接続されかつ前記積層体の外表面に形成された外部電極を備え、前記外部電極は、前記積層体に設けられかつ導電材が付与されたスルーホールの内部を前記積層体の分割によって露出させることによって形成されたものであり、前記導電材は、前記スルーホールの軸線方向の少なくとも一方端部まで届かないように形成されており、前記外部電極は、前記積層体の側面に形成された段差の位置に対応する境界面によって前記積層体を２つの部分に区分したときの一方の部分に形成されており、複数の主面のうち少なくとも前記導電材が端部に届かない側の主面が電子部品の実装面を構成していることを特徴としている。」と訂正する。
　
　（４）訂正事項ｄ
　明細書の発明の詳細な説明の段落【００１３】を
「【００１３】
　この発明による積層電子部品の製造方法は、所定の分割線に沿って分割することによって複数の積層電子部品が得られるものであって、前記分割線によって区画される各領域に個々の前記積層電子部品のための内部回路要素を分布させるように、これら内部回路要素を介在させた状態で複数のマザー絶縁性シートが積層されてなる、マザー積層体を準備し、前記マザー積層体の前記分割線を通る位置にスルーホールを設け、前記スルーホール内に、その軸線方向の少なくとも一方端部まで届かないように、前記内部回路要素に電気的に接続される導電材を付与し、前記マザー積層体には、前記スルーホール内の導電材を複数部分に分割して各部分を互いに電気的に独立させるように、前記分割線に沿って溝を形成して、前記スルーホールに付与された導電材を露出させて外部電極とし、前記マザー積層体を前記分割線に沿って分割して前記積層体の側面に段差を形成して、前記積層体を段差の位置に対応する境界面によって２つの部分に区分したときの一方の部分においてのみ前記外部電極を有するようにし、複数の主面のうち少なくとも前記導電材が端部まで届かない側の主面を電子部品の実装面とする、各工程とを備えている。」と訂正する。
　
　２　訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　（１）訂正事項ａ
　訂正事項ａは、特許請求の範囲の請求項１に記載された「外部電極」を「前記外部電極は、前記積層体の側面に形成された段差の位置に対応する境界面によって前記積層体を２つの部分に区分したときの一方の部分に形成されており、」とより具体的に限定するものであるから、特許請求の範囲の減縮を目的とするものに当たる。
　さらに、訂正事項ａについては、特許明細書の段落【００２２】及び【００３６】の記載から明らかであり、新規事項には当たらない。
　したがって、訂正事項ａは、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、かつ実質上特許請求の範囲を拡張し、又は変更するものではない。
　
　（２）訂正事項ｂ
　訂正事項ｂは、特許請求の範囲の請求項２に記載された「前記マザー積層体を前記分割線に沿って分割」する工程を、「前記マザー積層体には、前記スルーホール内の導電材を複数部分に分割して各部分を互いに電気的に独立させるように、前記分割線に沿って溝を形成して、前記スルーホールに付与された導電材を露出させて外部電極とし、前記マザー積層体を前記分割線に沿って分割して前記積層体の側面に段差を形成して、前記積層体を段差の位置に対応する境界面によって２つの部分に区分したときの一方の部分においてのみ前記外部電極を有するようにし、」とより具体的に限定するものであるから、特許請求の範囲の減縮を目的とするものに当たる。
　さらに、訂正事項ｂについては、特許明細書の段落【００１４】、【００１６】、【００１７】及び【００３６】の記載から明らかであり、新規事項には当たらない。
　したがって、訂正事項ｂは、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、かつ実質上特許請求の範囲を拡張し、又は変更するものではない。
　
　（３）訂正事項ｃ、ｄ
　訂正事項ｃ、ｄは、発明の詳細な説明の段落【００１２】又は【００１３】が、特許請求の範囲の請求項１又は請求項２の対応部分であるにもかかわらず、請求項１又は請求項２と一致していない部分があったので、それを一致するように訂正するとともに、請求項１又は請求項２を訂正したことにより、対応部分を訂正するものであるから、明りょうでない記載の釈明を目的とするものに当たる。
　さらに、訂正事項ｃ、ｄは、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、かつ実質上特許請求の範囲を拡張し、又は変更するものではない。
　
　３　訂正の適否のむすび
　以上のとおりであるから、上記訂正は、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる、平成１１年改正前の特許法第１２０条の４第３項において準用する平成６年法律第１１６号による改正前の特許法第１２６条第１項ただし書、第２項及び第３項の規定に適合するので、当該訂正を認める。
　
第３　特許異議申立についての判断
　１　本件発明
　上記第２で示したように上記訂正は認められるので、本件請求項１、２に係る発明（以下、「本件発明１、２」という。）は、上記訂正請求に係る訂正明細書の特許請求の範囲の請求項１、２に記載された次のとおりのものである。
「【請求項１】　内部回路要素を介在させた状態で複数の絶縁性シートが積層されてなる積層体、ならびに
　前記内部回路要素に電気的に接続されかつ前記積層体の外表面に形成された外部電極
　を備え、
　前記外部電極は、前記積層体に設けられかつ導電材が付与されたスルーホールの内部を前記積層体の分割によって露出させることによって形成されたものであり、
　前記導電材は、前記スルーホールの軸線方向の少なくとも一方端部まで届かないように形成されており、
　前記外部電極は、前記積層体の側面に形成された段差の位置に対応する境界面によって前記積層体を２つの部分に区分したときの一方の部分に形成されており、
　複数の主面のうち少なくとも前記導電材が端部に届かない側の主面が電子部品の実装面を構成している、
積層電子部品。
【請求項２】　所定の分割線に沿って分割することによって複数の積層電子部品が得られるものであって、前記分割線によって区画される各領域に個々の前記積層電子部品のための内部回路要素を分布させるように、これら内部回路要素を介在させた状態で複数のマザー絶縁性シートが積層されてなる、マザー積層体を準備し、
　前記マザー積層体の前記分割線を通る位置にスルーホールを設け、
　前記スルーホール内に、その軸線方向の少なくとも一方端部まで届かないように、前記内部回路要素に電気的に接続される導電材を付与し、
　前記マザー積層体には、前記スルーホール内の導電材を複数部分に分割して各部分を互いに電気的に独立させるように、前記分割線に沿って溝を形成して、前記スルーホールに付与された導電材を露出させて外部電極とし、
　前記マザー積層体を前記分割線に沿って分割して前記積層体の側面に段差を形成して、前記積層体を段差の位置に対応する境界面によって２つの部分に区分したときの一方の部分においてのみ前記外部電極を有するようにし、
　複数の主面のうち少なくとも前記導電材が端部まで届かない側の主面を電子部品の実装面とする、
　各工程を備える、積層電子部品の製造方法。」
　
　２　特許異議申立の理由及び取消理由の概要
　（１）特許異議申立の理由
　特許異議申立人片桐信子は、証拠として、
刊行物１（甲第１号証）：特開平５−２１８６５３号公報
刊行物２（甲第２号証）：特開昭５８−１７００４１号公報
刊行物３（参考資料１）：特開昭６３−１６６４４号公報
刊行物４（参考資料２）：特公昭５１−２３４２９号公報
刊行物５（参考資料３）：特開平２−１５４４４９号公報
を提出し、本件特許の訂正前の請求項１、２に係る発明は、その出願前日本国内において頒布された刊行物１に記載された発明であるから、本件訂正前の請求項１、２に係る発明の特許は、特許法第２９条第１項第３号の規定に違反してなされたものであり、また、本件特許の訂正前の請求項１、２に係る発明は、その出願前日本国内において頒布された刊行物１、２に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、本件訂正前の請求項１、２に係る発明の特許は、特許法第２９条第２項の規定に違反してなされたものであり、さらに、本件特許の訂正前の請求項２には、発明の構成に欠くことのできない事項が記載されておらず、特許法第３６条第５項の規定に違反してなされたものであり、特許を取り消すべき旨主張している。
　
　特許異議申立人藤澤正人は、証拠として、
刊行物１（甲第１号証）：特開平５−２１８６５３号公報
を提出し、本件特許の訂正前の請求項１、２に係る発明は、その出願前日本国内において頒布された刊行物１に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、本件訂正前の請求項１、２に係る発明の特許は、特許法第２９条第２項の規定に違反してなされたものであり、特許を取り消すべき旨主張している。
　
　（２）取消理由の概要
　取消理由の概要は、以下のとおりである。
１）本件特許の訂正前の請求項１、２に係る発明は、その出願前日本国内において頒布された下記の刊行物１〜５に記載された発明であるから、本件訂正前の請求項１、２に係る発明の特許は、特許法第２９条第１項第３号の規定に違反してなされたものである。
２）本件特許の訂正前の請求項１、２に係る発明は、その出願前日本国内において頒布された下記の刊行物１〜５に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、本件訂正前の請求項１、２に係る発明の特許は、特許法第２９条第２項の規定に違反してなされたものである。
３）訂正前の本件特許は、明細書の記載が下記６の点で不備のため、特許法第３６条第５項の規定に違反してなされたものである。
　
　　　　　　　　　　　　　　記
　
１．刊行物１（特許異議申立人片桐信子提出の甲第１号証、特許異議申立人藤澤正人提出の甲第１号証）：特開平５−２１８６５３号公報
２．刊行物２（特許異議申立人片桐信子提出の甲第２号証）：特開昭５８−１７００４１号公報
３．刊行物３（同参考資料１）：特開昭６３−１６６４４号公報
４．刊行物４（同参考資料２）：特公昭５１−２３４２９号公報
５．刊行物５（同参考資料３）：特開平２−１５４４４９号公報
　
　特許異議申立人片桐信子及び藤澤正人がそれぞれ提出した特許異議申立書の「３．申立ての理由」記載の理由により、本件訂正前の請求項１、２に係る発明は、刊行物１〜５に記載された発明であり、また、刊行物１〜５に記載された発明に基づいて当業者が容易に発明をすることができたものである。
　
６．特許異議申立人片桐信子が提出した特許異議申立書の「３．（４）○４記載不備の理由」記載の点において不明瞭である。
　
　３　対比・判断
　（１）特許法第３６条第５項についての判断
　特許異議申立人片桐信子は、特許異議申立書第１６頁第２６行〜第１７頁第５行において、「本件特許発明においては「多数の積層電子部品を能率的に製造する」という本発明の効果を奏しない構成、即ち、マザー積層体を構成する個々のマザー絶縁性シートに対して個別にスルーホールの形成、導電材の付与を行なった後で、これらのマザー絶縁性シートを位置合わせし、厚み方向に積層してマザー積層体を形成するようなプロセスを経て製造される積層電子部品の製造方法まで包含されていることが明白である。
　さすれば、本件請求項２には、特許を受けようとする発明の構成に欠くことができない事項が記載されていないことが明らかであり、特許法第３６条第５項に規定する要件を満たしていないことは明白である。」と主張している。
　しかし、本件請求項２に、「複数のマザー絶縁性シートが積層されてなる、マザー積層体を準備し、前記マザー積層体の前記分割線を通る位置にスルーホールを設け」と記載されているように、マザー積層体は、複数のマザー絶縁性シートが積層されてなるものであり、そのマザー積層体にスルーホールを設けていることは、明らかであり、前記主張は、採用できない。
　したがって、本件請求項２には、発明の構成に欠くことができない事項が記載されていないとはいえない。
　
　（２）特許法第２９条第１項第３号、特許法第２９条第２項について
　　　ア　刊行物に記載された発明
　　　（ア）刊行物１に記載された発明
　刊行物１は、セラミック多層回路基板に関するものであり、図１、図３、図７とともに以下の点が記載されている。
「【００１６】上記セラミック多層回路基板１１にあっては電気的には部品搭載面１２ａ上の電子部品５０と印刷配線層１３、１４、１５の配線パターン及び端子１８とを接続する形でスルーホール１６及び溝１７が形成されている。そして、スルーホール１６が部品搭載面１２ａ上の配線パターン１２ｂにおけるランド部に形成されており、またスルーホール１６の径は０．２〜０．３ｍｍと非常に小さいため、部品搭載面１２ａにおける実質的な部品搭載面積を狭めることはない。従って、図５における従来のセラミック多層回路基板２１の側面に１ｍｍ程度と大きな直径の貫通溝２７が形成された構造に較べ、実際の部品搭載面積を大きくとることができ、セラミック多層回路基板１１のさらなる小型化を図ることができる。
【００１７】また、本実施例に係るセラミック多層回路基板１１にあっては、各印刷配線層１２、１３、１４、１５に分割する前の親基板の状態で、スルーホール１６や溝１７を形成することができ、図６、図７に示したように従来のセラミック多層回路基板３１のように各印刷配線層３２、３３、３４、３５に分割した後に、それぞれの印刷配線層３２、３３、３４、３５（子基板）の側面に電極を設ける必要がなく、コストアップを招くこともない。さらには他のプリント配線基板１９にハンダ付けするときハンダ２０の端子１８への周り込み具合を容易に確認することができる。」
　
　　　（イ）刊行物２に記載された発明
　刊行物２は、パッケージ用積層体及びその製造方法に関するものであり、第１図、第４図とともに以下の点が記載されている。
「第１図を参照すると，従来のパッケージに使用されるチップキャリアは半導体チップ（図示せず）を搭載するための基板１１と，この基板１１上に積層された壁部材１２とを有している。基板１１のチップ搭載領域にはマウント用メタライズパターン１３が施されている。・・・（中略）・・・。中間面１５上には，半導体チップとの接続を行うためのボンディングメタライズパターン１６が被着されている。・・・（中路）・・・。
　基板１１及び壁部材１２の周辺側部には，複数個の凹部１７が設けられ，凹部１７は基板１１から壁部材１２の上端面１４まで連続している。基板１１の底部から壁部材１２の中間面１５までの高さに至る凹部１７はスルーホールメタライズされており，各メタライズ層１８は内側の中間面１５上のメタライズパターン１６と電気的に接続されている。」（第３頁左上欄第１８行〜同頁右上欄第１９行）
　
　　　（ウ）刊行物３に記載された発明
　刊行物３は、半導体素子収納用パッケージの製造法に関するものであり、第２図とともに以下の点が記載されている。
「この場合、積層未焼成セラミック体１は第１の未焼成セラミックシート２に設けた貫通孔５と第２の未焼成セラミックシート３に設けた貫通孔６との孔径がそれぞれ異なっていることから貫通孔の途中に第２図に示すような段部Ｂを有することとなり、そのため第２の未焼成セラミックシート３の貫通孔６内壁に金属ペ−ストを印刷塗布し、リード用金属層８を形成した場合、金属ペーストの流れは前記段部Ｂで遮断されることとなり積層未焼成セラミック体１の底面にまで流れて付着することは一切ない。」（第３頁右下欄第２行〜第１２行）
「したがって個々の絶縁基体に切断分離し、各絶縁基体の底面に放熱体を取着しても該放熱体にリード金属層が接触することは皆無であり、半導体装置としての機能に支障を来すようなリード金属層間の短絡を有効に防止することができる。」（第４頁左上欄第１６行〜第２０行）
　
　　　（エ）刊行物１〜５に共通して記載された発明
　刊行物１の図１、刊行物２の第１図、刊行物３の第２図、刊行物４の第２図及び第３図、刊行物５の第２図及び第３図には、外部電極を電子部品等の実装面に届かないように端面スルーホールの内面に被着させるために、積層体を厚み方向に貫くように端面スルーホールを形成した上、この端面スルーホールの軸線方向の少なくとも一方端部まで届かないように外部電極を被着させるようにした多層回路基板等がそれぞれ記載されている。
　
　　　イ　本件発明と刊行物に記載された発明との対比・判断
　　　（ア）本件発明１について
　本件発明１と刊行物１〜５に記載された発明とを対比すると、刊行物１〜５には、本件発明１の構成要素である「積層体の側面に形成された段差」を有する積層電子部品が、記載も示唆もされていない。
　本件発明１は、上記構成要素により、他の電子部品の実装面積を大きくすることができ、さらに、電子部品を実装面に半田付けする際に半田と外部電極が接触し難く、また、半田が実装面から外部に垂れ難くなるという顕著な効果を奏する。
　したがって、本願発明１は、刊行物１〜５に記載された発明であるとも、また、刊行物１〜５に記載された発明に基づいて当業者が容易に発明をすることができたものともすることはできない。
　
　　　（イ）本件発明２について
　本件発明２と刊行物１〜５に記載された発明とを対比すると、刊行物１〜５には、本件発明２の構成要素である「積層体の側面に段差を形成し」た積層電子部品の製造方法が、記載も示唆もされていない。
　本件発明２は、上記構成要素により、他の電子部品の実装面積を大きくすることができ、さらに、電子部品を実装面に半田付けする際に半田と外部電極が接触し難く、また、半田が実装面から外部に垂れ難くなるという顕著な効果を奏する。
　したがって、本願発明２は、刊行物１〜５に記載された発明であるとも、また、刊行物１〜５に記載された発明に基づいて当業者が容易に発明をすることができたものともすることはできない。
　
　４　特許異議申立についての判断のむすび
　以上のとおりであるから、特許異議の申立ての理由及び取消理由によっては本件発明１、２についての特許を取り消すことはできない。
　また、他に本件発明１、２についての特許を取り消すべき理由を発見しない。
　したがって、本件発明１、２についての特許は拒絶の査定をしなければならない特許出願に対してされたものと認めない。
　よって、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第１４条の規定に基づく、特許法等の一部を改正する法律の一部の施行に伴う経過措置を定める政令（平成７年政令第２０５号）第４条第２項の規定により、結論のとおり決定する。
【異議決定日】
平成１６年１０月６日（２００４．１０．６）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
積層電子部品、その製造方法およびその特性測定方法
（５７）【特許請求の範囲】
　【請求項１】　内部回路要素を介在させた状態で複数の絶縁性シートが積層されてなる積層体、ならびに
　前記内部回路要素に電気的に接続されかつ前記積層体の外表面に形成された外部電極
　を備え、
　前記外部電極は、前記積層体に設けられかつ導電材が付与されたスルーホールの内部を前記積層体の分割によって露出させることによって形成されたものであり、
　前記導電材は、前記スルーホールの軸線方向の少なくとも一方端部まで届かないように形成されており、
　
前記外部電極は、前記積層体の側面に形成された段差の位置に対応する境界面によって前記積層体を２つの部分に区分したときの一方の部分に形成されており、
　複数の主面のうち少なくとも前記導電材が端部に届かない側の主面が電子部品の実装面を構成している、
積層電子部品。
　【請求項２】　所定の分割線に沿って分割することによって複数の積層電子部品が得られるものであって、前記分割線によって区画される各領域に個々の前記積層電子部品のための内部回路要素を分布させるように、これら内部回路要素を介在させた状態で複数のマザー絶縁性シートが積層されてなる、マザー積層体を準備し、
　前記マザー積層体の前記分割線を通る位置にスルーホールを設け、
　前記スルーホール内に、その軸線方向の少なくとも一方端部まで届かないように、前記内部回路要素に電気的に接続される導電材を付与し、
　
前記マザー積層体には、前記スルーホール内の導電材を複数部分に分割して各部分を互いに電気的に独立させるように、前記分割線に沿って溝を形成して、前記スルーホールに付与された導電材を露出させて外部電極とし、
　前記マザー積層体を前記分割線に沿って分割
して前記積層体の側面に段差を形成して、前記積層体を段差の位置に対応する境界面によって２つの部分に区分したときの一方の部分においてのみ前記外部電極を有するようにし、
　複数の主面のうち少なくとも前記導電材が端部まで届かない側の主面を電子部品の実装面とする、
　各工程を備える、積層電子部品の製造方法。
　【請求項３】　所定の分割線に沿って分割することによって複数の積層電子部品が得られるものであって、前記分割線によって区画される各領域に個々の前記積層電子部品のための内部回路要素を分布させるように、これら内部回路要素を介在させた状態で複数のマザー絶縁性シートが積層されてなり、かつ前記分割線を通る位置にスルーホールが設けられ、前記スルーホール内に、その軸線方向の少なくとも一方端部まで届かないように、前記内部回路要素に電気的に接続される導電材が付与された、マザー積層体を準備し、
　前記スルーホール内の導電材を複数部分に分割して各部分を互いに電気的に独立させるように、前記分割線に沿って前記マザー積層体に溝を形成し、
　分割された前記導電材の各部分を外部電極として個々の積層電子部品の特性を測定する、
各工程を備える、積層電子部品の特性測定方法。
　【請求項４】　所定の分割線に沿って分割することによって複数の積層電子部品が得られるものであって、前記分割線によって区画される各領域に個々の前記積層電子部品のための内部回路要素を分布させるように、これら内部回路要素を介在させた状態で複数のマザー絶縁性シートが積層されてなり、かつ前記分割線を通る位置にスルーホールが設けられ、前記スルーホール内に、その軸線方向の一方端部まで届かないように、前記内部回路要素に電気的に接続される導電材が付与された、マザー積層体を備え、
　前記マザー積層体には、前記スルーホール内の導電材を複数部分に分割して各部分を互いに電気的に独立させるように、前記分割線に沿って溝が形成され、
　複数の主面のうち少なくとも前記導電材が端部に届かない側の主面が電子部品の実装面を構成している、
積層電子部品の集合体。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　この発明は、内部回路要素を内部に配置した積層電子部品、その製造方法およびその特性測定方法に関するもので、特に、積層電子部品における外部電極の形成態様の改良に関するものである。
　【０００２】
　【従来の技術】
　たとえば、積層コンデンサ、積層インダクタ、多層回路基板、多層複合電子部品で代表される積層電子部品は、導電膜および／または抵抗膜のような内部回路要素を介在させた状態で複数の絶縁性シートが積層されてなる積層体を備える。絶縁性シートとしては、典型的には、セラミックシートが用いられる。
　【０００３】
　図９は、この発明にとって興味ある従来の積層電子部品１の外観を示す斜視図である。積層電子部品１は、内部回路要素（図示せず）を介在させた状態で複数の絶縁性シートが積層されてなる積層体２を備える。積層体２のたとえば４つの側面には、内部回路要素に電気的に接続された外部電極３が形成される。これら外部電極３は、図９において想像線で示すように、スルーホール４を分割することによって与えられる。
　【０００４】
　すなわち、所定の分割線に沿って分割することにより複数の積層電子部品１が得られるように用意されたマザー積層体５において、スルーホール４を形成し、その内周面上に外部電極３となる導電材６を付与した後、このマザー積層体５が、スルーホール４を分割するように分割される。
　【０００５】
　このような積層電子部品１は、チップ状の形態で、外部電極３を介して適宜の回路基板上に表面実装される。
　【０００６】
　【発明が解決しようとする課題】
　上述したスルーホール４への導電材６の付与は、一般的に、導電ペーストを用いて、これをスクリーン印刷することにより行なわれる。そのため、外部電極３を構成する導電材６は、スルーホール４の内周面上でだけでなく、各一部がスルーホール４の周縁部において、積層体２の各主面上にまで延びるように付与される。その結果、外部電極３は、積層体２の各主面上において張出し部７を形成する。
　【０００７】
　このような張出し部７の存在は、次のような問題を引起こす。すなわち、積層電子部品１の両主面あるいはいずれかの主面に、別の部品を実装して複合化を図ろうとする場合、このような別の部品の配置可能な面積が制約される。
　【０００８】
　また、外部電極３となる導電材６が、たとえば銀ペーストの付与および焼付けにより形成される場合、その上に、銀を保護するため、ニッケルめっきが施され、さらにその上に、半田付け性を良好なものとするため、錫めっきが施されることがある。他方、スルーホール４内に導電材６となる銀ペーストを付与するとき、それが過剰であると、スルーホール４の貫通性が阻害されることがある。しかしながら、このようにスルーホール４の貫通性が阻害されると、上述したようなめっきを、スルーホール４の内部にまで及ぼすことが不可能となる。そのため、スルーホール４を分割して外部電極３を露出させたとき、このような外部電極３上には所望のめっき膜が形成されていない部分が生じてしまい、上述したようなめっきの機能が適正に発揮されない事態が生じる。
　【０００９】
　また、積層電子部品１は、少なくとも出荷する前に、その特性を測定しなければならない。しかしながら、積層電子部品１は、原則として、チップの状態としてからでないと、特性を測定することができない。すなわち、マザー積層体５の段階では、個々の積層電子部品１の特性を測定することができず、スルーホール４を分割するようにマザー積層体５を分割した後に、初めて特性の測定が可能となる。そのため、多数の積層電子部品１の特性の測定を能率的に行なうことができない。
　【００１０】
　それゆえに、この発明の目的は、その少なくとも一方主面を、複合化のための他の部品の実装面としてより広く利用することができ、そのため、部品実装の高密度化を図ることができる、積層電子部品およびその製造方法を提供しようとすることである。
　【００１１】
　この発明の他の目的は、複数の積層電子部品の特性測定を能率的に行なうことができる特性測定方法を提供しようとすることである。
　【００１２】
　【課題を解決するための手段】
　この発明による積層電子部品は、内部回路要素を介在させた状態で複数の絶縁性シートが積層されてなる積層体、
ならびに
前記
前記
前記
前記外部電極は、前記積層体の側面に形成された段差の位置に対応する境界面によって前記積層体を２つの部分に区分したときの一方の部分に形成されており、
　【００１３】
　この発明による積層電子部品の製造方法は、所定の分割線に沿って分割することによって複数の積層電子部品が得られるものであって、前記分割線によって区画される各領域に個々の
前記
し
前記
け、前記
前記
し、前記マザー積層体には、前記スルーホール内の導電材を複数部分に分割して各部分を互いに電気的に独立させるように、前記分割線に沿って溝を形成して、前記スルーホールに付与された導電材を露出させて外部電極とし、前記
して前記積層体の側面に段差を形成して、前記積層体を段差の位置に対応する境界面によって２つの部分に区分したときの一方の部分においてのみ前記外部電極を有するようにし、
前記
、各
　【００１４】
　この発明による積層電子部品の特性測定方法は、所定の分割線に沿って分割することによって複数の積層電子部品が得られるものであって、前記分割線によって区画される各領域に個々の積層電子部品のための内部回路要素を分布させるように、これら内部回路要素を介在させた状態で複数のマザー絶縁性シートが積層されてなり、かつ前記分割線を通る位置にスルーホールが設けられ、スルーホール内に、その軸線方向の少なくとも一方端部まで届かないように、内部回路要素に電気的に接続される導電材が付与された、マザー積層体を準備する工程と、スルーホール内の導電材を複数部分に分割して各部分を互いに電気的に独立させるように、前記分割線に沿って前記マザー積層体に溝を形成する工程と、分割された前記導電材の各部分を外部電極として個々の積層電子部品の特性を測定する工程とを備えている。
　【００１５】
　上述した特性測定方法において与えられた積層電子部品の形態、すなわち、溝が形成されたマザー積層体からなる積層電子部品の集合体は、そのまま、出荷時の形態とすることもできる。
　【００１６】
　【発明の作用および効果】
　この発明に係る積層電子部品によれば、スルーホールに付与された導電材を、スルーホールの分割により露出させることによって外部電極が形成され、また、上述の導電材はスルーホールの軸線方向の少なくとも一方端部にまで届かないように形成されているので、導電材が届かないようにされているスルーホールの一方端部側にある積層体の主面上には、外部電極の張出し部が形成されない。そのため、積層体の当該主面を、外部電極に干渉されることなく、複合化のための他の部品の実装面や回路導体形成面として広く利用することができ、その結果、部品実装の高密度化を図ることができる。
　【００１７】
　また、この発明に係る積層電子部品の製造方法によれば、積層電子部品を得るための多くの工程を、マザー積層体の状態で実施することができるので、多数の積層電子部品を能率的に製造することができる。また、マザー積層体を分割して複数の積層電子部品を得ようとするとき、この分割線に沿ってマザー積層体に溝を予め形成し、それによって、スルーホール内の導電材に溝を形成するようにすれば、たとえ導電材がスルーホールの貫通性を阻害するように付与されても、外部電極として好ましい性質を与えるためのめっきを、溝の側面上に露出する部分に施すことができる。その結果、マザー積層体を最終的に分割して得られた積層電子部品の外部電極の表面は、このようなめっき膜により確実に覆われた状態となる。
　【００１８】
　また、この発明に係る積層電子部品の特性測定方法によれば、溝を形成することにより、複数の積層電子部品が、電気的に互いに独立した状態とされながらも、マザー積層体として機械的に一体化されたまま、個々の積層電子部品の特性を測定することができる。したがって、機械的に独立した複数の積層電子部品を取扱う必要がなく、能率的に多数の積層電子部品の特性を測定することができる。
　【００１９】
　また、上述した特性測定を実施するための形態である、溝が形成されたマザー積層体からなる積層電子部品の集合体を、そのまま、出荷時の形態とすれば、需要者側において、マザー積層体を溝に沿って分割するだけで、そこから個々の積層電子部品を取出すことができる。この場合、個々の積層電子部品は、その特性測定を既に終えておくことができるので、問題なく実装に供することができるとともに、積層電子部品の集合体は、個々の積層電子部品がばらばらの状態にある場合に比べて、その梱包および取扱いが容易である点に注目すべきである。
　【００２０】
　【実施例】
　図１および図２は、この発明の一実施例による積層電子部品１１の外観を示す斜視図である。積層電子部品１１は、図示したチップ状の形態で適宜の回路基板上に実装されるが、図１には、このような実装状態において上方に向く主面側が示され、図２には、実装状態において下方に向く主面側が示されている。
　【００２１】
　積層電子部品１１は、内部回路要素（図示せず）を介在させた状態で複数の絶縁性シートが積層されてなる積層体１２を備える。積層体１２のたとえば４つの側面の各々には、積層体１２の外表面に露出する外部電極１３が形成される。これら外部電極１３は、図示しないが、内部回路要素に電気的に接続されている。
　【００２２】
　上述したような外部電極１３は、以下に述べる製造方法の説明から明らかになるように、積層体１２に設けられかつ導電材１４が付与されたスルーホールの内部を積層体１２の分割によって露出させることによって形成されたものであり、導電材１４は、スルーホールの軸線方向の一方端部まで届かないように形成される。また、積層体１２のたとえば４つの側面の各々には、段差１５が形成されているが、このような段差１５が形成される理由も、以下の製造方法の説明から明らかになる。
　【００２３】
　上述したような積層電子部品１１を得るため、図３に示すようなマザー積層体１６が用意される。マザー積層体１６は、所定の分割線１７（一点鎖線）に沿って分割することにより複数の積層電子部品１１を与えるものであって、分割線１７によって区画される各領域に個々の積層電子部品のための内部回路要素（図示せず）を分布させるように、これら内部回路要素を介在させた状態で複数のマザー絶縁性シートが積層されてなるものである。
　【００２４】
　上述したようなマザー積層体１６を得るため、たとえば、以下のような工程が実施される。
　【００２５】
　まず、ドクターブレード法などにより、シート成形を行ない、マザー絶縁性シートとなるべきセラミックグリーンシートを得る。これらセラミックグリーンシートの特定のものには、シートの厚み方向に貫通する電気的導通を可能とするため、ビアホールがパンチング等により形成させる。次に、セラミックグリーンシートの特定のものの上には、内部回路要素となるべき導電膜および／または抵抗膜が印刷される。このとき、既に形成されたビアホール内に、導電材が充填される。
　【００２６】
　次に、上述したようなマザー絶縁性シートが積重ねられ、プレスされる。これによって、マザー積層体１６が得られる。
　【００２７】
　次に、図３に示すように、マザー積層体１６の分割線１７を通る位置にスルーホール１８が形成される。
　【００２８】
　次に、図４に示すように、スルーホール１８内に、内部回路要素に電気的に接続される導電材１４が付与される。この導電材１４の付与には、たとえば、スルーホール１８の一方側に負圧を与えながら他方側からスクリーン印刷により導電材１４を付与する方法、ディスペンサにより導電材１４を付与する方法などが適用される。このとき、スクリーン印刷による場合には、負圧をコントロールしたり、ディスペンサによる場合には、導電材１４の供給量をコントロールしたりして、導電材１４は、スルーホール１８の軸線方向の一方端部すなわち図４では下方端部まで届かないようにされる。
　【００２９】
　次に、図５および図６に示すように、マザー積層体１６には、分割線１７（図３）に沿って溝１９がたとえばダイシングソーによって形成される。溝１９は、スルーホール１８内の導電材１４を複数部分に分割して各部分を互いに電気的に独立させるような深さに選ばれる。なお、導電材１４がスルーホール１８の貫通性を阻害する程度に付与されたとしても、上述した溝１９の形成は、スルーホール１８を再び貫通した状態とし、かつスルーホール１８内で導電材１４に対して露出する側面を与えることを可能にする。
　【００３０】
　次に、図５および図６に示すように、必要に応じて、溝１９の底面とそれに対向するマザー積層体１６の下面とに、それぞれ、スリット２０および２１が設けられる。スリット２０および２１は、いずれか一方が省略されてもよい。
　【００３１】
　なお、図６において、内部回路要素となるべき導電膜２２および２３が図示されている。また、導電膜２２が導電材１４に電気的に接続されている状態も図示されている。
　【００３２】
　次に、マザー積層体１６は、それを構成するマザー絶縁性シートに含まれるセラミックを焼結させるため、焼成される。その後、必要に応じて、マザー積層体１６の表裏面に、導電膜および／または抵抗膜が形成され、また、オーバーコートが施され、また、ソルダーレジストが付与される。また、必要に応じて、外部電極１３となるべき導電材１４や他の導電膜にめっきが施される。
　【００３３】
　以上の工程を終えたとき、マザー積層体１６に含まれる複数の積層電子部品１１は、互いに他のものに対して電気的に独立しているので、溝１９によって分断されたスルーホール１８の各部分に存在する導電材１４を外部電極として、個々の積層電子部品１１の特性を測定することができる。
　【００３４】
　このように、特性が測定された後、良品と判断された積層電子部品１１上には、必要に応じて、複合化のための回路導体や他の電子部品が実装される。ここまで述べた工程は、マザー積層体１６の状態で能率的に行なうことができる。なお、積層電子部品１１の出荷をこの段階で行なってもよい。
　【００３５】
　次に、機械的に独立した複数の積層電子部品１１を得るため、マザー積層体１６は、分割線１７（図３）すなわち溝１９（図５および図６）に沿って完全に分割される。この分割は、チョコレートを割るように、マザー積層体１６を溝１９に沿って割ることにより容易に達成される。前述したスリット２０および２１は、このような分割をより容易にする。なお、このような分割は、溝１９の幅よりも薄い刃厚のダイシングソーで切断することによって達成してもよい。
　【００３６】
　このようにして、図１および図２に示した積層電子部品１１が得られる。以上述べた説明からわかるように、段差１５は、前述した溝１９の形成の結果もたらされたものである。また、積層体１２を段差１５の位置に対応する境界面によって２つの部分に区分したとき、外部電極１３は、一方の部分においてのみ形成されている。そのため、積層電子部品１１における図２に示した主面側では、外部電極１３に張出し部２４が形成されるが、図１に示した主面側では、外部電極１３はこの主面上にまで延びていない。したがって、この図１に示した主面を、外部電極１３に干渉されることなく、他の電子部品のための実装面として広く利用することができる。
　【００３７】
　次に、積層電子部品１１は、必要に応じて、ケーシングされる。このケーシングは、積層電子部品１１のたとえば図１に示した主面上に回路導体や他の電子部品が実装されたとき、これを覆うものである。
　【００３８】
　以上、この発明を図１ないし図６に示した実施例に関連したが、この発明の範囲内において、その他いくつかの変形例が可能である。
　【００３９】
　たとえば、上述したスルーホール１８に導電材１４を付与する工程からスリット２０および２１を形成する工程までを、マザー積層体１６の焼成工程の後に実施してもよい。また、このように、焼成工程の後に、スルーホール１８内に導電材１４を付与するとき、導電材１４の付与は、乾式めっきによってもよい。
　【００４０】
　また、上述した実施例における焼成工程以降の工程については、その少なくともいくつかが省略されても、その順序が変更されてもよい。
　【００４１】
　また、スルーホール１８内において、その一方端部まで届かないように導電材１４を付与するため、図７および図８に示した方法を採用してもよい。すなわち、まず、図７に示すように、スルーホール１８内に導電材１４が全域にわたって付与される。このとき、導電材１４は、スルーホール１８の上方端部側では、張出し部２４を形成するが、他方端部側では、このような張出し部を形成しないようにするのが好ましい。次に、図８に示すように、スルーホール１８の下方端部側からドリル等を作用させ、この他方端部側で所定の深さの穴２５が形成され、それによって導電材１４が下方端部側において除去される。穴２５の径は、スルーホール１８の径と同じかまたはこれより若干大きく選ばれる。このようにして、図４に示した場合と同様、導電材１４が、スルーホール１８内で、その軸線方向の一方端部まで届かないように形成された状態が得られる。
　【００４２】
　上述した穴２５の形成は、導電材１４の張出し部が形成されない側から行なわれるのが好ましい。なぜなら、積層電子部品１１における主面の有効実装面積をできるだけ広くするには、穴２５の径ができるだけ小さいほうが好ましく、このように穴２５の径をできるだけ小さくするには、導電材１４の張出し部が形成されない側から穴２５を形成するのが好ましいからである。
　【００４３】
　また、上述した実施例では、導電材１４が、スルーホール１８の軸線方向の一方端部まで届かないように付与されたが、スルーホールの軸線方向の両端部において導電材が付与されない領域が形成されてもよい。
　【００４４】
　また、スルーホール１８の断面形状は、円形とされたが、四角形等の他の形状に変更されてもよい。
　【００４５】
　また、この発明で用いられる絶縁性シートは、セラミックシートに限らず、他の材料からなる絶縁性シートに置き換えられてもよい。
　【００４６】
　また、この発明は、複数の外部電極のすべてがスルーホール内に付与された導電材に基づいて形成された積層電子部品に限らず、外部電極のいくつかが他の方法によって形成された積層電子部品にも適用することができる。
【図面の簡単な説明】
　【図１】
　この発明の一実施例による積層電子部品１１を一方主面側から示す斜視図である。
　【図２】
　図１に示した積層電子部品１１を他方主面側から示す斜視図である。
　【図３】
　図１に示した積層電子部品１１を得るために準備されるマザー積層体１６を示す斜視図である。
　【図４】
　図３に示したマザー積層体１６のスルーホール１８内に導電材１４を付与した状態を示す断面図である。
　【図５】
　図４に示した工程の後、スルーホール１８を通る位置に溝１９ならびにスリット２０および２１を形成した状態を示す拡大断面図である。
　【図６】
　図５に示した状態にあるマザー積層体１６の一部を示す拡大斜視図である。
　【図７】
　この発明の他の実施例においてマザー積層体１６のスルーホール１８内に導電材１４を付与した状態を示す断面図である。
　【図８】
　図７に示した工程の後、導電材１４をスルーホール１８の下方端部側で除去した状態を示す断面図である。
　【図９】
　この発明にとって興味ある従来の積層電子部品１の外観を示す斜視図である。
　【符号の説明】
　１１　積層電子部品
　１２　積層体
　１３　外部電極
　１４　導電材
　１６　マザー積層体
　１７　分割線
　１８　スルーホール
　１９　溝
　２２，２３　導電膜（内部回路要素）