【事件の表示】
　特願２００８−５０５４５０「スプリットゲート型マルチビットメモリセル」拒絶査定不服審判事件〔平成１８年１０月１９日国際公開、ＷＯ２００６／１１０３９５、平成２０年　９月　４日国内公表、特表２００８−５３６３１５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、２００６年４月４日（パリ条約による優先権主張外国庁受理２００５年４月７日、アメリカ合衆国）を国際出願日とする出願であって、平成２３年７月２５日付けで拒絶理由が通知され、同年１０月２７日に意見書及び手続補正書が提出され、平成２４年２月２８日付けで最後の拒絶理由が通知され、同年８月２７日に意見書及び手続補正書が提出されたところ、同年９月２６日付けで同年８月２７日に提出された手続補正書による補正が却下されるとともに、同日付けで拒絶査定がなされた。
　それに対して、平成２５年１月３１日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、同年６月１４日付けで審尋がなされ、同年９月１７日に回答書が提出された。
　
第２　平成２５年１月３１日に提出された手続補正書による補正についての却下の決定
［補正の却下の決定の結論］ 
　平成２５年１月３１日に提出された手続補正書による補正（以下「本件補正」という。）を却下する。 
　
［理由］ 
１　本件補正の内容
　本件補正は、補正前の特許請求の範囲の請求項１〜２３を、補正後の特許請求の範囲の請求項１〜２２と補正するものであり、補正前後の請求項１は、それぞれ次のとおりである。
　
 （補正前）
「【請求項１】
　メモリセル（２００）であって、
　基板（２０２）内に拡散したソース（２０４）およびドレイン（２０６）を備え、ソース（２０４）およびドレイン（２０６）の間にチャネル領域（２０８）を有し、チャネル領域（２０８）の中心点はソース（２０４）およびドレイン（２０６）から等距離のところに配置され、さらに、
　チャネル領域（２０８）上の基板（２０２）上に形成された第１の電荷保持層（２１４）および第２の電荷保持層（２１６）と、
　ソース（２０４）、ドレイン（２０６）、第１の電荷保持層（２１４）および第２の電荷保持層（２１６）上に形成されたゲート（２１８）と、
　チャネル領域（２０８）の中心点上に形成され、チャネル領域（２０８）の中央部分を制御するためのコントロールゲート（２２０）とを備え、前記コントロールゲート（２２０）は、第１の電荷保持層（２１４）および第２の電荷保持層（２１６）の間の等距離のところに、かつゲート（２１８）の下に配置され、さらに、
　ソース（２０４）をゲート（２１８）から、ドレイン（２０６）をゲート（２１８）から、ならびにコントロールゲート（２２０）を第１の電荷保持層（２１４）、第２の電荷保持層（２１６）およびゲート（２１８）からそれぞれ分離する第１から第５の絶縁層（２１０，２１２，２２４，２２６，２２８）を備え、
　第１の電荷保持層（２１４）はＯＮＯ層であり、酸化物の下部絶縁層（２３０）、中間窒化電荷トラッピング層（２３２）および酸化物の上部絶縁層（２３４）によって構成され、
　第２の電荷保持層（２１６）はＯＮＯ層であり、酸化物の下部絶縁層（２４０）、中間窒化電荷トラッピング層（２４２）および酸化物の上部絶縁層（２４４）によって構成され、
　第１の電荷保持層（２１４）の中間窒化電荷トラッピング層（２３２）は、一方の端を第１の絶縁層（２１０）に接し、他方の端を第３の絶縁層（２２４）に接し、
　第２の電荷保持層（２１６）の中間窒化電荷トラッピング層（２４２）は、一方の端を第２の絶縁層（２１２）に接し、他方の端を第４の絶縁層（２２６）に接する、メモリセル。」
　
 （補正後）
「【請求項１】
　メモリセル（２００）であって、
　基板（２０２）内に拡散したソース（２０４）およびドレイン（２０６）を備え、ソース（２０４）およびドレイン（２０６）の間にチャネル領域（２０８）を有し、チャネル領域（２０８）の中心点はソース（２０４）およびドレイン（２０６）から等距離のところに配置され、さらに、
　チャネル領域（２０８）上の基板（２０２）上に形成された第１の電荷保持層（２１４）および第２の電荷保持層（２１６）と、
　ソース（２０４）、ドレイン（２０６）、第１の電荷保持層（２１４）および第２の電荷保持層（２１６）上に形成されたゲート（２１８）と、
　チャネル領域（２０８）の中心点上に形成され、チャネル領域（２０８）の中央部分を制御するためのコントロールゲート（２２０）とを備え、前記コントロールゲート（２２０）は、第１の電荷保持層（２１４）および第２の電荷保持層（２１６）の間の等距離のところに、かつゲート（２１８）の下に配置され、さらに、
　ソース（２０４）をゲート（２１８）から、ドレイン（２０６）をゲート（２１８）から、ならびにコントロールゲート（２２０）を第１の電荷保持層（２１４）、第２の電荷保持層（２１６）およびゲート（２１８）からそれぞれ分離する第１から第５の絶縁層（２１０，２１２，２２４，２２６，２２８）を備え、
　第１の電荷保持層（２１４）はＯＮＯ層であり、酸化物の下部絶縁層（２３０）、中間窒化電荷トラッピング層（２３２）および酸化物の上部絶縁層（２３４）によって構成され、
　第２の電荷保持層（２１６）はＯＮＯ層であり、酸化物の下部絶縁層（２４０）、中間窒化電荷トラッピング層（２４２）および酸化物の上部絶縁層（２４４）によって構成され、
　第１の絶縁層（２１０）は、ソース（２０４）上に形成され、
　第２の絶縁層（２１２）は、ドレイン（２０６）上に形成され、
　第３の絶縁層（２２４）および第４の絶縁層（２２６）は、それぞれ基板（２０２）に接し、
　第１の電荷保持層（２１４）は、一方の端を第１の絶縁層（２１０）に接し、他方の端を第３の絶縁層（２２４）に接し、
　第２の電荷保持層（２１６）は、一方の端を第２の絶縁層（２１２）に接し、他方の端を第４の絶縁層（２２６）に接し、さらに、
　コントロールゲート（２２０）および基板（２０２）の間に形成されたコントロールゲート下部絶縁層（２２２）を備える、
メモリセル（２００）。」
　
２　本件補正についての検討
（１）新規事項の追加の有無及び補正の目的の適否についての検討
　本件補正を整理すると次のとおりである。
［補正事項１］
　補正前の請求項１に、「第１の絶縁層（２１０）は、ソース（２０４）上に形成され、　第２の絶縁層（２１２）は、ドレイン（２０６）上に形成され、　第３の絶縁層（２２４）および第４の絶縁層（２２６）は、それぞれ基板（２０２）に接し、」との記載を付加して、補正後の請求項１とする。
　
［補正事項２］
　補正前の請求項１に記載された「第１の電荷保持層（２１４）の中間窒化電荷トラッピング層（２３２）は、一方の端を第１の絶縁層（２１０）に接し、他方の端を第３の絶縁層（２２４）に接し、　第２の電荷保持層（２１６）の中間窒化電荷トラッピング層（２４２）は、一方の端を第２の絶縁層（２１２）に接し、他方の端を第４の絶縁層（２２６）に接する、」を、「第１の電荷保持層（２１４）は、一方の端を第１の絶縁層（２１０）に接し、他方の端を第３の絶縁層（２２４）に接し、　第２の電荷保持層（２１６）は、一方の端を第２の絶縁層（２１２）に接し、他方の端を第４の絶縁層（２２６）に接し、」として、補正後の請求項１とする。
　
［補正事項３］
　補正前の請求項１に、「さらに、　コントロールゲート（２２０）および基板（２０２）の間に形成されたコントロールゲート下部絶縁層（２２２）を備える、」との記載を付加して、補正後の請求項１とする。
　
［補正事項４］
　補正前の請求項２を削除し、当該削除に対応して、補正前の請求項３〜２３をそれぞれ請求項２〜２２として項番号を繰り上げるとともに、引用する請求項の番号を修正する。
　
［補正事項５］
　補正後の請求項１２（補正前の請求項１３）に記載された「基板面（２０２）内に拡散」及び「チャネル領域（２０８）上の基板面（２０２）上」を、それぞれ「基板（２０２）面内に拡散」及び「チャネル領域（２０８）上の基板（２０２）面上」として、補正後の請求項１２とする。
　
［補正事項６］
　補正後の請求項１２（補正前の請求項１３）に、「第１の絶縁層（２１０）は、ソース（２０４）上に形成され、　第２の絶縁層（２１２）は、ドレイン（２０６）上に形成され、　第３の絶縁層（２２４）および第４の絶縁層（２２６）は、それぞれ基板（２０２）に接し、」との記載を付加して、補正後の請求項１２とする。
　
［補正事項７］
　補正後の請求項１２（補正前の請求項１３）に記載された「第１の電荷保持層（２１４）の中間窒化電荷トラッピング層（２３２）は、一方の端を第１の絶縁層（２１０）に接し、他方の端を第３の絶縁層（２２４）に接し、　第２の電荷保持層（２１６）の中間窒化電荷トラッピング層（２４２）は、一方の端を第２の絶縁層（２１２）に接し、他方の端を第４の絶縁層（２２６）に接する、」を、「第１の電荷保持層（２１４）は、一方の端を第１の絶縁層（２１０）に接し、他方の端を第３の絶縁層（２２４）に接し、　第２の電荷保持層（２１６）は、一方の端を第２の絶縁層（２１２）に接し、他方の端を第４の絶縁層（２２６）に接し、」として、補正後の請求項１２とする。
　
［補正事項８］
　補正後の請求項１２（補正前の請求項１３）に、「さらに、　コントロールゲート（２２０）および基板（２０２）の間に形成されたコントロールゲート下部絶縁層（２２２）を備える、」との記載を付加して、補正後の請求項１２とする。
　
［補正事項９］
　補正後の請求項２２（補正前の請求項２３）に記載された「ドレイン（２０６）と、と、」及び「第２の絶縁層（２２４）、第３の絶縁層（２２６）」を、それぞれ「ドレイン（２０６）と、」及び「第３の絶縁層（２２４）、第４の絶縁層（２２６）」として、補正後の請求項２２とする。
　
［補正事項１０］
　補正後の請求項２２（補正前の請求項２３）に記載された「第１の電荷保持層（２１４）の中間窒化電荷トラッピング層（２３２）は、一方の端を第１の絶縁層（２１０）に接し、他方の端を第３の絶縁層（２２４）に接し、　第２の電荷保持層（２１６）の中間窒化電荷トラッピング層（２４２）は、一方の端を第２の絶縁層（２１２）に接し、他方の端を第４の絶縁層（２２６）に接する、」を、「第１の電荷保持層（２１４）は、一方の端を第１の絶縁層（２１０）に接し、他方の端を第３の絶縁層（２２４）に接し、　第２の電荷保持層（２１６）は、一方の端を第２の絶縁層（２１２）に接し、他方の端を第４の絶縁層（２２６）に接し、」として、補正後の請求項２２とする。
　
［補正事項１１］
　補正後の請求項２２（補正前の請求項２３）に、「さらに、　第３の絶縁層（２２４）および第４の絶縁層（２２６）は、それぞれチャネル領域（２０８）に接する、」との記載を付加して、補正後の請求項２２とする。
　
（２）新規事項の追加の有無及び補正の目的の適否についての検討
　以下、補正事項１〜補正事項１１について検討する。
　
ア　補正事項１及び補正事項６について
（ア）補正事項１及び補正事項６により補正された事項は、本願の願書に最初に添付された明細書（以下「当初明細書」という。また、本願の願書に最初に添付された明細書、特許請求の範囲又は図面をまとめて「当初明細書等」という。）の段落【０００９】、【００１１】及び図２に記載されているから、補正事項１及び補正事項６は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項１及び補正事項６は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第３項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項をいう。以下同じ。）に規定する要件を満たしている。
　
（イ）補正事項１及び補正事項６は、補正前の請求項１及び補正前の請求項１３に係る発明それぞれの発明特定事項である「第１の絶縁層（２１０）」ないし「第４の絶縁層（２２６）」について、「第１の絶縁層（２１０）は、ソース（２０４）上に形成され、　第２の絶縁層（２１２）は、ドレイン（２０６）上に形成され、　第３の絶縁層（２２４）および第４の絶縁層（２２６）は、それぞれ基板（２０２）に接し、」と限定して、いずれも、補正前の請求項１及び補正前の請求項１３に記載された発明を特定するために必要な事項を限定する補正であって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするものである。
　したがって、補正事項１及び補正事項６は、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するから、特許法第１７条の２第４項に規定する要件を満たしている。
　
イ　補正事項２、補正事項７、及び補正事項１０について
（ア）補正事項２、補正事項７、及び補正事項１０により補正された事項は、当初明細書等の段落【００１０】、【００１１】及び図２に記載されているから、補正事項２、補正事項７、及び補正事項１０は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項２、補正事項７、及び補正事項１０は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たしている。
　
（イ）補正事項２、補正事項７、及び補正事項１０は、補正前の請求項１、補正前の請求項１３、及び補正前の請求項２３に係る発明それぞれにおいて、「第１の電荷保持層（２１４）の中間窒化電荷トラッピング層（２３２）」及び「第２の電荷保持層（２１６）の中間窒化電荷トラッピング層（２４２）」について限定していた発明特定事項を、「第１の電荷保持層（２１４）」及び「第２の電荷保持層（２１６）」について限定する発明特定事項にする補正である。
　また、補正前後の請求項１、補正前の請求項１３及び補正後の請求項１２、並びに補正前の請求項２３及び補正後の請求項２２は、いずれも「第１の電荷保持層（２１４）はＯＮＯ層であり、酸化物の下部絶縁層（２３０）、中間窒化電荷トラッピング層（２３２）および酸化物の上部絶縁層（２３４）によって構成され、　第２の電荷保持層（２１６）はＯＮＯ層であり、酸化物の下部絶縁層（２４０）、中間窒化電荷トラッピング層（２４２）および酸化物の上部絶縁層（２４４）によって構成され、」を発明特定事項とするものである。
　そうすると、補正事項２、補正事項７、及び補正事項１０は、それぞれ補正前の請求項１、補正前の１３、及び補正前の請求項２３に記載された発明を特定するために必要な事項を限定する補正であって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするものである。
　したがって、補正事項２、補正事項７、及び補正事項１０は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するから、特許法第１７条の２第４項に規定する要件を満たしている。
　
ウ　補正事項３及び補正事項８について
（ア）補正事項３及び補正事項８により補正された事項は、当初明細書等の段落【００１１】及び図２に記載されているから、補正事項３及び補正事項８は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項３及び補正事項８は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たしている。
　
（イ）補正事項３及び補正事項８は、補正前の請求項１及び補正前の請求項１３に係る発明それぞれの発明特定事項である「コントロールゲート（２２０）」について、「コントロールゲート（２２０）および基板（２０２）の間に形成されたコントロールゲート下部絶縁層（２２２）を備える、」という構成を追加して、いずれも、補正前の請求項１及び補正前の請求項１３に記載された発明を特定するために必要な事項を限定する補正であって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするものである。
　したがって、補正事項３及び補正事項８は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するから、特許法第１７条の２第４項に規定する要件を満たしている。
　
エ　補正事項４について
　補正事項４は、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当するから、特許法第１７条の２第４項に規定する要件を満たしている。
　また、補正事項４が、特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
オ　補正事項５及び補正事項９について
　補正事項５は、補正前の請求項１３に記載された「基板面（２０２）内に拡散」及び「チャネル領域（２０８）上の基板面（２０２）上」を、それぞれ「基板（２０２）面内に拡散」及び「チャネル領域（２０８）上の基板（２０２）面上」とし、補正事項９は、補正前の請求項２３に記載された「ドレイン（２０６）と、と、」及び「第２の絶縁層（２２４）、第３の絶縁層（２２６）」を、それぞれ「ドレイン（２０６）と、」及び「第３の絶縁層（２２４）、第４の絶縁層（２２６）」とするものであり、いずれも、特許法第１７条の２第４項第３号に掲げる誤記の訂正を目的とするものに該当するから、特許法第１７条の２第４項に規定する要件を満たしている。
　また、補正事項５及び補正事項９が、特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
カ　補正事項１１について
（ア）補正事項１１により補正された事項は、当初明細書等の段落【００１１】及び図２に記載されているから、補正事項１１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入しないものである。
　したがって、補正事項１１は、当初明細書等に記載した事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たしている。
　
（イ）補正事項１１は、補正前の請求項２３に係る発明の発明特定事項である「第３の絶縁層（２２４）および第４の絶縁層（２２６）」について、「さらに、　第３の絶縁層（２２４）および第４の絶縁層（２２６）は、それぞれチャネル領域（２０８）に接する、」という構成を追加して、補正前の請求項２３に記載された発明を特定するために必要な事項を限定する補正であって、補正前の発明と補正後の発明の産業上の利用分野及び解決しようとする課題が同一である特許請求の範囲の減縮を目的とするものである。
　したがって、補正事項１１は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当するから、特許法第１７条の２第４項に規定する要件を満たしている。
　
ウ　まとめ
　以上のとおりであるから、本件補正は、特許法第１７条の２第３項及び第４項に規定する要件を満たすものである。
　そして、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、補正後における特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるか（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について、以下において検討する。 
　
（３）独立特許要件について 
ア　本件補正後の発明 
　本件補正後の請求項１に係る発明（以下「補正発明」という。）は、上記「１　本件補正の内容」の「（補正後）」に記載したとおりである。 
 　　　 
イ　引用例の記載と引用発明 
（ア）引用例１：特開２００１−２３０３３２号公報
　原査定の拒絶の理由で引用された、本願の優先権主張の日前に日本国内において頒布された刊行物である特開２００１−２３０３３２号公報（以下「引用例１」という。）には、「不揮発性半導体記憶装置およびその動作方法」（発明の名称）に関して、図１〜２９とともに以下の事項が記載されている（下線は当審で付加した。以下同じ。）。
　
ａ　「【０００１】
【発明の属する技術分野】本発明は、メモリトランジスタのチャネル形成領域とゲート電極との間のゲート絶縁膜の内部に、平面的に離散化された電荷蓄積手段（例えば、ＭＯＮＯＳ型やＭＮＯＳ型における窒化膜内の電荷トラップ、トップ絶縁膜と窒化膜との界面近傍の電荷トラップ、或いは小粒径導電体等）を有し、当該電荷蓄積手段に対し電荷を電気的に注入して蓄積し又は引き抜くことを基本動作とする不揮発性半導体記憶装置と、その動作方法とに関する。」
　
ｂ　「【００３３】
【発明の実施の形態】
第１実施形態
図１に、第１実施形態に係る不揮発性メモリ装置の要部回路構成を示す。図２に、ＮＯＲ型メモリセルアレイの平面図を、図３に図２のＢ−Ｂ’線に沿った断面側から見た鳥瞰図を示す。
【００３４】…（略）…
【００３７】この微細ＮＯＲ型セルアレイでは、図３に示すように、
半導体基板ＳＵＢの表面にｎウエルＷが形成
【００３８】素子分離絶縁層ＩＳＯにより分離された
各ｎウエル部分が、メモリトランジスタの能動領域
チャネル形成領域に接する副ビット線部分がドレイン、副ソース線部分がソースとして機能する
【００３９】ワード線ＷＬの上面および側壁は、オフセット絶縁層およびサイドウォール絶縁層（本例では、通常の層間絶縁層でも可）により覆われている。これら絶縁層には、所定間隔で副ビット線ＳＢＬに達するビットコンタクトＢＣと、副ソース線ＳＳＬに達するソースコンタクトＳＣとが形成されている。これらのコンタクトＢＣ，ＳＣは、たとえば、ビット方向のメモリトランジスタ６４個ごとに設けられている。また、絶縁層上を、ビットコンタクトＢＣ上に接触する主ビット線ＭＢＬ１，ＭＢＬ２，…（以下、ＭＢＬと表記）と、ソースコンタクトＳＣ上に接触する主ソース線ＭＳＬ１，ＭＳＬ２，…（以下、ＭＳＬと表記）が交互に、平行ストライプ状に形成されている。
【００４０】…（略）…
【００４４】本実施形態における
ゲート絶縁膜１０は、下層から順に、ボトム絶縁膜１１，窒化膜１２，トップ絶縁膜１３から構成
ボトム絶縁膜１１は
酸化膜を形成し、これを窒化処理して用いる
【００４５】窒化膜１２は、たとえば６．０ｎｍの窒化シリコン（Ｓｉx Ｎy （０＜ｘ＜１，０＜ｙ＜１））膜から構成されている。この
窒化膜１２は
膜中にキャリアトラップが多く含まれている
【００４６】
トップ絶縁膜１３は
窒化膜を熱酸化して形成
ＳｉＯ
2 
膜としてもよい
【００４７】このような構成のメモリトランジスタの製造においては、まず、用意した半導体基板ＳＵＢに対し素子分離絶縁層ＩＳＯおよびｎウエルＷを形成した後に、副ビット線ＳＢＬおよび副ソース線ＳＳＬとなる不純物領域をイオン注入法により形成する。また、しきい値電圧調整用のイオン注入等を必要に応じて行う。
【００４８】つぎに、半導体基板ＳＵＢ上にゲート絶縁膜１０を成膜する。具体的に、たとえば、短時間高温熱処理法（ＲＴＯ法）により１０００℃，１０ｓの熱処理を行い、
酸化シリコン膜（ボトム絶縁膜１１）を形成
窒化シリコン膜（窒化膜１２）を
堆積
酸化シリコン膜（トップ絶縁膜１３）を形成
　
ｃ　「【００９８】
第７実施形態
第７実施形態は、２ビット／セル書き込みが容易な分離ソース線ＮＯＲ型の不揮発性メモリに関する。図１９に、メモリセルアレイの４セル分の回路図を示す。なお、このメモリセルアレイは、図１のメモリセルアレイの要部を拡大し、あるいは図１２に対応するものである。また、図２０に、第７実施形態に係るメモリトランジスタの構造を断面図により示す。
【００９９】図２０に示すメモリトランジスタは、その電荷保持機能を有するゲート絶縁膜が、副ビット線ＳＢＬｉ側のゲート絶縁膜１０ａと、副ビット線ＳＢＬｉ＋１側のゲート絶縁膜１０ｂとから構成されている。両ゲート絶縁膜１０ａ，１０ｂは、チャネル中央部上の単層のゲート絶縁膜１４を挟んで空間的に分離されている。両ゲート絶縁膜１０ａ，１０ｂそれぞれが、第１実施形態におけるゲート絶縁膜１０と同様の膜構造を有する。すなわち、
ゲート絶縁膜１０ａは、下層から順に、ボトム絶縁膜１１ａ，窒化膜１２ａ，トップ絶縁膜１３ａから構成されている
同様に、ゲート絶縁膜１０ｂは、下層から順に、ボトム絶縁膜１１ｂ，窒化膜１２ｂ，トップ絶縁膜１３ｂから構成されている
それぞれは、第１実施形態におけるボトム絶縁膜１１，窒化膜１２，トップ絶縁膜１３と同様の材料
で
同様の成膜法により形成
【０１００】ここで、
ゲート絶縁膜１０ｂの窒化膜１２ｂを中心とした領域を“第１記憶領域Ｒ１”、ゲート絶縁膜１０ａの窒化膜１２ａを中心とした領域を“第２記憶領域Ｒ２”
という
電荷蓄積手段（キャリアトラップ）の分布領域（第１記憶領域Ｒ１および第２記憶領域Ｒ２）が空間的に分離
【０１０１】この構造の利点は種々ある。その一つは、電荷注入範囲が限定されることで、過剰の電荷注入がされにくいことにある。また、他の利点は、詳細は後述するが、可変しきい値電圧素子であるメモリトランジスタのほかに、しきい値電圧が一定なＭＯＳ型のコントロールトランジスタによりチャネルのＯＮ／ＯＦＦが制御できる点にある。さらに、高温保持時に、蓄積電荷が横方向に拡散しないので信頼性に優れる点も大きな利点である。
【０１０２】両端のゲート絶縁膜１０ａ，１０ｂ間のゲート絶縁膜１４は、たとえばＣＶＤ法により形成した酸化シリコン膜からなり、両端のゲート絶縁膜間を埋め込むように形成されている。
【０１０３】このゲート絶縁膜構造の種々ある形成方法の一例では、まず、第１実施形態と同様に全面にボトム絶縁膜，窒化膜，トップ絶縁膜の積層膜を形成した後、チャネル中央部上で、この積層膜を一部エッチングにより除去する。これにより、ゲート絶縁膜１０ａ，１０ｂが空間的に分離して形成される。全面に酸化シリコン膜を厚く堆積させ、酸化シリコン膜表面からエッチバックを行う。そして、ゲート絶縁膜１０ａ，１０ｂ上の絶縁膜が除去され、ゲート絶縁膜１０ａ，１０ｂ間がゲート絶縁膜１４で埋まった段階でエッチバックを停止すると、当該ゲート絶縁膜構造が完成する。なお、このエッチバック時のオーバエッチングを防止すため、ゲート絶縁膜１０ａ，１０ｂ上に予めにエッチングストッパ膜、たとえば窒化シリコン膜を薄く形成してもよい。その後は、
第１実施形態と同様にしてワード線ＷＬの形成工程等を経て、当該メモリトランジスタを完成
　
ｄ　「【０１２７】
第９実施形態
第９実施形態は、２ビット／セル書き込みが容易な分離ソース線ＮＯＲ型の他のメモリ素子例に関する。
【０１２８】
図２６は、第９実施形態に係るメモリセルアレイの構成例を示す回路図である。
各メモリセルにおいて
中央が
ＭＯＳ構造のコントロールトランジスタ
その両側それぞれに、ゲートがワード線ＷＬ１，ＷＬ２，…に接続されたメモリトランジスタ
【０１２９】図２７（Ａ）に、第９実施形態に係るメモリセルの第１の構造例を示す。このメモリセル構造は、第７実施形態（図２０）に示すメモリセル構造と比べると、
第１記憶領域Ｒ１，第２記憶領域Ｒ２
チャネル形成領域中央部上に形成されコントロールゲートＣＧ
コントロールゲートＣＧは、ソース側とドレイン側で空間的に分離された２つのゲート積層パターン、すなわちゲート電極１５ａとゲート絶縁膜１０ａとの積層パターンと、ゲート電極１５ｂとゲート絶縁膜１０ｂとの積層パターンとの間に、ゲート絶縁膜１７を介して埋め込まれている
【０１３０】このメモリセルの種々ある形成法の一例においては、たとえば、ゲート絶縁膜１０ａ，１０ｂとゲート電極１５ａ，１５ｂとなる導電膜を全面に形成した後、２つのゲート電極１５ａ，１５ｂのパターンニング時に、ゲート絶縁膜１０ａ，１０ｂを一括して加工する。これにより、副ビット線ＳＢＬｉ側と、副ビット線ＳＢＬｉ＋１側に空間的に分離して、２つのゲート電極１５ａ，１５ｂとゲート絶縁膜１０ａ，１０ｂの積層パターンが形成される。その後、全面に絶縁膜１７とコントロールゲートＣＧとなる導電膜とを堆積し、これらの膜をエッチバックする。これにより、２つのゲート電極１５ａ，１５ｂとゲート絶縁膜１０ａ，１０ｂの積層パターン間に、ゲート絶縁膜１７とコントロールゲートＣＧが埋め込まれるように形成される。
【０１３１】このように形成されたメモリセルでは、第７実施形態と同様に過剰書き込みの影響を低減するために、
チャネル形成領域中央部に、ワード線に接続されたＭＯＳ型のコントロールトランジスタが形成
【０１３２】図２７（Ｂ）に、
第９実施形態に係るメモリセルの第２の構造例
メモリトランジスタのゲート電極１８が、単一の導電材料から一体に形成されている
このゲート電極１８は図２６におけるワード線ＷＬを構成
　
ｅ　図２７（Ａ）を勘案すると、図２６から、コントロールトランジスタの両側それぞれに形成されたメモリートランジスタのゲート電極１５ａとゲート電極１５ｂは、ワード線ＷＬ１によって電気的に接続されており、且つコントロールトランジスタのゲートＣＧによって隔てられていることが見てとれる。
　さらに、メモリトランジスタＭ１１のメモリセル（左上のメモリセル）の右側のメモリートランジスタのゲート電極と、隣接するメモリトランジスタＭ２１のメモリセル（右上のメモリセル）の左側のメモリトランジスタのゲート電極は、当該ワード線ＷＬ１によって電気的に接続されており、且つビット線ＢＬ１ｂ及びビット線ＢＬ２ａによって隔てられていることが見てとれる。
　
ｆ　図２７（Ａ）から、ｎウエルＷ内には、ビット線ＢＬｉ，ＢＬｉ＋１間に形成されたチャネル形成領域が見てとれる。
　
ｇ　図２７（Ａ）から、ビット線ＢＬｉ及びチャネル形成領域上にゲート絶縁膜１０ａが形成され、ゲート絶縁膜１０ａ上にゲート電極１５ａが形成され、ビット線ＢＬｉ＋１及びチャネル形成領域上にゲート絶縁膜１０ｂが形成され、ゲート絶縁膜１０ｂ上にゲート電極１５ｂが形成されていることが見てとれる。
　また、ゲート絶縁膜１０ａは、下層から順に、ボトム絶縁膜１１ａ，窒化膜１２ａ，トップ絶縁膜１３ａから構成され、同様に、ゲート絶縁膜１０ｂは、下層から順に、ボトム絶縁膜１１ｂ，窒化膜１２ｂ，トップ絶縁膜１３ｂから構成されていることが見てとれる。
　
ｈ　図２７（Ａ）から、ゲート絶縁膜１７は、ｎウエルＷに接していること、及びゲート絶縁膜１０ａのコントロールゲートＣＧ側の端及びゲート絶縁膜１０ｂのコントロールゲートＣＧ側の端は、いずれもゲート絶縁膜１７に接していることが見てとれる。
　
（イ）引用発明
　引用例１の上記摘記事項「ｂ」の段落【００３８】、【０１２９】及び図２６、２７（Ａ）等を参酌すると、引用例１の図２７（Ａ）に示されるメモリセルにおいて、ビット線ＢＬｉ，ＢＬｉ＋１は、それぞれソース、ドレインとして機能することが明らかである。
　したがって、図２７（Ａ）を参酌してまとめると、引用例１には、第９実施形態の第１の構造例として、以下の発明（以下「引用発明」という。）が記載されている。
　
「中央にＭＯＳ構造のコントロールトランジスタが形成され、その両側それぞれに、ゲートがワード線ＷＬ１，ＷＬ２，…に接続されたメモリトランジスタが形成されたメモリセルであって、
　ｎウエルＷ内に、ビット線ＢＬｉ，ＢＬｉ＋１をなす不純物領域がイオン注入法により形成され、ビット線ＢＬｉ，ＢＬｉ＋１間にチャネル形成領域が形成され、
　ビット線ＢＬｉ，ＢＬｉ＋１は、それぞれソース、ドレインとして機能し、
　チャネル形成領域中央部に、ＭＯＳ構造のコントロールトランジスタが形成され、
　ビット線ＢＬｉ，ＢＬｉ＋１をなす不純物領域上に、電荷蓄積手段を含み電荷保持能力を有したＯＮＯ膜タイプのゲート絶縁膜１０ａ，１０ｂを介してゲート電極１５ａ，１５ｂが配置され、これによりメモリトランジスタが形成され、
　ビット線ＢＬｉ及びチャネル形成領域上にゲート絶縁膜１０ａが形成され、ゲート絶縁膜１０ａ上にゲート電極１５ａが形成され、ビット線ＢＬｉ＋１及びチャネル形成領域上にゲート絶縁膜１０ｂが形成され、ゲート絶縁膜１０ｂ上にゲート電極１５ｂが形成され、
　ゲート絶縁膜１０ａは、下層から順に、ボトム絶縁膜１１ａ，窒化膜１２ａ，トップ絶縁膜１３ａから構成され、同様に、ゲート絶縁膜１０ｂは、下層から順に、ボトム絶縁膜１１ｂ，窒化膜１２ｂ，トップ絶縁膜１３ｂから構成され、
　ボトム絶縁膜１１ａ、１１ｂは、酸化シリコン膜を形成し、これを窒化処理して用い、窒化膜１２ａ、１２ｂは、膜中にキャリアトラップが多く含まれており、トップ絶縁膜１３ａ、１３ｂは、窒化膜１２ａ、１２ｂを熱酸化して形成された膜か、ＨＴＯ法により形成されたＳｉＯ2 膜からなり、
　コントロールゲートＣＧが、チャネル形成領域中央部上に形成され、ソース側とドレイン側で空間的に分離された２つのゲート積層パターン、すなわち、ゲート電極１５ａとゲート絶縁膜１０ａとの積層パターンと、ゲート電極１５ｂとゲート絶縁膜１０ｂとの積層パターンとの間に、ゲート絶縁膜１７を介して埋め込まれ、
　ゲート電極１５ａとゲート電極１５ｂは電気的に接続され、
　ゲート絶縁膜１７は、ｎウエルＷに接しており、ゲート絶縁膜１０ａのコントロールゲートＣＧ側の端及びゲート絶縁膜１０ｂのコントロールゲートＣＧ側の端は、いずれもゲート絶縁膜１７に接している、
メモリセル。」
　
ウ　対比
　補正発明と引用発明とを対比する。
（ア）引用発明は、「ｎウエルＷ内に、ビット線ＢＬｉ，ＢＬｉ＋１をなす不純物領域がイオン注入法により形成され、ビット線ＢＬｉ，ＢＬｉ＋１間にチャネル形成領域が形成され、　ビット線ＢＬｉ，ＢＬｉ＋１は、それぞれソース、ドレインとして機能」するものであり、引用発明の「ｎウエルW」、「ビット線ＢＬｉ，ＢＬｉ＋１をなす不純物領域」、及び「チャネル形成領域」は、それぞれ補正発明の「基板（２０２）」、「ソース（２０４）およびドレイン（２０６）」、及び「チャネル領域（２０８）」に相当する。
　そして、引用発明の「チャネル形成領域」は「ビット線ＢＬｉ，ＢＬｉ＋１間」に形成された領域であるから、「チャネル形成領域の中心点」は「ビット線ＢＬｉ及びＢＬｉ＋１から等距離のところに配置」されたものであることは明らかである。
　したがって、補正発明と引用発明とは、「基板（２０２）内に形成されたソース（２０４）およびドレイン（２０６）を備え、ソース（２０４）およびドレイン（２０６）の間にチャネル領域（２０８）を有し、チャネル領域（２０８）の中心点はソース（２０４）およびドレイン（２０６）から等距離のところに配置され」たものである点で一致する。
　
（イ）引用発明において、「ビット線ＢＬｉ，ＢＬｉ＋１をなす不純物領域上に、電荷蓄積手段を含み電荷保持能力を有したＯＮＯ膜タイプのゲート絶縁膜１０ａ，１０ｂを介してゲート電極１５ａ，１５ｂが配置され、これによりメモリトランジスタが形成され、　ビット線ＢＬｉ及びチャネル形成領域上にゲート絶縁膜１０ａが形成され、ゲート絶縁膜１０ａ上にゲート電極１５ａが形成され、ビット線ＢＬｉ＋１及びチャネル形成領域上にゲート絶縁膜１０ｂが形成され、ゲート絶縁膜１０ｂ上にゲート電極１５ｂが形成され」ており、引用発明の「電荷蓄積手段を含み電荷保持能力を有したＯＮＯ膜タイプのゲート絶縁膜１０ａ，１０ｂ」の「ゲート絶縁膜１０ａ」及び「ゲート絶縁膜１０ｂ」は、それぞれ補正発明の「第１の電荷保持層（２１４）」及び「第２の電荷保持層（２１６）」に相当する。
　また、引用発明において、「ゲート電極１５ａとゲート電極１５ｂは電気的に接続され」ているから、「『ゲート電極１５ａ』と『ゲート電極１５ｂ』」は、補正発明の「ゲート（２１８）」に相当する。
　したがって、補正発明と引用発明とは、「チャネル領域（２０８）上の基板（２０２）上に形成された第１の電荷保持層（２１４）および第２の電荷保持層（２１６）と、ソース（２０４）、ドレイン（２０６）、第１の電荷保持層（２１４）および第２の電荷保持層（２１６）上に形成されたゲート（２１８）」を備える点で一致する。
　
（ウ）引用発明の「ゲート絶縁膜１０ａ，１０ｂ」は、「電荷蓄積手段を含み電荷保持能力を有したＯＮＯ膜タイプのゲート絶縁膜１０ａ，１０ｂ」であるとともに、引用発明は、「ゲート絶縁膜１０ａは、下層から順に、ボトム絶縁膜１１ａ，窒化膜１２ａ，トップ絶縁膜１３ａから構成され、同様に、ゲート絶縁膜１０ｂは、下層から順に、ボトム絶縁膜１１ｂ，窒化膜１２ｂ，トップ絶縁膜１３ｂから構成され、　ボトム絶縁膜１１ａ、１１ｂは、酸化シリコン膜を形成し、これを窒化処理して用い、窒化膜１２ａ、１２ｂは、膜中にキャリアトラップが多く含まれており、トップ絶縁膜１３ａ、１３ｂは、窒化膜１２ａ、１２ｂを熱酸化して形成された膜か、ＨＴＯ法により形成されたＳｉＯ2 膜からなり」、引用発明の「ＯＮＯ膜」、「ボトム絶縁膜１１ａ、１１ｂ」、及び「トップ絶縁膜１３ａ、１３ｂ」は、それぞれ補正発明の「ＯＮＯ層」、「『下部絶縁層（２３０）』、『下部絶縁層（２４０）』」、及び「『上部絶縁層（２３４）』、『上部絶縁層（２４４）』」に相当する。
　さらに、引用発明の「窒化膜１２ａ」及び「窒化膜１２ｂ」は、それぞれ補正発明の「中間窒化電荷トラッピング層（２３２）」及び「中間窒化電荷トラッピング層（２４２）」に相当する。
　したがって、補正発明と引用発明とは、「第１の電荷保持層（２１４）はＯＮＯ層であり、酸化物の下部絶縁層（２３０）、中間窒化電荷トラッピング層（２３２）および酸化物の上部絶縁層（２３４）によって構成され、第２の電荷保持層（２１６）はＯＮＯ層であり、酸化物の下部絶縁層（２４０）、中間窒化電荷トラッピング層（２４２）および酸化物の上部絶縁層（２４４）によって構成され」る点で一致する。
　
（エ）引用発明は、「コントロールゲートＣＧは、チャネル形成領域中央部上に形成され、ソース側とドレイン側で空間的に分離された２つのゲート積層パターン、すなわち、ゲート電極１５ａとゲート絶縁膜１０ａとの積層パターンと、ゲート電極１５ｂとゲート絶縁膜１０ｂとの積層パターンとの間に、ゲート絶縁膜１７を介して埋め込まれ」たものであり、「ゲート絶縁膜１７」は、「コントロールゲートＣＧをゲート絶縁膜１０ａ、ゲート絶縁膜１０ｂからそれぞれ分離する」ものであることは明らかであるから、引用発明の「コントロールゲートＣＧ」は補正発明の「コントロールゲート（２２０）」に相当し、引用発明の「ゲート絶縁膜１７」は、補正発明の「コントロールゲート下部絶縁層（２２２）」に相当し、さらに、引用発明の「ゲート絶縁膜１７」は、「『コントロールゲート（２２０）を第１の電荷保持層（２１４）、第２の電荷保持層（２１６）およびゲート（２１８）からそれぞれ分離する』『絶縁層』」にも対応する。
　そして、引用発明の「コントロールゲートＣＧ」は「チャネル形成領域中央部上に形成」されたものであるから、「チャネル領域（２０８）の中心点上に形成」されたものであることは明らかである。
　したがって、補正発明と引用発明とは、「『チャネル領域（２０８）の中心点上に形成され、チャネル領域（２０８）の中央部分を制御するためのコントロールゲート（２２０）』を備え、『前記コントロールゲート（２２０）は、第１の電荷保持層（２１４）および第２の電荷保持層（２１６）の間』に『配置され』」、さらに、「『コントロールゲート（２２０）を第１の電荷保持層（２１４）、第２の電荷保持層（２１６）およびゲート（２１８）からそれぞれ分離する』『絶縁層』を備え」る点、及び「コントロールゲート（２２０）および基板（２０２）の間に形成されたコントロールゲート下部絶縁層（２２２）を備える」点で一致する。
　
　さらに、引用発明では、「ゲート絶縁膜１７は、ｎウエルＷに接しており、ゲート絶縁膜１０ａのコントロールゲートＣＧ側の端及びゲート絶縁膜１０ｂのコントロールゲートＣＧ側の端は、いずれもゲート絶縁膜１７に接して」おり、補正発明の「第３の絶縁層（２２４）および第４の絶縁層（２２６）」と引用発明の「ゲート絶縁膜１７」は、いずれも「コントロールゲート（２２０）を第１の電荷保持層（２１４）、第２の電荷保持層（２１６からそれぞれ分離する絶縁層」であるとともに、「第１の電荷保持層（２１４）」のコントロールゲート側の端が接し、「第２の電荷保持層（２１６）」のコントロールゲート側の端が接」するものである点で共通する。
　したがって、補正発明と引用発明とは、「コントロールゲート（２２０）を第１の電荷保持層（２１４）、第２の電荷保持層（２１６）からそれぞれ分離する絶縁層は、『基板（２０２）に接し』」、「『第１の電荷保持層（２１４）は』、コントロールゲート側の端を当該絶縁層『に接し』、『第２の電荷保持層（２１６）は』、コントロールゲート側の端を当該絶縁層『に接』」する点で一致する。
　
（オ）以上をまとめると、補正発明と引用発明の一致点及び相違点は次のとおりである。
＜一致点＞ 
「メモリセル（２００）であって、
　基板（２０２）内に形成されたソース（２０４）およびドレイン（２０６）を備え、ソース（２０４）およびドレイン（２０６）の間にチャネル領域（２０８）を有し、チャネル領域（２０８）の中心点はソース（２０４）およびドレイン（２０６）から等距離のところに配置され、さらに、
　チャネル領域（２０８）上の基板（２０２）上に形成された第１の電荷保持層（２１４）および第２の電荷保持層（２１６）と、
　ソース（２０４）、ドレイン（２０６）、第１の電荷保持層（２１４）および第２の電荷保持層（２１６）上に形成されたゲート（２１８）と、
　チャネル領域（２０８）の中心点上に形成され、チャネル領域（２０８）の中央部分を制御するためのコントロールゲート（２２０）とを備え、前記コントロールゲート（２２０）は、第１の電荷保持層（２１４）および第２の電荷保持層（２１６）の間に配置され、さらに、
　コントロールゲート（２２０）を第１の電荷保持層（２１４）、第２の電荷保持層（２１６）およびゲート（２１８）からそれぞれ分離する絶縁層を備え、
　第１の電荷保持層（２１４）はＯＮＯ層であり、酸化物の下部絶縁層（２３０）、中間窒化電荷トラッピング層（２３２）および酸化物の上部絶縁層（２３４）によって構成され、
　第２の電荷保持層（２１６）はＯＮＯ層であり、酸化物の下部絶縁層（２４０）、中間窒化電荷トラッピング層（２４２）および酸化物の上部絶縁層（２４４）によって構成され、
　前記絶縁層は、基板（２０２）に接し、
　第１の電荷保持層（２１４）は、コントロールゲート側の端を前記絶縁層に接し、
　第２の電荷保持層（２１６）は、コントロールゲート側の端を前記絶縁層に接し、さらに、
　コントロールゲート（２２０）および基板（２０２）の間に形成されたコントロールゲート下部絶縁層（２２２）を備える、
メモリセル（２００）。」
　
＜相違点１＞
　「ソースおよびドレイン」について、補正発明では、「拡散したソース（２０４）及びドレイン（２０６）」であるが、引用発明では「ビット線ＢＬｉ，ＢＬｉ＋１をなす不純物領域」は「イオン注入法により形成され」たものであるものの、「拡散」した領域であることは特定されていない点。
　
＜相違点２＞
　「コントロールゲート」について、補正発明では、「前記コントロールゲート（２２０）は、第１の電荷保持層（２１４）および第２の電荷保持層（２１６）の間の等距離のところに、かつゲート（２１８）の下に配置され」たものであるのに対し、引用発明では、「コントロールゲートＣＧが、『ソース側とドレイン側で空間的に分離された２つのゲート積層パターン、すなわち、ゲート電極１５ａと第１の電荷保持層（ゲート絶縁膜１０ａ）との積層パターンと、ゲート電極１５ｂと第２の電荷保持層（ゲート絶縁膜１０ｂ）との積層パターンとの間』に、埋め込まれ」たものであるものの、「第１の電荷保持層（ゲート絶縁膜１０ａ）および第２の電荷保持層（ゲート絶縁膜１０ｂ）の間の『等距離のところ』に配置され」たものであることは特定されておらず、かつ「ゲート（ゲート電極１５ａ、１５ｂ）の下に配置され」たことについて特定されていない点。
　
＜相違点３＞
　補正発明は、「ソース（２０４）をゲート（２１８）から、ドレイン（２０６）をゲート（２１８）から、ならびにコントロールゲート（２２０）を第１の電荷保持層（２１４）、第２の電荷保持層（２１６）およびゲート（２１８）からそれぞれ分離する第１から第５の絶縁層（２１０，２１２，２２４，２２６，２２８）を備え」、「第１の絶縁層（２１０）は、ソース（２０４）上に形成され、　第２の絶縁層（２１２）は、ドレイン（２０６）上に形成され」るものであるのに対し、引用発明は、「コントロールゲートＣＧが、『ソース側とドレイン側で空間的に分離された２つのゲート積層パターン、すなわち、ゲート電極１５ａとゲート絶縁膜１０ａとの積層パターンと、ゲート電極１５ｂとゲート絶縁膜１０ｂとの積層パターンとの間に、ゲート絶縁膜１７を介して埋め込まれ』」たものであるものの、「『ソース（ビット線ＢＬｉをなす不純物領域）をゲート（ゲート電極１５ａ）から』、『ドレイン（ビット線ＢＬｉ＋１をなす不純物領域）をゲート（ゲート電極１５ｂ）から』、『それぞれ分離する』『絶縁層』を備え」るものであること、すなわち、補正発明の「『第１の絶縁層』及び『第２の絶縁層』を備え」るものであることは特定されておらず、さらに、引用発明では、「『コントロールゲートを第１の電荷保持層（ゲート絶縁膜１０ａ）、第２の電荷保持層（ゲート絶縁膜１０ｂ）およびゲート（ゲート電極１５ａと１５ｂ』からそれぞれ分離する絶縁層」は、「ゲート絶縁膜１７」が対応しており、「第３の絶縁層」、「第４の絶縁層」、及び「第５の絶縁層」ではない点。
　
＜相違点４＞
　補正発明は、「第３の絶縁層（２２４）および第４の絶縁層（２２６）は、それぞれ基板（２０２）に接」するものであるのに対し、引用発明では、「ゲート絶縁膜１７は、ｎウエルＷに接してお」るものの、「『それぞれ』接する」ものではない点。
　
＜相違点５＞
　補正発明は、「第１の電荷保持層（２１４）は、一方の端を第１の絶縁層（２１０）に接し、他方の端を第３の絶縁層（２２４）に接し、　第２の電荷保持層（２１６）は、一方の端を第２の絶縁層（２１２）に接し、他方の端を第４の絶縁層（２２６）に接」するものであるのに対し、引用発明は、「第１の電荷保持層（ゲート絶縁膜１０ａ）のコントロールゲートＣＧ側の端及び第２の電荷保持層（ゲート絶縁膜１０ｂ）のコントロールゲートＣＧ側の端は、いずれもゲート絶縁膜１７に接している」ものの、第１の電荷保持層（ゲート絶縁膜１０ａ）及び第２の電荷保持層（ゲート絶縁膜１０ｂ）それぞれのコントロールゲートＣＧと反対側の端について、そのような特定はなされていない点。
　
エ　判断
　上記相違点１〜相違点５について検討する。
（ア）相違点１について
　一般に、基板内に形成されたソース領域及びドレイン領域を備える半導体装置において、不純物をイオン注入法等により導入して形成されたソース領域及びドレイン領域は、「拡散した領域」であることが技術常識であるから、相違点１は実質的なものではない。
　仮に、相違点１が実質的なものではないといえないとしても、引用発明において、「ビット線ＢＬｉ，ＢＬｉ＋１をなす不純物領域」を、イオン注入後の拡散或いは不純物拡散等を用いて「拡散した領域」とすることは当業者であれば適宜なし得たことである。
　よって、相違点１は当業者が容易になし得た範囲に含まれる程度のものである。
　
（イ）相違点２〜相違点５について
ａ　上記＜相違点２＞及び＜相違点３＞を以下のように分け、＜相違点２＞〜＜相違点５＞の関連するものをまとめて検討する。
　
ｂ　上記＜相違点２＞を次のように＜相違点２−１＞及び＜相違点２−２＞に分ける。
＜相違点２−１＞
　「コントロールゲート」について、補正発明では、「第１の電荷保持層（２１４）および第２の電荷保持層（２１６）の間の等距離のところ」に配置されたものであるのに対し、引用発明では、「第１の電荷保持層（ゲート絶縁膜１０ａ）および第２の電荷保持層（ゲート絶縁膜１０ｂ）の間の等距離のところ」に配置されたものであることは特定されていない点。
　
＜相違点２−２＞
　「コントロールゲート」について、補正発明では、「ゲート（２１８）の下に配置され」たものであるのに対し、引用発明では、「ゲート（ゲート電極１５ａ、１５ｂ）の下に配置され」たことについて特定されていない点。
　
ｃ　上記＜相違点３＞を次のように＜相違点３−１＞〜＜相違点３−３＞に分ける。
＜相違点３−１＞
　補正発明は、「『ソース（２０４）をゲート（２１８）から、ドレイン（２０６）をゲート（２１８）から』、『それぞれ分離する』第１から第２の絶縁層（２１０，２１２）」を備え、「第１の絶縁層（２１０）は、ソース（２０４）上に形成され、　第２の絶縁層（２１２）は、ドレイン（２０６）上に形成され」るものであるのに対し、引用発明では、そのような特定はなされていない点。
　
＜相違点３−２＞
　補正発明は、「『コントロールゲート（２２０）』を『ゲート（２１８）から』『分離する』『第５の絶縁層（２２８）』」を備えるものであるのに対し、引用発明では、「『コントロールゲートＣＧ』を『ゲート（ゲート電極１５ａと１５ｂ）』から分離する絶縁層」は、補正発明の「コントロールゲート下部絶縁層」に相当する「ゲート絶縁膜１７」であり、「第５の絶縁層」ではない点。
　
＜相違点３−３＞
　補正発明は、「『コントロールゲート（２２０）を第１の電荷保持層（２１４）、第２の電荷保持層（２１６）』『からそれぞれ分離する』第３から第４の絶縁層（２２４，２２６）」を備えるものであるのに対し、引用発明では、「『コントロールゲートＣＧを第１の電荷保持層（ゲート絶縁膜１０ａ）、第２の電荷保持層（ゲート絶縁膜１０ｂ）』からそれぞれ分離する絶縁層」は、補正発明の「コントロールゲート下部絶縁層」に相当する「ゲート絶縁膜１７」であり、「第３の絶縁層」及び「第４の絶縁層」ではない点。
  　
ｄ　相違点２−１、相違点３−３、及び相違点４は関連するものであるから、まとめて検討する。
ｄ−１　先ず、相違点３−３について以下で検討する。
　例えば、下記の周知例１には、シリコン基板１に、熱酸化でシリコン酸化膜を形成し第１絶縁膜４を設け、シリコン窒化膜を成膜し第２絶縁膜５を形成し、更にＣＶＤ法でシリコン酸化膜を堆積し第３絶縁膜６を形成し、溝１３を形成し、その後、溝１３底部に形成された第１絶縁膜４を除去した後、ラジカル酸素の雰囲気で熱酸化を行い、シリコン窒化膜から成る第２絶縁膜５，５ａの側壁に第４絶縁膜７，７ａが形成し、同時に、シリコン基板１表面も熱酸化され溝１３部のシリコン基板１表面にゲート絶縁膜８が形成される旨が記載されている。
　また、周知例１の図４（ａ）には、ラジカル酸素の雰囲気で熱酸化を行って形成された膜として、シリコン窒化膜から成る第２絶縁膜５，５ａの側壁に形成された第４絶縁膜７，７ａ、及び、同時に、シリコン基板１表面に熱酸化で形成されたゲート絶縁膜８は示されているものの、熱酸化で形成された第１絶縁膜４及びＣＶＤ法で堆積された第３絶縁膜６の側壁に形成された絶縁膜は示されていない。
　
　他方、下記の周知例２には、Ｐ型半導体基板１１の上に酸化により酸化シリコン膜１２を形成し、次に気相成長法により窒化シリコン膜１３を形成し、エッチングし第１ゲート構造を形成し、次に酸素および水素雰囲気中での処理により側壁絶縁膜１５およびゲート絶縁膜１６を同時に形成する旨が記載されている。
　また、周知例２の図２（ｂ）には、同時に形成された側壁絶縁膜１５及びゲート絶縁膜１６は別個の絶縁膜として記載されており、側壁絶縁膜１５は、酸化シリコン膜１２と窒化シリコン膜１３両者の側壁に形成されており、すなわち、酸化により形成されたシリコン膜１２の側壁に形成された側壁絶縁膜１５が示されている。
　
　そうすると、周知例２を参照した当業者であれば、周知例１の図４（ａ）において、第１絶縁膜４及び第３絶縁膜６の側壁に絶縁膜が示されていないことは、表記上のことであり、周知例１の図４（ａ）においても、第１絶縁膜４及び第３絶縁膜６の側壁にも第４絶縁膜７ａ，７ｂが形成され、第４絶縁膜は、第１絶縁膜４、第２絶縁膜５，５ａ、及び第３絶縁膜６，６ａの積層体の側面全体それぞれに形成されるものとなることは、周知例２を参照した当業者であれば当然に察知し得たことである。
　したがって、引用発明において、「『コントロールゲートＣＧを第１の電荷保持層（ゲート絶縁膜１０ａ）、第２の電荷保持層（ゲート絶縁膜１０ｂ）』からそれぞれ分離する絶縁層」として、「ゲート絶縁膜１７」に代えて、ゲート電極１５ａと第１の電荷保持層（ゲート絶縁膜１０ａ）との積層パターンと、ゲート電極１５ｂと第２の電荷保持層（ゲート絶縁膜１０ｂ）との積層パターンそれぞれの側面全体に、周知例１の第４絶縁膜７，７ａを形成し、「第３の絶縁層」及び「第４の絶縁層」から成るものを採用すること、すなわち、上記相違点３−３に係る補正発明の構成を採用することは、上記周知例１及び周知例２に接した当業者であれば適宜なし得たことである。
　
ｄ−２　次に、相違点４について以下で検討する。
　上記「ｄ−１」で相違点３−３について検討したように、引用発明において、上記周知例１及び周知例２に記載の技術に基づき、「『コントロールゲートＣＧを第１の電荷保持層（ゲート絶縁膜１０ａ）、第２の電荷保持層（ゲート絶縁膜１０ｂ）』からそれぞれ分離する絶縁層」として、「ゲート絶縁膜１７」に代えて、「第３の絶縁層」及び「第４の絶縁層」から成るものを採用する場合においても、「第３の絶縁層（２２４）および第４の絶縁層（２２６）は、それぞれ基板（２０２）に接」するものとなることは、明らかである。
　
ｄ−３　次に、相違点２−１について以下で検討する。
　引用発明において、「コントロールゲートＣＧ」は、「ゲート電極１５ａとゲート絶縁膜１０ａとの積層パターンと、ゲート電極１５ｂとゲート絶縁膜１０ｂとの積層パターンとの間に、ゲート絶縁膜１７を介して埋め込まれ」、「ゲート絶縁膜１７は、ｎウエルＷに接しており、ゲート絶縁膜１０ａのコントロールゲートＣＧ側の端及びゲート絶縁膜１０ｂのコントロールゲートＣＧ側の端は、いずれもゲート絶縁膜１７に接している」とともに、周知例１において、図３（ａ）の段階で、溝１３の両側における積層体となる第１絶縁膜４、第２絶縁膜５、及び第３絶縁膜６は、各々形成され、図４（ａ）の段階で、積層体の側面全体は同時に熱酸化されて第４絶縁膜７，７ａが形成されるのであるから、当該図４（ａ）の段階における同時の熱酸化により形成される第４絶縁膜の厚さを同一の膜厚とすることは当業者が当然なし得たことである。
　そうすると、上記「ｄ−１」で相違点３−３について検討したように、引用発明において、上記周知例１及び周知例２に記載の技術に基づき、「『コントロールゲートＣＧを第１の電荷保持層（ゲート絶縁膜１０ａ）、第２の電荷保持層（ゲート絶縁膜１０ｂ）』からそれぞれ分離する絶縁層」として、「ゲート絶縁膜１７」に代えて、「第３の絶縁層」及び「第４の絶縁層」から成るものを採用する場合において、「第３の絶縁層」と「第４の絶縁層」の厚さは同一の膜厚とすることは、当業者であれば適宜なし得たことであり、その場合、コントロールゲートが、「第１の電荷保持層および第２の電荷保持層の間の等距離のところ」に配置されたものとなることは明らかである。
　したがって、引用発明において、上記周知例１及び周知例２に記載の技術に基づき、相違点２−１に係る補正発明の構成を採用することは、当業者が適宜なし得たことである。
　
ｄ−４　よって、相違点２−１、相違点３−３、及び相違点４は、いずれも当業者が容易になし得た範囲に含まれる程度のものである。
　
（ａ）周知例１：特開２００３−３１８２９０号公報（原査定の拒絶の理由で引用した引用文献２）
・「【０００１】
【発明の属する技術分野】本発明は不揮発性半導体記憶装置およびその製造方法に関し、特にＭＯＮＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｎｉｔｒｉｄｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の不揮発性半導体記憶装置とその形成方法に関する。」
　
・「【００５２】次に、本発明のＭＯＮＯＳ型トランジスタの不揮発性記憶素子の具体的な製造方法について説明する。
【００５３】図３（ａ）に示すように、Ｐ導電型のシリコン基板１の
熱酸化で
シリコン酸化膜を形成し第１絶縁膜４を設ける
シリコン窒化膜を成膜し第２絶縁膜５を形成
更に
ＣＶＤ法で
シリコン酸化膜を堆積し第３絶縁膜６を形成
【００５４】次に、図３（ｂ）に示すように、公知のリソグラフィ技術で、溝パターンを有するレジストマスク１２を溝用絶縁膜１１上に形成する。そして、
図３（ｃ）
溝１３を形成
その後、第１絶縁膜４を
除去
【００５５】次に、本発明では、溝用絶縁膜１１をマスクにし
ラジカル酸素の雰囲気で熱酸化を行う
酸素の活性種
酸素の活性種は
水素と酸素とを減圧下で反応させる
【００５６】上記熱酸化を酸素ラジカル雰囲気で行うと、シリコン窒化膜から成る第２絶縁膜５，５ａの側壁も容易に酸化され、その領域にシリコン酸化膜が形成されるようになる。このようにして、
図４（ａ）
シリコン窒化膜から成る第２絶縁膜５，５ａの側壁に第４絶縁膜７，７ａが形成
同時に、シリコン基板１表面も熱酸化され溝１３部のシリコン基板１表面にゲート絶縁膜８が形成
　
（ｂ）周知例２：特開平５−４８１１３号公報（平成２５年６月１４日付け審尋に記載された《前置報告書の内容》において引用した引用文献３）
・「【０００１】
【産業上の利用分野】本発明はＭＮＯＳ（ゲート電極−窒化シリコン膜−酸化シリコン膜−半導体基板）型の電界効果トランジスタからなる不揮発性半導体記憶装置およびその製造方法に関する。」
　
・「【００１２】次に本発明のＭＮＯＳ型半導体記憶装置の製造方法について説明する。図２（ａ）〜（ｄ）は本発明の一実施例におけるＭＮＯＳ型半導体記憶装置の工程断面図である。まず図２（ａ）に示すように、
Ｐ型半導体基板１１の上に
薄い酸化シリコン膜１２を
酸化により形成し、次に
気相成長法により窒化シリコン膜１３を
エッチングし第１ゲート構造を形成
図２（ｂ）に示すように、酸素および水素雰囲気中での処理により側壁絶縁膜１５および
ゲート絶縁膜１６を同時に形成
　
ｅ　次に、相違点２−２及び相違点３−２は関連するものであるから、まとめて検討する。
ｅ−１　先ず、相違点２−２について以下で検討する。
　引用発明において、メモリトランジスタは、「ゲートがワード線ＷＬ１，ＷＬ２，…に接続されたメモリトランジスタ」であり、「ゲート電極１５ａとゲート電極１５ｂは電気的に接続され」ており、引用例１の上記「イ　引用例の記載と引用発明」の「（ア）引用例１」における摘記事項「ｄ」の段落【０１３２】には、第９実施形態の第２の構造例では、「メモリトランジスタのゲート電極１８が、単一の導電材料から一体に形成されている」こと、「このゲート電極１８は図２６におけるワード線ＷＬを構成」することが記載されている。
　他方、段落【０１２８】には、「図２６は、第９実施形態に係るメモリセルアレイを示す回路図である。」と記載されており、図２６には、コントロールトランジスタの両側それぞれに形成されたメモリートランジスタのゲート電極１５ａとゲート電極１５ｂは、ワード線ＷＬ１によって電気的に接続されており、且つコントロールトランジスタのゲートＣＧによって隔てられていることが示されている。
　したがって、引用発明において、メモリトランジスタを形成する「ゲート電極１５ａ，１５ｂ」を、コントロールゲートの上にも配置されるものとして、補正発明のように「コントロールゲート」は、「ゲートの下に配置され」たものとすること、すなわち、上記相違点２−２に係る補正発明の構成を採用することは、当業者であれば適宜なし得たことである。
　
ｅ−２　次に、相違点３−２について以下で検討する。
　上記「ｅ−１」で検討したように、引用例１の図２６には、コントロールトランジスタの両側それぞれに形成されたメモリートランジスタのゲート電極１５ａとゲート電極１５ｂは、ワード線ＷＬ１によって電気的に接続されており、且つコントロールトランジスタのゲートＣＧによって隔てられていることが示されているとともに、引用例１の図２６の回路図を参照するならば、ワード線ＷＬ１，ＷＬ２，…と制御線ＣＬ１，ＣＬ２，…は相互に絶縁分離されなければならないこと、及び、当該制御線は引用発明のコントロールゲートＣＧに接続される線であることは当業者には明らかである。また、上記「ウ　対比」の「（エ）」で検討したように、引用発明の「ゲート絶縁膜１７」は、「コントロールゲートＣＧをゲート（ゲート電極１５ａと１５ｂ）から分離する絶縁層」である。
　他方、一般に、絶縁層を用いて複数の電極及び／又は配線間を相互に絶縁する半導体装置において、当該絶縁層のどの部分を別個の絶縁層を用いる構成とするかは、当業者が適宜選択し得る設計的事項である。
　したがって、上記「ｅ−１」で相違点２−２について検討したように、引用発明において、補正発明のように「コントロールゲート」は、「ゲートの下に配置され」たものとする場合において、ワード線ＷＬ１，ＷＬ２，…と制御線ＣＬ１，ＣＬ２，…は相互に絶縁されるものとなるべく、ゲートとコントロールゲートを相互に絶縁する絶縁層を、第３の絶縁層及び第４の絶縁層とは別個の「第５の絶縁層」としてさらに設けるものとすることは、当業者であれば適宜なし得たことである。
　
　したがって、引用発明において、上記相違点３−２に係る補正発明の構成を採用することは、当業者が適宜なし得たことである。
　
ｅ−３　よって、相違点２−２及び相違点３−２は、いずれも当業者が容易になし得た範囲に含まれる程度のものである。
　
ｆ　最後に、相違点３−１及び相違点５は関連するものであるから、まとめて検討する。
ｆ−１　先ず、相違点３−１について以下で検討する。
　引用例１の図２６には、メモリトランジスタＭ１１のメモリセル（左上のメモリセル）の右側のメモリートランジスタのゲート電極と、隣接するメモリトランジスタＭ２１のメモリセル（右上のメモリセル）の左側のメモリトランジスタのゲート電極は、当該ワード線ＷＬ１によって電気的に接続されており、且つビット線ＢＬ１ｂ及びビット線ＢＬ２ａによって隔てられていることが示されているから、当該回路図を参照するならば、ビット線ＢＬｉとビット線ＢＬｉ＋１は相互に絶縁分離されなければならないことは、当業者には明らかである。
　そして、相互に絶縁分離された配線を設けるためには、層間絶縁膜を設けることが技術常識であるから、引用発明において、「ソースおよびドレイン（ビット線ＢＬｉ，ＢＬｉ＋１をなす不純物領域）」の上に、それぞれ「第１の絶縁層」と「第２の絶縁層」をさらに設けるものとすることは、当業者であれば適宜なし得たことである。
　
　したがって、引用発明において、上記相違点３−１に係る補正発明の構成を採用することは、当業者が適宜なし得たことである。
　
ｆ−２　次に、相違点５について以下で検討する。
　上記「ｆ−１」で相違点２−２について検討したように、引用発明において、「ソースおよびドレイン（ビット線ＢＬｉ，ＢＬｉ＋１をなす不純物領域）」の上に、それぞれ「第１の絶縁層」と「第２の絶縁層」をさらに設けるものとする場合において、補正発明のように、「第１の電荷保持層（ゲート絶縁膜１０ａ）は、一方の端を第１の絶縁層に接し」、「第２の電荷保持層（ゲート絶縁膜１０ｂ）は、一方の端を第２の絶縁層（２１２）に接」するものとなることは、明らかである。
　
ｆ−３　よって、相違点３−１及び相違点５は、いずれも当業者が容易になし得た範囲に含まれる程度のものである。
　
（ウ）判断についてのまとめ
　以上検討したとおり、相違点１〜相違点５は、いずれも当業者が容易になし得た範囲に含まれる程度のものである。
　したがって、補正発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　
キ　独立特許要件についてのまとめ
　本件補正は、補正後の特許請求の範囲の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができないものであるから、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に適合しない。
　
３　補正の却下の決定についてのむすび　  
　以上のとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
第３　本願発明について
１　本願発明
　本件補正は上記のとおり却下されたので、本願の請求項１〜２３に係る発明は、平成２３年１０月２７日付けの手続補正書により補正された明細書、特許請求の範囲、及び図面の記載からみて、その特許請求の範囲の請求項１〜２３に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、その請求項１に記載されている事項により特定されるとおりのものであり、上記「第２　１　本件補正の内容」の「（補正前）」に記載したとおりである。
　
２　引用例の記載と引用発明
　原査定の拒絶の理由で引用された、本願の優先権主張の日前に日本国内において頒布された刊行物である特開２００１−２３０３３２号公報（引用例１、再掲）には、「不揮発性半導体記憶装置およびその動作方法」（発明の名称）に関して、上記「第２　２（３）イ（ア）引用例１」に記載した事項が記載されており、引用例１には上記「第２　２（３）イ（イ）引用発明」に記載したとおりの引用発明が記載されている。
　
３　対比・判断
　本願発明は、上記「第２　２　本件補正についての検討」で検討した補正発明における限定事項を省いたものである。
　そうすると、本願発明の特定事項を全て含み、さらに他の特定事項を付加したものに相当する補正発明が上記「第２　２　本件補正についての検討」において検討したとおり、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　したがって、本願発明は、特許法第２９条第２項の規定により、特許を受けることができない。
　
第４　むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、結論のとおり審決する。