【事件の表示】
　平成　６年特許願第２３４９９５号「アドレス空間を保護するシステム及び方法」拒絶査定に対する審判事件〔平成　７年　７月２８日出願公開、特開平　７−１９１９０４、請求項の数（５）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．手続の経緯・本願発明の要旨
　本願は、平成６年９月２９日（パリ条約による優先権主張１９９３年１１月１２日、アメリカ合衆国）の出願であって、その発明の要旨は、手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲に記載されたとおりの次のものと認める。
「【請求項１】複数のページを含むプロセッサ・アドレス空間を有するプロセッサと、システム・バス・アドレス空間を有するシステム・バスとを備えたコンピュータにおいて、前記システム・バス・アドレス空間を保護するシステムであって、
　前記システム・バス・アドレス空間の領域を前記ページよりも小さい複数の連続セグメントに分割して、その各セグメントを前記プロセッサ・アドレス空間のページ内の所定のアドレス領域に不連続に割り当てる手段を設け、前記プロセッサ・アドレス空間の選択されたページに対するアクセス保護が、該選択されたページに対応する前記システム・バスアドレス空間のセグメントに適用されるようにしたことを特徴とする、システム・バス・アドレス空間保護システム。
【請求項２】前記システム・バス・アドレス空間の連続セグメントがＩ／Ｏアドレス空間を構成している、請求項１記載のシステム。
【請求項３】複数のページを含むプロセッサ・アドレス空間を有するプロセッサ・バスに接続される、ページ・アクセス保護を具備するプロセッサと、前記ページよりも小さい複数の連続セグメントに分割されたＩ／Ｏアドレス空間を有するシステム・バスと、前記プロセッサ・アドレス空間の個々のページにおける不連続セグメントを、前記Ｉ／Ｏアドレス空間の連続セグメントに変換する手段と、を含む、Ｉ／Ｏアドレス空間保護システム。
【請求項４】複数のページを含むプロセッサ・アドレス空間を有するプロセッサと、システム・バス・アドレス空間を有するシステム・バスとを含むコンピュータにおいて、前記システム・バス・アドレス空間のセグメントを保護する方法であって、前記プロセッサをページ保護モードで動作するステップと、前記システム・バス・アドレス空間の領域を前記ページよりも小さい複数の連続セグメントに分割して、前記プロセッサ・アドレス空間の個々のページにおける不連続セグメントを前記システム・バス・アドレス空間の連続セグメントに変換するステップと、前記システム・バス・アドレス空間の個々のセグメントへのアクセスを、該個々のセグメントに関連する、前記プロセッサ・アドレス空間のページに対するページ保護モードを選択的にイネーブルすることによって、選択的に阻止するステップと、を含む方法。
【請求項５】前記システム・バス・アドレス空間の連続セグメントがＩ／Ｏアドレス空間を構成している、請求項４記載のシステム。（なお、【請求項４】は【請求項５】の誤記と、請求項３は請求項４の誤記と認定した。）」
２．原査定の拒絶の理由の概要
　これに対して、原査定の拒絶の理由の概要は、本願発明は、本願出願前に頒布された、特開昭５３−３８９３７号公報（以下、「引用例１」という。）、「インターフェース」１９８７年６月号（ＣＱ出版社）ｐ．２１１〜２１５、２６３（以下、「引用例２」という。）、特開昭５８−６４５３１号公報（以下、「引用例３」という。）及び特開昭５３−３５３３８号公報（以下、「引用例４」という。）に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないというにある。
３．引用例
　引用例１には、論理アドレスから物理アドレスへの変換することが記載されている。
　引用例２には、ページ・アクセス保護に相当するメモリ保護機構、及びＩ／Ｏ空間のマッピングをページ単位で行うメモリ・マップドＩ／Ｏについて記載されており、特に、ＡＴＥ（エリア・テーブル）で指定するアクセス許可レベルとプログラムの実行レベル０〜３とを比較することによるエリア保護機構と、ＰＴＥ（ページ・テーブル）が指定するページに固有なアクセス種別による保護機構について記載されている。
　引用例３には、プロセッサ側で定義しているＩ／Ｏのアドレスをテーブル索引によりＩ／Ｏ固有のアドレスに対応づける記載があり、特に、不連続のプロセッサアドレス７及び３を、それぞれ連続のＩ／Ｏアドレス０及び１に対応づけることが記載されている。
　引用例４には、親装置による子装置のアドレス指定の記載がある。
４．対比・判断
　そこで、本願の請求項１乃至５係る発明と上記引用例１〜４に記載のものとを対比するに、
　本願の請求項１乃至２に係る発明は、システム・バス・アドレス空間の領域をページよりも小さい複数の連続セグメントに分割して、その各セグメントをプロセッサ・アドレス空間のページ内の所定のアドレス領域に不連続に割り当てる手段を設け、プロセッサ・アドレス空間の選択されたページに対するアクセス保護が、該選択されたページに対応するシステム・バス・アドレス空間のセグメントに適用されるようにした構成を有するものであるが、上記引用例１〜４のいずれにも該構成の記載はない。
　そして、本願の請求項１乃至２に係る発明は、該構成を有することにより、プロセッサに固有のページ・アクセス保護を通じ、Ｉ／Ｏアドレス空間アクセス保護が図れるという明細書に記載されたとおりの効果を奏するものである。
　また、本願の請求項３に係る発明は、ページよりも小さい複数の連続セグメントに分割されたＩ／Ｏアドレス空間を有するシステム・バスと、プロセッサ・アドレス空間の個々のページにおける不連続セグメントを、Ｉ／Ｏアドレス空間の連続セグメントに変換する手段とを設けた構成を有するものであるが、上記引用例１〜４のいずれにも該構成の記載はない。
　そして、本願の請求項３に係る発明は、該構成を有することにより、プロセッサに固有のページ・アクセス保護を通じ、Ｉ／Ｏアドレス空間アクセス保護が図れるという明細書に記載されたとおりの効果を奏するものである。
　本願の請求項４乃至５に係る発明は、プロセッサをページ保護モードで動作するステップと、システム・バス・アドレス空間の領域をページよりも小さい複数の連続セグメントに分割して、プロセッサ・アドレス空間の個々のページにおける不連続セグメントを前記システム・バス・アドレス空間の連続セグメントに変換するステップと、システム・バス・アドレス空間の個々のセグメントへのアクセスを、該個々のセグメントに関連する、プロセッサ・アドレス空間のページに対するページ保護モードを選択的にイネーブルすることによって、選択的に阻止するステップとを設けた構成を有するものであるが、上記引用例１〜４のいずれにも該構成の記載はない。
　そして、本願の請求項４乃至５に係る発明は、該構成を有することにより、プロセッサに固有のページ・アクセス保護を通じ、Ｉ／Ｏアドレス空間アクセス保護が図れるという明細書に記載されたとおりの効果を奏するものである。
５．むすび
　以上のとおりであるから、本願発明は、上記引用例１〜４に記載された発明に基づいて当業者が容易に発明をすることができたものとすることはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。