【事件の表示】
　特願２００７−１０１０８４「集積回路間のポイントツーポイント通信のための物理インタフェースでのエラー検出」拒絶査定不服審判事件〔平成１９年１０月１１日出願公開、特開２００７−２６７３９２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯と本願発明 
　本願は、平成１９年　３月　９日（パリ条約による優先権主張２００６年　３月　９日、（ＵＳ）米国）を出願日とする出願であって、平成２４年１１月３０日付けで拒絶査定がなされ、これに対し、平成２５年　４月１０日付けで拒絶査定に対する審判請求がなされたものである。
　特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、明細書、特許請求の範囲及び図面の記載からみて、平成２４年　８月　６日付け手続補正書によって補正された特許請求の範囲の請求項１に記載された以下のとおりのものと認める。 
　
「　【請求項１】
　集積回路（ＩＣ）間のデータ通信を容易にする、物理インタフェースにおけるエラーを検出するための機器であって、
　一群のアプリケーションデータビットに基づいてエラー検出コードを生成するよう構成されたエラー検出コード発生器と、ここで、前記エラー検出コードは、第１の物理インタフェース（ＰＩ）エラー検出ビットを含む複数のエラー検出ビットからなり、
　物理層（ＰＨＹ）符号器であって、
（１）前記第１の物理インタフェースエラー検出ビットを、前記一群のアプリケーションデータビットのＮ個（Ｎは任意の整数）のアプリケーションデータビットの組と共に挿入してＮ＋１個の未符号化データビットを形成し、
（２）前記Ｎ＋１個の未符号化データビットを符号化して、Ｎ＋２個の符号化データビットを生成する、
よう構成された物理層符号器と、
　前記Ｎ＋２個の符号化データビットを復号化してＮ＋１個の復号化データビットを生成するように構成された復号器と、
　Ｎ＋１個の復号化データビットから、前記符号化データビットが少なくとも１つの誤ったデータビットをエラーとして含むか否かを判断するのに使用される物理インタフェースエラー検出ビットを抽出するように構成された物理インタフェースエラー検出ビット抽出器と、
　前記第１の物理インタフェースエラー検出ビットを含む、複数の抽出された物理インタフェースエラー検出ビットからエラー検出コードを再構成するエラー検出コード再構成器と、
　を含むことを特徴とする機器。」 
　 
２．引用例
　これに対して、原査定の拒絶理由に引用された米国特許出願公開第２００３／００７０１３２号明細書（以下、「引用例」という。）には、「ＦＬＥＸＩＢＬＥ　ＶＩＤＥＯ　ＥＮＣＯＤＩＮＧ　ＳＣＨＥＭＥ　ＳＵＰＰＯＲＴＩＮＧ　ＡＵＤＩＯ　ＡＮＤ　ＡＵＸＩＬＩＡＲＹ　ＩＮＦＯＲＭＡＴＩＯＮ」（オーディオ及び補助情報を提供する適応ビデオ符号化手段）（（　）は当審仮訳。以下も同様。）として、図面とともに以下の事項が記載されている。
 　
イ．「［0004］ Prior video encoding schemes have incorporated functionality to minimize bit transition, improving the long term DC biasing. One such prior scheme a video encoder encodes video data into 10 bit words as part of a high speed digital interface or connection in accordance with commercial applications utilizing Digital Visual Interface (hereinafter referred to as “DVI”) frequently make significant use of existing VESA Computer Display standards. The sequence of timing and video data for particular display resolutions and timing is specified in the VESA Computer Display Monitor Timing standard, Version 1.0, Revision 0.8 dated Sep. 17, 1998, incorporated herein by reference. A recent digital television standard set forth in the CEA-EIA 861 specification for high-speed digital interfaces, is also incorporated herein by reference. 
［0005］ These specifications identify a high-speed digital connection, interface or link for visual data types that are display technology independent. In one example, the interface provides a connection between a computer and its display device. In another example, the interface provides a connection between a set top box and a DTV or HDTV. Such a DVI interface enables content to remain in a lossless digital domain from creation to consumption; remain display technology independent; support plug and play through hot plug detection, and support EDID protocol; and provide digital and analog support in a single connector. 」（１頁左欄）
（［0004］過去のビデオ符号化手段は、長期間のＤＣバイアスを改善しつつ、ビット遷移を最小化するための機能性を合わせ持っていた。デジタル映像インタフェース（以後、「ＤＶＩ」と呼ぶ。）を利用する市販のアプリケーションに対応した高速デジタルインタフェース又はコネクションの一部として、ビデオ符号器がビデオデータを１０ビットワードに符号化するこのような過去の１つの手段は、既存のＶＥＳＡコンピュータディスプレイ標準を非常によく利用する。特定のディスプレイ解像度及びタイミングについてのタイミング及びビデオデータの順序は、参考としてここに加える１９９８年９月１７日付のＶＥＳＡコンピュータディスプレイモニタータイミング標準、バージョン１．０、改訂０．８に規定されている。高速デジタルインタフェースについてのＣＥＡ−ＥＩＡ８６１仕様に規定される最近のデジタルテレビジョン標準もまた、参考としてここに加える。
［0005］これらの仕様は、ディスプレイ技術とは独立した、映像データタイプに対する高速デジタルコネクション、インタフェース又はリンクを特定する。１つの例では、インタフェースは、コンピュータとそのディスプレイ装置間のコネクションを提供する。もう一つの例では、インタフェースは、セットトップボックスとＤＴＶ又はＨＤＴＶ間のコネクションを提供する。このようなＤＶＩインタフェースは、コンテンツが発生から消費までの損失のないデジタル領域に止まること、ディスプレイ技術とは独立したままでいること、ホットプラグ検出により、プラグアンドプレイをサポートし、ＥＤＩＤプロトコルをサポートすること、及び、１つのコネクタでデジタルとアナログのサポートを提供することを可能にする。）
　
ロ．「[0011］ One embodiment of the present invention relates to a method of encoding video. The method comprises concatenating at least one data bit onto at least one component of input data and balancing at least one component and at least one data bit. In this embodiment, it is contemplated that at least one CRC bit, audio data, auxiliary data, status information, or some combination thereof may be concatenated onto at least one component. 」（１頁右欄）
（[0011]本発明の１つの実施態様は、ビデオを符号化する方法に関係する。その方法は、入力データの少なくとも１つのコンポーネントに少なくとも１つのデータビットを連結し、少なくとも１つのコンポーネントと少なくとも１つのデータビットを合わせることからなる。この実施態様では、少なくとも１つのＣＲＣビット、オーディオデータ、補助データ、ステータス情報、又はそれらのある組合わせを少なくとも１つのコンポーネントに連結することを企図する。）
　
ハ．「［0021］ In this embodiment, an 8→10 bit ratio similar to that disclosed previously is employed. While an 8→10 bit ratio is discussed other ratios, such as 8→12 or 8→14 for example, are contemplated. The code word may be defined as N+M, where N represents the number of bits in a symbol and M represents additional data or code information. In one embodiment, a code word is comprised of an 8 bit color value (Bits 7:0), a data bit (Bit 8), and an invert indicator bit (Bit 9) used for DC balancing. 
［0022］ In one embodiment of the present invention related to code word definition, the data bit (Bit 8) represents a cyclical redundancy check bit (alternatively referred to as a“CRC bit”). While a CRC bit is discussed, other embodiments of the present invention may use checksum, auxiliary data, parity and other check or data integrity devices. The CRC bit may be computed over all 3 colors of the pixel. The resultant CRC word may be, for example, 2 bits in length. In this embodiment, one CRC bit is placed in each of two channels of DVI (for a DVI interface having two channels). Digital Video, Audio and Auxiliary (alternatively referred to as “DVAAA”) is representative of the standard for use in the consumer electronics industry for transmitting high quality, multi-channel audio and auxiliary data over a digital video link. The final available bit location is reserved for a Data Enable (alternatively referred to as“DE”) indicator bit. 
［0023］ In another embodiment of the present invention, the resultant CRC word is 3 bits in length. In this embodiment, one CRC bit is placed in each of three DVAM channels (for an interface having three channels). In this embodiment, the state of DE, for example, is determined from the code words being transmitted.  FIGS. 1 and 2  illustrate flow diagrams for an encoding scheme in accordance with one embodiment of the present invention.  FIG. 3 illustrates a transmit timing diagram of an encoding scheme in accordance with one embodiment of the present invention. 
［0024］ CRC transport, as embodied in  FIGS. 1, 2 and 3, enables detecting most pixel errors, which in turn permits the use of compensation techniques. For example, if a pixel error is detected, compensation may comprise keeping the last pixel value. In other words, the last non-errored pixel (i.e., the last pixel where no error was detected) is retained. 」（２頁左欄）
（[0021]この実施態様では、先に開示されたものと同様の８→１０ビット割合が採用される。８→１０ビット割合が検討される一方で、例えば、８→１２又は８→１４ような他の割合が考慮される。符号語はＮ＋Ｍと定義され、Ｎは、シンボルのビット数を表し、Ｍは、付加データ又は符号情報を表す。１つの実施態様では、符号語は８ビットのカラー値（ビット７：０）、データビット（ビット８）、及びＤＣバランスのために用いられる反転指示ビット（ビット９）から成る。
［0022］符号語の定義に関連する本発明の１つの実施態様では、データビット（ビット８）は、巡回冗長チェックビット（代わりに、「ＣＲＣビット」と呼ぶ。）を表す。ＣＲＣビットを検討する一方で、本発明の他の実施態様では、チェックサム、補助データ、パリティ及び他のチェック又はデータを統合する装置を利用することができる。ＣＲＣビットは、画素の３つのカラーにわたって計算される。結果としてのＣＲＣワードは、例えば、２ビット長となる。この実施態様では、１つのＣＲＣビットは、ＤＶＩの２つのチャネル（２つのチャネルを有するＤＶＩインタフェースに対して）のそれぞれに配置される。デジタルビデオ、オーディオ及び補助（代わりに、「ＤＶＡＡＡ」と呼ぶ。）は、消費者向け電子産業において、高品質な、マルチチャネルオーディオ及び補助データをデジタルビデオリンク上で伝送するために利用する標準を表す。最後に利用可能なビット位置は、データイネーブル（代わりに、「ＤＥ」呼ぶ。）指示ビットのために残す。
［0023］本発明のもう一つの実施態様では、結果としてのＣＲＣワードは、３ビット長である。この実施態様では、１つのＣＲＣビットは３つのＤＶＡＭチャネル（３つのチャネルを有するインタフェースに対して）のそれぞれに配置される。この実施態様において、ＤＥの状態は、例えば、伝送された符号語から決定される。図１及び２は、本発明の１つの実施態様に対応した符号化方法についての流れ線図を示す。図３は、本発明の１つの実施態様に対応した符号化方法の転送タイミングの線図を示す。
［0024］ＣＲＣの運搬は、図１、２及び３において具体化されるように、多数の画素の誤りを検出することを可能にし、代わりに、補償技術を使用することを許可する。例えば、画素の誤りが検出されれば、補償は、最後の画素値を維持することからなる。言い換えると、最後の誤りのない画素（つまり、誤りが検出されなかった最後の画素）が保持される。）
　
ニ．「［0031］ FIG. 2  illustrates a flow diagram for an encoding scheme in accordance with one embodiment of the present invention. As illustrated, the encoding scheme registers an input data as illustrated by block  20 . For example, the encoding scheme may register one or more input pixel(s) having 24 bits. The encoding scheme then computes CRC for the registered input pixel(s) as illustrated by block  22 . 
［0032］ The registered input pixel(s) are split into color variables as illustrated by block  24 . In one embodiment, the input pixels are split into 8 bit color variables. One of the 8-bit color variables, blue for example, has a CRC bit concatenated or added thereto as illustrated by block  26 A. However other embodiments are contemplated in which digital audio data, status information, auxiliary data, etc, (or some combination if such data) is concatenated onto one more of the components. In the illustrated embodiment, the CRC bit  0  is concatenated to the 8-bit color variable, blue for example, forming a 9-bit word. The 9-bit word is then DC balanced forming a 10-bit word, which is then communicated to comm channel 0 as illustrated by blocks  28 A and  30 A respectively. 
［0033］ FIG. 2  also illustrates 8-bit color variables, green and red for example, having a data bit, a CRC bit for example, concatenated or added thereto as illustrated by blocks  26 B and  26 C. The CRC Bit- 1  and Bit- 2  is concatenated to the 8-bit color variable, green and red for example, forming a 9-bit word. The 9-bit word is then DC balanced forming a 10-bit word as illustrated by blocks  28 B and  28 C, which is then transmitted to comm channel 1 or 2 as illustrated by blocks  30 B and  30 C respectively. 」（２頁右欄〜３頁左欄）
（［0031］図２は、本発明の１つの実施態様に対応した符号化手段についての流れ線図を示す。図示されるように、符号化手段は、ブロック２０で示される入力データを記憶する。例えば、符号化手段は１つ以上の２４ビットを有する入力画素を記憶する。そして、符号化手段は、ブロック２２で示されるように、記憶された入力画素に対するＣＲＣを計算する。
［0032］記憶された入力画素は、ブロック２４で示されるカラー変数に分割される。１つの実施態様では、入力画素は、８ビットのカラー変数に分割される。８ビットのカラー変数の１つは、例えば、青色であり、ブロック２６Ａに示されるように、それに連結又は付加されたＣＲＣビットを有する。しかしながら、デジタルオーディオデータ、ステータス情報、補助データ等（又は、このようなデータがあれば、いくつかの組合わせ）が、コンポーネントのもう一つに連結される他の実施態様が考えられる。図示された実施態様では、ＣＲＣのビット０が８ビットのカラー変数、例えば、青色に連結され、９ビットワードが形成される。９ビットワードは、そして、ＤＣバランスがとられ、１０ビットワードが形成され、そして、ブロック２８Ａ及び３０Ａでそれぞれ示されるように、commチャネル０に通信される。
［0033］図２は、また、８ビットのカラー変数、例えば、緑色及び赤色が、ブロック２６Ｂ及び２６Ｃで示されるように連結又は付加されたデータビット、例えば、ＣＲＣビットを有することを示す。ＣＲＣのBit-1及びBit-2は、８ビットのカラー変数、例えば、緑色及び赤色に連結され、９ビットワードを形成する。そして、９ビットワードは、ＤＣバランスがとられ、ブロック２８Ｂ及び２８Ｃで示されるように、１０ビットワードが形成され、そして、ブロック３０Ｂ及び３０Ｃでそれぞれ示されるように、commチャネル１又は２に転送される。）
　
　上記引用例の記載及び図面並びにこの分野の技術常識を考慮すると、
ａ．上記イ．及びロ．の記載から、引用例には、「インタフェース」を介して装置間で「ビデオデータ」を伝送するときの「符号化」手段が記載されているものと認められる。
ｂ．上記ハ．［0022］及びニ．［0031］の記載から、引用例の「符号化」手段は、「２４ビット」の「入力画素」データを「記憶」し、「ＣＲＣ」を計算する手段を有するものと認められ、「ＣＲＣ」ビットが生成されることは明らかである。
ｃ．上記ハ．［0023］及びニ．［0032］、［0033］の記載から、引用例の「符号化」手段では、「記憶」された「２４ビット」の「入力画素」データは、「３つ」の「８ビット」の「カラー変数」データに「分割」され、「分割」された各「８ビット」の「カラー変数」データに、前記計算した「ＣＲＣ」のビットのうちの１ビットを「連結」して、「９ビットワード」を「形成」するものと認められ、さらに、当該「９ビットワード」の「ＤＣバランス」をとり、「１０ビットワード」を形成するものと認められる。
　したがって、上記引用例には、以下の発明（以下、「引用発明」という。）が記載されている。 
　
「装置間でビデオデータを伝送するためのインタフェースにおける符号化手段であって、
　２４ビットの入力画素データのＣＲＣを計算して、ＣＲＣビットを生成する手段と、
　前記ＣＲＣビットのうちの１ビットを、前記２４ビットの入力画素データを３つに分割した各カラー変数データの８ビットと連結して、９ビットワードを形成し、
　前記９ビットワードのＤＣバランスをとり、１０ビットワードを形成する手段を有する手段。」
　
３．対比 
　本願発明と引用発明を比較すると、
イ．引用発明の「ビデオデータ」、「インタフェース」は、本願発明の「データ」、「物理インタフェース」に相当するので、引用発明の「装置間でビデオデータを伝送するためのインタフェースにおける符号化手段」と本願発明の「集積回路（ＩＣ）間のデータ通信を容易にする、物理インタフェースにおけるエラーを検出するための機器」とは、いずれも「物理インターフェースにおける機器」という点で一致する。
ロ．引用発明の「２４ビットの入力画素データ」は、「３つ」の「８ビット」の「カラー変数データ」を含み、「入力画素データ」および「カラー変数データ」は、いずれも「アプリケーションデータ」といえるので、引用発明の「２４ビットの入力画素データ」は、本願発明の「一群のアプリケーションデータビット」と差異はない。
　また、引用発明の「ＣＲＣを計算して、ＣＲＣビットを生成する」は、本願発明の「エラー検出コードを生成する」ことと差異はないので、引用発明の「２４ビットの入力画素データのＣＲＣを計算して、ＣＲＣビットを生成する手段」は、本願発明の「一群のアプリケーションデータビットに基づいてエラー検出コードを生成するよう構成されたエラー検出コード発生器」に相当する。
ハ．引用発明の「ＣＲＣビット」は、「装置」の「インタフェース」を介してデータを伝送するときのエラーを検出するためのものであることは自明であり、当該「インタフェース」を「第１」と称することは任意であるから、引用発明の「ＣＲＣビット」と本願発明の「第１の物理インタフェース（ＰＩ）エラー検出ビットを含む複数のエラー検出ビットからな」る「エラー検出コード」とは、実質的な差異はなく、引用発明の「ＣＲＣビットのうちの１ビット」は、本願発明の「第１の物理インタフェースエラー検出ビット」に相当する。
ニ．引用発明の「カラー変数データの８ビット」は、本願発明の「Ｎ個のアプリケーションデータビット」に相当するので、引用発明の「２４ビットの入力画素データを３つに分割した各カラー変数データの８ビット」は、本願発明の「一群のアプリケーションデータビットのＮ個（Ｎは任意の数）のアプリケーションデータの組」に相当する。
　そして、引用発明の「９ビット」は、本願発明の「Ｎ＋１個」に相当し、本願発明の「未符号化データビット」は、本願明細書を参酌しても、「物理インタフェースエラー検出ビット」を「Ｎ個のアプリケーションビット」に「挿入」すること以上の構成は認められないので、引用発明の「前記ＣＲＣビットのうちの１ビットを、前記２４ビットの入力画素データを３つに分割した各カラー変数データの８ビットと連結して、９ビットワードを形成し」は、本願発明の「前記第１の物理インタフェースエラー検出ビットを、前記一群のアプリケーションデータビットのＮ個（Ｎは任意の整数）のアプリケーションデータビットの組と共に挿入してＮ＋１個の未符号化データビットを形成し」に相当する。
ホ．引用発明の「１０ビット」は、本願発明の「Ｎ＋２個」に相当し、引用発明の「前記９ビットワードのＤＣバランスをとり、１０ビットワードを形成する」は、本願発明の「前記Ｎ＋１個の未符号化データビットを符号化して、Ｎ＋２個の符号化データビットを生成する」と実質的な差違はなく、引用発明の「・・・９ビットワードを形成し、・・・１０ビットワードを形成する手段」は、「符号器」といえるので、引用発明の「・・・９ビットワードを形成し、・・・１０ビットワードを形成する手段」の「手段」と本願発明の「物理層符号器」とは、いずれも「符号器」という点で一致する。
　したがって、本願発明と引用発明は、以下の点で一致ないし相違する。
　
＜一致点＞ 
「物理インタフェースにおける機器であって、
　一群のアプリケーションデータビットに基づいてエラー検出コードを生成するよう構成されたエラー検出コード発生器と、ここで、前記エラー検出コードは、第１の物理インタフェース（ＰＩ）エラー検出ビットを含む複数のエラー検出ビットからなり、
　符号器であって、
（１）前記第１の物理インタフェースエラー検出ビットを、前記一群のアプリケーションデータビットのＮ個（Ｎは任意の整数）のアプリケーションデータビットの組と共に挿入してＮ＋１個の未符号化データビットを形成し、
（２）前記Ｎ＋１個の未符号化データビットを符号化して、Ｎ＋２個の符号化データビットを生成する、
よう構成された符号器と、
　を含むことを特徴とする機器。」
　
＜相違点＞ 
ａ．上記「物理インタフェースにおける機器」に関し、本願発明は、「集積回路（ＩＣ）間のデータ通信を容易にする、物理インタフェースにおけるエラーを検出するための機器」であるのに対し、引用発明は、「装置間でビデオデータを伝送するためのインタフェースにおける符号化手段」である点。
ｂ．上記「物理インタフェースにおける機器」に関し、本願発明は、「前記Ｎ＋２個の符号化データビットを復号化してＮ＋１個の復号化データビットを生成するように構成された復号器」と、「Ｎ＋１個の復号化データビットから、前記符号化データビットが少なくとも１つの誤ったデータビットをエラーとして含むか否かを判断するのに使用される物理インタフェースエラー検出ビットを抽出するように構成された物理インタフェースエラー検出ビット抽出器」と、「前記第１の物理インタフェースエラー検出ビットを含む、複数の抽出された物理インタフェースエラー検出ビットからエラー検出コードを再構成するエラー検出コード再構成器」とを、さらに含むのに対し、引用発明は、当該「復号器」、「抽出器」及び「再構成器」を明示していない点。
ｃ．上記「符号器」に関し、本願発明は、「物理層符号器」であるのに対し、引用発明は、「物理層」か否か不明である点。
　
４．検討 
　まず、上記相違点ａ．について検討する。
　引用発明の「符号化手段」においても、「ＣＲＣ」を計算することから、当該「符号化手段」がエラーを検出するための機器であることは自明であり、「エラーを検出する」ことにより、「データ通信を容易にする」と称することは、適宜なし得ることである。
　また、引用発明の「ビデオデータ」、「入力画素データ」及び「カラー変数データ」は、デジタルデータである以上、引用発明の「装置」が「集積回路（ＩＣ）」を用いて構成されることは自明であり、引用発明の「装置間」でデータ伝送をすることを、「集積回路（ＩＣ）間のデータ通信」とすることも、当業者が適宜なし得ることである。
　よって、上記相違点ａ．に係る構成は、引用発明においても当業者が適宜なし得ることである。
　次に、上記相違点ｂ．について検討する。
　引用発明においても、「ＣＲＣビット」はエラーを検出するために生成しているのであるから、伝送された各「１０ビットワード」から「９ビットワード」を生成し、当該「９ビットワード」から連結された「ＣＲＣビットのうち１ビット」を抽出し、抽出された複数（３つ）の「ビット」から「ＣＲＣビット」を再構成することにより、当該「ＣＲＣビット」を用いて、エラー検出を行うことは当然のことである。
　よって、上記相違点ｂ．に係る「復号器」、「抽出器」、「再構成器」の各構成を引用発明に設けることは、当業者が容易になし得ることである。
　最後に、上記相違点ｃ．について検討する。
　８Ｂ／１０Ｂのようなビット挿入を行う符号化を物理層で行うことは、イーサネットの規格におけるＰＣＳ（物理層符号化副層）の機能として周知のこと（例えば、特開２００３−８７２７６号公報【００２５】、特開２００２−１５８６８３号公報【００５９】参照。）であり、引用発明の「・・・９ビットワードを形成し、・・・１０ビットワードを形成する手段」の「手段（符号器）」を「物理層」のものとすることは、当業者が適宜なし得ることである。
　そして、本願発明の作用効果も上記引用発明及び周知技術から当業者が予測できる範囲のものである。 
　
５．むすび 
　以上のとおり、本願発明は、上記引用例に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。 
　
　よって、結論のとおり審決する。