【事件の表示】
　平成６年特許願第２６６５５号「通信機能付きプロセッサ」拒絶査定に対する審判事件［平成７年９月５日出願公開、特開平７−２３４８５８］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯、本願発明
　本願は、平成６年２月２４日の出願であって、その請求項１に係る発明（以下、「本願発明」という。）は、平成１２年７月４日に補正された明細書及び図面の記載からみて、特許請求の範囲の請求項１に記載された次のとおりのものと認める。
　「複数の内部回路を有し該内部回路が内部バスで相互に接続されたプロセッサにおいて、前記内部回路はそれぞれ複数の資源を備えており、前記内部回路と外部回路との通信を行う通信バスと、予め定められた第１の指令に応じて前記内部バス及び前記通信バスのいずれか一方を選択的に使用状態とするバス選択手段と、前記通信バスが使用状態とされた際予め定められた第２の指令に応じて前記複数の内部回路のうちのいずれかを選択内部回路として選択する内部回路選択手段とを有し、前記第２の指令には該資源を特定する特定情報が付加されており、さらに、前記特定情報に応じて前記選択内部回路のいずれかの資源を特定資源として特定して該特定資源を前記通信バスに接続する資源選択手段を有することを特徴とする通信機能付きプロセッサ。」
２．引用例記載事項
　原査定の拒絶の理由に引用した特開昭６１−７２３５２号公報（以下、「引用例１」という。）の、「本発明は、前記欠点に鑑み、１チップマイクロプロセッサの内部メモリを、外部に設けたマイクロプロセッサから直接アクセスすることにより、外部に設けたマイクロプロセッサと１チップマイクロプロセッサとのあいだで高速のデータのやりとりを可能とした１チップマイクロプロセッサを供給するものである。…本発明の１チップマイクロプロセッサは、内部メモリと、外部から前記内部メモリをアクセスすることを示す信号が入力されている間、メモリアクセス切換え信号を出力するとともに内部動作を停止させる信号を出力する制御回路と、前記メモリアクセス切換え信号により前記内部メモリと接続していた内部アドレスバスと内部データバスと内部からの読出し書込みを指定する内部コントロール信号を、外部アドレスバスと外部データバスと外部からの読出し書込みを指定する外部コントロール信号に切換える選択回路から構成されている。」（２頁右上欄２行〜同頁左下欄１行）なる記載及び第２図を参照して、引用例１には、
　ＣＰＵ２と内部メモリ３とを有し、前記ＣＰＵ２と前記内部メモリ３とは内部アドレスバス６と内部データバス７と内部コントロール信号の加わるライン８とで相互に接続されてなるプロセッサであって、外部から前記内部メモリ３をアクセスすることを示す選択信号１３が入力されている間、メモリアクセス切換え信号１０を選択回路９に出力するとともに内部動作を停止させる信号１１を前記ＣＰＵ２に出力する制御回路１２と、前記メモリアクセス切換え信号１０により前記内部メモリ３と接続していた前記内部アドレスバス６と前記内部データバス７と内部からの読出し書込みを指定する前記内部コントロール信号８を、外部アドレスバスと外部データバスと外部からの読出し書込みを指定する外部コントロール信号に切換える前記選択回路９とを有し外部とデータのやりとりをするプロセッサ
が記載されていると認められる。
　同じく引用した特開平５−６１７０８号公報（以下、「引用例２」という。）の、「半導体集積装置として例えば１チップマイクロコンピュータはＣＰＵ、ＲＡＭ、Ｉ／Ｏ等の複数の機能ブロックから構成されているが、製品出荷時に行われるテストを容易にするため、特定の機能ブロックを他の機能ブロックと切り離して動作させる機能（テストモード）を有するものがある。」（２頁１欄２０〜２５行）なる記載、「本実施例の１チップマイクロコンピュータは、機能ブロック１〜４の各々についてＩＤコードが予め割り当られており、テストモード時、３ビットのセレクトデータが外部から入力されると、機能ブロック１〜４の中から、セレクトデータに対応したＩＤコードを有する機能ブロックが選択され、当該機能ブロックのみが動作可能なようになっている。」（３頁３欄６〜１２行）なる記載、「ここに機能ブロック１のみを他のブロックとは関係なくテスト動作が可能となり、一部のデータバスを利用して機能回路１１と外部との間でテスト信号をやりとりを行い、機能ブロック１の動作をテストする。」（３頁４欄４４〜４７行）なる記載及び図１〜３を参照して、引用例２には、
　複数の機能ブロック１〜４を有し該機能ブロック１〜４が標準バスαで相互に接続されたマイクロコンピュータにおいて、外部からのセレクトデータに応じて前記複数の機能ブロック１〜４のうちのいずれかを選択して、選択された機能ブロックと外部との通信を行うこと
が記載されていると認められる。
３．本願発明と引用例１記載発明との対比
　本願発明（以下、「前者」という。）と引用例１記載発明（以下、「後者」という。）とを対比する。
（イ）後者の「ＣＰＵ２」と「内部メモリ３」は、前者の「内部回路」に相当し、
（ロ）後者の「内部データバス７」は、前者の「内部バス」に相当し、
（ハ）後者の「外部データバス」は、前者の「外部回路との通信を行う通信バス」に相当し、
（ニ）後者の「外部から前記内部メモリ３をアクセスすることを示す選択信号１３」は、前者の「予め定められた第１の指令」に相当し、
（ホ）後者の「メモリアクセス切換え信号１０を選択回路９に出力するとともに内部動作を停止させる信号１１を前記ＣＰＵ２に出力する制御回路１２」と「前記メモリアクセス切換え信号１０により前記内部メモリ３と接続していた…前記内部データバス７…を、…外部データバス…に切換える前記選択回路９」とで、前者の「バス選択手段」に相当し、
（ヘ）後者の「外部とデータのやりとりをするプロセッサ」は、前者の「通信機能付きプロセッサ」に相当している。
　よって、両者の一致点、相違点は次のとおりである。
［一致点］
　「複数の内部回路を有し該内部回路が内部バスで相互に接続されたプロセッサにおいて、前記内部回路と外部回路との通信を行う通信バスと、予め定められた第１の指令に応じて前記内部バス及び前記通信バスのいずれか一方を選択的に使用状態とするバス選択手段を有する通信機能付きプロセッサ」である点。
［相違点］
　前者は、「内部回路」が、「それぞれ複数の資源を備え」るものであり、「通信バスが使用状態とされた際予め定められた第２の指令に応じて前記複数の内部回路のうちのいずれかを選択内部回路として選択する内部回路選択手段」を有し、「前記第２の指令には該資源を特定する特定情報が付加されており、さらに、前記特定情報に応じて前記選択内部回路のいずれかの資源を特定資源として特定して該特定資源を前記通信バスに接続する資源選択手段」を有するのに対して、後者は、「内部回路」が「それぞれ複数の資源を備え」ることは記載されておらず、１つの内部回路（内部メモリ３）と外部回路とが通信バスにより通信を行うものであり、前者のような「内部回路選択手段」と「資源選択手段」とを有していない点。
４．当審の判断
　引用例２に、「複数の内部回路（機能ブロック１〜４）を有し該内部回路が内部バス（標準バスα）で相互に接続されたプロセッサ（マイクロコンピュータ）において、予め定められた指令（セレクトデータ）に応じて前記複数の内部回路のうちのいずれかを選択して、選択された内部回路と外部回路との通信を行うこと」が記載されている。プロセッサの内部回路として複数の資源を有する内部回路を用いることが周知であるから、複数の内部回路のうちのいずれかを選択して、選択された内部回路と外部回路との通信を行う際に、内部回路として複数の資源を有する内部回路を用い、選択された内部回路から資源をさらに特定して選択し外部との通信を行うことは、当業者が必要に応じて適宜になし得た設計的事項にすぎない。したがって、上記引用例２記載事項を後者に適用し、内部回路をそれぞれ複数の資源を備えるものとし、通信バスが使用状態とされた際予め定められた第２の指令に応じて複数の内部回路のうちのいずれかを選択内部回路として選択する内部回路選択手段を設け、前記第２の指令に該資源を特定する特定情報を付加し、さらに、前記特定情報に応じて前記選択内部回路のいずれかの資源を特定資源として特定して該特定資源を前記通信バスに接続する資源選択手段を設けるようにすることは、当業者が容易になし得たことである。
５．まとめ
　以上のとおりであるので、本願発明は、引用例１、２に記載された発明及び周知技術に基いて当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。