【事件の表示】
　平成　２年特許願第１３７２８９号「集積電界効果トランジスタメモリ」拒絶査定に対する審判事件［平成　３年　１月２８日出願公開、特開平　３−　１９１９７］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本願発明
　本願は、平成２年５月２９日（パリ条約による優先権主張１９８９年５月２９日、オランダ国）の出願であって、その請求項１に係る発明は、平成１０年８月１８日付けの手続補正書により補正された特許請求の範囲の請求項１に記載された次の事項により特定されるとおりのものと認める。
「１．各電流枝路が制御トランジスタのチャネルと負荷トランジスタのチャネルとを具えている第１と第２の電流枝路の並列接続を含み、前記各電流枝路の両チャネルが、関連する接続点を介して結合され、各電流枝路における前記接続点が他方の電流枝路における負荷トランジスタのゲートに結合され、前記接続点の少なくとも一方が前記センス増幅器の出力端子を構成するようにしたセンス増幅器を複数個具え、これらのセンス増幅器の出力側を共通のバスに接続した集積電界効果トランジスタメモリにおいて、前記全てのトランジスタを同一導電形のものとし、前記制御トランジスタをソースーホロワ構成で接続し、関連する負荷トランジスタが関連する制御トランジスタのソースに接続されるようにし、前記各センス増幅器の負荷トランジスタを、前記バスと第１電源端子との間に結合され、且つ各センス増幅器に共用される一対の交差結合トランジスタで構成し、前記各センス増幅器に、これら増幅器を各々単独で、選択的に作動させる選択回路を設けたことを特徴とする集積電界効果トランジスタメモリ。」
２．引用例の記載
　これに対して、原査定の拒絶の理由に引用した特開昭５９−１８０８９２号公報（以下「引用例」という。）には、下記の事項が記載されている。
「第１図は、たとえばＮチャネルプロセスにより製造された絶縁ゲート型電界効果トランジスタ（ＭＯＳ−ＦＥＴ）を用いた従来のマスクＲＯＭを示すものであり、１０はメモリセルアレー、１１群はメモリセル用トランジスタ、１２群は列選択用トランジスタ、１３は行デコーダ、１４は列デコーダ、１５群は行線、１６群は列線、１７〜１９は負荷トランジスタ、２０，２１はバイアス電圧発生用抵抗であり、上記メモリセルアレー１０から読み出されるデータにより決定される列線電位Ｖ１は差動形センスアンプ２２の一方入力となる。なおこのセンスアンプ２２において、ＣＥ，ＣＥバーは制御入力である。
　一方、２３は比較電位発生回路であって、・・・比較電位Ｖ２を生成し、前記差動形センスアンプ２２の他方の入力とするものであり、・・・。
　而して上記ＲＯＭにおいては、比較用トランジスタ２４のゲート電位が一定であるため、比較電位Ｖ２は第２図に示すように時間経過に対して一定の固定電位である。従って、ＲＯＭのデータ読み出し時に列線電位Ｖ１が第２図に示すように比較電位Ｖ２を横切るように変化したとすると、差動形センスアンプ２２の出力が反転し、出力バッファ回路３３の出力Ｖ０は第２図中点線で示すように変化する。」（第１頁右下欄第２０行〜第２頁右上欄第１５行）
「本発明はＲＯＭばかりでなく、スタティックＲＡＭにも適用できる。ＲＡＭにおいてはメモリセルが交差結合したフリップフロップから成るため、メモリセルから読み出されるデータは通常Ｑとその反転データＱバーの二つが得られる。そしてこのＱ、Ｑバーがセンスアンプの一対の入力となる。よって第１４図に示したようにＱ、Ｑバーが交差したところで新しくデータが読み出されることになる。」（第４頁右下欄第１０行〜第１８行）
　第１図の回路図によれば、センスアンプ２２は、ドレインが電源Ｖｃｃに接続され、ゲートに制御入力ＣＥが印加されたトランジスタ（以下「Ｔ１，Ｔ２」という。）と、上記トランジスタＴ１，Ｔ２のソースにドレインが接続され、ゲートに列線電位Ｖ１又は比較電位Ｖ２に対応した電圧が印加されたトランジスタ（以下「Ｔ３，Ｔ４」という。）と、上記トランジスタＴ３，Ｔ４のソースとアースとの間に交差結合されたトランジスタ（以下「Ｔ５，Ｔ６」という。）が接続されており、これらのトランジスタＴ１〜Ｔ６はＮチャネルトランジスタで構成され、上記トランジスタＴ３，Ｔ４はその接続構成からみて、ソースーホロワで構成されている。
３．対比・判断
　本願の請求項１に係る発明（以下「前者」という。）と上記引用例記載の発明（以下「後者」という。）を比較する。
　両者は、いずれも集積電界効果トランジスタメモリであって、後者の「トランジスタＴ３，Ｔ４」、「トランジスタＴ５，Ｔ６」、「アース」、「トランジスタＴ１，Ｔ２」は、それぞれ前者の「制御トランジスタ」、「負荷トランジスタ」、「第１の電源端子」、「選択回路」に対応しており、また、後者のセンスアンプ２２から出力バッファ回路３３への接続線はバスということができる。
　したがって、両者は、「各電流枝路が制御トランジスタのチャネルと負荷トランジスタのチャネルとを具えている第１と第２の電流枝路の並列接続を含み、前記各電流枝路の両チャネルが、関連する接続点を介して結合され、各電流枝路における前記接続点が他方の電流枝路における負荷トランジスタのゲートに結合され、前記接続点の少なくとも一方が前記センス増幅器の出力端子を構成するようにしたセンス増幅器を具え、このセンス増幅器の出力側をバスに接続した集積電界効果トランジスタメモリにおいて、前記全てのトランジスタを同一導電形のものとし、前記制御トランジスタをソースーホロワ構成で接続し、関連する負荷トランジスタが関連する制御トランジスタのソースに接続されるようにし、前記センス増幅器の負荷トランジスタを、前記制御トランジスタのソースと第１電源端子との間に結合され、前記各センス増幅器に、これら増幅器を選択的に作動させる選択回路を設けたことを特徴とする集積電界効果トランジスタメモリ。」
である点で一致し、
（１）前者は、センス増幅器を複数個具えているのに対して、後者は、センス増幅器が１つしか具えていない点、
（２）前者は、各負荷トランジスタを、前記バスと第１電源端子との間に結合され、且つ各センス増幅器に共用される一対の交差結合トランジスタで構成するのに対して、後者は、そのようなことが記載されていない点
（３）選択回路が、前者では、センス増幅器を各々単独で選択的に作動させるのに対して、後者ではそのようになっていない点
で相違している。
　次に、上記相違点について検討する。
　相違点（１）について
　センスアンプＳＡが複数個設けられ、その相補出力をトランスファゲートを介してそれぞれ共通のデータ線に接続する半導体メモリ装置は特開昭６０−１７１６９７号公報に記載される如く周知であるから、後者のセンス増幅器を複数個設け、その相補出力をそれぞれ共通のデータ線に接続するようにすることは当業者が容易になし得ることである。
　相違点（２）について
　原査定において、周知例として引用された、特開昭６３−２００３９１号公報には、「各セクション・センスアンプ回路２７では駆動部２７Ａのみが各セクションデータ線に対応して設けられており、負荷部２７Ｂについては全てのセクション・センスアンプ回路に共通に１個のみが設けられていることが記載されている。このようにセンスアンプ回路を駆動部と負荷部に分割し、且つ複数の駆動部に対して一つの負荷部を共通に用いる技術思想が開示されている。
　したがって、相違点（１）で検討したように、センス増幅器を複数個設け、その相補出力をそれぞれ共通のデータ線に接続しようとする場合、このような技術思想を適用して、各負荷トランジスタを、バスと第１電源端子との間に結合され、且つ各センス増幅器に共用される一対の交差結合トランジスタで構成するようにすることは当業者が容易に推考し得ることである。
　相違点（３）について
　後者のセンス増幅器に設けた選択回路は、センス増幅器を動作させようとする時、センス増幅器に電圧を供給するものであり、このセンス増幅器を複数個設けた場合、そのセンス増幅器が動作すべきタイミングが異なることは明らかであるから、これらのセンス増幅器を各々単独で選択的に動作させるようにすることに格別困難性は認められない。
　また、本願請求項１に係る発明の効果についてみても、上記構成の採用に伴って当然に予測される程度のものにすぎず、格別顕著なものがあるとは認められない。
４．むすび
　以上のとおりであるから、本願の請求項１に係る発明は、上記引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。