【事件の表示】
　特許第３４２２２２５号「貼り合わせ半導体基板及びその製造方法」の請求項１ないし４に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３４２２２２５号の請求項１、２に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第３４２２２２５号の請求項１ないし４に係る発明は、平成９年７月８日に特許出願され、平成１５年４月２５日にその特許の設定登録がなされ、その後、信越半導体株式会社より特許異議の申立てがなされ、平成１６年９月２４日付けで取消理由が通知され、その指定期間内である平成１６年１２月２日に訂正請求がなされたものである。
２．訂正の適否についての判断
（１）訂正の内容
（１−１）訂正事項ａ
明細書の特許請求の範囲請求項１に係る記載を
「第１の半導体基板と第２の半導体基板の間に誘電体層を介在させて形成されるＳＯＩ基板において、
　前記誘電体層は、第１の半導体基板と第２の半導体基板のいずれか一方の表面に形成された酸化膜であり、
　前記誘電体層となる酸化膜を備えた前記一方の半導体基板と、他方の半導体基板との接合端部における
当初の未接着部分の箇所
増膜して
前記第１の半導体基板を裏面から薄膜化し周辺の未接着部分を除去することによって、ＳＯＩ基板の
且つデバイス形成エリアの周辺端部下部の酸化膜厚がそれ以外の部分よりも厚い
と訂正する。
（１−２）訂正事項ｂ
　特許請求の範囲請求項２を削除する。
（１−３）訂正事項ｃ
　特許請求の範囲請求項３を削除する。
（１−４）訂正事項ｄ
　特許請求の範囲請求項４に係る記載を
「
第１の半導体基板と第２の半導体基板の間に誘電体層を介在させて形成されるＳＯＩ基板の製造方法において、
　
第１の半導体基板と第２の半導体基板の間に誘電体層となる酸化膜を介在させ且つ半導体基板を酸化性雰囲気中で熱処理する貼り合わせ工程と、
　
前記貼り合わせ工程の際に行われる熱処理により第１及び第２半導体基板の外周に酸化膜が形成される当該酸化膜に加えて、更に熱処理して第１及び第２半導体基板の外周に酸化膜を増加させて、未接着部分を減少させる工程と、
　前記第１及び第２半導体基板の外周に酸化膜を増加する工程の後に、前記第１及び第２半導体基板の一方を裏面から研削及び研磨のみ施し前記
未接着部分
周辺部位の研削、
と、
と訂正し、請求項数を２に繰り上げる。
（１−５）訂正事項ｅ
明細書第１５段落を
「 【課題を解決するための手段】
　本願第１請求項に記載した発明は、第１の半導体基板と第２の半導体基板の間に誘電体層を介在させて形成されるＳＯＩ基板において、具体例で用いた符号を付して記すと、前記誘電体層は、第１の半導体基板と第２の半導体基板のいずれか一方の表面に形成された酸化膜１ａであり、前記誘電体層となる酸化膜を備えた前記一方の半導体基板と、他方の半導体基板との接合端部における当初の
未接着部分の箇所
増膜して
前記第１の半導体基板を裏面から薄膜化し周辺の未接着部分を除去することによって、ＳＯＩ基板
周辺の未接着部分を除去して形成される貼り合わせ半導体基板のもの
１ａ
且つデバイス形成エリアの周辺端部下部の酸化膜厚がそれ以外の部分よりも厚い
と訂正する。
（１−６）訂正事項ｆ
　明細書第１７段落を削除する。
（１−７）訂正事項ｇ
　明細書第１８段落を削除する。
（１−８）訂正事項ｈ
　明細書第１９段落を削除する。
（１−９）訂正事項ｉ
明細書第２０段落を
「本願第
２
未接着部分を減少させる工程と、前記第１及び第２半導体基板の外周に酸化膜を増加する工程の後に、前記第１及び第２半導体基板の一方を裏面から研削及び研磨のみ施し前記未接着部分の除去を周辺部位の研削、エッチングを行わないでする薄膜化工程と、
と訂正する。
（１−１０）訂正事項ｊ
明細書第２１段落を
　「このように、第１及び第２の半導体基板を貼り合わせた後に、更に酸化性雰囲気中で熱処理を施すと、貼り合わせ半導体基板の間に介在する酸化膜がその周辺部位において、更に酸化膜が増膜される。貼り合わせ半導体基板の周辺部位に酸化膜が増膜されると、第１及び第２の半導体基板の未接着部分が前記酸化膜の膨張で埋められて未接着部分が減少するため、従来のように貼り合わせ半導体基板の周辺部位を研削、エッチングする必要がなくなり、デバイス形成エリアを拡大した製品を製造することが可能となる。また、従来において周辺部位を研削、エッチングする際に発生していたエッチピット等の欠陥を低減させることができ、良品率を向上させることができるとともに、製造工程も簡易となるため、製造コストを低減することが可能となる。また、第１及び第２の半導体基板間に介在する酸化膜に更に酸化膜が形成されると、貼り合わせ半導体基板周辺部位に生じる未接着部分が減少するため、
周辺部位を研削、
と訂正する。
（２）訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　上記訂正事項ａにおいて、元の請求項１に記載の「未接着部位」は、第１及び第２の酸化膜（３ａ、３ｂ）が形成される箇所を示すものであるところ、これを明りょうでない記載の釈明のために、明細書の第２５段落、第２７段落及び図２の記載に基づき、請求項１に記載された「未接着部位」を、「当初の未接着部分の箇所」に訂正する。
　また、特許請求の範囲の減縮を目的として、「形成されて接着し、」を、同第２１段落の記載に基づき、「増膜して」を加えて限定し、「形成されて増膜して接着し、」と訂正する。
　特許請求の範囲の減縮を目的として、同第２８段落、及び図１（５）、図１（６）の記載に基づき、請求項１に「前記第１の半導体基板を裏面から薄膜化し周辺の未接着部分を除去することによって、ＳＯＩ基板の」を加えて限定する。
　特許請求の範囲の減縮を目的として、同第９段落の記載に基づき、請求項１に、「周辺の未接着部分を除去して」を加えて限定する。
　特許請求の範囲の記載の明りょうでない記載の釈明のために、同第２７段落ないし第３０段落及び図２の記載に基づき、「且つデバイス形成エリアの周辺端部下部の酸化膜厚がそれ以外の部分よりも厚い」を加えて限定する。
　上記訂正事項ｂ、ｃは、請求項の削除であり、特許請求の範囲の減縮に該当する。
　上記訂正事項ｄの、「第１の半導体基板と第２の半導体基板の間に誘電体層を介在させて形成されるＳＯＩ基板の製造方法において、
　第１の半導体基板と第２の半導体基板の間に誘電体層となる酸化膜を介在させ且つ半導体基板を酸化性雰囲気中で熱処理する貼り合わせ工程と、
　前記貼り合わせ工程の際に行われる熱処理により第１及び第２半導体基板の外周に酸化膜が形成される当該酸化膜に加えて、更に熱処理して第１及び第２半導体基板の外周に酸化膜を増加させて、未接着部分を減少させる工程と、」を加え、さらに、「薄膜化工程と、」とする訂正は、旧請求項４が旧請求項３の従属項であったものを独立項に書き直したことによる訂正であり、明りょうでない記載の釈明に該当する。
「前記未接着部分の除去を周辺部位の研削エッチングを行わないでする薄膜化工程」は、明細書第２１段落の記載に基づき、第１及び第２の酸化膜（３ａ、３ｂ）が形成される箇所を示すものであるところ、これを明りょうにするためにこれに置き換える訂正をしたものであり、明りょうでない記載の釈明に該当する。
　また、訂正事項ｅ〜ｊは、上記訂正事項ａ〜ｄとの整合を図るものであるから、明りょうでない記載の釈明を目的とした明細書の訂正に該当し、いずれも、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し、又は変更するものではない。
（３）むすび
　以上のとおりであるから、上記訂正は、特許法第１２０条の４第２項及び同条第３項において準用する第１２６条第２項から第４項までの規定に適合するので、当該訂正を認める。
　
３．特許異議の申立てについての判断
（１）申立て理由の概要
　　申立人信越半導体株式会社は、刊行物１（特開平８−５５９７２号公報）、刊行物２（特開平３−２５０６１５号公報）、刊行物等３（特開平１１−２６３３７号公報）を示し、本件請求項１〜４に係る発明は、刊行物１、２に記載された発明であるか、少なくとも、刊行物１、２に記載された発明に基づいて当業者が容易に発明をすることができたものであり、刊行物等３に記載された発明と同一である。また、特許法第３６条第６項の規定を満たしておらず、さらに、平成１４年４月１日付け手続補正は、願書に最初に添付した明細書または図面の範囲内においてしたものとは認められないので、特許法１７条の２第３項の規定に違背しており特許を受けることができない。よって、この本件特許は特許法第２９条第１項第３号に該当し、または、同法第２９条第２項、同法第２９条の２、同法第３６条第６項、又は、同法第１７条の２第３項の規定により特許を受けることができないものであるから、特許を取り消すべきと主張している。
（２）本件請求項に係る発明
　上記２．で示したように上記訂正が認められるから、本件発明は、訂正請求に係る訂正明細書の特許請求の範囲の請求項１、２に記載された事項により特定されるとおりのものである（以下本件発明１、２という。）。
（３）刊行物等
　特許異議申立人が証拠として提示した刊行物にはそれぞれ、以下のような発明が記載されている。
（３−１）刊行物１：特開平８−５５９７２号公報（甲第１号証）
　刊行物１には、「【００１１】絶縁層の厚さは約０．５〜１．０μｍの範囲にあり、絶縁層はシリコン酸化層（ＳｉＯ2層）であって、シリコンウェーハを熱酸化することにより、或いはＣＶＤ法によりウェーハの片面に形成される。図１（ｂ）に示すように２枚のシリコンウェーハを絶縁層を介して接合する前に、接合しようとする表面を活性化するために所定の洗浄液でシリコンウェーハを洗浄することが好ましい。図１（ｃ）に示すように、接合した後の熱処理は２枚のシリコンウェーハ１１，１２を接合した状態で窒素（Ｎ2）雰囲気又は酸素（Ｏ2）雰囲気中で１１００℃の温度下、１〜３時間、好ましくは２時間程度行う。これにより接合界面でシリコンの共有結合が生じ、２枚のシリコンウェーハ１１、１２は貼り合わされ、両者の結晶格子は一体化する。図１（ｄ）に示すように、一体化した２枚のシリコンウェーハ１１，１２が放冷され室温になった後に、上記熱処理雰囲気と同一雰囲気中で、４００〜９００℃、好ましくは７００〜９００℃、更に好ましくは８００〜９００℃の温度範囲で再度熱処理する。この熱処理時間は目標とするＳＯＩ層の厚さと酸素の拡散距離との関係から求めれば良いが、通常は２時間程度が好ましい。図１（ｅ）に示すように再熱処理後、シリコン基板となる第２シリコンウェーハ１２を砥石で研削し、その後研磨布で研磨して、約１〜１０μｍの厚さの薄膜に加工する。これにより厚さ約１〜１０μｍのデバイス形成用のＳＯＩ層１２ａが絶縁層１３上に得られる。」（第１１段落）が記載されている。
（３−２）刊行物２：特開平３−２５０６１５号公報（甲第２号証）
刊行物２には、「２枚の鏡面ウエーハの何れか一方の少なくとも鏡面である一方の表面に酸化膜を形成し、該ウエーハを前記酸化膜が中間層になるようにして他方のウエーハの鏡面表面に重ね合わせ、両ウエーハを所定温度に加熱して両者を接着した後、これらウエーハを熱酸化処理してその全表面に酸化膜を形成し、一方のウエーハの表面を研磨してこれを薄膜化することによって接合ウエーハを得るようにしたことを特徴とする接合ウエーハの製造方法」（特許請求の範囲）が記載されている。
（３−３）刊行物等３：特開平１１−２６３３７号公報（甲第３号証）
刊行物等３には、「【００１１】このように、二枚の半導体基板のうち、少なくとも一方の半導体基板の厚さを通常の半導体基板の厚さより薄いものを用い、基板にしなやかさを持たせることによって貼りつきやすくし、未結合部の存在領域を縮小することができる。したがって、デバイス作製可能面積を大きくすることができるとともに、未結合部の除去工程を、短縮・簡素化することができる。」（第１１段落）
「【００１３】このように、半導体基板と絶縁基板とを貼り合わせる場合においても、半導体基板の厚さを通常の半導体基板の厚さより薄いものを用い、基板にしなやかさを持たせることによって、未結合部の存在領域を縮小することができる。」（第１３段落）
「【００１６】このように、結合熱処理を水蒸気を含む酸化性雰囲気で行えば、酸化膜成長速度が速いので、たとえ二枚の基板を密着した段階で未接着部が存在しても、結合熱処理においてこれを酸化膜で埋めることができる。したがって、貼り合わせ基板の未結合部を縮小することができるので、未結合部の除去工程を一層簡潔にすることができる。」（第１６段落）
「【００３２】次に、密着した基板に熱処理を加えて、ボンドウエーハ２とベースウエーハ３を強固に結合させ、貼り合わせ基板１とする。熱処理条件としては、例えば、酸素または水蒸気を含む酸化性雰囲気下、２００℃〜１２００℃の温度で行えば良い（図１（ｄ））。こうして、ボンドウエーハ２とベースウエーハ３が強固に結合されるとともに、貼り合わせ基板１の外表面全体にも、後工程でエッチング被膜となる酸化膜５が形成される。
　【００３３】この場合、結合熱処理を行うガス雰囲気としては、上記のほか窒素あるいはアルゴン等の不活性ガス雰囲気下で行っても良く、貼り合わせ基板を強固に結合することができるものであれば、原則として限定されるものではないが、その中でも特に水蒸気を含む酸化性雰囲気で行われるのが望ましい。」（第３２段落〜第３３段落）
「【００３７】ここで、所定厚ｔとしてはできるだけ薄くした方が、後工程であるエッチング工程での取りしろを減少させることができるので好ましい。しかし、エッチングと異なりシリコンウエーハを機械的に研削すると、加工歪みが生じることは良く知られており、あまり所定厚ｔを薄くすると、埋め込み酸化膜４、あるいはベースウエーハ３に加工歪みのようなダメージが到達してしまい、その後のエッチングによりボンドウエーハ２の外周部の未結合部を完全に除去する際に、ダメージを受けた埋め込み酸化膜４を通ってエッチング液が、ベースウエーハ３の表面にも達し、この部分（テラス部７）に傷や凹凸を発生させ、その後のデバイス工程における歩留を低下させてしまう。」（第３７段落）
が記載されている。
（４）対比・判断
（４−１）特許法第２９条第１項第３号及び特許法第２９条第２項について
本件発明１と上記刊行物１、２に記載の発明とを対比する。
　刊行物１には、本件発明１の「誘電体層となる酸化膜を備えた一方の半導体基板と、他方の半導体基板との接合端部における当初の未接着部分の箇所には、前記双方の半導体基板を貼り合わせる際に形成される第１の酸化膜と、この第１の酸化膜の上に更に第２の酸化膜とが形成されて増膜して接着し、前記第１の半導体基板を裏面から薄膜化し周辺の未接着部分を除去することによって、ＳＯＩ基板の接着端部における酸化膜厚が、単に誘電体層を介在させて周辺の未接着部分を除去して形成される貼り合わせ半導体基板のものよりも増加し、且つデバイス形成エリアの周辺端部下部の酸化膜厚がそれ以外の部分よりも厚い」ことが、開示されておらず、また、これを示唆する記載もない。
　刊行物２に記載の発明では、ウエーハ１、２の接着端部の未接着部位に関して記載がない。
　よって、本件発明１は、刊行物１、２に記載された発明ではない。また、刊行物１、２及びその組み合わせから容易に成し得たものとも認められないので、本件発明は特許法第２９条第１項第３号に該当せず、同条第２項に違反しない。
　次に、本件発明２と上記刊行物１、２に記載の発明とを対比する。
　刊行物１には、本件発明２の「貼り合わせ工程の際に行われる熱処理により第１及び第２半導体基板の外周に酸化膜が形成される当該酸化膜に加えて、更に熱処理して第１及び第２半導体基板の外周に酸化膜を増加させて、未接着部分を減少させる工程と、前記第１及び第２半導体基板の外周に酸化膜を増加する工程の後に、前記第１及び第２半導体基板の一方を裏面から研削及び研磨のみ施し前記未接着部分の除去を周辺部位の研削、エッチングを行わないでする薄膜化工程」が、開示されておらず、また、これを示唆する記載もない。
　刊行物２に記載の発明では、ウエーハ１、２の接着端部の未接着部位に関して記載がない。
　よって、本件発明２は、刊行物１、２に記載された発明ではない。また、刊行物１、２及びその組み合わせから容易に成し得たものとも認められないので、本件発明は特許法第２９条第１項第３号に該当せず、同条第２項に違反しない。
（４−２）特許法第２９条の２について
　刊行物等３に記載の発明では、一方の基板に薄いものを用い、熱処理は１回行うのみであり、エッチングは必須の工程となっているので、本件発明１、２と同一とは認められない。
　よって、特許法第２９条の２の規定に違反しない。
（４−３）特許法第１７条の２について
　異議申立人は、請求項１の記載の「接合端部」、「未接着部位」、「第１の酸化膜、」、「第２の酸化膜」、「接着端部」、及び、「単に誘電体層を介在させて形成される貼り合わせ半導体基板のもの」は、当初明細書に記載がないと主張している。「未接着部位」に関しては「未接着部分」と訂正された。「接合端部」、「第１の酸化膜、」、「第２の酸化膜」、「接着端部」、及び、「単に誘電体層を介在させて形成される貼り合わせ半導体基板のもの」についての文言そのものは当初明細書に記載はないが、記載内容は、明細書第１５段落ないし第３０段落の記載から明らかであるので、新規事項には当たらない。
　元の請求項２、３は、訂正により削除されたので、特許法第１７条の２第３項の規定を満たさないとはいえない。
　また、異議申立人は、元の請求項４（新たな請求項２）に記載の「外周に酸化膜が形成される」、「全表面には薄い酸化膜３ａが形成される」、「前記第１及び第２半導体基板の一方を裏面から研削及び研磨のみ施」、「前記未接着部分の除去をエッチングを行わないでする」の記載が、当初明細書に記載がなく、新規事項であると主張している。しかし、これらの記載は、本件明細書の第２７段落〜第３０段落の記載から明らかであるから、新規事項には当たらない。
　よって、本件発明は、特許法第１７条の２第３項の規定に違反していない。
（４−４）特許法第３６条について
　異議申立人が請求項１について主張する、具体的な酸化膜厚の記載がない点について、具体的な酸化膜厚の厚みは本件明細書内には記載されてないが、本件明細書において熱処理雰囲気、温度について記載されており、また、２回の熱処理により未接着部分を減少させるという工程が記載されているので、本件発明１が不明りょうとはいえない。
　元の請求項２、３は削除されたので、請求項２、３に対する異議申し立ての理由は成り立たない。
　請求項４（新たな請求項２）に対する異議申し立てについては、請求項４は訂正されて新たな請求項２（本件発明２）となり、訂正により明確となった。
　よって、本件発明は、特許法第３６条第６項の規定に違反していない。
（５）むすび
　以上のとおりであるから、特許異議の申立ての理由及び証拠によっては、本件発明１、２についての特許を取り消すことができない。
　また、他に本件発明１、２についての特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１７年１月５日（２００５．１．５）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
貼り合わせ半導体基板及びその製造方法
（５７）【特許請求の範囲】
　【請求項１】　　第１の半導体基板と第２の半導体基板の間に誘電体層を介在させて形成されるＳＯＩ基板において、
　前記誘電体層は、第１の半導体基板と第２の半導体基板のいずれか一方の表面に形成された酸化膜であり、
　前記誘電体層となる酸化膜を備えた前記一方の半導体基板と、他方の半導体基板との接合端部における
当初の未接着部分の箇所
増膜して
前記第１の半導体基板を裏面から薄膜化し周辺の未接着部分を除去することによって、ＳＯＩ基板の
周辺の未接着部分を除去して
、且つデバイス形成エリアの周辺端部下部の酸化膜厚がそれ以外の部分よりも厚い
　【請求項２】　
第１の半導体基板と第２の半導体基板の間に誘電体層を介在させて形成されるＳＯＩ基板の製造方法において、
　第１の半導体基板と第２の半導体基板の間に誘電体層となる酸化膜を介在させ且つ半導体基板を酸化性雰囲気中で熱処理する貼り合わせ工程と、
　前記貼り合わせ工程の際に行われる熱処理により第１及び第２半導体基板の外周に酸化膜が形成される当該酸化膜に加えて、更に熱処理して第１及び第２半導体基板の外周に酸化膜を増加させて、未接着部分を減少させる工程と、
　前記第１及び第２半導体基板の外周に酸化膜を増加する工程の後に、前記第１及び第２半導体基板の一方を裏面から研削及び研磨のみ施し前記
未接着部分
周辺部位の研削、
と、
を備えたことを特徴とするＳＯＩ基板の製造方法。
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】
　本発明は、第１の半導体基板と第２の半導体基板の間に誘電体層を介在させて貼り合わせ接着される貼り合わせ半導体基板及びその製造方法に関する。
　【０００２】
　【従来の技術】
　従来において、第１の半導体基板と第２の半導体基板との間に誘電体層となる酸化膜を介在させて接着して形成されるＳＯＩ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板が知られている。
　【０００３】
　この種の貼り合わせ半導体基板の製造方法は、第１の半導体基板と第２の半導体基板のうち、少なくとも一方に誘電体層となる酸化膜（ＳｉＯ２）を形成しておき、前記２枚の半導体基板を密着させ熱処理を施して、貼り合わせ半導体基板を形成する。
　【０００４】
　その後、基板の鏡面加工時に発生するダレにより生じる貼り合わせ半導体基板周辺の未接着部分を研削及びエッチングにより除去し、デバイス形成層となる層を所望の厚みになるように研削した後、仕上げとして鏡面研磨を実施して、ＳＯＩ構造を有する貼り合わせ半導体基板とする。
　【０００５】
　このような従来の方法による貼り合わせ半導体基板は、例えば、図３（１）〜（７）に示すような順序で形成される。
　【０００６】
　すなわち、まず、図３（１）に示した第１の半導体基板５と第２の半導体基板６は、ラッピング、エッチング及び表面研磨等の前処理が施されているものを用いる。
　【０００７】
　次に、前記半導体基板５，６を用いて、図３（２）に示すように、第１の半導体基板５の表面に誘導体層となる酸化膜５ａを形成する。その後、図３（３）に示すように、前記半導体基板５，６を室温で密着し、温度８００℃以上で熱処理することにより接着強度を増す。
　【０００８】
　図には示していないが、貼り合わせ半導体基板７には、研磨時にウエーハ周辺にダレが発生しており、そのまま双方を接着すると未接着部が生じる。この状態で第１の半導体基板５を裏面側より薄膜化すると、洗浄又は研磨する際、前記未接着部分が剥がれて飛散し、基板表面がダストで汚染されたり、その一部が表面に付着して加工時に基板表面が傷つけられたりする。
　【０００９】
　そこで、図３（４）及び図３（５）に示すように、貼り合わせ半導体基板７の周辺部位に生じている未接着部分を研削し、エッチングによって除去する。その後、図３（６）及び図３（７）に示すように第１の半導体基板５を裏面より研削により薄膜化し、ＳＯＩ層を所望の厚みになるように研磨を行う。
　【００１０】
　このようにして従来の製造方法により半導体基板５，６の間に酸化膜５ａが介在した貼り合わせ半導体基板８が製造される。尚、ＳＯＩ構造を有する貼り合わせ半導体基板の厚みは、作製されるデバイスによって異なるが、一般にはＳＯＩ層が厚０．１〜３０μｍ程度のものである。
　【００１１】
　【発明が解決しようとする課題】
　従来の方法においては、貼り合わせ半導体基板の周辺部位に生じる未接着部分（図３参照、未接着幅ｗ３は３ｍｍ程度である。）を除去するために、ＳＯＩ構造を有するエリアが狭くとなるという問題を生じていた。
　【００１２】
　また、未接着部分を除去するために、研削、エッチング工程が必要であり、貼り合わせ半導体基板の製造プロセスを複雑にしていた。
　【００１３】
　更に、研削、エッチングすることにより、エッチピット等の欠陥が貼り合わせ半導体基板に発生していた。
　【００１４】
　そこで、本発明は前記問題点に鑑みて、第１及び第２の半導体基板を貼り合わせた後、第１及び第２の半導体基板間に介在する酸化膜の周辺酸化膜を膨脹させて未接着部分を減少させ、貼り合わせ半導体基板の周辺部位の研削、エッチングを行わずに貼り合わせ半導体基板を製造する貼り合わせ半導体基板の製造方法及びその貼り合わせ半導体基板を提供することを目的とする。
　【００１５】
　【課題を解決するための手段】
　本願第１請求項に記載した発明は、第１の半導体基板と第２の半導体基板の間に誘電体層を介在させて形成されるＳＯＩ基板において、具体例で用いた符号を付して記すと、前記誘電体層は、第１の半導体基板と第２の半導体基板のいずれか一方の表面に形成された酸化膜１ａであり、前記誘電体層となる酸化膜を備えた前記一方の半導体基板と、他方の半導体基板との接合端部における
当初の未接着部分の箇所
増膜して
前記第１の半導体基板を裏面から薄膜化し周辺の未接着部分を除去することによって、ＳＯＩ基板の
周辺の未接着部分を除去して
１ａ
、且つデバイス形成エリアの周辺端部下部の酸化膜厚がそれ以外の部分よりも厚い
　【００１６】
　このように、貼り合わせ半導体基板間に介在する酸化膜が貼り合わせ半導体基板の周辺部位において、基板間に介在する酸化膜よりも厚くなっていると、貼り合わせ半導体基板の周辺部位に生じる未接着部分の隙間を埋めることができるため、貼り合わせ半導体基板の周辺部位を研削、エッチングする必要がなくなり、デバイス形成エリアを拡大することが可能となり、また、研削、エッチングに伴って発生する欠陥を低減した貼り合わせ半導体基板を提供することができる。
　【００１７】
　【００１８】
　【００１９】
　【００２０】
　本願第
２
て、未接着部分を減少させる工程と、前記第１及び第２半導体基板の外周に酸化膜を増加する工程の後に、前記第１及び第２半導体基板の一方を裏面から研削及び研磨のみ施し前記未接着部分の除去を周辺部位の研削、エッチングを行わないでする薄膜化工程と、
　【００２１】
　このように、第１及び第２の半導体基板を貼り合わせた後に、更に酸化性雰囲気中で熱処理を施すと、貼り合わせ半導体基板の間に介在する酸化膜がその周辺部位において、更に酸化膜が増膜される。貼り合わせ半導体基板の周辺部位に酸化膜が増膜されると、第１及び第２の半導体基板の未接着部分が前記酸化膜の膨張で埋められて未接着部分が減少するため、従来のように貼り合わせ半導体基板の周辺部位を研削、エッチングする必要がなくなり、デバイス形成エリアを拡大した製品を製造することが可能となる。また、従来において周辺部位を研削、エッチングする際に発生していたエッチピット等の欠陥を低減させることができ、良品率を向上させることができるとともに、製造工程も簡易となるため、製造コストを低減することが可能となる。また、第１及び第２の半導体基板間に介在する酸化膜に更に酸化膜が形成されると、貼り合わせ半導体基板周辺部位に生じる未接着部分が減少するため、
周辺部位を研削、
　【００２２】
　【発明の実施の形態】
　以下、本発明を詳細に説明する。
　【００２３】
　図１は本発明に係る貼り合わせ半導体基板の製造方法を示す工程図である。
　【００２４】
　本発明に係る貼り合わせ半導体基板の製造方法について、図１の製造方法を示す工程図に基づいて説明する。
　【００２５】
　図１（１）は活性層側の基板となる第１の半導体基板１と支持側の基板となる第２の半導体基板２を示す。図１（２）に示すように、第１の半導体基板１に熱処理等により誘電体層となる酸化膜１ａを形成し、図１（３）に示すように、前記酸化膜１ａを間に介在させて第１の半導体基板１と第２の半導体基板２を貼り合わせる。そして、半導体基板１，２に酸化性雰囲気下、８００℃以上で熱処理を施し、接着強度を強めて貼り合わせ半導体基板３を形成する。ここで、貼り合わせ半導体基板３の全表面には薄い酸化膜３ａが形成される。
　【００２６】
　そして、前記貼り合わせ半導体基板３を、更に、酸化性雰囲気下、１，０００℃以上で熱処理酸化する。
　【００２７】
　図２に示すように、ここで、熱処理酸化を行うと、貼り合わせ半導体基板３の周辺部位に更に酸化膜３ｂが形成されて、貼り合わせ半導体基板の周辺部位に生じていた未接着部分を減少することができる。
　【００２８】
　そして、図１（５）及び図１（６）に示すように、第１の半導体基板１を裏面から研削、研磨で薄膜化して貼り合わせ半導体基板４を形成する。
　【００２９】
　この場合に形成される酸化膜３ｂは、支持側の外周部からの未接着幅ｗ１が２ｍｍ以下となるように形成する。尚、図中、ｗ２は、酸化膜３ｂによって接着している幅である。
　【００３０】
　このように、第１及び第２半導体基板間に介在する酸化膜を増膜させて更に酸化膜３ｂを形成すると、貼り合わせ半導体基板３の周辺部位に生じていた未接着部分が減少するため、従来のように貼り合わせ半導体基板の周辺部位を研削、エッチングする必要がなくなり、デバイス形成エリアが拡大された製品を製造することができる。また、貼り合わせ半導体基板の周辺を研削、エッチングする必要がないため、研削、エッチングを行った際に形成された傷口が、エッチピットとなる等の欠陥を低減することができ、良品率を向上させることができる。また、研削、エッチングする必要がないので製造工程を簡易化することができ、製造コストを低減することが可能となる。本例においては、第１の半導体基板１に酸化膜を形成したが、第２の半導体基板２に酸化膜を形成しても、また両半導体基板に酸化膜を形成しても良い。
　【００３１】
　貼り合わせ後の熱処理条件は、貼り合わせ半導体基板の周辺に生じているだれの量によって決められる。
　【００３２】
　また、酸化性雰囲気は、ドライ、ウエットのどちらでもよく、酸化膜成長を速めるためには、加圧酸化としてもよい。
　【００３３】
　この場合に裏面も酸化されることになるが、酸化によって形成される酸化膜は、除去しても、除去しなくてもどちらでもよい。この場合、半導体基板の裏面に形成された酸化膜を取り除かずに残しておくと、貼り合わせ半導体基板の反りを防止することができる。
　【００３４】
　【発明の効果】
　以上説明したように、第１及び第２の半導体基板を貼り合わせた後に、更に酸化性雰囲気中で熱処理を施すと、貼り合わせ半導体基板の間に介在する酸化膜がその周辺部位において、更に酸化膜が増膜される。半導体基板の周辺部位に酸化膜が膨張すると、第１及び第２の半導体基板の未接着部分が前記酸化膜の増膜で埋められて未接着部分がなくなるため、従来のように貼り合わせ半導体基板の周辺部位の研削、エッチングする必要がなくなり、デバイス形成エリアを拡大した製品を製造することが可能となる。また、周辺部位を研削、エッチングする必要がなくなるため、研削、エッチングを行った際に形成された傷口が、エッチピットとなる等の欠陥の発生を低減することができる。また、製造工程も簡易となるため、製造コストを低減することが可能となる。
【図面の簡単な説明】
　【図１】本発明に係る貼り合わせ半導体基板の製造方法示す工程図である。
　【図２】図１の貼り合わせ半導体基板の基板周辺部位を示す一部拡大図である。
　【図３】従来例に係り、貼り合わせ半導体基板の製造方法を示す工程図である。
　【符号の説明】
　１　　第１の半導体基板
　１ａ　　酸化膜
　２　　第２の半導体基板
　３　　貼り合わせ半導体基板
　３ａ　　増加酸化膜
　３ｂ　　増加酸化膜
　４　　貼り合わせ半導体基板
　５　　第１の半導体基板
　５ａ　　酸化膜
　６　　第２の半導体基板
　７　　貼り合わせ半導体基板
　８　　貼り合わせ半導体基板
　ｗ１　　幅
　ｗ２　　幅
　ｗ３　　幅