【事件の表示】
　平成　２年特許願第　　３０５１号「表示装置」拒絶査定に対する審判事件［平成　３年　９月１１日出願公開、特開平　３−２０８０９２］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成２年１月１０日の出願であって、その請求項１に係る発明は、平成１１年３月１５日付の手続補正書で補正された明細書及び図面の記載から見て、その特許請求の範囲の請求項１に記載された次のとおりのものである。(以下「本願発明」という。)
　
「制御処理用のマイクロコンピュータを含むＣＰＵ部と、
　ビデオメモリとして機能するＶＲＡＭと、基本ドットクロックの２倍の周波数を基本クロックとして発生させ、前記基本クロックを分周して複数のＣＰＵ動作用クロックを発生させる手段及び前記ＣＰＵ部がＶＲＡＭをアクセスする期間のみＣＰＵ動作用クロックを前記ＶＲＡＭの読み出し信号と同期してエクスパンドさせるエクスパンド手段を有するクロックジェネレータと、
　前記クロックを分周して基本ドットクロック信号、水平系信号及び垂直系信号を発生させる映像同期信号発生部と、
　前記ＣＰＵ部からのアドレス信号と前記映像同期信号発生部からの表示読み出しアドレス信号とを切換えるアドレス切換部と、前記ＣＰＵ部からのデータバス信号と前記ＶＲＡＭからのデータバス信号とを制御するためのデータバスゲートと、
　前記ＶＲＡＭから読み出されたデータを処理して映像信号として読み出す映像合成部と、
　前記映像合成部から読み出され信号を表示するディスプレイ手段とを備え、
　前記クロックジェネレータにおいて前記基本クロックを分周して同一周波数で位相の異なる複数のクロックを発生させてＣＰＵ動作用クロックとして前記ＣＰＵに供給し、前記ＶＲＡＭをアクセスするときには前記エクスパンド手段により前記ＣＰＵ動作用クロックをエクスパンドさせ、前記ＶＲＡＭへのアクセス終了とともにクロックのエクスパンド状態を解除するようにしたことを特徴とする表示装置。」
　
２．引用刊行物記載の発明
　これに対し原査定の拒絶の理由で引用された特開昭５７−１６８２９３号公報(以下「引用例」という。)には、下記の記載がある。
　
「第１図は従来の文字図形表示装置の構成の一例を示すブロック図であり、第２図は第１図の回路における主な信号のタイミング図である。以下これらの図を用いてＤＭＡ方式による表示について説明する。
　第１図において、１はＭＰＵ、２は表示アドレス信号１２を発生するテレビ同期信号発生回路、３はＭＰＵ１からのアドレス信号１１とテレビ同期信号発生回路１２からの表示アドレス信号１２とを、ＭＰＵクロック信号１３に同期して切換えるアドレス切換回路、４は文字や図形等の情報を記憶する表示メモリ、５はＭＰＵ１が表示メモリ４をアドレス選択するための信号１５を発生するアドレスデコーダ、６は表示メモリ４に記憶された情報をＭＰＵ１が読む場合のデータバッファ回路、７は表示アドレスによって読み出されたバイト単位の並列データを１ビット単位の直列データに変換する並直列変換回路、８は陰極線管９に印加する映像信号をつくり出す映像信号合成回路である。また１０はＭＰＵ１のデータバスライン、１４は表示メモリ４からのデータ出力信号である。第２図は第１図に示すＭＰＵアドレス信号１１，表示アドレス信号１２、ＭＰＵクロック信号１３、表示メモリデータ出力信号１４のそれぞれのタイミング図である。」(公報第１頁右下欄第１６行〜第２頁左上欄第２０行)
「このサイクルスチールＤＭＡはＭＰＵクロック１３と表示メモリ４に印加される表示クロックとを共通にし、」(公報第２頁左下欄第１５〜１７行)
「第３図は本発明の一実施例を示すブロック図であり、第４図は第３図の回路における主要な信号のタイミング図である。
　第３図において第１図と同一ブロックには同一符号が記してあり、これらのブロックの動作については第１図と同様である。それらのほか、２１はＭＰＵクロック２７の源発振回路、２２はカウンタ回路、２３はゲート信号発生回路、２４はＭＰＵクロック２７の引伸し信号発生回路であり、２５はＭＰＵ１による表示メモリ４へのデータの読み書きが有効である期間を示すゲート信号、２６はＭＰＵクロック２７の引き伸しを制御するＭＰＵクロック引伸ばし信号、２７はＭＰＵ１に供給されるＭＰＵクロック信号である。
　このようなブロック構成の表示装置において、源発振回路２１はテレビ同期信号発生回路２とは独立してＭＰＵクロック周波数を決定すべく源発振信号を発生する。カウンタ回路２２はこの源発振信号を分周してＭＰＵ１に供給するＭＰＵクロック信号２７を発生し、これによってＭＰＵ１はＭＰＵクロック信号２７の周期に同期してＭＰＵアドレス信号１１をバスラインに接続されるメモリや入出力回路に供給する。
　表示メモリ４におけるアドレス入力信号は、表示クロック信号１３の周期によってアドレス切換回路３でＭＰＵアドレス信号１１と表示アドレス信号１２とが交互に切換えられる。第４図に示すように表示クロック信号１３が”Ｌ”レベルの表示期間では従来例と同様に表示クロック信号１３に同期した表示アドレス信号によって表示メモリ４から文字図形情報を読出すＤＭＡを行なうことができ読み出された文字図形情報は並直列変換回路７および映像合成回路８を経て映像信号となり陰極線管９に文字図形を表示することができる。
　一方、表示クロック信号１３が”Ｈ”レベルの期間では表示メモリ４にはＭＰＵクロック信号２７に同期したＭＰＵアドレス信号１１が表示クロック信号１３の周期に分断されて供給されるが、ＭＰＵ１が表示メモリ４をアクセスする場合には、以下に述べるようにしてＭＰＵクロック２７の周期が引き伸ばされるため表示クロック１３の周期に位相が一致してＭＰＵアドレス信号が表示メモリ４に正確なＭＰＵ１のアドレス情報を供給することができる。
　ゲート信号発生回路２３は、ＭＰＵ１と表示メモリとの間でデータの授受が有効である期間をゲートする信号２５をテレビ同期信号発生回路２の制御のもとに発生し、このゲート信号２５と、アドレスデコーダ５からのＭＰＵ１が表示メモリ４をアドレス選択するための表示メモリ選択信号１５が引伸し信号発生回路２４に入力され、これら両信号によりＭＰＵクロック引伸し信号２６が回路２４において作成され出力される。そこでこのＭＰＵクロック引伸し信号２６がカウンタ回路２２に印加される。カウンタ回路２２は源発振回路２１からの源発振信号を分周してＭＰＵクロック信号２７を発生するが、第４図に示すように、引伸し信号２６が引伸しを要求する状態(”Ｌ”レベルの期間)においてはカウンタ回路２２の計数は引伸し要求が解除される(”Ｈ”レベルとなる)まで停止しＭＰＵクロック信号２７の周期が第４図(チ)に示すように引き伸ばされる。」(公報第３頁左上欄第１１行〜右下欄第１２行)
　
３．対比
　本願発明と上記引用例記載の発明を比較すると、引用例記載の発明の「ＭＰＵ１」「表示メモリ４」「表示クロック１３」「カウンタ２２」「テレビ同期信号発生回路２」「アドレス切換回路３」「データバッファ６」「映像信号合成回路８」「陰極線管９」が、本願発明の「ＣＰＵ部」「ＶＲＡＭ」「基本ドットクロック」「クロックジェネレータ」「映像同期信号発生部」「アドレス切換部」「データバスゲート」「映像合成部」「ディスプレイ手段」に相当するので、両者は「制御処理用のマイクロコンピュータを含むＣＰＵ部と、ビデオメモリとして機能するＶＲＡＭと、基本クロックを分周してＣＰＵ動作用クロックを発生させる手段及び前記ＣＰＵ部がＶＲＡＭをアクセスする期間のみＣＰＵ動作用クロックを前記ＶＲＡＭの読み出し信号と同期してエクスパンドさせるエクスパンド手段を有するクロックジェネレータと、水平系信号及び垂直系信号を発生させる映像同期信号発生部と、前記ＣＰＵ部からのアドレス信号と前記映像同期信号発生部からの表示読み出しアドレス信号とを切換えるアドレス切換部と、前記ＣＰＵ部からのデータバス信号と前記ＶＲＡＭからのデータバス信号とを制御するためのデータバスゲートと、前記ＶＲＡＭから読み出されたデータを処理して映像信号として読み出す映像合成部と、前記映像合成部から読み出され信号を表示するディスプレイ手段とを備え、前記クロックジェネレータにおいて前記基本クロックを分周してＣＰＵ動作用クロックとして前記ＣＰＵに供給し、前記ＶＲＡＭをアクセスするときには前記エクスパンド手段により前記ＣＰＵ動作用クロックをエクスパンドさせ、前記ＶＲＡＭへのアクセス終了とともにクロックのエクスパンド状態を解除するようにしたことを特徴とする表示装置。」である点で一致し、下記の点で相違する。
　
(a)　本願発明は基本ドットクロックの２倍の周波数をクロックジェネレータの基本クロックとするのに対し、上記引用例には基本クロックの周波数についてなんら明示されていない点。
(b)　本願発明は、ＣＰＵ動作用クロック、基本ドットクロック信号、水平系信号、垂直系信号の発生を共通の基本クロックに基づいて一つのクロックジェネレータが行うのに対し、上記引用例記載の発明では、ＣＰＵ動作用クロックを発生するカウンタ２２と、テレビ同期信号を発生するテレビ同期信号発生回路２の２つの独立した回路を用いている点。
(c)　本願発明は、同一周波数で位相の異なる複数のクロックを発生させてＣＰＵ動作用クロックとしているのに対し、上記引用例にはＣＰＵ動作クロックについてなんら明示されていない点。
　
４．当審の判断
　上記相違点について判断する。
　
[相違点(a)]
　全体がクロックに基づいて制御される回路の基本クロックとしてどのような周波数を採用するかは、それぞれの各部分で必要なクロックの周波数の公倍数の範囲内で、その他必要とされる条件に基づいて、当業者が選択すべき設計的事項にすぎず、特にそのなかで「２倍の周波数」を選んだことに格別の技術的困難性はないから(なお、必要であれば、特開昭５５−９９８３５号公報(特に公報第１頁右下欄第１５行〜第２頁左上欄第１６行、および、第２図)を参照されたい。)、上記相違点(a)は当業者が任意に設計しえたことである。
　
[相違点(b)]
　複数のクロックに基づいて制御される回路のクロック発生回路を一つにまとめようとすることは、例えば上記引用例の従来技術、あるいは、平成１０年１２月２１日付拒絶理由通知書において引用された特開昭５７−１０５７８１号公報にも示されるように、周知のことにすぎないから、上記相違点(b)は当業者が容易になしえたことである。
 
[相違点(c)]
　
　そして、本願発明は、上記相違点(a)〜(c)によって、格別の作用効果を奏するものではない。
　
５．むすび
　したがって、本願発明は、引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって結論のとおり審決する。