【事件の表示】
　特許第３１１７８７２号「薄膜半導体集積回路の作製方法」の請求項１ないし５に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３１１７８７２号の請求項１ないし３に係る特許を維持する。
【理　由】
１．手続の経緯
　特許出願　　　　　　　　平成６年６月２日
　設定登録　　　　　　　　平成１２年１０月６日
　特許異議の申立て（申立人山枡幸文、請求項１，２，４，５に係る特許に対して）
　　　　　　　　　　　　　平成１３年６月１５日
　特許異議の申立て（申立人佐藤勝明、請求項１，３，５に係る特許に対して）
　　　　　　　　　　　　　平成１３年６月１８日
　取消理由通知　　　　　　平成１３年１０月２４日（起案日）
　意見書、訂正請求書　　　平成１３年１２月１２日
　取消理由通知　　　　　　平成１４年９月２６日（起案日）
　平成１３年１２月１２日付け訂正請求取下書　　平成１４年１０月１日
　意見書、訂正請求書　　　平成１４年１０月１日
　
　
２．訂正の適否についての判断
（１）訂正の内容
　特許権者が求めている、平成１４年１０月１日付け訂正請求書に添付された訂正明細書における訂正の内容は以下のとおりである。
訂正事項１．
「【請求項１】
　絶縁表面上に島状の半導体領域を形成する第１の工程と、
　該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有することを特徴とする薄膜半導体集積回路の作製方法。」を、
「【請求項１】
　絶縁表面上に島状の半導体領域を形成する第１の工程と、
　該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有
し、
前記ゲイト電極は前記不純物領域と実質的にオーバーラップしている
　
訂正事項２．
「【請求項３】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１の半導体領域にＮ型もしくはＰ型のいずれかの導電型の不純物領域を形成する第２の工程と該第２の半導体領域に第１の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第３の工程と、
　該第１および第２の半導体領域をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、該第１および第２の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」を、
「【請求項３】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１の半導体領域にＮ型もしくはＰ型のいずれかの導電型の不純物領域を形成する第２の工程と
、
２
　
該第１および第２の半導体領域を覆って、絶縁膜を形成する第４の工程と、
および絶縁膜
５
　該絶縁膜上にゲイト電極・配線を形成する第
６
　該第１および第２の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」と訂正する。
　
訂正事項３．特許請求の範囲の請求項４を削除する。
　
訂正事項４．特許請求の範囲の請求項５を削除する。
　
訂正事項５．
「【請求項６】
　請求項１乃至３において、第４の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれることを特徴とする薄膜半導体集積回路の作製方法。」を、
「【請求項４】
　絶縁表面上に島状の半導体領域を形成する第１の工程と、
　該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　第４の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれることを特徴とする薄膜半導体集積回路の作製方法。
【請求項５】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１および第２の半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該第１および第２の半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該第１および第２の半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　第４の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれ、
　第１の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
　第２の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。
【請求項６】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１の半導体領域にＮ型もしくはＰ型のいずれかの導電型の不純物領域を形成する第２の工程と
、
２
　
該第１および第２の半導体領域を覆って、絶縁膜を形成する第４の工程と、
および絶縁膜
５
　該絶縁膜上にゲイト電極・配線を形成する第
６
　第
５
　該第１および第２の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」と訂正する。
　
訂正事項６．
「【請求項７】
　請求項１乃至３において、第１の工程と第２の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有することを特徴とする薄膜半導体集積回路の作製方法。」を、
「【請求項７】
　絶縁表面上に島状の半導体領域を形成する第１の工程と、
　該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　第１の工程と第２の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有することを特徴とする薄膜半導体集積回路の作製方法。
【請求項８】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１および第２の半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該第１および第２の半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該第１および第２の半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　第１の工程と第２の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有し、
　第１の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
　第２の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。
【請求項９】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１の半導体領域にＮ型もしくはＰ型のいずれかの導電型の不純物領域を形成する第２の工程と
、
２
　
該第１および第２の半導体領域を覆って、絶縁膜を形成する第４の工程と、
および絶縁膜
５
　該絶縁膜上にゲイト電極・配線を形成する第
６
　第１の工程と第２の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有し、
　該第１および第２の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」と訂正する。
　
訂正事項７．
「【請求項８】
　請求項１乃至３において、該半導体領域は窒化珪素を主成分とする被膜上に形成されることを特徴とする薄膜半導体集積回路の作製方法。」を、
「【請求項１０】
　絶縁表面上に島状の半導体領域を形成する第１の工程と、
　該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　該半導体領域は窒化珪素を主成分とする被膜上に形成されることを特徴とする薄膜半導体集積回路の作製方法。
【請求項１１】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１および第２の半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該第１および第２の半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該第１および第２の半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　該半導体領域は窒化珪素を主成分とする被膜上に形成され、
　第１の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
　第２の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。
【請求項１２】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１の半導体領域にＮ型もしくはＰ型のいずれかの導電型の不純物領域を形成する第２の工程と
、
２
　
該第１および第２の半導体領域を覆って、絶縁膜を形成する第４の工程と、
および絶縁膜
５
　該絶縁膜上にゲイト電極・配線を形成する第
６
　該半導体領域は窒化珪素を主成分とする被膜上に形成され、
　該第１および第２の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」と訂正する。
　
訂正事項８．
「【請求項９】
　請求項２において、第５の工程の後、第２の半導体領域に形成されたゲイト電極・配線の側面および上面が陽極酸化されることによって、表面に酸化物被膜が形成される工程を有することを特徴とする薄膜半導体集積回路の作製方法。」を、
「【請求項１３】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１および第２の半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該第１および第２の半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該第１および第２の半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　第５の工程の後、第２の半導体領域に形成されたゲイト電極・配線の側面および上面が陽極酸化されることによって、表面に酸化物被膜が形成される工程を有し、
　第１の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
　第２の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。」と訂正する。
　
（２）訂正の目的の適否、新規事項の有無及び拡張・変更の存否
（２−１）訂正事項１について
　訂正事項１は、請求項１に「前記ゲイト電極は前記不純物領域と実質的にオーバーラップしている」という構成要素を付加するものであり、この構成要素は、訂正前に第５の工程として記載されていた「ゲイト電極」を更に具体的に限定するものである。
  願書に添付した明細書には、訂正前の請求項２、３等にゲイト電極を不純物領域とオーバーラップさせることについて記載されている。
　したがって、訂正事項１は、上記したように「ゲイト電極」を更に具体的に限定する構成要素を直列的に付加するもので、特許請求の範囲の減縮を目的とした明細書の訂正に該当するものである。
　
（２−２）訂正事項２について
　訂正前の請求項３は、取消理由通知で、特許法第３６条第５項第１号の要件に適合しない旨の指摘があり、訂正事項２はこの取消理由に対処するためのものである。
ａ．訂正前の請求項３に係る発明の内「第２の工程と」を「第２の工程と
、
ｂ．訂正前の請求項３に係る発明の内「該第２の半導体領域に第１の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第３の工程」を「該第２の半導体領域に
第２の工程
　そして第３工程の前には、第１工程と第２工程とが記載されているが、第１工程であるとするとその意味が全く不明になるところ、第２工程であれば、その意味が明確になる。即ち、形式的には表記の通りとなっているが、実質上は第２の工程を指すものとして十分読みとることができるように、明らかに錯誤によるものである。
　この訂正部分は、前述したように、明らかな錯誤を本来の意に正すことであり、誤記の訂正を目的とした明細書の訂正に該当するものである。
ｃ．訂正前の請求項３に係る発明の「該第１および第２の半導体領域をアニール処理する第４の工程と、該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、」を「
該第１および第２の半導体領域を覆って、絶縁膜を形成する第４の工程と、
および絶縁膜
５
６
該第１および第２の半導体領域を覆って、絶縁膜を形成する第４の工程
および絶縁膜
５
　したがって、訂正事項２は、特許請求の範囲の減縮、明りょうでない記載の釈明及び誤記の訂正を目的とした明細書の訂正に該当するものである。
　
（２−３）訂正事項３、４について
　訂正事項３、４は、特許請求の範囲の請求項４、請求項５を削除するものである。
　したがって、上記訂正は、特許請求の範囲の減縮を目的とした明細書の訂正に該当するものである。
（２−４）訂正事項５〜８について
　訂正事項５〜８は、異議申立並びに取消理由を受けていない訂正前の請求項６〜９を、基本的には明りょうでない記載の釈明を目的とした明細書の訂正に該当するものである。
　即ち、訂正前の請求項６〜８は、訂正前の請求項１〜３を引用し、訂正前の請求項９は、訂正前の請求項２を引用する発明で、全部で１０の発明が含まれていることになる。
　ところが、今回の訂正請求で訂正前の請求項１を特許請求の範囲の減縮を目的にして訂正するとともに、訂正前の請求項３を特許請求の範囲の減縮、明りょうでない記載の釈明及び誤記の訂正を目的にして訂正した。そのため、訂正前の請求項６〜９をそのままの状態にしておくと、結果的に訂正後の請求項１ないし３を引用することになるため、訂正後の請求項４、５、７、８、１０、１１、１３は、訂正前の請求項１ないし２を引用するのと同一内容である、形式的な訂正として、明りょうでない記載の釈明を目的にして、引用形式の請求項から独立形式の請求項に変更し、訂正事項５、６、７、８のように訂正したものである。
　また、訂正後の請求項４〜１３のうち訂正前の請求項３を引用していた訂正後の請求項６、９、１２については、訂正前の請求項３をそのまま記載したのでは、訂正後の請求項６、９、１２に記載不備が生じることになる。そこで、訂正後の請求項６、９、１２については、訂正後の請求項３をそれぞれの発明の主要部として、引用形式の請求項から独立形式の請求項に変更し、訂正事項５、６、７のように訂正したものである。
　したがって、訂正後の請求項６、９、１２は、前記訂正事項２を受けて、特許請求の範囲の減縮、明りょうでない記載の釈明及び誤記の訂正を目的とした明細書の訂正に該当するものとなっている。
　
　そして、前記訂正事項１〜８のいずれの訂正事項も、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、いずれも、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張し、又は変更するものではない。
　
（３）独立特許要件
　上記訂正後の請求項６、９、１２に係る訂正は、特許異議申立てがなされていない請求項についての訂正であって、少なくとも特許請求の範囲の減縮を目的とした明細書の訂正に該当するから、訂正明細書の請求項６、９、１２に係る発明の独立特許要件について検討する。
　訂正明細書の請求項６、９、１２に係る発明は、訂正明細書の特許請求の範囲の請求項６、９、１２に記載されたとおりのものであって（上記「２．（１）訂正の内容」参照。）、それぞれ、訂正明細書の請求項３に係る発明の構成要件を全て含むものである。
　そして、当該請求項３に係る発明は、下記「３．（４）ａ及びｂ−３」に記載のように、特許法第３６条第５項に規定する要件を満たしており、また、２度の取消理由通知で提示した刊行物５を除く全刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものとも認めることができないので、同様の理由により、訂正明細書の請求項６、９、１２に係る発明は、特許法第３６条第５項に規定する要件を満たしており、また、２度の取消理由通知で提示した刊行物５を除く全刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものとも認めることができない。
　したがって、訂正明細書の請求項６、９、１２に係る発明は、出願の際、独立して特許を受けることができるものである。
　
（４）むすび
　以上のとおりであるから、上記訂正は、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる、平成１１年改正前の特許法第１２０条の４第３項において準用する平成６年法律第１１６号による改正前の特許法第１２６条第１項ただし書、第２項及び第３項の規定に適合するので、当該訂正を認める。
　
　
３．特許異議の申立てについて
（１）申立の理由及び取消理由通知について
ａ．申立の理由の概要
ａ−１．特許異議申立人山枡幸文は、甲第１号証（特開平６−２７５６５０号公報）、甲第２号証（特開平５−１７３１７９号公報）及び甲第３号証（特開平６−９７１９６号公報）を提出し、本件訂正前明細書の請求項１に係る特許発明は、甲第１号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により取り消すべきものであり、本件訂正前明細書の請求項２、４に係る特許発明は、甲第１号証及び甲第２号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により取り消すべきものであり、本件訂正前明細書の請求項５に係る特許発明は、甲第１号証、甲第２号証及び甲第３号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により取り消すべきものである旨、主張している。
　なお、特許異議申立人山枡幸文は、参考資料として、特開平６−１１２４９０号公報（参考資料１）、特開平６−３７３１７号公報（参考資料２）、特開平３−６８１７０号公報（参考資料３）を提出している。
　
ａ−２．特許異議申立人佐藤勝明は、甲第１号証（特開昭５９−１３２６７４号公報）、甲第２号証（特開昭５８−１１５８６４号公報）、甲第３号証（特開平４−２８６３２０号公報）、甲第４号証（特開平５−２１４６３号公報）を提出し、本件訂正前明細書の請求項１に係る特許発明は、甲第１号証及び甲第２号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により取り消すべきものであり、本件訂正前明細書の請求項３に係る特許発明は、甲第１号証、甲第３号証及び甲第４号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により取り消すべきものであり、本件訂正前明細書の請求項５に係る特許発明は、甲第１号証〜甲第４号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により取り消すべきものである旨、及び、本件訂正前明細書の請求項３に係る特許発明は、発明の詳細な説明に記載されていないものであり、特許法第３６条第６項（第５項の誤記）に規定する要件を満たしていない特許出願に対してなされたものであり取り消すべきものである旨、主張している。
　
ｂ．取消理由通知の内容
ｂ−１．平成１３年１０月２４日付け（起案日）の取消理由通知の内容は、次のとおりのものである。
「１．特許法第２９条第２項違反について
刊行物１．特開昭５９−１３２６７４号公報（申立人佐藤勝明の提出した甲第１号証）
刊行物２．特開昭５８−１１５８６４号公報（申立人佐藤勝明の提出した甲第２号証）
刊行物３．特開平４−２８６３２０号公報（申立人佐藤勝明の提出した甲第３号証）
刊行物４．特開平５−２１４６３号公報（申立人佐藤勝明の提出した甲第４号証）
刊行物５．特開平６−２７５６５０号公報（申立人山枡幸文の提出した甲第１号証）
刊行物６．特開平５−１７３１７９号公報（申立人山枡幸文の提出した甲第２号証）
刊行物７．特開平６−９７１９６号公報（申立人山枡幸文の提出した甲第３号証）
刊行物８．特開平６−１１２４９０号公報（申立人山枡幸文の提出した参考資料１）
刊行物９．特開平６−３７３１７号公報（申立人山枡幸文の提出した参考資料２）
刊行物１０．特開平３−６８１７０号公報（申立人山枡幸文の提出した参考資料３）
　
（１）本件発明
　本件の請求項１ないし５に係る発明は、その特許請求の範囲の請求項１ないし５に記載された事項により特定されるとおりである。
（２）刊行物記載の発明
　上記刊行物１〜４には、申立人佐藤勝明による特許異議申立書第５頁第１２行〜第７頁第１０行記載の発明が記載されている（ただし、「甲第１号証」〜「甲第４号証」は、それぞれ「刊行物１」〜「刊行物４」と読み替える。）。
　また、上記刊行物５〜７には、申立人山枡幸文による特許異議申立書第５頁第２３行〜第８頁第６行記載の発明が記載されている（ただし、「甲第１号証」〜「甲第２号証」は、それぞれ「刊行物５」〜「刊行物７」と読み替える。）。
（３）対比・判断
対比・判断ａ
　本件請求項１、３、５に係る発明は、申立人佐藤勝明による特許異議申立書第７頁第１１行〜第１０頁第２５行記載の理由（ただし、「甲第１号証」〜「甲第４号証」は、それぞれ「刊行物１」〜「刊行物４」と読み替える。）により、本件請求項１に係る発明は、その出願前に国内において頒布された上記刊行物１及び２に記載された発明に基づいて当業者が容易に発明をすることができたものであり、本件請求項３に係る発明は、上記刊行物１及び３に記載された発明に基づいて当業者が容易に発明をすることができたものであり、また、本件請求項５に係る発明は、その出願前に国内において頒布された上記刊行物１〜４に記載された発明に基づいて当業者が容易に発明をすることができたものである。
対比・判断ｂ
　本件請求項１、２、４、５に係る発明は、申立人山枡幸文による特許異議申立書第８頁第７行〜第１１頁最終行記載の理由（ただし、「甲第１号証」〜「甲第３号証」及び「参考資料１」〜「参考資料３」は、それぞれ「刊行物５」〜「刊行物１０」と読み替える。）により、本件請求項１に係る発明は、その出願前に国内において頒布された上記刊行物５に記載された発明及び刊行物８〜１０に記載の設計的事項に基づいて当業者が容易に発明をすることができたものであり、本件請求項２、４に係る発明は、上記刊行物５及び６に記載された発明及び刊行物８〜１０に記載の設計的事項に基づいて当業者が容易に発明をすることができたものであり、また、本件請求項５に係る発明は、その出願前に国内において頒布された上記刊行物５〜７に記載された発明及び刊行物８〜１０に記載の設計的事項に基づいて当業者が容易に発明をすることができたものである。
対比・判断ｃ
請求項１に係る発明について
・刊行物１、２、５、８〜１０
・備考
　本件請求項１に係る発明は、特許請求の範囲の請求項１に記載の次のとおりのものである。
「【請求項１】絶縁表面上に島状の半導体領域を形成する第１の工程と、
該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
該半導体領域を覆って、絶縁膜を形成する第３の工程と、
該半導体領域および絶縁膜をアニール処理する第４の工程と、
該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有することを特徴とする薄膜半導体集積回路の作製方法。」
　本件請求項１に係る発明と上記刊行物１に記載の発明とを対比すると、両者は、「絶縁表面上に島状の半導体領域を形成する第１の工程と、
該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
該半導体領域および絶縁膜をアニール処理する第４の工程と、
該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有することを特徴とする薄膜半導体集積回路の作製方法。」の点で一致しているが、絶縁膜を形成する工程について、本件請求項１に係る発明は、選択的に不純物を導入して不純物領域を形成する第２の工程の後に有するのに対して、上記刊行物１に記載のものは、選択的に不純物を導入して不純物領域を形成する工程の前に有する点で相違している。
　しかしながら、上記刊行物５には、絶縁膜を形成する工程を、選択的に不純物を導入して不純物領域を形成する工程の後に有するものが記載されており、絶縁膜を形成するにあたり、上記刊行物１の記載に換えて上記刊行物５の記載を用いることは、当業者が適宜なし得たことと認められる。
請求項２に係る発明について
・刊行物５、６、８〜１０
請求項３に係る発明について
・刊行物１、３
請求項４に係る発明について
・刊行物５、６、８〜１０、４
・備考
　刊行物４にも、「６００℃程度の温度下で・・・熱アニール処理を行う」（【０００８】段落参照）と記載されている。
請求項５に係る発明について
・刊行物１〜１０
（４）むすび
　よって、本件請求項１ないし５に係る発明の特許は、特許法第２９条第２項に違反してなされたものである。
　
２．特許法第３６条違反について
　本件は、申立人佐藤勝明による特許異議申立書第１０頁第２６行〜第１１頁第１１行に記載の理由により、本件請求項３の記載が不備である。
　よって、本件請求項３に係る発明の特許は、特許法第３６条第５項に規定する要件を満たしていない特許出願に対してなされたものである。」
　
ｂ−２．平成１４年９月２６日付け（起案日）の取消理由通知の内容は、次のとおりのものである。
「１．訂正の適否についての判断
　平成１３年１２月１２日付けの訂正請求に係る訂正事項の概要は、特許請求の範囲の請求項１、２を特許請求の範囲の減縮を目的として請求項１、２と訂正し、許請求の範囲の請求項３を特許請求の範囲の減縮、誤記の訂正及び明りょうでない記載の釈明を目的として請求項３と訂正し、特許請求の範囲の請求項４、５を特許請求の範囲の減縮を目的として削除し、取消理由通知を受けていない特許請求の範囲の請求項６ないし９を、引用していた請求項１ないし３を訂正したことに伴い、明りょうでない記載の釈明を目的として、請求項４ないし１３に引用形式から独立形式に訂正するものであり、いずれも、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。
　したがって、上記訂正は、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる、平成１１年改正前の特許法第１２０条の４第３項において準用する平成６年法律第１１６号による改正前の特許法第１２６条第１項ただし書、第２項及び第３項の規定に適合するので、当該訂正を認める。
　
２．本件発明
　特許第３１１７８７２号の請求項１ないし３に係る発明は、上記訂正に係る訂正明細書の特許請求の範囲の請求項１ないし３に記載された事項により特定されるとおりのものである。
　
３．特許法第２９条第２項違反について
刊行物１．特開昭５９−１３２６７４号公報（申立人佐藤勝明の提出した甲第１号証）
刊行物２．特開昭５８−１１５８６４号公報（申立人佐藤勝明の提出した甲第２号証）
刊行物３．特開平４−２８６３２０号公報（申立人佐藤勝明の提出した甲第３号証）
刊行物４．特開平５−２１４６３号公報（申立人佐藤勝明の提出した甲第４号証）
刊行物６．特開平５−１７３１７９号公報（申立人山枡幸文の提出した甲第２号証）
刊行物７．特開平６−９７１９６号公報（申立人山枡幸文の提出した甲第３号証）
刊行物８．特開平６−１１２４９０号公報（申立人山枡幸文の提出した参考資料１）
刊行物９．特開平６−３７３１７号公報（申立人山枡幸文の提出した参考資料２）
刊行物１０．特開平３−６８１７０号公報（申立人山枡幸文の提出した参考資料３）
刊行物１１．特開平２−１６２７７２号公報
刊行物１２．特開昭５６−１００４１２号公報
刊行物１３．特開昭６３−２２７０１５号公報
　
（１）刊行物記載の発明
　上記刊行物１〜４には、申立人佐藤勝明による特許異議申立書第５頁第１２行〜第７頁第１０行記載の発明が記載されている（ただし、「甲第１号証」〜「甲第４号証」は、それぞれ「刊行物１」〜「刊行物４」と読み替える。）。
　また、上記刊行物６、７には、申立人山枡幸文による特許異議申立書第７頁第１行〜第８頁第６行記載の発明が記載されている（ただし、「甲第２号証」、「甲第３号証」は、それぞれ「刊行物６」、「刊行物７」と読み替える。）。
　また、上記刊行物１１〜１３には、非コヒーレント光を半導体領域の上方と裏面の双方から照射するアニール処理についての記載が認められる。
　
（２）対比・判断
請求項１に係る発明について
・刊行物１、２、４、７〜１３
　
請求項２に係る発明について
・刊行物１、２、４、６〜１３
　
請求項３に係る発明について
・刊行物１、３、４、６〜１３
　
（３）むすび
　よって、本件の上記訂正に係る訂正明細書の特許請求の範囲の請求項１ないし３に係る発明の特許は、特許法第２９条第２項に違反してなされたものである。
　
（再度の訂正請求を行う場合には、他の訂正請求を取り下げた上で行う必要がある。）」
　
　
（２）本件請求項１ないし３に係る発明
　上記２．で示したように上記訂正が認められるから、本件請求項１ないし３に係る発明は、上記訂正請求に係る訂正明細書の特許請求の範囲の請求項１ないし３に記載された次のとおりのものである。
「【請求項１】
　絶縁表面上に島状の半導体領域を形成する第１の工程と、
　該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有
し、
前記ゲイト電極は前記不純物領域と実質的にオーバーラップしている
【請求項２】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１および第２の半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該第１および第２の半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該第１および第２の半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　第１の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
　第２の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。
【請求項３】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１の半導体領域にＮ型もしくはＰ型のいずれかの導電型の不純物領域を形成する第２の工程と
、
２
　
該第１および第２の半導体領域を覆って、絶縁膜を形成する第４の工程と、
および絶縁膜
５
　該絶縁膜上にゲイト電極・配線を形成する第
６
　該第１および第２の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」
　
　
（３）刊行物に記載された発明
　当審で通知した取消しの理由で引用した刊行物には、以下のような事項が記載されている。
　なお、当審で通知した２度の取消しの理由で引用した刊行物は、番号が同じものは、同じ刊行物である。
刊行物１（特開昭５９−１３２６７４号公報（申立人佐藤勝明の提出した甲第１号証））
　半導体装置の製造方法に関して、「第１図は、ゲート金属としてアルミニウムを用いたシリコンＴＦＴの製造工程図である。絶縁基板１上にシリコン半導体薄膜２を形成して、パターニングを行なう。シリコン半導体薄膜２は、気相から化学反応を媒介として結晶や非晶質を被着するＣＶＤ法や、物理的反応で、気体の状態にした後堆積させるＰＶＤ法で作られる。次に、ゲート絶縁膜３を形成し、レジスト４をマスクとして、Ｎ型またはＰ型の不純物イオン５をイオン注入し、レジスト４をはくり後電気炉による高温熱処理をおこないソース部・ドレイン部の不純物の活性化を行なう。さらに、ゲース（「ゲート」の誤記）電極のアルミニウム４を形成し、パターニングを行なつて層間絶縁膜７で被ふくした後、ソース部８，ドレイン部９のコンタクト部の窓あけをしてソース電極１０、ドレイン電極１１を形成する。ソース部・ドレイン部の不純物の導入は第１図のイオン注入法を用いなくても、酸化膜等をマスクとして、不純物のドープと拡散をしてからゲート絶縁膜を形成する方法もある。」（第２頁左上欄第８行〜同頁右上欄第７行）ことが、第１図と共に記載されている。
　
刊行物２（特開昭５８−１１５８６４号公報（申立人佐藤勝明の提出した甲第２号証））
　半導体装置に関して、「先づ、第２図（ａ）に示すように、減圧ＣＶＤ法を用いＳｉＨ４を５８０℃で熱分解して、絶縁性基板１上に厚さ０．５μｍの多結晶Ｓｉの薄膜２ａを堆積する。次に、この薄膜２ａにドーズ量３×１０１３／ｃｍ２，打ち込み電圧１５０ＫＶでＮ型不純物としてのＰ（リン）をイオン注入し、９００℃，３０分の熱処理を行なつて不純物分布を均一にした後、ＹＡＧレーザを用いて波長０．５３μｍ，ビーム径８５μｍのレーザ光線の第２高調波により、１．６ジユール／ｃｍ２のパワーで薄膜２ａをアニールする。このとき、レーザ光線の照射は、走査速度１００ｍｍ／ｓｅｃで先づｘ方向（第２図（ａ）で左右方向）に行ない、次いでこれと直角方向のｙ方向（図で紙面の前後方向）に行なう。このような２方向のレーザ光照射を行なうと、最初のｘ方向の照射で多結晶Ｓｉの結晶粒の成長が主にｘ方向に起こり、次のｙ方向の照射ではｙ方向への結晶粒の成長は殆んどない。例えば前記のレーザアニール条件ではｘ方向に成長した結晶粒の長さは約１０μｍとなり、ｙ方向に成長した結晶粒の幅は約１μｍとなる。このようなレーザアニールは、結晶粒の成長と電気的な活性化のために行なうものであり、１．６ジユール／ｃｍ２以下のパワーでは活性化が不充分で所望の特性が得にくい。なお、薄膜２ａに対するレーザ光照射は、チヤンネル領域になる部分だけでなくその両側のソース，ドレイン領域となる部分にも行なわれる。
　次にドライ酸素中で１１００℃，９０分加熱して熱酸化させることにより、薄膜２ａ上に厚さ１５００ÅのＳｉＯ２のゲート酸化膜５を形成する。次いで、ホトリソグラフイ技術とＣＦ４ガス系のプラズマエツチングによつて薄膜２ａとゲート酸化膜５を所定のパタンに加工する。
　その後、第２図（ｂ）に示すように、ゲート酸化膜５の上に０．３μｍの厚さに多結晶Ｓｉを形成し、次いでこれにドーズ量３×１０１５／ｃｍ２，打ち込み電圧３０ＫＶでＰ形不純物としてのＢ（ホウ素）をイオン注入し、９００℃，１５分のアニールを行なつてゲート電極６を形成する。次いでその上にＣＶＤ法によつてＳｉＯ２の絶縁膜７を堆積し、ホトリソグラフイとエツチングによりソース，ドレイン領域となる部分を開孔する。次に、薄膜２ａにドーズ量２×１０１６／ｃｍ２，打ち込み電圧１００ＫＶでＮ形不純物としてのＡｓ（ヒ素）を高濃度にイオン注入し、９００℃，３０分のアニールを行なつてソース，ドレイン領域となる不純物拡散層３，４を形成する。なお、薄膜２ａの不純物拡散層３と４の間はチヤンネル領域２となる。
　その後、第２図（ｃ）に示すように、絶縁膜７にホトリソグラフイとエツチングによりゲート電極６の部分に窓あけを行なつた後、Ａｌ（アルミニウム）層を８０００Åの厚さに電子ビーム蒸着で形成する。次いでＡｌ層を所定のパタンに加工して電極８，９，１０を形成する。」（第２頁右下欄第１７行〜第３頁左下欄第９行）ことが、第２図と共に記載されている。
　
刊行物３（特開平４−２８６３２０号公報（申立人佐藤勝明の提出した甲第３号証））
　薄膜半導体装置の製造方法に関して、「【０００７】
【課題を解決するための手段】本発明は、絶縁性非晶質材料上に形成されたソース、ドレイン領域を有する絶縁ゲート型薄膜半導体装置の製造方法に於て、［ａ］　アクセプター型の不純物の内の一元素のみをイオン注入して、Ｐチャネル薄膜半導体装置のソース、ドレイン領域を形成する工程、［ｂ］　ドナー型の不純物の内の一元素のみをイオン注入して、Ｎチャネル薄膜半導体装置のソース、ドレイン領域を形成する工程、［ｃ］　窒素雰囲気中において、アニール温度８００〜１０００℃、アニ?ル時間２０分〜１時間の活性化アニールにより、前記ソース、ドレイン領域を活性化させると共に、結晶性を回復させる工程を少なくとも有することを特徴とする。」こと、「【００１０】プラズマＣＶＤ装置を用い、図１（ａ）に示すように石英基板１−１上に、ＳｉＨ４とＨ２の混合ガスを、１３．５６ＭＨｚの高周波グロー放電により分解させて非晶質Ｓｉ膜１−２を堆積させる。」こと、「【００１３】次に、前記固相成長シリコン薄膜をフォトリソグラフィ法によって図１（ｃ）に示されているように島状にパターニングする。１−４はＮｃｈ薄膜トランジスタを形成するシリコン膜、１−５はＰｃｈ薄膜トランジスタを形成するシリコン膜を示している。」こと、「【００１８】続いて図１（ｆ）に示すように、Ｎｃｈ薄膜トランジスタとする部分にレジストマスク１−９を形成し、該レジストマスク１−９と前記ゲート電極１−８をマスクとしてアクセプター型の不純物をイオン注入し、自己整合的にｐ＋型ソース領域１−１０およびｐ＋型ドレイン領域１−１１を形成する。」こと、「【００１９】続いて図１（ｇ）に示すように、前記Ｐｃｈ薄膜トランジスタとする部分にレジストマスク１−１３を形成し、該レジストマスク１−１３と前記ゲート電極１−７をマスクとしてドナー型の不純物をイオン注入し、自己整合的にｎ＋型ソース領域１−１４およびｎ＋型ドレイン領域１−１５を形成する。」こと、「【００２１】続いて、前記層間絶縁膜の緻密化と前記ソース領域及びドレイン領域の活性化と結晶性の回復を目的として活性化アニールを行う。」ことが、図１と共に記載されている。
　
刊行物４（特開平５−２１４６３号公報（申立人佐藤勝明の提出した甲第４号証））
　薄膜トランジスタの製造方法に関して、「【０００７】まず、図１に示すように、ガラス基板等からなる絶縁基板１の上面に下地用シリコン酸化膜２を形成する。次に、下地用シリコン酸化膜２の上面にアモルファスシリコン膜３を形成する。次に、アモルファスシリコン膜３の上面に表面保護用シリコン酸化膜４を形成する。次に、アモルファスシリコン膜３のチャネル形成領域５に対応する部分の表面保護用シリコン酸化膜４の上面にフォトレジスト膜６をパターン形成する。次に、フォトレジスト膜６をマスクとしてアモルファスシリコン膜３のチャネル形成領域５の両側にリンイオン等の不純物注入によりソース・ドレイン領域となる不純物注入領域７を形成する。」こと、「【０００８】次に、フォトレジスト膜６および表面保護用シリコン酸化膜４をエッチングして除去する（図２参照）。次に、６００℃程度の温度下で２４時間〜７２時間の熱アニール処理を行うと、アモルファスシリコン膜３のチャネル形成領域５がポリシリコン化されると同時に不純物注入領域７が活性化される。」こと、「【０００９】次に、図３に示すように、全表面に酸化シリコンや窒化シリコン等からなるゲート絶縁膜８を形成する。次に、不純物注入領域７に対応する部分におけるゲート絶縁膜８にコンタクトホール９を形成する。次に、チャネル形成領域５に対応する部分のゲート絶縁膜８の上面にアルミニウム等からなるゲート電極１０をパターン形成し、同時に、コンタクトホール９を介して不純物注入領域７と接続されるソース・ドレイン電極１１をゲート絶縁膜８の上面にパターン形成する。かくして、薄膜トランジスタが製造される。
【００１０】なお、フォトレジスト膜６をマスクとしてアモルファスシリコン膜３にリンイオン等の不純物を注入すると、アニール処理により不純物に横方向の広がりが生じる。そこで、図４に示すように、フォトレジスト膜６の寸法をこの広がりの分だけ大きくしておき、図５に示すように、アニール処理後にチャネル形成領域５のチャネル長が所定の長さとなるようにする。」ことが、図１〜図４と共に記載されている。
　
刊行物５（特開平６−２７５６５０号公報（申立人山枡幸文の提出した甲第１号証））
　なお、刊行物５の公開日は、平成６年９月３０日であり、本件の出願日が平成６年６月２日であるため、この刊行物は、本件の出願前に頒布された刊行物ではない（公知文献ではない）。
　電界効果トランジスタの製造方法に関して、「【特許請求の範囲】
【請求項１】ゲート絶縁膜を形成した後に酸化性雰囲気中で１０秒間以上熱処理を行う工程を含むことを特徴とする電界効果トランジスタの製造方法。」であり、「【０００１】
【産業上の利用分野】この発明は、電界効果トランジスタの製造方法に関し、特に、薄膜トランジスタ（ＴＦＴ）の製造に適用して好適なものである。
【０００２】
【従来の技術】ＴＦＴは例えばアクティブ・マトリクス型の液晶ディスプレイにおける画素スイッチング素子などに用いられており、より高性能のものを得るべく研究開発が活発に行われている。近年、安価なガラス基板の使用を可能とすることなどを目的として、このＴＦＴの製造プロセスの低温化が進められている。」こと、「【０００４】従って、この発明の目的は、ゲート絶縁膜中の欠陥や不純物に起因する正電荷を中性化することにより、ｎチャネルＴＦＴなどのｎチャネル電界効果トランジスタの意図しないディプリーション型化による不良やｐチャネルＴＦＴなどのｐチャネル電界効果トランジスタのしきい値電圧Ｖｔｈが負に大きくずれる不良を防止することができる電界効果トランジスタの製造方法を提供することにある。」こと、「【００２３】図１はこの発明の第１実施例によるｎチャネルＴＦＴの製造方法を示す。
【００２４】この第１実施例においては、まず、図１Ａに示すように、例えばガラス基板のような基板１上に能動層形成用のｉ型のＳｉ薄膜２を例えば熱ＣＶＤ法やプラズマＣＶＤ法により形成した後、このｉ型のＳｉ薄膜２にｎ型不純物を選択的にドーピングしてｉ型領域２ａおよびｎ＋型領域２ｂを形成する。ここで、Ｓｉ薄膜２は、多結晶Ｓｉ薄膜や水素化アモルファスＳｉ（ａ−Ｓｉ：Ｈ）薄膜などである。
【００２５】次に、図１Ｂに示すように、Ｓｉ薄膜２を所定形状にパターニングしてアイランド化する。図１Ｂ中、符号３はｉ型のＳｉ薄膜から成る能動層、４、５はｎ＋型のソース領域およびドレイン領域を示す。この後、例えば熱ＣＶＤ法やプラズマＣＶＤ法により６００℃以下の低温で例えばＳｉＯ２膜から成るゲート絶縁膜６を全面に形成する。
【００２６】次に、図１Ｃに示すように、ゲート絶縁膜６の所定部分をエッチング除去してコンタクトホールＣ１、Ｃ２を形成した後、ゲート絶縁膜６上にゲート電極７を形成するとともに、コンタクトホールＣ１、Ｃ２を通じてそれぞれソース領域４およびドレイン領域５にコンタクトするソース電極８およびドレイン電極９を形成する。
【００２７】次に、図１Ｄに示すように、必要に応じて基板加熱を行いながら、酸素雰囲気中において１０秒間以上アニールを行う。この酸素雰囲気中アニールによってゲート絶縁膜６中の正電荷が中性化され、後に詳述するような種々の効果が得られる。
【００２８】次に、図１Ｅに示すように、例えば熱ＣＶＤ法やプラズマＣＶＤ法により６００℃以下の低温で例えばＳｉＮｘ膜から成る層間絶縁膜１０を全面に形成した後、配線コンタクトのためのコンタクトホールの形成を経て配線（図示せず）を形成し、目的とするｎチャネルＴＦＴを完成させる。」こと、「【００３０】また、上述の酸素雰囲気中アニールの際の基板加熱の方法は問わないが、例えば、基板サセプターを抵抗型ヒーターで加熱しておく伝導型加熱でもよいし、基板やサセプターが高誘電率材料から成るものであれば高周波誘導加熱でもよい。さらには、ＩＲ（赤外線）ランプなどを用いる輻射型加熱でもよい。」こと、「【００３２】このように、上述の酸素雰囲気中アニールは室温で行っても酸化効果を得ることができるが、実際には短時間で酸化効果を得るのが望ましい。より短時間でこの酸化効果を得るためには、アニールを６００℃を越えない範囲内の高温で行うのがよい。ただし、一般に４００℃以上の温度では、能動層３として用いられているＳｉ薄膜、例えばａ−Ｓｉ：Ｈ薄膜や多結晶Ｓｉ薄膜における未結合手（いわゆるダングリング・ボンド）を終端している水素原子の脱離が起こり、素子特性上支障をきたすおそれがある。この場合、再び水素化を行うことにより特性を回復させることができるが、その分だけ工程は増すことになる。従って、このような場合には、アニール温度は４００℃以下とするのが好ましい。」こと、「【００３３】図４はこの第１実施例において電極形成まで行った、図２および図３にＩＤ−ＶＧ特性を示したものとは別のｎチャネルＴＦＴのＩＤ−ＶＧ特性の測定結果の一例を示し、図５はこのｎチャネルＴＦＴに対して大気中において３００℃で２０分間アニールを行った後のＩＤ−ＶＧ特性の測定結果の一例を示す。」こと、「【００３４】図６および図７はこの第１実施例において電極形成まで行った後に大気中において３００℃でそれぞれ１時間および２時間アニールを行ったｎチャネルＴＦＴのＩＤ−ＶＧ特性の測定結果の一例を示す。図６および図７を例えば図４と比較すればわかるように、サブスレッショルド・スイング値、オフ電流およびしきい値電圧Ｖｔｈとも低下している。しきい値電圧Ｖｔｈについては、アニールを行う前には５．７５Ｖであったものが、４．７２Ｖに低下した。また、ゲート電圧ＶＧ＝１５Ｖでのドレイン電流ＩＤは、アニールを行う前には０．９８３ｍＡであったものが、アニールを行った後には１．３５ｍＡに増大した。この結果、電子の移動度μは、アニールを行う前には１０３ｃｍ２／Ｖ・ｓであったものが、アニールを行った後には１２８ｃｍ２／Ｖ・ｓに増大した。これらの測定結果から、ゲート絶縁膜６を形成した後の酸素雰囲気中アニールにより、ゲート絶縁膜６と能動層３との界面、すなわちＳｉＯ２／Ｓｉ界面の界面特性の向上を図ることができることがわかる。」こと、「【００４４】例えば、上述の第１実施例および第２実施例においては、ゲート電極７、ソース電極８およびドレイン電極９を形成した後に酸素雰囲気中アニールまたはオゾン雰囲気中アニールを行っているが、例えば、ゲート電極形成プロセスがゲート絶縁膜６の膜質に影響を及ぼさなければ、ゲート絶縁膜６の形成後���この酸素雰囲気中アニールまたはオゾン雰囲気中アニールを行い、その後にゲート電極７の形成を行うようにしてもよい。」ことが、特に図１と共に記載されている。
　
刊行物６（特開平５−１７３１７９号公報（申立人山枡幸文の提出した甲第２号証））
　アクティブマトリクス基板に関して、「【特許請求の範囲】
【請求項１】基板上に、スイッチとしての薄膜トランジスタを含む画素部と、薄膜トランジスタを含んで構成された周辺回路部とが形成されたアクティブマトリクス基板において、
　前記画素部の薄膜トランジスタはオフセット構造またはＬＤＤ構造とされ、前記周辺回路部の薄膜トランジスタはソースおよびドレイン領域の端部とゲート電極の端部とが整合または重なり合う構造とされていることを特徴とするアクティブマトリクス基板。」であり、「【０００１】
【産業上の利用分野】本発明はアクティブマトリクス基板に関し、例えばアクティブマトリクス型液晶表示装置に用いられる。」こと、「【０００４】
【発明が解決しようとする課題】しかし、オフセット構造あるいはＬＤＤ構造の薄膜トランジスタを画素部だけでなく周辺回路部にも用いると、オフ電流は低下するもののオン電流も低下してしまうため、内蔵のドライバ回路の性能を十分にすることができない。そこで本発明は、画素部と周辺回路部のそれぞれにおいて、薄膜トランジスタに要求される仕様を十分に満足させることのできるアクティブマトリクス基板を提供することを目的とする。」こと、「【００１０】上記の実施例において、周辺回路部３１，３２の薄膜トランジスタは図２（ａ）のように構成される。すなわち、基板１上にポリシリコンなどの半導体薄膜６が形成され、その上面にＳｉＯ２などのゲート絶縁膜７が形成され、チャネル領域６Ｃのゲート絶縁膜７上にはタンタル、アルミニウム、ニオブ、ポリシリコンなどのゲート電極８が形成されている。
【００１１】ここで、特徴的なことは、半導体薄膜６におけるｎ＋型のソース領域６Ｓとドレイン領域６Ｄの端部が、絶縁膜７をはさんでゲート電極８と位置的に整合していることである。なお、端部で重なり合う構造となっていてもよい。このため、周辺回路部３１，３２における薄膜トランジスタは、オフ電流はそれほど小さくないものの、オン電流が大きくされている。」こと、「【００１３】上記のようなオフセット構造あるいはＬＤＤ構造の薄膜トランジスタは、例えば図３〜図５のようにして形成される。図３（ａ）のように、タンタルなどのゲート電極８をマスクとしてイオン注入し、ｉ型の半導体薄膜６にｎ＋型のソース領域６Ｓおよびドレイン領域６Ｄを自己整合的に形成する。次に、ゲート電極８を陽極酸化すると、酸化タンタル（Ｔａ２Ｏ５）の絶縁膜８１が形成され、ゲート電極８が細らされてオフセット構造が実現される（図３（ｂ）図示）。
【００１４】図４（ａ）のように、絶縁膜７上にゲート電極８を形成した後、同図（ｂ）のように陽極酸化で酸化タンタル（Ｔａ２Ｏ５）の絶縁膜８１を形成し、イオン注入しても、同様にオフセット構造が得られる。」こと、「【００１７】
【発明の効果】以上の通り、本発明のアクティブマトリクス基板では、画素部の薄膜トランジスタはオフセット構造あるいはＬＤＤ構造とされるので、オフ電流の低減が可能であり、これに対して、周辺回路部の薄膜トランジスタは通常の構造（ゲート電極とソース、ドレイン領域が整合または重なり合う構造）とされるので、オン電流の低下を防止できる。このため、画素部の薄膜トランジスタに要求される仕様と、周辺回路部の薄膜トランジスタに要求される仕様を同時に満足させることができる。」ことが、図１〜図４と共に記載されている。
　
刊行物７（特開平６−９７１９６号公報（申立人山枡幸文の提出した甲第３号証））
　半導体装置およびその製造方法に関して、「【０００１】
【産業上の利用分野】本発明は、半導体装置およびその製造方法に関し、特に半導体膜のパルスレーザを用いた結晶化および不純物を添加された半導体領域のパルスレーザを用いた低抵抗化の方法を改良した半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】従来から、半導体装置を製造する場合の、半導体膜を結晶化する方法として、また不純物が添加された半導体領域を低抵抗化する方法として、パルスレーザによってアニールする方法がある。パルスレーザアニールでは、レーザ光の波長並びに下地材料および積層する半導体材料を選択することによって半導体層においてのみレーザエネルギーの吸収が起き、半導体層のみを数１０ｎｓの間高温状態にすることができる。したがって、半導体膜の下地に熱的な影響をほとんど与えずにアニールすることができる方法である。また、パルスレーザアニールは、溶融再結晶化過程であるので、アニール後の半導体膜は、他の下地に熱的影響を与えない低温工程によって得られる半導体膜に較べて、各結晶内の欠陥等が少なく、良好な電気的特性を示す多結晶膜である。」こと、「【００１８】図２（ａ）に示すように、半導体用ガラス基板１０上にチャネル部となるアモルファスＳｉ膜２０を常圧ＣＶＤ法により膜厚８０ｎｍ成膜した。このアモルファスＳｉ膜２０上に被覆膜となるＳｉＯ２膜３０を常圧ＣＶＤ法によって１００ｎｍ成膜した。アモルファスＳｉ膜２０に、ＳｉＯ２膜３０を介して波長３０８ｎｍのＸｅＣｌエキシマレーザ４０を照射する。」こと、「【００２１】
【発明の効果】以上詳述したとおり、本発明によれば、パルスレーザを用いて半導体膜をアニールする工程を経て半導体装置を製造する場合、パルスレーザアニールの工程で、半導体膜の上部に被覆膜を形成し、被覆膜を介してレーザ光を照射することによって、半導体膜に直接パルスレーザアニールする場合よりも表面平坦性の良好な半導体膜を得ることができるので、半導体膜に直接パルスレーザアニールする工程を持つ半導体装置よりも特性の良好な半導体装置を得ることができる。」ことが、図２と共に記載されている。
　
刊行物８（特開平６−１１２４９０号公報（申立人山枡幸文の提出した参考資料１））には、「【００３７】次に、フォトレジスト１０６を除去した後、６００℃で２４時間アニールすることによって、アモルファスシリコン膜の結晶化をおこなった。その後、これらのＳｉ膜を島状にパターニングし、例えば、図３（Ｂ）のように、周辺回路の島状領域１０７とアクティブマトリクス領域の島状領域１０８を形成した。さらに、これらの島状領域を覆って、スパッタ法によって酸化珪素膜（厚さ５０〜１５０ｎｍ）を形成し、これをゲイト絶縁膜１０９とした。その後、厚さ２００ｎｍ〜５μｍのアルミニウム膜を電子ビーム蒸着法によって形成して、これをパターニングし、各島状領域にゲイト電極を形成した。」ことが、図３と共に記載されている。
　
刊行物９（特開平６−３７３１７号公報（申立人山枡幸文の提出した参考資料２））には、「【０００４】次に、図３乃至図６においては、薄膜電界効果トランジスタ１０を製造する典型的な方法の各段階が示されている。図３に示されるように、ポリ・シリコン層３０が最初に基板１２上に付着される。次いで、ポリ・シリコンに対するエッチャントにより腐食されないフォトレジスト材の如き材料のマスク３２が、ポリ・シリコン層３０の領域上に形成され、これが標準的なフォトリソグラフィ手法を用いてアイランド１４を形成する。図４に示されるように、次にポリ・シリコン層３０の露出された領域がプラズマ・エッチングの如き適当なエッチング法を用いて除去されて、ポリ・シリコン・アイランド１４を残す。」ことが、特に図３、図４と共に記載されている。
　
刊行物１０（特開平３−６８１７０号公報（申立人山枡幸文の提出した参考資料３））には、「絶縁基板上に半導体膜を形成して、その上面に選択酸化時のマスクとなる耐熱・耐酸化性のマスク層を重ねて形成する工程と、該マスク層および半導体膜を同時にエッチングして複数の分割された半導体アイランドを形成する工程と、上記マスク層をマスクとしてこれら半導体アイランドの側面部を選択酸化し、該側面部を完全に覆う側面絶縁膜を形成する工程と、上記マスク層をエッチングにより除去して上記半導体アイランド上面を露出し、該面の上方に機能素子を構成する膜層を重ねて形成する工程とからなることを特徴とする薄膜半導体素子の製造方法。」（第１頁、特許請求の範囲）が記載されている。
　
刊行物１１（特開平２−１６２７７２号公報）、刊行物１２（特開昭５６−１００４１２号公報）、及び、刊行物１３（特開昭６３−２２７０１５号公報）には、非コヒーレント光を半導体領域の上方と裏面の双方から照射するアニール処理についての記載が認められる。
　
　
（４）対比・判断
ａ．特許法第３６条について
　上記２．により、訂正事項２について訂正が認められるので、本件特許請求の範囲の請求項３に係る発明は、「
該第１および第２の半導体領域を覆って、絶縁膜を形成する第４の工程と、
および絶縁膜
５
　よって、本件請求項３に係る発明の特許は、特許法第３６条第５項に規定する要件を満たしていない特許出願に対してなされたものではない。
　
ｂ．特許法第２９条第２項について
ｂ−１．本件請求項１に係る発明について
　本件請求項１に係る発明と上記刊行物１に記載の発明とを対比すると、
刊行物１の「絶縁基板１上にシリコン半導体薄膜２を形成して、パターニングを行なう。」工程、「ゲート絶縁膜３を形成」する工程、「Ｎ型またはＰ型の不純物イオン５をイオン注入」する工程、「高温熱処理を（おこないソース部・ドレイン部の不純物の活性化を）行なう。」工程、「ゲート電極のアルミニウム４を形成」する工程は、それぞれ本件請求項１に係る発明の「絶縁表面上に島状の半導体領域を形成する第１の工程」、「該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程」、「該半導体領域を覆って、絶縁膜を形成する工程」、「該半導体領域をアニール処理する工程」、「該絶縁膜上にゲイト電極・配線を形成する工程」に相当するので、
両者は、「絶縁表面上に島状の半導体領域を形成する第１の工程と、該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程と、該半導体領域を覆って、絶縁膜を形成する工程と、該半導体領域をアニール処理する工程と、該絶縁膜上にゲイト電極・配線を形成する工程とを有することを特徴とする薄膜半導体集積回路の作製方法。」である点で一致しているが、
本件請求項１に係る発明が、「該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、該半導体領域を覆って、絶縁膜を形成する第３の工程と、該半導体領域および絶縁膜をアニール処理する第４の工程」をその定められた順序で行うのに対して、上記刊行物１に記載の発明は、該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程と、該半導体領域を覆って、絶縁膜を形成する工程と、該半導体領域をアニール処理する工程の順序として、該半導体領域を覆って、絶縁膜を形成する工程の次に、該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程を行うものであり、この点では、本件請求項１に係る発明とは工程の順序が逆であり、かつ、アニール処理に相当する工程が、半導体領域であるソース部・ドレイン部の不純物の活性化を行うものである点（相違点１）、本件請求項１に係る発明が、前記ゲイト電極は前記不純物領域と実質的にオーバーラップしているものであるのに対して、上記刊行物１に記載の発明は、このような記載がない点（相違点２）で相違している。
　しかしながら、上記刊行物１には、上記相違点１に関して、「ソース部・ドレイン部の不純物の導入は第１図のイオン注入法を用いなくても、酸化膜等をマスクとして、不純物のドープと拡散をしてからゲート絶縁膜を形成する方法もある。」ことが記載されており、本件請求項１に係る発明と同様に、上記第２の工程、第３の工程として、それぞれ該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程と、該半導体領域を覆って、絶縁膜を形成する工程とを有するものが示唆されている。
　ただし、この場合において、上記刊行物１には、アニール処理する工程については、示唆がなく、また、アニール処理の順序が明りょうではなく、また、「前記ゲイト電極は前記不純物領域と実質的にオーバーラップしている」ものでもない。
　本件請求項１に係る発明は、「該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、該半導体領域を覆って、絶縁膜を形成する第３の工程と、該半導体領域および絶縁膜をアニール処理する第４の工程」をその定められた順序で行う構成要素に、上記相違点２に係るゲイト電極は不純物領域と実質的にオーバーラップしている構成要素を合わせ持つことにより、ゲイト電極のオーバーラップ部分下のゲイト絶縁膜が不純物領域形成時のイオンドーピングによって結晶性が破壊されず、かつ半導体領域および絶縁膜をアニール処理するので、ゲイト電極をオーバーラップさせることによるオン電流の増加効果が十分期待できるため、上記刊行物１のものに比べ信頼性に優れ、劣化の程度の少ない薄膜半導体集積回路を得ることができるという特有の作用効果を奏するものである。
　上記刊行物２〜１３（上記刊行物５を除く。）には、そのいずれにも、本件請求項１に係る発明の「該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、該半導体領域を覆って、絶縁膜を形成する第３の工程と、該半導体領域および絶縁膜をアニール処理する第４の工程」をその定められた順序で行う構成要素に、ゲイト電極は不純物領域と実質的にオーバーラップしている構成要素を合わせ持つ点についての記載及び示唆はない。
　例えば、上記刊行物４には、「６００℃程度の温度下で２４時間〜７２時間の熱アニール処理を行うと、アモルファスシリコン膜３のチャネル形成領域５がポリシリコン化されると同時に不純物注入領域７が活性化される。」、「次に、全表面に酸化シリコンや窒化シリコン等からなるゲート絶縁膜８を形成する。」旨の記載があり、本件請求項１に係る発明と比べて、絶縁膜を形成する工程と、半導体領域をアニール処理する工程（半導体領域および絶縁膜をアニール処理する工程ではない）の順序が逆である。
　したがって、本件請求項１に係る発明は、上記刊行物１〜４、６〜１３に記載の発明に基づいて当業者が容易に発明をすることができたものではない。
　
ｂ−２．本件請求項２に係る発明について
　本件請求項２に係る発明と上記刊行物１に記載の発明とを対比すると、
刊行物１の「絶縁基板１上にシリコン半導体薄膜２を形成して、パターニングを行なう。」工程、「ゲート絶縁膜３を形成」する工程、「Ｎ型またはＰ型の不純物イオン５をイオン注入」する工程、「高温熱処理を（おこないソース部・ドレイン部の不純物の活性化を）行なう。」工程、「ゲート電極のアルミニウム４を形成」する工程は、それぞれ本件請求項２に係る発明の「絶縁表面上に島状の半導体領域を形成する第１の工程」、「該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程」、「該半導体領域を覆って、絶縁膜を形成する工程」、「該半導体領域をアニール処理する工程」、「該絶縁膜上にゲイト電極・配線を形成する工程」に相当するので、
両者は、「絶縁表面上に島状の半導体領域を形成する第１の工程と、該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程と、該半導体領域を覆って、絶縁膜を形成する工程と、該半導体領域をアニール処理する工程と、該絶縁膜上にゲイト電極・配線を形成する工程とを有することを特徴とする薄膜半導体集積回路の作製方法。」である点で一致しているが、
本件請求項２に係る発明が、第１および第２の半導体領域を有するのに対して、上記刊行物１に記載の発明は、半導体領域を１つのみ有する点（相違点３）、
本件請求項２に係る発明が、「該第１および第２の半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、該第１および第２の半導体領域を覆って、絶縁膜を形成する第３の工程と、該第１および第２の半導体領域および絶縁膜をアニール処理する第４の工程」をその定められた順序で行うのに対して、上記刊行物１に記載の発明は、該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程と、該半導体領域を覆って、絶縁膜を形成する工程と、該半導体領域をアニール処理する工程の順序として、該半導体領域を覆って、絶縁膜を形成する工程の次に、該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程を行うものであり、この点では、本件請求項２に係る発明とは工程の順序が逆であり、かつ、アニール処理に相当する工程が、半導体領域であるソース部・ドレイン部の不純物の活性化を行うものである点（相違点４）、本件請求項２に係る発明が、第１の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、第２の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があるものであるのに対して、上記刊行物１に記載の発明は、このような記載がない点（相違点５）で相違している。
　しかしながら、上記刊行物１には、上記相違点４に関して、「ソース部・ドレイン部の不純物の導入は第１図のイオン注入法を用いなくても、酸化膜等をマスクとして、不純物のドープと拡散をしてからゲート絶縁膜を形成する方法もある。」ことが記載されており、本件請求項２に係る発明と同様に、上記第２の工程、第３の工程として、それぞれ該半導体領域に、選択的に不純物を導入して不純物領域を形成する工程と、該半導体領域を覆って、絶縁膜を形成する工程とを有するものが示唆されている。
　ただし、この場合において、上記刊行物１には、アニール処理する工程については、示唆がなく、また、アニール処理の順序が明りょうではなく、また、「第１の半導体領域に形成されたゲイト電極は前記不純物領域と実質的にオーバーラップしている」ものでもない。
　本件請求項２に係る発明は、「該第１および第２の半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、該第１および第２の半導体領域を覆って、絶縁膜を形成する第３の工程と、該第１および第２の半導体領域および絶縁膜をアニール処理する第４の工程」をその定められた順序で行う構成要素に、上記相違点５に係る第１の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップしている構成要素を合わせ持つことにより、第１の半導体領域に形成されたゲイト電極のオーバーラップ部分下のゲイト絶縁膜が不純物領域形成時のイオンドーピングによって結晶性が破壊されず、かつ該第１および第２の半導体領域および絶縁膜をアニール処理するので、第１の半導体領域に形成されたゲイト電極をオーバーラップさせることによるオン電流の増加効果が十分期待できるため、上記刊行物１のものに比べ信頼性に優れ、劣化の程度の少ない薄膜半導体集積回路を得ることができるという特有の作用効果を奏するものである。
　上記刊行物２〜１３（上記刊行物５を除く。）には、そのいずれにも、本件請求項１に係る発明の「該第１および第２の半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、該第１および第２の半導体領域を覆って、絶縁膜を形成する第３の工程と、該第１および第２の半導体領域および絶縁膜をアニール処理する第４の工程」をその定められた順序で行う構成要素に、第１の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップしている構成要素を合わせ持つ点についての記載及び示唆はない。
　例えば、上記刊行物４には、「６００℃程度の温度下で２４時間〜７２時間の熱アニール処理を行うと、アモルファスシリコン膜３のチャネル形成領域５がポリシリコン化されると同時に不純物注入領域７が活性化される。」、「次に、全表面に酸化シリコンや窒化シリコン等からなるゲート絶縁膜８を形成する。」旨の記載があり、本件請求項２に係る発明と比べて、絶縁膜を形成する工程と、半導体領域をアニール処理する工程（半導体領域および絶縁膜をアニール処理する工程ではない）の順序が逆である。
　したがって、本件請求項２に係る発明は、上記刊行物１〜４、６〜１３に記載の発明に基づいて当業者が容易に発明をすることができたものではない。
　
ｂ−３．本件請求項３に係る発明について
　本件請求項３に係る発明と上記刊行物１に記載の発明とを対比すると、
刊行物１の「絶縁基板１上にシリコン半導体薄膜２を形成して、パターニングを行なう。」工程、「ゲート絶縁膜３を形成」する工程、「Ｎ型またはＰ型の不純物イオン５をイオン注入」する工程、「高温熱処理を（おこないソース部・ドレイン部の不純物の活性化を）行なう。」工程、「ゲート電極のアルミニウム４を形成」する工程は、それぞれ本件請求項１に係る発明の「絶縁表面上に島状の半導体領域を形成する第１の工程」、「該半導体領域に不純物領域を形成する工程」、「該半導体領域を覆って、絶縁膜を形成する工程」、「該半導体領域をアニール処理する工程」、「該絶縁膜上にゲイト電極・配線を形成する工程」に相当するので、
両者は、「絶縁表面上に島状の半導体領域を形成する第１の工程と、該半導体領域に不純物領域を形成する工程と、該半導体領域を覆って、絶縁膜を形成する工程と、該半導体領域をアニール処理する工程と、該絶縁膜上にゲイト電極・配線を形成する工程とを有することを特徴とする薄膜半導体集積回路の作製方法。」である点で一致しているが、
本件請求項３に係る発明が、第１および第２の半導体領域を有するのに対して、上記刊行物１に記載の発明は、半導体領域を１つのみ有する点（相違点６）、
本件請求項３に係る発明が、該第２の半導体領域に第
２
本件請求項３に係る発明が、「該第１の半導体領域にＮ型もしくはＰ型のいずれかの導電型の不純物領域を形成する第２の工程と
、
２
該第１および第２の半導体領域を覆って、絶縁膜を形成する第４の工程と、
および絶縁膜
５
　しかしながら、上記刊行物１には、上記相違点８に関して、「ソース部・ドレイン部の不純物の導入は第１図のイオン注入法を用いなくても、酸化膜等をマスクとして、不純物のドープと拡散をしてからゲート絶縁膜を形成する方法もある。」ことが記載されており、本件請求項３に係る発明と同様に、上記第２の工程、第４の工程として、それぞれ該半導体領域に不純物領域を形成する工程と、該半導体領域を覆って、絶縁膜を形成する工程とを有するものが示唆されている。
　ただし、この場合において、上記刊行物１には、アニール処理する工程については、示唆がなく、また、アニール処理の順序が明りょうではなく、また、「第１および第２の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップしている」ものでもない。
　本件請求項３に係る発明は、「該第１の半導体領域にＮ型もしくはＰ型のいずれかの導電型の不純物領域を形成する第２の工程と
、
２
該第１および第２の半導体領域を覆って、絶縁膜を形成する第４の工程と、
および絶縁膜
５
　上記刊行物２〜１３（上記刊行物５を除く。）には、そのいずれにも、本件請求項３に係る発明の「該第１の半導体領域にＮ型もしくはＰ型のいずれかの導電型の不純物領域を形成する第２の工程と
、
２
該第１および第２の半導体領域を覆って、絶縁膜を形成する第４の工程と、
および絶縁膜
５
　例えば、上記刊行物４には、「６００℃程度の温度下で２４時間〜７２時間の熱アニール処理を行うと、アモルファスシリコン膜３のチャネル形成領域５がポリシリコン化されると同時に不純物注入領域７が活性化される。」、「次に、全表面に酸化シリコンや窒化シリコン等からなるゲート絶縁膜８を形成する。」旨の記載があり、本件請求項３に係る発明と比べて、絶縁膜を形成する工程と、半導体領域をアニール処理する工程（半導体領域および絶縁膜をアニール処理する工程ではない）の順序が逆である。
　したがって、本件請求項３に係る発明は、上記刊行物１〜４、６〜１３に記載の発明に基づいて当業者が容易に発明をすることができたものではない。
　
　なお、上記刊行物５については、前記３．（３）に記載したように、公知文献ではなく、また、本件請求項１ないし３に係る発明と同一の発明でもない。
　
　
（５）むすび
　以上、特許異議申立ての理由及び証拠によっては、本件請求項１ないし３に係る発明の特許を取り消すことができない。
　そして、他に本件請求項１ないし３に係る発明の特許を取り消すべき理由を発見しない。
　よって、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第１４条の規定に基づく、特許法等の一部を改正する法律の施行に伴う経過措置を定める政令（平成７年政令第２０５号）第４条第２項の規定により、結論のとおり決定する。
【異議決定日】
平成１４年１２月２６日（２００２．１２．２６）
【訂正の要旨】
　（ｉ）　訂正事項１
「【請求項１】
　絶縁表面上に島状の半導体領域を形成する第１の工程と、
　該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程と
を有することを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項１】
　絶縁表面上に島状の半導体領域を形成する第１の工程と、
　該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有
し、
　
前記ゲイト電極は前記不純物領域と実質的にオーバーラップしている
と訂正する。
　（ｉｉ）　訂正事項２
「【請求項３】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１の半導体領域にＮ型もしくはＰ型のいずれかの導電型の不純物領域を形成する第２の工程と
　該第２の半導体領域に第１の工程で形成された不純物領域の導電型とは逆の導電型の不純物領域を形成する第３の工程と、
　該第１および第２の半導体領域をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　該第１および第２の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項３】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１の半導体領域にＮ型もしくはＰ型のいずれかの導電型の不純物領域を形成する第２の工程と
、
　該第２の半導体領域に第
２
　
該第１および第２の半導体領域を覆って、絶縁膜を形成する第４の工程と、
　該第１および第２の半導体領域
および絶縁膜
５
　該絶縁膜上にゲイト電極・配線を形成する第
６
　該第１および第２の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
　（ｉｉｉ）　訂正事項３
「【請求項６】
　請求項１乃至３において、第４の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれることを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項４】
　絶縁表面上に島状の半導体領域を形成する第１の工程と、
　該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　第４の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
　（ｉｖ）　訂正事項４
「【請求項６】
　請求項１乃至３において、第４の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれることを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項５】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１および第２の半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該第１および第２の半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該第１および第２の半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　第４の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれ、
　第１の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
　第２の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
　（ｖ）　訂正事項５
「【請求項６】
　請求項１乃至３において、第４の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれることを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項６】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１の半導体領域にＮ型もしくはＰ型のいずれかの導電型の不純物領域を形成する第２の工程と
、
　該第２の半導体領域に第
２
　
該第１および第２の半導体領域を覆って、絶縁膜を形成する第４の工程と、
　該第１および第２の半導体領域
および絶縁膜
５
　該絶縁膜上にゲイト電極・配線を形成する第
６
　第
５
　該第１および第２の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
　（ｖｉ）　訂正事項６
「【請求項７】
　請求項１乃至３において、第１の工程と第２の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有することを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項７】
　絶縁表面上に島状の半導体領域を形成する第１の工程と、
　該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　第１の工程と第２の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有することを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
　（ｖｉｉ）　訂正事項７
「【請求項７】
　請求項１乃至３において、第１の工程と第２の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有することを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項８】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１および第２の半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該第１および第２の半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該第１および第２の半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　第１の工程と第２の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有し、
　第１の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
　第２の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
　（ｖｉｉｉ）　訂正事項８
「【請求項７】
　請求項１乃至３において、第１の工程と第２の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有することを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項９】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１の半導体領域にＮ型もしくはＰ型のいずれかの導電型の不純物領域を形成する第２の工程と
、
　該第２の半導体領域に第
２
　
該第１および第２の半導体領域を覆って、絶縁膜を形成する第４の工程と、
　該第１および第２の半導体領域
および絶縁膜
５
　該絶縁膜上にゲイト電極・配線を形成する第
６
　第１の工程と第２の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有し、
　該第１および第２の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
　（ｉｘ）　訂正事項９
「【請求項８】
　請求項１乃至３において、該半導体領域は窒化珪素を主成分とする被膜上に形成されることを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項１０】
　絶縁表面上に島状の半導体領域を形成する第１の工程と、
　該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　該半導体領域は窒化珪素を主成分とする被膜上に形成されることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
　（ｘ）　訂正事項１０
「【請求項８】
　請求項１乃至３において、該半導体領域は窒化珪素を主成分とする被膜上に形成されることを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項１１】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１および第２の半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該第１および第２の半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該第１および第２の半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　該半導体領域は窒化珪素を主成分とする被膜上に形成され、
　第１の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
　第２の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
　（ｘｉ）　訂正事項１１
「【請求項８】
　請求項１乃至３において、該半導体領域は窒化珪素を主成分とする被膜上に形成されることを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項１２】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１の半導体領域にＮ型もしくはＰ型のいずれかの導電型の不純物領域を形成する第２の工程と
、
　該第２の半導体領域に第
２
　
該第１および第２の半導体領域を覆って、絶縁膜を形成する第４の工程と、
　該第１および第２の半導体領域
および絶縁膜
５
６
　該半導体領域は窒化珪素を主成分とする被膜上に形成され、
　該第１および第２の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
　（ｘｉｉ）　訂正事項１２
「【請求項９】
　請求項２において、第５の工程の後、第２の半導体領域に形成されたゲイト電極・配線の側面および上面が陽極酸化されることによって、表面に酸化物被膜が形成される工程を有することを特徴とする薄膜半導体集積回路の作製方法。」
を、
「【請求項１３】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１および第２の半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該第１および第２の半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該第１および第２の半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　第５の工程の後、第２の半導体領域に形成されたゲイト電極・配線の側面および上面が陽極酸化されることによって、表面に酸化物被膜が形成される工程を有し、
　第１の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
　第２の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。」
と訂正する。
（５４）【発明の名称】
薄膜半導体集積回路の作製方法
（５７）【特許請求の範囲】
　【請求項１】
　絶縁表面上に島状の半導体領域を形成する第１の工程と、
　該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有
し、
　
前記ゲイト電極は前記不純物領域と実質的にオーバーラップしている
　【請求項２】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１および第２の半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該第１および第２の半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該第１および第２の半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　第１の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
　第２の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。
　【請求項３】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１の半導体領域にＮ型もしくはＰ型のいずれかの導電型の不純物領域を形成する第２の工程と
、
　該第２の半導体領域に第
２
　
該第１および第２の半導体領域を覆って、絶縁膜を形成する第４の工程と、
　該第１および第２の半導体領域
および絶縁膜
５
　該絶縁膜上にゲイト電極・配線を形成する第
６
　該第１および第２の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。
　【請求項４】
　絶縁表面上に島状の半導体領域を形成する第１の工程と、
　該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　第４の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれることを特徴とする薄膜半導体集積回路の作製方法。
　【請求項５】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１および第２の半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該第１および第２の半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該第１および第２の半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　第４の工程のアニール処理は、ハロゲンを含有する雰囲気にておこなわれ、
　第１の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
　第２の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。
　【請求項６】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１の半導体領域にＮ型もしくはＰ型のいずれかの導電型の不純物領域を形成する第２の工程と
、
　該第２の半導体領域に第
２
　
該第１および第２の半導体領域を覆って、絶縁膜を形成する第４の工程と、
　該第１および第２の半導体領域
および絶縁膜
５
　該絶縁膜上にゲイト電極・配線を形成する第
６
　第
５
　該第１および第２の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。
　【請求項７】
　絶縁表面上に島状の半導体領域を形成する第１の工程と、
　該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　第１の工程と第２の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有することを特徴とする薄膜半導体集積回路の作製方法。
　【請求項８】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１および第２の半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該第１および第２の半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該第１および第２の半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　第１の工程と第２の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有し、
　第１の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
　第２の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。
　【請求項９】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１の半導体領域にＮ型もしくはＰ型のいずれかの導電型の不純物領域を形成する第２の工程と
、
　該第２の半導体領域に第
２
　
該第１および第２の半導体領域を覆って、絶縁膜を形成する第４の工程と、
　該第１および第２の半導体領域
および絶縁膜
５
　該絶縁膜上にゲイト電極・配線を形成する第
６
　第１の工程と第２の工程の間に、窒化珪素を主成分とする被膜を該半導体領域を覆って形成する工程を有し、
　該第１および第２の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。
　【請求項１０】
　絶縁表面上に島状の半導体領域を形成する第１の工程と、
　該半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　該半導体領域は窒化珪素を主成分とする被膜上に形成されることを特徴とする薄膜半導体集積回路の作製方法。
　【請求項１１】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１および第２の半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該第１および第２の半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該第１および第２の半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　該半導体領域は窒化珪素を主成分とする被膜上に形成され、
　第１の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
　第２の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。
　【請求項１２】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１の半導体領域にＮ型もしくはＰ型のいずれかの導電型の不純物領域を形成する第２の工程と
、
　該第２の半導体領域に第
２
　
該第１および第２の半導体領域を覆って、絶縁膜を形成する第４の工程と、
　該第１および第２の半導体領域
および絶縁膜
５
　該絶縁膜上にゲイト電極・配線を形成する第
６
　該半導体領域は窒化珪素を主成分とする被膜上に形成され、
　該第１および第２の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップすることを特徴とする薄膜半導体集積回路の作製方法。
　【請求項１３】
　絶縁表面上に第１および第２の島状の半導体領域を形成する第１の工程と、
　該第１および第２の半導体領域に、選択的に不純物を導入して不純物領域を形成する第２の工程と、
　該第１および第２の半導体領域を覆って、絶縁膜を形成する第３の工程と、
　該第１および第２の半導体領域および絶縁膜をアニール処理する第４の工程と、
　該絶縁膜上にゲイト電極・配線を形成する第５の工程とを有し、
　第５の工程の後、第２の半導体領域に形成されたゲイト電極・配線の側面および上面が陽極酸化されることによって、表面に酸化物被膜が形成される工程を有し、
　第１の半導体領域に形成されたゲイト電極は不純物領域と実質的にオーバーラップし、
　第２の半導体領域に形成されたゲイト電極は不純物領域と重ならない部分があることを特徴とする薄膜半導体集積回路の作製方法。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は、絶縁表面上に形成された薄膜トランジスタを有する半導体集積回路の作製方法に関する。本発明において、絶縁表面とは、絶縁基板や、その上に形成された絶縁被膜、あるいは半導体や金属材料上に形成された絶縁被膜のことである。本発明は特に、アルミニウムを主成分とする金属材料をゲイト電極・配線材料として用いた集積回路で、液晶ディスプレー等に用いられるアクティブマトリクス回路に関する。
　【０００２】
　【従来の技術】
　従来、薄膜トランジスタ（ＴＦＴ）は、単結晶半導体集積回路技術を援用して、自己整合法（セルフアライン法）を用いて作製されてきた。この方法は半導体被膜上にゲイト絶縁膜を介してゲイト電極を形成し、このゲイト電極をマスクとして、前記半導体被膜中に不純物を導入するものである。不純物を導入する手段としては、熱拡散法、イオン注入法、プラズマドーピング法、レーザードーピング法が用いられる。
　【０００３】
　従来、ＴＦＴはゲイト電極材料として、単結晶半導体集積回路技術を援用して、ドーピングによって導電率を高めたシリコンを用いていた。これは耐熱性が高く、高温処理をおこなう場合には理想的な材料であった。しかしながら、近年になると、シリコンゲイトを用いることが適切でないことが明らかになった。
　第１は、導電率が低いということである。これは、それまで比較的、小さな面積のデバイスにおいては目立たなかったが、液晶ディスプレーが大型化するにつれて、アクティブマトリクス回路も大型化し、しかも、デザインルール（ゲイト配線の幅）が据え置かれたために、顕著になった。
　【０００４】
　第２は基板材料に関連する問題で、デバイスの大型化に伴って、用いられる基板材料が石英やシリコンウェハーのような耐熱性の高い高価な材料ではなく、コーニング社の７０５９番ガラスやＮＨテクノグラス社のＮＡ−３５、ＮＡ−４５等の硼珪酸ガラスのように、安価だが耐熱性に劣る低廉な材料を用いる必要が生じた。シリコンゲイトの形成には少なくとも６５０℃以上の熱処理が必要であるので、このような材料を基板とすることは適切ではなかった。
　【０００５】
　このような問題から、シリコンゲイトに代えてアルミニウムゲイトを用いることが必要とされた。この場合、純粋なアルミニウムを用いてもよいが、耐熱性が極端に劣るために、通常はシリコンや銅、スカンジウム（Ｓｃ）等の材料が微量添加される。それでも、アルミニウムは耐熱性の点で問題があるので、例えば、イオン注入等の加速したイオンを利用したドーピング工程の後の不純物の活性化には熱アニールを用いることはできず、レーザー照射のような光アニールが用いられた。その際も、アルミニウムゲイトが光照射によって、ダメージを受けないように照射する光の強度等は大きな制約が課せられた。
　【０００６】
　鏡面を有するアルミニウム自体は紫外線から赤外線まで、広い波長域にわたって、光を反射するのであるが、例えば、フラッシュランプ・アニールでは、光照射の持続時間が長いため、シリコン膜等に吸収された光によってシリコン膜が昇温し、それが熱伝導によってアルミニウムに伝わり、アルミニウムが溶融・変形するので適切でなかった。レーザー・アニールでも、連続発振のレーザー光を照射する方式でも同様の問題が生じた。極めて短いパルス発振のレーザーを照射する場合にはシリコン膜に吸収された光はシリコン膜のアニールのみに使用され、アルミニウムは昇温せず、利用することができた。
　【０００７】
　図４に示すのは、上記の思想に基づいた薄膜トランジスタの作製工程である。まず、基板４０１上に下地絶縁膜４０２を堆積し、さらに、島状の結晶性半導体領域４０３、４０４を形成する。そして、これを覆って、ゲイト絶縁膜として機能する絶縁膜４０５を形成する。（図４（Ａ））
　【０００８】
　そして、アルミニウムを主成分とする材料を用いてゲイト電極・配線４０６、４０７を形成する。（図４（Ｂ））
　次に、ゲイト電極・配線４０６、４０７をマスクとして、イオン注入法、イオンドーピング法等の手段によって、自己整合的に不純物（例えば、燐（Ｐ）や硼素（Ｂ））を注入し、不純物領域４０８、４０９を形成する。ここでは、不純物領域４０８には燐が注入され、同４０８には硼素が注入されるので、前者はＮ型、後者はＰ型になるとする。（図４（Ｃ））
　【０００９】
　その後、上面からパルスレーザー光を照射することによって不純物の導入された領域の活性化をおこなう。（図４（Ｄ））
　最後に、層間絶縁物４１１を堆積し、各不純物領域にコンタクトホールを形成して、これに接続する電極・配線４１２〜４１６を形成して、薄膜トランジスタが完成する。（図４（Ｅ））
　【００１０】
　【発明が解決しようする課題】
　しかしながら、上記に示した方法では、不純物領域とチャネル形成領域（ゲイト電極の直下の半導体領域で不純物領域に挟まれている部分）の境界（例えば、図４（Ｄ）において、４１０で示す）は工程上、十分な処理を受けていないので、電気的に不安定であり、長時間の使用においてはリーク電流の増大等の問題が生じ、信頼性が低下することが明らかになった。すなわち、工程から明らかなように、ゲイト電極が形成された後は、不純物が導入されることも、レーザーが照射されることもないので、実質的に、チャネル形成領域の結晶性は変化しない。
　【００１１】
　一方、チャネル形成領域に隣接する不純物領域は、最初、チャネル形成領域と同じ結晶性を有しているが、不純物導入の過程で結晶性が破壊される。不純物領域は後のレーザー照射工程によって回復されるが、当初の結晶性と同じ状態を再現することは難しく、特に不純物領域の中でも活性領域に接する部分は、レーザー照射の際に影となる可能性が高く、十分な活性化がおこなえない。すなわち、不純物領域と活性領域の結晶性が不連続であり、このためトラップ準位等が発生しやすい。特に不純物の導入方法として高速イオンを照射する方式を採用した場合には、不純物イオンが散乱によって、ゲイト電極部の下に回り込み、その部分の結晶性を破壊する。そして、このようなゲイト電極部の下の領域はゲイト電極部が影となってレーザー等によって活性化することが不可能であった。
　【００１２】
　ゲイト絶縁膜についても同様であった。すなわち、チャネル形成領域の上のゲイト絶縁膜は初期の状態を保っているのに対し、不純物領域上のゲイト絶縁膜は不純物導入、レーザー照射等の工程によって大きく変化し、その境界部分では多くのトラップ準位が発生した。
　【００１３】
　この問題点を解決する一つの方法は、裏面からレーザー等の光照射をおこなって、活性化することである。この方法では、ゲイト配線が影とならないので、活性領域と不純物領域の境界も十分に活性化される。しかし、この場合には基板材料が光を透過することが必要であり、多くのガラス基板は３００ｎｍ以下の紫外光を透過することは難しいので、例えば、量産性に優れたＫｒＦエキシマーレーザー（波長２４８ｎｍ）は利用できない。
　【００１４】
　本発明は、かかる問題点を顧みてなされたものであり、活性領域と不純物領域の結晶性の連続性を達成することによって、信頼性の高い薄膜トランジスタを作製する方法を提唱し、さらに、このような薄膜トランジスタを集積化した高性能の薄膜半導体集積回路を得ることを課題とする。
　【００１５】
　【問題を解決するための手段】
　本発明は、熱アニール処理、あるいは、レーザーもしくはフラッシュランプ等の強力な光源より発せられる光エネルギーを照射する光アニール処理によって、不純物領域およびゲイト絶縁膜に加えてチャネル形成領域までをも活性化せしめることにより、上記の問題を解決する。
　【００１６】
　本発明の基本的な構成は、以下のようなものである。まず、結晶性を有する島状の半導体領域上に不純物領域を形成するためのマスクとして機能する材料を形成したのち、これをマスクとしてイオンドーピング等の手段により、ドーピング不純物を半導体被膜中に導入する。マスクとして用いるべき材料としては、絶縁性のものではポリイミド等の有機材料や酸化珪素、窒化珪素等の珪素を含有するものが、また、導電性材料としてはアルミニウム、タンタル、チタン等の金属、窒化タンタル、窒化チタン等の導電性金属窒化物が好ましい。半導体領域とマスクが直接に接触することを避けたい場合には、間に酸化珪素や窒化珪素の被膜を形成すればよい。
　【００１７】
　次に、このマスクを除去して、ゲイト絶縁膜として機能する絶縁膜を形成する。その後、熱アニールもしくは光アニール処理により、ドーピングされた不純物の活性化のみならず、ゲイト絶縁膜とチャネル形成領域の界面特性、チャネル形成領域と不純物領域の境界の特性を改善せしめる。その後、アルミニウムを主成分とするゲイト電極・配線を形成するものである。
　熱アニール処理においては、アニール温度は６５０℃以下とする。また、光アニール処理において、レーザーを用いる場合には、ＫｒＦレーザー（波長２４８ｎｍ）、ＸｅＣｌレーザー（３０８ｎｍ）、ＡｒＦレーザー（１９３ｎｍ）、ＸｅＦレーザー（３５３ｎｍ）等の各種エキシマーレーザーや、Ｎｄ：ＹＡＧレーザー（１０６４ｎｍ）およびその第２、第３、第４高調波、炭酸ガスレーザー、アルゴンイオンレーザー、銅蒸気レーザー等を用いればよい。
　【００１８】
　また、非コヒーレントな光源も低廉であり利用しやすい。例えば、キセノンランプ、クリプトンアークランプ、ハロゲンランプ等である。これらの光処理においては、半導体領域の上方からの照射だけでなく、裏面からの照射も、上方と裏面の双方から照射することも可能である。
　また、これらの熱アニールあるいは光アニール処理に際しては、ハロゲン元素を含有する雰囲気（塩化水素、塩素、三塩化エチレン、フッ化水素、弗素、三フッ化窒素等を含有する雰囲気）や酸化性の雰囲気（酸素や各種酸化窒素、オゾン等を含有する雰囲気）でおこなうと効果的である。
　【００１９】
　なお、ゲイト電極を形成する場合には、ゲイト電極と不純物領域との関係をオフセットゲイトとすることもオーバーラップゲイトとすることも任意である。オフセットゲイトとすれば、ＴＦＴのリーク電流を低減させることができる。ただし、オフセットゲイトの場合はＴＦＴをオンとしたときの電流が少ないので、動作速度の点で不利であるので、通常はオフセットゲイトが、アクティブマトリクス回路の画素のスイッチングＴＦＴやサンプリングＴＦＴにのみ用い、その他の論理回路は若干のオーバーラップゲイトとするとよい。オーバーラップゲイトは寄生容量が存在するので高速動作では不利であるが、アクティブマトリクス回路程度の駆動においては問題はない。
　【００２０】
　なお、このようにして形成したゲイト電極・配線の全部もしくは一部について、その上面および側面を陽極酸化して、耐圧の高い酸化アルミニウム被膜を形成すると、上部配線の短絡を防止することができる。特に配線の交差の多い、アクティブマトリクス回路においては、このように上面に陽極酸化被膜を形成すれば、層間短絡を防止することができる。また、酸化アルミニウムは誘電率が高いので、上部配線との間に容量（キャパシター）を形成することもできる。陽極酸化は、通常、電解溶液中で電気化学的におこなわれるが、公知のプラズマ陽極酸化法のように、減圧プラズマ雰囲気においておこなってもよいことはいうまでもない。
　【００２１】
　【作用】
　本発明では、ドーピングされた不純物の活性化のための熱アニールや光アニールをおこなう際にはゲイト電極・配線は形成されていないので、図４に示されるような従来のセルフアライン的なドーピングに比較して、熱アニールや光アニールの許容範囲が広くなる。例えば、従来の技術では使用できなかった熱アニールやフラッシュランプアニールを利用できるようになる。
　また、熱アニール処理においては、不純物領域、チャネル形成領域、ゲイト絶縁膜が均等に加熱されるので、それらの境界部における不連続性は発生しない。同様に光アニール処理の場合においても、ゲイト電極が存在しないので影によって不連続性が生じることもない。
　【００２２】
　また、光アニールや熱アニールをハロゲンを含有する雰囲気もしくは酸化性の雰囲気でおこなうと、特にゲイト絶縁膜や半導体領域中に残存する水素原子を置換する効果が認められる。ゲイト絶縁膜やチャネル形成領域では高い電界が発生し、その際に水素原子が珪素−水素、あるいは酸素−水素という形で存在すると、電界によって水素が離脱し、特性の経時変化をもたらすこととなる。水素の代わりにハロゲン、特に弗素や塩素が存在すると、珪素−ハロゲン、酸素−ハロゲンの結合は非常に強いので、容易には離脱せず、特性が安定する。
　【００２３】
　【実施例】
〔実施例１〕　図１に本実施例を示す。本実施例は絶縁基板上にアクティブマトリクス回路と、その駆動のためのドライバー回路を形成する工程を示したものである。基板１０１は、ガラス基板で、例えば、コーニング７０５９等の無アルカリ硼珪酸ガラス基板である。これに下地の酸化膜として酸化珪素膜１０２を堆積した。酸化珪素膜の堆積方法は、例えば、スパッタ法や化学的気相成長法（ＣＶＤ法）を使用できる。ここでは、ＴＥＯＳ（テトラ・エトキシ・シラン）と酸素を材料ガスとして用いて、プラズマＣＶＤ法によって成膜をおこなった。基板温度は２００〜４００℃とした。この下地酸化珪素膜の厚さは、５００〜２０００Åとした。
　【００２４】
　次いで、アモルファスシリコン膜を堆積した。アモルファスシリコン膜の堆積方法としてはプラズマＣＶＤ法や減圧ＣＶＤ法が用いられる。ここでは、モノシラン（ＳｉＨ４）を材料ガスとして、プラズマＣＶＤ法によってアモルファスシリコン膜を堆積した。アモルファスシリコン膜の厚さは１０００〜１５０００Åとした。そして、この膜を６００℃で７２時間アニールすることで結晶化させた。このようにして得た結晶性シリコン膜をエッチングして、島状シリコン領域１０３他を形成した。
　【００２５】
　その後、プラズマＣＶＤ法によって、全面に窒化珪素膜を厚さ１０００〜６０００Å、例えば、３０００Å形成した。この厚さはドーピングの際にマスクとして機能するに十分な厚さが選択される。そして、この窒化珪素膜をエッチングして、ドーピングのマスク１０４、１０５、１０６を形成した。そして、Ｎチャネル型ＴＦＴを形成する領域１０３をフォトレジストのマスク１０７で覆った。
　【００２６】
　この状態でイオンドーピング法によって硼素イオンのドーピングをおこなった。これは、ジボラン（Ｂ２Ｈ６）を水素で希釈したガスを放電させて得たイオンを高電圧で引き出して、基板に照射するものである。イオンの加速電圧はシリコン領域の厚さによって変更されるが、典型的にはシリコン領域が１０００Åの場合には、１０〜３０ｋＶが適当である。本実施例では２０ｋＶとした。また、ドーズ量は１×１０１４〜６×１０１５原子／ｃｍ２、例えば、５×１０１４原子／ｃｍ２とした。こうして、Ｐ型不純物領域１０８、１０９を形成した。なお、図で示した不純物領域の範囲は名目的なもので、実際にはイオンの散乱等によって回り込みがあることはいうまでもない。（図１（Ａ））
　【００２７】
　同様に、フォトレジストマスク１０７を除去した後、Ｐチャネル型ＴＦＴを形成する領域をフォトレジストのマスク１１０で覆い、イオンドーピング法によって燐イオンのドーピングをおこなった。イオン源はフォスフィン（ＰＨ３）を水素で希釈したガスをもちいた。イオンの加速電圧は、１０〜３０ｋＶ、例えば、２０ｋＶとした。また、ドーズ量は１×１０１４〜６×１０１５原子／ｃｍ２、例えば、５×１０１４原子／ｃｍ２とした。こうして、Ｎ型不純物領域１１１を形成した。（図１（Ｂ））
　【００２８】
　次に、フォトレジストマスク１１０およびマスク１０４〜１０６を除去し、ゲイト絶縁膜として機能する酸化珪素膜１１２を厚さ８００〜１５００Å、例えば、１２００Å形成した。ここではその作製方法は下地酸化珪素膜１０２と同じ方法を採用した。そして、６００℃で１２〜４８時間、例えば、２４時間アニールすることによって、ドーピングされた不純物の活性化とゲイト絶縁膜とシリコン領域の界面特性の改善をおこなった。（図１（Ｃ））
　【００２９】
　その後、スパッタ法によって厚さ３０００〜８０００Å、例えば、５０００Åのアルミニウム膜（１〜５重量％のシリコンを含有する）を成膜し、これをエッチングして、アルミニウムゲイト電極・配線１１３、１１４、１１５、１１６を形成した。この際、ゲイト電極・配線１１３、１１４は不純物領域１１１、１０８に対してオーバーラップとなるようにした。一方、ゲイト電極・配線１１５はオフセットとなるようにした。また、ゲイト配線１１６は不純物領域上に形成されたため、ＴＦＴのゲイト電極としては機能せず、キャパシターの一方の電極として機能した。（図１（Ｄ））
　【００３０】
　さらにＴＥＯＳを材料ガスとしたプラズマＣＶＤ法によって層間絶縁物として酸化珪素膜１１７を厚さ２０００〜１０００Å、例えば、５０００Å形成し、これにコンタクトホールを形成した。そして、金属等の材料、例えば厚さ１０００Åの窒化チタンと厚さ５０００Åのアルミニウムの多層膜を形成し、これをエッチングして電極・配線１１８〜１２３を不純物領域やゲイト配線に形成した。図ではシリコン領域上のゲイト電極上にコンタクトが形成されている様子が示されているが、実際には、シリコン領域以外のゲイト配線上にコンタクトが形成される。（図１（Ｅ））
　【００３１】
　最後に、パッシベーション膜として厚さ２０００〜６０００Å、例えば、３０００Åの窒化珪素膜１２４をプラズマＣＶＤ法によって形成し、これと酸化珪素膜１１７をエッチングして、不純物領域１０９に対してコンタクトホールを形成した。そして、透明導電膜（例えば、インディウム錫酸化物膜）を形成し、これをエッチングして、画素電極１２５を形成した。（図１（Ｆ））
　【００３２】
　以上の工程によって、Ｎチャネル型ＴＦＴ１２６、Ｐチャネル型ＴＦＴ１２７、１２８を形成することができた。また、ＴＦＴ１２７に隣接して容量１２９（これはゲイト絶縁膜１１２を誘電体とする）も形成できた。本実施例では、ＴＦＴ１２８はアクティブマトリクス回路の画素のスイッチング素子あるいはサンプリングＴＦＴに用いられるＴＦＴを表しており、ＴＦＴ１２６、１２７はその他の論理回路に用いられるＴＦＴを表している。
　【００３３】
　図５は本実施例で示したＴＦＴを用いて構成されるアクティブマトリクス回路とそのドライバー回路、その他の回路を基板５０４上に形成した場合のブロック図を示す。本実施例で示したＴＦＴ１２６、１２７は素のうちのＸ／Ｙデコーダー・ドライバーやＣＰＵ、各種メモリーの論理回路に使用される。一方、ＴＦＴ１２８はアクティブマトリクス回路の画素のスイッチングＴＦＴ５０１やドライバー回路のサンプリングＴＦＴ、各種メモリーのマトリクス素子として用いられる。また、容量１２９はアクティブマトリクス回路の画素セル５０２の補助容量５０３や、各種メモリー回路の記憶素子い用いられる。
　【００３４】
〔実施例２〕　図２に本実施例を示す。本実施例はアモルファスシリコンの結晶化に際して結晶化促進の触媒元素を添加する以外は、ドーピングの工程までは実施例１と同様であるので、図１（Ａ）および（Ｂ）を参照されたい。
　まず、実施例１と同様に下地酸化膜を形成した基板上にアモルファスシリコン膜を厚さ３００〜１０００Å、例えば、５００Å成膜した。そして、表面に薄い酢酸ニッケル膜もしくはニッケル膜を形成したのち、窒素もしくはアルゴン雰囲気において、５００〜５８０℃で２〜８時間アニールすることにより、アモルファスシリコンを結晶化せしめた。この際、ニッケルは結晶化を促進する触媒として機能する。このようにして得た結晶性シリコン膜をエッチングして、島状シリコン領域を形成した。
　【００３５】
　その後、プラズマＣＶＤ法によって、全面に酸化珪素膜を厚さ１０００〜６０００Å、例えば、３０００Å形成した。そして、この酸化珪素膜をエッチングして、ドーピングのマスクを形成した。そして、Ｎチャネル型ＴＦＴを形成する領域をフォトレジストのマスクで覆った。
　この状態でイオンドーピング法によって硼素イオンのドーピングをおこなった。ドーピングガスとして水素希釈したジボラン（Ｂ２Ｈ６）を用いた。イオンの加速電圧は、５〜３０ｋＶ、例えば、１０ｋＶとした。また、ドーズ量は１×１０１４〜６×１０１５原子／ｃｍ２、例えば、２×１０１４原子／ｃｍ２とした。こうして、Ｐ型不純物領域２０２、２０３を形成した。
　【００３６】
　同様に、イオンドーピング法によって燐イオンのドーピングをおこなった。ドーピングガスは水素希釈のフォスフィン（ＰＨ３）をもちいた。イオンの加速電圧は、５〜３０ｋＶ、例えば、１０ｋＶとした。また、ドーズ量は１×１０１４〜６×１０１５原子／ｃｍ２、例えば、５×１０１４原子／ｃｍ２とした。こうして、Ｎ型不純物領域２０１を形成した。
　【００３７】
　次に、マスク２０１〜２０３を除去し、ゲイト絶縁膜として機能する酸化珪素膜２０４を厚さ８００〜１５００Å、例えば、１２００Å形成した。そして、ＫｒＦエキシマーレーザー（波長２４８ｎｍ）を照射することによって、ドーピングされた不純物の活性化とゲイト絶縁膜とシリコン領域の界面特性の改善をおこなった。レーザーのエネルギーとしては、２５０〜４５０ｍＪ／ｃｍ２、ショット数は２〜５０ショットが適当であった。また、レーザー照射時には、基板を２５０〜５５０℃に加熱すると、より効果的に活性化できた。
　【００３８】
　エネルギー密度およびショット数はシリコン膜に依存するので、用いるシリコン膜の密度、結晶化度、ドーピング量等の特性に合わせて、最適なものを選択すればよい。典型的には、燐がドープされたものでドーズ量が２×１０１４原子／ｃｍ２、基板温度２５０℃、レーザーエネルギー３００ｍＪ／ｃｍ２で５００〜１０００Ω／□のシート抵抗が得られた。なお、図から明らかなように本実施例では不純物領域と活性領域の境界もレーザーによって照射されるので、従来の作製プロセス（図４参照）で問題となった境界の部分の劣化による信頼性の低下は著しく減少した。
　【００３９】
　なお、本実施例のようにニッケル等の触媒元素を用いて結晶化をおこなうとアモルファスシリコン状態のままの領域が取り残されることが観察されるのであるが、上記のレーザー照射の工程によって、これらの残留したアモルファスシリコン領域も完全に結晶化することができた。（図２（Ａ））
　【００４０】
　その後、スパッタ法によって厚さ３０００〜８０００Å、例えば、５０００Åのアルミニウム膜（０．１〜０．５重量％のスカンジウムを含有する）を成膜した。後の工程（多孔質陽極酸化物形成工程）において、アルミニウム膜とフォトレジストマスクとの密着性を高めるために、厚さ１００〜３００Å程度の陽極酸化膜をアルミニウム表面に形成してもよい。その場合はアンモニアでｐＨ＝７前後に調整した１〜５％のクエン酸のエチレングリコール溶液中に基板を浸し、アルミニウム膜全体に５〜２０Ｖの電圧を印加すればよい。
　【００４１】
　次に、これをエッチングして、アルミニウムゲイト電極・配線２０５、２０６、２０７、２０８を形成した。この際、ゲイト電極・配線２０５、２０６、２０７は、いずれも不純物領域２０１、２０２、２０３に対して、１μｍ程度のオーバーラップとなるようにした。また、ゲイト配線２０８は不純物領域上に形成されたため、ＴＦＴのゲイト電極としては機能せず、キャパシターの一方の電極として機能した。また、この状態でゲイト電極２０５、２０６はゲイト電極２０７、２０８とは完全に電気的に絶縁されている。なお、上記のパターニング・エッチング工程に用いたフォトレジストのマスク２０９、２１０、２１１、２１２はそのまま残しておいた。（図２（Ｂ））
　【００４２】
　そして、ゲイト電極・配線２０７、２０８に電解溶液中で電流を印加することによってゲイト電極の側面に多孔質の陽極酸化物２１３、２１４を形成した。この陽極酸化工程は、３〜２０％のクエン酸もしくはショウ酸、燐酸、クロム酸、硫酸等の酸性の水溶液を用いておこなった。この場合には、１０〜３０Ｖ程度の低電圧で０．５μｍ以上、例えば、２μｍの厚い陽極酸化物を形成した。陽極酸化物の幅は陽極酸化時間に依存した。この際、ゲイト電極・配線２０５、２０６には電流が印加されなかったので陽極酸化はおこらなかった。（図２（Ｃ））
　【００４３】
　この結果、当初、ゲイト電極２０５〜２０７は不純物領域に対して、いずれも１μｍ程度オーバーラップの状態であったのであるが、ゲイト電極２０７のみが陽極酸化によって、その表面が２μｍ後退してしまったために、一転して、１μｍのオフセット状態となってしまった。このように、陽極酸化を利用することによって、安定してオフセット幅を制御することができる。
　【００４４】
　その後、フォトレジストのマスク２０９〜２１２を剥離し、改めて、アクティブマトリクス回路以外の領域をフォトレジスト２１５で覆った。そして、ゲイト電極・配線２１２、２１３に電流を通じて陽極酸化をおこない、多孔質陽極酸化物２１３、２１４の内側とゲイト電極・配線２０７、２０８の上面に緻密な陽極酸化物（酸化アルミニウム）被膜２１６、２１７を厚さ１０００〜２５００Å形成した。陽極酸化は、アンモニアでｐＨ＝７前後に調整した１〜５％のクエン酸のエチレングリコール溶液中に基板を浸し、アクティブマトリクス回路の全てのゲイト配線を正極とし、印加する電圧を１〜５Ｖ／分で昇圧することによっておこなった。
　【００４５】
　このようにして形成される陽極酸化物被膜はバリヤ型陽極酸化物と賞され、耐圧に優れている。このゲイト電極上の陽極酸化物は上部配線との短絡を防止するためのものであるので、その目的に適切な厚さが選択されればよい。なお、アクティブマトリクス回路領域以外はフォトレジスト２１５でマスクされており、また、アクティブマトリクス回路とは電気的に絶縁されていたため、陽極酸化はおこなわれなかった。（図２（Ｄ））
　【００４６】
　その後、フォトレジスト２１５を除去し、ＴＥＯＳを材料ガスとしたプラズマＣＶＤ法によって層間絶縁物として酸化珪素膜２１８を厚さ２０００〜１０００Å、例えば、５０００Å形成し、これにコンタクトホールを形成した。そして、厚さ５０００Åのアルミニウム膜を形成し、これをエッチングして電極・配線２１９〜２２４を不純物領域やゲイト配線に形成した。（図２（Ｅ））
　【００４７】
　最後に、パッシベーション膜として厚さ２０００〜６０００Å、例えば、３０００Åの窒化珪素膜２２５をプラズマＣＶＤ法によって形成し、これと酸化珪素膜２１８をエッチングして、不純物領域２０３に対してコンタクトホールを形成した。そして、透明導電膜（例えば、インディウム錫酸化物膜）を形成し、これをエッチングして、画素電極２２６を形成した。（図２（Ｆ））
　【００４８】
　以上の工程によって、Ｎチャネル型ＴＦＴ２２７、Ｐチャネル型ＴＦＴ２２８、２２９を形成することができた。また、ＴＦＴ２２９に隣接して容量２３０（これはゲイト絶縁膜２０４を誘電体とする）も形成できた。本実施例では、ＴＦＴ２２９はアクティブマトリクス回路の画素のスイッチング素子あるいはサンプリングＴＦＴに用いられるＴＦＴを表しており、ＴＦＴ２２７、２２８はその他の論理回路に用いられるＴＦＴを表している。
　【００４９】
〔実施例３〕　図３に本実施例を示す。まず、基板（コーニング７０５９）上に下地の酸化珪素膜を形成し、さらに、島状のアモルファスシリコン膜を厚さ３００〜１０００Å、例えば、５００Å成膜した。そして、レーザー照射によってアモルファスシリコン膜の結晶化をおこなった。
　【００５０】
　レーザーはＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を使用し、レーザーのエネルギー密度は２５０〜４５０ｍＪ／ｃｍ２とした。レーザー照射の際、基板は３５０〜４５０℃に加熱した。レーザーのショット数は２〜１０ショットとした。レーザーのエネルギー密度、ショット数、温度はアモルファスシリコン膜の膜質に依存するので、膜質によって最適な値を選択すればよい。また、本実施例ではパルスレーザーを用いたが、アルゴンイオンレーザーのごとき連続発振レーザーを用いてもよい。このようにして得た結晶性シリコン膜をエッチングして、島状シリコン領域を形成した。
　【００５１】
　その後、プラズマＣＶＤ法によって、全面に窒化珪素膜３０１を厚さ５００Å堆積した。続いて、同じくプラズマＣＶＤ法によって、全面に酸化珪素膜を厚さ３０００Å形成した。そして、この酸化珪素膜をエッチングして、ドーピングのマスク３０２、３０３、３０４を形成した。さらに、Ｎチャネル型ＴＦＴを形成する領域をフォトレジストのマスク３０５で覆った。
　【００５２】
　この状態でイオンドーピング法によって硼素イオンのドーピングをおこなった。ドーピングガスとして水素希釈したジボラン（Ｂ２Ｈ６）を用いた。イオンの加速電圧は、１０〜５０ｋＶ、例えば、２０ｋＶとした。窒化珪素膜３０１が存在する分だけ、加速電圧は高くする必要がある。また、ドーズ量は１×１０１４〜６×１０１５原子／ｃｍ２、例えば、３×１０１５原子／ｃｍ２とした。こうして、Ｐ型不純物領域３０６、３０７を形成した。（図３（Ａ））
　【００５３】
　フォトレジストマスク３０５を除去した後、再び、イオンドーピング法によって燐イオンのドーピングをおこなった。ドーピングガスは水素希釈のフォスフィン（ＰＨ３）をもちいた。イオンの加速電圧は、１０〜５０ｋＶ、例えば、２０ｋＶとした。また、ドーズ量は１×１０１４〜６×１０１５原子／ｃｍ２、例えば、１×１０１５原子／ｃｍ２とした。この際には、燐は全面に注入されたが、燐のドーズ量が先のドーピングの硼素のドーズ量よりも小さいので、先に形成されたＰ型不純物領域３０６、３０７の導電型は相変わらずＰ型であった。こうして、Ｎ型不純物領域３０９を形成した。（図３（Ｂ））
　【００５４】
　次に、フォトレジストマスク３０８およびマスク３０２〜３０４、窒化珪素膜３０１を除去し、ゲイト絶縁膜として機能する酸化珪素膜３１０を厚さ８００〜１５００Å、例えば、１２００Å形成した。そして、ハロゲンランプ光を瞬間的にを照射することによって、ドーピングされた不純物の活性化とゲイト絶縁膜とシリコン領域の界面特性の改善をおこなった。
　【００５５】
　ランプから放射される光の強度は、モニターの単結晶シリコンウェハー上の温度が８００〜１３００℃、代表的には９００〜１２００℃の間にあるように調整した。具体的には、シリコンウェハーに埋め込んだ熱電対の温度をモニターして、これを赤外線の光源にフィードバックさせた。昇温は、一定で速度は５０〜２００℃／秒、降温は自然冷却で２０〜１００℃であった。
　【００５６】
　特に真性または実質的に真性の非晶質珪素は可視光、特に０．５μｍ未満の波長の光ではよく吸収され、光を熱に変換できるが、本発明の光は０．５〜４μｍの波長の光を照射する。この波長は結晶化させた真性または実質的に真性（燐またはホウ素が１０１７ｃｍ−３以下）の珪素膜に対し、有効に光を吸収し、熱に変換できる。また、１０μｍ以上の波長の遠赤外光はガラス基板に吸収され、加熱されるが、４μｍ以下の波長が大部分の場合はガラスの加熱が極めて少ない。すなわち、結晶化された珪素膜をさらに結晶化させるには０．５〜４μｍの波長が有効である。
　【００５７】
　なお、図から明らかなように、本実施例では、基板の上下から光を照射したので従来の作製プロセス（図４参照）で問題となった境界の部分の劣化による信頼性の低下は著しく減少した。（図３（Ｃ））
　その後、スパッタ法によって厚さ３０００〜８０００Å、例えば、５０００Åのアルミニウム膜（１〜５重量％のスカンジウムを含有する）を成膜し、これをエッチングして、アルミニウムゲイト電極・配線３１１、３１２、３１３、３１４を形成した。
　【００５８】
　この際、実施例２と同様に、アクティブマトリクス回路以外の領域をフォトレジスト３１５で覆っって、ゲイト電極・配線３１３、３１４に電流を通じて陽極酸化をおこない、酸化アルミニウム被膜を厚さ１０００〜２５００Å、ゲイト電極・配線３１３、３１４の上面および側面にはバリヤ型の陽極酸化物被膜を形成した。
　【００５９】
　また、この際、ゲイト電極・配線３１１、３１２は不純物領域３０９、３０６に対してオーバーラップとなるようにした。一方、ゲイト電極・配線３０３はオフセットとなるようにしたが、実施例２とは異なって、不純物領域３０７の一方（画素電極を形成する方）はオフセットとし、他方はオーバーラップとなるようにした。また、ゲイト配線３１４は不純物領域上に形成されたため、ＴＦＴのゲイト電極としては機能せず、キャパシターの一方の電極として機能した。（図３（Ｄ））
　【００６０】
　その後、フォトレジスト３１５を除去し、ＴＥＯＳを材料ガスとしたプラズマＣＶＤ法によって層間絶縁物として酸化珪素膜３１６を厚さ５０００Å形成し、これにコンタクトホールを形成した。そして、厚さ５０００Åのアルミニウム膜を形成し、これをエッチングして電極・配線３１７〜３２２を不純物領域やゲイト配線に形成した。（図３（Ｅ））
　【００６１】
　最後に、パッシベーション膜として厚さ３０００Åの窒化珪素膜３２３をプラズマＣＶＤ法によって形成し、これと酸化珪素膜３１６をエッチングして、不純物領域３０７に対してコンタクトホールを形成した。そして、透明導電膜（例えば、インディウム錫酸化物膜）を形成し、これをエッチングして、画素電極３２４を形成した。（図３（Ｆ））
　【００６２】
　以上の工程によって、Ｎチャネル型ＴＦＴ３２５、Ｐチャネル型ＴＦＴ３２６、３２７を形成することができた。また、ＴＦＴ３２７に隣接して容量３２８（これはゲイト絶縁膜３１０を誘電体とする）も形成できた。本実施例では、ＴＦＴ３２７はアクティブマトリクス回路の画素のスイッチング素子あるいはサンプリングＴＦＴに用いられるＴＦＴを表しており、ＴＦＴ３２５、３２６はその他の論理回路に用いられるＴＦＴを表している。
　【００６３】
　【発明の効果】
　本発明によって、アルミニウムを主成分とする材料によってゲイト電極・配線を構成する薄膜半導体集積回路を形成することができた。本実施例によるＴＦＴは６５０℃以下の低温プロセスによるものでありながら、信頼性に優れ、劣化の程度の少ないものであった。具体的には、ソースを接地し、ドレインもしくはゲイトの一方もしくは双方に＋２０Ｖ以上、もしくは−２０Ｖ以下の電位を加えた状態で１０時間以上放置した場合でもトランジスタの特性には大きな影響はなかった。以上のように、本発明は工業上有益な発明である。
【図面の簡単な説明】
　【図１】　　本発明の実施例を示す。（実施例１参照）
　【図２】　　本発明の実施例を示す。（実施例２参照）
　【図３】　　本発明の実施例を示す。（実施例３参照）
　【図４】　　従来の技術の例を示す。
　【図５】　　本発明を用いた集積回路のブロック図を示す。
　【符号の説明】
　１０１・・・・・・・・・・・　基板
　１０２・・・・・・・・・・・　下地酸化膜
　１０３・・・・・・・・・・・　島状半導体領域
　１０４、１０５、１０６・・・　ドーピングマスク
　１０７・・・・・・・・・・・　フォトレジストのマスク
　１０８、１０８・・・・・・・　Ｐ型不純物領域
　１１０・・・・・・・・・・・　フォトレジストのマスク
　１１１・・・・・・・・・・・　Ｎ型不純物領域
　１１２・・・・・・・・・・・　ゲイト絶縁膜
　１１３、１１４、１１５・・・　ゲイト電極
　１１６・・・・・・・・・・・　ゲイト配線
　１１７・・・・・・・・・・・　層間絶縁物
　１１８〜１２３・・・・・・・　上部配線・電極
　１２４・・・・・・・・・・・　パッシベーション膜
　１２５・・・・・・・・・・・　画素電極
　１２６・・・・・・・・・・・　Ｎチャネル型ＴＦＴ
　１２７、１２８・・・・・・・　Ｐチャネル型ＴＦＴ
　１２９・・・・・・・・・・・　容量