【事件の表示】
　平成　１年特許願第３２５８７６号「マイクロコンピュータのプログラム変更装置」拒絶査定に対する審判事件［平成　３年　８月１４日出願公開、特開平　３−１８６９２７］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
  本願は，平成元年１２月１８日の出願であって，その請求項１に係る発明は，平成１２年４月２８日付け手続補正書により補正された明細書及び図面の記載からみて，その特許請求の範囲の請求項１に記載された次のとおりのものと認める。
「当初プログラム命令を記憶したリードオンリメモリと，プログラム命令実行中のアドレス値をカウントするプログラムカウンタと，ランダムアクセスメモリと，命令実行部とを含むワンチップマイクロコンピュータと，このワンチップマイクロコンピュータに外部接続され，上記リードオンリメモリに記憶された当初プログラム命令の少なくとも一部を実質的に変更するための変更アドレス値と変更プログラム命令とを記憶した不揮発性メモリと，からなるマイクロコンピュータのプログラム変更装置であって，上記ワンチップマイクロコンピュータはさらに，初期化動作の終了時点で上記外部接続された不揮発性メモリにアクセスして，上記変更アドレス値と変更プログラム命令とを入力し，それらを上記ランダムアクセスメモリに記憶させる変更設定手段と，上記プログラムカウンタの値と上記ランダムアクセスメモリに記憶された変更アドレス値とを比較し，両者が一致する場合に一致信号を出力するアドレス比較手段と，上記変更プログラム命令の先頭アドレスデータを示すベクターアドレスを保持し，上記アドレス比較手段から出力される一致信号に応答して上記ベクターアドレスに関する信号を出力するベクターアドレス保持手段と，このベクターアドレス保持手段の出力信号に応答して上記プログラムカウンタの内容を変更するプログラムカウンタ変更手段と，通常動作時には上記リードオンリメモリのプログラム命令を選択し，上記プログラムカウンタ変更手段により上記プログラムカウンタの内容が変更された場合には，上記ランダムアクセスメモリに記憶された変更プログラム命令を選択して上記命令実行部に出力する選択手段と，を具備することを特徴とするマイクロコンピュータのプログラム変更装置。」（以下，「請求項１に係る発明」という。）
２．引用例
　これに対して，原査定の拒絶理由に引用された特開平１−２８６０２９号公報（以下，「引用例」という。）には，次の事項が記載されている。
（１）「ＲＯＭに格納されたマイクロプログラムの制御により動作する情報処理装置におけるマイクロプログラムのパッチ方式において，パッチアドレスとパッチデータの組合せを有するパッチ情報を外部から受け取るプロセッサ内のパッチ情報受取り手段と，このパッチ情報受取り手段により受け取られたパッチ情報をＲＡＭに格納するプロセッサ内のパッチ情報格納手段と，前記パッチ情報受取り手段により受け取られたパッチ情報中のパッチアドレスとＲＯＭアクセスアドレスとを比較し一致を検出した場合に一致したパッチアドレスに対応する割込みを発生する比較手段と，この比較手段による割込みの発生をプロセッサに通知しプロセッサからの割込み許可の通知を受け取ると前記比較手段により発生された割込みに係るパッチアドレスに対応するパッチデータの格納アドレスへのジャンプを実行する割込み制御手段と，を有することを特徴とするマイクロプログラムのパッチ方式。」（第１頁左下欄第５行から右下欄第６行：特許請求の範囲）
（２）外部からのパッチ情報に基づいてＲＯＭ内のマイクロプログラムのパッチ処理を行うことにより，ＲＯＭを作成しなおさなくてもマイクロプログラムの変更を手軽に実行できるマイクロプログラムのパッチ方式を提供すること。（第２頁左上欄第４行から第９行）
（３）マイクロプログラムのパッチ方式は，パッチアドレスとパッチデータとの組合せを有するパッチ情報を外部から受け取るプロセッサ内のパッチ情報受取り手段と，このパッチ情報受取り手段により受け取られたパッチ情報をＲＡＭに格納するプロセッサ内のパッチ情報格納手段と，前記パッチ情報受取り手段により受け取られたパッチ情報中のパッチアドレスとＲＯＭアドレスとを比較し一致を検出した場合に一致したパッチアドレスに対応する割込みを発生する比較手段と，この比較手段による割込みの発生をプロセッサに通知しプロセッサからの割込みに係るパッチアドレスに対応するパッチデータの格納アドレスへのジャンプを実行する割込み制御手段を有すること。（第２頁左上欄第１１行から右上欄第８行）
（４）マイクロプログラムのパッチ方式は，ＲＯＭ２より順次マイクロプログラム中の命令を読み出して動作するプロセッサ１と，マイクロプログラムを格納しているＲＯＭ２と，パッチ情報を記憶するＲＡＭと，プロセッサ１等と外部装置とのインタフェース部である外部インタフェース４と，比較回路による割込みの発生をプロセッサ１に通知しプロセッサ１からの割込み許可の通知を受け取ると比較回路６により発生された割込みに係るパッチアドレスに対応するパッチデータの格納アドレスへのジャンプを実行する割込み制御手段を有すること。（第２頁左下欄第９行から右上欄第８行）
（５）プロセッサ１は，パッチ情報を外部インタフェース４を介して外部装置から受け取るパッチ情報受取り手段１１と，パッチ情報受取り手段１１により受け取られたパッチ情報をＲＡＭ３に格納するパッチ情報格納手段１２とを含んで構成されていること。（第２頁右下欄第１６行から第２０行）
（６）ＲＡＭ３に格納されているパッチ情報は，パッチアドレスとパッチデータの組合せを有するもので，パッチアドレスに対応するパッチデータ長およびパッチデータを含んで構成され，各パッチアドレスに後続するパッチデータ長は，次のパッチアドレスの格納位置を算出するために必要な情報であること。（第３頁左上欄第２行から第１５行）
（７）ＲＯＭ２内のマイクロプログラムを変更する要請が生じると，プログラム１内のパッチ情報受取り手段は外部装置より外部インタフェース４を介してパッチ情報を受け取る。プロセッサ１内のパッチ情報格納手段１２は，そのパッチ情報をＲＡＭ３に格納すると同時に割込み制御回路５にパッチ情報中のパッチデータ（パッチデータ１，パッチデータ２，パッチデータ３，・・・という複数のパッチデータ）の各格納アドレスをセットし，さらに比較回路６にパッチ情報中のパッチアドレス（パッチアドレス１，パッチアドレス２，パッチアドレス３，・・・という複数のパッチアドレス）をセットすること。（第３頁左上欄第１９行から右上欄第１８行）
（８）比較回路６は，プロセッサ１がＲＯＭ２内のマイクロプログラムの処理の過程でＲＯＭ２内のマイクロプログラム中から読み出す命令のアドレスであるＲＯＭアクセスアドレスと上述のようにセットされたパッチアドレスとを比較し，一致するものがあれば一致したパッチアドレスに対応する割込みを割込み制御回路５に対して発生すること。（第３頁右上欄第３行から第１１行）
（９）この割込みを検出した割込み制御回路５は，この割込みの発生をプロセッサ１に通知し，プロセッサ１は，割込み許可の通知を割込み割込み制御回路５に対して行うこと。（第３頁右上欄第１９行から左下欄第１１行）
（１０）プロセッサ１から割込み許可通知を受け取った割込み制御回路５は，比較回路６から検出した割込みに係るパッチデータの格納アドレスへのジャンプを実行すること。（第３頁左下欄第６行から第１１行）
（１１）ジャンプが実行されたジャンプ先のパッチデータに基づく動作が実行され，この実行の終了後にパッチデータの最後に設置されているリターン命令に基づいて割込み発生前のルーチンへのリターンが行われること。（第３頁左下欄第１２行から第１６行）
　上記の（１）ないし（１１）の記載を参照すると，情報処理の技術分野では，「パッチ」は，プログラムの一部を修正することを意味しており，引用例には，ＲＯＭに格納したマイクロプログラムを一部修正するパッチ情報を外部装置から受け取ってＲＡＭに格納すること，パッチ情報のパッチアドレスを比較回路にセットして，ＲＯＭアクセスアドレスと比較して，一致すれば割込を発生させること，パッチ情報のパッチデータの格納アドレスを割込み制御回路にセットし，割込みが発生するとパッチデータの格納アドレスへジャンプし，修正命令を実行し，リターン命令に基づいて割込み発生前のルーチンへのリターンが行われることが示されていると認められるから，
　引用例には，マイクロプログラムを格納したＲＯＭと，ＲＯＭ内のマイクロプログラムから命令を読み出して動作するプロセッサと，ＲＡＭとを含む情報処理装置と，この情報処理装置に外部接続され，上記ＲＯＭに格納されたマイクロプログラムのパッチ情報を渡す外部装置と，からなる情報処理装置のマイクロプログラムのパッチ方式であって，この情報処理装置はさらに，ＲＯＭ内のマイクロプログラムを変更する要請が生じると，外部装置よりパッチ情報を受取るプロセッサ内のパッチ情報受取手段と，そのパッチ情報をＲＡＭに格納するプロセッサ内のパッチ情報格納手段と，ＲＯＭ内のマイクロプログラム中から読み出す命令のアドレスであるＲＯＭアクセスアドレスとセットされたパッチアドレスとを比較し，一致するものがあれば一致したパッチアドレスに対応する割込みを発生する比較回路６と，パッチ情報中のパッチデータの各格納アドレスをセットし，マイクロプログラムの処理の過程で，比較回路から検出した割込みに係るパッチアドレスに対応するパッチデータの格納アドレスへのジャンプ命令を発行する割込み制御回路と，当該パッチデータの格納アドレスへのジャンプを行う手段とを具備する情報処理装置のマイクロプログラムのパッチ方式の発明（以下，「引用例記載の発明」という。）が記載されていると認められる。
３．対比
　そこで，請求項１に係る発明と引用例記載の発明とを比較する。
　引用例記載の発明の「ＲＯＭ」，「ＲＡＭ」，「プロセッサ」及び「情報処理装置」は，各々，請求項１に係る発明の「リードオンリメモリ」，「ランダムアクセスメモリ」，「命令実行部」及び「マイクロコンピュータ」に対応しており，引用例記載の発明の「マイクロプログラム」は，「マイクロコンピュータ」のＲＯＭに格納される「プログラム」であり，「パッチ」とは，技術用語でプログラムの一部を修正することを意味するものであることから，「パッチアドレス」及び「パッチデータ」を含む「パッチ情報」は，「変更アドレス値」及び「変更プログラム命令」を指していると認められる。また，引用例記載の発明の，「パッチ情報受取り手段及びパッチ情報格納手段」は，請求項１に係る発明の，外部接続された外部装置にアクセスして，変更アドレス値と変更プログラム命令とを入力し，それらを上記ランダムアクセスメモリに記憶させる「変更設定手段」に相当していると認められ，引用例記載の発明の，命令アドレスとセットされたパッチアドレスを比較して一致した場合に一致したパッチアドレスに対応する割込みを発生する「比較回路」は，請求項１に係る発明の，命令アドレスの値と変更アドレス値とを比較し，両者が一致する場合に一致信号を出力する「アドレス比較手段」に相当していると認められる。また，引用例記載の発明の，パッチデータの各格納アドレスがセットされ，比較回路から検出した割込みに係るパッチアドレスに対応するパッチデータの格納アドレスへのジャンプ命令を発行する「割込み制御回路」は，請求項１に係る発明の，変更プログラム命令の先頭アドレスデータを示すベクターアドレスを保持し，上記アドレス比較手段から出力される一致信号に応答して上記ベクターアドレスに関する信号を出力する「ベクターアドレス保持手段」に相当していると認められる。
　更に，引用例記載の発明の「パッチデータの格納アドレスへのジャンプを行う手段」は，請求項１に係る発明の「変更プログラム命令を選択して実行部に出力する選択手段」に相当していると認められる。
　以上の比較により，引用例記載の発明と請求項１に係る発明とは，
　当初プログラム命令を記憶したリードオンリメモリと，ランダムアクセスメモリと，命令実行部とを含むマイクロコンピュータと，　このマイクロコンピュータに外部接続され，上記リードオンリメモリに記憶された当初プログラム命令の少なくとも一部を実質的に変更するための変更アドレス値と変更プログラム命令とを渡す外部装置と，からなるマイクロコンピュータのプログラム変更装置であって，上記マイクロコンピュータはさらに，上記外部接続された外部装置にアクセスして，上記変更アドレス値と変更プログラム命令とを入力し，それらを上記ランダムアクセスメモリに記憶させる変更設定手段と，上記プログラムカウンタの値と上記ランダムアクセスメモリに記憶された変更アドレス値とを比較し，両者が一致する場合に一致信号を出力するアドレス比較手段と，上記変更プログラム命令の先頭アドレスデータを示すベクターアドレスを保持し，上記アドレス比較手段から出力される一致信号に応答して上記ベクターアドレスに関する信号を出力するベクターアドレス保持手段と，このベクターアドレス保持手段の出力信号に応答して，上記命令実行部に出力する選択手段と，を具備するマイクロコンピュータのプログラム変更装置である点で一致しており，
　次の点で相違していると認められる。
　相違点
（１）請求項１に係る発明は，プログラム命令実行中のアドレス値をカウントするプログラムカウンタと，プログラムカウンタ変更手段とを有しており，通常動作時には上記リードオンリメモリのプログラム命令を選択し，プログラムカウンタの内容が変更された場合には，ランダムアクセスメモリに記憶された変更プログラム命令を選択して，プログラムを変更するのに対し，引用例記載の発明では，プログラムカウンタ及びプログラムカウンタ変更手段については，特に言及されていない点。
（２）請求項１に係る発明のマイクロコンピュータは，リードオンリメモリと，プログラムカウンタと，ランダムアクセスメモリと，命令実行部とを含み，更に，変更設定手段と，アドレス比較手段と，ベクターアドレス保持手段と，プログラムカウンタ変更手段と，選択手段をを含めたワンチップマイクロコンピュータであるのに対し，引用例記載の発明では，外部装置以外の部分がワンチップマイクロコンピュータとして構成されているかどうか明らかでない点。
（３）請求項１記載の発明では，外部装置として不揮発性メモリが用いられており，不揮発性メモリに格納されたプログラムの修正データを初期化動作の終了時点で，アクセスして，ランダムアクセスメモリに記憶させるのに対し，引用例記載の発明では，ＲＯＭ２内のマイクロプログラムを変更する要請が生じると外部装置よりパッチ情報を受け取ることが記載されているが，外部装置についても，受取りの時期についても，具体的には記載されていない点。
４．当審の判断
　そこで，上記各相違点について検討すると，
（１）一般に，コンピュータの命令実行制御をプログラムカウンタとプログラムカウンタ変更手段により行うことは，当該技術分野における技術常識に過ぎず，引用例のプロセッサにおいても，プログラムカウンタとプログラムカウンタ変更手段が存在することは，当業者にとっては自明なことであると認められる。
（２）引用例には，外部装置より外部インターフェース４を介してパッチ情報を受け取ると記載されており，プロセッサ１，ＲＯＭ２，ＲＡＭ３，外部インタフェース４，割込み制御回路５，比較回路６，バスを含めたものが，外部装置に対して内部のものとして考えられており，また，この出願の時点では，マイクロプロセッサユニット，ＲＯＭ，メモリ，一致回路，切換回路等を含む１チップマイクロコンピュータは周知技術（例えば，特開昭６３−５７４９８号公報の第３頁右上欄，第１７行から２０行，第４頁右上欄第２０行から左下欄第３行，特開昭５９ー２００６９号公報の第１頁左欄，特開昭６３−８１５３６号公報の第２頁右上欄等を参照）であると認められので，引用例記載の発明の第１図に示された外部装置を除いた部分を一体のものとして，引用例記載の発明のマイクロコンピュータをワンチップマイクロコンピュータとすることは，当業者が容易に想到しうることであると認められる。
（３）引用例には、外部装置については具体的に記載されていないが，その機能として，その装置から変更アドレス値や変更プログラム命令を受け取ることができれば良いのであるから，外部装置として，例えば，フロッピディスク，ハードディスク，ＲＡＭ，不揮発性メモリ（ＥＥＰＲＯＭ）等が使用可能であることは，当業者ならば自明である。したがって，不揮発性メモリを選択することに格別の困難性があるとは言えない。また，起動時に，プログラムの修正データをＲＡＭに格納することは，周知技術（例えば，特開昭６２−２４８０３５号公報，第２頁右上欄，特開平１−２７３１３１号公報，第１頁左欄，第４頁右上欄，参照）であると認められ，不揮発性メモリへのアクセスや変更アドレス等の入力，ＲＡＭへの記憶を，初期化動作の終了時点で行うように設定することも当業者が適宜なしうることに過ぎないと認められる。
  ５．むすび
　以上のとおりであるから，本願の請求項１に係る発明は，引用例記載の発明及び周知技術に基づいて，当業者が容易に発明をすることができたものと認められ，特許法第２９条第２項の規定により特許を受けることができない。
　よって，結論のとおり審決する。