【事件の表示】
　特願２００９−　８９２７２「浅いイオン注入された領域を含む半導体デバイスとその形成方法」拒絶査定不服審判事件〔平成２１年１２月　３日出願公開、特開２００９−２８３９１５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成２１年４月１日（パリ条約による優先権主張２００８年５月９日、アメリカ合衆国）を出願日とする外国語書面出願であって、平成２４年５月２５日に手続補正書が提出され、同年７月９日付けの拒絶理由通知に対して、同年１２月２８日に意見書及び手続補正書が提出されたが、平成２５年４月２５日付けで拒絶査定がなされ、これに対して、同年９月９日に拒絶査定を不服とする審判請求がなされたものである。
　
　
第２．本願発明に対する判断
１．本願発明
　本願の請求項１ないし請求項１２に係る発明は、平成２４年１２月２８日に提出された手続補正書により補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし請求項１２に記載されている事項によって特定されるものであって、そのうちの、請求項１に係る発明（以下「本願発明」という。）は、次のとおりのものである。
　
「半導体デバイスを形成する方法であって、
　ＩＩＩ族窒化物半導体層上に誘電体層を形成する工程と、
　前記半導体層において離間して設けられているソース領域およびドレイン領域上の前記誘電体層の一部を選択的に除去する工程と、
　前記半導体層の前記ソース領域およびドレイン領域内へ直接第１の導電型を持つイオンを、前記半導体層と前記半導体層の下にあるチャネル層との界面から１００Å以内にイオン注入濃度のピークを備えるように選択されたイオン注入エネルギーでイオン注入する工程と、
　前記注入されたイオンを活性化するために前記半導体層と前記誘電体層とをアニールする工程と、
　前記半導体層の前記ソース領域およびドレイン領域上に金属電極を形成する工程と
を備えることを特徴とする方法。」
　
２．引用例の記載事項と引用発明
（１）引用例の記載事項
　本願の優先権主張の日前に外国において頒布され、原査定の根拠となった拒絶理由に引用された刊行物である、国際公開第２００７／１３６５１９号（以下「引用例」という。）には、“SEMICONDUCTOR DEVICES INCLUDING SELF ALIGNED REFRACTORY CONTACTS AND METHODS OF FABRICATING THE SAME”（発明の名称、訳：「自己整合した耐熱性コンタクトを備える半導体デバイス及びその製造方法」）に関して、 Figure１Ａ〜Figure１Ｆとともに、以下の事項が記載されている（ここにおいて、以下の訳は、引用例の国際出願の国内公表特許公報である特表２００９−５３７９８３号公報をもとに当審が作成したものである。そして、下線は、参考のため当審において付したものであり、以下、他の刊行物についても同様である。）。
　
ａ．“FIELD OF THE INVENTION
[0001]　
The present invention relates
 more particularly, to semiconductor devices including refractory metal contacts and related methods of fabrication
[0001]　本発明は、半導体デバイス及び半導体デバイスを製造する方法に関し、より具体的には、耐熱性金属コンタクトを備える半導体デバイス及びその製造方法に関する。」）
　
ｂ．“BACKGROUND
[0002]　There is a high level of interest in wide bandgap semiconductor materials such as silicon carbide (SiC) (2.996 eV for alpha SiC at room temperature) and the Group III nitrides, such as 3.36 eV for GaN at room temperature, for high power, high temperature and/or high frequency applications. These materials, typically, have higher electric field breakdown strengths and higher electron saturation velocities relative to gallium arsenide (Gas) and silicon (Si).
　……
[0007]　In order to provide desired semiconductor properties, it may be desirable to dope a semiconductor layer with impurity atoms, i.e. dopants. Doping of semiconductor materials may be performed during and/or after material growth. Impurity atoms may be categorized as n-type or p-type depending on whether the implanted ions act as donors (which increase the number of electrons) or acceptors (which increase the number of holes), respectively, in the doped material. The resulting material may be characterized as n-type or p-type depending on the predominant type of dopants in the material.
[0008]　Ion implantation is a well-known method of doping a semiconductor layer with impurities. In an ion implantation process, ionized impurity atoms are accelerated under high vacuum through an electric field towards a target layer, where they become implanted. The number of ions directed at a target layer is referred to as the dose, which is typically expressed in ions/cm2. The ions are accelerated at an energy level, typically expressed in electron-volts (eV). The distribution of ions in the implanted layer depends on the dose and energy of the implant, sometimes referred to as the implant conditions, as well as the type of ions implanted, the type of material the ions are implanted into, the angle of the implants, and other factors. The implanted ions typically form a concentration distribution that has a peak concentration at a particular depth, i.e., the implant range. 
[0009]　Ion implantation is useful for selective doping of crystalline material in order to form desired regions in the material, such as p-n junctions, highly conductive contact regions, field spreading regions, and the like. Typically, after impurities are implanted into a semiconductor layer, the implanted impurities may be annealed at a high temperature, this may be called an activation anneal. An activation anneal may repair damage caused by the implantation of high-energy ions into the semiconductor lattice. Implant damage may include, for example, broken and/or rearranged chemical bonds within the semiconductor lattice. The activation anneal may also assist implanted impurity ions in finding a suitable site in the crystal lattice at which the ions may appropriately act as acceptors and/or donors.”
（審決注：引用例の段落[0002]には、前記のとおり“gallium arsenide (Gas)”と記載されている。しかし、“gallium arsenide”（ガリウム砒素）の略語はGaAsであるから、前記“(Gas)”の記載は明らかな誤記である。したがって、以下の訳では「ガリウム砒素（ＧａＡｓ）」とした。
訳：「背景
[0002]　高電力、高温及び／または高周波用途へむけて、ワイド・バンドギャップ半導体材料、たとえば、炭化珪素(ＳｉＣ)(αＳｉＣは室温で２．９９６ｅＶ)、及び、室温で３．３６ｅＶのＧａＮのようなＩＩＩ族窒化物の材料系への強い関心が集まっている。これらの材料は一般に、ガリウム砒素（ＧａＡｓ）及びシリコン（Ｓｉ）に比べて降伏電界強度が高く、電子の飽和速度が高い。
　……
[0007]　所望の半導体特性を提供するためには、半導体層を不純物原子、すなわちドーパントでドープすることが望ましい。半導体材料のドーピングは、材料の成長中及び／または成長後に行われる。不純物原子は、注入されたイオンがドープされた材料中でそれぞれ、（電子数を増加させる）ドナーとして振る舞うか（正孔数を増加させる）アクセプタとして振る舞うかによって、ｎ型またはｐ型に分類される。得られた材料は、材料中のドーパントの支配的なタイプに応じて、n型またはｐ型として特徴付けられる。
[0008]　イオン注入は、半導体層を不純物でドーピングするためのよく知られた方法である。イオン注入工程では、イオン化された不純物原子が、高真空中で電界によってターゲット層の方向に加速され、そこで注入される。ターゲット層に向かうイオンの数は、ドーズと呼ばれ、イオン数/cm2の単位で表現されるのが普通である。イオンは、通常は電子ボルト(ｅＶ)で表現されるエネルギーレベルに加速される。注入された層内でのイオンの分布は、しばしば注入条件と呼ばれる注入のドーズ及びエネルギーに依存し、注入されたイオンのタイプ、イオンが注入される材料のタイプ、注入の角度その他の要因にも依存する。注入されたイオンは、通常は、特定の深さでのピーク濃度を有する濃度分布、すなわち、「注入範囲」を形成する。
[0009]　イオン注入は、ｐ−ｎ接合、高伝導性コンタクト領域、電界拡がり領域などの所望の領域を材料内に形成するために、結晶材料に選択的にドーピングを行うために有用である。通常は、不純物が半導体層中に注入された後に、注入された不純物は高温でアニールされ、これは活性化アニールと呼ばれ得る。活性化アニールは、半導体結晶格子中に高エネルギー・イオンを注入することにより引き起こされる損傷を回復することができる。注入損傷には、例えば、半導体結晶格子中の壊された、及び／または再配列された化学結合が含まれる。活性化アニールはまた、イオンがアクセプタ及び／またはドナーとして適切に振る舞うための結晶格子内の適当なサイトを、注入された不純物イオンが見出すのを助けることができる。」）
　
ｃ．“SUMMARY OF THE INVENTION
　……
[0012]　
In further embodiments of the present invention, forming the semiconductor layer may include forming a channel layer on the semiconductor substrate, forming a barrier layer on the channel layer and forming a protective layer on the barrier layer.
[0013]　In still further embodiments of the present invention, the protective layer may be etched according to the mask to expose at least a portion of a surface of the barrier layer. The ions may be implanted into the barrier layer according to the mask to form implanted regions on the barrier layer. The implanted regions extend at least partially into the channel layer.
[0014]　In some embodiments of the present invention, ions may be implanted into the protective layer and the barrier layer according to the mask to form implanted regions in the protective layer and the barrier layer. The protective layer may be etched according to the mask to expose at least a portion of the implanted regions of the barrier layer. The implanted regions may extend at least partially into the channel layer.”
（訳：「発明の要約
　……
[0012]　本発明のさらなる実施形態では、前記半導体層を形成するステップは、前記半導体基板上にチャネル層を形成するステップと、前記チャネル層上に障壁層を形成するステップと、前記障壁層上に保護層を形成するステップとを含んでもよい。さらに、前記マスクを前記保護層上に形成してよい。
[0013]　本発明のよりさらなる実施形態では、前記マスクによって前記保護層をエッチングして、前記障壁層の表面の少なくとも一部を露出させてよい。前記マスクによって前記障壁層へ前記イオンを注入して、前記障壁層上にイオン注入領域を形成してよい。前記イオン注入領域は、前記チャネル層へ少なくとも部分的に延在する。
[0014]　本発明のいくつかの実施形態では、前記マスクによって前記保護層及び前記障壁層内にイオンが注入され、前記保護層及び前記障壁層内にイオン注入領域を形成してよい。障壁層の前記イオン注入領域の少なくとも一部を露出させるように、前記マスクによって前記保護層をエッチングしてよい。前記イオン注入領域は、前記チャネル層内に少なくとも部分的に延在してよい。」）
　
ｄ．“DETAILED DESCRIPTION OF EMBODIMENTS OF THE INVENTION
　……
[0030]　Fabrication of structures according to embodiments of the present invention is schematically illustrated in Figures 1A through 1F. As seen in Figure 1A, a substrate 10 is provided on which nitride based devices may be formed. In particular embodiments of the present invention, the substrate 10 may be a semi-insulating silicon carbide (SiC) substrate that may be, for example, 4H polytype of silicon carbide. Other silicon carbide candidate polytypes include the 3C, 6H, and 15R polytypes. The term semi-insulating is used in a relative rather than absolute sense. In particular embodiments of the present invention, the silicon carbide bulk crystal has a resistivity equal to or higher than about 1x105 Ω-cm at room temperature.
　……
[0034]　Referring again to Figure 1A, 
a channel layer 20 is provided on the substrate 10.
[0035]　
In some embodiments of the present invention, the channel layer 20 is a Group Ill-nitride, such as Al
X
Ga
1-X
N where 0≦x＜1,
The channel layer 20 may also be other Group Ill-nitrides such as InGaN, AlInGaN or the like.
The channel layer 20 may be undoped (unintentionally doped) and may be grown to a thickness of greater than about 20 Å.
[0036]　
A barrier layer 22 is provided on the channel layer 20. The channel layer 20 may have a bandgap that is less than the bandgap of the barrier layer 22 and the channel layer 20 may also have a larger electron affinity than the barrier layer 22. The barrier layer 22 may be deposited on the channel layer 20. In certain embodiments of the present invention, the barrier layer 22 is AlN, AlInN, AlGaN or AlInGaN with a thickness of between about 0.1 nm and about 10 nm.
[0037]　
As noted above, the barrier layer 22 may have a bandgap larger than that of the channel layer 20 and a smaller electron affinity than the channel layer 20.
[0038]　As shown in Figure 1B, a protective layer 24 is formed on the barrier layer 22. The protective layer 24 may be silicon nitride (SixNy), silicon dioxide (SiO2) and/or another suitable protective material, such as silicon oxynitride (SiON). It will be understood that the terms SixNy, SiN and silicon nitride are used herein interchangeably to refer to both stoichiometric and non-stoichimetric silicon nitride. Other materials may also be utilized for the protective layer 24. For example, the protective layer 24 could also include magnesium oxide, scandium oxide, aluminum oxide and/or aluminum oxynitride. Furthermore, the protective layer 24 may be a single layer or multiple layers of uniform and/or non-uniform composition. The material of the protective layer 24 should have appropriate interface characteristics, should be capable of withstanding relatively high temperatures, and should be capable of being removed without significantly damaging the underlying barrier layer 22.
[0039]　In general, the protective layer 24 may be a dielectric layer that has a relatively high breakdown field strength and that provides a relatively low interface trap density at the interface with an underlying Group Ill-nitride layer such as the barrier layer 22. The protective layer 24 may have a high etch selectivity with respect to the material of the barrier layer 22, and may not be reactive to the material of the barrier layer 22. Moreover, the protective layer 24 may have a relatively low level of impurities therein. For example, the protective layer 24 may have a relatively low level of hydrogen and other impurities, including oxygen, carbon, fluorine and chlorine. In addition, the protective layer 24 may be stable at relatively high temperatures (e.g. 1000℃) in order to withstand high annealing temperatures used in subsequent process steps.
[0040]　In particular embodiments of the present invention, the protective layer24 is SiN. The SiN may be formed for example, by Low Pressure Chemical Vapor Deposition (LPCVD) and/or Metal-Organic Chemical Vapor Deposition (MOCVD). The SiN layer may be stoichiometric (i.e. the ratio of silicon to nitrogen in the material is about 3:4). The stoichiometry of a SiN layer may be adjusted, for example, by adjusting the relative flow rates of SiH4 and NH3 source gases in a CVD process. Moreover, when formed at relatively high temperatures, CVD-grown SiN tends to be stoichiometric.”
（訳：「発明の実施例の詳細な説明
　……
[0030]　本発明の実施形態による構造の製造は、図１Ａから１Ｆに概略的に示されている。図１Ａに示されるように、上に窒化物ベースのデバイスを形成することのできる基板１０が設けられる。本発明の特定の実施形態では、基板１０は、例えば、炭化珪素の４Ｈポリタイプである半絶縁性炭化珪素(ＳｉＣ)基板としてよい。候補となる他の炭化珪素のポリタイプには、３Ｃ、６Ｈ及び１５Ｒポリタイプが含まれる。“semi-insulating”（半絶縁性）という用語は、絶対的な意味ではなく相対的な意味で用いられる。本発明の特定の実施形態では、炭化珪素のバルク結晶は室温で１×１０５Ω-ｃｍ以上の抵抗率を有する。
　……
[0034]　再び図１Ａを参照すると、チャネル層２０が基板１０上に設けられる。チャネル層２０は、上記したバッファ層、遷移層、及び／または核生成層を用いて基板１０上に堆積されてよい。チャネル層２０は圧縮歪を受けていてよい。さらに、チャネル層及び／またはバッファ核生成層及び／または遷移層は、例えば、ＭＯＣＶＤ、またはＭＢＥもしくはＨＶＰＥ等の当業者にはよく知られた他の技術を用いて堆積してよい。
[0035]　本発明のいくつかの実施形態では、チャネル層２０は、チャネル層と障壁層との間の界面において、チャネル層２０の伝導帯バンドエッジのエネルギーが障壁層２２の伝導帯バンドエッジのエネルギーより低いことから、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）等のＩＩＩ族窒化物である。本発明のある実施形態では、ｘ＝０であり、チャネル層２０がＧａＮであることを示す。チャネル層２０は、ＩｎＧａＮ、ＡｌＩｎＧａＮ等の他のＩＩＩ族窒化物であってよい。チャネル層２０は、アンドープ(「意図的にはドープされていない」)であってもよく、また、約２０Åを超える厚さにまで成長させてよい。チャネル層２０は、超格子、または、ＧａＮ、ＡｌＧａＮなどの組み合わせのような、多層構造であってよい。
[0036]　障壁層２２がチャネル層２０上に設けられる。チャネル層２０は、障壁層２２のバンドギャップよりは小さいバンドギャップを持ち、チャネル層２０は、障壁層２２よりも大きな電子親和力を持っていてよい。障壁層２２は、チャネル層２０上に堆積されてよい。本発明のある実施形態では、障壁層２２は、約０．１ｎｍから約１０ｎｍの間の厚さを有するＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮまたはＡｌＩｎＧａＮである。……本発明の特定の実施形態では、障壁層２２は、障壁層２２がオーミックコンタクト金属の下に埋め込まれたときに、チャネル層２０と障壁層２２との界面で分極効果により相当に大きなキャリア濃度を誘起するように、十分に厚く、十分に大きなＡｌ組成とドーピングを有している。また、障壁層２２は、障壁層２２と保護層２４との界面(図１Ｂ)に堆積したイオン化不純物に起因するチャネル内の電子の散乱を低減または最小化するために十分な厚さであるべきである。
[0037]　上記したように、障壁層２２は、チャネル層２０よりも大きなバンドギャップと、チャネル層２０よりも小さな電子親和力とを持っていてよい。従って、本発明のある実施形態では、障壁層２２は、ＡｌＧａＮ、ＡｌＩｎＧａＮ及び／またはＡｌＮまたはこれらの層の組み合わせを含んでもよい。障壁層２２は、例えば、約０．１ｎｍから約２００ｎｍの厚さであってよいが、その中にクラックや実質的な欠陥の形成を引き起こすほどに厚くてはいけない。本発明のある実施形態では、障壁層２２は、アンドープか、または約１×１０１９ｃｍ−３未満の濃度にｎ型ドーパントがドープされている。本発明のいくつかの実施形態では、障壁層２２は、ＡｌＸＧａ１−ＸＮ（０＜ｘ＜１）である。特定の実施形態では、アルミニウム濃度は約２５％である。しかしながら、本発明の他の実施形態では、障壁層２２は、約５％から約１００％の間のアルミニウム濃度を有するＡｌＧａＮを含む。本発明の特定の実施形態では、アルミニウム濃度は、約１０％より大きい。
[0038]　図１Ｂに示すように、保護層２４が障壁層２２上に形成される。保護層２４は、窒化シリコン（ＳｉｘＮｙ）、二酸化シリコン（ＳｉＯ２）及び／または酸窒化シリコン（ＳｉＯＮ）のような他の適当な保護材料であってよい。用語「ＳｉｘＮｙ,」、「ＳｉＮ」及び「窒化シリコン」が本明細書では相互に区別なく用いられ、化学量論的及び非化学量論的窒化シリコンの両方を指していることが理解されよう。他の材料が保護層２４に用いられてよい。たとえば、保護層２４としては、酸化マグネシウム、酸化スカンジウム、酸化アルミニウム及び／または酸窒化アルミニウムを挙げることができる。さらに、保護層２４は、均一、かつ／または不均一な組成の単層または多層であってよい。保護層２４の材料は、適当な界面特性を有し、比較的高温に耐えることができ、下地の障壁層２２に大きな損傷を与えることなく取り除くことができなければならない。
[0039]　一般に、保護層２４は、比較的高い降伏電界強度を有し、障壁層２２のような下層のＩＩＩ族窒化物層との界面で比較的少ない界面トラップ濃度を与える誘電体層であってよい。保護層２４は、障壁層２２の材料に対して高いエッチング選択性を有し、かつ障壁層２２の材料に対して反応性がないものでよい。さらに、保護層２４は、不純物濃度が比較的低濃度でよい。例えば、保護層２４は、比較的低濃度の水素ならびに酸素、炭素、フッ素及び塩素を含む他の不純物を含んでよい。さらに、保護層２４は、引き続く工程で用いられる高いアニール温度に耐えるために、比較的高温(例えば１０００℃超)で安定であってよい。
[0040]　本発明の特定の実施形態では、保護層２４はＳｉＮである。ＳｉＮは、例えば、低圧化学気相成長法(ＬＰＣＶＤ)及び／または有機金属化学気相成長法(ＭＯＣＶＤ)を用いて形成されてよい。ＳｉＮ層は、化学量論的(すなわち、材料中のシリコン対窒素の比が約３：４)であってよい。ＳｉＮ層の化学量論比は、例えば、ＣＶＤ工程中のＳｉＨ４とＮＨ３原料ガスの相対的流量比を調節することによって調節可能である。さらに、比較的高温で形成されると、ＣＶＤ成長のＳｉＮは、化学量論的になる傾向にある。」）
　
ｅ．“[0048]　
Referring still to Figure 1B, a mask 25 is formed on the protective layer 24.
The mask 25 (photoresist) may be patterned for ohmic areas as illustrated in Figure 1B. Windows may be opened in the protective layer 24 for the formation of ohmic contacts. In particular, the protective layer 24 may be etched according to the mask 25 until a surface of the barrier layer 22 is exposed. The windows may be formed utilizing a low damage etch with respect to the barrier layer 22 to expose the underlying barrier layer 22.
[0049]　
As further illustrated in Figure 1B, impurity ions 27 are implanted through the windows into the barrier layer 22. For example, n-type impurity ions, such as Si, may be implanted into the barrier layer 22. In some embodiments of the present invention, some of the implanted ions may come to rest within the channel layer 20. Accordingly, as shown in Figure 1C, an implanted region 31 may be formed within the barrier layer 22 and/or the channel layer 20
[0050]　It will be understood that in some embodiments of the present invention, the impurity ions 27 may be implanted before the protective layer 24 is etched to expose the barrier layer 22. In these embodiments, the implanted region 31 may be formed partially within the protective layer 24, the barrier layer 22 and/or the channel layer 20. Then, the protective layer 24 including the implanted ions may be removed to expose the implanted region of the barrier layer 22.
[0051]　
The implant conditions may be selected to provide an implanted region 31 having apeak dopant concentration of 1x10
18
cm
-3
 or greater.
[0052]　In some embodiments, the implants may be performed at room temperature. The implant energies and dose may be selected to provide an implant profile that achieves a desired sheet resistivity and/or permits fabrication of low resistivity ohmic contacts to the barrier layer 22 as provided below. In order to form n-type implanted regions 31 in a nitride-based layer, the implanted ions may include silicon, sulfur, germanium and/or oxygen ions.”
（訳：「[0048]　図１Ｂをさらに参照すると、マスク２５が、保護層２４上に形成される。マスク２５は、フォトレジストまたはＳｉＮ及び／またはＳｉＯ２等の他の適当なマスク材料を含んでよい。マスクは、注入されたイオンを遮断するように選択された厚さを有してよい。例えば、保護層がＳｉＮを含むとき、マスク２５は、ＳｉＯ２等の酸化膜を含んでもよく、その逆でよい。マスク２５(フォトレジスト)は、図１Ｂに示されるように、オーミック領域のためにパターン化されてよい。オーミックコンタクトを形成するために保護層２４中に窓が開けられてよい。特に、保護層２４は、マスク２５によって、障壁層２２の表面が露出するまでエッチングされてよい。窓は、下地の障壁層２２を露出させるために障壁層２２に関して低損傷となるエッチングを利用して形成されてよい。低損傷エッチング技術の例は、反応性イオン・エッチング以外の、誘導結合プラズマ、電子サイクロトロン共鳴(ＥＣＲ)、またはプラズマに直流成分を与えない下流プラズマ・エッチング等のエッチング技術を含む。ＳｉＯ２保護層２４にとっては、低損傷エッチングは、バッファードフッ酸を用いたウェット・エッチングとしてよい。ＳｉＮ及び／またはＳｉＯ２のエッチ・ストップ層までの選択的エッチングと、引く続くエッチ・ストップ層の低損傷の除去を行ってよい。ＳｉＮに対してはＳｉＯ２をエッチ・ストップ層として用いてよい。実施形態では、保護層２４は、ＳｉＮ及び／またはＳｉＯ２層に加えて、エッチ・ストップ層を含んでよい。このように、本発明のある実施形態では、保護層２４は、多層を含んでよい。
[0049]　図１Ｂにさらに示すように、不純物イオン２７が窓を通して障壁層２２に注入される。例えば、Ｓｉのようなｎ型不純物イオンが、障壁層２２に注入されてよい。本発明のいくつかの実施形態では、注入されたイオンのいくらかは、チャネル層２０の中にまで到達して止まってよい。したがって、図１Ｃに示すように、イオン注入領域３１は、障壁層２２及び／またはチャネル層２０の中に形成され得る。
[0050]　本発明のいくつかの実施形態では、保護層２４がエッチングされて障壁層２２を露出する前に、不純物イオン２７が注入されてよいということが理解されるであろう。これらの実施形態では、イオン注入領域３１は、保護層２４、障壁層２２及び／またはチャネル層２０内に部分的に形成されてよい。そして、注入されたイオンを含む保護層２４を除去して、障壁層２２のイオン注入領域を露出してよい。
[0051]　注入条件は、１×１０１８ｃｍ−３以上のピーク・ドーパント濃度を有するイオン注入領域３１を実現するように選択してよい。例えば、いくつかの実施形態では、注入のドーズ及びエネルギーは、約５×１０１９ｃｍ−３のピーク・ドーパント濃度を実現するように選択されてよい。注入工程は、注入されたドーパントの正味のプロファイルを実現するために、多段階注入工程を含んでよい。例えば、注入工程は、第１の組の注入条件のもとで行われる第１の注入工程と、第２の組の注入条件のもとで行われる引き続く注入工程とを含んでよい。３つ以上の注入工程が行われてよい。
[0052]　いくつかの実施形態では、注入は室温で行ってよい。注入エネルギー及びドーズは、所望のシート抵抗率を達成し、及び／または、以下に示すように障壁層２２に対する低抵抗のオーミックコンタクトの製造を可能とするように、注入プロファイルが選択されてよい。窒化物ベースの層内にｎ型イオン注入領域３１を形成するために、注入されるイオンとしては、シリコン、硫黄、ゲルマニウム、及び／または酸素イオンを挙げることができる。」）
　
ｆ．“[0054]　
As illustrated in Figure 1D, metal may be deposited in the windows, for example, by evaporation, on the implanted regions 31 to provide the ohmic contacts 30. Suitable metals may include refractory metals, such as titanium (Ti), tungsten (W), titantium tungsten (TiW), Si, TiWN, tungsten suicide (WSi), rhenium (Re), Niobium (Nb), nickel (Ni), gold (Au), aluminum (Al), tantalum (Ta), molybdenum (Mo), nickel suicide (NiSi), titanium suicide (TiSi), titanium nitiride (TiN), tungsten silicon nitride (WSiN), platinum (Pt) and the like.
Thus, according to some embodiments of the present invention, the ohmic contacts 30 are self-aligned to the implanted regions 31 as illustrated in Figure 1D
[0055]　
The implant regions 31 and the contacts 30 may be annealed in a single step. In particular, the contacts 30 may be annealed at a temperature of at least about 950℃, which may also activate the implanted dopants in the implant regions 31.
　……
[0057]　In some embodiments of the present invention, the activation anneal may be performed in an inert atmosphere including, for example, N2 and/or Ar. In some embodiments, SiH4 may be provided during the implant anneal along with NH3, in which case, SiN may be deposited on the protective layer during the anneal. The activation anneal may be performed in-situ and/or in a separate annealing chamber. The activation anneal may be performed for at least about 30 seconds or more, depending on the anneal temperature. For example, a rapid thermal anneal (RTA) at about 1300℃ may be performed for about 30 seconds, while a furnace anneal at about 1000℃ may be performed for about 30 minutes. The particular selection of activation times and temperatures may vary depending on the type of materials involved and the particular implant conditions employed. In particular embodiments, the anneal time may be in the range of about 30 seconds to about 30 minutes.”
（訳：「[0054]　図１Ｄに示すように、オーミックコンタクト３０を設けるために、金属を、例えば蒸着法によりイオン注入領域３１上の窓の中に堆積してよい。適当な金属は、チタン(Ｔｉ)、タングステン(Ｗ)、チタン・タングステン(ＴｉＷ)、Ｓｉ、ＴｉＷＮ、タングステン・シリサイド(ＷＳｉ)、レニウム(Ｒｅ)、ニオブ(Ｎｂ)、ニッケル(Ｎｉ)、金(Ａｕ)、アルミニウム(Ａｌ)、タンタル(Ｔａ)、モリブデン(Ｍｏ)、ニッケル・シリサイド(ＮｉＳｉ)、チタン・シリサイド(ＴｉＳｉ)、窒化チタン(ＴｉＮ)、窒化タングステン・シリコン(ＷＳｉＮ)、白金(Ｐｔ)などの耐熱性金属を含んでよい。全ての不要な金属は、例えば、溶剤を用いて取り除くことができる。このように、本発明のいくつかの実施形態によれば、オーミックコンタクト３０は、図１Ｄに示すように、イオン注入領域３１と自己整合している。
[0055]　注入領域３１及びコンタクト３０は、単一工程でアニールしてよい。特に、コンタクト３０は、注入領域３１内に注入されたドーパントを活性化することもできる少なくとも９５０℃の温度でアニールしてよい。アニールは、Ｎ２またはＡｒのような不活性ガスの雰囲気で行ってよい。さらに、例えば、保護層２４がＳｉＮでありコンタクト３０がＴｉＷＮ、ＷＳｉＮ、またはＴｉＮのような金属窒化物である本発明の実施形態では、アニールをＮＨ３の雰囲気内で行ってよい。オーミックコンタクトのアニールを用いることによって、オーミックコンタクトの抵抗は比較的高い抵抗値から約１Ω・ｍｍ以下に低減するであろう。このように、本明細書で用いる「オーミックコンタクト」という用語は、約１Ω・ｍｍ以下のコンタクト抵抗を有する非整流性のコンタクトを指す。高温工程において保護層２４の存在は、これがなければこの過程で起こるであろう障壁層２２への損傷を回避することができる。したがって、例えば、高温のオーミックコンタクト/注入領域のアニール後のゲート領域のシート抵抗は、成長直後、すなわち、コンタクトアニール前のゲート領域のシート抵抗と実質的に同じになるであろう。
　……
[0057]　本発明のいくつかの実施形態では、活性化アニールは、例えば、Ｎ２及び／またはＡｒを含む不活性雰囲気中で行ってよい。いくつかの実施形態では、ＳｉＨ４がＮＨ３と一緒に注入アニール中に供給されてよく、その場合、ＳｉＮがアニール中に保護層上に堆積されてよい。活性化アニールは、その場で、及び／または分離したアニーリングチャンバー内で行ってよい。活性化アニールは、アニール温度に応じて少なくとも約３０秒以上行ってよい。例えば、約１３００℃での急速熱アニール(ＲＴＡ)を約３０秒間行ってよく、一方、約１０００℃の炉によるアニールを約３０分間行ってよい。活性化の時間及び温度の個々の選択は、関係する材料の種類および用いられる個々の注入条件に応じて変化してよい。特定の実施形態では、熱処理時間は、約３０秒から約３０分の範囲内であろう。」）
　
ｇ．“[0061]　Referring now to Figure IE, the mask 25 may be removed. Figure IE further illustrates the formation of a gate contact 32. A mask (not shown) is formed on the ohmic contacts and the protective layer 24 and patterned to form a window that exposes a portion of the protective layer 24. A recess is then formed through the protective layer 24 to expose a portion of the barrier layer 22. The recess is formed using a low damage etch process as described above. 
In particular embodiments where the ohmic contacts 30 provide source and drain contacts
（訳：「[0061]　図１Ｅを参照すると、マスク２５は除去されてよい。図１Ｅは、ゲートコンタクト３２の形成をさらに示している。マスク（図示せず）は、オーミックコンタクト及び保護層２４の上に形成され、保護層２４の一部を露出させる窓を形成するようにパターン化される。つぎに、リセスが、保護層２４を通して形成され、障壁層２２の一部を露出させる。リセスは、上記のように低損傷エッチング工程を用いて形成される。オーミックコンタクト３０がソースコンタクト及びドレインコンタクトを実現する特定の実施形態では、これにより、ゲートコンタクト３２がドレインコンタクトよりもソースコンタクトに近接するように、リセスがソースコンタクトとドレインコンタクトとの間でオフセットされていてよい。」）
　
ｈ．図１Ｃには、イオン注入領域３１は、障壁層２２と、チャネル層２０の前記障壁層２２の界面側の領域に渡って形成されていることが、図示されている。
　
（２）引用発明
　　ア．引用例の段落[0001]の“The present invention relates …… more particularly, to semiconductor devices including refractory metal contacts and related methods of fabrication.”（訳：本発明はより具体的には……耐熱性金属コンタクトを備える半導体デバイス及びその製造方法に関する。）という記載から、引用例には、半導体デバイスの製造方法が記載されている。
　
　　イ．引用例の、段落[0012]の“In further embodiments of the present invention, forming the semiconductor layer may include forming a channel layer on the semiconductor substrate, forming a barrier layer on the channel layer and forming a protective layer on the barrier layer.”（訳：本発明のさらなる実施形態では、前記半導体層を形成するステップは、前記半導体基板上にチャネル層を形成するステップと、前記チャネル層上に障壁層を形成するステップと、前記障壁層上に保護層を形成するステップとを含んでよい。）という記載、段落[0034]の“Referring again to Figure 1A, a channel layer 20 is provided on the substrate 10.”（訳：再び図１Ａを参照すると、チャネル層２０が基板１０上に設けられる。）という記載、段落[0035]の“In some embodiments of the present invention, the channel layer 20 is a Group Ill-nitride, such as AlXGa1-XN where 0≦x1”（訳：本発明のいくつかの実施形態では、チャネル層２０は、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）等のＩＩＩ族窒化物である）及び“The channel layer 20 may be undoped (unintentionally doped) and may be grown to a thickness of greater than about 20 Å.”（訳：チャネル層２０は、ＩｎＧａＮ、ＡｌＩｎＧａＮ等の他のＩＩＩ族窒化物であってよい。チャネル層２０は、アンドープ(「意図的にはドープされていない」)であってもよく、また、約２０Åを超える厚さにまで成長させてよい。）という記載から、引用例には、基板１０上に、約２０Åを超える厚さにまで成長させた、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）、ＩｎＧａＮ、ＡｌＩｎＧａＮ等のＩＩＩ族窒化物からなるチャネル層２０を形成するステップが記載されている。
　
　　ウ．引用例の、前記イで摘記した段落[0012]の記載、段落[0036]の“A barrier layer 22 is provided on the channel layer 20. The channel layer 20 may have a bandgap that is less than the bandgap of the barrier layer 22 and the channel layer 20 may also have a larger electron affinity than the barrier layer 22. The barrier layer 22 may be deposited on the channel layer 20. In certain embodiments of the present invention, the barrier layer 22 is AlN, AlInN, AlGaN or AlInGaN with a thickness of between about 0.1 nm and about 10 nm.”（訳：障壁層２２がチャネル層２０上に設けられる。チャネル層２０は、障壁層２２のバンドギャップよりは小さいバンドギャップを持ち、チャネル層２０は、障壁層２２よりも大きな電子親和力を持っていてよい。障壁層２２は、チャネル層２０上に堆積されてよい。本発明のある実施形態では、障壁層２２は、約０．１ｎｍから約１０ｎｍの間の厚さを有するＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮまたはＡｌＩｎＧａＮである。）という記載、段落[0037]の“As noted above, the barrier layer 22 may have a bandgap larger than that of the channel layer 20 and a smaller electron affinity than the channel layer 20.”（訳：上記したように、障壁層２２は、チャネル層２０よりも大きなバンドギャップと、チャネル層２０よりも小さな電子親和力とを持っていてよい。）という記載から、引用例には、前記チャネル層２０上に、前記チャネル層２０よりも大きなバンドギャップと小さな電子親和力とを持ち、約０．１ｎｍから約１０ｎｍの間の厚さを有し、ＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮまたはＡｌＩｎＧａＮからなる障壁層２２を形成するステップが記載されている。
　
　　エ．引用例の、前記イで摘記した段落[0012]の記載、段落[0038]の“As shown in Figure 1B, a protective layer 24 is formed on the barrier layer 22. The protective layer 24 may be silicon nitride (SixNy), silicon dioxide (SiO2) and/or another suitable protective material, such as silicon oxynitride (SiON).”（訳：図１Ｂに示すように、保護層２４が障壁層２２上に形成される。保護層２４は、窒化シリコン（ＳｉｘＮｙ）、二酸化シリコン（ＳｉＯ２）及び／または酸窒化シリコン（ＳｉＯＮ）のような他の適当な保護材料であってよい。）という記載、段落[0039]の“In general, the protective layer 24 may be a dielectric layer that has a relatively high breakdown field strength and that provides a relatively low interface trap density at the interface with an underlying Group Ill-nitride layer such as the barrier layer 22.”（訳：一般に、保護層２４は、比較的高い降伏電界強度を有し、障壁層２２のような下層のＩＩＩ族窒化物層との界面で比較的少ない界面トラップ濃度を与える誘電体層であってよい。）という記載から、引用例には、下層のＩＩＩ族窒化物層である前記障壁層上に、窒化シリコン、二酸化シリコン及び／または酸窒化シリコンからなる誘電体層である保護層を形成するステップが記載されている。
　
　　オ．引用例の段落[0048]の“Referring still to Figure 1B, a mask 25 is formed on the protective layer 24.”（訳：図１Ｂをさらに参照すると、マスク２５が、保護層２４上に形成される。）及び“The mask 25 (photoresist) may be patterned for ohmic areas as illustrated in Figure 1B. Windows may be opened in the protective layer 24 for the formation of ohmic contacts. In particular, the protective layer 24 may be etched according to the mask 25 until a surface of the barrier layer 22 is exposed. The windows may be formed utilizing a low damage etch with respect to the barrier layer 22 to expose the underlying barrier layer 22.”（訳：マスク２５(フォトレジスト)は、図１Ｂに示されるように、オーミック領域のためにパターン化されてよい。オーミックコンタクトを形成するために保護層２４中に窓が開けられてよい。特に、保護層２４は、マスク２５によって、障壁層２２の表面が露出するまでエッチングされてよい。窓は、下地の障壁層２２を露出させるために障壁層２２に関して低損傷となるエッチングを利用して形成されてよい。）という記載から、引用例には、前記保護層２４上にマスク２５を形成し、前記マスク２５をオーミック領域のためにパターン化し、下地の障壁層２２の表面が露出するまで前記保護層２４をエッチングすることで、前記保護層２４中に窓を開けるステップが記載されている。
　
　　カ．引用例の、段落[0049]の“As further illustrated in Figure 1B, impurity ions 27 are implanted through the windows into the barrier layer 22. For example, n-type impurity ions, such as Si, may be implanted into the barrier layer 22. In some embodiments of the present invention, some of the implanted ions may come to rest within the channel layer 20. Accordingly, as shown in Figure 1C, an implanted region 31 may be formed within the barrier layer 22 and/or the channel layer 20.”（訳：図１Ｂにさらに示すように、不純物イオン２７が窓を通して障壁層２２に注入される。例えば、Ｓｉのようなｎ型不純物イオンが、障壁層２２に注入されてよい。本発明のいくつかの実施形態では、注入されたイオンのいくらかは、チャネル層２０の中にまで到達して止まってよい。したがって、図１Ｃに示すように、イオン注入領域３１は、障壁層２２及び／またはチャネル層２０の中に形成され得る。）という記載、及び、図１Ｃの図示態様から、引用例には、ｎ型不純物イオン２７を窓を通して障壁層２２に注入することで、注入されたイオンのいくらかはチャネル層２０の中にまで到達して止まることで、障壁層２２及びチャネル層２０の中にイオン注入領域３１を形成するステップが記載されている。
　
　　キ．引用例の、段落[0054]の“As illustrated in Figure 1D, metal may be deposited in the windows, for example, by evaporation, on the implanted regions 31 to provide the ohmic contacts 30. Suitable metals may include refractory metals, such as titanium (Ti), tungsten (W), titantium tungsten (TiW), Si, TiWN, tungsten suicide (WSi), rhenium (Re), Niobium (Nb), nickel (Ni), gold (Au), aluminum (Al), tantalum (Ta), molybdenum (Mo), nickel suicide (NiSi), titanium suicide (TiSi), titanium nitiride (TiN), tungsten silicon nitride (WSiN), platinum (Pt) and the like. …… Thus, according to some embodiments of the present invention, the ohmic contacts 30 are self-aligned to the implanted regions 31 as illustrated in Figure 1D.”（訳：図１Ｄに示すように、オーミックコンタクト３０を設けるために、金属を、例えば蒸着法によりイオン注入領域３１上の窓の中に堆積してよい。適当な金属は、チタン(Ｔｉ)、タングステン(Ｗ)、チタン・タングステン(ＴｉＷ)、Ｓｉ、ＴｉＷＮ、タングステン・シリサイド(ＷＳｉ)、レニウム(Ｒｅ)、ニオブ(Ｎｂ)、ニッケル(Ｎｉ)、金(Ａｕ)、アルミニウム(Ａｌ)、タンタル(Ｔａ)、モリブデン(Ｍｏ)、ニッケル・シリサイド(ＮｉＳｉ)、チタン・シリサイド(ＴｉＳｉ)、窒化チタン(ＴｉＮ)、窒化タングステン・シリコン(ＷＳｉＮ)、白金(Ｐｔ)などの耐熱性金属を含んでよい。……このように、本発明のいくつかの実施形態によれば、オーミックコンタクト３０は、図１Ｄに示すように、イオン注入領域３１と自己整合している。）という記載、段落[0061]の“In particular embodiments where the ohmic contacts 30 provide source and drain contacts”（訳：オーミックコンタクト３０がソースコンタクト及びドレインコンタクトを実現する特定の実施形態）という記載から、引用例には、チタン(Ｔｉ)、タングステン(Ｗ)、チタン・タングステン(ＴｉＷ)、レニウム(Ｒｅ)、ニオブ(Ｎｂ)、ニッケル(Ｎｉ)、金(Ａｕ)、アルミニウム(Ａｌ)、タンタル(Ｔａ)、モリブデン(Ｍｏ)等の金属を、蒸着法によりイオン注入領域３１上の窓の中に堆積することで、イオン注入領域３１と自己整合し、ソースコンタクト及びドレインコンタクトを実現するオーミックコンタクト３０を形成するステップが記載されている。
　
　　ク．引用例の段落[0055]の“The implant regions 31 and the contacts 30 may be annealed in a single step. In particular, the contacts 30 may be annealed at a temperature of at least about 950℃, which may also activate the implanted dopants in the implant regions 31. …… Through the use of an ohmic contact anneal, the resistance of the ohmic contacts may be reduced from a relatively high resistance to about 1 Ω-mm or less.”（訳：注入領域３１及びコンタクト３０は、単一工程でアニールしてよい。特に、コンタクト３０は、注入領域３１内に注入されたドーパントを活性化することもできる少なくとも９５０℃の温度でアニールしてよい。……オーミックコンタクトのアニールを用いることによって、オーミックコンタクトの抵抗は比較的高い抵抗値から約１Ω・ｍｍ以下に低減するであろう。）という記載から、引用例には、注入領域３１及びコンタクト３０を、前記注入領域３１内に注入されたドーパントを活性化するために少なくとも９５０℃の温度にて単一工程でアニールすることで、オーミックコンタクト３０が低抵抗化されるステップが記載されている。
　
　　ケ．以上のア〜クの開示内容を総合すると、引用例には、次の発明（以下「引用発明」という。）が記載されている。
　
「半導体デバイスの製造方法であって、
　基板１０上に、約２０Åを超える厚さにまで成長させた、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）、ＩｎＧａＮ、ＡｌＩｎＧａＮ等のＩＩＩ族窒化物からなるチャネル層２０を形成するステップと、
　前記チャネル層２０上に、前記チャネル層２０よりも大きなバンドギャップと小さな電子親和力とを持ち、約０．１ｎｍから約１０ｎｍの間の厚さを有し、ＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮまたはＡｌＩｎＧａＮからなる障壁層２２を形成するステップと、
　下層のＩＩＩ族窒化物層である前記障壁層２２上に、窒化シリコン、二酸化シリコン及び／または酸窒化シリコンからなる誘電体層である保護層２４を形成するステップと、
　前記保護層２４上にマスク２５を形成し、前記マスク２５をオーミック領域のためにパターン化し、下地の前記障壁層２２の表面が露出するまで前記保護層２４をエッチングすることで、前記保護層２４中に窓を開けるステップと、
　ｎ型不純物イオン２７を前記窓を通して前記障壁層２２に注入することで、注入されたイオンのいくらかは前記チャネル層２０の中にまで到達して止まることで、前記障壁層２２及び前記チャネル層２０の中にイオン注入領域３１を形成するステップと、
　チタン(Ｔｉ)、タングステン(Ｗ)、チタン・タングステン(ＴｉＷ)、レニウム(Ｒｅ)、ニオブ(Ｎｂ)、ニッケル(Ｎｉ)、金(Ａｕ)、アルミニウム(Ａｌ)、タンタル(Ｔａ)、モリブデン(Ｍｏ)等の金属を、蒸着法により前記イオン注入領域３１上の前記窓の中に堆積することで、前記イオン注入領域３１と自己整合し、ソースコンタクト及びドレインコンタクトを実現するオーミックコンタクト３０を形成するステップと、
　前記イオン注入領域３１及び前記オーミックコンタクト３０を、前記イオン注入領域３１内に注入されたドーパントを活性化するために、少なくとも９５０℃の温度にて単一工程でアニールすることで、前記オーミックコンタクト３０が低抵抗化されるステップと、
を備えることを特徴とする製造方法。」
　
３．対比・判断
　本願発明と引用発明とを対比する。
　
　　ア．引用発明の「半導体デバイスの製造方法」は、本願発明の「半導体デバイスを形成する方法」に相当する。
　
　　イ．引用発明の「障壁層２２」は、「ＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮまたはＡｌＩｎＧａＮ」から「形成」される「ＩＩＩ族窒化物層」である。したがって、引用発明の「障壁層２２」は、本願発明の「ＩＩＩ族窒化物半導体層」に相当する。
　また、引用発明の「誘電体層である保護層２４」は、本願発明の「誘電体層」に相当する。
　したがって、引用発明の「下層のＩＩＩ族窒化物層である前記障壁層２２上に、窒化シリコン、二酸化シリコン及び／または酸窒化シリコンからなる誘電体層である保護層２４を形成するステップ」は、本願発明の「ＩＩＩ族窒化物半導体層上に誘電体層を形成する工程」に相当する。
　
　　ウ．引用発明の「下地の前記障壁層２２」のうち、「窓」により「表面が露出」した領域は、「ｎ型不純物イオン２７を前記窓を通して前記障壁層２２に注入する」ことで「イオン注入領域３１」となる領域であり、「前記イオン注入領域３１と自己整合し」て「ソースコンタクト及びドレインコンタクト」が形成される領域である。したがって、前記「下地の前記障壁層２２」のうち「窓」により「表面が露出」した領域は、本願発明の「ソース領域およびドレイン領域」に相当する。
　よって、引用発明の「前記保護層２４上にマスク２５を形成し、前記マスク２５をオーミック領域のためにパターン化し、下地の前記障壁層２２の表面が露出するまで前記保護層２４をエッチングすることで、前記保護層２４中に窓を開けるステップ」は、本願発明の「前記半導体層において離間して設けられているソース領域およびドレイン領域上の前記誘電体層の一部を選択的に除去する工程」に相当する。
　
　　エ．前記ウの検討から、引用発明の「イオン注入領域３１」は「ソースコンタクト及びドレインコンタクト」が形成される領域である。
　そして、引用発明は、「窓」により「露出」した「下地の前記障壁層２２の表面」に、「ｎ型不純物イオン２７を前記窓を通して前記障壁層２２に注入する」のであるから、前記「下地の前記障壁層２２の表面」に「ｎ型不純物イオン２７」を直接「注入する」ものである。
　引用発明では「注入されたイオンのいくらかは前記チャネル層２０の中にまで到達して止まることで、前記障壁層２２及び前記チャネル層２０の中にイオン注入領域３１を形成する」ように「ｎ型不純物イオン２７」が「注入」されている。しかし、引用例の段落[0051]の“For example, in some embodiments, the dose and energy of the implants may be selected to provide a peak dopant concentration of about 5xlO19cm-3.”（訳：例えば、いくつかの実施形態では、注入のドーズ及びエネルギーは、約５×１０１９ｃｍ−３のピーク・ドーパント濃度を実現するように選択されてよい。）という記載をイオン注入技術における当業者の技術常識を参酌して解すれば、引用発明の「ｎ型不純物イオン２７」の「注入」は、所望の「ピーク・ドーパント濃度」を所望の位置に有するように「選択され」た「注入のドーズ及びエネルギー」でなされていることは明らかである。
　そうすると、引用発明においては、「ｎ型不純物イオン２７」は、所望の「ピーク・ドーパント濃度」を所望の位置に有するように「選択され」た「注入のドーズ及びエネルギー」でなされることにより、「注入されたイオンのいくらかは前記チャネル層２０の中にまで到達して止まることで、前記障壁層２２及び前記チャネル層２０の中にイオン注入領域３１を形成」するように「注入」されていると解される。
　したがって、引用発明の「ｎ型不純物イオン２７を前記窓を通して前記障壁層２２に注入することで、注入されたイオンのいくらかは前記チャネル層２０の中にまで到達して止まることで、前記障壁層２２及び前記チャネル層２０の中にイオン注入領域３１を形成するステップ」と、本願発明の「前記半導体層の前記ソース領域およびドレイン領域内へ直接第１の導電型を持つイオンを、前記半導体層と前記半導体層の下にあるチャネル層との界面から１００Å以内にイオン注入濃度のピークを備えるように選択されたイオン注入エネルギーでイオン注入する工程」とは、「前記半導体層の前記ソース領域およびドレイン領域内へ直接第１の導電型を持つイオンを」所望の位置に「イオン注入濃度のピークを備えるように選択されたイオン注入エネルギーでイオン注入する工程」である点で共通する。
　
　　オ．本願の請求項１には、
「前記注入されたイオンを活性化するために前記半導体層と前記誘電体層とをアニールする工程と、
　前記半導体層の前記ソース領域およびドレイン領域上に金属電極を形成する工程」、
と記載されている。
　すなわち、前記「前記半導体層と前記誘電体層とをアニールする工程」と前記「金属電極を形成する工程」とを、それぞれ実行するときの前後関係が特定されていないので、本願発明は、前記「金属電極を形成する工程」を実行した後に前記「前記半導体層と前記誘電体層とをアニールする工程」を実行するという態様を含んでいる。
　しかしながら、本願明細書の発明の詳細な説明及び図面には、段落【００８１】〜【００９０】及び図６に記載されるように、前記「前記半導体層と前記誘電体層とをアニールする工程」を前記「金属電極を形成する工程」より先に実行することしか記載されていない。
　したがって、本願明細書の発明の詳細な説明及び図面の記載を参酌して、ここでは、前記「前記半導体層と前記誘電体層とをアニールする工程」と前記「金属電極を形成する工程」を記載の順で実行する、として対比を続ける。
　
　　カ．引用例には、「アニール」処理の具体的な方法として、段落[0057]に“a rapid thermal anneal (RTA) at about 1300℃”と“a furnace anneal at about 1000℃”が挙げられている。前者の急速熱アニールは、レーザアニールとは異なり、後者の炉によるアニールと同様に、「アニール」対象全体を加熱するものである。
　したがって、引用発明の「前記イオン注入領域３１及び前記オーミックコンタクト３０を、前記イオン注入領域３１内に注入されたドーパントを活性化するために、少なくとも９５０℃の温度にて単一工程でアニールすることで、前記オーミックコンタクト３０が低抵抗化されるステップ」において、「前記イオン注入領域３１及び前記オーミックコンタクト３０」を「アニール」すれば、「障壁層２２上」に「形成」されている「誘電体層である保護層２４」も同様に熱処理されるから、「アニール」されるものと認められる。
　
　ここで、引用発明の「前記イオン注入領域３１及び前記オーミックコンタクト３０を、前記イオン注入領域３１内に注入されたドーパントを活性化するために、少なくとも９５０℃の温度にて単一工程でアニールすることで、前記オーミックコンタクト３０が低抵抗化されるステップ」における「前記イオン注入領域３１」は、「ｎ型不純物イオン２７」が窓を通して「注入」された「前記障壁層２２」の領域であるものの、その上に「オーミックコンタクト３０」が「自己整合」して「形成」された領域である。
　これに対して、本願発明の「前記注入されたイオンを活性化するために前記半導体層と前記誘電体層とをアニールする工程」における「前記半導体層」は、「第１の導電型を持つイオン」が「イオン注入」されただけの「ＩＩＩ族窒化物半導体層」の領域である。
　
　よって、引用発明の「前記イオン注入領域３１及び前記オーミックコンタクト３０を、前記イオン注入領域３１内に注入されたドーパントを活性化するために、少なくとも９５０℃の温度にて単一工程でアニールすることで、前記オーミックコンタクト３０が低抵抗化されるステップ」と、本願発明の「前記注入されたイオンを活性化するために前記半導体層と前記誘電体層とをアニールする工程」とは、「前記注入されたイオンを活性化するために」、「半導体層」と「前記誘電体層とをアニールする工程」である点で共通する。
　
　　キ．引用発明の「チタン(Ｔｉ)、タングステン(Ｗ)、チタン・タングステン(ＴｉＷ)、レニウム(Ｒｅ)、ニオブ(Ｎｂ)、ニッケル(Ｎｉ)、金(Ａｕ)、アルミニウム(Ａｌ)、タンタル(Ｔａ)、モリブデン(Ｍｏ)等の金属を、蒸着法により前記イオン注入領域３１上の前記窓の中に堆積することで、前記イオン注入領域３１と自己整合し、ソースコンタクト及びドレインコンタクトを実現するオーミックコンタクト３０を形成するステップ」における「ソースコンタクト及びドレインコンタクトを実現するオーミックコンタクト３０」が「自己整合し」て「形成」される「前記イオン注入領域３１」は、「アニール」される前の「イオン注入領域３１」である。
　これに対して、本願発明の「前記半導体層の前記ソース領域およびドレイン領域上に金属電極を形成する工程」における「前記ソース領域およびドレイン領域」を有する「前記半導体層」は、「アニール」された「半導体層」である。
　したがって、引用発明の「チタン(Ｔｉ)、タングステン(Ｗ)、チタン・タングステン(ＴｉＷ)、レニウム(Ｒｅ)、ニオブ(Ｎｂ)、ニッケル(Ｎｉ)、金(Ａｕ)、アルミニウム(Ａｌ)、タンタル(Ｔａ)、モリブデン(Ｍｏ)等の金属を、蒸着法により前記イオン注入領域３１上の前記窓の中に堆積することで、前記イオン注入領域３１と自己整合し、ソースコンタクト及びドレインコンタクトを実現するオーミックコンタクト３０を形成するステップ」と、本願発明の「前記半導体層の前記ソース領域およびドレイン領域上に金属電極を形成する工程」とは、「半導体層」の「前記ソース領域およびドレイン領域上に金属電極を形成する工程」である点で共通する。
　
　　ク．以上のア〜キから、本願発明と引用発明とは、以下の点で一致するとともに、以下の各点で相違する、一致点
「半導体デバイスを形成する方法であって、
　ＩＩＩ族窒化物半導体層上に誘電体層を形成する工程と、
　前記半導体層において離間して設けられているソース領域およびドレイン領域上の前記誘電体層の一部を選択的に除去する工程と、
　前記半導体層の前記ソース領域およびドレイン領域内へ直接第１の導電型を持つイオンを、選択されたイオン注入エネルギーでイオン注入する工程と、
　前記注入されたイオンを活性化するために半導体層と前記誘電体層とをアニールする工程と、
　半導体層の前記ソース領域およびドレイン領域上に金属電極を形成する工程と
を備えることを特徴とする方法。」
　相違点１
　本願発明は「前記半導体層と前記半導体層の下にあるチャネル層との界面から１００Å以内にイオン注入濃度のピークを備えるように」第１の導電型を持つイオンをイオン注入するのに対して、引用発明は「注入されたイオンのいくらかは前記チャネル層２０の中にまで到達して止まることで、前記障壁層２２及び前記チャネル層２０の中にイオン注入領域３１を形成する」ように「ｎ型不純物イオン２７」を「注入」しているが、「イオン注入濃度のピーク」の位置は特定されていない点。
　相違点２
　本願発明の「前記注入されたイオンを活性化するために前記半導体層と前記誘電体層とをアニールする工程」における「前記半導体層」は、「第１の導電型を持つイオン」が「イオン注入」されただけの「ＩＩＩ族窒化物半導体層」の領域であるのに対して、引用発明の「前記イオン注入領域３１及び前記オーミックコンタクト３０を、前記イオン注入領域３１内に注入されたドーパントを活性化するために少なくとも９５０℃の温度にて単一工程でアニールすることで、前記オーミックコンタクト３０が低抵抗化されるステップ」における「前記イオン注入領域３１」は、「ｎ型不純物イオン２７」が窓を通して「注入」された「前記障壁層２２」のその上に「オーミックコンタクト３０」が「自己整合」して「形成」された領域である点。
　相違点３
　本願発明の「前記半導体層の前記ソース領域およびドレイン領域上に金属電極を形成する工程」における「前記ソース領域およびドレイン領域」を有する「前記半導体層」は、「アニール」された「半導体層」であるのに対して、引用発明の「チタン(Ｔｉ)、タングステン(Ｗ)、チタン・タングステン(ＴｉＷ)、レニウム(Ｒｅ)、ニオブ(Ｎｂ)、ニッケル(Ｎｉ)、金(Ａｕ)、アルミニウム(Ａｌ)、タンタル(Ｔａ)、モリブデン(Ｍｏ)等の金属を、蒸着法により前記イオン注入領域３１上の前記窓の中に堆積することで、前記イオン注入領域３１と自己整合し、ソースコンタクト及びドレインコンタクトを実現するオーミックコンタクト３０を形成するステップ」における「ソースコンタクト及びドレインコンタクトを実現するオーミックコンタクト３０」が「自己整合し」て「形成」される「前記イオン注入領域３１」は、「アニール」される前の「イオン注入領域３１」である点。
　
４．判断
（１）相違点１について
　　ア．引用発明は、「下地の前記障壁層２２の表面」に設けた「前記窓」を通して「ｎ型不純物イオン２７」を「注入する」ことで「前記障壁層２２及び前記チャネル層２０の中にイオン注入領域３１を形成」し、「金属を、蒸着法により前記イオン注入領域３１上の前記窓の中に堆積する」ことで「オーミックコンタクト３０を形成」している。
　したがって、引用発明において、前記「下地の前記障壁層２２の表面」部分は、「ｎ型不純物イオン２７」が「注入」されることで、その上に「堆積」された「金属」と「オーミックコンタクト３０を形成」することができるのであるから、「イオン注入領域３１」となっていることは明らかである。
　そうすると、引用発明の「イオン注入領域３１」は、引用例のFigure１Ｃの図示態様のとおり、「前記障壁層２２の表面」から、「注入されたイオンのいくらかは前記チャネル層２０の中にまで到達して止まる」部分までの領域に形成されるものと認められる。
　
　　イ．そして、３．エで検討したように、引用発明において、「ｎ型不純物イオン２７」は、所望の「ピーク・ドーパント濃度」を所望の位置に有するように「選択され」た「注入のドーズ及びエネルギー」でなされることにより、「注入されたイオンのいくらかは前記チャネル層２０の中にまで到達して止まることで、前記障壁層２２及び前記チャネル層２０の中にイオン注入領域３１を形成」するように「注入」されていると解される。
　この「ピーク・ドーパント濃度」の前記所望の位置は、引用発明の「イオン注入領域３１」の中、したがって、「前記障壁層２２の表面」から「注入されたイオンのいくらかは前記チャネル層２０の中にまで到達して止まる」部分までの領域の中に存在することは明らかである。
　
　　ウ．さて、引用発明において、「チャネル層２０」は「約２０Åを超える厚さ」を有しており、「障壁層２２」は「約０．１ｎｍから約１０ｎｍの間の厚さ」（すなわち、約１Åから約１００Åの間の厚さ）を有している。
　そうすると、引用発明により製造された「半導体デバイス」においては、「障壁層２２」と「チャネル層２０」とを加えた層の厚さの下限は約２１Åより大きく、前記層の厚さの上限は約１２０Åより大きいと認められる。
　
　　エ．してみれば、引用発明により製造された「半導体デバイス」のうち、「障壁層２２」と「チャネル層２０」とを加えた層の厚さが約２１Åより大きく１００Å以下であるものは、「前記障壁層２２の表面」から「注入されたイオンのいくらかは前記チャネル層２０の中にまで到達して止まる」部分までの領域に形成される「イオン注入領域３１」の中に存在する「ピーク・ドーパント濃度」の前記所望の位置は、必然的に、前記「障壁層２２」と前記「チャネル層２０」との界面から１００Å以内の位置にあると認められる。
　したがって、引用発明により製造された「半導体デバイス」のうち、「障壁層２２」と「チャネル層２０」とを加えた層の厚さが約２１Åより大きく１００Å以下である前記「半導体デバイス」を製造する際は、必然的に、所望の「ピーク・ドーパント濃度」の前記所望の位置が「障壁層２２」と「チャネル層２０」との界面から１００Å以内の位置に存在するように「選択され」た「注入のドーズ及びエネルギー」で、「ｎ型不純物イオン２７」を「注入」しているものと解される。
　
　　オ．このように、引用発明は、「イオン注入濃度のピーク位置」に関して、本願発明と重複する部分を有しているから、相違点１は実質的な相違点ではない。
　
　　カ．次に、相違点１が実質的なものとして検討する。
　そこで、引用例を見ると、段落[0035]に“The channel layer 20 may be undoped (unintentionally doped) and may be grown to a thickness of greater than about 20 Å.”（訳：チャネル層２０は、アンドープ(「意図的にはドープされていない」)であってもよく、また、約２０Åを超える厚さにまで成長させてよい。）と記載されている。
　この、「チャネル層２０」を「約２０Åを超える厚さにまで成長させてよい」という記載は、「チャネル層２０」は「約２０Åを超える厚さ」に「まで」成長させてよい、すなわち、「チャネル層２０」を「約２０Å」を大きく超えては成長させないことを示唆しているものと解される。
　
　　キ．したがって、引用発明において、「チャネル層２０」を「約２０Å」をやや超える程度に成長させることは当業者が当然になし得たものである。
　そして、最大で約１００Åの厚さを有する「障壁層２２」の「表面」から、この厚さが「約２０Å」をやや超える程度の前記「チャネル層２０」の「中にまで到達して止まる」部分までの領域に、「イオン注入領域３１」を形成するときは、当該「イオン注入領域３１」の中に存在する所望の「ピーク・ドーパント濃度」の前記所望の位置は、当該「イオン注入領域３１」の中のどこにあったとしても、「障壁層２２」と「チャネル層２０」との界面から１００Å以内の位置にあることとなる。
　したがって、引用発明において、「チャネル層２０」を「約２０Å」をやや超える程度に成長させることにより、必然的に、「ｎ型不純物イオン２７」の「注入のドーズ及びエネルギー」を、「イオン注入領域３１」の中に存在する所望の「ピーク・ドーパント濃度」の前記所望の位置が「障壁層２２」と「チャネル層２０」との界面から１００Å以内の位置にあるように「選択」することは、当業者が当然になし得たものと認められる。
　
　　ク．以上から、相違点１は、実質的な相異点ではないか、引用発明から当業者が容易に想到し得た範囲に含まれる程度のものである。
　
（２）相違点２及び相違点３について
　　ア．相違点２及び相違点３は、本願発明が「前記注入されたイオンを活性化するために前記半導体層と前記誘電体層とをアニールする工程」を実行した後に「前記半導体層の前記ソース領域およびドレイン領域上に金属電極を形成する工程」を実行するのに対して、引用発明は、先に「チタン(Ｔｉ)、タングステン(Ｗ)、チタン・タングステン(ＴｉＷ)、レニウム(Ｒｅ)、ニオブ(Ｎｂ)、ニッケル(Ｎｉ)、金(Ａｕ)、アルミニウム(Ａｌ)、タンタル(Ｔａ)、モリブデン(Ｍｏ)等の金属を、蒸着法により前記イオン注入領域３１上の前記窓の中に堆積することで、前記イオン注入領域３１と自己整合し、ソースコンタクト及びドレインコンタクトを実現するオーミックコンタクト３０を形成するステップ」を実行した後に、「前記イオン注入領域３１及び前記オーミックコンタクト３０を、前記イオン注入領域３１内に注入されたドーパントを活性化するために少なくとも９５０℃の温度にて単一工程でアニールする」という製造工程の違いに基づき生じる相違点である。
　
　　イ．ところで、引用発明は、「オーミックコンタクト３０を形成する」ために「前記イオン注入領域３１上の前記窓の中に堆積する金属」として、「チタン(Ｔｉ)、タングステン(Ｗ)、チタン・タングステン(ＴｉＷ)、レニウム(Ｒｅ)、ニオブ(Ｎｂ)、ニッケル(Ｎｉ)、金(Ａｕ)、アルミニウム(Ａｌ)、タンタル(Ｔａ)、モリブデン(Ｍｏ)等」を用いている。
　前記「金属」のうちの「アルミニウム(Ａｌ)」の融点は、６６０℃であり、他の「チタン(Ｔｉ)、タングステン(Ｗ)、チタン・タングステン(ＴｉＷ)、レニウム(Ｒｅ)、ニオブ(Ｎｂ)、ニッケル(Ｎｉ)、金(Ａｕ)」、「タンタル(Ｔａ)、モリブデン(Ｍｏ)」の融点がすべて１０６４℃（「金(Ａｕ)」の融点）以上であることと比較して、きわめて低い。
　ここで、引用例には、段落[0057]に“The particular selection of activation times and temperatures may vary depending on the type of materials involved and the particular implant conditions employed.”（訳：活性化の時間及び温度の個々の選択は、関係する材料の種類および用いられる個々の注入条件に応じて変化してよい。）と記載され、「アニール」の温度と時間は、たとえば、前記「オーミックコンタクト３０を形成する」ために「堆積する金属」の種類に応じて適宜に変更できることが記載されている。
　しかしながら、引用発明の前記「アニール」する「ステップ」においては、「前記イオン注入領域３１内に注入されたドーパントを活性化するため」に「少なくとも９５０℃の温度」にて「アニールする」ものである。
　そして、「前記イオン注入領域３１及び前記オーミックコンタクト３０を、前記イオン注入領域３１内に注入されたドーパントを活性化するために少なくとも９５０℃の温度にて単一工程でアニールする」と、「前記オーミックコンタクト３０」を「形成する」ための「金属」として前記「アルミニウム(Ａｌ)」を用いた場合は、「アニール」中に前記「アルミニウム(Ａｌ)」は当然に溶融することとなる。
　
　　ウ．さて、ＩＩＩ族窒化物半導体層上にオーミックコンタクトを形成するための金属としてアルミニウムを使用するとき、アルミニウム電極を高温環境下でアニールすると、そのオーミック特性が劣化することは、以下に示すように周知例１に従来技術の課題として記載され、周知の事項であった。
　また、アルミニウムを、オーミックコンタクトを形成するための金属として使用するとき、これを１０００℃程度の温度でアニールすると、溶融して変形することにより、電極としての機能が著しく低下することも、以下に示すように周知例２〜周知例３に従来技術の課題として記載され、半導体デバイスの電極形成技術において技術常識であった。
　
　　エ．さらに、ＩＩＩ族窒化物半導体層上にソース電極及びドレイン電極を形成する技術において、ソース領域及びドレイン領域を形成するために前記ＩＩＩ族窒化物半導体層上に不純物イオンを注入し、イオン注入した不純物を活性化するために１０００℃以上の温度でアニールし、その後、イオン注入した前記ＩＩＩ族窒化物半導体層上に少なくともアルミニウムを含む金属を堆積し、堆積した金属を前記活性化時のアニールより低い温度でアニールすることでオーミックコンタクト化することは、以下に示すように周知例４〜周知例６に記載され、周知技術である。
　
　　オ．したがって、引用発明において、「オーミックコンタクト３０を形成する」ための「金属」として「アルミニウム(Ａｌ)」を用いる場合は、前記周知技術のように、「ｎ型不純物イオン２７を前記窓を通して前記障壁層２２に注入することで、注入されたイオンのいくらかは前記チャネル層２０の中にまで到達して止まることで、前記障壁層２２及び前記チャネル層２０の中にイオン注入領域３１を形成するステップ」を実行した後に、先ず、「前記イオン注入領域３１を、前記イオン注入領域３１内に注入されたドーパントを活性化するために少なくとも９５０℃の温度」にて「アニール」する「ステップ」を実行し、その後、前記「アルミニウム(Ａｌ)」を「蒸着法により前記イオン注入領域３１上の前記窓の中に堆積することで、前記イオン注入領域３１と自己整合し、ソースコンタクト及びドレインコンタクトを実現するオーミックコンタクト３０を形成するステップ」を実行し、続いて、「前記オーミックコンタクト３０」を前記「活性化」時の「アニール」より低い「温度」で「アニールすることで、前記オーミックコンタクト３０が低抵抗化されるステップ」を実行することで、引用発明を相違点２及び相違点３に係る構成とすることは、当業者であれば当然に想到し得たものと認められる。
　
　　カ．以上から、相違点２及び相違点３は、周知技術を勘案すれば、引用発明から当業者が容易に想到し得た範囲に含まれる程度のものである。
　
　　キ．周知例１：特開２００４−２８８８５３号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開２００４−２８８８５３号公報には、「電界効果型トランジスタ及びオーミック電極の形成方法」（発明の名称）に関して、以下の事項が記載されている。
「【０００６】
【発明が解決しようとする課題】
しかしながら上記特開平７−４５８６７号公報や特開平７−２２１１０３号公報に示されるように
オーミック特性を得るためには、４００℃以上のアニールが必要である。ところが、電極としてＡｌを用いた場合、アニール中の高温環境下において、オーミック電極部として用いた熱拡散して、Ａｌが、ＡｌＧａＮ層やドーピングを行ったコンタクト層に反応し、オーミック特性が劣化する
　
　　ク．周知例２：特開平０２−０４５９７６号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開平０２−０４５９７６号公報には、「炭化ケイ素の電極形成方法」（発明の名称）に関して、以下の事項が記載されている。
「ｐ型ＳｉＣ上に形成するＡｌ、又はＡｌ−Ｓｉ電極は、９００〜１０００℃で熱処理されると、ＳｉＣとの合金化と共に第２図(b)に示すようなボ−ルアツブ現象、収縮、バンプ化等の形状変化を起こす。これらの形状変化が起こると半導体素子内の電界が不均一になり、半導体素子の一部で電流の集中が生じる。この電流集中は半導体素子のリーク電流、発熱等を増大させ、素子特性を劣化させる原因となる。また、上述の形状変化に伴う電極面積の縮小によって、組立工程時にワイヤボンド不良が生じ、製造歩留り及び素子の信頼性が低下する。」（第１頁下右欄第１８行〜第２頁上左欄第９行）
　
　　ケ．周知例３：特開２００３−２０９０６７号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開２００３−２０９０６７号公報には、「半導体デバイス及び半導体デバイスの電気接続を形成する方法」（発明の名称）に関して、以下の事項が記載されている。
「【０００２】
【従来の技術】半導体デバイスは、よく知られており、多くの応用に広く使用される。大多数の半導体デバイスは、金属へのオーミックコンタクトのような種々の電気部品や構造をもたらすように加工処理するのが比較的容易な為、シリコンから製造される。しかしながら、シリコン半導体デバイスは、許容動作温度と電力操作能力に関し制限を有する。これらの制限を克服するために、
半導体デバイスを、炭化ケイ素のような広バンドギャップ材料から製造でき、相当な高温と電力レベルで動作できる。
【０００３】広バンドギャップ層への電気接点は、広バンドギャップ層の上に直接接点材料を形成することによって、製造され得る。
オーミック接点を作るには、通常広バンドギャップ層の上に直接形成された金属接点層を超高温、例えば１０００℃でさらに処理しなければならない。アルミニウムのような接点金属はこの条件にさらされると、図１に示すように、金属接点層１４は融解し玉になるか、さもなければ高バンドギャップ層から分離する傾向がある。これらの機構は、接点層１４のギャップ１８から生じる接点面積１６の変化のせいで接点の特性と再現性をひどく低下させ、従って接点の効用を制限する。
　
　　コ．周知例４：特開２００６−２２２１６０号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開２００６−２２２１６０号公報には、「電界効果トランジスタ及びその製造方法」（発明の名称）に関して、図１〜図９とともに、以下の事項が記載されている。
「【００４１】
　次に、第一の実施の形態に係るＦＥＴ１の製造方法について、図３を参照して説明する。サファイア基板１１上に、例えば有機金属気相成長法（MOVPE : Metal Organic Vapor Phase Epitaxy）を用いて、バッファ層１２、チャネル層１３、電子供給層１４、ｎ＋−コンタクト層１５を下から順番に積層させる（図３（ａ）参照）。
【００４２】
　基板１１は、サファイアだけでなく、ＳｉＣ、ＧａＮ、Ｓｉ、ＡｌＮを用いてもよい。バッファ層１２はＧａＮで構成される。
チャネル層１３は、アンドープＧａＮまたはアンドープＩｎＧａＮで構成され
電子供給層１４は、ＡｌＧａＮで構成され
【００４３】
　
コンタクト層１５は、ＧａＮで構成され
【００４４】
　コンタクト層１５が積層された後に、フォトリソグラフィを用いてパターニングされたフォトレジスト２１を形成する。フォトレジスト２１をエッチングマスクとして、ｎ＋−ＧａＮコンタクト層１５を、例えばＩＣＰ法によるドライエッチングを用いて選択的にエッチング除去する（図３（ｂ）参照）。フォトレジスト２１を除去した後、
窒素雰囲気中で熱処理（例えば、１１５０℃、３０分間）を行い、Ｓｉの拡散・活性化により高濃度ｎ型不純物領域１９を形成する
【００４５】
　ｎ型不純物は、窒化物半導体に添加しただけでは電子を供給する働きが十分に発揮されず、活性化することによって電子を供給する働きが行われる。そこで、本実施の形態においては、
９００℃以上１４００℃以下という高温で処理することによって、ｎ型不純物をチャネル層１３まで拡散させていると同時に活性化を行っている
【００４６】
　熱処理を行ったあとに、
Ｔｉ／Ａｌより構成されるソース電極１６、ドレイン電極１７（例えば、Ｔｉ層の厚さ１０ｎｍ、Ａｌ層の厚さ２００ｎｍ）を、例えば電子銃蒸着およびリフトオフ法を用いて、ｎ
＋
−ＧａＮ層１５を介して設置する。ソース電極１６及びドレイン電極１７は、例えば６５０℃、３０秒のランプアニールを行うことでオーミック接合を形成する
　
　　サ．周知例５：特開２００７−１８９２１３号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開２００７−１８９２１３号公報には、「注入領域および保護層を含む半導体デバイスおよびそれを形成する方法」（発明の名称）に関して、図１Ａ〜図３とともに、以下の事項が記載されている。
ａ．「【００２３】
　本発明のいくつかの実施形態による半導体構造は、
第ＩＩＩ族窒化物半導体層と
保護層を通って半導体層に延在するオーミックコンタクト
ｂ．「【００４４】
　本発明のいくつかの実施形態では、
チャネル層２０は、Ａｌ
X
Ｇａ
1-X
Ｎ（０≦ｘ＜１）などの第ＩＩＩ族窒化物であり
チャネル層２０は、ＩｎＧａＮ、ＡｌＩｎＧａＮなど他の第ＩＩＩ族窒化物であってもよい。
　……（中略）……
【００４６】
　上述したように、障壁層２２は、チャネル層２０よりも大きいバンドギャップと、チャネル層２０よりも低い電子親和性とを有することがある。したがって、本発明のいくつかの実施形態では、障壁層２２は、ＡｌＧａＮ、ＡｌＩｎＧａＮ、および／またはＡｌＮ、あるいはそれらの層の組合せを含むことがある。障壁層２２は、例えば約０．１ｎｍから約１０ｎｍの厚さにすることができるが、層内で亀裂やかなりの欠陥形成が生じるほど厚くすべきではない。本発明のいくつかの実施形態では、
障壁層２２は、非ドープであり、またはｎ型ドーパントで１×１０
19
ｃｍ
-3
未満の濃度までドープされる。本発明のいくつかの実施形態では、障壁層２２は、Ａｌ
X
Ｇａ
1-X
Ｎ（０＜ｘ＜１）である。
ｃ．「【００５９】
　
マスク２５に窓が開かれて保護層２４の表面部分２４Ａを露出し、不純物イオン２７が窓を通して保護層２４内に注入され、それにより注入イオンの少なくとも一部が障壁層２２内部に入り込む。さらに、いくらかの注入イオンは、チャネル層２０内部に入り込むこともできる。いくつかの場合には、注入イオンは、保護層２４と障壁層２２との界面２９付近にピークを有する濃度プロファイルを成す。
注入ピークは、保護層２４と障壁層２２との界面２９から離して（すなわち上方または下方に）位置されてもよい。
　……（中略）……
【００６１】
　いくつかの実施形態では、注入は室温で行われることがある。注入エネルギーおよび線量は、所望のシート抵抗率を実現し、かつ／または後で提供される障壁層２２への低抵抗率オーミックコンタクトの製造を可能にする注入プロファイルを提供するように選択されることができる。窒化物ベース層内にｎ型注入領域３１を形成するために、注入イオンは、ケイ素、硫黄、および／または酸素イオンを含むことがある。
【００６２】
　
注入領域３１の形成後、活性化アニールによって注入不純物が活性化される
【００６３】
　活性化アニールは、例えばＮ２および／またはＡｒを含む不活性雰囲気内で行われることができる。保護層２４がＳｉＮを含むとき、アニール雰囲気は、約０．１ｍｂａｒ（０．１ｈＰａ）から１０００ｍｂａｒ（１０００ｈＰａ）の範囲内のＮＨ３の分圧を含むことがある。特に、ＮＨ３は、約１０〜１００ｍｂａｒ（１０〜１０００ｈＰａ）の圧力を有することがある。特に、ＮＨ3は、約９０ｍｂａｒ（９０ｈＰａ）の圧力を有することがある。ＮＨ３は、ＳｉＮ保護層２４の分解を低減するのを助けることができる。
活性化アニールは、注入ドーパントイオンを活性化させるのに十分な温度で、しかし下にある半導体層、すなわち障壁層２２が劣化する温度未満で行われえる。
障壁層２２がＡｌＧａＮを含む場合、活性化アニールは、１０００℃よりも高い温度で行われえる
【００６４】
　いくつかの実施形態では、ＮＨ３と共にＳｉＨ４が注入アニール中に提供されることがあり、この場合、アニール中に保護層の上にＳｉＮが堆積されることがある。
【００６５】
　いくつかの実施形態では、活性化アニールは、約１０００℃から約１３００℃の温度で行われることがある。活性化アニールは、その場（ｉｎ−ｓｉｔｕ）で、かつ／または別個のアニーリングチャンバ内で行われることがある。活性化アニールは、アニール温度に依存して少なくとも約３０秒以上行われることがある。例えば、
約１３００℃での高速熱アニール（ＲＴＡ）は、約３０秒行われることがあり、約１０００℃での炉アニールは、約３０分行われえる。
　……（中略）……
【００６７】
　次いで、
オーミックコンタクト３０を提供するために、例えば蒸着によって金属が窓内に堆積されることがある。適切な金属としては、
Ａｌ
を挙げることができる。堆積金属をアニーリングしてオーミックコンタクトを形成する
【００６８】
　いくつかの実施形態では、
オーミックコンタクト３０を提供するために、堆積金属がアニーリングされることがある。
例えば、アニールは、Ｎ
２
またはＡｒなどの不活性気体の雰囲気内における約９００℃よりも高い温度でのアニールであってよい。
　
　　シ．周知例６：特開２００７−３０５６３０号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開２００７−３０５６３０号公報には、「電界効果トランジスタ及びその製造方法」（発明の名称）に関して、図１〜図５とともに、以下の事項が記載されている。
「【００５５】
（実施例１）
　図２に、本実施例１についての電界効果トランジスタ１の概略断面図を示した。
図２に示した電界効果トランジスタ１は、Ｓｉ、ＳｉＣ又はサファイアからなる基板２の上に、厚さ５０ｎｍのＧａＮ又はＡｌＮからなるバッファ層２１が形成されている。バッファ層２１の上には、
ｐ型の窒化物系化合物半導体層３として厚さ２ｎｍのＧａＮからなる層
【００５６】
　ｐ型の窒化物系化合物半導体層３上には、ゲート絶縁膜４として、厚さ１００ｎｍのＳｉＯ２薄膜が形成され、絶縁膜４上にはＮｉからなるゲート電極Ｇが形成されている。ゲート絶縁膜４を挟んだ両側の
ｐ型の窒化物系化合物半導体層３には、ｎ
＋
ソース層３１ｓ，ｎ
＋
ドレイン層３１ｄがコンタクト層として形成されており、ｎ
＋
ソース層３１ｓ上にはソース電極Ｓが形成されｎ
+
ドレイン層３１ｄ上にはドレイン電極Ｄが形成されている
【００５７】
　上記のような構成からなる、電界効果トランジスタ１を製造する工程を説明する。
　まず、ＳｉＣ又はサファイア基板２上にＭＯＣＶＤ法(有機金属気相成長)又はＭＢＥ法(分子線エピタキシー)により、ＧａＮ又はＡｌＮバッファ層２１を堆積する。その上に
ｎ型不純物としてＳｉ及びｐ型不純物としてＭｇをそれぞれ５×１０
1６
ｃｍ
-3
と１×１０
1７
ｃｍ
-3
に同時にドーピングしながらｐ型の窒化物系化合物半導体層３としてのｐ型ＧａＮ層を堆積する
　……（中略）……
【００６１】
　次に、成長チャンバーから基板を取り出して、ＰＥＣＶＤ法（プラズマ化学気相成長）によりマスク層となるＳｉＯ２膜を堆積させる。なお、マスク層の下にＡｌＮ薄膜上に別のゲート絶縁膜材料を積層しても良い。次に、
マスク層の開口から露出するＡｌＮ膜層をＲＩＥ（反応性イオンエッチング法）によりエッチングする。エッチング後に、ソース電極Ｓとドレイン電極Ｄとコンタクトをとるｎ
＋
ソース層３１ｓとｎ
＋
ドレイン層３１ｄを形成するため、マスク開口部のｐ型層にシリコン（Ｓｉ）をイオン注入法によりドーズ量１×１０
15
ｃｍ
-2
、加速電圧６５ｋｅＶで注入する。これにより、ｎ
＋
ソース層３１ｓとｎ
＋
ドレイン層３１ｄが形成される
【００６２】
　次に、マスク層をＢＨＦで除去した後ＳｉＯ２膜を再度形成する。これにより、ウェハ表面全体がＳｉＯ２膜にて覆われた状態となる。次に、
窒素（Ｎ
２
）雰囲気中にて１１００℃で５分間アニール処理を行う。これにより、イオン注入したＳｉ原子を活性化させる。
【００６３】
　この際、イオン注入したＳｉ原子の活性化率を更に向上するために、ＳｉＯ２よりも耐熱性を有するＡｌＮ膜を形成し、次に窒素雰囲気中にて１３００℃で１分間アニール処理を行っても良い。アニール後、ＡｌＮ膜はＫＯＨ水溶液で除去する。
　次に、フォトレジスト工程によりソース電極Ｓ及びドレイン電極Ｄ用の開口部を形成する。
開口部から露出したｎ
＋
ソース層３１ｓとｎ
＋
ドレイン層３１ｄにＴｉとＡｌを順にＥＢ蒸着法（電子線ビーム蒸着）により蒸着しソース電極Ｓ及びドレイン電極Ｄを形成する
【００６４】
　その後、
窒素雰囲気中において６００℃でソース電極Ｓ及びドレイン電極Ｄの１０分間アニール処理を行う。蒸着後のアニール処理によりオーミック性接触が得られる
　
（３）小括
　以上のとおりであるから、本願発明は、周知技術を勘案すれば、当業者が引用発明から容易に想到し得たものと認められる。
　
第３．結言
　以上のとおり、本願発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。
　
　よって、結論のとおり審決する。