【事件の表示】
　平成　４年特許願第１０４７９５号「出力バッファ回路」拒絶査定に対する審判事件［平成　５年１１月１６日出願公開、特開平　５−３０３８９５］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１.手続の経緯、本願発明
　本願は、平成４年４月２３日の出願であって、その請求項５に係る発明（以下、「本願発明」という。）は、平成１２年６月７日付けの手続補正書によって補正された明細書及び図面の記載からみて特許請求の範囲の請求項５に記載された以下のとおりのものと認める。
「半導体集積回路の内部データを外部に出力するために該半導体集積回路に設けられる出力バッファ回路において、
　前記内部データの前記外部への出力端子と、
　１又は複数のトランジスタを有する第１切替回路と１又は複数のトランジスタを有する第２切替回路とが第１電源端子と前記出力端子の間に設けられ、前記内部データに応じて、前記出力端子に接続される容量を充電するための状態と充電しない状態とに切り替える切替充電回路と、
　１又は複数のトランジスタを有する第３切替回路と１又は複数のトランジスタを有する第４切替回路とが第２電源端子と前記出力端子の間に設けられ、前記内部データに応じて、前記出力端子に接続される容量を放電するための状態と放電しない状態とに切り替える切替放電回路と、
　を備えるとともに、
　前記第１乃至第４切替回路のトランジスタは、前記内部データと第１制御信号とに応じて制御され、
　前記第２切替回路と前記第４切替回路の少なくとも一方の切替回路のトランジスタは、前記内部データと前記第１制御信号に加えて、第２制御信号にも応じて制御され、
　前記半導体集積回路の規定された電源電圧範囲での通常使用時においては、前記第２制御信号は一定の電源電位を保つとともに、
　前記第１制御信号は、前記内部データと前記第２制御信号にかかわらず、前記第１乃至第４切替回路のトランジスタをオフ状態にして、前記出力端子を高抵抗状態に設定するための信号である、
　ことを特徴とする出力バッファ回路」
　
２．引用例記載の発明
　原査定の拒絶の理由に引用した特開平２−１４３９９７号公報には、図面第１図及び第２図に関して「第１図において、（１）及び（２）は出力端子と電源（Vcc）間に接続された第１及び第２のＭＯＳＦＥＴ、（３）及び（４）は出力端子と接地間に接続された第３及び第４のＭＯＳＦＥＴ、（５）、（６）はそれぞれＭＯＳＦＥＴ（１）および（２）を駆動するＮＡＮＤゲート、（７）、（８）はそれぞれＭＯＳＦＥＴ（３）、（４）を駆動するＮＯＲゲートである。ｏｅ、ｏｅ（バー）は出力制御信号、Ｖｓ、Ｖｓ（バー）は電源（Vcc）電圧検知回路の出力である。また、第２図は第１図における電源電圧（Vcc）検知回路の一実施例を示す回路図である。」（公報第２頁右下欄第８行〜同第１８行目）と記載され、また「以上より第１図において通常の読み出し時にはVcc＝５ＶでＶｓ、Ｖｓ（バー）はそれぞれ“Ｌ”、“Ｈ”となり、ｏｅ、ｏｅ（バー）信号がそれぞれ“Ｈ”、“Ｌ”とすると内部データ信号が“Ｈ”の時、ＮＡＮＤゲート（５）及び（６）の出力は共に“Ｌ”になりＮＯＲゲート（７）及び（８）の出力も共に“Ｌ”となり、第１及び第２のＭＯＳＦＥＴ（１）及び（２）は導通し第３及び第４のＭＯＳＦＥＴ（３）及び（４）は非導通になり出力端子には“Ｈ”が現われる。同様にして、内部データ信号が“Ｌ”の時、ＮＡＮＤゲート（５）及び（６）の出力は共に“Ｈ”になりＮＯＲゲート（７）及び（８）の出力も共に“Ｈ”となり、第１及び第２のＭＯＳＦＥＴ（１）及び（２）は非導通第３及び第４のＭＯＳＦＥＴ（３）及び（４）は導通となり出力端子には“Ｌ”が現われる。」（公報第３頁右上欄第１行〜同第１４行目）と記載され、また「次に、プログラムベリファイ時について説明する。…（中略）…このとき、ＮＡＮＤゲート（５）とＮＯＲゲート（７）は通常の読み出しと同様に動作するので第１のＭＯＳＦＥＴ（１）及び第３のＭＯＳＦＥＴ（３）は内部データ信号に従って導通・非導通し、出力端子に“Ｈ”または“Ｌ”が現われる。」（公報第３頁右上欄第１７行〜左下欄第１０行目）と記載されている。これらの記載及び図面第１図及び第２図の記載から、引用例には、
　半導体集積回路の内部データを外部に出力するために該半導体集積回路に設けられる出力バッファ回路において、
　前記内部データの前記外部への出力端子と、
　前記内部データに応じて前記出力端子を充電するための第１，第２のトランジスタ（１，２）と、
　前記内部データに応じて前記出力端子を放電するための第３，第４のトランジスタ（３，４）と、
　前記第１，第２及び第３，第４のトランジスタの導通状態を制御し、前記第１、第２及び第３，第４のトランジスタが共にオフするようにして、該半導体集積回路の前記出力端子を高抵抗状態に設定するための出力制御信号（ｏｅ及びｏｅ（バー））と、
　上記第２及び第４のトランジスタ（２及び４）を使用するかどうかを決める電源(vcc)電圧検知回路の出力信号（Ｖｓ及びＶｓ（バー））とを具備し、
　該半導体集積回路の規定された電源電圧範囲での通常の使用時においては、前記電源(Vcc)電圧検知回路の出力信号（Ｖｓ）は“Ｌ”レベルに固定され、前記第２及び第４のトランジスタ（２及び４）は、前記内部データと前記出力制御信号（ｏｅ及びｏｅ（バー））及び電源(vcc)電圧検知回路の出力信号（Ｖｓ及びＶｓ（バー））とに応じて制御され、前記第１及び第３のトランジスタ（１及び３）は前記内部データ及び前記出力制御信号（ｏｅ及びｏｅ（バー））に応じて制御されるようにした出力バッファ回路、に関する発明が記載されている。
　
３.本願発明と引用例記載の発明との対比・判断
　本願発明と引用例に記載されている発明とを対比すると、引用例に記載されている発明の「第１」，「第２」，「第３」及び「第４のトランジスタ」はいずれも切替回路として機能しているものであるから、それぞれ本願発明の「１つのトランジスタを有する第１切替回路」、「１つのトランジスタを有する第２切替回路」、「１つのトランジスタを有する第３切替回路」及び「１つのトランジスタを有する第４切替回路」にそれぞれ相当し、また、引用例に記載されている「出力制御信号（ｏｅ及びｏｅ（バー））」及び「電源(vcc)電圧検知回路の出力信号（Ｖｓ及びＶｓ（バー））」はいずれも出力バッファを構成する出力トランジスタのオンオフを制御しているから、本願発明の「第１の制御信号」及び「第２の制御信号」にそれぞれ相当しているものと認められるので、両者の発明は共に、
「半導体集積回路の内部データを外部に出力するために該半導体集積回路に設けられる出力バッファ回路において、
　前記内部データの前記外部への出力端子と、
　１のトランジスタを有する第１切替回路と１のトランジスタを有する第２切替回路とが第１電源端子と前記出力端子の間に設けられ、前記内部データに応じて、前記出力端子に接続される容量を充電するための状態と充電しない状態とに切り替える切替充電回路と、
　１のトランジスタを有する第３切替回路と１のトランジスタを有する第４切替回路とが第２電源端子と前記出力端子の間に設けられ、前記内部データに応じて、前記出力端子に接続される容量を放電するための状態と放電しない状態とに切り替える切替放電回路と、
　を備えるとともに、
　前記第１乃至第４切替回路のトランジスタは、前記内部データと第１制御信号とに応じて制御され、
　前記第２切替回路と前記第４切替回路の少なくとも一方の切替のトランジスタは、前記内部データと前記第１制御信号に加えて、第２制御信号にも応じて制御され、
　前記半導体集積回路の規定された電源電圧範囲での通常使用時においては、前記第２制御信号は所定の電位を保つとともに、
　前記第１制御信号は、前記内部データと前記第２制御信号にかかわらず、前記第１乃至第４切替回路のトランジスタをオフ状態にして、前記出力端子を高抵抗状態に設定するための信号である、
　出力バッファ回路」である点で一致し、本願発明では、上記「所定の電位」が、「一定の電源電位」であるのに対して、引用例に記載されている発明では、「“Ｌ”レベル」即ち、接地電位であり、この点で両者の発明は相違しているものと認められる。
　そこで、この相違点について検討すると、半導体記憶装置の通常使用時に、第２の制御信号を一定の電源電位とするか接地レベルとするかは、第２の制御信号を受けて動作する制御回路をどのような論理回路で構成するかで決定されるものであり、この制御回路をどのような論理回路で構成するかは当業者が単なる設計的な事項として為し得る程度のものと認められる。したがって、上記相違点を格別なものとすることはできない
　
４.むすび
　以上のとおりであるから、本願発明は引用例に記載された発明に基づいて当業者が容易に想到し得たものと認められるので、特許法第２９条第２項の規定に該当し、特許を受けることができない。
　
　よって、結論のとおり審決する。