(57)【要約】 【課題】半導体ウェハの損傷を抑制しつつ、複数の半導体ウェハを積層後にまとめて個片化することができる半導体装置の製造方法および半導体装置を提供する。【解決手段】本実施形態による半導体装置の製造方法は、半導体素子を有する第１面と該第１面に対して反対側にある第２面とを有する第１半導体基板と、半導体素子を有する第３面と該第３面に対して反対側にある第４面とを有する第２半導体基板とを積層する。第１半導体基板の第２面からエッチングして該第２面から第１面に達する第１コンタクトホールを形成し、かつ、第１半導体基板の第２面のうち第１領域に第１溝を形成する。第１溝を被覆する第１マスク材を形成する。第１マスク材をマスクとして用いて第１コンタクトホール内に第１金属電極を形成する。第１マスク材の除去後、第１半導体基板の第１領域を切断する。【選択図】図７
2018160519.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を有する第１面と該第１面に対して反対側にある第２面とを有する第１半導体基板と、半導体素子を有する第３面と該第３面に対して反対側にある第４面とを有する第２半導体基板とを積層し、
前記第１半導体基板の前記第２面からエッチングして該第２面から前記第１面に達する第１コンタクトホールを形成し、かつ、前記第１半導体基板の前記第２面のうち第１領域に第１溝を形成し、
前記第１溝を被覆する第１マスク材を形成し、
前記第１マスク材をマスクとして用いて前記第１コンタクトホール内に第１金属電極を形成し、
前記第１マスク材の除去後、前記第１半導体基板の前記第１領域を切断する、ことを具備した半導体装置の製造方法。
【請求項２】
前記第１および第２半導体基板は、前記第１半導体基板の前記第１面と前記第２半導体基板の前記第３面とを貼り合わせて積層され、
前記第１マスク材の除去後、
前記第２半導体基板の前記第４面からエッチングして前記第２半導体基板の前記第４面から前記第３面に達する第２コンタクトホールを形成し、かつ、前記第２半導体基板の前記第４面のうち第２領域に第２溝を形成し、
前記第２溝を被覆する第２マスク材を形成し、
前記第２マスク材をマスクとして用いて前記第２コンタクトホール内に第２金属電極を形成することをさらに具備し、
前記第２マスク材の除去後、前記第１および第２半導体基板の前記第１および第２領域を切断する、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１および第２半導体基板の積層前に、
前記第２半導体基板の前記第４面からエッチングして該第４面から前記第３面に達する第２コンタクトホールを形成し、かつ、前記第２半導体基板の前記第４面のうち第２領域に第２溝を形成し、
前記第２溝を被覆する第１マスク材を形成し、
前記第１マスク材をマスクとして用いて前記第１コンタクトホール内に第１金属電極を形成し、
前記第１マスク材の除去後、前記第２半導体基板の前記第４面上に前記第１半導体基板の前記第１面を接続して前記第１および第２半導体基板を積層する、ことをさらに具備する請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１コンタクトホールは、前記第１半導体基板の前記第２面からエッチングして該第１半導体基板の前記第２面から前記第２半導体基板の前記第３面に達し、かつ、前記第１溝は、前記第１半導体基板の前記第２面のうち前記第１領域に形成される、請求項１に記載の半導体装置の製造方法。
【請求項５】
半導体素子を有する第１面と該第１面に対して反対側にある第２面とを有する第１半導体基板と、
半導体素子を有する第３面と該第３面に対して反対側にある第４面とを有し、前記第１半導体基板に積層された第２半導体基板と、
前記第１半導体基板の前記第２面と前記第１面との間、あるいは、前記第２半導体基板の前記第４面と前記第３面との間に設けられた金属電極と、
前記第１半導体基板の前記第１面の外縁と前記第２面の外縁との間にある第１側面、または、前記第２半導体基板の前記第３面の外縁と前記第４面の外縁との間にある第２側面上に設けられた絶縁膜とを備えた半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明による実施形態は、半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
複数の半導体チップを積層することによって、半導体装置全体の占有面積を低減する技術が開発されている。積層される半導体チップ同士は、ＴＳＶ（Through-Silicon Via）と呼ばれる貫通金属によって電気的に接続される。
【０００３】
このような半導体装置は、従来、ダイシングで半導体ウェハから半導体チップに個片化した後に複数の半導体チップを積層することによって製造されていた。一方、複数の半導体ウェハを積層後にまとめてダイシングすることが考えられている。しかし、積層された複数の半導体ウェハを一度にダイシングすると、積層内部の回路等がチッピングやクラック等によって損傷を受けやすいという問題があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第８，５６３，３４９号
【特許文献２】米国特許第７，１９９，４４９号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体ウェハの損傷を抑制しつつ、複数の半導体ウェハを積層後にまとめて個片化することができる半導体装置の製造方法および半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本実施形態による半導体装置の製造方法は、半導体素子を有する第１面と該第１面に対して反対側にある第２面とを有する第１半導体基板と、半導体素子を有する第３面と該第３面に対して反対側にある第４面とを有する第２半導体基板とを積層する。第１半導体基板の第２面からエッチングして該第２面から第１面に達する第１コンタクトホールを形成し、かつ、第１半導体基板の第２面のうち第１領域に第１溝を形成する。第１溝を被覆する第１マスク材を形成する。第１マスク材をマスクとして用いて第１コンタクトホール内に第１金属電極を形成する。第１マスク材の除去後、第１半導体基板の第１領域を切断する。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態による半導体装置の製造方法の一例を示す断面図。
【図２】図１に続く、半導体装置の製造方法の一例を示す断面図。
【図３】図２に続く、半導体装置の製造方法の一例を示す断面図。
【図４】図３に続く、半導体装置の製造方法の一例を示す断面図。
【図５】図４に続く、半導体装置の製造方法の一例を示す断面図。
【図６】図５に続く、半導体装置の製造方法の一例を示す断面図。
【図７】図６に続く、半導体装置の製造方法の一例を示す断面図。
【図８】図７に続く、半導体装置の製造方法の一例を示す断面図。
【図９】第１溝ＴＲｂのレイアウトの例を示す平面図。
【図１０】第２実施形態に従った半導体装置の製造方法の一例を示す断面図。
【図１１】第３実施形態に従った半導体装置の製造方法の一例を示す断面図。
【図１２】第４実施形態による半導体装置の製造方法の一例を示す断面図。
【図１３】図１２に続く、半導体装置の製造方法の一例を示す断面図。
【図１４】図１３に続く、半導体装置の製造方法の一例を示す断面図。
【図１５】図１４に続く、半導体装置の製造方法の一例を示す断面図。
【図１６】図１５に続く、半導体装置の製造方法の一例を示す断面図。
【図１７】図１６に続く、半導体装置の製造方法の一例を示す断面図。
【図１８】図１７に続く、半導体装置の製造方法の一例を示す断面図。
【図１９】第１実施形態の変形例による半導体装置の製造方法の一例を示す断面図。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、半導体基板の上下方向は、半導体素子が設けられる表面またはその反対側の裏面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。
【０００９】
（第１実施形態）
図１（Ａ）〜図８は、第１実施形態による半導体装置の製造方法の一例を示す断面図である。図１（Ａ）〜図８では、基板１０ａおよび１０ｂの一部の断面を示す。第１実施形態では、半導体基板１０ａおよび１０ｂの両方に金属電極としてのＴＳＶを形成し、かつ、半導体基板１０ａ上に半導体基板１０ｂを積層する。半導体基板１０ａおよび１０ｂは、例えば、ＮＡＮＤ型ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read-Only Memory）等を備えた半導体基板でよい。半導体基板１０ａおよび１０ｂは、ダイシング前のウェハ状態であり、まだ半導体チップに個片化されていない。
【００１０】
まず、第２半導体基板としての半導体基板１０ａの第３面面Ｆ１ａ上に、図示しないＳＴＩ（Shallow Trench Isolation）を形成し、アクティブエリアを決める。半導体基板１０ａは、例えば、シリコン基板である。ＳＴＩは、例えば、シリコン酸化膜である。次に、アクティブエリアに半導体素子（図示せず）を形成する。半導体素子は、例えば、メモリセルアレイ、トランジスタ、抵抗素子、キャパシタ素子等でよい。半導体素子の形成の際に、アクティブエリアまたはＳＴＩ上には、層間絶縁膜を介して、例えば、配線構造２０ａが形成される。半導体素子および配線構造２０ａは、絶縁膜２５ａによって被覆される。次に、パッド３０ａが配線構造２０ａに接続されるように形成される。従って、アクティブエリアまたはＳＴＩ上には、導電体としての配線構造２０ａおよびパッド３０ａが形成される。配線構造２０ａおよびパッド３０ａには、タングステンやチタン等の低抵抗金属を用いる。以下、配線構造２０ａおよびパッド３０ａをまとめて導電体２０ａ、３０ａともいう。
【００１１】
半導体基板１０ａの第３面Ｆ１ａに半導体素子等が形成された後、半導体基板１０ａは、第３面Ｆ１ａとは反対側の第４面Ｆ２ａから研磨され、例えば、約３０μｍ以下に薄膜化されている。これにより、図１（Ａ）に示す構造が得られる。尚、図１（Ａ）では、第３面Ｆ１ａが下向きに表示されている。
【００１２】
図１（Ｂ）に示すように、リソグラフィ技術を用いて、第４面Ｆ２ａ上にレジスト膜ＰＲが形成される。レジスト膜ＰＲは、第４面Ｆ２ａのうちＴＳＶに用いられるコンタクトホールの形成領域以外の領域を被覆する。
【００１３】
次に、図２（Ａ）に示すように、レジスト膜ＰＲをマスクとして用いて、第４面Ｆ２ａから基板１０ａをＲＩＥ（Reactive Ion Etching）法でエッチングする。これにより、第４面Ｆ２ａから第３面Ｆ１ａに達するコンタクトホール（第２コンタクトホール）ＣＨａを形成する。ＴＳＶを導電体２０ａ、３０ａに接続するために、コンタクトホールＣＨａは、導電体２０ａ、３０ａが存在する領域に形成される。これにより、コンタクトホールＣＨａの底部において導電体２０ａが露出される。
【００１４】
レジスト膜ＰＲの除去後、図２（Ｂ）に示すように、ＣＶＤ（Chemical Vapor Deposition）法またはＡＬＤ（Atomic Layer Deposition）法を用いて、コンタクトホールＣＨａの内側面、底面および半導体基板１０ａの第４面Ｆ２ａ上にスペーサ膜４０ａを形成する。スペーサ膜４０ａには、例えば、シリコン酸化膜等の絶縁膜を用いる。
【００１５】
次に、図３（Ａ）に示すように、スペーサ膜４０ａをＲＩＥ法でエッチバックすることによって、コンタクトホールＣＨａの底部のスペーサ膜４０ａをエッチングする。コンタクトホールＣＨａは、アスペクト比が大きいので、スペーサ膜４０ａは、第４面Ｆ２ａ上に比較的厚く形成され、コンタクトホールＣＨａの底部にはあまり形成されない。従って、スペーサ膜４０ａをエッチバックすることによって、コンタクトホールＣＨａがスペーサ膜４０ａを貫通し、導電体２０ａ、３０ａまで達する。即ち、コンタクトホールＣＨａは、導電体２０ａ、３０ａまで延長される。
【００１６】
次に、図３（Ｂ）に示すように、コンタクトホールＣＨａ内にバリアメタル５０ａを形成する。バリアメタル５０ａには、例えば、ＴｉまたはＣｕ等を用いる。
【００１７】
次に、図４（Ａ）に示すように、コンタクトホールＣＨａ内に金属電極としてのＴＳＶ６０ａの金属材料を堆積する。ＴＳＶ６０ａには、例えば、Ｃｕ等の金属材料を用いる。これにより、ＴＳＶ６０ａおよびバリアメタル５０ａを導電体２０ａ、３０ａに接続させることができる。
【００１８】
次に、図４（Ａ）に示すように、ＣＭＰ（Chemical Mechanical Polishing）法を用いて、ＴＳＶ６０ａを平坦化して、コンタクトホールＣＨａ内のＴＳＶ６０ａおよびバリアメタル５０ａを残置させたまま、第４面Ｆ２ａ上にあるＴＳＶ６０ａおよびバリアメタル５０ａを除去する。これにより、ＴＳＶ６０ａおよびバリアメタル５０ａが、隣接するコンタクトホールＣＨａ間において電気的に絶縁される。
【００１９】
次に、図４（Ｂ）に示すように、半導体基板１０ｂを半導体基板１０ａの第４面Ｆ２ａ上に積層する。第１半導体基板としての半導体基板１０ｂは、図１（Ａ）の半導体基板１０ａとほぼ同様の構成を有する。従って、半導体基板１０ｂの第１面Ｆ１ｂ上には、図示しないＳＴＩが形成され、アクティブエリアには半導体素子等（図示せず）が形成される。アクティブエリアまたはＳＴＩ上には、層間絶縁膜を介して、例えば、配線構造２０ｂが形成される。半導体素子および配線構造２０ｂは、絶縁膜２５ｂによって被覆される。パッド３０ｂは配線構造２０ｂに接続されるように形成される。従って、アクティブエリアまたはＳＴＩ上には、導電体としての配線構造２０ｂおよびパッド３０ｂが形成される。以下、配線構造２０ｂおよびパッド３０ｂをまとめて導電体２０ｂ、３０ｂともいう。
【００２０】
半導体基板１０ｂの第１面Ｆ１ｂに半導体素子等が形成された後、半導体基板１０ｂは、第１面Ｆ１ｂとは反対側の第２面Ｆ２ｂから研磨され、例えば、約３０μｍ以下に薄膜化されている。これにより、半導体基板１０ａと同様の構成を有する半導体基板１０ｂが形成される。
【００２１】
半導体基板１０ｂは、第１面Ｆ１ｂを半導体基板１０ａの第４面Ｆ２ａに向けて半導体基板１０ａ上に積層される。積層後、半導体基板１０ａおよび１０ｂは、熱圧着により、接着される。このとき、半導体基板１０ｂのバッド３０ｂが半導体基板１０ａのＴＳＶ６０ａと接触し、半導体基板１０ａと１０ｂとが電気的に接続される。
【００２２】
次に、図５（Ａ）に示すように、リソグラフィ技術を用いて、第２面Ｆ２ｂ上にレジスト膜ＰＲが形成される。レジスト膜ＰＲは、コンタクトホールの形成領域Ｒｃｈとダイシング領域Ｒｄｃ以外の領域を被覆する。コンタクトホールの形成領域Ｒｃｈは、半導体基板１０ｂの第２面Ｆ２ｂのうちＴＳＶに用いられるコンタクトホールを形成領域である。ダイシング領域Ｒｄｃは、積層された半導体基板１０ａおよび１０ｂを個別の半導体チップにするときに切断される領域である。
【００２３】
次に、図５（Ｂ）に示すように、レジスト膜ＰＲをマスクとして用いて、第２面Ｆ２ｂから半導体基板１０ｂをＲＩＥ法でエッチングする。これにより、第２面Ｆ２ｂから第１面Ｆ１ｂに達する第１コンタクトホールとしてコンタクトホールＣＨｂを形成する。ＴＳＶを導電体２０ｂ、３０ｂに接続するために、コンタクトホールＣＨｂは、導電体２０ｂ、３０ｂが存在する領域に形成される。これにより、コンタクトホールＣＨｂの底部において導電体２０ｂが露出される。また、第２面Ｆ２ｂのうち第１領域としてのダイシング領域Ｒｄｃに第１溝ＴＲｂが形成される。
【００２４】
第１溝ＴＲｂの開口部の面積は、コンタクトホールＣＨｂの開口部の面積よりも広いので、コンタクトホールＣＨｂよりも深く形成される。ダイシング領域Ｒｄｃは、ダイシングによって切断される領域であるので、第１溝ＴＲｂはコンタクトホールＣＨｂよりも深く形成されても構わない。寧ろ、後のダイシング工程において、ダイシングカッターＤＣが半導体基板１０ａおよび１０ｂを切断し易くなるので、第１溝ＴＲｂは深く形成されることが好ましい。一方、半導体基板１０ａおよび１０ｂは、非常に薄いため、第１溝ＴＲｂが深すぎると、ダイシング工程前にクラック等が意図せず生じるおそれがある。従って、第１溝ＴＲｂは、或る程度浅くてもよく、あるいは、ダイシング領域Ｒｄｃの全体ではなくその一部分に形成してもよい。第１溝ＴＲｂの平面レイアウトについては、後で、図９（Ａ）〜図９（Ｄ）を参照して説明する。
【００２５】
レジスト膜ＰＲの除去後、図２（Ｂ）〜図３（Ｂ）を参照して説明したように、スペーサ膜４０ｂ（第１絶縁膜）およびバリアメタル５０ｂを形成する。これにより、図６（Ｂ）に示すように、コンタクトホールＣＨｂの内側面、第１溝ＴＲｂの内側面および底面、並びに、半導体基板１０ｂの第２面Ｆ２ｂ上にスペーサ膜４０ｂおよびバリアメタル５０ｂを形成する。スペーサ膜４０ｂおよびバリアメタル５０ｂの材料は、それぞれスペーサ膜４０ａおよびバリアメタル５０ａの材料と同様でよい。
【００２６】
コンタクトホールＣＨｂおよび第１溝ＴＲｂの底面にあるスペーサ膜４０ｂは、ＲＩＥ法でエッチバックされているので、コンタクトホールＣＨｂの底面には、スペーサ膜４０ｂは無い。第１絶縁膜としてのスペーサ膜４０ｂは、コンタクトホールＣＨｂおよび第１溝ＴＲｂの各内側面にある。一方、バリアメタル５０ｂは、コンタクトホールＣＨｂおよび第１溝ＴＲの底面に設けられている。これにより、コンタクトホールＣＨｂ内において、バリアメタル５０ｂは、基板１０ｂから電気的に絶縁された状態のまま、導電体２０ｂ、３０ｂに電気的に接続される。
【００２７】
次に、図６（Ｂ）に示すように、リソグラフィ技術を用いて、コンタクトホールＣＨｂおよびその周辺以外の領域を第１マスク材としてのレジスト膜ＰＲで被覆する。このとき、レジスト膜ＰＲは、第１溝ＴＲｂ上にも形成され、第１溝ＴＲｂを被覆する。
【００２８】
次に、レジスト膜ＰＲをマスクとして用いて、コンタクトホールＣＨｂ内に第１金属電極としてのＴＳＶ６０ｂを堆積する。ＴＳＶ６０ｂの材料は、ＴＳＶ６０ａの材料と同様でよい。これにより、ＴＳＶ６０ｂを導電体２０ｂ、３０ｂに電気的に接続させることができる。
【００２９】
次に、図６（Ｂ）のレジスト膜ＰＲをそのままマスクとして用いて、バンプ７０ｂをめっき法でＴＳＶ６０ｂ上に形成する。バンプ７０ｂには、例えば、スズまたは銅等のめっき可能な金属材料が用いられる。レジスト膜ＰＲを除去すると、図７（Ａ）に示す構造が得られる。
【００３０】
次に、図７（Ｂ）に示すように、バンプ７０ｂおよびＴＳＶ６０ｂをマスクとして用いて、バリアメタル５０ｂをウェットエッチングでエッチングする。これにより、第２面Ｆ２ｂ上のバリアメタル５０ｂおよび第１溝ＴＲｂの内面のバリアメタル５０ｂは除去される。よって、隣接するＴＳＶ６０ｂおよびバンプ７０ｂは、互いに電気的に分離される。一方、バンプ７０ｂおよびＴＳＶ６０ｂの直下にあるバリアメタル５０ｂは残置されるので、各ＴＳＶ６０ｂおよびバンプ７０ｂはその下にある導電体２０ｂ、３０ｂに電気的に接続された状態を維持する。
【００３１】
その後、図８に示すように、基板１０ａおよび１０ｂは積層された状態でダイシングされる。このとき、ダイシングカッターＤＣは、図５（Ａ）に示す第１溝ＴＲｂ内のダイシング領域Ｒｄｃの基板１０ａおよび／または１０ｂを切断する。これにより、積層された基板１０ａおよび１０ｂは、積層された半導体チップに個片化される。積層された半導体チップは、樹脂等でパッケージされ、製品として完成する。
【００３２】
本実施形態によれば、ダイシング工程において、ダイシングカッターＤＣは、第１溝ＴＲｂ内を切断するので、積層された複数の基板１０ａおよび１０ｂを一度にダイシングしても、チッピングやクラック等が生じ難い。従って、基板１０ａおよび１０ｂに形成された半導体素子等が損傷することを抑制できる。即ち、複数の半導体ウェハを積層後にまとめて個片化しても、半導体ウェハの素子の損傷を抑制することができる。
【００３３】
また、本実施形態によれば、ダイシングカッターＤＣは、第１溝ＴＲｂ内を切断するので、第１溝ＴＲｂの内側壁にスペーサ膜４０ｂが残置される。従って、半導体チップに個片化された後、基板１０ｂの側面がスペーサ膜４０ｂで被覆される。これにより、基板１０ｂを金属汚染等から保護することができる。また、第１溝ＴＲｂを深く形成して、スペーサ膜４０ｂを基板１０ａおよび１０ｂの側面に設ければ、基板１０ａおよび１０ｂを金属汚染等から保護することができる。
【００３４】
図８は、第１実施形態による半導体装置の構成例を示す断面図である。上記実施形態に従った製造方法で形成された半導体装置は、図８に示すような構成を有する。
【００３５】
半導体装置１は、基板１０ａと、基板１０ｂと、配線構造２０ａ、２０ｂと、絶縁膜２５ａ、２５ｂと、パッド３０ａ、３０ｂと、スペーサ膜４０ａ、４０ｂと、バリアメタル５０ａ、５０ｂと、ＴＳＶ６０ａ、６０ｂと、バンプ７０ｂとを備えている。
【００３６】
第２半導体基板としての基板１０ａは、半導体素子を有する第３面Ｆ１ａとその反対側にある第４面Ｆ２ａとを有する。半導体素子は、基板１０ａのアクティブエリアに設けられている。配線構造２０ａは、基板１０ａの第３面Ｆ１ａ上のアクティブエリアまたはＳＴＩ上に、層間絶縁膜を介して設けられている。半導体素子および配線構造２０ａは、絶縁膜２５ａによって被覆される。パッド３０ａは、配線構造２０ａに接続されるように設けられている。従って、アクティブエリアまたはＳＴＩ上には、導電体としての配線構造２０ａおよびパッド３０ａが設けられている。
【００３７】
金属電極としてのＴＳＶ６０ａは、基板１０ａの第４面Ｆ２ａと第３面Ｆ１ａとの間に基板１０ａを貫通するように設けられている。ＴＳＶ６０ａは、導電体２０ａ、３０ａと基板１０ｂのパッド３０ｂとの間を電気的に接続する。
【００３８】
スペーサ膜４０ａおよびバリアメタル５０ａは、基板１０ａとＴＳＶ６０ａとの間に設けられている。バリアメタル５０ａは、ＴＳＶ６０ａの金属材料の拡散を抑制する。スペーサ膜４０ａは、バリアメタル５０ａと基板１０ａとの間において、ＴＳＶ６０ａと基板１０ａとの間、および、バリアメタル５０ａと基板１０ａとの間を電気的に分離している。
【００３９】
第１半導体基板としての基板１０ｂは、基板１０ａの上方に積層されている。基板１０ｂは、半導体素子を有する第１面Ｆ１ｂとその反対側にある第２面Ｆ２ｂとを有する。半導体素子は、基板１０ｂのアクティブエリアに設けられている。配線構造２０ｂは、基板１０ｂの第１面Ｆ１ｂ上のアクティブエリアまたはＳＴＩ上に、層間絶縁膜を介して設けられている。半導体素子および配線構造２０ｂは、絶縁膜２５ｂによって被覆される。パッド３０ｂは、配線構造２０ｂに接続されるように設けられている。従って、アクティブエリアまたはＳＴＩ上には、導電体としての配線構造２０ｂおよびパッド３０ｂが設けられている。
【００４０】
金属電極としてのＴＳＶ６０ｂは、基板１０ｂの第２面Ｆ２ｂと第１面Ｆ１ｂとの間に基板１０ｂを貫通するように設けられている。ＴＳＶ６０ｂは、導電体２０ｂ、３０ｂとバンプ７０ｂとの間を電気的に接続する。ＴＳＶ６０ｂは、導電体２０ｂ、３０ｂを介して基板１０ａのＴＳＶ６０ａとも電気的に接続する。
【００４１】
スペーサ膜４０ｂおよびバリアメタル５０ｂは、基板１０ｂとＴＳＶ６０ｂとの間に設けられている。バリアメタル５０ｂは、ＴＳＶ６０ｂの金属材料の拡散を抑制する。スペーサ膜４０ｂは、バリアメタル５０ｂと基板１０ｂとの間でＴＳＶ６０ｂおよびバリアメタル５０ｂと基板１０ｂとを電気的に分離している。
【００４２】
バンプ７０ｂは、ＴＳＶ６０ｂ上に設けられている。バンプ７０ｂは、他の半導体装置等と接続する場合に用いられる。
【００４３】
ここで、絶縁膜としてのスペーサ膜４０ｂは、基板１０ａの第１面Ｆ１ｂの外縁と第２面Ｆ２ｂの外縁との間にある第１側面Ｆ３ｂに設けられている。ダイシング工程において、ダイシングカッターＤＣがダイシング領域Ｒｄｃの第１溝ＴＲｂ内で基板１０ａおよび／または１０ｂを切断する。従って、第１溝ＴＲｂの内側面にあるスペーサ膜４０ｂは、ダイシング後も残置される。これにより、図８に示すように、スペーサ膜４０ｂは第１側面Ｆ３ｂに設けられている。
【００４４】
第１溝ＴＲｂの深さに依って、スペーサ膜４０ｂは、基板１０ｂの第１側面Ｆ３ｂの全体を被覆することもでき、あるいは、基板１０ｂの第１側面Ｆ３ｂの一部を被覆することもできる。また、第１溝ＴＲｂが基板１０ａに達している場合、スペーサ膜４０ｂは、基板１０ａの側面Ｆ３ａの全部または一部を被覆することもできる。
【００４５】
このように、スペーサ膜４０ｂが基板１０ｂの第１側面Ｆ３ｂの全体または一部あるいは、基板１０ａの側面Ｆ３ａの全部または一部を被覆することによって、基板１０ａおよび１０ｂの金属汚染等を抑制することができる。
【００４６】
上記実施形態では、２枚の基板１０ａおよび１０ｂについて説明したが、積層する基板の数は、３枚以上であってもよい。この場合、例えば、基板１０ａと同一の基板をｎ（ｎは２以上の整数）枚積層し、その最上段の基板上に基板１０ｂを積層すればよい。第１溝ＴＲｂの深さは、基板１０ｂの下にある複数の基板１０ａまで達してもよい。
【００４７】
次に、第１溝ＴＲｂの平面レイアウトについて説明する。
【００４８】
図９（Ａ）〜図９（Ｄ）は、第１溝ＴＲｂのレイアウトの例を示す平面図である。破線で示す領域がダイシング領域Ｒｄｃである。これらの図は、基板１０ａおよび１０ｂの表面の一部分を示している。実線の枠で示された領域が第１溝ＴＲｂである。ダイシング領域Ｒｄｃは、第２面Ｆ２ｂ上のｘ方向とｘ方向に直行するｙ方向に延伸する。ｘ方向とｙ方向との交点の角部分が半導体チップの角部分となる。
【００４９】
図９（Ａ）では、ダイシング領域Ｒｄｃの全体に第１溝ＴＲｂが設けられている。この場合、ダイシング工程において、ダイシングカッターが容易に基板１０ａおよび１０ｂを切断することができる。一方、ダイシング前において、基板１０ａおよび１０ｂのダイシング領域Ｒｄｃにおける機械的強度が低下するため、基板１０ａおよび１０ｂの搬送時等において、基板１０ａおよび１０ｂがクラックする場合がある。従って、第１溝ＴＲｂは、あまり深く形成することはできない。
【００５０】
図９（Ｂ）では、ダイシング領域Ｒｄｃの交差部分に第１溝ＴＲｂが設けられている。この交差部分以外のダイシング領域Ｒｄｃ（以下、中心部分という）には、第１溝ＴＲｂは設けられていない。ダイシング工程において、半導体チップの角部分が損傷を受けやすい。従って、ダイシング領域Ｒｄｃの交差部分に第１溝ＴＲｂを設けることによって、半導体チップの損傷を抑制することができる。一方、ダイシング領域Ｒｄｃの中心部分には、第１溝ＴＲｂは設けられていないので、ダイシング前における基板１０ａおよび１０ｂの機械的強度は、左程低下しない。従って、図９（Ｂ）に示す平面レイアウトでは、ダイシング工程における半導体チップの損傷を抑制することができ、かつ、基板１０ａおよび１０ｂの搬送時等において基板１０ａおよび１０ｂのクラックを抑制することができる。このような平面レイアウトの場合、第１溝ＴＲｂは、基板１０ａまで達するように形成しても構わない。
【００５１】
図９（Ｃ）では、ダイシング領域Ｒｄｃに断続的にミシン目状に第１溝ＴＲｂが設けられている。換言すると、ダイシング領域Ｒｄｃにおいて、基板１０ｂは、はしご状に残置されている。これにより、ダイシング前における基板１０ａおよび１０ｂの機械的強度は、左程低下しない。従って、図９（Ｃ）に示す平面レイアウトでは、ダイシング工程における半導体チップの損傷を抑制することができ、かつ、基板１０ａおよび１０ｂの搬送時等において基板１０ａおよび１０ｂのクラックを抑制することができる。よって、図９（Ｃ）に示すレイアウトにおいても、第１溝ＴＲｂは、基板１０ａまで達するように形成しても構わない。
【００５２】
図９（Ｄ）では、ダイシング領域ＲｄｃにＴＳＶ６０ｂよりも小さな第１溝ＴＲｂが多数設けられている。この場合、第１溝ＴＲｂの開口径は、ＴＳＶ６０ｂの開口径よりも小さくなるので、第１溝ＴＲｂの深さはＴＳＶ６０ｂの深さよりも浅くなる。従って、ダイシング前における基板１０ａおよび１０ｂの機械的強度は、左程低下しない。一方、第１溝ＴＲｂは多数設けられているので、ダイシング工程においてダイシングを容易にし、半導体チップの損傷を抑制することができる。
【００５３】
第１実施形態では、基板１０ａの第４面Ｆ２ａと基板１０ｂの第１面Ｆ１ｂとが対向するように、基板１０ａおよび１０ｂが積層されている。この場合、基板１０ａのＴＳＶ６０ａのうち第４面Ｆ２ａ側の端部は、基板１０ｂのパッド３０ｂに熱圧接されるため、バンプを必要としない。ＴＳＶ６０ａは、図３（Ｂ）〜図４（Ａ）に示すように、ダマシン法で形成される。以下、ＴＳＶ６０ａの製造方法を、“ＴＳＶのダマシン形成法”と呼ぶ。一方、基板１０ｂのＴＳＶ６０ｂのうち第２面Ｆ２ｂ側の端部は、外部の半導体装置等と接続するために、その上にバンプ７０ｂが形成される。ＴＳＶ６０ｂは、図６（Ｂ）〜図７（Ｂ）に示すように、リソグラフィ技術およびエッチング技術を用いて形成される。以下、ＴＳＶ６０ｂの製造方法を、“ＴＳＶのリソグラフィ形成法”と呼ぶ。
【００５４】
（変形例）
図１９は、変形例に従った半導体装置の製造方法を示す断面図である。
【００５５】
第１実施形態では、図２（Ａ）に示すコンタクトホールＣＨａの形成の際に、ダイシング領域Ｒｄｃに対応する半導体基板１０ａの部分には、溝が形成されていない。即ち、半導体基板１０ａのダイシング領域はエッチングされてはいない。
【００５６】
しかし、図１９に示すように、コンタクトホールＣＨａの形成の際に、半導体基板１０ａのダイシング領域Ｒｄｃに第２溝ＴＲａを形成してもよい。この場合、図２（Ａ）に示すコンタクトホールＣＨａを形成する際に、コンタクトホールＣＨａだけでなく、半導体基板１０ａの第４面Ｆ２ａからエッチングして第４面Ｆ２ａから第３面Ｆ１ａに達する第２溝ＴＲａを半導体基板１０ａのダイシング領域Ｒｄｃに形成する。
【００５７】
次に、図２（Ｂ）を参照して説明したように、ＣＶＤ法またはＡＬＤ法を用いて、スペーサ膜４０ａを形成する。このとき、スペーサ膜４０ａは、第２溝ＴＲａの内面も被覆する。次に、図３（Ａ）を参照して説明したように、スペーサ膜４０ａをＲＩＥ法でエッチバックする。これにより、第２溝ＴＲａの底部のスペーサ膜４０ａもエッチングされる。次に、第２溝ＴＲａを被覆するマスク材を形成する。このときマスク材は、第１コンタクトホールＣＨａを被覆していない。マスク材をマスクとして用いてコンタクトホールＣＨａ内にバリアメタル５０ａおよびＴＳＶ６０ａを形成する。
【００５８】
その後、マスク材を除去して、図４（Ａ）および図４（Ｂ）を参照して説明したように、半導体基板１０ａの第４面Ｆ１ａ上に半導体基板１０ｂの第１面Ｆ２ｂを向けるようにして半導体基板１０ｂを半導体基板１０ａ上に積層する。半導体基板１０ｂは、第１実施形態と同様に加工される。これにより、図１９に示す構造が得られる。
【００５９】
その後、基板１０ａおよび１０ｂは積層された状態でダイシングされる。このとき、ダイシングカッターＤＣは、図１９に示す第１および第２溝ＴＲｂ、ＴＲａを介してダイシング領域Ｒｄｃの基板１０ａおよび／または１０ｂを切断する。これにより、基板１０ａおよび１０ｂは、積層された半導体チップに個片化される。本変形例でも第１実施形態と同様の効果を得ることができる。
【００６０】
尚、積層される半導体基板の数は、２枚に限定されず、３枚以上であってもよい。この場合、半導体基板１０ｂの下に積層される複数の半導体基板は、半導体基板１０ａと同様に加工されてもよい。
【００６１】
（第２実施形態）
図１０（Ａ）〜図１０（Ｄ）は、第２実施形態に従った半導体装置の製造方法の一例を示す断面図である。図１０（Ａ）〜図１０（Ｄ）には、基板１０ａおよび１０ｂの全体の断面図を示す。また、図１０（Ａ）〜図１０（Ｄ）では、導電体２０ａ、３０ａ、２０ｂ、３０ｂ、スペーサ膜４０ａ、４０ｂ、および、バリアメタル５０ａ、５０ｂ等は、簡略化して示されまたは省略されている。図１１（Ａ）以降の図面についても同様である。
【００６２】
第２実施形態では、基板１０ａの第３面Ｆ１ａと基板１０ｂの第３面Ｆ１ｂとを対向させるように、基板１０ａおよび１０ｂが積層されている。基板１０ａの第４面Ｆ２ａおよび基板１０ｂの第２面Ｆ２ｂは、外部の半導体装置等と接続可能となっている。従って、第２実施形態では、基板１０ａおよび１０ｂのそれぞれＴＳＶ６０ａおよび６０ｂは、“ＴＳＶのリソグラフィ形成法”を用いて形成される。
【００６３】
例えば、図１０（Ａ）に示すように、まず、基板１０ａおよび１０ｂは、基板１０ａの第３面Ｆ１ａと基板１０ｂの第１面Ｆ１ｂとを貼り合わせて積層される。
【００６４】
次に、ＣＭＰ法を用いて、基板１０ｂを第２面Ｆ２ｂから研磨し、基板１０ｂを薄膜化する。その後、“ＴＳＶのリソグラフィ形成法”を用いてＴＳＶ６０ｂが形成される。従って、図１０（Ｂ）に示すように、ＴＳＶ６０ｂ上には、バンプ７０ｂが形成される。また、ダイシング領域には、第１溝ＴＲｂが形成される。尚、第１溝ＴＲｂの配置は、図示されている配置とは異なる場合がある。
【００６５】
次に、図１０（Ｃ）に示すように、基板１０ａおよび１０ｂを反転させて、支持基板１００上に基板１０ｂを接着剤１１０で接着する。これにより、基板１０ａの第４面Ｆ２ａが上方に向けられる。このとき、バンプ７０ｂは接着剤１１０に埋没し保護される。
【００６６】
次に、ＣＭＰ法を用いて、基板１０ａを第４面Ｆ２ａから研磨し、基板１０ａを薄膜化する。その後、“ＴＳＶのリソグラフィ形成法”を用いてＴＳＶ６０ａが形成される。従って、図１０（Ｄ）に示すように、ＴＳＶ６０ａ上には、バンプ７０ａが形成される。また、ダイシング領域には、第２溝ＴＲａが形成される。尚、第２溝ＴＲａの配置も、図示されている配置とは異なる場合がある。ＴＳＶ６０ａの形成方法および第２溝ＴＲａの形成方法は、それぞれＴＳＶ６０ｂおよび第１溝ＴＲｂの形成方法と同様でよい。
【００６７】
例えば、第２実施形態では、基板１０ａを第４面Ｆ２ａからエッチングして、第２コンタクトホールが、基板１０ａの第４面Ｆ２ａから第３面Ｆ１ａに達するように形成される。第２コンタクトホールは、図５（Ｂ）のＣＨｂに対応する。それと同時に、基板１０ａの第４面Ｆ２ａのうち第２領域としてのダイシング領域に第２溝ＴＲａが形成される。第２溝ＴＲａは、図５（Ｂ）のＴＲｂに対応する。第２溝ＴＲａの位置は、第１溝ＴＲｂの位置と対応しており、基板１０ａおよび１０ｂの積層方向をｚとすると、第２溝ＴＲａは、ｚ方向において、第１溝ＴＲｂの直上または直下にある。尚、第１および第２溝ＴＲｂ、ＴＲａの平面レイアウトは、図９（Ａ）〜図９（Ｄ）のいずれでもよい。
【００６８】
次に、第２溝ＴＲａを被覆し、第２コンタクトホールを露出するように第２マスク材が形成される。第２マスク材は、図６（Ａ）に示すレジスト膜ＰＲに対応する。この第２マスク材をマスクとして用いて第２コンタクトホール内に第２金属電極としてのＴＳＶ６０ａを形成する。さらに、ＴＳＶ６０ａ上にバンプ７０ｂを形成する。これにより、図１０（Ｄ）に示す構造が得られる。
【００６９】
その後、支持基板１００および接着剤１１０から基板１０ａおよび１０ｂが取り外され、基板１０ａおよび１０ｂは、第１および第２溝ＴＲｂ、ＴＲａにおいてダイシングされる。
【００７０】
このように、基板１０ａおよび１０ｂは、第３面Ｆ１ａと第１面Ｆ１ｂとを対向させるように積層させてもよい。これにより、基板１０ａおよび１０ｂの両方に、ダイシング用の第１および第２溝ＴＲｂ、ＴＲａを形成することができる。従って、第２実施形態では、ダイシングがさらに容易になる。また、第２実施形態は、第１実施形態と同様の効果を得ることができる。
【００７１】
（第３実施形態）
図１１（Ａ）〜図１１（Ｄ）は、第３実施形態に従った半導体装置の製造方法の一例を示す断面図である。第３実施形態では、第２実施形態で示した第３面Ｆ１ａと第１面Ｆ１ｂとを対向させて積層した基板１０ａおよび１０ｂを２組積層させている。即ち、第３実施形態では、４枚の基板１０ａ＿１、１０ｂ＿１、基板１０ａ＿２、１０ｂ＿２が積層される。
【００７２】
図１１（Ａ）に示すように、基板１０ａ＿１の第３面Ｆ１ａ＿１と基板１０ｂ＿１の第１面Ｆ１ｂ＿１とを対向させるように、基板１０ａ＿１および１０ｂ＿１が積層される。また、基板１０ａ＿２の第３面Ｆ１ａ＿２と基板１０ｂ＿２の第１面Ｆ１ｂ＿２とを対向させるように、基板１０ａ＿２および１０ｂ＿２が積層される。
【００７３】
一方、図１１（Ｂ）および図１１（Ｃ）に示すように、基板１０ｂ＿１の第２面Ｆ２ｂ＿１と基板１０ｂ＿２の第２面Ｆ２ｂ＿２とが熱圧接により接着される。従って、第３実施形態では、基板１０ｂ＿１および１０ｂ＿２のそれぞれのＴＳＶ６０ｂ＿１および６０ｂ＿２は、“ＴＳＶのダマシン形成法”を用いて形成される。
【００７４】
基板１０ａ＿１および１０ａ＿２のそれぞれのＴＳＶ６０ａ＿１および６０ａ＿２は、外部の半導体装置等に接続可能にする。 従って、基板１０ａ＿１および１０ａ＿２のそれぞれのＴＳＶ６０ａ＿１および６０ａ＿２は、“ＴＳＶのダマシン形成法”を用いて形成される。
【００７５】
例えば、図１１（Ａ）に示すように、まず、基板１０ａ＿１および１０ｂ＿１は、基板１０ａ＿１の第３面Ｆ１ａ＿１と基板１０ｂ＿１の第１面Ｆ１ｂ＿１とを貼り合わせて積層される。これとは別に、基板１０ａ＿２および１０ｂ＿２は、基板１０ａ＿２の第３面Ｆ１ａ＿２と基板１０ｂ＿２の第１面Ｆ１ｂ＿２とを貼り合わせて積層される。便宜的に、基板１０ａ＿１および１０ｂ＿１を積層体ＳＴ１とし、基板１０ａ＿２および１０ｂ＿２を積層体ＳＴ２と呼ぶ。
【００７６】
次に、ＣＭＰ法を用いて、積層体ＳＴ１の第２面Ｆ２ｂ＿１から研磨し、基板１０ｂ＿１を薄膜化する。また、積層体ＳＴ２の第２面Ｆ２ｂ＿２から研磨し、基板１０ｂ＿２も薄膜化する。その後、“ＴＳＶのダマシン形成法”を用いてＴＳＶ６０ｂ＿１、６０ｂ＿２を形成する。従って、図１１（Ｂ）に示すように、ＴＳＶ６０ｂ＿１、６０ｂ＿２上には、バンプ７０ｂが形成されていない。また、ダイシング領域には、溝が形成されない。
【００７７】
次に、図１１（Ｃ）に示すように、積層体ＳＴ２を反転させて、積層体ＳＴ１上に積層する。このとき、積層体ＳＴ２の第２面Ｆ２ｂ＿２と積層体ＳＴ１の第２面Ｆ２ｂ＿１とが対向するように熱圧接される。これにより、ＴＳＶ６０ｂ＿１とＴＳＶ６０ｂ＿２とが電気的に接続される。
【００７８】
次に、ＣＭＰ法を用いて、積層体ＳＴ２の第４面Ｆ２ａ＿２から研磨し、基板１０ａ＿２を薄膜化する。その後、“ＴＳＶのリソグラフィ形成法”を用いてＴＳＶ６０ａ＿２が形成される。従って、図１１（Ｄ）に示すように、ＴＳＶ６０ａ＿２上には、バンプ７０ａ＿２が形成される。また、ダイシング領域には、第２溝ＴＲａ＿２が形成される。ＴＳＶ６０ａ＿２の形成方法および第２溝ＴＲａ＿２の形成方法は、それぞれ第２実施形態のＴＳＶ６０ａおよび第２溝ＴＲａの形成方法と同様でよい。
【００７９】
次に、図１１（Ｅ）に示すように、積層体ＳＴ１、ＳＴ２を反転させて、支持基板１００上に積層体ＳＴ１、ＳＴ２を接着剤１１０で接着する。これにより、基板１０ａ＿１の第４面Ｆ２ａ＿１が上方に向けられる。このとき、バンプ７０ａ＿２は接着剤１１０に埋没し保護される。
【００８０】
次に、ＣＭＰ法を用いて、第４面Ｆ２ａ＿１から研磨し、基板１０ａ＿１を薄膜化する。その後、“ＴＳＶのリソグラフィ形成法”を用いてＴＳＶ６０ａ＿１が形成される。従って、図１１（Ｆ）に示すように、ＴＳＶ６０ａ＿１上には、バンプ７０ａ＿１が形成される。また、ダイシング領域には、第２溝ＴＲａ＿１が形成される。ＴＳＶ６０ａ＿１の形成方法および第２溝ＴＲａ＿１の形成方法は、それぞれ第２実施形態のＴＳＶ６０ａおよび第２溝ＴＲａの形成方法と同様でよい。
【００８１】
その後、積層体ＳＴ１、ＴＲ２は、溝ＴＲａ＿１、ＴＲａ＿２においてダイシングされる。
【００８２】
このように、２枚の基板の第１面同士を対向させた積層体ＳＴ１、ＳＴ２をさらに積層させてもよい。第３実施形態では、基板１０ａ＿１および１０ａ＿２の両方に、ダイシング用の溝ＴＲａ＿１、ＴＲａ＿２を形成することができる。従って、第３実施形態は、第２実施形態と同様の効果を得ることができる。
【００８３】
尚、第３実施形態において、２組の積層体ＳＴ１、ＳＴ２について説明したが、積層する積層体の数は、３枚以上であってもよい。この場合、例えば、両面ともダマシン形成法で形成された積層体をｎ（ｎは２以上の整数）組積層し、その最上段および最下段の積層体をＳＴ１、ＳＴ２とすればよい。溝ＴＲａ＿１、ＴＲａ＿２の深さは、最上段または最下段から任意の深さに形成してよい。
【００８４】
（第４実施形態）
図１２（Ａ）〜図１８は、第４実施形態による半導体装置の製造方法の一例を示す断面図である。第４実施形態では、基板１０ａおよび１０ｂを積層後に、ＴＳＶ６０および第１溝ＴＲを一括で形成する点で、第１実施形態と異なる。
【００８５】
まず、基板１０ａおよび１０ｂが第１実施形態と同様に形成され、基板１０ａおよび１０ｂがそれぞれ薄膜化される。
【００８６】
次に、図１２（Ａ）に示すように、基板１０ａおよび１０ｂが熱圧着で積層される。第４実施形態では、基板１０ａの第４面Ｆ２ａと基板１０ｂの第１面Ｆ１ｂとが対向するように基板１０ａおよび１０ｂは積層される。
【００８７】
図１２（Ｂ）に示すように、リソグラフィ技術を用いて、第２面Ｆ２ｂ上にレジスト膜ＰＲが形成される。レジスト膜ＰＲは、第２面Ｆ２ｂのうち、ＴＳＶ用のコンタクトホールの形成領域および第１溝の形成領域以外の領域を被覆する。
【００８８】
次に、図１３（Ａ）に示すように、レジスト膜ＰＲをマスクとして用いて、第２面Ｆ２ｂから基板１０ａおよび１０ｂをＲＩＥ法でエッチングする。これにより、第２面Ｆ２ｂから第３面Ｆ１ａに達するコンタクトホール（第１コンタクトホール）ＣＨを形成する。これと同時に、第２面Ｆ２ｂのうち第１領域としてのダイシング領域Ｒｄｃに第１溝ＴＲが形成される。また、図１３（Ｂ）に示すように、パッド３０ｂが横方向（基板１０ａおよび１０ｂの積層方向に対して略垂直方向）へエッチングされる。これにより、パッド３０ｂは、基板１０ａおよび１０ｂの側面よりも横方向へ窪む。尚、第１溝ＴＲの平面レイアウトは、図９（Ａ）〜図９（Ｄ）のいずれでもよい。
【００８９】
次に、図１４（Ａ）に示すように、コンタクトホールＣＨの内側面、第１溝ＴＲの内側面および底面、並びに、半導体基板１０ｂの第２面Ｆ２ｂ上にスペーサ膜４０（第１絶縁膜）を形成する。ここで、パッド３０ｂは、コンタクトホールＣＨ内において、基板１０ａおよび１０ｂの側面から横方向へ窪んでいる。さらに、コンタクトホールＣＨは、アスペクト比が高い。よって、図１４（Ｂ）に示すように、スペーサ膜４０は、パッド３０ｂの表面に付着し難い。従って、スペーサ膜４０は、パッド３０ｂの表面にはあまり付着しないか、あるいは、形成されても非常に薄い。スペーサ膜４０ｂおよびバリアメタル５０ｂの材料は、それぞれスペーサ膜４０ａおよびバリアメタル５０ａの材料と同様でよい。
【００９０】
次に、スペーサ膜４０をＲＩＥ法でエッチバックすることによって、コンタクトホールＣＨの底部のスペーサ膜４０をエッチングする。このとき、パッド３０ｂの表面に付着したスペーサ膜４０も除去される。
【００９１】
次に、図１５（Ａ）に示すように、コンタクトホールＣＨ内にバリアメタル５０を形成する。図１５（Ｂ）に示すように、バリアメタル５０は、スペーサ膜４０と同様に、パッド３０ｂの表面にはあまり付着しないか、あるいは、非常に薄く形成される。
【００９２】
次に、図１６（Ａ）に示すように、リソグラフィ技術を用いて、コンタクトホールＣＨおよびその周辺以外の領域をレジスト膜ＰＲで被覆する。このとき、レジスト膜ＰＲは、第１溝ＴＲ上にも形成され、第１溝ＴＲを被覆する。
【００９３】
次に、レジスト膜ＰＲをマスクとして用いて、コンタクトホールＣＨ内にＴＳＶ６０を堆積する。ＴＳＶ６０は、パッド３０ｂの窪みにも入り込み、パッド３０ｂにも電気的に接続される。これにより、ＴＳＶ６０を導電体２０ｂ、３０ｂ、２０ａ、３０ａに電気的に接続させることができる。
【００９４】
次に、レジスト膜ＰＲをそのままマスクとして用いて、バンプ７０をめっき法でＴＳＶ６０上に形成する。レジスト膜ＰＲを除去後、バンプ７０およびＴＳＶ６０の上部をマスクとして用いて、バリアメタル５０をウェットエッチングでエッチングする。これにより、図１７に示すように第２面Ｆ２ｂ上および第１溝ＴＲの内側面および底面のバリアメタル５０は除去されるので、隣接するＴＳＶ６０およびバンプ７０は、互いに電気的に分離される。一方、バンプ７０およびＴＳＶ６０の直下にあるバリアメタル５０は残置されるので、各ＴＳＶ６０およびバンプ７０はその下にある導電体２０ｂ、３０ｂ、２０ａ、３０ａに電気的に接続された状態を維持する。
【００９５】
その後、基板１０ａおよび１０ｂは積層された状態でダイシングされる。このとき、ダイシングカッターＤＣは、第１溝ＴＲ内の基板１０ａ、１０ｂを切断する。これにより、図１８に示すように、積層された基板１０ａおよび１０ｂは、積層された半導体チップに個片化される。積層された半導体チップは、樹脂等でパッケージされ、製品として完成する。
【００９６】
第４実施形態によれば、ダイシング工程において、ダイシングカッターＤＣは、第１溝ＴＲ内を切断するので、積層された複数の基板１０ａおよび１０ｂを一度にダイシングしても、チッピングやクラック等が生じ難い。従って、第４実施形態は、第１実施形態と同様の効果を得ることができる。
【００９７】
また、第１溝ＴＲの内側壁にスペーサ膜４０が残置される。従って、半導体チップに個片化された後、基板１０ｂおよび１０ａの側面がスペーサ膜４０で被覆される。これにより、基板１０ｂおよび１０ａを金属汚染等から保護することができる。
【００９８】
尚、第４実施形態において、２枚の基板１０ａおよび１０ｂについて説明したが、積層する基板の数は、３枚以上であってもよい。この場合、例えば、同一の基板をｎ（ｎは２以上の整数）枚積層し、その最上段の基板から第１溝ＴＲを形成すればよい。第１溝ＴＲの深さは、最上段の基板から最下段の基板までの任意の位置でよい。
【００９９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【０１００】
１０ａ，１０ｂ  基板、２０ａ，２０ａ  配線構造、３０ａ，３０ｂ  パッド、２０ａ，２０ｂ  配線構造、２５ａ，２５ｂ  絶縁膜、ＣＨａ，ＣＨｂ  コンタクトホール、４０ａ，４０ｂ  スペーサ膜、５０ａ，５０ｂ  バリアメタル、６０ａ，６０ｂ  ＴＳＶ、７０ａ，７０ｂ  バンプ、ＴＲａ，ＴＲｂ  溝、Ｒｄｃ  ダイシング領域
【図１】
2018160519.tif 000003
【図２】
2018160519.tif 000004
【図３】
2018160519.tif 000005
【図４】
2018160519.tif 000006
【図５】
2018160519.tif 000007
【図６】
2018160519.tif 000008
【図７】
2018160519.tif 000009
【図８】
2018160519.tif 000010
【図９】
2018160519.tif 000011
【図１０】
2018160519.tif 000012
【図１１】
2018160519.tif 000013
【図１２】
2018160519.tif 000014
【図１３】
2018160519.tif 000015
【図１４】
2018160519.tif 000016
【図１５】
2018160519.tif 000017
【図１６】
2018160519.tif 000018
【図１７】
2018160519.tif 000019
【図１８】
2018160519.tif 000020
【図１９】
2018160519.tif 000021