【事件の表示】
　特願２００８−５２２８２０「窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法」拒絶査定不服審判事件〔平成１９年　２月１５日国際公開，ＷＯ２００７／０１８９１８，平成２１年　１月２９日国内公表，特表２００９−５０３８１５〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１　手続の経緯
　本願は，２００６年７月１２日（パリ条約による優先権主張外国庁受理２００５年７月２０日，米国）を国際出願日とする出願であって，平成２４年５月２８日付けで拒絶理由が通知され，同年９月３日に手続補正がされ，同年１０月５日付けで最後の拒絶理由が通知され，平成２５年１月１５日に意見書が提出され，同年３月１１日付けで拒絶査定がされ，これに対し，同年７月１６日に審判請求がされるとともに，同日に手続補正がされたものである。
　
２　平成２５年７月１６日にされた手続補正（以下「本件補正」という。）について
（１）　本件補正
　本件補正は，特許請求の範囲を補正するものであって，本件補正の前後で特許請求の範囲は以下のとおりである。
　
〈補正前〉
「【請求項１】
　ＩＩＩ族窒化物ベースのトランジスタであって，
　ＩＩＩ族窒化物ベース層と，
　前記ＩＩＩ族窒化物ベース層上にあるエッチストップ層と，
　前記エッチストップ層上にある誘電体層と，
　前記誘電体層を貫通し，前記エッチストップ層を貫通して，前記ＩＩＩ族窒化物ベース層の部分を露出させ，前記誘電体層の側壁を露出させ，前記エッチストップ層の側壁を露出させる第１のゲートリセスと，
　前記第１のゲートリセスの外側で対向する第１および第２の方向に沿って前記誘電体層の直接上に広がり，前記誘電体層および前記エッチストップ層の露出された両側壁の直接上に広がり，前記ＩＩＩ族窒化物ベース層の露出された部分の直接上に広がって，第２のゲートリセスを定める絶縁層と，
　前記第２のゲートリセス内の前記絶縁層の直接上にあるゲート接点であって，前記第２のゲートリセスの外側で対向する前記第１および第２の方向に沿って前記絶縁層の直接上に広がるゲート接点と
　を備えることを特徴とするＩＩＩ族窒化物ベースのトランジスタ。
　　【請求項２】
　・・・（中略）・・・
　　【請求項１５】
　前記ＩＩＩ族窒化物ベースの第２の層上で，前記ゲート接点から前記第１の方向に離隔されたソース接点と，
　前記ＩＩＩ族窒化物ベースの第２の層上で，前記ゲート接点から前記第２の方向に離隔されたドレイン接点と
　をさらに備え，前記ゲート接点が前記第５の層に沿って，前記第１の方向よりも前記第２の方向に長く広がっていることを特徴とする請求項１１または請求項１２に記載のトランジスタ。」
　
〈補正後〉
「【請求項１】
　ＩＩＩ族窒化物ベースのトランジスタであって，
　ＩＩＩ族窒化物ベース層と，
　前記ＩＩＩ族窒化物ベース層上にあるエッチストップ層と，
　前記エッチストップ層上にある誘電体層と，
　前記誘電体層を貫通し，前記エッチストップ層を貫通して，前記ＩＩＩ族窒化物ベース層の部分を露出させ，前記誘電体層の側壁を露出させ，前記エッチストップ層の側壁を露出させる第１のゲートリセスと，
　前記第１のゲートリセスの外側で対向する第１および第２の方向に沿って前記誘電体層の直接上に広がり，前記誘電体層および前記エッチストップ層の露出された両側壁の直接上に広がり，前記ＩＩＩ族窒化物ベース層の露出された部分の直接上に広がって，第２のゲートリセスを定める絶縁層と，
　前記第２のゲートリセス内の前記絶縁層の直接上にあるゲート接点であって，前記第２のゲートリセスの外側で対向する前記第１および第２の方向に沿って前記絶縁層の直接上に広がるゲート接点と
　を備えることを特徴とするＩＩＩ族窒化物ベースのトランジスタ。」
　
（２）補正の目的の適否及び新規事項の追加の有無についての検討
　本件補正を整理すると，補正前の請求項１〜１５のうち，補正前の請求項２〜１５を削除して，補正後の特許請求の範囲は補正後の請求項１のみとすることである。
　従って，本件補正は特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第１号に掲げる請求項の削除を目的とするものである。また，当該補正が，特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　
（３）小括
　以上検討したとおり，本件補正は，特許法第１７条の２第３項に規定された要件を満たすものであって，特許法第１７条の２第４項第１号に掲げる事項を目的とするものであるから，本件補正は適法になされたものである。
　
３　本願発明
　上記のとおり，本件補正は適法になされたものであるから，本願の特許請求の範囲の請求項１に係る発明は，本件補正により補正された特許請求の範囲の請求項１に記載された事項により特定される以下のとおりのものである。（再掲。以下「本願発明」という。）
　
「【請求項１】
　ＩＩＩ族窒化物ベースのトランジスタであって，
　ＩＩＩ族窒化物ベース層と，
　前記ＩＩＩ族窒化物ベース層上にあるエッチストップ層と，
　前記エッチストップ層上にある誘電体層と，
　前記誘電体層を貫通し，前記エッチストップ層を貫通して，前記ＩＩＩ族窒化物ベース層の部分を露出させ，前記誘電体層の側壁を露出させ，前記エッチストップ層の側壁を露出させる第１のゲートリセスと，
　前記第１のゲートリセスの外側で対向する第１および第２の方向に沿って前記誘電体層の直接上に広がり，前記誘電体層および前記エッチストップ層の露出された両側壁の直接上に広がり，前記ＩＩＩ族窒化物ベース層の露出された部分の直接上に広がって，第２のゲートリセスを定める絶縁層と，
　前記第２のゲートリセス内の前記絶縁層の直接上にあるゲート接点であって，前記第２のゲートリセスの外側で対向する前記第１および第２の方向に沿って前記絶縁層の直接上に広がるゲート接点と
　を備えることを特徴とするＩＩＩ族窒化物ベースのトランジスタ。」
　
４　刊行物に記載された発明
　引用例：　特開２００４−２１４４７１号公報
　原査定の拒絶の理由に引用され，本願の優先日前に日本国内において頒布された刊行物である特開２００４−２１４４７１号公報（以下「引用例」という。）には，図１，１７〜２３とともに以下の記載がある。（下線は当合議体において付加。以下同様。）
　
・「【０００１】
【発明の属する技術分野】
本発明は，ＩＩＩ族窒化物半導体を用いた電界効果トランジスタに関するものである。
【０００２】
【従来の技術】
　・・・（中略）・・・
【０００３】
こうしたＩＩＩ族窒化物半導体を用いたトランジスタでは，基板表面に大きな負電荷が発生し，トランジスタ性能に大きな影響を与える。以下，この点について説明する。
【０００４】
アンドープＧａＮの上にＡｌＧａＮを成長すると，自発分極とピエゾ分極との両作用によりヘテロ界面に正の固定電荷が発生する。このときＡｌＧａＮ表面には負の分極電荷が発生する。分極電荷濃度はＡｌＧａＮの組成によって変化するが，ＡｌＧａＮ／ＧａＮヘテロ構造では，１×１０１３／ｃｍ２オーダーの極めて大きなシート電子濃度が発生する。この現象は，例えば，非特許文献１において詳しく解説されている。このヘテロ構造にオーミック電極を形成し電極間に電界を印加すると，１×１０１３／ｃｍ２オーダーの高電子濃度の電荷輸送に基づく電流が流れる。このように，ＩＩＩ族窒化物半導体素子では，不純物のドーピングにより発生したキャリアにより駆動するＧａＡｓ系半導体ＦＥＴとは異なり，自発分極とピエゾ分極との両作用により発生する高濃度のキャリアによって動作する。
【０００５】
このような機構により動作するＩＩＩ族窒化物半導体トランジスタにおいては，利得を良好にしつつ耐圧をあげることが要望される。耐圧を改良する方法として，従来，以下の技術が知られている。
【０００６】
　・・・（中略）・・・
【０００９】
ヘテロ接合を含むＩＩＩ族窒化物半導体の積層構造では，ピエゾ分極等によりチャネル層に大きな電荷が発生する一方，ＡｌＧａＮ等の半導体層表面に負電荷が発生することが知られている（非特許文献１）。こうした負電荷は，ドレイン電流に直接作用し，素子性能に強い影響を及ぼす。具体的には，表面に大きな負電荷が発生すると交流動作時の最大ドレイン電流が直流時に比べて劣化する。この現象を以下，コラプスと称する。コラプスはＩＩＩ族窒化物半導体を用いた素子に顕著に発生し，ＧａＡｓ系半導体素子では顕在化していなかった。ＡｌＧａＡｓ／ＧａＡｓ系ヘテロ接合では分極電荷の発生は極めて小さいためである。
【００１０】
こうした問題に対し，従来，ＳｉＮからなる表面保護膜を形成することで対応がなされていた。ＳｉＮを設けない構造では高電圧印加時に充分な電流が得られず，ＧａＮ系半導体材料を用いるメリットを得ることが困難である。こうした事情を踏まえ，ＩＩＩ族窒化物半導体ＦＥＴの分野では，表面にＳｉＮ膜を設けることが必須であるという共通認識があり，技術常識となっていた。以下，こうした従来のトランジスタの一例について説明する。
【００１１】
　・・・（中略）・・・
【００１３】
【発明が解決しようとする課題】
ところが，こうしたＳｉＮを設けた構成では，コラプスが改善する代わりにゲート耐圧が低下する。すなわち，コラプス量とゲート耐圧の間にトレードオフが存在し，その制御が非常に困難となる。図１９は，電界制御電極を設けない図１７の構造を有するＨＪＦＥＴを試作し，表面保護膜ＳｉＮの厚さとコラプス量およびゲート耐圧の関係を評価した結果を示す。図中，丸印がコラプス，三角印がゲート耐圧に対応する。
【００１４】
このようにコラプスが顕著な素子の表面にＳｉＮ膜を形成すると，コラプス量を減らすことができる。図１９を参照して，ＳｉＮ膜がない場合（膜厚０ｎｍ）では６０％以上のコラプス量であるが，ＳｉＮ膜厚１００ｎｍとした場合，コラプス量は１０％以下に抑制できる。このようにコラプスを充分に低減するためには，ＳｉＮ膜の厚みを一定程度厚くすることが必要となる。しかしながら，ＳｉＮ膜を厚くした場合，表面負電荷が打ち消され，ゲート−ドレイン間の電界集中が顕著になり，ゲート耐圧が低下する。すなわち，コラプスとゲート耐圧の間にトレードオフが存在する。
くわえて，コラプスを充分に低減するためにＳｉＮ膜を厚くした場合，電界制御電極直下絶縁膜の膜質経時劣化により信頼性が低下する。すなわち，コラプスと信頼性に関してもトレードオフが存在する。
【００１５】
以上のように，ＳｉＮ膜を保護膜とするＧａＮ系ＨＪＦＥＴでは，こうした複数のトレードオフが存在し，それぞれＳｉＮ膜の厚さの違いによってそのバランスが定まる。これは，ヘテロ界面を持つＩＩＩ族窒化物半導体素子に特有の表面負電荷に起因する事情であり，ＩＩＩ族窒化物半導体素子の設計にあたっては，こうした表面負電荷の取扱いに充分に配慮する必要がある。
【００１６】
　・・・（中略）・・・
【００１８】
本発明は上記事情に鑑みなされたものであって，その目的とするところは，コラプスおよびゲート耐圧のバランスに優れたトランジスタを提供することにある。また本発明の別の目的は，コラプスおよびゲート耐圧の性能のバランスにくわえ，さらに，信頼性および高周波特性の優れるトランジスタを提供することにある。」
　
・「【００２２】
本発明によれば，ヘテロ接合を含むＩＩＩ族窒化物半導体層構造と，該半導体層構造上に離間して形成されたソース電極およびドレイン電極と，前記ソース電極と前記ドレイン電極の間に配置されたゲート電極と，を備え，前記ゲート電極と前記ドレイン電極との間の領域において，前記ＩＩＩ族窒化物半導体層構造の上部に絶縁膜を介して電界制御電極が形成され，前記絶縁膜が，シリコンおよび窒素を構成元素として含む第一の絶縁膜と，前記第一の絶縁膜よりも低い比誘電率を有する第二の絶縁膜とを含む積層膜であることを特徴とする電界効果トランジスタが提供される。
【００２３】
本発明によれば，電界制御電極を備えるとともに，この電界制御電極と半導体層構造の表面との間に，上記構成の積層膜が形成された構成を有している。このため，これらの相乗作用により，コラプスおよびゲート耐圧のバランスが顕著に改善される。また，製造プロセス上等のばらつきにより表面状態が変動した場合でも，こうした良好な性能を安定して実現することができる。
【００２４】
また，本発明は，表面負電荷の影響を低減するための第一の絶縁膜を設けつつ，電界制御電極直下の容量を低減するための第二の絶縁膜を設けている。すなわち，第一の絶縁膜の作用により表面負電荷の影響が低減される一方，第一の絶縁膜よりも低い比誘電率を有する第二の絶縁膜，たとえば，窒素を含有しない膜によりゲート耐圧が向上する。さらに，電界制御電極下の領域における絶縁膜の膜質経時劣化および容量の増大を有効に抑制することができ，信頼性および高周波利得に優れるトランジスタが得られる。」
　
・「【００４５】
（第１の実施例）
図１は，この実施例のＨＪＦＥＴの断面構造を示す。
このＨＪＦＥＴは，ＳｉＣなどの基板１０上に形成される。基板１０上には半導体層からなるバッファ層１１が形成されている。このバッファ層１１上にＧａＮチャネル層１２が形成されている。チャネル層の上には，ＡｌＧａＮ電子供給層１３が形成されている。この電子供給層上にはオーム性接触がとられたソース電極１およびドレイン電極３があり，その間に，電界制御電極５を有しショットキー性接触がとられたゲート電極２が設けられている。電子供給層１３の表面はＳｉＮ膜２１で覆われており，さらにその上層にはＳｉＯ
２
膜２２が設けられている
【００４６】
以下，
本実施例に係るＨＪＦＥＴの製造方法について図２１〜図２３を参照して説明する。まずＳｉＣからなる基板１０上に，例えば分子線エピタキシ（Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ：ＭＢＥ）成長法によって半導体を成長させる。このようにして，基板側から順に，アンドープＡｌＮからなるバッファ層１１（膜厚２０ｎｍ），アンドープのＧａＮチャネル層１２（膜厚２μｍ），アンドープＡｌ
０．２
Ｇａ
０．８
ＮからなるＡｌＧａＮ電子供給層１３（膜厚２５ｎｍ）が積層した半導体層構造が得られる（図２１（ａ））
【００４７】
次いで，エピタキシャル層構造の一部をＧａＮチャネル層１２が露出するまでエッチング除去することにより，素子間分離メサ（不図示）を形成する。続いてＡｌＧａＮ電子供給層１３上に，例えばＴｉ／Ａｌなどの金属を蒸着することにより，ソース電極１およびドレイン電極３を形成し，６５０℃でアニールを行うことによりオーム性接触を取る（図２１（ｂ））。続いてプラズマＣＶＤ法等により，ＳｉＮ膜２１（膜厚５０ｎｍ）を形成する。さらにその上層に，常圧ＣＶＤ法等により，ＳｉＯ
２
膜２２（膜厚１５０ｎｍ）を形成する（図２２（ｃ））。ＳｉＮ膜２１およびＳｉＯ
２
膜２２の一部をエッチング除去することによってＡｌＧａＮ電子供給層１３の露出する開口部を設ける（図２２（ｄ））。露出したＡｌＧａＮ電子供給層１３上に，フォトレジスト３０を用いてＮｉ／Ａｕなどのゲート金属３１を蒸着して，ショットキー接触のゲート電極２を形成する。またこれと同時にＮｉ／Ａｕよりなる電界制御電極も形成する。（図２３（ｅ），（ｆ））。このようにして図１に示したＨＪＦＥＴを作製する
【００４８】
この実施例においては，
ゲート−ドレイン間に高い逆方向電圧がかかった場合，ゲート電極のドレイン側端にかかる電界が，電界制御電極の働きにより緩和されることにより，ゲート耐圧が向上する。さらに大信号動作時には，表面電位を電界制御電極によって変調できるため，表面トラップの応答速度を速めてコラプスを抑制する効果がある。すなわち，コラプス，ゲート耐圧および利得のバランスを顕著に改善できる。
　
　上記段落【００４５】〜【００４８】に記載された「（第１の実施例）」に注目すると，引用例には以下の発明が記載されているものと認められる。（以下「引用発明」という。）
「ＨＪＦＥＴであって，
　当該ＨＪＦＥＴは，ＳｉＣなどの基板１０上に形成され，基板１０上には半導体層からなるバッファ層１１が形成され，バッファ層１１上にＧａＮチャネル層１２が形成され，ＧａＮチャネル層１２の上には，ＡｌＧａＮ電子供給層１３が形成され，ＡｌＧａＮ電子供給層１３上にはオーム性接触がとられたソース電極１およびドレイン電極３があり，その間に，電界制御電極５を有しショットキー性接触がとられたゲート電極２が設けられており，電子供給層１３の表面はＳｉＮ膜２１で覆われており，さらにその上層にはＳｉＯ２膜２２が設けられており，電界制御電極５の直下にはこのＳｉＮ膜２１およびＳｉＯ２膜２２が設けられているものであって，
　ゲート電極２とドレイン電極３の間に高い逆方向電圧がかかった場合，ゲート電極のドレイン側端にかかる電界が，電界制御電極５の働きにより緩和されることによりゲート耐圧が向上し，さらに大信号動作時には，表面電位を電界制御電極５によって変調できるため，表面トラップの応答速度を速めてコラプスを抑制する効果があることから，コラプス，ゲート耐圧および利得のバランスを顕著に改善できるものであり，
　当該ＨＪＦＥＴの製造は，
　基板１０側から順に，バッファ層１１，ＧａＮチャネル層１２，ＡｌＧａＮ電子供給層１３が積層した半導体層構造を形成し，次いで，当該半導体層構造の一部をＧａＮチャネル層１２が露出するまでエッチング除去することにより，素子間分離メサを形成し，続いてＡｌＧａＮ電子供給層１３上に，例えばＴｉ／Ａｌなどの金属を蒸着することにより，ソース電極１およびドレイン電極３を形成し，６５０℃でアニールを行うことによりオーム性接触を取り，続いてプラズマＣＶＤ法等により，ＳｉＮ膜２１を形成し，さらにその上層に，常圧ＣＶＤ法等により，ＳｉＯ２膜２２を形成し，ＳｉＮ膜２１およびＳｉＯ２膜２２の一部をエッチング除去することによってＡｌＧａＮ電子供給層１３の露出する開口部を設け，露出したＡｌＧａＮ電子供給層１３上に，Ｎｉ／Ａｕなどのゲート金属３１を蒸着して，ショットキー接触のゲート電極２を形成し，これと同時にＮｉ／Ａｕよりなる電界制御電極５を形成することによりなされる，
　ＨＪＦＥＴ。」
　
５　対比
　本願発明と引用発明とを対比する。
　
・引用発明の「ＨＪＦＥＴ」は「ソース電極１およびドレイン電極３」及び「ゲート電極２」を備えるトランジスタであり，また，「ＧａＮチャネル層１２」及び「ＡｌＧａＮ電子供給層１３」を備えるところ，「ＧａＮ」及び「ＡｌＧａＮ」はIII族窒化物である。よって，引用発明の「ＨＪＦＥＴであって，　当該ＨＪＦＥＴは，ＳｉＣなどの基板１０上に形成され，基板１０上には半導体層からなるバッファ層１１が形成され，バッファ層１１上にＧａＮチャネル層１２が形成され，ＧａＮチャネル層１２の上には，ＡｌＧａＮ電子供給層１３が形成され，ＡｌＧａＮ電子供給層１３上にはオーム性接触がとられたソース電極１およびドレイン電極３があり，その間に，電界制御電極５を有しショットキー性接触がとられたゲート電極２が設けられて」いるものは，本願発明の「ＩＩＩ族窒化物ベースのトランジスタ」に相当する。
　
・引用発明の，「ＧａＮチャネル層１２」及び「ＧａＮチャネル層１２の上に」「形成され」た「ＡｌＧａＮ電子供給層１３」は，本願発明の「ＩＩＩ族窒化物ベース層」に相当する。
　
・引用発明においては，「ＡｌＧａＮ電子供給層１３の表面はＳｉＮ膜２１で覆われており，さらにその上層にはＳｉＯ２膜２２が設けられて」いるところ，「ＡｌＧａＮ電子供給層１３の表面」は，本願発明の「ベース層」の表面に対応する。また，「ＳｉＯ２」が誘電体であることは明らかである。よって，引用発明の「ＡｌＧａＮ電子供給層１３の表面はＳｉＮ膜２１で覆われており，さらにその上層にはＳｉＯ２膜２２が設けられて」いることと，本願発明の「前記ＩＩＩ族窒化物ベース層上にあるエッチストップ層と，　前記エッチストップ層上にある誘電体層と」は，「前記ＩＩＩ族窒化物ベース層上にある第１層と，　前記第１層上にある誘電体層と」である点で一致する。
　
・引用発明においては，「ＡｌＧａＮ電子供給層１３上に，例えばＴｉ／Ａｌなどの金属を蒸着することにより，ソース電極１およびドレイン電極３を形成し，６５０℃でアニールを行うことによりオーム性接触を取り，続いてプラズマＣＶＤ法等により，ＳｉＮ膜２１を形成し，さらにその上層に，常圧ＣＶＤ法等により，ＳｉＯ２膜２２を形成し，ＳｉＮ膜２１およびＳｉＯ２膜２２の一部をエッチング除去することによってＡｌＧａＮ電子供給層１３の露出する開口部を設け，露出したＡｌＧａＮ電子供給層１３上に，Ｎｉ／Ａｕなどのゲート金属３１を蒸着して，ショットキー接触のゲート電極２を形成」するから，「ＡｌＧａＮ電子供給層１３上」において「ＳｉＮ膜２１を形成し，さらにその上層に，」「ＳｉＯ２膜２２を形成し，ＳｉＮ膜２１およびＳｉＯ２膜２２の一部をエッチング除去することによってＡｌＧａＮ電子供給層１３の露出する開口部を設け」る際に，「ＳｉＮ膜２１」及び「ＳｉＯ２膜２２」の側壁が露出することは明らかである。そして，当該開口部内において「ショットキー接触のゲート電極２」が形成されるものである。
　それゆえ，引用発明の「ＡｌＧａＮ電子供給層１３上に，例えばＴｉ／Ａｌなどの金属を蒸着することにより，ソース電極１およびドレイン電極３を形成し，６５０℃でアニールを行うことによりオーム性接触を取り，続いてプラズマＣＶＤ法等により，ＳｉＮ膜２１を形成し，さらにその上層に，常圧ＣＶＤ法等により，ＳｉＯ２膜２２を形成し，ＳｉＮ膜２１およびＳｉＯ２膜２２の一部をエッチング除去することによって」「設け」られた「ＡｌＧａＮ電子供給層１３」を「露出する開口部」と，本願発明の「前記誘電体層を貫通し，前記エッチストップ層を貫通して，前記ＩＩＩ族窒化物ベース層の部分を露出させ，前記誘電体層の側壁を露出させ，前記エッチストップ層の側壁を露出させる第１のゲートリセスと」とは，「前記誘電体層を貫通し，前記第１層を貫通して，前記ＩＩＩ族窒化物ベース層の部分を露出させ，前記誘電体層の側壁を露出させ，前記第１層の側壁を露出させる第１のゲートリセス」である点で一致する。
　
・上述したとおり，引用発明においては，「ＡｌＧａＮ電子供給層１３上」において「ＳｉＮ膜２１を形成し，さらにその上層に，」「ＳｉＯ２膜２２を形成し，ＳｉＮ膜２１およびＳｉＯ２膜２２の一部をエッチング除去することによってＡｌＧａＮ電子供給層１３の露出する開口部を設け」る際に，「ＳｉＮ膜２１」及び「ＳｉＯ２膜２２」の側壁が露出することは明らかである。そして，当該開口部内において「ショットキー接触のゲート電極２」が形成されるものである。一方，本願発明においては「　前記第１のゲートリセスの外側で対向する第１および第２の方向に沿って前記誘電体層の直接上に広がり，前記誘電体層および前記エッチストップ層の露出された両側壁の直接上に広がり，前記ＩＩＩ族窒化物ベース層の露出された部分の直接上に広がって，第２のゲートリセスを定める絶縁層と，　前記第２のゲートリセス内の前記絶縁層の直接上にあるゲート接点であって，前記第２のゲートリセスの外側で対向する前記第１および第２の方向に沿って前記絶縁層の直接上に広がるゲート接点」を備えるから，「第１のゲートリセス」における「前記誘電体層および前記エッチストップ層の露出された両側壁の直接上に広がり，前記ＩＩＩ族窒化物ベース層の露出された部分の直接上に広がって，第２のゲートリセスを定める絶縁層」とともに「前記第２のゲートリセス内の前記絶縁層の直接上にあるゲート接点」を備えるものであるから，当該「前記第２のゲートリセス内の前記絶縁層の直接上にあるゲート接点」が「第１のゲートリセス」内に位置することは明らかである。
　よって，引用発明の「ＳｉＮ膜２１およびＳｉＯ２膜２２の一部をエッチング除去することによって」「設け」られた「ＡｌＧａＮ電子供給層１３する開口部を設け，露出したＡｌＧａＮ電子供給層１３上に，Ｎｉ／Ａｕなどのゲート金属３１を蒸着して，」「形成」された「ショットキー接触のゲート電極２」と，本願発明の「前記第１のゲートリセスの外側で対向する第１および第２の方向に沿って前記誘電体層の直接上に広がり，前記誘電体層および前記エッチストップ層の露出された両側壁の直接上に広がり，前記ＩＩＩ族窒化物ベース層の露出された部分の直接上に広がって，第２のゲートリセスを定める絶縁層と，　前記第２のゲートリセス内の前記絶縁層の直接上にあるゲート接点であって，前記第２のゲートリセスの外側で対向する前記第１および第２の方向に沿って前記絶縁層の直接上に広がるゲート接点」とは，「第１のゲートリセス内にあるゲート接点」である点で一致する。
　
　よって，引用発明と本願発明は，次の点で一致する。
「ＩＩＩ族窒化物ベースのトランジスタであって，
　ＩＩＩ族窒化物ベース層と，
　前記ＩＩＩ族窒化物ベース層上にある第１層と，
　前記第１層上にある誘電体層と，
　前記誘電体層を貫通し，前記第１層を貫通して，前記ＩＩＩ族窒化物ベース層の部分を露出させ，前記誘電体層の側壁を露出させ，前記第１層の側壁を露出させる第１のゲートリセスと，
　第１のゲートリセス内にあるゲート接点と
　を備えることを特徴とするＩＩＩ族窒化物ベースのトランジスタ。」
　
　一方，両者は以下の各点で相違する。
　
《相違点１》
　本願発明においては，「前記ＩＩＩ族窒化物ベース層上にあるエッチストップ層と，　前記エッチストップ層上にある誘電体層と」，「前記誘電体層を貫通し，前記エッチストップ層を貫通して，前記ＩＩＩ族窒化物ベース層の部分を露出させ，前記誘電体層の側壁を露出させ，前記エッチストップ層の側壁を露出させる第１のゲートリセス」を備えるのに対して，引用発明においては，「前記ＩＩＩ族窒化物ベース層上にある第１層と，　前記第１層上にある誘電体層と」，「前記誘電体層を貫通し，前記第１層を貫通して，前記ＩＩＩ族窒化物ベース層の部分を露出させ，前記誘電体層の側壁を露出させ，前記第１層の側壁を露出させる第１のゲートリセス」に対応する構成を備えるものの，「第１の層」が「エッチストップ層」であることまでは特定されていない点。
　
《相違点２》
　本願発明は，「前記第１のゲートリセスの外側で対向する第１および第２の方向に沿って前記誘電体層の直接上に広がり，前記誘電体層および前記エッチストップ層の露出された両側壁の直接上に広がり，前記ＩＩＩ族窒化物ベース層の露出された部分の直接上に広がって，第２のゲートリセスを定める絶縁層と，　前記第２のゲートリセス内の前記絶縁層の直接上にあるゲート接点であって，前記第２のゲートリセスの外側で対向する前記第１および第２の方向に沿って前記絶縁層の直接上に広がるゲート接点と」を備えるのに対して，引用発明は，「第１のゲートリセス内にあるゲート接点」に対応する構成は備えるものの，本願発明に係る上記構成は備えない点。
　
６　判断
　以下，上記各相違点について検討する。
　
《相違点１について》
　引用例においては，引用発明に係る「ＳｉＮ膜２１およびＳｉＯ２膜２２の一部をエッチング除去することによってＡｌＧａＮ電子供給層１３の露出する開口部を設け」る工程についての具体的記載はない。しかしながら，ゲートのリセスを形成するにあたり，ＳｉＮ膜およびその上のＳｉＯ２膜から成る積層構造に開口部を設ける際に，上層のＳｉＯ２膜を，下層のＳｉＮ膜をエッチングを停止させる層としてエッチングし，その後に下層のＳｉＮ膜をエッチングすることは，例えば，以下の周知例１にも示されているような周知技術である。
　
周知例１：　特開２００２−９３８１９号公報
　原査定の拒絶の理由に引用され，本願の優先日前に日本国内において頒布された刊行物である特開２００２−９３８１９号公報（以下「周知例１」という。）には，図１とともに以下の記載がある。
　
・「【００１３】図１（ａ）に示すように，ＧａＡｓ基板上にチャネル層，電子供給層，コンタクト層を順次エピタキシャル成長した基板（以下ＨＥＭＴ基板）１にＣＶＤ法により５００ÅのＳｉＮ膜２及び２０００ÅのＳｉＯ2膜３を堆積する。次に図１（ｂ）に示すように，電子線レジスト４を基板全面に塗布した後電子線露光を行いで開口パターン５を形成する。次に図１（ｃ）に示すように，
形成したレジストパターンをマスクにＣＦ
4
／Ｏ
2
の混合ガスで反応性イオンエッチングを行いＳｉＯ
2
をエッチングする。この時のＳｉＯ
2
の開口６がゲート長を規定する。またＳｉＯ
2
とＳｉＮの選択比は１００程度あるので，エッチングはＳｉＯ
2
をエッチングしたところで停止する
【００１４】
次に図１（ｄ）に示すように，Ｈ
3
ＰＯ
4
をエッチング液として用い，ＳｉＮ膜をエッチングし開口７を形成する。この時Ｈ
3
ＰＯ
4
エッチング液はＳｉＮ膜とＳｉＯ
2
膜の選択比は１００程度なのでＳｉＯ
2
膜はほとんどエッチングされず，ゲート長はＳｉＯ
2
の開口幅で規定される
　
　それゆえ，引用発明において「ＳｉＮ膜２１およびＳｉＯ２膜２２の一部をエッチング除去することによってＡｌＧａＮ電子供給層１３の露出する開口部を設け」る際に，上記周知技術を適用し，「ＳｉＮ膜２１」をエッチングを停止させる層，すなわちエッチストップ層として用いることで，相違点１に係る構成を備えることは，当業者が適宜になし得たことである。
　よって，相違点１は，当業者が適宜になし得た範囲に含まれる程度のものである。
　
《相違点２について》
　一般に，III族窒化物半導体により構成されたトランジスタであって，ショットキゲートを備えるものにおいて，ゲート電極からのリークが発生するという課題に対処するために，絶縁層を介してゲート電極を設けた構造を用いることは，以下の周知例２及び３にも示されているように，従来より周知の事項である。
　
周知例２：　特開２００２−３２４８１３号公報
　本願の優先日前に日本国内において頒布された刊行物である特開２００２−３２４８１３号公報（以下「周知例２」という。）には，図９とともに以下の記載がある。
　
・「【０００１】
【発明の属する技術分野】本発明は，オン状態のゲートリーク電流の低減と大きな論理振幅および大きな最大ドレイン電流を実現するヘテロ構造電界効果トランジスタに関するものである。」
　
・「【００１９】図９は，従来のＨＦＥＴの代表的な構造を示す説明図である。サファイア（０００１）基板９−０上にＡｌＮ（４０ｎｍ）のバッファ層９−１，ＧａＮ（３μｍ）のチャネル層９−２，Ａｌ0.25Ｇａ0.75Ｎ（３ｎｍ）のスペーサ層９−３，所定の濃度のＳｉドナをドープしたＡｌ0.25Ｇａ0.75Ｎ（８ｎｍ）キャリア供給層９−４，ＧａＮ（４ｎｍ）のショットキー層９−５が順次エピタキシャル成長（例えば，ＭＯＣＶＤやＲＦ　ＭＢＥ等）され，半導体多層構造が形成されている。
【００２０】
　・・・（中略）・・・
【００２３】
本従来構造には，ゲート電極９−１２がショットキー層９−５上に形成されていることに起因する問題が伴う。すなわち，ゲート電極９−１２と同半導体材料が構成するショットキー接合のバリア障壁高さを上回る正のゲート電圧を印加すると著しいゲートリーク電流が発生し，正常なトランジスタ動作は不可能となる。すなわち，印加可能なゲート電圧に上限値が存在する。具体的には，著しいゲートリーク電流が発生せずに印加可能なゲート電圧の上限値は＋２Ｖ程度である。これを上回るゲート電圧を印加するとゲートリーク電流が顕著となり，相互コンダクタンスが低下するなど，正常なトランジスタ動作が困難となる
【００２４】
　・・・（中略）・・・
【００２５】
【発明が解決しようとする課題】
このように，従来，ショットキー接合によりゲート電極を形成した場合，ショットキーバリア障壁高さにより，トランジスタ動作可能なゲート電圧の上限値が制限されるという課題があった
　
・「【００３５】
【発明の実施の形態】本発明に係るヘテロ構造電界効果トランジスタは，
ゲート電極直下に比誘電率１０以上の高誘電体材料からなる層を含む構造を有している。同一のバイアス電圧に対して，高誘電体材料からなる層を介して流れるリーク電流は，ショットキー障壁を介して流れるリーク電流と比べて著しく小さいので，高誘電体材料をゲート電極直下に用いることにより，より高いゲート電圧に対して正常なトランジスタ動作を示すヘテロ構造電界効果トランジスタが提供される
　
・「【００７９】
【発明の効果】以上説明したように，本発明は，
ゲート電極と半導体表面との間に高誘電体材料からなる絶縁層を形成することにより，正のゲート電圧を印加する際のゲートリーク電流を低減し，より高いゲート電圧に対して正常なトランジスタ動作を可能とする
　
周知例３：　特開２００２−３２９８６３号公報
　本願の優先日前に日本国内において頒布された刊行物である特開２００２−３２９８６３号公報（以下「周知例３」という。）には，図１９とともに以下の記載がある。
　
・「【０００１】
【発明の属する技術分野】本発明は，能動層に窒化物半導体を用いた絶縁ゲートを有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】図１９はIII-Ｖ族窒化物半導体からなる従来のショットキゲート型の電解効果トランジスタ（ＦＥＴ）の断面構成を示している。
【０００３】図１９に示すように，サファイアからなる基板１０１上には，窒化ガリウム（ＧａＮ）からなるチャネル層１０２とｎ型の窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層１０３とが順次形成されている。チャネル層１０２の上部におけるキャリア供給層１０３とのヘテロ界面の近傍にはポテンシャル井戸からなり電子移動度が極めて大きい２次元電子ガス層が形成され，これにより，該ＦＥＴは高電子移動度トランジスタ（ＨＥＭＴ）とも呼ばれている。
【０００４】
【発明が解決しようとする課題】しかしながら，
前記従来のショットキゲート型のＦＥＴは，ゲート電極の耐圧がショットキ特性により決定されるため，ゲート電極の逆耐圧も制限される。その上，ゲート電極に対する順方向の印加電圧も高々２Ｖ程度に制限されるため，高い電流駆動能力を持つ高出力半導体装置（パワーデバイス）を得られないという問題がある
　
・「【０００６】
【課題を解決するための手段】前記の目的を達成するため，
本発明は，窒化物半導体からなる半導体装置におけるゲート電極を絶縁ゲートとする
【０００７】具体的に，本発明に係る半導体装置は，基板上に形成された第１の窒化物半導体層と，第１の窒化物半導体層の上に形成された第２の窒化物半導体層が酸化されてなる絶縁酸化層と，絶縁酸化層の上に形成されたゲート電極とを備えている。
【０００８】本発明の半導体装置によると，第１の窒化物半導体層の上に形成された絶縁酸化層は，該第１の窒化物半導体層上の第２の窒化物半導体層自体が酸化されて形成されているため，絶縁酸化層の膜質は良好で且つ該絶縁酸化層とその下側の第１の窒化物半導体層と接する界面も極めて清浄である。その結果，絶縁酸化層上に形成されたゲート電極にリーク電流がほとんど発生せず，その上，電流電圧特性がショットキ特性によって規制されなくなるので，高耐圧で且つ高電流駆動能力を得ることができる。」
　
・「【０１２９】
【発明の効果】本発明に係る半導体装置及びその製造方法によると，第１の窒化物半導体層の上に形成された絶縁酸化層は，該第１の窒化物半導体層上の第２の窒化物半導体層自体が酸化されて形成されているため，該絶縁酸化層の膜質は良好で且つ該絶縁酸化層とその下側の第１の窒化物半導体層と接する界面も極めて清浄である。その結果，
絶縁酸化層上に形成されたゲート電極におけるリーク電流の発生を防止することができ，電圧特性がショットキ特性に規制されなくなるので，高耐圧で且つ高電流駆動能力の絶縁ゲート型半導体装置を得ることができる
　
　一方，III族窒化物半導体により構成されたトランジスタにおいて，絶縁層を介してゲート電極を設けるに際して，絶縁層，及びゲート電極となる導電材料からなる積層構造を，ゲート部が設けられる凹部及びその周辺に配することは，以下の周知例４及び５にも示されているように，周知の技術である。
　
周知例４：　国際公開２００５／５７６２４号
　原査定の拒絶の理由に引用され，本願の優先日前に外国において頒布された刊行物である国際公開２００５／５７６２４号（以下「周知例４」という。）には，図２Ａ〜２Ｅ，３とともに以下の記載がある。（日本語訳は，ファミリ文献である特表２００７−５１９２３１号公報を参考として当審において作成。）
　
・「[0050] Referring now to Figures 2A-2E, another embodiment of the device according to the present invention is illustrated as device 24. Construction of device 24 begins in Figure 2A with a Ill-nitride layer 20, that may be formed as a multiplayer Ill-nitride structure, including a buffer layer, a superlattice structure or compositionally graded layer, for example.
　・・・（中略）・・・
[0054] Referring now to Figure 2D, after formation of ohmic contact 26, a schottky contact window 25 is opened to expose Ill-nitride layer 20 to protective layer 22. In Figure 2E, a schottky contact 28 is deposited through schottky contact window 25, and provides a connection to the conduction channel formed by Ill-nitride layer 20.
　・・・（中略）・・・
[0056] A number of devices may be formed given the technique of the present invention, including schottky diodes, FETs, current limiting devices such as pinch resistors and so forth. Typically, any type of semiconductor device that would suffer from nitrogen outdiffusion during processing, with the resultant decrease in dielectric breakdown thresholds would benefit from the technique of the present invention. Preferably, the present invention is used in the Ill-nitride material system, including compounds of A1N, GaN, InN and alloys of these materials.
　・・・（中略）・・・
[0059] Referring now to Figure 3, an alternate embodiment of the present invention is illustrated as a device 31. Device 31 is substantially similar to device 24 (Figs. 2A-2E), with the exception that contact 38 is formed of a conductive material on an insulator layer 34. Accordingly, contact 38 is an insulated contact rather than a schottky contact, and can include a metal conductor of any type to operate device 31. Protective layer 32 provides the same suppressing feature of nitrogen outdiffusion from Ill-nitride layer 30 as with device 24.
 
[0060] Ohmic contacts 14, 26 and 36 may be fabricated in a number of ways, such as implantation prior to deposition, deposition of highly doped Ill-nitride material on top of layers 10, 12 or 20, 22 or 30, 32 prior to ohmic deposition, Ill-nitride super lattice structure formation under ohmic contacts 19, 26 and 36, etching of layers 12, 22 or 32, in combination with the above depositions, and so forth.」
　
（日本語訳：
[0050]　ここで，図２Ａないし２Ｅによると，本発明に従った素子の別の実施形態が，素子２４として図示されている。素子２４の形成は，図２ＡにおいてＩＩＩ族窒化物層２０から始まり，ＩＩＩ族窒化物層２０は，例えば，緩衝層，超格子構造，または，傾斜組成層などを備える多層のＩＩＩ族窒化物構造として形成されてよい。図２Ａに示す最初の工程で，層２０の上に，保護層２２が蒸着される。保護層２２は，ＰＥＣＶＤ，ＬＰＣＶＤ，および，スパッタリングなど，任意の周知の技術によって形成されてよい。
　・・・（中略）・・・
[0054]　ここで，図２Ｄによると，オーミックコンタクト２６の形成後に，ＩＩＩ族窒化物層２０を露出させるショットキコンタクト開口部２５が，保護層２２に開口される。図２Ｅでは，ショットキコンタクト開口部２５を通して，ショットキコンタクト２８が蒸着され，ＩＩＩ族窒化物層２０によって形成された導電チャネルへの接続を提供する。
　・・・（中略）・・・
[0056]　ショットキダイオード，
ＦＥＴ
など，本発明の技術によって多くの素子が形成されてよい
本発明は，ＡｌＮ，ＧａＮ，ＩｎＮ，および，これらの材料の合金など，ＩＩＩ族窒化物材料系で用いられる
　・・・（中略）・・・
[0059]　ここで，
図３によると，本発明の別の実施形態が，素子３１として図示されている。素子３１は，コンタクト３８が，絶縁層３４の上に導電材料で形成されていることを除いて，素子２４（図２Ａないし２Ｅ）とほぼ同様である。したがって，コンタクト３８は，ショットキコンタクトと違って，絶縁されたコンタクトであり，素子３１を作動されるための任意の種類の金属導体を備えてよい
[0060]　オーミックコンタクト１４，２６，および，３６は，蒸着前のインプランテーション，オーミック蒸着の前の層１０，１２，または，２０，２２，または，３０，３２の上への高ドープＩＩＩ族窒化物材料の蒸着，オーミックコンタクト１９，２６，および，３６の下でのＩＩＩ族窒化物超格子構造の形成，１２，２２，または，３２のエッチング，上述の蒸着の組み合わせなど，多くの方法で加工されてよい。）
　
　ここで，上記段落[0059]の記載とともに図３を参照すると，凹部とその周辺にわたって絶縁層３４が形成され，同じく凹部とその周辺にわたって，絶縁層３４上に金属導体であるコンタクト３８が形成されていることが見て取れる。
　また，一般にＦＥＴがショットキゲートや絶縁ゲートを備えることは周知であることに鑑みると，上記段落[0050]〜[0059]の記載から，図３に係る構造を用いてショットキゲートに代えて絶縁ゲートを備えたＦＥＴ，すなわち電界効果トランジスタを構成できることは当業者に明らかである。
　
周知例５：　国際公開０３／７１６０７号
　原査定の拒絶の理由に引用され，本願の優先日前に日本国内において頒布された刊行物である国際公開０３／７１６０７号（以下「周知例５」という。）には，図１とともに以下の記載がある。
　
・「図１は，本発明のタイプＡに係るＧａＮ系ＦＥＴの第１の態様例ＥＡの断面構造を示す。
　このＧａＮ系ＦＥＴ（ＥＡ）は半絶縁性の基板１１の上に例えばＧａＮからなるバッファ層１２と，ｉ−ＧａＮ系半導体材料またはｐ−ＧａＮ系半導体材料である第１のＧａＮ系半導体材料からなるチャネル層１３が順次積層される。
　そして，チャネル層１３の上には，このチャネル層の材料である第１のＧａＮ系半導体材料よりもバンドギャップエネルギーが大きい第２のＧａＮ系半導体材料からなる第１の電子供給層１４ａと第２の電子供給層１４ｂが互いに離隔して形成される。
　そして，
第１および第２の電子供給層１４ａ，１４ｂの間から表出しているチャネル層１３の表面は絶縁層１５で被覆され，さらに絶縁層１５の上に例えばＴａ−Ｓｉなどの材料を用いてゲート電極Ｇが形成され，第１図の破線で示したゲート部Ｇ
０
が構成される
　
　ここで，図１（第１図）を参照すると，凹部とその周辺にわたって絶縁層１５が形成され，同じく凹部とその周辺にわたって，絶縁層１５上にゲート電極Ｇが形成されていることが見て取れる。
　
　上記周知技術においては，凹部とその周辺にわたって絶縁層が形成され，同じく凹部とその周辺にわたって，前記絶縁層上にゲート電極となる導電層が形成されている。ここで，当該構造を子細に見ると，前記絶縁層は，前記凹部の外側で対向する各方向に沿って前記凹部外において広がり，また，前記凹部内の側面を覆うように広がり，さらに，前記III族窒化物半導体層の露出された部分の直接上に広がっており，これによって，前記凹部の内側において，ゲート電極となる導電層が設けられる内側の凹部の内部形状が定まり，当該内側の凹部の前記絶縁層の直接上にゲート電極となる導電層が設けられるとともに，前記内側の凹部の外側で対向する各方向に沿って前記絶縁層の直接上に，ゲート電極となる導電層が広がる構造になっていることは明らかである。すなわち，ゲートに係る構成についてみると，前記「凹部」が本願発明に係る「第１のゲートリセス」に対応し，前記「ゲート電極となる導電層が設けられる内側の凹部」が本願発明に係る「第２のゲートリセス」に対応するといえる。
　
　そうすると，引用発明はショットキゲート構造を有するから，引用発明において解決しようとする「コラプス，ゲート耐圧および利得のバランスを顕著に改善」（上記４に摘記した段落【００４８】）という課題とは別に，上記周知例２及び３に示された，ゲート電極からのリークが発生するという周知の課題が内在することは明らかである。そして，当該周知の課題を解決するために，引用発明の「ＳｉＮ膜２１およびＳｉＯ２膜２２の一部をエッチング除去することによってＡｌＧａＮ電子供給層１３の露出する開口部」について，周知例４及び５に示されている前記周知技術を採用することにより，当該開口部による凹部とその周辺にわたって絶縁層が形成され，同じく凹部とその周辺にわたって，前記絶縁層上にゲート電極となる導電層が形成され他構造を備えるようにすることは当業者が適宜になし得たことである。
　ここで，引用発明においてはゲート電極が設けられる凹部は，「ＳｉＮ膜２１およびＳｉＯ２膜２２の一部をエッチング除去することによってＡｌＧａＮ電子供給層１３の露出する開口部」であるところ，前記《相違点１について》において検討したとおり，引用発明において，「ＳｉＮ膜２１」を「エッチストップ層」とすることは当業者が適宜になし得たことであるから，前記周知技術の採用により，相違点２に係る「前記第１のゲートリセスの外側で対向する第１および第２の方向に沿って前記誘電体層の直接上に広がり，前記誘電体層および前記エッチストップ層の露出された両側壁の直接上に広がり，前記ＩＩＩ族窒化物ベース層の露出された部分の直接上に広がって，第２のゲートリセスを定める絶縁層と，　前記第２のゲートリセス内の前記絶縁層の直接上にあるゲート接点であって，前記第２のゲートリセスの外側で対向する前記第１および第２の方向に沿って前記絶縁層の直接上に広がるゲート接点と」からなる構成を備えることになることは明らかである。
　よって相違点２は，当業者が適宜になし得た範囲に含まれる程度のものである。
　
７　まとめ
　以上検討したとおり，本願発明は，周知技術を勘案して，引用発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
８　むすび
　以上のとおりであるから，本願は拒絶すべきものである。
　よって，結論のとおり審決する。