【手続補正書】
【提出日】平成26年12月1日(2014.12.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ある期間に実施される刺激イベントに対応する刺激イベントデータのブロックを保存する第１テーブルと、
当該期間に対応する次の刺激イベントタイムデータのブロックを保存する第２テーブルと、を含む、メモリと、
刺激イベントデータのブロックの１つを、第１テーブルから刺激イベントを制御するために用いられる１又は複数のレジスタへ選択的に転送する第１ＤＭＡチャンネルと、
次の刺激イベントタイムデータのブロックの１つを、第２テーブルから刺激イベントと連動するタイミングを制御するために用いられるタイマーへ選択的に転送する第２ＤＭＡチャンネルと、を含む、ダイレクトメモリアクセス（ＤＭＡ）コントローラーと、を備える、埋め込み型刺激システム。
【請求項２】
カウントレジスタと第１比較レジスタを有するタイマーをさらに備え、
次の刺激イベントタイムデータの各ブロックは、第２ＤＭＡチャンネルによりタイマーに転送されるときにタイマーの第１比較レジスタに保存される値を有しており、
タイマーのカウントレジスタは、カウント値を保存し、かつ、クロック信号に依存したカウント値をインクリメントし、
第１比較レジスタは、第１比較レジスタに保存された値とカウントレジスタのカウント値とを比較し、第１比較レジスタに保存された値とカウントレジスタのカウント値とが等しいとき、第１トリガーを発生させ、
第１ＤＭＡチャンネルは、刺激イベントデータの次のブロックを、第１テーブルから第１比較レジスタにより発生された第１トリガーに従った刺激イベントを制御するために用いられる１又は複数のレジスタへ転送する、請求項１に記載の埋め込み型刺激システム。
【請求項３】
第２ＤＭＡチャンネルは、次の刺激イベントタイムデータの次のブロックを、次の１つ
、
第１比較レジスタにより発生される第１トリガーの信号、
転送を開始する第１ＤＭＡチャンネルに反応して発生するトリガー信号、又は
転送を完了する第１ＤＭＡチャンネルに反応して発生するトリガー信号、
に従って、第２テーブルから第１比較レジスタに転送する、請求項２に記載の埋め込み型刺激システム。
【請求項４】
タイマーは、リセット値を保存し、かつ、リセット値とカウントレジスタのカウント値とを比較する第２比較レジスタを含んでおり、
保存されたリセット値がカウントレジスタの値と等しくなるときに、カウントレジスタがリセットされる、請求項３に記載の埋め込み型刺激システム。
【請求項５】
刺激イベントを制御するために用いられる１又は複数のレジスタは、ＤＭＡコントローラーとメモリを含むマイクロコントローラーユニット（ＭＣＵ）の入力/出力ポートに対応する、請求項１〜４のいずれか一項に記載の埋め込み型刺激システム。
【請求項６】
刺激イベントデータの各ブロックは、刺激イベントに対応し、かつ、
刺激イベントのために選択された複数の導線の一つを特定する第１グループのビットと、
刺激イベント中に選択された導線の電極とどのように接続するかを特定する第２グループのビットと、が含まれており、
第１グループのビットは、第１ＤＭＡチャンネルにより、導線選択を制御する回路に接続された入力/出力ポートに対応する１又は複数のレジスタの第１部分に転送され、
第２グループのビットは、第１ＤＭＡチャンネルにより、電極構成を制御する回路に接続された入力/出力ポートに対応するレジスタの第２部分に転送される、請求項５に記載の埋め込み型刺激システム。
【請求項７】
１又は複数の導線を介して伝達される刺激信号を定める刺激データを受信、又はアクセスする中央処理装置（ＣＰＵ）をさらに備え、
刺激データにもとづき、ＣＰＵはメモリに保存されている第１テーブルと第２テーブルを生じさせ、
ＣＰＵが第１テーブルと第２テーブルを生じさせた後、ＤＭＡコントローラーはＣＰＵの割り込みなしに前記期間に刺激イベントを制御し、これによりＣＰＵは刺激イベントを行うことに関連しない他のタスクを行うこと、及び/又は、前記期間の間低電力モードに入ることを可能とする、請求項１〜６のいずれか一項に記載の埋め込み型刺激システム。
【請求項８】
ＣＰＵは、刺激データにもとづきパルスの潜在的衝突を特定し、
ＤＭＡコントローラーが、第１テーブルと第２テーブルに従って、刺激イベントをある期間制御するとき、ＣＰＵは特定された潜在的パルス衝突を避けるように第１テーブルと第２テーブルを生成する、請求項７に記載の埋め込み型刺激システム。
【請求項９】
カウント値をインクリメントするためにカウントレジスタにより用いられる第１クロック信号を発生させる第１クロック回路と、
ＣＰＵが低電力モードにないときにＣＰＵにより用いられる第２クロック信号を発生させる第２クロック回路と、をさらに備え、
第２クロック回路により発生された第２クロック信号は、第１クロック回路により発生された第１クロック信号より高い周波数を有し、第２クロック回路は第１クロック回路より多くの電力を使用し、
ＣＰＵが低電力モードにあるとき、第２クロック回路は少なくとも部分的に不作動になっている、請求項７に記載の埋め込み型刺激システム。
【請求項１０】
第１周波数を有するクロック信号を発生させる第１クロック回路と、
ＣＰＵが低電力モードにないときに前記ＣＰＵにより用いられる、第１周波数より高い第２周波数のクロック信号を発生させる第２クロック回路と、をさらに備え、
第２クロック回路は、第１クロック回路よりも多くの電力を消費し、
ＣＰＵにより受領され、または、アクセスされた刺激データに基づき、ＣＰＵは、第１クロック回路により発生されたクロック信号が、カウント値をインクリメントさせるためにカウントレジスタが用いる第１クロック信号として充分な分解能を有しているかどうか、または、第２クロック回路により発生されたクロック信号が、カウント値をインクリメントさせるためにカウントレジスタが用いる第１クロック信号として用いる必要があるかどうかを決定し、
第１クロック回路により発生されたクロック信号がカウント値をインクリメントさせるためにカウントレジスタが用いる第１クロック信号として充分な分解能を有していれば、第１クロック回路により発生されたクロック信号が第１クロック信号として用いられ、かつ、第２クロック回路は少なくとも部分的に不作動となり、
第２クロック回路により発生されたクロック信号が、カウント値をインクリメントさせるためにカウントレジスタが用いる第１クロック信号として用いる必要があるならば、第２クロック回路により発生されたクロック信号が第１クロック信号として用いられ、かつ、第１クロック回路は少なくとも部分的に不作動となる、請求項７に記載の埋め込み型刺激システム。
【請求項１１】
第１テーブルと第２テーブルは、第１周波数を有するクロック信号と第２周波数を有するクロック信号のいずれが第１クロック信号として用いられているかに従って、ＣＰＵにより作成される、請求項１０に記載の埋め込み型刺激システム。
【請求項１２】
各電極が陽極、陰極または中性電極として接続可能とされている複数の電極をそれぞれ有する複数の導線と、
導線の選択を制御する回路に接続された複数の入力／出力ポートと、
電極構成を制御する回路に接続された複数の入力/出力ポートと、をさらに備える、請求項１〜６のいずれか一項に記載の埋め込み型刺激システム。
【請求項１３】
埋め込み型刺激システムを用いた使用方法であり、
ある期間に実施される刺激イベントに対応する刺激イベントデータのブロックを第１テーブルに保存すること、
前記期間に対応する次の刺激イベントタイムデータのブロックを第２テーブルに保存すること、
第１テーブルから、刺激イベントを制御するために用いられる１又は複数のレジスタへ刺激イベントデータのブロックの１つを選択的に転送するために、ＤＭＡコントローラーの第１ダイレクトメモリアクセス（ＤＭＡ）チャンネルを用いること、
第２テーブルから、刺激イベントと連動するタイミングを制御するために用いられるタイマーへ次の刺激イベントタイムデータのブロックの１つを選択的に転送するために、ＤＭＡコントローラーの第２ＤＭＡチャンネルを用いること、を備える、埋め込み型刺激システムを用いた使用方法。
【請求項１４】
次の刺激イベントタイムデータの各ブロックは、タイマーに転送されたときにタイマーの第１比較器に保存される値を有しており、この方法はさらに、
クロック信号に従ってカウント値をインクリメントすること、
第１比較レジスタに保存された値とカウント値とを比較すること、
第１比較レジスタに保存された値とカウントレジスタのカウント値とが等しいときに、第１トリガーを発生させること、
刺激イベントデータの次のブロックを、第１テーブルから、第１トリガーに従って刺激イベントを制御するために用いられるレジスタへ転送すること、を備える請求項１３に記載の方法。
【請求項１５】
刺激イベントを制御するために用いられる１又は複数のレジスタが、ＤＭＡコントローラーを含むマイクロコントローラーユニット（ＭＣＵ）の入力/出力ポートに対応する、請求項１３又は１４に記載の方法。
【請求項１６】
刺激イベントデータの各ブロックは、刺激イベントに対応し、下記の
刺激イベントのために複数の導線のどれが選択されたかを特定する第１グループのビットと、
刺激イベントの間、選択された導線の電極がどのように接続されているかを特定する第２グループのビットと、を含んでおり、
第１グループのビットは、導線の選択を制御する回路に接続された入力/出力ポートに対応する１又は複数のレジスタの第１部分に第１ＤＭＡチャンネルにより転送され、
第２グループのビットは、電極構成を制御する回路に接続された入力/出力ポートに対応する１又は複数のレジスタの第２部分に第１ＤＭＡチャンネルにより転送される、請求項１３〜１５のいずれか一項に記載の方法。
【請求項１７】
１又は複数の導線を介して伝達される刺激信号を定める刺激データにもとづき第１テーブルと第２テーブルを作成するためにＣＰＵを使用すること、
第１テーブルと第２テーブルを作成するためにＣＰＵを使用した後、ＣＰＵの割り込みなしに前記期間に刺激イベントを制御するためにＤＭＡチャンネルを使用し、これによりＣＰＵが、刺激イベントに関連しないタスクを処理、及び/又は、前記期間低電力モードに入ることを可能とすること、をさらに備える請求項１３に記載の方法。
【請求項１８】
刺激データに基づき潜在的パルス衝突を特定すること、
第１テーブルと第２テーブルを作成するためにＣＰＵを使用するとき、ＤＭＡコントローラーが第１テーブルと第２テーブルに従って前記期間刺激イベントを制御するときに特定された潜在的パルス衝突を避けるように第１テーブルと第２テーブルを作成すること、をさらに備える請求項１７に記載の方法。
【請求項１９】
第１周波数を有するクロック信号を発生させるために第１クロック回路を使用すること、
ＣＰＵが低電力モードにないときにＣＰＵにより使用され、第１周波数より高い第２周波数を有するクロック信号を発生させるために、第１クロック回路よりも多くの電力を消費する第２クロック回路を使用すること、
刺激データに基づき、第１クロック回路により生成されたクロック信号が、カウント値をインクリメントするために用いられる第１クロック信号として用いられるに充分な分解能を有しているかどうか、または、第２ロック回路により生成したクロック信号が、カウント値をインクリメントするために用いられる第１クロック信号として用いる必要があるかを決定すること、をさらに備え、
第１クロック回路により生成されたクロック信号が、カウント値をインクリメントするために用いられる第１クロック信号として用いられるに充分な分解能を有していれば、第１クロック回路により生成されたクロック信号を第１クロック信号として用い、少なくとも部分的に第２クロック回路を不作動とし、
第２クロック回路により生成されたクロック信号が、カウント値をインクリメントするために用いられる第１クロック信号として用いられる必要があれば、第２クロック回路により生成されたクロック信号を第１クロック信号として用い、少なくとも部分的に第１クロック回路を不作動とする、請求項１７に記載の方法。
【請求項２０】
第１テーブルと第２テーブルは、ＣＰＵにより、第１周波数を有するクロック信号または第２周波数を有するクロック信号のいずれが第１クロック信号として用いられているかに従って生成される、請求項１９に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００９３
【補正方法】変更
【補正の内容】
【００９３】
上述の発明は、明確性や理解のために、図や例を用いて説明したが、様々な代替例、変形例及び均等物が用いることができることは明らかであり、上述の説明は本発明の範囲を限定するものであってはならない。
なお、下記の記載は、出願時の請求項の記載であり、新規事項を追加するものではない。
（項目１）
ある期間に実施される刺激イベントに対応する刺激イベントデータのブロックを保存する第１テーブルと、
当該期間に対応する次の刺激イベントタイムデータのブロックを保存する第２テーブルと、を含む、メモリと、
刺激イベントデータのブロックの１つを、第１テーブルから刺激イベントを制御するために用いられる１又は複数のレジスタへ選択的に転送する第１ＤＭＡチャンネルと、
次の刺激イベントタイムデータのブロックの１つを、第２テーブルから刺激イベントと連動するタイミングを制御するために用いられるタイマーへ選択的に転送する第２ＤＭＡチャンネルと、を含む、ダイレクトメモリアクセス（ＤＭＡ）コントローラーと、を備える、埋め込み型刺激システム。
（項目２）
カウントレジスタと第１比較レジスタを有するタイマーをさらに備え、
次の刺激イベントタイムデータの各ブロックは、第２ＤＭＡチャンネルによりタイマーに転送されるときにタイマーの第１比較レジスタに保存される値を有しており、
タイマーのカウントレジスタは、カウント値を保存し、かつ、クロック信号に依存したカウント値をインクリメントし、
第１比較レジスタは、第１比較レジスタに保存された値とカウントレジスタのカウント値とを比較し、第１比較レジスタに保存された値とカウントレジスタのカウント値とが等しいとき、第１トリガーを発生させ、
第１ＤＭＡチャンネルは、刺激イベントデータの次のブロックを、第１テーブルから第１比較レジスタにより発生された第１トリガーに従った刺激イベントを制御するために用いられる１又は複数のレジスタへ転送する、項目１に記載の埋め込み型刺激システム。
（項目３）
第２ＤＭＡチャンネルは、次の刺激イベントタイムデータの次のブロックを、次の１つ
、
第１比較レジスタにより発生される第１トリガーの信号、
転送を開始する第１ＤＭＡチャンネルに反応して発生するトリガー信号、又は
転送を完了する第１ＤＭＡチャンネルに反応して発生するトリガー信号、
に従って、第２テーブルから第１比較レジスタに転送する、項目２に記載の埋め込み型刺激システム。
（項目４）
タイマーは、リセット値を保存し、かつ、リセット値とカウントレジスタのカウント値とを比較する第２比較レジスタを含んでおり、
保存されたリセット値がカウントレジスタの値と等しくなるときに、カウントレジスタがリセットされる、項目３に記載の埋め込み型刺激システム。
（項目５）
刺激イベントを制御するために用いられる１又は複数のレジスタは、ＤＭＡコントローラーとメモリを含むマイクロコントローラーユニット（ＭＣＵ）の入力/出力ポートに対応する、項目１〜４のいずれか一項に記載の埋め込み型刺激システム。
（項目６）
刺激イベントデータの各ブロックは、刺激イベントに対応し、かつ、
刺激イベントのために選択された複数の導線の一つを特定する第１グループのビットと、
刺激イベント中に選択された導線の電極とどのように接続するかを特定する第２グループのビットと、が含まれており、
第１グループのビットは、第１ＤＭＡチャンネルにより、導線選択を制御する回路に接続された入力/出力ポートに対応する１又は複数のレジスタの第１部分に転送され、
第２グループのビットは、第１ＤＭＡチャンネルにより、電極構成を制御する回路に接続された入力/出力ポートに対応するレジスタの第２部分に転送される、項目５に記載の埋め込み型刺激システム。
（項目７）
１又は複数の導線を介して伝達される刺激信号を定める刺激データを受信、又はアクセスする中央処理装置（ＣＰＵ）をさらに備え、
刺激データにもとづき、ＣＰＵはメモリに保存されている第１テーブルと第２テーブルを生じさせ、
ＣＰＵが第１テーブルと第２テーブルを生じさせた後、ＤＭＡコントローラーはＣＰＵの割り込みなしに前記期間に刺激イベントを制御し、これによりＣＰＵは刺激イベントを行うことに関連しない他のタスクを行うこと、及び/又は、前記期間の間低電力モードに入ることを可能とする、項目１〜６のいずれか一項に記載の埋め込み型刺激システム。
（項目８）
ＣＰＵは、刺激データにもとづきパルスの潜在的衝突を特定し、
ＤＭＡコントローラーが、第１テーブルと第２テーブルに従って、刺激イベントをある期間制御するとき、ＣＰＵは特定された潜在的パルス衝突を避けるように第１テーブルと第２テーブルを生成する、項目７に記載の埋め込み型刺激システム。
（項目９）
カウント値をインクリメントするためにカウントレジスタにより用いられる第１クロック信号を発生させる第１クロック回路と、
ＣＰＵが低電力モードにないときにＣＰＵにより用いられる第２クロック信号を発生させる第２クロック回路と、をさらに備え、
第２クロック回路により発生された第２クロック信号は、第１クロック回路により発生された第１クロック信号より高い周波数を有し、第２クロック回路は第１クロック回路より多くの電力を使用し、
ＣＰＵが低電力モードにあるとき、第２クロック回路は少なくとも部分的に不作動になっている、項目７に記載の埋め込み型刺激システム。
（項目１０）
第１周波数を有するクロック信号を発生させる第１クロック回路と、
ＣＰＵが低電力モードにないときに前記ＣＰＵにより用いられる、第１周波数より高い第２周波数のクロック信号を発生させる第２クロック回路と、をさらに備え、
第２クロック回路は、第１クロック回路よりも多くの電力を消費し、
ＣＰＵにより受領され、または、アクセスされた刺激データに基づき、ＣＰＵは、第１クロック回路により発生されたクロック信号が、カウント値をインクリメントさせるためにカウントレジスタが用いる第１クロック信号として充分な分解能を有しているかどうか、または、第２クロック回路により発生されたクロック信号が、カウント値をインクリメントさせるためにカウントレジスタが用いる第１クロック信号として用いる必要があるかどうかを決定し、
第１クロック回路により発生されたクロック信号がカウント値をインクリメントさせるためにカウントレジスタが用いる第１クロック信号として充分な分解能を有していれば、第１クロック回路により発生されたクロック信号が第１クロック信号として用いられ、かつ、第２クロック回路は少なくとも部分的に不作動となり、
第２クロック回路により発生されたクロック信号が、カウント値をインクリメントさせるためにカウントレジスタが用いる第１クロック信号として用いる必要があるならば、第２クロック回路により発生されたクロック信号が第１クロック信号として用いられ、かつ、第１クロック回路は少なくとも部分的に不作動となる、項目７に記載の埋め込み型刺激システム。
（項目１１）
第１テーブルと第２テーブルは、第１周波数を有するクロック信号と第２周波数を有するクロック信号のいずれが第１クロック信号として用いられているかに従って、ＣＰＵにより作成される、項目１０に記載の埋め込み型刺激システム。
（項目１２）
埋め込み型刺激システムを用いた使用方法であり、
ある期間に実施される刺激イベントに対応する刺激イベントデータのブロックを第１テーブルに保存すること、
前記期間に対応する次の刺激イベントタイムデータのブロックを第２テーブルに保存すること、
第１テーブルから、刺激イベントを制御するために用いられる１又は複数のレジスタへ刺激イベントデータのブロックの１つを選択的に転送すること、
第２テーブルから、刺激イベントと連動するタイミングを制御するために用いられるタイマーへ次の刺激イベントタイムデータのブロックの１つを選択的に転送すること、を備える、埋め込み型刺激システムを用いた使用方法。
（項目１３）
ＤＭＡコントローラーの第１ダイレクトメモリアクセス（ＤＭＡ）チャンネルは、刺激イベントデータのブロックの１つを、第１テーブルから刺激イベントを制御するために用いられる１又は複数のレジスタへ選択的に転送するために用いられ、
ＤＭＡコントローラーの第２ＤＭＡチャンネルは、次の刺激イベントタイムデータのブロックの１つを、第２テーブルから刺激イベントと連動するタイミングを制御するために用いられるタイマーへ選択的に転送するために用いられる、項目１２に記載の方法。
（項目１４）
次の刺激イベントタイムデータの各ブロックは、タイマーに転送されたときにタイマーの第１比較器に保存される値を有しており、この方法はさらに、
クロック信号に従ってカウント値をインクリメントすること、
第１比較レジスタに保存された値とカウント値とを比較すること、
第１比較レジスタに保存された値とカウントレジスタのカウント値とが等しいときに、第１トリガーを発生させること、
刺激イベントデータの次のブロックを、第１テーブルから、第１トリガーに従って刺激イベントを制御するために用いられるレジスタへ転送すること、を備える項目１３に記載の方法。
（項目１５）
刺激イベントを制御するために用いられる１又は複数のレジスタが、ＤＭＡコントローラーを含むマイクロコントローラーユニット（ＭＣＵ）の入力/出力ポートに対応する、項目１３に記載の方法。
（項目１６）
刺激イベントデータの各ブロックは、刺激イベントに対応し、下記の
刺激イベントのために複数の導線のどれが選択されたかを特定する第１グループのビットと、
刺激イベントの間、選択された導線の電極がどのように接続されているかを特定する第２グループのビットと、を含んでおり、
第１グループのビットは、導線の選択を制御する回路に接続された入力/出力ポートに対応する１又は複数のレジスタの第１部分に第１ＤＭＡチャンネルにより転送され、
第２グループのビットは、電極構成を制御する回路に接続された入力/出力ポートに対応する１又は複数のレジスタの第２部分に第１ＤＭＡチャンネルにより転送される、項目１５に記載の方法。
（項目１７）
１又は複数の導線を介して伝達される刺激信号を定める刺激データにもとづき第１テーブルと第２テーブルを作成するためにＣＰＵを使用すること、
第１テーブルと第２テーブルを作成するためにＣＰＵを使用した後、ＣＰＵの割り込みなしに前記期間に刺激イベントを制御するためにＤＭＡチャンネルを使用し、これによりＣＰＵが、刺激イベントに関連しないタスクを処理、及び/又は、前記期間低電力モードに入ることを可能とすること、をさらに備える項目１３に記載の方法。
（項目１８）
刺激データに基づき潜在的パルス衝突を特定すること、
第１テーブルと第２テーブルを作成するためにＣＰＵを使用するとき、ＤＭＡコントローラが第１テーブルと第２テーブルに従って前記期間刺激イベントを制御するときに特定された潜在的パルス衝突を避けるように第１テーブルと第２テーブルを作成すること、をさらに備える項目１７に記載の方法。
（項目１９）
第１周波数を有するクロック信号を発生させるために第１クロック回路を使用すること、
ＣＰＵが低電力モードにないときにＣＰＵにより使用され、第１周波数より高い第２周波数を有するクロック信号を発生させるために、第１クロック回路よりも多くの電力を消費する第２クロック回路を使用すること、
刺激データに基づき、第１クロック回路により生成されたクロック信号が、カウント値をインクリメントするために用いられる第１クロック信号として用いられるに充分な分解能を有しているかどうか、または、第２ロック回路により生成したクロック信号が、カウント値をインクリメントするために用いられる第１クロック信号として用いる必要があるかを決定すること、をさらに備え、
第１クロック回路により生成されたクロック信号が、カウント値をインクリメントするために用いられる第１クロック信号として用いられるに充分な分解能を有していれば、第１クロック回路により生成されたクロック信号を第１クロック信号として用い、少なくとも部分的に第２クロック回路を不作動とし、
第２クロック回路により生成されたクロック信号が、カウント値をインクリメントするために用いられる第１クロック信号として用いられる必要があれば、第２クロック回路により生成されたクロック信号を第１クロック信号として用い、少なくとも部分的に第１クロック回路を不作動とする、項目１７に記載の方法。
（項目２０）
第１テーブルと第２テーブルは、ＣＰＵにより、第１周波数を有するクロック信号または第２周波数を有するクロック信号のいずれが第１クロック信号として用いられているかに従って生成される、項目１９に記載の方法。
（項目２１）
埋め込み型刺激システムであり、
各電極が陽極、陰極または中性電極として接続可能とされている複数の電極をそれぞれ有する複数の導線と、
中央処理ユニット（ＣＰＵ）と、
複数のポートと、
メモリと、
タイマーと、
ダイレクトメモリアクセス（ＤＭＡ）コントローラーと、を備え、
メモリは、
予め設定された期間に生じさせる複数の刺激イベントのそれぞれのための刺激イベントデータのブロックであって、各刺激イベントデータのブロックは、
どの導線が刺激イベント用に選択されるか、
刺激イベントの間、選択された導線の電極がどのように接続されるか、
を特定する刺激イベントデータブロックと、
前記予め設定された期間に生じさせる複数の刺激イベントのための次の刺激イベントタイムデータのブロックであって、次の刺激イベントタイムデータのそれぞれは、複数の刺激イベントの次のイベントをいつ開始するかを特定する、次の刺激イベントタイムデータブロックと、を保存し、
タイマーは、
カウント値を保存し、第１クロック信号に従ってカウント値をインクリメントするカウントレジスタと、
次の刺激イベントタイムデータのブロックの１つに対応するタイム値を保存し、タイム値とカウントレジスタの値とを比較し、タイム値がカウントレジスタの値と等しいときに第１トリガーを発生させる第１比較レジスタと、を有し、
ダイレクトメモリアクセス（ＤＭＡ）コントローラーは、
第１比較レジスタにより生成された第１トリガーに従って、ＣＰＵに干渉されることなくメモリからポートに、刺激イベントデータの１つのブロックを転送する第１ＤＭＡチャンネルと、
第１比較レジスタにより生成される第１トリガーに従って、または、第１ＤＭＡチャンネルが転送開始又は転送完了に従って、ＣＰＵに干渉されることなくメモリからポートに、次の刺激イベントデータの１つのブロックを一度に転送する第２ＤＭＡチャンネルと、を含む、埋め込み型刺激システム。
（項目２２）
タイマーは、第２の値を保存し、第２の値とカウントレジスタのカウント値とを比較し、保存された第２の値がカウントレジスタの値と等しいときに第２のトリガーを発生する第２比較レジスタを含んでおり、
第２の値は、前記予め設定された期間を特定し、
第２のトリガーは、カウントレジスタに保存されたカウント値をリセットする、項目２１に記載の埋め込み型刺激システム。
（項目２３）
メモリは、
前記予め設定された期間に発生させる複数の刺激イベントのそれぞれのための刺激イベントデータを保存する第１テーブルと、
前記予め設定された期間に発生させる複数の刺激イベントのそれぞれのための次の刺激イベントタイムデータを保存する第２テーブルと、を備える、項目２２に記載の埋め込み型刺激システム。
（項目２４）
第１と第２ＤＭＡチャンネルは、次のイベントの少なくとも一つに応じて再初期化される、
（１）第１ＤＭＡチャンネルが、第１テーブルに保存された最後の刺激イベントデータをポートに転送したとき
（２）第２ＤＭＡチャンネルが、第２テーブルに保存された最後の次の刺激イベントデータを第１比較レジスタに転送したとき
（３）第２トリガーがカウントレジスタに保存されたカウント値をリセットしたとき、
項目２２に記載の埋め込み型刺激システム。
（項目２５）
ＣＰＵ、ポート、メモリ、タイマー、ＤＭＡコントローラーが同じマイクロコントローラー（ＭＣＵ）の構成要素である、項目２１〜２４のいずれか一項に記載の埋め込み型刺激システム。