【事件の表示】
　特願２００７−２５０７３２「集積回路を識別および／またはプログラムするための方法」拒絶査定不服審判事件〔平成２０年　４月１０日出願公開、特開２００８−　８５３４２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯
　本願は，平成１９年９月２７日（パリ条約による優先権主張２００６年９月２７日，アメリカ合衆国）の出願であって，平成２４年６月８日付けで拒絶理由が通知され，同年１２月１３日に手続補正書及び意見書が提出されたが，同年１２月２７日付けで拒絶査定がされ，これに対して平成２５年５月８日に審判請求がされ，同年６月１９日に審判請求書の請求の理由が補正されたものである。
　
２　本願発明について
（１）本願発明
　本願の請求項１〜９に係る発明は，平成２４年１２月１３日に提出された手続補正書により補正された特許請求の範囲の請求項１〜９に記載されている事項により特定されるとおりのものであり，そのうち請求項６に係る発明は，特許請求の範囲の請求項６に記載されている事項により特定される以下のとおりのもの（以下「本願発明」という。）である。
「【請求項６】
　半導体基板と，
　前記半導体基板上の複数の能動素子と，
　前記能動素子を覆う多重メタライゼーション・レベルであって，前記多重金属層がボンド・パッド・レベルを含む，多重メタライゼーション・レベルと，
　前記ボンド・パッド・レベル上に形成された複数のプログラミング・パッドを備え，
　前記複数のプログラミング・パッドのうちの２つ以上は，該複数のプログラミング・パッドのうちの２つ以上を選択的に相互に接続することによって，プログラム可能な回路をプログラムするようになされており，
　前記２つ以上のプログラミング・パッドは，塗布された導電性インクで相互に接続される，集積回路。」
　
（２）刊行物に記載された発明
引用例：　特開２００４−１３４４５９号公報
　原査定の拒絶の理由に引用され，本願の優先権主張の日前に日本国内において頒布された刊行物である特開２００４−１３４４５９号公報（以下「引用例」という。）には，図１〜３とともに次の記載がある。（下線は当合議体において付加。以下同様。）
　
ア　発明の属する技術分野
「【０００１】
【発明の属する技術分野】
この発明は，複数の機能および状態（以下オプションと称する）を持ち，そのオプションを外部から供給する電圧で設定可能な半導体装置に関するものである
　
イ　実施の形態１
「【００１６】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施形態１による半導体装置の封止樹脂上半分を破断して示す平面図である。図において，１は半導体装置，２は半導体基板，３は半導体基板２を載置するダイパッド，４は半導体装置１を外部装置（図示せず）と電気的に接続するリード端子，５は半導体基板２の電源供給や信号入出力を行うパッド，６はリード端子４とパッド５を電気的に接続する金属細線，７は半導体基板２や金属細線６などを保護するための封止樹脂，８は半導体装置１の機能を実現する内部回路，９はパッド５と内部回路８を電気的に接続する内部配線，
１０は半導体装置１のオプション設定を行うためのオプション設定部，１５は複数のパッド５を電気的に接続する導電体であるスタッドバンプである
【００１７】
図２はオプション設定部１０を詳細に記載したもので，（ａ）は平面図，（ｂ）はそのＩ−Ｉ断面図である。
オプション設定部１０は，オプション設定のための電圧を入力するオプション設定パッド５Ｃと，任意の一定電圧に維持された固定電位パッド５Ｄ（以下の図において固定電位パッドが電源電圧の場合は５Ｄａ，ＧＮＤの場合は５Ｄｂと記載する）を備え，それらは表面保護膜１１ｂ（以下の図においてパッド間に位置する表面保護膜を１１ｂと記載する）をはさんで配置されている
１３は半導体基板２に層状に形成された内部回路８を構成する素子（図示せず）や配線（図示せず）を分離するための層間絶縁膜である。なお，この図では特に記載していないが，半導体基板２と層間絶縁膜１３の間にはさらに内部配線９，層間絶縁膜１３が複数層状に形成されていることもある
パッド５はその表面外周縁部が表面保護膜１１ａ（以下の図においてパッド外周上部を覆う表面保護膜を１１ａと記載する）で覆われ，表面保護膜１１ａに覆われない部分はその表面が外部に露出したパッド開口部１４となっている
【００１８】
図１の半導体装置１において，半導体装置１の左辺に設けたオプション設定部１０は内部回路の動作周波数を決定するためのもので，オプション設定パッド５Ｃに電源電圧が供給されると１００ＭＨｚ，オプション設定パッド５Ｃがオープン状態になると１２０ＭＨｚで動作するように内部回路８が設計されている。また，
半導体装置１の下辺に設けたオプション設定部１０は処理規格を選択するためのもので，オプション設定パッド５ＣにＧＮＤが供給されると規格Ａ，オプション設定パッド５Ｃがオープン状態になると規格Ｂに従い入力データの演算を行うように内部回路８が設計されている
【００１９】
図３は図１に示した２ヶ所のオプション設定部１０のオプション設定パッド５Ｃと内部回路８の接続部の概略説明図で，図１における半導体装置１左辺のオプション設定部１０のオプション設定パッド５Ｃは図３（ａ）に示すように抵抗２１を介してＧＮＤにプルダウンしてあり，スイッチオフ（スタッドバンプ１５無し）の場合は内部回路８にＧＮＤが供給され，スイッチオン（スタッドバンプ１５有り）の場合は内部回路８に電源電圧が供給される。
【００２０】
一方，
図１における半導体装置１下辺のオプション設定部１０のオプション設定パッド５Ｃは図３（ｂ）に示すように抵抗２１を介して電源電圧にプルアップしてあり，スイッチオフ（スタッドバンプ１５無し）の場合は内部回路８に電源電圧が供給され，スイッチオン（スタッドバンプ１５有り）の場合は内部回路８にＧＮＤが供給される
【００２１】
半導体装置１を１００ＭＨｚの動作速度で，
規格Ａに従った演算を行わせるためには
半導体装置１下辺のオプション設定部１０のＧＮＤに設定した固定電位パッド５Ｄｂ，固定電位パッド５Ｄｂの外周縁部を覆う表面保護膜１１ａ，固定電位パッド５Ｄｂとオプション設定パッド５Ｃ間の表面保護膜１１ｂ，オプション設定パッド５Ｃの外周縁部を覆う表面保護膜１１ａおよびオプション設定パッド５Ｃを覆うようにスタッドバンプ１５を形成すれば良い
【００２２】
この実施の形態１の半導体は，スタッドバンプ１５をパッド５間の表面保護膜１１ｂ上に形成するため，表面保護膜１１ｂ下層の層間絶縁膜１３へのダメージが発生しにくい。また，実施の形態１の半導体装置１は，パッド外周全辺が表面保護膜１１ａにより覆われているため，スタッドバンプ１５からワイヤー（図示せず）を切断する際の引っ張り力によってもパッド５が剥離しにくい。
【００２３】
なお，実施の形態１の半導体装置で使用したスタッドバンプ１５は，金やその他金属を材料として通常のワイヤーボンダーを使い一般的な方法で形成することができる。また，
スタッドバンプ１５のかわりに，メッキ形成による金属バンプ，蒸着形成による金属被膜，ビームリード，導電性樹脂等を導電体として使用しても良い
　
　ここにおいて，半導体装置１のオプション設定を行うためのオプション設定部１０において，オプションの設定は，複数のパッド５をスタッドバンプ１５によって電気的に接続することによりなされることは明らかである。
　また，上記段落【００１７】の「なお，この図では特に記載していないが，半導体基板２と層間絶縁膜１３の間にはさらに内部配線９，層間絶縁膜１３が複数層状に形成されていることもある」との記載とともに図２（ｂ）を参照すると，「オプション設定のための電圧を入力するオプション設定パッド５Ｃと，任意の一定電圧に維持された固定電位パッド５Ｄ（以下の図において固定電位パッドが電源電圧の場合は５Ｄａ，ＧＮＤの場合は５Ｄｂと記載する）」は，最上層の「層間絶縁膜１３」上に形成されることは明らかである。
　
　以上を総合し，「半導体基板２と層間絶縁膜１３の間に，さらに内部配線９，層間絶縁膜１３が複数層状に形成されている」（段落【００１７】）ものについて，半導体装置１の下辺に設けたオプション設定部１０に注目すると，引用例には，以下の発明が記載されているものと認められる。
　
「複数の機能および状態（以下オプションと称する）を持ち，そのオプションを外部から供給する電圧で設定可能な半導体装置１であって，
　半導体装置１のオプション設定を行うためのオプション設定部１０は，オプション設定のための電圧を入力するオプション設定パッド５Ｃと，ＧＮＤに設定した固定電位パッド５Ｄｂを備え，それらは表面保護膜１１ｂをはさんで配置され，
　半導体基板２に層状に形成された内部回路８を構成する素子や配線を分離するための層間絶縁膜１３と半導体基板２との間には，さらに内部配線９，層間絶縁膜１３が複数層状に形成されており，最上層の層間絶縁膜１３上にオプション設定パッド５Ｃ及び固定電位パッド５Ｄｂが形成され，オプション設定パッド５Ｃ及び固定電位パッド５Ｄｂの表面外周縁部が表面保護膜１１ａで覆われ，表面保護膜１１ａに覆われない部分はその表面が外部に露出したパッド開口部１４となっており，
　オプション設定部１０のＧＮＤに設定した固定電位パッド５Ｄｂ，固定電位パッド５Ｄｂの外周縁部を覆う表面保護膜１１ａ，固定電位パッド５Ｄｂとオプション設定パッド５Ｃ間の表面保護膜１１ｂ，オプション設定パッド５Ｃの外周縁部を覆う表面保護膜１１ａおよびオプション設定パッド５Ｃを覆うようにスタッドバンプ１５が形成されるものであり，
　オプション設定パッド５Ｃと，ＧＮＤに設定した固定電位パッド５Ｄｂとは，導電体であるスタッドバンプ１５によって電気的に接続されるものであり，
　オプション設定部１０のオプション設定パッド５Ｃは抵抗２１を介して電源電圧にプルアップしてあり，スイッチオフ（スタッドバンプ１５無し）の場合は内部回路８に電源電圧が供給され，スイッチオン（スタッドバンプ１５有り）の場合は内部回路８にＧＮＤが供給され，
　オプション設定部１０は処理規格を選択するためのもので，オプション設定パッド５ＣにＧＮＤが供給されると規格Ａ，オプション設定パッド５Ｃがオープン状態になると規格Ｂに従い入力データの演算を行うように内部回路８が設計されている，
　半導体装置１。」
　
（３）対比
　本願発明と引用発明とを対比する。
　
・引用発明の「半導体基板２」は，本願発明の「半導体基板」に相当する。
　
・引用発明の「半導体基板２に層状に形成された内部回路８を構成する素子」と，本願発明の「前記半導体基板上の複数の能動素子」とは，「前記半導体基板上の素子」である点で一致する。
　
・引用発明の「半導体基板上の複数の能動素子や配線を分離するための層間絶縁膜１３と半導体基板２との間には，さらに内部配線９，層間絶縁膜１３が複数層状に形成されて」いることと，本願発明の「前記能動素子を覆う多重メタライゼーション・レベル」とは，「素子を覆う多重メタライゼーション・レベル」である点で一致する。また，引用発明の「最上層の層間絶縁膜１３上」であって「オプション設定パッド５Ｃ及び固定電位パッド５Ｄｂが形成され」る積層方向の位置が，本願発明の「ボンド・パッド・レベル」に相当し，引用発明の「オプション設定パッド５Ｃ及び固定電位パッド５Ｄｂ」が，本願発明の「複数のプログラミング・パッド」に相当する。
　よって，引用発明の「半導体基板２に層状に形成された内部回路８を構成する素子や配線を分離するための層間絶縁膜１３と半導体基板２との間には，さらに内部配線９，層間絶縁膜１３が複数層状に形成されており，最上層の層間絶縁膜１３上にオプション設定パッド５Ｃ及び固定電位パッド５Ｄｂが形成され」ていることと，本願発明の「前記能動素子を覆う多重メタライゼーション・レベルであって，前記多重金属層がボンド・パッド・レベルを含む，多重メタライゼーション・レベルと，　前記ボンド・パッド・レベル上に形成された複数のプログラミング・パッドを備え」ることとは，「素子を覆う多重メタライゼーション・レベルであって，前記多重金属層がボンド・パッド・レベルを含む，多重メタライゼーション・レベルと，　前記ボンド・パッド・レベル上に形成された複数のプログラミング・パッドを備え」る点で一致する。
　
・引用発明の「オプション設定パッド５ＣにＧＮＤが供給されると規格Ａ，オプション設定パッド５Ｃがオープン状態になると規格Ｂに従い入力データの演算を行うように」「設計されている」「内部回路８」は，本願発明の「プログラム可能な回路」に相当する。
　よって，引用発明の「オプション設定パッド５Ｃと，ＧＮＤに設定した固定電位パッド５Ｄｂとは，導電体であるスタッドバンプ１５によって電気的に接続されるものであり，　オプション設定部１０のオプション設定パッド５Ｃは抵抗２１を介して電源電圧にプルアップしてあり，スイッチオフ（スタッドバンプ１５無し）の場合は内部回路８に電源電圧が供給され，スイッチオン（スタッドバンプ１５有り）の場合は内部回路８にＧＮＤが供給され，　オプション設定部１０は処理規格を選択するためのもので，オプション設定パッド５ＣにＧＮＤが供給されると規格Ａ，オプション設定パッド５Ｃがオープン状態になると規格Ｂに従い入力データの演算を行うように内部回路８が設計されている」ことは，本願発明の「前記複数のプログラミング・パッドのうちの２つ以上は，該複数のプログラミング・パッドのうちの２つ以上を選択的に相互に接続することによって，プログラム可能な回路をプログラムするようになされて」いることに相当する。
　
・引用発明の「オプション設定パッド５Ｃと，ＧＮＤに設定した固定電位パッド５Ｄｂとは，導電体であるスタッドバンプ１５によって電気的に接続される」ことと，本願発明の「前記２つ以上のプログラミング・パッドは，塗布された導電性インクで相互に接続される」こととは，「前記２つ以上のプログラミング・パッドは，導電性材料で相互に接続される」点で一致する。
　
・引用発明の「半導体装置１」は，本願発明の「集積回路」に相当する。
　
　したがって，引用発明と本願発明とは次の点で一致する。
「半導体基板と，
　前記半導体基板上の素子と，
　前記能動素子を覆う多重メタライゼーション・レベルであって，前記多重金属層がボンド・パッド・レベルを含む，多重メタライゼーション・レベルと，
　前記ボンド・パッド・レベル上に形成された複数のプログラミング・パッドを備え，
　前記複数のプログラミング・パッドのうちの２つ以上は，該複数のプログラミング・パッドのうちの２つ以上を選択的に相互に接続することによって，プログラム可能な回路をプログラムするようになされており，
　前記２つ以上のプログラミング・パッドは，導電性材料で相互に接続される，集積回路。」
　
　一方，両者は以下の点で相違する。
　
《相違点１》
　本願発明は「半導体基板上の複数の能動素子」及び「前記能動素子を覆う多重メタライゼーション・レベル」を備えるのに対して，引用発明は「前記半導体基板上の素子」及び「素子を覆う多重メタライゼーション・レベル」に対応する構成を備えるものの，「複数の能動素子」を備えて，「多重メタライゼーション・レベル」が「前記能動素子を覆う」ことまでは明らかでない点。
　
《相違点２》
　本願発明は，「２つ以上のプログラミング・パッドは，塗布された導電性インクで相互に接続される」構成を備えるのに対して，引用発明は，「２つ以上のプログラミング・パッドは，導電性材料で相互に接続される」ことに対応する構成を備えるものの，「塗布された導電性インクで相互に接続される」構成は備えない点。
　
（４）判断
　上記相違点について検討する。
　
《相違点１について》
　一般に，半導体装置を，半導体基板上に複数の能動素子を備えるものとして構成することは，以下の周知例１にも示されているように，従来より周知の技術であり，引用発明に係る半導体装置においても，半導体基板上に複数の能動素子を備えて，「多重メタライゼーション・レベル」が「前記能動素子を覆う」ものとすることは，当業者が適宜になし得たことである。
　よって，相違点１は，当業者が適宜になし得た範囲に含まれる程度のものである。
　
周知例１：　特開２００１−１３５７９４号公報
　原査定の拒絶の理由に引用され，本願の優先権主張の日前に日本国内において頒布された刊行物である特開２００１−１３５７９４号公報（以下「周知例１」という。）には，図１とともに次の記載がある。
・「【０００９】
この半導体装置は，典型的には，半導体基板上に機能素子（能動素子および／または受動素子）および内部配線が形成され
・「【００１９】
【発明の実施の形態】以下では，この発明の実施の形態を，添付図面を参照して詳細に説明する。図１は，この発明の第１の実施形態に係る半導体装置に備えられたパワーオンリセット回路の電気回路図である。このパワーオンリセット回路は，
接地電位に接続されたインバータ１と，このインバータ１の出力が与えられる電界効果トランジスタ２と，この電界効果トランジスタ２の一方の端子２ａを電源電位に接続するプルアップ用の電界効果トランジスタ３と，電界効果トランジスタ２の前記一方の端子２ａの電位をラッチするラッチ回路４とを備えている。ラッチ回路４は，能力の大きなトランジスタを備えたインバータ４ａと，このインバータ４ａの前記トランジスタよりも能力の小さなトランジスタを備えたインバータ４ｂとを，各入力端子を互いの出力端子に接続して構成されている
　
　ここで，上記段落【０００９】の記載から，上記段落【００１９】に記載された能動素子である，「電界効果トランジスタ２」，「電界効果トランジスタ３」，「能力の大きなトランジスタ」及び「能力の小さなトランジスタ」を，いずれも半導体基板上に形成することは明らかである。
　
《相違点２について》
　一般に，半導体装置を製造するにあたり，導電性インクを塗布することで電気的接続を行うことは，以下の周知例２及び３にも示されているように，従来より周知の技術である。さらに，周知例２には，同一半導体基板１上において，導電性インクによる配線のみを変えて，多品種少量の製品を製造することも示されている。
　
周知例２：　特開２００５−３５３７２８号公報
　原査定の拒絶の理由に引用され，本願の優先権主張の日前に日本国内において頒布された刊行物である特開２００５−３５３７２８号公報（以下「周知例２」という。）には，図１，２及び４とともに次の記載がある。
　
・「【０００７】
　以下，図面を参照しながら，本発明に係る実施の形態について説明する。
　実施の形態１．
　本発明に係る実施の形態１の高周波デバイスは，従来例と同様，例えば，ＧａＡｓ等からなる半導体基板１に，電界効果トランジスタ２が形成されることにより構成されているが，以下の点で従来例とは異なる。
【０００８】
　（１）実施の形態１の高周波デバイスでは，インピーダンス整合をとるために，
従来例の金ワイヤに代えて金属ナノ粒子が融着されてなる第２配線５を用いて分離された配線４間を接続することにより，オープンスタブの配線長を調整している
　・・・（中略）・・・
　尚，本明細書において，第１配線とは，最初にスバッタ，蒸着もしくはメッキ等により基板上に形成された電極をいい，
第２配線は第１配線が形成された後に，形成される電極をいう
【０００９】
　以下，本実施の形態１の高周波デバイスについて，詳細に説明する。
　一般に高周波デバイスは，電界効果トランジスタ等の能動素子や外部回路における素子や配線のばらつき等によりインピーダンスの不整合が生じ，配線が施された後にインピーダンスを調整することや，例えばトランジスタのゲート端子の近くにＣＲによるゲート側安定化回路を挿入することが必要となる場合がある。
【００１０】
　そこで，本実施の形態１では，
オープンスタブを構成するための第１配線を分離された複数の配線とし，その分離された部分を，金属ナノ粒子が融着されてなる第２配線５を用いて接続する
第１配線４の分離された部分のうちの必要な部分のみを第２配線５によって接続する
　
・「【００１３】
　実施の形態１では，さらに，
第２配線５は，粒径が１００ｎｍ以下，好ましくは粒径が１ｎｍ〜１００ｎｍの範囲の金属ナノ粒子を含む導電性インクをインクジェット方式により塗布し，例えば，２００℃以下の比較的低い温度で熱処理して金属ナノ粒子を融着させることにより形成している
　このようなサイズのナノ粒子は沈殿することなく溶剤と混合することが可能であり，
インクジェット等の方法で容易にかつ均一に必要な部分のみに塗布することができる
　・・・（後略）・・・」
　
・「【００２０】
　以上のように，本実施の形態１では，
調整用の接続配線として，ナノ粒子が融着された第２導体を用いている
　・・・（後略）・・・」
　
・「【００２１】
　尚，図１及び図２では，
ゲートに接続される線路及びゲート側の安定化回路の例により説明したが，本発明はこれに限られるものではなく，トランジスタの他の端子に接続される線路や他の線路のインピーダンス調整，他の部分に接続される安定化回路について適用できることはいうまでもない
　また，本実施の形態１では，電界効果トランジスタを例に説明したが，ヘテロバイポーラトランジスタ等の他のトランジスタであってもよいし，また，基板もＳｉ等の他の半導体基板やアルミナ等の誘電体基板であっても良い
　
・「【００２７】
　実施の形態３．
　本発明に係る実施の形態３の高周波デバイスは，
異なる要求特性に対応して回路構成を変更する必要がある部分を第２導体５で構成するようにした
　すなわち，本実施の形態１の高周波デバイスは，高周波回路が形成された後に，主として，回路特性を測定して調整又は接続が必要な部分に第２導体５を形成するようにしたが，
本実施の形態３の高周波デバイスでは，調整等が必要な部分だけではなく，例えば，異なる周波数帯域や異なる高周波特性の要求に対応して回路構成を変更する必要がある部分も含めて第２導体５で構成するようにしている
　・・・（中略）・・・
【００３２】
　以上の実施の形態３の高周波デバイスでは，
例えば，異なる周波数帯域や異なるＲＦ特性が要求される回路を，導電性インクや抵抗体インクを用いて描画する第２配線５及び抵抗体膜１０を変更することによって実現出来る
　また，
多品種少量の製品であっても，同一半導体基板１上の配線のみを変えて対応可能である
　
　ここで，段落【００２７】及び【００３２】の記載から，回路構成を変更する必要がある部分を，導電性インクによる第２導体５で構成するようにすることで，同一半導体基板１上の配線のみを変えて多品種少量の製品を製造できることは明らかである。
　また，上記段落【００１３】の記載から，導電性インクによる配線は容易にかつ均一に必要な部分のみに形成できることがわかる。
　
周知例３：　特開平５−３６６８３号公報
　原査定の拒絶の理由に引用され，本願の優先権主張の日前に日本国内において頒布された刊行物である特開平５−３６６８３号公報（以下「周知例３」という。）には，図１〜４とともに次の記載がある。
　
・「【０００５】
【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を説明すれば，下記のとおりである。すなわち，本発明の配線装置の製造方法では，多層配線構造を形成するに当たり，配線基板表面に導電性のインクと絶縁性のインクとを夫々所望の設計パターンに従って選択的に付着させて導電層と絶縁層とを形成する。
【０００６】
【作用】上記した手段によれば，
配線基板に導電性インクと絶縁性インクとを付着させるだけで多層構造の配線構造を得ることができる
【０００７】
【実施例】以下，本発明の一実施例を添付図面を参照して説明する。図１〜図３は半導体集積回路装置（ＬＳＩ）の評価用配線模型１０を本発明に係る配線装置製造方法によって形成する場合の第１の実施例の製造プロセスを示す断面図である。
【０００８】本実施例のＬＳＩ評価用配線模型１０は，実際のＬＳＩの数百倍のスケールにて製造されるもので，この配線模型１０は，図１〜図３に示すように，紙製の基板（配線基板）１表面に重ね合わされた複数の導電層又は絶縁層（図示例では第１〜第５層）１１，１２，１３，１４，１５によって形成される（図３参照）。
　・・・（後略）・・・」
　
・「【００２２】以上本発明者によってなされた発明を実施例に基づき具体的に説明したが，本発明は上記実施例に限定されるものではなく，その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば，上記実施例では，半導体集積回路装置の評価用配線模型の製造に本発明を適用した例を示したが，
これに限らず，実際に半導体集積回路装置を製造するに当たって本発明の製造方法をそのまま適用してもよい
　・・・（後略）・・・」
　
　ここで，上記段落【００２２】の記載から，半導体基板上に導電性インクを付着させて，半導体集積回路装置の配線構造を形成できることは明らかである。
　
　
　ところで，引用発明においては，「オプション設定部１０のオプション設定パッド５Ｃは抵抗２１を介して電源電圧にプルアップしてあり，スイッチオフ（スタッドバンプ１５無し）の場合は内部回路８に電源電圧が供給され，スイッチオン（スタッドバンプ１５有り）の場合は内部回路８にＧＮＤが供給され」るものであり，引用例の図３（ｂ）からもわかるように，オプション設定パッド５Ｃと，ＧＮＤに設定した固定電位パッド５Ｄｂとを電気的に接続することにより，回路構成を変えるものであることは明らかである。さらに，前記２「（２）刊行物に記載された発明」イに摘記したとおり，引用例には「【００２３】・・・（中略）・・・また，スタッドバンプ１５のかわりに，メッキ形成による金属バンプ，蒸着形成による金属被膜，ビームリード，導電性樹脂等を導電体として使用しても良い。」と記載されていることから，引用発明において，オプション設定パッド５Ｃと，ＧＮＤに設定した固定電位パッド５Ｄｂとを電気的に接続する導電体として，スタッドバンプ１５以外の導電体部材を用いうることは明らかである。
　一方，周知例２には，回路構成を変更する必要がある部分を，導電性インクの塗布による導体で，容易にかつ均一に必要な部分のみ構成することも示されており，また，導電性インクが，一般の半導体集積回路における電気的接続に用いうるものであることは，上記周知例３の記載からも明らかである。
　そうすると，引用発明において，オプション設定パッド５Ｃと，ＧＮＤに設定した固定電位パッド５Ｄｂとを電気的に接続することにより，回路構成を変える際に，スタッドバンプ１５に代えて，容易にかつ均一に必要な部分のみ構成できる，導電性インクの塗布による導体を用いて，相違点２に係る「２つ以上のプログラミング・パッドは，塗布された導電性インクで相互に接続される」ことに対応する構成を備えるようにすることは，当業者が適宜になし得たことである。
　よって，相違点２は，当業者が適宜になし得た範囲に含まれる程度のものである。
　
（５）まとめ
　以上検討したとおり，本願発明は，周知技術を勘案して，引用発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
３　むすび
　以上のとおりであるから，他の請求項について検討するまでもなく，本願は拒絶すべきものである。
　よって，結論のとおり審決する。