(57)【要約】【課題】寄生容量が小さい集積回路装置及びその製造方法を提供する。【解決手段】実施形態に係る集積回路装置は、絶縁膜と、前記絶縁膜中に設けられ、第１方向に延び、側面に段差が形成され、前記側面における前記段差を除く領域の一部が前記絶縁膜に接したコンタクトと、前記段差に接し、組成が前記絶縁膜の組成とは異なる絶縁部材と、を備える。【選択図】図３
2018049968.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜と、
前記絶縁膜中に設けられ、第１方向に延び、側面に段差が形成され、前記側面における前記段差を除く領域の一部が前記絶縁膜に接したコンタクトと、
前記段差に接し、組成が前記絶縁膜の組成とは異なる絶縁部材と、
を備えた集積回路装置。
【請求項２】
絶縁膜と、
前記絶縁膜中に設けられ、第１方向に延び、前記第１方向に沿って、第１部分、第２部分及び第３部分がこの順に配置され、前記第１方向に直交した第２方向において、前記第２部分の直径は前記第１部分の直径よりも大きく、前記第２部分の直径は前記第３部分の直径よりも大きく、前記第１部分の側面及び前記第３部分の側面が前記絶縁膜に接したコンタクトと、
前記第２部分の側面に接し、組成が前記絶縁膜の組成とは異なる絶縁部材と、
を備えた集積回路装置。
【請求項３】
前記絶縁部材の形状は、前記コンタクトを囲む環状である請求項１または２に記載の集積回路装置。
【請求項４】
複数の絶縁膜及び複数の電極膜が第１方向に沿って交互に積層された積層体と、
前記積層体中に設けられ、前記第１方向に延び、前記第１方向に沿って、第１部分、第２部分及び第３部分がこの順に配置され、前記第２部分は１枚の前記絶縁膜中に配置され、前記第１方向に直交した第２方向において、前記第２部分の直径は前記第１部分の直径よりも大きく、前記第２部分の直径は前記第３部分の直径よりも大きい半導体部材と、
前記電極膜と前記半導体部材との間に設けられた電荷蓄積膜と、
を備えた集積回路装置。
【請求項５】
前記第２部分の側面上に設けられ、組成が前記絶縁膜の組成とは異なる絶縁部材をさらに備えた請求項４記載の集積回路装置。
【請求項６】
前記絶縁部材の形状は、前記第２部分を囲む環状である請求項５記載の集積回路装置。
【請求項７】
前記第３部分の周囲に設けられた前記複数の電極膜のうち、最も第２部分に近い前記電極膜は、前記第２部分の側面上に延出した延出部を有する請求項４記載の集積回路装置。
【請求項８】
前記延出部の形状は、前記第２部分を囲む環状である請求項７記載の集積回路装置。
【請求項９】
基板と
前記基板上の第１領域に設けられ、複数の第１絶縁膜及び複数の電極膜が第１方向に沿って交互に積層された積層体と、
前記基板上の第２領域に設けられた第２絶縁膜と、
前記積層体中に設けられ、前記第１方向に延び、前記第１方向に沿って、第１部分、第２部分及び第３部分がこの順に配置され、前記第２部分は１枚の前記第１絶縁膜中に配置され、前記第１方向に直交した第２方向において、前記第２部分の直径は前記第１部分の直径よりも大きく、前記第２部分の直径は前記第３部分の直径よりも大きい半導体部材と、
前記電極膜と前記半導体部材との間に設けられた電荷蓄積膜と、
前記第２絶縁膜中に設けられ、前記第１方向に延びるコンタクトと、
前記コンタクトの側面に接し、組成が前記第２絶縁膜の組成とは異なる第１絶縁部材と、
を備えた集積回路装置。
【請求項１０】
前記コンタクトの側面には段差が形成されており、前記側面における前記段差を除く領域の一部が前記第２絶縁膜に接し、
前記第１絶縁部材は前記段差に接している請求項９記載の集積回路装置。
【請求項１１】
前記コンタクトにおいては、前記第１方向に沿って、第１部分、第２部分及び第３部分がこの順に配置されており、
前記第２方向において、前記第２部分の直径は前記第１部分の直径よりも大きく、前記第２部分の直径は前記第３部分の直径よりも大きく、
前記第１部分の側面及び前記第３部分の側面は、前記第２絶縁膜に接しており、
前記第１絶縁部材は、前記第２部分の側面に接している請求項９記載の集積回路装置。
【請求項１２】
前記半導体部材の前記第２部分の側面上に設けられ、組成が前記第１絶縁膜の組成とは異なる第２絶縁部材をさらに備え、
前記第１方向において、前記第１絶縁部材の上面の位置は、前記第２絶縁部材の上面の位置と等しい請求項９〜１１のいずれか１つに記載の集積回路装置。
【請求項１３】
第１膜内に第１ホールを形成する工程と、
前記第１ホールにおける最上部を除く部分内に第１材料部材を埋め込む工程と、
前記最上部を拡張する工程と、
前記拡張された最上部内に第１絶縁膜を形成する工程と、
前記第１膜上に第２膜を形成する工程と、
前記第２膜内に前記第１絶縁膜に到達する第２ホールを形成する工程と、
前記第１絶縁膜を前記第２ホールに貫通させることにより、絶縁部材を形成する工程と、
前記第２ホールを介して前記第１材料部材を除去する工程と、
前記第１ホール内及び前記第２ホール内に導電部材又は半導体部材を埋め込む工程と、
を備えた集積回路装置の製造方法。
【請求項１４】
前記第２ホールを介して前記絶縁部材の内面をエッチングする工程をさらに備えた請求項１３記載の集積回路装置の製造方法。
【請求項１５】
前記第１膜は単層の絶縁膜であり、
前記第２膜は単層の絶縁膜であり、
前記第１絶縁膜の組成は前記第１膜及び前記第２膜の組成とは異なる請求項１３または１４に記載の集積回路装置の製造方法。
【請求項１６】
第２絶縁膜及び第３膜を交互に積層させることにより、前記第１膜を形成する工程と、
前記第１ホールの内面上及び前記第２ホールの内面上に電荷蓄積層を形成する工程と、
をさらに備え、
前記第２膜を形成する工程は、第３絶縁膜及び第４膜を交互に積層させる工程を有した請求項１３または１４に記載の集積回路装置の製造方法。
【請求項１７】
前記第３膜及び前記第４膜を除去する工程と、
前記第３膜及び前記第４膜を除去したあとのスペース内に電極膜を形成する工程と、
をさらに備えた請求項１６記載の集積回路装置の製造方法。
【請求項１８】
基板上の第１領域に第１絶縁膜及び第１膜を交互に積層させることにより第１積層体を形成する工程と、
前記基板上の第２領域に第２絶縁膜を形成する工程と、
前記第１積層体に第１ホールを形成すると共に、前記第２絶縁膜に第２ホールを形成する工程と、
前記第１ホールにおける最上部を除く部分に第１材料部材を埋め込むと共に、前記第２ホールにおける最上部を除く部分に第２材料部材を埋め込む工程と、
前記第１ホールの最上部及び前記第２ホールの最上部を拡張する工程と、
前記第１ホールの拡張された最上部内に第３絶縁膜を形成すると共に、前記第２ホールの拡張された最上部内に第４絶縁膜を形成する工程と、
第５絶縁膜及び第２膜を交互に積層させることにより、前記第１積層体上に第２積層体を形成する工程と、
前記第２絶縁膜上に第６絶縁膜を形成する工程と、
前記第２積層体に前記第３絶縁膜に到達する第３ホールを形成する工程と、
前記第３絶縁膜を前記第３ホールに貫通させることにより、第１絶縁部材を形成する工程と、
前記第３ホールを介して、前記第１材料部材を除去する工程と、
前記第１ホールの内面上及び前記第３ホールの内面上に電荷蓄積層を形成する工程と、
前記第１ホール内及び前記第３ホール内に半導体部材を形成する工程と、
前記第６絶縁膜内に前記第４絶縁膜に到達する第４ホールを形成する工程と、
前記第４絶縁膜を前記第４ホールに貫通させることにより、第２絶縁部材を形成する工程と、
前記第４ホールを介して前記第２材料部材を除去する工程と、
前記第２ホール内及び前記第４ホール内に導電部材を埋め込む工程と、
を備えた集積回路装置の製造方法。
【請求項１９】
前記第１膜及び前記第２膜を除去する工程と、
前記第１膜及び前記第２膜を除去したあとのスペース内に電極膜を形成する工程と、
をさらに備え、
前記第２積層体を形成する工程において、前記第２積層体の最下層は前記第５絶縁膜とする請求項１８記載の集積回路装置の製造方法。
【請求項２０】
前記第１膜及び前記第２膜を除去する工程と、
前記第１膜及び前記第２膜を除去したあとのスペース内に電極膜を形成する工程と、
をさらに備え、
前記第２積層体を形成する工程において、前記第２膜を前記第３絶縁膜と同じ材料により形成し、最下層の前記第２膜を前記第３絶縁膜に接触させる請求項１８記載の集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、集積回路装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、電極膜と絶縁膜を交互に積層させた積層体に半導体部材を貫通させた積層型の記憶装置が提案されている。このような積層型の記憶装置においては、積層体又はその周辺部分において、積層方向に延びるホールを形成し、このホール内に半導体部材又は導電部材を埋め込む工程が必要にある。しかしながら、集積度を向上させるためにホールのアスペクト比を増大させると、ホールの形成が困難になってしまう。
【０００３】
アスペクト比が高いホールを形成するために、ホールを２回に分けて形成する技術が提案されている。しかしながら、この場合は、ホールの継目部分が太くなってしまい、ホール内に埋め込む半導体部材間又は導電部材間の寄生容量が増大してしまう。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１１４２０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態の目的は、寄生容量が小さい集積回路装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
実施形態に係る集積回路装置は、絶縁膜と、前記絶縁膜中に設けられ、第１方向に延びるコンタクトと、絶縁部材と、を備える。前記絶縁部材の組成は、前記絶縁膜の組成とは異なる。前記コンタクトの側面には段差が形成され、前記側面における前記段差を除く領域の一部は前記絶縁膜に接する。前記絶縁部材は、前記コンタクトの前記段差に接する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係る集積回路装置を示す断面図である。
【図２】第１の実施形態に係る集積回路装置の周辺回路領域を示す平面図である。
【図３】第１の実施形態に係る集積回路装置の周辺回路領域を示す断面図である。
【図４】第１の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図５】第１の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図６】第１の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図７】第１の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図８】第１の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図９】第１の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図１０】第１の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図１１】第１の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図１２】第２の実施形態に係る集積回路装置の周辺回路領域を示す断面図である。
【図１３】第２の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図１４】第２の実施形態の第１の変形例に係る集積回路装置の周辺回路領域を示す平面図である。
【図１５】第２の実施形態の第１の変形例に係る集積回路装置の周辺回路領域を示す断面図である。
【図１６】第２の実施形態の第２の変形例に係る集積回路装置の周辺回路領域を示す平面図である。
【図１７】第３の実施形態に係る集積回路装置を示す断面図である。
【図１８】第３の実施形態に係る集積回路装置の柱状部材を示す断面図である。
【図１９】第３の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図２０】第３の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図２１】第３の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図２２】第３の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図２３】第３の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図２４】第３の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図２５】第３の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図２６】第３の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図２７】第３の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図２８】第３の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図２９】第３の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図３０】第３の実施形態の変形例に係る集積回路装置の柱状部材を示す断面図である。
【図３１】第３の実施形態の変形例に係る集積回路装置の製造方法を示す断面図である。
【図３２】第３の実施形態の変形例に係る集積回路装置の製造方法を示す断面図である。
【図３３】第４の実施形態に係る集積回路装置を示す断面図である。
【図３４】第４の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図３５】第４の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図３６】第４の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図３７】第４の実施形態に係る集積回路装置の製造方法を示す断面図である。
【図３８】第４の実施形態に係る集積回路装置の製造方法を示す断面図である。
【発明を実施するための形態】
【０００８】
（第１の実施形態）
先ず、第１の実施形態について説明する。
図１は、本実施形態に係る集積回路装置を示す断面図である。
図２は、本実施形態に係る集積回路装置の周辺回路領域を示す平面図である。
図３は、本実施形態に係る集積回路装置の周辺回路領域を示す断面図である。
なお、図１は集積回路装置全体の概略的な構成を示す図であり、詳細な構成は省略されている。
本実施形態に係る集積回路装置は、積層型の不揮発性半導体記憶装置である。
【０００９】
先ず、本実施形態に係る集積回路装置１（以下、単に「装置１」ともいう）の構成を概略的に説明する。
図１に示すように、装置１においては、シリコン基板１０が設けられている。シリコン基板１０は、例えば、単結晶のシリコンからなる。シリコン基板１０の上層部分には、例えばシリコン酸化物（ＳｉＯ）からなるＳＴＩ（Shallow Trench Isolation：素子分離絶縁膜）１１が選択的に設けられている。装置１においては、メモリ領域Ｒｍ及び周辺回路領域Ｒｃが設定されている。メモリ領域Ｒｍにおいては、シリコン基板１０上に積層体１５が設けられている。また、シリコン基板１０上には、積層体１５を覆うように、例えばシリコン酸化物からなる層間絶縁膜２０が設けられている。
【００１０】
以下、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を採用する。シリコン基板１０の上面１０ａに対して平行で、且つ、相互に直交する２方向を「Ｘ方向」及び「Ｙ方向」とし、上面１０ａに対して垂直な方向を「Ｚ方向」とする。また、本明細書においては、説明の便宜上、Ｚ方向のうち、シリコン基板１０から層間絶縁膜２０に向かう方向を「上」ともいい、その逆方向を「下」ともいう。但し、これらの表記は便宜上のものであり、重力の方向とは無関係である。
【００１１】
積層体１５においては、シリコン酸化膜１２及び電極膜１３がＺ方向に沿って交互に積層されている。本明細書において、「シリコン酸化膜」とは、シリコン酸化物を主成分とする膜をいう。従って、シリコン酸化膜１２はシリコン（Ｓｉ）及び酸素（Ｏ）を含む。また、一般にシリコン酸化物は絶縁材料であるため、特段の説明が無い限り、シリコン酸化膜は絶縁膜である。他の構成要素についても同様であり、構成要素の名称に材料名が含まれている場合は、その構成要素の主成分はその材料である。電極膜１３は、例えば、タングステン（Ｗ）により形成されている。
【００１２】
積層体１５のＸ方向中央部には、複数本の柱状部材１７が設けられている。各柱状部材１７はＺ方向に延び、積層体１５を貫通している。柱状部材１７の形状は、下方に向かうほど細くなる略円錐台形である。柱状部材１７の下端部には、エピタキシャルシリコン層（図示せず）が設けられている。エピタキシャルシリコン層はシリコン基板１０に接続されている。柱状部材１７におけるエピタキシャルシリコン層を除く部分においては、絶縁性のコア部材が設けられており、このコア部材の周囲に、チャネル層、トンネル絶縁層、電荷蓄積層及びブロック絶縁層がこの順に設けられている。柱状部材１７上にはプラグ１８が設けられている。プラグ１８の上端は、Ｙ方向に延びるビット線（図示せず）に接続されている。
【００１３】
積層体１５のＸ方向両端部の形状は、電極膜１３毎にテラス１９が形成された階段状である。層間絶縁膜２０内におけるテラス１９の直上域には、コンタクト２１が設けられている。コンタクト２１はＺ方向に延び、層間絶縁膜２０を貫通している。コンタクト２１の下端は、各電極膜１３に接続されている。
【００１４】
周辺回路領域Ｒｃにおいては、メモリ領域Ｒｍを駆動するための周辺回路が設けられている。例えば、周辺回路領域Ｒｃにおいては、シリコン基板１０の上層部分がＳＴＩ１１によって区画されてボディ領域３０となっており、ボディ領域３０の内部及び上方には、電界効果型のトランジスタ３１が設けられている。トランジスタ３１は、周辺回路の一部である。また、層間絶縁膜２０内には、例えばタングステンからなるコンタクト３２が設けられている。各コンタクト３２はＺ方向に延び、トランジスタ３１のソース領域、ドレイン領域及びゲート電極にそれぞれ接続されている。本実施形態においては、コンタクト３２の形状が二段構成となっている。
【００１５】
次に、装置１の周辺回路領域Ｒｃの構成を詳細に説明する。
図２及び図３に示すように、周辺回路領域Ｒｃにおいては、シリコン基板１０の上層部分がＳＴＩ１１によってボディ領域３０に区画されている。ボディ領域３０内には、ソース領域３４及びドレイン領域３５がＸ方向に相互に離隔して形成されている。ボディ領域３０上には、例えばシリコン酸化物からなるゲート絶縁膜３６が設けられており、ゲート絶縁膜３６上には、例えばポリシリコンからなるゲート電極３７が設けられている。
【００１６】
ゲート電極３７上には、例えばシリコン酸化物からなる絶縁膜３８が設けられており、ゲート電極３７の側面上には、例えばシリコン酸化物からなる側壁３９が設けられている。ボディ領域３０、ソース領域３４、ドレイン領域３５、ゲート絶縁膜３６、ゲート電極３７、絶縁膜３８及び側壁３９により、トランジスタ３１が構成されている。また、ゲート絶縁膜３６、絶縁膜３８及び側壁３９を覆うように、シリコン窒化膜４０が設けられている。シリコン窒化膜４０上には、層間絶縁膜２０が設けられている。なお、図２においては、図示の便宜上、一部の構成要素のみを示し、他は省略している。例えば、図２において、層間絶縁膜２０は省略されている。後述する図１４及び図１６についても同様である。
【００１７】
１本のコンタクト３２の下端はソース領域３４に接続されており、他の１本のコンタクト３２の下端はドレイン領域３５に接続されており、残りの１本のコンタクト３２の下端はゲート電極３７に接続されている。
【００１８】
各コンタクト３２においては、下部３２ａ及び上部３２ｂが設けられている。上部３２ｂは下部３２ａの上に配置されている。下部３２ａ及び上部３２ｂは例えばタングステンによって一体的に形成されており、下部３２ａと上部３２ｂとの間に実体的な境界面はない。下部３２ａ及び上部３２ｂのそれぞれの形状は、例えば、下方に向かうほど細くなる逆円錐台形である。下部３２ａの上端の直径ｄ１、すなわち、ＸＹ平面に平行な最大長さは、上部３２ｂの下端の直径ｄ２よりも大きい。すなわち、ｄ１＞ｄ２である。
【００１９】
このため、コンタクト３２の側面における下部３２ａと上部３２ｂとの境界部分には、段差３２ｃが形成されている。段差３２ｃはＸＹ平面に対して略平行であり、上方を向いている。上部３２ｂの下端部の周囲には、環状の絶縁部材４１が設けられている。絶縁部材４１の組成は層間絶縁膜２０の組成とは異なり、例えば、シリコン窒化物（ＳｉＮ）により形成されている。絶縁部材４１は、段差３２ｃ及び上部３２ｂの下端部の側面に接している。コンタクト３２間の最短距離、すなわち、下部３２ａの上端部間の最短距離Ｄ１は、絶縁部材４１間の最短距離Ｄ０よりも長い。すなわち、Ｄ１＞Ｄ０である。
【００２０】
次に、本実施形態に係る集積回路装置の製造方法について、コンタクトの形成方法を中心に説明する。
図４〜図１１は、本実施形態に係る集積回路装置の製造方法を示す断面図である。
【００２１】
先ず、図４に示すように、周辺回路領域Ｒｃにおいて、シリコン基板１０の上面に通常の方法によって電界効果型のトランジスタ３１を形成する。次に、トランジスタ３１のゲート絶縁膜３６、絶縁膜３８及び側壁３９を覆うように、シリコン窒化膜４０を形成する。次に、例えばシリコン酸化物を堆積させて、層間絶縁膜２０ａを形成する。
【００２２】
次に、例えばリソグラフィ法及びＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法により、層間絶縁膜２０ａにおけるソース領域３４の直上域の一部、ドレイン領域３５の直上域の一部、及び、ゲート電極３７の直上域の一部に、コンタクトホール４２ａを形成する。このとき、シリコン窒化膜４０をストッパ膜として使用し、コンタクトホール４２ａをシリコン窒化膜４０の上面まで到達させた後、コンタクトホール４２ａの底面からシリコン窒化膜４０を除去して、ゲート絶縁膜３６を露出させる。コンタクトホール４２ａの形状は、下方に向かうほど細くなる逆円錐台形となる。次に、アモルファスシリコンを堆積させて、犠牲部材４４を形成する。犠牲部材４４は、コンタクトホール４２ａ内にも埋め込まれる。
【００２３】
次に、図５に示すように、例えばＲＩＥ法により、犠牲部材４４をエッチバックする。これにより、層間絶縁膜２０ａの上面上、及び、コンタクトホール４２ａの最上部内から、犠牲部材４４が除去される。
【００２４】
次に、図６に示すように、例えばエッチング液としてＢＨＦ（buffered hydrofluoric acid：バッファードフッ酸）を用いたウェットエッチングを施すことにより、層間絶縁膜２０ａをエッチングする。これにより、コンタクトホール４２ａの最上部、すなわち、犠牲部材４４によって埋め込まれていない部分がＸＹ平面に沿って拡張され、略円板状の凹部４５となる。Ｚ方向から見て、凹部４５の直径はコンタクトホール４２ａの直径よりも大きい。このエッチングにより、層間絶縁膜２０ａの上層部分もある程度エッチングされる。
【００２５】
次に、図７に示すように、層間絶縁膜２０ａの材料とは異なる絶縁材料、例えばシリコン窒化物を堆積させて、層間絶縁膜２０ａ上に絶縁膜４１ａを形成する。絶縁膜４１ａは凹部４５内にも埋め込まれる。
【００２６】
次に、図８に示すように、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）等の平坦化処理を施すことにより、絶縁膜４１ａにおける凹部４５の外部に堆積された部分を除去する。これにより、絶縁膜４１ａは凹部４５内のみに残留する。
【００２７】
次に、図９に示すように、全面にシリコン酸化物を堆積させて、層間絶縁膜２０ａ上に層間絶縁膜２０ｂを形成する。層間絶縁膜２０ａ及び層間絶縁膜２０ｂにより、層間絶縁膜２０が形成される。
【００２８】
次に、図１０に示すように、例えばリソグラフィ法及びＲＩＥ法により、層間絶縁膜２０ｂにおけるコンタクトホール４２ａの直上域に相当する部分に、コンタクトホール４２ｂを形成する。このとき、エッチングは、シリコン窒化物のエッチング速度よりもシリコン酸化物のエッチング速度の方が高くなるような条件で行う。これにより、コンタクトホール４２ｂが絶縁膜４１ａに到達したときに、エッチング速度が低下する。次に、シリコン窒化物のエッチング速度がシリコン酸化物のエッチング速度よりも高くなる条件でエッチングを施し、コンタクトホール４２ｂに絶縁膜４１ａを貫通させて、犠牲部材４４の上部に到達させる。このとき、略円板状の絶縁膜４１ａはコンタクトホール４２ｂによって貫通されて、環状の絶縁部材４１となる。
【００２９】
次に、図１１に示すように、例えばエッチング液としてＴＭＹ（コリン水溶液）を用いたウェットエッチングを施すことにより、コンタクトホール４２ｂを介して、アモルファスシリコンからなる犠牲部材４４を除去する。このとき、シリコン酸化物からなる層間絶縁膜２０及びシリコン窒化物からなる絶縁部材４１は残留する。次に、コンタクトホール４２ａの底面において、ゲート絶縁膜３６を除去する。これにより、層間絶縁膜２０ｂ内に形成されたコンタクトホール４２ｂが、層間絶縁膜２０ａ内に形成されたコンタクトホール４２ａと連通し、ソース領域３４、ドレイン領域３５及びゲート電極３７にそれぞれ到達したコンタクトホール４２となる。コンタクトホール４２の側面においては、コンタクトホール４２ａとコンタクトホール４２ｂの境界部分に、段差４２ｃが形成される。段差４２ｃにおいては、絶縁部材４１の下面が露出する。
【００３０】
次に、図３に示すように、コンタクトホール４２内にタングステン等の金属材料を埋め込むことにより、コンタクト３２を形成する。コンタクト３２においては、コンタクトホール４２ａ内に下部３２ａが形成され、コンタクトホール４２ｂ内に上部３２ｂが形成され、段差４２ｃに接するように段差３２ｃが形成される。このようにして、本実施形態に係る集積回路装置１が製造される。
【００３１】
次に、本実施形態の効果について説明する。
本実施形態においては、コンタクトホール４２を２回に分けて形成しているため、アスペクト比が高いコンタクトホール４２を形成することができる。これにより、集積回路装置１の高集積化を図ることができる。
【００３２】
また、本実施形態においては、図６に示す工程において、コンタクトホール４２ａの最上部を拡大し、直径がコンタクトホール４２ａの直径よりも大きい凹部４５を形成している。これにより、図８に示す工程において、凹部４５内に絶縁膜４１ａを形成したときに、絶縁膜４１ａの直径は、コンタクトホール４２ａの直径よりも大きくなる。この結果、図１０に示す工程において、コンタクトホール４２ｂを形成するときに、リソグラフィの合わせずれに起因して、コンタクトホール４２ｂの中心軸がコンタクトホール４２ａの中心軸からずれた場合でも、コンタクトホール４２ｂ全体を絶縁膜４１ａに到達させることができる。このため、コンタクトホール４２ｂの中心軸がコンタクトホール４２ａの中心軸からずれたときに、コンタクトホール４２ｂが層間絶縁膜２０ａ内に進入してしまうことがない。このようにして、本実施形態によれば、上段のコンタクトホール４２ｂを形成する際のリソグラフィの合わせずれを吸収して、集積回路装置１を安定して製造することができる。
【００３３】
更に、本実施形態においては、図２及び図３に示すように、コンタクト３２間の最短距離Ｄ１が、絶縁部材４１間の最短距離Ｄ０よりも長い。絶縁部材４１は絶縁性であるため、コンタクト３２間の寄生容量は、コンタクト３２間の最短距離Ｄ１によって決定される。従って、コンタクト３２間の寄生容量を抑制することができる。
【００３４】
なお、仮に、図７に示す工程において、絶縁膜４１ａの替わりにアモルファスシリコン膜を形成すると、図１１に示す工程において、アモルファスシリコンからなる犠牲部材４４を除去するときに、アモルファスシリコン膜も一緒に除去されてしまう。このため、図３に示すように、コンタクトホール４２内にタングステンを埋め込んでコンタクト３２を形成すると、コンタクト３２間の最短距離がＤ０となってしまい、コンタクト３２間の寄生容量が増大する。
【００３５】
（第２の実施形態）
次に、第２の実施形態について説明する。
図１２は、本実施形態に係る集積回路装置の周辺回路領域を示す断面図である。
【００３６】
図１２に示すように、本実施形態に係る集積回路装置２においては、各コンタクト３２において、下部３２ａ、中間部３２ｄ及び上部３２ｂがＺ方向に沿ってこの順に配置されている。下部３２ａ、中間部３２ｄ及び上部３２ｂは、例えばタングステンにより、一体的に形成されている。すなわち、下部３２ａと中間部３２ｄとの間、及び、中間部３２ｄと上部３２ｂとの間に実体的な境界面はない。中間部３２ｄの上端の直径ｄ３、すなわち、ＸＹ平面に平行な最大長さは、下部３２ａの上端の直径ｄ１よりも大きく、上部３２ｂの下端の直径ｄ２よりも大きい。すなわち、ｄ３＞ｄ１、ｄ３＞ｄ２である。
【００３７】
また、装置２においては、環状の絶縁部材４１は、中間部３２ｄの側面上に設けられており、中間部３２ｄの側面に接している。コンタクト３２の下部３２ａの側面及び上部３２ｂの側面は、層間絶縁膜２０に接している。コンタクト３２間の最短距離は、中間部３２ｄ間の最短距離Ｄ２となる。最短距離Ｄ２は、絶縁部材４１間の最短距離Ｄ０よりも長い。すなわち、Ｄ２＞Ｄ０である。
【００３８】
次に、本実施形態に係る集積回路装置の製造方法について説明する。
図１３は、本実施形態に係る集積回路装置の製造方法を示す断面図である。
先ず、図４〜図１１に示す工程を実施する。
【００３９】
次に、図１３に示すように、環状の絶縁部材４１の内面をエッチングする。例えば、絶縁部材４１がシリコン窒化物により形成されている場合は、熱リン酸を用いたウェットエッチングを施す。これにより、絶縁部材４１が内側からリセスされて、凹部４５の外周部分、すなわち、コンタクトホール４２ａの直上域の外側のみに残留する。
【００４０】
次に、図１２に示すように、コンタクトホール４２内にタングステン等の金属材料を埋め込む。これにより、コンタクト３２が形成される。このとき、凹部４５内における絶縁部材４１が除去された部分内に、コンタクト３２の中間部３２ｄが形成される。このようにして、本実施形態に係る集積回路装置２が製造される。
【００４１】
次に、本実施形態の効果について説明する。
本実施形態によれば、図１３に示す工程において、絶縁部材４１を内側からリセスしている。このため、前述の第１の実施形態（図１１参照）とは異なり、絶縁部材４１がコンタクトホール４２の内面から突出することがない。この結果、図１２に示す工程において、コンタクトホール４２内にタングステンを埋め込んだときに、タングステンの進入が絶縁部材４１によって妨害されることがなく、コンタクト３２内にボイドが形成されにくい。これにより、コンタクト３２の信頼性及び導電性をより向上させることができる。
本実施形態における上記以外の構成、製造方法及び効果は、前述の第１の実施形態と同様である。
【００４２】
（第２の実施形態の第１の変形例）
次に、第２の実施形態の第１の変形例について説明する。
図１４は、本変形例に係る集積回路装置の周辺回路領域を示す平面図である。
図１５は、本変形例に係る集積回路装置の周辺回路領域を示す断面図である。
【００４３】
図１４及び図１５に示すように、本変形例に係る集積回路装置２ａにおいては、前述の第２の実施形態に係る集積回路装置２（図１２参照）と比較して、コンタクト３２の上部３２ｂが下部３２ａに対してＸ方向のソース領域３４側にずれている。但し、ずれの方向及び量は、全てのコンタクト３２間で略同じである。このような形状は、例えば、図１０に示す工程において、リソグラフィの位置ずれに起因して、コンタクトホール４２ｂの中心軸がコンタクトホール４２ａの中心軸からずれた場合に出現する。
【００４４】
この場合、図１３に示す工程において、絶縁部材４１をエッチングする際に、絶縁部材４１はコンタクトホール４２ｂの下端を中心として外側に向けてエッチングされる。このため、図１４及び図１５に示すように、コンタクト３２の中間部３２ｄは、コンタクトホール４２ｂの位置に連動して変位する。従って、コンタクトホール４２ａの中心軸に対するコンタクトホール４２ｂの中心軸のずれの方向及び量が一様であれば、中間部３２ｄの変位の方向及び量も一様となり、中間部３２ｄ間の最短距離Ｄ３は、凹部４５間の最短距離Ｄ０よりも長くなる。すなわち、Ｄ３＞Ｄ０である。これにより、コンタクト３２間の距離を確保し、コンタクト３２間の寄生容量を低減することができる。
本変形例に係る上記以外の構成、製造方法及び効果は、前述の第２の実施形態と同様である。
【００４５】
（第２の実施形態の第２の変形例）
次に、第２の実施形態の第２の変形例について説明する。
図１６は、本変形例に係る集積回路装置の周辺回路領域を示す平面図である。
【００４６】
図１６に示すように、本変形例に係る集積回路装置２ｂにおいては、コンタクト３２の上部３２ｂが下部３２ａに対して、Ｙ方向、すなわち、ソース領域３４からドレイン領域３５に向かう方向に対して直交した方向にずれている。この場合も、コンタクト３２の下部３２ｂの下端部を基準として中間部３２ｄが形成されるため、コンタクト３２間の最短距離Ｄ４は、絶縁部材４１間の最短距離Ｄ０よりも長くなる。すなわち、Ｄ４＞Ｄ０である。
【００４７】
本変形例に係る上記以外の構成、製造方法及び効果は、前述の第２の実施形態と同様である。なお、コンタクトホール４２ｂがコンタクトホール４２ａに対してずれる方向は、Ｘ方向及びＹ方向には限定されず、ＸＴ平面のいかなる方向であってもよい。
【００４８】
（第３の実施形態）
次に、第３の実施形態について説明する。
図１７は、本実施形態に係る集積回路装置を示す断面図である。
図１８は、本実施形態に係る集積回路装置の柱状部材を示す断面図である。
本実施形態に係る集積回路装置は、積層型の不揮発性半導体記憶装置である。
【００４９】
図１７に示すように、本実施形態に係る集積回路装置３は、前述の第１の実施形態に係る集積回路装置１（図１参照）と比較して、コンタクト３２の替わりにコンタクト５２が設けられており、柱状部材１７の替わりに柱状部材５７が設けられている点が異なっている。コンタクト５２には段差及び中間部は設けられておらず、上端部から下端部に向かって連続的に細くなっている。また、コンタクト５２の周辺には絶縁部材４１は設けられていない。
【００５０】
図１８に示すように、柱状部材５７においては、中心に例えばシリコン酸化物からなるコア部材６１が設けられており、その周囲にシリコン層６２、シリコン酸化層６３、シリコン窒化層６４、シリコン酸化層６５がこの順に設けられている。シリコン層６２は半導体部材であり、チャネル層として機能する。シリコン酸化層６３はトンネル絶縁膜として機能し、シリコン窒化層６４は電荷蓄積層として機能する。
【００５１】
コア部材６１においては、下から上に向かって、すなわち、シリコン基板１０から離れる方向に沿って、下部６１ａ、中間部６１ｄ及び上部６１ｂがこの順に一体的に配置されている。中間部６１ｄの直径は、下部６１ａの直径及び上部６１ｂの直径よりも大きい。シリコン層６２、シリコン酸化層６３、シリコン窒化層６４及びシリコン酸化層６５の厚さは略均一であるが、コア部材６１の形状を反映して湾曲している。このため、半導体部材としてのシリコン層６２のうち、コア部材６１の中間部６１ｄの周囲に配置された中間部６２ｄの上端の直径ｄ６は、コア部材６１の下部６１ａの周囲に配置された下部６２ａの上端の直径ｄ４よりも大きく、コア部材６１の上部６１ｂの周囲に配置された上部６２ｂの下端の直径ｄ５よりも大きい。すなわち、ｄ６＞ｄ４、ｄ６＞ｄ５である。
【００５２】
コア部材６１の下部６１ａ、並びに、その周囲に配置されたシリコン層６２、シリコン酸化層６３、シリコン窒化層６４及びシリコン酸化層６５により、柱状部材５７の下部５７ａが構成されている。コア部材６１の中間部６１ｄ、並びに、その周囲に配置されたシリコン層６２、シリコン酸化層６３、シリコン窒化層６４及びシリコン酸化層６５により、柱状部材５７の中間部５７ｄが構成されている。コア部材６１の上部６１ｂ、並びに、その周囲に配置されたシリコン層６２、シリコン酸化層６３、シリコン窒化層６４及びシリコン酸化層６５により、柱状部材５７の上部５７ｂが構成されている。中間部５７ｄは、シリコン酸化膜１２よりも厚いシリコン酸化膜１２ａ内に配置されており、電極膜１３には接していない。そして、柱状部材５７の中間部５７ｄの周囲には、例えばシリコン窒化物からなる絶縁部材５１が設けられている。絶縁部材５１の形状は中間部５７ｄを囲む環状である。中間部５７ｄ及び絶縁部材５１は、電極膜１３には接していない。
【００５３】
また、電極膜１３とシリコン酸化膜１２との間、電極膜１３とシリコン酸化膜１２ａとの間、電極膜１３とシリコン酸化層６５との間には、アルミニウム酸化層６６が設けられている。シリコン酸化層６５及びアルミニウム酸化層６６により、ブロック絶縁膜６７が形成されている。
【００５４】
集積回路装置３においては、シリコン層６２と電極膜１３との交差部分毎に、シリコン窒化層６３を介したメモリセルが形成される。メモリセルはＸ方向、Ｙ方向及びＺ方向に沿って三次元マトリクス状に配列される。
【００５５】
次に、本実施形態に係る集積回路装置の製造方法について、メモリ領域を中心に説明する。
図１９〜図２９は、本実施形態に係る集積回路装置の製造方法を示す断面図である。
【００５６】
先ず、図１９に示すように、シリコン基板１０（図１７参照）上に、シリコン酸化膜１２及びシリコン窒化膜７３を交互に積層して積層体１５ａを形成する。このとき、積層体１５ａの最上層は、シリコン酸化膜１２ｂとする。シリコン酸化膜１２ｂは他のシリコン酸化膜１２よりも厚くする。
【００５７】
次に、リソグラフィ法及びＲＩＥ法により、積層体１５ａに複数のメモリホール７２ａを形成する。次に、メモリホール７２ａの底部において、シリコン基板１０の上面にエピタキシャルシリコン層（図示せず）を成長させる。次に、全面にアモルファスシリコンを堆積させて、犠牲部材７４を形成する。犠牲部材７４は、メモリホール７２ａ内にも埋め込まれる。次に、例えばＲＩＥ法により、犠牲部材７４をエッチバックする。これにより、積層体１５ａの上面上から犠牲部材７４が除去されると共に、メモリホール７２ａの最上部、すなわち、シリコン酸化膜１２ｂの上部に囲まれた部分内から、犠牲部材７４が除去される。
【００５８】
次に、図２０に示すように、例えばウェットエッチングを施すことにより、シリコン酸化膜１２ｂをエッチングする。これにより、メモリホール７２ａの最上部、すなわち、犠牲部材７４によって埋め込まれていない部分がＸＹ平面に沿って拡がり、略円板状の凹部７５となる。Ｚ方向から見て、凹部７５の直径はメモリホール７２ａの直径よりも大きい。このエッチングにより、シリコン酸化膜１２ｂの上層部分もある程度エッチングされる。
【００５９】
次に、図２１に示すように、シリコン酸化膜１２ｂの材料とは異なる絶縁材料、例えばシリコン窒化物を堆積させて、シリコン酸化膜１２ｂ上に絶縁膜５１ａを形成する。絶縁膜５１ａは凹部７５内にも埋め込まれる。次に、ＣＭＰ等の平坦化処理を施すことにより、絶縁膜５１ａにおける凹部７５の外部に堆積された部分を除去する。これにより、絶縁膜５１ａは凹部７５内のみに残留する。
【００６０】
次に、図２２に示すように、シリコン酸化膜１２ｂ及び絶縁膜５１ａの上方に、シリコン酸化膜１２ｃを形成する。シリコン酸化膜１２ｂ及びシリコン酸化膜１２ｃにより、シリコン酸化膜１２ａが形成される。次に、シリコン窒化膜７３及びシリコン酸化膜１２を交互に形成する。これにより、積層体１５ａ上に積層体１５ｂが形成される。積層体１５ａ及び積層体１５ｂにより、積層体１５が形成される。
【００６１】
次に、図２３に示すように、リソグラフィ法及びＲＩＥ法により、積層体１５ｂにおけるメモリホール７２ａの直上域に、メモリホール７２ｂを形成する。メモリホール７２ｂは絶縁膜５１ａに到達させる。
【００６２】
次に、図２４に示すように、全面に薄くシリコン酸化物を堆積させて、メモリホール７２ｂの内面上に保護層７６を形成する。保護層７６は積層体１５の上面上にも形成される。なお、保護層７６はアモルファスシリコンにより形成してもよい。
【００６３】
次に、図２５に示すように、ＲＩＥ法により、保護層７６における積層体１５の上面上及びメモリホール７２ｂの底面上に形成された部分を除去する。これにより、メモリホール７２ｂの底面に犠牲膜５１ａが露出する。次に、ＲＩＥ法により、シリコン窒化物からなる絶縁膜５１ａをエッチングする。これにより、メモリホール７２ｂが絶縁膜５１ａを貫通し、犠牲部材７４に到達する。これにより、絶縁膜５１ａが環状の絶縁部材５１となる。このとき、シリコン窒化膜７３は、シリコン酸化物からなる保護層７６によって覆われているため、エッチングされない。
【００６４】
次に、図２６に示すように、例えば熱リン酸を用いたウェットエッチングにより、絶縁部材５１の内面をエッチングする。これにより、絶縁部材５１は凹部７５の外周部分に残留する。このとき、シリコン窒化膜７３は、保護層７６により覆われているため、エッチングされない。
【００６５】
次に、図２７に示すように、例えばウェットエッチングにより、保護層７６（図２６参照）を除去する。
次に、図２８に示すように、メモリホール７２ｂを介して、アモルファスシリコンからなる犠牲部材７４（図２７参照）をエッチングして除去する。これにより、メモリホール７２ｂとメモリホール７２ａが連通し、メモリホール７２となる。メモリホール７２の下端はエピタキシャルシリコン層（図示せず）に到達する。なお、保護層７６（図２６参照）をアモルファスシリコンにより形成した場合は、犠牲部材７４と保護層７６を同じエッチング処理で除去してもよい。
【００６６】
次に、図２９に示すように、メモリホール７２の内面上に、シリコン酸化層６５、シリコン窒化層６４、シリコン酸化層６３及びシリコン層を形成する。次に、メモリホール７２の底面から、シリコン層、シリコン酸化層６３、シリコン窒化層６４及びシリコン酸化層６５を除去して、エピタキシャルシリコン層（図示せず）を露出させる。次に、シリコン層を再び堆積させる。このシリコン層は元のシリコン層と一体化してシリコン層６２となる。シリコン層６２はエピタキシャルシリコン層（図示せず）に接触し、エピタキシャルシリコン層を介してシリコン基板１０（図１７参照）に接続される。次に、シリコン酸化物を堆積させて、コア部材６１を形成する。このようにして、メモリホール７２内に柱状部材５７が形成される。
【００６７】
次に、図１８に示すように、積層体１５に、ＸＺ平面に沿って拡がり積層体１５を分断するスリット（図示せず）を形成する。次に、スリットを介してエッチングを施して、シリコン窒化膜７３（図２９参照）を除去する。次に、シリコン窒化膜７３が除去されたあとのスペース７７の内面上に、アルミニウム酸化層６６を形成する。アルミニウム酸化層６６及びシリコン酸化層６５により、ブロック絶縁膜６７が形成される。次に、スペース７７内に、例えばタングステン等の金属材料を埋め込んで、電極膜１３を形成する。次に、通常の方法により、プラグ１８等の上部構造を形成する。このようにして、本実施形態に係る集積回路装置３が製造される。
【００６８】
次に、本実施形態の効果について説明する。
本実施形態においては、図１９に示す工程において、下段の積層体１５ａにメモリホール７２ａを形成した後、図２３に示す工程において、上段の積層体１５ｂにメモリホール７２ｂを形成している。このように、２回に分けて形成することにより、アスペクト比が高いメモリホール７２を精度よく形成することができる。これにより、集積回路装置３におけるメモリセルの集積度が向上する。
【００６９】
また、本実施形態においては、図２０及び図２１に示す工程において、メモリホール７２ａ上に絶縁膜５１ａを形成し、図２３に示す工程において、絶縁膜５１ａに到達するメモリホール７２ｂを形成している。このため、リソグラフィの誤差等により、上部のメモリホール７２ｂの中心軸が下部のメモリホール７２ａの中心軸に対してずれたとしても、メモリホール７２ｂの延伸は絶縁膜５１ａに到達して停止するため、下段の積層体１５ａ内に深く進入することがない。また、図２６に示す工程において、絶縁部材５１を内側からエッチバックすることにより、メモリホール７２ｂとメモリホール７２ａとの連結部分が太くなる。この結果、図２９に示す工程において、メモリホール７２内に柱状部材５７を安定的に形成することができる。このため、集積回路装置３は信頼性が高い。
【００７０】
更に、本実施形態においては、絶縁膜５１ａを絶縁材料によって形成することにより、メモリホール７２を形成した後に残留する絶縁部材５１も絶縁材料によって形成される。この結果、隣り合うシリコン層６２間の寄生容量は、中間部６２ｄ間の距離によって決定され、犠牲部材５１間の距離によっては決定されない。このため、シリコン層６２間の寄生容量を低減することができる。
【００７１】
（第３の実施形態の変形例）
次に、第３の実施形態の変形例について説明する。
図３０は、本変形例に係る集積回路装置の柱状部材を示す断面図である。
【００７２】
図３０に示すように、本変形例に係る集積回路装置３ａは、前述の第３の実施形態に係る集積回路装置３（図１８参照）と比較して、柱状部材５７の中間部５７ｄの周囲に絶縁部材５１（図１８参照）が設けられておらず、その替わりに、電極膜１３の延出部１３ａが設けられている点が異なっている。延出部１３ａは、積層体１５ｂの最下段の電極膜１３、すなわち、シリコン層６２の上部６２ｂの周囲に設けられた電極膜１３のうち、中間部６２ｄに最も近い電極膜１３から、中間部６２ｄの側面上に、下方に向けて延出している。延出部１３ａの形状は中間部５７ｄを囲む環状である。延出部１３ａはその上の電極膜１３と一体的に形成されており、その周囲にはアルミニウム酸化層６６が設けられている。また、装置３ａにおいては、シリコン酸化膜１２ａの替わりに、シリコン酸化膜１２ｂが設けられている。
【００７３】
次に、本変形例に係る集積回路装置の製造方法について説明する。
図３１及び図３２は、本変形例に係る集積回路装置の製造方法を示す断面図である。
先ず、図１９〜図２１に示す工程を実施する。
【００７４】
次に、図３１に示すように、シリコン酸化膜１２ｂ及び絶縁膜５１ａ上に、シリコン酸化膜１２ｃ（図２２参照）を形成することなく、シリコン窒化膜７３及びシリコン酸化膜１２を交互に形成する。これにより、上段の積層体１５ｂが形成される。このとき、シリコン窒化物からなる絶縁膜５１ａは、積層体１５ｂの最下段のシリコン窒化膜７３と接触する。
【００７５】
次に、図２３〜図２９に示す工程を実施する。
これにより、図３２に示す中間構造体が作製される。
【００７６】
次に、図３０に示すように、積層体１５にスリット（図示せず）を形成し、スリットを介してシリコン窒化膜７３を除去する。このとき、絶縁膜５１ａも除去されて、スペース７７に連通した凹部７８となる。
【００７７】
次に、スリットを介して、スペース７７及び凹部７８の内面上に、アルミニウム酸化層６６を形成する。次に、スリットを介して金属材料を堆積させる。これにより、凹部７８内に延出部１３ａが埋め込まれると共に、スペース７７内に電極膜１３が埋め込まれる。このようにして、本変形例に係る集積回路装置３ａが製造される。
【００７８】
本変形例においては、シリコン層６２の中間部６２ｄが電極膜１３の延出部１３ａによって囲まれているため、中間部６２ｄに対する電極膜１３の支配力が高い。これにより、中間部６２ｄのオン抵抗を低減することができる。
本変形例における上記以外の構成、製造方法及び効果は、前述の第３の実施形態と同様である。
【００７９】
（第４の実施形態）
次に、第４の実施形態について説明する。
図３３は、本実施形態に係る集積回路装置を示す断面図である。
【００８０】
図３３に示すように、本実施形態に係る集積回路装置４においては、周辺回路領域Ｒｃに二段構成のコンタクト３２が設けられており、メモリ領域Ｒｍに二段構成の柱状部材５７が設けられている。コンタクト３２の構成は、前述の第１の実施形態（図２、図３参照）において説明したとおりであり、柱状部材５７の構成は、前述の第３の実施形態（図１８参照）において説明したとおりである。コンタクト３２の中間部３２ｄと柱状部材５７の中間部５７ｄは、Ｚ方向において同じ位置にある。
【００８１】
次に、本実施形態に係る集積回路装置の製造方法について説明する。
図３４〜図３８は、本実施形態に係る集積回路装置の製造方法を示す断面図である。
なお、以下の説明は概略的なものである。各工程の詳細は、前述の第１及び第３の実施形態で説明したとおりである。
【００８２】
先ず、図３４に示すように、シリコン基板１０の上層部分にＳＴＩ１１を形成すると共に、トランジスタ３１を形成する。次に、シリコン酸化膜１２とシリコン窒化膜７３を交互に積層して、積層体１５ａを形成する。積層体１５ａの最上段は、厚いシリコン酸化膜１２ｂとする。次に、積層体１５ａの端部を階段状に加工し、シリコン窒化膜７３毎にテラス１９を形成する。次に、例えば、ｄ−ＴＥＯＳ（Tetra Ethyl Ortho Silicate：Si(OC2H5)4）を原料としたＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、積層体１５ａを埋め込むように層間絶縁膜２０ａを形成し、上面を例えばＣＭＰ法により平坦化する。
【００８３】
次に、図３５及び図１９に示すように、積層体１５ａにメモリホール７２ａを形成する。メモリホール７２ａは、シリコン基板１０に到達させる。次に、メモリホール７２ａの底部において、エピタキシャルシリコン層（図示せず）を成長させる。次に、図３５及び図４に示すように、層間絶縁膜２０ａにコンタクトホール４２ａを形成する。
【００８４】
次に、図３６、図１９、図４、図５に示すように、アモルファスシリコンを堆積させて、エッチバックすることにより、メモリホール７２ａ内の最上部を除く部分に犠牲部材７４を埋め込むと共に、コンタクトホール４２ａ内の最上部を除く部分に犠牲部材４４を埋め込む。
【００８５】
次に、図３６、図２０、図６に示すように、シリコン酸化膜１２ｂ及び層間絶縁膜２０ａをエッチングすることにより、メモリホール７２ａの最上部を拡張して凹部７５を形成すると共に、コンタクトホール４２ａの最上部を拡張して凹部４５を形成する。
【００８６】
次に、図３６、図２１、図７、図８に示すように、シリコン窒化物を堆積させてエッチバックすることにより、凹部７５内に絶縁膜５１ａを形成すると共に、凹部４５内に絶縁膜４１ａを形成する。
【００８７】
次に、図３７、図２２に示すように、積層体１５ａ上にシリコン酸化膜１２ｃを形成し、その後、シリコン窒化膜７３とシリコン酸化膜１２を交互に形成することにより、積層体１５ｂを形成する。次に、積層体１５ｂの端部を階段状に加工して、シリコン窒化膜７３毎にテラス１９を形成する。次に、例えばｄ−ＴＥＯＳを原料としたＣＶＤ法によってシリコン酸化物を堆積させ、上面を平坦化することにより、層間絶縁膜２０ｂを形成する。層間絶縁膜２０ｂは積層体１５ｂの階段部分を埋め込む。次に、図３７、図２３に示すように、積層体１５ｂにメモリホール７２ｂを形成する。メモリホール７２ｂはメモリホール７２ａの直上域に形成し、絶縁膜５１ａに到達させる。
【００８８】
次に、図３８、図２４〜図２７に示すように、絶縁膜５１ａを下方に向けてエッチングした後、外側に向けてエッチングして、環状の絶縁部材５１を形成する。次に、図３８、図２８に示すように、犠牲部材７４（図３７参照）を除去することにより、メモリホール７２ｂをメモリホール７２ａに連通させて、メモリホール７２を形成する。次に、図３８、図２９に示すように、メモリホール７２内に柱状部材５７を形成する。次に、シリコン酸化物を堆積させて、層間絶縁膜２０ｂを厚くする。
【００８９】
次に、図３８、図１０に示すように、層間絶縁膜２０ｂにコンタクトホール４２ｂを形成する。コンタクトホール４２ｂはコンタクトホール４２ａの直上域に形成し、絶縁膜４１ａを貫通して、犠牲部材４４に到達するようにする。絶縁膜４１ａがコンタクトホール４２ｂに貫通されることにより、環状の絶縁部材４１が形成される。次に、図３８、図１１に示すように、コンタクトホール４２ｂを介して犠牲部材４４（図３７参照）を除去する。これにより、コンタクトホール４２ｂがコンタクトホール４２ａに連通されて、コンタクトホール４２が形成される。
【００９０】
次に、図３３に示すように、層間絶縁膜２０における柱状部材５７の直上域にプラグ１８を形成するためのプラグホールを形成すると共に、テラス１９の直上域にコンタクト２１を形成するためのコンタクトホールを形成する。次に、全面にタングステン等の金属材料を堆積させることにより、プラグホール内にプラグ１８を形成し、テラス１９上のコンタクトホール内にコンタクト２１を形成し、コンタクトホール４２内にコンタクト３２を形成する。
【００９１】
次に、図３３、図１８に示すように、積層体１５にスリットを形成し、このスリットを介してシリコン窒化膜７３を除去してスペース７７を形成する。次に、スペース７７の内面上にアルミニウム酸化層６６を形成し、スペース７７内に電極膜１３を形成する。このようにして、本実施形態に係る集積回路装置４が製造される。
【００９２】
次に、本実施形態の効果について説明する。
本実施形態によれば、二段構成の柱状部材５７を形成するための工程の一部と、二段構成のコンタクト３２を形成するための工程の一部を、共通化することができる。このため、集積回路装置４は生産性が高い。
本実施形態における上記以外の構成、製造方法及び効果は、前述の第１及び第３の実施形態と同様である。
【００９３】
なお、本実施形態においては、前述の第１の実施形態と第３の実施形態を組み合わせる例を示したが、これには限定されず、例えば、第２の実施形態と第３の実施形態を組み合わせてもよい。この場合は、図３８、図１０に示す工程において、絶縁部材４１を内側からエッチングすればよい。また、第１の実施形態、第２の実施形態又はそのいずれかの変形例と、第３の実施形態又はその変形例を組み合わせてもよい。
【００９４】
また、絶縁部材４１及び５１の材料はシリコン窒化物には限定されず、層間絶縁膜２０との間でエッチング選択比がとれる絶縁材料であればよい、例えば、アルミニウム酸化物又はハフニウム酸化物等の金属酸化物を用いてもよい。
【００９５】
以上説明した実施形態によれば、寄生容量が小さい集積回路装置及びその製造方法を実現することができる。
【００９６】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【００９７】
１、２、２ａ、２ｂ、３、３ａ、４：集積回路装置、１０：シリコン基板、１０ａ：上面、１１：ＳＴＩ、１２、１２ａ、１２ｂ、１２ｃ：シリコン酸化膜、１３：電極膜、１３ａ：延出部、１５、１５ａ、１５ｂ：積層体、１７：柱状部材、１８：プラグ、１９：テラス、２０、２０ａ、２０ｂ：層間絶縁膜、２１：コンタクト、３０：ボディ領域、３１：トランジスタ、３２：コンタクト、３２ａ：下部、３２ｂ：上部、３２ｃ：段差、３２ｄ：中間部、３４：ソース領域、３５：ドレイン領域、３６：ゲート絶縁膜、３７：ゲート電極、３８：絶縁膜、３９：側壁、４０：シリコン窒化膜、４１：絶縁部材、４１ａ：絶縁膜、４２、４２ａ、４２ｂ：コンタクトホール、４２ｃ：段差、４４：犠牲部材、４５：凹部、５１：絶縁部材、５１ａ：絶縁膜、５７：柱状部材、５７ａ：下部、５７ｂ：上部、５７ｄ：中間部、６１：コア部材、６１ａ：下部、６１ｂ：上部、６１ｄ：中間部、６２：シリコン層、６２ａ：下部、６２ｂ：上部、６２ｄ：中間部、６３：シリコン酸化層、６４：シリコン窒化層、６５：シリコン酸化層、６６：アルミニウム酸化層、６７：ブロック絶縁膜、７２、７２ａ、７２ｂ：メモリホール、７３：シリコン窒化膜、７４：犠牲部材、７５：凹部、７６：保護層、７７：スペース、７８：凹部、ｄ１、ｄ２、ｄ３、ｄ４、ｄ５、ｄ６：直径、Ｄ０、Ｄ１、Ｄ２、Ｄ３、Ｄ４：最短距離、Ｒｃ：周辺回路領域、Ｒｍ：メモリ領域
【図１】
2018049968.tif 000003
【図２】
2018049968.tif 000004
【図３】
2018049968.tif 000005
【図４】
2018049968.tif 000006
【図５】
2018049968.tif 000007
【図６】
2018049968.tif 000008
【図７】
2018049968.tif 000009
【図８】
2018049968.tif 000010
【図９】
2018049968.tif 000011
【図１０】
2018049968.tif 000012
【図１１】
2018049968.tif 000013
【図１２】
2018049968.tif 000014
【図１３】
2018049968.tif 000015
【図１４】
2018049968.tif 000016
【図１５】
2018049968.tif 000017
【図１６】
2018049968.tif 000018
【図１７】
2018049968.tif 000019
【図１８】
2018049968.tif 000020
【図１９】
2018049968.tif 000021
【図２０】
2018049968.tif 000022
【図２１】
2018049968.tif 000023
【図２２】
2018049968.tif 000024
【図２３】
2018049968.tif 000025
【図２４】
2018049968.tif 000026
【図２５】
2018049968.tif 000027
【図２６】
2018049968.tif 000028
【図２７】
2018049968.tif 000029
【図２８】
2018049968.tif 000030
【図２９】
2018049968.tif 000031
【図３０】
2018049968.tif 000032
【図３１】
2018049968.tif 000033
【図３２】
2018049968.tif 000034
【図３３】
2018049968.tif 000035
【図３４】
2018049968.tif 000036
【図３５】
2018049968.tif 000037
【図３６】
2018049968.tif 000038
【図３７】
2018049968.tif 000039
【図３８】
2018049968.tif 000040