【事件の表示】
　平成１１年特許願第１１４３２６号「薄膜トランジスタの製造方法」拒絶査定に対する審判事件［平成１１年１２月１０日出願公開、特開平１１−３４０４７５］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．本願の経緯及び本願発明の要旨
　本願は、平成３年１０月２５日に出願した特願平３−２７９９４５号の一部を平成１１年４月２２日に新たな特許出願としたものであって、その請求項１に係る発明は、特許法第１７条の２の規定によって平成１２年３月２３日付けの手続補正書で補正された明細書及び図面からみて、その特許請求の範囲の請求項１に記載されたとおりのものと認められるところ、その請求項１に記載された発明（以下、本願発明という）は次のとおりである。
「半導体層と、該半導体層の上に絶縁膜を形成する工程と、
該絶縁膜の上に複数のゲート電極を形成する工程と、
該複数のゲート電極をマスクとして該半導体層に不純物イオンを低い濃度で注入し、該複数のゲート電極をマスクとした半導体層の非マスキング部分に複数の低不純物濃度領域を形成する工程と、
　該複数の低不純物濃度領域のうち、該複数のゲート電極間に形成された低不純物濃度領域と、該両端に形成された低不純物濃度領域のうちの電位が大きい方の低不純物濃度領域の該ゲート電極側の一部とを覆ってレジストをパターン形成する工程と、
　該レジストをマスクとして該半導体層中に不純物イオンを高い濃度で注入し、
該レジストをマスクとした半導体層の非マスキング部分に高不純物濃度領域を形成する工程と、を含む薄膜トランジスタの製造方法。」
２．引用刊行物記載の発明
　これに対して、原審の拒絶の理由に引用された、本願出願日前に頒布され
た刊行物である特開平１−２１８０７０号公報（以下、「引用例１」という）には、ＭＯＳトランジスタが、第１図、第２図、第４図と共に記載されている。
そして、引用例１の特許請求の範囲には、「半導体層に、ソース領域、ドレイン領域が形成され、前記ソース領域とドレイン領域の間の前記半導体層の上方に第１および第２の二つのゲートが形成され、前記第１および第２のゲートの間の前記半導体層の領域の不純物濃度が、前記ドレイン領域の不純物濃度よりも小さいことを特徴とするＭＯＳトランジスタ。」と記載され、第１頁右下欄第９行〜第２頁左上欄第１行には、「第４図は、従来のスイッチトランジスタの一例を表したものである。２１は石英基板、２２は多結晶トランジスタのソース、２３は多結晶トランジスタの第１のドレイン、２４は多結晶トランジスタの第２のドレイン、２５はシリコン酸化膜、２６は第１のゲート、２７は第２のゲートである。第４図に示すように従来は、２つのゲート２６，２７をもつ、デュアルゲート構造がよく用いられていた。この構造は、第１のドレイン２３は、フローティングとなっており、ソース２２は接地、第１，第２のゲート２６，２７には同電圧がかかり、第２のドレイン２４には電圧が印加されることを特徴としていた。」と記載され、第２頁左下欄第２〜２０行には、「次に、第２図に従い、本発明のＭＯＳトランジスタの製造方法について説明する。まず、石英基板１１に多結晶シリコン膜、あるいは固相シリコン膜１１’を０．２〜０．３μｍ形成した後、島状にパターニングする（第２図（ａ））。次に、ゲート酸化膜１５を１２００〜１３００Å程度ドライＯ２中酸化により形成し、ゲート電極となる多結晶シリコン膜１６，１７を第２図（ｂ）のように厚さ４０００Å程度形成する。次にＰ＋またはＡｓ＋などの第１のｎ型不純物１２’を全面に、・・・注入した後、・・・フォトレジスト１４’を全面に塗布して、第２図（ｃ）のようにパターニングし、全面にＰ＋またはＡｓ＋などの第２のｎ型不純物１３’を・・・注入・・・すると第１図の構造が実現される。」と記載され、第２頁右下欄第１３〜１６行には、「発明の効果
本発明は上記した構成により、きわめて簡単な方法で、リーク電流を抑制することができ、実用的にきわめて有効な方法である。」と記載されている。
　更に、第２図（ｂ）には、シリコン膜１１’の上面にシリコン酸化膜１５と第１及び第２のゲート１６，１７から成る積層体が２組形成され、シリコン酸化膜１５が第１及び第２のゲート１６，１７の下にのみ存在する様子が示されている。また、第２図（ｃ）には、上面にゲート酸化膜とゲート電極の積層体を２組有するシリコン膜の上に、該ゲート酸化膜とゲート電極の積層体の間と、各ゲート電極の一部の上方を覆ってフォトレジストを形成した後、第２のｎ型不純物を注入する様子が示されている。
　したがって、上記各記載から、引用例１には、「石英基板１１に多結晶シリコン膜１１’を形成する工程と、ゲート酸化膜１５をドライＯ２中酸化により形成する工程と、ゲート電極となる多結晶シリコン膜１６，１７を形成する工程と、Ｐ＋またはＡｓ＋などの第１のｎ型不純物１２’を全面に注入する工程と、フォトレジスト１４’を上面にゲート酸化膜１５とゲート電極１６，１７の積層体を２組有する前記多結晶シリコン膜１１’の上の全面に塗布した後、ゲート電極１６及びゲート電極１７の間と、ゲート電極１６，１７の一部を覆うように前記フォトレジストをパターニングする工程と、全面にＰ＋またはＡｓ＋などの第２のｎ型不純物１３’を注入する工程とにより、ゲート電極１６及びゲート電極１７の間の前記半導体層の領域（第１のドレイン領域）の不純物濃度を、ソース領域及び第２のドレイン領域の不純物濃度よりも小さくしたことを特徴とするＭＯＳトランジスタを製造する方法。」が記載されているものと認められる。
　同じく原審の拒絶の理由に引用された、本願出願日前に頒布された刊行物
である特開昭５８−１０５５７４号公報（以下、「引用例２」という）には、薄膜トランジスタが、第４図とともに記載されている。
そして、引用例２の特許請求の範囲には、「多結晶半導体薄膜を用い、ソース電極とドレイン電極とゲート電極を備えた薄膜トランジスタにおいて、前記ソース電極下のソース領域、または前記ドレイン電極下のドレイン領域に接して、前記ソース領域及び前記ドレイン領域と同じ導電型の低濃度領域からなるオフセットゲート領域を設けて成ることを特徴とする薄膜トランジスタ。」と記載され、第２頁左上欄第１６行〜右上欄第５行には、「以上の説明からわかるように、薄膜トランジスタは、液晶に印加する電圧のデータをスイッチングするために用いられ、このとき薄膜トランジスタに要求される特性は大きく次の２種類に分類される。（１）薄膜トランジスタをＯＮ状態にした時コンデンサを充電させるために充分な電流を流すことができること。（２）薄膜トランジスタをＯＦＦ状態にした時、極力、電流が流れないこと。」と記載され、第２頁右下欄第４〜１１行には、「したがって、ＯＦＦ電流を小さくおさえることが急務となっている。このことは、薄膜トランジスタをアクティブマトリックスパネル以外の用途に応用する場合にも全く同様のことが言える。例えば薄膜トランジスタを用いて、通常のロジック回路を構成する場合には、静止電流が増加し、またメモリ回路を構成する場合には、誤動作の原因となる。」と記載され、第３頁左下欄第１９行〜右下欄第１６行には、「第４図は本発明の実施例を示すものであり、ソース及びドレイン領域にオフセットゲート領域を設けた薄膜トランジスタを示している。１７は絶縁性透明基板、１８は多結晶半導体薄膜、１９は多結晶半導体薄膜１８中に形成したソース領域、２０は同じくドレイン領域、２１はゲート膜、２２はゲート電極、２３は層間絶縁膜、２４はソース電極、２５はドレイン電極、２６は多結晶半導体薄膜１８中に形成され、ソース領域１９及びドレイン領域２０と同じ導電型の低濃度領域からなるオフセットゲート領域である。このようにオフセットゲート領域を設けると、ゲート電圧を負にバイアスして多結晶半導体薄膜の表面にＰ型層が形成されても、Ｎ型領域であるオフセットゲート領域の不純物濃度が低いため、ＰＮ接合のエネルギー障壁の幅は広くなる。このため、ＰＮ接合部に加えられる電界強度が弱められ、ＯＦＦ電流はほとんど増加しない。」と記載され、第４頁左下欄第５行〜第８行には、「本発明の説明に際して、オフセットゲート領域は、ソース領域側及びドレイン領域側の双方に設けた場合について述べたが、場合によっては片側だけに設けてもよい。」と記載され、第４頁左下欄第１７行〜右下欄第１行には、「以上述べたように、本発明は多結晶半導体薄膜を用いた薄膜トランジスタにおいて、ＯＮ電流をほとんど低下させることなく、ＯＦＦ電流を大幅に減少せしめるという優れた効果を有するものである。」と記載されている。
　更に、第４図には、ソース電極下のソース領域、及びドレイン電極下のドレイン領域に接して、前記ソース領域及び前記ドレイン領域と同じ導電型の低濃度領域からなるオフセットゲート領域を設けた薄膜トランジスタが記載されている。
　同じく原審の拒絶の理由に引用された、本願出願日前に頒布された刊行物
である特開昭６３−２０４７６９号公報（以下、「引用例３」という）には、薄膜トランジスタが、第１図とともに記載されている。
そして、引用例３の第２頁左上欄第３行〜１６行には、
「[発明が解決しようとする課題］
　しかし、かかる構造を有する多結晶シリコン薄膜トランジスタでは、オフになった時、すなわちｎチャネルトランジスタにおいて負のゲート電圧が印加され、ｐチャネルトランジスタにおいて正のゲート電圧が印加されたとき、印加されたゲート電圧、ドレイン電圧による電界がドレイン接合部１０に集中する。このように電界が強くなると、ドレイン接合付近の結晶粒界中のトラップを介してキャリアが移動して、ゲート電圧、ドレイン電圧に依存して大きなリーク電流が流れる（・・・）。したがって、オフ電流が大きくなり、かつ電流のオン／オフ比が小さくなるという問題があった。」と記載され、第２頁右上欄第１行〜左下欄第３行には、
「［問題を解決するための手段］
本発明に係る薄膜トランジスタは、基板上に形成された多結晶シリコン膜と、該多結晶シリコン膜中に不純物を導入することにより形成されたソース電極およびドレイン電極と、前記多結晶シリコン膜に積層されたゲート絶縁膜を介して設けられたゲート電極とを具備した薄膜トランジスタにおいて、前記ゲート電極の直下の多結晶シリコン膜と少なくとも前記ソース電極あるいはドレイン電極の一方との間に、前記ソース電極、ドレイン電極よりも不純物濃度が低い領域を有することを特徴とするものである。
［作用］
本発明においては、ゲート電極の直下の多結晶シリコン膜と少なくともソース電極あるいはドレイン電極の一方との間に、該ソース電極、ドレイン電極よりも不純物濃度が低い領域を設けることにより、ゲート電圧やドレイン電圧による電界が前記不純物濃度の低い領域内で分散される。これによって、ドレイン接合部の電界強度が弱まり、ドレイン接合付近の結晶粒界中のトラップを介して移動するキャリアが少なくなり、リーク電流を減少させることができる。」と記載され、第２頁右下欄第６行〜第３頁第１３行には、
「次に、かかる構造を有する多結晶シリコン薄膜トランジスタの製造方法について述べる。・・・・次に、このゲート絶縁膜３上にゲート電極４を選択的に形成する。次いで、このゲート電極４をマスクとして低濃度にリンをイオン注入して不純物濃度の低い領域５を多結晶シリコン膜２中に形成したうえ、ゲート電極４より大きいレジストマスクをそのゲート電極上に形成し、先に注入した不純物イオン濃度よりも高濃度にイオン注入して、ソース電極６およびドレイン電極７を形成する。・・・第１図に示す構造の多結晶シリコン薄膜トランジスタを作成することができる。」と記載され、第３頁右下欄第４行〜１２行には、
「［発明の効果］
以上説明したように本発明によれば、ゲート電極直下の多結晶シリコン膜と少なくともソース電極あるいはドレイン電極との間に該ソース電極、ドレイン電極よりも不純物濃度の低い領域を設けるという簡単な構造によって、多結晶シリコン薄膜トランジスタのオフ電流を低減でき、かつ十分なオン／オフ比を有する多結晶シリコン薄膜トランジスタが製造できる。」と記載されている。
３．対比
　本願発明と引用例１に記載された発明とを対比すると、引用例１に記載された発明の「多結晶シリコン膜１１’」、「ゲート酸化膜１５」、「ゲート電極となる多結晶シリコン膜１６，１７」、「フォトレジスト１４」は、本願発明の「半導体層」、「絶縁膜」、「複数のゲート電極」、「レジスト」、にそれぞれに相当する。
　そして、引用例１の「第１のｎ型不純物１２’を注入する工程」は、不純物１２’を１０１３〜１０１４／cm３程度注入しており、「第２のｎ型不純物１３’を注入する工程」は、不純物１３’を１０１５〜５×１０１５／cm３で程度注入していることから、相対的に第２の不純物注入工程の方が、不純物濃度が高いので、それぞれは、
本願発明の「不純物イオンを低い濃度で導入し」、「不純物イオンを高い濃度で導入し」に相当する。
　更に、引用例１の「ＭＯＳトランジスタ」は、石英基板１１上に多結晶シリコン膜、あるいは固相シリコン膜１１’を０．２〜０．３μｍ形成して作ったものであるから、これは、本願発明の「薄膜トランジスタ」に相当する。
したがって、本願発明と引用例１に記載された発明は、
「半導体層を形成する工程と、該半導体層上に絶縁膜を形成する工程と、該絶縁膜の上に複数のゲート電極を形成する工程と、該複数のゲート電極をマスクとして該半導体層に不純物イオンを低い濃度で注入し、該複数のゲート電極をマスクとした半導体層の非マスキング部分に複数の低不純物濃度領域を形成する工程と、レジストをパターン形成する工程と、該レジストをマスクとして該半導体層中に不純物イオンを高い濃度で注入し、該レジストをマスクとした半導体層の非マスキング部分に高不純物濃度領域を形成する工程と、を含む薄膜トランジスタの製造方法。」である点で一致し、以下の各点において相違する。
（相違点１）
　本願発明は、「該絶縁膜の上に複数のゲート電極を形成する工程」を有する。そして、ここでいう「該絶縁膜」とは、前工程の「該半導体層を覆った状態で該基板上に絶縁膜を形成する工程」によって形成された絶縁膜を指す。
　したがって、本願発明は、半導体層を覆った状態の絶縁膜の上に複数のゲート電極を形成する工程を有する点に特徴を有する。
一方、引用例１の第２図（ｂ）、（ｃ）では、絶縁膜は第１及び第２のゲートの下にのみ存在しており、それ以外の場所では絶縁膜は半導体層を覆っていない。
　したがって、本願発明は、ゲート形成時に半導体層全体が絶縁膜で覆われているのに対して、引用例１に記載された発明は、ゲート形成時に半導体層はゲートの下でのみ絶縁膜で覆われている点において相違する。
（相違点２）
　本願発明では「該複数の低不純物濃度領域のうち、該複数のゲート電極間に形成された低不純物濃度領域と、該両端に形成された低不純物濃度領域のうちの電位が大きい方の低不純物濃度領域の該ゲート電極側の一部とを覆ってレジストをパターン形成する」のに対して、引用例１に記載された発明では「ゲート電極１６及びゲート電極１７の間と、ゲート電極１６，１７の一部を覆うように前記フォトレジストをパターニングする」点において相違する。
４．当審の判断
　上記各相違点について検討する。
（相違点１について）
　引用例１には「まず、石英基板１１に多結晶シリコン膜、あるいは固相シリコン膜１１’を０．２〜０．３μｍ形成した後、島状にパターニングする（第２図（ａ））。次に、ゲート酸化膜１５を１２００〜１３００Å程度ドライＯ２中酸化により形成し、ゲート電極となる多結晶シリコン膜１６，１７を第２図（ｂ）のように厚さ４０００Å程度形成する。」とある。そして、島状にパターニングされた多結晶シリコン膜をドライＯ２中酸化すると、絶縁膜は半導体層を覆った状態で基板上に形成されることは明らかである。してみれば、引用例１に記載された発明は、本願発明と同様に「半導体層を覆った状態で該基板上に絶縁膜を形成する工程」を有しており、該工程により半導体層全体を絶縁膜で覆った後に、ゲートの下とならない部分の絶縁膜を除去したものであるということができる。
　しかしながら、薄膜トランジスタの製造方法において、ゲートに覆われていない部分の絶縁膜を除去することなく、絶縁膜上にゲート電極を形成するようにした製造方法は周知である。
　したがって、引用例１に記載された発明において、ゲート形成時に半導体層全体が絶縁膜で覆われているようにすることは当業者が適宜なし得たことであると認められる。また、そのような製造方法を採用したことによる効果も当業者が予測する範囲内のものにすぎない。
（相違点２について）
　引用例２には、薄膜トランジスタをＯＮ状態にした時に充分な電流を流すことができ、且つ、薄膜トランジスタをＯＦＦ状態にした時、極力、電流が流れないことが、薄膜トランジスタの特性として要求されていること。及び、多結晶半導体薄膜を用いた薄膜トランジスタにおいて、ソース電極下のソース領域、及びドレイン電極下のドレイン領域に接して、前記ソース領域及び前記ドレイン領域と同じ導電型の低濃度領域からなるオフセットゲート領域を設けると、オフセットゲート領域の不純物濃度が低いため、ｐｎ接合部に加えられる電界強度が弱められるので、ＯＮ電流をほとんど低下させることなく、ＯＦＦ電流を大幅に減少せしめることができることが記載されている。
　また、引用例２には、オフセット領域を片側だけに設けてもよいことが、引用例３には、少なくともソース電極あるいはドレイン電極の一方との間に、前記ソース電極、ドレイン電極よりも不純物濃度が低い領域を有するものが記載されている。更に、リーク電流の原因が、ゲート電圧、ドレイン電圧による電界がドレイン接合部に集中することである旨記載されている。すなわち、電界が強くなるためリーク電流の原因となる電位が大きいドレイン電極側の接合部に低不純物濃度のオフセット領域を設けることが記載されている。
　そして、引用例１に記載された多結晶シリコン膜を用いた薄膜トランジスタにおいても、該薄膜トランジスタをＯＦＦ状態にした時には、極力、電流が流れないことが望ましいことは明らかである。
　したがって、引用例１に記載された発明に、引用例２及び引用例３に記載された発明を適用して、不純物濃度が高いソース領域及び第２のドレイン領域に接して、前記ソース領域及び前記第２のドレイン領域と同じ導電型の低濃度領域からなるオフセットゲート領域を電位が大きい側に設けるようにすることで、ＯＮ電流をほとんど低下させることなく、ＯＦＦ電流を大幅に減少せしめるようにすることは、当業者であれば格別の創意工夫をすることなくなし得たことであると認められる。
　そして、イオン注入により低濃度不純物層を形成した後、ゲート電極が形成された絶縁膜の上に、両端に形成された低濃度不純物層のうちの電界が強くなる電位が大きい方の低濃度不純物領域の該ゲート電極側の一部とを覆ってレジストパターンを形成し、その後にイオン注入して、高濃度不純物層を形成することにより、オフセットゲート領域を設ける方法は、引用例２、３にも記載されているように、半導体装置の製造という技術分野において慣用されている。
　してみれば、引用例１に記載された発明において、ソース領域及び第２のドレイン領域にオフセット領域を設けるために、高濃度不純物領域をイオン注入により形成する際にマスクとなるフォトレジストを、ゲート電極１６及びゲート電極１７の間と、ゲート電極１６，１７の一部のみではなく、両端に位置する低濃度不純物層のうちの電位が大きい方の低不純物濃度領域の該ゲート電極側の一部を覆うようにパターン形成することは、当業者が適宜なし得たことであると認められる。
５．むすび
　以上のとおりであるから、本願の請求項１に係る発明は、上記引用例１乃至引用例３に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。