【事件の表示】
　特願２００７−５３４８５０「ゲート・スタック」拒絶査定不服審判事件〔平成１８年　４月１３日国際公開、ＷＯ２００６／０３９６３２、平成２０年　５月　８日国内公表、特表２００８−５１５２４０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、２００５年９月３０日（パリ条約による優先権主張外国庁受理２００４年１０月１日、アメリカ合衆国）を国際出願日とする出願であって、平成２０年７月１０日に手続補正書が提出され、平成２４年１月６日付けの拒絶理由通知に対して、同年３月２７日に意見書及び手続補正書が提出され、同年５月８日付けの最後の拒絶理由通知に対して、同年７月３０日に意見書が提出され、同年９月１２日付けの最後の拒絶理由通知に対して、同年１１月３０日に意見書が提出されたが、平成２５年１月１６日付けで拒絶査定がなされ、これに対して、同年５月１３日に拒絶査定を不服とする審判請求がなされるとともに手続補正書が提出され、同年７月２４日付けの審尋に対して、同年１０月２６日に回答書が提出されたものである。
　
　
第２．補正却下の決定
［補正却下の決定の結論］
　平成２５年５月１３日に提出された手続補正書によりなされた手続補正（以下「本件補正」という。）を却下する。
　
［理由］
１．本件補正の内容
　本件補正は、特許請求の範囲を補正するものであり、その内容は以下のとおりである。
　
〈補正事項１〉
　本件補正前の請求項１の「１つのタイプのドーパントでドープされた第２のゲート・ポリシリコン領域」との記載を、本件補正後の請求項１にあっては、「ｎ型ドーパントでドープされた第２のゲート・ポリシリコン領域」と補正する。
　
〈補正事項２〉
　本件補正前の請求項１の「前記第２のゲート・ポリシリコン領域に物理的に直接接触し、」との記載を、本件補正後の請求項１にあっては、「前記第２のゲート・ポリシリコン領域に物理的に直接接触し、かつ前記半導体領域の上面に対して垂直に連続した外壁を有し、」と補正する。
　
〈補正事項３〉
　本件補正前の請求項２を削除する。
　これに伴い、本件補正前の請求項３及び同請求項４を、本件補正後の請求項２及び同請求項３に繰り上げるとともに、各請求項が引用する請求項の項数を補正する。
　
〈補正事項４〉
　本件補正前の請求項４の「前記スペーサ熱酸化物層は」との記載を、「前記スペーサ熱酸化物層及び前記ゲート誘電体領域は」と補正して、本件補正後の請求項３とする。
　
〈補正事項５〉
　本件補正前の請求項５を削除する。
　
２．新規事項の有無
（１）補正事項１について
　補正事項１は、本願の願書に最初に添付した明細書の段落【００１２】の「図４は、本発明の実施形態に係る……ゲート・ポリシリコン領域１３２がｎ型ドーパントでドープされていると仮定する。ｎ型ドープされたポリシリコンの熱酸化は非ドープ・ポリシリコンの熱酸化より速い」という記載に基づいていると認められる。
　したがって、補正事項１の補正は、本願の願書に最初に添付した明細書、特許請求の範囲または図面（以下「当初明細書等」という。また、本願の願書に最初に添付した明細書を「当初明細書」という。）のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものではない。
　
（２）補正事項２について
　　ア．補正事項２により、本件補正後の請求項１には、「前記スペーサ熱酸化物層」は「前記半導体領域の上面に対して垂直に連続した外壁を有」するとの事項が追加された。
　
　　イ．この補正について、審判請求書には、「この補正は、明細書の段落００１２に記載の「スペーサ酸化物層１５０」が図４において基板１１０の上面に対して垂直に連続した外壁を有することの記載（構造）を根拠とし」ている旨の記載がある。
　また、回答書には、「審判請求時の請求項１の「前記スペーサ熱酸化物層は、前記ゲート誘導体領域、前記第１のゲート・ポリシリコン領域及び前記第２のゲート・ポリシリコン領域に物理的に直接接触し、かつ前記半導体領域の上面に対して垂直な側壁を有し、」の補正（下線部）は、審判請求書においても記載しましたように、明細書の段落００１２に記載の「スペーサ酸化物層１５０」が図４において基板１１０の上面に対して垂直に連続した外壁を有することの記載（構造）を根拠としています。
　この図４は、本出願時から開示されているものであって、かつ他の図１〜３、５、６と同様に、本発明の実施形態に係る、一連の製造ステップの各々が行われた後の半導体構造体の断面図を示すものであります（明細書の段落００２２の図面の簡単な説明の欄）。
　したがって、図４における「スペーサ熱酸化物層（１５０）が半導体領域の上面に対して垂直な側壁を有する」ことは、本発明の実施形態における製造後の構造（形状）であることは明らかであって、単に明細書に「外壁が垂直である」ことの明示がないことをもって、出願時においてかかる垂直な外壁に関する開示が無いとすることは、出願時の明細書のみならず図面を含む開示内容に基づき補正をすべきとする、法第１７条の２第３項の規定の内容（趣旨）に反する判断でありかつ出願人にとって余りにも酷な判断であり、出願人としては受け入れることができない内容であります。」と記載されている。
　
　　ウ．そこで、検討すると、当初明細書には、段落【００１２】に「図４は、本発明の実施形態に係る、図３のゲート・スタック１３２、１３４、１２２及び基板１１０の露出面にスペーサ酸化物層１５０が形成された後の半導体構造体１００の断面図を示す。より具体的には、１つの実施形態において、図３の半導体構造体１００は、酸素（及び／又は、酸素運搬物質）の存在下で第２の熱酸化ステップに晒される。結果として、酸素はシリコンと反応し、スペーサ酸化物層１５０を構成する二酸化シリコンＳｉＯ２を形成する。ゲート・ポリシリコン領域１３２がｎ型ドーパントでドープされていると仮定する。ｎ型ドープされたポリシリコンの熱酸化は非ドープ・ポリシリコンの熱酸化より速いため、スペーサ酸化物層１５０は、非ドープ・ゲート・ポリシリコン領域１３４と比べて、高濃度ドープされたゲート・ポリシリコン領域１３２においてより厚くなり、このことは、厚さ１６２が厚さ１６４より大きいことを意味する（図４）。結果として、高濃度ドープされたゲート・ポリシリコン領域１３２の幅１６６（すなわち、１３７の方向）は、非ドープ・ゲート・ポリシリコン領域１３４の幅１６８より狭い。」と記載されている。
　すなわち、前記段落【００１２】には、「ｎ型ドープされたポリシリコンの熱酸化は非ドープ・ポリシリコンの熱酸化より速いため」、「図３の半導体構造体１００」が「熱酸化ステップに晒される」と、形成される「スペーサ酸化物層１５０」は、「非ドープ・ゲート・ポリシリコン領域１３４と比べて」「ｎ型ドーパント」で「高濃度ドープされたゲート・ポリシリコン領域１３２においてより厚くなり」、「結果として、高濃度ドープされたゲート・ポリシリコン領域１３２の幅１６６（すなわち、１３７の方向）は、非ドープ・ゲート・ポリシリコン領域１３４の幅１６８より狭い。」という、「図４」に示される「断面図」を有する「半導体構造体１００」が得られることが記載されているだけである。
　
　　エ．ここで、当初明細書に添付された図４には、前記回答書の主張のとおりの「基板１１０の上面に対して垂直に連続した外壁を有する」という「スペーサ酸化物層１５０」が図示されている。
　しかしながら、前記段落【００１２】にも、当初明細書の他の記載を参照しても、「スペーサ酸化物層１５０」の「外壁」が「基板１１０の上面に対して垂直」である、あるいは、前記「外壁」を「基板１１０の上面に対して垂直」にするという、明示の記載は存在しない。
　
　　オ．さて、熱酸化により、シリコン層のシリコンを酸素と反応させて酸化させると、シリコン層の表面が酸素と結合した分だけ体積膨張する形態で酸化物層が形成されることは、技術常識である。
　そして、平坦なシリコン層を熱酸化すると酸化量が多い領域ほど表面が突出することは、ＬＯＣＯＳ（local oxidation of silicon）技術による熱酸化膜形成工程において見られるように、当業者には周知の事項である。
　
　　カ．当初明細書においては、「フォトレジスト・マスクによって覆われていないゲート・ポリシリコン層１３０の部分が、第１の化学エッチング・ステップにおいて化学エッチングによって除去される。」（段落【００１０】）ことにより平坦な側面を形成している、ｎ型に「高濃度ドープされたゲート・ポリシリコン領域１３２」と「非ドープ・ゲート・ポリシリコン領域１３４」とを、前記ウで指摘したように「熱酸化ステップに晒」すことにより「スペーサ酸化物層１５０」を形成している。
　したがって、前記ウで指摘したように「ｎ型ドープされたポリシリコンの熱酸化は非ドープ・ポリシリコンの熱酸化より速い」から、「熱酸化」がより「速い」前記ｎ型に「高濃度ドープされたゲート・ポリシリコン領域１３２」の方が、「熱酸化」がより遅い前記「非ドープ・ゲート・ポリシリコン領域１３４」よりも酸化される量が多くなり、上記周知の事項を勘案すると、「スペーサ酸化物層１５０」は、前記ｎ型に「高濃度ドープされたゲート・ポリシリコン領域１３２」の側面に形成される前記「スペーサ酸化物層１５０」の方が、前記「非ドープ・ゲート・ポリシリコン領域１３４」の側面に形成される前記「スペーサ酸化物層１５０」よりも突出した形状に形成されると認められる。
　以上から、当初明細書に記載された「スペーサ酸化物層１５０」の形成方法では、当該「スペーサ酸化物層１５０」の「外壁」は「基板１１０の上面に対して垂直」にならないといえる。
　
　　キ．そして、当初明細書には、たとえば、「スペーサ酸化物層１５０」が「第２の熱酸化ステップ」により体積膨張しても、当該「スペーサ酸化物層１５０」の「外壁」を「基板１１０の上面に対して垂直」にさせることはもちろん、「高濃度ドープされたゲート・ポリシリコン領域１３２」や「非ドープ・ゲート・ポリシリコン領域１３４」が「熱酸化」により薄くなる分だけ厚くなる「スペーサ酸化物層１５０」を形成して、当該「スペーサ酸化物層１５０」の「外壁」を「基板１１０の上面に対して垂直」にさせることも、当初明細書に記載された形成方法によれば「基板１１０の上面に対して垂直に連続した外壁を有する」という「スペーサ酸化物層１５０」を形成できることも、記載も示唆もされていない。
　
　　ク．さらに、当初明細書には、段落【００１７】に「図６は、本発明の実施形態に係る、図５のゲート・スタック１３２、１３４、１２２上方の拡散バリア層１７０及びスペーサ酸化物層１８０の上部が除去された後の半導体構造体１００の断面図を示す。より具体的には、１つの実施形態において、ゲート・スタック１３２、１３４、１２２（図５）上方の拡散バリア層１７０及びスペーサ酸化物層１８０の上部は、具体的にはＣＭＰ（化学機械研磨）ステップによって除去することができる。拡散バリア層１７０の残りが拡散バリア領域１７０ａ及び１７０ｂであり、スペーサ酸化物層１８０の残りが、スペーサ酸化物領域１８０ａ及び１８０ｂである。」と、段落【００１９】には「したがって、結果として得られるゲート・ポリシリコン領域１３２及び１３４は、それぞれ、等しい幅１８６及び１８８を有する（図５）。結果として、図５の領域１３２は、図４の場合と比べて、次の製造ステップ（例えば、化学機械研磨ステップ）の際に破損しにくい。」と記載されている。
　すなわち、本件補正後の請求項１に記載された構成とは異なり、「拡散バリア層１７０」を有する構成ではあるが、製造した「ゲート・スタック」の「上方」を「ＣＭＰ（化学機械研磨）」加工して、前記「ゲート・スタック」の「上方」を「前記半導体領域の上面に対して」略水平にすることは、記載されている。
　しかしながら、「ゲート・スタック」の構造を一旦形成した後に、前記「ゲート・スタック」の側面を加工して、「前記半導体領域の上面に対して垂直に連続した外壁を有」する「スペーサ熱酸化物層」を形成することは、当初明細書には何ら記載されていない。
　
　　ケ．したがって、当初明細書に添付された図４が、「基板１１０の上面に対して垂直に連続した外壁を有する」「スペーサ酸化物層１５０」を図示しているからといって、それは、当初明細書に記載された技術思想の理解を助ける模式図に過ぎないものであって、同図が、「前記スペーサ熱酸化物層」は「前記半導体領域の上面に対して垂直」な「外壁を有」する、あるいは、「前記スペーサ熱酸化物層」の「外壁」を「前記半導体領域の上面に対して垂直」にする、という技術思想を開示していたとは認められない。
　
　　コ．以上のとおりであるから、補正事項２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものである。
　
（３）補正事項３及び５について
　補正事項３及び５の補正が、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものではないことは明らかである。
　
（４）補正事項４について
　補正事項４は、本願の願書に最初に添付した明細書の段落【０００８】の「ゲート誘電体層１２０は、第１の熱酸化ステップにおいてＳｉ基板１１０の上面を熱酸化することによって形成することができる。結果として、得られるゲート誘電体層１２０は、二酸化シリコン（ＳｉＯ２）を含む。」という記載に基づいていると認められる。
　したがって、補正事項４の補正は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものではない。
　
（５）新規事項の有無の検討のまとめ
　前記（２）の検討により、本件補正は、本願の願書に最初に添付した明細書、特許請求の範囲または図面のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものであるから、本願の願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてなされたものではない。
　したがって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定に違反する。
　
３．小括
　以上のとおりであるから、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
　
第３．本願発明について
１．本願発明
　以上のとおり、本件補正（平成２５年５月１３日に提出された手続補正書による手続補正）は却下されたので、本願の請求項１〜５に係る発明は、平成２４年３月２７日に提出された手続補正書によって補正された明細書、特許請求の範囲又は図面の記載からみて、その特許請求の範囲の請求項１〜５に記載されたとおりのものであり、そのうち、請求項１に係る発明は、次のとおりである。
　
「半導体領域と、
　前記半導体領域の上のゲート・スタックであって、
　　前記半導体領域の上のゲート誘導体領域と、
　　前記ゲート誘導体領域の上の非ドープの第１のゲート・ポリシリコン領域と、
　　前記第１のゲート・ポリシリコン領域の上の、１つのタイプのドーパントでドープされた第２のゲート・ポリシリコン領域と、を含むゲート・スタックと、
　前記ゲート・スタックの側壁の上のスペーサ熱酸化物層と、を備え、
　前記スペーサ熱酸化物層は、前記ゲート誘導体領域、前記第１のゲート・ポリシリコン領域及び前記第２のゲート・ポリシリコン領域に物理的に直接接触し、
　前記第１のゲート・ポリシリコン領域に接する前記スペーサ熱酸化物層の第１の領域の前記半導体領域の上面に平行な方向での第１の厚さは、前記第２のゲート・ポリシリコン領域に接する前記スペーサ熱酸化物層の第２の領域の前記平行な方向での第２の厚さよりも小さい、
　半導体構造体。」
　
　なお、本願の特許請求の範囲の請求項１には、「前記第１のゲート・ポリシリコン領域に接する前記スペーサ熱酸化物領域の第１の領域の前記半導体領域の上面に平行な方向での第１の厚さは、前記第２のゲート・ポリシリコン領域に接する前記スペーサ熱酸化物領域の第２の領域の前記平行な方向での第２の厚さよりも小さい」と記載されている。
　しかしながら、前記請求項１には、上記記載の前に、「スペーサ熱酸化物層」という記載は存在するが、「スペーサ熱酸化物領域」という記載は存在しない。
　したがって、前記請求項１の２つの「前記スペーサ熱酸化物領域」との記載は、いずれも、「前記スペーサ熱酸化物層」の誤記であることは、明らかであるから、本願の請求項１に係る発明（以下「本願発明」という。）を以上のように認定した。
　
２．引用例の記載と引用発明
（１）引用例１の記載
　原査定の根拠となった平成２４年９月１２日付けの最後の拒絶理由通知において「引用文献２」として引用され、本願の優先権主張の日前に日本国内で頒布された刊行物である、特開昭６１−１９０９８１号公報（以下「引用例１」という。）には、「半導体装置」（発明の名称）に関して、図面とともに、次の記載がある（下線は、参考のため、当審において付したもの。以下、他の刊行物についても同様である。）。
　
　　ア．従来技術
ａ．「従来、例えばＮ型ＭＯＳトランジスタは、Ｐ型シリコン基板内にソース用とドレイン用の一対のＮ型拡散層を形成し、このＮ型拡散層間におけるＰ型シリコン基板上にゲート酸化膜を形成し、このゲート酸化膜上にポリ・シリコン（Ｐｏｌｙ−Ｓｉ）よりなるゲート部を形成する」（第１頁下右欄第１〜６行）
　
　　イ．従来技術の問題点
ｂ．「上記のようなＮ型ＭＯＳトランジスタにおいては、ゲート部の低抵抗化を図るために、リンを含んだポリ・シリコンを用いることが行われているが、リンを含んだポリ・シリコンによりゲート部を形成すると、ポリ・シリコン膜の成形後の熱処理工程により、ポリ・シリコンに含まれているリンがゲート酸化膜中に拡散し、トランジスタのスレッシュホールド電圧が変動して不安定となるばかりか、チャンネルがショートする等の不都合がある。
また、リンを含んだポリ・シリコンはリンを含まないポリ・シリコンに比べて、酸化速度が大きい
　
　　ウ．発明の目的
ｃ．「この発明は上記のような事情を背景になされたもので、その目的とするところは、スレッシュホールド電圧の安定化を図り、チャンネルのショートを防ぐと共に、ポリ・シリコンの低抵抗化、およびその配線の凹凸の減少をも図ることができる半導体装置を提供することにある。」（第２頁上左欄第１４〜２０行）
　
　　エ．実施例
ｄ．「以下、図面を参照して、この発明の一実施例を説明する。
　図は
Ｎ型ＭＯＳトランジスタの断面構造を示す
１はＰ型シリコン基板であり
Ｐ型シリコン基板１の上面には酸化シリコンからなるゲート酸化膜４が形成されており
このゲート酸化膜４にはポリ・シリコンからなるゲート部５が形成されている。このゲート部５は３層構造になっており、中間層５ａはリンを含むポリ・シリコンからなり、上下層５ｂ、５ｃはリンを含まないポリ・シリコンからなっている
　
ｅ．「しかるに、上記のように構成されたトランジスタは、ゲート部５の成形時に、中間層５ａ中のリンが下層５ｃによりゲート酸化膜４内に侵入するのを防ぐことができるので、スレッシュホールド電圧の変動、およびチャンネル９のショートを防ぐことができる。そのため、ゲート部５に所定の電圧を印加したときに、一対のＮ型拡散層２、３間に所定のチャンネル９を形成することができ、ソース部６からドレイン部７へ良好に電流を流すことができる。
　また、
上記のようなトランジスタは、上層５ｂによりゲート部５の酸化量が減少し
　
ｆ．「なお、
上述した実施例ではリンを含む部分とその両側のリンを含まない部分との三重構造にしたが、リンを含まない部分は片側だけであってもよく
　
　　オ．発明の効果
ｇ．「以上説明したように、この発明の半導体装置によれば、ポリ・シリコンをリンを含む部分とリンを含まない部分とで構成したので、
スレッシュホールド電圧の変動、およびチャンネルのショートを防ぐことができると共に、ポリ・シリコンの低抵抗化、および配線等の凹凸の減少を図ることができる等の利点がある
　
　　カ．図面
　添付された図には、「４ゲート酸化膜」の上に、「５ｃ下層」と「５ａ中間層」と「５ｂ上層」とからなる「５ゲート部」が積層され、「１Ｐ型シリコン基板」の上に形成された前記「４ゲート酸化膜」と前記「５ゲート部」の積層体を部材「４ａ」が覆っていることが示されている。
　
（２）引用発明
　したがって、前記「（１）引用例１の記載」のア〜カの記載を総合すると、引用例１には、次の発明（以下「引用発明」という。）が記載されていると認められる。
　
「Ｐ型シリコン基板１と、
　前記Ｐ型シリコン基板１の上面に形成された酸化シリコンからなるゲート酸化膜４と、
　前記ゲート酸化膜４に形成されたリンを含まないポリ・シリコンからなる下層５ｃと、リンを含むポリ・シリコンからなる中間層５ａと、リンを含まないポリ・シリコンからなる上層５ｂとの３層構造になっているゲート部５と、
　前記ゲート酸化膜４上に形成された前記ゲート部５を覆う、酸化シリコンからなる酸化膜４ａと、を備え、
　スレッシュホールド電圧の変動とチャンネルのショートを防ぐことができるとともに、ポリ・シリコンの低抵抗化及び配線等の凹凸の減少を図ることができることを特徴とするＮ型ＭＯＳトランジスタ。」
　
（３）引用例２の記載
　原査定の根拠となった平成２４年９月１２日付けの最後の拒絶理由通知において「引用文献４」として引用され、本願の優先権主張の日前に日本国内で頒布された刊行物である、特開２００２−２２２９４７号公報（以下「引用例２」という。）には、「半導体装置およびその製造方法」（発明の名称）に関して、図１〜３及び図１４〜図１８ともに、次の記載がある
　
ａ．「【００２８】なお、
図２に示すような不純物分布を有したポリシリコン層３１は
【００２９】次に、図３に示す工程において、
ポリシリコン層３１を選択的に除去して、所定のゲート長を有するゲート電極３を形成する
　
ｂ．「【００６１】＜Ｂ．実施の形態２＞
＜Ｂ−１．製造方法＞以下、図１４〜図１８を用いて本発明に係る実施の形態２のＭＯＳＦＥＴ２００の製造方法および構成について説明する。なお、ＭＯＳＦＥＴ２００の構成については、最終工程を説明する図１７に示す。
【００６２】まず、図１４に示すように、Ｐ型不純物を有したシリコン基板１を準備し、当該シリコン基板１の主面全面にゲート酸化膜２を形成する。その後、ゲート酸化膜２上の全面に渡って、例えばＣＶＤ法により
Ｎ型不純物（ここではリン）を含んだポリシリコン層３１Ａを堆積する
【００６３】ここで、図１４におけるＡ−Ａ線での断面部分における不純物分布を図１５に示す。図１５においては、横軸をポリシリコン層３１Ａの上主面表面を起点とする垂直方向の深さ（任意単位）とし、縦軸に不純物濃度（／ｃｍ３）を対数スケールで示す。
【００６４】図１５に示すように、
ポリシリコン層（ポリＳｉで表記）中の分布状態は上主面表面が最も濃度が高く、ゲート酸化膜２（ＳｉＯ
２
で表記）の近傍において最も濃度が低くなっており
　……（中略）……
【００６７】続いて、
図３
を用いて説明したのと同様の工程を経て、所定のゲート長を有するゲート電極３Ａを形成し
熱酸化を行い、シリコン基板１の全面に渡ってシリコン酸化膜５１Ａを形成する
【００６８】
このとき、ゲート電極３Ａにおいては、先に説明した酸化膜の成長レートのＮ型不純物濃度依存性により、Ｎ型不純物の濃度が下部側よりも高い上部側で、より酸化が促進し、シリコン酸化膜５１Ａの厚さが下部側よりも厚くなる
【００６９】なお、本例においてはシリコン酸化膜５１Ａがゲート電極３Ａの上面においても厚く形成され、その分だけゲート電極３Ａの厚みが減少する。
【００７０】次に、図１６に示す工程においてシリコン酸化膜５１Ａを覆うように、ＣＶＤ法によりシリコン酸化膜１１１Ａ（上部シリコン酸化膜）を形成する。
【００７１】次に、図１７に示す工程において、シリコン酸化膜５１Ａおよびシリコン酸化膜１１１を異方性エッチングにより除去して、サイドウォール酸化膜５Ａの側面にサイドウォール酸化膜１１Ａ（上部サイドウォール酸化膜）が重なって残る構成を得る。
【００７２】その後、ゲート電極３Ａおよびサイドウォール酸化膜５Ａおよび１１Ａを注入マスクとして、ヒ素（Ａｓ）をＬＤＤ層４の表面内に比較的高濃度に注入し、ソース・ドレイン層６を形成することで、ＭＯＳＦＥＴ２００を得る。」
　
３．対比
（１）本願発明と引用発明との対比
　本願発明と引用発明とを対比する。
　　ア．引用発明の「Ｐ型シリコン基板１」は、本願発明の「半導体領域」に相当する。
　
　　イ．引用発明の「前記Ｐ型シリコン基板１の上面に形成された酸化シリコンからなるゲート酸化膜４」は、本願発明の「前記半導体領域の上のゲート誘導体領域」に相当する。
　
　また、引用発明の「前記ゲート酸化膜４に形成されたリンを含まないポリ・シリコンからなる下層５ｃ」は、本願発明の「前記ゲート誘導体領域の上の非ドープの第１のゲート・ポリシリコン領域」に相当する。そして、引用発明の「リンを含むポリ・シリコンからなる中間層５ａ」は、本願発明の「前記第１のゲート・ポリシリコン領域の上の、１つのタイプのドーパントでドープされた第２のゲート・ポリシリコン領域」に相当する。
　
　ところで、引用例１の「２つのＮ型拡散層２、３間におけるＰ型シリコン基板１の上面には酸化シリコンからなるゲート酸化膜４が形成されており、このゲート酸化膜４にはポリ・シリコンからなるゲート部５が形成されている。このゲート部５は３層構造になっており」（第２頁上右欄第１４〜１９行）との記載、及び、添付された図に示される態様から、引用例１には、前記「Ｐ型シリコン基板１の上面に形成」された「ゲート酸化膜４」と前記「３層構造」の「ゲート部５」とが、層状に積み重ねられた構造体（すなわち“stack”）を成すことが記載されていると認められる。
　
　一方、本願発明における、「ゲート・スタック」が、「前記半導体領域の上のゲート誘導体領域と」、「前記ゲート誘導体領域の上の非ドープの第１のゲート・ポリシリコン領域と」、「前記第１のゲート・ポリシリコン領域の上の、１つのタイプのドーパントでドープされた第２のゲート・ポリシリコン領域と」を「含む」という記載は、前記「ゲート・スタック」が、前記「ゲート誘導体領域」と「第１のゲート・ポリシリコン領域」と「第２のゲート・ポリシリコン領域」以外の「領域」を「含む」という態様を除外していない。
　
　したがって、引用発明の「前記Ｐ型シリコン基板１の上面に形成された酸化シリコンからなるゲート酸化膜４」と「前記ゲート酸化膜４に形成されたリンを含まないポリ・シリコンからなる下層５ｃと、リンを含むポリ・シリコンからなる中間層５ａと、リンを含まないポリ・シリコンからなる上層５ｂとの３層構造になっているゲート部５」とを併せた構造体は、本願発明の「前記半導体領域の上のゲート誘導体領域」と「前記ゲート誘導体領域の上の非ドープの第１のゲート・ポリシリコン領域」と「前記第１のゲート・ポリシリコン領域の上の、１つのタイプのドーパントでドープされた第２のゲート・ポリシリコン領域と」を含む「前記半導体領域の上のゲート・スタック」に相当する。
　
　　ウ．引用発明の「前記ゲート酸化膜４上に形成された前記ゲート部５を覆う、酸化シリコンからなる酸化膜４ａ」は、「前記ゲート酸化膜４」の側面と、前記「下層５ｃ」、前記「中間層５ａ」及び前記「上層５ｂ」からなる「前記ゲート部５」の少なくとも側面も「覆う」こと、したがって、「前記ゲート酸化膜４」の側面と、前記「下層５ｃ」、前記「中間層５ａ」及び前記「上層５ｂ」の各側面とに直接に接することで、「覆う」ことは明らかである。
　そうすると、引用発明の「前記ゲート酸化膜４上に形成された前記ゲート部５を覆う、酸化シリコンからなる酸化膜４ａ」と、本願発明の「前記ゲート・スタックの側壁の上」にあるとともに「前記ゲート誘導体領域、前記第１のゲート・ポリシリコン領域及び前記第２のゲート・ポリシリコン領域に物理的に直接接触」する「スペーサ熱酸化物層」とは、「前記ゲート・スタックの側壁の上」にあるとともに「前記ゲート誘導体領域、前記第１のゲート・ポリシリコン領域及び前記第２のゲート・ポリシリコン領域に物理的に直接接触」する「スペーサ」「酸化物層」である点で共通する。
　
　　エ．引用発明の「Ｎ型ＭＯＳトランジスタ」は、本願発明の「半導体構造体」に相当する。
　
（２）一致点及び相違点
　そうすると、本願発明と引用発明との一致点と相違点は、次のとおりとなる。
　
《一致点》
「半導体領域と、
　前記半導体領域の上のゲート・スタックであって、
　　前記半導体領域の上のゲート誘導体領域と、
　　前記ゲート誘導体領域の上の非ドープの第１のゲート・ポリシリコン領域と、
　　前記第１のゲート・ポリシリコン領域の上の、１つのタイプのドーパントでドープされた第２のゲート・ポリシリコン領域と、を含むゲート・スタックと、
　前記ゲート・スタックの側壁の上のスペーサ酸化物層と、を備え、
　前記スペーサ酸化物層は、前記ゲート誘導体領域、前記第１のゲート・ポリシリコン領域及び前記第２のゲート・ポリシリコン領域に物理的に直接接触する、
　半導体構造体。」
　
《相違点１》
　本願発明は「スペーサ熱酸化物層」を有するのに対して、引用発明は「酸化シリコンからなる酸化膜４ａ」を有する点。
　
《相違点２》
　本願発明において、「前記第１のゲート・ポリシリコン領域に接する前記スペーサ熱酸化物層の第１の領域の前記半導体領域の上面に平行な方向での第１の厚さは、前記第２のゲート・ポリシリコン領域に接する前記スペーサ熱酸化物層の第２の領域の前記平行な方向での第２の厚さよりも小さい」のに対して、引用発明においては、「酸化シリコンからなる酸化膜４ａ」の領域毎の厚さの相対関係が不明である点。
　
４．判断
（１）相違点１及び２について
　　ア．引用例１には、「また、上記のようなトランジスタは、上層５ｂによりゲート部５の酸化量が減少し、ゲート部５を覆う酸化膜４ａの厚さの増大に伴う凹凸を少なくすることができ」（第２頁下右欄第５〜１０行）と記載されている。
　したがって、引用発明の「前記ゲート酸化膜４上に形成された前記ゲート部５を覆う、酸化シリコンからなる酸化膜４ａ」は、「ゲート部５の酸化」を利用して形成されているものと認められる。
　ここで、半導体製造技術における酸化シリコン層の形成方法として、熱酸化工程は、きわめて一般的である。
　そして、引用例１には、「従来技術」の説明であるが「リンを含んだポリ・シリコンによりゲート部を形成すると、ポリ・シリコン膜の成形後の熱処理工程」を施す旨の記載（第１頁下右欄第１７〜１９行）がある。
　よって、引用発明の「前記ゲート酸化膜４上に形成された前記ゲート部５を覆う、酸化シリコンからなる酸化膜４ａ」を、半導体製造技術における酸化方法としてきわめて一般的な熱「酸化」を利用して形成することは、引用例１に示唆されているか、少なくとも、当業者であれば適宜なし得たものと認められる。
　
　　イ．引用発明の「Ｎ型ＭＯＳトランジスタ」は、「スレッシュホールド電圧の変動とチャンネルのショートを防ぐことができるとともに、ポリ・シリコンの低抵抗化及び配線等の凹凸の減少を図ることができる」ものである。
　そして、引用例１の「上記のように構成されたトランジスタは、ゲート部５の成形時に、中間層５ａ中のリンが下層５ｃによりゲート酸化膜４内に侵入するのを防ぐことができるので、スレッシュホールド電圧の変動、およびチャンネル９のショートを防ぐことができる。そのため、ゲート部５に所定の電圧を印加したときに、一対のＮ型拡散層２、３間に所定のチャンネル９を形成することができ、ソース部６からドレイン部７へ良好に電流を流すことができる。」（第２頁下左欄第１５行〜同頁下右欄第４行）という記載から、引用発明の前記「スレッシュホールド電圧の変動とチャンネルのショートを防ぐことができる」という効果は、引用発明の「前記ゲート酸化膜４に形成されたリンを含まないポリ・シリコンからなる下層５ｃ」の存在によって得られていることは明らかである。
　一方、引用例１の「また、上記のようなトランジスタは、上層５ｂによりゲート部５の酸化量が減少し、ゲート部５を覆う酸化膜４ａの厚さの増大に伴う凹凸を少なくすることができ、しかもゲート部５全体の厚さの減少を防ぎ、配線抵抗を小さくすることができる。」（第２頁下右欄第５〜１０行）という記載から、引用発明が「リンを含まないポリ・シリコンからなる上層５ｂ」を設けているには、前記「ポリ・シリコンの低抵抗化及び配線等の凹凸の減少を図ることができる」という効果を得るためであると認められる。
　
　　ウ．ところで、引用例１には、「なお、上述した実施例ではリンを含む部分とその両側のリンを含まない部分との三重構造にしたが、リンを含まない部分は片側だけであってもよく」（第２頁下右欄第１１〜１４行）と記載されている。
　したがって、引用発明の「ゲート部５」は、「前記ゲート酸化膜４に形成されたリンを含まないポリ・シリコンからなる下層５ｃ」と「リンを含まないポリ・シリコンからなる上層５ｂ」の、どちらか一方を除去し、他方のみを有する２「層構造」に変更できることが、引用例１には記載されている。
　そして、前記２「層構造」を採用するということは、前記ウの検討から、「スレッシュホールド電圧の変動とチャンネルのショートを防ぐことができるとともに、ポリ・シリコンの低抵抗化及び配線等の凹凸の減少を図ることができる」ようにするという引用発明の課題のうち、「スレッシュホールド電圧の変動とチャンネルのショートを防ぐことができる」ようにするという課題と、「ポリ・シリコンの低抵抗化及び配線等の凹凸の減少を図ることができる」ようにするという課題の、どちらかが解決されれば足りるということであると解される。
　しかしながら、「前記ゲート酸化膜４に形成されたリンを含まないポリ・シリコンからなる下層５ｃ」を備える場合であっても、「ゲート部５」は「リンを含むポリ・シリコンからなる中間層５ａ」を備えることから、引用例１に「従来技術」として「上記のようなＮ型ＭＯＳトランジスタにおいては、ゲート部の低抵抗化を図るために、リンを含んだポリ・シリコンを用いることが行われている」（第１頁下右欄第１４〜１６行）と記載されていることを勘案すると、「ポリ・シリコンの低抵抗化」を図るという課題は、相当程度、解決されているものと認められる。
　そうすると、引用例１の前記「なお、上述した実施例ではリンを含む部分とその両側のリンを含まない部分との三重構造にしたが、リンを含まない部分は片側だけであってもよく」という記載に接した者であれば、「ゲート部５」として、まず、「前記ゲート酸化膜４に形成されたリンを含まないポリ・シリコンからなる下層５ｃと、リンを含むポリ・シリコンからなる中間層５ａと」の２「層構造」とすることを想起したものと認められる。
　
　　エ．ここで、引用例１には、「また、リンを含んだポリ・シリコンはリンを含まないポリ・シリコンに比べて、酸化速度が大きい」（第２頁上左欄第３〜５行）と記載されている。
　さらに、第３．２．（３）のａ及びｂで摘記したように、引用例２には、「Ｎ型不純物（ここではリン）」の「不純物分布を有したポリシリコン層」からなる「ゲート電極」を形成した後、「熱酸化を行い、シリコン基板１の全面に渡ってシリコン酸化膜５１Ａを形成する」と、「ゲート電極３Ａにおいては、先に説明した酸化膜の成長レートのＮ型不純物濃度依存性により、Ｎ型不純物の濃度が下部側よりも高い上部側で、より酸化が促進し、シリコン酸化膜５１Ａの厚さが下部側よりも厚くなる。」ことが記載されている。
　したがって、「リンを含んだポリ・シリコンはリンを含まないポリ・シリコンに比べて、酸化速度が大きい」ため、「酸化シリコンからなる酸化膜４ａ」を「ゲート部５」の酸化を利用して形成すると、「前記ゲート酸化膜４に形成されたリンを含まないポリ・シリコンからなる下層５ｃ」の側壁の上に形成される前記「酸化膜４ａ」の「Ｐ型シリコン基板１」に平行な方向での厚さは、「リンを含むポリ・シリコンからなる中間層５ａ」の側壁の上に形成される前記「酸化膜４ａ」の「Ｐ型シリコン基板１」に平行な方向での厚さより小さくなることは、当業者であれば直ちに察知し得たものと認められる。
　
　　オ．以上から、引用発明において、「前記ゲート酸化膜４上に形成された前記ゲート部５を覆う、酸化シリコンからなる酸化膜４ａ」を、熱「酸化」を利用して形成するとともに、前記「ゲート部５」を、「リンを含まないポリ・シリコンからなる上層５ｂ」を除いた「前記ゲート酸化膜４に形成されたリンを含まないポリ・シリコンからなる下層５ｃと、リンを含むポリ・シリコンからなる中間層５ａと」の２「層構造」とすることによって、前記「下層５ｃ」の上に熱「酸化」を利用して形成される前記「酸化膜４ａ」の「Ｐ型シリコン基板１」に平行な方向での厚さを、前記「中間層５ａ」の上に熱「酸化」を利用して形成される前記「酸化膜４ａ」の「Ｐ型シリコン基板１」に平行な方向での厚さより小さくすることは、当業者が容易に想到し得たものと認められる。
　
（２）回答書の主張について
　　ア．審判請求人は、平成２５年１０月２６日に提出した回答書において、
（ａ）「引用文献１の「リンを含まない部分は片側だけであってもよく」との記載は、下側の「リンを含まないポリシリコンからなる下層５ｃ」が無くても良い、すなわち、「リンを含むポリシリコンからなる中間層５ａ」とその上の「リンを含まないポリシリコンからなる上層５ｂ」とからなる２層構造のゲート部５であってもよいことを示唆するものであって、本願発明の「非ドープの第１のゲート・ポリシリコン領域」とその上の「ドープされた第２のゲート・ポリシリコン領域」とを含むゲート・スタックを示唆するものでないと考えます。」
（ｂ）「すなわち「前記第１のゲート・ポリシリコン領域に接する前記スペーサ熱酸化物領域の第１の領域の前記半導体領域の上面に平行な方向での第１の厚さは、前記第２のゲート・ポリシリコン領域に接する前記スペーサ熱酸化物領域の第２の領域の前記平行な方向での第２の厚さよりも小さい」ことは、いわば引用文献１の発明の成立を阻害する（趣旨に反する）事項であって、引用文献１において示唆されているとは考えられません。」
と主張している。
　
　　イ．しかしながら、上記（ａ）の主張について、引用例１の「なお、上述した実施例ではリンを含む部分とその両側のリンを含まない部分との三重構造にしたが、リンを含まない部分は片側だけであってもよく」という記載は、直ちに、引用発明の「ゲート部５」を、「前記ゲート酸化膜４に形成されたリンを含まないポリ・シリコンからなる下層５ｃ」と「リンを含まないポリ・シリコンからなる上層５ｂ」の、どちらか一方を除去し、他方のみを有する２「層構造」に変更できること意味するものである。
　そして、前記「なお、上述した実施例ではリンを含む部分とその両側のリンを含まない部分との三重構造にしたが、リンを含まない部分は片側だけであってもよく」という記載に接した者であれば、「ゲート部５」として、まず、「前記ゲート酸化膜４に形成されたリンを含まないポリ・シリコンからなる下層５ｃと、リンを含むポリ・シリコンからなる中間層５ａと」の２「層構造」とすることを想起したものと認められることは、前記（１）のウで指摘したとおりである。
　
　　ウ．上記（ｂ）の主張について、前記（１）のイ及びウで指摘したとおり、引用発明において「３層構造」を前記２「層構造」に変更するということは、「スレッシュホールド電圧の変動とチャンネルのショートを防ぐことができるとともに、ポリ・シリコンの低抵抗化及び配線等の凹凸の減少を図ることができる」ようにするという引用発明の課題のうち、「スレッシュホールド電圧の変動とチャンネルのショートを防ぐことができる」ようにするという課題と、「ポリ・シリコンの低抵抗化及び配線等の凹凸の減少を図ることができる」ようにするという課題の、どちらかが解決されれば足りるということであると解される。
　そうすると、引用発明において、「３層構造になっているゲート部５」から「リンを含まないポリ・シリコンからなる上層５ｂ」を除去して、「配線等の凹凸の減少を図ることができる」ようにするという課題を解決できなくすることが、引用例１に記載の発明の成立を阻害しているとは、認められない。
　
　　エ．したがって、上記（ａ）及び（ｂ）の主張は、いずれも採用することはできない。
　
（３）判断のまとめ
　以上のとおり、前記相違点１及び相違点２は、引用例２の記載を参酌すれば、引用発明から当業者が容易に想到し得た範囲に含まれる程度のものである。
　
　
第４．結言
　以上のとおり、本願発明は、引用例１に記載された発明、引用例２の記載事項に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　したがって、他の請求項について検討するまでもなく、本願は拒絶すべきものである。
　
　よって、結論のとおり審決する。