【手続補正書】
【提出日】平成26年11月14日(2014.11.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の強誘電体メモリであって、各強誘電体メモリセルは強誘電体キャパシタを備える、強誘電体メモリセルと、
書き込み線と、
読み出し線と、
複数の強誘電体メモリセル選択バスであって、各々の前記強誘電体メモリセルに対して前記選択バスが１つずつ対応しており、前記強誘電体メモリセルのそれぞれが、その強誘電体メモリセルに対応する強誘電体メモリセル選択バス上の信号に応じて、前記強誘電体メモリセルを前記読み出し線および前記書き込み線のそれぞれに接続する第１および第２のゲートを具える、強誘電体メモリセル選択バスと、
前記書き込み線に現在接続されている前記強誘電体メモリセルの前記強誘電体キャパシタに電荷を蓄積させる書き込み回路であって、前記電荷が、少なくとも３つの状態を有するデータ値によって決定された少なくとも３つの異なる値を有し、各データ値の状態が前記電荷値の１つに対応し、前記電荷が前記強誘電体キャパシタを完全に分極させない、書き込み回路と、
前記読み出し線に現在接続されている前記強誘電体メモリセルの強誘電体キャパシタに蓄積された電荷を測定して出力値を生成する読み出し回路であって、前記出力値が、前記状態の１つに相当する、読み出し回路と
を具えることを特徴とする強誘電体メモリ。
【請求項２】
請求項１に記載の強誘電体メモリにおいて、前記強誘電体キャパシタは、関連非強誘電体のキャパシタンスによって特徴付けられ、前記書き込み回路が前記電荷を前記強誘電体キャパシタ上に蓄積させる際に、前記書き込み回路は、前記関連非強誘電体のキャパシタンス上に蓄積された電荷を補うことを特徴とする強誘電体メモリ。
【請求項３】
請求項１に記載の強誘電体メモリにおいて、前記読み出し線に現在接続されている前記強誘電体メモリセルから読み出された値を前記強誘電体メモリセルで書き換えさせるコントローラをさらに備えることを特徴とする強誘電体メモリ。
【請求項４】
請求項１に記載の強誘電体メモリにおいて、各前記強誘電体メモリセルは、
前記強誘電体キャパシタと、
制御端子上の信号によって決定される第１および第２のスイッチ端子間のインピーダンスを有するスイッチであって、前記強誘電体キャパシタが、前記制御入力と前記第１のスイッチ端子の間に接続される、スイッチと
を具え、
前記第１および第２のスイッチ端子間に電位差を印加すると、前記強誘電体キャパシタの分極の前記状態によって決定される方式で異なる電流が前記第１のスイッチ端子と前記第２のスイッチ端子との間に流れることを特徴とする強誘電体メモリ。
【請求項５】
複数の強誘電体メモリであって、各強誘電体メモリセルが強誘電体キャパシタを具える強誘電体メモリセルと、
書き込み線と、
読み出し線と、
複数の強誘電体メモリセル選択バスであって、各々の前記強誘電体メモリセルに対して前記選択バスが１つずつ対応しており、前記強誘電体メモリセルのそれぞれが、その強誘電体メモリセルに対応する強誘電体メモリセル選択バス上の信号に応じて、前記強誘電体メモリセルを前記読み出し線および前記書き込み線のそれぞれに接続する第１および第２のゲートを具える、強誘電体メモリセル選択バスと、
前記書き込み線に現在接続されている前記強誘電体メモリセルの前記強誘電体キャパシタに電荷を蓄積させる書き込み回路であって、前記電荷が、少なくとも３つの状態を有するデータ値によって決定された値を有する、書き込み回路と、
前記読み出し線に現在接続されている前記強誘電体メモリセルの強誘電体キャパシタに蓄積された電荷を測定して出力値を生成する読み出し回路であって、前記出力値が、前記状態の１つに相当する、読み出し回路と、を具え、
前記強誘電体キャパシタのそれぞれは、最大残留分極を有し、各強誘電体キャパシタは、前記強誘電体キャパシタが第１の方向に前記最大残留分極を有する第１の分極状態、前記強誘電体キャパシタが反対の方向に前記最大残留分極を有する第２の分極状態、および、前記第１の分極状態と前記第２の分極状態の中間にある残留分極によって特徴付けられる複数の中間残留分極状態によって特徴付けられ、前記書き込み回路は、データ値に対応する電荷を前記強誘電体キャパシタ上に蓄積することによって、前記書き込み線に接続された前記強誘電体キャパシタを前記第１の分極状態に入るようにし、次いで、前記中間分極状態の１つに入るようにし、前記電荷は、前記強誘電体キャパシタを前記中間分極状態の１つに入るようにすることを特徴とする強誘電体メモリ。
【請求項６】
請求項５に記載の強誘電体メモリにおいて、前記読み出し回路は、その強誘電体キャパシタが前記第１の分極状態にリセットされる際、前記読み出し線に現在接続されている前記強誘電体メモリセル内の前記強誘電体キャパシタから解放された電荷を測定することを特徴とする強誘電体メモリ。
【請求項７】
請求項６に記載の強誘電体メモリにおいて、前記強誘電体キャパシタは、関連非強誘電体のキャパシタンスによって特徴付けられ、前記読み出し回路が前記強誘電体キャパシタ上に蓄積された前記電荷を測定する際に、前記読み出し回路は、前記関連非強誘電体のキャパシタンス上に蓄積された電荷を補うことを特徴とする強誘電体メモリ。
【請求項８】
請求項５に記載の強誘電体メモリにおいて、前記読み出し回路は、第１の電位まで充電され、次いで、前記読み出し線に現在接続されている前記強誘電体メモリセル内の前記強誘電体キャパシタに接続される読み出しキャパシタを備えることを特徴とする強誘電体メモリ。
【請求項９】
請求項８に記載の強誘電体メモリにおいて、前記読み出し回路は、前記読み出しキャパシタが前記強誘電体キャパシタに接続される前後に、前記読み出しキャパシタ上の電荷を測定することを特徴とする強誘電体メモリ。
【請求項１０】
請求項５に記載の強誘電体メモリにおいて、前記読み出し回路は、前記読み出し線に現在接続されている前記強誘電体メモリ内の前記強誘電体キャパシタに移動させて、前記強誘電体キャパシタに前記第２の分極状態を取らせなければならない電荷を測定することを特徴とする強誘電体メモリ。
【請求項１１】
強誘電体キャパシタが通電されていない場合に電荷を蓄積する強誘電体キャパシタと、
前記強誘電体キャパシタに既に格納されている第２データ値に追加される第１データ値を受信し、前記強誘電体キャパシタに蓄積された電荷を、前記第１および第２データ値の合計に対応する値に変更する書き込み回路であって、この合計が、前記第１データ値と異なり前記第２データ値とも異なる、書き込み回路と、
前記強誘電体キャパシタに蓄積された前記電荷を決定する読み出し回路であって、２つを超える状態を有する出力信号を生成し、各状態が前記強誘電体キャパシタに蓄積された異なる電荷に対応している、読み出し回路と、を具え、
前記強誘電体キャパシタが残留分極により特徴付けられ、前記書き込み回路が、前記強誘電体キャパシタに蓄積された電荷を変更する前に、前記残留分極を完全分極よりも少ない既定値に設定することを特徴とするメモリ回路。
【請求項１２】
請求項１１に記載のメモリ回路において、前記第１データ値を受信する前に前記強誘電体キャパシタに既定の電荷を蓄積させ、前記既定の電荷が蓄積された後に前記強誘電体キャパシタが完全分極よりも少なくなる、リセット回路を備えることを特徴とするメモリ回路。
【請求項１３】
メモリ回路において、
強誘電体キャパシタが通電していない時に電荷を蓄積する強誘電体キャパシタと、
前記強誘電体キャパシタに既に格納されている第２データ値に追加される第１データ値を受信し、前記強誘電体キャパシタに蓄積された電荷を、前記第１および第２データ値の合計に対応する値に変更する、書き込み回路であって、前記合計が、前記第１データ値と異なり前記第２データ値とも異なる、書き込み回路と、
前記強誘電体キャパシタに蓄積された電荷を決定する読み出し回路であって、前記読み出し回路が２つを超える状態を有する出力信号を生成し、各状態が前記強誘電体キャパシタに蓄積された異なる電荷に対応している、読み出し回路と、を具え、
前記強誘電体キャパシタは、残留電極によって特徴付けられ、前記読み出し回路は、前記強誘電体キャパシタが既定の残留分極を有するように、前記強誘電体キャパシタに蓄積された前記電荷と組み合わされなければならない電荷の量を測定することを特徴とするメモリ回路。
【請求項１４】
データを格納する方法において、
蓄積された電荷により特徴付けられる、強誘電体キャパシタを既定の分極状態にリセットするステップであって、前記蓄積された電荷が初期のデータ値を代表し、前記既定の分極状態が前記強誘電体キャパシタが完全に分極されていない状態であるステップと、
受信したデータ値に関連する電荷を前記蓄積された電荷に追加して、前記蓄積された電荷を前記初期のデータ値と前記受信したデータ値との合計に対応する電荷へ変更するステップと、
２つを超える状態を有する出力信号を生成するステップにおいて、前記出力信号が、前記強誘電体キャパシタに蓄積された前記電荷によって決定され各状態が前記強誘電体キャパシタに蓄積された異なる電荷に対応しているステップと、を具え
前記強誘電体キャパシタは残留分極によって特徴付けられ、前記残留分極が前記初期のデータ値により決定された既定値に設定される、
ことを特徴とする方法。
【請求項１５】
データを格納する方法において、
蓄積された電荷によって特徴付けられる、強誘電体キャパシタを既定の分極状態にリセットするステップであって、前記蓄積された電荷が初期のデータ値を代表するステップと、
受信したデータ値に関連する電荷を前記蓄積された電荷に追加して、前記蓄積された電荷を前記初期のデータ値と前記受信したデータ値との合計に対応する電荷へ変更するステップと、
２つを超える状態を有する出力信号を生成するステップにおいて、前記出力信号が、前記強誘電体キャパシタに蓄積された前記電荷によって決定され各状態が前記強誘電体キャパシタに蓄積された異なる電荷に対応しているステップと、を具え、
前記データ値に関連する前記電荷を前記蓄積電荷に追加させるステップが、
プリチャージ回路を使用して、前記データ値によって決定された電位まで書き込みキャパシタをプリチャージするステップと、
前記プリチャージ回路から前記書き込みキャパシタを切断するステップと、
前記書き込みキャパシタを前記強誘電体キャパシタに接続するステップと
を具えることを特徴とする方法。
【請求項１６】
請求項１４に記載の方法において、前記強誘電体キャパシタが、前記強誘電体キャパシタに最大残留分極を有する状態を取らせる飽和電圧によって特徴付けられ、前記データ値に関連する前記電荷を前記蓄電された電荷に追加させるステップが、前記強誘電体キャパシタの両端間の前記飽和電圧を下回る電圧を印加するステップを具えることを特徴とする方法。
【請求項１７】
請求項１４に記載の方法において、前記データ値に関連する前記電荷を前記蓄積電荷に追加させるステップは、前記データ値によって決定された時間の間、前記強誘電体キャパシタを電流制限充電源に接続するステップを含むことを特徴とする方法。
【請求項１８】
請求項１４に記載の方法において、前記出力信号の前記状態は、前記強誘電体キャパシタに蓄積された電荷の異なるレベルに相当し、前記電荷の異なるレベルの差は、既定の電荷を超え、前記出力信号を生成するステップは、前記既定の電荷を超えて前記電荷を変更することなく、前記強誘電体キャパシタに蓄積された前記電荷を決定するステップを含むことを特徴とする方法。