【事件の表示】
　特許第３２０３７３１号「半導体素子基板および実装方法、柱状端子付き基板およびその製造方法」の請求項７、８に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３２０３７３１号の請求項７、８に係る特許を取り消す。
【理　由】
I．手続きの経緯
　本件特許第３２０３７３１号の請求項１〜８に係る発明は、平成４年２月５日に特許出願され、平成１３年６月２９日にその特許の設定登録がなされた後、本件請求項７、８に係る発明の特許に対して特許異議申立人雨山範子（以下、「申立人」という）により平成１４年２月２７日付けで異議申し立てがなされ、平成１４年１１月２７日付けで取消理由通知がなされその指定期間内である平成１５年２月７日付けで訂正請求がなされたものである。
　
II．訂正の適否
II．ー１．訂正の内容
　上記訂正請求は、本件特許の願書に添付した明細書（以下、「特許明細書」という）を、訂正請求書に添付した明細書（以下、「本件明細書」という）のとおりに訂正しようとするものであって、その内容は次のとおりである。
（１）訂正事項ａ
　特許明細書の特許請求の範囲の請求項７の
「【請求項７】基板構成シートと柱状端子形成用シートを形成する工程と、前記両シートを孔開けし、前記孔を導体べーストで埋める工程と、前記２種類のシートのうち柱状端子形成用シートを最上層とし、複数の基板構成シートを下層として順次積層する工程と、積層した多層シートを焼成し、最上層を除去する工程を含む柱状端子付き基板の製造方法。」を、
「【請求項７】基板構成シートと柱状端子形成用シートを形成する工程と、前記両シートを孔開けし、前記孔を導体べーストで埋める工程と、前記２種類のシートのうち柱状端子形成用シートを最上層とし、複数の基板構成シートを下層として順次積層する工程と、積層した多層シートを焼成し、最上層を除去して基板面に対して上方に突出する柱状端子を形成する工程を含む、基板面に対して上方に突出する柱状端子付き基板の製造方法。」と訂正する。
  より詳細には、訂正事項ａは、
「最上層を除去する工程を含む柱状端子付き基板」を、
「最上層を除去して基板面に対して上方に突出する柱状端子を形成する工程を含む、基板面に対して上方に突出する柱状端子付き基板」と訂正するものである。
（２）訂正事項ｂ
　特許明細書の段落【００１３】の
「【００１３】また、バンプ形成用シートが、基板構成シートより高い焼結温度を有し、バンプ形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し、未焼結のバンプ形成用シートを除去するようにしたものである。また、半導体素子を実装する基板と、前記基板面に対して上方に突出する柱状端子とを備え、前記柱状導体バンプは焼結導体であり、かつ前記基板内部の内層導体パターンと直結された柱状端子付き基板である。また、前記柱状端子が多端子のピングリッドアレイであることを特徴とするものである。また、前記柱状端子を設けた面の反対面に半導体素子が実装され、前記半導体素子の電極パッドと前記柱状端子とが電気的に接続されているものである。また、基板構成シートと柱状端子形成用シートを形成する工程と、前記両シートを孔開けし、前記孔を導体ペーストで埋める工程と、前記２種類のシートのうち柱状端子形成用シートを最上層とし、複数の基板構成シートを下層として順次積層する工程と、積層した多層シートを焼成し、最上層を除去する工程を含む柱状端子付き基板の製造方法である。また、柱状端子形成用シートが、基板構成シートより高い焼結温度を有し、柱状端子形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し、未焼結の柱状端子形成用シートを除去するものである。」を、
「【００１３】また、バンプ形成用シートが、基板構成シートより高い焼結温度を有し、バンプ形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し、未焼結のバンプ形成用シートを除去するようにしたものである。また、半導体素子を実装する基板と、前記基板面に対して上方に突出する柱状端子とを備え、前記柱状導体バンプは焼結導体であり、かつ前記基板内部の内層導体パターンと直結された柱状端子付き基板である。また、前記柱状端子が多端子のピングリッドアレイであることを特徴とするものである。また、前記柱状端子を設けた面の反対面に半導体素子が実装され、前記半導体素子の電極パッドと前記柱状端子とが電気的に接続されているものである。また、基板構成シートと柱状端子形成用シートを形成する工程と、前記両シートを孔開けし、前記孔を導体ペーストで埋める工程と、前記２種類のシートのうち柱状端子形成用シートを最上層とし、複数の基板構成シートを下層として順次積層する工程と、積層した多層シートを焼成し、最上層を除去して基板面に対して上方に突出する柱状端子を形成する工程を含む、基板面に対して上方に突出する柱状端子付き基板の製造方法である。また、柱状端子形成用シートが、基板構成シートより高い焼結温度を有し、柱状端子形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し、未焼結の柱状端子形成用シートを除去するものである。」と訂正する。
　
II．ー２．訂正の適否、新規事項の有無、および拡張・変更の存否
（１）訂正事項ａは、請求項７における「最上層を除去する工程」、「柱状端子付き基板」に、それぞれ、「基板面に対して上方に突出する柱状端子を形成する」、および、「基板面に対して上方に突出する」を付加して限定したものであるから、特許請求の範囲の減縮に該当する。また、この訂正は、特許明細書の段落【００１１】の「基板面に対して上方に突出する柱状導体バンプとを備え」、段落【００１８】「図に示すように、基板１０の上面よりも上方に高く柱状にバンプ７を形成している」、段落【００２０】「図に示すように柱状端子１１は第１の実施例の柱状バンプ形成工程と同様に形成する」および図４、５の記載に基づくものである。
（２）訂正事項ｂは、訂正事項ａに整合させるべく、発明の詳細な説明の欄の記載を訂正するものであり、明りょうでない記載の釈明に該当する。
　そして訂正事項ａ、ｂに係る訂正は、いずれも特許明細書又は図面に記載した事項の範囲内でなされたものであり、実質上特許請求の範囲を拡張し又は変更するものではない。
（３）まとめ
　以上のとおりであるから、上記訂正は、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる、特許法第１２０条の４第３項において準用する平成６年法律第１１６号による改正前の特許法第１２６条第１項ただし書き、第２項の規定に適合するので、当該訂正を認める。
　
III．当審の判断
III．ー１．本件発明
　前述のように、本件訂正は適法なものであるので、本件請求項７、８に係る発明は、本件明細書の特許請求の範囲の請求項７、８に記載された次のとおりのものである。
「【請求項７】基板構成シートと柱状端子形成用シートを形成する工程と、前記両シートを孔開けし、前記孔を導体ペーストで埋める工程と、前記２種類のシートのうち柱状端子形成用シートを最上層とし、複数の基板構成シートを下層として順次積層する工程と、積層した多層シートを焼成し、最上層を除去して基板面に対して上方に突出する柱状端子を形成する工程を含む、基板面に対して上方に突出する柱状端子付き基板の製造方法。
【請求項８】柱状端子形成用シートが、基板構成シートより高い焼結温度を有し、柱状端子形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し、未焼結の柱状端子形成用シートを除去する請求項７記載の柱状端子付き基板の製造方法。」（以下、「本件発明７、８」という）
　
III．ー２．当審が平成１４年１１月２７日付けで通知した取消理由の概要
（１）請求項７、８に係る発明は、その出願前に国内において頒布された下記の刊行物１に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、請求項７、８に係る発明の特許は、特許法第２９条第２項の規定にそれぞれ違反してなされたものである。
記
刊行物１：特開平１ー２６２６９６号公報       
　
III．ー３．刊行物１の記載事項
（１）第７頁右上欄１９行〜同右下欄６行には、実施例２として
「上述のように、基板の表面上に延出している内部金属上に同時焼結されるスタッドを与える次の方法はその後に付着される上の密封／応力解放層の上の表面への相互接続を容易にする。基板の処理が代表的な手順に従って、金属を付着したグリーンシートの積層迄行われる。次にパツケージの一番上及び一番下の表面に追加の金属を付着したグリーンシートが追加され、一般に知られた処理段階が続けられる。この追加のグリーンシートは基板全体に使用されたものと同じ導電性金属が付着され、従ってこの金属は同時に焼結する。しかしながら、この追加のグリーンシートとしてはバルクのセラミツクとは同時に焼結せず、焼結後の本体の表面から容易に除去可能な材料が選択される。７００ー１０００℃の範囲で焼結するガラス・セラミツクの場合は、一番上、一番下の追加のグリーンシートとしては金属を付着したアルミナ・グリーンシートが適切である。１２００℃をはるかに越える焼結温度を有するアルミナはガラス・セラミツクの相対的に低い焼結温度では焼結しない。さらにアルミナは十分多孔性のまま残され、下のガラス・セラミツクから結合剤が除去できる。」が記載されている。
　
III．ー４．対比、判断
（１）刊行物１に記載の発明
　記載事項「III．ー３．（１）」によれば、刊行物１には、「基板の表面上に延出している内部金属上に同時焼結されるスタッドを与える方法として、（１）金属を付着し、７００ー１０００℃の範囲で焼結するグリーンシートを積層する工程、（２）上記積層グリーンシートに付着された金属と同じ金属を付着し、かつ、上記積層グリーンシートとは同時焼結せず、焼結後の本体の表面から容易に除去可能な１２００℃をはるかに越える焼結温度を有するアルミナ・グリーンシートからなる、追加のグリーンシートを上記積層グリーンシートの最上層および最下層に、さらに積層する工程、（３）前記積層グリーンシートの最上層および最下層に、さらに積層したものを焼結する工程、（４）焼結後の本体の表面から容易に除去可能な追加のグリーンシートであるアルミナは、７００ー１０００℃の範囲で焼結する本体から除去される工程」（以下、「引用発明」という）が記載されている。
（２）本件発明７について
　本件発明７と引用発明とを対比すると、引用発明の「７００ー１０００℃の範囲で焼結するグリーンシート」、「追加のグリーンシート」、「追加のグリーンシートを上記積層グリーンシートの最上層に、さらに積層」、「焼結」、「スタッド」は、本件発明７の、「基板構成シート」、「柱状端子形成用シート」、「２種類のシートのうち柱状端子形成用シートを最上層とし、積層した多層シート」、「焼成」、「基板面に対して上方に突出する柱状端子」にそれぞれ相当するから両者は、
「基板構成シートと柱状端子形成用シートを形成する工程と、前記２種類のシートのうち柱状端子形成用シートを最上層とし、複数の基板構成シートを下層として順次積層する工程と、積層した多層シートを焼成し、最上層を除去して基板面に対して上方に突出する柱状端子を形成する工程を含む、基板面に対して上方に突出する柱状端子付き基板の製造方法。」で一致している。
　しかしながら、両者は下記の相違点１、２で相違している。
　相違点１：本件発明７では、「両シートを孔開けし、孔を導体ペーストで埋める」ものであるのに対し、引用発明では、「７００ー１０００℃の範囲で焼結するグリーンシート、および、追加のグリーンシートに金属を付着した」とされている点。
　相違点２：本件発明７が、「複数の基板構成シートを下層として順次積層する」のに対し、引用発明では、「積層グリーンシートの最下層に、追加のグリーンシートさらに積層する」としている点。
　そこで、上記相違点１、２について検討する。
　相違点１について
　焼成により柱状端子付き基板を製造する際に、グリーンシートを孔開けし、前記孔を導体ペーストで埋めることは、この出願前、きわめて普通におこなわれている手段であるから、引用発明において、「７００ー１０００℃の範囲で焼結するグリーンシートに金属を付着」する手段及び、「追加のグリーンシートに金属を付着」する手段として、「両シートを孔開けし、孔を導体ペーストで埋める」手段を採用することは当業者が必要に応じて適宜なし得る設計上の選択にすぎない。
　相違点２について
　引用発明において、積層グリーンシートの最下層にも追加の追加のグリーンシートを積層して焼結すれば、追加のグリーンシートであるアルミナは、焼結後本体の表面から除去されるのであるから、基板面に対して上方に突出する柱状端子と基板面とは反対方向に対して上方に突出する柱状端子とを有する柱状端子付き基板が製造されることは明らかである。
　そうすると、積層グリーンシートの最下層に、追加のグリーンシートをさらに積層するか否かは基板の両面に柱状端子を形成するか否かに応じて、定め得ることにすぎないから、相違点２は、当業者が必要に応じて適宜なし得る設計上の選択にすぎない。
　したがって、相違点１、２は頭業者が容易になし得るものと認められ、そして、本件発明７における柱状端子付き基板の製造方法に関連する効果として、「このような半導体素子の実装基板およびピングリッドアレイの柱状端子は、従来のセラミック多層基板製造用の設備で容易に実現でき、新たな設備を必要としないので、極めて実用価値の高いものである。」（第【００２４】欄参照）と記載されているが、かかる効果も当業者の予測可能な範囲のものである。
　よって、本件発明７は、刊行物１に記載の発明に基づいて当業者が容易に発明をすることができたものである。
（３）本件発明８について　
　本件発明８と引用発明とを対比すると、本件発明８は、「柱状端子形成用シートが、基板構成シートより高い焼結温度を有し、柱状端子形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し、未焼結の柱状端子形成用シートを除去する請求項７記載の柱状端子付き基板の製造方法。」であるから、本件発明８は、上記相違点１、２に加え、「柱状端子形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し」ている点（以下、「相違点３」という）で引用発明と一応相違する。
　しかし、相違点１、２は、「III．ー４．（２）」で検討したとおりであり、また、相違点３については、引用発明のものも、焼成後に、焼成により一体化した焼結体から、焼結しない材料を除去してスタッドを露出する工程を持つものであるから、当然に、「柱状端子形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し」ているものである。
　よって、相違点３は、実質的な相違と認められない。
　したがって、本件発明８は、刊行物１に記載のものから当業者が容易に発明をすることができたものである。　
　
　なお、特許権者は、異議意見書において、概略、
「訂正後の「本件発明７」は、（１）熱膨張係数の異なる半導体素子と基板との接続に際し、熱膨張により発生する応力により接続部が破断するという課題（本件特許明細書（０００８）段落）を解決するための構成を有していることが特徴であり、（２）係る構成を有することにより、ａ．「熱衝撃に強く、バンプのピッチ精度の高い実装が可能となる」（本件特許明細書（００２１）段落）、ｂ．「ピンを電極にロウ付けする従来の工程より微細ピッチピンの形成が可能である」（本件特許明細書（００２３）段落）という本件発明特有の効果を発揮し、また、ｃ．最終生産物が「基板面に対して上方に突出する柱状端子付き基板」であるのに対し、引用発明の最終生産物は「表面が平坦化された密封基板」である点で本件発明７と引用発明とは、目的・効果が全く相違している。
　しかも、刊行物１の記載についての摘示は、第６図における電子回路基板構造体の内部配線（インナービア）となる金属バイア６３を製造する部分を抜き出しているに過ぎないから、「最上層を除去して基板面に対して３上方に突出する柱状端子を形成する工程を含む、基板面に対して上方に突出する柱状端子付き基板の製造方法」には該当しない」旨主張している。
　しかしながら、特許権者の主張するところの本件発明特有の効果とは、本件請求項１〜６に係る発明の作用効果ではあるとしても、柱状端子と半導体素子等とを接合することを構成としていない本件発明７、８により奏される効果であると認めることはできない。
　さらに、特許権者が主張するように、刊行物１における最終生産物が、仮に、「表面が平坦化された密封基板」であったとしてもこれを得るための方法として、前記「III．ー４．（１）」で認定したとおりの引用発明が刊行物１の記載から認定でき、かつ、本件発明７、８と引用発明の相違点については、前記「III．ー４．（２）、（３）」で判断したとおりである。
　よって、特許異議意見書における特許権者の主張は失当であり、採用しない。　　　　　　　　　
　
IV．むすび
　以上のとおりであるから、本件発明７、８は、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本件発明７、８についての特許は、拒絶の査定をしなければならない特許出願に対してなされたものと認める。
　よって、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第１４条の規定に基づく、特許法を改正する法律の施行に伴う経過措置を定める政令（平成７年政令２０５号）第４条第２項の規定により結論のとおり決定する。
【異議決定日】
平成１５年３月２０日（２００３．３．２０）
【訂正の要旨】
　（ａ）特許第３２０３７３１号発明の明細書中の特許請求の範囲において、請求項７に係る記載の
「基板構成シートと柱状端子形成用シートを形成する工程と、前記両シートを孔開けし、前記孔を導体ペーストで埋める工程と、前記２種類のシートのうち柱状端子形成用シートを最上層とし、複数の基板構成シートを下層として順次積層する工程と、積層した多層シートを焼成し、最上層を除去する工程を含む柱状端子付き基板の製造方法。」
とあるのを、特許請求の範囲の減縮を目的として、
「基板構成シートと柱状端子形成用シートを形成する工程と、前記両シートを孔開けし、前記孔を導体ペーストで埋める工程と、前記２種類のシートのうち柱状端子形成用シートを最上層とし、複数の基板構成シートを下層として順次積層する工程と、積層した多層シートを焼成し、最上層を除去
して基板面に対して上方に突出する柱状端子を形成
、基板面に対して上方に突出する
　（ｂ）特許第３２０３７３１号発明の明細書中の発明の詳細な説明の段落【００１３】の
「また、バンプ形成用シートが、基板構成シートより高い焼結温度を有し、バンプ形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し、未焼結のバンプ形成用シートを除去するようにしたものである。また、半導体素子を実装する基板と、前記基板面に対して上方に突出する柱状端子とを備え、前記柱状導体バンプが前記基板内部の内層導体パターンと直結された柱状端子付き基板である。また、前記柱状端子が多端子のピングリッドアレイであることを特徴とするものである。また、前記柱状端子を設けた面の反対面に半導体素子が実装され、前記半導体素子の電極パッドと前記柱状端子とが電気的に接続されているものである。また、基板構成シートと柱状端子形成用シートを形成する工程と、前記両シートを孔開けし、前記孔を導体ペーストで埋める工程と、前記２種類のシートのうち柱状端子形成用シートを最上層とし、複数の基板構成シートを下層として順次積層する工程と、積層した多層シートを焼成し、最上層を除去する工程を含む柱状端子付き基板の製造方法である。また、柱状端子形成用シートが、基板構成シートより高い焼結温度を有し、柱状端子形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し、未焼結の柱状端子形成用シートを除去するものである。」
とあるのを、明りょうでない記載の釈明を目的として、
「また、バンプ形成用シートが、基板構成シートより高い焼結温度を有し、バンプ形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し、未焼結のバンプ形成用シートを除去するようにしたものである。また、半導体素子を実装する基板と、前記基板面に対して上方に突出する柱状端子とを備え、前記柱状導体バンプが前記基板内部の内層導体パターンと直結された柱状端子付き基板である。また、前記柱状端子が多端子のピングリッドアレイであることを特徴とするものである。また、前記柱状端子を設けた面の反対面に半導体素子が実装され、前記半導体素子の電極パッドと前記柱状端子とが電気的に接続されているものである。また、基板構成シートと柱状端子形成用シートを形成する工程と、前記両シートを孔開けし、前記孔を導体ペーストで埋める工程と、前記２種類のシートのうち柱状端子形成用シートを最上層とし、複数の基板構成シートを下層として順次積層する工程と、積層した多層シートを焼成し、最上層を除去
して基板面に対して上方に突出する柱状端子を形成
、基板面に対して上方に突出する
（５４）【発明の名称】
半導体素子基板および実装方法、柱状端子付き基板およびその製造方法
（５７）【特許請求の範囲】
　【請求項１】　半導体素子を実装する基板と、基板面に対して上方に突出する柱状導体バンプとを備え、前記柱状導体バンプが前記基板内部の内層導体パターンと直結しており、前記柱状導体バンプ上に半導体素子の電極パッドを接合してなる半導体素子実装基板。
　【請求項２】　基板構成シートとバンプ形成用シートを形成する工程と、前記両シートを孔開けし、前記孔を導体ペーストで埋める工程と、前記２種類のシートのうちバンプ形成用シートを最上層とし、複数の基板構成シートを下層として順次積層する工程と、積層した多層シートを焼成し、最上層を除去する工程と、最上層を除去することにより形成した柱状バンプ上に半導体素子をフェースダウンボンディング法により実装する工程を含む半導体素子実装方法。
　【請求項３】　バンプ形成用シートが、基板構成シートより高い焼結温度を有し、バンプ形成用シートの燒結温度と基板構成シートの燒結温度の中間の温度で焼結し、未焼結のバンプ形成用シートを除去する請求項２記載の半導体素子実装方法。
　【請求項４】　半導体素子を実装する基板と、前記基板面に対して上方に突出する柱状端子とを備え、前記柱状導体バンプが前記基板内部の内層導体パターンと直結された柱状端子付き基板。
　【請求項５】　柱状端子は、多端子のピングリッドアレイであることを特徴とする請求項４記載の柱状端子付き基板。
　【請求項６】　柱状端子を設けた面の反対面に半導体素子が実装され、前記半導体素子の電極パッドと前記柱状端子とが電気的に接続されている請求項５記載の柱状端子付き基板。
　【請求項７】　基板構成シートと柱状端子形成用シートを形成する工程と、前記両シートを孔開けし、前記孔を導体ペーストで埋める工程と、前記２種類のシートのうち柱状端子形成用シートを最上層とし、複数の基板構成シートを下層として順次積層する工程と、積層した多層シートを焼成し、最上層を除去
して基板面に対して上方に突出する柱状端子を形成
、基板面に対して上方に突出する
　【請求項８】　柱状端子形成用シートが、基板構成シートより高い焼結温度を有し、柱状端子形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し、未焼結の柱状端子形成用シートを除去する請求項７記載の柱状端子付き基板の製造方法。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は半導体素子をセラミック基板にバンプ接合する、耐熱衝撃性の半導体素子実装基板および実装方法に関する。
　【０００２】
　【従来の技術】
　従来、裸の半導体素子を導体パターンが形成された基板に電気的に接続する方法としては、半導体素子の電極パッド上に、メッキ法により突出接点を形成し、この突出接点に基板を接続するのが一般的であった。
　【０００３】
　また、米国特許第４６６１１９２号明細書においては、導電性接着剤を用いてフェースダウンにより半導体素子を基板に簡易的に接続する方法が述べられている。
　【０００４】
　以下に従来の半導体素子の接続方法を図面を参照しながら説明する。図６（ａ）〜（ｄ）に従来の半導体素子の接続工程を示す。図６（ａ）は半導体素子に突出接点を形成する工程を示す。図に示すように、半導体素子１５上に形成された電極パッド上に、金属ボール２１を溶融して接続する。金属ボール２１の作成は、キャピラリを通って支持されている金属ワイヤ１９を水素炎トーチで加熱溶融してボール１８を形成し、キャピラリ１７を電極パッド１６に押接してボール１８を電極パッド１６にボール１８を固着する。その後、金属ワイヤ１９を引張って切断し、電極パッド１６上に金属ボール２１と残存金属ワイヤ２２からなる突出接点を形成する。
　【０００５】
　つぎに、図６（ｂ）に示すように、金属ボール２２を固着した半導体素子１５を、平坦面が形成された基材２４に押しつけることにより、平坦化したボール２３を得る。
　【０００６】
　さらに、図６（ｃ）に示すように、平坦化したボール２３を接続した半導体素子１５を、支持基材２６上に塗布した導電性接着剤２５に当接することにより、平坦化したボール２３上にのみ導電性接着剤を転写する。
　【０００７】
　上記のようにして、電極パッド１６上の平坦化したボール２３上に導電性接着剤２５を形成した半導体素子１５を、図６（ａ）に示すように、基板２８の導体パターン２７に位置合せして固着することによって、電気的な接続を行うものである。
　【０００８】
　【発明が解決しようとする課題】
　しかし、上記のような従来の半導体素子と基板との電気的接続方法では熱膨張係数の異なる半導体素子と基板を非常に接近して接続するため、熱膨張により発生する応力により接続部が破断するという課題があった。
　【０００９】
　また、半導体素子の接合ピッチ幅は、電極パッドに固着するボールの形状とキャピラリの寸法により規制されるため、半導体素子の基板への微細接合が困難であるという課題があった。
　【００１０】
　本発明は上記の課題を解決するもので、基板上に柱状バンプを形成し、その柱状バンプに半導体素子を信頼性良く電気的に接続することのできる半導体素子の実装基板および実装方法を提供することを目的とするものである。
　【００１１】
　【課題を解決するための手段】
　本発明は上記の課題を解決するため、半導体素子を実装する基板と、基板面に対して上方に突出する柱状導体バンプとを備え、前記柱状導体バンプが前記基板内部の内層導体パターンと直結しており、前記柱状導体バンプ上に半導体素子の電極パッドを接合するようにしたものである。
　【００１２】
　また、基板構成シートとバンプ形成用シートを形成する工程と、前記両シートを孔開けし、その孔を導体ペーストで埋める工程と、２種類のシートのうちバンプ形成用シートを最上層とし、複数の基板構成シートを下層として順次積層する工程と、積層した多層シートを焼成し、最上層を除去する工程と、そのときに形成した柱状バンプ上に半導体素子をフェースダウンボンディング法により実装する工程とを経て半導体素子を実装するようにしたものである。
　【００１３】
　また、バンプ形成用シートが、基板構成シートより高い焼結温度を有し、バンプ形成用シートの焼結温度と基板構成シートの焼結温度の中間の温度で焼結し、未焼結のバンプ形成用シートを除去するようにしたものである。また、半導体素子を実装する基板と、前記基板面に対して上方に突出する柱状端子とを備え、前記柱状導体バンプが前記基板内部の内層導体パターンと直結された柱状端子付き基板である。また、前記柱状端子が多端子のピングリッドアレイであることを特徴とするものである。また、前記柱状端子を設けた面の反対面に半導体素子が実装され、前記半導体素子の電極パッドと前記柱状端子とが電気的に接続されているものである。また、基板構成シートと柱状端子形成用シートを形成する工程と、前記両シートを孔開けし、前記孔を導体ペーストで埋める工程と、前記２種類のシートのうち柱状端子形成用シートを最上層とし、複数の基板構成シートを下層として順次積層する工程と、積層した多層シートを焼成し、最上層を除去
して基板面に対して上方に突出する柱状端子を形成
、基板面に対して上方に突出する
　【００１４】
　【作用】
　本発明は上記の構成と方法によって、バンプを柱状にすることにより、熱膨張係数の異なる半導体素子とセラミック基板を接続しても熱によって発生するせん断応力を柱状バンプ部で緩衝するため、周囲の温度変化に対して非常に安定で、信頼性の高い半導体素子の実装基板および実装方法が実現できることとなる。
　【００１５】
　【実施例】
　以下に本発明の一実施例の半導体素子の実装基板および実装方法について、図面を参照しながら説明する。
　【００１６】
　図１（ａ）〜（ｇ）は第１の実施例の柱状バンプ形成工程を示す。
　図１（ａ）、（ｂ）に示すように基板構成シート１とバンプ形成用シート２はシート成形工程により高分子シート３上に形成される。基板構成シート１の材料はアルミナにガラスを含ませた低温焼結材料であり、バンプ形成用シート２の材料は基板構成シート１より高い焼結温度をもつ材料、例えば、純アルミナ，窒化ボロン，酸化マグネシウムなどを使用する。このようにして形成した両シートを図１（ｃ），（ｄ）に示すように孔開けを行い、その孔を導体ペースト４で充填する。この導体ペースト４の主材料としては一般に酸化銅を使用するが、他の材料、たとえば金，銀などを使用してもよい。つぎに図１（ｅ）に示すように、バンプ形成用シート２を最上層とし、複数の基板構成シート１を下層として順次積層する。このとき、基板シートの間に内層導体パターン５が形成される。この積層シートを低温焼結材料からなる基板構成シート１のみが焼結する温度で焼成し、この温度で焼結し得なかったバンプ形成用シート２からなる最上層のみを除去する。以上の工程により、図１（ｆ）に示すように柱状バンプ７が形成される。
　【００１７】
　さらに、図１（ｇ）に示すように、電極パッド８上に半田バンプ９をつけた半導体素子６を柱状バンプ上にフェースダウンし加熱炉に通すことにより半田付けを行い電気的な接続を行う。
　【００１８】
　図２に半導体素子の実装基板形成工程での柱状バンプ構成を示す。図に示すように、基板１０の上面よりも上方に高く柱状にバンプ７を形成しているのが特徴である。また、図３に柱状バンプ上に半導体素子を実装した構成を示す。図に示すように、半導体素子６と基板１を柱状バンプ７を介して接合しているのを特徴としている。
　【００１９】
　第２の実施例として、以下にピングリッドアレイの端子形成方法を図面を参照しながら説明する。
　【００２０】
　図４（ａ）〜（ｇ）にピングリッドアレイ端子形成工程を示す。図に示すように柱状端子１１は第１の実施例の柱状バンプ形成工程と同様に形成する。この場合、柱状端子１１は長方形の基板の四辺に形成し、そのそれぞれの柱状端子１１と導通のある電極１２を柱状端子１１を有する面の反対面に形成しておく。その後、図４（ｇ）に示すように、柱状端子１１を設けた面の反対面に半導体素子６を実装し、その半導体素子６の電極パッド８と基板上の導体電極１２をワイヤボンディング法により金ワイヤ１３で電気的に接続する。図５（ａ）〜（ｃ）にピングリッドアレイ本体の構成を示す。半導体素子７と導通のある柱状端子１１がピングリッドアレイ本体１４の内部より直結していることが特徴である。図５（ｂ）は４端子のピングリッドアレイを、図５（ｃ）は多端子のピングリッドアレイの構成を示す。
　【００２１】
　上記の構成により、熱衝撃に強く、バンプのピッチ精度の高い実装が可能となる。
　【００２２】
　【発明の効果】
　以上の実施例の説明から明らかなように本発明の半導体素子の実装基板および実装方法によれば、バンプを柱状に形成することにより、熱膨張係数の異なる半導体素子と基板を接続しても柱状バンプが歪を吸収し、熱によるせん断応力に対して非常に安定になる。また、従来の半導体素子側形成のボール状バンプから基板側形成の柱状バンプにしたことにより、バンプのピッチ精度が向上し、半導体素子の実装基板への微細接合が可能となる。
　【００２３】
　さらに、本発明のピングリッドアレイの柱状端子においても、そのピンピッチ精度は工程上の孔開け位置精度と孔径によって決まるため、ピンをピングリッドアレイの電極にロウ付けする従来の工程より微細ピッチピンの形成が可能である。
　【００２４】
　このような半導体素子の実装基板およびピングリッドアレイの柱状端子は、従来のセラミック多層基板製造用の設備で容易に実現でき、新たな設備を必要としないので、極めて実用価値の高いものである。
【図面の簡単な説明】
　【図１】
　（ａ）〜（ｇ）本発明の第１の実施例の柱状バンプ形成工程および半導体実装工程を示す断面図
　【図２】
　同基板上での柱状バンプの構成を示す断面図
　【図３】
　同半導体素子を基板に実装した状態の構成を示す断面図
　【図４】
　（ａ）〜（ｇ）第２の実施例のピングリッドアレイの柱状端子形成工程を示す断面図
　【図５】
　（ａ）同４端子ピングリッドアレイの柱状端子の構成を示す断面図
　（ｂ）同４端子ピングリッドアレイの側面図
　（ｃ）同多端子ピングリッドアレイの斜視図
　【図６】
　（ａ）〜（ｄ）従来の半導体素子の実装工程を示す断面図
　【符号の説明】
　１　基板構成シート
　２　バンプ形成用シート
　３　高分子シート
　４，５　導体ペースト
　６　半導体素子
　７　柱状バンプ
　８　電極パッド
　９　半田バンプ
　１０　基板
　１１　柱状端子
　１２　導体電極
　１３　金ワイヤ
　１４　ピングリッドアレイ本体