【事件の表示】
　平成１０年特許願第３３２６５０号「アクティブマトリクスパネルの製造方法」拒絶査定に対する審判事件［平成１１年　８月１７日出願公開、特開平１１−２２３８４０］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
（手続の経緯、請求項に係る発明）
　この出願は、昭和６３年５月１７日に出願された特願昭６３年１１９９１９号の一部を特許法第４４条第１項の規定により、平成９年２月７日に特許出願された特願平９−２５６８３号の一部を再度特許法第４４条第１項の規定により、平成９年３月１０日に特許出願された特願平９−５４８９１号の一部を再々度特許法第４４条第１項の規定により、平成１０年１１月２４日に特許出願されたものであって、請求項１及び請求項２に係る発明は、平成１１年１１月２９日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１及び請求項２に記載されたとおりのものと認められ、請求項１には次のとおり記載されている。
「基板に複数のゲート線及び複数のソース線と、前記複数のゲート線及びソース線の交差に対応して形成された第１トランジスタを有する画素マトリクスと、前記ゲート線又はソース線に信号を供給するドライバー回路とが配置されてなるアクティブマトリクスパネルの製造方法において、
　前記基板上に前記第１薄膜トランジスタの第１シリコン薄膜と、前記ドライバー回路の第１導電型の第２薄膜トランジスタを構成する第２シリコン薄膜と、前記ドライバー回路の第２導電型の第３薄膜トランジスタを構成する第３シリコン薄膜を形成する工程と、
　前記第１及び第２及び第３シリコン薄膜上にゲート絶縁膜を形成する工程と、
　前記ゲート絶縁膜上に前記第１及び第２及び第３シリコン薄膜に対向するようにゲート電極を形成する工程と、
　前記第１及び第２及び第３シリコン薄膜に第１不純物を打ち込む工程と、
　前記第１及び第２シリコン薄膜をマスクで被覆して前記第３シリコン薄膜に第２不純物を前記第１不純物よりも高濃度で打ち込む工程とを有することを特徴とするアクティブマトリクスパネルの製造方法。」
（引用例）
　これに対して、原査定の拒絶の理由に引用された特開昭６１−１６３３７３号公報（以下、引用例という。）には、
「液晶駆動用集積回路を有するアクティブマトリックスパネル用基板に於いて、液晶パネル表示領域のデーター信号配線は、画素と同一の透明導電膜を用い、周辺の駆動用集積回路の配線はアルミニウム、又は、アルミニウム・シリコン等の低抵抗金属配線を用いたことを特徴とするアクティブマトリックスパネル用基板。」（特許請求の範囲）、
「第２図（ａ）で、透明絶縁基板１００上に多結晶シリコン１０１を形成、所定のパターンに加工する。次に、熱酸化処理により、ゲート絶縁膜１０２を形成し、Ｎ型の不純物を有する多結晶シリコンであるゲート配線１０３を形成、加工したのが（ｂ）図である。（ｃ）図で示すように、前記ゲート配線をマスクとして、Ｐ型の不純物をイオン注入することによりソース；ドレイン領域を形成し、Ｐ−ＭＯＳ型のＴＦＴを形成する。次にＮ−ＭＯＳ型のＴＦＴを形成する領域のみＮ型の不純物をイオン注入することにより、ソース；ドレイン領域１０４を形成する。本実施例では画素に配置されるＴＦＴは、Ｎ−ＭＯＳ型のＴＦＴで形成され、周辺の駆動用集積回路は、Ｃ−ＭＯＳ型のＴＦＴで構成される。」（公報第２頁右下欄第１０行〜第３頁左上欄第５行）と記載されており、第１図（ａ）には、複数のゲート配線及び複数のデーター信号配線１０８の交点付近に形成されたＴＦＴ、前記両配線１０８に接続された駆動用集積回路１０９、１１０が図示されている。
　
　したがって、引用例には、
「透明絶縁基板に複数のゲート線及び複数のデーター信号線と、前記複数のゲート線及びデーター信号線の交点付近に形成されたＴＦＴを有する画素と、前記ゲート線又はデーター信号線に信号を供給する駆動集積回路とが配置されてなるアクティブマトリクスパネルの製造方法において、
　前記基板上に多結晶シリコンを形成して所定のパターンに加工し、次に、ゲート絶縁膜を形成し、ゲート配線を形成して加工し、前記ゲート配線をマスクとして、Ｐ型の不純物をイオン注入することによりソース；ドレイン領域を形成してＰ−ＭＯＳ型のＴＦＴを形成し、次にＮ−ＭＯＳ型のＴＦＴを形成する領域のみＮ型の不純物をイオン注入することにより、ソース；ドレイン領域を形成した、画素に配置されるＴＦＴは片極性ＭＯＳＴＦＴで形成され、周辺の駆動用集積回路に配置されるＴＦＴはＣ−ＭＯＳＴＦＴで構成されるアクティブマトリクスパネルの製造方法」の発明（以下、引用発明という。）が記載されている。
　
（対比）
  本願の請求項１に係る発明（以下、本願発明という。）と引用発明とを対比すると、引用発明における「透明絶縁基板」、「データー信号線」、「複数のゲート線及びデーター信号線の交点付近に形成されたＴＦＴ」、「画素」、「駆動集積回路」、「Ｐ型の不純物」及び「Ｎ型の不純物」は、本願発明の、「基板」、「ソース線」、「複数のゲート線及びソース線の交差に対応して形成された第１トランジスタ」、「画素マトリクス」、「ドライバー回路」、「第１の不純物」及び「第２の不純物」に相当し、引用発明における「多結晶シリコンを形成して所定のパターンに加工し」は、画素に配置される片極性ＭＯＳＴＦＴと、周辺の駆動用集積回路に配置されるＣ−ＭＯＳＴＦＴのソース、チャネル、ドレイン領域を形成する工程であるから、本願発明の、「第１薄膜トランジスタの第１シリコン薄膜と、前記ドライバー回路の第１導電型の第２薄膜トランジスタを構成する第２シリコン薄膜と、前記ドライバー回路の第２導電型の第３薄膜トランジスタを構成する第３シリコン薄膜を形成する工程」に相当する。また、引用発明における、「ゲート配線をマスクとして、Ｐ型の不純物をイオン注入することによりソース；ドレイン領域を形成してＰ−ＭＯＳ型のＴＦＴを形成」する工程は、ゲート配線をマスクとしているので、ゲート配線の下以外はすべての多結晶シリコンにＰ型不純物をイオン注入することになるから、本願発明における、「第１及び第２及び第３シリコン薄膜に第１不純物を打ち込む工程」に相当する。さらに、本願発明における、「第１及び第２シリコン薄膜をマスクで被覆して前記第３シリコン薄膜に第２不純物を前記第１不純物よりも高濃度で打ち込む工程」は、第２不純物をドープすることにより得られる導電型にする領域のみに第２不純物をイオン注入する工程であるから、両者は、
「基板に複数のゲート線及び複数のソース線と、前記複数のゲート線及びソース線の交差に対応して形成された第１トランジスタを有する画素マトリクスと、前記ゲート線又はソース線に信号を供給するドライバー回路とが配置されてなるアクティブマトリクスパネルの製造方法において、
　前記基板上に前記第１薄膜トランジスタの第１シリコン薄膜と、前記ドライバー回路の第１導電型の第２薄膜トランジスタを構成する第２シリコン薄膜と、前記ドライバー回路の第２導電型の第３薄膜トランジスタを構成する第３シリコン薄膜を形成する工程と、
　前記第１及び第２及び第３シリコン薄膜上にゲート絶縁膜を形成する工程と、
　前記ゲート絶縁膜上に前記第１及び第２及び第３シリコン薄膜に対向するようにゲート電極を形成する工程と、
　前記第１及び第２及び第３シリコン薄膜に第１不純物を打ち込む工程と、
　第２不純物をドープすることにより得られる導電型にする領域のみに第２不純物をイオン注入する工程とを有するアクティブマトリクスパネルの製造方法」
である点で一致しており、
　「第２不純物をドープすることにより得られる導電型にする領域のみに第２不純物をイオン注入する工程」が、本願発明においては、「前記第１及び第２シリコン薄膜をマスクで被覆して前記第３シリコン薄膜に第２不純物を前記第１不純物よりも高濃度で打ち込む工程」であるのに対し、引用発明においては、「Ｎ−ＭＯＳ型のＴＦＴを形成する領域のみＮ型の不純物をイオン注入する」工程である旨の記載しかなく、
ａ．第２不純物を打ち込むシリコン薄膜を具体的に特定しておらず、
ｂ．マスクで被覆するとは記載されておらず、
ｃ．第２不純物を第１不純物よりも高濃度で打ち込むと記載されていない、
点で相違している。
　
（当審の判断）
　上記各相違点について検討する。
　
　相違点ａについて
　引用発明では、「Ｎ−ＭＯＳ型のＴＦＴを形成する領域のみＮ型の不純物をイオン注入する」と記載されており、周辺の駆動用集積回路に配置されるＴＦＴはＣ−ＭＯＳＴＦＴで構成されるものであるから、一方の領域はＮ−ＭＯＳ型のＴＦＴを形成する領域に該当し、Ｎ型の不純物をイオン注入することは明らかであるが、画素に配置されるＴＦＴはＮ型又はＰ型のいずれの片極性ＭＯＳＴＦＴでもよいことは自明である。
　してみれば、引用発明の「Ｎ−ＭＯＳ型のＴＦＴを形成する領域」は、
ｉ）周辺の駆動用集積回路に配置されるＴＦＴの一方の領域のみ、
ii）周辺の駆動用集積回路に配置されるＴＦＴの一方の領域及び画素に配置されるＴＦＴの領域の両者を含む領域、
の２通りの領域が開示されているものと認められ、引用発明において、Ｎ−ＭＯＳ型のＴＦＴを形成する領域として、前記ｉ）周辺の駆動用集積回路に配置されるＴＦＴの一方の領域のみを選択して、第３シリコン薄膜のみに第２不純物を打ち込むようにすることは、当業者ならば容易に想到し得たことである。
　これに関し、審判請求人は、平成１２年６月２６日付けの審判請求書の手続補正書の中で、引用例では、画素ＴＦＴをＮ−ＭＯＳ型のＴＦＴで形成することを前提として、
「Ｎ−ＭＯＳ型のＴＦＴにはＰ型不純物を打ち込んだあと、Ｎ型不純物を打ち込んだとしても、画素マトリクスのＴＦＴはＮ?ＭＯＳ型のＴＦＴであるため、引用例１の画素マトリクスのＴＦＴにはＰ型とＮ型の両方の不純物が注入されることになる。・・・画素マトリクスの薄膜トランジスタは注入される不純物の量によりしきい値電圧が変動し、表示にばらつきが生じやすくなる。従って、相補型のドライバー回路の薄膜トランジスタと画素マトリクスの薄膜トランジスタを一緒に作る場合、本願発明は、画素マトリクスの薄膜トランジスタの第１薄膜トランジスタとドライバー回路の第２薄膜トランジスタには第１不純物だけを注入して、第３薄膜トランジスタに第２不純物を注入する際には第１及び第２薄膜トランジスタをマスクで被覆することにより、画素マトリクスの薄膜トランジスタの特性の変動や不純物の打ち込みによるダメージを抑えることができる。」と主張している。
　しかしながら、引用例には、「本実施例では画素に配置されるＴＦＴは、Ｎ−ＭＯＳ型のＴＦＴで形成され、周辺の駆動用集積回路は、Ｃ−ＭＯＳ型のＴＦＴで構成される。」と記載されており、本実施例では、画素ＴＦＴをＮ−ＭＯＳ型のＴＦＴで形成すると記載されているのであって、画素ＴＦＴを、Ｐ型不純物及びＮ型不純物の両方をイオン注入した「Ｎ−ＭＯＳ型のＴＦＴを形成する領域」とすることを、引用発明の構成要件としていると記載されているのではなく、画素ＴＦＴの導電型がＮ型でもＰ型でもよいことは前述のとおりであるから、審判請求人の主張は、その前提において誤っている。
　また、画素ＴＦＴをＮ型にするかＰ型にするかは、不純物を打ち込まないための手段（マスク等）を付加する手間を省くことと、余計な不純物が入ることによる画素ＴＦＴの性能劣化を防止することとの、何れを重視するかによって決定すればよいことである。
　さらに、本願発明に関して、本願明細書の実施例（【００３０】〜【００３２】）において示されているのは、画素ＴＦＴに第１不純物と第２不純物の両方を打ち込んでＮ型とする実施例であり、僅かに「尚、画素マトリクス部のＴＦＴをＰ型に形成することももちろん可能である。」との記載が、本願発明を示唆している程度であるから、引用発明においても、画素ＴＦＴをＰ型に形成することはもちろん可能であり、両者に差異があるとすることはできない。
　以上のとおりであるから、審判請求人の主張は採用できない。
　
　相違点ｂについて
　不純物を打ち込むする際に、不純物を打ち込まない領域をマスクで被覆することは、原査定の拒絶の理由にも引用された特開昭６２−２５２９６４号公報、特開昭６０−７４６６４号公報に記載されているように、本願出願前周知の技術であり、該周知技術を引用発明に適用することに何ら困難性はないものと認める。
　
　相違点ｃについて
　引用発明は、Ｐ型の不純物をイオン注入された領域にＮ型の不純物をイオン注入することにより、Ｎ−ＭＯＳ型のＴＦＴを形成するものである。
　そして、当然のことながら、同程度の導電性のＮ−ＭＯＳ型のＴＦＴを形成するには、Ｐ型の不純物をイオン注入された領域であれば、Ｐ型の導電性を打ち消してさらにＮ型の導電性を付与すべく、イオン注入されていない領域よりも高濃度で打ち込む必要があることも自明である。
　一方、本願発明において、「第２不純物を前記第１不純物よりも高濃度で打ち込む」のは、第１不純物を打ち込むことにより形成された導電型を、第２不純物を打ち込むことにより得られる導電型に変換させるためである。
　してみれば、両者に格別の差異があるとすることはできず、相違点ｃは、当業者が容易に想到し得た事項にすぎない。
　
（むすび）
　したがって、本願の請求項１に係る発明は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。