【事件の表示】
　特願２００９−２７１７４３「画像音声信号処理装置及びそれを用いた電子機器」拒絶査定不服審判事件〔平成２２年　３月１１日出願公開、特開２０１０−　５５６２９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　
（１）本件請求に係る出願（以下「本願」と記す。）は
平成１５年８月２１日付けで出願された特願２００３−２９７２２７号を原出願とする特許法第４４条第１項の規定による新たな特許出願として、
平成２１年１１月３０日付けで出願されたものであって、
平成２１年１２月２５日付けで審査請求がなされ、
同日付けで手続補正書が提出され、
平成２４年８月１５日付けで拒絶理由通知（平成２４年８月２１日発送）がなされ、
平成２４年１０月２２日付けで意見書が提出されるとともに、
同日付けで手続補正書が提出され、
平成２４年１１月２９日付けで最後の拒絶理由通知（平成２４年１２月４日発送）がなされ、
平成２５年１月３１日付けで意見書が提出され、
平成２５年３月２５日付けで拒絶査定（平成２５年４月２日謄本送達）がなされたものである。
　
（２）本件審判請求は
平成２５年６月２０日付けで、「原査定を取り消す、本願の発明は特許すべきものとする、との審決を求める。」との趣旨で請求されたもので、
平成２６年４月４日付けで拒絶理由通知（平成２６年４月８日発送）（以下、「当審拒絶理由通知」と記す。）がなされ、
平成２６年５月２１日付けで意見書が提出されたものである。
　
　
２．本願発明
　
　本願の請求項２に係る発明（以下「本願発明」と言う。）は、上記平成２４年１０月２２日付けの手続補正書により補正された特許請求の範囲、明細書及び図面の記載からみて、本願の特許請求の範囲の請求項２に記載されたとおりの次のものと認める。
　
＜本願発明＞
「命令バスと、
第１データバスと、
　前記第１データバスに接続され、前記第１データバスを介して共有される第１共有メモリと、
　前記第１データバスとは独立分離した状態に設けられる第２データバスと、
　前記第２データバスに接続され、前記第２データバスを介して共有される第２共有メモリと、
　前記第１データバスと前記第２データバスとを仲介し、前記第１データバスと前記第２データバスとを間接的に接続するブリッジユニットと、
　音声オーディオの伸長処理を行い、前記第２データバスに接続される命令並列プロセッサと、
　前記第１データバスに接続されるが前記第２データバスには直接接続されず、かつ前記命令並列プロセッサとともに同時並行して画像伸長処理を行うデータ並列プロセッサ及び専用ハードウェアとを備え、
　前記命令バスには、前記命令並列プロセッサと前記データ並列プロセッサ及び前記専用ハードウェアとが接続されて命令が通信され、
　前記命令並列プロセッサ、前記データ並列プロセッサ及び前記専用ハードウェアのそれぞれは、同時並行して伸長処理を実行することを特徴とする画像音声信号処理装置。」
　
　
３．先行技術
　
（１）引用文献
　本願の出願前に頒布又は電気通信回線を通じて公衆に利用可能となり、上記当審拒絶理由通知において引用された、下記引用文献には、それぞれ、下記引用文献記載事項が記載されている。（下線は当審付与。）
　
＜引用文献１＞
　特開平１１−２３９３４８号公報（平成１１年８月３１日出願公開）
　
　＜引用文献記載事項１−１＞
「【特許請求の範囲】
【請求項１】　
圧縮音声データと圧縮映像データとを含むデータストリームをデコードすることにより映像データ及び音声データを復元する映像音声処理装置であって、
データストリーム中の圧縮映像データに含まれる所定ブロックのヘッダ解析を行うヘッダ解析処理とデータストリーム中の圧縮音声データのデコードを行う音声デコード処理とを行い、ヘッダ解析処理を音声デコード処理より優先的に行う逐次処理手段と、
前記逐次処理手段と並行して、データストリーム中の圧縮映像データのヘッダ解析処理を除く圧縮映像データのデコード処理を行う定型処理手段とを備える
映像音声処理装置
【請求項２】　
逐次処理手段は、プロセッサと、プロセッサが実行するためのヘッダ解析用スレッドと音声デコード用スレッドとスレッド切替制御用スレッドとを記憶するメモリとを有し、
プロセッサがヘッダ解析用スレッドをメモリから読み出して実行することによりヘッダ解析処理を行うヘッダ解析手段と、
プロセッサが音声デコード用スレッドをメモリから読み出して実行することにより音声デコード処理を行う音声デコード手段と、
プロセッサがスレッド切替え制御用スレッドをメモリから読み出して実行することにより、ヘッダ解析処理を優先するようにプロセッサに割り当てるスレッドを切り替える制御を行う制御手段とを備え
・・・（中略）・・・
【請求項９】　
前記定型処理手段は、
データストリーム中の圧縮映像データを可変長復号するコード変換手段と、
可変長復号により得られた映像ブロックに対して、所定の演算を施すことにより逆量子化および逆離散余弦変換を行う演算手段と、
逆離散余弦変換後の映像ブロックと復号済みのブロックを合成することにより動き補償処理を行って映像データを復元する合成手段とを備え、
ヘッダ解析手段は、
コード変換手段に要求して可変長復号されたヘッダ情報を取得する取得手段と、
取得されたヘッダ情報の解析を行い、続いて動きベクトルの算出を行う解析手段と、
解析結果として得られるパラメータを定型処理手段に通知する通知手段と、解析手段による解析過程の所定時点においてコード変換手段にブロックの可変長復号開始を指示する開始指示手段とを備える
・・・（中略）・・・
【請求項２１】　前記コンピュータは、第１プロセッサと第２プロセッサとを有する映像音声処理装置であり、ヘッダ解析処理、音声デコード処理、制御処理は、第１プロセッサによって実行され、
定型処理は第２プロセッサにより実行される
【請求項２２】　前記制御処理は、ヘッダ解析処理と音声デコード処理の切替えの要因となる割り込みの発生とその種別を検出する割り込み検出処理と、
割り込みの種別に応じて遷移するヘッダ解析処理及び音声デコード処理の状態が実行状態であるか待ち状態であるか実行可能状態であるかを管理する状態管理手段と、
ヘッダ解析処理が待ち状態から実行可能状態に遷移した場合に、実行される処理を音声デコード処理からヘッダ解析処理に切替える切替え処理とからなることを特徴とする請求項２１記載のプログラム記録媒体。」
　
　＜引用文献記載事項１−２＞
「【０００１】
【発明の属する技術分野】
本発明は、デジタル信号処理の技術分野に関するものであって、圧縮された映像及び音声データの伸長、映像及び音声データの圧縮、グラフィックス処理などを行う映像音声処理装置に関する。
　
　＜引用文献記載事項１−３＞
「【０００６】
【発明が解決しようとする課題】しかしながら上記従来技術によれば、次のような問題があった。
従来技術の映像音声デコーダにおいては、コストがかかるという問題があった。なぜなら特に映像用プロセッサは、大量の画像データをリアルタイムに処理することが要求されるため、処理能力の高い、つまり高速クロックで動作する高価なプロセッサを使用する必要があるからである。
【０００７】さらに、ディジタル（衛星）放送用チューナー（ＳＴＢ（Set Top Box）と呼ばれる）やＤＶＤ（Digital Versatile/Video Disc）再生装置などに用いられるＡＶデコーダ中に上記映像音声処理装置が用いられる場合には、放送波から受信されたあるいはディスクから読み出されたＭＰＥＧストリームを入力し、そのＭＰＥＧストリームをデコードし、最終的にディスプレイ、スピーカなどへ映像信号出力及び音声信号出力をするまでに必要とされる一連の処理量は膨大なものとなる。最近では、
このような一連の膨大な処理を効率良く実行する映像音声処理装置に対する要求が高まっている。
【０００８】上記の問題に鑑み、
本発明は、圧縮映像及び圧縮音声データを表すストリームデータの入力、デコード、出力という一連の処理を行い、高い周波数で動作させなくても高い処理能力を有し、製造コストを低減させることができる映像音声処理装置を提供することを目的とする。
　
　＜引用文献記載事項１−４＞
「【００２７】音声出力部１３は、外部の音声出力装置の出力レートに合せて入出力プロセッサ５にデータ要求を出し、入出力プロセッサ５により上記（４）の転送経路により入力される音声データを音声出力装置（Ｄ／Ａコンバータ、音声アンプ、スピーカの組み合わせ等）に出力する。ホストI/F部１４は、外部のホストプロセッサ、たとえばＤＶＤ再生装置の場合にはその制御全般を行うプロセッサとの通信を行うためのインターフェースである。この通信では、ホストプロセッサからＭＰＥＧストリームのデコード開始、停止、早送り再生、逆再生等の指示などが送られる。
＜2.2　デコード処理部の構成＞図４においてデコード処理部１００２は、ＦＩＦＯメモリ４、逐次処理部１００３、定型処理部１００４を備え、入出力処理部１００１からＦＩＦＯメモリ４を介して供給されるＭＰＥＧデータのデコード処理を行う。また、
逐次処理部１００３は、プロセッサ７、内部メモリ８を備える。定型処理部１００４は、コード変換部９、画素演算部１０、画素読み書き部１１、バッファ２００、バッファ２０１を備える。
　
　＜引用文献記載事項１−５＞
「【００７１】なお、
本発明は、汎用ＣＰＵとＤＳＰ（Digital Signal Processor）とを搭載したコンピュータで実現することもできる。
汎用ＣＰＵは、ヘッダ解析用プログラム、音声デコード用プログラム、ＯＳ用プログラムを実行し、ＤＳＰは、定型処理用プログラムを実行する。つまりＣＰＵは、実施形態の逐次処理部１００３が行う逐次処理を行い、ＤＳＰは、定型処理部１００４の定型処理を行う。
　
　＜引用文献記載事項１−６＞
「【００７２】
【発明の効果】本発明の映像音声処理装置は、圧縮音声データと圧縮映像データとを含むデータストリームをデコードすることにより映像データ及び音声データを復元する映像音声処理装置であって、データストリーム中の圧縮映像データに含まれる所定ブロックのヘッダ解析を行うヘッダ解析処理とデータストリーム中の圧縮音声データのデコードを行う音声デコード処理とを行い、ヘッダ解析処理を音声デコード処理より優先的に行う逐次処理手段と、前記逐次処理手段と並行して、データストリーム中の圧縮映像データのヘッダ解析処理を除く圧縮映像データのデコード処理を行う定型処理手段とから構成される。
【００７３】この構成によれば
逐次処理手段と定型処理手段とで圧縮映像データのデコード処理を分担して行うことによって
高い周波数で動作させなくても高い処理能力を有し、製造コストを低減させることができる。
　
　＜引用文献記載事項１−７＞
「　　　　　　　　　　　　【図４】
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　」
　
　
＜引用文献２＞
　国際公開第９１／１７５０７号（１９９１年１１月１４日国際公開）
　
　＜引用文献記載事項２−１＞
「
このような従来のＳＩＭＤ型とＭＩＭＤ型の並列データ処理装置には、それぞれに長所と短所があった。すなわち、ＳＩＭＤ型並列データ処理装置の場合は制御の流れが一本であるため、制御が単純で、大規模な並列処理を行うことが容易であり、非常に高い高速性が得られやすい、しかし、その反面、処理に柔軟性が少なく、複雑な処理には適さない。
　
一方、ＭＩＭＤ型並列データ処理装置の場合は各プロセッサが個々に動作するため、各々が高度な処理を行える。しかし、その分だけ制御は複雑になり、大規模な並列処理には適さない。
　
　＜引用文献記載事項２−２＞
「次に、画像処理の場合は、（１）濃度値変換や２値化のような画素単位の処理、（２）空間フィルタの様な近傍画素間の処理、（３）幾何変換や高速フーリエ変換の様な大局的な処理、（４）ラベリングや境界線検出の様な浸透または追跡型の処理、に大きく分類される。
これらのうち１画素単位処理や近傍画素間処理には単純で大規模な処理であるためＳＩＭＤが適しており、大局処理では複雑で広範な処理が必要なためＭＩＭＤ型が適している。
　
　＜引用文献記載事項２−３＞
「次に、本発明を実現した具体的な適用例を第２図に示す、基本構成は第１図と同様であるが、個々のブロックの中身をさらに細かに示している。
　第２図中、４１，４２，４３，５０，５１のブロックはそれぞれ第１図と同様、共有メモリバス，共有メモリ，システム制御部，ＳＩＭＤ型並列データ処理装装置，ＭＩＭＤ型並列データ処理装置を示す。
　
共有メモリバス４１は、２本のバス９６．９７と各々のバス接続部９４，９５で構成される。このような多重バスとしたのは、二つの並列データ処理装置５０，５１からの共有メモリ４２へのアクセス競合を避けるためと、システム制御部４３からのデータの入出力と演算を同時に行なうためである。
　共有メモリ４２は、一般に複数のセグメントに分割されるが第２図では４つのセグメントの例を示す。各々のセグメント９８，９９，１００，１０１は１６メガバイトの容量を持ち、個別に共有メモリバス４１に接続されている。共有メモリ４２を使用する場合はセグメント番号とセグメント内アドレスを指定する。通常のユーザプログラムは、論理セグメント番号を使用し、物理セグメント番号との対応はシステム制御部４３により行なわれる。また、各セグメントそれぞれが独自にアドレス計算を行なう機能を持ち、余分なアドレス情報がバスを使用することを避けることにより、二つの並列データ処理装置５０，５１は共有メモリ４２と高速なデータ転送を行なうことができ、本発明の効果をさらに向上することができる（特願昭61-288740 号）。」（明細書第６ページ第２３行〜第７ページ最終行）
　
　
＜引用文献３＞
　特開２００１−３０９３８６号公報（平成１３年１１月２日出願公開）
　
　＜引用文献記載事項３−１＞
「【特許請求の範囲】
【請求項１】　外部からプログラマブルに制御可能なパイプライン演算器により、動き補償、動き予測、ＤＣＴ（Ｄｉｓｃｒｅｔｅ　Ｃｏｓｉｎｅ　Ｔｒａｎｓｆｏｒｍ），ＩＤＣＴ（Ｉｎｖｅｒｓｅ　Ｄｉｓｃｒｅｔｅ　ＣｏｓｉｎｅＴｒａｎｓｆｏｒｍ），量子化、逆量子化の各演算を行う
ＳＩＭＤ（Ｓｉｎｇｌｅ　Ｉｎｓｔｒｕｃｔｉｏｎ　ｓｔｒｅａｍ　Ｍｕｌｔｉｐｌｅ　Ｄａｔａｓｔｒｅａｍ）型演算手段
符号化方式に応じて可変長符号化処理、可変長復号処理を行う
ＶＬＣ（Ｖａｒｉａｂｌｅ　Ｌｅｎｇｔｈ　Ｃｏｄｅ）処理手段
外部とのデータ転送を処理する外部データインタフェースと、
処理用の命令を保持する命令メモリと、
上記命令メモリに保持された命令をデコードし、上記ＳＩＭＤ型演算手段、上記ＶＬＣ処理手段及び上記外部データインタフェースをプログラマブルに制御するプロセッサとを備えたことを特徴とする画像処理装置。」
　
　＜引用文献記載事項３−２＞
「【０００６】
【発明が解決しようとする課題】従来の画像処理装置は以上のように構成されているので、動き補償部２０５，動き予測部Ａ２０６，動き予測部Ｂ２０７，ＤＣＴ部２０８，ＩＤＣＴ部２０９は、アルゴリズムに固有のブロックになり、多様な符号化方式に対応できないという課題があった。
【０００７】また、量子化を行う場合には、量子化固有のブロックではなく、プロセッサ２１１が量子化処理を行うので、クロックサイクル数が多くなるという課題があった。
【０００８】この発明は上記のような課題を解決するためになされたもので、
多様な符号化方式に対応でき、画像処理を行うためのクロックサイクル数を削減した画像処理装置を得ることを目的とする。
　
　＜引用文献記載事項３−３＞
「【００４１】
【発明の効果】以上のように、この発明によれば、外部からプログラマブルに制御可能なパイプライン演算器により、動き補償、動き予測、ＤＣＴ，ＩＤＣＴ，量子化、逆量子化の各演算を行うＳＩＭＤ型演算手段と、符号化方式に応じて可変長符号化処理、可変長復号処理を行うＶＬＣ処理手段と、外部とのデータ転送を処理する外部データインタフェースと、処理用の命令を保持する命令メモリと、命令メモリに保持された命令をデコードし、ＳＩＭＤ型演算手段、ＶＬＣ処理手段及び外部データインタフェースをプログラマブルに制御するプロセッサとを備えたことにより、
多様な符号化方式に対応できると共に、画像処理を行うためのクロックサイクル数を削減することができるという効果がある。
　
　
＜引用文献４＞
　特開平１１−６５９８９号公報（平成１１年３月９日出願公開）
　
　＜引用文献記載事項４−１＞
「【００１５】
メインＣＰＵ２０は、並列演算機構（ＳＩＭＤ：Single Instruction stream Multiple Data stream）を備えたＣＰＵコア２１を有し
　
　＜引用文献記載事項４−２＞
「【００２７】
ＳＢＵＳＩＦ（サブバスインターフェース）１３は、ＦＩＦＯと数個のレジスタを持ち、外部バス（サブバス：ＳＢＵＳ）との間のデータのやりとりを行う。
　
　＜引用文献記載事項４−３＞
「【００４４】先ず図３は整数定型データの整数処理の場合のデータパスを示している。この図３において、メインメモリ５０内の整数定型データ５２は、ＤＭＡＣ１４のＤＭＡ（ダイレクトメモリアクセス）により、メインＣＰＵ２０のＳＰＲ（スクラッチパッドメモリ）２４にバースト転送される。転送されたデータは、
ＣＰＵコア２１の並列演算機構のＳＩＭＤ（Single Instruction stream Multiple Data stream）命令を用い、ＳＰＲ２４をワークエリアにして定型処理及び非定型処理される。
　
　
＜引用文献５＞
　特開平６−１３１１８１号公報（平成６年５月１３日出願公開）
　
　＜引用文献記載事項５−１＞
「【特許請求の範囲】
【請求項１】シ−ケンシャルに記述された命令列を実行する機能を有するメインＣＰＵ部と、前記メインＣＰＵ部からアクセス可能なメインリソ−スと、メインＣＰＵ部からのマクロ命令の指令によりその指令に応じた処理を実行する機能とストア命令の指令によりそれ以前に指令された前記マクロ命令の実行結果をメインＣＰＵ部の対応するバスサイクルに呼応して出力する機能とを有するサブ処理装置とを有し、前記マクロ命令は前記サブ処理装置内のメモリ手段に保持するデ−タか又は前記メインＣＰＵ部によるマクロ命令の指令時にオペランドデ−タとして引き渡されたデ−タを用いて前記サブ処理システムに処理を実行させる情報を含み、前記ストア命令には前記サブ処理システム内のメモリ手段に保持されている目的のデ−タを指定すると共に、ストア命令の指令時に生成されるメインＣＰＵ部のストアバスサイクルに呼応して前記目的のデ−タを出力させる情報を含み、前記ストア命令を実行する機能には前記目的とするデ−タが存在するメモリ手段が先行して指令されているマクロ命令の実行に伴って変更される場合にその変更が終了するまで前記メインＣＰＵ部の前記ストアバスサイクルを延長する待ち信号を出力してメインＣＰＵ部を待たせる手段を有することを特徴とする階層並列処理型中央処理装置。
・・・（中略）・・・
【請求項７】請求項１の中央処理装置は、メインＣＰＵ部に、
サブ処理装置に対してマクロ命令を生成するための専用の命令バスを有する
　
　＜引用文献記載事項５−２＞
「【０００７】
【実施例】本発明の実施例を図１を用いて詳細に説明する。
【０００８】本発明の並列処理方式中央演算処理装置（ＰＣＰＵ）は、メインＣＰＵ部１と１台以上のサブ処理装置２（本例では２ａ〜２ｄの４台のサブ処理装置から成る）と主記憶装置等の記憶サブシステムに代表されるメインリソ−ス３とから構成される。
メインＣＰＵ部１と各サブ処理装置２ａ〜２ｄとはデ−タバスＤａｔａｌ１、コントロ−ルバスＣＯＮＴｌ２及び命令バスで接続され、通常はメインＣＰＵ部１の管理下で各サブ処理装置２ａ〜２ｄは動作する。本例においては命令バスはアドレスバスＡＤＤＲｌ３の一部分を共有することによって代用している。
　
　＜引用文献記載事項５−３＞
「【００２１】
図３は、図１の例において、アドレスバスＡＤＤＲｌ３で代用していた命令バスＩとコントロ−ルバスＣＯＮＴｌで代用されているサブ処理装置を制御するための制御バス（各サブ処理装置の入力インタ−フェ−スＣに入力されている）とを分離し、メインＣＰＵ部１にサブ処理装置用の命令バスＳＩＮＳＴＳｌ３と制御バスＳＣＯＮＴＳｌ２を特別に設けた実施例である。
【００２２】（１）
アドレスバスＡＤＤＲｌ３によるアドレス指定を伴うメインリソ−ス３へのメインＣＰＵ部１のアクセスと、サブ処理装置Ａ，Ｂへの任意のマクロ命令の指令及びサブ処理装置Ａ，Ｂでの処理の実行とを並列化することができる。
　
　＜引用文献記載事項５−４＞
「【００２３】図４は、デ−タバスＤａｔａｌ１に直接サブ処理装置Ａ，Ｂを接続するのではなく、図３の例に加えてさらに、独立したサブ処理装置用のデ−タバスＳＤａｔａｓｌ１を設けてそこにサブ処理装置Ａ，Ｂのデ−タ入出力インタ−フェ−スＤを接続した実施例である。本実施例は以下に示す特徴及び効果を有する。
【００２４】（１）
メインＣＰＵ部１によるメインリソ−ス３へのアクセスとサブ処理装置Ａ，Ｂへのマクロ命令の指示とを並列化できる点は、図３の場合と同様である。
【００２５】（２）図３の実施例の（２）の特徴・効果の他に、サブリソ−ス３ａをサブ処理装置用のバスシステムＳｌ（ＳＩＮＳＴ，ＳＣＯＮＴ，ＳＤａｔａ）上に設けることによって、メインリソ−ス３をアクセスしなくてもサブリソ−ス３ａ上のデ−タを用いてサブ処理装置にて実行する処理が実現できるようにしておくことにより、メインＣＰＵ部１の動作とサブ処理装置の動作とが完全に並列動作できる時間を大幅に長くすることができる。」
　
　
＜引用文献６＞
　特開平５−３２４０１８号公報（平成５年１２月７日出願公開）
　
　＜引用文献記載事項６−１＞
「【０００５】図４は各メモリのバスを分離してプロセッサと結合させた従来のＰＣの制御回路の概略構成を示すブロック図である。プロセッサ２１はＰＣ専用に製造されたものであり、ビットアドレス単位でデータを処理する。プロセッサ２１は、制御信号線Ｃ１、アドレスバスＡ１、およびデータバスＤ１を介して、ＲＡＭ２２およびインタフェース回路２４と結合されている。また、
プロセッサ２１は、制御信号線Ｃ２、アドレスバスＡ２、およびデータバスＤ２を介してシーケンスプログラム用メモリ２３と結合されている。
　
　＜引用文献記載事項６−２＞
「【００２１】図２はプロセッサ１内部の構成を示すブロック図である。プロセッサ１にはコントロール回路１１が設けられており、プロセッサ１内の回路全体を制御する。
コントロール回路１１は、１実行サイクル毎に同一アドレスに格納された２つのシーケンス命令をシーケンスプログラム用メモリ３からデータバスＤＢ３を介して読み込む。
　
　
（２）参考文献
　本願の出願前に頒布または電気通信回線を通じて公衆に利用可能となった下記参考文献には、それぞれ、下記参考文献記載事項が記載されている。（下線は当審付与。）
　
＜参考文献１＞
　特表平１０−５０７３２１号公報（平成１０年７月１４日公表）
　
　＜参考文献記載事項１−１＞
「 或る種の用途の場合には、コンピュータ資源に対する必要条件は非常に高く、１００　ＢＯＰＳ（１秒当たり１０億オペレーション）の程度である。この性能レベルを達成するためには、多重処理が用いられる。サイズ及び構成の異なる多くの並列処理システムが開発された。並列システムのサイズ、ハードウェアの複雑さ、及び、プログラミングの多様性が展開し続けているので、これらのシステムにおける並列タスクを実現するための代案の範囲は拡大する。
並列方式のモデルには２つのタイプが有る。即ち、ＳＩＭＤ（単一命令多重データ）マシン、及び、ＭＩＭＤ（多重命令多重データ）マシンである。
　
ＳＩＭＤマシンは、それら自体の記憶装置へ接続された多重プロセッサを有する
　
図１Ｂに概略的に示すＭＩＭＤマシンはそれら自体の記憶装置へ接続された多重プロセッサを有する。
全てのマシンは、異なる多重プログラム及び多重制御スレッドをランする。
　
　
＜参考文献２＞
　特開２０００−２５９５７９号公報（平成１２年９月２２日出願公開）
　
　＜参考文献記載事項２−１＞
「【０２２９】このため、本実施例においては、
ＤＶＤ−ＲＯＭ用の復号化はハードウェアで行なうようにし、誤り訂正回路（ＥＣＣ）３６０を備える。
　
　＜参考文献記載事項２−２＞
「【０２３６】
ＳＩＭＤ型プロセッサ３１０のプログラムを変更することによって、処理内容を変更でき、新規の規格など仕様変更に容易に対応できる。
　
　
＜参考文献３＞
　特開２０００−３１１１３２号公報（平成１２年１１月７日出願公開）
　
　＜参考文献記載事項３−１＞
「【特許請求の範囲】
【請求項１】　プロセッサおよびメモリと接続したシステムバス間で、あるシステムバスのメモリに対し他のシステムバスのプロセッサが、
前記システムバス間を接続するブリッジＬＳＩ
前記他のシステムバスのプロセッサが前記メモリをアクセス対象とするときの情報を前記ブリッジＬＳＩが有した記憶手段へ一時記憶し、前記ブリッジＬＳＩが備える、接続したシステムバスのメモリを直接アクセスする機能または前記システムバスのプロセッサを一時的に停止する機能の一方または両方を使用し、複数のシステムバス間で別のシステムバスのメモリに対しアクセスする複数バス間のメモリアクセス制御方法。」
　
　＜参考文献記載事項３−２＞
「【０００２】
【従来の技術】図９は、従来、一般的に用いられてきた複数バス間のメモリアクセス制御方法によりシステムバスとローカルバスとの間でメモリアクセスを行う場合の構成を示すブロック図である。図において、１’はシステムバス、２’はローカルバス、
３ａ’はシステムバス１’とローカルバス２’との間を接続するブリッジ回路
　
　
４．引用発明
　
（１）上記引用文献記載事項１−２、１−３等から見て、引用文献１は、従来技術における「高速クロックで動作する高価なプロセッサを使用する必要がある」ために「コストがかかるという問題」や「膨大な処理を効率良く実行する映像音声処理装置に対する要求」等に対処するために、「圧縮映像及び圧縮音声データを表すストリームデータの入力、デコード、出力という一連の処理を行い、高い周波数で動作させなくても高い処理能力を有し、製造コストを低減させることができる映像音声処理装置を提供すること」を目的としてなされた「映像音声処理装置」に関する発明を説明する文献であるところ、上記引用文献記載事項１−１の【請求項１】の記載等から、引用文献１には、
「圧縮音声データと圧縮映像データとを含むデータストリームをデコードすることにより映像データ及び音声データを復元する映像音声処理装置であって、
データストリーム中の圧縮映像データに含まれる所定ブロックのヘッダ解析を行うヘッダ解析処理とデータストリーム中の圧縮音声データのデコードを行う音声デコード処理とを行い、ヘッダ解析処理を音声デコード処理より優先的に行う逐次処理手段と、
前記逐次処理手段と並行して、データストリーム中の圧縮映像データのヘッダ解析処理を除く圧縮映像データのデコード処理を行う定型処理手段とを備え」た「映像音声処理装置」
が記載されていると言える。
　
（２）さらに、上記引用文献記載事項１−１の【請求項２】の記載等から、
「前記逐次処理手段は、プロセッサと、プロセッサが実行するためのヘッダ解析用スレッドと音声デコード用スレッドとスレッド切替制御用スレッドとを記憶するメモリとを有し、
プロセッサがヘッダ解析用スレッドをメモリから読み出して実行することによりヘッダ解析処理を行うヘッダ解析手段と、
プロセッサが音声デコード用スレッドをメモリから読み出して実行することにより音声デコード処理を行う音声デコード手段と、
プロセッサがスレッド切替え制御用スレッドをメモリから読み出して実行することにより、ヘッダ解析処理を優先するようにプロセッサに割り当てるスレッドを切り替える制御を行う制御手段とを備え」
るものであることを読み取ることができる。
　
（３）さらに、上記引用文献記載事項１−１の【請求項９】の記載等から、
「前記定型処理手段は、
データストリーム中の圧縮映像データを可変長復号するコード変換手段と、
可変長復号により得られた映像ブロックに対して、所定の演算を施すことにより逆量子化および逆離散余弦変換を行う演算手段と、
逆離散余弦変換後の映像ブロックと復号済みのブロックを合成することにより動き補償処理を行って映像データを復元する合成手段とを備え、
前記ヘッダ解析手段は、
コード変換手段に要求して可変長復号されたヘッダ情報を取得する取得手段と、
取得されたヘッダ情報の解析を行い、続いて動きベクトルの算出を行う解析手段と、
解析結果として得られるパラメータを定型処理手段に通知する通知手段と、
解析手段による解析過程の所定時点においてコード変換手段にブロックの可変長復号開始を指示する開始指示手段とを備え」
るものであることを読み取ることができる。
　
（４）さらに、上記引用文献記載事項１−４における「逐次処理部１００３は、プロセッサ７、内部メモリ８を備える。定型処理部１００４は、コード変換部９、画素演算部１０、画素読み書き部１１、バッファ２００、バッファ２０１を備える。」との記載等から、
「前記逐次処理手段は、プロセッサと内部メモリを備え、
前記定型処理手段は、コード変換部と、画素演算部と、画素読み書き部と、バッファを備えるもの」
であると言える。
　
（５）よって、引用文献１には、
「圧縮映像及び圧縮音声データを表すストリームデータの入力、デコード、出力という一連の処理を行い、高い周波数で動作させなくても高い処理能力を有し、製造コストを低減させることができる映像音声処理装置を提供すること」を目的とした下記引用発明が記載されていると認められる。
　
＜引用発明＞
「圧縮音声データと圧縮映像データとを含むデータストリームをデコードすることにより映像データ及び音声データを復元する映像音声処理装置であって、
データストリーム中の圧縮映像データに含まれる所定ブロックのヘッダ解析を行うヘッダ解析処理とデータストリーム中の圧縮音声データのデコードを行う音声デコード処理とを行い、ヘッダ解析処理を音声デコード処理より優先的に行う逐次処理手段と、
前記逐次処理手段と並行して、データストリーム中の圧縮映像データのヘッダ解析処理を除く圧縮映像データのデコード処理を行う定型処理手段とを備え、
前記逐次処理手段は、プロセッサと、プロセッサが実行するためのヘッダ解析用スレッドと音声デコード用スレッドとスレッド切替制御用スレッドとを記憶するメモリとを有し、
プロセッサがヘッダ解析用スレッドをメモリから読み出して実行することによりヘッダ解析処理を行うヘッダ解析手段と、
プロセッサが音声デコード用スレッドをメモリから読み出して実行することにより音声デコード処理を行う音声デコード手段と、
プロセッサがスレッド切替え制御用スレッドをメモリから読み出して実行することにより、ヘッダ解析処理を優先するようにプロセッサに割り当てるスレッドを切り替える制御を行う制御手段とを備え、
前記定型処理手段は、
データストリーム中の圧縮映像データを可変長復号するコード変換手段と、
可変長復号により得られた映像ブロックに対して、所定の演算を施すことにより逆量子化および逆離散余弦変換を行う演算手段と、
逆離散余弦変換後の映像ブロックと復号済みのブロックを合成することにより動き補償処理を行って映像データを復元する合成手段とを備え、
前記ヘッダ解析手段は、
コード変換手段に要求して可変長復号されたヘッダ情報を取得する取得手段と、
取得されたヘッダ情報の解析を行い、続いて動きベクトルの算出を行う解析手段と、
解析結果として得られるパラメータを定型処理手段に通知する通知手段と、
解析手段による解析過程の所定時点においてコード変換手段にブロックの可変長復号開始を指示する開始指示手段とを備え、
前記逐次処理手段は、プロセッサと内部メモリを備え、
前記定型処理手段は、コード変換部と、画素演算部と、画素読み書き部と、バッファを備えるものである
映像音声処理装置」
　
　
５．対比
　
　以下に、本願発明と引用発明とを比較する。
　
（１）引用発明は「映像音声処理装置」であるところ、「映像」も「画像」と言えるものであるから、引用発明も本願発明と同様に「画像音声信号処理装置」と言えるものである。
　
（２）引用発明における「内部メモリ」「バッファ」は、それぞれ、本願発明における「第１共有メモリ」「第２共有メモリ」に対応付けられるものであるところ、これらがデータバスに接続されていることは明らかであるから、引用発明と本願発明とは
「バスと該バスに接続されたメモリと」
を備えている点で共通すると言える。
　
（３）引用発明における「逐次処理手段」内の「プロセッサ」は、本願発明における「命令並列プロセッサ」に対応付けられるものであるところ、該「プロセッサ」もバスに接続されていることは明らかであり、該「逐次処理手段」は「データストリーム中の圧縮音声データのデコードを行う音声デコード処理」を行うのであるから、該「プロセッサ」が該「音声デコード処理」を行っていると言える。
　したがって、引用発明と本願発明とは
「音声オーディオの伸長処理を行い、前記バスに接続されるプロセッサ」
を備えている点で共通すると言える。
　
（４）引用発明における「定型処理手段」の「コード変換部」「画素演算部」「画素読み書き部」は、本願発明における「データ並列プロセッサ及び専用ハードウェア」に対応付けられるものであるところ、前者もバスに接続されていることは明らかであり、しかも、引用発明における「定型処理手段」は「前記逐次処理手段と並行して」「圧縮映像データのデコード処理を行う」ものである。
　したがって、引用発明と本願発明とは
「前記バスに接続され、かつ前記プロセッサとともに同時並行して画像伸長処理を行う処理手段」
を備えている点で共通すると言える。
　
（５）引用発明における「定型処理手段」は「前記逐次処理手段と並行して」「圧縮映像データのデコード処理を行う」のであるから、引用発明と本願発明とは、
「前記プロセッサ、前記処理手段のそれぞれは、同時並行して伸長処理を実行する」
点でも共通すると言える。
　
（６）よって、本願発明は、下記一致点で引用発明と一致し、下記相違点を有する点で引用発明と相違する。
　
＜一致点＞
「バスと該バスに接続されたメモリと、
　音声オーディオの伸長処理を行い、前記バスに接続されるプロセッサと、
　前記バスに接続され、かつ前記プロセッサとともに同時並行して画像伸長処理を行う処理手段とを備え、
　前記プロセッサ、前記処理手段のそれぞれは、同時並行して伸長処理を実行する画像音声信号処理装置。」
　
＜相違点１＞
　本願発明において音声オーディオの伸長処理を行うプロセッサは「命令並列」プロセッサである点。
（これに対し、引用発明の「プロセッサ」はマルチスレッドで動作可能なものではあるが、これを「命令並列」プロセッサとする旨の記載は引用文献１には無い。）
　
＜相違点２＞
　本願発明において画像伸長処理を行う「処理手段」は「データ並列プロセッサ及び専用ハードウェア」である点。
（これに対し、引用文献１には、「定型処理手段」をＤＳＰで実現してもよい旨の記載はある（引用文献記載事項１−１の【請求項２１】、引用文献記載事項１−５）ものの、「定型処理手段」を「データ並列プロセッサ及び専用ハードウェア」とする旨の記載は無い。）
　
＜相違点３＞
　本願発明は「第１データバスと、」「前記第１データバスに接続され、前記第１データバスを介して共有される第１共有メモリと、」「前記第１データバスとは独立分離した状態に設けられる第２データバスと、」「前記第２データバスに接続され、前記第２データバスを介して共有される第２共有メモリと、」「前記第１データバスと前記第２データバスとを仲介し、前記第１データバスと前記第２データバスとを間接的に接続するブリッジユニットと」を備え、前記命令並列プロセッサは前記「第２データバス」に接続され、データ並列プロセッサ及び専用ハードウェアは前記「第１データバスに接続されるが前記第２データバスには直接接続され」ないものである。
（これに対して、引用文献１においては、逐次処理部と定型処理部内の信号線が別個の信号線として描かれ、しかもこれら処理部間を結ぶ信号線が描かれたものが図示（引用文献記載事項１−７）されてはいるものの、詳細な回路構造を具体的に開示する記載は無く、このため引用発明が、２つのバスを有しそれぞれのバスに共有メモリを有する回路構造であるとも、これらのバスの間にブリッジを備える回路構造であるとも言えない。　）
　
＜相違点４＞
　本願発明は「命令バス」を備え、「前記命令バスには、前記命令並列プロセッサと前記データ並列プロセッサ及び前記専用ハードウェアとが接続されて命令が通信され」るものである。
（これに対して、引用発明はデータバスと「命令バス」とが分離された回路構造ではない。）
　
　
６．判断
　
（１）画像の高精細度化や高機能化、新たな規格や仕様変更等に対応するため処理装置の高性能化や汎用化を図ることは、当該分野における普遍的な課題であり、このような課題の解決のために並列データ処理装置の適用を試みることは、本願出願時においては適宜に採用されていた一般的な技術思想となっていたものであり（必要があれば、引用文献記載事項２−１〜２−３、３−１〜３−３、４−１、４−３、参考文献記載事項１−１、２−１、２−２等参照）、しかも、このような並列データ処理装置の採用は、処理の高速化を図るとともにクロックの高速化を抑えることができるものであることは、当業者の技術常識である（必要があれば、引用文献記載事項３−２、３−３等参照）から、引用発明の「高い周波数で動作させなくても高い処理能力を有し、製造コストを低減させることができる映像音声処理装置を提供すること」と言う目的にも適合するものであることは明らかである。
　
（２）相違点１について
　そして、複数のスレッド処理等の複数の命令を並列に実行する並列データ処理装置としては命令並列プロセッサ（所謂「ＭＩＭＤ」）を挙げることができ、これは本願出願前から当業者が適宜に採用していた周知慣用のプロセッサである（必要があれば、引用文献記載事項２−１〜２−３、参考文献記載事項１−１等参照）から、引用発明におけるマルチスレッドの「プロセッサ」に換えて、かかる「命令並列プロセッサ」の採用を試みること、すなわち、上記相違点１にかかる構成の採用を試みることは当業者にとっては通常の創作能力の発揮にほかならないものである。
　
（３）相違点２について
　また、画像処理用等の定型処理に適した並列データ処理装置として、データ並列プロセッサ（所謂「ＳＩＭＤ」）を挙げることができ、これも本願出願前から当業者が適宜に採用していた周知慣用のプロセッサである（必要があれば、引用文献記載事項２−１〜２−３、３−１、４−１、４−３、参考文献記載事項１−１、２−１、２−２等参照）。また、処理の一部を専用ハードウエアで行うようにすることも、当業者が適宜に採用していた周知慣用の構成である（必要があれば、引用文献記載事項３−１、参考文献記載事項２−１等参照）。してみると、引用発明における「定型処理手段」を「並列プロセッサ」と「専用ハードウェア」とで構成すること、すなわち上記相違点２に係る構成の採用を試みることは当業者にとっては通常の創作能力の発揮にほかならないものである。
　
（４）相違点３について
　複数の処理手段を動作させる場合に、処理の停滞を防止する等の目的でバスを複数に分けることは、当業者が適宜に採用していた構成であり、またこの場合にバス間にブリッジを接続することも、必要に応じて適宜に採用されていた構成にほかならない（必要があれば、引用文献記載事項２−３、４−１〜４−３、参考文献記載事項３−１、３−２等参照）。
　してみると、上記相違点１および相違点２に係る構成を採用した際に、バスを命令並列プロセッサ用のバスとデータ並列プロセッサ及び専用ハードウェア用のバスに分け、これら２つのバスをブリッジで接続するような構成を採用することも、当業者であれば要求される性能等に応じて適宜に採用する構成にほかならない。
　また、この場合には、引用発明における「内部メモリ」等の「逐次処理手段」においてアクセスされるメモリを命令並列プロセッサ用のバスに接続される共有メモリとし、「バッファ」等の「定型処理手段」においてアクセスされるメモリをデータ並列プロセッサ及び専用ハードウェア用のバスに接続される共有メモリとすることは、必然的に採用される構成にすぎない。
　したがって、引用発明を、「第１データバスと、」「前記第１データバスに接続され、前記第１データバスを介して共有される第１共有メモリと、」「前記第１データバスとは独立分離した状態に設けられる第２データバスと、」「前記第２データバスに接続され、前記第２データバスを介して共有される第２共有メモリと、」「前記第１データバスと前記第２データバスとを仲介し、前記第１データバスと前記第２データバスとを間接的に接続するブリッジユニットと」を備え、前記命令並列プロセッサが前記「第２データバス」に接続され、データ並列プロセッサ及び専用ハードウェアが前記「第１データバスに接続されるが前記第２データバスには直接接続され」ないものとすること、すなわち、上記相違点３にかかる構成を採用することは、当業者が適宜に採用し得た設計的事項にすぎないものである。
　
（５）相違点４について
　処理の停滞を防止する等の目的で命令バスとデータバスを分けることも、適宜に採用されていた構成であり（必要があれば、引用文献記載事項５−１〜５−４、６−１、６−２参照）、引用発明においても命令バスとデータバスを分けることで、「命令バス」を備え、「前記命令バスには、前記命令並列プロセッサと前記データ並列プロセッサ及び前記専用ハードウェアとが接続されて命令が通信され」るものとすること、すなわち、上記相違点４にかかる構成を採用することは、当業者が適宜に採用し得た設計的事項にすぎないものである。
　
（６）してみると、本願発明の構成は引用文献１に記載された発明に基づいて、当業者が容易に想到し得たものである。
　また、本願発明の効果は、当業者であれば容易に予測し得る程度のものであって、格別顕著なものではない。
　よって、本願発明は、引用文献１に記載された発明に基づいて、当業者が容易に発明をすることができたものである。
　
　
７．意見書の主張について
　
（１）なお、請求人は上記平成２６年５月２１日付けの意見書において、次の様に主張している。
『拒絶理由通知の中で、「音声や画像処理に並列データ処理装置の適用を試みることは、本願出願時の一般的な技術的趨勢」と推測されていますが、逐次処理のためにプロセッサを使用することは容易に想到可能、とすることに異論はないものの、本願での処理内容における逐次処理に「命令並列」プロセッサに担当させるというところは、当時の当業者にとって容易には想到しえなかったと考えます。
　実際、引用発明の図１９に示されるように、逐次処理とされる、ヘッダ解析及び音声コーデックは時系列的にプロセッサにて実行されています。映像と音声は同期することが必要であり、リアルタイム性が重視される分野で、かつ、時系列的な処理形態で処理が間に合っていることから、あえて、ハードコストを費やして、逐次処理を複数並列に行うための命令並列プロセッサを想定する動機が全くありません。
　また、定型処理に対し、専用ハードウェアを用意することを容易に想到可能とすることに異論はありませんが、データ並列プロセッサで処理を行う、とするところは、当然のこととは言えないと考えます。
　実際、引用発明の図４に示すように、プロセッサと明確に区別される形で、専用ハードウェアのみで定型処理にあたるところが実現されています。ここからも、当業者であれば、定型処理を専用ハードウェアで実現するのが当然であり、あえて複雑な制御及び処理を実現可能なプロセッサを使用するということは想到しえないといえます。
　以上のことから、本願請求項１及び２に係る発明は、引用文献１〜６に基づいて、発明の新規性も進歩性も否定されないと確信します。』
　
（２）しかしながら、引用発明が「膨大な処理を効率良く実行する映像音声処理装置に対する要求」等に対処するためのものであることや、当該分野における画像の高精細度化や高機能化、新たな規格の乱立等の技術的趨勢に鑑みれば、引用発明における並列データ処理装置の採用の動機付けは十分に認められ、また、並列データ処理装置がそもそも処理の多重化によってクロックの高速化を行うことなく処理の高速化を図るものであることから見て、並列データ処理装置の採用は「圧縮映像データのデコード処理を分担して行うことによって」「高い周波数で動作させなくても高い処理能力を有し、製造コストを低減させる」（引用文献記載事項１−６）と言う引用発明の着想を踏襲するものであり、さらに上記技術的趨勢を鑑みれば、引用発明において時系列的な処理形態で処理が間に合っていることや専用ハードウェアのみで定型処理にあたっていることが、並列データ処理装置の採用の阻害要因となるものではない。
　したがって、上記意見書の主張を認めることはできない。
　
　
８．むすび
　
　上記のとおり、本願の請求項２に係る発明は、その出願前に日本国内又は外国において頒布された刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないものである。
　したがって、その余の請求項についての検討をするまでもなく、本願は拒絶すべきものであるから、原査定を取り消し、本願の発明は特許すべきものとすることはできない。
　
　よって、上記結論のとおり審決する。