【事件の表示】
　特願２００６−１６４３７９「フラッシュメモリ素子及びその製造方法」拒絶査定不服審判事件〔平成１９年　５月３１日出願公開、特開２００７−１３４６６９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１８年６月１４日（パリ条約に基づく優先権主張　２００５年１１月１０日、大韓民国）を出願日とする特許出願であって、平成２４年２月１６日付けの拒絶理由通知に対して同年５月１８日に意見書及び手続補正書が提出されたが、同年８月２０日付けで拒絶査定がなされた。
　それに対して、同年１２月１７日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、平成２５年４月１６日付けで審尋がなされ、それに対する回答書は提出されなかった。
　
第２　補正の却下の決定
【結論】
　平成２４年１２月１７日に提出された手続補正書による補正を却下する。
　
【理由】
１　補正の内容
　平成２４年１２月１７日に提出された手続補正書による補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１〜９を、補正後の特許請求の範囲の請求項１〜７と補正するとともに、明細書の補正を行うものであり、補正前後の請求項１は各々以下のとおりである。
　
（補正前）
　「【請求項１】
　半導体基板上の所定の領域に一定間隔で離隔されて形成されたトレンチと、
　上記トレンチの側壁に形成されたトンネル酸化膜と、
　上記トンネル酸化膜を含む上記トレンチの一部を埋め込んで形成された埋め込みフローティングゲートと、
　上記埋め込みフローティングゲートの両側の上記半導体基板に形成された接合部と、
　上記埋め込みフローティングゲートの上部に形成された誘電体膜と、
　上記誘電体膜上に形成され、上記埋め込みフローティングゲート及び上記接合部上部を通るように形成されたコントロールゲートと、
　上記埋め込みフローティングゲートが形成された上記トレンチの一部を除く上記トレンチの残りの部分に形成され、上記埋め込みフローティングゲート、上記誘電体膜および上記コントロールゲートが積層されてなる構造の間に形成された素子分離膜と、
を含むフラッシュメモリ素子。」
　
（補正後）
　「【請求項１】
　半導体基板上の所定の領域に一定間隔で離隔されて形成されたトレンチと、
　上記トレンチの側壁に形成されたトンネル酸化膜と、
　上記トンネル酸化膜を含む上記トレンチの一部を埋め込んで形成された埋め込みフローティングゲートと、
　上記埋め込みフローティングゲートの両側の上記半導体基板に形成された接合部と、
　上記埋め込みフローティングゲートの上部に形成された誘電体膜と、
　上記誘電体膜上に形成され、上記埋め込みフローティングゲート及び上記接合部上部を通るように形成されたコントロールゲートと、
　上記埋め込みフローティングゲートが形成された上記トレンチの一部を除く上記トレンチの残りの部分に形成され、上記埋め込みフローティングゲート、上記誘電体膜および上記コントロールゲートが積層されてなる構造の間に上記コントロールゲートの高さまで形成された素子分離膜と、
を含むフラッシュメモリ素子。」
　
２　補正事項の整理
　本件補正による補正事項を整理すると、次のとおりである。
　
（１）補正事項１
　補正前の請求項１の「上記埋め込みフローティングゲートが形成された上記トレンチの一部を除く上記トレンチの残りの部分に形成され、上記埋め込みフローティングゲート、上記誘電体膜および上記コントロールゲートが積層されてなる構造の間に形成された素子分離膜」を、「上記埋め込みフローティングゲートが形成された上記トレンチの一部を除く上記トレンチの残りの部分に形成され、上記埋め込みフローティングゲート、上記誘電体膜および上記コントロールゲートが積層されてなる構造の間に上記コントロールゲートの高さまで形成された素子分離膜」と補正して、補正後の請求項１とすること。
　
（２）補正事項２
　補正前の請求項４の「上記複数の第２トレンチが埋め込まれるように絶縁膜を形成して上記埋め込みフローティングゲート、上記誘電体膜および上記コントロールゲートが積層されてなる構造の間に素子分離膜を形成する段階」を、「上記複数の第２トレンチが埋め込まれるように絶縁膜を形成して上記埋め込みフローティングゲート、上記誘電体膜および上記コントロールゲートが積層されてなる構造の間に上記コントロールゲートの高さまで埋め込まれる素子分離膜を形成する段階」と補正して、補正後の請求項３とすること。
　
（３）補正事項３
　補正前の請求項２及び９を削除するとともに、当該削除に伴って補正前の請求項の番号及び引用する請求項の番号を補正すること。
　
（４）補正事項４
　補正前の明細書の０００６及び０００７段落を補正して、各々補正後の明細書の０００６及び０００７段落とすること。
　
３　新規事項追加の有無及び補正の目的についての検討
（１）補正事項１及び２について
　補正事項１及び２により補正された部分は、本願の願書に最初に添付した明細書（以下「当初明細書」という。また、本願の願書に最初に添付した明細書、特許請求の範囲又は図面を「当初明細書等」という。）の００２４段落、及び００３６段落等に記載されているものと認められるから、補正事項１及び２は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、補正事項１及び２は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　また、補正事項１及び２は、各々補正前の請求項１及び４に記載されていた発明特定事項である「素子分離膜」を限定するものであるから、特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項をいう。以下同じ。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、補正事項１及び２は、特許法第１７条の２第４項に規定する要件を満たす。
　
（２）補正事項３について
　補正事項３が特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
　また、補正事項３は、特許法第１７条の２第４項第１号に掲げる請求項の削除を目的とするものに該当するから、特許法第１７条の２第４項に規定する要件を満たす。
　
（３）補正事項４について
　補正事項４は、補正事項１及び２により補正された特許請求の範囲と整合を取るために明細書を補正するものであるから、補正事項１及び２と同様に特許法第１７条の２第３項に規定する要件を満たす。
　
（４）新規事項追加の有無及び補正の目的についての検討のまとめ
　以上検討したとおりであるから、本件補正は特許法第１７条の２第３項及び第４項に規定する要件を満たす。
　そして、本件補正は特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるのか否か（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するものであるのか否か）について、以下において更に検討する。
　
４　独立特許要件について
（１）補正後の発明
　本願の本件補正による補正後の請求項１に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１に記載されている事項により特定されるとおりのものであり、その請求項１に係る発明（以下「補正発明」という。）は、請求項１に記載されている事項により特定される、上記１の「（補正後）」の箇所に記載したとおりのものであり、再掲すると次のとおりである。
　
　「【請求項１】
　半導体基板上の所定の領域に一定間隔で離隔されて形成されたトレンチと、
　上記トレンチの側壁に形成されたトンネル酸化膜と、
　上記トンネル酸化膜を含む上記トレンチの一部を埋め込んで形成された埋め込みフローティングゲートと、
　上記埋め込みフローティングゲートの両側の上記半導体基板に形成された接合部と、
　上記埋め込みフローティングゲートの上部に形成された誘電体膜と、
　上記誘電体膜上に形成され、上記埋め込みフローティングゲート及び上記接合部上部を通るように形成されたコントロールゲートと、
　上記埋め込みフローティングゲートが形成された上記トレンチの一部を除く上記トレンチの残りの部分に形成され、上記埋め込みフローティングゲート、上記誘電体膜および上記コントロールゲートが積層されてなる構造の間に上記コントロールゲートの高さまで形成された素子分離膜と、
を含むフラッシュメモリ素子。」
　
（２）引用刊行物に記載された発明
　ア　本願の優先権主張の日前に外国において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開２０００−２６０８８７号公報（以下「引用例」という。）には、図１〜６及び８〜２２とともに次の記載がある（ここにおいて、下線は当合議体が付加したものである。）。
　
　（ア）「【００３２】
【発明の実施の形態】
本発明の不揮発性半導体記憶装置は、特にフラッシュ型メモリ（以下単にフラッシュメモリという。）に関するものであり、半導体基板上に多数のメモリセルが形成され、１つのメモリセルは１つの島状のフローティングゲートを有している
【００３３】図１〜図６に本発明のフラッシュメモリの１例の主要構造を示す。図１は平面図、図２はこの平面図のＡ−Ａ’断面図、図３はこの平面図のＢ−Ｂ’断面図、図４はＣ−Ｃ’断面図、図５はＤ−Ｄ’断面図、図６はＥ−Ｅ’断面図である。
【００３４】図１、図２および図５から判るように、
半導体基板１の表面に設けられた不純物であるソース領域３ｓとドレイン領域３ｄが、図１（平面図）の縦方向に延びて、それぞれサブグランド線およびサブビット線となっている
【００３５】そして本発明では、図２から判るように、
ソース領域３ｓとドレイン領域３ｄ間に溝８が設けられており、溝８の内面にはトンネル絶縁膜９（ゲート絶縁膜）を介してフローティングゲート３３が独立した島状に設けられている
【００３６】また、
フローティングゲート３３の上方をフローティングゲート−コントロールゲート間絶縁膜３４を介してコントロールゲート３５が、図１（平面図）の横方向のストライプ状に設けられている
【００３７】この構造では、左右の隣接するメモリセル間は素子分離用の溝１２で分離され、その溝は絶縁膜３６で埋められている。
【００３８】このような本発明の構造では、ソース・ドレイン間距離、即ちチャネル長は、ソース・ドレイン間の直線距離ではなく、溝８の周囲に沿う距離になるので、素子の微細化が進んだ場合でも、十分なチャネル長を確保することができる。
【００３９】〜【００４３】（略）
【００４４】図示していないが、
この構造のさらに上部には層間絶縁膜が設けられ、層間絶縁膜の上に、サブビット線であるドレイン領域に接続するメインビット線、サブグランド線であるソース領域に接続するメイングランド線等の配線等が設けられる
　
　（イ）「【００４５】次に、本発明のフラッシュメモリの製造方法を例を挙げながら具体的に説明する。
【００４６】［実施形態１］図１に示す平面図のＡ−Ａ’断面を中心に製造方法を説明する。
【００４７】図８に示すように、半導体基板１としてシリコン基板の表面に犠牲酸化膜２を形成してから、浅い位置の高濃度領域形成のために、例えばヒ素をドーズ量５×１０15ｃｍ-1、加速エネルギー７０ｋｅＶで、深い位置の低濃度領域形成のためにリンをドーズ量１×１０14ｃｍ-1、加速エネルギー３０〜５０ｋｅＶでイオン注入し、ＤＤＤ構造の不純物拡散層３を形成する。注入の順序はどちらが先でもよく、またＤＤＤ構造になるのであれば、不純物の種類、注入条件は適宜変更することができる。尚、この例でＤＤＤ構造にしないときは、ヒ素の注入だけでよい。
【００４８】次に、図９に示すように犠牲酸化膜を除去した後、図１０に示すように熱ＣＶＤ法により酸化シリコン膜４を厚さ１００〜１５０ｎｍの厚さに形成する。
【００４９】図１１に示すように、レジスト５を全面に形成した後、ライン幅０．２μｍ、ライン間隔０．２μｍのストライプ形状にパターニングし、これをマスクとして酸化シリコン膜４をパターニングし、続いて図１２に示すように、レジスト５を取り除く。ここで、このライン幅およびライン間隔は、これに限られるものではなくレジストのパターニング限界が進めばさらに狭くして高集積化することが可能であり、本発明の構造はそのような高集積化に対応できる構造である。
【００５０】図１３に示すように、ライン状にパターニングされた酸化シリコン膜４のライン間を一つおきに覆うようにストライプ状のレジスト６を形成し、引き続きこのレジスト６をマスクに用いて、例えばＨＢｒ、Ｃｌ2をエッチングガスとして用いた異方性のドライエッチングにより
ストライプ状の溝８を深さ２００〜５００ｎｍ程度に形成する
【００５１】その後、図１４に示すように、このレジスト６をＯ2プラズマアッシングによりとる。
【００５２】その後熱酸化により、図１５に示すように
チャネル用溝８の内面を含む露出しているシリコン基板の表面にトンネル絶縁膜としてトンネル酸化膜９を１０ｎｍ程度の厚さに形成する
【００５３】次に、図１６に示すように
フローティングゲート用ポリシリコン１０を成膜する
【００５４】次に、フローティングゲート用ポリシリコン１０の上に、チャネル用の溝８の上部を覆うストライプ形状のレジスト１１を形成する。そしてこのレジストをマスクとしてフローティングゲート用ポリシリコン１０をエッチングし、引き続き不純物拡散層３の表面のトンネル酸化膜を例えばＣＦ4をエッチングガスとして用いてエッチングにより除き、引き続きレジストと酸化シリコン膜４をマスクにして図１７に示すように素子分離用溝１２を形成する。エッチング条件は、チャネル用溝８の形成と同じ条件を採用することができる。尚、酸化シリコン膜４も多少エッチングされて薄くなるが、もともと厚く形成されているので、不純物拡散層３が表面から露出することはない。
【００５５】素子分離用溝の深さは、素子分離できるだけの深さがあればよく、例えばチャネル用溝の深さと同程度かそれよりも深いことが好ましい。
【００５６】次に図１８に示すように、Ｏ2プラズマアッシングによりレジスト１１を取り除く。ここまでの工程では、フローティングゲート用ポリシリコン１０は、まだ島状には分離されておらず、図１の縦方向に走るストライプ状である。
【００５７】次に図１９に示すように、酸化シリコン膜１３を例えばプラズマＣＶＤにより全面に成膜し、続いて図２０に示すように、フローティングゲート用ポリシリコン１０の表面が現れるまでエッチバックする。このとき堆積した酸化シリコン膜１３表面の段差が大きい場合には、表面をＣＭＰ（化学機械研磨）によりある程度平坦化してから、エッチバックするとフローティングゲート用ポリシリコンのストライプ間を十分に酸化シリコン膜で埋めることができる。
【００５８】次に図２１に示すように、
露出したフローティングゲート用ポリシリコンの表面を覆うフローティングゲート−コントロールゲート間絶縁膜として、例えばＯＮＯ膜１４（酸化シリコン膜／窒化シリコン膜／酸化シリコン膜の３層構造であって、例えばそれぞれ高温熱ＣＶＤ、ＣＶＤ、高温熱ＣＶＤにより形成することができる。）を、酸化シリコン換算膜厚で１５ｎｍ程度に形成する
【００５９】その後、図２２に示すように
コントロールゲート用ポリシリコン１５を全面に堆積した後、図１の横方向のストライプ状のマスクを用いてコントロールゲート用ポリシリコン１５、ＯＮＯ膜１４およびフローティングゲート用ポリシリコン１０をパターニングする。このパターニングにより、コントロールゲートは図１の横方向に延びるストライプ状に形成され、同時にフローティングゲート用ポリシリコンは分断されて島状のフローティングゲートが形成される
【００６０】
ここまでの工程により、図１（平面図）に示すようなフラッシュメモリの主要な構造が完成する
【００６１】
その後、図示は省略するが層間絶縁膜を成膜堆積した後、所定のコンタクトホール等形成した後、層間絶縁膜の表面にアルミニウムなどでビット線等の配線を形成してフラッシュメモリを完成する
【００６２】以上のように実施形態１の製造方法によれば、不純物拡散層の幅が精度良く決まり、バラツキも少ないので、ＯＮ電流のバラツキの少ない信頼性の高いフラッシュメモリが得られる。」
　
　（ウ）上記摘記事項（ア）及び（イ）を参照しつつ、引用例の図１（フラッシュメモリの平面図）、並びに、図１のＡ−Ａ’断面図である図２、図１のＤ−Ｄ’断面図である図５、及び図１のＥ−Ｅ’断面図である図６を参照すると、「コントロールゲート３５」は、「フローティングゲート−コントロールゲート間絶縁膜３４」上に形成され、「フローティングゲート３３」及び「ソース領域３ｓとドレイン領域３ｄ」の上部を通るように、「溝８」とは平面視で垂直方向にストライプ状に設けられていることが明らかである。
　
　（エ）上記摘記事項（イ）の「図２２に示すようにコントロールゲート用ポリシリコン１５を全面に堆積した後、図１の横方向のストライプ状のマスクを用いてコントロールゲート用ポリシリコン１５、ＯＮＯ膜１４およびフローティングゲート用ポリシリコン１０をパターニングする。このパターニングにより、コントロールゲートは図１の横方向に延びるストライプ状に形成され、同時にフローティングゲート用ポリシリコンは分断されて島状のフローティングゲートが形成される。」（００５９段落）、「ここまでの工程により、図１（平面図）に示すようなフラッシュメモリの主要な構造が完成する。」（００６０段落）、「その後、図示は省略するが層間絶縁膜を成膜堆積した後、・・（略）・・ビット線等の配線を形成してフラッシュメモリを完成する。」（００６１段落）との記載を参照しつつ、引用例の図１（フラッシュメモリの平面図）、及び図１のＢ−Ｂ’断面図である図３を参照すると、「層間絶縁膜」は、図３における「島状」に「分断され」た「フローティングゲート３３」、「フローティングゲート−コントロールゲート間絶縁膜３４」、及び「コントロールゲート３５」が積層されてなる構造の間を含む「フラッシュメモリの主要な構造」全体を覆うように設けられることが明らかである。
　
　イ　以上を総合すると、引用例には、次の発明（以下「引用発明」という。）が記載されているものと認められる。
　
　「半導体基板１の表面に設けられたソース領域３ｓとドレイン領域３ｄと、
　前記半導体基板１の表面の前記ソース領域３ｓと前記ドレイン領域３ｄ間に設けられたストライプ状の溝８と、
　前記溝８の内面に設けられたトンネル酸化膜９と、
　前記溝８の内面に設けられたトンネル酸化膜９を介して、独立した島状に設けられたフローティングゲート３３と、
　前記フローティングゲート３３上に設けられたフローティングゲート−コントロールゲート間絶縁膜３４と、
　前記フローティングゲート−コントロールゲート間絶縁膜３４上に形成され、前記フローティングゲート３３、及び前記ソース領域３ｓと前記ドレイン領域３ｄの上部を通るように、前記溝８とは平面視で垂直方向にストライプ状に設けられたコントロールゲート３５と、
　前記島状に設けられたフローティングゲート３３、前記フローティングゲート−コントロールゲート間絶縁膜３４、及び前記コントロールゲート３５が積層されてなる構造の間を含む、上記各構成要素全体を覆うように設けられた層間絶縁膜と、
　前記層間絶縁膜の表面に設けられ、サブビット線として機能する前記ドレイン領域３ｄに接続するメインビット線、サブグランド線として機能する前記ソース領域３ｓに接続するメイングランド線を含む配線と、
を含むフラッシュメモリ。」
　
（３）補正発明と引用発明との対比
　ア　引用発明の「半導体基板１」、「ストライプ状の溝８」は、各々補正発明の「半導体基板」、「一定間隔で離隔されて形成されたトレンチ」に相当する。
　したがって、引用発明の「前記半導体基板１の表面の前記ソース領域３ｓと前記ドレイン領域３ｄ間に設けられたストライプ状の溝８」は、補正発明の「半導体基板上の所定の領域に一定間隔で離隔されて形成されたトレンチ」に相当する。
　
　イ　引用発明の「前記溝８の内面に設けられたトンネル酸化膜９」は、補正発明の「上記トレンチの側壁に形成されたトンネル酸化膜」に相当する。
　
　ウ　引用発明の「フローティングゲート３３」は、「前記溝８の内面に設けられたトンネル酸化膜９を介して、独立した島状に設けられた」ものであるから、「溝８」の一部を埋め込むように設けられたものである。
　したがって、引用発明の「前記溝８の内面に設けられたトンネル酸化膜９を介して、独立した島状に設けられたフローティングゲート３３」は、補正発明の「上記トンネル酸化膜を含む上記トレンチの一部を埋め込んで形成された埋め込みフローティングゲート」に相当する。
　
　エ　引用発明の「ソース領域３ｓとドレイン領域３ｄ」は、補正発明の「接合部」に相当する。
　また、引用発明は、「前記半導体基板１の表面の前記ソース領域３ｓと前記ドレイン領域３ｄ間に設けられたストライプ状の溝８」を含むものであり、「前記溝８の内面に設けられたトンネル酸化膜９を介して、独立した島状に設けられたフローティングゲート３３」を含むものであるから、言い換えれば、「ソース領域３ｓとドレイン領域３ｄ」は、「ストライプ状の溝８」の両側の「半導体基板１」の表面に設けられたものである。そして、「ストライプ状の溝８」の中には、「フローティングゲート３３」が設けられているから、結局、「ソース領域３ｓとドレイン領域３ｄ」は、「フローティングゲート３３」の両側の「半導体基板１」に設けられていることになる。
　したがって、引用発明の「半導体基板１の表面に設けられたソース領域３ｓとドレイン領域３ｄ」は、補正発明の「上記埋め込みフローティングゲートの両側の上記半導体基板に形成された接合部」に相当する。
　
　オ　引用発明の「フローティングゲート−コントロールゲート間絶縁膜３４」は、絶縁膜であるから、誘電体からなることは明らかである。
　したがって、引用発明の「前記フローティングゲート３３上に設けられたフローティングゲート−コントロールゲート間絶縁膜３４」は、補正発明の「上記埋め込みフローティングゲートの上部に形成された誘電体膜」に相当する。
　
　カ　引用発明の「コントロールゲート３５」は、補正発明の「コントロールゲート」に相当する。
　したがって、引用発明の「前記フローティングゲート−コントロールゲート間絶縁膜３４上に形成され、前記フローティングゲート３３、及び前記ソース領域３ｓと前記ドレイン領域３ｄの上部を通るように、前記溝８とは平面視で垂直方向にストライプ状に設けられたコントロールゲート３５」は、補正発明の「上記誘電体膜上に形成され、上記埋め込みフローティングゲート及び上記接合部上部を通るように形成されたコントロールゲート」に相当する。
　
　キ　引用発明において、「フローティングゲート３３」は、「前記溝８の内面に設けられたトンネル酸化膜９を介して、独立した島状に設けられた」ものであり、かつ、「前記島状に設けられたフローティングゲート３３、前記フローティングゲート−コントロールゲート間絶縁膜３４、及び前記コントロールゲート３５が積層されてなる構造の間」には、「層間絶縁膜」が設けられているから、「溝８」のうち、「島状に設けられたフローティングゲート３３」以外の部分には、「層間絶縁膜」が設けられていることになる。
　また、引用発明における「層間絶縁膜」のうち、「前記島状に設けられたフローティングゲート３３、前記フローティングゲート−コントロールゲート間絶縁膜３４、及び前記コントロールゲート３５が積層されてなる構造の間」に存在する「層間絶縁膜」は、「配線」と「半導体基板１」の絶縁を確保するための層間絶縁としての機能を有するとともに、「溝８」が伸びる方向に隣接する「前記島状に設けられたフローティングゲート３３、前記フローティングゲート−コントロールゲート間絶縁膜３４、及び前記コントロールゲート３５が積層されてなる構造」同士、すなわちメモリセル同士の絶縁を確保するための素子分離としての機能も有していることは、当業者に明らかである。
　したがって、引用発明の「上記各構成要素全体を覆うように設けられた層間絶縁膜」のうち、「前記島状に設けられたフローティングゲート３３、前記フローティングゲート−コントロールゲート間絶縁膜３４、及び前記コントロールゲート３５が積層されてなる構造の間」に設けられた「層間絶縁膜」は、補正発明の「上記埋め込みフローティングゲートが形成された上記トレンチの一部を除く上記トレンチの残りの部分に形成され、上記埋め込みフローティングゲート、上記誘電体膜および上記コントロールゲートが積層されてなる構造の間に上記コントロールゲートの高さまで形成された素子分離膜」に相当する。
　
　ク　引用発明の「フラッシュメモリ」は、補正発明の「フラッシュメモリ素子」に相当する。
　
　カ　以上を総合すると、補正発明と引用発明とは、
　
　「半導体基板上の所定の領域に一定間隔で離隔されて形成されたトレンチと、
　上記トレンチの側壁に形成されたトンネル酸化膜と、
　上記トンネル酸化膜を含む上記トレンチの一部を埋め込んで形成された埋め込みフローティングゲートと、
　上記埋め込みフローティングゲートの両側の上記半導体基板に形成された接合部と、
　上記埋め込みフローティングゲートの上部に形成された誘電体膜と、
　上記誘電体膜上に形成され、上記埋め込みフローティングゲート及び上記接合部上部を通るように形成されたコントロールゲートと、
　上記埋め込みフローティングゲートが形成された上記トレンチの一部を除く上記トレンチの残りの部分に形成され、上記埋め込みフローティングゲート、上記誘電体膜および上記コントロールゲートが積層されてなる構造の間に上記コントロールゲートの高さまで形成された素子分離膜と、
を含むフラッシュメモリ素子。」
　
 　である点、すなわち、すべての点で一致し、相違点は存在しない。 
 　したがって、補正発明は、引用例に記載された発明である。 
　
（５）独立特許要件についてのまとめ
　以上検討したとおり、補正発明は、引用例に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許出願の際独立して特許を受けることができない。
　したがって、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項をいう。以下同じ。）の規定に違反する。
　
５　補正の却下の決定のむすび
　以上検討したとおり、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
　平成２４年１２月１７日に提出された手続補正書による補正は上記のとおり却下されたので、本願の請求項１〜９に係る発明は、平成２４年５月１８日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜９に記載されている事項により特定されるとおりのものであり、そのうちの請求項１に係る発明（以下「本願発明」という。）は、請求項１に記載されている事項により特定される、上記第２　１の「（補正前）」の箇所に記載したとおりのものである。
　一方、本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用された刊行物である特開２０００−２６０８８７号公報（引用例）には、上記第２　４（２）に記載したとおりの事項、及び発明（引用発明）が記載されているものと認められる。
　そして、本願発明に対して技術的限定を加えた発明である補正発明は、上記第２　４において検討したとおり、引用例に記載された発明であるから、本願発明も当然に、引用例に記載された発明である。
　したがって、本願発明は、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　
第４　むすび
　以上のとおりであるから、他の請求項について検討するまでもなく、本願は拒絶をすべきものである。
　よって、上記結論のとおり審決する。