【事件の表示】
　平成　８年特許願第２３３５７６号「論理回路検証装置」拒絶査定に対する審判事件［平成１０年　３月　６日出願公開、特開平１０−　６３７０７］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯・本願発明
　本願は、平成８年８月１５日に出願されたものであって、平成１０年１０月５日に手続補正がされた後、平成１１年４月２３日に拒絶査定がされ、これに対し平成１１年６月１０日に審判請求がされた後、平成１１年６月２５日に手続補正がされたものである。
　なお、前記平成１１年６月２５日付けでなされた手続補正は、本審決と同日付けで当審において補正却下の決定がなされている。
２　本願発明
　本願の請求項１に係る発明（以下「本願発明」という。）は、平成１０年１０月５日付け手続補正書により補正された明細書および図面の記載からみて、特許請求の範囲の請求項１により特定される次のとおりのものである。
「論理回路について回路データやライブラリから回路情報を読み込み、該論理回路をテクノロジに依存しない中間形式に変換出力する手段と、前記論理回路を部分回路に分割する箇所、及び分割した部分回路についてどれとどれを比較するかの対応付けを決めるための対応点の情報を、１又は複数の対応点検出アルゴリズムを用いて抽出し、対応点情報として出力する対応点検出手段と、前記対応点情報及び前記中間形式の回路情報に基づき前記論理回路を部分回路に分割してなる部分回路データを出力する回路分割手段と、前記部分回路データと前記対応点情報を参照して、分割された回路データを比較検証し、比較検証する毎にその結果を出力する比較検証手段と、前記比較検証手段から出力された比較検証毎の比較検証結果を記憶する手段と、を備えたことを特徴とする論理回路検証装置。」　
３　引用刊行物
　これに対して、原査定の拒絶の理由に引用された特開昭６３−２２６７７０号公報（昭和６３年９月２１日出願公開。以下「引用例１」という。）には、「論理照合方式」に関する発明について、図面と共に以下の記載がある。
　ア「この発明は、機能図から回路図を自動生成し、人手でこれに遅延時間を調整などするための修正を加えた場合などに両者間の論理的一致を調べるのに、しらみつぶし法などの手法があったが、入力変数およびゲート数が大きくなると論理照合を行うことが指数関数的に困難となる問題を解決するため、論理一致性の照合をしようとす２つの回路中の対応する位置の中間変数を取り出して順位の低い順に並べ、この順位の低い中間変数と入力変数とによって区切られる部分の回路を夫々切り出し、これらキューブ表現などして所定の論理演算を行って両者の論理的一致性の検証を行い、一致した場合にこの中間変数を外部端子に置き換え更に次のレベルの中間変数について検証を順次行って２つの回路の論理的一致性の照合を行うことにより、例え入力変数およびゲート数が大きくなっても部分回路に切り出して順次処理し、論理的一致性の照合を迅速に行うようにしている。」（１頁右下欄６行〜２頁左上欄５行）
　イ「第１図は本発明の原理構成図を示す。図中データ１は、論理一致性の照合を行う２つの回路に関するデータ例えば機能図データ１−１、回路図データ１−２、および両者の対応する要素に関する情報を格納した要素対応テーブル１−３から構成されている。」（３頁左下欄１１行〜１６行）
　ウ「切出処理部２は、要素対応テーブル１−３から読み出した等価な中間変数のうち、レベルの低い中間変数と入力変数とで区切られる部分回路を、機能図データ１−１および回路図データ１−２から順次切り出すものである。」（３頁左下欄１７行〜右下欄２行）
　エ「検証処理部３は、切出処理部２によって切り出された２つの部分回路が論理的に一致しているか否かを検証するものである。」（３頁右下欄２行〜４行）
　オ「外部端子置換部４は、検証処理部３によって２つの部分回路が論理的に一致していると検証された場合に、これら２つの部分回路を切り出す時に用いた中間変数を外部端子に置き換えるものである。」（３頁右下欄５行〜９行）
　カ「「以上のように、２つの回路中の等価な中間変数のうちレベルの低い中間変数から、当該中間変数と入力変数とによって区切られる部分回路を夫々切り出して検証を行い、等価性をチェックした中間変数を外部端子に置き換えて次のレベルの中間変数について同様に繰り返して検証を行うことにより、２つの回路を対応する中間変数のレベルの低い順から分割し、１度に検証しなければならない入力変数の数を削減して照合を迅速に行うことを可能としている。」（４頁左上欄６行〜１５行）
　キ「第２図および第３図において、図中の丸１（当審注：丸で囲まれた数字は、以下丸１，丸２・・・のように表記する）は、字づらを解釈して後処理に必要なデータ構造に各種値をセットする状態を示す。図中丸２は、機能図と回路図のｔｒｅｅ構造（木構造）のレベル付けを行う状態を示す。これは、第２図矢印を用いて示すように、機能図データ１−１および回路図データ１−２から夫々読み出した各要素について、図示のようにｔｒｅｅ構造のレベル付け（レベル１、２、３・・・）を行うことを意味している。この際、合わせて要素対応テーブル１−３から機能図および回路図中の要素のうち、対応する等価のもの（中間変数）を図中例えばＰ１およびＰ１’として読み出しておく。」（４頁左上欄１９行〜右上欄１２行）
　ク「第３図中丸４は、論理式表現を切り出す状態を示す。これは、機能図データ１−１および回路図データ１−２から、対応する第１の検証順位の中間変数Ｐ２およびＰ２’と、入力変数とによって区切られる部分回路の論理式表現を第３図図示のように夫々切り出すことを意味している。」（４頁左下欄２行〜７行）
　ケ「図中丸７は、全ての中間変数Ｐｉについて検証した結果が等価か否かを判別する状態を示す。これは、図中丸５で順位の低い順に、中間変数Ｐｉと入力変数とによって区切られる２つの部分回路について論理的に一致するか否かの検証を行い、一致した場合にこの中間変数Ｐｉを外部端子に置き換え、次の順位の中間変数Ｐｊについて図中丸４ないし丸６を繰り返し実行する。このようにして全ての中間変数Ｐｉについての論理的に一致した場合に、２つの回路が論理的に一致したと判断され、検証が行われたこととなる。」（４頁右下欄１行〜１１行）
　コ「第１４図（イ）は第１２図機能図を表すデータの一部を示したものであって、既述した第１図機能図データ１−１に対応するものである。この機能図入力データ部に記述した（ｊｏｉｎｅｄ　ｎｅｔ９　（ｑｕａｌｉｆｙ　ｄｅｃ　ｙ−７）　（ｑｕａｌｉｆｙ　ｎｏｔ１　ｉｎ））・・・・（１０）は、ｎｅｔ９は、ｄｅｃ（デコーダ）のｙ−７端子と、ｎｏｔ１のｉｎ端子とに接続されている”を表している。同様に、第１４図（ロ）は、第１３図回路図を表すデータの一部を示したものであって、既述した第１図回路データ１−２に対応するものである。第１４図（ハ）は既述した第１図要素対応テーブル１−３に対応するものであって、第１４図（イ）のデータによって表される機能図と、第１４図（ロ）のデータによって表される回路図との対応する機能図上の対応点Ｐｉと回路図上の対応点Ｐｉ’とを表すものである。この中間変数の対応表を記述した（ｅｑｕａｌ　ｖａｒ　（ｑｕａｌｉｆｙ　ｋｉｎｏｕｚｕ　ｎｅｔ９）　（ｑｕａｌｉｆｙ　ｋａｉｒｏｚｕ　ｎｅｔ８）・・・（１１）は、機能図のｎｅｔ９（Ｐｉ）は、回路図のｎｅｔ８（Ｐｉ’）に等価である”を表している。」（６頁左上欄１３行〜右上欄１６行）
　サ「これら第１４図（イ）ないし（ハ）に示すデータ例に基づいて、入力変数と対応点ＰｉおよびＰｉ’とで区切られる部分回路を夫々切り出すように指令を与えると、第１図切出処理部２は、第１５図に示すような結果を出力する。これを模式的に表したものが第１２図に示す機能図、および第１３図に示す回路図である。これら切り出された機能図および回路図は、既述したように例えばキューブ表現され、所定の論理演算することによって両者が論理的に一致するか否かが判別される。」（６頁右上欄１７行〜左下欄７行）
　同じく原査定の拒絶の理由に引用された特開平８−２２４８５号公報（平成８年１月２３日出願公開。以下、「引用例２」という）には、
　シ「【０００８】ここで、ＨＤＬ論理抽出手段６またはネットリスト論理抽出手段７によるブール式の抽出処理について説明する。この処理では、例えば図７に示す論理回路であったとすると、まず、記憶素子３４ａ，３４ｂの部分が切り取られ、組み合わせ回路３３ａ，３３ｂだけが抽出される。このとき、切り取られた記憶素子３４ａ，３４ｂの跡には、新たな出力端子３６ａ，３６ｂおよび入力端子３７ａ，３７ｂが発生する。例えば、記憶素子３４ａが切り取られたとき、そのデータ入力端子Ｄの跡には、新たな出力端子３６ａが発生する。なお、この出力端子３６ａの出力をＲ１．Ｄとし、出力端子３６ｂの出力をＲ２．Ｄとする。
【０００９】また、データ出力端子Ｑの跡には、新たな入力端子３７ａ，３７ｂが発生する。なお、この入力端子３７ａの入力をＲ１．Ｑとし、入力端子３７ｂの入力をＲ２．Ｑとする。その後、分割した組み合わせ回路から、各出力端子３５，３６ａ，３６ｂ毎にブール式３８が抽出される。例えば、図７では、出力端子３６ａおよび出力端子３６ｂのブール式は、各々、入力Ｉ１，Ｉ２，Ｉ３の関数ｆ１，ｆ２として定義される。また、出力端子３５のブール式は、入力Ｒ１．Ｑ，Ｒ２．Ｑの関数ｆ３として定義される。
【００１０】次に、ブール式８およびブール式９間の論理等価性が、記憶素子名の対応表１１に基づいてブール比較手段１０により検証される。この結果、論理等価性検証手段４による検証の結果である論理等価性検証結果１２、もしくは不一致が見つかった場合に不一致箇所の特定を容易にするための不一致箇所特定支援情報１３が出力される。」（３頁左欄１９行〜４０行）
 ス「 【００４８】次に動作について説明する。論理合成手段５６は、機能記述１から論理回路２を導出する際に、機能記述１から記憶素子を推定（自動生成）し、記憶素子にある特定の命名規則に従って自動的に名前を付ける。論理等価性検証手段５５では、記憶素子対応手段＆ＨＤＬ論理抽出手段５７が、機能記述１からブール式を抽出する際の記憶素子推定時に、上記論理合成手段５６による命名規則をそのまま利用する。
【００４９】このようにして抽出したブール式８では、その入出力端子名（記憶素子を切り取った時に発生する入出力端子を含む）はすべて論理回路２より抽出したブール式９と対応が取れているため、そのままブール比較手段１０によりブール比較を実施することができる。【００５０】このように、この実施例では、機能記述１からブール式を抽出する際に、論理合成手段５６が機能記述１から論理回路２を導出するときに所定の命名規則に従って自動的に記憶素子に付けた名前をそのまま用いて、機能記述１と論理回路２との記憶素子の対応をとるようにしたので、論理等価性検証の処理を簡素化できるとともに、検証対象が順序回路であってもブール比較に基づく論理等価性検証を自動的に実施することができるという効果が得られる。」（７頁左欄１４行〜３５行）
４　対比・判断
　そこで、本願発明と引用例１に記載された発明とを対比すると、 
　(a)引用例１に記載された発明における切出処理部２は、第２図に示された丸１〜丸４の動作から明らかなように、データ１から読み出されたデータを、字ずらを解釈して後処理に必要なデータ構造に各種値をセットするものであり（前記イ、ウ、キ、ク参照）、この後処理に必要なデータ（中間変数）が、本願発明における「テクノロジに依存しない中間形式」のデータに相当することは明らかであるから、かかる切出処理部２における前記処理は、回路情報を回路データ以外にライブラリからも読み込む点は別として、「論理回路について回路データから回路情報を読み込み、該論理回路をテクノロジに依存しない中間形式に変換出力する手段」である点で、本願発明の「論理回路をテクノロジに依存しない中間形式に変換出力する手段」と一致する。
　(b)引用例１に記載された発明における切出処理部２は、要素対応テーブル１−３から読み出した等価の中間変数のうち、レベルの低い中間変数と入力変数とで区切られる部分回路を、機能図データ１−１および回路図データ１−２から順次切り出すものであり（前記イ、ウ、キ〜コ参照）、要素対応テーブル１−３に格納されている要素対応データは、論理回路を部分回路に分割する箇所、及び分割した部分回路についてどれとどれを比較するのかを対応付けるものであることが明らかであるから、かかる切出処理部２における切出処理は、本願発明の「対応点情報及び前記中間形式の回路情報に基づき前記論理回路を部分回路に分割してなる部分回路データを出力する回路分割手段」に相当する。
　(c)引用例１に記載された発明における検証処理部３は、切出処理部２によって切り出された対応する２つの部分回路が論理的に一致しているか否かを検証するものであり（前記エ、ケ、サ参照）、検証結果は、切り出すときに用いた中間変数を外部端子に置き換えるための情報として、該切出処理部から出力されることが明らかであるから、本願発明における「前記部分回路データと前記対応点情報を参照して、分割された回路データを比較検証し、比較検証する毎にその結果を出力する比較検証手段」に相当する。
　(d)引用例１に記載された発明の「論理照合方式」は、２つの論理回路の論理的一致を検証するものである（前記ア〜カ参照）から、「論理回路検証装置」であるという点で、本願発明と差異がない。
　したがって、本願発明と引用例１に記載された発明は、
「論理回路について回路データから回路情報を読み込み、該論理回路をテクノロジに依存しない中間形式に変換出力する手段と、対応点情報及び前記中間形式の回路情報に基づき前記論理回路を部分回路に分割してなる部分回路データを出力する回路分割手段と、前記部分回路データと前記対応点情報を参照して、分割された回路データを比較検証し、比較検証する毎にその結果を出力する比較検証手段と、を備えた論理回路検証装置」である点で一致し、次の各点で相違する。
(1)本願発明は、回路情報を「回路データやライブラリ」から読み込むのに対して、引用例１に記載された発明は、これを「回路データ」から読み込むようにしている点。
(2)本願発明は、「前記論理回路を部分回路に分割する箇所、及び分割した部分回路についてどれとどれを比較するかの対応付けを決めるための対応点の情報を、１又は複数の対応点検出アルゴリズムを用いて抽出し、対応点情報として出力する対応点検出手段」を備えているのに対して、引用例１に記載された発明における対応点情報（両者の対応する要素に関する情報）は、要素対応テーブル１−３に格納されており、この対応点情報がどのようにして検出されたものであるかについては明記されていない点。
(3)本願発明は、「比較検証手段から出力された比較検証毎の比較検証結果を記憶する手段」を備えているのに対して、引用例１に記載された発明は、順次上位レベルの比較検証を行って２つの回路の等価性検証を行うために、比較検証手段（検証処理部３）の比較検証結果を外部端子に置き換えており、前記手段を備えていない点。
　そこで、まず、相違点(1)について検討すると、
論理回路についての回路データは、ＶＨＤＬやＶｅｒｉｌｏｇーＨＤＬなどのハードウェア記述言語で記述され、その記述はマクロの論理情報を含むことが当業者に周知であり、このような論理回路について論理回路検証を行う場合には、前記マクロの論理情報をライブラリから読み出す必要があることが当業者に明らかであるから、引用例１に記載された発明において、回路情報を「回路データやライブラリ」から読み込むように構成することは、当業者が格別の創意工夫を要することなくなし得ることである。
　次に、相違点(2)について検討すると、
　論理回路を部分回路に分割する箇所、及び分割した部分回路についてどれとどれを比較するかの対応付けを決めるための対応点の情報を、対応点検出アルゴリズムを用いて抽出し、抽出した対応点の情報を出力する技術は、引用例２に記載され（前記ス参照）、また同引用例２に従来技術として記載された特開平５−１５１２９６号公報に記載されているように当業者に周知であるから、「前記論理回路を部分回路に分割する箇所、及び分割した部分回路についてどれとどれを比較するかの対応付けを決めるための対応点の情報を、１又は複数の対応点検出アルゴリズムを用いて抽出し、対応点情報として出力する対応点検出手段」を設けることは、当業者が格別の創意工夫を要することなくなし得ることである。
　次に、相違点(3)について検討すると、　
　分割された回路データを比較検証し、比較検証する毎にその結果を出力し、出力された比較検証結果を記憶する手段を設けて、２つの回路の等価性を検証する論理回路検証装置は、引用例２に記載され（前記シ参照）、また前記特開平５−１５１２９６号公報に記載されているように当業者に周知であるから、比較検証手段（検証処理部３）の比較検証結果を外部端子に置き換えて順次上位レベルの比較検証を行って２つの回路の等価性検証を行う引用例１記載の発明に代え、「比較検証手段から出力された比較検証毎の比較検証結果を記憶する手段」を備えて比較検証する構成とすることは、当業者が格別の創意工夫を要することなくなし得ることである。
　そして、本願発明の構成によりもたらされる効果も引用例１に記載された発明、及び引用例２に記載された発明または前記周知技術から当業者が容易に予測し得る程度のものであり、格別のものではない。
５　むすび
　以上のとおりであるから、本願発明は、引用例１に記載された発明、及び引用例２に記載された発明または前記周知技術に基づいて、当業者が容易に発明をすることができたものと認められるので、他の請求項に係る発明について検討するまでもなく、特許法第２９条第２項の規定により、特許を受けることができない。
　よって、結論のとおり審決する。