【事件の表示】
　特願２０１０−５３１９７９「プロセッサの設計方法および設計システム」拒絶査定不服審判事件〔平成２１年　５月　７日国際公開、ＷＯ２００９／０５８０１７、平成２３年　１月２７日国内公表、特表２０１１−５０３６９５、請求項の数（８）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯・本願発明
１　手続の経緯
　本願は、２００８年１０月３１日（パリ条約による優先権主張外国庁受理２００７年１１月１日、米国）を国際出願日とする出願であって、平成２２年８月３１日付けで手続補正がなされ、平成２４年５月２１日付けで拒絶理由が通知され、平成２４年１１月１９日付けで意見書が提出されると同時に手続補正がなされたが、平成２４年１２月１３日付け（発送日同年１２月１８日）で拒絶査定がなされたものである。
　本件は、本願についてなされた上記拒絶査定を不服として平成２５年４月１８日付けで請求された拒絶査定不服審判請求である。 
 　 
２　本願発明
（１）本願発明
　本願の請求項１〜８に係る発明（以下、それぞれの発明を項番を用いて「本願発明１」等という。）は、平成２２年８月３１日付け手続補正及び平成２４年１１月１９日付け手続補正により補正された特許請求の範囲、明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜８に記載された事項によって特定されるものであるところ、その請求項１〜８の記載は次のとおりのものである。
 　 
「　【請求項１】
　プロセッサの設計方法であって、
　複数のリソースをリソースパラメータと前記複数のリソースの相互関係に基づいて特定する、前記プロセッサの初期モデルを提供する第１のステップと、
　選択されたアプリケーションで使用が必要なリソースを示す統計量を提供する第２のステップと
　統計量に基づいて、少なくとも１つのリソースパラメータの緩和、および／または初期仕様で特定されたリソースの量の制限を行う第３のステップとを含み、
　前記設計されたプロセッサは、このプロセッサに埋め込まれたＲＯＭまたはこのプロセッサに一体化されたＲＯＭを備え、このＲＯＭは選択されたアプリケーションを備え、
　前記第３のステップに関与するリソースは、複数の処理リソース、複数の記憶リソースおよび複数の通信リソースに制限され、これらのリソースの少なくとも１つを含むように制限されることを特徴とするプロセッサの設計方法。
　　【請求項２】
　請求項１に記載のプロセッサの設計方法において、
　前記プロセッサはＶＬＩＷプロセッサであることを特徴とするプロセッサの設計方法。
　　【請求項３】
　請求項１に記載のプロセッサの設計方法において、
　前記プロセッサは時間固定プロセッサであることを特徴とするプロセッサの設計方法。
　　【請求項４】
　請求項１に記載のプロセッサの設計方法において、
　前記プロセッサはデータ固定プロセッサであることを特徴とするプロセッサの設計方法。
　　【請求項５】
　請求項１乃至４のいずれか１項に記載のプロセッサの設計方法において、
　前記プロセッサはマイクロコード化したプロセッサであることを特徴とするプロセッサ
の設計方法。
　　【請求項６】
　請求項１に記載のプロセッサの設計方法において、
　選択されたアプリケーションで前記の使用が必要とされる前期リソースを示す前記統計量が、前記選択されたアプリケーションで用いられるソフトウェアをコンパイルするコンパイラによって提供されることを特徴とするプロセッサの設計方法。
　　【請求項７】
　選択されたアプリケーションを備える埋込まれたＲＯＭまたは一体化されたＲＯＭを備えるプロセッサを設計するための、プロセッサの設計システムであって、
　前記プロセッサの初期モデル（２０）を受け取るための装置（１１）を備え、前記初期モデルはリソースパラメータおよびそれらの相互関係に関連して、複数のリソースを指定し、
　更に、前記選択されたアプリケーション（２２）で使用が必要な前記リソースを示す統計量を提供する装置（１２）を更に備え、
　更に、前記統計量に基づいて、少なくとも１つのパラメータを緩和するための、および／または前期初期仕様で指定されたリソースの量を制限するための装置（１３）を備え、前記装置（１３）が関与するリソースは、複数の処理リソース、複数の記憶リソースおよび複数の通信リソースに限定され、これらのリソースの少なくとも１つを含むように限定されることを特徴とするプロセッサの設計システム。
　　【請求項８】
　請求項７に記載のプロセッサの設計システムにおいて、
　サーバステーション（Ｓ）と、クライアントステーション（Ｃ）とを備え、
　前記クライアントステーション（Ｃ）は、前記選択されたアプリケーション２２に前記使用が必要な前記リソースを示す統計量を提供する前記装置（１２）と、前記統計量に基づいて、少なくとも１つのパラメータを緩和するための、および／または前記初期仕様で指定されたリソースの量を制限するための前記装置（１３）とを持ち、
　前記サーバステーション（Ｓ）は、前記プロセッサの前記初期モデルを受け取るための前記装置（１１）を持つことを特徴とするプロセッサの設計システム。」
　　
（２）本願発明１
　ここで、本願発明１の文言を解釈する。
　本願発明１は、
「複数のリソースをリソースパラメータと前記複数のリソースの相互関係に基づいて特定する、前記プロセッサの初期モデルを提供する第１のステップ」、
「統計量に基づいて、少なくとも１つのリソースパラメータの緩和、および／または初期仕様で特定されたリソースの量の制限を行う第３のステップ」
とを含んでいる。
　この記載から、「プロセッサの初期モデル」は「複数のリソースをリソースパラメータと前記複数のリソースの相互関係に基づいて特定」されるものであり、「第３のステップ」において、「統計量に基づいて、少なくとも１つのリソースパラメータの緩和、および／または初期仕様で特定されたリソースの量の制限を行う」ものである。「第３のステップ」においては、「および／または」の記載があり、統計量に基づいて、「少なくとも１つのリソースパラメータの緩和」、「初期仕様で特定されたリソースの量の制限」がそれぞれ一方が行われるか、両方が行われるものと認められる。「第３のステップ」においては、「初期仕様で特定されたリソースの量の制限」だけが行われることがあるが、この場合においても、「プロセッサの初期モデル」は「複数のリソースをリソースパラメータと前記複数のリソースの相互関係に基づいて特定」されるものであって、その「リソースパラメータ」は、「第３のステップ」において「緩和」が行われることが想定されるものである。
　したがって、本願発明１においては、「プロセッサの初期モデル」は「複数のリソースをリソースパラメータと前記複数のリソースの相互関係に基づいて特定」されるものであり、統計量に基づいて、「リソースパラメータの緩和」が想定されているものである。
　　
第２　引用文献の記載事項 
１　引用文献１
　原査定における拒絶の理由に引用された特開２００６−２５９８０５号公報（以下「引用文献１」という。）には、図面と共に次に掲げる事項が記載されている。
　　
「【技術分野】
　【０００１】
　本発明はプロセッサ設計装置、プロセッサ設計方法およびプロセッサ設計プログラムに関し、特に、特定のアプリケーションの実行に適したプロセッサ・モデルの生成方法に適用して好適なものである。
【背景技術】
　【０００２】
　従来のプロセッサの設計方法では、基本的な命令セットを備えた論理合成可能なプロセッサ・モデルをベースとして、特定のアプリケーションをより効率よく実行するプロセッサ・モデルを設計するために、設計者が新たな命令セットを定義し、定義した命令セットを含めてコンパイル可能なコンパイラを自動生成するとともに、定義した命令を実行するためのハードウェア資源をプロセッサ・モデルに自動的に追加するシステムがある（特許文献１）。
　　【特許文献１】特表２００３−５１８２８０号公報
【発明の開示】
【発明が解決しようとする課題】
　【０００３】
　しかしながら、従来のプロセッサの設計方法では、設計者が新たな命令セットを定義する必要があるため、特定アプリケーションの処理内容を詳細に調査し、性能向上のために最も効果的な演算を見出す必要があり、設計作業に時間がかかるという問題があった。
　また、新たに定義した命令セットを含めてコードを生成することが可能なコンパイラを用意したり、定義した命令セットを用いるために、プログラム・コードの中に特別な表記を加えたりする必要があり、設計作業に手間がかかるという問題があった。
　【０００４】
　さらに、新たに定義した命令セットを論理合成可能なプロセッサ・モデルに追加する必要があるため、定義した命令セットが複雑な場合、論理合成したプロセッサ・モデルが想定していた動作周波数で動作せず、結果として目標性能を達成することができなくなるという問題があった。
　そこで、本発明の目的は、特定のアプリケーションの実行に適したプロセッサ・モデルを効率よく生成することが可能なプロセッサ設計装置、プロセッサ設計方法およびプロセッサ設計プログラムを提供することである。」
　　
「【００１７】
　以下、本発明の実施形態に係るプロセッサ設計装置およびその方法について図面を参照しながら説明する。
　図１は、本発明の一実施形態に係るプロセッサ設計装置の機能的な構成を示すブロック図である。
　図１において、プロセッサ設計装置には、コンパイル手段２、ハードウェアリソース情報抽出手段４および不要ハードウェアリソース削除手段７が設けられるとともに、論理合成可能ベースプロセッサ・モデル６が予め用意されている。ここで、論理合成可能ベースプロセッサ・モデル６には、命令セットやレジスタ・ファイルなどの汎用的なハードウェアリソースを予め定めておくことができ、例えば、汎用的に処理を行うことが可能なフルセット命令を備えることができる。また、コンパイル手段２は、論理合成可能ベースプロセッサ・モデル６上で動作するプログラムを生成することができる。ハードウェアリソース情報抽出手段４は、アプリケーション・プログラム１を動作させるために必要なハードウェアリソース情報５を抽出することができる。なお、ハードウェアリソース情報５としては、例えば、命令セット、レジスタ・ファイル、レジスタ・ファイルへの入出力ポートなどを挙げることができる。不要ハードウェアリソース削除手段７は、ハードウェアリソース情報抽出手段４にて抽出されたハードウェアリソース情報５に基づいて、論理合成可能ベースプロセッサ・モデル６に設けられたハードウェアリソースを削除することにより、プリケーション・プログラム１の実行に適した論理合成可能ターゲットプロセッサ・モデル８を生成することができる。
　【００１８】
　すなわち、アプリケーション・プログラム（ソース・コード）１がコンパイル手段２に入力されると、アプリケーション・プログラム１がコンパイルされ、論理合成可能ベースプロセッサ・モデル６上で動作するオブジェクトコード３が生成される。そして、アプリケーション・プログラム１のオブジェクトコード３はハードウェアリソース情報抽出手段４に入力され、アプリケーション・プログラム１を動作させるために必要なハードウェアリソース情報５を抽出する。そして、ハードウェアリソース情報抽出手段４にて抽出されたハードウェアリソース情報５は、不要ハードウェアリソース削除手段７に入力される。そして、不要ハードウェアリソース削除手段７は、ハードウェアリソース情報５に基づいて、論理合成可能ベースプロセッサ・モデル６に設けられたハードウェアリソースを削除することにより、プリケーション・プログラム１の実行に適した論理合成可能ターゲットプロセッサ・モデル８を生成する。
　【００１９】
　これにより、論理合成可能ベースプロセッサ・モデル６に予め備えられたハードウェアリソースを選択することで、特定のアプリケーション・プログラム１の実行に適した論理合成可能ターゲットプロセッサ・モデル８を生成することが可能となる。このため、特定のアプリケーション・プログラム１の実行に適した論理合成可能ターゲットプロセッサ・モデル８を生成するために、設計者が新たな命令セットを定義したり、新たに定義した命令セットを含めてコードを生成することが可能なコンパイラを用意したりする必要がなくなり、論理合成可能ターゲットプロセッサ・モデル８の設計作業にかかる負担を軽減することが可能となる。
　【００２０】
　図２は、一実施形態に係るプロセッサ設計装置の概略構成を示すブロック図である。
　図２において、プロセッサ設計装置には、コンパイル手段１２、ハードウェアリソース情報抽出手段１４、不要ハードウェアリソース削除手段１７および論理合成手段１８が設けられるとともに、不要ハードウェアリソース削除手段１７には論理合成可能ベースプロセッサ・モデル１６が予め用意されている。ここで、コンパイル手段１２は、論理合成可能ベースプロセッサ・モデル１６上で動作するプログラムを生成することができる。ハードウェアリソース情報抽出手段１４は、アプリケーション・プログラム１１を動作させるために必要なハードウェアリソース情報１５を抽出することができる。不要ハードウェアリソース削除手段１７は、ハードウェアリソース情報抽出手段１４にて抽出されたハードウェアリソース情報１５に基づいて、論理合成可能ベースプロセッサ・モデル１６に設けられたハードウェアリソースを削除することができる。論理合成手段１８は、アプリケーション・プログラム１１の実行に不要なハードウェアリソースが削除された論理合成可能ベースプロセッサ・モデル１６に基づいて、アプリケーション・プログラム１１の実行に適したターゲットプロセッサ・ネットリスト１９を生成することができる。
　【００２１】
　すなわち、アプリケーション・プログラム１１がコンパイル手段１２に入力されると、アプリケーション・プログラム１１がコンパイルされ、論理合成可能ベースプロセッサ・モデル１６上で動作するオブジェクトコード１３が生成される。そして、アプリケーション・プログラム１１のオブジェクトコード１３はハードウェアリソース情報抽出手段１４に入力され、アプリケーション・プログラム１１を動作させるために必要なハードウェアリソース情報１５を抽出する。そして、ハードウェアリソース情報抽出手段１４にて抽出されたハードウェアリソース情報１５は、不要ハードウェアリソース削除手段１７に入力される。そして、不要ハードウェアリソース削除手段１７は、ハードウェアリソース情報１５に基づいて、論理合成可能ベースプロセッサ・モデル１６に設けられたハードウェアリソースを削除し、アプリケーション・プログラム１１の実行に不要なハードウェアリソースが削除された論理合成可能ベースプロセッサ・モデル１６を論理合成手段１８に出力する。そして、論理合成手段１８は、アプリケーション・プログラム１１の実行に不要なハードウェアリソースが削除された論理合成可能ベースプロセッサ・モデル１６に基づいて、アプリケーション・プログラム１１の実行に適したターゲットプロセッサ・ネットリスト１９を生成する。
　【００２２】
　なお、ハードウェアリソース情報抽出手段１４は、オブジェクトコード１３から命令コードを１つずつ取り出して調べることにより、ハードウェアリソース情報１５を抽出することができる。
　図３は、本発明の一実施形態に係る命令コードの形式の例を示す図である。
　図３において、例えば、３２ビット固定長命令を持った命令コードの形式として、レジスタ間の演算を定義するＲ形式、即値を持ったＩ形式やＪ形式などがある。ここで、
ｏｐ：オペコード（命令操作コード）
ｒｓ：第１ソース・オペランド・レジスタ（演算対象の格納先）
ｒｔ：第２ソース・オペランド・レジスタ（演算対象の格納先）
ｒｄ：デスティネーション・オペランド・レジスタ（演算結果の格納先）
ｓｈａｍｔ：シフト量
ｆｕｎｃｔ：機能拡張用コード
を表している。
　【００２３】
　そして、オペコードｏｐまたは機能拡張用コードｆｕｎｃｔを確認することにより、オブジェクトコード１３で使われている命令の種類を抽出することができる。
　図４は、本発明の一実施形態に係るハードウェアリソース情報の生成方法を示すフローチャートである。
　図４において、オブジェクトコード１３に命令コードがあるかどうかを示すフラグを０に初期化した後（ステップＳ１〜Ｓ４）、オブジェクトコード１３から命令コードを順次読み込み、その命令コードに対応したフラグを１に設定する（ステップＳ５〜Ｓ７）。そして、命令コードに対応したフラグが１に設定されている場合、その命令コードをハードウェアリソース情報１５として出力する（ステップＳ８〜Ｓ１２）。
　【００２４】
　そして、ハードウェアリソース情報１５に基づいて、論理合成可能ベースプロセッサ・モデル１６に設けられたハードウェアリソースを削除するには、例えば、コンパイル識別子を用いることができる。
　例えば、ハードウェアリソース情報１５としてＡＤＤ命令が抽出された場合、’ｄｅｆｉｎｅ　ＡＤＤという記述をテキスト・ファイルに出力することができる。すなわち、ハードウェアリソース情報１５として、例えば、以下のような記述をテキスト・ファイルに出力することができる。
’ｄｅｆｉｎｅ　ＡＤＤ
’ｄｅｆｉｎｅ　ＳＵＢ
’ｄｅｆｉｎｅ　ＬＷ
　・
　・
　・
　そして、ハードウェアリソース情報１５として’ｄｅｆｉｎｅ定義されたテキスト・ファイルが出力されると、コンパイル識別子を使って論理合成可能ベースプロセッサ・モデル１６のうち’ｄｅｆｉｎｅ定義された命令のみを有効化することにより、アプリケーション・プログラム１１の実行に不要なハードウェアリソースが削除された論理合成可能ベースプロセッサ・モデル１６を構築することができる。
　【００２５】
　図５は、本発明の一実施形態に係る論理合成可能ベースプロセッサ・モデルのＲＴＬソース・コード上でハードウェアリソースを有効化する方法を示す図である。
　図５において、論理合成可能ベースプロセッサ・モデル１６として、’ｉｆｄｅｆ　ＸＸＸと’ｅｎｄｉｆとの間にハードウェアリソース（例えば、その名称をＸＸＸとする）が記述されたＲＴＬソース・コードＫを用意する。そして、ＸＸＸというハードウェアリソースを有効化するには、ＲＴＬソース・コードＫの先頭に挿入されるインクルード・ファイルに’ｄｅｆｉｎｅ　ＸＸＸと記述する。一方、ＸＸＸというハードウェアリソースを無効化するには、ＲＴＬソース・コードＫの先頭に挿入されるインクルード・ファイルには何も記述しないようにする。
　【００２６】
　こうすることで、インクルード・ファイルに’ｄｅｆｉｎｅ　ＸＸＸと記述されていれば、’ｉｆｄｅｆ　ＸＸＸと’ｅｎｄｉｆとの間に記述されたＸＸＸというハードウェアリソースが有効になり、ＸＸＸというハードウェアリソースを論理合成手段１８にて回路合成させることができる。一方、インクルード・ファイルに’ｄｅｆｉｎｅ　ＸＸＸと記述されていなければ、’ｉｆｄｅｆ　ＸＸＸと’ｅｎｄｉｆとの間に記述されたＸＸＸというハードウェアリソースはＲＴＬソース・コードＫに記述されていないとみなさせることが可能となり、ＸＸＸというハードウェアリソースを論理合成手段１８にて回路合成させないようにすることができる。
　【００２７】
　例えば、ＲＴＬソース・コードＫにおいて、’ｉｆｄｅｆ　ＡＤＤと’ｅｎｄｉｆとの間にＡＤＤ命令の動作が記述され、’ｉｆｄｅｆ　ＳＵＢと’ｅｎｄｉｆとの間にＳＵＢ命令の動作が記述されているものとする。そして、ＲＴＬソース・コードＫの先頭に挿入されるインクルード・ファイルに’ｄｅｆｉｎｅ　ＡＤＤと記述することにより、ＲＴＬソース・コードＫに記述されたＡＤＤ命令を有効化することができる。また、ＲＴＬソース・コードＫの先頭に挿入されるインクルード・ファイルに’ｄｅｆｉｎｅ　ＳＵＢと記述することにより、ＲＴＬソース・コードＫに記述されたＳＵＢ命令を有効化することができる。」
　　
２　引用文献２
　原査定における拒絶の理由に引用された特開２００５−２６９０２５号公報（以下「引用文献２」という。）には、図面と共に次に掲げる事項が記載されている。
　　
「【技術分野】
　【０００１】
　本発明は、プログラマブルロジックデバイスのプログラマブルロジック部に形成する電子回路の配線配置を設定する論理合成サーバおよびそれにより製造されたプログラマブルロジックデバイスに関する。
【背景技術】
　【０００２】
　従来のプログラマブルロジック部を備えたプログラマブルロジックデバイスは、仮想コンピュータオペレーティングシステムを用いてプロセッサ部が実行するソースプログラムをシミュレートし、プロセッサ部が処理に用いるフル命令セットに多数の命令セットを付加すると共に、ソースプログラムが実行する機能をソフトウェアまたはハードウェアに配分してプログラマブルロジックデバイスによるグラフィックスアプリケーション等の処理を実行している。（例えば、特許文献１参照。）。
　　【特許文献１】特表２００２−５３０７８０号公報（第８頁段落０００４−第１０頁　　段落００１３、第４図）
【発明の開示】
【発明が解決しようとする課題】
　【０００３】
　しかしながら、上述した従来の技術においては、プロセッサ部が処理に用いるフル命令セットに多数の命令セットを付加してプログラマブルロジックデバイスによる処理を実行しているため、フル命令セットの命令の中には実行プログラムには用いられていない命令が存在し、その電子回路がプログラマブルロジック部のプロセッサ部に形成され、これに伴ってユーザＩ／Ｏ等のプログラマブルロジックデバイスが必要とする各種のモジュールの電子回路を形成するためのプログラマブルロジック部のモジュール部の領域が狭くなるという問題がある。
　【０００４】
　このため、実行プログラムの処理の実行にはプログラマブルロジック部の容量が大きいプログラマブルロジックデバイスを用いる必要が生じる。
　また、プログラマブルロジック部に不必要な命令のための電子回路が存在することでプログラマブルロジック部に形成する電子回路の配線配置が非効率となり、プロセッサ部が実行する処理の処理速度が低下するという問題がある。
　【０００５】
　本発明は、上記の問題点を解決するためになされたもので、プログラマブルロジックデバイスのプログラマブルロジック部のモジュール部の領域を拡大する手段を提供することを目的とする。
【課題を解決するための手段】
　【０００６】
　本発明は、上記課題を解決するために、論理合成サーバが、プログラマブルロジックデバイスの全ての機能を記したデバイス基本データと、前記プログラマブルロジックデバイスのプロセッサ部が処理に用いるフル命令セットの全ての命令名のフル命令名リストとを格納するサーバ記憶部と、高級言語により記述されたベースプログラムから前記プロセッサ部が実行する実行プログラムを編集して機械語に変換し、該変換結果を前記サーバ記憶部に保存するプログラムコンパイル部と、前記サーバ記憶部のフル命令名リストの命令名から、前記変換結果に用いられている命令の命令名を除いて前記ベースプログラムの実行に不必要な命令名の不要命令名リスト生成し、該不要命令名リストに基づいて、前記サーバ記憶部のデバイス基本データから不要な命令を削除して必要な命令のみを必要命令セットとして組込んだ基本機能データを生成するカスタマイズ部とを備えることを特徴とする。
【発明の効果】
　【０００７】
　これにより、本発明は、一般的にプログラマブルロジック部に形成されるプロセッサ部のフル命令セットの領域が必要命令セットのみの領域に減少することに伴ってプロセッサ部の領域が減少し、モジュール部の領域を拡大することができ、同一の実行プログラムの処理を実行するＦＰＧＡの小型化を図ることができるという効果が得られる。
　また、プログラマブルロジック部に不必要な命令のための電子回路が存在しなくなり、プログラマブルロジック部の電子回路を効率的な配線配置で形成することができ、プロセッサ部が実行する処理の処理速度を向上させることができるという効果が得られる。
【発明を実施するための最良の形態】
　【０００８】
　以下に、図面を参照して本発明による論理合成サーバの実施例について説明する。
【実施例１】
　【０００９】
　図１は実施例１の論理合成サーバを示すブロック図、図２は実施例１のプログラマブルロジックデバイスを示すブロック図である。
　図２において、１はプログラマブルロジックデバイスとしてのＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）である。
　２はＦＰＧＡ１のプログラマブルロジック部であり、複数の基本素子（セルという。）が格子状に配置された素子であって、格子状に配置されたセルを接続することによって特定の機能を有する電子回路が形成可能に構成されている。
　【００１０】
　３はプロセッサ部であり、プログラマブルロジック部２に形成されたＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）であって、高級言語としてのＣ言語で記述されたソースプログラムから生成された実行プログラムを実行する機能を有する他、レジスタやキャッシュメモリ等を備えている。
　４は必要命令セットであり、プロセッサ部３に配置され、プロセッサ部３が処理を実行するために一般的に用意されている四則演算や分岐、比較等の基本的な命令の全てで構成される命令セット（フル命令セットという。）からプロセッサ部３が実行する実行プログラムには不必要な命令を削除して必要な命令のみにより構成される命令セットである。
　【００１１】
　５はモジュール部であり、ユーザＩ／Ｏや外部インターフェース等のプログラマブルロジックデバイスを構成する各種モジュールの電子回路が形成される領域である。
　６はＦＰＧＡ１に付属するコンフィグレーションＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）であり、不揮発性のメモリであって、ＦＰＧＡ１の機能を形成するためのプログラマブルロジック部２のセル接続データが書込まれて格納される。
　【００１２】
　図１において、１０は論理合成サーバである。
　１１は、論理合成サーバ１０の主制御部であり、論理合成サーバ１０の各部を制御する他、アプリケーションソフトウェアによりそのアプリケーションの機能を備えたハードウェア構成する機能を有している。
　１２はプログラムメモリであり、主制御部１１に直結するキャッシュメモリ等に確保された記憶エリアであって、各種のアプリケーションソフトウェアが読込まれる。
　【００１３】
　１３はハードディスク等のサーバ記憶部であり、プロセッサ部３やそのフル命令セット４よびモジュール部５に形成するモジュール等のＦＰＧＡ１が備えるべき全ての機能を記したデバイス基本データ１４と、プロセッサ部３が処理に用いるフル命令セットの全ての命令名のリストであるフル命令名リスト１５を格納している。
　１６は表示部であり、ＣＲＴやＬＣＤ等の表示画面を備えており、主制御部１１が生成したデータの確認画面や操作手順等を表示する。
　【００１４】
　１７はデータ入出力部であり、フレキシブルディスク等の磁気ディスクやコンパクトディスク等の光ディスク等の記録媒体に記録されたデータを読取る機能および記録媒体にデータを書込む機能を有している。
　１８は入力部であり、キーボードやマウスを備えており、担当者が数字入力や文字入力、選択入力等を行うために使用する。
　【００１５】
　１９はＲＯＭ書込部であり、機械語で記述された実行プログラムを実行プログラム用ＲＯＭに書込む機能を有している。
　２１はプログラムコンパイル部であり、ＦＰＧＡ１のプロセッサ部３が処理すべきソースプログラムと同一の高級言語で記述されたベースプログラムを解読してプロセッサ部３が実行可能なプログラムを編集し、これを機械語であるバイナリコードに変換してその変換結果をインテル形式のバイナリファイルとして出力する機能を有するアプリケーションソフトウェアと主制御部１１とで形成されるハードウェアである。
　【００１６】
　本実施例では、ベースプログラムとしてＣ言語で記述されたソースプログラムが用いられ、プログラムコンパイル部２１はプロセッサ部３がその処理を実行するための実行プログラムを編集する。
　２２はカスタマイズ部であり、プログラムコンパイル部２１から出力されたバイナリファイルを解読してそこに用いられている命令を抽出し、サーバ記憶部１３に保存されているフル命令名リスト１５からベースプログラムの実行に用いられている命令の命令名を除いて不必要な命令名のリスト（不要命令名リストという。）を生成し、この不要命令名リストに基づいてサーバ記憶部１３に格納されているデバイス基本データ１４のフル命令セットの命令から不要な命令を削除した必要命令セット４を組込んだＦＰＧＡ１の基本機能データ生成し、これをハードウェア記述言語としてのＨＤＬ（Ｈａｒｄｗａｒｅ　Ｄｅｓｃｒｉｐｔｉｏｎ　Ｌａｎｇｕａｇｅ）言語で記述して出力する機能を有するアプリケーションソフトウェアと主制御部１１とで形成されるハードウェアである。
　【００１７】
　２３は接続リスト生成部であり、カスタマイズ部２２で生成されたＨＤＬ言語の基本機能データを解読してプログラマブルロジック部２に形成するプロセッサ部３やその必要命令セット４およびモジュール部５の各モジュールの論理回路を編集し、この論理回路を構成するセルの接続方法等を記したリスト（接続リストという。）を生成して出力する機能を有するアプリケーションソフトウェアと主制御部１１とで形成されるハードウェアである。
　【００１８】
　２４はフィッタ部であり、接続リスト生成部２３で生成された接続リストに基づいてプログラマブルロジック部２に前記論理回路を形成するための電子回路の配線配置を決定し、この配線配置となるように各電子回路にセルを割り当て、その割り当てたセルの隣接するセル間の接続点等を記述したセル接続データを出力する機能を有するアプリケーションソフトウェアと主制御部１１とで形成されるハードウェアである。
　【００１９】
　上記のプログラムコンパイル部２１やカスタマイズ部２２等を形成するアプリケーションソフトウェアは通常はサーバ記憶部１３に格納されており、論理合成サーバ１０が処理を実行する時にプログラムメモリ１２に読込まれて主制御部１１と共に上記した各部を形成する。
　上述した構成の作用について説明する。
　【００２０】
　本実施例のＦＰＧＡ１は、パーソナルコンピュータ等の汎用性を有するコンピュータの基板に実装されるものではなく、アドインボードや特定の処理を行う装置の基板、例えばプリンタや磁気カードリーダの基板に実装されるものである。
　このため、プログラマブルロジック部２に形成されるプロセッサ部３が実行する実行プログラムは特定の処理のみを実行するプログラムであって、フル命令セットの全ての命令を用いなくても必要命令セット４を用いれば処理の実行が可能なプログラムである。
　【００２１】
　しかしながら、実行プログラムは特定の処理のみを実行するプログラムといえども、その処理は実装される基板によって異なり、必要命令セット４を画一的に構成することが不可能であるので、以下に示す命令セット削減処理により必要命令セット４をその実行プログラムに対応させて構成する必要がある。
　本実施例の命令セット削減処理に用いるベースプログラムは、Ｃ言語で記述したソースプログラムである。
　【００２２】
　また、論理合成サーバ１０のサーバ記憶部１３には、予め前記のＦＰＧＡ１のデバイス基本データ１４と、そのプロセッサ部３が一般に備えるフル命令セットのニーモニック言語の命令名のフル命令名リスト１５が格納されている。
　以下に、図３に示すフローチャートを用い、Ｓで示すステップに従って本実施例の命令セット削減処理の作動について説明する。
　【００２３】
　Ｓ１、担当者は、予め作成したＣ言語で記述されたソースプログラムを記録した記録媒体をデータ入出力部１７に装填する。
　これを検知した論理合成サーバ１０の主制御部１１は、データ入出力部１７により記録媒体に記録されたソースプログラムを読取る。
　Ｓ２、ソースプログラムを読取った主制御部１１は、プログラムコンパイル部２１にソースプログラムを引渡してそのバイナリファイルを生成する。
　【００２４】
　すなわち、ソースプログラムの引渡しを受けたプログラムコンパイル部２１は、そのＣ言語のソースプログラムを解読し、実行の順序やレジスタの割付等を設定してプロセッサ部３が実行する実行プログラムを編集し、これをバイナリコードに変換してその変換結果をバイナリファイルとしてサーバ記憶部１３に保存する。
　Ｓ３、プログラムコンパイル部２１がバイナリファイルを保存したことを確認した主制御部１１は、サーバ記憶部１３のバイナリファイルを読出すと共に、表示部１６に実行プログラムを出力する旨の文言を表示する。これを確認した担当者はＲＯＭ書込部１９に実行プログラム用ＲＯＭを装着する。
　【００２５】
　実行プログラム用ＲＯＭを装着を検知した主制御部１１は、読出したバイナリファイルにバイナリコードで記述されている実行プログラムをＲＯＭ書込部１９により実行プログラム用ＲＯＭに書込む。
　Ｓ４、これと平行して主制御部１１は、カスタマイズ部２２にバイナリファイルの在処を引渡して基本機能データを生成する。
　【００２６】
　すなわち、バイナリファイルの在処の引渡しを受けたカスタマイズ部２２は、サーバ記憶部１３の実行プログラムのバイナリファイルを読出してこれを解読し、そこに用いられている命令を抽出してニーモニック言語に変換すると共にサーバ記憶部１３に格納されているフル命令名リスト１５を読出し、このフル命令名リスト１５のニーモニック言語の命令名から実行プログラムに用いられている命令名を消去して実行プログラムに不必要な不要命令名リストを生成し、サーバ記憶部１３に格納されているデバイス基本データ１４を読出して生成した不要命令名リストに基づいてデバイス基本データ１４のフル命令セットの命令から不要な命令を削除する。
　【００２７】
　そして、削除後に残った命令、つまり必要な命令を必要命令セット４として再構成し、これをデバイス基本データ１４の命令セットとして組込んでＨＤＬ言語で記述した基本機能データを生成し、これをサーバ記憶部１３に保存する。
　Ｓ５、カスタマイズ部２２が基本機能データを保存したことを確認した主制御部１１は、接続リスト生成部２３に基本機能データの在処を引渡してＦＰＧＡ１のプログラマブルロジック部２の接続リストを生成する。
　【００２８】
　すなわち、基本機能データの在処の引渡しを受けた接続リスト生成部２３は、サーバ記憶部１３のＨＤＬ言語の基本機能データを読出してこれを解読し、ＦＰＧＡ１のプログラマブルロジック部２に形成するプロセッサ部３やその必要命令セット４およびモジュール部５の各モジュールの論理回路を編集してこの論理回路を構成するセルの接続方法等を記した接続リストを生成し、これをサーバ記憶部１３に保存する。
　【００２９】
　Ｓ６、接続リスト生成部２３が接続リストを保存したことを確認した主制御部１１は、フィッタ部２４に接続リストの在処を引渡してプログラマブルロジック部２のセル接続データを生成する。
　すなわち、接続リストの在処の引渡しを受けたフィッタ部２４は、サーバ記憶部１３の接続リストを読出し、その接続リストに基づいて必要命令セット４の命令のその使用頻度等を考慮してプログラマブルロジック部２に形成するプロセッサ部３やその必要命令セット４等の論理回路のための電子回路の配線配置を決定し、この配線配置となるように各電子回路にセルを割り当て、その割り当てたセルの隣接するセル間の接続点等を記したセル接続データを生成し、これをサーバ記憶部１３に保存する。
　【００３０】
　Ｓ７、フィッタ部２４がセル接続データを保存したことを確認した主制御部１１は、サーバ記憶部１３のセル接続データを読出すと共に、表示部１６にセル接続データを出力する旨の文言を表示する。これを確認した担当者は、データ入出力部１７に記録媒体を装填する。
　記録媒体を装填を検知した論理合成サーバ１０の主制御部１１は、データ入出力部１７により読出したセル接続データを記録媒体に書込み、書込が終了した時に上記の命令セット削減処理を終了させる。
　【００３１】
　その後、担当者はセル接続データが書込まれた記録媒体を用いて図示しないＲＯＭライタ等によりセル接続データをＦＰＧＡ１に付属するコンフィグレーションＲＯＭ６に書込んで格納する。
　この場合に、論理合成サーバ１０にＲＯＭライタを設け、またはＲＯＭ書込部１９を利用してセル接続データをＦＰＧＡ１に付属するコンフィグレーションＲＯＭ６に書込むようにしてもよい。
　【００３２】
　これにより、ステップＳ３で実行プログラム用ＲＯＭに書込まれた実行プログラムの処理の実行に必要な命令のみを必要命令セット４として組込んだ基本機能データの機能を発揮するＦＰＧＡ１が製造される。
　そして、このＦＰＧＡ１は、実行プログラム用ＲＯＭと共に基板に実装され、その基板に電源が投入されると、コンフィグレーションＲＯＭ６に格納されているセル接続データがＦＰＧＡ１に読込まれ、このセル接続データに基づいてプログラマブルロジック部２にプロセッサ部３やその必要命令セット４およびモジュール部５の各モジュール等の電子回路が形成され、形成されたプロセッサ部３が実行プログラム用ＲＯＭから実行プログラムを読出して必要命令セット４を用いてその演算等を行うと共に、モジュール部５の各モジュールに指令して実行プログラムに応じた処理を実行する。
　【００３３】
　以上説明したように、本実施例では、論理合成サーバのサーバ記憶部にデバイス基本データとフル命令名リストとを格納しておき、プログラムコンパイル部がソースプログラムから実行プルグラムを編集して機械語に変換したバイナリファイルをカスタマイズ部が解読してフル命令名リストから実行プログラムが用いている命令の命令を除いた不要命令名リストを生成し、不要命令名リストに基づいてデバイス基本データのフル命令セットから不要な命令を削除し、必要命令セットを組込んだ基本機能データを生成するようにしたことによって、図４（ａ）に示す一般的にプログラマブルロジック部に形成されるプロセッサ部のフル命令セットの領域が図４（ｂ）に示す必要命令セットのみの領域に減少することに伴ってプロセッサ部の領域が減少し、モジュール部の領域を図４（ａ）に示す領域から図４（ｂ）に示す領域に拡大することができる。
　【００３４】
　これにより、同一の実行プログラムの処理を実行するＦＰＧＡの小型化を図ることができる。
　また、プロセッサ部に必要命令セットのみを設けるようにしたことによって、プログラマブルロジック部に不必要な命令のための電子回路が存在しなくなり、プログラマブルロジック部の電子回路を効率的な配線配置で形成することができ、プロセッサ部が実行する処理の処理速度を向上させることができる。」
　　
第３　対比・判断
１　引用文献に記載された発明
　引用文献１には、段落【００１７】〜【００１９】に「プロセッサ設計装置およびその方法」が記載されており、「プロセッサ設計方法」は、次のとおりのものである。
　　
　「アプリケーション・プログラム（ソース・コード）１がコンパイル手段２に入力されると、アプリケーション・プログラム１がコンパイルされ、論理合成可能ベースプロセッサ・モデル６上で動作するオブジェクトコード３が生成され」、「アプリケーション・プログラム１のオブジェクトコード３はハードウェアリソース情報抽出手段４に入力され、アプリケーション・プログラム１を動作させるために必要なハードウェアリソース情報５を抽出」し、「ハードウェアリソース情報抽出手段４にて抽出されたハードウェアリソース情報５は、不要ハードウェアリソース削除手段７に入力され」、「不要ハードウェアリソース削除手段７は、ハードウェアリソース情報５に基づいて、論理合成可能ベースプロセッサ・モデル６に設けられたハードウェアリソースを削除することにより、プリケーション・プログラム１の実行に適した論理合成可能ターゲットプロセッサ・モデル８を生成する」（段落【００１８】）。
　そして、「論理合成可能ベースプロセッサ・モデル６には、命令セットやレジスタ・ファイルなどの汎用的なハードウェアリソースを予め定めておくことができ、例えば、汎用的に処理を行うことが可能なフルセット命令を備えることができる」（段落【００１７】）から、「論理合成可能ベースプロセッサ・モデル６」は、「命令セットやレジスタ・ファイルなどの汎用的なハードウェアリソースを予め定めてお」き、「汎用的に処理を行うことが可能なフルセット命令を備える」ものである。
　　
　以上より、引用文献１には、次の発明（以下「引用発明」という。）が記載されていると認められる。
　　
　「アプリケーション・プログラム（ソース・コード）１がコンパイル手段２に入力されると、アプリケーション・プログラム１がコンパイルされ、論理合成可能ベースプロセッサ・モデル６上で動作するオブジェクトコード３が生成され、アプリケーション・プログラム１のオブジェクトコード３はハードウェアリソース情報抽出手段４に入力され、アプリケーション・プログラム１を動作させるために必要なハードウェアリソース情報５を抽出し、ハードウェアリソース情報抽出手段４にて抽出されたハードウェアリソース情報５は、不要ハードウェアリソース削除手段７に入力され、不要ハードウェアリソース削除手段７は、ハードウェアリソース情報５に基づいて、論理合成可能ベースプロセッサ・モデル６に設けられたハードウェアリソースを削除することにより、アプリケーション・プログラム１の実行に適した論理合成可能ターゲットプロセッサ・モデル８を生成し、
　上記論理合成可能ベースプロセッサ・モデル６は、命令セットやレジスタ・ファイルなどの汎用的なハードウェアリソースを予め定めておき、汎用的に処理を行うことが可能なフルセット命令を備える
　ことを特徴とするプロセッサ設計方法。」
　　
２　本願発明１について
（１）対比
　本願発明１と引用発明とを対比する。
　　
ア　「プロセッサの設計方法」
　引用発明は、「プロセッサ設計方法」であり、「プロセッサの設計方法」といえる。
　　
イ　「複数のリソースをリソースパラメータと前記複数のリソースの相互関係に基づいて特定する、前記プロセッサの初期モデルを提供する第１のステップ」
　　
　引用発明は、「上記論理合成可能ベースプロセッサ・モデル６は、命令セットやレジスタ・ファイルなどの汎用的なハードウェアリソースを予め定めておき、汎用的に処理を行うことが可能なフルセット命令を備える」ものであり、「命令セットやレジスタ・ファイルなどの汎用的なハードウェアリソースを予め定めてお」くものであるから、「論理合成可能ベースプロセッサ・モデル６」は、「プロセッサの初期モデル」といえ、引用発明は、「前記プロセッサの初期モデルを提供する第１のステップ」を含んでいるといえる。
　しかしながら、引用発明における「論理合成可能ベースプロセッサ・モデル６」は、「複数のリソースをリソースパラメータと前記複数のリソースの相互関係に基づいて特定する」ものではなく、本願発明１と相違する。
　　
ウ　「選択されたアプリケーションで使用が必要なリソースを示す統計量を提供する第２のステップ」「統計量に基づいて、少なくとも１つのリソースパラメータの緩和、および／または初期仕様で特定されたリソースの量の制限を行う第３のステップ」
　　
　引用発明は、「アプリケーション・プログラム（ソース・コード）１がコンパイル手段２に入力される」ものであるから、アプリケーション・プログラムは、入力の際に選択されるものであって、「選択されたアプリケーション」といえる。
　また、引用発明は、「アプリケーション・プログラム１を動作させるために必要なハードウェアリソース情報５を抽出し、ハードウェアリソース情報抽出手段４にて抽出されたハードウェアリソース情報５は、不要ハードウェアリソース削除手段７に入力され、不要ハードウェアリソース削除手段７は、ハードウェアリソース情報５に基づいて、論理合成可能ベースプロセッサ・モデル６に設けられたハードウェアリソースを削除する」ものであり、「アプリケーション・プログラム１を動作させるために必要なハードウェアリソース情報５を抽出」することは、「選択されたアプリケーションで使用が必要なリソース」か否かを判断していることになり、必要か否かは数値として表されるから、「統計量」といえ、引用発明は、「選択されたアプリケーションで使用が必要なリソースを示す統計量を提供する第２のステップ」を含んでいるといえる。
　そして、引用発明は「不要ハードウェアリソース削除手段７は、ハードウェアリソース情報５に基づいて、論理合成可能ベースプロセッサ・モデル６に設けられたハードウェアリソースを削除する」ものであり、「統計量に基づいて、」リソースの「制限を行う第３のステップ」を含んでいるといえる。
　しかしながら、リソースの「制限」が本願発明１においては、「少なくとも１つのリソースパラメータの緩和、および／または初期仕様で特定されたリソースの量の制限」であるのに対し、引用発明においては、「リソースの削除」である点で相違し、このリソースの制限を行うために基づく「統計量」が、本願発明においては、「少なくとも１つのリソースパラメータの緩和、および／または初期仕様で特定されたリソースの量の制限」を行うための「統計量」であるのに対し、引用発明においては、「リソースを削除」するための必要か否かを示す「統計量」である点で相違する。
　　
エ　「前記設計されたプロセッサは、このプロセッサに埋め込まれたＲＯＭまたはこのプロセッサに一体化されたＲＯＭを備え、このＲＯＭは選択されたアプリケーションを備え」
　　
　本願発明１においては、「前記設計されたプロセッサは、このプロセッサに埋め込まれたＲＯＭまたはこのプロセッサに一体化されたＲＯＭを備え、このＲＯＭは選択されたアプリケーションを備え」ているのに対し、引用発明においては、そうではない点で相違する。
　　
オ　「前記第３のステップに関与するリソースは、複数の処理リソース、複数の記憶リソースおよび複数の通信リソースに制限され、これらのリソースの少なくとも１つを含むように制限される」
　　
　引用発明においては、「上記論理合成可能ベースプロセッサ・モデル６は、命令セットやレジスタ・ファイルなどの汎用的なハードウェアリソースを予め定めておき、汎用的に処理を行うことが可能なフルセット命令を備える」ものであり、上記（ウ）のとおり、「不要ハードウェアリソース削除手段７は、ハードウェアリソース情報５に基づいて、論理合成可能ベースプロセッサ・モデル６に設けられたハードウェアリソースを削除する」ことは、「統計量に基づいて、」リソースの「制限を行う第３のステップ」といえ、「命令セット」、「レジスタ・ファイル」は、「ハードウエアリソース」であって、それぞれ、「処理リソース」、「記憶リソース」といえるから、引用発明においては、「前記第３のステップに関与するリソースは、複数の処理リソース、複数の記憶リソースに制限され、これらのリソースの少なくとも１つを含むように制限される」といえる。
　そして、「前記第３のステップに関与するリソースは、複数の処理リソース、複数の記憶リソースに制限され、これらのリソースの少なくとも１つを含むように制限される」ことは、「前記第３のステップに関与するリソースは、複数の処理リソース、複数の記憶リソースおよび複数の通信リソースに制限され、これらのリソースの少なくとも１つを含むように制限される」ことに含まれるから、引用発明は、「前記第３のステップに関与するリソースは、複数の処理リソース、複数の記憶リソースおよび複数の通信リソースに制限され、これらのリソースの少なくとも１つを含むように制限される」といえる。
　　
（２）一致点、相違点
　上記（１）イにおける相違点及び上記（１）ウにおける相違点は、「リソースパラメータ」に関する相違点として、１つの相違点とすることができる。
　したがって、本願発明１と引用発明との一致点、相違点は、次のとおりである。
　　
（一致点）
　プロセッサの設計方法であって、
　前記プロセッサの初期モデルを提供する第１のステップと、
　選択されたアプリケーションで使用が必要なリソースを示す統計量を提供する第２のステップと
　統計量に基づいて、リソースの制限を行う第３のステップとを含み、
　前記第３のステップに関与するリソースは、複数の処理リソース、複数の記憶リソースおよび複数の通信リソースに制限され、これらのリソースの少なくとも１つを含むように制限されることを特徴とするプロセッサの設計方法。
　　
（相違点１）
　「前記プロセッサの初期モデル」が、
　本願発明１においては、「複数のリソースをリソースパラメータと前記複数のリソースの相互関係に基づいて特定する」ものであるのに対し、
　引用発明においては、そうではなく、
　「統計量に基づいて、リソースの制限を行う第３のステップ」における「リソースの制限」が、
　本願発明１においては、「少なくとも１つのリソースパラメータの緩和、および／または初期仕様で特定されたリソースの量の制限」であるのに対し、
　引用発明においては、「リソースの削除」であり、
　このリソースの制限を行うために基づく「統計量」が、本願発明においては、「少なくとも１つのリソースパラメータの緩和、および／または初期仕様で特定されたリソースの量の制限」を行うための「統計量」であるのに対し、引用発明においては、「リソースを削除」するための必要か否かを示す「統計量」である点
　　
（相違点２）
　本願発明１においては、「前記設計されたプロセッサは、このプロセッサに埋め込まれたＲＯＭまたはこのプロセッサに一体化されたＲＯＭを備え、このＲＯＭは選択されたアプリケーションを備え」ているのに対し、
　引用発明においては、そうではない点。
　　
（３）判断
ア　相違点１について
　引用文献２には、「プロセッサの初期モデル」が「リソースパラメータ」に基づいて特定されることは開示されていない。
　また、上記第１の２（２）のとおり、本願発明１においては、統計量に基づいて、「リソースパラメータの緩和」が想定されているものであるのに対し、このようなことは引用文献２に開示されていない。
　さらに、引用文献２には、「リソースパラメータの緩和」を行うために基づく「統計量」について、開示されていない。
　したがって、引用発明に引用文献２に開示されている技術を適用して、引用発明において、相違点１の構成にすることは、当業者が容易に想到できたものとは認められない。
　　
イ　相違点２について
　引用発明は、特定のアプリケーションを実行するためのプロセッサを設定するものであり、特定用途のプロセッサにおいて、プログラムをプロセッサに一体化したＲＯＭに格納することは周知の技術（例えば、特開２００７−２３３９９０号公報（段落【００１１】、図１５）、特開２００５−１００１８８（段落【００２２】〜【００２６】）、特開２０００−３４９１５９（段落【００５６】）参照）であるから、引用発明における「プロセッサ」を「このプロセッサに埋め込まれたＲＯＭまたはこのプロセッサに一体化されたＲＯＭを備え、このＲＯＭは選択されたアプリケーションを備え」るようにすることは、当業者が容易に想到し得ることである。
　　
ウ　さらに、本願発明１と引用文献２に記載された発明とを対比しても、上記（２）の相違点１と同じ相違点があり、この相違点１に係る技術は、引用文献１には開示されていないから、相違点１の構成にすることは、当業者が容易に想到できたものとは認められない。
　　
（４）まとめ
　以上のとおりであるから、本願発明１は、引用文献１に記載された発明、引用文献２に記載された発明に基づいて当業者が容易になし得たものとは認められない。
　　
３　本願発明２〜６について
　本願発明２〜６は、請求項１を直接または間接的に引用しており、上記２の本願発明１についてと同じ理由で、引用文献１に記載された発明、引用文献２に記載された発明に基づいて当業者が容易になし得たものとは認められない。
　　
４　本願発明７について
　本願発明７は、「プロセッサの設計方法」である本願発明１を、「装置」の発明として、「プロセッサの設計システム」としたものである。上記２と同様な「相違点１」があり、上記２のとおり、その「相違点１」の構成にすることは、当業者が容易に想到できたものとは認められない。
　したがって、本願発明７は、引用文献１に記載された発明、引用文献２に記載された発明に基づいて当業者が容易になし得たものとは認められない。
　　
５　本願発明８について
　本願発明８は、請求項７を引用しており、上記４の本願発明８についてと同じ理由で、引用文献１に記載された発明、引用文献２に記載された発明に基づいて当業者が容易になし得たものとは認められない。
　　
第４　むすび
　以上のとおり、本願の請求項１〜８に係る発明は、引用文献１に記載された発明及び引用文献２に記載された発明に基づいて当業者が容易に発明をすることができたものとは認められない。
　　
　また、他に本願を拒絶すべき理由を発見しない。
　　
　よって、結論のとおり審決する。