(57)【要約】【課題】受信感度の劣化および送信効率の低下を抑制する。【解決手段】一実施形態による半導体装置に設けられたＲＦＩＣでは、受信用の低雑音増幅器４１と送信用のパワーアンプ１１とが共通のアンテナ接続端子５に接続される。アンテナ接続端子５とＬＮＡ４１との間には、インピーダンス整合に用いられる回路３１が接続され、この回路３１と並列に半導体スイッチＳＷ１が接続される。【選択図】図２
2018088707.tif 000002
【特許請求の範囲】
【請求項１】
アンテナに接続されるアンテナ接続端子と、
送信用整合回路と、
前記送信用整合回路を介して前記アンテナ接続端子と電気的に接続される送信パワーアンプと、
受信用整合回路と、
前記受信用整合回路を介して前記アンテナ接続端子と電気的に接続される受信低雑音増幅器と、を備え、
前記受信用整合回路は、
前記アンテナ接続端子と前記受信低雑音増幅器との間に接続されたスイッチと、
前記スイッチと並列に接続される第１のインピーダンス回路とを含み、
受信動作時には、前記スイッチはオフ状態に制御され、
送信動作時には、前記スイッチはオン状態に制御される、半導体装置。
【請求項２】
前記受信用整合回路は、前記スイッチと並列に接続されるインダクタを含み、
前記受信動作時は、前記受信低雑音増幅器の入力端子の入力容量と前記インダクタは共振回路を構成する請求項１に記載の半導体装置。
【請求項３】
更に、第１の巻線および第２の巻線を有するバランを含み、
前記第１の巻線の両端は、前記送信パワーアンプの差動出力ノードにそれぞれ接続され、
前記第２の巻線の１端は、前記送信用整合回路と接続される請求項１に記載の半導体装置。
【請求項４】
前記アンテナ接続端子、前記送信パワーアンプ、前記受信低雑音増幅器、前記送信用整合回路、前記受信用整合回路、および前記バランは、同一の半導体基板上に形成される、請求項３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、たとえば、無線通信機用の高周波集積回路（ＲＦＩＣ：Radio  Frequency  Integrated  Circuit）に好適に用いられるものである。
【背景技術】
【０００２】
従来、無線送受信機のフロントエンド部では、バラン、半導体スイッチ、および整合回路などの多くの外付け部品が用いられていたが、低コスト化および省スペース化などのために、これらの外付け部品の多くはオンチップ部品に置き換えられつつある。
【０００３】
たとえば、米国特許出願公開第２０１３／００７８９３１号明細書（特許文献１）は、バランおよび半導体スイッチをオンチップで集積化した送受信フロントエンドを開示する。特許文献１の図２に記載されているように、送受信フロントエンドは、低雑音増幅器（ＬＮＡ：Low-Noise  Amplifier）、パワーアンプ（ＰＡ：Power  Amplifier）、トランス（バラン）、半導体スイッチ、整合回路、およびアンテナを含む。これらのうち、整合回路およびアンテナが外付け部品であり、他はオンチップ部品である。
【０００４】
具体的に、パワーアンプから出力された差動信号は、トランスによってシングルエンド信号に変換される。トランスの出力信号は、整合回路を介してアンテナに供給される。逆にアンテナで受信した信号は、整合回路および半導体スイッチを介して低雑音増幅器に入力される。ここで、半導体スイッチは、送信動作時にはオフに切り替えられ、受信動作時にはオンに切り替えられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願公開第２０１３／００７８９３１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記の特許文献１に示されたフロントエンドの構成では、アンテナで受信された信号は半導体スイッチを介して低雑音増幅器に入力されるので、半導体スイッチの挿入損失のために受信感度が劣化するという問題がある。
【０００７】
一方、上記の構成とは逆に、アンテナ整合回路と低雑音増幅器との間に半導体スイッチを設けずに、アンテナ整合回路とトランスとの間に半導体スイッチを設けた場合には、半導体スイッチは、送信時にはオンに切り替えられ、受信時にオフに切替えられることになる。この場合には、半導体スイッチの挿入損失によって送信効率が低下するために、パワーアンプの消費電力が増加してしまう。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施形態による半導体装置に設けられたＲＦＩＣでは、受信部と送信部とが共通のアンテナ接続端子に接続される。アンテナ接続端子と受信部との間には、インピーダンス整合に用いられる回路が接続され、この回路と並列に半導体スイッチが接続される。
【発明の効果】
【００１０】
上記の実施形態によれば、受信感度の劣化および送信効率の低下を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態による半導体装置の構成を示すブロック図である。
【図２】図１のフロントエンド部のさらに詳細な構成例を示すブロック図である。
【図３】送信動作時の受信用整合回路の動作について説明するための図である。
【図４】図２の受信用整合回路の変形例を示す回路図である。
【図５】第２の実施形態による半導体装置１の構成を示すブロック図である。
【図６】図５のフロントエンド部のさらに詳細な構成を示す回路図である。
【図７】可変容量素子の構成例を示す回路図である。
【図８】図５のＰＡの構成例を示す回路図である。
【図９】図５のＬＮＡの構成例を示す回路図である。
【図１０】第３の実施形態の半導体装置に用いられるＲＦＩＣのフロントエンド部の構成を示す回路図である。
【図１１】第４の実施形態の半導体装置に用いられるＲＦＩＣのフロントエンド部の構成を示す回路図である。
【図１２】図６のフロントエンド部のレイアウトの一例を示す平面図である。
【図１３】バランの電流ゲインの周波数特性を示す図である。
【図１４】第６の実施形態による半導体装置に設けられたＲＦＩＣのフロントエンド部の構成を示す回路図である。
【図１５】図１４のフロントエンド部のレイアウトを示す平面図である。
【発明を実施するための形態】
【００１２】
以下、各実施形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰り返さない場合がある。
【００１３】
＜第１の実施形態＞
［半導体装置の概略的構成］
図１は、第１の実施形態による半導体装置の構成を示すブロック図である。図１を参照して、半導体装置１は、無線送受信機に用いられる。半導体装置１は、マイクロコントローラユニット（ＭＣＵ：Micro-Controller  Unit）２および高周波集積回路（ＲＦＩＣ：Radio  Frequency  Integrated  Circuit）３などの半導体チップがパッケージングされたものである。
【００１４】
ＭＣＵ２は、ＣＰＵ（Central  Processing  Unit）、ＲＡＭ（Random  Access  Memory）、ＲＯＭ（Read  Only  Memory）、インターフェース回路などを含む。ＭＣＵ２は、外部に送信するデータをＲＦＩＣ３に出力するとともに、外部から受信したデータをＲＦＩＣ３から受け取る。ＭＣＵ２は、さらに、ＲＦＩＣ３を構成する各ブロックを制御する。
【００１５】
ＲＦＩＣ３は、高周波（ＲＦ：Radio  Frequency）電波を利用した無線通信用の集積回路（ＩＣ：Integrated  Circuit）である。図１に示すように、ＲＦＩＣ３は、送信部１０と、送信用整合回路２０と、受信用整合回路３０と、受信部４０と、制御部５０と、アンテナ接続端子５とを含む。アンテナ接続端子５には、アンテナ４が電気的に接続される。
【００１６】
送信部１０は、制御部５０から出力されたベースバンド送信信号を高周波送信信号に変換する。送信用整合回路２０は、アンテナ４のインピーダンス整合を行うための回路である。インピーダンス整合とは、インピーダンスが異なる高周波回路同士を接続するとき、供給パワーが最大となるように回路間のインピーダンスを調整することである。送信部１０から出力された高周波送信信号は送信用整合回路２０を介してアンテナ４に供給される。
【００１７】
受信部４０は、アンテナ４によって受信した高周波受信信号を低周波のベースバンド受信信号に変換する。受信用整合回路３０は、受信部４０のインピーダンス整合を行うための回路である。受信部４０で生成されたベースバンド受信信号は制御部５０に入力される。
【００１８】
制御部５０は、送信部１０に出力するためのベースバンド送信信号の変調と、受信部４０から受信したベースバンド受信信号の復調とを行う。制御部５０は、さらに、送信用整合回路２０の動作および受信用整合回路３０の動作を制御する。
【００１９】
［整合回路の構成］
図２は、図１のフロントエンド部のさらに詳細な構成例を示すブロック図である。図２には、図１のアンテナ４、アンテナ接続端子５、送信用整合回路２０、および受信用整合回路３０に加えて、送信部１０の最終段に設けられたパワーアンプ（ＰＡ：Power  Amplifier）１１と、受信部４０の初段に設けられた低雑音増幅器（ＬＮＡ：Low-Noise  Amplifier）４１とが示されている。ＲＦＩＣの送信動作時には、ＬＮＡ４１に供給される電源がオフされる（ＰＡ１１に供給される電源はオンされる）。一方、ＲＦＩＣの受信動作時には、ＰＡ１１に供給される電源がオフされる（ＬＡＮ４１に供給される電源はオンされる）。
【００２０】
図２を参照して、受信用整合回路３０は、固定のインピーダンスＺｓを有する回路３１と、回路３１と並列に接続された半導体スイッチＳＷ１とを含む。半導体スイッチＳＷ１のオンおよびオフは、たとえば、図１の制御部５０の制御信号に従って制御される。回路３１のインピーダンスＺｓは、ＬＮＡ４１の入力インピーダンスと共に入力信号角周波数ωinで直列共振回路を構成するように調整されている。
【００２１】
ＬＮＡ４１がＭＯＳ（Metal  Oxide  Semiconductor）トランジスタで構成されている場合には、ＬＮＡ４１の入力インピーダンスは、主として入力容量Ｃｉｎ＿ｌｎａ（容量値Ｃin_lna）である。この場合、回路２１がインダクタＬｓ（インダクタンス値Ｌs）で構成されるものとすれば、共振角周波数ωinは、次式（１）で与えられる。
【００２２】
【数１】
2018088707.tif 000003
【００２３】
送信用整合回路２０は、インピーダンスＺｍ＿ｔｘを有する回路２１を含む。インピーダンスＺｍ＿ｔｘは変更可能であることが望ましい。インピーダンスＺｍ＿ｔｘは、少なくともＲＦＩＣの送信動作時に、アンテナ４のインピーダンスと共に高周波送信信号の周波数で直列共振回路を構成するように調整されている。回路２１のインピーダンスＺｍ＿ｔｘが可変の場合、たとえば、インピーダンスＺｍ＿ｔｘが図１の制御部５０から制御信号に従って変化するように回路２１が構成されている。
【００２４】
［整合回路の動作］
ＲＦＩＣの受信動作時には、図２に示すように、半導体スイッチＳＷ１は、オフ状態（開状態）となるように制御される。この場合、アンテナ４で受信した高周波受信信号５１は、インピーダンスＺｓの回路３１を介してＬＮＡ４１に入力される。インピーダンスＺｓはＬＮＡ４１の入力インピーダンスと共に高周波受信信号５１の周波数で直列共振回路を構成するように調整されているので、ＬＮＡ４１の入力信号の振幅が大きくなる。この結果、高周波受信信号５１は、効率良く入力される。
【００２５】
送信用整合回路２０のインピーダンスＺｍ＿ｔｘが可変の場合には、ＲＦＩＣの受信動作時のインピーダンスＺｍ＿ｔｘは、送信動作時よりも高インピーダンスになるように調整される。これによって、高周波受信信号５１の損失をさらに低減することができる。
【００２６】
図３は、送信動作時の受信用整合回路の動作について説明するための図である。図３を参照して、ＲＦＩＣの送信動作時には、ＰＡ１１から出力された高周波送信信号５２は、送信用整合回路２０（インピーダンスＺｍ＿ｔｘの回路２１）を介してアンテナ４に供給される。インピーダンスＺｍ＿ｔｘはアンテナ４のインピーダンスと共に高周波送信信号５２の周波数で直列共振回路を構成するように調整されているので、高周波送信信号５２は効率よくアンテナ４に供給される。
【００２７】
一方、半導体スイッチＳＷ１は、図３に示すように、オン状態（閉状態）となるように制御される。この場合、高周波信号の伝送経路は主として半導体スイッチＳＷ１を通過する経路となり、この経路の特性インピーダンスはＬＮＡ４１の入力インピーダンスとともに直列共振回路を構成しないので、ＬＮＡ４１への入力信号振幅は小さい。この結果、ＰＡ１１の出力損失を低減できる。
【００２８】
以上説明した受信用整合回路３０の構成および動作によれば、半導体スイッチＳＷ１は、高周波受信信号５１および高周波送信信号５２の伝送経路上に存在しないので、半導体スイッチＳＷ１による挿入損失が生じない。したがって、従来技術に比べて、損失の少ないフロントエンド部を実現できる。
【００２９】
［整合回路の変形例］
図４は、図２の受信用整合回路の変形例を示す回路図である。図４の受信用整合回路３０は、可変のインピーダンスＺｍ＿ｒｘを有する回路３２を含む。回路３２は、たとえば、インピーダンスＺｍ＿ｒｘが図１の制御部５０から制御信号に従って変化するように構成されている。送信用整合回路２０は、図２および図３の場合と同じであるので説明を繰り返さない。
【００３０】
ＲＦＩＣの受信動作時には、インピーダンスＺｍ＿ｒｘは、ＬＮＡ４１の入力インピーダンスと共に直列共振回路を構成するように調整される。この結果、ＬＮＡ４１の入力信号の振幅が大きくなるので、高周波受信信号５１は、効率良く入力される。
【００３１】
ＲＦＩＣの送信動作時には、インピーダンスＺｍ＿ｒｘは、ＬＮＡ４１の入力インピーダンスと共に直列共振回路を構成しないように、受信動作時と異なる値に調整される。この結果、ＬＮＡ４１の入力信号の振幅が小さくなるので、ＰＡ１１の出力損失を低減できる。
【００３２】
＜第２の実施形態＞
第２の実施形態では、第１の実施形態で説明した整合回路の構成を、Bluetooth  （登録商標）  Low  Energy（ＢＬＥ）対応のトランシーバに適用した例について説明する。
【００３３】
［半導体装置の構成］
図５は、第２の実施形態による半導体装置１の構成を示すブロック図である。図５の半導体装置１の基本的構成は、図１の場合と同様である。すなわち、半導体装置１は、ＭＣＵ２およびＲＦＩＣ３を含み、ＲＦＩＣ３は、送信部１０、送信用整合回路２０、受信用整合回路３０、受信部４０、制御部５０、およびアンテナ接続端子５を含む。
【００３４】
図５を参照して、送信部１０は、ＰＡ１１と、局部発振器（ＬＯ：Local  Oscillator）１２とを含む。ＬＯ１２は、ＰＬＬ（Phase  Lock  Loop）周波数シンセサイザの発振周波数を電圧制御発振器（ＶＣＯ：Voltage  Controlled  Oscillator）によって制御する方式である。ＢＬＥはＧＦＳＫ（Gaussian-filtered  Frequency  Shift  Keying）変調であるため、制御部５０からのデジタル信号によってＶＣＯが直接制御されることによって、ＶＣＯの発振信号が変調される。
【００３５】
ＬＯ１２によって生成された高周波送信信号は、ＰＡ１１によって増幅された後、送信用整合回路を介してアンテナ４に供給される。
【００３６】
受信部４０は、直交復調によって高周波受信信号をベースバンド信号に変換する。直交復調に必要な局部発振器は、送信部１０のものが共用される。図５に示すように、受信部４０は、ＬＮＡ４１と、ミキサ４２，４３と、低域通過フィルタ（ＬＰＦ：Low  Pass  Filter）４４，４５と、アナログデジタル変換器（ＡＤＣ:Analog  to  Digital  Converter）４６，４７と、１／２分周器４８とを含む。
【００３７】
１／２分周器４８は、ＬＯ１２の出力信号に基づいて、互いに９０°位相がずれた第１の局部発振信号と第２の局部発振信号とを生成する。ミキサ４２は、ＬＮＡ４１によって増幅された高周波受信信号と第１の局部発振信号とを乗算し、乗算結果を出力する。ＬＰＦ４４は、ミキサ４２の出力信号のうちベースバンド信号成分を取り出す。ＬＰＦ４４の出力信号は、ＡＤＣ４６によってデジタル信号に変換されて制御部５０に取り込まれる。同様に、ミキサ４３は、ＬＮＡ４１によって増幅された高周波受信信号と第２の局部発振信号とを乗算し、乗算結果を出力する。ＬＰＦ４５は、ミキサ４３の出力信号のうちベースバンド信号成分を取り出す。ＬＰＦ４５の出力信号は、ＡＤＣ４７によってデジタル信号に変換されて制御部５０に取り込まれる。
【００３８】
上記で説明した送信部１０および受信部４０の変換方式は、ダイレクトコンバージョン方式であるが、ＩＦ（中間周波数：Intermediate  Frequency）信号を用いる他の方式（スーパーヘテロダイン方式など）であっても構わない。なお、制御部５０およびＭＣＵ２の動作は第１の実施形態の場合と同様であるので、説明を繰り返さない。
【００３９】
［整合回路の構成および動作］
図６は、図５のフロントエンド部のさらに詳細な構成を示す回路図である。
【００４０】
図６には、図５のアンテナ４、アンテナ接続端子５、送信用整合回路２０、および受信用整合回路３０、ＰＡ１１、ＬＮＡ４１の他に、バラン２２および可変容量素子Ｃｉｎ＿ｔｘが追加されている。さらに、ＬＮＡ４１は低消費電力化のためにシングルエンドのものが用いられているが、ＰＡ１１は、２次高調波を低減させるために全差動型のものが用いられている点で、図６の構成は図５の構成と異なる。
【００４１】
図６を参照して、バラン２２は、１次巻線Ｌ１および２次巻線Ｌ２を含むトランスによって構成される。１次巻線Ｌ１の両端にＰＡ１１の差動出力端子がそれぞれ接続される。２次巻線Ｌ２の一端は接地ノードＧＮＤに接続され、他端は送信用整合回路２０に接続される。バラン２２は、ＰＡ１１から出力された差動信号をシングルエンド信号に変換するために設けられている。
【００４２】
可変容量素子Ｃｉｎ＿ｔｘは、バラン２２を構成するトランスの１次巻線Ｌ１と並列に接続される。可変容量素子Ｃｉｎ＿ｔｘと１次巻線Ｌ１（インダクタンス値Ｌ1）とが並列共振回路を構成するように、可変容量素子Ｃｉｎ＿ｔｘの容量値Ｃin_txが調整されている。この場合の並列共振角周波数は、高周波送信信号の角周波数ω0に等しく、次式で与えられる。
【００４３】
【数２】
2018088707.tif 000004
【００４４】
送信用整合回路は、π型のＬＣフィルタ２３を含む。ＬＣフィルタ２３は、インダクタＬｈｄ３と、可変容量素子Ｃｍ＿ｔｘと、可変容量素子Ｃｏｕｔ＿ｔｘとを含む。インダクタＬｈｄ３は、バラン２２の２次巻線Ｌ２とアンテナ接続端子５との間に接続される。可変容量素子Ｃｍ＿ｔｘおよびＣｏｕｔ＿ｔｘは、インダクタＬｈｄ３の両端と接地ノードＧＮＤとの間にそれぞれ接続される。
【００４５】
π型ＬＣフィルタ２３は、ＰＡ１１から出力される３次高調波を除去するために設けられている。可変容量素子Ｃｍ＿ｔｘの容量値をＣm_txとし、可変容量素子Ｃｏｕｔ＿ｔｘの容量値をＣout_txとし、インダクタＬｈｄ３のインダクタンス値をＬhd3とすると、並列共振条件は次式で与えられる。送信動作時には、次式を満たすように、可変容量素子Ｃｍ＿ｔｘおよびＣｏｕｔ＿ｔｘの容量値が調整される。
【００４６】
【数３】
2018088707.tif 000005
【００４７】
一方、受信動作時には、高周波受信信号の損失を抑えるため、可変容量素子Ｃｍ＿ｔｘおよびＣｏｕｔ＿ｔｘの容量値は、設定可能な値のうち最も小さい値に設定される。すなわち、送信用整合回路２０のインピーダンスが送信動作時よりも大きな値に設定される。
【００４８】
さらに、受信動作時には、可変容量素子Ｃｉｎ＿ｔｘの容量値を調整することによって、受信信号のうち特定の角周波数成分ωnotchの信号を除去することができる。具体的に、バラン２２の１次巻線Ｌ１のインダクタンス値をＬ1とし、２次巻線Ｌ２のインダクタンス値をＬ2とし、インダクタＬｈｄ３のインダクタンス値をＬhd3とし、可変容量素子Ｃｉｎ＿ｔｘの容量値をＣin_txとすれば、除去される角周波数成分ωnotchは次式で与えられる。なお、次式は、インダクタＬｈｄ３、２次巻線Ｌ２、および容量素子Ｃｉｎ＿ｔｘ（容量値はトランスの２次側に換算した値を用いる）が直列共振回路を構成するという条件で導くことができる。
【００４９】
【数４】
2018088707.tif 000006
【００５０】
なお、受信部４０が、スーパーヘテロダイン方式のようにＩＦ（中間周波数：Intermediate  Frequency）信号を用いる方式の場合には、希望波以外にイメージ波も同じＩＦ帯域に変換される。この場合、上記の方法を用いることによって不要信号であるイメージ波を除去することができる。
【００５１】
［可変容量素子、ＰＡ１１、およびＬＮＡ４１の構成例］
以下、可変容量素子、ＰＡ１１、およびＬＮＡ４１の構成例について説明する。
【００５２】
図７は、可変容量素子の構成例を示す回路図である。図７を参照して、可変容量素子は、ノードＮＤ１とノードＮＤ２との間に並列に接続されるｍ個の容量素子ＣＰ１，ＣＰ２，…，ＣＰｍと、容量素子ＣＰ１，ＣＰ２，…，ＣＰｍにそれぞれ対応するｍ個の半導体スイッチＱ１，Ｑ２，…，Ｑｍとを含む。各半導体スイッチは対応する容量素子と直列に接続される。半導体スイッチＱ１，Ｑ２，…，Ｑｍの各々をオンまたはオフに切り替えることによって、可変容量素子の容量値を調整することができる。
【００５３】
図８は、図５のＰＡの構成例を示す回路図である。図８を参照して、ＰＡ１１は、２個のプッシュプル型Ｄ級アンプ６３，６４を並列に接続することによって構成される。
【００５４】
具体的に、アンプ６３は、電源線６１と接地線６２との間に互いに直列に接続されたＰＭＯＳ（P-channel  MOS）トランジスタＭ１４とＮＭＯＳ（N-channel  MOS）トランジスタＭ１２とを含む。トランジスタＭ１４およびＭ１２のゲートは正極側の入力ノードＩＮ＿Ｐに接続され、トランジスタＭ１４およびＭ１２のドレインは負極側の出力ノードＯＵＴ＿Ｎに接続される。
【００５５】
同様に、アンプ６４は、電源線６１と接地線６２との間に互いに直列に接続されたＰＭＯＳトランジスタＭ１３とＮＭＯＳトランジスタＭ１１とを含む。トランジスタＭ１３およびＭ１１のゲートは負極側の入力ノードＩＮ＿Ｎに接続され、トランジスタＭ１３およびＭ１１のドレインは正極側の出力ノードＯＵＴ＿Ｐに接続される。
【００５６】
図９は、図５のＬＮＡの構成例を示す回路図である。図９を参照して、ＬＮＡ４１は、ＮＭＯＳトランジスタＭ２１，Ｍ２２と、負荷インピーダンス６５と、トランジスタＭ２１用のバイアス設定回路６６と、トランジスタＭ２２用のバイアス設定回路６７と、信号入力用のコンデンサＣ２１を含む。
【００５７】
トランジスタＭ２１，Ｍ２２および負荷インピーダンス６５は、この並び順で接地線６２と電源線６１との間に直列に接続されることによって、いわゆるカスコード増幅回路を構成する。負荷インピーダンス６５は、互いに並列接続されたインダクタＬ２１とコンデンサＣ２２とを含む。トランジスタＭ２２と負荷インピーダンス６５との接続ノード（トランジスタＭ２２のドレイン）が出力ノードＯＵＴに接続される。トランジスタＭ２１のゲートは、コンデンサＣ２１を介して入力ノードＩＮに接続される。
【００５８】
バイアス設定回路６６は、電流源Ｉ２１と、ＮＭＯＳトランジスタＭｂ１と、抵抗素子Ｒ２１とを含む。トランジスタＭｂ１と電流源Ｉ２１とは、この並び順で接地線６２と電源線６１との間に直列に接続される。トランジスタＭｂ１のゲートは、自身のドレインに接続されるとともに、抵抗素子Ｒ２１を介してトランジスタＭ２１のゲートに接続される。
【００５９】
バイアス設定回路６７は、電流源Ｉ２２と、ＮＭＯＳトランジスタＭｂ２，Ｍｂ３，…，Ｍｂｘとを含む。トランジスタＭｂ２，Ｍｂ３，…，Ｍｂｘと電流源Ｉ２２とは、この並び順で接地線６２と電源線６１との間に直列に接続される。トランジスタＭｂｘのドレインは、トランジスタＭｂ２，Ｍｂ３，…，Ｍｂｘの各ゲートに接続されるとともに、トランジスタＭ２２のゲートに接続される。
【００６０】
［効果］
上記の構成のフロントエンド部は、以下の効果を奏する。
【００６１】
（１）ＰＡ１１を、差動信号が入出力される全差動アンプによって構成することによって、ＰＡ１１の出力信号に含まれる偶数次の高調波がなくなるので、２次の高調波成分を低減させることができる。
【００６２】
（２）オンチップのバラン２２を設けることによって、部品点数を削減するとともに、プリント基板上の実装面積を削減することができる。
【００６３】
（３）オンチップのπ型ＬＣフィルタ２３を設けることによって、ＰＡ１１の出力信号に含まれる３次の高調波成分を低減させることができる。さらに、外付けのＬＣフィルタの場合に比べて、部品点数を削減するとともに、プリント基板上の実装面積を削減することができる。
【００６４】
（４）互いに並列接続されたインダクタＬｓと半導体スイッチＳＷ１とによって受信用整合回路３０を構成することによって、受信動作時の受信機全体の利得を向上させることができるとともに、送信動作時にＰＡ１１の出力損失を抑えることができる。
【００６５】
＜第３の実施形態＞
図１０は、第３の実施形態の半導体装置に用いられるＲＦＩＣのフロントエンド部の構成を示す回路図である。図１０のフロントエンド部の構成のうち受信用整合回路３０の構成が図６の場合と異なる。図１０のその他の構成は図６の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
【００６６】
図１０を参照して、受信用整合回路３０は、アンテナ接続端子５とＬＮＡ４１の入力ノードとの間に接続されたインダクタＬｓと、ＬＮＡ４１の入力ノードと接地ノードＧＮＤとの間に接続された可変容量素子Ｃｉｎ＿ｒｘとを含む。
【００６７】
送信動作時に、インダクタＬｓ（インダクタンス値Ｌs）、可変容量素子Ｃｉｎ＿ｒｘ、および入力容量Ｃｉｎ＿ｌｎａ（固定容量）が、高周波入力信号の角周波数ωinで直列共振回路を構成しないように、可変容量素子Ｃｉｎ＿ｒｘの容量値Ｃin_rxを調整する。これによって、ＰＡ１１の出力損失を抑えることができる。
【００６８】
受信動作時には、逆に、インダクタＬｓ（インダクタンス値Ｌs）、可変容量素子Ｃｉｎ＿ｒｘ、および入力容量Ｃｉｎ＿ｌｎａ（容量値Ｃin_lna）が、信号角周波数ω0で直列共振回路を構成するように、可変容量素子Ｃｉｎ＿ｒｘの容量値Ｃin_rxを調整する。この場合の共振角周波数ωinは、次式で与えられる。
【００６９】
【数５】
2018088707.tif 000007
【００７０】
上式（５）によれば、可変容量素子Ｃｉｎ＿ｒｘの容量値Ｃin_rxを変化させることによって、ＬＮＡ４１の入力信号の振幅が最大となる周波数を変えることができる。したがって、第３の実施形態による半導体装置によれば、良好な受信特性を保証できる周波数範囲を拡大することができる。さらには、容量素子の製造ばらつきに対する耐性を向上させることができるので、歩留まりを向上させることができる。第３の実施形態のその他の効果は、第２の実施形態の場合と同様であるので説明を繰り返さない。
【００７１】
＜第４の実施形態＞
図１１は、第４の実施形態の半導体装置に用いられるＲＦＩＣのフロントエンド部の構成を示す回路図である。図１１のフロントエンド部は、図１０の可変容量素子Ｃｉｎ＿ｒｘを半導体スイッチＳＷ２で置換したものである。図１１のその他の構成は図１０の場合（したがって、図６の場合）と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
【００７２】
インダクタＬｓと入力容量Ｃｉｎ＿ｌｎａ（容量値Ｃin_lna）とは、高周波入力信号の角周波数ωinで直列共振回路を構成するようにインダクタＬｓのインダクタンス値Ｌsが調整されている。この場合の共振角周波数ωinは前述の式（１）で与えられる。
【００７３】
送信動作時には、半導体スイッチＳＷ２をオンすることによって、インダクタＬｓ（インダクタンス値Ｌs）および入力容量Ｃｉｎ＿ｌｎａ（容量値Ｃin_lna）が、高周波入力信号の角周波数ωinで直列共振回路を構成しないようにする。これによって、ＰＡ１１の出力損失を抑えることができる。逆に受信動作時には、原則として半導体スイッチＳＷ２をオフすることによって、インダクタＬｓ（インダクタンス値Ｌs）および入力容量Ｃｉｎ＿ｌｎａ（容量値Ｃin_lna）が、高周波入力信号の角周波数ωinで直列共振回路を構成するようにする。これによって、高周波入力信号の受信効率を高めることができる。
【００７４】
なお、受信動作時に、希望波とともに非常に強い不要波を受信している場合には、半導体スイッチＳＷ２をオンすることによって、ＬＮＡ４１への入力信号の振幅を抑えるようにする。これによって、ＬＮＡ４１が飽和しないようにして、線形増幅特性を維持するようにすることができる。第４の実施形態のその他の効果は、第２の実施形態の場合と同様であるので説明を繰り返さない。
【００７５】
＜第５の実施形態＞
第５の実施形態では、第２の実施形態で説明したフロントエンド部のレイアウトについて説明する。図１２は、図６のフロントエンド部のレイアウトの一例を示す平面図である。
【００７６】
図１２を参照して、半導体基板ＳＵＢの周辺部にアンテナ接続端子５と、接地端子７０〜７３とが設けられている。アンテナ接続端子５および接地端子７０〜７３は、半導体パッケージのリードフレームと接続するためのボンディングパッドとして用いられる。図１２の場合、アンテナ接続端子５は、半導体基板上の＋Ｘ方向の端部に設けられ、接地端子７０〜７３は、半導体基板上の−Ｙ方向の端部に設けられている。
【００７７】
ＰＡ１１、可変容量素子Ｃｉｎ＿ｔｘ、バラン２２、およびＬＣフィルタ２３は、アンテナ接続端子５よりも半導体基板ＳＵＢの中央寄りの位置で、アンテナ接続端子５に近接した位置に設けられる。上記のＰＡ１１等のブロックをアンテナ接続端子５に近接した位置に設ける理由は、高周波送信信号の損失を出来るだけ減らすためである。
【００７８】
ＬＮＡ４１および受信用整合回路３０は、上記のＰＡ１１等のブロックよりもアンテナ接続端子５から離れた位置に配置される。このため、受信用整合回路３０とアンテナ接続端子５とを接続するために、Ｘ方向に延びる信号配線７７が設けられている。なお、回路面積を縮減するために、ＬＮＡ４１および受信用整合回路３０は、上記のＰＡ１１等の回路ブロックと近接した位置に配置される。
【００７９】
接地端子７０〜７３は、バラン２２の２次巻線（図６のＬ２）の一端と接続される。バラン２２の２次巻線には比較的大きな電流が流れるために、２次巻線は複数の接地端子と接続されている。
【００８０】
第５の実施形態では、バラン２２の２次巻線と接地端子７０〜７３とを接続する接地配線のレイアウトに特徴がある。具体的に、図１２に示すように、バラン２２から引き出された接地配線７４は、−Ｘ方向に延びる第１の接地配線７５と、反対方向の＋Ｘ方向に延びる第２の接地配線７６とに分岐する。第１の接地配線７５は接地端子７０，７１と接続され、第２の接地配線７６は接地端子７２，７３と接続される。接地配線７５および７６は、信号配線７７に沿って配置されている。
【００８１】
上記の接地配線のレイアウトによれば、第１の接地配線７５を流れる電流８１によって磁界８３が生じ、この磁界８３によって信号配線７７に誘導電流が流れる。さらに、第２の接地配線７６を流れる電流８２によって磁界８４が生じ、この磁界８４によって信号配線７７に誘導電流が流れる。しかしながら、電流８１と８２とは、ほぼ同じ振幅で逆方向に流れるので（したがって、逆位相になる）、磁界８３および８４によって信号配線７７に生じる誘導電流は互いに打ち消し合う。したがって、ＬＮＡ４１に流入するトータルの誘導電流は０となるので、送信動作時における、ＰＡ１１の出力損失を抑えることができる。特に、図６に示す回路構成の場合には、送信動作時に半導体スイッチＳＷ１によってＬＮＡ４１に至る信号経路が遮断されないので、上記の効果は重要である。
【００８２】
図１３は、バランの電流ゲインの周波数特性を示す図である。図１３では、本実施形態のフロントエンド部のレイアウトの場合の特性を実線９０で示し、図１２において接地端子７２，７３および第２の接地配線７６が設けられていない比較例の場合の特性を破線９１で示している。比較例の場合には、送信信号の周波数ｆRFの３倍の周波数である第３高調波の特性が劣化するが、本実施形態の場合には特性を改善することができる。
【００８３】
＜第６の実施形態＞
第６の実施形態は、第５の実施形態の変形例について説明する。図１４は、第６の実施形態による半導体装置に設けられたＲＦＩＣのフロントエンド部の構成を示す回路図である。
【００８４】
図１４を参照して、本実施形態に半導体装置では、周波数および／または変調方式が互いに異なる高周波送信信号を出力可能にするために、送信用のフロントエンド部が２系統（ＴＸ−１，ＴＸ−２）設けられている。すなわち、フロントエンド部は、ＰＡ１１Ａ，１１Ｂと、バラン２２Ａ，２２Ｂと、ＬＣフィルタ２３Ａ，２３Ｂと、アンテナ４に接続される共通のアンテナ接続端子５とを含む。ＰＡ１１Ａ，１１Ｂのうち使用中のほうに供給される電源がオンとなり、不使用のほうに供給される電源がオフとなる。
【００８５】
ＰＡ１１Ａから出力された高周波の差動信号は、バラン２２Ａによってシングルエンド信号に変換された後、ＬＣフィルタ２３Ａを介してアンテナ４に供給される。同様に、ＰＡ１１Ｂから出力された高周波の差動信号は、バラン２２Ｂによってシングルエンド信号に変換された後、ＬＣフィルタ２３Ｂを介してアンテナ４に供給される。
【００８６】
図１５は、図１４のフロントエンド部のレイアウトを示す平面図である。図１５を参照して、半導体基板ＳＵＢの周辺部（図１５の場合、−Ｙ方向の端部）に、ボンディングパッドとして用いられるアンテナ接続端子５および接地端子７０〜７３が設けられている。
【００８７】
アンテナ接続端子５から半導体基板ＳＵＢの中央部の方向へ（＋Ｙ方向に）、ＬＣフィルタ２３Ａ、バラン２２Ａ、ＰＡ１１Ａがこの並び順で配置されている。さらに、ＬＣフィルタ２３Ａ、バラン２２Ａ、ＰＡ１１Ａに対してＸ方向に並んで、ＬＣフィルタ２３Ｂ、バラン２２Ｂ、ＰＡ１１Ｂがそれぞれ配置されている。ＬＣフィルタ２３ＡとＬＣフィルタ２３ＢとはＸ方向に延びる信号配線７８で相互に接続される。この信号配線７８は、アンテナ接続端子５と接続される。
【００８８】
バラン２２Ａ，２２ＢおよびＬＣフィルタ２３Ａ，２３Ｂ用の接地配線７４は、ＬＣフィルタ２３Ａと２３Ｂとの間にＹ方向に延びるように配置される。ＬＣフィルタ２３Ａ，２３Ｂが確実に共振特性を示すようにするためには、接地配線７４をＬＣフィルタ２３Ａおよび２３Ｂの両方に近接させる必要があり、このために接地配線７４はＬＣフィルタ２３Ａと２３Ｂとの間に配置する必要があるからである。
【００８９】
接地配線７４は、−Ｘ方向に延びる第１の接地配線７５と、反対方向の＋Ｘ方向に延びる第２の接地配線７６とに分岐する。第１の接地配線７５は接地端子７０，７１と接続され、第２の接地配線７６は接地端子７２，７３と接続される。接地配線７５および７６は、信号配線７８に沿って配置されている。
【００９０】
上記の接地配線のレイアウトの場合も、図１２の場合と同様に、第１の接地配線７５を流れる電流８１と第２の接地配線７６を流れる電流とは、ほぼ同じ振幅で逆方向に流れるので（したがって、逆位相になる）、磁界８３および８４によって信号配線７８に生じる誘導電流は互いに打ち消し合う。したがって、ＰＡ１１Ａ，１１Ｂのうち不使用のほうのＰＡに流入する誘導電流は０となるので、使用中のＰＡの出力損失を抑えることができる。
【００９１】
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００９２】
１  半導体装置、２  ＭＣＵ、３  ＲＦＩＣ、４  アンテナ、５  アンテナ接続端子、１０  送信部、２０  送信用整合回路、２１，３１，３２  回路、２２，２２Ａ，２２Ｂ  バラン、２３，２３Ａ，２３Ｂ  ＬＣフィルタ、３０  受信用整合回路、４０  受信部、５０  制御部、５１  高周波受信信号、５２  高周波送信信号、７０，７１，７２，７３  接地端子、７４，７５，７６  接地配線、７７，７８  信号配線、ＳＷ１，ＳＷ２  半導体スイッチ、ＳＵＢ  半導体基板。
【図１】
2018088707.tif 000008
【図２】
2018088707.tif 000009
【図３】
2018088707.tif 000010
【図４】
2018088707.tif 000011
【図５】
2018088707.tif 000012
【図６】
2018088707.tif 000013
【図７】
2018088707.tif 000014
【図８】
2018088707.tif 000015
【図９】
2018088707.tif 000016
【図１０】
2018088707.tif 000017
【図１１】
2018088707.tif 000018
【図１２】
2018088707.tif 000019
【図１３】
2018088707.tif 000020
【図１４】
2018088707.tif 000021
【図１５】
2018088707.tif 000022