【手続補正書】
【提出日】平成27年4月24日(2015.4.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の期間の間、発振するように構成されたディジタル制御発振器と、
前記第1の期間の後、前記ディジタル制御発振器の発振を選択的に停止させるための論理であって、前記ディジタル制御発振器が、前記発振が停止される間の第２の期間において、アクティブモードにとどまるように構成され、前記ディジタル制御発振器の発振を停止させても、前記ディジタル制御発振器の高位相または低位相が短くならない、論理と、
前記ディジタル制御発振器が発振している前記第１の期間の間の修正制御設定を決定し、かつ、前記発振が停止される前記第2の期間の間、前記修正制御設定を前記ディジタル制御発振器に選択的に適用する制御論理と
を備えるデバイス。
【請求項２】
前記ディジタル制御発振器の出力クロックの周波数が前記修正制御設定に基づく、請求項1に記載のデバイス。
【請求項３】
前記出力クロックの前記周波数が入力クロックの周波数のほぼ整数倍である、請求項2に記載のデバイス。
【請求項４】
前記制御論理が、前記入力クロックの1つまたは複数のクロック周期の間の前記出力クロックのサイクル数に基づいて前記修正制御設定を決定する、請求項3に記載のデバイス。
【請求項５】
前記出力クロックによってクロックされる直列に接続されたフリップフロップをさらに備える、請求項2に記載のデバイス。
【請求項６】
前記制御論理が、前記第１の期間の間、前記ディジタル制御発振器に初期制御設定を適用するように構成される、請求項1に記載のデバイス。
【請求項７】
前記論理が、前記第2の期間の後、前記ディジタル制御発振器の発振を再開させるように構成される、請求項1に記載のデバイス。
【請求項８】
前記論理が、第3の期間の後、前記ディジタル制御発振器の発振を選択的に停止させるようにさらに構成される、請求項7に記載のデバイス。
【請求項９】
前記修正制御設定が前記ディジタル制御発振器の可変遅延素子に適用される、請求項1に記載のデバイス。
【請求項１０】
前記ディジタル制御発振器の前記出力クロックが処理回路に提供され、前記ディジタル制御発振器が前記処理回路と電源を共有する、請求項2に記載のデバイス。
【請求項１１】
入力クロックを分周し、分周クロックを生成するように構成された分周器をさらに備え、前記分周クロックが前記制御論理に入力される、請求項1に記載のデバイス。
【請求項１２】
前記ディジタル制御発振器の出力クロックを分周するように構成される分周器をさらに備える、請求項1に記載のデバイス。
【請求項１３】
前記ディジタル制御発振器および前記制御論理が、少なくとも1つの自動試験パターン生成試験を使用して試験されるように構成される、請求項1に記載のデバイス。
【請求項１４】
第1の期間の間、ディジタル制御発振器が発振する間に、修正制御設定を決定するステップと、
前記第1の期間の後、前記ディジタル制御発振器の発振を選択的に停止させるステップであって、前記ディジタル制御発振器が、前記発振が停止される間の第２の期間において、アクティブモードにとどまるように構成され、前記ディジタル制御発振器の発振を停止させても、前記ディジタル制御発振器の高位相または低位相が短くならない、ステップと、
前記発振が停止される前記第2の期間の間、前記修正制御設定を前記ディジタル制御発振器に適用するステップと
を含む方法。
【請求項１５】
前記ディジタル制御発振器の出力クロックの周波数が前記修正制御設定に基づく、請求項14に記載の方法。
【請求項１６】
前記出力クロックの前記周波数が入力クロックの周波数のほぼ整数倍である、請求項15 に記載の方法。
【請求項１７】
前記修正制御設定が、前記入力クロックの1つまたは複数のクロック周期の間の前記出力クロックのサイクル数に基づいて決定される、請求項16に記載の方法。
【請求項１８】
前記発振が、前記ディジタル制御発振器の出力クロックにクロックグリッチ事象を引き起こすことなく選択的に停止される、請求項14に記載の方法。
【請求項１９】
前記第1の期間が前記ディジタル制御発振器の出力クロックの少なくとも1つのクロック周期である、請求項14に記載の方法。
【請求項２０】
前記修正制御設定が前記ディジタル制御発振器の可変遅延素子に適用される、請求項14に記載の方法。
【請求項２１】
前記ディジタル制御発振器の出力クロックの周波数が所望の周波数の許容範囲内であることを示す指示を提供するステップをさらに含む、請求項14に記載の方法。
【請求項２２】
前記修正制御設定に基づいて前記ディジタル制御発振器の一部を使用不能にするステップをさらに含む、請求項14に記載の方法。
【請求項２３】
第1の期間の間、ディジタル制御発振器が発振する間に、修正制御設定を決定するための手段と、
前記第1の期間の後、前記ディジタル制御発振器の発振を選択的に停止させるための手段であって、前記ディジタル制御発振器が、前記発振を停止させる間の第２の期間において、アクティブモードにとどまるように構成され、前記ディジタル制御発振器の発振を停止させても、前記ディジタル制御発振器の高位相または低位相が短くならない、手段と、
前記発振が停止される前記第2の期間の間、前記修正制御設定を前記ディジタル制御発振器に適用するための手段と
を備える装置。
【請求項２４】
プロセッサによって実行されると、前記プロセッサに、
第1の期間の間、ディジタル制御発振器が発振する間に、修正制御設定を決定させるステップと、
前記第1の期間の後、前記ディジタル制御発振器の発振を選択的に停止させるステップであって、前記ディジタル制御発振器が、前記発振が停止される間の第２の期間において、アクティブモードにとどまるように構成され、前記ディジタル制御発振器の発振を停止させても、前記ディジタル制御発振器の高位相または低位相が短くならない、ステップと、
前記発振が停止される前記第2の期間の間、前記修正制御設定を前記ディジタル制御発振器に適用するステップと
を実行させるプログラムコードを記憶するコンピュータ可読記録媒体。
【請求項２５】
第１の期間の間、発振するよう構成されたディジタル制御発振器であって、前記第1の期間は前記ディジタル制御発振器の出力クロックの少なくとも１クロック周期である、ディジタル制御発振器と、
前記第1の期間の後、前記ディジタル制御発振器の発振を選択的に停止させるための論理であって、前記ディジタル制御発振器が、前記発振が停止される間の第２の期間において、アクティブモードにとどまるように構成され、前記ディジタル制御発振器の発振を停止させても、前記ディジタル制御発振器の高位相または低位相が短くならない、論理と、
前記ディジタル制御発振器が発振している間の前記第１の期間の修正制御設定を決定し、かつ、前記発振が停止される前記第2の期間の間、前記修正制御設定を前記ディジタル制御発振器に選択的に適用する制御論理と
を備えるデバイス。
【請求項２６】
第1の期間の間、ディジタル制御発振器が発振する間に、修正制御設定を決定するステップであって、前記第1の期間は前記ディジタル制御発振器の出力クロックの少なくとも１クロック周期である、ステップと、
前記第1の期間の後、前記ディジタル制御発振器の発振を選択的に停止させるステップであって、前記ディジタル制御発振器が、前記発振が停止される間の第２の期間において、アクティブモードにとどまるように構成され、前記ディジタル制御発振器の発振を停止させても、前記ディジタル制御発振器の高位相または低位相が短くならない、ステップと、
前記発振が停止される前記第2の期間の間、前記修正制御設定を前記ディジタル制御発振器に適用するステップと
を含む方法。