【事件の表示】
　特許第３３６６９１６号「インダクタンス素子」の請求項１ないし５に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３３６６９１６号の請求項１ないし３に係る特許を維持する。
【理　由】
１．手続の経緯 
 　特許第３３６６９１６号の請求項１ないし５に係る発明は、平成１１年９月２２日（優先権主張　平成１１年６月３日）に特許出願され、平成１４年１１月８日にその特許の設定登録がなされ、その後、金谷昭三より特許異議の申立てがなされ、取消理由通知がなされ、その指定期間内である平成１６年６月２２日に訂正請求がなされたものである。 
 ２．訂正の適否についての判断 
（１）訂正の内容 
（１−１）訂正事項ａ 
　以下に記載の元の特許請求の範囲 
 「【請求項１】  電源部に用いられるインダクタンス素子において、
　１本の多角筒状のフェライトコアの１面に、筒穴の深さ方向と同一方向にスリットを設けるとともに、前記筒穴に導体を挿通させたインダクタンス素子であって、
　実装状態において前記スリットが底面に位置するように形成されていると共に、
　前記導体の始端と末端とが、前記スリットが形成された底面に設けられていることを特徴とするインダクタンス素子。
【請求項２】  前記導体が前記筒穴内を１回又は複数回通過するように巻回したことを特徴とする請求項１に記載のインダクタンス素子。
【請求項３】  前記導体が、板状であることを特徴とする請求項１または２に記載のインダクタンス素子。
【請求項４】  電源部に用いられるインダクタンス素子において、
　１本の多角形管状のフェライトコアの１辺に、中空部と同一方向にスリットを設けて開磁路を形成するとともに、前記中空部に帯状導体を挿通させたインダクタンス素子であって、
　実装状態において前記スリットが底面に位置するように形成されていると共に、
　前記導体の始端と末端とが、前記スリットが形成された底面に設けられていることを特徴とするインダクタンス素子。
【請求項５】  前記フェライトコアの中空部に挿通した帯状導体の両端を面実装端子としたことを特徴とする請求項４に記載のインダクタンス素子。」を、請求項３、請求項５を削除し、
「【請求項１】  電源部に用いられるインダクタンス素子において、
　
高さが幅よりも短い
帯状
　実装状態において前記スリットが底面に位置するように形成されていると共に、
　前記
帯状
面実装端子として
【請求項２】  前記
帯状
【請求項３】  電源部に用いられるインダクタンス素子において、
　
高さが幅よりも短い
　実装状態において前記スリットが底面に位置するように形成されていると共に、
　前記
帯状
面実装端子として
（１−２）訂正事項ｂ 
「【０００８】
【課題を解決するための手段】
　本発明に係るインダクタンス素子は、電源部に用いられるインダクタンス素子において、１本の多角筒状のフェライトコアの１面に、筒穴の深さ方向と同一方向にスリットを設けるとともに、前記筒穴に導体を挿通させたインダクタンス素子であって、実装状態において前記スリットが底面に位置するように形成されていると共に、前記導体の始端と末端とが、前記スリットが形成された底面に設けられていることを特徴としている。また、前記導体が前記筒穴内を１回又は複数回通過するように巻回したことを特徴とする。更に、前記導体が、板状であることを特徴とする。」を 
「【０００８】
【課題を解決するための手段】
　本発明に係るインダクタンス素子は、電源部に用いられるインダクタンス素子において、
高さが幅よりも短い
帯状
帯状
面実装端子として
帯状
と訂正する。
（１−３）訂正事項ｃ 
 明細書第９段落の「【０００９】
　また、本発明に係るインダクタンス素子は、電源部に用いられるインダクタンス素子において、フェライトコアの形状を１本の角形管状とし、該フェライトコアの１辺に、中空部と同一方向にスリットを設けて開磁路を形成するとともに、前記中空部に帯状導体を挿通させたインダクタンス素子であって、実装状態において前記スリットが底面に位置するように形成されていると共に、前記導体の始端と末端とが、前記スリットが形成された底面に設けられていることを特徴としている。更に、前記角形管状のフェライトコアの中空部に挿通した帯状導体の両端を面実装端子としたことを特徴としている。」を 
 「【０００９】
　また、本発明に係るインダクタンス素子は、電源部に用いられるインダクタンス素子において、フェライトコアの形状を
高さが幅よりも短い
面実装端子として
 （１−４）訂正事項ｄ 
 明細書第２１段落、第２２段落の「【００２１】
【発明の効果】
　以上説明したように本発明によれば、インダクタンス素子は、電源部に用いられるインダクタンス素子において、１本の多角筒状のフェライトコアの１面に、筒穴の深さ方向と同一方向にスリットを設けるとともに、前記筒穴に導体を挿通させたので、外形寸法を小さくすることができ、極めて小さなインダクタンス値を有するようにでき、直流重畳特性がほぼ平坦でしかも大電流を流すことが可能となった。
【００２２】
　また本発明によれば、本発明に係るインダクタンス素子は、電源部に用いられるインダクタンス素子において、フェライトコアの形状を１本の角形管状とし、該フェライトコアの１辺に、中空部と同一方向にスリットを設けて開磁路を形成するとともに、前記中空部に帯状導体を挿通させたので、外形寸法を小さくすることができ、極めて小さなインダクタンス値を有するようにでき、直流重畳特性がほぼ平坦でしかも大電流を流すことが可能となった。」を 
 「【００２１】
【発明の効果】
　以上説明したように本発明によれば、インダクタンス素子は、電源部に用いられるインダクタンス素子において、
高さが幅よりも短い
帯状
【００２２】
　また本発明によれば、本発明に係るインダクタンス素子は、電源部に用いられるインダクタンス素子において、フェライトコアの形状を
高さが幅よりも短い
　
（２）訂正の目的の適否、新規事項の有無及び拡張・変更の存否 
 
（２−１）上記訂正事項ａにおいて、請求項３、請求項５を削除することは、特許請求の範囲の減縮に該当する。
（２−２）上記訂正事項ａにおいて、「１本の多角筒状のフェライトコア」の前に「
高さが幅よりも短い
高さが幅よりも短い
　フェライトコアの
高さが幅よりも短い点は
高さが幅よりも短い
（２−３）上記訂正事項ａにおいて、「前記導体」を、「前記
帯状
　この訂正は、「（ここでは、帯状導体４）」（第１２段落）の記載、及び、「帯状導体４」（第１１段落）の記載に基づき導体の形状を、「帯状」と限定するものであり、特許請求の範囲の減縮に該当する。
（２−４）上記訂正事項ａにおいて、「底面に」の後に「
面実装端子として
　この訂正は、「実装状態において・・・前記導体の始端と末端とが、前記スリットが形成された底面に設けられていることを特徴としている。」（第８段落）、「帯状導体４は前記中空部２に挿通され、その両端は、例えば前記フェライトコア１の底面部側に折り曲げられ、面実装端子５とされている。」（第１１段落）及び、図２、図１１、図１４の記載に基づき、端子の限定をしたものであり、特許請求の範囲の減縮に該当する。
（２−５）訂正事項ｂ、ｃ、ｄについて。 
　訂正事項ｂ、ｃ、ｄは、上記訂正事項ａとの整合を図るものであるから、明瞭でない記載の釈明を目的とした明細書の訂正に該当し、いずれも、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。
　
（３）むすび 
　よって、（２−１）ないし（２−５）のいずれの訂正も、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。　　以上のとおりであるから、上記訂正は、特許法第１２０条の４第２項及び第３項において準用する特許法第１２６条第２項から第４項までの規定に適合するので、当該訂正を認める。 
　
３．特許異議の申立てについての判断 
（１）申立理由の概要 
 　　申立人金谷昭三は、刊行物１（甲第１号証）：特開平７−２２０９３３号公報、刊行物２（甲第２号証）：特開平６−９６９５６号公報、刊行物３（甲第３号証）：特開平１−１５０６８２号公報、刊行物４（甲第４号証）：特開昭６３−２５８０７号公報を示し、本件特許の請求項１ないし５に係る発明は、甲第１号証ないし甲第４号証に記載された発明に基づいて容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができないものであるから、特許を取り消すべきと主張している。 
 （２）取り消し理由の概要 
 　取り消し理由は、以下のとおりである。 
「　　　　　　　　　　　　　　　　理　由 
 １）本件特許の請求項１〜５に係る発明は、その出願前日本国内において頒布された下記の刊行物１〜５に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、本件請求項１〜５に係る発明の特許は、特許法第２９条第２項の規定に違反してされたものである。 
 　　　　　　　　　　　　　　記 
 刊行物１，特開平７−２２０９３３号公報（甲第１号証） 
 刊行物２，特開平６−９６９５６号公報（甲第２号証） 
 刊行物３，特開平１−１５０６８２号公報（甲第３号証） 
 刊行物４，特開昭６３−２５８０７号公報（甲第４号証） 
 刊行物５，特開平１１−４０４２６号公報 
 　 
 １，本件特許の請求項１〜５に係る発明は、その特許請求の範囲の請求項１〜５に記載されたとおりでのものである。 
 　 
 ２，刊行物記載の発明 
 　刊行物１〜４には、特許異議申立人が提出した特許異議申立書の「（５）証拠の説明」に記載の発明が記載されている。 
 　刊行物５には、磁心の中空部に帯状の導体を挿通させたインダクタンス素子が示されている。そして、このインダクタンス素子は、動作周波数の高い高周波スイッチング電源のＬＣフィルタを構成するインダクタンス素子に用いられることが記載されている。さらに、磁心の一部にギャップを設けて、磁心の磁気飽和を回避するギャップ付きインダクタンス素子が記載されている。（段落【０００２】、【０００３】、【０００４】、【０００６】、図２、図３参照。） 
 　 
 ３，本件特許発明と刊行物記載の発明との対比 
 　本件請求項１〜５に係る発明は、上記特許異議申立書の「（６）本願発明と証拠との対比」に記載された理由により、刊行物１〜４に記載された発明に基づいて当業者が容易に発明をすることができたものと認められると共に、刊行物１〜５に記載された発明に基づいて当業者が容易に発明をすることができたものと認められる。」
　
（３）本件発明
 　上記２．で示したように上記訂正が認められるから、本件の請求項１ないし３に係る発明は、上記訂正請求に係る訂正明細書の特許請求の範囲に記載された事項により特定された次のとおりのものである。 
「【請求項１】  電源部に用いられるインダクタンス素子において、
　
高さが幅よりも短い
帯状
　実装状態において前記スリットが底面に位置するように形成されていると共に、
　前記
帯状
面実装端子として
【請求項２】  前記
帯状
【請求項３】  電源部に用いられるインダクタンス素子において、
　
高さが幅よりも短い
　実装状態において前記スリットが底面に位置するように形成されていると共に、
　前記
帯状
面実装端子として
　
（４）刊行物等 
 　刊行物にはそれぞれ、以下のような発明が記載されている。 
（４−１）刊行物１：特開平７−２２０９３３号公報（異議申立人の提出した甲第１号証） 
　刊行物１には、
「【請求項１】磁気ギャップを有する環状コアと、コア収納用環状部を有していて該コア収納用環状部内に前記環状コアを収納したコアケースと、該コアケースの周囲に巻回された巻線とを有するインダクタンス素子において、前記コアケースに前記磁気ギャップに対応するケース側ギャップを形成するとともに、前記コアケースの内周に前記ケース側ギャップを挟む如く突部を形成したことを特徴とするインダクタンス素子。」（特許請求の範囲）
「【０００１】
【産業上の利用分野】本発明は、電源装置の力率改善用チョークコイル等のように巻線に直流電流が重畳される条件下で使用されるインダクタンス素子並びにインダクタンス素子の製造方法及び該インダクタンス素子に用いるコアケースに関する。」（第１段落）が、図１と共に記載されている。
（４−２）刊行物２：特開平６−９６９５６号公報（異議申立人の提出した甲第２号証）
　刊行物２には
「【請求項１】貫通孔を有する磁性セラミック成形体と、前記貫通孔に挿入され、かつ両端部が折返された導体片と、この導体片の折返し部を収容するように前記セラミック成形体の側面に形成された収容溝とを備えたことを特徴とする磁性セラミック電子部品。」（特許請求の範囲）
「【００１１】この実施例の磁性セラミック電子部品１は、貫通孔３を有する磁性セラミック成形体２と、貫通孔３に挿入されかつ両端部が折返された導体片４と、導体片４の折返し部５を収容するように、セラミック成形体２の側面に形成された収容溝１１とから構成されている。収容溝１１は貫通孔３と平行に形成され、折返し部５を収容したとき、折返し部５の外面と磁性セラミック成形体２の側面がほぼ同一面を形成するようになっている。
【００１２】上記の磁性セラミック電子部品１は、図１（ｂ）に示された磁性セラミック成形体２の貫通孔３に導体片４を挿入して、図１（ａ）に示すようにその両端部を折返し、その折返し部５を収容溝１１に収容して製造される。こうして製造された磁性セラミック電子部品１は、図１（ｃ）に示すように上下を逆にして、折返し部５をプリント配線板１２の回路パターン１３に重ねて、はんだ付けにより接続して実装される。このときの等価回路は図１（ｄ）に示され、等価インダクタンス１４が形成される。
【００１３】このようにして実装された磁性セラミック電子部品１は折返し部５が磁性セラミック成形体２の側面に形成された収容溝１１に収容されているため、実装時の安定性はよい。また導体片４としては、所望の大きさのものを用いることができるため、許容電流の大きい磁性セラミック電子部品を得ることも可能である。
【００１４】実施例２〜３
　図２（ａ）は実施例２における磁性セラミック成形体を示す斜視図であり、この磁性セラミック成形体２はだ円柱状に形成され、実施例１とほぼ同様の作用効果を有する。」（第１１段落〜第１４段落）が、図１と共に記載されている。
（４−３）刊行物３：特開平１−１５０６８２号公報（異議申立人の提出した甲第３号証）
  甲第３号証には、「一部が切欠された円環状体２０、矩形環状体２１あるいは一部が切欠された矩形環状体２２などのトロイダルコアでもよく、またトロイダルコアに限定されず、他の電子部品を含む種々のループ状物体の回転に採用できる。」（明細書第３頁右下欄第１９行〜第４頁左上欄第３行）が、第５図とともに記載されている。
（４−４）刊行物４：特開昭６３−２５８０７号公報（異議申立人の提出した甲第４号証）
甲第４号証には、「フェライトコア焼結品に砥石によってスリット４を第２図に示すように長手方向に全長にわたって形成する。」（明細書第３頁左上欄第５行〜第７行）が、第２図と共に記載されている。
（４−５）刊行物５：特開平１１−４０４２６号公報（新たな引用文献）には、
「【０００２】情報機器、通信機器、計測機器などの電子機器、工作機械などの製造装置の電子回路及び機械的な駆動に用いられる電源装置として、動作周波数の高い高周波スイッチング電源が用いられるようになっている。高周波スイッチング電源では、パルスなどの交流波形を直流波形に変換し、直流安定化出力を得る。交流を直流に変換する手段として一般的にＬＣフィルタが使用される。ＬＣフィルタを構成するインダクタンス素子の磁心のための磁性材料としては、フェライト磁性材料、パーマロイなどの結晶系の金属磁性材料及びアモルファス材料が知られている。このうち、結晶系の金属磁性材料及びアモルファス材料でなるインダクタンス素子は、直流重畳特性に優れているが、鉄損特性ではフェライトに劣る。このため、この種のインダクタンス素子の磁心材料としては、フェライト磁性材料が主に用いられている。
【０００３】ところで、携帯用などのコンピュータなどでは小型・薄型化・軽量化が進んでいるが、一方では高速化や高機能化に対し市場のニーズが強く、回路規模が大きくなり大電流化の傾向にある。従って小型・薄型で、かつ、大電流領域でも使用可能な低損失なインダクタンス素子が必要になっている。
【０００４】従来のこの種のインダクタンス素子は、ギャップのない完全な閉磁路構造の磁心を用いたギャップなしタイプと、磁心の一部にギャップを有するギャップ付きタイプの２つが主に用いられていた。
【０００５】しかし、ギャップなしの場合には、直流重畳がかかる高周波スイッチング電源への適用において、容易に磁気飽和を起こしてしまうという問題があった。
【０００６】ギャップ付きインダクタンス素子の場合は、磁気飽和を生じる磁界強度が高く、直流重畳を受けた場合でも、磁心の磁気飽和を回避することができるが、透磁率μが低くなってしまうため、インダクタンスが小さくなるという問題点を生じる。」（第２段落〜第６段落）が図２、図３と共に記載されている。
　
（５）対比・判断 
（５−１）本件請求項１に係る発明と上記刊行物１ないし５に記載の発明とを対比する。
　刊行物１に記載の発明には、ギャップを有する環状コアが記載されているが、その取り付け方は記載がない。また、刊行物１には、本件請求項１に記載の発明の構成要素である、高さが幅よりも短い点、フェライトコアが多角筒状である点、筒穴に
帯状
帯状
面実装端子として
　刊行物２において、貫通孔を有する磁性セラミック成形体と、前記貫通孔に挿入され、かつ両端部が折返された導体片が記載されているが、磁性セラミック成形体にギャップが形成されておらず、かつ、そのギャップを、底面側に向けて実装する点の記載もない。
　刊行物３〜５についても「実装状態において前記スリットが底面に位置するように形成されていると共に、前記
帯状
面実装端子として
　また、刊行物１に記載の環状コアに絶縁被覆線を巻回した構成に、刊行物２に記載の、貫通孔を有する磁性セラミック成形体を適用する動機付けもないので、刊行物１に記載の発明と刊行物２に記載の発明とを組み合わせて、請求項１に記載の発明をなすことが、当業者が容易に為し得たこととも認められない。同様に、刊行物１ないし５をどのように組み合わせても、刊行物に記載の発明から本件請求項１に記載の発明をなすことは、容易であるとは認められない。
（５−２）本件請求項２、３に係る発明と上記刊行物１ないし５に記載の発明とを対比する。
　請求項２に記載の発明は、請求項１を引用しており、また、請求項３に記載の発明は、請求項１と同じ「実装状態において前記スリットが底面に位置するように形成されていると共に、
前記
帯状
面実装端子として
（５−３）　対比のむすび 
 　よって、本件請求項１ないし３に係る発明は、刊行物１ないし５に基づいて当業者が容易になし得たものとは認められないので、特許法第２９条第２項の規定に違反しない。 
　
（６）むすび 
　以上のとおりであるから、特許異議申立の理由及び証拠によっては、本件請求項１〜３に係る特許を取り消すことができない。 
　また、他に本件請求項１〜３に係る特許を取り消すべき理由を発見しない。 
　よって、結論のとおり決定する。 
【異議決定日】
平成１７年８月９日（２００５．８．９）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
インダクタンス素子
（５７）【特許請求の範囲】
　【請求項１】電源部に用いられるインダクタンス素子において、
　高さが幅よりも短い１本の多角筒状のフェライトコアの１面に、筒穴の深さ方向と同一方向にスリットを設けるとともに、前記筒穴に帯状導体を挿通させたインダクタンス素子であって、
　実装状態において前記スリットが底面に位置するように形成されていると共に、
　前記帯状導体の始端と末端とが、前記スリットが形成された底面に面実装端子として設けられていることを特徴とするインダクタンス素子。
　【請求項２】前記帯状導体が前記筒穴内を１回又は複数回通過するように巻回したことを特徴とする請求項１に記載のインダクタンス素子。
　【請求項３】電源部に用いられるインダクタンス素子において、
　高さが幅よりも短い１本の多角形管状のフェライトコアの１辺に、中空部と同一方向にスリットを設けて開磁路を形成するとともに、前記中空部に帯状導体を挿通させたインダクタンス素子であって、
　実装状態において前記スリットが底面に位置するように形成されていると共に、
　前記帯状導体の始端と末端とが、前記スリットが形成された底面に面実装端子として設けられていることを特徴とするインダクタンス素子。
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】
　本発明は、例えば、コンピュータの電源部に用いられるインダクタンス素子に関するものである。
　【０００２】
　【従来の技術】
　図８に、コンピュータの電源部に使用するステップダウン方式のＤＣ／ＤＣコンバータの回路例を示す。１０１は制御用ＩＣ、ＶＢは電圧供給源、１０２はスイッチング回路、１０３はＣＰＵ等の負荷、１０６はコンデンサである。
　スイッチング回路１０２は、制御用ＩＣ１０１の駆動用出力端子Ｓ、Ｔに接続されたスイッチング素子１０５ａ、１０５ｂと、前記スイッチング素子１０５ａ、１０５ｂの出力端子Ｕと負荷１０３との間に接続されたインダクタンス素子１０４とで構成されている。
　【０００３】
　上記の構成において、インダクタンス素子１０４の出力側と接地間に接続されている負荷１０３には数アンペアから数十アンペアに及ぶ負荷電流が流れ、同時にインダクタンス素子１０４にも大きな電流が流れる。インダクタンス素子１０４のインダクタンス値は負荷の変動とスイッチング回路１０２のスイッチ動作によって変動する。而して、インダクタンス素子１０４のインダクタンス値が変動すると、スイッチング回路１０２の動作が不安定となる。
　【０００４】
　ところで、従来においては、上記回路に使用される制御用ＩＣ１０１、スイッチング素子１０５ａ、１０５ｂの動作（スイッチング）周波数があまり高くなかったため、スイッチング回路１０２に用いるインダクタンス素子１０４としてはインダクタンス値が数十μＨ（マイクロヘンリー）程度のものが使用されていた。そして、上記インダクタンス素子１０４の構造としては、例えば、芯径の大きなドラム形フェライトコアに線径の太い線材を所定回数だけ巻線したものであった。
　【０００５】
　近年、技術的進歩に伴い、上記の制御用ＩＣ１０１やスイッチング素子１０５ａ、１０５ｂの動作周波数が飛躍的に高くなってきており、上記ＤＣ／ＤＣコンバータ回路に用いられるインダンクタンス素子としてインダクタンス値が１μＨ以下のものが要求されるようになった。
　また、制御用ＩＣ１０１やスイッチング素子１０５ａ、１０５ｂとともに、ＣＰＵの性能も向上して高速化してきており、前記ＣＰＵをＤＣ／ＤＣコンバータ回路の負荷として見た場合、非常に重たい（負荷電流が大きい）ものとなる。
　【０００６】
　【発明が解決しようとする課題】
　しかしながら、従来のドラム形フェライトコアに巻線を巻回した構造のインダクタンス素子では、インダクタンス値を１μＨ以下の微小な値にすることが困難であり、かつ、数十アンペアに達する大きな電流を流した場合に安定したインダクタンス値を保持することができず、しかも外形寸法を小型化することが困難な状況にある。
　【０００７】
　本発明は、上記のインダクタンス素子に求められている要求に応えんとしてなされたもので、その目的は、外形寸法を小さくすることができ、１μＨ以下のインダクタンス値を有するようにでき、かつ直流重畳特性がほぼ平坦でしかも大電流を流すことのできるインダクタンス素子を提供することにある。
　【０００８】
　【課題を解決するための手段】
　本発明に係るインダクタンス素子は、電源部に用いられるインダクタンス素子において、高さが幅よりも短い１本の多角筒状のフェライトコアの１面に、筒穴の深さ方向と同一方向にスリットを設けるとともに、前記筒穴に帯状導体を挿通させたインダクタンス素子であって、実装状態において前記スリットが底面に位置するように形成されていると共に、前記帯状導体の始端と末端とが、前記スリットが形成された底面に面実装端子として設けられていることを特徴としている。また、前記帯状導体が前記筒穴内を１回又は複数回通過するように巻回したことを特徴とする。
　【０００９】
　また、本発明に係るインダクタンス素子は、電源部に用いられるインダクタンス素子において、フェライトコアの形状を高さが幅よりも短い１本の角形管状とし、該フェライトコアの１辺に、中空部と同一方向にスリットを設けて開磁路を形成するとともに、前記中空部に帯状導体を挿通させたインダクタンス素子であって、実装状態において前記スリットが底面に位置するように形成されていると共に、前記導体の始端と末端とが、前記スリットが形成された底面に面実装端子として設けられていることを特徴としている。
　【００１０】
　【発明の実施の形態】
　以下、添付図面を参照して本発明の実施の形態を説明する。各図において同一の構成要素には、同一の符号を付し重複する説明を省略する。図１〜図３に第１の実施の形態に係るインダクタンス素子の説明図が示されている。図１はフェライトコア１のみの斜視図を示し、図２は図１のフェライトコア１の中空部２に帯状導体４を挿通して組み立てた状態のＡ−Ａ断面図を示し、図３はフェライトコア１のみの正面図を示す。
　【００１１】
　上記において、多角形管状のフェライトコア１は中空部２を有する。フェライトコア１の１つの辺には、前記中空部２と同一の方向にスリット３が形成されている。なお、前記スリット３の形成位置は中空部２と同一の方向であればフェライトコア１のどの辺に形成しても良いのであるが、本実施の形態では漏れ磁束を少なくするために、実装状態で底面となる面に形成してある。帯状導体４は前記中空部２に挿通され、その両端は、例えば、前記フェライトコア１の底面部側に折り曲げられ、面実装端子５とされている。帯状導体４の幅は、図３に示す中空部２の幅Ｗｉにほぼ等しく構成されている。
　【００１２】
　而して、本実施の形態に係るインダクタンス素子は、図８に示すような電源部に用いられるインダクタンス素子１０４に採用されるものであり、多角筒状のフェライトコア１の１面に、筒穴である中空部２の深さ方向と同一方向にスリット３が設けられるとともに、筒穴である中空部２に導体（ここでは、帯状導体４）が挿通された構成を有する。本実施の形態に係るインダクタンス素子はフェライトコア１の中空部２と同一な方向にスリット３を設けて開磁路を形成してあるので、磁気飽和を起こり難くでき、その直流重畳特性は図７に示すようになり、直流電流Ｉの大きい領域までほぼ一定のインダクタンス値Ｌを保持することができる。更に、スリット３を設けることによって、製造した個別のインダクタンス素子のインダクタンス値のバラツキを少なくすることができる。
　【００１３】
　上記のインダクタンス素子における直流電流Ｉに対するインダクタンス値Ｌの変化を、より具体的に測定した結果を図４に示す。この測定に用いた試料「Ｌ７Ｈ−Ｇ０８」、「Ｌ７Ｈ−Ｇ１０」、「Ｌ７Ｈ−Ｇ１２」に関し、各長さのパラメータの位置関係が図５に示され、長さのパラメータの値が、図６に示されている。尚、μは透磁率である。ここで測定に用いた試料「Ｌ７Ｈ−Ｇ０８」、「Ｌ７Ｈ−Ｇ１０」、「Ｌ７Ｈ−Ｇ１２」は、図５におけるギャップの幅ｇをそれぞれ、０．０８ｍｍ，０．１ｍｍ，０．１２ｍｍとしたものである。いずれの試料にあっても、図４から判るように１μＨ以下（実施例では、８０〜１２０ｎＨ（ナノヘンリー））程度の微小なインダクタンス値を得ることができ、しかも、直流電流が１５〜２５Ａ程度までインダクタンス値Ｌのフラットな特性（インダクタンス値Ｌが初期状態から２０パーセント低下する程度の特性）が得られ、安定的な回路動作を確保することができる。
　【００１４】
　次に図９〜図１１を用いて、第２の実施の形態に係るインダクタンス素子を説明する。このインダクタンス素子は、図１０に示される帯状導体４Ａを図９に断面図が示されるように、中空部２内を複数回（２回）通過させて巻数を増やし、インダクタンス値を増加させるように構成したものである。
　【００１５】
　帯状導体４Ａは幅が中空部２の横幅にほぼ等しい幅広部４１と、この幅広部４１より幅狭くされた幅狭部４２とを有し、幅広部４１には幅狭部４２が中空部２内において通過可能に穴部４３が形成されている。帯状導体４Ａの幅広部４１は中空部２の開口部に近い底面から引き出され、中空部２に穴部４３が位置するようにされ、中空部２の他端の開口部から上方へ折り曲げられ、表面部を介して開口部から再び中空部２へ入り込まされている。この表面部を介して開口部から再び中空部２へ入り込む辺りにおいては、帯状導体４Ａは幅狭部４２となっており、穴部４３を通過して中空部２の他端の開口部から下方へ折り曲げられ、開口部に近い底面に固定される。
　【００１６】
　上記により、インダクタンス素子の底面には、図１１に示されるように、幅広部４１の端部による面実装用端子５ａと幅狭部４２の端部による面実装用端子５ｂとが固定される。係る構成により、第１の実施の形態よりもインダクタンス値が大きく、しかも第１の実施の形態と同じく、磁気飽和が起こり難くでき、その直流重畳特性は、直流電流Ｉの大きい領域までほぼ一定のイングクタンス値Ｌを保持するものとなり、更に、製造した個別のインダクタンス素子のインダクタンス値のバラツキを少なくすることができる。
　【００１７】
　次に図１２〜図１５を用いて、第３の実施の形態に係るインダクタンス素子を説明する。このインダクタンス素子では、図１５に示されるように帯状導体４をフェライトコア１へ巻回する。つまり、帯状導体４の一端部が中空部２の開口部に近い底面に固定され、該帯状導体４の他端部が、中空部２へ入り込まされ、中空部２の他端の開口部から上方へ折り曲げられ、表面部を介して開口部から再び中空部２へ入り込まされている。この表面部を介して開口部から再び中空部２へ入り込んだ帯状導体４は中空部２を通過して中空部２の他端の開口部から再び上方へ折り曲げられ、表面部を介して開口部から三度中空部２へ入り込まされている。この表面部を介して開口部から中空部２へ入り込んだ帯状導体４は中空部２を通過して中空部２の他端の開口部へ到り、ここから下方へ折り曲げられ、開口部に近い底面に固定される。
　【００１８】
　この結果、平面図である図１２と側面図である図１３に明らかなように、表面には２条の帯状導体４が設けられ、底面図である図１４と側面図である図１３に明らかなように、スリット３により分けられる底面のそれぞれに帯状導体４の端部による面実装用端子５が固定される。
　【００１９】
　このインダクタンス素子は、帯状導体４の巻き方のみを示す図１５から明らかな通り、中空部２内を複数回（３回）通過させて巻数を増やし、インダクタンス値を増加させるように構成したものである。係る構成により、第２の実施の形態よりも更にインダクタンス値が大きく、しかも第１の実施の形態と同じく、磁気飽和が起こり難くでき、その直流重畳特性は、直流電流Ｉの大きい領域までほぼ一定のイングクタンス値Ｌを保持するものとなり、更に、製造した個別のインダクタンス素子のインダクタンス値のバラツキを少なくすることができる。
　【００２０】
　以上に説明したように、本発明の各実施の形態は、スリット３によるギャップを設けており、インダクタンス値を１μＨ以下の微小な値に設計することができる構成であり、しかも大きな電流を流すことができるので、図８に示すようなコンピュータの電源部に用いるステップダウン方式のＤＣ／ＤＣコンバータ回路のインダクタンス素子として最適である。また、フェライトコアの形状が多角形管状であるから面実装部品とすることが容易であり、更に、フェライトコアの外形寸法を小さくできるので取り付けスペースが少なくて済み、ノートブック型パソコンに適用するとその軽薄短小化に寄与できる。
　【００２１】
　【発明の効果】
　以上説明したように本発明によれば、インダクタンス素子は、電源部に用いられるインダクタンス素子において、高さが幅よりも短い１本の多角筒状のフェライトコアの１面に、筒穴の深さ方向と同一方向にスリットを設けるとともに、前記筒穴に帯状導体を挿通させたので、外形寸法を小さくすることができ、極めて小さなインダクタンス値を有するようにでき、直流重畳特性がほぼ平坦でしかも大電流を流すことが可能となった。
　【００２２】
　また本発明によれば、本発明に係るインダクタンス素子は、電源部に用いられるインダクタンス素子において、フェライトコアの形状を高さが幅よりも短い１本の角形管状とし、該フェライトコアの１辺に、中空部と同一方向にスリットを設けて開磁路を形成するとともに、前記中空部に帯状導体を挿通させたので、外形寸法を小さくすることができ、極めて小さなインダクタンス値を有するようにでき、直流重畳特性がほぼ平坦でしかも大電流を流すことが可能となった。
【図面の簡単な説明】
　【図１】
　本発明の実施の形態に係るインダクタンス素子のフェライトコアの斜視図。
　【図２】
　図１に示すフェライトコアを用いたインダクタンス素子のＡ−Ａ断面図。
　【図３】
　図１に示すフェライトコアの側面図。
　【図４】
　本発明の実施の形態に係るインダクタンス素子の直流重畳特性を示す図。
　【図５】
　本発明の実施の形態に係るインダクタンス素子の長さパラメータの位置を示す図。
　【図６】
　本発明の実施の形態に係る各インダクタンス素子試料の長さパラメータの値を示す図。
　【図７】
　本発明の実施の形態に係るインダクタンス素子の直流重畳特性を示す図。
　【図８】
　本発明の実施の形態に係るインダクタンス素子が適用されるコンピュータの電源部の回路図。
　【図９】
　本発明の第２の実施の形態に係るインダクタンス素子の断面図。
　【図１０】
　本発明の第２の実施の形態に係るインダクタンス素子に用いられる導体の平面図。
　【図１１】
　本発明の第２の実施の形態に係るインダクタンス素子の底面図。
　【図１２】
　本発明の第３の実施の形態に係るインダクタンス素子の平面図。
　【図１３】
　本発明の第３の実施の形態に係るインダクタンス素子の側面図。
　【図１４】
　本発明の第３の実施の形態に係るインダクタンス素子の底面図。
　【図１５】
　本発明の第３の実施の形態に係るインダクタンス素子の巻線の説明図。
　【符号の説明】
　１　フェライトコア　２　中空部
　３　スリット　４、４Ａ　帯状導体
　５、５ａ、５ｂ、５１　面実装用端子