(57)【要約】      （修正有）【課題】ゲート電極と半導体基板との間に発生する電位差により、ゲート電極と半導体基板との間に配された、ゲート絶縁膜（誘電部材）のダメージを防ぐ技術を提供する。【解決手段】画素１００は光電変換部２０１および画素信号処理部１０２を有する。受光部１０１は、光電変換部２０１とクエンチ回路２０２を有する。クエンチ回路２０２は、アバランシェ増幅による信号増幅時に負荷回路として機能し、光電変換部２０１に供給する電圧を抑制して、アバランシェ増幅を抑制する働きを持つ（クエンチ動作）。【選択図】図２
2018088494.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
信号電荷を多数キャリアとする第１半導体領域と、
誘電部材を介して前記半導体基板の上に配された電極と、を含み、アバランシェ増幅された電荷に基づく信号を検出するための画素を有する光検出装置であって、
前記電極の下部であって、前記半導体基板の表面に前記第１半導体領域と反対導電型の第２半導体領域と、を備え、
前記電極に所定の電位が供給されることで、前記第１半導体領域に電気的に接続される反転層が前記第２半導体領域内に形成され、
前記反転層と前記第２半導体領域との界面でアバランシェ増幅が生じることを特徴とする光検出装置。
【請求項２】
平面視で、前記第１半導体領域と前記電極との間の距離が０．１μｍ以下であることを特徴とする請求項１に記載の光検出装置。
【請求項３】
平面視で、前記電極の一部と前記第１半導体領域の一部とが重なることを特徴とする請求項１に記載の光検出装置。
【請求項４】
半導体基板と、
信号電荷を多数キャリアとする第１半導体領域と、
誘電部材を介して前記半導体基板の上に配された電極と、を含み、アバランシェ増幅された電荷に基づく信号を検出するための画素を有する光検出装置であって、
平面視で、前記電極の一部と前記第１半導体領域の一部とが重なり、前記電極の前記一部以外の他部と前記第１半導体領域と反対導電型の第２半導体領域とが重なることを特徴とする光検出装置。
【請求項５】
前記電極に所定の電位が供給されることで、前記第１半導体領域に電気的に接続される反転層が前記第２半導体領域内に形成され、
前記反転層と前記第２半導体領域との界面でアバランシェ増幅が生じることを特徴とする請求項４に記載の光検出装置。
【請求項６】
前記第２半導体領域は、前記第１半導体領域の下部に配され、前記第１半導体領域および前記第２半導体領域によってＰＮ接合を形成し、
前記第１半導体領域に供給される電位と前記第２半導体領域に供給される電位による前記ＰＮ接合の電位差が、前記ＰＮ接合の降伏電圧より大きくなることを特徴とする請求項１乃至３のいずれか１項および請求項５に記載の光検出装置。
【請求項７】
前記第２半導体領域は、前記第１半導体領域の下部に配され、前記第１半導体領域および前記第２半導体領域によってＰＮ接合を形成し、
前記第１半導体領域に供給される電位と前記第２半導体領域に供給される電位による前記ＰＮ接合の電位差が、前記ＰＮ接合の降伏電圧以下となることを特徴とする請求項１乃至３のいずれか１項および請求項５に記載の光検出装置。
【請求項８】
前記ＰＮ接合の界面における前記第２半導体領域の不純物濃度よりも、前記反転層が形成される領域の前記第２半導体領域の不純物濃度の方が高いことを特徴とする請求項６または７に記載の光検出装置。
【請求項９】
前記電極に、前記第１半導体領域に供給される電位以上の電位が供給されることを特徴とする請求項１乃至８のいずれか１項に記載の光検出装置。
【請求項１０】
前記第１半導体領域に接続する配線と前記電極に接続する配線とが、共通のノードに接続されることを特徴とする請求項１乃至９のいずれか１項に記載の光検出装置。
【請求項１１】
前記電極は前記半導体基板の第１面側に配され、前記第１面側と対向する第２面側から前記画素に光を入射することを特徴とする請求項１乃至１０のいずれか１項に記載の光検出装置。
【請求項１２】
前記第１半導体領域に供給される電位Ｖ１と、前記第２半導体領域に供給される電位Ｖ２と、前記電極に供給される電位Ｖｇと、前記第１半導体領域の仕事関数φ１と、前記第２半導体領域の仕事関数φ２と、前記電極の仕事関数φｇとは、前記信号電荷が電子の場合に数式１を満たし、前記信号電荷が正孔の場合に数式２を満たすことを特徴とする請求項１乃至１１のいずれか１項に記載の光検出装置。
（数式１）
Ｖ２−φ２＜Ｖ１−φ１≦Ｖｇ−φｇ
（数式２）
Ｖ２−φ２＞Ｖ１−φ１≧Ｖｇ−φｇ
【請求項１３】
前記電極および前記第１半導体領域には６Ｖ以上の電位が供給され、前記第２半導体領域には０Ｖ以下の電位が供給されることを特徴とする請求項１乃至１２のいずれか１項に記載の光検出装置。
【請求項１４】
平面視で、前記電極の面積が、前記第１半導体領域の面積よりも大きいことを特徴とする請求項１乃至１３のいずれか１項に記載の光検出装置。
【請求項１５】
平面視で、前記電極の全周囲のうち、一部の周囲に沿って前記第２半導体領域が配され、前記一部以外の他部の周囲に沿って前記第１半導体領域が配されることを特徴とする請求項１乃至１４のいずれか１項に記載の光検出装置。
【請求項１６】
電気的に接続された二つの前記第１半導体領域を有し、
前記電極は、平面視で前記二つの第１半導体領域に挟まれるように配されていることを特徴とする請求項１５に記載の光検出装置。
【請求項１７】
平面視で前記電極の全周囲に沿って前記第１半導体領域が配されることを特徴とする請求項１乃至１４のいずれか１項に記載の光検出装置。
【請求項１８】
前記第１半導体領域に接続され、前記アバランシェ増幅されて発生した電流を抑制するクエンチ回路と、
前記クエンチ回路と前記第１半導体領域とが接続されたノードに接続され、前記ノードの電位変化を整形し、パルス信号を出力する波形整形部と、を備え、
前記波形整形部の出力ノードに、前記波形整形部から出力されたパルス信号に基づくデジタル信号を出力するデジタル変換回路が接続されることを特徴とする請求項１乃至１７のいずれか１項に記載の光検出装置。
【請求項１９】
請求項１から１８のいずれか１項に記載の光検出装置を複数有する光検出システムであって、
第１波長帯の光を前記第１波長帯と異なる第２波長帯の光に変換する波長変換部と、
前記光検出装置に保持された複数のデジタル信号から得られる複数の画像の合成処理を行う信号処理手段と、を有し、
前記波長変換部から出力された前記第２波長帯の光が前記光検出装置に入射するように構成されていることを特徴とする光検出システム。
【請求項２０】
請求項１から１８のいずれか１項に記載の光検出装置を有する光検出システムであって
前記光検出装置によって検出される光を発光する発光部と、
前記光検出装置に保持されたデジタル信号を用いて距離算出を行う距離算出手段と、を有することを特徴とする光検出システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換を行う光検出装置および光検出システムに関する。
【背景技術】
【０００２】
従来、アバランシェ（電子なだれ）倍増を利用し、単一光子レベルの微弱光を検出可能な光検出装置が知られている。
【０００３】
特許文献１には、光電変換部と光電変換部で生じた電荷を増幅する増幅領域と、増幅領域からＦＤ領域への電荷の転送を制御する転送ゲート電極と、光電変換部と転送ゲート電極との間に配された増倍ゲート電極とを有している光検出装置が開示されている。
【０００４】
そして特許文献１では、ＭＯＳトランジスタをオンする際の電位と同等の電位を増幅ゲート電極に供給することで増倍ゲート電極の下部の半導体基板に強電界を誘起し、光電変換部で蓄積した電荷をアバランシェ増幅している。アバランシェ増幅した電荷は、転送ゲート電極によってフローティングディフュージョンへ転送される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８‐２８８３２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の光検出装置は、増幅ゲート電極の下部の半導体領域にてアバランシェ増幅を起こす程度の強電界を維持することが困難である。仮に増幅ゲート電極にＭＯＳトランジスタをオンする際の電位と同等の電位を、アバランシェ増幅を維持させるための電位として供給する場合に、一定時間後に増幅ゲート電極の下部に反転層が形成される。増幅ゲート電極の下部に形成された反転層によって生じる電界の遮へい効果に起因し、半導体基板中に誘起される電界が弱まるおそれがある。
【０００７】
本発明は、ゲート電極下部の半導体領域にてアバランシェ増幅を起こす程度の強電界を維持することが可能な光検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、半導体基板と、信号電荷を多数キャリアとする第１半導体領域と、誘電部材を介して半導体基板の上に配された電極と、を含み、アバランシェ増幅された電荷に基づく信号を検出するための画素を有する光検出装置であって、第１半導体領域には、アバランシェ増幅されて発生した電流を抑制するクエンチ回路が接続され、電極の下部であって、半導体基板の表面に第１半導体領域と反対導電型の第２半導体領域が配され、電極に所定の電位が供給されることで第２半導体領域内に反転層が形成され、反転層と第１半導体領域とが電気的に接続されることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、ゲート電極下部の半導体領域にてアバランシェ増幅を起こす程度の強電界を維持することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】光検出装置のブロック図
【図２】等価回路を含む画素のブロック図
【図３】光電変換部の平面模式図
【図４】光電変換部の断面模式図
【図５】エネルギーバンド図
【図６】光電変換部内の電界分布の説明図
【図７】光電変換部の平面模式図
【図８】光電変換部の断面模式図
【図９】光電変換部の断面模式図
【図１０】光電変換部の平面模式図
【図１１】光電変換部の平面模式図
【図１２】光検出システムのブロック図
【図１３】光検出システムのブロック図
【図１４】光検出システムのブロック図
【発明を実施するための形態】
【００１１】
本実施形態では、光検出装置としてアバランシェ増幅された電荷に基づく信号を検出するための画素を用いる。図１は、本実施形態における光検出装置１０１０のブロック図である。光検出装置１０１０は、画素部１０６、制御パルス生成部１０９、水平走査回路部１０４、列回路１０５、信号線１０７、垂直走査回路部１０３を有している。
【００１２】
画素部１０６には、画素１００が行列状に複数配されている。一つの画素１００は、光電変換部２０１および画素信号処理部１０２から構成される。光電変換部２０１は光を電気信号へ変換し、変換した電気信号を画素信号処理部１０２は列回路１０５に出力する。
【００１３】
垂直走査回路部１０３は、制御パルス生成部１０９から供給された制御パルスを受け、各画素１００に制御パルスを供給する。垂直走査回路部１０３にはシフトレジスタやアドレスデコーダといった論理回路が用いられる。
【００１４】
信号線１０７は、垂直走査回路部１０３により選択された画素１００から出力された信号を電位信号として画素１００の後段の回路に供給する。
【００１５】
列回路１０５は、信号線１０７を介して各画素１００の信号が入力され、所定の処理を行う。所定の処理とは入力された信号のノイズ除去や増幅などを行い、センサ外部に出力する形に変換する処理である。例えば列回路には、パラレル−シリアル変換回路を有する。
【００１６】
水平走査回路部１０４は、列回路１０５で処理された後の信号を出力回路１０８へ順次出力するための制御パルスを列回路１０５に供給する。
【００１７】
出力回路１０８は、バッファアンプ、差動増幅器などから構成され、列回路１０５から出力された信号を光検出装置１０１０の外部の記録部または信号処理部に出力する。
【００１８】
図１において画素部１０６における画素１００の配列は１次元状に配されていてもよいし、単一画素のみから構成されていてもよい。また、垂直走査回路部１０３、水平走査回路部１０４、列回路１０５は、画素部１０６を複数の画素列をブロックに分けて、ブロック毎に配置してもよい。また、各画素列に配してもよい。
【００１９】
画素信号処理部１０２の機能は、必ずしも全画素に１つずつ設けられる必要はなく、例えば複数の画素１００によって１つの画素信号処理部１０２が共有され、順次信号処理が行われてもよい。また、画素信号処理部１０２は、光電変換部２０１の開口率を高めるために、光電変換部２０１と異なる半導体基板に設けられていてもよい。この場合、光電変換部２０１と画素信号処理部１０２は、画素毎に設けられた接続配線を介して接続される。垂直走査回路部１０３、水平走査回路部１０４、信号線１０７および列回路１０５も上記のように異なる半導体基板に設けられていてもよい。
【００２０】
図２に本実施形態における画素１００の等価回路を含むブロック図の一例を示す。図２において、一つの画素１００は光電変換部２０１および画素信号処理部１０２を有する。受光部１０１は、光電変換部２０１とクエンチ回路２０２を有する。
【００２１】
光電変換部２０１は、光電変換により入射光に応じた電荷対を生成する。そして、光電変換部２０１は、信号電荷をアバランシェ増幅によって増幅する。光電変換部２０１には、例えばアバランシェダイオードが用いられる。
【００２２】
光電変換部２０１のカソードにはアノードに供給される電位ＶＬよりも高い電位ＶＨに基づく電位が供給される。そして光電変換部２０１のアノードとカソードには、光電変換部２０１がアバランシェダイオードとなるような逆バイアスがかかるように電位が供給される。このような逆バイアスの電位を供給した状態で光電変換することで、入射光によって生じた電荷がアバランシェ増幅を起こしアバランシェ電流が発生する。
【００２３】
なお、逆バイアスの電位が供給される場合において、アノードおよびカソードの電位差が降伏電圧より大きいときには、アバランシェダイオードはガイガーモード動作となる。ガイガーモード動作を用いて単一光子レベルの微弱信号を高速検出するフォトダイオードがＳＰＡＤ（Ｓｉｎｇｌｅ  Ｐｈｏｔｏｎ  Ａｖａｌａｎｃｈｅ  Ｄｉｏｄｅ）である。
【００２４】
また、光電変換部２０１のアノードおよびカソードの電位差が、光電変換部２０１に生じた電荷がアバランシェ増幅を起こす電位差以上であって降伏電圧以下の電位差である場合には、アバランシェダイオードは線形モードになる。線形モードにおいて光検出を行うアバランシェフォトダイオードをアバランシェフォトダイオード（ＡＰＤ）と呼ぶ。ここでは、ＳＰＡＤおよびＡＰＤをまとめてアバランシェダイオードと呼ぶ。
【００２５】
なお、上述の光電変換部２０１がアバランシェダイオードとしての動作を実現するＮ型半導体領域１１およびＰ型半導体領域２の電位差とは、具体的には、６Ｖ以上である。
【００２６】
そして、後述する不純物濃度関係を考慮すると、より好ましくは、Ｎ型半導体領域１１およびＰ型半導体領域２の電位差が１０Ｖ以上、３０Ｖ以下である。電位差が１０Ｖ以上であれば、アバランシェダイオードはＳＰＡＤとして動作し、３０Ｖ以下であれば、素子破壊が生じにくい。このとき、例えば、Ｎ型半導体領域１１には、１３Ｖの電位が供給され、Ｐ型半導体領域２には０Ｖの電位が供給される。ただし、電位差が６Ｖ以上であれば、これらの電位には限られない。
【００２７】
クエンチ回路２０２には、電源電圧ＶＨが供給され、クエンチ回路２０２は光電変換部２０１に接続される。クエンチ回路２０２は、アバランシェ増幅による信号増幅時に負荷回路として機能し、光電変換部２０１に供給する電圧を抑制して、アバランシェ増幅を抑制する働きを持つ（クエンチ動作）。クエンチ回路２０２としては、例えば抵抗素子や、アバランシェ電流の増加を検出してフィードバック制御を行うことによりアバランシェ増幅を能動的に抑制する能動クエンチ回路を用いる。光電変換部２０１とクエンチ回路２０２の間のノードに、後述の波形整形部２０３の入力ノードが接続される。なお、クエンチ回路２０２は、光電変換部２０１のアノードと電位ＶＬを供給する構成である例えばグラウンドとの間に配されてもよい。
【００２８】
画素信号処理部１０２は、波形整形部２０３、時間・デジタル変換回路（Ｔｉｍｅ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ：以下、ＴＤＣ２０４）、メモリ２０５、選択回路２０６を有する。
【００２９】
波形整形部２０３は、光子レベルの信号の検出時に得られる電位変化を整形して、パルス信号を出力する。波形整形部２０３としては、例えばインバータ回路が用いられる。また、波形整形部２０３として、インバータを一つ用いた例を示したが、複数のインバータを直列接続した回路を用いてもよいし、波形整形効果があるその他の回路を用いてもよい。
【００３０】
波形整形部２０３から出力されたパルス信号の発生タイミングは、ＴＤＣ２０４によってデジタル信号に変換される。
【００３１】
ＴＤＣ２０４には、パルス信号のタイミングの測定に、図１の垂直走査回路部１０３から駆動線２０７を介して、制御パルスｐＲＥＦ（参照信号）が供給される。ＴＤＣ２０４は、制御パルスｐＲＥＦを基準として、波形整形部２０３を介して各画素から出力された信号の入力タイミングを相対的な時間としたときの信号をデジタル信号として取得する。
【００３２】
ＴＤＣ２０４の回路には、例えばバッファ回路を直列接続して遅延をつくるＤｅｌａｙ−Ｌｉｎｅ方式、Ｄｅｌａｙ−Ｌｉｎｅをループ状につないだＬｏｏｐｅｄ−ＴＤＣ方式などを用いる。その他の方式を用いてもよいが、光電変換部２０１の時間分解能と同等以上の時間分解能を達成できる回路方式である方がよい。ＴＤＣ２０４で得られたパルス検出タイミングを表すデジタル信号は、１つまたは複数のメモリ２０５に保持される。
【００３３】
選択回路２０６には、図１の垂直走査回路部１０３から駆動線２０８を介して制御パルスｐＳＥＬが供給され、メモリ２０５と信号線１０７との電気的な接続、非接続を切り替える。選択回路２０６には、例えばトランジスタや、画素外に信号を出力するためのバッファ回路などを用いる。
【００３４】
メモリ２０５が複数配された場合には、選択回路２０６に複数の信号を供給することで、メモリ２０５において保持したデジタル信号を信号線１０７に出力する際に、メモリ毎に信号線１０７への出力を制御することが可能である。
【００３５】
なお、クエンチ回路２０２と光電変換部２０１との間や、受光部１０１と画素信号処理部１０２との間にトランジスタ等のスイッチを配して、電気的な接続を切り替えてもよい。同様に、クエンチ回路２０２に供給される高い電位ＶＨまたは光電変換部２０１に供給される低い電位ＶＬの電位の供給をトランジスタ等のスイッチを用いて電気的に切り替えてもよい。
【００３６】
本実施形態では、ＴＤＣ２０４およびメモリ２０５を用いてパルス検出タイミングを取得する構成としていた。しかし、不図示のカウンタ回路を用いて撮像画像を取得する構成としてもよい。その場合には、次のような構成となる。
【００３７】
波形整形部２０３から出力されたパルス信号は、カウンタ回路によってカウントされる。カウンタ回路には、例えばＮ−ｂｉｔカウンタ（Ｎ：正の整数）の場合、単一光子によるパルス信号を最大で約２のＮ乗個までカウントすることが可能である。カウントした信号は、検出した信号として保持される。また、駆動線を介して制御パルスｐＲＥＳがカウンタ回路に供給されたとき、カウンタ回路に保持された検出した信号がリセットされる。
【００３８】
カウンタ回路に保持された検出した信号は撮像画像を形成するための信号となる。具体的には、複数の画素１００が行列状に配された画素部１０６において、カウンタ回路のカウントを行ごとに順次リセットし、カウンタ回路に保持された検出した信号を行ごとに順次出力するローリングシャッタ動作によって撮像画像を取得してもよい。または、全画素行のカウンタ回路のカウントを同時にリセットし、カウンタ回路に保持された検出した信号を行ごとに順次出力するグローバル電子シャッタ動作によって撮像画像を取得してもよい。
【００３９】
なお、グローバル電子シャッタ動作を行う場合には、カウンタ回路のカウントを行う場合と、行わない場合を切り替える手段を設けたほうがよい。切り替える手段とは、例えば前述したスイッチである。
【００４０】
次に図３〜図６を用いて、アバランシェ増幅された電荷に基づく信号を検出するための画素が有する光電変換部２０１について説明する。本実施形態において、光電変換部２０１で生じる電荷対のうち信号電荷として用いられる電荷を電子として説明するが、信号電荷を正孔としてもよい。
【００４１】
図３は、本実施形態の光電変換部２０１の平面模式図を示す。本実施形態の光電変換部２０１は、Ｎ型半導体領域１１、Ｐ型半導体領域２、Ｐ型半導体領域３、分離部６が半導体基板１５に配され、半導体基板１５の上に電極４が配されている。
【００４２】
Ｐ型半導体領域２は、平面視で電極４を内包するように配されている。Ｎ型半導体領域１１は、Ｐ型半導体領域２を内包するように配されている。分離部６は、平面視でＮ型半導体領域１１を内包するように配されている。Ｐ型半導体領域３は、平面視で分離部６を内包するように配されている。Ｐ型半導体領域２は、Ｐ型半導体領域３を内包するように配されている。
【００４３】
ここでは、平面視において、第２領域１１Ｂが電極４の全周囲を囲むように配されているが、全周囲のうち少なくとも一部を囲んでいればよい。また、平面視において、電極４の全周囲が、第１領域１１Ａと重なるように配されているが、全周囲のうち少なくとも一部が重なればよい。
【００４４】
なお、平面視で電極４の面積はＮ型半導体領域１１の面積よりも大きいほうがよい。このような構成によれば、反転層１０とＰ型半導体領域２との間のアバランシェ増幅を行う領域を増やし、Ｎ型半導体領域１１とＰ型半導体領域２との間のアバランシェ増幅を行う領域を減らすことが可能である。Ｎ型半導体領域１１とＰ型半導体領域２との間のアバランシェ増幅を行う領域を減らすことで、半導体領域を形成するためのイオン注入によるダメージによって生じる不要電荷をアバランシェ増幅することを抑制することが可能となる
また、Ｎ型半導体領域１１は図３のように平面視において円形であるほうがよい。このような形状によれば、角に生じる電界集中を抑制することが可能となる。ただし、角が丸ければ必ずしも円形でなくてもよい。
【００４５】
図４は、本実施形態における光電変換部の断面模式図であり、図４の線分Ｊ―Ｋに沿った光電変換部２０１の断面模式図の一例である。本実施形態の光電変換部２０１は、Ｎ型半導体領域１１、Ｐ型半導体領域２、反転層１０および半導体基板１５の上に配される電極４によって構成される。本実施形態において、アバランシェ増幅は、反転層１０とＰ型半導体領域２との間で生じる。さらに、Ｎ型半導体領域１１とＰ型半導体領域２との間に生じてもよい。
【００４６】
図４の半導体基板１５は第１面と第１面に対向する第２面を有する。第１面は半導体基板１５の表面であり、第２面は半導体基板１５の裏面である。本実施形態では、第１面から第２面へ向かって深さ方向とする。
【００４７】
半導体基板１５において、断面視において分離部６に挟まれる領域には、二つのＮ型半導体領域１１、Ｐ型半導体領域２が配される。Ｎ型半導体領域１１は、半導体基板１５の第１面側に配されている。Ｐ型半導体領域２は、二つのＮ型半導体領域１１に挟まれる領域と、Ｎ型半導体領域１１よりも第１面に対して深い位置に配される。Ｎ型半導体領域１１とＰ型半導体領域２はＰＮ接合を構成している。そして、電極４の下部には、Ｐ型半導体領域２が配され、電極４に所定の電位が供給されることで、Ｐ型半導体領域２内に反転層１０が形成され、反転層１０はＮ型半導体領域１１に電気的に接続される。図４において、反転層１０は、Ｐ型半導体領域２であって、第１面付近の領域に形成される。なお、「電極４の下部」とは、平面視したときに電極４と重なる位置をいう。
【００４８】
図４の構成において、反転層１０は、二つのＮ型半導体領域１１に接続される。このとき、二つのＮ型半導体領域１１は、二つのＮ型半導体領域１１が同電位となる構成であった方がよい。具体的には二つのＮ型半導体領域１１のどちらにも後述の配線７が接続している構成、平面視した際に二つのＮ型半導体領域１１が接続されている構成などである。
【００４９】
半導体基板１５の第１面に対して誘電部材５を介して電極４が配される。電極４は、平面視もしくは断面視でＮ型半導体領域１１に挟まれるように配されたＰ型半導体領域２の上に配される。なお、平面視でＮ型半導体領域１１と電極４との間の距離ｄは、０．１μｍ以下となる。
【００５０】
電極４は、例えばＮ型もしくはＰ型のドープドポリシリコンや金属材料が用いられる。誘電部材５にはシリコン酸化膜やシリコン窒化膜、固定電荷を含む誘電部材などが用いられる。固定電荷を含む誘電部材とは、例えば、酸化ハフニウム（ＨｆＯ２）、酸化ジルコン（ＺｒＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化タンタル（Ｔａ２Ｏ５）である。
【００５１】
誘電部材５に固定電荷を含む材料を用いた場合の電極４およびＰ型半導体領域２の電位差と、固定電荷を含まない材料を用いた場合の電極４およびＰ型半導体領域２の電位差が同じ場合を想定する。このとき、固定電荷を含む材料を用いれば電極４およびＰ型半導体領域２との間にかかる電界の強度をより強くすることが可能である。言い換えると、電極４およびＰ型半導体領域２の間の電界の強度を所定の値に設定する場合、誘電部材５に固定電荷を含む材料を用いれば、電極４およびＰ型半導体領域２の電位差を少なくすることができる。
【００５２】
図４において、Ｐ型半導体領域２は、一例として同一の不純物濃度からなる領域を示している。しかし、Ｐ型半導体領域２は、半導体基板１５の第１面側に電荷が移動するようなポテンシャル構造になるように不純物濃度の勾配を有していてもよい。
【００５３】
例えば、第１面に対して深い位置から、浅い位置に向かって不純物濃度が低くなるように不純物濃度の勾配を有している場合である。このとき例えば、Ｐ型半導体領域２は、第１領域と、第１面に対して第１領域よりも深い位置に配された第２領域と、第１面に対して第２領域よりも深い位置に配された第３領域とを有する。そして、第１領域の不純物濃度を第１不純物濃度、第２領域の不純物濃度を第２不純物濃度、第３領域の不純物濃度を第３不純物濃度とした時に、第１不純物濃度＜第２不純物濃度＜第３不純物濃度とする。
【００５４】
このような構成によれば、Ｐ型半導体領域２は、半導体基板１５の第１面側に電荷が移動するようなポテンシャル構造になる不純物濃度の勾配となる。また、第３領域によって、複数の画素を同一の半導体基板１５に配した際に画素に生じ得る漏れ電荷を抑制することが可能となる。さらに、ＰＮ接合面におけるＰ型半導体領域２の不純物濃度が、半導体基板１５の第１面に対してＰＮ接合面よりも深い領域の不純物濃度よりも高くなっている。これによりＰＮ接合において、空乏層幅を狭くすることでＰＮ接合間に生じる電界の強度を強くすることが可能となる。
【００５５】
なお、第１面に接する位置であって、断面視においてＮ型半導体領域１１とＰＮ接合を形成する位置にＰ型半導体領域が配されない方がよい。第１面に接する位置にＰ型半導体領域が配される場合には、第１面付近でＮ型半導体領域１１とＰ型半導体領域とがＰＮ接合を構成し、半導体基板１５の表面で生じた電荷をアバランシェ増幅してしまうおそれがある。つまり、第１面に接する位置であって、断面視においてＮ型半導体領域１１とＰＮ接合を形成する位置にＰ型半導体領域が配さないことで、半導体基板１５の表面で生じた不要電荷をアバランシェ増幅することを抑制することが可能となる。
【００５６】
Ｎ型半導体領域１１と、分離部６を挟んで反対側の領域には、Ｐ型半導体領域３が配される。Ｐ型半導体領域３は、Ｐ型半導体領域２に電気的に接続されている。Ｐ型半導体領域３の不純物濃度は、Ｐ型半導体領域２の不純物濃度よりも高くなる。これによりＰ型半導体領域３と後述のコンタクトプラグ１４を接続する方が、Ｐ型半導体領域２と後述のコンタクトプラグ１４を接続するよりも接触抵抗を低くすることが可能となる。
【００５７】
配線９は、コンタクトプラグ１２を介して電極４に電位を供給する。配線７は、コンタクトプラグ１３を介してＮ型半導体領域１１と、図２のクエンチ回路２０２とを接続する。配線７およびクエンチ回路２０２を介して電源電圧からＮ型半導体領域１１に電位を供給する。
【００５８】
配線８は、コンタクトプラグ１４を介してＰ型半導体領域３に電位を供給する。Ｐ型半導体領域２とＰ型半導体領域３とは電気的に接続されているため、Ｐ型半導体領域３に供給された電位は、Ｐ型半導体領域２にも供給される。
【００５９】
なお、図２のクエンチ回路２０２は、コンタクトプラグ１４を介してＰ型半導体領域３と接続してもよい。その場合に配線７はコンタクトプラグ１３を介して電源電圧からＮ型半導体領域１１に電位を供給する。このとき、画素１００ごとにウエル領域となるＰ型半導体領域２は電気的に分離した領域としたほうがよい。これは、アバランシェ増幅をした際にＰ型半導体領域２の電位の変動をコンタクトプラグ１４を介して信号として出力するため、画素ごとに電気的に分離することで、隣接画素での信号の誤検知を抑制することが可能となる。
【００６０】
配線７と配線９は共通のノードに接続される配線としてもよい。これにより、不図示の電源電圧から電極４に電位を供給するための配線を削減し、レイアウトの自由度を上げることが可能となる。
【００６１】
次に、アバランシェ増幅を起こすための電位関係について説明する。Ｎ型半導体領域１１には、Ｐ型半導体領域２に供給される電位に対して逆バイアスとなる電位が供給される。このように光電変換部２０１に逆バイアスを供給することにより、ＰＮ接合間のＮ型半導体領域１１とＰ型半導体領域２との間に電界が発生する。そして、電極４には、Ｎ型半導体領域１１に供給した電位以上の電位を供給することで、電極４の下部に、Ｎ型半導体領域１１と電気的に接続する反転層１０を形成する。
【００６２】
本実施形態では、反転層１０とＰ型半導体領域２との間に生じる電界が充分に大きくなるようにＮ型半導体領域１１に供給する電位、Ｐ型半導体領域２に供給する電位、電極４に供給する電位を設定する。このとき、ＰＮ接合を構成するＮ型半導体領域１１とＰ型半導体領域２との間に生じる電界が充分に大きくなってもよい。
【００６３】
ここで、電界が充分に大きくなるとは、光電変換部２０１がアバランシェ増幅を生じるような電界がＮ型半導体領域１１およびＰ型半導体領域２の間にかかることである。
【００６４】
また、電極４には、電極４の下部に反転層１０が形成されるような電位が供給される。このとき、電極４にはＰ型半導体領域２よりも高い電位が供給される。これにより、電極４とＰ型半導体領域２との間には、電界が生じる。そして、電極４の下部の誘電部材５と接する半導体領域には、生じた電界の影響を受けて反転層１０が形成される。反転層１０は、二つのＮ型半導体領域１１に接続される。
【００６５】
次に図５を用いて反転層１０が形成される条件について説明する。図５（ａ）および図５（ｂ）は、図４の線分ＡＢに沿った領域のエネルギーバンド図の例である。図５（ａ）は信号電荷が電子の場合（電子増幅型）のエネルギーバンド図を示し、図５（ｂ）は信号電荷が正孔の場合（正孔増幅型）のエネルギーバンド図を示す。図５において、図面の下方向を電位Ｖの正方向とする。なお、信号電荷が逆極性の場合に、数式の不等号は逆となる。
【００６６】
また、電位Ｖｇは電極４に供給された電位を示し、仕事関数φｇは電極４の仕事関数を示す。電位Ｖ２はＰ型半導体領域２に供給された電位を示し、仕事関数φ２はＰ型半導体領域２の仕事関数を示す。さらに差分ΔＶｅｆｆ＝（φ２−φｇ）は、電極４とＰ型半導体領域２とが接した際の真空準位の差分を示す。
【００６７】
図５（ａ）は、電極４の電位をＰ型半導体領域２の電位よりも高くした構成である。図５（ａ）において、半導体基板で生じた電子が、電極下部の半導体領域に引き寄せられ、反転層１０を形成するための条件は数式１である。また、数式２は数式１を変形した式である。
（Ｖｇ−φｇ）−（Ｖ２−φ２）＞０      数式１
（Ｖ２−φ２）＜（Ｖｇ−φｇ）          数式２
数式２の条件を満たす場合には、電極４とＰ型半導体領域２との間に生じた電界によって電子が引き寄せられる。なお、信号電荷が正孔のときには、Ｐ型半導体領域２に対応する領域はＮ型半導体領域になるため、電極４にはＰ型半導体領域２に対応するＮ型半導体領域よりも低い電位を供給する。
【００６８】
そして、数式３を満たすことで電極４の下部に反転層１０が形成される。ここで電位Ｖ１１は、Ｎ型半導体領域１１の電位であり、仕事関数φ１１はＮ型半導体領域１１の仕事関数を示す。
（数式３）
Ｖ２−φ２＜Ｖ１１−φ１１≦Ｖｇ−φｇ
数式３に示すように、電位Ｖｇが十分大きく、電極４の下部の半導体領域が強反転状態になっている場合は、電極４の下部には高濃度の電子が蓄積し、反転層１０が形成される。
【００６９】
次に、図６を用いて、図４の線分ＡＢにおける電界分布の一例を模式的に説明する。図４において、各深さ（Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ）の定義および各電界の強さ（Ｘレベル、Ｙレベル、Ｚレベル）の定義を以下に示す。
【００７０】
深さＡは、電極４が配される任意の位置である。深さＣは誘電部材５と電極４との界面であり、深さＤは、誘電部材５と半導体基板１５との界面である。深さＥは、反転層１０の深さ方向における終端である。そして深さＦは、半導体基板１５の第１面に対して、深さＥよりも深い位置に配された任意の深さであり、深さＢは、半導体基板１５の第１面に対して、深さＦよりも深い位置に配された任意の深さである。
【００７１】
電界の強さＸレベルは、電界の強さＺレベルよりも強い電界である。また、電界の強さＺレベルは、電界の強さＹレベルよりも強い。
【００７２】
図６（ａ）は、比較例における電界分布である。図６（ａ）では、上述の数式３を満たし、反転層１０と二つのＮ型半導体領域１１とが電気的に接続され、Ｎ型半導体領域１１の電位Ｖ１１がフローティングである構成における電界分布を示す。この比較例は、特許文献１の特開２００８‐２８８３２６号公報において生じる課題と同様の課題を生じる構成である。
【００７３】
図６（ｂ）は、本実施形態における電界分布である。図６（ｂ）では、上述の数式３を満たし、反転層１０と二つのＮ型半導体領域１１とが電気的に接続され、Ｎ型半導体領域１１の電位Ｖ１１が電位Ｖ１１から電位Ｖ１となる構成を示す。Ｎ型半導体領域１１の電位Ｖ１１が電位Ｖ１となることで、Ｎ型半導体領域１１とＰ型半導体領域２との間にアバランシェ増幅を起こす程度の電位差が生じる。
【００７４】
まず比較例である図６（ａ）について説明する。図６（ａ）において、電極４とＰ型半導体領域２との間である深さＣ−Ｄにおいて電界の強さはＸレベルとなる。反転層１０が配される深さＤ−Ｅにおいて電界の強さはＸレベルからＹレベルへ急峻に弱くなる。空乏層が拡がる深さＥ−Ｆにおいて電界の強さは、徐々に弱くなっていく。
【００７５】
図６（ａ）において深さＣ−Ｄでは、電極４とＰ型半導体領域２との間にアバランシェ増幅が起こるレベルの電界がかかる。しかし、深さＤ−Ｅにおいて、電界が急峻に弱くなる。深さＤ−Ｅにおいて電界が弱くなる理由は、Ｎ型半導体領域１１の電位Ｖ１１がフローティングであることから、電極４へ供給する電位Ｖｇを上げても、反転層１０の電荷密度が連動して増加するからである。これにより、深さＤ−Ｅにおいて電界が遮蔽される。さらに、反転層１０の幅（深さ方向の距離）ｄは、誘電部材５の幅ｄよりも長い。電界Ｅは、ΔＶ／ｄで表されることから、反転層１０に誘起される電界は強くなりにくい。
【００７６】
そこで、電位Ｖｇを上げた場合には、深さＣ−Ｄにおける電界は強くなるが、深さＤ−Ｅの反転層１０において上述の電界の遮へいが生じて、電界が急峻に弱くなるため、深さＥ−Ｆの空乏層における電界は強くなりにくい。そのため、電位Ｖｇを上げて、反転層１０とＰ型半導体領域２との間でアバランシェ増幅が起こる程度の強電界を維持すると、電極４と反転層１０の間の電界がさらに強くなり誘電部材５にダメージが生じるおそれがある。
【００７７】
一方、本実施形態の構成である図６（ｂ）では、誘電部材５に係る電界を抑制しつつ、反転層１０とＰ型半導体領域２との間にアバランシェ増幅を起こす程度の強電界を生じさせることが可能である。
【００７８】
図６（ｂ）では、電極４と反転層１０との間、深さＣ−ＤにおいてＺレベルとなり、反転層１０が配された深さＤ−Ｅで誘起される電界もＺレベル程度となる。深さＥ−Ｂにおいては、空乏層が拡がり、空乏層においては電界が徐々に弱くなっていく。
【００７９】
図６（ｂ）の深さＣ−Ｄにおいては、反転層１０の電位がＶ１となることから、電極４と反転層１０との電位差が少なくなり、図６（ａ）に比して誘電部材５にかかる電界が弱くなる。
【００８０】
そして、深さＤ−Ｅにおいては、反転層１０はＮ型半導体領域１１に電気的に接続され、反転層１０の電位とＮ型半導体領域１１の電位Ｖ１１とが同電位（Ｖ１）となる。そのため、Ｐ型半導体領域２と反転層１０との電位差が図６（ａ）に比して図６（ｂ）の構成の方が大きくなる。これにより、誘電部材５に係る電界を弱くしつつも、反転層１０とＰ型半導体領域２との間にアバランシェ増幅が生じる程度の電界を生じさせることが可能となる。
【００８１】
つまりＮ型半導体領域１１の電位Ｖ１１がフローティングになる場合に比して、電位Ｖ１１が電位Ｖ１になる場合には、誘電部材５に誘起される電界を減らしつつ、反転層１０とＰ型半導体領域２との間の電界の強度を維持することが可能となる。
【００８２】
なお、反転層１０からＮ型半導体領域１１への経路は、反転層１０とＰ型半導体領域２との間の強電界を受けてアバランシェ増幅された電荷に基づく電流を出力するための電気的な経路となる。
【００８３】
ここでは例として、深さＣ−Ｄと深さＤ−Ｅの電界は同程度となる構成を示したが、図６（ｂ）の深さＥにおける電界が、図６（ａ）の深さＥにおける電界よりも強ければよい。
【００８４】
そして、図６（ａ）の空乏層の長さ（深さＥ−Ｆ）に比して図６（ｂ）の空乏層の長さ（深さＥ−Ｂ）の方が長くなる。これは、Ｐ型半導体領域２と反転層１０との電位差が図６（ａ）に比して図６（ｂ）の構成の方が大きくなるからである。そのため、図６（ｂ）の方が、図６（ａ）に比して、深い位置に生じた電子まで電界の影響を与えることが可能である。
【００８５】
本実施形態の構成によれば、電極４の下部の反転層１０に電気的に接続されるＮ型半導体領域１１の電位Ｖ１１を電位Ｖ１とすることによって、反転層１０のポテンシャルを制御することが可能となる。
【００８６】
そして、図６に示すように、Ｎ型半導体領域１１の電位Ｖ１１をフローティングにする場合に比べて、電位Ｖ１１が電位Ｖ１となる場合には、反転層１０とゲート電極との間の電位差が小さくなり、誘電部材５に生じる電界が小さくなる。
【００８７】
つまり、電極下部の半導体基板においてアバランシェ増幅を起こす程度の強電界を維持しつつ、誘電部材への電界集中を抑制することが可能となる。
【００８８】
本実施形態では、第１面の側から光を入射する表面照射型でも、第２面の側から光を入射する裏面照射型でもよい。ただし、表面照射型では電極４の上部から光を当てるため、光の一部が電極４に吸収されるおそれがある。一方で、裏面照射型では、電極４の下側から光を当てるため、電荷電圧変換効率を向上することが可能となる。
【００８９】
なお、アバランシェ増幅がおこると赤外発光が生じる。そのため、電極４の下部の反転層１０とＰ型半導体領域２の間において、赤外発光が生じているか否かを計測することによって、反転層１０とＰ型半導体領域２の間でアバランシェ増幅が生じているか否かを検証することが可能である。同様に、Ｎ型半導体領域１１とＰ型半導体領域２の間において、赤外発光が生じているか否かを計測することによって、Ｎ型半導体領域１１とＰ型半導体領域２の間において、アバランシェ増幅が生じているか否かを検証することが可能である。
【００９０】
（実施例１）
図７および図８を用いて、実施例１における光検出装置１０１０および光電変換部２０１を説明する。図１〜６と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略する。
【００９１】
図７および図８は、本発明の実施例１における光電変換部２０１の平面模式図および断面模式図である。本実施例の特徴は、Ｎ型半導体領域１１の一部の領域が電極４の下部まで配されている点である。
【００９２】
図７は、本実施例の光電変換部２０１の平面模式図を示す。本実施例の光電変換部２０１は、Ｎ型半導体領域１１、Ｐ型半導体領域２、Ｐ型半導体領域３、分離部６が半導体基板１５に配され、半導体基板１５の上に電極４が配されている。そして、平面視でＮ型半導体領域１１は、電極４と重なる第１領域１１Ａと、電極４と重ならず、電極４を内包するように配される第２領域２Ｂを有している。
【００９３】
ここでは、平面視において、第２領域１１Ｂが電極４の全周囲を囲むように配されているが、全周囲のうち少なくとも一部を囲んでいればよい。また、平面視において、電極４の全周囲が、第１領域１１Ａと重なるように配されているが、全周囲のうち少なくとも一部が重なればよい。
【００９４】
図８は、図７の線分Ｇ―Ｈに沿った光電変換部２０１の断面模式図の一例である。図８において、Ｎ型半導体領域１１は、電極４の下部に配された第１領域１１Ａと、電極４の下部に配されない第２領域１１Ｂを有する。
【００９５】
本実施例において、Ｎ型半導体領域１１の不純物濃度は、ＰＮ接合間にアバランシェ増幅を起こす電位差を供給した際にＮ型半導体領域１１のすべての領域が空乏化しない不純物濃度に設定する。具体的にはＮ型半導体領域１１の不純物濃度は６．０×１０１８［ａｔｍｓ／ｃｍ３］以上であり、Ｐ型半導体領域２の不純物濃度は５．０×１０１６［ａｔｍｓ／ｃｍ３］以上である。これは、半導体基板１５の第１面に接するほど空乏層領域が広がると、半導体基板１５の第１面にノイズが生じるおそれがあるからである。ただし、Ｎ型半導体領域１１およびＰ型半導体領域２の不純物濃度は、上述した不純物濃度に限られない。
【００９６】
本実施例は、Ｎ型半導体領域１１が、電極４の下部に配された第１領域１１Ａを有する。このような構成によれば、反転層１０とＮ型半導体領域１１とを電気的に接続しやすくすることが可能である。
【００９７】
本実施例の構成においても、電極の下部の半導体領域においてアバランシェ増幅を起こす程度の強電界を維持しつつ、誘電部材への電界集中を抑制することが可能となる。
【００９８】
（実施例２）
図９の断面模式図を用いて、実施例２における光電変換部を説明する。図１〜８と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略する。
【００９９】
本実施例の特徴は、電極４の下部の半導体領域にＰ型半導体領域２よりも不純物濃度が高いＰ型半導体領域１９が形成されている点である。
【０１００】
電極４の下部の半導体領域に反転層１０を形成する際に、電極４の下部の半導体領域に生じる電界の強度は、電極４の下部における半導体基板１５の深さ方向における空乏層の幅に依存する。
【０１０１】
この空乏層の幅は、電極４の下部の半導体領域の不純物濃度によってかわる。具体的には、電極４の下部の半導体領域の不純物濃度が高いほど、空乏層の幅が小さくなり、電極４の下部に生じる電界の強度が強くなる。
【０１０２】
そのため本実施例の構成のように、電極４の下部の半導体領域の領域にＰ型半導体領域２よりも不純物濃度の高いＰ型半導体領域１９を配することによって、電極４の下部に誘起される電界の強度を強くすることが可能となる。
【０１０３】
さらに、反転層１０とＰ型半導体領域２との間の電界の強度が、Ｎ型半導体領域１１とＰ型半導体領域３との間に生じる電界の強度以上となっている方がよい。なぜなら、強電界が生じる領域の端部に最も強い電界が生じてしまうと、電界集中によるバンド間のトンネル電流が増加し、暗信号が増加してしまうおそれがあるからである。
【０１０４】
本実施例の構成においても、電極下部の半導体基板においてアバランシェ増幅を起こす程度の強電界を維持しつつ、誘電部材への電界集中を抑制することが可能となる。
【０１０５】
本実施例は、実施例１にも適用可能である。
【０１０６】
（実施例３）
図１０を用いて、実施例３における光電変換部２０１を説明する。図１０は、図２における受光部１０１の光電変換部２０１の平面模式図の一例を表す。図１０に対応する断面模式図は、図８で示された実施例１の断面模式図と同じ構成とするが、これに限られない。
【０１０７】
本実施例の特徴は、平面視で電極４の周囲の一部に沿ってＰ型半導体領域２が配され、電極４の周囲の他部に沿って一つのＮ型半導体領域１１が配される点である。
【０１０８】
光電変換部２０１をアレイ状に配列する場合、隣接する光電変換部２０１の間については、各々の光電変換部２０１のＮ型半導体領域１１を互いに電気的に分離する必要がある。そこで、平面視で電極４の全周囲に沿ってＮ型半導体領域１１が配される場合には、全周囲に配されたＮ型半導体領域１１をＰ型半導体領域２で囲む必要があり、光電変換部２０１の間の距離を充分に確保する必要があるため、微細化が困難である。
【０１０９】
これに対して、本実施例の構成によれば、平面視で電極４の全周囲のうち一部の周囲に沿ってＰ型半導体領域２が配されている。つまり、電極４の全周囲のうち一部の周囲に沿って配されている半導体領域をＰ型半導体領域２とすることで、隣接する光電変換部２０１のＮ型半導体領域１１を互いに電気的に分離する目的で配するＰ型半導体領域２が不要となる。
【０１１０】
そのため、電極４の全周囲に沿ってＮ型半導体領域１１を配する場合に比して、隣接する画素のＮ型半導体領域とＮ型半導体領域１１とを電気的に分離するために必要なＰ型半導体領域２の面積を狭くすることができる。
【０１１１】
なお、平面視で電極４の全周囲のうち半分以上にＮ型半導体領域１１が沿っている方がよい。なぜなら、電極４の端部とＰ型半導体領域２との間の電界集中によってバンド間トンネルの増加による偽信号が増加するおそれがあるからである。
【０１１２】
本実施例の構成によれば、レイアウトの自由度が向上し、その結果、光電変換部２０１の微細化が容易になる。
【０１１３】
本実施例の構成においても、電極４の下部の半導体基板においてアバランシェ増幅を起こす程度の強電界を維持しつつ、誘電部材５への電界集中を抑制することが可能となる。
【０１１４】
なお、平面視で電極４の周囲の一部がＰ型半導体領域２と重なる構成を示したが、Ｐ型半導体領域３よりも不純物濃度が低いＰ型半導体領域であればよい。不純物濃度の高いＰ型半導体領域３よりも不純物濃度が低いＰ型半導体領域を配することにより、電極４の端部での電界集中によって生じ得るバンド間トンネルの増加による偽信号が生じることを抑制することが可能である。
【０１１５】
本実施例は、実施例１と実施例２の平面模式図にも適用可能である。
【０１１６】
（実施例４）
図１１を用いて、実施例４における光電変換部２０１を説明する。本実施例では、電気的に接続された二つの前記第１半導体領域を有し、電極４は、平面視で二つのＮ型半導体領域１１に挟まれるように配されている。そして、平面視で電極４の周囲の一部に沿ってＰ型半導体領域２が配され、電極４の周囲の他部に沿って複数のＮ型半導体領域１１が配される。
【０１１７】
図１１では、二つのＮ型半導体領域１１が配されており、電気的に接続されている。そして、二つのＮ型半導体領域は、ともに共通の配線に接続される方がよい。
【０１１８】
本実施例のように複数のＮ型半導体領域１１を配する構成にすることによって電荷の検出速度を変化させることが可能となる。例えば、二つのＮ型半導体領域１１が一方の側と、他方の側に互いに対抗するような配置にすることによって、一つのＮ型半導体領域１１を一方の側のみに配置する場合に比べて、電荷検出の速度の空間的な不均一性を抑制することができる。
【０１１９】
さらに、実施例３と同様に、レイアウトの自由度が向上し、その結果、光電変換部２０１の微細化が容易になる。
【０１２０】
本実施例の構成においても、電極下部の半導体基板においてアバランシェ増幅を起こす程度の強電界を維持しつつ、誘電部材への電界集中を抑制することが可能となる。
本実施例は実施例１と実施例２の平面模式図にも適用可能である。
【０１２１】
（実施例５）
本実施例では、各実施例の光検出装置１０１０を用いた光検出システムの一例を説明する。図１２を用いて光検出システムの一例である不可視光検出システムおよびＰＥＴ等の医療診断システムについて説明する。図１〜図１１と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略する。
【０１２２】
図１２は、不可視光検出システムの構成を説明するブロック図である。不可視光検出システムは、波長変換部１２０１、データ処理部１２０７を有し、複数の光検出装置１０１０を複数有する。
【０１２３】
照射物１２００は、不可視光となる波長帯の光を照射する。波長変換部１２０１は、照射物１２００から照射された不可視光となる波長帯の光を受光し、可視光を照射する。
【０１２４】
波長変換部１２０１から照射された可視光が入射された光電変換部２０１は光電変換し、クエンチ回路２０２、波形整形部２０３、ＴＤＣ２０４を介して、光検出装置１０１０は光電変換した電荷に基づく信号に基づくデジタル信号をメモリ２０５に保持する。複数の光検出装置１０１０は、一つの装置として形成されていてもよいし複数の装置が配列することで形成されてもよい。
【０１２５】
複数の光検出装置１０１０のメモリ２０５で保持された複数のデジタル信号は、データ処理部１２０７によって信号処理が行われる。ここでは、信号処理手段として複数のデジタル信号から得られる複数の画像の合成処理を行う。
【０１２６】
次に不可視光検出システムの具体的な例としてＰＥＴ等の医療診断システムの構成について説明する。
【０１２７】
照射物１２００である被験者は、生体内から放射線対を放出する。波長変換部１２０１は、シンチレータを構成し、シンチレータは、被験者から放出された放射線対が入射すると可視光を照射する。
【０１２８】
シンチレータから照射された可視光が入射された光電変換部２０１は光電変換し、クエンチ回路２０２、波形整形部２０３、ＴＤＣ２０４を介して、光検出装置１０１０は光電変換した電荷に基づく信号に基づくデジタル信号をメモリ２０５に保持する。つまり、光検出装置１０１０は、被験者から放出された放射線対の到達時間を検出するために配され、シンチレータから照射された可視光を検出し、デジタル信号をメモリ２０５に保持する。
【０１２９】
複数の光検出装置１０１０のメモリ２０５で保持されたデジタル信号は、データ処理部１２０７において信号処理される。ここでは、信号処理手段として複数のデジタル信号から得られる複数の画像を用いて画像再構成などの合成処理を行い、被験者の生体内の画像の形成を行う。
【０１３０】
（実施例６）
本実施例では、各実施例の光検出装置１０１０を用いた光検出システムの一例を説明する。図１〜図１１と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略する。
【０１３１】
図１３では、光検出システムの一例である距離検出システムついて説明する。図１３を用いて、本実施例の距離検出システムのブロック図の一例を説明する。距離検出システムは、光源制御部１３０１、発光部１３０２、光学部材１３０３、光検出装置１０１０、距離算出部１３０９を有している。
【０１３２】
光源制御部１３０１は発光部１３０２の駆動を制御する。発光部１３０２は、光源制御部１３０１から信号を受けた際に、撮影方向に対して短パルス（列）の光を照射する。
【０１３３】
発光部１３０２から照射された光は、被写体１３０４に反射する。反射光は光学部材１３０３を通して、光検出装置１０１０の光電変換部２０１で受光し、光電変換された電荷に基づく信号が波形整形部２０３、を介してＴＤＣ２０４に入力される。
【０１３４】
ＴＤＣ２０４は、光源制御部１３０１から得られる信号と、波形整形部２０３から入力された信号とを比較する。そして、発光部１３０２がパルス光を発光してから被写体１３０４を反射した反射光を受光するまでの時間を高精度にデジタル変換する。ＴＤＣ２０４から出力されたデジタル信号は、メモリ２０５に保持される。
【０１３５】
距離算出部１３０９は、メモリ２０５に保持された複数回測定分のデジタル信号を元に、光検出装置から被写体までの距離を算出する。この距離検出システムは例えば車載に適用することができる。
【０１３６】
次に、図２においてＴＤＣ２０４とメモリ２０５の代わりにカウンタ回路を用いた場合の光検出システムの一例を図１４に示す。図１４では、光検出システムの一例である車載カメラに関する光検出システムについて説明する。
【０１３７】
光検出システム１０００は、本発明に係る測距画素および撮像画素を含む光検出システムである。光検出システム１０００は、光検出装置１０１０により取得された複数の画像データに対し、画像処理を行う画像処理部１０３０を有する。さらに、光検出システム１０００は、光検出システム１０００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部１０４０を有する。
【０１３８】
また、光検出システム１０００は、算出された視差に基づいて対象物までの距離を算出する距離計測部１０５０と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部１０６０と、を有する。ここで、視差算出部１０４０や距離計測部１０５０は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。
【０１３９】
衝突判定部１０６０はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などによって実現されてもよい。さらに、これらの組合せによって実現されてもよい。
【０１４０】
光検出システム１０００は車両情報取得装置１３１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光検出システム１０００は、衝突判定部１０６０での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ１４１０と接続されている。
【０１４１】
また、光検出システム１０００は、衝突判定部１０６０での判定結果に基づいて、ドライバーへ警報を発する警報装置１４２０とも接続されている。例えば、衝突判定部１０６０の判定結果として衝突可能性が高い場合、制御ＥＣＵ１４１０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置１４２０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【０１４２】
本実施例では車両の周囲、例えば前方または後方を光検出システム１０００で撮像する。図１４（Ｂ）に、車両前方を撮像する場合の光検出システムを示した。また、上記では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、光検出システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【符号の説明】
【０１４３】
１１  Ｎ型半導体領域
２  Ｐ型半導体領域
４  電極
１０  反転層
【図１】
2018088494.tif 000003
【図２】
2018088494.tif 000004
【図３】
2018088494.tif 000005
【図４】
2018088494.tif 000006
【図５】
2018088494.tif 000007
【図６】
2018088494.tif 000008
【図７】
2018088494.tif 000009
【図８】
2018088494.tif 000010
【図９】
2018088494.tif 000011
【図１０】
2018088494.tif 000012
【図１１】
2018088494.tif 000013
【図１２】
2018088494.tif 000014
【図１３】
2018088494.tif 000015
【図１４】
2018088494.tif 000016