【事件の表示】
　平成　５年特許願第　７３６９７号「内部電源電圧発生回路」拒絶査定に対する審判事件［平成　６年　４月１５日出願公開、特開平　６−１０３７９３］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成５年３月３１日（パリ条約による優先権主張１９９２年３月３１日、大韓民国）の出願であって、その請求項1に係る発明は、平成１２年２月１４日付け手続補正書により補正された明細書の記載からみて、本件の特許請求の範囲の請求項１に記載されたとおりのものと認められるところ、その請求項１に記載された発明（以下、「本件発明」という）は次のとおりのものであると認める。
「外部電源電圧を変換してチップ内部の動作電圧となる内部電源電圧を発生する内部電源電圧発生回路において、内部電源電圧発生のための基準電圧を発生する基準電圧発生回路と、この基準電圧及び内部電源電圧を入力として比較する比較器と、この比較器の出力を伝送ゲートを介し受けて制御され、外部電源電圧を内部電源電圧のレベルに駆動するドライバと、バーンイン動作時に前記伝送ゲートをオフさせると共に前記ドライバを略完全導通させるバーンイン用基準電圧発生回路と、外部電源電圧の電位が前記基準電圧の電位より低い場合に制御信号を出力する低基準電圧発生回路と、を備え、前記低基準電圧発生回路の制御信号に応じて前記伝送ゲートがオフすると共に前記ドライバが略完全導通状態とされることにより、外部電源電圧をチップ内部へ供給するようになっていることを特徴とする内部電源電圧発生回路。」
　　
２．当審の拒絶理由
　これに対して、当審における、平成１１年１０月２９日付けで通知した拒絶の理由に引用した特開昭６３−２４６８６０号公報（昭和６３年１０月１３日出願公開。以下、引用例１という）には、「外部から供給される電源電圧を、該外部から供給される電源電圧より低い一定の電圧に下げて該機能回路に供給する定電圧回路を同一チップ上に形成してなるもの」（公報第２頁右上欄第１５行乃至１９行）、「リファレンス電圧発生回路から出力されるリファレンス電圧と内部電圧とを比較、増幅して制御信号を出力し、その信号により制御ＭＯＳＦＥＴの内部抵抗を変化させることにより、内部電圧を一定に保つ」（公報第１頁右下欄第１３行乃至１７行）、「ＶＩＮがＶＣＣより高いとモード切換信号３１０が高レベル、３１１が低レベルとなって、Ｑ２１、Ｑ２２がオフしＱ２３がオンして制御ＭＯＳＦＥＴＱ１のゲートは接地レベルになり、Ｑ１の内部抵抗は最低となって定電圧出力が端子３５にはＶＣＣレベルがほぼそのまま出力される」（公報第３頁左上欄第１５行乃至同頁右上欄１行）、「機能回路入力端子に印加される入力電圧をＶＣＣレベル以上にすることによりオンチップ定電圧回路の動作を切換えて内部電源電圧をＶＣＣレベルとほぼ同じにすることができるため、検査時に電源電圧での加速試験が可能」（公報第３頁右上欄第３行乃至８行）であることが記載されている。また図面第３図には差電圧検出増幅回路３１が前記制御電圧を出力する点、モード切換回路３３内のＱ２１とＱ２２が制御ＭＯＳＦＥＴＱ１のゲートに前記制御信号を伝送するか否かを制御する伝送ゲートを構成している点、モード切換信号検出回路３２がモード切換信号出力３１０及び３１１をモード切換回路３３へ入力している点が記載されている。
　よって引用例１には、外部から供給される電源電圧を変換してチップ上の動作電圧となる内部電源電圧を発生する定電圧回路が、リファレンス電圧を発生するリファレンス電圧発生回路と、このリファレンス電圧と内部電源電圧を比較する差電圧検出増幅回路と、この差電圧検出増幅回路の出力をモード切換回路内のＱ２１とＱ２２を介して制御され、外部から供給される電源電圧を内部電源電圧のレベルに駆動する制御ＭＯＳＦＥＴＱ１とを備え、加速試験の検査時に前記モード切換回路内のＱ２１とＱ２２をオフさせると共に前記制御ＭＯＳＦＥＴＱ１をほぼそのまま出力させるモード切換信号検出回路を付加し、外部から供給される電源電圧をチップ内の内部電源電圧として供給する構成が記載されていると認められる。
　また同じく拒絶の理由に引用した特開平３−１９８２９６号公報（平成３年８月２９日出願公開。以下、引用例２という）には、「メモリ回路は電源を接続しておくだけでデータを保持できるため、データを読み書きしない時は電池等のバックアップ電源を用いて、通常の動作電圧の５Ｖより低い２Ｖ程度の電圧でデータ保持が可能なように設計」（公報第３頁左上欄第１行乃至５行）、「従来からのＭＯＳ型トランジスタの構造面での対策に加えて、半導体メモリのチップ内に電源電圧変換回路を内蔵し、外部から供給される電源の電圧（通常５Ｖ）を３Ｖ程度に下げて内部のメモリ回路に供給する」（公報第２頁右上欄第１１行乃至１５行）、「外部から供給される電源の電圧を低くしてスタティックメモリ等のメモリ回路へ供給する構成」（公報第２頁左上欄第５行乃至７行）、「基準電圧Ｖｒｅｆを発生する基準電圧発生回路１」（公報第３頁左下欄第１９行乃至２０行）、「基準電圧Ｖｒｅｆと内部電源電圧Ｖｉｎｔとを入力して差動増幅し制御信号Ｖｃｎｔを出力する差動増幅回路２、ソースを電源供給端子ＴＭｐと接続しゲートに制御信号Ｖｉｎｔを入力して内部抵抗を制御しドレインから基準電圧Ｖｒｅｆとほぼ等しい電圧の内部電源（内部電源電圧Ｖｉｎｔ）をメモリ回路２０へ供給する制御用トランジスタＱ１」（公報第３頁右下欄第２行乃至９行）、「電源の電圧（Ｖｃｃ）のレベルが、メモリ回路２０のデータ保持電圧より高くかつ書込み読出し動作保証電圧より低い所定の電圧（Ｖｓ）より低下したことを検知して検知信号Ｖｄ１、Ｖｄ２を発生する電源電圧検知回路３、検知信号Ｖｄ１、Ｖｄ２が発生しているとき、トランジスタＱ６、Ｑ１３、Ｑ１７をオフにし基準電圧発生回路１及び差動増幅回路２への電源供給を停止して非活性状態とし」（公報第３頁右下欄第１１行乃至１９行）、「検知信号Ｖｄ１が発生しているとき、トランジスタＱ１６をオンにし制御用トランジスタを導通状態とし、検知信号が発生していないとき、トランジスタＱ１６をオフにし制御用トランジスタＱ１のゲートへ制御信号Ｖｃｎｔを供給するトランジスタ制御手段のトランジスタＱ１６を備えた電源電圧変換回路」（公報第４頁左上欄第４行乃至１０行）が記載されている。
　よって引用例２には、外部から供給される電源の電圧がデータ保持しかできない低い電圧に設定された場合に電源の電圧を導通させて内部電源電圧とするために、電源の電圧を変換してチップ内部の動作電圧となる内部電源電圧を発生する電源電圧変換回路が、基準電圧を発生する基準電圧発生回路と、この基準電圧と内部電源電圧を入力として差動増幅する差動増幅回路と、この差動増幅回路の出力を受けて制御され、電源の電圧を内部電源電圧のレベルにする制御用トランジスタＱ１と、電源の電圧のレベルが、メモリ回路のデータ保持電圧より高くかつ書込み読出し動作保証電圧より低い所定の電圧より低下した場合に検知信号を出力する電源電圧検知回路を備え、前記電源電圧検知回路の検知信号に応じて差動増幅回路を非活性状態にすると共に前記制御用トランジスタＱ１を導通状態にする構成が記載されていると認められる。
　　
３．対比
　そこで本件発明と引用例１に記載された発明を対比すると、引用例１の「外部から供給される電源電圧」、「定電圧回路」、「リファレンス電圧」、「リファレンス電圧発生回路」、「差電圧検出増幅回路」、「モード切換回路内のＱ２１とＱ２２」、「制御ＭＯＳＦＥＴＱ１」、「加速試験の検査」、「ほぼそのまま出力させる」、「モード切換信号検出回路」は、それぞれ本件発明の「外部電源電圧」、「内部電源電圧発生回路」、「基準電圧」、「基準電圧発生回路」、「比較器」、「伝送ゲート」、「ドライバ」、「バーンイン動作」、「略完全導通させる」、「バーンイン用基準電圧発生回路」に相当するので、両者は、
　「外部電源電圧を変換してチップ内部の動作電圧となる内部電源電圧を発生する内部電源電圧発生回路において、内部電源電圧発生のための基準電圧を発生する基準電圧発生回路と、この基準電圧及び内部電源電圧を入力として比較する比較器と、この比較器の出力を伝送ゲートを介し受けて制御され、外部電源電圧を内部電源電圧のレベルに駆動するドライバと、バーンイン動作をおこなう検査時に前記伝送ゲートをオフさせると共に前記ドライバを略完全導通させるバーンイン用基準電圧発生回路と、を備え、外部電源電圧をチップ内部へ供給するようになっている内部電源電圧発生回路」である点で一致し、本件発明は、
　外部電源電圧の電位が基準電圧の電位より低い場合に制御信号を出力する低基準電圧発生回路を備え、低基準電圧発生回路の制御信号に応じて伝送ゲートがオフすると共にドライバが略完全導通状態とされる、構成を備えているのに対し、引用例１に記載された発明はバーンイン動作時だけ伝送ゲートをオフさせると共に前記ドライバを略完全導通させている点で相違する。
　　
４．当審の判断
　上記相違点について検討すると、引用例２の「外部から供給される電源の電圧」、「電源電圧変換回路」、「差動増幅回路」、「制御用トランジスタＱ１」、「検知信号」、「電源電圧検知回路」、「制御トランジスタＱ１を導通状態にする」は、それぞれ本件発明の「外部電源電圧」、「内部電源電圧発生回路」、「比較器」、「ドライバ」、「制御信号」、「低基準電圧発生回路」、「ドライバが略完全導通状態とされる」に相当し、また引用例２の電源電圧変換回路において、メモリ回路のデータ保持電圧より高くかつ書込み読出し動作保証電圧より低い所定の電圧は、基準電圧より低い電圧であることは明らかであるから、引用例２の「電源の電圧のレベルが、メモリ回路のデータ保持電圧より高くかつ書込み読出し動作保証電圧より低い所定の電圧より低下した」は、本件発明の「外部電源電圧の電位が前記基準電圧の電位より低い」に相当するので、
　結局、引用例２には、外部電源電圧の電位が基準電圧の電位より低い場合に制御信号を出力する低基準電圧発生回路を備え、前記低基準電圧発生回路の制御信号に応じてドライバが略完全導通状態とされる、という構成が記載されている。
　そして引用例１と引用例２とは、外部電源電圧を変換して内部電源電圧を発生する内部電源電圧発生回路という技術分野が共通しており、基準電圧と内部電源電圧を比較する比較器の出力によりドライバを制御するという内部電源電圧回路において、外部電源電圧をチップ内部へ供給するために制御信号に応じて、比較器の出力によるドライバの制御を止め、かつドライバが略完全導通状態とされる点の機能・作用が共通している。
　よって引用例１の比較器の出力によるドライバの制御を止め、かつドライバが略完全導通状態させる構成において、外部電源電圧が基準電圧より低くなった場合に対応させるために、引用例２の構成を採用して低基準電圧発生回路を備えさせ、外部電源電圧の電位が基準電圧の電位より低くなった場合に引用例１の比較器の出力によるドライバの制御を止め、かつドライバが略完全導通状態にさせる構成を兼用させるように本件発明を構成することは、当業者ならば容易に発明できたものである。
　　
５．むすび
　本件発明は引用例１及び２に記載された発明に基いて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。