【事件の表示】
　平成　２年特許願第２９７３８３号「電流制限出力ドライバ」拒絶査定に対する審判事件〔平成　３年　７月１２日出願公開、特開平　３−１６２０１１、請求項の数（５）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．手続の経緯、本願発明
　本願は、平成２年１１月５日（パリ条約による優先権主張１９８９年１１月６日、米国）の出願であって、その請求項１〜５に係る発明は、平成１２年９月１５日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１〜５に記載された次の事項により特定されるものと認められる。
「１．　出力ノードと基準電圧端子との間に接続され、入力データ信号に応答してその間に第１の特有抵抗を有して電流を導通する第１のトランジスタと、
　前記出力ノードと前記基準電圧端子との間に接続され、前記出力からの第１のフィードバック信号に応答して第２の特有抵抗を有して前記出力ノード基準電圧端子間に電流を導通する第２のトランジスタと、
　前記出力ノードと前記基準電圧端子との間に接続され、前記出力からの第２のフィードバック信号に応答して第３の特有抵抗を有して前記出力ノード基準電圧端子間に電流を導通する第３のトランジスタと、
　前記出力ノードと前記第２のトランジスタの制御電極との間に接続され、前記入力データ信号が前記第１のトランジスタに供給された後まで前記第１のフィードバック信号を遅延させる第１の遅延手段と、
　前記出力ノードと前記第３のトランジスタの制御電極との間に接続され、前記第１のフィードバック信号が前記第２のトランジスタに供給された後まで前記第２のフィードバック信号を遅延させる第１の遅延手段と、から構成され、
　前記第１の遅延手段は第１のしきい値電圧で作動する第１のインバータを有し、前記第２の遅延回路は第２のしきい値電圧で作動する第２のインバータを有し、前記第２のしきい値電圧は、前記第１のしきい値電圧よりも小さい、
ことを特徴とする電流制限出力ドライバ。
　２．　前記第１の特有抵抗の値は前記第２の特有抵抗の値よりも大きく、前記第２の特有抵抗の値は、前記第３の特有抵抗の値よりもさらに大きい、特許請求の範囲第１項に記載の電流制限出力ドライバ。
　３．　前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタは、ＭＯＳ電界効果トランジスタであり、前記第１のトランジスタのチャンネル幅は、前記第２のトランジスタのチャンネル幅より小さく、前記第２のトランジスタのチャンネル幅は、前記第３のトランジスタのチャンネル幅よりさらに小さい、特許請求の範囲第２項に記載の電流制限出力ドライバ。
　４．　前記基準電圧は、接地電圧である特許請求の範囲第３項に記載の電流制限出力ドライバ。
　５．　前記データ信号の供給線と前記第１のトランジスタ間に接続され、前記第１のトランジスタに前記入力データ信号を供給する直列接続された１対のインバータを含む、特許請求の範囲第４項に記載の電流制限出力ドライバ。」
　
２．引用例記載の発明
　これに対して、原査定の拒絶理由に引用された特開昭６３−２７６９１７号公報（昭和６３年１１月１５日出願公開、以下、「引用例１」という。）には、
「出力ノード（ｏｕｔ）と基準電圧端子との間に接続され、入力データ信号に応答する第１のトランジスタ（５）と、前記出力ノードと前記基準電圧端子との間に接続され、前記出力ノードからのフィードバック信号に応答して電流を導通する第２のトランジスタ（４）と、前記出力ノードと前記第２のトランジスタ（４）の制御電極との間に接続され、前記入力データ信号が前記第１のトランジスタ（５）に供給された後まで前記第１のフィードバック信号を遅延させる遅延手段（２，３）と、前記遅延手段はインバータ（２）を有する出力回路。」（以下、「引用例１記載の発明」という。）が記載されているものと認められ、
　同じく、原査定の拒絶理由に引用された特開昭６４−６１１１７号公報（昭和６４年３月８日出願公開、以下、「引用例２」という。）には、
「ドレインがそれぞれ出力端子に接続された複数の出力トランジスタと、同一の制御信号により制御され、前記複数の出力トランジスタにＬレベル又はＨレベルをそれぞれ選択的に与える複数の制御回路を有する半導体出力回路において、前記制御回路のインバータにより順次タイミングをずらして順次に前記出力用トランジスタを制御することにより、ピーク電流を徐々に変化させる」技術（以下引用例２記載の技術」という。）記載されているものと認められる。
　
３．比較・検討
　そこで、本願の請求項１に係る発明と引用例１記載の発明とを比較すると、本願の請求項１に係る発明と引用例１記載の発明とは、以下の点で一致ないし相違する。
（１）一致点
　出力ノードと基準電圧端子との間に接続され、入力データ信号に応答する第１のトランジスタと、前記出力ノードと前記基準電圧端子との間に接続され、前記出力ノードからのフィードバック信号に応答して電流を導通する第２のトランジスタと、前記出力ノードと前記第２のトランジスタの制御電極との間に接続され、前記入力データ信号が前記第１のトランジスタに供給された後まで前記第１のフィードバック信号を遅延させる遅延手段と、前記遅延手段はインバータを有する出力回路。
（２）相違点
　ａ）本願の請求項１に係る発明は、第１、第２、第３のトランジスタが入力データ信号に応答し、それぞれが第１の特有抵抗、第２の特有抵抗、第３の特有抵抗を有して電流を導通するのに対して、引用例１記載の発明の第１，第２トランジスタには、それぞれが特有抵抗を有して電流を導通するという技術思想がない点、
　ｂ）本願の請求項１に係る発明は、出力ノードと第３のトランジスタの制御電極との間に接続され、第１のフィードバック信号が第２のトランジスタに供給された後まで第２のフィードバック信号を遅延させる第１の遅延手段（「第１の遅延手段」は「第２の遅延手段」の誤りであると認められる。）を有するのに対して、引用例１記載の発明には、第２の遅延回路についての記載がない点、
　ｃ）本願の請求項１に係る発明には、第１の遅延手段が第１のしきい値電圧で作動する第１のインバータを有し、第２の遅延回路が第２のしきい値電圧で作動する第２のインバータを有し、そして、第２のしきい値電圧は第１のしきい値電圧よりも小さいのに対して、引用例１記載の発明には、この点の記載がない点、
　
４．当審の判断
（１）２．引用例記載の発明において説示したように、引用例２には、「ドレインがそれぞれ出力端子に接続された複数の出力トランジスタと、同一の制御信号により制御され、前記複数の出力トランジスタにＬレベル又はＨレベルをそれぞれ選択的に与える複数の制御回路を有する半導体出力回路において、前記制御回路のインバータにより順次タイミングをずらして順次に前記出力用トランジスタを制御することにより、ピーク電流を徐々に変化させる」技術の記載は認められるものの、上記相違点ａ）、ｂ）、ｃ）についての開示も示唆もなく、また、上記相違点ａ）、ｂ）、ｃ）が周知・慣用の技術であるともいえないことから、請求項１に係る発明は、引用例１、２記載の発明から当業者であれば容易に発明をすることができたものとすることはできない。
　
（２）請求項２から請求項５に係る発明については、請求項１に係る発明を引用する形式で記載された発明であって、請求項１に係る発明を更に限定したものであるから、上記請求項１に係る発明と同様の理由により、請求項２から５に係る発明は、引用例１記載の発明、及び引用例２，３に記載された技術から当業者が容易に発明をすることができたものとすることはできない。
　
５．むすび
　したがって、本願の請求項１から５に係る発明は、引用例１、２に記載された発明に基いて当業者が容易に発明をすることができたものとすることはできない。
  他に拒絶すべき理由を発見することはできない。
　よって、結論のとおり審決する。