(57)【要約】【課題】  ＳｉＣウエハに対する接触抵抗が低いシリサイド層を効率的に形成する。【解決手段】  ＳｉＣウエハの表面を研削する工程であって、前記表面に露出する範囲に５ｎｍ以上の厚さを有する破砕層が形成される工程と、前記破砕層を覆う金属層を形成する工程と、加熱によって前記金属層と前記破砕層を反応させることによって前記ＳｉＣウエハにオーミック接触するシリサイド層を形成する工程であって、前記金属層に覆われている範囲の前記破砕層の少なくとも一部がその厚さ方向全域においてシリサイド層に変化する工程を有する半導体装置の製造方法。【選択図】図４
2018088462.tif 000002
【特許請求の範囲】
【請求項１】
ＳｉＣウエハの表面を研削する工程であって、前記表面に露出する範囲に５ｎｍ以上の厚さを有する破砕層が形成される工程と、
前記破砕層を覆う金属層を形成する工程と、
加熱によって前記金属層と前記破砕層を反応させることによって前記ＳｉＣウエハにオーミック接触するシリサイド層を形成する工程であって、前記金属層に覆われている範囲の前記破砕層の少なくとも一部がその厚さ方向全域においてシリサイド層に変化する工程、
を有する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、半導体装置の製造方法に関する。
【０００２】
特許文献１に、半導体装置の製造方法が開示されている。この製造方法は、研削工程、破砕層除去工程、金属層形成工程及びシリサイド層形成工程を有する。研削工程では、ＳｉＣウエハの表面を研削する。ＳｉＣウエハの表面を研削するときに、ＳｉＣウエハの表面近傍の半導体層に結晶欠陥が形成される。以下では、研削によって結晶欠陥密度が上昇した半導体層を、破砕層という。なお、特許文献１では、破砕層を、加工変質層と呼んでいる。破砕層除去工程では、ＲＩＥ（Reactive Ion Etching）、スパッタリング、ウェットエッチング、ドライエッチング、ドライポリッシュ、ＣＭＰ（Chemical Mechanical Polishing）等によって破砕層を除去する。金属層形成工程では、破砕層を除去したＳｉＣウエハの表面に金属層を形成する。シリサイド層形成工程では、加熱によって金属層とＳｉＣウエハを反応させることによって、ＳｉＣウエハにオーミック接触するシリサイド層を形成する。この製造方法によれば、シリサイド層とＳｉＣウエハの間の接触抵抗を低減することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１２／０４９７９２号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の製造方法では、破砕層を除去した後に金属層形成工程とシリサイド層形成工程を実施することで、シリサイド層のＳｉＣウエハに対する接触抵抗の低減を図る。しかしながら、この製造方法では、破砕層を除去する必要があるので、シリサイド層を形成するために必要な工程数が多いという問題がある。本明細書では、ＳｉＣウエハに対する接触抵抗が低いシリサイド層を、より効率的に形成することが可能な技術を提供する。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置の製造方法は、研削工程と、金属層形成工程と、シリサイド層形成工程を有する。前記研削工程では、ＳｉＣウエハの表面を研削する。前記研削工程では、前記表面に露出する範囲に５ｎｍ以上の厚さを有する破砕層が形成される。前記金属層形成工程では、前記破砕層を覆う金属層を形成する。前記シリサイド層形成工程では、加熱によって前記金属層と前記破砕層を反応させることによって前記ＳｉＣウエハにオーミック接触するシリサイド層を形成する。前記シリサイド層形成工程では、前記金属層に覆われている範囲の前記破砕層の少なくとも一部がその厚さ方向全域においてシリサイド層に変化する。
【０００６】
なお、上記の破砕層は、ＳｉＣウエハが有する半導体層のうち、研削によって結晶欠陥密度が上昇した半導体層を意味する。破砕層は、ＳｉＣウエハの研削された表面に露出する範囲に形成される。
【０００７】
また、上記の研削工程は、半導体ウエハの表面を研削する工程であって、５ｎｍ以上の厚さを有する破砕層が形成される工程を意味する。例えば、半導体ウエハの表面を砥粒等によって機械的に削る工程は、研削工程の一種である。また、ＣＭＰ等のように破砕層がほとんど生じない研削加工も存在する。この種の研削加工では破砕層の厚みが５ｎｍ未満となるので、この種の研削加工は本明細書でいう研削工程ではない。
【０００８】
また、上記のシリサイド層は、金属層と破砕層が反応して生成されるシリサイドを含む層を意味する。
【０００９】
上述した製造方法では、研削工程の後に、破砕層を除去することなく、破砕層の表面に金属層を形成する。その後、加熱によって金属層と破砕層を反応させることで、ＳｉＣウエハにオーミック接触するシリサイド層を形成する。このとき、加熱条件（温度、時間等）を調整することによって、金属層に覆われている範囲の破砕層の少なくとも一部を、その厚さ方向全域においてシリサイド層に変化させる。このため、少なくとも一部の範囲において、シリサイド層とＳｉＣウエハとの界面に破砕層が存在せず、シリサイド層のＳｉＣウエハに対する接触抵抗が低くなる。以上に説明したように、この製造方法によれば、金属層形成工程前に破砕層除去工程を実施することなく、ＳｉＣウエハに対する接触抵抗が低いシリサイド層を効率的に形成することができる。
【図面の簡単な説明】
【００１０】
【図１】ＳＢＤ１０の断面図。
【図２】オーミック電極３０の拡大断面図。
【図３】ＳＢＤ１０の製造工程の説明図。
【図４】ＳＢＤ１０の製造工程の説明図。
【図５】ＳＢＤ１０の製造工程の説明図。
【発明を実施するための形態】
【００１１】
図１は、実施形態の製造方法によって製造されるショットキーバリアダイオード１０（以下、ＳＢＤ１０という）を示している。ＳＢＤ１０は、ＳｉＣ基板１２、ショットキー電極２０及びオーミック電極３０を有している。ＳｉＣ基板１２は、ＳｉＣ（炭化ケイ素）を主成分とする半導体基板である。ＳｉＣ基板１２は、ｎ型低濃度層１４とｎ型高濃度層１６を有している。ｎ型低濃度層１４は、ＳｉＣ基板１２の上面１２ａ側に設けられている。ｎ型高濃度層１６は、ＳｉＣ基板１２の下面１２ｂ側に設けられている。ショットキー電極２０は、ＳｉＣ基板１２の上面１２ａに配置されており、ｎ型低濃度層１４に対してショットキー接触している。オーミック電極３０は、ＳｉＣ基板１２の下面１２ｂに配置されており、ｎ型高濃度層１６に対してオーミック接触している。
【００１２】
図２は、オーミック電極３０の詳細構造を示している。図２に示すように、オーミック電極３０は、シリサイド層３２、チタン層３４、ニッケル層３６及び金層３８を有している。シリサイド層３２は、ニッケルシリサイド（ＮｉＳｉ）と炭化モリブデン（ＭｏＣ）の合金を主成分とする層である。シリサイド層３２は、ＳｉＣ基板１２の下面１２ｂに設けられており、ｎ型高濃度層１６にオーミック接触している。チタン層３４は、チタン（Ｔｉ）を主成分とする層である。チタン層３４は、シリサイド層３２の下面に接している。ニッケル層３６は、ニッケル（Ｎｉ）を主成分とする層である。ニッケル層３６は、チタン層３４の下面に接している。金層３８は、金（Ａｕ）を主成分とする層である。金層３８は、ニッケル層３６の下面に接している。
【００１３】
ＳＢＤ１０の製造方法について説明する。まず、ｎ型低濃度層１４とｎ型高濃度層１６を有するＳｉＣウエハ１２（上述したＳｉＣ基板１２に相当するウエハ）を準備する。次に、ＳｉＣウエハ１２の上面１２ａ側に、ショットキー電極２０と、その他の半導体層、絶縁層、電極等（図示省略）を形成する。
【００１４】
次に、ＳｉＣウエハ１２の下面１２ｂ（ｎ型高濃度層１６が露出している表面）を研削することで、ＳｉＣウエハ１２を薄板化する。図３に示すように、ｎ型高濃度層１６が残存するように、ＳｉＣウエハ１２の下面１２ｂを研削する。研削によって、ＳｉＣウエハ１２の下面１２ｂに露出する範囲の半導体層（ｎ型高濃度層１６の一部）に、破砕層４０が形成される。破砕層４０は、研削によって結晶欠陥密度が上昇した半導体層である。ここでは、厚みが５ｎｍ以上である破砕層４０が形成される。多くの場合、研削工程で形成される破砕層４０の厚みは、５０ｎｍ以上である。また、破砕層４０の厚みは、５００ｎｍ以下であることが好ましい。
【００１５】
次に、図４に示すように、ＳｉＣウエハ１２の下面１２ｂ（すなわち、破砕層４０の表面）を覆うモリブデン層４２を形成する。モリブデン層４２は、モリブデン（Ｍｏ）を主成分とする金属層である。さらに、モリブデン層４２の下面を覆うニッケル層４４を形成する。ニッケル層４４は、ニッケル（Ｎｉ）を主成分とする金属層である。
【００１６】
次に、ニッケル層４４の下面にレーザを照射することで、ニッケル層４４、モリブデン層４２及びｎ型高濃度層１６を加熱する。加熱によって、ニッケル層４４、モリブデン層４２及びｎ型高濃度層１６の間で材料が相互に拡散する。特に、破砕層４０の結晶欠陥密度が高いので、破砕層４０中へのニッケル及びモリブデンの拡散が促進される。ニッケル層４４中のニッケルとｎ型高濃度層１６（すなわち、ＳｉＣ層）中のシリコン（Ｓｉ）とが反応してニッケルシリサイド（ＮｉＳｉ）が生成される。また、モリブデン層４２中のモリブデンとｎ型高濃度層１６中の炭素（Ｃ）とが反応して炭化モリブデン（ＭｏＣ）が生成される。その結果、図５に示すように、ニッケルシリサイドと炭化モリブデンとの合金によって構成されたシリサイド層３２が形成される。シリサイド層３２は、ｎ型高濃度層１６（すなわち、ＳｉＣウエハ１２）に対してオーミック接触する。ここでは、加熱温度と加熱時間を調整することで、破砕層４０をその厚み方向全体でシリサイド層３２に変化させる。これによって、破砕層４０を消滅させる。例えば、破砕層４０の厚みが２２５ｎｍ以下の場合には、１２００℃以上の温度で１５０ｎｓｅｃ以上熱処理することで、破砕層４０をその厚み方向全体でシリサイド層３２に変化させることができる。破砕層４０をその厚み方向全体でシリサイド層３２に変化させるので、形成されたシリサイド層３２は破砕層４０ではないｎ型高濃度層１６（結晶欠陥密度が低いｎ型高濃度層１６）に接触する。シリサイド層３２とｎ型高濃度層１６の界面に破砕層４０が存在しないので、シリサイド層３２のｎ型高濃度層１６に対する接触抵抗は小さい。
【００１７】
次に、図２に示すように、シリサイド層３２の下面に、チタン層３４、ニッケル層３６及び金層３８を積層する。その後、ＳｉＣウエハ１２をダイシングすることで、複数のＳＢＤ１０が完成する。
【００１８】
以上に説明したように、本明細書に開示の製造方法では、モリブデン層４２及びニッケル層４４を形成する前に破砕層４０を除去することなく、ＳｉＣウエハ１２に対して低抵抗でオーミック接触するシリサイド層３２を形成することができる。破砕層４０を除去する工程を実施しないので、シリサイド層３２を形成するために必要な工程数を削減することができる。したがって、この製造方法によれば、効率的にＳＢＤ１０を製造することができる。
【００１９】
また、上述した特許文献１のように破砕層を除去する工程を実施すると、破砕層を除去する工程の間にＳｉＣウエハに対してダメージが加わる場合がある。これに対し、本明細書に開示の技術では、破砕層４０を除去しないので、ＳｉＣウエハ１２に対するダメージを軽減することができる。このため、ＳｉＣウエハ１２の欠け等を抑制することができる。
【００２０】
また、本明細書に開示の製造方法では、破砕層４０が存在する状態でシリサイド化のための熱処理を実施するので、ニッケル層４４、モリブデン層４２及びｎ型高濃度層１６の間でシリサイド化反応が生じやすい。このため、熱処理工程のスループットが向上し、より効率的にＳＢＤ１０を製造することができる。
【００２１】
なお、下面１２ｂの一部の範囲内でのみ破砕層４０がその厚み方向全体でシリサイド層３２に変化してもよい。この構成でも、シリサイド層３２の接触抵抗を低減することができる。
【００２２】
なお、上述した実施形態ではＳＢＤ１０の製造方法について説明したが、本明細書に開示の製造方法は、ＳｉＣウエハに対してオーミック接触する電極を有する他の半導体装置の製造に用いることもできる。
【００２３】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００２４】
１０：ショットキーバリアダイオード
１２：ＳｉＣウエハ
１４：ｎ型低濃度層
１６：ｎ型高濃度層
２０：ショットキー電極
３０：オーミック電極
３２：シリサイド層
３４：チタン層
３６：ニッケル層
３８：金層
４０：破砕層
４２：モリブデン層
４４：ニッケル層
【図１】
2018088462.tif 000003
【図２】
2018088462.tif 000004
【図３】
2018088462.tif 000005
【図４】
2018088462.tif 000006
【図５】
2018088462.tif 000007