【事件の表示】
　特願２００７−　８００４７「液晶駆動装置」拒絶査定不服審判事件〔平成２０年１０月　９日出願公開、特開２００８−２４１９３０、請求項の数（３）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成１９年３月２６日の出願であって、平成２４年５月２８日付け（送達は、同年６月５日である。）で拒絶査定がなされ、これに対し、同年１０月１日に拒絶査定不服審判が請求されたものである。
　
第２　本願発明
　本願の請求項１ないし３に係る発明は、その特許請求の範囲の請求項１ないし３に記載された事項により特定されるとおりのものと認められるところ、その請求項１に係る発明は、次のとおりである。
　
「複数のｎビット単位のラッチ領域を有し、複数の行電極及び複数の列電極からなる液晶パネルの各行電極に対応する列電極を駆動するためのｍビットの表示データを複数分割してなるｎビットの表示データを、指定される前記ラッチ領域に順次ラッチするラッチ回路と、
　前記ｎビットの表示データを順次保持するデータレジスタと、
　前記データレジスタが前記ｎビットの表示データを保持する都度、前記ｎビットの表示データを指定される前記ラッチ領域にラッチするためのラッチパルスを発生するラッチパルス発生回路と、を備え、
　前記ラッチ回路から出力される前記ｍビットの表示データに基づいて前記列電極を駆動する液晶駆動装置において、
　前記ラッチパルス発生回路は、
　前記データレジスタが前記ｎビットの表示データを保持する都度、カウント値が変化するカウンタと、
　前記カウンタのカウント値をデコードし、前記ラッチパルスを発生するデコーダと、
　前記カウンタのカウント値が遷移する期間、前記デコーダからの前記ラッチパルスの発生をマスクするマスク回路と、を有する、
　ことを特徴とする液晶駆動装置。」（以下、本願発明という。）
　
第３　原査定の理由の概要
　原査定の理由は、概略、本件出願前に日本国内又は外国において頒布された下記の刊行物１ないし４を引用し、本願の請求項１ないし３に係る発明は、いずれも、刊行物１又は刊行物２に記載された発明に、刊行物３又は刊行物４に記載された技術事項を適用することにより、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない、というものである。
　
　　　　　　　　　　　　　　　記
　　刊行物１：特開２００５−７０３３９号公報
　　刊行物２：特開２００１−１６６２７９号公報
　　刊行物３：特開２００６−１１３３８４号公報
　　刊行物４：特開２００４−３３４１０５号公報
　
第４　当審の判断
１　刊行物に記載の発明、技術事項　
（１）刊行物１
　原査定の拒絶の理由に引用された刊行物１には、次の事項（ａ）ないし（ｃ）が記載されている。
（ａ）
「【００２８】
　図１は、本実施形態にかかる電気光学装置のブロック構成図である。表示部１は、スイッチング素子によって液晶素子の駆動を行うアクティブマトリクス型のパネルである。この表示部１には、ｍドット×ｎライン分の画素２がマトリクス状（二次元平面的）に並んでいる。また、表示部１には、それぞれが行方向（Ｘ方向）に延在するｎ本の走査線Ｙ1〜Ｙnと、それぞれが列方向（Ｙ方向）に延在するｍ本のデータ線Ｘ1〜Ｘmとが設けられている。走査線Ｙ1〜Ｙnおよびデータ線Ｘ1〜Ｘmは、互いに交差しており、これらの交差に対応して画素２が配置されている。」
（ｂ）
「【００３４】
　図３は、データ線駆動回路４のブロック構成図である。このデータ線駆動回路４は、シフトレジスタ４１、第１のラッチ回路４２、第２のラッチ回路４３およびパルス生成回路４４で構成されている。シフトレジスタ４１は、１Ｈの最初に出力されるスタート信号ＤＸのワンショットパルスをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ1,Ｓ2,Ｓ3,…,Ｓmのレベルを順次排他的にＨレベルに設定する。第１のラッチ回路４２は、ラッチ信号Ｓ1,Ｓ2,Ｓ3,…,Ｓmの立ち上がり時において、上位装置からシリアルに供給された階調データＤを順次ラッチする。第２のラッチ回路４３は、第１のラッチ回路４２に記憶されたｍドット分（１画素行分）の階調データＤをラッチパルスＬＰの立ち上がり時（次の１Ｈ）においてラッチし、これらを後段のパルス生成回路４４に一斉に出力する。」
（ｃ）
「【００３５】
　パルス生成回路４４は、パルス幅変調によって、画素２の階調を規定する階調データＤに応じた電圧パルス幅を有するデータ信号を生成し、これを対応するデータ線Ｘに出力する。データ信号の電圧レベルとしては、正負の信号電圧±Ｖsigがあるが、どちらが「オン電圧Ｖon」（液晶を駆動させる電圧）になるかは、選択電圧±Ｖselの極性に依存しており、選択電圧と逆極性の方がオン電圧Ｖonとなる。すなわち、正の選択電圧＋Ｖselの印加時には、負の信号電圧−Ｖsigがオン電圧Ｖonとなり、正の信号電圧＋Ｖsigが「オフ電圧Ｖoff」（液晶を駆動させない電圧）となる。これに対して、負の選択電圧−Ｖselの印加時には、正の信号電圧＋Ｖsigがオン電圧Ｖonとなり、負の信号電圧−Ｖsigがオフ電圧Ｖoffとなる。なお、本実施形態では、１値のオン電圧Ｖonを用いているが、２値以上のオン電圧を設定することも可能である。」
　
・前記記載（ａ）より、　
（ア）「表示部１に、それぞれが行方向（Ｘ方向）に延在するｎ本の走査線Ｙ1〜Ｙnと、それぞれが列方向（Ｙ方向）に延在するｍ本のデータ線Ｘ1〜Ｘmとが設けられ、スイッチング素子によって液晶素子の駆動を行うアクティブマトリクス型のパネル」であるとの技術事項が読み取れる。
・前記記載（ｂ）より、
（イ）「データ線駆動回路４は、シフトレジスタ４１、第１のラッチ回路４２、第２のラッチ回路４３およびパルス生成回路４４で構成され」るとの技術事項が読み取れる。
・前記記載（ｂ）より、
（ウ）「前記第１のラッチ回路４２は、ラッチ信号Ｓ1,Ｓ2,Ｓ3,…,Ｓmの立ち上がり時において、上位装置からシリアルに供給された階調データＤを順次ラッチし、ｍドット分（１画素行分）の階調データＤを記憶」するとの技術事項が読み取れる。
・前記記載（ｂ）より、
（エ）「前記シフトレジスタ４１は、１Ｈの最初に出力されるスタート信号ＤＸのワンショットパルスをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ1,Ｓ2,Ｓ3,…,Ｓmのレベルを順次排他的にＨレベルに設定」するとの技術事項が読み取れる。
・前記記載（ｂ）より、
（オ）「前記第２のラッチ回路４３は、第１のラッチ回路４２に記憶されたｍドット分（１画素行分）の階調データＤをラッチパルスＬＰの立ち上がり時（次の１Ｈ）においてラッチし、これらを後段のパルス生成回路４４に一斉に出力」するとの技術事項が読み取れる。
・前記記載（ｃ）より、
（カ）「前記パルス生成回路４４は、パルス幅変調によって、画素２の階調を規定する階調データＤに応じた電圧パルス幅を有するデータ信号を生成し、これを対応するデータ線Ｘに出力する」との技術事項が読み取れる。
　
　上記記載（ア）ないし（カ）の技術事項を総合すると、刊行物１には、次の発明が記載されていると認める。
　
「表示部１に、それぞれが行方向（Ｘ方向）に延在するｎ本の走査線Ｙ1〜Ｙnと、それぞれが列方向（Ｙ方向）に延在するｍ本のデータ線Ｘ1〜Ｘmとが設けられ、スイッチング素子によって液晶素子の駆動を行うアクティブマトリクス型のパネルのデータ線駆動回路４であって、
　前記データ線駆動回路４は、シフトレジスタ４１、第１のラッチ回路４２、第２のラッチ回路４３およびパルス生成回路４４で構成され、
　前記第１のラッチ回路４２は、ラッチ信号Ｓ1,Ｓ2,Ｓ3,…,Ｓmの立ち上がり時において、上位装置からシリアルに供給された階調データＤを順次ラッチし、ｍドット分（１画素行分）の階調データＤを記憶し、
　前記シフトレジスタ４１は、１Ｈの最初に出力されるスタート信号ＤＸのワンショットパルスをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ1,Ｓ2,Ｓ3,…,Ｓmのレベルを順次排他的にＨレベルに設定し、
　前記第２のラッチ回路４３は、第１のラッチ回路４２に記憶されたｍドット分（１画素行分）の階調データＤをラッチパルスＬＰの立ち上がり時（次の１Ｈ）においてラッチし、これらを後段のパルス生成回路４４に一斉に出力し、
　前記パルス生成回路４４は、パルス幅変調によって、画素２の階調を規定する階調データＤに応じた電圧パルス幅を有するデータ信号を生成し、これを対応するデータ線Ｘに出力する
　前記データ線駆動回路４。」（以下、引用発明１という。）
　
（２）刊行物２
　原査定の拒絶の理由に引用された刊行物２には、次の事項（ａ）及び（ｂ）が記載されている。
（ａ）
「【００１９】（実施の形態１）本発明の実施例について図１、図２、図３を用いて説明する。図１は本発明の液晶表示装置を示す構成図である。信号線３１は液晶パネルにおける信号線を示し、走査線３２は液晶パネルにおける走査線をしめす。
【００２０】信号線３１と走査線３２はマトリクス状に配列され、信号線３１と走査線３２の交点を画素３０としている。なお、表示画素は容量性の負荷となる。信号線駆動回路３３は前記液晶パネルの信号線３１に接続し、前記信号線３１を駆動する。走査線駆動回路３４は前記液晶パネルの走査線３２に接続され、前記液晶パネルの走査線３２を駆動する。」
（ｂ）
「【００２５】走査線駆動回路３４は走査線を一本ずつ順に走査し、走査信号を各走査線に与える。信号線駆動回路３３は各信号線に走査線上の表示状態に応じて所定の液晶駆動信号を印加することで線順次駆動をおこなう。具体的には、液晶の交流化極性が正のとき、走査線駆動回路３４は走査する走査線３２に対してはＶ０を印加し、残りの走査線３２にはＶ２を印加する。信号線駆動回路３３は走査する走査線３２上の表示画素のうち、オン画素のある信号線３１についてはＶ３を、オフ画素のある信号線３１にはＶ１を印加する。
【００２６】一方、液晶の交流化極性が負のときには走査線駆動回路３４は走査する走査線３２に対してはＶ４を印加し、残りの走査線３２にはＶ２を印加する。信号線駆動回路３３は走査する走査線３２上の表示画素のうち、オン画素のある信号線３１についてはＶ１を、オフ画素のある信号線１１にはＶ３を印加する」
　
・前記記載（ａ）より、
（ア）「信号線３１と走査線３２はマトリクス状に配列され、信号線３１と走査線３２の交点を画素３０とする液晶パネル」であるとの技術事項が読み取れる。
・前記記載（ｂ）より、
（イ）「各信号線に走査線上の表示状態に応じて所定の液晶駆動信号を印加することで線順次駆動をおこなう信号線駆動回路３３」であるとの技術事項が読み取れる。
　
　上記記載（ア）及び（イ）の技術事項を総合すると、刊行物２には、次の発明が記載されていると認める。
　
「信号線３１と走査線３２はマトリクス状に配列され、信号線３１と走査線３２の交点を画素３０とする液晶パネルの信号線駆動回路３３であって、
各信号線に走査線上の表示状態に応じて所定の液晶駆動信号を印加することで線順次駆動をおこなう前記信号線駆動回路３３。」（以下、引用発明２という。）
　
（３）刊行物３
　原査定の拒絶の理由に引用された刊行物３には、次の事項（ａ）が記載されている。
（ａ）
「【００１５】
　本発明の少なくとも１つの実施例によれば、複数のゲートバスラインの順次駆動を開始するタイミング信号であるゲートスタートパルス信号をゲートドライバに供給すると、それから所定の期間内はゲートスタートパルス信号をマスクするので、異常により次のゲートスタートパルス信号が生成されても、異常なゲートスタートパルス信号がゲートドライバに供給されることはない。従って、一画面表示期間内で複数のゲートスタートパルス信号が発生しても、例えば一画面１つのゲートスタートパルス信号をゲートドライバに供給することができる。またゲートスタートパルス信号のパルス幅が変化しても、所定のタイミングでマスク処理を開始することにより、ゲートスタートパルス信号を固定のパルス幅に整形することができる。これにより、ゲートスタートパルスに異常が発生した場合に、電源及び回路が過負荷状態となることを防止することが可能となる。」
　
　前記記載（ａ）から、刊行物３には、「所定の期間内、ゲートスタートパルス信号をマスクすることで、異常により次のゲートスタートパルス信号が生成されても、異常なゲートスタートパルス信号がゲートドライバに供給されることはないようにする。」との技術事項（以下、技術事項３という。）が記載されていると認める。
　
（４）刊行物４
　原査定の拒絶の理由に引用された刊行物４には、次の事項（ａ）及び（ｂ）が記載されている。
（ａ）
「【０１３２】
第１のマスク回路６６６により、シーケンス検出回路６６２により所定のシーケンスが検出された後にリップルカウンタ６６０に供給される内部クロックＩＣＬＫは、比較結果信号ＣＯＭＰによってマスクされる。より具体的には、リップルカウンタ６６０のカウント値が、期間Ｔに対応した設定データ（第１のカウント値）になった後、リップルカウンタ６６０に入力される内部クロックＩＣＬＫ（基準クロック）を固定して、カウント動作を停止させる。こうすることで、無駄なカウントを止めて低消費電力化を図る。」
（ｂ）
「【０１３３】
また第２のマスク回路６７０には、シーケンス検出回路６６２の検出信号ＲＥＩＯと、比較結果信号ＣＯＭＰとが入力される。第２のマスク回路６７０は、検出信号ＲＥＩＯと、比較結果信号ＣＯＭＰとの論理積演算結果を内部イネーブル入出力信号Ｉ＿ＥＩＯとして出力する。すなわち、取込指示信号生成回路６５２は、リップルカウンタ６６０のカウント値が期間Ｔに対応した設定データ（第１のカウント値）になるまでの間、イネーブル入出力信号ＥＩＯ（階調データの供給開始タイミングを指示する信号）に基づいて生成された検出信号ＲＥＩＯをマスクして第１及び第２のシフトスタート信号ＳＴ１、ＳＴ２（第１及び第２の取込指示信号）を生成する。」
　
　前記記載（ａ）から、刊行物４には、「所定のシーケンスが検出された後にリップルカウンタ６６０に供給される内部クロックＩＣＬＫをマスクすることで、無駄なカウントを止めて低消費電力化を図る。」との技術事項（以下、技術事項４という。）が記載されていると認める。
　
　さらに、前記記載（ｂ）から、刊行物４には、「リップルカウンタ６６０のカウント値が期間Ｔに対応した設定データ（第１のカウント値）になるまでの間、イネーブル入出力信号ＥＩＯ（階調データの供給開始タイミングを指示する信号）に基づいて生成された検出信号ＲＥＩＯをマスクして第１及び第２のシフトスタート信号ＳＴ１、ＳＴ２（第１及び第２の取込指示信号）を生成する。」との技術事項（以下、技術事項５という。）が記載されていると認める。
　
２　対比
（１）引用発明１は、「表示部１に、それぞれが行方向（Ｘ方向）に延在するｎ本の走査線Ｙ1〜Ｙnと、それぞれが列方向（Ｙ方向）に延在するｍ本のデータ線Ｘ1〜Ｘmとが設けられ、スイッチング素子によって液晶素子の駆動を行うアクティブマトリクス型のパネルのデータ線駆動回路４であって、・・・前記パルス生成回路４４は、パルス幅変調によって、画素２の階調を規定する階調データＤに応じた電圧パルス幅を有するデータ信号を生成し、これを対応するデータ線Ｘに出力する前記データ線駆動回路４。」というものであるところ、引用発明２である「信号線３１と走査線３２はマトリクス状に配列され、信号線３１と走査線３２の交点を画素３０とする液晶パネルの信号線駆動回路３３であって、各信号線に走査線上の表示状態に応じて所定の液晶駆動信号を印加することで線順次駆動をおこなう前記信号線駆動回路３３。」との構成を実質的に含むから、以下、引用発明１を本願発明との対比の対象として検討する。
　
（ア）引用発明１における、「スイッチング素子によって液晶素子の駆動を行うアクティブマトリクス型のパネル」、「それぞれが行方向（Ｘ方向）に延在するｎ本の走査線Ｙ1〜Ｙn」、「それぞれが列方向（Ｙ方向）に延在するｍ本のデータ線Ｘ1〜Ｘm」は、本願発明における、「液晶パネル」、「複数の行電極」、「複数の列電極」にそれぞれ相当する。
　
（イ）引用発明１における「（１画素行分の）階調データＤ」は、本願発明における「各行電極に対応する列電極を駆動するためのｍビットの表示データ」に相当する。
　
（ウ）引用発明１における、「第１のラッチ回路４２」は、ラッチ信号Ｓ1,Ｓ2,Ｓ3,…,Ｓmの立ち上がり時において、上位装置からシリアルに供給された階調データＤを順次ラッチし、ｍドット分（１画素行分）の階調データＤを記憶するから、１画素行分の表示データを複数分割し、１ラッチ当たり１ドット分の階調データＤを順次ラッチするための、複数のラッチ領域を有しているといえる。そして、１ドット分の階調データＤは、本願発明における、「ｍビットの表示データを複数分割してなるｎビットの表示データ」に相当するといえる。以上の相当関係を踏まえると、「第１のラッチ回路４２」は、本願発明における「複数のｎビット単位のラッチ領域を有し、複数の行電極及び複数の列電極からなる液晶パネルの各行電極に対応する列電極を駆動するためのｍビットの表示データを複数分割してなるｎビットの表示データを、指定される前記ラッチ領域に順次ラッチするラッチ回路」に相当するといえる。
　
（エ）引用発明１における、「シフトレジスタ４１」は、１Ｈの最初に出力されるスタート信号ＤＸのワンショットパルスをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ1,Ｓ2,Ｓ3,…,Ｓmのレベルを順次排他的にＨレベルに設定するから、引用発明１における「シフトレジスタ４１」も、本願発明における「前記データレジスタが前記ｎビットの表示データを保持する都度、前記ｎビットの表示データを指定される前記ラッチ領域にラッチするためのラッチパルスを発生するラッチパルス発生回路」も、共に「前記ｎビットの表示データを指定される前記ラッチ領域にラッチするためのラッチパルスを発生するラッチパルス発生回路」である点で共通する。
　
（オ）引用発明１における、「第２のラッチ回路４３」は、第１のラッチ回路４２に記憶されたｍドット分（１画素行分）の階調データＤをラッチパルスＬＰの立ち上がり時（次の１Ｈ）においてラッチし、これらを後段のパルス生成回路４４に一斉に出力し、また、パルス生成回路４４は、パルス幅変調によって、画素２の階調を規定する階調データＤに応じた電圧パルス幅を有するデータ信号を生成し、これを対応するデータ線Ｘに出力しているから、本願発明における、「前記ラッチ回路から出力される前記ｍビットの表示データに基づいて前記列電極を駆動する」ことに相当する動作をしている。よって、前記第２のラッチ回路４３、及び前記パルス生成回路４４を含む、引用発明１における「データ線駆動回路４」は、本願発明における、「前記ラッチ回路から出力される前記ｍビットの表示データに基づいて前記列電極を駆動する液晶駆動装置」に相当するといえる。
　
（２）してみると、両者の一致点及び相違点は、以下のとおりである。
　
（一致点）
「複数のｎビット単位のラッチ領域を有し、複数の行電極及び複数の列電極からなる液晶パネルの各行電極に対応する列電極を駆動するためのｍビットの表示データを複数分割してなるｎビットの表示データを、指定される前記ラッチ領域に順次ラッチするラッチ回路と、
　前記ｎビットの表示データを指定される前記ラッチ領域にラッチするためのラッチパルスを発生するラッチパルス発生回路と、を備え、
　前記ラッチ回路から出力される前記ｍビットの表示データに基づいて前記列電極を駆動する液晶駆動装置。」
　
（相違点１）
　本願発明は、「前記ｎビットの表示データを順次保持するデータレジスタ」を有しているのに対し、引用発明１は、そのようなデータレジスタを有しているか不明である点。
（相違点２）
「ラッチパルスを発生するラッチパルス発生回路」において、本願発明は、「前記データレジスタが前記ｎビットの表示データを保持する都度」のタイミングで、ラッチパルスを発生させるのに対し、引用発明１は、そのようなタイミングでラッチパルスを発生させるか不明である点。
（相違点３）
　本願発明は、「前記データレジスタが前記ｎビットの表示データを保持する都度、カウント値が変化するカウンタと、前記カウンタのカウント値をデコードし、前記ラッチパルスを発生するデコーダと、前記カウンタのカウント値が遷移する期間、前記デコーダからの前記ラッチパルスの発生をマスクするマスク回路」を有するのに対し、引用発明は、有しているとはいえない点。
　
３　判断
（１）本願発明
　事案に鑑み、まず、主たる相違点である上記相違点３について検討する。
　本願発明は、「前記カウンタのカウント値が遷移する期間、前記デコーダからの前記ラッチパルスの発生をマスクするマスク回路」を有するという相違点３に係る構成により、ラッチ回路の誤ラッチを防止する発明である。
　一方、技術事項３は、「所定の期間内、ゲートスタートパルス信号をマスクすることで、異常により次のゲートスタートパルス信号が生成されても、異常なゲートスタートパルス信号がゲートドライバに供給されることはないようにする。」というものであり、異常な状態を防止する点で本願発明の目的と類似するにとどまり、技術事項３がマスクの対象としている「ゲートスタートパルス」は、本願発明がマスクの対象としている「ラッチパルス」とは、異なるものであるから、引用発明１に技術事項３を適用したとしても、本願発明のように、ラッチパルスをマスクすることにはならず、ラッチ回路の誤ラッチを防止するという効果を奏するすることにもならない。
　また、技術事項４は、「所定のシーケンスが検出された後にリップルカウンタ６６０に供給される内部クロックＩＣＬＫをマスクすることで、無駄なカウントを止めて低消費電力化を図る。」というものであり、技術事項５は、「リップルカウンタ６６０のカウント値が期間Ｔに対応した設定データ（第１のカウント値）になるまでの間、イネーブル入出力信号ＥＩＯ（階調データの供給開始タイミングを指示する信号）に基づいて生成された検出信号ＲＥＩＯをマスクして第１及び第２のシフトスタート信号ＳＴ１、ＳＴ２（第１及び第２の取込指示信号）を生成する。」というものであり、マスクの対象が、それぞれ「内部クロックＩＣＬＫ」、「検出信号ＲＥＩＯ」であって、本願発明がマスクの対象としている「ラッチパルス」とは、異なるものであるから、引用発明１に技術事項４又は５を適用したとしても、本願発明のように、ラッチパルスをマスクすることにはならず、ラッチ回路の誤ラッチを防止するという効果を奏するすることにもならない。
　してみると、引用発明１に、マスクに関する技術事項３ないし５を適用しても、相違点３に係る構成を得ることはできない。
　
　そして、相違点１及び相違点２について検討するまでもなく、本願発明は、引用発明１及び技術事項３ないし５に基づいて当業者が容易に発明をすることができたものとはいえない。
　
（２）請求項２及び３に係る発明について
　請求項２及び３に係る発明は、本願発明の発明特定事項を全て含むことから、本願発明についての判断である上記（１）の説示がそのまま当てはまる。
　よって、請求項２及び３に係る発明についても、同様に、引用発明１及び技術事項３ないし５に基づいて当業者が容易に発明をすることができたものとはいえない。
　
４　引用発明２との対比・判断について
　前記「２　対比（１）」で述べたように、引用発明２は、引用発明１に実質的に含まれるから、本願発明と引用発明２とを対比すると、少なくとも、相違点１ないし３が存在することとなり、よって、その判断については、前記「３　判断」の説示が当てはまる。
　よって、本願の請求項１ないし３に係る発明は、引用発明２及び技術事項３ないし５に基づいて当業者が容易に発明をすることができたものともいえない。
　
第５　むすび
　以上のとおり、本願の請求項１ないし３に係る発明については、引用発明１又は引用発明２に、技術事項３ないし５を適用することにより、当業者が容易に発明をすることができたとはいえないから、原査定の拒絶理由によって拒絶すべきものとすることはできない。 
　また、他に本願を拒絶すべき理由を発見しない。 
　よって、結論のとおり審決する。