【事件の表示】
　平成　２年特許願第　５７０７６号「共有資源アクセス制御装置」拒絶査定に対する審判事件〔平成　３年１１月１８日出願公開、特開平　３−２５７６４９、請求項の数（５）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．手続きの経緯・本願発明
　本願は、平成２年３月８日の出願であって、その請求項１乃至５に係る発明は、平成１３年６月８日付け補正書で補正された明細書における特許請求の範囲の請求項１乃至５に記載された、以下のとおりのものであると認める。
「1．複数の処理装置と、各処理装置ごとに設けられた共有資源及びバスコントローラと、いずれかの処理装置が該処理装置に設けられた共有資源の内容を書き換えるときにその書き換えるデータ情報及びアドレス情報を他の共有資源に転送可能に構成された共有バスと、を含んでなり、前記各処理装置は、前記共有バスへのアクセス要求信号を生成して前記共有バスに接続されたバスアービタに出力する機能を備え、該バスアービタは前記処理装置から出力されたアクセス要求信号を調停してそのいずれかに対応するアクセス許可信号を対応するバスコントローラに返送する機能を備え、前記バスコントローラは、対応する処理装置が生成した前記アドレス情報及びデータ情報をラッチする第１のラッチ手段と、前記アクセス許可信号を受信したときそれに応答して前記アドレス情報及びデータ情報を前記共有バスに出力する出力手段と、いずれかの処理装置に対応するバスコントローラの前記出力手段が共有バスへアドレス情報及びデータ情報を出力したとき、それに対応する前記共有バス上のアドレス情報及びデータ情報をラッチしておく第２のラッチ手段と、該第２のラッチ手段でラッチしたアドレス情報及びデータ情報を前記共有資源に書き込むための書き込み制御信号を前記共有資源に出力する機能と、を含んでなることを特徴とする共有資源アクセス制御装置。
　2．請求項1に記載の共有資源アクセス制御装置において、処理装置が共有資源へのライト動作を実行する場合、バスコントローラ内の第１のラッチ手段に必要なアドレス情報及びデータ情報をラッチ可能であれば、現在のライトサイクルに関する前記必要な情報を前記第１のラッチ手段にラッチしておいて処理装置はただちに次のサイクルに移行し、バスコントローラ内には前記ライトサイクルを前記第１のラッチ手段にラッチされた情報に基づいて以後のタイミングで継続して実行するライトサイクル生成手段を設け、処理装置の動作と前記ライトサイクル生成手段のライトサイクル制御動作とを並列に運転することを特徴とする共有資源アクセス制御装置。
　3．請求項1に記載の共有資源アクセス制御装置において、処理装置が共有資源へのライト動作を実行する場合、バスコントローラ内の第１のラッチ手段に以前のライト動作の情報がすでにラッチされており、必要なアドレス情報及びデータ情報のラッチが不能であれば、現在のライトサイクルに待ちステートを挿入し、前記第１のラッチ手段への前記必要なアドレス情報及びデータ情報のラッチが可能となるまで、前記処理装置の現在のライトサイクルを待たせる手段がバスコントローラ内に設けられていることを特徴とする共有資源アクセス制御装置。
　4．請求項1に記載の共有資源アクセス制御装置において、処理装置から共有資源へのライト動作の直接的な実行は、その処理装置に対応する前記バスコントローラが自身によって生成されたバスコントローラ内部のライトサイクル情報または前記共有バスに出力された他の処理装置からのライトサイクル情報を用いて、各バスコントローラがそれぞれ対応する共有資源に対して独立的に行うことを特徴とする共有資源アクセス制御装置。
　5．請求項1に記載の共有資源アクセス制御装置において、各バスコントローラは、バスアービタから他のいずれかのバスコントローラにアクセス許可信号が出力されているとき、該アクセス許可信号が出力されて共有バスからラッチされたデータ情報を、それぞれ対応する共有資源に書きこむタイミングを後にずらすことが可能となっていることを特徴とする共有資源アクセス制御装置。」
　また、本願請求項１乃至５に係る発明の効果について、本願発明の出願当初の明細書に、以下のような記載がある。
　１）各処理装置ごとに同一内容の共有資源が対応して設けられ、各処理装置は共有資源上のデータが変化しないリードサイクル（データフェッチサイクル）時には、それぞれ対応する共有資源にアクセスするので、その時点で共有資源に対し、ライトサイクルを実行する処理装置が無ければ、共有資源に対するアクセス競合は生じない。また、ライトサイクル時には、共有バスを介して各処理装置に対応して設けられた共有資源の内容が同時に変更され、処理矛盾の発生が防止できる。（公報第５頁左下欄９行目〜１８行目）
　２）ＣＳＹＳへの書き込みタイミングは、次のサイクルと干渉しない範囲で任意に後にずらす（ＣＳＹＳへのポストライト機能）ことができ、ライトサイクルに於けるアクセスタイミングのより最適化が可能である。（第９頁右下欄１２行目〜１６行目）
　さらに、本願請求項１に記載の発明の特徴的動作に関して、以下のような記載がある。
　３）ＣＳＹＳＢＵＳ３１０ｌに出力されたデータは、各ＢＰ１０００、１００１、...に対応して設けられたＣＳＹＳ１１００，１１０１、...に書き込まれる。各ＢＵＳＣＴＲＬ１２００、１２０１、...は共有ラインコマンドＢＷＲ２０００ｌを共有ライトバス１３１３ｌから、インプットバッファ２４００によって受信し、バスライトコマンドＩＢＷＲ２４００ｌをバスステートマシン２５００に入力する。同時に共有アドレスバスＢＡＤＤＲ１３１１ｌ上の共有アドレス情報が入力バッファ１７００を介して取り込まれ、取り込まれた情報１７００ｌはラッチ回路１７０２にラッチされる。共有データバスＢＤＡＴＡ１３１２ｌ上の共有データ情報は、入力バッファ１８０２を介して取り込まれ、取り込まれた情報１８００ｌは、ラッチ回路１８０２にラッチされる。これらの処理は、ＢＵＳＣＴＬ１２００，１２０１、...すべてで同時に行われる。（第８頁右下欄４行目〜第９頁左上欄３行目）
３．先に通知した引用刊行物
　これに対して、先に通知した拒絶理由等に引用されている各刊行物には、それぞれ以下の点が記載されている。
　ａ．特開昭６３−２４７８５９号公報
　　共有メモリ装置において、複数の情報処理装置と、各処理装置対応の複数の共有メモリ部と、該共有メモリに共通に接続された共通バスとより成ると共に、該共有メモリ部は、情報処理装置から該共有メモリ部に対する書込み要求に対し書込み情報を一時保持するストアバッファと、該ストアバッファに書込み要求情報をセットすると同時に、該情報処理装置に対応するメモリ部に書き込む手段と、前記ストアバッファと該メモリ部とに書き込みを行うと、書き込み要求元である情報処理装置に対し、書き込み終了を報告する手段と、前記ストアバッファに有効データが存在していると、前記メモリ部が接続された共通バスに対しバス獲得要求信号を出力する手段と、共通バス上のバス獲得要求信号を入力し、初めて定めた優先順位に従いバスを獲得する優先選択手段と、この優先選択手段において選択された書込み要求に対応し、上記各共有メモリ部の全てに対し、同一データを並列に書き込む手段とを備えた点
　ｂ．特開昭６２−２０３２４９号公報
　　記憶装置において、メモリ制御回路がアドレスバスから到着するアドレスを自装置宛と判定し、制御バスから到着する書込信号を受信すると、データバスから到着するデータをデータバッファを介してラッチ回路に保持させた後、応答先行送出部を起動するとともに、一方記憶装置がラッチ回路に保持されているデータを、アドレスおよび書込信号と共にメモリに入力し、アドレスにデータを格納させる点
　ｃ．特開昭６２−１５４０５７号公報
　　複数の処理から成り、それらが共有資源を共有するシステムにおいて、共用資源への高速・高効率なランダム・アクセスを可能にする共有資源アクセス調停用信号制御回路を独立して備えている点
　ｄ．特開昭５７−１８９２５７号公報
　　メモリ装置において、書込みが行われる間はすべての読出し動作は待たされ、また、あるＣＰＵが書込み動作を行っている間は他のＣＰＵは書込み動作を行うことができないようにするため、優先選択回路が複数のWREQ信号を入力し、あらかじめ定めた優先順位に従ってそのうちの１つを選択して出力している点
４．判断
　本件の請求項１乃至５に係る発明と上記各刊行物ａ〜ｄに記載のものとを比較すると、本件の請求項１に係る発明を特定する事項である「いずれかの処理装置に対応するバスコントローラの前記出力手段が共有バスへアドレス情報及びデータ情報を出力したとき、それに対応する前記共有バス上のアドレス情報及びデータ情報をラッチしておく第２のラッチ手段」及び「該第２のラッチ手段でラッチしたアドレス情報及びデータ情報を前記共有資源に書き込むための書き込み制御信号を前記共有資源に出力する機能」を備える点は、上記刊行物a〜ｄのいずれにも記載されておらず、また上記事項に関しての示唆もない。
　そして、当該事項により、本件請求項１乃至５に係る発明は、上記１．の記載事項２）に記載されているように、「ＣＳＹＳへの書き込みタイミングは、次のサイクルと干渉しない範囲で任意に後にずらすことができ、ライトサイクルに於けるアクセスタイミングのより最適化が可能である」という効果を奏する。
　また、同記載事項１）に、リードサイクル時には、「その時点で共有資源に対し、ライトサイクルを実行する処理装置が無」いことを前提に、「共有資源に対するアクセス競合は生じない」ことを実現することが記載されており、一方で同記載事項２）に、「これらの処理（ライト時のラッチ処理）は、ＢＵＳＣＴＬ１２００，１２０１、...すべてで同時に行われる」ことが記載されていることから、すなわち複数のバスコントローラに対するラッチ処理が同時に処理されることにより、特定の処理速度の遅いラッチ処理により、共有バスや共有資源がライトサイクル処理により不要に占有される無く、アクセス競合が生じるのを防ぐことが開示されていると言える。このことから、本件請求項１乃至５に係る発明は、リードサイクルとのアクセス競合を防ぎ、またひいては共有バスシステムの利用効率を向上させることができる、という顕著な効果を当然奏するものとすることができる。
　したがって、本件発明は、上記各刊行物に記載されたものであるとは認められず、また上記各刊行物記載のものから当業者が容易に発明をすることができたものとも認められない。
４．むすび
　以上のとおりであるから、本願については、原査定の拒絶理由を検討してもその理由によって拒絶すべきものとすることはできない。
　また、他に本願を拒絶すべき理由を発見しない。
  よって、結論のとおり審決する。