【事件の表示】
　特願２００７−５２３５４１「横方向成長活性領域を有する窒化物ベースのトランジスタ及びその製造方法」拒絶査定不服審判事件〔平成１８年　３月　２日国際公開，ＷＯ２００６／０２２８７２，平成２０年　３月１３日国内公表，特表２００８−５０７８５３〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
１　手続の経緯
　本願は，２００５年３月３０日（パリ条約による優先権主張外国庁受理２００４年７月２６日，米国）を国際出願日とする出願であって，平成２３年１１月１０日付けで拒絶理由が通知され，平成２４年５月１０日に手続補正がされ，同年５月２８日付けで拒絶査定がされ，これに対して，同年１０月１日に審判請求がされるとともに手続補正がされ，その後，同年１２月１７日付けで審尋がされ，平成２５年６月１７日に回答書が提出されたものである。
　
２　平成２４年１０月１日にされた手続補正（以下「本件補正という。」）について
（１）本件補正の内容
　本件補正は，特許請求の範囲を補正するものであって，補正前の請求項１〜１０１のうち，補正前の請求項６，７，９，１０，１２，１３，２５，２６，５７，５８，６０，６１，６３，６４及び７９を削除して，補正後の請求項１〜８６とするものである。
　
（２）補正の目的の適否及び新規事項の追加の有無についての検討
　本件補正は，補正前の請求項６，７，９，１０，１２，１３，２５，２６，５７，５８，６０，６１，６３，６４及び７９を削除するものであるから，特許法第１７条の２第４項（平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項を言う。以下同じ。）第１号に掲げる請求項の削除を目的とするものに該当する。また，当該請求項の削除が，特許法第１７条の２第３項に規定する要件を満たすことは明らかである。
（３）小括
　上記（２）において検討したとおり，本件補正は，特許法第１７条の２第３項に規定された要件を満たすものであり，また，特許法第１７条の２第４項第１号に掲げる事項を目的とするものであるから，適法になされたものである。
　
３　本願発明
　上記のとおり，本件補正は適法になされたものであるから，本願の請求項１〜８６に係る発明は，平成２４年１０月１日にされた手続補正により補正された明細書，特許請求の範囲及び図面（以下「本願明細書等」という。）の記載からみて，その特許請求の範囲の請求項１〜８６に記載された事項により特定されるとおりのものであり，それらのうち請求項１に係る発明（以下「本願発明」という。）は，その請求項１に記載されている事項により特定される以下のとおりのものである。
　
「【請求項１】
　垂直成長領域と，隣接する前記垂直成長領域間の横方向成長領域と，隣接する前記横方向成長領域間の融合領域を有する第１のＩＩＩ族窒化物層と，
　該第１のＩＩＩ族窒化物層上に設けられたＩＩＩ族窒化物チャネル層と，
　該ＩＩＩ族窒化物チャネル層上に設けられたＩＩＩ族窒化物バリア層と，
　該ＩＩＩ族窒化物バリア層上に設けられたドレインコンタクトと，
　前記ＩＩＩ族窒化物バリア層上に設けられたソースコンタクトと，
　前記ＩＩＩ族窒化物バリア層上に設けられたゲートコンタクトと
　を備え，前記ゲートコンタクトは，前記第１のＩＩＩ族窒化物層の横方向成長領域上の前記ＩＩＩ族窒化物バリア層の一部分上に配置され，前記ソースコンタクト及び／又は前記ドレインコンタクトのうちの一方の少なくとも一部分は，前記第１のＩＩＩ族窒化物層の垂直成長領域上の前記ＩＩＩ族窒化物バリア層の一部分上に配置され，前記ゲートコンタクトが配置される前記横方向成長領域は，少なくとも２次元電子ガスの空乏領域が，予想される動作条件下で前記ゲートコンタクトから延びている限り，前記ドレインコンタクトに向かって延びているが前記ドレインコンタクトまで延びていないことを特徴とする高電子移動度トランジスタ。」
　
４　刊行物に記載された発明
（１）特開２００３−１７８９７６号公報
　原査定の拒絶の理由に引用され，本願の優先権主張の日前に日本国内において頒布された刊行物である特開２００３−１７８９７６号公報（以下「引用例」という。）には，図５〜８とともに以下の記載がある。
　
ア　発明の属する技術分野
「【０００１】
【発明の属する技術分野】本発明はSi系基板を用いた窒化物半導体からなる電子素子，受発光素子等を構成するトランジスタ，ダイオード等の半導体素子に関するものであり，特に基板と窒化物半導体との界面の構造に関する。」
　
イ　課題を解決するための手段
「【０００７】
【課題を解決するための手段】上記目的を達成するために，本発明による半導体構造は，Si系基板上に，少なくともIII族元素およびNを含む層を有し，該基板表面上に少なくともInを含む層を有する。前記構成においては，少なくともInを含む層がInNであることが好ましい。前記構成においては，少なくともInNを含む層がAlInNであることが好ましい。前記構成においては，AlInN層の組成がSi系基板表面からの距離に応じてIn含有量が減少することが好ましい。また，Si系基板の面方位が｛100｝であることが好ましい。さらに，Si系基板の表面が周期的なリセス状ストライプからなる段差形状を有しており，リセス部がエアギャップとなっていることが好ましい。」
　
ウ　実施の形態２
「【００２４】（実施の形態２）実施の形態1で述べたように，Si系基板上の窒化物半導体結晶には高密度の転位が発生するが，横方向選択成長を行うと転位密度を数桁低減でき，容易に高品質結晶を得ることができる。
図5〜8は本発明による半導体構造を製造手順に従って模式的に示す断面図である。これらの図において，101はSi（100）基板，103はGaN層，105はAlInN層，106はエアギャップ，107はAlGaNスペーサ層，108はn型AlGaN電子供給層，109はAlGaNキャップ層，110はソース電極，111はゲート電極，112はドレイン電極である
【００２５】以下，各層の構造およびその製造方法について説明する。ここでは，基板101として周期的なリセス状ストライプからなる段差形状を有する基板を用いた。
【００２６】本実施の形態では，窒化物半導体結晶の成長方法としてMOVPE法を用いているが，本発明による半導体構造の製造方法はMOVPE法に限定されるものではなく，水素化物気相成長法等，窒化物半導体結晶を選択成長させるためにこれまで提案されている全ての方法が適用できる。
【００２７】まず，Si基板101上にレジストを塗布し，フォトリソグラフィによってレジストをストライプ幅約1μｍ，周期約4μｍで[-1-12]と平行な方向にストライプ状に加工する。レジストをマスクとし，ウェットエッチングによって
基板101をリセス状（凹状）に加工する
この後，ストライプ状のレジストを除去し，段差形状を有する基板101を得る（図5）
【００２８】脱脂洗浄，酸化膜除去した基板101を反応室内のサセプタ上に設置し，真空排気した後，1μTorr未満の水素雰囲気中700℃で5分間程度加熱し，基板表面のクリーニングを行う。
【００２９】次に，基板温度を650℃，圧力を100Torrとし，窒素をキャリアガスとしてTMI，TMAおよびアンモニアをV/III比が70000となるように供給し，AlInN層105を堆積させる。
これにより基板の段差はAlInN層105で覆われる（図6）
【００３０】その後，基板温度を1060℃とし，水素をキャリアガスとしてTMGおよびアンモニアをV/III比が8000となるように供給する。
この工程で，リセス部にもGaN層103が成長するが，膜厚方向の成長速度が遅く，リッジ頂部に形成されたGaN層の横方向成長速度が速いため，両隣から横方向成長してきたGaNと合体し，主面がC面のみからなり，表面が平坦化されたGaN層103が得られる（図7）。また，リセス部の上方にはエアギャップ106が形成される。GaN層103の膜厚は1μm程度である
【００３１】
図7において，エアギャップ106の中央付近から上方に伸びる縦線は，左右のリッジ頂部から横方向成長してきたGaN層103が合体した部分を示す。合体部以外の選択成長領域では貫通転位が10
6
cm
-2
未満の密度で観察されるのに対して，合体部ではC面内に水平な転位が10
7
cm
-2
未満の密度で観察される。また，基板101に接触している領域のC軸とエアギャップ106上領域のC軸とのチルト角は0.01〜0.03度である。このように高品質の窒化物半導体層を形成できたのは，リセス状段差の存在により，横方向選択成長したGaN層103の下面が下方のGaN層103と接触しないためである
【００３２】
選択成長終了後引き続き，例えば水素および窒素をキャリアガスとして，1060℃，300Torrでヘテロ接合電界効果トランジスタ（以下，HFETと略す）構造の成長を行う。すなわち，GaN層103（膜厚2μｍ）
を順次形成する（図8）
【００３３】以上の結晶成長で得られた半導体ウェハに対して，フォトリソグラフィ，電子ビームリソグラフィ，ドライエッチング，素子分離，表面パッシベーション，電極蒸着等のプロセスを経てFET素子を作製する。表面パッシベーションには，例えばSiNX ，SiO2を用いる。ゲート電極111としては，例えばNi/Au膜を，ソース電極110，ドレイン電極112としては，例えばTi/Al膜を蒸着等により形成する。
転位に沿った界面準位によるリーク電流を抑制するため，ソース電極110端からドレイン電極112端までの電子走行領域が，エアギャップ106上の転位密度の少ない領域上となるよう配置することが好ましい。特にゲート電極111直下が転位密度の少ない領域上となるよう配置することが好ましい
　
　ここで，上記段落【００２９】〜【００３１】の記載とともに図６及び図７を参照すると，基板101がリセス部（すなわち凹状とされた部分）とリッジ頂部とを有し，基板101上に形成されたAlInN層105についても，基板101のリセス部とリッジ頂部とに対応して，リセス部とリッジ頂部を有することがわかる。また，図７からは，「両隣から横方向成長してきたGaNと合体し，主面がC面のみからなり，表面が平坦化されたGaN層103」（段落【００３０】）がAlInN層105に接触しており，基板101とは接触していないことが見て取れる。
　それゆえ，「図7において，エアギャップ106の中央付近から上方に伸びる縦線は，左右のリッジ頂部から横方向成長してきたGaN層103が合体した部分を示す。合体部以外の選択成長領域では貫通転位が106cm-2未満の密度で観察されるのに対して，合体部ではC面内に水平な転位が107cm-2未満の密度で観察される。また，基板101に接触している領域のC軸とエアギャップ106上領域のC軸とのチルト角は0.01〜0.03度である。」段落【００３１】との記載における「基板101に接触している領域のC軸とエアギャップ106上領域のC軸とのチルト角は0.01〜0.03度である」は，左右のリッジ頂部から横方向成長してきたGaN層103に係る記載であることは明らかである。また，図７の記載から，当該「基板101に接触している領域」は，「AlInN層105に接触している領域」の誤記であることも明らかである。
　したがって，「両隣から横方向成長してきたGaNと合体し，主面がC面のみからなり，表面が平坦化されたGaN層103」には，「AlInN層105に接触している領域」と「エアギャップ106上領域」があることがわかる。そして，「このように高品質の窒化物半導体層を形成できたのは，リセス状段差の存在により，横方向選択成長したGaN層103の下面が下方のGaN層103と接触しないためである。」（段落【００３１】），及び「転位に沿った界面準位によるリーク電流を抑制するため，ソース電極110端からドレイン電極112端までの電子走行領域が，
エアギャップ106上の転位密度の少ない領域上
　さらに，「この工程で，リセス部にもGaN層103が成長するが，膜厚方向の成長速度が遅く，リッジ頂部に形成されたGaN層の横方向成長速度が速い」（段落【００３０】）との記載から，GaN層103には，リッジ頂部からは，横方向成長された部分と，成長速度が遅いながら膜厚方向に成長された部分があり，当該膜厚方向に成長された部分が前記「AlInN層105に接触している領域」に含まれるということができる。
　
　また，「両隣から横方向成長してきたGaNと合体し，主面がC面のみからなり，表面が平坦化された
GaN層103が得られる（図7
GaN層103の膜厚は1μm程度である
選択成長終了後引き続き，例えば水素および窒素をキャリアガスとして，1060℃，300Torrでヘテロ接合電界効果トランジスタ（以下，HFETと略す）構造の成長を行う。すなわち，GaN層103（膜厚2μｍ），
を順次形成する（図8
　
　また，段落【００２４】，【００３２】〜【００３３】の記載，及び図８から，AlGaNキャップ層109上に，ソース電極110及びドレイン電極112が設けられ，当該ソース電極110及びドレイン電極112の間にゲート電極111が設けられていることがわかる。それゆえ，「転位に沿った界面準位によるリーク電流を抑制するため，ソース電極110端からドレイン電極112端までの電子走行領域が，エアギャップ106上の転位密度の少ない領域上となるよう配置することが好ましい。」（段落【００３３】）との記載において，「ソース電極110端からドレイン電極112端までの電子走行領域が，エアギャップ106上の転位密度の少ない領域上となるよう配置する」ことにより，ゲート電極111直下も転位密度の少ない領域上となることは明らかである。
　
　以上を総合すると，引用例には以下の発明が記載されているものと認められる。（以下「引用発明」という。）
「ヘテロ接合電界効果トランジスタであって，
　リセス状（凹状）に加工され，リセス部とリッジとを有する基板101，
　基板101の段差を覆い，リセス部とリッジとを有するAlInN層105，
　横方向成長速度時に両隣のリッジ頂部から横方向成長してきたGaNと合体し，主面がC面のみからなり，表面が平坦化された，GaN層103のうち横方向成長時に形成された部分，
　GaN層103のうち横方向成長時に形成された部分上に形成された，GaN層103のうち横方向成長の後に成長された部分，及び
　リセス部の上方に形成されたエアギャップ106とを有し，
　GaN層103のうち横方向成長時に形成された部分は，横方向成長された，エアギャップ106上領域と，リッジ頂部において，膜厚方向に成長された部分を含むAlInN層105に接触している領域とからなり，
　GaN層103のうち横方向成長の後に成長された部分上にはさらに，AlGaNスペーサ層107，n型AlGaN電子供給層108，及びAlGaNキャップ層109がこの順に形成された構造を備え，
　AlGaNキャップ層109上には，ゲート電極111，ソース電極110，及びドレイン電極112を備え，
　ソース電極110端からドレイン電極112端までの電子走行領域が，ゲート電極111直下も含んで，エアギャップ106上の転位密度の少ない領域上となるよう配置された，
ヘテロ接合電界効果トランジスタ。」
　
５　本願発明と引用発明との対比
　本願発明と引用発明とを対比する。
　
・引用発明における「横方向成長速度時に両隣のリッジ頂部から横方向成長してきたGaNと合体し，主面がC面のみからなり，表面が平坦化されたGaN層103のうち，横方向成長時に形成された部分」は，「横方向成長された，エアギャップ106上領域と，リッジ頂部において，膜厚方向に成長された部分を含むAlInN層105に接触している領域とからな」るところ，「膜厚方向に成長された部分を含むAlInN層105に接触している領域」のうち「膜厚方向に成長された部分」は，本願発明の「垂直成長領域」に相当する。また，引用発明の「両隣のリッジ頂部から横方向成長してきたGaNと合体」した，「エアギャップ106上領域」は，本願発明の「隣接する前記垂直成長領域間の横方向成長領域」に相当する。さらに引用発明において「GaN層103のうち，横方向成長時に形成された部分」には「横方向成長速度時に両隣のリッジ頂部から横方向成長してきたGaNと合体」しているところ，当該合体した部分は，本願発明の「隣接する前記横方向成長領域間の融合領域」に相当する。
　そうすると，引用発明の「横方向成長速度時に両隣のリッジ頂部から横方向成長してきたGaNと合体し，主面がC面のみからなり，表面が平坦化されたGaN層103のうち，横方向成長時に形成された部分」であって「GaN層103のうち横方向成長時に形成された部分は，横方向成長された，エアギャップ106上領域と，リッジ頂部において，膜厚方向に成長された部分を含むAlInN層105に接触している領域とからな」るものは，本願発明の「垂直成長領域と，隣接する前記垂直成長領域間の横方向成長領域と，隣接する前記横方向成長領域間の融合領域を有する第１のＩＩＩ族窒化物層」に相当するといえる。
　
・引用発明に係る「ヘテロ接合電界効果トランジスタ」においては，「ソース電極110端からドレイン電極112端までの電子走行領域が，エアギャップ106上の転位密度の少ない領域上となるよう配置され」ていることから，「電子」がキャリアとして用いられていることは明らかである。そして，GaN層103を構成するGaNに比して，AlGaNスペーサ層107，n型AlGaN電子供給層108，及びAlGaNキャップ層109を構成するAlGaNの方が禁制帯幅が広く，GaN層103における電子に対してバリアとして作用することは明らかである。そして，引用発明は「n型AlGaN電子供給層108」は，「n型AlGaN電子供給層108」に比較的近い，「GaN層103のうち横方向成長時に形成された部分上に形成された，GaN層103のうち横方向成長の後に成長された部分」に対して電子を供給し，また，当該供給された電子をキャリアとして，GaN層103の当該部分が「電子走行領域」，すなわちチャネル層となることも明らかである。
　そうすると，引用発明の「GaN層103のうち横方向成長時に形成された部分上に形成された，GaN層103のうち横方向成長の後に成長された部分」は，本願発明の「該第１のＩＩＩ族窒化物層上に設けられたＩＩＩ族窒化物チャネル層」に相当し，引用発明の「GaN層103のうち横方向成長の後に成長された部分上に」備える「AlGaNスペーサ層107，n型AlGaN電子供給層108，及びAlGaNキャップ層109がこの順に形成された構造」は，併せて本願発明の「該ＩＩＩ族窒化物チャネル層上に設けられたＩＩＩ族窒化物バリア層」に相当するといえる。
　
・引用発明の，「AlGaNキャップ層109上に」「備え」る「ゲート電極111，ソース電極110，及びドレイン電極112」は，それぞれ，本願発明の「前記ＩＩＩ族窒化物バリア層上に設けられたゲートコンタクト」，「前記ＩＩＩ族窒化物バリア層上に設けられたソースコンタクト」，及び「該ＩＩＩ族窒化物バリア層上に設けられたドレインコンタクト」に相当する。
　
・引用発明においては，「ソース電極110端からドレイン電極112端までの電子走行領域が，ゲート電極111直下も含んで，エアギャップ106上の転位密度の少ない領域上となるよう配置された」ものであるところ，「エアギャップ106上」の部分は「両隣のリッジ頂部から横方向成長してきた」部分である。それゆえ，引用発明の「ソース電極110端からドレイン電極112端までの電子走行領域が，ゲート電極111直下も含んで，エアギャップ106上の転位密度の少ない領域上となるよう配置された」ことは，本願発明の「前記ゲートコンタクトは，前記第１のＩＩＩ族窒化物層の横方向成長領域上の前記ＩＩＩ族窒化物バリア層の一部分上に配置され」ることに相当する。
　
・引用発明の「ヘテロ接合電界効果トランジスタ」と，本願発明の「高電子移動度トランジスタ」とは，「トランジスタ」である点で一致する。
　
　よって，引用発明と本願発明とは，以下の点で一致する。
「垂直成長領域と，隣接する前記垂直成長領域間の横方向成長領域と，隣接する前記横方向成長領域間の融合領域を有する第１のＩＩＩ族窒化物層と，
　該第１のＩＩＩ族窒化物層上に設けられたＩＩＩ族窒化物チャネル層と，
　該ＩＩＩ族窒化物チャネル層上に設けられたＩＩＩ族窒化物バリア層と，
　該ＩＩＩ族窒化物バリア層上に設けられたドレインコンタクトと，
　前記ＩＩＩ族窒化物バリア層上に設けられたソースコンタクトと，
　前記ＩＩＩ族窒化物バリア層上に設けられたゲートコンタクトと
　を備え，前記ゲートコンタクトは，前記第１のＩＩＩ族窒化物層の横方向成長領域上の前記ＩＩＩ族窒化物バリア層の一部分上に配置されたことを特徴とするトランジスタ。」
　
　一方，両者は，以下の各点で相違する。
《相違点１》
　本願発明は「高電子移動度トランジスタ」であるが，引用発明は「ヘテロ接合電界効果トランジスタ」であり，「高電子移動度トランジスタ」とまでは特定されていない点。
　
《相違点２》
　本願発明は，「前記ソースコンタクト及び／又は前記ドレインコンタクトのうちの一方の少なくとも一部分は，前記第１のＩＩＩ族窒化物層の垂直成長領域上の前記ＩＩＩ族窒化物バリア層の一部分上に配置され，前記ゲートコンタクトが配置される前記横方向成長領域は，少なくとも２次元電子ガスの空乏領域が，予想される動作条件下で前記ゲートコンタクトから延びている限り，前記ドレインコンタクトに向かって延びているが前記ドレインコンタクトまで延びていない」構成を備えるが，引用発明はこのような構成を備えない点。
　
６　判断
　上記各相違点について検討する。
《相違点１について》
　前記「５　本願発明と引用発明との対比」で述べたとおり，引用発明は，「ヘテロ接合電界効果トランジスタであって，」「GaN層103のうち横方向成長の後に成長された部分」，「AlGaNスペーサ層107，n型AlGaN電子供給層108，及びAlGaNキャップ層109がこの順に形成された構造を備え，AlGaNキャップ層109上には，ゲート電極111，ソース電極110，及びドレイン電極112を備え」るところ，「GaN層103のうち横方向成長の後に成長された部分」には，「n型AlGaN電子供給層108」から電子が供給されて，「電子走行領域」，すなわちチャネル層となることは明らかである。このような構造を有するヘテロ接合電界効果トランジスタにおいては，電子走行領域に２次元電子ガスが形成されて，高電子移動度トランジスタとなることは，以下の周知例にも示されているように，従来より周知の事項である。
　
周知例１：　特開２００３−２２９４３９号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開２００３−２２９４３９号公報には次の記載がある。
　
・「【０００２】
【従来の技術】近年，高周波用等に普及している高速半導体デバイスに，
ＨＥＭＴ（High Electron Mobility Transistor）
　・・・（中略）・・・
このポテンシャル井戸内において電子はドナー不純物と空間的に分離された形で閉じ込められ，不純物散乱の影響を受け難い
二次元電子ガス（以下，本明細書では「２ＤＥＧ」と記載する）
【０００３】他方，近年では，
ＧａＡｓ系化合物に代えてＧａＮ系化合物を用いたＨＥＭＴ（以下，ＧａＮ系ＨＥＭＴという）が，次世代型の高速ＦＥＴとして注目されている
ＧａＮ系化合物を用いたＨＥＭＴ構造としては，ｎ型にドープしたＡｌＧａＮ電子供給層に，ＧａＮあるいはＩｎＧａＮチャネル層をヘテロ接合したものが多く試みられている。チャネル層は不純物による電子散乱の影響がなるべく生じないように，ノンドープの化合物半導体により構成される。この場合，これにヘテロ接合される電子供給層には比較的多量のｎ型ドーパントが添加されているから，層成長時等において電子供給層側からチャネル層に不純物拡散することを防止するとともに，チャネル層を不純物から空間的に分離するために，薄いノンドープのＡｌＧａＮ層がスペーサ層として挿入されることが多い
【０００４】
　・・・（中略）・・・
【０００６】
電子供給層とチャネル層との間にスペーサ層を配置する場合，チャネル層側に２ＤＥＧ層を形成するためのヘテロ接合は，実質的にはスペーサ層とチャネル層との間に形成される
　
　ここで，「ＨＥＭＴ（High Electron Mobility Transistor）」（段落【０００２】）が高電子移動度トランジスタのことであることは明らかである。
　
周知例２：　特開２００３−２４３４２４号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開２００３−２４３４２４号公報には，図５とともに次の記載がある。
　
・「【０００２】
【従来の技術】半導体素子の一つであるトランジスタには，種々のものが知られているが，近年では，低電圧・高速動作が可能で，低雑音性能が得られることから，ヘテロ接合電界効果トランジスタが注目されている。
ヘテロ接合電界効果トランジスタは，ＩＩＩ−Ｖ族化合物半導体基板上にノンドープＩＩＩ−Ｖ族化合物半導体層とｎ型ＩＩＩ−Ｖ族化合物半導体層とを形成したときに，そのヘテロ接合面に発生する高い移動度の二次元電子ガス濃度をゲート電極により制御する構成となっている
【０００３】
　・・・（中略）・・・
【０００６】
図５に，上記文献を参考にしたヘテロ接合電界効果トランジスタのＡｌ
0.26
Ｇａ
0.74
Ｎ／ＧａＮ積層構造を示す。その構造としては，サファイア（Ａｌ
2
Ｏ
3
）からなる基板１０１上に，ＧａＮ層（低温バッファ層）１０２，ノンドープＧａＮ層（チャネル層）１０３，ノンドープＡｌ
0.26
Ｇａ
0.74
Ｎ層（スペーサ層）１０４，ｎ型のＡｌ
0.26
Ｇａ
0.74
Ｎ層（電子供給層）１０５およびノンドープＡｌ
0.26
Ｇａ
0.74
Ｎ層（キャップ層）１０６が順次形成されたものとなっている
　
　それゆえ，引用発明に係る「ヘテロ接合電界効果トランジスタ」についても「高電子移動度トランジスタ」であるということができる。
　よって，相違点１は実質的な相違点ではない。
　
《相違点２について》
　上記《相違点１について》において検討したとおり，引用発明に係る「ヘテロ接合電界効果トランジスタ」についても，「電子走行領域」となる「GaN層103のうち横方向成長の後に成長された部分」と，その上の「AlGaNスペーサ層107」との界面に２次元電子ガスが形成され，「高電子移動度トランジスタ」であるということができる。そして，当該トランジスタは，「トランジスタ」として動作するために，ゲート電極により当該２次元電子ガス濃度が制御されるものであり，「トランジスタ」に流れる電流を遮断することも想定される動作範囲に当然に入るものといえるところ，当該電流を遮断するには，当該２次元電子ガス濃度を０にする，すなわち空乏化するようにゲート電極に電圧を加える必要があることは明らかである。そうすると，引用発明においても「少なくとも２次元電子ガスの空乏領域が，予想される動作条件下で前記ゲートコンタクトから延びている」ものといえる。
　また，引用例に記載された「ヘテロ接合電界効果トランジスタ」は，引用例の段落【００２４】，【００３２】〜【００３３】の記載，及び図８からわかるように，AlGaNキャップ層109上に，ソース電極110及びドレイン電極112が設けられ，当該ソース電極110及びドレイン電極112の間にゲート電極111が設けられている。それゆえ，「転位に沿った界面準位によるリーク電流を抑制するため，ソース電極110端からドレイン電極112端までの電子走行領域が，エアギャップ106上の転位密度の少ない領域上となるよう配置することが好ましい。特にゲート電極111直下が転位密度の少ない領域上となるよう配置することが好ましい。」（段落【００３３】）との記載において，「ソース電極110端からドレイン電極112端までの電子走行領域が，エアギャップ106上の転位密度の少ない領域上となるよう配置する」ことにより，ゲート電極111直下はおのずと転位密度の少ない領域上となるものであるから，当該記載において，「ゲート電極111直下が転位密度の少ない領域上となるよう配置すること」は，「ソース電極110端からドレイン電極112端までの電子走行領域が，エアギャップ106上の転位密度の少ない領域上となるよう配置」した上で，さらに設定されることではなく，「ゲート電極111直下が転位密度の少ない領域上となるよう配置すること」が特に好ましいことであって，その上で「ソース電極110端からドレイン電極112端までの電子走行領域が，エアギャップ106上の転位密度の少ない領域上となるよう配置する」ことが好ましいと解することが相当である。
　そうすると，引用発明においては，「ソース電極110端からドレイン電極112端までの電子走行領域が，ゲート電極111直下も含んで，エアギャップ106上の転位密度の少ない領域上となるよう配置され」ているところ，これに代えて，ソース電極110端からドレイン電極112端までの電子走行領域のうち，ゲート電極111直下については，エアギャップ106上の転位密度の少ない領域上となるよう配置するとともに，ゲート電極111直下以外の部分については，「GaN層103のうち横方向成長時に形成された部分」のうち，「リッジ頂部において，膜厚方向に成長された部分を含むAlInN層105に接触している領域」上にも配置できることは当業者に明らかなことといえる。
　
　ところで，一般に，動作時における電界効果トランジスタ内の電界強度は，ゲート電極のドレイン電極側端部及びその周辺において高くなることは，以下の周知例にも示されているように，従来より周知の事項である。
　
周知例３：　特開平７−１３０９９１号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開平７−１３０９９１号公報には，図７とともに次の記載がある。
　
・「【００１０】FET において，チャネル層の電界が最も大きくなる位置は，図７1)に示されるようにドレイン側のゲート端の直下である。図７はチャネル電界強度のドレイン方向への距離依存を示す図である。」
　
　ここで，図７を参照すると，ドレイン側のゲート端の直下及びその周辺部分の電界強度が高くなっていることが見て取れる。
　
周知例４：　特開平６−５３２５２号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である特開平６−５３２５２号公報には次の記載がある。
　
・「【０００６】電界効果トランジスタの動作時には，ドレイン側のゲート端に大部分のドレイン電圧が印加されているので，その部分に高電界が発生する。・・・（以下略）」
　
　そして，引用例の段落【００３３】に記載されているとおり，「ゲート電極111直下」や，「ゲート電極111直下」を含む「ソース電極110端からドレイン電極112端までの電子走行領域」を，「エアギャップ106上の転位密度の少ない領域上となるよう配置すること」は，「転位に沿った界面準位によるリーク電流を抑制するため」であるところ，転位に沿った界面準位が存在する部分に高い電界強度がかかることによって，リーク電流が流れやすくなることは当業者に自明なことである。それゆえ，「ゲート電極111直下」のみならず，ゲート電極のドレイン電極側端部の周辺についても「エアギャップ106上の転位密度の少ない領域上となるよう配置すること」は，当業者が適宜になし得たことである。
　
　また，前述のとおり，ゲート電極111直下以外の部分については，「GaN層103のうち横方向成長時に形成された部分」のうち，「リッジ頂部において，膜厚方向に成長された部分を含むAlInN層105に接触している領域」上にも配置できることは当業者に明らかなことであるから，ドレイン電極112を「GaN層103のうち横方向成長時に形成された部分」のうち，「リッジ頂部において，膜厚方向に成長された部分を含むAlInN層105に接触している領域」上となるよう配置することは，当業者が適宜になし得たことである。
　また，本願明細書等の記載を見ても，「前記ソースコンタクト及び／又は前記ドレインコンタクトのうちの一方の少なくとも一部分は，前記第１のＩＩＩ族窒化物層の垂直成長領域上の前記ＩＩＩ族窒化物バリア層の一部分上に配置され，前記ゲートコンタクトが配置される前記横方向成長領域は，少なくとも２次元電子ガスの空乏領域が，予想される動作条件下で前記ゲートコンタクトから延びている限り，」「前記ドレインコンタクトまで延びていない」構成を備えることによる格別な作用効果は見いだせない。
　
　したがって，引用発明において，ドレイン電極112を「GaN層103のうち横方向成長時に形成された部分」のうち，「リッジ頂部において，膜厚方向に成長された部分を含むAlInN層105に接触している領域」上となるよう配置して，相違点２に係る「前記ソースコンタクト及び／又は前記ドレインコンタクトのうちの一方の少なくとも一部分は，前記第１のＩＩＩ族窒化物層の垂直成長領域上の前記ＩＩＩ族窒化物バリア層の一部分上に配置され」ることに対応する構成を備えるものとし，また，引用発明においても「少なくとも２次元電子ガスの空乏領域が，予想される動作条件下で前記ゲートコンタクトから延びている」ものといえるところ，引用発明において，「ゲート電極111直下」のみならず，ゲート電極のドレイン電極側端部の周辺についても「エアギャップ106上の転位密度の少ない領域上となるよう配置」して，相違点２に係る「前記ゲートコンタクトが配置される前記横方向成長領域は，少なくとも２次元電子ガスの空乏領域が，予想される動作条件下で前記ゲートコンタクトから延びている限り，前記ドレインコンタクトに向かって延びているが前記ドレインコンタクトまで延びていない」ことに対応する構成を備えるものとすることは，当業者が適宜になし得たことである。
　
　よって，相違点２は，当業者が適宜になし得たこと範囲に含まれる程度のものである。
　
７　まとめ
　よって，本願発明は，周知技術を勘案することにより，引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　
８　むすび
　以上のとおりであるから，本願は，請求項２〜８６について検討するまでもなく拒絶されるべきものである。
　よって，結論のとおり審決する。