【事件の表示】
　平成　７年特許願第５２２０８４号「ビット・マッピングの装置および方法」拒絶査定に対する審判事件［平成　７年　８月３１日国際公開、ＷＯ９５／２３３８０、平成　９年　４月　８日国内公表、特表平　９−５０３６０９］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯、本願発明の要旨
　本願は、平成６年２月２５日を国際出願日とする出願（国際出願番号ＰＣＴ／ＥＰ９４／００５３８）であって、その発明の要旨は、平成１２年６月２８日付の手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１乃至１２に記載された「ビット・マッピングの装置及び方法」にあると認められるところ、その請求項１に記載された発明は次のとおりのものである。
　「複数のｎビットアドレス・シーケンスをそれよりも短いビット・シーケンスである対応するｋビットアドレス・シーケンス（ｋ＜ｎ）に変換するための装置であって、複数のｎビットアドレス・シーケンスを、それらの数値の順序で、２進探索キーにより決まる第１の複数のアドレス位置に動作中に記憶するための第１の記憶手段（３；２３；３３、３３１）と、前記複数のｎビットアドレス・シーケンスの所定の変換にそれぞれ対応する複数のｋビットアドレス・シーケンスを前記第１の複数のアドレスからそれぞれ直接導出した第２の複数のアドレス位置に所定の順序で記憶するための第２の記憶手段（４；２４；３４）と、前記第１の記憶手段および前記第２の記憶手段をそれぞれアドレス指定するためのアドレス・レジスタ手段（６；２６１、２６２；３６１、３６２）と、前記第１の記憶手段における前記第１の複数のアドレス位置からの各記憶出力を入力ｎビットアドレス・シーケンスと比較するための比較手段（２；２２１−２２３；３２０−３２２）と、前記比較手段からの比較不一致に応答して前記アドレス・レジスタ手段を増分または減分することにより２進探索を実行すると共に、比較一致に応答して、その一致の記憶出力に対応する第１のアドレスから直接導出した第２アドレス位置で前記第２記憶手段から読出された変換ｋビットアドレス・シーケンスを出力させるための制御手段（７；２７；３７）と、を含む装置。」（以下、本願発明という。）
　　
２．引用例に記載の発明　
　（１）当審において平成１２年４月１２日付けで通知した拒絶の理由に引用した、特開昭５５−８７２７７公報（以下、引用例という。）には、以下の記載が認められる。
　「複数の第１の情報をコード化したコード信号を該コード信号のコード値の小さい（あるいは大きい）順に各アドレスに記憶する第１の記憶手段、上記第１の情報に対応する第２の情報のコード化したコード信号を上記第１の記憶手段のアドレスに対応した各アドレスに記憶する第２の記憶手段、外部情報をコード化した値を記憶する第３の記憶手段、上記外部情報のコード化した値と上記第１の情報のコード化した値の数値の大小比較によって上記外部情報のコード信号と一致する第１の情報のコード信号を記憶するアドレスを収束的に求める手段、上記外部情報のコード信号と一致する第１の情報のコード信号を記憶する第１の記憶手段のアドレスを求めた際該第１の記憶手段のアドレスに相当する第２の記憶手段のアドレスを求め該第２の記憶手段のアドレスに記憶される第２の情報のコード信号を出力することにより外部情報に相当する第２の情報を出力する手段、とを備えたことを特徴とする電子機器。」（引用例第１頁左下欄第５行〜右下欄第７行）、
　「本発明は外部から情報を入力した時、その情報に対応する別の情報を出力することのできる電子機器に関するものであり、例えば英語を入力してその日本語を出力する英和辞典の様なもの、あるいはその逆の和英辞典の様なものや、人名を入力して、その人の指名コード、住所などを出力する如きものの機能を有する電子機器に関するものである。」（同第１頁右下欄第９〜１６行）、
　「第１図は本発明に係わる電子機器のブロック図であり、同図においては英語の単語を入力すれば該単語の日本語訳が出力表示されるという英和辞典の如き機能を備える電子機器が示される。・・・４は英単語の見出し語を第２図の如きコード表にしたがって第３図の如き記憶する記憶装置である。各見出し語はアルファベット順に並べて記憶させるとともにその順番はアルファベットのコード信号の値の小さい順に記憶されている。５は上記英単語の見出し語に対応する日本語の語義を記憶する語義記憶装置である。６は検索スタートキー３によって駆動が指示された時、見出し語記憶部４及び記憶装置２の出力を比較し、見出し語記憶部４の出力の記憶装置２の出力と同一桁の値が記憶装置２の出力より大きい時は大信号７を、小さいときは小信号８を出力する。また等しいときは等信号９を出力しフリップフロップ１０をセット状態になす。・・・１５は見出し語記憶部４及び語義記憶部５のアドレスを指定するレジスタ、１６はレジスタ１５の値を加減する数を記憶するレジスタ、１７はレジスタ１６の内容を１ビット右シフトさせるシフト回路、１８は上記大信号７が上記比較回路６より出力された場合、レジスタ１５の内容よりレジスタ１６の内容を減算し、信号８が上記比較回路６より出力された場合レジスタ１５の内容にレジスタ１６の内容を加算するものであってその結果をレジスタ１５に導入する加減算装置、１９，２０は初期値発生回路であって、上記レジスタ１５，１６が記憶する数値の初期値を発生する装置である。」（同第２頁左上欄第１１行〜左下欄第１２行）、
　「見出し語記憶部に記憶されている見出し語の数をｍケとする時この見出し語に対応する語義の数もｍケであり、見出し語及び語義の対応するものは同一アドレスに記憶される。本発明において用いる検索方式の一例を次に示す。即ち英単語入力キーによって入力された英単語情報と一致する見出し語を、見出し語記憶部のアドレスを一つずつ加えて変化させることにより検索するのではなく、以下のやり方をする。まず、２ｎ≦ｍ＜２ｎ＋１（ｍ，ｎ：整数）を満たすｎを求める。そして２ｎ−１を初期値発生装置１９の初期値とし、２ｎ−１を初期値発生装置２０の初期値として設定する・・・次に単語の入力をし終わった時点で検索スタートキー３を押圧すれば、初期値発生装置１９，２０が初期値３２７６７及び１６３８４を発生するとともに、比較回路６を駆動状態になす。従ってこの比較回路６は見出し語記憶部の３２７６７番地に記憶されている内容（Ｍａｙとする）と記憶装置２の内容（ｇｒａｐｅ）とを比較する。同一桁の値としてはＭａｙの方が大きい（第３図にＭａｙのコードが示される）ので比較回路６は大信号７を出力する。それによって加減算装置１８はレジスタ１５の内容からレジスタ１６の内容を減ずる。その結果（３２７６７−１６３８４）である１６３８３がレジスタ１５に記憶され、見出し語記憶部４の１６３８３番地の内容を出力させる。またその際、大信号７によってシフト回路１７の右シフト命令が発生し、レジスタ１６の内容は１ビット右シフトする。再びレジスタ１５の内容のアドレスが指定され以下上記手順を順次行い、最大ｎ＋１回の比較によって求める見出し語のアドレスが得られる。該アドレスが求まれば見出し語に対応する語義が記憶される語義記憶部のアドレスは見出し語記憶部のアドレスと共通であって、しかも比較回路６より一致信号９が出力されることによってフリップフロップ１０がセットされるので入力した英単語に対応する語義情報がゲート１１，１３を介して表示装置１４に導入され語義の表示がなされる。（同第２頁左下欄第１３行〜第３頁右上欄第１行）、
　「以上説明した如く本発明の電子機器によれば、第１の記憶手段に記憶される第１の情報をコード化したコード信号の値と外部情報のコード化した値との数値の大小比較によって第１の情報が第１の記憶手段のどのアドレスに記憶されてあるかを収束的に検索することにより第２の記憶手段の対応アドレスに記憶されてある第２の情報を得るようにしたので、検索時間が極めて短くてすむ。（同第３頁右下欄第１９行〜第４頁左上欄第６行）。
　　
（２）これらの記載及び図面第１，２，６図によれば、引用例には、以下の発明が記載されているものと認められる。
　「複数の第１の情報をコード化したコード信号を対応する第２の情報をコード化したコード信号に変換するための装置であって、複数の第１の情報をコード化したコード信号を、それらの数値の順序で、２進探索キーにより決まる第１の複数のアドレス位置に動作中に記憶するための第１の記憶手段（４）と、前記複数の第１の情報をコード化したコード信号の所定の変換にそれぞれ対応する複数の第２の情報をコード化したコード信号を前記第１の複数のアドレスからそれぞれ直接導出した第２の複数のアドレス位置に所定の順序で記憶するための第２の記憶手段（５）と、前記第１の記憶手段および前記第２の記憶手段をそれぞれアドレス指定するためのアドレス・レジスタ手段（１５）と、前記第１の記憶手段における前記第１の複数のアドレス位置からの各記憶出力を入力の第１の情報をコード化したコード信号と比較するための比較手段（６）と、前記比較手段からの比較不一致に応答して前記アドレス・レジスタ手段を増分または減分することにより２進探索を実行すると共に、比較一致に応答して、その一致の記憶出力に対応する第１のアドレスから直接導出した第２アドレス位置で前記第２記憶手段から読出された変換された第２の情報をコード化したコード信号を出力させるための制御手段（大小状態フリップフロップ１０、加減数記憶レジスタ１６、シフト回路１７、加減算装置１８、初期値発生装置１９，２０）と、を含む装置。」（以下、引用例に記載の発明という。）
　　
３．本願発明と引用例に記載の発明との対比
　（１）本願発明と引用例に記載の発明とを対比すると、引用例に記載の発明における、「第１の記憶手段（４）」、「第２の記憶手段（５）」、「アドレス・レジスタ手段（１５）」、「比較手段（６）」、「制御手段（大小状態フリップフロップ１０、加減数記憶レジスタ１６、シフト回路１７、加減算装置１８、初期値発生装置１９，２０）」は、それぞれ、本願発明における、「第１の記憶手段（３；２３；３３、３３１）」、「第２の記憶手段（４；２４；３４）」、「アドレス・レジスタ手段（６；２６１、２６２；３６１、３６２）」、「比較手段（２；２２１−２２３；３２０−３２２）」、「制御手段（７；２７；３７）」に相当する。
　また、引用例に記載の発明における「第１の情報をコード化したコード信号」及び「第２の情報をコード化したコード信号」は、本願発明における「ｎビットアドレス・シーケンス」及び「ｋビットアドレス・シーケンス」と対比して、記憶手段に記憶される所定ビット幅の情報の一般的表記としての「ｎビット・シーケンス」および「ｋビット・シーケンス」で一致する。
　そして、引用例に記載の発明では、変換対象とする情報として、英和辞典や住所録を形成する情報を対象にした実施例を開示しているが、その発明を規定する引用例中の特許請求の範囲及び発明の詳細な説明の記載によれば、変換対象とする情報の種類、及び変換対象とする２つの情報のビット幅の大小関係を限定するものではないと認められる。
　そうすると、本願発明と引用例に記載の発明とは、以下の点でそれぞれ、一致ならびに相違するものと認められる。
　　
　（２）一致点
　「複数のｎビット・シーケンスを対応するｋビット・シーケンス（ｋ＜ｎ）に変換するための装置であって、複数のｎビット・シーケンスを、それらの数値の順序で、２進探索キーにより決まる第１の複数のアドレス位置に動作中に記憶するための第１の記憶手段（３；２３；３３、３３１）と、前記複数のｎビット・シーケンスの所定の変換にそれぞれ対応する複数のｋビット・シーケンスを前記第１の複数のアドレスからそれぞれ直接導出した第２の複数のアドレス位置に所定の順序で記憶するための第２の記憶手段（４；２４；３４）と、前記第１の記憶手段および前記第２の記憶手段をそれぞれアドレス指定するためのアドレス・レジスタ手段（６；２６１、２６２；３６１、３６２）と、前記第１の記憶手段における前記第１の複数のアドレス位置からの各記憶出力を入力ｎビット・シーケンスと比較するための比較手段（２；２２１−２２３；３２０−３２２）と、前記比較手段からの比較不一致に応答して前記アドレス・レジスタ手段を増分または減分することにより２進探索を実行すると共に、比較一致に応答して、その一致の記憶出力に対応する第１のアドレスから直接導出した第２アドレス位置で前記第２記憶手段から読出された変換ｋビット・シーケンスを出力させるための制御手段（７；２７；３７）と、を含む装置。」
　　　　
　（３）相違点
　第１の記憶手段に記憶されるｎビット・シーケンスの情報と第２の記憶手段に記憶されるｋビット・シーケンスの情報について、本願発明は、ｋ＜ｎの関係にあるアドレス情報であるとしてアドレス変換の技術分野に属することを特定しているのに対して、引用例に記載の発明は、変換対象とする情報の種類、及びｋとｎの大小関係にかかり、その属する技術分野を特定していない点
　　　　
４．相違点の検討判断
　（１）まず、本願発明は、記憶手段としてランダムアクセスメモリＲＡＭを使用して記憶内容に基づく２進探索を実行することで、ｎビットのアドレス情報をｋ＜ｎの関係にあるｋビットのアドレス情報に変換するという、アドレス変換の技術分野に属することを特徴とするものと認められる。
　　
　（２）一方、引用例に記載の発明は、記憶手段としてランダムアクセスメモリＲＡＭを使用して記憶内容に基づく２進探索を実行することで、ｎビットの情報をそれに対応するｋビットの情報に変換するという、情報変換の技術分野に属することを特徴とするから、変換対象とする情報については、その種類を限定するものではないこと、および、ｎビットの情報とそれに対応するｋビットの情報との両者のビット幅の関係は情報の種類に応じてそれぞれに必要とされる最大ビット幅の範囲で任意に設定できるものであって、前記２つの情報のビット幅の大小関係を限定するものではないことは、その引用例の記載によることのみならず、引用例に接した当業者がその技術常識に基づいて当然理解するところと認められる。
　　
　（３）ところで、ｎビット幅のアドレス情報をｋ＜ｎの関係にあるｋビット幅のアドレス情報に変換する技術としては、例えば、非同期転送モードＡＴＭの技術分野において、比較的長いビット幅の仮想パス識別子ＶＰＩと仮想チャネル識別子ＶＣＩとからなるアドレス情報の組をそれよりも短いビット幅の新しいＶＰＩとＶＣＩとからなるアドレス情報の組に変換する技術（欧州特許出願公開第５００２３８号明細書、特開平２−１７７４３号公報）が、また、仮想メモリシステムの技術分野において、比較的長いビット幅の論理アドレスをそれよりも短いビット幅の物理アドレスに変換する技術（特開昭６３−１２３１４６号公報）が周知である。そして、前記の非同期転送モードＡＴＭ及び仮想メモリシステムの技術分野においては、アドレス変換用のマッピングメモリとして、もっぱら内容アドレスメモリＣＡＭが使用されているところであるが、一般に情報変換用のマッピングメモリとして、メモリアレイの各セル内に比較回路を有する従来型の内容アドレス可能メモリＣＡＭに代え、ランダムアクセスメモリＲＡＭを使用してその記憶出力を比較して内容探索を行う技術（特表平４−５０１３３２号公報、特開平６−８４３８２号公報、特開昭５６−４７８６９号公報）が周知である。
　　
　（４）そうすると、引用例に記載の発明は、記憶手段としてランダムアクセスメモリＲＡＭを使用して、変換対象とする情報の形態を限定しないでｎビット・シーケンスの情報をそれに対応するｋビット・シーケンスの情報に変換するものであるから、この引用例に記載の発明において、変換対象とする情報としてｎビット幅のアドレス情報をｋ＜ｎの関係にあるｋビット幅のアドレス情報に変換する前記周知技術、及び、アドレス変換用等のマッピングメモリとしてランダムアクセスメモリＲＡＭを使用する前記周知技術を併せ考えることによって、本願発明のように構成することは、当業者が容易に想到できるものと認められる。
　　　　　
　（５）そして、本願発明における、記憶手段としてランダムアクセスメモリＲＡＭを使用して記憶内容に基づく２進探索を実行することで従来型の内容アドレス可能メモリＣＡＭに比べてコストを下げることができるという作用効果は、引用例に記載の発明が同様の構成によって本来的に奏するものであり、また、本願発明における、ランダムアクセスメモリＲＡＭを使用してｋ＜ｎの関係にあるアドレス情報を変換対象とすることで２ｎ個より小さい２Ｋ個のメモリ空間をもってアドレス変換ができるという作用効果は、前記周知技術に示される従来型の内容アドレス可能メモリＣＡＭに代えて、引用例に記載の発明の如き変換対象とする情報の形態を限定しないランダムアクセスメモリＲＡＭをアドレス変換用のマッピングメモリとして使用するという、単なる用途限定により派生するものに過ぎないから、前記作用効果はいずれも引用例に記載の発明および周知技術に基づいて当業者が容易に予測できるものと認められる。
５．むすび
　以上のとおり、本願発明は、引用例に記載の発明および周知技術に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、他の請求項に係る発明について検討するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。