【事件の表示】
　平成　７年特許願第１９０４６９号「半導体装置及びその製造方法」拒絶査定に対する審判事件［平成　８年　８月　９日出願公開、特開平　８−２０４０１２］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
 本願は平成7年7月26日（優先権主張、平成6年7月29日日本）の出願であって、その発明の要旨は、平成10年8月31日付の手続補正書によって補正された明細書及び図面の記載からみて、その特許請求の範囲請求項１乃至４に記載されたとおりのものであり、その内、請求項１記載の発明は次の通りである。（本願についての平成11年1月11日付手続補正は本審決と同時になされた補正却下の決定により却下された。）
  「【請求項１】重層構造のコンタクト孔を有する半導体装置であって、前記重層構造のコンタクト孔は、下層のコンタクト孔と上層のコンタクト孔との組み合わせからなり、半導体基板に形成された拡散層とその上層部に層間絶縁膜を介して形成された配線との間、或いは多層の配線間を接続するものであり、
　前記上層のコンタクト孔と前記下層のコンタクト孔との間には、パッドが設けられており、
　前記下層のコンタクト孔は、層間絶縁膜の下層に位置する拡散層或いは配線に対応して設けられ、
　前記パッドは、前記下層のコンタクト孔の上部に位置しており、且つ導電体材で構成されており、
　前記上層のコンタクト孔は、前記パッドに接続するように配置して設けられ、
　前記コンタクト孔は、それぞれ導電体材が充填され且つこれらの導電体材がパッドを介して互いに電気的に接続されて、前記拡散層と配線間或いは多層の配線間を電気的に接続するものであり、
　さらに、半導体装置のメモリセル領域に設けられた容量誘電体膜は、容量バリアで被覆され、
　前記パッドを構成する導電体材は、半導体装置のメモリ領域に設けられたセルプレート電極を構成する導電体材と同一であり、かつ、前記パッドの厚さは前記セルプレート電極の厚さと同じであることを特徴とする半導体装置。」
　これに対して、原査定で拒絶理由に引用された特開平5-275543号公報（以下「第１引用例」という）には、「厚さが例えば150オングストロームの絶縁膜を介して、全面に厚さが例えば1000オングストロームのポリSi膜を堆積し、それをパターニングして第１層目の配線層3ａ、3ｂ、3ｃを形成する。…全面に厚さが例えば500〜1000オングストロームのCVD―SiO2膜4を形成する。…第2層目の配線層5ａ、5ｂを形成する。…次いで、全面に厚さが例えば1000オングストロームのCVD―SiO2膜とCVD-SiN膜の2層絶縁膜6を形成する。…厚さが例えば500オングストロームのポリSiを堆積し、それをパターニングして蓄積電極8を形成する。…その後、蓄積電極8表面を酸化して酸化膜9を形成する。酸化膜9はキャパシタ用絶縁膜となる。　
【0023】図２(e)参照　
マスクを用いて（図示せず）第2層目の配線層5a、第1層目の配線層3a、Si基板1を露出するコンタクトホール（第1のコンタクトホール）を形成した後、全面に厚さが例えば1000〜1500オングストロームのポリSiを堆積し、それをパターニングして第3層目の配線層10a、第2層目の配線層5aに接続する接続層10b、第1層目の配線層3aに接続する接続層10c、Si基板に接続する接続層10d、及びセルプレート10eを形成する。
【0024】図２(f)参照
全面に厚さが例えば500オングストロームのCVD-SiO2膜11及び厚さが例
えば3000オングストロームのCVD-BPSG膜12を形成する。
【0025】レジストマスクをマスクにして（図示せず）CVD-SiO2膜11及びCVD-BPSG膜12をドライエッチングし、第3層目の配線層10aを露出するコンタクトホール（第2のコンタクトホール）13a及び接続層10b、10c、10dをそれぞれ露出するコンタクトホール（第2のコンタクトホール）13b、13c、13dを形成する。…
【0026】図２(g)参照
全面に厚さが例えば3000〜4000オングストロームのAl膜を堆積し、そのAl膜をパターニングして、第3層目の配線層10aに接続する最上層の配線層14a及び接続層10b、10c、10dにそれぞれ接続する最上層の配線層14b、14c、14dを形成する。…
【0028】実施例に示したようにシールデッドビット線構造をとるスタックトキャパシタDRAMの製造の際本発明を適用すると、接続層10b、10c、10dの形成はセルプレート10eの形成と同時にできるから便利である。セルプレート10eはセル上にしかなく、最上層のAl膜がコンタクトをとるSi基板や多層配線の形成される周辺回路部分にはセルプレート10eのパターンはないから、接続層10b、10c、10dの形成はセルプレート10eの形成と同時にできる。」（第3頁第3欄下から第5行〜第4頁第5欄第8行）という記載がなされており、この記載と図1〜2とを参照すると、同引用例には、Si基板上に、第１層配線と第１層間絶縁膜を形成し、次に第２層配線と第２の層間絶縁膜を形成し、ポリSiからなる容量電極を形成し、容量絶縁膜を形成し、第１配線層と第２配線層とSi基板を露出するコンタクトホールを第１及び第２の層間絶縁膜に形成し、ポリSi膜を前記コンタクトホールを埋めるようにして堆積し、そのポリSi膜をパターニングしてセルプレートと第１配線層と第２配線層とSi基板とに接続する各接続層を形成し、第３の層間絶縁膜に前記各接続層を露出するコンタクトホールを形成し、その上にコンタクトホールを埋めるようにAlを堆積しパターニングして最上層配線層を形成するようにした半導体装置の製造方法及び装置が記載されているものと認められる。
　同じく拒絶理由に引用された特開平6-61449号公報（以下「第２引用例」という）には、「本発明においては、DRAM等の超LSIに用いられる容量素子部の形成工程が、…タンタル酸化膜を形成し、さらに少なくとも底面が窒化チタンからなる上部電極を形成する工程を、少なくとも含んでいる。」（【0005】）、「【0009】次に、不純物をドーピングしたタンタル酸化膜5を化学気相成長法により堆積する。【0010】続いて、上部電極として窒化チタンを形成する」、「【0012】本実施例においては、上部電極６として窒化チタン単層を用いたが、タングステンあるいは窒化チタン／タングステン、窒化チタン／モリブデン、窒化チタン／タングステンシリサイド等複合膜を用いた場合でも効果はある。」、「【0013】図３は、本発明の第２実施例を説明する。」、「【0015】さらに、チタン不純物ドープされたタンタル酸化膜５を堆積後、…【0016】続いて、上部電極として窒化チタンを形成する〔図３(d)〕。本実施例においても、上部電極６として窒化チタン単層を用いたが、タングステンあるいは窒化チタン／タングステン、窒化チタン／モリブデン、窒化チタン／タングステンシリサイド等複合膜を用いた場合でも効果はある。」、「【0019】【発明の効果】…少なくとも底面が窒化チタンからなる上部電極を形成することにより、従来の技術と比較して容量絶縁膜を薄膜化でき、さらにリーク電流特性の少ない、良好な容量デバイスが形成できる」等という記載がなされており、これらの記載と図１及び図３からすると、同引用例には、容量素子の上部電極として、容量絶縁膜と接する側（底面）に窒化チタンを配した窒化チタン／タングステン又はタングステンシリサイド或いは窒化チタン／モリブデンの２層膜を用いた構成が示され、これにより容量絶縁膜を薄膜化でき、さらにリーク電流特性の少ない良好な容量デバイス形成すようにした半導体装置及びその製造方法が記載されているものと認められる。
　本願請求項１記載の発明と、上記第１引用例記載の発明とを対比すると、第１引用例における第１層間絶縁膜と第２の層間絶縁膜とは、本願発明の下層絶縁膜に対応し、また、第１引用例における各接続層の上部はコンタクトホールの大きさより広い範囲でパターニングされているので、各接続層の上部は本願発明における「パッド」に対応すると認められ、また、第１引用例における接続層が接続されるSi基板の領域は通常拡散層であるから、本願請求項１記載の発明と第１引用例記載の発明とは「重層構造のコンタクト孔を有する半導体装置であって、前記重層構造のコンタクト孔は、下層のコンタクト孔と上層のコンタクト孔との組み合わせからなり、半導体基板に形成された拡散層とその上層部に層間絶縁膜を介して形成された配線との間、或いは多層の配線間を接続するものであり、前記上層のコンタクト孔と前記下層のコンタクト孔との間には、パッドが設けられており、前記下層のコンタクト孔は、層間絶縁膜の下層に位置する拡散層或いは配線に対応して設けられ、前記パッドは、前記下層のコンタクト孔の上部に位置しており、且つ導電体材で構成されており、前記上層のコンタクト孔は、前記パッドに接続するように配置して設けられ、前記コンタクト孔は、それぞれ導電体材が充填され且つこれらの導電体材がパッドを介して互いに電気的に接続されて、前記拡散層と配線間或いは多層の配線間を電気的に接続するものであり、前記パッドを構成する導電体材は、半導体装置のメモリ領域に設けられたセルプレート電極を構成する導電体材と同一であり、かつ、前記パッドの厚さは前記セルプレート電極の厚さと同じであることを特徴とする半導体装置。」という点で一致する。しかしながら、本願請求項１記載の発明においては、半導体装置のメモリセル領域に設けられた容量誘電体膜は容量バリアで被覆されるものであるのに対して、第１引用例記載の発明においては、容量誘電体膜が容量バリアで被覆される旨については記載されていない、という点で両者は相違する。
　よって、上記相違点につき、以下検討する。
　上記第２引用例には、容量素子の上部電極として、容量絶縁膜と接する側（底面）に窒化チタンを配した窒化チタン／金属導電体材の２層膜を用いた構成が示され、これにより容量絶縁膜を薄膜化でき、さらにリーク電流特性の少ない良好な容量デバイスが形成できることが記載されているが、同記載のように、同引用例の容量デバイスにおいては容量絶縁膜と金属導電体材との間に窒化チタンが介在された構成となっており、この窒化チタンは容量バリアであると認められる。一般に窒化チタンが絶縁膜と金属導電体材との間の物質の移動を遮断するバリアとして、両者の間に介在して用いられることは周知である（特開平3-239365号公報を参照）。したがって、第１引用例記載の発明において、容量誘電体膜を容量バリアで被覆するようにすることは、当業者が容易に想到し得たことと認められる。
　
　　以上のとおりであるから、本願請求項１記載の発明は第１引用例〜第２引用例の技術内容及び周知技術に基づいて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。　　　　　　　　　　　　　　　　　　  
よって、結論のとおり審決する。