【事件の表示】
　平成　６年特許願第　６２４４８号「半導体装置の製造方法」拒絶査定に対する審判事件［平成　７年１０月２０日出願公開、特開平　７−２７３３２７］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
（出願の経緯・発明の要旨）
　本願は、平成６年３月３１日の出願であって、その発明の要旨は、平成１１年１月８日付及び平成１１年１２月２２日付手続補正書によって補正された明細書及び図面の記載よりみて、その特許請求の範囲請求項１〜１１に記載されたとおりの「半導体装置の製造方法」にあるものと認められるところ、請求項１記載の発明（以下、第１発明という。）は以下のとおりである。
　「半導体基板の一主面側に該半導体基板よりも低不純物濃度であって第1導電型の半導体層を形成し、この低濃度の半導体層の表面を主表面としてその所定領域に一次溝を形成する溝形成工程と、
　前記一次溝の側壁面を含んで選択酸化することにより、前記所定領域の前記半導体層内に前記主表面より所定深さを有する選択酸化膜を形成する選択酸化工程と、
　前記選択酸化膜の側面に接する前記半導体層表面にチャネルを形成すべく、第２導電型と第１導電型の不純物を前記主表面より拡散し、この拡散により前記チャネルの長さを規定すると同時に第２導電型のベース層と第１導電型のソース層を形成し、前記半導体層を第１導電型のドレイン層とする不純物導入工程と、
　前記選択酸化膜を除去して前記所定深さを有する二次溝を形成する選択酸化膜除去工程と、
　前記チャネルとなる部分を含む前記二次溝の内壁を酸化してゲート酸化膜とするゲート酸化膜形成工程と、
　前記ゲート酸化膜上にゲート電極を形成するゲート電極形成工程と、
　前記ソース層および前記ベース層にともに電気的に接触するソース電極と、前記半導体基板の他主面側に電気的に接触するドレイン電極とを形成するソース、ドレイン電極形成工程とを含む半導体装置の製造方法において、
（引用例）
  原審における拒絶の理由において引用された特開昭６２−１２１６７号公報（以下、引用例１という。）には、「（実施例）
　第１図（ａ）〜（ｆ）は本発明による溝部を有する縦型半導体装置の製造方法の一実施例の順次の製造工程を示すものであり、本例では縦型ＭＯＳ　ＦＥＴを製造するものである。高不純物濃度のｎ＋型半導体基体１１の上に、これよりも低不純物濃度のｎ型半導体層１２を形成する。・・・ｎ型半導体層１２の表面に厚さ約１０００Åの酸化膜１３を形成した後、その上に厚さ約３０００Åのチッ化膜を形成し、このチッ化膜をパターニングして耐酸化絶縁膜１４を選択的に形成した状態を第１図（ａ）に示す。
　続いて熱酸化処理を施し、前記耐酸化絶縁膜１４の開口部１４ａを介してｎ型半導体層１２を選択的に酸化し、約１．５μｍの厚さを有する酸化膜１５を選択的に形成する。その後、チッ化膜より成る耐酸化絶縁膜１４を、例えば１８０℃の熱リン酸あるいはフレオン系のドライエッチングによりエッチング除去した様子を第１図（ｂ）に示す。
　続いて前記厚い酸化膜１５をマスクとして、チャンネル領域を構成するｐ型拡散層（第１半導体層）１６を自己整合的に形成し、次にフォトエッチング技術により選択的にマスクを形成し、ｐ型拡散層１６内にソース領域を構成するｎ＋型拡散層（第２半導体層）１７を選択的に形成した様子を第１図（ｃ）に示す。
　次に、再び熱酸化処理を施し、厚さ約３０００Åの酸化膜１８を形成し、さらにその上にレジスト膜１９を選択的に形成した様子を第１図（ｄ）に示す。
　次にエッチングを施し、酸化膜１５を除去して、厚さが約０．７〜０．８μｍの溝部２０を形成する。・・・次に、この溝部に厚さ約１０００Åのゲート酸化膜２１を形成し、さらにその上にゲート電極を構成する多結晶シリコン膜２２を約６０００Åの厚さに選択的に形成した様子を第１図（ｅ）に示す。・・・
　次にＣＶＤ法にてＣＶＤ−ＳｉＯ２膜２４を約５０００Åの厚さに堆積した後、熱処理を施す。最後に酸化膜２３およびＣＶＤ−ＳｉＯ２膜２４にコンタクトホール２３ａおよび２４ａを形成した後、Ａｌを蒸着して金属電極膜２５を選択的に形成して、第１図（ｆ）に示す縦形ＭＯＳトランジスタを完成する。」（第３頁左上欄第１５行〜右下欄第３行）が第１図（ａ）〜（ｆ）と共に記載されている。第１図（ｆ）に、金属電極膜２５がチャンネル領域を構成するｐ型拡散層（第１半導体層）１６及びソース領域を構成するｎ＋型拡散層（第２半導体層）１７に電気的に接触している様子が示されており、図示はされていないが、ドレイン領域となるｎ＋型半導体基体１１表面にはドレイン電極が形成されることとなることは明かである。してみると、上記引用例１には、ｎ＋型半導体基板１１の一主面側に該ｎ＋型半導体基体１１よりも低不純物濃度のｎ型半導体層１２を形成する工程と、前記ｎ型半導体層１２の主表面の所定領域を選択酸化することにより、前記所定領域の前記ｎ型半導体層１２内に前記主表面より所定深さを有する酸化膜１５を選択的に形成する選択酸化工程と、前記酸化膜１５の側面に接する前記ｎ型半導体層１２の表面にチャンネル領域を構成するｐ型拡散層（第１半導体層）１６を自己整合的に形成し、該ｐ型拡散層１６内にソース領域を構成するｎ＋型拡散層（第２半導体層）１７を選択的に形成し、前記ｎ型半導体層１２をドレイン層とする不純物導入工程と、前記酸化膜１５を除去して前記所定深さを有する溝部２０を形成する酸化膜除去工程と、前記チャンネルとなる部分を含む前記溝部２０の内壁にゲート酸化膜２１を形成するゲート酸化膜形成工程と、前記ゲート酸化膜２１上にゲート電極２２を形成するゲート電極形成工程と、チャンネル領域を構成するｐ型拡散層（第１半導体層）１６及びソース領域を構成するｎ＋型拡散層（第２半導体層）１７に電気的に接触する金属電極膜２５と、前記ｎ＋型半導体基板１１の他主面側に電気的に接触するドレイン電極とを形成するソース、ドレイン電極形成工程とを含む半導体装置の製造方法が記載されているものと認められる。
　また、同引用例には、その第２図（ｂ）、（ｃ）に半導体基板の主表面の所定領域に溝を形成し、その後、該所定領域に厚い酸化膜を選択的に形成する工程が記載されている。
　同様に引用された特開昭５９−８３７５号公報（以下、引用例２という。）には、側面の面方位を（０１０）と（００１）とした溝を形成し、該溝の側面をチャネルとし、チャネルの電子移動度を大きくした縦形ＭＯＳトランジスタが記載されているものと認められる。
　そして、「ＶＬＳＩデバイスの物理」（電子材料シリーズ　昭和６１年７月２５日丸善株式会社発行、以下引用例３という。）の図３・３９に示すように、半導体基板の面方位によって電子または正孔の移動度が著しく変動することは周知である。
（対比）
  次に、本願第１発明と上記引用例１記載の発明とを対比すると、上記引用例記載の発明の「ｎ＋型半導体基体１１」、「ｎ型半導体層１２」、「酸化膜１５」、「ソース領域を構成するｎ＋型拡散層（第２半導体層）１７」、「チャンネル領域を構成するｐ型拡散層（第１半導体層）１６」、「ドレイン層を構成するｎ型半導体層１２」、「溝部２０」及び「金属電極膜２５」は本願第１発明の「半導体基板」、「第１導電型の半導体層」、「選択酸化膜」、「第１導電型のソース層」、「第２導電型のベース層」、「第１導電型のドレイン層」、「二次溝」及び「ソース電極」に相当するから、本願第１発明と上記引用例１記載の発明とは「半導体基板の一主面側に該半導体基板よりも低不純物濃度であって第1導電型の半導体層を形成する工程と、選択酸化することにより、所定領域の前記半導体層内に前記主表面より所定深さを有する選択酸化膜を形成する選択酸化工程と、前記選択酸化膜の側面に接する前記半導体層表面にチャネルを形成すべく、第２導電型のベース層と第１導電型のソース層を形成し、前記半導体層を第１導電型のドレイン層とする不純物導入工程と、前記選択酸化膜を除去して前記所定深さを有する二次溝を形成する選択酸化膜除去工程と、前記チャネルとなる部分を含む前記二次溝の内壁を酸化してゲート酸化膜とするゲート酸化膜形成工程と、前記ゲート酸化膜上にゲート電極を形成するゲート電極形成工程と、前記ソース層および前記ベース層にともに電気的に接触するソース電極と、前記半導体基板の他主面側に電気的に接触するドレイン電極とを形成するソース、ドレイン電極形成工程とを含む半導体装置の製造方法」の点で一致するが、以下の点で相違するものと認められる。
（１）本願第１発明が選択酸化工程の前に半導体層の主表面の所定の領域に一次溝を形成する溝形成工程を有するのに対して、上記引用例１記載の発明が選択酸化工程の前に半導体層の主表面の所定の領域に一次溝を形成する溝形成工程を有していない点。
（２）本願第１発明が第２導電型と第１導電型の不純物を半導体層の主表面より拡散してこの拡散によりチャネルの長さを規定すると同時に第２導電型のベース層と第１導電型のソース層を形成するのに対して、上記引用例１記載の発明が第２導電型のベース層と第１導電型のソース層を形成するとしているにすぎない点。
（検討）
  そこで、上記相違点につき以下検討する。
  相違点（１）について、上記引用例１には選択酸化工程の前に半導体層の主表面の所定の領域に溝（本願第１発明の一次溝に相当）を形成する溝形成工程を行うことが記載されている。この工程を引用例１記載の発明において採用することに格別の創意工夫を必要としない。よって、上記相違点は当業者が容易に想到し得たことと認められる。
　相違点（２）について、半導体層の主表面よりの不純物の拡散によって不純物層を形成することは周知である。この周知技術を引用例１記載の発明のソース層及びベース層形成に採用することは単なる設計的事項にすぎない。また、拡散をコントロールすることによりチャネルの長さを規定することも単なる設計的事項にすぎない。よって、上記相違点は当業者が必要に応じて任意になし得たことと認められる。
　なお、本願発明の効果とするところは、当業者の予測の範囲を出るものではない。
（むすび）
  本願第１発明は、上記引用例１及び２記載の発明並びに周知技術に基づいて当業者が容易に発明できたものであるから、特許法第２９条第２項の規定により特許を受けることができない。そうである以上、他の発明について検討するまでもなく、本願は拒絶されるべきである。
　よって、結論のとおり審決する。