【事件の表示】
　平成　６年特許願第１０１４６９号「電界効果トランジスタ及びその製造方法」拒絶査定に対する審判事件［平成　７年１１月２８日出願公開、特開平　７−３１２４２１］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．本願発明
　本願は、平成６年５月１７日の特許出願であって、その請求項１〜９に係る発明は、平成８年８月３０日付け手続補正書及び平成８年１２月５日付け手続補正書で補正された明細書並びに図面の記載からみて、その特許請求の範囲請求項１〜９に記載されたとおりのものであるところ、その請求項１に係る発明（以下「本願発明」という）は、次のとおりのものである。
「【請求項１】半絶縁性InP基板上に、InＸGa１−ＸAs（０＜ｘ＜１．０）層と、該InＸGa１−ＸAs層中に電子蓄積層を形成するための該InＸGa１−ＸAsに対し所定の伝導帯の不連続をもってヘテロ接合を形成するInｙAl１−ｙAs（０＜ｙ＜１．０）層と、該InｙAl１−ｙAs層に接触し、格子不整合による転位の発生する臨界膜厚以下の厚さで設けられたGaAs層と、該GaAs層と接する部分に１６００℃以上の融点をもつ金属を配したゲート電極と、該GaAs層上に形成されたGaAsよりも電子親和力の大きい半導体からなるキャップ層と、該キャップ層上に形成されたソース電極とドレイン電極を有することを特徴とする電界効果トランジスタ。」
　
２．各引用文献に記載された発明
　原査定の拒絶の理由に引用された特開平６−８４９５８号公報（以下「引用文献１」という）は、InＰ系電界効果型半導体装置に関するものであり、図１と共に以下の点が記載されている。
「【請求項１】InP基板上に、InAlAs層、InGaAs層等のInを含む化合物半導体層を有し、最上層、あるいはゲート電極が形成されゲート電極の周囲に露出する該Inを含む半導体層の上にGaAs保護層を形成して、該Inを含む半導体層に表面変成層が形成されるのを防ぐことを特徴とするInP系電界効果型半導体装置。
【請求項２】GaAs保護層の膜厚が、隣接する半導体結晶内に転位を導入しない程度に薄いことを特徴とする請求項１に記載されたInP系電界効果型半導体装置。
【０００３】しかしながら、それらの半導体装置の表面にInAlAs等の半導体材料が露出する場合には、その製造中あるいは使用中に曝される雰囲気によって、InAlAs等の半導体材料層の表面にIn2O3やAl2O3等の酸化膜あるいは他の変成層が形成されて、ゲートリーク電流の増大やゲート耐圧の低下等の経時劣化あるいは経年劣化が生じる現象が見られる。
【００１１】【実施例】以下、本発明の実施例を説明する。（第１実施例）図１は、第１実施例のInP系HEMTの構成説明図である。この図において、１はInP基板、２はi−InAlAsバッファ層、３はi−InGaAsチャネル層、４は２次元電子ガス、５はn−InAlAs電子供給層、６はn（又はi）−GaAs保護層、７はn−InGaAsオーミック層、８はn（またはi）−GaAs保護層、９はゲート電極、１０はソース電極、１１はドレイン電極、１２はHEMT領域、１３はオーミック領域である。【００１２】この実施例のInP系HEMTにおいては、InP基板１の上に、厚さ３０００Åのi−InAlAsバッファ層２、厚さ５００Åのi−InGaAsチャネル層３、厚さ５００Åのn−InAlAs電子供給層５を成長してHEMT領域１２を形成し、その上に、厚さ１５Åのn（又はi）−GaAs保護層６、厚さが５００Å、不純物濃度が２×１０１８cm−３でInP基板と格子整合したn−InGaAsオーミック層７、厚さ２０Åのn（またはi）−GaAs保護層８を成長してオーミック領域１３を形成し、このオーミック領域１３の中央部の、n（またはi）−GaAs保護層８、n−InGaAsオーミック層７を帯状にエッチングして除去し、露出した、n（又はi）−GaAs保護層６の上にゲート電極９を形成し、２分されたn（またはi）−GaAs保護層８の上に、ソース電極１０とドレイン電極１１が形成されている。
【００３６】【発明の効果】以上説明したように、本発明によると、装置の最上層あるいはゲート電極の下に露出するInAlAs等のInあるいはAlを含む半導体層の上にGaAs層を形成して外部雰囲気から遮断することによって、これらの半導体装置の製造中あるいは使用中に曝される雰囲気によって、InあるいはAlを含む半導体層の表面に変成層が形成されるのを防ぎ、ゲート耐圧の低下等の特性の経時劣化を防ぐことができ、高速性が優れたInP基板の上にInAlAs／InGaAs構造を形成したHEMT等の電界効果型半導体装置を提供することができる。」
　これらの記載から、引用文献１には、「InP基板上に、InGaAs層と、InAlAs層と、該InAlAs層に接触して設けられたGaAs保護層と、該GaAs保護層と接する部分に配したゲート電極と、該GaAs保護層上に形成されたInGaAsオーミック層と、該InGaAsオーミック層上にGaAs保護層を形成し、さらにその上に形成されたソース電極とドレイン電極を有することを特徴とする電界効果型半導体装置。」が示されている。
　さらに、原審の拒絶理由通知書で引用された特開平５−３１５３６５号公報（以下「引用文献２」という）は、電界効果トランジスタに関するものであり、図１と共に以下の点が記載されている。
「【００１２】実施例１　図１に本発明（請求項１）の半導体装置の構造の１例を表わす断面図を示す。
【００１３】半絶縁性InP基板１１上にノンドープIn０．５２Al０．４８As層（Al０．４２は、Al０．４８の誤り）１２が８００nmの厚さで、第１のノンドープIn０．６Ga０．４As層１３aが５nmの厚さで、第２のノンドープIn０．８Ga０．２As層１３bが５nmの厚さで、第３のノンドープIn０．６Ga０．４As層１３cが５nmの厚さで、ノンドープIn０．５２Al０．４８As層１４が３nmの厚さで、２×１０１８cm−３の濃度にn型SiドープされたIn０．５２Al０．４８As電子供給層１５が３０nmの厚さで、ノンドープIn０．５２Al０．４８Asショットキー層１６が２０nmの厚さで、５×１０１８cm−３の濃度にn型にSiドープされたIn０．５３Ga０．４７Asキャップ層１７が３０nmの厚さで、それぞれ順次結晶成長される。
【００１４】n型InGaAsキャップ層１７上にオーミック電極であるソース電極１８及ドレイン電極１９がAuGeとNiの蒸着及びそれに続く熱処理アロイによって形成されており、該オーミック電極間にノンドープInAlAsショットキー層１６の途中までエッチング除去されたリセス領域内部にTiとPtとAuにより構成されるショットキーゲート電極２０が形成されている。」
　これらの記載から、引用文献２には、「半絶縁性InP基板上に、InGaAs層と、InAlAs層と、該InAlAs層と接する部分にTiとPtとAuにより構成されるショットキーゲート電極と、該InAlAs層上に形成されたInGaAsキャップ層と、該キャップ層上に形成されたソース電極とドレイン電極を有することを特徴とする電界効果トランジスタ。」が示されている。
　
３．本願発明と各引用文献に記載された発明との対比・判断
　引用文献１の「オーミック層」は、本願発明の「キャップ層」に相当し、引用文献１のInP基板も半絶縁であることは明らかである。また、引用文献１の請求項１，２には、Inを含む半導体層に表面変成層が形成されるのを防ぐために、その半導体層に接触し、隣接する半導体結晶内に転移を導入しない程度に薄い膜厚のGaAs保護層を形成することが示されており、これは、本願発明の「格子不整合による転位の発生する臨界膜厚以下の厚さで設けられたGaAs層」を形成することに相当する。また、引用文献１のGaAs保護層上に形成されたオーミック層は、本願発明の実施例と同じInGaAsであり、GaAsよりも電子親和力の大きい半導体からなるものである。さらに、引用文献１のInAlAs層は、InGaAs層中に電子蓄積層を形成するための該InGaAsに対し所定の伝導帯の不連続をもってヘテロ接合を形成していることは明らかである。
　したがって、本願発明と引用文献１に記載された発明とを対比すると、両者は、
「半絶縁性InP基板上に、InXGa１−XAs（０＜x＜１．０）層と、該InXGa１−XAs層中に電子蓄積層を形成するための該InXGa１−XAsに対し所定の伝導帯の不連続をもってヘテロ接合を形成するInyAl１−yAs（０＜y＜１．０）層と、該InyAl１−yAs層に接触し、格子不整合による転位の発生する臨界膜厚以下の厚さで設けられたGaAs層と、該GaAs層と接する部分に配したゲート電極と、該GaAs層上に形成されたGaAsよりも電子親和力の大きい半導体からなるキャップ層と、ソース電極とドレイン電極を有することを特徴とする電界効果トランジスタ。」である点で一致し、
　相違点１：本願発明では、ゲート電極が１６００℃以上の融点をもつ金属であるのに対して、引用文献１では、ゲート電極材料について記載がない点、
　相違点２：本願発明では、キャップ層上にソース電極とドレイン電極を形成しているのに対して、引用文献１では、キャップ層上にGaAs層を介してソース電極とドレイン電極を形成している点、
において、両者は相違する。
　そこで、上記相違点について検討する。
　相違点１：本願発明では、１６００℃以上の融点をもつ金属の具体例の一つとしてTi/Pt/Auが記載されている。そして、本願発明と同様の動作原理及び同様の化合物半導体材料を用いた電界効果トランジスタのショットキーゲート電極として、１６００℃以上の融点をもつ金属であるTi/Pt/Auを用いることは、引用文献２にも示されるように周知であり、当業者が適宜採用し得るものである。
　相違点２：引用文献１の従来技術の問題点【０００３】及び発明の効果【００３６】の記載から、引用文献１に記載された発明の目的は、ゲートリーク電流の増大やゲート耐圧の低下等の経時劣化あるいは経年劣化が生じる現象を防止することである。したがって、その目的のためには、ゲート電極と接するInAlAs層上にGaAs保護層を設けることは必須であるが、ゲート電極と接していないInGaAsオーミック層（本願発明のキャップ層に相当）上にGaAs保護層を必ずしも設ける必要の無いことは、当業者であれば容易に分かることであり、本願発明の如く、キャップ層上にソース電極とドレイン電極を設けた点に格別の困難性はない。
　また、本願発明の効果である半導体層の表面に変成層が形成されるのを防ぐ点は、引用文献１に記載されたものも同じである。
　
４．結び
　ゆえに、本願発明は、本願出願前に国内で頒布された刊行物である前記引用文献１，２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。そうである以上、他の発明について検討するまでもなく、本願は拒絶されるべきである。
　よって、結論のとおり審決する。