【事件の表示】
　平成　１年特許願第２８４６９１号「シフトレジスタ」拒絶査定に対する審判事件［平成　３年　６月２４日出願公開、特開平　３−１４７５９８］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成１年１１月２日の出願であって、その請求項１に係る発明は、特許請求の範囲の請求項（１）に記載された次のとおりのものと認める。（以下、「本願発明」という）
「クロック信号によって駆動されるユニットレジスタ回路を複数段従属接続したレジスタを用いたシフトレジスタであって、
　クロックラインからのクロック信号を前記各ユニットレジスタ回路に供給するアナログスイッチング手段を設け、伝送されるデータが有意のレベルになっているか否かを自己のユニットレジスタ回路で判定して、前記各シフトレジスタで伝送されるデータが有意のレベルと判断された当該ユニットレジスタ回路のみに、前記アナログスイッチング手段を介して、前記クロック信号が供給されるようにし、クロックラインの容量性負荷を減少するようにしたことを特徴とするシフトレジスタ。」
　
２．当審の引用刊行物
　一方、当審において平成１２年５月１日付けで通知した拒絶の理由に引用した本願出願前の昭和６３年１１月９日に頒布された特開昭６３−２７１２９８号公報（以下、「引用刊行物１」という）の特許請求の範囲には、シフトレジスタを有する表示駆動回路において、「前記シフトレジスタは表示体の一の方向の駆動に必要とされるビット数よりも小さいビット数に分割されたものを縦続接続して構成するとともに、該分割されたシフトレジスタの少なくとも一つに該シフトレジスタのシフト動作が終了したことを検出する終了信号発生器と、該終了信号発生器からの終了信号により該シフトレジスタへのクロックパルスの供給を停止させるクロック制御回路とを有する」（以下、「引用シフトレジスタ１」という）表示駆動回路が記載されている。
　
　また、第３頁左上欄第８行から第４頁右下欄第１４行「（実施例）第１図はこの発明の概念図である。・・・・・そのため、ｌブロックに分割されたシフトレジスタは、そのブロックでシリアルデータのシフトをする必要がある時のみ動作し、他は動作を停止することができ、シフトレジスタで消費する電力を１／ｌに減少させることができるのである。・・・・第４図はこの発明の第１の実施例の回路図であって、・・・次に第４図の動作を第５図のタイミング図に基づき説明する。・・・・かくして、合計ｎビットのダイナミックシフトレジスタのうち、クロックパルスが供給され、シフト動作を行っているのは常にｍビット分に過ぎず、シフト動作に要する消費電流は１／ｌになる。」
　
　また、第７頁左上欄第５行から同欄第１３行の（発明の効果）には「以上、説明したようにこの発明では、シフトレジスタを分割し、そのレジスタのうちシリアルデータをシフトさせているレジスタのみがクロックパルスの供給を受け、他はクロックパルスの供給を受けないので、シフト動作を行っているのは常に１ブロックのみとすることができるので、シフト動作に要する消費電流を１／ｌにすることができるのである。」と記載されている。（以下、「引用シフトレジスタ１の動作」という）
　
　また、上記拒絶の理由に引用した特開昭６３−６５７１１号公報（以下、「引用刊行物２」という）には、「フリップフロップ回路の出力に対する入力データの変化を検出する検出回路と、該フリップフロップ回路に供給されるクロックを前記検出回路が前記変化を検出したときのみ有効化するコントロール回路を設けたことを特徴とする半導体集積回路」（特許請求の範囲の記載）が記載されている。（以下、「引用同期式フリップフロップ回路」という）
　
　また、上記拒絶の理由に引用した特開昭６０−３８９２２号公報（以下、「引用刊行物３」という）には、第１頁右欄第１８行から第２頁第３行に「ところで、唯一の信号をシフトさせる場合には、現在、該信号を記憶しているフリップフロップと、次にこれを受け取るフリップフロップが動作すればよく、他のフリップフロップはシフトしてもデータの変化がないので動作する必要がない。」（以下、「必要動作部」という）と記載されている。
　そして、その後から第１４行にかけて、従来技術の問題点として「しかし、通常のシフトレジスタでは・・・全フリップフロップを動作させる必要があり、無駄に電力を消費しなければならなかった。更に・・・クロック供給回路は、全フリップフロップを同時に駆動する能力を持たねばならず、従って、・・・ここでも消費電力が増大するという欠点があった。」（以下、「全フリップフロップを駆動する欠点」という）と記載されている。
　
３．対比
　本願発明の「ユニットレジスタ」の定義は本願明細書第８頁第１行から第４行に「ＳＲ1、ＳＲ2、ＳＲ3・・・はシフトレジスタを形成するために継続接続されている単位回路（以下、ユニットレジスタＳＲ1、ＳＲ2・・・・という）を示し」との記載から単位となる回路のことである。
　
　そして、シフトレジスタはフリップフロップ回路やラッチ回路を単位回路として、それを複数段直列に接続するものである。（例えば、特開昭６２−２３４２９８号公報には［従来技術］の記載の中で「フリップフロップ回路やラッチ回路を単位回路として、それを複数段直列に接続したシフトレジスタには・・・」と記載されている。また、特開平１−３０７９９９号公報に記載のシフトレジスタは単位回路のシフトレジスタの構成としてマスタラッチとスレーブラッチからなるフリップフロップを採用している。）
　
　一方、「引用シフトレジスタ１」における「必要とされるビット数よりも小さいビット数に分割されたもの」（以下、「分割されたレジスタ」という）はクロック１周期分シフトする回路を単位としてこれをｍ個継続接続したものであり、そして「引用シフトレジスタ１」はこの「分割されたレジスタ」をｌ個継続接続したものである。
　この「クロック１周期分シフトする回路」は１ビットのシフトレジスタであるので、単位回路であり、本願発明のいう「ユニットレジスタ回路」に相当する。
　したがって、「引用シフトレジスタ１」はクロック信号によって駆動されるユニットレジスタ回路を複数（ｌ＊ｍ）段従属接続したレジスタを用いているものと認められる。
　
　上記「引用シフトレジスタ１」の「クロック制御回路」は前記「引用シフトレジスタ１の動作」に記載されているように、「分割されたレジスタ」のうちシリアルデータをシフトさせる必要のあるレジスタのみクロックを供給するものである。それはＡＮＤゲート回路９で行われている。
　そして、当該ブロックでシリアルデータのシフトをする必要があることの判断は、「クロック制御回路」の終了信号発生回路２と「クロック制御回路」のＲＳフリップフロップ７で行っており、これらは「分割されたレジスタ」毎に設けられた周辺回路である。
　
　したがって、上記「引用シフトレジスタ１」は
　
　「クロック信号によって駆動されるユニットレジスタ回路を複数（ｌ＊ｍ）段従属接続したレジスタを用いたシフトレジスタであって、
　該シフトレジスタは複数（ｌ個）の、ｍ段のユニットレジスタ回路からなる、「分割されたレジスタ」に分割され、
　クロックラインからのクロック信号を前記各「分割されたレジスタ」に供給するＡＮＤゲート回路を設け、当該「分割されたレジスタ」がシリアルデータをシフトさせる必要があるか否かを自己の「分割されたレジスタ」の周辺回路で判定して、前記各「分割されたレジスタ」がシリアルデータをシフトさせる必要があると判断された当該「分割されたレジスタ」のみに、前記ＡＮＤゲート回路を介して、前記クロック信号が供給されるようにしたシフトレジスタ」
　
である。（以下、「引用発明」という）
　
　また、本願発明の「前記各シフトレジスタで伝送されるデータが有意になっているか否かを自己のユニットレジスタ回路で判定して」の記載における「前記各シフトレジスタ」は、全体でシフトレジスタは一つしかなく、そして複数あるのは「ユニットレジスタ回路」であること、シフトレジスタを構成する単位回路自体もシフトレジスタと呼ぶこと、自己のユニットレジスタ回路で判定することから、「前記各ユニットレジスタ回路」のことを言っているものと認定する。
　
　したがって、次の点で両者相違する。
　
相違点１、
　本願発明では、判定及びクロック供給単位を「ユニットレジスタ回路」とし、判定内容を「伝送されるデータが有意のレベルになっているか否かを自己のユニットシフトレジスタ回路で判定して」としているのに対し、「引用発明」では、判定及びクロック供給単位を「分割されたレジスタ」とし、判定内容を「シリアルデータをシフトさせる必要があるか否かを「分割されたレジスタ」毎に設けられた周辺回路で判定して」としている点。
　
相違点２、本願発明は判定された単位のみに「アナログスイッチング手段を介して、クロック信号が供給されるようにし、クロックラインの容量性負荷を減少する」ものであるに対し、「引用発明」は判定された単位のみに「ＡＮＤゲート回路を介して、クロック信号が供給されるようにし、シフト動作に要する消費電流を１／ｌにする」ものである点
　
４．当審の判断
相違点１について
　本願発明においてアナログスイッチング手段とユニットレジスタ回路とは別の構成であること、本願発明の請求項１を引用する請求項６では、判定機能を実現している「論理和をとる回路」は「アナログスイッチング手段」および「ユニットレジスタ回路」とは別の回路であること、請求項７では判定機能を実現しているのは「アナログスイッチング手段」であること、この補正が行われた時に同時に提出された意見書の「そのレベルが自己の回路において有意であるか否かの判定を行っている」の記載から「伝送されるデータが有意のレベルになっているか否かを自己のユニットレジスタ回路で判定して」の「自己のユニットレジスタ回路で」とは判定機能を実現する構成が存在する場所を特定したものではなく、「伝送されるデータが、自己の回路で（において）有意のレベルになっているか否かを判定して」の意味であると認められる。
　
　そして、本願発明の「伝送されるデータが有意のレベルである」とは、上述の本願明細書の［発明の効果］の記載等から、「各ユニットレジスタの状態を遷移（反転）するようなレベルである」と認められる。
　
　一方、引用発明のものはその動作から、用途が水平表示の駆動をする走査信号発生用であり、そして入力データ幅が１クロック周期である前提において、入力がＨレベルになるとＲＳフリップフロップがセットされ、その出力信号でＡＮＤゲート回路が開かれクロックを供給し、「分割されたレジスタ」に遷移を起こし、「分割されたレジスタ」内をデータが伝送され（即ち、そのデータは「分割されたレジスタ」の内部状態を遷移している）、「分割されたレジスタ」の出力がＨからＬレベルになった時点（即ち「分割されたレジスタ」内部に遷移を起こすデータがなくなった時点）で、ＲＳフリップフロップがリセットされ、その出力信号でＡＮＤゲート回路が閉じクロックの供給が停止されるものである。
　「分割されたレジスタ」が１ビットシフトであっても、同様に動作し、その結果は本願発明と同様である。
　したがって、引用発明の判定は、「分割されたレジスタ」は１ビットのみならず複数のシフトにおいても判定可能な構成であり、そして本願発明と同様に「伝送されるデータが、自己の回路で（において）状態を遷移（反転）させる有意のレベルであるか否か」を判定しているものと認められる。
　
　そして、上記「引用刊行物３」の「必要動作部」に記載されているように「唯一の信号をシフトさせるには、現在該信号を記憶しているフリップフロップと、次にこれを受けるフリップフロップが動作すればよい」ものであることが知られており、そして、１ビットのフリップフロップでクロック供給の制御を行う回路も上記「引用同期フリップフロップ」（他にも、例えば、特開平１−２８６６０９号公報や特開平１−１１４１１２号公報などがあげられる。）に示されるように知られているので、「引用発明」の「分割されたレジスタ」として単位回路である「１ビットシフトレジスタ」とすることは当業者が容易になし得たものと認められる。
　
相違点２について
　上記「引用発明」はクロック信号の消費電力について明記されていないが、上記「引用刊行物３」の「全フリップフロップを駆動する欠点」に記載されているように、シフト動作に要する消費電力については、シフトレジスタ回路自体の電力消費の他、クロック供給回路の消費電力即ちクロック供給回路の負荷をも考慮しなければならないことは知られている。
　また、「引用発明」では、クロック供給の負荷が容量性であることについて言及していないが、負荷が容量性負荷であるか否かは負荷となる回路の内部構成に依存するものであり、本願発明はクロック供給ラインの負荷となるアナログスイッチング手段やシフトレジスタの具体的構成が特定されているものではなく、上記負荷が容量性である構成とは特定できないが、例えばよく用いられるＦＥＴ素子は容量性負荷であることは知られているので、ＦＥＴ素子を用いた回路ではクロック信号の負荷は容量性負荷である。
　そして、クロックラインに接続されているＡＮＤゲート回路として、駆動電流が少ない、低容量の回路を採用する方がよいことは当然のことであり、上記課題が周知であるので当業者が適宜なし得るものと認められる。
　　アナログスイッチで論理ゲート回路を構成することは例示するまでもなく周知であり、また、引用発明のＡＮＤゲート回路として、アナログスイッチング手段を用いたＡＮＤゲート回路とすることに格別の妨げが認められない。
　
　請求人は「すなわち、・・・・クロックラインから見るとこのＮＡＮＤ回路を構成するトランジスタが浮遊容量として寄生していることになります。これに対して本願発明の場合は・・・信号そのものを断続するスイッチ（アナログスイッチ）によって接続されており、このスイッチがオープンの状態に制御されると、・・・クロックラインから完全に各ユニットが分離されることになります。」と主張している。
　しかしながら、「アナログスイッチング手段」なる語は、信号の有無だけを区別できればよいデジタルスイッチングに対抗する意味で用いられているものであって、アナログ信号をオンオフできるような機能（信号波形の類似性、相似性（アナログ）を保って（忠実性）オンオフできる機能）を特定するものであり、その機能を実現するための具体的構成（例えば、信号そのものを断続するという構成）を特定するものではない。
　事実、アナログ・スイッチング手段を構成する実体レベルの素子、回路構成も本願実施例のようなトランスファＦＥＴゲート以外にもいろいろ存在する。例えば、特開昭５５−１５９６３０号公報、特開昭６０−１４５２０号公報には増幅器によるものが、、特開昭６０−１９２１号公報には差動増幅器のトランジタのベースに信号が入力されるものがアナログ・スイッチとして記載されている。
　したがって、「アナログスイッチング手段」の構成が「信号そのものを断続し、クロックラインから完全に各ユニットが分離される」旨の上記主張は採用することができない。
　しかしながら、出願当初の発明の詳細な説明および図面を見ると「アナログスイッチング手段」なる記載はなく、対応する記載は「トランスファーゲート」であり、そして、「トランスファーゲート」は「アナログスイッチング」を実現する素子としてよく用いられている代表的なものであり、請求人の意見書の「信号そのものを断続し、クロックラインから完全に各ユニットが分離される」旨の主張および発明の詳細な説明の記載から「アナログスイッチング手段」とは、「アナログスイッチング手段」のうちの「トランスファーゲート」のことを示すものと認められるので、この点を考慮して検討する。
　
　信号ラインの負荷容量が問題となるときは、駆動する必要のあるトランジスタ以外のトランジスタを信号ラインから切り離し、信号ラインの容量性負荷を減少すること、およびそのためにトランスファゲートを信号ラインに挿入し、駆動する必要のあるトランジスタのみに信号を供給することは、例えば、特開昭５０−１４１２２８号公報（チップ選択端子と容量が大きい駆動ＦＥＴのゲートの間に、論理としてＡＮＤ論理をとるトランスファゲートを挿入し、駆動される必要がないＦＥＴを切り離し、チップ選択端子の容量性負荷を小さくすることが記載されている）などに見られるように一般的に行われていることにすぎない。また、上記公報において、トランスファゲートの入力容量は無視されている。
　
　以上の通りであるから、上記「引用発明」において、上記「分割されたレジスタ」を「ユニットレジスタ回路」にし、そして、「ＡＮＤゲート回路」を「アナログスイッチング」で構成し、「クロックラインの容量性負荷を減少するよう」することは当業者が容易になし得たものと認められる。
　
５．むすび
　したがって、本願請求項１に係る発明は、引用刊行物１、２、３に記載された発明および周知慣用手段に基いて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。