【事件の表示】
　特許第３２５６８０５号「電力系統の信号処理装置」の請求項１に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３２５６８０５号の請求項１に係る特許を維持する。
【理　由】
第１．手続の経緯
  特許第３２５６８０５号の請求項１乃至５に係る発明についての出願は、平成　２年　２月１６日に特許出願され、平成１３年１２月　７日にその発明について特許権の設定登録がなされ、その後、その請求項１に係る発明の特許について、異議申立人志摩素子より特許異議の申立てがなされ、取消しの理由が通知され、その指定期間内である平成１５年　１月２１日に訂正請求がなされたものである。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
第２．訂正の適否についての判断
１．訂正の内容
(１)訂正事項ａ
　【請求項１】について、「・・・ゲイン補正手段とを有してなる・・・」とある記載を、「・・・ゲイン補正手段とを有し、前記アナログ・デジタル変換手段のサンプリング周期を前記交流信号の基本波の周期の１／２４以下に設定してなる・・・」と訂正する。
(２)訂正事項ｂ
　【請求項５】について、「・・・設定してなる請求項１、２、３または４記載の・・・」とある記載を、「・・・設定してなる請求項２、３または４記載の・・・」と訂正する。
(３)訂正事項ｃ
　本件特許公報第２頁右欄第４６行の「・・・ゲイン補正手段とを有してなる・・・」とある記載を、「・・・ゲイン補正手段とを有し、前記アナログ・デジタル変換手段のサンプリング周期を前記交流信号の基本波の周期の１／２４以下に設定してなる・・・」と訂正する。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
２．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
(１)訂正事項ａ
　訂正事項ａは、発明を特定する事項である「アナログ・デジタル変換手段」という構成を、これに含まれる事項である「アナログ・デジタル変換手段のサンプリング周期を前記交流信号の基本波の周期の１／２４以下に設定し」という構成に変更し、しかも、上記訂正事項ａについては、願書に添付された明細書(平成１１年４月１９日付手続補正書第４頁第６〜７行参照)に記載されているから、特許請求の範囲の減縮を目的とする明細書の訂正に該当し、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。
(２)訂正事項ｂ
　訂正事項ｂは、上記訂正事項ａと整合を図るものであるから、明りょうでない記載の釈明を目的とする明細書の訂正に該当し、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。
(３)訂正事項ｃ
　訂正事項ｃは、上記訂正事項ａと整合を図るものであるから、明りょうでない記載の釈明を目的とした明細書の訂正に該当し、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
３．むすび
　したがって、上記訂正は、特許法等の一部を改正する法律(平成６年法律第１１６号)附則第６条第１項の規定によりなお従前の例によるとされる特許法第１２０条の４第３項で準用する平成６年法律第１１６号による改正前の第１２６条第１項ただし書、第２項及び第３項の規定に適合するので、当該訂正を認める。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
第３．特許異議の申立てについての判断
１．申立ての理由の概要
　異議申立人志摩素子は、甲第１号証として特願平１−８９４６号(特開平２−１８９４６６号公報)を提出し、請求項１に係る発明は、当該特許出願の日前の他の特許出願であって、当該特許出願後に出願公開された前記特願平１−８９４６号の願書に最初に添付した明細書又は図面(以下、「先願明細書」という。)に記載された発明と同一であり、しかも、その発明をした者が当該特許出願に係る発明の発明者と同一であるとも、また当該特許出願の時にその出願人と当該他の特許出願の出願人とが同一の者とも認められないので、特許法第２９条の２の規定に違反してなされたものであるから、特許を取り消すべき旨主張している。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
２．本件発明
　上記第２．訂正の適否についての判断で示したように上記訂正が認められるから、本件の請求項１に係る発明(以下、「本件発明１」という。)は、上記訂正請求に係る訂正明細書の特許請求の範囲の請求項１に記載された次のとおりのものである。
「【請求項１】　交流系統から交流信号を入力してサンプリングしサンプリン　グして得られた信号をデジタル信号に変換するアナログ・デジタル変換手段と、該アナログ・デジタル変換手段の出力信号にフィルタ処理を施して前記交流信号の高調波を除去するデジタル入力フィルタと、該デジタル入力フィルタにより処理された信号に従って前記交流信号の実効値を検出する実効値検出手段と、前記デジタル入力フィルタにより処理された信号を基に前記交流信号の周波数を検出する周波数検出手段と、前記デジタル入力フィルタの周波数ゲイン特性を補正するためのゲイン補正値を前記周波数検出手段の検出周波数に対応づけて演算し前記デジタル入力フィルタにより処理された信号と前記実効値検出手段の検出値のうちいずれか一方を前記ゲイン補正値で補正するゲイン補正手段とを有し、前記アナログ・デジタル変換手段のサンプリング周期を前記交流信号の基本波の周期の１／２４以下に設定してなる電力系統の信号処理装置。」
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
３．先願明細書
  特許異議申立人が証拠として提出した先願明細書には、以下のような発明が記載されている。
(ａ)「電気量のサンプル値をディジタルフィルタリングしたディジタルデータと．このディジタルデータまたは上記サンプル値あるいは上記電気量と同一の基本波の周波数を有する第２の電気量のサンプル値または上記第２の電気量のサンプル値をディジタルフィル夕リングした第２のディジタルデータから求めた上記電気量の基本波の周波数に対応する周波数対応量の多項式とから、上記電気量の大きさを検出することを特徴とする電気量検出方式。」(特許請求の範囲)
(ｂ)「ＡＤ変換部１」，「ディジタルフィルタ２」，「振幅計算手段３」，「周波数対応量計算手段４」，「補正計算手段５」とからなる先願発明の構成を表すブロック図(第１図)。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
４．対比・判断
(１)本件発明１と先願明細書に記載された発明とを対比すると、先願明細書に記載された発明は、本件発明１を特定する事項である、「アナログ・デジタル変換手段のサンプリング周期を交流信号の基本波の周期の１／２４以下に設定してなる」点を備えておらず、しかも、当該構成は課題解決のための具体化手段における微差であるとも認められない。したがって、本件発明１が先願明細書に記載された発明と同一であると認めることはできない。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　
５．むすび
  以上のとおりであるから、特許異議申立の理由及び証拠によっては、本件請求項１に係る特許を取り消すことはできない。
　また、他に本件請求項１に係る特許を取り消すべき理由を発見しない。
　したがって、本件発明についての特許は拒絶の査定をしなければならない特許出願に対してされたものと認めない。
　よって、結論のとおり決定する。
【異議決定日】
平成１５年２月７日（２００３．２．７）
【訂正の要旨】
訂正事項
　ａ．特許請求の範囲の請求項１中の「ゲイン補正手段とを有してなる」を、特許請求の範囲の減縮を目的として、「ゲイン補正手段とを有し、前記アナログ・デジタル変換手段のサンプリング周期を前記交流信号の基本波の周期の１／２４以下に設定してなる」に訂正する。
　これに伴い、特許請求の範囲の請求項１の記載と請求項５の記載との整合を図るために、明りょうでない記載の釈明を目的として、特許請求の範囲の請求項５中の「設定してなる請求項１、２、３または４記載の」を「設定してなる請求項２、３または４記載の」に訂正する。
　さらに、特許請求の範囲の記載と発明の詳細な説明の記載との整合を図るために、明りょうでない記載の釈明を目的として、特許第３２５６８０５号公報（本件特許公報）第２頁右欄第４６行の「ゲイン補正手段とを有してなる」を「ゲイン補正手段とを有し、前記アナログ・デジタル変換手段のサンプリング周期を前記交流信号の基本波の周期の１／２４以下に設定してなる」に訂正する。
（５４）【発明の名称】
電力系統の信号処理装置
（５７）【特許請求の範囲】
　【請求項１】　交流系統から交流信号を入力してサンプリングしサンプリングして得られた信号をデジタル信号に変換するアナログ・デジタル変換手段と、該アナログ・デジタル変換手段の出力信号にフィルタ処理を施して前記交流信号の高調波を除去するデジタル入力フィルタと、該デジタル入力フィルタにより処理された信号に従って前記交流信号の実効値を検出する実効値検出手段と、前記デジタル入力フィルタにより処理された信号を基に前記交流信号の周波数を検出する周波数検出手段と、前記デジタル入力フィルタの周波数ゲイン特性を補正するためのゲイン補正値を前記周波数検出手段の検出周波数に対応づけて演算し前記デジタル入力フィルタにより処理された信号と前記実効値検出手段の検出値のうちいずれか一方を前記ゲイン補正値で補正するゲイン補正手段とを有し
、前記アナログ・デジタル変換手段のサンプリング周期を前記交流信号の基本波の周期の１／２４以下に設定し
　【請求項２】　交流系統から交流信号を入力してサンプリングしサンプリングして得られた信号をデジタル信号に変換するアナログ・デジタル変換手段と、該アナログ・デジタル変換手段の出力信号にフィルタ処理を施して前記交流信号に含まれる高調波を除去するデジタル入力フィルタと、該デジタル入力フィルタにより処理された信号を基に前記交流信号の周波数を検出する周波数検出手段と、前記デジタル入力フィルタの周波数に対するゲインを一定のゲインに合わせるための演算式と前記周波数検出手段の検出周波数とに基づいて前記周波数検出手段の検出周波数に対応したゲイン補正値を演算し前記デジタル入力フィルタにより処理された信号を前記ゲイン補正値で補正するゲイン補正手段と、該ゲイン補正手段により補正された信号から前記交流信号のピーク値を検出するピーク値検出手段と、該ピーク値検出手段の検出値から前記交流信号の実効値を検出する実効値検出手段と、を有してなる電力系統の信号処理装置。
　【請求項３】　交流系統から交流信号を入力してサンプリングしサンプリングして得られた信号をデジタル信号に変換するアナログ・デジタル変換手段と、該アナログ・デジタル変換手段の出力信号にフィルタ処理を施して前記交流信号に含まれる高調波を除去するデジタル入力フィルタと、該デジタル入力フィルタにより処理された信号を基に前記交流信号の周波数を検出する周波数検出手段と、前記デジタル入力フィルタにより処理された信号から前記交流信号のピーク値を検出するピーク値検出手段と、該ピーク値検出手段の検出値から前記交流信号の実効値を検出する実効値検出手段と、前記デジタル入力フィルタの周波数に対するゲインを一定のゲインに合わせるための演算式と前記周波数検出手段の検出周波数とに基づいて前記周波数検出手段の検出周波数に対応したゲイン補正値を演算し前記実効値検出手段の検出値を前記ゲイン補正値で補正するゲイン補正手段と、を有してなる電力系統の信号処理装置。
　【請求項４】　前記ゲイン補正手段は、前記デジタル入力フィルタの周波数ゲイン特性を補正するための演算式と前記周波数検出手段の検出周波数とに基づいて前記周波数検出手段の検出周波数に対応したゲイン補正値を演算し、この演算値により、入力された信号を補正してなる請求項１、２または３記載の電力系統の信号処理装置。
　【請求項５】　前記アナログ・デジタル変換手段のサンプリング周期を前記電力系統における交流信号の基本波の周期の１／２４以下に設定してなる請求項
２、
【発明の詳細な説明】
〔産業上の利用分野〕
　本発明は、電力系統から入力される電圧、電流などの入力信号の実効値などの物理量を求めるに好適な電力系統の信号処理装置に関する。
〔従来の技術〕
　従来の電力系統の制御・保護装置の一例としては、日立評論ＶＯＬ，６１，Ｎｏ．１１に記載されたデジタルリレ−装置が知られている。これによれば、第１７図に示すように、入力信号処理部Ａは補助変成器Ａ１，Ａ２とアナログフィルタＡ３，Ａ４と、サンプルホ−ルド回路Ａ５，Ａ６と、マルチプレクサＡ７と、アナログディジタル変換器Ａ８とを備えて構成され、デ−タ処理部Ｄは、システム内部の制御および入力デ−タについての各種演算を実行する中央演算処理装置（ＣＰＵ）Ｄ１と、このＣＰＵ・Ｄ１のワ−クエリアおよびデ−タ記憶エリアとなるＲＡＭ・Ｄ２と、ＣＰＵ・Ｄ１の制御プログラムおよび演算プログラムを格納するＲＯＭ・Ｄ２と、前記入力部Ａおよび整定パネルＢからの入力信号を取り込む入力インタフェ−スＤ４と、演算の結果得られる制御信号を出力部に出力する出力インタフェ−スＤ５とを備えて構成される。
　このディジタルリレ−装置は、送電線Ｌについて配設された変流器ＣＴ、変圧器ＰＴ等から電流、電圧の信号を得て、これについて、予め定めたアルゴリズムに従って演算し、事故の有無を監視する。そして、例えば、送電線Ｌに、地絡等の事故が発生すると、これにより変動した電流、電圧信号を受け、これらの信号に基づいて演算して、事故点を求め、最適な位置にある遮断器の引き外しを支持する信号を出力するようになっている。
　また、この種の装置を適用した電力系統制御装置として、昭和６２年度電気学会全国大会９４６，Ｐ１２００〜１２０１に示されるような電圧・無効電力制御装置が知られている。
〔発明が解決しようとする課題〕
　ところで、上記従来の技術においては、高調波を除去する入力フィルタのゲイン特性が周波数に対して一定でないことから、系統の周波数が変動すると、入力信号に基づいて求める実効値などの物理量の検出精度が低下するという問題があった。
　また、デジタル処理するにあたり、電力系統からの入力信号を６２０Ｈｚまたは７２０Ｈｚ（基本波の電気角３０°）でサンプリングしており、サンプリング周期が比較的粗かった。そのため、交流信号の実効値等を検出するのに複雑なアルゴリズムの補間演算などの処理を行わなければならず、演算処理が多くなって演算ユニットの数が増し、装置の大形化や、消費電力の増大や、コストの上昇を招くという問題があった。
　本発明の目的は、系統の周波数変動に起因する検出精度の低下を除去して高精度で交流信号の実効値を検出することができる電力系統の信号処理装置を提供することにある。
〔課題を解決するための手段〕
　前記目的を達成するために、本発明は、交流系統から交流信号を入力してサンプリングしサンプリングして得られた信号をデジタル信号に変換するアナログ・デジタル変換手段と、該アナログ・デジタル変換手段の出力信号にフィルタ処理を施して前記交流信号の高調波を除去するデジタル入力フィルタと、該デジタル入力フィルタにより処理された信号に従って前記交流信号の実効値を検出する実効値検出手段と、前記デジタル入力フィルタにより処理された信号を基に前記交流信号の周波数を検出する周波数検出手段と、前記デジタル入力フィルタの周波数ゲイン特性を補正するためのゲイン補正値を前記周波数検出手段の検出周波数に対応づけて演算し前記デジタル入力フィルタにより処理された信号と前記実効値検出手段の検出値のうちいずれか一方を前記ゲイン補正値で補正するゲイン補正手段とを有し
、前記アナログ・デジタル変換手段のサンプリング周期を前記交流信号の基本波の周期の１／２４以下に設定し
　また、本発明は、交流系統から交流信号を入力してサンプリングしサンプリングして得られた信号をデジタル信号に変換するアナログ・デジタル変換手段と、該アナログ・デジタル変換手段の出力信号にフィルタ処理を施して前記交流信号に含まれる高調波を除去するデジタル入力フィルタと、該デジタル入力フィルタにより処理された信号を基に前記交流信号の周波数を検出する周波数検出手段と、前記デジタル入力フィルタの周波数に対するゲインを一定のゲインに合わせるための演算式と前記周波数検出手段の検出周波数とに基づいて前記周波数検出手段の検出周波数に対応したゲイン補正値を演算し前記デジタル入力フィルタにより処理された信号を前記ゲイン補正値で補正するゲイン補正手段と、該ゲイン補正手段により補正された信号から前記交流信号のピーク値を検出するピーク値検出手段と、該ピーク値検出手段の検出値から前記交流信号の実効値を検出する実効値検出手段と、を有してなる電力系統の信号処理装置を構成したものである。
　さらに、本発明は、交流系統から交流信号を入力してサンプリングしサンプリングして得られた信号をデジタル信号に変換するアナログ・デジタル変換手段と、該アナログ・デジタル変換手段の出力信号にフィルタ処理を施して前記交流信号に含まれる高調波を除去するデジタル入力フィルタと、該デジタル入力フィルタにより処理された信号を基に前記交流信号の周波数を検出する周波数検出手段と、前記デジタル入力フィルタにより処理された信号から前記交流信号のピーク値を検出するピーク値検出手段と、該ピーク値検出手段の検出値から前記交流信号の実効値を検出する実効値検出手段と、前記デジタル入力フィルタの周波数に対するゲインを一定のゲインに合わせるための演算式と前記周波数検出手段の検出周波数とに基づいて前記周波数検出手段の検出周波数に対応したゲイン補正値を演算し前記実効値検出手段の検出値を前記ゲイン補正値で補正するゲイン補正手段と、を有してなる電力系統の信号処理装置を構成したものである。
　前記各電力系統の信号処理装置を構成するに際しては、以下の要素を付加することができる。
　（１）前記ゲイン補正手段は、前記デジタル入力フィルタの周波数ゲイン特性を補正するための演算式と前記周波数検出手段の検出周波数とに基づいて前記周波数検出手段の検出周波数に対応したゲイン補正値を演算し、この演算値により、入力された信号を補正してなる。
　（２）前記アナログ・デジタル変換手段のサンプリング周期を前記電力系統における交流信号の基本波の周期の１／２４以下に設定してなる。
［作用］
　このように構成されることから、本発明によれば、次の作用により上記目的が達成される。
　すなわち、検出周波数と周波数・ゲイン特性に基づいて演算によって求められたゲイン補正値に従って、入力デジタルフィルタにより処理された信号あるいは実効値の検出値を補正するようにしたため、入力デジタルフィルタのゲイン特性が周波数に対して一定でなくても、精度の高い実効値を求めることができる。
　また、実効値を求めるに際して、ゲイン補正されたピーク値から実効値を求めれば、一層検出精度が向上する。この場合、交流信号の基本波周波数の１／２４以下の周期で高速にサンプリングすることで、周波数検出にかかるゼロクロス点を高精度に検出することができるので、ゲイン補正にかかる周波数を精度よく検出することができる。その結果、ゲイン補正が高精度にできる。
〔実施例〕
　以下、本発明を実施例に基づいて説明する。
（第１実施例）
　第１図に、本発明のデジタル信号処理装置を適用してなるアナログ入力ユニットの全体構成図を示す。本アナログ入力ユニットは、電力系統の電圧、電流等の入力信号を取り込み、これに所定の入力処理を施して所望の物理量を求めて他の制御ユニットや保護リレーユニット等に出力するものである。
　図に示すように、本実施例のアナログ入力ユニットは複数のチャネルの折り返し誤差防止用フィルタ１０１、全チャネル同時サンプリング方式の複数チャネルのサンプルホールド回路（Ｓ／Ｈ）１０２、マルチプレクサ（ＭＰＸ）１０３、アナログ／ディジタル変換（Ａ／Ｄ）回路１０４、デュアルポート・ランダムアクセス・メモリ（以下ＤＰＲＡＭと略記する）を用いたデュアルポートのバッファメモリ１０５、タイミング発生回路１０６、ユニット間や他系統その他（入力信号など）と該アナログユニットとの同期化を図るためのインターフェイス回路１０７を有して構成される。
　さらに、ディジタル・シグナル・プロセッサ（以下ＤＳＰと略記する）１００、前記ＤＳＰ１００用のプログラムメモリ１０８、ＤＰＲＡＭを用いたデュアルポートデータメモリ１０９、システムバスインターフェース回路１１０、割込み発生回路１１１、異常検出回路１１２を有して構成される。
　また、信号線ｄはデータ取り込み用の割込み発生信号を、信号線ｅは異常報知および認知信号（ＳＹＳ　ＦＡＩＬ）をシステムバスＢ１に送出するものである。
　前記バッファメモリ１０５、ＤＳＰ１００、プログラムメモリ１０８、デュアルポートデータメモリ１０９、割込み発生回路１１１および異常検出回路１１２は、ローカルバスＬＢに接続されている。また、前記割込み発生回路１１１および異常検出回路１１２は、システムバスＢ１にも接続される。さらに、デュアルポートデータメモリ１０９は、システムバスインターフェース回路１１０を介してシステムバスＢ１に接続される。
　次に、本実施例の構成において、キーコンポーネント、すなわちデジタル信号処理を施すＤＳＰ（ディジタル・シグナル・プロセッサ）について説明する。
　第２図にＤＳＰの一実施例の構成の詳細図を示す。
　本実施例のＤＳＰは、図示のように、外部メモリのアドレス指定を行なうアドレスレジスタ２００、パラレル・ポートとして使用するデータレジスタ２０１、データＲＡＭ２０２、ｍビット×ｍビットの高速並列乗算器２０３、インストラクション用ＲＯＭ２０４、加減算等を行なうＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ　Ｌｏｇｉｃ　Ｕｎｉｔ）２０５、アキュムレータ等のレジスタ２０６、外部との制御信号（ａ，ｂおよびｃなど）の割込み等をコントロールする制御回路２０７、ＤＳＰ内の内部バス２０８を含んで構成されている。
　前記乗算器２０３は、１インストラクションサイクルの間に入力信号Ａ，Ｂの内容を乗算し、その結果Ｃを、内部バス２０８に出力するものである。また、ＡＬＵ２０５は、内部バス２０８からのデータとレジスタ２０６のデータとを加減算し、結果をレジスタ２０６に書き込む。なお、ＤＳＰは、周知のように、１インストラクションサイクルの間に積和演算が可能であること、パイプライン処理が可能であることなどにより、固定および浮動小数点データの高速な数値演算を実現できることを特徴とする。これにより、多くの入力点数に係る入力データを実時間でフィルタリング可能とするものである。この点、汎用のマイクロプロセッサよりも処理速度が速いので、好適である。
　ここで、本実施例の主要部をなすデジタル信号処理装置の詳細ブロック構成を第３図に示す。図示の各ブロックにおける処理は前述のＤＳＰ１００によって実現されるものであり、本実施例では入力電圧信号に基づいて電力系統の電圧実効値を検出するものを示す。
　まず、各部の処理概要について説明する。デジタルフィルタ３００は、一定周期でサンプリングされかつデジタル変換された電力系統の電圧信号Ｖｉを前記バッファメモリ１０５から順次取り込み、その入力信号Ｖｉに重畳された高周波成分とオフセット分とをフィルタ処理して除去するようになっている。なお、本実施例では、検出精度を高めるために、入力信号のサンプリング周期Ｔは交流信号の基本波１サイクルの１／２４（電気角１５°）以下の周期に設定している。また、フィルタ特性は、特に基本波のｎ倍（ｎは整数）の低次高調波がデジタルフィルタ３００の零点周波数になるように設定し、これにより低次高調波に対して大きな減衰量が得られるようにしている。次の周波数検出手段３０１は、フィルタ処理された入力電圧信号Ｖｉの周波数を演算により求めるようになっている。次段のゲイン補正手段３０２は、デジタルフィルタ３００の周波数・ゲイン特性に基づいて設定されたゲイン補正データを有しており、上記求められた周波数に対応する補正係数によりフィルタ処理された電圧信号Ｖｉのゲインを補正をするようになっている。次のピーク値検出手段３０３は、ゲイン補正された電圧信号Ｖｉのピーク値を例えば半サイクルごとに検出するようになっている。そして、実効値演算手段３０４では、検出されたピーク値から実効値を演算により求めるようになっている。次段の平均化処理手段３０５は、例えば半サイクルごとに求まる実効値を平均して、さらに検出精度を高めるようになっている。このようにして求められた電圧信号Ｖｉの実効値は、前記データメモリ１０９等に格納され、電力系統の制御や保護リレーのデータとして用いられる。
　次に、第３図に示した各ブロックの処理内容について、さらに詳細に説明する。
　まず、デジタルフィルタ３００について説明する。
　第４図は、ディジタルフィルタの代表的なブロック概念構成を示す。第４図の（ａ）はＩＩＲ形（Ｉｎｆｉｎｉｔｅ−ｅｘｔｅｎｔ　Ｉｍｐｕｌｓｅ　Ｒｅｓｐｏｎｓｅ）フィルタ、（ｂ）はＦＩＲ形（Ｆｉｎｉｔｅ−ｅｘｔｅｎｔ　Ｉｍｐｕｌｓｅ　Ｒｅｓｐｏｎｓｅ）フィルタである。同図（ａ）の各部に付した符号のうち、Ｘｎは入力信号、４００は各々係数ブロックであり、Ｋはゲイン係数、Ａ１，Ａ２，Ｂ１およびＢ２はフィルタ係数である。４０１は遅延ブロックであり、信号Ｗｎを周期Ｔの１時刻分遅延するブロック（Ｗｎ−１）と、同様に２時刻分遅延するブロック（Ｗｎ−２）とがある。４０２は加算ブロック、Ｙｎはフィルタ出力データである。
　図から判るように、図の構成において、フィルタ係数を適宜設定することにより、次式（１），（２），（３），（４），（５）に示す各種のフィルタを実現できる。
（ローパスフィルタ）
（バンドパスフィルタ）
（ハイパスフィルタ）
（ノッチフィルタ）
ここで、ｒ＝２・ｃｏｓ２πｆ０・Ｔ
　　　　　　Ｔ：サンプリング周期
　　　　　　ｆ０：阻止周波数
（オールパスフィルタ）
　一方、第４図（ｂ）の各部に付した符号のうち、Ｘ′ｎは入力データを、Ｙ′ｎは出力データを示す。４０３は遅延ブロックであり、Ｘ′ｎ−１は前述と同様に１時刻分遅延するブロック、Ｘ′ｎ−２は２時刻分遅延するブロックを示す。４０４はフィルタ係数ブロックであり、各フィルタ係数Ａ′０Ａ′１Ａ′２が設定される。４０５は加算ブロックである。
　同図を演算式で示すと、次式（６）で表わせる。
　　Ｙ′ｎ＝Ａ′０・Ｘ′ｎ＋Ａ′１・Ｘ′ｎ−１＋Ａ′２・Ｘ′ｎ−２
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　……（６）
　上記したように、本実施例では、ＤＳＰを用いディジタルフィルタにより入力信号のフィルタ処理を行なう構成とし、予め設定されたフィルタ係数に基づきサンプリング周期Ｔごとに繰り返して行なうようにしている。従って、入力点数に応じて時分割によりフィルタ処理を、ソフトウエア的に行なわせることができ、入力点数の増減、特性の変更、プリント基板の標準化に対応することが可能である。
　また、アナログフィルタを用いずにフィルタ処理できることから、アナログフィルタのように、抵抗、コンデンサ等の素子の初期値偏差、周囲温度による素子値の変動、経年変化による素子の劣化などの要因が全くなく、高精度化、無調整化が達成できる。
　また、外付けの点検回路が不要で、内部のソフトウェアで対応可能であるから、製作工程を大幅に短縮でき、メンテナンスも不要となり、保護リレー装置等の高精度化、低コスト化等のメリットが非常に大きい。
　ここでデジタルフィルタ３００の周波数・ゲインの特性例を第５図に示す。電力系統の系統周波数をフィルタの中心周波数ｆ０とし、そのときのゲインをｇ０とする。また、系統周波数のｎ倍（ｎは整数）の周波数をデジタルフィルタの零点周波数に設定している。これにより、低次高調波を大幅に減衰させることができ、高調波含有時の特性を、従来より大幅に向上できる。なお、中心周波数ｆ０近辺では、ゲイン係数が上に凸の曲線となっており、系統周波数が変動すると、フィルタ出力の電圧信号レベルが変動することになる。この変動を次の周波数検出手段３０１とゲイン補正手段３０２により補正するのである。
　周波数検出手段３０１の処理機能と動作を第６図（ａ），（ｂ）により説明する。まず、電圧信号Ｖの周波数検出は同図（ａ）に示した手順により行われる。
　▲１▼　フィルタ出力信号（Ｖ）の変化がゼロクロス（負から正に変化）したかどうかを判定する（ステップ６００）。
　▲２▼　ゼロクロスしてなければ、カウントアップする（ステップ６０１）。
　このカウンタは、入力信号の一周期内のサンプリング回数を示すものである。
　▲３▼　ゼロクロスしたならば、２回目かどうか判定する。すなわち、一周期分のゼロクロスを検出する（ステップ６０２）。
　▲４▼　２回目でなければ、（１回目であれば）、一時刻前のデータυ（ｔ−１）をＶ１とし、現在のデータυ（ｔ）をＶ２とする（ステップ６０３）。すなわち第６図（ｃ）に示したように、サンプリング毎にカウントアップしたカウンタを０にし、サンプリング毎にカウントアップしたカウンタを０にし、ゼロクロスした時点から再びカウントアップするようにする。
　▲５▼　ゼロクロスが２回目であるならば、一時刻前のデータυ（ｋ＋ｔ−１）をＶ３とし、現在のデータυ（ｋ＋ｔ）をＶ４とする（ステップ６０５）。そして、カウンタをクリアする（ステップ６０４）。
　▲６▼　上記した、ゼロクロス時の正、負の電圧Ｖ１，Ｖ２，Ｖ３及びＶ４と、入力信号の一周期内のサンプリング回数ｋ，サンプリング周期Ｔを用いて、以下に示す式により、周波数ｆを求める（ステップ６０６）。
但し：
　　α＝｜Ｖ１｜＋｜Ｖ２｜　　　　　　　　　　　　　　　　　　　　（８）
　　β＝｜Ｖ３｜＋｜Ｖ４｜　　　　　　　　　　　　　　　　　　　　（９）
　なお、入力電圧信号Ｖｉの周波数を高精度で求めるには、サンプリング周期Ｔが微細な程よく、例えば基本波の２４倍以上の周波数とするのが望ましい。その場合、デジタルフィルタ処理を含む、第３図の処理は高速処理を可能とするＤＳＰで実現するのが望ましい。
　また、第６図で説明した周波数検出方法は負から正のゼロクロスを検出して行なうものについて示したが、これに限らず、正から負のゼロクロス又は両者を組み合せた方法でも実現できることは明らかである。
　ここで、第３図のゲイン補正手段３０２について、第７図を用いて説明する。第７図は横軸に系統周波数を示し、縦軸にゲインを示している。図中点線で示した曲線７００は、デジタルフィルタ３００の中心周波数ｆ０近傍の周波数・ゲイン特性である。中心周波数ｆ０のゲインはｇ０、周波数（ｆ０−ｆ′）のゲインはｇ１、（ｆ０＋ｆ′）のゲインはｇ２、（ｆ０＋２ｆ′）のゲインはｇ３、（ｆ０＋３ｆ′）のゲインはｇ４とする。
　また、図中折線７０１はゲイン特性を補正するための近似線である。すなわち、検出した周波数のゲインを中心周波数ｆ０時のゲインｇ０に補正して、一定のゲインに合わせるための補正関数ｙであり、以下に示す式で表わされる。
　但し、ｋｇ、及びｋｂは補正係数である。
　なお、各折線区間ごとに補正係数ｋｇとｋｂを、
　▲１▼　周波数（ｆ０−ｆ′）〜ｆ０の間…ｋｇ１，ｋｂ１
　▲２▼　周波数ｆ０〜（ｆ０＋ｆ′）の間…ｋｇ２，ｋｂ２
　▲３▼　周波数（ｆ０＋ｆ′）〜（ｆ０＋２ｆ′）の間……ｋｇ３，ｋｂ３
　▲４▼　周波数（ｆ０＋２ｆ′）〜（ｆ０＋３ｆ′）の間……ｋｇ４，ｋｂ４
として予めデジタルフィルタ３００の特性を調べて補正係数を設定しておく。なお、第７図に示した例は、中心周波数近傍の周波数を均一に４分割した例であるが、不均一に、さらに多数区間に分割しても実現できることは言うまでもないことである。さらに、直線的に近似することのみならず、曲線的に近似しても実現できる。
　以上述べた周波数特性のゲイン補正により、以下に示す式で、入力信号を補正する。
　　Ｖ＝ｙ・Ｖｆｉｌ　　　　　　　　　　　　　　　　　　　　……（１１）
　但し、Ｖｆｉｌ：フィルタ処理された入力信号
　なお、周波数補正演算の演算周期は、後述するピーク値検出演算の演算周期と同じ周期、もしくは、それ以上の周期で演算するようにする。
　次に、第３図のピーク値検出手段３０３の動作を第８図を用いて説明する。第８図（ａ）はピーク検出手段３０３の入力信号、すなわち、ゲイン補正された入力信号Ｖである。まず、第８図（ｂ）に示すように、取り込んだ入力信号Ｖの半サイクル分のデータの中から、絶対値のピーク値（Ｖｍ１〜３）を検出する。ところで、ピーク検出は入力信号のレベル比較のみで容易に求めることができるが、サンプリング位相によっては実際のピークでないために誤差が生じるので、ピーク値を平均化する。
　ここで、ピーク値検出方法の他の実施例について第８図（ｃ）を用いて説明する。いま、サンプリング周期Δｔをはさんで入力された入力信号をそれぞれυａ，υｂとすると、それらの入力信号υａ，υｂとピーク値Ｖｐとの関係は次式で表わされる。なお、ωは入力信号の角周波数である。
　　υａ＝Ｖｐｓｉｎωｔ　　　　　　　　　　　　　　　　　　……（１２）
　　υｂ＝Ｖｐｓｉｎω（ｔ＋Δｔ）　　　　　　　　　　　　　……（１３）
上記式（１２）と（１３）から
　　υｂ＝υａｃｏｓωΔｔ＋Ｖｐｃｏｓωｔ・ｓｉｎωΔｔ　　……（１４）
となる。次に、式（１２）と（１５）をそれぞれ２乗して、それらの和を求めると、
となる。したがって、ピーク値Ｖｐは次の式により演算で求めることができる。
　なお、ピーク値Ｖｐの演算周期は入力信号のサンプリング周期Ｔと同一でもよいが、それよりも長い周期すなわちデータを間引きして演算してもよい。
　次に、第３図の実効値演算手段３０４の処理、動作について説明する。上記で求めたピーク値Ｖｐと実効値Ｖｒｍｓには次式の関係があるから、これに基づいて演算により実効値Ｖｒｍｓを求める。
　そして、第３図の平均化処理手段３０５は、実効値演算手段３０４で求めた実効値Ｖｒｍｓの一定周期分の平均をとって平均実効値を出力する。
　以上説明したように、第１図と第３図に示した実施例によれば、デジタルフィルタの周波数・ゲイン特性に基づき、該フィルタ処理された電圧信号の周波数を検出して、デジタルフィルタの出力電圧信号のゲインを補正するようにしていることから、系統周波数が変動しても、高い精度で電圧信号からピーク値又は実効値を検出できるという効果がある。
　また、ＤＳＰで処理することで、入力信号Ｖｉのサンプリング周期Ｔを従来の６００Ｈｚ（又は７２０Ｈｚ）よりも２倍又は２倍以上にすることが可能になり、更にピーク値又は実効値の検出精度を高くすることができる。
　また、上述したように、フィルタの周波数・ゲイン特性に応じた補正を行なうようにし、かつデジタルシグナルプロセッサを用いてサンプリング周期を短くしたことから、複雑なアルゴリズムの補間演算を行なわなくても、高い精度で系統電圧の実効値を検出できる。この結果、大形化することなし高精度の入力信号処理装置を実現できる。また、検出精度は、例えば従来１〜５％（１２回サンプリング／１サイクル）であったものを０．１％（６０回サンプリング／１サイクル）に向上できる。
　また、デジタルフィルタを適用していることから、抵抗とコンデンサから構成したＲＣアクティブフィルタのアナログフィルタに伴う問題、例えば素子のバラツキや温度特性、経年変化による特性劣化、又は多数の入力チャネル間の特性バラツキが生ずるという問題を解消できる。この結果、入力フィルタの高精度化が図れるとともに、量子化誤差を大幅に低減できる。
　しかし、本発明はデジタルフィルタを本質的特徴とするものではないから、第３図のデジタルフィルタ３００の部分をアナログフィルタに代えても、ゲイン補正による本発明の効果を奏することができる。
　なお、第３図実施例のゲイン補正手段３０２に相当するゲインの補正は、第３図実施例の周波数検出手段３０１よりも後であれば、どこに組み入れてもよい。例えば、ピーク値検出手段３０３又は実効値演算手段３０４の出力側に挿入してもよい。
　また、第３図実施例の機能実現にＤＳＰ１００を用いたものとして説明したが、これに代えて汎用のプロセッサ又は汎用のプロセッサとコプロセッサ（浮動小数点演算プロセッサ）の組み合せでも実現できるのは明らかである。しかも、デジタルフィルタ３００は、サンプリング周期を短くしてフィルタ処理することを考えると、高速なＤＳＰが望ましい。したがって、デジタルフィルタ３００と周波数検出手段３０１を第１図のＤＳＰ１００で実現し、ゲイン補正手段３０２以降の処理は、他のユニットにある汎用のプロセッサで行わせるようにすることもできる。
（第２実施例）
　第９図に本発明の第２実施例のブロック構成図を示す。第９図は第３図に対応する部分のみを示しており、第１図のＤＳＰ１００により実現される手段である。本実施例が、第３図と異なる点は、ピーク値を検出しないで直接実効値を検出するようにしたことにあり、第３図と同一機能、構成のブロックには同一符号を付して説明を省略する。第９図の実効値演算手段９００は、次式（１９）により実効値Ｖｒｍｓを演算するようになっている。同式でＶｆｉｌは第１０図（ａ）に示すデジタルフィルタ３００の出力電圧信号であり、ｎはサンプリング回数を示し、Ｎは演算に用いるサンプリングデータ数を表わす。
　これにより求めた実効値Ｖｒｍｓの変化を第１０図（ｂ）に示す。また、求めた実効値Ｖｒｍｓは第１１図の線１１００に示すように、系統周波数の変化に応じてゲインが変化してしまう。この周波数によるゲインの変化は、第１１図中の線１１０１で示した補正関数により次のゲイン補正手段９０１で補正処理される。ここにおける補正処理は、第３図実施例と同一の手順で行なわれるが、本実施例では実効値Ｖｒｍｓを補正する点で異なる。もともと、第３図の実効値演算処理においてもゲイン補正が必要であることを考えると、本実施例では実効値演算後にデジタルフィルタの周波数ゲイン補正に合わせて、ゲイン補正を行なうようにすることができ、精度が向上する。また、ピーク値検出を行なわずに直接実効値を求めていることから、検出精度が高いという効果がある。
（第３実施例）
　第１２図に、本発明の他の実施例のブロック構成を示す。同図は第３図に対応する部分のみを示しており、第１図のＤＳＰ１００により実現される手段である。第１２図において、ピーク値検出手段３０３〜平均化処理手段３０５は第３図と同一であるから説明を省略する。本実施例が第３図と異なる点は、デジタルフィルタ１２００の周波数ゲイン特性が異なる点にある。すなわち、本実施例のデジタルフィルタ１２００は、第１３図に示す周波数ゲイン特性図のように、フィルタ演算プログラムとフィルタ形成を調整設定して電力系統の周波数変動範囲（ｆ０±Δｆ）のゲインをｇ０に一定に調整設定したものである。したがって、本実施例によれば、第３図や第９図の実施例のような、周波数検出手段３０１やゲイン補正手段３０４や９０１が不要となる。なお、第１３図の特性は、第４図で説明したデジタルフィルタの特性を改善して得られるものであり、第４図に比してフィルタ処理演算が複雑になるが、ゲイン補正に伴う誤差の介入がなく、一層高精度化が実現できる。
（第４実施例）
　第１４図に、本発明の更に他の実施例の構成図を示す。本実施例は第９図実施例に第１２図実施例のデジタルフィルタ１２００を組合せたものであり、第１２図実施例と同様の高精度が得られる。
　なお、上述した第３図、第９図、第１２図、第１４図の各実施例においては、入力フィルタとしてデジタルフィルタ３００又は１２００を適用したものについて示したが、本発明はアナログフィルタを適用してもよいことは前述したとおりである。この場合、アナログフィルタの出力を高速でサンプリング（例えば、２４回／１サイクル）し、デジタル信号に変換した後、上記各実施例の処理を施して電圧信号から電圧の実効値を求めることにより、フィルタの周波数・ゲイン特性が補償され、高い精度で電圧実効値の検出ができる。
（第５実施例）
　第１５図に、本発明により信号処理装置を電圧無効電力制御装置（ＶＱ制御装置）に適用した一実施例のブロック図を示す。図示のように本実施例装置は、無効電力（Ｑ）を検出するＱ検出ブロック１５００と、積分リレー１５０１と目標値（Ｑ０，Ｖ０）を設定する設定ブロック１５０２と、電圧（Ｖ）検出ブロック１５０３と、積分・瞬時リレー１５０４と、論理判定ブロック１５０５と、負荷時電圧調整変圧器（ＬＲ）制御ブロック１５０６と電力用コンデンサ（ＳＣ）と分路リアクトル（ＳｈＲ）制御ブロック１５０７とを含んでなる。
　このようなＶＱ制御においては、電圧検出の精度が制御精度を左右することから、電圧を高精度で検出する必要がある。そこで、本実施例のＶ検出ブロック１５０３に前述した各実施例の信号処理装置を適用してなる電圧実効値検出装置が組み込まれている。
　このように構成される実施例の動作を第１６図を参照しながら説明する。
　第１６図は、ＶＱ制御装置の制御特性例を示すものであり、制御は、まず目標電圧と無効電力値を設定し、これに適合するように無効電力制御機器とＬＲタップを制御する。一般には、目標電圧維持を優先し、同時に、送電損失の軽減を図る。動作原理は、ある予測に基づいて決めた電圧、無効電力潮流パターンに追従させ、実際とのずれを、変圧器タップ、電力用コンデンサ、及び分路リアクトルの調整制御により行うものである。
　例えば、第１６図において、電圧・無効電力が（Ａ）の領域（Ｖ→高、Ｑ→多）であれば、ＬＲ電圧下げの操作を行う。また、（Ｂ）の領域（Ｖ→高、Ｑ→少）であれば、ＳＣの開放とＳｈＲの投入操作を行う。（Ｃ）の領域（Ｖ→低、Ｑ→少）であればＬＲ電圧上げの操作を行う。（Ｄ）の領域（Ｖ→低、Ｑ→多）であれば、ＳＣの投入、ＳｈＲの開放操作を行う。このような操作により、電圧・無効電力を目標値に維持する。
　本実施例によれば、高精度で電圧実効値を検出できることから、高精度な電圧・無効電力制御が可能である。
〔発明の効果〕
　以上説明したように、本発明によれば、検出周波数と周波数・ゲイン特性に基づいてゲイン補正値を演算し、演算によって求められたゲイン補正値に従って、入力デジタルフィルタにより処理された信号あるいは実効値の検出値を補正するようにしたため、入力デジタルフィルタのゲイン特性が周波数に対して一定でなくても、精度の高い実効値を求めることができる。
【図面の簡単な説明】
　第１図は本発明の一実施例の信号処理装置であるアナログ入力ユニットの全体構成図、第２図は第１図実施例のデジタルシグナルプロセッサの詳細構成図、第３図は第１図実施例の特徴部にかかる電圧実効値検出のブロック構成図、第４図（ａ），（ｂ）はそれぞれデジタルフィルタの処理ブロック図、第５図はデジタルフィルタの周波数ゲイン特性の一例図、第６図（ａ）は周波数検出手順を示すフローチャート、同図（ｂ）はフィルタ出力とカウンタの動作を示すタイムチャート、第７図はデジタルフィルタにかかるゲイン補正関数の一例図、第８図はピーク値検出の動作波形図、第９図は本発明の他の実施例の特徴部にかかる電圧実効値検出のブロック構成図、第１０図は第９図実施例の動作を説明するタイムチャート、第１１図は第９図実施例のゲイン補正関数の一例図、第１２図は本発明の他の実施例の特徴部にかかる電圧実効値検出のブロック構成図、第１３図は第１２図実施例のデジタルフィルタの周波数ゲイン特性の一例図、第１４図は本発明の他の実施例の特徴部にかかる電圧実効値検出のブロック構成図、第１５図は本発明の信号処理装置を適用してなる一実施例の電圧無効電力制御装置の全体構成図、第１６図は第１５図実施例の動作を説明するための図、第１７図は従来例のデジタルリレー装置の全体構成図である。
　１００…デジタルシグナルプロセッサ、
　３００…デジタルフィルタ、
　３０１…周波数検出手段、
　３０２…ゲイン補正手段、
　３０３…ピーク値検出手段、
　３０４，９００…実効値演算手段、
　３０５…平均化処理手段、
　９０１…ゲイン実効値補正手段、
　１２００…デジタルフィルタ。