【事件の表示】
　平成　７年特許願第　６２０２８号「ｐ型基板埋め込み型半導体レーザの製造方法」拒絶査定に対する審判事件［平成　８年　９月１３日出願公開、特開平　８−２３６８５８］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．出願の経緯と本願発明
　本願は、平成７年２月２４日の出願であって、その請求項１に係る発明は、補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものである。
「【請求項1】
　有機気相成長(MOVPE)法等の薄膜形成法を用いてp型基板埋め込み型半導体レーザを製造する方法であって、
(a)導電型がp型の第1の半導体からなる基板上に、p型の第1の半導体からなるバッファー層を形成する工程と、
(b)前記p型の第1の半導体からなるバッファー層上に、活性層ストライプ領域を除いた周辺部分に誘電体からなるマスクを形成し、p型の第1 の半導体層、活性層およびn型の第1の半導体層を形成する工程と、
(c)前記マスクを除去した後に前記活性層上部に形成された前記n型の第1の半導体層の上部に誘電体からなるマスクを形成する工程と、
(d)前記活性層ストライプ領域の周辺部分に順次p型の第1の半導体層、n型の第1の半導体層およびp型の第1の半導体層を順次埋め込み成長させ、更に前記活性層より積層方向に略0.6μm以上距離をおいて前記第1の半導体層よりもバンドギャップの小さい第2の半導体層を形成する工程と、
(e)前記マスクを除去した後、前記活性層ストライプを含む全体をn型の第1の半導体層で埋め込む工程と、
を含むことを特徴とするp型基板埋め込み型半導体レーザの製造方法。」
２．引用例について
　これに対して、原査定の拒絶の理由に引用した特開平6-338654号公報（以下、引用例１という。）の第３頁左欄第４３行〜同頁右欄第３６行には、
「先ず、厚さ350μｍのp-InPからなる半導体基板10の(100)面上に、有機金属相成長（MOVPE）法によりp-InPからなるクラッド層11（厚さ1.5μｍ、キャリア濃度5×1017cm-2）、InGaAsPの量子井戸構造を有する活性層12（厚さ0.2μｍ、発光波長1.3μｍ）、n-InPからなるクラッド層13（厚さ0.5μｍ、キャリア濃度1×1018）、n-InGaAsからなるエッチング層14（厚さ0.1μｍ、キャリア濃度1×1018）を成長させる（図2(a)）。つぎにCVD法とフォトリソグラフィーの手法を用いて、＜011＞方向に厚さ200nm、幅4μｍのSiO2からなるストライプマスク15を形成した後、臭素とメチルアルコールの混合液でp-InPクラッド層11に至るまでエッチングすることで1.5μｍの活性層幅を持つメサ16を形成する（図2(b)）。ストライプマスク15を選択成長マスクとして用い、p-InPからなる埋め込み層17（厚さ0.3μｍ、キャリア濃度5×1017cm-2）、p-InPからなる電流ブロック層18（厚さ0.7μｍ、キャリア濃度1×1018cm-2）、p-InPからなる電流ブロック層18（厚さ0.5μｍキャリア濃度5×1017cm-2）、アンドープのバンドギャップ波長が1.2μｍのInGaAsPからなる電流ブロック層20（厚さ0.1μｍ）、n-InPからなる第１の埋込層21（厚さ0.2μｍ、キャリア濃度1×1018cm-2）を順次に成長させる。このときp-InP埋込層17とp-InP電流ブロック層19はメサストライプ16から離れる様にする（図2（c））。ストライプマスク15をフッ酸で除去した後、n-InPからなる第2の埋込層22（厚さ1.5μｍ、キャリア濃度1×1018cm-2）、n-InGaAsからなるコンタクト層23（厚さ0.5μｍ、キャリア濃度1×1019cm-2）を成長させる（図2(d)）。次に、AuGeNiからなるn電極24を形成後、p-InP基板10の裏面を100μｍ程度の厚さになるまで研磨した後、裏面側にAuZnからなるp電極25を形成する（図1）。最後に、へき開によって共振器を形成することによって本実施例の半導体レーザが完成する。半導体レーザアレイの場合は、上記の半導体レーザの製造方法に加えて、素子を250μｍ間隔に配置させ、p電極25を形成後に素子分離用の溝26（幅10μｍ、深さ3μｍ）を通常のエッチング技術を用いて形成する事によって完成される。」ことが図面と共に記載されている。
　同じく特開平6-104527号公報（引用例２という。）の第２頁左欄第４９行〜同頁右欄第６行には、
「(100)n型InP基板1の表面に、SiO2膜などの誘電体薄膜21を[011]方向の２本の平行なストライプ状に形成し（図5(a)）、n型InPクラッド層2、活性層3、p型InPクラッド層4からなるダブルへテロ構造を選択成長する（図5(b))。SiO2膜21に挟まれた領域幅を2μｍ程度に設定すれば、メサエッチングを用いずに活性層が形成される。」ということが図面と共に記載されている。
　更に、その第３頁左欄段落【0010】には、
「請求項1に記載した発明による半導体レーザの製造方法を図1に、また請求項2に記載した発明による半導体レーザの製造方法を図2に示す。従来構造と同様に選択的に活性層を形成するために、制御性や歩留まりに優れた構造となっている。さらに活性層3の両脇は、サイリスク構造もしくは高抵抗層からなる電流ブロック構造となっているため、従来構造に比べて、高注入時に活性層脇を流れる電流は極めて少なくなり、高出力特性が改善される。図1、図2に示した方法で製作された半導体レーザの構造を図3、図4に示す。図3(a)および図4(a)は、高速応答特性を向上させたメサ構造となっているが、メサ構造を形成するためのエッチングは特に精密な精度が要求されるものではないので、特性の均一性を阻害するものではない。また、図3(b)および図4(b)は、活性領域外側のダブルヘテロ構造を残した構造であり、メサエッチングが不要になるだけでなく、電流ブロック構造のターンオンを防止して、高出力動作の向上を図った構造となっている。」ことが図面と共に記載されている。
３．本願発明と引用例に記載の発明との対比・判断
　引用例1に記載の「有機金属気相成長法による半導体レーザの製造方法」、「p-InP基板10」、メサストライプを形成するように積層された「p-InPクラッド層11」、「InGaAsP活性層12」及び「n-InPクラッド層13」、そして、メサストライプの両脇に埋め込まれた「p-InP埋込層17」、「n-InP電流ブロック層18」、「p-InP電流ブロック層19」及び「InGaAsP電流ブロック層20」、メサストライプを含む全体に埋め込まれた「n-InP埋込層」は、それぞれ、本願発明の「有機気相成長(MOVPE)法等の薄膜形成法を用いるｐ型基板埋め込み型半導体レーザの製造方法」、活性層ストライプを形成するように積層された「ｐ型の第1の半導体からなる基板」、「ｐ型の第1の半導体からなるバッファー層」と「ｐ型の第1の半導体層」、「活性層」及び「ｎ型の第1の半導体層」、そして、活性層ストライプ領域の周辺部分に積層された「ｐ型の第1の半導体層」、「ｎ型の第1の半導体層」、「ｐ型の第1の半導体層」、「バンドギャップの小さい第２の半導体層」及び活性層ストライプ領域を含む全体に埋め込まれた「ｎ型の第1の半導体層」に対応し、それぞれの対応に格別の差異がない。
　そこで、本願発明と引用例1に記載の発明とを対比すると、両者は「導電型がp型の第1の半導体からなる基板上に、P型の第1の半導体からなるバッファー層、前記p型の第1の半導体からなるバッファー層上の活性層ストライプ領域に積層したp型の第1 の半導体層、活性層及びn型の第1の半導体層と、そして、前記活性層ストライプ領域の周辺部分に順次埋め込み成長させたp型の第1の半導体層、n型の第1の半導体層、p型の第1の半導体層及び前記活性層より積層方向に距離をおいて前記第1の半導体層よりもバンドギャップの小さい第2の半導体層と、更に前記活性層ストライプを含む全体に埋め込まれたn型の第1の半導体層とを備えた有機気相成長(MOVPE)法等の薄膜形成法を用いるｐ型基板埋め込み型半導体レーザの製造方法において、
　活性層ストライプ領域の周辺部分に順次p型の第1の半導体層、n型の第1の半導体層およびp型の第1の半導体層を順次埋め込み成長させ、更に前記活性層より積層方向に距離をおいて前記第1の半導体層よりもバンドギャップの小さい第2の半導体層を形成する工程と、前記マスクを除去した後、前記活性層ストライプを含む全体をn型の第1の半導体層で埋め込む工程と、を含むp型基板埋め込み型半導体レーザの製造方法。」であるという点で一致し、下記の2点（以下、相違点1〜2という。）で相違している。
　相違点1：本願発明は、ｐ型の第1の半導体からなるバッファー層上の活性層ストライプ領域の周辺部分に誘電体からなるマスクを形成して、該活性層ストライプ領域にｐ型の第1の半導体層、活性層そしてｎ型の第1の半導体層を順に積層して活性層ストライプを形成しているのに対して、引用例1に記載の発明は、ｐ型の第1の半導体からなる基板上にｐ型の第1の半導体からなるバッファー層とｐ型の第1の半導体層、活性層そしてｎ型の第1の半導体層となる層を順次積層して形成した後、該ｎ型の第1の半導体層上の活性層ストライプ領域に誘電体マスクを形成して、活性層ストライプ領域の周辺部分をｐ型の第1の半導体層までをエッチングにより除去して活性層ストライプを形成している点。
　相違点2：本願発明では、活性層より積層方向に略0.6μm以上距離をおいて第1の半導体層よりもバンドギャップの小さい第2の半導体層を形成しているのに対して、引用例1に記載の発明では、その距離が略0.6μm以上であることが明記されていない点。
　そこで、上記相違点1及び2について検討する。
　相違点1について
　引用例2には、半導体基板上に、活性層ストライプ領域の周辺部分に誘電体マスクを形成し、クラッド層、活性層及びクラッド層からなる活性層ストライプを選択的に形成する埋め込み型半導体レーザの製造方法が記載されている。
　そして、引用例1及び2に記載の発明は共に埋め込み型半導体レーザの製造方法に関わるものであるから、引用例2に記載の発明を引用例1に記載の発明に適用することは当業者であれば容易に想到し得ることである。
　してみると、引用例1に記載の発明において”ｐ型の第1の半導体からなる基板上にｐ型の第1の半導体からなるバッファー層とｐ型の第1の半導体層、活性層及びｎ型の第1の半導体層となる層を順次積層して形成した後、ｎ型の第1の半導体層上の活性層ストライプ領域に誘電体からなるマスクを形成して、活性層ストライプ領域の周辺部分をｐ型の第1の半導体層までをエッチングにより除去して活性層ストライプを形成する”ことに換えて、引用例2に記載の発明を適用して”ｐ型の第1の半導体からなるバッファー層上の活性層ストライプ領域の周辺部分に誘電体マスクを形成して、該活性層ストライプ領域にｐ型の第1の半導体層、活性層そしてｎ型の第1の半導体層を順に積層して活性層ストライプを形成する”ことは当業者であれば容易になし得ることである。
　相違点2について
　引用例1において、ｐ-InP埋込層17とｐ-InP電流ブロック層19はメサストライプ16の側面で接触している（第4頁右欄第18行〜第20行参照。）から、活性層と第2の半導体層との積層方向の距離がｎ-InPクラッド層の厚み（0.5μｍ）とメサストライプマスクの厚み（200nm）との合計（0.7μｍ）以上であることは図2及びそれに関する記載からして明らかである。
　してみると、引用例1に記載の発明においても、活性層より積層方向に略0.6μm以上距離をおいて第1の半導体層よりもバンドギャップの小さい第2の半導体層が形成されているから、相違点2は実体上の相違ではない。
４．むすび
　以上のとおり、本願発明は、引用例1及び2に記載の発明に基づいて当業者が容易に発明することができたものと認められるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。