(57)【要約】【課題】従来の半導体装置に比べて、構造が簡素化された半導体装置を実現する。【解決手段】１つのアイランド部１２上に２つの半導体素子２０をそれぞれの一部が当該アイランド部１２からはみ出した状態で搭載されている。また、半導体素子２０は、アイランド部１２側の一面２０ａ上に第１電極２１および第３電極２３が形成され、一面２０ａの反対側の他面２０ｂ上に第２電極２２が形成されている。さらに、第３電極２３がアイランド部１２からはみ出した領域内に形成された構造とする。これにより、１つのアイランド部１２が共通の第１電極２１用の配線部材として機能し、半導体素子２０が搭載されたリード部以外に共通の電極用の配線部材が不要な構造となるため、従来の半導体装置と同様の機能を備えつつも、従来よりも簡素化された半導体装置となる。【選択図】図１
2018160604.tif 000002
【特許請求の範囲】
【請求項１】
アイランド部（１２）を有する第１リード部（１１）と、２つの第２リード部（１３）と、２つの第３リード部（１４）とを有するリードフレーム（１０）と、
前記アイランド部上に搭載され、前記アイランド部と向き合う一面（２０ａ）と前記一面の反対側の他面（２０ｂ）とを有すると共に、第１電極（２１）、第２電極（２２）および第３電極（２３）が形成された２つの半導体素子（２０）と、
前記第３リード部と前記半導体素子とを前記他面側において電気的に接続する２つの電気接続部材（３０、３１）と、
前記リードフレームの一部、前記半導体素子および前記電気接続部材を覆う封止部材（４０）と、を備え、
前記２つの半導体素子それぞれは、一部が前記アイランド部からはみ出して配置され、
前記第１電極は、前記一面上であって前記アイランド部と向き合う領域に形成されると共に、前記アイランド部と電気的に接続され、
前記第２電極は、前記他面上に形成されると共に、１つの前記電気接続部材と電気的に接続され、
前記第３電極は、前記半導体素子のうち前記アイランド部からはみ出す領域に形成されると共に、１つの前記第２リード部と電気的に接続されている半導体装置。
【請求項２】
前記第１電極は、ソース電極とされ、
前記第２電極は、ドレイン電極とされ、
前記第３電極は、ゲート電極とされている請求項１に記載の半導体装置。
【請求項３】
前記第３電極は、前記一面側に形成され、前記一面側において前記第３リード部と電気的に接続されている請求項１または２に記載の半導体装置。
【請求項４】
前記第３電極は、前記他面側に形成され、前記他面側において前記第３リード部と電気的に接続されている請求項１または２に記載の半導体装置。
【請求項５】
前記第３電極は、前記一面側および前記他面側の両面に形成され、前記他面側において前記第３リード部と電気的に接続されており、
前記一面側に形成された前記第３電極と前記他面側に形成された前記第３電極とが、前記半導体素子を厚み方向において貫通して設けられ、前記一面と前記他面とを繋ぐ貫通電極（２４）を介して電気的に接続されている請求項１、２および４のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体素子が搭載され、共通の配線部材により各半導体素子を別々に駆動できる半導体装置に関する。
【背景技術】
【０００２】
従来より、複数のアイランド部およびリード部を有するリードフレームと、リードフレーム上に搭載された半導体素子と、半導体素子とリード部とを電気的に接続する電気接続部材と、を複数含む半導体装置が知られている。このような半導体装置としては、例えば、特許文献１に記載のものが挙げられる。
【０００３】
特許文献１に記載の半導体装置は、アイランド部を有する３つの第１のリード部と、異なるアイランド部上に搭載された２つの半導体素子と、２つの半導体素子とワイヤを介して接続された２つの第２のリード部と、１つのクリップと、封止樹脂部材とを有する。
【０００４】
このような構成において、２つの半導体素子は、例えば縦型の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ（Insulated Gate Bipolar Transistorの略））とされ、ドレイン電極側がアイランド部と電気的に接続されている。また、２つの半導体素子それぞれは、ソース電極およびゲート電極が当該半導体素子のうちアイランド部と向き合う面の反対面に形成され、ゲート電極がワイヤを介して第２のリード部と電気的に接続されている。また、１つのクリップは、２つの半導体素子のうちソース電極と第１のリード部のうち半導体素子が搭載されていないもののアイランド部とを架橋してこれら３つの部材を電気的に接続している。封止樹脂部材については、上記の構成部材の一部を覆っており、各リード部の一部とアイランド部のうち当該反対面については、モールド樹脂から露出している。
【０００５】
このような構造とされた特許文献１に記載の半導体装置は、第１のリード部のうち２つの半導体素子のそれぞれのソース電極にクリップを介して電気的に接続されたものを共通のソース電極用の配線部材として用いることができる構成とされている。つまり、半導体素子が搭載された第１のリードと別に共通の配線部材を設けた構造とされることにより、２つの半導体素子を別々に駆動させつつ、各半導体素子における駆動電流を別々の領域に流すことができる半導体装置となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第５７９９９７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の半導体装置は、上記のように、２つの半導体素子が搭載された第１のリード部の他に、各半導体素子のソース電極に接続されたアイランド部を有するリード部を配線部材として別途設けた構造とされる必要がある。そのため、このソース電極用の配線部材の分だけ半導体装置のサイズが大きくなってしまう。
【０００８】
本発明は、上記の点に鑑みてなされたものであり、半導体素子が搭載されたリード部と別の共通電極用の配線部材を設けることなく、複数の半導体素子を別々に駆動させることができると共に、従来よりも小型化された半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の半導体装置は、アイランド部（１２）を有する第１リード部（１１）と、２つの第２リード部（１３）と、２つの第３リード部（１４）とを有するリードフレーム（１０）と、アイランド部上に搭載され、アイランド部と向き合う一面（２０ａ）と一面の反対側の他面（２０ｂ）とを有すると共に、第１電極（２１）、第２電極（２２）および第３電極（２３）が形成された２つの半導体素子（２０）と、第３リード部と半導体素子とを他面側において電気的に接続する２つの電気接続部材（３０、３１）と、リードフレームの一部、半導体素子および電気接続部材を覆う封止部材（４０）と、を備える。
【００１０】
そして、２つの半導体素子それぞれは、一部がアイランド部からはみ出して配置され、第１電極は、一面上であってアイランド部と向き合う領域に形成されると共に、アイランド部と電気的に接続され、第２電極は、他面上に形成されると共に、１つの電気接続部材と電気的に接続され、第３電極は、半導体素子のうちアイランド部からはみ出す領域に形成されると共に、１つの第２リード部と電気的に接続されている。
【００１１】
これにより、半導体素子が搭載されるアイランド部の他に、２つの半導体素子の共通電極用の配線部材として機能するリード部が不要となり、複数の半導体素子を別々に駆動できると共に、従来の半導体装置に比べて小型化された半導体装置となる。
【００１２】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態の半導体装置の構造を示す上面レイアウト図である。
【図２】図１中のIIA−IIA間およびIIB−IIB間の断面を示す断面図である。
【図３】第２実施形態の半導体装置の構造を示す上面レイアウト図である。
【図４】図３中のIV−IV間の断面を示す断面図である。
【図５】第３実施形態の半導体装置の構造を示す上面レイアウト図である。
【図６】図５中のVI−VI間の断面を示す断面である。
【図７】第４実施形態の半導体装置の構造を示す上面レイアウト図である。
【図８】図７中のVIII−VIII間の断面を示す断面である。
【図９】第５実施形態の半導体装置の構造を示す上面レイアウト図である。
【図１０】図９中のX−X間の断面を示す断面図である。
【図１１】従来の半導体装置の構造を示す上面レイアウト図である。
【図１２】図１１中のXIIA−XIIA間およびXIIB−XIIB間の断面を示す断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１５】
（第１実施形態）
第１実施形態の半導体装置について、図１、２を参照して述べる。図１では、後述する封止部材４０の外郭線については一点鎖線で示している。図２（ａ）では、図１中のIIA−IIA間の断面構成を示しており、別断面における後述する第１リード部１１については破線で示している。図２（ｂ）では、図１中のIIB−IIB間の断面構成を示している。なお、図１では、断面を示したものではないが、構成を分かり易くするためにハッチングを施している。
【００１６】
本実施形態の半導体装置は、図１に示すように、アイランド部１２を有する第１リード部１１、第２リード部１３および第３リード部１４を備えるリードフレーム１０と、半導体素子２０と、電気接続部材３０と、封止部材４０と、を有してなる。本実施形態の半導体装置では、２つの半導体素子２０それぞれは、アイランド部１２から一部はみ出るように互いに離れて配置されつつ、導電性接合材５０を介して同じアイランド部１２上に搭載され、第２リード部１３および第３リード部１４と電気的に接続されている。
【００１７】
リードフレーム１０は、本実施形態では、板状に形成されているアイランド部１２を有する１つの第１リード部１１と、２つの第２リード部１３と、２つの第３リード部１４とを有してなる。リードフレーム１０は、例えば、Ｃｕ、Ｎｉ、Ｆｅなどの金属材料もしくはこれらの合金等により構成されている。リードフレーム１０は、必要に応じて、その表面に貴金属などによるメッキが施されていてもよい。
【００１８】
アイランド部１２は、図２（ａ）、（ｂ）に示すように、表裏の関係にある表面１２ａと裏面１２ｂとを有する。アイランド部１２は、本実施形態では、表面１２ａ上に２つの半導体素子２０が搭載されており、裏面１２ｂが封止部材４０から露出している。アイランド部１２は、本実施形態では、表面１２ａに対する法線方向における厚み（以下、単に「厚み」という）が、リード部１３、１４および第１リード部１１のうちアイランド部１２と異なる部分の厚みよりも厚くされている。アイランド部１２は、半導体素子２０の駆動により生じる熱を外部に放熱するヒートシンクとしての役割を果たす。
【００１９】
第１リード１１のうちアイランド部１２は、図２（ａ）に示すように、導電性接合材５０を介して２つの半導体素子２０のうち後述するそれぞれの第１電極２１と電気的に接続されている。
【００２０】
２つの第２リード部１３それぞれは、図１もしくは図２（ａ）に示すように、導電性接合材５０を介して異なる半導体素子２０のうち後述する第３電極２３と電気的に接続されている。
【００２１】
２つの第３リード部１４それぞれは、図２（ａ）に示すように、電気接続部材３０および導電性接合材５０を介して異なる半導体素子２０のうち後述する第２電極２２と電気的に接続されている。
【００２２】
半導体素子２０は、図１もしくは図２（ａ）に示すように、表裏の関係にある一面２０ａと他面２０ｂとを有する板状とされ、一面２０ａ側がアイランド部１２の表面１２ａと向き合うと共に、一部がアイランド部１２からはみ出るように配置されている。
【００２３】
半導体素子２０は、本実施形態では、例えば、ＩＧＢＴ、電界効果トランジスタ等のトランジスタなどが用いられており、Ｓｉ、ＳｉＣ、ＧａＮなどにより構成されている。半導体素子２０は、一面２０ａ側に第１電極２１と第３電極２３とが形成され、他面２０ｂ側に第２電極２２が形成されている。なお、半導体素子２０については、公知の一般的な半導体素子の構成とされている。
【００２４】
本実施形態では、第１電極２１は、ソース電極とされ、導電性接合材５０を介してアイランド部１２と電気的に接続されている。第２電極２２は、ドレイン電極とされ、電気接続部材３０および導電性接合材５０を介して第３リード部１４と電気的に接続されている。第３電極２３は、半導体素子２０の一面２０ａのうちアイランド部１２からはみ出した領域内に形成されつつ、ゲート電極とされると共に、導電性接合材５０を介して第２リード部１３と電気的に接続されている。
【００２５】
電気接続部材３０は、例えばＣｕなどの金属材料によるクリップやワイヤなどにより構成され、本実施形態では、Ｃｕクリップとされている。電気接続部材３０は、図２に示すように、導電性接合材５０を介して半導体素子２０のドレイン電極である第２電極２２と電気的に接続されている。なお、電気接続部材３０は、大電流、例えば数百Ａの電流を流す用途の場合には、Ｃｕなどによるクリップを用い、数十Ａ以下の電流を流す用途の場合にはＣｕなどによるワイヤを用いられる。
【００２６】
封止部材４０は、第１リード部１１、第２リード部１３および第３リード部１４のうちの一部と、アイランド部１２のうち裏面１２ｂと異なる部分と、半導体素子２０と、電気接続部材３０と、導電性接合材５０とを覆っている。封止部材４０は、例えば、エポキシ樹脂やシリコーンなどの樹脂などで構成される。
【００２７】
なお、本実施形態の半導体装置は、図２に示すように、エポキシ樹脂を封止部材４０として用いたモールドパッケージとされており、アイランド部１２の裏面１２ｂが露出したいわゆるハーフモールド構造とされている。なお、本実施形態の半導体装置は、上記に限られず、セラミックパッケージやカンパッケージなどの気密パッケージ構造とされてもよい。
【００２８】
導電性接合材５０は、半導体素子２０や第２リード部１３、第３リード部１４と他の部材を電気的に接続するためのものであり、例えば、はんだや導電性接着剤などが用いられる。
【００２９】
以上が、本実施形態の半導体装置の基本的な構成である。つまり、本実施形態の半導体装置は、第１リード部１１が共通のソース電極用の配線部材とされ、ゲート電極用の配線部材である第２リード部１３に電圧を印加することで２つの半導体素子２０を別々に駆動でき、異なる領域に電流を供給できる構造とされている。
【００３０】
次に、本実施形態の半導体装置の製造方法について説明する。なお、製造工程については、一般的な半導体装置の製造方法と同じであるため、ここでは簡単に説明する。
【００３１】
まず、複数のリード部１１、１３、１４とアイランド部１２とを備えるリードフレーム１０を用意する。具体的には、リード部１１、１３、１４とアイランド部１２の厚みが異なるリードフレーム１０は、例えば、部分的に厚みの異なるＣｕなどの金属板材を鍛造などにより形成した後、プレス打ち抜きなどの加工をすることにより得られる。
【００３２】
また、一面２０ａと他面２０ｂとを有し、一面２０ａ上に第１電極２１および第３電極２３が形成され、他面２０ｂ上に第２電極２２が形成された板状の半導体素子２０を用意する。半導体素子２０は、例えばＩＧＢＴなどのパワー半導体モジュールであり、任意の製造方法により製造される。
【００３３】
次いで、はんだなどの導電性接合材５０を、例えば、ディスペンスや印刷などでアイランド部１２および第２リード部１３に塗布する。そして、アイランド部１２上の導電性接合材５０上に第１電極２１が配置され、第２リード部１３上の導電性接合材５０上に第３電極２３が配置されるように半導体素子２０を搭載する。その後、導電性接合材５０を加熱して溶かし、冷却して導電性接合材５０を固化させる。これにより、半導体素子２０がアイランド部１２および第２リード部１３に導電性接合材５０を介して接合され、１つのアイランド部１２と２つの第２リード部１３とが２つの半導体素子２０により架橋された構造となる。
【００３４】
続けて、電気接続部材３０として、例えばＣｕクリップを用意する。そして、２つの半導体素子２０のそれぞれの第２電極２２上および第３リード部１４に導電性接合材５０を塗布し、この導電性接合材５０と第３リード部１４上の導電性接合材５０とを架橋するようにＣｕクリップを搭載する。その後、導電性接合材５０を加熱して溶かし、冷却して固化させることで２つの半導体素子２０のうち第２電極２２が、それぞれ異なる１つの第３リード部１４とＣｕクリップを介して電気的に接続されることとなる。
【００３５】
その後、トランスファーモールド法などにより、アイランド部１２のうち裏面１２ｂと異なる部分、２つの半導体素子２０、２つのＣｕクリップ、およびリード部１１、１３、１４の一部をエポキシ樹脂などにより封止する。これにより、封止部材４０が成形され、本実施形態の半導体装置を製造することができる。
【００３６】
なお、上記の製造方法は、本実施形態の半導体装置の製造方法の一例であり、工程の順番が変更されてもよく、他の任意の半導体装置の製造工程が適用されてもよい。
【００３７】
次に、本実施形態の半導体装置の構造とされることによる効果について、従来の半導体装置について示した図１１、図１２を参照して説明する。なお、図１１では、断面を示したものではないが、構成を分かり易くするためにハッチングを施している。
【００３８】
従来の半導体装置は、図１１に示すように、アイランド部１０２を有する２つの第１リード部１０１と、２つの第２リード部１０３と、１つの第３リード部１０４と、アイランド部１０２上に搭載された半導体素子２００と、を有してなる。また、従来の半導体装置は、半導体素子２００と第２リード部１０３とを電気的に接続するワイヤ３１と、半導体素子２００と第３リード部１０４とを電気的に接続する電気接続部材３２と、を有する。
【００３９】
そして、図１２に示すように、アイランド部１０２のうち半導体素子２００が導電性接合材５０を介して搭載された面の反対面、およびリード部１０１、１０３、１０４の一部と異なる部分が封止部材４０により封止され、いわゆるハーフモールド構造とされている。
【００４０】
また、アイランド部１０２および第３リード部１０４のうち電気接続部材３２が接続される部分は、リード部のうちアイランド部と異なる部分よりも板厚が厚くされており、ヒートシンクとしての役割を果たす。
【００４１】
半導体素子２００は、図１２（ａ）に示すように、アイランド部１０２側の一面２００ａ上に第１電極２０１が形成され、一面２００ａの反対側の他面２００ｂ上に第２電極２０２および第３電極２０３が形成されている。そして、２つの半導体素子２００のうち第３電極２０３は、それぞれワイヤ３１を介して異なる１つの第２リード部１０３と電気的に接続されている。また、第１電極２０１についてはドレイン電極とされ、第２電極２０２についてはソース電極とされ、第３電極２０３についてはゲート電極とされている。
【００４２】
つまり、従来の半導体装置は、第３リード部１０４が２つの半導体素子２００における共通のソース電極用の配線部材として機能し、２つの半導体素子２００を別々に駆動させ、これらの素子の駆動電流を別々の領域に流すことができる構造とされている。
【００４３】
ここで、従来の半導体装置を製造するに当たり、まず１つのアイランド部１０２に１つの半導体素子２００を搭載してドレイン電極と当該アイランド部１０２とを電気的に接続し、ゲート電極と第２リード部１０３とのワイヤ接続を行う。そして、電気接続部材３２を介して、２つの半導体素子２００のソース電極と第３リード部１０４とを電気的に接続した後に、封止部材４０で封止する。
【００４４】
しかしながら、従来の半導体装置は、図１２（ｂ）に示すように、２つのアイランド部１０２を有する第１リード部１０１と第２リード部１０３の他に、第３リード部１０４を有するため、第３リード部１０４の分だけそのサイズが必要となる。そして、従来の半導体装置では、半導体素子２００の数だけアイランド部１０２が必要となるが、各アイランド部１０２同士は、各アイランド部１０２間の絶縁確保の観点から、ある程度間隔を空けて配置する必要があるため、その間隔分だけサイズが大きくなる。
【００４５】
また、従来の半導体装置は、ヒートシンクとして機能するアイランド部１０２および第３リード部１０４の一部がそれぞれ分離した構造とされている。そのため、従来の半導体装置は、製造工程にて何らかの理由でこれらの位置ズレが生じた場合、アイランド部１０２の位置ズレに伴う反りや封止に用いる金型とアイランド部１０２等との間への封止材料が入り込むことによる樹脂バリなどの不具合が生じ得る。仮に、各アイランド部１０２の位置ズレが起きなくても、それぞれの厚みにバラツキがある場合には、各アイランド部１０２間で段差が生じ、同様に反りや樹脂バリが生じ得る。
【００４６】
これに対して、本実施形態の半導体装置は、図１もしくは図２に示すように、２つの半導体素子２０が従来の半導体装置における半導体素子２００の表裏を逆にした状態で、かつ、１つのアイランド部１２上からそれぞれの一部がはみ出すように搭載されている。
【００４７】
具体的には、本実施形態の半導体装置では、半導体素子２０は、アイランド部１２からゲート電極である第３電極２３がはみ出した状態で配置されると共に、ソース電極である第１電極２１とアイランド部１２とが電気的に接続されている。また、半導体素子２０それぞれは、ゲート電極が異なる第２リード部１３に電気的に接続され、ドレイン電極である第２電極２２が異なる第３リード部１４に電気的に接続されている。
【００４８】
これにより、本実施形態の半導体装置は、１つの第１リード部１１が２つの半導体素子２０の共通のソース電極用の配線部材として機能し、従来の半導体装置のように半導体素子２００が搭載されたリード部と別の共通のソース電極用の配線部材が不要な構造となる。また、各半導体素子２０のドレイン電極が別々の第３リード部１４と接続されているため、各半導体素子２０の駆動電流は、別々の領域に供給される。
【００４９】
よって、本実施形態の半導体装置は、従来の半導体装置に比べてその構造を簡素化、小型化しつつも、２つの半導体素子２０を別々に駆動させ、それぞれの素子の駆動電流を別々の領域に流すことができる構造となる。
【００５０】
また、１つのアイランド部１２を用いつつ、ヒートシンクとして機能させるためにその板厚が厚い構成とされることで、製造工程において反りが生じにくい半導体装置となる。
【００５１】
さらに、共通のソース電極用の配線部材とされた１つのアイランド部１２上に２つの半導体素子２０を搭載されているため、各半導体素子２０同士の間隔を従来よりも狭くしても、絶縁不良の問題が生じない。そのため、従来の半導体装置で複数のアイランド部１０２同士の間で必要であったアイランド部１０２間の隙間が不要となり、本実施形態の半導体装置は、その分だけ小型化された構造となる。
【００５２】
加えて、アイランド部１２が１つしかない構成であるため、２つの半導体素子２０が搭載されたアイランド部１２の位置ズレや厚みバラツキによる段差が生じない。その結果、封止部材４０の成形工程での金型とアイランド部１２との隙間に封止樹脂材料が入り込むことによる樹脂バリの発生を抑制できる構造の半導体装置となる。
【００５３】
本実施形態によれば、半導体素子２０を敢えてアイランド部１２から一部はみ出すように搭載し、当該はみ出した部分に形成された第３電極２３を第２リード部１３に接続された構造の半導体装置となる。これにより、１つのアイランド部１２に２つの半導体素子２０を搭載しつつも、当該アイランド部１２を共通の第１電極２１用の配線部材とでき、かつ、これらの半導体素子２０を別々に駆動することができる半導体装置となる。
【００５４】
したがって、このような構造の半導体装置とすることにより、従来の半導体装置において設けられていた共通電極用の配線部材、すなわち半導体素子２０が搭載されたアイランド部１２と異なるアイランド部を有するリード部を別途設ける必要がなくなる。
【００５５】
よって、本実施形態の半導体装置は、半導体素子２０を搭載するためのアイランド部１２が１つあれば足り、その分だけ簡素化されるため、従来の半導体装置に比べて構造が小型化されると共に、反りや樹脂バリの発生が抑制された半導体装置となる。
【００５６】
（第２実施形態）
第２実施形態の半導体装置について、図３、図４を参照して述べる。図３では、封止部材４０の外郭線については一点鎖線で示している。図４では、別断面における第１リード部１１を破線で示している。なお、図３では、断面を示したものではないが、構成を分かり易くするためにハッチングを施している。
【００５７】
本実施形態の半導体装置は、図３もしくは図４に示すように、半導体素子２０の第３電極２３と第２リード部１３とが、ワイヤ３１を介して電気的に接続されている点で上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
【００５８】
半導体素子２０がパワー半導体素子であっても、第３電極２３がゲート電極である場合には、第２リード部１３に流れる電流量は小さい。このような場合には、図４に示すように、第２リード部１３は、ワイヤ３１を介して第３電極２３と電気的に接続されていてもよい。
【００５９】
なお、ワイヤ３１は、例えば、数十Ａ以下の電流を流す箇所における電気的接続に用いられ、Ａｌ、Ａｕ、Ｃｕ、Ａｇなどの金属材料により構成される。
【００６０】
次に、本実施形態の半導体装置の製造方法について説明する。ただし、本実施形態の半導体装置は、上記第１実施形態の半導体装置とほぼ同じ製造工程により製造されるため、ここでは相違点について主に説明する。
【００６１】
上記第１実施形態の半導体装置の製造工程と同様に、リードフレーム１０を用意し、アイランド部１２および第３リード部１４に導電性接合材５０を塗布する。そして、半導体素子２０をリフロー方式で搭載し、半導体素子２０をアイランド部１２上に固定する。その後、同様に導電性接合材５０を半導体素子２０上に塗布した後に、電気接続部材３０を第３リード部１４と半導体素子２０とを架橋するように搭載し、リフロー方式でこれを固定する。
【００６２】
次いで、半導体素子２０および電気接続部材３０が接続されたリードフレーム１０をひっくり返した後、ワイヤボンディングで第３電極２３と第２リード部１３とをワイヤ３１で電気的に接続する。
【００６３】
その後、上記第１実施形態の半導体装置と同様の手順で、封止部材４０を成形することにより、本実施形態の半導体装置が得られる。なお、本実施形態の半導体装置は、上記第１実施形態の半導体装置と同様に、上記の製造工程の順番が変更されてもよく、他の任意の半導体装置の製造工程が適用されてもよい。
【００６４】
本実施形態によれば、上記第１実施形態の半導体装置と同様に、アイランド部１２を１つ備えれば足り、簡素化されるため、従来の半導体装置に比べて構造が小型化されると共に、反りや樹脂バリの発生が抑制された半導体装置となる。また、ワイヤボンディングにより異なる部材間の電気的接続の工程が簡素化され、より簡便に製造できる半導体装置となる。
【００６５】
（第３実施形態）
第３実施形態の半導体装置について、図５、６を参照して述べる。図５では、封止部材４０の外郭線については一点鎖線で示している。図６では、別断面における第１リード部１１を破線で示している。なお、図５では、断面を示したものではないが、構成を分かり易くするためにハッチングを施している。
【００６６】
本実施形態の半導体装置は、図５もしくは図６に示すように、第３電極２３が半導体素子２０の一面２０ａおよび他面２０ｂに形成され、これらが貫通電極２４により電気的に接続されている。そして、本実施形態の半導体装置では、第２リード部１３と第３電極２３とが半導体素子２０の他面２０ｂ側においてワイヤ３１を介して電気的に接続されている点において、上記第２実施形態の半導体装置と相違する。本実施形態では、この相違点について主に説明する。
【００６７】
半導体素子２０は、図６に示すように、第３電極２３が一面２０ａおよび他面２０ｂの両面に形成されると共に、一面２０ａ側の第３電極２３と他面２０ｂ側の第３電極２３とを繋ぐように貫通して設けられた貫通電極２４が形成されている。
【００６８】
貫通電極２４は、例えば、Ｃｕなどの金属材料などにより構成され、ドライエッチングによってトレンチを形成した後に、電解メッキを行うことにより形成される。半導体素子２０は、貫通電極２４が形成された構造とされることにより、第１電極２１がソース電極とされつつも、ゲート電極とされた第３電極２３と他面２０ｂ側においてワイヤボンディングすることが可能な構造となる。
【００６９】
そのため、本実施形態の半導体装置を製造する際、上記第２実施形態と異なり、半導体素子２０および電気接続部材３０を搭載したリードフレーム１０をひっくり返すことなく、ワイヤボンディングにより第２リード部１３と第３電極２３とを接続できる。
【００７０】
本実施形態によれば、上記第２実施形態の半導体装置と同様に、アイランド部１２を１つ備えれば足り、簡素化されるため、従来の半導体装置に比べて構造が小型化されると共に、反りや樹脂バリの発生が抑制された半導体装置となる。また、ワイヤボンディングにより異なる部材間の電気的接続の工程が簡素化され、かつ、上記第２実施形態の半導体装置の製造のようにワイヤボンディングの際にひっくり返す必要がないため、さらに簡便に製造できる半導体装置となる。
【００７１】
（第４実施形態）
第４実施形態の半導体装置について、図７、図８を参照して述べる。図７では、封止部材４０の外郭線については一点鎖線で示している。図８では、別断面における第１リード部１１を破線で示している。なお、図７では、断面を示したものではないが、構成を分かり易くするためにハッチングを施している。
【００７２】
本実施形態の半導体装置は、図７もしくは図８に示すように、半導体素子２０の他面２０ｂに形成された第２電極２２がワイヤ３１を介して第３リード部１４と電気的に接続されている点で上記第２実施形態と相違する。本実施形態では、この相違点について主に説明する。
【００７３】
半導体素子２０を数十Ａ以下の比較的少ない電流で駆動させる場合には、ワイヤ３１を介してドレイン電極である第２電極２２と第３リード部１４とが電気的に接続された構造とされてもよい。
【００７４】
本実施形態によれば、アイランド部１２を１つ備えれば足り、簡素化されるため、従来の半導体装置に比べて構造が小型化されると共に、反りや樹脂バリの発生が抑制された半導体装置となる。また、Ｃｕクリップなどの代わりにワイヤ３１を用いたワイヤボンディングにより第２電極２２と第３リード部１４とを接続することで、上記第２実施形態に比べて、さらに配線接続を簡便に行うことができる構造の半導体装置となる。
【００７５】
（第５実施形態）
第５実施形態について、図９、図１０を参照して述べる。図９では、封止部材４０の外郭線については一点鎖線で示している。図１０では、別断面における第１リード部１１を破線で示している。なお、図９では、断面を示したものではないが、構成を分かり易くするためにハッチングを施している。
【００７６】
本実施形態の半導体装置は、図９もしくは図１０に示すように、第３電極２３が半導体素子２０の一面２０ａおよび他面２０ｂに形成され、これらが貫通電極２４により電気的に接続されている。そして、第３電極２３が、他面２０ｂ側においてワイヤ３１を介して第２リード部１３と電気的に接続された構造とされている点で上記第４実施形態と相違する。本実施形態では、この相違点について主に説明する。
【００７７】
上記第３実施形態と同様に、第３電極２３を他面２０ｂ側にも設けることで、製造工程における第３電極２３と第２リード部１３とのワイヤ接続にて、半導体素子２０が搭載されたリードフレーム１０の向きを反転させる必要がなくなる。そして、上記第４実施形態と同様に、第２電極２２と第３リード部１４とをワイヤ３１により接続するのと同時に、第３電極２３と第２リード部１３とのワイヤ接続が可能となり、さらにワイヤ接続が容易に行える構造の半導体装置となる。
【００７８】
本実施形態によれば、アイランド部１２を１つ備えれば足り、簡素化されるため、従来の半導体装置に比べて構造が小型化されると共に、反りや樹脂バリの発生が抑制された半導体装置となる。また、第２電極２２および第３電極２３のワイヤ接続を同じ工程で行うことができ、上記第４実施形態に比べてさらにワイヤ接続が容易に行える構造の半導体装置となる。
【００７９】
（他の実施形態）
なお、上記した各実施形態に示した半導体装置は、本発明の半導体装置の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００８０】
上記各実施形態では、２つの半導体素子２０が１つのアイランド部１２上に搭載された例について説明した。しかし、１つのアイランド部１２上に３つ以上の半導体素子２０が搭載された構造とされてもよく、この場合、第２リード部１３および第３リード部１４は、アイランド部１２上に搭載された半導体素子２０の数に対応する数だけ設けられる。この場合であっても、アイランド部１２が共通のソース電極用の配線部材として機能するため、従来の半導体装置のように別途共通の電極用の配線部材が必要ないため、従来よりも小型化された半導体装置となる。
【符号の説明】
【００８１】
１０  リードフレーム
１１  第１リード部
１２  アイランド部
１３  第２リード部
１４  第３リード部
２０  半導体素子
２１  第１電極
２２  第２電極
２３  第３電極
３０  電気接続部材
【図１】
2018160604.tif 000003
【図２】
2018160604.tif 000004
【図３】
2018160604.tif 000005
【図４】
2018160604.tif 000006
【図５】
2018160604.tif 000007
【図６】
2018160604.tif 000008
【図７】
2018160604.tif 000009
【図８】
2018160604.tif 000010
【図９】
2018160604.tif 000011
【図１０】
2018160604.tif 000012
【図１１】
2018160604.tif 000013
【図１２】
2018160604.tif 000014