【事件の表示】
　特願２００７−１７１３２９「全背面接点構成を含む光起電力デバイス及び関連する方法」拒絶査定不服審判事件〔平成２０年　１月３１日出願公開、特開２００８−　２１９９３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１　手続の経緯　
　本願は、平成１９年６月２９日（パリ条約による優先権主張２００６年６月３０日、米国）の外国語書面出願であって、 平成１９年８月２４日付けで翻訳文が提出され、平成２２年６月１４日付けで手続補正がなされ、平成２４年７月１２日付けで拒絶査定がなされ、これに対して、同年１１月１６日付けで拒絶査定不服審判が請求されたものである。
　
２　本願発明
　本願の請求項１ないし１２に係る発明は、平成２２年６月１４日付けで補正された特許請求の範囲の請求項１ないし１２に記載された事項によりそれぞれ特定されるものであるところ、その請求項１に係る発明は、平成２２年６月１４日付け補正後の明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１に記載されたとおりの次のものと認める。
　
「（ａ）前面（１２）及び背面（１４）を有する１つの導電型の半導体基板（１０）と、
　（ｂ）前記半導体基板（１０）の前面（１２）上に配置された第１のアモルファス半導体層（１６）と、
　（ｃ）前記半導体基板（１０）の背面（１４）の一部分上に配置され、その深さにわたって前記基板（１０）との界面における真性からその反対側における導電性まで組成傾斜し、また選択ドーパント原子の組み込みによって得られた選択導電型を有する第２のアモルファス半導体層（２２）と、
　（ｄ）前記半導体基板（１０）の背面（１４）の別の部分上にかつ前記第２のアモルファス半導体層（２２）から間隔をおいて配置され、その深さにわたって前記基板（１０）との界面における真性からその反対側における導電性まで組成傾斜し、また前記第２のアモルファス層（２２）の型とは異なりかつ選択ドーパント原子の組み込みによって得られた導電型を有する第３のアモルファス半導体層（３２）と、
を含む半導体構造であって、前記第２のアモルファス半導体層（２２）及び第３のアモルファス半導体層（３２）の両方について前記基板（１０）との界面におけるドーパント原子の濃度がゼロであり、またその反対側におけるドーパント原子の濃度が１×１０１６ｃｍ−３〜１×１０２１ｃｍ−３の範囲内であり、前記基板（１０）の前面（１２）及び背面（１４）が共にテクスチャ加工されている、半導体構造。」（以下「本願発明」という。）
　
３　刊行物の記載事項
　原査定の拒絶の理由に引用された「本願の優先日前に頒布された刊行物である特開２００５−１０１２４０号公報（以下「引用例」という。）」には、図とともに以下の事項が記載されている（下線は審決で付した。以下同じ。）。
（１）「【技術分野】
【０００１】
  本発明は、半導体接合を用いた
光起電力素子
【背景技術】
【０００２】
  近年、ｎ型単結晶シリコン基板とｐ型非晶質シリコン膜との接合を有する光起電力素子が開発されている。このような光起電力素子において、光電変換効率を向上させるためには、高い短絡電流Ｉｓｃおよび開放電圧Ｖｏｃを維持しつつ曲線因子Ｆ．Ｆ．を向上させる必要がある。
【０００３】
  しかしながら、ｎ型単結晶シリコン基板とｐ型非晶質シリコン膜との接合部においては、界面準位が多数存在するため、キャリアの再結合が発生し、開放電圧Ｖｏｃが低下する。
【０００４】
  そこで、ｎ型単結晶シリコン基板とｐ型非晶質シリコン膜との接合部におけるキャリア再結合を抑制するために、ｎ型単結晶シリコン基板とｐ型非晶質シリコン膜との間に実質的に真性な非晶質シリコン膜（ｉ型非晶質シリコン膜）が挿入されたＨＩＴ（真性薄膜を有するヘテロ接合：Heterojunction with Intrinsic Thin-Layer）構造を有する光起電力素子が提案されている（例えば、特許文献１参照）。
【０００５】
  この光起電力素子は、ｎ型単結晶シリコン基板の主面側から受光し、ｎ型単結晶シリコン基板内で発電する。このときに発生する電力は、主面側および裏面側に設けられた電極により外部に取り出すことができる。
【特許文献１】特開平１１−２２４９５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
  しかしながら、上記光起電力素子では、主面側の電極およびｐ型非晶質シリコン膜による光吸収により、ｎ型単結晶シリコン基板に入射するフォトン数が減少し、発電効率を制限することになる。
【０００７】
  本発明の目的は、入射光を最大限に活用できる光起電力素子およびその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
  本明細書中における結晶系半導体には単結晶半導体および多結晶半導体が含まれるものとし、非晶質系半導体には非晶質半導体および微結晶半導体が含まれるものとする。
【０００９】
  また、真性の非晶質系半導体膜とは、不純物が意図的にドープされていない非晶質系半導体膜であり、半導体原料に本来的に含まれる不純物または製造過程において自然に混入する不純物を含む非晶質系半導体膜も含む。
【００１０】
  本発明に係る光起電力素子
は、一面および他面を有する結晶系半導体を備え、結晶系半導体の一面の第１の領域に、真性の第１の非晶質系半導体膜と、一導電型を示す不純物を含む第２の非晶質系半導体膜と、第１の電極とを順に備え、結晶系半導体の一面の第２の領域に、一導電型と異なる他導電型を示す不純物を含む半導体層と、第２の電極とを順に備えるも
【００１１】
  本発明に係る光起電力素子においては、結晶系半導体が他面側から受光すると正孔および電子が発生し、発生した正孔は第１の非晶質系半導体膜、第２の非晶質系半導体膜および第１の電極を経由する経路と半導体層および第２の電極を経由する経路とのいずれか一方の経路を通って外部へ取り出され、発生した電子は正孔とは逆の経路を通って外部へ取り出される。
【００１２】
  この場合、
第１の電極および第２の電極が一面側に形成されているので、入射光が劣化しない。それにより、結晶系半導体の他面から受光することにより、入射光を最大限に活用することができ
【００１３】
  結晶系半導体は、一導電型を示す不純物を含んでもよい。この場合、結晶系半導体と半導体層との間にｐｎ接合が形成され、キャリアの取り出しが効率良く行われる。
【００１４】
  半導体層は、他導電型を示す不純物を含む第３の非晶質系半導体膜であり、結晶系半導体と第３の非晶質系半導体膜との間に真性の第４の非晶質系半導体膜をさらに備えてもよい。この場合、結晶系半導体と第３の非晶質系半導体膜との間のキャリアの再結合が防止され、発電効率が向上する。
【００１５】
  結晶系半導体の第１の領域の第１の非晶質系半導体膜と第２の領域の第４の非晶質系半導体膜とが連続する共通の非晶質系半導体膜であってもよい。この場合、結晶系半導体の一面側が真性の非晶質系半導体膜で覆われる。それにより、結晶系半導体の一面側の露出部がなくなり、結晶系半導体の一面側におけるキャリアの再結合が防止され、発電効率が向上する。
【００１６】
  
第１の領域と第２の領域とが間隔をおいて設けられ、
【００１７】
  半導体層は、結晶系半導体の第２の領域に他導電型を示す不純物がドープされたドープ層であってもよい。この場合、ドープ層により結晶系半導体と第２の非晶質系半導体との電気的接触が得られる。
【００１８】
  他面の実質的に全面が光入射面であってもよい。この場合、他面から十分に光が入射するため、入射光を最大限に活用することができる。
【００１９】
  本発明に係る光起電力素子の製造方法は、結晶系半導体の一面の第１の領域に真性の第１の非晶質系半導体膜を形成する工程と、第１の非晶質系半導体膜上に一導電型を示す不純物を含む第２の非晶質系半導体膜を形成する工程と、結晶系半導体の一面の第２の領域に一導電型と異なる他導電型を示す不純物を含む半導体層を形成する工程と、第２の非晶質系半導体膜上に第１の電極を形成する工程と、半導体層上に第２の電極を形成する工程とを備えるものである。
【００２０】
  本発明に係る光起電力素子の製造方法においては、結晶系半導体の一面の第１の領域に第１の非晶質系半導体膜、第２の非晶質系半導体膜および第１の電極が形成され、結晶系半導体の一面の第２の領域に半導体層および第２の電極が形成される。
【００２１】
  この場合、結晶系半導体が他面側から受光すると、正孔および電子が発生し、発生した正孔は第１の非晶質系半導体膜、第２の非晶質計半導体膜および第１の電極を経由する経路と半導体層および第２の電極を経由する経路とのいずれか一方の経路を通って外部へ取り出され、発生した電子は正孔とは逆の経路を通って外部へ取り出される。この場合、第１の電極および第２の電極が結晶系半導体の一面側に設けられているので、結晶系半導体の他面側から入射した光の反射損失および吸収損失を抑制できる。したがって、結晶系半導体の他面から受光することにより、入射光を最大限に活用することができる。」
　
（２）「【発明の効果】
【００２２】
  本発明に係る
光起電力素子
　
（３）「【発明を実施するための最良の形態】
【００２３】
  （第１の実施の形態）
  以下、本発明の一実施の形態について説明する。
【００２４】
  図１（ａ）は本実施の形態に係る光起電力素子５００の裏面を示す平面図であり、図１（ｂ）は図１（ａ）の一部拡大図である。
【００２５】
  図１（ａ）に示すように、光起電力素子５００は、
長方形状
光起電力素子５００の裏面は、くし形の正極１００およびくし形の負極２００から構成される。正極１００および負極２００は、光起電力素子５００の短辺方向に延び、交互に並んでいる。また、光起電力素子５００の裏面の両長辺に沿ってそれぞれ電極３００，４００が設けられている
【００２６】
  図１（ｂ）に示すように、
正極１００および負極２００には集電極１１，１０がそれぞれ設けられている。集電極１０は電極３００に接続されており、集電極１１は電極４００に接続されている
【００２７】
  図２は、本実施の形態に係る光起電力素子５００の構造を示す模式的断面図である。
【００２８】
  図２に示すように、
ｎ型単結晶シリコン基板１の主面（表側の面）上にｉ型非晶質シリコン膜２（ノンドープ非晶質シリコン膜）および非晶質窒化シリコン等からなる反射防止膜３が順に形成されている。ｎ型単結晶シリコン基板１の主面側が光入射面となる。ｎ型単結晶シリコン基板１の裏面には、正極１００および負極２００が隣接するように設けられている
【００２９】
  
正極１００は、ｎ型単結晶シリコン基板１の裏面上に順に形成された
ｉ型非晶質シリコン膜５、ｐ型非晶質シリコン膜７、裏面電極９および集電極１１を含む。負極２００は、ｎ型単結晶シリコン基板１の裏面上に順に形成されたｉ型非晶質シリコン膜４、ｎ型非晶質シリコン膜６、裏面電極８および集電極１０を含む
主たる発電層となる
【００３０】
  裏面電極８，９は、ＩＴＯ（酸化インジウム錫）、ＳｎＯ２（酸化錫）、ＺｎＯ（酸化亜鉛）等からなる透明電極である。集電極１０，１１はＡｇ（銀）等からなる。
【００３１】
  ｉ型非晶質シリコン膜２の膜厚は例えば１０ｎｍ程度であり、反射防止膜３の膜厚は例えば７０ｎｍ程度であり、ｉ型非晶質シリコン膜４，５の膜厚は例えば１５ｎｍ程度であり、ｎ型非晶質シリコン膜６の膜厚は例えば２０ｎｍ程度であり、ｐ型非晶質シリコン膜７の膜厚は例えば１０ｎｍ程度であり、裏面電極８，９の膜厚は例えば７０ｎｍ程度であり、集電極１０，１１の膜厚は例えば２００ｎｍ程度であるが、それに限られない。
【００３２】
  なお、ｎ型単結晶シリコン基板１とｐ型非晶質シリコン膜７との間におけるキャリアの走行距離を短くすることにより発電効率が高まることから、ｐ型非晶質シリコン膜７の幅はｎ型非晶質シリコン膜６の幅よりも広い方が好ましい。
【００３３】
  本実施の形態の光起電力素子５００の
正極１００は、ｐｎ接合特性を改善するためにｎ型単結晶シリコン基板１とｐ型非晶質シリコン膜７の間にｉ型非晶質シリコン膜５を設けたＨＩＴ構造を有し、負極２００は、キャリア再結合を防止するためにｎ型単結晶シリコン基板１の裏面にｉ型非晶質シリコン膜４およびｎ型非晶質シリコン膜６を設けたＢＳＦ（Back Surface Field）構造を有する
【００３４】
  次に、図２の光起電力素子５００の
製造方法
まず、洗浄したｎ型単結晶シリコン基板１を真空チャンバ内で加熱
水分が除去
その後、
Ｈ
２
（水素）ガスを導入して、
クリーニングを行
【００３５】
  
次に、
ＳｉＨ
４
（シラン）ガスおよびＨ
２
ガスを導入し、プラズマＣＶＤ
法によりｎ型単結晶シリコン基板１の主面上にｉ型非晶質シリコン膜２を形成
続いて、
ＳｉＨ
４
ガスおよびＮＨ
３
（アンモニア）ガスを導入して、ｉ型非晶質シリコン膜２上にプラズマＣＶＤ法により反射防止膜３を形成
【００３６】
  
次に、ｎ型単結晶シリコン基板１の裏面の一部にメタルマスクを被せ
続いて、真空チャンバ内にＳｉＨ
４
ガスおよびＨ
２
ガスを導入して、プラズマＣＶＤ法によりｎ型単結晶シリコン基板１の裏面のメタルマスクを除く部分にｉ型非晶質シリコン膜５を形成
続いて、真空チャンバ内にＳｉＨ
４
ガス、Ｈ
２
ガスおよびＢ
２
Ｈ
６
ガスを導入して、ｉ型非晶質シリコン膜５上にプラズマＣＶＤ法によりｐ型非晶質シリコン膜７を形成
【００３７】
  
次いで、ｎ型単結晶シリコン基板１の裏面の一部にｉ型非晶質シリコン膜５およびｐ型非晶質シリコン膜７を覆うようにメタルマスクを被せ
続いて、真空チャンバ内にＳｉＨ
４
ガスおよびＨ
２
ガスを導入して、プラズマＣＶＤ法によりｎ型単結晶シリコン基板１の裏面のメタルマスクを除く部分にｉ型非晶質シリコン膜４を形成
続いて、真空チャンバ内にＳｉＨ
４
ガス、Ｈ
２
ガスおよびＰＨ
３
（ホスフィン）ガスを導入して、ｉ型非晶質シリコン膜４上にプラズマＣＶＤ法によりｎ型非晶質シリコン膜６を形成
【００３８】
  
次いで、スパッタリング法により、ｎ型非晶質シリコン膜６およびｐ型非晶質シリコン膜７上にそれぞれ裏面電極８，９を形成す
さらに、スクリーン印刷法により、裏面電極８，９上にそれぞれ集電極１０，１１を形成
【００３９】
  本実施の形態の光起電力素子５００においては、
入射光の有効利用を妨げる光入射面の導電型シリコン膜、透明電極および集電極が不要になる。それにより、製造工程が短縮化され、コストが低減されるとともに、入射光を最大限に活用できることから出力電圧および曲線因子を最大化できる
　
（４）上記（１）ないし（３）から、引用例には次の発明が記載されているものと認められる。
「主たる発電層となるｎ型単結晶シリコン基板１の表側の面でありかつ光入射面である主面上にノンドープ非晶質シリコン膜であるｉ型非晶質シリコン膜２および非晶質窒化シリコン等からなる反射防止膜３が順に形成され、ｎ型単結晶シリコン基板１の裏面にくし形の正極１００およびくし形の負極２００が隣接するように設けられた長方形状の光起電力素子５００であり、
　正極１００および負極２００は、光起電力素子５００の短辺方向に延び交互に並んでおり、また、光起電力素子５００の裏面の両長辺に沿ってそれぞれ電極３００，４００が設けられており、正極１００および負極２００には集電極１１，１０がそれぞれ設けられ、集電極１０は電極３００に接続され、集電極１１は電極４００に接続され、正極１００および負極２００が一面側に形成されているので、入射光が劣化せず、入射光を最大限に活用することができ、
　正極１００は、ｎ型単結晶シリコン基板１の裏面上の第１の領域に順に形成されたｉ型非晶質シリコン膜５、ｐ型非晶質シリコン膜７、裏面電極９および集電極１１を含み、ｐｎ接合特性を改善するためにｎ型単結晶シリコン基板１とｐ型非晶質シリコン膜７の間にｉ型非晶質シリコン膜５を設けたＨＩＴ構造を有し、
　負極２００は、ｎ型単結晶シリコン基板１の裏面上の第２の領域に順に形成されたｉ型非晶質シリコン膜４、ｎ型非晶質シリコン膜６、裏面電極８および集電極１０を含み、キャリア再結合を防止するためにｎ型単結晶シリコン基板１の裏面にｉ型非晶質シリコン膜４およびｎ型非晶質シリコン膜６を設けたＢＳＦ（Back Surface Field）構造を有し、
　第１の領域と第２の領域とは間隔をおいて設けられており、
　入射光の有効利用を妨げる光入射面の導電型シリコン膜、透明電極および集電極が不要になることにより、製造工程が短縮化され、コストが低減されるとともに、入射光を最大限に活用できることから出力電圧および曲線因子を最大化できる光起電力素子５００であって、
　まず、洗浄したｎ型単結晶シリコン基板１を真空チャンバ内で加熱し水分を除去し、その後、Ｈ２（水素）ガスを導入して、クリーニングを行い、次に、ＳｉＨ４（シラン）ガスおよびＨ２ガスを導入し、プラズマＣＶＤ法によりｎ型単結晶シリコン基板１の主面上にｉ型非晶質シリコン膜２を形成し、続いて、ＳｉＨ４ガスおよびＮＨ３（アンモニア）ガスを導入して、ｉ型非晶質シリコン膜２上にプラズマＣＶＤ法により反射防止膜３を形成し、
　次に、ｎ型単結晶シリコン基板１の裏面の一部にメタルマスクを被せ、続いて、真空チャンバ内にＳｉＨ４ガスおよびＨ２ガスを導入して、プラズマＣＶＤ法によりｎ型単結晶シリコン基板１の裏面のメタルマスクを除く部分にｉ型非晶質シリコン膜５を形成し、続いて、真空チャンバ内にＳｉＨ４ガス、Ｈ２ガスおよびＢ２Ｈ６ガスを導入して、ｉ型非晶質シリコン膜５上にプラズマＣＶＤ法によりｐ型非晶質シリコン膜７を形成し、
　次いで、ｎ型単結晶シリコン基板１の裏面の一部にｉ型非晶質シリコン膜５およびｐ型非晶質シリコン膜７を覆うようにメタルマスクを被せ、続いて、真空チャンバ内にＳｉＨ４ガスおよびＨ２ガスを導入して、プラズマＣＶＤ法によりｎ型単結晶シリコン基板１の裏面のメタルマスクを除く部分にｉ型非晶質シリコン膜４を形成し、続いて、真空チャンバ内にＳｉＨ４ガス、Ｈ２ガスおよびＰＨ３（ホスフィン）ガスを導入して、ｉ型非晶質シリコン膜４上にプラズマＣＶＤ法によりｎ型非晶質シリコン膜６を形成し、
　次いで、スパッタリング法により、ｎ型非晶質シリコン膜６およびｐ型非晶質シリコン膜７上にそれぞれ裏面電極８，９を形成し、さらに、スクリーン印刷法により、裏面電極８，９上にそれぞれ集電極１０，１１を形成して製造した、
　光起電力素子５００。」（以下「引用発明」という。）
　
４　対比
　本願発明と引用発明を対比する。
（１）引用発明の「表側の面でありかつ光入射面である主面」、「裏面」、「ｎ型単結晶シリコン基板１」、「ノンドープ非晶質シリコン膜であるｉ型非晶質シリコン膜２」、「ｎ型単結晶シリコン基板１の裏面上の第１の領域」、「ｉ型」、「『ｐ型』、『ｎ型』」、「『Ｂ』、『Ｐ』」、「『ｐ型』、『ｎ型』」、「ｉ型非晶質シリコン膜５、ｐ型非晶質シリコン膜７」、「ｎ型単結晶シリコン基板１の裏面上の第２の領域」、「ｉ型非晶質シリコン膜４、ｎ型非晶質シリコン膜６」及び「光起電力素子５００」は、それぞれ、本願発明の「前面」、「背面」、「１つの導電型の半導体基板」、「第１のアモルファス半導体層」、「半導体基板の背面の一部分上」、「真性」、「導電性」、「選択ドーパント原子」、「選択導電型」、「第２のアモルファス半導体層」、「半導体基板の背面の別の部分上」、「第３のアモルファス半導体層」及び「半導体構造」に相当する。
　
（２）引用発明の「１つの導電型の半導体基板（ｎ型単結晶シリコン基板１）」は、「前面（表側の面でありかつ光入射面である主面）」と「背面（裏面）」とを備えているから、本願発明の「１つの導電型の半導体基板」と、「前面及び背面を有する」点で一致する。
　
（３）引用発明の「第１のアモルファス半導体層（ノンドープ非晶質シリコン膜であるｉ型非晶質シリコン膜２）」は、「半導体基板（ｎ型単結晶シリコン基板１）」の「前面（表側の面でありかつ光入射面である主面）」上に形成されているから、本願発明の「第１のアモルファス半導体層」と「前記半導体基板の前面上に配置された」点で一致する。
　
（４）引用発明の「第２のアモルファス半導体層（ｉ型非晶質シリコン膜５、ｐ型非晶質シリコン膜７）」は、「半導体基板の背面の一部分上（ｎ型単結晶シリコン基板１の裏面上の第１の領域）」に順に形成されたものであり、「半導体基板（ｎ型単結晶シリコン基板１）」の「背面（裏面）」の一部にメタルマスクを被せ、続いて、真空チャンバ内にＳｉＨ４ガスおよびＨ２ガスを導入して、プラズマＣＶＤ法により「半導体基板」の「背面」のメタルマスクを除く部分に形成したｉ型非晶質シリコン膜５と、続いて、真空チャンバ内にＳｉＨ４ガス、Ｈ２ガスおよびＢ２Ｈ６ガスを導入して、ｉ型非晶質シリコン膜５上にプラズマＣＶＤ法により形成したｐ型非晶質シリコン膜７とからなるものであるから、引用発明の「第２のアモルファス半導体層」は、「半導体基板」の「背面」との界面における部分はｉ型非晶質シリコン膜５つまり「真性（ｉ型）」であり、「半導体基板」の反対側における部分はｐ型非晶質シリコン膜７つまり「導電性（ｐ型）」であり、Ｂ２Ｈ６ガスにより「選択ドーパント原子（Ｂ）」を組み込んで「選択導電型（ｐ型）」を得ているものであり、本願発明の「（ｃ）前記半導体基板（１０）の背面（１４）の一部分上に配置され、その深さにわたって前記基板（１０）との界面における真性からその反対側における導電性まで組成傾斜し、また選択ドーパント原子の組み込みによって得られた選択導電型を有する第２のアモルファス半導体層（２２）」と、「前記半導体基板の背面の一部分上に配置され、前記基板との界面においては真性でありその反対側においては導電性であり、また選択ドーパント原子の組み込みによって得られた選択導電型を有する」点で一致する。
　
（５）引用発明の「第３のアモルファス半導体層（ｉ型非晶質シリコン膜４、ｎ型非晶質シリコン膜６）」は、「半導体基板の背面の別の部分上（ｎ型単結晶シリコン基板１の裏面上の第２の領域）」に順に形成されたものであり、「半導体基板（ｎ型単結晶シリコン基板１）」の「背面（裏面）」の一部に「第２のアモルファス半導体層（ｉ型非晶質シリコン膜５およびｐ型非晶質シリコン膜７）」を覆うようにメタルマスクを被せ、続いて、真空チャンバ内にＳｉＨ４ガスおよびＨ２ガスを導入して、プラズマＣＶＤ法により「半導体基板」の「背面」のメタルマスクを除く部分に形成したｉ型非晶質シリコン膜４と、続いて、真空チャンバ内にＳｉＨ４ガス、Ｈ２ガスおよびＰＨ３（ホスフィン）ガスを導入して、ｉ型非晶質シリコン膜４上にプラズマＣＶＤ法により形成したｎ型非晶質シリコン膜６とからなるものであり、第１の領域と第２の領域とは間隔をおいて設けられているから、引用発明の「第３のアモルファス半導体層」は、第１の領域に形成されている「第２のアモルファス半導体層」とも間隔をおいて設けられ、「半導体基板」の「背面」との界面における部分はｉ型非晶質シリコン膜４つまり「真性（ｉ型）」であり、「半導体基板」の反対側における部分はｎ型非晶質シリコン膜６つまり「導電性（ｎ型）」であり、ＰＨ３（ホスフィン）ガスにより「選択ドーパント原子（Ｐ）」を組み込んで「選択導電型（ｎ型）」を得ているものであり、本願発明の「（ｄ）前記半導体基板（１０）の背面（１４）の別の部分上にかつ前記第２のアモルファス半導体層（２２）から間隔をおいて配置され、その深さにわたって前記基板（１０）との界面における真性からその反対側における導電性まで組成傾斜し、また前記第２のアモルファス層（２２）の型とは異なりかつ選択ドーパント原子の組み込みによって得られた導電型を有する第３のアモルファス半導体層（３２）」と、「前記半導体基板の背面の別の部分上にかつ前記第２のアモルファス半導体層から間隔をおいて配置され、前記基板との界面においては真性でありその反対側においては導電性であり、また前記第２のアモルファス層の型とは異なりかつ選択ドーパント原子の組み込みによって得られた導電型を有する」点で一致する。
　
（６）引用発明の「半導体構造（光起電力素子５００）」は、「半導体基板（ｎ型単結晶シリコン基板１）」、「第１のアモルファス半導体層（ノンドープ非晶質シリコン膜であるｉ型非晶質シリコン膜２）」、「第２のアモルファス半導体層（ｉ型非晶質シリコン膜５、ｐ型非晶質シリコン膜７）」、「第３のアモルファス半導体層（ｉ型非晶質シリコン膜４、ｎ型非晶質シリコン膜６）」等を含んでおり、「半導体基板」の「背面（裏面）」上に形成されたｉ型非晶質シリコン膜５及びｉ型非晶質シリコン膜４はノンドープ非晶質シリコン膜であるｉ型であるから、本願の「半導体構造」と、「半導体基板と、第１のアモルファス半導体層と、第２のアモルファス半導体層と、第３のアモルファス半導体層と、を含む」点及び「前記第２のアモルファス半導体層及び第３のアモルファス半導体層の両方について前記基板との界面におけるドーパント原子の濃度がゼロであ」る点で一致する。
　
（７）上記（１）ないし（６）から、本願発明と引用発明とは、
「前面及び背面を有する１つの導電型の半導体基板と、
　前記半導体基板の前面上に配置された第１のアモルファス半導体層と、
　前記半導体基板の背面の一部分上に配置され、前記基板との界面においては真性でありその反対側においては導電性であり、また選択ドーパント原子の組み込みによって得られた選択導電型を有する第２のアモルファス半導体層と、
　前記半導体基板の背面の別の部分上にかつ前記第２のアモルファス半導体層から間隔をおいて配置され、前記基板との界面においては真性でありその反対側においては導電性であり、また前記第２のアモルファス層の型とは異なりかつ選択ドーパント原子の組み込みによって得られた導電型を有する第３のアモルファス半導体層と、
を含む半導体構造であって、前記第２のアモルファス半導体層及び第３のアモルファス半導体層の両方について前記基板との界面におけるドーパント原子の濃度がゼロである、半導体構造。」の点で一致し、次の点で相違する。
　
相違点１：
　本願発明では、前記基板の前面及び背面が共にテクスチャ加工されているのに対して、引用発明では、前記基板のいずれの面もテクスチャ加工されていない点。
　
相違点２：
　前記第２のアモルファス半導体層及び第３のアモルファス半導体層の両方について前記基板との界面の反対側におけるドーパント原子の濃度が、
　本願発明では、１×１０１６ｃｍ−３〜１×１０２１ｃｍ−３の範囲内であるのに対して、
　引用発明では、その範囲内の値かどうか明らかでない点。
　
相違点３：
　前記第２及び第３アモルファス半導体層が、
　本願発明では、その深さにわたって前記基板との界面における真性からその反対側における導電性まで組成傾斜しているのに対して、
　引用発明では、前記基板との界面においては真性でありその反対側においては導電性であるが、その組成はその深さにわたって傾斜しているというよりもその深さの途中で切り替えられている点。
　
５　判断
　上記相違点１ないし３について検討する。
（１）相違点１について
　ア　単結晶シリコンを用いた結晶系の光起電力素子において、単結晶シリコンの表面を凹凸化することにより、反射を低減し、かつ、入射した光を散乱させ半導体層中での光路長を長くすることで光の有効利用を図っているものは、本願の優先日前に周知である（以下「周知技術１」という。例．特開２００１−１８９４７８号公報（【０００３】参照。）、原査定の拒絶の理由で引用された特開２００３−２８２４５８号公報（【０００３】参照。））。
　
　イ　引用発明は、主たる発電層としてｎ型単結晶シリコン基板を用いている光起電力素子であるところ、引用発明において、ｎ型単結晶シリコン基板の表面を凹凸化することにより、反射を低減し、かつ、入射した光を散乱させｎ型単結晶シリコン基板中での光路長を長くすることで光の有効利用を図ることは、当業者が周知技術１に基づいて容易になし得た程度のことである。
　引用発明において、「ｎ型単結晶シリコン基板の表面を凹凸化する」と、引用発明は、本願発明の「基板の前面及び背面が共にテクスチャ加工されている」との構成を有することになるから、引用発明において、上記相違点１に係る本願発明の構成となすことは、当業者が周知技術１に基づいて容易になし得た程度のことである。
　
（２）相違点２について
　ア　太陽電池などの光起電力素子において、ｉ型半導体層と電極層との間の導電型半導体層における非ｉ側つまり電極層側の膜中のドーパント原子の濃度が１×１０２０ｃｍ−３ないし５×１０２０ｃｍ−３のものは、本願の優先日前に周知である（以下「周知技術２」という。例．特開２００３−８０３８号公報（【００２９】の「約５×１０２０原子／ｃｍ３」参照。）、上記特開２００３−２８２４５８号公報（【００３９】の「ｐ型水素化非晶質シリコン半導体層４におけるボロン濃度は
１０
２０
ａｔｏｍ／ｃｃ
　
　イ　引用発明において、前記「第２のアモルファス半導体層及び第３のアモルファス半導体層」の両方について前記「基板」との界面の反対側におけるドーパント原子の濃度を１×１０２０ｃｍ−３ないし５×１０２０ｃｍ−３程度にすること、すなわち、引用発明において、上記相違点２に係る本願発明の構成となすことは、当業者が周知技術２に基づいて適宜なし得た程度のことである。
　
（３）相違点３について
　ア　太陽電池などの光起電力素子において、ｉ型半導体層と電極層との間の導電型半導体層におけるドーパントの分布が、ｉ型半導体層との界面側から電極層側に向かって段階的又は連続的増加しているものは、本願の優先日前に周知であり（以下「周知技術３」という。例．特開昭６２−１１５７８５号公報（３頁右上欄１３行〜同頁左下欄５行参照。）、上記特開２００３−８０３８号公報（【００２９】の「Ｂ２Ｈ６添加量を５０ｐｐｍに固定した第２界面層（非ｉ側界面層）６」、【００３４】の「Ｂ２Ｈ６添加量は１０ｐｐｍ以下であるｉ側界面層」、図１の「５及び６」及び図３の「２ｐｐｍないし１０ｐｐｍ」参照。）、上記特開２００３−２８２４５８号公報（【００３９】、【００４０】参照。））、周知技術３により、ｉ型半導体層との界面が改善され開放電圧が増加したり（上記特開昭６２−１１５７８５号公報の３頁右上欄１６〜２０行参照。）、加熱や光照射による特性低下が抑えられたり（上記特開２００３−８０３８号公報の【００３４】参照、）、電極層との界面以外の部分でボロン濃度を抑えてボロンによる光吸収ロスを減少させたり（上記特開２００３−２８２４５８号公報の【００３９】参照。）できることは、当業者に知られている事項である。
　
　イ　引用発明では、「前記半導体基板の背面の一部分上に配置され、前記基板との界面においては真性でありその反対側においては導電性であり、また選択ドーパント原子の組み込みによって得られた選択導電型を有する第２のアモルファス半導体層（ｉ型非晶質シリコン膜５、ｐ型非晶質シリコン膜７）」及び「前記半導体基板の背面の別の部分上にかつ前記第２のアモルファス半導体層から間隔をおいて配置され、前記基板との界面においては真性でありその反対側においては導電性であり、また前記第２のアモルファス層の型とは異なりかつ選択ドーパント原子の組み込みによって得られた導電型を有する第３のアモルファス半導体層（ｉ型非晶質シリコン膜４、ｎ型非晶質シリコン膜６）」は、その組成がその深さの途中で切り替えられているものであるが、引用発明において、ｉ型非晶質シリコン膜４、５との界面を改善し開放電圧を増加させたり、加熱や光照射による特性低下を抑えたり、裏面電極９との界面以外の部分でボロン濃度を抑えてボロンによる光吸収ロスを減少させたりすることを目的として、ｉ型非晶質シリコン膜４と裏面電極８との間のｎ型非晶質シリコン膜６におけるドーパントの分布をｉ型非晶質シリコン膜４との界面側から裏面電極８側に向かって段階的又は連続的増加する分布とし、かつｉ型非晶質シリコン膜５と裏面電極９との間のｐ型非晶質シリコン膜７におけるドーパントの分布をｉ型非晶質シリコン膜５との界面側から裏面電極９側に向かって段階的又は連続的増加する分布とすること、すなわち、引用発明において、前記第２及び第３アモルファス半導体層を、その深さにわたって前記「基板」との界面における「真性」からその反対側における「導電性」まで組成傾斜しているものとなすことは、当業者が周知技術３に基づいて容易になし得た程度のことである。
　したがって、引用発明において、上記相違点３に係る本願発明の構成となすことは、当業者が周知技術３に基づいて容易になし得たことである。
　
（４）効果について
　本願発明の奏する効果は、引用発明の奏する効果、周知技術１の奏する効果、周知技術２の奏する効果及び周知技術３の奏する効果から当業者が予測することができた程度のものである。
　
（５）まとめ
　したがって、本願発明は、当業者が引用例に記載された発明、周知技術１、周知技術２及び周知技術３に基づいて容易に発明をすることができたものである。
　
６　むすび
　本願発明は、以上のとおり、当業者が引用例に記載された発明、周知技術１、周知技術２及び周知技術３に基づいて容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。