【事件の表示】
　特願２０１０−２４６１３６「遊技機」拒絶査定不服審判事件〔平成２４年　５月２４日出願公開、特開２０１２−　９５８３６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯  
　本願は，平成２２年１１月２日の出願であって，平成２４年９月１８日付けで拒絶の理由が通知され，平成２４年１１月２２日に意見書及び手続補正書が提出されたところ，平成２５年３月１４日付けで拒絶査定がなされ，それに対して，平成２５年６月１４日に拒絶査定不服審判の請求がなされると同時に明細書及び特許請求の範囲に係る手続補正がなされたものである。 
   
第２　平成２５年６月１４日付け手続補正書による手続補正についての補正却下の決定  
［補正却下の決定の結論］  
　平成２５年６月１４日付け手続補正書による手続補正（以下「本件補正」という。）を却下する。　  
          
［理由］  
１．本件補正後の本願発明  
　本件補正により，特許請求の範囲の請求項１は，次のように補正された。  
（１）本件補正前  
「【請求項１】
　所定のスイッチ信号に起因する抽選処理を実行して，その抽選結果に基づいて遊技動作を中心統括的に制御する主制御手段と，表示装置を駆動して画像演出動作を実行する画像制御手段と，を有して構成された遊技機であって，
　画像制御手段は，全て３．５Ｖ以下である複数種類の電源電圧で動作するコンピュータ回路の制御に基づいて画像演出動作を実現しており，
　画像演出動作を実現する制御プログラムを記憶する不揮発性の第１記憶手段，及び画像演出動作に使用される画像データを記憶する不揮発性の第２記憶手段を各々構成する回路素子のアドレス端子には，画像制御手段のコンピュータ回路のプロセッサから，５０〜１００Ωの範囲に設定された同一抵抗値の抵抗素子を通じて，アドレス信号が供給されるよう構成されていることを特徴とする遊技機。」
   
（２）本件補正後  
「【請求項１】
　所定のスイッチ信号に起因する抽選処理を実行して，その抽選結果に基づいて遊技動作を中心統括的に制御する主制御手段と，表示装置を駆動して画像演出動作を実行する画像制御手段と，を有して構成された遊技機であって，
　画像制御手段は，全て３．５Ｖ以下である複数種類の電源電圧で動作するコンピュータ回路の制御に基づいて画像演出動作を実現しており，
　画像演出動作を実現する制御プログラムを記憶する不揮発性の第１記憶手段，及び画像演出動作に使用される画像データを記憶する不揮発性の第２記憶手段を各々構成する回路素子のアドレス端子には，画像制御手段のコンピュータ回路のプロセッサから，５０〜１００Ωの範囲に設定された同一抵抗値の抵抗素子を通じて，アドレス信号が供給されるよう構成され
，
　
３．５Ｖ以下である前記複数種類の電源電圧の起動順序が順序制御されることで，前記コンピュータ回路への供給開始タイミングが制御可能に構成され
（下線は，補正箇所を明示するために審決にて付した。）
　
   上記補正は，補正前の請求項１に記載された発明を特定するために必要な事項である「全て３．５Ｖ以下である複数種類の電源電圧で動作するコンピュータ回路」に関して，「３．５Ｖ以下である前記複数種類の電源電圧の起動順序が順序制御されることで，コンピュータ回路への供給開始タイミングが制御可能に構成され」る点を限定するものであって，特許法第１７条の２第５項第２号の特許請求の範囲の減縮を目的とするものに該当する。  
　そこで，本件補正後の請求項１に記載された発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に適合するか）について以下に検討する。  
    
２．刊行物  
（１）原査定の拒絶の理由に引用文献１として示された特開２００３−１２６４３８号公報（以下「刊行物１」という。）には，図面とともに以下の事項が記載されている（下線は審決で付した。以下同じ。）。  
（１−ａ）「【０００１】
【発明の属する技術分野】本発明は遊技機に関し，特に，仮想空間内に配置された複数の図柄オブジェクト（識別情報）を，表示装置に変動表示する変動表示ゲームを行う遊技機に関する。」
　
（１−ｂ）「【０００５】
【発明が解決しようとする課題】しかしながら，上記従来の遊技機では，単に識別情報を立体化して表示しただけであるため，新鮮味はあるものの変動表示に慣れてしまうと，２次元画像の変動表示と格段の差がなくなり，立体的な変動表示ゲームに対する興趣が低下するという問題があった。
【０００６】そこで本発明は，上記問題点に鑑みてなされたもので，立体的に図柄を表現しつつ，変動表示装置における図柄の表示態様と，遊技の進行を関連付けることで，立体的な変動表示ゲームに対する興趣を向上させることを目的とする。」
　
（１−ｃ）「【００４１】図２は，遊技制御装置１００を中心とする制御系を示すブロック構成図である。
【００４２】
遊技制御装置１００は，遊技を統括的に制御する主制御装置であり，
【００４３】
遊技用マイクロコンピュータ１０１は，
大当たり抽選等，種々の処理を行う
　
（１−ｄ）「【００４７】
表示制御装置１５０は，
プログラム等を格納したＰＲＧＲＯＭ１５６，画像データ（図柄データ，背景画データ，動画オブジェクトデータ，テクスチャデータ等）を格納したＣＧＲＯＭ１５７，液晶を駆動するＬＣＤＩ／Ｆ等から構成される。
【００４８】
ＣＰＵ１５１は，
２Ｄの画面情報（図柄表示情報，背景画面情報，動画オブジェクト画面情報等）を作成したり，３Ｄの画像情報（ポリゴンデータで構成される図柄表示情報，背景画面情報，動画オブジェクト画面情報等）の座標演算（ジオメトリ演算）等を行い
【００４９】ＶＤＰ１５２（ポリゴン生成手段，テクスチャマッピング手段）は，ＤＲＡＭ１５３に格納された画像情報に基づいて，２Ｄまたは３Ｄの画像のポリゴン描画を行うとともに，各ポリゴンに所定のテクスチャを貼り付けてフレームバッファとしてのＤＲＡＭ１５４に格納する。そして，ＤＲＡＭ１５４の画像を所定のタイミング（垂直同期，水平同期）でＬＣＤＩ／Ｆ１５８へ送出して，
液晶で構成された変動表示装置４に出力する。
　
（１−ｅ）「【００６１】この，大当たり遊技が発生すると，特別変動入賞装置５が所定期間にわたって開かれる特別遊技が行われる。この特別遊技は，特別変動入賞装置５への遊技球の所定数（例えば１０個）の入賞または所定時間の経過（例えば３０秒）を１単位（１ラウンド）として実行され，特別変動入賞装置５内の継続入賞口への入賞（継続センサ１６による入賞球の検出）を条件に，規定ラウンド（例えば１６ラウンド）繰り返される。また，大当たり遊技が発生すると，大当たりのファンファーレ表示，ラウンド数表示，
大当たりの演出表示等
変動表示装置４の画面に大当たり遊技の表示が行われる。
　
（１−ｆ）段落【００４２】，【００４３】より，遊技制御装置１００は，遊技用マイクロコンピュータ１０１を有しており，遊技用マイクロコンピュータ１０１は，各種検出装置からの検出信号を受けて，大当たりの抽選等を行うから，遊技用制御装置１００は，各種検出装置からの検出信号を受けて大当たり等の処理を行うものといえる。
　
（１−ｇ）段落【００４７】，【００４８】より，表示制御装置１５０は，液晶を駆動するＬＣＤＩ／Ｆを有しており，このＬＣＤＩ／Ｆから液晶で構成された変動表示装置４に画像が出力されるから，表示制御装置１５０は，液晶で構成された変動表示装置４を駆動するものであり，ＣＰＵ１５１により２Ｄの画面情報等を作成して，変動表示装置４に送信するものといえる。また，段落【００６１】より，変動表示装置４の画面で大当たりの演出表示等が行われるといえる。
　
（１−ｈ）図２より，ＰＲＧＲＯＭ１５６，及びＣＧＲＯＭ１５７は，ＣＰＵ１５０と接続されていることが把握できる。
　     
　以上の事項を総合すると，刊行物１には，次の発明が記載されていると認められる（以下「刊行物１記載の発明」という。）。  
「各種検出装置からの検出信号を受けて大当たり抽選等の処理を行い，遊技を統括的に制御する遊技用制御装置１００と，液晶で構成された変動表示装置４を駆動する表示制御装置１５０と，を有する遊技機であって，
　表示制御手段１５０は，ＣＰＵ１５１により２Ｄの画面情報等を作成して，変動表示装置４に送信し，大当たり遊技が発生すると，変動表示装置４の画面で大当たりの演出表示等が行われ，
　プログラム等を格納したＰＲＧＲＯＭ１５６，及び画像データを格納したＣＧＲＯＭ１５７は，ＣＰＵ１５１と接続された遊技機」 
 　
（２）原査定の拒絶の理由に引用文献５として示された特開２００２−２７８６６０号公報（以下「刊行物２」という。）には，図面とともに次の事項が記載されている。  
　
（２−ａ）「【０００２】
【従来の技術】電子機器においては高速化が進み，デジタル回路におけるクロック周波数は，高周波化の一途である。それにつれ，たとえばプリント配線板のデジタル回路においては反射による信号波形の乱れが大きな解決すべき課題となっている。
【０００３】この対策として，情報処理装置においては，バス配線の両端に，終端抵抗器を接続するのが普通である。バス配線の両端に終端抵抗器を接続する方法は，例えば特開平１０−１９８４７３号公報に記載されており，この場合には終端抵抗器の抵抗値を制御するシステムを備えている。このように終端抵抗を備えていないと，ＩＣ（集積回路）から出力された信号がバス配線の両端で反射してしまい，この反射した信号が重ね合わさることで信号が乱れ，極端な場合には電子機器の誤動作の原因になる。
【０００４】また，デジタル信号を出力するＩＣとその信号が伝達される他のＩＣの間に抵抗部品を挿入して上記の反射による誤動作を防止することもよく行われている。
【０００５】
【発明が解決しようとする課題】一方，近年，電子機器の小型化が進み，プリント配線板のサイズも小さくなってきている。また，デジタル回路においては，大量の情報を高速で処理する必要があるため，メモリーバスの本数が急激に増加しており，それにつれてデータバスやアドレスバスの終端抵抗部品の数も急激に増加している。例えば，メモリーのデータバスの本数は８本→１６本→３２本と増加しており，まもなく６４本が主流になろうとしている。これら双方向のデータバス配線の両端には終端抵抗を接続するのが望ましいが，基板サイズを小さくする必要のあるものは，実装するスペースが不足するため，１本のデータバスの両端に終端抵抗を配置することは非常に難しくなって来ている。
【０００６】また，デジタル信号を出力するＩＣとその信号が伝達される他のＩＣの間に抵抗部品を挿入して反射ノイズを制御する終端方法も良く用いられる。この方法は伝送線路に流れる電流を抑制することができるため，放射ノイズ対策にも有効である。しかしながら，ＩＣ間に抵抗部品を挿入するというこの方法は，アドレスバスのように信号を出力するＩＣと信号を受ける他のＩＣが決定している場合には有効であるが，双方向信号を入出力するＩＣが接続されるデータバスなどの場合には，あるＩＣが信号を出力する条件の時には波形が乱れないが，逆に他のＩＣが出力する場合には波形が乱れるといった現象が起き易い。この現象を防ぐには，１本の伝送線路にいくつもの抵抗部品を配置する必要があった。」
　
（２−ｂ）「【００２０】次に，ダンピング抵抗を用いた波形整形の手法について述べる。
【００２１】通常使用されているデジタルＩＣのバッファ部の出力インピーダンスは，数Ω〜１００Ωの特性を持つ。また，デジタル信号を受け取る入力側の入力インピーダンスは数ＫΩ〜数十ＭΩの特性を持っている。さらに，プリント配線板の特性インピーダンスは，通常数十〜百数十Ω程度となる。従って，通常のデジタル回路においては，例えば図７の構成で考えると，ρＡは−０．９〜０．５の反射係数となり，ρＢはほぼ１の反射係数となって，Ｂ点では全反射となる。このような回路構成では，出力インピーダンスＲＳが配線パターンの特性インピーダンスＺ０よりも小さいほど，特にＢ点でのリンギングが大きくなるのは明らかである。
【００２２】このように，リンギングが生じる条件では，ダンピング抵抗を用いて見かけ上，出力インピーダンスを上げると，反射によるリンギングがしだいに小さくなる。すなわち，ダンピング抵抗の抵抗値をＲとして，ＲＳ＋Ｒを大きくすると，次第にリンギングが小さくなり，ＲＳ＋Ｒ≧Ｚ０の条件のときには，信号の反射によるリンギングは発生しない。プリント配線板の信号線の特性インピーダンス（Ｚ０）は，数十〜百数十Ωの特性であるから，一般的には多くの場合，ダンピング抵抗Ｒの値は数Ω〜数十Ωの値となる。
【００２３】また，この場合は，ＲＳ＋Ｒ＝Ｚ０ とすれば，ρＡ＝0  となりＡ点で整合した回路となる。アドレスバスのように，常に信号を出力するＩＣが一定の場合にはこの方法でも有効であるが，双方向に信号を入出力するＩＣが伝送線路に接続した場合などでは，入出力が切り替わっても整合するように，抵抗値および抵抗の位置を規定することは難しい。
【００２４】次に，伝送線路の左端に，ダンピング抵抗１０８とＩＣ１０１とが接続され，その右側にＩＣ１０２，ＩＣ１０３，およびＩＣ１０４とが接続してある回路構成を例に，ダンピング抵抗で波形整形する従来例を説明する。
【００２５】図９は，双方向に信号を入出力するＩＣ１０１が信号を出力して，ＩＣ１０２，またはＩＣ１０３，またはＩＣ１０４が信号を入力する場合において，ＩＣ１０１の出力インピーダンスとダンピング抵抗１０８とを加えた値と，伝送線路１０６のＺ０ｅｆｆの値とを概ね等しくしてある。この条件の場合，伝送線路１０６を，ＩＣ１０１の出力電圧の１／２のレベルの進行波がまず進み，最終的にＩＣ１０４に到達する。ＩＣ１０４の入力インピーダンスは，通常数ＫΩ〜数十ＭΩの特性を持っているため，ここでほぼ全反射がおこり，進行波とほぼ同レベルの電圧の反射波が発生する。この反射波は伝送線路１０６を通ってＩＣ１０１に向かって行くが，ＩＣ１０１の出力インピーダンスとダンピング抵抗１０８を加えた値と，伝送線路のＺ０ｅｆｆとを概ね等しくしてあるため，図９の左端では反射波が発生せず，波形が大きく乱れることはない。ＩＣ１０１の出力インピーダンスとダンピング抵抗１０８の抵抗値とを加えた値が伝送線路のＺ０ｅｆｆの値よりも大きいと，波形のリンギングは起きないが，立ち上がりと立下り時間が長くなるため，高速な回路には向かない。」
　
　以上の事項から，刊行物２には「デジタル信号を出力されるＩＣとその信号が伝達される他の複数のＩＣとの間にダンピング抵抗を挿入して反射による誤動作を防止した点。」が開示されている。
　
３．対比・判断  
（１）本願補正発明（以下「前者」ともいう。）と刊行物１記載の発明（以下「後者」ともいう。）とを対比する。  
　
　後者の「遊技用制御装置１００」は，前者の「主制御手段」に相当し，以下同様に，「変動表示装置４」は「表示装置」に，「表示制御装置１５０」は「画像制御手段」に，「ＣＰＵ１５１」は「コンピュータ回路のプロセッサ」に，「プログラム等を格納したＰＲＧＲＯＭ１５６」は「画像演出動作を実現する制御プログラムを記憶する不揮発性の第１記憶手段」に，「画像データを格納したＣＧＲＯＭ１５７」は「画像演出動作に使用される画像データを記憶する不揮発性の第２記憶手段」に，それぞれ相当する。
　後者の「各種検出装置からの検出信号」は，前者の「所定のスイッチ信号」に，同様に「大当たり抽選等の処理」は「抽選処理」に，それぞれ，相当し，「統括的」は「中心統括的」と同様の意味である。また，遊技が抽選結果に基づいて制御されることは自明な事項である。よって，後者の「各種検出装置からの検出信号を受けて大当たり抽選等の処理を行い，遊技を統括的に制御する遊技用制御装置１００」は，前者の「所定のスイッチ信号に起因する抽選処理を実行して，その抽選結果に基づいて遊技動作を中心統括的に制御する主制御手段」に相当する。 
　後者の「変動表示装置４」の画面では，大当たり遊技が発生すると，大当たりの演出表示等が行われるから，後者の「液晶で構成された変動表示装置４を駆動する表示制御装置１５０」は，前者の「表示装置を駆動して画像演出動作を実行する画像制御手段」に相当する。
　一般に，ＣＰＵを含むような制御手段がコンピュータから構成されることは自明な事項であるから，表示制御手段１５０は，コンピュータ回路の制御に基づいて画像演出動作を実現しているといえる。よって，後者の「表示制御手段１５０は，ＣＰＵ１５１により２Ｄの画面情報等を作成して，変動表示装置４に送信し，大当たり遊技が発生すると，変動表示装置４の画面で大当たりの演出表示等が行われ」るとの概念と，前者の「画像制御手段は，全て３．５Ｖ以下である複数種類の電源電圧で動作するコンピュータ回路の制御に基づいて画像演出動作を実現」するとの概念とは，「画像制御手段は，コンピュータ回路の制御に基づいて画像演出動作を実現」するとの概念で共通する。
　プログラム等を格納したＰＲＧＲＯＭ１５６及び画像データを格納したＣＧＲＯＭ１５７が，不揮発性の記憶手段であること，そして，プログラム等を格納したＰＲＧＲＯＭ１５６及び画像データを格納したＣＧＲＯＭ１５７に，これらと接続されたＣＰＵ１５１から信号が供給されることは自明な事項である。よって，後者の「プログラム等を格納したＰＲＧＲＯＭ１５６，及び画像データを格納したＣＧＲＯＭ１５７は，ＣＰＵ１５１と接続され」るとの概念と，前者の「画像演出動作を実現する制御プログラムを記憶する不揮発性の第１記憶手段，及び画像演出動作に使用される画像データを記憶する不揮発性の第２記憶手段を各々構成する回路素子のアドレス端子には，画像制御手段のコンピュータ回路のプロセッサから，５０〜１００Ωの範囲に設定された同一抵抗値の抵抗素子を通じて，アドレス信号が供給されるよう構成され」るとの概念とは，「画像演出動作を実現する制御プログラムを記憶する不揮発性の第１記憶手段，及び画像演出動作に使用される画像データを記憶する不揮発性の第２記憶手段には，画像制御手段のコンピュータ回路のプロセッサから，信号が供給されるよう構成され」るとの概念で共通する。
　
　そうすると，両者の一致点及び相違点は，次のとおりである。  
［一致点］  
「所定のスイッチ信号に起因する抽選処理を実行して，その抽選結果に基づいて遊技動作を中心統括的に制御する主制御手段と，表示装置を駆動して画像演出動作を実行する画像制御手段と，を有して構成された遊技機であって，
　画像制御手段は，コンピュータ回路の制御に基づいて画像演出動作を実現しており，
　画像演出動作を実現する制御プログラムを記憶する不揮発性の第１記憶手段，及び画像演出動作に使用される画像データを記憶する不揮発性の第２記憶手段には，画像制御手段のコンピュータ回路のプロセッサから，信号が供給されるよう構成される遊技機。」
　
［相違点１］  
　画像制御手段に関して，本願補正発明では，全て３．５Ｖ以下である複数種類の電源電圧で動作するコンピュータ回路の制御に基づいて画像演出動作を実現しているのに対し，刊行物１記載の発明ではそのような特定がなされていない点。  
　
［相違点２］  
　本願補正発明は，画像演出動作を実現する制御プログラムを記憶する不揮発性の第１記憶手段，及び画像演出動作に使用される画像データを記憶する不揮発性の第２記憶手段を各々構成する回路素子のアドレス端子には，画像制御手段のコンピュータ回路のプロセッサから，５０〜１００Ωの範囲に設定された同一抵抗値の抵抗素子を通じて，アドレス信号が供給されるよう構成されているのに対して，刊行物１記載の発明は，そのような抵抗素子は明示されていない点。  
　
［相違点３］  
　コンピュータ回路に関して，本願補正発明では，３．５Ｖ以下である複数種類の電源電圧の起動順序が順序制御されることで，コンピュータ回路への供給開始タイミングが制御可能に構成されているのに対し，刊行物１記載の発明では，そのような特定がなされていない点。
　
（２）上記相違点について検討する。
［相違点１］について
　ＣＰＵ等の制御装置の作動電圧を３ボルト程度に下げることにより消費電力を低減させることは，本願の出願前に周知の事項であり（例えば，特開平９−１２８３２３号公報の段落【００４１】，【００４２】，特開２００３−２８２８１３号公報の段落【００６６】参照。），遊技機の技術分野においても，同様の作動電圧を有する制御装置を用いることが知られている（例えば，特開２００８−９３２０８号公報の段落【００１２】参照。）。また，遊技機の制御装置が回路等に応じて複数の電圧で動作することは自明な事項である。
　よって，刊行物１記載の発明に周知の事項を適用し，上記相違点１に係る本願補正発明の発明特定事項とすることは，当業者が適宜なし得たことである。
　
［相違点２］について  
　刊行物２には，上記２．（２）のとおり，デジタル信号を出力されるＩＣとその信号が伝達される他の複数のＩＣとの間にダンピング抵抗を挿入して反射による誤動作を防止した点が開示されている（以下「刊行物２記載の技術的事項」という。）。
　また，刊行物２の段落【０００５】には，アドレス信号が供給されるアドレスバスにダンピング抵抗を挿入することが示唆されている。
　そして，ダンピング抵抗の値については，当業者が配線等の特性に応じて適宜設定し得るものであるところ，画像形成装置のドライバ回路のダンピング抵抗を３０Ωから１２０Ωの値に設定することが知られているから（例えば，特開２０００−１４８０８１号公報の段落【００７２】参照。），本願補正発明の抵抗素子を５０〜１００Ωの範囲に設定することは，当業者にとって格別困難なことではない。
　よって，刊行物１記載の発明に刊行物２記載の技術的事項を適用し，上記相違点２に係る本願補正発明の発明特定事項とすることは，当業者が容易に想到し得たことである。 
   
［相違点３］について 
　複数種類の電源電圧を供給する順序を制御する電源回路については，本願出願前に周知の技術である（例えば，特開２００５−１２８８０号公報の段落【００１２】，特開２００４−２０８３９９号公報の段落【００１１】，特開２００２−１７２２１５号公報の段落【０１２０】，【０１２１】参照。）。
　また，制御装置の作動電圧を３ボルト程度に下げることにより消費電力を低減させることは，相違点１で検討したとおり，周知の事項である。
　よって，刊行物１記載の発明に周知の技術，及び周知の事項を適用し，上記相違点３に係る本願補正発明の発明特定事項とすることは，当業者が格別な創作能力を要することなくなし得たことである。 
  
　また，本願補正発明の効果についてみても，刊行物１記載の発明，刊行物２記載の技術的事項，周知の技術，及び周知の事項からみて格別顕著な効果が奏されるということもできない。  
    
（３）以上を踏まえると，本願補正発明は，刊行物１記載の発明，刊行物２記載の技術的事項，周知の技術，及び周知の事項に基づいて，当業者が容易に発明し得たものであるから，特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。　　  
　
（４）まとめ  
　よって，本件補正は，特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下されるべきものである。  
    
第３　本願発明について  
１．本願発明  
　本件補正は上記のとおり却下されたので，本願の各請求項に係る発明は，原審において提出された平成２４年１１月２２日付け手続補正書により補正された特許請求の範囲に記載されたとおりのものであるところ，その請求項１は「第２　１．（１）」に記載したとおりである（以下，この請求項１に係る発明を「本願発明」という。）。  
    
２．刊行物  
　刊行物１，２及びその記載事項並びに刊行物１記載の発明は，「第２　２．」に記載したとおりである。  
    
３．対比・判断  
　本願発明は，「第２」で検討した本願補正発明から「コンピュータ回路」に関して，「３．５Ｖ以下である前記複数種類の電源電圧の起動順序が順序制御されることで，コンピュータ回路への供給開始タイミングが制御可能に構成され」るという限定事項を省いたものである。  
　そうすると，本願発明と刊行物１記載の発明とを対比した場合の相違点は，「第２　３．（１）」で述べた相違点１ないし２と同様のものになるから，「第２　３．（２）」において検討したとおり，本願発明は，刊行物１記載の発明，刊行物２記載の技術的事項，及び周知の事項に基づいて当業者が容易に発明をすることができたものである。  
    
４．むすび  
　以上のとおりであるから，本願発明は，特許法第２９条第２項の規定により特許を受けることができない。  
　したがって，その余の請求項について検討するまでもなく，本願は，拒絶されるべきものである。  
　よって，結論のとおり審決する。