【事件の表示】
　平成　１年特許願第１０６５９０号「メモリ装置」拒絶査定に対する審判事件［平成　２年１１月２２日出願公開、特開平　２−２８５５９１］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本願発明
　本願は、平成１年４月２６日に出願されたものであって、その請求項１ないし３に係る発明は、平成１０年８月３１日付け、および平成１０年１２月１７付けの手続補正によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし３に記載されたとおりのものと認められるところ、その請求項１に係る発明（以下「本願第１発明」という。）は、次のとおりである。
　「外部入出力端子とメモリセルアレイとの間にマルチプレクサを設け、
　上記マルチプレクサを介して一対のレジスタと上記メモリセルアレイとを接続したことを特徴とするメモリ装置。」
２．引用刊行物・周知例
２．１．引用刊行物
　これに対して、原審の拒絶の理由に引用された特開昭６３−２４１７８５号公報（昭和６３年１０月７日出願公開。以下「引用例１」という。）には、図面とともに次の各記載がある。
（イ）「通常の読み出し／書き込み動作のほかに、転送モード時にはメモリセルアレイ→転送レジスタ→メモリセルアレイの経路でのデータ転送が可能になる。従って、計算機の主メモリに使用された場合に、主メモリ内でのメモリセル間のデータ転送がメモリ自身で可能になり、ＣＰＵの負担が軽くなり、その処理速度が高くなる。」（第２頁右上欄第１９行〜同頁左下欄第５行）
（ロ）「上記メモリを計算機の主メモリとして使用し、ＣＰＵ（図示せず）を介さないで主メモリ内部で例えば第３図に示したようにデータ転送を行う場合には、先ず第１のＲＡＳ（行アドレスストローブ）サイクルＩでＣＰＵからの転送モード指示入力が一定期間アクティブ（転送モード）になる。このとき、アドレス入力で指定されたアドレスのメモリセルの内容が読み出され、マルチプレクサ１３を経て転送レジスタ１２に転送される。次に、第２のＲＡＳサイクルＩＩでＣＰＵからのバーＷＥ（ライトイネーブル）信号入力が一定期間アクティブ（書き込みモード）になると共に転送モード指示入力も一定期間アクティブになる。このとき、アドレス入力で指定されたアドレスのメモリセルに上記転送レジスタ１２の内容がマルチプレクサ１３を経て転送される（書き込まれる）。このような動作が転送データ数に応じて繰り返されることによって、メモリセル間のデータ転送がＣＰＵを介在させずに行なわれる。なお、通常モード時には転送モード指示入力が非アクティブであり、メモリセルへの書き込みは入出力バッファ１０の入力データが選択され、メモリセルからの読み出しデータは入出力バッファ１０に出力される。なお、第２図中の第３のＲＡＳサイクルＩＩＩは、１つのＲＡＳサイクルにおいて転送モード指示入力をアクティブにして、このときのアドレスのメモリセルからの読み出しデータを転送レジスタ１２に転送し、次いで上記転送モード中にアドレスを変えてバーＷＥ信号をアクティブにして、変更後の列アドレスのメモリセルに転送レジスタ１２の内容を書き込むように動作させるように制御を変更した様子を示している。このようにすれば、行アドレスが同一のメモリセル間でのデータ転送を非常に高速に行うことが可能になる。」（第２頁右下欄第１６行〜第３頁右上欄第１０行）
　なお、ここでバーＷＥと表記したものは、原記載では、ＷＥの上にアッパーラインが付されているものである。
（ハ）「また、上記実施例の半導体メモリは、各構成要素が同一半導体基板上に形成されているので、複数チップに分割して構成する場合に比べて高速、低価格化が可能になる。」（第３頁右上欄第１１行〜１４行）
　また、原査定の拒絶査定時に引用された特開昭６２−２７１２９１号公報（昭和６２年１１月２５日出願公開。以下「引用例２」という。）には、図面とともに次の各記載がある。
（ニ）「第２図において、３１ａ、３２ｂは各々１２８個のＤフリップフロップ３１ａ−ｉと３１ｂ−ｊとからなるデータレジスタであり、第６図のデータレジスタ３１に対応するものである。これらのデータレジスタ３１ａ，３１ｂの各データ入力端Ｄとメモリセルアレイ１ａ，１ｂとの間には、データ転送ゲート６１ａ，６１ｂおよびデータバッファ６２ａ，６２ｂが介挿される一方、データレジスタ３１ａ，３１ｂの各データ出力端Ｑとメモリセルアレイ１ａ，１ｂとの間には、データバッファ６３ａ，６３ｂと上記データ転送ゲート６１ａ，６１ｂが介挿され、メモリセルアレイ１ａ，１ｂの各行とデータの授受を行うようになっている。」（第５頁右上欄第４行〜１６行）
（ホ）「第５図（ｃ）に示すように、行アドレスＡのデータを行アドレスＢおよび行アドレスＣへ転送する動作を説明する。（以下中略）（２）表示コントローラ５１は、行アドレスＡでリードデータ転送を指令する。これにより、データ転送コントロール信号ＤＴＣが出力され、メモリセルアレイ１ａ，１ｂの行アドレスＡのデータがデータレジスタ３１ａ，３１ｂに一括転送される。（３）次に、表示コントローラ５１は、データレジスタ３１ａ，３１ｂの内容をメモリセルアレイ１ａ，１ｂの行アドレスＢにライトデータ転送する。この転送終了後、データレジスタ３１ａ，３１ｂの同じ内容を行アドレスＣにライトデータ転送する。（４）指定されたすべての行アドレスへのライトデータ転送が済んだら終了とする。この高速コピーモードを使用すれば、メモリ内でのデータの高速転送が可能となり、画面のスクロール等の処理に特に有効である。」（第１４頁右上欄第９行〜同頁左下欄第１４行）
２．２．周知例
　特開昭６１−１２３８７５号公報（昭和６１年６月１１日出願公開。以下「周知例１」という。）には、図面とともに次の各記載がある。
（ヘ）「ランダムアクセスメモリ部と、該メモリ部のビット線群に転送ゲートを介して接続されて並列データ転送を行なう一対の高速読み書き用シフトレジスタを備える半導体記憶装置において、該一対のシフトレジスタ間で並列データ転送を行なう回路を設けたことを特徴とする半導体記憶装置。」（第１頁、特許請求の範囲第１項）
（ト）「シフトレジスタＳＲＡ，ＳＲＢを前述のように互いに独立なシフトレジスタとし、例えば一方を読出し用、他方を書込み用とするには、ゲートＧ３，Ｇ４を閉じ、ゲートＧ１，Ｇ２を開けばよい。これに対しシフトレジスタＳＲＡとＳＲＢを接続して一方から他方へデータを並列転送する、例えばＳＲＡのデータをＳＲＢへ転送するにはゲートＧ１，Ｇ３を閉じ、ゲートＧ２，Ｇ４を開けばよく、またＳＲＢのデータをＳＲＡへ並列転送するにはゲートＧ２，Ｇ４を閉じ、ゲートＧ１，Ｇ３を開けばよい。レジスタＳＲＡを読出し用、レジスタＳＲＢを書込み用として、ＲＡＭ部の１ワード線データをＳＲＡへ、次いでＳＲＢへ並列転送し、ＳＲＡをシフト動作させてＣＲＴへのビデオ信号を出力させ、該ワード線の手前の（走査済みの）ワード線を選択してＳＲＢのデータをそこへ書込み、同様操作を繰り返して行くと画面の上方スクロールができる。」（第３頁左上欄第８行〜同頁右上欄第５行）
（チ）「シフトレジスタを３個設けると、２つのスフトレジスタ間でデータの交換をすることができる。あるいはスフトレジスタ２個とそれらシフトレジスタの段数分の記憶保持手段を有すると、同様に２つのシフトレジスタ間でデータの交換をすることができる。またＲＡＭ部は２分してシフトレジスタＳＲＡ，ＳＲＢを各々に専属させ、かかるシフトレジスタ間でデータ送受を行なうこともできる。」（第３頁左下欄第３行〜１１行）
　特開昭６２−５１８５０号公報（昭和６２年３月６日出願公開。以下「周知例２」という。）には、図面とともに次の各記載がある。
（リ）「入力データを保持する少なくとも２つのレジスタ（１，２）と、各レジスタの決められたビットの供給を受けてこれらの内容をスワップするスワップ回路（４）と、各レジスタの可変的に決められるビットを対応ビット位置整合手段（３，５）とを備えて構成したデータ変換回路。」（第１頁、特許請求の範囲第１項）
　特開昭６０−９５６５１号公報（昭和６０年５月２９日出願公開。以下「周知例３」という。）には、図面とともに次の各記載がある。
（ヌ）「複数のレジスタを有し選択信号に応じていずれか１つのレジスタが選択されるレジスタファイルと、内部状態が予め設定されこの内部状態および上記選択信号を交換するための１対の交換情報に応じて内部状態が更新され、レジスタの選択時にはこの内部状態と入力されるレジスタ選択情報に対応して上記選択信号を出力する選択回路とを具備したことを特徴とする記憶回路。」（第１頁、特許請求の範囲第１項）
（ル）「この発明は、内部で記憶されているデータの交換制御の容易化を図った記憶装置に関する。（中略）記憶装置を備えたデータ処理システム例えばマイクロプロセッサ等において、上記記憶装置内に記憶されているデータの交換操作は基本的な動作の１つである。」（第１頁右下欄第１０行〜１６行）
３．対比
　そこで、本願第１発明（前者）と前記引用例１に記載された発明（後者）とを対比するに、
　まず、前者の目的と後者のそれは、メモリ装置において、外部入出力端子とメモリセルアレイとの間にデータ保持手段を設け、上記データ保持手段に対する制御信号により上記データ保持手段のデータをメモリセルに再書き込みする点にあり、両者共にこの点においては同一である。
　次に、前者と後者はその回路構成において、明らかに、後者の「データ入力端子８、データ出力端子９」は、前者の「外部入出力端子」に相当し、後者の「マルチプレクサ１３」は前者の「マルチプレクサ」に相当し、後者の「転送レジスタ１２」は前者の「レジスタ」に相当する。
　又、前記した記載（イ）〜（ハ）からみて、前者と後者はその作用効果においても差異がない。
　したがって、前者と後者は、
　「外部入出力端子とメモリセルアレイとの間にマルチプレクサを設け、
　上記マルチプレクサを介してレジスタと上記メモリセルアレイとを接続したことを特徴とするメモリ装置。」
である点で一致し、次の点で相違する。
（相違点）
　レジスタが、前者は一対のレジスタであるのに対して、後者は一対のレジスタであるか否か明らかでない点。
４．当審の判断
　上記相違点について判断するに、メモリ装置にデータを再書き込みするに際し、レジスタを２個設けることは、当業者には良く知られていた事項である。（拒絶査定時に引用された引用例２の前記記載（ニ）及び（ホ）のほか、周知例１の前記記載（ヘ）〜（チ）を参照のこと。）
　更に、データ交換（スワップ）するためには２個以上のレジスタを有すると操作性が良いことも周知である。（この点については、周知例２，３の前記記載（チ）〜（ル）を参照のこと。）
　以上のことに鑑みれば、前記引用例２及び前記周知例１〜３に記載された、複数のレジスタを用いてメモリ装置への再書き込みやデータ交換（スワップ）を実行する周知技術を、後者に適用すること、すなわち、後者のレジスタの個数を２個となし前者の如く構成することは、当業者が適宜なし得た設計事項である。
 また、前者の奏する効果も、後者及び前記引用例２、及び周知例１〜３に示される周知技術から、当業者であれば容易に予測できる程度のものであって、格別のものとはいえない。
５．むすび
　したがって、本願の請求項１に係る発明は、前記引用例１，２、及び周知例１〜３に記載された発明に基いて当業者が容易に発明をすることができたものと認められ、特許法第２９条第２項の規定により特許を受けることができない。
　以上のとおりであるから、本願は、特許請求の範囲に記載された他の請求項に係る発明について審理するまでもなく拒絶すべきものである。
　よって、結論のとおり審決する。