【事件の表示】
　特願２００５−２５７２５７「有機ＥＬ表示装置の駆動装置」拒絶査定不服審判事件〔平成１９年　３月２２日出願公開、特開２００７−　７２０２５、請求項の数（２）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成１７年９月６日の出願であって、平成２３年７月２１日付けで明細書及び特許請求の範囲についての補正がなされ（以下、「補正１」という。）、平成２４年６月２２日付け（送達：同年同月２６日）で拒絶査定がなされ、これに対し、同年９月２５日に拒絶査定不服審判が請求されたものである。
　
　
第２　本願発明
　本願の請求項１、２に係る発明は、補正１によって補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１、２に記載された事項により特定されるとおりのものと認められるところ、その請求項１に係る発明は、次のとおりである。
　
「データ線に接続された有機ＥＬ発光素子に対し、該有機ＥＬ発光素子が走査線駆動部によって選択されている期間の少なくとも一部の期間である出力期間に各データ線を通じて駆動電流を供給するためのデータ線駆動装置であって、
　前記出力期間に前記駆動電流を出力する出力トランジスタ（Ｍ２）を含む出力カレントミラー回路（１４）と、
　前記出力期間以外のいずれかの期間に、前記出力トランジスタ（Ｍ２）のゲート端子の電位を、該出力トランジスタ（Ｍ２）のソース端子の電位に近づける電位変更手段と、
　を前記データ線の少なくともいくつかに対応させて備え、
　前記電位変更手段が、
　前記出力トランジスタ（Ｍ２）のソース端子に接続されたソース端子と該出力トランジスタ（Ｍ２）のゲート端子に接続されたドレイン端子とを有する第１制御トランジスタ（Ｍ６´）と、
　前記第１制御トランジスタ（Ｍ６´）と対になって制御用カレントミラー回路（３２）を形成する第２制御トランジスタ（Ｍ７）と、
　前記第１制御トランジスタ（Ｍ６´）のソース端子と前記第１制御トランジスタ（Ｍ６´）のゲート端子との間に設けられた制御スイッチングトランジスタ（Ｍ８）と、を備え、
　前記第２制御トランジスタ（Ｍ７）の電流が前記出力期間に停止され前記出力期間以外のいずれかの期間に流されることにより、前記第１制御トランジスタ（Ｍ６´）の電流が制御されて、前記出力期間以外のいずれかの期間に、前記出力トランジスタ（Ｍ２）のゲート端子の電位が該出力トランジスタ（Ｍ２）のソース端子の電位に近づけられ、
　前記出力期間に、前記制御スイッチングトランジスタ（Ｍ８）が導通状態にされて、前記第１制御トランジスタ（Ｍ６´）に電流が流れないようにされる、データ線駆動装置。」（以下、「本願発明」という。） 
　
　
第３　原査定の拒絶の理由
　
　原査定の拒絶の理由は、概略以下のとおりである。
　
「請求項１、２に係る発明は、いずれも、その出願前に日本国内又は外国において、頒布された下記の刊行物１に記載された発明及び刊行物２、３に記載された技術事項に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　　　　　　　　　　　　　　　　　　　記
　
刊行物１：特開２００４−３６１６４３号公報
刊行物２：特開平１１−２５１９１２号公報
刊行物３：特開２００５−１９１０３６号公報」
　
　
第４　刊行物記載の事項・引用発明
１　記載事項
　前記刊行物１には、発光表示パネルの駆動装置（発明の名称）に関し、次の事項（ａ）ないし（ｃ）が図面とともに記載されている。
　
（ａ）「【０００１】
【発明の属する技術分野】
この発明は、複数のデータ線と複数の走査線との交差位置にそれぞれマトリクス状に配置された複数の容量性発光素子からなる発光表示パネルの駆動装置に関し、特に、有機ＥＬ（エレクトロルミネセンス）素子など、半導体として作りこみやすい小型の発光表示パネルの駆動装置に関する。」
　
（ｂ）「【００３０】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
（実施の形態１）
図１は、この発明の実施の形態１に係る発光表示パネルの駆動装置を示すブロック図である。
【００３１】
この実施の形態１は、前述した第１の課題を解決した発光表示パネルの駆動装置の一例である。図６に示す従来装置とは、電圧設定回路６のツェナーダイオードＺＤに対して、容量素子Ｃ０に代えて定電流源Ｉ０を並列に接続している点で相違する。ここでは、その他の対応する部分には同一の符号を付けて、それらの詳細な説明は省略する。
【００３２】
走査線駆動回路３の逆バイアス電圧ＶＭを３０Ｖとする。選択された有機ＥＬ素子Ｅ１１〜Ｅ３２にはデータ線駆動回路２との間の電圧に応じて所定の電流が流れる。いま、例えばプリチャージ電圧を１０Ｖとすると、データ線駆動回路２に接続されている陽極線Ａ１〜Ａ３の電位は、プリチャージ開始直前に１０Ｖ〜３０Ｖの間になる。発光駆動される各有機ＥＬ素子Ｅ１１〜Ｅ３２のダイオード成分Ｅに定電流が流れ、寄生コンデンサＣが充電されているため、プリチャージ電圧を１０Ｖにするには、寄生コンデンサＣに充電されている電荷を放電させる必要がある。
【００３３】
図１の駆動装置では、ドライブスイッチＳＸ１〜ＳＸ３をオフにして、有機ＥＬ素子Ｅ１１〜Ｅ３２の陽極線Ａ１〜Ａ３をデータ線駆動回路２の定電流源Ｉ１〜Ｉ３から切断し、電圧設定回路６の定電流源Ｉ０で電流を吸い込む。定電流源Ｉ０をツェナーダイオードＺＤと組み合わせたことで、電圧設定回路６を駆動回路基板にオンチップ化しうる程度の、抵抗の大きな小型のツェナーでも特定のプリチャージ電圧まで急速に下げることができる。」
　
（ｃ）「【００３４】
図２は、実施の形態１に係る駆動装置におけるデータ線駆動回路の定電流源を示す回路構成図である。
図１ではドライブスイッチＳＸ１〜ＳＸ３を、便宜的に各定電流源Ｉ１〜Ｉ３に対して直列のスイッチとして記しているが、このような構成では電圧ドロップの発生があって、実際的ではない。したがって、図２に示すように、データ線駆動回路２の定電流源Ｉ１〜Ｉ３を、４つのＰＭＯＳトランジスタＰ１〜Ｐ４と、３つのＮＭＯＳトランジスタＮ１〜Ｎ３と、定電流源Ｉ４とによって、オフ機能付の電流源として構成する。
【００３５】
ここでは、ＰＭＯＳトランジスタＰ１，Ｐ２のゲートを結ぶラインに繋がっている全容量成分、すなわちＰＭＯＳトランジスタＰ１，Ｐ２のゲート容量、ソース・ドレイン間の結合容量、配線層に生じる浮遊容量などを、コンデンサＣ１として想定している。同様に、ＰＭＯＳトランジスタＰ３，Ｐ４のゲートを結ぶラインに繋がっている全容量成分を、コンデンサＣ２とする。また、ＮＭＯＳトランジスタＮ１のゲートにオン信号Ｉｏｎが、ＮＭＯＳトランジスタＮ２，Ｎ３のゲートにオフ信号Ｉｏｆｆ（Ｉｏｎの反転信号）が、それぞれ所定のタイミングで印加される。
【００３６】
（１）Ｉｏｎ＝Ｌ→Ｈ，Ｉｏｆｆ＝Ｈ→Ｌの場合
ＮＭＯＳトランジスタＮ１がオフ（遮断）→オン（導通）、ＮＭＯＳトランジスタＮ２，Ｎ３がオンからオフに変わる。ＮＭＯＳトランジスタＮ２がオフするため、ＰＭＯＳトランジスタＰ１，Ｐ２はコンデンサＣ１に蓄積されている電荷で決まる電圧により制御される。この電圧と電源電圧との差が、ＰＭＯＳトランジスタＰ１，Ｐ２の閾値電圧以上であれば、ＰＭＯＳトランジスタＰ１，Ｐ２がオンして、Ｃ１を充電する。充電にともなって、Ｃ１の電圧がＶｄｄ（電源電圧）−Ｖｔｈ（Ｐ１，Ｐ２の閾値電圧）に達すると、ＰＭＯＳトランジスタＰ１，Ｐ２はオフする。このメカニズムにより、ＮＭＯＳトランジスタＮ２がオフすると、ＰＭＯＳトランジスタＰ１，Ｐ２は殆ど瞬間的にオフする。
【００３７】
オフしたＭＯＳトランジスタＰ１，Ｐ２，Ｎ２，Ｎ３を図２の回路図から取り除いて考えれば、定電流源に対しＰＭＯＳトランジスタＰ３とＰＭＯＳトランジスタＰ４がカレントミラーを構成するため、Ｉｏｕｔとして所定の電流を出力する。
【００３８】
（２）Ｉｏｎ＝Ｈ→Ｌ，Ｉｏｆｆ＝Ｌ→Ｈの場合
ＮＭＯＳトランジスタＮ１がオフし、ＮＭＯＳトランジスタＮ２がオンするため、Ｐ２→Ｎ２→定電流源という経路で定電流を流す回路が構成される。ＰＭＯＳトランジスタＰ１とＰ２はカレントミラーを構成するため、ＰＭＯＳトランジスタＰｌにも電流が流れ、Ｃ２を充電する。このため、Ｃ２の電位が瞬間的に上昇し、ＰＭＯＳトランジスタＰ４がオフする。ＮＭＯＳトランジスタＮ３はオフ信号Ｉｏｆｆにより完全にオンする（定電流ではない）。したがって、トランジスタＮ３は必要に応じて使用すればよく、図１の構成であれば不要である。
【００３９】
このように、実施の形態１の駆動装置は、半導体回路として作りこみやすい小型のツェナーダイオードＺＤと定電流源Ｉ０を用いて電圧設定回路６を構成したので、オンチップ化が可能になるという利点がある。」
　
２　引用発明
　上記記載（ａ）ないし（ｃ）及び図１、２の記載から、前記刊行物１には次の発明が記載されていると認められる。
　
「データ線に接続された有機ＥＬ素子Ｅ１１〜Ｅ３２に対し、該有機ＥＬ素子が走査線駆動回路３によって選択されている期間の少なくとも一部の期間である出力期間に各データ線を通じて駆動電流を供給するためのデータ線駆動回路２であって、
　前記出力期間に前記駆動電流を出力するＰＭＯＳトランジスタＰ４を含む第１カレントミラー回路と、
　前記出力期間以外のいずれかの期間に、前記ＰＭＯＳトランジスタＰ４のゲート端子の電位を、該ＰＭＯＳトランジスタＰ４のソース端子の電位に近づける電位変更手段と、
　を前記データ線の少なくともいくつかに対応させて備え、
　前記電位変更手段が、
　前記ＰＭＯＳトランジスタＰ４のソース端子に接続されたソース端子と該ＰＭＯＳトランジスタＰ４のゲート端子に接続されたドレイン端子とを有するＰＭＯＳトランジスタＰ１と、
　前記ＰＭＯＳトランジスタＰ１と対になって第２カレントミラー回路を形成するＰＭＯＳトランジスタＰ２と、を備え、
　前記ＰＭＯＳトランジスタＰ２の電流が前記出力期間に停止され前記出力期間以外のいずれかの期間に流されることにより、前記ＰＭＯＳトランジスタＰ１の電流が制御されて、前記出力期間以外のいずれかの期間に、前記ＰＭＯＳトランジスタＰ４のゲート端子の電位が該ＰＭＯＳトランジスタＰ４のソース端子の電位に近づけられる、データ線駆動回路。」（以下「引用発明」という。）
　
　
第５　対比
　本願発明と引用発明とを、主たる構成要件毎に、順次対比する。
　
１　引用発明における「有機ＥＬ素子Ｅ１１〜Ｅ３２」、「走査線駆動回路３」、「データ線駆動回路２」、「ＰＭＯＳトランジスタＰ４」、「第１カレントミラー回路」、「ＰＭＯＳトランジスタＰ１」、「第２カレントミラー回路」、「ＰＭＯＳトランジスタＰ２」は、それぞれ本願発明における「有機ＥＬ発光素子」、「走査線駆動部」、「データ線駆動装置」、「出力トランジスタ（Ｍ２）」、「出力カレントミラー回路（１４）」、「第１制御トランジスタ（Ｍ６´）」、「制御用カレントミラー回路（３２）」、「第２制御トランジスタ（Ｍ７）」に相当する。
　
２　前記の相当関係を踏まえると、引用発明における「前記出力期間以外のいずれかの期間に、前記ＰＭＯＳトランジスタＰ４のゲート端子の電位を、該ＰＭＯＳトランジスタＰ４のソース端子の電位に近づける電位変更手段」は、本願発明における「前記出力期間以外のいずれかの期間に、前記出力トランジスタ（Ｍ２）のゲート端子の電位を、該出力トランジスタ（Ｍ２）のソース端子の電位に近づける電位変更手段」に相当する。
　また、引用発明における「前記電位変更手段が、前記ＰＭＯＳトランジスタＰ４のソース端子に接続されたソース端子と該ＰＭＯＳトランジスタＰ４のゲート端子に接続されたドレイン端子とを有するＰＭＯＳトランジスタＰ１と、前記ＰＭＯＳトランジスタＰ１と対になって第２カレントミラー回路を形成するＰＭＯＳトランジスタＰ２と、を備え」ることも、本願発明における「前記電位変更手段が、前記出力トランジスタ（Ｍ２）のソース端子に接続されたソース端子と該出力トランジスタ（Ｍ２）のゲート端子に接続されたドレイン端子とを有する第１制御トランジスタ（Ｍ６´）と、前記第１制御トランジスタ（Ｍ６´）と対になって制御用カレントミラー回路（３２）を形成する第２制御トランジスタ（Ｍ７）と、前記第１制御トランジスタ（Ｍ６´）のソース端子と前記第１制御トランジスタ（Ｍ６´）のゲート端子との間に設けられた制御スイッチングトランジスタ（Ｍ８）と、を備え」ることも、共に、「前記電位変更手段が、前記出力トランジスタのソース端子に接続されたソース端子と該出力トランジスタのゲート端子に接続されたドレイン端子とを有する第１制御トランジスタと、前記第１制御トランジスタと対になって制御用カレントミラー回路を形成する第２制御トランジスタと、を備え」る点で共通する。
　
３　前記の相当関係を踏まえると、引用発明における「前記ＰＭＯＳトランジスタＰ２の電流が前記出力期間に停止され前記出力期間以外のいずれかの期間に流されることにより、前記ＰＭＯＳトランジスタＰ１の電流が制御されて、前記出力期間以外のいずれかの期間に、前記ＰＭＯＳトランジスタＰ４のゲート端子の電位が該ＰＭＯＳトランジスタＰ４のソース端子の電位に近づけられる」ことは、本願発明における「前記第２制御トランジスタ（Ｍ７）の電流が前記出力期間に停止され前記出力期間以外のいずれかの期間に流されることにより、前記第１制御トランジスタ（Ｍ６´）の電流が制御されて、前記出力期間以外のいずれかの期間に、前記出力トランジスタ（Ｍ２）のゲート端子の電位が該出力トランジスタ（Ｍ２）のソース端子の電位に近づけられ」ることに相当する。
　
４　以上の関係を整理すると、両者の一致点及び相違点は、以下のとおりである。
　
（一致点）
「データ線に接続された有機ＥＬ発光素子に対し、該有機ＥＬ発光素子が走査線駆動部によって選択されている期間の少なくとも一部の期間である出力期間に各データ線を通じて駆動電流を供給するためのデータ線駆動装置であって、
　前記出力期間に前記駆動電流を出力する出力トランジスタを含む出力カレントミラー回路と、
　前記出力期間以外のいずれかの期間に、前記出力トランジスタのゲート端子の電位を、該出力トランジスタのソース端子の電位に近づける電位変更手段と、
　を前記データ線の少なくともいくつかに対応させて備え、
　前記電位変更手段が、
　前記出力トランジスタのソース端子に接続されたソース端子と該出力トランジスタのゲート端子に接続されたドレイン端子とを有する第１制御トランジスタと、
　前記第１制御トランジスタと対になって制御用カレントミラー回路を形成する第２制御トランジスタと、を備え、
　前記第２制御トランジスタの電流が前記出力期間に停止され前記出力期間以外のいずれかの期間に流されることにより、前記第１制御トランジスタの電流が制御されて、前記出力期間以外のいずれかの期間に、前記出力トランジスタのゲート端子の電位が該出力トランジスタ（Ｍ２）のソース端子の電位に近づけられる、データ線駆動装置。」
　
（相違点）
　本願発明では、「電位変更手段」が、「前記第１制御トランジスタ（Ｍ６´）のソース端子と前記第１制御トランジスタ（Ｍ６´）のゲート端子との間に設けられた制御スイッチングトランジスタ（Ｍ８）」を備え、「前記出力期間に、前記制御スイッチングトランジスタ（Ｍ８）が導通状態にされて、前記第１制御トランジスタ（Ｍ６´）に電流が流れないようにされる」のに対し、引用発明では、「電位変更手段」が、ＰＭＯＳトランジスタＰ１のソース端子とＰＭＯＳトランジスタＰ１のゲート端子との間に設けられた制御スイッチングトランジスタを備えておらず、出力期間に、制御スイッチトランジスタが導通状態にされて、ＰＭＯＳトランジスタＰ１に電流が流れないようにされるのではない点。
　
　
第６　判断
　前記相違点について検討する。
　
　前記刊行物２には、
「【００１６】スイッチング回路319は、ｐＭＯＳトランジスタからなり、そのゲートに端子323からディジタル信号Ｄが供給される。また、電源電圧ＶＤＤは、端子318から供給される。カレントミラー回路311は、入力端子313及び出力端子315を有し、カレントミラー回路312は、入力端子321及び出力端子317を有している。
【００１７】（略）
【００１８】（略）
【００１９】本電流源回路は、スイッチング回路319の開放・短絡によって次のように動作する。まずスイッチング回路319がオン状態の場合、ｐＭＯＳトランジスタ335，336のゲートが端子318へ短絡されるため、ｐＭＯＳトランジスタ335，336は、強制的にオフ状態になり、第２のカレントミラー回路312の出力はゼロとなる。また、このとき、第１のカレントミラー回路311が出力する定電流Ｉo1（即ちカレントミラー回路312の入力電流Ｉi2）は、スイッチング回路319を介して端子318へバイパスされる。
【００２０】逆に、スイッチング回路319がオフ状態の場合、第１のカレントミラー回路311から出力される定電流Ｉo1は、ｐＭＯＳトランジスタ335を流れるため、ｐＭＯＳトランジスタ336は動作状態となる。すると、ｐＭＯＳトランジスタ335，336の両者のカレントミラー動作によって定電流Ｉo1が複製されて第２のカレントミラー回路312の出力となり、それによって定電流Ｉo2が得られる。」
という記載があり、「第２のカレントミラー回路３１２」を形成するｐＭＯＳトランジスタ３３５、３３６のゲート端子に接続されるスイッチング回路３１９を備える、という技術事項が記載されていると認められるものの、「第２のカレントミラー回路３１２」は、引用発明における「第１カレントミラー回路」、すなわち、本願発明における「出力カレントミラー回路（１４）」に相当するもので、引用発明における「第２カレントミラー回路」、すなわち、本願発明における「制御用カレントミラー回路（３２）」に相当するものではない。
　
　また、前記刊行物３には、
「【００３７】
　図２は、第２の実施の形態における発光素子駆動回路、デジタルアナログ変換器及び電流駆動回路の基本構成を示すものである。図２において、基準電流を生成する第一のＮＭＯＳカレントミラー回路６と、電流源の出力をモニターしブースト電流量をコントロールするブースト電流コントロール回路２と、電流を出力する第二のＰＭＯＳカレントミラー回路７と、電流をオフするときに使用するスイッチ用の第三のＮＭＯＳトランジスタとスイッチ用の第六のＰＭＯＳトランジスタを備え、出力電流の線形性を保ちながら高速な立ち上がり時間、立下り時間を達成するという作用を有する。
【００３８】（略）
【００３９】
　図４は、図２の回路の動作を示したものである。Φ１はＧＮＤ、ＶＤＤの電圧レベルで高速にスイッチする入力信号である。Φ１がＶＤＤからＧＮＤに遷移するとき、Ｍ３はオフ、Ｍ６はオンとなり、Ｍ５のゲートはＭ６より高速に充電されＶＤＤ電位レベルになり、Ｍ５は高速にオフになる。Φ１がＧＮＤからＶＤＤに遷移するとき、Ｍ６はオフにＭ３はオンになる。そのとき、第一のカレントミラー回路によって第二のカレントミラー回路が駆動されるが、基準電流が第二のカレントミラー回路の入力付加容量に比べて小さいときは高速な立ち上がりを得ることができない。そこで、ブースト電流コントロール回路によって基準電流をモニターして、Ｍ５のゲートにブースト電流を注入することによって、出力電流の立ち上がりを高速にする。実際には、出力電流の波形は、図４中のＩＯＵＴ１からＩＯＵＴ２になる。」
という記載があり、第二のカレントミラー回路７を形成するＭＯＳトランジスタＭ４、Ｍ５のゲート端子に接続されるＭＯＳトランジスタＭ６を備える、という技術事項が記載されていると認められるものの、「第二のカレントミラー回路７」は、引用発明における「第１カレントミラー回路」、すなわち、本願発明における「出力カレントミラー回路（１４）」に相当するもので、引用発明における「第２カレントミラー回路」、すなわち、本願発明における「制御用カレントミラー回路（３２）」に相当するものではない。
　
　そうすると、前記刊行物２、３のいずれにも、制御用カレントミラー回路が出力カレントミラー回路の動作に影響しないようにするために、電位変更手段が、第１制御トランジスタのソース端子と第１制御トランジスタのゲート端子との間に設けられた制御スイッチングトランジスタを備え、出力期間に、制御スイッチングトランジスタが導通状態にされて、第１制御トランジスタに電流が流れないようにされることは、記載されていないと認められる。
　
　また、前記刊行物１に、制御用カレントミラー回路が出力カレントミラー回路の動作に影響しないようにするという課題は示唆されておらず、前記刊行物２、３に記載された技術事項を引用発明に適用することはできない。
　仮に、前記刊行物２、３に記載された技術事項を引用発明に適用したとしても、本願発明における制御用カレントミラー回路に相当する第２カレントミラー回路が、スイッチング回路３１９（前記刊行物２）、ＭＯＳトランジスタＭ６（前記刊行物３）に置き換えられるだけであって、前記相違点に係る構成を得ることはできない。
　
　そして、本願発明は、前記相違点に係る構成を備えることにより、制御用カレントミラー回路が出力カレントミラー回路の動作に影響しなくなる、という本願明細書（段落【００１６】）に記載の技術的意義が認められる。
　
　よって、本願発明は、引用発明及び刊行物２、３に記載された技術事項に基づいて、当業者が容易に発明をすることができたということはできない。
  また、請求項２に係る発明は、本願発明をさらに限定した発明であるから、同様に、引用発明及び刊行物２、３に記載された技術事項に基づいて、当業者が容易に発明をすることができたということはできない。
　
　
第７　むすび
　以上のとおり、本願の請求項１、２に係る発明は、いずれも引用発明及び刊行物２、３に記載された技術事項に基づいて、当業者が容易に発明をすることができたものとすることはできないから、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。