【事件の表示】
　特願２０１０−１５５６１２「電界効果トランジスタおよび電界効果トランジスタの製造方法」拒絶査定不服審判事件〔平成２４年　１月２６日出願公開、特開２０１２−　１９０６９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成２２年７月８日の出願であって、平成２４年４月１０日付けの拒絶理由通知に対して、同年６月１８日に手続補正がなされるとともに、同日に意見書が提出され、同年１１月１９日付けで拒絶査定がなされ、それに対して、平成２５年２月２７日に拒絶査定に対する審判請求がなされるとともに、同日に手続補正がなされ、その後、同年７月２４日付けで審尋がなされ、同年９月３０日に回答書が提出されたものである。
　
２．補正の却下の決定
【補正の却下の決定の結論】
　平成２５年２月２７日になされた手続補正を却下する。
　
【理由】
（１）補正の内容
　平成２５年２月２７日になされた手続補正（以下「本件補正」という。）は、補正前の特許請求の範囲の請求項１及び５を、補正後の特許請求の範囲の請求項１及び５に補正するとともに、明細書を補正するものであり、そのうちの補正前後の請求項１及び５は、以下のとおりである。
　
（補正前）
「【請求項１】
　基板の表面上に形成された、活性層を含むＩＩＩ族窒化物系半導体層と、
　この半導体層上に互いに離間して形成され、チタン層、およびこのチタン層に対する膜厚比が１２〜１５であるアルミニウム層を有するソース電極およびドレイン電極と、
　前記半導体層上のうち、前記ソース電極と前記ドレイン電極との間に形成され、前記半導体層とショットキー接合するゲート電極と、
　を具備することを特徴とする電界効果トランジスタ。」
「【請求項５】
　基板の表面上に形成された、活性層を含むＩＩＩ族窒化物系半導体層上のうち、互いに離間した位置に、それぞれ、チタン層およびアルミニウム層を、前記チタン層に対する前記アルミニウム層の膜厚比が１２〜１５となるようにこの順で積層する工程と、
　前記基板を６５０℃以上７００℃以下の範囲の温度で加熱することにより、前記半導体層に対してオーミック接触されたドレイン電極およびソース電極を形成する工程と、
　前記半導体層上のうち、前記ドレイン電極と前記ソース電極との間に、前記半導体層とショットキー接合されたゲート電極を形成する工程と、
　を具備することを特徴とする電界効果トランジスタの製造方法。」
　
（補正後）
「【請求項１】
　基板の表面上に形成された、活性層を含むＩＩＩ族窒化物系半導体層と、
　この半導体層上に互いに離間して形成され、チタン層、およびこのチタン層に対する膜厚比が１２〜１５であるアルミニウム層を有するソース電極およびドレイン電極と、
　前記半導体層上のうち、前記ソース電極と前記ドレイン電極との間に形成され、前記半導体層とショットキー接合するゲート電極と、
　を具備し、
　前記ソース電極と前記半導体層とのコンタクト抵抗、および前記ドレイン電極と前記半導体層とのコンタクト抵抗、はそれぞれ、０[Ω−ｍｍ２]より大きくかつ１[Ω−ｍｍ２]以下であることを特徴とする電界効果トランジスタ。」
「【請求項５】
　基板の表面上に形成された、活性層を含むＩＩＩ族窒化物系半導体層上のうち、互いに離間した位置に、それぞれ、チタン層およびアルミニウム層を、前記チタン層に対する前記アルミニウム層の膜厚比が１２〜１５となるようにこの順で積層する工程と、
　前記基板を６５０℃以上７００℃以下の範囲の温度で加熱することにより、前記半導体層に対してオーミック接触され、かつ前記半導体層とのコンタクト抵抗がそれぞれ０[Ω−ｍｍ２]より大きく１[Ω−ｍｍ２]以下となるドレイン電極およびソース電極を形成する工程と、
　前記半導体層上のうち、前記ドレイン電極と前記ソース電極との間に、前記半導体層とショットキー接合されたゲート電極を形成する工程と、
　を具備することを特徴とする電界効果トランジスタの製造方法。」
　
（２）補正事項の整理
（補正事項ａ）
　補正前の請求項１の「前記半導体層上のうち、前記ソース電極と前記ドレイン電極との間に形成され、前記半導体層とショットキー接合するゲート電極と、を具備することを特徴とする電界効果トランジスタ。」を、補正後の請求項１の「前記半導体層上のうち、前記ソース電極と前記ドレイン電極との間に形成され、前記半導体層とショットキー接合するゲート電極と、を具備し、前記ソース電極と前記半導体層とのコンタクト抵抗、および前記ドレイン電極と前記半導体層とのコンタクト抵抗、はそれぞれ、０[Ω−ｍｍ２]より大きくかつ１[Ω−ｍｍ２]以下であることを特徴とする電界効果トランジスタ。」と補正すること。
　
（補正事項ｂ）
　補正前の請求項５の「前記基板を６５０℃以上７００℃以下の範囲の温度で加熱することにより、前記半導体層に対してオーミック接触されたドレイン電極およびソース電極を形成する工程と、」を、補正後の請求項５の「前記基板を６５０℃以上７００℃以下の範囲の温度で加熱することにより、前記半導体層に対してオーミック接触され、かつ前記半導体層とのコンタクト抵抗がそれぞれ０[Ω−ｍｍ２]より大きく１[Ω−ｍｍ２]以下となるドレイン電極およびソース電極を形成する工程と、」と補正すること。
　
（３）新規事項追加の有無についての検討
　本件補正のうち、上記補正事項ｂについて、検討する。
　本願の請求項５に係る発明における、「チタン層およびアルミニウム層を、前記チタン層に対する前記アルミニウム層の膜厚比が１２〜１５となるようにこの順で積層」し、「前記基板を６５０℃以上７００℃以下の範囲の温度で加熱」した場合におけるコンタクト抵抗について、　本願の願書に最初に添付した図面（以下「当初図面」という。また、本願の願書に最初に添付した明細書を「当初明細書」、本願の願書に最初に添付した明細書、特許請求の範囲又は図面を「当初明細書等」という。）の【図５】には、おおよそ０．２[Ω−ｍｍ２]ないし０．５[Ω−ｍｍ２]の範囲となることが示されているにすぎず、コンタクト抵抗をそれ以上（例えば、限りなく１[Ω−ｍｍ２]に近い値。）、あるいはそれ以下（例えば、限りなく０[Ω−ｍｍ２]に近い値。）にすることは、記載も示唆もされていない。
　また、当初明細書にも、
「【００４０】
　
図５は、Ｔｉに対するＡｌの膜厚比と、上述の方法により測定された抵抗Ｒ（Ｌ）から算出したコンタクト抵抗Ｒｃと、の関係を示すグラフである。
　【００４１】
　反対に、加熱温度が６００℃以下になると、他の温度の場合と比較して、コンタクト抵抗Ｒｃは大きくなった。従って、このような低温の場合のコンタクト抵抗Ｒｃを採用することもできない。
　【００４２】
　加熱温度が７５０℃以上、または６００℃以下になると上述の不都合が生ずるため、
加熱温度が６５０℃以上、７００℃以下の範囲で図５の結果を参照すると、ＴｉとＡｌとの膜厚比が１：１２〜１５の場合、ＴｉとＡｌとの膜厚比が１：８若しくは１：１０の場合と比較して、急激にコンタクト抵抗が小さくなった。さらに、ＴｉとＡｌとの膜厚比が１：１２〜１５の範囲においては、コンタクト抵抗がほぼ一定ではあるものの、ＴｉとＡｌとの膜厚比が１：１２．５の場合に、コンタクト抵抗Ｒｃが最も小さくなった。
　【００４３】
　また、ＴｉとＡｌとの膜厚比が１：１２〜１５の範囲においては、加熱温度が６７５℃の場合にコンタクト抵抗が最も小さくなった。」と記載されているものの、具体的なコンタクト抵抗値までは記載されておらず、当初明細書等の他の部分においても、請求項５に係る発明において特定された具体的な抵抗値を裏付ける記載はなされていない。
　したがって、補正事項ｂは、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものであり、当初明細書等に記載された事項の範囲内においてしたものとはいえないから、特許法第１７条の２第３項の規定に違反するものである。
　
（４）補正の却下についてのむすび
　以上、検討したとおり、本件補正のうち、補正事項ｂは、当初明細書等に記載された事項の範囲内においてしたものとはいえないから、本件補正は、特許法第１７条の２第３項の規定に違反するものであり、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。 
　
３．本願発明
　平成２５年２月２７日になされた手続補正は上記のとおり却下されたので、本願の請求項１ないし８に係る発明は、平成２４年６月１８日になされた手続補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１ないし８に記載されている事項により特定されるとおりのものであって、そのうちの請求項１に係る発明（以下「本願発明」という。）は、その特許請求の範囲の請求項１に記載されている事項により特定される上記２．（１）の補正前の請求項１として記載したとおりのものである。
　
４．刊行物に記載された事項及び発明
（４−１）原査定の拒絶の理由に引用され、本願の出願日前である平成１８年４月２０日に日本国内で頒布された刊行物である特表２００６−５１３１２２号公報（以下「引用刊行物」という。）には、図１〜２０、２６〜２８とともに、以下の事項が記載されている。なお、下線「
　
　
「【０００１】
　本発明は、高品質の窒化ガリウム単結晶、その製造方法、ホモエピタキシャル窒化ガリウム（ＧａＮ）を基材とするデバイス（例えば、具体的には発光ダイオード（ＬＥＤ）やレーザーダイオード（ＬＤ）用途のような照明用途、並びにＧａＮを基材とする光検出器、トランジスター、整流器、サイリスター及びカスコードスイッチのようなデバイス）、並びにその製造方法に関する。」
「【０１５８】
　
本発明のデバイス実施形態の例
　本発明の若干のデバイス実施形態の例を図１〜１７に示す。これらは、（ｉ）単結晶ＧａＮ基板、（ii）１以上のエピタキシャルＧａＮを基材とする層、及び（iii）２以上の電気接点を含んでなる。図１８及び１９はホモエピタキシャルＬＥＤを示している。図２０はホモエピタキシャルＬＤを示している。図２６〜２８はホモエピタキシャルフォトダイオードを示している。
【０１５９】
　図１〜３に関しては、これらは一実施形態に係るＨＥＭＴデバイスを示している。
図１はＨＥＭＴの第一の実施形態を示している。上述のアニール段階の後、基板１０上にバッファー層１２が形成される。本発明では、バッファー層はＧａＮデバイス技術でしばしば記載される「バッファー層」（即ち、サファイア又はＳｉＣのような非ＧａＮ基板とエピタキシャルＧａＮ層との間で遷移層又は核生成層として作用する結晶状態の不良な層）と異なる意味を有する。バッファー層１２は、例えば、Ａｌ
ｘ
Ｉｎ
ｙ
Ｇａ
１−ｘ−ｙ
Ｎ（式中、０≦ｘ，ｙ≦１、０≦ｘ＋ｙ≦１）でもよい。一実施形態では、バッファー層１２は非ドープＧａＮからなる。
【０１６０】
　
図１（及び後述の図２の）実施形態では、バッファー層１２は二次元電子ガス（２ＤＥＧ）を含み、チャネル層として作用する。
バッファー層１２上にバリヤー層１４が形成される。バリヤー層１４はバッファー層１２より広いバンドギャップを有している。バリヤー層１４は、Ａｌ
ｘ
Ｉｎ
ｙ
Ｇａ
１−ｘ−ｙ
Ｎ（式中、０≦ｘ，ｙ≦１、０≦ｘ＋ｙ≦１）、例えばＡｌ
ｘ
Ｇａ
１−ｘ
Ｎ（式中、ｘ≒０．２〜０．３）からなるものとし得る。
バリヤー層は、二つのサブバリヤー層１４ａ及び１４ｂからなっていてもよい。例えば、サブバリヤー層１４ｂはバッファー層１２ａ上に形成され、ＡｌＮであってもよく、サブバリヤー層１４ａはサブバリヤー層１４ｂ上に形成され、ＡｌＧａＮであってもよい。
【０１６１】
　バリヤー層１４は、一実施形態では５〜５０ｎｍの厚さを有し得ると共に、さらに別の実施形態では１５〜２５ｎｍの厚さを有し得る。
デバイスの上面にソース接点２０、ドレイン接点２２及びゲート接点２４が形成される。ソース接点２０及びドレイン接点２２はデバイスの両側にオーム接点として堆積され、ソース及びドレイン領域を形成する。ソース接点２０及びドレイン接点２２用として好適な組成物には、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ及びＴｉ／Ａｌ／Ｐｔ／Ａｕスタックがあり、スタック中の各層は約１０〜約５００ｎｍの厚さを有する。一実施形態では、第一のＴｉ層は約１０〜３０ｎｍの厚さを有し、Ａｌ層は約３０〜３００ｎｍの厚さを有し、最も外側の層は約３０〜７０ｎｍの厚さを有する。堆積は、例えば、電子ビーム蒸着、熱蒸着又は他の技術で達成できる。
【０１６２】
　ソース接点２０及びドレイン接点２２は、例えば、約５０〜１０００μｍの長さを有し得る。ソース接点２０及びドレイン接点２２の幅は約２０〜２００μｍとし得る。一実施形態では、幅は約４０〜１００μｍである。ソース接点２０とドレイン接点２２との離間距離は約０．２〜約１０μｍとし得る。一実施形態では、離間距離は０．５〜２μｍである。
【０１６３】
　
ソース接点２０及びドレイン接点２２の堆積後、構造は約５００〜９５０℃の温度でアニールされる。一実施形態では、オーム接触を達成するため、アニール温度は約７５０〜８７０℃である。
【０１６４】
　
ゲート接点２４は、バリヤー層１４上のソース接点とドレイン接点の間にショットキーゲートとして堆積される。
　
（４−２）そうすると、引用刊行物には、以下の発明（以下「刊行物発明」という。）が記載されているものと認められる。
　「基板１０上に形成され、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（式中、０≦ｘ，ｙ≦１、０≦ｘ＋ｙ≦１）、あるいは、非ドープＧａＮからなるバッファー層１２であって、二次元電子ガス（２ＤＥＧ）を含み、チャネル層として作用するバッファー層１２と、
　前記バッファー層１２上に形成され、前記バッファー層１２より広いバンドギャップを有しており、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（式中、０≦ｘ，ｙ≦１、０≦ｘ＋ｙ≦１）からなるバリヤー層１４と、
　前記バリヤー層１４上に形成され、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ、あるいはＴｉ／Ａｌ／Ｐｔ／Ａｕスタックから構成されるとともに、第一のＴｉ層は約１０〜３０ｎｍの厚さを有し、Ａｌ層は約３０〜３００ｎｍの厚さを有するソース接点及びドレイン接点と、
　前記バリヤー層１４上のソース接点とドレイン接点の間にショットキーゲートとして堆積されたゲート接点２４と、
　からなるＨＥＭＴ。」
　
 ５．対比・判断
（５−１）刊行物発明における「基板１０」は、本願発明の「基板」に相当する。
　
（５−２）刊行物発明の「ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（式中、０≦ｘ，ｙ≦１、０≦ｘ＋ｙ≦１）、あるいは、非ドープＧａＮからなるバッファー層１２であって、二次元電子ガス（２ＤＥＧ）を含み、チャネル層として作用するバッファー層１２」は、本願発明の「活性層」に相当する。そして、刊行物発明の「ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（式中、０≦ｘ，ｙ≦１、０≦ｘ＋ｙ≦１）、あるいは、非ドープＧａＮからなるバッファー層１２であって、二次元電子ガス（２ＤＥＧ）を含み、チャネル層として作用するバッファー層１２と、前記バッファー層１２上に形成され、前記バッファー層１２より広いバンドギャップを有しており、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（式中、０≦ｘ，ｙ≦１、０≦ｘ＋ｙ≦１）からなるバリヤー層１４」は、本願発明の「活性層を含むＩＩＩ族窒化物系半導体層」に相当する。
　
（５−３）刊行物発明の「ソース接点及びドレイン接点」は、本願発明の「ソース電極およびドレイン電極」に相当する。そして、刊行物発明においては、Ｔｉ層に対するＡｌ層の膜厚比を、１（Ｔｉ層３０ｎｍに対して、アルミニウム層３０ｎｍ）〜３０（Ｔｉ層１０ｎｍに対してＡｌ層３００ｎｍ）にすることが特定されているから、刊行物発明の「ソース接点及びドレイン接点」と本願発明の「ソース電極およびドレイン電極」は、「チタン層に対する膜厚比が１２〜１５であるアルミニウム層を有する」という点で、一致する。
　
（５−４）刊行物発明において、「ショットキーゲートとして堆積されたゲート接点２４」が「バリヤー層１４」とショットキー接合することは、明らかであるから、刊行物発明の「ショットキーゲートとして堆積されたゲート接点２４」は、本願発明の「前記半導体層とショットキー接合するゲート電極」に相当する。
　
（５−５）刊行物発明の「ＨＥＭＴ」は、本願発明の「電界効果トランジスタ」に相当する。
　
（５−６）すると、本願発明と刊行物発明とは、構成上の差異を見出すことはできず、刊行物発明と本願発明との間に相違点は存在しない。
　
（５−７）以上、検討したとおり、本願発明と刊行物発明との間に相違点は存在せず、本願発明は、引用刊行物に記載された発明であると認められるので、本願発明は、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　
６．むすび
　以上のとおりであるから、本願は、他の請求項に係る発明について検討するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。