【事件の表示】
　平成　７年特許願第２８２９２２号「ダイナミック型半導体記憶装置」拒絶査定に対する審判事件［平成　９年　５月１６日出願公開、特開平　９−１２８９６６］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本願発明
　本願は、平成７年１０月３１日の出願であって、その請求項１に係る発明（以下「本願発明」という）は、平成１３年２月８日付の手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものである。
「それぞれスイッチング用のトランジスタと容量素子とを備え行方向，列方向に配置され選択状態のとき記憶データを読出し伝達されたデータを書込む複数のメモリセルと、これら複数のメモリセルの各行それぞれと対応して設けられ選択レベルのとき対応する行のメモリセルそれぞれのスイッチング用のトランジスタをオンにしてこれらメモリセルを選択状態とする複数のワード線と、前記複数のメモリセルの各列それぞれと対応して設けられ対応する列の選択状態のメモリセルの読出しデータ及び書込み用データ，再書込み用データを伝達する複数のビット線対と、前記複数のワード線のうちの所定のワード線をアドレス信号に従って選択する行デコーダと、この行デコーダにより選択されたワード線を所定の電位の選択レベルに駆動するワード線ドライブ回路と、前記複数のビット線対それぞれと対応して設けられ対応するビット線に伝達された読出しデータ及び外部からの書込み用のデータを増幅して前記再書込み用データ及び書込み用データとして対応するビット線対に出力する複数のセンス増幅器とを有するダイナミック型半導体記憶装置において、
　前記再書込み用データを対応するビット線対を通して選択状態のメモリセルに伝達しこのメモリセルに書込むとき、前記センス増幅器の高電位電源の電位を、第１の電位から該第１の電位よりも所定の電位だけ高い第２の電位へ変更するデータレベル拡大手段と、前記選択されたワード線の選択レベルを、行アドレス制御信号が活性化レベルでかつプリチャージ制御信号が不活性のレベルの期間にワード線の電位が選択レベルに立ち上がってからの第１の所定の期間と、前記行アドレス制御信号および前記プチャージ制御信号が共に不活性のレベルの期間にワード線の電位が選択レベルから非選択のレべルとなる前の所定の第２の期間には、前記第２の電位に対してメモリセルのスイッチングトランジスタのしきい値だけ高い第３の電位とし、さらに、前記第１の所定の期間と前記第２の所定の期間の間の期間は、前記ワード線の電位を前記第１の電位より低い第４の電位とする前記ワード線ドライブ回路とを有することを特徴とするダイナミック型半導体集積回路。」
　
２．引用文献
　これに対して、当審の拒絶の理由に引用した特開平６−３０９８７１号公報（以下、「刊行物１」という。）には、以下の事項が記載されている。
「【産業上の利用分野】
本発明は低電源電圧を使用する高集積半導体メモリ装置に関し、中でも特に、メモリセルから読出されたデータの電圧を増幅し、データの読出しにより放電されたメモリセルのキャパシタを再充電するンスアンプ及び再充電回路に関するものである。」（段落番号１）
「例えば、６４Ｍｂｉｔ級のダイナミックＲＡＭにおいては、１．５Ｖ程度の低電源電圧を使用することが不可欠となっている。」（段落番号２）
「例えば、ダイナミックＲＡＭにおいてメモリセルのストレージキャパシタにデータ“１”が記憶されている場合、センスアンプの動作によって一対のビット線がそれぞれ電源電圧と接地電圧とに遷移しつつ電荷配分が行われる。」（段落番号４）
「【００１３】
図１に示す実施例回路は、パストランジスタ６４、６６とストレージキャパシタ６５、６７とからなるメモリセルと、ｎ形ＭＯＳトランジスタ７１、７２、７３から構成されるプリチャージ及び等化回路と、ｎ形ＭＯＳトランジスタ６８、６９、７０からなるｎ形ラッチ（ｎ形センスアンプ）と、ｐ形ＭＯＳトランジスタ６２、６３からなるｐ形ラッチ（ｐ形センスアンプ）と、伝達ゲート７４、７５とを有している。これらの構成は、図４に示した回路構成と同様である。そして、ｎ形ラッチのプルダウンノード７７と接地電圧端との間に接続されるｎ形ＭＯＳトランジスタ７０のゲートには、制御信号φ６が印加される。また、プリチャージ及び等化回路を構成するｎ形ＭＯＳトランジスタ７１、７２、７３のゲートには共通に制御信号φ９が印加され、さらにｎ形ＭＯＳトランジスタ７２、７３に対しては基準電圧Ｖｒｅｆが供給される。
【００１４】
ｐ形ラッチは、読出動作後にはメモリセルのストレージキャパシタ６５（６７）を再充電するための再充電手段としての機能も有している。このｐ形ラッチを構成するｐ形ＭＯＳトランジスタ６２、６３の共通ソースノード７６は、電源電圧プルアップ手段（第１プルアップ手段）として使用されるｐ形ＭＯＳトランジスタ５０を通じて電源電圧Ｖｃｃ端に接続されており、さらにこの共通ソースノード７６は、昇圧電圧プルアップ手段（第２プルアップ手段）として使用されるｐ形ＭＯＳトランジスタ５１を通じて昇圧電圧Ｖｐｐ端にも接続されている。電源電圧プルアップ用のｐ形ＭＯＳトランジスタ５０のゲートは電源電圧プルアップ制御回路（第１プルアップ制御手段）８０の出力を受けており、また、昇圧電圧プルアップ用のｐ形ＭＯＳトランジスタ５１のゲートは昇圧電圧プルアップ制御回路（第２プルアップ制御手段）８１の出力を受けている。」（段落番号１３、１４）
「【００１８】
次に、図１に示した実施例と図３に示す動作状態のタイミング図とを参照して本発明による感知・増幅及び再充電動作について説明する。尚、ストレージキャパシタ６５はデータ“１”を記憶しているものとする。
【００１９】
行アドレスストローブ信号バーＲＡＳが論理“ロウ”のアクティブサイクルに入ると、選択されたワード線ＷＬ１が駆動されて電圧Ｖｐｐ＋Ｖｔレベルになる。ここで、Ｖｐｐは図２に示した昇圧回路から出力される昇圧電圧であり、ＶｔはＭＯＳトランジスタのしきい電圧である。このようにワード線ＷＬ１の電圧が上昇した後、ビット線ＢＬとストレージキャパシタ６５との間で時間ｔ６?ｔ７の間に電荷配分の動作が行われる。次いで、制御信号φ６が論理“ハイ”になると、ｎ形ＭＯＳトランジスタ７０がＯＮとなることにより、ｎ形ＭＯＳトランジスタ６８、６９が動作して感知動作が行なわれる。その後、時点ｔ８で制御信号φ７が論理“ロウ”にエネーブルされると電源電圧プルアップ制御回路８０の出力ノード７８が論理“ロウ”になり、それに従ってｐ形ＭＯＳトランジスタ５０がＯＮとなることにより、ビット線ＢＬの電圧は上昇していく。そしてデータが読出される。
【００２０】
その後、行アドレスストローブバーＲＡＳが論理“ハイ”になってプリチャージサイクルに入ると、制御信号φ７は論理“ハイ”にディスエーブルされ、これに同期して制御信号φ８は論理“ロウ”にエネーブルされる（時点ｔ９）。すると、昇圧電圧プルアップ制御回路８１の出力ノード７９が論理“ロウ”になってｐ形ＭＯＳトランジスタ５１をＯＮとする。したがって、昇圧電圧Ｖｐｐがｐ形ＭＯＳトランジスタ５１のチャネルを通じてビット線ＢＬに伝達される。
【００２１】
電源電圧プルアップ制御回路８０は、制御信号φ７が論理“ハイ”になった後には、出力ノード７８が昇圧電圧Ｖｐｐのレベルにあるので、ｐ形センスアンプ６２、６３の共通ソースノード７６が昇圧電圧Ｖｐｐレベルに上昇した場合でも、電源電圧プルアップ用のｐ形ＭＯＳトランジスタ５０をＯＦＦの状態に維持する。また、昇圧電圧プルアップ制御回路８１は、所定の時間が経って制御信号φ８が論理“ハイ”になると、出力ノード７９の電圧が昇圧電圧Ｖｐｐレベルとなるので、昇圧電圧プルアップ用のｐ形ＭＯＳトランジスタ５１をＯＦＦの状態に維持する。
【００２２】
そして、メモリセルのストレージキャパシタ６５に昇圧電圧Ｖｐｐレベルの再充電電圧が伝達された後には、選択されたワード線ＷＬ１の電圧は論理“ロウ”の状態になる（時点ｔ１０）。また、以上の後にプリチャージ及び等化制御信号φ９が論理“ハイ”になってビット線ＢＬ及びビット線バーＢＬが基準電圧Ｖｒｅｆにプリチャージ・等化される。」（段落番号１８−２２）
　なお、原文においては、「ＢＬ＊」は、ＢＬの上に横棒で記載されている。
　
　上記記載及び第１図からみて、パストランジスタとストレージキャパシタはメモリセルを形成していると認められ、ｎ形ＭＯＳトランジスタ６８、６９、７０からなるｎ形ラッチ（ｎ形センスアンプ）と、ｐ形ＭＯＳトランジスタ６２、６３からなるｐ形ラッチ（ｐ形センスアンプ）はセンスアンプを形成していると認められ、ワード線はワード線駆動回路によって駆動されているものと認められる。さらに、刊行物１に記載された発明におけるパストランジスタとストレージキャパシタとから構成されるメモリセルも行方向及び列方向に複数個存在することは明らかであり、該メモリセルが選択状態のときにメモリセルから記憶データを読み出し、伝達されたデータがある場合にはメモリセル内にそのデータを書き込むように制御されていることも明らかである。これら複数のメモリセルの各行それぞれと対応して設けられ、パストランジスタをオンとするためのワード線も当然複数設けられており、また、複数のメモリセルの各列それぞれと対応して設けられ、メモリセルの読出しデータ及び書込み用データ，再書込み用データを伝達するビット線対も当然複数設けられており、このビット線対の電位を増幅するセンスアンプもビット線対の数に応じて複数設けられている。そして、前記複数のワード線のうちの所定のワード線をアドレス信号に従って選択する行デコーダは当然備えられているものと認められる。
　
　したがって、刊行物１には、
「それぞれパストランジスタとストレージキャパシタとを備え行方向，列方向に配置され選択状態のとき記憶データを読出し伝達されたデータを書込む複数のメモリセルと、これら複数のメモリセルの各行それぞれと対応して設けられ選択レベルのとき対応する行のメモリセルそれぞれのパストランジスタをオンにしてこれらメモリセルを選択状態とする複数のワード線と、前記複数のメモリセルの各列それぞれと対応して設けられ対応する列の選択状態のメモリセルの読出しデータ及び書込み用データ，再書込み用データを伝達する複数のビット線の対と、前記複数のワード線のうちの所定のワード線をアドレス信号に従って選択する行デコーダと、この行デコーダにより選択されたワード線を所定の電位の選択レベルに駆動するワード線駆動回路と、前記複数のビット線の対それぞれと対応して設けられ対応するビット線に伝達された読出しデータ及び外部からの書込み用のデータを増幅して前記再書込み用データ及び書込み用データとして対応するビット線の対に出力する複数のセンスアンプとを有するダイナミックＲＡＭにおいて、
　感知・増幅及び再充電動作のとき、共通ソースノードの電位を、ＶｃｃからＶｃｃより高電位のＶｐｐにする第１プルアップ制御手段、第２プルアップ制御手段と、
　上記複数のワード線のうち、選択されたワード線の電圧レベルを制御信号φ９が論理”ロウ”でかつ当該ワード線が選択状態にある期間中は、選択された当該ワード線の電位をＶｐｐ＋Ｖｔとするワード線駆動回路を有するダイナミックＲＡＭ。」が記載されているものと認められる。（以下「刊行物１発明」という）
　
３．対比・判断
　本願発明と刊行物１発明を比較する。
　刊行物１発明の「パストランジスタ」は本願発明の「スイッチング用のトランジスタ」に相当し、以下同様に「ストレージキャパシタ」は「容量素子」に、「ワード線駆動回路」は「ワード線ドライブ回路」に、「センスアンプ」は「センス増幅器」に、「感知・増幅及び再充電動作のとき」は「再書込み用データを対応するビット線対を通して選択状態のメモリセルに伝達しこのメモリセルに書込むとき」に、「共通ソースノードの電位」は「センス増幅器の高電位電源の電位」に、「Ｖｃｃ」は「第１の電位」に、「Ｖｐｐ」は「第２の電位」に、「第１プルアップ制御手段、第２プルアップ制御手段」は「データレベル拡大手段」に、「制御信号φ９」は「プリチャージ制御信号」に、「論理”ロウ”」は「不活性のレベル」に、「Ｖｔ」は「メモリセルのスイッチングトランジスタのしきい値」に、「Ｖｐｐ＋Ｖｔ」は「第３の電位」に、「ダイナミックＲＡＭ」は「ダイナミック型半導体記憶装置」に相当するから、両者は、
「それぞれスイッチング用のトランジスタと容量素子とを備え行方向，列方向に配置され選択状態のとき記憶データを読出し伝達されたデータを書込む複数のメモリセルと、これら複数のメモリセルの各行それぞれと対応して設けられ選択レベルのとき対応する行のメモリセルそれぞれのスイッチング用のトランジスタをオンにしてこれらメモリセルを選択状態とする複数のワード線と、前記複数のメモリセルの各列それぞれと対応して設けられ対応する列の選択状態のメモリセルの読出しデータ及び書込み用データ，再書込み用データを伝達する複数のビット線対と、前記複数のワード線のうちの所定のワード線をアドレス信号に従って選択する行デコーダと、この行デコーダにより選択されたワード線を所定の電位の選択レベルに駆動するワード線ドライブ回路と、前記複数のビット線対それぞれと対応して設けられ対応するビット線に伝達された読出しデータ及び外部からの書込み用のデータを増幅して前記再書込み用データ及び書込み用データとして対応するビット線対に出力する複数のセンス増幅器とを有するダイナミック型半導体記憶装置において、
　再書込み用データを対応するビット線対を通して選択状態のメモリセルに伝達しこのメモリセルに書込むとき、前記センス増幅器の高電位電源の電位を、第１の電位から該第１の電位よりも所定の電位だけ高い第２の電位へ変更するデータレベル拡大手段と、前記選択されたワード線の選択レベルを、前記第２の電位に対してメモリセルのスイッチングトランジスタのしきい値だけ高い第３の電位とする前記ワード線ドライブ回路とを有することを特徴とするダイナミック型半導体集積回路。」で一致し、以下の点で相違している。
　
相違点
　ワード線ドライブ回路が、選択されたワード線の選択レベルを、本願発明では、「行アドレス制御信号が活性化レベルでかつプリチャージ制御信号が不活性のレベルの期間にワード線の電位が選択レベルに立ち上がってからの第１の所定の期間と、前記行アドレス制御信号および前記プチャージ制御信号が共に不活性のレベルの期間にワード線の電位が選択レベルから非選択のレべルとなる前の所定の第２の期間には、前記第２の電位に対してメモリセルのスイッチングトランジスタのしきい値だけ高い第３の電位とし、さらに、前記第１の所定の期間と前記第２の所定の期間の間の期間は、前記ワード線の電位を前記第１の電位より低い第４の電位」とするのに対し、刊行物１発明では、「プリチャージ制御信号（制御信号φ９）が不活性のレベル（論理”ロウ”）でかつ当該ワード線が選択状態にある期間中は、選択された当該ワード線の電位を、第２の電位（Ｖｐｐ）に対してメモリセルのスイッチングトランジスタのしきい値（Ｖｔ）だけ高い第３の電位（Ｖｐｐ＋Ｖｔ）」とする点。
　
　上記相違点について検討する。
　ＲＡＳ＊（ＲＡＳの上に横棒）（行アドレス制御信号）がロー（活性化レベル）でありワード線の電位が選択になってからの所定期間と、ＲＡＳ＊がハイ（不活性のレベル）でありワード線の電位が選択から非選択になる前の所定期間に、所定の電圧レベルとし、当該２つの所定期間の間の期間はＶｃｃ−Ｖｔｈとすることは当業者に周知な技術事項であるから（特開平２−２４７８９２号公報参照）、刊行物１発明のワード線ドライブ回路（ワード線駆動回路）を本願発明の構成とすることは当業者が容易になし得たことである。
　
　そして、本願発明の効果は、刊行物１発明及び周知な技術事項から予測できる程度のものである。
　
４．むすび
　したがって、本願の請求項１に係る発明は、上記刊行物１に記載された発明及び周知の技術事項に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。