【事件の表示】
　特許第３１５６３２７号「液晶表示装置」の請求項１ないし５に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３１５６３２７号の請求項１に係る特許を維持する。
【理　由】
１．手続の経緯
　本件特許第３１５６３２７号発明は、平成４年１月７日に特許出願され、平成１３年２月９日にその特許の設定登録がなされ、その後、異議申立人　古川京子より特許異議の申立がなされ、取消理由通知がなされ、その指定期間内である平成１４年４月１日付けで訂正請求がなされ、再度取消理由がなされ、その指定期間内である平成１５年５月２６日付で訂正請求がなされると共に上記平成１４年４月１日付け訂正請求が取り下げられたものである。
　
２．訂正の適否
２−１．訂正事項
訂正事項ａ：
特許明細書の特許請求の範囲の請求項１を削除し、請求項２に
「【請求項２】請求項１に記載の液晶表示装置において、前記制御手段は、１水平ライン分の表示データ容量の記憶容量を有し、複数の記憶領域に分割された第２の記憶手段をさらに有し、２つの記憶手段のうち、一方が表示データを書き込んでいる時、他方の記憶手段から表示データを読み出させることを特徴とする液晶表示装置。」とあるのを
「【請求項１】表示データと同期信号を入力して、液晶駆動用の液晶表示データ及び制御信号を生成する制御手段と、１ライン分の液晶表示データを順次入力し、液晶駆動用電圧に変換して出力する複数の信号駆動ドライバで構成され、各表示画素部をスイッチング素子と液晶とで構成するアクティブマトリックスタイプの液晶パネルとから成る液晶表示装置において、
前記液晶表示データ及び制御信号を生成する制御手段に設けられ、１水平ライン分の表示データ容量の記憶容量を有し、複数の記憶領域に分割された第１の記憶手段と、
前記液晶表示データ及び制御信号を生成する制御手段に設けられ、１水平ライン分の表示データ容量の記憶容量を有し、複数の記憶領域に分割された第２の記憶手段と、
入力する表示データを各記憶領域に書き込む手段と、
前記第１の記憶手段および第２の記憶手段のうち、一方に表示データを書き込んでいる時、他方の記憶手段の記憶領域各々から表示データを並列に読み出す手段と、
読み出されたそれぞれの表示データを、前記液晶パネルの片側端部の、前記複数の記憶領域の各々に対応する各信号駆動ドライバに転送する手段とを有することを特徴とする液晶表示装置。」
と訂正する。
　
訂正事項ｂ：
特許明細書の特許請求の範囲の請求項３〜５を削除する。
　
訂正事項ｃ：
特許明細書の特許請求の範囲の請求項６〜８を請求項２〜４とする。
　
２−２．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
訂正事項ａについて
　訂正前の請求項２が引用する請求項１には、
「【請求項１】表示データと同期信号を入力して、液晶駆動用の液晶表示データ及び制御信号を生成する制御手段と、１ライン分の液晶表示データを順次入力し、液晶駆動用電圧に変換して出力する複数の信号駆動ドライバで構成され、各表示画素部をスイッチング素子と液晶とで構成するアクティブマトリックスタイプの液晶パネルとから成る液晶表示装置において、
前記液晶表示データ及び制御信号を生成する制御手段に設けられ、１水平ライン分の表示データ容量の記憶容量を有し、複数の記憶領域に分割された記憶手段と、
入力する表示データを各記憶領域に書き込む手段と、
前記記憶手段に書き込まれた表示データを前記複数の記憶領域各々から読み出す手段と、
読み出されたそれぞれの表示データを対応する各信号駆動ドライバに転送する手段とを有することを特徴とする液晶表示装置。」が記載されているから、
訂正事項ａは、請求項１を削除し、実質的に訂正前の請求項２が引用する請求項１を取り込んで独立請求項とするとともに、訂正前の請求項２に記載されていた「２つの記憶手段のうち、一方が表示データを書き込んでいる時、他方の記憶手段から表示データを読み出させる」なる記載を「前記第１の記憶手段および第２の記憶手段のうち、一方が表示データを書き込んでいる時、他方の記憶手段の記憶領域各々から表示データを並列に読み出す手段」とし、訂正前の請求項１に記載されていた「読み出されたそれぞれの表示データを対応する各信号駆動ドライバに転送する手段とを有する」なる記載を「読み出されたそれぞれの表示データを、前記液晶パネルの片側端部の、前記複数の記憶領域の各々に対応する各信号駆動ドライバに転送する手段とを有する」とするものである。
　請求項１を削除する点は、特許請求の範囲の減縮を目的とするものである。請求項１を取り込んで独立請求項とする点は、請求項１を削除するために、請求項２が引用していた請求項１を取り込んだものであるから、明りょうでない記載の釈明にあたる。
　「２つの記憶手段のうち、一方が表示データを書き込んでいる時、他方の記憶手段から表示データを読み出させる」を「前記第１の記憶手段および第２の記憶手段のうち、一方に表示データを書き込んでいる時、他方の記憶手段の記憶領域各々から表示データを並列に読み出す手段」とする点は、表示データを読み出す際に並列に読み出すことに限定するものであり、これは、段落【００１７】〜【００１９】および図７の記載に基づくものである。（例えば、図７では、メモリＡのリードにおいて、領域１の１番の信号駆動ドライバのデータと、領域２の２番の信号駆動ドライバのデータと、領域３の３番の信号駆動ドライバのデータと、領域４の４番の信号駆動ドライバのデータとが、互いに並列にリードされていることが明らかである。）また、「読み出されたそれぞれの表示データを対応する各信号駆動ドライバに転送する手段とを有する」を「読み出されたそれぞれの表示データを、前記液晶パネルの片側端部の、前記複数の記憶領域の各々に対応する各信号駆動ドライバに転送する手段とを有する」とする点は、表示データを、信号駆動ドライバに転送する際に、前記並列に読み出された表示データを、片側端部の、前記複数の記憶領域の各々に対応する各信号駆動ドライバに転送するように限定するものであり、段落【００１７】および図６の記載に基づくものである。
　よって、訂正事項ａは、願書に添付された明細書又は図面に記載されていた事項の範囲内の訂正であって、明りょうでない記載の釈明及び特許請求の範囲の減縮を目的とするものであり、また、実質上特許請求の範囲を拡張し又は変更するものでもない。
　
訂正事項ｂについて
　訂正事項ｂは、請求項３〜５を削除するものであり、願書に添付された明細書又は図面に記載されていた事項の範囲内の訂正であって、特許請求の範囲の減縮を目的とするものであり、実質上特許請求の範囲を拡張し又は変更するものではない。
　
訂正事項ｃについて
　訂正事項ｃは、請求項１および３〜５を削除し、請求項２を請求項１とするのにともない、請求項６〜８を請求項２〜４に繰り上げるものであり、明りょうでない記載の釈明を目的とするものであり、実質上特許請求の範囲を拡張し又は変更するものでもない。
　
むすび
　以上のとおりであるから、上記訂正（訂正事項ａ〜ｃ）は、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる、特許法第１２０条の４第３項において準用する平成６年法律第１１６号による改正前の特許法第１２６条第１項ただし書、第２項及び第３項の規定に適合するので、当該訂正を認める。
　
３．特許異議申立についての判断（取消理由についての判断）
３−１．本件特許発明
　前述のとおり、本件明細書の訂正請求は認められるので、本件特許第３１５６３２７号の請求項１に係る発明は、平成１５年５月２６日付け全文訂正明細書の特許請求の範囲の請求項１欄に記載されたとおりのものである。
　
３−２．申立理由の概要および取消理由の概要
　異議申立人　古川京子は、甲第１号証（特開平２−１２６２８５号公報）を提出し、請求項１〜５に係る発明は甲第１号証に記載の発明と同一であり、あるいは、それに基づいて、当業者が容易に発明できたものであるから、特許法第２９条第１項及び第２項の規定に違反してなされたものであり、また、請求項１〜３に係る発明は、明細書の発明の詳細な説明に記載された発明でなく、特許法第３６条第５項第１号の記載要件を満たしていないため、取り消されるべきである、というものである。
　当審で通知した平成１４年１月２２日付の取消理由は、請求項１〜５に係る発明は異議申立人提出の甲第１号証（特開平２−１２６２８５号公報）に基づいて、当業者が容易に発明できたものであるから、特許法第２９条第２項の規定に違反してなされた、というものであり、また、同じく当審で通知した平成１５年３月１７日付の取消理由は、請求項１〜３に係る発明は、特許法第３６条第５項の記載要件を満たしていない、というものである。
　なお、訂正前の請求項１及び３〜５は訂正の結果削除されたので、訂正後の請求項１（以下「本件発明１」という。）について検討する。
　
３−３．３６条違反について
　本件明細書の記載は、上記ａ、ｂの訂正により明確となったから、本件発明１に係る特許は、特許法第３６条第５項に記載する要件を満たさない特許出願に対してされたものであるとすることができない。
　
３−４．２９条違反について
・引用刊行物
異議申立人提出の甲第１号証である特開平２−１２６２８５号公報（以下「刊行物１」という）には、第１図乃至第７図とともに、次の事項が記載されている。
（ａ）「本発明は、アクティブマトリクス表示形カラー液晶表示パネルなどに好適に実施される液晶駆動回路に関する。」（第１頁右下欄１２行〜１４行）、
（ｂ）「そこで、高速走査を低速のソースドライバで対応可能とし、しかも駆動回路の小型化を図るために、画面２を多重分割し、分割された複数の画素列を個別にソースドライバで駆動する方法が提案されている。」（第２頁左下欄４行〜８行）、
（ｃ）「本発明による液晶駆動回路は、第１記憶手段により１水平期間のカラービデオ信号Ｒ、Ｇ、Ｂをアナログ／デジタル変換器によってデジタルデータに変換し、変換されたデータはスイッチング手段によって書き込み順序に従い、対をなす一方の第２記憶手段へ出力され、当該第２記憶手段に一括してストアされる。　同時にひとつ前の水平期間に他方の第２記憶手段にストアされた内容が、データ読出手段によって、１水平期間の前半と後半に分割されて交互に読み出される。読み出されたデータはデジタル／アナログ変換器によってアナログ信号であるカラービデオ信号Ｒ、Ｇ、Ｂに変換され、対応する駆動手段にそれぞれ入力される。複数の駆動手段は、交互に出力される上記前半と後半のデータを適切に取り込み、液晶を駆動する」（第３頁左下欄１４行〜右下欄９行）、
（ｄ）「第１図は、本発明の一実施例の液晶駆動回路の電気的構成を示すブロック図である。液晶駆動回路３１は、表示パネル３２を駆動するために表示パネル３２の周辺部の左上−左下−右上−右下の４箇所に配置された駆動手段であるソースドライバ３３〜３６と、ソースドライバ３３〜３６にカラービデオ信号Ｒ、Ｇ、Ｂを供給する一対の第１記憶手段であるラインメモリ回路３７、３８とから構成されている。」（第３頁右下欄１１行〜１９行）、
（ｅ）「第１図において、表示パネル（以下、パネルという）３２の画面水平（横）方向の画素列数は、たとえば６４０であり、これを上記一対のラインメモリ回路３７、３８によって駆動すると、ラインメモリ回路１個あたりの画素列数は３２０になる。」（第４頁左上欄３行〜８行）、
（ｆ）「第２図は本実施例のラインメモリ回路３７の電気的構成を示すブロック図であり、第１図に示された第１ラインメモリ３７、第２ラインメモリ回路３８ともに同一の構成である。以下、第１ラインメモリ回路３７について述べる。なお、参照符番号に添えた記号ｂ，ｒ，ｇは、カラー信号Ｂ，Ｒ，Ｇに対応し、総称するときは記号ｂ，ｒ，ｇを省略し、参照符番号のみで示す。
　第１ラインメモリ回路３７は、図示されないライン増幅器を介して入力されるカラービデオ信号Ｂ，Ｒ，Ｇを個別にデジタル変換するアナログ／デジタル（以下、Ａ／Ｄという）変換器３９ｂ，３９ｒ，３９ｇと、上記Ａ／Ｄ変換器３９から導出された各色のデジタルデータを後述するメモリへの書込み順序に従いＯＮ／ＯＦＦ制御する３ステートバッファ４０ｂ，４０ｒ，４０ｇとを含む。またこの書込み時に上記３ステートバッファ４０から導出される書込みデータを一対のメモリ４３，４４に入力するための３ステートバッファ４１，４２と、書込み／読出し自在な一対のメモリ４３，４４のうち、読出し側のメモリのカラー信号Ｂｄ，Ｒｄ，Ｇｄを次段のデータラッチ回路４６に導出させるためのデータマルチプレクサ４５とを含む。」（第４頁右下欄６行〜第５頁左上欄８行）、
（ｇ）「また、データマルチプレクサ４５から出力されたカラー信号のデータを、読出し順序に従いラッチするデータラッチ回路４６ｂ，４６ｒ，４６ｇと、データラッチ回路４６によってラッチされたデータをそれぞれアナログ信号に変換するデジタル／アナログ（以下、Ｄ／Ａという）変換器４７ｂ，４７ｒ，４７ｇと、上記アナログ変換されたカラー信号Ｂ，Ｒ，Ｇのレベルを増幅して図示しないソースドライバに出力する増幅器４８ｂ，４８ｒ，４８ｇの各回路ブロック」（第５頁左上欄９行〜１８行）、
（ｈ）「一定のタイミングで前記メモリ４３，４４の書込み／読出し動作とアドレスを選択指示するアドレスマルチプレクサ４９とを含む。」（第５頁左上欄１８行〜同頁右上欄１行）、
（ｉ）「また、データ書込み時（ライトサイクル）に書込みアドレスを発生するライトアドレス発生回路５０、データ読出し時（リードサイクル）に読出すべきメモリのアドレスを発生させるリードアドレス発生回路５１と、およびこれらの回路ブロックの動作を制御するラインメモリ制御回路５２とから構成されている。」（第５頁右上欄第２〜８行）、
（ｊ）「最初の１水平期間Ｈ1の３２０個のカラー信号Ｂ，Ｒ，Ｇのデータは、前半が一対のメモリ４３，４４の一方のメモリ、たとえばメモリ４３のアドレスＡ1（０〜ｊ）に、後半が同じメモリ４３のアドレスＡ2（２8〜２8＋ｊ）に、上記ライトアドレス発生回路５０が指定するライトアドレスに基づいて書込まれるように、ラインメモリ制御回路５２によって制御される。」（第５頁左下欄第２〜１０行）、
（ｋ）「次の１水平期間Ｈ2では、メモリ４３，４４のリード／ライト動作が切換わり、データはもう一方のメモリ４４のアドレスＡ1、Ａ2に書込まれ、それとともに一つ前の１水平期間Ｈ1でメモリ４３に書込まれたデータが、リードアドレス発生回路５１が指定するリードアドレスに基づいて読出されるようにラインメモリ制御回路５２によって制御される。」（第５頁左下欄第１１〜１８行）、
（ｌ）「このように本発明では、１水平期間Ｈごとにメモリ４３，４４のリード／ライト動作を切換え、一方のメモリからデータが読出されているとき、他方のメモリにデータを書込むようにし、しかも１水平期間Ｈを前後半に分け、交互に書込み／読出しが行われるようにして、液晶駆動回路３１の電気的構成の簡単化と、動作の高速化を実現している。」（第５頁右下欄第１７行〜第６頁左上欄第４行）
・対比、判断
　本件発明１と刊行物１に記載された発明とを対比すると、刊行物１に記載された発明の何れにも、本件発明１の構成要件である「複数の記憶領域に分割された第１の記憶手段」及び「複数の記憶領域に分割された第２の記憶手段」から「表示データを並列に読み出す手段」と「読み出されたそれぞれの表示データを、前記液晶パネルの片側端部の、前記複数の記憶領域の各々に対応する各信号駆動ドライバに転送する手段」を備えていない。
　すなわち、刊行物１に記載された発明は、「高速走査を低速のソースドライバで対応可能」とするために、摘記事項（ｃ）に記載のように「１水平期間の前半と後半に分割されて交互に読み出される。読み出されたデータはデジタル／アナログ変換器によってアナログ信号であるカラービデオ信号Ｒ、Ｇ、Ｂに変換され、対応する駆動手段にそれぞれ入力される。複数の駆動手段は、交互に出力される上記前半と後半のデータを適切に取り込み、液晶を駆動する」ものであり、表示データの読出は、メモリから「１水平期間の前半と後半に分割されて交互に読み出される」ものの、第３図に記載のように、該表示データは、「交互」に逐次読み出されているものであり、並列に読み出されて対応ドライバに転送されるものではないから、パネルの片側端部の複数のドライバに、表示データを並列に読み出して転送する手段を備えていない。
　そして前記構成により本件発明１は、「Ｌ個の信号駆動ドライバが同時に駆動可能となり、１ライン分の表示データ転送速度を変えずに信号駆動ドライバへの表示データ転送速度を低速にすることができ、表示パネルの表示解像度が上がり表示データが多くなり、かつ表示データの転送速度が高速化しても、低速な信号駆動ドライバの動作速度の仕様を満足し、かつ液晶表示パネルのフレーム周波数を上げることができ、良好な表示品質を保つことができる。また、表示データの転送速度を低く抑えることができるため、電磁放射も小さくすることができる。」という、明細書に記載の効果を奏するものと認められる。
　したがって本件発明１は、刊行物１記載の発明と同一でなく、また、刊行物１記載の発明から当業者が容易に発明をすることができたものであるとすることもできない。
　
４．むすび
　以上のとおりであるから、特許異議申立の理由及び証拠によっては、本件の請求項１に係る特許を取り消すことができない。また、他に本件請求項１に係る特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１５年７月４日（２００３．７．４）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
液晶表示装置
（５７）【特許請求の範囲】
　【請求項１】表示データと同期信号を入力して、液晶駆動用の液晶表示データ及び制御信号を生成する制御手段と、１ライン分の液晶表示データを順次入力し、液晶駆動用電圧に変換して出力する複数の信号駆動ドライバで構成され、各表示画素部をスイッチング素子と液晶とで構成するアクティブマトリックスタイプの液晶パネルとから成る液晶表示装置において、
前記液晶表示データ及び制御信号を生成する制御手段に設けられ、１水平ライン分の表示データ容量の記憶容量を有し、複数の記憶領域に分割された第１の記憶手段と、
前記液晶表示データ及び制御信号を生成する制御手段に設けられ、１水平ライン分の表示データ容量の記憶容量を有し、複数の記憶領域に分割された第２の記憶手段と、
入力する表示データを各記憶領域に書き込む手段と、
前記第１の記憶手段および前記第２の記憶手段のうち、一方に表示データを書き込んでいる時、他方の記憶手段の記憶領域各々から表示データを並列に読み出す手段と、
読み出されたそれぞれの表示データを、前記液晶パネルの片側端部の、前記複数の記憶領域の各々に対応する各信号駆動ドライバに転送する手段とを有することを特徴とする液晶表示装置。
　【請求項２】表示データと同期信号を入力して、液晶駆動用の液晶表示データ及び制御信号を生成する制御手段と１ライン分の液晶表示データを順次入力し、液晶駆動用電圧に変換して出力する信号駆動ドライバをＭ個（Ｍは２以上の整数）で構成し、各表示画素部をスイッチング素子と液晶とで構成するアクティブマトリックスタイプの液晶パネルとから成る液晶表示装置において、
Ｍ個の信号駆動ドライバを入力表示データをＬ（＜Ｍ）個ずつのグループに分け、前記Ｌ個のグループそれぞれに対して、１ライン分の表示データをＬ個に分けられた部分表示データを転送することを特徴とする液晶表示装置。
　【請求項３】請求項２に記載の液晶表示装置において、
前記Ｌ個の信号駆動ドライバが駆動する表示データ分の記憶容量を有する記憶手段を２つ設け、前記各々の記憶手段は記憶領域をＬ分割し、入力する表示データを各記憶領域に書き込む手段と、各記憶手段に記憶した表示データをＬ個の領域から読み出す手段とを設け、前記２つの記憶手段の一方が、書き込み動作を行う時、他方の記憶手段が読み出し動作を行うように制御する制御手段と２つの記憶手段から読み出されるデータバスを切換える切換え手段を設けＬ個の信号駆動ドライバを同時に駆動可能としたことを特徴とする液晶表示装置。
　【請求項４】請求項３に記載の液晶表示装置において、
前記記憶手段の各々の記憶容量は、前記複数の信号駆動ドライバの個数分であることを特徴とする液晶表示装置。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】本発明は、パソコン、ワークステーション等の大量で高速な表示データを液晶表示パネルに表示させるのに好適な液晶表示データ制御装置に関する。
　【０００２】
　【従来の技術】パソコン、ワークステーション等の表示データを液晶パネルに表示する従来技術としては、日立ＬＣＤドライバＬＳＩデータブックｐ６６１，６６２に記載のような構成と表示データのラッチタイミングとなっている。以下、図２、図３、図４、図１０を用いて説明する。
　【０００３】図２は従来技術による液晶表示データ制御装置のブロック図で、１はパソコンやワークステーション等の６ａの表示データ及び７ａの同期信号を生成する表示データ生成手段、１０は液晶表示データ制御装置、８は信号駆動ドライバ、４は液晶表示データ制御装置１０のうち前記信号駆動ドライバ８を制御する７ｄの同期信号を生成する制御信号生成手段であり、２は入力する表示データ６ａを信号駆動ドライバ８の入力インタフェイスに沿ったフォーマットの表示データに変換するデータ変換手段である。
　【０００４】図３は、１２の水平画素数がＲ，Ｇ，Ｂ各々６４０画素、計１９２０画素を有し、垂直の画素数が４８０画素有するカラー液晶パネルを駆動する場合のシステム構成図である。８ａ，８ｂの信号駆動ドライバは日立製ＨＤ６６３１０で、日立ＬＣＤドライバＬＳＩデータブックに記載されているように出力本数１６０本、４画素データ並列入力、最大動作周波数１５ＭＨｚである。よって、水平方向の画素を同時に駆動するため８ａに６個、８ｂに６個各々必要となる。１１は、走査駆動ドライバである。
　【０００５】図４は、図２に示すデータ変換手段２で、入力表示データ６ａを出力表示データ６ｄにシリアル／パラレルデータ変換を行うタイミングを示した図である。
　【０００６】図１２は、図３に示す信号駆動ドライバ８ａの接続状態を示した図である。
　【０００７】次に、再び図２に戻り、本システム構成での動作を説明する。表示データ生成手段１が生成するＲ，Ｇ，Ｂ３画素並列表示データ６ａを制御信号７ａ，７ｂ，７ｄに同期してデータ変換手段２で、図４に示すように、シリアル／パラレル変換を行い、信号駆動ドライバ８ａ，８ｂの入力フォーマットに沿った上側、下側各４画素の合計８画素出力データに変換を行う。入力３画素のＲ，Ｇ，Ｂデータの８サイクルを、入力データの２倍の周期の８画素データ４サイクルに変換する。次に、図１２を用いて、前記８画素出力データを順次信号駆動ドライバにラッチする動作について説明する。ＥＩＯ１はチップイネーブル信号の入力、ＥＩＯ２はチップイネーブル信号の出力で、前段のＥＩＯ２と後段のＥＩＯ１がカスケード接続されており、前段のＥＩＯ２信号により後段の信号駆動ドライバを起動する。６個の信号駆動ドライバ８ａは、入力チップイネーブル信号ＥＩＯ１がイネーブルになると内部に４画素の表示データを４０回、計１６０画素分の表示データを取り込み、次段への出力チップイネーブル信号ＥＩＯ２がイネーブルになる。また、６個の信号駆動ドライバ８ｂも同様に接続されており、同様の動作を行う。このように順次、表示データを信号駆動ドライバにラッチし、１ライン分の表示データを信号駆動ドライバ８ａ，８ｂがラッチすると、１ライン分同時に液晶パネル１２に出力し表示する。従って、本構成では１ライン分、つまり上下各６個の信号駆動ドライバ８ａ，８ｂ分の表示データは、４画素並列で信号駆動ドライバ６個直列で転送していた。
　【０００８】以上、従来技術の例では、入力データ周期にたいして、出力データ周期は２倍となる。したがって、信号駆動ドライバ８ａ，８ｂの最大動作周波数１５ＭＨｚにたいして、入力データの最大周波数は３０ＭＨｚとなる。この時、液晶パネルの１画面を走査する周波数であるフレーム周波数は最大約９７Ｈｚ（＝３０ＭＨｚ÷６４０÷４８０）である。
　【０００９】しかし、今日パネル解像度は高くなる傾向にあり、水平画素数がＲ，Ｇ，Ｂ各々１１２０画素、計３３６０画素を有し、垂直の画素数が７８０画素有する高精細カラー液晶パネルを従来技術で表示する場合、信号駆動ドライバは上下各１１個必要となる。このとき、１ライン分の表示データを、４画素並列で信号駆動ドライバ１１個直列で転送すると、信号駆動ドライバの最大動作周波数１５ＭＨｚを満足するためには、フレーム周波数は約３４Ｈｚに低下してしまい、フレーム周波数６０Ｈｚ以上が要求される現在の液晶パネルにおいては、ちらつきが発生し表示品質が低下してしまうという課題があった。
　【００１０】
　【発明が解決しようとする課題】上記従来技術では、液晶表示パネルの信号駆動ドライバの動作速度に合わせて表示データを転送していたため、表示の解像度が上がり表示データが多くなると、それに対応して液晶表示パネルのフレーム周波数が遅くなってしまいちらつきが起こりやすくなってしまう問題点があった。
　【００１１】本発明の目的は、液晶表示パネルの表示解像度が上がり表示データが多くなり、かつ表示データの転送速度が高速化しても、低速な信号駆動ドライバの動作速度で液晶表示パネルのフレーム周波数を上げることにより、良好な表示品質を保つことにある。
　【００１２】
　【課題を解決するための手段】上記目的を解決するための手段として、液晶表示データ制御装置の中に、液晶表示データ及び制御信号を生成する制御手段に、１水平ライン分の表示データ容量の記憶容量を有する記憶手段を２つ設け、前記各々の記憶手段は、記憶領域をＬ（＜Ｍ）分割し、入力する表示データを順に各記憶領域に書き込む手段と、各記憶手段に記憶した表示データをＬ個の領域から同時に読み出す手段とを設け、前記２つの記憶手段の一方が、１水平ライン分の表示データの書き込み動作を行う時、他方の記憶手段が１ライン前の表示データの読み出し動作を行うように制御する制御手段と２つの記憶手段から読み出されるデータバスを切換える切換え手段を設ける。または、液晶表示データ及び制御信号を生成する制御手段に、Ｌ（＜Ｍ）個の信号駆動ドライバが駆動する表示データ分の記憶容量を有する記憶手段を２つ設け、前記各々の記憶手段は記憶領域をＬ分割し、入力する表示データを順に各記憶領域に書き込む手段と、各記憶手段に記憶した表示データをＬ個の領域から同時に読み出す手段とを設け、前記２つの記憶手段の一方が、１個の信号駆動ドライバが駆動する表示データの書き込み動作を行う時、他方の記憶手段が前の１個の信号駆動ドライバが駆動する表示データの読み出し動作を行うように制御する制御手段と２つの記憶手段から読み出されるデータバスを切換える切換え手段を設ける。または、前記手段に加え信号駆動ドライバへの表示データを時分割するデータ時分割制御手段を設ける。
　【００１３】
　【作用】上記手段によれば、Ｌ個の信号駆動ドライバを同時に駆動することが可能となり、１ライン分の表示データ転送速度を変えることなく、信号駆動ドライバへの表示データ転送速度を低速にすることができる。つまり、液晶表示パネルの表示解像度が上がり表示データが多くなり、かつ表示データの転送速度が高速化しても、低速な信号駆動ドライバの動作速度で液晶表示パネルのフレーム周波数を上げることができ、良好な表示品質を保つことができる。
　【００１４】
　【実施例】２ライン分の記憶容量の記憶手段を設けた、第１の実施例について図１、図５、図６、図７、図１３を用いて説明する。
　【００１５】図１は、本発明の１実施例を示すブロック図で、１はパソコンやワークステーションなどの、６ａの表示データ及び７ａの同期信号を生成する表示データ生成手段であり、８は信号駆動ドライバ、１０は６ａの表示データと７ａの同期信号から信号駆動ドライバ８を駆動する６ｄの表示データと７ｄの同期信号を生成する液晶表示データ制御装置である。６ａ，６ｂ，６ｃ，６ｄは表示データであり、７ａ，７ｂ，７ｃ，７ｄは同期制御信号である。２ａ，２ｂは、データ変換手段であり、３はメモリである。４は同期信号７ａからデータ変換手段２ａ，２ｂ、メモリ制御手段５への制御信号７ｂと信号駆動ドライバ８への同期信号７ｄを生成する制御信号生成手段であり、５はメモリ３のリード／ライトを制御する制御信号７ｃを生成するメモリ制御手段である。
　【００１６】図５はメモリ制御手段５の詳細なブロック図で、５２は制御信号７ｂから制御信号を生成する制御信号生成手段である。５５ａ，５５ｂは制御信号生成手段５２で生成する制御信号である。５０は制御信号５５ａからメモリのリードアドレスを生成するメモリリードアドレス生成手段、５１は制御信号５５ａからメモリのライトアドレスを生成するメモリライトアドレス生成手段であり、５６ａ，５６ｂはメモリリードアドレス、メモリライトアドレスである。５３，５４はメモリリードアドレス５６ａとメモリライトアドレス５６ｂを制御信号５５ｂで選択する選択手段である。３０，３１は表示データ６ｂを記憶するメモリで、制御信号７ｃによりリード／ライト動作を制御し、リードデータは表示データ６ｃとして出力する。
　【００１７】図６は、１２の水平画素数がＲ，Ｇ，Ｂ各々１１２０画素、計３３６０画素を有し、垂直の画素数が７８０画素有する高精細カラー液晶パネルを駆動する場合のシステム構成図で、８ａ，８ｂは同期信号７ｄと表示データ６ｄを液晶駆動用電圧に変換して出力する信号駆動ドライバで、日立製ＨＤ６６３１０、出力本数１６０本、４画素データ並列入力、最大動作周波数１５ＭＨｚである。よって、８ａに１１個（≒３３６０÷２÷１６０）、８ｂに１１個（≒３３６０÷２÷１６０）各々必要となる。また、信号駆動ドライバ８ａ，８ｂは、ドライバ番号１，２，３と４，５，６と７，８，９と１０，１１の表示データバスが共通である。つまり、本システム構成は前記４個のドライバグループに同時に表示データを転送する構成となっている。１１は同期信号７ｄから垂直走査信号を生成し液晶パネル１２を駆動する走査駆動ドライバである。
　【００１８】図７は、メモリのリード／ライトタイミングを示した図で、図１３は、図６に示す信号駆動ドライバ８ａの接続状態を示した図である。
　【００１９】次に再び図１に戻り、上下各４個の信号駆動ドライバに同時に表示データを転送する本実施例の動作について説明する。表示データ生成手段１が生成するＲ，Ｇ，Ｂ３画素並列の表示データ６ａを制御信号７ｂに同期してデータ変換手段２ａでシリアル／パラレル変換を行い、並列８画素表示データ６ｂに変換する。ここで並列８画素に表示データを変換するのは、上下の信号駆動ドライバ８ａ，８ｂの入力インタフェイスは各４画素であるため、連続する表示データは８画素ごとに制御するためである。そして、図７に示したように、表示データ６ｂは、８画素単位で１ライン毎に交互に、メモリＡ３０、メモリＢ３１に１ライン分ずつ書き込む。メモリＡ３０、メモリＢ３１は、４つのドライバグループ（ドライバ番号１，２，３と４，５，６と７，８，９と１０，１１）に対応して、それぞれ４つの領域に分割し、対応する信号駆動ドライバの領域に表示データを書き込む。そして、メモリＡ３０、メモリＢ３１に書き込んだ表示データは、書き込んだ次のラインで交互に、該４領域から順次読み出し、図１に示すように表示データ６ｃとなる。表示データ６ｃは、データ変換手段２ｂで、上下各４個のドライバ（ドライバ番号１，４，７，１０と２，５，８，１１と３，６，９）に、各４画素同時に表示データが転送可能なように並列３２画素の表示データ６ｄに変換する。そして、パネル駆動制御信号７ｄと同期して表示データ６ｄを信号駆動ドライバ８に転送する。
　【００２０】次に、図１３を用いて、前記３２画素出力データを順次信号駆動ドライバにラッチする動作について説明する。ＥＩＯ１はチップイネーブル信号の入力、ＥＩＯ２はチップイネーブル信号の出力で、入力チップイネーブル信号ＥＩＯ１がイネーブルになると内部に４画素の表示データを４０回、計１６０画素分の表示データを取り込み、次段への出力チップイネーブル信号ＥＩＯ２がイネーブルになる。信号駆動ドライバ８ａでは、ドライバ番号１，４，７，１０のＥＩＯ１は共通で、ドライバ番号１，２，３と４，５，６と７，８，９と１０，１１の前段のＥＩＯ２と後段のＥＩＯ１がカスケード接続されており、前段のＥＩＯ２信号により後段の信号駆動ドライバを起動する。また、１１個の信号駆動ドライバ８ｂも同様に接続されており、同様の動作を行う。
　【００２１】このような信号駆動ドライバの接続、及び動作により、次のような表示データ転送を行う。まず最初に、ドライバ番号１，４，７，１０の信号駆動ドライバに同時に表示データ６ｄが転送され、各信号ドライバに１６０画素転送が終わると、次にドライバ番号２，５，８，１１の信号駆動ドライバに同時に表示データ６ｄが転送され、各信号ドライバに１６０画素転送が終わると、次にドライバ番号３，６，９の信号駆動ドライバに同時に表示データ６ｄが転送され、各信号ドライバに１６０画素転送が終わると１ライン分のデータ転送が終了する。このように１ライン分の動作を以後同様に繰り返す。このように順次、表示データ６ｄを信号駆動ドライバにラッチし、１ライン分の表示データを信号駆動ドライバ８ａ，８ｂがラッチすると、１ライン分同時に液晶パネル１２に出力し表示する。従って、本構成では１ライン分、つまり上下各１１個の信号駆動ドライバ８ａ，８ｂ分の表示データは、４画素並列で信号駆動ドライバ３個直列で転送可能となる。
　【００２２】次に、第１の実施例では１ライン分つまりドライバ２２個分の記憶容量であったが、１ライン分以下のドライバ８個分の記憶容量の記憶手段を２つ持つ第２の実施例について、図１、図５、図８、図９、図１４を用いて説明する。本実施例のブロック構成は第１の実施例と同様で図１、図５に示す。
　【００２３】図８は、１２の水平画素数がＲ，Ｇ，Ｂ各々１１２０画素、計３３６０画素を有し、垂直の画素数が７８０画素有する高精細カラー液晶パネルを駆動する場合のシステム構成図で、８ａ，８ｂは同期信号７ｄと表示データ６ｄを液晶駆動用電圧に変換して出力する信号駆動ドライバで、日立製ＨＤ６６３１０、出力本数１６０本、４画素データ並列入力、最大動作周波数１５ＭＨｚである。よって、８ａに１１個（≒３３６０÷２÷１６０）、８ｂに１１個（≒３３６０÷２÷１６０）各々必要となる。また、信号駆動ドライバ８ａ，８ｂは、ドライバ番号１，５，９と２，６，１０と３，７，１１と４，８の表示データバスが共通である。つまり、本システム構成は前記４個のドライバグループに同時に表示データを転送する構成となっている。１１は同期信号７ｄから垂直走査信号を生成し液晶パネル１２を駆動する走査駆動ドライバである。
　【００２４】図９は、メモリのリード／ライトタイミングを示した図で、図１４は、図８に示す信号駆動ドライバ８ａの接続状態を示した図である。
　【００２５】次に、上下各４個の信号駆動ドライバに同時に表示データを転送する本実施例の動作について説明する。図１、図５に示した、表示データを並列８画素表示データ６ｂに変換する動作は、第１の実施例と同様である。そして、図９に示したように、メモリＡ３０、メモリＢ３１は４つのドライバグループ（ドライバ番号１，５，９と２，６，１０と３，７，１１と４，８）に対応して、それぞれ４つの領域に分割する。そして、対応する信号駆動ドライバの領域に表示データ６ｂを、８画素単位でドライバ番号１，２，３，４と５，６，７，８と９，１０，１１のドライバグループの単位で交互に、メモリＡ３０、メモリＢ３１に信号駆動ドライバ４個分または３個分ずつ書き込む。まず最初に、ドライバ番号１，２，３，４の信号駆動ドライバの表示データをメモリＡ３０に書き込み、次にドライバ番号５，６，７，８の信号駆動ドライバの表示データをメモリＡ３１に書き込み、同時にこの期間に、ドライバ番号１，２，３，４の信号駆動ドライバの表示データをメモリＡ３０の該４領域から順次読み出す。次にドライバ番号９，１０，１１の信号駆動ドライバの表示データをメモリＡ３０に書き込み、同時にこの期間に、ドライバ番号５，６，７，８の信号駆動ドライバの表示データをメモリＡ３１の該４領域から順次読み出し、これが終わるとドライバ番号９，１０，１１の信号駆動ドライバの表示データをメモリＡ３０の該４領域から順次読み出す。このように１ライン分の動作を以後同様に繰り返す。つまり、メモリＡ３０、メモリＢ３１にはそれぞれ信号駆動ドライバ８個分、合計１６個分の記憶容量が必要である。メモリＡ３０、メモリＢ３１から交互に読み出した表示データ６ｃは、データ変換手段２ｂで、上下各４個のドライバ（ドライバ番号１，２，３，４と５，６，７，８と９，１０，１１）に、各４画素同時に表示データが転送可能なように並列３２画素の表示データ６ｄに変換する。そして、パネル駆動制御信号７ｄと同期して表示データ６ｄを信号駆動ドライバ８に転送する。
　【００２６】次に、図１４を用いて、前記３２画素出力データを順次信号駆動ドライバにラッチする動作について説明する。ＥＩＯ１はチップイネーブル信号の入力、ＥＩＯ２はチップイネーブル信号の出力で、入力チップイネーブル信号ＥＩＯ１がイネーブルになると内部に４画素の表示データを４０回、計１６０画素分の表示データを取り込み、次段への出力チップイネーブル信号ＥＩＯ２がイネーブルになる。信号駆動ドライバ８ａでは、ドライバ番号１，２，３，４のＥＩＯ１は共通である。そして、ドライバ番号４のＥＩＯ２をドライバ番号５，６，７，８のＥＩＯ１にカスケード接続し、ドライバ番号４のＥＩＯ２によりドライバ番号５，６，７，８の信号駆動ドライバを起動する。同様に、ドライバ番号８のＥＩＯ２をドライバ番号９，１０，１１のＥＩＯ１にカスケード接続し、ドライバ番号８のＥＩＯ２によりドライバ番号９，１０，１１の信号駆動ドライバを起動する。また、１１個の信号駆動ドライバ８ｂも同様に接続されており、同様の動作を行う。
　【００２７】このような信号駆動ドライバの接続、及び動作により、次のような表示データ転送を行う。まず最初に、ドライバ番号１，２，３，４の信号駆動ドライバに同時に表示データ６ｄが転送され、各信号ドライバに１６０画素転送が終わると、次にドライバ番号５，６，７，８の信号駆動ドライバに同時に表示データ６ｄが転送され、各信号駆動ドライバに１６０画素転送が終わると、次にドライバ番号９，１０，１１の信号駆動ドライバに同時に表示データ６ｄが転送され、各信号ドライバに１６０画素転送が終わると１ライン分のデータ転送が終了する。このように１ライン分の動作を以後同様に繰り返す。このように順次、表示データ６ｄを信号駆動ドライバにラッチし、１ライン分の表示データを信号駆動ドライバ８ａ，８ｂがラッチすると、１ライン分同時に液晶パネル１２に出力し表示する。従って、本構成では１ライン分、つまり上下各１１個の信号駆動ドライバ８ａ，８ｂ分の表示データは、４画素並列で信号駆動ドライバ３個直列で転送可能となる。
　【００２８】次に、第２の実施例の出力データバスの本数を半分にする第３の実施例について、図５、図９、図１０、図１１、図１５、図１６を用いて説明する。
　【００２９】図５、図１５は、本実施例のブロック構成図で、図１５において２０は表示データ６ａを時分割制御するデータ時分割制御手段であり、６ｅは時分割された表示データである。
　【００３０】図１０は、１２の水平画素数がＲ，Ｇ，Ｂ各々１１２０画素、計３３６０画素を有し、垂直の画素数が７８０画素有する高精細カラー液晶パネルを駆動する場合のシステム構成図で、８ａ，８ｂは同期信号７ｄと表示データ６ｅを液晶駆動用電圧に変換して出力する信号駆動ドライバで、日立製ＨＤ６６３１０、出力本数１６０本、４画素データ並列入力、最大動作周波数１５ＭＨｚである。よって、８ａに１１個（≒３３６０÷２÷１６０）、８ｂに１１個（≒３３６０÷２÷１６０）各々必要となる。また、信号駆動ドライバ８ａ，８ｂは、ドライバ番号１，２，５，６，９，１０と３，４，７，８，１１の表示データバスが共通である。つまり、本システム構成は前記２個のドライバグループに同時に時分割した表示データを転送する構成となっている。１１は同期信号７ｄから垂直走査信号を生成し液晶パネル１２を駆動する走査駆動ドライバである。
　【００３１】図９は、メモリのリード／ライトタイミングを示した図で、図１１は信号駆動ドライバの時分割した表示データのラッチタイミングを示す図で、図１６は、図１０に示す信号駆動ドライバ８ａの接続状態を示した図である。
　【００３２】次に、上下各４個の信号駆動ドライバに同時に表示データを転送する本実施例の動作について説明する。図５、図９、図１５に示した表示データを並列３２画素の表示データ６ｄに変換する動作は第２の実施例と同様である。そして、並列３２画素の表示データ６ｄを、さらにデータ時分割制御手段２０で時分割表示データ６ｅに変換する。図１１を用いて、データ時分割制御、信号駆動ドライバのデータラッチタイミングを説明する。データラッチクロックは、互いに位相が１８０°ずれているφ１，φ２を設け、ドライバ番号が奇数の信号駆動ドライバにはφ１、偶数のドライバにはφ２を接続する。表示データバスに、時分割で、奇数番号ドライバデータと偶数番号ドライバデータを、データラッチクロックの半分の周期で転送し、奇数番号ドライバデータはデータラッチクロックφ１、偶数番号ドライバデータはデータラッチクロックφ２の立ち下がりでそれぞれラッチする。つまり、信号駆動ドライバの動作周波数はそのままで、表示データの周期を半分にする時分割制御を行うことで、表示データバスを共用することが可能となりバスの本数を減らすことができる。そして、このように時分割制御した表示データ６ｅをパネル駆動制御信号７ｄと同期して信号駆動ドライバ８に転送する。
　【００３３】次に、図１６を用いて、前記３２画素出力データを順次信号駆動ドライバにラッチする動作について説明する。ＥＩＯ１はチップイネーブル信号の入力、ＥＩＯ２はチップイネーブル信号の出力で、入力チップイネーブル信号ＥＩＯ１がイネーブルになると内部に４画素の表示データを４０回、計１６０画素分の表示データを取り込み、次段への出力チップイネーブル信号ＥＩＯ２がイネーブルになる。信号駆動ドライバ８ａでは、ドライバ番号１，２，３，４のＥＩＯ１は共通である。そして、ドライバ番号３のＥＩＯ２をドライバ番号５，７のＥＩＯ１にカスケード接続し、ドライバ番号３のＥＩＯ２によりドライバ番号５，７の信号駆動ドライバを起動する。同様に、ドライバ番号４のＥＩＯ２をドライバ番号６，８のＥＩＯ１にカスケード接続し、ドライバ番号４のＥＩＯ２によりドライバ番号６，８の信号駆動ドライバを起動し、ドライバ番号７のＥＩＯ２をドライバ番号９，１１のＥＩＯ１にカスケード接続し、ドライバ番号７のＥＩＯ２によりドライバ番号９，１１の信号駆動ドライバを起動し、ドライバ番号８のＥＩＯ２をドライバ番号１０のＥＩＯ１にカスケード接続し、ドライバ番号８のＥＩＯ２によりドライバ番号１０の信号駆動ドライバを起動する。また、１１個の信号駆動ドライバ８ｂも同様に接続されており、同様の動作を行う。
　【００３４】このような信号駆動ドライバの接続、及び動作により、次のような表示データ転送を行う。まず最初に、ドライバ番号１，２，３，４の信号駆動ドライバに同時に表示データ６ｅが転送され、各信号ドライバに１６０画素転送が終わると、次にドライバ番号５，６，７，８の信号駆動ドライバに同時に表示データ６ｅが転送され、各信号ドライバに１６０画素転送が終わると、次にドライバ番号９，１０，１１の信号駆動ドライバに同時に表示データ６ｅが転送され、各信号ドライバに１６０画素転送が終わると１ライン分のデータ転送が終了する。このように１ライン分の動作を以後同様に繰り返す。このように順次、表示データ６ｅを信号駆動ドライバにラッチし、１ライン分の表示データ６ｅを信号駆動ドライバ８ａ，８ｂがラッチすると、１ライン分同時に液晶パネル１２に出力し表示する。従って、本構成では１ライン分、つまり上下各１１個の信号駆動ドライバ８ａ，８ｂ分の表示データは、４画素並列で信号駆動ドライバ３個直列で転送可能となる。
　【００３５】以上述べた、第１、第２、第３の実施例の場合、動作周波数は信号駆動ドライバの最大動作周波数１５ＭＨｚに対して、ドットクロックは１２０ＭＨｚ、フレーム周波数は最大１３７Ｈｚ（＝１２０ＭＨｚ÷１１２０÷７８０）となり、パネルの解像度が増加してもフレーム周波数は低下せず良好な表示品質が得られる。
　【００３６】また前記実施例では、信号駆動ドライバに日立製ＨＤ６６３１０を使用したが、出力データ本数、動作周波数やデータ入力画素数等のインタフェイスの異なる信号駆動ドライバを用いても、信号駆動ドライバの分割数やメモリの構成を変えることで本発明は実現可能である。
　【００３７】
　【発明の効果】本発明によれば、Ｌ個の信号駆動ドライバが同時に駆動可能となり、１ライン分の表示データ転送速度を変えずに信号駆動ドライバへの表示データ転送速度を低速にすることができ、表示パネルの表示解像度が上がり表示データが多くなり、かつ表示データの転送速度が高速化しても、低速な信号駆動ドライバの動作速度の仕様を満足し、かつ液晶表示パネルのフレーム周波数を上げることができ、良好な表示品質を保つことができる。また、表示データの転送速度を低く抑えることができるため、電磁放射も小さくすることができる。
【図面の簡単な説明】
　【図１】本発明の１実施例を示すブロック図である。
　【図２】従来技術を示すブロック図である。
　【図３】従来技術でのシステム構成図である。
　【図４】従来技術での表示データタイミング変換を示す図である。
　【図５】メモリ制御手段のブロック図である。
　【図６】第１の実施例のシステム構成図である。
　【図７】第１の実施例のメモリのリード／ライトタイミングを示す図である。
　【図８】第２の実施例のシステム構成図である。
　【図９】第２の実施例のメモリのリード／ライトタイミングを示す図である。　
　【図１０】第３の実施例のシステム構成図である。
　【図１１】信号駆動ドライバのデータラッチタイミングを示す図である。
　【図１２】従来技術の信号駆動ドライバの詳細な構成図である。
　【図１３】第１の実施例の信号駆動ドライバの詳細な構成図である。
　【図１４】第２の実施例の信号駆動ドライバの詳細な構成図である。
　【図１５】第３の実施例を示すブロック図である。
　【図１６】第３の実施例の信号駆動ドライバの詳細な構成図である。
　【符号の説明】
　１…表示データ生成手段、
　２，２ａ，２ｂ…データ変換手段、
　３，３０，３１…メモリ、
　４…制御信号生成手段、
　５…メモリ制御手段、
　６ａ，６ｂ，６ｃ，６ｄ，６ｅ…表示データ、
　７ａ，７ｂ，７ｃ，７ｄ，５５ａ，５５ｂ…制御信号、
　８，８ａ，８ｂ…信号駆動ドライバ、
　１０…液晶データ制御装置、
　１１…走査駆動ドライバ、
　１２…液晶パネル、
　２０…データ時分割制御手段、
　５０…メモリリードアドレス生成手段、
　５１…メモリライトアドレス生成手段、
　５２…制御信号生成手段、
　５３，５４…選択手段、
　５６ａ…メモリリードアドレス、
　５６ｂ…メモリライトアドレス。