【事件の表示】
　特願２００８−１２６８９３「判定方法、プログラムおよび測定装置」拒絶査定不服審判事件〔平成２１年１１月２６日出願公開、特開２００９−２７６１７４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は，平成２０年５月１４日の出願であって，平成２４年２月１０日付け拒絶理由通知に対して同年４月９日付けで意見書が提出されるとともに特許請求の範囲及び明細書について補正がなされ，同年７月３１日付け最後の拒絶理由通知に対して同年９月２７日付けで意見書が提出されるとともに特許請求の範囲及び明細書について補正がなされ（以下，「補正１」という。），同年１１月２９日付け（送達日：１２月４日）で平成２４年２月１０日付け拒絶理由通知に記載された理由２によって拒絶査定がなされ，これに対して平成２５年２月２８日付けで拒絶査定不服審判の請求がなされるとともに特許請求の範囲及び明細書について補正がなされた（以下，「本件補正」という。）ものである。
　
２．補正却下の決定
［結論］
　本件補正を却下する。
［理由］
（１）補正の内容
　本件補正により，請求項１は次のように補正された。
（補正前）
「電子回路に含まれる第１可変抵抗および第２可変抵抗の抵抗値の適否を判定する方法において，
　予め定められた可変パターンに従って変化する前記第１可変抵抗および前記第２可変抵抗に接続される出力端子の電圧と，比較用電圧と，の大小をそれぞれ比較する工程と，
　前記比較する工程における比較結果を格納手段に格納する工程と，
　前記第１可変抵抗についての前記比較結果と，前記第２可変抵抗についての前記比較結果とから，前記第１可変抵抗および前記第２可変抵抗の抵抗値の適否を判定する工程と，
　を有することを特徴とする判定方法。」
（補正後）
「電子回路に含まれる第１可変抵抗および第２可変抵抗の抵抗値の適否を判定する方法において，
　予め定められた可変パターンに従って変化する前記第１可変抵抗および前記第２可変抵抗に接続される出力端子の電圧と，比較用電圧と，の大小をそれぞれ比較する工程と，
　前記比較する工程における比較結果を格納手段に格納する工程と，
　前記第１可変抵抗についての前記比較結果と，前記第２可変抵抗についての前記比較結果と
を期待値と比較し
　を有し，
　前記期待値は，前記可変パターンに従って変化する前記第１可変抵抗および前記第２可変抵抗に接続される前記出力端子の電圧と，前記比較用電圧とを比較した際に期待される大小関係の論理値である，
　こ
　
　上記補正は，「抵抗値の適否を判定する工程」が，「比較結果」と「期待値」とを比較することを限定するとともに，該「期待値」は，「前記可変パターンに従って変化する前記第１可変抵抗および前記第２可変抵抗に接続される前記出力端子の電圧と，前記比較用電圧とを比較した際に期待される大小関係の論理値である」との限定を付加するものであって，本件補正のうち特許請求の範囲についてした補正は，特許法第１７条の２第５項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで，本件補正後の請求項１に記載された発明（以下，「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるかについて，以下に検討する。
　
（２）引用例記載の事項・引用発明
Ａ．引用例１
　原査定の拒絶の理由に引用され，本願出願前に国内又は外国において頒布された刊行物である特開平１１−２６４８５６号公報（発明の名称：試験用抵抗回路を備えた終端抵抗回路および終端抵抗回路の試験方法，出願人：富士通株式会社，公開日：平成１１年９月２８日，以下「引用例１」という。）には，次の事項（ａ），（ｂ）が図面とともに記載されている。
（ａ）「【００１２】図１は本発明の基本構成を示す。図１において，１は抵抗回路Ａであって，例えば２００Ω程度の低抵抗回路である。
【００１３】２はスイッチ回路Ｃであって，抵抗回路Ａのスイッチ回路である。３は抵抗回路Ｂであって，例えば２００Ω程度の低抵抗回路である。４はスイッチ回路Ｄであって，抵抗回路Ｂのスイッチ回路である。
【００１４】５は試験用抵抗回路であって，抵抗回路Ａ，抵抗回路Ｂより高抵抗であり，例えば３０ｋΩ程度の高抵抗である。６はスイッチ回路Ｅであって，試験用抵抗回路５に対するスイッチ回路である。
【００１５】７は制御回路であって，各スイッチ回路等に制御信号を生成するものである。８は内部回路である。９は信号入出力端子である。
【００１６】１０は試験結果出力端子であって，試験結果を出力する端子である。図１の構成の動作を説明する。図１の構成において，終端抵抗回路の試験をする時は，スイッチ回路Ｅ（６）をオンとする。試験でない通常の動作をする時は，スイッチ回路Ｅ（６）はオフにする。
【００１７】  抵抗回路Ｂ（３）を試験する時
制御回路７はスイッチ回路Ｃ（２）をオフにし，スイッチ回路Ｄ（４）をオン，スイッチ回路Ｅ（６）をオンにする信号を生成する。そして，スイッチ回路Ｃ（２）をオフ，スイッチ回路Ｄ（４）をオンにした状態で，制御回路７は試験用抵抗回路５に高電圧（Ｈ）を印加する。
【００１８】この時，抵抗回路Ｂ（３）が正常に動作していれば，試験結果出力端子の出力は低電圧（Ｌ）になる。あるいは，抵抗回路Ｂ（３）が正常に動作してなく，オープン状態であれば，試験結果出力端子の出力は試験用抵抗回路５の印加電圧が現れ，低電圧（Ｌ）になる。
【００１９】  抵抗回路Ａ（１）を試験する時
制御回路７はスイッチ回路Ｃ（２）をオンとし，スイッチ回路Ｄ（４）をオフ，スイッチ回路Ｅ（６）をオンとする信号を生成する。そして，スイッチ回路Ｃ（２）をオン，スイッチ回路Ｄ（４）をオフにした状態で，制御回路７は試験用抵抗回路５に低電圧（Ｌ）を印加する。
【００２０】この時，抵抗回路Ａ（１）が正常に動作していれば，試験結果出力端子の出力は高電圧（Ｈ）になる。あるいは，抵抗回路Ａ（１）が正常に動作してなく，オープン状態であれば，試験結果出力端子の出力は試験用抵抗回路５の印加電圧が現れ，低電圧（Ｌ）になる。
【００２１】以上のようにして，抵抗回路Ａ（１），抵抗回路Ｂ（３）が正常に動作しているかを試験結果出力端子の電圧を測定することにより簡単に試験することができる。」（段落【００１２】−【００２１】）（当審注，段落【００１８】に「印加電圧が現れ，低電圧（Ｌ）になる。」とあるのは，「印加電圧が現れ，高電圧（Ｈ）になる。」の誤記と認められる。）
　
（ｂ）「【００２３】図２はＬＳＩの入出力端子の周辺回路である。図２において，２１は制御回路であって，通常の信号入出力制御の他に本発明の終端抵抗回路試験の制御信号を生成するものである。
【００２４】２２はバッファであって，トライステートバッファである。バッファ２３はＬＳＩの内部回路（図示せず）から信号を外部に出力するものであり，信号出力する時はＥＮ信号をＬにしてバッファ２２をアクティブにする。それ以外はＥＮ信号をＨにしてバッファ２２をディセーブルにしておく。
【００２５】２３はバッファであって，入出力端子２７（ＬＳＩピン）に入力された信号を内部回路（図示せず）に送るものである。２４はＰチャネルトランジスタであって，２００Ω程度の低抵抗のオン抵抗を有するものである。
【００２６】２５はＮチャネルトランジスタであって，２００Ω程度の低抵抗のオン抵抗を有するものである。２６は終端試験回路である。トライステートバッファにより構成したものであり，終端抵抗回路（Ｐチャネルトランジスタ２４，Ｎチャネルトランジスタ２５）の抵抗に比較して高抵抗のオン抵抗の試験用抵抗回路を備えるものである。
【００２７】２７は入出力端子であり，ＬＳＩピンである。図２の動作は後述する。図３は本発明の終端試験回路の例およびその動作を表す図である。
【００２８】図３（ａ）は終端試験回路の例であり，高抵抗の試験用抵抗回路をもつトライステートバッファで構成したものである。図３（ａ）において，３１はアンド回路であって，ＲＯＴとＲＴを入力し，Ｐチャネルトランジスタ３３の制御信号を生成するものである。
【００２９】３２はオア回路であって，ＲＯＴとＲＴを入力し，Ｎチャネルトランジスタ３３の制御信号を生成するものである。３３はＰチャネルトランジスタである。
【００３０】３４はＮチャネルトランジスタであって，３０ｋΩ程度の高抵抗のオン抵抗を有するものである。図３（ｂ）は図３（ａ）の回路の動作を表すものである。」（段落【００２３】−【００３０】）
　
　上記記載（ａ）の段落【００１７】−【００２０】及び上記記載（ｂ）の段落【００２３】及び【図１】，【図２】より，
ア　「ＬＳＩに含まれる抵抗回路Ｂ及び抵抗回路Ａの抵抗値の適否を判定する方法において，２００Ω程度の低抵抗とオープン状態とに変化する前記抵抗回路Ｂ及び前記抵抗回路Ａに接続される出力端子の電圧の高低をそれぞれ決定する。」との技術事項が読み取れる。
　
　上記記載（ａ）の段落【００２１】及び【図１】，【図５】，【図６】より，
イ　「前記抵抗回路Ｂについての決定結果と，前記抵抗回路Ａについての決定結果とに基づいて，前記抵抗回路Ｂ及び抵抗回路Ａの抵抗値の適否を判定する。」との技術事項が読み取れる。
　
　以上の技術事項ア，イ及びこの分野における技術常識を総合勘案すると，引用例１には次の発明が記載されているものと認める。
　
「ＬＳＩに含まれる抵抗回路Ｂ及び抵抗回路Ａの抵抗値の適否を判定する方法において，
　２００Ω程度の低抵抗とオープン状態とに変化する前記抵抗回路Ｂ及び前記抵抗回路Ａに接続される出力端子の電圧の高低をそれぞれ決定する工程と，
　前記抵抗回路Ｂについての決定結果と，前記抵抗回路Ａについての決定結果とに基づいて，前記抵抗回路Ｂ及び抵抗回路Ａの抵抗値の適否を判定する工程と，
　を有する，判定方法。」（以下，「引用発明１」という。）
　
Ｂ．引用例２
　同じく原査定の拒絶の理由に引用され，本願出願前に国内又は外国において頒布された刊行物である特開昭６２−２３７３６７号公報（発明の名称：ハイ・インピ−ダンス機能素子を備えた論理回路の測定装置，出願人：ローム株式会社，公開日：昭和６２年１０月１７日，以下「引用例２」という。）には，次の事項（ａ）が図面とともに記載されている。
（ａ）「〈従来技術〉
　いわゆるスリーステート素子のようなハイ・インピーダンス素子を備えた論理回路の特性試験においては，出力の「Ｈ」状態及び「Ｌ」状態の他に，ハイ・インピーダンス状態（以下，「Ｈｉ−Ｚ」状態という）を測定しなければならない。
　ところで，出力状態が「Ｈ」状態と「Ｌ」状態との二つの状態となる一般的な論理回路の特性試験には，第３図に略示したような測定装置が用いられる。同図において，１０は被測定論理回路，２０はテスタ部，３０はＣＡＥ（Ｃｏｍｐｕｔｅｒ　Ａｉｄｅｄ　Ｅｎｇｉｎｅｅｒｉｎｇ）を示している。
　テスタ部２０は，被測定論理回路１０の出力信号を与えられる二つの比較器２１，２２を含み，比較器２１，２２には，被測定論理回路１０の出力レベルに応じたスレッショルドレベルＶH，ＶL（「Ｈ」状態＞ＶH＞ＶL＞「Ｌ」状態）がそれぞれ設定されている。比較器２１，２２の出力信号はＣＰＵ２３に与えられる。
　ＣＡＥ３０は，被測定論理回路１０の構成をプログラムされており，所定の入力データに対して，被測定論理回路１０が正常動作したときと同じデータパターンである基準データパターンを出力して，これをテスタ部２０に与える。
　テスタ部２０のＣＰＵ２３は，ＣＡＥ３０から与えられた基準データパターンと，比較器２１，２２を介して実測によって得られた測定データパターンとを比較する。そして，測定データパターンが基準データパターンに一致していた場合に，その被測定論理回路１０を良品と判定し，一方，両パターンが一致しない場合は，その被測定論理回路１０を不良品と判定する。」（１頁右下欄１７行〜２頁右上欄８行）
　
　上記記載（ａ）及び第３図，並びにこの分野における技術常識を考慮すると，引用例２には次の発明が記載されているものと認める。
　
「出力信号の電圧の高低に基づいて被測定論理回路の良否を判定する方法であって，
　前記被測定論理回路の出力信号の電圧と，スレッショルドレベルＶH，ＶLと，の大小をそれぞれ比較する工程と，
　前記比較する工程における比較結果を測定データパターンとする工程と，
　前記測定データパターンを基準データパターンと比較し，前記被測定論理回路の良否を判定する工程と，
　を有し，
　前記基準データパターンは，前記被測定論理回路が正常動作したときと同じデータパターンである，
　判定方法。」（以下，「引用発明２」という。）
　
（３）対比
　本願補正発明と引用発明１とを，主たる構成要件毎に順次対比する。
ア　引用発明１の「ＬＳＩ」は本願補正発明の「電子回路」に相当する。
イ　引用発明１の「抵抗回路Ｂ」及び「抵抗回路Ａ」の抵抗値は，それぞれ「２００Ω程度の低抵抗」と「オープン状態」すなわち「無限大の高抵抗」とに変化するから，いずれも「予め定められた可変パターンに従って変化する」「可変抵抗」であるといえ，それぞれ本願補正発明の「第１可変抵抗」及び「第２可変抵抗」に相当するといえる。
ウ　引用発明１の「出力端子の電圧の高低をそれぞれ決定する工程」と本願補正発明の「出力端子の電圧と，比較用電圧と，の大小をそれぞれ比較する工程」とは，「出力端子の電圧レベルをそれぞれ決定する工程」で共通する。
エ　上記イ及びウでの検討を踏まえれば，引用発明１の「前記抵抗回路Ｂについての決定結果と，前記抵抗回路Ａについての決定結果とに基づいて」と本願補正発明の「前記第１可変抵抗についての前記比較結果と，前記第２可変抵抗についての前記比較結果とを期待値と比較し」とは「前記第１可変抵抗についての前記決定結果と，前記第２可変抵抗についての前記決定結果とに基づいて」で共通する。
　
　してみると，両者の一致点及び相違点は，以下のとおりである。
　
（一致点）
「電子回路に含まれる第１可変抵抗および第２可変抵抗の抵抗値の適否を判定する方法において，
　予め定められた可変パターンに従って変化する前記第１可変抵抗および前記第２可変抵抗に接続される出力端子の電圧レベルをそれぞれ決定する工程と，
　前記第１可変抵抗についての前記決定結果と，前記第２可変抵抗についての前記決定結果とに基づいて，前記第１可変抵抗および前記第２可変抵抗の抵抗値の適否を判定する工程と，
　を有する判定方法。」
　
（相違点１）
　「出力端子の電圧レベルをそれぞれ決定する工程」が，
　本願補正発明では，「出力端子の電圧と，比較用電圧と，の大小をそれぞれ比較する工程」であるのに対し，
　引用発明１では，「出力端子の電圧の高低をそれぞれ決定する工程」であるにとどまる点。
　
（相違点２）
　本願補正発明が，「前記比較する工程における比較結果を格納手段に格納する工程」を有するのに対し，
　引用発明１は，そのような工程を有しない点。
　
（相違点３）
　「抵抗値の適否を判定する工程」における「前記第１可変抵抗についての前記決定結果と，前記第２可変抵抗についての前記決定結果とに基づ」く工程の内容が，
　本願補正発明では，「前記第１可変抵抗についての前記比較結果と，前記第２可変抵抗についての前記比較結果とを期待値と比較」するものであって，「前記期待値は，前記可変パターンに従って変化する前記第１可変抵抗および前記第２可変抵抗に接続される前記出力端子の電圧と，前記比較用電圧とを比較した際に期待される大小関係の論理値である」のに対し，
　引用発明１では，「前記抵抗回路Ｂについての決定結果と，前記抵抗回路Ａについての決定結果とに基づ」くものであるにとどまる点。
　
（４）判断
　上記相違点１ないし相違点３は，いずれも出力端子の電力レベルを決定する点で共通するから，以下にまとめて検討する。
　まず，引用発明２を再掲する。
「出力信号の電圧の高低に基づいて被測定論理回路の良否を判定する方法であって，
　前記被測定論理回路の出力信号の電圧と，スレッショルドレベルＶH，ＶLと，の大小をそれぞれ比較する工程と，
　前記比較する工程における比較結果を測定データパターンとする工程と，
　前記測定データパターンを基準データパターンと比較し，前記被測定論理回路の良否を判定する工程と，
　を有し，
　前記基準データパターンは，前記被測定論理回路が正常動作したときと同じデータパターンである，
　判定方法。」
　引用発明２では「出力信号の電圧の高低に基づいて回路の良否を判定する」際の具体的な処理として，次のａ〜ｃの処理を行っている。
ａ　出力信号の電圧と，スレッショルドレベルＶH，ＶLと，の大小をそれぞれ比較する処理。
ｂ　比較結果を測定データパターンとする処理。
ｃ　測定データパターンと基準データパターンとを比較して良否を判定する処理。
　
　上記ａの「スレッショルドレベルＶH，ＶL」は本願補正発明の「比較用電圧」と言い得，上記ｂにおいて「比較結果」である「測定データパターン」を処理するために「格納手段に格納する」ことは論理回路における常套手段であり，上記ｃの「基準データパターン」は「前記被測定論理回路が正常動作したときと同じデータパターンである」から「期待値」と言い得るものであって，かつ，「出力端子の電圧と，前記比較用電圧とを比較した際に期待される大小関係の論理値である」と言え，また，「良否」は「適否」と同義である。
　そうすると，引用発明２における上記ａ〜ｃの処理は，それぞれ，次のａ’〜ｃ’の処理と言うことができる。
ａ’出力信号の電圧と，比較用電圧と，の大小をそれぞれ比較する処理。
ｂ’比較結果を格納手段に格納する処理。
ｃ’比較結果を期待値と比較して適否を判定する処理であって，該期待値は出力端子の電圧と，前記比較用電圧とを比較した際に期待される大小関係の論理値である，処理。
　
　ここで，引用発明１及び引用発明２はいずれも回路の良否を判定する方法であって同じ技術分野に属する発明であるから，引用発明２の「出力信号の電圧の高低に基づいて回路の良否を判定する」際の具体的な処理（上記ａ’〜ｃ’）を引用発明１の判定方法に適用することにより，
・引用発明１の「出力端子の電圧の高低をそれぞれ決定する工程」を，引用発明２のように「出力端子の電圧と，比較用電圧と，の大小をそれぞれ比較する工程」とし（相違点１），
・引用発明１に「前記比較する工程における比較結果を格納手段に格納する工程」を付加し（相違点２），
・引用発明１の「抵抗値の適否を判定する工程」における「前記抵抗回路Ｂについての決定結果と，前記抵抗回路Ａについての決定結果とに基づいて」を，引用発明２のように「前記第１可変抵抗についての前記比較結果と，前記第２可変抵抗についての前記比較結果とを期待値と比較し」，「前記期待値は，前記可変パターンに従って変化する前記第１可変抵抗および前記第２可変抵抗に接続される前記出力端子の電圧と，前記比較用電圧とを比較した際に期待される大小関係の論理値である」として（相違点３），
　本願補正発明の構成とすることは，いずれも当業者であれば容易になし得たものである。
　
　そして，本願補正発明の作用効果も，引用発明１及び引用発明２から当業者が予測可能なものであって格別のものではない。
　　
（５）まとめ
　以上のとおり，本願補正発明は，引用発明１及び引用発明２に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　したがって，本件補正は，特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明について
（１）本願発明
　本件補正は上記のとおり却下されたので，本願の請求項１ないし７に係る発明は，補正１によって補正された特許請求の範囲の請求項１ないし７に記載された事項により特定されるとおりのものと認められるところ，その請求項１に係る発明は次のとおりである。
「電子回路に含まれる第１可変抵抗および第２可変抵抗の抵抗値の適否を判定する方法において，
　予め定められた可変パターンに従って変化する前記第１可変抵抗および前記第２可変抵抗に接続される出力端子の電圧と，比較用電圧と，の大小をそれぞれ比較する工程と，
　前記比較する工程における比較結果を格納手段に格納する工程と，
　前記第１可変抵抗についての前記比較結果と，前記第２可変抵抗についての前記比較結果とから，前記第１可変抵抗および前記第２可変抵抗の抵抗値の適否を判定する工程と，
　を有することを特徴とする判定方法。」（以下，「本願発明」という。）
　
（２）原査定の拒絶の理由
　原査定の拒絶の理由は，概略，特許請求の範囲に記載の各発明は，いずれも，本願の出願前に国内又は外国において頒布された引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項により特許を受けることができない，というものである。
　
（３）引用例記載の事項・引用発明
　原査定の拒絶の理由に引用された引用例記載の事項及び引用発明は，前記「２．（２）引用例記載の事項・引用発明」に記載したとおりである。
　
（４）対比・判断
　本願発明は，前記「２．（１）補正の内容」で検討したとおり，本願補正発明から本件補正に係る限定を省いたものである。
　そうすると，本願発明の構成に当該本件補正に係る限定を付加した本願補正発明が，前記「２．（３）対比」，「２．（４）判断」で説示したとおり引用発明１及び引用発明２に基づいて当業者が容易に発明をすることができたものであるから，本願発明も同様の理由により，引用発明１及び引用発明２に基づいて当業者が容易に発明をすることができたものである。
　
（５）むすび
　以上のとおり，本願発明は，引用発明１及び引用発明２に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　したがって，他の請求項に係る発明について審理するまでもなく，本願は拒絶すべきものである。
　よって，結論のとおり審決する。