(57)【要約】【課題】同一基板内にＬＴＰＳ ＴＦＴと酸化物半導体 ＴＦＴを形成することを可能とする。【解決手段】画素が形成された表示領域を有する表示装置であって、前記画素は酸化物半導体１０７を用いた第１のＴＦＴを含み、前記酸化物半導体１０７の上にはゲート絶縁膜１０８が形成され、前記ゲート絶縁膜１０８の上には第１のゲート電極１０９が形成され、前記酸化物半導体１０７のソース及びドレインの各々には、金属または合金で形成された第１のソースドレイン電極１１０が前記酸化物半導体に接触して形成され、前記第１のゲート電極１０９および前記第１のソースドレイン電極１１０は同じ材料であることを特徴とする表示装置。【選択図】図８
2018049919.tif 000002
【特許請求の範囲】
【請求項１】
画素が形成された表示領域を有する表示装置であって、
前記画素は酸化物半導体を用いた第１のＴＦＴを含み、
前記酸化物半導体の上にはゲート絶縁膜が形成され、前記ゲート絶縁膜の上には第１のゲート電極が形成され、
前記酸化物半導体のソース及びドレインの各々には、金属または合金で形成された第１のソースドレイン電極が前記酸化物半導体に接触して形成され、
前記第１のゲート電極および前記第１のソースドレイン電極は同じ材料であることを特徴とする表示装置。
【請求項２】
前記ゲート絶縁膜は、前記酸化物半導体を覆って形成され、前記第１のソースドレイン電極は、前記ゲート絶縁膜に形成されたスルーホールを介して前記第１のＴＦＴのソースまたはドレインに接続していることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記ゲート絶縁膜は、前記第１のＴＦＴのチャネル部を覆って、島状に形成されており、前記第１のソースドレイン電極と前記酸化物半導体の間には存在していないことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記第１のＴＦＴのチャネル部と前記ソースドレイン電極とは、前記酸化物半導体にイオンがドープされている領域を介して接続されていることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記第１のＴＦＴは第１の絶縁膜によって覆われ、
第２のソースドレイン電極は、前記第１の絶縁膜に形成されたスルーホールを介して前記第１のソースドレイン電極と接続し、
前記第１の絶縁膜に形成されたスルーホールの底には、前記第１のソースドレイン電極が存在していることを特徴とする請求項１に記載の表示装置。
【請求項６】
前記表示領域の外側には駆動回路が形成され、
前記駆動回路は、Ｐｏｌｙ−Ｓｉ半導体層で形成された第２のＴＦＴを含むことを特徴とする請求項１に記載の表示装置。
【請求項７】
前記第２のＴＦＴは第２の絶縁膜によって覆われ、
第３のソースドレイン電極は、前記第２の絶縁膜に形成されたスルーホールを介して前記Ｐｏｌｙ−Ｓｉ半導体層と接続し、
前記第２の絶縁膜に形成されたスルーホールの底には、前記Ｐｏｌｙ−Ｓｉ半導体が存在していることを特徴とする請求項６に記載の表示装置。
【請求項８】
前記第２のＴＦＴのゲート電極と同層で、同じ材料によって、前記第１のＴＦＴの遮光膜が形成されていることを特徴とする請求項６に記載の表示装置。
【請求項９】
前記表示領域は、さらに、Ｐｏｌｙ−Ｓｉによる第２のＴＦＴを含むことを特徴とする請求項６に記載の表示装置。
【請求項１０】
前記駆動回路は、さらに前記酸化物半導体による第１のＴＦＴを含むことを特徴とする請求項６に記載の表示装置。
【請求項１１】
前記第１のＴＦＴと前記第２のＴＦＴはトップゲートタイプのＴＦＴであることを特徴とする請求項６に記載の表示装置。
【請求項１２】
画素が形成された表示領域を有する表示装置であって、
前記画素は酸化物半導体を用いた第１のＴＦＴを含み、
前記酸化物半導体の上にはゲート絶縁膜が形成され、前記ゲート絶縁膜の上には第１のゲート電極が形成され、
前記酸化物半導体のソース及びドレインの各々には、金属または合金で形成された第１のソースドレイン電極が前記酸化物半導体に接触して形成され、
前記酸化物半導体、前記ゲート電極、前記第１のソースドレイン電極を覆って第１の絶縁膜が形成され、
第２のソースドレイン電極は、前記第１の絶縁膜に形成されたスルーホールを介して前記第１のソースドレイン電極と接続し、
前記第１の絶縁膜に形成されたスルーホールの底には、前記第１のソースドレイン電極が存在していることを特徴とする表示装置。
【請求項１３】
前記ゲート絶縁膜は、前記酸化物半導体を覆って形成され、前記第１のソースドレイン電極は、前記ゲート絶縁膜に形成されたスルーホールを介して前記第１のＴＦＴのソースまたはドレインに接続していることを特徴とする請求項１２に記載の表示装置。
【請求項１４】
前記ゲート絶縁膜は、前記第１のＴＦＴのチャネル部を覆って、島状に形成されており、前記第１のソースドレイン電極と前記酸化物半導体の間には存在していないことを特徴とする請求項１２に記載の表示装置。
【請求項１５】
前記第１のＴＦＴのチャネル部と前記ソースドレイン電極とは、前記酸化物半導体にイオンがドープされている領域を介して接続されていることを特徴とする請求項１２に記載の表示装置。
【請求項１６】
前記表示領域の外側には駆動回路が形成され、
前記駆動回路は、Ｐｏｌｙ−Ｓｉ半導体層で形成された第２のＴＦＴを含むことを特徴とする請求項１２に記載の表示装置。
【請求項１７】
前記第２のＴＦＴは第２の絶縁膜によって覆われ、
第３のソースドレイン電極は、前記第２の絶縁膜に形成されたスルーホールを介して前記Ｐｏｌｙ−Ｓｉ半導体層と接続し、
前記第２の絶縁膜に形成されたスルーホールの底には、前記Ｐｏｌｙ−Ｓｉ半導体が存在していることを特徴とする請求項１６に記載の表示装置。
【請求項１８】
前記第１のＴＦＴと前記第２のＴＦＴはトップゲートタイプのＴＦＴであることを特徴とする請求項１６に記載の表示装置。
【請求項１９】
前記表示装置は液晶表示装置であることを特徴とする請求項１乃至１８のいずれか１項に記載の表示装置。
【請求項２０】
前記表示装置は有機ＥＬ表示装置であることを特徴とする請求項１乃至１８のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、結晶質シリコン（Ｐｏｌｙ−Ｓｉ）を用いたＴＦＴと酸化物半導体を用いたＴＦＴの両者による、ハイブリッド構造を用いた表示装置に関する。
【背景技術】
【０００２】
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている構成となっている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。一方、有機ＥＬ表示装置は、各画素に自発光する有機ＥＬ層とＴＦＴを配置することによってカラー画像を形成する。有機ＥＬ表示装置はバックライトを必要としないので、薄型化には有利である。
【０００３】
ＬＴＰＳ（Lｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ−Ｓｉ）は移動度が高いので、駆動回路用ＴＦＴとして適している。一方、酸化物半導体はＯＦＦ抵抗が高く、これをＴＦＴに用いるとＯＦＦ電流を小さくすることが出来る。
【０００４】
酸化物半導体を用いたＴＦＴを記載したものとして、特許文献１および特許文献２が挙げられる。特許文献１には、チャネルを構成する酸化物半導体の上に金属酸化物を形成して、これをゲート絶縁膜として用いる構成が記載されている。特許文献２には、酸化物半導体を用いたボトムゲート型ＴＦＴにおいて、チャネルエッチングの犠牲層として金属酸化物あるいは半導体層を用いることが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１７５７１８号公報
【特許文献２】特開２０１１−５４８１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
画素のスイッチングとして用いられるＴＦＴは、リーク電流が小さいことが必要である。酸化物半導体によるＴＦＴは、リーク電流を小さくすることが出来る。以後酸化物半導体のうち光学的に透明でかつ結晶質でないものをＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ＴＡＯＳには、ＩＧＺＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ  Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｏｘｉｄｅ）等がある。以後、酸化物半導体をＴＡＯＳで代表させて説明する。ＴＡＯＳはキャリアの移動度が小さいので、表示装置内に内蔵する駆動回路を、ＴＡＯＳを用いたＴＦＴで形成することは難しい場合がある。以後ＴＡＯＳは、ＴＡＯＳを用いたＴＦＴの意味でも使用する。
【０００７】
一方、ＬＴＰＳで形成したＴＦＴは移動度が大きいので、駆動回路をＬＴＰＳを用いたＴＦＴで形成することが出来る。以後ＬＴＰＳは、ＬＴＰＳを用いたＴＦＴの意味でも使用する。しかし、ＬＴＰＳを画素におけるスイッチングＴＦＴとして使用する場合には、ＬＴＰＳはリーク電流が大きいので、通常は、２個のＬＴＰＳを直列にして使用する。
【０００８】
そこで、表示領域における画素のスイッチング素子としてＴＡＯＳを用い、周辺駆動回路のＴＦＴにＬＴＰＳを用いれば、合理的である。しかし、ＬＴＰＳとＴＡＯＳでは、材料の性質が異なるために、同一基板に形成するには課題がある。すなわち、ＬＴＰＳにソース電極とドレイン電極を形成する場合、表面酸化物を除去するためにＬＴＰＳを佛酸（ＨＦ）洗浄する必要があるが、ＴＡＯＳは佛酸（ＨＦ）によって溶解してしまうので、同じプロセスを用いることが出来ない。
【０００９】
本発明の課題は、このような問題を解決することによって、ＬＴＰＳによるＴＦＴとＴＡＯＳによるＴＦＴを同じ基板に共通プロセスで形成することを可能にすることである。
【課題を解決するための手段】
【００１０】
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
【００１１】
（１）画素が形成された表示領域を有する表示装置であって、前記画素は酸化物半導体を用いた第１のＴＦＴを含み、前記酸化物半導体の上にはゲート絶縁膜が形成され、前記ゲート絶縁膜の上には第１のゲート電極が形成され、前記酸化物半導体のソース及びドレインの各々には、金属または合金で形成された第１のソースドレイン電極が前記酸化物半導体に接触して形成され、前記第１のゲート電極および前記第１のソースドレイン電極は同じ材料であり、同時にパターニングされていることを特徴とする表示装置。
【００１２】
（２）前記ゲート絶縁膜は、前記酸化物半導体を覆って形成され、前記第１のソースドレイン電極は、前記ゲート絶縁膜に形成されたスルーホールを介して前記第１のＴＦＴのソースまたはドレインに接続していることを特徴とする（１）に記載の表示装置。
【００１３】
（３）前記ゲート絶縁膜は、前記第１のＴＦＴのチャネル部を覆って、島状に形成されており、前記第１のソースドレイン電極と前記酸化物半導体の間には存在していないことを特徴とする（１）に記載の表示装置。
【００１４】
（４）前記表示領域の外側には駆動回路が形成され、前記駆動回路は、Ｐｏｌｙ−Ｓｉ半導体層で形成された第２のＴＦＴを含むことを特徴とする（１）に記載の表示装置。
【００１５】
（５）画素が形成された表示領域を有する表示装置であって、前記画素は酸化物半導体を用いた第１のＴＦＴを含み、前記酸化物半導体の上にはゲート絶縁膜が形成され、前記ゲート絶縁膜の上には第１のゲート電極が形成され、前記酸化物半導体のソース及びドレインの各々には、金属または合金で形成された第１のソースドレイン電極が前記酸化物半導体に接触して形成され、前記酸化物半導体、前記ゲート電極、前記第１のソースドレイン電極を覆って第１の絶縁膜が形成され、第２のソースドレイン電極は、前記第１の絶縁膜に形成されたスルーホールを介して前記第１のソースドレイン電極と接続し、前記第１の絶縁膜に形成されたスルーホールの底には、前記第１のソースドレイン電極が存在していることを特徴とする表示装置。
【００１６】
（６）前記ゲート絶縁膜は、前記酸化物半導体を覆って形成され、前記第１のソースドレイン電極は、前記ゲート絶縁膜に形成されたスルーホールを介して前記第１のＴＦＴのソースまたはドレインに接続していることを特徴とする（５）に記載の表示装置。
【００１７】
（７）前記ゲート絶縁膜は、前記第１のＴＦＴのチャネル部を覆って、島状に形成されており、前記第１のソースドレイン電極と前記酸化物半導体の間には存在していないことを特徴とする（５）に記載の表示装置。
【００１８】
（８）前記表示領域の外側には駆動回路が形成され、前記駆動回路は、Ｐｏｌｙ−Ｓｉ半導体層で形成された第２のＴＦＴを含むことを特徴とする（５）に記載の表示装置。
【図面の簡単な説明】
【００１９】
【図１】液晶表示装置の平面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】液晶表示装置の構成を示す等価回路である。
【図４】酸化物半導体ＴＦＴの構成を示す平面図である。
【図５】酸化物半導体ＴＦＴの他の構成を示す平面図である。
【図６】本発明による酸化物半導体ＴＦＴの構成と製造プロセスを示す断面図である。
【図７】本発明の酸化物半導体ＴＦＴとＰｏｌｙ−ＳｉＴＦＴにおける途中工程までの断面図である。
【図８】本発明の酸化物半導体ＴＦＴとＰｏｌｙ−ＳｉＴＦＴの構成を示す断面図である。
【図９】実施例２の第１の形態を示す図である。
【図１０】実施例２の第２の形態を示す図である。
【図１１】実施例２の第３の形態を示す図である。
【図１２】実施例２の第４の形態を示す図である。
【図１３】実施例２の第５の形態を示す図である。
【図１４】実施例２の第６の形態を示す図である。
【図１５】実施例２の第７の形態を示す図である。
【図１６】実施例３の第１の形態を示す図である。
【図１７】実施例３の第２の形態を示す図である。
【図１８】実施例３の第３の形態を示す図である。
【図１９】実施例３の第４の形態を示す図である。
【図２０】実施例３の第５の形態を示す図である。
【図２１】実施例３の第６の形態を示す図である。
【図２２】実施例３の第７の形態を示す図である。
【図２３】液晶表示装置の画素部の断面図である。
【図２４】有機ＥＬ表示装置の平面図である。
【図２５】図２４のＢ−Ｂ断面図である。
【図２６】有機ＥＬ表示装置の画素部の断面図である。
【発明を実施するための形態】
【００２０】
以下、実施例によって本発明の内容を詳細に説明する。
【実施例１】
【００２１】
先ず、本発明を液晶表示装置に適用した場合を例にとって説明する。図１は、本発明が適用される液晶表示装置の平面図である。図２は、図１のＡ−Ａ断面図である。図１および図２において、ＴＦＴ基板１００と対向基板２００が対向して形成され、ＴＦＴ基板１００と対向基板２００の間に液晶が挟持されている。ＴＦＴ基板１００の下には下偏光板１３０が貼り付けられ、対向基板２００の上側には上偏光板２３０が貼り付けられている。ＴＦＴ基板１００、対向基板２００、下偏光板１３０、上偏光板２３０の組み合わせを液晶表示パネル５００と呼ぶ。
【００２２】
ＴＦＴ基板１００は対向基板２００よりも大きく形成され、ＴＦＴ基板１００が対向基板２００と重なっていない部分が端子部１５０となっている。端子部には、映像信号等を供給するドライバＩＣ１７０が搭載されている。また、端子部には、液晶表示装置に外部から信号や電力を供給するためのフレキシブル配線基板１６０が接続される。液晶表示パネル５００は自身では発光しないので、背面にバックライト４００が配置している。
【００２３】
液晶表示装置は図１に示すように、表示領域１０と周辺領域２０に分けることが出来る。表示領域１０には多数の画素がマトリクス状に形成され、各画素はスイッチングＴＦＴを有している。周辺領域２０には、走査線、映像信号線等を駆動するための、駆動回路が形成されている。
【００２４】
画素に使用されるＴＦＴは、リーク電流が小さいことが必要なので、ＴＡＯＳを用い、周辺駆動回路に使用されるＴＦＴは移動度が大きい必要があるので、Ｐｏｌｙ−Ｓｉ（Ｐｏｌｙ−Ｓｉｌｉｃｏｎ）を使用することが合理的である。液晶表示装置では、Ｐｏｌｙ-ＳｉにＬＴＰＳ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ-Ｓｉ）を用いることが多いので、以下Ｐｏｌｙ-ＳｉをＬＴＰＳともいう。ＬＴＰＳ工程において、ＬＴＰＳとドレイン電極あるいはソース電極を接続する場合は、ＬＴＰＳを覆っている絶縁膜にスルーホールを形成し、かつ、スルーホールにおけるＬＴＰＳの表面酸化物を除去するために佛酸（ＨＦ）洗浄する必要がある。
【００２５】
しかし、同じプロセスを、ＴＡＯＳを用いたＴＦＴに適用するとＴＡＯＳがスルーホールにおいて佛酸（ＨＦ）に溶けてしまい、ＴＦＴを形成することが出来ない。したがって、同一基板にＬＴＰＳによるＴＦＴとＴＡＯＳによるＴＦＴを形成するためには、この問題を解決しなければならない。この問題を解決する本発明の構成を図３乃至図８を用いて説明する。
【００２６】
図３は、液晶表示装置の概要を示す等価回路である。図３において、表示領域には、走査線１１が横方向に延在し、縦方向に配列している。また、映像信号線１２が縦方向に延在し、横方向に配列している。走査線１１と映像信号線１２とで囲まれた領域に画素が形成されている。各画素には、ＴＡＯＳを用いたスイッチングＴＦＴと液晶が配置し、液晶と並列に蓄積容量が形成されている。液晶は画素電極とコモン電極によって駆動される。画素電極はＴＦＴのソースと接続し、コモン電極は、コモン線１３と接続する。コモン線１３には、コモン線駆動回路２３から通常は一定電圧が供給される。
【００２７】
図３において、表示領域の左側には、走査線駆動回路２１が形成されている。この走査線駆動回路２１は、Ｐｏｌｙ−Ｓｉを用いたＴＦＴによって形成され、ＴＦＴ基板に組み込まれている。表示領域の下側には、映像信号線駆動回路２２が形成されている。この映像信号線駆動回路２２は、ドライバＩＣ内に形成されることが多い。また、表示領域の下側には、コモン線駆動回路２３が形成されている。
【００２８】
周辺回路領域に形成されるＴＦＴはＰｏｌｙ-Ｓｉが用いられる一方、表示領域に形成されるＴＦＴはＴＡＯＳが用いられる。表示領域と周辺回路領域は、同時に形成される。この場合、Ｐｏｌｙ-Ｓｉ  ＴＦＴにおいて、ソースドレイン電極を形成する前に、スルーホール内のＰｏｌｙ-Ｓｉを佛酸（ＨＦ）洗浄する必要があるが、ＴＡＯＳ  ＴＦＴに形成されるスルーホールも同様に洗浄される。しかし、問題は、ＴＡＯＳは佛酸（ＨＦ）によって溶解してしまうことである。
【００２９】
図４は、各画素におけるＴＡＯＳ  ＴＦＴの形態を示す平面図である。図４において、映像信号線１２と走査線１１で囲まれた領域に画素が存在し、この中にＴＡＯＳ１０７を用いたＴＦＴが形成されている。ＴＡＯＳ１０７の一部を覆ってゲート絶縁膜１０８が形成されている。そして、ゲート絶縁膜１０８の上に、走査線１１から分岐したゲート電極１０９が配置されている。ＴＡＯＳ１０７において、ゲート電極１０９と重複する部分がチャネルとなっている。
【００３０】
ＴＡＯＳの両側にはソース電極１１０とドレイン電極１１０が形成されている。以後ソース電極１１０とドレイン電極１１０を纏めてソースドレイン電極１１０ともいう。一方のソースドレイン電極１１０は映像信号線１２と接続し、他方のソースドレイン電極１１０は液晶を駆動する画素電極と接続する。図４においては、ソースドレイン電極と１１０映像信号線１２とはスルーホールを介して接続している。
【００３１】
図５は、各画素におけるＴＡＯＳ  ＴＦＴの他の形態を示す平面図である。図５が図４と異なる点は、映像信号線１２が分岐して、一方のソースドレイン電極１１０を構成し、走査線１１は、ゲート電極１０９とはスルーホールで接続している点である。図４、図５いずれの構成であっても、Ｐｏｌｙ-ＳｉによるＴＦＴと同時にＴＡＯＳによるＴＦＴを同じ基板に形成する場合の問題点は同じである。以後は、図４の場合を例にとって本発明を説明する。
【００３２】
図６は、本発明によるＴＡＯＳ  ＴＦＴの構成とその製造工程を示す断面図である。図６はＴＡＯＳを構成する層のみを示し、他の層は省略した断面図である。図６のＡは、ガラス等で形成されたＴＦＴ基板１００の上にＴＡＯＳ１０７を形成してパターニングし、これをゲート絶縁膜１０８で覆った状態を示す。図６のＢはゲート絶縁膜１０８をパターニングした状態を示す断面図である。
【００３３】
図６のＣは、ゲート絶縁膜１０８、ＴＡＯＳ１０７等を覆って金属膜（ＭＥＴＡＬ）を形成した状態を示す断面図である。この金属膜は、例えば、Ｔｉ−Ａｌ合金―Ｔｉ等の積層膜で形成される。図６のＤは、この金属膜をパターニングしてソースドレイン電極１１０、ゲート電極１０９を形成した状態を示す断面図である。
【００３４】
つまり、ソースドレイン電極１１０とゲート電極１０９を同じ金属で、同時に形成することが図６の特徴となっている。このような構成によって、後工程において、ゲート電極１０９、ソースドレイン電極１１０を覆って形成された絶縁膜に、映像信号線１２等と接続するためのスルーホールを形成したとき、ＴＡＯＳ  ＴＦＴのスルーホールをソースドレイン電極１１０の上に形成することによって、佛酸（ＨＦ）洗浄において、ＴＡＯＳ１０７が溶解してしまうことを防止することが出来る。
【００３５】
図７及び図８は、本発明の構成及びプロセスを示す詳細断面図である。図７及び図８において、左側のＴＦＴは周辺駆動回路等に使用される、Ｐｏｌｙ-Ｓｉ半導体を用いたＴＦＴであり、右側のＴＦＴは画素領域等に使用される、ＴＡＯＳを用いたＴＦＴである。
【００３６】
図７において、ガラスあるいは樹脂で形成されたＴＦＴ基板１００の上に下地膜１０１が形成されている。下地膜１０１は、ガラス等からの不純物をブロックするもので、通常は、ＳｉＯあるいはＳｉＮ等の積層膜で形成されている。なお、本明細書におけるＡＢ(例：ＳｉＯ)等の表記はそれぞれＡ及びＢを構成元素とする化合物であることを示すものであって、Ａ，Ｂがそれぞれ等しい組成比であることを意味するのではない。それぞれに基本となる組成比が存在するが、一般には製造条件等によりその基本組成から乖離することが多い。
【００３７】
下地膜１０１の上に、Ｐｏｌｙ-Ｓｉ  ＴＦＴのための、Ｐｏｌｙ-Ｓｉによる半導体層１０２が形成されている。Ｐｏｌｙ-Ｓｉ半導体層１０２を覆って第１ゲート絶縁膜１０３が形成され、その上に第１ゲート電極１０４が形成されている。ゲート電極１０４は例えば、Ｔｉ−Ａｌ合金−Ｔｉ等の積層膜あるいは、ＭｏＷ合金等で形成される。第１ゲート電極１０４形成と同時に、表示領域に形成されるＴＡＯＳ  ＴＦＴに対応する部分に光電流を抑止するための遮光層１０４１が形成される。
【００３８】
第１ゲート電極１０４を覆ってＳｉＮによる第１層間絶縁膜１０５が形成され、その上にＳｉＯによる第２層間絶縁膜１０６が形成される。第２層間絶縁膜１０６の上にＴＡＯＳ１０７が形成される。ＴＡＯＳ１０７を覆って第２ゲート絶縁膜１０８を形成し、パターニングを行う。ＴＡＯＳ１０７をサンドイッチする第２層間絶縁膜１０６と第２ゲート絶縁膜１０８は、ＳｉＯで形成することが望ましい。ＳｉＮは、水素を放出してＴＡＯＳの特性を劣化させる危険があるからである。
【００３９】
その後、第２ゲート絶縁膜１０８、ＴＡＯＳ１０７を覆って金属膜を形成し、この金属膜をパターニングして第２ゲート電極１０９とソースドレイン電極１１０を同時に形成する。
【００４０】
その後、図８に示すように、第２ゲート電極１０９、ソースドレイン電極１１０を覆って、第３層間絶縁膜１１１を形成し、その上に第４層間絶縁膜１１２を形成する。第３層間絶縁膜１１１はＳｉＯで、第４層間絶縁膜１１２はＳｉＮで形成することが望ましい。第３層間絶縁膜１１１を形成せず、第２ゲート電極１０９、ソースドレイン電極１１０上に直接第４層間絶縁膜１１２を形成しても良い。
【００４１】
その後、Ｐｏｌｙ−Ｓｉ側ＴＦＴにおいては、第１層間絶縁膜１０５乃至第４層間絶縁膜１１２および第１ゲート絶縁膜１０３にスルーホール１１３を形成し、ＴＡＯＳ側ＴＦＴにおいては、第３層間絶縁膜１１１および第４層間絶縁膜１１２にスルーホール１１４を形成する。スルーホール１１３とスルーホール１１４は同時に形成される。スルーホールは、例えば、ＣＦ系（ＣＦ４）、あるいは、ＣＨＦ系（ＣＨＦ３）のガスを用いたドライエッチングで形成される。
【００４２】
スルーホール１１３では５層に対してスルーホールを形成するのに対し、スルーホール１１４では２層に対してスルーホールを形成するが、スルーホール１１４の側においては、ソースドレイン電極１１０がエッチングストッパになるので、スルーホール１１３とスルーホール１１４の同時形成は可能である。
【００４３】
スルーホール１１３とスルーホール１１４を形成した後、スルーホール１１３側において、佛酸（ＨＦ）洗浄を行う必要がある。スルーホール１１３を佛酸洗浄すると同時に、スルーホール１１４も佛酸洗浄されるが、スルーホール１１４の底にはソースドレイン電極１１０が存在しているので、佛酸（ＨＦ）がＴＡＯＳ１０７に接触することは無い。したがって、ＴＡＯＳ１０７が佛酸によって溶解してしまうという問題は免れることが出来る。
【００４４】
このように、本発明を用いることによって、Ｐｏｌｙ−Ｓｉ１０２によるＴＦＴとＴＡＯＳ１０７によるＴＦＴを同一基板上に共通プロセスによって形成することが出来る。したがって、表示領域においては、リーク電流が小さいＴＦＴを形成し、周辺回路においては、駆動速度の速いＴＦＴを形成することが出来る。
【実施例２】
【００４５】
図９乃至図１５は、本発明によるＴＡＯＳ  ＴＦＴの構成とプロセスの例を示す図である。図９乃至１５において、左側は断面図、右側は平面図である。図９乃至１５においては、ＴＡＯＳに関係する層以外は省略されている。
【００４６】
図９のＡ及びＢは基板１００上にＴＡＯＳ１０７を形成し、島状にパターニングした状態を示す。図９のＣ及びＤはＴＡＯＳ１０７を覆ってゲート絶縁膜１０８を形成し、スルーホール１０８１を形成した状態を示す図である。図９のＥおよびＦは、ゲート絶縁膜１０８およびＴＡＯＳ１０７を覆って金属膜を形成し、パターニングした状態を示す断面図および平面図である。
【００４７】
図９のＥの丸印で示すようにＴＡＯＳ１０７がソースドレイン電極１１０とゲート絶縁膜１０８と重ならない領域があること、すなわち、ＴＡＯＳ１０７が図９において、露出している部分が存在していることが重要である。後で説明するイオンインプランテーションを行った後、この部分でソースドレイン電極１１０とＴＡＯＳ１０７のチャネル部が接続されることになる。図９のＥおよびＦにおいて、ＴＡＯＳ１０７とソースドレイン電極１１０が接触している部分１０７２は、ソースドレイン電極１１０がＴＡＯＳ１０７から酸素を引き抜くので、ＴＡＯＳ１０７は導電膜となっている。
【００４８】
図９のＧは、図９のＥの状態の構成に対してイオンインプランテーションを行って、ＴＡＯＳ１０７にドープ領域１０７１を形成している状態を示す図である。イオンインプランテーションのイオンには、Ｂ（ボロン）、Ｐ（リン）、Ａｒ（アルゴン）等が使用されるが、特に限定する必要はない。イオンインプランテーションの目的は、ＴＡＯＳ１０７の構造を破壊して導電性を付与するためだからである。
【００４９】
すなわち、図９のＧにおいて、１０７１で示す部分は導電性となっている。また、ソースドレイン電極１１０とＴＡＯＳ１０７が接触している部分１０７２も導電性となっている。したがって、チャネル部を構成するＴＡＯＳ１０７を挟んでソースとドレインが形成されていることになる。
【００５０】
図９のＨにおいて、ゲート電極１０９およびソースドレイン電極１１０で覆われている部分以外のＴＡＯＳ１０７には、イオンがドープされて、導電性となっている。そして、ＯＮ電流は、図９のＨにおける領域１０７１を通ってソースドレイン電極１１０に流れることになる。あるいは、図９のＥで、丸印をつけた部分がソースドレイン電極１１０への電流の経路となっているということが出来る。
【００５１】
図１０は本実施例における第２の形態を示すＴＡＯＳ  ＴＦＴの構成である。図１０が図９と異なる点は、図１０のＦおよびＨである。図１０のＦおよびＨは、ソースドレイン電極１１０の幅がＴＡＯＳ１０７の幅より小さくなっている点で図９と異なる。図１０では、イオンインプランテーションを行うと、ソースドレイン電極１１０の周辺のＴＡＯＳ１０７にも導電性が付与されるが、ソースドレイン電極１１０への電流経路は図９と同じである。つまり、図１０のＥにおける丸印の部分からソースドレイン電極１１０へ電流が流れる。
【００５２】
図１１は本実施例における第３の形態を示すＴＡＯＳ  ＴＦＴの構成である。図１１が図１０と異なる点は、図１１のＦおよびＨである。つまり、図１１のＦおよびＨは、ＴＡＯＳ１０７が露出している部分がソースドレイン電極１１０の、ゲート電極１０９よりも遠い側の辺に存在している点が図１０と異なっている。つまり、図１１のＥの○印を付した部分が、ソースドレイン電極１１０への電流経路になっている。レイアウト上、このような構成が必要な場合もあるが、ＴＡＯＳ  ＴＦＴの性能は図１０の形態と殆ど変りはない。
【００５３】
図１２は本実施例における第４の形態を示すＴＡＯＳ  ＴＦＴの構成である。図１２が図１０と異なる点は、ゲート絶縁膜１０８に形成されたスルーホール１０８１がＴＡＯＳ１０７の外側にまで形成されている点である。また、ＴＡＯＳ１０７が露出している部分がソースドレイン電極１１０の、ゲート電極１０９よりも遠い側の辺に存在している点も図１０と異なっている。
【００５４】
図１２のＦにおいて、ＴＡＯＳが露出している部分がソースドレイン電極１１０への電流経路になるが、丸印を付した領域はソースドレイン電極１１０への電流経路にはならない。レイアウト上、このような構成が必要な場合もあるが、ＴＡＯＳ  ＴＦＴの性能は図１０の形態と殆ど変りはない。
【００５５】
図１３は本実施例における第５の形態を示すＴＡＯＳ  ＴＦＴの構成である。図１３が図９と異なる点は、ゲート絶縁膜１０８に形成されたスルーホール１０８１が、ＴＡＯＳ１０７が形成された領域よりも外側にまで延在している点である。ソースドレイン電極１１０への電流経路は図１３のＥの丸印である点も図９と同じである。レイアウト上、このような構成が必要な場合もあるが、ＴＡＯＳ  ＴＦＴの性能は図９の形態と殆ど変りはない。
【００５６】
図１４は本実施例における第６の形態を示すＴＡＯＳ  ＴＦＴの構成である。図１４が図１３と異なる点は、ゲート絶縁膜１０８のスルーホール１０８１においてＴＡＯＳ１０７が露出している部分がＴＦＴのチャネル方向と平行方向であるという点である。図１４のＦの丸印を付した部分がソースドレイン電極１１０への電流経路である。レイアウト上、このような構成が必要な場合もあるが、ＴＡＯＳ  ＴＦＴの性能は図１３の形態と殆ど変りはない。
【００５７】
図１５は本実施例における第７の形態を示すＴＡＯＳ  ＴＦＴの構成である。図１５が図１３と異なる点は、ソースドレイン電極１１０の幅が狭くなっており、ゲート絶縁膜１０８のスルーホール１０８１においてＴＡＯＳ１０７が露出している部分がソースドレイン電極１１０の両側に形成されているという点である。その他は図１３で説明したのと同様である。
【００５８】
図９乃至図１５で共通して言えることは、各図のHにおいて、ＴＡＯＳ１０７が露出している部分がソースドレイン電極１１０と接している部分において、ソースドレイン電極に電流が流れこむ経路を形成していることである。
【実施例３】
【００５９】
図１６乃至図２２は、本発明によるＴＡＯＳ  ＴＦＴの他の構成とプロセスの例を示す図である。図１６乃至２２において、左側は断面図、右側は平面図である。図１６乃至２２においては、ＴＡＯＳに関係する層以外は省略されている。
【００６０】
図１６のＡ及びＢは基板上にＴＡＯＳを形成し、島状にパターニングした状態を示す。図１６のＣ及びＤはＴＡＯＳを覆ってゲート絶縁膜１０８を形成し、ゲート絶縁膜１０８を島状にパターニングした状態を示す図である。図１６のＥおよびＦは、ゲート絶縁膜１０８の上にゲート電極１０９を形成し、ＴＡＯＳ１０７の両側において、ＴＡＯＳ１０７に直接ソースドレイン電極１１０を形成した状態を示す図である。ソースドレイン電極１１０とＴＡＯＳ１０７が接触している部分では、ＴＡＯＳ１０７の酸素が金属に抜かれているので、ＴＡＯＳ１０７が導電性となっている。
【００６１】
その後、図１６のＧに示すように、イオンインプランテーションを行うとゲート電極１０９およびソースドレイン電極１１０で覆われていない部分のＴＡＯＳ１０７は導電性となる。理由は、図９で説明したとおりである。そうすると、図１６のＨで示すように、ソースドレイン電極１１０の周辺は、導電性のＴＡＯＳ１０７１となる。図１６の構成は、ＯＮ電流は、ソースドレイン電極１１０の全辺から流入することになるので、ＯＮ抵抗を小さくすることが出来る。なお、図１６のＥにおいて丸印をつけた部分は、イオンインプランテーション後に、電流がソースドレイン電極１１０に流入することが出来る部分を示している。
【００６２】
図１７は本実施例における第２の形態を示すＴＡＯＳ  ＴＦＴの構成である。図１７が図１６と異なる点は、図１７のＥ乃至Ｈに示すように、ソースドレイン電極１１０の一部がゲート絶縁膜１０８に乗り上げている点である。したがって、図１７のＥの丸印の部分では、電流はソースドレイン電極１１０に流れ込めないが、例えば、図１７のＦの丸印の部分において、電流はソースドレイン電極１１０に流れ込むことができる。つまり、イオンインプランテーション後において、導電性となったＴＡＯＳ１０７１からはソースドレイン電極１１０の３辺からＯＮ電流が流れ込むことになる。レイアウト上、このような構成が必要な場合もあるが、ＯＮ抵抗には大きな差は生じず、ＴＡＯＳ  ＴＦＴの性能は図１６の形態と殆ど変りはない。
【００６３】
図１８は本実施例における第３の形態を示すＴＡＯＳ  ＴＦＴの構成である。図１８が図１６と異なる点は、図１８のＥ乃至Ｈに示すように、ソースドレイン電極１１０の幅がＴＡＯＳ１０７の幅よりも大きくなっており、ＴＡＯＳ１０７の端部もソースドレイン電極１１０によって覆われている点である。したがって、図１８のＧに示すようにイオンインプランテーションを行った後、ソースドレイン電極１１０には、１辺のみからＯＮ電流が流れ込むことになる。図１８のＥの丸印を付した部分から電流がソースドレイン電極１１０に流れ込む。レイアウト上、このような構成が必要な場合もあるが、ＯＮ抵抗には大きな差は生じず、ＴＡＯＳ  ＴＦＴの性能は図１６の形態と殆ど変りはない。
【００６４】
図１９は本実施例における第４の形態を示すＴＡＯＳの構成である。図１９が図１６と異なる点は、図１９のＥ乃至Ｈに示すように、ソースドレイン電極１１０の幅がＴＡＯＳ１０７の幅よりも大きくなっている点である。レイアウト上、このような構成が必要な場合もあるが、ＯＮ抵抗には大きな差は生じず、ＴＡＯＳ  ＴＦＴの性能は図１６の形態と殆ど変りはない。
【００６５】
図２０は本実施例における第５の形態を示すＴＡＯＳ  ＴＦＴの構成である。図２０が図１６と異なる点は、図２０のＥ乃至Ｈに示すように、ソースドレイン電極１１０がＴＡＯＳの端部よりも外側に延在している点である。したがって、図２０のＧに示すイオンインプランテーションを行った後、ソースドレイン電極１１０には、図２０のＨに示すように、３辺からＯＮ電流が流れ込むことになる。図２０のＥの丸印を付した部分が、イオンインプランテーション後に、電流がソースドレイン電極１１０に流れ込むことが可能となる経路を示す例である。レイアウト上、このような構成が必要な場合もあるが、ＯＮ抵抗には大きな差は生じず、ＴＡＯＳ ＴＦＴの性能は図１６の形態と殆ど変りはない。
【００６６】
図２１は本実施例における第６の形態を示すＴＡＯＳ  ＴＦＴの構成である。図２１が図２０と異なる点は、図２１のＥ乃至Ｈに示すように、ソースドレイン電極１１０の一部がゲート絶縁膜１０８に乗り上げている点である。したがって、図２１のＧに示すイオンインプランテーションを行った後、ソースドレイン電極１１０には、図２１のＨに示すように、２辺からＯＮ電流が流れ込むことになる。図２１のＦの丸印は、イオンインプランテーション後に電流がソースドレイン電極１１０に流れ込むことが可能となる部分の例である。
【００６７】
一方、図２１のＥにおいて、丸印をつけた部分からは電流はソースドレイン電極１１０に流れることが出来ない。ソースドレイン電極１１０とゲート絶縁膜１０８が重複している領域においてＴＡＯＳ１０７に導電性が付与されていない領域が存在するからである。レイアウト上、このような構成が必要な場合もあるが、図２１においてもソースドレイン電極１１０の２辺からＯＮ電流が流れこむので、ＯＮ抵抗には大きな差は生じず、ＴＡＯＳ  ＴＦＴの性能は図２０の形態と殆ど変りはない。
【００６８】
図２２は本実施例における第７の形態を示すＴＡＯＳ  ＴＦＴの構成である。図２２が図１８と異なる点は、図２２のＥ乃至Ｈに示すように、ソースドレイン電極１１０に凸部１１０１が形成されており、この凸部１１０１がゲート絶縁膜１０８に乗り上げている点である。図２２のＥの丸印を付した部分はソースドレイン電極１１０への電流の経路にならないが、図２２のＦの丸印を付した部分が、イオンインプランテーション後にソースドレイン電極１１０に流れ込む電流の経路になる。レイアウト上、このような構成が必要な場合もあるが、ＯＮ抵抗には大きな差は生じず、ＴＡＯＳ  ＴＦＴの性能は図１６の形態と殆ど変りはない。
【００６９】
図１６乃至図２２で共通して言えることは、各図のHにおいて、ＴＡＯＳ１０７が露出している部分がソースドレイン電極１１０と接している部分において、ソースドレイン電極に電流が流れこむ経路を形成していることである。
【実施例４】
【００７０】
図２３は、実施例１乃至３で説明した、ＴＡＯＳによるＴＦＴを液晶表示装置の表示領域に適用した場合を示す断面図である。図２３において、ＴＦＴ基板１００の上にＴＦＴアレイ層１２０が形成されている。ＴＦＴアレイ層１２０は図８で示すＴＡＯＳ ＴＦＴの層構造を有しており、その上に有機パッシベーション膜１１６が形成されている。
【００７１】
図２３はＩＰＳ方式の液晶表示装置の場合であり、有機パッシベーション膜１１６の上にコモン電極１２１が平面状に形成されている。コモン電極１２１を覆って容量絶縁膜１２２が形成され、その上に画素電極１２３が形成されている。画素電極１２３は、櫛歯状あるいはストライプ状である。画素電極１２３を覆って液晶分子３０１を初期配向させるための配向膜１２４が形成されている。
【００７２】
画素電極１２３とコモン電極１２１の間に映像信号が印加されると、矢印で示すように電気力線が発生し、液晶分子３０１を回転させて液晶層３００の透過率を制御することによって、画像を形成する。
【００７３】
図２３において液晶層３００を挟んで対向基板２００が配置されている。対向基板２００にはカラーフィルタ２０１とブラックマトリクス２０２が形成されている。カラーフィルタ２０１とブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成され、その上に液晶分子３０１を初期配向させるための配向膜１２４が形成されている。
【００７４】
液晶表示装置において、画素電極１２３に映像信号が書き込まれると、画素電極１２３とコモン電極１２１と容量絶縁膜１２２によって形成される保持容量によって、１フレームの間、電圧が保持される。この時ＴＦＴのリーク電流が大きいと、画素電極１２３の電圧が変化し、フリッカ等が発生して、良好な画像を形成できなくなる。本発明のＴＡＯＳ ＴＦＴを用いることによって、リーク電流が小さい、良好な画像を有する液晶表示装置を実現することが出来る。
【実施例５】
【００７５】
実施例１乃至３で説明したＬＴＰＳ ＴＦＴとＴＡＯＳ ＴＦＴの組み合わせは、有機ＥＬ表示装置にも適用することが出来る。図２４は、有機ＥＬ表示装置２の平面図である。図２４において、表示領域１０と周辺回路領域２０が形成されている。表示領域１０には、有機ＥＬ駆動ＴＦＴやスイッチングＴＦＴが形成されている。表示領域に形成されるＴＦＴには、リーク電流の小さいＴＡＯＳ ＴＦＴが好適である。周辺駆動回路はＴＦＴによって形成されるが、主に、Ｐｏｌｙ−Ｓｉ ＴＦＴが用いられる。
【００７６】
図２４において、表示領域１０を覆って反射防止用偏光板２２０が貼り付けられている。有機ＥＬ表示装置には反射電極が形成されているので、外光反射を抑えるために偏光板２２０が使用されている。表示領域１０以外の部分に端子部１５０が形成され、端子部１５０にはドライバＩＣ１７０が搭載され、また、有機ＥＬ表示装置に電源や信号を供給するためのフレキシブル配線基板１６０が接続している。
【００７７】
図２５は図２４のＢ−Ｂ断面図である。図２５において、ＴＦＴ基板１００に有機ＥＬ層を含む表示素子層２１０が形成されている。表示素子層２１０は図２２の表示領域１０に対応して形成されている。有機ＥＬ材料は水分によって分解するので、外部からの水分の侵入を防止するために、表示素子層２１０を覆って保護層２１４がＳｉＮ、ＡｌＯ等によって形成されている。保護層２１４の上に偏光板２２０が貼り付けられている。また、表示素子層２１０以外の部分には端子部１５０が形成され、端子部１５０には、ドライバＩＣ１７０が搭載され、フレキシブル配線基板１６０が接続している。
【００７８】
図２６は有機ＥＬ表示装置の表示領域の断面図である。図２６において、ＴＦＴ基板１００の上にＴＦＴアレイ層１２０が形成されている。ＴＦＴアレイ層１２０は図８で示すＴＡＯＳ ＴＦＴの層構造を含むものであり、その上に有機パッシベーション膜１１６が形成されている。
【００７９】
図２６において、有機パッシベーション膜１１６の上に下部電極２１１がＡｌ合金等によって形成されている。下部電極２１１は、反射電極を構成する合金または金属と、アノードを構成する透明導電膜との積層構造である。下部電極２１１の上には、有機ＥＬ層２１２が形成されている。有機ＥＬ層２１２は、例えば電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層等で形成される。
【００８０】
有機ＥＬ層２１２の上には、カソードとしての上部電極２１３が形成される。上部電極２１３は、透明導電膜であるＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等によって形成されるほか、銀等の金属あるいは合金の薄膜で形成される場合もある。上部電極２１３を覆って保護膜２１４がＳｉＮ、ＡｌＯ等によって形成され、保護膜２１４には反射を防止するための偏光板２２０が粘着材２２１によって接着している。
【００８１】
ＴＦＴアレイ層１２０には、駆動ＴＦＴ、スイッチングＴＦＴ等の種々のＴＦＴが形成されるが、本発明を用いることによって、ＬＴＰＳ ＴＦＴとＴＡＯＳ ＴＦＴを共通のプロセスで形成できるので、ＬＴＰＳ ＴＦＴとＴＡＯＳ ＴＦＴの種々の組み合わせを用いることが出来るため、画像品質の優れた、かつ、消費電力を小さくすることができる有機ＥＬ表示装置を実現することが出来る。
【００８２】
以上の説明では、ＴＡＯＳ ＴＦＴを表示領域に使用し、ＬＴＰＳ ＴＦＴを周辺駆動回路に使用するとして説明したが、製品仕様に応じて、周辺回路にＴＡＯＳ ＴＦＴを加えても良いし、表示領域にＬＴＰＳ ＴＦＴを加えても良い。
【００８３】
以上の説明では、ＴＦＴは、ゲート電極が半導体層よりも上に存在するトップゲートタイプのＴＦＴであるとして説明したが、本発明は、ゲート電極が半導体層よりも下にあるボトムゲートタイプのＴＦＴについても適用することが出来る。
【符号の説明】
【００８４】
１…液晶表示装置、  ２…有機ＥＬ表示装置、  １０…表示領域、  １１…走査線、  １２…映像信号線、  １３…コモン線、  ２０…周辺回路領域、  ２１…走査線駆動回路、  ２２…映像信号線駆動回路、  ２３…コモン線駆動回路、  １００…ＴＦＴ基板、  １０１…下地膜、  １０２…Ｐｏｌｙ−Ｓｉ半導体層、  １０３…第１ゲート絶縁膜、  １０４…第１ゲート電極、  １０５…第１層間絶縁膜、  １０６…第２層間絶縁膜、  １０７…酸化物半導体（ＴＡＯＳ）、  １０８…第２ゲート絶縁膜、  １０９…第２ゲート電極、  １１０…ソースドレイン電極、  １１１…第３層間絶縁膜、  １１２…第４層間絶縁膜、  １１３…Ｐｏｌｙ−Ｓｉ ＴＦＴ用スルーホール、  １１４…ＴＡＯＳ  ＴＦＴ用スルーホール、  １１５…第２ソースドレイン電極、  １１６…有機パッシベーション膜、  １２０…ＴＦＴアレイ層、  １２１…コモン電極、  １２２…容量絶縁膜、  １２３…画素電極、  １２４…配向膜、  １３０…下偏光板、  １５０…端子部、  １６０…フレキシブル配線基板、  １７０…ドライバＩＣ、  ２００…対向基板、  ２０１…カラーフィルタ、  ２０２…ブラックマトリクス、  ２０３…オーバーコート膜、  ２１０…表示素子層、  ２１１…下部電極、  ２１２…有機ＥＬ層、  ２１３…上部電極、  ２１４…保護層、  ２２０…反射防止用偏光板、  ２２１…粘着材、  ２３０…上偏光板、  ３００…液晶層、  ３０１…液晶分子、  ４００…バックライト、  ５００…液晶表示パネル、  １１０１…凸部、  １０７１…ドープ領域、  １０７２…ＴＡＯＳと金属の接触領域、  １０８１…第２ゲート絶縁膜スルーホール、  ＧＩ…ゲート絶縁膜、  Ｉ／Ｉ…イオンインプランテーション、  ＭＥＴＡＬ…金属膜
【図１】
2018049919.tif 000003
【図２】
2018049919.tif 000004
【図３】
2018049919.tif 000005
【図４】
2018049919.tif 000006
【図５】
2018049919.tif 000007
【図６】
2018049919.tif 000008
【図７】
2018049919.tif 000009
【図８】
2018049919.tif 000010
【図９】
2018049919.tif 000011
【図１０】
2018049919.tif 000012
【図１１】
2018049919.tif 000013
【図１２】
2018049919.tif 000014
【図１３】
2018049919.tif 000015
【図１４】
2018049919.tif 000016
【図１５】
2018049919.tif 000017
【図１６】
2018049919.tif 000018
【図１７】
2018049919.tif 000019
【図１８】
2018049919.tif 000020
【図１９】
2018049919.tif 000021
【図２０】
2018049919.tif 000022
【図２１】
2018049919.tif 000023
【図２２】
2018049919.tif 000024
【図２３】
2018049919.tif 000025
【図２４】
2018049919.tif 000026
【図２５】
2018049919.tif 000027
【図２６】
2018049919.tif 000028