【事件の表示】
　平成　５年特許願第　６６６６０号「代替システム制御装置のエラーを検出するコンピュータ・システム」拒絶査定に対する審判事件［平成　６年　２月１８日出願公開、特開平　６−　４４０９４］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯、本願発明の要旨
  本願は、平成５年３月２５日（優先権主張、１９９２年４月２４日、アメリカ合衆国）に出願されたものであって、その発明の要旨は、平成８年１２月１８日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１乃至５に記載された「コンピュータシステム」にあると認められるところ、その請求項１に係る発明は、次のとおりのものである。
「局所プロセッサ・データ・バスと、入出力データ・バスと、前記局所プロセッサ・データ・バスに接続されたマイクロプロセッサと、前記局所プロセッサ・データ・バスに接続されたコネクタと、前記コネクタに適合するように取付けられた代替システム制御装置であって、該代替システム制御装置の故障を検出し、該故障検出時にエラー信号を生成するエラー検出ロジック装置を含む代替システム制御装置と、前記局所プロセッサ・データ・バスと前記入出力データ・バスの間の通信を可能にするために双方のバスに接続され、前記コネクタに取付けられた前記代替システム制御装置の故障時に、前記エラー検出ロジック装置により生成されたエラー信号の検出を可能にし、該エラー信号の検出に応答して、前記局所プロセッサ・データ・バスの制御を前記代替システム制御装置から前記マイクロプロセッサに移すバス・インタフェース制御装置とを備えるコンピュータ・システム。」（以下、「本願発明」という。）（なお、局所プロセッサ・バスは、前記されていないので、局所プロセッサ・データ・バスの誤記であると認定した。）
２．引用例
　これに対して、原査定の拒絶理由に引用された実願昭６３−１５８３６４号（実開平２−８０８５２号）のマイクロフィルム（以下、「引用例」という。）には、次の技術事項が記載されている。
（１）「演算処理を実行する主プロセッサおよび副プロセッサと、それぞれの該プロセッサの動作異常を個別に検出する２つの異常検出回路と、それぞれの異常検出回路からの異常検出信号の有無に基き、前記プロセッサの各々が共に動作正常であると判断した場合は、前記主プロセッサを共通バスに接続すると同時に該共通バスから副プロセッサを遮断し、前記主プロセッサが動作異常であると判断した場合は、前記主プロセッサを前記共通バスから遮断すると同時に前記副プロセッサが動作正常であることを条件に、当該副プロセッサを新たな主プロセッサとして前記共通バスに接続する接続制御を行うバス接続制御回路とを具えたことを特徴とするプログラマブルコントローラ。」（第１頁第４行から第１７行、実用新案登録請求の範囲）
（２）２台のプロセッサユニット１０が直結バス２０に接続され、各プロセッサユニットにおいて、ＣＰＵ１１は、バススイッチ２１を介して直結バス２０と接続していること、バス切換え回路１３はバススイッチ２１の遮断、接続を指示し、バススイッチ２１を接続（閉）とするときにはレベル“Ｈ”の切換え信号を発生し、バススイッチ２１を遮断（開）とするときには、レベル“Ｌ”の切換え信号を発生すること、及び、バス切換え回路１３およびバススイッチ２１が本考案のバス接続制御回路に相当すること。（第６頁１３行から第７頁第６行）
（３）異常検出回路１２はＣＰＵ１１の動作異常を検出すること、本例においては、ＷＤＴと呼ばれ、ＣＰＵが一定周期で発生する信号を監視することによりＣＰＵの動作異常を検出し、異常検出回路１２がＣＰＵ１１の動作異常を検出した場合はレベル“Ｌ”の異常信号を発生し、バス切換え回路１３に出力すること、及び、この異常検出信号が、二つのバススイッチ２１の開／閉の切換えのためのトリガー信号となること。（第７頁第７行から第１１行）
（４）主のプロセッサとしてのバス専有権を有する第１のプロセッサユニット１のＣＰＵ１１が故障した場合、第１プロセッサユニット１のＷＴＤ（異常検出回路）は異常を判断し、レベル”Ｌ”の異常検知信号を発生すること、この異常検知信号により、第１のプロセッサユニット１側のバススイッチ２１は開となり、第２のプロセッサユニット１側のＣＰＵ１１はバス専有フラグを”１”に切り替え、この結果、第２プロッセッサユニット１のバススイッチ２１が閉となって、第２のプロセッサユニット１と直結バス２０が接続され、第２のプロセッサユニット１が今度は主となり、故障復旧後は第１のプロセッサユニット１が副となること。（第１０頁第１６行から第１２頁第３行）
（５）Ｉ／Ｏユニットは３０は、制御対象機器との送受信号を転送する入出力回路（Ｉ／Ｏ）３２及び入出力回路３２をＣＰＵ１１の指示で選択接続する直結インターフェース３１から構成され、複数のＩ／Ｏユニット３０が直結バス２０により接続されること、及び、直結バス２０とリモートＩ／Ｏバス３３の双方のバスに直結インターフェース３１が接続され、Ｉ／Ｏリモートバス３３に入出力回路（Ｉ／Ｏ）３２が接続されていること。（第８頁第６行から第１１行、及び第１図）
　以上を勘案すると、上記引用例には、
　直結バス２０と、リモートＩ／Ｏバス３３と、前記直結バス２０に接続された副プロセッサである第２プロセッサユニット１と、前記直結バス２０に接続された主プロセッサである第１プロセッサユニット１と、該主プロセッサである第１プロセッサユニット１であって該主プロセッサである第１プロセッサユニットの故障を検出し、該故障検出時にエラー信号を生成する異常検出回路１２を含む主プロセッサである第１プロセッサユニット１と、直結バス２０とリモートＩ／Ｏバス３３の間の通信を可能にするために双方に接続された直結インタフェース３１と、前記主プロセッサである第１プロセッサユニット１の故障時に、前記異常検出回路１２により生成されたエラー信号の検出を可能にし、該エラー信号の検出に応答して、前記直結バス２０の制御を前記主プロセッサである第１プロセッサユニット１から前記副プロセッサである第２プロセッサユニット１に移すバス接続制御回路とを備えるコンピュータ・システム（以下、「引用例記載の発明」という。）が記載されていると認められる。
３．対比
　そこで、本願発明と引用例記載の発明とを比較すると、
　引用例記載の発明の「直結バス２０」、「リモートＩ／Ｏバス３３」、「副プロセッサである第１プロセッサユニット１」「主プロセッサである第１プロセッサユニット」、「異常検出回路１２」及び「バス接続制御回路」は、それぞれ、本願発明の「局所プロセッサ・データ・バス」、「入出力データ・バス」、「マイクロプロセッサ」、「代替システム制御装置」、「エラー検出ロジック装置」及び「バス・インタフェース制御装置」に相当しており、両者は、「局所プロセッサ・データ・バスと、入出力データ・バスと、前記局所プロセッサ・データ・バスに接続されたマイクロプロセッサと、前記局所プロセッサ・データ・バスに接続された代替システム制御装置であって、該代替システム制御装置の故障を検出し、該故障検出時にエラー信号を生成するエラー検出ロジック装置を含む代替システム制御装置と、前記代替システム制御装置の故障時に、前記エラー検出ロジック装置により生成されたエラー信号の検出を可能にし、該エラー信号の検出に応答して、前記局所プロセッサ・データ・バスの制御を前記代替システム制御装置から前記マイクロプロセッサに移すバス・インタフェース制御装置とを備えるコンピュータ・システム」である点で一致し、以下の点で相違している。
相違点
（１）本願発明では、局所プロセッサ・データ・バスにコネクタが接続され、代替システム制御装置が前記コネクタに適合するように取付けられるのに対し、引用例記載の発明では、局所プロセッサ・データ・バスと代替システム制御装置の接続方法については明示されていない点。
（２）本願発明では、データ・バスの間の通信を可能にするために、局所プロセッサ・バスと前記入出力データ・バスの双方のバスに接続されたバス・インタフェース制御装置が、エラー信号の検出に応答して、前記局所プロセッサ・バスの制御を行うのに対し、引用例記載の発明では、局所プロセッサ・データ・バスと入出力データバスとの間に直結インタフェース３１が接続されて、双方のバスの通信が可能となっており、かつ、バス接続制御回路が、エラー信号の検出に応答して、局所プロセッサ・データ・バスの制御を行っている点。
４．当審の判断
　そこで、上記相違点について検討すると、
（１）例えば、日経バイト、１９９１−５、第１６６頁、１９９１年５月１日発行（以下「周知例１」という。）の上欄の注３の「８０４８６ＳＸ搭載機に８０４８７ＳＸ用のソケットを使用する」との記載を参照すると、あるいは、また、特開平２−７７８４７号公報（以下、「周知例２」という。）の第５頁右上欄第４行から第８行、第３図の「ソケット部１６」の記載を参照すると、マイクロプロセッサとデータ・バスとを、例えば、半田付けで固定して接続するのではなく、ソケット、あるいは、コネクタを用いて、取り外し可能あるいは交換可能に接続する技術は、本願発明の出願時点（優先権主張日：平成４年４月２４日）では周知技術であると認められ、マイクロプロセッサと、局所プロセッサ・データ・バスに相当する引用例記載の発明の直結バスとを、コネクタ（周知例１、２に記載されたソケットに相当する。）により接続するように変更することは、上記の周知技術を斟酌して、当業者が必要に応じて容易に想到し得ることであると認められる。
（２）引用例記載の発明の実施例では、バス接続制御回路が直結バス２０に接続され、かつ、直結インターフェース３１が直結バス２０とリモートＩ／Ｏバス３３の通信を行っており、これらの、バス接続制御回路と直結インタフェース３１とは、一応、別体の構成として記載されているが、引用例に記載されたバス接続制御回路と直結インタフェース３１とは、いずれも、バス・インターフェース制御回路の一種であり、かつ、これらは、ＣＰＵ１１に接続される直結バス２０から、入出力回路（Ｉ／Ｏ）３２が接続されたリモートＩ／Ｏバス３３に至るバス接続の上で隣接して配置されて、バス・インターフェースの制御を行っているものであって、これらを一つのバス・インターフェース制御装置として設定すること、及び、この一つのバス・インターフェース制御装置が直結バス２０を制御する機能と直結バス２０とリモートＩ／Ｏバス３３の双方のバスの通信の機能を有するように設定することに格別の困難性があるとは認められないから、バス接続制御回路と直結インタフェース３１の両者を一体として、バス・インターフェース制御装置とし、本願発明の、双方のバスの通信を可能とするバス・インターフェース制御装置が局所プロセッサ・データ・バスの制御を移すという構成と同一の構成とすることは、当業者が、必要に応じて、設定可能な設計的事項に過ぎないものと認められる。
５．むすび
　以上のとおりであるから、本願発明は、引用例記載の発明及び周知技術に基づいて、当業者が容易に発明をすることができたものと認められ、特許法第２９条第２項の規定により特許を受けることができない。
  したがって、その他の請求項について判断するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。