(57)【要約】【課題】基板電圧に起因する出力信号の歪みを低減するハイパスフィルタを提供する。【解決手段】ハイパスフィルタは、入力端子と出力端子との間に接続されたコンデンサと、コンデンサの出力側電位と第１固定電位との間に接続された抵抗器とを備え、抵抗器は、半導体基板に形成されたウェル領域と、ウェル領域上に絶縁膜を介して形成され、コンデンサの出力側電位と第１固定電位との間に接続された抵抗体とを備え、ウェル領域は、コンデンサの入力側電位の変化量に追従するノード及び第２固定電位に電気的に接続され、平均電位の変化量が抵抗体に追従する。【選択図】図２
2018088454.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子との間に接続されたコンデンサと、
前記コンデンサの出力側電位と第１固定電位との間に接続された抵抗器と、を備えるハイパスフィルタであって、
前記抵抗器は、半導体基板に形成されたウェル領域と、前記ウェル領域上に絶縁膜を介して形成され、前記コンデンサの出力側電位と前記第１固定電位との間に接続された抵抗体と、を備え、
前記ウェル領域は、前記コンデンサの入力側電位の変化量に追従するノード及び第２固定電位に電気的に接続され、平均電位の変化量が前記抵抗体に追従するハイパスフィルタ。
【請求項２】
前記ウェル領域は、第１ウェル領域と、前記第１ウェル領域と絶縁した第２ウェル領域とを有し、
前記抵抗体は、前記第１ウェル領域の上方に形成された第１抵抗体と、前記第２ウェル領域の上方に形成された第２抵抗体とを有し、
前記第１抵抗体は、前記コンデンサの出力側電位と前記第２抵抗体との間に接続され、
前記第２抵抗体は、前記第１抵抗体と前記第１固定電位との間に接続され、
前記第１ウェル領域は、前記入力端子に接続され、
前記第２ウェル領域は、前記第２固定電位に接続される請求項１に記載のハイパスフィルタ。
【請求項３】
前記入力端子と前記第１ウェル領域との間に接続された保護抵抗器を備える請求項２に記載のハイパスフィルタ。
【請求項４】
前記コンデンサの出力側電位と前記出力端子との間に接続され、出力側電圧の変化量が入力側電圧の変化量と等しいバッファ回路を更に備え、
前記ウェル領域は、第１ウェル領域と、前記第１ウェル領域と絶縁した第２ウェル領域とを備え、
前記抵抗体は、前記第１ウェル領域の上方に形成された第１抵抗体と、前記第２ウェル領域の上方に形成された第２抵抗体とを備え、
前記第１抵抗体は、前記コンデンサの出力側電位と前記第２抵抗体との間に接続され、
前記第２抵抗体は、前記第１抵抗体と前記第１固定電位との間に接続され、
前記第１ウェル領域は、前記出力端子に接続され、
前記第２ウェル領域は、前記第２固定電位に接続される請求項１に記載のハイパスフィルタ。
【請求項５】
前記入力端子と前記第２固定電位との間に、互いに直列に接続された第１分圧抵抗器及び第２分圧抵抗器を更に備え、
前記ウェル領域は、前記第１分圧抵抗器と前記第２分圧抵抗器との間の電位に接続される請求項１に記載のハイパスフィルタ。
【請求項６】
前記第１固定電位は、前記第２固定電位である請求項２乃至５の何れか１項に記載のハイパスフィルタ。
【請求項７】
前記コンデンサは、前記半導体基板上に形成される請求項２乃至６の何れか１項に記載のハイパスフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板に形成されたコンデンサ及び抵抗器を有するハイパスフィルタに関する。
【背景技術】
【０００２】
半導体基板に形成されたウェル領域と、絶縁膜を介してウェル領域の上方に設けられたポリシリコンからなる抵抗体とを備える抵抗器が知られている。このような抵抗器の抵抗値は、半導体基板内に形成された拡散抵抗に比べて、基板電圧に対する依存性が小さいものの、ウェル領域と抵抗体との間に生じる電位差のため、基板電圧に対して依然として依存性を有する。
【０００３】
これに対して、特許文献１は、互いに直列に接続された２つの抵抗体と、各抵抗体の下方に設けられた２つのウェル領域とを備え、ウェル領域と抵抗体との間の各電圧が互いに逆の極性を有するように配線された半導体装置を開示する。この半導体装置は、基板電圧に依存する抵抗値の変動が２つの抵抗体間で相殺されることにより、全体として、基板電圧に対する抵抗値の依存性を抑制する１つの抵抗器をなすことができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−０９９６３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、コンデンサと抵抗器とを備えるアナログハイパスフィルタにおいて、抵抗器として特許文献１に記載の半導体装置を適用する場合、基板とウェル領域との接合容量が、寄生容量としてコンデンサの出力側ノードに付加されてしまう。寄生容量は、基板電圧に対して依存性を有するため、コンデンサの容量と寄生容量との分圧比によって決定される減衰率が変動し、結果として出力信号が歪む可能性がある。
【０００６】
本発明は、上記問題点を鑑み、基板電圧に起因する出力信号の歪みを低減することができるハイパスフィルタを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様は、入力端子と出力端子との間に接続されたコンデンサと、コンデンサの出力側電位と第１固定電位との間に接続された抵抗器とを備えるハイパスフィルタであることを要旨とし、抵抗器は、半導体基板に形成されたウェル領域と、ウェル領域上に絶縁膜を介して形成され、コンデンサの出力側電位と第１固定電位との間に接続された抵抗体とを備え、ウェル領域は、コンデンサの入力側電位の変化量に追従するノード及び第２固定電位に電気的に接続され、平均電位の変化量が抵抗体に追従することを特徴とする。
【発明の効果】
【０００８】
本発明の一態様によれば、基板電圧に起因する出力信号の歪みを低減することができるハイパスフィルタを提供できる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の第１実施形態に係るハイパスフィルタを説明する回路図である。
【図２】図２は、本発明の第１実施形態に係るハイパスフィルタの基本的な構造を説明する模式的な断面図である。
【図３】図３は、基本的なアナログハイパスフィルタを説明する回路図である。
【図４】図４は、ポリシリコンを用いた抵抗器の基本的な構造を説明する模式的な断面図である。
【図５】図５は、差動構成のハイパスフィルタを説明する回路図である。
【図６】図６は、本発明の第１実施形態の第１変形例に係るハイパスフィルタを説明する回路図である。
【図７】図７は、本発明の第１実施形態の第１変形例に係るハイパスフィルタの基本的な構造を説明する模式的な断面図である。
【図８】図８は、本発明の第１実施形態の第２変形例に係るハイパスフィルタを説明する回路図である。
【図９】図９は、本発明の第１実施形態の第３変形例に係るハイパスフィルタを説明する回路図である。
【図１０】図１０は、本発明の第２実施形態に係るハイパスフィルタを説明する回路図である。
【図１１】図１１は、本発明の第２実施形態に係るハイパスフィルタの基本的な構造を説明する模式的な断面図である。
【図１２】図１２は、本発明の第３実施形態に係るハイパスフィルタを説明する回路図である。
【図１３】図１３は、本発明の第３実施形態に係るハイパスフィルタの基本的な構造を説明する模式的な断面図である。
【図１４】図１４は、本発明の第３実施形態の変形例に係るハイパスフィルタを説明する回路図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、本発明の第１〜第３実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、各寸法の関係や比率などは実際のものとは異なる場合がある。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。
【００１１】
また、以下の説明における「上面」や「下面」等の上下の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、視線方向を回転軸として対象を９０°回転して観察すれば上下と左右とは交換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
【００１２】
（第１実施形態）
本発明の第１実施形態に係るハイパスフィルタは、図１に示すように、入力端子Ｔinと出力端子Ｔoutとの間に接続されたコンデンサ１０と、コンデンサ１０の出力側電位とバイアス電圧（第１固定電位）Ｖｂとの間に接続された抵抗器（２０Ａ，２０Ｂ）とを備えるフィルタ回路である。第１実施形態に係るハイパスフィルタは、図２に示すように、導電型がｐ型である平板状の半導体基板３０を備え、コンデンサ１０及び抵抗器（２０Ａ，２０Ｂ）が半導体基板３０上に形成される。
【００１３】
コンデンサ１０は、入力端子Ｔinに電気的に接続された第１電極１１と、出力端子Ｔoutに電気的に接続された第２電極１２とを備える。入力端子Ｔin及び出力端子Ｔoutは、他の回路と接続のために外部に露出された端子である。第１実施形態に係るハイパスフィルタは、半導体基板３０上に配置された複数の絶縁膜からなる絶縁領域４０を更に備える。第１電極１１と第２電極１２との間には、絶縁領域４０の一部である絶縁膜が介在する。第１電極１１及び第２電極１２は、それぞれ、例えばポリシリコンや金属材料等から形成された膜状の導体からなる。絶縁領域４０の絶縁膜は、例えばシリコン酸化膜等からなる。
【００１４】
抵抗器（２０Ａ，２０Ｂ）は、半導体基板３０に形成されたウェル領域（２１Ａ，２１Ｂ）と、ウェル領域（２１Ａ，２１Ｂ）上に形成された絶縁領域４０の一部である絶縁膜と、ウェル領域（２１Ａ，２１Ｂ）上に絶縁膜を介して形成された抵抗体（２２Ａ，２２Ｂ）とを備える。ウェル領域（２１Ａ，２１Ｂ）は、半導体基板３０の上面（主面）において選択的に露出するように形成され、半導体基板３０の上面から下方に向けて延伸する導電型がｎ型の領域である。抵抗体（２２Ａ，２２Ｂ）は、例えば所定の抵抗率を有するように不純物濃度が調整されたポリシリコンから形成される。
【００１５】
ウェル領域（２１Ａ，２１Ｂ）は、第１ウェル領域２１Ａと、第１ウェル領域２１Ａと絶縁（離間）した第２ウェル領域２１Ｂとを有する。抵抗体（２２Ａ，２２Ｂ）は、第１ウェル領域２１Ａの上方に形成された第１抵抗体２２Ａと、第２ウェル領域２１Ｂの上方に形成され、第１抵抗体２２Ａと絶縁（離間）した第２抵抗体２２Ｂとを有する。第１抵抗体２２Ａ及び第２抵抗体２２Ｂは、互いに直列に接続される。即ち、抵抗器（２０Ａ，２０Ｂ）は、互いに直列に接続された第１抵抗器２０Ａ及び第２抵抗器２０Ｂを有する。第１抵抗器２０Ａは、ウェル領域２１Ａと、ウェル領域２１Ａ上に絶縁膜を介して形成された抵抗体２２Ａとを備える。第２抵抗器２０Ｂは、ウェル領域２１Ｂと、ウェル領域２１Ｂ上に絶縁膜を介して形成された抵抗体２２Ｂとを備える。
【００１６】
第１抵抗体２２Ａは、コンデンサ１０の第２電極１２、即ちコンデンサ１０の出力側電位と、第２抵抗体２２Ｂとの間に接続される。即ち、第１抵抗体２２Ａの一端側は、配線を介してコンデンサ１０の出力側電位に電気的に接続され、他端側は、配線を介して第２抵抗体２２Ｂの一端側に電気的に接続される。第２抵抗体２２Ｂは、第１抵抗体２２Ａとバイアス電圧（第１固定電位）Ｖｂとの間に接続される。即ち、第２抵抗体２２Ｂの一端側は、配線を介して第１抵抗体２２Ａの他端側に電気的に接続され、第２抵抗体２２Ｂの他端側は、配線を介してバイアス電圧Ｖｂに電気的に接続される。
【００１７】
第１抵抗体２２Ａ及び第２抵抗体２２Ｂは、互いに同様の材料及び寸法を有することにより、互いに等しい抵抗値を有する。また、第１抵抗体２２Ａと第１ウェル領域２１Ａとの間の絶縁膜は、第２抵抗体２２Ｂと第２ウェル領域２１Ｂとの間の絶縁膜と同一であり、均等な厚さを有する。よって、第１抵抗器２０Ａ及び第２抵抗器２０Ｂは、互いに等しい抵抗値及び基板電圧に対する依存性を有する。
【００１８】
第１ウェル領域２１Ａは、上面の一部から下方に延伸する導電型がｎ＋型のコンタクト領域３１を有する。コンタクト領域３１が、配線を介して第１電極１１に電気的に接続されることにより、第１ウェル領域２１Ａは、入力端子Ｔinに電気的に接続される。同様に、第２ウェル領域２１Ｂは、上面の一部から下方に延伸する導電型がｎ＋型のコンタクト領域３２を有する。コンタクト領域３２が、配線を介して接地電位（第２固定電位）ＧＮＤに電気的に接続されることにより、第２ウェル領域２１Ｂは、接地電位ＧＮＤに電気的に接続される。
【００１９】
第１電極１１とコンタクト領域３１との間の配線、第２電極１２と第１抵抗体２２Ａとの間の配線、第１抵抗体２２Ａと第２抵抗体２２Ｂとの間の配線、第２抵抗体２２Ｂとバイアス電圧Ｖb、及び、コンタクト領域３２と接地電位ＧＮＤとの間の配線は、それぞれ、金属材料等の導体から形成され、絶縁領域４０を貫通するように配置される。
【００２０】
−抵抗値の基板電圧依存性−
以下、第１実施形態に係るハイパスフィルタにおける抵抗器（２０Ａ，２０Ｂ）の抵抗値の、基板電圧、即ちウェル領域（２１Ａ，２１Ｂ）の電圧に対する依存性が小さいことを説明する。
【００２１】
ウェル領域と、絶縁膜を介してウェル領域上に形成された抵抗体とを備える抵抗器の抵抗値Ｒに関して、抵抗体とウェル領域との間の平均電圧をＶblkとして、Ｖblk＝０［Ｖ］のときの抵抗値をＲ0とすると、基板電圧に依存して変化する抵抗値Ｒは式（１）のように表される。
Ｒ＝Ｒ0（１＋αＶblk）                                            …（１）
但し、αは基板電圧依存係数とする。
【００２２】
第１抵抗器２０Ａについて、第１抵抗体２２Ａと第１ウェル領域２１Ａとの間の平均電位差が０Ｖのときの抵抗値Ｒ0として、入力端子Ｔinの電圧Ｖin、出力端子Ｔoutの電圧Ｖoutとすると、第１抵抗器２０Ａの抵抗値Ｒ20Aは、式（２）のように表される。
Ｒ20A＝Ｒ0｛１＋α［（３Ｖout＋Ｖb）／４］−Ｖin｝                …（２）
【００２３】
同様に、第２抵抗器２０Ｂについて、第２抵抗体２２Ｂと第２ウェル領域２１Ｂとの間の平均電位差が０Ｖのとき、抵抗値はＲ0であるため、第２抵抗器２０Ｂの抵抗値Ｒ20Bは、式（３）のように表される。
Ｒ20B＝Ｒ0［１＋α（Ｖout＋３Ｖb）／４］                          …（３）
【００２４】
よって、抵抗器（２０Ａ，２０Ｂ）の抵抗値、即ち、互いに直列に接続された第１抵抗器２０Ａと第２抵抗器２０Ｂとの合成抵抗Ｒ20A＋Ｒ20Bは、式（２）及び式（３）より、式（４）のように表される。
Ｒ20A＋Ｒ20B＝Ｒ0［２＋α（Ｖout＋Ｖb−Ｖin）］                    …（４）
【００２５】
入力端子Ｔinにおける電圧ＶinがＶin＋ΔＶに変化したとき、出力端子Ｔoutにおける電圧Ｖoutは、コンデンサ１０の容量結合により、ほぼＶout＋ΔＶに変化する。このときの第１抵抗器２０Ａの抵抗値Ｒ20A’は、式（２）より、式（５）のように表される。
Ｒ20A’＝Ｒ0｛１＋α{［３（Ｖout＋ΔＶ）＋Ｖb］／４−（Ｖin＋ΔＶ）｝}
…（５）
【００２６】
同様に、入力端子Ｔinにおける電圧ＶinがＶin＋ΔＶに変化したときの第２抵抗器２０ＢのＲ20B’は、式（３）より、式（６）のように表される。
Ｒ20B’＝Ｒ0［１＋α（Ｖout＋ΔＶ＋３Ｖb）／４］                  …（６）
【００２７】
よって、入力端子Ｔinにおける電圧ＶinがＶin＋ΔＶに変化したときの抵抗器（２０Ａ，２０Ｂ）の抵抗値、即ち、互いに直列に接続された第１抵抗器２０Ａと第２抵抗器２０Ｂとの合成抵抗Ｒ20A’＋Ｒ20B’は、式（５）及び式（６）より、式（７）のように表される。
Ｒ20A’＋Ｒ20B’＝Ｒ0［２＋α（Ｖout＋Ｖb−Ｖin）］                …（７）
【００２８】
式（４）及び式（７）から、Ｒ20A＋Ｒ20B＝Ｒ20A’＋Ｒ20B’であるため、入力端子Ｔinの電圧Ｖinが変化しても、変化量ΔＶが、互いに直列に接続された第１抵抗器２０Ａ及び第２抵抗器２０Ｂ間で相殺されるため、抵抗器（２０Ａ，２０Ｂ）全体として抵抗値が変化しない。以上から、抵抗器（２０Ａ，２０Ｂ）の抵抗値の、基板電圧に対する依存性が小さいことが理解される。
【００２９】
−寄生容量の基板電圧依存性−
以下、第１実施形態に係るハイパスフィルタにおける抵抗器（２０Ａ，２０Ｂ）に付加される寄生容量の、基板電圧、即ちウェル領域（２１Ａ，２１Ｂ）の電圧に対する依存性が小さいことを説明する。
【００３０】
先ず、比較対象として、図３に示すような基本的なＲＣアナログハイパスフィルタにおける抵抗器２００の挙動について説明する。図３に示すアナログハイパスフィルタは、入力端子Ｔin及び出力端子Ｔout間に接続されたコンデンサ１００と、出力端子Ｔout及びバイアス電圧Ｖb間に接続された抵抗器２００とを備える。
【００３１】
抵抗器２００は、図４に示すように、半導体基板３００の上面に露出するように形成されたウェル領域２０１と、半導体基板３００の上面に形成された複数の絶縁膜からなる絶縁領域４００と、絶縁領域４００の絶縁膜を介してウェル領域２０１上に形成されたポリシリコンからなる抵抗体２０２とを備える。ウェル領域２０１の導電型は、n型であり、ウェル領域２０１は、上面の一部に形成され、導電型がｎ＋型のコンタクト領域３０１を有する。コンタクト領域３０１が接地電位ＧＮＤに接続されることにより、ウェル領域２０１は、接地電位ＧＮＤをとる。抵抗体２０２の一端側は出力端子Ｔoutに接続され、他端側はバイアス電圧Ｖbに接続される。
【００３２】
抵抗体２０２にバイアス電圧Ｖbを印加すると、抵抗体２０２に空乏層が発生する。このため、抵抗体２０２とウェル領域２０１との寄生容量は、空乏層容量と、抵抗体２０２及びウェル領域２０１間の酸化膜容量との直列合成抵抗を含む。このうち、空乏層容量は、バイアス電圧Ｖbに対する依存性を有する。このように、コンデンサ１００と寄生容量との分圧比によって決定される減衰比が信号に応じて変動するため、結果として、ハイパスフィルタの出力信号に歪みが生じる可能性がある。
【００３３】
ここで、入力端子Ｔinの電圧Ｖinの変化量ΔＶのとき、抵抗体２０２における電圧変化量の平均はΔＶ／２である。よって、抵抗体２０２と、基板、即ちウェル領域２０１との間の寄生容量値をＣp202とすると、抵抗体２０２とウェル領域２０１との間の寄生容量に蓄積される電荷の変化量ΔＱp202は、式（８）のように表される。
ΔＱp202＝Ｃp202ΔＶ／２                                          …（８）
【００３４】
一方、図１及び図２に示す、第１実施形態に係るハイパスフィルタの第１抵抗器２０Ａについて、入力端子Ｔinの電圧Ｖinの変化量ΔＶのとき、第１抵抗体２２Ａと第１ウェル領域２１Ａ（半導体基板３００）との寄生容量値をＣp22Aとすると、第１抵抗体２２Ａと第１ウェル領域２１Ａとの寄生容量に蓄積される電荷の変化量ΔＱp22Aは、式（９）のように表される。
ΔＱp22A＝−Ｃp22AΔＶ／４                                        …（９）
【００３５】
同様に、第２抵抗器２０Ｂについて、入力端子Ｔinの電圧Ｖinの変化量ΔＶのとき、第２抵抗体２２Ｂと第２ウェル領域２１Ｂ（半導体基板３００）との寄生容量値をＣp22Bとすると、第１抵抗体２２Ａと第１ウェル領域２１Ａとの寄生容量に蓄積される電荷の変化量ΔＱp20Bは、式（９）のように表される。
ΔＱp20B＝Ｃp22BΔＶ／４                                          …（１０）
【００３６】
第１抵抗器２０Ａ及び第２抵抗器２０Ｂは、互いに同様の構成を有するため、寄生容量値Ｃp22A及び寄生容量値Ｃp22Aが等しいとすると、式（９）及び式（１０）より、蓄積される電荷の変化量ΔＱp22A及びΔＱp20Bが、互いに逆の極性を有する等しい量となり、互いに相殺される。即ち、抵抗器（２０Ａ，２０Ｂ）に付加される寄生容量の、基板電圧に対する依存性が小さいことが理解される。
【００３７】
以上のように、第１実施形態に係るハイパスフィルタによれば、第１ウェル領域２１Ａがコンデンサ１０の入力側電位の変化量に追従するノードに接続され、第２ウェル領域２１Ｂが固定電位に接続されることにより、ウェル領域（２１Ａ，２１Ｂ）における平均電位の変化量が、抵抗体（２２Ａ，２２Ｂ）の平均電位の変化量に追従する。したがって、第１実施形態に係るハイパスフィルタによれば、抵抗器（２０Ａ，２０Ｂ）における抵抗値の変化量が、第１抵抗器２０Ａ及び第２抵抗器２０Ｂ間で相殺されるため、抵抗器（２０Ａ，２０Ｂ）の抵抗値の、基板電圧に対する依存性が小さい。なお、コンデンサ１０の入力側電位の変化量に追従するノードとは、電位の変化量がコンデンサ１０の入力側電位の変化量にほぼ一致するノードを意味する。
【００３８】
特に、半導体基板３０上にコンデンサ１０が形成される場合、半導体基板３０の外部にコンデンサ１０が配置される場合に比べて、製造コストの観点から小さな容量値で設計することが求められる傾向がある。コンデンサ１０を小さな容量値で設計する場合、ハイパスフィルタのカットオフ周波数が、信号周波数に対して近いことにより、抵抗値の基板電圧に対する依存性に起因する歪みが増大する可能性がある。第１実施形態に係るハイパスフィルタによれば、抵抗値の基板電圧に対する依存性が小さいため、基板電圧に起因する出力信号の歪みを低減することができる。
【００３９】
また、第１実施形態に係るハイパスフィルタによれば、抵抗器（２０Ａ，２０Ｂ）における寄生容量に蓄積される電荷の変化量が、第１抵抗器２０Ａ及び第２抵抗器２０Ｂ間で互いに相殺されるため、寄生容量の、基板電圧に対する依存性が小さい。第１実施形態に係るハイパスフィルタによれば、寄生容量の基板電圧に対する依存性が小さく、また、寄生容量がコンデンサ１０の出力側電位と絶縁しているため、コンデンサ１０の容量と寄生容量との分圧比によって決定される減衰率の変動を抑制し、基板電圧に起因する出力信号の歪みを低減することができる。
【００４０】
更に、第１実施形態に係るハイパスフィルタによれば、２つのハイパスフィルタにより差動構成とされた場合においても、同相信号除去比（ＣＭＲＲ）の悪化を抑制することができる。例えば、図５に示すように、第１入力端子ＴinP、第２入力端子ＴinN、第１出力端子ＴoutP及び第２出力端子ＴoutNを備える二端子対回路において、２つの第１実施形態に係るハイパスフィルタが適用可能である。図５に示す例において、コンデンサ１００Ｐ及び１００Ｎが、コンデンサ１０にそれぞれ対応し、抵抗器２００Ｐ及び２００Ｎが、抵抗器（２０Ａ，２０Ｂ）にそれぞれ対応する。第１入力端子ＴinPの電圧ＶinP、第２入力端子ＴinNの電圧ＶinN、第１出力端子ＴoutPのＶoutP、第２出力端子ＴoutNの電圧ＶoutNとする。
【００４１】
仮に、抵抗器２００Ｐ及び２００Ｎが、それぞれ図４に示す抵抗器２００のような構成を有する場合、抵抗体２０２とウェル領域２０１との寄生容量の差動間誤差によって、ＶoutP／ＶinP≠ＶoutN／ＶinNとなる可能性があり、この場合、ＣＭＲＲが悪化してしまう。一方、第１実施形態に係るハイパスフィルタによれば、２つのハイパスフィルタにより差動構成とされた場合においても、抵抗体（２２Ａ，２２Ｂ）とウェル領域（２１Ａ，２１Ｂ）との寄生容量の、基板電圧に対する依存性が小さいため、結果として、基板電圧に起因する出力信号の歪みを低減することができる。
【００４２】
−第１変形例−
第１実施形態の第１変形例に係るハイパスフィルタは、図６及び図７に示すように、入力端子Ｔinと、第１抵抗器２０Ａの第１ウェル領域２１Ａとの間に接続された保護抵抗器５０を更に備える点において、上述の第１実施形態と異なる。第１変形例において説明しない構成、作用及び効果は、上述の第１実施形態と実質的に同様であり、重複するため省略する。
【００４３】
保護抵抗器５０は、例えば、コンデンサ１０及び抵抗器（２０Ａ，２０Ｂ）が形成された半導体基板３０と同一の基板の上面に絶縁膜を介して形成される。保護抵抗器５０は、例えば所定の抵抗率を有するように不純物濃度が調整されたポリシリコンから形成される。保護抵抗器５０の一端側は、コンデンサ１０の第１電極１１、即ち、入力端子Ｔinに電気的に接続され、他端側は、コンタクト領域３１に接続されることにより第１ウェル領域２１Ａに電気的に接続される。
【００４４】
第１実施形態の第１変形例に係るハイパスフィルタは、保護抵抗器５０を備えることにより、入力端子Ｔinに入力される、静電気放電（ＥＳＤ）等によるサージ電圧から回路を保護することができる。例えば、大規模集積回路（ＬＳＩ）の入力端子に入力端子Ｔinが直接接続される場合、入力端子ＴinにＥＳＤパルスが入力され得るため、第１ウェル領域２１Ａと半導体基板３０との界面の接合ダイオードにおいて、絶縁破壊が生じる可能性がある。これに対して、保護抵抗器５０は、流れる電流を制限するため、サージ電圧による絶縁破壊や電流経路の破壊の可能性を低減することができる。
【００４５】
なお、保護抵抗器５０は、入力端子Ｔinに入力されるサージ電圧による電流を制限する目的のために設けられものであるため、基板ウェルの有無やウェル領域の接続電位は問われず、任意に設計可能である。
【００４６】
−第２変形例−
また、互いに直列に接続される第１抵抗器２０Ａ及び第２抵抗器２０Ｂは、それぞれ、２以上の抵抗器を有するようにしてもよい。即ち、第１実施形態の第２変形例に係るハイパスフィルタは、図８に示すように、互いに直列に接続された副抵抗器２０Ａ_1及び副抵抗器２０Ａ_2からなる第１抵抗器（２０Ａ_1，２０Ａ_2）と、互いに直列に接続された副抵抗器２０Ｂ_1及び副抵抗器２０Ｂ_2からなる第２抵抗器（２０Ｂ_1，２０Ｂ_2）を備える。第２変形例において説明しない構成、作用及び効果は、上述の第１実施形態と実質的に同様であり、重複するため省略する。
【００４７】
例えば、副抵抗器２０Ａ_1，２０Ａ_2，２０Ｂ_1，２０Ｂ_2は、互いに同様の構成を有することにより、基板電圧に対する互いに等しい依存性を有する。このとき、第１実施形態の第２変形例に係るハイパスフィルタは、副抵抗器２０Ａ_1，２０Ａ_2の各ウェル領域が入力端子Ｔinに電気的に接続され、副抵抗器２０Ｂ_1，２０Ｂ_2の各ウェル領域が接地電位ＧＮＤに電気的に接続されることにより、上述の第１実施形態と同様の効果を奏する。その他、第１抵抗器２０Ａ及び第２抵抗器２０Ｂが、それぞれ異なる個数の副抵抗器から構成される場合であっても、基板電圧に対する互いに等しい依存性を有するように設計されることにより、上述の第１実施形態と同様の効果を奏することができる。
【００４８】
−第３変形例−
第１実施形態の第３変形例に係るハイパスフィルタは、図９に示すように、第２抵抗器２０Ｂの第２ウェル領域２１Ｂが接地電位ＧＮＤでなく、バイアス電圧Ｖｂに接続される。第２ウェル領域２１Ｂは、必ずしも接地電位ＧＮＤに接続される必要はない。上述の式（４）及び式（７）から明らかなように、第１実施形態に係るハイパスフィルタの第２ウェル領域２１Ｂは、固定電位に接続されさえすれば、抵抗器（２０Ａ，２０Ｂ）全体として、抵抗値の変動及び寄生容量の変動の相殺することができる。よって、第１実施形態の第３変形例に係るハイパスフィルタは、上述の第１実施形態と同様の効果を奏する。
【００４９】
（第２実施形態）
本発明の第２実施形態に係るハイパスフィルタは、図１０及び図１１に示すように、コンデンサ１０の出力側電位と出力端子Ｔoutとの間に接続されたバッファ回路６０を更に備え、第１ウェル領域２１Ａが出力端子Ｔoutに接続される点で第１実施形態と異なる。第２実施形態において説明しない構成、作用及び効果は、上述の第１実施形態と実質的に同様であり、重複するため省略する。
【００５０】
バッファ回路６０は、入力側においてコンデンサ１０の出力側電位、即ち第２電極１２に電気的に接続され、出力側において出力端子Ｔoutに電気的に接続される。バッファ回路６０は、例えばボルテージフォロア回路等のオペアンプであり、出力側電圧が入力側電圧と等しい回路である。上述のように、コンデンサ１０の入力側電圧の変化量と、出力側電圧の変化量とは、互いにほぼ等しく、バッファ回路の入力側電圧の変化量と、出力側電圧の変化量とは、互いに等しい。即ち、第１ウェル領域２１Ａは、出力端子Ｔout、即ちバッファ回路６０の出力側電圧に接続されることにより、入力端子Ｔinの電位、即ちコンデンサの入力側電位の変化量に追従するノードに電気的に接続される。
【００５１】
よって、第２実施形態に係るハイパスフィルタは、抵抗器（２０Ａ，２０Ｂ）における寄生容量がコンデンサ１０の出力側電位と絶縁しており、また、寄生容量の基板電圧に対する依存性が小さい。このため、第２実施形態に係るハイパスフィルタによれば、コンデンサ１０の容量と寄生容量との分圧比によって決定される減衰率の変動を抑制し、基板電圧に起因する出力信号の歪みを低減することができる。
【００５２】
（第３実施形態）
本発明の第３実施形態に係るハイパスフィルタは、図１２及び図１３に示すように、単一のウェル領域２１及び単一の抵抗体２２を備える抵抗器２０と、複数の分圧抵抗器７_1，７_2とを備え、ウェル領域２１が分圧抵抗器７_1，７_2により分圧された電圧に接続される点において上述の第１及び第２実施形態と異なる。第３実施形態において説明しない構成、作用及び効果は、第１及び第２実施形態と実質的に同様であり、重複するため省略する。
【００５３】
抵抗器２０は、ｐ型の半導体基板３０に形成されたｎ型のウェル領域２１と、ウェル領域２１上に形成された絶縁領域４０の一部である絶縁膜と、ウェル領域２１上に絶縁膜を介して形成された抵抗体２２とから構成される。ウェル領域２１は、ｎ＋型のコンタクト領域３３を有する。抵抗体２２の一端側は、出力端子Ｔoutに電気的に接続され、他端側は、バイアス電圧（第１固定電位）Ｖb1に接続される。
【００５４】
分圧抵抗器７_1，７_2は、入力端子Ｔinとバイアス電圧（第２固定電位）Ｖb2との間に、互いに直列に接続された第１分圧抵抗器７_1及び第２分圧抵抗器７_2から構成される。分圧抵抗器７_1，７_2は、例えば、例えば所定の抵抗率を有するように不純物濃度が調整されたポリシリコンからそれぞれ形成される。第１分圧抵抗器７_1の一端側は、コンデンサ１０の第１電極１１、即ち入力端子Ｔinに電気的に接続され、他端側は、第２分圧抵抗器７_2の一端側に電気的に接続される。第２分圧抵抗器７_2の一端側は、第１分圧抵抗器７_1の他端側に電気的に接続され、他端側は、バイアス電圧Ｖb2に電気的に接続される。第１分圧抵抗器７_1及び第２分圧抵抗器７_2は、互いに等しい抵抗値を有する。
【００５５】
ウェル領域２１は、コンタクト領域３３と、第１分圧抵抗器７_1及び第２分圧抵抗器７_2の接点との間が配線を介して接続されることにより、第１分圧抵抗器７_1と第２分圧抵抗器７_2との間の電位に接続される。即ち、ウェル領域２１は、第１分圧抵抗器７_1を介して、コンデンサ１０の入力側電位に電気的に接続され、第２分圧抵抗器７_2を介して、バイアス電圧Ｖb2に電気的に接続される。第１分圧抵抗器７_1及び第２分圧抵抗器７_2は、互いに等しい抵抗値を有するため、入力端子Ｔinの電圧Ｖinの変化量ΔＶのとき、ウェル領域２１における平均電位の変化量は、ΔＶ／２となる。また、上述のように、入力端子Ｔinの電圧Ｖinの変化量ΔＶのとき、出力端子Ｔoutの電圧Ｖoutの変化量も、ほぼΔＶとなるため、抵抗体２２における平均電位の変化量は、ΔＶ／２となる。
【００５６】
以上のように、第３実施形態に係るハイパスフィルタによれば、ウェル領域２１が分圧抵抗器７により分圧された電圧に接続されるため、ウェル領域２１における平均電位の変化量が、抵抗体２２の平均電位の変化量に追従する。したがって、第３実施形態に係るハイパスフィルタによれば、抵抗体２２とウェル領域２１との間の平均電位差が変化しないため、抵抗器２０の抵抗値及び寄生容量の、基板電圧に対する依存性が小さい。
【００５７】
なお、分圧抵抗器７_1，７_2は、抵抗体２２の平均電位の変化量と等しい変化量のバイアス電圧を生成し、ウェル領域２１に供給する目的のために設けられものであるため、基板ウェルの有無やウェル領域の接続電位は問われず、任意に設計可能である。
【００５８】
−変形例−
第３実施形態に係るハイパスフィルタにおいては、例えば、図１４に示すように、分圧抵抗器７_1，７_2，…，７_n-1と、抵抗器２０_1，２０_2，…，２０_nとを備え、分圧抵抗器７_1，７_2，…，７_n-1により分圧された各ノードの電位を分圧抵抗器７_1，７_2，…，７_n-1の各ウェル領域に接続するようにしてもよい。これにより、分圧抵抗器７_1，７_2，…，７_n-1の各ウェル領域２１における平均電位の変化量が、分圧抵抗器７_1，７_2，…，７_n-1の各抵抗体の平均電位の変化量に追従する。したがって、抵抗体２２とウェル領域２１との間の平均電位差が変化しないため、抵抗器２０の抵抗値及び寄生容量の、基板電圧に対する依存性を低減することができる。
【００５９】
（その他の実施形態）
上記のように、本発明の第１〜第３実施形態を記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。例えば、上記の実施形態において説明される各構成を任意に応用した構成等、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【００６０】
７  分圧抵抗器
１０  コンデンサ
１１  第１電極
１２  第２電極
２０  抵抗器
２０Ａ  第１抵抗器
２０Ｂ  第２抵抗器
２１  ウェル領域
２１Ａ  第１ウェル領域
２１Ｂ  第２ウェル領域
２２  抵抗体
２２Ａ  第１抵抗体
２２Ｂ  第２抵抗体
３０  半導体基板
４０  絶縁領域（絶縁膜）
５０  保護抵抗器
６０  バッファ回路
【図１】
2018088454.tif 000003
【図２】
2018088454.tif 000004
【図３】
2018088454.tif 000005
【図４】
2018088454.tif 000006
【図５】
2018088454.tif 000007
【図６】
2018088454.tif 000008
【図７】
2018088454.tif 000009
【図８】
2018088454.tif 000010
【図９】
2018088454.tif 000011
【図１０】
2018088454.tif 000012
【図１１】
2018088454.tif 000013
【図１２】
2018088454.tif 000014
【図１３】
2018088454.tif 000015
【図１４】
2018088454.tif 000016