【事件の表示】
　平成　６年特許願第　８９４３４号「半導体装置」拒絶査定に対する審判事件［平成　７年　５月１２日出願公開、特開平　７−１２２７１５］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明の要旨
　本願は、昭和６３年１０月２８日に出願した特願昭６３−２７２５８６号の一部を平成６年４月２７日に新たな特許出願としたものであって、その請求項に係る発明は、平成１２年４月１０日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものである。（以下、「本願発明」という）
「半導体チップを構成する半導体基板と、
　前記半導体チップ内周辺に設けられた前記半導体基板への電源電圧を供給する第１の配線と、
　前記半導体チップ内周辺に設けられた前記半導体基板への接地電圧を供給する第２の配線と、
　前記半導体チップ表面周辺に設けられた信号入力用のパッドと、
　前記半導体基板において隣接する他の回路領域とは区別され分離された保護回路用の第１導電型のウェル領域と、
　前記ウェル領域表面に配置され、前記信号入力用のパッドと電気的に接続される第２導電型の第１の半導体領域と、
　前記ウェル領域表面内において前記第１の半導体領域の隣に配置され、前記第１の配線と電気的に接続される第２導電型の第２の半導体領域と、
　前記ウェル領域表面内において前記第２の半導体領域と反対側の前記第１の半導体領域の隣に配置され、前記第２の配線と電気的に接続される第２導電型の第３の半導体領域とを具備し、
　前記第１、第２、第３の半導体領域は、前記半導体基板に対し与えるべき通常の電圧の印加では容易に接合電流が発生しないよう互いに距離を有し、前記パッドに過剰電圧が入力されたときのみ前記ウェル領域の一部領域をベース、前記第１の半導体領域をエミッタもしくはコレクタ、前記第２、第３の半導体領域のいずれかをコレクタもしくはエミッタとして寄生バイポーラトランジスタが形成されることにより、前記過剰電圧が前記第１の配線、第２の配線のいずれかに吸収される入力保護手段を構成することを特徴とする半導体装置。」
２．当審における拒絶の理由
　この出願の特許請求の範囲の請求項１に記載された発明は、この出願前に日本国内において頒布された特開平2-119262号公報に記載された発明と認められるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
［本願発明は、原出願の請求項3に記載された発明と同一であるから、適法な分割出願であるとは認められない。
　よって、本願発明の出願日は、現実の出願日である平成６年４月２７日であると認定した。
　なお原出願は、拒絶査定が確定している。］
３．本件分割出願の適法性について
　拒絶査定が確定している原出願の請求項3に記載された発明は、次のとおりである。
「半導体チップを構成する半導体基板と、
前記半導体基板において隣接する他の回路領域とは導電型が異なる第１導電型の半導体領域表面に配置され、前記半導体基板に対し与えるべき通常の電圧の印加では容易に接合電流が発生しないような距離を保ってそれぞれ形成された第２導電型の第１の半導体領域及びその両隣の第２、第３の半導体領域と、
　前記第１の半導体領域に繋がる信号入力用のパッドと、
　前記第２の半導体領域に繋がる前記半導体チップ周辺に設けられた第１電位の配線と、
　前記第３の半導体領域に繋がる前記半導体チップ周辺に設けられた第２電位の配線とを具備し、
前記パッドに過剰電圧が入力されたときのみ前記第１導電型の半導体領域の一部領域をベース、前記第１半導体領域をエミッタもしくはコレクタ、前記第２、第３半導体領域のいずれかをコレクタもしくはエミッタとして寄生バイポーラトランジスタが形成されることにより前記過剰電圧を第１、第２の電位の配線いずれか吸収され易い方の配線に過剰電圧が吸収される入力保護手段を構成することを特徴とする半導体装置（請求項１記載の半導体装置）において、
前記第１導電型の半導体領域は前記半導体基板に設けられたウェル領域であり、少なくともこのウェル領域に隣接する前記他の回路はこのウェル領域から所定の距離を隔てた前記半導体基板表面上に形成されることを特徴とする半導体装置。（以下、「原第３発明」という）」
　本願発明と原第３発明とを対比する。
　原第３発明における第１電位の配線は、半導体チップ周辺に設けられしかも第２導電型の第２の半導体領域に繋がっているから、本願発明の第１の配線に相当する。また原第３発明における第２電位の配線は、半導体チップ周辺に設けられしかも第２導電型の第３の半導体領域に繋がっているから、本願発明の第２の配線に相当する。
　よって、本願発明と原第３発明とは、
「半導体チップを構成する半導体基板と、
　前記半導体チップ内周辺に設けられた第１の配線と、
　前記半導体チップ内周辺に設けられた第２の配線と、
　前記半導体チップに設けられた信号入力用のパッドと、
　前記半導体基板において隣接する他の回路領域とは区別され分離された保護回路用の第１導電型のウェル領域と、
　前記ウェル領域表面に配置され、前記信号入力用のパッドと電気的に接続される第２導電型の第１の半導体領域と、
　前記ウェル領域表面内において前記第１の半導体領域の隣に配置され、前記第１の配線と電気的に接続される第２導電型の第２の半導体領域と、
　前記ウェル領域表面内において前記第２の半導体領域と反対側の前記第１の半導体領域の隣に配置され、前記第２の配線と電気的に接続される第２導電型の第３の半導体領域とを具備し、
　前記第１、第２、第３の半導体領域は、前記半導体基板に対し与えるべき通常の電圧の印加では容易に接合電流が発生しないよう互いに距離を有し、前記パッドに過剰電圧が入力されたときのみ前記ウェル領域の一部領域をベース、前記第１の半導体領域をエミッタもしくはコレクタ、前記第２、第３の半導体領域のいずれかをコレクタもしくはエミッタとして寄生バイポーラトランジスタが形成されることにより、前記過剰電圧が前記第１の配線、第２の配線のいずれかに吸収される入力保護手段を構成することを特徴とする半導体装置。」の点で一致し、次の２点で一応相違している。
「本願発明では、信号入力用のパッドが半導体チップ表面周辺に設けられているのに対し、原第３発明では、信号入力用のパッドが半導体チップの表面周辺に設けられているかどうか明記されていない」点及び
「本願発明では、半導体基板への電圧供給のため第１及び第２の配線にそれぞれ電源電圧及び接地電圧が供給されているのに対し、原第３発明では、半導体基板への電圧供給のため第１及び第２の配線にそれぞれ第１及び第２の電位が供給されている」点。
　上記各相違点について検討する。
　原出願の明細書第２頁第６行〜第１５行には、「第３図は一般的なＩＣチップの平面図である。チップ31の表面の周辺には複数個のパッド32〜34が配置されている。このうち、パッド32は電源電圧Ｖccが印加される電源パッド、パッド33は接地電圧Ｖssが印加される接地パッドであり、パッド34は信号入力用もしくは信号出力用の信号パッドである。上記電源パッド32にはＶcc用の配線35が、上記接地パッド33にはＶss用の配線36がそれぞれ接続されており、両配線35，36それぞれはチップ表面の全域にわたって施されている。」と記載されていることから、原第３発明の信号入力用のパッドも半導体チップ表面周辺に設けられているとするのが相当である。
  次に原出願の明細書には、第１及び第２の電位がどのような電位であるか記載がないが、明細書の第６頁第２行〜第６行には、「入力保護回路で形成されている寄生バイポーラトランジスタの基準電圧側を一方は電源電圧用の配線、他方は接地電圧用の配線に接続する。これにより、両電圧基準に対して静電破壊耐量が大きくなる。」と記載され、また第６頁第８行〜第９頁第１５行には、「以下、図面を参照してこの発明を実施例により説明する。
　第１図はこの発明に係る半導体装置の入力保護回路における寄生バイポーラトランジスタ部分の素子構造を示す断面図である。Ｎ型基板１１にはＰウェル領域12が形成されており、さらにＰウェル領域12にはＮ+ 型領域13〜15が形成されている。Ｎ+ 型領域14の表面には図示しないポリシリコン、拡散層等による抵抗を介して信号入力用のパッド16が接続されている。Ｎ+ 型領域13は電源電圧Ｖcc用の配線、つまり前記第３図に示す配線35に接続されている。また、Ｎ+ 型領域15は接地端子Ｖss用の配線、つまり前記第３図に示す配線36に接続されている。この結果、図中17，18で示すような寄生バイポーラトランジスタが存在する。すなわち、Ｎ+ 型領域14をエミッタ（もしくはコレクタ）とし、Ｎ+ 型領域13及び15をコレクタ（もしくはエミッタ）、Ｐウェル領域12に設けられた図示しないガードリング拡散等のＰ+ 領域をベースとして構成されている。
　なお、Ｎ+ 型領域13及び15はパッド16に接続されているＮ+ 型領域14に対し、通常の入力電圧では容易にＰＮ接合による電流が発生しないような距離に形成されており、ＥＳＤのような過剰な電圧がパッド16に入力されたときにのみ上記図示しないガードリング拡散等のＰ+ 領域をベースとして導通し、電源電圧Ｖccまたは接地電圧Ｖssいずれか吸収され易い方の配線に過剰電圧が吸収される。」と記載されており、しかも電源電圧又は接地電圧以外の電位を供給する点については同明細書には記載も示唆も無いことからみて、原第３発明における第１及び第２の電位とはそれぞれ電源電圧及び接地電圧を指すものとみるのが相当である。
　してみれば、本願発明と原第３発明とでは相違点はない。
　よって、本願発明は、原出願の請求項3に記載された発明と同一であるから、適法な分割出願であるとは認められず、本願の出願日は、現実の出願日である平成６年４月２７日である。
　［「出願の分割」に関する審査基準によれば、本願のもとの出願の出願日は、昭和６３年１０月２８日であるから、旧審査基準「出願の分割（改訂）」昭和５８年５月発行）が適用される。］
４．引用例・対比・判断
　当審の拒絶の理由で引用された、本願出願前に頒布された刊行物である、特開平２−１１９２６２号公報（以下、「引用例」という。）には、入力保護回路を内蔵した半導体装置が、第１、３図と共に開示されている。
　同引用例の第１頁右下欄第６行〜第１５行には、「第３図は一般的なＩＣチップの平面図である。チップ31の表面の周辺には複数個のパッド32〜34が配置されている。このうち、パッド32は電源電圧Ｖccが印加される電源パッド、パッド33は接地電圧Ｖssが印加される接地パッドであり、パッド34は信号入力用もしくは信号出力用の信号パッドである。上記電源パッド32にはＶcc用の配線35が、上記接地パッド33にはＶss用の配線36がそれぞれ接続されており、両配線35，36それぞれはチップ表面の全域にわたって施されている。」と記載され、同第２頁右下欄第２行〜第６行には、「入力保護回路で形成されている寄生バイポーラトランジスタの基準電圧側を一方は電源電圧用の配線、他方は接地電圧用の配線に接続する。これにより、両電圧基準に対して静電破壊耐量が大きくなる。」と記載され、同第２頁右下欄第８行〜第３頁左上欄第１５行には、「以下、図面を参照してこの発明を実施例により説明する。
　第１図はこの発明に係る半導体装置の入力保護回路における寄生バイポーラトランジスタ部分の素子構造を示す断面図である。Ｎ型基板１１にはＰウェル領域12が形成されており、さらにＰウェル領域12にはＮ+ 型領域13〜15が形成されている。Ｎ+ 型領域14の表面には図示しないポリシリコン、拡散層等による抵抗を介して信号入力用のパッド16が接続されている。Ｎ+ 型領域13は電源電圧Ｖcc用の配線、つまり前記第３図に示す配線35に接続されている。また、Ｎ+ 型領域15は接地端子Ｖss用の配線、つまり前記第３図に示す配線36に接続されている。この結果、図中17，18で示すような寄生バイポーラトランジスタが存在する。すなわち、Ｎ+ 型領域14をエミッタ（もしくはコレクタ）とし、Ｎ++ 型領域13及び15をコレクタ（もしくはエミッタ）、Ｐウェル領域12に設けられた図示しないガードリング拡散等のＰ+ 領域をベースとして構成されている。
　なお、Ｎ+ 型領域13及び15はパッド16に接続されているＮ+ 型領域14に対し、通常の入力電圧では容易にＰＮ接合による電流が発生しないような距離に形成されており、ＥＳＤのような過剰な電圧がパッド16に入力されたときにのみ上記図示しないガードリング拡散等のＰ+ 領域をベースとして導通し、電源電圧Ｖccまたは接地電圧Ｖssいずれか吸収され易い方の配線に過剰電圧が吸収される。」と記載されている。
　以上構成について第１、３図を参酌してまとめると、引用例には次の発明が記載されている。
　「半導体チップを構成する半導体基板と、
　前記半導体チップ内周辺に設けられた前記半導体基板への電源電圧を供給する第１の配線と、
　前記半導体チップ内周辺に設けられた前記半導体基板への接地電圧を供給する第２の配線と、
　前記半導体チップ表面周辺に設けられた信号入力用のパッドと、
　前記半導体基板において隣接する他の回路領域とは区別され分離された保護回路用の第１導電型のウェル領域と、
　前記ウェル領域表面に配置され、前記信号入力用のパッドと電気的に接続される第２導電型の第１の半導体領域と、
　前記ウェル領域表面内において前記第１の半導体領域の隣に配置され、前記第１の配線と電気的に接続される第２導電型の第２の半導体領域と、
　前記ウェル領域表面内において前記第２の半導体領域と反対側の前記第１の半導体領域の隣に配置され、前記第２の配線と電気的に接続される第２導電型の第３の半導体領域とを具備し、
　前記第１、第２、第３の半導体領域は、前記半導体基板に対し与えるべき通常の電圧の印加では容易に接合電流が発生しないよう互いに距離を有し、前記パッドに過剰電圧が入力されたときのみ前記ウェル領域の一部領域をベース、前記第１の半導体領域をエミッタもしくはコレクタ、前記第２、第３の半導体領域のいずれかをコレクタもしくはエミッタとして寄生バイポーラトランジスタが形成されることにより、前記過剰電圧が前記第１の配線、第２の配線のいずれかに吸収される入力保護手段を構成することを特徴とする半導体装置。」
　本願発明と引用例の発明とを対比すると、両者は全ての構成が一致し相違点はない。
５．むすび
　以上のとおり、本願発明は引用例に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることはできない。
　よって、結論のとおり審決する。