【事件の表示】
　特願２００６−３３０２８２「発振回路」拒絶査定不服審判事件〔平成２０年　６月２６日出願公開、特開２００８−１４７８１５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１８年１２月７日の出願であって、平成２４年７月２６日付けで拒絶査定がなされ、同年１１月２７日に拒絶査定に対する審判請求がなされるとともに手続補正がなされたもので、平成２５年８月１日付けで当審により最後の拒絶理由が通知され、これに対し、平成２５年１０月１７日付けで手続補正がなされたものである。
　
２．平成２５年１０月１７日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成２５年１０月１７日付けの手続補正を却下する。
　
［理由］
２−１．補正後の本願発明
　本件補正により、特許請求の範囲の請求項１は、
「振動子と、
前記振動子の両端と接地端子との間に接続された容量素子と、
前記振動子と並列接続され、第１のスイッチ素子を有し、動作及び停止が制御可能に構成されたクロックドインバータからなる第１インバータ回路と、前記振動子と並列接続され、第２のスイッチ素子を有し、動作及び停止が制御可能に構成されたクロックドインバータからなる第２インバータ回路と、を含む増幅回路と、
発振回路の発振開始から発振回路の発振が安定化するまでの経過時間をカウントするタイマー回路を含み、前記タイマー回路によりカウントされた経過時間に基づいて、発振回路の発振開始から発振回路の発振が安定化するまでは、前記第１及び第２のスイッチ素子をオンさせることにより、前記第１及び第２のインバータ回路の両者を動作させ、発振安定時間経過後は前記第１及び第２のスイッチ素子のいずれか一方のみをオフさせることにより、前記第１及び第２のインバータ回路のいずれか一方のみを動作させ、他方の動作を停止するように制御する制御回路と、を備え、前記制御回路は、前記第１及び第２のインバータ回路に供給される電源電圧の変化によらず、前記タイマー回路によりカウントされた経過時間のみに基づいて、前記第１及び第２のインバータ回路の動作を制御することを特徴とする発振回路。」
と補正された。（この記載事項により特定される発明を以下、「本願補正発明」という。）
　上記補正は、補正前の発明を特定する事項である「制御回路」を「前記制御回路は、前記第１及び第２のインバータ回路に供給される電源電圧の変化によらず、前記タイマー回路によりカウントされた経過時間のみに基づい
て、前記第１及び第２のインバータ回路の動作を制御する」と限定するものであるから、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法（以下、「平成１８年改正前特許法」という。）第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものである。
　そこで、本願補正発明が特許出願の際独立して特許を受けることができるものであるか平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか）について以下に検討する。
　
２−２．引用例
　当審の拒絶理由に引用された特開平３−７６４０４号公報（以下、「引用例」という。）には、図面とともに以下の記載がなされている。
　
（１）「２．特許請求の範囲
　半導体装置の発振回路において、駆動トランジスタに直列に接続される複数のスイッチング用トランジスタと、このスイッチング用のトランジスタの“ＯＮ”、“ＯＦＦ”を制御するために、電源電圧の変化　発振開始時　発振停止時定常発振状態に対応し信号を発生する検出部を有し、上記検出部より発生した信号により、発振インバータ部の駆動能力を制御し、常時安定した動作可能としたことを特徴とする半導体装置。」
　
（２）「〔産業上の利用分野〕
　この発明は半導体装置の発振回路に関するものである。
〔従来の技術〕
　第６図は従来の半導体装置の発振回路の回路図で、図において、（１）はＰチャネルＭＯＳ電界効果トランジスタ（以下ＰＭＯＳという）、（２）はＮチャネルＭＯＳ電界効果トランジスタ（以下ＮＭＯＳという）で、このＰＭＯＳ（１）、ＮＭＯＳ（２）でＣＭＯＳインバータを形成する。（３）は帰還抵抗、（４）は出力抵抗、（５）は水晶振動子、（６）は入力側発振容量、（７）は出力側発振容量である。」
（第１ページ左下欄第１８行−同右上欄第６行）
　
（３）「〔課題を解決するための手段〕
　この発明に係る半導体装置は、発振回路のインバータ部にスイッチング回路を設け、インバータ部の駆動能力（以下ＧＭという）を電源電圧の変化や発振開始よりの時間などにより制御できるようにしたものである。
〔作用〕
　この発明における発振回路の発振駆動インバータはスイッチング回路を有し、そのスイッチングを制御することにより、ＧＭを変化させ安定した発振特性を得る。」
（第２ページ左上欄第１０行−同第２０行））
　
（４）「〔実施例〕
　以下、この発明の一実施例を図について説明する。第１図において、（８ａ）〜（８ｄ）はＰチャネルＭＯＳ電界効果トランジスタ（以下ＰＭＯＳという）（９ａ）〜（９ｄ）はそれぞれ（８ａ）〜（８ｄ）を制御するＰＭＯＳ、（１０ａ）〜（１０ｄ）はＮチャネルＭＯＳ電界効果トランジスタ（以下ＮＭＯＳという）、（ｌｌａ）〜（１１ｄ）はそれぞれＮＭＯＳ（１０
ａ）〜（１０ｄ）を制御するＮＭＯＳ、（１２）は電源電圧を検出する電源電圧検出回路、（１３）はマルチプレクサ、（１４）は発振開始からの時間の経過を検出する時間検出回路である。
　次に動作について説明する。
　発振開始から十分安定した状態の時を考えると、発振開始時は高い電源電圧：Ｖ＞Ｖ３（第３図参照）で開始するため電源電圧検出回路（１２）の出力はＱ１のみ“Ｈ”、又、経過時間：Ｔ＞Ｔ４（第４図参照）のため時間検出回路（１４）の出力はＹ１のみ“Ｈ”となり、マルチプレクサ（１３）の出力はＸ１のみが“Ｈ”となり、ＰＭＯＳ（９ａ）とＮＭＯＳ（ｌｌａ）が“ＯＮ”する。今、ここでＮＭＯＳ（１０ａ）とＮＭＯＳ（ｌｌａ）のＧＭの和をβＮ１、同様にＮＭＯＳ（１０ｂ）とＮＭＯＳ（ｌｌｂ）をβＮ２、ＮＭＯＳ（１０ｃ）とＮＭＯＳ（ｌｌｃ）をβＮ３、ＮＭＯＳ（１０ｄ）とＮＭＯＳ（ｌ１ｄ）をβＮ４　又、（８ａ）と（９ｄ）のＧＭの和を
βＰ１、同様に（８ｂ）と（９ｂ）をβＰ２、ＰＭＯＳ（８ｃ）とＰＭＯＳ（９Ｃ）をβＰ３、ＰＭＯＳ（８ｄ）とＰＭＯＳ（９ｄ）をβＰ４とする
と、この時の発振用インバータ部のＧＭはＮチャネル側がβＮ１、Ｐチャネル側がβＰ１となる。
　ここで、電源電圧がＶ２＜Ｖ＜Ｖ３まで降下すると、電源電圧検出回路
（１２）の出力はＱ１に加え、Ｑ２も“Ｈ”となる。従って、マルチプレクサ（１３）の出力はＸ１，Ｘ２が“Ｈ”となりＰＭＯＳ（９ａ），（９ｂ）とＮＭＯＳ（ｌｌａ），（ｌｌｂ）が“ＯＮ”する。この時のＧＭはＮチャネル側がβＮ１＋βＮ２、Ｐチャネル側がβＰ１＋βＰ２で、電圧降下のためインバータのＧＭは上がる。同様にして、Ｖ１＜Ｖ＜Ｖ２の時　βＮ１＋βＮ２＋βＮ３、（Ｃｃｈ側）。βＰ１＋βＰ２＋βＰ３、（Ｐｃｈ側）、Ｖ＜Ｖ１の時βＮ１＋βＮ２＋βＮ３＋βＮ４（Ｎｃｈ側）、βＰ１＋
βＰ２＋βＰ３＋βＰ４（Ｐｃｈ側）となる。
　次に、時間経過について考える。発振開始時はＶ＞Ｖ３のため電源電圧検出回路（１２）の出力はＱｌのみ“Ｈ”、時間検出回路（１４）の出力はＴ＜Ｔｌ（第４図参照）のためＹ１〜Ｙ４“Ｈ”となり、マルチプレクサ（１３）の出力はＸｌ〜Ｘ４が“Ｈ”である。従って、インバータ部のＧＭは
βＮ１＋βＮ２＋βＮ３＋βＮ４（Ｎｃｈ側）、βＰ１＋βＰ２＋βＰ３＋βＰ４（Ｐｃｈ側）となる。同様に、Ｔ１＜Ｔ＜Ｔ２の時βＮ１＋βＮ２＋βＮ３（Ｎｃｈ側）、βＰ１＋βＰ２＋βＰ３、（Ｐｃｈ側）、Ｔ２＜Ｔ＜Ｔ３の時βＮ１＋βＮ２（Ｎｃｈ側）、βＰ１＋βＰ２（Ｐｃｈ側）、Ｔ＞Ｔ３の時βＮ１（Ｎｃｈ側）、βＰ１（Ｐｃｈ側）となり、時間経過で発振が安定するに伴ってＧＭが下がることになる。
　なお、上記実施例ではマルチプレクサ（１３）を使用しインバータ部のスイッチング制御を行った場合を示したが、マルチプレクサを具備せず第５図のようにスイッチング回路を構成することにより。検出回路からの出力で直接制御しても同様の効果を奏する。」
（第２ページ右上欄第１行−同右下欄第１６行））
　
（５）「第１図はこの発明の一実施例による半導体装置の発振回路の回路
図」（図面の簡単な説明）とある第１図には、第６図と同様の「帰還抵抗
（３）」、「出力抵抗（４）」、「水晶振動子（５）」、「入力側発振容量（６）」、及び「出力側発振容量（７）」が記載されている。
　また、第１図の回路図には、以下のことが示されている。
　「水晶振動子（５）」の一端と接地との間に「入力側発振容量（６）」が接続され、「水晶振動子（５）」の他端と接地との間に「出力側発振容量
（７）」が接続されている。
　「帰還抵抗（３）」は、「出力抵抗（４）」を介して「水晶振動子
（５）」と並列接続されている。
　「ＰＭＯＳ（８ａ）〜（８ｄ）」、その「ＰＭＯＳ（８ａ）〜（８ｄ）」を制御する「ＰＭＯＳ（９ａ）〜（９ｄ）」、「ＮＭＯＳ（１０ａ）〜
（１０ｄ）」、及びその「ＮＭＯＳ（１０ａ）〜（１０ｄ）」を制御する「ＮＭＯＳ（ｌｌａ）〜（１１ｄ）」からなる４つの並列接続されたスイッチング回路を有する発振駆動インバータが、「出力抵抗（４）」を介して「水晶振動子（５）」と並列接続されている。
　
（６）「第５図はこの発明他の実施例を示す発振回路の回路図」（図面の簡単な説明）とある第５図には、第６図と同様の「帰還抵抗（３）」、「出力抵抗（４）」、「水晶振動子（５）」、「入力側発振容量（６）」、及び
「出力側発振容量（７）」が記載されている。
　また、スイッチング回路を有する発振駆動インバータは、第１図のものは４つあるのに対して、第５図には２つが示されている。
　
　上記（４）および（５）のように、第１図の実施例のスイッチング回路を有する発振駆動インバータは４つであるが、上記（１）のように、特許請求の範囲の記載ではその数の特定はなく、上記（６）のように、２つのものも示されている。
　したがって、引用例には次の発明（以下、「引用発明」という。）が記載されているといえる。
　
　水晶振動子（５）の一端と接地との間に入力側発振容量（６）が接続さ
れ、
　水晶振動子（５）の他端と接地との間に出力側発振容量（７）が接続さ
れ、
　ＰＭＯＳ（８ａ）〜（８ｂ）、そのＰＭＯＳ（８ａ）〜（８ｂ）を制御するＰＭＯＳ（９ａ）〜（９ｂ）、ＮＭＯＳ（１０ａ）〜（１０ｂ）、及びそのＮＭＯＳ（１０ａ）〜（１０ｂ）を制御するＮＭＯＳ（ｌｌａ）〜
（１１ｂ）から構成される２つの並列接続されたスイッチング回路を有する発振駆動インバータが、出力抵抗（４）を介して水晶振動子（５）と並列接続され、
　電源電圧を検出する電源電圧検出回路（１２）、及び発振開始からの時間の経過を検出する時間検出回路（１４）を有し、２つの並列接続されたス
イッチング回路を有する発振駆動インバータによるインバータ部の駆動能力（以下ＧＭという）を電源電圧の変化や発振開始よりの時間などにより制御できるようにした発振回路であって、
　ここでＮＭＯＳ（１０ａ）とＮＭＯＳ（ｌｌａ）のＧＭの和をβＮ１、同様にＮＭＯＳ（１０ｂ）とＮＭＯＳ（ｌｌｂ）をβＮ２、又、（８ａ）と
（９ｄ）のＧＭの和をβＰ１、同様に（８ｂ）と（９ｂ）をβＰ２、とすると、
　時間検出回路（１４）の出力により、経過時間：Ｔ＜Ｔｌのとき、イン
バータ部のＧＭはβＮ１＋βＮ２（Ｎｃｈ側）、βＰ１＋βＰ２（Ｐｃｈ
側）となり、Ｔ１＜Ｔのとき、βＮ１（Ｎｃｈ側）、βＰ１（Ｐｃｈ側）となり、時間経過で発振が安定するに伴ってＧＭが下がることになる発振回
路。」
　
２−３．対比
　引用発明の「水晶振動子（５）」は、本願補正発明の「振動子」に対応する。
　引用発明の「入力側発振容量（６）」及び「出力側発振容量（７）」は、本願補正発明の「容量素子」に対応する。
　引用発明の「スイッチング回路を有する発振駆動インバータ」は、スイッチング回路により動作及び停止が制御可能にされたものであることは明らかであり、本願補正発明の「第１インバータ回路」や「第２インバータ回路」と同様の機能を有するものであり、引用発明の「２つの並列接続されたス
イッチング回路を有する発振駆動インバータによるインバータ部」は本願補正発明の「増幅回路」に対応する。
　引用発明は上記のように「時間検出回路（１４）の出力により、経過時間：Ｔ＜Ｔｌのとき、インバータ部のＧＭはβＮ１＋βＮ２（Ｎｃｈ側）、
βＰ１＋βＰ２（Ｐｃｈ側）となり、Ｔ１＜Ｔのとき、βＮ１（Ｎｃｈ
側）、βＰ１（Ｐｃｈ側）となり、時間経過で発振が安定するに伴ってＧＭが下がることになる」ものであり、経過時間：Ｔ＜Ｔｌのとき「２つの並列接続されたスイッチング回路を有する発振駆動インバータ」の両方が動作され、時間経過で発振が安定するＴ１＜Ｔのときに伴って、「ＰＭＯＳ
（８ａ）」、「ＰＭＯＳ（９ａ）」、「ＮＭＯＳ（１０ａ）」、及び「ＮＭＯＳ（ｌｌａ）」から構成される「スイッチング回路を有する発振駆動インバータ」のみ動作されることになるので、本願補正発明の「制御回路」と
は、経過時間に基づいて、発振回路の発振開始から発振回路の発振が安定化するまでは、前記第１及び第２のスイッチ素子をオンさせることにより、前記第１及び第２のインバータ回路の両者を動作させ、発振安定時間経過後は前記第１及び第２のスイッチ素子のいずれか一方のみをオフさせることにより、前記第１及び第２のインバータ回路のいずれか一方のみを動作させ、他方の動作を停止するように制御する機能の点で共通する。
　したがって、本願補正発明と引用発明とを対比すると、次の点で一致す
る。
　
　振動子と、
　前記振動子の両端と接地端子との間に接続された容量素子と、
　前記振動子と並列接続され、第１のスイッチ素子を有し、動作及び停止が制御可能に構成されたクロックドインバータからなる第１インバータ回路
と、前記振動子と並列接続され、第２のスイッチ素子を有し、動作及び停止が制御可能に構成されたクロックドインバータからなる第２インバータ回路と、を含む増幅回路と、
　経過時間に基づいて、発振回路の発振開始から発振回路の発振が安定化するまでは、前記第１及び第２のスイッチ素子をオンさせることにより、前記第１及び第２のインバータ回路の両者を動作させ、発振安定時間経過後は前記第１及び第２のスイッチ素子のいずれか一方のみをオフさせることによ
り、前記第１及び第２のインバータ回路のいずれか一方のみを動作させ、他方の動作を停止するように制御する制御回路と、
を備えることを特徴とする発振回路。
　
　また次の点で相違する。
　
　相違点１
　本願補正発明は「前記制御回路は、前記第１及び第２のインバータ回路に供給される電源電圧の変化によらず、前記タイマー回路によりカウントされた経過時間のみに基づいて、前記第１及び第２のインバータ回路の動作を制御すること」とするのに対して、引用発明は「電源電圧を検出する電源電圧検出回路（１２）、及び発振開始からの時間の経過を検出する時間検出回路（１４）を有し、２つの並列接続されたスイッチング回路を有する発振駆動インバータによるインバータ部の駆動能力（以下ＧＭという）を電源電圧の変化や発振開始よりの時間などにより制御できるようにした」ものである
点。
　
　相違点２
　本願補正発明は「制御回路」が「発振回路の発振開始から発振回路の発振が安定化するまでの経過時間をカウントするタイマー回路を含み」とするのに対して、引用発明の「時間検出回路（１４）」はどのようにして発振開始からの時間の経過を検出するのか明らかでない点。
　
２−４．相違点に対する判断
　相違点１について
　引用発明は「２つの並列接続されたスイッチング回路を有する発振駆動インバータによるインバータ部の駆動能力（以下ＧＭという）を電源電圧の変化や発振開始よりの時間などにより制御できるようにした」（上記（２）のとおり引用例の記載もこのとおりである。）ものであり、この記載は電源電圧の変化により制御することに限定されないことを示唆するものといえる。
　また、電源電圧を安定化することは普通に行われることであり、電源電圧の安定度によっては、その変動の影響を考慮する必要がないことは、当業者の想定の範囲内のことである。
　したがって、引用発明において、「２つの並列接続されたスイッチング回路を有する発振駆動インバータによるインバータ部の駆動能力」を発振開始よりの時間のみにより制御できるようにすることは、当業者にとって困難なことではない。
　さらに、発振駆動インバータによるインバータ部の駆動能力を発振開始よりの時間のみにより制御することは、原審の拒絶理由に引用された特開２００４−４０４８７号公報、特開平４−２００００９号公報、及び特開２００２−１３５０５２号公報等に示されているように、普通に行われていることで格別なことではない。
　
　相違点２について
　経過時間をカウントするタイマー回路により、時間を検出することは、例を示すまでもなく周知のことであり、引用発明の「時間検出回路（１４）」において、経過時間をカウントするタイマー回路により経過時間を検出することに困難な点はない。
　
　以上のように、引用発明において、各相違点を本願補正発明のようにすることに困難な点はなく、本願補正発明は引用発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
２−５．むすび
　したがって、本件補正は、平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、特許法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
３．本願発明について
　平成２５年１０月１７日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２４年１１月２７日付けの手続補正書の特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである。
　
「振動子と、
前記振動子の両端と接地端子との間に接続された容量素子と、
前記振動子と並列接続され、第１のスイッチ素子を有し、動作及び停止が制御可能に構成されたクロックドインバータからなる第１インバータ回路と、前記振動子と並列接続され、第２のスイッチ素子を有し、動作及び停止が制御可能に構成されたクロックドインバータからなる第２インバータ回路と、を含む増幅回路と、
発振回路の発振開始から発振回路の発振が安定化するまでの経過時間をカウントするタイマー回路を含み、前記タイマー回路によりカウントされた経過時間に基づいて、発振回路の発振開始から発振回路の発振が安定化するまでは、前記第１及び第２のスイッチ素子をオンさせることにより、前記第１及び第２のインバータ回路の両者を動作させ、発振安定時間経過後は前記第１及び第２のスイッチ素子のいずれか一方のみをオフさせることにより、前記第１及び第２のインバータ回路のいずれか一方のみを動作させ、他方の動作を停止するように制御する制御回路と、を備えることを特徴とする発振回
路。」
　
　当審の拒絶理由に引用された引用例の記載は、前記のとおりである。
　そして、本願発明は、「制御回路」について本願補正発明のような特定がないものであるから、本願補正発明と同様、引用発明に基づき当業者が容易に発明をすることができたものである。
　
　以上のとおり、本願発明は、引用発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。