【事件の表示】
　特願２００１−２２５２６４「集積回路のための出力段ＥＳＤ保護」拒絶査定不服審判事件〔平成１４年　５月１０日出願公開、特開２００２−１３４７００〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本願は、平成１３年７月２６日（パリ条約による優先権主張２０００年７月２６日、アメリカ合衆国）の出願であって、平成２０年７月１０日に手続補正書が提出され、平成２４年１月１８日付けの拒絶理由通知に対して、同年７月２３日に意見書及び手続補正書が提出されたが、同年９月２７日付けで拒絶査定がなされ、これに対して、平成２５年２月４日に拒絶査定を不服とする審判請求がなされるとともに手続補正書が提出され、同年６月１４日付けの審尋に対して、同年１２月１７日に回答書が提出されたものである。
　
　
第２．補正却下の決定
［補正却下の決定の結論］
　平成２５年２月４日に提出された手続補正書によりなされた手続補正（以下「本件補正」という。）を却下する。
　
［理由］
１．本件補正の内容
　本件補正は、特許請求の範囲を補正するものであり、その内容は以下のとおりである。
　
〈補正事項１〉
　本件補正前の請求項１に、本件補正前の請求項４の「前記ダイオードは、ダイオードとして構成されるトランジスタである」との記載を加入して、本件補正後の請求項１とする。
　
〈補正事項２〉
　本件補正前の請求項４及び１０を削除する。
　
〈補正事項３〉
　本件補正前の請求項４の削除に伴い、本件補正前の請求項４を引用していた本件補正前の請求項５及び６を、本件補正後の請求項１を引用する本件補正後の請求項４及び５に繰り上げる。
　また、本件補正前の請求項４の削除に伴い、本件補正前の請求項１を引用していた本件補正前の請求項７〜９を、本件補正後の請求項１を引用する本件補正後の請求項６〜８に繰り上げる。
　
２．新規事項の有無
　　ア．補正事項１は、本願の願書に最初に添付した明細書における、請求項６の「前記ダイオードは、ダイオードとして構成されるトランジスタである」との記載、段落【００２１】の「図４は、トランジスタが縮退装置２０ｄ前後のダイオードＴＤ１として構成されている、代替的な実施の形態による集積回路１０ｄを示す。図４においてダイオードとして構成されたトランジスタは、バイポーラトランジスタとして示されているが、本発明はそれに限定されない。」との記載、及び、段落【００２２】の「図５は、金属酸化膜半導体トランジスタが縮退装置２０ｅ前後のダイオードＭＤ１として構成されている」との記載に基づいていると認められる。
　したがって、補正事項１の補正は、本願の願書に最初に添付した明細書または図面のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものではない。
　
　　イ．補正事項２及び３の補正が、本願の願書に最初に添付した明細書または図面のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を導入するものではないことは、明らかである。
　
　　ウ．したがって、本件補正は、平成１４年法律第２４号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第３項の規定に適合する。
　
３．特許請求の範囲の補正目的
　　ア．補正事項１の補正は、本件補正前の請求項１に記載された「ダイオード」が、本件補正後にあっては、「ダイオードとして構成されるトランジスタである」ことを限定したものである。
　したがって、補正事項１の補正は、審判請求人が審判請求書において「拒絶査定起案時の独立請求項１に対して拒絶査定起案時の従属請求項４に記載の技術的特徴を付加し、特許請求の範囲をさらに減縮する補正を行った。」と主張するとおり、平成１４年法律第２４号改正附則第２条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下「特許法第１７条の２第４項」という。）の第２号に規定する「特許請求の範囲の減縮」を目的とするものに該当する。
　
　　イ．補正事項２の補正は、特許法第１７条の２第４項の第１号に規定する「請求項の削除」を目的とするものに該当する。
　
　　ウ．補正事項３の補正は、本件補正前の請求項４の削除に伴い、他の請求項を形式的に補正するものであるから、特許法第１７条の２第４項の第１号に規定する「請求項の削除」を目的とするものに該当する。
　
　　エ．したがって、本件補正は、特許法第１７条の２第４項の規定に適合する。
　
４．独立特許要件
　以上のとおり、補正事項１の補正は、特許法第１７条の２第４項第２号に規定する「特許請求の範囲の減縮」を目的とするものに該当する。
　そこで、次に、本件補正後の特許請求の範囲に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができるものかどうかを、その請求項１に係る発明について検討する。
　
（１）補正発明
　本件補正後の請求項１に係る発明（以下「補正発明」という。）は、平成２５年２月４日に提出された手続補正書で補正された請求項１に記載される次のとおりである。
　
「集積回路であって、
　出力ボンディングパッドと基準電位との間に連結された、静電放電事象から保護される回路を具備し、
該回路は、
　前記出力ボンディングパッドに連結された第１の電極と第２の電極とを有するトランジスタと、
　前記第２の電極と前記基準電位との間に連結された縮退装置と、
　前記第２の電極と前記基準電位との間に連結されたダイオードであって、該ダイオードのアノードが前記第２の電極に連結され、前記ダイオードのカソードが前記基準電位に連結され、前記回路の正常動作中は順バイアスされ非導通状態であり、前記出力ボンディングパッドにおける電圧が、前記基準電位の電圧を１つのダイオードの電圧降下分より大きく超えて上昇する静電放電事象中は、順バイアスされ導通状態である、ダイオードと、
を備えている、前記出力ボンディングパッドに接続されるステアリングダイオードを必要としないように構成され、
　前記ダイオードは、ダイオードとして構成されるトランジスタである集積回路。」
　
（２）引用例の記載と引用発明
（２−１）引用例の記載事項
　原査定の根拠となった拒絶理由通知に引用され、本願の優先権主張の日前である平成１年５月３０日に日本国内において頒布された刊行物である、特開平１−１３７８０６号公報（以下「引用例」という。）には、「保護回路を有する半導体装置」（発明の名称）に関して、第１図〜第４図とともに、次の記載がある（ここにおいて、下線は、参考のため当審において付したものであり、以下、他の刊行物についても同様である。）。
　
　　ア．概要
ａ．「
保護回路を有する半導体装置
　保護回路を有する半導体装置の周波数特性を良くすることを目的とし、
　
半導体装置における出力端がコレクタに接続された出力段エミッタ接地トランジスタ
　
　　イ．産業上の利用分野
ｂ．「本発明は、保護回路を有する半導体装置に関し、より詳しくは、
半導体装置の出力端に静電気が印加した場合に、この出力端に取付けたトランジスタを静電気から保護する
　
　　ウ．従来の技術
ｃ．「増幅回路の出力段には、例えば第４図に見られるＳＥＰＰ回路における増幅回路３０のように、コレクタ接地の増幅用トランジスタ３１とエミッタ接地の増幅用トランジスタ３２とを並列に接続したものが用いられているが、その出力端Ｔ−Ｔから静電気が加わった場合には、静電気が高電圧であるため、エミッタ接地増幅用トランジスタ３２が静電気により破壊され易いといった問題がある。
　このため、ベースをエミッタに接続したトランジスタＴｒよりなる保護回路３３をエミッタ接地トランジスタ３２の出力端Ｔ−Ｔ間に接続して静電気を瞬時に接地点ＧＮＤに放電させ、トランジスタ３２を静電気から保護するようにしている。」（第２頁上左欄第４〜１７行）
　
　　エ．発明が解決しようとする問題点
ｄ．「しかし、保護回路３３に使用する静電気吸収用のトランジスタＴｒは、そのコレクタ−ベース間の接合容量ＣCBが大きいために、周波数特性が悪くなるといった不都合があり、周波数特性の良い半導体装置を作製する場合には、この保護回路３３を省略しなければならず、静電破壊が回避できなくなるといった問題があった。
　そこで、本発明はこのような問題に鑑みなされたものであって、周波数特性を良好に保つことができる保護回路を備えた半導体装置を提供することにある。」（第２頁上左欄第２０行〜第２頁上右欄第１０行）
　
　　オ．問題点を解決するための手段
ｅ．「上記問題点は、第１図に示した原理図において、半導体装置における出力端がコレクタに接続された出力段エミッタ接地トランジスタ２のエミッタｅ２と接地点ＧＮＤとの間にバイアス抵抗５を接続するとともに、一定の閾値電圧を有し、この閾値電圧を越えた電圧が入力した場合に上記バイアス抵抗５よりも低抵抗となる素子８０から構成した保護回路７０を上記バイアス抵抗５と並列に取付けたことを特徴とする保護回路を有する半導体装置によって解決される。」（第２頁上右欄第１３行〜第２頁下左欄第２行）
　
　　カ．実施例
ｆ．「（ａ）一実施例の説明
　第２図は、本発明の一実施例を示すものであって、図中符合１は、
エミッタｅ
２
を接地したトランジスタ２とエミッタホロアのトランジスタ３とを並列に接続した増幅回路４を有する
　また、増幅回路４におけるトランジスタ２、３のエミッタｅ２、ｅ３側には、バイアス抵抗５、６がそれぞれ直列に取付けられていて、無負荷時に、クロスオーバを生じさせないように構成されている。
　上記した
バイアス抵抗５は、エミッタ接地トランジスタ２のエミッタｅ
２
と接地点ＧＮＤとの間に接続した
バイアス抵抗５には、ダイオード８を有するトランジスタ保護回路が並列に取付けられており
エミッタ接地トランジスタ２のコレクタＣ
２
と接地点ＧＮＤとに取付けた出力端子Ｔ−Ｔから静電気が侵入しない状態において、ダイオード８の順方向閾値電圧を合計した値がバイアス抵抗５にかかる電圧よりも高くなるような数だけ直列に取付けられている
（審決注：引用例の第２頁下右欄第６〜８行には、「エミッタｅ２を接地したトランジスタ２とエッミタホロアのトランジスタ３とを並列に接続した増幅回路４」と記載されていた。しかし、この記載における「エッミタホロア」は、「エミッタホロア」の誤記であることは明らかであるから、上記のとおり認定した。）
　
ｇ．「次に本発明の動作について説明する。
　上記した実施例において、増幅回路４におけるエミッタ接地増幅用トランジスタ２のバイアス抵抗５に電流が流れている状態において、いま、
出力端子Ｔ−Ｔに静電気が加わると、トランジスタ２のエミッタｅ
２
側にかかる電圧は静電気によってトランジスタ保護回路７のダイオード８の順抵抗閾値電圧以上になるため、ダイオード８に流れる電流
　したがって、
エミッタ接地増幅用トランジスタ２は静電気から保護される
　また、トランジスタ保護回路７が静電気を放電させた後においては、トランジスタ保護回路７に加わる電圧は通常の値に戻るため、トランジスタ２のエミッタｅ２にかかる電圧はダイオード８の順方向閾値電圧を合計したよりも小さくなり、トランジスタ保護回路７によるバイパス電路は遮断された状態となり、トランジスタ２のエミッタｅ２に流れる電流はバイアス抵抗５を通ることになる。」（第３頁上左欄第１１行〜第３頁上右欄第１４行）
　
ｈ．「（ｂ）他の実施例
　上記した実施例では、ダイオード８によりトランジスタ保護回路７を構成したが、第３図に見られるように、トランジスタ２１のエミッタｅ21をベースに短絡した上で接地するとともに、そのコレクタＣ21をエミッタ接地増幅用トランジスタ２のエミッタｅ２に接続することによりトランジスタ保護回路２０を形成し、高電圧がこの保護回路２０に加わった際に、トランジスタ保護回路２０内のトランジスタ２１が作動し、増幅回路４内のエミッタ接地増幅用トランジスタ２のエミッタを接地するようにすることもできる。」（第３頁上右欄第１５行〜第３頁下左欄第６行）
　
 　　キ．発明の効果
ｉ．「以上述べたように本発明は、一定の閾値電圧を有し、この閾値電圧を越えた電圧が入力した場合に、出力段トランジスタのバイアス抵抗よりも低抵抗となる素子から構成した保護回路を、バイアス抵抗に並列に接続したので、静電気が出力段に印加した場合に、その静電エネルギーを瞬時に放電させることができ、出力段に取付けた
トランジスタの静電破壊を未然に防止する
　しかも、閾値電圧を越えた電圧が入力した場合に、出力段トランジスタのバイアス抵抗よりも低抵抗となる素子から保護回路を構成したので、通常電圧がトランジスタに印加する状態においては、バイパス電路は遮断されるため、周波数に何らの影響も及ぼさず、
周波数特性を良好に保つことができる
　
　　ク．図面
ｊ．第２図には、トランジスタ保護回路７は、トランジスタ２のエミッタと接地点ＧＮＤとの間で互いに直列接続され、それぞれ、前記トランジスタ２のエミッタの方向に設けられたアノードと、前記接地点ＧＮＤの方向に設けられたカソードとを有する複数のダイオードからなることが、示されている。
　
（２−２）引用例に記載された発明
　前記（２−１）のア〜クの記載事項を総合すると、引用例には、「一実施例」として、次の発明（以下「引用発明」という。）が記載されている。
　
「保護回路を有する半導体装置において、
　前記半導体装置は、エミッタを接地したトランジスタ２とエミッタホロアのトランジスタ３とを並列に接続した増幅回路４と、トランジスタ保護回路７とを有し、
　前記増幅回路４は、
　　前記半導体装置における出力端がコレクタに接続され、前記半導体装置の出力端に印加される静電気から保護されるエミッタ接地増幅用トランジスタである前記トランジスタ２と、
　　前記トランジスタ２のエミッタと接地点ＧＮＤとの間に接続したバイアス抵抗５と、を備え、
　前記トランジスタ保護回路７は、
　　前記バイアス抵抗５と並列に取付けられ、互いに直列に取付けられている複数のダイオード８を備え、
　　前記複数のダイオード８は、それぞれ、前記トランジスタ２のエミッタの方向に設けられたアノードと、前記接地点ＧＮＤの方向に設けられたカソードとを有し、前記出力端と前記接地点ＧＮＤとから静電気が侵入しない状態において前記ダイオード８の順方向閾値電圧を合計した値が前記バイアス抵抗５にかかる電圧よりも高くなるような個数からなり、前記出力端と前記接地点ＧＮＤとに静電気が加わると前記トランジスタ２のエミッタ側にかかる電圧は静電気によって前記順抵抗閾値電圧を合計した値以上になって前記ダイオード８に電流が流れる、
ことで、トランジスタの静電破壊を未然に防止しつつ、周波数特性を良好に保つことができることを特徴とする半導体装置。」
　
（３）対比
（３−１）補正発明と引用発明との対比
　補正発明と引用発明とを対比する。
　
　　ア．引用発明の「保護回路を有する半導体装置」は、補正発明の「集積回路」に相当する。
　
　　イ．引用発明の「前記半導体装置における出力端」及び「前記半導体装置における出力端がコレクタに接続され、前記半導体装置の出力端に印加される静電気から保護されるエミッタ接地増幅用トランジスタである前記トランジスタ２」は、補正発明の「前記出力ボンディングパッド」及び「前記出力ボンディングパッドに連結された第１の電極と第２の電極とを有するトランジスタ」に相当する。
　
　　ウ．引用発明の「接地点ＧＮＤ」は、補正発明の「基準電位」に相当する。
　ところで、本願明細書の発明の詳細な説明には、段落【０００８】に「回路１２ａは、集積回路１０ａの一部であり、５００メガヘルツ以上の大きい周波数などの無線周波数で動作可能な増幅器であってよい」及び「エミッタと接地ボンディングパッド１８ａとの間には、抵抗器または誘導子など（限定されない）の縮退装置２０ａがある。縮退装置２０ａは、正常動作状態において回路１２ａの動作を線形にする。」と記載されている。してみれば、補正発明の「縮退装置」とは、抵抗器または誘導子からなり、正常動作状態において増幅器の動作を線形にさせる「装置」であると認められる。
　これに対して、引用発明の「バイアス抵抗５」は、「エミッタを接地したトランジスタ２」の「エミッタと接地点ＧＮＤとの間に接続」される。ここで、前記「エミッタを接地したトランジスタ２」の「エミッタと接地点ＧＮＤとの間に接続」した抵抗、すなわち、エミッタ接地トランジスタにおけるエミッタ抵抗は、前記エミッタ接地トランジスタに負帰還作用を及ぼし、前記エミッタ接地トランジスタを有する増幅回路の動作を線形化させる働きを有することは、当業者の技術常識である。
　したがって、引用発明の「前記トランジスタ２のエミッタと接地点ＧＮＤとの間に接続したバイアス抵抗５」は、補正発明の「前記第２の電極と前記基準電位との間に連結された縮退装置」に相当する。
　
　　エ．本件補正後の請求項１を引用する本件補正後の請求項６には、「前記ダイオードは、少なくとも２つの直列接続ダイオードから構成され」と記載されている。したがって、補正発明の「前記第２の電極と前記基準電位との間に連結されたダイオード」は、「少なくとも２つの直列接続ダイオードから構成され」た「ダイオード」という構成を包含するものである。
　これに対して、引用発明の「互いに直列に取付けられている複数のダイオード８」は、「前記バイアス抵抗５と並列に取付けられ」ているから、「前記トランジスタ２のエミッタと接地点ＧＮＤとの間に接続」されている。
　また、引用発明の前記「複数のダイオード８」は、「それぞれ、前記トランジスタ２のエミッタの方向に設けられたアノードと、前記接地点ＧＮＤの方向に設けられたカソードとを有し、前記出力端と前記接地点ＧＮＤとから静電気が侵入しない状態において前記ダイオード８の順方向閾値電圧を合計した値が前記バイアス抵抗５にかかる電圧よりも高くなるような個数からな」るから、「前記出力端と前記接地点ＧＮＤとから静電気が侵入しない状態」においては、「バイアス抵抗」の「前記トランジスタ２のエミッタと接地点ＧＮＤとの間」の電位差により「順方向」に「バイアス」されるものの、導通していない状態にあると認められる。そして、引用発明の「前記出力端と前記接地点ＧＮＤとから静電気が侵入しない状態」は、補正発明の「前記回路の正常動作中」に相当する。
　さらに、引用発明において、「前記出力端と前記接地点ＧＮＤとに静電気が加わると前記トランジスタ２のエミッタ側にかかる電圧は静電気によって前記順抵抗閾値電圧を合計した値以上になって前記ダイオード８に電流が流れる」から、このとき、各「ダイオード８」は導通状態にある。そして、引用発明の「前記出力端と前記接地点ＧＮＤとに静電気が加わる」ときは、補正発明の「静電放電事象中」に相当する。
　以上から、引用発明の「前記バイアス抵抗５と並列に取付けられ」て「前記トランジスタ２のエミッタと接地点ＧＮＤとの間に接続」され、「それぞれ、前記トランジスタ２のエミッタの方向に設けられたアノードと、前記接地点ＧＮＤの方向に設けられたカソードとを有し、前記出力端と前記接地点ＧＮＤとから静電気が侵入しない状態において前記ダイオード８の順方向閾値電圧を合計した値が前記バイアス抵抗５にかかる電圧よりも高くなるような個数からなり」、「前記出力端と前記接地点ＧＮＤとに静電気が加わると前記トランジスタ２のエミッタ側にかかる電圧は静電気によって前記順抵抗閾値電圧を合計した値以上になって前記ダイオード８に電流が流れる」ところの「互いに直列に取付けられている複数のダイオード８」は、補正発明の「前記第２の電極と前記基準電位との間に連結されたダイオードであって、該ダイオードのアノードが前記第２の電極に連結され、前記ダイオードのカソードが前記基準電位に連結され、前記回路の正常動作中は順バイアスされ非導通状態であり、前記出力ボンディングパッドにおける電圧が、前記基準電位の電圧を１つのダイオードの電圧降下分より大きく超えて上昇する静電放電事象中は、順バイアスされ導通状態である、ダイオード」に相当する。
　
　　オ．引用発明の「前記半導体装置は、エミッタを接地したトランジスタ２とエミッタホロアのトランジスタ３とを並列に接続した増幅回路４」は「前記半導体装置の出力端に印加される静電気から保護されるエミッタ接地増幅用トランジスタである前記トランジスタ２」を有する「回路」であるから、「トランジスタ保護回路７」によって「前記出力端と前記接地点ＧＮＤと」から「侵入」する「静電気」から「保護」される「回路」であると解される。
　したがって、前記ア〜エから、引用発明において、「前記半導体装置における出力端がコレクタに接続され、前記半導体装置の出力端に印加される静電気から保護されるエミッタ接地増幅用トランジスタ」である「トランジスタ２とエミッタホロアのトランジスタ３とを並列に接続した増幅回路４」が、「前記トランジスタ２」と「前記トランジスタ２のエミッタと接地点ＧＮＤとの間に接続したバイアス抵抗５と、を備え」ることと、補正発明において、「出力ボンディングパッドと基準電位との間に連結された、静電放電事象から保護される回路」が、「前記出力ボンディングパッドに連結された第１の電極と第２の電極とを有するトランジスタ」と「前記第２の電極と前記基準電位との間に連結された縮退装置」と「前記第２の電極と前記基準電位との間に連結されたダイオード」とを「備えている」こととは、「出力ボンディングパッドと基準電位との間に連結された、静電放電事象から保護される回路」が、「前記出力ボンディングパッドに連結された第１の電極と第２の電極とを有するトランジスタ」と「前記第２の電極と前記基準電位との間に連結された縮退装置」とを「備えている」点で共通する。
　
（３−２）一致点及び相違点
　そうすると、補正発明と引用発明の一致点と相違点は、次のとおりとなる。
　
《一致点》
「集積回路であって、
　出力ボンディングパッドと基準電位との間に連結された、静電放電事象から保護される回路を具備し、
該回路は、
　前記出力ボンディングパッドに連結された第１の電極と第２の電極とを有するトランジスタと、
　前記第２の電極と前記基準電位との間に連結された縮退装置と、
を備えており、
　前記第２の電極と前記基準電位との間に連結されたダイオードであって、該ダイオードのアノードが前記第２の電極に連結され、前記ダイオードのカソードが前記基準電位に連結され、前記回路の正常動作中は順バイアスされ非導通状態であり、前記出力ボンディングパッドにおける電圧が、前記基準電位の電圧を１つのダイオードの電圧降下分より大きく超えて上昇する静電放電事象中は、順バイアスされ導通状態である、ダイオードを有する、
　集積回路。」
　
《相違点１》
　補正発明の「前記第２の電極と前記基準電位との間に連結されたダイオード」は、「出力ボンディングパッドと基準電位との間に連結された、静電放電事象から保護される回路」の一部を構成するものであるのに対して、引用発明の「前記バイアス抵抗５と並列に取付けられ、互いに直列に取付けられている複数のダイオード８」は、「エミッタを接地したトランジスタ２とエミッタホロアのトランジスタ３とを並列に接続した増幅回路４」とは別の回路である「トランジスタ保護回路７」を構成している点。
　
《相違点２》
　補正発明の「静電放電事象から保護される回路」は「前記出力ボンディングパッドに接続されるステアリングダイオードを必要としないように構成され」るのに対して、引用発明は「ステアリングダイオードを必要としない」かどうか不明である点。
　
《相違点３》
　補正発明の「前記ダイオード」は「ダイオードとして構成されるトランジスタである」のに対して、引用発明はそのような「構成」を備えていない点。
　
（４）相違点についての判断
（４−１）相違点１について
　　ア．引用発明の「半導体装置」は、「エミッタを接地したトランジスタ２とエミッタホロアのトランジスタ３とを並列に接続した増幅回路４」とは別に、「互いに直列に取付けられている複数のダイオード８」を備え、前記「増幅回路４」の「トランジスタ保護」という機能を有する「トランジスタ保護回路７」を有している。
　
　　イ．しかしながら、引用例には、「増幅回路４におけるエミッタ接地増幅用トランジスタ２のバイアス抵抗５に電流が流れている状態において、いま、出力端子Ｔ−Ｔに静電気が加わると、トランジスタ２のエミッタｅ２側にかかる電圧は静電気によってトランジスタ保護回路７のダイオード８の順抵抗閾値電圧以上になるため、ダイオード８に流れる電流の流路は、エミッタｅ２のバイアス抵抗５を通す経路からトランジスタ保護回路７を通るバイパス経路に切替わり、エミッタｅ２がダイオード８を介して接地されることになる」（第３頁上左欄第１２行〜第３頁上右欄第２行）と記載されている。この記載は、「トランジスタ２のエミッタｅ２側にかかる電圧」が「静電気によってトランジスタ保護回路７のダイオード８の順抵抗閾値電圧以上になる」と、前記「ダイオード８」が導通して「ダイオード８に流れる電流の流路」が形成され、「エミッタ接地増幅用トランジスタ２のバイアス抵抗５」を流れていた「電流」は「バイパス」されて「ダイオード８」を流れるという意味であると解される。
　ところで、引用発明の「バイアス抵抗５」は、「前記出力端と前記接地点ＧＮＤとから静電気が侵入しない状態」において、「エミッタ接地増幅用トランジスタ２」を流れる電流の「流路」となる回路である。
　したがって、引用例の前記記載は、「出力端子Ｔ−Ｔに静電気が加わる」状態では、「エミッタ接地増幅用トランジスタ２」を流れる電流を「バイパス」して前記「電流の流路」となる回路である「ダイオード８」は、前記「バイアス抵抗５」が「増幅回路４」の一部を構成していると同様に、「増幅回路４」の一部を構成していることを示唆する記載であると認められる。
　
　　ウ．そうすると、引用発明において、「互いに直列に取付けられている複数のダイオード８」を備える「トランジスタ保護回路７」を、「エミッタを接地したトランジスタ２とエミッタホロアのトランジスタ３とを並列に接続した増幅回路４」とは別の「回路」と捉えるか、前記「増幅回路４」の一部を構成する「回路」であると捉えるかは、前記「トランジスタ保護回路７」の「トランジスタ保護」という機能に着目するか、「エミッタ接地増幅用トランジスタ２」を流れる電流の「流路」に着目するかによるものにすぎない。
　そして、そのいずれであっても、引用発明が「バイアス抵抗５と並列に取付けられ、互いに直列に取付けられている複数のダイオード８」を備える「トランジスタ保護回路７」を有する点では相違するところがない。
　
　　エ．なお、本願明細書の発明の詳細な説明には、段落【０００７】に「本発明によれば、集積回路は、出力ボンディングパッドと接地ボンディングパッドとの間に連結された回路を有している。その回路は、出力ボンディングパッドに連結された第１の電極と接地ボンディングパッドに連結された第２の電極とを持つトランジスタを含んでいる。第２の電極と接地ボンディングパッドとの間には、縮退装置が連結されている。第２の電極と接地ボンディングパッドとの間には、少なくとも１つのダイオードが連結されており、その少なくとも１つのダイオードのアノードは第２の電極に連結されており、そのカソードは接地ボンディングパッドに連結されている。」こと、したがって、「出力ボンディングパッドと接地ボンディングパッドとの間に連結された回路」が含む「トランジスタ」の「第２の電極と接地ボンディングパッドとの間には、少なくとも１つのダイオードが連結されて」いることが記載されている。
　すなわち、本願明細書の発明の詳細な説明には、「トランジスタ」の「第２の電極と接地ボンディングパッドとの間」に「連結され」る「少なくとも１つのダイオード」は、「出力ボンディングパッドと接地ボンディングパッドとの間に連結された回路」に含まれることが記載されている。
　しかしながら、本願明細書に添付された図面には、たとえば図１に、「ダイオード２２ａ」は、「出力ボンディングパッド１４ａに連結された出力段を備えた回路１２ａ」を示す破線の外側に設けられていることが、記載されている。
　
　　オ．以上から、相違点１は、引用発明の「互いに直列に取付けられている複数のダイオード８」からなる「トランジスタ保護回路７」を、その「トランジスタ保護」という機能に着目して捉えるか、「エミッタ接地増幅用トランジスタ２」を流れる電流の「流路」に着目して捉えるかによって生じる、形式的な相違点である。
　そして、引用例には、前記「複数のダイオード８」からなる「トランジスタ保護回路７」は、「増幅回路４」の一部を構成していると解される記載も存在する。逆に、本願明細書に添付された図面には、「ダイオード２２ａ」を、「出力ボンディングパッド１４ａに連結された出力段を備えた回路１２ａ」とは別の回路とすることが記載されている。
　したがって、相違点１は、実質的な相違点ではない。
　
　　カ．仮に、相違点１が実質的な相違であるとしても、引用発明において、「前記バイアス抵抗５と並列に取付けられ、互いに直列に取付けられている複数のダイオード８」を、「エミッタを接地したトランジスタ２とエミッタホロアのトランジスタ３とを並列に接続した増幅回路４」に備えさせることは、前記イで指摘した、引用例の第３頁上左欄第１２行〜第３頁上右欄第２行における、「出力端子Ｔ−Ｔに静電気が加わる」状態では「ダイオード８」は「増幅回路４」の一部を構成していることを示唆する記載に基づき、当業者であれば、適宜なし得たものと認められる。
　
（４−２）相違点２について
　　ア．引用例には、「従来の技術」として「増幅回路の出力段には、例えば第４図に見られる……コレクタ接地の増幅用トランジスタ３１とエミッタ接地の増幅用トランジスタ３２とを並列に接続したものが用いられているが、その出力端Ｔ−Ｔから静電気が加わった場合には、静電気が高電圧であるため、エミッタ接地増幅用トランジスタ３２が静電気により破壊され易いといった問題がある。」ことから「このため、ベースをエミッタに接続したトランジスタＴｒよりなる保護回路３３をエミッタ接地トランジスタ３２の出力端Ｔ−Ｔ間に接続して静電気を瞬時に接地点ＧＮＤに放電させ、トランジスタ３２を静電気から保護するようにしている。」こと（第２頁上左欄第４〜１７行）が記載されるとともに、「発明が解決しようとする問題点」として「保護回路３３に使用する静電気吸収用のトランジスタＴｒは、そのコレクタ−ベース間の接合容量ＣCBが大きいために、周波数特性が悪くなるといった不都合があ」ることから「本発明はこのような問題に鑑みなされたものであって、周波数特性を良好に保つことができる保護回路を備えた半導体装置を提供することにある。」こと（第２頁上左欄第２０行〜第２頁上右欄第１０行）が記載されている。
　したがって、引用発明は、エミッタ接地トランジスタ３２の出力端Ｔ−Ｔ間に接続されで周波数特性を悪くさせる前記「保護回路３３」を必要とせずに、「周波数特性を良好に保つことができる保護回路を備えた半導体装置を提供する」ことを課題とする発明であると認められる。
　
　　イ．ここで、引用例の前記第４図をみると、前記「保護回路３３」は、ベースをエミッタに接続したＮＰＮトランジスタであり、当該ＮＰＮトランジスタのコレクタがエミッタ接地トランジスタ３２のコレクタに接続され、当該ＮＰＮトランジスタのエミッタに接続されたベースが接地点ＧＮＤに接続されていることが示されている。
　そうすると、前記「保護回路３３」は、ベースをエミッタに接続したことでダイオードとして構成したＮＰＮトランジスタの、コレクタ（ダイオードとして見るとカソード）をエミッタ接地トランジスタ３２のコレクタに接続し、エミッタに接続されたベース（ダイオードとして見るとアノード）を接地点ＧＮＤに接続した「回路」である。
　
　　ウ．一方、本願明細書には、段落【０００４】に「図８に示す他の従来技術では……第２のステアリングダイオード３２ｈは、接地ボンディングパッド１８ｈと出力ボンディングパッド１４ｈとの間に連結されている。第２のステアリングダイオードは、出力ボンディングパッドに連結されたカソードと接地ボンディングパッドに連結されたアノードとを有する。」と記載されている。
　そして、前記図８には、ＮＰＮトランジスタ１６ｈの、エミッタが抵抗２０ｈを介して「接地ボンディングパッド１８ｈ」に接続され、コレクタが「出力ボンディングパッド１４ｈ」に接続されていることが示されている。
　
　　エ．してみれば、引用例に記載された、ＮＰＮトランジスタで構成されたダイオードである「保護回路３３」は、そのカソードがエミッタ接地トランジスタ３２の出力端Ｔに接続され、そのアノードが接地点ＧＮＤに接続されているから、本願明細書に記載された「第２のステアリングダイオード」に相当する。
　
　　オ．以上ア〜エの検討から、引用発明の「保護回路を有する半導体装置」は、本願明細書に記載された「第２のステアリングダイオード」に相当する「保護回路３３」を必要とせずに、「周波数特性を良好に保つことができる」ように構成されたものである。
　よって、相違点２は、実質的な相違点ではない。
　
（４−３）相違点３について
　　ア．引用例には、「他の実施例」についての記載として、「上述した実施例では、ダイオード８によりトランジスタ保護回路７を構成したが、第３図に見られるように、トランジスタ２１のエミッタｅ21をベースに短絡した上で接地するとともに、そのコレクタＣ21をエミッタ接地増幅用トランジスタ２のエミッタｅ２に接続することによりトランジスタ保護回路２０を形成し、高電圧がこの保護回路２０に加わった際に、トランジスタ保護回路２０内のトランジスタ２１が作動し、増幅回路４内のエミッタ接地増幅用トランジスタ２のエミッタを接地するようにすることもできる。」（第３頁上右欄第１６行〜第３頁下左欄第６行）と記載されている。
　
　　イ．そこで、引用例の第３図を見ると、前記「トランジスタ２１」はＮＰＮトランジスタである。
　したがって、前記第３図によれば、「エミッタｅ２１をベースに短絡した」ことでダイオードとして構成された「トランジスタ２１」の、カソードがエミッタ接地増幅用トランジスタ２のエミッタに接続され、アノードは接地点ＧＮＤに接続されるから、前記ダイオードとして構成された「トランジスタ２１」は、エミッタ接地増幅用トランジスタ２のバイアス抵抗５の両端の電位差により逆バイアスされることになる。そして、より大きな「電圧がこの保護回路２０に加わった際に」は前記「トランジスタ２１」はより強く逆バイアスされることは明らかである。
　してみれば、引用例の第３図に示されたダイオードとして構成されたＮＰＮトランジスタである「トランジスタ２１」に、その逆方向降伏電圧を超える「高電圧がこの保護回路２０に加わった際に、トランジスタ保護回路２０内のトランジスタ２１が作動し、増幅回路４内のエミッタ接地増幅用トランジスタ２のエミッタを接地するようにする」と認められる。
　
　　ウ．このとき、前記「トランジスタ保護回路２０」は、その逆方向降伏電圧を超える大電圧が印加されるまでは動作しないから、前記第３図に示された回路では、静電気に対して十分な「保護」ができないこととなる。
　そうすると、前記「トランジスタ２１」が第３図に示された接続形態を有するＮＰＮトランジスタで形成されているという同図の図示態様は誤記であり、前記「トランジスタ２１」は、引用例の「一実施例」と同様に、静電気が出力端と接地点ＧＮＤから侵入した結果、「ダイオード８の順方向閾値電圧」（第３頁上左欄第３〜４行）程度の「高電圧がこの保護回路２０に加わった際に……増幅回路４内のエミッタ接地増幅用トランジスタ２のエミッタを接地する」という動作が実現できるように、たとえばＰＮＰトランジスタで形成されることにより、そのアノードがエミッタ接地増幅用トランジスタ２のエミッタに接続され、カソードは接地点ＧＮＤに接続されて、バイアス抵抗５の両端の電位差により順バイアスされている蓋然性が高いと認められる。
　
　　エ．そして、前記イ、ウのいずれであっても、引用例には、「トランジスタ保護回路」として用いる「ダイオード」を「ダイオードとして構成されるトランジスタ」により実現することが、発明として、少なくとも、示唆されていると認められる。
　
　　オ．さらに、静電放電事象等により生じる過渡的な大電圧から集積回路の内部回路を保護するための保護回路に、ダイオードとして構成されたトランジスタを複数個直列接続したものを利用することは、以下に示す周知例１〜４に記載されるように、周知技術にすぎない。
　
　　カ．したがって、引用発明において、「前記バイアス抵抗５と並列に取付けられ、互いに直列に取付けられている複数のダイオード８」を、それぞれ、ダイオードとして構成されたトランジスタにより実現することは、当業者であれば適宜なし得たものと認められる。
　よって、相違点３は、引用例１に示唆された事項及び周知技術を勘案すれば、引用発明から当業者が適宜になし得た範囲に含まれる程度のものである。
　
　　キ．周知例１：特開平７−２２９２８号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である周知例１：特開平７−２２９２８号公報には、「半導体集積回路装置」（発明の名称）に関して、図１〜図４とともに次の記載がある。
ａ．「【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関し、
特に外部からの異常電圧の印加に対する内部回路の保護手段を備える半導体集積回路装置
【０００２】
【従来の技術】静電破壊は半導体集積回路（デバイス）固有の故障要因ではないが、製造、組立、架設、フイールドユースなど全般にわたって重要である。
静電放電により、特性劣化、接合破壊、酸化膜破壊等が生じる。高集積度化にともなう微細化により、静電破壊耐量は減少する傾向にあるので、静電破壊故障対策は重要である
ｂ．「【００１０】本実施例の動作について説明すると、まず、端子Ｔ１に異常電圧が印加された場合は、上述の従来の技術で説明したように、その極性によりダイオードＤ１あるいはダイオードＤ２のクランプ動作により保護される。
【００１１】次に、
電源端子に異常電圧が印加される場合
ダイオードＤ３Ａ〜Ｄ３Ｆの各々が導通する順方向電圧Ｖｆを０．６Ｖとすると、この６個直列分の順方向電圧は３．６Ｖとなる
正常動作時には電源電圧ＶＣと出力電圧ＶＯとの差は５−３＝２（Ｖ）であり、したがって、これら直列ダイオードＤ３Ａ〜Ｄ３ＦはトランジスタＱ１の動作には影響しない
電源に順方向の異常電圧が印加され電源と端子Ｔ１との間の電圧が３．６Ｖを越えると、ダイオードＤ３Ａ〜Ｄ３Ｆが導通しこの異常電圧は３．６Ｖにクランプされる。これにより、電源端子に印加される静電気等による異常電圧によるトランジスタＱ１の破壊を防止する
ｃ．「【００１３】本発明の効果を計算機によりシミュレーションした結果を示す図３を参照すると、この図の横軸は時間ｔを縦軸は電源電圧ＶＣと端子Ｔ１との間の電圧ＶＳをそれぞれ表し、＋２５０Ｖの電圧を容量２００ｐＦのコンデンサに充電し電源電圧ＶＣに印加した場合の電圧ＶＳの変化を示す。従来例（曲線１）に比し、第１および第２の実施例（曲線２および３）では、ダイオードＤ３あるいはＤ４によるクランプ動作により電圧ＶＳは短時間で放電される。ここで、抵抗Ｒ１は２０ＫΩ、トランジスタＱ１はエミッタサイズが１．５μｍ×８μｍのバイポーラトランジスタ、
ダイオードＤ３Ａ〜Ｄ３ＦはトランジスタＱ１のコレクタとベースとを共通接続して形成したダイオードを用いた
　
　　ク．周知例２：特開平８−１５３８０１号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である周知例２：特開平８−１５３８０１号公報には、「半導体集積回路」（発明の名称）に関して、図１〜図１７とともに次の記載がある。
ａ．「【００３０】［実施例１］図１は、本発明の一実施例（実施例１）である
半導体集積回路の保護回路部
【００３１】図１において、１，２は内部回路、
ＰＡＤ１，ＰＡＤ２はボンディングパッド、Ｒ１，Ｒ２は保護抵抗、ＳＷ１，ＳＷ２はスイッチ回路
　……（中略）……
【００３９】本実施例１の半導体集積回路において、
通常の入出力動作の入力電圧の範囲では、個別保護装置（ＧＨ１，ＧＨ２）およびスイッチ回路（ＳＷ１，ＳＷ２）は動作せず、オフ状態である
【００４０】ここで、本実施例１の
半導体集積回路に、外部から高電圧のサージ電圧が印加された場合、例えば、外部サージ電圧がボンディングパッド（ＰＡＤ１）に印加されると、スイッチ回路（ＳＷ１）がオン状態となる
【００４１】このため、
外部サージ電圧は、保護抵抗（Ｒ１）と個別保護装置（ＧＨ１）による経路と、スイッチ回路（ＳＷ１）のオン抵抗（ＲＳ１）と個別保護装置（ＧＨ２）による経路に分かれて吸収される
ｂ．「【００９７】また、図１２において、Ｐ型シリコン基板９には、−３〜−２Ｖの電圧が印加される。また、
図１３に示すスイッチ回路は、ダイオード接続されたＮ型ＭＯＳトランジスタからなるスイッチ回路であり
ダイオードの順方向電圧以上のサージ電圧が印加されると、スイッチ回路が導通する
【００９８】また、
図１４に示すスイッチ回路は、ダイオード接続されたＮ型ＭＯＳトランジスタをｎ個直列に接続したスイッチ回路であり、スイッチ回路が導通状態となるスイッチ回路印加電圧を高く設定した
【００９９】図１４に示すスイッチ回路では、
スイッチ回路の両端にダイオードの順方向電圧のｎ倍以上のサージ電圧が印加されると、スイッチ回路が導通する
　
　　ケ．周知例３：特開平１１−１７４９７０号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である周知例３：特開平１１−１７４９７０号公報には、「薄膜デバイス」（発明の名称）に関して、図１〜図１２とともに次の記載がある。
ａ．「【０００１】
【発明の属する技術分野】本発明は表示デバイスおよびセンサデバイスとして利用される薄膜デバイスに係り、
製造中および使用中の静電気障害に良好な耐性を示す薄膜デバイス
【０００２】
【従来の技術】従来、薄膜トランジスタを利用した液晶表示装置等の薄膜デバイスにおいては、駆動配線あるいは信号配線にとりつける静電気防止回路はできるだけ短時間で応答するものがよいとされ、抵抗成分をできるだけ小さくするために、単数段のダイオード接続で駆動配線あるいは信号配線を、共通の配線に接続していた。
【０００３】
【発明が解決しようとする課題】しかし、上記
従来技術における静電気防止を有する薄膜デバイスにおいては、ダイオード接続が単数段であるので、軽度の静電気障害に対しては対応できるが、重度の静電気障害に対しては、ダイオードが破壊してしまい、ダイオードが導通状態となって、線欠陥不良となる
ｂ．「【０００６】
【課題を解決するための手段】本発明は、従来の技術において
重度の静電気障害を防止しようとする際問題であった、ダイオードの破壊による不具合を、複数のダイオードを直列接続することで、解消する
【０００７】すなわち、静電気障害により、破壊されるダイオードが生じたとしても、駆動配線あるいは信号配線は、残りのダイオードによって他の配線と分離されており、線欠陥が発生する不具合を回避するものである。
【０００８】図１を用いて本発明の概要を示す。すなわち、薄膜デバイスの基板１上に駆動配線２と信号配線３とのマトリックスで規定された各画素毎に、能動素子ＴＦＴを配置した薄膜デバイスは、駆動配線および信号配線間のクロストークがなく良好な特性を示すため、ＬＣＤ装置等の表示デバイスまたは撮像装置のセンサデバイスとして、広く利用されている。
【０００９】しかし、
これらの能動素子は静電気に弱い欠点があり、このため、図１の８、９で示すダイオード要素を駆動配線２または信号配線３に設置し、共通の配線６に接続することで、静電気がデバイス内部に侵入することを防止している
【００１０】すなわち、
ダイオードのしきい値電圧以上の電圧ではダイオードが低抵抗化する性質を利用して、静電気等の異常電圧が発生した場合、そのエネルギを逃す工夫をした
ｃ．「【００２８】そして、
非線形素子８は、同図から明らかになるように、直列接続体を構成する各非線形素子８ａ、８ｂがそれぞれ同様の構成となっている
各非線形素子８ａ、８ｂは、薄膜トランジスタＴＦＴと類似した構成
　……（中略）……
【００３１】図２（ｂ）は、
非線形素子８の回路図
【００３２】このように構成した液晶表示パネルは、走査信号線２あるいは映像信号線３を介して過大な静電気が侵入しても、複数ある非線形素子のうち一つが絶縁破壊し、他の非線形素子は絶縁破壊されず残り静電気防止機能を維持できるようになる。このため、走査信号線２と映像信号線３との導通による表示不良を回避することができるようになる。」
ｄ．前記「非線形素子８の回路図」である図２（ｂ）には、非線形素子８ａ及び８ｂは、ダイオード接続されたトランジスタが直列に接続されたものであることが示されている。
　
　　コ．周知例４：特開２０００−２９５５１号公報
　本願の優先権主張の日前に日本国内において頒布された刊行物である周知例４：特開２０００−２９５５１号公報には、「ＣＭＯＳ基準電圧生成器を含む集積回路」（発明の名称）に関して、図１〜図４とともに次の記載がある。
ａ．「【０００１】
【発明の属する技術分野】本発明は、ＣＭＯＳ基準電圧生成器に関し、特に
ＶＤＤの変動からおよび信号バスラインに現れる高電圧から基準電圧を保護する機能を有する電圧生成器
ｂ．「【００２５】第３のＰチャネルデバイス２８のドレインはノードＡ（ＶＤＤ２）に接続され、そのソースは電源（接地）ＶＳＳに接続される。第３のＰチャネルデバイス２８のゲート端末は、ＶＤＤに保持される。その結果ＶＤＤがオン状態である限りデバイス２６と２８はオフ状態になり、生成回路２０の動作に影響を及ぼさない。
「ホットプラグ」状態の間
デバイス２２，２４はターンオフする
【００２６】
デバイス２２をターンオフすることにより
出力電圧ＶＤＤ２へのパスは、Ｐチャネルデバイス２２から一対のダイオード接続されたＮチャネルデバイス３０，３２に切り替わる
【００２７】
ＥＳＤ電圧を保護する小さな抵抗値（約２００オーム）の抵抗３４がデバイス３０と３２に直列に接続される
ホットプラグ状態において、ＰＡＤに高電圧が現れた場合でもデバイス３０，３２は、ＰＡＤから少なくとも２個分のダイオード電圧低下を減算した抵抗値であるＶＤＤ２に維持され、その後続の回路にＰＡＤ電圧レベルの全部がかるのを保護する
【００２８】図２のＣＭＯＳ基準電圧生成器２０は、電源ＶＤＤが存在する間、低電圧（即ち、３．０−３．６Ｖの範囲内）の電源ＶＤＤにほぼ等しい出力電圧ＶＤＤ２を提供するよう機能する。ＶＤＤが存在しない（ホットプラグ状態）の間、この回路は、出力電圧ＶＤＤ２が高電圧（５Ｖ）に達するのを保護する。この高電圧は信号バス（ＰＡＤ）と出力端子ＶＤＤ２の間に一対のダイオード接続されたデバイス３０，３２を組み込むことにより信号バス上に現れるものである。」
　
（４−４）回答書の補正案について
　　ア．審判請求人は、平成２５年１２月１７日に提出した回答書において、補正発明の「前記出力ボンディングパッドに連結された第１の電極と第２の電極とを有するトランジスタ」及び「前記ダイオードは、ダイオードとして構成されるトランジスタである」との記載を、それぞれ、「前記出力ボンディングパッドに連結された第１の電極と第２の電極とを有する第１のトランジスタ」及び「前記ダイオードは、ダイオードとして構成される第２のトランジスタである」と補正する準備があるとしている。
　
　　イ．しかしながら、前記アの補正案は、平成２５年６月１４日付けでした審尋において、「２−２）また、補正後の請求項２および３に記載された発明の「前記トランジスタ」は、該請求項に記載された発明が引用する請求項１に記載された発明の「前記出力ボンディングパッドに連結された第１の電極と第２の電極とを有するトランジスタ」を指すのか、「ダイオードとして構成されるトランジスタ」を指すのかわからないために、該請求項に記載された発明は、発明の詳細な説明に記載したものでない。」と指摘したことに基づいて準備されたものと認められ、補正発明を実質的に補正するものでない。
　
　　ウ．したがって、仮に、本願の特許請求の範囲が前記補正案のとおりに補正されたとしても、第２．４．（４）の（４−１）〜（４−３）で示した判断が覆ることはないので、前記補正案は採用することはできない。
　
（５）独立特許要件の検討のまとめ
　以上のとおりであるから、相違点１〜２は実質的な相異点ではなく、また、引用発明を相違点３に係る構成とすることは、引用例に示唆された事項及び周知技術を勘案すれば、引用発明から当業者が容易に想到することができたものである。そして、仮に、相違点１が実質的な相異点であるとしても、引用発明を相違点１に係る構成とすることは、引用例に示唆された事項を勘案すれば、引用発明から当業者が容易に想到することができたものである。
　したがって、補正発明は、引用例に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
５．小括
　したがって、本件補正は、平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
　
第３．本願発明について
１．本願発明
　以上のとおり、本件補正（平成２５年２月４日に提出された手続補正書による手続補正）は却下された。
　したがって、本願の請求項１〜１０に係る発明は、平成２４年７月２３日に提出された手続補正書によって補正された明細書又は図面の記載からみて、その明細書の特許請求の範囲の請求項１〜１０に記載されたとおりのものであり、そのうち、請求項１に係る発明（以下「本願発明」という。）は次のとおりである。
　
「集積回路であって、
　出力ボンディングパッドと基準電位との間に連結された、静電放電事象から保護される回路を具備し、
該回路は、
　前記出力ボンディングパッドに連結された第１の電極と第２の電極とを有するトランジスタと、
　前記第２の電極と前記基準電位との間に連結された縮退装置と、
　前記第２の電極と前記基準電位との間に連結されたダイオードであって、該ダイオードのアノードが前記第２の電極に連結され、前記ダイオードのカソードが前記基準電位に連結され、前記回路の正常動作中は順バイアスされ非導通状態であり、前記出力ボンディングパッドにおける電圧が、前記基準電位の電圧を１つのダイオードの電圧降下分より大きく超えて上昇する静電放電事象中は、順バイアスされ導通状態である、ダイオードと、
を備えている、前記出力ボンディングパッドに接続されるステアリングダイオードを必要としないように構成される集積回路。」
　
２．引用例の記載と引用発明
　引用例の記載事項については、第２．４．（２）（２−１）で摘記したとおりである。
　そして、引用発明については、第２．４．（２）（２−２）において認定したとおりである。
　
３．対比
　　ア．本件補正後の請求項１に係る発明（すなわち、補正発明）は、第２．３のアで検討したように、本件補正前の請求項１に係る発明（すなわち、本願発明）に対して、「ダイオードは、ダイオードとして構成されるトランジスタである」ことを限定したものである。
　逆に言えば、本願発明は、補正発明から前記の限定をなくしたものである。
　そして、前記「ダイオードは、ダイオードとして構成されるトランジスタである」という限定は、第２．４．（３）（３−２）で指摘した「相違点３」に係る構成に他ならない。
　
　　イ．そうすると、本願発明と引用発明とを対比すると、両者は、前記第２．４．（３）（３−２）で指摘した「一致点」の点で一致するとともに、「相違点１」及び「相違点２」の点で相違する。
　
４．判断
（１）相違点１について
　　ア．第２．４．（４）（４−１）のア〜オで指摘したとおりの理由により、相違点１は、実質的な相違点ではない。
　
　　イ．また、仮に、相違点１が実質的な相違であるとしても、第２．４．（４）（４−１）のカで指摘したとおりの理由により、引用発明を相違点１に係る構成とすることは、引用例の記載に基づいて、当業者であれば適宜なし得たものと認められる。
　
（２）相違点２について
　　ア．第２．４．（４）（４−２）のア〜オで指摘したとおりの理由により、相違点２は、実質的な相違点ではない。
　
（３）まとめ
　　ア．以上のとおりであるから、相違点１及び２は、いずれも、実質的な相異点ではないから、引用発明は本願発明と同一の発明である。
　したがって、本願発明は、引用例に記載された発明である。
　
　　イ．仮に、相違点１が実質的な相異点であるとしても、引用発明を相違点１に係る構成とすることは、引用例の記載に基づいて、当業者であれば適宜なし得たものと認められる。
　したがって、本願発明は、引用例の記載を参酌すれば、引用発明に基づいて当業者が容易に発明をすることができたものと認められる。
　
　
第４．結言
　以上のとおり、本願発明は引用例に記載された発明であると認められるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
　また、仮に、本願発明が相違点１において引用発明と実質的に相違するとしても、本願発明は、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　したがって、他の請求項について検討するまでもなく、本願は、拒絶すべきものである。
　
　よって、結論のとおり審決する。