【事件の表示】
　平成　２年特許願第２４０６９６号「パケットアドレス変換回路」拒絶査定に対する審判事件［平成　４年　４月２１日出願公開、特開平　４−１２０８３８］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
  １．手続の経緯・本願発明
　本願は、平成２年９月１１日に出願されたものであり、その請求項１に係る発明（以下、「本願発明」という。）は、平成１１年３月１１日付けで補正された明細書及び図面の記載の記載からみて、その請求項１に記載された次のとおりのものである。　
　「1．物理的に1本の通信回線上に各々接続先の異なる複数の論理チャンネル番号を回線毎にそれぞれ独立に定義し、前記回線上を通過し、前記複数の論理チャンネルのいずれかに属するかを識別するための論理チャンネル番号を付加情報としてその内部に含む複数のパケットに対して、それぞれの回線から入力する入力パケットの論理チャンネル番号から複数ある出力線のうちどの出力線に出力パケットが出力されるべきかを指定する出力線番号と、出力線側での出力パケットに対応する新たな論理チャンネル番号とを索引し、該当する出力パケットに論理チャンネル番号の更新および出力線番号の付加をしてパケットスイッチへ出力するパケットアドレス変換回路において、
　アドレスに対応した入力パケットの論理チャンネル番号とこの論理チャンネル番号に対して出力パケットで入れ替える新論理チャンネル番号と出力パケットを送出する出力線番号とをアドレス毎にあらかじめ記憶している連想メモリ回路と、
　入力パケットに含まれる論理チャンネル番号を取り出して前記連想メモリ回路を検索し、論理チャンネル番号の対応領域から新論理チャンネル番号および出力線番号を読み出して新論理チャンネル番号を出力パケットの所定の論理チャンネル番号位置に更新し、かつ出力線番号を付加してパケットスイッチへ出力する制御手段とを有することを特徴とするパケットアドレス変換回路。」
　２．引用例記載の発明
　（１）これに対して、原査定の拒絶の理由に引用された　”ＡＴＭ交換システムアーキテクチャの検討”　電子情報通信学会技術研究報告　ＩＮ８９−３３、１９８９年（平成１年）７月１９日発行（以下、「引用例１」という。）には、下記（イ）〜（ハ）の記載がある。
　（イ）「図２に、通話路の構成モデルを示す。入回線からシステムに入ったセルは、セル同期化部で回線上の受信クロックから、システムの動作クロックに乗り換えられ、さらに、システム内の通話路上で規定されたセル同期タイミングに合わせて出力される。次に、セルはヘッダ処理部に入力される。ここでは、まずセルのヘッダチェックを行ない、ヘッダ部にエラーがなければ、ＶＣＩを基にして、スイッチのどの出線に出力するかを指定する出線情報を付加し、さらにヘッダ部のＶＣＩの値を出回線対応にあらかじめ決められた値に変更する。ヘッダ変換を行った後、セルはＡＴＭスイッチ部に入力され、ヘッダ処理部で付加された出線情報に指定された出線へとスイッチングが行われ、出力される。」（３７頁右欄１〜１２行）
　（ロ）「以上の検討結果に基づくヘッダ処理部の構成を図４に示す。一対一接続呼の場合は、スイッチ前段に配置されたヘッダ処理部が、入力されたセルのヘッダチェックを行ない、ＶＣＩから出線情報と次のリンク上で定義されたＶＣＩ（新ＶＣＩ）の検索を行ない、ＶＣＩの書き換えを行なった後、セルと出線情報をスイッチ部に送る。−−−従ってヘッダ処理部は、ヘッダ部のチェック、変換、メモリ制御を行なうＬＳＩより構成される論理部とそれに接続される汎用メモリからなるテーブルにより実現するのが適当である。」（３９頁右欄１１〜左欄１１行）、
　（ハ）図４には、ヘッダ変換のブロックに接続されたテブールと、ルート情報と新ＶＣＩが記憶されたテーブルをＶＣＩを基に検索する様子が記載されている。
　また、前記記載からみて、テーブルが汎用メモリにより構成され、該メモリでは、ＶＣＩに対応するアドレスに出線情報と新ＶＣＩが記憶されていること、さらに、図２、図４における入り回線上には、接続先の異なる複数のＶＣＩが回線毎に設定され、ヘッダ処理部が、セルアドレス変換回路を持つことも当業者に自明の事項である。
　これら事項及び図２、図４の記載を勘案すると、引用例１には、
　「物理的に1本の通信回線上に各々接続先の異なる複数のＶＣＩを回線毎にそれぞれ独立に定義し、前記回線上を通過し、前記複数のＶＣＩのいずれかに属するかを識別するためのＶＣＩを付加情報としてその内部に含む複数のセルに対して、それぞれの回線から入力する入力セルのＶＣＩから複数ある出線のうちどの出線に出力セルが出力されるべきかを指定する出線情報と、出線側での出力セルに対応する新ＶＣＩとを索引し、該当する出力セルにＶＣＩの更新および出線情報の付加をしてＡＴＭスイッチ部へ出力するセルアドレス変換回路において、
　入力セルのＶＣＩに対応するアドレスに、この入力セルに対して出力セルで入れ替える新ＶＣＩと出セルを送出する出線情報とをアドレス毎にあらかじめ記憶している汎用メモリと、
　入力セルに含まれるＶＣＩを取り出し、これをアドレスとして汎用メモリから、新ＶＣＩおよび出線情報を読み出し、新ＶＣＩを出力セルの所定のＶＣＩ位置に更新し、かつ、出線番号を付加してＡＴＭスイッチ部へ出力する論理部とを有するセルアドレス変換回路。」を構成とする発明（以下、「引用例１に記載された発明」という。）が記載されているものと認められる。
  （２）同じく原査定の理由において引用された特開平１−２３１４５２号公報（以下、「引用例２」という。）には、下記（イ）、（ロ）の記載がある。
　（イ）「第１図を参照すれば、本発明の一実施例のデータ交換機は、プロッセサ９０と、このプロセッサ９０に接続されたデータ交換部１００とを備える。データ交換部１００は、入力通信回線（図示せず）上の論理回線データを入力する入力端子１と、この入力端子１から論理回線データを入力してヘッダ部と通信データ部とに分離する入力制御装置１０と、前記分離されたヘッダ部の更新処理を行なうヘッダ部変換回路４０と、前記分離された通信データ部を一時格納する通信データバッファ２０と、前記ヘッダ部変換回路４０から出力される出力論理回線番号とこの通信データバッファ２０から出力される通信データ部とを合成して論理回線データとして出力する出力制御装置３０と、この出力制御装置３０から前記論理回線データを入力して出力通信回線（図示せず）上に出力する出力端子２とを備えている。−−−前記ヘッダ部変換回路４０は、前記ヘッダ部をあらかじめ登録された入力論理番号と照合し、一致した入力論理回線番号が格納されたアドレスに相当するアドレス制御信号を出力する連想メモリ４００と、このアドレス制御信号に基づいてこの一致した入力論理回線番号に対応するあらかじめ登録された出力論理回線番号を出力する一時記憶回路５００、−−−を備える。」（２頁左下欄５〜右下欄１９行）、
　（ロ）「また、第３図に示すようにこれと同一アドレスをもつメモリ５００のエリアには、プロッセサ９０より入力通信回線の論理回線番号Ｎ1（連想メモリ４００に格納されたヘッダ部Ｈに対応する論理回線番号）に対応した出力通信回線の論理回線番号Ｎ2が格納されている。したがって、入力制御装置１０によって分離され、連想メモリ４００の照合データとなったヘッダ部Ｈに一致した論理回線番号が、連想メモリ４００に登録されていると対応するアドレスのアドレス制御出力（たとえば４０２）がアクティブなり、その結果一時記憶回路５００の同一アドレスに格納された出力論理回線番号（更新ヘッダ部）が出力され、出力制御装置３０へわたされる。」（４頁右上欄１４〜左下欄７行）、との記載がある。
　そして、 前記の記載の連想メモリ４００と一時記憶回路５００は、ある情報（論理回線番号）を探索情報として与えるとそれに関連した情報（出力論理回線番号）を連想的に取り出すものであり、連想記憶装置ともいえるものである。
　これらの事項を勘案すると、
　引用例２には、「連想記憶装置を、入力論理回線データのヘッダ部の論理回線番号を新論理回線番号へ変換するのに、用いること。」からなる発明が記載されている。
　３．対比・判断
　引用例１に記載された発明と本願発明を対比すると、引用例１に記載された発明の「ＶＣＩ」、「新ＶＣＩ」、「出線情報」、「セル」、「ＡＴＭスイッチ部」、「論理回路」「セルアドレス変換回路」は、各々本願発明の「論理チャンネル番号」、「新論理チャンネル番号」、「出力線番号」、「パケット」、「パケットスイッチ」、「制御手段」、「パケットアドレス変換回路」に相当する。また、本願発明の「連想メモリ回路」と引用例１に記載された発明の「汎用メモリ」も論理チャンネル番号に対応して新論理チャンネル番号と出力線番号とを記憶するものである点で、「メモリ回路」といえる。
　してみると、両者は、
　「物理的に1本の通信回線上に各々接続先の異なる複数の論理チャンネル番号を回線毎にそれぞれ独立に定義し、前記回線上を通過し、前記複数の論理チャンネルのいずれかに属するかを識別するための論理チャンネル番号を付加情報としてその内部に含む複数のパケットに対して、それぞれの回線から入力する入力パケットの論理チャンネル番号から複数ある出力線のうちどの出力線に出力パケットが出力されるべきかを指定する出力線番号と、出力線側での出力パケットに対応する新たな論理チャンネル番号とを索引し、該当する出力パケットに論理チャンネル番号の更新および出力線番号の付加をしてパケットスイッチへ出力するパケットアドレス変換回路において、
　入力パケットの論理チャンネル番号に対応してこの論理チャンネル番号に対して出力パケットで入れ替える新論理チャンネル番号と出力パケットを送出する出力線番号とをアドレス毎にあらかじめ記憶しているメモリ回路と、
　入力パケットに含まれる論理チャンネル番号を取り出して前記メモリ回路に入力して、新論理チャンネル番号および出力線番号を読み出して新論理チャンネル番号を出力パケットの所定の論理チャンネル番号位置に更新し、かつ出力線番号を付加してパケットスイッチへ出力する制御手段とを有するパケットアドレス変換回路。」である点で一致し、次の点で相違する。
　（１）メモリ回路について、本願発明が、「アドレスに対応した入力パケットの論理チャンネル番号とこの論理チャンネル番号に対して出力パケットで入れ替える新論理チャンネル番号と出力パケットを送出する出力線番号とをアドレス毎にあらかじめ記憶している連想メモリ回路」である、のに対して、引用例１に記載された発明では、「入力パケット（入力セル）の論理チャンネル番号（ＶＣＩ）に対応するアドレスに、この入力パケット（入力セル）に対して出力パケット（出力セル）で入れ替える新論理チャンネル番号（新ＶＣＩ）と出力パケット（出力セル）を送出する出力線番号（出線情報）とをアドレス毎にあらかじめ記憶している汎用メモリ」である点、　
　（２）制御手段の、入力パケットに含まれる論理チャンネル番号を取り出して前記メモリ回路に入力して、新論理チャンネル番号および出力線番号を読み出すのが、本願発明では、入力パケットに含まれる論理チャンネル番号を取り出して前記連想メモリ回路を検索し、論理チャンネル番号の対応領域から新論理チャンネル番号および出力線番号を読み出す、のに対して、引用例１に記載された発明では、入力パケット（入力セル）に含まれる論理チャンネル番号（ＶＣＩ）を取り出し、これをアドレスとして汎用メモリから、新論理チャンネル番号（新ＶＣＩ）および出力線番号（出線情報）を読み出す点、
で相違する。
　そこで、前記相違点（１）、（２）について検討する。
　アドレスに対応した情報とこの情報に対応する情報をアドレス毎にあらかじめ記憶している連想メモリ回路と、入力情報により前記連想メモリ回路のアドレスに対応した情報を検索し、該情報の対応領域から他の情報を読み出す制御手段をもつ連想記憶装置は本願出願前より周知技術（必要ならば、「電子情報通信ハンドブック」、社団法人電子情報通信学会ハンドブック委員会編、オーム社発行、昭和６３年３月３０日、第１版第１刷、８９９頁〜９００頁、「４・３連想メモリ」の項、　特開昭５３−５３２２９号公報参照）であり、そして、引用例２には、「連想記憶装置を、入力パケット（入力論理回線データ）のヘッダ部の論理回線番号を新論理回線番号へ変換するのに、用いること　。」が記載されており、入力パケットのヘッダ部の変換に連想記憶の技術を使用することが記載されているのであるから、
　引用例１に記載された発明において、メモリ回路手段及び制御手段について、前記周知技術を適用し、その適用にあっては、前記周知技術の、アドレスに対応した情報を「アドレスに対応した論理チャンネル番号」とし、この情報に対応する情報を「この論理チャンネル番号に対して出力パケットで入れ替える新論理チャンネル番号と出力パケットを送出する出力線番号」として適用することは当業者が普通になすべきことであり、引用例１に記載された発明において、メモリ回路について、「アドレスに対応した入力パケットの論理チャンネル番号とこの論理チャンネル番号に対して出力パケットで入れ替える新論理チャンネル番号と出力パケットを送出する出力線番号とをアドレス毎にあらかじめ記憶している連想メモリ回路」となし、制御手段について、「入力パケットに含まれる論理チャンネル番号を取り出して前記連想メモリ回路を検索し、論理チャンネル番号の対応領域から新論理チャンネル番号および出力線番号を読み出す」ように制御することは、当業者が容易に成し得たことである。
　　　　
　４．したがって、本願発明は、引用例１、引用例２及び周知技術に基づいて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって結論のとおり審決する。