【事件の表示】
　特願２００５−１３９１６２「高誘電率のゲート絶縁膜を有する半導体装置及びそれの製造方法」拒絶査定不服審判事件〔平成１８年　１月２６日出願公開、特開２００６−　２４８９４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成１７年５月１１日の出願（パリ条約に基づく優先権主張　２００４年７月５日、大韓民国、２００５年１月２７日、アメリカ合衆国）であって、平成２３年４月２１日付けの拒絶理由通知に対して、同年７月２６日に意見書及び手続補正書が提出され、平成２４年２月６日付けの拒絶理由通知（最後）に対して、同年５月１４日に意見書及び手続補正書が提出されたが、同年６月５日付けで、同年５月１４日に提出された手続補正書による補正の却下がなされ、同日付けで拒絶査定がなされた。
　そして、同年１０月１２日に拒絶査定不服審判が請求されるとともに手続補正書が提出され、その後、平成２５年１月２１日付けで審尋がなされたが、前記審尋に対する回答書は提出されなかった。
　
第２　補正の却下の決定
　
［補正の却下の決定の結論］
　平成２４年１０月１２日に提出された手続補正書による補正を却下する。
　
［理由］
１　補正の内容
　平成２４年１０月１２日に提出された手続補正書による補正（以下「本件補正」という。）は、平成２３年７月２６日に提出された手続補正書により補正された本件補正前（以下「本件補正前」という。）の特許請求の範囲の１〜１６を補正して、本件補正後の特許請求の範囲の請求項１〜１２とするものであり、本件補正前の請求項５及び本件補正後の請求項４については、以下のとおりである。
　
（補正前）
「【請求項５】
　基板上に形成され、ハフニウムアルミニウム酸化物含有固体物質を含むゲート絶縁膜パターンと前記ゲート絶縁膜パターン上に形成される第１ゲート導電膜パターンを含むゲート構造物と、
　前記ゲート構造物と隣接する基板の表面部位に配置されており、ｐ型不純物がドーピングされたソース／ドレイン領域と、
　前記基板とゲート絶縁膜パターンとの間に形成され、シリコン含有固体物質を含む第１薄膜パターンと、
　前記ゲート絶縁膜パターンと第１ゲート導電膜パターンの間に形成され、タンタル含有固体物質を含む第２薄膜パターンと、
を含むことを特徴とする半導体装置。」
　
（補正後）
「【請求項４】
　基板上に形成され、ハフニウムアルミニウム酸化物含有固体物質を含むゲート絶縁膜パターンと前記ゲート絶縁膜パターン上に形成される第１ゲート導電膜パターンを含むゲート構造物と、
　前記ゲート構造物と隣接する基板の表面部位に配置されており、ｐ型不純物がドーピングされたソース／ドレイン領域と、
　前記基板とゲート絶縁膜パターンとの間に形成され、シリコン含有固体物質を含む第１薄膜パターンと、
　前記ゲート絶縁膜パターンと第１ゲート導電膜パターンの間に形成され、タンタル含有固体物質を含む第２薄膜パターンと、
を含み、
　前記ゲート絶縁膜パターンは、原子層単位のハフニウム−酸化物薄膜と原子層単位のアルミニウム−酸化物薄膜とが交互に積層して形成されており、窒素を更に含むことを特徴とする半導体装置。」
　
２　補正事項の整理
　本件補正による補正事項のうち請求項４についての補正事項を整理すると、次のとおりである。
　
〈補正事項１〉
　本件補正前の請求項５の「前記ゲート絶縁膜パターンと第１ゲート導電膜パターンの間に形成され、タンタル含有固体物質を含む第２薄膜パターンと、を含むことを特徴とする半導体装置。」を、本件補正後の請求項４の「前記ゲート絶縁膜パターンと第１ゲート導電膜パターンの間に形成され、タンタル含有固体物質を含む第２薄膜パターンと、を含み、前記ゲート絶縁膜パターンは、原子層単位のハフニウム−酸化物薄膜と原子層単位のアルミニウム−酸化物薄膜とが交互に積層して形成されており、窒素を更に含むことを特徴とする半導体装置。」とすること。
　
３　新規事項の追加の有無及び補正の目的の適否についての検討
（１）上記補正事項１は、本件補正前の請求項５の「ゲート絶縁膜パターン」が、「原子層単位のハフニウム−酸化物薄膜と原子層単位のアルミニウム−酸化物薄膜とが交互に積層して形成され」たものであるとともに「窒素を更に含む」ことを限定するものであるから、平成１８年法律第５５号改正付則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第４項（以下、「特許法第１７条の２第４項」という。）第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　したがって、上記補正事項１は特許法第１７条の２第４項に規定する要件を満たす。
　
（２）上記補正事項１により補正された部分について、本願の願書に最初に添付した明細書、特許請求の範囲と図面（以下それぞれ「当初明細書」、「当初特許請求の範囲」と「当初図面」という。また、本願の願書に最初に添付した明細書、特許請求の範囲又は図面をまとめて「当初明細書等」という。）には、以下のように記載されている。
　
（２−１）「原子層単位のハフニウム−酸化物薄膜と原子層単位のアルミニウム−酸化物薄膜とが交互に積層して形成され」る点について
・「本実施例では、前記ゲート絶縁膜１４’は原子層積層で形成する。ここで、前記ゲート絶縁膜１４’の形成は実施例１と類似である。」（当初明細書の段落【００５５】）
・「具体的に、前記シリコン基板１０を蒸着チャンバー内に位置させる。そして、約３００℃の温度と約１Ｔｏｒｒの圧力を有する工程条件を設定した後、前記シリコン基板１０の上部にハフニウムソース物質として金属有機前駆体であるＨｆ（ＯｔＢｕ）４を約１秒間導入する。これによって、前記シリコン基板１０上にＨｆ（ＯｔＢｕ）４の一部分が化学吸着される。その後、前記シリコン基板１０の上部にパージガスとしてアルゴンガスを約１秒間導入する。これによって、前記シリコン基板１０上に化学吸着されない（物理吸着）Ｈｆ（ＯｔＢｕ）４の残り部分を除去する。そして、前記シリコン基板１０の上部に酸素ソース物質としてＯ３を約３秒間導入する。従って、前記シリコン基板１０上に化学吸着されたＨｆ（ＯｔＢｕ）４の一部分とＯ３が反応し、その結果、原子層単位のハフニウム−酸化物で構成される薄膜が形成される。その後、前記シリコン基板１０の上部にパージガスとしてアルゴンガスを約３秒間導入して、前記シリコン基板１０上に化学的に反応しないＯ３を除去する。その後、前記シリコン基板１０の上部にアルミニウムソース物質としてＴＭＡを約１秒間導入する。これによって、前記シリコン基板１０上にＴＭＡの一部分が化学吸着される。そして、前記シリコン基板１０の上部にパージガスとしてアルゴンガスを約１秒間導入する。これによって、前記シリコン基板１０上に化学吸着されないＴＭＡの残り部分を除去する。その後、前記シリコン基板１０の上部に酸素ソース物質としてＯ３を約３秒間導入する。従って、前記シリコン基板１０上に化学吸着されたＴＭＡの一部分と前記Ｏ３が反応し、その結果、原子層単位のアルミニウム−酸化物で構成される薄膜が形成される。その後、前記シリコン基板１０の上部にパージガスとしてアルゴンガスを約３秒間導入する。これによって、前記シリコン基板１０上に化学的に反応しないＯ３を除去する。」（当初明細書の段落【００５６】）
・「ここで、前記原子層単位のハフニウム−酸化物薄膜の形成と原子層単位のアルミニウム−酸化物薄膜の形成を反復して行う。これによって、前記シリコン基板１０上にハフニウムアルミニウム酸化物含有固定物質で構成されたゲート絶縁膜１４’が形成される。・・・（以下省略）・・・」（当初明細書の段落【００５７】）
　
（２−２）「窒素を更に含む」点について
・「前記ゲート絶縁膜パターンは、窒素を更に含むことを特徴とする請求項６記載の半導体装置。」（当初特許請求の範囲の【請求項８】）
・「又、前記ゲート絶縁膜パターン１４ｂは、より緻密な構造で形成するために、前記ハフニウムアルミニウム酸化物含有固体物質に窒素が更に含まれることが好ましい。このように、前記ゲート絶縁膜パターン１４ｂが緻密な構造を有する場合、後続されるソース／ドレイン領域の形成のための不純物のドーピングで発生することができる不純物浸透のような不良を抑制することができる。特に、ＰＭＯＳトランジスタの場合、前記ゲート絶縁膜パターン１４ｂを緻密な構造を有するように形成することにより、ボロン浸透のような不良を抑制することができる。」（当初明細書の段落【００４９】）
・「又、図５に示される前記ゲート絶縁膜パターン１４ｂをより緻密な構造で形成するために、前記ハフニウムアルミニウム酸化物含有固体物質に窒素を更に含ませる。従って、本実施例では、前記ゲート絶縁膜１４’を形成した後、前記ゲート絶縁膜１４’を窒化雰囲気で熱処理させる工程を更に行うことができる。・・・（以下省略）・・・」（当初明細書の段落【００５８】）
　　
　よって、上記補正事項１は、当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入しないものである。
　したがって、上記補正事項１は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　
（３）新規事項の追加の有無及び補正の目的の適否についての検討のまとめ
　以上検討したとおり、上記補正事項１は、特許法第１７条の２第３項及び４項に規定する要件を満たすものである。
　そして、本件補正は、特許法第１７条の２第４項第２号に掲げる特許請求の範囲の減縮を目的とする補正を含むものであるから、本件補正による補正後の特許請求の範囲に記載されている事項により特定される発明が、特許出願の際独立して特許を受けることができるものであるか（平成１８年法律５５号改正付則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法第１７条の２第５項において準用する同法第１２６条第５項（以下「特許法第１２６条第５項」という。）に規定する独立特許要件を満たすか）否かを、更に検討する。
　
４　独立特許要件を満たすか否かの検討
（１）本願補正発明
　本件補正による補正後の請求項１〜１２に係る発明は、本件補正により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜１２に記載されている事項により特定されるとおりのものであり、そのうちの請求項４に係る発明（以下「本願補正発明」という。）は、補正後の請求項４に記載されている事項により特定される、上記「１　補正の内容」に補正後の請求項４として記載したとおりのものであり、再掲すると次のとおりである。
　
【本願補正発明】
「【請求項４】
　基板上に形成され、ハフニウムアルミニウム酸化物含有固体物質を含むゲート絶縁膜パターンと前記ゲート絶縁膜パターン上に形成される第１ゲート導電膜パターンを含むゲート構造物と、
　前記ゲート構造物と隣接する基板の表面部位に配置されており、ｐ型不純物がドーピングされたソース／ドレイン領域と、
　前記基板とゲート絶縁膜パターンとの間に形成され、シリコン含有固体物質を含む第１薄膜パターンと、
　前記ゲート絶縁膜パターンと第１ゲート導電膜パターンの間に形成され、タンタル含有固体物質を含む第２薄膜パターンと、
を含み、
　前記ゲート絶縁膜パターンは、原子層単位のハフニウム−酸化物薄膜と原子層単位のアルミニウム−酸化物薄膜とが交互に積層して形成されており、窒素を更に含むことを特徴とする半導体装置。」
　
（２）引用例の表示
引用例１：特開２００２−２３７４６９号公報
　
（３）引用例１の記載、引用発明
（３−１）引用例１の記載
　本願の優先権主張の日前に日本国内において頒布され、原査定の根拠となった拒絶の理由において引用文献１として引用された刊行物である、特開２００２−２３７４６９号公報（以下「引用例１」という。）には、「半導体素子の金属ゲート形成方法」（発明の名称）に関して、図３とともに、次の記載がある（なお、下線は当合議体が付加したものである。以下同様。）。
　
＜発明の属する技術分野と従来の技術＞
ア．「【０００１】
【発明の属する技術分野】本発明は半導体素子の金属ゲート形成方法に関し、特にゲート絶縁膜の特性低下を防止することが可能な半導体素子の金属ゲート形成方法に関する。
【０００２】
【従来の技術】周知の如く、ＭＯＳＦＥＴにおけるゲート絶縁膜の材料としては、熱酸化によるシリコン酸化膜ＳｉＯ2が、ゲートの材料としてはポリシリコン膜が主に用いられてきた。ところで、半導体素子の集積度が増加するにつれて、ゲートの線幅は勿論、ゲート絶縁膜の膜厚減少が共に要求されている。
しかし、ゲート絶縁膜の材料としてシリコン酸化膜が用いられる場合、ゲート絶縁膜の膜厚が薄すぎるとと、前記ゲート絶縁膜を介してダイレクトトンネリング(direct tunneling)による漏洩電流が大きくなるため、結果として素子特性が不安定になる
　
イ．「【０００４】従って、かかる問題を克服するための方法の一環として、
最近はシリコン酸化膜より相対的に誘電率の高い高誘電物質をゲート絶縁膜の材料として用いる研究が行われている。
　
＜発明が解決しようとする課題＞
ウ．「【００１３】
【発明が解決しようとする課題】従って、本発明は、かかる問題点を解決するためのもので、
その目的はゲート絶縁膜の特性低下を防止することが可能な金属ゲート形成方法を提供することにある。
　
＜発明の実施の形態＞
エ．「【００１６】
【発明の実施の形態】以下、本発明を添付図に基づいて詳細に説明する。
【００１７】図３ａ乃至図３ｃは本発明の実施例による金属ゲート形成方法を説明するための各工程別断面図である。
【００１８】図３ａを参照すると、
シリコン基板１を用意
前記シリコン基板１の表面上に熱酸化工程によって厚さ１０〜４０Åのシリコン酸化膜からなるゲート絶縁膜３を形成する。
【００１９】一方、
前記ゲート絶縁膜３として前記熱酸化工程によるシリコン酸化膜の代わりに、
３次元系混合絶縁膜
ＨｆＡｌＯ
の中から選択されたいずれかの高誘電絶縁膜を形成することも可能である。また、前記高誘電絶縁膜の蒸着の前に超薄膜(ultra thin)のシリコン酸化膜を形成することも可能である。しかも、前記高誘電絶縁膜をゲート絶縁膜として用いる場合、その特性改善のために、
窒素
雰囲気で１０〜３００秒間の急速熱工程、或いは１０〜１００分間のファーネス工程を用いてアニーリングを行うことができる
　
オ．「【００２１】図３ｂを参照すると、
前記ゲート絶縁膜３上にバリヤ金属膜４とゲート用金属膜５を順次蒸着し
　
カ．「【００２４】一方、
前記バリヤ金属膜４は
ＴａＮ
からなる群より選択されるいずれか一つで形成され
前記ゲート用金属膜５
ポリシリコン、タングステン窒化膜及びタングステン膜の積層構造(poly-Si/WN/W)で形成し
【００２５】（・・・途中省略・・・）
【００２６】
図３ｃを参照すると、公知のフォトリソグラフィ工程で前記ハードマスク膜６をパターニングする。その後、エッチングマスクとしてパターニングされたハードマスク膜６を用いたエッチング工程によって前記ゲート用金属膜５、バリヤ膜４及びゲート絶縁膜３を連続的にエッチングし、本発明による金属ゲート１０を形成する。
　
キ．摘記した上記カ．の段落【００２６】の記載を参照すると、図３（ｃ）から、パターニングされたハードマスク膜６を用いたエッチング工程によって、ゲート用金属膜５、バリヤ膜４及びゲート絶縁膜３がパターニングされていることが見て取れる。
　
（３−２）引用発明
　上記ア．〜キ．を総合すれば、引用例１には、次の発明（以下「引用発明」という。）が記載されている。
　
【引用発明】
「シリコン基板１の表面上に形成され、ＨｆＡｌＯからなるパターニングされたゲート絶縁膜３と、前記パターニングされたゲート絶縁膜３上に形成される、パターニングされたポリシリコン、タングステン窒化膜及びタングステン膜の積層構造からなるゲート用金属膜５を含む金属ゲート１０と、
　前記シリコン基板１と前記パターニングされたゲート絶縁膜３との間に形成され、パターニングされた超薄膜のシリコン酸化膜と、
　前記パターニングされたゲート絶縁膜３とパターニングされた前記ゲート用金属膜５の間に形成され、ＴａＮからなるパターニングされたバリヤ金属膜４と、を含み、
　前記ゲート絶縁膜３が窒素雰囲気中でアニーリングされたことを特徴とする半導体素子。」
　
（４）対比
（４−１）次に、本願補正発明と引用発明とを対比する。
ア．引用発明の「シリコン基板１」は、本願補正発明の「基板」に相当し、以下同様に、「ＨｆＡｌＯからなるパターニングされたゲート絶縁膜３」は「ハフニウムアルミニウム酸化物含有固体物質を含むゲート絶縁膜パターン」に、「金属ゲート１０」は「ゲート構造物」に、「半導体素子」は「半導体装置」にそれぞれ相当している。
　
イ．本願明細書の段落【００６９】には「このようなタンタル含有固定物質の例としては、タンタル窒化物が挙げられる。」と記載されているので、引用発明の「ＴａＮからなるパターニングされたバリヤ金属膜４」は本願補正発明の「タンタル含有固体物質を含む第２薄膜パターン」に相当する。
　
ウ．本願明細書の段落【００６７】には「このようなシリコン含有固体物質の例としては、シリコン酸化物又はシリコン酸窒化物等が挙げられる。」と記載されているので、引用発明の「パターニングされた超薄膜のシリコン酸化膜」は本願補正発明の「シリコン含有固体物質を含む第１薄膜パターン」に相当する。
　
エ．本願明細書には本願補正発明の「第１ゲート導電膜パターン」に関連して、以下の記載がある。
（実施例１）
（ア）「【００３９】
　その後、
前記ゲート絶縁膜１４上にポリシリコンで構成されたゲート導電膜１６を約１０００Å以下の厚さを有するように形成する。
　
（実施例２）
（イ）「【００５０】
　
前記ゲート絶縁膜パターン１４ｂ上にゲート導電膜パターン１６ｂが形成されている。本実施例によるゲート導電膜パターン１６ｂは、実施例１のゲート導電膜パターン１６ａと類似である。
　
（実施例３）
（ウ）「【００７１】
　
前記第１ゲート導電膜パターン１６ａ上には、第２ゲート導電膜パターン５５ａが形成されている。
（エ）「【００７３】
　特に、
前記第２ゲート導電膜パターン５５ａは、ポリシリコン、金属、金属窒化物等で構成される。これは単独で用いることが好ましく、場合によって二つ以上を混合して用いることもできる。前記金属の例としては、タングステン、モリブデン、チタニウム、タンタル、アルミニウム、銅、ハフニウム、ジルコニウム等が挙げられる。これは単独で用いることが好ましく、場合によって二つ以上を混合して用いることもできる。そして、前記金属窒化物の例としては、モリブデン窒化物、チタニウム窒化物、タンタル窒化物、ハフニウム窒化物、ジルコニウム窒化物、アルミニウム窒化物、タンタルシリコン窒化物等が挙げられる。これは単独で用いることが好ましく、場合によって二つ以上を混合して用いることもできる。
　
（実施例４）
（オ）「【００９２】
　続けて、
前記ゲート絶縁膜１４’上に実施例３と同じ第２薄膜５３を形成する。その後、実施例２と同じ方法で前記第２薄膜５３上に第１ゲート導電膜１６を形成する。そして、前記第１ゲート導電膜１６上に実施例３と同じ第２ゲート導電膜５５を形成する
【００９３】
　図１４を参照すると、図７で説明した方法と同じ方法で、前記シリコン基板１０上に形成した前記第２ゲート導電膜５５、第１ゲート導電膜１６、第２薄膜５３、ゲート絶縁膜１４’、及び第１薄膜５１をパターニングして、
第１薄膜パターン５１ｂ、ゲート絶縁膜パターン１４ｂ、第２薄膜パターン５３ｂ、第１ゲート導電膜パターン１６ｂ、及び第２ゲート導電膜パターン５５ｂで構成されるゲート構造物５０ｂを形成する。
　
　上記（ア）〜（オ）を総合すれば、本願の明細書に記載された実施例４には、「ポリシリコン」で構成された「第１ゲート導電膜パターン１６ｂ」上に、単独または二つ以上を混合して用いられる「ポリシリコン、金属、又は金属窒化物」で構成された「第２ゲート導電膜パターン５５ｂ」を積層した構成が開示されている。
　したがって、本願補正発明の「第１ゲート導電膜パターン」は、実施例４のように「ポリシリコン」で構成された「第１ゲート導電膜パターン１６ｂ」及び「ポリシリコン、金属、又は金属窒化物」の単独または二つ以上を混合して構成された「第２ゲート導電膜パターン５５ｂ」を積層した構造を有する場合には、下層側に位置する、「ポリシリコン」で構成された「第１ゲート導電膜パターン１６ｂ」に相当するものと認められる。
　一方、引用発明の「パターニングされたポリシリコン、タングステン窒化膜及びタングステン膜の積層構造からなるゲート用金属膜５」は、「ポリシリコン」からなる第１の膜の上に「タングステン窒化膜及びタングステン膜」からなる第２の膜を積層した構成と考えることができる。
　したがって、引用発明の「パターニングされたポリシリコン、タングステン窒化膜及びタングステン膜の積層構造からなるゲート用金属膜５」のうち「パターニングされたポリシリコン」の膜は、本願補正発明の「第１ゲート導電膜パターン」に相当している。
　
（４−２）そうすると、本願補正発明と引用発明の一致点と相違点は、次のとおりとなる。
　
《一致点》
「基板上に形成され、ハフニウムアルミニウム酸化物含有固体物質を含むゲート絶縁膜パターンと前記ゲート絶縁膜パターン上に形成される第１ゲート導電膜パターンを含むゲート構造物と、
　前記基板とゲート絶縁膜パターンとの間に形成され、シリコン含有固体物質を含む第１薄膜パターンと、
　前記ゲート絶縁膜パターンと第１ゲート導電膜パターンの間に形成され、タンタル含有固体物質を含む第２薄膜パターンと、
を含むことを特徴とする半導体装置。」
　
《相違点》
《相違点１》
　本願補正発明は、「ゲート構造物と隣接する基板の表面部位に配置されており、ｐ型不純物がドーピングされたソース／ドレイン領域」を含むのに対して、引用発明は、このような特定がなされていない点。
　
《相違点２》
　本願補正発明は、「ゲート絶縁膜パターン」が、「原子層単位のハフニウム−酸化物薄膜と原子層単位のアルミニウム−酸化物薄膜とが交互に積層して形成」されているのに対して、引用発明は、パターニングされたゲート絶縁膜３について、このような特定がなされていない点。
　
《相違点３》
　本願補正発明は、「ゲート絶縁膜パターン」が、「窒素を更に含む」のに対して、引用発明は、「ゲート絶縁膜３」について、「窒素雰囲気中でアニーリングされたことを特徴とする」ものであるが、「窒素を更に含む」ものであるか不明である点。
　
（５）相違点についての判断
（５−１）相違点１について
　摘記した上記（３−１）のア．には、「
ＭＯＳＦＥＴにおけるゲート絶縁膜の材料としては、熱酸化によるシリコン酸化膜ＳｉＯ
2
が、ゲートの材料としてはポリシリコン膜が主に用いられてきた。
その目的はゲート絶縁膜の特性低下を防止することが可能な金属ゲート形成方法を提供することにある。
　したがって、引用発明をＭＯＳＦＥＴに適用するにあたり、ソース／ドレイン領域としてｐ型の不純物がドーピングされた領域とし、当該ソース／ドレイン領域をゲート構造物と隣接する基板の表面部位に配置することは当業者が容易になし得たことである。
　以上のとおり、上記相違点１は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（５−２）相違点２について
　ゲート絶縁膜としてＨｆＡｌＯ膜を形成するにあたり、「原子層単位のハフニウム−酸化物薄膜と原子層単位のアルミニウム−酸化物薄膜とが交互に積層して形成」することは、本願の優先権主張の日前に外国において頒布された刊行物である、下記周知例１に記載されているように、周知の技術である。
　
・周知例１：国際公開第２００３／１０５２０５号
　上記周知例１には、第３図とともに次の記載がある（ここにおいて、翻訳は周知例１に係る国際出願の国内段階における公表公報（特表２００５−５２９４９２号公報）を参考にして当合議体が作成したものである。）。
　
ア．「In one embodiment, 
a method of forming a gate dielectric on a transistor body region includes the atomic layer deposition (ALD) of an amorphous film containing HfAl0
3
 on the transistor body region.
The HfAl0
3
 film thickness is controlled by repeating for a number of cycles the pulsing of the hafnium containing precursor, the first oxygen containing precursor, the aluminum containing precursor, and the second oxygen containing precursor until the desired thickness is formed.
　Advantageously, a
 gate dielectric formed as a HfAlO
3
  film has 
a relatively small leakage current
　
Other embodiments include structures for transistors, memory devices, and electronic systems with dielectric gates of HfAlO
3
  film. Such dielectric gates provide a significantly thinner equivalent oxide thickness compared with a silicon oxide gate having the same physical thickness. Alternatively, such dielectric gates provide a significantly thicker physical thickness than a silicon oxide gate having the same equivalent oxide thickness.
トランジスタのボディ領域上にゲート絶縁膜を形成する方法は、トランジスタのボディ領域上へのＨｆＡｌＯ
3
を含有する非晶質被膜の原子層堆積（ＡＬＤ）による形成を含む
ＨｆＡｌＯ
3
被膜の厚さは、所望の厚さが得られるまで、ハフニウム含有原料、第１の酸素含有原料、アルミニウム含有原料及び第２の酸素含有原料のパルスモードによる供給を多数サイクル反復することにより制御される
　有利なことに、
ＨｆＡｌＯ
3
被膜として形成されるゲート絶縁膜は、
比較的小さいリーク電流
を有する
　
他の実施例は、ＨｆＡｌＯ
3
被膜の絶縁ゲートを有するトランジスタ、メモリデバイス及び電子システムの構造を包含する。かかる絶縁ゲートは、物理的厚さが同一のシリコン酸化ゲートと比べて有意に薄い酸化物等価膜厚を与える。あるいは、かかる絶縁ゲートは、酸化物等価膜厚が同一のシリコン酸化ゲートより有意に厚い物理的膜厚を与える
　
イ．「Significantly, ALD provides for controlling film thickness in a straightforward, simple manner by controlling the number of growth cycles.」（明細書第１０頁第３２行〜第１１頁第２行。当審訳：成長サイクルの数を制御することによりＡＬＤ法は膜厚の制御を簡単に行えるということが重要である。）
　
ウ．「Figure 3 illustrates a flow diagram of elements for an embodiment of a method to process a HfAl03 film according to the teachings of the present invention. The method can be implemented with the atomic layer deposition system of Figure 2A, B. At block 305, a substrate is prepared. The substrate used for forming a transistor is typically a silicon or silicon containing material. In other embodiments, germanium, gallium arsenide, and silicon-on-sapphire substrates may be used. This preparation process includes cleaning of the substrate 210 and forming layers and regions of the substrate, such as drains and sources of a metal oxide semiconductor (MOS) transistor, prior to forming a gate dielectric. The sequencing of the formation of the regions of the transistor being processed follows typical sequencing that is generally performed in the fabrication of a MOS transistor as is well known to those skilled in the art. Included in the processing prior to forming a gate dielectric is the masking of substrate regions to be protected during the gate dielectric formation, as is typically performed in MOS fabrication, h this embodiment, the unmasked region includes a body region of a transistor, however one skilled in the art will recognize that other semiconductor device structures may utilize this process. Additionally, the substrate 210 in its ready for processing form is conveyed into a position in reaction chamber 220 for ALD processing.
　
At block 310, a precursor containing hafnium is pulsed into reaction chamber 220. In particular, HfCl
4
 is used as a source material.
　
At block 315, a first purging gas is pulsed into the reaction chamber 220. In particular, pure nitrogen with a purity greater than 99.99% is used as a purging gas for HfCl
4
For the hafnium sequence using HfCl
4
 as the precursor, water vapor is selected as the precursor acting as an oxidizing reactant to form a hafnium oxide on the substrate 210
　
Following the pulsing of oxidizing reactant water vapor, at block 325, the first purging gas is injected into the reaction chamber 220. In the HfCl
4
 / water vapor sequence, pure nitrogen gas is used to purge the reaction chamber after pulsing each precursor gas
　During the HfCl4 / water vapor sequence, the substrate is held between about 350℃ and about 550℃ by the heating element 230 with the reaction chamber used in a low -pressure (250 Pa) hot wall configuration. In other embodiments the substrate is held between about 500℃ and 1000℃. The HfCl4 pulse time ranges from about 1.0 sec to about 2.0 sec. After the HfCl4 pulse, the hafnium sequence continues with a purge pulse followed by a water vapor pulse followed by a purge pulse. In one embodiment, performing a purge pulse followed by a water vapor pulse followed by a purge pulse takes about 2 seconds. In another embodiment, each pulse in the hafnium sequence after the HfCl4 pulse has a 2 second pulse period.
　
At block 330, a precursor containing aluminum is pulsed into the reaction chamber 220. In one embodiment, trimethylaluminium (TMA), A1(CH
3
)
3
, is used as the aluminum containing precursor following the HfCl
4
 / ozone sequence
　
At block 335, a second purging gas is introduced into the system. For a TMA precursor, purified argon is used as a purging and carrier gas.
　
Following the pulsing of the distilled water vapor acting as an oxidizing reactant, at block 345, the second purging gas is injected into the reaction chamber 200. In the TMA / distilled water vapor sequence, argon gas is used to purge the reaction chamber after pulsing each precursor gas
This completes not only the TMA/distilled water vapor sequence, but it also completes a hafnium sequence / aluminum sequence cycle forming a HfAlO
3
 layer having a set thickness associated with one ALD cycle.
　
ブロック３１０において、ハフニウム含有原料は反応室２２０内にパルスモードで供給される。詳述すると、ＨｆＣｌ
4
はソース材料として使用される。
　
ブロック３１５では、第１の浄化ガスが反応室２２０にパルスモードで供給される。詳述すると、純度が９９．９９％より高い純粋の窒素をＨｆＣｌ
4
の浄化ガスとして使用する
原料としてＨｆＣｌ
4
を用いるハフニウム工程では、水蒸気が酸化反応剤として働く原料として選択され、基板２１０上に酸化ハフニウムを形成する。
　
酸化反応剤である水蒸気のパルスモードによる供給に続いて、ブロック３２５では、第１の浄化ガスが反応室２２０内に注入される。ＨｆＣｌ
4
／水蒸気工程において、純粋な窒素ガスが各原料ガスのパルスモードによる供給後に反応室浄化のために使用される
　ＨｆＣｌ4水蒸気工程の間、基板は加熱素子２３０により約３５０℃と約５５０℃の間に保持され、反応室は低圧（２５０Ｐａ）の高温壁構造として使用される。基板が約５００℃と約１０００℃との間に保持される他の実施例もある。ＨｆＣｌ4のパルス時間は約１．０秒から約２．０秒の範囲内にある。ＨｆＣｌ4のパルスモードによる供給後、ハフニウム工程が継続され、浄化ガスがパルスモードで供給された後に水蒸気のパルスモードによる供給があり、その後再び浄化ガスがパルスモードで供給される。１つの実施例において、浄化ガスがパルスモードで供給された後に水蒸気がパルスモードで供給され、その後再び浄化ガスがパルスモードで供給されるが、これは約２秒かかる。別の実施例において、ＨｆＣｌ4のパルスモードによる供給後のハフニウム工程における各パルスモードは２秒の長さを有する。
　
ブロック３３０では、アルミニウム含有原料が反応室２２０内にパルスモードで供給される。１つの実施例において、トリメチルアルミニウム（ＴＭＡ）、Ａｌ（ＣＨ
3
）
3
、は、ＨｆＣｌ
4
／オゾン工程の後にアルミニウム含有原料として使用される。
　
ブロック３３５では、第２の浄化ガスがシステムに導入される。ＴＭＡ原料については、精製されたアルゴンが浄化及びキャリアガスとして使用される。
　
酸化反応剤として作用する蒸留水の蒸気がパルスモードで供給された後、ブロック３４５では、第２の浄化ガスが反応室２２０に供給される。ＴＭＡ／蒸留水工程では、各原料ガスのパルスモードによる供給後に、アルゴンが反応室の浄化に使用される。
これにより、ＴＭＡ／蒸留水蒸気工程だけでなく、ハフニウム工程／アルミニウム工程のサイクルが完了し、１つのＡＬＤサイクルに関連して設定した膜厚のＨｆＡｌＯ
3
層が形成される
　
エ．「Once a set of periods for one cycle is determined, the growth rate for the HfAlO3 film will be set at a value such as N nm/cycle. 
For a desired HfAlO
3
 film thickness, t, in an application such as forming a gate dielectric of a MOS transistor, the ALD process should be repeated for t/N cycles.
所望の膜厚ｔのＨｆＡｌＯ
3
を得るには、ＭＯＳトランジスタのゲート絶縁膜形成のような用途において、ＡＬＤプロセスをｔ／Ｎサイクル反復する必要がある
　
　以上、周知例１に記載されているように、ゲート絶縁膜としてＨｆＡｌＯ膜を形成するにあたり、「原子層単位のハフニウム−酸化物薄膜と原子層単位のアルミニウム−酸化物薄膜とが交互に積層して形成」することは周知であるから、引用発明におけるＨｆＡｌＯを含むパターニングされたゲート絶縁膜３を、「原子層単位のハフニウム−酸化物薄膜と原子層単位のアルミニウム−酸化物薄膜とが交互に積層して形成」することは、当業者であれば容易になし得たことである。
　以上のとおり、上記相違点２は、当業者が容易になし得た範囲に含まれる程度のものである。
　
（５−３）相違点３について
　引用発明は、「前記ゲート絶縁膜３が窒素雰囲気中でアニーリングされたことを特徴とする」ものであるが、ゲート絶縁膜３が「窒素を更に含む」ものであるか不明である。この点に関して、引用例１には、上記（３−１）のエ．で摘記したように、「
前記高誘電絶縁膜をゲート絶縁膜として用いる場合、その特性改善のために
窒素
雰囲気で１０〜３００秒間の急速熱工程、或いは１０〜１００分間のファーネス工程を用いてアニーリングを行うことができる
　ここで、本願の優先権主張の日前に頒布された刊行物である、下記周知例２に示されるように、ＨｆＡｌＯ膜からなるゲート絶縁膜において、熱的安定性の向上、ボロンの浸透の抑制及び緻密化を図るために、窒素雰囲気中で熱処理をすることによって、前記ゲート絶縁膜が窒素を含有したものとなることは、当業者には周知の技術事項である。
　
・周知例２：Hyung-Seok Jung et al.， Improved Current Performance of CMOSFETs with Nitrogen Incorporated HfO2-Al2O3 Laminate Gate Dielectric，2002 International Electron Devices Meeting Technical Digest(IEDM'02)，IEEE，２００２年，P.853-856
　上記周知例２には、第２図とともに次の記載がある。
　
ア．「Recently several studies have used nitrogen incorporation in high-k gate stacks such as HfO2 [3], ZrO2 [4], and HfSiO [5] to improve thermal stability and suppress boron penetration.」（第８５３頁左欄のIntroduction第１１行〜第１４行。当審訳：最近のいくつかの研究では、ＨｆＯ２[3]、ＺｒＯ２[4]、及びＨｆＳｉＯ[5]のようなhigh-kゲートスタック中に窒素を取り込み、熱的安定性を向上させ、ボロンの浸透を抑制している。)
　
イ．「HfO2-Al2O3 laminate (HfAlO) films were deposited directly on silicon substrate at 300℃ using Atomic Layer Deposition (ALD) technique. HfAlO films were annealed in two ways, One was post-deposition annealing in N2 ambient at 950℃, and the other was in-situ 3 step post-deposition annealing. Nitridation in NH3 ambient was performed to block boron penetration and suppress the growth of the interfacial layer. And then reoxidation in O2 ambient and annealing in N2 ambient were performed for defect curing and densification.」（第８５３頁右欄のDevice Fabrication第１行〜第１１行。当審訳：ＨｆＯ２−Ａｌ２Ｏ３積層（ＨｆＡｌＯ）膜は、原子層堆積（ＡＬＤ）法を用いて３００℃でシリコン基板上に直接堆積させた。ＨｆＡｌＯ膜フィルムを二つの方法でアニールした。一つは堆積後に９５０℃でＮ２雰囲気中で行う熱処理であり、他方は堆積後のインサイチュの３段階の熱処理である。ＮＨ３雰囲気中で窒化物を形成することで、ボロンの浸透を遮断し、界面層の成長を抑制した。それから、Ｏ２雰囲気での再酸化とＮ２雰囲気での熱処理は、欠陥治癒および緻密化のために行った。）
　
ウ．「Fig.2(a) shows the change of concentration ration for HfAlO with annealing conditions.」（第８５３頁右欄のA. Physical Properties第７行〜第８行。当審訳：図２（ａ）は、複数のアニール条件におけるＨｆＡｌＯの濃度比の変化を示している。）
　
エ．図２（ａ）から、Ｎ／（Ｈｆ＋Ａｌ）と示された曲線に注目すると、（１）のＨｆＡｌＯ膜堆積直後の濃度に比べて、（２）のＮ２雰囲気中での熱処理を行うことによって、ＨｆＡｌＯ膜中の濃度比が増加することが見て取れる。なお、上記濃度比とは、Ｎ／（Ｈｆ＋Ａｌ）という記載から、ＨｆＡｌＯ膜中の窒素の濃度比であるものと認められる。
　
　以上、上記ア．〜エ．の記載を総合すると、周知例２には、ＨｆＡｌＯ膜からなるゲート絶縁膜に対して、例えば、Ｎ２雰囲気中で９５０℃の熱処理を行うことにより、当該ゲート絶縁膜中の窒素濃度を増加させることができ、また、ボロンの浸透を防いだり、欠陥治癒や緻密化を行うことができることが記載されている。
　
　したがって、引用発明におけるゲート絶縁膜３は、その特性を改善するために窒素雰囲気中で急速熱工程等のアニーリングが行われるものであるが、周知例２の上記記載を参照すると、ゲート絶縁膜３に対して特性が改善する程度の熱処理を施すことにより、ゲート絶縁膜３は窒素を含むものとなっているものと認められる。したがって、相違点３は実質的なものではない。
　仮に、相違点３が実質的なものであったとしても、ゲート絶縁膜３の特性を十分に改善するために、熱処理条件を適宜設定することにより、ゲート絶縁膜を窒素を含むものとすることは、周知例２に示された上記周知の技術事項を考慮すると、当業者であれば容易になし得たことである。
　以上のとおり、上記相違点３は、実質的なものではないか、そうでないとしても、当業者が容易になし得た範囲に含まれる程度のものである。
　
（５−４）効果についての検討
（５−４−１）請求人の主張
　請求人は、審判請求書の請求の理由において、本願補正発明が有する下記の効果は、何れの文献においても開示・示唆されていないとの主張をしている。
　
ア．「本願発明は、ゲート絶縁膜パターンを、高誘電率を有する物質としてハフニウムシリコン酸化物含有固体物質またはハフニウムアルミニウム酸化物含有固体物質を用いて形成しているので、ＮＭＯＳまたはＰＭＯＳトランジスタの駆動時にしきい電圧を減少させることができ、同時に漏洩電流の発生を抑制することができる。」（以下「効果の主張１」という。）
イ．「本願発明は、基板とゲート絶縁膜パターンとの間にシリコン含有固体物質を含む第１薄膜パターンを形成しているので、半導体基板とゲート絶縁膜パターンとの間の界面で発生し得るハフニウム等の物質移動等を抑制することができる。」（以下「効果の主張２」という。）
ウ．「本願発明は、ゲート絶縁膜パターンと第１ゲート導電膜パターンとの間にタンタル含有固体物質を含む第２薄膜パターンを形成しているので、第１ゲート導電膜パターンの劣化を防止することができる。」（以下「効果の主張３」という。）
エ．「本願発明は、原子層単位のハフニウム−酸化物薄膜と原子層単位のシリコン−酸化物薄膜とを交互に積層してゲート絶縁膜パターンを形成するか、または、原子層単位のハフニウム−酸化物薄膜と原子層単位のアルミニウム−酸化物薄膜とを交互に積層してゲート絶縁膜パターンを形成しているので、所望する厚さのゲート絶縁膜を容易に獲得することができる。」（以下「効果の主張４」という。）
オ．「本願発明は、ゲート絶縁膜に窒素が含まれているので、より緻密な構造で形成することができ、後続するソース／ドレイン領域を形成するための不純物のドーピングで発生し得る不純物浸透等の不良を抑制することができる。」（以下「効果の主張５」という。）
　
　そこで、請求人の上記主張について以下検討する。
（５−４−２）効果の主張１について
　本願の優先権主張の日前に日本国内において頒布された刊行物である、下記周知例３に示されるように、高誘電率膜からなるゲート絶縁膜を有するｎＭＯＳトランジスタ及びｐＭＯＳトランジスタにおいて、当該ゲート絶縁膜中に含まれる金属イオンやその濃度を選択することによって、しきい値電圧を変化させることができること（増加させたり減少させたりできること）は、当業者に周知の技術事項である。
　
・周知例３：特開２００２−２８０４６１号公報
　上記周知例３には、図１〜図６とともに次の記載がある。
　
＜発明が解決しようとする課題＞
ア．「【００１６】本発明は、しきい値電圧が独立に制御された複数のＭＩＳＦＥＴを備える半導体装置を提供することを目的とする。」
　
＜実施の形態１＞
イ．「【００３９】詳細には、
上記高誘電率膜の材料として、例えば、Ａｌ
2
Ｏ
3
を用いている
Ａｌ
2
Ｏ
3
３価の金属イオン（ないしは第１及び第２金属イオン）であるＡｌイオン
を含有しており
れらＡｌ
2
Ｏ
3
等の高誘電率膜中にドーピングする不純物金属イオン（ドーパント）として
Ｈｆ
等の金属のイオン
を用いている
【００４０】或いは、
上記高誘電率膜の材料として、例えば
ＨｆＯ
2
を用いている
ＨｆＯ
2
は
４価の金属イオン
である
Ｈｆイオン
を含有しており
高誘電率膜中にドーピングする不純物金属イオン（ドーパント）として、例えば
安定な酸化状態が３価であるＡｌ
等の金属のイオン（ないしは第５及び第６金属イオン）を用いている
　
ウ．「【００４３】
不純物金属イオンのドーピングは
ドーピングされた高誘電率膜をＣＶＤ法によって直接に形成する（つまり、ＣＶＤ法によってドーピングする）
　
エ．「【００４５】さて、
このようなドーピングされた高誘電率膜では、不純物金属イオンが高誘電率膜を成す金属イオンのサイトに入る。即ち、高誘電率膜を成す金属イオンが不純物金属イオンで置換される。不純物金属イオンは高誘電率膜を成す金属イオンと価数が１だけ異なるので、高誘電率膜中では局所的に電荷中性条件が破れて帯電が生じる（荷電欠陥（中心）の発生）。具体的には、高誘電率膜を成す金属イオンよりも価数の小さい不純物金属イオンで置換した場合には高誘電率膜は局所的に負に帯電し、価数の大きい不純物金属イオンで置換した場合には高誘電率膜は局所的に正に帯電する
【００４６】
第２絶縁膜１４２，３４２の帯電は、ゲート絶縁膜１４，３４が対面するウェル１１，３１の表面１１Ｓ，３１Ｓ付近に反対極性の電荷を誘起しようとする。このため、ウェル１１，３１のエネルギーバンドがゲート絶縁膜１４，３４付近においてベンディングし、フラットバンド電位がシフトする
    ΔＶ〜｛ρ×ｔ2／（２×ε０×εｒ）｝  ・・・  （１）
程度と見積もることができる。即ち、シフト量ΔＶは、荷電欠陥の密度ρと厚さｔの２乗との積を、真空の誘電率ε０と高誘電体膜の比誘電率εｒと数値２との積で割った値に大略等しい。
【００４７】式（１）から、約１ａｔｏｍ％の荷電欠陥によって、
フラットバンド電位が約０．１〜１．０Ｖ程度シフトし、その結果、ＭＯＳＦＥＴのしきい値電圧（以下「しきい値」とも呼ぶ）も同程度にシフトする
　
オ．「【００４９】次に、図２及び図３に第２絶縁膜１４２，３４２中の不純物金属イオンのドーピング濃度とＭＯＳＦＥＴ１０，３０のしきい値電圧との関係（実験結果）を説明するための図を示す。図２及び図３を得るにあたり、
半導体装置１において、第１絶縁膜１４１，３４１として１．５ｎｍ厚のシリコン酸化膜を用いた。また、第２絶縁膜１４１，３４１として、安定な酸化状態が２価であるＳｒ（図２参照）又は安定な酸化状態が４価であるＺｒ（図３参照）がイオンインプランテーション法によりドーピングされた３ｎｍ厚のＡｌ
2
Ｏ
3
膜を用いた
【００５０】（・・・途中省略・・・）
【００５１】このように、
第２絶縁膜１４２，３４２の主材料である高誘電率膜（ここではＡｌ
2
Ｏ
3
膜）中へ不純物金属イオンをドーピングすることによって、即ち上記高誘電率膜中の荷電欠陥の密度を制御することによって、ｎＭＯＳＦＥＴ１０及びｐＭＯＳＦＥＴ３０のしきい値電圧を制御可能であることが分かる。図２及び図３によれば、不純物金属イオン（ドーパント）の濃度が０．１ａｔｏｍ％乃至１０ａｔｏｍ％の範囲内の場合、ドーパント濃度に応じてしきい値電圧を大きく変化させることができる
　
カ．「【００５６】なお、
主材料膜としてＡｌ
2
Ｏ
3
以外の上述の材料を用い、及び／又は、Ｓｒイオン及びＺｒイオン以外の上述の不純物金属イオンを用いた場合でも同様の結果が得られる
　
＜実施の形態２＞
キ．「【００７１】図４と図１と比較すれば分かるように、半導体装置１Ｂは、半導体装置１において第１絶縁膜１４１，３４１を設けずに、
第２絶縁膜１４２，３４２をウェル１１，３１上に直に形成した構造に相当し
　
ク．「【００７５】ここで、図５及び図６にゲート絶縁膜１４Ｂ，３４Ｂ中の金属イオンのドーピング濃度とＭＯＳＦＥＴ１０Ｂ，３０Ｂのしきい値電圧との関係（実験結果）を説明するための図を示す。図５及び図６を得るにあたり、半導体装置１Ｂにおいて、ゲート絶縁膜１４Ｂ，３４Ｂとして、安定な酸化状態が３価であるＹ（図５参照）又は安定な酸化状態が５価であるＴａ（図６参照）がドーピングされた５ｎｍ厚のＺｒＯ2膜を用いた。なお、当該ドーピングされたＺｒＯ2膜はＭＯＣＶＤ法を用いた。例えば、ＺｒＯ2の原料として（ないしはＺｒイオンの供給源として）のZirconium tris-isopropoxy tetramethylheptanedionate （「Ｚｒ（ＯＰｒi）3（ｔｈｄ）」とも呼ぶ）に、Yttrium tris-tetramethylheptanedionate（「Ｙ（ｔｈｄ）」とも呼ぶ）を添加することによって、ＹイオンがドープされたＺｒＯ2膜を形成した。また、例えば、上記Ｚｒ（ＯＰｒi）3（ｔｈｄ）に、tantalum pentaethoxide（「Ｔａ（ＯＰＴ）5」とも呼ぶ）を添加することによって、ＴａイオンがドープされたＺｒＯ2膜を形成した。なお、ゲート電極１５，３５として、３０ｎｍ厚のＴｉＮと５０ｎｍ厚のＷとの積層を用いた。」 　
　
ケ．「【００７８】このとき、図５及び図６によれば、
ＹイオンをｐＭＯＳＦＥＴ３０Ｂのゲート絶縁膜３４Ｂに対して１ａｔｏｍ％程度ドープし、ＴａイオンをｎＭＯＳＦＥＴ１０Ｂのゲート絶縁膜１４Ｂに対して１ａｔｏｍ％程度ドープすることによって、ｐＭＯＳＦＥＴ３０ＢとｎＭＯＳＦＥＴ１０Ｂとでしきい値を整合しつつ、双方のしきい値を共に低減可能である
　
　以上、上記ア．〜ケ．の記載を総合すると、周知例３には、高誘電率膜からなるゲート絶縁膜に注入する（または含有される）金属イオンの種類や濃度を選択することによって、前記ゲート絶縁膜中に形成される正又は負の荷電欠陥を制御することができ、その結果ｎＭＯＳＦＥＴ及びｐＭＯＳＦＥＴにおいてしきい値電圧を変化させることができることが記載されている。そして、実施例１として、Ａｌ2Ｏ3膜にＳｒまたはＺｒを注入したゲート絶縁膜においてしきい値電圧を変化させることができることが記載されているが、Ｚｒに代えてＨｆを注入しても同様の効果が得られることが記載されている。また、実施例２として金属イオンを注入した高誘電率膜からなるゲート絶縁膜をウェル上に直接形成する場合にも同様の効果が得られること、そして、ＺｒＯ2膜にＹまたはＴａを注入したゲート絶縁膜において、しきい値電圧を変化させることができることが記載されているが、ＺｒＯ2膜に代えてＨｆＯ2膜を、Ｙに代えてＡｌとしてもよいことが記載されている。
　したがって、高誘電率膜からなるゲート絶縁膜を有するｎＭＯＳトランジスタ及びｐＭＯＳトランジスタにおいて、当該ゲート絶縁膜中に含まれるＨｆやＡｌの濃度を選択することによって、しきい値電圧を変化させることができることは、周知例３に示されるように、周知の技術事項である。
　一方、引用発明はゲート絶縁膜として高誘電率膜であるＨｆＡｌＯを有しているから、周知例３に示された上記周知の技術事項を考慮すれば、引用発明をｎＭＯＳＦＥＴ又はｐＭＯＳＦＥＴに適用した場合に、しきい電圧が変化することは、当業者であれば容易に予測し得ることである。
　そうすると、本願補正発明が、トランジスタの駆動時にしきい電圧を減少させることができるという効果を有していたとしても、当業者の予測を超えた顕著な効果であるとはいえない。
　
　また、ゲート絶縁膜として、シリコン酸化膜に代えてＨｆＡｌＯ膜を採用した場合に、漏洩電流を抑制できることは、上記（５−２）において、周知例１の摘記したア．に「ＨｆＡｌＯ3被膜として形成されるゲート絶縁膜は・・・比較的小さいリーク電流・・・を有する」と記載されているように、周知の事項である。
　
（５−４−３）効果の主張２について
　上記（４）の（４−１）のウ．で検討したように、本願補正発明は「前記基板とゲート絶縁膜パターンとの間に形成され、シリコン含有固体物質を含む第１薄膜パターン」なる構成を有するものであるが、引用発明も、「前記シリコン基板１と前記パターニングされたゲート絶縁膜３との間に形成され、パターニングされた超薄膜のシリコン酸化膜」という同様の構成を有しているので、本願補正発明が上記構成に基づいて「半導体基板とゲート絶縁膜パターンとの間の界面で発生し得るハフニウム等の物質移動等を抑制する」効果を有しているのであれば、引用発明も同様の効果を有しているものと認められる。
　
（５−４−４）効果の主張３について
　上記（４）の（４−１）のイ．で検討したように、本願補正発明は「前記ゲート絶縁膜パターンと第１ゲート導電膜パターンの間に形成され、タンタル含有固体物質を含む第２薄膜パターン」なる構成を有するものであるが、引用発明も、「前記パターニングされたゲート絶縁膜３とパターニングされた前記ゲート用金属膜５の間に形成され、ＴａＮからなるパターニングされたバリヤ金属膜４」という同様の構成を有しているので、本願補正発明が上記構成に基づいて「第１ゲート導電膜パターンの劣化を防止することができる」という効果を有しているのであれば、引用発明も同様の効果を有しているものと認められる。
　
（５−４−５）効果の主張４について
　上記（５−２）で検討したように、ＨｆＡｌＯ膜からなるゲート絶縁膜を形成する方法として、「原子層単位のハフニウム−酸化物薄膜と原子層単位のアルミニウム−酸化物薄膜とを交互に積層してゲート絶縁膜パターンを形成」する方法は周知の技術であり、このような方法を採用することにより、所望する厚さのゲート絶縁膜が精度良く形成できるという効果があることも、摘記した周知例１のイ．に「成長サイクルの数を制御することによりＡＬＤ法は膜厚の制御を簡単に行える」と記載されているように、周知である。
　
（５−４−６）効果の主張５について
　上記（５−３）で検討したように、ゲート絶縁膜に窒素を含ませることで、緻密化を行い、また、ソース／ドレイン領域の形成と同時にゲート電極にイオン注入する工程において、注入した窒素によってボロン浸透を抑制できることは、摘記した周知例２のア．に「high-kゲートスタック中に窒素を取り込み、熱的安定性を向上させ、ボロンの浸透を抑制している。」と記載されており、また、同イ．に「ＮＨ３雰囲気中で窒化物を形成することで、ボロンの浸透を遮断し、界面層の成長を抑制した。それから、Ｏ２雰囲気での再酸化とＮ２雰囲気での熱処理は、欠陥治癒および緻密化のために行った。」と記載されているように、周知である。　
　
（５−４−７）効果についての検討のまとめ
　以上のとおり、本願補正発明の奏する効果はいずれも、格別なものであるとは言えない程度の効果か、あるいは、引用発明も同様に有している効果にすぎない。
　
（５−５）判断についてのまとめ
　以上、検討したとおり、本願補正発明は、周知技術を勘案することにより、引用発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
（６）独立特許要件についてのまとめ
　したがって、本件補正による補正後の特許請求の範囲の請求項４に係る発明が、特許出願の際独立して特許を受けることができないものであるから、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しない。
  　
５　補正の却下の決定のむすび
　以上の次第で、本件補正は、特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合しないものであるから、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により、却下すべきものである。
　
第３　本願発明について
１　本願発明
　以上のとおり、本件補正（平成２４年１０月１２日に提出された手続補正による補正）は却下され、また、平成２４年５月１４日に提出された手続補正による補正は原審において却下されたので、本願の請求項１〜１６に係る発明は、平成２３年７月２６日に提出された手続補正書により補正された明細書、特許請求の範囲及び図面の記載からみて、その特許請求の範囲の請求項１〜１６に記載されている事項により特定されるとおりのものであり、そのうち、請求項５に係る発明（以下「本願発明」という。）は、上記第２の１において補正前の請求項５として記載されたものであり、再掲すると、次のとおりである。
　
【本願発明】
「【請求項５】
　基板上に形成され、ハフニウムアルミニウム酸化物含有固体物質を含むゲート絶縁膜パターンと前記ゲート絶縁膜パターン上に形成される第１ゲート導電膜パターンを含むゲート構造物と、
　前記ゲート構造物と隣接する基板の表面部位に配置されており、ｐ型不純物がドーピングされたソース／ドレイン領域と、
　前記基板とゲート絶縁膜パターンとの間に形成され、シリコン含有固体物質を含む第１薄膜パターンと、
　前記ゲート絶縁膜パターンと第１ゲート導電膜パターンの間に形成され、タンタル含有固体物質を含む第２薄膜パターンと、
を含むことを特徴とする半導体装置。」
  　
２　引用例１の記載、引用発明及び周知技術
　引用例１の記載と引用発明については、前記第２の４の（３）の（３−１）と（３−２）において、また、周知技術については、同（５）の（５−２）、（５−３）、（５−４−２）において、摘記及び認定したとおりである。
　
３　対比・判断
　前記第２の２と前記第２の３の（１）で検討したように、本願補正発明は、本件補正前の発明（本願発明）の「ゲート絶縁膜パターン」が「原子層単位のハフニウム−酸化物薄膜と原子層単位のアルミニウム−酸化物薄膜とが交互に積層して形成され」、「窒素を更に含む」点で限定したものである。逆に言えば、本件補正前の発明（本願発明）は、本願補正発明から、上記の限定を省いたものである。
　そうすると、本願発明の構成要件をすべて含み、これをより限定したものである本願補正発明が、前記第２の４において検討したとおり、周知技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明も同様の理由により、当業者が容易に発明をすることができたものである。
　
第４　結言
　以上のとおり、本願発明は、周知技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　したがって、本願は、他の請求項について検討するまでもなく、拒絶すべきものである。
　よって、結論のとおり審決する。