【事件の表示】
　特願２００７−１２１０３１「回路設計装置及び方法並びにプログラム」拒絶査定不服審判事件〔平成２０年１１月１３日出願公開、特開２００８−２７６６１２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１９年５月１日の出願であって、平成２３年１１月２９日付けの拒絶理由の通知に対し、平成２４年２月６日付けで手続補正がなされ、さらに、平成２４年８月１６日付けの拒絶理由の通知に対し、平成２４年１０月２２日付けで手続補正がなされたが、平成２５年１月２５日付けで拒絶査定がなされたものである。これを不服として平成２５年４月３０日に本件審判請求がなされた。
　
２．本願発明
　本願の請求項１に係る発明（以下、「本願発明」という）は、平成２４年２月６日付けの手続補正、平成２４年１０月２２日付けの手続補正により補正された特許請求の範囲の請求項１に記載された以下のとおりのものである。
　
「プリント配線基板上に実装された電源配線に半導体集積回路及び電子部品が接続された電源回路を設計する回路設計装置であって、
　回路設計に関するデータを含む入力情報を前記回路設計装置内に入力する入力装置と、
　前記入力情報に基づいて、前記電源回路における前記半導体集積回路の電源電圧の特性である電圧変動特性、及び、前記電源回路から外部へ発生するノイズの特性である電源ノイズ特性を導出する特性導出手段と、
　前記電圧変動特性の許容範囲を規定した電圧変動条件、及び、前記電源ノイズ特性の許容範囲を規定した電源ノイズ条件を含む判定基準データベースと、
　前記電圧変動特性と前記電圧変動条件とを比較して前記電圧変動特性が前記電圧変動条件を満たすか否かを判定する電圧変動条件判定手段、及び、前記電源ノイズ特性と前記電源ノイズ条件とを比較して前記電源ノイズ特性が前記電源ノイズ条件を満たしているか否かを判定する電源ノイズ条件判定手段を有する条件可否判定手段と、
　前記条件可否判定手段で判定された結果を出力する出力装置と、
を備え、
　前記特性導出手段は、前記入力情報に基づいて前記電源回路の等価回路モデルを生成する等価回路モデル生成手段と、前記等価回路モデルを解析して電圧変動特性及び電源ノイズ特性を演算する演算手段とを有する解析手段であり、
　前記等価回路モデル生成手段は、前記入力情報に含まれる前記プリント配線基板及び前記電子部品の設計情報に基づいて前記プリント配線基板の等価回路モデルを生成する基板等価回路モデル生成手段、及び、前記入力情報に含まれる前記半導体集積回路の設計情報に基づいて前記半導体集積回路の等価回路モデルを生成する半導体集積回路等価回路モデル生成手段を有し、
　前記条件可否判定手段で前記電圧変動条件及び前記電源ノイズ条件の一方又は両方を満たさないと判定された場合に、前記電源回路の記述を変更して、変更後の前記電源回路の記述を前記解析手段に入力する回路記述変更手段を備えることを特徴とする回路設計装置。」
　
３．刊行物
（１）刊行物１の記載事項
　原査定の拒絶の理由で引用された本願の出願前に頒布された刊行物である国際公開第２００６／１０９７５０号（以下、「刊行物１」という）には、図面とともに次の事項が記載されている。
　
「[０００１]
  本発明は、配線基板に１又は２以上の能動回路素子を搭載した集積回路装置の評価を行う評価装置、評価方法及び評価プログラムに関する。
[背景技術]
[０００２]
  プリント配線板等の配線基板上に、ＬＳＩ（Large Scale Integrated circuit：大規模集積回路）等の能動回路素子を搭載して形成された集積回路装置では、ＬＳＩと外部との間、及び／又は相互に接続された複数のＬＳＩ間における電気信号の授受により演算がなされる。このような集積回路装置が動作するためには、ＬＳＩに対して常に直流の電源電圧が供給されている必要がある。
[０００３]
  図２４は、集積回路装置におけるＬＳＩ及びプリント配線板の電源供給系回路を示す模式図である。図２４に示すように、通常、プリント配線板には、電源配線１０１及び接地配線１０２が設けられており、両配線の間にＬＳＩ１０３が接続されている。また、集積回路装置には、一定の直流電圧を発生させ、電源配線１０１に電源電位ＶＣＣを印加すると共に接地配線１０２接地電位ＧＮＤを印加することにより、ＬＳＩ１０３に電源電圧を供給する電源レギュレータ１０４が設けられている。更に、プリント配線板には、ＬＳＩ１０３が動作する際に瞬時にＬＳＩ１０３に電荷を供給する電荷供給源として、ＬＳＩ１０３の近傍にキャパシタ１０５が設けられている。プリント配線板においては、ＬＳＩ１０３に対する電源供給に関わる構成物、即ち、電源配線１０１、接地配線１０２及びキャパシタ１０３により、電源供給系回路が形成されている。電源供給系回路には、これらの要素の他に、電源から出力される高周波成分のノイズの拡散を防ぐためにインダクタ及びフィルタ（図示せず）が設けられることもある。
[０００４]
  図２５は、横軸に時間をとり、縦軸にＬＳＩに供給される制御信号レベル及び電源電位をとって、ＬＳＩのスイッチング時における電源電位の変動を示すグラフ図である。なお、スイッチング時とは、ＬＳＩの動作を制御する何らかの制御信号のレベルが切替えられて、ＬＳＩの動作が切替わる時点をいい、その多くは、クロック信号の立ち上がり時及び立ち下がり時に同期している。図２４に示す集積回路装置において、ＬＳＩ１０３のスイッチング時には、主としてキャパシタ１０５から必要な電荷がＬＳＩ１０３に供給される。しかしながら、キャパシタ１０５の容量には限度があり、電源レギュレータ１０４の駆動能力にも限度があるため、大量の電荷がキャパシタ１０５からＬＳＩ１０３に流れると、図２５に示すように、ＬＳＩ１０３に供給される電源電圧が変動する。この変動の最大変動量ΔＶがＬＳＩ１０３の許容範囲よりも大きいと、ＬＳＩ１０３が誤動作し、集積回路装置全体が機能不全に陥ることがある。
[０００５]
  近時、集積回路装置の高速化及び高密度化、並びに集積回路装置が搭載される電子機器自体の機能の複雑化に伴い、デジタル回路を構成するＬＳＩの電源電圧値が多様化し、且つ、動作に必要な電荷量も増加している。これらの要求を満足させるために、電源供給系回路の構成、特にプリント配線板の電源配線及びグラウンド配線、キャパシタ、インダクタ、並びにフィルタの配置には多くの制約が生じ、電源供給系回路の設計において、設計余裕度が極めて小さくなっている。その結果、電源供給系回路の配線設計時間が長くなると共に、一旦電源供給系回路を設計して集積回路装置を作製しても、この集積回路装置に要求される電気的な特性を満足できず、再設計を余儀なくされるケースが頻繁に発生している。この結果、集積回路装置の設計に極めて長い時間がかかるという問題点が生じている。
[０００６]
  上述の問題点を解決するために、集積回路装置の設計段階において電源電圧の変動量ΔＶを算出する技術が開発されている。この技術によれば、集積回路装置を設計しながら、適宜その電源電位の変動量を算出し、変動量ΔＶが許容範囲を超えそうなときは設計をやり直すことにより、実際に集積回路装置を作製することなく、電源電位の変動量が許容範囲内に収まるような集積回路装置を設計することができる。例えば、非特許文献１には、三次元の電磁界解析手段を用いて、集積回路装置の電源電圧挙動を経時的にシミュレートすることにより、電源電圧の変動量を算出する技術が開示されている。
[０００７]
[非特許文献１]Jiayuan Fang 「New Methodologies for Signal and Power Integrity Analysis of Electronics Packaging」  第１６回エレクトロニクス実装学術講演大会  １９Ｂ−０１  ｐ．１５１−１５２
[発明の開示]
[発明が解決しようとする課題]
[０００８]
  しかしながら、上述の従来の技術には、以下に示すような問題点がある。非特許文献１に記載の技術においては、集積回路装置の動作を経時的にシミュレートすることにより、電源電圧の変動を算出している。しかしながら、集積回路装置は、電源を投入してから一定の期間は過渡状態にあり、その後定常状態になる。従って、上述のシミュレートにおいては、過渡状態をシミュレートした後でないと、定常状態をシミュレートすることができない。このため、定常状態のシミュレートを行おうとすると、シミュレート対象となる集積回路装置の構成及びシミュレートに使用するコンピュータの性能にもよるが、一般には１乃至２日間程度の時間を必要とする。このため、集積回路装置の設計を効率的に支援することができず、設計に要する時間が極めて長くなってしまう。
[０００９]
  本発明はかかる問題点に鑑みてなされたものであって、集積回路装置の電源電圧の変動量を短時間で評価することができる集積回路装置の評価装置、評価方法及び評価プログラムを提供することを目的とする。」
　
「[００５５]
  そして、図９のステップＳ１に示すように、例えばオペレータがキーボードを操作することによって、プリント配線板のレイアウト情報及び数値情報をプリント配線板情報入力部３に入力する。このとき入力するレイアウト情報は、図１１及び図１２に示す集積回路装置５１の各層の配置情報であり、プリント配線板に設けられた電源層及び接地層の形状、両層間の距離、デカップリングキャパシタの位置情報を含む情報である。また、数値情報は、誘電体層を形成する誘電体の誘電率、キャパシタＣの容量値を含む情報である。プリント配線板情報入力部３は、入力された情報をプリント配線板等価回路作成部２に対して出力する。
[００５６]
  また、ステップＳ２に示すように、例えばオペレータがキーボードを操作することによって、電源レギュレータの出力電圧、出力電流、リップル電圧及び過渡応答性等の静的及び動的な特性を電源レギュレータ情報入力部５に入力する。電源レギュレータ情報入力部５は、入力された情報を電源レギュレータ等価回路作成部４に対して出力する。
[００５７]
  更に、ステップＳ３に示すように、例えばオペレータがキーボードを操作することによって、記憶部１３に記憶されているＬＳＩを表す複数の等価回路の雛型から、評価しようとするＬＳＩの種類及び評価の目的に合わせて１つの等価回路の雛型を選択する。本実施形態においては、例えば、等価回路の雛型ＥＣ４を選択する。また、ＬＳＩの設計情報、又はＬＳＩを評価用基板に実装して測定された端子間電圧及び電流の値、電流源Ｉ３を表すスイッチング時のパルス電流の時間軸波形（図７参照）及びクロック周波数等の情報をＬＳＩ情報入力部７に入力する。この入力は、回路シミュレータに用いるための回路記述形式としてキーボードにより行うか、又は標準のフォーマットを作成し予め作成された表示画面の入力項目にキーボード及びマウス等を用いて所定の数値等を入力することにより行う。ＬＳＩ情報入力部７は、入力された情報をＬＳＩ等価回路作成部６に対して出力する。なお、上述のステップＳ１乃至Ｓ３は順不同であり、どのステップから実行してもよい。
[００５８]
  ステップＳ１において、プリント配線板等価回路作成部２にプリント配線板に関する情報が入力されると、ステップＳ４に示すように、プリント配線板等価回路作成部２が、記憶部１３に記憶されている電源供給系回路の等価回路の雛型ＥＣ１（図２参照）を読み出し、次いで、ステップＳ５に示すように、記憶部１３に記憶されているデカップリングキャパシタの等価回路の雛型ＥＣ２（図３参照）を読み出す。次に、ステップＳ６に示すように、電源層と接地層との間を伝搬する電磁波の表現形式を、等価回路を用いて解析可能な電流と電圧の回路で表現できる形式に転換して、等価回路の雛型ＥＣ１（図２参照）及びＥＣ２（図３参照）における各パラメータ、即ち、パラメータＹ及びＺ並びにインダクタＬ１のインダクタンス及び抵抗Ｒ１の抵抗値を計算し、等価回路の雛型ＥＣ１及びＥＣ２に入力する。これにより、ステップＳ７に示すように、数値データを伴うプリント配線板の電流供給系回路の等価回路を作成する。そして、この等価回路を、等価回路合成部９に対して出力する。
[００５９]
  また、ステップＳ２において、電源レギュレータ等価回路作成部４に電源レギュレータに関する情報が入力されると、ステップＳ８に示すように、電源レギュレータ等価回路作成部４が、記憶部１３に記憶されている電源レギュレータの等価回路の雛型ＥＣ３（図４参照）を読み出す。そして、ステップＳ９に示すように、雛型ＥＣ３の各パラメータ、即ち、電圧源Ｖ２の電圧値、キャパシタＣ２の容量値、抵抗Ｒ２の抵抗値の値を算出し、雛型ＥＣ３に入力する。これにより、ステップＳ１０に示すように、数値データを伴う電源レギュレータの等価回路を生成する。そして、この等価回路を、等価回路合成部９に対して出力する。
[００６０]
  更に、ステップＳ３において、ＬＳＩ等価回路作成部６にＬＳＩに関する情報が入力されると、ステップＳ１１に示すように、ＬＳＩ等価回路作成部６が、選択された等価回路の雛型、例えば図５に示す等価回路の雛型ＥＣ４を記憶部１３から読み出す。そして、ステップＳ１２に示すように、雛型ＥＣ４における各パラメータの値を算出する。即ち、ＬＳＩの設計情報、又はＬＳＩを評価用基板に実装して測定された端子間電圧及び電流の値から、受動素子Ｐ１及びＰ２のパラメータ値を算出する。また、図７に示す時間軸波形及びクロック周波数から、電流源Ｉ３を表すパラメータを算出する。これにより、ステップＳ１３に示すように、数値データを伴うＬＳＩの等価回路を生成する。そして、この等価回路を、時間軸−周波数軸変換部８に対して出力する。
[００６１]
  次に、ステップＳ１４に示すように、時間軸−周波数軸変換部８が、入力された等価回路に含まれる時間軸データ、即ち、電流源Ｉ３を表す時間軸波形及びクロック周波数を含むデータを、周波数軸データに変換する。この変換は、例えばフーリエ変換、例えば、ＦＦＴによって行う。このとき、図１３（ａ）に示すように、ＬＳＩの時間軸データは一定の時間間隔でピークが出現するようなデータとなる。そしてこの時間軸データを周波数軸データに変換すると、図１３（ｂ）に示すようなデータとなる。次に、この周波数軸データを含むＬＳＩの等価回路を、等価回路合成部９に対して出力する。なお、上述のステップＳ４乃至Ｓ７で示す工程、ステップＳ８乃至１０で示す工程、ステップＳ１１乃至Ｓ１３で示す工程は順不同であり、どのような順番で実行してもよく、並列に実行してもよい。但し、ステップＳ１４はステップＳ１３の後に実行する必要がある。
[００６２]
  上述のステップＳ４乃至Ｓ１４が終了した後、図１０に示すステップＳ１５に進み、等価回路合成部９が、プリント配線板等価回路作成部２から入力されたプリント配線板の等価回路ＥＣ１（図２参照）及び等価回路ＥＣ２（図３参照）、電源レギュレータ等価回路作成部４から入力された電源レギュレータの等価回路ＥＣ３（図４参照）、時間軸−周波数軸変換部８から入力された周波数軸データを含むＬＳＩの等価回路ＥＣ４（図５参照）を合成して、集積回路装置の電源供給系回路を表す１つの等価回路ＥＣ６（図８参照）を作成する。このとき、ステップＳ１で入力されたレイアウト情報には、電源レギュレータ及びＬＳＩ等の配置情報が含まれており、これに基づいて各等価回路を合成する。そして、この等価回路ＥＣ６を周波数軸回路解析部１０に対して出力する。
[００６３]
  次に、ステップＳ１６に示すように、周波数軸回路解析部１０が等価回路ＥＣ６を周波数軸で解析して、等価回路ＥＣ６の各交点における周波数毎の電位を算出する。一例として、図１２に示す集積回路装置５１におけるＬＳＩ５３が接続されている交点Ｎ１の電源電圧の周波数軸データを、図１４に示す。このとき、ＬＳＩ５３の動作周波数は１２ＭＨｚであるとする。図１４に示すように、プリント配線板とＬＳＩとの間で周波数が１６８ＭＨｚの共振が発生しているため、この部分において特に電圧が高くなっている。
[００６４]
  次に、ステップＳ１７に示すように、周波数軸−時間軸変換部１１が、周波数軸回路解析部１０が算出した各交点の電位を表す周波数軸データのうち、オペレータが指定した任意の交点における周波数軸データを、逆フーリエ変換、又は各周波数における正弦波形の総和を算出することにより、時間軸データに変換する。そして、この時間軸データを表示部１２に対して出力する。
[００６５]
  次に、ステップＳ１８に示すように、表示部１２が、周波数軸−時間軸変換部１１によって変換された時間軸データを表示する。このようにして得られた時間軸データの一例を図１５に示す。図１５に示すように、集積回路装置のある位置における電源電圧は時間の経過に伴って周期的に変化する。そして、表示部１２が電源電圧を時間軸データとして表示することにより、電源電圧の変動量ΔＶを容易に求めることができる。
[００６６]
  本実施形態においては、上述のステップＳ１乃至Ｓ１８に示す集積回路装置の評価を、この集積回路装置の設計を支援するため行う。即ち、集積回路装置の設計過程において、適宜、設計途中の集積回路装置の評価を上述の方法によって行い、ＬＳＩが搭載される部分の電源電圧の変動量ΔＶを求める。そして、変動量ΔＶが許容範囲を超えていた場合は、デカップリングキャパシタの位置を変更する等の方法により設計をやり直し、再度評価を行う。」
　
「[００８２]
  次に、上述の如く構成された本実施形態に係る評価装置の動作、即ち、本実施形態に係る集積回路装置の評価方法について説明する。図１９及び図２０は、本実施形態に係る集積回路装置の評価方法を示すフローチャート図である。図１９及び図２０に示すステップＳ１乃至Ｓ１８は、図９及び図１０に示すステップＳ１乃至Ｓ１８と同じである。本実施形態においては、ある集積回路装置について、図９のステップＳ１乃至Ｓ１７に示す一連の工程が終了した後、ステップＳ１０１に示すように、プリント配線板のレイアウト情報と共に、算出した電源電圧の変動量を記憶部３３に記憶させる。このとき、前述のステップＳ７において作成されたプリント配線板の等価回路、ステップＳ１０において作成された電源レギュレータの等価回路、ステップＳ１３において記憶されたＬＳＩの等価回路も記憶部３３に記憶させる。次に、ステップＳ１０２に示すように、比較部３４が記憶部３３に記憶された変動量を読み出し、基準値と比較して、この変動量が許容範囲内にあるかどうかを判断する。
[００８３]
  そして、変動量が許容範囲内に無い場合は、ステップＳ１０３に進み、キャパシタ位置変更部３２が、プリント配線板等価回路作成部２に入力されたプリント配線板のレイアウト情報を、記憶部３３から読み出す。次に、ステップＳ１０４に示すように、このレイアウト情報において、予めプログラムされた一定の規則に従ってキャパシタの位置を変更し、新たなレイアウト情報を作成する。そして、ステップＳ１０５に示すように、この新たなレイアウト情報をプリント配線板等価回路作成部２に再入力する。その後、この新たなレイアウト情報に基づいて、ステップＳ７及びステップＳ１５乃至Ｓ１７に示す工程を行って電源電圧の変動量を算出し、ステップＳ１０１に示すように、変更されたレイアウト情報に対応させて、その算出結果を記憶部３３に入力する。そして、ステップＳ１０２に示すように、比較部３４は、記憶部３３からこの変動量を読み出し、基準値と比較して、この変動量が許容範囲内にあるかどうかを判断する。そして、変動量が許容範囲内にあれば、ステップＳ１８に進み、その時間軸データを表示部１２に表示させる。一方、変動量が許容範囲から外れていれば、上述のステップＳ１０３乃至Ｓ１０５、ステップＳ７、ステップＳ１５乃至Ｓ１７、ステップＳ１０１乃至Ｓ１０２に示す工程を再度実行する。本実施形態における上記以外の動作は、前述の第２の実施形態と同様である。
[００８４]
  本実施形態においては、集積回路装置におけるキャパシタの位置を変更し、電源電圧の変動量を求める作業をＷｈａｔ−ｉｆ解析のループとし、このループを、所望の特性が得られるまで、又はキャパシタの全ての配置位置について評価を行うまで、自動的に繰り返すことができる。これにより、キャパシタの位置を半自動的に決定することができ、集積回路装置の設計作業を効率よく支援することができる。
[００８５]
  なお、本実施形態においては、集積回路装置におけるキャパシタの位置を一定の領域内で移動させて、この領域内で電源電圧の変動量が最小となる位置を見つけることもできる。また、変更するパラメータはキャパシタの位置に限定されず、集積回路装置の等価回路における各パラメータを変更しつつ、解析を繰り返すようにしてもよい。これにより、所望の特性を得るためのパラメータを、半自動的に求めることができる。
[００８６]
  次に、本第３の実施形態の変形例について説明する。図２１及び図２２は、本変形例に係る集積回路装置の評価方法を示すフローチャート図である。また、図２３は、横軸に周波数をとり、縦軸に電源電圧をとって、デカップリングキャパシタの容量を変更した後の集積回路装置におけるＬＳＩが搭載されている部分の電源電圧の周波数軸データを示すグラフ図である。本変形例に係る評価装置においては、前述の第３の実施形態におけるキャパシタ位置変更部３２（図１８参照）の替わりに、デカップリングキャパシタの容量を変更するキャパシタ容量変更部（図示せず）が設けられている。そして、図２１及び図２２に示すように、本変形例においては、図２０に示すステップＳ１０４及びＳ１０５の替わりに、ステップＳ１０６を実行し、その後、ステップＳ６に進む。即ち、ステップ１０２において、変動量が許容範囲内にないと判断された場合に、ステップＳ１０３に進み、キャパシタ容量変更部が、プリント配線板等価回路作成部２に入力されたプリント配線板のレイアウト情報を、記憶部３３から読み出す。
[００８７]
  そして、ステップＳ１０６に示すように、デカップリングキャパシタの容量を変更する。例えば、図１１に示すプリント配線板５２において、このプリント配線板５２に搭載されている９個のデカップリングキャパシタ５４ａ乃至５４ｉのうち、ＬＳＩ５３の直下に配置されたデカップリングキャパシタ５４ｅの容量を０．０１μＦから０．１μＦに変更する。その後、ステップＳ６に戻り、この変更を等価回路の雛型に入力して計算し直す。
[００８８]
  そして、再度ステップＳ７、ステップＳ１５乃至Ｓ１７、ステップＳ１０１及びＳ１０２に示す工程を繰返し、集積回路装置のある位置における電源電圧を算出する。このとき、電源電圧の変動量ΔＶは、図２３に示すように０．２５Ｖとなり、デカップリングキャパシタ５４ｅの容量を変更する前の電源電圧の変動量である０．４５Ｖ（図１５参照）と比較して、大幅に低減される。そして、ステップＳ１０２において、この変動量が許容範囲内にあるかどうかを判断する。例えば、許容範囲の上限が０．３Ｖである場合は、容量変更後の変動量（０．２５Ｖ）が許容範囲内にあると判断し、ステップＳ１８に進み、時間軸データを表示する。本変形例における上記以外の構成及び動作は、前述の第３の実施形態と同様である。本変形例によれば、キャパシタの容量を半自動的に決定することができ、集積回路装置の設計作業を効率よく支援することができる。」
　
（２）刊行物１発明
　刊行物１に記載された発明を認定する。刊行物１には、複数の実施例が記載されているが、そのうち、図２１、図２２に対応する第３実施例の変形例を刊行物１発明として認定する。この実施例は、明細書及び図面には、背景技術やその他の実施例を引用して説明されている部分があるので、以下の説明（特に、段落番号の引用）では、第３実施例の変形例に対する直接の説明以外の部分も適宜引用して説明、認定する。
　刊行物１には、「集積回路装置の評価装置」が記載されており、この集積回路装置は、「プリント配線板等の配線基板上に、ＬＳＩ等の能動回路素子を搭載して形成された」ものである。また、プリント配線板には、ＬＳＩの他に電源配線、接地配線、電源レギュレータ、キャパシタが設けられて電源供給系回路が形成されている（［０００１］−［０００３］、図２４）。
　刊行物１に記載されたものは、このような集積回路装置の設計段階において、電源電圧の変動を算出し、変動量が許容範囲を超えそうなときに設計をやり直す、具体的には、例えば、電源供給系回路のキャパシタの容量を変更する（［０００６］、［００８３］、［００８６］、［００８７］、図１８、図２０、図２２）もの、すなわち、「集積回路装置の評価を、この集積回路装置の設計を支援するために行うもの」（［００６６］）であるから、刊行物１には、集積回路装置の電源供給系回路を設計する回路設計装置が記載されていると認められる。
　したがって、刊行物１には、プリント配線基板上にＬＳＩを搭載し、電源配線、接地配線、電源レギュレータ、キャパシタが設けられた集積回路装置の電源供給系回路を設計する回路設計装置が記載されていると認められる。
　
　刊行物１の装置には、プリント配線板に関する情報、電圧レギュレータに関する情報、ＬＳＩに関する情報が入力される（［００５５］−［００５７］、図２１（Ｓ１−Ｓ３））入力部（図１８（３、５、７））を備えている。また、プリント配線板に関する情報には、キャパシタの容量値が含まれ（［００５５］）、ＬＳＩに関する情報には、ＬＳＩの設計情報が含まれる（［００５７］）。
　
　刊行物１の装置は、上記入力装置で入力された情報に基づいて、プリント配線板、電圧レギュレータ、ＬＳＩの等価回路を作成し（［００５８］−［００６０］、図２１（Ｓ７、Ｓ１０、Ｓ１３））、各等価回路を合成し、集積回路装置の電源供給系回路の等価回路を作成する（［００６２］、図２２（Ｓ１５））。そして、この等価回路を解析して電源電圧の変動量を算出する（［００６３］、［００６４］、図２２（Ｓ１６、Ｓ１７））。この変動量を基準値と比較して許容範囲内にあるか否かを判断し（［００８２］、図２２（Ｓ１０１、Ｓ１０２））、許容範囲内にあれば、その時間軸データを表示部に表示させ（［００８８］、図２２（Ｓ１８））、許容範囲にないと判断された場合に、デカップリングキャパシタの容量を変更し、この変更を等価回路の雛形に入力して計算し直す（［００８６］、［００８７］、図２２（Ｓ１０３、Ｓ１０６））。そして上記の等価回路の作成、解析、電源電圧の変動量の算出、基準値との比較、判断を繰り返して変動量が許容範囲内になるようにデカップリングキャパシタの容量を決定する（［００８８］）。
　刊行物１の装置は、以上のような動作を行う手段をそれぞれ備えるものである（図１８）。
　
　以上をまとめると、刊行物１には、次の発明（以下、「刊行物１発明」という）が記載されていると認められる。
　
［刊行物１発明］
　プリント配線基板上にＬＳＩを搭載し、電源配線、接地配線、電源レギュレータ、デカップリングキャパシタが設けられた集積回路装置の電源供給系回路を設計する回路設計装置であって、
　プリント配線板に関する情報（デカップリングキャパシタの容量値を含む）、電圧レギュレータに関する情報、ＬＳＩに関する情報（ＬＳＩの設計情報を含む）を入力する入力手段と、
　上記入力手段で入力された情報に基づいて、プリント配線板、電圧レギュレータ、ＬＳＩの等価回路を作成し、各等価回路を合成し、集積回路装置の電源供給系回路の等価回路を作成する手段と、この等価回路を解析して電源電圧の変動量を算出する手段と、
　この変動量を基準値と比較して許容範囲内にあるか否かを判断する手段と、
　許容範囲内にあれば、その時間軸データを表示部に表示させる手段と、
　許容範囲にないと判断された場合に、デカップリングキャパシタの容量を変更し、この変更を等価回路の雛形に入力して計算し直し、上記の等価回路の作成、解析、電源電圧の変動量の算出、基準値との比較、判断を繰り返して変動量が許容範囲内になるようにデカップリングキャパシタの容量を決定する手段と、
　を備える回路設計装置。
　
（３）刊行物２の記載事項
　原査定の拒絶の理由で引用された本願の出願前に頒布された刊行物である特開２００５−３１８５０号公報（以下、「刊行物２」という）には、図面とともに次の事項が記載されている。
　
「【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
　本発明は、一般に半導体集積回路についての電源ノイズ解析方法に関し、詳しくは設計段階において電源ノイズを求める電源ノイズ解析方法に関する。
【従来の技術】
　半導体集積回路内部で多数の論理セルが同時にスイッチングしたり、外部との入出力用のＩ／Ｏセルが多数同時にスイッチングしたりすると、瞬間的に大きな電流が流れ、電源配線上のインダクタンス成分により電源ノイズが発生する。この電源ノイズは、半導体装置内部の回路の誤動作を引き起こす原因となる。また更に、この電源ノイズが電源ピンを通して半導体装置外部のプリント基板の電源層に伝播することにより、プリント基板上の他の回路の誤動作や、電源層の共振によるＥＭＩノイズを引き起こす。ＥＭＩノイズとは、半導体集積回路内部で発生した電源ノイズが、プリント基板を通して電磁波として空間に放射される現象のことをいう。半導体集積回路が高速化し、ピン数が増加し、消費電流が増大するのに伴い、電源ノイズの問題が益々顕在化する傾向にある。
【０００２】
　電源ノイズの影響について適切に解析することなく回路を設計してしまうと、製造された回路の電源ノイズが結局は大きすぎて、再度設計をやり直さなければならない場合がある。従って、設計段階において適切な電源ノイズ解析を行い、電源ノイズについて対処した回路を設計することが必要となる。
【０００３】
【特許文献１】
　特開２００２−２７０６９５号公報
【０００４】
【特許文献２】
　特開平１０−９８１０４号公報
【発明が解決しようとする課題】
　半導体集積回路内部の電源ノイズを解析する手法を構築したとしても、プリント基板をモデル化しない限り、プリント基板の影響を考慮することができない。例えば、プリント基板上の電源プレーンをモデル化することなく理想電源として表現してしまうと、半導体集積回路の電源ノイズを精度良く解析することができない。即ち、プリント基板上の他の半導体集積回路が電源ノイズを発生するような場合であっても、着目する半導体集積回路へ及ぶ影響を考慮することができない。
【０００５】
　またプリント基板をモデル化しない限り、半導体集積回路から発生してプリント基板上で伝播する電源ノイズについて解析することができない。同様に、複数の半導体集積回路から発生する電源ノイズについて、プリント基板上での影響を解析することができない。
【０００６】
　以上を鑑みて、本発明は、設計段階において電源ノイズを解析する方法において、プリント基板の影響を考慮して半導体集積回路内部の電源ノイズを解析すると共に、半導体集積回路から発生するプリント基板上の電源ノイズを解析することが可能な電源ノイズ解析方法を提供することを目的とする。」
　
「【発明の実施の形態】
　以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【０００８】
　図１は、本発明による電源ノイズ解析の対象となる電子装置の一例を模式的に示す図である。
【０００９】
　図１の電子装置は、プリント基板（ＰＣＢ）１０、半導体集積回路１１、半導体集積回路１２、信号配線１３、及びバイパスコンデンサ１４を含む。プリント基板１０は、信号配線層２１、グラウンド層２２、及び電源層２３を含む。半導体集積回路１１及び半導体集積回路１２は、プリント基板１０上に実装され、信号配線１３を介して互いに信号のやり取りをする。信号配線１３は、プリント基板１０の信号配線層２１に設けられる。半導体集積回路１１及び１２は、グラウンド層２２に接続されグラウンド電圧を受け取り、また電源層２３に接続され電源電圧を受け取る。バイパスコンデンサ１４は、グラウンド層２２と電源層２３との間に設けられる容量であり、プリント基板１０の電源ノイズを抑制する機能を提供する。
【００１０】
　本発明による電源解析方法は、半導体集積回路１１及び１２それぞれの内部を縦横に分割して複数の単位領域（第１の単位領域）に分け、各単位領域内の電源配線を十字形の電源網で近似し、その十字形の電源網が縦横に接続されたメッシュ状の配線として半導体集積回路全体の電源配線をモデル化する。この十字形の電源網には、実際の電源配線の抵抗及びインダクタンス成分を表現する抵抗及びインダクタンスが含まれる。グラウンド電位及び電源電位との間は、両電位の電源配線にそれぞれ対応する２つの十字形の電源網間を電流源及び容量で接続する。この電流源は、当該単位領域内の論理ゲートが消費する電流を表現し、容量は、グラウンド電位及び電源電位の間に存在する容量（配線間容量、論理ゲートの容量、デカップリングセルの容量等）を表現するものである。またプリント基板１０のグラウンド層２２及び電源層２３についても同様に、縦横に分割して複数の単位領域（第２の単位領域）に分け、各単位領域内を十字形の電源網で近似し、その十字形の電源網が縦横に接続されたメッシュ状の配線としてモデル化する。
【００１１】
　図２は、半導体集積回路のモデル化について説明するための図である。図２（ａ）は半導体集積回路のパッケージ部分（入出力部分）のモデル化を示し、図２（ｂ）は半導体集積回路の内部の電源配線のモデル化を示す。
【００１２】
　図２（ａ）に示されるように、半導体集積回路１１（又は１２）の内部は縦横に分割して複数の単位領域３１（図では一つのみを示す）に分けられている。この単位領域３１の内部の電源配線が、後程説明するように十字形の電源網で近似される。半導体集積回路１１は、更に入力セル３３、出力セル３４、入出力セル３５、及び電源セル３６を含む。入力セル３３、出力セル３４、及び入出力セル３５は、半導体集積回路１１のパッケージのボンディングワイヤ・リードフレーム３２を介して信号ピン３８に接続される。また電源セル３６は、半導体集積回路１１のパッケージのボンディングワイヤ・リードフレーム３２を介して電源ピン３９に接続される。本発明において、ボンディングワイヤ・リードフレーム３２には、実際のワイヤ及びフレームのインダクタ成分及び抵抗成分を表現するインダクタ３２ａ及び抵抗３２ｂが含まれる。
【００１３】
　図２（ｂ）に示されるように、半導体集積回路１１内部の電源配線は、電源層ＶＤＤとグラウンド層ＶＳＳとに分かれている。電源層ＶＤＤとグラウンド層ＶＳＳのそれぞれが、縦横に接続された単位領域３１によりモデル化される。各単位領域３１は、４本の電源配線４５がノードＡで接続された十字形の電源網で構成される。各電源配線４５は、実際の電源配線のインダクタ成分及び抵抗成分を表現するインダクタ４５ａ及び抵抗４５ｂを含む。電源層ＶＤＤとグラウンド層ＶＳＳとで対向する２つの単位領域３１は、そのノードＡ同士が電流源４１及び容量４２により接続される。この電流源４１は、当該単位領域３１内に存在する全ての論理ゲートが消費する電流を表現し、容量４２は、当該単位領域３１においてグラウンド層ＶＳＳ及び電源層ＶＤＤの間に存在する容量（配線間容量、論理ゲートの容量、デカップリングセルの容量等）を表現する。
【００１４】
　グラウンド層ＶＳＳ及び電源層ＶＤＤの単位領域３１のうちで、出力セル３４に電源を供給する部分は、単位領域３１ａとして示される。この単位領域３１ａにおいては３本の電源配線４５がノードＢに接続され、グラウンド層ＶＳＳ及び電源層ＶＤＤのそれぞれのノードＢが出力セル３４に接続される。また内部信号源４３から出力セル３４に信号が供給され、ボンディングワイヤ・リードフレーム３２を介して信号ピン３８から出力される。
【００１５】
　第２電源層ＶＤＥが更に設けられており、この第２電源層ＶＤＥの単位領域３１ｂから出力セル３４に第２の電源が供給される。単位領域３１ｂにおいては、２本の電源配線４５がノードＣに接続されている。
【００１６】
　図３は、プリント基板及びプリント基板上の信号配線のモデル化について説明するための図である。図３において、図１及び図２と同一の構成要素は同一の番号で参照し、その説明は省略する。
【００１７】
　半導体集積回路１１及び半導体集積回路１２は、それぞれの信号ピン３８が信号配線層２１の信号配線に接続され、電源ピン３９がグラウンド層２２、電源層２３ａ、及び電源層２３ｂに接続される。電源層２３ａ及び電源層２３ｂは、図１の電源層２３に相当する。グラウンド層２２、電源層２３ａ、及び電源層２３ｂは、それぞれ図２のグラウンド層ＶＳＳ、電源層ＶＤＤ、及び第２の電源層ＶＤＥに接続される。これらの接続により、半導体集積回路１１及び半導体集積回路１２に所定の電源が供給され、また半導体集積回路１１及び１２の間で信号のやり取りを行う。
【００１８】
　図４は、プリント基板及びプリント基板上の信号配線のモデル化について実際の形態に即して説明するための図である。図３と図４とで、同一の構成要素は同一の番号で参照される。図４に示されるように、グラウンド層２２及び電源層２３は、実際にはそれぞれ一枚の導電体プレートからなる（図４では電源層ＶＤＤ及び第２の電源層ＶＤＥのうち一方のみを代表して電源層２３として示している）。モデル化においては、これらのグラウンド層２２及び電源層２３は、それぞれが複数の単位領域５１に縦横に分割される。またグラウンド層２２及び電源層２３の間には、一般に層間材料としてエポキシグラスが挿入されているが、これによる容量を層間容量５２として表現する。この層間容量５２は、グラウンド層２２及び電源層２３の対応する２つの単位領域５１の間を接続する。
【００１９】
　信号配線１３が信号配線層２１上に設けられ、半導体集積回路１１及び１２の信号ピン３８に接続される。この信号配線層２１及び信号配線１３は、複数の単位領域６１に分割され、各単位領域６１毎に伝送線路６２として表現される。またバイパスコンデンサ１４は、バイパスコンデンサモデル５３として表現される。バイパスコンデンサモデル５３は、バイパスコンデンサ１４の抵抗成分、インダクタ成分、及び容量成分を表現する抵抗５３ａ、インダクタ５３ｂ、及び容量５３ｃを含む。
【００２０】
　図３に戻って、グラウンド層２２、電源層２３ａ、及び電源層２３ｂとして、図示の簡潔さを考慮してそれぞれ一つの単位領域５１のみが示されるが、図４を参照して説明したように実際には複数の単位領域５１が縦横に配置され、互いに接続された構成となっている。また信号配線層２１についても同様であり、モデル化においては複数の単位領域６１が設けられる。
【００２１】
　各単位領域５１は、図２の単位領域３１の場合と同様に、４本の電源配線５５がノードＣで接続された十字形の電源網で構成される。各電源配線５５は、実際の電源配線のインダクタ成分及び抵抗成分を表現するインダクタ５５ａ及び抵抗５５ｂを含む。電源層２３ａとグラウンド層２２とで対向する２つの単位領域５１は、そのノードＣ同士がバイパスコンデンサモデル５３及び層間容量５２により接続される。また電源層２３ｂと電源層２３ａとで対向する２つの単位領域５１は、そのノードＣ同士が層間容量５４により接続される。信号配線層２１の単位領域６１における伝送線路６２は、単位長あたりの抵抗、インダクタ、及び容量により表現される分布定数線路であってよい。
【００２２】
　図５は、本発明による電源ノイズ解析方法を示すフローチャートである。
【００２３】
　図５のステップＳＴ１において、ＬＳＩレイアウト情報１０１に基づいて、電源ノイズ解析用ＬＳＩモデル１０２を作成する。また電源ノイズ解析用ＰＫＧ（パッケージ）モデル１０３が、パッケージレイアウト情報などから生成される。即ち、図２（ａ）に示されるような電源ノイズ解析用ＰＫＧモデル１０３と、図２（ｂ）に示されるような電源ノイズ解析用ＬＳＩモデル１０２とが生成される。
【００２４】
　ステップＳＴ２おいて、ＰＣＢ（プリント基板）レイアウト情報１０４に基づいて、電源ノイズ解析用ＰＣＢモデル１０５を作成する。この電源ノイズ解析用ＰＣＢモデル１０５は、図３に示される半導体集積回路１１と半導体集積回路１２との間に設けられる部分に対応する。
【００２５】
　ステップＳＴ３において、電源ノイズ解析用ＬＳＩモデル１０２、電源ノイズ解析用ＰＫＧモデル１０３、及び電源ノイズ解析用ＰＣＢモデル１０５に基づいて、電源ノイズ解析用回路解析シミュレータを実行する。これにより、ＬＳＩ内部の電源ノイズ情報１０６、プリント基板上の電源ノイズの情報１０７、及びＥＭＩノイズ解析用の各電源ピン電流波形情報１０８を出力する。
【００２６】
　具体的には、電源ノイズ解析用ＬＳＩモデル１０２、電源ノイズ解析用ＰＫＧモデル１０３、及び電源ノイズ解析用ＰＣＢモデル１０５を纏めて一つのモデルを構成し、全体の回路方程式を解くことにより、各単位領域内のノードの電圧変動を求める。この際、単位領域３１内の全ての論理ゲートの消費電流を示す電流源４１については、論理ゲートの動作を想定して電流源４１の電流波形を決定する。これにより半導体集積回路１１及び１２の内部における電流消費動作をシミュレートすることができる。また出力セル３４から出力する信号を生成する内部信号源４３については、例えばワーストケースとして全ての出力セル３４が同時にスイッチングするような信号を想定する。これにより出力セル３４（入出力セル３５）の同時スイッチングによる電源ノイズの発生をシミュレートすることができる。このようなシミュレーションに基づいて回路方程式を解くことにより、各単位領域内のノードの電圧変動を求めることができる。
【００２７】
　このようにして求められたＬＳＩ内部の電源ノイズ情報１０６及びプリント基板上の電源ノイズの情報１０７を用いて、電源ノイズについて問題がある箇所をチェックして設計修正することにより、設計段階で適切に電源ノイズに対応することが可能になる。また各電源ピン電流波形情報１０８は、更に次の段階において電磁界解析シミュレータに使用することができる。
【００２８】
　図６は、本発明による電源ノイズ解析方法に基づいて電磁界シミュレーションを実行しデカップリングセルの最適容量を定める方法を示すフローチャートである。
【００２９】
　デカップリングセルとは、半導体集積回路の内部において電源ノイズを軽減することを目的として、電源電位とグラウンド電位との間に実際の素子として挿入される容量のことである。図７は、デカップリングセルの構造を説明するための図である。図７に示されるように、電源電位ＶＤＤとグラウンド電位ＶＳＳとの間に、ＭＯＳトランジスタ１２０及び１２１を接続する。この際、電源電位ＶＤＤ及びグラウンド電位ＶＳＳの一方にＭＯＳトランジスタのゲート端が接続され、他方にソース端、ドレイン端、及び基板電位端が接続される。これによりＭＯＳトランジスタ１２０及び１２１のゲート容量をデカップリング容量１２２として使用する。
【００３０】
　図６のステップＳＴ１において、電源ノイズ解析用ＬＳＩモデル１０２及び電源ノイズ解析用ＰＣＢモデル１０５（電源ノイズ解析用ＰＫＧモデル１０３を含む）に基づいて、電源ノイズ解析用回路解析シミュレータを実行する。これにより、ＥＭＩノイズ解析用の各電源ピン電流波形情報１０８を出力する。この手順は、図５におけるステップＳＴ３と同様である。
【００３１】
　ステップＳＴ２において、各電源ピン電流波形情報１０８とＥＭＩノイズ解析用ＰＣＢモデル１０９とに基づいて、電磁界解析シミュレータを実行する。ここでＥＭＩノイズ解析用ＰＣＢモデル１０９は、プリント基板の各電磁気特性に基づいて生成されたモデルであり、このモデルと各電源ピンの電流波形に基づいて、電磁界解析シミュレータがマックスウェルの方程式を解くことにより、プリント基板から放射される電磁界分布を計算する。電磁界解析シミュレータとしては、一般に利用可能な電磁界解析ツールを用いればよい。
【００３２】
　次にステップＳＴ３において、算出された電磁界分布１１０に基づいて、プリント基板から放射されるＥＭＩノイズが許容値を満たすかどうかを判定する。ＥＭＩ許容値を満たせば、現状のデカップリングセルの容量を最適容量１１１として出力する。これによりＥＭＩ対策済みのＬＳＩが作成されたことになる。ＥＭＩ許容値を満たさなかった場合、ステップＳＴ４で、ＬＳＩに対してデカップリングセルを追加挿入する。そして、デカップリングセルを追加挿入した電源ノイズ解析用ＬＳＩモデル１０２に基づいて、ステップＳＴ１の回路解析及びステップＳＴ２の電磁界解析を再度実行する。この過程を繰り返すことで、ＥＭＩ対策として最適なデカップリングセル容量を算出することができる。これにより、半導体集積回路内論理セルの同時スイッチングに伴うＥＭＩノイズについて、最適なデカップリングセル容量を算出することができる。」
　
「【発明の効果】
　上記説明した電源ノイズ解析方法によれば、半導体集積回路の電源ノイズ解析用のモデルとプリント基板の電源ノイズ解析用のモデルとを結合して電源解析することで、着目している半導体集積回路についてプリント基板上の他の半導体集積回路が発生する電源ノイズの影響を考慮することができると共に、半導体集積回路から発生してプリント基板上で伝播する電源ノイズについて解析することが可能となる。従って、半導体集積回路内部の電源ノイズ解析の精度が向上すると共に、プリント基板上の電源ノイズの影響（電磁波放射によるＥＭＩノイズ等）を検討することが可能となる。」
　
　以上の記載から、刊行物２には、ＬＳＩのパッケージ部分、ＬＳＩの内部の電源配線、プリント基板及びプリント基板上の信号配線を、それぞれ、モデル化し、これらモデルに基づいて電源ノイズ解析用回路解析シミュレータを実行してＬＳＩ内部電源ノイズの情報（電圧変動）、ＰＣＢ（プリント基板）上電源ノイズの情報（電圧変動）、電源ピンの電流波形情報を求め、この電源ピンの電流波形情報とＥＭＩノイズ解析用ＰＣＢモデルとに基づいて、電磁界解析用シミュレータを実行し、プリント基板から放射されるＥＭＩノイズを計算し、該ＥＭＩノイズが許容値を満たすようにＬＳＩ内部のデカップリングセル容量を変更する、ＬＳＩの設計段階において、プリント基板の影響を考慮してＥＭＩノイズに対処した回路設計を行う装置が記載されていると認められる。
　
４．本願発明と刊行物１発明との対比
（１）本願発明の「プリント配線基板上に実装された電源配線に半導体集積回路及び電子部品が接続された電源回路を設計する回路設計装置」について
　
　刊行物１発明は、プリント配線基板上にＬＳＩを搭載し、電源配線、接地配線、電源レギュレータ、デカップリングキャパシタが設けられた集積回路装置の電源供給系回路を設計する回路設計装置であって、電源配線は、プリント配線基板上に実装され、ＬＳＩ（本願発明の「半導体集積回路」に相当）、デカップリングキャパシタ（本願発明の「電子部品」に相当）と接続されている。刊行物１発明の「集積回路装置の電源供給系回路」は、「電源回路」といえるものである。
　よって、本願発明と刊行物１発明とは、「プリント配線基板上に実装された電源配線に半導体集積回路及び電子部品が接続された電源回路を設計する回路設計装置」である点で一致する。
　
（２）本願発明の「回路設計に関するデータを含む入力情報を前記回路設計装置内に入力する入力装置」について
　
　刊行物１発明は、プリント配線板に関する情報（デカップリングキャパシタの容量値を含む）、電圧レギュレータに関する情報、ＬＳＩに関する情報（ＬＳＩの設計情報を含む）を入力する入力装置を備える。入力手段に入力されるこれらの情報は、これらの情報に基づいて、等価回路を作成して解析することにより電源電圧の変動量を算出し、これを基準値と比較してキャパシタの容量を変更するか否かを判断するためのものであるから、回路設計に関するデータを含む入力情報といえる。
　したがって、本願発明と刊行物１発明とは、「回路設計に関するデータを含む入力情報を前記回路設計装置内に入力する入力装置」を備える点で一致する。
　
（３）本願発明の「前記入力情報に基づいて、前記電源回路における前記半導体集積回路の電源電圧の特性である電圧変動特性、及び、前記電源回路から外部へ発生するノイズの特性である電源ノイズ特性を導出する特性導出手段」について
　
　刊行物１発明は、入力手段に入力された情報に基づいた等価回路の作成、解析により、電源電圧の変動量を算出する手段を備える。この電源電圧の変動は、ＬＳＩのスイッチングによるＬＳＩに供給される電源電圧の変動である（［０００４］）。
　したがって、本願発明と刊行物１発明とは、「前記入力情報に基づいて、前記電源回路における前記半導体集積回路の電源電圧の特性である電圧変動特性を導出する特性導出手段」を備えるといえる点で共通する。
　しかしながら、本願発明では、特性導出手段が、この電圧変動特性「、及び、前記電源回路から外部へ発生するノイズの特性である電源ノイズ特性」を導出するのに対し、刊行物１発明では、電源ノイズ特性は導出しない点で両者は相違する。
　
（４）本願発明の「前記電圧変動特性の許容範囲を規定した電圧変動条件、及び、前記電源ノイズ特性の許容範囲を規定した電源ノイズ条件を含む判定基準データベース」について
　
　刊行物１発明の電源電圧の変動量と比較する基準値は、変動量が許容範囲内にあるか否か（条件）を判断するための値であるから、電圧変動特性の許容範囲を規定した電圧変動条件の判定基準といえる。
　したがって、本願発明と刊行物１発明は、「前記電圧変動特性の許容範囲を規定した電圧変動条件を含む判定基準」を備えるといえる点では共通している。
　しかしながら、本願発明は、この電圧変動条件「、及び、前記電源ノイズ特性の許容範囲を規定した電源ノイズ条件」を含む判定基準「データベース」を備えるのに対し、刊行物１発明は、判定基準には電源ノイズ条件は含まれない点、及び、判定基準を記憶したデーターベースを備えるか否か明らかではない点で両者は相違する。
　
（５）本願発明の「前記電圧変動特性と前記電圧変動条件とを比較して前記電圧変動特性が前記電圧変動条件を満たすか否かを判定する電圧変動条件判定手段、及び、前記電源ノイズ特性と前記電源ノイズ条件とを比較して前記電源ノイズ特性が前記電源ノイズ条件を満たしているか否かを判定する電源ノイズ条件判定手段を有する条件可否判定手段」について
　
　刊行物１発明は、電源電圧の変動量を基準値と比較して許容範囲内にあるか否かを判断する手段を備えており、これは本願発明の「前記電圧変動特性と前記電圧変動条件とを比較して前記電圧変動特性が前記電圧変動条件を満たすか否かを判定する電圧変動条件判定手段」に相当する。また、この手段は、「条件可否判定手段」ともいえる。
　したがって、本願発明と刊行物１発明とは、「前記電圧変動特性と前記電圧変動条件とを比較して前記電圧変動特性が前記電圧変動条件を満たすか否かを判定する電圧変動条件判定手段を有する条件可否判定手段」を備える点で共通している。
　しかしながら、本願発明の条件可否判定手段は、電圧変動条件判定手段「、及び、前記電源ノイズ特性と前記電源ノイズ条件とを比較して前記電源ノイズ特性が前記電源ノイズ条件を満たしているか否かを判定する電源ノイズ条件判定手段」を有するのに対し、刊行物１発明では、電源ノイズ条件判定手段を有さない点で両者は相違する。
　
（６）本願発明の「前記条件可否判定手段で判定された結果を出力する出力装置」について
　
　刊行物１発明は、判断する手段（本願発明でいう「条件可否判定手段」）で変動量が許容範囲内にあると判断されれば、その時間軸データを表示部に表示させる手段を備えている。
　したがって、本願発明と刊行物１発明とは、「前記条件可否判定手段で判定された結果を出力する出力装置」を備える点で一致する。
　
（７）本願発明の「前記特性導出手段は、前記入力情報に基づいて前記電源回路の等価回路モデルを生成する等価回路モデル生成手段と、前記等価回路モデルを解析して電圧変動特性及び電源ノイズ特性を演算する演算手段とを有する解析手段であり、」について
　
　刊行物１発明の、等価回路を作成する手段及び電源電圧変動を算出する手段（本願発明でいう「特性導出手段」）は、入力手段で入力された情報に基づいて、プリント配線板、電圧レギュレータ、ＬＳＩの等価回路を作成し、各等価回路を合成し、集積回路装置の電源供給系回路の等価回路を作成し、この等価回路を解析して電源電圧の変動量を算出する。
　したがって、本願発明と刊行物１発明とは、「前記特性導出手段は、前記入力情報に基づいて前記電源回路の等価回路モデルを生成する等価回路モデル生成手段と、前記等価回路モデルを解析して電圧変動特性を演算する演算手段とを有する解析手段であり、」といえる点で共通する。
　しかしながら、本願発明の特性導出手段が有する演算手段は、電圧変動特性「及び電源ノイズ特性」を演算するのに対し、刊行物１発明では、電源ノイズ特性は演算しない点で両者は相違する。
　
（８）本願発明の「前記等価回路モデル生成手段は、前記入力情報に含まれる前記プリント配線基板及び前記電子部品の設計情報に基づいて前記プリント配線基板の等価回路モデルを生成する基板等価回路モデル生成手段、及び、前記入力情報に含まれる前記半導体集積回路の設計情報に基づいて前記半導体集積回路の等価回路モデルを生成する半導体集積回路等価回路モデル生成手段を有し、」について
　
　刊行物１発明の等価回路を作成する手段（本願発明でいう「等価回路モデル生成手段」）は、入力手段で入力された情報に基づいて、プリント配線板、電圧レギュレータ、ＬＳＩの等価回路を作成し、各等価回路を合成し、集積回路装置の電源供給系回路の等価回路を作成するものであり、該入力手段で入力された情報には、プリント配線板に関する情報（デカップリングキャパシタの容量値を含む）、ＬＳＩに関する情報（ＬＳＩの設計情報を含む）が含まれている。
　したがって、本願発明と刊行物１発明とは、「前記等価回路モデル生成手段は、前記入力情報に含まれる前記プリント配線基板及び前記電子部品の設計情報に基づいて前記プリント配線基板の等価回路モデルを生成する基板等価回路モデル生成手段、及び、前記入力情報に含まれる前記半導体集積回路の設計情報に基づいて前記半導体集積回路の等価回路モデルを生成する半導体集積回路等価回路モデル生成手段を有し、」といえる点で一致する。
　
（９）本願発明の「前記条件可否判定手段で前記電圧変動条件及び前記電源ノイズ条件の一方又は両方を満たさないと判定された場合に、前記電源回路の記述を変更して、変更後の前記電源回路の記述を前記解析手段に入力する回路記述変更手段」について
　
　刊行物１発明は、電源電圧の変動量を基準値と比較して許容範囲内にあるか否かを判断した結果、許容範囲にないと判断された場合（本願発明の「前記条件可否判定手段で前記電圧変動条件を満たさないと判定された場合」に相当）に、デカップリングキャパシタの容量を変更し、この変更を等価回路の雛形に入力して計算し直し、上記の等価回路の作成、解析、電源電圧の変動量の算出、基準値との比較、判断を繰り返して変動量が許容範囲内になるようにデカップリングキャパシタの容量を決定する手段を備える。すなわち、変更したデカップリングキャパシタの容量を用いて電源供給系回路の新たな等価回路を作成し解析を行うものである。
　本願発明における、「電源回路の記述」とは、電源回路の等価回路モデルの（デカップリングキャパシタなどの容量値を含む）表現のことであるから、刊行物１発明の、変更したデカップリングキャパシタの容量を用いて新たに作成した等価回路の表現も電源回路の記述といえる。
　したがって、本願発明と刊行物１発明とは、「前記条件可否判定手段で前記電圧変動条件を満たさないと判定された場合に、前記電源回路の記述を変更して、変更後の前記電源回路の記述を前記解析手段に入力する回路記述変更手段」を備える点で共通している。
　しかしながら、本願発明の回路記述変更手段が、前記条件可否判定手段で前記電圧変動条件「及び前記電源ノイズ条件の一方又は両方」を満たさないと判定された場合に、前記電源回路の記述を変更するのに対し、刊行物１発明は、電圧変動に対しては許容範囲内になるようにデカップリングキャパシタの容量を変更するが、電源ノイズについては考慮していない点で両者は相違する。
　
（１０）一致点、相違点
　電源ノイズの特性、電源ノイズ条件、電源ノイズ条件判定に関する相違点（上記（３）（４）（５）（７）（９））については、いずれも、電源ノイズに関する１つの相違点としてまとめられるから、本願発明と刊行物１発明の一致点、相違点は次のとおりである。
　
［一致点］
　プリント配線基板上に実装された電源配線に半導体集積回路及び電子部品が接続された電源回路を設計する回路設計装置であって、
　回路設計に関するデータを含む入力情報を前記回路設計装置内に入力する入力装置と、
　前記入力情報に基づいて、前記電源回路における前記半導体集積回路の電源電圧の特性である電圧変動特性を導出する特性導出手段と、
　前記電圧変動特性の許容範囲を規定した電圧変動条件を含む判定基準と、
　前記電圧変動特性と前記電圧変動条件とを比較して前記電圧変動特性が前記電圧変動条件を満たすか否かを判定する電圧変動条件判定手段を有する条件可否判定手段と、
　前記条件可否判定手段で判定された結果を出力する出力装置と、
を備え、
　前記特性導出手段は、前記入力情報に基づいて前記電源回路の等価回路モデルを生成する等価回路モデル生成手段と、前記等価回路モデルを解析して電圧変動特性を演算する演算手段とを有する解析手段であり、
　前記等価回路モデル生成手段は、前記入力情報に含まれる前記プリント配線基板及び前記電子部品の設計情報に基づいて前記プリント配線基板の等価回路モデルを生成する基板等価回路モデル生成手段、及び、前記入力情報に含まれる前記半導体集積回路の設計情報に基づいて前記半導体集積回路の等価回路モデルを生成する半導体集積回路等価回路モデル生成手段を有し、
　前記条件可否判定手段で前記電圧変動条件を満たさないと判定された場合に、前記電源回路の記述を変更して、変更後の前記電源回路の記述を前記解析手段に入力する回路記述変更手段を備えることを特徴とする回路設計装置。
　
［相違点１］
　本願発明では、特性導出手段が、電圧変動特性、「及び、前記電源回路から外部へ発生するノイズの特性である電源ノイズ特性」を導出し、
　判定基準が、電圧変動条件、「及び、前記電源ノイズ特性の許容範囲を規定した電源ノイズ条件」を含み、
　条件可否判定手段が、電圧変動条件判定手段、「及び、前記電源ノイズ特性と前記電源ノイズ条件とを比較して前記電源ノイズ特性が前記電源ノイズ条件を満たしているか否かを判定する電源ノイズ条件判定手段」を有し、
　前記特性導出手段が有する演算手段が、電圧変動特性「及び電源ノイズ特性」を演算し、
　回路記述変更手段が、前記条件可否判定手段で前記電圧変動条件「及び前記電源ノイズ条件の一方又は両方」を満たさないと判定された場合に、前記電源回路の記述を変更するのに対し、
　刊行物１発明は、電圧変動については考慮しているが、電源ノイズについては考慮していない点。
　
［相違点２］
　本願発明では、判定基準データベースを備えるのに対し、刊行物１発明では、判定基準は備えるが、それを記憶したデーターベースを備えるか否かは明らかではない点。
　
５．当審の判断
［相違点１］について
　刊行物１発明は、電源電圧の変動量が許容範囲内になるように回路を設計する装置であるが、この電源電圧変動は、ＬＳＩのスイッチングを原因とするものであり、スイッチングの多くはクロック信号に同期する周期性のものである（［０００４］）。
　半導体集積回路内部でスイッチングにより発生した電源ノイズが、プリント基板を通して空間に電磁波として放射されるＥＭＩノイズはよく知られたものであり、刊行物１発明においても、ＬＳＩのスイッチングを原因とするＥＭＩノイズに対する対策は想定し得ることである。
　刊行物２には、ＬＳＩの設計段階において、プリント基板の影響を考慮してＥＭＩノイズに対処した回路設計を行う装置が記載されており、具体的には、ＬＳＩのパッケージ部分、ＬＳＩの内部の電源配線、プリント基板及びプリント基板上の信号配線を、それぞれ、モデル化し、これらモデルに基づいて電源ノイズ解析用回路解析シミュレータを実行してＬＳＩ内部電源ノイズの情報（電圧変動）、ＰＣＢ（プリント基板）上電源ノイズの情報（電圧変動）、電源ピンの電流波形情報を求め、この電源ピンの電流波形情報とＥＭＩノイズ解析用ＰＣＢ（プリント基板）モデルとに基づいて、電磁界解析用シミュレータを実行し、プリント基板から放射されるＥＭＩノイズを計算し、該ＥＭＩノイズが許容値を満たすようにＬＳＩ内部のデカップリングセル容量を変更する。すなわち、ＬＳＩが搭載されたプリント基板の設計を考慮して、ＬＳＩからプリント基板を通して放射されるＥＭＩノイズの量を計算することが記載されていると認められる。
　刊行物１発明は、電源電圧の変動量が許容範囲内になるように電源供給系回路の設計変更（デカップリングキャパシタの値の変更）を行うものであるが、電源供給系回路の設計変更、すなわち、プリント基板の設計がＥＭＩノイズの量に影響を及ぼすことが、刊行物２に記載されているように知られているから、刊行物１発明において、デカップリングキャパシタの値を変更すると、電源電圧の変動量に影響を与えるとともに、ＥＭＩノイズの量にも影響を与えることは、当業者が容易に理解し得ることである。
　したがって、刊行物１発明において、デカップリングキャパシタの変更をするときに、電源電圧変動に加えて、ＥＭＩノイズの量をも同時に考慮して、ＥＭＩノイズの量も許容範囲内になるようにデカップリングキャパシタの値の変更を行うことは当業者が容易に想到し得ることである。
　すなわち、刊行物１発明において、電源電圧変動に加えてＥＭＩノイズ（本願発明でいう「電源ノイズ」）についても考慮し、電圧変動及び電源ノイズの両方に対して許容範囲内になるようにデカップリングキャパシタの容量を変更すること、すなわち、特性導出手段が、電圧変動特性、「及び、前記電源回路から外部へ発生するノイズの特性である電源ノイズ特性」を導出し、判定基準が、電圧変動条件、「及び、前記電源ノイズ特性の許容範囲を規定した電源ノイズ条件」を含み、条件可否判定手段が、電圧変動条件判定手段、「及び、前記電源ノイズ特性と前記電源ノイズ条件とを比較して前記電源ノイズ特性が前記電源ノイズ条件を満たしているか否かを判定する電源ノイズ条件判定手段」を有し、前記特性導出手段が有する演算手段が、電圧変動特性「及び電源ノイズ特性」を演算し、回路記述変更手段が、前記条件可否判定手段で前記電圧変動条件「及び前記電源ノイズ条件の一方又は両方」を満たさないと判定された場合に、前記電源回路の記述を変更することは、当業者が容易に想到し得ることである。
　
［相違点２］について
　刊行物１発明の基準値（本願発明でいう「判定基準」）は、電源電圧変動が、ＬＳＩが誤動作しない範囲内であるか否かを判定するものであり、使用するＬＳＩやその使用環境等に応じて、設計に際して予め決定しておくべきものであり、予め決定しておいた基準値をデータベースとして記憶しておくことは当業者が普通に想定し得ることである。
　また、上記相違点１について考察したように、電源ノイズについても考慮して判定基準として電源ノイズ条件を含ませる場合にも同様に基準値をデータベースとして記憶しておくことも当業者が普通に想定し得ることである。
　したがって、刊行物１発明において、判定基準をデータベースに記憶すること、すなわち、判定基準データベースを備えることは当業者が容易に想到し得ることである。
　
　上記相違点１、２を併せて考察しても格別のものはなく、したがって、本願発明は、刊行物１発明に基づいて当業者が容易に発明をすることができたものであり、その効果についても当業者が予測し得るものである。
　
５．むすび
　以上のとおりであるから、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願は、その余の請求項について論及するまでもなく、拒絶すべきものである。
　よって、結論のとおり審決する。