【事件の表示】
　特許第３２３４３９９号「ＭＯＳドライブ回路」の請求項１、３に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３２３４３９９号の請求項１、３に係る特許を取り消す。
【理　由】
第１　手続きの経緯
　本件特許第３２３４３９９号の請求項１ないし３に係る発明は、平成６年５月３０日に出願され、平成１３年９月２１日に特許の設定登録がなされ、その後、平成１４年５月３１日に異議申立人加藤淳子より、請求項１、３に係る発明について特許異議の申立てがなされ、これにより、当審における合議の結果、平成１４年７月２６日付けで請求項１、３に係る特許について取消理由が通知され、その指定期間内である同年１０月４日に特許異議意見書が提出され、同時に訂正請求が行われたものである。
　
第２　訂正の適否
１．訂正の内容
（１）訂正事項ａ
　特許請求の範囲の請求項１中の「出力端子に前記複数のスイッチング回路が直接接続されるオペアンプ」を「出力端子に前記複数のスイッチング回路が直接接続され、かつ出力端子と反転入力端子とがトランジスタを介さずに接続されるオペアンプ」と訂正する。
　これに伴い、明細書の段落番号［００１１］中の「出力端子に前記複数のスイッチング回路が直接接続されるオペアンプ」を「出力端子に前記複数のスイッチング回路が直接接続され、かつ出力端子と反転入力端子とがトランジスタを介さずに接続されるオペアンプ」と訂正する。
（２）訂正事項ｂ
　特許請求の範囲の請求項２を
「複数の電流駆動型素子を並列接続した発光又は表示アレイを駆動するＭＯＳドライブ回路において、
　複数のＭＯＳ素子が並列接続され前記各電流駆動型素子に駆動電流を供給するＭＯＳアレイと、
　前記各ＭＯＳ素子のそれぞれに対応して別個独立に設けられコントローラからの出力信号によってＭＯＳ素子への制御電圧の供給路を開閉する複数のスイッチング回路と、
　出力端子に前記複数のスイッチング回路が直接接続されるオペアンプと、
　前記オペアンプおよび各スイッチング回路を介して各ＭＯＳ素子に制御電圧を供給する電圧源と、
　を具備し、
　前記オペアンプの出力端子と接地間に電流能力増加用コンデンサを接続したことを特徴とするＭＯＳドライブ回路。」
と訂正する。
　これに伴い、明細書の段落番号［００１２］を
「請求項２記載の発明に係るＭＯＳドライブ回路は、複数のＭＯＳ素子が並列接続され前記各電流駆動型素子に駆動電流を供給するＭＯＳアレイと、前記各ＭＯＳ素子のそれぞれに対応して別個独立に設けられコントローラからの出力信号によってＭＯＳ素子への制御電圧の供給路を開閉する複数のスイッチング回路と、出力端子に前記複数のスイッチング回路が直接接続されるオペアンプと、前記オペアンプおよび各スイッチング回路を介して各ＭＯＳ素子に制御電圧を供給する電圧源と、を具備し、前記オペアンプの出力端子と接地間に電流能力増加用コンデンサを接続したものである。」
と訂正する。
　
２．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
（１）前記訂正事項ａのうち、訂正前の特許明細書の請求項１に記載された「出力端子に前記複数のスイッチング回路が直接接続されるオペアンプ」を「出力端子に前記複数のスイッチング回路が直接接続され、かつ出力端子と反転入力端子とがトランジスタを介さずに接続されるオペアンプ」と訂正する点は、「オペアンプ」の帰還経路を限定しようとするものであるから、この訂正は、特許法第１２０条の４第３項において準用する平成６年法改正前の特許法第１２６条第１項ただし書き第１号に規定する特許請求の範囲の減縮を目的とするものである。
　また、前記訂正事項ａのうち、明細書の段落番号［００１１］中の「出力端子に前記複数のスイッチング回路が直接接続されるオペアンプ」を「出力端子に前記複数のスイッチング回路が直接接続され、かつ出力端子と反転入力端子とがトランジスタを介さずに接続されるオペアンプ」と訂正する点は、上記した特許請求の範囲の減縮に伴い、当該減縮事項との関係で不合理が生じないよう、その内容を変更したものであって、実質的な訂正ではなく、特許法第１２０条の４第３項において準用する平成６年法改正前の特許法第１２６条第１項ただし書き第３号に規定する明りょうでない記載の釈明を目的とするものである。
（２）前記訂正事項ｂのうち、訂正前の特許明細書の請求項２を
「複数の電流駆動型素子を並列接続した発光又は表示アレイを駆動するＭＯＳドライブ回路において、
　複数のＭＯＳ素子が並列接続され前記各電流駆動型素子に駆動電流を供給するＭＯＳアレイと、
　前記各ＭＯＳ素子のそれぞれに対応して別個独立に設けられコントローラからの出力信号によってＭＯＳ素子への制御電圧の供給路を開閉する複数のスイッチング回路と、
　出力端子に前記複数のスイッチング回路が直接接続されるオペアンプと、
　前記オペアンプおよび各スイッチング回路を介して各ＭＯＳ素子に制御電圧を供給する電圧源と、
　を具備し、
　前記オペアンプの出力端子と接地間に電流能力増加用コンデンサを接続したことを特徴とするＭＯＳドライブ回路。」
と訂正する点は、発明の記載形式を引用形式から独立形式に変更するものであって、実質的な訂正ではなく、特許法第１２０条の４第３項において準用する平成６年法改正前の特許法第１２６条第１項ただし書き第３号に規定する明りょうでない記載の釈明を目的とするものである。
　また、前記訂正事項ｂのうち、明細書の段落番号［００１２］を「請求項２記載の発明に係るＭＯＳドライブ回路は、複数のＭＯＳ素子が並列接続され前記各電流駆動型素子に駆動電流を供給するＭＯＳアレイと、前記各ＭＯＳ素子のそれぞれに対応して別個独立に設けられコントローラからの出力信号によってＭＯＳ素子への制御電圧の供給路を開閉する複数のスイッチング回路と、出力端子に前記複数のスイッチング回路が直接接続されるオペアンプと、前記オペアンプおよび各スイッチング回路を介して各ＭＯＳ素子に制御電圧を供給する電圧源と、を具備し、前記オペアンプの出力端子と接地間に電流能力増加用コンデンサを接続したものである。」
と訂正する点は、上記した特許請求の範囲の訂正に伴い、当該訂正事項との関係で不合理が生じないよう、その内容を変更したものであって、実質的な訂正ではなく、特許法第１２０条の４第３項において準用する平成６年法改正前の特許法第１２６条第１項ただし書き第３号に規定する明りょうでない記載の釈明を目的とするものである。
（３）前記訂正事項ａ、ｂは、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であるとともに、実質上特許請求の範囲を拡張し、又は変更するものでもない。
　
３．結び
　したがって、前記訂正は、特許法第１２０条の４第３項において準用する平成６年法改正前の特許法第１２６条第１項及び第２項の規定に適合するので、当該訂正を認める。
　
第３　特許異議の申立てについて
１．特許異議の申立ての概要
　本件特許異議申立人は、以下の理由により、本件の請求項１、３に係る特許は、取り消されるべきである旨主張する。
（１）本件の請求項１ないし３に係る発明のいずれも、本件の特許出願前に頒布された刊行物である特開平２−８１６５２号公報（甲第１号証）に記載された発明であり、それらの特許は、特許法第２９条第１項の規定に違反してなされたものである。
（２）本件の請求項１ないし３に係る発明のいずれも、本件の特許出願前に頒布された刊行物である特開平２−８１６５２号公報（甲第１号証）に記載された発明に基づいて、その出願前に当業者が容易に発明をすることができたものであるから、それらの特許は、特許法第２９条第２項の規定に違反してなされたものである。
　
２．本件の請求項に係る発明
　上記したように本件は訂正が認められるから、本件の請求項１、３に係る発明（以下、それぞれ「本件発明１」、「本件発明３」という。）は、前記訂正請求に係る訂正明細書の特許請求の範囲の請求項１、３に記載されたとおりの次の事項により特定されるものである。
　
「【請求項１】　複数の電流駆動型素子を並列接続した発光又は表示アレイを駆動するＭＯＳドライブ回路において、
　複数のＭＯＳ素子が並列接続され前記各電流駆動型素子に駆動電流を供給するＭＯＳアレイと、
　前記各ＭＯＳ素子のそれぞれに対応して別個独立に設けられコントローラからの出力信号によってＭＯＳ素子への制御電圧の供給路を開閉する複数のスイッチング回路と、
　出力端子に前記複数のスイッチング回路が直接接続され、かつ出力端子と反転入力端子とがトランジスタを介さずに接続されるオペアンプと、
　前記オペアンプおよび各スイッチング回路を介して各ＭＯＳ素子に制御電圧を供給する電圧源と、
　を具備したことを特徴とするＭＯＳドライブ回路。
　
　【請求項３】　前記発光又は表示アレイが複数のＬＥＤ素子を並列接続したＬＥＤ発光回路であることを特徴とする請求項１または請求項２記載のＭＯＳドライブ回路。」
　
３．引用発明
（１）一方、当審で通知した取消理由で引用した特開平２−８１６５２号公報（以下、「刊行物１」という。）には次の事項が記載されている。
　イ．複数の発光ダイオードが配列された発光ダイオードアレイの各発光ダイオードに駆動電流を供給する単位回路が、複数段縦続接続された発光ダイオードアレイ駆動回路において、
　前記初段の単位回路は、
　基準電圧が印可される非反転入力端子、反転入力端子、及び出力端子を有する演算増幅器と、
　制御電極を有し電源と複数の発光ダイオード接続用出力端子との間に接続された複数の発光ダイオード用出力トランジスタと、
　前記演算増幅器の出力が供給される制御電極を有し前記電源と外部抵抗接続用端子及び前記反転入力端子との間に接続されたモニタ用出力トランジスタと、
　前記電源と前記演算増幅器の出力端子との間に接続され制御信号を反転して前記各発光ダイオード用出力トランジスタの制御電極にそれぞれ供給する複数のインバータと、
　前記演算増幅器の出力が供給される制御電極を有し前記電源と次段接続用出力端子との間に接続された縦続接続用トランジスタとを備え、
　前記２段以後の各単位回路は、
　前記初段の単位回路における演算増幅器、発光ダイオード用出力トランジスタ、モニタ用出力トランジスタ、インバータ、及び縦続接続用出力トランジスタとを有し、
　該演算増幅器の非反転入力端子が、前段の次段接続用出力端子に接続されると共に、第１の内部抵抗を介して接地され、該演算増幅器の反転入力端子が、第２の内部抵抗を介して接地された、
　発光ダイオードアレイ駆動回路。（特許請求の範囲請求項１）
　
　ロ．初段の単位回路１００は、電源端子１０１、基準電圧Ｖｒｅｆ印加用の端子１０２、外部抵抗接続用の端子１０３、ＬＥＤ３０１−１〜３０１−Ｎ接続用の端子１０４−１〜１０４−Ｎ、次段接続用の出力端子１０５、及び制御端子１０６−１〜１０６−Ｎを備えている。端子１０２には演算増幅器１０７の非反転入力端子１０７ａが接続され、その反転入力端子１０７ｂが端子１０３に接続されている。演算増幅器１０７の出力端子１０７ｃには、ＰＭＯＳからなるモニタ用出力トランジスタ１０８のゲート（制御電極）が接続され、そのソースが電源端子１０１に、そのドレインが端子１０３及び反転入力端子１０７ｂにそれぞれ接続されている。
　また、演算増幅器１０７の出力端子１０７ｃと電源端子１０１との間には、ＰＭＯＳ１０９ａ及びＮＭＯＳ１０９ｂからなるＣＭＯＳインバータ１０９−１〜１０９−Ｎが並列に接続され、そのインバータ１０９−１〜１０９−Ｎの入力側が制御信号端子１０６−１〜１０６−Ｎに、そのインバータ１０９−１〜１０９−Ｎの出力側がＰＭＯＳからなるＬＥＤ用出力トランジスタ１１０−１〜１１０−Ｎのゲート（制御電極）にそれぞれ接続されている。インバータ１０９−１〜１０９−Ｎは制御信号に基づき出力トランジスタ１１０−１〜１１０−Ｎをオン、オフするためのもので、その出力トランジスタ１１０−１〜１１０−Ｎのソースが電源端子１０１に共通接続されると共に、ドレインが出力端子１０４−１〜１０４−Ｎにそれぞれ接続されている。（４頁左上欄１７行目〜右上欄１８行目）
　
　上記刊行物１の記載及び図面並びにこの技術分野における技術常識を勘案すると、上記「発光ダイオードアレイ駆動回路」で使われるトランジスタは「ＭＯＳ」であるから、当該駆動回路は「ＭＯＳ駆動回路」である。また、上記「複数の発光ダイオード」及び「複数の発光ダイオード用出力トランジスタ」、「インバータ」等は、「並列に接続される」ものであるから、上記「配列」は「並列接続」の意味である。したがって、上記記載の内、初段の単位回路に関する構成についていえば、上記刊行物１には、以下の発明（以下、「引用発明」という。）が記載されている。
　「複数の発光ダイオードが並列接続された発光ダイオードアレイの各発光ダイオードに駆動電流を供給するＭＯＳ駆動回路において、
　制御電極を有し電源と複数の発光ダイオード接続用出力端子との間に並列接続された複数の発光ダイオード用出力トランジスタと、
　基準電圧が印可される非反転入力端子、反転入力端子、及び出力端子を有する演算増幅器と、
　前記演算増幅器の出力が供給される制御電極を有し前記電源と外部抵抗接続用端子及び前記反転入力端子との間に接続されたモニタ用出力トランジスタと、
　前記電源と前記演算増幅器の出力端子との間に接続され制御信号を反転して前記各発光ダイオード用出力トランジスタの制御電極にそれぞれ供給する複数のインバータと、
　を具備したＭＯＳ駆動回路。」
　
（２）また、例えば特開平２−１５０８１９号公報（以下、「刊行物２」という。）には第７図とともに次の事項が記載されている。
　イ．従来の液晶表示回路には、第７図に示す液晶駆動電源回路が用いられてきた。・・・液晶表示装置の時分割駆動に必要な液晶駆動電源Ｖ０、Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５はＶＤＤ、ＶＥＥとＶ１’、Ｖ２’、Ｖ３’、Ｖ４’の各中間レベルを演算増幅器ＯＰ１、ＯＰ２、ＯＰ３、ＯＰ４で低インピーダンス化することにより得ている。コンデンサＣ１、Ｃ２、Ｃ３、Ｃ４は液晶駆動電源Ｖ１〜Ｖ４の変動を抑えるために入れてある。（１頁右下欄１０行目〜次頁左上欄２行目）
　
　ロ．第７図に記載された「オペアンプ」はいずれもその出力と反転入力がトランジスタを介さずに直接接続されている。
　
（３）また、例えば特開平５８−１１５４８６号公報（以下、「刊行物３」という。）には第４図とともに次の事項が記載されている。
　イ．第４図は本発明の構成を示す電子時計のブロック図であり、・・・すなわち本実施例は第３図に於ける電源部６のかわりに１個の電池１５ａよりなる電源部１５と、電池１５ａの両端電圧を分圧するための分圧素子１６、１７及び分圧素子１６、１７による分圧電圧を入力信号とするＣ−ＭＯＳ演算増幅器１８の電圧フォロアー回路により構成される電源回路１９を使用したものである。・・・さらにこの分圧電圧を演算増幅器１８の電圧フォロアー回路によりインピーダンス変換し、低インピーダンスな中間電圧ＶＭとしてＥＣＤセル５の共通電極５ａに供給したものである。（３頁左上欄４行目〜右上欄１行目）
　
　ロ．第４図に記載された「オペアンプ」はその出力と反転入力がトランジスタを介さずに直接接続されている。
　
　上記刊行物２または３の記載を勘案すると、「駆動電源回路においてオペアンプの出力と反転入力端子をトランジスタを介さずに直接接続すること」は単なる慣用手段である。
　
４．対比・判断
（１）まず、本件発明１と引用発明とを対比するに、
　Ａ．引用発明の「発光ダイオード」は「電流駆動型」の「表示素子」であり、該発光ダイオードの「アレイ」は「発光又は表示アレイ」を構成している。また、引用発明の「ＭＯＳ駆動回路」は本件発明１の「ＭＯＳドライブ回路」と同義であるから、引用発明の「複数の発光ダイオードが配列された発光ダイオードアレイの各発光ダイオードに駆動電流を供給するＭＯＳ駆動回路」と本件発明１の「複数の電流駆動型素子を並列接続した発光又は表示アレイを駆動するＭＯＳドライブ回路」は同じものである。
　Ｂ．同様に、引用発明の「制御電極を有し電源と複数の発光ダイオード接続用出力端子との間に並列接続された複数の発光ダイオード用出力トランジスタ」は本件発明１の「複数のＭＯＳ素子が並列接続され前記各電流駆動型素子に駆動電流を供給するＭＯＳアレイ」に対応し、
　Ｃ．引用発明の「インバータ」は「制御信号に基づき出力トランジスタをオン、オフするためのもの」であるから、引用発明の「電源と演算増幅器の出力端子との間に接続され制御信号を反転して前記各発光ダイオード用出力トランジスタの制御電極にそれぞれ供給する複数のインバータ」は本件発明１の「各ＭＯＳ素子のそれぞれに対応して別個独立に設けられコントローラからの出力信号によってＭＯＳ素子への制御電圧の供給路を開閉する複数のスイッチング回路」に対応し、
　Ｄ．引用発明の「基準電圧が印可される非反転入力端子、反転入力端子、及び出力端子を有する演算増幅器」は本件発明１の「出力端子に前記複数のスイッチング回路が直接接続されるオペアンプ」に対応し、
　Ｅ．引用発明における演算増幅器の非反転入力に印可される「基準電圧」は何らかの電圧源により作られることは自明のことであり、その電圧源は本件発明１の「オペアンプおよび各スイッチング回路を介して各ＭＯＳ素子に制御電圧を供給する電圧源」と同じものである。
　
　したがって、本件発明１と引用発明とは、
「複数の電流駆動型素子を並列接続した発光又は表示アレイを駆動するＭＯＳドライブ回路において、
　複数のＭＯＳ素子が並列接続され前記各電流駆動型素子に駆動電流を供給するＭＯＳアレイと、
　前記各ＭＯＳ素子のそれぞれに対応して別個独立に設けられコントローラからの出力信号によってＭＯＳ素子への制御電圧の供給路を開閉する複数のスイッチング回路と、
　出力端子に前記複数のスイッチング回路が直接接続されるオペアンプと、
　前記オペアンプおよび各スイッチング回路を介して各ＭＯＳ素子に制御電圧を供給する電圧源と、
　を具備したことを特徴とするＭＯＳドライブ回路。」
の点で一致し、以下の点で相違している。
　
＜相違点＞
　「オペアンプ」に関し、本件発明１は「出力端子と反転入力端子とがトランジスタを介さずに接続される」ものであるのに対し、引用発明は「出力端子と反転入力端子とがモニタ用出力トランジスタを介して接続される」ものである点。
　
　そこで、上記相違点について考察するに、上記刊行物２または３に開示されているように、「駆動電源回路においてオペアンプの出力と反転入力端子をトランジスタを介さずに直接接続すること」は単なる慣用手段であるから、引用発明の「出力端子と反転入力端子とがモニタ用出力トランジスタを介して接続される」構成を上記慣用手段で置換して、本件発明１の「出力端子と反転入力端子とがトランジスタを介さずに接続される」構成とすることは容易なことである。
　
（２）ついで、本件発明３と引用発明とを対比するに、引用発明が利用する素子である「発光ダイオード」は「ＬＥＤ」のことであるから、引用発明にかかる「複数の発光ダイオードが並列接続された発光ダイオードアレイ」と本件発明３の「ＬＥＤ素子を並列接続したＬＥＤ発光回路」からなる「発光又は表示アレイ」とは同じものである。
　したがって、本件発明３と引用発明は、
　本件発明３が引用する本件発明１と引用発明の一致点及び上記「発光又は表示アレイ」の点で一致し、
　本件発明３が引用する本件発明１と引用発明の相違点の点で相違する。
　そして、上記相違点は、前項で判断したとおり、当業者が容易に想到し得るものであるから、本件発明３もまた容易に想到し得るものである。
　
５．結び
　以上のとおりであるから、本件発明１、３は、上記刊行物１に記載された発明および上記刊行物２または３に記載された慣用手段に基いて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定に違反してされたものであるから、本件発明１、３についての特許は特許法第１１３条第２号に該当し、取り消されるべきものである。
　
　よって結論のとおり決定する。
【異議決定日】
平成１４年１０月２９日（２００２．１０．２９）
【訂正の要旨】
　ａ．特許第３２３４３９９号の明細書中、特許請求の範囲を、請求書に添付した訂正明細書のとおり、すなわち、下記（ａ−１），（ａ−２）のように訂正する。
　（ａ−１）　請求項１における「出力端子に前記複数のスイッチング回路が直接接続されるオペアンプ」を、特許請求の範囲の減縮を目的として、「出力端子に前記複数のスイッチング回路が直接接続され
、かつ出力端子と反転入力端子とがトランジスタを介さずに接続される
　（ａ−２）　請求項２を、記載形式を従属形式から独立形式に改めるべく、明りょうでない記載の釈明を目的として、
「　
複数の電流駆動型素子を並列接続した発光又は表示アレイを駆動するＭＯＳドライブ回路において、
　
複数のＭＯＳ素子が並列接続され前記各電流駆動型素子に駆動電流を供給するＭＯＳアレイと、
　
前記各ＭＯＳ素子のそれぞれに対応して別個独立に設けられコントローラからの出力信号によってＭＯＳ素子への制御電圧の供給路を開閉する複数のスイッチング回路と、
　
出力端子に前記複数のスイッチング回路が直接接続されるオペアンプと、
　
前記オペアンプおよび各スイッチング回路を介して各ＭＯＳ素子に制御電圧を供給する電圧源と、
　
を具備し、
　前記オペアンプの出力端子と接地間に電流能力増加用コンデンサを接続したことを特徴とするＭＯ
Ｓド
と訂正する。
　ｂ．また、上記訂正（ａ−１），（ａ−２）に伴い、特許請求の範囲の記載と発明の詳細な説明の記載との整合をとるべく、明りょうでない記載の釈明を目的として、請求書に添付した訂正明細書のとおり、すなわち、下記（ｂ−１），（ｂ−２）のように訂正する。
　（ｂ−１）　明細書の段落００１１を、
「　［課題を解決するための手段］
　請求項１記載の発明に係るＭＯＳドライブ回路は、複数のＭＯＳ素子が並列接続され前記各電流駆動型素子に駆動電流を供給するＭＯＳアレイと、前記各ＭＯＳ素子のそれぞれに対応して別個独立に設けられコントローラからの出力信号によってＭＯＳ素子への制御電圧の供給路を開閉する複数のスイッチング回路と、出力端子に前記複数のスイッチング回路が直接接続され
、かつ出力端子と反転入力端子とがトランジスタを介さずに接続される
と訂正する。
　（ｂ−２）　明細書の段落００１２を、
「　請求項２記載の発明に係るＭＯＳドライブ回路は、
複数のＭＯＳ素子が並列接続され前記各電流駆動型素子に駆動電流を供給するＭＯＳアレイと、前記各ＭＯＳ素子のそれぞれに対応して別個独立に設けられコントローラからの出力信号によってＭＯＳ素子への制御電圧の供給路を開閉する複数のスイッチング回路と、出力端子に前記複数のスイッチング回路が直接接続されるオペアンプと、前記オペアンプおよび各スイッチング回路を介して各ＭＯＳ素子に制御電圧を供給する電圧源と、を具備し、
と訂正する。
（５４）【発明の名称】
ＭＯＳドライブ回路
（５７）【特許請求の範囲】
　【請求項１】　複数の電流駆動型素子を並列接続した発光又は表示アレイを駆動するＭＯＳドライブ回路において、
　複数のＭＯＳ素子が並列接続され前記各電流駆動型素子に駆動電流を供給するＭＯＳアレイと、
　前記各ＭＯＳ素子のそれぞれに対応して別個独立に設けられコントローラからの出力信号によってＭＯＳ素子への制御電圧の供給路を開閉する複数のスイッチング回路と、
　出力端子に前記複数のスイッチング回路が直接接続され
、かつ出力端子と反転入力端子とがトランジスタを介さずに接続される
　前記オペアンプおよび各スイッチング回路を介して各ＭＯＳ素子に制御電圧を供給する電圧源と、
　を具備したことを特徴とするＭＯＳドライブ回路。
　【請求項２】　
複数の電流駆動型素子を並列接続した発光又は表示アレイを駆動するＭＯＳドライブ回路において、
　
複数のＭＯＳ素子が並列接続され前記各電流駆動型素子に駆動電流を供給するＭＯＳアレイと、
　
前記各ＭＯＳ素子のそれぞれに対応して別個独立に設けられコントローラからの出力信号によってＭＯＳ素子への制御電圧の供給路を開閉する複数のスイッチング回路と、
　
出力端子に前記複数のスイッチング回路が直接接続されるオペアンプと、
　
前記オペアンプおよび各スイッチング回路を介して各ＭＯＳ素子に制御電圧を供給する電圧源と、
　
を具備し、
　前記オペアンプの出力端子と接地間に電流能力増加用コンデンサを接続したことを特徴とす
るＭ
　【請求項３】　前記発光又は表示アレイが複数のＬＥＤ素子を並列接続したＬＥＤ発光回路であることを特徴とする請求項１または請求項２記載のＭＯＳドライブ回路。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　この発明はゲーム機器や各種電気機器のプリンタやディスプレイに使用される複数の電流駆動型素子を並列接続した発光または表示アレイを駆動するＭＯＳドライブ回路に関するものである。
　【０００２】
　【従来の技術】
　図５は従来のＭＯＳドライブ回路を示す回路図であり、図５において、１ｌ〜１ｎは発光または表示アレイを構成する並列接続された複数の電流駆動型素子であり、図示例は電流駆動型素子としてＬＥＤ素子を使用している。２ｌ〜２ｎはＬＥＤ素子１ｌ〜１ｎと直列に接続され該ＬＥＤ素子に駆動電流を供給するＭＯＳ素子としての出力段トランジスタ、３ｌ〜３ｎは各出力段トランジスタ２ｌ〜２ｎのソース端子とゲート端子間に接続されたスイッチング用トランジスタ、Ｒ１、Ｒ２は直列に接続し分圧点Ｂより分圧電圧を給電する電圧源としての分圧抵抗、４ｌ〜４ｎは各出力段トランジスタ２ｌ〜２ｎのゲートＡと電圧源の出力分圧点Ｂとの接続路に設けたスイッチング回路、５はマイコン（図示せず）からのデータ入力信号ＤＩＮに基づいて、スイッチング用トランジスタ３ｌ〜３ｎとスイッチング回路４ｌ〜４ｎのＯＮ、ＯＦＦを制御するコントローラである。
　【０００３】
　次に動作について説明する。いま、スイッチング用トランジスタ３ｌ〜３ｎが導通し、出力段トランジスタ２ｌ〜２ｎがそのゲートに印加される電源電圧Ｖｃｃ例えば５Ｖで不導通のとき、コントローラ５がデータ入力信号ＤＩＮに基づく出力信号で例えばスイッチング回路４ｌをＯＮにすると、分圧点Ｂの分圧電圧例えば３Ｖが出力段トランジスタ２ｌのゲートＡに供給される。このとき同時にコントローラ５の出力信号がスイッチング用トランジスタ３ｌを不導通にするので、出力段トランジスタ２ｌのゲートに印加されていた電源電圧Ｖｃｃがなくなり、分圧電圧のみが印加され、出力段トランジスタ２ｌが導通することになる。この出力段トランジスタ２ｌが導通すると、ＬＥＤ素子１ｌに駆動電流を供給され該ＬＥＤ素子を点灯させる。
　【０００４】
　そして、ＬＥＤ素子１ｌが点灯しているとき、コントローラ５からの出力信号でスイッチング用トランジスタ３ｌを導通させると、出力段トランジスタ２ｌはそのゲートＡの印加電圧が電源電圧Ｖｃｃに上昇して該出力段トランジスタの導通スレッショルド電圧例えば４Ｖを越えるため不導通となる。このように、データ入力信号ＤＩＮに基づくコントローラ５の出力信号で複数の出力段トランジスタ２ｌ〜２ｎをＯＮ、ＯＦＦ制御して、ＬＥＤ素子１ｌ〜１ｎの点灯、消灯を制御するものである。
　【０００５】
　上記出力段トランジスタ２ｌ〜２ｎは図６に示すように、ゲートの印加電圧が電源電圧Ｖｃｃ（５Ｖ）から、導通スレッショルド電圧（４Ｖ）より下り分圧点Ｂからの分圧電圧例えば３Ｖに低下することによってＯＦＦ状態からＯＮ状態になる。この場合、２Ｖの電圧変化に要する時間τは、電圧源の内部インピーダンス、つまり分圧点Ｂの抵抗Ｒと出力段トランジスタ２ｌ〜２ｎの全体の内部容量Ｃとの積によって決まる。
　【０００６】
　出力段トランジスタ自体の内部容量は例えば３ｐＦ程度であるが、通常、１００個程度の出力段トランジスタ２ｌ〜２ｎを並列接続してＭＯＳアレイを構成しているため、全体の内部容量Ｃは３００ｐＦとなる。また、分圧点Ｂの抵抗Ｒは数ｋΩであり、例えば２ｋΩとすると、出力段トランジスタ２ｌ〜２ｎがＯＦＦからＯＮに移行するための電圧変化に要する時間τはτ＝２×１０３×３００×１０−１２＝６００ｎｓｅｃとなる。
　【０００７】
　この時間τ＝６００ｎｓｅｃは、プリンタの発光素子を駆動する場合には特に問題はないが、例えばゲーム機器の発光又は表示アレイを駆動する場合には遅いという問題が生じた。図７は出力段トランジスタ２ｌ（〜２ｎ）がＯＦＦ状態からＯＮ状態に移行する動作をシミュレーションして示す図であり、図７において、曲線ａは出力段トランジスタ２ｌ（〜２ｎ）のベ−ス端子の電圧変化、曲線ｂはＬＥＤ素子１ｌ（〜１ｎ）の駆動電流変化、つまり輝度変化を示している。
　【０００８】
　なお、出力段トランジスタ２ｌ〜２ｎがＯＮ状態からＯＦＦ状態になる場合は、ベース端子の印加電圧が３Ｖから５Ｖに変化すればよく、その電圧変化には出力段トランジスタ自体の容量（３ｐＦ）だけが影響するだけである。従って、電圧変化に要する時間が短く、迅速にＯＮ状態からＯＦＦ状態に移行するので特に問題はない。
　【０００９】
　【発明が解決しようとする課題】
　従来のＭＯＳドライブ回路は以上のように構成されているので、ＭＯＳ素子のＯＦＦ状態からＯＮ状態への動作時間が遅く、迅速な動作が要求されるゲーム機器の発光又は表示アレイを駆動するには不適当であるという問題点があった。
　【００１０】
　この発明は上記のような問題点を解消することを課題になされたもので、ＭＯＳ素子のＯＦＦ状態からＯＮ状態への動作の高速化を図ることを目的とする。
　【００１１】
　【課題を解決するための手段】
　請求項１記載の発明に係るＭＯＳドライブ回路は、複数のＭＯＳ素子が並列接続され前記各電流駆動型素子に駆動電流を供給するＭＯＳアレイと、前記各ＭＯＳ素子のそれぞれに対応して別個独立に設けられコントローラからの出力信号によってＭＯＳ素子への制御電圧の供給路を開閉する複数のスイッチング回路と、出力端子に前記複数のスイッチング回路が直接接続され
、かつ出力端子と反転入力端子とがトランジスタを介さずに接続される
　【００１２】
　請求項２記載の発明に係るＭＯＳドライブ回路は、
複数のＭＯＳ素子が並列接続され前記各電流駆動型素子に駆動電流を供給するＭＯＳアレイと、前記各ＭＯＳ素子のそれぞれに対応して別個独立に設けられコントローラからの出力信号によってＭＯＳ素子への制御電圧の供給路を開閉する複数のスイッチング回路と、出力端子に前記複数のスイッチング回路が直接接続されるオペアンプと、前記オペアンプおよび各スイッチング回路を介して各ＭＯＳ素子に制御電圧を供給する電圧源と、を具備し、
　【００１３】
　請求項３記載の発明に係るＭＯＳドライブ回路は、前記発光又は表示アレイ素子を、複数のＬＥＤ素子を並列接続したＬＥＤ発光回路としたものである。
　【００１４】
　【作用】
　請求項１記載の発明におけるオペアンプの出力インピーダンスは該オペアンプのオープンループゲイン分の１となって数１０Ωとなる。このため、この出力インピーダンスと出力段トランジスタの内部容量とで決まる該出力段トランジスタのＯＮ時間、つまりＯＦＦ状態からＯＮ状態に至る時間τ（＝ＲＣ）が短くなり、高速化を実現できる。
　【００１５】
　請求項２記載の発明における電流能力増加用コンデンサは、出力段トランジスタのＯＮ動作時におけるオペアンプの瞬時の電流能力をアップすることにより、複数の出力段トランジスタで構成されたＭＯＳアレイのＯＦＦ状態からＯＮ状態への高速動作をより確実に実現することができる。
　【００１６】
　請求項３記載の発明におけるＭＯＳドライブ回路は、発光又は表示アレイとして、複数のＬＥＤ素子を並列接続してＬＥＤ発光回路を構成したもので、ＬＥＤ発光回路の点滅が迅速、かつ確実に行われ、表示効果が向上する。
　【００１７】
　【実施例】
　以下、この発明の実施例を図面について説明する。図１はこの発明によるＭＯＳドライブ回路を示す回路図であり、前記図５に示す従来回路と同一部分には同一符号を付して重複説明を省略する。図１において、６はオペアンプであり、このオペアンプ６はその非反転入力端子を分圧抵抗Ｒ１、Ｒ２の分圧点Ｂに接続し、出力端子をスイッチング回路４ｌ〜４ｎに接続するとともに該出力端子と反転入力端子とを接続して全帰還型オペアンプを構成している。７はオペアンプ６の出力端子とアースＥ間に接続した電流能力増加用コンデンサである。
　【００１８】
　図２は上記オペアンプ６の具体的構成を示す回路図であり、差動回路６１、この差動回路６１に均等に電流を流す定電流源を形成するカレントミラー回路６２、出力段トランジスタ６４に電流を供給する電流源トランジスタ６３、発振防止コンデンサ６５、各部に電流を流す安定電流源を形成するカレントミラ−回路６６とで構成されている。図示例はＮチャンネルトランジスタベ−スの全帰還型オペアンプを示しているがＰチャンネルトランジスタの全帰還型オペアンプであってもよい。
　【００１９】
　次に図１の動作について説明する。オペアンプ６の働きによって、出力段トランジスタのゲートＡに作用する出力抵抗は数１０Ωとなる。このため、この出力抵抗Ｒと各出力段トランジスタ２ｌ〜２ｎ全体の内部容量Ｃとで決まる該出力段トランジスタのＯＦＦ状態からＯＮ状態への動作時間τ＝ＲＣは２０×３×１０−１２＝６ｎｓｅｃとなり、前記従来例６００ｎｓｅｃに比べて１／１００も短くなり、複数の出力段トランジスタ２ｌ〜２ｎで構成されたＭＯＳアレイのＯＦＦ状態からＯＮ状態への動作時間の高速化を実現できる。
　【００２０】
　一方、発光又は表示アレイとしてのＬＥＤ素子の輝度を高めるためには、出力段トランジスタとして電流能力の大きなものを使用して、ＬＥＤ素子に十分な駆動電流を供給することが必要であるが、電流能力を大きくすると、出力段トランジスタの内部容量も大きくなってτ＝ＲＣにより決まるＯＦＦ状態からＯＮ状態への動作時間も長くなる。
　【００２１】
　しかも、通常、ＩＣ内蔵のオペアンプ６の電流能力は１０ｍＡ程度であり、電流容量が不足すると、出力電圧が上がり、これによっても上記動作時間は長くなる。
　【００２２】
　例えば出力段トランジスタ２ｌ〜２ｎのベース端子電圧を５Ｖから３Ｖに低下させる時間、つまり出力段トランジスタがＯＦＦ状態からＯＮ状態になるに要する時間τは
　【数１】
となり、図３のａに示すように、時間τは従来の６００ｎｓｅｃ（図３中の点線示）より１０倍早くなるが、前記１００倍の早さは得られない。
　【００２３】
　そこで、オペアンプ６の電流能力を補うために該オペアンプの出力端子とアースＥ間に外付けで電流能力増加用コンデンサ７を接続して、このコンデンサ７の充電電荷Ｑ＝ＣＶによって、オペアンプ６のみでは不足する出力段トランジスタ２ｌ〜２ｎのＯＦＦ状態からＯＮ状態への動作時における瞬時の電流能力をアップして、出力段トランジスタ２ｌ〜２ｎ動作時間の高速化を確実にする。
　【００２４】
　いま、上記時間τを６ｎｓｅｃとするために１００ｍＡの電流能力を必要とするとき、電流能力１０ｍＡのオペアンプ６に０．０１μＦの電流能力増加用コンデンサ７を接続すると、この電流能力増加用コンデンサ７の電荷ＱはＱ＝ＣＶであるから
　【数２】
となり、出力トランジスタのゲート電圧は５４（ｍＶ）しか変化せず、きわめて安定に出力段トランジスタ２ｌ〜２ｎのＯＦＦ状態がＯＮ状態への動作時間τを図３に示す６ｎｓｅｃとすることができる。
　【００２５】
　図４はオペアンプ６のみを接続した出力段トランジスタ２ｌ（〜２ｎ）がＯＦＦ状態からＯＮ状態に移行する動作をシミュレーションして示す図であり、図４において、曲線ａは出力段トランジスタ２ｌ（〜２ｎ）のゲート端子の電圧変化、曲線ｂはＬＥＤ素子１ｌ（〜１ｎ）の駆動電流変化、つまり輝度変化を示している。
　【００２６】
　そして、上記のようにオペアンプ６の出力端子とアース間に電流能力増加用コンデンサ７を接続すると、図４の曲線ａ、ｂはより急峻となる。
　【００２７】
　また、出力段トランジスタ２ｌ〜２ｎで駆動電流を供給する発光、又は表示アレイとして、複数のＬＥＤ素子を並列接続してＬＥＤ発光回路を構成することにより、ＬＥＤ発光回路の点滅が迅速、かつ確実に行われ、表示効果が向上する。この結果、プリンタにおける感熱紙などの加熱装置、各種電気機器のディスプレイ装置を高感度に構成することができる。
　【００２８】
　【発明の効果】
　以上のように、請求項１記載の発明によれば、オペアンプによって電流駆動型素子に作用する出力インピーダンスを小さくするように構成したので、複数のＭＯＳ素子で構成されたＭＯＳアレイのＯＦＦ状態からＯＮ状態への動作時間を短くし、高速化を図ることができる。
　【００２９】
　請求項２記載の発明によれば、オペアンプの出力端子に電流能力増加用コンデンサを接続し、オペアンプによる電流能力の不足を補うように構成したので、ＭＯＳ素子の容量を大きくしたり、電流駆動型素子に供給印加する制御電圧を高くすることなく、ＭＯＳアレイのＯＦＦ状態からＯＮ状態への動作時間を確実に高速化することができる。
　【００３０】
　請求項３記載の発明によれば、複数の電流駆動型素子を並列接続した発光または表示アレイとして、複数のＬＥＤ素子でＬＥＤ発光回路を構成したので、このＬＥＤ発光回路の点滅が高速に行われ、このＬＥＤ発光回路を用いた加熱装置、ディスプレイ装置等を高感度に構成することができる。