【事件の表示】
　特許第３２６９５０２号「表示装置の表示オフ制御方法及び駆動装置」の請求項１ないし１０に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３２６９５０２号の請求項１ないし９に係る特許を維持する。
【理　由】
第１　手続の経緯
　本件特許は、平成２年６月１８日にした特許出願（特願平２−１５９４１６号）に基づく優先権を主張して平成３年（１９９１年）６月１１日にした国際特許出願（特願平３−５０９９４５号）の一部を分割して平成１２年１月１７日にした特許出願（特願２０００−１０２４９号）の一部を再度分割して同年２月１６日にした特許出願（特願２０００−３８８１７号）の一部を更に分割して同年８月２８日に特許出願（特願２０００−２５７９４３号）がされたものであり、平成１４年１月１８日にその発明について特許権の設定登録がされ、同年３月２５日にその特許公報が発行されたところ、同年９月２５日にその請求項１ないし１０に係る特許に対して栗原美穂子より特許異議の申立てがされ、当審において平成１４年１２月２４日付けで取消理由を通知（平成１５年１月１０日発送）したところ、平成１５年３月７日に訂正請求書及び特許異議意見書が提出されたものである。
　
第２　訂正について
　１　訂正の内容
　（１）訂正事項１
　特許時の明細書（以下「特許明細書」という。）の特許請求の範囲の請求項２を削除し、特許時の請求項３ないし１０を請求項２ないし９に繰り上げるとともに、特許時の請求項３中の「請求項１又は２において」を「請求項１において」と、特許時の請求項４中の「請求項３において」を「請求項２において」と、特許時の請求項５及び６中の「請求項１乃至４いずれか一項において」を「請求項１乃至３いずれか一項において」と、特許時の請求項７中の「請求項１乃至６いずれか一項」を「請求項１乃至５いずれか一項」と、特許時の請求項８中の「請求項７において」を「請求項６において」と、特許時の請求項９中の「請求項８において」を「請求項７において」と、特許時の請求項１０中の「請求項９において」を「請求項８において」と訂正する。
　（２）訂正事項２
　特許明細書の段落【０００９】の「また、上記において前記第２のステップにおける前記強制ブランク信号はマイクロプロセッサによって供給されることを特徴とする。また、前記第３のステップの後、少なくとも第１の遅延時間を経た後に前記第４のステップに移行することを特徴とする。」との記載を「また、上記において前記第３のステップの後、少なくとも第１の遅延時間を経た後に前記第４のステップに移行することを特徴とする。」と訂正する。
　（３）訂正事項３
　特許明細書の特許請求の範囲の請求項１を、以下の訂正前の請求項１から訂正後の請求項１のとおりに訂正する。
　　　ア　訂正前の請求項１
「【請求項１】電気光変換されて表示がなされる表示素子と、前記表示のための電源を生成する表示電源と、前記表示電源と前記表示素子との間に設けられた表示素子駆動手段と、前記表示素子駆動手段と前記表示電源とを連携制御する表示制御手段とを有する表示装置の表示オフ制御方法であって、前記表示素子駆動手段が表示データに基づいて動作し前記表示素子を電気的に駆動する第１のステップと、前記表示素子による表示を強制的にブランク状態にするための強制ブランク信号の入来を前記表示制御手段が受信処理する第２のステップと、前記表示制御手段からの信号に基づいて、前記表示素子駆動手段が前記表示素子への印加電位を特定状態に設定し表示をブランクにする第３のステップと、前記表示制御手段からの信号に基づいて、前記表示電源の動作を停止させ前記表示素子駆動手段への表示のための電源印加を止める第４のステップと、を有することを特徴とする表示装置の表示オフ制御方法。」
　　　イ　訂正後の請求項１
「【請求項１】電気光変換されて表示がなされる表示素子と、前記表示のための電源を生成する表示電源と、前記表示電源と前記表示素子との間に設けられた表示素子駆動手段と、前記表示素子駆動手段と前記表示電源とを連携制御する表示制御手段とを有する表示装置の表示オフ制御方法であって、前記表示素子駆動手段が表示データに基づいて動作し前記表示素子を電気的に駆動する第１のステップと、前記表示素子による表示を強制的にブランク状態にするための強制ブランク信号の入来を前記表示制御手段が受信処理する第２のステップと、前記表示制御手段からの信号に基づいて、前記表示素子駆動手段が前記表示素子への印加電位を特定状態に設定し表示をブランクにする第３のステップと、前記表示制御手段からの信号に基づいて、前記表示電源の動作を停止させ前記表示素子駆動手段への表示のための電源印加を止める第４のステップと、を有し、前記第１のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第２乃至第４のステップの各ステップを行うことを特徴とする表示装置の表示オフ制御方法。」
　（４）訂正事項４
　特許明細書の段落【０００８】の記載を「【課題を解決するための手段】本願発明の表示装置の表示オフ制御方法は、電気光変換されて表示がなされる表示素子と、前記表示のための電源を生成する表示電源と、前記表示電源と前記表示素子との間に設けられた表示素子駆動手段と、前記表示素子駆動手段と前記表示電源とを連携制御する表示制御手段とを有する表示装置の表示オフ制御方法であって、前記表示素子駆動手段が表示データに基づいて動作し前記表示素子を電気的に駆動する第１のステップと、前記表示素子による表示を強制的にブランク状態にするための強制ブランク信号の入来を前記表示制御手段が受信処理する第２のステップと、前記表示制御手段からの信号に基づいて、前記表示素子駆動手段が前記表示素子への印加電位を特定状態に設定し表示をブランクにする第３のステップと、前記表示制御手段からの信号に基づいて、前記表示電源の動作を停止させ前記表示素子駆動手段への表示のための電源印加を止める第４のステップと、を有し、前記第１のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第２乃至第４のステップの各ステップを行うことを特徴とする。」と訂正する。
　２　訂正の目的、新規事項の有無及び拡張・変更の存否について
　（１）訂正事項１は、請求項２を削除し、これに伴って項数を繰り上げるためのものであり、特許請求の範囲の減縮及び明りょうでない記載の釈明を目的とするものである。
　そして、訂正事項１は、願書に添付した明細書又は図面に記載した事項の範囲内であり、実質上特許請求の範囲を拡張し、又は変更するものでもない。
　（２）訂正事項２は、請求項２の削除に対応して発明の詳細な説明の記載を訂正するためのものであり、明りょうでない記載の釈明を目的とするものである。
　そして、訂正事項２は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、実質上特許請求の範囲を拡張し、又は変更するものでもない。
　（３）訂正事項３は、特許請求の範囲の請求項１に「前記第１のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第２乃至第４のステップの各ステップを行う」との限定を付加するためのものであり、特許請求の範囲の減縮を目的とするものである。
　特許明細書には、図面とともに「【００３７】第１の走査ドライバ７６１の論理回路７８ｃの入力端子Ｐ１にはロジック側電源電圧ＶＣＣのパワーオン／オフ信号が供給されており、第２の走査ドライバ７６２の端子Ｐ２には第１の走査ドライバ７６１における電源パワーオン／オフ制御回路７８１の出力ＰＦ１がカスケード的に供給されている。・・・【００３８】液晶電源回路２８は従来と同様な構成で、図７に示すように、ＶＣＣ（５ｖ）電源電圧を基に昇圧した高電圧（２０〜４０ｖ）を生成する電圧変換回路２８ａと、・・・液晶駆動電圧Ｖ０〜Ｖ５を出力する電圧分圧回路２８ｅとを有している。【００３９】次に、上記実施例の動作に関し図８を参照しつつ説明する。時点ｔ０においてパワースイッチＳＷが閉成され、液晶表示装置のロジック電源ＶＣＣが投入されると、・・・液晶モジュールコントローラ１２が初期化される。・・・【００４０】・・・【００４１】・・・【００４２】・・・出力Ｔ１、Ｔ２、Ｔｎは時点ｔ９から１フレーム周期ＴＦだけ遅れた時点ｔ１０でＨレベルとなり、・・・液晶駆動電圧Ｖ０〜Ｖ５が給電され、液晶表示モードが再開される。【００４３】時点ｔ１１で液晶表示コントローラ１２側の強制表示ブランク制御信号ＤＦＦ（バー）がＬレベルになると、・・・液晶表示パネル２２は表示オフ期間Ｃに入る。・・・時点ｔ１２で・・・液晶駆動電圧Ｖ０〜Ｖ５の発生が停止する。・・・強制表示ブランク制御信号ＤＦＦ（バー）がイネーブルとなった後のシーケンス、すなわち表示オフ時のシーケンスという観点でみると、図８には、時点ｔ１１において上位からの指示でＤＦＦ（バー）がＬレベルに変化し、これに対応してＴ１、Ｔ２、ＴｎすなわちＤＦ（バー）をＬレベルとする、つまり表示を強制的にブランクとし、次いで所定の期間を経た後の時点ｔ１２でＰＦ１、ＰＦ２、ＰＦｎすなわちＰＯＦＦ（バー）をＬレベルとする、つまり液晶電源回路２８をオフにして液晶駆動電源Ｖ０〜Ｖ５の生成を止めるというシーケンスが記載されている。」との記載がされ、図８にはｔ０での電源投入後ｔ１２以降まで一定のＶｃｃが供給されることが示されている。
　そうすると、訂正事項３は、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、また、実質上特許請求の範囲を拡張し、又は変更するものでもない。
　（４）訂正事項４は、請求項１の訂正に伴って特許明細書の「課題を解決するための手段」の記載を特許請求の範囲の記載と整合させるためのものであり、明りょうでない記載の釈明を目的とするものである。
　そして、訂正事項４は、願書に添付した明細書又は図面に記載した事項の範囲内であり、実質上特許請求の範囲を拡張し、又は変更するものでもない。
　３　訂正についてのむすび
　したがって、上記訂正は平成６年法律第１１６号附則６条１項の規定によりなお従前の例によるとされる、特許法１２０条の４、３項において準用する平成６年法律第１１６号による改正前の特許法１２６条１項ただし書、２項及び３項の規定に適合するので、これを認める。
　
第３　特許異議の申立ての理由の要点
　１　理由１
　本件請求項１、３、５及び７（訂正前）に係る発明は、特開平３−１４１３２１号公報（甲第１号証）に係る出願の願書に最初に添付した明細書又は図面に記載された発明と同一であるから、特許法２９条の２の規定により特許を受けることができない。
　２　理由２
　本件請求項１、３ないし９（訂正前）に係る発明は、特開昭６２−１６５６３０号公報（甲第２号証）、特開平２−１６５９４号公報（甲第７号証）に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。
　また、本件請求項２（訂正前）を追加する補正は願書に添付した明細書又は図面の要旨を変更するものであるから、本件特許に係る特許出願は当該手続補正書を提出した日である平成１３年５月７日にされたものとみなされるべきであり、本件請求項２（訂正前）に係る発明は、国際公開ＷＯ９１／２００７５号（甲第５号証）、特開平１−２０９４９６号公報（甲第６号証）に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。本件請求項１に係る発明も、同様の理由により、甲第５号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。
　３　理由３
　本件請求項８（訂正前）に係る発明については、本件明細書の発明の詳細な説明には、駆動装置の一部を半導体集積回路とすることは記載されているが、その全体を半導体集積回路とすることは記載されておらず、この発明は発明の詳細な説明に記載された発明ではない。
　本件請求項９（訂正前）に係る発明については、同様に、本件明細書の発明の詳細な説明に駆動装置の全体を半導体集積回路とすることは記載されておらず、また、Ｘドライバである走査電極駆動回路によって本件請求項１ないし６（訂正前）いずれか１項の表示装置の表示オン制御方法を提供することができることも記載されておらず、この発明は発明の詳細な説明に記載された発明ではない。
　本件請求項１０（訂正前）に係る発明については、本件明細書の発明の詳細な説明においては、本件特許に係る表示オン制御方法をもっぱらゲートドライバに適用すべきことを述べており、この発明は発明の詳細な説明に記載された発明ではない。
　したがって、本件請求項８ないし１０（訂正前）に係る特許は、特許法３６条５項１号の規定に違反してされたものである。
　
第４　本件請求項に係る発明
　本件特許の請求項１ないし９に係る発明（以下「本件発明１」ないし「本件発明９」という。）は、上記訂正請求に係る訂正明細書の特許請求の範囲の請求項１ないし９に記載されたとおりのものである。
　
第５　甲第１号証、甲第２号証及び甲第７号証に記載された発明
　１　甲第１号証について
　甲第１号証には、図面とともに、「［発明の分野］本発明は、表示装置に関し、特に強誘電性液晶パネルの様なメモリー効果をもつ表示装置に関する。」（３頁右下欄１１行ないし１４行）、「第１図は、本発明の表示装置を示すブロック図である。図中、１０１は・・・表示パネル、１０２は・・・走査線駆動回路、１０３は・・・情報線駆動回路、１０４は・・・駆動電圧発生回路・・・１０５は・・・制御回路、１０６はスイッチ１１０のオフ動作による供給電源１１１からの電力供給の中断を検知し、その検知信号を出力する電圧検知回路、１０７はロジック制御回路、１０８はロジック制御電圧電源、１０９はデータ発生部である。」（４頁右下欄５行ないし２０行）、「第４図は、電圧検知回路１０６の回路図で・・・端子４１は、ロジック制御電圧電源１０８に接続され、・・・４．５ボルトツェナー４２とコンパレータ４３とで構成され、その検出信号Ｌｏｗ又はＨｉをロジック制御回路１０７に出力する。」（５頁左下欄７行ないし１２行）、「ロジック制御回路１０７は・・・データ発生部１０９からの画像情報に応じた・・・該画像信号に基いて第６図に示す電圧Ｖ３、Ｖ４及びＶｃからなる白情報信号電圧と黒情報信号電圧が選択的に情報線に出力される様にスイッチングアレイ２２を制御する情報線駆動制御信号、並びに画像信号を出力する。」（５頁左上欄１行ないし右上欄４行）、「ロジック制御回路１０７は、第５図Ａに示す様に、（１）電圧検知回路１０６からの検出信号を受信してから（２）・・・走査側Ｖｃ制御信号と情報側Ｖｃ制御信号をそれぞれの駆動回路１０２と１０３に出力しそれらの出力段を全て電圧Ｖｃとし、（３）・・・表示パネル１０１の全画面を白又は黒に消去させるために・・・スイッチングアレイ２１を起動させる制御信号を出力し、（４）・・・駆動回路１０２と１０３を制御する制御信号を出力し、（５）その後駆動電圧発生回路１０４における電圧Ｖｃ出力段の出力を接地電位に接続するために・・・スイッチ制御信号を駆動電圧発生回路１０４に出力する。」（５頁右下欄４行ないし２０行）、「第５図（Ｂ）に示すステップ（３）は・・・パワー・オフ後・・・表示内容を全て消去してしまうステップを表わしている。」（６頁左上欄１行ないし６行）との記載がされている。
　２　甲第２号証について
　甲第２号証には、図面とともに、「本発明は強誘電性液晶を用いたメモリー性を有する電気光学装置において、電源スイッチがＯＦＦになった事を検出し全画面を消去状態にした後、電源が落ちるようにする事により、前記電気光学装置の未使用時に表示を消去状態にしておくものである。」（１頁左下欄１９行ないし右下欄４行）、「方法としては電源スイッチＯＦＦを検出し、消去信号を出力した後、電気光学装置の対向する電極間を同電位にする・・・ものである。」（２頁左上欄１１行ないし１６行）、「液晶に印加するマトリクス状の透明電極が対向する２枚のガラス基板上に構成され・・・平滑用コンデンサー５の容量を大きくしておく。・・・電源スイッチがＯＦＦになった事を前記の検出回路４が検出し、直ちに走査用ドライバーＬＳＩ６及びデータ用ドライバーＬＳＩ７が消去信号を出すようにディスプレイ・コントローラ８に対し制御信号を出力する。」（２頁２行ないし１４行）、「前記平滑用コンデンサー５の大きさは・・・全画面が消去されるまでは走査用ドライバーＬＳＩ６及びデータ用ドライバーＬＳＩ７の電源電圧が保持される程度にしておく。」（２頁右上欄１８行ないし左下欄２行）、「第３図は別の回路構成図である。検出回路１０は電源スイッチ１１がＯＦＦになった事を検出し・・・消去信号を出力させる。・・・電源回路１３には１フレーム以上の時間、２次側の電源電圧が保持されるようなディレイ回路を組み込んでおく。」（２頁左下欄４行ないし１６行）との記載がされている。
　３　甲第７号証について
　甲第７号証には、図面とともに、「本発明は画像表示装置に関し、画像メモリを有する画像表示装置に関する。」（１頁右下欄１５行ないし１６行）、「本発明装置では、電源投入後の画像メモリ（１３）に画像データが格納される期間を含む垂直同期信号の１周期の間は・・・画像表示が禁止され、その後画像表示が行なわれるため、無意味な画像の表示を防止できる。」（２頁２行ないし７行）、「この画像表示装置は記憶機能を持つプラズマディスプレイを用いたものである。」（２頁１０行ないし１２行）との記載がされている。
　
第６　当審の判断
　１　出願日について
　訂正により特許時の請求項２が削除され、これに関する発明の詳細な説明中の記載も削除されているから、特許異議申立人の主張する要旨変更は解消している。したがって、本件特許の出願日は、手続補正書提出の日に繰り下がることはなく、平成３年６月１１日である。
　２　理由１について
　本件発明１と甲第１号証に記載された発明とを対比すると、甲第１号証記載の発明は、電圧検知回路１０６が４．５ボルトツェナー４２とコンパレータ４３とで構成され、電圧低下を検出して検出信号を発生し、この検出信号をロジック制御回路１０７が受信して表示パネルの全画面の消去を行うものであるが、本件発明１の構成要件である「第１のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第２乃至第４のステップの各ステップを行う」点を備えていない。本件発明１はこの点を備えることにより明細書記載の作用、効果を奏するものであり、本件発明１が甲第１号証に係る出願の願書に最初に添付した明細書又は図面に記載された発明と同一であるということはできない。
　本件発明２、４及び６は、直接又は間接に本件発明１を引用する発明であるから、本件発明１と同様に、いずれも甲第１号証に記載された発明と同一であるということはできない。
　したがって、本件発明１、２、４及び６についての特許が特許法２９条の２の規定に違反してされたものであるということはできない。
　３　理由２について
　本件特許の出願日は、上記のように、平成３年６月１１日であるので、１９９１年（平成３年）１２月２６日に公開された甲第５号証は公知の刊行物ではなく、本件発明１について甲第５号証を証拠として特許法２９条２項を適用することはできない。
　本件発明１と甲第２号証に記載された発明とを対比すると、甲第２号証に記載された発明は、電源スイッチがＯＦＦになった事を検出回路４が検出し、走査用ドライバーＬＳＩ６及びデータ用ドライバーＬＳＩ７が消去信号を出すようにディスプレイ・コントローラ８に対し制御信号を出力するものであるが、特許異議申立人も認めているように本件発明１の構成要件である「表示制御手段からの信号に基づいて、前記表示電源の動作を停止させ前記表示素子駆動手段への表示のための電源印加を止める第４のステップ」を備えておらず、また本件発明１の構成要件である「第１のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第２乃至第４のステップの各ステップを行う」点をも備えていない。これらの点は甲第７号証にも示されていない。本件発明１はこれらの点を備えることにより明細書記載の作用、効果を奏するものであり、これらの点が容易に行ないうることであるとすべき根拠は認められないから、本件発明１が甲第２号証、甲第７号証に記載された発明から当業者が容易に発明をすることができたものであるということはできない。
　本件発明２ないし８は、直接又は間接に本件発明１を引用する発明であるから、本件発明１と同様に、甲第２号証、甲第７号証に記載された発明から当業者が容易に発明をすることができたものであるということはできない。
　したがって、本件発明１ないし８についての特許が特許法２９条２項の規定に違反してされたものであるとすることはできない。
　４　理由３について
　（１）本件発明７について
　本件明細書には、「信号電極駆動回路２４は複数の信号電極ドライバ半導体集積回路２４１〜２４ｍのカスケード接続として構成され、例えば信号電極の総数Ｍ本に対し画面１ライン分ずつドライバ出力を供給する。・・・走査電極駆動回路２６は複数の走査電極ドライバ半導体集積回路２６１〜２６ｎのカスケード接続として構成され、例えば走査電極総数Ｎ本のうち１本だけに選択電圧を、他の（Ｎ−１）本の走査電極に非選択電圧を付与するように動作する。」（段落【０００３】）、「本発明の表示素子の表示オフ制御方法を提供する駆動装置は、半導体集積回路で構成してもよく、」（段落【００１２】）との記載がされている。
　これによれば、表示素子の駆動装置を半導体集積回路で構成することは本件明細書の発明の詳細な説明に記載されているところである。
　特許異議申立人は、駆動装置の全体を半導体集積回路とすることは発明の詳細な説明に記載されていないと主張するが、本件請求項７（訂正後）の記載は上記のとおりであり、駆動装置の全体が半導体集積回路と記載されているものではない。
　よって、本件発明７が発明の詳細な説明に記載された発明ではないということはできないから、本件発明７についての特許が特許法３６条５項１号の規定に違反してされたものであるとすることはできない。
　（２）本件発明８について
　本件明細書には、「液晶表示モジュール部２０は、例えば単純マトリクス型の液晶表示パネル（マトリクス液晶表示素子）２２と、このパネル２２の周辺（額縁）領域にＴＡＢ実装された信号電極駆動回路（Ｘドライバ）２４及び走査電極駆動回路（Ｙドライバ）２６と、高圧の液晶駆動電圧（基準電圧）Ｖ０〜Ｖ５を発生する液晶電源回路２８とを有している。信号電極駆動回路２４は複数の信号電極ドライバ半導体集積回路２４１〜２４ｍのカスケード接続として構成され、例えば信号電極の総数Ｍ本に対し画面１ライン分ずつドライバ出力を供給する。」（段落【０００３】）、「本発明の表示素子の表示オフ制御方法を提供する駆動装置は、半導体集積回路で構成してもよく、前記半導体集積回路はＸドライバであることを特徴とする。」（段落【００１２】）との記載がされている。
　これによれば、半導体集積回路はＸドライバであるとすることは本件明細書の発明の詳細な説明に記載されているところである。
　特許異議申立人は、Ｘドライバである走査電極駆動回路によって本件請求項１ないし５（訂正後）いずれか１項の表示装置の表示オン制御方法を提供することができることは記載されていないと主張するが、本件請求項８（訂正後）の記載は、単に「前記半導体集積回路はＸドライバである」とするものであり、「半導体集積回路」、「Ｘドライバ」について走査電極駆動回路等の特定の限定を付すものでもない。
　よって、本件発明８が発明の詳細な説明に記載された発明ではないということはできないから、本件発明８についての特許が特許法３６条５項１号の規定に違反してされたものであるとすることはできない。
　（３）本件発明９について
　本件明細書には、「Ｘドライバはソースドライバであることを特徴とする。」（段落【００１２】）、「本発明は・・・アクティブ・マトリクス型液晶表示装置に対しても適用することができる。かかる場合には、ゲートドライバＬＳＩ側に信号管理制御部を作り込むことが好ましい。その場合、クロックの停止時においてはすべてのゲートがオンするようにゲートドライバＬＳＩを制御し、データ側でコモン側と同電位を出力するようにソースドライバが制御され、総ての画素電界が無印加状態になるように設定される。」（段落【００４５】）との記載がされている。
　これによれば、Ｘドライバはソースドライバであるとすることは、本件特許明細書の発明の詳細な説明に記載されているところである。
　特許異議申立人は、本件明細書の発明の詳細な説明においては、本件特許に係る表示オン制御方法をもっぱらゲートドライバに適用すべきことを述べていると主張するが、本件請求項９（訂正後）の記載は上記のとおりであり、単に「Ｘドライバはソースドライバである」とするものであり、Ｘドライバ、ソースドライバについて制御態様等の特定の限定を付すものではない。
　よって、本件発明９が発明の詳細な説明に記載された発明ではないということはできないから、本件発明９についての特許が特許法３６条５項１号の規定に違反してされたものであるとすることはできない。
　５　なお、特許異議申立人は、上申書を提出し、本件特許は優先権を有効に主張し得ないものであり、本件発明１ないし６は、甲第１号証に係る出願を優先権主張の基礎の一つとする欧州特許出願について１９９１年５月９日に公開された欧州特許出願公開第４２４９５８号（以下「刊行物」という。）に記載された発明であるか又はこの発明に基づいて当業者が容易に発明をすることができたものであるから、本件発明１ないし６についての特許は特許法２９条１項又は２項の規定に違反してされたものであると主張する。
　しかしながら、上記刊行物には本件発明１の構成要件である「第１のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第２乃至第４のステップの各ステップを行う」点が記載されておらず、本件発明１が上記刊行物に記載された発明であるということはできず、また、この点が容易に行ないうることであるとすべき根拠も認められないから、本件発明１が上記刊行物に記載された発明から当業者が容易に発明をすることができたものということもできない。
　本件発明２ないし６は、直接又は間接に本件発明１を引用する発明であるから、同様に、上記刊行物に記載された発明であるとも上記刊行物に記載された発明に基づいて当業者が容易に発明をすることができたものともいうことはできない。
　したがって、本件発明１ないし６についての特許が特許法２９条１項又は２項の規定に違反してされたものであるということはできない。
　
第７　むすび
　以上のとおりであるから、特許異議の申立ての理由及び証拠によっては本件発明１ないし９についての特許を取り消すことはできない。
　また、他に本件発明１ないし９についての特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１５年３月１８日（２００３．３．１８）
【訂正の要旨】
　▲１▼訂正事項ａ
　特許第３２６９５０２号発明の明細書中の特許請求の範囲の請求項１−１０において、もとの請求項２を削除し、以下項数を繰り上げ「１、・・・」と訂正します（クレーム対応表参照）。
　▲２▼訂正事項ｂ
　特許第３２６９５０２号発明の明細書中において、明りょうでない記載の釈明を目的として、明細書の「発明の詳細な説明」の欄の「課題を解決するための手段」の項の段落０００９の記載を、
「また、上記において前記第３のステップの後、少なくとも第１の遅延時間を経た後に前記第４のステップに移行すること特徴とする。」
　と訂正します。
　▲３▼訂正事項ｃ
　特許第３２６９５０２号発明の明細書中の特許請求の範囲の請求項１における「電気光変換されて表示がなされる表示素子と、前記表示のための電源を生成する表示電源と、前記表示電源と前記表示素子との間に設けられた表示素子駆動手段と、前記表示素子駆動手段と前記表示電源とを連携制御する表示制御手段とを有する表示装置の表示オフ制御方法であって、前記表示素子駆動手段が表示データに基づいて動作し前記表示素子を電気的に駆動する第１のステップと、前記表示素子による表示を強制的にブランク状態にするための強制ブランク信号の入来を前記表示制御手段が受信処理する第２のステップと、前記表示制御手段からの信号に基づいて、前記表示素子駆動手段が前記表示素子への印加電位を特定状態に設定し表示をブランクにする第３のステップと、前記表示制御手段からの信号に基づいて、前記表示電源の動作を停止させ前記表示素子駆動手段への表示のための電源印加を止める第４のステップと、を有することを特徴とする表示装置の表示オフ制御方法。」
　を、特許請求の範囲の減縮を目的として、
「電気光変換されて表示がなされる表示素子と、前記表示のための電源を生成する表示電源と、前記表示電源と前記表示素子との間に設けられた表示素子駆動手段と、前記表示素子駆動手段と前記表示電源とを連携制御する表示制御手段とを有する表示装置の表示オフ制御方法であって、前記表示素子駆動手段が表示データに基づいて動作し前記表示素子を電気的に駆動する第１のステップと、前記表示素子による表示を強制的にブランク状態にするための強制ブランク信号の入来を前記表示制御手段が受信処理する第２のステップと、前記表示制御手段からの信号に基づいて、前記表示素子駆動手段が前記表示素子への印加電位を特定状態に設定し表示をブランクにする第３のステップと、前記表示制御手段からの信号に基づいて、前記表示電源の動作を停止させ前記表示素子駆動手段への表示のための電源印加を止める第４のステップと、を有
し、前記第１のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第２乃至第４のステップの各ステップを行う
　と訂正します。
　▲４▼訂正事項ｄ
　特許第３２６９５０２号発明の明細書中において、明りょうでない記載の釈明を目的として、明細書の「発明の詳細な説明」の欄の「課題を解決するための手段」の項の段落０００８の記載を、
「【課題を解決するための手段】本願発明の表示装置の表示オフ制御方法は、電気光変換されて表示がなされる表示素子と、前記表示のための電源を生成する表示電源と、前記表示電源と前記表示素子との間に設けられた表示素子駆動手段と、前記表示素子駆動手段と前記表示電源とを連携制御する表示制御手段とを有する表示装置の表示オフ制御方法であって、前記表示素子駆動手段が表示データに基づいて動作し前記表示素子を電気的に駆動する第１のステップと、前記表示素子による表示を強制的にブランク状態にするための強制ブランク信号の入来を前記表示制御手段が受信処理する第２のステップと、前記表示制御手段からの信号に基づいて、前記表示素子駆動手段が前記表示素子への印加電位を特定状態に設定し表示をブランクにする第３のステップと、前記表示制御手段からの信号に基づいて、前記表示電源の動作を停止させ前記表示素子駆動手段への表示のための電源印加を止める第４のステップと、を有
し、前記第１のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第２乃至第４のステップの各ステップを行う
　と訂正します。
（５４）【発明の名称】
表示装置の表示オフ制御方法及び駆動装置
（５７）【特許請求の範囲】
　【請求項１】　電気光変換されて表示がなされる表示素子と、前記表示のための電源を生成する表示電源と、前記表示電源と前記表示素子との間に設けられた表示素子駆動手段と、前記表示素子駆動手段と前記表示電源とを連携制御する表示制御手段とを有する表示装置の表示オフ制御方法であって、前記表示素子駆動手段が表示データに基づいて動作し前記表示素子を電気的に駆動する第１のステップと、前記表示素子による表示を強制的にブランク状態にするための強制ブランク信号の入来を前記表示制御手段が受信処理する第２のステップと、前記表示制御手段からの信号に基づいて、前記表示素子駆動手段が前記表示素子への印加電位を特定状態に設定し表示をブランクにする第３のステップと、前記表示制御手段からの信号に基づいて、前記表示電源の動作を停止させ前記表示素子駆動手段への表示のための電源印加を止める第４のステップと、を有
し、前記第１のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第２乃至第４のステップの各ステップを行う
　【請求項２】　請求項
１
　【請求項３】　請求項
２
　【請求項４】　請求項１乃至
３
　【請求項５】　請求項１乃至
３
　【請求項６】　請求項１乃至
５
　【請求項７】　請求項
６
　【請求項８】　請求項
７
　【請求項９】　請求項
８
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】
　この発明は、液晶表示（ＬＣＤ），プラズマ表示パネル（ＰＤＰ）等のフラットディスプレイ等に用いられる表示素子の表示オフ制御方法及びそれを行う駆動装置に関する。
　【０００２】
　【従来の技術】
　従来、所謂ラップトップ型と称される可搬型パーソナル・コンピュータやワードプロセッサなどは一般に開閉式のフラットディスプレイ部を有しており、それらに搭載される中・大型の液晶表示装置は、図９に示すように、装置本体側に内蔵された液晶表示制御部１０と開閉蓋の内側に設けられたフラット状の液晶表示モジュール部２０とからなる分離独立した配置構成である。液晶表示制御部１０は、液晶モジュール・コントローラ１２や図示しないマイクロ・プロセッサ・ユニット（ＭＰＵ）を有しており、この液晶モジュール・コントローラ１２は液晶表示モジュール部２０側に対し各種の制御信号及びクロック信号を供給する。
　【０００３】
　液晶表示モジュール部２０は、例えば単純マトリクス型の液晶表示パネル（マトリクス液晶表示素子）２２と、このパネル２２の周辺（額縁）領域にＴＡＢ実装された信号電極駆動回路（Ｘドライバ）２４及び走査電極駆動回路（Ｙドライバ）２６と、高圧の液晶駆動電圧（基準電圧）Ｖ０〜Ｖ５を発生する液晶電源回路２８とを有している。信号電極駆動回路２４は複数の信号電極ドライバ半導体集積回路２４１〜２４ｍのカスケード接続として構成され、例えば信号電極の総数Ｍ本に対し画面１ライン分ずつドライバ出力を供給する。即ち、データ信号Ｄ０〜Ｄ７は画素クロック（シフトクロックパルス）ＸＳＣＬによって次々に信号電極駆動回路２４内のシフトレジスタに取り込まれ、画面１ライン分の信号（Ｍビット）が取り込まれた時点で、走査線同期信号ＹＳＣＬ（データ信号ラッチクロックＬＰ）によってシフトレジスタ内のデータ信号が並列的にデータラッチ回路へ送られ、データ信号の直・並列変換が行われる。そのデータラッチ回路では、１ライン分の信号電圧を１走査期間にわたって保持し、その信号電圧に基づいて選択スイッチ回路が信号電極に接続されたドライバ出力電圧を選択又は非選択状態のいずれかに設定する。交流化クロックＦＲは直流駆動による液晶素子の劣化を防止するために上記の各電圧を交流波形にするクロックである。強制ブランク表示信号ＤＦ（バー）は液晶画面を強制的にブランク表示状態とするための信号である。走査電極駆動回路２６は複数の走査電極ドライバ半導体集積回路２６１〜２６ｎのカスケード接続として構成され、例えば走査電極総数Ｎ本のうち１本だけに選択電圧を、他の（Ｎ−１）本の走査電極に非選択電圧を付与するように動作する。走査スタートパルス（フレームスタート信号）ＳＰによって１走査線期間が開始され、走査線同期信号ＹＳＣＬ（データ信号ラッチクロックＬＰ）の入来する毎に選択電圧が第１行目の走査電極から第Ｎ行目の走査電極に次々に印加される（線順位表示）。また液晶表示モジュール部２０側に配置された液晶電源回路２８は信号電極駆動回路２４及び走査電極駆動回路２６の選択スイッチが選択すべき複数の液晶駆動電圧Ｖ０〜Ｖ５を生成するもので、強制ブランク表示信号ＤＦ（バー）によってパワーオン／オフ状態に設定される。
　【０００４】
　【発明が解決しようとする課題】ところで、装置本体側に内蔵された液晶表示制御部１０と開閉蓋の内側に設けられたフラット状の液晶表示モジュール部２０とは一般にヒンジ結合の可動部を介してフレキシブル・ケーブル３０で接続されている。そのため、フラット状の液晶表示モジュール部２０側の開閉蓋が開閉されるたびにケーブル３０自体が屈曲し、物理的要因からどうしてもケーブル３０の信号線の損傷又は断線を招来し易い。信号線の一部が断線すると、例えば液晶表示パネル２２に直流電圧（直流成分）が印加されたままの状態で、交流駆動されない事態が発生し、他の部品と比べて高価で交換の困難な液晶表示パネル２２の劣化を惹起することがある。このような液晶劣化は寿命や表示品質の阻害要因であり、視認性を基調とするディスプレイ装置にとって重要な問題である。
　【０００５】
　ここに、液晶モジュール・コントローラ１２から液晶表示モジュール部２０側に供給される信号のうち液晶表示パネル２２の直流駆動劣化を引き起こす可能性のある信号としては、走査スタートパルスＳＰ，走査線同期信号ＹＳＣＬ（データ信号ラッチクロックＬＰ），交流化クロックＦＲ及びロジック側電源電圧ＶＣＣである。また液晶モジュール・コントローラ１２及びマイクロ・プロセッサ・ユニット（ＭＰＵ）に何らかの動作異常が発生した場合でも、上記の各信号の異常が引き起こされ、上述と同様の事態が発生するおそれもある。
　【０００６】
　ところで、このような液晶表示体の直流駆動の問題を敷衍すると、液晶モジュール部側における信号異常の問題に一般化できる。また壁掛けテレビジョンを想定した場合、表示制御部と表示パネルとは遠隔配置にあることから、信号の停止もさることながら、信号レベルの減衰等や雑音の影響により表示品質劣化の問題も提起される。また、液晶ディスプレイに限らず、プラズマ・ディスプレイにおいても問題となる。更に、表示オフ、例えばフラット表示装置をパワーオフするときなど、に当たっては所定のシーケンスを踏まないと、表示ドライバの寄生バイポーラ電流や貫通電流等、更に表示パネルの異常駆動も問題となる。
　【０００７】
　そこで、本発明の課題としては、上述の問題点に鑑みて、表示オフ、例えばフラット表示装置（表示素子を含む）をパワーオフするときなどにおける諸電源の電位関係を維持しドライバ内の寄生バイポーラ電流や貫通電流等を抑制し表示パネル、表示素子やドライバの保護を図るとともに、パネル（表示素子）の異常駆動を防止することが可能なフラット表示装置の表示オフ制御方法及びそれを行う駆動装置を提供することにある。
　【０００８】
　【課題を解決するための手段】
　本願発明の表示装置の表示オフ制御方法は、電気光変換されて表示がなされる表示素子と、前記表示のための電源を生成する表示電源と、前記表示電源と前記表示素子との間に設けられた表示素子駆動手段と、前記表示素子駆動手段と前記表示電源とを連携制御する表示制御手段とを有する表示装置の表示オフ制御方法であって、前記表示素子駆動手段が表示データに基づいて動作し前記表示素子を電気的に駆動する第１のステップと、前記表示素子による表示を強制的にブランク状態にするための強制ブランク信号の入来を前記表示制御手段が受信処理する第２のステップと、前記表示制御手段からの信号に基づいて、前記表示素子駆動手段が前記表示素子への印加電位を特定状態に設定し表示をブランクにする第３のステップと、前記表示制御手段からの信号に基づいて、前記表示電源の動作を停止させ前記表示素子駆動手段への表示のための電源印加を止める第４のステップと、を有
し、前記第１のステップにおいて前記表示装置に供給されているロジック電源電圧と同一のロジック電源電圧を供給して、前記第２乃至第４のステップの各ステップを行う
　【０００９】
　また、
上記において前記第３のステップの後
　【００１０】
　また、前記第１の遅延時間は可変であることを特徴とする。
　【００１１】
　また、前記表示素子は、液晶表示体などの受光型表示体、あるいは、プラズマ表示体、エレクトロルミネセンスなどの自発光型表示体における表示素子などのように電気的に駆動することで電気光変換されて表示制御される表示素子であることを特徴とする。
　【００１２】
　更に、本発明の表示素子の表示オフ制御方法を提供する駆動装置は、半導体集積回路で構成してもよく、前記半導体集積回路はＸドライバであることを特徴とする。更に、前記Ｘドライバはソースドライバであることを特徴とする。
　【００１３】
　具体的な電源制御手段としては、検出手段の出力により表示制御部側から転送される第２の信号を遅延させる第２の信号遅延手段を有し、その出力に基づいて表示体電源手段のパワーオン／オフを制御するような構成を採用することができる。かかる構成によれば、第１の信号の出力が確認され、第２の信号の周期を基準として決定される所定の時間が経過した後、表示体電源手段が付勢される。このため、初期時における液晶の直流駆動を防止することができる。
　【００１４】
　そして、電源制御手段が表示オン／オフ信号を第２の信号として入力され、検出手段の出力によりセット・リセットされるＭ（＜Ｎ）段のＤフリップ・フロップである場合には、表示体電源手段が付勢された後、表示体駆動手段が表示オン状態となる。これもラッシュ電流の軽減に寄与する。但し、Ｍ，Ｎは正の整数である。
　【００１５】
　以上のような構成に係る信号管理制御手段は、表示体モジュール部側のガラス基板等に設けられているが、表示体モジュール部側に実装される表示体駆動装置の回路に組み込むことができる。つまり、信号管理制御付きの表示体駆動手段として実現できる。従来の表示体駆動手段はドライバＬＳＩとして構成されているが、このような信号管理制御付きの表示体駆動手段も半導体集積回路として構成し得る。ドライバＬＳＩのうちＹドライバＬＳＩはＸドライバＬＳＩに比して入出力配線の本数が少ないことを考慮すれば、信号管理制御付きのドライバＬＳＩとしてはＹドライバとすることが有利である。また液晶表示装置は単純マトリクス方式とアクティブ・マトリクス方式に大別できるが、この信号管理制御付きのドライバＬＳＩは走査ドライバ又はゲートドライバとすることが望ましい。
　【００１６】
　【発明の実施の形態】
　【実施例１】
　図１は本発明の実施例１に関係する液晶表示装置の全体構成を示すブロック図である。なお、図１において図９に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
　【００１７】
　この実施例における液晶表示モジュール部４０の走査電極駆動回路（Ｙドライバ）４６を構成する走査ドライバ半導体集積回路（ＬＳＩ）４６１〜４６ｎは信号管理制御部４７を有している。
　【００１８】
　第１の走査ドライバ半導体集積回路４６１の信号管理制御部４７１は端子ＣＫＢ１に印加される走査線同期信号ＹＳＣＬ（データ信号ラッチクロックＬＰ）の停止を検出する。第２の走査ドライバ半導体集積回路４６２の信号管理制御部４７２は端子ＣＫＢ２に印加される走査スタートパルス（フレームスタート信号）ＳＰの停止を検出する。第ｎ（例えば第３）の走査ドライバ半導体集積回路４６ｎの信号管理制御部４７ｎは端子ＣＫＢｎに印加される交流化クロックＦＲの停止を検出する。それぞれの信号管理制御部４７１〜４７ｎは信号停止検出制御端子Ｓ１〜Ｓｎ及び信号停止検出端子Ｔ１〜Ｔｎを有している。第１の走査ドライバ半導体集積回路４６１の信号管理制御部４７１の信号停止検出制御端子Ｓ１には通常高レベル電圧の強制ブランク表示信号ＤＦＦ（バー）が制御回路１０側から供給され、その信号停止検出端子Ｔ１は第２の走査ドライバ半導体集積回路４６２の信号管理制御部４７２の信号停止検出制御端子Ｓ２に接続されている。また第２の走査ドライバ半導体集積回路４６２の信号管理制御部４７２の信号停止検出端子Ｔ２は次段の信号停止検出端子（例えば第ｎの信号管理制御部４７ｎの信号停止検出制御端子Ｓｎ）に接続されている。そして第ｎの信号管理制御部４７ｎの信号停止検出端子Ｔｎは走査ドライバ４６１〜４６ｎ及び信号ドライバ２４１〜２４ｎの強制ブランク制御端子ＤＦ（バー）に接続されている。
　【００１９】
　各走査ドライバの信号管理制御部４７１〜４７ｎは、図２に示すように、カスケード接続されており、各信号管理制御部４７１〜４７ｎの構成は同一である。信号管理制御部４７１の被検出信号は端子ＣＫＢ１に印加されるデータ信号ラッチクロックＬＰ、信号管理制御部４７２の被検出信号は端子ＣＫＢ２に印加される走査スタートパルス（フレームスタート信号）ＳＰで、信号管理制御部４７ｎの被検出信号は端子ＣＫＢｎに印加される交流化クロックＦＲである。
　【００２０】
　ここで、信号管理制御部４７１に着目してその構成を説明する。信号管理制御部４７１は、被検出信号の停止を検出する信号検出手段としての信号停止検出回路４８と、信号遅延回路４９及び論理回路５０からなるシーケンス処理回路５１を有している。
　【００２１】
　信号停止検出回路４８は、被検出信号としてのラッチクロックＬＰによってスイッチングしトランスファーゲートを構成する第１のＮ型ＭＯＳトランジスタＴｒ１，そのラッチクロックＬＰの位相を反転させるインバータＩＮＶ１，そのラッチクロックＬＰの逆位相信号によってスイッチングしトランスファーゲートを構成する第２のＮ型ＭＯＳトランジスタＴｒ２，第１のＮ型ＭＯＳトランジスタＴｒ１の開閉動作によって充放電する第１のキャパシタＣ１１，第２のＮ型ＭＯＳトランジスタＴｒ２の開閉動作によって充放電する第２のキャパシタＣ１２，このキャパシタＣ１２の電荷を放電する放電抵抗Ｒ１，及び第２のキャパシタＣ１２の充電電圧と閾値ＶＴＨとを比較して充電レベル判定信号を出力するインバータＩＮＶ２から構成されている。第１のＮ型ＭＯＳトランジスタＴｒ１とインバータＩＮＶ１及び第２のＮ型ＭＯＳトランジスタＴｒ２は直列の排他的開閉回路を構成している。そして第１のＮ型ＭＯＳトランジスタＴｒ１は第１のキャパシタＣ１１に対する選択的充電スイッチを構成し、また第２のＮ型ＭＯＳトランジスタＴｒ２は第１のキャパシタＣ１１の電荷を第２のキャパシタＣ１２へ分配転送する選択的充電スイッチを構成している。
　【００２２】
　信号遅延回路４９は、インバータＩＮＶ２の出力に接続されたリセット端子Ｒ（バー）及び接地された入力端子Ｄ（バー）を有し、フレームスタート信号ＳＰをクロック入力ＣＫとするＤ型フリップ・フロップ４９ａと、インバータＩＮＶ２の出力に接続されたリセット端子Ｒ（バー）及びフリップ・フロップ４９ａの出力Ｑ（バー）に接続された入力端子Ｄ（バー）を有し、フレームスタート信号ＳＰをクロック入力とするＤ型フリップ・フロップ４９ｂとから構成されている。論理回路５０は制御回路１０からの強制ブランク信号ＤＦＦ（バー）とフリップ・フロップ４９ｂのＱ出力を２入力とするアンド回路ＡＮＤから構成されている。
　【００２３】
　図３は走査ドライバ４６１の信号管理制御部４７１を除く通常の走査電極駆動回路（論理部）を示す回路図である。この論理部には多数の走査電極に対応して線順位で電圧を印加する多ビットの走査電極駆動セル４６１１，４６１２・・・がアレイ状に作り込まれている。図３では第１ビットと第２ビットの走査電極駆動セル４６１１，４６１２及びその周辺回路が示されている。
　【００２４】
　ここで走査電極駆動セル４６１１に着目してその構成を説明すると、この走査電極駆動セル４６１１は、フレームスタート信号ＳＰによって起動し走査同期信号ＹＳＣＬの入来毎に次段へそのフレームスタート信号ＳＰを転送するシフトレジスタにおけるＤ型フリップ・フロップ４６ａと、そのビット選択出力Ｑに第ｎの走査ドライバ４６ｎの端子Ｔｎから供給される強制ブランク表示信号ＤＦ（バー）を加味して論理演算する行単位強制ブランク表示制御回路４６ｂと、その出力をロジック系電源電圧（ＶＣＣ＝５ｖ）から高電圧系の論理振幅に変換する行単位電圧レベルシフト回路４６ｃと、交流化クロックＦＲに強制ブランク表示信号ＤＦ（バー）を加味して論理演算する総行強制ブランク表示制御回路４６ｄと、その交流化クロックＦＲをロジック系電源電圧（ＶＣＣ＝５ｖ）から高電圧系の論理振幅を持つ高圧交流化クロックＦＲＨに変換する交流化クロック用の電圧レベルシフト回路４６ｅと、その高圧交流化クロックＦＲＨを逆相の高圧交流化クロックＦＲＨ（バー）に反転させる正逆２相クロック生成回路４６ｆと、高圧交流化クロックＦＲＨ，逆相の高圧交流化クロックＦＲＨ（バー）の対と行単位電圧レベルシフト回路４６ｃの出力Ｏ，Ｏ（バー）の対とから交鎖的組み合せで４つの選択制御信号Ｃ１〜Ｃ４を発生する選択制御信号生成回路４６ｇと、各選択制御信号Ｃ１，Ｃ２，Ｃ３，Ｃ４によって走査電極駆動電圧Ｖ５，Ｖ１，Ｖ０，Ｖ４を択一的に走査電極へ伝達供給する選択スイッチ４６ｈとから構成されている。ここで、行単位強制ブランク表示制御回路４６ｂと総行強制ブランク表示制御回路４６ｄとは強制ブランク表示制御回路を構成している。なお、ＩＮＶ３は強制ブランク表示制御信号ＤＦ（バー）の行単位強制ブランク表示制御回路４６ｂに対して論理を合わせるインバータである。
　【００２５】
　次に、本実施例の動作に関し図４をも参照しつつ説明する。時点ｔ０において液晶表示装置のロジック電源ＶＣＣが投入されると、従来と同様に、液晶モジュールコントローラ１２のパワーオンリセット端子ＲＳに数μｓ〜数ｍｓのパルス幅のリセット信号がＭＰＵ（図示せず）側から供給され、液晶モジュールコントローラ１２が初期化される。この初期化期間中、液晶モジュールコントローラ１２から出力される各種信号は一般的に停止状態にある。この期間では強制ブランク表示信号ＤＦＦ（バー）が低電圧レベル（以下、Ｌレベルと称する）であるから、液晶電源回路２８はパワーオフの状態にあり、液晶駆動電源電圧Ｖ０〜Ｖ５は未発生状態である。したがって、この初期化期間中では液晶電極間に直流成分が印加せず、液晶素子の劣化が防止されている。
　【００２６】
　この期間が過ぎると、図４に示す如く、時点ｔ１で強制ブランク表示信号ＤＦＦ（バー）がＬレベルから高電圧レベル（以下、Ｈレベルと称する）に変化し、また液晶モジュールコントローラ１２はフレームスタート信号ＳＰ，データ信号ラッチクロックＬＰ及び交流化クロックＦＲを発生する。ここでまず走査ドライバ４６１の信号管理制御部４７１の動作について説明すると、信号遅延回路４９の入力端子ＣＫＡ１にはフレームスタート信号ＳＰが供給され、また信号停止検出回路４８の検出端子ＣＫＢ１にはデータ信号ラッチクロックＬＰが供給されている。
　【００２７】
　データ信号ラッチクロックＬＰのＨレベル期間においては、信号停止検出回路４８のトランジスタＴｒ１がオン状態でトランジスタＴｒ２がオフ状態にある。従って、この期間ではキャパシタＣ１１が充電される。データ信号ラッチクロックＬＰのＬレベル期間においては、信号停止検出回路４８のトランジスタＴｒ２がオン状態でトランジスタＴｒ１がオフ状態にある。従って、この期間ではキャパシタＣ１１に充電された電荷の一部がキャパシタＣ１２へ移入充電される。データ信号ラッチクロックＬＰの繰り返しパルスが発生するに伴いキャパシタＣ１２の充電電圧が増大するので、インバータＩＮＶ２の入力電圧が閾値ＶＴＨ以下になり、時点ｔ２でインバータＩＮＶ２の出力ＩＮＶＯＵＴがＨレベルとなる。時点ｔ２以前においてはインバータＩＮＶ２の出力ＩＮＶＯＵＴはＬレベルであるので、信号遅延回路４９のＤフリップ・フロップ４９ａの出力ＱはＬレベルであり、このため論理回路５０の出力Ｔ１はＬレベルである。ここで、出力ＩＮＶＯＵＴがＨレベルになっても、その時点ｔ２では出力ＱはＨレベルにならない。Ｄフリップ・フロップ４９ｂ，４９ａの入力信号の遅延記憶作用でフレームスタート信号ＳＰの１フレーム周期（ＴＦ）〜２フレーム周期（２ＴＦ）の間は、出力ＱはＬレベルに維持されており、時点ｔ３で論理回路５０の出力Ｔ１がＨレベルになる。
　【００２８】
　走査ドライバ４６２における信号管理制御部４７２の信号停止検出回路４８２の検出端子ＣＫＢ２にはフレームスタート信号ＳＰが供給され、また信号遅延回路４９２の入力端子ＣＫＡ２には走査ドライバ４６１のカスケード出力端子ＤＯから到来するカスケード入力ＤＩ２たるフレームスタート信号ＳＰが供給されている。そして走査ドライバ４６１の論理回路５０の出力Ｔ１は走査ドライバ４６２の論理回路５０へカスケード接続されている。信号停止検出回路４８２のキャパシタＣ２１はフレームスタート信号ＳＰの繰り返しパルスによって充電される。また同様に、走査ドライバ４６ｎにおける信号管理制御部４７ｎの信号停止検出回路４８ｎの検出端子ＣＫＢｎには交流化信号ＦＲが供給され、また信号遅延回路４９ｎの入力端子ＣＫＡｎには走査ドライバ４６２のカスケード出力端子ＤＯから到来するカスケード入力ＤＩｎたるフレームスタート信号ＳＰが供給されている。そして走査ドライバ４６２の論理回路５０の出力Ｔ２は走査ドライバ４６ｎの論理回路５０へカスケード接続されている。信号停止検出回路４８ｎのキャパシタＣｎ２は交流化信号ＦＲの繰り返しパルスによって充電される。被検出信号としてのデータ信号ラッチクロックＬＰ，フレームスタート信号ＳＰ及び交流化信号ＦＲの周期やデューティー比は異なるので、各走査ドライバにおいてインバータＩＮＶ１〜ＩＮＶｎの比較判定時点ｔ３などを一致させるためには、キャパシタＣ１１〜Ｃｎ１，Ｃ１２〜Ｃｎ２及び放電抵抗Ｒ１〜Ｒｎの値（時定数）を相互調整可能としておくことが望ましい。そのために、本実施例では図１に示すように外付けのキャパシタ及び抵抗の接続外部端子が走査ドライバに設けられている。
　【００２９】
　このように、ロジック電源ＶＣＣの投入時点ｔ０から論理回路の出力Ｔ１〜ＴｎがＨレベルになる時点ｔ３までの期間において、各走査ドライバ及び信号ドライバの強制表示ブランク制御端子ＤＦ（バー）には、Ｌレベルの出力Ｔｎが供給されているので、液晶表示パネル２２はブランク表示状態にある。つまり、強制表示ブランク制御信号ＤＦ（バー）がＬレベルであるときには、図３に示す強制ブランク表示制御回路４６ｂ，４６ｄの制御によって走査電極駆動セル４６の選択スイッチ４６ｈのトランジスタＦ１のみがオン状態で、走査電極には電圧Ｖ５（０ｖ）が印加されており、液晶電極間電圧（液晶印加電圧）は０ｖである。時点ｔ０〜時点ｔ３の期間は液晶駆動禁止期間に相当している。時点ｔ１で液晶電源回路２８がパワーオンされ、液晶駆動電圧Ｖ０〜Ｖ５が発生し、これらの電圧は走査及び信号ドライバに供給されるが、電源立ち上げ時点においては、走査及び信号ドライバ内のシフトレジスタ等が不定状態にある。しかしながら、時点ｔ３まで液晶表示がブランク制御されているため、液晶パネルの異常駆動を回避することができる。
　【００３０】
　次に、時点ｔ３で出力ＴｎがＨレベルになると、各走査ドライバ及び信号ドライバの強制表示ブランク制御端子ＤＦ（バー）にはＨレベルの電圧が供給されるので、走査ドライバ及び信号ドライバの通常動作によって液晶表示パネル２２が交流駆動され、液晶パネル２２には表示画面が描かれる。図４に示すＢは液晶駆動期間を表す。時点ｔ１で液晶電源回路２８と走査及び信号ドライバの論理部がパワーオンし、これより遅れた時点ｔ３で液晶表示パネル２２が駆動される。従って、電源パワーオンが同時的に発生しないので、過大な電源ラッシュ電流が抑制されている。これは、信号停止検出回路４８自体の遅延的動作に加えて、１〜２フレーム周期の遅延時間を持つ信号遅延回路４９の遅延作用が有効的に機能しているからである。
　【００３１】
　今ここで、この液晶駆動期間Ｂにおける時点ｔ４で、液晶モジュールコントローラ１２側から送出されていたデータ信号ラッチクロックＬＰの出力がたとえば停止したとする。データ信号ラッチクロックＬＰの出力中は走査ドライバ４６１の信号停止検出回路４８１の第２のキャパシタＣ１２が充分に充電されているが、そのクロックＬＰが停止すると、第２のキャパシタＣ１２へは第１のキャパシタＣ１１側から電荷が転送されて来ないばりか、第２のキャパシタＣ１２の電荷は放電抵抗Ｒ１を介して所定の時定数で急速に放電し始め、インバータＩＮＶ２の入力電圧が徐々に上昇する。その入力電圧がその閾値ＶＴＨを超えると、その出力電圧ＩＮＶＯＵＴが時点ｔ５でＬレベルとなる。この論理変化によって信号遅延回路４９１はリセットされ、その出力ＱはＬレベルとなるので、強制表示ブランク制御信号ＤＦ（バー）はＬレベルであるのにも拘わらず、論理回路５０１の出力Ｔ１は時点ｔ５でＬレベルとなる。この出力Ｔ１は走査ドライバ４６２の論理回路５０２へカスケード入力されているため、フレームスタート信号ＳＰが出力中でもその論理回路５０２の出力Ｔ２はＬレベルになる。更に、出力Ｔ２は走査ドライバ４６ｎの論理回路５０ｎへカスケード入力されているため、交流化信号ＦＲが出力中でもその論理回路５０ｎの出力ＴｎはＬレベルになる。この出力Ｔｎは液晶表示モジュール部４６側での強制表示ブランク制御信号ＤＦ（バー）に相当しているので、強制表示ブランク回路４６ｂ，４６ｄを使って液晶表示パネル２２はブランク表示状態となる。つまり、図３に示す走査電極駆動セル４６の選択スイッチ４６ｈのトランジスタＦ１のみがオン状態で、走査電極には電圧Ｖ５（０ｖ）が給電されるので、液晶電極間電圧は０ｖに維持される。このため、データ信号ラッチクロックＬＰが何らかの原因で停止した場合でも、液晶素子は直流成分で駆動されないので、液晶劣化が未然に防止される。また、フレームスタート信号ＳＰ又は交流化信号ＦＲが何らかの原因で停止した場合も、出力ＴｎはＬレベルになるので、同様にして液晶劣化が未然に防止される。なお、この液晶駆動禁止期間Ａにおいてはフレームスタート信号ＳＰ及び交流化信号ＦＲが継続している限り、第２のキャパシタＣ２２及びＣｎ１は充電状態にあり、インバータＩＮＶ２，ＩＮＶｎの出力はＨレベルである。
　【００３２】
　時点ｔ６においてデータ信号ラッチクロックＬＰが再度出現し始めると、前述したように、第２のキャパシタＣ１２が充電され、インバータＩＮＶ１の出力ＩＮＶＯＵＴがＨレベルになる。出力ＩＮＶＯＵＴがＨレベルとなった時点から１〜２のフレーム周期の後、タイマーとして機能する信号遅延回路４９１の出力Ｑが時点ｔ７でＨレベルとなる。これによって、論理回路５０１の出力Ｔ１がＨレベルとなると共にこれに連動して論理回路５０２，５０ｎの出力Ｔ２，ＴｎがＨレベルとなる。従って、液晶表示モジュール部２２側の強制表示ブランク制御信号ＤＦ（バー）がＨレベルに変わるため、液晶表示パネル２２は液晶駆動期間Ｂに入る。
　【００３３】
　最後に、時点ｔ８で液晶表示コントローラ１２側の強制表示ブランク制御信号ＤＦＦ（バー）がＬレベルになると、論理回路５０１の出力Ｔ１がＬレベルに変わるので、論理回路５０２，５０ｎの出力Ｔ２，ＴｎもＬレベルとなる。従って、液晶表示モジュール部２０側の強制表示ブランク制御信号ＤＦ（バー）がＬレベルとなり、液晶表示パネル２２は表示オフ期間Ｃに入り、この期間では当然、異常駆動による異常表示は回避される。強制表示ブランク制御信号ＤＦＦ（バー）がイネーブルとなった後のシーケンス、すなわち表示オフ時のシーケンスという観点でみると、図４には、時点ｔ８において上位からの指示でＤＦＦ（バー）がＬレベルに変化し、次いでＴ１，Ｔ２，ＴｎすなわちＤＦ（バー）をＬレベルとする、つまり表示を強制的にブランクとするシーケンスが記載されている。このようなシーケンスを踏むことにより、異常駆動による異常表示が回避される。
　【００３４】
　【実施例２】
　図５は本発明の実施例２に関係する液晶表示装置を示すブロック図である。なお、図５において図１に示す部分と同一部分には同一参照符号を付し、その説明は省略する。
　【００３５】
　この実施例の液晶表示モジュール部７０の走査電極駆動回路（Ｘドライバ）７６を構成する複数の走査ドライバ７６１〜７６ｎは実施例１の信号管理制御部と同様の信号管理制御部７７１〜７７ｎを有しているが、図６に示すように、各信号管理制御部７７１〜７７ｎには液晶駆動電圧Ｖ０〜Ｖ５を生成すべき液晶電源回路２８のパワーオン／オフのタイミングを制御する電源パワーオン／オフ制御回路７８１〜７８ｎが付加されている。
　【００３６】
　電源パワーオン／オフ制御回路７８１〜７８ｎは、論理回路５０１の入力端子Ｓ１〜Ｓｎに入来する信号を反転させるインバータＩＮＶ３と、２段接続のＤフリップ・フロップ７８ａ，７８ｂと、その出力Ｑと端子Ｐ１〜Ｐｎから到来する信号との論理をとる論理回路７８ｃとから構成されている。また各信号管理制御部７７の信号遅延回路７９は、実施例１に係る信号遅延回路４９の２段接続のＤフリップ・フロップ４９ａ，４９ｂに３段目のＤフリップ・フロップ７９ｃを追加接続した構成である。
　【００３７】
　第１の走査ドライバ７６１の論理回路７８ｃの入力端子Ｐ１にはロジック側電源電圧ＶＣＣのパワーオン／オフ信号が供給されており、第２の走査ドライバ７６２の端子Ｐ２には第１の走査ドライバ７６１における電源パワーオン／オフ制御回路７８１の出力ＰＦ１がカスケード的に供給されている。また第ｎの走査ドライバ７６ｎの端子Ｐｎには前段たる第２の走査ドライバ７６２における電源パワーオン／オフ制御回路７８２の出力ＰＦ２がカスケード的に供給されている。そして、第ｎの走査ドライバ７６ｎの電源パワーオン／オフ制御回路７８ｎの出力ＰＦｎは液晶電源回路２８のパワーオフ端子ＰＯＦＦ（バー）に供給されている。
　【００３８】
　液晶電源回路２８は従来と同様な構成で、図７に示すように、ＶＣＣ（５ｖ）電源電圧を基に昇圧した高電圧（２０〜４０ｖ）を生成する電圧変換回路２８ａと、パワーオフ端子ＰＯＦＦ（バー）に供給される電圧値の如何でオン／オフする制御用のｎｐｎ型トランジスタ２８ｂと、このトランジスタ２８ｂのオン／オフ動作に連動してオン／オフするパワースイッチのｐｎｐ型トランジスタ２８ｃと、そのコレクタと接地との間に介在する平滑コンデンサ２８ｄと、その充電電圧から液晶駆動電圧Ｖ０〜Ｖ５を出力する電圧分圧回路２８ｅとを有している。
　【００３９】
　次に、上記実施例の動作に関し図８を参照しつつ説明する。時点ｔ０においてパワースイッチＳＷが閉成され、液晶表示装置のロジック電源ＶＣＣが投入されると、実施例１と同様に、液晶モジュールコントローラ１２のパワーオンリセット端子ＲＳに数μｓ〜数ｍｓのパルス幅のリセット信号がＭＰＵ側から供給され、液晶モジュールコントローラ１２が初期化される。従って、液晶モジュールコントローラ１２からの出力信号は一般的に停止状態にある。かかる期間において、ロジック電源電圧ＶＣＣが第１の走査ドライバ７６１のＡＮＤ回路たる論理回路７８ｃの一入力に供給されているが、データ信号ラッチクロックＬＰが未出現であるため、その出力ＰＦ１はＬレベル状態にある。この結果、第２の走査ドライバ７６２の出力ＰＦ２もＬレベルで、更に第ｎの走査ドライバ７６ｎの出力ＰＦｎもＬレベルであるから、液晶電源回路２８のパワーオフ端子ＰＯＦＦ（バー）はＬレベル状態に維持されている。このため、図７に示すトランジスタ２８ｂのベース電位はＬレベル（０ｖ）であるので、昇圧電圧は平滑コンデンサ２８ｄへ供給されず、従って、液晶駆動電圧Ｖ０〜Ｖ５は発生しない。実施例１と同様に、この初期化期間中では液晶電極間に直流成分が印加せず、液晶素子の劣化が防止されている。
　【００４０】
　次に、図８に示す如く、時点ｔ１で液晶モジュールコントローラ１２から各種信号が生成される。強制ブランク表示信号ＤＦＦ（バー）はＬレベルからＨレベルに変化し、またフレームスタート信号ＳＰ，データ信号ラッチクロックＬＰ及び交流化クロックＦＲが発生する。実施例１で説明したように、データ信号ラッチクロックＬＰの出現開始によってインバータＩＮＶ２の出力ＩＮＶＯＵＴが時点ｔ２でＨレベルとなる。このため、パワーオン／オフ制御回路７８ｂの出力Ｑは時点ｔ２より１〜２フレーム周期だけ遅れた時点ｔ３でＨレベルとなるので、論理回路７８ｃの出力ＰＦ１はＨレベルとなる。これにより第２及び第ｎの走査ドライバ７６２，７６ｎの論理回路７８ｃの出力ＰＦ１，ＰＦは連動してＨレベルになるので、液晶電源回路２８のパワーオフ端子ＰＯＦＦ（バー）はＨレベルに付勢される。この結果、トランジスタ２８ｂがオン状態になるので、トランジスタ２８ｃのベース・エミッタ間抵抗の電圧降下によりそのトランジスタ２８ｃもオン状態となり、平滑コンデンサ２８ｄが充電され、液晶駆動電圧Ｖ０〜Ｖ５が発生する。時点ｔ３から次のフレームスタート信号ＳＰが到来する時点ｔ４まではＤフリップ・フロップ７９ｃの出力ＱはＬレベルのままである。この実施例における信号遅延回路７９１のＤフリップ・フロップの段数はパワーオン／オフ制御回路７８１のそれに比して１段多いので、Ｄフリップ・フロップ７９ｃの出力ＱはＤフリップ・フロップ７８ｂのそれより１フレーム周期ＴＦだけ遅れてＨレベルとなるからである。この結果、出力Ｔ１，Ｔ２，Ｔｎは共にＨレベルとなるので、実施例１と同様に、液晶表示モジュール部側の強制ブランク表示信号ＤＦ（バー）はＬレベルからＨレベルに変化し、これにより液晶表示パネル２２の走査電極及び信号電極には駆動電圧Ｖ０〜Ｖ５が給電され、液晶表示モードに入る。
　【００４１】
　例えば、液晶駆動電圧Ｖ０〜Ｖ５の発生と同時に液晶表示パネル２２が駆動されると、液晶表示パネル及び走査及び信号ドライバの電源部に大きな充電ラッシュ電流が惹起されてしまう。しかしながら、本実施例においては、時点ｔ３で液晶駆動電圧Ｖ０〜Ｖ５が発生してから、１フレーム周期ＴＦ後に液晶駆動が開始されるため、電源部の時間差付勢によりラッシュ電流が分散でき、電源ダウンの防止と電源容量の軽減を図ることができ、液晶表示パネル及びドライバ等の保護に資する。また前述の電源制御はシステム側の開発コスト負担を軽減し、従来のシステム側とＬＣＤモジュール間の信号配線を増加させずに済む。更に、電源容量の低減をもたらすため、安価な電源の使用が可能となる。次に、液晶駆動期間Ｂにおける時点ｔ５で、液晶モジュールコントローラ１２側からの送出されていたデータ信号ラッチクロックＬＰの発振が停止したとすると、実施例１と同様に、インバータＩＮＶ２の入力電圧が上昇し、その出力電圧ＩＮＶＯＵＴが時点ｔ６でＬレベルとなり、出力Ｔ１，Ｔ２，ＴｎもＬレベルになる。この結果、液晶表示モジュール部側での強制表示ブランク制御信号ＤＦ（バー）がＬレベルとなるので、液晶表示パネル２２はブランク表示状態となる。実施例１と同様の効果が発揮される。またインバータＩＮＶ２の出力電圧ＩＮＶＯＵＴがＬレベルになると、出力ＰＦ１，ＰＦ２，ＰＦｎも同時にＬレベルとなり、液晶電源回路２８のパワーオフ端子ＰＯＦＦ（バー）がＬレベルに変化して、液晶駆動電圧Ｖ０〜Ｖ５の発生が停止する。
　【００４２】
　時点ｔ７においてデータ信号ラッチクロックＬＰが再度出現し始めると、実施例１と同様に、インバータＩＮＶ２の出力電圧ＩＮＶＯＵＴが時点ｔ８でＨレベルとなり、また前述したように、この時点ｔ８から１〜２フレーム周期後の時点ｔ９で出力ＰＦ１，ＰＦ２，ＰＦｎもＨレベルとなる。この結果、液晶電源回路２８のパワーオフ端子ＰＯＦＦ（バー）がＨレベルに変化するので、液晶駆動電圧Ｖ０〜Ｖ５が発生し、これらがドライバ側に印加する。そして、前述したように、出力Ｔ１，Ｔ２，Ｔｎは時点ｔ９から１フレーム周期ＴＦだけ遅れた時点ｔ１０でＨレベルとなり、液晶表示パネル２２の走査電極及び信号電極には液晶駆動電圧Ｖ０〜Ｖ５が給電され、液晶表示モードが再開される。
　【００４３】
　時点ｔ１１で液晶表示コントローラ１２側の強制表示ブランク制御信号ＤＦＦ（バー）がＬレベルになると、出力Ｔ１，Ｔ２，ＴｎもＬレベルとなるので、液晶表示モジュール部７０側の強制表示ブランク制御信号ＤＦ（バー）もＬレベルとなり、液晶表示パネル２２は表示オフ期間Ｃに入る。この時点ｔ１１から１〜２フレーム周期後の時点ｔ１２でパワーオン／オフ制御回路７８１のＤフリップ・フロップ７８ｂの出力ＱがＬレベルに変化し、出力ＰＦ１，ＰＦ２，ＰＦｎもＬレベルとなる。この結果、液晶電源回路２８のパワーオフ端子ＰＯＦＦ（バー）もＬレベルになるので、液晶駆動電圧Ｖ０〜Ｖ５の発生が停止する。このように、液晶表示コントローラ１２側の強制表示ブランク制御信号ＤＦＦ（バー）がＬレベルになると、液晶駆動が停止した後、一定期間の経過後にドライバへの液晶電圧の印加がなくなる。このようなパワーオフ時のシーケンスによって、ロジック電源ＶＣＣや液晶駆動電源Ｖ０〜Ｖ５の電位関係が維持され、ドライバ内の寄生バイポーラ電流や貫通電流等が抑制され、液晶表示パネル及びドライバの保護を図ることができる。強制表示ブランク制御信号ＤＦＦ（バー）がイネーブルとなった後のシーケンス、すなわち表示オフ時のシーケンスという観点でみると、図８には、時点ｔ１１において上位からの指示でＤＦＦ（バー）がＬレベルに変化し、これに対応してＴ１，Ｔ２，ＴｎすなわちＤＦ（バー）をＬレベルとする、つまり表示を強制的にブランクとし、次いで所定の期間を経た後の時点ｔ１２でＰＦ１，ＰＦ２，ＰＦｎすなわちＰＯＦＦ（バー）をＬレベルとする、つまり液晶電源回路２８をオフにして液晶駆動電源Ｖ０〜Ｖ５の生成を止めるというシーケンスが記載されている。このようなシーケンスを踏むことにより、ドライバ内の寄生バイポーラ電流や貫通電流等が抑制され、液晶表示パネル及びドライバの保護を図ることができると共に、ロジック電源ＶＣＣや液晶駆動電源Ｖ０〜Ｖ５の電位関係が維持され、かつ、液晶パネルの異常駆動による異常表示も回避される。
　【００４４】
　本実施例においては、液晶モジュール側にクロックが供給された後に液晶電源回路２８のパワーがオンとなり、またクロックの出力停止によって液晶電源回路２８のパワーもオフとなる。このような電源付勢のオートシーケンスによって、ラッシュ電流が分散的ないし時間差的になるので、上述と同様に、液晶表示モジュールを構成する液晶パネル，ドライバや液晶電源回路の保護を図ることができる。更に、上位からの指示で強制表示ブランク制御信号ＤＦＦ（バー）がイネーブルとなったら、強制表示ブランク制御信号をＬレベルとして表示を強制的にブランクとし、そして液晶電源回路２８のパワーをオフとしている。このようなシーケンスを踏むことにより、ドライバ内の寄生バイポーラ電流や貫通電流等が抑制され、液晶表示パネル及びドライバの保護を図ることができると共に、ロジック電源ＶＣＣや液晶駆動電源Ｖ０〜Ｖ５の電位関係が維持され、かつ、液晶パネルの異常駆動による異常表示も回避することができる。
　【００４５】
　なお、上記各実施例においては、信号管理制御部が走査ドライバＬＳＩに作り込まれいるが、これは信号ドライバＬＳＩに比して入出力信号線の本数が少ないことや表示額縁領域が広いので、信号管理制御部を搭載する回路基体の面積余裕が大きいからである。また本実施例では単純マトリクス液晶パネルの表示装置について説明したが、本発明はこれに限らず、アクティブ・マトリクス型液晶表示装置に対しても適用することができる。かかる場合には、ゲートドライバＬＳＩ側に信号管理制御部を作り込むことが好ましい。その場合、クロックの停止時においてはすべてのゲートがオンするようにゲートドライバＬＳＩを制御し、データ側でコモン側と同電位を出力するようにソースドライバが制御され、総ての画素電界が無印加状態になるように設定される。更に、本発明は、ディスプレイのみならず液晶光演算装置のように、広く液晶装置を用いた電子装置やプラズマ・ディスプレイのように、直流駆動により表示品質は劣化してしまう表示装置に適用可能である。
　【００４６】
　上記各実施例においては、液晶モジュールコントローラ１２側からの供給される信号の異常を検出する手段と、その信号の異常状態を未然又は事後的に除去する手段とが液晶モジュール側に設けられているが、これらの手段の一部構成要素を液晶モジュール側に設け、残る構成要素はシステム（コントローラ）側に設けた分担構成を採用しても良い。例えば、液晶パネルの直流ドライブを引き起こす可能性のある複数の信号（ＳＰ，ＬＰ，ＦＲ）は、周波数，パルスデューティーがそれぞれ異なるので、それらの信号を反一致ゲート（Ｅｘｃｌｕｓｉｖｅ　ＯＲゲート）を用いて単一のコンポジット信号に変換し、これをシステム側に送り返して判定回路で異常状態を監視し、その出力で異常状態を除去すると共に、ＬＣＤモジュール側とは別の表示体を用いてインジケータ表示を行うような構成を採用できる。また図１に示す実施例の走査ドライバ４６ｎの端子Ｔｎの出力をシステム側に戻し、ロジック系及び液晶系の電源を一定の手順（シーケンス）でオン／オフ制御する方式も採用できる。
　【００４７】
　また、液晶パネルを劣化させる別の原因としては、図７に示す液晶電源回路２８における分圧回路２８ｅの異常による液晶駆動電圧Ｖ０〜Ｖ５の電圧値シフトや特定ドライバの出力不良などで液晶パネルが実効的な直流成分により駆動されて劣化することが考えられる。これらの異常も電源電流や電源電圧の変動として検出可能であるから、上述の異常除去手段により異常状態を除去することができる。
　【００４８】
　【発明の効果】
　以上のように、本発明の表示素子の表示オフ制御方法は、上位からの指示で強制表示ブランク制御信号ＤＦＦ（バー）がイネーブルとなったら、強制表示ブランク制御信号ＤＦ（バー）をＬレベルとして表示を強制的にブランクとし、そして液晶電源回路２８のパワーをオフとしている。このようなシーケンスを踏むことにより、液晶表示パネル、表示素子及びドライバの保護を図ることができると共に、ロジック電源ＶＣＣや液晶駆動電源Ｖ０〜Ｖ５の電位関係が維持され、かつ、液晶パネルの異常駆動による異常表示も回避することができる。本発明は液晶表示装置は勿論のこと、プラズマディスプレイ装置等にも適用できる。
【図面の簡単な説明】
　【図１】　本発明の実施例１に係る液晶表示装置の全体構成を示すブロック図である。
　【図２】　同実施例における各走査ドライバの信号管理制御部の構成とドライバ間の接続関係を示す回路図である。
　【図３】　同実施例における走査ドライバの走査電極駆動セルを示す回路図である。
　【図４】　同実施例の動作を説明するための液晶表示モジュール部における各種信号の関係を示すタイミングチャート図である。
　【図５】　本発明の実施例２に係る液晶表示装置の全体構成を示すブロック図である。
　【図６】　同実施例における各走査ドライバの信号管理制御部の構成とドライバ間の接続関係を示す回路図である。
　【図７】　同実施例における液晶電源回路の構成を示す回路図である。
　【図８】　同実施例の動作を説明するための液晶表示モジュール部における各種信号の関係を示すタイミングチャート図である。
　【図９】　従来の液晶表示装置の構成を示すブロック図である。
　【符号の説明】
　１０…液晶表示制御部
　１２，４０，７０…液晶モジュール・コントローラ
　２０…フラット状の液晶表示モジュール部
　２２…液晶表示パネル（マトリクス液晶表示素子）
　２４１〜２４ｍ…信号電極ドライバ半導体集積回路２４…信号電極駆動回路（Ｘドライバ）
　２６，４６，７６…走査電極駆動回路（Ｙドライバ）
　２６１〜２６ｎ，４６１〜４６ｎ，７６１〜７６ｎ…走査電極ドライバ半導体集積回路
　２８…液晶電源回路
　２８ａ…電圧変換回路
　２８ｂ…ｎｐｎ型トランジスタ
　２８ｃ…ｐｎｐ型トランジスタ
　２８ｄ…平滑コンデンサ
　２８ｅ…電圧分圧回路
　３０…ケーブル
　４６１１，４６１２…走査電極駆動セル
　４６ａ，４９ａ，４９ｂ，７８ａ，７８ｂ，７９ｃ…Ｄ型フリップ・フロップ
　４６ｂ…行単位強制ブランク表示制御回路
　４６ｃ…行単位電圧レベルシフト回路
　４６ｄ…総行強制ブランク表示制御回路
　４６ｅ…電圧レベルシフト回路
　４６ｆ…正逆２相クロック生成回路
　４６ｇ…選択制御信号生成回路
　４６ｈ…選択スイッチ
　４７，４７１〜４７ｎ，７７１〜７７ｎ…信号管理制御部４８…信号停止検出回路
　４９，７９…信号遅延回路
　５０…論理回路
　５１…シーケンス処理回路
　７８１〜７８ｎ…電源パワーオン／オフ制御回路
　７８ｃ…論理回路
　Ｔｒ１…第１のＮ型ＭＯＳトランジスタ
　Ｔｒ２…第２のＮ型ＭＯＳトランジスタ
　ＩＮＶ１，ＩＮＶ２，ＩＮＶ３…インバータＣ１１…第１のキャパシタＣ１２…第２のキャパシタ
　Ｒ１…放電抵抗
　ＡＮＤ…アンド回路
　ＣＫＢ１〜ＣＫＢｎ…端子
　Ｓ１〜Ｓｎ…信号停止検出制御端子
　Ｔ１〜Ｔｎ…信号停止検出端子
　Ｖ０〜Ｖ５…液晶駆動電圧（基準電圧）
　Ｄ０〜Ｄ７…データ信号
　ＸＳＣＬ…画素クロック（シフトクロックパルス）
　ＹＳＣＬ…走査線同期信号
　ＬＰ…データ信号ラッチクロック
　ＦＲ…交流化クロック
　ＤＦ（バー）…ディスプレイ・オフ信号（強制ブランク表示信号）
　ＳＰ…走査スタートパルス（フレームスタート信号）
　ＰＯＦＦ（バー）…パワーオフ端子