【事件の表示】
　平成　５年特許願第１９４４１１号「チップオンボード基板のショート検出方法」拒絶査定に対する審判事件［平成　７年　２月２１日出願公開、特開平　７−　４９３６３］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．出願の経緯・本願発明
　本願は、平成５年８月５日に出願され、その請求項１に係る発明は、平成１１年１０月１日付手続補正書、および、平成１２年５月１１日付手続補正書で補正された明細書及び図面の記載からみて、特許請求の範囲の請求項１に記載された次のとおりのものと認める。(以下「本願発明」という。)
　
「【請求項１】　印刷配線板に半導体素子を複数個搭載し、この半導体素子間を複数本の信号線により電気的に接続してなるチップオンボード基板のショート検出方法において、
　チップオンボード基板の電源電流を検出してこれを測定する手段を用い、
　ショートの有無を検査したい半導体素子間の２本の信号線間で異なったレベルの信号が流れるようなロジックレベルを該素子の２本の信号線のそれぞれに入力して、その際の電源電流を前記手段で測定すると共に、
　前記半導体素子間の２本の信号線間で同じレベルの信号が流れるようなロジックレベルを該素子の２本の信号線のそれぞれに入力して、その際の電源電流を前記手段で測定し、
　これにより得られる２つの測定値の差があらかじめ設定されたスレッショルドより大きい場合にショートしていると判断することを特徴とするチップオンボード基板のショート検出方法。」
　
２．刊行物の記載事項
２−１．刊行物
　原審の拒絶の理由で引用された特開昭６２−１０６９５号公報には下記の記載がある。
　
「[作用]
　ある列電極用出力パッドと、その隣合う列電極用出力パッドにはそれぞれ異なる出力信号が現れるようにする。このとき前記の列電極用出力パッドとその隣合う列電極用出力パッドが短絡していると、そこに短絡電流が流れ、それにより消費電流が変化する。この電流変化により短絡を発見することができる。
[実施例]
　以下本発明の実施例を図面にもとずいて詳述する。第１図はＩＣ実装基板の回路図であり、点線内はドットマトリックス液晶表示装置のＩＣ実装基板１００(以下ＩＣ実装基板と略記する)である。これは５行５列のマトリックス構造をなすようセグメント出力パッド１〜５と、コモン出力パッド１１〜１５がそれぞれ後述する液晶表示素子のパターンと同ピッチで配置されている。セグメント出力パッド１〜５にはそれぞれセグメントドライバＩＣ６〜１０が接続され、コモン出力パッド１１〜１５にはコモンドライバＩＣ１６が接続されている。抵抗器１７〜２１はそれぞれ液晶駆動用の電源であり、コモン・セグメントの選択電圧と非選択電圧を供給する。Ｃ，Ｄ，Ｅはそれぞれ＋電源ＶＤＤ、−電源ＶＥＥ、ＧＮＤ用端子であり、Ｆは１画面ごとに１発パルスを出力するフレーム信号、Ｇは各表示データ端子、Ｈは制御信号端子である。２２は電流変化を見るための抵抗で、Ａ・Ｂは抵抗２２の両端電圧を見るための端子である。以上に示したＩＣ実装基板１００を用いた液晶表示素子の検査方法を説明する。第２図は、液晶表示素子の表示状態と、その時の波形を示す状態図であり、第２図(A)は液晶表示素子の表示状態図、第２図(B)は、観察波形図である。
　まず、第１図に示すＩＣ実装基板１００のセグメント出力パッド１〜５とコモン出力パッド１１〜１５に第２図(A)に示す液晶表示素子２００を各電極を接続した状態にて取付ける。次にＩＣ実装基板１００の各電源端子Ｃ，Ｄ，Ｅに所定の電源を供給するとともに、制御端子Ｈには各制御信号を供給し、さらに表示データ端子Ｇには第２図(A)の表示状態となる表示データ信号を供給する。この状態に於いて、オシロスコープのＧＮＤ端子にＡ端子を、チャンネル２端子にＢ端子を、チャンネル１端子にＦ端子をそれぞれ接続し、オシロスコープをフレーム信号でトリガをかける。この結果第２図(B)に示すように、隣合うセグメント出力パッドが異なる駆動電圧を出力している時間をTx、同じ駆動電圧を出力している時間をTyとする。この時、セグメントの出力パッド２−３間が短絡していたとする。Txの時間では、セグメントの出力パッド２−３間が異電位のため短絡電流が流れ、Tyの時間では、セグメントの出力パッド２−３間が同電位となり短絡電流は流れない。この状態をオシロスコープで観察すると、第２図(B)のような波形となり、ショートしていることを知ることができる。」(公報第２頁左上欄第１０行〜右下欄第５行)
　
２−２．周知例
　当審で発見した周知例(特開平４−１８４２７１号公報)には下記の記載がある。
　
「[従来の技術]
　コンピュータを高速化・小型化するために、大規模集積回路(以下、ＬＳＩと略称する)を配線基板にいかに高密度に実装するかが重要な問題になっている。そのため、ＬＳＩやＬＳＩケースのリードピッチを狭くしたり、表面実装するなど種々の実装方法が工夫されているが、とりわけ、ＬＳＩの論理回路としてＥＣＬ回路あるいはＣＭＬ回路等を採用して超高速を達成しようとするコンピュータにおいては、超高密度実装が要求されることから、配線基板と部品とのハンダ付け部分が外部から見えないような実装方式、たとえば、フリップチップのような実装方式が採られるようになって来た。
　このような実装方式においては、万一ハンダ付け不良のため部品の端子どうしがショートしても目視による検査ができない。電源間でショートが発生した場合には、通常、配線基板のコネクタの電源端子間で導通をチェックすることにより比較的に容易に検出できるが、信号端子どうしがショートした場合には、機能動作試験を実施してその結果によりショートの有無を確認しなければならない。すなわち、部品実装後の配線基板にバイアス電源を与え、配線基板の入力端子にテストベクトル信号を加えて、出力端子に現れた論理値と期待値の比較を行って、不一致があるか無いかによりショート不良を検出することが行われていた。
[発明が解決しようとする課題]
　上述した従来の方法によれば、信号間ショート不良の存在を検出することはすぐに出来るが、不良の発生場所を突き止めるためには、観測された不良出力の情報をもとに、論理回路を入力側へさかのぼって調べなければならないため困難が伴う。
　一般に不良信号は不良発生個所を起点としてその負荷側の論理に扇状に広がって行くため、配線基板上に搭載された論理回路量が多ければ多いほど、多数の出力端子で不良が観測されることになり、その多数の出力端子の情報をもとにして論理的な解析を行わなければならないため、ショート不良箇所の特定が非常に困難であるという欠点があった。」(公報第１頁右下欄第１０行〜右上欄第１０行)
　
３．対比
　本願発明と、上記刊行物記載の発明を比較する。
　
　第一に、上記刊行物の「第１図はＩＣ実装基板の回路図であり、点線内はドットマトリックス液晶表示装置のＩＣ実装基板１００(以下ＩＣ実装基板と略記する)である。これは５行５列のマトリックス構造をなすようセグメント出力パッド１〜５と、コモン出力パッド１１〜１５がそれぞれ後述する液晶表示素子のパターンと同ピッチで配置されている。セグメント出力パッド１〜５にはそれぞれセグメントドライバＩＣ６〜１０が接続され、コモン出力パッド１１〜１５にはコモンドライバＩＣ１６が接続されている。」という記載、および、「この電流変化により短絡を発見することができる。」という記載からみて、本願発明同様上記刊行物記載の発明も「半導体素子を複数個搭載し」た「印刷基板」を対象とした「ショート検出方法」である。
　第二に、上記刊行物の「２２は電流変化を見るための抵抗で、Ａ・Ｂは抵抗２２の両端電圧を見るための端子である。」という記載からみて、上記刊行物記載の発明の「抵抗２２」は、本願発明の「基板の電源電流を検出してこれを測定する手段」に相当する。
　第三に、上記刊行物の「隣合うセグメント出力パッドが異なる駆動電圧を出力している時間をTx、同じ駆動電圧を出力している時間をTyとする。この時、セグメントの出力パッド２−３間が短絡していたとする。Txの時間では、セグメントの出力パッド２−３間が異電位のため短絡電流が流れ、Tyの時間では、セグメントの出力パッド２−３間が同電位となり短絡電流は流れない。この状態をオシロスコープで観察すると、第２図(B)のような波形となり、ショートしていることを知ることができる。」という記載からみて、本願発明と同様に上記刊行物記載の発明も「ショートの有無を検査したい２本の信号線間で異なったレベルの信号が流れるようなロジックレベルを該素子の２本の信号線のそれぞれに入力して、その際の電源電流を前記手段で測定すると共に、前記２本の信号線間で同じレベルの信号が流れるようなロジックレベルを２本の信号線のそれぞれに入力して、その際の電源電流を前記手段で測定」するものである。
　第四に、上記刊行物の「そこに短絡電流が流れ、それにより消費電流が変化する。この電流変化により短絡を発見することができる。」という記載からみて、本願発明も上記刊行物記載の発明も「消費電流の変化」によって「ショートしていると判断」している。
　したがって、本願発明と上記刊行物記載の発明は、「印刷配線板に半導体素子を複数個搭載した基板のショート検出方法において、基板の電源電流を検出してこれを測定する手段を用い、ショートの有無を検査したい２本の信号線間で異なったレベルの信号が流れるようなロジックレベルを２本の信号線のそれぞれに入力して、その際の電源電流を前記手段で測定すると共に、前記２本の信号線間で同じレベルの信号が流れるようなロジックレベルを２本の信号線のそれぞれに入力して、その際の電源電流を前記手段で測定し、これにより得られる２つの測定値の変化を用いてショートしていると判断することを特徴とする基板のショート検出方法。」という点で一致し、下記の点で相違する。
　
(あ)　本願発明が「半導体素子間を複数本の信号線により電気的に接続してなるチップオンボード基板」を対象としているのに対し、上記刊行物記載の発明は、どのような基板を対象としているか明示されていない点。
(い)　本願発明が「半導体素子間」の２本の信号線間のショートの検出をするものであるのに対し、上記刊行物記載の発明はセグメントドライバＩＣ６〜１０と液晶表示素子２００の間のセグメント出力パッド１〜５間である２本の信号線間のショートの検出をする点。
(う)　上記「２つの測定値の変化を用いてショートしていると判断する」に際し、本願発明は「２つの測定値の差があらかじめ設定されたスレッショルドより大きい場合にショートしていると判断」しているのに対し、上記刊行物記載の発明は「電流変化により短絡を発見する」とのみ記載されている点。
　
４．当審の判断
４−１．相違点(あ)
　上記周知例の「コンピュータを高速化・小型化するために、大規模集積回路(以下、ＬＳＩと略称する)を配線基板に以下に高密度に実装するかが重要な問題になっている。そのため、ＬＳＩやＬＳＩケースのリードピッチを狭くしたり、表面実装するなど種々の実装方法が工夫されている」という記載にも見られるように、ＬＳＩを表面実装することは良く行われていることに過ぎず、また、表面実装をした基板の一例として「半導体素子間を複数本の信号線により電気的に接続してなるチップオンボード基板」は周知のものにすぎない。そして、「半導体素子間を複数本の信号線により電気的に接続してなるチップオンボード基板」でのショートが、通常の基板のショートと異なる理由によって発生するものではないことを考えると、上記刊行物１記載の発明を周知の「半導体素子間を複数本の信号線により電気的に接続してなるチップオンボード基板」に適用することに格別の技術的困難性はない。
　
４−２．相違点(い)
　上記周知例の「上述した従来の方法によれば、信号間ショート不良の存在を検出することはすぐに出来るが、不良の発生場所を突き止めるためには、観測された不良出力の情報をもとに、論理回路を入力側へさかのぼって調べなければならないため困難が伴う。一般に不良信号は不良発生個所を起点としてその負荷側の論理に扇状に広がって行くため、配線基板上に搭載された論理回路量が多ければ多いほど、多数の出力端子で不良が観測されることになり、その多数の出力端子の情報をもとにして論理的な解析を行わなければならないため、ショート不良箇所の特定が非常に困難であるという欠点があった。」との記載にみられるように、半導体素子間の信号間ショート不良、すなわち、「半導体素子間の２本の信号線間」のショートを検出しようとする課題は良く知られている。
　そして、上記刊行物記載の発明において「セグメントの出力パッド２−３間が短絡していたとする。Txの時間では、セグメントの出力パッド２−３間が異電位のため短絡電流が流れ、Tyの時間では、セグメントの出力パッド２−３間が同電位となり短絡電流は流れない。」という現象は、セグメント出力パッドを駆動するセグメントドライバＩＣ間で発生するのであって、セグメント出力パッドに接続された液晶表示素子が関係しているものではないことを考えると、上記刊行物記載の発明を「半導体素子間の２本の信号線間」に適用することに格別の技術的困難性はない。
　
４−３．相違点(う)
　信号の変化を検出するときに、なんらかのスレッショルドを用意して、検出した変化がスレッショルドより大きいときに信号が変化したと判断することは良く行われていることに過ぎず、上記刊行物記載の発明を実施するときに、当業者が当然採用すべきことに過ぎない。
　
５．むすび
　したがって、本願発明は、上記刊行物に記載された発明および周知技術に基づいて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。