【事件の表示】
　特許第３３３６５７１号「電気光学装置」の請求項１、２に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　特許第３３３６５７１号の請求項１、２に係る特許を取り消す。
【理　由】
第１　手続の経緯
　本件特許第３３３６５７１号の請求項１、２に係る発明についての出願は、平成２年１２月２５日に出願された特願平２−４１８３６６号の一部を平成８年１月２７日に新たな特許出願とした特願平８−３２９８０号の一部を平成１２年３月１３日に新たな特許出願としたものであり、平成１４年８月９日にその発明についての特許権の設定登録がなされ、その後、その特許について、特許異議申立人山枡幸文より特許異議の申立てがなされ、平成１５年１１月２６日付けで取消理由が通知され、その指定期間内である平成１６年２月６日に訂正請求がなされ、その後、平成１６年１１月１６日付けで訂正拒絶理由が通知され、その指定期間内である平成１６年１２月２１日に意見書が提出され、その後、平成１７年３月１８日付けで審尋がなされ、平成１７年５月１８日に回答書が提出されたものである。
　
第２　訂正の適否について
　
１．訂正の内容
（１）訂正事項１
　発明の名称の「電気光学装置」を、「ディスプレイ」と訂正する。
（２）訂正事項２
　特許請求の範囲の請求項１の
「同一絶縁表面上に画素部分及びアナログスイッチアレーを有したディスプレイであって、
　前記画素部分及び前記アナログスイッチアレーは、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなし、
　前記Ｐチャネル型薄膜トランジスタと前記Ｎチャネル型薄膜トランジスタは、酸素濃度が７×１０１９ｃｍ−３以下の半導体層を含み、
　前記Ｐチャネル型薄膜トランジスタの半導体層は、ホ−ル移動度が１０〜２００ｃｍ２／ＶＳｅｃであり、かつ前記Ｎチャネル型薄膜トランジスタの半導体層は、電子移動度が１５〜３００ｃｍ２　／ＶＳｅｃであり、
　前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するＩＣとＴＡＢ法により接続されていることを特徴とするディスプレイ。」を、
「同一絶縁表面上に画素部分、第１の周辺回路の一部であるアナログスイッチアレー、及び第２の周辺回路を有したディスプレイであって、
　前記画素部分、前記アナログスイッチアレー、及び前記第２の周辺回路は、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなし、
　前記Ｐチャネル型薄膜トランジスタと前記Ｎチャネル型薄膜トランジスタは、酸素濃度が７×１０１９ｃｍ−３以下の半導体層を含み、
　前記Ｐチャネル型薄膜トランジスタの半導体層は、ホ−ル移動度が１０〜２００ｃｍ２／Ｖｓｅｃであり、かつ前記Ｎチャネル型薄膜トランジスタの半導体層は、電子移動度が１５〜３００ｃｍ２／Ｖｓｅｃであり、
　前記アナログスイッチアレーは、該アナログスイッチアレー以外の前記第１の周辺回路を有するＩＣとＴＡＢ法により接続されていることを特徴とするディスプレイ。」と訂正する。
（３）訂正事項３
　特許請求の範囲の請求項２の
「同一絶縁表面上に画素部分及びアナログスイッチアレーを有したディスプレイであって、
　前記画素部分及び前記アナログスイッチアレーは、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなし、
　前記Ｐチャネル型薄膜トランジスタと前記Ｎチャネル型薄膜トランジスタは、酸素濃度が７×１０１９ｃｍ−３以下で、かつ、ホウ素を１×１０１５〜１×１０１８ｃｍ−３の濃度で含む半導体層を含み、
　前記Ｐチャネル型薄膜トランジスタの半導体層は、ホ−ル移動度が１０〜２００ｃｍ２／ＶＳｅｃであり、かつ前記Ｎチャネル型薄膜トランジスタの半導体層は、電子移動度が１５〜３００ｃｍ２　／ＶＳｅｃであり、
　前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するＩＣとＴＡＢ法により接続されていることを特徴とするディスプレイ。」を、
「同一絶縁表面上に画素部分、第１の周辺回路の一部であるアナログスイッチアレー、及び第２の周辺回路を有したディスプレイであって、
　前記画素部分、前記アナログスイッチアレー、及び前記第２の周辺回路は、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなし、
　前記Ｐチャネル型薄膜トランジスタと前記Ｎチャネル型薄膜トランジスタは、酸素濃度が７×１０１９ｃｍ−３以下で、かつ、ホウ素を１×１０１５〜１×１０１８ｃｍ−３の濃度で含む半導体層を含み、
　前記Ｐチャネル型薄膜トランジスタの半導体層は、ホ−ル移動度が１０〜２００ｃｍ２／Ｖｓｅｃであり、かつ前記Ｎチャネル型薄膜トランジスタの半導体層は、電子移動度が１５〜３００ｃｍ２／Ｖｓｅｃであり、
　前記アナログスイッチアレーは、該アナログスイッチアレー以外の前記第１の周辺回路を有するＩＣとＴＡＢ法により接続されていることを特徴とするディスプレイ。」と訂正する。
（４）訂正事項４
　特許明細書の第１４段落の
　「本発明によると、
　同一絶縁表面上に画素部分及びアナログスイッチアレーを有したディスプレイであって、
　前記画素部分及び前記アナログスイッチアレーは、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなし、
　前記Ｐチャネル型薄膜トランジスタと前記Ｎチャネル型薄膜トランジスタは、酸素濃度が７×１０１９ｃｍ−３以下の半導体層を含み、
　前記Ｐチャネル型薄膜トランジスタの半導体層は、ホール移動度が１０〜２００ｃｍ２／ＶＳｅｃであり、かつ前記Ｎチャネル型薄膜トランジスタの半導体層は、電子移動度が１５〜３００ｃｍ２　／ＶＳｅｃであり、
　前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するＩＣとＴＡＢ法により接続されていることを特徴とするディスプレイが提供される。」を、
　「本発明によると、
　同一絶縁表面上に画素部分、第１の周辺回路の一部であるアナログスイッチアレー、及び第２の周辺回路を有したディスプレイであって、
　前記画素部分、前記アナログスイッチアレー、及び前記第２の周辺回路は、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなし、
　前記Ｐチャネル型薄膜トランジスタと前記Ｎチャネル型薄膜トランジスタは、酸素濃度が７×１０１９ｃｍ−３以下の半導体層を含み、
　前記Ｐチャネル型薄膜トランジスタの半導体層は、ホール移動度が１０〜２００ｃｍ２／Ｖｓｅｃであり、かつ前記Ｎチャネル型薄膜トランジスタの半導体層は、電子移動度が１５〜３００ｃｍ２／Ｖｓｅｃであり、
　前記アナログスイッチアレーは、該アナログスイッチアレー以外の前記第１の周辺回路を有するＩＣとＴＡＢ法により接続されていることを特徴とするディスプレイが提供される。」と訂正する。
（５）訂正事項５
　特許明細書の第１５段落の
　「また、本発明によると、
　同一絶縁表面上に画素部分及びアナログスイッチアレーを有したディスプレイであって、
　前記画素部分及び前記アナログスイッチアレーは、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなし、
　前記Ｐチャネル型薄膜トランジスタと前記Ｎチャネル型薄膜トランジスタは、酸素濃度が７×１０１９ｃｍ−３以下で、かつ、ホウ素を１×１０１５〜１×１０１８ｃｍ−３の濃度で含む半導体層を含み、
　前記Ｐチャネル型薄膜トランジスタの半導体層は、ホール移動度が１０〜２００ｃｍ２／ＶＳｅｃであり、かつ前記Ｎチャネル型薄膜トランジスタの半導体層は、電子移動度が１５〜３００ｃｍ２　／ＶＳｅｃであり、
　前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するＩＣとＴＡＢ法により接続されていることを特徴とするディスプレイが提供される。」を、
　「また、本発明によると、
　同一絶縁表面上に画素部分、第１の周辺回路の一部であるアナログスイッチアレー、及び第２の周辺回路を有したディスプレイであって、
　前記画素部分、前記アナログスイッチアレー、及び前記第２の周辺回路は、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなし、
　前記Ｐチャネル型薄膜トランジスタと前記Ｎチャネル型薄膜トランジスタは、酸素濃度が７×１０１９ｃｍ−３以下で、かつ、ホウ素を１×１０１５〜１×１０１８ｃｍ−３の濃度で含む半導体層を含み、
　前記Ｐチャネル型薄膜トランジスタの半導体層は、ホール移動度が１０〜２００ｃｍ２／Ｖｓｅｃであり、かつ前記Ｎチャネル型薄膜トランジスタの半導体層は、電子移動度が１５〜３００ｃｍ２／Ｖｓｅｃであり、
　前記アナログスイッチアレーは、該アナログスイッチアレー以外の前記第１の周辺回路を有するＩＣとＴＡＢ法により接続されていることを特徴とするディスプレイが提供される。」と訂正する。
　
２．訂正の目的の適否
　当審において通知した訂正拒絶理由の概要は以下のとおりである。
「上記訂正事項２乃至５によると、訂正後の請求項１及び請求項２に係る発明のディスプレイは、それぞれ、「第１の周辺回路」と「第２の周辺回路」とを有し、「第１の周辺回路」は「Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をな」す「アナログスイッチアレー」と「該アナログスイッチアレー以外の前記第１の周辺回路を有するＩＣ」とを有し、「第２の周辺回路」は「Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をな」すものとなった。 
　しかし、願書に添付した明細書又は図面には、図１及び図５に、複数の「周辺回路」を有する点は示されているものの、それら複数の「周辺回路」を素子構造上あるいは機能上どのように作り分けるかについては具体的な記載がなく、図１及び図５のいずれにおいても、複数の「周辺回路」は、それぞれが、「第１の周辺回路」の特徴である、薄膜トランジスタで構成されるアナログスイッチアレーと、ＩＣで構成されるアナログスイッチアレー以外の周辺回路とからなるものとして示されているのみである。 
　そして、ディスプレイの周辺回路の通常の回路構成を考えれば、上述のように特にその素子構造上あるいは機能上の作り分けについての言及がない以上、明細書第１６段落の「ＸまたはＹ方向のマトリクス配線に接続されている周辺回路のうちの少なくとも一部の周辺回路を前記画素に接続されたアクティブ素子と同様の構造の薄膜トランジスタとし、残りの周辺回路は半導体チップで構成されている」という記載のみをもって、例えば、画素部分の周辺のＸ方向に設けられる周辺回路（第１の周辺回路）は、薄膜トランジスタで構成しうる簡単な素子構造あるいは単純な機能の回路とＩＣとして構成すべき複雑な素子構造あるいは複雑な機能の回路とを有し、同じくＹ方向に設けられる周辺回路（第２の周辺回路）は、すべてを薄膜トランジスタで構成しうる簡単な素子構造あるいは単純な機能の回路のみからなるようなものが、願書に添付された明細書又は図面に実質的に開示されているとは認められない。 
　なお、特許権者は、明細書第９段落の「アクティブ素子をスイッチング素子として使用した表示装置において、アクティブ素子と周辺回路とを同じ基板上にＴＦＴで構成することが提案されている」という記載を根拠に、複雑な素子構造あるいは複雑な機能の回路を有する周辺回路であっても、すべてを薄膜トランジスタで構成することは可能であり、素子構造上あるいは機能上の差異がない周辺回路同士を、一方は一部のみＴＦＴ化し、他方はすべてＴＦＴ化するような構成もとり得ることは自明と主張するかもしれない。
　しかし、特許権者は、同じ段落において、周辺回路をすべてＴＦＴ化する場合には、「この構成によると前述の３つの欠点はほぼ解決することができるが、新たに以下のような別の問題が発生した」と記載しており、この「別の問題」を解決して、すべてをＴＦＴ化した周辺回路なるものは、明細書又は図面に開示されていない（本件特許は、この「別の問題」を解決するために、周辺回路の一部のみをＴＦＴ化したものである）。さらに、明細書又は図面中には、具体的な構成には言及しないながらも、すべてをＴＦＴ化した周辺回路を用いることを肯定するような記載すら見いだすことはできないのであるから、特許権者の訂正請求書における「上記段落[０００９]の記載・・・によれば、本件特許明細書には、発明の前提として全ての周辺回路をアクティブ素子と同じＴＦＴで構成するものをその対象に含む旨記載されています」という主張は採用できない。 
　したがって、上記訂正事項（２）乃至（５）を含む訂正は、願書に添付した明細書又は図面の範囲内においてしたものではない。」
「以上のとおりであるから、当該訂正は、特許法第１２０条の４第３項において準用する平成６年法改正前の特許法第１２６条第１項ただし書の規定に適合しないので、当該訂正は認められない。」
　
　なお、上記訂正拒絶理由に対して、特許権者は意見書において、特許明細書の第２１段落、第２３段落及び図面の図１に記載の「周辺回路の数に関する事項」、特許明細書の第１６段落に記載の「ＴＦＴ＋ＩＣからなる周辺回路に関する事項」、特許明細書の第９段落の「従来例に関する事項」、及び、特許明細書の第２０段落の「周辺回路の相補型構成に関する事項」を合わせ読めば、『第１および第２の周辺回路を有するものにおいて、第１の周辺回路は、その一部を相補型の薄膜トランジスタとし、その残りを半導体チップで構成し、第２の周辺回路は、相補型の薄膜トランジスタで構成すること』が記載されていると同然であると理解することができる旨の主張をしている。
　しかし、上記のような「周辺回路」に関する種々の断片的な記載があるとしても、「第１および第２の周辺回路を有するものにおいて、第１の周辺回路は、その一部を相補型の薄膜トランジスタとし、その残りを半導体チップで構成し、第２の周辺回路は、相補型の薄膜トランジスタで構成する」という技術思想が、願書に添付した明細書又は図面に開示されていないことは、上記訂正拒絶理由に示したとおりであって、上記の主張は採用できない。
　
　そして、本件訂正請求に対する補正は行われていないので、上記の訂正拒絶理由は依然として解消されておらず、上記訂正事項２ないし５は、願書に添付した明細書又は図面の範囲内においてしたものではない。
　
３．訂正の目的の適否のむすび
　よって、平成１６年２月６日付けの訂正請求書の訂正は、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる、特許法第１２０条の４第３項において準用する平成６年法律第１１６号により改正前の特許法第１２６条第１項ただし書の規定に適合しないので、当該訂正は認められない。
　
第３　特許異議申立について
　
１．本件発明
　上記第２で示したように平成１６年２月６日付けの訂正請求書の訂正は認められないから、本件請求項１、２に係る発明（以下、「本件発明１」、「本件発明２」という。）は、特許明細書の特許請求の範囲の請求項１、２に記載された次のとおりのものである。
「【請求項１】
　同一絶縁表面上に画素部分及びアナログスイッチアレーを有したディスプレイであって、
　前記画素部分及び前記アナログスイッチアレーは、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなし、
　前記Ｐチャネル型薄膜トランジスタと前記Ｎチャネル型薄膜トランジスタは、酸素濃度が７×１０１９ｃｍ−３以下の半導体層を含み、
　前記Ｐチャネル型薄膜トランジスタの半導体層は、ホ−ル移動度が１０〜２００ｃｍ２／ＶＳｅｃであり、かつ前記Ｎチャネル型薄膜トランジスタの半導体層は、電子移動度が１５〜３００ｃｍ２　／ＶＳｅｃであり、
　前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するＩＣとＴＡＢ法により接続されていることを特徴とするディスプレイ。」
「【請求項２】
　同一絶縁表面上に画素部分及びアナログスイッチアレーを有したディスプレイであって、
　前記画素部分及び前記アナログスイッチアレーは、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなし、
　前記Ｐチャネル型薄膜トランジスタと前記Ｎチャネル型薄膜トランジスタは、酸素濃度が７×１０１９ｃｍ−３以下で、かつ、ホウ素を１×１０１５〜１×１０１８ｃｍ−３の濃度で含む半導体層を含み、
　前記Ｐチャネル型薄膜トランジスタの半導体層は、ホ−ル移動度が１０〜２００ｃｍ２／ＶＳｅｃであり、かつ前記Ｎチャネル型薄膜トランジスタの半導体層は、電子移動度が１５〜３００ｃｍ２　／ＶＳｅｃであり、
　前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するＩＣとＴＡＢ法により接続されていることを特徴とするディスプレイ。」
　
２．特許異議申立の概要
　特許異議申立人山枡幸文は、証拠として本件出願前国内において頒布された
　１）甲第１号証　特開平１−２８９９１７号公報
　２）甲第２号証　特開昭６２−５２９２４号公報
　３）甲第３号証　特開昭６３−２３７５７１号公報
　４）参考資料１　異議決定書
　５）参考資料２　フラットパネル・ディスプレイ１９９１
を提出し、本件請求項１に係る発明の特許は、その出願前に頒布された甲第１号証及び甲第２号証に記載された発明に基づいて当業者が容易に発明をすることができたものであり、本件請求項２に係る発明の特許は、その出願前に頒布された甲第１号証ないし甲第３号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定に違反してなされたものであり、取り消されるべきである旨主張している。
　
３．取消理由通知の概要
　平成１５年１１月２６日付けの取消理由通知の内容は以下のとおりである。
「この出願の下記の請求項に係る発明は、その出願前に国内において頒布された下記の刊行物に記載された発明に基づいて、その出願前にその発明の属する技術分野における通常の知識を有するものが、容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定に違反してされたものである。
　
 　　　　　　　　　　　　　　　　記
　
　刊行物１．特開平１−２８９９１７号公報（申立人の提出した甲第１号証）
　刊行物２．特開昭６２−５２９２４号公報（申立人の提出した甲第２号証）
　刊行物３．特開昭６３−２３７５７１号公報（申立人の提出した甲第３号証）
　刊行物４．日経エレクトロニクス、日経マイクロデバイス編　”フラットパネル・ディスプレイ　１９９１”　１９９０年１１月２６日発行　日経ＢＰ社　ｐ．１８１−１８８（申立人の提出した参考資料２）
　刊行物５．特開昭６１−８０２２６号公報
　刊行物６．特開昭５８−７４０８０号公報
　
・請求項１
・刊行物 １〜６ 
・備考 
（１）刊行物１〜３には、特許異議申立書第６頁第１行〜第８頁第７行に記載された発明が記載されている。また、刊行物４には、液晶ディスプレイの外部回路（駆動ＬＳＩ）との接続法について、ＴＡＢ法を用いることが記載されている（例えば、図２（ｂ）及びこの図に関する記載を参照のこと）。
　そして、本件請求項１に係る発明は、特許異議申立書第１０頁第１０行〜第１１頁最終行に記載された理由により、上記刊行物１〜４に記載された発明に基づいて当業者が容易に発明をすることができたものと認められる。
（２）刊行物５には、第１図を参照すると、「周辺スイッチングトランジスタ群（６４ａ）・・・（６４ｈ）」が記載されており、また、第１４図を参照すると、「スイッチングトランジスタ群（９４）と、画像データを順次出力するスイッチングトランジスタ群（９６）」が記載されており、これらのスイッチングトランジスタ群は、本件請求項１に係る発明の「アナログスイッチアレー」に相当するものと認められる。また、「第１４図は第１図で示す駆動用ＩＣ接続部（６０）を工夫しＩＣチップを搭載した駆動回路基板を示す。入出力端子部（９２）から外部機器の画像データおよび走査信号を受け、所望動作のＩＣ９０，９０ａ，・・・，９０ｈでアドレス走査および画像データ処理が行われる。」（第７頁左下欄第７〜１２行）こと、「駆動用ＩＣ接続部（６０）は、駆動回路基板（３０）外部に設けられた駆動回路部（図示せず）とワイヤボンディング或いは導電性ゴムの圧接等により接続され所望の電気信号が与えられるために設けられている。」（第５頁右下欄第８〜１２行）ことが記載されており、さらに、刊行物４に記載のようにＴＡＢ法による接続は周知であるので、請求項１の「アナログスイッチアレー」に相当する周辺スイッチングトランジスタ群以外の、請求項１の「アナログスイッチアレー以外の周辺回路を有するＩＣ」に相当する駆動用ＩＣ（駆動回路部）は、上記のワイヤボンディング或いは導電性ゴムの圧接等により接続される際に、周知のＴＡＢ法により接続することは、当業者が必要により適宜なし得たことと認められる。
　また、刊行物６には、セミアモルファス半導体である「ＳＡＳにおいては、電子のバルク移動度が１０〜５００ｃｍ２Ｖ／Ｓ・・・ホールのそれは０．５〜１００ｃｍ２Ｖ／Ｓ・・・である」（第４頁左下欄第１２〜１５行）こと、「酸素・・・を２〜２０モル％・・・添加する」（第８頁右上欄第１８行〜同頁左下欄第１行）ことが記載されている。
　そして、上記備考（１）の記載も参照すると、本件請求項１に係る発明は、上記刊行物１〜６に記載された発明に基づいて当業者が容易に発明をすることができたものと認められる。
　
・請求項２
・刊行物 １〜６
・備考
　特許異議申立書第１２頁第１〜１９行に記載された理由、及び上記本件請求項１に係る発明についての備考（１）、（２）の記載を参照のこと。」
　
４．各刊行物の記載事項
（１）刊行物１（特開平１−２８９９１７号公報（申立人の提出した甲第１号証））
　刊行物１には、第１図とともに、次のとおり記載されている。
「第１図に本発明の実施例を示す。同図はシリコン薄膜による相補形金属酸化膜半導体構造（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：以下、ＣＭＯＳ構造と略記する。）のソース線ドライバー回路１２及びゲート線ドライバー回路２１と画素マトリクス２２とが同一の透明基板上に形成されたアクティブマトリクスパネル１１の構造を示したブロック図である。ソース線ドライバー回路１２はシフトレジスタ１３、薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴと略記する。）より成るサンプルホールド回路１７、１８、１９、及びビデオ信号パス１４、１５、１６を含み、ゲート線ドライバー回路２１はシフトレジスタ２０及び必要に応じてバッファー２３を含む。また、画素マトリクス２２は、前記ソース線ドライバー回路１２に接続される複数のソース線２６、２７、２８、ゲート線ドライバー回路２１に接続される複数のゲート線２４、２５及びソース線とゲート線の交点に形成された複数の画素３２、３３を含む。該画素はＴＦＴ２９及び液晶セル３１を含み、該液晶セル３１は画素電極と対向電極３１と液晶より成る。尚、前記シフトレジスタ１３及び２０はソース線及びゲート線を順次選択する機能を有する他の回路、例えばカウンター及びデコーダで代用しても差し支えない。ソース線ドライバー回路の入力端子３４、３５、３６には、それぞれ、クロック信号ＣＬＸ、スタート信号ＤＸ、ビデオ信号Ｖ１、Ｖ２、Ｖ３が入力され、ゲート線ドライバー回路の入力端子３７、３８には、それぞれクロック信号ＣＬＹ、スタート信号ＤＹが入力される。
　第１図のシフトレジスタ１３及びシフトレジスタ２０はＰ形ＴＦＴ及びＮ形ＴＦＴより成る相補形ＴＦＴによるスタテック形又はダイナミック形回路、もしくは片極性ＴＦＴによるダイナミック形又はスタティック形回路にて構成され得る。これらのうち、ＴＦＴのデバイス性能を考慮すると、相補形ＴＦＴによるスタティック形回路が最適である。」（第３頁左下欄第１３行〜第４頁左上欄第１１行）
　
（２）刊行物２（特開昭６２−５２９２４号公報（申立人の提出した甲第２号証））
　刊行物２には、次のとおり記載されている。
「特に、本発明はこの活性半導体層であるＩ層において、半導体中の最低濃度領域における酸素の濃度（ＳＩＭＳで測定した場合における最低濃度）を５×１０１８ｃｍ−３以下、好ましくは１×１０１８ｃｍ−３以下しか含有しない水素またはハロゲン元素が添加された非単結晶半導体、例えばシリコン半導体を用いたものである。」（第２頁左上欄第１２行〜第１８行）
　
（３）刊行物３（特開昭６３−２３７５７１号公報（申立人の提出した甲第３号証））
　刊行物３には、第１図とともに、次のとおり記載されている。
「第１図により、本発明の実施例を工程図に従って説明する。同図（ａ）において、絶縁性透明基板１−１上に無添加多結晶シリコン薄膜の島１−２を形成する。前記無添加多結晶シリコンは、減圧ＣＶＤなどで堆積させられる。さらに島１−２はフォトエッチングで形成される。次にウェハ全面にわたってイオン打込み法によって、多結晶シリコンに対してＰ型不純物であるボロンをチャネル打込みしてライトＰ型多結晶シリコンにする。１−３はボロンビームを示す。ただし、Ｖｔｈのシフト量が１ボルト程度で、抵抗率が低下しないくらいの打込み量に設定する必要があり、およそ１０１２ｃｍ−２から１０１３ｃｍ−２程度が適当である。続いて同図（ｂ）で示すように熱酸化によりゲート酸化膜１−４を形成する。・・・同図（ｃ）、（ｄ）はＣＭＯＳ構造を製造する一般的な工程である。１−５はゲート電極であり、該ゲート電極をマスクとし、ボロン及びリンを選択的にイオン打込みし、ソース及びドレイン部を形成する。（ｄ）に示すようにＰチャネル多結晶シリコン薄膜トランジスタ１−８及びＮチャネル多結晶シリコン薄膜トランジスタ１−９を形成する。１−６はボロン打込み領域、１−７はリン打込み領域を示す。」（第２頁左下欄第７行〜右下欄第１７行）
「・・・本発明によれば、・・・Ｎチャネル、Ｐチャネル共にそのＶｔｈの絶対値の大きさが一致するというすぐれた特性を持つＣＭＯＳ型多結晶シリコン薄膜トランジスタの実現が可能となる。」（第３頁左上欄第１２行〜右上欄第９行）
　
（４）刊行物４（日経エレクトロニクス、日経マイクロデバイス編　”フラットパネル・ディスプレイ　１９９１”　１９９０年１１月２６日発行　日経ＢＰ社　ｐ．１８１−１８８（申立人の提出した参考資料２））
　刊行物４には、図２とともに、次のとおり記載されている。
「図２（ｂ）は液晶テレビ，ＯＡ用カラー液晶パネルなどの高画素密度液晶パネルに現在最も一般的に用いているＴＡＢ（ｔａｐｅ　ａｕｔｏｍａｔｅｄ　ｂｏｎｄｉｎｇ）実装構造である。駆動ＬＳＩチップをテープキャリアに実装し，液晶パネルの画素電極とＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ　ｃｏｎｄｕｃｔｉｖｅ　ｆｉｌｍ）を介して接続してある。」（第１８２頁左欄第１０行〜第１７行）
　
（５）刊行物５（特開昭６１−８０２２６号公報）
　刊行物５には、第１図ないし第４図とともに、次のとおり記載されている。
「〔発明の技術分野〕 
　本発明はスイッチング素子をマトリックス状に配列した表示装置用の駆動装置に係り、特に周辺駆動回路を有するアクティブ・マトリックス駆動装置に関する。」（第２頁右上欄第９行〜第１３行）
「〔発明の目的〕
　本発明は上記したようなアクティブマトリックスアレイの表示部と、この表示部を駆動する周辺駆動回路の組合せに際し、表示部のマトリックスアレイの製造歩留りを低下させることなく、かつ小数の駆動用ＩＣで多数の表示部マトリックスアレイ端子を駆動することのできる表示装置用駆動装置を提供することを目的とする。
〔発明の概要〕
　本発明はスイッチング素子とこのスイッチング素子を駆動する電源配線とがマトリックス状に設けられたアクティブ・マトリックス部と、このアクティブ・マトリックス部から延設された各配線に対応して設けられ２種の信号により延設された各配線を選択駆動する複数のスイッチング素子と、この複数のスイッチング素子が複数の同数のスイッチング素子ごとに区分された複数のブロック部と、この複数の各ブロック部ごとに設けられこの各ブロック部の全てのスイッチング素子に２種の信号のうちの一方の信号を供給する第１種の電極配線と、各ブロック部のスイッチング素子数に対応して設けられ各ブロック部の１個のスイッチング素子に２種の信号のうちの他方の信号を供給する第２種の電極配線とを具備するアクティブ・マトリックス駆動装置を得ることにある。
〔発明の効果〕
　表示装置用駆動回路基板上のアクティブマトリックス表示素子アレイの周辺に以上のような機能をもつスイッチング素子群を配置することにより多数のマトリックス端子があっても、これらの端子に与えるための電気信号を作る集積回路の数を少なくすることができる。従って駆動のための消費電力が少なくなるばかりでなくボンディング等の接続箇所が大幅に削減できる。」（第４頁右上欄第３行〜左下欄第１６行）
「・・・第１図は本発明の一実施例を用いた表示装置用駆動回路基板の平面図であり、第２図（ａ），（ｂ），（ｃ）は第１図に示す表示装置用駆動回路基板の中央領域を占める表示部の等価回路図平面図及びその断面図であり、第３図（ａ），（ｂ）は表示装置用駆動回路基板の周辺領域を占める周辺駆動回路部の平面図及びその断面図である。本実施例で示す表示装置用駆動回路基板は、透明ガラス基板（３０）上に表示部用のアドレス電極（３２），（３２ａ），（３２ｂ），…（３２ｗ）周辺駆動回路部用の周辺ソース配線端子部（３４ａ），…（３４ｈ），（３４ｌ），…（３４ｓ）及び周辺ゲート配線（３６ａ），（３６ｂ），…（３６ｈ）が形成されており、さらにスルーホール部（３８）を有するシリコン酸化膜（４０）が形成されている。基板表示部のシリコン酸化膜（４０）上にはアドレス電極（３２ａ），（３２ｂ），…（３２ｗ）形成部に対応して、また基板周辺部のシリコン酸化膜（４０）上には周辺ゲート配線（３６ａ），（３６ｂ）…（３６ｈ）形成部に対応して夫々例えばアモルファスシリコンからなる島状パターンの半導体薄膜（４２ａ），（４２ｂ），…（４２ｇ）が設けられている。基板表示部の半導体薄膜（４２）の一端部にはデータ電極（４４），（４４ａ），…（４４ｗ）が、他端部にはドレイン電極（４６）が接続形成されておりスイッチング素子を構成している。」（第４頁右下欄第１０行〜第５頁左上欄第１３行）
「次に上記表示装置用駆動回路基板の製造方法を説明する。先ず約２ｍｍ厚の透明ガラス基板（３０）上に２０００ÅのＭｏ膜を付着し、ＰＥＰ（Ｐｈｏｔ　Ｅｎｇｒａｖｉｎｇ　Ｐｒｏｃｅｓｓ）技術により第１層のパターンとなるアドレス電極（３２ａ），（３２ｂ），…（３２ｗ）と周辺ソース配線端子部（３４ａ），（３４ｂ），…（３４ｈ）及び周辺ゲート配線（３６ａ），（３６ｂ），…（３６ｈ）を形成する。次に約２０００Åのシリコン酸化膜（４０）をＣＶＤ法により付着し、このシリコン酸化膜（４０）の所望部位にスルーホール部（３８）を形成する。その後、アモルファスシリコンをＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｕｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により約３０００Åを付着し、ＰＥＰ技術により島状パターンの半導体薄膜（４２ａ），（４２ｂ），…（４２ｇ）を形成する。
　次に約３０００ÅのＩＴＯからなる透明導電体層を付着し、ＰＥＰ技術でパターン化して画素電極（５３）を作る。そして次に約５００ÅのＭｏと約１μｍのアルミニウムをスパッタ法あるいは蒸着により積層し第２層のパターンとなる表示部内ドレイン電極（４６）、データ電極（４４），（４４ａ），（４４ｂ），…（４４ｗ）周辺ドレイン電極（５２），（５２ａ），…（５２ｇ）、周辺ソース電極（５０），（５０ａ），（５０ｂ），…（５０ｇ）および駆動用ＩＣ接続部（６０）を形成して表示部内のＴＦＴ（６２）および周辺スイッチングトランジスタ群（６４ａ），（６４ｂ），…（６４ｈ）を完成する。」（第５頁右上欄第１０行〜左下欄第１４行） 
「周辺スイッチングトランジスタ群（６４ａ），（６４ｂ），（６４ｃ），…（６４ｈ）のソース電極部を共通に接続する周辺ソース配線端子部（３４ａ），（３４ｂ），…（３４ｈ），（３４ｌ），…（３４ｓ）及びゲート配線部（３６ａ），（３６ｂ），…（３６ｈ）の端部には駆動用ＩＣ接続部（６０）は、駆動回路基板（３０）外部に設けられた駆動回路部（図示せず）とワイヤボンディング或いは導電性ゴムの圧接等により接続され所望の電気信号が与えられるために設けられている。」（第５頁右下欄第４行〜第１２行） 
「・・・表示部と周辺駆動回路部とを別工程により製造する場合周辺駆動回路部のスイッチング素子は上記実施例の如きＴＦＴに限る必要はなく・・・」（第６頁右上欄第１１行〜第１４行）
　
（６）刊行物６（特開昭５８−７４０８０号公報）
　刊行物６には、次のとおり記載されている。
「本発明は基板上の積層型の絶縁ゲイト型電界効果半導体装置のソースまたはドレインに連結して、または基板上にキヤパシタを有せしめた半導体装置に関する。
　本発明はかかる複合半導体装置をマトリツクス構造に基板上に設け、液晶表示型のデイスプレー装置を設けることを特徴としている。」（第１頁右下欄第７行〜第１３行）
「この半導体は基板上にシランのグロー放電法またはアーク放電法を利用して室温〜４００℃の温度にて設けたもので、非晶質（アモルフアス）または５〜１００Ａの大きさの微結晶性を有する半非晶質（セミアモルフアス）または５０〜５００Ａの微結晶（マイクロポリクリスタル）構造のいわゆる非単結晶の珪素半導体を用いている。本発明においてはセミアモルフアス半導体（以下ＳＡＳという）を中心として示す。」（第２頁右下欄第１６行〜第３頁左上欄第５行）
「本発明の半導体は主としてＳＡＳの珪素半導体を用いた。・・・
　ＳＡＳにおいては、電子のバルク移動度が１０〜５００ｃｍ２Ｖ／Ｓ・・・であるのに対し、ホールのそれは０．５〜１００ｃｍ２Ｖ／Ｓ・・・である。」（第４頁左上欄第１６行〜左下欄第１５行）
　また、刊行物６には、第２図とともに、次のとおり記載されている。
「第２図は本発明の積層型ＩＧＦのたて断面図およびその製造工程を示したものである。
　・・・第１の導電層（１２）上にＮまたはＰの第１の半導体Ｓ１（３）をプラズマ気相法により形成させた。さらにこのＳ１（３）の上に第２の真性またはＮ−またはＰ−型の半導体（４）（以下単にＳ２という）を形成した。さらに第１の半導体と一対を構成してソース、ドレインとするためにＳ１（３）と同一導電型を有する第３の半導体（５）（以下単にＳ３という）を積層して第２図（Ｂ）の如くに設けた。」（第２頁左下欄第１３行〜右下欄第１１行）
「またＳ１またはＳ３に例えば酸素・・・を２〜２０モル％・・・添加すると、第２図に示した構造においては同様に逆方向にリークが少なく、・・・無添加の場合に比べて１／１０〜１／１０２倍もリークが少なかつた。」（第８頁右上欄第１８行〜左下欄第第６行）
　
５．刊行物に記載された発明
　上記（５）によれば、刊行物５には、次の発明（以下、「刊行物発明」という。）が記載されている。
「透明ガラス基板上に表示部及び周辺駆動回路部の周辺スイッチングトランジスタ群を有した表示装置であって、
　前記表示部はＴＦＴを有し、前記周辺スイッチングトランジスタ群はＴＦＴからなり、
　前記周辺スイッチングトランジスタ群の駆動用ＩＣ接続部に、駆動回路基板外部に設けられた駆動回路部が、ワイヤボンディング或いは導電性ゴムの圧接等により接続されている表示装置。」
　
６．対比・検討
（１）本件発明１について
　本件発明１と刊行物発明とを対比すると、刊行物発明の「透明ガラス基板」、「表示部」、「周辺スイッチングトランジスタ群」、「表示装置」及び「ＴＦＴ」は、本件発明１の「同一絶縁表面」、「画素部分」、「アナログスイッチアレー」、「ディスプレイ」及び「薄膜トランジスタ」に、それぞれ相当し、刊行物発明の「周辺スイッチングトランジスタ群の駆動用ＩＣ接続部」に接続されている「駆動回路基板外部に設けられた駆動回路部」は、本件発明１の「アナログスイッチアレー以外の周辺回路を有するＩＣ」に相当する。
　よって、本件発明１と刊行物発明とは、
「同一絶縁表面上に画素部分及びアナログスイッチアレーを有したディスプレイであって、
　前記画素部分及び前記アナログスイッチアレーは、薄膜トランジスタを有し、
　前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するＩＣと接続されていることを特徴とするディスプレイ。」
である点で一致するが、次の点で相違している。
　
（相違点１）
　本件発明１においては、「前記画素部分及び前記アナログスイッチアレーは、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなし」ているのに対して、刊行物発明においては、「前記表示部はＴＦＴを有し、前記周辺スイッチングトランジスタ群はＴＦＴからな」るものであり、本件発明１の「画素部分」及び「アナログスイッチアレー」に相当する「表示部」及び「周辺スイッチングトランジスタ群」は「ＴＦＴ」（薄膜トランジスタ）を有しているが、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなしていない点。
　
（相違点２）
　本件発明１においては、「前記Ｐチャネル型薄膜トランジスタと前記Ｎチャネル型薄膜トランジスタは、酸素濃度が７×１０１９ｃｍ−３以下の半導体層を含」んでいるのに対して、刊行物発明においては、「ＴＦＴ」（薄膜トランジスタ）を構成する半導体層の酸素濃度が規定されていない点。
　
（相違点３）
　本件発明１においては、「前記Ｐチャネル型薄膜トランジスタの半導体層は、ホ−ル移動度が１０〜２００ｃｍ２／ＶＳｅｃであり、かつ前記Ｎチャネル型薄膜トランジスタの半導体層は、電子移動度が１５〜３００ｃｍ２　／ＶＳｅｃであ」るのに対して、刊行物発明においては、「ＴＦＴ」（薄膜トランジスタ）がＰチャネル型である場合のホール移動度、あるいは、Ｎチャネル型である場合の電子移動度が規定されていない点。
　
（相違点４）
　本件発明１においては、「前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するＩＣとＴＡＢ法により接続されている」のに対して、刊行物発明においては、「前記周辺スイッチングトランジスタ群の駆動用ＩＣ接続部に、駆動回路基板外部に設けられた駆動回路部が、ワイヤボンディング或いは導電性ゴムの圧接等により接続されている」点。
　
　以下、上記の各相違点について検討する。
（相違点１について）
　まず、本件発明１の「前記画素部分」「は、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなし」ていることに関し、表示装置の画素部分を相補型のトランジスタにより構成することは、特開昭５９−９９８８７号公報及び特開昭５６−５９２９１号公報に記載されているように、当該技術分野において周知の技術的事項である。
　次に、本件発明１における「前記アナログスイッチアレーは、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなし」ていることは、平成１７年５月１８日付けの特許異議回答書の記載を参酌すれば、「アナログスイッチアレー」が、Ｐチャネル型薄膜トランジスタとＮチャネル型薄膜トランジスタとが対称形に接続され、それらのゲートに逆極性の信号を入力するようにされた、いわゆるトランスミッションゲートを構成していることであると認められるが、アナログスイッチとしてトランスミッションゲートを用いることは、特開昭５８−８８７８７号公報に記載されているほか、平成１７年５月１８日付けの特許異議回答書において提示された特開昭６４−１０７１１号公報、特開平１−２３６７３１号公報及び特開平２−６７８１７号公報にも記載されているように、当該技術分野において周知の技術的事項である。
　したがって、刊行物発明にこれらの周知技術を適用して、表示部の薄膜トランジスタ（ＴＦＴ）及び周辺スイッチングトランジスタ群が、それぞれ、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなすようにすることは、当業者が適宜なし得たものである。
　
（相違点２について）
　本件発明１は、「前記Ｐチャネル型薄膜トランジスタと前記Ｎチャネル型薄膜トランジスタは、酸素濃度が７×１０１９ｃｍ−３以下の半導体層を含」んでいるものであるが、本件特許明細書の請求項１の記載の限りにおいて、「酸素濃度」の上限値である「７×１０１９ｃｍ−３ 」に何ら臨界的意義は認められない。かつ、本件発明１においては「酸素濃度」の下限値については規定されておらず、一般に半導体層の活性領域から酸素等の不純物は可能な限り排除すべきことが、当該技術分野における技術常識であることを勘案すれば、「前記Ｐチャネル型薄膜トランジスタと前記Ｎチャネル型薄膜トランジスタ」の含む「半導体層」の「酸素濃度」を所定の値以下に設定することは、当業者が適宜なし得た単なる設計的事項にすぎない。
　なお、「７×１０１９ｃｍ−３ 以下」という数値限定に臨界的意義が認められないことは上記のとおりであるが、刊行物２には、非単結晶半導体中の酸素の濃度を５×１０１８ｃｍ−３以下に制御することが記載されている（第２頁左上欄第１２行〜第１８行参照）から、「半導体層」の「酸素濃度」を、本件発明１のように「７×１０１９ｃｍ−３ 以下」にすることに技術的困難性があったとも認められない。
　
（相違点３について）
　刊行物６には、デイスプレイ装置に用いる絶縁ゲイト型電界効果半導体装置において、非単結晶の珪素半導体であって、電子のバルク移動度が１０〜５００ｃｍ２Ｖ／Ｓで、ホール移動度が０．５〜１００ｃｍ２Ｖ／Ｓであるものを用いることが記載されており、刊行物６に記載された非単結晶の珪素半導体を用いる絶縁ゲイト型電界効果半導体装置が薄膜トランジスタ（ＴＦＴ）であることは自明であるから、この技術思想を、刊行物発明の「ＴＦＴ」に適用して、Ｐチャネル型薄膜トランジスタ（ＴＦＴ）の場合は、ホ−ル移動度が、本件発明１の「１０〜２００ｃｍ２／ＶＳｅｃ」の範囲に含まれる１０〜１００ｃｍ２／ＶＳｅｃであり、Ｎチャネル型薄膜トランジスタ（ＴＦＴ）の場合は、電子移動度が、本件発明１と同等の１５〜３００ｃｍ２／ＶＳｅｃであるように設定することは、当業者が適宜なし得たものである。
　
（相違点４について）
　ディスプレイの実装構造としてＴＡＢ法を用いることは、刊行物４に記載されているように、当該技術分野における慣用手段であるから、刊行物発明における「駆動回路基板外部に設けられた駆動回路部」をＴＡＢ法により「周辺スイッチングトランジスタ群」の「駆動用ＩＣ接続部」に接続することは、当業者が適宜なし得た単なる設計変更にすぎない。
　
　したがって、本件発明１は、刊行物２、４ないし６に記載された発明及び周知の技術的事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
（２）本件発明２について
　本件発明２と刊行物発明とを対比すると、刊行物発明の「透明ガラス基板」、「表示部」、「周辺スイッチングトランジスタ群」、「表示装置」及び「ＴＦＴ」は、本件発明２の「同一絶縁表面」、「画素部分」、「アナログスイッチアレー」、「ディスプレイ」及び「薄膜トランジスタ」に、それぞれ相当し、刊行物発明の「周辺スイッチングトランジスタ群の駆動用ＩＣ接続部」に接続されている「駆動回路基板外部に設けられた駆動回路部」は、本件発明２の「アナログスイッチアレー以外の周辺回路を有するＩＣ」に相当する。
　よって、本件発明２と刊行物発明とは、
「同一絶縁表面上に画素部分及びアナログスイッチアレーを有したディスプレイであって、
　前記画素部分及び前記アナログスイッチアレーは、薄膜トランジスタを有し、
　前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するＩＣと接続されていることを特徴とするディスプレイ。」
である点で一致するが、次の点で相違している。
　
（相違点１）
　本件発明２においては、「前記画素部分及び前記アナログスイッチアレーは、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなし」、かつ、「前記Ｐチャネル型薄膜トランジスタと前記Ｎチャネル型薄膜トランジスタは」「ホウ素を１×１０１５〜１×１０１８ｃｍ−３の濃度で含む半導体層を含」んでいるのに対して、刊行物発明においては、「前記表示部はＴＦＴを有し、前記周辺スイッチングトランジスタ群はＴＦＴからな」るものであり、本件発明２の「画素部分」及び「アナログスイッチアレー」に相当する「表示部」及び「周辺スイッチングトランジスタ群」は「ＴＦＴ」（薄膜トランジスタ）を有しているが、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなし、かつ、Ｐチャネル型薄膜トランジスタとＮチャネル型薄膜トランジスタがホウ素を１×１０１５〜１×１０１８ｃｍ−３の濃度で含む半導体層を含むものとなっていない点。
　
（相違点２）
　本件発明２においては、「前記Ｐチャネル型薄膜トランジスタと前記Ｎチャネル型薄膜トランジスタは、酸素濃度が７×１０１９ｃｍ−３以下の半導体層を含」んでいるのに対して、刊行物発明においては、「ＴＦＴ」（薄膜トランジスタ）を構成する半導体層の酸素濃度が規定されていない点。
　
（相違点３）
　本件発明２においては、「前記Ｐチャネル型薄膜トランジスタの半導体層は、ホ−ル移動度が１０〜２００ｃｍ２／ＶＳｅｃであり、かつ前記Ｎチャネル型薄膜トランジスタの半導体層は、電子移動度が１５〜３００ｃｍ２　／ＶＳｅｃであ」るのに対して、刊行物発明においては、「ＴＦＴ」（薄膜トランジスタ）がＰチャネル型である場合のホール移動度、あるいは、Ｎチャネル型である場合の電子移動度が規定されていない点。
　
（相違点４）
　本件発明２においては、「前記アナログスイッチアレーは、該アナログスイッチアレー以外の周辺回路を有するＩＣとＴＡＢ法により接続されている」のに対して、刊行物発明においては、「前記周辺スイッチングトランジスタ群の駆動用ＩＣ接続部に、駆動回路基板外部に設けられた駆動回路部が、ワイヤボンディング或いは導電性ゴムの圧接等により接続されている」点。
　
　以下、上記の各相違点について検討する。
（相違点１について）
　まず、本件発明２の「前記画素部分」「は、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなし」ていることに関し、表示装置の画素部分を相補型のトランジスタにより構成することは、特開昭５９−９９８８７号公報及び特開昭５６−５９２９１号公報に記載されているように、当該技術分野において周知の技術的事項である。
　次に、本件発明２における「前記アナログスイッチアレーは、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなし」ていることは、平成１７年５月１８日付けの特許異議回答書の記載を参酌すれば、「アナログスイッチアレー」が、Ｐチャネル型薄膜トランジスタとＮチャネル型薄膜トランジスタとが対称形に接続され、それらのゲートに逆極性の信号を入力するようにされた、いわゆるトランスミッションゲートを構成していることであると認められるが、アナログスイッチとしてトランスミッションゲートを用いることは、特開昭５８−８８７８７号公報に記載されているほか、平成１７年５月１８日付けの特許異議回答書において提示された特開昭６４−１０７１１号公報、特開平１−２３６７３１号公報及び特開平２−６７８１７号公報にも記載されているように、当該技術分野において周知の技術的事項である。
　したがって、刊行物発明にこれらの周知技術を適用して、表示部の薄膜トランジスタ（ＴＦＴ）及び周辺スイッチングトランジスタ群が、それぞれ、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなすようにすることは、当業者が適宜なし得たものである。
　そして、Ｐチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有するＣＭＯＳ型（相補型）薄膜トランジスタを用いる場合において、Ｐチャネル型薄膜トランジスタとＮチャネル型薄膜トランジスタのＶｔｈの絶対値を一致させるために双方の半導体層にホウ素を含有させることは刊行物３に記載されている（第２頁左下欄第７行〜右下欄第１７行参照）から、刊行物発明の「ＴＦＴ」をＰチャネル型薄膜トランジスタ及びＮチャネル型薄膜トランジスタを有する相補型構成をなすようにするにあたり、Ｐチャネル型薄膜トランジスタとＮチャネル型薄膜トランジスタがホウ素を含む半導体層を含むようにすることは当業者が容易に想起し得たものであり、その際、ホウ素の濃度をどの程度にするかはＶｔｈを一致させるという目的の範囲内で当業者が適宜設定し得る単なる設計的事項にすぎない。
　
（相違点２について）
　本件発明２は、「前記Ｐチャネル型薄膜トランジスタと前記Ｎチャネル型薄膜トランジスタは、酸素濃度が７×１０１９ｃｍ−３以下の半導体層を含」んでいるものであるが、本件特許明細書の請求項２の記載の限りにおいて、「酸素濃度」の上限値である「７×１０１９ｃｍ−３ 」に何ら臨界的意義は認められない。かつ、本件発明２においては「酸素濃度」の下限値については規定されておらず、一般に半導体層の活性領域から酸素等の不純物は可能な限り排除すべきことが、当該技術分野における技術常識であることを勘案すれば、「前記Ｐチャネル型薄膜トランジスタと前記Ｎチャネル型薄膜トランジスタ」の含む「半導体層」の「酸素濃度」を所定の値以下に設定することは、当業者が適宜なし得た単なる設計的事項にすぎない。
　なお、「７×１０１９ｃｍ−３ 以下」という数値限定に臨界的意義が認められないことは上記のとおりであるが、刊行物２には、非単結晶半導体中の酸素の濃度を５×１０１８ｃｍ−３以下に制御することが記載されている（第２頁左上欄第１２行〜第１８行参照）から、「半導体層」の「酸素濃度」を、本件発明２のように「７×１０１９ｃｍ−３ 以下」にすることに技術的困難性があったとも認められない。
　
（相違点３について）
　刊行物６には、デイスプレイ装置に用いる絶縁ゲイト型電界効果半導体装置において、非単結晶の珪素半導体であって、電子のバルク移動度が１０〜５００ｃｍ２Ｖ／Ｓで、ホール移動度が０．５〜１００ｃｍ２Ｖ／Ｓであるものを用いることが記載されており、刊行物６に記載された非単結晶の珪素半導体を用いる絶縁ゲイト型電界効果半導体装置が薄膜トランジスタ（ＴＦＴ）であることは自明であるから、この技術思想を、刊行物発明の「ＴＦＴ」に適用して、Ｐチャネル型薄膜トランジスタ（ＴＦＴ）の場合は、ホ−ル移動度が、本件発明２の「１０〜２００ｃｍ２／ＶＳｅｃ」の範囲に含まれる１０〜１００ｃｍ２／ＶＳｅｃであり、Ｎチャネル型薄膜トランジスタ（ＴＦＴ）の場合は、電子移動度が、本件発明２と同等の１５〜３００ｃｍ２／ＶＳｅｃであるように設定することは、当業者が適宜なし得たものである。
　
（相違点４について）
　ディスプレイの実装構造としてＴＡＢ法を用いることは、刊行物４に記載されているように、当該技術分野における慣用手段であるから、刊行物発明における「駆動回路基板外部に設けられた駆動回路部」をＴＡＢ法により「周辺スイッチングトランジスタ群」の「駆動用ＩＣ接続部」に接続することは、当業者が適宜なし得た単なる設計変更にすぎない。
　
　したがって、本件発明２は、刊行物２ないし６に記載された発明及び周知の技術的事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
第４　むすび
　以上のとおり、本件特許の請求項１、２に係る発明は、特許法２９条第２項の規定により特許を受けることができないから、本件特許の請求項１、２に係る発明についての特許は、拒絶の査定をしなければならない特許出願に対してなされたものと認める。
　よって、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第１４条の規定に基づく、特許法等の一部を改正する法律の施行に伴う経過措置を定める政令（平成７年政令第２０５号）第４条第２項の規定により、結論のとおり決定する。
【異議決定日】
平成１７年５月２５日（２００５．５．２５）