【事件の表示】
　平成　５年特許願第１９４２２８号「ＣＰＵアドレス制御回路」拒絶査定に対する審判事件［平成　７年　１月３１日出願公開、特開平　７−　２８６３５］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯及び本願発明
　本願は、平成５年７月９日の出願であって、その請求項１に係る発明（以下「本願発明」という）は、平成８年３月２５日付けで補正された明細書及び図面の記載からみて、特許請求の範囲の請求項１に記載された次のとおりのものと認める。
　「ＣＰＵから出力されるアドレス信号を前記ＣＰＵから出力されるアドレスストローブ信号のタイミングにより保持して出力するアドレス保持回路と、
　一致検出用のアドレス信号を出力する第１のアドレス設定回路と、
　前記アドレス保持回路から出力されるアドレス信号と前記第１のアドレス設定回路から出力されるアドレス信号とを比較するアドレス一致検出回路と、
　変換用のアドレス信号を出力する第２のアドレス設定回路と、
　前記アドレス保持回路から出力されるアドレス信号と前記第２のアドレス設定回路から出力されるアドレス信号のうち前記アドレス一致検出回路の比較結果に応じた一方を選択して出力するアドレス選択回路とを含み、
　前記一致検出用のアドレス信号が前記ＣＰＵのリスタート時に出力されるアドレスを示し、前記変換用のアドレス信号がリスタート時に前記ＣＰＵに実行させるべき命令を記憶するメモリのアドレスであり、かつ、
　前記第１および第２のアドレス設定回路は、前記ＣＰＵのアドレス信号のビット数に等しいディップスイッチを有し、該ディップスイッチのオン，オフにより前記一致検出用のアドレス信号および前記変換用のアドレス信号の設定が行われる構成を持つことを特徴とするＣＰＵアドレス制御回路。」
　
２．引用例
　これに対して、原査定の拒絶理由に引用された、特開昭５８−２３３９６号公報（以下「引用例１」という）には次の事項が記載されている。
（１）「計算機１（第１図ではＣＰＵ）と主メモリ２とは、アドレスバス３、電子スイッチ４、アドレスバス５を介して接続され、データバス６を介して接続されている。７は計算機１からアドレスバス３に出力される番地データのうちの特定のもの、ここでは第２図に示す揮発性メモリ（ＲＡＭ）領域２１内のＦＦＦＦ（１０進符号の「６５５３５」）番地データを検出すると、電子スイッチ４に信号を供給する特定番地検出回路である。」（第２頁左上欄第１６行〜同頁右上欄第４行）
（２）「８は、第２図に示す不揮発性メモリ（ＲＯＭまたはＥＰ−ＲＯＭ）領域２２内の０ＦＦＦ（１０進符号の「８１９１」）番地を設定記憶した指定番地設定装置である。指定番地設定装置８の出力はアドレスバス９を介して電子スイッチ４に入力される。」（第２頁右上欄第４〜９行）
（３）「計算機１（第１図ではＣＰＵ）は、電源投入時に発生するリセット信号を線１１を介して受信すると、アドレスバス３にＦＦＦＦ番地データを出力する。アドレスバス３に出力されたＦＦＦＦ番地データは特定番地検出回路７によって検出される。特定番地検出回路７は、ＦＦＦＦ番地データを検出すると信号を電子スイッチ４に供給する。電子スイッチ４は、通常アドレスバス３上のデータをアドレスバス５に出力すべくアドレスバス３とアドレスバス５を接続しているが、特定番地検出回路７からの信号を受信すると、アドレスバス９とアドレスバス５とを接続して指定番地設定装置８が記憶している０ＦＦＦ番地データをアドレスバス５に出力する。」（第２頁右上欄第１３行〜同頁左下欄第６行）
　
　上記及び図面の記載を総合すると、引用例１には以下の構成の発明が記載されているものと認められる。
　ＣＰＵから出力されるアドレス信号が特定番地データであるか否かを検出する特定番地検出回路と、
　変換用のアドレス信号が記憶された指定番地設定装置と、
　前記ＣＰＵから出力されるアドレス信号と前記指定番地設定装置から出力される出力されるアドレス信号のうち前記特定番地検出回路の検出結果に応じた一方を選択して出力する電子スイッチとを含み、
　前記特定番地検出回路は、アドレス信号がＣＰＵがリセット時に出力されるアドレスであるか否かを検出し、前記指定番地設定装置は、リスタート時に前記ＣＰＵに実行させるべき命令を記憶するメモリのアドレスを出力することを特徴とするＣＰＵアドレス制御回路。　
　
３．対比
　本願発明と引用例１に記載された発明とを比較すると、両者の一致点及び相違点は次のとおりである。
（１）一致点
ａ．ＣＰＵから出力されるアドレスがＣＰＵのリスタート時に出力されるアドレスであるか否かを検出するアドレス一致検出手段を設ける点
ｂ．リスタート時に前記ＣＰＵに実行させるべき命令を記憶するメモリのアドレスを出力するアドレス設定手段を設ける点
ｃ．ＣＰＵから出力されるアドレス信号と、アドレス設定手段から出力されるアドレス信号のうち、アドレス一致検出手段の比較結果に応じた一方を選択して出力するアドレス選択手段を設ける点
（２）相違点
ａ．本願発明でＣＰＵから出力されるアドレス信号を保持するアドレス保持回路を設けているが引用例１にはアドレス保持回路に相当するものが記載されていない点
ｂ．本願発明のアドレス一致検出手段は、アドレス保持回路から出力されるアドレス信号と第１のアドレス設定回路から出力されるアドレス信号とを比較することにより一致を検出しているが、引用例１には一致検出手段の具体的な構成が記載されていない点
ｃ．本願発明は、一致検出用のアドレス及び変換用のアドレスの設定をＣＰＵのアドレス信号のビット数に等しいディップスイッチのオン、オフにより行っているのに対し、引用例１にはアドレスの設定に関する具体的な構成が記載されていない点
　
４．当審の判断
（１）相違点ａについて
　ＣＰＵから出力される信号を保持する保持回路を設けることは、当該技術分野においては技術常識的な事項であり、ＣＰＵから出力されるアドレス信号を保持するアドレス保持回路を設けることは当業者が設計にあたって適宜行う単なる設計変更事項にすぎないものと認められる。  
（２）相違点ｂについて
　引用例１には一致検出手段について具体的な構成は示されていないが、「ＦＦＦＦ番地データを検出すると電子スイッチ４に信号を供給する」（第２頁右上欄第２〜４行）と記載されているように、ＣＰＵから出力されたアドレスデータが特定の値であるか否かの検出を行っているものである。そして、あるデータが特定の値であるか否かを検出する場合には、通常別途記憶されている特定の値と一致するかどうかを比較して検出するので、第１のアドレス設定回路を設け、アドレス保持回路から出力されるアドレス信号と第１のアドレス設定回路から出力されるアドレス信号とを比較することによりアドレス信号が特定の値であるか否かを検出するようにすることは当業者が容易に推考し得るものと認められる。
（３）相違点ｃについて
　本願発明は、一致検出用のアドレス及び変換用のアドレスの設定をＣＰＵのアドレス信号のビット数に等しいディップスイッチのオン、オフにより行っているが、ビット毎にディップスイッチのオン、オフによりアドレスを設定することは当該技術分野において周知技術である（実開平３−７７５４７号のマイクロフィルム、特開昭６２−１２３５４４号公報、特開昭６１−１９８８８９号公報参照）ので、一致検出用のアドレス及び変換用のアドレスの設定をＣＰＵのアドレス信号のビット数に等しいディップスイッチのオン、オフにより行うことは当業者が容易に推考し得るものと認められる。
　
５．審判請求人の主張について
　審判請求人は審判請求書において、「本願発明の最も特徴となる点は第１及び第２のアドレス設定回路において、ディップスイッチのオン、オフにより一致検出用のアドレス信号及び変換用のアドレス信号の設定が行われることに」あるとし、その効果として「１）一致検出用のアドレス、変換用のアドレスを任意に変更できる」「２）ディップスイッチを使用しているため、電源断の影響を受けず、設定されたアドレスが失われることもない」「３）どのような一致検出用のアドレス、変換用のアドレスが設定されているかをディップスイッチの状態で目視で確認できる」ことを述べている（審判理由補充書第４頁第２５行〜第５頁第５行）。
　しかしながら、これらの効果は単にディップスイッチによりアドレスを設定したことによる効果であり、ディップスイッチによるアドレス設定を引用例に記載された発明に適用したことによって生じた新たな効果とは認められない。
　したがって、引用例１に記載された発明に周知技術であるディップスイッチによってアドレスを設定することを適用することは当業者が容易に推考し得る範囲を超えるものとは認められない。
　
６．むすび
　　したがって、本願発明は、引用例１に記載された発明に基づいて当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。