【事件の表示】
　特許第３３６５６０７号「ＧａＮ系化合物半導体装置及びその製造方法」の請求項１ないし７に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３３６５６０７号の請求項１ないし６に係る特許を取り消す。
　同請求項７に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第３３６５６０７号の請求項１〜７に係る発明についての出願は、平成９年４月２５日に出願された特許出願（特願平９−１０８６７３号）であって、平成１４年１１月１日に設定登録され、その後、菊地　信、越智俊博よりそれぞれ特許異議の申立てがなされ、取消理由通知に対して、その指定期間内である平成１６年２月２日に訂正請求がなされたものである。
       
２．訂正の適否についての判断
（１）訂正の内容
　特許権者が求めている訂正の内容は、以下のとおりである。
 [訂正事項ａ]
　特許請求の範囲の請求項２に記載された
　「【請求項２】　ｐ型不純物を含むＧａＮ系化合物半導体層と、該ＧａＮ系化合物半導体層上に設けられたｐ型電極とを備え、該ｐ型電極は、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｎｉのうち少なくとも一種類とガリウムとを含み、該ＧａＮ系化合物半導体層と接するように設けられた
化合物
化合物
　「【請求項２】　ｐ型不純物を含むＧａＮ系化合物半導体層と、該ＧａＮ系化合物半導体層上に設けられたｐ型電極とを備え、該ｐ型電極は、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｎｉのうち少なくとも一種類とガリウムとを含み、該ＧａＮ系化合物半導体層と接するように設けられた
化合物の層
化合物の層
 [訂正事項ｂ]
　発明の詳細な説明の段落【００１０】に記載された
　「ＧａＮ系化合物半導体層と接するように設けられた
化合物
化合物
　「ＧａＮ系化合物半導体層と接するように設けられた
化合物の層
化合物の層
　　
（２）訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　訂正事項ａにおいて、「化合物」とあるのを、「化合物の層」とする訂正は、「化合物」を、より下位の概念である「化合物の層」に限定するものであり、特許請求の範囲の減縮を目的としたものである。
　また、訂正事項ｂについては、訂正事項ａの訂正に伴い訂正された請求項２と、段落【００１０】の上記事項との整合をとるために必要となった訂正であって、明りょうでない記載の釈明を目的としたものである。
　さらに、これらの訂正は、願書に添付した明細書又は図面に記載した事項の範囲内においてするものであって、実質上特許請求の範囲を拡張し、又は変更するものでもない。
　　
（３）むすび
　以上のとおりであるから、上記訂正は、特許法第１２０条の４第２項の規定及び第３項で準用する特許法第１２６条第２項及び第３項の規定に適合するので、当該訂正を認める。
　　　
３．特許異議の申立て理由及び取消理由の概要
（１）特許異議申立人菊地　信は、下記の甲第１，２号証を提出し、請求項１〜６に係る発明の特許は、甲第１，２号証に記載された発明と同一であるから特許法第２９条第１項第３号の規定に該当するものになされたものであり、又は甲第１，２号証に記載された発明に基づき、当業者が容易に発明をすることができたものであるから特許法第２９条第２項の規定に違反してなされたものであり取消すべきである旨主張する。
　　　　　　　　　　　　　　　　記
　甲第１号証：特開平６−６９５４６号公報
　甲第２号証：特開平６−３１４８２２号公報
　　
（２）特許異議申立人越智俊博は、下記の甲第１〜５号証を提出し、請求項１〜７に係る発明の特許は、甲第１，２号証又は甲第４号証に記載された発明と同一であるから特許法第２９条第１項第３号の規定に該当するものになされたものであり、又は甲第１〜５号証に記載された発明に基づき、当業者が容易に発明をすることができたものであるから特許法第２９条第２項の規定に違反してなされたものであり、また、請求項１〜３にかかる発明の特許は、当該発明が明確に把握できないから、特許法第３６条第６項第２項に規定する要件を満たさないものになされたものであり、取消すべきである旨主張する。
　　　　　　　　　　　　　　　　記
　甲第１号証：特開平４−６８５７９号公報
　甲第２号証：ＩＩＩ−Ｖ　ＮＩＴＲＩＤＥ　ＭＡＴＥＲＩＡＬＳ　ＡＮＤ　ＰＲＯＣＥＳＳＥＳ　Ｐｒｏｃｅｅｄｉｎｇｓ　Ｖｏｌ９６−１１，ｐ１２９−１３２　
　甲第３号証：特開平４−２７３１７５号公報
　甲第４号証：特開平５−３３５６２２号公報
　甲第５号証：特開平６−２７５８６８号公報
　　
（３）当審は、下記の刊行物１，２を提示し、請求項１〜６に係る発明の特許は、刊行物１，２に記載された発明に基づき、当業者が容易に発明をすることができたものであるから特許法第２９条第２項の規定に違反してなされたものである旨通知した。
　　　　　　　　　　　　　　　　記
　刊行物１：特開平６−６９５４６号公報（申立人：菊地　信が提出した甲第１号証）
　刊行物２：特開平６−３１４８２２号公報（申立人：菊地　信が提出した甲第２号証）
　　
４．本件発明
　上記２．で訂正を認めたから、本件の請求項１〜７に係る発明(以下、「本件発明１〜７」という。)は、全文訂正明細書の特許請求の範囲の請求項１〜７に記載されたとおりの次のものである。
　　　　
「【請求項１】　ｐ型不純物を含むＧａＮ系化合物半導体層と、該ＧａＮ系化合物半導体層上に設けられたｐ型電極とを備え、該ｐ型電極は、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｎｉのうち少なくとも一種類とガリウムとを含み、該ＧａＮ系化合物半導体層と接するように設けられた層を有し、該層は実質的に窒素を含まないことを特徴とするＧａＮ系化合物半導体装置。
 【請求項２】　ｐ型不純物を含むＧａＮ系化合物半導体層と、該ＧａＮ系化合物半導体層上に設けられたｐ型電極とを備え、該ｐ型電極は、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｎｉのうち少なくとも一種類とガリウムとを含み、該ＧａＮ系化合物半導体層と接するように設けられた化合物の層を有し、該化合物の層は実質的に窒素を含まないことを特徴とするＧａＮ系化合物半導体装置。
 【請求項３】　ｐ型不純物を含むＧａＮ系化合物半導体層上から順に、電極金属とガリウムの化合物からなり、該ＧａＮ系化合物半導体層と接するように設けられた第１層と、該電極金属からなる第２層とを含む多層構造体により形成され、該電極金属は、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｎｉのうち少なくとも一種類、または、これらを含む化合物であり、該第１層は、実質的に窒素を含まないことを特徴とするＧａＮ系化合物半導体装置。
 【請求項４】　ｐ型不純物を含むＧａＮ系化合物半導体層と、該ＧａＮ系化合物半導体層上に設けられたｐ型電極とを備え、該ｐ型電極は、Ｐｔとガリウムの化合物からなる層、または、Ｐｄとガリウムの化合物からなる層を含み、該層は、該ＧａＮ系化合物半導体層と接するように設けられていることを特徴とするＧａＮ系化合物半導体装置。
 【請求項５】　ｐ型不純物を含むＧａＮ系化合物半導体層上から順に、Ｐｔとガリウムの化合物からなり、該ＧａＮ系化合物半導体層と接するように設けられた第１層と、Ｐｔからなり、該第１層上に設けられた第２層とを含む多層構造体により形成されていることを特徴とするＧａＮ系化合物半導体装置。
 【請求項６】　ｐ型不純物を含むＧａＮ系化合物半導体層上から順に、Ｐｄとガリウムの化合物からなり、該ＧａＮ系化合物半導体層と接するように設けられた第１層と、Ｐｄからなり、該第１層上に設けられた第２層とを含む多層構造体により形成されていることを特徴とするＧａＮ系化合物半導体装置。
　【請求項７】 ｐ型不純物を含むＧａＮ系化合物半導体層上に、電極金属とガリウムの化合物から成る第１層を成膜する工程と、前記第１層上に前記電極金属からなる第２層を成膜する工程とを有し、前記電極金属は、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｎｉのうち少なくとも一種類、または、これらを含む化合物であることを特徴とするＧａＮ系化合物半導体装置の製造方法。」
　　　
５．本件発明１〜６について
５−１．刊行物１，２に記載された発明
 [刊行物１について]
　刊行物１には、その段落【００１１】、【００１２】に、 
 「【００１１】  本発明における発光素子チップの電極形成方法としては、ＭＢＥ法、真空蒸着法、電子ビーム蒸着法、スパッタ法等がある。電極材料としてはｎ型半導体とｐ型あるいはｉ型半導体それぞれにオーミック接触が得られるものが好ましく、金属単体でもよく、２種以上の金属を混合して合金化したものを用いてもよい。このオーミック接触を得るための条件は・・・ｐ型半導体側の電極としては半導体の仕事関数よりも大きな仕事関数を有する金属を用いるのがよい。例えば、ＩＩＩ−Ｖ族化合物半導体であるＧａＮの場合には、・・・ｉ型あるいは
ｐ型ＧａＮ層には
Ｐｔ
Ｉｒ
Ｒｈ、Ｐｄ
を電極に用いることで良好なオーミック接触が得られる
 【００１２】 　
電極形成後に
半導体の分解温度以下で熱処理することも好ましく、これにより電極と半導体との界面抵抗を下げることが可能になり、良好なダイオード特性を得ることができる
 　　 
 [刊行物２について]
　刊行物２には、その請求項１、請求項３、段落【０００７】、【０００８】に、 
 「【請求項１】  
ｐ型ドーパントがドープされた窒化ガリウム系化合物半導体表面に、オーミック接触用の電極として、金属よりなる透光性電極が形成されている
窒化ガリウム系化合物半導体発光素子
 「【請求項３】  
前記金属は
Ｐｔ
 「【０００７】 　本発明の方法において、
ｐ層に蒸着する金属には
Ｐｔ
蒸着後５００℃以上のアニーリングを行った
アニーリングにより、蒸着された金属はｐ層内部に拡散する
 【０００８】  
アニーリングは５００℃以上で行う必要がある。なぜなら、この温度以下であると、金属電極とｐ層とのオーミック接触が得られにくく
温度の上限は特に限定しないが、窒化ガリウム系化合物半導体が分解する温度以下（１１００℃前後）で行う
 　　 
 　以上の記載によれば、刊行物１には、
「ｐ型ＧａＮ層の上にＰｔ、Ｉｒ、Ｒｈ、
Ｐｄ
　また刊行物２には、
「ｐ型ＧａＮ層の上に
Ｐｔ
　　　
５−２．対比・判断
（１）本件発明１について
　そこで、本件発明１と刊行物２発明とを対比すると、刊行物２発明の「ｐ型ＧａＮ層」は、本件発明１の「ｐ型不純物を含むＧａＮ系化合物半導体層」に、同様に「電極」は、「ｐ型電極」に、「窒化ガリウム系化合物半導体発光素子」は、「ＧａＮ系化合物半導体装置」に相当し、電極を形成する金属がＰｔを含むことは両者で一致するから、
　両者は、
「ｐ型不純物を含むＧａＮ系化合物半導体層と、該ＧａＮ系化合物半導体層上に設けられたＰｔを含むｐ型電極とを備えるＧａＮ系化合物半導体装置」
である点で一致し、次の点で一応相違している。
　　
［相違点］本件発明１のｐ型電極は、「Ｐｔとガリウムとを含み、該ＧａＮ系化合物半導体層と接するように設けられた層を有し、該層は実質的に窒素を含まない」ものであるのに対して、刊行物２発明のｐ型電極は、「Ｐｔの電極を蒸着形成した後、５００℃以上で窒化ガリウム系化合物半導体の分解温度以下の温度にて熱処理することにより、蒸着された金属はｐ層内部に拡散して良好なオーミック接触が得られた」ものであって、金属がｐ層内部に拡散した領域が実質的に窒素を含まない層であるのか明らかでない点。
　　
　以下、相違点について検討する。
　本件明細書の段落【００１６】には、「また、本発明の電極構造は、ｐ型ＧａＮ系半導体層上に形成する金属種を限定することにより、ｐ型ＧａＮ系半導体層上に直接電極金属層を形成した後、
適当な条件でアニーリングすることにより中間層を形成
Ｐｔ
Ｐｔ
　上記記載に照らせば、電極金属がＰｔの場合には、６００℃〜９００℃の温度で熱処理することにより、ＰｔとＧａの化合物を含み、実質的にＮを含まない層が、上記電極金属であるＰｔ層とＧａＮ系化合物半導体層との界面に形成されるものと理解することができる。
　
　そして、刊行物２発明のｐ型電極は、「Ｐｔの電極を蒸着形成した後、５００℃以上で窒化ガリウム系化合物半導体の分解温度以下の温度（１１００℃前後）にて熱処理することにより、蒸着された金属はｐ層内部に拡散して良好なオーミック接触が得られた」ものであって、その熱処理温度は本件明細書に記載されたアニーリングの温度範囲におおよそ一致するとともに同温度範囲を完全に包含するから、このものが、「Ｐｔとガリウムとを含み、該ＧａＮ系化合物半導体層と接するように設けられた層を有し、該層は実質的に窒素を含まない」ｐ型電極であると十分推認することができる。
　　
　よって、上記相違点は、刊行物２から導出される事項であるといえるから、両者は実質的に同一である。
　　　
（２）本件発明２，４について
  本件発明２は、本件発明１の構成要件である「Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｎｉのうち少なくとも一種類とガリウムとを含み、該ＧａＮ系化合物半導体層と接するように設けられた層」のうち、上記「層」を「化合物の層」と限定したものである。
　また、本件発明４は、本件発明１の上記構成要件を「Ｐｔとガリウムの化合物からなる層」と限定したものである。
　そして、本件発明２及び４も、本件発明１と同様、上記段落【００１６】に記載された方法で製造されたものであることは明らかであるから、上記５−２．（１）と同様の理由で、刊行物２に記載された発明と実質的に同一であるといえる。
　　
（３）本件発明３，５について
　本件発明３は、本件発明１の構成要件である「ｐ型電極」を「電極金属とガリウムの化合物からなり、該ＧａＮ系化合物半導体層と接するように設けられた第１層と、該電極金属からなる第２層とを含む多層構造体により形成され、該電極金属は、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｎｉのうち少なくとも一種類、または、これらを含む化合物であり、該第１層は、実質的に窒素を含まない」と限定したものである。
　また、本件発明５は、本件発明１の上記構成要件を「Ｐｔとガリウムの化合物からなり、該ＧａＮ系化合物半導体層と接するように設けられた第１層と、Ｐｔからなり、該第１層上に設けられた第２層とを含む多層構造体」と限定したものである。
　そして、本件発明３及び５も、本件発明１と同様、上記段落【００１６】に記載された方法で製造されたものであることは明らかであるから、上記５−２．（１）と同様の理由で、刊行物２に記載された発明と実質的に同一であるといえる。
　　
（４）本件発明６について
　本件発明６と刊行物１発明とを対比すると、
　刊行物１発明の「ｐ型ＧａＮ層」は、本件発明６の「ｐ型不純物を含むＧａＮ系化合物半導体層」に、同様に「発光素子チップ」は、「ＧａＮ系化合物半導体装置」に相当し、また、電極ないしは多層構造体を形成する層がＰｄを含むことは両者で一致するから、
　両者は、
「ｐ型不純物を含むＧａＮ系化合物半導体層と、該ＧａＮ系化合物半導体層上に設けられたＰｄを含む
層
である点で一致し、次の点で一応相違している。
　　
［相違点］本件発明６の上記「層」は、「Ｐｄとガリウムの化合物からなり、該ＧａＮ系化合物半導体層と接するように設けられた第１層と、Ｐｄからなり、該第１層上に設けられた第２層とを含む多層構造体」であるのに対して、刊行物１発明の「層」は、「Ｐｄの電極をＭＢＥ法、真空蒸着法、電子ビーム蒸着法、スパッタ法等で形成し、その後半導体の分解温度以下の温度で熱処理することにより、電極と半導体との界面抵抗を下げ」た層であって、同層が、Ｐｄとガリウムの化合物からなり、該ＧａＮ系化合物半導体層と接するように設けられた第１層を有するものであるのか明らかでない点。
　　
　上記相違点について検討する。
　上記６．（１）で既に検討したように、電極金属がＰｄの場合には、５００℃〜８００℃の温度で熱処理することにより、ＰｄとＧａの化合物層が、上記電極金属であるＰｄ層とＧａＮ系化合物半導体層との界面に形成されるものと理解することができるところ、刊行物１発明については、「電極金属であるＰｄ層を半導体の分解温度以下の温度で熱処理することにより、電極と半導体との界面抵抗を下げることが可能になり、良好なダイオード特性を得ることができた」旨記載されているのであるから、刊行物１発明のものが「Ｐｄとガリウムの化合物からなり、該ＧａＮ系化合物半導体層と接するように設けられた第１層」を含む層であると十分に推認することができる。
　　　
　よって、上記相違点は、刊行物１から導出される事項であるといえるから、両者は実質的に同一である。
　　
　なお、特許権者は、平成１６年２月２日に提出した意見書において、本件発明１ないし６の実質的に窒素を含まない層ないしは第１層などの「層」は、
適当な条件でアニーリングすることにより
その適当な条件
　しかしながら、電極金属などを半導体表面に成膜するに当たって、「同表面が清浄であること」は、当該技術分野における基本的な事項であって（そうでなければ良好なオーミック接触が得られないことは自明である）、いわば技術常識にすぎないから、刊行物１及び２に「前処理」を行う旨の明示の記載がないことを理由に（本件（実施例２）のうちＰｔを用いた例において、「前処理」に関する記載が省かれている点に留意すべきである）、本件発明は刊行物１，２に記載されていない旨主張する特許権者の反論は採用し得ないものである。
　さらに付言するならば、本件発明においてアニーリングにより実質的にＮを含まない化合物からなる中間層が生成されたとする根拠は、専ら比コンタクト抵抗の測定値に依っているのであって、同処理後に層構造の分析を試み、同化合物の層が生成されていることを検証した訳ではないことに留意すべきである。
　　
６．本件発明７について
　特許異議申立人菊地　信が提示した証拠（甲第１，２号証）及び同越智俊博が提示した証拠（甲第１〜５号証）にはいずれも本件発明７の「ｐ型不純物を含むＧａＮ系化合物半導体層上に、電極金属とガリウムの化合物から成る第１層を成膜する工程と、前記第１層上に前記電極金属からなる第２層を成膜する工程」が記載されていない。
　したがって、本件特許の請求項７に係る発明は、各甲号証に記載された発明に基づいて当業者が容易に発明することができたものではない。
　　
７．むすび
　以上のとおりであるから、請求項１〜６に係る発明の特許は、特許法第２９条第１項第３号の規定に該当するものになされたものであるから、同法第１１３条第２号に該当し、取り消されるべきものである。
　また、請求項７に係る発明については、取り消し理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１７年３月１１日（２００５．３．１１）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
ＧａＮ系化合物半導体装置及びその製造方法
（５７）【特許請求の範囲】
　【請求項１】　ｐ型不純物を含むＧａＮ系化合物半導体層と、該ＧａＮ系化合物半導体層上に設けられたｐ型電極とを備え、該ｐ型電極は、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｎｉのうち少なくとも一種類とガリウムとを含み、該ＧａＮ系化合物半導体層と接するように設けられた層を有し、該層は実質的に窒素を含まないことを特徴とするＧａＮ系化合物半導体装置。
　【請求項２】　ｐ型不純物を含むＧａＮ系化合物半導体層と、該ＧａＮ系化合物半導体層上に設けられたｐ型電極とを備え、該ｐ型電極は、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｎｉのうち少なくとも一種類とガリウムとを含み、該ＧａＮ系化合物半導体層と接するように設けられた
化合物の層
化合物の層
　【請求項３】　ｐ型不純物を含むＧａＮ系化合物半導体層上から順に、電極金属とガリウムの化合物からなり、該ＧａＮ系化合物半導体層と接するように設けられた第１層と、該電極金属からなる第２層とを含む多層構造体により形成され、該電極金属は、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｎｉのうち少なくとも一種類、または、これらを含む化合物であり、該第１層は、実質的に窒素を含まないことを特徴とするＧａＮ系化合物半導体装置。
　【請求項４】　ｐ型不純物を含むＧａＮ系化合物半導体層と、該ＧａＮ系化合物半導体層上に設けられたｐ型電極とを備え、該ｐ型電極は、Ｐｔとガリウムの化合物からなる層、または、Ｐｄとガリウムの化合物からなる層を含み、該層は、該ＧａＮ系化合物半導体層と接するように設けられていることを特徴とするＧａＮ系化合物半導体装置。
　【請求項５】　ｐ型不純物を含むＧａＮ系化合物半導体層上から順に、Ｐｔとガリウムの化合物からなり、該ＧａＮ系化合物半導体層と接するように設けられた第１層と、Ｐｔからなり、該第１層上に設けられた第２層とを含む多層構造体により形成されていることを特徴とするＧａＮ系化合物半導体装置。
　【請求項６】　ｐ型不純物を含むＧａＮ系化合物半導体層上から順に、Ｐｄとガリウムの化合物からなり、該ＧａＮ系化合物半導体層と接するように設けられた第１層と、Ｐｄからなり、該第１層上に設けられた第２層とを含む多層構造体により形成されていることを特徴とするＧａＮ系化合物半導体装置。
　【請求項７】　ｐ型不純物を含むＧａＮ系化合物半導体層上に、電極金属とガリウムの化合物からなる第１層を製膜する工程と、前記第１層上に前記電極金属からなる第２層を製膜する工程とを有し、前記電極金属は、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｎｉのうち少なくとも一種類、または、これらを含む化合物であることを特徴とするＧａＮ系化合物半導体装置の製造方法。
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】
　本発明は、半導体レーザダイオードを初めとするＧａＮ系化合物半導体装置及びその製造方法に関する。
　【０００２】
　【従来の技術】
　ＩｎｘＧａｙＡｌｚＮ（ただしｘ＋ｙ＋ｚ＝１、０≦ｘ，ｙ，ｚ≦１）で表わされるＧａＮ系化合物半導体は大きなエネルギーバンドギャップや高い熱安定性を有し、発光素子や高温デバイスを初めとして様々な応用展開が可能な材料系として期待されている。中でも発光ダイオード（Ｌｉｇｈｔ　ＥｍｉｔｔｉｎｇＤｉｏｄｅ；ＬＥＤ）としては青〜緑の波長域で数ｃｄ級のデバイスが既に開発・実用化され、今後は更に長波長発光を狙うことによるフルカラー化や、同材料系を用いたレーザダイオード（Ｌａｓｅｒ　Ｄｉｏｄｅ；ＬＤ）の実現が、研究開発のターゲットとなりつつある。
　【０００３】
　従来、これらのデバイスのｐ型電極として用いられてきた構造の断面概略図を図６に示す。ｐ型電極において、ｐ型ＧａＮ層６０１からなるコンタクト層に接する金属層６０２にＮｉが用いられ、ｐ型ＧａＮ層６０１上にＮｉ層６０２が接触した状態で、窒素雰囲気中にて５００℃、１０分のアニーリングを行い、ＧａＮとＮｉの中間層６０４を形成している。さらにＮｉ層６０２の上には、ワイヤボンディングや素子マウントのための表面電極層６０３が積層されている。この表面電極材料としてはＡｕなどが用いられる場合が多い。
　【０００４】
　これは、ｐ型ＧａＮ６０１とＮｉ金属６０２が直接接触した場合、第２図に示したようにその界面Ｓの価電子帯側に形成されるショットキー障壁Ｅｓの高さを、中間層６０４を形成することにより第３図のように緩和するためである。
　【０００５】
　【本発明が解決しようとする課題】
　しかしながら、上記の従来技術により形成されたＧａＮ系のｐ型電極構造には、電極のオーミック特性に不安定さがあり、比コンタクト抵抗値も１０−２〜１０−３Ωｃｍ２と高いという問題点があった。半導体レーザにておいて必要となるｐ型電極の比コンタクト抵抗は５×１０−４Ωｃｍ２以下であり、従来の技術では達成不可能であった。
　【０００６】
　そのため、従来技術によるｐ型電極構造を詳細に検討した結果、上記の構造では、図６に示すように中間層６０４の下部にさらに新たな高抵抗層６０５が形成されていることが分かった。この高抵抗層６０５は、以下のような理由により形成されるものと考えられる。
　【０００７】
　Ｎｉを金属層６０２として用いてｐ型ＧａＮ層６０１と熱処理により中間層６０４を形成した場合、中間層６０４の内部にはＧａとＮｉの化合物以外にＮｉとＮの化合物も多量に形成される。この時（電極金属ＮｉとＧａの化合物が中間層として形成されるアニーリング過程および電極形成後の他の熱サイクルの過程、とりわけ前者において）、下部のｐ型ＧａＮ層６０１からＮが供給され、ＧａＮ結晶中のＮ原子を吸い出し、ｐ型ＧａＮ層の表面を高抵抗層（またはｎ型層）６０５に変質させてしまうのである。
　【０００８】
　【課題を解決するための手段】
　本発明は上記の課題を解決するためになされたものであって、従来技術の課題であったｐ型ＧａＮ層表面に形成される不要な高抵抗層を形成することなく、ｐ型電極を形成することを可能とし、ひいては、５×１０−４Ωｃｍ２以下の低抵抗なｐ型オーミック電極を実現するものであり、以下のような構成で本発明の特徴的な構成を有する。
　【０００９】
　本発明は、ｐ型不純物を含むＧａＮ系化合物半導体層と、該ＧａＮ系化合物半導体層上に設けられたｐ型電極とを備え、該ｐ型電極は、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｎｉのうち少なくとも一種類とガリウムとを含み、該ＧａＮ系化合物半導体層と接するように設けられた層を有し、該層は実質的に窒素を含まないことを特徴とするＧａＮ系化合物半導体装置である。
　【００１０】
　また、本発明は、ｐ型不純物を含むＧａＮ系化合物半導体層と、該ＧａＮ系化合物半導体層上に設けられたｐ型電極とを備え、該ｐ型電極は、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｎｉのうち少なくとも一種類とガリウムとを含み、該ＧａＮ系化合物半導体層と接するように設けられた
化合物の層
化合物の層
　【００１１】
　製造方法においては、ｐ型不純物を含むＧａＮ系化合物半導体層上に、電極金属とガリウムの化合物からなる第１層を製膜する工程と、前記第１層上に前記電極金属からなる第２層を製膜する工程とを有し、前記電極金属は、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｎｉのうち少なくとも一種類、または、これらを含む化合物であることを特徴とする。
　【００１２】
　【００１３】
　【発明の実施の形態】
　本発明の電極構造は、ｐ型不純物を含むＧａＮ系化合物半導体上に形成された電極構造が、電極金属／実質的にＮを含まない、前記金属−Ｇａ化合物半導体なる構成、または、電極金属／該金属−Ｇａ化合物／半導体なる構成で、比コンタクト抵抗が５×１０−４Ωｃｍ２以下である多層構造体によるなることを特徴とする。
　【００１４】
　上記は、半導体上の構造部分を、真空蒸着法、化学気相成長法、高周波スパッタ法のいずれかにより電極金属とＧａとを同時に形成することにより得られる。これは、本プロセスにより、ＧａＮ層上に、例えば直接ＰｔとＧａの原子が同時に蒸着されることにより、ＰｔとＮの分子結合を抑制した状態で、すなわち、実質的にＮを含まない、ＧａとＰｔからなる化合物（合金）を制御性良く形成することができるからである。さらに、上記の電極構造において、中間層を上記に示した構成とすることにより、電極が形成された後のプロセス過程におけるＧａＮ層からのＮ抜けに起因する中間層とｐ型ＧａＮ界面での高抵抗領域の形成も未然に防ぐことができる。これらより、電極金属とＧａとの化合物に実質的なＮを含まない、あるいはｐ型電極の比コンタクト抵抗が５×１０−４Ωｃｍ２以下である化合物とすることができる。
　【００１５】
　通常、ｐ型ＧａＮと金属が接触した場合、先に述べたようにその界面には極めて幅広で、背の高いショットキー障壁が価電子帯側に形成されるが、両者の間に特定の中間層を挿入することで、前記障壁が幅、高さともに分割され、障壁が正孔の界面通過を阻害する程度が低減され、電極構造のオーミック化・低抵抗化が達成される。我々は、この目的に合致する材料としては電極金属材料として、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｎｉなどが優れていることを見出した。本発明の電極構造において、前記金属元素群のうち少なくとも一種類以上が電極金属の構成材料として含まれていることを特徴とする。前記電極金属は単層であっても、多層であっても構わない。ただし多層の場合には、該金属元素群のうち少なくとも一種類以上を含む層が最下層になっていなければならない。
　【００１６】
　また、本発明の電極構造は、ｐ型ＧａＮ系半導体層上に形成する金属種を限定することにより、ｐ型ＧａＮ系半導体層上に直接電極金属層を形成した後、適当な条件でアニーリングすることにより中間層を形成して実現することもできる。このような中間層としてはＧａＮ層からのＮ原子を吸い出すことを極力抑制し、電極金属とＧａの化合物を選択的に形成することが適している。この場合の金属としては、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔがあり、さらに望ましくはＰｄ、Ｐｔである。上記の場合も、電極金属／該金属−Ｇａ化合物／ＧａＮ系半導体なる構成の電極構造を形成する。ここで、前記と同様に、金属−Ｇａ化合物は実質的にＮを含まない、あるいは前記電極金属／該金属−Ｇａ化合物／ＧａＮ系半導体なる構成でｐ型電極の比コンタクト抵抗は５×１０−４Ωｃｍ２以下とすることができる。なお、特に電極金属がＰｄの場合には、アニーリング温度は５００℃〜８００℃、また、電極金属がＰｔの場合には、アニーリング温度は６００℃〜９００℃が適当である。
　【００１７】
　以下に、本発明の具体的な実施例を図面を参照して説明する。
　【００１８】
　（実施例１）図１は、本発明の第１の実施例に係る電極構造を示す断面図である。
　【００１９】
　最初に、有機金属気相成長（ＭＯＣＶＤ）法によりサファイア基板上にエピタキシャル成長された、１．５×１０１７ｃｍ−３のキャリア濃度を有するようにＭｇを１０１９ｃｍ−３だけ添加したｐ型ＧａＮ層１０１の表面を、アセトン及びエタノール中で超音波洗浄し、表面の脱脂を行った。次に、ＨＣｌと脱イオン水を体積比１：１で混合したエッチャントに約３分間浸漬し、表面に吸着した酸素及び表面に形成された酸化物層を除去した。続いて、ＨＦと脱イオン水を体積比１：１で混合したエッチャントに約３分間浸漬し、表面に付着した炭素を含む不純物を除去した。
　【００２０】
　以上の手順でｐ型ＧａＮ１０１の表面を清浄化した後、該ウェハを真空蒸着装置のメインチャンバ内にセットし、チャンバ内を高真空（１〜２×１０−６Ｔｏｒｒ以下）に排気した。この蒸着装置は抵抗加熱式の蒸着法と電子ビーム（ＥＢ）蒸着法が併用できるようになっており、所定の真空度に到達後、ウェハの温度を４００℃程度まで加熱し、抵抗加熱式蒸着法によりＧａを、ＥＢ蒸着法によりＰｔをそれぞれｐ型ＧａＮ１０１表面に同時に蒸着した。
　【００２１】
　蒸発源から飛び出したＧａとＰｔはそれぞれ大きな熱エネルギーを有しているので、両者はｐ型ＧａＮ１０１表面で化合物反応を起こし、化合物層１０２が形成される。続いて電極金属用Ｐｔ層１０３をＥＢ蒸着法にて成膜することにより、本実施例の電極構造が完成した。なお本実施例においては化合物層１０２、Ｐｔ層１０３の膜厚をそれぞれ２０ｎｍ、１００ｎｍとなるようにした。
　【００２２】
　以上のような工程で製作された電極構造の比コンタクト抵抗をＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｌｉｎｅ　Ｍｏｄｅｌ）法により測定したところ、１×１０−４Ωｃｍ２以下の、従来に比べて比コンタクト抵抗値を低減することができた。例えば、もっとも抵抗値が高い１×１０−４Ωｃｍ２の電極をストライプ幅１０μｍ、共振器長５００μｍのディメンジョンを有する半導体レーザにｐ型電極として用いた場合でも、２０ｍＡ通電時の電極部分での電圧降下はおよそ４００ｍＶとなり、数Ｖレベルの素子電圧全体に対して及ぼす影響を十分小さく抑えることが可能になる。
　【００２３】
　図７に、上記のＰｔをｐ型電極に採用したＧａＮ系化合物半導体レーザのレーザのＩ−Ｖ特性を示す。同図中に示した従来のＡｕ／Ｎｉ電極をｐ型電極に用いた例と比べて抵抗値が低減され、特性が向上したことが確認された。
　【００２４】
　このような結果が得られるのは、本プロセスにより形成された化合物層１０２では、ＧａＮ層１０１上に直接ＰｔとＧａの原子を蒸着することにより、ＰｔとＮの分子結合を抑制した状態で、ＧａとＰｔからなる化合物（合金）を制御性良く形成することができるからである。また、上記の電極構造において、中間層１０２を上記に示した構成とすることで、電極が形成された後のプロセス過程におけるＧａＮ層１０１からのＮ抜けに起因する中間層とｐ型ＧａＮ界面での高抵抗領域の形成を未然に防ぐことができるからである。
　【００２５】
　本実施例の電極構造とすることで、ｐ型ＧａＮ層１０１とＰｔ層１０３の間に存在する正孔に対して幅広で背の高いエネルギー障壁が分割され、障壁が正孔の伝播に対して与える影響を少なくし、電極の低抵抗化が実現できた。
　【００２６】
　なお、上記のプロセスにおいて形成される、ＰｔとＧａの化合物層１０２の組成はＰｔＧａに限るものではなく、Ｐｔ２Ｇａ３やＰｔ３Ｇａ２といった組成でもよく、該化合物層の上に蒸着される金属元素とＧａの化合物であればよい。
　【００２７】
　また、上記の実施例の形態において作製された電極では、金属層１０３と化合物層１０２に含まれる金属材料としてはＰｔ以外に、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｎｉの場合にも検討したが、１〜５×１０−４Ωｃｍ２の比コンタクト抵抗を実現することができた。また、上記真空蒸着工程におけるウェハの加熱は電極の付着強度を高めるため、またＰｔとＧａとの化合物反応を促進するために行うもので、化合物層１０２と半導体層１０１の密着性を確保するため、１００℃以上のウェハ温度が好ましく、化合物層１０２形成前の蒸着器中でのＧａＮ層１０１表面からのＮの離脱を抑制するためには７００℃以下の温度であることが必要であった。
　【００２８】
　また、本実施例では、電極構造の成膜に抵抗加熱式およびＥＢ蒸着法を用いているが、スパッタリング法や化学気相成長法（ＣＶＤ法）が代用されてもかまわない。
　【００２９】
　（実施例２）本実施例の構造は図１と同等であるので図面は省略し、図１をそのまま使用して説明する。
　【００３０】
　実施例１ではＰｔとＧａの化合物層１０２は独立した層として成膜されたが、本実施例ではまずｐ−ＧａＮ層１０１上にＥＢ蒸着法を用いてＰｔ層１０３を蒸着した後、アニーリング処理を行い本実施例で示した構造を形成した。
　【００３１】
　アニーリングの際には、ＧａＮ層１０１からの窒素脱離の抑止や電極の酸化防止のためにＮＦ３雰囲気下でアニーリングを行った。アニーリング温度は７５０℃、アニーリング時間は５分とした。このようにして形成された電極では、２×１０−４Ωｃｍ２のコンタクト抵抗が得られた。
　【００３２】
　さらに、本構成においてアニーリング温度を４５０℃〜１０００℃において５０℃ごとに温度条件を検討を実施した結果、５５０℃、５００℃、４５０℃および９５０℃、１０００℃でアニーリングを行った場合、コンタクト抵抗が２〜１０×１０−３Ωｃｍ２と高くなった。これは、５５０℃以下では中間層１０２が形成されないためであり、また、９５０℃以上でアニーリングを実施したウェハーにおいては、化合物層１０２形成の速度が早く、全てのＰｔが化合してしまった上に、ＧａＮ層１０１から雰囲気中へＮ原子が抜けるため、高抵抗層が出現してしまうためであることが分かった。このように、ある選択された電極金属、例えばこのＰｔ等においては、アニーリングにおいて、化合物層１０２を形成する際において、所定温度領域において実質的にＮを含まないようにすることが可能であり、これにより低抵抗の化合物層１０２を形成することができる。
　【００３３】
　なお、再現性良く確実に化合物層１０２を形成するためにはアニーリング時間を３分以上とすることが必要であり、かつ、全てのＰｔが化合してしまった上に、ＧａＮ層１０１から雰囲気中へＮ原子が抜けることによる高抵抗層の出現を防止するためにはアニーリング時間を２０分以下とすることが５×１０−４Ωｃｍ２以下のコンタクト抵抗を実現するのに必要であった。
　【００３４】
　以上より、Ｐｔ層を形成した後アニーリングし、選択的にＰｔとＧａの化合物を形成するためにはアニーリング温度の最適範囲は６００℃から９００℃で、アニーリング時間の最適範囲は３〜２０分間であることが判明した。
　【００３５】
　また、本実施例構成により形成される電極において、使用可能な金属を検討した所、Ｐｔ以外に、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒを用いた場合に、材料ごとに若干上下するが、概ね５００〜９００℃の温度範囲で１０−４Ωｃｍ２以下のコンタクト抵抗を実現できた。
　【００３６】
　さらに、これらの金属種の中でも、Ｐｄが上記実施例のＰｔと並んで、５×１０−４Ωｃｍ２以下のコンタクト抵抗が制御制良く確認できた。
　【００３７】
　上述の構成に、Ｐｄを適用した場合の製造例を図４、図５を用いて説明する。
　【００３８】
　最初に、分子線エピタキシ（ＭＢＥ）法によりＳｉＣ基板上にエピタキシャル成長された７×１０１７ｃｍ−３のキャリア濃度を有するようにＺｎを１０２０ｃｍ−３程度添加したｐ型ＧａＮ層４０１の表面を、アセトン及びエタノール中で超音波洗浄し、表面の脱脂を行った。次に、ウェハをＲＩＥ装置に投入し、Ｃｌ２やＢＣｌ３などの塩素系ガスによりｐ型ＧａＮ層４０１表面に２００Ｗの電力を投入して約３０秒間プラズマ照射し、ｐ型ＧａＮ層４０１表面に吸着した酸素及び表面に形成された酸化物層やその他の不純物層を除去した。以上の手順でｐ型ＧａＮ層４０１の表面を清浄化した後、該ウェハをＲＦスパッタリング装置のメインチャンバ内にセットし、チャンバ内を高真空（１〜２×１０−６Ｔｏｒｒ以下）に排気した。所定の真空度に到達後、ウェハの温度を２００℃程度まで加熱し、Ａｒプラズマによるスパッタリングで電極金属用Ｐｄ層４０３、ボンディング用電極４０４をそれぞれ１００ｎｍ、２００ｎｍ成膜し、図４に示す層構造を形成した。
　【００３９】
　その後、前記電極構造を６５０℃のＮ２雰囲気下で約５分間アニールすると、ｐ型ＧａＮ層４０１とＰｄ層４０３界面で化合物反応が生じ、ＰｄとＧａの化合物層４０２が生成され、その結果、図５に示すような電極構造が完成した。
　【００４０】
　上記の電極構造において、ＰｄとＧａの化合物層４０２の組成はＰｄＧａでも、或いはＰｄ２Ｇａ３やＰｄ３Ｇａ２といった組成でもよく、該化合物層４０３の上方に隣接する金属元素とＧａの化合物であればよい。また、上記真空蒸着工程においてウェハの加熱は、各金属層の付着強度を高めるために行うもので、特に２００℃に限定されるものではない。
　【００４１】
　以上のような工程で製作された電極構造の比コンタクト抵抗をＴＬＭ法により測定したところ、第１の実施例には及ばないものの、３×１０−４Ωｃｍ２の、従来値と比較して低抵抗な値を得ることができた。これは、上記の電極構造において、中間層（化合物層４０２）を上記に示した構成とすることで、電極が形成された後のプロセス過程におけるＰｄ層４０３とｐ型ＧａＮ４０１界面での高抵抗領域の形成を未然に防ぐことができた。または、先の例のＰｔとＧａとの化合物と同様に、ＰｄとＧａの化合物はｐ型ＧａＮ層４０１から、結晶中の窒素を吸い出して下地のｐ型ＧａＮ層４０１の表面に高抵抗層またはｎ型層を形成することがないためであると考えられる。
　【００４２】
　さらに、本構成においてアニーリング温度を４５０℃〜１０００℃において５０℃ごとに温度条件を検討を実施した結果、４５０℃以下および８５０℃以上でアニーリングを行った場合、コンタクト抵抗が５〜１０×１０−３Ωｃｍ２と高くなった。これは、４５０℃以下では中間層４０２が形成されないためであり、また、８５０℃以上でアニーリングを実施したウェハでは、化合物層４０２形成の速度が早く、全てのＰｄが化合してしまった上に、ＧａＮ層４０１から雰囲気中へＮ原子が抜けるため、高抵抗層が出現してしまうためであることが分かった。また、このような温度ではＡｕ層４０４がＧａＮ層４０１にまで達してしまい、界面のエネルギー障壁が増大して高抵抗化するという問題も明らかになった。
　【００４３】
　なお、再現性良く確実に中間層（化合物層）４０３を形成するためにはアニーリング時間を３分以上とすることが必要であり、かつ、全てのＰｄが化合してしまった上に、ＧａＮ層４０１から雰囲気中へＮ原子が抜けることによる高抵抗層の出現を防止するためにはアニーリング時間を２０分以下とすることが５×１０−３Ωｃｍ２以下のコンタクト抵抗を実現するのに必要であった。
　【００４４】
　従って、Ｐｄ層４０３を形成した後アニーリングし、選択的にＰｄとＧａの中間層（化合物層）４０２を形成するためには、アニーリング温度の最適範囲は５００℃から８００℃で、アニーリング時間の最適範囲は３〜２０分間であることが判明した。
　【００４５】
　このようなＧａとの化合物中間層（化合物層）４０２を選択的に形成し、ＧａＮ層４０１からのＮ原子を吸い出すことを極力抑制するこの金属としては、他に、Ｒｕ、Ｒｈ、Ｏｓ、Ｉｒがあり、これら金属でも、前記と同様に、金属−Ｇａ化合物は実質的にＮを含まない、あるいは前記電極金属／該金属−Ｇａ化合物／ＧａＮ系半導体なる構成でｐ型電極の比コンタクト抵抗は５×１０−４Ωｃｍ２以下とすることができる。これらの場合における、アニーリング温度は、Ｐｔ，Ｐｄの場合と同様で、概ね５００℃〜９００℃の範囲が適当である。
　【００４６】
　以上、本実施例では電極構造の成膜にＲＦスパッタリング法を用いたが、特にこれに限定されるものではなく、第１の実施例と同様に、たとえばＥＢ蒸着法やその他の薄膜形成方法が用いられてもなんら問題はない。また、本発明とは直接関係しないが、上記第１〜第３の実施例において、例えばｐ型ドーパントであるＭｇやＺｎなどをｐ型ＧａＮ表面に拡散するなどしてｐ型ＧａＮ表面近傍のキャリア濃度を高濃度化しておけば、第１〜第３の実施例よりもそれぞれ更に低抵抗な電極構造を得ることが可能であるのは言うまでもない。
　【００４７】
　【発明の効果】
　本発明によれば、ｐ型ＧａＮに対する電極構造において選択的に電極金属とＧａの化合物を形成することにより、ＧａＮ層表面に高抵抗層やｎ型化層が出現することを抑制でき、結果、５×１０−４Ωｃｍ２以下の十分に低抵抗なオーミック電極を形成することができた。これにより、半導体レーザや発光ダイオードなどの発光デバイスの動作電圧を大幅に低減することができた。
【図面の簡単な説明】
　【図１】
　本発明の第１の実施例に係る電極構造を示す断面模式図である。
　【図２】
　従来の電極構造における金属−半導体界面のエネルギー障壁の様子を表す模式図である。
　【図３】
　金属−半導体界面に中間層が形成された場合ののエネルギー障壁の様子を表す模式図である。
　【図４】
　本発明の第３の実施例において各金属層を成膜した直後の電極構造を示す断面図である。
　【図５】
　本発明の第３の実施例において熱処理後の電極構造を示す断面図である。
　【図６】
　ｐ型ＧａＮに対する従来の電極構造を示す断面模式図である。
　【図７】
　Ｐｔ電極およびＡｕ／Ｎｉ電極を用いた半導体ＬＤのＩ−Ｖ特性である。
　【符号の説明】
　１０１　ｐ型ＧａＮ層
　１０２　ＰｔＧａ化合物層
　１０３　Ｐｔ層
　４０１　ｐ型ＧａＮ層
　４０２　ＰｄＧａ化合物層
　４０３　Ｐｄ層
　４０４　Ａｕ層