【事件の表示】
　平成　４年特許願第　６５７３６号「集積回路装置」拒絶査定に対する審判事件［平成　５年１０月１５日出願公開、特開平　５−２６８０５４］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本願発明
　本願は、平成４年３月２４日の出願であって、平成１０年４月３０日付けおよび平成１１年２月５日付け手続き補正書により補正された明細書及び図面の記載からみて、本願請求項１に係る発明（以下、「本願発明」という）の構成は、次のとおりのものである、
「外部のインターフェース・レベル振幅の信号を内部論理振幅の信号に変換・増幅する入力バッファ回路を含む集積回路装置において、
　ソースが接地レベルに接続されゲートに入力電圧が印加されるＮＭＯＳトランジスタと、ドレインが前記ＮＭＯＳトランジスタのドレインに接続されゲートに前記入力電圧が印加される第１ＰＭＯＳトランジスタとから成り前記ドレインから出力電圧が得られる入力バッファ回路と、
　ソースが電源電圧に接続されドレインが前記第１ＰＭＯＳトランジスタのソースに接続されゲートが接地レベルに接続された第２ＰＭＯＳトランジスタと、ソースが前記電源電圧に接続されドレインが前記第１ＰＭＯＳトランジスタのソースに接続された第３ＰＭＯＳトランジスタとから成り、前記入力バッファ回路の反転電圧を制御する制御回路と、
　電源電圧と接地レベル間に順次直列に接続された負荷と複数のＰＭＯＳトランジスタと、前記負荷と前記複数のＰＭＯＳトランジスタの接続点の電圧を反転して前記制御回路の第３ＰＭＯＳトランジスタのゲートに与えるインバータとから成る電源電圧検出回路と、
　を備える集積回路装置。」
２．先願発明について
　これに対して、当審における平成１２年４月１１日（発送日）付けの拒絶理由で提示した、本願の出願日前の他の出願であって、その出願の後に出願公開された特願平２−２３３７８４号（特開平４−１１３７１４号）（平成２年９月４日出願、平成４年４月１５日出願公開）の願書に最初に添付された明細書、図面（以下、「先願明細書」という）には、
「［産業上の利用分野］
　本発明は半導体集積装置に関し、特に外部からの入力信号を内部信号に変換する入力回路に関する。」（公報第１頁左下欄第１５行−同頁右下欄第１行）
「［発明が解決しようとする課題］
　従来の半導体集積装置の入力回路は第５図のようにＶddに比例してＶLが上昇する。そのためＶLが０．８Ｖより低くなるＶdd1以下とＶLが２．２Ｖより高くなるＶdd2以上の電源電圧ではＴＴＬ入力に応答できず電源電圧範囲はＶdd1とＶdd2の間に制限される。実際にはＶdd1とＶdd2の近傍では入力回路がノイズの影響を受けやすくなり電源電圧はさらに制約される。
以上のように従来の入力回路はＴＴＬとの入力レベルの互換を得る上で電源電圧のマージンを十分にとることが困難であった。
　本発明はこのような問題点を解決するためになされたもので、ＴＴＬ入力が可能で広い電源電圧マージンを持った半導体集積装置を提供することを目的とする。」（公報第１頁右下欄第１６行−第２頁左上欄第１３行）
「第１図は本発明に係る第１の実施例を示す半導体集積装置の入力回路である。外部からの入力信号ＶinはＱ1とＱ2のゲートに入力される。Ｑ1とＶdd間にはゲートが接地され常に導通状態のＱ3とＶ2がゲートに与えられるＱ4が並列に接地されている。１は基準電圧発生回路であり負荷素子Ｑ11，Ｑ12が直列に接続され基準電圧Ｖ1を出力する。２はＶ1と電源電圧を比較し電源電圧判定信号Ｖ2を出力する電源電圧判定回路である。
　基準電圧発生回路１のＱ10に対してＱ11，Ｑ12の電流能力βを十分に大きくすることによりＶ１の電圧はＱ11とＱ12のしきい値電圧になり、Ｖddによらずほぼ一定の電圧に保たれる。またＶ1を入力としたＱ20，Ｑ21のインバータは論理しきい値電圧Ｖ2Lを境にＨ，ＬをＶ2に出力する。即ちＶ1がＶ2Lより低いときにＶ2はＨレベルでありＶ1がＶ2Lより高いときにＶ2はＬレベルになる。このＶ2LはＶddにより変化しＶddが高くなるにつれてＶ2Lも高くなる。第３図はＶ1，Ｖ2L，Ｖ2の電源電圧Ｖddに対する特性を示す。Ｖ1はほぼ一定であるのに対してＶ2LはＶddに比例して上昇する。ここでＶaを境にＶddがＶaより低いときはＶ1＞Ｖ2LでありＶddがＶaより高いときはＶ1＜Ｖ2Lであることがわかる。以上のように第１図の電源電圧判定回路２はＶddがＶaと比較して低いか高いかを判定しＶ2を出力する。
　次に第１図のＱ3とＱ４の働きについて説明する。Ｑ3は常に導通状態でありＱ4が導通のときはＱ1〜Ｑ4によって入力回路の論理しきい値電圧が決定される。Ｑ4が非導通のときはＱ1〜Ｑ3で論理しきい値が決まる。このときＱ3とＱ4が並列につながるためＱ4が導通のときに対して非導通のときは入力回路の論理しきい値が低くなる。Ｑ4は２のＶ2によって制御されるためこの入力回路の論理しきい値電圧は電源電圧により２段階に切り換わることになる。
　第４図は第１図の入力回路のＶddに対する論理しきい値電圧ＶLの特性を示している。ＶddがＶaより低い状態ではＶLはＱ1〜Ｑ4できまるＡに一致してるが、ＶddがＶaより高い状態になるとＱ4は非導通になるためＱ1〜Ｑ3の特性Ｂに移る。この入力回路がＴＬＬレベルの信号を識別できるＶddの範囲は第４図のＶdd1からＶdd2までの間になる。」（公報第２頁右上欄第７行−同頁右下欄第１４行）
「以上、本発明の実施例について説明したが本発明は上記の例に限定されるものではなく基準電圧を生成する方法、基準電圧と電源電圧を比較、判定する方法は他にもさまざまなものが考えられる。またＭＯＳＦＥＴに限らずバイポーラトランジスタ、ＪＦＥＴなど他のデバイスを使って回路を構成することも可能である。
［発明の効果］
　以上のように本発明によれば電源電圧の変化による入力回路の論理しきい値電圧の変動幅が少ないため固定された入力レベルに対して電源電圧マージンの広い半導体集積装置を実現することが可能になる。また入力信号レベルと論理しきい値電圧の差を広くとれるためノイズに対する入力回路の誤動作を防止する上でも効果がある。」（公報第３頁左上欄第６行−同頁右上欄第１行）
が記載されている。
３．対比
　そこで、本願発明と、先願明細書の記載事項とを対比すると、
　本願発明の「入力バッファ回路」、「制御回路」、「負荷」、「複数のＰＭＯＳトランジスタ」、「負荷と複数のＰＭＯＳトランジスタの接続点の電圧（イ）」および「インバータ」は、それぞれ、先願明細書記載の「入力回路（Ｑ1，Ｑ2）」、「電源電圧判定信号（Ｖ2）により入力回路（Ｑ1およびＱ2）のＨレベルとＬレベルの論理しきい値電圧を切り換える、並列に接続されたＭＯＳＦＥＴ（Ｑ3およびＱ4）」、「負荷素子（Ｑ10）」、「ゲートがドレインに接続された複数のＭＯＳＦＥＴ（Ｑ11およびＱ12）」、「基準電圧（Ｖ1）」、および「電源電圧判定回路（２）」に対応していると認められ、
　先願明細書第１図からみて、先願明細書記載の「並列に接続されたＭＯＳＦＥＴ（Ｑ3およびＱ4）」も、ＰＭＯＳＦＥＴで構成されているので、
　前者は、電圧（イ）を負荷（１）と直列に接続された「複数のＰＭＯＳトランジスタ」で構成したものにより得ているのに対し、
　後者は、基準電圧（Ｖ1）を負荷素子（Ｑ10）と直列に接続された「複数のＭＯＳＦＥＴ」とで構成したものにより得ている点で、一応相違し、
　残余の点で、両者は一致している。
４．検討
　そこで、上記相違点について検討すると、
　本願の明細書における「ここで電源電圧検出信号Ｖｃｃｈのレベルは、図２に示すように、反転電圧Ｖｉｎｖが高レベル入力Ｖｉｈと低レベルＶｉｌとのほぼ中間になるときの電源電圧Ｖａで高・低レベルが反転するように電源電圧検出回路の分割電圧が設計されている。
　電源電圧Ｖｃｃが上記Ｖａ以下においては、図１のＭＯＳトランジスタ２，３，・・・がＯＦＦとなるため（イ）点の電位が上がる。この電位はインバータ４で反転されるため電源電圧検出回路の出力信号Ｖｃｃｈが低レベルとなる。そのためＰＭＯＳトランジスタＱｐ１がオン状態にあり、このトランジスタＱｐ１を流れた電流がＰＭＯＳトランジスタＱｐ３に供給され、入力バッファ回路の反転電圧はＮＭＯＳトランジスタＱｎ１，ＰＭＯＳトランジスタＱｐ１，Ｑｐ２，Ｑｐ３で決定される。次に電源電圧Ｖｃｃが上昇して上記Ｖａ以上になると、電源電圧検出回路の出力信号ＶｃｃｈはＭＯＳトランジスタ２，３，・・・がＯＮになるため低レベルから高レベルに変化する。これにより、ＰＭＯＳトランジスタＱｐ１はオフ状態になり、トランジスタＱｐ３への電流ＩｐはトランジスタＱｐ２からのみとなって低減し、入力バッファ回路の反転電圧はＮＭＯＳトランジスタＱｎ１及びＰＭＯＳトランジスタＱｐ２，Ｑｐ３により決定されることになる。
　以上のように、電源電圧がＶａ以上に上昇した場合には、入力バッファ回路に供給される電流が低減し、従来の入力バッファ回路に比べて反転電圧を下げることができる。このことはまた消費電流も抑えることになる。」（第【００１２】−【００１５】段落）の記載事項からみて、本願発明の「電圧（イ）」も「入力バッファ回路のＨレベルとＬレベルの論理しきい値電圧を切り換える」基準電圧の働きを有しており、先願明細書記載の「基準電圧（Ｖ1）」とかわりなく、
　さらに、前述の如き基準電圧を得るために、負荷と直列に接続された複数のＰＭＯＳトランジスタとで構成とすることは、周知慣用手段であって（例えば、特開平３−１６３６１２号公報に記載された基準電圧発生回路（１）を構成するＰＭＯＳトランジスタ等参照）、先願明細書に記載された「複数のＭＯＳＦＥＴ」のＭＯＳＦＥＴとして、ＰＭＯＳトランジスタを採用することは、単なる周知慣用手段の転換であったと認められる。
　また、本件請求人は、平成１２年４月２５日（提出日）付け意見書において、「出願図面の図１（ａ）に示す入力バッファを構成するＰＭＯＳトランジスタと、同図１（ｂ）に示す電源電圧検出回路のＰＭＯＳトランジスタとは、通常、同一のプロセスで形成されますので、入力バッファ回路のＰＭＯＳトランジスタのしきい値が低い方向にシフトしていれば、同様に、電源電圧検出回路のＰＭＯＳトランジスタのしきい値電圧も低い方向にシフトしています。したがって、電源電圧の上昇時に、より低い電圧でＰＭＯＳトランジスタ２，３がオンして、出力電圧Ｖｃｃｈが、“Ｌ”から“Ｈ”に反転します。
　これにより、本願発明によれば、電源電圧の上昇時に、入力バッファ回路のＰＭＯＳトランジスタのしきい値電圧が小さいほど、より低い電源電圧で、Ｑｐ１をオフさせて、反転電圧を低下させ、マージンの拡大をはかることが可能となるものであります。」等主張しているが、当該主張は周知自明の技術的効果であって、本願発明における格別顕著な作用効果とは認められない。
　そして、本願に係る発明をした者または出願人と、先願明細書に係る発明をした者または出願人とは、同一とも認められない。
５．むすび
　以上のとおりであって、本願発明は、先願明細書記載のものと実質的に同一であったと認められるので、特許法第２９条の２第１項の規定により特許を受けることができない。
　よって、結論のとおり審決する。