【事件の表示】
　特許第３１８６１９９号「積層型バリスタ」の請求項１に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３１８６１９９号の請求項１に係る特許を取り消す。
【理　由】
１．手続の経緯
　特許第３１８６１９９号の請求項１に係る発明についての出願は、平成４年４月３日に特許出願され、平成１３年５月１１日にその発明について特許権の設定登録がなされ、その後、その特許について、異議申立人ティーディーケイ株式会社により特許異議の申立てがなされ、平成１４年４月３０日（起案日）に取消しの理由が通知され、その指定期間内である平成１４年７月１５日に訂正請求がなされたものである。
　
　
２．訂正の適否についての判断
（１）訂正の内容
訂正事項ａ
特許請求の範囲の請求項１について、
「【請求項１】セラミクス焼結体の内部に少なくとも一対の内部電極を、電圧非直線特性を発現する半導体セラミクス層を挟んで重なり合うように埋設してなる積層型バリスタにおいて、上記互いに対向する内部電極間に、該両内部電極に接触するセラミクス結晶粒子を少なくとも１つ以上存在させたことを特徴とする積層型バリスタ。」を、
「【請求項１】セラミクス焼結体の内部に少なくとも一対の内部電極を、電圧非直線特性を発現する半導体セラミクス層を挟んで重なり合うように埋設してなる積層型バリスタにおいて、上記互いに対向する内部電極間に、該両内部電極に接触するセラミクス結晶粒子を少なくとも１つ以上存在させ、該セラミクス結晶粒子と該両内部電極とを面接触させたことを特徴とする積層型バリスタ。」と訂正する。
　
訂正事項ｂ
　明細書【０００８】段落の記載について、
「【０００８】そこで本発明は、セラミクス焼結体の内部に少なくとも一対の内部電極を、電圧非直線特性を発現するセラミクス層を挟んで重なり合うように埋設してなる積層型バリスタにおいて、上記互いに対向する内部電極間に、該両内部電極に接触するセラミクス結晶粒子を少なくとも１つ以上存在させたことを特徴としている。」を、
「【０００８】
　そこで本発明は、セラミクス焼結体の内部に少なくとも一対の内部電極を、電圧非直線特性を発現するセラミクス層を挟んで重なり合うように埋設してなる積層型バリスタにおいて、上記互いに対向する内部電極間に、該両内部電極に接触するセラミクス結晶粒子を少なくとも１つ以上存在させ、該セラミクス結晶粒子と該両内部電極とを面接触させたことを特徴としている。」と訂正する。
　
訂正事項ｃ
　明細書【００１０】段落の記載について、「セラミック層６」を、「セラミクス層６」と訂正する。
　
訂正事項ｄ
　明細書【００１１】段落の記載について、「セラミック層２」を、「セラミクス層２」と訂正する。
　
訂正事項ｅ
　明細書【００２３】段落の記載について、「また、本実施例試料Ｎｏ．１〜３の場合は、バリスタ電圧が３．９Ｖ，電圧非直線係数が５８〜５５，制限電圧比が５．５〜６．５Ｖと、従来試料に比べていずれも向上している。」を、「また、本実施例試料Ｎｏ．１〜３の場合は、バリスタ電圧が３．９〜４．３Ｖ，電圧非直線係数が５８〜５５，制限電圧比が５．５〜６．５Ｖと、従来試料に比べていずれも向上している。」と訂正する。
　
訂正事項ｆ
　明細書【００２５】段落の記載について、
「【００２５】
【発明の効果】以上のように本発明に係る積層型バリスタによれば、内部電極間に、該両内部電極に接触するセラミクス結晶粒子を少なくとも１つ以上存在させたので、静電気放電に対する破壊耐圧を向上でき、ノイズ対策部品として採用する場合の信頼性を向上できる効果がある。」を、
「【００２５】
【発明の効果】
　以上のように本発明に係る積層型バリスタによれば、内部電極間に、該両内部電極に接触するセラミクス結晶粒子を少なくとも１つ以上存在させ、該両セラミクス結晶粒子と該両内部電極とを面接触させたので、静電気放電に対する破壊耐圧を向上でき、ノイズ対策部品として採用する場合の信頼性を向上できる効果がある。」と訂正する。
　
（２）訂正の目的の適否、新規事項の有無及び拡張・変更の存否
ア．上記訂正事項ａについて
　訂正後の請求項１は、特許明細書の特許請求の範囲の請求項１に記載された発明において、さらに「該セラミクス結晶粒子と該両内部電極とを面接触させた」を追加することにより、特許請求の範囲の減縮をしようとするものである。
　そして、上記追加した構成は、本件特許公報の図面の図１及び図３に記載されていたものである。したがって、請求項１に係る訂正は、特許請求の範囲の減縮を目的とした明細書の訂正に該当する。
　
イ．上記訂正事項ｂ及びｆについて
　上記訂正事項ｂ及びｆは、上記訂正事項ａと整合を図るものであるから、明りょうでない記載の釈明を目的とした明細書の訂正に該当する。
　
ウ．上記訂正事項ｃ及びｄについて
　「セラミック」の記載は、例えば、特許請求の範囲の請求項１、明細書の【００１３】、【００１６】段落の記載からみて、明らかな誤記である。
　したがって、この訂正は、誤記の訂正を目的とした明細書の訂正に該当する。
　
エ．訂正事項ｅについて
　訂正前の【００２３】段落には「本実施例試料Ｎｏ．１〜３の場合は、・・・電圧非直線係数が５８〜５５、制限電圧比が５．５〜６．５Ｖ」と記載されており、電圧非直線係数と制限電圧比については、【００２１】段落の表１と数値が一致しているが、訂正前の【００２３】段落に記載されている、本実施例試料Ｎｏ．１〜３の場合のバリスタ電圧に関しては３．９Ｖであり、前記表１とは数値が一致していない。
　そこで、この訂正をすることにより、表１の記載と本実施例試料Ｎｏ．１〜３の場合のバリスタ電圧の記載とを一致させることができる。
　したがって、この訂正は、明りょうでない記載の釈明を目的とした明細書の訂正に該当する。
　
　そして、前記訂正事項ａ〜ｆのいずれの訂正事項も、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であり、いずれも、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張し、又は変更するものではない。
　
（３）むすび
　以上のとおりであるから、上記訂正は、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる、特許法第１２０条の４第３項において準用する平成６年法律第１１６号による改正前の特許法第１２６条第１項ただし書、第２項及び第３項の規定に適合するので、当該訂正を認める。
　
　
３．特許異議の申立てについての判断
（１）本件発明
　上記２．で示したように上記訂正が認められるから、本件の請求項１に係る発明（以下、「本件発明」という。）は、上記訂正に係る訂正明細書の特許請求の範囲の請求項１に記載された次のとおりのものである。
「【請求項１】セラミクス焼結体の内部に少なくとも一対の内部電極を、電圧非直線特性を発現する半導体セラミクス層を挟んで重なり合うように埋設してなる積層型バリスタにおいて、上記互いに対向する内部電極間に、該両内部電極に接触するセラミクス結晶粒子を少なくとも１つ以上存在させ、該セラミクス結晶粒子と該両内部電極とを面接触させたことを特徴とする積層型バリスタ。」
　
（２）引用刊行物に記載された発明
　当審で通知した取消しの理由で引用した刊行物（特開平１−２９１４０４号公報（異議申立人の提出した甲第１号証））には、「バリスタ、キャパシタ及びその製法」（発明の名称）に関して、「第１図に関し、そこにはセラミック材料によって隔てられた内部電極を有するセラミックの一体的ブロックから形成されたバリスタ（１０）の概略的断面図が示されている。特に、セラミックの一体的ブロックは、一連の（例示した具体例では三つ示されている）セラミック層とそれぞれ一体的に形成された上方及び下方密封即ち覆い層（１１）及び（１２）を有し、前記セラミック層はそれぞれ（１３）、（１４）及び（１５）の数字で示されている。
　バリスタは、第一極性の一対の電極（１６）、（１６）を有し、それらは端子領域（１７）によって結合されている。反対極性の電極（１８）、（１８）が端子（１９）によって結合されている。電極（１６）は、介在する誘電体層（１３）、（１４）及び（１５）によって電極（１８）から分離されている。
　ここまで記述したところでは、バリスタ又はキャパシタの構成は全く慣用的なものであり、本発明は誘電体層（１３）、（１４）及び（１５）の性質に関する。
　典型的な従来の誘電体セラミック層は、第１Ｂ図に概略的に示されているように、多数のセラミック粒子からなる。電極層（１６）と（１８）の間に介在する粒子は、粒子（２０）の如き大きな粒子が電極（１６）と（１８）の間の全距離にまたがっており、従って粒子（２０）によって示られた領域では電極間に粒子境界は存在しないようなやり方で粒径が無作為的に分布している。第二の領域では、一対の粒子（２１）が電極間にまたがり、それによって粒子（２１）と接合した電極（１６）と（１８）との間の領域に一つの粒子境界（２１Ａ）を定めている。同様に、粒子（２２）は、三つの粒子が電極の間の距離にまたがっており、電極間に二つの粒子境界が存在する構造をもたらすような大きさになっている。」（第４頁左下欄第５行〜同頁右下欄第１８行）こと、「第１図及び第１Ａ図には、電極（１６）と（１８）の間に介在する粒子境界の数が誘電体材料の全領域にわたって本質的に等しい誘電体層の場合の理想的な粒子構造が示されている。例示を簡単にするため、第１図及び第１Ａ図の誘電体成分は、粒子（２４）と粒子（２５）によって夫々定められる層の間の一つの粒子境界（２３）を与えるものとして示されている。実際問題として後に一層完全に説明するように、バリスタは層の予想可能な数、従って予想可能な数の粒子境界をもって形成され、境界の数は例示した一つの粒子境界構造よりも実質的に大きいであろう。
　例示するため、第２図は、本発明により形成されたセラミックの断面の顕微鏡写真を示す。例示した顕微鏡写真では、積層状体（３０）は五つの区別された層（３０Ａ）、（３０Ｂ）、（３０Ｃ）、（３０Ｄ）及び（３０Ｅ）からなり、それによって積層状体（３０）は四つの粒子境界領域（３１Ａ）、（３１Ｂ）、（３１Ｃ）及び（３１Ｄ）を示している。第２図の顕微鏡写真では、積層状体（３０）と、隣接した積層状体（３４）及び（３５）との間に介在する空隙領域（３３）、（３２）が例示されている。これらの介在領域は後で電極材料、典型的には溶融鉛で、・・・既知の方法で後で満たすことができる。別法として、積層状体（３４）と（３０）、及び（３５）と（３０）の間の領域（３３）及び（３２）には、生のセラミックを焼結したセラミック一体化物へ転化する前にスクリーニング等により、・・・電極形成用インクが与えられてもよい。」（第５頁左上欄第１８行〜同頁左下欄第９行）こと、「次に得られた構造体を１４００℃で１時間焼成し、セラミックを焼結させた。」（第６頁左下欄第１〜２行）こと、「第２図は、走査電子顕微鏡（ＳＥＭ）によってとられたセラミック断面粒子構造の写真である。
　第３図は、セラミック断面粒子構造のＳＥＭ写真の２４００倍の更に別の顕微鏡写真である。」（第１０頁左上欄第１６〜１９行）ことが、第１図〜第３図と共に記載されている。
　
（３）対比・判断
　本件発明と上記刊行物の特に第１図、第１Ａ図及び第１Ｂ図に記載された発明とを対比すると、上記刊行物に記載の「セラミックを焼結させた」こと、「電極（１６）と（１８）」、「バリスタを構成する誘電体セラミック層」、「セラミック粒子（２０）の如き大きな粒子が電極（１６）と（１８）の間の全距離にまたがって」いることは、それぞれ、本件発明の「セラミクス焼結体」、「一対の内部電極」、「電圧非直線特性を発現する半導体セラミクス層」、「該両内部電極に接触するセラミクス結晶粒子を少なくとも１つ以上存在させ」たことに相当し、また、上記刊行物の「一連のセラミック層」からなるバリスタは、第１図を参照すると積層しているので、本件発明の「積層型バリスタ」に相当する。
　すると、両者は、「セラミクス焼結体の内部に少なくとも一対の内部電極を、電圧非直線特性を発現する半導体セラミクス層を挟んで重なり合うように埋設してなる積層型バリスタにおいて、上記互いに対向する内部電極間に、該両内部電極に接触するセラミクス結晶粒子を少なくとも１つ以上存在させたことを特徴とする積層型バリスタ。」において一致し、本件発明では、該セラミクス結晶粒子と該両内部電極とを面接触させたのに対して、上記刊行物に記載の発明では、該セラミクス結晶粒子と該両内部電極との接触が、どのような接触であるのか記載がない点で、一応相違している。
　そこで、この相違点について検討すると、上記刊行物の第１図、第１Ａ図及び第１Ｂ図には、セラミック粒子（本件発明のセラミクス結晶粒子に相当）の断面が、円或いは楕円形状等の円弧で描かれている。そして、このような円弧では、通常、電極（１６）、（１８）等との接触は、１点となり、つまり点接触となるはずである。しかしながら、点接触は、分子１個による接触であり、通常はありえず、また、これら第１図、第１Ａ図及び第１Ｂ図は、概略的断面図であり、実際のセラミック粒子と電極との接触を示すものではない。
　そこで、実際のセラミック粒子と電極との接触を示す顕微鏡写真である上記刊行物の第２図を参照すると、セラミック粒子の断面が電極或いは電極となるべき部分に、面接触していることが示されている。この第２図は、第１図及び第１Ａ図に対応するものであるが、第１Ｂ図に対応する断面も第２図と同様にセラミック粒子と電極とが面接触となっていることは、自明のことであり、セラミック粒子（２０）の如き電極（１６）と（１８）の間の全距離にまたがっている粒子についても、当然にいえることである。
　してみると、上記相違点は、もはや相違点とは認められない。
　したがって、本件発明は、上記刊行物に記載の発明と全ての点において一致している。
　
（４）むすび
　以上のとおり、本件発明は、その出願前に日本国内において頒布された上記刊行物に記載された発明であるから、本件発明についての特許は、特許法第２９条第１項第３号の規定に該当し、特許を受けることができないものである。
　したがって、本件発明についての特許は、拒絶の査定をしなければならない特許出願に対してされたものと認める。
　よって、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第１４条の規定に基づく、特許法等の一部を改正する法律の一部の施行に伴う経過措置を定める政令（平成７年政令第２０５号）第４条第２項の規定により、結論のとおり決定する。
【異議決定日】
平成１４年１１月５日（２００２．１１．５）
【訂正の要旨】
（１）特許請求の範囲の請求項１について、
「【請求項１】セラミクス焼結体の内部に少なくとも一対の内部電極を、電圧非直線特性を発現する半導体セラミクス層を挟んで重なり合うように埋設してなる積層型バリスタにおいて、上記互いに対向する内部電極間に、該両内部電極に接触するセラミクス結晶粒子を少なくとも１つ以上存在させたことを特徴とする積層型バリスタ。」を、
「【請求項１】セラミクス焼結体の内部に少なくとも一対の内部電極を、電圧非直線特性を発現する半導体セラミクス層を挟んで重なり合うように埋設してなる積層型バリスタにおいて、上記互いに対向する内部電極間に、該両内部電極に接触するセラミクス結晶粒子を少なくとも１つ以上存在させ、該セラミクス結晶粒子と該両内部電極とを面接触させたことを特徴とする積層型バリスタ。」と訂正する。
（２）明細書【０００８】段落の記載について、
「【０００８】そこで本発明は、セラミクス焼結体の内部に少なくとも一対の内部電極を、電圧非直線特性を発現するセラミクス層を挟んで重なり合うように埋設してなる積層型バリスタにおいて、上記互いに対向する内部電極間に、該両内部電極に接触するセラミクス結晶粒子を少なくとも１つ以上存在させたことを特徴としている。」を、
「【０００８】
　そこで本発明は、セラミクス焼結体の内部に少なくとも一対の内部電極を、電圧非直線特性を発現するセラミクス層を挟んで重なり合うように埋設してなる積層型バリスタにおいて、上記互いに対向する内部電極間に、該両内部電極に接触するセラミクス結晶粒子を少なくとも１つ以上存在させ、該セラミクス結晶粒子と該両内部電極とを面接触させたことを特徴としている。」と訂正する。
（３）明細書【００１０】段落の記載について、「セラミック層６」を、「セラミクス層６」と訂正する。
（４）明細書【００１１】段落の記載について、「セラミック層２」を、「セラミクス層２」と訂正する。
（５）明細書【００２３】段落の記載について、「また、本実施例試料Ｎｏ．１〜３の場合は、バリスタ電圧が３．９Ｖ，電圧非直線係数が５８〜５５，制限電圧比が５．５〜６．５Ｖと、従来試料に比べていずれも向上している。」を、「また、本実施例試料Ｎｏ．１〜３の場合は、バリスタ電圧が３．９〜４．３Ｖ，電圧非直線係数が５８〜５５，制限電圧比が５．５〜６．５Ｖと、従来試料に比べていずれも向上している。」と訂正する。
（６）明細書【００２５】段落の記載について、
「【００２５】
　【発明の効果】
　以上のように本発明に係る積層型バリスタによれば、内部電極間に、該両内部電極に接触するセラミクス結晶粒子を少なくとも１つ以上存在させたので、静電気放電に対する破壊耐圧を向上でき、ノイズ対策部品として採用する場合の信頼性を向上できる効果がある。」を、
「【００２５】
　【発明の効果】
　以上のように本発明に係る積層型バリスタによれば、内部電極間に、該両内部電極に接触するセラミクス結晶粒子を少なくとも１つ以上存在させ、該両セラミクス結晶粒子と該両内部電極とを面接触させたので、静電気放電に対する破壊耐圧を向上でき、ノイズ対策部品として採用する場合の信頼性を向上できる効果がある。」と訂正する。
（５４）【発明の名称】
積層型バリスタ
（５７）【特許請求の範囲】
　【請求項１】　セラミクス焼結体の内部に少なくとも一対の内部電極を、電圧非直線特性を発現する半導体セラミクス層を挟んで重なり合うように埋設してなる積層型バリスタにおいて、上記互いに対向する内部電極間に、該両内部電極に接触するセラミクス結晶粒子を少なくとも１つ以上存在させ
、該セラミクス結晶粒子と該両内部電極とを面接触させた
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は、電圧非直線抵抗体として機能する積層型バリスタに関し、特に静電気放電に対する破壊耐量を向上できるようにした構造に関する。
　【０００２】
　【従来の技術】
　近年、産業用機器，家電製品，及び通信機器等のあらゆる装置にマイクロコンピュータが搭載されるようなっている。このマイクロコンピュータが搭載された機器では、半導体素子によるデジタル制御処理が行われることから、静電気放電等の電磁障害に伴う半導体素子の破壊や誤動作が生じるおそれがある。このような機器内部へのＥＭＩノイズの侵入経路は電源部分，及び信号配線部分が多いことから、この電源部，信号配線部の入出力部分に用いられるノイズフィルタの役割が重要視されている。
　【０００３】
　このようなノイズフィルタとして、従来、コンデンサ素子，コンデンサとインダクタとの複合系素子，インダクタ素子，あるいはバリスタ素子が用いられている。上記コンデンサ素子を用いた場合は、微小ノイズを除去するという点では優れているものの、静電気放電のような高速，かつ高電圧パルスが侵入するとコンデンサに電荷が蓄積されることから、何回も繰り返し侵入するノイズに対しては十分な吸収能力を示さない。これはインダクタ素子についても同様のことがいえる。また、コンデンサとインダクタとの複合素子の場合は、ホワイトノイズ等の吸収には適しているものの、共振周波数帯のトランジェント・ノイズはそのまま通過させてしまうことから、回路を保護できない。また高電圧ノイズに対しては波形を変えることは可能であるが、大きな波高値を抑えることができない。一方、バリスタ素子を用いた場合は、コンデンサのような電荷の蓄積がないことから、静電気放電や過渡的なサージ電流等のトランジェント・ノイズの吸収には適している。
　【０００４】
　また、近年の電子機器の分野においては、小型化，ＩＣ化，集積化が急速に進んでおり、これに伴ってバリスタ素子においても実装密度の向上を図るための超小型化，あるいは低電圧化の要求が強くなっている。しかし上記従来のバリスタ素子はディスクタイプが一般的であることから、超小型化，低電圧化の要求には対応できない。このような要求に対応するものとして、ディスク型に代わる積層型バリスタが提案されている（例えば、特公昭５８−２３９２１号公報参照）。この積層型バリスタは、半導体セラミクス層と内部電極とを交互に重ねてなる積層体を一体焼結して焼結体を形成し、この焼結体の両端面に上記各内部電極の一端面が接続される外部電極を形成して構成されている。この積層型バリスタによれば、上記半導体セラミクス層の結晶粒子を巨大に成長させることなく内部電極間の粒界数を小さくすることが可能であることから、動作電圧の低電圧化が実現でき、小型化にも対応できる。
　【０００５】
　【発明が解決しようとする課題】
　しかしながら上記従来の積層型バリスタでは、静電気放電に対する破壊耐圧が低く、ノイズ対策部品として採用する際の信頼性が低いという問題がある。例えば、市販されている積層型バリスタは、静電気放電による破壊耐圧は１０ＫＶより低いものがほとんどであることから、人体の移動等により発生する１５ＫＶ程度の静電気で破壊し易くなっており、この点での改善が要請されている。
　【０００６】
　本発明は上記従来の状況に鑑みてなされたもので、小型化，低電圧化の要求に対応できるとともに、静電気放電に対する破壊耐圧を向上してノイズ対策部品としての信頼性を向上できる積層型バリスタを提供することを目的としている。
　【０００７】
　【課題を解決するための手段】
　本件発明者らは、従来の積層型バリスタにおいて静電気放電に対する破壊耐圧が低くなっている原因について検討したところ、以下の点を見出した。上記積層型バリスタの電圧非直線特性は、内部電極とセラミクス半導体結晶粒子との接合界面，及び半導体結晶粒子同士の接合界面（結晶粒界）で形成されるショットキー障壁を利用して得られることは周知である。この各結合界面において、静電気放電のような高速，かつ高電圧のパルスを印加した場合のイミュニティは、上記内部電極と結晶粒子との結合界面の方が圧倒的に大きく、結晶粒子同士の結合界面の方は小さいことが判明した。つまり、従来の積層型バリスタは結晶粒子同士の結合界面を多く含んでいることから、それだけ破壊耐圧が低くなっていることを見出した。このことから、結晶粒子同士の結合界面を少なくし、内部電極と結晶粒子との結合界面をできるだけ多くすることによって、静電気放電に対する破壊耐圧を向上できることに想到し、本発明を成したものである。
　【０００８】
　そこで本発明は、セラミクス焼結体の内部に少なくとも一対の内部電極を、電圧非直線特性を発現するセラミクス層を挟んで重なり合うように埋設してなる積層型バリスタにおいて、上記互いに対向する内部電極間に、該両内部電極に接触するセラミクス結晶粒子を少なくとも１つ以上存在させ、
該セラミクス結晶粒子と該両内部電極とを面接触させた
　【０００９】
　【作用】
　本発明に係る積層型バリスタによれば、内部電極間に、該両内部電極に接触するセラミクス結晶粒子を存在させたので、この両方の内部電極に接触する結晶粒子を多くすることによって、電圧非直線特性を発現する内部電極と結晶粒子との結合界面を増やすことができる。その結果、静電気放電に対する破壊耐圧を向上でき、ノイズ吸収素子としての信頼性を向上できる。
　【００１０】
　【実施例】
　以下、本発明の実施例を図について説明する。図１及び図２は本発明の一実施例による積層型バリスタを説明するための図である。図において、１は本実施例の積層型バリスタである。このバリスタ１は直方体状のもので、ＺｎＯを主成分とする半導体セラミクス層２とＰｔからなる内部電極３とを交互に積層するとともに、これの最上部，最下部にダミーとしての
セラミクス
　【００１１】
　また、上記各内部電極３の一端面３ａは焼結体４の左，右端面４ａ，４ｂに交互に露出されており、残りの他の端面は
セラミクス
　【００１２】
　さらに上記焼結体４の左，右端面４ａ，４ｂにはＡｇからなる外部電極５が形成されており、該外部電極５は上記内部電極３の一端面３ａに電気的に接続されている。また上記焼結体４の表面部分，及び内部にはガラスが拡散されており、これにより漏れ電流の低減を図るとともに、湿度等に対する耐環境性を向上するようにしている。
　【００１３】
　そして、上記焼結体４の各内部電極３間に挟まれた部分は電圧非直線特性を発現する半導体セラミクス層２となっており、このセラミクス層２は厚さ２０μｍ以下に設定されている。また上記セラミクス層２は、平均粒径１０μｍ程度の結晶粒子により構成されており、この中には互いに対向する内部電極３の両方に接触する結晶粒子７が存在している。
　【００１４】
　本実施例によれば、対向する内部電極３間にこの両方に接触する結晶粒子７を形成したので、電圧非直線特性を発現する結晶粒子同士の結合界面を少なくして、内部電極３と結晶粒子７との結合界面を増やすことができ、それだけ静電気放電のような高速，高圧パルスに対する破壊耐圧を向上できる。ちなみに、従来構造では静電気耐量が１０ＫＶ程度であったのに対して、本実施例では２０ＫＶ以上に向上でき、ノイズ対策部品としての信頼性を向上できる。
　【００１５】
　次に本実施例の積層型バリスタ１の製造方法について説明する。まず、ＺｎＯ（９６．５モル％），Ｂｉ２Ｏ３（１．０モル％），Ｃｏ２Ｏ３（１．０モル％），ＭｎＯ（１．０モル％），Ｓｂ２Ｏ３（０．５モル％）をそれぞれ上記モル比で混合してなるセラミクス粉末に、Ｂ２Ｏ３，ＳｉＯ２，及びＺｎＯからなるガラス粉末を１．０重量％加えてセラミクス材料を形成する。この材料を平均粒径が１０μｍ程度となるよう粉砕混合してセラミクス原料を調製する。
　【００１６】
　上記セラミクス原料にブチラール系の有機バインダを混合し、リバース・ローラ・コータ方式により、厚さ２０μｍ以下のセラミクスグリーンシートを形成し、これを所定の大きさ，矩形形状に切り出して複数のセラミクス層２を形成する。これにより、このセラミクス層２にはこれの厚さ方向に単独で存在する結晶粒子７が複数個形成されることとなる。また、厚さ５０μｍのグリーンシートを形成し、これを所定の大きさ，矩形形状に切り出してダミーとしてのセラミクス層６を形成する。
　【００１７】
　次に、Ｐｔにビヒクルを混合してなる電極ペーストを作成し、このペーストを上記セラミクス層２の上面にスクリーン印刷して内部電極３を形成する。この場合、内部電極３の一端面３ａのみがセラミクス層２の外縁に位置し、残りの端面はセラミクス層２の内側に位置するように形成する。
　【００１８】
　次に、図２に示すように、上記セラミクス層２と内部電極３とが交互に重なり、かつ各内部電極３の一端面３ａがセラミクス層２の両外縁に交互に位置するように積層し、さらにこれの上面，下面にダミー用セラミクス層６を重ねる。次いで、これの積層方向に２ｔｏｎ／ｃｍ２の圧力を加えて圧着し、積層体を形成する。この積層体を所定寸法に切断し、これを空気中にて１２００℃で３時間焼成して焼結体４を得る。
　【００１９】
　次いで、外径５０ｍｍφ，内径４０ｍｍφ，深さ４ｋｇのアルミナ磁器ポット内に、上記焼結体４を収容するとともに、ホウケイ酸亜鉛ガラス粉末を添加する。この場合、焼結体５０ｇに対してガラス粉末は１ｇとなるようにする。そして上記ポットを２０ｒｐｍで回転させながら、上記ガラス粉末の軟化点以上の７００℃に加熱し、１０分間熱処理を行う。これにより上記焼結体４内にガラスを浸透拡散させる。
　【００２０】
　最後に、上記焼結体４の左，右端面４ａ，４ｂにＡｇペーストを塗布し、この後６００℃で１０分間焼き付けて外部電極５を形成する。これにより本実施例の積層型バリスタ１が製造される。
　【００２１】
　【表１】
　【００２２】
　表１は、上記製造方法により得られた積層型バリスタ１の効果を確認するために行った試験結果を示す。この試験は、内部電極３間に挟まれたセラミクス層２の厚さをそれぞれ１０μｍ，１５μｍ，２０μｍに変化させて本実施例試料Ｎｏ．１〜３を作成した。そして、この各試料のバリスタ電圧（Ｖ１ｍＡ），電圧非直線係数（α），ＩＲ（ＭΩ），制限電圧（Ｖ１５Ａ），静電気耐量（ＫＶ），及びサージ耐量（Ａ）を測定した。ここで、上記ＩＲはバリスタ電圧の５０％の電圧を印加したときの抵抗値、また制限電圧は１５Ａの電流を流したときの外部電極間の電圧値、さらに静電気耐量はＩＥＣ８０１−２にもとづく静電気パルスを１秒間隔で１０回印加した後のバリスタ電圧の変化率（ΔＶ１ｍＡ）が±１０％以内となる最大帯電電圧値である。さらにまた、上記サージ耐量はバリスタ素子に８／２０μｓｅｃの標準インパルス電流を５分間隔で２回印加した後のバリスタ電圧の変化率（ΔＶ１ｍＡ）が±１０％以内となる最大電流波高値である。また、比較するためにセラミクス層の厚さを２５μｍ，３０μｍとした従来試料Ｎｏ．４，５についても同様の測定を行った。
　【００２３】
　表１からも明らかなように、比較試料Ｎｏ．４及び５の場合は、制限電圧比が８．２，９．９Ｖと大きく、サージ耐量が７０Ａ，５０Ａと小さい。また静電気耐量は８，５ＫＶと小さく、破壊耐圧が低い。これは従来の積層型バリスタは、セラミクス層の厚さ方向における結晶粒子が複数個存在していることから、それだけ結晶粒子同士の結合界面が多くなり、その結果破壊耐圧が低くなっている。これに対して、本実施例試料Ｎｏ．１〜３の場合は、サージ耐量が１５０〜１２０Ａと高く、しかも静電気耐量が３０〜２４ＫＶと高くなっており、破壊耐圧が大幅に向上している。このようにセラミクス層の厚さ方向における結晶粒子の数を１つにして内部電極と結晶粒子との結合界面を多くすることによって、破壊耐圧を向上できることがわかる。また、本実施例試料Ｎｏ．１〜３の場合は、バリスタ電圧が３．９
〜４．３
　【００２４】
　図３は、上記実施例試料Ｎｏ．１〜３を研磨した後、マーサルエッチングし、これを顕微鏡で観察した結晶粒子の粒子構造を示す図である。図中、３は内部電極，７は結晶粒子である。同図からも明らかなように、本実施例試料のＺｎＯ結晶粒子の平均粒径は１０．３μｍであり、かつ互いに対向する内部電極３間に両電極に接触するＺｎＯ結晶粒子７が存在していることが確認できる。一方、厚さ２５，３０μｍの従来試料の場合は、両内部電極に接触する結晶粒子は全く存在していなかった。
　【００２５】
　【発明の効果】
　以上のように本発明に係る積層型バリスタによれば、内部電極間に、該両内部電極に接触するセラミクス結晶粒子を少なくとも１つ以上存在させ、
該両セラミクス結晶粒子と該両内部電極とを面接触させた
【図面の簡単な説明】
　【図１】本発明の一実施例による積層型バリスタを説明するための断面図である。
　【図２】上記実施例の積層型バリスタの製造方法を示す分解斜視図である。
　【図３】上記実施例の内部電極間の粒子構造を示す図である。
　【符号の説明】
　１　積層型バリスタ
　２　半導体セラミクス層
　３　内部電極
　４　焼結体
　７　セラミクス結晶粒子
　【表１】