【事件の表示】
　特願２００８−２４７２８３「電子素子実装体」拒絶査定不服審判事件〔平成２２年　４月　８日出願公開、特開２０１０−　８０６７１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯 
　本願は、平成２０年９月２６日の出願であって、原審において平成２５年１月２２日付けで拒絶理由が通知され、同年４月１日付けで手続補正がされたが、同年４月２４日付けで拒絶査定がなされ、これに対し、同年７月２６日に拒絶査定不服の審判が請求されるとともに、同日付けで手続補正がされ、同年１１月２１日付けで当審より審尋がなされ、平成２６年１月２７日に回答書が提出されたものである。 
 　 
第２　補正却下の決定 
［補正却下の決定の結論］ 
　平成２５年７月２６日付けの手続補正を却下する。 
　
［理由］ 
１．本願発明と補正後の発明 
　上記手続補正（以下、「本件補正」という。）は本件補正前の平成２５年４月１日付け手続補正による特許請求の範囲の請求項１に記載された 
　
　「第１のランドを有する第１の配線板と、
　第１の面と該第１の面に対向する第２の面とを有し、前記第１の面の側が前記第１のランドを介して前記第１の配線板に実装され、前記第２の面に第２のランドが設けられた、前記第１の配線板より小面積の第２の配線板と、
　前記第２のランドを介して前記第２の配線板に電気的に接続された電子素子と、を具備し、
　前記電子素子が、半導体の集積回路チップを備えかつグリッド状配列に設けられた端子を有する素子であり、
　前記第２の配線板が、前記電子素子の直下の位置に受動素子部品を埋設し、該受動素子部品が、前記電子素子用のバイパスコンデンサであること
　を特徴とする電子素子実装体。」 
　
という発明（以下、「本願発明」という。）を、 
　
　「第１のランドを有する第１の配線板と、
　第１の面と該第１の面に対向する第２の面とを有し、前記第１の面の側が前記第１のランドを介して前記第１の配線板に実装され、前記第２の面に第２のランドが設けられた、前記第１の配線板より小面積の第２の配線板と、
　前記第２のランドを介して前記第２の配線板に電気的に接続された電子素子と、を具備し、
　前記電子素子が、半導体の集積回路チップを備えかつグリッド状配列に設けられた端子を有する素子であり、
　前記第２の配線板が、内層配線層を備え、かつ、前記電子素子の直下の位置に、該内層配線層に対して表面実装された、両端に端子を有する表面実装用の受動素子部品を埋設して備え、該受動素子部品が、前記電子素子用のバイパスコンデンサであること
　を特徴とする電子素子実装体。」
　
という発明（以下、「補正後の発明」という。）に変更することを含むものである。 
　
２．新規事項の有無、補正の目的要件について 
　本件補正は、願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内において、補正前の特許請求の範囲の請求項１に記載された、「受動素子部品」に関し、「内層配線層を備え、かつ」、前記電子素子の直下の位置に、「該内層配線層に対して表面実装された、両端に端子を有する表面実装用の受動素子部品」と限定して、特許請求の範囲を減縮するものであるから、特許法第１７条の２第３項（新規事項）及び特許法第１７条の２第５項第２号（補正の目的）の規定に適合している。 
　
３．独立特許要件について 
　本件補正は特許請求の範囲の減縮を目的とするものであるから、上記補正後の発明が特許出願の際独立して特許を受けることができるものであるのかどうかについて以下に検討する。 
　
（１）補正後の発明 
　上記「１．本願発明と補正後の発明」の項で補正後の発明として認定したとおりである。 
　
（２）引用発明 
　原審の拒絶理由に引用された特開２００１−２４４３６８号公報（以下、「引用例」という。）には、図面とともに以下の事項が記載されている。 
　
イ．「【０００１】
【発明の属する技術分野】本発明は、ＬＳＩチップなどの電子部品を表面に実装可能であり、絶縁基板の内部にコンデンサなどの電気素子を内蔵した電気素子内蔵配線基板に関するものである。」（２頁１欄）
　
ロ．「【００１４】
【発明の実施の形態】本発明の電気素子内蔵配線基板の一実施例における概略断面図を示す図１をもとに詳細に説明する。本発明における配線基板Ａは、絶縁基板１の内部にキャビティ２が形成されており、そのキャビティ２内にコンデンサ素子３が内蔵されている。また、配線基板Ａのコンデンサ素子３が内蔵される直上には、電子部品として半導体素子４が実装されている。
【００１５】本発明において、配線基板Ａにおける絶縁基板１は、コンデンサ素子３を内蔵する部分が熱硬化性樹脂と無機フィラーとの混合物からなる第１の絶縁層（以下、単にＣＰＣ層という。）１ａによって構成されており、絶縁基板１の半導体素子４が実装される表面側、および／またはハンダボールパッドや接続ピンなどの接続端子が配設される裏面側に、少なくとも１層以上の繊維体中に熱硬化性樹脂を含浸してなる第２の絶縁層（以下、単にプリプレグ層という。）１ｂが積層形成されている。
（ＣＰＣ層）コンデンサ素子３を内蔵するＣＰＣ層１ａは、熱硬化性樹脂と無機質フィラーとの複合体からなるものであるが、無機フィラーには、例えば、ＳｉＯ2、Ａｌ2Ｏ3、ＡｌＮおよびＳｉ3Ｎ4の群から選ばれる少なくとも１種を好適に用いることができる。無機フィラーは熱硬化性樹脂に対して、３５〜７０体積％の割合で含有させることが望ましく、用いる無機フィラーの平均粒径は１．０〜２０μｍの範囲が最適である。このＣＰＣ層は、１層当たりの厚みが５０〜１５０μｍ程度であって、内蔵するコンデンサ素子などの電気素子の大きさに応じて適宜積層されて所定の厚みに形成されている。」（３頁３〜４欄）
　
ハ．「【００２１】この図２のコンデンサ素子３は、ＢａＴｉＯ3を主成分とするセラミック誘電体層５を積層して形成された直方状の積層体からなる積層型セラミックコンデンサからなるものであって、その積層体の外表面には、４つの正電極６ａと４つの負電極６ｂとが独立して均等に配置形成されている。図２（ａ）のコンデンサ素子においては、負電極６ｂは各辺の中央部に、正電極６ａは、各角部に形成されている。
【００２２】また、積層体の各セラミック誘電体層５間には、図２（ｂ）に示されるようなパターンの正極用内部電極７ａと図２（ｃ）に示されるようなパターンの負極用内部電極７ｂとが交互に形成されており、正極用内部電極７ａは、正電極６ａと、負極用内部電極７ｂは負電極６ｂと積層体の端面でそれぞれ電気的に接続されている。
【００２３】一方、ＣＰＣ層１ａ中に内蔵された上記の構造のコンデンサ素子３の電子部品搭載面表面との間のプリプレグ層１ｂには、第１の導体層８、および第２の導体層９が形成されている。そして、この第１の導体層８は、図３（ａ）のパターン図に示すように、コンデンサ素子３の４つの正電極６ａと、この正電極６ａから直上に絶縁層を垂直に貫通して形成されたビアホール導体１０を介して電気的に接続されている。
【００２４】また、同様に、第２の導体層９は、図３（ｂ）に示すパターン図に示すように、コンデンサ素子３の４つの負電極６ｂと、この負電極６ｂから直上に絶縁層を垂直に貫通して形成されたビアホール導体１１を介して電気的に接続されている。なお、第１の導体層８には、負電極６ｂと第２の導体層９とを接続するビアホール導体１１と接触しないように導体が形成された開口１２が形成されている。
【００２５】そして、コンデンサ素子３の正電極６ａと接続された第１の導体層８には、さらに、電子部品搭載面にかけてビアホール導体１３が形成されており、基板表面に設けられた正電極用ランド１４と接続されており、また同様に、コンデンサ素子３の負電極６ｂと接続された第２の導体層９には、さらに、電子部品搭載面にかけてビアホール導体１５が形成されており、基板表面に設けられた負電極用ランド１６と接続されている。」（３頁４欄〜４頁５欄）
　
ニ．「【００２７】そして、まず図４の工程図に示すように、上記ＣＰＣ層絶縁シート２０に対して、コンデンサ素子を内蔵するキャビティ２１をパンチングなどによって形成する（ａ）。一方、プリプレグ層絶縁シート２２に対してレーザー加工法により、ビアホール２３を形成し、そのビアホール２３にＣｕ粉末などの導電性粉末を含有する導電性ペーストを充填してビアホール導体２４を形成する（ｂ）。その後、このプリプレグ層絶縁シート２２の表面に、導体層２５を形成する（ｃ）。この導体層２５は例えば、Ｃｕ箔、Ａｌ箔などの金属箔をに絶縁シートの表面に貼着した後、レジスト塗布、露光、現像、エッチング、レジスト除去の工程によって所定のパターンの導体層を形成する方法、またはあらかじめ、樹脂フィルムの表面に前記金属箔を貼着して上記と同様にして所定のパターンの導体層を形成したものを前記絶縁シートの表面に転写する方法がある。このうち、後者の方法は、絶縁シートがエッチング液などにさらされることがなく、絶縁シートが劣化することがない点で後者の方が好適である。
【００２８】そして、ＣＰＣ層用絶縁シート２０のキャビティ２１内にコンデンサ素子２６を設置するとともに、この絶縁シート２０の上下に、前記（ｂ）（ｃ）の製造方法を応用して前記ビアホール導体２７や導体層２８、半導体素子との接続用パッド２９を形成したプリプレグ層用絶縁シート３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅを積層し、この積層物を前記ＣＰＣ用絶縁シートおよびプリプレグ層絶縁シート中の熱硬化性樹脂が硬化するに充分な温度で加熱することにより、図１に示したようなコンデンサ素子を内蔵した配線基板を作製することができる。
【００２９】なお、ＣＰＣ層用絶縁シート２０内に配設されたコンデンサ素子２６の正電極および負電極とプリプレグ層用絶縁シート３０のビアホール導体２７との電気的な接続を行なうために、ビアホール導体２７のコンデンサ素子２６との接続部および／またはコンデンサ素子２６の正電極および負電極表面に熱硬化温度で溶融可能な半田を塗布しておくことによって、コンデンサ素子とビアホール導体との接続を確実に行なうことができる。」（４頁５〜６欄）
　
　上記引用例の記載及び図面並びにこの分野における技術常識を考慮すると、上記ロ．の【００１４】における「本発明の電気素子内蔵配線基板の一実施例における概略断面図を示す図１をもとに詳細に説明する。本発明における配線基板Ａは、絶縁基板１の内部にキャビティ２が形成されており、そのキャビティ２内にコンデンサ素子３が内蔵されている。また、配線基板Ａのコンデンサ素子３が内蔵される直上には、電子部品として半導体素子４が実装されている。」との記載、及び図１によれば、電気素子内蔵配線基板は、配線基板（Ａ）と、半導体素子（４）とを備えている。
　また、前述の配線基板（Ａ）は、基板裏面と該基板裏面に対向する基板表面とを有し、前述の半導体素子（４）の直下の位置に、コンデンサ素子（３）を内蔵している。
　また、上記ハ．の【００２５】における「コンデンサ素子３の正電極６ａと接続された第１の導体層８には、さらに、電子部品搭載面にかけてビアホール導体１３が形成されており、基板表面に設けられた正電極用ランド１４と接続されており、また同様に、コンデンサ素子３の負電極６ｂと接続された第２の導体層９には、さらに、電子部品搭載面にかけてビアホール導体１５が形成されており、基板表面に設けられた負電極用ランド１６と接続されている。」との記載、及び図１によれば、前述の配線基板（Ａ）は、前記基板表面に正電極用ランド（１４）及び負電極用ランド（１６）が設けられている。
　また、図１によれば、前述の半導体素子（４）は、前述の正電極用ランド（１４）及び負電極用ランド（１６）を介して前述の配線基板（Ａ）に電気的に接続されていることが見て取れる。
　また、前述の半導体素子（４）は、半導体素子である以上、半導体の集積回路チップを備え端子を有することは技術常識である。
　また、前述のコンデンサ素子（３）は、前述の半導体素子（４）と電気的に接続されていることは明らかであるから、前述のコンデンサ素子（３）は、前述の半導体素子（４）用のコンデンサということができる。
　
　したがって、上記引用例には、以下の発明（以下、「引用発明」という。）が開示されているものと認められる。
　
　「基板裏面と該基板裏面に対向する基板表面とを有し、前記基板表面に正電極用ランド（１４）及び負電極用ランド（１６）が設けらた、配線基板（Ａ）と、
　前記正電極用ランド（１４）及び負電極用ランド（１６）を介して前記配線基板（Ａ）に電気的に接続された半導体素子（４）と、を具備し、
　前記半導体素子（４）が、半導体の集積回路チップを備え端子を有する素子であり、
　前記配線基板（Ａ）が、前記半導体素子（４）の直下の位置に、コンデンサ素子（３）を内蔵し、該コンデンサ素子（３）が、前記半導体素子（４）用のコンデンサである電気素子内蔵配線基板。」
　
（３）対比・判断 
　補正後の発明と引用発明とを対比する。 
ａ．引用発明の「基板裏面」、「基板表面」、「正電極用ランド（１４）及び負電極用ランド（１６）」、「配線基板（Ａ）」及び「半導体素子（４）」は、補正後の「第１の面」、「第２の面」、「第２のランド」、「第２の配線板」及び「電子素子」にそれぞれ対応する構成であり両者の間に実質的な差異はない。
ｂ．引用発明の「コンデンサ素子」は、「受動素子部品」に含まれる。
ｃ．引用発明の「コンデンサ素子を内蔵する」は、上記引用例の上記ニ．の【００２８】における「ＣＰＣ層用絶縁シート２０のキャビティ２１内にコンデンサ素子２６を設置する」との記載、及び図４によれば、コンデンサ素子をキャビティ（２１）内に設置（埋設）するものであるから、「受動素子部品を埋設する」ということができる。
ｄ．引用発明の「電気素子内蔵配線基板」は、半導体素子（４）を配線基板（Ａ）に実装しているから、「電子素子実装体」ということができる。
　
 　したがって、補正後の発明と引用発明は、以下の点で一致ないし相違している。
　
（一致点） 
　「第１の面と該第１の面に対向する第２の面とを有し、前記第２の面に第２のランドが設けられた、第２の配線板と、
　前記第２のランドを介して前記第２の配線板に電気的に接続された電子素子と、を具備し、
　前記電子素子が、半導体の集積回路チップを備え端子を有する素子であり、
　前記第２の配線板が、前記電子素子の直下の位置に受動素子部品を埋設して備え、該受動素子部品が、前記電子素子用のコンデンサである電子素子実装体。」
　
（相違点１）
　「電子素子実装体」の態様に関し、
　補正後の発明は、「第１のランドを有する第１の配線板」を備えるのに対し、引用発明は、その様な構成を備えない点。
　
（相違点２）
　「第２の配線板」の態様に関し、
　補正後の発明は、「前記第１の面の側が前記第１のランドを介して前記第１の配線板に実装され」ているのに対し、引用発明は、その様な構成を備えない点。
　
（相違点３）
　「第２の配線板」の面積に関し、
　補正後の発明は、「前記第１の配線板より小面積の」ものであるのに対し、引用発明は、その様な特定がない点。
　
（相違点４）
　「電子素子」の「端子」の態様に関し、
　補正後の発明は、「かつグリッド状配列に設けられた」ものであるのに対し、引用発明は、その様な特定がない点。
　
（相違点５）
　「受動素子部品」に関し、
　補正後の発明は、「内層配線層を備え、かつ」、前記電子素子の直下の位置に、「該内層配線層に対して表面実装された、両端に端子を有する表面実装用の」ものであるのに対し、引用発明は、その様な構成を備えない点。
　
（相違点６）
　「コンデンサ」に関し、
　補正後の発明は、「バイパス」コンデンサであるのに対し、引用発明は、その様な特定がない点。
　
　そこで、まず、上記相違点１ないし３について検討する。 
　電子素子実装体において、第１の配線板と、第１の配線板より小面積の第２の配線板とを備え、第２の配線板を第１の配線板のランドを介して第２の配線板の基板裏面の側で実装する技術は、例えば、特開２００４−３０４１５８号公報（段落【００７０】〜【００８４】、図６〜１０）に記載されているように周知技術である。
　そして、上記引用例の上記ロ．の【００１５】における「本発明において、配線基板Ａにおける絶縁基板１は、・・・絶縁基板１の半導体素子４が実装される表面側、および／またはハンダボールパッドや接続ピンなどの接続端子が配設される裏面側に、少なくとも１層以上の繊維体中に熱硬化性樹脂を含浸してなる第２の絶縁層（以下、単にプリプレグ層という。）１ｂが積層形成されている。」との記載、及び図１によれば、配線基板（Ａ）（第２の配線板）は、基板裏面にハンダボールパッドを備えており、配線基板（Ａ）（第２の配線板）の基板裏面の側で実装可能なものである。
　そうすると、上記周知技術に接した当業者であれば、引用発明に上記周知技術を採用して、補正後の発明のように「第１のランドを有する第１の配線板」を備えること（相違点１）、また、「前記第１の面の側が前記第１のランドを介して前記第１の配線板に実装する」こと（相違点２）、また、第２の配線板が、「前記第１の配線板より小面積の」ものとすること（相違点３）に格別な困難性はない。
　
　次に、上記相違点４について検討する。
　電子素子実装体において、電子素子の端子の構造をグリッド状配列にすることは、例えば、特開２００６−３２５０７号公報（段落【００１９】、図５）に記載されているように周知技術である。
　そうすると、上記周知技術に接した当業者であれば、引用発明の「半導体素子（４）」の「端子」に上記周知技術を採用して、補正後の発明のように「かつグリッド状配列に設けられた」端子とすることに格別な困難性はない。
　
　次に、上記相違点５について検討する。
　電子素子実装体において、内層配線層を備え、かつ電子素子の直下の位置に、該内層配線層に対して表面実装された、両端に端子を有する表面実装用の受動素子部品を埋設することは、例えば、国際公開第２００８／０６６０２８号（段落［００１３］〜［００２７］、図１，図２Ａ〜図２Ｄ）に記載されているように周知技術である。
　そうすると、上記周知技術に接した当業者であれば、引用発明に上記周知技術を採用して、補正後の発明のように「内層配線層を備え、かつ」、前記電子素子の直下の位置に、「該内層配線層に対して表面実装された、両端に端子を有する表面実装用の」受動素子部品とすることに格別な困難性はない。
　
　次に、上記相違点６について検討する。
　電子素子実装体において、電子素子を配線板に実装する際に放射ノイズを抑制するためにバイパスコンデンサを接続することは、例えば、前述の特開２００６−３２５０７号公報（段落【０００２】、図１）に記載されているように周知技術である。
　そうすると、上記周知技術に接した当業者であれば、引用発明の「コンデンサ」に上記周知技術を採用して、補正後の発明のように「バイパス」コンデンサとすることに格別な困難性はない。
　
　そして、補正後の発明の作用効果も、引用発明及び周知技術から当業者が容易に予測できる範囲のものである。 
 　 
　以上のとおり、補正後の発明は引用発明及び周知技術に基づいて容易に発明できたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。 
 　 
４．結語 
　したがって、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。  
 　 
第３　本願発明について 
１．本願発明 
　平成２５年７月２６日付けの手続補正は上記のとおり却下されたので、本願発明は、上記「第２　補正却下の決定　１．本願発明と補正後の発明」の項で「本願発明」として認定したとおりである。 
　 
２．引用発明 
　引用発明は、上記「第２　補正却下の決定」の項中の「３．独立特許要件について」の項中の「（２）引用発明」の項で認定したとおりである。 
 　 
３．対比・判断 
　本願発明は上記補正後の発明から当該本件補正に係る限定を省いたものである。 
　そうすると、本願発明の構成に当該本件補正に係る限定を付加した補正後の発明が、上記「第２　補正却下の決定」の項中の「３．独立特許要件について」の項で検討したとおり、引用発明及び周知技術に基づいて容易に発明できたものであるから、本願発明も同様の理由により、容易に発明できたものである。 
　 
４．むすび 
　以上のとおり、本願発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
　本願は、その余の請求項に論及するまでもなく拒絶すべきものである。
　よって、結論のとおり審決する。