【事件の表示】
　昭和６３年特許願第１６９９２３号「テスト容易化設計ルール検証装置」拒絶査定に対する審判事件［平成　２年　１月２２日出願公開、特開平　２−　１８６７３］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、昭和６３年７月７日の出願であって、その発明は、平成１１年１２月１３日付けの手続補正書により補正された明細書及び図面の記載からみて、特許請求の範囲の請求項１及び２に係る「テスト容易化設計ルール検証装置」であるところ、その請求項１に係る発明（以下「本件発明」という。）は、次のとおりのものと認める。
「　階層設計された論理回路のテスト容易化設計ルール検証を階層的に行うテスト容易化設計ルール検証装置において、
　前記論理回路の接続データをコンパイルする手段と、
　該手段によりコンパイルされたデータに基づいて、前記論理回路をそのうちの非展開モジュールを除いてプリミティブゲートまで階層展開を行うリンク処理手段と、
　前記非展開モジュールの入出力端子及びトップモジュールの外部入出力端子にそれぞれ端子属性及び端子極性を割り付ける手段と、
　前記外部入力端子に割り付けた端子属性及び端子極性を用いて、該入力端子から前記論理回路の内部に伝搬する負論理極性から反転信号属性を，正論理極性から非反転信号属性を作成する手段と、
　該手段により作成された信号属性をイベント駆動方式又はコンパイル方式を用いて伝搬させる手段と、
　前記プリミティブゲート又は非展開モジュールの有する伝搬特性に従って、テスト容易化設計ルールチェックを行いながら前記信号属性を伝搬させる手段と、
　前記信号属性の伝搬結果，端子属性，端子極性及びテスト容易化設計ルールに基づいて違反判定及び結果解析を行う手段とを具備してなることを特徴とするテスト容易化設計ルール検証装置。」
　なお、平成９年１２月２６日付け、平成１０年５月６日付けの手続補正は、補正却下が確定している。
　
　
２．引用例
　これに対し、原査定の拒絶の理由に引用された西宏晃、外２名、“テスト容易性検証プログラム”、情報処理学会全国大会講演論文集、情報処理学会、１９８８年３月、Ｖｏｌ．３６、Ｎｏ．３、２０４３頁〜２０４４頁（以下「引用例１」という。）には、以下のことが記載されている。
ア．「１．　はじめに
　（中略）我々が開発したテスト容易性検証プログラムは．テスト容易化設計された論理回路がテスト容易化設計ルールに従って設計されているかを検証できると共に，テスト容易化設計されていない論理回路についても，スキャン設計が可能かどうかを判定できるものである。」（２０４３頁左欄１〜１７行）
イ．「３．　テスト容易化設計ルール検証方式
　（中略）また，トップ・ダウンに階層設計される大規模回路も検証できるように，マクロ（ブラックボックス）の考えを導入した。」（２０４３頁左欄２８〜３５行）
ウ．「３．２　同期制約チェック
　論理回路内のＦＦは，外部入力端子から完全に制御されなければならない。非同期クロック，セット，リセット信号は許されない。よって，ＦＦの各入力端子に伝搬してくるクロック，セット，リセット信号が，外部入力端子から制御可能かどうかを以下の方法でチェックする。まず，ＦＦおよびマクロの入出力端子に機能的な意味を持たせた端子属性を定義する。また，ネガティブクロックで動作するＦＦや，マクロも扱えるように端子極性も定義した。表１に端子属性を示す。詳細な端子属性が決定できないマクロのために，併用端子属性も定義できるようにした。
　設計ルールの検証は，外部入力端子から，入力端子の持っている端子属性を回路内に伝搬することにより行う。この属性のことを信号属性と呼ぶ。信号属性伝搬の様子を図１に示す。」（２０４３頁左欄４２行〜同頁右欄１０行）
エ．「３．３　スキャン制約のチェック　
　（中略）スキャンシフトレジスタが正しく設計されているかは，３．２節と同様に，スキャンデータ信号属性やスキャンクロック信号属性を外部入力端子から伝搬してチェックを行う。（図２）。」（２０４４頁左欄１〜９行）
オ．「３．４　非同期制御系のチェック
　（中略）これも３．２節と同様に，上記イネーブル信号属性，インヒビット信号属性を外部入力端子から伝搬してチェックを行う（図３）。」（２０４４頁左欄１０〜１５行）
カ．「４　プログラムの処理フロー
　図４に本プログラムの処理フローを示す。論理設計記述言語には，端子属性や端子極性を与える記述が含まれていないので，コマンドを用いて同一タイプのモジュールの入出力端子に端子属性や端子極性を与えるようにした。接続記述に含まれるＦＦやマクロについては階層展開しないで，各々の入出力端子に端子属性や端子極性を自動的に割り付ける。階層展開後の接続データファイルには，接続記述の他にＦＦやマクロの入出力端子属性や端子極性が格納されている。テスト容易性検証プログラムは，接続データファイルを入力して，前述したトポロジカルなチェックや信号属性伝搬方式を用いて，（１）〜（４）の各設計ルールについてチェックを行う。そして，伝搬結果の結果解析を行い，テスト容易化設計ルールの違反箇所と，その該当ルールを指摘する。この違反箇所データファイルは，テスト容易化自動変換プログラムに接続される。」（２０４４頁左欄１６〜３０行）
キ．引用例１の図１(a)，(b)、図２には、それぞれ本願の第７図(a)，(b)、第８図に相当する例が示されている。また、引用例１の図３には、反転信号属性が伝搬することが示されている。
　
　
３．対比
　引用例１に記載された発明は、論理回路がテスト容易化設計ルールに従って設計されているかを検証するものであり（上記ア参照）、階層設計される大規模回路も検証できものであり（上記イ参照）、接続記述に含まれるＦＦやマクロについては階層展開しないで各々の入出力端子に端子属性や端子極性を自動的に割り付け、階層展開後の接続データファイルには、接続記述の他にＦＦやマクロの入出力端子属性や端子極性が格納されているものであることから（上記カ参照）、「階層設計された論理回路のテスト容易化設計ルール検証を階層的に行うテスト容易化設計ルール検証装置」に係る発明であることは、当業者に明らかである。
　引用例１に記載された発明は、「接続記述に含まれるＦＦやマクロについては階層展開しないで，各々の入出力端子に端子属性や端子極性を自動的に割り付ける。階層展開後の接続データファイルには，接続記述の他にＦＦやマクロの入出力端子属性や端子極性が格納されている。」（上記カ参照）と記載されていることから、接続記述及び端子属性・端子極性のデータからテスト容易化設計ルールの検証を行うための階層展開後の接続データを生成するものであることは明らかであり、上記キのとおり各例の記載から、非展開モジュールを除いてプリミティブゲートまで階層展開を行うものと認められる。したがって、引用例１に記載された発明は、「論理回路をそのうちの非展開モジュールを除いてプリミティブゲートまで階層展開を行う」点で、本件と一致している。
　引用例１に記載された発明は、ＦＦおよびマクロの入出力端子に機能的な意味を持たせた端子属性及び端子極性も定義し、外部入力端子から入力端子の持っている端子属性を回路内に伝搬すること（すなわち、信号属性伝搬）により、論理回路内のＦＦが外部入力端子から完全に制御可能という設計ルールの検証を行うもの（上記ウ参照）であり、非展開モジュールも扱う（上記カ参照）ことから、「非展開モジュールの入出力端子及び入出力端子にそれぞれ端子属性及び端子極性を割り付ける」点で、本件発明と一致している。
　引用例１に記載された発明は、「ＦＦおよびマクロの入出力端子に機能的な意味を持たせた端子属性を定義する。また，ネガティブクロックで動作するＦＦや，マクロも扱えるように端子極性も定義した。（中略）設計ルールの検証は，外部入力端子から，入力端子の持っている端子属性を回路内に伝搬することにより行う。この属性のことを信号属性と呼ぶ。」と記載されており（上記ウ参照）、第１図(a)及び第３図には反転信号属性が伝搬することが図示されていることから（上記キ参照）、「入力端子に割り付けた端子属性及び端子極性を用いて、反転信号属性及び非反転信号属性を作成する」点で、本件発明と一致している。
　引用例１に記載された発明は、テスト容易性検証プログラムは、接続データファイルを入力して、トポロジカルなチェックや信号属性伝搬方式を用いて、各設計ルールについてチェックを行うものであり（上記カ参照）、シミュレーションを実行する手法としてイベント駆動方式もコンパイル方式は共に周知のものであることに鑑みれば、引用例１に記載された発明は、「作成された信号属性をイベント駆動方式又はコンパイル方式を用いて伝搬させ、プリミティブゲート又は非展開モジュールの有する伝搬特性に従って、テスト容易化設計ルールチェックを行いながら前記信号属性を伝搬させる」点で、本件発明と一致している。
　引用例１に記載された発明は、伝搬結果の結果解析を行い、テスト容易化設計ルールの違反箇所とその該当ルールを指摘するものであり、この違反箇所データファイルは，テスト容易化自動変換プログラムに接続されるものであるから（上記ア、カ参照）、「信号属性の伝搬結果，端子属性，端子極性及びテスト容易化設計ルールに基づいて違反判定及び結果解析を行う」点で、本件発明と一致している。
　
　以上のことを踏まえると、本件発明と引用例１に記載された発明は、
「　階層設計された論理回路のテスト容易化設計ルール検証を階層的に行うテスト容易化設計ルール検証装置において、
　論理回路をそのうちの非展開モジュールを除いてプリミティブゲートまで階層展開を行い、
　非展開モジュールの入出力端子及び入出力端子にそれぞれ端子属性及び端子極性を割り付け、
　入力端子に割り付けた端子属性及び端子極性を用いて、該入力端子から前記論理回路の内部に伝搬する反転信号属性，非反転信号属性を作成し、
　該作成された信号属性をイベント駆動方式又はコンパイル方式を用いて伝搬させ、
　プリミティブゲート又は非展開モジュールの有する伝搬特性に従って、　テスト容易化設計ルールチェックを行いながら前記信号属性を伝搬させ、
　前記信号属性の伝搬結果，端子属性，端子極性及びテスト容易化設計ルールに基づいて違反判定及び結果解析を行うことを特徴とするテスト容易化設計ルール検証装置。」
の点で一致し、
（１）本件発明は、各処理動作をなす手段が明示されているのに対して、引用例１に記載された発明は、「手段」が明示されていない点、
（２）本件発明は、「コンパイルする手段」を具備しているのに対して、引用例１に記載された発明は、当該手段が明示されていない点、
（３）端子属性及び端子極性を割り付けるに当たり、本件発明が、トップモジュールの外部入出力端子にもそれぞれ端子属性及び端子極性を割り付けるのに対して、引用例１に記載された発明は、トップモジュールの外部入出力端子について明示していない点、
（４）本件発明が、「前記外部入力端子に割り付けた端子属性及び端子極性を用いて、該入力端子から前記論理回路の内部に伝搬する負論理極性から反転信号属性を、正論理極性から非反転信号属性を作成する」のに対し、引用例１に記載された発明は、どのようにして信号属性を割り付けるか明示していない点、
で相違している。
　
　
４．当審の判断
　まず相違点（１）について検討する。
　検証装置として、各処理動作をなす「手段」を有することは自明であり、この点に特段の技術的相違はない。
　
　次に、相違点（２）について検討する。
　引用例１に記載された発明は、上述のように、上記カの記載からみて、接続記述及び端子属性・端子極性のデータからテスト容易化設計ルールの検証を行うための階層展開後の接続データを生成するものであることは明らかである。したがって、接続記述から階層展開するに当たり、「論理回路の接続データをコンパイルする手段」を用いることは、当業者が普通に採用することである。
　
　次に、相違点（３）について検討する。
　ＥＤＡの分野における技術を参酌するに、外部入力端子は一般にトップモジュールに存在する。そして、論理回路の分野において、外部入力端子に極性を存在させることは周知(例えば、湯山俊夫、”ディジタルIC回路の設計”、ＣＱ出版株式会社、昭和６２年、第３版、１５５〜１５７頁に記載中の図６．３５及び図６．３８、藤たかし、外１名、“１９８６年版　最新Ｃ−ＭＯＳ　ＩＣ規格表”、CQ出版株式会社、昭和６１年、２６頁のピン接続図等参照。)である。
　してみれば、引用例１に記載された発明において、反転信号属性及び非反転信号属性の伝搬をトップモジュールの外部入力端子から行えるよう、端子属性と同様に端子極性をトップモジュールの外部入力端子に割り付けるようにすることは、当業者が容易になし得ることである。
　
　次に、相違点（４）について検討する。
　入力端子の端子属性、端子極性が決まれば論理回路の内部に伝搬する論理極性が決定されるが、いかなる論理極性のときに反転信号属性、非反転信号属性を作成するかは、当業者が適宜設計し得ることにすぎない。そして、上述のように、トップモジュールの外部入力端子に端子属性及び端子極性を割り付けることは容易になし得ることであるから、「外部入力端子に割り付けた端子属性及び端子極性を用いて、該入力端子から前記論理回路の内部に伝搬する負論理極性から反転信号属性を、正論理極性から非反転信号属性を作成する」ことは、当業者が容易になし得ることである。
　
　
　なお、出願人は、審判請求理由書において、本審決で引用例１としている文献について、「引用例２には、途中の論理素子においてチェックを行うような技術構成は、全く記載されていない。」と主張している。しかし、請求項１、２の記載を見ても、途中の論理素子においてチェックを行う構成は記載されていなく（なお、請求項２の「伝搬特性演算手段」は請求項１に記載されていない）、当該主張は本願の発明の構成に基づかない主張であるから、採用しない。また、同じく原査定の拒絶の理由に引用された室井克信、外４名、“大規模論理回路の論理設計ルール検証方式”、情報処理学会研究報告（８７−ＤＡ−３６−４）、情報処理学会、１９８７年２月１７日、Ｖｏｌ．８７、Ｎｏ．１２、１頁〜８頁及び室井克信、外４名、“スキャン設計された大規模論理回路に対する階層的論理設計ルール検証方式”、情報処理学会全国大会講演論文集、情報処理学会、１９８５年３月、Ｖｏｌ．３０、Ｎｏ．３、１９９１頁〜１９９２頁等に記載されている記号シミュレーション技術を踏まえれば、引用例１に記載された発明において、途中の論理素子においてチェックを行うようにすることは、当業者が容易になし得ることにすぎない。
　
　
５．むすび
　以上のとおり、本件発明は、引用例１に記載された発明に基いて、当業者が容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願の特許請求の範囲の他の請求項２に係る発明について論及するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。