【事件の表示】
　平成１年特許願第３２６２９２号「データ処理装置」拒絶査定に対する審判事件［平成３年８月１３日出願公開、特開平３−１８５５３０］について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
（手続の経緯、本件発明）
　本願は、平成１年１２月１４日の出願であって、その各請求項に係るそれぞれの発明は、平成８年７月３１日付け、平成９年８月１１日付けの各手続補正書により補正された明細書、図面の記載からみて、その特許請求の範囲に記載されたとおりのものであるところ、その請求項１に係る発明は、特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものである。
　「命令をデコードする命令デコード部と、命令を実行する命令実行部と、前記命令デコード部に接続され、前記命令デコード部の出力信号に従って前記命令実行部を制御することにより、前記命令デコード部と前記命令実行部とで命令をパイプライン処理させる制御部と、前記命令デコード部がデコードして更に前記命令実行部が実行を完了した命令のアドレス情報を蓄え、前記命令デコード部がデコードしたが前記命令実行部が実行しなかった命令のアドレス情報は蓄えない記憶装置と、前記記憶装置が蓄えたアドレス情報の数を記憶するレジスタとを備え、前記制御部は、前記レジスタの記憶値が所定値に達した場合に、例外を発生して例外処理ハンドラを起動すべくなしてあることを特徴とするデータ処理装置。」（以下、本件第１発明という。）
（引用刊行物）
　これに対し、原審において引用された特開昭６３ー８３８４１号公報（以下、刊行物１という。）には、プログラムテスト可能な計算機中央処理装置に関する発明が記載されており、「近年マイクロプロセッサの集積度が向上し、演算処理装置（上記プロセッサを構成する一つの要素、以下ＡＰＵと略記することがある）をキャッシュメモリや命令先取りバッファと一緒に同一素子内に集積して成るマイクロプロセッサ（計算機中央処理装置）が出現するようになって来た。」（第１頁右下欄第１６行〜第２頁左上欄第２行）、「ＡＰＵからキャッシュメモリへの入力信号をトレースメモリから取り出し観測することによって、ＡＰＵが実行した各命令の処理結果を知ることができ、キャッシュメモリよりＡＰＵへの出力信号を、同じくトレースメモリから取り出して観測することによって、ＡＰＵが取り込んだ命令の種類やデータの値を知ることができる。命令先取りバッファからＡＰＵへの出力信号は、ＡＰＵが実際に実行する命令と、実際に処理するデータとに正確に対応している。このため該出力信号をトレースメモリから取り出して観測することによって、パイプライン処理による先取り制御を実行中でも、分岐命令の実行や割り込みの発生によって生じた先取り命令の無効化の影響を受けることなく、ＡＰＵの動作を正確に追跡し、プログラムのテストを実施することができる。」（第２頁右上欄第１８行〜左下欄第１４行）、「図は本発明の一実施例を示すブロック図である。同図に見られる如く、ＡＰＵ１，キャッシュメモリ２，命令先取りバッファ３，ならびに先入れ先出し型のトレースメモリ１０及び１１が同一マイクロプロセッサ素子（計算機中央処理装置）４上に集積されている。１４は主記憶、９はクロック源、である。」（第２頁右下欄第９〜１５行）、「ＡＰＵ１と主記憶１４との中間にキャッシュメモリ２を置く。主記憶１４に格納しているプログラムやデータの中で、さしあたって使用する部分をキャッシュメモリ２に格納しておく。プログラムを実行する場合、ＡＰＵ１はキャッシュメモリにアドレス信号を発信して読出し書込みを試みる。命令先取りバッファ３は、ＡＰＵ１で実行中の命令に続く数命令をキャッシュメモリ２から取り出して格納しておく。ＡＰＵ１とキャッシュメモリ２の間は内部データバス５によって接続されており、内部データバス５上の信号は内部端子６によってトレースメモリ１０に供給される。一方、命令先取りバッファ３の出力信号すなわち命令列は内部命令バス７を経由してＡＰＵ１に送られて実行される。内部命令バス７の信号は内部端子８によってトレースメモリ１１に供給される。そしてこれらの各バス５，７上の信号の流れはクロック源９により供給されるクロック信号に同期して進行するものである。主記憶１４に記憶されたプログラムのテストを実行する場合は、内部端子６および８の信号を、それぞれトレースメモリ１０および１１に、クロック信号に同期して取り込み、蓄積しながらプログラムの一定区間を実行した後、ＡＰＵ１を停止させ、トレースメモリ１０および１１の内容を、ファースト・イン・ファースト・アウトでそれぞれ端子１２および１３によって外部から読みとることによって、プログラムの実行を追跡する。」（第３頁左上欄第６行〜右上欄第１４行）、「パイプライン処理中に命令先取りバッファ３に取り込まれた命令が、分岐条件が成立したために実行されない場合でも、実際にＡＰＵ１が実行する命令列をトレースメモリ１１によって追跡することが可能である。」（第３頁左下欄第１４〜１８行）と説明されている。
　同じく、原審において引用された特開昭５８ー８３６３号公報（以下、刊行物２という。）には、プログラム実行履歴情報収集方式の発明が記載されており、「これまでに行われている履歴情報収集は、自システム内に予め設けられているバッファメモリに履歴情報を退避記憶せしめるものであったことから、バッファメモリの容量に制約があって、しかも履歴情報が大量に存する場合には履歴情報の全てを退避記憶せしめ得ないという欠点がある。」（第１頁右下欄４〜１０行）、「第１図は従来技術に係る履歴情報収集方式を示したものである。・・・。通常オンラインシステムでは被試験プログラム１は何度も起動されるが、その度に情報収集プログラム２はメモリ３内に記憶された各種データを格納ポインタを更新しつつバッファメモリ４に所定アドレス順に格納記憶させているわけである。・・・。・・・自システム内に大容量のバッファメモリが要されるというものである。・・・。マイクロコンピュータシステムではメモリ容量に制限が加えられているばかりか、・・・実状である。」（・・・は文章省略箇所を示す。第１頁左下欄第１１行〜第２頁右上欄第４行）、「本発明は、被試験プログラムの実行に関しての各種データは一旦システム内に設けられている必要最小限の容量のバッファメモリに所定アドレス順に退避記憶されるものとし、このバッファメモリに記憶された各種データは空き時間を利用しシステム外に設けられた必要十分な容量のバッファに所定アドレス順に順次記憶されるようにしたものである。」（第２頁右上欄第９〜１６行）、「なお、バッファメモリ４に対する書き込みアクセスの終了は種々の方法によって検出可能である。例えばバッファメモリ４に対するアドレスバス上でのメモリアドレスを情報検出装置において監視し、そのアドレスが最終メモリアドレスに達したことを以て書込アクセス終了を検出し得る。この他情報検出装置において書込アクセス数を計数し、計数値が一定値に達したことを以て検出することも可である。」（第３頁左上欄第３〜１１行）と説明されている。
　同じく、原審において引用された特開昭６２ー５５７３８号公報（以下、刊行物３という。）には、プログラムカウンタトレース機構をもつデータ処理装置の発明が記載されており、「プログラムのデバックの際、障害に至るプログラムの実行の履歴を知ることは有効である。そのため、データ処理装置の中にはプログラムカウンタの値を逐次、メモリに蓄積し、障害発生時にその内容を読み出すことのできるプログラムカウンタトレース機構をもつものがある。」（第１頁右下欄第５〜１０行）、「第２図に本発明のデータ処理装置の全体構成を示す。本データ処理装置は、命令を読出し解読する命令フェッチ・デコーダ部１０と、命令部の制御情報を記憶し、演算部３０に対し制御情報２０５を与える演算制御部２０と、演算を実行する演算部３０と、命令やデータを記憶するメモリ４０と、メモリバス２００，２０１，２０１と、メモリへのアクセスを行うメモリインターフェース部９０，クラック（クロックの誤記）生成部とから構成されている。メモリインターフェース部は、・・・プログラムカウンタの出力５００をトレースするＰＣトレーサ７０と、・・・から構成されている。」（・・・は文章省略箇所を示す。第２頁右上欄第１行〜左下欄第１行）、「第１図はＰＣトレーサ７０の構成を示している。ＰＣトレーサ７０は、ジャンプフラグ７１と、トレーサアドレスカウンタ７２と、メモリ７３とから構成されている。・・・。メモリ７３は、プログラムカウンタ５０の出力が入力に接続され、ＷＥ入力１７６がオンのとき入力が書込まれる。ＷＥ入力１７６は、ＪＭＰ信号とＥＮＤ信号がオンのときと、ジャンプフラグとＥＮＤ信号がオンのとき、オンとなる。すなわち、ＪＭＰ信号とＥＮＤ信号がオンのときのプログラムカウンタの内容、つまり、ジャンプした先のアドレスとがメモリに書込まれる。このとき、カウンタ７２のアドレス出力１７２は、インクリメントされる。」（第２頁右下欄第３行〜第３頁左上欄第７行）、「第７図は、１０４番地と２００番地の命令を実行したときの本ＰＣトレーサ７０内の信号のタイムチャートを表したものである。・・・。メモリ７３のアドレスを生成するカウンタ７２は、ＷＥ信号１７６がオンのときの次のクロック８００の立上りでカウントアップされる。カウンタ７２の初期値がｎであるとすれば、プログラムカウンタの値１０４は本メモリ７３のｎ番地にセットされ、プログラムカウンタの値「２００」はｎ＋１番地にセットされる。」（・・・は、文章省略箇所を示す。第３頁左下欄第１５行〜右下欄第２０行）、「本発明によれば、命令データの先行フェッチ、デコードを行っているデータ処理装置において、実際の命令実行に則したプログラムカウンタの分岐先アドレスをトレースでき、プログラムのデバックを効率よく行なうことができる。」（第４頁左上欄２〜６行）と説明されている。
（対比・判断）
　そこで、本件第１発明と上記刊行物１記載の発明とを対比すると、
（ａ）上記刊行物１には、命令をデコードする命令デコード部に関する記載がないが、計算機における命令処理に際し、命令をデコードすることはごく普通に行われていることであって、上記刊行物１記載の発明においても、命令をデコードする命令デコード部を備えているとするのが自然であるから、上記刊行物１に命令をデコードする命令デコード部に関する記載がない点は、本件第１発明との実質的差異ではない。
（ｂ）上記刊行物１記載の発明のＡＰＵ１は、命令先取りバッファ３から送られてくる命令の実行を行っており、このＡＰＵ１は、本件第１発明における命令を実行する命令実行部に相当する。
（ｃ）上記刊行物１記載の発明においては、パイプライン処理による命令先取り制御を実行し、ＡＰＵ１にて命令を実行するよう制御されており、上記刊行物１には、当該制御を行う制御部を設けることについての直接的な記載はないものの、そのような制御部を備えているとみるのが自然であるから、本件発明が、命令デコード部に接続され、前記命令デコード部の出力信号に従って前記命令実行部を制御することにより、前記命令デコード部と前記命令実行部とで命令をパイプライン処理させる制御部を備えるとする点に関し、上記刊行物１記載の発明と実質的差異はない。
（ｄ）上記刊行物１記載の発明においては、主記憶１４からさしあたり使用する部分がキャッシュメモリ２に格納され、命令先取りバッファ３は、その内のＡＰＵ１で実行中の命令に続く数命令を取り出して格納しているところ、その格納された命令はＡＰＵ１により実行されると共にトレースメモリにも供給され記憶されるようになっている。してみると、トレースメモリに供給され記憶される命令はＡＰＵ１にて実行される命令であるから、本件第１発明と上記刊行物１記載の発明とは、記憶される内容が命令のアドレス情報であるか命令であるかという点で相違するものの、上記刊行物１記載の発明がトレースメモリを備えるとする点は、本件第１発明が記憶装置を備えるとする点に相当する。
  したがって、本件第１発明と上記刊行物１記載の発明とは、次の点で相違し、その余では一致する。
（ｉ）記憶装置（トレースメモリ）に記憶される内容に関し、本件第１発明においては、命令のアドレス情報であるとしているのに対し、上記刊行物１記載の発明においては、命令であるとしている点（括弧内は上記刊行物１記載の発明の表現）
（ｉｉ）本件第１発明においては、記憶装置が蓄えたアドレス情報の数を記憶するレジスタとを備え、制御部は、前記レジスタの記憶値が所定値に達した場合に、例外を発生して例外処理ハンドラを起動するようにしているのに対し、上記刊行物１記載の発明においてはそのようになっていない点
  そこで、上記相違点について検討する。
　上記相違点（ｉ）について
  本件の明細書第１０１頁第８〜１３行に、「上記実施例では、実行した命令のプログラムカウンタ値をトレースメモリに蓄える例について説明したが、トレースメモリにはリードしたメモリオペランドアドレス又はストアしたメモリオペランドのアドレス等、他のトレース情報を蓄える構成を採ってもよい。」と記載されているように、記憶する内容をどのようなものとするかは当業者が適宜なし得ることにすぎない。
　また、刊行物３にも、記憶する内容をプログラムカウンタの値とすることが記載されており、命令のアドレス情報を記憶するようにすることは、刊行物３から容易に導き出せることにすぎない。
　したがって、いずれにせよ、上記刊行物１記載の発明において、命令を記憶するのに代えて本件第１発明のように命令のアドレス情報を記憶するよう構成することは当業者が適宜なし得ることにすぎない。
　上記相違点（ｉｉ）について
　上記刊行物２には、履歴情報をバッファメモリ４（本件第１発明の記憶装置に相当する。）に記憶し、その後速やかに情報収集装置５内のバッファメモリ７に記憶させるようにすること、また、バッファメモリ４に対する書き込みアドレスの終了を、書込アクセス数を計数し、計数値が一定値に達したことを以て検出することが記載されており、本件第１発明において、記憶装置が蓄えたアドレス情報の数を記憶するレジスタの記憶値が所定値に達した場合に、記憶装置の内容を外部に取り出すようにする点に相当する。
  そして、コンピュータにおいて、各種処理の例外的事項を監視し、それぞれの例外的事項に応じた例外処理を起動することは本件出願前に普通に知られたこと（必要ならば、例えば、原審において引用された特開平１−１２４０４９号公報、あるいは、江村潤朗著「オペレーティグシステム入門」オーム社、昭和５３年発行、第７４〜８５頁、特に例外的状態の監視機構に関する記載、参照）であるから、上記刊行物１記載の発明において、トレースメモリがオーバーフローした場合に、本件第１発明のように、それをアドレス情報の数を記憶するレジスタの記憶値が所定値に達したことで検出し、例外処理ハンドラを起動するようにすることは、上記刊行物２及び周知技術から容易に導き出せることにすぎない。
  以上のとおりであるから、本件第１発明は、上記刊行物１〜３の発明に基き、周知技術を参酌して、当業者が容易に発明をすることができたものである。
  なお、本件第１発明において、記憶装置が、命令実行部が実行を完了した命令のアドレス情報を蓄え、命令実行部が実行しなかった命令のアドレス情報は蓄えないとする点は、上記刊行物３にも記載されており、本件第１発明における上記の点は上記刊行物３に基づいても当業者が容易に導き出せることにすぎない。
（むすび）
　よって、本件第１発明は、特許法第２９条第２項の規定により特許を受けることができない。　
　
　よって、結論のとおり審決する。