【事件の表示】
　特許第３３５５６５１号「静電気保護回路及び半導体装置」の請求項１ないし８に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３３５５６５１号の請求項１ないし８に係る特許を維持する。
【理　由】
 １．手続の経緯 
　特許第３３５５６５１号の請求項１ないし８に係る発明は、平成４年６月２５日に特許出願され、平成１４年１０月４日にその特許の設定登録がなされ、その後、ＮＥＣエレクトロニクス株式会社より特許異議の申立てがなされ、取消理由通知がなされ、その指定期間内である平成１６年８月１２日に訂正請求がなされたものである。 
２．訂正の適否についての判断 
（１）訂正の内容 
（１−１）訂正事項ａ 
「【請求項１】　基板と、入力端子又は出力端子と、電源端子と、を含む静電気保護回路であって、
　前記基板に形成されトランジスタのソース領域又はドレイン領域となる不純物領域であって第１の導電型の第１の不純物領域と、前記基板に形成され前記第１の不純物領域に接する不純物領域であって前記第１の導電型と逆導電型の第２の導電型の第２の不純物領域と、前記基板に形成され前記第２の不純物領域に接する不純物領域であって前記第１の導電型の第３の不純物領域と、を含み、
　前記第１の不純物領域と前記入力端子又は前記出力端子とは、第１のコンタクトホール群を介して接続され、
　前記第３の不純物領域と前記電源端子とは、第２のコンタクトホール群を介して接続され、
　前記第１のコンタクトホール群は、前記第２のコンタクトホール群に対向する領域を含み、
　前記第１のコンタクトホール群の前記第２のコンタクトホール群に対向する領域の長さは、１００μｍ以上であることを特徴とする静電気保護回路。」を
「【請求項１】　基板と、入力端子又は出力端子と、
第１の電源端子と、第２の電源端子と、
前記基板に形成されトランジスタのソース領域又はドレイン領域となる不純物領域であって第１の導電型の第１の不純物領域と、 
 
前記トランジスタのドレイン領域又はソース領域となる不純物領域であって前記第１の導電型の第４の不純物領域と、
前記基板に形成され前記第１の不純物領域に接する不純物領域であって前記第１の導電型と逆導電型の第２の導電型の第２の不純物領域と、
前記基板に形成され前記第２の不純物領域に接する不純物領域であって前記第１の導電型の第３の不純物領域と、を含み、
前記第１の不純物領域と前記入力端子又は前記出力端子とは、第１のコンタクトホール群を介して接続され、
前記第３の不純物領域と前記
第１の電源端子
前記第４の不純物領域と前記第２の電源端子とは、第３のコンタクトホール群を介して接続され、
前記第１のコンタクトホール群は、前記第２のコンタクトホール群に対向する領域を含み、
前記第１のコンタクトホール群の前記第２のコンタクトホール群に対向する領域の長さは、１００μｍ以上であることを特徴とする静電気保護回路。」と訂正する。
（１−２）訂正事項ｂ 
「【請求項５】　基板と、入力端子又は出力端子と、電源端子と、を含む半導体装置であって、
　前記基板に形成されトランジスタのソース領域又はドレイン領域となる不純物領域であって第１の導電型の第１の不純物領域と、前記基板に形成され前記第１の不純物領域に接する不純物領域であって前記第１の導電型と逆導電型の第２の導電型の第２の不純物領域と、前記基板に形成され前記第２の不純物領域に接する不純物領域であって前記第１の導電型の第３の不純物領域と、を含み、
　前記第１の不純物領域と前記入力端子又は前記出力端子とは、第１のコンタクトホール群を介して接続され、
　前記第３の不純物領域と前記電源端子とは、第２のコンタクトホール群を介して接続され、
　前記第１のコンタクトホール群は、前記第２のコンタクトホール群に対向する領域を含み、
　前記第１のコンタクトホール群の前記第２のコンタクトホール群に対向する領域の長さは、１００μｍ以上であることを特徴とする半導体装置。」を
「【請求項５】　基板と、入力端子又は出力端子と、
第１の電源端子と、第２の電源端子と、
前記基板に形成されトランジスタのソース領域又はドレイン領域となる不純物領域であって第１の導電型の第１の不純物領域と、
前記トランジスタのドレイン領域又はソース領域となる不純物領域であって前記第１の導電型の第４の不純物領域と、
前記基板に形成され前記第１の不純物領域に接する不純物領域であって前記第１の導電型と逆導電型の第２の導電型の第２の不純物領域と、前記基板に形成され前記第２の不純物領域に接する不純物領域であって前記第１の導電型の第３の不純物領域と、を含み、
前記第１の不純物領域と前記入力端子又は前記出力端子とは、第１のコンタクトホール群を介して接続され、
前記第３の不純物領域と前記
第１の電源端子
前記第４の不純物領域と前記第２の電源端子とは、第３のコンタクトホール群を介して接続され、
前記第１のコンタクトホール群は、前記第２のコンタクトホール群に対向する領域を含み、
前記第１のコンタクトホール群の前記第２のコンタクトホール群に対向する領域の長さは、１００μｍ以上であることを特徴とする半導体装置。」と訂正する。
（１−３）訂正事項ｃ 
 明細書６段落の「【０００６】
【課題を解決するための手段】
（１）本発明の静電気保護回路は、基板と、入力端子又は出力端子と、電源端子と、を含む静電気保護回路であって、
　前記基板に形成されトランジスタのソース領域又はドレイン領域となる不純物領域であって第１の導電型の不純物を含む第１の不純物領域と、前記基板に形成され前記第１の不純物領域に接する不純物領域であって前記第１の導電型と逆導電型の第２の導電型の不純物を含む第２の不純物領域と、前記基板に形成され前記第２の不純物領域に接する不純物領域であって前記第１の導電型の不純物を含む第３の不純物領域と、を含み、
　前記第１の不純物領域と前記入力端子又は前記出力端子とは、第１のコンタクトホール群を介して接続され、
　前記第３の不純物領域と前記電源端子とは、第２のコンタクトホール群を介して接続され、
　前記第１のコンタクトホール群は、前記第２のコンタクトホール群に対向する領域を含み、
　前記第１のコンタクトホール群の前記第２のコンタクトホール群に対向する領域の長さは、１００μｍ以上であることを特徴とする。
（２）本発明の静電気保護回路は、上記（１）記載の静電気保護回路において、前記第１の不純物領域は前記第２の不純物領域の内に形成されることを特徴とする。
（３）本発明の静電気保護回路は、上記（１）又は（２）に記載の静電気保護回路において、前記第３の不純物領域は前記第２の不純物領域の内に形成されることを特徴とする。
（４）本発明の静電気保護回路は、上記（１）乃至（３）のいずれかに記載の静電気保護回路において、前記基板は前記第１の導電型の不純物を含み、前記第３の不純物領域の不純物濃度は、前記基板の不純物濃度よりも高いことを特徴とする。
（５）本発明の半導体装置は、基板と、入力端子又は出力端子と、電源端子と、を含む半導体装置であって、
　前記基板に形成されトランジスタのソース領域又はドレイン領域となる不純物領域であって第１の導電型の不純物を含む第１の不純物領域と、前記基板に形成され前記第１の不純物領域に接する不純物領域であって前記第１の導電型と逆導電型の第２の導電型の不純物を含む第２の不純物領域と、前記基板に形成され前記第２の不純物領域に接する不純物領域であって前記第１の導電型の不純物を含む第３の不純物領域とを含み、
　前記第１の不純物領域と前記入力端子又は前記出力端子とは、第１のコンタクトホール群を介して接続され、
　前記第３の不純物領域と前記電源端子とは、第２のコンタクトホール群を介して接続され、
　前記第１のコンタクトホール群は、前記第２のコンタクトホール群に対向する領域を含み、
　前記第１のコンタクトホール群の前記第２のコンタクトホール群に対向する領域の長さは、１００μｍ以上であることを特徴とする。
（６）本発明の半導体装置は、上記（５）記載の半導体装置において、前記第１の不純物領域は前記第２の不純物領域の内に形成されることを特徴とする。
（７）本発明の半導体装置は、上記（５）又は（６）に記載の半導体装置において、前記第３の不純物領域は前記第２の不純物領域の内に形成されることを特徴とする。
（８）本発明の半導体装置は、上記（５）乃至（７）のいずれかに記載の半導体装置において、前記基板は前記第１の導電型の不純物を含み、前記第３の不純物領域の不純物濃度は、前記基板の不純物濃度よりも高いことを特徴とする。」を 
「【０００６】
【課題を解決するための手段】（１）本発明の静電気保護回路は、基板と、入力端子又は出力端子と、
第１の電源端子（例えば本件図１に示されている１５、以下同様）と、第２の電源端子（１６）
の第
不純物領域（３）
前記トランジスタのドレイン領域又はソース領域となる不純物領域であって前記第１の導電型の第４の不純物領域（４）と、
の第
の第
不純物領域（７）
第１の電源端子
前記第４の不純物領域と前記第２の電源端子とは、第３のコンタクトホール群を介して接続され、
（２）本発明の静電気保護回路は、上記（１）記載の静電気保護回路において、前記第１の不純物領域は前記第２の不純物領域の内に形成されることを特徴とする。
（３）本発明の静電気保護回路は、上記（１）又は（２）に記載の静電気保護回路において、前記第３の不純物領域は前記第２の不純物領域の内に形成されることを特徴とする。
（４）本発明の静電気保護回路は、上記（１）乃至（３）のいずれかに記載の静電気保護回路において、前記基板は前記第１の導電型の不純物を含み、前記第３の不純物領域の不純物濃度は、前記基板の不純物濃度よりも高いことを特徴とする。
（５）本発明の半導体装置は、基板と、入力端子又は出力端子と、
第１の電源端子（例えば本件図１に示されている１５、以下同様）と、第２の電源端子（１６）と、
前記基板に形成されトランジスタのソース領域又はドレイン領域となる不純物領域であって第１の導電型
の第
（３）
前記トランジスタのドレイン領域又はソース領域となる不純物領域であって前記第１の導電型の第４の不純物領域（４）と、
前記基板に形成され前記第１の不純物領域に接する不純物領域であって前記第１の導電型と逆導電型の第２の導電型
の第
の第
不純物領域（７）
前記第１の不純物領域と前記入力端子又は前記出力端子とは、第１のコンタクトホール群を介して接続され、
前記第３の不純物領域と前記
第１の電源端子
前記第４の不純物領域と前記第２の電源端子とは、第３のコンタクトホール群を介して接続され、
前記第１のコンタクトホール群の前記第２のコンタクトホール群に対向する領域の長さは、１００μｍ以上であることを特徴とする。
（６）本発明の半導体装置は、上記（５）記載の半導体装置において、前記第１の不純物領域は前記第２の不純物領域の内に形成されることを特徴とする。
（７）本発明の半導体装置は、上記（５）又は（６）に記載の半導体装置において、前記第３の不純物領域は前記第２の不純物領域の内に形成されることを特徴とする。
（８）本発明の半導体装置は、上記（５）乃至（７）のいずれかに記載の半導体装置において、前記基板は前記第１の導電型の不純物を含み、前記第３の不純物領域の不純物濃度は、前記基板の不純物濃度よりも高いことを特徴とする。」と訂正する。 
 （２）訂正の目的の適否、新規事項の有無及び拡張・変更の存否 
 （２−１）上記訂正事項ａ、ｂにおいて、
（２−１−１）「基板と、入力端子又は出力端子と、」の後に記載の「電源端子と、」を、「第１の電源端子と、第２の電源端子と、」と訂正する点については、明細書第７段落、および、図１、図２の記載において、電源には、電源ＶＤＤ（１５）、電源ＶＳＳ（１６）の２つがあることが記載されており、それぞれの電源に端子が必要であるから、各端子を、第１の電源端子、第２の電源端子とするこの訂正は、請求の範囲の減縮に該当する。
（２−１−２）「前記基板に形成されトランジスタのソース領域又はドレイン領域となる不純物領域であって第１の導電型の第１の不純物領域と、」の後に、「前記トランジスタのドレイン領域又はソース領域となる不純物領域であって前記第１の導電型の第４の不純物領域と、」を追加訂正する点について。
　訂正前の請求項１、５において、「トランジスタのソース領域又はドレイン領域となる不純物領域」が記載されており、ソース領域とドレイン領域が対になって形成されることはトランジスタの構成として当然の構成であり、かつ、本願実施例においても、トランジスタのソース領域とドレイン領域が対になって構成されているので、「前記基板に形成されトランジスタのソース領域又はドレイン領域となる不純物領域であって第１の導電型の第１の不純物領域」と対になる、「前記トランジスタのドレイン領域又はソース領域となる不純物領域であって前記第１の導電型の第４の不純物領域」を記載することは、請求の範囲の減縮に該当する。
（２−１−３）「前記第３の不純物領域と前記電源端子とは、」を、「前記第３の不純物領域と前記第１の電源端子とは、」と訂正する点について。
　この訂正は、上記（２−１−１）において電源端子について、第１と第２の二つを記載したことにより、実施例において該当する電源端子を明確にするために記載したもので、明瞭でない記載の釈明に該当する。
（２−１−４）「第２のコンタクトホール群を介して接続され、」の後に、「前記第４の不純物領域と前記第２の電源端子とは、第３のコンタクトホール群を介して接続され、」を追加する訂正について。
　上記、（２−１−２）において追加訂正した第４の不純物領域について、実施例の記載に基づいて、トランジスタの第４の不純物領域の接続を明確にしたもので、請求の範囲の減縮に該当する。
（２−１−５）よって、（２−１−１）ないし（２−１−４）のいずれの訂正も、明りょうでない記載の釈明または請求の範囲の減縮を目的とした明細書の訂正に該当し、いずれも、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。
　
（２−２）訂正事項ｃにおいて 
　訂正事項ｃは、上記訂正事項ａ、ｂとの整合を図るものであるから、明瞭でない記載の釈明を目的とした明細書の訂正に該当し、いずれも、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。 
（３）むすび 
　以上のとおりであるから、上記訂正は、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる、特許法第１２０条の４第３項において準用する平成６年法律第１１６号による改正前の特許法第１２６条第１項ただし書き、第２及び第３項の規定に適合するので、当該訂正を認める。 
　
３．特許異議の申立てについての判断 
（１）申立理由の概要 
　申立人ＮＥＣエレクトロニクス株式会社は、刊行物１（甲第１号証）：米国特許第５０６００３７号明細書、刊行物２（甲第２号証）：ESD Protection: Design and Layout Issues for VLSI Circuits IEEE Transactions on Industry Applications, vol25, no.1, January/February 1989 p41-47、刊行物３（甲第３号証）特開昭６４−４２８５５号公報を示し、本件特許の請求項１ないし８に係る発明は、甲第１号証に記載されており、請求項１ないし５に係る発明は、甲第２号証に記載されており、請求項１ないし８に係る発明は、甲第２号証、および、甲第３号証に記載された発明に基づいて容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができないものであるから、特許を取り消すべきと主張している。 
（２）取り消し理由の概要 
　取り消し理由は、以下のとおりである。 
「１．この出願の下記の請求項に係る発明は、その出願前国内において頒布された下記の刊行物１、２に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を取り消されるべきものである。 
２．この出願の下記の請求項に係る発明は、その出願前に国内において頒布された下記の刊行物１〜３に記載された発明に基づいて、その出願前にその発明の属する技術分野における通常の知識を有するものが、容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定に違反してされたものである。 
 　 
 　　　　　　　　　　　　　　　　　記 
 　 
　特許第３３５５６５１号の請求項１ないし８に係る発明は、その特許請求の範囲の請求項１ないし８に記載されたとおりのものと認める。 
 　 
　下記刊行物１〜３には、それぞれ特許異議申立書第４頁第２２行〜第１０頁第２行に記載の発明が記載されている（ただし、「甲第１号証」〜「甲第３号証」は、それぞれ「刊行物１」〜「刊行物３」と読み替える。）。 
 　 
 ・理由１、２ 
 ・請求項１〜８ 
 ・刊行物１、２、３ 
 ・備考 
 　特許異議申立書第１０頁第３行〜第１１頁第３行に記載の理由を参照のこと（ただし、「甲第１号証」〜「甲第３号証」は、それぞれ「刊行物１」〜「刊行物３」と読み替える。）。 
 　 
 ＜刊行物等一覧＞ 
 １．米国特許第５０６００３７号明細書（異議申立人の提出した甲第１号証） 
 ２．ESD Protection: Design and Layout Issues for VLSI Circuits IEEE Transactions on Industry Applications, vol25, no.1, January/February 1989 p41-47（異議申立人の提出した甲第２号証） 
 ３．特開昭６４−４２８５５号公報（異議申立人の提出した甲第３号証） 」
　
（３）本件請求項１ないし８に係る発明 
「【請求項１】　基板と、入力端子又は出力端子と、
第１の電源端子と、第２の電源端子と、
前記基板に形成されトランジスタのソース領域又はドレイン領域となる不純物領域であって第１の導電型の第１の不純物領域と、 
 
前記トランジスタのドレイン領域又はソース領域となる不純物領域であって前記第１の導電型の第４の不純物領域と、
前記基板に形成され前記第１の不純物領域に接する不純物領域であって前記第１の導電型と逆導電型の第２の導電型の第２の不純物領域と、
前記基板に形成され前記第２の不純物領域に接する不純物領域であって前記第１の導電型の第３の不純物領域と、を含み、
前記第１の不純物領域と前記入力端子又は前記出力端子とは、第１のコンタクトホール群を介して接続され、
前記第３の不純物領域と前記
第１の電源端子
前記第４の不純物領域と前記第２の電源端子とは、第３のコンタクトホール群を介して接続され、
前記第１のコンタクトホール群は、前記第２のコンタクトホール群に対向する領域を含み、
前記第１のコンタクトホール群の前記第２のコンタクトホール群に対向する領域の長さは、１００μｍ以上であることを特徴とする静電気保護回路。
【請求項２】請求項１記載の静電気保護回路において、前記第１の不純物領域は前記第２の不純物領域の内に形成されることを特徴とする静電気保護回路。
【請求項３】請求項１又は２に記載の静電気保護回路において、前記第３
の不純物領域は前記第２の不純物領域の内に形成されることを特徴とする静電気保護回路。
【請求項４】請求項１乃至３のいずれかに記載の静電気保護回路において
、前記基板は前記第１の導電型の不純物を含み、前記第３の不純物領域の不純物濃度は、前記基板の不純物濃度よりも高いことを特徴とする静電気保護回路。
【請求項５】　基板と、入力端子又は出力端子と、
第１の電源端子と、第２の電源端子と、
前記基板に形成されトランジスタのソース領域又はドレイン領域となる不純物領域であって第１の導電型の第１の不純物領域と、
前記トランジスタのドレイン領域又はソース領域となる不純物領域であって前記第１の導電型の第４の不純物領域と、
前記基板に形成され前記第１の不純物領域に接する不純物領域であって前記第１の導電型と逆導電型の第２の導電型の第２の不純物領域と、前記基板に形成され前記第２の不純物領域に接する不純物領域であって前記第１の導電型の第３の不純物領域と、を含み、
前記第１の不純物領域と前記入力端子又は前記出力端子とは、第１のコンタクトホール群を介して接続され、
前記第３の不純物領域と前記
第１の電源端子
前記第４の不純物領域と前記第２の電源端子とは、第３のコンタクトホール群を介して接続され、
前記第１のコンタクトホール群は、前記第２のコンタクトホール群に対向する領域を含み、
前記第１のコンタクトホール群の前記第２のコンタクトホール群に対向する領域の長さは、１００μｍ以上であることを特徴とする半導体装置。
【請求項６】請求項５記載の半導体装置において、前記第１の不純物領域
は前記第２の不純物領域の内に形成されることを特徴とする半導体装置。
【請求項７】請求項５又は６に記載の半導体装置において、前記第３の不
純物領域は前記第２の不純物領域の内に形成されることを特徴とする半導体装置。
【請求項８】請求項５乃至７のいずれかに記載の半導体装置において、前
記基板は前記第１の導電型の不純物を含み、前記第３の不純物領域の不純物濃度は、前記基板の不純物濃度よりも高いことを特徴とする半導体装置。」である。
　上記２．で示したように上記訂正が認められるから、本件の請求項１ないし８に係る発明は、上記訂正請求に係る訂正明細書の特許請求の範囲に記載された事項により特定されたとおりのものである。
　 
（４）刊行物等 
　刊行物にはそれぞれ、以下のような発明が記載されている。 
（４−１）刊行物１：米国特許第５０６００３７号明細書（異議申立人の提出した甲第１号証） 
　刊行物１には、「次に図７には、発明に従って構成された出力バッファの平面図が図示される。この出力バッファの一断面図は図８に示される。Ｎチャネルトランジスタ１１０は図４中で示された１０と同じ方法で形成される。図４のＣＭＯＳ出力バッファと同様にトランジスタ１２０はｎウエル１２２内に形成される。例示するならば発明の好適な実施例に応じたｎウエル１２２のシート抵抗は一般に１０００から４０００オーム／スクェアの範囲にある。ゲート電極１２４は４つの「指」を持っており、それぞれの「指」は直線上にのびるドレイン領域１２６とソース領域１２８との間でｎウエル領域１２２と重なる。すでに述べたように、ドレイン領域１２６とソース領域１２８とは、ゲート電極１２４が堆積され成形された後にｎウエル１２２中に形成されたＰ型拡散領域であり、その結果トランジスタが自己整合的に形成される。一例を挙げるならば、ソース領域１２８とドレイン領域１２６のシート抵抗は一般に３０から４０オーム／スクェアである。ドレイン領域１２６は、絶縁膜に設けられたコンタクトを介して金属配線１０４に接続され、出力端子として働く（図示しない）ボンディングパッド１０２に接続される。ソース領域１２８はコンタクト１１２を経由して金属配線１０４に接続され、基準電源Ｖｄｄに接続される。すでに述べたように、ゲート電極１２４は、ポリシリコンで形成され、出力バッファのインプットＩＮ１２０（回路図５の端子ＩＮ２０に相当）に接続される。明確化のため、図８の断面図において金属配線１０４による接続は概略が図示される。追加されたｎ型の伸びる拡散領域１４０は、ドレイン領域１２６のドレイン領域１２８とは反対側側面のｎ−ｗｅｌｌ　１２２の中に形成され、ドレイン領域１２６とは短い距離Ｄだけ均一に離間される。これらの直線状に形成された拡散領域１４０はソース領域１２８と共にコンタクト１１２と金属配線１０４によってＶｄｄ基準電源に接続される。・・・・・この例では、各々の拡散領域１４０の長さまたは幅Ｗは、ソース領域１２８またはドレイン領域１２６の長さまたは幅に等しい。・・・・・各々の領域の幅Ｗ箱の実施例において約２５０ミクロンである。」が、図７、８と共に記載されている。
（４−２）刊行物２：ESD Protection: Design and Layout Issues for VLSI Circuits IEEE Transactions on Industry Applications, vol25, no.1, January/February 1989 p41-47（異議申立人の提出した甲第２号証）
　刊行物２には「近年、ソース領域が接地された厚い酸化膜またはフィールド酸化膜を使ったデバイスが高度な入力保護として開発されている。重要なデザインパラメータを含むこのデバイスの典型的なレイアウトを図１に示す。基本的に正のストレスに対するこのデバイスの有効性は２次降伏モードを有する寄生バイポーラｎ−ｐ−ｎトランジスタ（ｎ型コレクタがドレインに、ベースが基板に、ｎ型エミッタがソースに形成される）の動作により得られる。・・・負極のストレスパルスに対してはダイオードとして動作し実質的に良好な保護が得られる。１次的な保護回路としてこのデバイスの最大の性能を得るためはレイアウトが重要である。・・・図１を参照するともう一つの重要なデザインパラメータがデバイス幅であり”Ａ”として表示される。このパラメータは、増加させると局所的な熱の発生を減少させ、不良となる閾値を改善させることができるので極大化されるべきである。実際のＡの値は・・・一般的には約１５０ミクロンである。」が、図１と共に記載されている。
（４−３）刊行物３
甲第３号証には、ＣＭＯＳ集積回路の入力保護として、ＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタの２種類のトランジスタを使用して静電気に対して入力保護を行うＣＭＯＳ集積回路装置が示されている。
　
（５）対比・判断 
（５−１）本件請求項１、５に係る発明と上記刊行物１に記載の発明とを対比する。
　刊行物１に記載の発明には、本件請求項１、５に係る発明の構成である、トランジスタのソース領域またはドレイン領域とは異なる「前記基板に形成され前記第２の不純物領域に接する不純物領域であって、前記第１の導電型の第３の不純物領域と、を含」む点の記載がない。
　よって、特許法第２９条第１項第３号に該当しない。また、刊行物１に記載の発明から当業者が容易に為し得たとも認められない。よって、特許法第２９条第２項の規定に違反しない。 
　（５−２）本件請求項２ないし４、および、６ないし８に係る発明と上記刊行物１に記載の発明とを対比する。
　請求項２ないし４、および、６ないし８に係る発明は、請求項１または５を引用しているので、請求項１、５に係る発明と同様の理由により、特許法第２９条第１項第３号に該当しない。また、刊行物１に記載の発明から当業者が容易に為し得たとも認められない。よって、特許法第２９条第２項の規定に違反しない。
（５−３）本件請求項１、５に係る発明と上記刊行物２、３に記載の発明とを対比する。
　刊行物２に記載の発明には、本件請求項１、５に係る発明の構成である、トランジスタのソース領域またはドレイン領域とは異なる「前記基板に形成され前記第２の不純物領域に接する不純物領域であって、前記第１の導電型の第３の不純物領域と、を含」む点の記載がない。
　よって、特許法第２９条第１項第３号に該当しない。また、刊行物２、３に記載の発明から当業者が容易に為し得たとも認められない。よって、特許法第２９条第２項の規定に違反しない。 
（５−４）本件請求項２ないし４、および、６ないし８に係る発明と上記刊行物２、３に記載の発明とを対比する。
　請求項２ないし４、および、６ないし８に係る発明は、請求項１または５を引用しているので、請求項１、５に係る発明と同様の理由により、特許法第２９条第１項第３号に該当しない。また、刊行物１に記載の発明から当業者が容易に為し得たとも認められない。よって、特許法第２９条第２項の規定に違反しない。
　
（５−５）対比のむすび 
　本件請求項１ないし８に係る発明は、刊行物１、２に記載された発明ではないので、特許法第２９条第１項第３号に該当せず、また、本件請求項１ないし８に係る発明は、刊行物１乃至３に基づいて当業者が容易に成し得たものとは認められないので、特許法第２９条第２項の規定に違反しない。
　
（６）むすび 
　以上のとおりであるから、特許異議申立の理由及び証拠によっては、本件請求項１〜８に係る特許を取り消すことができない。 
　また、他に本件請求項１〜８に係る特許を取り消すべき理由を発見しない。 
　したがって、本件発明についての特許は拒絶の査定をしなければならない特許出願に対してされたものと認めない。 
　よって、特許法の一部を改正する法律（平成６年法律第１１６号）附則第１４条の規則に基づく、特許法等の一部を改正する法律の施行に伴う経過措置を定める政令（平成７年政令第２０５号）第４条第２項の規定により、結論のとおり決定する。 
【異議決定日】
平成１７年７月１５日（２００５．７．１５）
【訂正の要旨】
審決（決定）の【理由】欄参照。
（５４）【発明の名称】
静電気保護回路及び半導体装置
（５７）【特許請求の範囲】
　【請求項１】基板と、入力端子又は出力端子と、
第１の電源端子と、第２の電源端子と
前記基板に形成されトランジスタのソース領域又はドレイン領域となる不純物領域であって第１の導電型の第１の不純物領域と、
前記トランジスタのドレイン領域又はソース領域となる不純物領域であって前記第１の導電型の第４の不純物領域と、
前記基板に形成され前記第１の不純物領域に接する不純物領域であって前記第１の導電型と逆導電型の第２の導電型の第２の不純物領域と、
前記基板に形成され前記第２の不純物領域に接する不純物領域であって前記第１の導電型の第３の不純物領域と、を含み、
前記第１の不純物領域と前記入力端子又は前記出力端子とは、第１のコンタクトホール群を介して接続され、
前記第３の不純物領域と前記
第１の電源端子
前記第４の不純物領域と前記第２の電源端子とは、第３のコンタクトホール群を介して接続され、
前記第１のコンタクトホール群は、前記第２のコンタクトホール群に対向する領域を含み、
前記第１のコンタクトホール群の前記第２のコンタクトホール群に対向する領域の長さは、１００μｍ以上であることを特徴とする静電気保護回路。
　【請求項２】請求項１記載の静電気保護回路において、前記第１の不純物領域は前記第２の不純物領域の内に形成されることを特徴とする静電気保護回路。
　【請求項３】請求項１又は２に記載の静電気保護回路において、前記第３の不純物領域は前記第２の不純物領域の内に形成されることを特徴とする静電気保護回路。
　【請求項４】請求項１乃至３のいずれかに記載の静電気保護回路において、前記基板は前記第１の導電型の不純物を含み、前記第３の不純物領域の不純物濃度は、前記基板の不純物濃度よりも高いことを特徴とする静電気保護回路。
　【請求項５】基板と、入力端子又は出力端子と、
第１の電源端子と、第２の電源端子と
前記基板に形成されトランジスタのソース領域又はドレイン領域となる不純物領域であって第１の導電型の第１の不純物領域と、
前記トランジスタのドレイン領域又はソース領域となる不純物領域であって前記第１の導電型の第４の不純物領域と、
前記基板に形成され前記第１の不純物領域に接する不純物領域であって前記第１の導電型と逆導電型の第２の導電型の第２の不純物領域と、前記基板に形成され前記第２の不純物領域に接する不純物領域であって前記第１の導電型の第３の不純物領域と、を含み、
前記第１の不純物領域と前記入力端子又は前記出力端子とは、第１のコンタクトホール群を介して接続され、
前記第３の不純物領域と前記
第１の電源端子
前記第４の不純物領域と前記第２の電源端子とは、第３のコンタクトホール群を介して接続され、
前記第１のコンタクトホール群は、前記第２のコンタクトホール群に対向する領域を含み、
前記第１のコンタクトホール群の前記第２のコンタクトホール群に対向する領域の長さは、１００μｍ以上であることを特徴とする半導体装置。
　【請求項６】請求項５記載の半導体装置において、前記第１の不純物領域は前記第２の不純物領域の内に形成されることを特徴とする半導体装置。
　【請求項７】請求項５又は６に記載の半導体装置において、前記第３の不純物領域は前記第２の不純物領域の内に形成されることを特徴とする半導体装置。
　【請求項８】請求項５乃至７のいずれかに記載の半導体装置において、前記基板は前記第１の導電型の不純物を含み、前記第３の不純物領域の不純物濃度は、前記基板の不純物濃度よりも高いことを特徴とする半導体装置。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】本発明は相補型ＭＯＳ半導体装置において、信号入力端子もしくは信号出力端子に接続された内部回路について、静電気に対し保護を行う回路に関する。
　【０００２】
　【従来の技術】図４は入力回路の静電気保護装置の一例を示す回路図である。図４において信号入力パッド２と電源ＶＳＳを接続するゲート・コントロール・ダイオード１０及び、電源ＶＳＳと信号入力パッド１７，電源ＶＤＤをそれぞれ接続するダイオード１１，１２は静電気保護装置を構成する。また、Ｐｃｈトランジスタ１４とＮｃｈトランジスタ１３はインバータを構成する内部回路であり、以降図示されない次段内部回路と接続される。このような構成を持つ静電気保護装置において、電源ＶＤＤまたは電源ＶＳＳに対し負極性の高電圧ノイズが入力パッド１７に印加された場合、電流は電源ＶＤＤから逆方向にバイアスされたダイオード１２を通り電源ＶＳＳへ流れ、さらに電源ＶＳＳから順方向にバイアスされたダイオード１１を通り入力パッド１７へと流れる。一方、電源ＶＤＤまたは電源ＶＳＳに対し正極性の高電圧ノイズが入力パッド１７に印加された場合、電流は入力パッド１７からゲート・コントロール・ダイオード１０を通り電源ＶＳＳへ流れる経路と、または入力パッド１７から逆方向にバイアスされたダイオード１１を通り電源ＶＳＳへ流れ、さらに電源ＶＳＳから順方向にバイアスされたダイオード１２を通り電源ＶＤＤへと流れる経路を有する。
　【０００３】以上のような回路を実現するために、従来は図３に示す断面図をもつ図５のレイアウトパターンを使用していた。図３において、Ｎ型基板１内にＰウエル領域２とＮ型の不純物領域８が形成され、さらにＰウエル領域２内にはＰ型の不純物領域６とＮ型のドレイン領域３及びＮ型のソース領域４が形成されており、Ｎ型の不純物領域８上には電源ＶＤＤに接続された金属配線とＮ型の不純物領域８とを接続するコンタクトホール群が、Ｐ型の不純物領域６上には電源ＶＳＳに接続された金属配線とＰ型の不純物領域６とを接続するコンタクトホール群が、Ｎ型のドレイン領域３上には信号入力パッド１７に接続された金属配線とＮ型のドレイン領域３とを接続するコンタクトホール群が、Ｎ型のソース領域４上には電源ＶＳＳに接続された金属配線とＮ型のソース領域４とを接続するコンタクトホール群がそれぞれ形成されている。なお、図３において、１８は金属配線、１９はコンタクトホール、２０は絶縁膜をそれぞれ示している。Ｎ型のドレイン領域３とＮ型のソース領域４および電源ＶＳＳに接続されたゲート５が図４内のゲート・コントロール・ダイオード１０を、Ｎ型のドレイン領域３とＰウエル領域２が図４内のダイオード１１を、Ｐウエル領域２とＮ型基板１が図４内のダイオード１２をそれぞれ形成している。レイアウト構成上は図５において、上記Ｎ型の不純物領域８は静電気保護装置の矩形の外周として形成され、その内側のＰウエル領域２内にＰ型不純物領域６が同じく矩形のストッパー枠として形成されている。その枠内のＰウエル領域２上にＮ型のドレイン領域３とＮ型のソース領域４がゲート５をはさんで交互に配置されている。ここで静電気が印加されたときノイズ除去のための電流はコンタクトホールが対向している部分を通るため、その経路は、電源ＶＤＤに対し負極性の高電圧ノイズが入力パッド１７に印加された場合、ドレイン領域３上のコンタクトホール群と不純物領域８上のコンタクトホール群の間であり、電源ＶＤＤに対し正極性の高電圧ノイズが入力パッド１７に印加された場合は、ドレイン領域３上のコンタクトホール群と不純物領域８上のコンタクトホール群との間と、ドレイン領域３上のコンタクトホール群からソース領域４上のコンタクトホール群と不純物領域６上のコンタクトホール群を通り不純物領域８上のコンタクトホール群へと至る経路である。電源ＶＳＳに対し負極性の高電圧ノイズが入力パッド１７に印加された場合、ノイズ除去のため電流が通る経路はドレイン領域３上のコンタクトホール群と不純物領域６上のコンタクトホール群の間であり、電源ＶＳＳに対し正極性の高電圧ノイズが入力パッド１７に印加された場合は、ドレイン領域３上のコンタクトホール群と不純物領域６上のコンタクトホール群との間及び、ドレイン領域３上のコンタクトホール群とソース領域４上のコンタクトホール群との間である。
　【０００４】
　【発明が解決しようとする課題】しかし、従来の図５のようなレイアウトパターンの静電気保護装置では、ドレイン領域３上のコンタクトホール群と不純物領域８上のコンタクトホール群が対向して配置されている部分が少ないため、ドレイン領域３上のコンタクトホール群から不純物領域８上のコンタクトホール群までの間の経路が少なく、高電圧，大電流に弱いため破壊を起こすという問題があった。
　【０００５】そこで本発明は、上記の問題を解決し、高電圧，大電流のノイズに対して内部回路を保護する静電気保護装置を実現するものである。
　【０００６】
　【課題を解決するための手段】（１）本発明の静電気保護回路は、基板と、入力端子又は出力端子と、
第１の電源端子（例えば本件図１に示されている１５、以下同様）と、第２の電源端子（１６）
不純物領域（３）
前記トランジスタのドレイン領域又はソース領域となる不純物領域であって前記第１の導電型の第４の不純物領域（４）と、
不純物領域（７）
第１の電源端子
前記第４の不純物領域と前記第２の電源端子とは、第３のコンタクトホール群を介して接続され、
　（２）本発明の静電気保護回路は、上記（１）記載の静電気保護回路において、前記第１の不純物領域は前記第２の不純物領域の内に形成されることを特徴とする。
　（３）本発明の静電気保護回路は、上記（１）又は（２）に記載の静電気保護回路において、前記第３の不純物領域は前記第２の不純物領域の内に形成されることを特徴とする。
　（４）本発明の静電気保護回路は、上記（１）乃至（３）のいずれかに記載の静電気保護回路において、前記基板は前記第１の導電型の不純物を含み、前記第３の不純物領域の不純物濃度は、前記基板の不純物濃度よりも高いことを特徴とする。
　（５）本発明の半導体装置は、基板と、入力端子又は出力端子と、
第１の電源端子（例えば本件図１に示されている１５、以下同様）と、第２の電源端子（１６）
前記基板に形成されトランジスタのソース領域又はドレイン領域となる不純物領域であって第１の導電型の第１の不純物領域
（３）
前記トランジスタのドレイン領域又はソース領域となる不純物領域であって前記第１の導電型の第４の不純物領域（４）と、
前記基板に形成され前記第１の不純物領域に接する不純物領域であって前記第１の導電型と逆導電型の第２の導電型の第２の不純物領域と、前記基板に形成され前記第２の不純物領域に接する不純物領域であって前記第１の導電型の第３の
不純物領域（７）
前記第１の不純物領域と前記入力端子又は前記出力端子とは、第１のコンタクトホール群を介して接続され、
前記第３の不純物領域と前記
第１の電源端子
前記第４の不純物領域と前記第２の電源端子とは、第３のコンタクトホール群を介して接続され、
前記第１のコンタクトホール群は、前記第２のコンタクトホール群に対向する領域を含み、
前記第１のコンタクトホール群の前記第２のコンタクトホール群に対向する領域の長さは、１００μｍ以上であることを特徴とする。
　（６）本発明の半導体装置は、上記（５）記載の半導体装置において、前記第１の不純物領域は前記第２の不純物領域の内に形成されることを特徴とする。
　（７）本発明の半導体装置は、上記（５）又は（６）に記載の半導体装置において、前記第３の不純物領域は前記第２の不純物領域の内に形成されることを特徴とする。
　（８）本発明の半導体装置は、上記（５）乃至（７）のいずれかに記載の半導体装置において、前記基板は前記第１の導電型の不純物を含み、前記第３の不純物領域の不純物濃度は、前記基板の不純物濃度よりも高いことを特徴とする。
　【０００７】
　【実施例】図１，図２は本発明のＮ型基板上に形成された相補型ＭＯＳ半導体装置の信号入力端子の静電気保護装置における実施例を示すレイアウトパターン図である。図１において、１５は電源ＶＤＤ、１６は電源ＶＳＳを表す。また、図１において、外周には矩形のＮ型不純物領域８がＰウエル領域２を囲む形でＮ型基板上に形成されており、その上部には電源ＶＤＤに接続された金属配線とＮ型の不純物領域８とを接続するコンタクトホール群が形成されている。Ｐウエル領域内では図４回路中のダイオード１２をつくるために矩形のＮ型不純物領域７が形成されており、その上部には電源ＶＤＤに接続された金属配線とＮ型の不純物領域７とを接続するコンタクトホール群が形成されている。これは、Ｎ型基板とＰウエル領域により構成されるＮ−Ｐ−ダイオードでは逆方向に電圧が印加された場合、ツェナー電圧が約５０Ｖと高く、ゲート５が破壊されるため、ツェナー電圧が１５Ｖと低いＮ＋Ｐ−ダイオードをＮ型不純物領域７とＰウエル領域により形成するためである。そのさらに内側のＰウエル領域には矩形のＰ型不純物領域６が形成され、その上部には電源ＶＳＳに接続された金属配線とＰ型の不純物領域６とを接続するコンタクトホール群が形成されている。その内側には矩形のＮ型ドレイン領域３，電源ＶＳＳに接続された矩形のゲート５，矩形のＮ型ソース領域４がそれぞれ外側から上記の順に形成されており、Ｎ型のドレイン領域３上には信号入力端子に接続された金属配線とＮ型のドレイン領域３とを接続するコンタクトホール群が、Ｎ型のソース領域４上には電源ＶＳＳに接続された金属配線とＮ型のソース領域４とを接続するコンタクトホール群がそれぞれ形成されている。一方図２ではＰウエル領域内において矩形のＰ型不純物領域６の内側には櫛形のＮ型ドレイン領域３，Ｕ字形のＮ型ソース領域４が、あいだに電源ＶＳＳに接続されたゲート５をはさんで形成されており、同じくＮ型のドレイン領域３上には信号入力回路に接続された金属配線とＮ型のドレイン領域３とを接続するコンタクトホール群が、Ｎ型のソース領域４上には電源ＶＳＳに接続された金属配線とＮ型のソース領域４とを接続するコンタクトホール群ががそれぞれ形成されている。図１，図２の実施例ともに、Ｎ型ドレイン領域３とＰウエル領域により図４回路中のダイオード１１を構成し、Ｎ型ドレイン領域３とゲート５及びＮ型ソース領域４により図４回路中のゲート・コントロール・ダイオード１０を構成している。高電圧ノイズが電源ＶＤＤと信号入力端子との間に印加されたとき、それを除去するためにＮ型ドレイン領域４上のコンタクトホール群とＮ型不純物領域７上のコンタクトホール群との間の経路を通って電流が流れることになるが、図２の例ではＮ型ドレイン領域４上のコンタクトホール群とＮ型不純物領域７上のコンタクトホール群が対向している部分の長さが約２００μｍあるため、電源ＶＤＤに対するノイズの消去のために電流が流れる経路が多くなり、電源ＶＤＤに対するノイズ印加時の静電気耐電圧が高くなっている。一方、図１の例では矩形のＮ型ドレイン領域３上のコンタクトホール群がＮ型ドレイン領域３の三つの辺においてＮ型不純物領域７上のコンタクトホール群に対向して���置されており、その部分の長さが約２２０μｍあるため、電源ＶＤＤに対するノイズの消去のために電流が流れる経路が多くなり、電源ＶＤＤに対するノイズ印加時の静電気耐電圧が高くなっている。
　【０００８】図６は静電気保護装置のＥＩＡＪ（Ｃ＝２００ｐＦ，Ｒ＝０Ω）の静電気印加時に於けるコンタクトホール群の対向する部分の長さに対する静電気耐電圧の特性グラフ図である。図６によると、コンタクトホール群の対向する部分の長さが１００μｍ以上の領域で静電気耐電圧のＥＩＡＪにおける一般的下限２５０Ｖを上回る性能を得ることができる。
　【０００９】
　【発明の効果】以上に述べたように本発明によれば高電圧、大電流のノイズに対して内部回路を保護する静電気保護装置を実現することができる。
　【００１０】なお、前記ＭＯＳトランジスタはそのゲートに接地電位を接続しない場合、またはゲートがない場合も有り得る。
【図面の簡単な説明】
　【図１】本発明を静電気保護装置に応用した実施例を示すレイアウト図である。
　【図２】本発明を静電気保護装置に応用した実施例を示すレイアウト図である。
　【図３】従来の静電気保護装置の断面図である。
　【図４】本発明及び従来の静電気保護装置の一例を示す回路図である。
　【図５】図４の従来のレイアウト図である。
　【図６】コンタクトホール群の対向する部分の長さに対する静電耐電圧の特性図である。
　【符号の説明】
　１……Ｎ型半導体基板
　２……Ｐウエル領域
　３……Ｎ型ドレイン領域
　４……Ｎ型ソース領域
　５……ゲート
　６……Ｐ型不純物領域
　７，８……Ｎ型不純物領域
　１０……ゲート・コントロール・ダイオード
　１１，１２……ダイオード
　１３……Ｎｃｈトランジスタ
　１４……Ｐｃｈトランジスタ
　１５……電源ＶＤＤ
　１６……電源ＶＳＳ
　１７……入力パッド
　１８……金属配線
　１９……コンタクトホール