(57)【要約】【課題】本発明は、パッケージの小型化・高密度化が可能な多層配線構造を提供することを目的とする。【解決手段】第１の配線１１を含む第１の絶縁層２１と、該第１の絶縁層２１上に積層された、半導体デバイス１を含む第２の絶縁層２２と、該第２の絶縁層２２上に形成された第２の配線１２とを含む多層配線構造であって、前記第１の絶縁層２１は、前記第１の配線１１から第１の絶縁層２１の表面まで達する第１のビア３１を有し、前記第２の絶縁層２２は、該第２の絶縁層２２の底面から第２の絶縁層２２の内部まで達するビアランド１０と、該ビアランド１０の上面から第２の絶縁層２２の上面に達する第２のビア３２とを有し、前記ビアランド１０は前記第１のビア３１によって前記第１の配線１１と導電接続されており、前記第２のビア３２は前記第２の配線１２と導電接続されている多層配線構造。【選択図】図１
2018078165.tif 000002
【特許請求の範囲】
【請求項１】
第１の配線を含む第１の絶縁層と、
該第１の絶縁層上に積層された、半導体デバイスを含む第２の絶縁層と、
該第２の絶縁層上に形成された第２の配線と
を含む多層配線構造であって、
前記第１の絶縁層は、前記第１の配線から第１の絶縁層の表面まで達する第１のビアを有し、
前記第２の絶縁層は、該第２の絶縁層の底面から第２の絶縁層の内部まで達するビアランドと、該ビアランドの上面から第２の絶縁層の上面に達する第２のビアとを有し、
前記ビアランドは前記第１のビアによって前記第１の配線と導電接続されており、
前記第２のビアは前記第２の配線と導電接続されている
多層配線構造。
【請求項２】
前記ビアランドの厚さが、第２の絶縁層内に配置された半導体デバイスの上面の高さ以下である請求項１に記載の多層配線構造。
【請求項３】
請求項１又は２に記載の多層配線構造を有する半導体装置。
【請求項４】
請求項１又は２に記載の多層配線構造を有するファンアウトタイプウエハレベルパッケージ。
【請求項５】
第１の配線を絶縁材で封止した第１の絶縁層に、第１の配線から第１の絶縁層の表面に達する第１のビア用開口を形成する工程、
電気めっきによって前記第１のビア用開口を導電材で充填して第１のビアを形成し、かつ、該第１のビア上にビアランドを形成する工程、
前記第１の絶縁層上に接着材を用いて半導体デバイスを搭載する工程、
前記半導体デバイス及び前記ビアランドを絶縁材によって封止して第２の絶縁層を形成する工程、
第２の絶縁層の表面から前記ビアランドに達する第２のビア用開口を形成する工程、
前記第２のビア用開口に電気めっきによって第２のビアを形成すると共に、該第２のビアに導電接続する第２の配線を形成する工程、
を含む、多層配線構造を製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造、多層配線構造の製造方法、半導体装置及びファンアウトタイプウエハーレベルパッケージに関する。
【背景技術】
【０００２】
近年、携帯電話をはじめとする携帯用小型電子機器の高機能化および軽薄短小化が要求されている。そこで、これらの要求を満たすため、電子部品の高密度集積化、さらには高密度実装化が進んできている。そして、これらの電子機器に使用される半導体パッケージは、従来にも増して小型化が進んできており、近年、このような要求を満たすため、半導体チップはそのチップサイズに近いチップサイズパッケージ（ＣＳＰ）に実装されることがある。
【０００３】
チップサイズパッケージでは、半導体チップの端子電極を外部回路との接続位置に引き出すための再配線層、および引き出された位置で外部回路と接続する外部接続用電極が、半導体チップとほぼ同じサイズの領域に形成されて、絶縁樹脂などで封止されている。このため、実装基板に高密度実装することが可能である。
【０００４】
ＣＳＰを具体化する方法の一つとして、ウエハレベルパッケージ（以下「ＷＬＰ」ともいう）と呼ばれるパッケージング方法が知られている。ＷＬＰは、ダイシングにより個片化する前のシリコンウエハーに対して外部端子電極などを形成する方法であり、ダイシングによる個片化は、ＷＬＰの後に行われる。ＷＬＰを用いることにより、多数の半導体チップに対して外部端子電極などの形成を同時に行うことができるため、生産性を高めることができる。
【０００５】
ＷＬＰには、ファンイン型ＷＬＰとファンアウト型ＷＬＰとがある。
ファンイン型ＷＬＰは、チップサイズと同等な領域において、半導体装置としての外部電極（外部端子）を設ける。例えば、チップ上のパッシベーション膜上に形成された再配線等を介して、そのチップの表面領域内において、外部端子を形成する（特許文献１参照）。
【０００６】
これに対し、ファンアウト型ＷＬＰは、チップサイズよりも大きな領域において、半導体装置としての外部端子を設ける。例えば、チップ上のパッシベーション膜上に形成された再配線等を介して、そのチップが埋め込まれる絶縁樹脂の表面領域において、外部端子を形成する。ファンアウト型ＷＬＰにおいては、例えば、複数のチップが埋め込まれた絶縁樹脂で形成された絶縁樹脂ウエハー上において、再配線及び外部電極を形成する（特許文献２参照）。
【０００７】
特許文献３には、図４に示すように、半導体デバイス２０２及び第１の配線２３０を含む第１の絶縁層２１４と、第２の配線２４０を含む第２の絶縁層２５０を含む半導体装置が示されている。
この半導体装置においては、第１の配線２３０と、第２の配線２４０との２層間の導電接続を、第１の絶縁層内に設けた、導電材が充填されたビア２２４と、ビア２２４に連続して設けられた導電接続部材２２５とによって行うことが記載されている。
【０００８】
図５は従来の方法で、半導体デバイス１が内蔵される層の上に３層をビルドアップした５層構造の多層配線構造を示したものであり、図６はその製造工程を示したものである。この構造は、第１の配線１１を封止した第１の絶縁層２１の上に半導体デバイス１を接着材で固着する工程（図６Ａ、図６Ｂ参照）、第２の絶縁層２２にビア用の開口３２ａ、４２ａを形成する工程（図６Ｃ参照）、及び電気めっきによりビア３２，ビア４２及び配線１２を形成する工程（図６Ｄ参照）、によって製造される。
【０００９】
図６に示すようにここで半導体デバイス１が内蔵される第２の絶縁層２２の下に形成された第１の配線１１の配線と第２の配線１２とを接続するにはビア３２を形成する必要がある。しかしながら半導体デバイス１の高さにより第２の絶縁層２２の厚さが厚くなると、ビア３２の穴径が大きくなってしまう。
【００１０】
例えば半導体デバイス１の高さが５０μｍである場合、第１の絶縁層２１の厚さと第２の絶縁層２２の厚さとの合計の厚さはおよそ１００μｍとなる。そして、接続の歩留りからビア径／深さのアスペクト比が０．８以上とする必要があることを考慮するとビア３２のビア径は１００μｍ／０．８≒１２５μｍとなり、ビア径を１２５μｍ程度まで大きくしなければならない。また一般的にビア径が１００μｍ以上であると銅めっきによるフィリングができず、ビルドアップ部の直上ビアをオフセットするスタッガード構造にしなければならない。ビア径を１２５μｍ以上とすること、及びスタッガード構造とすることは、配線設計の自由度を低下させ、パッケージ小型化・高密度化の大きな問題点となっている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００７−１５７８７９号公報
【特許文献２】特開２００５−１６７１９１号公報
【特許文献３】米国特許第９４０６６５８号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、半導体デバイスが内蔵される層の層厚が厚い場合でも、配線間の接続構造をスタック構造とし、ビア径を抑えることにより、配線設計の自由度を低下させることなくパッケージ小型化・高密度化を可能にする多層配線構造を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明者らは鋭意検討を行い、以下の多層配線構造とすることにより、上記課題が解決されることを見出した。
即ち、本発明は以下のとおりである。
（１）第１の配線を含む第１の絶縁層と、
該第１の絶縁層上に積層された、半導体デバイスを含む第２の絶縁層と、
該第２の絶縁層上に形成された第２の配線と
を含む多層配線構造であって、
前記第１の絶縁層は、前記第１の配線から第１の絶縁層の表面まで達する第１のビアを有し、
前記第２の絶縁層は、該第２の絶縁層の底面から第２の絶縁層の内部まで達するビアランドと、該ビアランドの上面から第２の絶縁層の上面に達する第２のビアとを有し、
前記ビアランドは前記第１のビアによって前記第１の配線と導電接続されており、
前記第２のビアは前記第２の配線と導電接続されている
多層配線構造。
（２）前記ビアランドの厚さが、第２の絶縁層内に配置された半導体デバイスの上面の高さ以下である上記（１）に記載の多層配線構造。
（３）上記（１）又は（２）に記載の多層配線構造を有する半導体装置。
（４）上記（１）又は（２）に記載の多層配線構造を有するファンアウトタイプウエハレベルパッケージ。
（５）第１の配線を絶縁材で封止した第１の絶縁層に、第１の配線から第１の絶縁層の表面に達する第１のビア用開口を形成する工程、
電気めっきによって前記第１のビア用開口を導電材で充填して第１のビアを形成し、かつ、該第１のビア上にビアランドを形成する工程、
前記第１の絶縁層上に接着材を用いて半導体デバイスを搭載する工程、
前記半導体デバイス及び前記ビアランドを絶縁材によって封止して第２の絶縁層を形成する工程、
第２の絶縁層の表面から前記ビアランドに達する第２のビア用開口を形成する工程、
前記第２のビア用開口に電気めっきによって第２のビアを形成すると共に、該第２のビアに導電接続する第２の配線を形成する工程、
を含む、多層配線構造を製造する方法。
【発明の効果】
【００１４】
本発明によれば、半導体装置の小型化・高密度化が可能な多層配線構造を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は本発明の実施形態に係る多層配線構造を示す図である。
【図２−１】図２−１は本発明の実施形態に係る多層配線構造の製造工程の一部を示す図である。  ２Ａ〜２Ｄは第１の絶縁層上に、ビア及びビアランドを形成し、半導体デバイス１を搭載するまでの工程を示す図である。
【図２−２】図２−２は本発明の実施形態に係る多層配線構造の製造工程の一部を示す図である。  ２Ｅ〜２Ｇは第１の絶縁層上に第２の絶縁層を形成してから、第２の配線を形成するまでの工程を示す図である。
【図３】図３は本発明の多層配線構造と従来の多層配線構造とを比較した図である。  ３Ａは本発明の多層配線構造を示す図であり、３Ｂは従来の多層配線構造を示す図である。
【図４】図４は特許文献３に記載の多層配線構造を示す図である。
【図５】図５は従来の多層配線構造を示す図である。
【図６】図６は図５に示した従来の多層配線構造の製造工程を示す図である。
【発明を実施するための形態】
【００１６】
以下に、本発明を実施するための形態を図面に基づいて説明する。なお、いわゆる当業者は本発明を変更・修正をして他の実施形態をなすことは容易であり、これらの変更・修正は本発明に含まれるものであり、以下の説明はこの発明における実施の形態の例を例示するものであって、本発明を限定するものではない。
【００１７】
（第１の実施形態）
本発明の多層配線構造の構成例を図１に基づいて説明する。
図１は、半導体デバイス１が内蔵される第２の絶縁層２２の下方に第１の絶縁層２１を設け、第２の絶縁層２２の上方に第３の絶縁層２３、第４の絶縁層２４及び第５の絶縁層２５を設けた、５層のビルドアップ構造を有する多層配線構造を示している。
【００１８】
第１の絶縁層２１内には、第１の配線１１が絶縁材によって封止されており、第１のビア３１が設けられている。
また、第１の配線１１には外部端子３が形成され、外部端子３の部分以外の表面は、ソルダーレジスト層４が形成されている。
第２の絶縁層２２内には、半導体デバイス１が絶縁材によって封止されており、ビアランド１０とビア３２および半導体デバイス１上にビア４２が設けられている。
第３の絶縁層２３内には、第２の配線１２が絶縁材によって封止されており、第３のビア３３とビア４３が形成されている。
第４の絶縁層２４内には、第３の配線１３が絶縁材によって封止されており、第４のビア３４とビア４４が形成されている。
第５の絶縁層２５内には第４の配線１４が絶縁材によって封止されており、第５のビア３５とビア４５が形成されている。
第５の絶縁層２５の表面には第５の配線１５が形成されると共に、外部端子３が形成されており、外部端子３の部分以外の表面はソルダーレジスト層４が形成されている。
【００１９】
接続ビア径が１００μｍより大きいとビアを銅めっきでフィリングすることができないが、ビア径を小さくすることにより、銅めっきでフィリングすることが可能となる。
上記のように、半導体デバイス１を含む第２の絶縁層２２を貫通して第１の配線１１と第２の配線１２とを導電接続する導電経路をビアランド１０と第２のビア３２との２段で構成し、ビアランド１０の厚さｄ１を厚くすることによって第２のビア３２の深さｄ２を小さくことができる。そして第２のビア３２の深さｄ２を小さくすることにより、第２のビア３２のビア径を小さくすることができるので、第２のビア３２を銅めっきでフィリングすることが可能となる。
すなわち、内蔵する半導体デバイス１の厚みｄ３によって第２の絶縁層２２の層厚ｄが厚くなって場合でも、第２のビア３２のビア径の値を小さく押さえることができ、ビアフィリングが可能となり、その結果全層スタックビア構造となり飛躍的に設計自由度を向上させることができる。
【００２０】
（第２の実施形態）
図１に示した多層配線構造の形成方法を図２−１及び図２−２に基づいて説明する。
なお、以下では第１の絶縁層及び第２の絶縁層の形成方法についてのみ示している。
【００２１】
＜第１の絶縁層を準備する工程（図２Ａ参照）＞
第１の配線１１を絶縁材で封止した第１の絶縁層２１を準備する。
【００２２】
＜開口を形成する工程（図２Ｂ参照）＞。
第１の絶縁層２１に第１のビア３１を形成するためのビア用開口３１ａを形成する。
ビア用開口３１ａの形成方法は限定されないが、一般的なレーザー穴あけ法を採用することができる。ビアホール形成に用いることが出来るレーザーとしては、ＣＯ２やＣＯ、エキシマ等の気体レーザーやＹＡＧ（イットリウム・アルミニウム・ガーネット）等の固体レーザーがある。
【００２３】
＜ビアランドを形成する工程（図２Ｃ参照）＞
開口３１ａ及び開口３１ａの周辺部に一般的な電気めっきによる配線形成プロセスを用いて開口３１ａ内に導電材を充填して第１のビア（フィルドビア）３１を形成すると共にビアランド１０形成する。
ここでめっき厚を厚くすることで、ビアランド１０が厚くなり相対的にビアランド１０上の絶縁層の厚みを薄くすることができる。
ただし図２Ｅに示すように、ビアランド１０の厚さｄ１が半導体デバイス１の高さｄ３よりも高くなると、ｄ２の最小層厚が規定されているため、半導体デバイス１上の絶縁層の層厚ｄ４が厚くなり、ビア４２のビア径の値が大きくなってしまう。従って、ビアランド１０の厚さｄ１は半導体デバイス１の高さｄ３以下であることが望ましい。
【００２４】
＜半導体デバイスを搭載する工程（図２Ｄ参照）＞
第１の絶縁層２１上に接着材２を用いて半導体デバイス１を搭載する。
【００２５】
＜半導体デバイス及ビアランドを封止する工程（図２Ｅ参照）＞
半導体デバイス１及びビアランド１０を絶縁材によって封止して第２の絶縁層２２を形成する。
なお、このあとの工程で第２の絶縁層２２上に配線を形成するので、封止用の絶縁材としては片面金属箔付樹脂組成物シートを用い、この樹脂組成物シートをラミネートすることにより、絶縁材の表面に銅箔を設けるようにしても良い。
【００２６】
＜開口を形成する工程（図２Ｆ参照）＞
第２の絶縁層２２の表面からビアランド１０の上面に達するビアのためのビア用開口３２ａを形成すると共に、第２の絶縁層２２の表面から、半導体デバイス１の接続端子に達するビアのためのビア用開口４２ａを形成する
【００２７】
＜ビア及び配線を形成する工程（図２Ｇ参照）＞
前記ビア用開口３２ａ及び４２ａに電気めっきにより、第２のビア３２及びビア４２を形成する。
第２のビア３２及びビア４２に対してプラズマなどによってスミア除去を行ない、一般的な電気めっきによる配線形成プロセスを経て第２の配線１２を形成し、第２の配線１２と第２のビア３２とを導電接続する。
【００２８】
＜ビルドアップ層を形成する工程＞
その後、３段ビルドアップして、最外層の両面にソルダーレジスト及び金めっき等の表面処理を実施し個片化することで図１に示したような本発明の多層配線構造を有する半導体パッケージを得ることができる。
【００２９】
本発明によれば、半導体デバイス内蔵部の上下層に接続するビア径を小径化できる。またビルドアップする際に直上のビアをスタックすることが可能となりさらに設計面積を削減できる。
図３Ａに本発明のビア構造の一例のランド平面図及びランド面積を示し、図３Ｂに従来のビア構造の一例のランド平面図及びランド面積を示す。
図３Ａに示すように本発明のビア構造ではビア３２の周囲にビアランド５が形成されている。
また、図３Ｂに示すように従来のビア構造ではビア５２ａ及びビア５２ｂの周囲にビアランド５ａ及びビアランド５ｂが形成されている。
図３Ａに示したものと、図３Ｂに示したものとにおける、それぞれの、ビア径、ビアランド径及びビアランドの設計面積を比較すると下記の表に示す通りである。
下記の表に示すように、図３Ａに示したものは、図３Ｂに示したものに比して、ランドあたり約３５％の設計面積となり、パッケージの小型化と高密度化につながることが判る。
【００３０】
【表１】
2018078165.tif 000003
【符号の説明】
【００３１】
１  半導体デバイス
２  接着材
３  外部端子
４  ソルダーレジスト層
１０  ビアランド
１１  第１の配線
１２  第２の配線
１３  第３の配線
１４  第４の配線
１５  第５の配線
２１  第１の絶縁層
２２  第２の絶縁層
２３  第３の絶縁層
２４  第４の絶縁層
２５  第５の絶縁層
３１  第１のビア
３２  ビア、第２のビア
３２ａ  ビア用開口
３３  第３のビア
３４  第４のビア
３５  第５のビア
４２ａ  ビア用開口
４２、４３、４４、４５  ビア
ｄ  第２の絶縁層の層厚
ｄ１  ビアランドの厚さ
ｄ２  第２のビアの深さ
ｄ３  半導体デバイスの厚み
ｄ４  半導体デバイス上の絶縁層の層厚
【図１】
2018078165.tif 000004
【図２−１】
2018078165.tif 000005
【図２−２】
2018078165.tif 000006
【図３】
2018078165.tif 000007
【図４】
2018078165.tif 000008
【図５】
2018078165.tif 000009
【図６】
2018078165.tif 000010