(57)【要約】【課題】高出力電力及び高い線形性を実現する電力増幅モジュールを提供する。【解決手段】電力増幅モジュールは、入力信号を分配する分配回路と、第１増幅器と、第２増幅器と、合成部において入力信号の増幅信号を出力する合成回路と、第１増幅器と第２増幅器の間を接続する抵抗素子と、抵抗素子に並列接続された第１キャパシタとを備え、合成回路は、第１増幅器の出力端子と合成部の間に直列接続された第１インダクタと、第２増幅器の出力端子と合成部の間に直列接続された第２インダクタと、一端が合成部に接続され、他端が接地された第２キャパシタとを備え、第１増幅器の出力端子から合成部を経由して第２増幅器に至る第３信号の位相は、第１インダクタ及び第２キャパシタにおいて略４５度遅れ、第２インダクタ及び第２キャパシタにおいて略４５度遅れ、第１増幅器の出力端子から第１キャパシタを経由して第２増幅器に至る第３信号の位相は略９０度進む。【選択図】図１
2018117217.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を第１信号と第２信号に分配する分配回路と、
前記第１信号を増幅して第３信号を出力する第１増幅器と、
前記第２信号を増幅して第４信号を出力する第２増幅器と、
合成部において前記第３及び第４信号を合成し、前記入力信号の増幅信号を出力する合成回路と、
前記第１増幅器の出力端子と前記第２増幅器の出力端子の間を電気的に接続する抵抗素子と、
前記抵抗素子に並列接続された第１キャパシタと、
を備え、
前記合成回路は、
前記第１増幅器の出力端子と前記合成部の間に直列接続された第１インダクタと、
前記第２増幅器の出力端子と前記合成部の間に直列接続された第２インダクタと、
一端が前記合成部に接続され、他端が接地された第２キャパシタと、
を備え、
前記第１増幅器の出力端子から前記合成部を経由して前記第２増幅器の出力端子に至る前記第３信号の位相は、前記第１インダクタ及び前記第２キャパシタにより構成される第１移相器において略４５度遅れ、前記第２インダクタ及び前記第２キャパシタにより構成される第２移相器において略４５度遅れ、
前記第１増幅器の出力端子から前記第１キャパシタを経由して前記第２増幅器の出力端子に至る前記第３信号の位相は略９０度進む、
電力増幅モジュール。
【請求項２】
前記第２キャパシタのキャパシタンスは、前記第１キャパシタのキャパシタンスの略２倍である、
請求項１に記載の電力増幅モジュール。
【請求項３】
前記分配回路、前記第１増幅器、前記第２増幅器、前記抵抗素子、前記第１キャパシタ及び前記第２キャパシタは、同一の基板上に構成されている、
請求項１又は２に記載の電力増幅モジュール。
【請求項４】
入力信号を第１信号と第２信号に分配する分配回路と、
前記第１信号を増幅して第３信号を出力する第１増幅器と、
前記第２信号を増幅して第４信号を出力する第２増幅器と、
合成部において前記第３及び第４信号を合成し、前記入力信号の増幅信号を出力する合成回路と、
前記第１増幅器の出力端子と前記第２増幅器の出力端子の間を電気的に接続する抵抗素子と、
前記抵抗素子に並列接続された第３インダクタと、
を備え、
前記合成回路は、
前記第１増幅器の出力端子と前記合成部の間に直列接続された第３キャパシタと、
前記第２増幅器の出力端子と前記合成部の間に直列接続された第４キャパシタと、
一端が前記合成部に接続され、他端が接地された第４インダクタと、
を備え、
前記第１増幅器の出力端子から前記合成部を経由して前記第２増幅器の出力端子に至る前記第３信号の位相は、前記第３キャパシタ及び前記第４インダクタにより構成される第３移相器において略４５度進み、前記第４キャパシタ及び前記第４インダクタにより構成される第４移相器において略４５度進み、
前記第１増幅器の出力端子から前記第３インダクタを経由して前記第２増幅器の出力端子に至る前記第３信号の位相は略９０度遅れる、
電力増幅モジュール。
【請求項５】
前記第４インダクタのインダクタンスは、前記第３インダクタのインダクタンスの略２分の１である、
請求項４に記載の電力増幅モジュール。
【請求項６】
前記分配回路、前記第１増幅器、前記第２増幅器、前記抵抗素子、前記第３インダクタ、前記第３キャパシタ及び前記第４キャパシタは、同一の基板上に構成されている、
請求項４又は５に記載の電力増幅モジュール。
【請求項７】
前記電力増幅モジュールは、
前記第１増幅器の出力端子に接続され、前記第３信号の高調波を短絡する第１高調波終端回路と、
前記第２増幅器の出力端子に接続され、前記第４信号の高調波を短絡する第２高調波終端回路と、
をさらに備える、
請求項１から６のいずれか一項に記載の電力増幅モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅モジュールに関する。
【背景技術】
【０００２】
携帯電話機等の移動体通信機においては、送信信号を増幅するための電力増幅器が搭載されている。例えば、特許文献１には、高出力電力の要求を満たすため、入力された信号を分配する電力分配回路と、分配された信号をそれぞれ増幅する１組の増幅素子と、増幅された信号を合成する電力合成回路と、を備える高周波増幅器が開示されている。当該高周波増幅器は、１組の増幅素子の出力端子間を電気的に接続するアイソレーション抵抗と、インピーダンスを大きくするように当該アイソレーション抵抗に並列接続された受動素子を備える。これにより、不平衡モードにおいて一方の経路から他方の経路に信号が回り込む場合であっても、アイソレーション抵抗において電力が吸収されるため、増幅素子間のアイソレーションが確保される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−５４８７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、電力増幅器においては、適用される通信規格の変更に応じて性能の向上が求められる。例えば、ＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）−Ａｄｖａｎｃｅｄ等の通信規格においては、異なる周波数帯域の複数の送信信号を同時に送信するキャリアアグリゲーションが適用されることとなる。そのため、電力増幅器は、出力電力の向上のみならず出力の線形性の向上も求められる。
【０００５】
ここで、一般的に、増幅素子から見た負荷側のインピーダンスは実数付近において増幅素子の性能が最大化される。この点、特許文献１に開示される構成においては、各増幅素子と高周波増幅器の負荷側とのインピーダンス整合が単一の受動素子によってなされるため、各増幅素子の負荷側のインピーダンスの虚部がほぼ最大となる。従って、特許文献１に開示される構成によっては、増幅素子の性能の向上に制限があり、線形性を向上させることが困難である。
【０００６】
本発明はこのような事情に鑑みてなされたものであり、高出力電力及び高い線形性を実現する電力増幅モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面に係る電力増幅モジュールは、入力信号を第１信号と第２信号に分配する分配回路と、第１信号を増幅して第３信号を出力する第１増幅器と、第２信号を増幅して第４信号を出力する第２増幅器と、合成部において第３及び第４信号を合成し、入力信号の増幅信号を出力する合成回路と、第１増幅器の出力端子と第２増幅器の出力端子の間を電気的に接続する抵抗素子と、抵抗素子に並列接続された第１キャパシタと、を備え、合成回路は、第１増幅器の出力端子と合成部の間に直列接続された第１インダクタと、第２増幅器の出力端子と合成部の間に直列接続された第２インダクタと、一端が合成部に接続され、他端が接地された第２キャパシタと、を備え、第１増幅器の出力端子から合成部を経由して第２増幅器の出力端子に至る第３信号の位相は、第１インダクタ及び第２キャパシタにより構成される第１移相器において略４５度遅れ、第２インダクタ及び第２キャパシタにより構成される第２移相器において略４５度遅れ、第１増幅器の出力端子から第１キャパシタを経由して第２増幅器の出力端子に至る第３信号の位相は略９０度進む。
【発明の効果】
【０００８】
本発明によれば、高出力電力及び高い線形性を実現する電力増幅モジュールを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態にかかる電力増幅モジュールの構成例を示す図である。
【図２】比較例の合成回路における不平衡モードの等価回路図である。
【図３】比較例の合成回路における平衡モードの等価回路図である。
【図４】比較例の合成回路における平衡モードのインピーダンスの軌跡を示す説明図である。
【図５】本発明の第１実施形態にかかる電力増幅モジュールの合成回路における不平衡モードの等価回路図である。
【図６】本発明の第１実施形態にかかる電力増幅モジュールの合成回路における平衡モードの等価回路図である。
【図７】本発明の第１実施形態にかかる電力増幅モジュールの合成回路における平衡モードのインピーダンスの軌跡を示す説明図である。
【図８】移相器１２４ａにおけるインピーダンス変換を説明するための図である。
【図９】本発明の第１実施形態にかかる電力増幅モジュールの他の構成例を示す図である。
【図１０】本発明の第１実施形態にかかる電力増幅モジュールの他の構成例を示す図である。
【図１１】本発明の第２実施形態にかかる電力増幅モジュールの構成例を示す図である。
【図１２】本発明の第２実施形態にかかる電力増幅モジュールの他の構成例を示す図である。
【図１３】本発明の第１実施形態にかかる電力増幅モジュールの実装例を示す図である。
【図１４】本発明の第２実施形態にかかる電力増幅モジュールの実装例を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。
【００１１】
図１は、本発明の第１実施形態にかかる電力増幅モジュールの構成例を示す図である。図１に示される電力増幅モジュール１００は、例えば、携帯電話機に搭載され、基地局に送信する信号の電力を増幅するために用いられる。電力増幅モジュール１００は、例えば、２Ｇ（第２世代移動通信システム）、３Ｇ（第３世代移動通信システム）、４Ｇ（第４世代移動通信システム）、５Ｇ（第５世代移動通信システム）、ＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）−ＦＤＤ（Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｄｕｐｌｅｘ）、ＬＴＥ−ＴＤＤ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｄｕｐｌｅｘ）、ＬＴＥ−Ａｄｖａｎｃｅｄ、ＬＴＥ−Ａｄｖａｎｃｅｄ  Ｐｒｏ等の通信規格の信号の電力を増幅する。なお、電力増幅モジュール１００が増幅する信号の通信規格はこれらに限られない。
【００１２】
電力増幅モジュール１００は、分配回路１１０、トランジスタＱ１ａ，Ｑ１ｂ、合成回路１２０、抵抗素子Ｒ１ａ，Ｒ１ｂ，Ｒ２及びキャパシタＣ２を備える。分配回路１１０、トランジスタＱ１ａ，Ｑ１ｂ及び合成回路１２０は閉ループ回路を構成している。以下に、各構成要素について詳細に説明する。
【００１３】
分配回路１１０は、分配部１１２において、入力端子から入力される無線周波数（ＲＦ：Ｒａｄｉｏ−Ｆｒｅｑｕｅｎｃｙ）信号ＲＦｉｎ（入力信号）を、トランジスタＱ１ａ側の信号（第１信号）とトランジスタＱ１ｂ側の信号（第２信号）とに略均等に分配する。ＲＦ信号ＲＦｉｎの周波数は、例えば数ＧＨｚ程度である。また、分配回路１１０は、キャパシタＣ１ａ，Ｃ１ｂを備える。キャパシタＣ１ａ，Ｃ１ｂは、それぞれ、一端が分配部１１２に接続され、他端がトランジスタＱ１ａ，Ｑ１ｂのベースに接続される。キャパシタＣ１ａ，Ｃ１ｂは、ＲＦ信号ＲＦｉｎの直流成分を除去する。なお、分配回路１１０の構成はこれに限られず、例えば３ｄＢカプラや集中定数回路を用いて構成されてもよい。
【００１４】
トランジスタＱ１ａ（第１増幅器）及びトランジスタＱ１ｂ（第２増幅器）は、分配回路１１０から出力される信号をそれぞれ増幅する増幅器である。増幅器は特に限定されないが、図１においては、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を用いた例が示されている。具体的には、トランジスタＱ１ａは、ベースがキャパシタＣ１ａの他端に接続され、エミッタが接地され、コレクタ（出力端子）からＲＦ信号を増幅した増幅信号（第３信号）が出力される。同様に、トランジスタＱ１ｂは、ベースがキャパシタＣ１ｂの他端に接続され、エミッタが接地され、コレクタ（出力端子）からＲＦ信号を増幅した増幅信号（第４信号）が出力される。また、トランジスタＱ１ａのベースには抵抗素子Ｒ１ａを経由してバイアス電圧又はバイアス電流Ｂｉａｓが供給され、トランジスタＱ１ｂのベースには抵抗素子Ｒ１ｂを経由してバイアス電圧又はバイアス電流Ｂｉａｓが供給される。なお、増幅器は電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等の他のトランジスタであってもよい。バイポーラトランジスタの代わりにＭＯＳＦＥＴが用いられる場合、コレクタ、ベース、エミッタを、それぞれ、ドレイン、ゲート、ソースに読み替えればよい。
【００１５】
合成回路１２０は、インダクタＬ１ａ（第１インダクタ），Ｌ１ｂ（第２インダクタ）、キャパシタＣ３（第２キャパシタ）及び合成部１２２を備える。合成部１２２は、トランジスタＱ１ａのコレクタから出力された増幅信号（第３信号）とトランジスタＱ１ｂのコレクタから出力された増幅信号（第４信号）を合成し、増幅信号ＲＦｏｕｔ１を出力する。インダクタＬ１ａ，Ｌ１ｂは、それぞれ、トランジスタＱ１ａ，Ｑ１ｂのコレクタと合成部１２２の間に直列接続される。キャパシタＣ３は、一端が合成部１２２に接続され、他端が接地される。なお、キャパシタＣ３のキャパシタンスは、例えばキャパシタＣ２のキャパシタンスの略２倍である。インダクタＬ１ａ，Ｌ１ｂ及びキャパシタＣ３の機能については後述する。
【００１６】
抵抗素子Ｒ２は、トランジスタＱ１ａのコレクタとトランジスタＱ１ｂのコレクタとの間を電気的に接続する。
【００１７】
キャパシタＣ２（第１キャパシタ）は、抵抗素子Ｒ２と並列接続される。具体的にはキャパシタＣ２は、一端がトランジスタＱ１ａのコレクタに接続され、他端がトランジスタＱ１ｂのコレクタに接続される。
【００１８】
次に、図２〜図８を参照しつつ、電力増幅モジュール１００の不平衡モード及び平衡モードにおける動作について説明する。平衡モードとはトランジスタＱ１ａ，Ｑ１ｂから出力される増幅信号の電力レベル及び位相が略同値となる場合であり、不平衡モードとは当該増幅信号の電力レベル又は位相のいずれか一方又は双方が同値ではない場合である。不平衡モードは、例えばトランジスタや伝送線路の製造ばらつきにより生じる。
【００１９】
図２は、比較例の合成回路における不平衡モードの等価回路図である。本明細書において比較例（比較例１０）とは、図１に示される合成回路１２０が備えるキャパシタＣ３を備えず、インダクタＬ１ａ，Ｌ１ｂの代わりに伝送線路Ｌｘ，Ｌｙを備える構成（合成回路１２）とする。伝送線路Ｌｘ，Ｌｙは、ＲＦ信号の波長をλとした場合のλ／８線路であり、伝送線路Ｌｘ，Ｌｙの両端においてＲＦ信号の位相は４５度ずれる。なお、説明の便宜上、比較例１０が備える構成要素には、電力増幅モジュール１００の対応する構成要素と同様の符号を用いる。
【００２０】
比較例１０において、一方のトランジスタから出力される増幅信号が、他方のトランジスタ側の経路に回り込む場合を考える。ここでは、トランジスタＱ１ａから出力される増幅信号ＲＦａがトランジスタＱ１ｂ側の経路に回り込む場合を例として説明し、トランジスタＱ１ｂから出力される増幅信号ＲＦｂがトランジスタＱ１ａ側の経路に回り込む場合については説明を省略する。図２に示される接続点Ａ点を通る増幅信号ＲＦａは、伝送線路Ｌｘの経由により位相が略４５度遅れ、合成部１２２を経由し、伝送線路Ｌｙの経由により位相がさらに略４５度遅れる（図２参照）。従って、接続点Ａ点から伝送線路Ｌｘ、合成部１２２及び伝送線路Ｌｙを経由して接続点Ｂ点に至る信号の位相は、接続点Ａ点における増幅信号ＲＦａの位相に比べて略９０度遅れることとなる。一方、接続点Ａ点からキャパシタＣ２を経由して接続点Ｂ点に至る信号の位相は、接続点Ａ点における増幅信号ＲＦａの位相に比べて略９０度進むこととなる。これにより、不平衡モードにおいて、接続点Ｂ点における信号は接続点Ａ点における信号に対して略逆位相となる。すなわち、一方の増幅信号が他方の増幅経路に回り込む場合であっても、信号の振幅が相殺され、増幅器間のアイソレーションが確保される。
【００２１】
図３は、比較例の合成回路における平衡モードの等価回路図である。平衡モードにおいては、入力信号が分配回路により同振幅同位相で分配されるため、抵抗素子Ｒ２及びキャパシタＣ２の両端における信号は同振幅同位相となる。従って、図３に示される等価回路においては、抵抗素子Ｒ２及びキャパシタＣ２が省略されている。
【００２２】
図３に示されるように、トランジスタの出力から見た合成回路側のインピーダンスをＺQ、伝送線路Ｌｘ，Ｌｙの特性インピーダンスをＺ0、合成部１２２から見た負荷側のインピーダンスをＺLとする。伝送線路Ｌｘ及び伝送線路Ｌｙは並列接続されているため、伝送線路Ｌｘ，Ｌｙの出力から見た負荷側のインピーダンスは、それぞれ２ＺLとなる。
【００２３】
図４は、比較例の合成回路における平衡モードのインピーダンスの軌跡を示す説明図である。図４には、スミスチャート上において、中心（２ＺL）から伝送線路Ｌｘ又は伝送線路Ｌｙを経由する場合のインピーダンスの軌跡が示されている。比較例においては一つの受動素子（ここでは、伝送線路Ｌｘ又は伝送線路Ｌｙ）のみによって位相変換及びインピーダンス変換がなされる。従って、トランジスタの出力から見た合成回路側のインピーダンスＺQは実軸から離れ、虚数となる（図４参照）。ここで、トランジスタは一般的に、トランジスタの出力から見た合成回路側のインピーダンスＺQが実数付近においてトランジスタの性能が最大化される。この点、比較例１０の構成ではインピーダンスＺQの虚部がほぼ最大となり、トランジスタの線形性の向上に制限がかかる。
【００２４】
図５は、本発明の第１実施形態にかかる電力増幅モジュールの合成回路における不平衡モードの等価回路図である。合成回路１２０は、信号経路に直列接続されたインダクタＬ１ａ及び信号経路にシャント接続されたキャパシタＣ３ａにより構成される移相器１２４ａ（第１移相器）と、信号経路に直列接続されたインダクタＬ１ｂ及び信号経路にシャント接続されたキャパシタＣ３ｂにより構成される移相器１２４ｂ（第２移相器）とを備える構成（合成回路１２０´）として等価的に表すことができる（図５参照）。すなわち、移相器１２４ａ，１２４ｂは、Ｌ型のＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）と同様の構成を有する。また、移相器１２４ａ，１２４ｂは、後述するように出力信号の位相が入力信号の位相に比べてそれぞれ略４５度遅れるように各素子の定数が設計される。一方、図２に示される比較例１０と同様に、接続点Ａ点からキャパシタＣ２を経由して接続点Ｂ点に至る信号の位相は、接続点Ａ点における増幅信号ＲＦａの位相に比べて略９０度進むこととなる。これにより、接続点Ａ点から移相器１２４ａ、合成部１２２及び移相器１２４ｂを経由して接続点Ｂ点に至る信号は、接続点Ａ点からキャパシタＣ２を経由して接続点Ｂ点に至る信号に対して略逆位相となる。すなわち、一方の増幅信号が他方の増幅経路に回り込む場合であっても、信号の振幅が相殺され、増幅器間のアイソレーションが確保される。
【００２５】
図６は、本発明の第１実施形態にかかる電力増幅モジュールの合成回路における平衡モードの等価回路図である。平衡モードにおいては、図３と同様に、抵抗素子Ｒ２及びキャパシタＣ２が省略されている。
【００２６】
移相器１２４ａは、信号の位相を略４５度遅らせるとともに、移相器１２４ａの出力から見た負荷側のインピーダンス２ＺLとトランジスタＱ１ａ（不図示）の出力から見た負荷側のインピーダンスＺQとの間のインピーダンス変換を行う。同様に、移相器１２４ｂは、信号の位相を略４５度遅らせるとともに、移相器１２４ｂの出力から見た負荷側のインピーダンス２ＺLとトランジスタＱ１ｂ（不図示）の出力から見た負荷側のインピーダンスＺQとの間のインピーダンス変換を行う。
【００２７】
図７は、本発明の第１実施形態にかかる電力増幅モジュールの合成回路における平衡モードのインピーダンスの軌跡を示す説明図である。図７には、スミスチャート上において、中心（２ＺL）から移相器１２４ａ又は移相器１２４ｂを経由する場合のインピーダンスの軌跡が示されている。電力増幅モジュール１００においては、２つの受動素子（インダクタＬ１ａ及びキャパシタＣ３ａ又はインダクタＬ１ｂ及びキャパシタＣ３ｂ）によって位相変換及びインピーダンス変換がなされる。このため、電力増幅モジュール１００においては、トランジスタの出力から見た合成回路側のインピーダンスＺQを実軸に近づけることができる（図７参照）。
【００２８】
図８は、移相器１２４ａにおけるインピーダンス変換を説明するための図である。移相器１２４ａは、図６に示されるように、信号経路に直列接続されたインダクタＬ１ａ及び信号経路にシャント接続されたキャパシタＣ３ａを備える。また、入力電圧をＶ1、出力電圧をＶ2、入力電流をＩ1、出力電流をＩ2、入力端子から見た移相器側のインピーダンスをＺ1、出力端子から見た移相器側のインピーダンスをＺ2、インダクタＬ１ａのインダクタンスをＬ、キャパシタＣ３ａのキャパシタンスをＣ、信号の中心周波数に対応する角周波数をωとする。
【００２９】
移相器１２４ａの基本行列は以下の式１により表される。
【数１】
2018117217.tif 000003
【００３０】
従って、移相器１２４ａの利得特性は以下の式２を満たす。
【数２】
2018117217.tif 000004
【００３１】
また、移相器１２４ａの利得特性は以下の式３を満たす。
【数３】
2018117217.tif 000005
【００３２】
ここで、移相器１２４ａの位相差をπ／４とすると、上記式２より以下の式４が成立する。
【数４】
2018117217.tif 000006
【００３３】
同様に、上記式３より以下の式５が成立する。
【数５】
2018117217.tif 000007
【００３４】
さらに、上記式４及び式５より、以下の式６が成立する。
【数６】
2018117217.tif 000008
【００３５】
従って、移相器１２４ａの位相差がπ／４の場合、インダクタＬ１ａのインダクタンスがＬ＝Ｚ2／２ω、キャパシタＣ３ａのキャパシタンスがＣ＝１／ωＺ2となる。またこの時、以下の式７に示されるように、インピーダンスＺ1（すなわち、図６に示されるインピーダンスＺQに相当）が実数となる。
【数７】
2018117217.tif 000009
【００３６】
上述の通り、電力増幅モジュール１００は、不平衡モードの増幅器間のアイソレーションを確保しつつ、インピーダンスＺQが実数となるように設計され得る。すなわち、電力増幅モジュール１００は、比較例１０に比べてトランジスタを高い性能で動作させることができ、トランジスタの線形性を向上させることができる。
【００３７】
なお、電力増幅モジュール１００においては、抵抗素子Ｒ２及びキャパシタＣ２を合成回路１２０側に設ける構成が示されているが、抵抗素子Ｒ２及びキャパシタＣ２は分配回路１１０側に設けてもよい。また、抵抗素子Ｒ２及びキャパシタＣ２の配置順はこれに限られず、抵抗素子Ｒ２がキャパシタＣ２より合成回路１２０側に配置されていてもよい。
【００３８】
また、図１には増幅器が一段から成る構成が示されているが、増幅器の段数は一段に限られず、二段以上であってもよい。電力増幅モジュールが二段以上の増幅器を含む場合、他の段に比べて最終段（パワー段）の増幅器において出力電力が最大となるため、当該最終段の増幅器に本構成が適用されることが好ましい。
【００３９】
また、電力増幅モジュール１００においては、増幅経路が２つである例が示されているが、増幅経路の数はこれに限られず、３つ以上であってもよい。
【００４０】
図９は、本発明の第１実施形態にかかる電力増幅モジュールの他の構成例を示す図である。なお、図１に示される電力増幅モジュール１００と同一の構成には同一の符号を付して説明を省略する。また、本実施形態以降では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。電力増幅モジュール１００Ａは、電力増幅モジュール１００の構成に加えて、インダクタＬ２、キャパシタＣ４及び出力整合回路１３０を備える。
【００４１】
インダクタＬ２及びキャパシタＣ４は、トランジスタＱ１ａ及びトランジスタＱ１ｂのコレクタに電圧または電流を供給するバイアス回路である。具体的には、インダクタＬ２は、一端に電源電圧Ｖｃｃが供給され、他端が合成回路１２０の出力端子に電気的に接続される。インダクタＬ２は、信号ラインから電源へのＲＦ信号のクロストークを抑制する。キャパシタＣ４は、一端に電源電圧Ｖｃｃが供給され、他端が接地される。キャパシタＣ４は電源電圧Ｖｃｃを安定させるデカップリングコンデンサである。
【００４２】
出力整合回路（ＭＮ：Ｍａｔｃｈｉｎｇ  Ｎｅｔｗｏｒｋ）１３０は、一端に増幅信号ＲＦｏｕｔ１が供給され、他端から出力信号ＲＦｏｕｔ２を出力する。出力整合回路１３０は、前段の合成回路１２０と後段の負荷（例えば、５０Ω）とのインピーダンスを整合させる回路である。出力整合回路１３０は、例えば、キャパシタやインダクタを用いて構成される。
【００４３】
このような構成によっても、電力増幅モジュール１００Ａは電力増幅モジュール１００と同様の効果を得ることができる。また、電力増幅モジュール１００Ａにおいては、１つのバイアス回路によって、トランジスタＱ１ａ及びトランジスタＱ１ｂの双方のコレクタに電圧又は電流を供給することができる。従って、トランジスタのコレクタに電圧又は電流を供給するためのバイアス回路をそれぞれ要する構成に比べて、回路規模の削減を図ることができる。
【００４４】
図１０は、本発明の第１実施形態にかかる電力増幅モジュールの他の構成例を示す図である。なお、図９に示される電力増幅モジュール１００Ａと同一の構成には同一の符号を付して説明を省略する。電力増幅モジュール１００Ｂは、電力増幅モジュール１００Ａの構成に比べて、高調波終端回路１４０ａ，１４０ｂをさらに備える。
【００４５】
高調波終端回路１４０ａ（第１高調波終端回路）は、トランジスタＱ１ａのコレクタ（出力端子）に接続され、トランジスタＱ１ａが出力する増幅信号の高調波（例えば、２倍波又は３倍波等）を短絡する。同様に、高調波終端回路１４０ｂ（第２高調波終端回路）は、トランジスタＱ１ｂのコレクタ（出力端子）に接続され、トランジスタＱ１ｂが出力する増幅信号の高調波（例えば、２倍波又は３倍波等）を短絡する。高調波終端回路１４０ａ，１４０ｂの構成は特に限定されないが、例えば増幅信号の高調波の周波数を共振周波数とするＬＣ直列共振回路であってもよい。
【００４６】
このような構成によっても、電力増幅モジュール１００Ｂは電力増幅モジュール１００と同様の効果を得ることができる。また、電力増幅モジュール１００Ｂは、高調波終端回路１４０ａ，１４０ｂにより高調波が減衰されるため、電力増幅モジュール１００，１００Ａに比べて電力効率を改善することができる。
【００４７】
図１１は、本発明の第２実施形態にかかる電力増幅モジュールの構成例を示す図である。なお、図１に示される電力増幅モジュール１００と同一の構成には同一の符号を付して説明を省略する。電力増幅モジュール２００は、電力増幅モジュール１００の構成に比べて、合成回路１２０の代わりに合成回路２１０を備え、キャパシタＣ２の代わりにインダクタＬ３を備える。
【００４８】
合成回路２１０は、キャパシタＣ５ａ（第３キャパシタ），Ｃ５ｂ（第４キャパシタ）、インダクタＬ４（第４インダクタ）及び合成部１２２を備える。キャパシタＣ５ａ，Ｃ５ｂは、それぞれ、トランジスタＱ１ａ，Ｑ１ｂのコレクタと合成部１２２の間に直列接続される。インダクタＬ４は、一端が合成部１２２に接続され、他端が接地される。なお、インダクタＬ４のインダクタンスは、例えばインダクタＬ３のインダクタンスの略２分の１である。
【００４９】
インダクタＬ３（第３インダクタ）は、抵抗素子Ｒ２と並列接続される。具体的にはインダクタＬ３は、一端がトランジスタＱ１ａのコレクタに接続され、他端がトランジスタＱ１ｂのコレクタに接続される。
【００５０】
電力増幅モジュール２００は、電力増幅モジュール１００におけるキャパシタ及びインダクタの構成が入れ替わった構成である。すなわち、電力増幅モジュール２００における合成回路２１０は、信号経路に直列接続されたキャパシタＣ５ａ及び信号経路にシャント接続されたインダクタＬ４により構成される移相器（第３移相器）と、信号経路に直列接続されたキャパシタＣ５ｂ及び信号経路にシャント接続されたインダクタＬ４により構成される移相器（第４移相器）とを備える構成である。当該移相器は、それぞれ、Ｌ型のＨＰＦ（Ｈｉｇｈ  Ｐａｓｓ  Ｆｉｌｔｅｒ）と同様の構成を有し、出力信号の位相が入力信号の位相に比べて略４５度進むように各素子の定数が設計される。
【００５１】
合成回路２１０においても、図１に示される合成回路１２０と同様に、不平衡モードにおいて、トランジスタＱ１ａの出力端子からキャパシタＣ５ａ、インダクタＬ４及びキャパシタＣ５ｂを経由してトランジスタＱ１ｂの出力端子に至る信号の位相は略９０度進み、トランジスタＱ１ａの出力端子からインダクタＬ３を経由してトランジスタＱ１ｂの出力端子に至る信号の位相は略９０遅れる。これにより、不平衡モードにおいて増幅器間のアイソレーションが確保される。また、平衡モードにおいて、増幅器の出力から見た負荷側のインピーダンスＺQを実数とすることができる。従って、電力増幅モジュール２００は電力増幅モジュール１００と同様の効果を得ることができる。
【００５２】
図１２は、本発明の第２実施形態にかかる電力増幅モジュールの他の構成例を示す図である。なお、図１１に示される電力増幅モジュール２００と同一の構成には同一の符号を付して説明を省略する。電力増幅モジュール２００Ａは、電力増幅モジュール２００の構成に加えて、インダクタＬ５ａ，Ｌ５ｂ、キャパシタＣ６ａ，Ｃ６ｂ及び出力整合回路１３０を備える。
【００５３】
インダクタＬ５ａ及びキャパシタＣ６ａ、又はインダクタＬ５ｂ及びキャパシタＣ６ｂは、それぞれ、トランジスタＱ１ａ又はトランジスタＱ１ｂのコレクタに電圧又は電流を供給するバイアス回路である。具体的には、インダクタＬ５ａは、一端に電源電圧Ｖｃｃが供給され、他端がトランジスタＱ１ａのコレクタとキャパシタＣ５ａとの接続点に電気的に接続される。インダクタＬ５ｂは、一端に電源電圧Ｖｃｃが供給され、他端がトランジスタＱ１ｂのコレクタとキャパシタＣ５ｂとの接続点に電気的に接続される。キャパシタＣ６ａ，Ｃ６ｂは、それぞれ、一端に電源電圧Ｖｃｃが供給され、他端が接地される。なお、インダクタＬ５ａ，Ｌ５ｂ及びキャパシタＣ６ａ，Ｃ６ｂの機能については、電力増幅モジュール１００ＡにおけるインダクタＬ２及びキャパシタＣ４と同様であるため、詳細な説明は省略する。
【００５４】
出力整合回路１３０は、一端に増幅信号ＲＦｏｕｔ１が供給され、他端から出力信号ＲＦｏｕｔ２を出力する。
【００５５】
このような構成によっても、電力増幅モジュール２００Ａは電力増幅モジュール１００と同様の効果を得ることができる。また、電力増幅モジュール２００Ａにおいては、コレクタに電圧又は電流を供給するバイアス回路が並列接続される。これにより、コレクタに電圧又は電流を供給するバイアス回路が並列接続されない構成に比べ、インダクタＬ５ａ，Ｌ５ｂ及びキャパシタＣ６ａ，Ｃ６ｂの寄生抵抗が略２分の１となり、出力信号の線形性等の性能の向上を図ることができる。
【００５６】
なお、電力増幅モジュール２００，２００Ａは、図１０に示される電力増幅モジュール１００Ｂと同様に、高調波終端回路１４０ａ，１４０ｂを備えていてもよい。
【００５７】
図１３は、本発明の第１実施形態にかかる電力増幅モジュールの実装例を示す図である。なお、電力増幅モジュールの構成要素については、図９に示される電力増幅モジュール１００Ａと同様であるため、説明を省略する。
【００５８】
図１３に示されるように、電力増幅モジュール１００Ａは、分配回路１１０、トランジスタＱ１ａ，Ｑ１ｂ、抵抗素子Ｒ１ａ，Ｒ１ｂ，Ｒ２及びキャパシタＣ２，Ｃ３が同一の基板１５０上に集積化されている。基板１５０は、例えばモノリシックマイクロ波集積回路（ＭＭＩＣ：Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）であってもよい。これにより、回路規模の削減を図ることができる。また、インダクタＬ１ａ，Ｌ１ｂは、電力増幅モジュール１００Ａが構成されるモジュールに表面実装部品（ＳＭＤ：Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ）又は配線等により実装されていてもよい。
【００５９】
なお、基板１５０上において、抵抗素子Ｒ２及びキャパシタＣ２，Ｃ３は、トランジスタＱ１ａとトランジスタＱ１ｂとの間に実装されていてもよい。さらに、基板１５０上において基板１５０の主面を平面視した場合に、１組の対を成す素子（例えば、トランジスタＱ１ａとトランジスタＱ１ｂ、又はキャパシタＣ１ａとキャパシタＣ１ｂ等）は、１組の対を成さない素子（例えば抵抗素子Ｒ２又はキャパシタＣ２，Ｃ３等）を中心として線対称に配置されていてもよい。１組の対を成す素子が線対称に配置されることにより、２つの増幅経路間における信号の不均衡が抑制される。
【００６０】
また、電力増幅モジュールが図１０に示される高調波終端回路１４０ａ，１４０ｂを備える場合、高調波終端回路１４０ａ，１４０ｂもまた、基板１５０上において線対称に実装されてもよい。後述する第２実施形態にかかる電力増幅モジュールについても同様である。
【００６１】
図１４は、本発明の第２実施形態にかかる電力増幅モジュールの実装例を示す図である。なお、電力増幅モジュールの構成要素については、図１２に示される電力増幅モジュール２００Ａと同様であるため、説明を省略する。
【００６２】
図１４に示されるように、電力増幅モジュール２００Ａは、分配回路１１０、トランジスタＱ１ａ，Ｑ１ｂ、抵抗素子Ｒ１ａ，Ｒ１ｂ，Ｒ２、インダクタＬ３及びキャパシタＣ５ａ，Ｃ５ｂが同一の基板１５２上に集積化されている。基板１５２は、例えばＭＭＩＣであってもよい。これにより、回路規模の削減を図ることができる。また、インダクタＬ４は、電力増幅モジュール２００Ａが構成されるモジュールにＳＭＤ又は配線等により実装されていてもよい。
【００６３】
なお、基板１５２上において、抵抗素子Ｒ２及びインダクタＬ３は、トランジスタＱ１ａとトランジスタＱ１ｂとの間に実装されていてもよい。さらに、基板１５２上において基板１５２の主面を平面視した場合に、１組の対を成す素子（例えば、トランジスタＱ１ａとトランジスタＱ１ｂ、又はキャパシタＣ１ａとキャパシタＣ１ｂ等）は、１組の対を成さない素子（例えば抵抗素子Ｒ２又はインダクタＬ３等）を中心として線対称に配置されていてもよい。
【００６４】
以上、本発明の例示的な実施形態について説明した。電力増幅モジュール１００，１００Ａ，１００Ｂは、トランジスタＱ１ａ，Ｑ１ｂのコレクタ間を電気的に接続するキャパシタＣ２を備え、合成回路１２０は、信号経路に直列接続されたインダクタＬ１ａ，Ｌ１ｂと、信号経路にシャント接続されたキャパシタＣ３を備える。これにより、トランジスタＱ１ａのコレクタから出力される増幅信号の位相は、インダクタＬ１ａ及びキャパシタＣ３を含む移相器１２４ａの経由により略４５度遅れ、インダクタＬ１ｂ及びキャパシタＣ３を含む移相器１２４ｂの経由により略４５度遅れる。また、トランジスタＱ１ａのコレクタから出力される増幅信号の位相は、キャパシタＣ２の経由により略９０度進む。従って、一方の増幅信号が他方の増幅経路に回り込む場合であっても、信号の振幅が相殺され、増幅器間のアイソレーションが確保される。また、トランジスタＱ１ａ，Ｑ１ｂから見た合成回路側のインピーダンスＺQが実数となるように設計し得るため、比較例に比べてトランジスタの線形性を向上させることができる。
【００６５】
また、電力増幅モジュール１００，１００Ａ，１００Ｂにおいて、キャパシタＣ３のキャパシタンスは、キャパシタＣ２のキャパシタンスの略２倍であってもよい。
【００６６】
また、電力増幅モジュール１００，１００Ａ，１００Ｂは、分配回路１１０、トランジスタＱ１ａ，Ｑ１ｂ、抵抗素子Ｒ２及びキャパシタＣ２，Ｃ３が同一の基板上に構成されてもよい。これにより、回路規模の削減を図ることができる。
【００６７】
また、電力増幅モジュール２００，２００Ａは、トランジスタＱ１ａ，Ｑ１ｂのコレクタ間を電気的に接続するインダクタＬ３を備え、合成回路２１０は、信号経路に直列接続されたキャパシタＣ５ａ，Ｃ５ｂと、信号経路にシャント接続されたインダクタＬ４を備える。これにより、トランジスタＱ１ａのコレクタから出力される増幅信号の位相は、キャパシタＣ５ａ及びインダクタＬ４を含む移相器の経由により略４５度進み、キャパシタＣ５ｂ及びインダクタＬ４を含む移相器の経由により略４５度進む。また、トランジスタＱ１ａのコレクタから出力される増幅信号の位相は、インダクタＬ３の経由により略９０度遅れる。従って、一方の増幅信号が他方の増幅経路に回り込む場合であっても、信号の振幅が相殺され、増幅器間のアイソレーションが確保される。また、トランジスタＱ１ａ，Ｑ１ｂから見た合成回路側のインピーダンスＺQが実数となるように設計し得るため、比較例に比べてトランジスタの線形性を向上させることができる。
【００６８】
また、電力増幅モジュール２００，２００Ａにおいて、インダクタＬ４のインダクタンスは、インダクタＬ３のインダクタンスの略２分の１であってもよい。
【００６９】
また、電力増幅モジュール２００は、分配回路１１０、トランジスタＱ１ａ，Ｑ１ｂ、抵抗素子Ｒ２、インダクタＬ３及びキャパシタＣ５ａ，Ｃ５ｂが同一の基板上に構成されてもよい。これにより、回路規模の削減を図ることができる。
【００７０】
また、電力増幅モジュール１００Ｂは、トランジスタＱ１ａ，Ｑ１ｂのコレクタに接続された高調波終端回路１４０ａ，１４０ｂを備える。これにより、トランジスタＱ１ａ，Ｑ１ｂにより増幅された増幅信号から高調波が減衰される。従って、電力増幅モジュール１００Ｂは電力増幅モジュール１００，１００Ａに比べて電力効率が改善される。
【００７１】
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。すなわち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもなく、これらも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【００７２】
１００，１００Ａ，１００Ｂ，２００，２００Ａ…電力増幅モジュール、１１０…分配回路、１１２…分配部、１２０，２１０…合成回路、１２２…合成部、１３０…出力整合回路、１４０ａ，１４０ｂ…高調波終端回路、１５０，１５２…基板、Ｑ１ａ，Ｑ１ｂ…トランジスタ、Ｌ１ａ，Ｌ１ｂ，Ｌ２，Ｌ３，Ｌ４，Ｌ５ａ，Ｌ５ｂ…インダクタ、Ｃ１ａ，Ｃ１ｂ，Ｃ２，Ｃ３，Ｃ４，Ｃ５ａ，Ｃ５ｂ，Ｃ６ａ，Ｃ６ｂ…キャパシタ、Ｒ１ａ，Ｒ１ｂ，Ｒ２…抵抗素子
【図１】
2018117217.tif 000010
【図２】
2018117217.tif 000011
【図３】
2018117217.tif 000012
【図４】
2018117217.tif 000013
【図５】
2018117217.tif 000014
【図６】
2018117217.tif 000015
【図７】
2018117217.tif 000016
【図８】
2018117217.tif 000017
【図９】
2018117217.tif 000018
【図１０】
2018117217.tif 000019
【図１１】
2018117217.tif 000020
【図１２】
2018117217.tif 000021
【図１３】
2018117217.tif 000022
【図１４】
2018117217.tif 000023