(57)【要約】【課題】システムクロックは、外部入力クロックに依存するため、ボーレート値に最適なものとは限らない（例えば、システムクロックのクロック数がボーレート値の整数倍で無いなど）ことから、分周によって、誤差が生じる可能性がある。ボーレート値を得るために、どのように分周するかなどのプログラムをプロセッサ装置のユーザが作成しなければならない。さらに、送受信機が複数チャネル存在する場合、ボーレート値を得る処理が複雑になる。【解決手段】クロック生成部を内蔵することによって、クロック生成部が生成したクロックを分周処理し、装置内の回路などに適したクロック信号を生成し、その回路に供給する。【選択図】図２
2018027228.tif 000002
【特許請求の範囲】
【請求項１】
遊技機用プロセッサ装置であって、
プロセッサコアと、
第１のクロック信号を生成するクロック生成回路と、
前記クロック生成回路から前記第１のクロック信号を受信し、前記第１のクロック信号に基づいて第２のクロック信号を生成する分周器と、を備え、
前記クロック生成回路及び前記分周器は、前記遊技機用プロセッサ装置に内蔵されていることを特徴とする、遊技機用プロセッサ装置。
【請求項２】
前記遊技機用プロセッサ装置は、第１の送信部及び第１の受信部をさらに備え、
前記前記分周器は、前記第２のクロック信号を前記第１の送信部及び前記第１の受信部に送信し、前記第１の送信部及び前記第１の受信部は、前記第２のクロック信号の１秒あたりのクロック数をボーレート値として用いる、請求項１に記載の遊技機用プロセッサ装置。
【請求項３】
前記分周器は、前記第１のクロック信号に基づいて第３のクロック信号を生成し、
前記第２及び第３のクロック信号を前記分周器から受信し、前記第２及び第３のクロック信号の一方を選択するセレクタをさらに備えた請求項１又は２に記載の遊技機用プロセッサ装置。
【請求項４】
前記遊技機用プロセッサ装置は、第２の送信部及び第２の受信部をさらに備え、
前記セレクタは、前記第２及び第３のクロック信号の一方を選択的に、前記第１の送信部及び前記第１の受信部、又は、前記第２の送信部及び前記第２の受信部に送信する、請求項３に記載の遊技機用プロセッサ装置。
【請求項５】
請求項１ないし４に記載の遊技機用プロセッサ装置を備えた遊技機用チップ。
【請求項６】
請求項１ないし４に記載の遊技機用プロセッサ装置又は請求項５に記載の遊技機用チップを備えた遊技機用基板。
【請求項７】
請求項６に記載の遊技機用基板を備えた遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック生成部を内蔵する遊技機用プロセッサ装置、遊技機用チップ、遊技機用基板及び遊技機に関する。
【背景技術】
【０００２】
プロセッサ装置において、外部回路と通信を行うための送受信部は、非同期通信では、外部回路と同じボーレート値で通信を行う。
【０００３】
パチンコ、回胴式遊技機とも称されるパチスロなどの遊技機で用いられるプロセッサ装置は、プロセッサ装置の外部にありプロセッサ装置内部のプロセッサコア等の内部回路を動作するためのシステムクロック生成部から基準となるクロックを取得し、当該クロックを分周することによって、ボーレート値に対応するクロックを取得している。
【０００４】
一方で、ボーレート値に対応するクロックは、システムクロックよりもはるかに低いことから、分周される前のクロックは、システムクロックのような精度の高いクロックでなくてもよい。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
システムクロックは、外部入力クロックに依存するため、ボーレート値に最適なものとは限らない（例えば、システムクロックのクロック数がボーレート値の整数倍で無いなど）ことから、分周によって、誤差が生じる可能性がある。ボーレート値を得るために、どのように分周するかなどのプログラムをプロセッサ装置のユーザが作成しなければならない。さらに、送受信機が複数チャネル存在する場合、ボーレート値を得る処理が複雑になる。
【課題を解決するための手段】
【０００６】
クロック生成部を内蔵することによって、クロック生成部が生成したクロックを分周処理し、装置内の回路などに適したクロック信号を生成し、その回路に供給する。
【０００７】
本発明の実施例による遊技機用プロセッサ装置は、プロセッサコアと、第１のクロック信号を生成するクロック生成回路と、クロック生成回路から第１のクロック信号を受信し、第１のクロック信号に基づいて第２のクロック信号を生成する分周器とを備え、クロック生成回路及び分周器が、遊技機用プロセッサ装置に内蔵されているようにすることができる。
【図面の簡単な説明】
【０００８】
【図１】従来技術によるプロセッサを示す。
【図２】本実施例によるプロセッサ装置を示す。
【図３】実施例１を変形した実施例によるプロセッサ装置を示す。
【発明を実施するための形態】
【０００９】
従来技術
図１は、従来技術によるプロセッサを示す。プロセッサ装置１００は、プロセッサコア１０５、ボーレート設定部１１０、記憶装置１１５、送信部１２０、受信部１２５、ボーレートクロック生成部１３０を少なくとも有する。記憶装置１１５は、ROM、RAM又はそれらの組み合わせとすることができる。
【００１０】
プロセッサコア１０５は、バス１５０を介して記憶装置１１５に接続されている。プロセッサコア１０５は、データを記憶装置１１５から読出し、また、記憶装置１１５へデータを書き込むことができる。プロセッサコア１０５は、記憶装置１１５に記憶されているプログラムに基づいて、所望のボーレート値に対応するクロックを生成するコマンドをボーレートクロック生成部１３０に送り、ボーレートクロック生成部１３０を動作させる。
【００１１】
システムクロック生成部１９０は、プロセッサ装置内部のプロセッサコア等におけるロジック回路の動作の基準となるクロックでボーレートクロック生成部１３０に接続され、プロセッサ装置１００の外部に配置さている。ボーレートクロック生成部１３０は、システムクロックをシステムクロック生成部１９０から受取り、プロセッサコア１０５から受信したコマンドに基づいて、分周などの処理をシステムクロックに適用することによって、所望のボーレート値に対応するクロック信号を取得する。ボーレートクロック生成部１３０は、所望のボーレート値に対応するクロック信号を送信部１２０及び受信部１２５に送信する。送信部１２０及び受信部１２５は、このクロック信号に対応するボーレートの値に応じて処理を実行する。
【００１２】
実施例１
図２は、本実施例によるプロセッサ装置２００を示す。プロセッサ装置２００は、図１に示した従来技術と同様に、記憶装置１１５、送信部１２０、受信部１２５を少なくとも有し、さらに、オシレータ２０５及び分周器２１０を有する。図２からも理解されるように、オシレータ２０５は、プロセッサ装置２００に内蔵されている。
【００１３】
オシレータ２０５は送受信部専用のクロック発生回路であり、CR発振回路やLC反結合発振回路など、及び、その他の発振回路とすることができる。本実施例において、オシレータ２０５が生成するクロックは、システムクロックほど精度が高いものでなくてもよい。CR発振回路やLC反結合発振回路は、水晶などを用いた固体振動子発振回路よりも簡単にプロセッサ装置に実装することができる。オシレータ２０５は、第１のクロック信号を生成する。オシレータ２０５が生成するクロック数は、ボーレート値の整数倍であることが望ましい。これにより、プロセッサ装置２００は、クロックの分周を容易に実行することができる。他の実施例において、オシレータ２０５は、例示であり、クロックを生成する他の回路に置き換えることができる。
【００１４】
オシレータ２０５は、第１のクロック信号を分周器２１０に送信する。分周器２１０は、受信した第１のクロック信号に分周処理を適用することによって、所望のボーレート値に対応する第２のクロック信号を生成する。分周器２１０は、生成した第２のクロック信号を送信部１２０及び受信部１２５に送信する。送信部１２０及び受信部１２５は、所望のボーレート値に対応する第２のクロック信号を取得することにより、第２のクロック信号に対応するボーレートに応じて、データを送受信することができる。
【００１５】
本実施例において、分周器２１０は、分周比（例えば、1/2や1/3などのn/mの値）をプロセッサコア１０５から受信してもよい、又は、ROMやRAMなどの記憶装置１１５やレジスタなどから値を取得してもよい。n/mの値は、プログラムの命令や固定値などとして記憶装置１１５に事前に記憶されている必要がある。他の実施例において、所望のボーレート値が記憶装置などに格納されており、オシレータのクロック数及び所望のボーレート値に基づいて、分周比が計算されるようにしてもよい。
【００１６】
プロセッサコア１０５は、プロセッサ装置２００の外部にデータを送信するとき、記憶装置１１５などから送信したいデータを取得し、バス１５０を介して送信部１２０にデータをセットする。送信部１２０は、第２のクロック信号に対応するボーレート値に基づいてデータをプロセッサ装置２００の外部に送信する。
【００１７】
プロセッサコア１０５がプロセッサ装置２００の外部からデータを受信するとき、受信部１１５は、プロセッサ装置２００の外部から第２のクロック信号に対応するボーレート値に基づいてデータを受信し、受信データとしてプロセッサコア１０５は受け取る。
【００１８】
上記の通り、送信部１２０及び受信部１２５は、第２のクロック信号の１秒あたりのクロック数をボーレート値として用いることができる。
【００１９】
実施例２
図３は、実施例１を変形した実施例によるプロセッサ装置３００を示す。図３に示した実施例２のプロセッサ装置３００の構成は、図２に示した実施例１のプロセッサ装置２００の構成とほぼ同じとすることができるが、プロセッサ装置３００は、少なくとも、２以上の組の送信部及び受信部とセレクタ３０５とを有する点で、実施例１による装置２００と異なる。これにより、２以上の組の送信部及び受信部のそれぞれの組は、並列的にデータの送受信を行うことができる。２以上の組の送信部及び受信部は、第１の送信部３２０、第１の受信部３２５、第２の送信部３３０及び第２の受信部３３５を少なくとも有する。当業者であれば理解されるように、図３は例示であり、プロセッサ装置３００は、３以上の送信部及び受信部を有していてもよい。
【００２０】
本実施例において、分周器３０５は、複数のボーレート値に対応するクロック信号（例えば、第２及び第３のクロック信号）を生成する。例えば、第１の所望のボーレート値が9600bps、第２の所望のボーレート値が19200bpsである場合、分周器３０５は、それぞれに対応する第２及び第３のクロック信号をオシレータ２０５から受信した第１のクロック信号から生成する。例えば、第１の所望のボーレート値に対応するクロック信号は、第２のクロック信号とし、第２の所望のボーレート値に対応するクロック信号は、第３のクロック信号とすることができる。分周処理で必要な情報は、実施例１と同様に、記憶装置１１５などに事前に記憶されていてもよい。ここで、当業者であれば理解されるように、所望のボーレート値の数は、２以上とすることができ、所望のボーレート値「9600bps」及び「19200bps」は、例示にすぎず、他の値とすることもできる。
【００２１】
分周器２１０は、第１のクロック信号に分周処理を適用することによって、第１の所望のボーレート値及び第２の所望のボーレート値それぞれに対応する第２及び第３のクロック信号を生成し、セレクタ３０５に送信する。セレクタ３０５は、プロセッサコア１０５から選択信号を受信する。セレクタ３０５は、選択信号に応じて、第２のクロック信号又は第３のクロック信号を第１の送信部３２０、第１の受信部３２５、第２の送信部３３０及び第２の受信部３３５に供給する。
【００２２】
プロセッサコア１０５は、選択信号をセレクタ３０５に送信するとともに、第１の送信部３２０、第１の受信部３２５、第２の送信部３３０及び第２の受信部３３５の内のデータの送信又は受信を行うべき一つに制御信号及びチップセレクト信号を送信する（チップセレクト信号はデコーダを介して送信されてもよい）。なお、データ送信の場合、制御信号及びチップセレクト信号に加えて、送信対象のデータも、プロセッサコア１０５から第１の送信部３２０又は第２の送信部３３０に送信される。これにより、第１の送信部３２０、第１の受信部３２５、第２の送信部３３０又は第２の受信部３３５は、プロセッサコア１０５からの制御信号に応じて、セレクタ３０５から送信された第２又は第３のクロック信号にしたがって、データの送受信を行う。
【００２３】
本実施例において、プロセッサ装置３００は、２以上の組の送信部３２０、３３０及び受信部３２５、３３５を有していたが、他の実施例において、プロセッサ装置３００は、１組の送信部３２０及び受信部３２５を有しているだけもよい。この場合、セレクタ３０５は、第２のクロック信号及び第３のクロック信号の一方を選択的に送信部３２０及び受信部３２５に送信する。
【００２４】
本実施例においてセレクタ３０５により選択されたクロック信号は第１の送信部と第１の受信部のグループと第２の送信部と第２の受信部のグループとの２つのグループに分けてそれぞれのグループに別々のクロックを供給する構造としても良い。また、第１の送信部、第１の受信部、第２の送信部、第２の受信部それぞれに別のクロックを供給する構造としても良い。さらにその組合せは他の構造としても良い。
【００２５】
上記の各実施例において、オシレータ２０５は、プロセッサ装置２００内に配置されることから、オシレータ２０５が生成したクロック信号は、プロセッサ装置２００の外部からの電気ノイズの影響を受けにくい。これにより、プロセッサ装置２００において、より安定したクロック信号が送信部１２０及び受信部１２５に供給され、安定した通信が実現される。
【００２６】
上記の各実施例において、オシレータ２０５が生成するクロック信号のクロック数を所望のボーレート値の整数倍にすることにより、複雑な分周比を分周回路２１０に設定するプログラムを準備する必要が無くなる。プロセッサコア１０５は、分周比を事前に記憶装置１１５に設定することによって、分周比を設定することなく、所望のボーレート値を指定するのみでデータの送受信が行える。分周比の記憶装置１１５への設定は、ROMに書き込まれていてもよい、または、プロセッサコア１０５が、プロセッサの電源投入時などの初期処理において、RAMやレジスタに設定してもよい。従来技術において、分周比の決定及び設定は、遊技機メーカが作成するユーザプログラムによって実現されていた。したがって、本実施例を用いることによって、分周比に関するユーザプログラムを削減することができる。
【００２７】
上記の各実施例において、プロセッサ装置２００及び３００は、一つのチップ上で実装されていてもよい。そのような一つのチップは、マイクロコンピュータ、マイコン、ワンチップマイコン、プロセッサチップなどと称される。遊技機は、主基板及び／又はサブ基板を用いて構成される。基板は、プロセッサ２００及び／又は３００を含んでもよい。遊技機において、主基板は、主に遊技機の抽選を制御し、サブ基板は、遊技機の払出し及び／又は演出を制御する。
【００２８】
上記の各実施例において、プロセッサ装置２００及び３００におけるオシレータ２０５が生成したクロック信号は、データの送受信部で用いられているが、これは、例示であり、当該クロック信号は、例えば、外部検査機との照合・認証通信のクロックや乱数の更新クロックなどの他の回路や装置で用いられても良い。
【００２９】
上記の各実施例において、ハードウエアで実現するよう説明されたいくつかの要素の一部又は全ては、ソフトウエアで実現することができ、そして、ソフトウエアで実現するよう説明されたいくつかの要素の一部又は全ては、ハードウエアで実現することができることは理解されるであろう。
【００３０】
上記の各実施例において、送信部、受信部と記憶装置とのデータ受け渡しはプロセッサコアを介して行っているが、ＣＰＵを介さないＤＭＡ等の方式でもよい。
【００３１】
請求項に記載の「クロック生成回路」は、明細書に記載されている「オシレータ２０５」に該当する。また、当業者に理解されるように、「クロック生成回路」は、CR発振回路やLC反結合発振回路など、その他の発振回路、クロックを生成する他の回路などとすることもできる。
【００３２】
以上に説明した処理又は処理順序において、ある処理において、その処理ではまだ利用することができないはずのデータを利用しているなどの処理又は処理順序上の矛盾が生じない限りにおいて、処理又は処理順序を自由に変更することができる。
【００３３】
以上に説明してきた各実施例に関し、各実施例の一部又は全部を組み合わせて一つの実施例として実現されてもよい。
【００３４】
以上に説明してきた各実施例は、本発明を説明するための例示であり、本発明はこれらの実施例に限定されるものではない。本発明は、その要旨を逸脱しない限り、種々の形態で実施することができる。
【符号の説明】
【００３５】
１００、２００、３００  プロセッサ装置
１０５                  プロセッサコア
１１０                  ボーレート設定部
１１５                  記憶装置
１２０                  送信部
１２５                  受信部
１３０                  ボーレートクロック生成部
１５０                  バス
２０５                  オシレータ
２１０                  分周器
３０５                  セレクタ
３２０                  第１の送信部
３２５                  第１の受信部
３３０                  第２の送信部及び
３３５                  第２の受信部
【図１】
2018027228.tif 000003
【図２】
2018027228.tif 000004
【図３】
2018027228.tif 000005