(57)【要約】【課題】ソフトスタート動作時に昇圧ノードに電圧を供給するスイッチ回路と、昇圧動作時にスイッチングを行うスイッチング素子とを半導体装置に内蔵する場合に、半導体装置の端子数の増加を抑えながら、電源投入後に昇圧ノードの電圧を徐々に立ち上げて突入電流を低減するソフトスタート機能を実現する。【解決手段】この半導体装置は、第１の電源端子と出力端子との間に接続されたスイッチ回路と、出力端子と第２の電源端子との間に接続されたスイッチング素子と、イネーブル信号に応答してスイッチ回路をオン状態としてから所定の期間が経過したときに、第１の電源端子と第２の電源端子との間に供給される電源電圧を昇圧するためにスイッチング素子にスイッチング動作を開始させる制御回路とを備える。【選択図】図１
2018117484.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源端子と出力端子との間に接続されたスイッチ回路と、
前記出力端子と第２の電源端子との間に接続されたスイッチング素子と、
イネーブル信号に応答して前記スイッチ回路をオン状態としてから所定の期間が経過したときに、前記第１の電源端子と前記第２の電源端子との間に供給される電源電圧を昇圧するために前記スイッチング素子にスイッチング動作を開始させる制御回路と、
を備える半導体装置。
【請求項２】
前記制御回路が、前記スイッチ回路をオン状態としてから第１の期間が経過したときに、前記スイッチ回路をオフ状態として、前記出力端子に一端が接続されたインダクターの他端と前記第１の電源端子との間に接続された第２のスイッチ回路をオン状態とする、請求項１記載の半導体装置。
【請求項３】
前記制御回路が、前記第２のスイッチ回路をオン状態としてから第２の期間が経過したときに、前記スイッチング素子にスイッチング動作を開始させる、請求項２記載の半導体装置。
【請求項４】
前記制御回路が、前記第２のスイッチ回路をオン状態としてから前記第２の期間が経過した後に、時間の経過と共に単調増加するオンデューティー比を有する第１の駆動信号を前記スイッチング素子に供給する、請求項３記載の半導体装置。
【請求項５】
前記制御回路が、昇圧ノードの電圧が所定の電圧よりも上昇した後に、前記昇圧ノードの電圧に基づいてパルス幅変調された第２の駆動信号を前記スイッチング素子に供給する、請求項４記載の半導体装置。
【請求項６】
前記スイッチ回路が、前記第１の電源端子と前記出力端子との間に直列接続された複数のトランジスターを含む、請求項１〜５のいずれか１項記載の半導体装置。
【請求項７】
システムクロック信号を生成するクロック信号生成回路をさらに備え、
前記制御回路が、前記システムクロック信号に基づいて、前記第１の駆動信号を生成する、請求項４又は５記載の半導体装置。
【請求項８】
システムクロック信号を生成するクロック信号生成回路をさらに備え、
前記制御回路が、前記システムクロック信号に基づいて、前記第１の期間又は前記第２の期間を設定する、請求項２〜５のいずれか１項記載の半導体装置。
【請求項９】
前記制御回路が、昇圧ノードの電圧に基づいて、前記第１の期間又は前記第２の期間を設定する、請求項２〜５のいずれか１項記載の半導体装置。
【請求項１０】
請求項１〜９のいずれか１項記載の半導体装置と、
前記出力端子に接続された一端を有するインダクターと、
前記出力端子と昇圧ノードとの間に接続されたダイオードと、
前記昇圧ノードと前記第２の電源端子との間に接続されたキャパシターと、
を備える電源装置。
【請求項１１】
前記第１の電源端子と前記インダクターの他端との間に接続された第２のスイッチ回路をさらに備える、請求項１０記載の電源装置。
【請求項１２】
請求項１０又は１１記載の電源装置と、
前記電源装置の出力電圧が供給される負荷と、
を備える電子機器。
【請求項１３】
第１の電源配線と第２の電源配線との間に供給される電源電圧を昇圧する電源装置の制御方法であって、
前記第１の電源配線に接続された第１のスイッチ回路をオン状態として、インダクターの一端と前記第２の電源配線との間にダイオードを介して接続されたキャパシターの充電を開始するステップ（ａ）と、
前記第１のスイッチ回路をオン状態としてから第１の期間が経過したときに、前記第１の電源配線と前記インダクターの他端との間に接続された第２のスイッチ回路をオン状態とするステップ（ｂ）と、
前記第２のスイッチ回路をオン状態としてから第２の期間が経過した後に、システムクロック信号に基づいて、時間の経過と共に単調増加するオンデューティー比を有する第１の駆動信号を生成し、前記インダクターの一端と前記第２の電源配線との間に接続されたスイッチング素子に供給するステップ（ｃ）と、
前記キャパシターの両端間の電圧が所定の電圧よりも上昇した後に、前記キャパシターの両端間の電圧に基づいてパルス幅変調された第２の駆動信号を前記スイッチング素子に供給するステップ（ｄ）と、
を備える電源装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧を昇圧するために用いられる半導体装置に関する。また、本発明は、そのような半導体装置を用いた電源装置に関する。さらに、本発明は、そのような電源装置を備える電子機器、及び、電源装置の制御方法等に関する。
【背景技術】
【０００２】
例えば、バッテリー等から供給される電源電圧を昇圧するスイッチングレギュレーターにおいては、電源投入時に平滑用のキャパシターに流れる突入電流を低減して電源電圧の変動を抑制するために、電源投入後に昇圧ノードの電圧を徐々に立ち上げることが行われている。そのような動作は、ソフトスタートと呼ばれている。
【０００３】
関連する技術として、特許文献１には、電源オン時の突入電流を抑えることを目的とする昇圧型スイッチングレギュレーターが開示されている。特許文献１の図１に示されているスイッチングレギュレーターには、スイッチング素子２２と、電源２０とコイル２１との間に接続されたＭＯＳトランジスター４０とが設けられており、電源がオンするときに、ＭＯＳトランジスター４０の抵抗値を高い状態から低い状態に変化させることで、電源オン時の突入電流が抑えられる。
【０００４】
また、特許文献２には、簡単な回路構成で突入電流の発生を防止することを目的とする昇圧型スイッチングレギュレーターが開示されている。特許文献２の図１に示されているスイッチングレギュレーターは、制御信号に応じてスイッチングを行うスイッチングトランジスターＭ１と、入力電圧をインダクターＬ１に供給するＰＭＯＳトランジスターＭ２及びＭ３と、ＰＭＯＳトランジスターＭ３がオンして入力電圧の供給を開始してから所定の時間経過後に、ＰＭＯＳトランジスターＭ２をオンさせて入力電圧をインダクターＬ１に供給させる制御回路部とを備えている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−１１１３９１号（段落０００７−００１６、図１、図２）
【特許文献２】特開２０１０−２０７００５号（段落０００７−００２４、図１、図２）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の図１に示されているスイッチングレギュレーターにおいては、ＭＯＳトランジスター４０のオン抵抗を変化させることにより、ソフトスタート機能が実現される。しかしながら、ＭＯＳトランジスター４０のオン抵抗は、ゲート電圧の僅かな変化によって大きく変化するので、オン抵抗の制御が困難である。
【０００７】
一方、特許文献２の図１に示されているスイッチングレギュレーターにおいては、オン抵抗が大きいＰＭＯＳトランジスターＭ３と、オン抵抗が小さいＰＭＯＳトランジスターＭ２とが、並列接続されている。ＰＭＯＳトランジスターＭ３がオンした後にＰＭＯＳトランジスターＭ２をオンさせることにより、ソフトスタート機能が実現される。
【０００８】
特許文献２の図１に示されているスイッチングレギュレーターの一部の回路を半導体装置（ＩＣ）に内蔵する場合に、オン抵抗が大きいＰＭＯＳトランジスターＭ３、及び、制御信号に応じてスイッチングを行うスイッチングトランジスターＭ１は、あまり大きなサイズを必要としないので、ＩＣに内蔵することが望ましい。
【０００９】
しかしながら、その場合には、ＰＭＯＳトランジスターＭ３のドレインに接続される端子と、スイッチングトランジスターＭ１のドレインに接続される端子とをＩＣに設けて、それらの端子間にインダクターＬ１を外付けする必要がある。従って、スイッチングトランジスターＭ１のみをＩＣに内蔵する場合と比較して、ＩＣの端子数が増加してしまうという問題がある。
【００１０】
また、特許文献１の図２を参照すると、ＭＯＳトランジスター４０のオン抵抗は、ＭＯＳトランジスター制御回路４１の容量４１３と抵抗４１１との時定数によって制御される。同様に、特許文献２の図２を参照すると、ソフトスタート動作は、ソフトスタート回路２のコンデンサーＣ１１と抵抗Ｒ１１との時定数によって制御される。
【００１１】
しかしながら、容量４１３又はコンデンサーＣ１１のような大容量のキャパシターをＩＣに内蔵すると、キャパシターが半導体チップ内で大きな面積を占有してチップ面積が増大したり、あるいは、キャパシターの容量値のばらつきによって動作タイミングがばらついてしまうという問題がある。
【００１２】
そこで、上記の点に鑑み、本発明の第１の目的は、ソフトスタート動作時に昇圧ノードに電圧を供給するスイッチ回路と、昇圧動作時にスイッチングを行うスイッチング素子とを半導体装置に内蔵する場合に、半導体装置の端子数の増加を抑えながら、電源投入後に昇圧ノードの電圧を徐々に立ち上げて突入電流を低減するソフトスタート機能を実現することである。
【００１３】
また、本発明の第２の目的は、そのような半導体装置において、キャパシターを含む時定数回路を用いることなく、ソフトスタート動作において必要な期間を設定することである。さらに、本発明の第３の目的は、そのような半導体装置を用いた電源装置、そのような電源装置を備える電子機器、及び、電源装置の制御方法等を提供することである。
【課題を解決するための手段】
【００１４】
以上の課題の少なくとも一部を解決するために、本発明の第１の観点に係る半導体装置は、第１の電源端子と出力端子との間に接続されたスイッチ回路と、出力端子と第２の電源端子との間に接続されたスイッチング素子と、イネーブル信号に応答してスイッチ回路をオン状態としてから所定の期間が経過したときに、第１の電源端子と第２の電源端子との間に供給される電源電圧を昇圧するためにスイッチング素子にスイッチング動作を開始させる制御回路とを備える。
【００１５】
本発明の第１の観点によれば、スイッチ回路がオン状態となって出力端子の電位が上昇を開始してから所定の期間が経過したときに、スイッチング素子がスイッチング動作を開始して電源電圧を昇圧するので、電源投入後に昇圧ノードの電圧を徐々に立ち上げて突入電流を低減するソフトスタート機能を実現することができる。また、スイッチ回路及びスイッチング素子の両方が出力端子に接続されているので、スイッチ回路及びスイッチング素子を半導体装置に内蔵しても、半導体装置の端子数の増加を抑えることができる。
【００１６】
ここで、制御回路が、スイッチ回路をオン状態としてから第１の期間が経過したときに、スイッチ回路をオフ状態として、出力端子に一端が接続されたインダクターの他端と第１の電源端子との間に接続された第２のスイッチ回路をオン状態としても良い。このように、出力端子の電位が上昇してからインダクターの両端間に電圧を印加することにより、インダクターの両端間の急激な電位差変動を抑えることができる。
【００１７】
その場合に、制御回路は、第２のスイッチ回路をオン状態としてから第２の期間が経過したときに、スイッチング素子にスイッチング動作を開始させるようにしても良い。それにより、出力端子の電位がさらに上昇したときに、スイッチング素子がスイッチング動作を開始することができる。
【００１８】
また、制御回路は、第２のスイッチ回路をオン状態としてから第２の期間が経過した後に、時間の経過と共に単調増加するオンデューティー比を有する第１の駆動信号をスイッチング素子に供給するようにしても良い。それにより、スイッチング素子が、第１の駆動信号に従ってスイッチング動作を行い、昇圧ノードの電圧を徐々に上昇させることができる。
【００１９】
さらに、制御回路は、昇圧ノードの電圧が所定の電圧よりも上昇した後に、昇圧ノードの電圧に基づいてパルス幅変調された第２の駆動信号をスイッチング素子に供給するようにしても良い。それにより、スイッチング素子が、第２の駆動信号に従ってスイッチング動作を行い、昇圧ノードの電圧を目標電圧に収束させることができる。
【００２０】
以上において、スイッチ回路が、第１の電源端子と出力端子との間に直列接続された複数のトランジスターを含むようにしても良い。例えば、第１の電源端子と出力端子との間に複数のＰチャネルＭＯＳトランジスターが直列接続される場合には、出力端子の電位が第１の電源端子の電位より高くなっても、寄生ＰＮＰバイポーラトランジスターによって出力端子から第１の電源端子に電流が流れることを防止できる。
【００２１】
また、半導体装置が、システムクロック信号を生成するクロック信号生成回路をさらに備え、制御回路が、システムクロック信号に基づいて、第１の駆動信号を生成するようにしても良い。それにより、キャパシターを含む時定数回路を用いることなく、ソフトスタート動作におけるスイッチング素子のオン／オフ期間を細かく設定することができる。また、ソフトスタート動作のテストの一部をデジタル的に行うことができるので、半導体装置のテストを効率化することが可能である。
【００２２】
さらに、半導体装置がクロック信号生成回路を備える場合には、制御回路が、システムクロック信号に基づいて、第１の期間又は第２の期間を設定するようにしても良い。それにより、キャパシターを含む時定数回路を用いることなく、ソフトスタート動作における第１の期間又は第２の期間を正確に設定することができる。
【００２３】
あるいは、制御回路が、昇圧ノードの電圧に基づいて、第１の期間又は第２の期間を設定するようにしても良い。それにより、キャパシターを含む時定数回路を用いることなく、ソフトスタート動作における第１の期間又は第２の期間を適応的に設定することができる。
【００２４】
本発明の第２の観点に係る電源装置は、上記いずれかの半導体装置と、出力端子に接続された一端を有するインダクターと、出力端子と昇圧ノードとの間に接続されたダイオードと、昇圧ノードと第２の電源端子との間に接続されたキャパシターとを備える。
【００２５】
本発明の第２の観点によれば、端子数の増加を抑えながら、電源投入時に出力端子の電位の上昇を開始させるスイッチ回路と、出力端子の電位が上昇を開始してから所定の期間が経過したときに昇圧動作を開始するスイッチング素子とを内蔵した半導体装置を用いて、電源投入後に出力電圧を徐々に立ち上げて突入電流を低減するソフトスタート機能を実現した電源装置を提供することができる。
【００２６】
この電源装置は、第１の電源端子とインダクターの他端との間に接続された第２のスイッチ回路をさらに備えるようにしても良い。その場合には、オン抵抗を小さくするために大きなサイズを有する第２のスイッチ回路を半導体装置の外付け部品として、半導体装置を小型化することが可能である。
【００２７】
本発明の第３の観点に係る電子機器は、上記いずれかの電源装置と、電源装置の出力電圧が供給される負荷とを備える。本発明の第３の観点によれば、電源投入後に出力電圧を徐々に立ち上げて突入電流を低減するソフトスタート機能を実現した電源装置を用いて、電源投入時における電源電圧の変動を低減して信頼性の高い電子機器を提供することができる。
【００２８】
本発明の第４の観点に係る電源装置の制御方法は、第１の電源配線と第２の電源配線との間に供給される電源電圧を昇圧する電源装置の制御方法であって、第１の電源配線に接続された第１のスイッチ回路をオン状態として、インダクターの一端と第２の電源配線との間にダイオードを介して接続されたキャパシターの充電を開始するステップ（ａ）と、第１のスイッチ回路をオン状態としてから第１の期間が経過したときに、第１の電源配線とインダクターの他端との間に接続された第２のスイッチ回路をオン状態とするステップ（ｂ）と、第２のスイッチ回路をオン状態としてから第２の期間が経過した後に、システムクロック信号に基づいて、時間の経過と共に単調増加するオンデューティー比を有する第１の駆動信号を生成し、インダクターの一端と第２の電源配線との間に接続されたスイッチング素子に供給するステップ（ｃ）と、キャパシターの両端間の電圧が所定の電圧よりも上昇した後に、キャパシターの両端間の電圧に基づいてパルス幅変調された第２の駆動信号をスイッチング素子に供給するステップ（ｄ）とを備える。
【００２９】
本発明の第４の観点によれば、第１のスイッチ回路がオン状態となってキャパシターの充電を開始し、第２のスイッチ回路がオン状態となってキャパシターの両端間の電圧がさらに上昇した後に、時間の経過と共に単調増加するオンデューティー比を有する第１の駆動信号がシステムクロック信号に基づいて生成されてスイッチング素子に供給される。従って、キャパシターを含む時定数回路を用いることなく、ソフトスタート動作におけるスイッチング素子のオン／オフ期間を細かく設定することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態に係る電源装置の構成例を示す回路図。
【図２】スイッチングレギュレーターの出力電圧の時間的変化を示す波形図。
【図３】スイッチングレギュレーターの出力電圧に対応して各信号を示す波形図。
【図４】図２に示す第３の期間における第１の駆動信号の時間的変化を示す波形図。
【図５】本発明の一実施形態に係る電源装置の制御方法を示すフローチャート。
【図６】本発明の一実施形態に係る電子機器の構成例を示すブロック図。
【発明を実施するための形態】
【００３１】
以下に、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照番号を付して、重複する説明を省略する。
図１は、本発明の一実施形態に係る電源装置の構成例を示す回路図である。以下の実施形態においては、電源装置の一例として、電源電圧を昇圧するスイッチングレギュレーター（ＤＣ／ＤＣコンバーター）について説明する。
【００３２】
＜スイッチングレギュレーター＞
図１に示すように、このスイッチングレギュレーターは、本発明の一実施形態に係る半導体装置（ＩＣ）１００と、ＰＮＰバイポーラトランジスターＱＢ１と、インダクターＬ１と、ダイオードＤ１と、キャパシターＣ１と、抵抗Ｒ１〜Ｒ３とを含んでいる。
【００３３】
スイッチングレギュレーターには、第１の電源配線ＰＬ１から高電位側の電源電位ＶＤＤが供給されると共に、第２の電源配線ＰＬ２から低電位側の電源電位ＶＳＳが供給される。図１には、電源電位ＶＳＳが接地電位（０Ｖ）である場合が示されている。スイッチングレギュレーターは、定常状態において、電源電圧（ＶＤＤ−ＶＳＳ）を昇圧して昇圧ノードＮ１において出力電圧ＶＯＵＴを生成し、出力電圧ＶＯＵＴを負荷Ｚに供給する。
【００３４】
半導体装置１００は、例えば、ＭＣＵ（マイクロコントロールユニット）又はＬＣＤ（液晶ディスプレイ）コントローラー等のＳｏＣ（system on a chip）であっても良く、スイッチングレギュレーターの一部の回路を内蔵している。なお、ＳｏＣとは、電子機器等に必要とされる一連の機能（システム）を１つの半導体チップに集積した半導体装置のことである。
【００３５】
半導体装置１００は、基準電圧生成回路１０と、クロック信号生成回路２０と、ＡＤＣ（アナログ／デジタル変換器）３０と、発振回路４０と、オペアンプ５０と、ＰＷＭ（パルス幅変調）回路６０と、制御回路７０と、スイッチ回路８０と、ＮチャネルＭＯＳトランジスターＱＮ１と、端子Ｐ１〜Ｐ７とを含んでいる。端子Ｐ１〜Ｐ７は、半導体チップに設けられたパッド、又は、パッケージに設けられたピンである。
【００３６】
第１の電源端子Ｐ１には、第１の電源配線ＰＬ１から高電位側の電源電位ＶＤＤが供給され、第２の電源端子Ｐ２及び第３の電源端子Ｐ３には、第２の電源配線ＰＬ２から低電位側の電源電位ＶＳＳが供給される。基準電圧生成回路１０は、例えば、バンドギャップリファレンス回路等を含み、電源電圧（ＶＤＤ−ＶＳＳ）に依存しない基準電圧ＶＲＥＦを生成する。
【００３７】
クロック信号生成回路２０は、例えば、水晶発振回路等を含み、半導体装置１００に含まれているＣＰＵ（中央演算装置）等に供給されるシステムクロック信号ＳＣＫを生成する。システムクロック信号ＳＣＫの周波数は、例えば、数十ＭＨｚ〜１００ＭＨｚ程度である。システムクロック信号ＳＣＫは制御回路７０にも供給され、制御回路７０は、システムクロック信号ＳＣＫに同期して動作する。
【００３８】
ＡＤＣ３０は、帰還端子Ｐ７から供給されるフィードバック電圧ＶＦＢをデジタルのフィードバック信号ＤＦＢに変換して制御回路７０に供給する。また、発振回路４０は、例えば、ＣＲ発振回路等で構成され、発振動作を行うことによって昇圧クロック信号ＢＣＫを生成する。昇圧クロック信号ＢＣＫの周波数は、例えば、１００ｋＨｚ〜数ＭＨｚ程度である。
【００３９】
このように、半導体装置１００が、昇圧クロック信号ＢＣＫよりも高い周波数を有するシステムクロック信号ＳＣＫを生成するクロック信号生成回路２０を備える場合には、制御回路７０が、スイッチングレギュレーターのソフトスタート動作において必要な期間を設定するためにシステムクロック信号ＳＣＫを利用することができる。
【００４０】
オペアンプ５０の非反転入力端子には、基準電圧生成回路１０から基準電圧ＶＲＥＦが供給され、反転入力端子には、帰還端子Ｐ７からフィードバック電圧ＶＦＢが供給される。オペアンプ５０は、基準電圧ＶＲＥＦとフィードバック電圧ＶＦＢとの差を増幅して、誤差信号ＥＲＲを出力端子から出力する。
【００４１】
ＰＷＭ回路６０は、オペアンプ５０から供給される誤差信号ＥＲＲに基づいて、発振回路４０から供給される昇圧クロック信号ＢＣＫをパルス幅変調するために用いられるリセット信号ＲＳＴを生成する。例えば、ＰＷＭ回路６０は、昇圧クロック信号ＢＣＫの立ち上がりに同期して三角波信号を生成し、三角波信号の電位が誤差信号ＥＲＲの電位よりも低い期間において、リセット信号ＲＳＴをローレベルに非活性化する。一方、ＰＷＭ回路６０は、三角波信号の電位が誤差信号ＥＲＲの電位よりも高くなると、リセット信号ＲＳＴをハイレベルに活性化する。
【００４２】
制御回路７０は、例えば、ロジック回路７１と、ＲＳフリップフロップ７２と、ＡＮＤ回路７３及び７４と、ＯＲ回路７５とを含んでいる。制御回路７０は、スイッチングレギュレーターのソフトスタート動作及び通常の昇圧動作を制御するために、チャージ信号ＣＨＧ、インダクター接続信号ＩＮＤ、及び、ソフトスタート停止信号ＳＴＰを生成すると共に、駆動信号ＤＲＶを生成してトランジスターＱＮ１に供給する。
【００４３】
トランジスターＱＮ１は、スイッチングレギュレーターにおけるスイッチング素子であり、出力端子Ｐ６と第２の電源端子Ｐ２との間に接続されている。トランジスターＱＮ１は、出力端子Ｐ６に接続されたドレインと、第２の電源端子Ｐ２に接続されたソースと、駆動信号ＤＲＶが印加されるゲートとを有している。
【００４４】
トランジスターＱＮ１は、駆動信号ＤＲＶがハイレベルに活性化されている期間においてオン状態となり、駆動信号ＤＲＶがローレベルに非活性化されている期間においてオフ状態となることにより、駆動信号ＤＲＶに従ってスイッチング動作を行う。なお、スイッチング素子としては、ＮチャネルＭＯＳトランジスター以外にも、ＰチャネルＭＯＳトランジスター、バイポーラトランジスター、ＩＧＢＴ（絶縁ゲートバイポーラトランジスター）、又は、サイリスター等を使用することができる。
【００４５】
スイッチ回路８０は、スイッチングレギュレーターにおける第１のスイッチ回路であり、第１の電源端子Ｐ１と出力端子Ｐ６との間に接続されている。例えば、スイッチ回路８０は、第１の電源端子Ｐ１と出力端子Ｐ６との間に直列接続された複数のトランジスターを含んでも良い。
【００４６】
図１に示す例においては、スイッチ回路８０が、第１の電源端子Ｐ１と出力端子Ｐ６との間に直列接続されたＰチャネルＭＯＳトランジスターＱＰ１及びＱＰ２と、トランジスターＱＰ１及びＱＰ２を制御するためのインバーター８１、ＮチャネルＭＯＳトランジスターＱＮ２、及び、抵抗Ｒ４とを含んでいる。
【００４７】
トランジスターＱＰ１は、第１の電源端子Ｐ１に接続されたソースを有している。トランジスターＱＰ２は、トランジスターＱＰ１のドレインに接続されたドレインと、出力端子Ｐ６に接続されたソースとを有している。半導体装置１００において、ＰチャネルＭＯＳトランジスターのソース及びドレインは、例えば、Ｐ型の半導体基板のＮウェル内に配置された２つのＰ型不純物領域で構成される。なお、上記においては、トランジスターＱＰ１及びＱＰ２の各々が有する２つのＰ型不純物領域の内で、Ｎウェルに電気的に接続されている方をソースと表記したが、電流の方向に従って表記する場合には、トランジスターＱＰ２のドレインとソースとが逆になる。
【００４８】
それらのＰ型不純物領域及びＮウェルは、寄生ＰＮＰバイポーラトランジスターを形成する。また、Ｎウェルには、第１の電源端子Ｐ１から電源電位ＶＤＤが供給される。従って、第１の電源端子Ｐ１と出力端子Ｐ６との間に１つのＰチャネルＭＯＳトランジスターが接続される場合には、出力端子Ｐ６の電位が第１の電源端子Ｐ１の電位よりも閾値電圧以上高くなると、寄生ＰＮＰバイポーラトランジスターがオン状態となって、出力端子Ｐ６から第１の電源端子Ｐ１に電流が流れてしまう。
【００４９】
一方、第１の電源端子Ｐ１と出力端子Ｐ６との間に複数のＰチャネルＭＯＳトランジスターが直列接続される場合には、それらのトランジスターを別々のＮウェルに配置することにより、電流経路に逆向きのＰＮ接合が挿入される。それにより、出力端子Ｐ６の電位が第１の電源端子Ｐ１の電位より高くなっても、寄生ＰＮＰバイポーラトランジスターによって出力端子Ｐ６から第１の電源端子Ｐ１に電流が流れることを防止できる。
【００５０】
インバーター８１は、制御回路７０から供給されるチャージ信号ＣＨＧを反転してトランジスターＱＰ１のゲートに印加する。従って、チャージ信号ＣＨＧがハイレベルに活性化されると、トランジスターＱＰ１がオン状態となり、チャージ信号ＣＨＧがローレベルに非活性化されると、トランジスターＱＰ１がオフ状態となる。
【００５１】
トランジスターＱＮ２は、トランジスターＱＰ２のゲートに接続されたドレインと、電電電位ＶＳＳの配線に接続されたソースと、チャージ信号ＣＨＧが印加されるゲートとを有している。また、抵抗Ｒ４は、トランジスターＱＰ２のドレインとゲートとの間に接続されている。
【００５２】
従って、チャージ信号ＣＨＧがハイレベルに活性化されると、トランジスターＱＮ２がオン状態となってトランジスターＱＰ２のゲートがローレベルになるので、トランジスターＱＰ２がオン状態となる。また、チャージ信号ＣＨＧがローレベルに非活性化されると、トランジスターＱＮ２がオフ状態となってトランジスターＱＰ２のゲートが抵抗Ｒ４によってプルアップされるので、トランジスターＱＰ２がオフ状態となる。
【００５３】
インダクターＬ１は、半導体装置１００の出力端子Ｐ６に接続された一端を有している。トランジスターＱＢ１及び抵抗Ｒ３は、半導体装置１００の第１の電源端子Ｐ１とインダクターＬ１の他端との間に接続された第２のスイッチ回路を構成する。図１の構成によれば、オン抵抗を小さくするために大きなサイズを有する第２のスイッチ回路を半導体装置１００の外付け部品として、半導体装置１００を小型化することが可能である。
【００５４】
トランジスターＱＢ１は、第１の電源端子Ｐ１に接続されたエミッターと、インダクターＬ１の他端に接続されたコレクターと、抵抗Ｒ３を介して制御端子Ｐ５に接続されたベースとを有している。制御回路７０は、抵抗Ｒ３を介してトランジスターＱＢ１のベースにインダクター接続信号ＩＮＤを印加する。インダクター接続信号ＩＮＤがローレベルに活性化されると、トランジスターＱＢ１がオン状態となり、インダクター接続信号ＩＮＤがハイレベルに非活性化されると、トランジスターＱＢ１がオフ状態となる。
【００５５】
ダイオードＤ１は、半導体装置１００の出力端子Ｐ６と昇圧ノードＮ１との間に接続されており、出力端子Ｐ６に接続されたアノードと、昇圧ノードＮ１に接続されたカソードとを有している。ダイオードＤ１としては、例えば、ＰＮ接合ダイオードに比べて順方向電圧が低くてスイッチング速度が速いショットキーバリアダイオードを用いても良い。
【００５６】
キャパシターＣ１は、昇圧ノードＮ１と半導体装置１００の第２の電源端子Ｐ２との間に接続されており、昇圧ノードＮ１の電圧（スイッチングレギュレーターの出力電圧）ＶＯＵＴを平滑化する。抵抗Ｒ１及びＲ２は、昇圧ノードＮ１と半導体装置１００の第２の電源端子Ｐ２との間に直列接続されており、昇圧ノードＮ１の電圧ＶＯＵＴを分圧してフィードバック電圧ＶＦＢを生成する分圧回路を構成している。
【００５７】
トランジスターＱＢ１がオン状態であるときに、トランジスターＱＮ１がオン状態である期間において、インダクターＬ１に電流が流れる。そのとき、ダイオードＤ１は、オフ状態となっている。インダクターＬ１に電流が流れることにより、インダクターＬ１において電気エネルギーが磁気エネルギーに変換されて蓄積される。
【００５８】
一方、トランジスターＱＮ１がオフ状態である期間においては、インダクターＬ１に蓄積された磁気エネルギーが電気エネルギーとして放電されて、インダクターＬ１からダイオードＤ１を介して昇圧ノードＮ１に電流が流れる。それにより、昇圧ノードＮ１において、電源電圧（ＶＤＤ−ＶＳＳ）が昇圧されて出力電圧ＶＯＵＴが生成され、キャパシターＣ１が充電される。
【００５９】
出力電圧ＶＯＵＴは、駆動信号ＤＲＶのデューティー比によって決定される。トランジスターＱＮ１がオン状態である期間の割合を表すオンデューティー比Ｄは、発振回路４０によって生成される昇圧クロック信号ＢＣＫの１周期Ｔにおいて駆動信号ＤＲＶが活性化される期間τを用いて、次式（１）で表される。
Ｄ＝τ／Ｔ  ・・・（１）
ここで、０≦Ｄ≦１である。
【００６０】
以上において、第２のスイッチ回路を構成するトランジスターＱＢ１及び抵抗Ｒ３を半導体装置１００に内蔵しても良い。その場合には、半導体装置１００に内蔵されたトランジスターＱＢ１のコレクターと外付けのインダクターＬ１とを接続するために制御端子Ｐ５を用いるようにすれば、端子数が増加しない。また、ＰＮＰバイポーラトランジスターＱＢ１の替りに、ＰチャネルＭＯＳトランジスターが用いられても良い。
【００６１】
あるいは、抵抗Ｒ１及びＲ２を半導体装置１００に内蔵しても良いし、さらに、ダイオードＤ１を半導体装置１００に内蔵しても良い。また、ダイオードＤ１の替りにトランジスターを半導体装置１００に内蔵しても良い。その場合には、制御回路７０が、トランジスターＱＮ１と交互にオン状態又はオフ状態となるようにダイオードＤ１の替りのトランジスターを制御しても良い。
【００６２】
＜制御回路＞
次に、図１に示す制御回路７０の構成及び動作について、図１〜図４を参照しながら詳しく説明する。制御回路７０において、ロジック回路７１は、例えば、カウンター及びプログラマブルタイマーを含んでいる。カウンターは、クロック信号生成回路２０から供給されるシステムクロック信号ＳＣＫを分周して分周クロック信号を生成する。
【００６３】
プログラマブルタイマーは、分周クロック信号に基づいて各動作のタイミングを決定し、チャージ信号ＣＨＧ、インダクター接続信号ＩＮＤ、第１の駆動信号ＤＲＶ１、及び、ソフトスタート停止信号ＳＴＰを生成する。その際にプログラマブルタイマーが参照する値は、半導体装置１００を製造する際にハードウェアに設定されても良いし、ＣＰＵ等がレジスターに設定しても良い。
【００６４】
ＡＮＤ回路７３は、第１の駆動信号ＤＲＶ１が供給される非反転入力端子と、ソフトスタート停止信号ＳＴＰが供給される反転入力端子とを有しており、ソフトスタート停止信号ＳＴＰがローレベルに非活性化されているときに、第１の駆動信号ＤＲＶ１を出力端子から出力する。
【００６５】
ＡＮＤ回路７４は、ＲＳフリップフロップ７２の出力信号Ｑが供給される第１の入力端子と、ソフトスタート停止信号ＳＴＰが供給される第２の入力端子とを有しており、ソフトスタート停止信号ＳＴＰがハイレベルに活性化されているときに、ＲＳフリップフロップ７２の出力信号Ｑを第２の駆動信号ＤＲＶ２として出力端子から出力する。
【００６６】
ＯＲ回路７５は、ＡＮＤ回路７３及び７４の出力端子にそれぞれ接続された２つの入力端子を有しており、第１の駆動信号ＤＲＶ１又は第２の駆動信号ＤＲＶ２を駆動信号ＤＲＶとして出力端子から出力する。その結果、ＯＲ回路７５は、ソフトスタート停止信号ＳＴＰがローレベルに非活性化されているときに第１の駆動信号ＤＲＶ１を出力し、ソフトスタート停止信号ＳＴＰがハイレベルに活性化されているときに第２の駆動信号ＤＲＶ２を出力する。
【００６７】
図２は、スイッチングレギュレーターの出力電圧の時間的変化を示す波形図であり、図３は、スイッチングレギュレーターの出力電圧に対応して各信号の時間的変化を示す波形図である。図３に示すように、初期状態において、チャージ信号ＣＨＧは、ローレベルに非活性化されており、インダクター接続信号ＩＮＤは、ハイレベルに非活性化されており、ソフトスタート停止信号ＳＴＰ及び第１の駆動信号ＤＲＶ１は、ローレベルに非活性化されている。
【００６８】
制御回路７０には、外部の電源スイッチ又は操作部等から、電源投入時にハイレベルに活性化されるイネーブル信号ＥＮが供給される。制御回路７０は、イネーブル信号ＥＮに応答してチャージ信号ＣＨＧをハイレベルに活性化し、第１の電源端子Ｐ１と出力端子Ｐ６との間に接続されているスイッチ回路８０をオン状態とする。それにより、ソフトスタート動作が開始される。
【００６９】
制御回路７０は、スイッチ回路８０のオン状態を、図２に示す第１の期間Ｔ１だけ保持する。スイッチ回路８０のトランジスターＱＰ１及びＱＰ２の各々は、例えば、２０Ω〜３０Ω程度のオン抵抗を有しており、トランジスターＱＰ１及びＱＰ２のオン抵抗及びダイオードＤ１を介して、キャパシターＣ１が充電される。
【００７０】
第１の期間Ｔ１において、昇圧ノードＮ１の電位は、電源電位ＶＳＳから中間電位ＶＡまで上昇する。中間電位ＶＡは、電源電位ＶＳＳよりも高く電源電位ＶＤＤよりも低い電位であり、トランジスターＱＰ１及びＱＰ２のオン抵抗に依存して定まる。スイッチングレギュレーターの出力電圧ＶＯＵＴは、（ＶＡ−ＶＳＳ）で表される。
【００７１】
制御回路７０は、スイッチ回路８０をオン状態としてから第１の期間Ｔ１が経過したときに、チャージ信号ＣＨＧをローレベルに非活性化して、スイッチ回路８０をオフ状態とする。また、制御回路７０は、インダクター接続信号ＩＮＤをローレベルに活性化して、出力端子Ｐ６に一端が接続されたインダクターＬ１の他端と第１の電源端子Ｐ１との間に接続されたトランジスターＱＢ１をオン状態とする。
【００７２】
このように、出力端子Ｐ６の電位が上昇してからインダクターＬ１の両端間に電圧を印加することにより、インダクターＬ１の両端間の急激な電位差変動を抑えることができる。トランジスターＱＢ１は、例えば、１Ω以下のオン抵抗を有しており、トランジスターＱＢ１のオン抵抗、インダクターＬ１、及び、ダイオードＤ１を介して、キャパシターＣ１が充電される。図２に示す第２の期間Ｔ２において、昇圧ノードＮ１の電位は、中間電位ＶＡから電源電位ＶＤＤの近傍まで上昇する。
【００７３】
制御回路７０は、イネーブル信号ＥＮに応答してスイッチ回路８０をオン状態としてから所定の期間が経過したときに、第１の電源端子Ｐ１と第２の電源端子Ｐ２との間に供給される電源電圧（ＶＤＤ−ＶＳＳ）を昇圧するために、トランジスターＱＮ１にスイッチング動作を開始させる。
【００７４】
例えば、制御回路７０は、トランジスターＱＢ１をオン状態としてから第２の期間Ｔ２が経過したときに、トランジスターＱＮ１にスイッチング動作を開始させる。それにより、出力端子Ｐ６の電位がさらに上昇したときに、トランジスターＱＮ１がスイッチング動作を開始することができる。その後、図２に示す第３の期間Ｔ３と第４の期間Ｔ４とにおいて異なる制御が行われる。
【００７５】
制御回路７０は、トランジスターＱＢ１をオン状態としてから第２の期間Ｔ２が経過した後に、第３の期間Ｔ３において、時間の経過と共に単調増加するオンデューティー比を有する第１の駆動信号ＤＲＶ１をトランジスターＱＮ１に供給する。第３の期間Ｔ３においては、ソフトスタート停止信号ＳＴＰがローレベルに非活性化されているので、ロジック回路７１によって生成される第１の駆動信号ＤＲＶ１が、トランジスターＱＮ１のゲートに印加される。それにより、トランジスターＱＮ１が、第１の駆動信号ＤＲＶ１に従ってスイッチング動作を行い、昇圧ノードＮ１の電圧ＶＯＵＴを徐々に上昇させることができる。
【００７６】
そのような場合には、通常、大容量のキャパシターを含む時定数回路が用いられるが、本実施形態においては、ロジック回路７１が、クロック信号生成回路２０から供給される高速のシステムクロック信号ＳＣＫに基づいて、第１の駆動信号ＤＲＶ１を生成する。それにより、キャパシターを含む時定数回路を用いることなく、ソフトスタート動作におけるトランジスターＱＮ１のオン／オフ期間を細かく設定することができる。また、ソフトスタート動作のテストの一部をデジタル的に行うことができるので、半導体装置のテストを効率化することが可能である。
【００７７】
図４は、図２に示す第３の期間における第１の駆動信号の時間的変化を示す波形図である。図４に示す例においては、図２に示す第３の期間Ｔ３が、複数のフェーズＰＨ１、ＰＨ２、ＰＨ３、ＰＨ４、・・・に分割され、それらのフェーズ間において、第１の駆動信号ＤＲＶ１が活性化される期間τ１、τ２、τ３、τ４、・・・が徐々に長く設定される。従って、式（１）に示すオンデューティー比Ｄが徐々に大きくなり、昇圧ノードＮ１の電圧ＶＯＵＴが緩やかに上昇する。
【００７８】
再び図２及び図３を参照すると、制御回路７０は、昇圧ノードＮ１の電圧ＶＯＵＴが所定の電圧よりも上昇した後に、第４の期間Ｔ４において、昇圧ノードＮ１の電圧ＶＯＵＴに基づいてパルス幅変調された第２の駆動信号ＤＲＶ２をトランジスターＱＮ１に供給する。ここで、所定の電圧は、目標電圧の９０％〜９５％程度であることが望ましい。図２に示す例においては、目標電圧を（ＶＴＧ−ＶＳＳ）として、昇圧ノードＮ１の電圧ＶＯＵＴが、所定の電圧０．９５（ＶＴＧ−ＶＳＳ）と比較される。
【００７９】
そのために、ロジック回路７１は、ＡＤＣ３０から供給されるデジタルのフィードバック信号ＤＦＢの値を、予め設定された閾値と比較する。例えば、閾値は、所定の電圧に分圧回路の分圧比（Ｒ２／（Ｒ１＋Ｒ２））を掛けて設定される。フィードバック信号ＤＦＢの値が閾値よりも大きくなると、ロジック回路７１は、ソフトスタート停止信号ＳＴＰをハイレベルに活性化する。それにより、ソフトスタート動作が終了して、通常の昇圧動作が開始される。
【００８０】
第４の期間Ｔ４においては、ソフトスタート停止信号ＳＴＰがハイレベルに活性化されるので、ＡＮＤ回路７４から出力される第２の駆動信号ＤＲＶ２が、トランジスターＱＮ１のゲートに印加される。それにより、トランジスターＱＮ１が、第２の駆動信号ＤＲＶ２に従ってスイッチング動作を行い、昇圧ノードＮ１の電圧ＶＯＵＴを目標電圧（ＶＴＧ−ＶＳＳ）に収束させることができる。
【００８１】
ＲＳフリップフロップ７２は、発振回路４０から供給される昇圧クロック信号ＢＣＫ、及び、ＰＷＭ回路６０から供給されるリセット信号ＲＳＴに基づいて、パルス幅が変調された出力信号Ｑを生成する。例えば、ＲＳフリップフロップ７２は、リセット信号ＲＳＴがローレベルに非活性化されているときに、昇圧クロック信号ＢＣＫの立ち上がりに同期してセットされ、出力信号Ｑをハイレベルに活性化する。
【００８２】
また、ＲＳフリップフロップ７２は、昇圧クロック信号ＢＣＫがローレベルに非活性化されているときに、リセット信号ＲＳＴの立ち上がりに同期してリセットされ、出力信号Ｑをローレベルに非活性化する。出力信号Ｑは、第２の駆動信号ＤＲＶ２として、トランジスターＱＮ１のゲートに印加される。
【００８３】
以上において、制御回路７０は、システムクロック信号ＳＣＫに基づいて、第１の期間Ｔ１又は第２の期間Ｔ２を設定するようにしても良い。それにより、キャパシターを含む時定数回路を用いることなく、ソフトスタート動作における第１の期間Ｔ１又は第２の期間Ｔ２を正確に設定することができる。
【００８４】
あるいは、制御回路７０は、昇圧ノードＮ１の電圧ＶＯＵＴに基づいて、第１の期間Ｔ１又は第２の期間Ｔ２を設定するようにしても良い。それにより、キャパシターを含む時定数回路を用いることなく、ソフトスタート動作における第１の期間Ｔ１又は第２の期間Ｔ２を適応的に設定することができる。そのために、ロジック回路７１は、ＡＤＣ３０から供給されるデジタルのフィードバック信号ＤＦＢの値を、第１の期間Ｔ１又は第２の期間Ｔ２を設定するためのそれぞれの閾値と比較する。
【００８５】
以上説明したように、本実施形態によれば、スイッチ回路８０がオン状態となって出力端子Ｐ６の電位が上昇を開始してから所定の期間が経過したときに、トランジスターＱＮ１がスイッチング動作を開始して電源電圧を昇圧するので、電源投入後に昇圧ノードＮ１の電圧を徐々に立ち上げて突入電流を低減するソフトスタート機能を実現することができる。
【００８６】
また、スイッチ回路８０及びトランジスターＱＮ１の両方が出力端子Ｐ６に接続されているので、スイッチ回路８０及びトランジスターＱＮ１を半導体装置１００に内蔵しても、半導体装置１００の端子数の増加を抑えることができる。さらに、上記のような半導体装置１００を用いて、電源投入後に出力電圧ＶＯＵＴを徐々に立ち上げて突入電流を低減するソフトスタート機能を実現した電源装置を提供することができる。
【００８７】
＜電源装置の制御方法＞
次に、本発明の一実施形態に係る電源装置の制御方法について、図１〜図５を参照しながら説明する。図５は、本発明の一実施形態に係る電源装置の制御方法を示すフローチャートである。
【００８８】
この制御方法は、図１に示すように第１の電源配線ＰＬ１と第２の電源配線ＰＬ２との間に供給される電源電圧（ＶＤＤ−ＶＳＳ）を昇圧する電源装置（スイッチングレギュレーター）の制御方法である。なお、スイッチングレギュレーターは、複数の半導体装置（ＩＣ）又はディスクリート部品で構成されていても良い。
【００８９】
図５に示すステップＳ１において、制御回路７０が、第１の電源配線ＰＬ１に接続されたスイッチ回路（第１のスイッチ回路）８０をオン状態とする。それにより、インダクターＬ１の一端と第２の電源配線ＰＬ２との間にダイオードＤ１を介して接続されたキャパシターＣ１の充電が開始されて、キャパシターＣ１の両端間の電圧（スイッチングレギュレーターの出力電圧）ＶＯＵＴが上昇する。
【００９０】
ステップＳ２において、制御回路７０が、スイッチ回路８０をオン状態としてから第１の期間Ｔ１が経過したときに、第１の電源配線ＰＬ１とインダクターＬ１の他端との間に接続された第２のスイッチ回路を構成するＰＮＰバイポーラトランジスターＱＢ１をオン状態とする。それにより、キャパシターＣ１の充電が促進されて、キャパシターＣ１の両端間の電圧ＶＯＵＴがさらに上昇する。
【００９１】
ステップＳ３において、制御回路７０が、トランジスターＱＢ１をオン状態としてから第２の期間Ｔ２が経過した後に、システムクロック信号ＳＣＫに基づいて、時間の経過と共に単調増加するオンデューティー比を有する第１の駆動信号ＤＲＶ１を生成し、インダクターＬ１の一端と第２の電源配線ＰＬ２との間に接続されたＮチャネルＭＯＳトランジスター（スイッチング素子）ＱＮ１に供給する。それにより、トランジスターＱＮ１が、第１の駆動信号ＤＲＶ１に従ってスイッチング動作を行い、キャパシターＣ１の両端間の電圧ＶＯＵＴを徐々に上昇させる。
【００９２】
ステップＳ４において、制御回路７０が、キャパシターＣ１の両端間の電圧ＶＯＵＴが所定の電圧よりも上昇した後に、キャパシターＣ１の両端間の電圧ＶＯＵＴに基づいてパルス幅変調された第２の駆動信号ＤＲＶ２をトランジスターＱＮ１に供給する。それにより、トランジスターＱＮ１が、第２の駆動信号ＤＲＶ２に従ってスイッチング動作を行い、キャパシターＣ１の両端間の電圧ＶＯＵＴを目標電圧に収束させる。
【００９３】
本発明の一実施形態に係る電源装置の制御方法によれば、スイッチ回路８０がオン状態となってキャパシターＣ１の充電を開始し、トランジスターＱＢ１がオン状態となってキャパシターＣ１の両端間の電圧ＶＯＵＴがさらに上昇した後に、時間の経過と共に単調増加するオンデューティー比を有する第１の駆動信号ＤＲＶ１がシステムクロック信号ＳＣＫに基づいて生成されてトランジスターＱＮ１に供給される。従って、キャパシターを含む時定数回路を用いることなく、ソフトスタート動作におけるトランジスターＱＮ１のオン／オフ期間を細かく設定することができる。
【００９４】
＜電子機器＞
次に、本発明の一実施形態に係る電子機器について説明する。
図６は、本発明の一実施形態に係る電子機器の構成例を示すブロック図である。図６には、電子機器の一例として、携帯電話機の構成が示されている。図６に示すように、携帯電話機は、操作部１１０と、制御部１２０と、格納部１３０と、電源装置１４０と、ＬＣＤドライバー１５０と、ＬＣＤパネル１６０と、音声入出力部１７０と、通信部１８０とを含み、バッテリー２００から電源電圧が供給されて動作する。
【００９５】
ここで、制御部１２０と、格納部１３０と、電源装置１４０の一部とが、図１に示す半導体装置１００に内蔵されてＳｏＣを構成しても良い。その場合に、ＬＣＤドライバー１５０は、図１に示す負荷Ｚに相当する。なお、図６に示す構成要素の一部を省略又は変更しても良いし、あるいは、図６に示す構成要素に他の構成要素を付加しても良い。
【００９６】
操作部１１０は、例えば、ボタンスイッチ又はタッチセンサー等を含む入力装置であり、ユーザーによる操作に応じた操作信号を制御部１２０に出力する。制御部１２０は、例えば、ＣＰＵを含み、プログラムに従って各種の信号処理や制御処理を実行する。例えば、制御部１２０は、操作部１１０から供給される操作信号に応じて、画像信号や音声信号の処理を行うと共に、外部との間で通信を行うために通信部１８０を制御する。
【００９７】
格納部１３０は、例えば、ＲＯＭ（リードオンリー・メモリー）と、ＲＡＭ（ランダムアクセス・メモリー）とを含んでいる。ＲＯＭは、ＣＰＵが各種の信号処理や制御処理を実行するためのプログラムやデータ等を格納している。また、ＲＡＭは、ＣＰＵの作業領域として用いられ、ＲＯＭから読み出されたプログラムやデータ、操作部１１０を用いて入力されたデータ、又は、ＣＰＵがプログラムに従って実行した演算結果等を一時的に格納する。
【００９８】
電源装置１４０は、バッテリー２００から供給される電源電圧を昇圧して出力電圧ＶＯＵＴを生成し、出力電圧ＶＯＵＴをＬＣＤドライバー１５０に供給する。電源装置１４０は、異なる電圧値を有する複数の出力電圧を生成してＬＣＤドライバー１５０に供給しても良い。ＬＣＤドライバー１５０は、電源装置１４０から供給される出力電圧ＶＯＵＴを利用して、制御部１２０から供給される画像信号に基づいてＬＣＤパネル１６０に画像を表示させる。
【００９９】
音声入出力部１７０は、例えば、マイクロフォン及びＡＤＣ（アナログ／デジタル変換器）と、ＤＡＣ（デジタル／アナログ変換器）及びスピーカー等とを含んでいる。マイクロフォンは、印加される音波に応じた音声信号を出力し、ＡＤＣは、マイクロフォンから供給されるアナログ音声信号をデジタル音声信号に変換して制御部１２０に出力する。また、ＤＡＣは、制御部１２０から供給されるデジタル音声信号をアナログ音声信号に変換してスピーカーに出力し、スピーカーは、ＤＡＣから供給される音声信号に基づいて音波を発生する。
【０１００】
通信部１８０は、例えば、アナログ回路及びデジタル回路で構成される。通信部１８０は、移動体電話回線網に接続されたセルラー基地局との間で無線通信を行うことにより、制御部１２０から供給される音声信号をセルラー基地局に送信し、セルラー基地局から受信される音声信号を制御部１２０に出力する。その際に、制御部１２０は、音声入出力部１７０のＡＤＣから供給される音声信号を処理して通信部１８０に出力し、通信部１８０から供給される音声信号を処理して音声入出力部１７０のＤＡＣに出力する。
【０１０１】
また、通信部１８０は、インターネットに接続された無線アクセスポイントとの間で無線通信を行うことにより、無線アクセスポイントから受信される画像信号及び音声信号を制御部１２０に出力する。その際に、制御部１２０は、通信部１８０から供給される画像信号を処理してＬＣＤドライバー１５０に出力すると共に、通信部１８０から供給される音声信号を処理して音声入出力部１７０のＤＡＣに出力する。
【０１０２】
電子機器としては、携帯電話機以外にも、例えば、携帯情報端末等の携帯機器、置時計等の時計、タイマー、オーディオ機器、デジタルスチルカメラ、デジタルムービー、ヘッドマウント・ディスプレイ、パーソナルコンピューター、車載装置（ナビゲーション装置等）、電卓、電子辞書、電子ゲーム機器、ロボット、測定機器、及び、医療機器（例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、及び、電子内視鏡）等が該当する。
【０１０３】
本実施形態によれば、電源投入後に出力電圧ＶＯＵＴを徐々に立ち上げて突入電流を低減するソフトスタート機能を実現した電源装置を用いて、電源投入時における電源電圧の変動を低減して信頼性の高い電子機器を提供することができる。
【０１０４】
本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
【符号の説明】
【０１０５】
１０…基準電圧生成回路、２０…クロック信号生成回路、３０…ＡＤＣ、４０…発振回路、５０…オペアンプ、６０…ＰＷＭ回路、７０…制御回路、７１…ロジック回路、７２…ＲＳフリップフロップ、７３、７４…ＡＮＤ回路、７５…ＯＲ回路、８０…スイッチ回路、８１…インバーター、１００…半導体装置、１１０…操作部、１２０…制御部、１３０…格納部、１４０…電源装置、１５０…ＬＣＤドライバー、１６０…ＬＣＤパネル、１７０…音声入出力部、１８０…通信部、２００…バッテリー、ＱＢ１…ＰＮＰバイポーラトランジスター、ＱＰ１、ＱＰ２…ＰチャネルＭＯＳトランジスター、ＱＮ１、ＱＮ２…ＮチャネルＭＯＳトランジスター、Ｄ１…ダイオード、Ｌ１…インダクター、Ｃ１…キャパシター、Ｒ１〜Ｒ４…抵抗、ＰＬ１、ＰＬ２…電源配線、Ｐ１〜Ｐ７…端子、Ｎ１…昇圧ノード
【図１】
2018117484.tif 000003
【図２】
2018117484.tif 000004
【図３】
2018117484.tif 000005
【図４】
2018117484.tif 000006
【図５】
2018117484.tif 000007
【図６】
2018117484.tif 000008