(57)【要約】      （修正有）【課題】内部コイル部の断面積を増加させることにより低い直流抵抗（Ｒｄｃ）を示す多層シードパターンインダクタ、その製造方法及びその実装基板を提供する。【解決手段】多層シードパターンインダクタ１００は、磁性材料を含む磁性体本体５０と、磁性体本体５０の内部に埋め込まれた内部コイル部４１、４２と、を含む。内部コイル部４１、４２は、シードパターン６１及びシードパターン６１上に配置された表面メッキ層６２を含む。シードパターン６１は、二層以上で形成される。【選択図】図２
2018078311.tif 000002
【特許請求の範囲】
【請求項１】
磁性材料を含む磁性体本体と、
前記磁性体本体の内部に埋め込まれた内部コイル部と
を含み、
前記内部コイル部は、シードパターン、及び前記シードパターン上に配置された表面メッキ層を含み、
前記シードパターンは、二層以上で形成される、多層シードパターンインダクタ。
【請求項２】
前記シードパターンは、第１のシードパターンと、前記第１のシードパターンの上面上に配置された第２のシードパターンと、を含む、請求項１に記載の多層シードパターンインダクタ。
【請求項３】
前記シードパターンは、全厚さが１００μｍ以上である、請求項１に記載の多層シードパターンインダクタ。
【請求項４】
前記シードパターンの厚さは、前記内部コイル部の全厚さの７０％以上である、請求項１に記載の多層シードパターンインダクタ。
【請求項５】
前記シードパターンの厚さ方向の断面は長方形である、請求項１に記載の多層シードパターンインダクタ。
【請求項６】
前記表面メッキ層は、前記シードパターンを被覆するように形成される、請求項１に記載の多層シードパターンインダクタ。
【請求項７】
前記表面メッキ層は、幅方向及び厚さ方向に成長された形状である、請求項１に記載の多層シードパターンインダクタ。
【請求項８】
前記シードパターンの下面に薄膜導体層が配置される、請求項１に記載の多層シードパターンインダクタ。
【請求項９】
前記磁性体本体は、金属磁性体粉末及び熱硬化性樹脂を含む、請求項１に記載の多層シードパターンインダクタ。
【請求項１０】
絶縁基板と、
前記絶縁基板上に配置された第１のシードパターン、前記第１のシードパターンの上面上に配置された第２のシードパターン、及び前記第１及び第２のシードパターンを被覆する表面メッキ層を含む内部コイル部と、
前記絶縁基板及び内部コイル部が埋め込まれる磁性体本体と
を含む、多層シードパターンインダクタ。
【請求項１１】
前記第１及び第２のシードパターンの厚さの和は１００μｍ以上である、請求項１０に記載の多層シードパターンインダクタ。
【請求項１２】
前記第１及び第２のシードパターンの厚さ方向の断面は長方形である、請求項１０に記載の多層シードパターンインダクタ。
【請求項１３】
前記表面メッキ層は、前記第１及び第２のシードパターンを被覆する第１の表面メッキ層と、前記第１の表面メッキ層の上面上に配置された第２の表面メッキ層と、を含む、請求項１０に記載の多層シードパターンインダクタ。
【請求項１４】
前記第１の表面メッキ層は、幅方向及び厚さ方向に成長された形状である、請求項１３に記載の多層シードパターンインダクタ。
【請求項１５】
前記第２の表面メッキ層は、厚さ方向に成長された形状である、請求項１３に記載の多層シードパターンインダクタ。
【請求項１６】
前記絶縁基板と第１のシードパターンの間に薄膜導体層が配置される、請求項１０に記載の多層シードパターンインダクタ。
【請求項１７】
内部コイル部が埋め込まれた磁性体本体を含む多層シードパターンインダクタであって、
前記内部コイル部は、絶縁基板上に配置された薄膜導体層、前記薄膜導体層上にメッキで形成されたシードパターン、及び前記シードパターンを被覆する表面メッキ層を含み、
前記シードパターンは、前記シードパターンを二層以上に区画する少なくとも一つの内部界面を含む、多層シードパターンインダクタ。
【請求項１８】
前記シードパターンは、第１のシードパターン、及び前記第１のシードパターン上に配置された第２のシードパターンを含み、
前記内部界面は、前記第１及び第２のシードパターンの間に形成される、請求項１７に記載の多層シードパターンインダクタ。
【請求項１９】
前記シードパターンは、全厚さが１００μｍ以上である、請求項１７に記載の多層シードパターンインダクタ。
【請求項２０】
前記シードパターンの厚さ方向の断面は長方形である、請求項１７に記載の多層シードパターンインダクタ。
【請求項２１】
絶縁基板上に内部コイル部を形成する段階と、
前記内部コイル部が形成された絶縁基板の上部及び下部に磁性体シートを積層して磁性体本体を形成する段階と
を含み、
前記内部コイル部を形成する段階は、前記絶縁基板上に二層以上のシードパターンを形成する段階、及び前記シードパターンを被覆する表面メッキ層を形成する段階を含む、多層シードパターンインダクタの製造方法。
【請求項２２】
前記シードパターンを形成する段階は、
前記絶縁基板上に第１のシードパターン形成用開口部を有する第１のメッキレジストを形成する段階と、
前記第１のシードパターン形成用開口部をメッキによって充填して第１のシードパターンを形成する段階と、
前記第１のメッキレジスト、及び第１のシードパターン上に前記第１のシードパターンを露出させる第２のシードパターン形成用開口部を有する第２のメッキレジストを形成する段階と、
前記第２のシードパターン形成用開口部をメッキによって充填して第２のシードパターンを形成する段階と、
前記第１及び第２のメッキレジストを除去する段階と
を含む、請求項２１に記載の多層シードパターンインダクタの製造方法。
【請求項２３】
前記シードパターンを形成する段階は、
前記絶縁基板上に第１及び第２のシードパターン形成用開口部を有する第３のメッキレジストを形成する段階と、
前記第１及び第２のシードパターン形成用開口部をメッキによって１次充填して第１のシードパターンを形成する段階と、
前記第１及び第２のシードパターン形成用開口部をメッキによって２次充填して前記第１のシードパターン上に第２のシードパターンを形成する段階と、
前記第３のメッキレジストを除去する段階と
を含む、請求項２１に記載の多層シードパターンインダクタの製造方法。
【請求項２４】
前記表面メッキ層を形成する段階は、前記シードパターンを基にして電気メッキを行って形成する、請求項２１に記載の多層シードパターンインダクタの製造方法。
【請求項２５】
前記表面メッキ層を形成する段階は、
前記シードパターンを基にして電気メッキを行って幅方向及び厚さ方向に成長させた第１の表面メッキ層を形成する段階と、
前記第１の表面メッキ層上に電気メッキを行って厚さ方向に成長させた第２の表面メッキ層を形成する段階と
を含む、請求項２１に記載の多層シードパターンインダクタの製造方法。
【請求項２６】
前記シードパターンを形成する段階の後に、
前記絶縁基板の表面に形成された薄膜導体層をエッチングする段階をさらに含む、請求項２１に記載の多層シードパターンインダクタの製造方法。
【請求項２７】
前記シードパターンは、全厚さが１００μｍ以上である、請求項２１に記載の多層シードパターンインダクタの製造方法。
【請求項２８】
上部に第１及び第２の電極パッドを有する印刷回路基板と、
前記印刷回路基板上に設置された請求項１に記載の多層シードパターンインダクタと
を含む、多層シードパターンインダクタの実装基板。
【請求項２９】
前記内部コイル部は、前記印刷回路基板の実装面に対して水平に配置される、請求項２８に記載の多層シードパターンインダクタの実装基板。
【請求項３０】
前記内部コイル部は、前記印刷回路基板の実装面に対して垂直に配置される、請求項２８に記載の多層シードパターンインダクタの実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層シードパターンインダクタ、その製造方法及びその実装基板に関する。
【背景技術】
【０００２】
チップ電子部品の一つであるインダクタ（ｉｎｄｕｃｔｏｒ）は、抵抗、キャパシタと共に電子回路をなしてノイズ（ｎｏｉｓｅ）を除去する代表的な受動素子である。
【０００３】
薄膜型インダクタは、メッキによって内部コイル部を形成した後、磁性体粉末及び樹脂を混合した磁性体粉末‐樹脂複合体を硬化して磁性体本体を製造し、磁性体本体の外側に外部電極を形成して製造される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２７８４７９号公報
【特許文献２】特開１９９８−２４１９８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、内部コイル部の断面積を増加させることにより低い直流抵抗（Ｒｄｃ）を示す多層シードパターンインダクタ、その製造方法及びその実装基板を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一実施形態によれば、シードパターンを二層以上で形成し、上記シードパターン上に表面メッキ層を形成する。
【発明の効果】
【０００７】
本発明によれば、内部コイル部の断面積を増加させ、直流抵抗（Ｒｄｃ）特性を向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態による多層シードパターンインダクタの内部コイル部を示す概略斜視図である。
【図２】図１のＩ‐Ｉ'線に沿う断面図である。
【図３】図２のＡ部分の一実施形態を拡大して示す概略図である。
【図４】図２のＡ部分の他の実施形態を拡大して示す概略図である。
【図５】図２のＡ部分の他の実施形態を拡大して示す概略図である。
【図６】図２のＡ部分の他の実施形態を拡大して示す概略図である。
【図７ａ】図２のＡ部分の別々の実施形態を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）で拡大観察した写真である。
【図７ｂ】図２のＡ部分の別々の実施形態を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）で拡大観察した写真である。
【図８】（ａ）〜（ｈ）は本発明の一実施形態による多層シードパターンインダクタの製造方法を順次示す図である。
【図９ａ】本発明の一実施形態によるシードパターンを形成する工程を順次示す図である。
【図９ｂ】本発明の一実施形態によるシードパターンを形成する工程を順次示す図である。
【図９ｃ】本発明の一実施形態によるシードパターンを形成する工程を順次示す図である。
【図９ｄ】本発明の一実施形態によるシードパターンを形成する工程を順次示す図である。
【図９ｅ】本発明の一実施形態によるシードパターンを形成する工程を順次示す図である。
【図９ｆ】本発明の一実施形態によるシードパターンを形成する工程を順次示す図である。
【図１０ａ】本発明の他の実施形態によるシードパターンを形成する工程を順次示す図である。
【図１０ｂ】本発明の他の実施形態によるシードパターンを形成する工程を順次示す図である。
【図１０ｃ】本発明の他の実施形態によるシードパターンを形成する工程を順次示す図である。
【図１０ｄ】本発明の他の実施形態によるシードパターンを形成する工程を順次示す図である。
【図１１】本発明の一実施形態による表面メッキ層を形成する工程を示す図である。
【図１２】本発明の他の実施形態による表面メッキ層を形成する工程を示す図である。
【図１３】本発明の一実施形態による磁性体本体を形成する工程を示す図である。
【図１４】図１の多層シードパターンインダクタが印刷回路基板に実装された様子を示す斜視図である。
【図１５】本発明の他の実施形態による多層シードパターンインダクタが印刷回路基板に実装された様子を示す斜視図である。
【発明を実施するための形態】
【０００９】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００１０】
＜多層シードパターンインダクタ＞
図１は、本発明の一実施形態による多層シードパターンインダクタの内部コイル部を示す概略斜視図である。
【００１１】
図１には、多層シードパターンインダクタ１００の一例として、電源供給回路の電源ラインに用いられる薄膜型インダクタが示されている。
【００１２】
本発明の一実施形態による多層シードパターンインダクタ１００は、磁性体本体５０と、磁性体本体５０の内部に埋め込まれた第１の内部コイル部４１及び第２の内部コイル部４２と、磁性体本体５０の外側に配置されて第１の内部コイル部４１及び第２の内部コイル部４２と電気的に連結された第１の外部電極８１及び第２の外部電極８２と、を含む。
【００１３】
本発明の一実施形態による多層シードパターンインダクタ１００において、長さ方向は図１のＬ方向、幅方向はＷ方向、厚さ方向はＴ方向である。
【００１４】
磁性体本体５０は、多層シードパターンインダクタ１００の外観をなし、磁気特性を示す材料であれば特に制限されず、例えば、フェライト又は金属磁性体粉末が充填されて形成されることができる。
【００１５】
上記フェライトは、例えば、Ｍｎ‐Ｚｎ系フェライト、Ｎｉ‐Ｚｎ系フェライト、Ｎｉ‐Ｚｎ‐Ｃｕ系フェライト、Ｍｎ‐Ｍｇ系フェライト、Ｂａ系フェライト又はＬｉ系フェライト等であればよい。
【００１６】
上記金属磁性体粉末は、Ｆｅ、Ｓｉ、Ｃｒ、Ａｌ及びＮｉからなる群から選択されたいずれか一つ以上を含み、例えば、Ｆｅ‐Ｓｉ‐Ｂ‐Ｃｒ系非晶質金属であればよいが、必ずしもこれに制限されるものではない。
【００１７】
上記金属磁性体粉末は、粒径が０．１μｍ〜３０μｍであり、エポキシ（ｅｐｏｘｙ）樹脂又はポリイミド（ｐｏｌｙｉｍｉｄｅ）等の熱硬化性樹脂に分散された形で含まれることができる。
【００１８】
磁性体本体５０の内部に配置された絶縁基板２０の一面にはコイル状の第１の内部コイル部４１が形成され、絶縁基板２０の一面と対向する他面にはコイル状の第２の内部コイル部４２が形成される。
【００１９】
上記第１の内部コイル部４１及び第２の内部コイル部４２は、電気メッキによって形成されることができる。
【００２０】
絶縁基板２０は、例えば、ポリプロピレングリコール（ＰＰＧ）基板、フェライト基板又は金属系軟磁性基板等で形成される。
【００２１】
絶縁基板２０の中央部を貫通するホールが形成され、上記ホールに磁性材料が充填されてコア部５５が形成される。このように磁性材料で充填されるコア部５５を形成することによりインダクタンス（Ｌｓ）を向上させることができる。
【００２２】
第１の内部コイル部４１及び第２の内部コイル部４２はスパイラル（ｓｐｉｒａｌ）状に形成され、絶縁基板２０の一面と他面に形成された第１の内部コイル部４１及び第２の内部コイル部４２は絶縁基板２０を貫通して形成されるビア４５を介して電気的に接続される。
【００２３】
第１の内部コイル部４１及び第２の内部コイル部４２とビア４５は、電気伝導性に優れた金属を含んで形成され、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）又はこれらの合金等で形成されることができる。
【００２４】
インダクタの主な特性の一つである直流抵抗（Ｒｄｃ）は、内部コイル部の断面積が大きいほど低くなる。また、インダクタのインダクタンスは、磁束が通る磁性体の面積が大きいほど大きくなる。
【００２５】
したがって、直流抵抗（Ｒｄｃ）を低くし、インダクタンスを向上させるためには、内部コイル部の断面積と磁性体の面積を増加させる必要がある。
【００２６】
内部コイル部の断面積を増加させる方法としては、コイルの幅を増加させる方法とコイルの厚さを増加させる方法がある。
【００２７】
しかしながら、コイルの幅を増加させる場合は、隣接したコイル間のショート（ｓｈｏｒｔ）が発生する可能性が非常に大きく、具現可能なコイルターン数に限界があり、磁性体の面積が縮小して効率が低下し、高容量製品を具現するのに限界がある。
【００２８】
よって、コイルの幅に対してコイルの厚さを増加させることにより高いアスペクト比（Ａｓｐｅｃｔ  Ｒａｔｉｏ、ＡＲ）を有する構造の内部コイル部が求められている。
【００２９】
内部コイル部のアスペクト比（ＡＲ）は、コイルの厚さをコイルの幅で割った値である。コイルの幅の増加量よりもコイルの厚さの増加量が大きいほど高いアスペクト比（ＡＲ）を具現することができる。
【００３０】
しかしながら、従来、メッキレジストを露光及び現像工程によりパターニングしメッキするパターンメッキ法を行って内部コイル部を形成する場合、コイルの厚さを厚くするためにはメッキレジストの厚さを厚くしなければならないが、メッキレジストの厚さを厚くするほどメッキレジストの下部の露光が円滑に行われないという露光工程上の限界があるため、コイルの厚さを増加させることが困難であった。
【００３１】
また、厚いメッキレジストがその形態を維持するためには一定幅以上を有しなければならないが、メッキレジストを除去した後はその幅が隣接したコイル間の間隔となり、その隣接したコイル間の間隔が広くなるため、直流抵抗（Ｒｄｃ）及びインダクタンス（Ｌｓ）特性の向上に限界があった。
【００３２】
一方、特許文献２は、レジスト膜の厚さによる露光の限界を解決するために、露光及び現像して第１のレジストパターンを形成した後に第１のメッキ導体パターンを形成し、第１のレジストパターン上に再び露光及び現像して第２のレジストパターンを形成した後に第２のメッキ導体パターンを形成する工程を開示している。
【００３３】
しかしながら、特許文献２のようにパターンメッキ法のみを行って内部コイル部を形成する場合は、内部コイル部の断面積を増加させるのに限界があり、隣接したコイル間の間隔が広くなるため、直流抵抗（Ｒｄｃ）及びインダクタンス（Ｌｓ）特性の向上に困難がある。
【００３４】
よって、本発明の一実施形態によれば、シードパターンを二層以上で形成し、上記シードパターン上に表面メッキ層を形成することにより、高いアスペクト比（ＡＲ）を有し、断面積が増加し、隣接したコイル間の間隔を狭くし、且つ隣接したコイル間のショート（ｓｈｏｒｔ）の発生を防止することができる内部コイル部を具現することができるようにした。
【００３５】
本発明の一実施形態による第１の内部コイル部４１及び第２の内部コイル部４２の具体的な構造及び製造方法は後述する。
【００３６】
図２は、図１のＩ‐Ｉ'線に沿う断面図である。
【００３７】
図２を参照すると、第１の内部コイル部４１及び第２の内部コイル部４２は、絶縁基板２０上に形成された第１のシードパターン６１ａと、第１のシードパターン６１ａの上面上に形成された第２のシードパターン６１ｂと、第１のシードパターン６１ａ及び第２のシードパターン６１ｂ上に形成された表面メッキ層６２と、を含む。
【００３８】
第１の内部コイル部４１及び第２の内部コイル部４２は、絶縁膜３０で被覆される。
【００３９】
絶縁膜３０は、スクリーン印刷法、フォトレジスト（Ｐｈｏｔｏ  Ｒｅｓｉｓｔ、ＰＲ）の露光及び現像工程又はスプレー（ｓｐｒａｙ）塗布工程等の公知の方法で形成されることができる。
【００４０】
第１の内部コイル部４１及び第２の内部コイル部４２は、絶縁膜３０で被覆されるため、磁性体本体５０をなす磁性材料と直接接触しない。
【００４１】
絶縁基板２０の一面に形成された第１の内部コイル部４１の一端部は磁性体本体５０の長さ（Ｌ）方向の一端面に露出し、絶縁基板２０の他面に形成された第２の内部コイル部４２の一端部は磁性体本体５０の長さ（Ｌ）方向の他の端面に露出する。
【００４２】
但し、必ずしもこれに制限されず、第１の内部コイル部４１及び第２の内部コイル部４２のそれぞれの一端部は磁性体本体５０の少なくとも一面に露出してもよい。
【００４３】
磁性体本体５０の端面に露出する第１の内部コイル部４１及び第２の内部コイル部４２のそれぞれと接続するように、磁性体本体５０の外側に第１の外部電極８１及び第２の外部電極８２が形成される。
【００４４】
図３は、図２のＡ部分の一実施形態を拡大して示す概略図である。
【００４５】
図３を参照すると、本発明の一実施形態によるシードパターン６１は、第１のシードパターン６１ａと、第１のシードパターン６１ａの上面上に形成された第２のシードパターン６１ｂと、を含み、シードパターン６１は、表面メッキ層６２で被覆される。
【００４６】
シードパターン６１は、絶縁基板２０上に露光及び現像工程によりパターニングされたメッキレジストを形成し、開口部をメッキによって充填するパターンメッキによって形成されることができる。
【００４７】
本発明の一実施形態によるシードパターン６１は、シードパターンを二層以上に区画する少なくとも一つの内部界面Ｓｉｆを含む。
【００４８】
シードパターン６１の内部界面Ｓｉｆは、第１のシードパターン６１ａと第２のシードパターン６１ｂの間に形成される。
【００４９】
図３にはシードパターン６１が第１のシードパターン６１ａ及び第２のシードパターン６１ｂを含む二層構造でできていることが示されているが、必ずしもこれに制限されず、当業者が活用可能な範囲内で少なくとも一つの内部界面Ｓｉｆを含む二層以上の構造であればいずれでもよい。
【００５０】
シードパターン６１は、全厚さｔＳＰが１００μｍ以上であればよい。
【００５１】
シードパターン６１を二層以上の構造で形成することにより、メッキレジストの厚さによる露光の限界を克服し、シードパターン６１の全厚さｔＳＰを１００μｍ以上にすることができる。また、シードパターン６１の全厚さｔＳＰを１００μｍ以上にすることにより、第１の内部コイル部４１及び第２の内部コイル部４２の厚さｔＩＣを増加させ、高いアスペクト比（ＡＲ）を有する第１の内部コイル部４１および第２の内部コイル部４２を具現することができる。
【００５２】
シードパターン６１は、厚さ（Ｔ）方向の断面が長方形である。
【００５３】
シードパターン６１は、上述したようにパターンメッキによって形成されるため、断面の形状がまっすぐな長方形となる。
【００５４】
第１の内部コイル部４１及び第２の内部コイル部４２は、シードパターン６１の下面に配置された薄膜導体層２５をさらに含む。
【００５５】
薄膜導体層２５は、絶縁基板２０上に無電解メッキ又はスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工法を行った後にエッチングして形成されることができる。
【００５６】
薄膜導体層２５をシード層として、薄膜導体層２５上に電気メッキを行うことによりシードパターン６１が形成される。
【００５７】
シードパターン６１を被覆する表面メッキ層６２は、シードパターン６１をシード層として電気メッキを行って形成されることができる。
【００５８】
シードパターン６１を被覆する表面メッキ層６２を形成することにより、パターンメッキによってシードパターンのみを形成したときにメッキレジストの幅を狭くするのに限界があり隣接したコイル間の間隔を減らすことが困難であるという問題を解決することができ、内部コイル部の断面積をさらに増加させて直流抵抗（Ｒｄｃ）及びインダクタンス（Ｌｓ）特性を向上させることができる。
【００５９】
図３に示されている本発明の一実施形態による表面メッキ層６２は、幅方向の成長の程度ＷＰ１と厚さ方向の成長の程度ＴＰ１が類似する。
【００６０】
このように、シードパターン６１を被覆する表面メッキ層６２を、幅方向の成長の程度ＷＰ１と厚さ方向の成長の程度ＴＰ１が類似した等方メッキ層で形成することにより、隣接したコイル間の厚さの差を減らして均一な厚さを有するようにすることができるため、直流抵抗（Ｒｄｃ）のバラツキを減らすことができる。
【００６１】
また、表面メッキ層６２を等方メッキ層で形成することにより、第１の内部コイル部４１及び第２の内部コイル部４２が曲がることなくまっすぐになるため、隣接したコイル間のショート（ｓｈｏｒｔ）を防止し、第１の内部コイル部４１及び第２の内部コイル部４２の一部に絶縁膜３０が形成されない不良を防止することができる。
【００６２】
本発明の一実施形態によるシードパターン６１が二層以上で形成されるため、シードパターン６１上に表面メッキ層６２を等方メッキ層のみで形成しても、高いアスペクト比（ＡＲ）を有する第１の内部コイル部４１及び第２の内部コイル部４２を具現することができる。
【００６３】
この際、シードパターン６１の厚さｔＳＰは、薄膜導体層２５、シードパターン６１と表面メッキ層６２を含む第１の内部コイル部４１及び第２の内部コイル部４２の全厚さｔＩＣの７０％以上であればよい。
【００６４】
このように形成された本発明の一実施形態による第１の内部コイル部４１及び第２の内部コイル部４２の全厚さｔＩＣは１５０μｍ以上、アスペクト比（ＡＲ）は２．０以上であればよい。
【００６５】
図４〜図６は、図２のＡ部分の他の実施形態を拡大して示す概略図である。
【００６６】
図４を参照すると、本発明の他の実施形態によるシードパターン６１は、第１のシードパターン６１ａと、第１のシードパターン６１ａの上面上に形成された第２のシードパターン６１ｂと、第２のシードパターン６１ｂの上面上に形成された第３のシードパターン６１ｃと、を含む。
【００６７】
第１のシードパターン６１ａと第２のシードパターン６１ｂの間及び第２のシードパターン６１ｂと第３のシードパターン６１ｃの間にはそれぞれ内部界面Ｓｉｆが形成される。
【００６８】
このように、本発明の一実施形態によるシードパターン６１は、当業者が活用可能な範囲内で少なくとも一つの内部界面Ｓｉｆを含む二層以上の構造であればいずれでもよい。
【００６９】
また、図４は、本発明の他の実施形態として二層で形成された表面メッキ層６２ａ、６２ｂを示す。
【００７０】
表面メッキ層６２ａ、６２ｂは、上述した図３に示されている実施形態と同様に、幅方向の成長の程度ＷＰ１と厚さ方向の成長の程度ＴＰ１が類似した等方メッキ層であり、当該等方メッキ層が二層で形成された形状である。
【００７１】
図４には表面メッキ層６２が二層で形成されたことが示されているが、必ずしもこれに制限されず、当業者が活用可能な範囲内で二層以上で形成されてもよい。
【００７２】
図５を参照すると、本発明の他の実施形態による第１の内部コイル部４１は、シードパターン６１を被覆する第１の表面メッキ層６２と、第１の表面メッキ層６２の上面上に配置された第２の表面メッキ層６３と、を含む。
【００７３】
第１の表面メッキ層６２及び第２の表面メッキ層６３は、電気メッキを行って形成されることができる。
【００７４】
第１の表面メッキ層６２は、幅方向の成長の程度ＷＰ１と厚さ方向の成長の程度ＴＰ１が類似した等方メッキ層であり、第２の表面メッキ層６３は、幅方向の成長が抑制され厚さ方向の成長の程度ＴＰ２が顕著に大きい異方メッキ層である。
【００７５】
異方メッキ層である第２の表面メッキ層６３は、第１の表面メッキ層６２の上面上に形成され、第１の表面メッキ層６２の側面を全て被覆しない。
【００７６】
このように、等方メッキ層である第１の表面メッキ層６２上に異方メッキ層である第２の表面メッキ層６３をさらに形成することにより、より高いアスペクト比（ＡＲ）を有する第１の内部コイル部４１及び第２の内部コイル部４２を具現し、直流抵抗（Ｒｄｃ）特性をさらに向上させることができる。
【００７７】
図６を参照すると、本発明の他の実施形態によるシードパターン６１を被覆する表面メッキ層６４は、幅方向の成長の程度ＷＰ１より厚さ方向の成長の程度ＴＰ１が顕著に大きい。
【００７８】
このように、シードパターン６１を被覆する表面メッキ層６４を、幅方向の成長の程度ＷＰ１より厚さ方向の成長の程度ＴＰ１が顕著に大きい異方メッキ層で形成することにより、隣接したコイル間のショート（ｓｈｏｒｔ）を防止し、より高いアスペクト比（ＡＲ）を有する第１の内部コイル部４１及び第２の内部コイル部４２を具現することができる。
【００７９】
異方メッキ層である表面メッキ層６４は、電流密度、メッキ液の濃度、メッキ速度等を調節して形成されることができる。
【００８０】
図７ａ及び図７ｂは、図２のＡ部分の別々の実施形態を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）で拡大観察した写真である。
【００８１】
図７ａを参照すると、絶縁基板２０上に形成された薄膜導体層２５、薄膜導体層２５上に形成された第１のシードパターン６１ａ、第１のシードパターン６１ａの上面上に形成された第２のシードパターン６１ｂ、及び第１のシードパターン６１ａ及び第２のシードパターン６１ｂを被覆する等方メッキ形状の表面メッキ層６２が確認できる。
【００８２】
図７ｂを参照すると、絶縁基板２０上に形成された薄膜導体層２５、薄膜導体層２５上に形成された第１のシードパターン６１ａ、第１のシードパターン６１ａの上面上に形成された第２のシードパターン６１ｂ、第２のシードパターン６１ｂの上面上に形成された第３のシードパターン６１ｃ、並びに第１のシードパターン６１ａ、第２のシードパターン６１ｂ及び第３のシードパターン６１ｃを被覆する等方メッキ形状の二層の表面メッキ層６２ａ、６２ｂが確認できる。
【００８３】
このように、本発明の一実施形態により二層以上で形成されたシードパターン６１とこれを被覆する表面メッキ層６２を含む内部コイル部の構造を形成することにより、直流抵抗（Ｒｄｃ）及びインダクタンス（Ｌｓ）特性を向上させることができ、内部コイル部が均一な厚さを有することから直流抵抗（Ｒｄｃ）のバラツキを減らすことができ、内部コイル部が曲がることなくまっすぐになることから隣接したコイル間のショート（ｓｈｏｒｔ）を防止することができ、絶縁膜３０が形成されない不良を防止することができる。
【００８４】
＜多層シードパターンインダクタの製造方法＞
図８は、本発明の一実施形態による多層シードパターンインダクタの製造方法を順次示す図である。
【００８５】
図８（ａ）を参照すると、絶縁基板２０を設け、絶縁基板２０にビアホール４５'を形成する。
【００８６】
ビアホール４５'は、機械的ドリル又はレーザードリルを用いて形成されることができるが、必ずしもこれに制限されるものではない。
【００８７】
レーザードリルには、例えば、ＣＯ２レーザー又はＹＡＧレーザーを用いることができる。
【００８８】
図８（ｂ）を参照すると、絶縁基板２０の上面及び下面に全体的に薄膜導体層２５'を形成し、シードパターン形成用開口部を有するメッキレジスト７１を形成する。
【００８９】
メッキレジスト７１としては、通常の感光性レジストフィルムであるドライフィルムレジスト等を用いることができるが、必ずしもこれに制限されるものではない。
【００９０】
メッキレジスト７１を塗布した後、露光及び現像工程によりシードパターン形成用開口部を形成することができる。
【００９１】
図８（ｃ）を参照すると、上記シードパターン形成用開口部をメッキによって導電性金属で充填してシードパターン６１を形成する。
【００９２】
薄膜導体層２５'をシード層として上記シードパターン形成用開口部を電気メッキによって導電性金属で充填してシードパターン６１を形成し、ビアホール４５'を電気メッキによって導電性金属で充填してビア４５を形成する。
【００９３】
この際、本発明の一実施形態によれば、シードパターン６１を二層以上で形成することにより、第１の内部コイル部４１及び第２の内部コイル部４２が高いアスペクト比（ＡＲ）を有するようにすることができる。これに関する具体的な製造方法は後述する。
【００９４】
図８（ｄ）を参照すると、メッキレジスト７１を除去し、薄膜導体層２５'をエッチングしてシードパターン６１の下面のみに薄膜導体層２５を形成する。
【００９５】
図８（ｅ）を参照すると、シードパターン６１を被覆する表面メッキ層６２を形成する。
【００９６】
表面メッキ層６２は、シードパターン６１をシード層として電気メッキによって形成される。
【００９７】
シードパターン６１を被覆する表面メッキ層６２を形成することにより、パターンメッキによってシードパターンのみを形成したときにメッキレジストの幅を狭くするのに限界があり隣接したコイル間の間隔を減らすことが困難であるという問題を解決することができ、内部コイル部の断面積をさらに増加させて直流抵抗（Ｒｄｃ）及びインダクタンス（Ｌｓ）特性を向上させることができる。
【００９８】
図８（ｆ）を参照すると、絶縁基板２０のうち、シードパターン６１と表面メッキ層６２を含む第１の内部コイル部４１及び第２の内部コイル部４２が形成された領域を除いた部分を除去する。
【００９９】
絶縁基板２０の中央部が除去されてコア部ホール５５'が形成される。
【０１００】
絶縁基板２０の除去は、機械的ドリル、レーザードリル、サンドブラスト、パンチング加工等によって行われることができる。
【０１０１】
図８（ｇ）を参照すると、第１の内部コイル部４１及び第２の内部コイル部４２を被覆する絶縁膜３０を形成する。
【０１０２】
絶縁膜３０は、スクリーン印刷法、フォトレジスト（Ｐｈｏｔｏ  Ｒｅｓｉｓｔ、ＰＲ）の露光及び現像工程又はスプレー（ｓｐｒａｙ）塗布工程等の公知の方法で形成されることができる。
【０１０３】
図８（ｈ）を参照すると、第１の内部コイル部４１及び第２の内部コイル部４２が形成された絶縁基板２０の上部及び下部に磁性体シートを積層、圧着及び硬化して磁性体本体５０を形成する。
【０１０４】
この際、コア部ホール５５'を磁性材料で充填してコア部５５を形成する。
【０１０５】
次いで、磁性体本体５０の端面に露出する第１の内部コイル部４１及び第２の内部コイル部４２の端部とそれぞれ接続するように、磁性体本体５０の外側に第１の外部電極８１及び第２の外部電極８２を形成する。
【０１０６】
図９ａ〜図９ｆは、本発明の一実施形態によるシードパターンを形成する工程を順次示す図である。
【０１０７】
図９ａを参照すると、薄膜導体層２５'が全体的に形成された絶縁基板２０上に第１のシードパターン形成用開口部７１ａ'を有する第１のメッキレジスト７１ａを形成する。
【０１０８】
第１のメッキレジスト７１ａを塗布した後、露光及び現像工程により第１のシードパターン形成用開口部７１ａ'を形成することができる。
【０１０９】
第１のメッキレジスト７１ａの厚さは４０μｍ〜６０μｍであればよい。
【０１１０】
図９ｂを参照すると、第１のシードパターン形成用開口部７１ａ'をメッキによって導電性金属で充填して第１のシードパターン６１ａを形成する。
【０１１１】
図９ｃを参照すると、第１のメッキレジスト７１ａ上に第２のシードパターン形成用開口部７１ｂ'を有する第２のメッキレジスト７１ｂを形成する。
【０１１２】
第１のメッキレジスト７１ａ及び第１のシードパターン６１ａ上に第２のメッキレジスト７１ｂを塗布した後、露光及び現像工程により第１のシードパターン６１ａを露出させる第２のシードパターン形成用開口部７１ｂ'を形成することができる。
【０１１３】
第２のメッキレジスト７１ｂの厚さは４０μｍ〜６０μｍであればよい。
【０１１４】
図９ｄを参照すると、第２のシードパターン形成用開口部７１ｂ'をメッキによって導電性金属で充填して第１のシードパターン６１ａの上面上に第２のシードパターン６１ｂを形成する。
【０１１５】
図９ｅを参照すると、第１のメッキレジスト７１ａ及び第２のメッキレジスト７１ｂを除去する。
【０１１６】
図９ｆを参照すると、薄膜導体層２５'をエッチングして第１のシードパターン６１ａ及び第２のシードパターン６１ｂの下面のみに薄膜導体層２５を形成する。
【０１１７】
このように形成されたシードパターン６１は、内部界面Ｓｉｆを含む二層構造を有する。
【０１１８】
シードパターン６１は、厚さ（Ｔ）方向の断面が長方形であり、全厚さｔＳＰが１００μｍ以上であればよい。
【０１１９】
一方、図９ａ〜図９ｆには第１のシードパターン６１ａ及び第２のシードパターン６１ｂを形成する工程のみが示されているが、必ずしもこれに制限されず、上述した図９ｃ及び図９ｄの工程を繰り返し行うことにより、少なくとも一つの内部界面Ｓｉｆを含む二層以上の構造を有するシードパターンを形成することができる。
【０１２０】
図１０ａ〜図１０ｄは、本発明の他の実施形態によるシードパターンを形成する工程を順次示す図である。
【０１２１】
図１０ａを参照すると、薄膜導体層２５'が全体的に形成された絶縁基板２０上に第１及び第２のシードパターン形成用開口部７１ｃ'を有する第３のメッキレジスト７１ｃを形成する。
【０１２２】
第３のメッキレジスト７１ｃを塗布した後、露光及び現像工程により第１及び第２のシードパターン形成用開口部７１ｃ'を形成することができる。
【０１２３】
第３のメッキレジスト７１ｃの厚さは８０μｍ〜１３０μｍであればよい。
【０１２４】
図１０ｂを参照すると、第１及び第２のシードパターン形成用開口部７１ｃ'をメッキによって導電性金属で１次充填して第１のシードパターン６１ａを形成する。
【０１２５】
図１０ｃを参照すると、第１及び第２のシードパターン形成用開口部７１ｃ'をメッキによって導電性金属で２次充填して第１のシードパターン６１ａの上面上に第２のシードパターン６１ｂを形成する。
【０１２６】
図１０ｄを参照すると、第３のメッキレジスト７１ｃを除去し、薄膜導体層２５'をエッチングして、第１のシードパターン６１ａ及び第２のシードパターン６１ｂの下面のみに薄膜導体層２５を形成する。
【０１２７】
このように形成されたシードパターン６１は、内部界面Ｓｉｆを含む二層構造を有する。
【０１２８】
シードパターン６１は、厚さ（Ｔ）方向の断面が長方形であり、全厚さｔＳＰが１００μｍ以上であればよい。
【０１２９】
一方、図１０ａ〜図１０ｄには第１のシードパターン６１ａ及び第２のシードパターン６１ｂを形成する工程のみが示されているが、必ずしもこれに制限されず、第３のメッキレジスト７１ｃの厚さを増加させ、メッキ回数を２回以上に増やすことにより、少なくとも一つの内部界面Ｓｉｆを含む二層以上の構造を有するシードパターンを形成することができる。
【０１３０】
但し、第３のメッキレジスト７１ｃの厚さが厚くなるほどメッキレジストの下部の露光が円滑に行われないという露光工程上の限界があるため、当業者が活用可能な範囲内で本実施形態により形成することがよい。
【０１３１】
図１１は、本発明の一実施形態による表面メッキ層を形成する工程を示す図である。
【０１３２】
図１１を参照すると、シードパターン６１を基にして電気メッキを行ってシードパターン６１を被覆する表面メッキ層６２を形成する。
【０１３３】
電気メッキ時に電流密度、メッキ液の濃度、メッキ速度等を調節して、図１１に示されているように本発明の一実施形態による表面メッキ層６２を、幅方向の成長の程度ＷＰ１と厚さ方向の成長の程度ＴＰ１が類似した等方メッキ層で形成することができる。
【０１３４】
このように、シードパターン６１を被覆する表面メッキ層６２を、幅方向の成長の程度ＷＰ１と厚さ方向の成長の程度ＴＰ１が類似した等方メッキ層で形成することにより、隣接したコイル間の厚さの差を減らして均一な厚さを有するようにすることができるため、直流抵抗（Ｒｄｃ）のバラツキを減らすことができる。
【０１３５】
また、表面メッキ層６２を等方メッキ層で形成することにより、第１の内部コイル部４１及び第２の内部コイル部４２が曲がることなくまっすぐになるため、隣接したコイル間のショート（ｓｈｏｒｔ）を防止し、第１の内部コイル部４１及び第２の内部コイル部４２の一部に絶縁膜３０が形成されない不良を防止することができる。
【０１３６】
一方、図１１にはシードパターン６１を被覆する表面メッキ層６２を等方メッキで形成する工程のみが示されているが、必ずしもこれに制限されず、電気メッキ時に電流密度、メッキ液の濃度、メッキ速度等を調節して、シードパターン６１を被覆する表面メッキ層を、幅方向の成長の程度ＷＰ１より厚さ方向の成長の程度ＴＰ１が顕著に大きい異方メッキで形成してもよい。
【０１３７】
図１２は、本発明の他の実施形態による表面メッキ層を形成する工程を示す図である。
【０１３８】
図１２を参照すると、シードパターン６１を基にして電気メッキを行って当該シードパターン６１を被覆する第１の表面メッキ層６２を形成し、第１の表面メッキ層６２上に電気メッキを行って第２の表面メッキ層６３をさらに形成することができる。
【０１３９】
電気メッキ時に電流密度、メッキ液の濃度、メッキ速度等を調節して、第１の表面メッキ層６２を、幅方向の成長の程度ＷＰ１と厚さ方向の成長の程度ＴＰ１が類似した等方メッキ層で形成し、第２の表面メッキ層６３を、幅方向の成長が抑制され厚さ方向の成長の程度ＴＰ２が顕著に大きい異方メッキ層で形成する。
【０１４０】
このように、等方メッキ層である第１の表面メッキ層６２上に異方メッキ層である第２の表面メッキ層６３をさらに形成することにより、より高いアスペクト比（ＡＲ）を有する第１の内部コイル部４１及び第２の内部コイル部４２を具現し、直流抵抗（Ｒｄｃ）特性をさらに向上させることができる。
【０１４１】
図１３は、本発明の一実施形態による磁性体本体を形成する工程を示す図である。
【０１４２】
図１３を参照すると、第１の内部コイル部４１及び第２の内部コイル部４２が形成された絶縁基板２０の上部及び下部に磁性体シート５１ａ、５１ｂ、５１ｃ、５１ｄ、５１ｅ、５１ｆを積層する。
【０１４３】
磁性体シート５１ａ、５１ｂ、５１ｃ、５１ｄ、５１ｅ、５１ｆは、磁性材料、例えば、金属磁性体粉末と熱硬化性樹脂等の有機物を混合してスラリーを製造し、上記スラリーをドクターブレード法でキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布した後に乾燥させることによりシート（ｓｈｅｅｔ）状に製作されることができる。
【０１４４】
複数の磁性体シート５１ａ、５１ｂ、５１ｃ、５１ｄ、５１ｅ、５１ｆを積層した後、ラミネート法や静水圧プレス法を用いて圧着及び硬化して磁性体本体５０を形成する。
【０１４５】
なお、上記の説明を除き、上述した本発明の一実施形態による多層シードパターンインダクタの特徴と重複する説明は省略する。
【０１４６】
＜多層シードパターンインダクタの実装基板＞
図１４は、図１の多層シードパターンインダクタが印刷回路基板に実装された様子を示す斜視図である。
【０１４７】
本発明の一実施形態による多層シードパターンインダクタの実装基板１０００は、多層シードパターンインダクタ１００が実装された印刷回路基板１１００と、印刷回路基板１１００の上面に離隔して形成された第１の電極パッド１１１０及び第２の電極パッド１１２０と、を含む。
【０１４８】
この際、多層シードパターンインダクタ１００の両端面に形成された第１の外部電極８１及び第２の外部電極８２がそれぞれ第１の電極パッド１１１０及び第２の電極パッド１１２０上に接触するように位置した状態でハンダ１１３０によって印刷回路基板１１００と電気的に連結されることができる。
【０１４９】
多層シードパターンインダクタ１００の第１の内部コイル部４１及び第２の内部コイル部４２は、印刷回路基板１１００の実装面ＳＭに対して水平に配置される。
【０１５０】
図１５は、本発明の他の実施形態による多層シードパターンインダクタが印刷回路基板に実装された様子を示す斜視図である。
【０１５１】
図１５を参照すると、本発明の他の実施形態による多層シードパターンインダクタの実装基板１０００'は、実装された多層シードパターンインダクタ２００の第１の内部コイル部４１及び第２の内部コイル部４２が印刷回路基板１１００の実装面ＳＭに対して垂直に配置される。
【０１５２】
なお、上記の説明を除き、上述した本発明の一実施形態による多層シードパターンインダクタの特徴と重複する説明は省略する。
【０１５３】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【０１５４】
１００、２００  多層シードパターンインダクタ
１０００、１０００'  実装基板
２０  絶縁基板
１１００  印刷回路基板
２５  薄膜導体層
１１１０  第１の電極パッド
１１２０  第２の電極パッド
３０  絶縁膜
１１３０  ハンダ
４１  第１の内部コイル部
４２  第２の内部コイル部
４５  ビア
５１ａ、５１ｂ、５１ｃ、５１ｄ、５１ｅ、５１ｆ  磁性体シート
５５  コア部
６１、６１ａ、６１ｂ、６１ｃ  シードパターン
６２、６２ａ、６２ｂ、６３、６４  表面メッキ層
７１、７１ａ、７１ｂ、７１ｃ  メッキレジスト
【図１】
2018078311.tif 000003
【図２】
2018078311.tif 000004
【図３】
2018078311.tif 000005
【図４】
2018078311.tif 000006
【図５】
2018078311.tif 000007
【図６】
2018078311.tif 000008
【図７ａ】
2018078311.tif 000009
【図７ｂ】
2018078311.tif 000010
【図８】
2018078311.tif 000011
【図９ａ】
2018078311.tif 000012
【図９ｂ】
2018078311.tif 000013
【図９ｃ】
2018078311.tif 000014
【図９ｄ】
2018078311.tif 000015
【図９ｅ】
2018078311.tif 000016
【図９ｆ】
2018078311.tif 000017
【図１０ａ】
2018078311.tif 000018
【図１０ｂ】
2018078311.tif 000019
【図１０ｃ】
2018078311.tif 000020
【図１０ｄ】
2018078311.tif 000021
【図１１】
2018078311.tif 000022
【図１２】
2018078311.tif 000023
【図１３】
2018078311.tif 000024
【図１４】
2018078311.tif 000025
【図１５】
2018078311.tif 000026
【手続補正書】
【提出日】平成30年1月29日(2018.1.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
磁性材料を含む磁性体本体と、
前記磁性体本体の内部に埋め込まれた内部コイル部と
を含み、
前記内部コイル部は、複数層で形成されたシードパターンと、前記シードパターンの表面全体を被覆して形成された表面メッキ層とを含む
多層シードパターンインダクタ。
【請求項２】
前記シードパターンは、絶縁基板上に配置された第１のシードパターンと、前記第１のシードパターンの上面上に配置された第２のシードパターンと、を含む、請求項１に記載の多層シードパターンインダクタ。
【請求項３】
前記シードパターンは、全厚さが１００μｍ以上である、請求項１または２に記載の多層シードパターンインダクタ。
【請求項４】
前記シードパターンの厚さは、前記内部コイル部の全厚さの７０％以上である、請求項１から３のいずれか一項に記載の多層シードパターンインダクタ。
【請求項５】
前記シードパターンの厚さ方向の断面は長方形である、請求項１から４のいずれか一項に記載の多層シードパターンインダクタ。
【請求項６】
前記表面メッキ層は、前記シードパターンを被覆するように形成される、請求項１から５のいずれか一項に記載の多層シードパターンインダクタ。
【請求項７】
前記表面メッキ層は、幅方向及び厚さ方向に成長された形状である、請求項１から６のいずれか一項に記載の多層シードパターンインダクタ。
【請求項８】
前記シードパターンの下面に薄膜導体層が配置される、請求項１から７のいずれか一項に記載の多層シードパターンインダクタ。
【請求項９】
前記磁性体本体は、金属磁性体粉末及び熱硬化性樹脂を含む、請求項１から８のいずれか一項に記載の多層シードパターンインダクタ。
【請求項１０】
絶縁基板と、
前記絶縁基板上に配置された第１のシードパターン、前記第１のシードパターンの上面上に配置された第２のシードパターン、及び前記第１のシードパターン及び前記第２のシードパターンの表面全体を被覆する表面メッキ層を含む内部コイル部と、
前記絶縁基板及び前記内部コイル部が埋め込まれる磁性体本体と
を含む、多層シードパターンインダクタ。
【請求項１１】
前記第１のシードパターン及び前記第２のシードパターンの厚さの和は１００μｍ以上である、請求項１０に記載の多層シードパターンインダクタ。
【請求項１２】
前記第１のシードパターン及び前記第２のシードパターンの厚さ方向の断面は長方形である、請求項１０または１１に記載の多層シードパターンインダクタ。
【請求項１３】
前記表面メッキ層は、前記第１のシードパターン及び前記第２のシードパターンを被覆する第１の表面メッキ層と、前記第１の表面メッキ層の上面上に配置された第２の表面メッキ層と、を含む、請求項１０から１２のいずれか一項に記載の多層シードパターンインダクタ。
【請求項１４】
前記第１の表面メッキ層は、幅方向及び厚さ方向に成長された形状である、請求項１３に記載の多層シードパターンインダクタ。
【請求項１５】
前記第２の表面メッキ層は、厚さ方向に成長された形状である、請求項１３または１４に記載の多層シードパターンインダクタ。
【請求項１６】
前記絶縁基板と第１のシードパターンの間に薄膜導体層が配置される、請求項１０から１５のいずれか一項に記載の多層シードパターンインダクタ。
【請求項１７】
内部コイル部が埋め込まれた磁性体本体を含む多層シードパターンインダクタであって、
前記内部コイル部は、絶縁基板上に配置された薄膜導体層、前記薄膜導体層上にメッキで形成されたシードパターン、及び前記シードパターンの表面全体を被覆する表面メッキ層を含み、
前記シードパターンは、前記シードパターンを二層以上に区画する少なくとも一つの内部界面を含む、多層シードパターンインダクタ。
【請求項１８】
前記シードパターンは、第１のシードパターン、及び前記第１のシードパターン上に配置された第２のシードパターンを含み、
前記内部界面は、前記第１のシードパターン及び前記第２のシードパターンの間に形成される、請求項１７に記載の多層シードパターンインダクタ。
【請求項１９】
前記シードパターンは、全厚さが１００μｍ以上である、請求項１７または１８に記載の多層シードパターンインダクタ。
【請求項２０】
前記シードパターンの厚さ方向の断面は長方形である、請求項１７から１９のいずれか一項に記載の多層シードパターンインダクタ。
【請求項２１】
内部コイル部を形成する段階と、
前記内部コイル部に磁性体シートを積層して磁性体本体を形成する段階と
を含み、
前記内部コイル部を形成する段階は、
絶縁基板上に二層以上のシードパターンを形成する段階と、
前記シードパターンの表面全体を被覆する表面メッキ層を形成する段階と
を含む、多層シードパターンインダクタの製造方法。
【請求項２２】
前記シードパターンを形成する段階は、
前記絶縁基板上に第１のシードパターン形成用開口部を有する第１のメッキレジストを形成する段階と、
前記第１のシードパターン形成用開口部をメッキによって充填して第１のシードパターンを形成する段階と、
前記第１のメッキレジスト、及び前記第１のシードパターン上に前記第１のシードパターンを露出させる第２のシードパターン形成用開口部を有する第２のメッキレジストを形成する段階と、
前記第２のシードパターン形成用開口部をメッキによって充填して第２のシードパターンを形成する段階と、
前記第１のメッキレジスト及び前記第２のメッキレジストを除去する段階と
を含む、請求項２１に記載の多層シードパターンインダクタの製造方法。
【請求項２３】
前記シードパターンを形成する段階は、
前記絶縁基板上に第１のシードパターン形成用開口部及び第２のシードパターン形成用開口部を有する第３のメッキレジストを形成する段階と、
前記第１のシードパターン形成用開口部及び前記第２のシードパターン形成用開口部をメッキによって１次充填して第１のシードパターンを形成する段階と、
前記第１のシードパターン形成用開口部及び前記第２のシードパターン形成用開口部をメッキによって２次充填して前記第１のシードパターン上に第２のシードパターンを形成する段階と、
前記第３のメッキレジストを除去する段階と
を含む、請求項２１に記載の多層シードパターンインダクタの製造方法。
【請求項２４】
前記表面メッキ層を形成する段階は、前記シードパターンを基にして電気メッキを行って前記表面メッキ層を形成する段階を含む、請求項２１から２３のいずれか一項に記載の多層シードパターンインダクタの製造方法。
【請求項２５】
前記表面メッキ層を形成する段階は、
前記シードパターンを基にして電気メッキを行って、第１の表面メッキ層を幅方向及び厚さ方向に成長させる段階と、
前記第１の表面メッキ層上に電気メッキを行って、前記シードパターンの厚さ方向に第２の表面メッキ層を成長させる段階と
を含む、請求項２１から２４のいずれか一項に記載の多層シードパターンインダクタの製造方法。
【請求項２６】
前記シードパターンを形成する段階の後に、
前記絶縁基板の表面に形成された薄膜導体層をエッチングする段階をさらに含む、請求項２１から２５のいずれか一項に記載の多層シードパターンインダクタの製造方法。
【請求項２７】
前記シードパターンを形成する段階は、全厚さが１００μｍ以上の前記シードパターンを形成する段階を含む、請求項２１から２６のいずれか一項に記載の多層シードパターンインダクタの製造方法。
【請求項２８】
上部に第１の電極パッド及び第２の電極パッドを有する印刷回路基板と、
前記印刷回路基板上に設置された請求項１から２０のいずれか一項に記載の多層シードパターンインダクタと
を含む、多層シードパターンインダクタの実装基板。
【請求項２９】
前記内部コイル部は、前記印刷回路基板の実装面に対して水平に配置される、請求項２８に記載の多層シードパターンインダクタの実装基板。
【請求項３０】
前記内部コイル部は、前記印刷回路基板の実装面に対して垂直に配置される、請求項２８に記載の多層シードパターンインダクタの実装基板。