(57)【要約】【課題】困難な工夫を必要とせず、簡単な構成で入力インピーダンスを低減することができるようにした電流／電圧変換増幅器を提供する。【解決手段】カレントミラー回路１３、１４と、カレントミラー回路１３の入力段とカレントミラー回路１４の入力段の間にトーテムポール接続により直列接続されたトランジスタＱ１１，Ｑ１２と、トランジスタＱ１１，Ｑ１２の共通エミッタと入力端子１１との間に接続された入力容量Ｃ１０と、トランジスタＱ１１，Ｑ１２のバイアスを決めトランジスタＱ１１，Ｑ１２をベース接地トランジスタとして機能させるようにトランジスタＱ１１，Ｑ１２を駆動する駆動回路とを備える。カレントミラー回路１３，１４のそれぞれの出力段が出力端子１２に共通接続され、出力端子１２に電流／電圧変換抵抗Ｒ１３が接続される。カレントミラー回路１３，１４は、入力容量Ｃ１０に流れる電流に対して所望倍された電流がその出力段に得られるようにミラー比が設定されている。【選択図】図１
2018082302.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２カレントミラー回路と、前記第１カレントミラー回路の入力段と前記第２カレントミラー回路の入力段の間にトーテムポール接続により直列に接続された第１及び第２トランジスタと、該第１及び第２トランジスタの共通エミッタと入力端子との間に接続された入力容量と、前記第１及び第２トランジスタのバイアスを決め前記第１及び第２トランジスタをベース接地トランジスタとして機能させるように前記第１及び第２トランジスタを駆動する駆動回路とを備え、
前記第１及び第２カレントミラー回路のそれぞれの出力段が出力端子に共通接続され、該出力端子に電流／電圧変換抵抗が接続され、
前記第１及び第２カレントミラー回路は、前記入力容量に流れる電流に対して所望倍された電流がその出力段に得られるようにミラー比が設定されていることを特徴とする電流／電圧変換増幅器。
【請求項２】
第１及び第２カレントミラー回路と、前記第１カレントミラー回路の入力段と前記第２カレントミラー回路の入力段の間にトーテムポール接続により直列接続された第１及び第２トランジスタと、該第１及び第２トランジスタの共通エミッタと入力端子との間に接続された入力容量と、前記第１及び第２トランジスタのバイアスを決め前記第１及び第２トランジスタをベース接地トランジスタとして機能させるように前記第１及び第２トランジスタを駆動する駆動回路と、該駆動回路と第１電源端子との間に流れる電流を入力段に入力してミラーする第３カレントミラー回路と、前記駆動回路と第２電源端子との間に流れる電流を入力段に入力してミラーする第４カレントミラー回路とを備え、
前記第１、第２、第３及び第４カレントミラー回路のそれぞれの出力段が出力端子に共通接続され、該出力端子に電流／電圧変換抵抗が接続され、
前記第１及び第２カレントミラー回路は、前記入力容量に流れる電流に対して所望倍された電流がその出力段に得られるようにミラー比が設定され、
前記第３及び第４カレントミラー回路は、前記出力端子に所望の直流電圧が得られるようにミラー比が設定されていることを特徴とする電流／電圧変換増幅器。
【請求項３】
第１及び第２カレントミラー回路と、前記第１カレントミラー回路の入力段と前記第２カレントミラー回路の入力段の間にトーテムポール接続により直列に接続された第１及び第２トランジスタと、該第１及び第２トランジスタの共通エミッタと入力端子との間に接続された入力抵抗と、前記第１及び第２トランジスタのバイアスを決め前記第１及び第２トランジスタをベース接地トランジスタとして機能させるように前記第１及び第２トランジスタを駆動する駆動回路とを備え、
前記第１及び第２カレントミラー回路のそれぞれの出力段が出力端子に共通接続され、該出力端子に電流／電圧変換抵抗が接続され、
前記第１及び第２カレントミラー回路は、前記入力抵抗に流れる電流に対して所望倍された電流がその出力段に得られるようにミラー比が設定されていることを特徴とする電流／電圧変換増幅器。
【請求項４】
第１及び第２カレントミラー回路と、前記第１カレントミラー回路の入力段と前記第２カレントミラー回路の入力段の間にトーテムポール接続により直列接続された第１及び第２トランジスタと、該第１及び第２トランジスタの共通エミッタと入力端子との間に接続された入力抵抗と、前記第１及び第２トランジスタのバイアスを決め前記第１及び第２トランジスタをベース接地トランジスタとして機能させるように前記第１及び第２トランジスタを駆動する駆動回路と、該駆動回路と第１電源端子との間に流れる電流を入力段に入力してミラーする第３カレントミラー回路と、前記駆動回路と第２電源端子との間に流れる電流を入力段に入力してミラーする第４カレントミラー回路とを備え、
前記第１、第２、第３及び第４カレントミラー回路のそれぞれの出力段が出力端子に共通接続され、該出力端子に電流／電圧変換抵抗が接続され、
前記第１及び第２カレントミラー回路は、前記入力抵抗に流れる電流に対して所望倍された電流がその出力段に得られるようにミラー比が設定され、
前記第３及び第４カレントミラー回路は、前記出力端子に所望の直流電圧が得られるようにミラー比が設定されていることを特徴とする電流／電圧変換増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は低入力インピーダンスを実現した電流／電圧変換増幅器に関する。
【背景技術】
【０００２】
＜第１従来例＞
図５に容量入力型の電流／電圧変換増幅器３０を示す。この回路は、入力端子３１と演算増幅器３３の反転入力端子との間に容量Ｃ３１を接続し、同反転入力端子と出力端子３２との間に帰還抵抗Ｒ３１を接続し、演算増幅器３３の非反転入力端子にバイアス電圧ＶＢ３０を入力したものである。この電流／電圧変換増幅器３０では、入力端子３１に流れる電流を帰還抵抗Ｒ３１によって電圧に変換して出力端子３２に出力することができる。
【０００３】
ところが、図５の電流／電圧変換増幅器３０では、入力端子３１に接続された素子が高インピーダンスのときに、演算増幅器３３の反転入力端子におけるインピーダンスが高くなって、ノイズ混入の影響を受ける恐れがある。これを防ぐためにガードリングを施したり、周囲の配線を極力離して配置する必要がある。
【０００４】
＜第２従来例＞
そこで、電流／電圧変換増幅器３０の容量Ｃ３１の部分に図６に示すような容量増倍回路（特許文献１参照）４０を用いて、その容量値を大きくすれば、入力インピーダンスを小さくすることができ、ノイズ混入の影響を低減することができるかもしれない。
【０００５】
図６において、Ｃ４０は一端が入力端子４１に接続された入力容量である。Ｑ４１はＮＰＮトランジスタ、Ｑ４２はＰＮＰトランジスタであり、トーテムポール接続されており、共通エミッタが入力容量Ｃ４０の他端に共通接続されている。トランジスタＱ４１のベースにはコレクタとベースが共通接続されたＮＰＮトランジスタＱ４３のベースが接続され、トランジスタＱ４２のベースにはコレクタとベースが共通接続されたＰＮＰトランジスタＱ４４のベースが接続されている。
【０００６】
そして、トランジスタＱ４３のコレクタは抵抗Ｒ４１を介して高電位電源端子４５に接続され、トランジスタＱ４４のコレクタは抵抗Ｒ４２を介して低電位電源端子４６に接続されている。さらに、トランジスタＱ４３，Ｑ４４はエミッタが共通接続されている。これらトランジスタＱ４３，Ｑ４４、抵抗Ｒ４１，Ｒ４２は、トランジスタＱ４１，Ｑ４２による入力容量Ｃ４０の駆動を可能とするようにトランジスタＱ４１，Ｑ４２を駆動する駆動回路を構成している。
【０００７】
４３はトランジスタＱ４１のコレクタ電流をＮ倍して出力端子４２に出力するカレントミラー回路、４４はトランジスタＱ４２のコレクタ電流をＮ倍して出力端子４２に出力するカレントミラー回路である。入力端子４１と出力端子４２は直結されている。
【０００８】
この図６の容量増倍回路４０では、入力端子４１に交流電圧が入力すると、トランジスタＱ４１のコレクタ電流Ｉ４１が入力容量Ｃ４０を介して入力端子４１に流出するときは、カレントミラー回路４３によってそのコレクタ電流Ｉ４１のＮ倍の電流Ｉ４３が出力端子４２に流出する。このため、入力端子４１からはコレクタ電流Ｉ４１を「１＋Ｎ」倍した電流が外部に流出する。
【０００９】
また、トランジスタＱ４２のコレクタ電流Ｉ４２が入力容量Ｃ４０を介して入力端子４１から流入するときは、カレントミラー回路４４によってそのコレクタ電流Ｉ４２のＮ倍の電流Ｉ４４が出力端子４２から流入する。このため、入力端子４１からはコレクタ電流Ｉ４２を「１＋Ｎ」倍した電流が外部から流入する。
【００１０】
この結果、図６の容量増倍回路４０では、入力端子４１からみたとき、入力容量Ｃ４０の容量値が［Ｎ＋１」倍に増大して見えるので、入力端子４１の入力インピーダンスを「１／（Ｎ＋１）」倍に低下させることができる。
【００１１】
＜第３従来例＞
図７に抵抗入力型の電流／電圧変換増幅器５０を示す。この回路は、入力端子５１と演算増幅器５３の反転入力端子との間に抵抗Ｒ５１を接続し、同反転入力端子と出力端子５２との間に帰還抵抗Ｒ５２を接続し、演算増幅器５３の非反転入力端子にバイアス電圧ＶＢ５０を入力したものである。この電流／電圧変換増幅器５０では、入力端子５１に流れる電流を帰還抵抗Ｒ５１によって電圧に変換して出力端子５２に出力することができる。
【００１２】
ところが、図７の電流／電圧変換増幅器５０でも、入力端子５１に接続された素子が高インピーダンスのときに、演算増幅器５３の反転入力端子におけるインピーダンスが高くなって、ノイズ混入の影響を受ける恐れがある。これを防ぐためにガードリングを施したり、周囲の配線を極力離して配置する必要がある。
【００１３】
＜第４従来例＞
そこで、電流／電圧変換増幅器５０の抵抗Ｒ５１の部分に図８に示すような抵抗増倍回路（特許文献２参照）６０を用いて、抵抗値を小さくすれば、入力インピーダンスを小さくすることができ、ノイズ混入の影響を低減することができるかもしれない。
【００１４】
図８において、Ｒ６０は一端が入力端子５１に接続された入力抵抗である。Ｑ６１はＮＰＮトランジスタ、Ｑ６２はＰＮＰトランジスタであり、トーテムポール接続されており、共通エミッタが入力抵抗Ｒ６０の他端に共通接続されている。トランジスタＱ６１のベースにはコレクタとベースが共通接続されたＮＰＮトランジスタＱ６３のベースが接続され、トランジスタＱ６２のベースにはコレクタとベースが共通接続されたＰＮＰトランジスタＱ６４のベースが接続されている。
【００１５】
そして、トランジスタＱ６３のコレクタは抵抗Ｒ６１を介して高電位電源端子６５に接続され、トランジスタＱ６４のコレクタは抵抗Ｒ６２を介して低電位電源端子６６に接続されている。さらに、トランジスタＱ６３，Ｑ６４はエミッタが共通接続されている。これらトランジスタＱ６３，Ｑ６４、抵抗Ｒ６１，Ｒ６２は、トランジスタＱ６１，Ｑ６２による入力抵抗Ｒ６０の駆動を可能とするようにトランジスタＱ６１，Ｑ６２を駆動する駆動回路を構成している。
【００１６】
６３はトランジスタＱ６１のコレクタ電流をＮ倍して出力端子６２に出力するカレントミラー回路、６４はトランジスタＱ６２のコレクタ電流をＮ倍して出力端子６２に出力するカレントミラー回路である。入力端子６１と出力端子６２は直結されている。
【００１７】
この図８の抵抗増倍回路６０では、入力端子６１に交流電圧が入力すると、トランジスタＱ６１のコレクタ電流Ｉ６１が入力抵抗Ｒ６０を介して入力端子６１から流出するときは、カレントミラー回路６３によってそのコレクタ電流Ｉ６１のＮ倍の電流Ｉ６３が出力端子６２から流出する。このため、入力端子６１からはコレクタ電流Ｉ６１を「１＋Ｎ」倍した電流が外部に流出する。
【００１８】
また、トランジスタＱ６２のコレクタ電流Ｉ６２が入力抵抗Ｒ６０を介して入力端子６１から流入するときは、カレントミラー回路６４によってそのコレクタ電流Ｉ６２のＮ倍の電流Ｉ６４が出力端子６２から流入する。このため、入力端子６１からはコレクタ電流Ｉ６２を「１＋Ｎ」倍した電流が外部から流入する。
【００１９】
この結果、図８の容量増倍回路６０では、入力端子６１からみたとき、入力抵抗Ｒ６０の抵抗値が「１／（Ｎ＋１）」倍に減少して見えるので、入力端子６１の入力インピーダンスを「１／（Ｎ＋１）」倍に低下させることができる。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２０１０−２６８２６７号公報
【特許文献２】特開２０１０−２７８８３７号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、図６の容量増倍回路の入力容量Ｃ４０は、その片端は入力端子４１や出力端子４２に接続されていて独立端子となるが、他端は独立端子にできない。このため、図５の電流／電圧変換増幅器３０の入力容量Ｃ３１に図６の容量増倍回路４０をそのまま用いるような回路構成をとることはできない。
【００２２】
また、図８の抵抗増倍回路の入力抵抗Ｒ６０も、その片端は入力端子６１や出力端子６２に接続されていて独立端子となるが、他端は独立端子にできない。このため図７の電流／電圧変換増幅器５０の入力抵抗Ｒ５１に図８の抵抗増倍回路６０をそのまま用いるような回路構成をとることもできない。
【００２３】
つまり、図５の回路と図６の回路をそのまま結合して電流／電圧変換増幅器を構成したり、図７の回路と図８の回路をそのまま結合して電流／電圧変換増幅器を構成することはできず、困難な工夫が必要となるという問題がある。
【００２４】
本発明の目的は、困難な工夫を必要とせず、簡単な構成で入力インピーダンスを低減することができるようにした電流／電圧変換増幅器を提供することである。
【課題を解決するための手段】
【００２５】
上記目的を達成するために、請求項１にかかる発明の電流／電圧変換増幅器は、第１及び第２カレントミラー回路と、前記第１カレントミラー回路の入力段と前記第２カレントミラー回路の入力段の間にトーテムポール接続により直列に接続された第１及び第２トランジスタと、該第１及び第２トランジスタの共通エミッタと入力端子との間に接続された入力容量と、前記第１及び第２トランジスタのバイアスを決め前記第１及び第２トランジスタをベース接地トランジスタとして機能させるように前記第１及び第２トランジスタを駆動する駆動回路とを備え、前記第１及び第２カレントミラー回路のそれぞれの出力段が出力端子に共通接続され、該出力端子に電流／電圧変換抵抗が接続され、前記第１及び第２カレントミラー回路は、前記入力容量に流れる電流に対して所望倍された電流がその出力段に得られるようにミラー比が設定されていることを特徴とする。
【００２６】
請求項２にかかる発明の電流／電圧変換増幅器は、第１及び第２カレントミラー回路と、前記第１カレントミラー回路の入力段と前記第２カレントミラー回路の入力段の間にトーテムポール接続により直列接続された第１及び第２トランジスタと、該第１及び第２トランジスタの共通エミッタと入力端子との間に接続された入力容量と、前記第１及び第２トランジスタのバイアスを決め前記第１及び第２トランジスタをベース接地トランジスタとして機能させるように前記第１及び第２トランジスタを駆動する駆動回路と、該駆動回路と第１電源端子との間に流れる電流を入力段に入力してミラーする第３カレントミラー回路と、前記駆動回路と第２電源端子との間に流れる電流を入力段に入力してミラーする第４カレントミラー回路とを備え、前記第１、第２、第３及び第４カレントミラー回路のそれぞれの出力段が出力端子に共通接続され、該出力端子に電流／電圧変換抵抗が接続され、前記第１及び第２カレントミラー回路は、前記入力容量に流れる電流に対して所望倍された電流がその出力段に得られるようにミラー比が設定され、前記第３及び第４カレントミラー回路は、前記出力端子に所望の直流電圧が得られるようにミラー比が設定されていることを特徴とする。
【００２７】
請求項３にかかる発明の電流／電圧変換増幅器は、第１及び第２カレントミラー回路と、前記第１カレントミラー回路の入力段と前記第２カレントミラー回路の入力段の間にトーテムポール接続により直列に接続された第１及び第２トランジスタと、該第１及び第２トランジスタの共通エミッタと入力端子との間に接続された入力抵抗と、前記第１及び第２トランジスタのバイアスを決め前記第１及び第２トランジスタをベース接地トランジスタとして機能させるように前記第１及び第２トランジスタを駆動する駆動回路とを備え、前記第１及び第２カレントミラー回路のそれぞれの出力段が出力端子に共通接続され、該出力端子に電流／電圧変換抵抗が接続され、前記第１及び第２カレントミラー回路は、前記入力抵抗に流れる電流に対して所望倍された電流がその出力段に得られるようにミラー比が設定されていることを特徴とする。
【００２８】
請求項４にかかる発明の電流／電圧変換増幅器は、第１及び第２カレントミラー回路と、前記第１カレントミラー回路の入力段と前記第２カレントミラー回路の入力段の間にトーテムポール接続により直列接続された第１及び第２トランジスタと、該第１及び第２トランジスタの共通エミッタと入力端子との間に接続された入力抵抗と、前記第１及び第２トランジスタのバイアスを決め前記第１及び第２トランジスタをベース接地トランジスタとして機能させるように前記第１及び第２トランジスタを駆動する駆動回路と、該駆動回路と第１電源端子との間に流れる電流を入力段に入力してミラーする第３カレントミラー回路と、前記駆動回路と第２電源端子との間に流れる電流を入力段に入力してミラーする第４カレントミラー回路とを備え、前記第１、第２、第３及び第４カレントミラー回路のそれぞれの出力段が出力端子に共通接続され、該出力端子に電流／電圧変換抵抗が接続され、前記第１及び第２カレントミラー回路は、前記入力抵抗に流れる電流に対して所望倍された電流がその出力段に得られるようにミラー比が設定され、前記第３及び第４カレントミラー回路は、前記出力端子に所望の直流電圧が得られるようにミラー比が設定されていることを特徴とする。
【発明の効果】
【００２９】
本発明によれば、演算増幅器を使用することなく低入力インピーダンスで所定増幅率の電流／電圧変換増幅器を構成することができる。このため、ノイズ混入を低減することができ、ノイズ混入防止のための基板構造や配線を簡略化でき、その回路構成を簡素化することができる。また、第３及び第４カレントミラー回路を用いることにより、第１及び第２カレントミラー回路の出力電流に含まれるＤＣオフセット成分をキャンセルすることが可能となる。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１実施例の電流／電圧変換増幅器の回路図である。
【図２】本発明の第２実施例の電流／電圧変換増幅器の回路図である。
【図３】本発明の第３実施例の電流／電圧変換増幅器の回路図である。
【図４】本発明の第４実施例の電流／電圧変換増幅器の回路図である。
【図５】第１従来例の電流／電圧変換増幅器の回路図である。
【図６】第２従来例の容量増倍回路の回路図である。
【図７】第３従来例の電流／電圧変換増幅器の回路図である。
【図８】第４従来例の抵抗増倍回路の回路図である。
【発明を実施するための形態】
【００３１】
＜第１実施例＞
図１に本発明の第１実施例の電流／電圧変換増幅器１０を示す。図１において、Ｃ１０は一端が入力端子１１に接続された入力容量である。Ｑ１１はＮＰＮトランジスタ、Ｑ１２はＰＮＰトランジスタであり、トーテムポール接続されており、共通エミッタが容量Ｃ１０の他端に共通接続されている。トランジスタＱ１１のベースにはコレクタとベースが共通接続されたＮＰＮトランジスタＱ１３のベースが接続され、トランジスタＱ１２のベースにはコレクタとベースが共通接続されたＰＮＰトランジスタＱ１４のベースが接続されている。
【００３２】
そして、トランジスタＱ１３のコレクタは抵抗Ｒ１１を介して高電位電源端子１５に接続され、トランジスタＱ１４のコレクタは抵抗Ｒ１２を介して低電位電源端子１６に接続されている。さらに、トランジスタＱ１３，Ｑ１４はエミッタが共通接続されている。
【００３３】
これらトランジスタＱ１３，Ｑ１４、抵抗Ｒ１１，Ｒ１２は、トランジスタＱ１１，Ｑ１２のベースバイアス電圧を決め、それらトランジスタＱ１１，Ｑ１２をベース接地トランジスタとして機能させる駆動回路を構成している。
【００３４】
１３はトランジスタＱ１１のコレクタ電流をＮ倍して出力端子１２に出力するカレントミラー回路、１４はトランジスタＱ１２のコレクタ電流をＮ倍して出力端子１２に出力するカレントミラー回路である。出力端子１２には電流／電圧変換抵抗Ｒ１３が接続されている。ＶＢ１０は出力端子１２のバイアス電圧である。
【００３５】
この図１の電流／電圧変換増幅器１０では、入力端子１１はトランジスタＱ１１，Ｑ１２の共通エミッタと同電位にバイアスされる。入力端子１１に交流電圧が入力して、トランジスタＱ１１のコレクタ電流Ｉ１１が入力容量Ｃ１０を介して入力端子１１から流出するときは、カレントミラー回路１３によってそのコレクタ電流Ｉ１１のＮ倍の電流Ｉ１３が出力端子１２から流出する。このため、出力端子１２からはコレクタ電流Ｉ１１をＮ倍した電流が電流／電圧変換抵抗Ｒ１３に流れる。
【００３６】
また、トランジスタＱ１２のコレクタ電流Ｉ１２が入力容量Ｃ１０を介して入力端子１１から流入するときは、カレントミラー回路１４によってそのコレクタ電流Ｉ１２のＮ倍の電流Ｉ１４が出力端子１２に流入する。
【００３７】
以上から、出力端子１２に接続されている電流／電圧変換抵抗Ｒ１３において、Ｉ１１×Ｒ１３×Ｎ倍の電流／電圧変換が行われ、また、Ｉ１２×Ｎ×Ｒ１３の電流／電圧変換が行われることになる。
【００３８】
本実施例では、入力端子１１が入力容量Ｃ１０を介してベース接地されたトランジスタＱ１１，Ｑ１２のエミッタに接続されることになる。ベース接地トランジスタのエミッタ抵抗は一般に低いため、入力端子１１の入力インピーダンスを低くすることができ、周辺回路との容量性寄生インピーダンスによる混入を低減することができる。しかも、電流／電圧変換倍率をＮ倍に高くすることができる。
【００３９】
＜第２実施例＞
図２に本発明の第２実施例の電流／電圧変換増幅器１０Ａを示す。トランジスタＱ１１〜Ｑ１４、カレントミラー回路１３，１４を構成するトランジスタの種類の違い、同種のトランジスタ同士におけるペア性のずれ等に起因して、出力端子１２にＤＣオフセット電圧が発生し、ミラー比が大きいと、出力端子１２に接続される回路のダイナミックレンジを超えることがある。
【００４０】
すなわち、カレントミラー回路１３，１４の出力電流Ｉ１３，Ｉ１４がＤＣ的に釣り合っている（差分が０Ａ）場合は、出力端子１２にはバイアス電圧ＶＢ１０を中心として振れる電圧波形の信号が出力するが、カレントミラー１３，１４で増倍された電流は誤差を含み易く、この誤差によって出力端子１２に流入し或いは流出するＤＣ電流が発生し、このＤＣ電流によって出力端子１２にＤＣオフセット電圧が発生する。特に、カレントミラー回路１３，１４のミラー比が大きいときは、そのミラー比のズレが大きくなり易く、この問題は深刻となる。
【００４１】
そこで、図２の電流／電圧変換増幅器１０Ａにおいては、図１の電流／電圧変換増幅器１０に、カレントミラー回路１７，１８を新たに追加する。そして、そのカレントミラー回路１７の入力段に抵抗Ｒ１１に流れる電流を入力させ、出力段を出力端子１２に接続する。またカレントミラー回路１８の入力段に抵抗Ｒ１２に流れる電流を入力させ、出力段を出力端子１２に接続する。カレントミラー回路１７，１８のミラー比は、出力電流が所望の電流になるように、例えば、カレントミラー回路１３，１４と同じ１：Ｎに設定する。これにより、カレントミラー回路１３，１４の出力電流に含まれるＤＣオフセット電流と同じＤＣオフセット電流が出力するので、カレントミラー回路１７，１８のオフセット電流を出力端子１２から引けばよい。
【００４２】
カレントミラー回路１３，１４のミラー比のズレは、レイアウトで決まることが多く、ズレ量がほぼ一定となる。そこで、カレントミラー回路１７，１８に同じようなカレントミラー回路を使用すれば、ＤＣオフセットの傾向が同じになるので、ＤＣオフセットをキャンセルすることができ、出力端子１２に流れるＤＣオフセット電流を０Ａにすることができる。このためには、例えば、カレントミラー回路１７をカレントミラー回路１３に対応させたレイアウトに設定し、カレントミラー回路１８をカレントミラー回路１４に対応させたレイアウトに設定すればよい。
【００４３】
また、カレントミラー回路１３，１４のミラー比のズレ量を測定して、それに応じてカレントミラー回路１７，１８の所望電流を設定してもよい。このとき、ズレ量が変動するようなときは、レーザトリミングでカレントミラー回路１７，１８のミラー比を補正してその所望電流を調整することもできる。ここで、カレントミラー回路１３，１４のレーザートリミングは行わない構成としている。その理由は、ミラー比が大きいと、トリム配線を多く準備する必要があるからである。一方、カレントミラー回路１７，１８をレーザートリミングする場合には、想定されるオフセット電流のみを調整すればよく、準備しなければならないトリム配線は少なくて済むからである。
【００４４】
＜第３実施例＞
図３に本発明の第３実施例の電流／電圧変換増幅器２０を示す。図１において、Ｒ２０は一端が入力端子２１に接続された入力抵抗である。Ｑ２１はＮＰＮトランジスタ、Ｑ２２はＰＮＰトランジスタであり、トーテムポール接続されており、共通エミッタが入力抵抗Ｒ２０の他端に共通接続されている。トランジスタＱ２１のベースにはコレクタとベースが共通接続されたＮＰＮトランジスタＱ２３のベースが接続され、トランジスタＱ２２のベースにはコレクタとベースが共通接続されたＰＮＰトランジスタＱ２４のベースが接続されている。
【００４５】
そして、トランジスタＱ２３のコレクタは抵抗Ｒ２１を介して高電位電源端子２５に接続され、トランジスタＱ２４のコレクタは抵抗Ｒ２２を介して低電位電源端子２６に接続されている。さらに、トランジスタＱ２３，Ｑ２４はエミッタが共通接続されている。
【００４６】
これらトランジスタＱ２３，Ｑ２４、抵抗Ｒ２１，Ｒ２２は、トランジスタＱ２１，Ｑ２２のベースバイアス電圧を決め、それらトランジスタＱ２１，Ｑ２２をベース接地トランジスタとして機能させる駆動回路を構成している。
【００４７】
２３はトランジスタＱ２１のコレクタ電流をＮ倍して出力端子２２に出力するカレントミラー回路、２４はトランジスタＱ２２のコレクタ電流をＮ倍して出力端子２２に出力するカレントミラー回路である。出力端子２２には電流／電圧変換抵抗Ｒ２３が接続されている。ＶＢ２０は出力端子２２のバイアス電圧である。
【００４８】
この図３の電流／電圧変換増幅器２０では、入力端子２１はトランジスタＱ２１，Ｑ２２の共通エミッタと同電位にバイアスされる。入力端子２１に交流電圧が入力して、トランジスタＱ２１のコレクタ電流Ｉ２１が入力抵抗Ｒ２０を介して入力端子２１から流出するときは、カレントミラー回路２３によってそのコレクタ電流Ｉ２１のＮ倍の電流Ｉ２３が出力端子２２から流出する。このため、出力端子２２からはコレクタ電流Ｉ２１をＮ倍した電流が電流／電圧変換抵抗Ｒ２３に流れる。
【００４９】
また、トランジスタＱ２２のコレクタ電流Ｉ２２が入力抵抗Ｒ２０を介して入力端子２１から流入するときは、カレントミラー回路２４によってそのコレクタ電流Ｉ２２のＮ倍の電流Ｉ２４が出力端子２２から流入する。
【００５０】
以上から、出力端子２２に接続されている電流／電圧変換抵抗Ｒ２３において、Ｉ２１×Ｒ２３×Ｎ倍の電流／電圧変換が行われ、また、Ｉ２２×Ｎ×Ｒ２３の電流／電圧変換が行われることになる。
【００５１】
本実施例では、入力端子２１が入力抵抗Ｒ２０を介してベース接地されたトランジスタＱ２１，Ｑ２２のエミッタに接続されることになる。ベース接地トランジスタのエミッタ抵抗は一般に低いため、入力端子２１の入力インピーダンスを低くすることができ、周辺回路との容量性寄生インピーダンスによる混入を低減することができる。しかも、電流／電圧変換倍率をＮ倍に高くすることができる。
【００５２】
＜第４実施例＞
図４に本発明の第４実施例の電流／電圧変換増幅器２０Ａを示す。トランジスタＱ２１〜Ｑ２４、カレントミラー回路２３，２４を構成するトランジスタの種類の違い、同種のトランジスタ同士におけるペア性のずれ等に起因して、出力端子２２にＤＣオフセット電圧が発生し、ミラー比が大きいと、出力端子２２に接続される回路のダイナミックレンジを超えることがある。
【００５３】
すなわち、カレントミラー回路２３，２４の出力電流Ｉ２３，Ｉ２４がＤＣ的に釣り合っている（差分が０Ａ）場合は、出力端子２２にはバイアス電圧ＶＢ２０を中心として振れる電圧波形の信号が出力するが、カレントミラー２３，２４で増倍された電流は誤差を含み易く、この誤差によって出力端子２２に流入し或いは流出するＤＣ電流が発生し、このＤＣ電流によって出力端子２２にＤＣオフセット電圧が発生する。特に、カレントミラー回路２３，２４のミラー比が大きいときは、そのミラー比のズレが大きくなり易く、この問題は深刻となる。
【００５４】
そこで、図４の電流／電圧変換増幅器２０Ａにおいては、図３の電流／電圧変換増幅器２０に、カレントミラー回路２７，２８を新たに追加する。そして、そのカレントミラー回路２７の入力段に抵抗Ｒ２１に流れる電流を入力させ、出力段を出力端子２２に接続する。またカレントミラー回路２８の入力段に抵抗Ｒ２２に流れる電流を入力させ、出力段を出力端子２２に接続する。カレントミラー回路２７，２８のミラー比は、出力電流が所望の電流になるように、例えば、カレントミラー回路２３，２４と同じ１：Ｎに設定する。これにより、カレントミラー回路２３，２４の出力電流に含まれるＤＣオフセット電流と同じＤＣオフセット電流が出力するので、カレントミラー回路２７，２８のオフセット電流を出力端子２２から引けばよい。
【００５５】
カレントミラー回路２３，２４のミラー比のズレは、レイアウトで決まることが多く、ズレ量がほぼ一定となる。そこで、カレントミラー回路２７，２８に同じようなカレントミラー回路を使用すれば、ＤＣオフセットの傾向が同じになるので、ＤＣオフセットをキャンセルすることができ、出力端子２２に流れるＤＣオフセット電流を０Ａにすることができる。このためには、例えば、カレントミラー回路２７をカレントミラー回路２３に対応させたレイアウトに設定し、カレントミラー回路２８をカレントミラー回路２４に対応させたレイアウトに設定すればよい。
【００５６】
また、カレントミラー回路２３，２４のミラー比のズレ量を測定して、それに応じてカレントミラー回路２７，２８の所望電流を設定してもよい。このとき、ズレ量が変動するようなときは、レーザトリミングでカレントミラー回路２７，２８のミラー比を補正してその所望電流を調整することもできる。ここで、カレントミラー回路２３，２４のレーザートリミングは行わない構成としている。その理由は、ミラー比が大きいと、トリム配線を多く準備する必要があるからである。一方、カレントミラー回路２７，２８をレーザートリミングする場合には、想定されるオフセット電流のみを調整すればよく、準備しなければならないトリム配線は少なくて済むからである。
【符号の説明】
【００５７】
１１，２１，３１，４１，５１，６１：入力端子
１２，２２，３２，４２，５２，６２：出力端子
１３，１４，１７，１８，２３，２４，２７，２８，４３，４４，６３，６４：カレントミラー回路
【図１】
2018082302.tif 000003
【図２】
2018082302.tif 000004
【図３】
2018082302.tif 000005
【図４】
2018082302.tif 000006
【図５】
2018082302.tif 000007
【図６】
2018082302.tif 000008
【図７】
2018082302.tif 000009
【図８】
2018082302.tif 000010