(57)【要約】      （修正有）【課題】駆動波形生成回路に過電流が流れることを防止する。【解決手段】駆動波形生成回路２４は、波形データメモリ３１から読み出された駆動波形パターンデータと、波形データメモリ３１から所定のタイミングにて読み出された駆動波形パターンデータを一時的に保持する波形データラッチ回路３３の出力データとを比較し、データの差異の値が、準備シーケンスにて設定された最大値から最小値の範囲内である場合は、駆動波形パターンデータを出力し、また、設定された最大値より大きい値、または最小値より小さい値となる場合は、波形データラッチ回路３３の出力データを出力する波形データセレクタ回路３４と、波形データセレクタ回路３４からの出力データを低電圧波形アナログ信号に変換するＤ／Ａコンバータ３５と、低電圧波形アナログ信号をインクジェットヘッドが駆動可能な電圧にまで増幅させる波形増幅回路３６と、を備える。【選択図】図２
2018079631.tif 000002
【特許請求の範囲】
【請求項１】
インクの吐出をおこなうインクジェット記録装置であって、インクを吐出するインクジェットヘッドと、前記インクジェットヘッドを駆動させる駆動波形信号を生成する駆動波形生成回路と、を備え、
前記駆動波形生成回路は、
駆動波形パターンデータを記憶する波形データメモリと、
前記波形データメモリから所定のタイミングにて前記駆動波形パターンデータの読み出しをおこなうシーケンシャルデータリード回路と、
前記シーケンシャルデータリード回路から読み出される前記駆動波形パターンデータを一時的に保持する波形データラッチ回路と、
前記波形データメモリから読み出された前記駆動波形パターンデータと前記波形データラッチ回路の出力データとを比較し、データの差異の値が、準備シーケンスにて設定された最大値から最小値の範囲内である場合は、前記駆動波形パターンデータを出力し、また、設定された最大値より大きい値、または最小値より小さい値となる場合は、前記波形データラッチ回路の出力データを出力する波形データセレクタ回路と、
前記波形データセレクタ回路からの出力データを低電圧波形アナログ信号に変換するＤ／Ａコンバータと、
前記低電圧波形アナログ信号を前記インクジェットヘッドが駆動可能な電圧にまで増幅させる波形増幅回路と、
を備えるインクジェット記録装置。
【請求項２】
インクの吐出をおこなうインクジェット記録装置であって、インクを吐出するインクジェットヘッドと、前記インクジェットヘッドを駆動させる駆動波形信号を生成する駆動波形生成回路と、を備え、
前記駆動波形生成回路は、
駆動波形パターンデータを記憶する波形データメモリと、
前記波形データメモリから所定のタイミングにて前記駆動波形パターンデータの読み出しをおこなうシーケンシャルデータリード回路と、
波形データ比較・補正演算回路から出力される波形データを一時的に保持する波形データラッチ回路と、
前記波形データメモリから読み出された前記駆動波形パターンデータと前記波形データラッチ回路の出力データとを比較し、データの差異の値が、準備シーケンスにて設定された最大値から最小値の範囲内である場合は、前記駆動波形パターンデータを出力し、また、設定された最小値より小さい値の場合は、前記波形データラッチ回路からの波形データに最小値を加算したデータを出力し、最大値より大きい値の場合は、前記波形データラッチ回路からの波形データに最大値を加算したデータを出力する前記波形データ比較・補正演算回路と、
前記波形データ比較・補正演算回路からの出力データを低電圧波形アナログ信号に変換するＤ／Ａコンバータと、
前記低電圧波形アナログ信号を前記インクジェットヘッドが駆動可能な電圧にまで増幅させる波形増幅回路と、
を備えるインクジェット記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インクジェット記録装置に関する。
【背景技術】
【０００２】
マルチドロップ方式にてインクの吐出をおこなうインクジェット記録装置では、ピエゾ素子に印加する駆動波形電圧を調整することで、ノズルから吐出するインクドットを所望の大きさに形成している。
【０００３】
インクジェット記録装置の駆動波形を生成する駆動波形生成回路は、一般的に、任意の時間毎に駆動波形の電圧値を定義した波形パターンデータを記憶するデータメモリと、データメモリに記憶された波形パターンデータを入力されるクロックタイミング信号毎に順次読み出すシーケンシャルデータリード回路と、シーケンシャルデータリード回路から読み出された波形パターンデータをアナログ波形信号に変換するＤ／Ａコンバータと、変換されたアナログ波形信号を増幅させる波形増幅回路と、で構成されている。
【０００４】
この駆動波形生成回路にて、データメモリから順次読み出される波形パターンデータの電圧値が、１つ前のタイミングで読み出された波形パターンデータの電圧値と比較して、大幅に値が変化するような異常な値となった場合、回路内に過電流が流れるおそれがある。急激に電圧値が変化する原因としては、インクジェット記録装置のホストコンピュータとコントローラＣＰＵとのデータ通信の異常、駆動波形生成回路内部のメモリデバイスの故障、等が考えられる。
【０００５】
回路内に過電流が流れることを防止する手段として、特許文献１には、累算部における複数ビットの累算結果が所定の範囲のいずれかの境界値を超えようとするときに、累算結果を境界値に近い所定の設定値に設定する累算結果修正回路を新たに設けることが提案されている。
【０００６】
しかしながら、この構成では、累算部での累算結果が境界値を超える異常（オーバーフローやアンダーフロー）が発生するケースでのみ、駆動波形の急激な変化を防ぐ事ができるが、上記以外のケースで、累算前と累算後の波形パターンデータの電圧値が大幅に変化する異常には対応出来ないという問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−８００７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、駆動波形生成回路にて、データメモリから順次読み出される波形パターンデータの電圧値が大幅に変化し、回路内に過電流が流れることを防止できるインクジェット記録装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一側面は、インクの吐出をおこなうインクジェット記録装置であって、インクを吐出するインクジェットヘッドと、前記インクジェットヘッドを駆動させる駆動波形信号を生成する駆動波形生成回路と、を備え、前記駆動波形生成回路は、駆動波形パターンデータを記憶する波形データメモリと、前記波形データメモリから所定のタイミングにて前記駆動波形パターンデータの読み出しをおこなうシーケンシャルデータリード回路と、前記シーケンシャルデータリード回路から読み出される前記駆動波形パターンデータを一時的に保持する波形データラッチ回路と、前記波形データメモリから読み出された前記駆動波形パターンデータと前記波形データラッチ回路の出力データとを比較し、データの差異の値が、準備シーケンスにて設定された最大値から最小値の範囲内である場合は、前記駆動波形パターンデータを出力し、また、設定された最大値より大きい値、または最小値より小さい値となる場合は、前記波形データラッチ回路の出力データを出力する波形データセレクタ回路と、前記波形データセレクタ回路からの出力データを低電圧波形アナログ信号に変換するＤ／Ａコンバータと、前記低電圧波形アナログ信号を前記インクジェットヘッドが駆動可能な電圧にまで増幅させる波形増幅回路と、を備えるインクジェット記録装置である。
【００１０】
本発明の他の側面は、インクの吐出をおこなうインクジェット記録装置であって、インクを吐出するインクジェットヘッドと、前記インクジェットヘッドを駆動させる駆動波形信号を生成する駆動波形生成回路と、を備え、前記駆動波形生成回路は、駆動波形パターンデータを記憶する波形データメモリと、前記波形データメモリから所定のタイミングにて前記駆動波形パターンデータの読み出しをおこなうシーケンシャルデータリード回路と、波形データ比較・補正演算回路から出力される波形データを一時的に保持する波形データラッチ回路と、前記波形データメモリから読み出された前記駆動波形パターンデータと前記波形データラッチ回路の出力データとを比較し、データの差異の値が、準備シーケンスにて設定された最大値から最小値の範囲内である場合は、前記駆動波形パターンデータを出力し、また、設定された最小値より小さい値の場合は、前記波形データラッチ回路からの波形データに最小値を加算したデータを出力し、最大値より大きい値の場合は、前記波形データラッチ回路からの波形データに最大値を加算したデータを出力する前記波形データ比較・補正演算回路と、前記波形データ比較・補正演算回路からの出力データを低電圧波形アナログ信号に変換するＤ／Ａコンバータと、前記低電圧波形アナログ信号を前記インクジェットヘッドが駆動可能な電圧にまで増幅させる波形増幅回路と、を備えるインクジェット記録装置である。
【発明の効果】
【００１１】
本発明によれば、駆動波形生成回路にて、データメモリから順次読み出される波形パターンデータの電圧値が大幅に変化し、回路内に過電流が流れることを防止できるインクジェット記録装置を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明のインクジェット記録装置の概略構成を示すブロック図である。
【図２】本発明の駆動波形生成回路の概略構成を示すブロック図である。
【図３】駆動波形パターンデータの一例を示す図である。
【図４】本発明の他の駆動波形生成回路の概略構成を示すブロック図である。
【図５】変形例における駆動波形パターンデータの一例を示す図である。
【発明を実施するための形態】
【００１３】
本発明を実施するための実施形態について、図面を用いて説明する。本発明は、以下に記載の構成に限定されるものではなく、同一の技術的思想において種々の構成を採用することができる。例えば、以下に示す構成の一部は、省略し又は他の構成等に置換してもよい。他の構成を含むようにしてもよい。
【００１４】
図１は、本発明のインクジェット記録装置の概略構成を示すブロック図である。インクジェット記録装置は、印刷制御回路１０、ホストコンピュータ１１、アナログスイッチ回路１２、位置センサー，電磁式／光学式エンコーダ１３、プリンタヘッド１４、メディア搬送装置１５、搬送コントローラ１７、等を備えている。
【００１５】
印刷制御回路１０のＲＡＭ２３には、ホストコンピュータ１１から送られる印刷データと、駆動波形パターンデータが蓄えられる。印刷データは、インクジェット・スイッチング回路２５でプリンタヘッド駆動波形ＯＮ／ＯＦＦデータに変換され、インターフェース２６を通して、アナログスイッチ回路１２に送られる。駆動波形パターンデータは、駆動波形生成回路２４でプリンタヘッド駆動波形信号を生成し、インターフェース２６を通して、アナログスイッチ回路１２に送られる。
【００１６】
アナログスイッチ回路１２では、送られてきたプリンタヘッド駆動波形信号とプリンタヘッド駆動波形ＯＮ／ＯＦＦデータによって、プリンタヘッド１４からのインクの吐出を制御し、対象メディアに印写をおこなう。
【００１７】
対象メディアはメディア搬送装置１５により搬送される。対象メディアの位置情報と搬送方向への移動距離情報は、位置センサー，電磁式／光学式エンコーダ１３にて検出され、インターフェース２６を通して、インクジェット・スイッチング回路２５に送られる。
【００１８】
ホストコンピュータ１１から印写停止制御がおこなわれるまで、上記した動作を繰り返して、対象メディアに対して印写がおこなわれる。
【００１９】
図２は、駆動波形生成回路２４の概略構成を示すブロック図である。
駆動波形生成回路２４は、駆動波形パターンデータを記憶する波形データメモリ３１、インクジェット・スイッチング回路２５から入力されるリードタイミング信号のタイミングで、波形データメモリ３１から駆動波形パターンデータの読み出しをおこなうシーケンシャルデータリード回路３２、シーケンシャルデータリード回路３２から読み出される駆動波形パターンデータを一時的に保持する波形データラッチ回路３３、駆動波形パターンデータと波形データラッチ回路３２の出力データとの選択をおこなう波形データセレクタ回路３４、波形データセレクタ回路３４からの出力データを低電圧波形アナログ信号に変換するＤ／Ａコンバータ３５、Ｄ／Ａコンバータ３５からの低電圧波形アナログ信号をプリンタヘッド１４が駆動可能な電圧にまで増幅させる波形増幅回路３６と、を備えている。
【００２０】
駆動波形生成回路２４の動作について説明する。まず、図３にて示すような駆動波形パターンデータが、図１に示すホストコンピュータ１１からインターフェース２１を通してコントローラＣＰＵ２２に送信され、一時的にＲＡＭ２３に格納される。そして、ＲＡＭ２３に格納された駆動波形パターンデータは、図２に示す駆動波形生成回路２４内の波形データメモリ３１に格納される。
【００２１】
また、コントローラＣＰＵ２２により、波形データセレクタ回路３４で、２つの入力データの比較を行う際の判断基準となる波形増幅回路３６のドライバＩＣの入力電圧変動最大許容値が設定される。
【００２２】
次に、ホストコンピュータ１１からコントローラＣＰＵ２２に印写開始コマンドが送信され、印写開始コマンドを受信したコントローラＣＰＵ２２は、駆動波形生成回路２４内のシーケンシャルデータリード回路３２にリードイネーブル信号を送信する。リードイネーブル信号を受信したシーケンシャルデータリード回路３２は、リードタイミング信号の入力に同期して、波形データメモリ３１に記憶されている、駆動波形パターンデータの読み出しを順次おこなう。
【００２３】
シーケンシャルデータリード回路３２にて読み出された駆動波形パターンデータは、リードタイミング信号の入力に同期したクロック出力信号（ＣＬＫ）の立ち上がりタイミングにて波形データセレクタ回路３４に送られるとともに、ラッチクロック出力信号（ＬＣＬＫ）の立ち上がりタイミングにて波形データラッチ回路３３に送られる。
【００２４】
波形データセレクタ回路３４にて、波形データメモリ３１から読み出された駆動波形パターンデータと、波形データラッチ回路３３の出力データ（前回のクロックタイミングにて格納された駆動波形パターンデータ）との比較がおこなわれ、２つの入力データの差異の値（ΔＶ２、図３参照）が、準備シーケンスにて設定された最大値から最小値の範囲内（最大値≧ΔＶ２≧最小値）である場合は、読み出された駆動波形パターンデータをスルー出力し、ラッチイネーブル信号はラッチ許可（Ｈ）レベルを出力する。また、ΔＶ２が、準備シーケンスにて設定された最大値より大きい値、または最小値より小さい値となる場合は、波形データラッチ回路３３のデータを出力し、ラッチイネーブル信号はラッチ禁止（Ｌ）レベルを出力する。
【００２５】
波形データラッチ回路３３では、波形データセレクタ回路３４の出力ラッチイネーブル信号がラッチ許可（Ｈ）レベルである場合は、波形データラッチ回路３３に駆動波形パターンデータを格納する。また、ラッチイネーブル信号がラッチ禁止（Ｌ）レベルである場合では、波形データラッチ回路３３はラッチデータの更新をおこなわない。
【００２６】
波形データセレクタ回路３４より出力された駆動波形パターンデータは、Ｄ／Ａコンバータ３５により低電圧波形アナログ信号に変換がおこなわれる。Ｄ／Ａコンバータ３５によるデジタルデータのアナログ変換は、シーケンシャルデータリード回路３２より出力されるクロック出力信号（ＣＬＫ）をサンプリングクロックとして、クロック出力信号（ＣＬＫ）の立ち下がりタイミングにて、順次変換がおこなわれる。Ｄ／Ａコンバータ３５が出力する低電圧波形アナログ信号は、波形増幅回路３６にて、電流・電圧増幅がおこなわれ、駆動波形信号が生成される。
【００２７】
上記にて説明した如く、Ｄ／Ａコンバータ３５のサンプリング周期毎に定義された駆動波形パターンデータの変化量が、波形増幅回路３６内部ドライバＩＣの入力電圧変動許容値の上限または下限を越えるような異常なケースにおいて、波形データラッチ回路３３に保持されている駆動波形パターンデータの値に置き換えることにより、駆動波形が急激に変化して波形増幅回路３６内部に過電流が流れることを防止することができる。
【００２８】
＜変形例＞
実施形態は、次のようにすることもできる。図４は、他の駆動波形生成回路の構成を示すブロック図である。以下では上記とは異なる点を説明することとし、同様の点についての説明は適宜省略する。
【００２９】
駆動波形生成回路２４は、波形データメモリ３１、シーケンシャルデータリード回路３２、波形データラッチ回路３３、Ｄ／Ａコンバータ３５、波形増幅回路３６、そして、駆動波形パターンデータと波形データラッチ回路３３からの出力データとの比較をおこなう波形データ比較・補正演算回路５０と、を備えている。
【００３０】
駆動波形生成回路２４の動作について説明する。まず、図５にて示すような駆動波形パターンデータが、図１に示すホストコンピュータ１１からインターフェース２１を通してコントローラＣＰＵ２２に送信され、一時的にＲＡＭ２３に格納される。そして、ＲＡＭ２３に格納された駆動波形パターンデータは、図４に示す駆動波形生成回路２４内の波形データメモリ３１に格納される。
【００３１】
また、コントローラＣＰＵ２２により、波形データ比較・補正演算回路５０で、２つの入力データの比較をおこなう際の判断基準となる波形増幅回路３６のドライバＩＣの入力電圧変動最大許容値（最大値：＋２７／最小値：−２７）が設定される。
【００３２】
次に、ホストコンピュータ１１からコントローラＣＰＵ２２に印写開始コマンドが送信され、印写開始コマンドを受信したコントローラＣＰＵ２２は、駆動波形生成回路２４内のシーケンシャルデータリード回路３２にリードイネーブル信号を送信する。リードイネーブル信号を受信したシーケンシャルデータリード回路３２は、リードタイミング信号の入力に同期して、波形データメモリ３１に記憶されている、駆動波形パターンデータの読み出しを順次おこなう。
【００３３】
シーケンシャルデータリード回路３２にて読み出された駆動波形パターンデータは、リードタイミング信号の入力に同期したクロック出力信号（ＣＬＫ）の立ち上がりタイミングにて波形データ比較・補正演算回路５０に送られる。
【００３４】
波形データ比較・補正演算回路５０にて、波形データメモリ３１から読み出された駆動波形パターンデータと、波形データラッチ回路３３の出力データ（ラッチクロック（ＬＣＬＫ）信号の立ち上がりタイミングにて格納された駆動波形パターンデータ）との比較がおこなわれ、２つの入力データの差異の値（ΔＶ３、図５参照）が、準備シーケンスにて設定された最大値から最小値の範囲内（最大値≧ΔＶ３≧最小値）である場合は、波形データメモリ３１から読み出された駆動波形パターン入力データをＤ／Ａコンバータ３５にスルー出力する。
【００３５】
また、ΔＶ３が、準備シーケンスにて設定された最大値より大きい値、または最小値より小さい値となる場合は、その比較結果に応じ、ΔＶ３が最小値より小さい値の場合は、波形データラッチ回路３３からの波形パターン入力データに最小値を加算したデータを出力し、ΔＶ３が最大値より大きい値の場合は、波形データラッチ回路３３からの波形パターン入力データに最大値を加算したデータを出力する。
【００３６】
図５で示すケースでは、“Ｔ１２”のタイミングにおいて、ΔＶ３の値が最小値より小さい値（−１２８）となるため、波形データラッチ回路３３のラッチデータ（２５５）に最小値（−２７）を加算した値（２２８）が補正値となる。
【００３７】
さらに、ΔＶ３が、準備シーケンスにて設定された最大値より大きい値、または最小値より小さい値となる場合に、Ｈレベルとなる内部信号とタイミングデータを、コントローラＣＰＵ２２のインターフェース２１を通してインクジェット記録装置のホストコンピュータ１１に送信することにより、その不具合現象を記録し、管理することもできる。
【００３８】
波形データ比較・補正演算回路５０より出力された駆動波形パターンデータは、Ｄ／Ａコンバータ３５により低電圧波形アナログ信号に変換がおこなわれる。Ｄ／Ａコンバータ３５によるデジタルデータのアナログ変換は、シーケンシャルデータリード回路３２より出力されるクロック出力信号（ＣＬＫ）をサンプリングクロックとして、クロック出力信号（ＣＬＫ）の立ち下がりタイミングにて、順次変換がおこなわれる。Ｄ／Ａコンバータ３５が出力する低電圧波形アナログ信号は、波形増幅回路３６にて、電流・電圧増幅がおこなわれ、駆動波形信号が生成される。
【００３９】
上記変形例にて説明した如く、Ｄ／Ａコンバータ３５のサンプリング周期毎に定義された駆動波形パターンデータの変化量が、波形増幅回路３６内部ドライバＩＣの入力電圧変動許容値の上限または下限を越えるような異常なケースにおいて、データの変化量が、１タイミング前の駆動波形パターンデータと比較して許容範囲内になるようにデータを補正演算することによっても、駆動波形が急激に変化して波形増幅回路３６内部に過電流が流れることを防止することができる。
【符号の説明】
【００４０】
１０  印刷制御回路、  １１  ホストコンピュータ、  １２  アナログスイッチ回路、  １３  位置センサー，電磁式／光学式エンコーダ、  １４  プリンタヘッド、  １５  メディア搬送装置、  １７  搬送コントローラ、  ２３  ＲＡＭ、  ２４  駆動波形生成回路、  ２５  インクジェット・スイッチング回路、  ２６  インターフェース（Ｉ／Ｆ）、  ３１  波形データメモリ、  ３２  シーケンシャルデータリード回路、  ３３  波形データラッチ回路、  ３４  波形データセレクタ回路、  ３５  Ｄ／Ａコンバータ、  ３６  波形増幅回路、  ５０  波形データ比較・補正演算回路
【図１】
2018079631.tif 000003
【図２】
2018079631.tif 000004
【図３】
2018079631.tif 000005
【図４】
2018079631.tif 000006
【図５】
2018079631.tif 000007