(57)【要約】【課題】  ゲートランナーの配設箇所近傍にある主面電極に集中する応力を緩和する技術を提供する。【解決手段】  半導体モジュールは、半導体基板と、前記半導体基板の一方の主面に設けられている主面電極と、前記主面電極上の一部に配設されているゲートランナーであって、ゲート配線と、そのゲート配線を被覆する保護膜と、を有するゲートランナーと、前記ゲートランナーが設けられている範囲以外の前記主面電極上の少なくとも一部に設けられているはんだ層と、前記ゲートランナーの前記保護膜上の少なくとも一部に設けられている密着層と、を備えており、前記密着層は、前記はんだ層とは異なる材料であり、前記はんだ層よりも前記保護膜との密着力が高い材料である。【選択図】図３
2018082009.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の一方の主面に設けられている主面電極と、
前記主面電極上の一部に配設されているゲートランナーであって、ゲート配線と、そのゲート配線を被覆する保護膜と、を有するゲートランナーと、
前記ゲートランナーが設けられている範囲以外の前記主面電極上の少なくとも一部に設けられているはんだ層と、
前記ゲートランナーの前記保護膜上の少なくとも一部に設けられている密着層と、を備えており、
前記密着層は、前記はんだ層とは異なる材料であり、前記はんだ層よりも前記保護膜との密着力が高い材料である、半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体モジュールに関する。
【０００２】
特許文献１は、半導体基板の一方の主面に設けられている主面電極をはんだ層を介してリードフレームに接合した構造を有する半導体モジュールを開示する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−２３３０３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この種の半導体モジュールでは、半導体基板内に形成されている半導体素子が通電したときの自己発熱及び／又は外部からの熱ストレスの印加等の熱サイクルによって各部材が膨張及び収縮を繰返し、各部材の熱膨張差に起因して主面電極に応力が集中する。このような主面電極に集中する応力を緩和する技術が必要とされている。
【０００５】
ところで、この種の半導体モジュールでは、主面電極上にゲートランナーが配設されることが多い。ゲートランナーは保護膜で被覆されたゲート配線を有しており、そのゲート配線が半導体基板内に形成されているゲート電極に接続するように構成されている。これにより、半導体基板内に形成されているゲート電極に対してゲート信号が均一に印加される。
【０００６】
ゲートランナーが配設されている従来の半導体モジュールでは、主面電極上に塗布されるはんだ層が、このようなゲートランナー上にも塗布されている。しかしながら、本発明者らの検討の結果、ゲートランナーの保護膜とはんだ層は密着性が悪いことが分かってきた。このため、半導体モジュールに熱サイクルが加わったときに、保護膜上に塗布されたはんだ層は、保護膜に強く拘束されていないことから、大きく膨張及び収縮を繰返して移動する。このような保護膜上のはんだ層の移動（膨張及び収縮）は、ゲートランナーの配設箇所近傍にある主面電極に対して応力を特に集中させてしまう。本明細書は、ゲートランナーの配設箇所近傍にある主面電極に集中する応力を緩和する技術を提供する。
【課題を解決するための手段】
【０００７】
本明細書が開示する半導体モジュールの一実施形態は、半導体基板、主面電極、ゲートランナー、はんだ層及び密着層を備える。主面電極は、半導体基板の一方の主面に設けられている。ゲートランナーは、主面電極上の一部に配設されている。ゲートランナーは、ゲート配線と、そのゲート配線を被覆する保護膜と、を有する。はんだ層は、ゲートランナーが設けられている範囲以外の主面電極上の少なくとも一部に設けられている。密着層は、ゲートランナーの保護膜上の少なくとも一部に設けられている。密着層は、はんだ層とは異なる材料であり、はんだ層よりも保護膜との密着力が高い材料である。なお、ここでいう密着力とは、プリンカップ試験によって測定されるものである。
【０００８】
上記実施形態の半導体モジュールは、ゲートランナーの保護膜上の少なくとも一部に密着層が設けられている。密着層は、はんだ層よりも保護膜との密着力が高い材料である。このため、保護膜上に設けられている密着層の移動が抑制されるので、ゲートランナーの配設箇所近傍にある主面電極に集中する応力が緩和される。
【図面の簡単な説明】
【０００９】
【図１】半導体モジュールの縦断面図を示す。
【図２】半導体基板の平面図であり、はんだ層及び密着層が形成された状態を示す。
【図３】半導体モジュールの要部断面図であり、図２のIII-III線に対応した要部断面図を示す。
【図４】従来の半導体モジュールの要部断面図であり、図２のIII-III線に対応した要部断面図を示す。
【図５】変形例の半導体モジュールにおける半導体基板の平面図であり、はんだ層及び密着層が形成された状態を示す。
【図６】変形例の半導体モジュールにおける半導体基板の平面図であり、はんだ層及び密着層が形成された状態を示す。
【発明を実施するための形態】
【００１０】
図１に示す半導体モジュール１０は、上部リードフレーム１２、銅ブロック１６、半導体基板２０、下部リードフレーム２４及び樹脂層２６を備える。半導体基板２０は、主にシリコンによって構成されている。図１には示していないが、半導体基板２０の上面には、電極層、絶縁保護膜等が設けられている。また、図１には示していないが、半導体基板２０の下面には、電極層が設けられている。半導体基板２０の下面に設けられた電極層は、はんだ層２２を介して下部リードフレーム２４の上面に接合されている。半導体基板２０の上面に設けられた電極層は、はんだ層１８を介して銅ブロック１６の下面に接合されている。銅ブロック１６の上面は、はんだ層１４を介して上部リードフレーム１２に接合されている。上部リードフレーム１２及び下部リードフレーム２４は、半導体基板２０に通電するための電極板として機能するとともに、半導体基板２０から放熱するための放熱板としても機能する。上部リードフレーム１２、銅ブロック１６、半導体基板２０及び下部リードフレーム２４からなる積層体の側面は、樹脂層２６によって覆われている。
【００１１】
図２は、半導体基板２０の平面図であり、はんだ層１８が塗布された状態を示す。図２に示されるように、半導体基板２０上にはゲートランナー３０が配設されており、そのゲートランナー３０によってはんだ層１８の塗布される領域が、この例では３つに分割されている。
【００１２】
図３は、図２のIII-III線に対応した拡大断面図である。図３に示されるように、半導体基板２０の上面は、主面電極４２によって覆われている。主面電極４２の材料は、ＡｌＳｉ（アルミニウムとシリコンを含有する合金）である。主面電極４２は、半導体基板２０に形成されている半導体領域（例えばソース及びアノード等）と電気的に接続されている。
【００１３】
図２及び図３に示されるように、主面電極４２の上面の一部にゲートランナー３０が配設されている。図２に示されるように、ゲートランナー３０は、第１ゲートランナー部３２と第２ゲートランナー部３４を有する。第１ゲートランナー部３２は、半導体基板２０内に半導体素子が形成されている素子領域を横断して一方向に伸びている。第２ゲートランナー部３４は、第１ゲートランナー部３２から分岐して第１ゲートランナー部３２に対して直交する方向に伸びている。第２ゲートランナー部３４は、ゲートパッドが設けられている位置に向けて第１ゲートランナー部３２から伸びている。第１ゲートランナー部３２と第２ゲートランナー部３４は、素子領域の中央で接続するように構成されている。この例では、ゲートランナー３０は、素子領域の周辺側に位置する３つの端部３０Ａを有する。
【００１４】
図３に示されるように、ゲートランナー３０（第１ゲートランナー部３２も第２ゲートランナー部３４も同一構成である）は、ゲート配線３０ａと、そのゲート配線３０ａを被覆する保護膜３０ｂと、を有する。ゲート配線３０ａは、半導体基板２０内のゲート電極に接続するように構成されている。これにより、半導体基板２０内に形成されているゲート電極に対してゲート信号を均一に印加することができる。保護膜３０ｂの材料は、絶縁体のポリイミドである。
【００１５】
ゲートランナー３０が配設されていない主面電極４２の上面にニッケル層４４が設けられている。ニッケル層４４の上面は、はんだ層１８に接合されている。はんだ層１８の上面は、銅ブロック１６に接合されている。ニッケル層４４は、はんだ層１８の濡れ性を改善するために設けられている。はんだ層１８は、後述する密着層５２が保護膜３０ｂと銅ブロック１６の間に接合された後に、ニッケル層４４と銅ブロック１６の間に塗布される。はんだ層１８の材料は、ＳｎＣｕＮｉＰである。
【００１６】
ゲートランナー３０の上面には密着層５２が設けられている。図２に示されるように、密着層５２は、ゲートランナー３０の上面の全範囲に設けられている。密着層５２の材料は、ＣｕＭｏである。密着層５２の材料であるＣｕＭｏは、Ｃｕを含有していることから、ポリイミドの保護膜３０ｂに対して良好に接合することができる材料である。密着層５２の保護膜３０ｂに対する密着力は、はんだ層１８の保護膜３０ｂに対する密着力よりも高い。密着層５２の上面は、銅ブロック１６に接合されている。
【００１７】
密着層５２は、保護膜３０ｂの上面を酸素プラズマ処理した後に、保護膜３０ｂの上面に成膜される。これにより、密着層５２と保護膜３０ｂの密着力がさらに向上する。密着層５２と銅ブロック１６は、超音波接合技術を利用して接合される。これにより、密着層５２と銅ブロック１６は、強固に接合することができる。密着層５２の厚みは、はんだ層１８の厚みと同程度となるように調整される。
【００１８】
図４に、従来の半導体モジュールの要部断面図を示す。半導体モジュール１０の各部に対応する部分に、図３と同じ参照番号が付されている。図４に示す従来の半導体装置は、密着層５２を備えておらず、ゲートランナー３０の上面にもはんだ層１８が塗布されている。はんだ層１８の保護膜３０ｂに対する密着力は弱いので、ゲートランナー３０の上面に設けられているはんだ層１８は、強く拘束されていない。
【００１９】
半導体モジュール１０の温度は、半導体基板２０内に形成されている半導体素子に通電することで上昇する。また、外部の温度上昇によって、半導体モジュール１０の温度が上昇する場合もある。このように、半導体モジュール１０は熱サイクルに曝される。以下に、半導体モジュール１０が熱サイクルに曝されたときについて説明する。まず、図４に示す従来の半導体モジュールについて説明する。図４に示す従来の半導体モジュールでは、保護膜３０ｂとはんだ層１８の密着性が悪いことから、熱サイクルが加わったときに、保護膜３０ｂの上面に塗布されたはんだ層１８が大きく膨張及び収縮を繰返しして自由に移動する。半導体モジュール１０は樹脂層２６で被覆されているので、保護膜３０ｂ上に塗布されたはんだ層１８は、ゲートランナー３０の端部３０Ａ（図２参照）において樹脂層２６を押圧する（図１の「Ａ」参照）。この押圧に伴う外力によってゲートランナー３０の端部３０Ａの直下近傍にある主面電極４２に応力が特に集中してしまう。特に、ゲートランナー３０の端部３０Ａの直下は、主面電極４２とニッケル層４４と樹脂層２６が接する三重点であり、応力が集中し易い箇所である。ゲートランナー３０の端部３０Ａとこの三重点が近接することで、この三重点近傍の主面電極４２に特に応力が集中する。
【００２０】
これに対し、図３に示す本実施形態の半導体モジュール１０では、ゲートランナー３０の保護膜３０ｂの上面に、はんだ層１８に代えて密着層５２が設けられている。密着層５２は、はんだ層１８よりも保護膜３０ｂとの密着力が高い材料である。このため、保護膜３０ｂの上面に設けられている密着層５２の移動が抑制されるので、ゲートランナー３０の配設箇所近傍にある主面電極４２、特に、ゲートランナー３０の端部３０Ａの直下にある主面電極４２の応力が緩和される。
【００２１】
また、密着層５２の材料であるＣｕＭｏの線膨張係数は、はんだ層１８の線膨張係数よりも小さく、ポリイミドの保護膜３０ｂの線膨張係数により近い。このため、半導体モジュール１０では、従来の半導体モジュールに比して、密着層５２と保護膜３０ｂの間の熱膨張差による応力も緩和される。
【００２２】
さらに、密着層５２の材料であるＣｕＭｏの熱伝導率は、はんだ層１８の熱伝導率よりも大きい。このため、半導体基板２０内の半導体素子が動作したときに発生する熱は、密着層５２を介して銅ブロック１６及び上部リードフレーム１２に良好に伝熱され、半導体基板２０の温度上昇を抑えることができる。
【００２３】
上記で説明した半導体モジュール１０では、密着層５２がゲートランナー３０の上面の全範囲に設けられていた。しかしながら、ゲートランナー３０の配設箇所近傍にある主面電極４２の応力を緩和するためには、ゲートランナー３０の上面の少なくとも一部に密着層５２が設けられていればよい。
【００２４】
例えば、図５に示されるように、密着層５２は、第１ゲートランナー部３２と第２ゲートランナー部３４の接続部、即ち、素子領域の中央部に選択的に設けられていてもよい。この例では、ゲートランナー３０の上面に設けられているはんだ層１８が３つに分断されるので、ゲートランナー３０の配設箇所近傍にある主面電極４２の応力が緩和される。さらに、素子領域の中央部は温度が最も高くなる部分であり、その素子領域の中央部に熱伝導率の高い密着層５２が設けられているので、半導体基板２０の最高温度を抑えることができる。
【００２５】
また、図６に示されるように、密着層５２は、ゲートランナー３０の端部３０Ａに対応して選択的に設けられていてもよい。この場合でも、ゲートランナー３０の端部３０Ａの直下にある主面電極４２の応力が緩和される。
【００２６】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００２７】
１０：半導体モジュール
１２：上部リードフレーム
１４：はんだ層
１６：銅ブロック
１８：はんだ層
２０：半導体基板
２２：はんだ層
２４：下部リードフレーム
２６：樹脂層
３０：ゲートランナー
３０ａ：ゲート配線
３０ｂ：保護膜
３２：第１ゲートランナー部
３４：第２ゲートランナー部
４２：主面電極
４４：ニッケル層
５２：密着層
【図１】
2018082009.tif 000003
【図２】
2018082009.tif 000004
【図３】
2018082009.tif 000005
【図４】
2018082009.tif 000006
【図５】
2018082009.tif 000007
【図６】
2018082009.tif 000008