(57)【要約】【課題】ミキサの変換効率を向上させる。【解決手段】ミキサは、ゲート端子がＬＯ信号端子に接続され、ドレイン端子がＲＦ信号端子とＩＦ信号端子とに接続されたトランジスタＴｒ１と、第１の端子がトランジスタＴｒ１のドレイン端子に接続され、第２の端子がトランジスタＴｒ１のソース端子に接続され、トランジスタＴｒ１のオフ状態のドレイン抵抗Ｒoffに対して、−Ｒoffの値を持つ負性抵抗回路１と、第１の端子がトランジスタＴｒ１のソース端子に接続され、第２の端子がグラウンドに接続され、トランジスタＴｒ１のオン状態のドレイン抵抗Ｒonに対して、−Ｒon／｛１−（Ｒon／Ｒoff）｝の値を持つ負性抵抗回路２とから構成される。【選択図】  図１
2018082230.tif 000002
【特許請求の範囲】
【請求項１】
ゲート端子がＬＯ信号端子に接続され、ドレイン端子がＲＦ信号端子とＩＦ信号端子とに接続された第１のトランジスタと、
第１の端子が前記第１のトランジスタのドレイン端子に接続され、第２の端子が前記第１のトランジスタのソース端子に接続され、前記第１のトランジスタのオフ状態のドレイン抵抗Ｒoffに対して、−Ｒoffの値を持つ第１の負性抵抗回路と、
第１の端子が前記第１のトランジスタのソース端子に接続され、第２の端子がグラウンドに接続され、前記第１のトランジスタのオン状態のドレイン抵抗Ｒonに対して、−Ｒon／｛１−（Ｒon／Ｒoff）｝の値を持つ第２の負性抵抗回路とを備えることを特徴とするミキサ。
【請求項２】
請求項１記載のミキサにおいて、
さらに、前記第１のトランジスタのドレイン端子と前記第１の負性抵抗回路の前記第１の端示との間に挿入された第１のキャパシタと、
前記第１のトランジスタのソース端子と前記第１の負性抵抗回路の前記第２の端子との間に挿入された第２のキャパシタと、
前記第１のトランジスタのソース端子と前記第２の負性抵抗回路の前記第１の端子との間に挿入された第３のキャパシタとを備え、
前記第１、第２の負性抵抗回路の各々は、
ゲート端子が前記第１、第２の負性抵抗回路の前記第１の端子に接続され、ドレイン端子が前記第１、第２の負性抵抗回路の第３の端子に接続された第２のトランジスタと、
ゲート端子が前記第２のトランジスタのソース端子に接続され、ドレイン端子が前記第１、第２の負性抵抗回路の前記第３の端子に接続され、ソース端子が前記第１、第２の負性抵抗回路の前記第２の端子に接続された第３のトランジスタと、
ゲート端子が前記第１、第２の負性抵抗回路の前記第２の端子に接続され、ドレイン端子が前記第１、第２の負性抵抗回路の前記第１の端子に接続され、ソース端子が前記第２のトランジスタのソース端子に接続された第４のトランジスタと、
ゲート端子が前記第１、第２の負性抵抗回路の前記第２の端子に接続され、ドレイン端子が前記第２のトランジスタのソース端子に接続され、ソース端子が前記第１、第２の負性抵抗回路の前記第２の端子に接続された第５のトランジスタとから構成され、
前記第１の負性抵抗回路の前記第１、第２、第３の端子と前記第２の負性抵抗回路の前記第１、第３の端子と前記第１のトランジスタのソース端子とがそれぞれ個別に直流電圧に接続され、前記第２の負性抵抗回路の前記第２の端子がグラウンドに接続されることを特徴とするミキサ。
【請求項３】
請求項１記載のミキサにおいて、
さらに、前記第１のトランジスタのドレイン端子と前記第１の負性抵抗回路の前記第１の端示との間に挿入された第１のキャパシタと、
前記第１のトランジスタのソース端子と前記第１の負性抵抗回路の前記第２の端子との間に挿入された第２のキャパシタと、
前記第１のトランジスタのソース端子と前記第２の負性抵抗回路の前記第１の端子との間に挿入された第３のキャパシタとを備え、
前記第１、第２の負性抵抗回路の各々は、
ゲート端子が前記第１の負性抵抗回路の前記第１の端子に接続され、ドレイン端子が前記第１、第２の負性抵抗回路の第３の端子に接続された第２のトランジスタと、
ゲート端子が前記第２のトランジスタのソース端子に接続され、ドレイン端子が前記第１、第２の負性抵抗回路の前記第３の端子に接続され、ソース端子が前記第１、第２の負性抵抗回路の前記第２の端子に接続された第３のトランジスタとから構成され、
前記第１の負性抵抗回路の前記第１、第２、第３の端子と前記第２の負性抵抗回路の前記第１、第３の端子と前記第１のトランジスタのソース端子とがそれぞれ個別に直流電圧に接続され、前記第２の負性抵抗回路の前記第２の端子がグラウンドに接続されることを特徴とするミキサ。
【請求項４】
請求項１記載のミキサにおいて、
さらに、前記第１のトランジスタのドレイン端子と前記第１の負性抵抗回路の前記第１の端示との間に挿入された第１のキャパシタと、
前記第１のトランジスタのソース端子と前記第１の負性抵抗回路の前記第２の端子との間に挿入された第２のキャパシタと、
前記第１のトランジスタのソース端子と前記第２の負性抵抗回路の前記第１の端子との間に挿入された第３のキャパシタとを備え、
前記第１、第２の負性抵抗回路の各々は、
ゲート端子が前記第１、第２の負性抵抗回路の前記第１の端子に接続され、ドレイン端子が前記第１、第２の負性抵抗回路の第４の端子に接続された第２のトランジスタと、
ゲート端子が前記第１、第２の負性抵抗回路の前記第２の端子に接続され、ドレイン端子が前記第２のトランジスタのソース端子に接続され、ソース端子が前記第１、第２の負性抵抗回路の第３の端子に接続された第３のトランジスタと、
一端が前記第１、第２の負性抵抗回路の前記第１の端子に接続され、他端が前記第１、第２の負性抵抗回路の前記第３の端子に接続された抵抗とから構成され、
前記第１の負性抵抗回路の前記第１、第２、第３、第４の端子と前記第２の負性抵抗回路の前記第１、第３、第４の端子と前記第１のトランジスタのソース端子とがそれぞれ個別に直流電圧に接続され、前記第２の負性抵抗回路の前記第２の端子がグラウンドに接続されることを特徴とするミキサ。
【請求項５】
ゲート端子がＬＯ信号端子に接続され、ドレイン端子がＲＦ信号端子とＩＦ信号端子とに接続された第１のトランジスタと、
第１の端子が前記第１のトランジスタのソース端子に接続され、第２の端子がグラウンドに接続され、前記第１のトランジスタのオフ状態のドレイン抵抗Ｒoffおよびオン状態のドレイン抵抗Ｒonに対して、−Ｒon／｛１−（Ｒon／Ｒoff）｝の値を持つ負性抵抗回路とから構成されることを特徴とするミキサ。
【請求項６】
ゲート端子がＬＯ信号端子に接続され、ソース端子がグラウンドに接続された第１のトランジスタと、
第１の端子が前記第１のトランジスタのドレイン端子に接続され、第２の端子が前記第１のトランジスタのソース端子に接続され、前記第１のトランジスタのオフ状態のドレイン抵抗Ｒoffに対して、−Ｒoffの値を持つ第１の負性抵抗回路と、
第１の端子がＲＦ信号端子とＩＦ信号端子とに接続され、第２の端子が前記第１のトランジスタのドレイン端子に接続され、前記第１のトランジスタのオン状態のドレイン抵抗Ｒonに対して、−Ｒon／｛１−（Ｒon／Ｒoff）｝の値を持つ第２の負性抵抗回路とを備えることを特徴とするミキサ。
【請求項７】
請求項１乃至６のいずれか１項に記載のミキサにおいて、
さらに、前記ＬＯ信号端子と前記第１のトランジスタのゲート端子間に挿入され、前記ＬＯ信号端子に接続されるＬＯ信号回路のインピーダンスと前記ＬＯ信号端子から見たミキサのインピーダンスとを合わせるＬＯ整合回路と、
前記ＲＦ信号端子と前記第１のトランジスタのドレイン端子間に挿入され、前記ＲＦ信号端子に接続されるＲＦ信号回路のインピーダンスと前記ＲＦ信号端子から見たミキサのインピーダンスとを合わせるＲＦ整合回路と、
前記ＩＦ信号端子と前記第１のトランジスタのドレイン端子間に挿入され、前記ＩＦ信号端子に接続されるＩＦ信号回路のインピーダンスと前記ＩＦ信号端子から見たミキサのインピーダンスとを合わせるＩＦ整合回路とを備えることを特徴とするミキサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号を周波数変換するミキサに関するものである。
【背景技術】
【０００２】
通信装置やレーダー装置等を構成する回路の中で、ミキサは信号の周波数変換の役割を担う重要な回路素子である。ミキサの中でも特に線形性が高く、かつ単一のトランジスタで構成可能なレジスティブミキサが使われることがある（図１７（Ａ）、図１７（Ｂ））。図１７（Ｃ）、図１７（Ｄ）はそれぞれ図１７（Ａ）、図１７（Ｂ）の等価回路を示している。
【０００３】
レジスティブミキサは、ローカル信号（以下、ＬＯ信号）の電圧によってトランジスタＴｒ１００のドレイン抵抗をオン状態（図１７（Ａ））とオフ状態（図１７（Ｂ））の間で時間変化させてＬＯ信号と無線周波信号（以下、ＲＦ信号）との乗算、もしくはＬＯ信号と中間周波信号（以下、ＩＦ信号）号との乗算を行う。そのため、オン状態のドレイン抵抗（オン抵抗Ｚ＝Ｒon）が低い程、そしてオフ状態のドレイン抵抗（オフ抵抗Ｚ＝Ｒoff）が高い程、ミキサの変換効率は高くなる。
【０００４】
従来、ミキサの変換効率を高めるために、トランジスタＴｒ１００のドレイン端子とソース端子に対して並列に負性抵抗回路Ｒ１００を挿入し、オフ抵抗の向上を図る技術が提案されている（図１８（Ａ）、図１８（Ｂ））。図１８（Ｃ）、図１８（Ｄ）はそれぞれ図１８（Ａ）、図１８（Ｂ）の等価回路を示している。このようなレジスティブミキサは、非特許文献１に開示されている。
【０００５】
図１８（Ａ）、図１８（Ｂ）に示すレジスティブミキサでは、トランジスタＴｒ１００のオフ状態のドレイン抵抗をＲoffとした場合に、−Ｒoffの値を持つ負性抵抗回路Ｒ１００を並列に挿入することで、理論上、ミキサのオフ抵抗を無限大まで向上させることができる。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】S.Balatchev，J.L.Gautier，and B. Delacressonniere，“Using a negative conductance for optimizing the resistive mixers conversion losses”，Gallium Arsenide Application Symposium GAAS96，1996
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、図１８（Ａ）、図１８（Ｂ）に示した従来のミキサでは、オフ抵抗を向上させることができるが、オン抵抗も同時に増加してしまうため、変換効率の向上に限界があった。具体的には、トランジスタＴｒ１００のオン状態のドレイン抵抗をＲonとすると、図１８（Ａ）のオン状態のミキサのオン抵抗は、Ｒon／｛１−（Ｒon／Ｒoff）｝となり、Ｒonよりも増加する。
【０００８】
本発明は、上記課題を解決するためになされたもので、従来のレジスティブミキサと比較して変換効率を向上させることが可能なミキサを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のミキサは、ゲート端子がＬＯ信号端子に接続され、ドレイン端子がＲＦ信号端子とＩＦ信号端子とに接続された第１のトランジスタと、第１の端子が前記第１のトランジスタのドレイン端子に接続され、第２の端子が前記第１のトランジスタのソース端子に接続され、前記第１のトランジスタのオフ状態のドレイン抵抗Ｒoffに対して、−Ｒoffの値を持つ第１の負性抵抗回路と、第１の端子が前記第１のトランジスタのソース端子に接続され、第２の端子がグラウンドに接続され、前記第１のトランジスタのオン状態のドレイン抵抗Ｒonに対して、−Ｒon／｛１−（Ｒon／Ｒoff）｝の値を持つ第２の負性抵抗回路とを備えることを特徴とするものである。
【００１０】
また、本発明のミキサの１構成例は、さらに、前記第１のトランジスタのドレイン端子と前記第１の負性抵抗回路の前記第１の端示との間に挿入された第１のキャパシタと、前記第１のトランジスタのソース端子と前記第１の負性抵抗回路の前記第２の端子との間に挿入された第２のキャパシタと、前記第１のトランジスタのソース端子と前記第２の負性抵抗回路の前記第１の端子との間に挿入された第３のキャパシタとを備え、前記第１、第２の負性抵抗回路の各々は、ゲート端子が前記第１、第２の負性抵抗回路の前記第１の端子に接続され、ドレイン端子が前記第１、第２の負性抵抗回路の第３の端子に接続された第２のトランジスタと、ゲート端子が前記第２のトランジスタのソース端子に接続され、ドレイン端子が前記第１、第２の負性抵抗回路の前記第３の端子に接続され、ソース端子が前記第１、第２の負性抵抗回路の前記第２の端子に接続された第３のトランジスタと、ゲート端子が前記第１、第２の負性抵抗回路の前記第２の端子に接続され、ドレイン端子が前記第１、第２の負性抵抗回路の前記第１の端子に接続され、ソース端子が前記第２のトランジスタのソース端子に接続された第４のトランジスタと、ゲート端子が前記第１、第２の負性抵抗回路の前記第２の端子に接続され、ドレイン端子が前記第２のトランジスタのソース端子に接続され、ソース端子が前記第１、第２の負性抵抗回路の前記第２の端子に接続された第５のトランジスタとから構成され、前記第１の負性抵抗回路の前記第１、第２、第３の端子と前記第２の負性抵抗回路の前記第１、第３の端子と前記第１のトランジスタのソース端子とがそれぞれ個別に直流電圧に接続され、前記第２の負性抵抗回路の前記第２の端子がグラウンドに接続されることを特徴とするものである。
【００１１】
また、本発明のミキサの１構成例は、さらに、前記第１のトランジスタのドレイン端子と前記第１の負性抵抗回路の前記第１の端示との間に挿入された第１のキャパシタと、前記第１のトランジスタのソース端子と前記第１の負性抵抗回路の前記第２の端子との間に挿入された第２のキャパシタと、前記第１のトランジスタのソース端子と前記第２の負性抵抗回路の前記第１の端子との間に挿入された第３のキャパシタとを備え、前記第１、第２の負性抵抗回路の各々は、ゲート端子が前記第１の負性抵抗回路の前記第１の端子に接続され、ドレイン端子が前記第１、第２の負性抵抗回路の第３の端子に接続された第２のトランジスタと、ゲート端子が前記第２のトランジスタのソース端子に接続され、ドレイン端子が前記第１、第２の負性抵抗回路の前記第３の端子に接続され、ソース端子が前記第１、第２の負性抵抗回路の前記第２の端子に接続された第３のトランジスタとから構成され、前記第１の負性抵抗回路の前記第１、第２、第３の端子と前記第２の負性抵抗回路の前記第１、第３の端子と前記第１のトランジスタのソース端子とがそれぞれ個別に直流電圧に接続され、前記第２の負性抵抗回路の前記第２の端子がグラウンドに接続されることを特徴とするものである。
【００１２】
また、本発明のミキサの１構成例は、さらに、前記第１のトランジスタのドレイン端子と前記第１の負性抵抗回路の前記第１の端示との間に挿入された第１のキャパシタと、
前記第１のトランジスタのソース端子と前記第１の負性抵抗回路の前記第２の端子との間に挿入された第２のキャパシタと、前記第１のトランジスタのソース端子と前記第２の負性抵抗回路の前記第１の端子との間に挿入された第３のキャパシタとを備え、前記第１、第２の負性抵抗回路の各々は、ゲート端子が前記第１、第２の負性抵抗回路の前記第１の端子に接続され、ドレイン端子が前記第１、第２の負性抵抗回路の第４の端子に接続された第２のトランジスタと、ゲート端子が前記第１、第２の負性抵抗回路の前記第２の端子に接続され、ドレイン端子が前記第２のトランジスタのソース端子に接続され、ソース端子が前記第１、第２の負性抵抗回路の第３の端子に接続された第３のトランジスタと、一端が前記第１、第２の負性抵抗回路の前記第１の端子に接続され、他端が前記第１、第２の負性抵抗回路の前記第３の端子に接続された抵抗とから構成され、前記第１の負性抵抗回路の前記第１、第２、第３、第４の端子と前記第２の負性抵抗回路の前記第１、第３、第４の端子と前記第１のトランジスタのソース端子とがそれぞれ個別に直流電圧に接続され、前記第２の負性抵抗回路の前記第２の端子がグラウンドに接続されることを特徴とするものである。
【００１３】
また、本発明のミキサは、ゲート端子がＬＯ信号端子に接続され、ドレイン端子がＲＦ信号端子とＩＦ信号端子とに接続された第１のトランジスタと、第１の端子が前記第１のトランジスタのソース端子に接続され、第２の端子がグラウンドに接続され、前記第１のトランジスタのオフ状態のドレイン抵抗Ｒoffおよびオン状態のドレイン抵抗Ｒonに対して、−Ｒon／｛１−（Ｒon／Ｒoff）｝の値を持つ負性抵抗回路とから構成されることを特徴とするものである。
また、本発明のミキサは、ゲート端子がＬＯ信号端子に接続され、ソース端子がグラウンドに接続された第１のトランジスタと、第１の端子が前記第１のトランジスタのドレイン端子に接続され、第２の端子が前記第１のトランジスタのソース端子に接続され、前記第１のトランジスタのオフ状態のドレイン抵抗Ｒoffに対して、−Ｒoffの値を持つ第１の負性抵抗回路と、第１の端子がＲＦ信号端子とＩＦ信号端子とに接続され、第２の端子が前記第１のトランジスタのドレイン端子に接続され、前記第１のトランジスタのオン状態のドレイン抵抗Ｒonに対して、−Ｒon／｛１−（Ｒon／Ｒoff）｝の値を持つ第２の負性抵抗回路とを備えることを特徴とするものである。
【００１４】
また、本発明のミキサの１構成例は、さらに、前記ＬＯ信号端子と前記第１のトランジスタのゲート端子間に挿入され、前記ＬＯ信号端子に接続されるＬＯ信号回路のインピーダンスと前記ＬＯ信号端子から見たミキサのインピーダンスとを合わせるＬＯ整合回路と、前記ＲＦ信号端子と前記第１のトランジスタのドレイン端子間に挿入され、前記ＲＦ信号端子に接続されるＲＦ信号回路のインピーダンスと前記ＲＦ信号端子から見たミキサのインピーダンスとを合わせるＲＦ整合回路と、前記ＩＦ信号端子と前記第１のトランジスタのドレイン端子間に挿入され、前記ＩＦ信号端子に接続されるＩＦ信号回路のインピーダンスと前記ＩＦ信号端子から見たミキサのインピーダンスとを合わせるＩＦ整合回路とを備えることを特徴とするものである。
【発明の効果】
【００１５】
本発明によれば、ゲート端子がＬＯ信号端子に接続され、ドレイン端子がＲＦ信号端子とＩＦ信号端子とに接続された第１のトランジスタと、第１の端子が第１のトランジスタのドレイン端子に接続され、第２の端子が第１のトランジスタのソース端子に接続され、第１のトランジスタのオフ状態のドレイン抵抗Ｒoffに対して、−Ｒoffの値を持つ第１の負性抵抗回路と、第１の端子が第１のトランジスタのソース端子に接続され、第２の端子がグラウンドに接続され、第１のトランジスタのオン状態のドレイン抵抗Ｒonに対して、−Ｒon／｛１−（Ｒon／Ｒoff）｝の値を持つ第２の負性抵抗回路とを設けることにより、オフ抵抗を向上させるのと同時に、オン抵抗を低下させることが可能となり、従来のミキサと比較して変換効率を向上させることが可能となる。
【００１６】
また、本発明では、ゲート端子がＬＯ信号端子に接続され、ドレイン端子がＲＦ信号端子とＩＦ信号端子とに接続された第１のトランジスタと、第１の端子が第１のトランジスタのソース端子に接続され、第２の端子がグラウンドに接続され、第１のトランジスタのオフ状態のドレイン抵抗Ｒoffおよびオン状態のドレイン抵抗Ｒonに対して、−Ｒon／｛１−（Ｒon／Ｒoff）｝の値を持つ負性抵抗回路とを設けることにより、ミキサの変換効率を向上させることが可能となる。
【００１７】
また、本発明では、ゲート端子がＬＯ信号端子に接続され、ソース端子がグラウンドに接続された第１のトランジスタと、第１の端子が第１のトランジスタのドレイン端子に接続され、第２の端子が第１のトランジスタのソース端子に接続され、第１のトランジスタのオフ状態のドレイン抵抗Ｒoffに対して、−Ｒoffの値を持つ第１の負性抵抗回路と、第１の端子がＲＦ信号端子とＩＦ信号端子とに接続され、第２の端子が第１のトランジスタのドレイン端子に接続され、第１のトランジスタのオン状態のドレイン抵抗Ｒonに対して、−Ｒon／｛１−（Ｒon／Ｒoff）｝の値を持つ第２の負性抵抗回路とを設けることにより、ミキサの変換効率を向上させることが可能となる。
【００１８】
また、本発明では、ＬＯ整合回路とＲＦ整合回路とＩＦ整合回路とを設けることにより、ミキサの変換効率をさらに向上させることが可能となる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施の形態に係るミキサの構成を示す回路図である。
【図２】本発明の第１の実施の形態に係るミキサの抵抗のシミュレーション結果を示す図である。
【図３】本発明の第２の実施の形態に係るミキサの負性抵抗回路の構成を示す回路図である。
【図４】本発明の第２の実施の形態に係るミキサの構成を示す回路図である。
【図５】本発明の第２の実施の形態に係るミキサの抵抗のシミュレーション結果を示す図である。
【図６】本発明の第２の実施の形態に係るミキサの変換効率のシミュレーション結果を示す図である。
【図７】本発明の第３の実施の形態に係るミキサの負性抵抗回路の構成を示す回路図である。
【図８】本発明の第３の実施の形態に係るミキサの構成を示す回路図である。
【図９】本発明の第４の実施の形態に係るミキサの負性抵抗回路の構成を示す回路図である。
【図１０】本発明の第４の実施の形態に係るミキサの構成を示す回路図である。
【図１１】本発明の第５の実施の形態に係るミキサの構成を示す回路図である。
【図１２】本発明の第６の実施の形態に係るミキサの構成を示す回路図である。
【図１３】本発明の第７の実施の形態に係るミキサの構成を示す回路図である。
【図１４】本発明の第８の実施の形態に係るミキサの構成を示す回路図である。
【図１５】本発明の第９の実施の形態に係るミキサの構成を示す回路図である。
【図１６】本発明の第１０の実施の形態に係るミキサの構成を示す回路図である。
【図１７】従来のレジスティブミキサの構成を説明する回路図である。
【図１８】従来の負性抵抗回路を用いたレジスティブミキサの構成を説明する回路図である。
【発明を実施するための形態】
【００２０】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１（Ａ）、図１（Ｂ）は本発明の第１の実施の形態に係るミキサの構成を説明する回路図である。本実施の形態のミキサは、ゲート端子がＬＯ信号端子に接続され、ドレイン端子がＲＦ信号端子とＩＦ信号端子とに接続されたトランジスタＴｒ１と、第１の端子がトランジスタＴｒ１のドレイン端子に接続され、第２の端子がトランジスタＴｒ１のソース端子に接続され、トランジスタＴｒ１のオフ状態のドレイン抵抗Ｒoffに対して、−Ｒoffの値を持つ負性抵抗回路１と、第１の端子がトランジスタＴｒ１のソース端子に接続され、第２の端子がグラウンドに接続され、トランジスタＴｒ１のオン状態のドレイン抵抗Ｒonに対して、−Ｒon／｛１−（Ｒon／Ｒoff）｝の値を持つ負性抵抗回路２とから構成される。図１（Ｃ）、図１（Ｄ）はそれぞれ図１（Ａ）、図１（Ｂ）の等価回路を示している。
【００２１】
本実施の形態のミキサでは、ＬＯ信号端子（トランジスタＴｒ１のゲート端子）にＬＯ信号を入力し、ＲＦ信号端子（トランジスタＴｒ１のドレイン端子）にＲＦ信号を入力すれば、ＲＦ信号とＬＯ信号の差の周波数のＩＦ信号をＩＦ信号端子から出力する周波数変換（ダウンコンバート）を実現できる。
【００２２】
一方、ＬＯ信号端子にＬＯ信号を入力し、ＩＦ信号端子（トランジスタＴｒ１のドレイン端子）にＩＦ信号を入力すれば、ＬＯ信号とＩＦ信号の和の周波数のＲＦ信号をＲＦ信号端子から出力する周波数変換（アップコンバート）を実現できる。
なお、ＲＦ信号端子とＩＦ信号端子の分離については後述の実施の形態で説明する。
【００２３】
本実施の形態のミキサでは、負性抵抗回路２を加えることにより、理論上、オフ抵抗を無限大まで向上させることができるのと同時に、オン抵抗を０まで低下させることが可能となり、従来のレジスティブミキサと比較して、ミキサの変換効率をさらに向上させることが可能となる。
【００２４】
ここで、トランジスタＴｒ１としてＨＥＭＴトランジスタを用い、理想の負性抵抗回路１，２を用いた場合のミキサの抵抗のシミュレーション結果を図２に示す。図２は、ＬＯ信号端子（トランジスタＴｒ１のゲート端子）に印加するゲート電圧を変化させたときのＲＦ信号端子およびＩＦ信号端子（トランジスタＴｒ１のドレイン端子）から見たミキサの抵抗Ｚを計算したシミュレーション結果を示している。ここでは、ＬＯ信号端子に印加する電圧を直流電圧としている。すなわち、図２は周波数がＤＣ（直流）の時の特性を示している。
【００２５】
図２のＺ１０は負性抵抗回路１，２を外し、トランジスタＴｒ１のソース端子とグラウンド間を直結した場合（図１７（Ａ）、図１７（Ｂ）の場合）の抵抗Ｚを示している。この場合、オン抵抗は１０Ω、オフ抵抗は７５０Ωである。図２のＺ１はトランジスタＴｒ１と負性抵抗回路１とを設け、トランジスタＴｒ１のソース端子とグラウンド間を直結した場合（図１８（Ａ）、図１８（Ｂ）の場合）の抵抗Ｚを示している。負性抵抗回路１のみを設けた場合、オン抵抗は１０Ω、オフ抵抗は３０ｋΩとなる。図２のＺ１２は本実施の形態のミキサの抵抗Ｚを示している。本実施の形態の場合、オン抵抗は０．３７Ω、オフ抵抗は１３ｋΩである。
【００２６】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。本実施の形態は、第１の実施の形態のミキサで用いた負性抵抗回路の具体例として、負性抵抗回路をトランジスタ回路で実現した例を説明するものである。
【００２７】
図３は本実施の形態の負性抵抗回路１ａの構成を示す回路図である。負性抵抗回路１ａは、ゲート端子が負性抵抗回路１ａの第１の端子に接続され、ドレイン端子が負性抵抗回路１ａの第３の端子に接続されたトランジスタＴｒ２と、ゲート端子がトランジスタＴｒ２のソース端子に接続され、ドレイン端子が負性抵抗回路１ａの第３の端子に接続され、ソース端子が負性抵抗回路１ａの第２の端子に接続されたトランジスタＴｒ３と、ゲート端子が負性抵抗回路１ａの第２の端子に接続され、ドレイン端子が負性抵抗回路１ａの第１の端子に接続され、ソース端子がトランジスタＴｒ２のソース端子に接続されたトランジスタＴｒ４と、ゲート端子が負性抵抗回路１ａの第２の端子に接続され、ドレイン端子がトランジスタＴｒ２のソース端子に接続され、ソース端子が負性抵抗回路１ａの第２の端子に接続されたトランジスタＴｒ５とから構成される。
【００２８】
特に広帯域な負性抵抗回路が必要な場合、図３に示したようなトランジスタを用いるタイプの負性抵抗回路が望ましい。負性抵抗の値は、トランジスタＴｒ２のゲートバイアスによって調整可能である。
【００２９】
図４は、図３の構成の負性抵抗回路を用いた本実施の形態のミキサの構成を示す回路図である。本実施の形態のミキサは、ゲート端子がＬＯ信号端子に接続され、ドレイン端子がＲＦ信号端子とＩＦ信号端子とに接続されたトランジスタＴｒ１と、負性抵抗回路１ａ，２ａと、トランジスタＴｒ１のドレイン端子と負性抵抗回路１ａの第１の端示間に挿入されたＤＣカット用キャパシタＣ１と、トランジスタＴｒ１のソース端子と負性抵抗回路１ａの第２の端子間に挿入されたＤＣカット用キャパシタＣ２と、トランジスタＴｒ１のソース端子と負性抵抗回路２ａの第１の端子間に挿入されたＤＣカット用キャパシタＣ３と、負性抵抗回路１ａの第１の端子にＤＣバイアス電圧Ｖ３を供給するＤＣ供給回路３と、負性抵抗回路１ａの第３の端子にＤＣバイアス電圧Ｖ４を供給するＤＣ供給回路４と、負性抵抗回路１ａの第２の端子にＤＣバイアス電圧Ｖ５を供給するＤＣ供給回路５と、負性抵抗回路２ａの第１の端子にＤＣバイアス電圧Ｖ６を供給するＤＣ供給回路６と、負性抵抗回路２ａの第３の端子にＤＣバイアス電圧Ｖ７を供給するＤＣ供給回路７と、トランジスタＴｒ１のソース端子にＤＣバイアス電圧Ｖ８を供給するＤＣ供給回路８とから構成される。負性抵抗回路２ａの第２の端子はグラウンドに接続されている。
【００３０】
負性抵抗回路１ａの構成は図３で説明したとおりである。負性抵抗回路２ａは、ゲート端子が負性抵抗回路２ａの第１の端子に接続され、ドレイン端子が負性抵抗回路２ａの第３の端子に接続されたトランジスタＴｒ６と、ゲート端子がトランジスタＴｒ６のソース端子に接続され、ドレイン端子が負性抵抗回路２ａの第３の端子に接続され、ソース端子が負性抵抗回路２ａの第２の端子に接続されたトランジスタＴｒ７と、ゲート端子が負性抵抗回路２ａの第２の端子に接続され、ドレイン端子が負性抵抗回路２ａの第１の端子に接続され、ソース端子がトランジスタＴｒ６のソース端子に接続されたトランジスタＴｒ８と、ゲート端子が負性抵抗回路２ａの第２の端子に接続され、ドレイン端子がトランジスタＴｒ６のソース端子に接続され、ソース端子が負性抵抗回路２ａの第２の端子に接続されたトランジスタＴｒ９とから構成される。
【００３１】
トランジスタＴｒ１〜Ｔｒ９として、ＨＥＭＴトランジスタを用いる場合、一般にＶ４＞Ｖ５＞Ｖ３、Ｖ７＞グラウンド電位＞Ｖ６の関係がある。また、トランジスタＴｒ１〜Ｔｒ９として、Ｎ−ＭＯＳトランジスタを用いる場合、一般にＶ４＞Ｖ３＞Ｖ５、Ｖ７＞Ｖ６＞グラウンド電位の関係がある。また、Ｖ５，Ｖ８はグラウンド電位である。電圧Ｖ３〜Ｖ８は適宜設定すればよいが、上記のとおり、負性抵抗回路１ａ，２ａのそれぞれの負性抵抗値は、電圧Ｖ３，Ｖ６によって設定することができる。
【００３２】
本実施の形態のミキサの抵抗のシミュレーション結果を図５に示す。図５は、図２と同様にＬＯ信号端子（トランジスタＴｒ１のゲート端子）に印加するゲート電圧を変化させたときのＲＦ信号端子およびＩＦ信号端子（トランジスタＴｒ１のドレイン端子）から見たミキサの抵抗Ｚを計算したシミュレーション結果を示している。ここでは周波数を１０Ｈｚとしている。
【００３３】
図２と同様に、Ｚ１０は負性抵抗回路１ａ，２ａを外し、トランジスタＴｒ１のソース端子とグラウンド間を直結した場合（図１７（Ａ）、図１７（Ｂ）の場合）の抵抗Ｚを示している。この場合、オン抵抗は１０Ω、オフ抵抗は５９ｋΩである。Ｚ１はトランジスタＴｒ１と負性抵抗回路１ａとキャパシタＣ１，Ｃ２とＤＣ供給回路３〜５とを設け、トランジスタＴｒ１のソース端子とグラウンド間を直結した場合の抵抗Ｚを示している。このように負性抵抗回路１ａのみを設けた場合、オン抵抗は１０Ω、オフ抵抗は２５０ｋΩとなる。Ｚ１２は本実施の形態のミキサの抵抗Ｚを示している。本実施の形態の場合、オン抵抗は０．８Ω、オフ抵抗は１６０ｋΩである。
【００３４】
本実施の形態のミキサの変換効率のシミュレーション結果を図６に示す。図６は、ＬＯ端子に５０Ｈｚの信号を入力し、ＲＦ信号端子およびＩＦ信号端子に４０Ｈｚの信号を入力したときにＲＦ信号端子およびＩＦ信号端子に現れる１０Ｈｚの信号への変換効率を計算したシミュレーション結果を示している。ここでは、ＬＯ端子に入力する信号の電力を−４０ｄＢｍから５ｄＢｍまで振った時の結果を示している。
【００３５】
図６のＥ１０は負性抵抗回路１ａ，２ａを外し、トランジスタＴｒ１のソース端子とグラウンド間を直結した場合の変換効率を示している。この場合、変換効率は−１４．３ｄＢである。Ｅ１はトランジスタＴｒ１と負性抵抗回路１ａとキャパシタＣ１，Ｃ２とＤＣ供給回路３〜５とを設け、トランジスタＴｒ１のソース端子とグラウンド間を直結した場合の変換効率を示している。このように負性抵抗回路１ａのみを設けた場合、変換効率は−９，９ｄＢとなる。
【００３６】
図６のＥ１２は本実施の形態のミキサの変換効率を示している。本実施の形態の場合、変換効率は−１．１ｄＢである。本実施の形態によれば、ミキサの高い変換効率が得られることが分かる。
【００３７】
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。本実施の形態は、第１の実施の形態のミキサで用いた負性抵抗回路の別の具体例を示すものである。図７は本実施の形態の負性抵抗回路１ｂの構成を示す回路図である。負性抵抗回路１ｂは、ゲート端子が負性抵抗回路１ｂの第１の端子に接続され、ドレイン端子が負性抵抗回路１ｂの第３の端子に接続されたトランジスタＴｒ１０と、ゲート端子がトランジスタＴｒ１０のソース端子に接続され、ドレイン端子が負性抵抗回路１ｂの第３の端子に接続され、ソース端子が負性抵抗回路１ｂの第２の端子に接続されたトランジスタＴｒ１１とから構成される。負性抵抗の値は、トランジスタＴｒ１０のゲートバイアスによって調整可能である。
【００３８】
図８は、図７の構成の負性抵抗回路を用いた本実施の形態のミキサの構成を示す回路図であり、図４と同様の構成には同一の符号を付してある。本実施の形態のミキサは、トランジスタＴｒ１と、負性抵抗回路１ｂ，２ｂと、トランジスタＴｒ１のドレイン端子と負性抵抗回路１ｂの第１の端示間に挿入されたＤＣカット用キャパシタＣ１と、トランジスタＴｒ１のソース端子と負性抵抗回路１ｂの第２の端子間に挿入されたＤＣカット用キャパシタＣ２と、トランジスタＴｒ１のソース端子と負性抵抗回路２ｂの第１の端子間に挿入されたＤＣカット用キャパシタＣ３と、負性抵抗回路１ｂの第１の端子にＤＣバイアス電圧Ｖ３を供給するＤＣ供給回路３と、負性抵抗回路１ｂの第３の端子にＤＣバイアス電圧Ｖ４を供給するＤＣ供給回路４と、負性抵抗回路１ｂの第２の端子にＤＣバイアス電圧Ｖ５を供給するＤＣ供給回路５と、負性抵抗回路２ｂの第１の端子にＤＣバイアス電圧Ｖ６を供給するＤＣ供給回路６と、負性抵抗回路２ｂの第３の端子にＤＣバイアス電圧Ｖ７を供給するＤＣ供給回路７と、トランジスタＴｒ１のソース端子にＤＣバイアス電圧Ｖ８を供給するＤＣ供給回路８とから構成される。負性抵抗回路２ｂの第２の端子はグラウンドに接続されている。
【００３９】
負性抵抗回路１ｂの構成は図７で説明したとおりである。負性抵抗回路２ｂは、ゲート端子が負性抵抗回路２ｂの第１の端子に接続され、ドレイン端子が負性抵抗回路２ｂの第３の端子に接続されたトランジスタＴｒ１２と、ゲート端子がトランジスタＴｒ１２のソース端子に接続され、ドレイン端子が負性抵抗回路２ｂの第３の端子に接続され、ソース端子が負性抵抗回路２ｂの第２の端子に接続されたトランジスタＴｒ１３とから構成される。
【００４０】
第２の実施の形態と同様に、電圧Ｖ３〜Ｖ８は適宜設定すればよいが、負性抵抗回路１ｂ，２ｂのそれぞれの負性抵抗値は、電圧Ｖ３，Ｖ６によって設定することができる。こうして、本実施の形態では、第２の実施の形態と同様の効果を奏するミキサを実現することができる。
【００４１】
［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。本実施の形態は、第１の実施の形態のミキサで用いた負性抵抗回路のさらに別の具体例を示すものである。図９は本実施の形態の負性抵抗回路１ｃの構成を示す回路図である。負性抵抗回路１ｃは、ゲート端子が負性抵抗回路１ｃの第１の端子に接続され、ドレイン端子が負性抵抗回路１ｂの第４の端子に接続されたトランジスタＴｒ１４と、ゲート端子が負性抵抗回路１ｃの第２の端子に接続され、ドレイン端子がトランジスタＴｒ１４のソース端子に接続され、ソース端子が負性抵抗回路１ｃの第３の端子に接続されたトランジスタＴｒ１５と、一端が負性抵抗回路１ｃの第１の端子に接続され、他端が負性抵抗回路１ｃの第３の端子に接続された抵抗Ｒ１とから構成される。
【００４２】
負性抵抗の値は、トランジスタＴｒ１４のゲートバイアスと抵抗Ｒ１の抵抗値によって調整可能である。なお、図９の例では、負性抵抗回路１ｃの第４の端子（トランジスタＴｒ１４のドレイン端子）をグラウンドに接続しているが、グラウンド以外の電位に設定してもよい。
【００４３】
図１０は、図９の構成の負性抵抗回路を用いた本実施の形態のミキサの構成を示す回路図であり、図４、図８と同様の構成には同一の符号を付してある。本実施の形態のミキサは、トランジスタＴｒ１と、負性抵抗回路１ｃ，２ｃと、トランジスタＴｒ１のドレイン端子と負性抵抗回路１ｃの第１の端示間に挿入されたＤＣカット用キャパシタＣ１と、トランジスタＴｒ１のソース端子と負性抵抗回路１ｃの第２の端子間に挿入されたＤＣカット用キャパシタＣ２と、トランジスタＴｒ１のソース端子と負性抵抗回路２ｃの第１の端子間に挿入されたＤＣカット用キャパシタＣ３と、負性抵抗回路１ｃの第１の端子にＤＣバイアス電圧Ｖ３を供給するＤＣ供給回路３と、負性抵抗回路１ｃの第３の端子にＤＣバイアス電圧Ｖ４を供給するＤＣ供給回路４と、負性抵抗回路１ｃの第２の端子にＤＣバイアス電圧Ｖ５を供給するＤＣ供給回路５と、負性抵抗回路２ｃの第１の端子にＤＣバイアス電圧Ｖ６を供給するＤＣ供給回路６と、負性抵抗回路２ｃの第３の端子にＤＣバイアス電圧Ｖ７を供給するＤＣ供給回路７と、トランジスタＴｒ１のソース端子にＤＣバイアス電圧Ｖ８を供給するＤＣ供給回路８と、負性抵抗回路１ｃの第４の端子にＤＣバイアス電圧Ｖ９を供給するＤＣ供給回路９と、負性抵抗回路２ｃの第４の端子にＤＣバイアス電圧Ｖ１０を供給するＤＣ供給回路１０とから構成される。負性抵抗回路２ｃの第２の端子はグラウンドに接続されている。
【００４４】
負性抵抗回路１ｃの構成は図９で説明したとおりである。負性抵抗回路２ｃは、ゲート端子が負性抵抗回路２ｃの第１の端子に接続され、ドレイン端子が負性抵抗回路１ｂの第４の端子に接続されたトランジスタＴｒ１６と、ゲート端子が負性抵抗回路２ｃの第２の端子に接続され、ドレイン端子がトランジスタＴｒ１６のソース端子に接続され、ソース端子が負性抵抗回路２ｃの第３の端子に接続されたトランジスタＴｒ１７と、一端が負性抵抗回路２ｃの第１の端子に接続され、他端が負性抵抗回路２ｃの第３の端子に接続された抵抗Ｒ２とから構成される。
【００４５】
トランジスタＴｒ１，Ｔｒ１４〜Ｔｒ１７として、ＨＥＭＴトランジスタを用いる場合、一般にＶ４，Ｖ９＞Ｖ５＞Ｖ３、Ｖ７，Ｖ１０＞グラウンド電位＞Ｖ６の関係がある。また、トランジスタＴｒ１，Ｔｒ１４〜Ｔｒ１７として、Ｎ−ＭＯＳトランジスタを用いる場合、一般にＶ４，Ｖ９＞Ｖ３＞Ｖ５、Ｖ７，Ｖ１０＞Ｖ６＞グラウンド電位の関係がある。また、Ｖ５，Ｖ８はグラウンド電位である。電圧Ｖ３〜Ｖ１０は適宜設定すればよいが、上記のとおり、負性抵抗回路１ｃの負性抵抗値は、電圧Ｖ３および抵抗Ｒ１の抵抗値によって設定することができ、負性抵抗回路２ｃの負性抵抗値は、電圧Ｖ６および抵抗Ｒ２の抵抗値によって設定することができる。こうして、本実施の形態では、第２の実施の形態と同様の効果を奏するミキサを実現することができる。
【００４６】
［第５の実施の形態］
次に、本発明の第５の実施の形態について説明する。図１１は本発明の第５の実施の形態に係るミキサの構成を示す回路図であり、図１と同様の構成には同一の符号を付してある。本実施の形態は、第１〜第４の実施の形態において、トランジスタＴｒ１と負性抵抗回路２（２ａ，２ｂ，２ｃ）のみを設けたものである。第１の実施の形態で説明したとおり、トランジスタＴｒ１のオフ状態のドレイン抵抗をＲoff、オン状態のドレイン抵抗をＲonとすると、負性抵抗回路２の抵抗値は、−Ｒon／｛１−（Ｒon／Ｒoff）｝となる。
【００４７】
負性抵抗回路２として、図４、図８に示した負性抵抗回路２ａまたは２ｂを用いる場合、トランジスタＴｒ１と負性抵抗回路２ａまたは２ｂとＤＣカット用キャパシタＣ３とＤＣ供給回路６〜８とを設けるようにすればよい。
【００４８】
また、負性抵抗回路２として、図１０に示した負性抵抗回路２ｃを用いる場合、トランジスタＴｒ１と負性抵抗回路２ｃとＤＣカット用キャパシタＣ３とＤＣ供給回路６〜８，１０とを設けるようにすればよい。
【００４９】
［第６の実施の形態］
次に、本発明の第６の実施の形態について説明する。図１２は本発明の第６の実施の形態に係るミキサの構成を示す回路図であり、図１と同様の構成には同一の符号を付してある。本実施の形態のミキサは、ゲート端子がＬＯ信号端子に接続され、ソース端子がグラウンドに接続されたトランジスタＴｒ１８と、第１の端子がトランジスタＴｒ１８のドレイン端子に接続され、第２の端子がトランジスタＴｒ１８のソース端子に接続され、トランジスタＴｒ１８のオフ状態のドレイン抵抗Ｒoffに対して、−Ｒoffの値を持つ負性抵抗回路１ｄと、第１の端子がＲＦ信号端子とＩＦ信号端子とに接続され、第２の端子がトランジスタＴｒ１８のドレイン端子に接続され、トランジスタＴｒ１８のオン状態のドレイン抵抗Ｒonに対して、−Ｒon／｛１−（Ｒon／Ｒoff）｝の値を持つ負性抵抗回路２ｄとから構成される。
【００５０】
本実施の形態は、第１の実施の形態の負性抵抗回路２をトランジスタのソース端子側からドレイン端子側に移したものに相当する。本実施の形態においても、第１の実施の形態と同様に、ミキサの変換効率を向上させることが可能となる。
【００５１】
［第７の実施の形態］
次に、本発明の第７の実施の形態について説明する。図１３は本発明の第７の実施の形態に係るミキサの構成を示す回路図であり、図１２と同様の構成には同一の符号を付してある。本実施の形態は、第６の実施の形態の具体例を示すものであり、第６の実施の形態の負性抵抗回路１ｄ，２ｄとして、第２の実施の形態で説明した負性抵抗回路１ａ，２ａを用いたものである。
【００５２】
本実施の形態のミキサは、ゲート端子がＬＯ信号端子に接続され、ソース端子がグラウンドに接続されたトランジスタＴｒ１８と、負性抵抗回路１ａ，２ａと、ＲＦ信号端子およびＩＦ信号端子と負性抵抗回路２ａの第１の端示間に挿入されたＤＣカット用キャパシタＣ４と、トランジスタＴｒ１８のドレイン端子と負性抵抗回路２ａの第２の端子間に挿入されたＤＣカット用キャパシタＣ５と、トランジスタＴｒ１８のドレイン端子と負性抵抗回路１ａの第１の端子間に挿入されたＤＣカット用キャパシタＣ６と、負性抵抗回路２ａの第１の端子にＤＣバイアス電圧Ｖ１１を供給するＤＣ供給回路１１と、負性抵抗回路２ａの第３の端子にＤＣバイアス電圧Ｖ１２を供給するＤＣ供給回路１２と、負性抵抗回路２ａの第２の端子にＤＣバイアス電圧Ｖ１３を供給するＤＣ供給回路１３と、負性抵抗回路１ａの第１の端子にＤＣバイアス電圧Ｖ１４を供給するＤＣ供給回路１４と、負性抵抗回路１ａの第３の端子にＤＣバイアス電圧Ｖ１５を供給するＤＣ供給回路１５と、トランジスタＴｒ１８のドレイン端子にＤＣバイアス電圧Ｖ１６を供給するＤＣ供給回路１６とから構成される。負性抵抗回路１ａの第２の端子はグラウンドに接続されている。
【００５３】
負性抵抗回路１ａ，２ａの構成は第２の実施の形態で説明したとおりである。トランジスタＴｒ２〜Ｔｒ９，Ｔｒ１８として、ＨＥＭＴトランジスタを用いる場合、一般にＶ１２＞Ｖ１３＞Ｖ１１、Ｖ１５＞グラウンド電位＞Ｖ１４の関係がある。また、トランジスタＴｒ２〜Ｔｒ９，Ｔｒ１８として、Ｎ−ＭＯＳトランジスタを用いる場合、一般にＶ１２＞Ｖ１１＞Ｖ１３、Ｖ１５＞Ｖ１４＞グラウンド電位の関係がある。また、Ｖ１３はグラウンド電位である。電圧Ｖ１１〜Ｖ１６は適宜設定すればよいが、第２の実施の形態と同様に、負性抵抗回路１ａ，２ａのそれぞれの負性抵抗値は、電圧Ｖ１４，Ｖ１１によって設定することができる。
【００５４】
［第８の実施の形態］
次に、本発明の第８の実施の形態について説明する。図１４は本発明の第８の実施の形態に係るミキサの構成を示す回路図であり、図１２と同様の構成には同一の符号を付してある。本実施の形態は、第６の実施の形態の別の具体例を示すものであり、第６の実施の形態の負性抵抗回路１ｄ，２ｄとして、第３の実施の形態で説明した負性抵抗回路１ｂ，２ｂを用いたものである。
【００５５】
本実施の形態のミキサは、トランジスタＴｒ１８と、負性抵抗回路１ｂ，２ｂと、ＲＦ信号端子およびＩＦ信号端子と負性抵抗回路２ｂの第１の端示間に挿入されたＤＣカット用キャパシタＣ４と、トランジスタＴｒ１８のドレイン端子と負性抵抗回路２ｂの第２の端子間に挿入されたＤＣカット用キャパシタＣ５と、トランジスタＴｒ１８のドレイン端子と負性抵抗回路１ｂの第１の端子間に挿入されたＤＣカット用キャパシタＣ６と、負性抵抗回路２ｂの第１の端子にＤＣバイアス電圧Ｖ１１を供給するＤＣ供給回路１１と、負性抵抗回路２ｂの第３の端子にＤＣバイアス電圧Ｖ１２を供給するＤＣ供給回路１２と、負性抵抗回路２ｂの第２の端子にＤＣバイアス電圧Ｖ１３を供給するＤＣ供給回路１３と、負性抵抗回路１ｂの第１の端子にＤＣバイアス電圧Ｖ１４を供給するＤＣ供給回路１４と、負性抵抗回路１ｂの第３の端子にＤＣバイアス電圧Ｖ１５を供給するＤＣ供給回路１５と、トランジスタＴｒ１８のドレイン端子にＤＣバイアス電圧Ｖ１６を供給するＤＣ供給回路１６とから構成される。負性抵抗回路１ｂの第２の端子はグラウンドに接続されている。
【００５６】
負性抵抗回路１ｂ，２ｂの構成は第３の実施の形態で説明したとおりである。電圧Ｖ１１〜Ｖ１６は適宜設定すればよいが、第３の実施の形態と同様に、負性抵抗回路１ｂ，２ｂのそれぞれの負性抵抗値は、電圧Ｖ１４，Ｖ１１によって設定することができる。
【００５７】
［第９の実施の形態］
次に、本発明の第９の実施の形態について説明する。図１５は本発明の第９の実施の形態に係るミキサの構成を示す回路図であり、図１２と同様の構成には同一の符号を付してある。本実施の形態は、第６の実施の形態のさらに別の具体例を示すものであり、第６の実施の形態の負性抵抗回路１ｄ，２ｄとして、第４の実施の形態で説明した負性抵抗回路１ｃ，２ｃを用いたものである。
【００５８】
本実施の形態のミキサは、トランジスタＴｒ１８と、負性抵抗回路１ｃ，２ｃと、ＲＦ信号端子およびＩＦ信号端子と負性抵抗回路２ｃの第１の端示間に挿入されたＤＣカット用キャパシタＣ４と、トランジスタＴｒ１８のドレイン端子と負性抵抗回路２ｃの第２の端子間に挿入されたＤＣカット用キャパシタＣ５と、トランジスタＴｒ１８のドレイン端子と負性抵抗回路１ｃの第１の端子間に挿入されたＤＣカット用キャパシタＣ６と、負性抵抗回路２ｃの第１の端子にＤＣバイアス電圧Ｖ１１を供給するＤＣ供給回路１１と、負性抵抗回路２ｃの第３の端子にＤＣバイアス電圧Ｖ１２を供給するＤＣ供給回路１２と、負性抵抗回路２ｃの第２の端子にＤＣバイアス電圧Ｖ１３を供給するＤＣ供給回路１３と、負性抵抗回路１ｃの第１の端子にＤＣバイアス電圧Ｖ１４を供給するＤＣ供給回路１４と、負性抵抗回路１ｃの第３の端子にＤＣバイアス電圧Ｖ１５を供給するＤＣ供給回路１５と、トランジスタＴｒ１８のドレイン端子にＤＣバイアス電圧Ｖ１６を供給するＤＣ供給回路１６と、負性抵抗回路２ｃの第４の端子にＤＣバイアス電圧Ｖ１７を供給するＤＣ供給回路１７と、負性抵抗回路１ｃの第４の端子にＤＣバイアス電圧Ｖ１８を供給するＤＣ供給回路１８とから構成される。負性抵抗回路１ｃの第２の端子はグラウンドに接続されている。
【００５９】
負性抵抗回路１ｃ，２ｂの構成は第４の実施の形態で説明したとおりである。トランジスタＴｒ１４〜Ｔｒ１８として、ＨＥＭＴトランジスタを用いる場合、一般にＶ１２，Ｖ１７＞Ｖ１３＞Ｖ１１、Ｖ１５，Ｖ１８＞グラウンド電位＞Ｖ１４の関係がある。また、トランジスタＴｒ１４〜Ｔｒ１８として、Ｎ−ＭＯＳトランジスタを用いる場合、一般にＶ１２，Ｖ１７＞Ｖ１１＞Ｖ１３、Ｖ１５，Ｖ１８＞Ｖ１４＞グラウンド電位の関係がある。また、Ｖ１３はグラウンド電位である。電圧Ｖ１１〜Ｖ１８は適宜設定すればよいが、第４の実施の形態と同様に、負性抵抗回路１ｃの負性抵抗値は、電圧Ｖ１４および抵抗Ｒ１の抵抗値によって設定することができ、負性抵抗回路２ｃの負性抵抗値は、電圧Ｖ１１および抵抗Ｒ２の抵抗値によって設定することができる。
【００６０】
［第１０の実施の形態］
次に、本発明の第１０の実施の形態について説明する。図１６は本発明の第１０の実施の形態に係るミキサの構成を示す回路図であり、図１と同様の構成には同一の符号を付してある。本実施の形態のミキサは、トランジスタＴｒ１と、負性抵抗回路１，２と、ＬＯ信号端子とトランジスタＴｒ１のゲート端子間に挿入されたＬＯ整合回路２０と、ＲＦ信号端子とトランジスタＴｒ１のドレイン端子間に挿入されたＲＦ整合回路２１と、ＩＦ信号端子とトランジスタＴｒ１のドレイン端子間に挿入されたＩＦ整合回路２２とから構成される。
【００６１】
ミキサの変換効率を上げるために、ＬＯ信号端子、ＲＦ信号端子、ＩＦ信号端子の各ポートに整合回路が必要である。第１〜第９の実施の形態では、ＲＦ信号端子とＩＦ信号端子とを共通化して説明しているが、図１６に示すように、実際のミキサでは整合回路を設けることで、ＲＦ信号端子とＩＦ信号端子を分離している。
【００６２】
ＬＯ整合回路２０は、ＬＯ信号端子に接続される図示しないＬＯ信号回路（ＬＯ信号源）のインピーダンスとＬＯ信号端子から見たミキサのインピーダンスとを合わせる。
ＲＦ整合回路２１は、ＲＦ信号端子に接続される図示しないＲＦ信号回路（ＲＦ信号源またはＲＦ信号を受ける回路）のインピーダンスとＲＦ信号端子から見たミキサのインピーダンスとを合わせる。
【００６３】
ＩＦ整合回路２２は、ＩＦ信号端子に接続される図示しないＩＦ信号回路（ＩＦ信号源またはＩＦ信号を受ける回路）のインピーダンスとＩＦ信号端子から見たミキサのインピーダンスとを合わせる。
【００６４】
ＬＯ信号端子にＬＯ信号を入力し、ＲＦ信号端子にＲＦ信号を入力してダウンコンバートを行う場合、ＲＦ信号端子に接続されるＲＦ信号回路は、ＲＦ信号を出力するＲＦ信号源である。この場合、ＩＦ信号端子に接続されるＩＦ信号回路は、ＩＦ信号を受ける回路となる。
【００６５】
一方、ＬＯ信号端子にＬＯ信号を入力し、ＩＦ信号端子にＩＦ信号を入力してアップコンバートを行う場合、ＩＦ信号回路は、ＩＦ信号を出力するＩＦ信号源である。この場合、ＲＦ信号端子に接続されるＲＦ信号回路は、ＲＦ信号を受ける回路となる。
【００６６】
なお、本実施の形態では、整合回路２０〜２２を第１の実施の形態に適用した例で説明しているが、第２〜第９の実施の形態に適用してもよい。第６の実施の形態に適用する場合、ＲＦ整合回路２１およびＩＦ整合回路２２が接続されるのは、トランジスタのドレイン端子ではなく、負性抵抗回路２ｄの第１の端子になることは言うまでもない。また、第７〜第９の実施の形態に適用する場合、ＲＦ整合回路２１およびＩＦ整合回路２２が接続されるのは、キャパシタＣ４の一端である。
【００６７】
負性抵抗回路の構成は第１〜第１０の実施の形態に示したものに限らず、トンネルダイオードやガンダイオード等を負性抵抗回路として用いてもよい。
【産業上の利用可能性】
【００６８】
本発明は、信号の周波数変換を行うミキサに適用することができる。
【符号の説明】
【００６９】
Ｔｒ１〜Ｔｒ１８…トランジスタ、Ｒ１，Ｒ２…抵抗、Ｃ１〜Ｃ６…キャパシタ、１，１ａ〜１ｄ，２，２ａ〜２ｄ…負性抵抗回路，３〜１８…ＤＣ供給回路、２０…ＬＯ整合回路、２１…ＲＦ整合回路、２２…ＩＦ整合回路。
【図１】
2018082230.tif 000003
【図２】
2018082230.tif 000004
【図３】
2018082230.tif 000005
【図４】
2018082230.tif 000006
【図５】
2018082230.tif 000007
【図６】
2018082230.tif 000008
【図７】
2018082230.tif 000009
【図８】
2018082230.tif 000010
【図９】
2018082230.tif 000011
【図１０】
2018082230.tif 000012
【図１１】
2018082230.tif 000013
【図１２】
2018082230.tif 000014
【図１３】
2018082230.tif 000015
【図１４】
2018082230.tif 000016
【図１５】
2018082230.tif 000017
【図１６】
2018082230.tif 000018
【図１７】
2018082230.tif 000019
【図１８】
2018082230.tif 000020