(57)【要約】【課題】複数の表示パネルを重ね合わせて構成された液晶表示装置において、画素欠陥に起因する表示不良を抑える。【解決手段】液晶表示装置は、互いに重ね合わされて配置された第１表示パネル及び第２表示パネルを含み、前記第１表示パネル及び前記第２表示パネルは、それぞれ、第１方向に延在する複数のソース線と、前記第１方向に交差する第２方向に延在する複数のゲート線と、複数の薄膜トランジスタと、前記各薄膜トランジスタに電気的に接続された複数の画素電極と、を含み、前記第１表示パネル又は前記第２表示パネルにおいて、同一の前記ゲート線に電気的に接続された複数の前記薄膜トランジスタが、同一の前記ソース線に電気的に接続されている。【選択図】図６
2018159816.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示パネルが重ね合わされて配置され、それぞれの前記表示パネルに画像を表示する液晶表示装置であって、
互いに重ね合わされて配置された第１表示パネル及び第２表示パネルを含み、
前記第１表示パネル及び前記第２表示パネルは、それぞれ、第１方向に延在する複数のソース線と、前記第１方向に交差する第２方向に延在する複数のゲート線と、複数の薄膜トランジスタと、前記各薄膜トランジスタに電気的に接続された複数の画素電極と、を含み、
前記第１表示パネル又は前記第２表示パネルにおいて、同一の前記ゲート線に電気的に接続された複数の前記薄膜トランジスタが、同一の前記ソース線に電気的に接続されている、
ことを特徴とする液晶表示装置。
【請求項２】
前記第１表示パネルは、前記第１方向に延在する複数の第１ソース線と、前記第２方向に延在する複数の第１ゲート線と、複数の第１薄膜トランジスタと、前記各第１薄膜トランジスタに電気的に接続された複数の第１画素電極と、前記各第１画素電極の駆動領域を規定する複数の第１画素と、を含み、
前記第２表示パネルは、前記第１方向に延在する複数の第２ソース線と、前記第２方向に延在する複数の第２ゲート線と、複数の第２薄膜トランジスタと、複数の第３薄膜トランジスタと、前記各第２薄膜トランジスタに電気的に接続された複数の第２画素電極と、前記各第３薄膜トランジスタに電気的に接続された複数の第３画素電極と、前記各第２画素電極の駆動領域を規定する複数の第２画素と、前記各第３画素電極の駆動領域を規定する複数の第３画素と、を含み、
前記複数の第１画素は、第１の色に対応する複数の第１色画素と、第２の色に対応する複数の第２色画素と、第３の色に対応する複数の第３色画素とを含み、
前記第１色画素、前記第２色画素、及び前記第３色画素を含む第１画素グループと、前記第２画素及び前記第３画素を含む第２画素グループとが、平面視で互いに重なっており、
前記第２画素電極及び前記第３画素電極は、同一の前記第２ソース線に電気的に接続され、かつ同一の前記第２ゲート線に電気的に接続されている、
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１色画素、前記第２色画素、及び前記第３色画素は、前記第２方向に並んで配置されており、
前記第２画素及び前記第３画素は、前記第１方向又は前記第２方向に並んで配置されている、
ことを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記第２表示パネルは、さらに、複数の第４薄膜トランジスタと、複数の第５薄膜トランジスタと、前記各第４薄膜トランジスタに電気的に接続された複数の第４画素電極と、前記各第５薄膜トランジスタに電気的に接続された複数の第５画素電極と、前記各第４画素電極の駆動領域を規定する複数の第４画素と、前記各第５画素電極の駆動領域を規定する複数の第５画素と、を含み、
前記第２画素グループは、前記第２画素と前記第３画素と前記第４画素と前記第５画素とを含み、
前記第２画素電極と前記第３画素電極と前記第４画素電極と前記第５画素電極とが、同一の前記第２ソース線に電気的に接続され、同一の前記第２ゲート線に電気的に接続されている、
ことを特徴とする請求項２に記載の液晶表示装置。
【請求項５】
前記第１表示パネルは、前記第１方向に延在する複数の第１ソース線と、前記第２方向に延在する複数の第１ゲート線と、複数の第１薄膜トランジスタと、前記各第１薄膜トランジスタに電気的に接続された複数の第１画素電極と、前記各第１画素電極の駆動領域を規定する複数の第１画素と、を含み、
前記第２表示パネルは、前記第１方向に延在する複数の第２ソース線と、前記第２方向に延在する複数の第２ゲート線と、複数の第２薄膜トランジスタと、複数の第３薄膜トランジスタと、複数の第２画素電極と、前記各第２画素電極の駆動領域を規定する複数の第２画素と、を含み、
前記複数の第２画素電極のそれぞれは、前記第２薄膜トランジスタ及び前記第３薄膜トランジスタに電気的に接続されており、
前記第２薄膜トランジスタ及び前記第３薄膜トランジスタは、同一の前記第２ソース線に電気的に接続され、かつ同一の前記第２ゲート線に電気的に接続されている、
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記複数の第１画素は、第１の色に対応する複数の第１色画素と、第２の色に対応する複数の第２色画素と、第３の色に対応する複数の第３色画素とを含み、
前記第１色画素、前記第２色画素、及び前記第３色画素を含む第１画素グループと、前記第２画素とが、平面視で互いに重なっている、
ことを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
複数の表示パネルが重ね合わされて配置され、それぞれの前記表示パネルに画像を表示する液晶表示装置であって、
互いに重ね合わされて配置された第１表示パネル及び第２表示パネルを含み、
前記第１表示パネルは、第１方向に延在する複数の第１ソース線と、前記第１方向に交差する第２方向に延在する複数の第１ゲート線と、複数の第１薄膜トランジスタと、前記各第１薄膜トランジスタに電気的に接続された複数の第１画素電極と、前記各第１画素電極の駆動領域を規定する複数の第１画素と、を含み、
前記第２表示パネルは、前記第１方向に延在する複数の第２ソース線と、前記第２方向に延在する複数の第２ゲート線と、複数の第２薄膜トランジスタと、複数の第２画素電極と、前記各第２画素電極の駆動領域を規定する複数の第２画素と、を含み、
前記複数の第２薄膜トランジスタのそれぞれは、第１導通電極と第２導通電極と制御電極とを含み、
前記第２導通電極は、第１分岐電極と第２分岐電極とに分岐されており、
前記第１導通電極は、前記第２ソース線に電気的に接続されており、前記第１分岐電極及び前記第２分岐電極は、同一の前記第２画素電極に電気的に接続されており、前記制御電極は、前記第２ゲート線に電気的に接続されている、
ことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
【背景技術】
【０００２】
従来、液晶表示装置のコントラストを向上させる技術として、２枚の表示パネルを重ね合わせて、入力映像信号に基づいて、それぞれの表示パネルに画像を表示させる技術が提案されている（例えば特許文献１参照）。具体的には例えば、前後に配置された２枚の表示パネルのうち前側（観察者側）の表示パネルにカラー画像を表示し、後側（バックライト側）の表示パネルに白黒画像を表示することにより、コントラストの向上を図るものである。また、上記液晶表示装置では、ソースドライバの数を削減してコスト低減を図るべく、画素の配置を、カラー画像表示パネルの画素グループ（赤色画素、緑色画素及び青色画素の３個の画素）（画素組）に対して、白黒画像表示パネルの画素が１個となるように構成している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】ＷＯ２００７／０４０１２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記液晶表示装置の画素の配置では、例えば白黒画像表示パネルの１個の画素に欠陥が生じた場合、該画素に平面視で重なる、カラー画像表示パネルの画素グループ（赤色画素、緑色画素及び青色画素）が表示不良（例えば黒点）となる。このような表示不良は、白黒画像表示パネルの１個の画素に平面視で重なる、カラー画像表示パネルの画素の数が多い程、顕著になる。例えば、白黒画像表示パネルの１個の画素に、カラー画像表示パネルの２７個の画素（９個の画素グループ）が平面視で重なる構成では、白黒画像表示パネルの１個の画素に欠陥が生じた場合、カラー画像表示パネルの２７個の画素に相当する領域が表示不良となる。
【０００５】
本発明は、上記実情に鑑みてなされたものであり、その目的は、複数の表示パネルを重ね合わせて構成された液晶表示装置において、画素欠陥に起因する表示不良を抑えることにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明に係る液晶表示装置は、複数の表示パネルが重ね合わされて配置され、それぞれの前記表示パネルに画像を表示する液晶表示装置であって、互いに重ね合わされて配置された第１表示パネル及び第２表示パネルを含み、前記第１表示パネル及び前記第２表示パネルは、それぞれ、第１方向に延在する複数のソース線と、前記第１方向に交差する第２方向に延在する複数のゲート線と、複数の薄膜トランジスタと、前記各薄膜トランジスタに電気的に接続された複数の画素電極と、を含み、前記第１表示パネル又は前記第２表示パネルにおいて、同一の前記ゲート線に電気的に接続された複数の前記薄膜トランジスタが、同一の前記ソース線に電気的に接続されている、ことを特徴とする。
【０００７】
本発明に係る液晶表示装置では、前記第１表示パネルは、前記第１方向に延在する複数の第１ソース線と、前記第２方向に延在する複数の第１ゲート線と、複数の第１薄膜トランジスタと、前記各第１薄膜トランジスタに電気的に接続された複数の第１画素電極と、前記各第１画素電極の駆動領域を規定する複数の第１画素と、を含み、前記第２表示パネルは、前記第１方向に延在する複数の第２ソース線と、前記第２方向に延在する複数の第２ゲート線と、複数の第２薄膜トランジスタと、複数の第３薄膜トランジスタと、前記各第２薄膜トランジスタに電気的に接続された複数の第２画素電極と、前記各第３薄膜トランジスタに電気的に接続された複数の第３画素電極と、前記各第２画素電極の駆動領域を規定する複数の第２画素と、前記各第３画素電極の駆動領域を規定する複数の第３画素と、を含み、前記複数の第１画素は、第１の色に対応する複数の第１色画素と、第２の色に対応する複数の第２色画素と、第３の色に対応する複数の第３色画素とを含み、前記第１色画素、前記第２色画素、及び前記第３色画素を含む第１画素グループと、前記第２画素及び前記第３画素を含む第２画素グループとが、平面視で互いに重なっており、前記第２画素電極及び前記第３画素電極は、同一の前記第２ソース線に電気的に接続され、かつ同一の前記第２ゲート線に電気的に接続されてもよい。
【０００８】
本発明に係る液晶表示装置では、前記第１色画素、前記第２色画素、及び前記第３色画素は、前記第２方向に並んで配置されており、前記第２画素及び前記第３画素は、前記第１方向又は前記第２方向に並んで配置されてもよい。
【０００９】
本発明に係る液晶表示装置では、前記第２表示パネルは、さらに、複数の第４薄膜トランジスタと、複数の第５薄膜トランジスタと、前記各第４薄膜トランジスタに電気的に接続された複数の第４画素電極と、前記各第５薄膜トランジスタに電気的に接続された複数の第５画素電極と、前記各第４画素電極の駆動領域を規定する複数の第４画素と、前記各第５画素電極の駆動領域を規定する複数の第５画素と、を含み、前記第２画素グループは、前記第２画素と前記第３画素と前記第４画素と前記第５画素とを含み、前記第２画素電極と前記第３画素電極と前記第４画素電極と前記第５画素電極とが、同一の前記第２ソース線に電気的に接続され、同一の前記第２ゲート線に電気的に接続されてもよい。
【００１０】
本発明に係る液晶表示装置では、前記第１表示パネルは、前記第１方向に延在する複数の第１ソース線と、前記第２方向に延在する複数の第１ゲート線と、複数の第１薄膜トランジスタと、前記各第１薄膜トランジスタに電気的に接続された複数の第１画素電極と、前記各第１画素電極の駆動領域を規定する複数の第１画素と、を含み、前記第２表示パネルは、前記第１方向に延在する複数の第２ソース線と、前記第２方向に延在する複数の第２ゲート線と、複数の第２薄膜トランジスタと、複数の第３薄膜トランジスタと、複数の第２画素電極と、前記各第２画素電極の駆動領域を規定する複数の第２画素と、を含み、前記複数の第２画素電極のそれぞれは、前記第２薄膜トランジスタ及び前記第３薄膜トランジスタに電気的に接続されており、前記第２薄膜トランジスタ及び前記第３薄膜トランジスタは、同一の前記第２ソース線に電気的に接続され、かつ同一の前記第２ゲート線に電気的に接続されてもよい。
【００１１】
本発明に係る液晶表示装置では、前記複数の第１画素は、第１の色に対応する複数の第１色画素と、第２の色に対応する複数の第２色画素と、第３の色に対応する複数の第３色画素とを含み、前記第１色画素、前記第２色画素、及び前記第３色画素を含む第１画素グループと、前記第２画素とが、平面視で互いに重なってもよい。
【００１２】
また上記課題を解決するために、本発明に係る液晶表示装置は、複数の表示パネルが重ね合わされて配置され、それぞれの前記表示パネルに画像を表示する液晶表示装置であって、互いに重ね合わされて配置された第１表示パネル及び第２表示パネルを含み、前記第１表示パネルは、第１方向に延在する複数の第１ソース線と、前記第１方向に交差する第２方向に延在する複数の第１ゲート線と、複数の第１薄膜トランジスタと、前記各第１薄膜トランジスタに電気的に接続された複数の第１画素電極と、前記各第１画素電極の駆動領域を規定する複数の第１画素と、を含み、前記第２表示パネルは、前記第１方向に延在する複数の第２ソース線と、前記第２方向に延在する複数の第２ゲート線と、複数の第２薄膜トランジスタと、複数の第２画素電極と、前記各第２画素電極の駆動領域を規定する複数の第２画素と、を含み、前記複数の第２薄膜トランジスタのそれぞれは、第１導通電極と第２導通電極と制御電極とを含み、前記第２導通電極は、第１分岐電極と第２分岐電極とに分岐されており、前記第１導通電極は、前記第２ソース線に電気的に接続されており、前記第１分岐電極及び前記第２分岐電極は、同一の前記第２画素電極に電気的に接続されており、前記制御電極は、前記第２ゲート線に電気的に接続されている、ことを特徴とする。
【発明の効果】
【００１３】
本発明に係る液晶表示装置によれば、複数の表示パネルを重ね合わせて構成された液晶表示装置において、画素欠陥に起因する表示不良を抑えることができる。
【図面の簡単な説明】
【００１４】
【図１】実施形態１に係る液晶表示装置の概略構成を示す斜視図である。
【図２】実施形態１に係る液晶表示装置の概略構成を示す平面図である。
【図３】実施形態１に係る表示パネルＬＣＰ１の概略構成を示す平面図である。
【図４】実施形態１に係る表示パネルＬＣＰ２の概略構成を示す平面図である。
【図５】図３及び図４のＡ−Ａ´断面図である。
【図６】実施形態１に係る液晶表示装置において、平面視で互いに重なり合う、表示パネルＬＣＰ１の画素グループと、表示パネルＬＣＰ２の画素グループとの関係を示す平面図である。
【図７】図６（ａ）及び図６（ｂ）のＢ−Ｂ´断面図である。
【図８】実施形態２に係る表示パネルＬＣＰ２の構成を示す平面図である。
【図９】実施形態２に係る液晶表示装置において、平面視で互いに重なり合う、表示パネルＬＣＰ１の画素グループと、表示パネルＬＣＰ２の画素グループとの関係を示す平面図である。
【図１０】実施形態３に係る表示パネルＬＣＰ１の画素グループの構成を示す平面図である。
【図１１】実施形態３に係る表示パネルＬＣＰ２の画素グループの構成を示す平面図である。
【図１２】実施形態３に係る表示パネルＬＣＰ２の画素の配置を示す平面図である。
【図１３】実施形態３に係る表示パネルＬＣＰ２の他の構成を示す平面図である。
【図１４】実施形態４に係る液晶表示装置において、平面視で互いに重なり合う、表示パネルＬＣＰ１の画素グループと、表示パネルＬＣＰ２の画素グループとの関係を示す平面図である。
【図１５】実施形態４に係る表示パネルＬＣＰ２の他の構成を示す平面図である。
【図１６】実施形態４に係る表示パネルＬＣＰ２の他の構成を示す平面図である。
【図１７】実施形態４に係る表示パネルＬＣＰ２の他の構成を示す平面図である。
【図１８】実施形態４に係る表示パネルＬＣＰ２の他の構成を示す平面図である。
【発明を実施するための形態】
【００１５】
本発明の実施形態について、図面を用いて以下に説明する。本発明の液晶表示装置は、画像を表示する複数の表示パネルと、それぞれの表示パネルを駆動する複数の駆動回路（複数のソースドライバ、複数のゲートドライバ）と、それぞれの駆動回路を制御する複数のタイミングコントローラと、外部から入力される入力映像信号に対して画像処理を行い、それぞれのタイミングコントローラに画像データを出力する画像処理部と、複数の表示パネルに背面側から光を照射するバックライトと、を含んでいる。表示パネルの数は限定されず２枚以上であればよい。また複数の表示パネルは、観察者側から見て前後方向に互いに重ね合わされて配置されており、それぞれが画像を表示する。以下では、２枚の表示パネルを備える液晶表示装置ＬＣＤを例に挙げて説明する。
【００１６】
［実施形態１］
図１は、実施形態１に係る液晶表示装置ＬＣＤの概略構成を示す斜視図である。図１に示すように、液晶表示装置ＬＣＤは、観察者に近い位置（前側）に配置された表示パネルＬＣＰ１と、表示パネルＬＣＰ１より観察者から遠い位置（後側）に配置された表示パネルＬＣＰ２と、表示パネルＬＣＰ１及び表示パネルＬＣＰ２を貼り合わせる接着層ＳＥＦＩＬと、表示パネルＬＣＰ２の背面側に配置されたバックライトＢＬと、表示面側から表示パネルＬＣＰ１及び表示パネルＬＣＰ２を覆うフロントシャーシＦＳとを含んでいる。
【００１７】
図２は、実施形態１に係る液晶表示装置ＬＣＤの概略構成を示す平面図である。図２に示すように、表示パネルＬＣＰ１は、第１ソースドライバＳＤ１と第１ゲートドライバＧＤ１とを含み、表示パネルＬＣＰ２は、第２ソースドライバＳＤ２と第２ゲートドライバＧＤ２とを含んでいる。また液晶表示装置ＬＣＤは、第１ソースドライバＳＤ１及び第１ゲートドライバＧＤ１を制御する第１タイミングコントローラＴＣＯＮ１と、第２ソースドライバＳＤ２及び第２ゲートドライバＧＤ２を制御する第２タイミングコントローラＴＣＯＮ２と、第１タイミングコントローラＴＣＯＮ１及び第２タイミングコントローラＴＣＯＮ２に画像データを出力する画像処理部ＩＰＵと、を含んでいる。例えば、表示パネルＬＣＰ１は入力映像信号に応じたカラー画像を第１画像表示領域ＤＩＳＰ１に表示し、表示パネルＬＣＰ２は入力映像信号に応じた白黒画像を第２画像表示領域ＤＩＳＰ２に表示する。画像処理部ＩＰＵは、外部のシステム（図示せず）から送信された入力映像信号Ｄａｔａを受信し、所定の画像処理を実行した後、第１タイミングコントローラＴＣＯＮ１に第１画像データＤＡＴ１を出力し、第２タイミングコントローラＴＣＯＮ２に第２画像データＤＡＴ２を出力する。また画像処理部ＩＰＵは、第１タイミングコントローラＴＣＯＮ１及び第２タイミングコントローラＴＣＯＮ２に同期信号等の制御信号ＣＳ１，ＣＳ２（図３及び図４参照）を出力する。第１画像データＤＡＴ１はカラー画像表示用の画像データであり、第２画像データＤＡＴ２は白黒画像表示用の画像データである。
【００１８】
図３は表示パネルＬＣＰ１の概略構成を示す平面図であり、図４は表示パネルＬＣＰ２の概略構成を示す平面図である。図５は、図３及び図４のＡ−Ａ´断面図である。
【００１９】
図３及び図５を用いて、表示パネルＬＣＰ１の構成について説明する。図５に示すように、表示パネルＬＣＰ１は、バックライトＢＬ側に配置された薄膜トランジスタ基板ＴＦＴＢ１と、観察者側に配置され、薄膜トランジスタ基板ＴＦＴＢ１に対向する対向基板ＣＦ１と、薄膜トランジスタ基板ＴＦＴＢ１及び対向基板ＣＦ１の間に配置された液晶層ＬＣ１と、を含んでいる。表示パネルＬＣＰ１のバックライトＢＬ側には偏光板ＰＯＬ２が配置されており、観察者側には偏光板ＰＯＬ１が配置されている。
【００２０】
薄膜トランジスタ基板ＴＦＴＢ１には、図３に示すように、第１方向（例えば列方向）に延在する複数のソース線ＳＬ１と、第１方向とは異なる第２方向（例えば行方向）に延在する複数のゲート線ＧＬ１とが形成され、複数のソース線ＳＬ１と複数のゲート線ＧＬ１とのそれぞれの交差部近傍に薄膜トランジスタＴＦＴ１が形成されている。表示パネルＬＣＰ１において、表示の最小単位（ドット）、すなわち薄膜トランジスタＴＦＴ１に電気的に接続された画素電極ＰＩＴ１の駆動領域（ドット表示領域）が、１個の画素ＰＩＸ１として規定され、該画素ＰＩＸ１がマトリクス状（行方向及び列方向）に複数配置されている。複数のソース線ＳＬ１は、行方向に等間隔で配置されており、複数のゲート線ＧＬ１は、列方向に等間隔で配置されている。薄膜トランジスタ基板ＴＦＴＢ１には、画素ＰＩＸ１ごとに画素電極ＰＩＴ１が形成されており、複数の画素ＰＩＸ１に共通する１つの共通電極（図示せず）が形成されている。薄膜トランジスタＴＦＴ１を構成するドレイン電極はソース線ＳＬ１に電気的に接続され、ソース電極は画素電極ＰＩＴ１に電気的に接続され、ゲート電極はゲート線ＧＬ１に電気的に接続されている。
【００２１】
図５に示すように、対向基板ＣＦ１には、各画素ＰＩＸ１に対応して複数の着色部ＦＩＬが形成されている。各着色部ＦＩＬは、光の透過を遮断するブラックマトリクスＢＭ１で囲まれており、例えば矩形状に形成されている。また、複数の着色部ＦＩＬは、赤色（Ｒ色）の材料で形成され、赤色の光を透過する赤色部と、緑色（Ｇ色）の材料で形成され、緑色の光を透過する緑色部と、青色（Ｂ色）の材料で形成され、青色の光を透過する青色部と、を含んでいる。赤色部、緑色部、及び青色部は、行方向にこの順に繰り返し配列され、同一色の着色部ＦＩＬが列方向に配列され、行方向及び列方向に隣り合う着色部ＦＩＬの境界部分にブラックマトリクスＢＭ１が形成されている。各着色部ＦＩＬに対応して、複数の画素ＰＩＸ１は、図３に示すように、赤色部に対応する赤色画素ＰＩＸＲと、緑色部に対応する緑色画素ＰＩＸＧと、青色部に対応する青色画素ＰＩＸＢと、を含んでいる。表示パネルＬＣＰ１では、赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ、青色画素ＰＩＸＢが行方向にこの順に繰り返し配列されており、列方向には同一色の画素ＰＩＸ１が配列されている。赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ及び青色画素ＰＩＸＢを含む３個の画素ＰＩＸ１が、１個の画素グループＰＧ１（画素組）を構成している。１個の画素グループＰＧ１に、他の色（白色、黄色等）の画素ＰＩＸ１が含まれてもよい。
【００２２】
図３に示すように、第１タイミングコントローラＴＣＯＮ１は、画像処理部ＩＰＵから受信した第１画像データＤＡＴ１と第１制御信号ＣＳ１（クロック信号、垂直同期信号、水平同期信号等）とに基づいて、第１画像データＤＡ１と、第１ソースドライバＳＤ１及び第１ゲートドライバＧＤ１の駆動を制御するためのタイミング信号（データスタートパルスＤＳＰ１、データクロックＤＣＫ１、ゲートスタートパルスＧＳＰ１、ゲートクロックＧＣＫ１）とを生成する。第１タイミングコントローラＴＣＯＮ１は、第１画像データＤＡ１と、データスタートパルスＤＳＰ１と、データクロックＤＣＫ１とを第１ソースドライバＳＤ１に出力し、ゲートスタートパルスＧＳＰ１とゲートクロックＧＣＫ１とを第１ゲートドライバＧＤ１に出力する。
【００２３】
第１ソースドライバＳＤ１は、データスタートパルスＤＳＰ１及びデータクロックＤＣＫ１に基づいて、第１画像データＤＡ１に応じたデータ信号（データ電圧、階調電圧）をソース線ＳＬ１に出力する。第１ゲートドライバＧＤ１は、ゲートスタートパルスＧＳＰ１及びゲートクロックＧＣＫ１に基づいて、ゲート信号（ゲート電圧）をゲート線ＧＬ１に出力する。
【００２４】
各ソース線ＳＬ１には、第１ソースドライバＳＤ１からデータ電圧が供給され、各ゲート線ＧＬ１には、第１ゲートドライバＧＤ１からゲート電圧が供給される。共通電極には、コモンドライバ（図示せず）から共通電圧Ｖｃｏｍが供給される。ゲート電圧（ゲートオン電圧）がゲート線ＧＬ１に供給されると、ゲート線ＧＬ１に接続された薄膜トランジスタＴＦＴ１がオンし、薄膜トランジスタＴＦＴ１に接続されたソース線ＳＬ１を介して、データ電圧が画素電極ＰＩＴ１に供給される。画素電極ＰＩＴ１に供給されたデータ電圧と、共通電極に供給された共通電圧Ｖｃｏｍとの差により電界が生じる。この電界により液晶を駆動してバックライトＢＬの光の透過率を制御することによって画像表示を行う。表示パネルＬＣＰ１では、赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ、青色画素ＰＩＸＢそれぞれの画素電極ＰＩＴ１に接続されたソース線ＳＬ１に、所望のデータ電圧を供給することにより、カラー画像表示が行われる。
【００２５】
次に、図４及び図５を用いて、表示パネルＬＣＰ２の構成について説明する。図５に示すように、表示パネルＬＣＰ２は、バックライトＢＬ側に配置された薄膜トランジスタ基板ＴＦＴＢ２と、観察者側に配置され、薄膜トランジスタ基板ＴＦＴＢ２に対向する対向基板ＣＦ２と、薄膜トランジスタ基板ＴＦＴＢ２及び対向基板ＣＦ２の間に配置された液晶層ＬＣ２と、を含んでいる。表示パネルＬＣＰ２のバックライトＢＬ側には偏光板ＰＯＬ４が配置されており、観察者側には偏光板ＰＯＬ３が配置されている。表示パネルＬＣＰ１の偏光板ＰＯＬ２と、表示パネルＬＣＰ２の偏光板ＰＯＬ３との間には、接着層ＳＥＦＩＬが配置されている。
【００２６】
薄膜トランジスタ基板ＴＦＴＢ２には、図４に示すように、列方向に延在する複数のソース線ＳＬ２と、行方向に延在する複数のゲート線ＧＬ２とが形成され、複数のソース線ＳＬ２と複数のゲート線ＧＬ２とのそれぞれの交差部近傍に薄膜トランジスタＴＦＴ２が形成されている。表示パネルＬＣＰ２において、表示の最小単位（ドット）、すなわち薄膜トランジスタＴＦＴ２に電気的に接続された画素電極ＰＩＴ２の駆動領域（ドット表示領域）が、１個の画素ＰＩＸ２として規定される。図４に示す例では、表示パネルＬＣＰ２を平面的に見て、隣り合う２本のソース線ＳＬ２と隣り合う２本のゲート線ＧＬ２とにより囲まれた領域に、２個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ）が行方向に並んで配置されている。複数の画素ＰＩＸ２は、マトリクス状（行方向及び列方向）に配置されている。複数のソース線ＳＬ２は、行方向に等間隔で配置されており、複数のゲート線ＧＬ２は、列方向に等間隔で配置されている。薄膜トランジスタ基板ＴＦＴＢ２には、画素ＰＩＸ２ごとに画素電極ＰＩＴ２が形成されており、複数の画素ＰＩＸ２に共通する１つの共通電極（図示せず）が形成されている。また、ソース線ＳＬ２を介して行方向に隣り合う２個の薄膜トランジスタＴＦＴ２は、同一のゲート線ＧＬ２に電気的に接続されるとともに、同一のソース線ＳＬ２に電気的に接続されている。言い換えると、１本のソース線ＳＬ２の両側に配置された２個の薄膜トランジスタＴＦＴ２が、当該１本のソース線ＳＬ２に電気的に接続されるとともに、同一の１本のゲート線ＧＬ２に電気的に接続されている。薄膜トランジスタＴＦＴ２を構成するドレイン電極はソース線ＳＬ２に電気的に接続され、ソース電極は画素電極ＰＩＴ２に電気的に接続され、ゲート電極はゲート線ＧＬ２に電気的に接続されている。ソース線ＳＬ２を介して行方向に隣り合う２個の薄膜トランジスタＴＦＴ２のそれぞれのドレイン電極は、互いに電気的に接続されるとともに、該ソース線ＳＬ２に電気的に接続されている。
【００２７】
図５に示すように、対向基板ＣＦ２には、各画素ＰＩＸ２の境界部分に対応する位置に、光の透過を遮断するブラックマトリクスＢＭ２が形成されている。ブラックマトリクスＢＭ２で囲まれた領域には、着色部は形成されておらず、例えばオーバーコート膜ＯＣ２が形成されている。
【００２８】
図４に示すように、第２タイミングコントローラＴＣＯＮ２は、画像処理部ＩＰＵから受信した第２画像データＤＡＴ２と第２制御信号ＣＳ２（クロック信号、垂直同期信号、水平同期信号等）とに基づいて、第２画像データＤＡ２と、第２ソースドライバＳＤ２及び第２ゲートドライバＧＤ２の駆動を制御するためのタイミング信号（データスタートパルスＤＳＰ２、データクロックＤＣＫ２、ゲートスタートパルスＧＳＰ２、ゲートクロックＧＣＫ２）とを生成する。第２タイミングコントローラＴＣＯＮ２は、第２画像データＤＡ２と、データスタートパルスＤＳＰ２と、データクロックＤＣＫ２とを第２ソースドライバＳＤ２に出力し、ゲートスタートパルスＧＳＰ２とゲートクロックＧＣＫ２とを第２ゲートドライバＧＤ２に出力する。
【００２９】
第２ソースドライバＳＤ２は、データスタートパルスＤＳＰ２及びデータクロックＤＣＫ２に基づいて、第２画像データＤＡ２に応じたデータ電圧をソース線ＳＬ２に出力する。第２ゲートドライバＧＤ２は、ゲートスタートパルスＧＳＰ２及びゲートクロックＧＣＫ２に基づいて、ゲート電圧をゲート線ＧＬ２に出力する。
【００３０】
各ソース線ＳＬ２には、第２ソースドライバＳＤ２からデータ電圧が供給され、各ゲート線ＧＬ２には、第２ゲートドライバＧＤ２からゲート電圧が供給される。共通電極には、コモンドライバから共通電圧Ｖｃｏｍが供給される。ゲート電圧（ゲートオン電圧）がゲート線ＧＬ２に供給されると、ゲート線ＧＬ２に接続された薄膜トランジスタＴＦＴ２がオンし、薄膜トランジスタＴＦＴ２に接続されたソース線ＳＬ２を介して、データ電圧が画素電極ＰＩＴ２に供給される。画素電極ＰＩＴ２に供給されたデータ電圧と、共通電極に供給された共通電圧Ｖｃｏｍとの差により電界が生じる。この電界により液晶を駆動してバックライトＢＬの光の透過率を制御することによって画像表示を行う。表示パネルＬＣＰ２では、白黒画像表示が行われる。表示パネルＬＣＰ２では、１本のゲート線ＧＬ２及び１本のソース線ＳＬ２に電気的に接続された２個の画素電極ＰＩＴ２に、同時にデータ電圧が供給される。
【００３１】
液晶表示装置ＬＣＤでは、表示パネルＬＣＰ２の単位面積当たりの画素ＰＩＸ２の数が、表示パネルＬＣＰ１の単位面積当たりの画素ＰＩＸ１の数より少なくなっている。図６は、平面視で互いに重なり合う、表示パネルＬＣＰ１の画素グループＰＧ１と、表示パネルＬＣＰ２の画素グループＰＧ２との関係を示す平面図である。各画素ＰＩＸ１に１個の画素電極ＰＩＴ１が配置されており、各画素ＰＩＸ２に１個の画素電極ＰＩＴ２が配置されている。
【００３２】
図６に示すように、表示パネルＬＣＰ１の各画素ＰＩＸ１と、表示パネルＬＣＰ２の各画素ＰＩＸ２とは、互いに３対２の関係で配置されており、表示パネルＬＣＰ１の画素グループＰＧ１と表示パネルＬＣＰ２の画素グループＰＧ２とが平面視で互いに重なっている。例えば、赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ及び青色画素ＰＩＸＢ（画素グループＰＧ１）と、画素ＰＩＸ２ａ及び画素ＰＩＸ２ｂ（画素グループＰＧ２）とが平面視で重なっている。また、３個の画素ＰＩＸ１の面積の合計と、２個の画素ＰＩＸ２の面積の合計とが、略等しくなっている。
【００３３】
図６に示す例では、画素グループＰＧ２に含まれる２個の画素ＰＩＸ２ａ、ＰＩＸ２ｂのうち、画素ＰＩＸ２ａが、画素グループＰＧ１に含まれる３個の画素ＰＩＸＲ、ＰＩＸＧ、ＰＩＸＢのうちの２個の画素ＰＩＸＲ、ＰＩＸＧに平面視で重なり、画素ＰＩＸ２ｂが、画素グループＰＧ１に含まれる３個の画素ＰＩＸＲ、ＰＩＸＧ、ＰＩＸＢのうちの２個の画素ＰＩＸＧ、ＰＩＸＢに平面視で重なっている。より詳細には、画素ＰＩＸ２ａが、画素ＰＩＸＲの全体と画素ＰＩＸＧの一部とに平面視で重なり、画素ＰＩＸ２ｂが、画素ＰＩＸＧの残りの部分と画素ＰＩＸＢの全体とに平面視で重なっている。
【００３４】
また、表示パネルＬＣＰ２において、画素ＰＩＸ２ａでは、薄膜トランジスタＴＦＴ２ａのドレイン電極と薄膜トランジスタＴＦＴ２ｂのドレイン電極とが、同一のソース線ＳＬ２に電気的に接続されており、薄膜トランジスタＴＦＴ２ａのゲート電極と薄膜トランジスタＴＦＴ２ｂのゲート電極とが、同一のゲート線ＧＬ２に電気的に接続されている。画素電極ＰＩＴ２ａは、薄膜トランジスタＴＦＴ２ａのソース電極に電気的に接続されており、画素電極ＰＩＴ２ｂは、薄膜トランジスタＴＦＴ２ｂのソース電極に電気的に接続されている。
【００３５】
図７は、図６（ａ）及び図６（ｂ）のＢ−Ｂ´断面図である。図７を用いて画素ＰＩＸ１，ＰＩＸ２の断面構造について説明する。
【００３６】
表示パネルＬＣＰ１の画素ＰＩＸ１を構成する薄膜トランジスタ基板ＴＦＴＢ１では、透明基板ＳＵＢ２（ガラス基板）上にゲート線ＧＬ１（図６（ａ）参照）が形成されており、ゲート線ＧＬ１を覆うようにゲート絶縁膜ＧＳＮが形成されている。ゲート絶縁膜ＧＳＮ上にはソース線ＳＬ１が形成されており、ソース線ＳＬ１を覆うように保護膜ＰＡＳ及び有機膜ＯＰＡＳが形成されている。有機膜ＯＰＡＳ上には共通電極ＣＩＴ１が形成されており、共通電極ＣＩＴ１を覆うように保護膜ＵＰＡＳが形成されている。保護膜ＵＰＡＳ上には画素電極ＰＩＴ１が形成されており、画素電極ＰＩＴ１を覆うように配向膜（図示せず）が形成されている。画素電極ＰＩＴ１は、コンタクトホール（図示せず）を介して薄膜トランジスタＴＦＴ１（図６（ａ）参照）のソース電極に電気的に接続されている。画素電極ＰＩＴ１には、所定の方向に延在する複数のスリットが形成されていてもよい。対向基板ＣＦ１では、透明基板ＳＵＢ１（ガラス基板）上に、格子状のブラックマトリクスＢＭ１と、カラーフィルタＦＩＬ（赤色カラーフィルタＦＩＬＲ、緑色カラーフィルタＦＩＬＧ、及び青色カラーフィルタＦＩＬＢ）が形成されている。カラーフィルタＦＩＬの表面にはオーバーコート膜ＯＣ１が被覆されており、オーバーコート膜ＯＣ１上に配向膜（図示せず）が形成されている。各カラーフィルタＦＩＬは、平面視で、隣り合うカラーフィルタＦＩＬの境界部分がソース線ＳＬ１に重なるように配置されている。
【００３７】
表示パネルＬＣＰ２の画素ＰＩＸ２を構成する薄膜トランジスタ基板ＴＦＴＢ２では、透明基板ＳＵＢ４上にゲート線ＧＬ２（図６（ｂ）参照）が形成されており、ゲート線ＧＬ２を覆うようにゲート絶縁膜ＧＳＮが形成されている。ゲート絶縁膜ＧＳＮ上にはソース線ＳＬ２が形成されており、ソース線ＳＬ２を覆うように保護膜ＰＡＳ及び有機膜ＯＰＡＳが形成されている。有機膜ＯＰＡＳ上には共通電極ＣＩＴ２が形成されており、共通電極ＣＩＴ２を覆うように保護膜ＵＰＡＳが形成されている。保護膜ＵＰＡＳ上には画素電極ＰＩＴ２が形成されており、画素電極ＰＩＴ２を覆うように配向膜（図示せず）が形成されている。画素電極ＰＩＴ２は、コンタクトホール（図示せず）を介して薄膜トランジスタＴＦＴ２（図６（ｂ）参照）のソース電極に電気的に接続されている。ソース線ＳＬ２は、平面視で表示パネルＬＣＰ１の画素ＰＩＸ１の行方向の中央付近に位置するように配置されている。図７に示す例では、ソース線ＳＬ２は、平面視で緑色画素ＰＩＸＧの中央付近に位置するように配置されている。画素電極ＰＩＴ２には、所定の方向に延在する複数のスリットが形成されていてもよい。対向基板ＣＦ２では、透明基板ＳＵＢ３（ガラス基板）上に格子状のブラックマトリクスＢＭ２が形成されており、ブラックマトリクスＢＭ２を覆うようにオーバーコート膜ＯＣ２が被覆されており、オーバーコート膜ＯＣ２上に配向膜（図示せず）が形成されている。ブラックマトリクスＢＭ２は、平面視でソース線ＳＬ２に重なるように配置されている。
【００３８】
以上のように、液晶表示装置ＬＣＤでは、表示パネルＬＣＰ１の画素グループＰＧ１（赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ及び青色画素ＰＩＸＢ）（図６（ａ）参照）に平面視で重なる、表示パネルＬＣＰ２の画素グループＰＧ２（図６（ｂ）参照）が、２個の画素ＰＩＸ２ａ、ＰＩＸ２ｂ（２個の画素電極ＰＩＴ２ａ、ＰＩＴ２ｂ）に分割されている。また、分割された２個の画素電極ＰＩＴ２ａ、ＰＩＴ２ｂは、同一のゲート線ＧＬ２及び同一のソース線ＳＬ２に電気的に接続されている。このため、例えば一方の画素ＰＩＸ２ａ（画素電極ＰＩＴ２ａ）に欠陥が生じたとしても、他方の画素ＰＩＸ２ｂが正常であれば、他方の画素ＰＩＸ２ｂにおいて正常に表示動作（点灯）が行われるため、画素グループＰＧ１（赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ及び青色画素ＰＩＸＢ）の略半分の領域で画像が表示される。このため、画素グループＰＧ１全体が表示不良（例えば黒点）となることを防ぐことができる。
【００３９】
尚、ソース線ＳＬ２は、視感度が低い赤色画素ＰＩＸＲ又は青色画素ＰＩＸＢの中央付近に位置するように配置されてもよい。
【００４０】
［実施形態２］
本発明の実施形態２について、図面を用いて以下に説明する。なお、説明の便宜上、実施形態１において示した構成要素と構成要素には同一の符号を付し、その説明を省略する。また、実施形態１において定義した用語については特に断らない限り本実施形態においてもその定義に則って用いるものとする。なお、後述の各実施形態についても同様である。
【００４１】
実施形態２に係る表示パネルＬＣＰ１は、実施形態１に係る表示パネルＬＣＰ１（図３参照）と同一の構成を有している。図８は、実施形態２に係る表示パネルＬＣＰ２の構成を示す平面図である。図９は、実施形態２に係る液晶表示装置ＬＣＤにおいて、平面視で互いに重なり合う、表示パネルＬＣＰ１の画素グループＰＧ１と、表示パネルＬＣＰ２の画素グループＰＧ２との関係を示す平面図である。
【００４２】
実施形態２に係る表示パネルＬＣＰ２では、平面的に見て、隣り合う２本のソース線ＳＬ２と隣り合う２本のゲート線ＧＬ２とにより囲まれた領域に、２個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ）が列方向に並んで配置されている。また、ゲート線ＧＬ２を介して列方向に隣り合う２個の薄膜トランジスタＴＦＴ２が、同一のゲート線ＧＬ２に電気的に接続されるとともに、同一のソース線ＳＬ２に電気的に接続されている。言い換えると、１本のゲート線ＧＬ２の両側に配置された２個の薄膜トランジスタＴＦＴ２が、当該１本のゲート線ＧＬ２に電気的に接続されるとともに、同一の１本のソース線ＳＬ２に電気的に接続されている。薄膜トランジスタＴＦＴ２を構成するドレイン電極はソース線ＳＬ２に電気的に接続され、ソース電極は画素電極ＰＩＴ２に電気的に接続され、ゲート電極はゲート線ＧＬ２に電気的に接続されている。ゲート線ＧＬ２を介して列方向に隣り合う２個の薄膜トランジスタＴＦＴ２のそれぞれのドレイン電極は、互いに電気的に接続されるとともに、該ソース線ＳＬ２に電気的に接続されている。表示パネルＬＣＰ２では、１本のゲート線ＧＬ２及び１本のソース線ＳＬ２に電気的に接続された２個の画素電極ＰＩＴ２に、同時にデータ電圧が供給される。
【００４３】
図９に示すように、表示パネルＬＣＰ１の各画素ＰＩＸ１と、表示パネルＬＣＰ２の各画素ＰＩＸ２とは、互いに３対２の関係で配置されており、表示パネルＬＣＰ１の画素グループＰＧ１と表示パネルＬＣＰ２の画素グループＰＧ２とが平面視で互いに重なっている。例えば、赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ及び青色画素ＰＩＸＢ（画素グループＰＧ１）と、画素ＰＩＸ２ａ及び画素ＰＩＸ２ｂ（画素グループＰＧ２）とが平面視で重なっている。また、３個の画素ＰＩＸ１の面積の合計と、２個の画素ＰＩＸ２の面積の合計とが、略等しくなっている。
【００４４】
図９に示す例では、画素グループＰＧ２に含まれる２個の画素ＰＩＸ２ａ、ＰＩＸ２ｂのうち、画素ＰＩＸ２ａが、画素グループＰＧ１に含まれる３個の画素ＰＩＸＲ、ＰＩＸＧ、ＰＩＸＢに平面視で重なり、画素ＰＩＸ２ｂが、画素グループＰＧ１に含まれる３個の画素ＰＩＸＲ、ＰＩＸＧ、ＰＩＸＢに平面視で重なっている。より詳細には、画素ＰＩＸ２ａが、画素ＰＩＸＲの一部と画素ＰＩＸＧの一部と画素ＰＩＸＢの一部とに平面視で重なり、画素ＰＩＸ２ｂが、画素ＰＩＸＲの残りの部分と画素ＰＩＸＧの残りの部分と画素ＰＩＸＢの残りの部分とに平面視で重なっている。
【００４５】
また、表示パネルＬＣＰ２において、画素ＰＩＸ２ａでは、薄膜トランジスタＴＦＴ２ａのドレイン電極と薄膜トランジスタＴＦＴ２ｂのドレイン電極とが、同一のソース線ＳＬ２に電気的に接続されており、薄膜トランジスタＴＦＴ２ａのゲート電極と薄膜トランジスタＴＦＴ２ｂのゲート電極とが、同一のゲート線ＧＬ２に電気的に接続されている。画素電極ＰＩＴ２ａは、薄膜トランジスタＴＦＴ２ａのソース電極に電気的に接続されており、画素電極ＰＩＴ２ｂは、薄膜トランジスタＴＦＴ２ｂのソース電極に電気的に接続されている。
【００４６】
実施形態２に係る液晶表示装置ＬＣＤの構成によれば、実施形態１に係る液晶表示装置ＬＣＤと同様に、例えば一方の画素ＰＩＸ２ａ（画素電極ＰＩＴ２ａ）に欠陥が生じたとしても、他方の画素ＰＩＸ２ｂが正常であれば、他方の画素ＰＩＸ２ｂにおいて正常に表示動作（点灯）が行われるため、画素グループＰＧ１（赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ及び青色画素ＰＩＸＢ）の略半分の領域で画像が表示される。このため、画素グループＰＧ１全体が表示不良（例えば黒点）となることを防ぐことができる。また、欠陥時に画像表示される上記半分の領域には、赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ及び青色画素ＰＩＸＢが略均等に含まれるため、色バランスを維持することができる。
【００４７】
［実施形態３］
図１０は、実施形態３に係る表示パネルＬＣＰ１の画素グループＰＧ１の構成を示す平面図であり、図１１は、平面視で画素グループＰＧ１に重なる、実施形態３に係る表示パネルＬＣＰ２の画素グループＰＧ２の構成を示す平面図である。図１２は、実施形態３に係る表示パネルＬＣＰ２の画素の配置を示す平面図である。
【００４８】
図１０に示すように、実施形態３に係る表示パネルＬＣＰ１では、９個の赤色画素ＰＩＸＲ、９個の緑色画素ＰＩＸＧ及び９個の青色画素ＰＩＸＢを含む２７個の画素ＰＩＸ１が、１個の画素グループＰＧ１を構成している。図１１に示すように、実施形態３に係る表示パネルＬＣＰ２では、４個の画素ＰＩＸ２（ＰＩＸ２ａ、ＰＩＸ２ｂ、ＰＩＸ２ｃ、ＰＩＸ２ｄ）が、１個の画素グループＰＧ２を構成している。表示パネルＬＣＰ１の各画素ＰＩＸ１と、表示パネルＬＣＰ２の各画素ＰＩＸ２とは、互いに２７対４の関係で配置されており、１個の画素グループＰＧ１と１個の画素グループＰＧ２とが平面視で互いに重なっている。２７個の画素ＰＩＸ１の面積の合計と、４個の画素ＰＩＸ２の面積の合計とが、略等しくなっている。尚、図１２に示すように、表示パネルＬＣＰ２では、平面視で、隣り合う２本のソース線ＳＬ２と隣り合う２本のゲート線ＧＬ２とにより囲まれた領域に、４個の画素ＰＩＸ２がマトリクス状に配置されている。
【００４９】
図１１に示すように、表示パネルＬＣＰ２では、画素ＰＩＸ２ａ及び画素ＰＩＸ２ｂがソース線ＳＬ２を介して行方向に隣り合い、画素ＰＩＸ２ｃ及び画素ＰＩＸ２ｄが該ソース線ＳＬ２を介して行方向に隣り合い、画素ＰＩＸ２ａ及び画素ＰＩＸ２ｃがゲート線ＧＬ２を介して列方向に隣り合い、画素ＰＩＸ２ｂ及び画素ＰＩＸ２ｄが該ゲート線ＧＬ２を介して列方向に隣り合っている。薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂ、ＴＦＴ２ｃ、ＴＦＴ２ｄのそれぞれのゲート電極は、同一のゲート線ＧＬ２に電気的に接続されており、それぞれのドレイン線は、同一のソース線ＳＬ２に電気的に接続されている。薄膜トランジスタＴＦＴ２ａのソース電極は画素電極ＰＩＴ２ａに電気的に接続され、薄膜トランジスタＴＦＴ２ｂのソース電極は画素電極ＰＩＴ２ｂに電気的に接続され、薄膜トランジスタＴＦＴ２ｃのソース電極は画素電極ＰＩＴ２ｃに電気的に接続され、薄膜トランジスタＴＦＴ２ｄのソース電極は画素電極ＰＩＴ２ｄに電気的に接続されている。表示パネルＬＣＰ２では、１本のゲート線ＧＬ２及び１本のソース線ＳＬ２に電気的に接続された４個の画素電極ＰＩＴ２ａ、ＰＩＴ２ｂ、ＰＩＴ２ｃ、ＰＩＴ２ｄに、同時にデータ電圧が供給される。
【００５０】
実施形態３に係る液晶表示装置ＬＣＤの構成によれば、実施形態１に係る液晶表示装置ＬＣＤと同様に、例えば１個の画素ＰＩＸ２ａ（画素電極ＰＩＴ２ａ）に欠陥が生じたとしても、他の３個の画素ＰＩＸ２ｂ、ＰＩＸ２ｃ、ＰＩＸ２ｄが正常であれば、他の３個の画素ＰＩＸ２ｂ、ＰＩＸ２ｃ、ＰＩＸ２ｄにおいて正常に表示動作（点灯）が行われるため、画素グループＰＧ１（図１０参照）の３／４の領域で画像が表示される。このため、画素グループＰＧ１全体が表示不良（例えば黒点）となることを防ぐことができる。
【００５１】
実施形態３に係る表示パネルＬＣＰ２は上記構成に限定されない。図１３は、実施形態３に係る表示パネルＬＣＰ２の他の構成を示す平面図である。図１３に示すように、ゲート線ＧＬ２が第１ゲート線ＧＬ２Ａ及び第２ゲート線ＧＬ２Ｂに分岐されており、薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂのそれぞれのゲート電極が、第１ゲート線ＧＬ２Ａに電気的に接続され、薄膜トランジスタＴＦＴ２ｃ、ＴＦＴ２ｄのそれぞれのゲート電極が、第２ゲート線ＧＬ２Ｂに電気的に接続されていてもよい。
【００５２】
［実施形態４］
図１４（ａ）は、実施形態４に係る表示パネルＬＣＰ１の画素グループＰＧ１の構成を示す平面図であり、図１４（ｂ）は、平面視で画素グループＰＧ１に重なる、実施形態４に係る表示パネルＬＣＰ２の画素グループＰＧ２の構成を示す平面図である。実施形態４に係る表示パネルＬＣＰ１は、実施形態１に係る表示パネルＬＣＰ１（図３参照）と同一の構成を有している。
【００５３】
実施形態４に係る表示パネルＬＣＰ２では、平面的に見て、隣り合う２本のソース線ＳＬ２と隣り合う２本のゲート線ＧＬ２とにより囲まれた領域に、１個の画素ＰＩＸ２（１個の画素電極ＰＩＴ２）と、２個の薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂが配置されている。ソース線ＳＬ２を介して行方向に隣り合う２個の薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂのそれぞれのゲート電極は、同一のゲート線ＧＬ２に電気的に接続され、それぞれのドレイン電極は同一の該ソース線ＳＬ２に電気的に接続され、それぞれのソース電極は同一の画素電極ＰＩＴ２に電気的に接続されている。表示パネルＬＣＰ２では、１本のゲート線ＧＬ２及び１本のソース線ＳＬ２に電気的に接続された１個の画素電極ＰＩＴ２に、２個の薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂを介して、データ電圧が供給される。
【００５４】
図１４に示すように、表示パネルＬＣＰ１の各画素ＰＩＸ１と、表示パネルＬＣＰ２の各画素ＰＩＸ２とは、互いに３対１の関係で配置されており、赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ及び青色画素ＰＩＸＢ（画素グループＰＧ１）と、画素ＰＩＸ２（画素グループＰＧ２）とが平面視で重なっている。３個の画素ＰＩＸ１の面積の合計と、１個の画素ＰＩＸ２の面積の合計とが、略等しくなっている。
【００５５】
実施形態４に係る液晶表示装置ＬＣＤの構成によれば、例えば一方の薄膜トランジスタＴＦＴ２ａに欠陥が生じたとしても、他方の薄膜トランジスタＴＦＴ２ｂが正常であれば、薄膜トランジスタＴＦＴ２ｂを介してデータ電圧が画素電極ＰＩＴ２に供給され、画素ＰＩＸ２において表示動作（点灯）が行われるため、画素グループＰＧ１（赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ及び青色画素ＰＩＸＢ）の領域で画像が表示される。このため、画素グループＰＧ１全体が表示不良（例えば黒点）となることを防ぐことができる。
【００５６】
実施形態４に係る表示パネルＬＣＰ２は上記構成に限定されない。図１５は、実施形態４に係る表示パネルＬＣＰ２の他の構成を示す平面図である。図１５に示すように、ゲート線ＧＬ２を介して列方向に隣り合う２個の薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂのそれぞれのゲート電極は、同一の該ゲート線ＧＬ２に電気的に接続され、それぞれのドレイン電極は同一のソース線ＳＬ２に電気的に接続され、それぞれのソース電極は同一の画素電極ＰＩＴ２に電気的に接続されてもよい。上記構成においても、１本のゲート線ＧＬ２及び１本のソース線ＳＬ２に電気的に接続された１個の画素電極ＰＩＴ２に、２個の薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂを介して、データ電圧が供給される。
【００５７】
図１６は、実施形態４に係る表示パネルＬＣＰ２の他の構成を示す平面図である。図１６に示すように、隣り合う２本のソース線ＳＬ２と隣り合う２本のゲート線ＧＬ２とにより囲まれた領域に、１個の画素ＰＩＸ２（画素電極ＰＩＴ２）と、１個の薄膜トランジスタＴＦＴ２が配置されてもよい。薄膜トランジスタＴＦＴ２のソース電極は、第１ソース電極ＳＥ１（第１分岐電極）と第２ソース電極ＳＥ２（第２分岐電極）とに分岐されている。薄膜トランジスタＴＦＴ２のゲート電極は、ゲート線ＧＬ２に電気的に接続され、ドレイン電極はソース線ＳＬ２に電気的に接続され、第１ソース電極ＳＥ１及び第２ソース電極ＳＥ２は同一の画素電極ＰＩＴ２に電気的に接続されている。上記構成では、１本のゲート線ＧＬ２及び１本のソース線ＳＬ２に電気的に接続された１個の画素電極ＰＩＴ２に、１個の薄膜トランジスタＴＦＴ２の第１ソース電極ＳＥ１と第２ソース電極ＳＥ２を介して、データ電圧が供給される。図１６に示す構成によれば、例えば第１ソース電極ＳＥ１と画素電極ＰＩＴ２との接続部（例えばコンタクトホール）に欠陥が生じたとしても、第２ソース電極ＳＥ２と画素電極ＰＩＴ２との接続部が正常であれば、第２ソース電極ＳＥ２を介して画素電極ＰＩＴ２にデータ電圧を供給することができる。これにより、画素グループＰＧ１全体が表示不良（例えば黒点）となることを防ぐことができる。
【００５８】
図１７は、実施形態４に係る表示パネルＬＣＰ２の他の構成を示す平面図である。図１７に示すように、２個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ）が、１個の画素グループＰＧ２を構成してもよい。図１７に示すように、表示パネルＬＣＰ２では、画素ＰＩＸ２ａ及び画素ＰＩＸ２ｂがゲート線ＧＬ２を介して列方向に隣り合っている。薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂ、ＴＦＴ２ｃ、ＴＦＴ２ｄのそれぞれのゲート電極は、同一のゲート線ＧＬ２に電気的に接続されており、それぞれのドレイン線は、同一のソース線ＳＬ２に電気的に接続されている。薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂのそれぞれのソース電極は画素電極ＰＩＴ２ａに電気的に接続され、薄膜トランジスタＴＦＴ２ｃ、ＴＦＴ２ｄのそれぞれのソース電極は画素電極ＰＩＴ２ｂに電気的に接続されている。上記構成では、画素電極ＰＩＴ２ａに２個の薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂを介してデータ電圧が供給され、画素電極ＰＩＴ２ｂに２個の薄膜トランジスタＴＦＴ２ｃ、ＴＦＴ２ｄを介してデータ電圧が供給される。図１７に示す構成によれば、例えば一方の画素ＰＩＸ２ａ（画素電極ＰＩＴ２ａ）に欠陥が生じたとしても、他方の画素ＰＩＸ２ｂが正常であれば、他方の画素ＰＩＸ２ｂにおいて正常に表示動作（点灯）が行われるため、画素グループＰＧ１（赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ及び青色画素ＰＩＸＢ）の略半分の領域で画像が表示される。また、例えば１個の薄膜トランジスタＴＦＴ２ａに欠陥が生じたとしても、他の３個の薄膜トランジスタＴＦＴ２ｂ、ＴＦＴ２ｃ、ＴＦＴ２ｄが正常であれば、薄膜トランジスタＴＦＴ２ｂ、ＴＦＴ２ｃ、ＴＦＴ２ｄを介してデータ電圧が画素電極ＰＩＴ２ａ、ＰＩＴ２ｂに供給され、画素ＰＩＸ２ａ、ＰＩＸ２ｂにおいて表示動作（点灯）が行われるため、画素グループＰＧ１（赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ及び青色画素ＰＩＸＢ）の領域で画像が表示される。このため、画素グループＰＧ１全体が表示不良（例えば黒点）となることを防ぐことができる。
【００５９】
図１８は、実施形態４に係る表示パネルＬＣＰ２の他の構成を示す平面図である。図１８に示すように、画素グループＰＧ２には、１個の画素ＰＩＸ２（画素電極ＰＩＴ２）と、４個の薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂ、ＴＦＴ２ｃ、ＴＦＴ２ｄが配置されてもよい。薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂ、ＴＦＴ２ｃ、ＴＦＴ２ｄのそれぞれのゲート電極は、同一のゲート線ＧＬ２に電気的に接続され、それぞれのドレイン電極は同一のソース線ＳＬ２に電気的に接続され、それぞれのソース電極は同一の画素電極ＰＩＴ２に電気的に接続されている。上記構成では、１本のゲート線ＧＬ２及び１本のソース線ＳＬ２に電気的に接続された１個の画素電極ＰＩＴ２に、４個の薄膜トランジスタＴＦＴ２ａ、ＴＦＴ２ｂ、ＴＦＴ２ｃ、ＴＦＴ２ｄを介して、データ電圧が供給される。図１８に示す構成によれば、例えば１個の薄膜トランジスタＴＦＴ２ａに欠陥が生じたとしても、他の３個の薄膜トランジスタＴＦＴ２ｂ、ＴＦＴ２ｃ、ＴＦＴ２ｄが正常であれば、薄膜トランジスタＴＦＴ２ｂ、ＴＦＴ２ｃ、ＴＦＴ２ｄを介してデータ電圧が画素電極ＰＩＴ２に供給され、画素ＰＩＸ２において表示動作（点灯）が行われるため、画素グループＰＧ１（赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ及び青色画素ＰＩＸＢ）の領域で画像が表示される。このため、画素グループＰＧ１全体が表示不良（例えば黒点）となることを防ぐことができる。
【００６０】
以上、本発明の実施形態について説明したが、本発明は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記各実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。
【符号の説明】
【００６１】
ＬＣＤ  液晶表示装置、ＬＣＰ１，ＬＣＰ２  表示パネル、ＳＤ１  第１ソースドライバ、ＧＤ１  第１ゲートドライバ、ＴＣＯＮ１  第１タイミングコントローラ、ＳＤ２  第２ソースドライバ、ＧＤ２  第２ゲートドライバ、ＴＣＯＮ２  第２タイミングコントローラ、ＩＰＵ  画像処理部、ＳＬ１，ＳＬ２  ソース線、ＧＬ１，ＧＬ２，ＧＬ２ａ，ＧＬ２ｂ  ゲート線、ＰＧ１，ＰＧ２  画素グループ、ＰＩＸ１，ＰＩＸ２，ＰＩＸ２ａ，ＰＩＸ２ｂ，ＰＩＸ２ｃ，ＰＩＸ２ｄ  画素、ＰＩＸＲ  赤色画素、ＰＩＸＧ  緑色画素、ＰＩＸＢ  青色画素、ＰＩＴ１，ＰＩＴ２，ＰＩＴ２ａ，ＰＩＴ２ｂ，ＰＩＴ２ｃ，ＰＩＴ２ｄ  画素電極、ＴＦＴ１，ＴＦＴ２，ＴＦＴ２ａ，ＴＦＴ２ｂ，ＴＦＴ２ｃ，ＴＦＴ２ｄ  薄膜トランジスタ、ＳＥ１，ＳＥ２  ソース電極。
【図１】
2018159816.tif 000003
【図２】
2018159816.tif 000004
【図３】
2018159816.tif 000005
【図４】
2018159816.tif 000006
【図５】
2018159816.tif 000007
【図６】
2018159816.tif 000008
【図７】
2018159816.tif 000009
【図８】
2018159816.tif 000010
【図９】
2018159816.tif 000011
【図１０】
2018159816.tif 000012
【図１１】
2018159816.tif 000013
【図１２】
2018159816.tif 000014
【図１３】
2018159816.tif 000015
【図１４】
2018159816.tif 000016
【図１５】
2018159816.tif 000017
【図１６】
2018159816.tif 000018
【図１７】
2018159816.tif 000019
【図１８】
2018159816.tif 000020