(57)【要約】【課題】低消費電力モードにおける画質の劣化を抑制する。【解決手段】比較器は、行列状に配置される複数の画素の１列ごとに所定数ずつ設けられており、画素から出力される画素信号のＡＤ変換を行う際に、画素信号と参照信号とを比較する。また、切り替え部は、１列に配置された画素から出力される画素信号が、所定数の比較器それぞれに並列的に供給される接続構成と、所定数の比較器のいずれかに逐次的に供給される接続構成との両方で、１列の画素と所定数の比較器全てとを接続することができ、画素信号が供給される比較器を切り替える。本技術は、例えば、高速撮像モードおよび低消費電力モードを備えた撮像素子に適用できる。【選択図】図２
2018078370.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置される複数の画素の１列ごとに所定数ずつ設けられ、前記画素から出力される画素信号のＡＤ（Analog to Digital）変換を行う際に、前記画素信号と参照信号とを比較する比較器と、
前記１列に配置された前記画素から出力される前記画素信号が、所定数の前記比較器それぞれに並列的に供給される接続構成と、所定数の前記比較器のいずれかに逐次的に供給される接続構成との両方で、１列の前記画素と所定数の前記比較器全てとを接続することができ、前記画素信号が供給される前記比較器を切り替える切り替え部と
を備える固体撮像素子。
【請求項２】
前記画素信号が逐次的にＡＤ変換されるモードである場合に、所定数の前記比較器の中から順次、前記画素信号が供給される前記比較器が切り替えられてＡＤ変換に利用されるように前記切り替え部を制御する制御部
をさらに備える請求項１に記載の固体撮像素子。
【請求項３】
前記制御部は、所定数の前記比較器のうち、予め特定された特性が良好な前記比較器を前記画素信号のＡＤ変換に選択的に利用する
請求項２に記載の固体撮像素子。
【請求項４】
各列の前記画素から出力される画素信号を並列的にＡＤ変換する列並列ＡＤ変換処理部をさらに備え、
前記画素の１列ごとに、所定数の前記比較器と前記切り替え部とが前記列並列ＡＤ変換処理部に設けられる
請求項１に記載の固体撮像素子。
【請求項５】
前記画素は、画素信号を出力するための素子を複数の前記画素により共有する画素共有構造である
請求項１に記載の固体撮像素子。
【請求項６】
複数の前記画素が形成されるセンサ回路チップと、前記画素を駆動するための回路が形成されるロジック回路チップとが積層された積層構造である
請求項１に記載の固体撮像素子。
【請求項７】
行列状に配置される複数の画素の１列ごとに所定数ずつ設けられ、前記画素から出力される画素信号のＡＤ（Analog to Digital）変換を行う際に、前記画素信号と参照信号とを比較する比較器と、
前記１列に配置された前記画素から出力される前記画素信号が、所定数の前記比較器それぞれに並列的に供給される接続構成と、所定数の前記比較器のいずれかに逐次的に供給される接続構成との両方で、１列の前記画素と所定数の前記比較器全てとを接続することができ、前記画素信号が供給される前記比較器を切り替える切り替え部と
を備える固体撮像素子の制御方法であって、
前記画素信号が逐次的にＡＤ変換されるモードである場合に、所定数の前記比較器の中から順次、前記画素信号が供給される前記比較器が切り替えられてＡＤ変換に利用されるように前記切り替え部を制御する
制御方法。
【請求項８】
行列状に配置される複数の画素の１列ごとに所定数ずつ設けられ、前記画素から出力される画素信号のＡＤ（Analog to Digital）変換を行う際に、前記画素信号と参照信号とを比較する比較器と、
前記１列に配置された前記画素から出力される前記画素信号が、所定数の前記比較器それぞれに並列的に供給される接続構成と、所定数の前記比較器のいずれかに逐次的に供給される接続構成との両方で、１列の前記画素と所定数の前記比較器全てとを接続することができ、前記画素信号が供給される前記比較器を切り替える切り替え部と
を有する固体撮像素子を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像素子および制御方法、並びに電子機器に関し、特に、低消費電力モードにおける画質の劣化を抑制することができるようにした固体撮像素子および制御方法、並びに電子機器に関する。
【背景技術】
【０００２】
従来、デジタルスチルカメラやデジタルビデオカメラなどの撮像機能を備えた電子機器においては、例えば、CCD（Charge Coupled Device）やCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの撮像素子が使用されている。
【０００３】
撮像素子は、光電変換を行うＰＤ（photodiode：フォトダイオード）と複数のトランジスタとが組み合わされた画素を有しており、被写体の像が結像する像面に配置された複数の画素から出力される画素信号に基づいて画像が構築される。また、CMOSイメージセンサは、例えば、画素の列ごとに並列的に画素信号のＡＤ変換を行うカラムＡＤＣ（Analog to Digital Converter）を備えて構成され、画素信号のＡＤ変換を高速に行うことができる。
【０００４】
近年、撮像素子の高機能化が進められており、高速撮像モードや低消費電力モードなど様々な機能を備えた撮像素子が開発されている。
【０００５】
例えば、特許文献１には、ダイナミックレンジの拡大やノイズの低減などを実現するモード１、高速な読み出しを実現するモード２、および、低消費電力を実現するモード３それぞれに応じた読み出しモード制御が行われる撮像素子が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−５５５８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、上述した特許文献１に開示されている撮像素子は、低消費電力モード（モード３）において、２つのカラムＡＤＣのうち、一方のカラムＡＤＣの利用を常に停止して画像を撮像するように構成されている。そのため、低消費電力モードで撮像された画像は、全てのカラムＡＤＣを利用して撮像した画像と比較して、カラムＡＤＣ固有のバラツキやノイズが縦筋となって見え易くなる傾向があり、画質の劣化が懸念される。
【０００８】
本開示は、このような状況に鑑みてなされたものであり、低消費電力モードにおける画質の劣化を抑制することができるようにするものである。
【課題を解決するための手段】
【０００９】
本開示の一側面の固体撮像素子は、行列状に配置される複数の画素の１列ごとに所定数ずつ設けられ、前記画素から出力される画素信号のＡＤ変換を行う際に、前記画素信号と参照信号とを比較する比較器と、前記１列に配置された前記画素から出力される前記画素信号が、所定数の前記比較器それぞれに並列的に供給される接続構成と、所定数の前記比較器のいずれかに逐次的に供給される接続構成との両方で、１列の前記画素と所定数の前記比較器全てとを接続することができ、前記画素信号が供給される前記比較器を切り替える切り替え部とを備える。
【００１０】
本開示の一側面の制御方法は、行列状に配置される複数の画素の１列ごとに所定数ずつ設けられ、前記画素から出力される画素信号のＡＤ変換を行う際に、前記画素信号と参照信号とを比較する比較器と、前記１列に配置された前記画素から出力される前記画素信号が、所定数の前記比較器それぞれに並列的に供給される接続構成と、所定数の前記比較器のいずれかに逐次的に供給される接続構成との両方で、１列の前記画素と所定数の前記比較器全てとを接続することができ、前記画素信号が供給される前記比較器を切り替える切り替え部とを備える固体撮像素子の制御方法であって、前記画素信号が逐次的にＡＤ変換されるモードである場合に、所定数の前記比較器の中から順次、前記画素信号が供給される前記比較器が切り替えられてＡＤ変換に利用されるように前記切り替え部を制御する。
【００１１】
本開示の一側面の電子機器は、行列状に配置される複数の画素の１列ごとに所定数ずつ設けられ、前記画素から出力される画素信号のＡＤ変換を行う際に、前記画素信号と参照信号とを比較する比較器と、前記１列に配置された前記画素から出力される前記画素信号が、所定数の前記比較器それぞれに並列的に供給される接続構成と、所定数の前記比較器のいずれかに逐次的に供給される接続構成との両方で、１列の前記画素と所定数の前記比較器全てとを接続することができ、前記画素信号が供給される前記比較器を切り替える切り替え部とを有する固体撮像素子を備える。
【００１２】
本開示の一側面においては、行列状に配置される複数の画素の１列ごとに所定数ずつ設けられる比較器により、画素から出力される画素信号のＡＤ変換を行う際に、画素信号と参照信号とが比較される。また、１列に配置された画素から出力される画素信号が、所定数の比較器それぞれに並列的に供給される接続構成と、所定数の比較器のいずれかに逐次的に供給される接続構成との両方で、１列の画素と所定数の比較器全てとを接続することができる切り替え部により、画素信号が供給される比較器が切り替えられる。
【発明の効果】
【００１３】
本開示の一側面によれば、低消費電力モードにおける画質の劣化を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】本技術を適用した撮像素子の一実施の形態の構成例を示すブロック図である。
【図２】１列の画素に対して２個の比較器が設けられる撮像素子の構成例を示すブロック図である。
【図３】低消費電力モードにおける画素信号の供給の切り替えについて説明する図である。
【図４】１２並列ＡＤ変換を採用した撮像素子の構成例を示すブロック図である。
【図５】積層構造で構成された撮像素子の構成例を示す図である。
【図６】比較器を選択的に利用する構成を説明する図である。
【図７】撮像装置の構成例を示すブロック図である。
【図８】イメージセンサを使用する使用例を示す図である。
【発明を実施するための形態】
【００１５】
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００１６】
＜撮像素子の構成例＞
【００１７】
図１は、本技術を適用した撮像素子の一実施の形態の構成例を示すブロック図である。
【００１８】
図１に示すように、撮像素子１１は、画素アレイ部１２、垂直駆動回路１３、カラム信号処理回路１４、水平駆動回路１５、出力回路１６、参照信号生成回路１７、および制御回路１８を備えて構成される。
【００１９】
画素アレイ部１２は、図示しない光学系により集光される光を受光する受光面である。画素アレイ部１２には、複数の画素２１が行列状に配置されており、それぞれの画素２１は、水平信号線２２を介して行ごとに垂直駆動回路１３に接続されるとともに、垂直信号線２３を介して列ごとにカラム信号処理回路１４に接続される。複数の画素２１は、それぞれ受光する光の光量に応じたレベルの画素信号を出力し、それらの画素信号から、画素アレイ部１２に結像する被写体の画像が構築される。
【００２０】
垂直駆動回路１３は、画素アレイ部１２に配置される複数の画素２１の行ごとに、それぞれの画素２１を駆動（転送や、選択、リセットなど）するための駆動信号を、水平信号線２２を介して画素２１に供給する。
【００２１】
カラム信号処理回路１４は、複数の画素２１から垂直信号線２３を介して出力される画素信号に対してCDS(Correlated Double Sampling：相関２重サンプリング)処理を施すことにより、画素信号のＡＤ変換を行うとともにリセットノイズを除去する。また、カラム信号処理回路１４は、画素アレイ部１２において行列状に配置される複数の画素２１の１列ごとにＡＤ変換回路を備えており、各列の画素２１から出力される画素信号を並列的にＡＤ変換することができる。
【００２２】
水平駆動回路１５は、画素アレイ部１２に配置される複数の画素２１の列ごとに、カラム信号処理回路１４から画素信号をデータ出力信号線２４に出力させるための駆動信号を、カラム信号処理回路１４に供給する。
【００２３】
出力回路１６は、水平駆動回路１５の駆動信号に従ったタイミングでカラム信号処理回路１４からデータ出力信号線２４を介して供給される画素信号を増幅し、後段の信号処理回路に出力する。
【００２４】
参照信号生成回路１７は、カラム信号処理回路１４の比較器３２（図２参照）が画素信号をＡＤ変換する際に参照する参照信号を生成する。例えば、参照信号生成回路１７は、一定の勾配で電位が低下する鋸形状をした波形（ＲＡＭＰ波形）の参照信号を生成し、比較器３２は、画素信号と参照信号との電位を比較する。
【００２５】
制御回路１８は、例えば、撮像素子１１の各ブロックの駆動周期に従ったクロック信号を生成して供給することで、それらの各ブロックの駆動を制御する。例えば、制御回路１８は、図２および図３を参照して後述するように、撮像素子１１が低消費電力モードである場合に、所定数の比較器３２の中から順次、画素信号が供給される比較器３２が切り替えられてＡＤ変換に利用されるように切り替え部３１を制御する。
【００２６】
また、撮像素子１１は、カラム信号処理回路１４が画素２１の１列ごとに備えるＡＤ変換回路に、切り替え部３１および比較器３２（図２参照）が設けられた構成となっている。
【００２７】
例えば、撮像素子１１は、画素アレイ部１２において行列状に配置される複数の画素２１の１列ごとに、所定数ずつの比較器３２が設けられており、切り替え部３１により画素２１と比較器３２との接続構成を変更することができる。これにより、撮像素子１１は、撮像速度の高速化、または、消費電力の低減を図ることができる。
【００２８】
例えば、撮像素子１１は、１列に配置された画素２１から出力される画素信号が、所定数の比較器３２それぞれに並列的に供給される接続構成として、所定数の比較器３２が並列的な駆動を行うことで、高速撮像モードで画像を撮像することができる。一方、撮像素子１１は、１列に配置された画素２１から出力される画素信号が、所定数の比較器３２のいずれかに逐次的に供給される接続構成として、所定数の比較器３２が並列的な駆動を行わずに、画素信号のＡＤ変換を順に行うことで、低消費電力モードで画像を撮像することができる。
【００２９】
図２には、１列の画素２１に対して、２個の比較器３２−１および３２−２が設けられる撮像素子１１の構成例が示されている。
【００３０】
また、図２には、１列に配置される複数の画素２１のうち、４個の画素２１−１乃至２１−４が示されている。例えば、撮像素子１１は、２つの画素２１により画素信号を出力するためのＦＤ（Floating Diffusion）部やトランジスタなどの素子を共有する２画素共有構造を採用することができる。即ち、図示するように、画素２１−１および２１−２、並びに、画素２１−３および２１−４が、それぞれ２画素共有構造となっている。なお、撮像素子１１は、２画素以上の複数の画素による画素共有構造を採用してもよい。
【００３１】
撮像素子１１は、２個の比較器３２−１および３２−２に対して並列的に画素信号を供給することができるように、２本の垂直信号線２３−１および２３−２が配置されて構成される。例えば、垂直信号線２３−１には画素２１−１および２１−２が接続され、垂直信号線２３−２には画素２１−３および２１−４が接続されており、垂直信号線２３−１および２３−２に対して画素２１が２行ごとに交互に接続される構成となっている。
【００３２】
そして、撮像素子１１では、垂直信号線２３−１および２３−２と比較器３２−１および３２−２との間に、切り替え部３１が配置されている。切り替え部３１は、画素２１−１乃至２１−４から出力される画素信号が、比較器３２−１および３２−２それぞれに並列的に供給される接続構成と、比較器３２−１および３２−２のいずれか一方に逐次的に供給される接続構成との両方で、画素２１−１乃至２１−４と比較器３２−１および３２−２とを接続することができる。
【００３３】
切り替え部３１は、画素２１−１乃至２１−４から出力される画素信号が供給される比較器３２を切り替えることができるように、４つのスイッチ４１ａ乃至４１ｄが接続されて構成されている。スイッチ４１ａは、垂直信号線２３−１と比較器３２−１との間に配置され、スイッチ４１ｂは、垂直信号線２３−２と比較器３２−１との間に配置される。また、スイッチ４１ｃは、垂直信号線２３−１と比較器３２−２との間に配置され、スイッチ４１ｄは、垂直信号線２３−２と比較器３２−２との間に配置される。従って、切り替え部３１は、１列に配置される画素２１−１乃至２１−４と、比較器３２−１および３２−２の両方とを接続することができる。
【００３４】
従って、撮像素子１１では、図１の制御回路１８が切り替え部３１のスイッチ４１ａ乃至４１ｄの開閉を制御することで、画素２１−１乃至２１−４から出力される画素信号を、比較器３２−１および３２−２の両方、または、どちらか一方に供給することができる。
【００３５】
例えば、撮像素子１１が高速撮像モードであるとき、切り替え部３１は、垂直信号線２３−１および２３−２それぞれを介して出力される画素信号が並列的に、比較器３２−１および３２−２に供給される接続構成となる。従って、撮像素子１１は、比較器３２−１および３２−２が並列的にアクティブ状態となって画素信号のＡＤ変換を行うことで、画素信号のＡＤ変換に要する時間を略１／２に短縮することができる。
【００３６】
一方、撮像素子１１が低消費電力モードであるとき、切り替え部３１は、垂直信号線２３−１および２３−２それぞれを介して出力される画素信号が逐次的に、比較器３２−１または３２−２に供給される接続構成となる。従って、撮像素子１１は、比較器３２−１および３２−２が並列的にアクティブ状態となることはなく、どちらか一方がスタンバイ状態となる分だけ、画素信号のＡＤ変換に要する消費電力を低減することができる。
【００３７】
このように、撮像素子１１が低消費電力モードであるとき、比較器３２−１および３２−２の一方がアクティブ状態となり、他方がスタンバイ状態となる。
【００３８】
従って、図３Ａに示すように、低消費電力モードでは、垂直信号線２３−１を介して出力される画素信号を、スイッチ４１ｃをオンにして比較器３２−２に供給し、その後、垂直信号線２３−２を介して出力される画素信号を、スイッチ４１ｄをオンにして比較器３２−２に供給することができる。このように、撮像素子１１は、画素信号を逐次的に比較器３２−２に供給するように切り替え部３１による切り替えが制御されることで、比較器３２−２を常にアクティブ状態とし、比較器３２−１を常にスタンバイ状態するような駆動を行うことができる。
【００３９】
しかしながら、上述したように、低消費電力モードにおける画素信号のＡＤ変換に常に一方の比較器３２を利用する場合、その比較器３２に固有のバラツキやノイズが縦筋となって見え易くなる傾向があり、画質の劣化が懸念される。
【００４０】
そこで、撮像素子１１では、低消費電力モードにおける画素信号のＡＤ変換に比較器３２−１および３２−２を交互に利用して、それぞれアクティブ状態とスタンバイ状態とを交互に切り替えるように切り替え部３１が制御される。
【００４１】
例えば、図３Ｂに示すように、垂直信号線２３−１を介して出力される画素信号を、スイッチ４１ａをオンにして比較器３２−１に供給し、その後、垂直信号線２３−２を介して出力される画素信号を、スイッチ４１ｄをオンにして比較器３２−２に供給する。続いて、垂直信号線２３−２を介して出力される画素信号を、スイッチ４１ｂをオンにして比較器３２−１に供給し、その後、垂直信号線２３−１を介して出力される画素信号を、スイッチ４１ｃをオンにして比較器３２−２に供給する。
【００４２】
このように、撮像素子１１は、比較器３２−１および３２−２に交互に画素信号を供給するように切り替え部３１を制御することで、比較器３２−１および３２−２は、それぞれ交互にアクティブ状態とスタンバイ状態とを繰り返すことになる。即ち、撮像素子１１では、比較器３２−１および３２−２が画素信号のＡＤ変換を交互に（時分割に）繰り返すことができる。
【００４３】
従って、撮像素子１１は、比較器３２−１および３２−２に固有のバラツキやノイズがあったとしても、比較器３２−１および３２−２によりＡＤ変換される画素信号が交互に並ぶような画像となる。その結果、撮像素子１１は、低消費電力モードにおいて、上述したような縦筋が見え易くなることを回避（例えば、点線のように見え難く）することができ、画質の劣化を抑制することができる。例えば、撮像素子１１は、リセットノイズの他、他の原理で発生するノイズや、個別の比較器３２に発生する固定的なパターンとなる縦筋が画像に与える悪影響を抑制することができる。
【００４４】
＜撮像素子の他の構成例＞
【００４５】
図４は、１２並列ＡＤ変換を採用した撮像素子１１の構成例を示すブロック図である。
【００４６】
図４に示すように、撮像素子１１は、行列状に配置される複数の画素２１の１列ごとに、比較器３２が１２個ずつ配置されて構成される。なお、図４に示す画素２１は、画素共有構造は採用されておらず、１２個の画素２１−１乃至２１−１２が順に、１２本の垂直信号線２３−１乃至２３−１２にそれぞれ接続されている。そして、１２本の垂直信号線２３−１乃至２３−１２と、１２個の比較器３２−１乃至３２−１２との間に、１２個の切り替え部３１−１乃至３１−１２がそれぞれ配置されている。
【００４７】
例えば、切り替え部３１−１は、垂直信号線２３−１乃至２３−１２と比較器３２−１との間を接続し、切り替え部３１−２は、垂直信号線２３−１乃至２３−１２と比較器３２−２との間を接続する。以下、同様に、切り替え部３１−１２は、垂直信号線２３−１乃至２３−１２と比較器３２−１２との間を接続する。従って、切り替え部３１−１乃至３１−１２は、１列に配置される画素２１と、比較器３２−１乃至３２−１２の全てとを任意に接続することができる。
【００４８】
そして、例えば、撮像素子１１が高速撮像モードであるとき、切り替え部３１−１乃至３１−１２は、垂直信号線２３−１乃至２３−１２それぞれを介して出力される画素信号が並列的に、比較器３２−１乃至３２−１２に供給される接続構成となる。従って、撮像素子１１は、比較器３２−１乃至３２−１２が並列的にアクティブ状態となって画素信号のＡＤ変換を行うことで、画素信号のＡＤ変換に要する時間を略１／１２に短縮することができる。
【００４９】
一方、撮像素子１１が低消費電力モードであるとき、切り替え部３１−１乃至３１−１２は、垂直信号線２３−１乃至２３−１２それぞれを介して出力される画素信号が逐次的に、比較器３２−１乃至３２−１２いずれかに供給される接続構成となる。従って、撮像素子１１は、比較器３２−１乃至３２−１２のうちのいずれか１つがアクティブ状態となって画素信号のＡＤ変換を行うことで、画素信号のＡＤ変換に要する消費電力を低減することができる。
【００５０】
そして、撮像素子１１は、低消費電力モードにおいて、比較器３２−１乃至３２−１２のうちの、いずれか１つを順番に、画素信号のＡＤ変換に利用することを繰り返すことができる。従って、上述したように、撮像素子１１は、低消費電力モードにおける画質の劣化を抑制することができる。
【００５１】
＜積層構造で構成された撮像素子の構成例＞
【００５２】
図５には、積層構造で構成された撮像素子１１の構成例が示されている。
【００５３】
図５に示すように、撮像素子１１は、センサ回路チップ１０１およびロジック回路チップ１０２を積層した積層構造で構成することができる。
【００５４】
センサ回路チップ１０１には、図１に示したように、複数の画素２１が行列状に配置された画素アレイ部１２が形成されるとともに、上下チップ接続部１１１乃至１１３が形成される。上下チップ接続部１１１乃至１１３には、センサ回路チップ１０１をロジック回路チップ１０２に電気的に接続するための複数のコンタクト部が設けられている。
【００５５】
例えば、センサ回路チップ１０１は、画素アレイ部１２の上方に設けられた上下チップ接続部１１１と、画素アレイ部１２の下方に設けられた上下チップ接続部１１２との両方を介して、画素アレイ部１２からロジック回路チップ１０２へ画素信号を出力することができる。また、センサ回路チップ１０１は、画素アレイ部１２の側方に設けられた上下チップ接続部１１３を介して、ロジック回路チップ１０２から画素アレイ部１２へ駆動信号を供給することができる。
【００５６】
ロジック回路チップ１０２には、図１の垂直駆動回路１３および参照信号生成回路１７−１および１７−２が形成される。また、ロジック回路チップ１０２に形成される画素アンプ負荷回路１３１−１および１３１−２、ＡＤ回路１３２−１および１３２−２、並びに、カウンタ回路１３３−１および１３３−２は、図１のカラム信号処理回路１４を構成する。
【００５７】
また、ロジック回路チップ１０２には、センサ回路チップ１０１の上下チップ接続部１１１乃至１１３に対応する箇所に、上下チップ接続部１２１乃至１２３が形成されており、それぞれ対応するコンタクト部が互いにメタル接合される。さらに、ロジック回路チップ１０２は、画素アレイ部１２から出力される画素信号に対する各種の信号処理を行う画像信号処理部１４１を備えている。
【００５８】
このように構成される撮像素子１１では、切り替え部３１および比較器３２（上述の図２または図４参照）は、任意の位置に実装することができ、例えば、ＡＤ回路１３２−１および１３２−２にそれぞれ実装することができる。または、切り替え部３１および比較器３２をセンサ回路チップ１０１に実装してもよい。
【００５９】
そして、撮像素子１１は、低消費電力モードにおいて、切り替え部３１を介して画素信号を供給する比較器３２の切り替えを制御することで、上述したような縦筋が見え易くなることを回避することができ、画質の劣化を抑制することができる。
【００６０】
なお、例えば、撮像素子１１は、高速で撮像された画像を、外部に出力する前に一時的に保持するメモリチップ（図示せず）を積層した３層構造を採用してもよい。
【００６１】
＜比較器の選択的な利用＞
【００６２】
図６を参照して、比較器３２の選択的な利用について説明する。
【００６３】
上述したように、撮像素子１１が低消費電力モードであるとき、所定数の比較器３２の中から順次、画素信号が供給される比較器３２が切り替えられてＡＤ変換に利用されるように制御回路１８による制御が行われる。このとき、制御回路１８は、所定数の比較器３２全てを画素信号のＡＤ変換に利用するのではなく、任意の比較器３２だけを選択してＡＤ変換に利用することができる。
【００６４】
例えば、撮像素子１１の製造時の検査工程において、カラム信号処理回路１４に形成される全ての比較器３２の特性を検査した結果、特性が良好でない比較器３２を、例えば、OTP ROM（One Time Programable Read Only Memory）などに記憶させる。そして、制御回路１８は、撮像素子１１が低消費電力モードであるとき、特性が良好でないと記憶されている比較器３２を画素信号のＡＤ変換に利用せずに、特性が良好であると予め特定された比較器３２を画素信号のＡＤ変換に選択的に利用することができる。
【００６５】
例えば、図６を参照して、４つの比較器３２−１乃至３２−４のうち、比較器３２−２の特性が良好でない場合について説明する。
【００６６】
図６Ａに示すように、４つの比較器３２−１乃至３２−４の全てをＡＤ変換に利用して、それらに順次、画素信号の供給を切り替えると、画素２１の４行ごとに、特性が良好でない比較器３２−２により画素信号がＡＤ変換される。この場合、画像には、上述したような縦筋が見え易くなることはないが、比較器３２−２によりＡＤ変換された画素信号に発生するノイズが点線のように見えることになる。
【００６７】
これに対し、図６Ｂに示すように、４つの比較器３２−１乃至３２−４のうち、比較器３２−１、比較器３２−３、および比較器３２−４を選択的に利用することで、比較器３２−２により画素信号がＡＤ変換されることが回避される。従って、この場合、画像には、図６Ａのようなノイズが画素信号に発生することはなく、画質の向上を図ることができる。
【００６８】
このように、制御回路１８が、特性が良好な比較器３２−１、比較器３２−３、および比較器３２−４を、画素信号のＡＤ変換に選択的に利用することで、撮像素子１１は、より高画質な画像を撮像することができる。
【００６９】
なお、上述したような撮像素子１１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。
【００７０】
＜撮像装置の構成例＞
【００７１】
図７は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
【００７２】
図７に示すように、撮像装置２０１は、光学系２０２、撮像素子２０３、信号処理回路２０４、モニタ２０５、およびメモリ２０６を備えて構成され、静止画像および動画像を撮像可能である。
【００７３】
光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子２０３に導き、撮像素子２０３の受光面（センサ部）に結像させる。
【００７４】
撮像素子２０３としては、上述した撮像素子１１が適用される。撮像素子２０３には、光学系２０２を介して受光面に結像される像に応じて、一定期間、電子が蓄積される。そして、撮像素子２０３に蓄積された電子に応じた信号が信号処理回路２０４に供給される。
【００７５】
信号処理回路２０４は、撮像素子２０３から出力された画素信号に対して各種の信号処理を施す。信号処理回路２０４が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０５に供給されて表示されたり、メモリ２０６に供給されて記憶（記録）されたりする。
【００７６】
このように構成されている撮像装置２０１では、上述した撮像素子１１を適用することで、例えば、低消費電力モードにおける画質の劣化を抑制して、より高画質な画像を撮像することができる。
【００７７】
＜イメージセンサの使用例＞
【００７８】
図８は、上述のイメージセンサを使用する使用例を示す図である。
【００７９】
上述したイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
【００８０】
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
【００８１】
なお、本技術は以下のような構成も取ることができる。
（１）
行列状に配置される複数の画素の１列ごとに所定数ずつ設けられ、前記画素から出力される画素信号のＡＤ（Analog to Digital）変換を行う際に、前記画素信号と参照信号とを比較する比較器と、
前記１列に配置された前記画素から出力される前記画素信号が、所定数の前記比較器それぞれに並列的に供給される接続構成と、所定数の前記比較器のいずれかに逐次的に供給される接続構成との両方で、前記画素と所定数の前記比較器全てとを接続することができ、前記画素信号が供給される前記比較器を切り替える切り替え部と
を備える固体撮像素子。
（２）
前記画素信号が逐次的にＡＤ変換されるモードである場合に、所定数の前記比較器の中から順次、前記画素信号が供給される前記比較器が切り替えられてＡＤ変換に利用されるように前記切り替え部を制御する制御部
をさらに備える上記（１）に記載の固体撮像素子。
（３）
前記制御部は、所定数の前記比較器のうち、予め特定された特性が良好な前記比較器を前記画素信号のＡＤ変換に選択的に利用する
上記（２）に記載の固体撮像素子。
（４）
各列の前記画素から出力される画素信号を並列的にＡＤ変換する列並列ＡＤ変換処理部をさらに備え、
前記列並列ＡＤ変換処理部において、前記画素の１列ごとに、所定数の前記比較器と前記切り替え部とが設けられる
上記（１）から（３）までのいずれかに記載の固体撮像素子。
（５）
前記画素は、画素信号を出力するための素子を複数の前記画素により共有する画素共有構造である
上記（１）から（４）までのいずれかに記載の固体撮像素子。
（６）
複数の前記画素が形成されるセンサ回路チップと、前記画素を駆動するための回路が形成されるロジック回路チップとが積層された積層構造である
上記（１）から（５）までのいずれかに記載の固体撮像素子。
（７）
行列状に配置される複数の画素の１列ごとに所定数ずつ設けられ、前記画素から出力される画素信号のＡＤ（Analog to Digital）変換を行う際に、前記画素信号と参照信号とを比較する比較器と、
前記１列に配置された前記画素から出力される前記画素信号が、所定数の前記比較器それぞれに並列的に供給される接続構成と、所定数の前記比較器のいずれかに逐次的に供給される接続構成との両方で、前記画素と所定数の前記比較器全てとを接続することができ、前記画素信号が供給される前記比較器を切り替える切り替え部と
を備える固体撮像素子の制御方法であって、
前記画素信号が逐次的にＡＤ変換されるモードである場合に、所定数の前記比較器の中から順次、前記画素信号が供給される前記比較器が切り替えられてＡＤ変換に利用されるように前記切り替え部を制御する
制御方法。
（８）
行列状に配置される複数の画素の１列ごとに所定数ずつ設けられ、前記画素から出力される画素信号のＡＤ（Analog to Digital）変換を行う際に、前記画素信号と参照信号とを比較する比較器と、
前記１列に配置された前記画素から出力される前記画素信号が、所定数の前記比較器それぞれに並列的に供給される接続構成と、所定数の前記比較器のいずれかに逐次的に供給される接続構成との両方で、前記画素と所定数の前記比較器全てとを接続することができ、前記画素信号が供給される前記比較器を切り替える切り替え部と
を有する固体撮像素子を備える電子機器。
【００８２】
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【００８３】
１１  撮像素子，  １２  画素アレイ部，  １３  垂直駆動回路，  １４  カラム信号処理回路，  １５  水平駆動回路，  １６  出力回路，  １７  参照信号生成回路，  １８  制御回路，  ２１  画素，  ２２  水平信号線，  ２３  垂直信号線，  ２４  データ出力信号線，  ３１  切り替え部，  ３２  比較器，  ４１ａ乃至４１ｄ  スイッチ
【図１】
2018078370.tif 000003
【図２】
2018078370.tif 000004
【図３】
2018078370.tif 000005
【図４】
2018078370.tif 000006
【図５】
2018078370.tif 000007
【図６】
2018078370.tif 000008
【図７】
2018078370.tif 000009
【図８】
2018078370.tif 000010