(57)【要約】【課題】本発明は、積層セラミック電子部品及びその製造方法に関する。【解決手段】本発明による積層セラミック電子部品は、外部電極が形成されたセラミック本体と、上記セラミック本体の内部にセラミック層を挟んで積層配置された内部電極と、を含み、上記セラミック本体は長さが幅より小さく、上記内部電極の積層数は２５０以上であり、上記セラミック層の厚さをＴｄ、上記内部電極の厚さをＴｅとするとき、０．５≦Ｔｅ／Ｔｄ≦２．０であり、上記長さ方向及び上記厚さ方向が形成する断面において、上記セラミック本体の中央部の厚さをＴｍ、上記セラミック本体の端部の厚さをＴａとするとき、０．９≦Ｔａ／Ｔｍ≦０．９７であることを特徴とする。本発明によると、等価直列インダクタンスが小さい積層セラミック電子部品が得られる。【選択図】図４
2018078332.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向において対向する外部電極が形成されたセラミック本体と、
前記セラミック本体の内部にセラミック層を挟んで配置された内部電極と、
を含み、
前記第１の方向及び前記内部電極が積層された積層方向に垂直な方向を第２の方向とするとき、前記セラミック本体は前記第１の方向における長さが前記第２の方向における長さより短く、
前記内部電極の積層数は２５０以上であり、
前記セラミック層の厚さをＴｄ、前記内部電極の厚さをＴｅとするとき、０．５≦Ｔｅ／Ｔｄ≦２．０であり、
前記第１の方向及び前記積層方向が形成する断面において、前記セラミック本体の前記第１の方向の中央部の前記積層方向の長さをＴｍ、前記セラミック本体の前記第１の方向の端部の前記積層方向の長さをＴａとするとき、０．９≦Ｔａ／Ｔｍ≦０．９７であり、
前記中央部より厚さが薄い前記端部には前記内部電極の一部が含まれ、前記端部と前記中央部において前記内部電極の上面位置は互いに異なり、前記内部電極の端部と中央部の間に配置され、前記端部と中央部を連結する領域は傾斜された形状である、積層セラミック電子部品。
【請求項２】
前記セラミック本体の前記第１の方向の中央部は、前記セラミック本体の中心から前記第１の方向の両側へそれぞれ前記セラミック本体の前記第１の方向の長さの１５％以内の区間である、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記セラミック本体の前記第１の方向の端部は、前記セラミック本体の前記第１の方向の端から前記第１の方向に前記セラミック本体の前記第１の方向の長さの１０％以内の区間である、請求項１または２に記載の積層セラミック電子部品。
【請求項４】
前記内部電極は、隣り合う内部電極と重なって容量形成に寄与する容量部と、前記容量部の一部が延びて前記セラミック本体の外部に引き出される引出部と、を含み、前記引出部は前記容量部より厚い、請求項１から３の何れか１項に記載の積層セラミック電子部品。
【請求項５】
前記外部電極は、前記セラミック本体の前記第１の方向において対向する面に形成されるとともに、前記第１の方向において対向する面に隣接する面の一部に延びて形成される、請求項１から４の何れか１項に記載の積層セラミック電子部品。
【請求項６】
前記セラミック層の厚さＴｄは、隣り合う内部電極の容量部の間に存在するセラミック層の厚さである、請求項１から５の何れか１項に記載の積層セラミック電子部品。
【請求項７】
前記内部電極の厚さＴｅは、前記内部電極の容量部の厚さである、請求項１から６の何れか１項に記載の積層セラミック電子部品。
【請求項８】
前記第１の方向及び前記積層方向が形成する断面は、前記セラミック本体の中心から前記第２の方向の両側へそれぞれ前記セラミック本体の前記第２の方向の長さの４０％区間内に存在する、請求項１から７の何れか１項に記載の積層セラミック電子部品。
【請求項９】
セラミック層を挟んで内部電極が２５０層以上積層され、積層方向に垂直な第１の方向の長さが前記積層方向及び前記第１の方向に垂直な第２方向の長さより短い直方体状のグリーンチップを設ける段階と、
未圧着部の前記積層方向の長さに対する圧着部の前記積層方向の長さの比が０．９〜０．９７となるように前記グリーンチップの前記第１の方向の端部を圧着する段階と、
前記グリーンチップを焼結する段階と、
焼結チップの、前記第１の方向において対向する面に外部電極を形成する段階と、
を含み、
前記圧着された端部には前記内部電極の一部が含まれ、前記内部電極の圧着された端部と中央部の間に配置され、前記端部と中央部を連結する領域は傾斜された形状である、積層セラミック電子部品の製造方法。
【請求項１０】
前記グリーンチップを設ける段階において、隣り合う内部電極をそれぞれ前記グリーンチップの対向する面に露出させる、請求項９に記載の積層セラミック電子部品の製造方法。
【請求項１１】
前記グリーンチップを設ける段階において、前記内部電極は、引出部が容量部より厚く形成される、請求項９または１０に記載の積層セラミック電子部品の製造方法。
【請求項１２】
前記圧着する段階において、前記圧着は、前記積層方向に行われる、請求項９から１１の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項１３】
前記外部電極を形成する段階において、前記外部電極は、前記第１の方向において対向する面に隣接する面の一部に延びて形成される、請求項９から１２の何れか１項に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品及びその製造方法に関し、より詳細には、等価直列インダクタンスが小さい積層セラミック電子部品に関する。
【背景技術】
【０００２】
近年、電子製品の小型化及び高容量化に伴い、電子製品に用いられる電子部品の小型化及び高容量化も求められている。これにより、積層型セラミック電子部品への需要が増大している。
【０００３】
積層セラミックキャパシタの場合、等価直列インダクタンス（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｉｎｄｕｃｔａｎｃｅ、以下、「ＥＳＬ」という）が大きくなると、電子製品の性能が低下する可能性があり、電子部品が小型化及び高容量化するほど、ＥＳＬの増加が電子部品の性能低下に及ぶ影響は相対的に大きくなる。
【０００４】
いわゆる、「ＬＩＣＣ（Ｌｏｗ  Ｉｎｄｕｃｔａｎｃｅ  Ｃｈｉｐ  Ｃａｐａｃｉｔｏｒ）」は、外部端子間の距離を減少させて電流の流れの経路を減少させ、これにより、キャパシタのインダクタンスを減らすためのものである。
【０００５】
しかしながら、内部電極の容量部と引出部の電極の密度差を減らすために引出部に対して圧着を行う場合、圧着によって内部電極が折れるか又は曲がる可能性があり、これにより、却って電流の流れの経路が長くなってＥＳＬが増加することがある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】韓国特許登録１０−０２７１９１０号
【特許文献２】韓国特許公開２００３−００１４７１２号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、ＥＳＬが小さい積層セラミック電子部品及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一実施形態による積層セラミック電子部品は、外部電極が形成されたセラミック本体と、上記セラミック本体の内部にセラミック層を挟んで配置された内部電極と、を含み、上記外部電極を連結して延びる方向を「長さ方向」、上記内部電極が積層された方向を「厚さ方向」、上記長さ方向及び上記厚さ方向に垂直な方向を「幅方向」とするとき、上記セラミック本体は長さが幅より小さく、上記内部電極の積層数は２５０以上であり、上記セラミック層の厚さをＴｄ、上記内部電極の厚さをＴｅとするとき、０．５≦Ｔｅ／Ｔｄ≦２．０であり、上記長さ方向及び上記厚さ方向が形成する断面において、上記セラミック本体の長さ方向の中央部の厚さをＴｍ、上記セラミック本体の端部の厚さをＴａとするとき、０．９≦Ｔａ／Ｔｍ≦０．９７であることができる。
【０００９】
上記セラミック本体の長さ方向の中央部は、上記セラミック本体の中心から上記長さ方向の両側へそれぞれ上記セラミック本体の長さの１５％以内の区間であることができる。
【００１０】
上記セラミック本体の端部は、上記セラミック本体の端から上記長さ方向に上記セラミック本体の長さの１０％以内の区間であることができる。
【００１１】
上記内部電極は、隣り合う内部電極と重なって容量形成に寄与する容量部と、上記容量部の一部が延びて上記セラミック本体の外部に引き出される引出部と、を含み、上記引出部は、上記容量部より厚いことができる。
【００１２】
上記外部電極は、上記セラミック本体の長さ方向に対向する端面及び上記長さ方向に対向する端面に隣接する他面の一部に延びて形成されることができる。
【００１３】
上記セラミック層の厚さは、隣り合う内部電極の容量部の間に存在するセラミック層の厚さであることができる。
【００１４】
上記内部電極の厚さは、上記内部電極の容量部の厚さであることができる。
【００１５】
上記長さ方向及び上記厚さ方向が形成する断面は、上記セラミック本体の中心から幅方向の左右へそれぞれ上記セラミック本体の幅の４０％区間内に存在することができる。
【００１６】
本発明の他の実施形態による積層セラミック電子部品の製造方法は、セラミック層を挟んで内部電極が２５０層以上積層され長さが幅より小さい直方体状のグリーンチップを設ける段階と、未圧着部の厚さに対する圧着部の厚さの比が０．９〜０．９７となるように上記グリーンチップの長さ方向の端部を圧着する段階と、上記グリーンチップを焼結する段階と、焼結チップの長さ方向の端面に外部電極を形成する段階と、を含むことができる。
【００１７】
上記グリーンチップを設ける段階において、隣り合う内部電極をそれぞれ上記グリーンチップの対向する面に露出させることができる。
【００１８】
上記グリーンチップを設ける段階において、上記内部電極は、引出部が容量部より厚く形成されることができる。
【００１９】
上記圧着する段階において、上記圧着は、内部電極の厚さ方向に行われることができる。
【００２０】
上記外部電極を形成する段階において、上記外部電極は、上記長さ方向の端面に隣接する他面の一部に延びて形成されることができる。
【発明の効果】
【００２１】
本発明によると、等価直列インダクタンスが小さい積層セラミック電子部品が得られる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態による積層セラミック電子部品の斜視図である。
【図２】本発明の一実施形態によるセラミック本体を示す模式図である。
【図３】図２の分解斜視図である。
【図４】図１のＸ−Ｘ'線に沿う断面図である。
【図５】本発明の一実施形態による内部電極の変形例を示す模式図である。
【図６】本発明の一実施形態による内部電極の変形例を示す模式図である。
【図７】本発明の一実施形態による内部電極の変形例を示す模式図である。
【図８】セラミック層の厚さ及び内部電極の厚さの測定に関する模式図である。
【発明を実施するための形態】
【００２３】
以下、添付図面を参照して本発明の好ましい実施形態を説明する。
【００２４】
但し、本発明の実施形態は、多様な他の形態に変形されることができ、本発明の範囲が後述する実施形態に限定されるものではない。
【００２５】
また、本発明の実施形態は、当業界における平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。
【００２６】
したがって、図面における要素の形状及びサイズなどは、より明確な説明のために誇張されることがある。なお、図面上の同一符号で表示される要素は、同一の要素である。
【００２７】
積層セラミック電子部品には、積層セラミックキャパシタ、積層型チップインダクター、チップビーズ、チップバリスター等がある。
【００２８】
以下では、積層セラミックキャパシタを例に挙げて詳述するが、本発明がこれに制限されるものではない。
【００２９】
図１は本発明の一実施形態による積層セラミック電子部品の斜視図であり、図２は本発明の一実施形態によるセラミック本体を示す模式図であり、図３は図２の分解斜視図であり、図４は図１のＸ−Ｘ'線に沿う断面図であり、図５から図７は本発明の一実施形態による内部電極の変形例を示す模式図であり、図８はセラミック層の厚さ及び内部電極の厚さの測定に関する模式図である。
【００３０】
図１を参照すると、本発明の一実施形態による積層セラミック電子部品は、セラミック本体１０と、内部電極３１と、外部電極２１、２２と、を含むことができる。
【００３１】
図１を参照すると、外部電極２１、２２を連結して延びる方向（「Ｌ方向」）を「長さ方向」、内部電極３１が積層された方向（「Ｔ方向」）を「積層方向」又は「厚さ方向」、長さ方向及び積層方向に垂直な方向（「Ｗ方向」）を「幅方向」とすることができる。長さ方向は第１の方向の一例であってよく、幅方向は第２の方向の一例であってよい。
【００３２】
セラミック本体１０は、高い誘電率を有するセラミック材料からなることができ、セラミック材料としては、これに制限されず、チタン酸バリウム系又はチタン酸ストロンチウム系材料等を用いることができる。
【００３３】
セラミック本体１０は複数のセラミック層を積層した後に焼結させたもので、隣接するセラミック層同士は境界を視認できない程度に一体化されていることができる。
【００３４】
セラミック本体１０は、直方体であることができる。具体的には、セラミック本体１０は、厚さ方向に対向する上面（ｔｏｐ  ｓｕｒｆａｃｅ）Ｓ１及び下面（ｂｏｔｔｏｍ  ｓｕｒｆａｃｅ）Ｓ２、長さ方向に対向する端面（ｅｎｄ  ｓｕｒｆａｃｅ）Ｓ５、Ｓ６、及び幅方向に対向する側面（ｓｉｄｅ  ｓｕｒｆａｃｅ）Ｓ３、Ｓ４を有することができる。但し、製造工程上の誤差等によって実際には完全な直方体状を有することができない可能性もある。
【００３５】
セラミック本体１０は、長さが幅より小さい。
【００３６】
一般的な積層セラミック電子部品は長さが幅より長く、セラミック本体１０の長さ方向に対向する端面Ｓ５、Ｓ６に外部電極２１、２２が配置されている。この場合、外部電極２１、２２への交流の印加時、電流の経路が長いため電流ループがより大きく形成されることがあり、誘導磁場のサイズが大きくなるためインダクタンスが増加することがある。
【００３７】
電流の経路を減少させるために、セラミック本体１０の長さを幅より小さくすることができる。外部電極２１、２２間の長さが小さいため、電流の経路が小さくなり、これにより、電流ループが減少してインダクタンスを減少させることができる。このように長さが幅より小さい積層セラミック電子部品をＲＧＣ（Ｒｅｖｅｒｓｅ  Ｇｅｏｍｅｔｒｙ  Ｃａｐａｃｉｔｏｒ）又はＬＩＣＣ（Ｌｏｗ  Ｉｎｄｕｃｔａｎｃｅ  Ｃｈｉｐ  Ｃａｐａｃｉｔｏｒ）という。
【００３８】
内部電極の積層数は、２５０以上であることができる。
【００３９】
ＥＳＬ増加の問題は、内部電極３１、３２の積層数が２５０以上の場合に初めて発生する可能性がある。本実施形態はこのような問題点を解決するためのもので、これについては表１と関連して後述する。
【００４０】
セラミック層１１の厚さＴｄに対する内部電極３１、３２の厚さＴｅの比（Ｔｅ／Ｔｄ）は０．５〜２．０以下であることができる。
【００４１】
Ｔｅ／Ｔｄが０．５より小さい場合は、クラック又はデラミネーション発生の問題が生じない。Ｔｅ／Ｔｄが０．５以上の場合に初めてクラック又はデラミネーション発生の問題が生じる可能性があり、本実施形態はこのような問題を解決するためのものである。
【００４２】
Ｔｅ／Ｔｄが２．０より大きい場合、セラミック層１１の厚さより内部電極３１、３２の厚さが大きすぎるため、他の要素を変化させてもクラック又はデラミネーション（ｄｅｌａｍｉｎａｔｉｏｎ）の発生を防止することができない。
【００４３】
セラミック層の厚さＴｄに対する内部電極の厚さＴｅの比（Ｔｅ／Ｔｄ）と関連して発生する可能性があるクラック又はデラミネーションの問題は、下記の通りである。
【００４４】
内部電極３１、３２は導電性金属を含み、内部電極の熱膨張係数がセラミックの熱膨張係数より大きいため、熱履歴を経ながら反復的な膨張及び収縮によって内部電極３１、３２とセラミック層１１との界面に応力が集中し、結局、クラック又はデラミネーションが発生する可能性がある。
【００４５】
セラミック層の厚さに対する内部電極の厚さの比が小さい場合は、内部電極による膨張及び収縮の程度が小さいため、クラック又はデラミネーションを誘発するほどの応力が発生しない。したがって、クラック又はデラミネーションの問題が発生しない。
【００４６】
しかしながら、セラミック層の厚さに対する内部電極の厚さの比が大きい場合は、内部電極が占める比率がより大きいため、その分内部電極の膨張及び熱収縮が大きい可能性がある。したがって、クラック又はデラミネーションが発生する可能性がある。
【００４７】
セラミック層１１の厚さＴｄは、内部電極３１、３２の間に配置されるセラミック層１１の平均厚さを意味することができる。
【００４８】
セラミック層１１の平均厚さは、図８に示すように、セラミック本体１０の長さ方向及び厚さ方向の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）で１０，０００倍の倍率でイメージスキャンして測定することができる。
【００４９】
具体的には、スキャンされたイメージにおいてセラミック層１１の長さ方向に等間隔の３０個の地点における厚さを測定して平均値を測定することができる。
【００５０】
等間隔の３０個の地点は、容量部Ｐから抽出されることができる。
【００５１】
また、このような平均値の測定を１０個のセラミック層１１に拡張して行うと、セラミック層１１の厚さＴｄをより一般化することができる。
【００５２】
内部電極３１、３２の厚さＴｅは、内部電極の容量部Ｐの厚さであることができる。
【００５３】
内部電極３１、３２とセラミック層１１との熱膨張差によるデラミネーションは内部電極３１、３２の密度が高い容量部Ｐで発生し易いため、内部電極の容量部Ｐの厚さを調節してこれを解決することができる。
【００５４】
内部電極３１、３２の密度が低い引出部が重なっている領域では、内部電極３１、３２が占める分率が小さいため、内部電極３１、３２とセラミック層１１との熱膨張係数差によるデラミネーションは相対的に少なく発生する。
【００５５】
長さ方向及び厚さ方向が形成する断面（Ｌ−Ｔ断面）において、セラミック本体１０の長さ方向の中央部Ｅの厚さをＴｍ、セラミック本体１０の端部Ｂの厚さをＴａとするとき、０．９≦Ｔａ／Ｔｍ≦０．９７であることができる。
【００５６】
積層セラミックキャパシタにおいて、内部電極３１、３２の容量部Ｐが重なっている領域と引出部Ｑが重なっている領域は内部電極の密度が相違する。即ち、容量部Ｐが重なっている領域の内部電極の密度が引出部Ｑが重なっている領域より大きい。
【００５７】
ここで、内部電極３１、３２の密度は、長さ方向及び厚さ方向がなす断面（Ｌ−Ｔ断面）において、全面積のうち内部電極３１、３２の面積が占める比率を意味することができる。
【００５８】
上記内部電極３１、３２の密度差を減少させるために、引出部Ｑが重なっている領域Ｑ'を圧着することができる。圧着は、内部電極３１、３２の厚さ及びセラミック層１１の厚さ、セラミック本体１０の寸法等を考慮して適切な時間と圧力で行われることができる。
【００５９】
圧着された部分Ｂと圧着されていない部分Ａとの境界では内部電極３１、３２が折れるか又は曲がる可能性があり、この場合、電流の経路及び電流ループがその分増加し、結局、ＥＳＬの増加に繋がることがある。
【００６０】
このような現象は、外部電極間２１、２２の距離が短いＲＧＣ又はＬＩＣＣの場合に相対的により顕著に発生する可能性がある。
【００６１】
セラミック本体１０の中央部Ｅの厚さＴｍは、セラミック本体１０の長さ方向の中央部Ｅにおいて下方へ膨らんだ最下点から上方へ膨らんだ最上点までの距離で定義することができる。
【００６２】
セラミック本体１０の長さ方向の中央部Ｅは、図２及び図４を参照すると、セラミック本体１０の中心Ｃから長さ方向の両側へそれぞれセラミック本体１０の長さの１５％以内の区間であることができる。
【００６３】
セラミック本体１０は、端部Ｂが圧着されるため、圧着されない中間部分Ａは上下に膨らんでおり、膨らんでいる部分の最上点及び最下点が上記範囲内に形成されることができる。
【００６４】
セラミック本体１０の端部Ｂは、セラミック本体１０の端から長さ方向にセラミック本体１０の長さの１０％以内の区間であることができる。
【００６５】
セラミック本体１０の端部Ｂの厚さは、平均厚さであることができる。
【００６６】
セラミック本体１０は内部電極３１、３２の積層方向に上下圧着されるため、圧着された端部Ｂは平らであり、圧着された端部Ｂの下面から上面までの厚さをセラミック本体の端部Ｂの厚さＴａとする。
【００６７】
Ｔａ／Ｔｍが０．９より小さい場合は電流の流れの経路及び電流の流れのループが増加してＥＳＬが増加し、Ｔａ／Ｔｍが０．９７より大きい場合はデラミネーション不良が発生する可能性がある。
【００６８】
圧着を強くしてセラミック本体１０の長さ方向の中央部Ｅの厚さＴｍに対する端部Ｂの厚さＴａの比（Ｔａ／Ｔｍ）が大きくなると、内部電極３１、３２とセラミック層１１との接合はより強くなることができるが、電流の経路の増加によってＥＳＬが増加する可能性がある。
【００６９】
逆に、圧着を弱くすると、電流の経路が殆ど増加しないため、ＥＳＬが増加しないが、内部電極３１、３２とセラミック層１１との接合力が弱いため、デラミネーションが発生する可能性がある。
【００７０】
長さ方向及び厚さ方向が形成する断面（Ｌ−Ｔ断面）は、セラミック本体１０の中心Ｃから幅方向の両側へそれぞれセラミック本体１０の幅の４０％以内の区間に存在することができる。
【００７１】
これは、上記範囲内ではセラミック本体１０の厚さＴｄが安定的であり、上記範囲を外れる場合はセラミック本体１０の厚さが安定的ではないためである。
【００７２】
セラミック本体１０の両側の端部Ｂの厚さは同一であることができる。
【００７３】
セラミック本体１０を対称構造で形成することにより、ツームストーン（ｔｏｍｂｓｔｏｎｅ）不良を防止することができる。
【００７４】
セラミック本体１０は、これに制限されず、チタン酸バリウム又はチタン酸ストロンチウムを含むことができる。セラミック本体１０は、高誘電率のセラミック材料を含めば良い。
【００７５】
高誘電率の誘電材料が極性の異なる電極の間に位置する場合、誘電材料内に存在する電気双極子（ｅｌｅｃｔｒｉｃ  ｄｉｐｏｌｅ）が外部電場に反応して整列され、これにより、電極にはより多くの電荷が誘導されるため、より多くの電気エネルギーが蓄積されることができる。
【００７６】
内部電極３１、３２は、セラミック本体１０の内部にセラミック層１１を挟んで積層配置されることができる。
【００７７】
内部電極３１は、隣り合う内部電極３２と重なって容量形成に寄与する容量部Ｐと、上記容量部Ｐの一部が延びてセラミック本体１０の外部に引き出される引出部Ｑと、を含むことができる。
【００７８】
内部電極３１、３２の引出部Ｑは、容量部Ｐより厚いことができる。
【００７９】
セラミック本体１０のうち内部電極の容量部Ｐが重なっている領域Ｐ'は引出部Ｑが重なっている領域Ｑ'より内部電極３１、３２の密度が高いため、内部電極３１、３２の密度差を減らすために引出部Ｑが重なっている領域Ｑ'に対して圧着を行うことができる。
【００８０】
圧着とは別個に内部電極３１、３２の密度差を減らすために内部電極３１、３２の容量部Ｐより引出部Ｑをさらに厚く形成することができる。
【００８１】
導電性ペーストをスクリーン印刷する等の方法を用いて内部電極３１、３２を形成するが、内部電極３１、３２の引出部Ｑに対してはスクリーン印刷を数回繰り返すことにより引出部Ｑを容量部Ｐより厚く形成することができる。
【００８２】
図５から図７は、本実施形態の内部電極３１、３２の変形例である。
【００８３】
図５は内部電極３１、３２の容量部Ｐがそのまま延びて引出部Ｑを形成する場合であり、図６は引出部Ｑのサイズが容量部Ｐのサイズより小さい場合であり、図７は引出部Ｑが二つに分割されて形成された場合である。但し、内部電極３１、３２の形態は図５から図７に限定されず、必要に応じて多様な形態に変形されることができる。
【００８４】
図８を参照すると、内部電極３１、３２の厚さＴｅは、セラミック本体１０の長さ方向及び厚さ方向の断面（Ｌ−Ｔ断面）を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンして測定することができる。
【００８５】
例えば、図８のようにセラミック本体１０の幅方向の中央部Ｈに沿う長さ及び厚さ方向の断面（Ｌ−Ｔ断面）を走査電子顕微鏡で１０，０００倍の倍率でスキャンしたイメージから抽出された任意の内部電極３１、３２に対し、長さ方向に等間隔の３０個の地点における厚さを測定して平均値を測定することができる。
【００８６】
セラミック本体１０の幅方向の中央部Ｈは、図２及び図４を参照すると、セラミック本体１０の中心Ｃから幅方向の両側へそれぞれセラミック本体１０の幅の４０％以内の区間であることができる。これは、上記範囲内では内部電極３１、３２の厚さＴｅが安定的な値を示すためである。
【００８７】
等間隔の３０個の地点は、内部電極３１、３２の容量部で測定されることができる。
【００８８】
また、このような平均値の測定を１０個以上の内部電極３１、３２に拡張して行うことにより、内部電極３１、３２の厚さＴｅをより一般化することができる。
【００８９】
内部電極３１、３２は、金、銀、銅、ニッケル、パラジウム及びその合金からなる群から選択された少なくとも一つを含むことができる。しかしながら、これに制限されず、内部電極３１、３２に導電性を付与できる金属であればいずれも良い。
【００９０】
金、銀、パラジウム等の貴金属は、高価であるが、焼結時に酸化の問題がなく、ニッケル等のベース金属は、相対的に低価で費用の面において有利であるが、金属の酸化を防止するために焼結雰囲気を還元雰囲気に維持しなければならない短所がある。
【００９１】
外部電極２１、２２は、セラミック本体１０の長さ方向に対向する端面Ｓ５、Ｓ６及びこの端面Ｓ５、Ｓ６に隣接する他面Ｓ１〜Ｓ４の一部に延びて形成されることができる。
【００９２】
外部電極２１、２２は、セラミック本体１０の圧着された端部をカバーすることができる。
【００９３】
外部電極２１、２２は、これに制限されず、銅等の導電性金属を含むことができ、緻密度向上のためにガラス成分をさらに含むこともできる。
【００９４】
本発明の他の実施形態は、グリーンセラミック層を挟んで内部電極が２５０層以上積層され長さが幅より小さい直方体状のグリーンチップを設ける段階と、未圧着部の厚さに対する圧着部の厚さの比が０．９〜０．９７となるように上記グリーンチップの長さ方向の端部を圧着する段階と、上記グリーンチップを焼結する段階と、焼結チップの長さ方向の側面に外部電極を形成する段階と、を含むことができる。
【００９５】
まず、グリーンセラミック層を挟んで内部電極が２５０層以上積層され長さが幅より小さい直方体状のグリーンチップを設ける段階を行うことができる。
【００９６】
セラミック粉末、有機溶媒、バインダー等を混合しボールミリングを行ってセラミックスラリーを製造し、これをドクターブレード等の方式を用いて薄い厚さのグリーンシートを製造することができる。
【００９７】
セラミックスラリーの場合と同様の方法で導電性金属を含む導電性ペーストを製造し、スクリーン印刷等の方法でグリーンシート上に内部電極を形成することができる。
【００９８】
内部電極が形成されたグリーンシートを２５０層以上積層し加圧してグリーンシート積層体を形成し、これを切断してグリーンチップを製造することができる。
【００９９】
内部電極はグリーンチップの対向する面にそれぞれ露出されることができ、内部電極が露出される面を連結して延びる方向を長さ方向とすることができる。グリーンチップは、長さが幅より小さい直方体状を有することができる。
【０１００】
これは、外部端子間の距離を減らして電流の経路を減少させ、キャパシタのＥＳＬを減少させるためである。即ち、ＲＧＣ又はＬＩＣＣを製造するためである。
【０１０１】
内部電極は、容量形成に寄与する容量部と容量部の一部が延びてグリーンチップの外部に露出させる引出部とからなり、引出部が容量部より厚く形成されることができる。
【０１０２】
これは、容量部が積層された領域と引出部が積層された領域との内部電極の密度差を減らすためである。
【０１０３】
次に、上記グリーンチップの長さ方向の端部を圧着する段階を行うことができる。圧着は内部電極の厚さ方向に行われることができる。
【０１０４】
グリーンチップにおいて容量部が積層された領域は引出部が積層された領域に比べて２倍の内部電極が積層されているため、容量部が積層された領域における内部電極の密度がより大きい。このような内部電極の密度差を減らすために、引出部が積層された領域を厚さ方向に圧着することができる。
【０１０５】
しかしながら、圧着が大きすぎると、内部電極の折れや曲がりも同様に大きくなるため、電流の経路が増加してＥＳＬが増加する可能性があり、圧着が小さすぎると、グリーンセラミック層と内部電極との接合が十分になされないため、デラミネーションが発生する可能性がある。上記問題が発生しない範囲は、グリーンチップの未圧着部の厚さに対する圧着部の厚さの比が０．９〜０．９７の場合である。
【０１０６】
次に、上記グリーンチップを焼結する段階を行うことができる。
【０１０７】
焼結前に焼結温度より低い温度でか焼工程を経ることができる。か焼工程によりグリーンチップ内に存在する有機物を除去することができる。内部電極としてニッケル等のベースメタルを用いる場合、内部電極が酸化して内部電極の導電性が減少する可能性があるため、還元雰囲気での焼結が要求されることもある。
【０１０８】
次に、焼結チップの長さ方向の側面に外部電極を形成する段階を行うことができる。外部電極は、上記長さ方向の側面に隣接する他面の一部に延びて形成されることができる。導電性金属を含むペーストを用いて印刷又はディッピング方式により外部電極を形成することができる。ペーストにガラス成分をさらに添加して外部電極の緻密度を向上させることができ、以後行われるメッキ工程におけるメッキ液の浸透を防止することができる。
【０１０９】
次に、外部電極上にソルダリングの容易性のためにメッキ層を形成することができる。メッキ層は、ニッケル又はスズメッキ層であることができる。
【０１１０】
セラミック本体は、チタン酸バリウムを含むことができる。
【０１１１】
内部電極は、金、銀、銅、ニッケル、パラジウム及びその合金からなる群から選択された少なくとも一つを含むことができる。
【０１１２】
外部電極は、銅を含むことができる。
【０１１３】
その他のセラミック本体、内部電極、外部電極に関する事項は、前述したのと同様である。
【０１１４】
以下では実施例及び比較例を参照して本発明について詳細に説明する。
【０１１５】
本発明の実施例及び比較例による積層セラミックキャパシタは下記のような方法により製造した。
【０１１６】
チタン酸バリウム粉末に、有機溶媒としてエタノール、バインダーとしてエチルセルロースを混合した後、これをジルコニアボールを用いてボールミリングしてセラミックスラリーを製造した。セラミックスラリーをポリエチレンフィルム上にドクターブレード方式により塗布し乾燥してセラミックグリーンシートを製造した。
【０１１７】
ニッケル粉末に、有機溶媒としてエタノール、バインダーとしてエチルセルロースを混合した後、これをボールミリングして導電性ペーストを製造した。
【０１１８】
導電性ペーストを用いてセラミックグリーンシート上に内部電極を形成した。
【０１１９】
内部電極が形成されたセラミックグリーンシートを交互に積層してセラミックグリーンシート積層体を製造した後、切断してグリーンチップを得た。内部電極の積層数は２４０、２５０、２６０とした。
【０１２０】
グリーンチップを１０００℃、還元雰囲気で焼結して焼結チップを得た。
【０１２１】
焼結チップに銅を主成分とする導電性ペーストを用いて外部電極を形成し、積層セラミックキャパシタを完成した。
【０１２２】
まず、内部電極の積層数の適正性を確認するために、上記製造方法により内部電極の積層数とセラミック層１１の厚さＴｄに対する内部電極３１、３２の厚さＴｅの比（Ｔｅ／Ｔｄ）を変化させながら積層セラミックキャパシタを製造した後、ＥＳＬを測定し、その結果を表１に示した。
【０１２３】
具体的には、内部電極３１、３２の積層数を２４０、２５０、２６０に変化させ且つＴｅ／Ｔｄを０．４、０．６、１．０、１．４に変化させながらＥＳＬを測定した。ＥＳＬは、チップを基板に実装した後にＶＮＡ（Ｖｅｃｔｏｒ  Ｎｅｔｗｏｒｋ  Ａｎａｌｙｚｅｒ）を用いて測定した。
【０１２４】
【表１】
2018078332.tif 000003
【０１２５】
表１を参照すると、サンプル１〜４は、内部電極の積層数が２４０、Ｔｅ／Ｔｄがそれぞれ０．４、０．５、１．０及び１．４の場合であり、それぞれ９０ｐＨ、９１ｐＨ、９３ｐＨ及び９４ｐＨのＥＳＬ値を有する。Ｔｅ／Ｔｄの値に関係なく、ＥＳＬ値は小さい値を示している。ＥＳＬの単位はｐｉｃｏ  Ｈｅｎｒｙ（ｐＨ）である。
【０１２６】
サンプル５は、内部電極の積層数が２５０、Ｔｅ／Ｔｄが０．４の場合であり、ＥＳＬが９４ｐＨであり、サンプル６は、内部電極の積層数が２５０、Ｔｅ／Ｔｄが０．５の場合であり、ＥＳＬが１０２ｐＨであり、サンプル７は、内部電極の積層数が２５０、Ｔｅ／Ｔｄが１．０の場合であり、ＥＳＬが１０４ｐＨであり、サンプル８は、内部電極の積層数が２５０、Ｔｅ／Ｔｄが１．４の場合であり、ＥＳＬが１０２ｐＨである。
【０１２７】
サンプル５〜８を参照すると、内部電極３１、３２の積層数が２５０の場合、Ｔｅ／Ｔｄが０．４であると、ＥＳＬが増加しないが、Ｔｅ／Ｔｄが０．５以上になると、ＥＳＬが急激に増加することを確認することができる。
【０１２８】
また、サンプル９〜１２は、内部電極の積層数が２６０の場合であり、内部電極の積層数が２５０の場合と同様の結果を示している。
【０１２９】
結局、上記表１によると、内部電極３１、３２の積層数が２５０以上、Ｔｅ／Ｔｄが０．５以上の場合からＥＳＬが急激に増加することを確認することができる。
【０１３０】
本発明は、内部電極３１、３２の積層数が２５０以上、Ｔｅ／Ｔｄが０．５以上の場合に発生する問題点を解決するためのものである。
【０１３１】
次に、セラミック本体１０の長さ方向の中央部Ｅの厚さＴｍに対するセラミック本体の端部Ｂの厚さＴａの比（Ｔａ／Ｔｍ）の適正性を確認するために、上記方法で製造された積層セラミックキャパシタに対してＥＳＬを測定し、ポリシング加工したＬ−Ｔ断面のＳＥＭ写真からセラミック本体の厚さＴａ、Ｔｍ、セラミック層の厚さＴｄ及び内部電極の厚さＴｅを測定し、デラミネーション発生の有無を観察した。その結果を表２に示した。
【０１３２】
具体的には、内部電極の積層数は２７０とし、Ｔｅ／Ｔｄを０．５、１．０、２．０、２．２に変化させ、それぞれに対してＴａ／Ｔｍを０．８８、０．９０、０．９３、０．９６、０．９８に変化させながらＥＳＬを測定した。セラミック層の厚さＴｄ及び内部電極の厚さＴｅは、前述した内容により測定した。
【０１３３】
【表２】
2018078332.tif 000004
【０１３４】
表２を参照すると、比較例１は、Ｔｅ／Ｔｄが０．５、Ｔａ／Ｔｍが０．８８の場合であり、ＥＳＬが１１３ｐＨであり、デラミネーションが発生しなかった。圧着が強いことから、セラミック本体の長さ方向の端部の厚さが大きく減少して電流の経路（ｃｕｒｒｅｎｔ  ｐａｔｈ）が増加しＥＳＬが増加したが、圧着が強いことから、デラミネーションが発生しなかったものと考えられる。
【０１３５】
実施例１〜３は、Ｔｅ／Ｔｄが全て０．５、Ｔａ／Ｔｍがそれぞれ０．９０、０．９３及び０．９６の場合であり、ＥＳＬがそれぞれ９５ｐＨ、９３ｐＨ及び９１ｐＨであり、デラミネーションが発生しなかった。
【０１３６】
比較例２は、Ｔｅ／Ｔｄが０．５、Ｔａ／Ｔｍが０．９８の場合であり、ＥＳＬが９０ｐＨであり、デラミネーションが発生した。圧着が弱いことから、電流の経路（ｃｕｒｒｅｎｔｐａｔｈ）の増加は小さく、ＥＳＬの増加は小さいが、異種物質からなる内部電極とセラミック層との接合力が減少してデラミネーションが発生したものと考えられる。
【０１３７】
比較例３、実施例４〜６及び比較例４は、Ｔｅ／Ｔｄが１．０の場合であり、Ｔｅ／Ｔｄが０．５の場合と同様の結果を示している。
【０１３８】
また、比較例５、実施例７〜９及び比較例６は、Ｔｅ／Ｔｄが２．０の場合であり、Ｔｅ／Ｔｄが０．５の場合と同様の結果を示している。
【０１３９】
比較例７〜１１は、Ｔｅ／Ｔｄが２．２の場合であり、いずれもデラミネーションが発生した。内部電極が厚すぎることから、内部電極の熱膨張及び熱収縮の繰り返しによって発生する応力が大きくてデラミネーションが発生したものと考えられる。
【０１４０】
結局、内部電極の積層数が２７０、Ｔｅ／Ｔｄが０．６〜２．０、Ｔａ／Ｔｍが０．９〜０．９７の場合、ＥＳＬ値が小さく、デラミネーションも発生しなかった。
【０１４１】
本発明は、上述した実施形態及び添付の図面によって限定されることなく添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載の本発明の技術的思想を逸脱しない範囲内で当該技術分野における通常の知識を有する者による多様な形態の置換、変形及び変更が可能であり、これもまた本発明の範囲に属する。
【符号の説明】
【０１４２】
１０  セラミック本体
１１  セラミック層（セラミックグリーンシート）
２１、２２  外部電極
３１、３２  内部電極
Ｓ１〜Ｓ６  セラミック本体の第１から第６の面
Ｐ、Ｑ  内部電極の容量部、引出部
Ｐ'、Ｑ'  内部電極の容量部、引出部の重なり領域
Ｔｍ  セラミック本体の中央部の厚さ
Ｔａ  セラミック本体の端部の厚さ
【図１】
2018078332.tif 000005
【図２】
2018078332.tif 000006
【図３】
2018078332.tif 000007
【図４】
2018078332.tif 000008
【図５】
2018078332.tif 000009
【図６】
2018078332.tif 000010
【図７】
2018078332.tif 000011
【図８】
2018078332.tif 000012
【手続補正書】
【提出日】平成30年1月30日(2018.1.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の方向において対向する外部電極が形成されたセラミック本体と、
前記セラミック本体の内部にセラミック層を挟んで配置された内部電極と、
を含み、
前記第１の方向及び前記内部電極が積層された積層方向に垂直な方向を第２の方向とするとき、前記セラミック本体は前記第１の方向における長さが前記第２の方向における長さより短く、
前記内部電極の積層数は２５０以上であり、
前記セラミック層の厚さをＴｄ、前記内部電極の厚さをＴｅとするとき、０．５≦Ｔｅ／Ｔｄ≦２．０であり、
前記第１の方向及び前記積層方向が形成する断面において、前記セラミック本体の前記第１の方向の中央部の前記積層方向の長さをＴｍ、前記セラミック本体の前記第１の方向の端部の前記積層方向の長さをＴａとするとき、０．９≦Ｔａ／Ｔｍ≦０．９７であり、
前記中央部より厚さが薄い前記端部には前記内部電極の一部が含まれ、前記端部と前記中央部において前記内部電極の上面位置は互いに異なり、前記内部電極の端部と中央部の間に配置され、前記端部と中央部を連結する領域は傾斜された形状であり、
前記複数の内部電極のうち前記積層方向を基準に前記セラミック本体の中心より上部に配置されているものの端部は下部に折り曲げられ、前記セラミック本体の中心より下部に配置されているものの端部は上部に折り曲げられる、積層セラミック電子部品。
【請求項２】
前記セラミック本体の前記第１の方向の中央部は、前記セラミック本体の中心から前記第１の方向の両側へそれぞれ前記セラミック本体の前記第１の方向の長さの１５％以内の区間である、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記セラミック本体の前記第１の方向の端部は、前記セラミック本体の前記第１の方向の端から前記第１の方向に前記セラミック本体の前記第１の方向の長さの１０％以内の区間である、請求項１または２に記載の積層セラミック電子部品。
【請求項４】
前記内部電極は、隣り合う内部電極と重なって容量形成に寄与する容量部と、前記容量部の一部が延びて前記セラミック本体の外部に引き出される引出部と、を含み、前記引出部は前記容量部より厚い、請求項１から３の何れか１項に記載の積層セラミック電子部品。
【請求項５】
前記外部電極は、前記セラミック本体の前記第１の方向において対向する面に形成されるとともに、前記第１の方向において対向する面に隣接する面の一部に延びて形成される、請求項１から４の何れか１項に記載の積層セラミック電子部品。
【請求項６】
前記セラミック層の厚さＴｄは、隣り合う内部電極の容量部の間に存在するセラミック層の厚さである、請求項１から５の何れか１項に記載の積層セラミック電子部品。
【請求項７】
前記内部電極の厚さＴｅは、前記内部電極の容量部の厚さである、請求項１から６の何れか１項に記載の積層セラミック電子部品。
【請求項８】
前記第１の方向及び前記積層方向が形成する断面は、前記セラミック本体の中心から前記第２の方向の両側へそれぞれ前記セラミック本体の前記第２の方向の長さの４０％区間内に存在する、請求項１から７の何れか１項に記載の積層セラミック電子部品。
【請求項９】
セラミック層を挟んで内部電極が２５０層以上積層され、積層方向に垂直な第１の方向の長さが前記積層方向及び前記第１の方向に垂直な第２方向の長さより短い直方体状のグリーンチップを設ける段階と、
未圧着部の前記積層方向の長さに対する圧着部の前記積層方向の長さの比が０．９〜０．９７となるように前記グリーンチップの前記第１の方向の端部を圧着する段階と、
前記グリーンチップを焼結する段階と、
焼結チップの、前記第１の方向において対向する面に外部電極を形成する段階と、
を含み、
前記圧着された端部には前記内部電極の一部が含まれ、前記内部電極の圧着された端部と中央部の間に配置され、前記端部と中央部を連結する領域は傾斜された形状であり、
前記複数の内部電極のうち前記積層方向を基準にセラミック本体の中心より上部に配置されているものの端部は下部に折り曲げられ、前記セラミック本体の中心より下部に配置されているものの端部は上部に折り曲げられる、積層セラミック電子部品の製造方法。
【請求項１０】
前記グリーンチップを設ける段階において、隣り合う内部電極をそれぞれ前記グリーンチップの対向する面に露出させる、請求項９に記載の積層セラミック電子部品の製造方法。
【請求項１１】
前記グリーンチップを設ける段階において、前記内部電極は、引出部が容量部より厚く形成される、請求項９または１０に記載の積層セラミック電子部品の製造方法。
【請求項１２】
前記圧着する段階において、前記圧着は、前記積層方向に行われる、請求項９から１１の何れか１項に記載の積層セラミック電子部品の製造方法。
【請求項１３】
前記外部電極を形成する段階において、前記外部電極は、前記第１の方向において対向する面に隣接する面の一部に延びて形成される、請求項９から１２の何れか１項に記載の積層セラミック電子部品の製造方法。