(57)【要約】【課題】実装面積およびノイズの少ないＨブリッジ型の制御回路を提供すること。【解決手段】電流を流す方向が正方向または負方向によって作用が異なる負荷に対して電流を供給するためのＨブリッジ型の制御回路であって、電源から前記負荷へ正方向に電流を流すための回路を開閉する第１の遮断素子と、前記電源から前記負荷へ負方向に電流を流すための回路を開閉する第２の遮断素子と、接地へ前記負荷から負方向に電流を制御するための第１の制御素子と、前記接地へ前記負荷から正方向に電流を制御するための第２の制御素子と、前記負荷に流れる電流の絶対値を制御目標電流と比較して、制御指令を出力する差動増幅器と、前記差動増幅器から出力される制御指令を、前記第１の制御素子または前記第２の制御素子のいずれか一方に送信するための制御選択スイッチと、を備えることを特徴とする制御回路。【選択図】図１
2018098710.tif 000002
【特許請求の範囲】
【請求項１】
電流を流す方向が正方向または負方向によって作用が異なる負荷に対して電流を供給するためのＨブリッジ型の制御回路であって、
電源から前記負荷へ正方向に電流を流すための回路を開閉する第１の遮断素子と、
前記電源から前記負荷へ負方向に電流を流すための回路を開閉する第２の遮断素子と、
接地へ前記負荷から負方向に電流を制御するための第１の制御素子と、
前記接地へ前記負荷から正方向に電流を制御するための第２の制御素子と、
前記負荷に流れる電流の絶対値を制御目標電流と比較して、制御指令を出力する差動増幅器と、
前記差動増幅器から出力される制御指令を、前記第１の制御素子または前記第２の制御素子のいずれか一方に送信するための制御選択スイッチと、
を備えることを特徴とする制御回路。
【請求項２】
制御目標値を前記制御目標電流へ変換するデジタル・アナログ変換器をさらに備えることを特徴とする請求項１に記載の制御回路。
【請求項３】
所定の前記制御目標値に対し、前記デジタル・アナログ変換器から出力される電圧を調整するためのリファレンス電圧が前記差動増幅器に印加されていることを特徴とする請求項２に記載の制御回路。
【請求項４】
前記第１の遮断素子、前記第２の遮断素子、および前記制御選択スイッチを制御する制御演算器をさらに備えることを特徴とする請求項１から請求項３のうち何れか１項に記載の制御回路。
【請求項５】
前記第１の遮断素子、前記第２の遮断素子、前記第１の制御素子、および前記第２の制御素子は、電界効果トランジスタで構成されていることを特徴とする請求項１から請求項４のうち何れか１項に記載の制御回路。
【請求項６】
前記第１の制御素子および前記第２の制御素子は、ｎ型の電界効果トランジスタで構成されていることを特徴とする請求項５に記載の制御回路。
【請求項７】
前記負荷は、ペルチェ素子であることを特徴とする請求項１から請求項６のうち何れか１項に記載の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御回路に関する。
【背景技術】
【０００２】
モータやペルチェ素子など負荷に対して、正方向および逆方向の電流を供給するための制御回路として、Ｈブリッジ回路（フルブリッジ回路ともいう）が知られている。Ｈブリッジ回路は、その名が示すようにＨ字形状の配線を有しており、中央に配置された負荷に対して、４つのスイッチによって供給する電流を制御する方式の回路である。
【０００３】
Ｈブリッジ回路では、４つのスイッチにおける開閉時間のデューティー比を調整する、いわゆるスイッチング制御をすることによって、中央に配置された負荷に供給される電流量を調節することが一般である（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−４９３７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、Ｈブリッジ回路における４つのスイッチをスイッチング制御するための専用ＩＣは、高価かつ実装面積が大きい。また、スイッチング制御では高速に開閉操作を行うことによりノイズが発生しやすく、当該ノイズが周辺機器に悪影響を及ぼすこともある。
【０００６】
本発明は、上記に鑑みてなされたものであって、その目的は、実装面積およびノイズの少ないＨブリッジ型の制御回路を提供することにある。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明の一態様に係る制御回路は、電流を流す方向が正方向または負方向によって作用が異なる負荷に対して電流を供給するためのＨブリッジ型の制御回路であって、電源から前記負荷へ正方向に電流を流すための回路を開閉する第１の遮断素子と、前記電源から前記負荷へ負方向に電流を流すための回路を開閉する第２の遮断素子と、接地へ前記負荷から負方向に電流を制御するための第１の制御素子と、前記接地へ前記負荷から正方向に電流を制御するための第２の制御素子と、前記負荷に流れる電流の絶対値を制御目標電流と比較して、制御指令を出力する差動増幅器と、前記差動増幅器から出力される制御指令を、前記第１の制御素子または前記第２の制御素子のいずれか一方に送信するための制御選択スイッチと、を備えることを特徴とする。
【０００８】
また、本発明の一態様に係る制御回路は、制御目標値を前記制御目標電流へ変換するデジタル・アナログ変換器をさらに備えることを特徴とする。
【０００９】
また、本発明の一態様に係る制御回路は、所定の前記制御目標値に対し、前記デジタル・アナログ変換器から出力される電圧を調整するためのリファレンス電圧が前記差動増幅器に印加されていることを特徴とする。
【００１０】
また、本発明の一態様に係る制御回路は、前記第１の遮断素子、前記第２の遮断素子、および前記制御選択スイッチを制御する制御演算器をさらに備えることを特徴とする。
【００１１】
また、本発明の一態様に係る制御回路は、前記第１の遮断素子、前記第２の遮断素子、前記第１の制御素子、および前記第２の制御素子は、電界効果トランジスタで構成されていることを特徴とする。
【００１２】
また、本発明の一態様に係る制御回路は、前記第１の制御素子および前記第２の制御素子は、ｎ型の電界効果トランジスタで構成されていることを特徴とする。
【００１３】
また、本発明の一態様に係る制御回路は、前記負荷は、ペルチェ素子であることを特徴とする。
【発明の効果】
【００１４】
本発明に係る制御回路は、実装面積およびノイズが少ないＨブリッジ型の制御回路を提供することができるという効果を奏する。
【図面の簡単な説明】
【００１５】
【図１】図１は、第１実施形態に係る制御回路の構成を示す回路図である。
【図２】図２は、第２実施形態に係る制御回路の構成を示す回路図である。
【図３】図３は、第１実施形態に係る制御回路における起動時のタイミングチャートである。
【図４】図４は、第２実施形態に係る制御回路における起動時のタイミングチャートである。
【図５】図５は、第１実施形態に係る制御回路における正負方向の切り替え時のタイミングチャートである。
【図６】図６は、第２実施形態に係る制御回路における正負方向の切り替え時のタイミングチャートである。
【発明を実施するための形態】
【００１６】
以下、図面を参照しながら、本発明の実施形態に係る制御回路を詳細に説明する。なお、以下に説明する実施形態により本発明が限定されるものではない。また、各図面において、同一または対応する構成要素には適宜同一の符号を付している。
【００１７】
（第１実施形態）
図１は、第１実施形態に係る制御回路の構成を示す回路図である。図１に示すように、第１実施形態に係る制御回路１００は、Ｈブリッジ型の制御回路である。
【００１８】
負荷Ｌは、正方向（＋）に電流を流すかまたは負方向（−）に電流を流すかによって作用が異なる素子である。負荷Ｌは、例えばペルチェ素子（ＴＥＣ）であり、正方向（＋）に電流が流れた場合、当該ペルチェ素子は冷却方向に熱移動が発生し、負方向（−）に電流が流れた場合、当該ペルチェ素子は加熱方向に熱移動が発生するように接続されているとする。
【００１９】
なお、ここでは負荷Ｌをペルチェ素子とした実施形態を説明するが、負荷Ｌは、この例に限定されず、モータ等の正方向（＋）に電流を流すかまたは負方向（−）に電流を流すかによって作用が異なる素子を利用することができる。また、負荷Ｌをペルチェ素子とする例においても、ペルチェ素子の設置態様によっては、正方向（＋）に電流が流れた場合、加熱方向に熱移動が発生し、負方向（−）に電流が流れた場合、冷却方向に熱移動が発生するように構成されることもある。
【００２０】
第１の遮断素子１１は、電源（Ｖｓ）と負荷Ｌの正端子とを繋ぐ回路の途中に配置されている。第１の遮断素子１１は、当該回路を開閉することにより、電源（Ｖｓ）から負荷Ｌへ正方向に流れる電流をＯＮ／ＯＦＦする。一方、第２の遮断素子１２は、電源（Ｖｓ）と負荷Ｌの負端子とを繋ぐ回路の途中に配置されている。第２の遮断素子１２は、当該回路を開閉することにより、電源（Ｖｓ）から負荷Ｌへ負方向に流れる電流をＯＮ／ＯＦＦする。
【００２１】
第１の遮断素子１１および第２の遮断素子１２は、例えばｐ型の電界効果トランジスタ（ＦＥＴ）で構成されている。第１の遮断素子１１は、ゲート電圧がＬｏｗ状態のときに回路が導通され、電源（Ｖｓ）から負荷Ｌへ正方向に電流を流すように機能する。また、第２の遮断素子１２は、ゲート電圧がＬｏｗ状態のときに回路が導通され、電源（Ｖｓ）から負荷Ｌへ負方向に電流を流すように機能する。
【００２２】
第１の遮断素子１１および第２の遮断素子１２は、制御演算器（ＣＰＵ）２１によって独立に開閉制御されている。すなわち、制御演算器２１は、第１の遮断素子１１および第２の遮断素子１２のゲート電極に対して独立にＨｉｇｈ電圧を供給することができ、ゲート電極にＨｉｇｈ電圧が供給された第１の遮断素子１１および／または第２の遮断素子１２は、電源から負荷Ｌまでの回路を遮断する。
【００２３】
第１の制御素子１３は、接地と負荷Ｌの正端子とを繋ぐ回路の途中に配置されている。第１の制御素子１３は、制御指令として印加された電圧に応じて、負荷Ｌから接地方向へ負方向に流れる電流をリニアに制御する。一方、第２の制御素子１４は、接地と負荷Ｌの負端子とを繋ぐ回路の途中に配置されている。第２の制御素子１４は、制御指令として印加された電圧に応じて、負荷Ｌから接地方向へ正方向に流れる電流をリニアに制御する。
【００２４】
第１の制御素子１３および第２の制御素子１４は、例えばｎ型の電界効果トランジスタ（ＦＥＴ）で構成されている。第１の制御素子１３は、制御指令として印加された電圧に応じて、負荷Ｌから接地方向へ負方向に電流を流すように機能する。第２の制御素子１４は、制御指令として印加された電圧に応じて、負荷Ｌから接地方向へ正方向に電流を流すように機能する。
【００２５】
差動増幅器２３は、例えばオペアンプ（ｏｐａｍｐ）であり、入力端子Ａの電圧と入力端子Ｂの電圧との差に応じた電圧を出力する。差動増幅器２３は、負荷Ｌを流れる電流の絶対値と、デジタル・アナログ変換器（ＤＡＣ）２２から供給される制御目標電流とを比較するために、入力端子Ａに、第１の制御素子１３から接地への回路と第２の制御素子１４から接地への回路とが合流した後の回路を分岐させて接続し、入力端子Ｂに、デジタル・アナログ変換器２２からの回路を接続する。
【００２６】
デジタル・アナログ変換器２２は、例えば制御演算器２１から指示される制御目標値を制御目標電流へ変換し、差動増幅器２３へ制御目標電流を供給するためのものである。なお、デジタル・アナログ変換器２２は、制御目標電流を電流信号として出力する必要はなく、差動増幅器２３において制御目標電流として利用可能な電圧信号の形態で制御目標電流を出力してもよい。
【００２７】
制御選択スイッチ２４は、差動増幅器２３からの出力を、第１の制御素子１３または第２の制御素子１４のいずれか一方のゲート電極に送信するように回路を選択するためのものである。差動増幅器２３から出力される電圧は、第１の制御素子１３または第２の制御素子１４の回路のいずれかを制御するための制御指令として用いられる。
【００２８】
すなわち、差動増幅器２３と制御選択スイッチ２４とが協働して、第１の制御素子１３または第２の制御素子１４のいずれか一方を制御し、負荷Ｌを流れる電流の絶対値と制御目標電流との差に応じた電流が、負荷Ｌにおける正方向または負方向に流れるように機能するフィードバック回路を構成することになる。
【００２９】
制御選択スイッチ２４は、制御演算器２１によって選択制御されている。例えば、負荷Ｌとしてペルチェ素子を用いている場合、制御選択スイッチ２４における選択は、冷却または加熱の選択に対応している。
【００３０】
第１の制御素子１３または第２の制御素子１４におけるゲート電極と制御選択スイッチ２４との間において、接地との間にそれぞれ挿入されている抵抗Ｒ１，Ｒ２は、いわゆるプルダウン抵抗である。これら抵抗Ｒ１，Ｒ２は、制御選択スイッチ２４によって選択されていない側の第１の制御素子１３または第２の制御素子１４を確実に遮断状態にするためのものである。
【００３１】
また、第１の制御素子１３から接地への回路と第２の制御素子１４から接地への回路とが合流した後の回路において、差動増幅器２３に対する分岐点よりも後段の回路にはセンス抵抗Ｒｓが挿入されている。センス抵抗Ｒｓは、負荷Ｌに流れる電流の絶対値を電圧値として差動増幅器２３で利用するためのものである。差動増幅器２３における入力端子周辺の抵抗Ｒ３〜Ｒ６は、差動増幅器２３において、負荷Ｌに流れる電流の絶対値と制御目標電流とを適切な電圧レベルに変換して比較するためのものである。
【００３２】
以上の構成により、第１実施形態に係る制御回路１００は、電流を流す方向が正方向または負方向によって作用が異なる負荷Ｌに対して電流を供給するためのＨブリッジ型の制御回路において、スイッチング制御ではなく、リニア制御を行う構成となっている。したがって、第１の遮断素子１１、第２の遮断素子１２、第１の制御素子１３、および、第２の制御素子１４の４つのスイッチをスイッチング制御するための専用ＩＣを必要とせず、制御回路１００全体の実装面積の縮小化が可能である。また、第１実施形態に係る制御回路１００は、スイッチング制御ではなく、リニア制御を行うので、ノイズの発生が少なく、周辺機器に対する影響が抑制されている。また、制御選択スイッチ２４によって、２つの制御素子１３，１４を切り替えて制御するので、１つのフィードバックループ回路で２系統の制御ができる。制御素子１３，１４の他に遮断素子１１，１２を有するので、貫通電流を防止しやすい。
【００３３】
（第２実施形態）
図２は、第２実施形態に係る制御回路の構成を示す回路図である。図２に示すように、第２実施形態に係る制御回路２００も、第１実施形態に係る制御回路１００と同様に、Ｈブリッジ型の制御回路である。
【００３４】
図１と図２とを比較すると明らかなように、第２実施形態に係る制御回路２００は、第１実施形態に係る制御回路１００と比較して、差動増幅器２３の入力端子Ａにリファレンス電源（Ｖｒｅｆ）からリファレンス電圧が印加されていることのみが異なる。したがって、説明の重複を避けるために、同一の構成については同一の符号を付すことにより、説明を省略する。
【００３５】
第２実施形態に係る制御回路２００における差動増幅器２３の入力端子Ａに印加されるリファレンス電圧は、所定の制御目標値（例えば０Ａ）に対し、デジタル・アナログ変換器２２や差動増幅器２３のオフセットによって出力される電圧を調整するためのものである。したがって、リファレンス電源（Ｖｒｅｆ）と差動増幅器２３との間に挿入される抵抗Ｒｒｅｆは、リファレンス電源（Ｖｒｅｆ）が入力端子Ａに印加する電圧が、制御目標値が０Ａであるときにデジタル・アナログ変換器２２から出力される電圧が差動増幅器２３の入力端子Ｂの電圧と等しくなるように設定されている。
【００３６】
もし、差動増幅器２３の入力端子Ａに上記のようなリファレンス電圧が印加されていない場合、制御目標値が０Ａであり、実際に負荷Ｌを流れる電流の絶対値が０Ａである状態であっても、差動増幅器２３は、入力端子Ｂの電圧の方が入力端子Ａの電圧よりも高いと判定することになってしまい、負荷Ｌに電流が流れるような制御指示を出力してしまう。その結果、フィードバック制御による電流指示値の上昇が止まらなくなり、本来の電流指示範囲の電圧を超えた電圧が負荷Ｌに印加される虞もある。このことは、制御回路２００の起動時、または、負荷Ｌに流す電流の正負方向の切り替え時に問題を生じさせることもある。
【００３７】
以下、第１実施形態に係る制御回路１００と第２実施形態に係る制御回路２００とにおける挙動を比較しながら、差動増幅器２３の入力端子Ａに印加するリファレンス電圧の効果を説明する。
【００３８】
図３は、第１実施形態に係る制御回路における起動時のタイミングチャートであり、図４は、第２実施形態に係る制御回路における起動時のタイミングチャートである。図５は、第１実施形態に係る制御回路における正負方向の切り替え時のタイミングチャートであり、図６は、第２実施形態に係る制御回路における正負方向の切り替え時のタイミングチャートである。
【００３９】
図３から図６には、第１実施形態に係る制御回路１００または第２実施形態に係る制御回路２００における各箇所の電圧または電流等のタイミングチャート［１］〜［１０］が記載されている。タイミングチャート［１］〜［１０］の対応個所は以下の通りである。
【００４０】
タイミングチャート［１］は、リファレンス電源（Ｖｒｅｆ）の状態を示している。なお、第１実施形態に係る制御回路１００には、リファレンス電圧が差動増幅器２３の入力端子Ａに印加されないが、比較のために図３および図５にも記載してある。
【００４１】
タイミングチャート［２］は、第２の遮断素子１２におけるゲート電圧を示しており、タイミングチャート［３］は、第１の遮断素子１１におけるゲート電圧を示している。先述のように、第１の遮断素子１１および第２の遮断素子１２は、ゲート電圧がＬｏｗ状態のときに回路が導通されるので、タイミングチャート［２］がＬｏｗ状態のときに負荷Ｌに対して負方向の電流を流すような導通状態となり、タイミングチャート［３］がＬｏｗ状態のときに負荷Ｌに対して正方向の電流を流すような導通状態となる。
【００４２】
タイミングチャート［４］は、デジタル・アナログ変換器２２から出力される指示電圧を示している。デジタル・アナログ変換器２２から出力される指示電圧は、リニアに変更可能であり、図中の破線で示される最大値と最小値の間で変更可能な電圧が出力される。また、先述のように、デジタル・アナログ変換器２２から出力される指示電圧は、制御目標値が０Ａである場合でも、ＩＣの特性によって定まる所定の電圧（オフセット電圧）が出力されている。
【００４３】
タイミングチャート［５］は、差動増幅器２３の出力電圧を示している。先述のように、差動増幅器２３は、負荷Ｌを流れる電流の絶対値とデジタル・アナログ変換器２２から供給される制御目標電流との差に応じた電圧を制御指令として出力する。ただし、差動増幅器２３の入力端子Ｂに入力される電圧には、タイミングチャート［４］に示されるオフセット電圧が含まれている。また、第２実施形態に係る制御回路２００の構成では、差動増幅器２３の入力端子Ａに入力される電圧にタイミングチャート［１］に示されるリファレンス電圧が含まれている。タイミングチャート［５］に示される電圧は、これらの影響も考慮された値が記載されている。
【００４４】
タイミングチャート［６］は、制御選択スイッチ２４における選択を示している。制御選択スイッチ２４は、差動増幅器２３からの出力を、第１の制御素子１３または第２の制御素子１４のいずれか一方に送信するように回路を選択するためのものであり、タイミングチャート［６］におけるプラス（＋）は第２の制御素子１４を選択している状態を示し、マイナス（−）は第１の制御素子１３を選択している状態を示している。
【００４５】
タイミングチャート［７］は、第１の制御素子１３におけるゲート電圧を示しており、タイミングチャート［８］は、第２の制御素子１４におけるゲート電圧を示している。先述のように、第１の制御素子１３および第２の制御素子１４は、ゲート電圧に応じて電流が流れるので、タイミングチャート［７］におけるＨｉｇｈとＬｏｗの間の状態に応じて、負荷Ｌに対して負方向に流れる電流が定まり、タイミングチャート［８］におけるＨｉｇｈとＬｏｗの間の状態に応じて、負荷Ｌに対して正方向に流れる電流が定まる。
【００４６】
タイミングチャート［９］は、負荷Ｌに流れる電流を示している。負荷Ｌは、正方向（＋）に電流を流すか、負方向（−）に電流を流すかによって作用が異なる素子であり、タイミングチャート［９］は、その電流の向きを（＋／−）で示している。
【００４７】
タイミングチャート［１０］は、負荷Ｌに流れる電流の絶対値の検出値を示している。ただし、タイミングチャート［１０］は、差動増幅器２３の入力端子Ａに入力される電圧値として示されており、第２実施形態に係る制御回路２００の構成では、タイミングチャート［１］に示されるリファレンス電圧が印加されたものを示している。
【００４８】
なお、図３および図４に示されるタイミングＴ１，Ｔ２，Ｔ３，Ｔ４は、それぞれ、電源投入、リファレンス電源投入、第１の遮断素子の導通、制御目標値の印加を行うタイミングを示し、図５および図６に示されるタイミングＴ５，Ｔ６，Ｔ７，Ｔ８，Ｔ９は、それぞれ、制御目標値の遮断、第２の遮断素子の遮断、制御選択スイッチの切替え、第１の遮断素子の導通、制御目標値の印加を行うタイミングを示している。なお、第１実施形態に係る制御回路１００ではリファレンス電源の投入は行われないが、比較を容易にするため、図３においてもタイミングＴ２が記載されている。
【００４９】
ここで、比較のために、図３を参照しながら、第１実施形態に係る制御回路１００における起動時の挙動を説明する。
【００５０】
第１実施形態に係る制御回路１００では、タイミングＴ１にて電源が投入され、タイミングチャート［２］［３］に示すように、第１の遮断素子１１および第２の遮断素子１２のゲート電圧がＨｉｇｈ状態になる。同時に、タイミングチャート［４］に示すように、デジタル・アナログ変換器２２からは、制御目標値が０Ａであるにもかかわらず、オフセット電圧が出力されることになる。なお、タイミングチャート［６］に示すように、制御選択スイッチ２４は、第２の制御素子１４を選択するように切り替えている。
【００５１】
タイミングチャート［２］［３］に示すように、その後タイミングＴ３までが、第１の遮断素子１１および第２の遮断素子１２の何れもが遮断された状態が継続される。実際、タイミングチャート［９］に示すように、この期間に負荷Ｌには電流が流れていない。
【００５２】
一方、デジタル・アナログ変換器２２からオフセット電圧が出力されることにより、差動増幅器２３は、入力端子Ｂの電圧の方が入力端子Ａの電圧よりも高いと判定してしまい、タイミングチャート［５］に示すように、差動増幅器２３から電圧が出力され、結果、タイミングチャート［８］に示すように、第２の制御素子１４におけるゲート電圧が上昇してしまう。つまり、この状態では、第２の制御素子１４によって電流の出力が指示されてしまっている。
【００５３】
この状態で、タイミングＴ３にて第１の遮断素子１１の導通が行なわれると、第１の遮断素子１１が導通状態となり、タイミングチャート［９］に示すように、負荷Ｌに対して意図しない電流が流れてしまうことになる。
【００５４】
なお、負荷Ｌに対して意図しない電流が流れると、当該電流は、タイミングチャート［１０］に示すように、差動増幅器２３の入力端子Ａに入力される電圧に反映されるので、差動増幅器２３が、入力端子Ａの電圧の方が入力端子Ｂの電圧よりも高いと判定することになる。結果、タイミングチャート［５］［８］に示すように、差動増幅器２３からの出力も第２の制御素子１４におけるゲート電圧もＬｏｗに戻り、第２の制御素子１４を流れる電流が最小値（通常は０Ａ）に制御される。つまり、タイミングＴ３における意図しない電流は、瞬間的に大きな電流が流れるものとなる。
【００５５】
その後、タイミングＴ４にて制御目標値の印加が行われ、タイミングチャート［４］［５］［８］［９］に示すように、負荷Ｌに正方向の電流を流すような通常のフィードバック制御が開始される。
【００５６】
一方、第２実施形態に係る制御回路２００における起動時では、タイミングＴ３における意図しない電流は発生しない。その理由につき、図４を参照しながら、第２実施形態に係る制御回路２００における起動時の挙動を説明する。
【００５７】
第２実施形態に係る制御回路２００は、第１実施形態に係る制御回路１００と同様に、タイミングＴ１にて電源が投入され、タイミングチャート［２］［３］に示すように、第１の遮断素子１１および第２の遮断素子１２のゲート電圧がＨｉｇｈ状態になる。また、タイミングチャート［４］に示すように、デジタル・アナログ変換器２２からは、制御目標値が０Ａであるにもかかわらず、オフセット電圧が出力されることになる。
【００５８】
したがって、第２実施形態に係る制御回路２００でも、最初は、デジタル・アナログ変換器２２からオフセット電圧が出力されることにより、タイミングチャート［５］に示すように、差動増幅器２３から電圧が出力され、タイミングチャート［８］に示すように、第２の制御素子１４におけるゲート電圧が上昇する。
【００５９】
また、タイミングチャート［２］［３］に示すように、その後タイミングＴ３までが、第１の遮断素子１１および第２の遮断素子１２の何れもが遮断された状態である。
【００６０】
しかしながら、第２実施形態に係る制御回路２００では、タイミングチャート［１］に示すように、タイミングＴ２にてリファレンス電源が投入され、タイミングチャート［１０］に示すように、差動増幅器２３の入力端子Ａに入力される電圧がオフセット電圧の分だけ増加する。
【００６１】
その結果、第２実施形態に係る制御回路２００では、差動増幅器２３が、入力端子Ａの電圧の方が入力端子Ｂの電圧よりも高いと判定することになり、タイミングチャート［５］［８］に示すように、差動増幅器２３からの出力も第２の制御素子１４におけるゲート電圧もＬｏｗに戻り、第２の制御素子１４を流れる電流が最小値（通常は０Ａ）に制御される。つまり、タイミングＴ２にてリファレンス電源が投入されることにより、第２の制御素子１４による出力電流の指示が０Ａに戻る。
【００６２】
この状態で、タイミングＴ３にて第１の遮断素子１１の導通が行なれても、第１の制御素子１３も第２の制御素子１４も出力電流の指示が０Ａであるので、第２実施形態に係る制御回路２００では、第１実施形態に係る制御回路１００のような意図しない電流は発生しない。実際、第２実施形態に係る制御回路２００では、タイミングチャート［９］に示すように、負荷Ｌに流れる電流は０Ａのままである。
【００６３】
その後、タイミングＴ４にて制御目標値の印加が行われ、タイミングチャート［４］［５］［８］［９］に示すように、負荷Ｌに正方向の電流を流すような通常のフィードバック制御が開始される。
【００６４】
以上、図３と図４とを比較すると解るように、第２実施形態に係る制御回路２００は、起動時に発生してしまう意図しない電流の発生が抑制できる構成となっている。
【００６５】
第２実施形態に係る制御回路２００は、起動時のみならず、負荷Ｌに流す電流の正負方向を切り替える際にも、意図しない電流の発生が抑制できる構成である。ここで、比較のために、図５を参照しながら、第１実施形態に係る制御回路１００における負荷Ｌに流す電流の正負方向を切り替える際の挙動を説明する。
【００６６】
図５に示されるタイミングチャートは、負荷Ｌに負方向の電流が流れている状態から正方向の電流を流すまでを記載している。したがって、タイミングチャート［２］［３］［７］［８］に示すように、初期状態では、第２の遮断素子１２が導通、および第１の制御素子１３に電流の出力が指示されており、第１の遮断素子１１および第２の制御素子１４が遮断されている状態である。また、タイミングチャート［５］に示すように、差動増幅器２３の出力電圧はＨｉｇｈ状態、つまり最大出力の状態を想定している。
【００６７】
第１実施形態に係る制御回路１００では、タイミングＴ５にて制御目標値が遮断され、タイミングチャート［４］に示すように、デジタル・アナログ変換器２２から出力される指示電圧が低下する。しかしながら、タイミングチャート［４］に示すように、デジタル・アナログ変換器２２から出力される指示電圧は完全には０にならず、オフセット電圧が残ってしまう。
【００６８】
タイミングＴ５では、オフセット電圧が残っているとはいうものの、負荷Ｌに負方向の電流が流れている状態では、差動増幅器２３における入力端子Ａの電圧の方が入力端子Ｂの電圧よりも高いので、タイミングチャート［５］に示すように、差動増幅器２３の出力電圧がＬｏｗ状態に制御される。結果、タイミングチャート［７］に示すように、第１の制御素子１３は電流が流れないよう制御され、タイミングチャート［９］に示すように、負荷Ｌに流れる電流も停止する。
【００６９】
その後、タイミングＴ６にて、タイミングチャート［２］に示すように、第２の遮断素子１２の遮断が行われる。なお、タイミングチャート［２］［３］に示すように、タイミングＴ６からタイミングＴ８までが第１の遮断素子１１および第２の遮断素子１２の何れもが遮断された状態である。
【００７０】
タイミングＴ７では、タイミングチャート［６］に示すように、制御選択スイッチ２４における選択が切り替わり、差動増幅器２３からの出力が、第１の制御素子１３から第２の制御素子１４へ変更される。
【００７１】
一方、タイミングＴ６からタイミングＴ８までの間では、負荷Ｌに流れる電流が停止するように制御しているにもかかわらず、デジタル・アナログ変換器２２からの出力にオフセット電圧が残っているために以下のような現象が発生する。
【００７２】
差動増幅器２３では、入力端子Ｂの電圧の方が入力端子Ａの電圧よりも高いと判定されることにより、タイミングチャート［５］に示すように、差動増幅器２３の出力電圧が増大してしまう。
【００７３】
そして、第１の制御素子１３では、差動増幅器２３の出力電圧が増大することによって、タイミングチャート［７］に示すように、ゲート電圧が上昇してしまうが、タイミングＴ７にて制御選択スイッチ２４における選択が切り替わり、結果的にはゲート電圧はＬｏｗ状態に戻る。
【００７４】
一方、第２の制御素子１４では、タイミングＴ７までは差動増幅器２３の出力電圧の影響を受けないが、タイミングＴ７にて制御選択スイッチ２４における選択が切り替わると、差動増幅器２３の出力電圧が増大することによって、タイミングチャート［８］に示すように、ゲート電圧が上昇してしまう。
【００７５】
結果的に、タイミングＴ８に達する時点では、上昇したゲート電圧分だけ電流が流れるように第２の制御素子１４に指示がされた状態となる。
【００７６】
この状態で、タイミングＴ８にて第１の遮断素子１１の導通が行なわれると、第２の制御素子１４が電流の流れる状態となっていることにより、タイミングチャート［９］に示すように、負荷Ｌに対して意図しない電流が流れてしまうことになる。
【００７７】
なお、負荷Ｌに対して意図しない電流が流れると、当該電流は、タイミングチャート［１０］に示すように、差動増幅器２３の入力端子Ａに入力される電圧に反映されるので、差動増幅器２３が、入力端子Ａの電圧の方が入力端子Ｂの電圧よりも高いと判定することになる。結果、タイミングチャート［５］［８］に示すように、差動増幅器２３からの出力も第２の制御素子１４におけるゲート電圧もＬｏｗに戻り、第２の制御素子１４を流れる電流が最小値（通常は０Ａ）に制御される。つまり、タイミングＴ８における意図しない電流は、瞬間的に大きな電流が流れるものとなる。
【００７８】
その後、タイミングＴ９にて制御目標値の印加が行われ、タイミングチャート［４］［５］［８］［９］に示すように、負荷Ｌに正方向の電流を流すような通常のフィードバック制御が開始される。
【００７９】
一方、第２実施形態に係る制御回路２００では、タイミングＴ８における意図しない電流は発生しない。その理由につき、図６を参照しながら、第２実施形態に係る制御回路２００における起動時の挙動を説明する。
【００８０】
図６に示されるタイミングチャートは、図５と同様に、負荷Ｌに負方向の電流が流れている状態から正方向の電流を流すまでを記載している。スイッチ等の状態は図５と同じであることに加えて、第２実施形態に係る制御回路２００では、タイミングチャート［１］に示すように、初期状態でもリファレンス電源（Ｖｒｅｆ）が投入された状態である。
【００８１】
第２実施形態に係る制御回路２００では、第１実施形態に係る制御回路１００と同様に、タイミングＴ５にて制御目標値が遮断され、タイミングチャート［４］に示すように、デジタル・アナログ変換器２２から出力される指示電圧が低下し、タイミングチャート［４］に示すように、デジタル・アナログ変換器２２から出力される指示電圧は完全には０にならず、オフセット電圧が残る。
【００８２】
また、第２実施形態に係る制御回路２００でも、制御目標値が遮断される結果、負荷Ｌに流れる電流も停止する。
【００８３】
ところが、第２実施形態に係る制御回路２００では、差動増幅器２３の入力端子Ａにリファレンス電圧が印加されているので、差動増幅器２３では、負荷Ｌに流れる電流が停止した状態では、入力端子Ａの電圧の方が入力端子Ｂの電圧よりも高いと判断され、タイミングチャート［５］に示すように、差動増幅器２３の出力電圧は、タイミングＴ５からＴ９まで、Ｌｏｗ状態のままであり、第２の制御素子１４を流れる電流が最小値（通常は０Ａ）に維持される。
【００８４】
したがって、第２実施形態に係る制御回路２００では、タイミングＴ６にて第２の遮断素子１２の遮断が行われても、タイミングＴ７にて制御選択スイッチ２４における選択が切り替わっても、タイミングＴ８にて第１の遮断素子１１の導通が行なわれても、第１の制御素子１３および第２の制御素子１４の何れもが遮断状態を維持しているので、第１実施形態に係る制御回路１００のような意図しない電流は発生しない。
【００８５】
その後、第２実施形態に係る制御回路２００では、第１実施形態に係る制御回路１００と同様に、タイミングＴ９にて制御目標値の印加が行われ、タイミングチャート［４］［５］［８］［９］に示すように、負荷Ｌに正方向の電流を流すような通常のフィードバック制御が開始される。
【００８６】
以上、図５と図６とを比較すると解るように、第２実施形態に係る制御回路２００は、負荷Ｌに負方向の電流が流れている状態から正方向の電流を流すように切り替える際に発生してしまう意図しない電流の発生が抑制できる構成となっている。なお、上記説明と同様の考察により、第２実施形態に係る制御回路２００は、負荷Ｌに正方向の電流が流れている状態から負方向の電流を流すように切り替える際に発生してしまう意図しない電流の発生も抑制できる構成となっている。
【００８７】
以上、本発明を実施形態に基づいて説明してきたが、上記実施形態により本発明が限定されるものではない。上記各実施形態の各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、上記の実施の形態に限定されるものではなく、様々な変更が可能である。
【符号の説明】
【００８８】
１００，２００  制御回路
１１  第１の遮断素子
１２  第２の遮断素子
１３  第１の制御素子
１４  第２の制御素子
２１  制御演算器
２２  デジタル・アナログ変換器
２３  差動増幅器
２４  制御選択スイッチ
【図１】
2018098710.tif 000003
【図２】
2018098710.tif 000004
【図３】
2018098710.tif 000005
【図４】
2018098710.tif 000006
【図５】
2018098710.tif 000007
【図６】
2018098710.tif 000008