(57)【要約】【課題】より精度良く補正信号を取得することが可能な撮像装置を提供する。【解決手段】各々が光電変換部を備える複数の画素が行列状に配列された画素アレイを備え、前記画素アレイは、入射光に応じた撮像信号を出力する撮像画素と、前記撮像信号を補正するための補正信号を出力する補正画素とを含み、前記補正画素は、前記補正画素の前記光電変換部に第１のバイアス電圧を印加した状態で行われる第１のリセットと、前記光電変換部に前記第１のバイアス電圧とは異なる第２のバイアス電圧を印加した状態で行われる第２のリセットとを行った後、前記補正信号を出力することを特徴とする。【選択図】図５
2018082295.tif 000002
【特許請求の範囲】
【請求項１】
各々が光電変換部を備える複数の画素が行列状に配列された画素アレイを備え、
前記画素アレイは、
入射光に応じた撮像信号を出力する撮像画素と、
前記撮像信号を補正するための補正信号を出力する補正画素と
を含み、
前記補正画素は、前記補正画素の前記光電変換部に第１のバイアス電圧を印加した状態で行われる第１のリセットと、前記光電変換部に前記第１のバイアス電圧とは異なる第２のバイアス電圧を印加した状態で行われる第２のリセットとを行った後、前記補正信号を出力する
ことを特徴とする撮像装置。
【請求項２】
前記撮像画素は、前記撮像画素の前記光電変換部に前記第１のリセットと、前記第２のリセットとを行った後、前記撮像信号を出力することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記補正画素は、前記補正画素の前記光電変換部への入射光を遮光する遮光部を備える遮光画素であることを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
前記補正画素は、前記補正画素の前記光電変換部に入射光が入射される受光画素であることを特徴とする請求項１又は２に記載の撮像装置。
【請求項５】
前記補正画素は、前記第１のリセット及び前記第２のリセットを行った後に行われる露光の終了と同期して再び前記第１のリセットを行うことを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記撮像画素は、前記撮像信号を信号線に出力する増幅トランジスタを有し、
前記補正画素は、前記補正信号を信号線に出力する増幅トランジスタを有する
ことを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
【請求項７】
前記画素アレイは、前記補正画素として、前記補正画素の前記光電変換部を遮光する遮光部を備える遮光画素、及び、前記補正画素の前記光電変換部に入射光が入射される受光画素を含むことを特徴とする請求項１又は２に記載の撮像装置。
【請求項８】
前記遮光画素は、前記第１のリセット及び前記第２のリセットを行った後に行われる露光の終了と同期して第１の補正信号を出力し、
前記受光画素は、前記第１のリセット及び前記第２のリセットを行った後に行われる前記露光の終了と同期して再び前記第１のリセットを行い、その後第２の補正信号を出力する
ことを特徴とする請求項７に記載の撮像装置。
【請求項９】
前記第１の補正信号及び前記第２の補正信号に基づいて前記画素アレイの行ごとに補正値を算出し、前記補正値に基づいて前記撮像信号の補正を行う演算部を更に備えることを特徴とする請求項８に記載の撮像装置。
【請求項１０】
前記光電変換部は、フォトダイオードを含み、
前記第１のバイアス電圧は、前記フォトダイオードに対する逆方向バイアス電圧であり、
前記第２のバイアス電圧は、前記フォトダイオードに対する順方向バイアス電圧である
ことを特徴とする請求項１乃至９のいずれか１項に記載の撮像装置。
【請求項１１】
前記補正画素は、前記フォトダイオードが形成されるウェルに電位を供給するウェル電位供給部を備え、
前記ウェル電位供給部が供給する電位を変えることにより、前記第１のバイアス電圧と前記第２のバイアス電圧との切り替えが行われる
ことを特徴とする請求項１０に記載の撮像装置。
【請求項１２】
前記撮像画素と前記補正画素の間に設けられた分離領域を更に備えることを特徴とする請求項１乃至１１のいずれか１項に記載の撮像装置。
【請求項１３】
前記分離領域は、前記光電変換部を有しないダミー領域、ＳＴＩ（Shallow Trench Isolation）又は不純物拡散層であることを特徴とする請求項１２に記載の撮像装置。
【請求項１４】
前記撮像信号及び前記補正信号は、静止画撮影時における同一フレーム期間内の読み出しにより出力されることを特徴とする、請求項１乃至１３のいずれか１項に記載の撮像装置。
【請求項１５】
前記補正信号に基づいて前記画素アレイの行ごとに補正値を算出し、前記補正値に基づいて前記撮像信号の補正を行う演算部を更に備えることを特徴とする請求項１乃至１４のいずれか１項に記載の撮像装置。
【請求項１６】
請求項１乃至１４のいずれか１項に記載の撮像装置と、前記撮像装置から出力された画像データを処理する信号処理部と、を備える撮像システムであって、
前記信号処理部が、前記補正信号に基づいて前記画素アレイの行ごとに補正値を算出し、前記補正値に基づいて前記撮像信号の補正を行うことを特徴とする撮像システム。
【請求項１７】
請求項１乃至１５のいずれか１項に記載の撮像装置と、
メカニカルシャッター、及び、前記撮像装置から出力された画像データを処理する信号処理部の少なくとも一方と、を備えることを特徴とする撮像システム。
【請求項１８】
前記補正信号の取得及び前記補正信号に基づく補正を行う第１のモード、又は、前記補正信号の取得及び前記補正信号に基づく補正を行わない第２のモードのいずれかを選択して撮像を行うことを特徴とする請求項１６又は１７に記載の撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及び撮像システムに関する。
【背景技術】
【０００２】
近年のデジタルカメラ等の撮像システムには、静止画撮影機能に加えて、動画撮影機能、ライブビュー表示機能等の様々な機能が搭載されているものがある。特許文献１には、デジタルカメラをライブビュー表示（あるいは動画撮影）の状態から静止画撮影の状態に切り替えたときに残像が発生する問題について記載されている。この残像は、静止画像の読み出し駆動中に、ライブビュー表示時に欠陥準位にトラップされていた信号電荷が、時間の経過とともに放出されることにより生じる。特許文献１の撮像装置は、この残像を低減するために、遮光画素から読み出された信号等に基づき残像量を取得する残像補正手段を備える。
【０００３】
また、特許文献２には、あるフレームの信号電荷の一部が画素内に残存することにより、その次のフレーム期間での撮像時において、残存した信号電荷に起因する残像が発生し、画質が低下するという問題が記載されている。この残像の低減手段として、撮像前の予備リセット時と本リセット時とで、互いに異なる電圧を光電変換素子に印加することが提案されている。また、予備リセットにより生じる残留電荷を差し引くために各画素に共通の減算処理を行うことにより、残像の発生を低減できる旨が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−２９７５６号公報
【特許文献２】特開２０１３−９８８２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１及び特許文献２に記載された手法においては、補正の精度が十分ではない場合があり、より精度良く補正信号を取得することが可能な手法が求められている。
【０００６】
本発明の目的は、より精度良く補正信号を取得することが可能な撮像装置及び撮像システムを提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一実施形態に係る撮像装置は、各々が光電変換部を備える複数の画素が行列状に配列された画素アレイを備え、前記画素アレイは、入射光に応じた撮像信号を出力する撮像画素と、前記撮像信号を補正するための補正信号を出力する補正画素とを含み、前記補正画素は、前記補正画素の前記光電変換部に第１のバイアス電圧を印加した状態で行われる第１のリセットと、前記光電変換部に前記第１のバイアス電圧とは異なる第２のバイアス電圧を印加した状態で行われる第２のリセットとを行った後、前記補正信号を出力することを特徴とする。
【０００８】
本発明の一実施形態に係る撮像システムは、各々が光電変換部を備える複数の画素が行列状に配列された画素アレイを備え、前記画素アレイは、入射光に応じた撮像信号を出力する撮像画素と、前記撮像信号を補正するための補正信号を出力する補正画素とを含み、前記補正画素は、前記補正画素の前記光電変換部に第１のバイアス電圧を印加した状態で行われる第１のリセットと、前記光電変換部に前記第１のバイアス電圧とは異なる第２のバイアス電圧を印加した状態で行われる第２のリセットとを行った後、前記補正信号を出力する撮像装置を備えることを特徴とする。
【発明の効果】
【０００９】
より精度良く補正信号を取得することが可能な撮像装置及び撮像システムを提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態に係る撮像システムのブロック図である。
【図２】本発明の第１実施形態に係る撮像装置のブロック図である。
【図３】本発明の第１実施形態に係る画素の回路図である。
【図４】本発明の第１実施形態に係る画素アレイの構造を示す図である。
【図５】本発明の第１実施形態に係る撮像装置の駆動方法を示す図である。
【図６】本発明の第２実施形態に係る撮像装置の駆動方法を示す図である。
【図７】本発明の第３実施形態に係る撮像装置の駆動方法を示す図である。
【図８】本発明の第４実施形態に係る画素アレイの構造を示す図である。
【図９】本発明の第４実施形態に係る撮像装置の駆動方法を示す図である。
【発明を実施するための形態】
【００１１】
以下に、本発明の好ましい実施形態を、添付の図面に基づいて詳細に説明する。複数の図面を通じて共通の機能を有する要素には共通の符号を付し、その説明を簡略化又は省略することがある。
【００１２】
［第１実施形態］
図１は、本発明の第１実施形態に係る撮像システムの構成を示すブロック図である。本実施形態による撮像システム１００は、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルビデオカメラ、複写機、携帯電話、車載カメラ、観測衛星、赤外線カメラ、等に適用可能である。
【００１３】
撮像システム１００は、撮像装置２００、メカニカルシャッター１０１、レンズ１０２、絞り１０３、信号処理部１０４を有している。更に、撮像システム１００は、タイミング発生部１０５、全体制御部１０６、メモリ部１０７、記録媒体制御Ｉ／Ｆ部１０８、記録媒体１０９、外部Ｉ／Ｆ部１１０を有している。
【００１４】
メカニカルシャッター１０１は受光画素に対する入射光を制御するように、撮像装置２００の光入射側（被写体側）に配されている部材である。レンズ１０２は、被写体の光学像を撮像装置２００の受光部（画素アレイ）に結像させるための部材である。絞り１０３は、レンズ１０２を通る光量を可変にするための部材である。撮像装置２００は、半導体基板上に形成されるイメージセンサであり、レンズ１０２により画素アレイに結像された光学像を画像データに変換する装置である。本例では、メカニカルシャッター１０１はレンズ１０２よりも被写体側に配置されているが、メカニカルシャッター１０１はレンズ１０２や絞り１０３よりも撮像装置２００側に配置されていてもよい。撮像システム１００は、メカニカルシャッター１０１やレンズ１０２、絞り１０３、撮像装置２００を保護するためのバリアを備えることができる。
【００１５】
信号処理部１０４は、撮像装置２００より出力された画像データに対し各種の補正、データ圧縮等の処理を行う部分である。タイミング発生部１０５は、撮像装置２００及び信号処理部１０４に、各種のタイミング信号を出力する部分である。信号処理部１０４及びタイミング発生部１０５は、撮像装置２００と同じ基板に搭載されていてもよく、別の基板に搭載されていてもよい。一例として、撮像システム１００は、メカニカルシャッター１０１、及び、撮像装置２００から出力された画像データを処理する信号処理部１０４の少なくとも一方を有する構成としてもよい。全体制御部１０６は、撮像システム１００の全体を制御する部分である。なお、タイミング信号等の制御信号は撮像システム１００の外部から入力されてもよく、撮像システム１００は、少なくとも撮像装置２００と、撮像装置２００から出力された画像データを処理する信号処理部１０４とを有していればよい。撮像装置２００から出力される画像データはアナログデータであってもよいし、デジタルデータであってもよい。
【００１６】
メモリ部１０７は、画像データを一時的に記憶するためのフレームメモリである。記録媒体制御Ｉ／Ｆ部１０８は、記録媒体１０９への記録あるいは記録媒体１０９からの読み出しを行うためのインターフェースである。記録媒体１０９は、画像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体、又は撮像システム１００に内蔵された記録媒体である。外部Ｉ／Ｆ部１１０は、外部のコンピュータ等と通信するためのインターフェースである。
【００１７】
以上のような構成により、撮像装置２００を有する撮像システム１００は、画像の撮影及び画像データの処理を実現する。以下では、撮像システム１００に適用され得る撮像装置２００の構成について詳述する。
【００１８】
図２は、本発明の第１実施形態に係る撮像装置２００の構成を示すブロック図である。図２に示されるように、撮像装置２００は、画素アレイ３００、垂直走査回路２１０、読み出し部２２０、水平走査回路２３０、タイミング制御部２４０及び演算部２５０を有する。画素アレイ３００は、行列状に配列された複数の画素３１０を有する。各画素３１０には、信号を出力するための配線として、列ごとに設けられた垂直信号線３２０が接続される。
【００１９】
垂直走査回路２１０は、タイミング制御部２４０からの制御信号に応じて画素アレイ３００の画素３１０の行を垂直方向に順次選択し、各画素３１０から垂直信号線３２０を介して読み出し部２２０に信号を出力させる。読み出し部２２０は、画素３１０の各列に対応するゲインアンプ、ＡＤ変換器等を含んで構成され、垂直走査回路２１０によって選択された行の画素３１０から出力された信号を列ごとにサンプリングする。水平走査回路２３０は、読み出し部２２０にサンプリングされた各画素３１０からの信号を、水平方向に順次選択することによって、信号を演算部２５０に出力させる。演算部２５０は、画素３１０から出力された信号に対して所定の演算処理を行う。この演算処理の内容については後述する。
【００２０】
図３は、本発明の第１実施形態に係る画素３１０の回路図である。図３には簡略化のため、１つの画素３１０の等価回路と、画素３１０から出力される信号の出力経路のみが示されている。画素３１０は、フォトダイオード（以下、ＰＤと呼ぶ）３１１、転送トランジスタ３１２、フローティングディフュージョン（以下、ＦＤと呼ぶ）３１３、リセットトランジスタ３１４、増幅トランジスタ３１５及び選択トランジスタ３１６を有する。ＰＤ３１１は、入射光に応じた電荷を生成して蓄積する光電変換部を構成する。転送トランジスタ３１２は、垂直走査回路２１０からの制御信号ＰＴＸにより駆動され、ＰＤ３１１のカソード側に蓄積された電荷を、ＦＤ３１３に転送する。ＦＤ３１３は、保持されている電荷とＦＤ３１３の容量に応じた電位となることにより、電荷を電位（電圧）に変換する電荷電位変換部（電荷電圧変換部）として機能する。
【００２１】
ＰＤ３１１のアノードにはウェル電位供給部３４０が接続される。ウェル電位供給部３４０は、タイミング制御部２４０からの制御信号により駆動され、動作モードに応じて画素３１０が形成されるウェルに様々な電位を供給する。ウェル電位供給部３４０は、画素アレイ３００内の複数の画素３１０ごとに同時刻に異なる電位を供給することが可能である。
【００２２】
リセットトランジスタ３１４は、制御信号ＰＲＥＳにより駆動され、ＦＤ３１３に保持された電荷を電位Ｖｄｄの電源線に排出可能な構成となっている。増幅トランジスタ３１５の入力であるゲート端子にはＦＤ３１３が接続される。増幅トランジスタ３１５のドレインは電源線に接続され、ソースは選択トランジスタ３１６のドレインに接続される。選択トランジスタ３１６のソースは垂直信号線３２０に接続される。選択トランジスタ３１６は、制御信号ＰＳＥＬにより駆動され、増幅トランジスタ３１５のソースと、垂直信号線３２０に設けられた定電流源３３０とを接続する。これにより、増幅トランジスタ３１５と定電流源３３０は、ＦＤ３１３の電位に基づく信号を出力電位Ｓｏｕｔとして出力するソースフォロワ回路を構成する。垂直信号線３２０に出力された信号は、読み出し部２２０において垂直信号線３２０ごとにサンプリングされた後、後段の演算部２５０に出力される。
【００２３】
図４（ａ）は、本発明の第１実施形態に係る画素アレイ３００の構造を示す上面模式図である。画素アレイ３００は、入射光に応じた撮像信号を出力する撮像画素が配された撮像画素部３５０と、撮像信号を補正するための補正信号を出力する補正画素が配された補正画素部３６０とを有する。撮像画素と補正画素は、いずれも図３に示される等価回路で表現される回路構成を有する画素３１０である。しかしながら、本実施形態において、補正画素を構成する遮光画素は、撮像画素と異なる断面構造を有する。撮像画素は、ＰＤ３１１上に入射光を通過させる開口部を備えており、ＰＤ３１１に入射光が入射され、ＰＤ３１１が受光する構造を有する受光画素であり、有効画素と称することもできる。これに対し、遮光画素は、ＰＤ３１１への入射光を遮光する遮光部を備えている。遮光部は、アルミニウム等を主材料とする配線等でありＰＤ３１１の上方を覆っている。この構造により、遮光画素は、撮像信号を補正するための補正信号を出力可能である。なお、図４（ａ）においては、画素アレイ３００の左端に補正画素部３６０が配置されているが、これに限られるものではなく、撮像画素部３５０及び補正画素部３６０は画素アレイ３００内のどこに設けられていてもよい。
【００２４】
図４（ｂ）は、図４（ａ）の撮像画素部３５０及び補正画素部３６０の境界近傍における断面模式図である。図４（ｂ）には、半導体基板内に形成された、半導体領域４１１、４１２、４１３、４１４及び分離領域４１５が図示されている。更に、図４（ｂ）には、半導体基板の上に形成されたゲート電極４３１、層間接続配線４４１、４４２、４４３、配線４５２、４５３、４５４、層間絶縁層４２１、４２２、４２３、４２４、遮光部４５５が図示されている。半導体領域４１１、４１３はＰ型の半導体領域であり、半導体領域４１２、４１４はＮ型の半導体領域である。
【００２５】
半導体領域４１１、４１２、４１３は、埋め込みフォトダイオード構造をなしており、これらは図３におけるＰＤ３１１に対応する。Ｐ型の半導体領域４１３は、Ｎ型の半導体領域４１１と、受光面となる半導体基板の表面との間に配されている。半導体領域４１１と半導体領域４１３は電気的に連続したＰ型の半導体領域でありうる。図３におけるウェル電位供給部３４０は、半導体基板に形成されたＰ型のウェルである半導体領域４１１及びＰ型の半導体領域４１３に電位を供給する。ゲート電極４３１及び半導体領域４１１、４１２、４１４は、ＭＯＳトランジスタをなしており、これらは図３における転送トランジスタ３１２に対応する。半導体領域４１４は、図３におけるＦＤ３１３に対応する。層間接続配線４４１、４４２、４４３、配線４５２、４５３、４５４は、ゲート電極４３１、ＦＤ３１３等と外部との間で信号を伝達させる配線である。
【００２６】
撮像画素部３５０と補正画素部３６０の境界には、分離領域４１５が形成されている。分離領域４１５は、撮像画素部３５０の半導体領域４１１と補正画素部３６０の半導体領域４１１を電気的に分離することにより、これらに異なる電位を与えることを可能にする。補正画素部３６０において、ＰＤ３１１の上方にはＰＤ３１１を入射光から遮光する遮光部４５５が形成されている。これに対し、撮像画素部３５０には遮光部４５５が設けられておらず、ＰＤ３１１に入射光が入射する構造となっている。
【００２７】
図５（ａ）は、本発明の第１実施形態に係る撮像画素部３５０の静止画撮影時の駆動方法を示すタイミングチャートである。なお、本タイミングチャートでは、撮像システム１００及び撮像装置２００は、電子先膜シャッター及びメカニカルシャッター１０１により蓄積時間（露光時間）の設定がなされることを前提として説明するがこれに限られるものではない。蓄積時間の設定に関する具体的な動作については、一般的な手法が用いられ得るので詳細な説明を省略する。
【００２８】
時刻ｔ１において、撮像画素部３５０内の各画素３１０では、第１のリセットが行われる。第１のリセットは、ウェル電位供給部３４０から半導体領域４１１、４１３に供給される電位を例えば０Ｖ等の低い電位としつつ、転送トランジスタ３１２及びリセットトランジスタ３１４をオンにする動作である。これにより、ＰＤ３１１に逆方向バイアス電圧（第１のバイアス電圧）を印加した状態で、ＰＤ３１１に蓄積された電荷がリセットされる。
【００２９】
時刻ｔ２において、撮像画素部３５０内の各画素３１０では、第２のリセットが行われる。第２のリセットでは、ウェル電位供給部３４０から半導体領域４１１、４１３に供給される電位を第１のリセットにおける電位とは異なる電位に切り替えた状態でリセットが行われる。具体的には、第２のリセットでは、供給する電位を例えば５Ｖ等の高い電位としつつ、転送トランジスタ３１２及びリセットトランジスタ３１４をオンにする。これにより、ＰＤ３１１に順方向バイアス電圧（第２のバイアス電圧）を印加した状態で、ＰＤ３１１の半導体領域における欠陥準位Ｅｔに電子を捕獲させるリセットを行うことができる。欠陥準位Ｅｔに捕獲された電荷は時間の経過とともに放出されるため、残像の原因となる。第２のリセットにおいてあらかじめ欠陥準位Ｅｔに電子を捕獲させておくことにより、その後に生じる残像の強度を均一にすることができる。
【００３０】
時刻ｔ３から時刻ｔ４の期間において、ＰＤ３１１では、入射光に応じて生じる電荷の蓄積（光信号蓄積）が行われる。蓄積の開始（時刻ｔ３）は電子先膜シャッターにより制御され、蓄積の終了（時刻ｔ４）は撮像システム１００に設けられたメカニカルシャッター１０１により制御される。
【００３１】
その後、時刻ｔ５付近において、蓄積された電荷を転送する前のＦＤ３１３のリセット状態に対応する信号の読み出し（以下、Ｎ読みＡと呼ぶ）と、電荷転送後の信号の読み出し（以下、Ｓ読みＡと呼ぶ）が行われる。Ｎ読みＡとＳ読みＡは、画素アレイ３００の行ごとに順次選択トランジスタ３１６をオンにすることにより行われる。各行において、Ｎ読みＡはＦＤ３１３をリセットした後、転送トランジスタ３１２がオンになる前の状態で行われる。その後、転送トランジスタ３１２がオンになり、ＰＤ３１１に蓄積された電荷がＦＤ３１３に転送され、Ｓ読みＡが行われる。このＳ読みＡで得られる信号は、入射光に応じた電荷と、欠陥準位Ｅｔから放出された電荷とに対応する信号であり、残像の成分を含む撮像信号である。
【００３２】
図５（ｂ）は本発明の第１実施形態に係る補正画素部３６０の静止画撮影時の駆動方法を示すタイミングチャートである。図５（ｂ）に示す駆動は、図５（ａ）に示す駆動と同一フレーム期間内に行われるものであり、同じ符号が付された時刻は同時刻である。各時刻に行われる動作は、図５（ａ）を参照して説明した撮像画素部３５０の動作と同様であるため説明を省略する。補正画素部３６０の補正画素においては、ＰＤ３１１が遮光されている。そのため、補正画素では、入射光がＰＤ３１１に入射されていない状態に相当する信号が得られる。この信号は、撮像信号を補正するための補正信号として用いられる。補正画素部３６０においては、時刻ｔ３から時刻ｔ４の期間において行われる電荷の蓄積を暗蓄積と呼ぶ。また、時刻ｔ５付近において、行われる２回の読み出しをそれぞれＮ読みＢ、Ｓ読みＢと呼ぶ。Ｎ読みＢで得られる信号は、撮像画素部３５０におけるＮ読みＡと同様である。Ｓ読みＢで得られる信号は、入射光に応じた電荷に対応する成分を含まない。したがって、Ｓ読みＢで得られる信号は、欠陥準位Ｅｔから放出された電荷に対応する信号であり、残像の成分に相当するものであるため補正信号として用いられる。
【００３３】
図５（ｃ）は、本発明の第１実施形態の撮像画素部３５０及び補正画素部３６０における、各時刻でのＰＤ３１１に蓄積されている電荷量（ＰＤ中の蓄積電荷量）を示すグラフである。図５（ｃ）において、撮像画素部３５０の撮像画素のＰＤ３１１に蓄積された電荷量（撮像画素の電荷量）が実線で示されており、補正画素部３６０の補正画素のＰＤ３１１に蓄積された電荷量（補正画素の電荷量）が破線で示されている。上述したように、撮像画素の電荷量は、入射光に応じた電荷と、欠陥準位Ｅｔから放出された電荷の和であり、補正画素の電荷量は、欠陥準位Ｅｔから放出された電荷のみを含む。
【００３４】
図５（ｃ）を参照しつつ、各時刻におけるＰＤ３１１中の電荷量の推移を説明する。まず、時刻ｔ１において撮像画素の電荷量及び補正画素の電荷量は、第１のリセットにより、いずれも０になる。その後、撮像画素の電荷量及び補正画素の電荷量は、時刻ｔ１から時刻ｔ２の期間にかけて時間経過に伴って増加する。この理由は、時刻ｔ１よりも前の時点で欠陥準位Ｅｔに捕獲されていた電荷が放出されるためである。この電荷の捕獲は、時刻ｔ１以前に行われたライブビュー、静止画撮影等によるＰＤ３１１への光の入射に起因するものである。
【００３５】
時刻ｔ２において、第２のリセットにより、撮像画素の電荷量及び補正画素の電荷量は、再び０となる。これに加えて、第２のリセットでは、撮像画素部３５０と補正画素部３６０のＰＤ３１１に順方向バイアス電圧がかかり、電子のフェルミレベルが上昇する。これにより、ＰＤ３１１の半導体領域に存在する欠陥準位Ｅｔには、電子が完全に捕獲された状態となる。つまり、時刻ｔ２以降において、撮像画素の電荷量及び補正画素の電荷量は、欠陥準位Ｅｔからの電荷の放出により、時間経過に伴って増加する。
【００３６】
時刻ｔ３から時刻ｔ４の期間において、撮像画素の電荷量は光信号蓄積により、時間に比例して電荷量が急激に増加する。これに対し、補正画素は遮光されているため、補正画素の電荷量は、欠陥準位Ｅｔからの電子放出に伴う増加のみとなる。時刻ｔ４から時刻ｔ５の期間においては、撮像画素の電荷量及び補正画素の電荷量は、欠陥準位Ｅｔからの電荷の放出により時間経過に伴って緩やかに増加する。
【００３７】
以上のように、撮像画素の電荷量には欠陥準位Ｅｔから放出された電荷が含まれており、これは残像の原因となる場合がある。欠陥準位Ｅｔでの電荷の捕獲及び放出の時定数は、撮影時の温度等のパラメータにより変化するため、この残像の補正は、事前設定した補正値を用いるよりも撮影時に行ごとに補正画素から取得した補正信号を用いて行う方が高精度なものとなる。本実施形態においては、欠陥準位Ｅｔから放出された電荷に相当する信号を撮影と同一フレーム期間内において各行の補正画素から補正信号として取得することが可能である。したがって、本実施形態の構成によれば、精度良く補正信号を取得することができる。この補正信号を用いることにより、精度良く撮像信号の補正を行うことが可能となる。また、本実施形態においては、撮像画素の電荷量及び補正画素の電荷量を同一の撮像装置２００内かつ同時刻に取得できる。このため、撮影時の温度及び読み出しのタイミングに依存して欠陥準位Ｅｔから放出される電荷が変動した場合であっても、適切に精度良く補正信号を取得することができる。
【００３８】
図５（ｄ）は、各行における補正信号の強度を示すグラフである。図５（ｄ）を参照しつつ、補正画素部３６０から出力された補正信号を用いて補正値を算出する方法を説明する。Ｓ読みＢの際には、１行目から順次読み出しを行うため、行番号が大きい行ほど欠陥準位Ｅｔから放出される電荷の蓄積時間が長くなる。そのため、行番号が大きい行ほど補正信号の強度が大きくなるため、行ごとに異なる補正値を用いることが好ましい。本実施形態では各行の補正画素から得られた補正信号を用いて各行の撮像信号に適用する補正値を行ごとに算出することができる。一例としてｎ行目の補正について説明する。ｎ行目の複数の補正画素から得られた補正信号Ｎｎ，１，Ｎｎ，２，・・・，Ｎｎ，ｍ を用いて、以下の式１によりｎ行目の補正値Ｃｎを求めることができる。
Ｃｎ＝Ｍｅｄｉａｎ（Ｎｎ，１，Ｎｎ，２，・・・，Ｎｎ，ｍ）×ｋ  （式１）
なお、Ｍｅｄｉａｎ（Ｎｎ，１，Ｎｎ，２，・・・，Ｎｎ，ｍ）は、Ｎｎ，１，Ｎｎ，２，・・・，Ｎｎ，ｍの中央値を意味する。また、ｋは所定の係数である。
【００３９】
ｎ行ｐ列目の撮像画素から得られた撮像信号Ｓｎ，ｐに対しては、以下の式２のようにｎ行目の補正値Ｃｎを減算することにより、欠陥準位Ｅｔから放出される電荷に起因する残像が補正された画像信号Ｐｎ，ｐを得ることができる。 
Ｐｎ，ｐ＝Ｓｎ，ｐ−Ｃｎ  （式２）
【００４０】
以上の補正値の算出及び補正の演算は、図２に示す演算部２５０において行われ得る。しかしながら、この演算が撮像装置２００で行われることは必須ではなく、例えば、撮像システム１００内の信号処理部１０４にて行う構成としてもよい。この場合、演算部２５０は省略可能である。上述の補正値の算出及び補正の演算は、撮像信号や補正信号に基づくアナログ信号に基づいて行うこともできるが、撮像信号や補正信号に基づくデジタル信号に基づいて行うことが補正値の算出及び補正の演算を容易にする上で好ましい。そのため、撮像装置２００は撮像信号や補正信号に基づくアナログ信号を、デジタル信号に変換するＡＤ変換器を読み出し部２２０に有することができる。
【００４１】
以上のように、撮像画素から撮像信号を取得することに加えて補正画素から補正信号を取得するよう構成することにより、精度の良い補正信号を取得することができる。また、この補正信号を用いて補正値を算出し、これに基づき補正を行うことにより、高精度に残像を補正でき、高品質な画像信号を出力することが可能となる。
【００４２】
［第２実施形態］
図６（ａ）、図６（ｂ）及び図６（ｃ）を参照しつつ、本発明の第２実施形態の構成を説明する。本実施形態の構成は、静止画撮影時の駆動方法を除き、第１実施形態と同様であるため、共通する事項については説明を省略又は簡略化する。
【００４３】
図６（ａ）は、本発明の第２実施形態に係る撮像画素部３５０の静止画撮影時の駆動方法を示すタイミングチャートである。図６（ａ）に示す駆動方法では、撮像画素部３５０において時刻ｔ２に第２のリセットが行われない点が、図５（ａ）に示す第１実施形態の構成と異なる。その他の時刻における駆動は第１実施形態と同様であるため説明を省略する。
【００４４】
図６（ｂ）は、本発明の第２実施形態に係る補正画素部３６０の静止画撮影時の駆動方法を示すタイミングチャートである。図６（ｂ）に示す駆動方法は、図５（ｂ）に示す第１実施形態の駆動方法と同様であるため説明を省略する。
【００４５】
図６（ｃ）は、本発明の第２実施形態の撮像画素部３５０及び補正画素部３６０における、ＰＤ３１１中の蓄積電荷量を示すグラフである。補正画素の電荷量については、図５（ｃ）に示すものと同様であるため説明を省略する。撮像画素の電荷量は、時刻ｔ２における第２のリセットが行われないため、時刻ｔ１から時刻ｔ３の期間にかけて時間経過に伴って増加する。この理由は、時刻ｔ１よりも前の時点で欠陥準位Ｅｔに捕獲されていた電荷が放出されるためである。この電荷の捕獲は、時刻ｔ１以前に行われたライブビュー、静止画撮影等によるＰＤ３１１への光の入射に起因するものである。時刻ｔ３以降については図５（ｃ）に示すものとほぼ同様であるため説明を省略する。
【００４６】
以上のように、本実施形態においても、第１実施形態と同様に適切に精度良く補正信号を取得することが可能となる。ただし、本実施形態においては、撮像信号の取得方法が第１実施形態と異なっているため、補正方法に異なる点がある。そこで、本実施形態の補正方法について説明する。
【００４７】
ｎ行目の複数の補正画素から得られた補正信号Ｎｎ，１，Ｎｎ，２，・・・，Ｎｎ，ｍ を用いて、第１実施形態と同一の式１によりｎ行目の補正値Ｃｎを求めることができる。
Ｃｎ＝Ｍｅｄｉａｎ（Ｎｎ，１，Ｎｎ，２，・・・，Ｎｎ，ｍ）×ｋ  （式１）
【００４８】
次に、ｎ行ｐ列目の撮像画素から得られた撮像信号Ｓｎ，ｐに対しては、以下の式３のようにｎ行目の補正値Ｃｎを用いて、欠陥準位Ｅｔから放出される電荷による残像が補正された画像信号Ｐｎ，ｐを得ることができる。
Ｐｎ，ｐ＝Ｓｎ，ｐ−Ｃｎ×ｊｎ，ｐ  （式３）
【００４９】
ここで、ｊｎ，ｐは、ｎ行ｐ列目の画素の補正係数であり、Ａ１を所定の係数として、以下の式４で定義される。
ｊｎ，ｐ＝Ｓｎ，ｐ×Ａ１  （式４）
【００５０】
第２実施形態においては、撮像信号に含まれる欠陥準位Ｅｔから放出される電荷の成分は、光信号蓄積における光量、蓄積時間等に依存して撮影条件ごとに変動する。これに対し、補正信号は光量、蓄積時間等に依存しない一定なものとなり、欠陥準位Ｅｔからの電荷放出速度の温度依存性を踏まえた均一な出力が得られる。このため、補正値に各撮像信号に依存した補正係数を掛けたものを用いて補正を行うことで適切な補正が可能となる。以上のようにして、本実施形態においても第１実施形態と同様に、精度の良い補正信号の取得及び高品質な画像信号の出力が可能となる。
【００５１】
なお、第２実施形態においては、時刻ｔ２付近の期間において、撮像画素部３５０のウェル（半導体領域４１１、４１３）と補正画素部３６０のウェル（半導体領域４１１、４１３）に一時的に異なる電位が供給される。そのため、図４（ｂ）に示されるように撮像画素部３５０と補正画素部３６０の間に分離領域４１５を設けてウェルを分離することが好ましい。分離領域４１５は、例えば、ＳＴＩ（Shallow Trench Isolation）のように絶縁体を配置することでウェルを分離する構成とすることができる。また、分離領域４１５は、半導体領域４１１と異なる導電型の不純物拡散層を設けることによりウェルを分離する構成であってもよい。あるいは、分離領域４１５は、撮像画素部３５０と補正画素部３６０の間にＰＤ３１１を有しないダミー領域を配置することによりウェルを分離するものであってもよい。これにより、ウェル間が電気的に分離され、撮像画素部３５０のウェルと補正画素部３６０のウェルの電位が異なることにより生じ得る画像信号の劣化を抑制することができる。なお、上述の分離領域４１５の態様の適用は第２実施形態に限定されるものではなく、例えば、第１、第３、第４実施形態にも同様に適用可能である。
【００５２】
［第３実施形態］
図７（ａ）、図７（ｂ）、図７（ｃ）及び図７（ｄ）を参照しつつ、本発明の第３実施形態の構成を説明する。本実施形態においては、画素アレイの構成及び静止画撮影時の駆動方法を除き、第１実施形態と同様であるため、共通する事項については説明を省略又は簡略化する。
【００５３】
図７（ａ）は、本発明の第３実施形態に係る画素アレイ３００ａの構造を示す上面模式図である。画素アレイ３００ａは、入射光に応じた撮像信号を出力する撮像画素が配された撮像画素部３５０と、撮像信号を補正するための補正信号を出力する補正画素が配された補正画素部３７０とを有する。補正画素部３７０に設けられた補正画素は、遮光画素ではなく、撮像画素と同様にＰＤ３１１上に入射光を通過させる開口部を備えた受光画素である点が第１実施形態及び第２実施形態の補正画素部３６０の補正画素とは異なる。なお、図７（ａ）においては、画素アレイ３００ａの左端に補正画素部３７０が配置されているが、これに限られるものではなく、撮像画素部３５０及び補正画素部３７０は画素アレイ３００ａ内のどこに設けられていてもよい。
【００５４】
図７（ｂ）は、本発明の第３実施形態に係る撮像画素部３５０の静止画撮影時の駆動方法を示すタイミングチャートである。図７（ｂ）に示す駆動方法は、図５（ａ）に示す第１実施形態の駆動方法と同様であるため説明を省略する。
【００５５】
図７（ｃ）は本発明の第３実施形態の補正画素部３７０の静止画撮影時の駆動方法を示すタイミングチャートである。図７（ｃ）に示す駆動方法は、時刻ｔ３から時刻ｔ４の期間に行われる蓄積が暗蓄積ではなく光信号蓄積である点、及び、時刻ｔ４の直後に再び第１のリセットが行われる点が図５（ｂ）に示す第１実施形態の構成と異なる。時刻ｔ４の直後の第１のリセットはメカニカルシャッター１０１が閉じる動作、すなわち露光の終了と同期して行われる。これにより、Ｓ読みＢで得られる信号には、時刻ｔ４直後の第１のリセットから時刻ｔ５付近の読み出しまでの期間に欠陥準位Ｅｔから放出された電荷のみを含む。その他の時刻における駆動は図５（ｂ）と同様であるため説明を省略する。
【００５６】
図７（ｄ）は、本発明の第３実施形態の撮像画素部３５０及び補正画素部３７０における、ＰＤ３１１中の蓄積電荷量を示すグラフである。撮像画素の電荷量については、図５（ｃ）に示すものと同様であるため説明を省略する。補正画素の電荷量は、第２のリセット及び光信号蓄積により欠陥準位Ｅｔに捕獲されていた電荷が放出されることにより、時刻ｔ４以降、時間経過に伴って増加する。なお、時刻ｔ１から時刻ｔ４における補正画素の電荷量はＳ読みＢで得られる信号に影響しないため、不図示としている。
【００５７】
以上のように、本実施形態においても、第１実施形態及び第２実施形態と同様に適切に精度良く補正信号を取得することが可能となる。ただし、本実施形態においては、補正信号の取得方法が第１実施形態及び第２実施形態と異なっているため、補正方法に異なる点がある。そこで、本実施形態の補正方法について説明する。
【００５８】
ｎ行目の複数の補正画素から得られた補正信号Ｎｎ，１，Ｎｎ，２，・・・，Ｎｎ，ｍ を用いて、第１実施形態と同一の式１によりｎ行目の補正値Ｃｎを求めることができる。
【００５９】
Ｃｎ＝Ｍｅｄｉａｎ（Ｎｎ，１，Ｎｎ，２，・・・，Ｎｎ，ｍ）×ｋ  （式１）
次に、ｎ行ｐ列目の撮像画素から得られた撮像信号Ｓｎ，ｐに対しては、以下の式５のようにｎ行目の補正値Ｃｎを用いて、欠陥準位Ｅｔから放出される電荷による残像が補正された画像信号Ｐｎ，ｐを得ることができる。
Ｐｎ，ｐ＝Ｓｎ，ｐ−Ｃｎ×ｔｎ，ｐ  （式５）
【００６０】
ここで、ｔｎ，ｐは、ｎ行ｐ列目の画素の補正係数であり、Ａ２及びＡ３を所定の係数として、以下の式６で定義される。
ｊｎ，ｐ＝Ｓｎ，ｐ×（１−ｅｘｐ（−（ｔ４−ｔ２）／Ａ２））×Ａ３  （式６）
【００６１】
第３実施形態においては、撮像信号に含まれる欠陥準位Ｅｔから放出された電荷の成分は、第２のリセットが行われた時刻ｔ２以降のものである。これに対し、補正信号に含まれる欠陥準位Ｅｔから放出された電荷の成分は、２回目の第１のリセットが行われた時刻ｔ４以降のものである。このため、補正値に（ｔ４−ｔ２）に依存する係数ｔｎ，ｐを掛けることで電荷が放出された期間の違いを修正してから補正を行うことで適切な補正が可能となる。以上のようにして、本実施形態においても第１実施形態及び第２実施形態と同様に、精度の良い補正信号の取得及び高品質な画像信号の出力が可能となる。
【００６２】
［第４実施形態］
図８、図９（ａ）、図９（ｂ）、図９（ｃ）及び図９（ｄ）を参照しつつ、本発明の第４実施形態の構成を説明する。本実施形態の構成は、画素アレイの構成及び静止画撮影時の駆動方法を除き、第１実施形態と同様である。また、画素アレイの構成及び静止画撮影時の駆動方法の一部は第１乃至第３実施形態と共通する。これらの共通する事項については説明を省略又は簡略化する。
【００６３】
図８は、本発明の第４実施形態に係る画素アレイ３００ｂの構造を示す上面模式図である。画素アレイ３００ｂは、撮像画素部３５０と、遮光画素を含む補正画素部３６０と、受光画素を含む補正画素部３７０とを有する。撮像画素部３５０及び補正画素部３６０の構成は第１及び第２実施形態と同様であり、補正画素部３７０の構成は第３実施形態と同様であるため説明を省略する。なお、図８においては、画素アレイ３００ｂの左側から補正画素部３６０、３７０がこの順に配置されているが、これに限られるものではなく、撮像画素部３５０及び補正画素部３６０、３７０は画素アレイ３００ｂ内のどこに設けられていてもよい。
【００６４】
図９（ａ）は、本発明の第４実施形態に係る撮像画素部３５０の静止画撮影時の駆動方法を示すタイミングチャートである。図９（ａ）に示す駆動方法は、図５（ａ）に示す第１実施形態の駆動方法と同様であるため説明を省略する。
【００６５】
図９（ｂ）は、本発明の第４実施形態に係る補正画素部３７０の静止画撮影時の駆動方法を示すタイミングチャートである。図９（ｂ）に示す駆動方法は、図７（ｃ）に示す第３実施形態の駆動方法と同様であるため説明を省略する。
【００６６】
図９（ｃ）は、本発明の第４実施形態に係る補正画素部３６０の静止画撮影時の駆動を示すタイミングチャートである。時刻ｔ４までの駆動方法は図５（ｂ）に示す第１実施形態の駆動方法と同様である。時刻ｔ４の直後において、メカニカルシャッター１０１が閉じる動作、すなわち露光の終了と同期して、補正画素部３６０の補正画素に蓄積された信号が複数行分読み出される（以下、Ｓ読みＣと呼ぶ。）。
【００６７】
図９（ｄ）は、本発明の第４実施形態に係る撮像画素部３５０、補正画素部３６０、３７０における、ＰＤ３１１中の蓄積電荷量を示すグラフである。撮像画素の電荷量については、図５（ｃ）に示すものと同様であるため説明を省略する。補正画素の電荷量については、時刻ｔ４以降に補正画素部３７０のＰＤ３１１中に蓄積された電荷と時刻ｔ２から時刻ｔ４の期間に補正画素部３６０のＰＤ３１１中に蓄積された電荷の和が図示されている。
【００６８】
図９（ｄ）を参照しつつ、各時刻における補正画素部３６０、３７０のＰＤ３１１中の電荷量の推移を説明する。まず、時刻ｔ１において、第１のリセットが行われることにより、補正画素部３６０の補正画素及び補正画素部３７０の補正画素の電荷量はいずれも０になる。また、時刻ｔ２において、第２のリセットが行われることにより補正画素部３６０の補正画素及び補正画素部３７０の補正画素の電荷量は再びいずれも０になる。ｔ２以降、補正画素部３６０、３７０のＰＤ３１１では、欠陥準位Ｅｔから電荷の放出が起こる。
【００６９】
本実施形態では、この欠陥準位Ｅｔから放出された電荷に相当する補正信号を補正画素部３６０と補正画素部３７０の両方から取得する。補正画素部３６０の遮光画素のＰＤ３１１において、時刻ｔ２から時刻ｔ４の期間に蓄積された電荷に相当する信号（第１の補正信号）がＳ読みＣで読み出される。この遮光画素では、時刻ｔ３から時刻ｔ４の期間の光信号蓄積が起こらないので、欠陥準位Ｅｔからの電荷の放出に基づく信号のみが取得可能である。また、補正画素部３７０の受光画素のＰＤ３１１において、時刻ｔ４からＳ読みＢが行われるまでの期間に欠陥準位Ｅｔからの放出された電荷に相当する信号（第２の補正信号）がＳ読みＢで読み出される。
【００７０】
これらの和を算出することにより、第２のリセットにより欠陥準位Ｅｔに捕獲された電荷の放出による成分と、光信号蓄積により欠陥準位Ｅｔに再度捕獲された電子の放出による成分の両方を考慮した補正信号を得ることができる。これにより、本実施形態ではより精度よく補正信号を取得することができる。
【００７１】
次に、本実施形態における補正方法について説明する。補正画素部３７０のｎ行目の複数の補正画素から得られた補正信号をＮｎ，１，Ｎｎ，２，・・・，Ｎｎ，ｍとし、補正画素部３６０のｑ行目の複数の補正画素から得られた補正信号をＮｑ，１，Ｎｑ，２，・・・，Ｎｑ，ｒとする。これらを用いて、以下の式７によりｎ行目の補正値Ｃｎを求めることができる。
Ｃｎ＝（Ｍｅｄｉａｎ（Ｎｎ，１，Ｎｎ，２，・・・，Ｎｎ，ｍ）＋Ｍｅｄｉａｎ（Ｎｑ，１，Ｎｑ，２，・・・，Ｎｑ，ｒ））×ｋ  （式７）
【００７２】
ｎ行ｐ列目の撮像画素から得られた撮像信号Ｓｎ，ｐに対しては、ｎ行目の補正値Ｃｎを用いて第１実施形態と同一の式２により、欠陥準位Ｅｔから放出される電荷による残像が補正された画像信号Ｐｎ，ｐを得ることができる。 
Ｐｎ，ｐ＝Ｓｎ，ｐ−Ｃｎ  （式２）
【００７３】
以上の方法により補正値の算出及び補正を行うことにより、より高精度に残像を補正でき、より高品質な画像信号を出力することが可能となる。
【００７４】
［変形実施形態］
上述の実施形態は、本発明を適用しうる幾つかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではない。例えば、第１乃至第４実施形態における第１のリセット及び第２のリセットは全画素が一括でリセットされている例を示したが、各行でリセットから読み出しまでの蓄積時間が同じとなるような、いわゆるローリング動作であってもよい。
【００７５】
また、上述のリセット及び読み出しは１フレーム期間内に必要に応じて複数回行ってもよい。更に、補正信号は必ずしも撮像信号と同一フレーム期間内に取得する必要はなく、撮像信号の取得と異なるフレーム期間に補正信号を取得してもよい。この場合において、補正信号の取得は撮像信号の取得よりも先であってもよく、後であってもよい。
【００７６】
補正の処理内容は一例であり、上述の実施形態とは異なる演算を行ってもよく、他の補正を組み合わせてもよい。例えば、撮像信号と補正信号の演算に加えて、遮光画素からの出力信号を用いたシェーディング補正、Ｎ読みで得られた信号を用いたリセットノイズ補正などを上述の実施形態と組み合わせた処理を構成してもよい。その場合、処理内容に応じて演算に用いる式を適宜変更可能である。
【００７７】
半導体基板に形成される各半導体領域の導電型について、上述の実施形態で述べたものは一例であり、適宜変更可能である、例えば、全ての半導体領域の導電型を逆にしたものも本発明の実施形態を構成し得る。
【００７８】
上述の実施形態においては、説明の簡素化のため補正信号の取得及び補正信号に基づく補正は行われるものとして撮像装置２００又は撮像システム１００の動作を説明した。しかしながら、本発明の適用において、撮像システム１００は動作時にこれらの動作を行わない場合があってもよい。例えば、撮像システム１００は、補正信号の取得及び補正信号に基づく補正を行う第１のモードと、補正信号の取得及び補正信号に基づく補正を行わない第２のモードのいずれかを選択して撮像を行ってもよい。
【００７９】
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１以上のプロセッサがプログラムを読み出して実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【００８０】
２００  撮像装置
３００  画素アレイ
３１０  画素
３１１  フォトダイオード
３５０  撮像画素部
３６０  補正画素部
【図１】
2018082295.tif 000003
【図２】
2018082295.tif 000004
【図３】
2018082295.tif 000005
【図４】
2018082295.tif 000006
【図５】
2018082295.tif 000007
【図６】
2018082295.tif 000008
【図７】
2018082295.tif 000009
【図８】
2018082295.tif 000010
【図９】
2018082295.tif 000011