(57)【要約】【課題】表示フレーム期間を複数の表示駆動期間と非表示駆動期間に分割したとき、非表示駆動期間に表示駆動期間よりも長い期間に亘って表示パネルの同じ回路ノードに定電圧が長時間印加され続けても、当該回路ノードが受ける電圧負荷が過大にならず、パネルモジュールに経時的なダメージを与えることのない技術を提供する。【解決手段】表示フレーム期間を複数の表示駆動期間と非表示駆動期間に分割して表示動作とタッチ検出動作を行うとき、タッチ検出を行う非表示駆動期間にパネルモジュールに供給する動作電源電圧は表示期間に供給される動作電源電圧よりも絶対値的に低電圧とし、パネルモジュールの入力回路ノードに表示駆動期間よりも長い期間に加わる電圧負荷が過大にならないようにする。【選択図】図１
2018004886.tif 000002
【特許請求の範囲】
【請求項１】
複数個の表示素子がマトリクス状に配置された表示パネルとタッチ検出電極が前記表示素子よりも低い密度でマトリクス状に配置されたタッチパネルとが一体的に組み込まれたパネルモジュールの駆動制御を行なう表示制御及びタッチ制御デバイスであって、
表示駆動期間に前記表示素子の選択制御と選択した表示素子の表示駆動を行なう表示制御と、
非表示駆動期間に前記タッチ検出電極を用いたタッチ検出動作を行なうタッチ制御と、
表示フレーム期間毎に複数の前記表示駆動期間と前後の前記表示駆動期間に挟まれた前記非表示駆動期間とを生成する動作制御とを行う内部回路を有し、
前記内部回路は、前記パネルモジュールに供給する動作電源電圧を前記表示駆動期間には第１動作電源電圧とし、前記非表示駆動期間には前記第１動作電源電圧よりも絶対値的に低電圧の第２動作電源電圧とする、表示制御及びタッチ制御デバイス。
【請求項２】
請求項１において、前記内部回路は、表示駆動期間に前記表示素子の選択制御と選択した表示素子の表示駆動を行なう表示制御部と、
非表示駆動期間に前記タッチ検出電極を用いたタッチ検出動作を行なうタッチ制御部と、
表示フレーム期間毎に複数の前記表示駆動期間と前後の前記表示駆動期間に挟まれた前記非表示駆動期間とを生成する動作制御部とを有し、
前記表示制御部は前記パネルモジュールに第１動作電源電圧又は前記第１動作電源電圧よりも絶対値的に低電圧の第２動作電源電圧を供給する電源部を有し、
前記動作制御部は前記表示駆動期間に前記電源部に前記第１動作電源電圧を供給させ、非表示駆動期間に前記電源部に前記第２動作電源電圧を供給させる、表示制御及びタッチ制御デバイス。
【請求項３】
請求項２において、前記電源部は、電圧設定データが前記動作制御部によって書換え可能に設定されるレジスタ回路と、前記レジスタ回路に設定された電圧設定データに応じた電圧の電源を生成する電源回路をと有し、
前記動作制御部は、前記表示駆動期間に前記第１動作電源電圧を指定する第１電圧設定データを前記レジスタ回路に設定し、非表示駆動期間に前記第２動作電源電圧を指定する第２電圧設定データを前記レジスタ回路に設定する、表示制御及びタッチ制御デバイス。
【請求項４】
請求項３において、前記第２動作電源電圧は非選択状態の前記表示素子が保有する階調情報の変化を抑制するのに必要な電圧を有し、
前記動作制御部は前記第１電圧設定データ及び第２電圧設定データを書換え可能に保持する不揮発性メモリを有し、前記不揮発性メモリから前記第１電圧設定データ及び第２電圧設定データを前記レジスタ回路に設定する、表示制御及びタッチ制御デバイス。
【請求項５】
請求項３において、前記表示制御部は、前記表示素子の選択制御用に、シフトレジスタを構成する直列されたマスタ・スレーブラッチの入力動作とラッチ動作を規定するシフトクロック信号と、前記シフトレジスタに供給するシフトデータと、シフトデータのシフト動作を停止させるシフト抑制パルス信号との出力機能を備え、
前記動作制御部は前記非表示駆動期間に同期して前記シフト抑制パルス信号をパルス変化させる、表示制御及びタッチ制御デバイス。
【請求項６】
請求項２において、前記電源部は、前記第１動作電源電圧と前記第２動作電源電圧を生成する電源回路と、前記電源回路が生成する前記第１動作電源電圧又は前記第２動作電源電圧を選択して出力するスイッチ回路とを有し、
前記動作制御部は、前記表示駆動期間に前記スイッチ回路に前記第１動作電源電圧を選択させ、非表示駆動期間に前記スイッチ回路の前記第２動作電源電圧を選択させる、表示制御及びタッチ制御デバイス。
【請求項７】
請求項６において、前記第２動作電源電圧は非選択状態の前記表示素子が保有する階調情報の変化を抑制するのに必要な電圧を有する、表示制御及びタッチ制御デバイス。
【請求項８】
請求項６において、前記表示制御部は、前記表示素子の選択制御用に、シフトレジスタを構成する直列されたマスタ・スレーブラッチの入力動作とラッチ動作を規定するシフトクロック信号と、前記シフトレジスタに供給するシフトデータと、シフトデータのシフト動作を停止させるシフト抑制パルス信号との出力機能を備え、
前記動作制御部は前記非表示期間に同期して前記シフト抑制パルス信号をパルス変化させる、表示制御及びタッチ制御デバイス。
【請求項９】
請求項１において、前記内部回路は、表示駆動期間に前記表示素子の選択制御と選択した表示素子の表示駆動を行なう表示制御部と、
非表示駆動期間に前記タッチ検出電極を用いたタッチ検出動作を行なうタッチ制御部と、
表示フレーム期間毎に複数の前記表示駆動期間と前後の前記表示駆動期間に挟まれた前記非表示駆動期間とを生成する動作制御部とを有し、
前記表示制御部は前記パネルモジュールに電源出力端子から第１動作電源電圧を供給する電源部を有し、
前記タッチ制御部は、前記電源出力端子に電源安定化容量を介して容量性カップリングにて結合させることによって前記第１動作電源電圧よりも絶対値的に低電圧の第２動作電源電圧を生成するための調整電圧を電圧出力端子から出力する電圧生成部と、を有し、
前記動作制御部は、前記表示駆動期間において前記電源部に前記動作電源電圧を出力させると共に前記電圧生成部に電源安定化容量の基準電位を出力させ、非表示駆動期間において前記電源部の出力を高インピーダンスにすると共に前記電圧生成部に前記調整電圧を出力させて、前記電源部の出力に前記調整電圧を容量性カップリングにて結合可能にする、表示制御及びタッチ制御デバイス。
【請求項１０】
請求項９において、前記電源部は、前記第１動作電源電圧を生成する電源回路と、前記電源出力端子から前記第１動作電源電圧の出力又は前記電源出力端子の高出力インピーダンス状態を選択する電源スイッチ回路とを有し、
前記電圧生成部は、前記調整電圧を生成する電圧生成回路と、前記調整電圧又は前記基準電位を前記電圧出力端子から選択的に出力する電圧スイッチ回路とを有し、
前記動作制御部は、前記表示駆動期間に、前記電源スイッチ回路に前記第１動作電源電圧の出力を選択させ、且つ前記電圧スイッチ回路に前記基準電圧の出力を選択させ、非表示駆動期間に前記電源スイッチ回路に高出力インピーダンス状態を選択させ、且つ前記電圧スイッチ回路に前記調整電圧の出力を選択させる、表示制御及びタッチ制御デバイス。
【請求項１１】
請求項１０において、前記第２動作電源電圧は非選択状態の前記表示素子が保有する階調情報の変化を抑制するのに必要な電圧を有する、表示制御及びタッチ制御デバイス。
【請求項１２】
請求項１０において、前記表示制御部は、前記表示素子の選択制御用に、シフトレジスタを構成する直列されたマスタ・スレーブラッチの入力動作とラッチ動作を規定するシフトクロック信号と、前記シフトレジスタに供給するシフトデータと、シフトデータのシフト動作を停止させるシフト抑制パルス信号との出力機能を備え、
前記動作制御部は前記非表示期間に同期して前記シフト抑制パルス信号をパルス変化させる、表示制御及びタッチ制御デバイス。
【請求項１３】
請求項９において、前記表示制御部、前記タッチ制御部及び前記動作制御部をホスト装置にインタフェースさせるためのホストインタフェース回路を更に有し、１個の半導体基板に形成されて成る、表示制御及びタッチ制御デバイス。
【請求項１４】
表示素子の選択端子が走査線毎のゲート線に接続されて前記表示素子がマトリクス状に配置された表示パネルとタッチ検出電極が前記表示素子よりも低い密度でマトリクス状に配置されたタッチパネルとが一体的に組み込まれたパネルモジュールと、前記パネルモジュールの駆動制御を行なう表示制御及びタッチ制御デバイスとを有する表示及びタッチ検出パネルユニットであって、
前記パネルモジュールは、前記ゲート線を順次選択していく走査回路を備え、
前記走査回路はシフトデータをシフトクロック信号の変化に同期させて後段にシフトするシフトレジスタと、前記シフトレジスタの各シフト段の出力を受けてゲート線の選択信号を出力するゲートドライバとを有し、
前記表示制御及びタッチ制御デバイスは、表示駆動期間に前記走査回路による前記ゲート線の選択制御及び選択した表示素子の表示駆動を行なう表示制御と、非表示駆動期間に前記タッチ検出電極を用いたタッチ検出動作を行なうタッチ制御と、表示フレーム期間毎に複数の前記表示駆動期間と前後の前記表示駆動期間に挟まれた前記非表示駆動期間とを生成する動作制御とを行う内部回路を有し、
前記内部回路は、前記パネルモジュールに供給する動作電源電圧を前記表示駆動期間には第１動作電源電圧とし、前記非表示期間には前記第１動作電源電圧よりも絶対値的に低電圧の第２動作電源電圧とする、表示及びタッチ検出パネルユニット。
【請求項１５】
請求項１４において、前記内部回路は、表示駆動期間に前記走査回路による前記ゲート線の選択制御と選択した表示素子の表示駆動を行なう表示制御部と、非表示駆動期間に前記タッチ検出電極を用いたタッチ検出動作を行なうタッチ制御部と、表示フレーム期間毎に複数の前記表示駆動期間と前後の前記表示駆動期間に挟まれた前記非表示駆動期間とを生成する動作制御部とを有し、
前記表示制御部は前記表示駆動期間に前記シフトクロック信号をクロック変化させ、前記非表示駆動期間に前記シフトクロック信号のクロック変化を停止させ、
前記表示制御部は前記パネルモジュールに第１動作電源電圧又は前記第１動作電源電圧よりも絶対値的に低電圧の第２動作電源電圧を供給する電源部を有し、
前記動作制御部は前記表示駆動期間に前記電源部に前記第１動作電源電圧を供給させ、非表示駆動期間に前記電源部に前記第２動作電源電圧を供給させる、表示及びタッチ検出パネルユニット。
【請求項１６】
請求項１５において、前記電源部は、電圧設定データが前記動作制御部によって書換え可能に設定されるレジスタ回路と、前記レジスタ回路に設定された電圧設定データに応じた電圧の電源を生成する電源回路をと有し、
前記動作制御部は、前記表示駆動期間に前記第１動作電源電圧を指定する第１電圧設定データを前記レジスタ回路に設定し、非表示駆動期間に前記第２動作電源電圧を指定する第２電圧設定データを前記レジスタ回路に設定する、表示及びタッチ検出パネルユニット。
【請求項１７】
請求項１５において、前記電源部は、前記第１動作電源電圧と前記第２動作電源電圧を生成する電源回路と、前記電源回路が生成する前記第１動作電源電圧又は前記第２動作電源電圧を選択して出力するスイッチ回路とをと有し、
前記動作制御部は、前記表示駆動期間に前記スイッチ回路に前記第１動作電源電圧を選択させ、非表示駆動期間に前記スイッチ回路の前記第２動作電源電圧を選択させる、表示及びタッチ検出パネルユニット。
【請求項１８】
請求項１４において、前記内部回路は、表示駆動期間に前記表示素子の選択制御と選択した表示素子の表示駆動を行なう表示制御部と、
非表示駆動期間に前記タッチ検出電極を用いたタッチ検出動作を行なうタッチ制御部と、
表示フレーム期間毎に複数の前記表示駆動期間と前後の前記表示駆動期間に挟まれた前記非表示駆動期間とを生成する動作制御部とを有し、
前記表示制御部は前記パネルモジュールに電源出力端子から第１動作電源電圧を供給する電源部を有し、
前記タッチ制御部は、前記電源端子に電源安定化容量を介して容量性カップリングにて結合させることによって前記第１動作電源電圧よりも絶対値的に低電圧の第２動作電源電圧を生成するための調整電圧を電圧出力端子から出力する電圧生成部と、を有し、
前記動作制御部は、前記表示駆動期間において前記電源部に前記動作電源電圧を出力させると共に前記電圧生成部に電源安定化容量の基準電位を出力させ、非表示駆動期間において前記電源部の出力を高インピーダンスにすると共に前記電圧生成部に前記調整電圧を出力させて、前記電源部の出力に前記調整電圧を容量性カップリングにて結合可能にする、表示及びタッチ検出パネルユニット。
【請求項１９】
請求項１８において、前記電源部は、前記第１動作電源電圧を生成する電源回路と、前記電源出力端子から前記第１動作電源電圧の出力又は前記電源出力端子の高出力インピーダンス状態を選択する電源スイッチ回路とを有し、
前記電圧生成部は、前記調整電圧を生成する電圧生成回路と、前記調整電圧又は前記基準電圧を前記電圧出力端子から選択的に出力する電圧スイッチ回路とを有し、
前記動作制御部は、前記表示駆動期間に、前記電源スイッチ回路に前記第１動作電源電圧の出力を選択させ、且つ前記電圧スイッチ回路に前記基準電圧の出力を選択させ、非表示駆動期間に前記電源スイッチ回路に高出力インピーダンス状態を選択させ、且つ前記電圧スイッチ回路に前記調整電圧の出力を選択させる、表示及びタッチ検出パネルユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示駆動期間と非表示駆動期間を交互に生成して表示パネルとタッチパネルを制御する表示制御及びタッチ制御デバイス、更にこれを組み込んだ表示及びタッチ検出パネルユニットに関し、例えば液晶
表示を行う表示パネルにタッチパネルを組み込んだパネルモジュールの駆動制御技術などに適用して有効なものに関する。
【背景技術】
【０００２】
タブレットやスマートフォンなどの携帯情報端末の表面には表示パネルとタッチパネルが重ねて配置或いは一体的に形成されたパネルモジュールが配置され、表示パネルの画面表示に応じてタッチパネルの表面で指などによるタッチ操作が行われたとき、そのタッチ座標からその操作を判別できるようになっている。重ねて配置或いは一体的に形成されている表示パネルとタッチパネルの間の容量性カップリングなどにより表示パネルとタッチパネルには相互に一方から他方にノイズの影響がある。そこで、特許文献１に記載のように、表示フレーム期間を複数の表示駆動期間と表示駆動期間に挟まれた非表示駆動期間とに分割し、非表示駆動期間でタッチパネルを駆動してタッチ検出を行うようにして、表示パネルの動作ノイズと、タッチパネルの動作ノイズを相互に影響させないようにすることができる。
【０００３】
表示パネルの走査線に応ずるゲート線を順次選択していく走査回路にシフトレジスタを用いるものがある。例えば走査回路は特許文献２に記載のようにスタートパルスをシフトクロックの変化に同期させて後段にシフトさせ、各シフト段の出力をドライバで受け、そのドライバをシフトパルスの２倍の周波数のゲートクロックに同期して出力動作させることにより、スタートパルスのシフトに同期しながらシフトパルスの２倍の周波数に同期しながらにゲート線を順次選択レベルに駆動していく。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−２０３１０２号公報
【特許文献２】特開２００８−１７６１５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者は上述の表示フレーム期間を複数の表示駆動期間と非表示駆動期間に分割したとき、タッチ検出を行う非表示駆動期間にゲート線の選択を停止させるために例えば非表示駆動期間に応じてシフトレジスタのシフトクロックを停止させると共にゲートクロックのクロック変化を停止させることについて検討した。これによれば、シフトレジスタのシフトクロックを停止させたとき、スタートパルスが伝達されていてシフト段の出力は出力指示の論理値にされる。非表示駆動期間中はそのシフト段の出力は上記出力指示の論理値に固定されることになる。その期間は表示駆動期間における走査線の選択期間（水平同期期間）よりも長くなり、シフト段の出力を受けるドライバの入力が受ける電圧負荷が大きくなり、経年的にドライバの入力トランジスタのゲート特性が劣化してオフリーク電流が増大する虞のあることが見出された。このような特性劣化は表示素子が保持する階調電圧信号の不所望なリークによる表示性能の劣化や表示むらを生ずる原因になる。
【０００６】
本発明の目的は、表示フレーム期間を複数の表示駆動期間と非表示駆動期間に分割したとき、非表示駆動期間に表示駆動期間よりも長い期間に亘って表示パネルの同じ回路ノードに定電圧が長時間印加され続けても、当該回路ノードが受ける電圧負荷が過大にならず、パネルモジュールに経時的なダメージを与えることのない技術を提供することにある。
【０００７】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。尚、本項において括弧内に記載した図面内参照符号などは理解を容易化するための一例である。
【０００９】
〔１〕＜パネルモジュールへの動作電源を非表示駆動期間に低下させる＞
表示制御及びタッチ制御デバイス（３Ａ，３Ｂ，３Ｃ）は、複数個の表示素子（ＰＸＬ）がマトリクス状に配置された表示パネル（１０）とタッチ検出電極（ＥＣＲ）が前記表示素子よりも低い密度でマトリクス状に配置されたタッチパネル（１１）とが一体的に組み込まれたパネルモジュール（１）の駆動制御を行なう。表示制御及びタッチ制御デバイスは、表示駆動期間に前記表示素子の選択制御と選択した表示素子の表示駆動を行なう表示制御と、非表示駆動期間に前記タッチ検出電極を用いたタッチ検出動作を行なうタッチ制御と、表示フレーム期間毎に複数の前記表示駆動期間と前後の前記表示駆動期間に挟まれた前記非表示駆動期間とを生成する動作制御とを行う内部回路を有する。前記内部回路は、前記パネルモジュールに供給する動作電源電圧を前記表示駆動期間には第１動作電源電圧（ＶＧＨ，ＶＧＬ）とし、前記非表示駆動期間には前記第１動作電源電圧よりも絶対値的に低電圧の第２動作電源電圧（ＶＧＨ−Δ1、ＶＧＬ＋Δ２）とする。
【００１０】
これによれば、表示フレーム期間を複数の表示駆動期間と非表示駆動期間に分割して表示動作とタッチ検出動作を行うとき、タッチ検出を行う非表示駆動期間にパネルモジュールに供給する動作電源電圧は表示期間に供給される動作電源電圧よりも絶対値的に低電圧であるから、そのときの表示動作の停止によって表示期間よりも長い期間に同じ回路ノードに定電圧が長時間印加され続けても、当該回路ノードが受ける電圧負荷は過大にならない。すなわち、パネルモジュールの入力回路ノードに表示駆動期間よりも長い期間に加わる電圧負荷が過大にならない。よって、パネルモジュールに経時的なダメージを与えないようにすることができる。例えば、表示素子の選択端子が走査線毎のゲート線に接続されて前記表示素子がマトリクス状に配置され、ゲート線を順次選択するためのシフトレジスタを備えた表示パネルを制御の対象とするとき、前記表示制御部が非表示駆動期間にゲート線の選択を停止させるために非表示駆動期間に応じてシフトレジスタのシフトクロック信号を停止してそのシフト段の出力が固定しても、非表示駆動期間におけるパネルモジュールの電源電圧は表示駆動期間の電源電圧に比べて低電圧であるから、シフト段の出力を受けるドライバの入力特性が劣化して表示性能に悪影響を及ぼすことはない。
【００１１】
〔２〕＜パネルモジュールへ出力する動作電源を非表示駆動期間に直接低下させる＞
項１において、表示制御及びタッチ制御デバイス（３Ａ，３Ｂ）の前記内部回路は表示駆動期間に前記表示素子の選択制御と選択した表示素子の表示駆動を行なう表示制御部（２３Ａ、２３Ｂ）と、非表示駆動期間に前記タッチ検出電極を用いたタッチ検出動作を行なうタッチ制御部（２４）と、表示フレーム期間毎に複数の前記表示駆動期間と前後の前記表示駆動期間に挟まれた前記非表示駆動期間とを生成する動作制御部（２１Ａ、２１Ｂ）とを有する。前記表示制御部は前記パネルモジュールに第１動作電源電圧（ＶＧＨ，ＶＧＬ）又は前記第１動作電源電圧よりも絶対値的に低電圧の第２動作電源電圧（ＶＧＨ−Δ1、ＶＧＬ＋Δ２）を供給する電源部（６０，６２）を有する。前記動作制御部は前記表示駆動期間に前記電源部に前記第１動作電源電圧を供給させ、非表示駆動期間に前記電源部に前記第２動作電源電圧を供給させる。
【００１２】
これによれば、パネルモジュールへの動作電源を表示制御部が出力する構成において項１と同様の作用効果を奏する。
【００１３】
〔３〕＜レジスタ設定で動作電源の電圧を指定＞
項２において、前記電源部（６０）は、電圧設定データが前記動作制御部によって書換え可能に設定されるレジスタ回路（３６）と、前記レジスタ回路に設定された電圧設定データに応じた電圧の電源を生成する電源回路（３５）をと有する。前記動作制御部（２１Ａ）は、前記表示駆動期間に前記第１動作電源電圧を指定する第１電圧設定データ（ＤＴａ＋，ＤＴａ−）を前記レジスタ回路に設定し、非表示駆動期間に前記第２動作電源電圧を指定する第２電圧設定データ（ＤＴｂｃ＋，ＤＴｂｃ−）を前記レジスタ回路に設定する。
【００１４】
これによれば、レジスタ回路の設定する電圧設定データに従って第１動作電源電圧と第２動作電源電圧を所望に設定することができる。
【００１５】
〔４〕＜第１電圧設定データ及び第２電圧設定データを書換え可能に保持する不揮発性メモリ＞
項３において、前記第２動作電源電圧は非選択状態の前記表示素子が保有する階調情報の変化を抑制するのに必要な電圧を有し、前記動作制御部は前記第１電圧設定データ及び第２電圧設定データを書換え可能に保持する不揮発性メモリ（２６）を有し、不揮発性メモリから前記第１電圧設定データ及び第２電圧設定データを前記レジスタ回路に設定する。
【００１６】
これによれば、動作制御部は動作に際してホストプロセッサなどから前記第１電圧設定データ及び第２電圧設定データを受け取ることを要しない。
【００１７】
〔５〕＜シフトレジスタ制御による表示素子の選択制御＞
項３において、前記表示制御部（２３Ａ）は、前記表示素子の選択制御用に、シフトレジスタ（ＳＦＴＲＥＧ）を構成する直列されたマスタ・スレーブラッチ（ＬＴＣ１，…）の入力動作とラッチ動作を規定するシフトクロック信号（ＣＫ１，ＣＫＢ１，ＣＫ２，ＣＫＢ２）と、前記シフトレジスタに供給するシフトデータ（ＳＦＴｄ）と、シフトデータのシフト動作を停止させるシフト抑制パルス信号（ＧＴｏｆｆ）との出力機能を備える。前記動作制御部は前記非表示駆動期間に同期して前記シフト抑制パルス信号をパルス変化させる。
【００１８】
これによれば、表示パネルの走査線毎のゲート線の選択にシフトレジスタとそのシフト段の出力を受けるゲートドライバによって構成された走査回路を用いた表示パネルを表示制御対象とする場合に前記表示制御部が好適である。
【００１９】
〔６〕＜出力する動作電源をスイッチ制御で切り替え＞
項２において、前記電源部（６２）は、前記第１動作電源電圧と前記第２動作電源電圧を生成する電源回路（３７）と、前記電源回路が生成する前記第１動作電源電圧又は前記第２動作電源電圧を選択して出力するスイッチ回路（３９ａ、３９ｂ）とを有する。前記動作制御部（２１Ｂ）は、前記表示駆動期間に前記スイッチ回路に前記第１動作電源電圧を選択させ、非表示駆動期間に前記スイッチ回路の前記第２動作電源電圧を選択させる。
【００２０】
これによれば、スイッチ回路の操作によって第１動作電源電圧と第２動作電源電圧を簡単に切り替えることができる。
【００２１】
〔７〕＜表示素子が保有する階調情報の維持を保証するのに必要な電圧の第２動作電源＞
項６において、前記第２動作電源は非選択状態の前記表示素子が保有する階調情報の変化を抑制するのに必要な電圧を有する。
【００２２】
これによれば、非表示駆動期間に表示素子から階調情報が失われる虞はない。
【００２３】
〔８〕＜シフトレジスタ制御による表示素子の選択制御＞
項６において、前記表示制御部（２３Ｂ）は、前記表示素子の選択制御用に、シフトレジスタ（ＳＦＴＲＥＧ）を構成する直列されたマスタ・スレーブラッチ（ＬＴＣ１，…）の入力動作とラッチ動作を規定するシフトクロック信号（ＣＫ１，ＣＫＢ１，ＣＫ２，ＣＫＢ２）と、前記シフトレジスタに供給するシフトデータ（ＳＦＴｄ）と、シフトデータのシフト動作を停止させるシフト抑制パルス信号（ＧＴｏｆｆ）との出力機能を備える。前記動作制御部は前記非表示期間に同期して前記シフト抑制パルス信号をパルス変化させる。
【００２４】
これによれば、表示パネルの走査線毎のゲート線の選択にシフトレジスタとそのシフト段の出力を受けるゲートドライバによって構成された走査回路を用いた表示パネルを表示制御対象とする場合に前記表示制御部が好適である。
【００２５】
〔９〕＜パネルモジュールへ出力する動作電源を非表示駆動期間に容量性カップリングで低下させる＞  項１において、表示制御及びタッチ制御デバイス（３Ｃ）の前記内部回路は、表示駆動期間に前記表示素子の選択制御と選択した表示素子の表示駆動を行なう表示制御部（２３Ｃ）と、非表示駆動期間に前記タッチ検出電極を用いたタッチ検出動作を行なうタッチ制御部（２４Ｃ）と、表示フレーム期間毎に複数の前記表示駆動期間と前後の前記表示駆動期間に挟まれた前記非表示駆動期間とを生成する動作制御部（２１Ｃ）とを有する。前記表示制御部は前記パネルモジュールに電源出力端子（Ｐ１，Ｐ２）から第１動作電源電圧（ＶＧＨ，ＶＧＬ）を供給する電源部（６２Ｃ）を有する。前記タッチ制御部は、前記電源出力端子に電源安定化容量（４，５）を介して容量性カップリングにて結合させることによって前記第１動作電源電圧よりも絶対値的に低電圧の第２動作電源電圧（ＶＧＨ−Δ1、ＶＧＬ＋Δ２）を生成するための調整電圧（−Δ1、＋Δ２）を電圧出力端子（Ｐ３，Ｐ４）から出力する電圧生成部（４１Ｃ、４３ｐ、４３ｎ）と、を有する。前記動作制御部は、前記表示駆動期間において前記電源部に前記動作電源電圧を出力させると共に前記電圧生成部に電源安定化容量の基準電位（Ｖｄｔ）を出力させ、非表示駆動期間において前記電源部の出力を高インピーダンスにすると共に前記電圧生成部に前記調整電圧を出力させて、前記電源部の出力に前記調整電圧を容量性カップリングにて結合可能にする。
【００２６】
これによれば、パネルモジュールへ出力する動作電源を非表示駆動期間に容量性カップリングで低下させる構成によっても項１と同様の作用効果を奏する。
【００２７】
〔１０〕＜電源部と電圧生成部の具体例＞
項９において、前記電源部は、前記第１動作電源電圧を生成する電源回路（３７Ｃ）と、前記電源出力端子から前記第１動作電源電圧の出力又は前記電源出力端子の高出力インピーダンス状態を選択する電源スイッチ回路（３９ａ、３９ｂ）とを有する。前記電圧生成部は、前記調整電圧を生成する電圧生成回路（４１Ｃ）と、前記調整電圧又は前記基準電位を前記電圧出力端子から選択的に出力する電圧スイッチ回路（４３ｐ、４３ｎ）とを有する。前記動作制御部は、前記表示駆動期間に、前記電源スイッチ回路に前記第１動作電源電圧の出力を選択させ、且つ前記電圧スイッチ回路に前記基準電圧の出力を選択させ、非表示駆動期間に前記電源スイッチ回路に高出力インピーダンス状態を選択させ、且つ前記電圧スイッチ回路に前記調整電圧の出力を選択させる。
【００２８】
これによれば、非表示駆動期間に電源部の出力動作が停止されるので低消費電力に寄与する。
【００２９】
〔１１〕＜表示素子が保有する階調情報の維持を保証するのに必要な電圧の第２動作電源＞
項１０において、前記第２動作電源電圧は非選択状態の前記表示素子が保有する階調情報の変化を抑制するのに必要な電圧を有する。
【００３０】
これによれば、非表示駆動期間に表示素子から階調情報が失われる虞はない。
【００３１】
〔１２〕＜シフトレジスタ制御による表示素子の選択制御＞
項１０において、前記表示制御部は、前記表示素子の選択制御用に、シフトレジスタを構成する直列されたマスタ・スレーブラッチの入力動作とラッチ動作を規定するシフトクロック信号と、前記シフトレジスタに供給するシフトデータと、シフトデータのシフト動作を停止させるシフト抑制パルス信号との出力機能を備える。前記動作制御部は前記非表示期間に同期して前記シフト抑制パルス信号をパルス変化させる。
【００３２】
これによれば、表示パネルの走査線毎のゲート線の選択にシフトレジスタとそのシフト段の出力を受けるゲートドライバによって構成された走査回路を用いた表示パネルを表示制御対象とする場合に前記表示制御部が好適である。
【００３３】
〔１３〕＜ホストインタフェース回路を有するシングルチップのＬＳＩ＞
項９において、前記表示制御部、前記タッチ制御部及び前記動作制御部をホスト装置にインタフェースさせるためのホストインタフェース回路（２５）を更に有し、１個の半導体基板に形成されて成る。
【００３４】
これによれば、１チップの半導体集積回路化によって表示制御及びタッチ制御デバイスを小型化することができる。ホストインタフェースを持つことによってホスト装置からの指示に従った制御が可能になる。
【００３５】
〔１４〕＜パネルモジュールへの動作電源を非表示駆動期間に低下させる＞
表示及びタッチ検出パネルユニット（ＤＴＰＵ＿Ａ，ＤＴＰＵ＿Ｂ，ＤＴＰＵ＿Ｃ）は、表示素子（ＰＸＬ）の選択端子が走査線毎のゲート線（ＧＬ１〜ＧＬ１０８０）に接続されて前記表示素子がマトリクス状に配置された表示パネル（１０）とタッチ検出電極（ＥＣＲ）が前記表示素子よりも低い密度でマトリクス状に配置されたタッチパネル（１１）とが一体的に組み込まれたパネルモジュール（１）と、前記パネルモジュールの駆動制御を行なう表示制御及びタッチ制御デバイス（３Ａ，３Ｂ，３Ｃ）とを有する。前記パネルモジュールは、前記ゲート線を順次選択していく走査回路（１２）を備える。前記走査回路はシフトデータ（ＳＦＴｄ）をシフトクロック信号（ＣＫ１，ＣＫＢ１，ＣＫ２，ＣＫＢ２）の変化に同期させて後段にシフトするシフトレジスタ（ＳＦＴＲＥＧ）と、前記シフトレジスタの各シフト段の出力（Ｌｄ，…）を受けてゲート線の選択信号を出力するゲートドライバ（ＮＯＲ１，…）とを有する。前記表示制御及びタッチ制御デバイスは、表示駆動期間に前記走査回路による前記ゲート線の選択制御及び選択した表示素子の表示駆動を行なう表示制御と、非表示駆動期間に前記タッチ検出電極を用いたタッチ検出動作を行なうタッチ制御と、表示フレーム期間毎に複数の前記表示駆動期間と前後の前記表示駆動期間に挟まれた前記非表示駆動期間とを生成する動作制御とを行う内部回路を有する。前記内部回路は、前記パネルモジュールに供給する動作電源電圧を前記表示駆動期間には第１動作電源電圧（ＶＧＨ，ＶＧＬ）とし、前記非表示期間には前記第１動作電源電圧よりも絶対値的に低電圧の第２動作電源電圧（ＶＧＨ−Δ1、ＶＧＬ＋Δ２）とする。
【００３６】
これによれば、表示制御部が非表示駆動期間にゲート線の選択を停止させるために非表示駆動期間に応じてシフトレジスタのシフトクロック信号を停止してそのシフト段の出力が固定しても、非表示駆動期間におけるパネルモジュールの電源電圧は表示駆動期間の電源電圧に比べて低電圧であるから、シフト段の出力を受けるゲートドライバの入力特性が経時的に劣化して表示性能に悪影響を及ぼすことはない。
【００３７】
〔１５〕＜パネルモジュールへ出力する動作電源を非表示駆動期間に直接低下させる＞
項１４において、表示制御及びタッチ制御デバイス（３Ａ，３Ｂ）の前記内部回路は、表示駆動期間に前記走査回路による前記ゲート線の選択制御と選択した表示素子の表示駆動を行なう表示制御部（２３Ａ，２３Ｂ）と、非表示駆動期間に前記タッチ検出電極を用いたタッチ検出動作を行なうタッチ制御部（２４）と、表示フレーム期間毎に複数の前記表示駆動期間と前後の前記表示駆動期間に挟まれた前記非表示駆動期間とを生成する動作制御部（２１Ａ，２１Ｂ）とを有する。前記表示制御部は前記表示駆動期間に前記シフトクロック信号をクロック変化させ、前記非表示駆動期間に前記シフトクロック信号のクロック変化を停止させる。前記表示制御部は前記パネルモジュールに第１動作電源電圧（ＶＧＨ，ＶＧＬ）又は前記第１動作電源電圧よりも絶対値的に低電圧の第２動作電源電圧（ＶＧＨ−Δ１，ＶＧＬ＋Δ２）を供給する電源部（６２）を有する。前記動作制御部は前記表示駆動期間に前記電源部に前記第１動作電源電圧を供給させ、非表示駆動期間に前記電源部に前記第２動作電源電圧を供給させる。
【００３８】
これによれば、パネルモジュールへの動作電源を表示制御部が出力する構成において項１４と同様の作用効果を奏する。
【００３９】
〔１６〕＜レジスタ設定で動作電源の電圧を指定＞
項１５において、前記電源部（６０）は、電圧設定データが前記動作制御部によって書換え可能に設定されるレジスタ回路（３６）と、前記レジスタ回路に設定された電圧設定データに応じた電圧の電源を生成する電源回路（３５）をと有する。前記動作制御部（２１Ａ）は、前記表示駆動期間に前記第１動作電源電圧を指定する第１電圧設定データを前記レジスタ回路に設定し、非表示駆動期間に前記第２動作電源電圧を指定する第２電圧設定データを前記レジスタ回路に設定する。
【００４０】
これによれば、レジスタ回路の設定する電圧設定データに従って第１動作電源と第２動作電源の電源電圧を所望に設定することができる。
【００４１】
〔１７〕＜出力する動作電源をスイッチ制御で切り替え＞
項１５において、前記電源部（６２）は、前記第１動作電源電圧と前記第２動作電源電圧を生成する電源回路（３７）と、前記電源回路が生成する前記第１動作電源電圧又は前記第２動作電源電圧を選択して出力するスイッチ回路（３９ａ，３９ｂ）とをと有する。前記動作制御部（２１Ｂ）は、前記表示駆動期間に前記スイッチ回路に前記第１動作電源電圧を選択させ、非表示駆動期間に前記スイッチ回路の前記第２動作電源電圧を選択させる。
【００４２】
これによれば、スイッチ回路の操作によって第１動作電源電圧と第２動作電源の電源電圧を簡単に切り替えることができる。
【００４３】
〔１８〕＜パネルモジュールへ出力する動作電源を非表示駆動期間に容量性カップリングで低下させる＞
項１４において、表示制御及びタッチ制御デバイス（３Ｃ）の前記内部回路は、表示駆動期間に前記表示素子の選択制御と選択した表示素子の表示駆動を行なう表示制御部（２３Ｃ）と、非表示駆動期間に前記タッチ検出電極を用いたタッチ検出動作を行なうタッチ制御部（２４Ｃ）と、表示フレーム期間毎に複数の前記表示駆動期間と前後の前記表示駆動期間に挟まれた前記非表示駆動期間とを生成する動作制御部（２１Ｃ）とを有する。前記表示制御部は前記パネルモジュールに電源出力端子（Ｐ１，Ｐ２）から第１動作電源電圧（ＶＧＨ，ＶＧＬ）を供給する電源部（６２Ｃ）を有する。前記タッチ制御部は、前記電源端子に電源安定化容量（４，５）を介して容量性カップリングにて結合させることによって前記第１動作電源電圧よりも絶対値的に低電圧の第２動作電源電圧（ＶＧＨ−Δ1、ＶＧＬ＋Δ２）を生成するための調整電圧（−Δ１、＋Δ２）を電圧出力端子から出力する電圧生成部（４１Ｃ、４３ｐ、４３ｎ）と、電源端子（Ｐ４，Ｐ５）を有する。前記動作制御部は、前記表示駆動期間において前記電源部に前記動作電源電圧を出力させると共に前記電圧生成部に電源安定化容量の基準電位（Ｖｄｔ）を出力させ、非表示駆動期間において前記電源部の出力を高インピーダンスにすると共に前記電圧生成部に前記調整電圧を出力させて、前記電源部の出力に前記調整電圧を容量性カップリングにて結合可能にする。
【００４４】
これによれば、パネルモジュールへ出力する動作電源を非表示駆動期間に容量性カップリングで低下させる構成によっても項１４と同様の作用効果を奏する。
【００４５】
〔１９〕＜電源部と電圧生成部の具体例＞
請求項１８において、前記電源部は、前記第１動作電源電圧を生成する電源回路（３７Ｃ）と、前記電源出力端子から前記第１動作電源電圧の出力又は前記電源出力端子の高出力インピーダンス状態を選択する電源スイッチ回路（３９ａ、３９ｂ）とを有する。前記電圧生成部は、前記調整電圧を生成する電圧生成回路（４１Ｃ）と、前記調整電圧又は前記基準電圧を前記電圧出力端子から選択的に出力する電圧スイッチ回路（４３ｐ、４３ｎ）とを有する。前記動作制御部は、前記表示駆動期間に、前記電源スイッチ回路に前記第１動作電源電圧の出力を選択させ、且つ前記電圧スイッチ回路に前記基準電圧の出力を選択させ、非表示駆動期間に前記電源スイッチ回路に高出力インピーダンス状態を選択させ、且つ前記電圧スイッチ回路に前記調整電圧の出力を選択させる。
【００４６】
これによれば、非表示駆動期間に電源部の出力動作が停止されるので低消費電力に寄与する。
【発明の効果】
【００４７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００４８】
すなわち、表示フレーム期間を複数の表示駆動期間と非表示駆動期間に分割したとき、非表示駆動期間に表示駆動期間よりも長い期間に亘って表示パネルの入力回路ノードに定電圧が長時間印加され続けても、当該入力回路ノードが受ける電圧負荷が過大にならず、パネルモジュールに経時的なダメージを与えず、また、表示性能の劣化や表示むらの抑制に資することができる。
【図面の簡単な説明】
【００４９】
【図１】図１は表示及びタッチ検出パネルユニットの第１の例を示すブロック図である。
【図２】図２はインセル構造のパネルモジュールの概略的な回路構成を例示する回路図である。
【図３】図３はパネルモジュールの走査回路の一例を示すブロック図である。
【図４】図４は走査回路が有するマスタ・スレーブラッチ回路のブロック図である。
【図５】図５は図３のパネルモジュールの走査回路の動作タイミングを例示するタイミング図である。
【図６】図６はレジスタ回路の一例を示す説明図である。
【図７】図７はレジスタ制御によるパネルモジュールに対する電源制御の状態遷移を例示する状態遷移図である。
【図８】図８は表示及びタッチ検出パネルユニットの第２の例を示すブロック図である。
【図９】図９はスイッチ制御によるパネルモジュールに対する電源制御の状態遷移を例示する状態遷移図である。
【図１０】図１０は表示及びタッチ検出パネルユニットの第３の例を示すブロック図である。
【図１１】図１１はスイッチ制御によるパネルモジュールに対する電源制御の状態遷移を例示する状態遷移図である。
【発明を実施するための形態】
【００５０】
図１には第１の実施の形態に係る表示及びタッチ検出パネルユニットＤＴＰＵ＿Ａが例示され、これは、パネルモジュール１と表示制御及びタッチ制御デバイス３Ａを有する。
【００５１】
パネルモジュール１は、例えば図２に例示されるように複数個の表示素子ＰＸＬがマトリクス状に配置された表示パネル１０と、検出容量Ｃｔｐを構成するタッチ検出電極ＥＣＲが前記表示素子ＰＸＬよりも低い密度でマトリクス状に配置されたタッチパネル１１とが一体的に組み込まれた、所謂インセル形態で構成される。インセル形態の構造は、例えばガラス基板上に表示素子ＰＸＬを構成するＴＦＴ及び画素電極をマトリクス状に配置したＴＦＴアレイ基板を有し、その上に、液晶層、画素電極に対するコモン電極層、カラーフィルタ、検出容量を構成するタッチ検出電極、並びに表面ガラスなどが積層されて構成される。図２では便宜上、表示パネル１０とタッチパネル１１を左右に分離して図示しているが、実際には両者は重ねられている。
【００５２】
図２に従えば、表示パネル１０は、特に制限されないが、交差配置されたゲート線としての走査電極ＧＬ１〜ＧＬ１０８０と信号電極ＳＬ１〜ＳＬｊ（ｊは正の整数）の各交点にＴＦＴと呼ばれる薄膜トランジスタＴｒが配置され、薄膜トランジスタＴｒのゲートに対応する走査電極ＧＬ１〜ＧＬ１０８０、薄膜トランジスタＴｒのソースに対応する信号電極ＳＬ１〜ＳＬｊが設けられ、そして薄膜トランジスタＴｒのドレインにはコモン電極ＶＣＯＭとの間にサブピクセルとなる液晶素子及び蓄積コンデンサ（図では液晶素子及び蓄積コンデンサを１個のコンデンサＣｐｘで代表する）が形成されて、各表示素子ＰＸＬが形成される。走査電極ＧＬ１〜ＧＬ１０８０の夫々に沿った画素のラインを走査ライン又は表示ラインと称する。表示制御では順次走査電極ＧＬ１〜ＧＬ１０８０が駆動され、走査電極単位で薄膜トランジスタＴｒがオン状態にされることで、ソースとドレイン間に電流が流れ、そのとき、信号電極ＳＬ１〜ＳＬｊを介してソースに加えられている各々の信号電圧（階調信号）が液晶素子Ｃｐｘに印加されることによって液晶の状態が制御される。パネルモジュール１は走査電極ＧＬ１〜ＧＬ１０８０を順次駆動する走査回路１２を備えている。
【００５３】
タッチパネル１１は、特に制限されないが、静電容量式の内の自己容量方式に対応するものであり、タッチ検出電極ＥＣＲが図１のようにマトリクス状に配置されている。タッチ検出電極ＥＣＲは個別にタッチ検出信号線ＴＲＸ１〜ＴＲＸ２０に接続され、夫々のタッチ検出電極ＥＣＲの対極は浮遊容量を形成して回路のグランド端子ＧＮＤに共通接続される。特に制限されないが、図２では５４本の表示ライン単位でコモン電極ＶＣＯＭを２０分割し、分割されたコモン電極ＶＣＯＭの夫々は対応するタッチ検出信号線ＴＲＸ１〜ＴＲＸ２０と共通化されていて、パネルモジュール１の薄型化を図っている。例えば、タッチ検出信号線ＴＲＸ１〜ＴＲＸ２０を介してタッチ検出電極ＥＣＲの浮遊容量を充電する。そばに指があれば浮遊容量が増える。充電した電荷をタッチ検出回路の参照容量との間で電荷再配分し、再配分された電荷のディスチャージ時間の長短によってタッチの有無を検出可能になる。表示パネル１０に重ねられたタッチパネル１１を用いることによって、表示パネル１０の画面表示に応じてタッチパネル１１でタッチ操作が行われたとき、そのタッチ操作によるタッチ座標からその操作が判別可能になる。
【００５４】
表示制御及びタッチ制御デバイス３Ａは、特に制限されないが、１個の半導体基板に形成された１チップの半導体集積回路として構成される。例えば、公知のＣＭＯＳ集積回路製造技術などにより単結晶シリコンのような１個の半導体基板に形成される。
【００５５】
この表示制御及びタッチ制御デバイス３Ａは、特に制限されないが、表示制御部（以下表示コントローラとも称する）２３Ａ、タッチ制御部（以下タッチコントローラとも称する）２４、表示駆動期間と非表示駆動期間を生成してタイミング制御などを行なう動作制御部（以下タイミング制御回路とも称する）２１Ａ、コモン電極ＶＣＯＭに与えるコモン電圧を生成するコモン電圧生成回路２２、システム電源回路２０、及びホストインタフェース回路２５を有し、上記パネルモジュール１のＴＦＴ基板にＣＯＧ（Chip on Glass）などの形態で実装されている。表示駆動期間と非表示駆動期間は例えば図５に例示されるように、垂直同期信号のようなフレーム同期信号ＶＳＹＮＣの周期で規定される表示フレーム期間ＦＬＭにおいて、その先頭のバックポーチＢＣＫＰと末尾のフロントポーチＦＲＮＴＰの間に配置され、複数の表示駆動期間ＤＩＳＰの間に非表示駆動期間ＬＨＢが挟まれる配置になっている。この表示制御及びタッチ制御デバイス３Ａは、例えばパネルモジュール１をユーザインタフェースとして搭載するスマートフォンなどの情報端末装置のホストプロセッサ２にホストインタフェース回路２５を介して接続され、ホストプロセッサ２との間で、動作コマンド、表示データ、タッチ検出座標データなどの入出力を行う。システム電源回路２０は外部から供給される電源電圧に基づいてロジック用内部電源及び駆動用中圧電圧を生成する。
【００５６】
表示コントローラ２３Ａは、フレームバッファメモリのような画像メモリ３０、ソース信号発生回路３１、ソースドライバ３２、ゲート信号発生回路３３、パネルインタフェース回路３４、及び電源部６０を有し、表示駆動期間に表示素子ＰＸＬを走査ライン単位で選択する制御と選択した表示素子の表示駆動を行なう。即ちゲート信号発生回路３３は表示駆動期間に走査電極ＧＬ１〜ＧＬ１０８０を順次選択するためのタイミング信号を生成して、パネルインタフェース回路３４から走査回路１２に出力する。電源部６０は電源出力端子Ｐ１，Ｐ２からパネルインタフェース回路３４及び表示パネル１１に供給する正負両極性の高圧電源Ｖｇｐ，Ｖｇｎを生成する。
【００５７】
ホストプロセッサ２からホストインタフェース回路２５に供給されビットマップデータやビデオデータ等の表示データは必要に応じて一旦画像メモリ３０に蓄積されてソース信号発生回路３１に供給される。ソース信号発生回路３１は入力した画像データを走査ライン単位でラインラッチ（図示せず）にラッチ、ソースドライバ３２はラインラッチから受け取ったラッチデータに応ずる階調電圧の階調信号を走査ライン単位で生成し、走査ラインの選択に同期して階調信号を信号電極ＳＬ１〜ＳＬｊに並列的に出力する。
【００５８】
タッチコントローラ２４は、検出電極駆動信号発生回路４０、検出電圧生成回路４１、タッチ検出回路４２、及び選択回路４３を有し、非表示駆動期間にタッチ検出電極ＥＣＲを用いたタッチ検出動作を行なう。選択回路４３は端子Ｔａ，Ｔｂ，Ｔｃ，４３ｓを有し、特に制限されないが、端子４３ｓはタッチ検出信号線ＴＲＸ１〜ＴＲＸ２０の夫々に対応して個別化され、端子Ｔｃは個別の端子４３ｓに対応して個別化され、端子Ｔａは個別の端子４３ｓに対して共通化され、同様に端子Ｔｂは個別の端子４３ｓに対して共通化される。表示駆動期間において端子Ｔａと端子４３ｓが接続され、これによってコモン電圧がコモン電極ＶＣＯＭに共通に供給される。非表示駆動期間において先ず端子Ｔｂと端子４３ｓが接続され、検出電圧生成回路４１から出力される検出電圧（基準電位）Ｖｄｔによってタッチ検出信号線ＴＲＸ１〜ＴＲＸ２０を介して夫々のタッチ検出電極ＥＣＲの浮遊容量を充電し、次に端子ＴＣと端子４３ｓを対応するもの同士を個別に接続し、これによってタッチ検出電極ＥＣＲの充電電荷をタッチ検出回路４２の参照容量との間で電荷再配分し、再配分された電荷のディスチャージ時間の長短によってタッチの有無を検出する。この検出動作は複数のタッチ検出電極ＥＣＲに対して順次行えばよい。検出結果はホストインタフェース回路２５を介してホストプロセッサ２が取得する。端子Ｔａ，Ｔｂ，Ｔｃと端子４３ｓとの接続はタイミング制御回路２１Ａが表示駆動期間と非表示駆動期間に応じて出力する選択信号４４によって制御される。
【００５９】
尚、特に制限されないが、表示素子ＰＸＬが経時的に劣化するのを防止するために表示パネル１０は正極性駆動と負極性駆動が交互に行われるようになっている。このため、パネルモジュール１には正極性の高圧電源Ｖｇｐと負極性の高圧電源Ｖｇｎが動作電源として与えられるようになっている。デバイス３Ａに外付けされた容量５は正極性の高圧電源Ｖｇｐの安定化容量、同じく容量４は負極性の高圧電源Ｖｇｎの安定化容量である。一方の容量電極に正極性の高圧電源Ｖｇｐを受ける容量５と一方の容量電極に負極性の高圧電源Ｖｇｎを受ける容量４の夫々の他方の容量電極は外部端子Ｐ３を介して前記端子Ｔｂに共通接続されて検出電圧Ｖｄｔが基準電圧として与えられる。規準電圧としてグランド電位に代えて検出電圧Ｖｄｔを用いることにより、電源電圧がグランド電位の変動の影響を直接受けずに済み、この点でも安定化する。
【００６０】
以上の説明を前提に、非表示駆動期間に走査回路１２に過大な電圧付加が作用しないようにする工夫について説明する。
【００６１】
走査回路１２は、図３にその具体例が示されるように、シフトデータＳＦＴｄを２相の各相が相補クロックとされるシフトクロック信号ＣＫ１，ＣＫＢ１，ＣＫ２，ＣＫＢ２の変化に同期させて後段にシフトするシフトレジスタＳＦＴＲＥＧと、シフトレジスタＳＦＴＲＥＧの各シフト段（ラッチ段とも称する）ＬＴＣ１〜ＬＴＣ１０８０の出力を受けて走査電極ＧＬ１〜ＧＬ１０８０の選択信号を出力するゲートドライバＮＯＲ１〜ＮＯＲ１０８０とを有する。特に制限されないが、ゲートドライバＮＯＲ１〜ＮＯＲ１０８０はノアゲート回路で構成され、シフト段ＬＴＣ１〜ＬＴＣ１０８０はマスタ・スレーブラッチで構成される。ゲートドライバＮＯＲ１〜ＮＯＲ１０８０の一方の入力端子にはシフトデータＳＦＴｄのシフト動作を停止させるシフト抑制パルス信号ＧＴｏｆｆが共通に供給され、ゲートドライバＮＯＲ１〜ＮＯＲ１０８０の他方の入力端子には対応するシフト段ＬＴＣ１〜ＬＴＣ１０８０の出力Ｌｄ１〜Ｌｄ１０８０の反転信号が供給される。図１などにおいてシフトクロック信号ＣＫ１，ＣＫＢ１，ＣＫ２，ＣＫＢ２の及びシフト抑制パルス信号ＧＴｏｆｆは参照符号３８で総称されている。
【００６２】
シフト段ＬＴＣ１は、特に制限されないが、図４にその具体例が示されるように、逆並列接続されたインバータ５１，５２に入力インバータ５０が直列されたマスタ段ＭＳＴと、逆並列接続されたインバータ５４，５５に入力インバータ５３が直列されたスレーブ段ＳＬＶからなる。インバータ５０，５２，５３，５５は夫々クロックドインバータで構成され、インバータ５０はクロック信号ＣＫ１のハイレベルで出力動作可能にされ、ローレベルで高出力インピーダンス（Ｈｚ）にされ、その他のインバータ５２，５３，５５も同様にクロック信号ＣＫＢ１、ＣＫ２，ＣＫＢ２のハイレベルで出力動作可能にされ、ローレベルで高出力インピーダンス（Ｈｚ）にされる。残りのシフト段ＬＴＣ２〜ＬＴＣ１０８０も同様に構成される。
【００６３】
表示駆動期間ＤＩＳＰ及び非表示駆動期間ＬＨＢにおける走査回路１２の動作波形としてその一部が図５に例示される。図示のように１フレーム期間ＦＬＭが６０Ｈｚを満足するように表示駆動期間においてシフトクロック信号ＣＫ１，ＣＫＢ１，ＣＫ２，ＣＫＢ２は所定周波数でクロック変化され、シフト抑制パルス信号ＧＴｏｆｆはローレベルにネゲートされている。ラッチ段ＬＴＣｉは、前段からのシフトデータＳＦＴｄをそのマスタ段ＭＳＴがラッチした後に、当該ラッチしたシフトデータをスレーブ段ＳＬＶが入力して保持しているラッチ期間（ｔ１〜ｔ２）にその出力Ｌｄ１をハイレベルとする。即ちシフトクロック信号ＣＫ２のサイクル毎に順次初段のラッチ段Ｌｄ１から終段のラッチ段Ｌｄ１０８０の出力がハイレベルに変化される。非表示駆動期間はスレーブ段ＳＬＶのラッチ期間に開始され、この期間において走査回路１２へのシフトクロック信号ＣＫ１，ＣＫＢ１，ＣＫ２，ＣＫＢ２の供給が停止され、各スレーブ段ＳＬＶのラッチ状態が維持される。パネルインタフェース回路３４は非表示駆動期間においてクロック信号ＣＫ２に同期してシフト抑制パルス信号ＧＴｏｆｆをハイレベルにアサートする。例えば時刻ｔ３に非表示駆動期間が開始されると、時刻ｔ４にシフト抑制パルス信号ＧＴｏｆｆがハイレベルにアサートされる。シフト抑制パルス信号ＧＴｏｆｆがハイレベルにされていると、論理値１のシフトデータをラッチするスレーブ段ＳＬＶの出力がハイレベルであっても対応するゲートドライバＮＯＲ２の出力がローレベルに反転される。したがって、論理値１のシフトデータをラッチするスレーブ段ＳＬＶの出力を用いるゲート線はシフト抑制パルス信号ＧＴｏｆｆのハイレベル期間に非選択にされ、その結果全てのゲート線ＧＬ１〜ＧＬ１０８０が非選択にされ、全ての表示素子は非表示駆動期間直前の階調情報を保持する。尚、パネルインタフェース回路３４は非表示駆動期間を終了（ｔ６）するときは、クロック信号ＣＫ2のサイクルに同期して予めシフト抑制パルス信号ＧＴｏｆｆをローレベルにネゲートして（ｔ５）、シフトクロック信号ＣＫ１，ＣＫＢ１，ＣＫ２，ＣＫＢ２の供給を再開する。
【００６４】
ここで、図５の時刻ｔ２〜ｔ７のように、論理値１のシフトデータをラッチするスレーブ段ＳＬＶのハイレベル出力Ｌｄ２は非表示駆動期間に応じて表示駆動期間よりも長くされることになる。ハイレベル期間が長いと、この信号を長く受けるゲートドライバＮＯＲ２の入力負荷が過大になる。
【００６５】
表示コントローラ２３ＡはゲートドライバＮＯＲ１〜ＮＯＲ１０８０の入力負荷が過大にならないようにするために、電源部６０が生成するパネルモジュール１の高圧電源Ｖｇｐ，Ｖｇｎの電圧を可変とし、可変にされた高圧電源Ｖｇｐ，Ｖｇｎをパネルインタフェース回路３４の動作電源に用いる。即ち、図１に例示するように、パネルモジュール１の高圧電源Ｖｇｐ，Ｖｇｎは表示コントローラ２３Ａの電源部６０が供給する。表示駆動期間における高圧電源Ｖｇｐ、Ｖｇｎの電圧（第１動作電源電圧ＶＧＨ、ＶＧＬ）は、例えばＶＧＨ＝１５Ｖ、ＶＧＬ＝−１５Ｖである。非表示駆動期間における高圧電源Ｖｇｐ，Ｖｇｎの電圧（第２動作電源電圧ＶＧＨ−Δ１、ＶＧＬ＋Δ２）は表示駆動期間の場合よりも絶対値的に低い電圧とされ、例えば、ＶＧＨ−Δ１＝７Ｖ、ＶＧＬ＋Δ２＝−７Ｖである（−Δ１＝−８Ｖ、＋Δ２＝８Ｖ）。この場合、パネルインタフェース回路３４が出力するシフト抑制パルス信号ＧＴｏｆｆ及びシフトクロック信号ＣＫ１，ＣＫＢ１，ＣＫ２，ＣＫＢ２クロック信号等の信号３８の振幅は高圧電源Ｖｇｐ，Ｖｇｎの電圧と同じくされ、ソースドライバ３２が出力する階調信号の振幅はグランドＧＮＤを中心に±５Ｖ、コモン電圧生成回路２２が出力するコモン電圧ＶＣＯＭは０〜５Ｖとされる。
【００６６】
電源部６０は、電圧設定データがタイミング制御回路２１Ａによって書換え可能に設定されるレジスタ回路３６と、レジスタ回路３６に設定された電圧設定データに応じた電圧の電源を生成する高圧電源回路３５を有する。高圧電源回路３５は例えば正の高圧電源端子ＴＶＧＨの高電圧と負の高圧電源端子ＴＶＧＨの高電圧を動作電源として第１動作電源電圧ＶＧＨ，ＶＧＬと第２動作電源電圧ＶＧＨ−Δ１、ＶＧＬ＋Δ２を生成する電圧レギュレータ又は抵抗分圧回路等によって構成される。正の高圧電源端子ＴＶＧＨの高電圧と負の高圧電源端子ＴＶＧＨの高電圧は、特に制限されないが、デバイス３Ａの外部から供給される外部電源とされる。
【００６７】
タイミング制御回路２１Ａは、表示駆動期間に前記第１動作電源電圧ＶＧＨ，ＶＧＬを指定する第１電圧設定データＤＴａ＋，ＤＴａ−をレジスタ回路３６に設定し、非表示駆動期間に第２動作電源電圧ＶＧＨ−Δ１、ＶＧＬ＋Δ２を指定する第２電圧設定データＤＴｂｃ＋，ＤＴｂｃ−をレジスタ回路３６に設定する。図１において６１はタイミング制御回路２６によるレジスタ回路３６に対する設定信号を総称する。レジスタ回路３６の電圧設定データのデータ設定領域は、特に制限されないが、図６に例示されるように、＋電源電圧の領域と、−電源電圧の領域に分けられている。レジスタ回路３６に設定する第１電圧設定データＤＴａ＋，ＤＴａ−及び第２動作電源電圧ＶＧＨ−Δ１、ＶＧＬ＋Δ２はその都度ホストプロセッサ２からワークメモリ（図示せず）にダウンロードして、これを設定するようにしてもよいが、図１のようにタイミング制御回路２１Ａに不揮発性メモリ（ＮＶＯＬ）２６を設け、表示制御及びタッチ検出デバイス３Ａの製造段階、又は、表示及びタッチ検出パネルユニットＤＴＰＵ＿Ａの組立段階で不揮発性メモリ（ＮＶＯＬ）２６に第１電圧設定データＤＴａ＋，ＤＴａ−及び第２動作電源電圧ＶＧＨ−Δ１、ＶＧＬ＋Δ２を予め書き込んでおいて、これをレジスタ設定に用いるようにしてもよい。
【００６８】
電圧設定データのレジスタ設定制御による電源制御の状態遷移を図７に基づいて説明する。表示駆動期間は表示状態（ＳＴａ）とされ、第１電圧設定データＤＴａ＋，ＤＴａ−がレジスタ回路３６に設定され、高圧電源Ｖｇｐ、Ｖｇｎは第１動作電源電圧ＶＧＨ，ＶＧＬにされる。このとき、スイッチ回路４３の端子４３ｓは端子Ｔａに接続される。
【００６９】
非表示駆動期間においてタッチ検出を開始する場合には、最初にタッチ検出電極ＥＣＲの浮遊容量を充電するタッチ電極駆動状態（ＳＴｂ）にされ、次に、充電電荷の再配分とディスチャージ時間を計測するタッチ検出状態（ＳＴｃ）にされる。タッチ検出を終了する場合には表示状態（ＳＴａ）に遷移するが、タッチ検出を繰り返す場合にはタッチ電極駆動状態（ＳＴｂ）とタッチ検出状態（ＳＴｃ）が繰り返される。タッチ電極駆動状態（ＳＴｂ）では第２電圧設定データＤＴｂｃ＋，ＤＴｂｃ−がレジスタ回路３６に設定され、高圧電源Ｖｇｐ、Ｖｇｎは第２動作電源電圧ＶＧＨ−Δ１，ＶＧＬ＋Δ２にされる。このとき、スイッチ回路４３の端子４３ｓは端子Ｔｂに接続される。タッチ検出状態（ＳＴｃ）では第２電圧設定データＤＴｂｃ＋，ＤＴｂｃ−がレジスタ回路３６に設定され、高圧電源Ｖｇｐ、Ｖｇｎは第２動作電源電圧ＶＧＨ−Δ１，ＶＧＬ＋Δ２にされる。このとき、スイッチ回路４３の端子４３ｓは端子Ｔｃに接続される。
【００７０】
第１の実施の形態によれば以下の作用効果を得る。
【００７１】
表示フレーム期間ＦＬＭを複数の表示駆動期間ＤＩＳＰと非表示駆動期間ＨＬＢに分割して表示動作とタッチ検出動作を行うとき、タッチ検出を行う非表示駆動期間ＨＬＢにパネルモジュール１に供給する動作電源Ｖｇｐ，Ｖｇｎの電圧は表示期間に供給される動作電源電圧ＶＧＨ，ＶＧＬよりも絶対値的に低電圧ＶＧＨ−Δ１、ＶＧＬ＋Δ２であるから、表示動作の停止によって表示期間よりも長い期間に、ゲートドライバＮＯＲ１〜ＮＯＲ１０８０の入力には第１動作電源電圧ＶＧＨ，ＶＧＬよりも絶対値的に低電圧の第２動作電源電圧ＶＧＨ−Δ１、ＶＧＬ＋Δ２が印加されるので、第１動作電源電圧ＶＧＨ，ＶＧＬを受ける場合に比べてゲートドライバＮＯＲ１〜ＮＯＲ１０８０の入力負荷が過大にならない。よって、ゲートドライバＮＯＲ１〜ＮＯＲ１０８０の入力特性が劣化して表示性能に悪影響を及ぼすことはない。
【００７２】
また、第１動作電源電圧ＶＧＨ，ＶＧＬと、第２動作電源電圧ＶＧＨ−Δ１、ＶＧＬ＋Δ２はレジスタ設定で可変とすることができる。したがって、電源の電圧に対する特性若しくは耐性の異なるパネルモジュールに表示制御及びタッチ制御デバイス３Ａを柔軟に対応させることができる。
【００７３】
また、第１電圧設定データ及び第２電圧設定データを書換え可能に保持する不揮発性メモリ２６を備えるから、タイミング制御部は動作に際してホストプロセッサ２から第１電圧設定データ及び第２電圧設定データを受け取ることを要しない。
【００７４】
図８には第２の実施の形態に係る表示及びタッチ検出パネルユニットＤＴＰＵ＿Ｂが例示され、これは、パネルモジュール１と表示制御及びタッチ制御デバイス３Ｂを有する。表示制御及びタッチ制御デバイス３Ｂは、電源部６２の点で表示制御及びタッチ制御デバイス３Ａと相違する。電源部６２は高圧電源Ｖｇｐ，Ｖｇｎの電圧をスイッチ制御で切り替える。即ち、電源部６２は、第１動作電源電圧ＶＧＨ、ＶＧＬと前記第２動作電源電圧ＶＧＨ−Δ１、ＶＧＬ＋Δ２を生成する高圧電源回路３７と、高圧電源回路３７が生成する第１動作電源電圧ＶＧＨ、ＶＧＬ又は第２動作電源電圧ＶＧＨ−Δ１、ＶＧＬ＋Δ２を選択して出力するスイッチ回路３９ａ、３９ｂとを有する。高圧電源回路３７は例えば正の高圧電源端子ＴＶＧＨの高電圧と負の高圧電源端子ＴＶＧＨの高電圧を動作電源として第１動作電源電圧ＶＧＨ，ＶＧＬと第２動作電源電圧ＶＧＨ−Δ１、ＶＧＬ＋Δ２を生成する電圧レギュレータ又は抵抗分圧回路等によって構成される。正の高圧電源端子ＴＶＧＨの高電圧と負の高圧電源端子ＴＶＧＨの高電圧は、特に制限されないが、デバイス３Ｂの外部から供給される外部電源とされる。
【００７５】
タイミング制御回路２１Ｂは、表示駆動期間ＤＩＳＰではスイッチ回路３９ａ，３９ｂに第１動作電源電圧ＶＧＨ，ＶＧＬを選択させ、非表示駆動期間ではスイッチ回路３９ａ，３９ｂに第２動作電源電圧ＶＧＨ−Δ１、ＶＧＬ＋Δ２を選択させる。第１動作電源電圧ＶＧＨ，ＶＧＬと第２動作電源電圧ＶＧＨ−Δ１、ＶＧＬ＋Δ２の電圧値をレジスタ設定でプログラマブル化することはできないが、スイッチ回路３９ａ，３９ｂの操作によって第１動作電源電圧ＶＧＨ，ＶＧＬと第２動作電源電圧ＶＧＨ−Δ１、ＶＧＬ＋Δ２を簡単に切り替えることができる。
【００７６】
スイッチ回路３９ａ，３９ｂのスイッチ制御による電源制御の状態遷移を図９に基づいて説明する。表示駆動期間は表示状態（ＳＴａ’）とされ、スイッチ回路３９ａの端子３９ａが端子Ｔａａに、スイッチ回路３９ｂの端子３９ｂｓが端子Ｔａａに接続され、高圧電源Ｖｇｐ、Ｖｇｎは第１動作電源電圧ＶＧＨ，ＶＧＬにされる。このとき、スイッチ回路４３の端子４３ｓは端子Ｔａに接続される。
【００７７】
非表示駆動期間においてタッチ検出を開始する場合には、最初にタッチ検出電極ＥＣＲの浮遊容量を充電するタッチ電極駆動状態（ＳＴｂ’）にされ、次に、充電電荷の再配分とディスチャージ時間を計測するタッチ検出状態（ＳＴｃ’）にされる。タッチ検出を終了する場合には表示状態（ＳＴａ’）に遷移するが、タッチ検出を繰り返す場合にはタッチ電極駆動状態（ＳＴｂ’）とタッチ検出状態（ＳＴｃ’）が繰り返される。タッチ電極駆動状態（ＳＴｂ’）ではスイッチ回路３９ａの端子３９ａが端子Ｔｂｃに、スイッチ回路３９ｂの端子３９ｂｓが端子Ｔｂｃに接続され、高圧電源Ｖｇｐ、Ｖｇｎは第２動作電源電圧ＶＧＨ−Δ１，ＶＧＬ＋Δ２にされる。このとき、スイッチ回路４３の端子４３ｓは端子Ｔｂに接続される。タッチ検出状態（ＳＴｃ’）ではスイッチ回路３９ａの端子３９ａが端子Ｔｂｃに、スイッチ回路３９ｂの端子３９ｂｓが端子Ｔｂｃに接続され、高圧電源Ｖｇｐ、Ｖｇｎは第２動作電源電圧ＶＧＨ−Δ１，ＶＧＬ＋Δ２にされる。このとき、スイッチ回路４３の端子４３ｓは端子Ｔｃに接続される。
【００７８】
その他の構成については第１の実施の形態と同様であるからそれと同一機能を有する構成要素には同じ参照符号を付してその詳細な説明を省略する。第２の実施の形態によっても、第１の実施の形態と同様に、ゲートドライバＮＯＲ１〜ＮＯＲ１０８０の入力負荷が過大にならず、ゲートドライバＮＯＲ１〜ＮＯＲ１０８０の入力特性が劣化して表示性能に悪影響を及ぼすことはない。
【００７９】
図１０には第３の実施の形態に係る表示及びタッチ検出パネルユニットＤＴＰＵ＿Ｃが例示され、これは、パネルモジュール１と表示制御及びタッチ制御デバイス３Ｃを有する。表示制御及びタッチ制御デバイス３Ｃは、表示コントローラ２３Ｃの電源部６２Ｃ、並びにタッチコントローラ２４Ｃの検出電圧生成回路４１Ｃ及び選択回路４３ＢＬＫの点で表示制御及びタッチ制御デバイス３Ｂと相違する。この第３の実施の携帯は、は安定化容量４，５による容量性カップリングを用いて第１動作電源電圧ＶＧＨ、ＶＧＬを絶対値的に低い第２動作電源電圧ＶＧＨ−Δ１、ＶＧＬ＋Δ２に選択的に変化させるものである。以下にその詳細を説明する。
【００８０】
表示コントローラ２３Ｃはパネルモジュール１に電源出力端子Ｐ１，Ｐ２から第１動作電源電圧ＶＧＨ，ＶＧＬを供給する電源部６２Ｃを有し、この電源部６２Ｃは、第１動作電源電圧ＶＧＨ，ＶＧＬを生成する高圧圧電源回路３７Ｃと、電源出力端子Ｐ１，Ｐ２から第１動作電源電圧ＶＧＨ，ＶＧＬの出力又は電源出力端子Ｐ１，Ｐ２の高出力インピーダンス状態を選択する電源スイッチ回路３９ａ、３９ｂとを有する。
【００８１】
タッチコントローラ２４Ｃは電圧生成部として検出電圧生成回路４１Ｃとスイッチ回路ブロック４３ＢＬＫとを有する。検出電圧生成回路４１Ｃは前記検出電圧（基準電位）Ｖｄｔのほかに、調整電圧−Δ１、＋Δ２を生成する。スイッチ回路ブロック４３ＢＬＫはスイッチ回路４３のほかに、電圧出力端子Ｐ４から調整電圧−Δ１又は検出電圧Ｖｄｔを選択的に出力する電圧スイッチ回路４３ｐと、電圧出力端子Ｐ５から調整電圧Δ２又は検出電圧Ｖｄｔを選択的に出力する電圧スイッチ回路４３ｎとを有する。これにより、電源端子Ｐ１，Ｐ２に電源安定化容量４，５を介して容量性カップリングにて調整電圧＋Δ２，−Δ１を結合させることによって前記第１動作電源電圧よりも絶対値的に低電圧の第２動作電源電圧ＶＧＨ−Δ１、ＶＧＬ＋Δ２を生成可能になる。高圧電源回路３７Ｃは例えば正の高圧電源端子ＴＶＧＨの高電圧と負の高圧電源端子ＴＶＧＨの高電圧を動作電源として第１動作電源電圧ＶＧＨ，ＶＧＬを生成する電圧レギュレータ又は抵抗分圧回路等によって構成される。正の高圧電源端子ＴＶＧＨの高電圧と負の高圧電源端子ＴＶＧＨの高電圧は、特に制限されないが、デバイス３Ｃの外部から供給される外部電源とされる。
【００８２】
タイミング制御回路２１Ｃは、制御信号４４Ｃにより、表示駆動期間ＤＩＳＰにおいて電源スイッチ回路３９ａ、３９ｂに第１動作ＶＧＨ，ＶＧＬを出力させると共に電圧スイッチ回路４３ｐ、４３ｎに検出電圧Ｖｄｔを出力させる。また、非表示駆動期間ＬＨＢにおいて電源スイッチ回路３９ａ、３９ｂをオープンにする（即ち電源部６２Ｃの出力を高インピーダンス状態にする）と共に電圧スイッチ回路４３ｐ、４３ｎに調整電圧−Δ１、＋Δ２を選択させて、安定化容量５，４を用いた容量性カップリングにて電源電圧ＶＧＨ，ＶＧＬに調整電圧−Δ１、＋Δ２を結合可能にする。
【００８３】
電源スイッチ回路３９ａ、３９ｂ及び電圧スイッチ回路４３ｐ、４３ｎのスイッチ制御による電源制御の状態遷移を図１１に基づいて説明する。表示駆動期間は表示状態（ＳＴａ’ ’）とされ、スイッチ回路３９ａの端子３９ａが端子Ｔａａに、スイッチ回路３９ｂの端子３９ｂｓが端子Ｔａａに接続され、高圧電源Ｖｇｐ、Ｖｇｎは第１動作電源電圧ＶＧＨ，ＶＧＬにされる。このとき、スイッチ回路４３の端子４３ｓは端子Ｔａに接続される。表示状態（ＳＴａ’ ’）において電圧スイッチ回路４３ｐの端子Ｔｇｐが端子Ｔｂｐに接続され、電圧スイッチ回路は４３ｎの端子Ｔｇｎが端子Ｔｂｎに接続され、安定化容量４，５の他方の容量電極が共通接続されて検出電圧Ｖｄｔを受ける。このときの検出電圧Ｖｄｔは安定化容量４，５にとってグランドに変わる基準電圧とされる。
【００８４】
非表示駆動期間においてタッチ検出を開始する場合には、最初にタッチ検出電極ＥＣＲの浮遊容量を充電するタッチ電極駆動状態（ＳＴｂ’ ’）にされ、次に、充電電荷の再配分とディスチャージ時間を計測するタッチ検出状態（ＳＴｃ’ ’）にされる。タッチ検出を終了する場合には表示状態（ＳＴａ’ ’）に遷移するが、タッチ検出を繰り返す場合にはタッチ電極駆動状態（ＳＴｂ’ ’）とタッチ検出状態（ＳＴｃ’ ’）が繰り返される。
【００８５】
タッチ電極駆動状態（ＳＴｂ’ ’）では、スイッチ回路４３の端子４３ｓは端子Ｔｂに接続されて、タッチ検出信号線ＴＲＸ１〜ＴＲＸ２０に検出電圧Ｖｄｔが供給される。また、電源スイッチ回路３９ａの端子３９ａが端子Ｔｂｃに、電源スイッチ回路３９ｂの端子３９ｂｓが端子Ｔｂｃに接続されて、オープン状態にされると共に、電圧スイッチ回路４３ｐの端子Ｔｇｐが端子Ｔｄ１に接続され、電圧スイッチ４３ｎの端子Ｔｇｎが端子Ｔｄ２に接続され、安定化容量素子５には調整電圧−Δ１がカップリングされ、安定化容量４には調整電圧＋Δ２がカップリングされる。これによって正極性の高圧電源Ｖｇｐは第２電源電圧ＶＧＨ−−Δ１になり、負極性の高圧電源Ｖｇｎは第２電源電圧ＶＧＨ＋Δ２になる。
【００８６】
タッチ検出状態（ＳＴｃ’ ’）ではタッチ電極駆動状態（ＳＴｂ’ ’）に対してスイッチ回路４３の接続状態が端子４３ｓと端子Ｔｃの接続状態に遷移される点だけが相違される。
【００８７】
その他の構成については第１の実施の形態と同様であるからそれと同一機能を有する構成要素には同じ参照符号を付してその詳細な説明を省略する。
【００８８】
パネルモジュール１へ出力する動作電源を非表示駆動期間に容量性カップリングで低下させる第３の実施の形態によっても、第１の実施の形態と同様に、ゲートドライバＮＯＲ１〜ＮＯＲ１０８０の入力負荷が過大にならず、ゲートドライバＮＯＲ１〜ＮＯＲ１０８０の入力特性が劣化して表示性能に悪影響を及ぼすことはない。
【００８９】
特に、第２の実施の形態と比べて第３の実施の形態は、非表示駆動期間に電源部６２Ｃの電源電圧ＶＧＨ，ＶＧＬの出力動作が停止されるので低消費電力に優れる。
【００９０】
以上本発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００９１】
例えば、パネルモジュールには表示パネルの上にタッチパネルを重ねたオンセル構造を採用してもよい。タッチ制御部は表示制御部などとは個別の半導体集積回路化してもよい。
【００９２】
走査回路のゲートドライバはノアゲートに限定されず、その他の論理回路やバッファ回路に置き換え可能であることは言うまでもない。走査回路は図３の構造に限定されない。
【００９３】
走査電極や信号電極の本数、タッチ検出電極の個数などは上記の例に限定されず適宜変更可能である。表示パネルは液晶表示パネルに限定されずエレクトロルミネッセンスパネルなどであってもよい。
【００９４】
正負の高電圧電源は±１５Ｖに限定されない。第1動作電源電圧は正負の高電圧電源に限定されず、単一極性の電圧であってもよい。第２動作電源電圧を規定するΔ１、Δ２の電圧は、表示パネルの製造プロセスやトランジスタ特性に依存するから、その電圧値を一義的に特定することに実益はなく、むしろ機能的に、トランジスタのオフリーク電流が実用上支障にならない範囲、即ち、表示素子が階調情報を維持できる範囲である、と特定することが有意義であると考える。その意味においても、表示制御及びタッチ制御デバイスが種々のパネルモジュールに汎用的に用いるものである場合にはレジスタ設定でその電圧値を任意に設定できる図１の例が図８の例よりも優れていると考える。
【符号の説明】
【００９５】
１  パネルモジュール
３Ａ，３Ｂ，３Ｃ  表示制御及びタッチ制御デバイス
１０  表示パネル
１１  タッチパネル
２１Ａ，２１Ｂ，２１Ｃ  動作制御部
２３Ａ，２３Ｂ，２３Ｃ  表示制御部
２４，２４Ｃ  タッチコントローラ
２５  ホストインタフェース回路
２６  不揮発性メモリ
３５  電源回路
３６  レジスタ回路
３７，３７Ｃ  電源回路
３９ａ、３９ｂ  電源スイッチ回路
Ｐ１，Ｐ２ｂ  電源出力端子
４３  スイッチ回路
４３ｎ、４３ｐ  電圧スイッチ回路
４３ＢＬＫ  スイッチ回路ブロック
Ｐ４，Ｐ５  電圧出力端子
６０，６２，６２Ｃ  電源部
ＰＸＬ  表示素子
ＧＬ１〜ＧＬ１０８０  走査電極
ＳＬ１〜ＳＬｊ  信号電極
ＥＣＲ  タッチ検出電極
ＴＲＸ１〜ＴＲＸ２０  タッチ検出信号線
Ｖｇｐ  正極性の高電源圧
Ｖｇｎ  負極性の高圧電源
ＶＧＨ，ＶＧＬ  第１動作電源電圧
ＶＧＨ−Δ1、ＶＧＬ＋Δ２  第２動作電源電圧
ＤＴａ＋，ＤＴａ−  第１電圧設定データ
ＤＴｂｃ＋，ＤＴｂｃ−  第２電圧設定データ
ＳＦＴＲＥＧ  シフトレジスタ
ＬＴＣ１〜ＬＴＣ１０８０  マスタ・スレーブラッチ（シフト段）
ＣＫ１，ＣＫＢ１，ＣＫ２，ＣＫＢ２  シフトクロック信号
ＳＦＴｄ  シフトデータ
ＧＴｏｆｆ  シフト抑制パルス信号
ＤＴＰＵ＿Ａ，ＤＴＰＵ＿Ｂ，ＤＴＰＵ＿Ｃ  表示及びタッチ検出パネルユニット
【図１】
2018004886.tif 000003
【図２】
2018004886.tif 000004
【図３】
2018004886.tif 000005
【図４】
2018004886.tif 000006
【図５】
2018004886.tif 000007
【図６】
2018004886.tif 000008
【図７】
2018004886.tif 000009
【図８】
2018004886.tif 000010
【図９】
2018004886.tif 000011
【図１０】
2018004886.tif 000012
【図１１】
2018004886.tif 000013