(57)【要約】【課題】微細な構造であっても高い電気特性を有するトランジスタを歩留まりよく提供する。該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産化を達成する。【解決手段】酸化物半導体層、ゲート絶縁層、及び側面に側壁絶縁層が設けられたゲート電極層が順に積層されたトランジスタを有する半導体装置において、ソース電極層及びドレイン電極層は、酸化物半導体層及び側壁絶縁層に接して設けられる。該半導体装置の作製工程において、酸化物半導体層、側壁絶縁層、及びゲート電極層上を覆うように導電層及び層間絶縁層を積層し、化学的機械研磨法によりゲート電極層上の層間絶縁層及び導電層を除去してソース電極層及びドレイン電極層を形成する。ゲート絶縁層の形成前に、酸化物半導体層に対して洗浄処理を行う。【選択図】図１
2018078313.tif 000002
【特許請求の範囲】
【請求項１】
基板上の酸化物絶縁層と、
前記酸化物絶縁層上の酸化物半導体層と、
前記酸化物半導体層上のゲート絶縁層と、
前記ゲート絶縁層上のゲート電極と、
前記ゲート電極上の第１の絶縁層と、
前記ゲート絶縁層の上面と接する領域、前記ゲート電極の側面と接する領域及び前記第１の絶縁層の側面と接する領域を有する第２の絶縁層と、
前記酸化物半導体層の上面と接する領域、前記ゲート絶縁層の側面と接する領域及び前記第２の絶縁層の側面と接する領域を有するソース電極又はドレイン電極と、
前記ソース電極上又は前記ドレイン電極上の第３の絶縁層と、
前記ソース電極上又は前記ドレイン電極上に接する領域、前記第１の絶縁層上に接する領域、前記第２の絶縁層上に接する領域、前記第３の絶縁層上に接する領域を有する第４の絶縁層と、を有し、
前記ソース電極の上面の高さ又は前記ドレイン電極の上面の高さは、前記第１の絶縁層の上面の高さ、前記第２の絶縁層の上面の高さ及び前記第３の絶縁層の上面の高さより低く、かつ前記ゲート電極の上面の高さより高いことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第４の絶縁層上の導電層を有し、
前記導電層は、前記第３の絶縁層及び前記第４の絶縁層に設けられたコンタクトホールを介して、前記ソース電極又は前記ドレイン電極と接する領域を有することを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、
前記ソース電極又は前記ドレイン電極と、前記第３の絶縁層との間に設けられた第５の絶縁層を有することを特徴とする半導体装置。
【請求項４】
請求項３において、
前記第３の絶縁層及び前記第５の絶縁層の各々は、酸化アルミニウムを含むことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
開示する発明は、半導体装置、及びその作製方法に関する。
【０００２】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、発光表示装置、半導体回路及び電子機器は全て半導体装置で
ある。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジス
タ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（
ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トラン
ジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その
他の材料として酸化物半導体が注目されている。
【０００４】
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜
鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照
）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１６５５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、トランジスタの動作の高速化、トランジスタの低消費電力化、低価格化、など
を達成するためには、トランジスタの微細化は必須である。
【０００７】
しかしながら、トランジスタの微細化に伴って、トランジスタのしきい値電圧の低下、し
きい値電圧ばらつきの増大、オフ電流の増大などの、いわゆる電気特性の劣化が生じやす
くなる。
【０００８】
また、トランジスタの微細化に伴って、ドライエッチング工程におけるダメージや、不純
物元素の半導体層への拡散による影響を受けやすくなるため、歩留まりの低下や、信頼性
の低下が生じやすくなる。
【０００９】
本発明の一態様は、より高性能な半導体装置を実現するため、微細化されたトランジスタ
のオン特性（例えば、オン電流や電界効果移動度）を向上させて、半導体装置の高速応答
、高速駆動を実現する構成およびその作製方法を提供することを目的の一とする。
【００１０】
本発明の一態様は、ばらつきが少なく良好な電気特性を有する信頼性の高いトランジスタ
を実現することを目的の一とする。
【００１１】
また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産
化を達成することを目的の一とする。
【課題を解決するための手段】
【００１２】
酸化物半導体層、ゲート絶縁層、及び側面に側壁絶縁層が設けられたゲート電極層が順に
積層されたトランジスタを有する半導体装置において、ソース電極層及びドレイン電極層
は、酸化物半導体層及び側壁絶縁層に接して設けられる。該半導体装置の作製工程におい
て、酸化物半導体層、側壁絶縁層、及びゲート電極層上を覆うように導電層及び層間絶縁
層を積層し、層間絶縁層及び導電層を切削（研削、研磨）することによりゲート電極層上
の導電層を除去してソース電極層及びドレイン電極層を形成する。切削（研削、研磨）方
法としては化学的機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉ
ｎｇ：ＣＭＰ）法を好適に用いることができる。
【００１３】
ソース電極層及びドレイン電極層の形成工程におけるゲート電極層上の導電層を除去する
工程において、レジストマスクを用いたエッチング工程を用いないため、精密な加工を正
確に行うことができる。よって、半導体装置の作製工程において、形状や特性のばらつき
の少ない微細な構造を有するトランジスタを歩留まりよく作製することができる。
【００１４】
また、ゲート電極層上に絶縁層を設けることが好ましい。該絶縁層は、絶縁層上に設けら
れるソース電極層及びドレイン電極層となる導電層を除去する工程において、一部、又は
全部除去してもよい。
【００１５】
ゲート電極層をマスクとして用いる自己整合プロセスにより、酸化物半導体層にドーパン
トを導入し、酸化物半導体層においてチャネル形成領域を挟んでチャネル形成領域より抵
抗が低く、ドーパントを含む低抵抗領域を形成する。ドーパントは、酸化物半導体層の導
電率を変化させる不純物である。ドーパントの導入方法としては、イオン注入法、イオン
ドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることが
できる。
【００１６】
チャネル長方向にチャネル形成領域を挟んで低抵抗領域を含む酸化物半導体層を有するこ
とにより、該トランジスタはオン特性（例えば、オン電流及び電界効果移動度）が高く、
高速動作、高速応答が可能となる。
【００１７】
また、酸化物半導体層の形成後に、酸化物半導体層に付着した不純物を除去するための洗
浄処理を行う。該洗浄処理は、ゲート絶縁層形成前に行うことが好ましい。ＴＭＡＨ（Ｔ
ｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ  Ｈｙｄｒｏｘｉｄｅ）溶液などのアルカリ性の
溶液、希フッ酸、シュウ酸などの酸性の溶液、または水を用いて行うことができる。
【００１８】
洗浄処理を行うことで、安定した電気特性を有する信頼性の高いトランジスタを実現する
ことができる。
【００１９】
本発明の一態様は、酸化物絶縁層上に設けられたチャネル形成領域を含む酸化物半導体層
と、酸化物半導体層上にゲート絶縁層と、ゲート絶縁層上にゲート電極層及び絶縁層の積
層と、ゲート電極層の側面及び絶縁層の側面を覆う側壁絶縁層と、酸化物半導体層、ゲー
ト絶縁層の側面及び側壁絶縁層の側面に接するソース電極層及びドレイン電極層と、ソー
ス電極層及びドレイン電極層上に層間絶縁層とを有し、ソース電極層及びドレイン電極層
の上面の高さは絶縁層、側壁絶縁層、及び層間絶縁層の上面の高さより低く、かつゲート
電極層の上面の高さより高く、酸化物半導体層において、ゲート絶縁層と重なる領域を含
むゲート電極層と重ならない領域は、ドーパントを含む半導体装置である。
【００２０】
酸化物半導体層において、ソース電極層又はドレイン電極層と重畳しない領域は、ソース
電極層又はドレイン電極層と重畳する領域よりも高い酸素濃度を有する構成としてもよい
。
【００２１】
本発明の一態様は、酸化物絶縁層を形成し、酸化物絶縁層上に酸化物半導体層を形成し、
酸化物半導体層の一部を選択的にエッチングして島状の酸化物半導体層を形成し、島状の
酸化物半導体層の上面および側面を洗浄処理し、島状の酸化物半導体層上にゲート絶縁層
を形成し、ゲート絶縁層上に島状の酸化物半導体層と重なるゲート電極層及び絶縁層を積
層し、ゲート電極層及び絶縁層をマスクとして島状の酸化物半導体層の一部にドーパント
を導入し、ゲート絶縁層上にゲート電極層の側面及び絶縁層の側面を覆う側壁絶縁層を形
成し、島状の酸化物半導体層、ゲート絶縁層、ゲート電極層、絶縁層、及び側壁絶縁層上
に導電層を形成し、導電層上に層間絶縁層を形成し、層間絶縁層及び導電層をゲート電極
層上の絶縁層を露出させるまで化学的機械研磨法により除去して導電層を分断しソース電
極層及びドレイン電極層を形成することを特徴とする半導体装置の作製方法である。
【００２２】
また、酸化物半導体層に水素若しくは水分を放出させる加熱処理（脱水化又は脱水素化処
理）を行ってもよい。また、酸化物半導体層として結晶性酸化物半導体層を用いる場合、
結晶化のための加熱処理を行ってもよい。
【００２３】
また、酸化物半導体層に酸素の供給を行ってもよい。特に、脱水化又は脱水素化処理によ
って、酸化物半導体を構成する主成分材料である酸素が同時に脱離して減少してしまうお
それがある。酸化物半導体層において、酸素が脱離した箇所では酸素欠損が存在し、該酸
素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。
【００２４】
例えば、酸素の供給源となる酸素を多く（過剰に）含む絶縁層を酸化物半導体層と接して
設けることによって、該絶縁層から酸化物半導体層へ酸素を供給することができる。上記
構成において、脱水化又は脱水素化処理した酸化物半導体層の少なくとも一部と、酸素を
多く含む絶縁層が接した状態で加熱処理を行うことによって酸化物半導体層への酸素の供
給を行ってもよい。
【００２５】
また、酸化物半導体層に十分な酸素が供給されて、酸化物半導体層中の酸素を過飽和の状
態とするため、酸化物半導体層を包みこむように過剰酸素を含む絶縁層（酸化シリコンな
ど）を接して設けてもよい。
【００２６】
また、脱水化又は脱水素化処理を行った酸化物半導体層に、酸素（少なくとも、酸素ラジ
カル、酸素原子、酸素イオン、のいずれかを含む）を導入して酸化物半導体層中に酸素を
供給してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズ
マイマージョンイオンインプランテーション法、酸素を含む雰囲気下で行うプラズマ処理
などを用いることができる。
【００２７】
水分または水素などの不純物が低減されて高純度化された酸化物半導体（ｐｕｒｉｆｉｅ
ｄ  ＯＳ）は、その後、酸化物半導体に酸素を供給して、酸化物半導体内の酸素欠損を低
減することによりｉ型（真性）の酸化物半導体又はｉ型に限りなく近い（実質的にｉ型化
した）酸化物半導体とすることができる。チャネルが形成される半導体層にｉ型または実
質的にｉ型化された酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという
特性を有する。具体的には、酸化物半導体層の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ
３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７
ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層中の水素濃度は、二次イオ
ン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅ
ｔｒｙ）で測定されるものである。
【００２８】
また、ホール効果測定により測定できるｉ型または実質的にｉ型化された酸化物半導体の
キャリア密度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さ
らに好ましくは１×１０１１／ｃｍ３未満である。また、酸化物半導体のバンドギャップ
は、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。チャネ
ルが形成される半導体層にｉ型または実質的にｉ型化された酸化物半導体を用いることに
より、トランジスタのオフ電流を下げることができる。
【００２９】
よって、脱水化又は脱水素化処理を行った酸化物半導体層に、酸素を供給することが好ま
しい。酸化物半導体層へ酸素を供給することにより、酸化物半導体層中の酸素欠損を補填
することができる。
【００３０】
また、酸化物半導体層を包み、且つ、過剰酸素を含む絶縁層の外側に配置されるように、
酸化物半導体層の酸素の放出を抑えるブロッキング層（酸化アルミニウムなど）を設ける
と好ましい。
【００３１】
過剰酸素を含む絶縁層またはブロッキング層で酸化物半導体層を包み込むことで、酸化物
半導体層において化学量論的組成とほぼ一致するような状態、または化学量論的組成より
酸素が多い過飽和の状態とすることができる。例えば、酸化物半導体層がＩｎ−Ｇａ−Ｚ
ｎ系酸化物の場合、化学量論的組成の一例はＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４［原
子数比］であるため、酸素の原子数比が４または４以上含む状態となる。
【発明の効果】
【００３２】
本発明の一態様によれば、微細な構造であってもばらつきが少なく良好な電気特性を有す
るトランジスタを歩留まりよく提供することができる。
【００３３】
酸化物半導体層の形成後に洗浄処理（不純物除去処理）を行うことで、安定した電気特性
を有する信頼性の高いトランジスタを実現することができる。
【００３４】
また、該トランジスタを含む半導体装置においても、高性能化、高信頼性化、及び高生産
化を達成することができる。
【図面の簡単な説明】
【００３５】
【図１】半導体装置の一形態を説明する平面図および断面図。
【図２】半導体装置の作製方法の一形態を説明する断面図。
【図３】半導体装置の作製方法の一形態を説明する断面図。
【図４】半導体装置の一形態を説明する断面図。
【図５】半導体装置の一形態を示す平面図、断面図および回路図。
【図６】半導体装置の一形態を示す回路図および斜視図。
【図７】半導体装置の一形態を示す平面図および断面図。
【図８】半導体装置の一形態を示す回路図。
【図９】半導体装置の一形態を示すブロック図。
【図１０】半導体装置の一形態を示すブロック図。
【図１１】半導体装置の一形態を示すブロック図。
【図１２】半導体装置の一形態を説明する回路図および断面図。
【図１３】ＳＩＭＳ分析結果を示す図。
【図１４】ＳＩＭＳ分析結果を示す図。
【図１５】ＳＩＭＳ分析結果を示す図。
【図１６】ＳＩＭＳ分析結果を示す図。
【図１７】ＳＩＭＳ分析結果を示す図。
【図１８】ＳＩＭＳ分析結果を示す図。
【図１９】ＳＩＭＳ分析結果を示す図。
【図２０】ＳＩＭＳ分析結果を示す図。
【図２１】実施例トランジスタの電気特性を示す図。
【図２２】実施例トランジスタのしきい値のばらつきを示す図。
【図２３】電子機器の一例を示す図。
【図２４】半導体装置の一形態を説明する平面図および断面図。
【発明を実施するための形態】
【００３６】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
【００３７】
また、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同
を避けるために付すものであり、数的に限定するものではない。
【００３８】
また、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実
際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必
ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００３９】
また、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを
採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることが
ある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて
用いることができるものとする。
【００４０】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
【００４１】
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１を用いて説明
する。本実施の形態では、半導体装置の一例として酸化物半導体層を有するトランジスタ
を示す。
【００４２】
トランジスタはチャネル形成領域が１つ形成されるシングルゲート構造でも、２つ形成さ
れるダブルゲート構造もしくは３つ形成されるトリプルゲート構造であってもよい。また
、チャネル形成領域の上下にゲート絶縁層を介して配置された２つのゲート電極層を有す
る、デュアルゲート型でもよい。
【００４３】
図１（Ａ）及び（Ｂ）に示すトランジスタ４４０ａは、トップゲート構造のトランジスタ
の一例である。図１（Ａ）は平面図であり、図１（Ａ）中の一点鎖線Ｘ−Ｙで切断した断
面が図１（Ｂ）に相当する。
【００４４】
チャネル長方向の断面図である図１（Ｂ）に示すように、トランジスタ４４０ａを含む半
導体装置は、酸化物絶縁層４３６が設けられた絶縁表面を有する基板４００上に、チャネ
ル形成領域４０９、低抵抗領域４０４ａ、低抵抗領域４０４ｂを含む酸化物半導体層４０
３、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、ゲート絶縁層４０２、ゲート電極
層４０１、ゲート電極層４０１の側面に設けられた側壁絶縁層４１２ａ、側壁絶縁層４１
２ｂ、ゲート電極層４０１上に設けられた絶縁層４１３、ソース電極層４０５ａ及びドレ
イン電極層４０５ｂ上に設けられた層間絶縁層４１５、トランジスタ４４０ａを覆う絶縁
層４０７を有する。なお、図面をわかりやすくするため、図１（Ａ）では絶縁層４０７、
酸化物絶縁層４３６の記載を省略している。
【００４５】
層間絶縁層４１５はトランジスタ４４０ａによる凹凸を平坦化するように設けられており
、該上面の高さ（基板４００表面からの垂直距離）は側壁絶縁層４１２ａ、側壁絶縁層４
１２ｂ、及び絶縁層４１３と概略同じである。また、ソース電極層４０５ａ及びドレイン
電極層４０５ｂの上面の高さは、層間絶縁層４１５、側壁絶縁層４１２ａ、側壁絶縁層４
１２ｂ、及び絶縁層４１３の上面の高さより低く、ゲート電極層４０１の上面の高さより
高い。
【００４６】
また、図１において、絶縁層４０７は、層間絶縁層４１５、ソース電極層４０５ａ、ドレ
イン電極層４０５ｂ、側壁絶縁層４１２ａ、４１２ｂ、絶縁層４１３と接して設けられて
いる。
【００４７】
酸化物半導体層４０３中の低抵抗領域４０４ａおよび低抵抗領域４０４ｂは、自己整合プ
ロセスにより形成する。具体的には、ゲート電極層４０１をマスクとして酸化物半導体層
４０３にドーパントを導入し、酸化物半導体層４０３中にドーパントを含む低抵抗領域４
０４ａおよび低抵抗領域４０４ｂを形成する。酸化物半導体層４０３のゲート電極層４０
１と重畳する領域にはドーパントが導入されず、該領域がチャネル形成領域４０９となる
。ドーパントを含む低抵抗領域４０４ａおよび低抵抗領域４０４ｂは、チャネル形成領域
４０９より抵抗が低い領域である。
【００４８】
なお、ドーパントは、酸化物半導体層４０３の導電率を変化させる不純物である。ドーパ
ントの導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイ
オンインプランテーション法などを用いることができる。
【００４９】
チャネル長方向にチャネル形成領域４０９を挟んで低抵抗領域４０４ａおよび低抵抗領域
４０４ｂを含む酸化物半導体層４０３を有することにより、トランジスタ４４０ａはオン
特性（例えば、オン電流及び電界効果移動度）が高く、高速動作や、高速応答が可能とな
る。
【００５０】
酸化物半導体層４０３に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あ
るいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また
、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライ
ザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビラ
イザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニ
ウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ
）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有する
ことが好ましい。
【００５１】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００５２】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化
物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化
物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯと
も表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚ
ｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ
系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系
酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸
化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化
物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物
、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸
化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ
−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸
化物を用いることができる。
【００５３】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。
【００５４】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用い
てもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数
の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０）
で表記される材料を用いてもよい。
【００５５】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚ
ｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２
（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍
の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：
１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるい
はＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ
−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００５６】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を
適切なものとすることが好ましい。
【００５７】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上
げることができる。
【００５８】
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋
（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。
他の酸化物でも同様である。
【００５９】
酸化物半導体は、単結晶、多結晶（ポリクリスタルともいう。）、微結晶、または非晶質
などの状態をとる。
【００６０】
好ましくは、酸化物半導体は、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙ
ｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）とする。
【００６１】
ＣＡＡＣ−ＯＳは、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳは、
非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体である。なお、当該結晶
部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型
電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏ
ｐｅ）による観察像では、ＣＡＡＣ−ＯＳに含まれる非晶質部と結晶部との境界は明確で
はない。また、ＴＥＭによってＣＡＡＣ−ＯＳには粒界（グレインバウンダリーともいう
。）は確認できない。そのため、ＣＡＡＣ−ＯＳは、粒界に起因する電子移動度の低下が
抑制される。
【００６２】
ＣＡＡＣ−ＯＳに含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳの被形成面または表面に垂直
な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有
し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列
している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよ
い。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれ
ることとする。
【００６３】
なお、ＣＡＡＣ−ＯＳにおいて、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ
−ＯＳの形成過程において、酸化物半導体層の表面側から結晶成長させる場合、被形成面
の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ
−ＯＳへ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化す
ることもある。
【００６４】
ＣＡＡＣ−ＯＳに含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳの被形成面または表面に垂直
な方向に揃うため、ＣＡＡＣ−ＯＳの形状（被形成面の断面形状または表面の断面形状）
によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ
−ＯＳが形成されたときの被形成面または表面に垂直な方向となる。結晶部は、成膜する
ことにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
【００６５】
また、ＣＡＡＣ−ＯＳの被形成面は非晶質であることが好ましい。ＣＡＡＣ−ＯＳの被形
成面が結晶質であると、結晶性が乱れやすくＣＡＡＣ−ＯＳが形成されにくい。なお、Ｃ
ＡＡＣ−ＯＳの被形成面がＣＡＡＣ−ＯＳと同様の結晶質を有する場合はこの限りではな
い。ＣＡＡＣ−ＯＳと同様の結晶質を有する表面上に酸化物半導体層を形成すると、該化
物半導体層はＣＡＡＣ−ＯＳになりやすい。
【００６６】
ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が
小さい。よって、当該トランジスタは、信頼性が高い。
【００６７】
なお、酸化物半導体層を構成する酸素の一部は窒素で置換されてもよい。
【００６８】
また、ＣＡＡＣ−ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低
減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動
度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を
形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０
．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
【００６９】
なお、Ｒａは、算術平均粗さを面に対して適用できるよう三次元に拡張したものであり、
「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義さ
れる。
【００７０】
【数１】
2018078313.tif 000003
【００７１】
ここで、指定面とは、粗さ計測の対象となる面であり座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１
））、（ｘ１，ｙ２，ｆ（ｘ１，ｙ２））、（ｘ２，ｙ１，ｆ（ｘ２，ｙ１））、（ｘ２
，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投
影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは
原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）にて測定
可能である。
【００７２】
酸化物半導体層の厚さは、１ｎｍ以上３０ｎｍ以下（好ましくは５ｎｍ以上１０ｎｍ以下
）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）
法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉ
ｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体層４０３は、スパッタリ
ングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行う
スパッタ装置を用いて成膜してもよい。
【００７３】
図２（Ａ）乃至（Ｄ）及び図３（Ａ）乃至（Ｄ）にトランジスタ４４０ａを有する半導体
装置の作製方法の一例を示す。
【００７４】
まず、基板４００上に酸化物絶縁層４３６を形成する。
【００７５】
基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理
に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガ
ラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファ
イア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体
基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板な
どを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板４００
として用いてもよい。
【００７６】
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有
する半導体装置を作製するには、可撓性基板上に酸化物半導体層４０３を含むトランジス
タ４４０ａを直接作製してもよいし、他の作製基板に酸化物半導体層４０３を含むトラン
ジスタ４４０ａを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板か
ら可撓性基板に剥離、転置するために、作製基板と酸化物半導体層４０３を含むトランジ
スタ４４０ａとの間に剥離層を設けるとよい。
【００７７】
酸化物絶縁層４３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シ
リコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム
、酸化ガリウム、又はこれらの混合材料を用いて形成することができる。
【００７８】
酸化物絶縁層４３６として、熱酸化膜を用いてもよい。熱酸化膜は、基板を酸化性雰囲気
中で熱処理することで、基板表面を酸化させて形成することができる。例えば、基板４０
０として単結晶シリコン基板を用いて、酸素を含む雰囲気や水蒸気を含む雰囲気中で、９
００℃乃至１２００℃で数時間の熱処理を行うことで、基板４００の表面に熱酸化膜を形
成することができる。
【００７９】
また、酸化物絶縁層４３６は、単層でも積層でもよい。例えば、基板４００上に酸化シリ
コン層、Ｉｎ−Ｈｆ−Ｚｎ系酸化物層、酸化物半導体層４０３を順に積層してもよいし、
基板４００上に酸化シリコン層、Ｉｎ：Ｚｒ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｚｒ
−Ｚｎ系酸化物層、酸化物半導体層４０３を順に積層してもよいし、基板４００上に酸化
シリコン層、Ｉｎ：Ｇｄ：Ｚｎ＝１：１：１の原子数比のＩｎ−Ｇｄ−Ｚｎ系酸化物層、
酸化物半導体層４０３を順に積層してもよい。
【００８０】
また、酸化物絶縁層４３６と基板４００との間に窒化物絶縁層を設けてもよい。窒化物絶
縁層は、プラズマＣＶＤ法又はスパッタリング法等により、窒化シリコン、窒化酸化シリ
コン、窒化アルミニウム、窒化酸化アルミニウム、又はこれらの混合材料を用いて形成す
ることができる。
【００８１】
本実施の形態では、基板４００として単結晶シリコン基板を用い、酸化物絶縁層４３６と
して基板４００上にスパッタリング法により厚さ３００ｎｍの酸化シリコン膜を形成する
。
【００８２】
次に、酸化物絶縁層４３６上に酸化物半導体層４０３を形成する（図２（Ａ）参照）。
【００８３】
酸化物絶縁層４３６は、酸化物半導体層４０３と接するため、層中（バルク中）に少なく
とも化学量論的組成を超える量の酸素が存在することが好ましい。例えば、酸化物絶縁層
４３６として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とす
る。このような酸化物絶縁層４３６を用いることで、酸化物半導体層４０３に酸素を供給
することができ、特性を良好にすることができる。酸化物半導体層４０３へ酸素を供給す
ることにより、層中の酸素欠損を補填することができる。
【００８４】
例えば、酸素の供給源となる酸素を多く（過剰に）含む酸化物絶縁層４３６を酸化物半導
体層４０３と接して設けることによって、該酸化物絶縁層４３６から酸化物半導体層４０
３へ酸素を供給することができる。酸化物半導体層４０３及び酸化物絶縁層４３６を少な
くとも一部が接した状態で加熱処理を行うことによって酸化物半導体層４０３への酸素の
供給を行ってもよい。
【００８５】
また、酸化物絶縁層４３６に酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、
のいずれかを含む）を導入して酸化物絶縁層４３６を酸素過剰な状態としてもよい。酸素
の導入は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプラン
テーション法、酸素を含む雰囲気下で行うプラズマ処理などを用いることができる。例え
ば、酸素を含む雰囲気下でプラズマ処理を行う場合は、アッシング装置を用いることがで
きる。
【００８６】
酸化物半導体層４０３の形成工程において、酸化物半導体層４０３に水素、又は水がなる
べく含まれないようにするために、酸化物半導体層４０３の成膜の前処理として、スパッ
タリング装置の予備加熱室で酸化物絶縁層４３６が形成された基板を予備加熱し、基板及
び酸化物絶縁層４３６に吸着した水素、水分などの不純物を脱離し排気することが好まし
い。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
【００８７】
酸化物絶縁層４３６において酸化物半導体層４０３が接して形成される領域に、平坦化処
理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学
的機械研磨法）、ドライエッチング処理、プラズマ処理を用いることができる。
【００８８】
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッ
タリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ
電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。
なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリ
ングを行うと、酸化物絶縁層４３６の表面に付着している粉状物質（パーティクル、ごみ
ともいう）を除去することができる。
【００８９】
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよ
く、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限
定されず、酸化物絶縁層４３６表面の凹凸状態に合わせて適宜設定すればよい。
【００９０】
平坦化処理は、例えば、酸化物絶縁層４３６として用いる酸化シリコン膜表面に化学的機
械研磨法により研磨処理（研磨条件：ポリウレタン系研磨布、シリカ系スラリー、スラリ
ー温度室温、研磨圧０．００１ＭＰａ、研磨時回転数（テーブル／スピンドル）６０ｒｐ
ｍ／５６ｒｐｍ、研磨時間０．５分）を行い、酸化シリコン膜表面における平均面粗さ（
Ｒａ）を約０．１５ｎｍとすればよい。
【００９１】
なお、酸化物半導体層４０３は、成膜時に酸素が多く含まれるような条件（例えば、酸素
１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く
含む（好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸素の含有量
が過剰な領域が含まれている）状態とすることが好ましい。
【００９２】
酸化物半導体層４０３は、銅、アルミニウム、塩素などの不純物がほとんど含まれない高
純度化されたものであることが望ましい。トランジスタの製造工程において、これらの不
純物が混入または酸化物半導体層表面に付着する恐れのない工程を適宜選択することが好
ましい。具体的には、酸化物半導体層４０３の銅濃度は１×１０１８ａｔｏｍｓ／ｃｍ３
以下、好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層４
０３のアルミニウム濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半
導体層４０３の塩素濃度は２×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
【００９３】
また、酸化物半導体層４０３は成膜直後において、化学量論的組成より酸素が多い過飽和
の状態とすることが好ましい。例えば、スパッタリング法を用いて酸化物半導体層４０３
を成膜する場合、成膜ガスの酸素の占める割合が多い条件で成膜することが好ましく、特
に酸素雰囲気（酸素ガス１００％）で成膜を行うことが好ましい。成膜ガスの酸素の占め
る割合が多い条件、特に酸素ガス１００％の雰囲気で成膜すると、例えば成膜温度を３０
０℃以上としても、膜中からのＺｎの放出が抑えられる。
【００９４】
なお、本実施の形態において、酸化物半導体層４０３を、スパッタリング法で作製するた
めのターゲットとしては、組成がＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］の酸化物タ
ーゲットを用い、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯ）を成膜する。
【００９５】
また、金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましく
は９５％以上９９．９％以下である。相対密度の高い金属酸化物ターゲットを用いること
により、成膜した酸化物半導体層４０３は緻密な膜とすることができる。
【００９６】
酸化物半導体層４０３を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又
は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【００９７】
まず、減圧状態に保持された成膜室内に基板を保持する。そして、成膜室内の残留水分を
除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基
板４００上に酸化物半導体層４０３を成膜する。成膜室内の残留水分を除去するためには
、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーショ
ンポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコール
ドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例
えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含
む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体層４０３に含まれ
る不純物の濃度を低減できる。
【００９８】
また、酸化物半導体層４０３中のナトリウム（Ｎａ）、リチウム（Ｌｉ）、カリウム（Ｋ
）などのアルカリ金属の濃度は、Ｎａは５×１０１６ｃｍ−３以下、好ましくは１×１０
１６ｃｍ−３以下、さらに好ましくは１×１０１５ｃｍ−３以下、Ｌｉは５×１０１５ｃ
ｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、Ｋは５×１０１５ｃｍ−３以下、好
ましくは１×１０１５ｃｍ−３以下とすることが好ましい。
【００９９】
また、酸化物絶縁層４３６と酸化物半導体層４０３とを大気に解放せずに連続的に形成す
ることが好ましい。酸化物絶縁層４３６と酸化物半導体層４０３とを大気に曝露せずに連
続して形成すると、酸化物絶縁層４３６表面に水素や水分などの不純物が吸着することを
防止することができる。
【０１００】
酸化物半導体層４０３は、膜状の酸化物半導体層をフォトリソグラフィ工程により島状の
酸化物半導体層に加工して形成することができる。
【０１０１】
なお、特段の説明が無い限り、本明細書で言うフォトリソグラフィ工程には、レジストマ
スクの形成工程と、導電層または絶縁層のエッチング工程と、レジストマスクの剥離工程
が含まれているものとする。
【０１０２】
島状の酸化物半導体層４０３を形成するためのレジストマスクをインクジェット法で形成
してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しない
ため、製造コストを低減できる。
【０１０３】
酸化物半導体層のエッチングは、ドライエッチング法でもウェットエッチング法でもよく
、両方を用いてもよい。例えば、酸化物半導体層のウェットエッチングに用いるエッチン
グ液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ
−０７Ｎ（関東化学社製）を用いてもよい。
【０１０４】
なお、微細なパターンを形成するためには、異方性エッチングが可能なドライエッチング
法を用いることが好ましい。ドライエッチング法の一例として、ＩＣＰ（Ｉｎｄｕｃｔｉ
ｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法が挙げら
れる。例えば、酸化物半導体層をＩＣＰエッチング法により、エッチング（エッチング条
件：エッチングガス（ＢＣｌ３：Ｃｌ２＝６０ｓｃｃｍ：２０ｓｃｃｍ）、電源電力４５
０Ｗ、バイアス電力１００Ｗ、圧力１．９Ｐａ）し、酸化物半導体層を島状に加工するこ
とができる。
【０１０５】
また、ドライエッチング法により酸化物半導体層をエッチングして島状の酸化物半導体層
４０３を形成すると、レジストマスクに覆われていない島状の酸化物半導体層４０３の周
辺部分にエッチングガスや、処理室内に残存する元素が不純物として付着する場合がある
。
【０１０６】
また、酸化物半導体層４０３に不純物が付着すると、トランジスタのオフ電流の増加や、
しきい値電圧の変動やばらつきの増加などの電気的特性の劣化がもたらされやすい。また
、酸化物半導体層４０３に寄生チャネルが生じやすくなり、電気的に分離されるべき電極
が酸化物半導体層４０３を介して電気的に接続されやすくなる恐れがある。
【０１０７】
また、不純物によっては、酸化物半導体層４０３内の表面近傍に混入し、酸化物半導体層
４０３中の酸素を引き抜いてしまい、酸化物半導体層４０３に酸素欠損が形成されること
がある。例えば、上述したエッチングガスに含まれる塩素やボロンや、処理室の構成材料
であるアルミニウムは、酸化物半導体層４０３が低抵抗化（ｎ型化）する要因の一つとな
りうる。
【０１０８】
そこで、本発明の一態様では、島状の酸化物半導体層４０３を形成するためのエッチング
が終了した後、酸化物半導体層４０３に付着した不純物を除去するための洗浄処理（不純
物除去処理）を行う。
【０１０９】
なお、不純物除去処理は、酸化物半導体層４０３を形成した後、追って行われるゲート絶
縁層４４２形成の直前に行う事が好ましい。不純物除去処理をゲート絶縁層４４２形成の
直前に行うことで、レジストマスクを除去した後の工程で酸化物半導体層４０３の上面お
よび側面に付着した不純物元素を除去し、酸化物半導体層４０３とゲート絶縁層４４２の
界面状態を良好なものとすることができる。
【０１１０】
ゲート絶縁層４４２形成前に洗浄処理（不純物除去処理）を行うことで、特性ばらつきが
少なく、安定した電気特性を有する信頼性の高いトランジスタを実現することができる。
【０１１１】
不純物除去処理は、溶液による洗浄処理によって行うことができる。溶液による洗浄処理
は、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ  Ｈｙｄｒｏｘｉｄｅ）溶液な
どのアルカリ性の溶液、希フッ酸、シュウ酸などの酸性の溶液、または水を用いて行うこ
とができる。例えば、希フッ酸を用いる場合、５０ｗｔ％フッ酸を、水で１／１０２乃至
１／１０５程度、好ましくは１／１０３乃至１／１０５程度に希釈した希フッ酸を使用す
る。すなわち、濃度が０．５重量％乃至５×１０−４重量％の希フッ酸、好ましくは５×
１０−２重量％乃至５×１０−４重量％の希フッ酸を洗浄処理に用いることが望ましい。
洗浄処理により、酸化物半導体層４０３に付着した上記不純物を除去することができる。
なお、シュウ酸を含む溶液としては、ＩＴＯ−０７Ｎ（関東化学株式会社製）を用いるこ
ともできる。
【０１１２】
また、希フッ酸溶液を用いて不純物除去処理を行うと、酸化物半導体層４０３の上面や側
面をエッチングすることができる。すなわち、酸化物半導体層４０３の上面や側面に付着
した不純物や、または酸化物半導体層４０３内の上面近傍や側面近傍に混入した不純物を
、酸化物半導体層４０３の一部とともに除去することができる。また、酸化物半導体層４
０３の上面や側面に生じた欠陥部分も除去することができる。
【０１１３】
不純物除去処理を行うことで、ＳＩＭＳ分析法により得られる濃度のピーク値（最大値）
において、絶縁層表面及び酸化物半導体層表面における塩素濃度を１×１０１９／ｃｍ３
以下（好ましくは５×１０１８／ｃｍ３以下、さらに好ましくは２×１０１８／ｃｍ３以
下）とすることが可能となる。また、ボロン濃度を１×１０１９／ｃｍ３以下（好ましく
は５×１０１８／ｃｍ３以下、さらに好ましくは２×１０１８／ｃｍ３以下）とすること
ができる。また、アルミニウム濃度を１×１０１９／ｃｍ３以下（好ましくは５×１０１
８／ｃｍ３以下、さらに好ましくは２×１０１８／ｃｍ３以下）とすることができる。
【０１１４】
また、酸化物半導体層４０３に、過剰な水素（水や水酸基を含む）を除去（脱水化または
脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００
℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行う
ことができる。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体
層４０３に対して窒素雰囲気下４５０℃において１時間の加熱処理を行う。
【０１１５】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒ
ａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔ
ｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
【０１１６】
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入
れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
【０１１７】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘ
リウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましく
は７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下）とすることが好ましい。
【０１１８】
また、加熱処理で酸化物半導体層４０３を加熱した後、同じ炉に高純度の酸素ガス、高純
度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分
光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）
以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよ
い。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。ま
たは、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好まし
くは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの
作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少して
しまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物
半導体層４０３を高純度化及びｉ型（真性）化することができる。
【０１１９】
脱水化又は脱水素化のための加熱処理は、酸化物半導体層の形成後であれば、島状の酸化
物半導体層４０３の形成前に行ってもよく、形成後に行ってもよい。また、脱水化又は脱
水素化のための加熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。
【０１２０】
なお、脱水化又は脱水素化のための加熱処理を、酸化物半導体層を島状の酸化物半導体層
４０３に加工する前、すなわち、膜状の酸化物半導体層が酸化物絶縁層４３６を覆った状
態で行うと、酸化物絶縁層４３６に含まれる酸素が加熱処理によって放出されるのを防止
することができるため好ましい。
【０１２１】
また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素
が同時に脱離して減少してしまう恐れがある。酸化物半導体層において、酸素が脱離した
箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招く
ドナー準位が生じてしまう。
【０１２２】
このため、脱水化又は脱水素化処理を行った酸化物半導体層４０３に、酸素（少なくとも
、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供
給してもよい。
【０１２３】
脱水化又は脱水素化処理を行った酸化物半導体層４０３に、酸素を導入して膜中に酸素を
供給することによって、酸化物半導体層４０３を高純度化、及びｉ型（真性）化すること
ができる。高純度化し、ｉ型（真性）化した酸化物半導体層４０３を有するトランジスタ
は、電気特性変動が抑制されており、電気的に安定である。
【０１２４】
酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイ
オンインプランテーション法、酸素を含む雰囲気下で行うプラズマ処理などを用いること
ができる。
【０１２５】
酸素の導入工程は、酸化物半導体層４０３に酸素導入する場合、酸化物半導体層４０３に
直接導入してもよいし、他の層を通過して酸化物半導体層４０３へ導入してもよい。酸素
を他の層を通過して導入する場合は、イオン注入法、イオンドーピング法、プラズマイマ
ージョンイオンインプランテーション法などを用いればよいが、酸素を露出された酸化物
半導体層４０３へ直接導入する場合は、酸素を含む雰囲気下で行うプラズマ処理なども用
いることができる。
【０１２６】
酸化物半導体層４０３への酸素の導入は、脱水化又は脱水素化処理を行った後が好ましい
が、特に限定されない。また、上記脱水化又は脱水素化処理を行った酸化物半導体層４０
３への酸素の導入は複数回行ってもよい。
【０１２７】
このように、酸化物半導体層４０３は水素などの不純物が十分に除去されることにより高
純度化され、また、十分な酸素が供給されて酸素が過飽和の状態とされることにより、ｉ
型（真性）または実質的にｉ型（真性）化されたものであることが望ましい。具体的には
、酸化物半導体層の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１
０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下と
する。また、十分な酸素が供給されて酸化物半導体層中の酸素が過飽和の状態とするため
、酸化物半導体層を包みこむように過剰酸素を含む絶縁層（酸化シリコンなど）を接して
設ける。
【０１２８】
また、過剰酸素を含む絶縁層の水素濃度もトランジスタの特性に影響を与えるため重要で
ある。過剰酸素を含む絶縁層の水素濃度が、７．２×１０２０ａｔｏｍｓ／ｃｍ３以上で
ある場合には、トランジスタの初期特性のバラツキの増大、Ｌ長依存性の増大、さらにＢ
Ｔストレス試験において大きく劣化するため、過剰酸素を含む絶縁層の水素濃度は、７．
２×１０２０ａｔｏｍｓ／ｃｍ３未満とする。即ち、酸化物半導体層の水素濃度は５×１
０１９ａｔｏｍｓ／ｃｍ３以下、且つ、過剰酸素を含む絶縁層の水素濃度は、７．２×１
０２０ａｔｏｍｓ／ｃｍ３未満とすることが好ましい。
【０１２９】
次いで、酸化物半導体層４０３を覆うゲート絶縁層４４２を形成する（図２（Ｂ）参照）
。
【０１３０】
なお、ゲート絶縁層４４２の被覆性を向上させるために、酸化物半導体層４０３表面にも
上記平坦化処理を行ってもよい。特にゲート絶縁層４４２として膜厚の薄い絶縁層を用い
る場合、酸化物半導体層４０３表面の平坦性が良好であることが好ましい。
【０１３１】
ゲート絶縁層４４２の厚さは、１ｎｍ以上２０ｎｍ以下とし、スパッタリング法、ＭＢＥ
法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲー
ト絶縁層４４２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面が
セットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
【０１３２】
ゲート絶縁層４４２の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、
窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、または窒化酸化シリコンなど
を用いることができる。ゲート絶縁層４４２は、酸化物半導体層４０３と接する部分にお
いて酸素を含むことが好ましい。特に、ゲート絶縁層４４２は、層中（バルク中）に少な
くとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁
層４４２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）と
する。本実施の形態では、ゲート絶縁層４４２として、ＳｉＯ２＋α（ただし、α＞０）
である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層４４２として用いる
ことで、酸化物半導体層４０３に酸素を供給することができ、特性を良好にすることがで
きる。さらに、ゲート絶縁層４４２は、作製するトランジスタのサイズやゲート絶縁層４
４２の段差被覆性を考慮して形成することが好ましい。
【０１３３】
また、ゲート絶縁層４４２を形成する前に、酸素、一酸化二窒素、もしくは希ガス（代表
的にはアルゴン）などを用いたプラズマ処理により、酸化物半導体層４０３の上面や側面
に付着した水分や有機物などの不純物を除去することが好ましい。
【０１３４】
また、ゲート絶縁層４４２の材料として酸化ハフニウム、酸化イットリウム、ハフニウム
シリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケ
ート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯ
ｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリ
ーク電流を低減できる。さらに、ゲート絶縁層４４２は、単層構造としても良いし、積層
構造としても良い。
【０１３５】
また、ゲート絶縁層４４２の形成後、ゲート絶縁層４４２に酸素（少なくとも、酸素ラジ
カル、酸素原子、酸素イオン、のいずれかを含む）を導入してゲート絶縁層４４２を酸素
過剰な状態としてもよい。酸素の導入は、イオン注入法、イオンドーピング法、プラズマ
イマージョンイオンインプランテーション法、酸素を含む雰囲気下で行うプラズマ処理な
どを用いることができる。
【０１３６】
次にゲート絶縁層４４２上に導電層及び絶縁層の積層を形成し、該導電層及び該絶縁層の
一部を選択的にエッチングして、ゲート電極層４０１及び絶縁層４１３の積層を形成する
（図２（Ｃ）参照）。
【０１３７】
ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニ
ウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて形成することができる。また、ゲート電極層４０１としてリン等の不純物
元素をドーピングした多結晶シリコン膜に代表される半導体層、ニッケルシリサイドなど
のシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層
構造としてもよい。
【０１３８】
また、ゲート電極層４０１の材料は、酸化インジウム酸化スズ、酸化タングステンを含む
インジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイ
ンジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化
ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、
上記導電性材料と、上記金属材料の積層構造とすることもできる。
【０１３９】
また、ゲート絶縁層４４２と接するゲート電極層４０１として、窒素を含む金属酸化物、
具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒
素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や
、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。
これらの膜は５ｅＶ（電子ボルト）以上の仕事関数を有し、ゲート電極層として用いた場
合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリー
オフのスイッチング素子を実現できる。
【０１４０】
絶縁層４１３の材料は、代表的には酸化シリコン、酸化窒化シリコン、酸化アルミニウム
、酸化窒化アルミニウム、窒化シリコン、窒化アルミニウム、窒化酸化シリコン、窒化酸
化アルミニウムなどの無機絶縁材料を用いることができる。絶縁層４１３は、プラズマＣ
ＶＤ法又はスパッタリング法等を用いて形成することができる。
【０１４１】
次に、ゲート電極層４０１及び絶縁層４１３をマスクとして酸化物半導体層４０３にドー
パント４２１を導入し、低抵抗領域４０４ａ、低抵抗領域４０４ｂを形成する（図２（Ｄ
）参照）。
【０１４２】
ドーパント４２１は、酸化物半導体層４０３の導電率を変化させる不純物である。ドーパ
ント４２１としては、１５族元素（代表的には窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、
およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、アルゴン（Ａｒ）
、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ
）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることが
できる。
【０１４３】
ドーパント４２１は、注入法により、他の膜（例えばゲート絶縁層４４２）を通過して、
酸化物半導体層４０３に導入することもできる。ドーパント４２１の導入方法としては、
イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション
法などを用いることができる。その際には、ドーパント４２１の単体のイオンあるいはフ
ッ化物、塩化物のイオンを用いると好ましい。
【０１４４】
ドーパント４２１の導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる膜
の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパント４２１としてリン
を用いて、イオン注入法でリンイオンの注入を行う。なお、ドーパント４２１のドーズ量
は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよい。
【０１４５】
低抵抗領域におけるドーパント４２１の濃度は、５×１０１８／ｃｍ３以上１×１０２２
／ｃｍ３以下であることが好ましい。
【０１４６】
ドーパント４２１を導入する際に、基板４００を加熱しながら行ってもよい。
【０１４７】
なお、酸化物半導体層４０３にドーパント４２１を導入する処理は、複数回行ってもよく
、ドーパントの種類も複数種用いてもよい。
【０１４８】
また、ドーパント４２１の導入処理後、加熱処理を行ってもよい。加熱条件としては、温
度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲
気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱
処理を行ってもよい。
【０１４９】
本実施の形態では、イオン注入法により酸化物半導体層４０３に、リン（Ｐ）イオンを注
入する。なお、リン（Ｐ）イオンの注入条件は加速電圧３０ｋＶ、ドーズ量を１．０×１
０１５ｉｏｎｓ／ｃｍ２とする。
【０１５０】
酸化物半導体層４０３をＣＡＡＣ−ＯＳとした場合、ドーパント４２１の導入により、一
部非晶質化する場合がある。この場合、ドーパント４２１の導入後に加熱処理を行うこと
によって、酸化物半導体層４０３の結晶性を回復することができる。
【０１５１】
このようにして、ゲート電極層４０１および絶縁層４１３をドーパント４２１の導入時の
マスクとして用いる自己整合プロセスにより、酸化物半導体層４０３中にチャネル形成領
域４０９を挟んで低抵抗領域４０４ａ、低抵抗領域４０４ｂが形成される。
【０１５２】
次に、ゲート電極層４０１及び絶縁層４１３上に絶縁層を形成し、該絶縁層をエッチング
して側壁絶縁層４１２ａ、側壁絶縁層４１２ｂを形成する。さらに、ゲート電極層４０１
及び側壁絶縁層４１２ａ、側壁絶縁層４１２ｂをマスクとして、ゲート絶縁層４４２をエ
ッチングし、ゲート絶縁層４０２を形成する（図３（Ａ）参照）。
【０１５３】
側壁絶縁層４１２ａ、側壁絶縁層４１２ｂは、絶縁層４１３と同様な材料及び方法を用い
て形成することができる。本実施の形態では、ＣＶＤ法により形成した酸化窒化シリコン
膜を用いる。
【０１５４】
次いで、酸化物半導体層４０３、ゲート絶縁層４０２、ゲート電極層４０１、側壁絶縁層
４１２ａ、側壁絶縁層４１２ｂ、及び絶縁層４１３上に、ソース電極層及びドレイン電極
層（これと同じ層で形成される配線を含む）となる導電層４４４（図示せず）を形成する
。
【０１５５】
導電層４４４は後の加熱処理に耐えられる材料を用いる。導電層４４４に用いる材料とし
ては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属、
または上述した元素を成分とする金属窒化物（窒化チタン、窒化モリブデン、窒化タング
ステン）等を用いることができる。また、Ａｌ、Ｃｕなどの下側又は上側の一方または双
方にＴｉ、Ｍｏ、Ｗなどの高融点金属またはそれらの金属窒化物（窒化チタン膜、窒化モ
リブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、導電層４４４
を導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（
Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（
Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―Ｚ
ｎＯ）またはこれらの金属酸化物に酸化シリコンを含ませたものを用いることができる。
【０１５６】
次に、フォトリソグラフィ工程により導電層４４４上にレジストマスクを形成し、導電層
４４４を選択的にエッチングして島状の導電層４４５を形成した後、レジストマスクを除
去する。なお、該エッチング工程では、ゲート電極層４０１上の導電層４４５の除去は行
わない。
【０１５７】
導電層として厚さ３０ｎｍのタングステン層を用いる場合、該導電層のエッチングは、例
えばドライエッチング法により、タングステン層の一部を選択的にエッチング（エッチン
グ条件：エッチングガス（ＣＦ４：Ｃｌ２：Ｏ２＝５５ｓｃｃｍ：４５ｓｃｃｍ：５５ｓ
ｃｃｍ）、電源電力３０００Ｗ、バイアス電力１４０Ｗ、圧力０．６７Ｐａ）して、島状
のタングステン層を形成すればよい。
【０１５８】
次に、島状の導電層４４５上に層間絶縁層４１５となる絶縁層４４６を積層する（図３（
Ｂ）参照）。
【０１５９】
絶縁層４４６は、絶縁層４１３と同様な材料及び方法を用いて形成することができる。絶
縁層４４６は、これまで基板４００上に形成された層により生じる凹凸を平坦化できる厚
さで形成する。本実施の形態では、ＣＶＤ法により形成した酸化窒化シリコンを３００ｎ
ｍ形成する。
【０１６０】
次に絶縁層４４６及び導電層４４５に化学的機械研磨法により研磨処理を行い、絶縁層４
１３が露出するよう絶縁層４４６および導電層４４５の一部を除去する。
【０１６１】
該研磨処理によって、絶縁層４４６を層間絶縁層４１５に加工し、ゲート電極層４０１上
の導電層４４５を除去し、ソース電極層４０５ａ及びドレイン電極層４０５ｂを形成する
。
【０１６２】
本実施の形態では、絶縁層４４６及び導電層４４５の除去に化学的機械研磨法を用いたが
、他の切削（研削、研磨）方法を用いてもよい。また、ゲート電極層４０１上の導電層４
４５を除去する工程において、化学的機械研磨法などの切削（研削、研磨）法の他、エッ
チング（ドライエッチング、ウェットエッチング）法や、プラズマ処理などを組み合わせ
てもよい。例えば、化学的機械研磨法による除去工程後、ドライエッチング法やプラズマ
処理（逆スパッタリングなど）を行い、処理表面の平坦性向上を図ってもよい。切削（研
削、研磨）方法に、エッチング法、プラズマ処理などを組み合わせて行う場合、工程順は
特に限定されず、絶縁層４４６及び導電層４４５の材料、厚さ、及び表面の凹凸状態に合
わせて適宜設定すればよい。
【０１６３】
なお、本実施の形態においては、ソース電極層４０５ａ、ドレイン電極層４０５ｂはゲー
ト電極層４０１側面に設けられた側壁絶縁層４１２ａ、側壁絶縁層４１２ｂの側面に接す
るように設けられている。また、ソース電極層４０５ａ、ドレイン電極層４０５ｂは、側
壁絶縁層４１２ａ、側壁絶縁層４１２ｂを、側壁絶縁層４１２ａ、側壁絶縁層４１２ｂの
側面を上端部よりやや低い位置まで覆っている。ソース電極層４０５ａ、ドレイン電極層
４０５ｂの形状は導電層４４５を除去する研磨処理の条件によって異なり、本実施の形態
に示すように、側壁絶縁層４１２ａ、側壁絶縁層４１２ｂ、絶縁層４１３の研磨処理され
た表面より厚さ方向に後退した形状となる場合がある。しかし、研磨処理の条件によって
は、ソース電極層４０５ａ、ドレイン電極層４０５ｂの上端部の高さと、側壁絶縁層４１
２ａ、側壁絶縁層４１２ｂの上端部の高さとは概略一致する場合もある。
【０１６４】
以上の工程で、本実施の形態のトランジスタ４４０ａが作製される（図３（Ｃ）参照）。
【０１６５】
トランジスタ４４０ａは作製工程において、ゲート電極層４０１、絶縁層４１３、及び側
壁絶縁層４１２ａ、側壁絶縁層４１２ｂ上に設けられた導電層４４５を化学機械研磨処理
することによって除去し導電層４４５を分断することによって、ソース電極層４０５ａ及
びドレイン電極層４０５ｂを形成する。
【０１６６】
また、ソース電極層４０５ａ、及びドレイン電極層４０５ｂは、露出した酸化物半導体層
４０３上面、及び側壁絶縁層４１２ａ、又は側壁絶縁層４１２ｂと接して設けられている
。よって、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体層４０３と
が接する領域（コンタクト領域）と、ゲート電極層４０１との距離（最短距離）は、側壁
絶縁層４１２ａ、側壁絶縁層４１２ｂのチャネル長方向の幅となり、より微細化が達成で
きる他、作製工程におけるばらつきをより少なくすることができる。
【０１６７】
また、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体層４０３とが接
する領域（コンタクト領域）と、ゲート電極層４０１との距離を短くすることができるた
め、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体層４０３とが接す
る領域（コンタクト領域）、及びゲート電極層４０１間の抵抗が減少し、トランジスタ４
４０ａのオン特性を向上させることが可能となる。
【０１６８】
また、ソース電極層４０５ａ及びドレイン電極層４０５ｂの形成工程におけるゲート電極
層４０１上の導電層４４５を除去する工程において、レジストマスクを用いたエッチング
工程を用いないため、精密な加工を正確に行うことができる。よって、半導体装置の作製
工程において、形状や特性のばらつきが少ない微細な構造を有するトランジスタ４４０ａ
を歩留まりよく作製することができる。
【０１６９】
なお、ソース電極層４０５ａ及びドレイン電極層４０５ｂの形成工程におけるゲート電極
層４０１上の導電層４４５を除去する工程において、絶縁層４１３の一部、又は絶縁層４
１３全部を除去してもよい。図４（Ｃ）に、絶縁層４１３を全部除去し、ゲート電極層４
０１が露出しているトランジスタ４４０ｃの例を示す。また、ゲート電極層４０１も上方
の一部が除去されてもよい。トランジスタ４４０ｃのようにゲート電極層４０１を露出す
る構造は、トランジスタ４４０ｃ上に他の配線や半導体素子を積層する集積回路において
用いることができる。
【０１７０】
トランジスタ４４０ａ上に保護絶縁層となる緻密性の高い無機絶縁層（代表的には酸化ア
ルミニウム層）を設けてもよい。
【０１７１】
本実施の形態では、絶縁層４１３、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、側
壁絶縁層４１２ａ、４１２ｂ、及び層間絶縁層４１５上に接して絶縁層４０７を形成する
（図３（Ｄ）参照）。
【０１７２】
また、ソース電極層４０５ａ及びドレイン電極層４０５ｂと層間絶縁層４１５との間に保
護絶縁層となる緻密性の高い無機絶縁層（代表的には酸化アルミニウム層）を設けてもよ
い。
【０１７３】
図４（Ｂ）にソース電極層４０５ａ及びドレイン電極層４０５ｂと層間絶縁層４１５との
間に絶縁層４１０を設けたトランジスタ４４０ｂの例を示す。トランジスタ４４０ｂにお
いては、絶縁層４１０も、ソース電極層４０５ａ及びドレイン電極層４０５ｂの形成工程
において用いる切削（研削、研磨）工程により上面が平坦化処理されている。
【０１７４】
絶縁層４０７、絶縁層４１０は、単層でも積層でもよく、少なくとも酸化アルミニウム層
を含むことが好ましい。
【０１７５】
絶縁層４０７、絶縁層４１０は、プラズマＣＶＤ法、スパッタリング法、又は蒸着法等に
より成膜することができる。
【０１７６】
酸化アルミニウム以外の絶縁層４０７、絶縁層４１０に用いる材料としては、例えば酸化
シリコン、酸化窒化シリコン、酸化窒化アルミニウム、又は酸化ガリウムなどの無機絶縁
材料などを用いることができる。また、酸化ハフニウム、酸化マグネシウム、酸化ジルコ
ニウム、酸化ランタン、酸化バリウム、又は金属窒化物（例えば、窒化アルミニウム）も
用いることができる。
【０１７７】
本実施の形態では、絶縁層４０７、絶縁層４１０としてスパッタリング法により酸化アル
ミニウムを形成する。酸化アルミニウムを高密度（密度３．２ｇ／ｃｍ３以上、好ましく
は３．６ｇ／ｃｍ３以上）とすることによって、トランジスタ４４０ａ、トランジスタ４
４０ｂに安定な電気特性を付与することができる。膜密度はラザフォード後方散乱法（Ｒ
ＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒ
ｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ  Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）によっ
て測定することができる。
【０１７８】
酸化物半導体層４０３上に設けられる絶縁層４０７、絶縁層４１０として用いることので
きる酸化アルミニウムは、水素、水分などの不純物、及び酸素の両方に対して膜を通過さ
せない遮断効果（ブロック効果）が高い。
【０１７９】
従って、酸化アルミニウムで形成された絶縁層は、作製工程中及び作製後において、変動
要因となる水素、水分などの不純物の酸化物半導体層４０３への混入、及び酸化物半導体
を構成する主成分材料である酸素の酸化物半導体層４０３からの放出を防止する保護層と
して機能する。
【０１８０】
絶縁層４０７、絶縁層４１０は、絶縁層４０７、絶縁層４１０に水、水素等の不純物を混
入させない方法（好適にはスパッタリング法など）を適宜用いて形成することが好ましい
。
【０１８１】
また、酸化物半導体層の形成時と同様に、成膜室内の残留水分を除去するために、吸着型
の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて
排気した成膜室で形成した絶縁層４０７、絶縁層４１０に含まれる不純物の濃度を低減で
きる。また、成膜室内の残留水分を除去するための排気手段としては、ターボ分子ポンプ
にコールドトラップを加えたものであってもよい。
【０１８２】
絶縁層４０７、絶縁層４１０を、成膜する際に用いるスパッタガスとしては、水素、水、
水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【０１８３】
また、トランジスタ起因の表面凹凸を低減するために、トランジスタ上に平坦化絶縁層を
形成してもよい。平坦化絶縁層としては、ポリイミド樹脂、アクリル樹脂、ベンゾシクロ
ブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率
材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁
層を複数積層させることで、平坦化絶縁層を形成してもよい。
【０１８４】
また、図４（Ａ）に、層間絶縁層４１５及び絶縁層４０７にソース電極層４０５ａ、及び
ドレイン電極層４０５ｂに達する開口を形成し、開口に配線層４３５ａ、配線層４３５ｂ
を形成する例を示す。配線層４３５ａ、配線層４３５ｂを用いて他のトランジスタや素子
と接続させ、様々な回路を構成することができる。
【０１８５】
配線層４３５ａ、配線層４３５ｂはゲート電極層４０１、ソース電極層４０５ａ、又はド
レイン電極層４０５ｂと同様の材料及び方法を用いて形成することができ、例えば、Ａｌ
、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元
素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）
等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双
方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒
化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、配線層４
３５ａ、配線層４３５ｂに用いる導電層としては、導電性の金属酸化物で形成しても良い
。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、
酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記す
る）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に
酸化シリコンを含ませたものを用いることができる。
【０１８６】
例えば、配線層４３５ａ、配線層４３５ｂとして、モリブデン膜の単層、窒化タンタル膜
と銅膜との積層、又は窒化タンタル膜とタングステン膜との積層などを用いることができ
る。
【０１８７】
以上のように、半導体装置の作製工程において、形状や特性のばらつきの少ない微細な構
造を有するオン特性の高いトランジスタ４４０ａ、トランジスタ４４０ｂ、トランジスタ
４４０ｃを歩留まりよく提供することができる。
【０１８８】
従って、微細化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装
置の作製方法を提供することができる。
【０１８９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０１９０】
（実施の形態２）
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも
記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面
を用いて説明する。
【０１９１】
図５は、半導体装置の構成の一例である。図５（Ａ）に、半導体装置の断面図を、図５（
Ｂ）に半導体装置の平面図を、図５（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで
、図５（Ａ）は、図５（Ｂ）のＡ−Ｂ、及びＣ−Ｄにおける断面に相当する。なお、図５
（Ｂ）においては、図５（Ａ）に示す半導体装置の一部の構成要素を省略している。
【０１９２】
図５（Ａ）及び図５（Ｂ）に示す半導体装置は、下部に第１の半導体材料を用いたトラン
ジスタ１６０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有するもの
である。トランジスタ１６２としては、実施の形態１で示すトランジスタ４４０ａの構造
を適用する例である。
【０１９３】
ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが
望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）
とし、第２の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を
用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジ
スタは、その特性により長時間の電荷保持を可能とする。
【０１９４】
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明す
るが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、情報
を保持するために酸化物半導体を実施の形態１に示すようなトランジスタ１６２に用いる
他、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成を
ここで示すものに限定する必要はない。
【０１９５】
図５（Ａ）におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む
基板１８５に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むよう
に設けられた不純物領域１２０と、不純物領域１２０に接する金属間化合物領域１２４と
、チャネル形成領域１１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上
に設けられたゲート電極１１０と、を有する。なお、図において、明示的にはソース電極
やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタ
と呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース
領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、
本明細書において、ソース電極との記載には、ソース領域が含まれうる。
【０１９６】
基板１８５上にはトランジスタ１６０を囲むように素子分離絶縁層１０６が設けられてお
り、トランジスタ１６０を覆うように絶縁層１２８、及び絶縁層１３０が設けられている
。なお、トランジスタ１６０において、ゲート電極１１０の側面に側壁絶縁層（サイドウ
ォール絶縁層）を設け、不純物濃度が異なる領域を含む不純物領域１２０としてもよい。
【０１９７】
単結晶半導体基板を用いたトランジスタ１６０は、高速動作が可能である。このため、当
該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速
に行うことができる。トランジスタ１６０を覆うように絶縁層を２層形成し、トランジス
タ１６２および容量素子１６４の形成前の処理として、該２層の絶縁層にＣＭＰ処理を施
して、平坦化した絶縁層１２８、絶縁層１３０を形成し、同時にゲート電極１１０の上面
を露出させる。
【０１９８】
絶縁層１２８、絶縁層１３０は、代表的には酸化シリコン、酸化窒化シリコン、酸化アル
ミニウム、酸化窒化アルミニウム、窒化シリコン、窒化アルミニウム、窒化酸化シリコン
、窒化酸化アルミニウムなどの無機絶縁材料を用いることができる。絶縁層１２８、絶縁
層１３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。
【０１９９】
また、ポリイミド樹脂、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用い
ることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いる
ことができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶
縁層１２８、絶縁層１３０を形成してもよい。
【０２００】
なお、本実施の形態において、絶縁層１２８として窒化シリコン膜、絶縁層１３０として
酸化シリコン膜を用いる。
【０２０１】
絶縁層１３０表面において、酸化物半導体層１４４形成領域に、平坦化処理を行うことが
好ましい。本実施の形態では、研磨処理（例えばＣＭＰ処理）により十分に平坦化した（
好ましくは絶縁層１３０表面の平均面粗さは０．１５ｎｍ以下）絶縁層１３０上に酸化物
半導体層１４４を形成する。
【０２０２】
図５（Ａ）に示すトランジスタ１６２は、酸化物半導体をチャネル形成領域に用いたトラ
ンジスタである。ここで、トランジスタ１６２に含まれる酸化物半導体層１４４は、高純
度化されたものであることが望ましい。高純度化された酸化物半導体を用いることで、極
めて優れたオフ特性のトランジスタ１６２を得ることができる。
【０２０３】
トランジスタ１６２は、オフ電流が小さいため、これを用いることにより長期にわたり記
憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは
、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、
消費電力を十分に低減することができる。
【０２０４】
トランジスタ１６２は作製工程において、ゲート電極１４８、絶縁層１３７、及び側壁絶
縁層１３６ａ、１３６ｂ上に設けられた導電層を化学機械研磨処理により除去する工程を
用いて、ソース電極層及びドレイン電極層として機能する電極層１４２ａ、１４２ｂを形
成する。
【０２０５】
よって、トランジスタ１６２は、ソース電極層又はドレイン電極層として機能する電極層
１４２ａ、１４２ｂと酸化物半導体層１４４が接する領域（コンタクト領域）と、ゲート
電極１４８との距離を短くすることができるため、電極層１４２ａ、１４２ｂと酸化物半
導体層１４４とが接する領域（コンタクト領域）、及びゲート電極１４８間の抵抗が減少
し、トランジスタ１６２のオン特性を向上させることが可能となる。
【０２０６】
電極層１４２ａ、電極層１４２ｂの形成工程におけるゲート電極１４８上の導電層を除去
する工程において、レジストマスクを用いたエッチング工程を用いないため、精密な加工
を正確に行うことができる。よって、半導体装置の作製工程において、形状や特性のばら
つきの少ない微細な構造を有するトランジスタを歩留まりよく作製することができる。
【０２０７】
トランジスタ１６２上には、層間絶縁層１３５、絶縁層１５０が単層または積層で設けら
れている。本実施の形態では、絶縁層１５０として、酸化アルミニウムを用いる。酸化ア
ルミニウムを高密度（密度３．２ｇ／ｃｍ３以上、好ましくは３．６ｇ／ｃｍ３以上）と
することによって、トランジスタ１６２に安定な電気特性を付与することができる。
【０２０８】
また、層間絶縁層１３５及び絶縁層１５０を介して、トランジスタ１６２の電極層１４２
ａと重畳する領域には、導電層１５３が設けられており、電極層１４２ａと、層間絶縁層
１３５と、絶縁層１５０と、導電層１５３とによって、容量素子１６４が構成される。す
なわち、トランジスタ１６２の電極層１４２ａは、容量素子１６４の一方の電極として機
能し、導電層１５３は、容量素子１６４の他方の電極として機能する。なお、容量が不要
の場合には、容量素子１６４を設けない構成とすることもできる。また、容量素子１６４
は、別途、トランジスタ１６２の上方に設けてもよい。
【０２０９】
トランジスタ１６２および容量素子１６４の上には絶縁層１５２が設けられている。そし
て、絶縁層１５２上にはトランジスタ１６２と、他のトランジスタを接続するための配線
１５６が設けられている。図５（Ａ）には図示しないが、配線１５６は、絶縁層１５０、
絶縁層１５２及びゲート絶縁層１４６などに形成された開口に形成された電極を介して電
極層１４２ｂと電気的に接続される。ここで、該電極は、少なくともトランジスタ１６２
の酸化物半導体層１４４の一部と重畳するように設けられることが好ましい。
【０２１０】
図５（Ａ）及び図５（Ｂ）において、トランジスタ１６０と、トランジスタ１６２とは、
少なくとも一部が重畳するように設けられており、トランジスタ１６０のソース領域また
はドレイン領域と酸化物半導体層１４４の一部が重畳するように設けられているのが好ま
しい。また、トランジスタ１６２及び容量素子１６４が、トランジスタ１６０の少なくと
も一部と重畳するように設けられている。例えば、容量素子１６４の導電層１５３は、ト
ランジスタ１６０のゲート電極１１０と少なくとも一部が重畳して設けられている。この
ような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることが
できるため、高集積化を図ることができる。
【０２１１】
なお、電極層１４２ｂ及び配線１５６の電気的接続は、電極層１４２ｂ及び配線１５６を
直接接触させて行ってもよいし、電極層１４２ｂ及び配線１５６の間の絶縁層に電極を設
けて、該電極を介して行ってもよい。また、間に介する電極は、複数でもよい。
【０２１２】
次に、図５（Ａ）及び図５（Ｂ）に対応する回路構成の一例を図５（Ｃ）に示す。
【０２１３】
図５（Ｃ）において、第１の配線（１ｓｔ  Ｌｉｎｅ）とトランジスタ１６０のソース電
極とは、電気的に接続され、第２の配線（２ｎｄ  Ｌｉｎｅ）とトランジスタ１６０のド
レイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ  Ｌｉｎｅ）とト
ランジスタ１６２のソース電極またはドレイン電極の一方とは、電気的に接続され、第４
の配線（４ｔｈ  Ｌｉｎｅ）と、トランジスタ１６２のゲート電極とは、電気的に接続さ
れている。そして、トランジスタ１６０のゲート電極と、トランジスタ１６２のソース電
極またはドレイン電極の他方は、容量素子１６４の電極の一方と電気的に接続され、第５
の配線（５ｔｈ  Ｌｉｎｅ）と、容量素子１６４の電極の他方は電気的に接続されている
。
【０２１４】
図５（Ｃ）に示す半導体装置では、トランジスタ１６０のゲート電極の電位が保持可能と
いう特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【０２１５】
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ
１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより
、第３の配線の電位が、トランジスタ１６０のゲート電極、および容量素子１６４に与え
られる。すなわち、トランジスタ１６０のゲート電極には、所定の電荷が与えられる（書
き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈ
ｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電
位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態
とすることにより、トランジスタ１６０のゲート電極に与えられた電荷が保持される（保
持）。
【０２１６】
トランジスタ１６２のオフ電流は極めて小さいため、トランジスタ１６０のゲート電極の
電荷は長時間にわたって保持される。
【０２１７】
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態
で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１６０のゲート
電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジス
タ１６０をｎチャネル型とすると、トランジスタ１６０のゲート電極にＨｉｇｈレベル電
荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ１６０のゲート
電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くな
るためである。ここで、見かけのしきい値電圧とは、トランジスタ１６０を「オン状態」
とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位
をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、トランジスタ１６０のゲー
ト電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷
が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トラン
ジスタ１６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５
の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ状態」の
ままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出す
ことができる。
【０２１８】
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み
出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態に
かかわらずトランジスタ１６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈよ
り小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトラ
ンジスタ１６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を
第５の配線に与えればよい。
【０２１９】
また、図２４に、半導体装置の構成の他の一例を示す。図２４（Ａ）は、半導体装置の平
面図、図２４（Ｂ）は半導体装置の断面図である。ここで、図２４（Ｂ）は、図２４（Ａ
）のＤ３−Ｄ４における断面に相当する。なお、図２４（Ａ）においては、図の明瞭化の
ため、図２４（Ｂ）に示す半導体装置の一部の構成要素を省略している。
【０２２０】
図２４において容量素子１６４は、ゲート電極１１０、酸化物半導体層１４４、絶縁層１
７３、及び導電層１７４で構成されている。導電層１７４はゲート電極１４８と同工程で
作製され、上面を絶縁層１７６、側面を側壁絶縁層１７５ａ、１７５ｂで覆われている。
【０２２１】
トランジスタ１６２の電極層１４２ｂは層間絶縁層１３５、絶縁層１５０に形成された電
極層１４２ｂに達する開口において、配線１５６と電気的に接続する。また、酸化物半導
体層１４４の下に接して、導電層１７２が設けられており、トランジスタ１６０とトラン
ジスタ１６２とを電気的に接続している。
【０２２２】
図２４で示すように、トランジスタ１６０、トランジスタ１６２、容量素子１６４を重畳
するように密に積層して設けることで、より半導体装置の占有面積の低減を図ることがで
きるため、高集積化を図ることができる。
【０２２３】
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流
の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持する
ことが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動
作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができ
る。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であ
っても、長期にわたって記憶内容を保持することが可能である。
【０２２４】
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素
子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲート
への電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、
ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体
装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信
頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の
書き込みが行われるため、高速な動作も容易に実現しうる。
【０２２５】
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装
置、及び該半導体装置の作製方法を提供することができる。
【０２２６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２２７】
（実施の形態３）
本実施の形態では、上記実施の形態に示すトランジスタを使用し、電力が供給されない状
況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について
、実施の形態２に示した構成と異なる構成について、図６及び図７を用いて説明を行う。
【０２２８】
図６（Ａ）は、半導体装置の回路構成の一例を示し、図６（Ｂ）は半導体装置の一例を示
す概念図である。まず、図６（Ａ）に示す半導体装置について説明を行い、続けて図６（
Ｂ）に示す半導体装置について、以下説明を行う。
【０２２９】
図６（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１６２のソース電極
又はドレイン電極の一方とは電気的に接続され、ワード線ＷＬとトランジスタ１６２のゲ
ート電極とは電気的に接続され、トランジスタ１６２のソース電極又はドレイン電極の他
方と容量素子２５４の第１の端子とは電気的に接続されている。
【０２３０】
次に、図６（Ａ）に示す半導体装置（メモリセル２５０）に、情報の書き込みおよび保持
を行う場合について説明する。
【０２３１】
まず、ワード線ＷＬの電位を、トランジスタ１６２がオン状態となる電位として、トラン
ジスタ１６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子２５４の
第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１
６２がオフ状態となる電位として、トランジスタ１６２をオフ状態とすることにより、容
量素子２５４の第１の端子の電位が保持される（保持）。
【０２３２】
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有し
ている。このため、トランジスタ１６２をオフ状態とすることで、容量素子２５４の第１
の端子の電位（あるいは、容量素子２５４に蓄積された電荷）を極めて長時間にわたって
保持することが可能である。
【０２３３】
次に、情報の読み出しについて説明する。トランジスタ１６２がオン状態となると、浮遊
状態であるビット線ＢＬと容量素子２５４の第１の端子とが導通し、ビット線ＢＬと容量
素子２５４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビッ
ト線ＢＬの電位の変化量は、容量素子２５４の第１の端子の電位（あるいは容量素子２５
４に蓄積された電荷）によって、異なる値をとる。
【０２３４】
例えば、容量素子２５４の第１の端子の電位をＶ、容量素子２５４の容量をＣ、ビット線
ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前の
ビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、
（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態とし
て、容量素子２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとす
ると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１
）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ×
ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０２３５】
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができ
る。
【０２３６】
このように、図６（Ａ）に示す半導体装置は、トランジスタ１６２のオフ電流が極めて小
さいという特徴から、容量素子２５４に蓄積された電荷は長時間にわたって保持すること
ができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度
を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また
、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能であ
る。
【０２３７】
次に、図６（Ｂ）に示す半導体装置について、説明を行う。
【０２３８】
図６（Ｂ）に示す半導体装置は、上部に記憶回路として図６（Ａ）に示したメモリセル２
５０を複数有するメモリセルアレイ２５１ａ及び２５１ｂを有し、下部に、メモリセルア
レイ２５１（メモリセルアレイ２５１ａ及び２５１ｂ）を動作させるために必要な周辺回
路２５３を有する。なお、周辺回路２５３は、メモリセルアレイ２５１と電気的に接続さ
れている。
【０２３９】
図６（Ｂ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１の
直下に設けることができるため半導体装置の小型化を図ることができる。
【０２４０】
周辺回路２５３に設けられるトランジスタは、トランジスタ１６２とは異なる半導体材料
を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、
炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが
好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたト
ランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速
動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能であ
る。
【０２４１】
なお、図６（Ｂ）に示した半導体装置では、２つのメモリセルアレイ２５１（メモリセル
アレイ２５１ａと、メモリセルアレイ２５１ｂ）が積層された構成を例示したが、積層す
るメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層する
構成としても良い。
【０２４２】
次に、図６（Ａ）に示したメモリセル２５０の具体的な構成について図７を用いて説明を
行う。
【０２４３】
図７は、メモリセル２５０の構成の一例である。図７（Ａ）に、メモリセル２５０の断面
図を、図７（Ｂ）にメモリセル２５０の平面図をそれぞれ示す。ここで、図７（Ａ）は、
図７（Ｂ）のＥ−Ｆ、及びＧ−Ｈにおける断面に相当する。
【０２４４】
図７（Ａ）及び図７（Ｂ）に示すトランジスタ１６２は、上記実施の形態で示した構成と
同一の構成とすることができる。
【０２４５】
絶縁層１８０上に設けられたトランジスタ１６２上には、絶縁層２５６が単層または積層
で設けられている。また、絶縁層２５６を介して、トランジスタ１６２の電極層１４２ａ
と重畳する領域には、導電層２６２が設けられており、電極層１４２ａと、層間絶縁層１
３５と、絶縁層２５６と、導電層２６２とによって、容量素子２５４が構成される。すな
わち、トランジスタ１６２の電極層１４２ａは、容量素子２５４の一方の電極として機能
し、導電層２６２は、容量素子２５４の他方の電極として機能する。
【０２４６】
トランジスタ１６２および容量素子２５４の上には絶縁層２５８が設けられている。そし
て、絶縁層２５８上にはメモリセル２５０と、隣接するメモリセル２５０を接続するため
の配線２６０が設けられている。図示しないが、配線２６０は、絶縁層２５６及び絶縁層
２５８などに形成された開口を介してトランジスタ１６２の電極層１４２ｂと電気的に接
続されている。但し、開口に他の導電層を設け、該他の導電層を介して、配線２６０と電
極層１４２ｂとを電気的に接続してもよい。なお、配線２６０は、図６（Ａ）の回路図に
おけるビット線ＢＬに相当する。
【０２４７】
図７（Ａ）及び図７（Ｂ）において、トランジスタ１６２の電極層１４２ｂは、隣接する
メモリセルに含まれるトランジスタのソース電極としても機能することができる。
【０２４８】
図７（Ａ）に示す平面レイアウトを採用することにより、半導体装置の占有面積の低減を
図ることができるため、高集積化を図ることができる。
【０２４９】
以上のように、上部に多層に形成された複数のメモリセルは、酸化物半導体を用いたトラ
ンジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さ
いため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つ
まり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分
に低減することができる。
【０２５０】
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動
作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（よ
り広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備える
ことで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回
路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
【０２５１】
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装
置、及び該半導体装置の作製方法を提供することができる。
【０２５２】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２５３】
（実施の形態４）
本実施の形態では、先の実施の形態で示した半導体装置を携帯電話、スマートフォン、電
子書籍などの携帯機器に応用した場合の例を図８乃至図１１を用いて説明する。
【０２５４】
携帯電話、スマートフォン、電子書籍などの携帯機器においては、画像データの一時記憶
などにＳＲＡＭまたはＤＲＡＭが使用されている。ＳＲＡＭまたはＤＲＡＭが使用される
理由としてはフラッシュメモリでは応答が遅く、画像処理には不向きであるためである。
一方で、ＳＲＡＭまたはＤＲＡＭを画像データの一時記憶に用いた場合、以下の特徴があ
る。
【０２５５】
通常のＳＲＡＭは、図８（Ａ）に示すように１つのメモリセルがトランジスタ８０１〜８
０６の６個のトランジスタで構成されており、それをＸデコーダー８０７、Ｙデコーダー
８０８にて駆動している。トランジスタ８０３とトランジスタ８０５、トランジスタ８０
４とトランジスタ８０６はインバータを構成し、高速駆動を可能としている。しかし１つ
のメモリセルが６トランジスタで構成されているため、セル面積が大きいという欠点があ
る。デザインルールの最小寸法をＦとしたときにＳＲＡＭのメモリセル面積は通常１００
〜１５０Ｆ２である。このためＳＲＡＭはビットあたりの単価が各種メモリの中で最も高
い。
【０２５６】
それに対して、ＤＲＡＭはメモリセルが図８（Ｂ）に示すようにトランジスタ８１１、保
持容量８１２によって構成され、それをＸデコーダー８１３、Ｙデコーダー８１４にて駆
動している。１つのセルが１つのトランジスタと１つの容量を有する構成になっており、
面積が小さい。ＤＲＡＭのメモリセル面積は通常１０Ｆ２以下である。ただし、ＤＲＡＭ
は常にリフレッシュが必要であり、書き換えを行わない場合でも電力を消費する。
【０２５７】
しかし、先の実施の形態で説明した半導体装置のメモリセル面積は、１０Ｆ２前後であり
、且つ頻繁なリフレッシュは不要である。したがって、メモリセル面積が縮小され、且つ
消費電力が低減することができる。
【０２５８】
図９に携帯機器のブロック図を示す。図９に示す携帯機器はＲＦ回路９０１、アナログベ
ースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路
９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコ
ントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声
回路９１７、キーボード９１８などより構成されている。ディスプレイ９１３は表示部９
１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。アプリケ
ーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス９０９を有
している。一般にメモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成されており、この部
分に先の実施の形態で説明した半導体装置を採用することによって、情報の書き込みおよ
び読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減することが
できる。
【０２５９】
図１０に、ディスプレイのメモリ回路９５０に先の実施の形態で説明した半導体装置を使
用した例を示す。図１０に示すメモリ回路９５０は、メモリ９５２、メモリ９５３、スイ
ッチ９５４、スイッチ９５５およびメモリコントローラ９５１により構成されている。ま
た、メモリ回路９５０は、信号線から入力された画像データ（入力画像データ）、メモリ
９５２、及びメモリ９５３に記憶されたデータ（記憶画像データ）を読み出し、及び制御
を行うディスプレイコントローラ９５６と、ディスプレイコントローラ９５６からの信号
により表示するディスプレイ９５７が接続されている。
【０２６０】
まず、ある画像データがアプリケーションプロセッサ（図示しない）によって、形成され
る（入力画像データＡ）。入力画像データＡは、スイッチ９５４を介してメモリ９５２に
記憶される。そしてメモリ９５２に記憶された画像データ（記憶画像データＡ）は、スイ
ッチ９５５、及びディスプレイコントローラ９５６を介してディスプレイ９５７に送られ
、表示される。
【０２６１】
入力画像データＡに変更が無い場合、記憶画像データＡは、通常３０〜６０Ｈｚ程度の周
期でメモリ９５２からスイッチ９５５を介して、ディスプレイコントローラ９５６から読
み出される。
【０２６２】
次に、例えばユーザーが画面を書き換える操作をしたとき（すなわち、入力画像データＡ
に変更が有る場合）、アプリケーションプロセッサは新たな画像データ（入力画像データ
Ｂ）を形成する。入力画像データＢはスイッチ９５４を介してメモリ９５３に記憶される
。この間も定期的にメモリ９５２からスイッチ９５５を介して記憶画像データＡは読み出
されている。メモリ９５３に新たな画像データ（記憶画像データＢ）が記憶し終わると、
ディスプレイ９５７の次のフレームより、記憶画像データＢは読み出され、スイッチ９５
５、及びディスプレイコントローラ９５６を介して、ディスプレイ９５７に記憶画像デー
タＢが送られ、表示がおこなわれる。この読み出しはさらに次に新たな画像データがメモ
リ９５２に記憶されるまで継続される。
【０２６３】
このようにメモリ９５２及びメモリ９５３は交互に画像データの書き込みと、画像データ
の読み出しを行うことによって、ディスプレイ９５７の表示をおこなう。なお、メモリ９
５２及びメモリ９５３はそれぞれ別のメモリには限定されず、１つのメモリを分割して使
用してもよい。先の実施の形態で説明した半導体装置をメモリ９５２及びメモリ９５３に
採用することによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可
能で、且つ消費電力が十分に低減することができる。
【０２６４】
図１１に電子書籍のブロック図を示す。図１１はバッテリー１００１、電源回路１００２
、マイクロプロセッサ１００３、フラッシュメモリ１００４、音声回路１００５、キーボ
ード１００６、メモリ回路１００７、タッチパネル１００８、ディスプレイ１００９、デ
ィスプレイコントローラ１０１０によって構成される。
【０２６５】
ここでは、図１１のメモリ回路１００７に先の実施の形態で説明した半導体装置を使用す
ることができる。メモリ回路１００７の役割は書籍の内容を一時的に保持する機能を持つ
。例えば、ユーザーがハイライト機能を使用する場合、メモリ回路１００７は、ユーザー
が指定した箇所の情報を記憶し、保持する。なお、ハイライト機能とは、ユーザーが電子
書籍を読んでいるときに、特定の箇所にマーキング、例えば、表示の色を変える、アンダ
ーラインを引く、文字を太くする、文字の書体を変えるなどによって、周囲との違いを示
すことである。メモリ回路１００７は短期的な情報の記憶に用い、長期的な情報の保存に
はフラッシュメモリ１００４に、メモリ回路１００７が保持しているデータをコピーして
もよい。このような場合においても、先の実施の形態で説明した半導体装置を採用するこ
とによって、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ
消費電力が十分に低減することができる。
【０２６６】
以上のように、本実施の形態に示す携帯機器には、先の実施の形態に係る半導体装置が搭
載されている。このため、読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力
を低減した携帯機器が実現される。
【０２６７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２６８】
（実施の形態５）
上記実施の形態で示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ
機能を有する半導体装置を作製することができる。
【０２６９】
図１２（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１２（Ａ）は
フォトセンサの等価回路であり、図１２（Ｂ）はフォトセンサの一部を示す断面図である
。
【０２７０】
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他
方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０
は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレイン
の他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォ
トセンサ出力信号線６７１に電気的に接続されている。
【０２７１】
なお、本明細書における回路図において、チャネルが形成される半導体層に酸化物半導体
を用いるトランジスタと明確に判明できるように、チャネルが形成される半導体層に酸化
物半導体を用いるトランジスタの記号には「ＯＳ」と記載している。図１２（Ａ）におい
て、トランジスタ６４０、トランジスタ６５６は上記実施の形態に示したトランジスタが
適用でき、チャネルが形成される半導体層に酸化物半導体を用いるトランジスタである。
本実施の形態では、実施の形態１で示したトランジスタ４４０ａと同様な構造を有するト
ランジスタを適用する例を示す。
【０２７２】
図１２（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０
の断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機能す
るフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオード
６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている
。
【０２７３】
絶縁層６３１上に設けられたトランジスタ６４０上には層間絶縁層６３２、絶縁層６３３
、層間絶縁層６３４が設けられている。フォトダイオード６０２は、絶縁層６３３上に設
けられ、絶縁層６３３上に形成した電極層６４１ａ、６４１ｂと、層間絶縁層６３４上に
設けられた電極層６４２との間に、絶縁層６３３側から順に第１半導体層６０６ａ、第２
半導体層６０６ｂ、及び第３半導体層６０６ｃを積層した構造を有している。
【０２７４】
なお、トランジスタ６４０と重畳する領域に遮光層６５０が設けられている。
【０２７５】
電極層６４１ｂは、層間絶縁層６３４に形成された導電層６４３と電気的に接続し、導電
層６４３と同一の工程で作製された電極層６４２は電極層６４１ａを介して導電層６４５
と電気的に接続している。導電層６４５は、トランジスタ６４０のゲート電極層と電気的
に接続しており、フォトダイオード６０２はトランジスタ６４０と電気的に接続している
。
【０２７６】
ここでは、第１半導体層６０６ａとしてｐ型の導電型を有する半導体と、第２半導体層６
０６ｂとして高抵抗な半導体（ｉ型半導体）、第３半導体層６０６ｃとしてｎ型の導電型
を有する半導体を積層するｐｉｎ型のフォトダイオードを例示している。
【０２７７】
第１半導体層６０６ａはｐ型半導体であり、ｐ型を付与する不純物元素を含むアモルファ
スシリコンにより形成することができる。第１半導体層６０６ａの形成には１３族の不純
物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により
形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２
Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、
不純物元素を含まないアモルファスシリコンを形成した後に、拡散法やイオン注入法を用
いて該アモルファスシリコンに不純物元素を導入してもよい。イオン注入法等により不純
物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合に
アモルファスシリコンを形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッ
タリング法等を用いればよい。第１半導体層６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下
となるよう形成することが好ましい。
【０２７８】
第２半導体層６０６ｂは、ｉ型半導体（真性半導体）であり、アモルファスシリコンによ
り形成する。第２半導体層６０６ｂの形成には、半導体材料ガスを用いて、アモルファス
シリコンをプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ
４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４
、ＳｉＦ４等を用いてもよい。第２半導体層６０６ｂの形成は、ＬＰＣＶＤ法、気相成長
法、スパッタリング法等により行ってもよい。第２半導体層６０６ｂの膜厚は２００ｎｍ
以上１０００ｎｍ以下となるように形成することが好ましい。
【０２７９】
第３半導体層６０６ｃは、ｎ型半導体であり、ｎ型を付与する不純物元素を含むアモルフ
ァスシリコンにより形成する。第３半導体層６０６ｃの形成には、１５族の不純物元素（
例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。
半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、Ｓｉ
Ｈ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素
を含まないアモルファスシリコンを形成した後に、拡散法やイオン注入法を用いて該アモ
ルファスシリコンに不純物元素を導入してもよい。イオン注入法等により不純物元素を導
入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファ
スシリコンを形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法
等を用いればよい。第３半導体層６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよ
う形成することが好ましい。
【０２８０】
また、第１半導体層６０６ａ、第２半導体層６０６ｂ、及び第３半導体層６０６ｃは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶半導体（セ
ミアモルファス半導体（Ｓｅｍｉ  Ａｍｏｒｐｈｏｕｓ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：
ＳＡＳ））を用いて形成してもよい。
【０２８１】
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定
状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導
体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対し
て法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマン
スペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。
即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−
１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリ
ングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含
ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ま
せて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。
【０２８２】
この微結晶半導体は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、また
は周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。
代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、Ｓｉ
Ｆ４などの珪素を含む化合物を水素で希釈して形成することができる。また、珪素を含む
化合物（例えば水素化珪素）及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオン
から選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体を形成することがで
きる。これらのときの珪素を含む化合物（例えば水素化珪素）に対して水素の流量比を５
倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とす
る。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６等の炭化物気体、ＧｅＨ４、
ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させてもよい。
【０２８３】
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体側を受光面とする方がよい特性を示す。ここでは、ｐｉ
ｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２が
受ける光を電気信号に変換する例を示す。また、受光面とした半導体層側とは逆の導電型
を有する半導体層側からの光は外乱光となるため、電極層は遮光性を有する導電層を用い
るとよい。また、ｎ型の半導体側を受光面として用いることもできる。
【０２８４】
絶縁層６３１、層間絶縁層６３２、絶縁層６３３としては、絶縁性材料を用いて、その材
料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディップ
、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセ
ット印刷等）等により、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコ
ーター等の装置を用いて形成することができる。
【０２８５】
本実施の形態では、絶縁層６３３として酸化アルミニウムを用いる。絶縁層６３３はスパ
ッタリング法やプラズマＣＶＤ法によって形成することができる。
【０２８６】
酸化物半導体層上に絶縁層６３３として設けられた酸化アルミニウムは、水素、水分など
の不純物、及び酸素の両方に対して透過させない遮断効果（ブロック効果）が高い。
【０２８７】
従って、酸化アルミニウムは、作製工程中及び作製後において、変動要因となる水素、水
分などの不純物の酸化物半導体への混入、及び酸化物半導体を構成する主成分材料である
酸素の酸化物半導体からの放出を防止する保護層として機能する。
【０２８８】
本実施の形態において、トランジスタ６４０は、作製工程において、ゲート電極層、絶縁
層、及び側壁絶縁層上に設けられた導電層を化学機械研磨処理することによって除去し導
電層を分断することによって、ソース電極層及びドレイン電極層を形成する。
【０２８９】
従って、ソース電極層又はドレイン電極層と酸化物半導体層とが接する領域（コンタクト
領域）と、ゲート電極層との距離を短くすることができるため、ソース電極層又はドレイ
ン電極層と酸化物半導体層とが接する領域（コンタクト領域）、及びゲート電極層間の抵
抗が減少し、トランジスタ６４０のオン特性を向上させることが可能となる。
【０２９０】
ソース電極層及びドレイン電極層の形成工程におけるゲート電極層上の導電層を除去する
工程において、レジストマスクを用いたエッチング工程を用いないため、精密な加工を正
確に行うことができる。よって、半導体装置の作製工程において、形状や特性のばらつき
の少ない微細な構造を有するトランジスタ６４０を歩留まりよく作製することができる。
【０２９１】
絶縁層６３１、層間絶縁層６３２、絶縁層６３３としては、無機絶縁材料を用いることが
できる。例えば、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、又は酸化窒化ア
ルミニウムなどの酸化物絶縁材料、窒化シリコン、窒化酸化シリコン、窒化アルミニウム
、又は窒化酸化アルミニウムなどの窒化物絶縁材料の単層、又は積層を用いることができ
る。
【０２９２】
また、層間絶縁層６３４としては、表面凹凸を低減するため平坦化絶縁層として機能する
絶縁層が好ましい。層間絶縁層６３４としては、例えばポリイミド樹脂、アクリル樹脂、
ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有する有機絶縁
材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材
料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単
層、又は積層を用いることができる。
【０２９３】
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取
ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いる
ことができる。
【０２９４】
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装
置、及び該半導体装置の作製方法を提供することができる。
【０２９５】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２９６】
（実施の形態６）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合に
ついて、図２３を用いて説明する。本実施の形態では、コンピュータ、携帯電話機（携帯
電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども含
む）、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置（テレ
ビ、またはテレビジョン受信機ともいう）などの電子機器に、上述の半導体装置を適用す
る場合について説明する。
【０２９７】
図２３（Ａ）は、ノート型のパーソナルコンピュータであり、筐体１７０１、筐体１７０
２、表示部１７０３、キーボード１７０４などによって構成されている。筐体１７０１と
筐体１７０２内には、先の実施の形態に示す半導体装置が設けられている。そのため、情
報の書き込みおよび読み出しが高速で、信頼性が高く、且つ消費電力が十分に低減された
ノート型のパーソナルコンピュータが実現される。
【０２９８】
図２３（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体１７１１には、表示部１７１３と
、外部インターフェイス１７１５と、操作ボタン１７１４等が設けられている。また、携
帯情報端末を操作するスタイラス１７１２などを備えている。本体１７１１内には、先の
実施の形態に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出
しが高速で、信頼性が高く、且つ消費電力が低減された携帯情報端末が実現される。
【０２９９】
図２３（Ｃ）は、電子ペーパーを実装した電子書籍１７２０であり、筐体１７２１と筐体
１７２３の２つの筐体で構成されている。筐体１７２１および筐体１７２３には、それぞ
れ表示部１７２５および表示部１７２７が設けられている。筐体１７２１と筐体１７２３
は、軸部１７３７により接続されており、該軸部１７３７を軸として開閉動作を行うこと
ができる。また、筐体１７２１は、電源スイッチ１７３１、操作キー１７３３、スピーカ
ー１７３５などを備えている。筐体１７２１、筐体１７２３の少なくとも一には、先の実
施の形態に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出し
が高速で、信頼性が高く、且つ消費電力が低減された電子書籍が実現される。
【０３００】
図２３（Ｄ）は、携帯電話機であり、筐体１７４０と筐体１７４１の２つの筐体で構成さ
れている。さらに、筐体１７４０と筐体１７４１は、スライドし、図２３（Ｄ）のように
展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能で
ある。また、筐体１７４１は、表示パネル１７４２、スピーカー１７４３、マイクロフォ
ン１７４４、タッチパネル１７４５、ポインティングデバイス１７４６、カメラ用レンズ
１７４７、外部接続端子１７４８などを備えている。また、筐体１７４０は、携帯電話機
の充電を行う太陽電池セル１７４９、外部メモリスロット１７５０などを備えている。ま
た、アンテナは、筐体１７４１に内蔵されている。筐体１７４０と筐体１７４１の少なく
とも一には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書き
込みおよび読み出しが高速で、信頼性が高く、且つ消費電力が低減された携帯電話機が実
現される。
【０３０１】
図２３（Ｅ）は、デジタルカメラであり、本体１７６１、表示部１７６７、接眼部１７６
３、操作スイッチ１７６４、表示部１７６５、バッテリー１７６６などによって構成され
ている。本体１７６１内には、先の実施の形態に示す半導体装置が設けられている。その
ため、情報の書き込みおよび読み出しが高速で、信頼性が高く、且つ消費電力が低減され
たデジタルカメラが実現される。
【０３０２】
図２３（Ｆ）は、テレビジョン装置１７７０であり、筐体１７７１、表示部１７７３、ス
タンド１７７５などで構成されている。テレビジョン装置１７７０の操作は、筐体１７７
１が備えるスイッチや、リモコン操作機１７８０により行うことができる。筐体１７７１
およびリモコン操作機１７８０には、先の実施の形態に示す半導体装置が搭載されている
。そのため、情報の書き込みおよび読み出しが高速で、信頼性が高く、且つ消費電力が低
減されたテレビジョン装置が実現される。
【０３０３】
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭
載されている。このため、信頼性が高く、消費電力が低減された電子機器が実現される。
【０３０４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【実施例１】
【０３０５】
本実施例では、酸化物半導体層に付着した不純物を除去するための、フッ酸を用いた洗浄
処理の効果について調査した結果を示す。実施例試料として、シリコンウェハ上に、酸化
ケイ素層を形成し、酸化ケイ素層上に、酸化物半導体層を形成し、リファレンスとして該
酸化物半導体層に対して何も行わない（未処理）試料である実施例試料１と、ドライエッ
チング処理のみを行った実施例試料２と、ドライエッチング処理の後に０．００２５％に
希釈したフッ酸で、３０秒間のウェットエッチング処理を行った実施例試料３と、ドライ
エッチング処理の後に０．５％に希釈したフッ酸で、３秒間のウェットエッチング処理を
行った実施例試料４を作製した。
【０３０６】
上記実施例試料１乃至実施例試料４について、ＳＩＭＳ分析法により酸化物半導体層中の
不純物濃度分析を行い、フッ酸による洗浄処理の効果について調査した。
【０３０７】
続いて、実施例試料１乃至実施例試料４の作製方法について詳述する。まず、実施例試料
１乃至実施例試料４に共通の工程について説明する。
【０３０８】
はじめに、シリコン基板上に厚さ３００ｎｍの酸化シリコン層を、スパッタリング法によ
って形成した。スパッタリングは、酸化シリコンのターゲットを用いて、スパッタリング
ガスをアルゴン及び酸素（Ａｒ：Ｏ２＝２５ｓｃｃｍ：２５ｓｃｃｍ）の混合ガスとし、
圧力０．４Ｐａ、電源電力５ｋＷ、基板温度１００℃の条件下で行った。
【０３０９】
次に、酸化シリコン層上に、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２（原子数比）の酸化物ターゲ
ットを用いたスパッタリング法により、厚さ１００ｎｍの第１のＩＧＺＯ層を形成した。
スパッタリングは、スパッタリングガスをアルゴン及び酸素（Ａｒ：Ｏ２＝３０ｓｃｃｍ
：１５ｓｃｃｍ）の混合ガスとし、圧力０．４Ｐａ、電源電力０．５ｋＷ、基板温度２０
０℃の条件下で行った。
【０３１０】
次に、実施例試料２乃至実施例試料４の第１のＩＧＺＯ層に対して、ＩＣＰ（Ｉｎｄｕｃ
ｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法によ
り、エッチングガスとして三塩化硼素及び塩素（ＢＣｌ３：Ｃｌ２＝６０ｓｃｃｍ：２０
ｓｃｃｍ）を用いて、電源電力４５０Ｗ、バイアス電力１００Ｗ、圧力１．９Ｐａの条件
下でドライエッチング処理を行った。
【０３１１】
次に、実施例試料３及び実施例試料４の第１のＩＧＺＯ層に対して、フッ酸によって、ウ
ェットエッチング処理を行った。実施例試料３には、０．００２５％に希釈したフッ酸を
用い、３０秒間のウェットエッチング処理を行った。実施例試料４には０．５％に希釈し
たフッ酸を用い、３秒間のウェットエッチング処理を行った。
【０３１２】
続いて、試料表面の汚染を防ぐため、実施例試料１乃至実施例試料４の表面に、第１のＩ
ＧＺＯ層と同じ形成条件で、保護層として厚さ１００ｎｍの第２のＩＧＺＯ層を形成した
。
【０３１３】
このようにして作製した、実施例試料１乃至実施例試料４に対してＳＩＭＳ分析を行い、
ＩＧＺＯ層中のホウ素（Ｂ）、塩素（Ｃｌ）、アルミニウム（Ａｌ）、フッ素（Ｆ）濃度
を調査した。なお、Ｂ、Ｃｌはエッチングガスの構成元素であり、Ａｌはドライエッチン
グ処理室の構成元素であり、Ｆはフッ酸の構成元素である。
【０３１４】
図１３乃至図１６にＳＩＭＳ分析結果を示す。図１３乃至図１６において、横軸は試料表
面からの深さを示しており、０ｎｍの位置が試料最表面（第２のＩＧＺＯ層の最表面）に
相当する。なお、分析結果をわかりやすくするため、図１３乃至図１６では横軸を６０ｎ
ｍ乃至１４０ｎｍとしている。また、縦軸は、特定深さにおける試料中の分析対象元素濃
度を対数軸で示している。
【０３１５】
図１３乃至図１６において、深さ１００ｎｍ近傍に第１のＩＧＺＯ層と第２のＩＧＺＯ層
の界面が存在する。本実施例において、この界面を第１のＩＧＺＯ層の表面として表記す
る。また、領域７０１は第１のＩＧＺＯ層中の元素濃度プロファイルを示し、領域７０２
は第２のＩＧＺＯ層中の元素濃度プロファイルを示している。なお、各元素濃度プロファ
イルは、ＩＧＺＯ層で作製した標準試料を用いて定量している。
【０３１６】
図１３乃至図１６において、元素濃度プロファイル７１１、７２１、７３１、７４１は、
実施例試料１の元素濃度プロファイルを示している。また、元素濃度プロファイル７１２
、７２２、７３２、７４２は、実施例試料２の元素濃度プロファイルを示している。元素
濃度プロファイル７１３、７２３、７３３、７４３は、実施例試料３の元素濃度プロファ
イルを示している。元素濃度プロファイル７１４、７２４、７３４、７４４は、実施例試
料４の元素濃度プロファイルを示している。なお、ＳＩＭＳ分析では、界面における濃度
は絶対値として評価できない場合があるが、相対的な評価は可能である。
【０３１７】
図１３は、第１および第２のＩＧＺＯ層中の塩素濃度分析結果を示す図である。実施例試
料１乃至実施例試料４とも、第１のＩＧＺＯ層の表面近傍で塩素濃度が急激に大きくなっ
ていることがわかる。また、実施例試料１乃至実施例試料４の、第１のＩＧＺＯ層の表面
近傍での最大濃度（ピーク値）は、実施例試料１（元素濃度プロファイル７１１）で約１
．４×１０１８ａｔｏｍｓ／ｃｍ３、実施例試料２（元素濃度プロファイル７１２）で約
１．１×１０１９ａｔｏｍｓ／ｃｍ３、実施例試料３（元素濃度プロファイル７１３）で
約３．４×１０１７ａｔｏｍｓ／ｃｍ３、実施例試料４（元素濃度プロファイル７１４）
で約３．３×１０１７ａｔｏｍｓ／ｃｍ３であった。なお、界面近傍以外の領域７０１お
よび領域７０２中の塩素濃度はノイズレベルであった。
【０３１８】
図１４は、第１および第２のＩＧＺＯ層中のホウ素濃度分析結果を示す図である。実施例
試料１乃至実施例試料４とも、第１のＩＧＺＯ層の表面近傍でホウ素濃度が急激に大きく
なっていることがわかる。また、実施例試料１乃至実施例試料４の、第１のＩＧＺＯ層の
表面近傍での最大濃度は、実施例試料１（元素濃度プロファイル７２１）で約１．５×１
０１８ａｔｏｍｓ／ｃｍ３、実施例試料２（元素濃度プロファイル７２２）で約４．８×
１０２０ａｔｏｍｓ／ｃｍ３、実施例試料３（元素濃度プロファイル７２３）で約４．５
×１０１８ａｔｏｍｓ／ｃｍ３、実施例試料４（元素濃度プロファイル７２４）で約１．
２×１０１８ａｔｏｍｓ／ｃｍ３であった。なお、界面近傍以外の領域７０１および領域
７０２中のホウ素濃度はノイズレベルであった。
【０３１９】
図１５は、第１および第２のＩＧＺＯ層中のアルミニウム濃度分析結果を示す図である。
実施例試料１乃至実施例試料３では、第１のＩＧＺＯ層の表面近傍でアルミニウム濃度が
急激に大きくなっていることがわかる。また、実施例試料１乃至実施例試料３の、第１の
ＩＧＺＯ層の表面近傍での最大濃度は、実施例試料１（元素濃度プロファイル７３１）で
約４．９×１０１７ａｔｏｍｓ／ｃｍ３、実施例試料２（元素濃度プロファイル７３２）
で約３．０×１０１９ａｔｏｍｓ／ｃｍ３、実施例試料３（元素濃度プロファイル７３３
）で約７．５×１０１７ａｔｏｍｓ／ｃｍ３であった。なお、実施例試料４（元素濃度プ
ロファイル７３４）はノイズレベルであった。なお、界面近傍以外の領域７０１および領
域７０２中のアルミニウム濃度はノイズレベルであった。
【０３２０】
図１６は、第１および第２のＩＧＺＯ層中のフッ素濃度分析結果を示す図である。実施例
試料１乃至実施例試料４とも、第１のＩＧＺＯ層の表面近傍でフッ素濃度が急激に大きく
なっていることがわかる。また、実施例試料１乃至実施例試料４の、第１のＩＧＺＯ層の
表面近傍での最大濃度は、実施例試料１（元素濃度プロファイル７４１）で約５．２×１
０１９ａｔｏｍｓ／ｃｍ３、実施例試料２（元素濃度プロファイル７４２）で約１．１×
１０２０ａｔｏｍｓ／ｃｍ３、実施例試料３（元素濃度プロファイル７４３）で約８．９
×１０１８ａｔｏｍｓ／ｃｍ３、実施例試料４（元素濃度プロファイル７４４）で約７．
２×１０１８ａｔｏｍｓ／ｃｍ３であった。なお、界面近傍以外の領域７０１および領域
７０２中のフッ素濃度はノイズレベルであった。
【０３２１】
以上のＳＩＭＳ分析結果から、ドライエッチング処理により第１のＩＧＺＯ層表面の塩素
、ホウ素、アルミニウム、フッ素が増加し、その後のフッ酸処理により低減または除去さ
れていることがわかる。また、フッ酸処理を行った試料（実施例試料３および４）のフッ
素濃度が、未処理試料（実施例試料１）のフッ素濃度より低くなっていることから、フッ
酸処理によるフッ素の付着よりも、除去の効果の方が高いと考えられる。
【０３２２】
フッ酸を用いた洗浄処理により、酸化物半導体層表面に付着した不純物元素が除去される
ことが確認できた。
【実施例２】
【０３２３】
本実施例では、酸化物半導体層に付着した不純物を除去するための、ＩＴＯ−０７Ｎ（関
東化学社製）を用いた洗浄処理の効果について調査した結果を示す。ＩＴＯ−０７Ｎは、
シュウ酸を５重量％含む水溶液である。実施例試料として、シリコンウェハ上に、酸化ケ
イ素層を形成し、酸化ケイ素層上に、酸化物半導体層を形成し、リファレンスとして該酸
化物半導体層に対して何も行わない（未処理）試料である実施例試料１と、ドライエッチ
ング処理のみを行った実施例試料２と、ドライエッチング処理の後に純水で１／１００に
希釈したＩＴＯ−０７Ｎで、３０秒間のウェットエッチング処理を行った実施例試料３を
作製した。
【０３２４】
上記実施例試料１乃至実施例試料３について、ＳＩＭＳ分析法により酸化物半導体層中の
不純物濃度分析を行い、ＩＴＯ−０７Ｎによる洗浄処理の効果について調査した。
【０３２５】
続いて、実施例試料１乃至実施例試料３の作製方法について詳述する。まず、実施例試料
１乃至実施例試料３に共通の工程について説明する。
【０３２６】
はじめに、シリコン基板上に厚さ３００ｎｍの酸化シリコン層を、スパッタリング法によ
って形成した。スパッタリングは、酸化シリコンのターゲットを用いて、スパッタリング
ガスをアルゴン及び酸素（Ａｒ：Ｏ２＝２５ｓｃｃｍ：２５ｓｃｃｍ）の混合ガスとし、
圧力０．４Ｐａ、電源電力５ｋＷ、基板温度１００℃の条件下で行った。
【０３２７】
次に、酸化シリコン層上に、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２（原子数比）の酸化物ターゲ
ットを用いたスパッタリング法により、厚さ１００ｎｍの第１のＩＧＺＯ層を形成した。
スパッタリングは、スパッタリングガスをアルゴン及び酸素（Ａｒ：Ｏ２＝３０ｓｃｃｍ
：１５ｓｃｃｍ）の混合ガスとし、圧力０．４Ｐａ、電源電力０．５ｋＷ、基板温度２０
０℃の条件下で行った。
【０３２８】
次に、実施例試料２及び実施例試料３の第１のＩＧＺＯ層に対して、ＩＣＰ（Ｉｎｄｕｃ
ｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法によ
り、エッチングガスとして三塩化硼素及び塩素（ＢＣｌ３：Ｃｌ２＝６０ｓｃｃｍ：２０
ｓｃｃｍ）を用いて、電源電力４５０Ｗ、バイアス電力１００Ｗ、圧力１．９Ｐａの条件
下でドライエッチング処理した。
【０３２９】
次に、実施例試料３第１のＩＧＺＯ層に対して、純水で１／１００に希釈したＩＴＯ−０
７Ｎで、３０秒間のウェットエッチング処理を行った。
【０３３０】
続いて、試料表面の汚染を防ぐため、実施例試料１乃至実施例試料３の表面に、第１のＩ
ＧＺＯ層と同じ形成条件で、保護層として厚さ１００ｎｍの第２のＩＧＺＯ層を形成した
。
【０３３１】
このようにして作製した、実施例試料１乃至実施例試料３に対してＳＩＭＳ分析を行い、
ＩＧＺＯ層中のホウ素（Ｂ）、塩素（Ｃｌ）、アルミニウム（Ａｌ）、炭素（Ｃ）濃度を
調査した。なお、Ｂ、Ｃｌはエッチングガスの構成元素であり、Ａｌはドライエッチング
処理室の構成元素であり、ＣはＩＴＯ−０７Ｎ（シュウ酸）の構成元素である。
【０３３２】
図１７乃至図２０にＳＩＭＳ分析結果を示す。図１７乃至図２０において、横軸は試料表
面からの深さを示しており、０ｎｍの位置が試料最表面（第２のＩＧＺＯ層の最表面）に
相当する。なお、分析結果をわかりやすくするため、図１７乃至図２０では横軸を６０ｎ
ｍ乃至１４０ｎｍとしている。また、縦軸は、特定深さにおける試料中の分析対象元素濃
度を対数軸で示している。
【０３３３】
図１７乃至図２０において、深さ１００ｎｍ近傍に第１のＩＧＺＯ層と第２のＩＧＺＯ層
の界面が存在する。本実施例において、この界面を第１のＩＧＺＯ層の表面として表記す
る。また、領域７０１は第１のＩＧＺＯ層中の元素濃度プロファイルを示し、領域７０２
は第２のＩＧＺＯ層中の元素濃度プロファイルを示している。なお、各元素濃度プロファ
イルは、ＩＧＺＯ層で作製した標準試料を用いて定量している。
【０３３４】
図１７乃至図２０において、元素濃度プロファイル７５１、７６１、７７１、７８１は、
実施例試料１の元素濃度プロファイルを示している。また、元素濃度プロファイル７５２
、７６２、７７２、７８２は、実施例試料２の元素濃度プロファイルを示している。元素
濃度プロファイル７５３、７６３、７７３、７８３は、実施例試料３の元素濃度プロファ
イルを示している。なお、ＳＩＭＳ分析では、界面における濃度は絶対値として評価でき
ない場合があるが、相対的な評価は可能である。
【０３３５】
図１７は、第１および第２のＩＧＺＯ層中の塩素濃度分析結果を示す図である。実施例試
料１乃至実施例試料３とも、第１のＩＧＺＯ層の表面近傍で塩素濃度が急激に大きくなっ
ていることがわかる。また、実施例試料１乃至実施例試料３の、第１のＩＧＺＯ層の表面
近傍での最大濃度は、実施例試料１（元素濃度プロファイル７５１）で約１．０×１０１
８ａｔｏｍｓ／ｃｍ３、実施例試料２（元素濃度プロファイル７５２）で約３．２×１０
１９ａｔｏｍｓ／ｃｍ３、実施例試料３（元素濃度プロファイル７５３）で約１．８×１
０１８ａｔｏｍｓ／ｃｍ３であった。なお、界面近傍以外の領域７０１および領域７０２
中の塩素濃度はノイズレベルであった。
【０３３６】
図１８は、第１および第２のＩＧＺＯ層中のホウ素濃度分析結果を示す図である。実施例
試料１乃至実施例試料３とも、第１のＩＧＺＯ層の表面近傍でホウ素濃度が急激に大きく
なっていることがわかる。また、実施例試料１乃至実施例試料３の、第１のＩＧＺＯ層の
表面近傍での最大濃度は、実施例試料１（元素濃度プロファイル７６１）で約３．７×１
０１８ａｔｏｍｓ／ｃｍ３、実施例試料２（元素濃度プロファイル７６２）で約８．１×
１０１９ａｔｏｍｓ／ｃｍ３、実施例試料３（元素濃度プロファイル７６３）で約１．６
×１０１９ａｔｏｍｓ／ｃｍ３であった。なお、界面近傍以外の領域７０１および領域７
０２中のホウ素濃度はノイズレベルであった。
【０３３７】
図１９は、第１および第２のＩＧＺＯ層中のアルミニウム濃度分析結果を示す図である。
実施例試料１乃至実施例試料３とも、第１のＩＧＺＯ層の表面近傍でアルミニウム濃度が
急激に大きくなっていることがわかる。また、実施例試料１乃至実施例試料３の、第１の
ＩＧＺＯ層の表面近傍での最大濃度は、実施例試料１（元素濃度プロファイル７７１）で
約１．３×１０１８ａｔｏｍｓ／ｃｍ３、実施例試料２（元素濃度プロファイル７７２）
で約９．１×１０１９ａｔｏｍｓ／ｃｍ３、実施例試料３（元素濃度プロファイル７７３
）で約８．８×１０１７ａｔｏｍｓ／ｃｍ３であった。なお、界面近傍以外の領域７０１
および領域７０２中のアルミニウム濃度はノイズレベルであった。
【０３３８】
図２０は、第１および第２のＩＧＺＯ層中の炭素濃度分析結果を示す図である。実施例試
料１乃至実施例試料３とも、第１のＩＧＺＯ層の表面近傍で炭素濃度が急激に大きくなっ
ていることがわかる。また、実施例試料１乃至実施例試料３の、第１のＩＧＺＯ層の表面
近傍での最大濃度は、実施例試料１（元素濃度プロファイル７８１）で約４．４×１０１
９ａｔｏｍｓ／ｃｍ３、実施例試料２（元素濃度プロファイル７８２）で約２．２×１０
２０ａｔｏｍｓ／ｃｍ３、実施例試料３（元素濃度プロファイル７８３）で約２．３×１
０２０ａｔｏｍｓ／ｃｍ３であった。なお、界面近傍以外の領域７０１および領域７０２
中の炭素濃度はノイズレベルであった。
【０３３９】
以上のＳＩＭＳ分析結果から、ドライエッチング処理により第１のＩＧＺＯ層表面の塩素
、ホウ素、アルミニウム、炭素が増加し、その後の純水で１／１００に希釈したＩＴＯ−
０７Ｎを用いた洗浄処理により、塩素、ホウ素、アルミニウムは低減または除去されてい
ることがわかる。ドライエッチング処理により増加した炭素は、上記洗浄処理を行っても
ほぼ変化していない。したがって、ＩＴＯ−０７Ｎを用いた洗浄処理により、炭素を増や
すことなく、酸化物半導体層表面に付着した不純物元素が除去されることが確認できた。
【実施例３】
【０３４０】
本実施例では、実施の形態１で示すトランジスタを作製し、島状の酸化物半導体層形成後
、ゲート絶縁層形成前に希フッ酸による洗浄処理を行わない実施例トランジスタ５０１と
、ゲート絶縁層形成前に希フッ酸による洗浄処理を行なう実施例トランジスタ５０２の電
気特性を評価した。
【０３４１】
実施例トランジスタ５０１および実施例トランジスタ５０２は、実施の形態１で示した作
製方法を用いて、トランジスタ４４０ａと同様の構造のトランジスタを作製した。以下に
実施例トランジスタ５０１および実施例トランジスタ５０２の作製方法を示す。
【０３４２】
まず、基板４００として単結晶シリコン基板を用い、基板４００上に酸化物絶縁層４３６
としてスパッタリング法を用いて厚さ３００ｎｍの酸化シリコン層を形成した。
【０３４３】
次に、酸化物絶縁層４３６表面を化学的機械研磨法により研磨処理した後、酸化物絶縁層
４３６にイオン注入法によりドーズ量１×１０１６ｉｏｎｓ／ｃｍ２の酸素を導入した。
【０３４４】
次に、酸化物絶縁層４３６上に酸化物半導体層としてＩｎ：Ｇａ：Ｚｎ＝３：１：２［原
子数比］の酸化物ターゲットを用いたスパッタリング法により、厚さ２０ｎｍのＩＧＺＯ
層を形成した。
【０３４５】
次に、フォトリソグラフィ工程により、酸化物半導体層を選択的にエッチングし、島状の
酸化物半導体層４０３を形成した。酸化物半導体層のエッチングは、実施の形態１に開示
したドライエッチング法により行った。
【０３４６】
次に、実施例トランジスタ５０２となる試料のみに、希フッ酸による洗浄処理として、０
．００２５％に希釈したフッ酸で、３０秒間のウェットエッチング処理を行った。
【０３４７】
次に、ＣＶＤ法によりゲート絶縁層４４２として厚さ２０ｎｍの酸化窒化シリコン層を形
成し、ゲート絶縁層４４２上に、ゲート電極層４０１として、スパッタリング法により厚
さ３０ｎｍの窒化タンタルと厚さ１３５ｎｍのタングステンを積層して形成し、ゲート電
極層４０１上に絶縁層４１３として厚さ２００ｎｍの酸化窒化シリコン層を形成した。
【０３４８】
次に、ゲート電極層４０１および絶縁層４１３をマスクとして、イオン注入法により酸化
物半導体層４０３中にドーズ量１×１０１５ｉｏｎｓ／ｃｍ２のリン元素を導入し、低抵
抗領域４０４ａおよび低抵抗領域４０４ｂを形成した。
【０３４９】
次に、酸化窒化シリコンを用いて側壁絶縁層４１２ａおよび側壁絶縁層４１２ｂを形成し
、側壁絶縁層４１２ａおよび側壁絶縁層４１２ｂをマスクとして、ゲート絶縁層４４２を
エッチングし、ゲート絶縁層４０２を形成した。
【０３５０】
次に、導電層４４５として厚さ３０ｎｍのタングステン層を形成し、該タングステン層上
に絶縁層４４６として厚さ７０ｎｍの酸化アルミニウム層と厚さ４６０ｎｍの酸化窒化シ
リコン層を積層した。
【０３５１】
次に、絶縁層４４６と導電層４４５を化学的機械研磨法により研磨処理し、ソース電極層
４０５ａ、ドレイン電極層４０５ｂ、層間絶縁層４１５を形成した。その後、ソース電極
層４０５ａ、ドレイン電極層４０５ｂ、層間絶縁層４１５上に、絶縁層４０７としてＣＶ
Ｄ法により厚さ４００ｎｍの酸化窒化シリコン層を形成した。
【０３５２】
次に、酸素を含む雰囲気中で、４００℃、１時間の熱処理を行った。
【０３５３】
次に、層間絶縁層４１５および絶縁層４０７に、ソース電極層４０５ａおよびドレイン電
極層４０５ｂに達する開口を形成し、厚さ３００ｎｍのタングステン層を用いて配線層４
３５ａおよび配線層４３５ｂを形成した。
【０３５４】
以上の工程により、実施例トランジスタ５０１と実施例トランジスタ５０２をそれぞれ７
試料ずつ作製し、それぞれの電気特性を評価した。
【０３５５】
図２１に、実施例トランジスタ５０１と実施例トランジスタ５０２の電気特性の測定結果
を示す。図２１（Ａ）および図２１（Ｂ）は、トランジスタのゲート電圧（Ｖｇ）を変化
させた時のドレイン電流（Ｉｄ）の変化を示すグラフであり、Ｖｇ−Ｉｄ特性とも呼ばれ
るグラフである。
【０３５６】
図２１（Ａ）は、７つの実施例トランジスタ５０１のＶｇ−Ｉｄ特性を重ねて示している
。また、図２１（Ｂ）は、７つの実施例トランジスタ５０２のＶｇ−Ｉｄ特性を重ねて示
している。図２１（Ａ）および図２１（Ｂ）とも、横軸はゲート電圧（Ｖｇ）を示してお
り、縦軸はゲート電圧に対するドレイン電流（Ｉｄ）の値を対数目盛で示している。
【０３５７】
図２１（Ａ）および図２１（Ｂ）に示すＶｇ−Ｉｄ特性は、実施例トランジスタ５０１お
よび実施例トランジスタ５０２のソース電位を０Ｖとし、ドレイン電位を１Ｖとし、ゲー
ト電圧を−４Ｖから４Ｖに変化させて測定した。
【０３５８】
表１は、図２１（Ａ）および図２１（Ｂ）から算出した、７つの実施例トランジスタ５０
１と、７つの実施例トランジスタ５０２のしきい値電圧を示している。表１において、そ
れぞれ７つのトランジスタのしきい値電圧を、試料番号１乃至７として示している。
【０３５９】
【表１】
2018078313.tif 000004
【０３６０】
また、図２２は、表１をグラフ化した図であり、７つの実施例トランジスタ５０１と、７
つの実施例トランジスタ５０２のしきい値電圧のばらつきを示す図である。図２２におい
て、白丸が実施例トランジスタ５０１のしきい値電圧の分布を示し、黒三角が実施例トラ
ンジスタ５０２のしきい値電圧の分布を示している。
【０３６１】
図２１（Ａ）、図２１（Ｂ）、表１、および図２２から、実施例トランジスタ５０１より
も実施例トランジスタ５０２のしきい値電圧のばらつきが小さいことがわかる。ゲート絶
縁層形成前に洗浄処理を行うことにより、トランジスタの電気特性を良好なものとするこ
とができる。
【符号の説明】
【０３６２】
１    実施例試料
２    実施例試料
３    実施例試料
４    実施例試料
１０６    素子分離絶縁層
１０８    ゲート絶縁層
１１０    ゲート電極
１１６    チャネル形成領域
１２０    不純物領域
１２４    金属間化合物領域
１２８    絶縁層
１３０    絶縁層
１３５    層間絶縁層
１３７    絶縁層
１４４    酸化物半導体層
１４６    ゲート絶縁層
１４８    ゲート電極
１５０    絶縁層
１５２    絶縁層
１５３    導電層
１５６    配線
１６０    トランジスタ
１６２    トランジスタ
１６４    容量素子
１７２    導電層
１７３    絶縁層
１７４    導電層
１７６    絶縁層
１８０    絶縁層
１８５    基板
２５０    メモリセル
２５１    メモリセルアレイ
２５３    周辺回路
２５４    容量素子
２５６    絶縁層
２５８    絶縁層
２６０    配線
２６２    導電層
４００    基板
４０１    ゲート電極層
４０２    ゲート絶縁層
４０３    酸化物半導体層
４０７    絶縁層
４０９    チャネル形成領域
４１０    絶縁層
４１３    絶縁層
４１５    層間絶縁層
４２１    ドーパント
４３６    酸化物絶縁層
４４２    ゲート絶縁層
４４４    導電層
４４５    導電層
４４６    絶縁層
５０１    実施例トランジスタ
５０２    実施例トランジスタ
６０１    基板
６０２    フォトダイオード
６０８    接着層
６１３    基板
６３１    絶縁層
６３２    層間絶縁層
６３３    絶縁層
６３４    層間絶縁層
６４０    トランジスタ
６４２    電極層
６４３    導電層
６４５    導電層
６５０    遮光層
６５６    トランジスタ
６５８    フォトダイオードリセット信号線
６５９    ゲート信号線
６７１    フォトセンサ出力信号線
６７２    フォトセンサ基準信号線
７０１    領域
７０２    領域
７１１    元素濃度プロファイル
７１２    元素濃度プロファイル
７１３    元素濃度プロファイル
７１４    元素濃度プロファイル
７２１    元素濃度プロファイル
７２２    元素濃度プロファイル
７２３    元素濃度プロファイル
７２４    元素濃度プロファイル
７３１    元素濃度プロファイル
７３２    元素濃度プロファイル
７３３    元素濃度プロファイル
７３４    元素濃度プロファイル
７４１    元素濃度プロファイル
７４２    元素濃度プロファイル
７４３    元素濃度プロファイル
７４４    元素濃度プロファイル
７５１    元素濃度プロファイル
７５２    元素濃度プロファイル
７５３    元素濃度プロファイル
７６１    元素濃度プロファイル
７６２    元素濃度プロファイル
７６３    元素濃度プロファイル
７７１    元素濃度プロファイル
７７２    元素濃度プロファイル
７７３    元素濃度プロファイル
７８１    元素濃度プロファイル
７８２    元素濃度プロファイル
７８３    元素濃度プロファイル
８０１    トランジスタ
８０３    トランジスタ
８０４    トランジスタ
８０５    トランジスタ
８０６    トランジスタ
８０７    Ｘデコーダー
８０８    Ｙデコーダー
８１１    トランジスタ
８１２    保持容量
８１３    Ｘデコーダー
８１４    Ｙデコーダー
９０１    ＲＦ回路
９０２    アナログベースバンド回路
９０３    デジタルベースバンド回路
９０４    バッテリー
９０５    電源回路
９０６    アプリケーションプロセッサ
９０７    ＣＰＵ
９０８    ＤＳＰ
９０９    インターフェイス
９１０    フラッシュメモリ
９１１    ディスプレイコントローラ
９１２    メモリ回路
９１３    ディスプレイ
９１４    表示部
９１５    ソースドライバ
９１６    ゲートドライバ
９１７    音声回路
９１８    キーボード
９１９    タッチセンサ
９５０    メモリ回路
９５１    メモリコントローラ
９５２    メモリ
９５３    メモリ
９５４    スイッチ
９５５    スイッチ
９５６    ディスプレイコントローラ
９５７    ディスプレイ
１００１    バッテリー
１００２    電源回路
１００３    マイクロプロセッサ
１００４    フラッシュメモリ
１００５    音声回路
１００６    キーボード
１００７    メモリ回路
１００８    タッチパネル
１００９    ディスプレイ
１０１０    ディスプレイコントローラ
１７０１    筐体
１７０２    筐体
１７０３    表示部
１７０４    キーボード
１７１１    本体
１７１２    スタイラス
１７１３    表示部
１７１４    操作ボタン
１７１５    外部インターフェイス
１７２０    電子書籍
１７２１    筐体
１７２３    筐体
１７２５    表示部
１７２７    表示部
１７３１    電源スイッチ
１７３３    操作キー
１７３５    スピーカー
１７３７    軸部
１７４０    筐体
１７４１    筐体
１７４２    表示パネル
１７４３    スピーカー
１７４４    マイクロフォン
１７４５    タッチパネル
１７４６    ポインティングデバイス
１７４７    カメラ用レンズ
１７４８    外部接続端子
１７４９    太陽電池セル
１７５０    外部メモリスロット
１７６１    本体
１７６３    接眼部
１７６４    操作スイッチ
１７６５    表示部
１７６６    バッテリー
１７６７    表示部
１７７０    テレビジョン装置
１７７１    筐体
１７７３    表示部
１７７５    スタンド
１７８０    リモコン操作機
１３６ａ    側壁絶縁層
１３６ｂ    側壁絶縁層
１４２ａ    電極層
１４２ｂ    電極層
１７５ａ    側壁絶縁層
１７５ｂ    側壁絶縁層
２５１ａ    メモリセルアレイ
２５１ｂ    メモリセルアレイ
４０４ａ    低抵抗領域
４０４ｂ    低抵抗領域
４０５ａ    ソース電極層
４０５ｂ    ドレイン電極層
４１２ａ    側壁絶縁層
４１２ｂ    側壁絶縁層
４３５ａ    配線層
４３５ｂ    配線層
４４０ａ    トランジスタ
４４０ｂ    トランジスタ
４４０ｃ    トランジスタ
６０６ａ    半導体層
６０６ｂ    半導体層
６０６ｃ    半導体層
６４１ａ    電極層
６４１ｂ    電極層
【図１】
2018078313.tif 000005
【図２】
2018078313.tif 000006
【図３】
2018078313.tif 000007
【図４】
2018078313.tif 000008
【図５】
2018078313.tif 000009
【図６】
2018078313.tif 000010
【図７】
2018078313.tif 000011
【図８】
2018078313.tif 000012
【図９】
2018078313.tif 000013
【図１０】
2018078313.tif 000014
【図１１】
2018078313.tif 000015
【図１２】
2018078313.tif 000016
【図１３】
2018078313.tif 000017
【図１４】
2018078313.tif 000018
【図１５】
2018078313.tif 000019
【図１６】
2018078313.tif 000020
【図１７】
2018078313.tif 000021
【図１８】
2018078313.tif 000022
【図１９】
2018078313.tif 000023
【図２０】
2018078313.tif 000024
【図２１】
2018078313.tif 000025
【図２２】
2018078313.tif 000026
【図２３】
2018078313.tif 000027
【図２４】
2018078313.tif 000028
【手続補正書】
【提出日】平成30年1月10日(2018.1.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上の酸化物絶縁層と、
前記酸化物絶縁層上の酸化物半導体層と、
前記酸化物半導体層上のゲート絶縁層と、
前記ゲート絶縁層上のゲート電極と、
前記ゲート電極上の第１の絶縁層と、
前記ゲート絶縁層の上面と接する領域、前記ゲート電極の側面と接する領域及び前記第１の絶縁層の側面と接する領域を有する第２の絶縁層と、
前記酸化物半導体層の上面と接する領域、前記ゲート絶縁層の側面と接する領域及び前記第２の絶縁層の側面と接する領域を有するソース電極又はドレイン電極と、
前記ソース電極上又は前記ドレイン電極上の第３の絶縁層と、
前記ソース電極上又は前記ドレイン電極上に接する領域、前記第１の絶縁層上に接する領域、前記第２の絶縁層上に接する領域、前記第３の絶縁層上に接する領域を有する第４の絶縁層と、を有し、
前記ソース電極の上面の高さ又は前記ドレイン電極の上面の高さは、前記第１の絶縁層の上面の高さ、前記第２の絶縁層の上面の高さ及び前記第３の絶縁層の上面の高さより低く、かつ前記ゲート電極の上面の高さより高いことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第４の絶縁層上の導電層を有し、
前記導電層は、前記第３の絶縁層及び前記第４の絶縁層に設けられたコンタクトホールを介して、前記ソース電極又は前記ドレイン電極と接する領域を有することを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、
前記ソース電極又は前記ドレイン電極と、前記第３の絶縁層との間に設けられた第５の絶縁層を有することを特徴とする半導体装置。
【請求項４】
請求項３において、
前記第４の絶縁層及び前記第５の絶縁層の各々は、酸化アルミニウムを含むことを特徴とする半導体装置。