(57)【要約】【課題】小型の同期整流コントローラを提供する。【解決手段】マルチプレクサ４１０は、第１状態φ１において第１ドレインピンＤ１の電圧ＶＤ１を選択し、第２状態φ２において第２ドレインピンＤ２の電圧ＶＤ２を選択する。パルス発生器４２０はマルチプレクサ４１０の出力電圧ＶＤにもとづいて、パルス信号ＳＰを生成する。駆動回路４３０は、第１状態φ１において、パルス信号ＳＰに応じて第１同期整流トランジスタＭ２１をスイッチングし、第２状態φ２において、パルス信号ＳＰに応じて第２同期整流トランジスタＭ２２をスイッチングする。フェーズコントローラ４４０は、第１状態φ１と第２状態φ２を切りかえる。【選択図】図２
2018098998.tif 000002
【特許請求の範囲】
【請求項１】
絶縁同期整流型のＤＣ／ＤＣコンバータの同期整流コントローラであって、
第１同期整流トランジスタのゲートと接続されるべき第１ゲートピンと、
前記第１同期整流トランジスタのドレインと接続されるべき第１ドレインピンと、
第２同期整流トランジスタのゲートと接続されるべき第２ゲートピンと、
前記第２同期整流トランジスタのドレインと接続されるべき第２ドレインピンと、
接地と接続されるべきソースピンと、
第１状態において前記第１ドレインピンの電圧を選択し、第２状態において前記第２ドレインピンの電圧を選択するマルチプレクサと、
前記マルチプレクサの出力電圧にもとづいて、パルス信号を生成するパルス発生器と、
前記第１状態において前記パルス信号に応じて前記第１同期整流トランジスタをスイッチングし、前記第２状態において前記パルス信号に応じて前記第２同期整流トランジスタをスイッチングする駆動回路と、
前記第１状態と前記第２状態を切りかえるフェーズコントローラと、
を備えることを特徴とする同期整流コントローラ。
【請求項２】
前記駆動回路は、
前記第１同期整流トランジスタを駆動する第１ドライバと、
前記第２同期整流トランジスタを駆動する第２ドライバと、
前記第１状態において前記パルス信号を前記第１ドライバに供給し、前記第２ドライバにオフレベルの信号を供給し、前記第２状態において前記パルス信号を前記第２ドライバに供給し、前記第１ドライバにオフレベルの信号を供給するデマルチプレクサと、
を含むことを特徴とする請求項１に記載の同期整流コントローラ。
【請求項３】
前記パルス発生器は、
前記マルチプレクサの出力電圧を第１しきい値と比較し、セット信号を生成するセットコンパレータと、
前記マルチプレクサの出力電圧を第２しきい値と比較し、リセット信号を生成するリセットコンパレータと、
前記セット信号に応じてオンレベルに遷移し、前記リセット信号に応じてオフレベルに遷移する前記パルス信号を生成するロジック回路と、
を含むことを特徴とする請求項１または２に記載の同期整流コントローラ。
【請求項４】
前記フェーズコントローラは、前記第１同期整流トランジスタおよび前記第２同期整流トランジスタのターンオフに対応する前記パルス信号のエッジに応じて、前記第１状態と前記第２状態を切りかえることを特徴とする請求項１から３のいずれかに記載の同期整流コントローラ。
【請求項５】
前記フェーズコントローラは、クロック端子に前記パルス信号の反転信号を受け、入力端子に自身の反転出力を受けるフリップフロップを含み、前記フリップフロップの状態に応じて、前記第１状態と前記第２状態を切りかえることを特徴とする請求項１から４のいずれかに記載の同期整流コントローラ。
【請求項６】
前記第１状態において前記第１しきい値および前記第２しきい値は前記第１同期整流トランジスタのソース電圧を基準に生成され、前記第２状態において前記第１しきい値および前記第２しきい値は前記第２同期整流トランジスタのソース電圧を基準に生成されることを特徴とする請求項１から５のいずれかに記載の同期整流コントローラ。
【請求項７】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から６のいずれかに記載の同期整流コントローラ。
【請求項８】
請求項１から７のいずれかに記載の同期整流コントローラを備えることを特徴とする絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項９】
一次巻線および二次巻線を有するトランスと、
前記一次巻線と直列に接続される共振キャパシタと、
前記一次巻線と前記共振キャパシタの直列接続に交流電圧を印加するインバータと、
前記二次巻線と接続される第１同期整流トランジスタおよび第２同期整流トランジスタと、
第１状態において前記第１同期整流トランジスタのドレイン電圧を選択し、第２状態において前記第２同期整流トランジスタのドレイン電圧を選択するマルチプレクサと、
前記マルチプレクサの出力電圧にもとづいて、パルス信号を生成するパルス発生器と、
前記第１状態において前記パルス信号に応じて前記第１同期整流トランジスタをスイッチングし、前記第２状態において前記パルス信号に応じて前記第２同期整流トランジスタをスイッチングする駆動回路と、
前記パルス信号に応じて前記第１状態と前記第２状態を切りかえるフェーズコントローラと、
を備えることを特徴とする絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項１０】
前記駆動回路は、
前記第１同期整流トランジスタを駆動する第１ドライバと、
前記第２同期整流トランジスタを駆動する第２ドライバと、
前記第１状態において前記パルス信号を前記第１ドライバに供給し、前記第２ドライバにオフレベルの信号を供給し、前記第２状態において前記パルス信号を前記第２ドライバに供給し、前記第１ドライバにオフレベルの信号を供給するデマルチプレクサと、
を含むことを特徴とする請求項９に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項１１】
前記パルス発生器は、
前記マルチプレクサの出力電圧を第１しきい値と比較し、セット信号を生成するセットコンパレータと、
前記マルチプレクサの出力電圧を第２しきい値と比較し、リセット信号を生成するリセットコンパレータと、
前記セット信号に応じてオンレベルに遷移し、前記リセット信号に応じてオフレベルに遷移する前記パルス信号を生成するロジック回路と、
を含むことを特徴とする請求項９または１０に記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項１２】
前記フェーズコントローラは、前記第１同期整流トランジスタおよび前記第２同期整流トランジスタのターンオフに対応する前記パルス信号のエッジに応じて、前記第１状態と前記第２状態を切りかえることを特徴とする請求項９から１１のいずれかに記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項１３】
前記フェーズコントローラは、クロック端子に前記パルス信号の反転信号を受け、入力端子に自身の反転出力を受けるフリップフロップを含み、前記フリップフロップの状態に応じて、前記第１状態と前記第２状態を切りかえることを特徴とする請求項９から１２のいずれかに記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
【請求項１４】
負荷と、
商用交流電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧して負荷に供給する請求項８から１３のいずれかに記載の絶縁同期整流型ＤＣ／ＤＣコンバータと、
を備えることを特徴とする電子機器。
【請求項１５】
商用交流電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧して負荷に供給する請求項８から１３のいずれかに記載の絶縁同期整流型ＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源アダプタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁同期整流型ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
ＡＣ／ＤＣコンバータをはじめとする様々な電源回路に、絶縁型のＤＣ／ＤＣコンバータが利用される。近年、絶縁型のＤＣ／ＤＣコンバータとして、ＬＬＣ共振コンバータが普及し始めている。
【０００３】
図１は、ＬＬＣ共振コンバータの回路図である。ＬＬＣ共振コンバータ２００Ｒは、トランスＴ１、共振キャパシタＣｒ、インバータ２０２、一次側コントローラ３００、整流ダイオードＤ２１，Ｄ２２、出力キャパシタＣ１を備える。Ｌｒは、トランスＴ１の漏れインダクタンスを表す。
【０００４】
漏れインダクタンスＬｒ、一次巻線Ｗ１および共振キャパシタＣｒはＬＬＣ型の直列共振回路を形成している。インバータ２０２は、ハイサイドトランジスタＭ１１およびローサイドトランジスタＭ１２を含むハーフブリッジ回路である。インバータ２０２は、直流電圧ＶＩＮを受け、直列共振回路の両端間に交流の駆動信号を印加する。
【０００５】
トランスＴ１の二次巻線Ｗ２１，Ｗ２２には、整流ダイオードＤ２１，Ｄ２２が接続される。ＬＬＣ共振コンバータ２００Ｒは、出力キャパシタＣ１に生ずる出力電圧ＶＯＵＴを、図示しない負荷に供給する。
【０００６】
一次側コントローラ３００は、出力電圧ＶＯＵＴに応じたフィードバック信号ＶＦＢを受け、出力電圧ＶＯＵＴがその目標電圧ＶＯＵＴ（ＲＥＦ）に近づくように、インバータ２０２をフィードバック制御する。たとえば一次側コントローラ３００は、インバータ２０２のスイッチング周波数を変化させることにより、出力電圧ＶＯＵＴを調節する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１６−１６３４７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＬＬＣ共振コンバータのさらなる高効率化のためには、二次側の整流ダイオードＤ２１，Ｄ２２をＭＯＳＦＥＴに置換した同期整流型が有力である。同期整流型の場合、二次側の同期整流トランジスタのスイッチングを制御する同期整流コントローラが必要となるため、実装面積（回路面積）が増加する。
【０００９】
本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、小型の同期整流コントローラの提供にある。
【課題を解決するための手段】
【００１０】
本発明のある態様は、絶縁同期整流型のＤＣ／ＤＣコンバータの同期整流コントローラに関する。同期整流コントローラは、第１同期整流トランジスタのゲートと接続されるべき第１ゲートピンと、第１同期整流トランジスタのドレインと接続されるべき第１ドレインピンと、第２同期整流トランジスタのゲートと接続されるべき第２ゲートピンと、第２同期整流トランジスタのドレインと接続されるべき第２ドレインピンと、接地と接続されるべきソースピンと、第１状態において第１ドレインピンの電圧を選択し、第２状態において第２ドレインピンの電圧を選択するマルチプレクサと、マルチプレクサの出力電圧にもとづいてパルス信号を生成するパルス発生器と、第１状態においてパルス信号に応じて第１同期整流トランジスタをスイッチングし、第２状態においてパルス信号に応じて第２同期整流トランジスタをスイッチングする駆動回路と、第１状態と第２状態を切りかえるフェーズコントローラと、を備える。
【００１１】
この態様によると、第１同期整流トランジスタと第２同期整流トランジスタの２つの駆動系統において、パルス発生器を共通化することにより、同期整流コントローラの回路面積を小さくでき、ひいてはＤＣ／ＤＣコンバータの回路面積を小さくできる。
【００１２】
パルス発生器は、マルチプレクサの出力電圧を第１しきい値と比較し、セット信号を生成するセットコンパレータと、マルチプレクサの出力電圧を第２しきい値と比較し、リセット信号を生成するリセットコンパレータと、セット信号に応じてオンレベルに遷移し、リセット信号に応じてオフレベルに遷移するパルス信号を生成するロジック回路と、を含んでもよい。これにより２個のコンパレータと１個のロジック回路に相当する面積を小さくできる。
【００１３】
駆動回路は、第１同期整流トランジスタを駆動する第１ドライバと、第２同期整流トランジスタを駆動する第２ドライバと、第１状態においてパルス信号を第１ドライバに供給し、第２ドライバにオフレベルの信号を供給し、第２状態においてパルス信号を第２ドライバに供給し、第１ドライバにオフレベルの信号を供給するデマルチプレクサと、を含んでもよい。
【００１４】
フェーズコントローラは、第１同期整流トランジスタおよび第２同期整流トランジスタのターンオフに対応するパルス信号のエッジに応じて、第１状態と第２状態を切りかえてもよい。これにより第１同期整流トランジスタと第２同期整流トランジスタの同時オンを防止できる。
【００１５】
フェーズコントローラは、クロック端子にパルス信号の反転信号を受け、入力端子に自身の反転出力を受けるフリップフロップを含み、フリップフロップの状態に応じて、第１状態と第２状態を切りかえてもよい。
【００１６】
同期整流コントローラは、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００１７】
本発明の別の態様は絶縁同期整流型ＤＣ／ＤＣコンバータに関する。絶縁同期整流型ＤＣ／ＤＣコンバータは、上述の同期整流コントローラを備えてもよい。
【００１８】
本発明の別の態様は、絶縁同期整流型ＤＣ／ＤＣコンバータである。この絶縁同期整流型ＤＣ／ＤＣコンバータは、一次巻線および二次巻線を有するトランスと、一次巻線と直列に接続される共振キャパシタと、一次巻線と共振キャパシタの直列接続に交流電圧を印加するインバータと、二次巻線と接続される第１同期整流トランジスタおよび第２同期整流トランジスタと、第１状態において第１同期整流トランジスタのドレイン電圧を選択し、第２状態において第２同期整流トランジスタのドレイン電圧を選択するマルチプレクサと、マルチプレクサの出力電圧にもとづいてパルス信号を生成するパルス発生器と、第１状態においてパルス信号に応じて第１同期整流トランジスタをスイッチングし、第２状態においてパルス信号に応じて第２同期整流トランジスタをスイッチングする駆動回路と、第１状態と第２状態を切りかえるフェーズコントローラと、を備える。
【００１９】
パルス発生器は、マルチプレクサの出力電圧を第１しきい値と比較し、セット信号を生成するセットコンパレータと、マルチプレクサの出力電圧を第２しきい値と比較し、リセット信号を生成するリセットコンパレータと、セット信号に応じてオンレベルに遷移し、リセット信号に応じてオフレベルに遷移するパルス信号を生成するロジック回路と、を含んでもよい。
【００２０】
駆動回路は、第１同期整流トランジスタを駆動する第１ドライバと、第２同期整流トランジスタを駆動する第２ドライバと、第１状態においてパルス信号を第１ドライバに供給し、第２ドライバにオフレベルの信号を供給し、第２状態においてパルス信号を第２ドライバに供給し、第１ドライバにオフレベルの信号を供給するデマルチプレクサと、を含んでもよい。
【００２１】
フェーズコントローラは、第１同期整流トランジスタおよび第２同期整流トランジスタのターンオフに対応するパルス信号のエッジに応じて、第１状態と第２状態を切りかえてもよい。これにより第１同期整流トランジスタと第２同期整流トランジスタの同時オンを防止できる。
【００２２】
フェーズコントローラは、クロック端子にパルス信号の反転信号を受け、入力端子に自身の反転出力を受けるフリップフロップを含み、フリップフロップの状態に応じて、第１状態と第２状態を切りかえてもよい。
【００２３】
本発明の別の態様は電子機器に関する。電子機器は、負荷と、商用交流電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧して負荷に供給する上述の絶縁同期整流型ＤＣ／ＤＣコンバータと、を備えてもよい。
【００２４】
本発明の別の態様は電源アダプタに関する。電源アダプタは、商用交流電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧して負荷に供給する上述の絶縁同期整流型ＤＣ／ＤＣコンバータと、を備えてもよい。
【００２５】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。さらに、この課題を解決するための手段の記載は、すべての欠くべからざる特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【００２６】
本発明のある態様によれば、同期整流コントローラ、ひいてはＤＣ／ＤＣコンバータを小型化できる。
【図面の簡単な説明】
【００２７】
【図１】ＬＬＣ共振コンバータの回路図である。
【図２】実施の形態に係る絶縁型のＤＣ／ＤＣコンバータの回路図である。
【図３】同期整流コントローラの具体的な構成例を示す回路図である。
【図４】図３の同期整流コントローラの動作波形図である。
【図５】同期整流コントローラのパルス発生器の変形例を示す回路図である。
【図６】駆動回路の変形例を示す回路図である。
【図７】ＤＣ／ＤＣコンバータを備えるＡＣ／ＤＣコンバータの回路図である。
【図８】ＡＣ／ＤＣコンバータを備えるＡＣアダプタを示す図である。
【図９】図９（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータを備える電子機器を示す図である。
【発明を実施するための形態】
【００２８】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２９】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００３０】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００３１】
図２は、実施の形態に係る絶縁型のＤＣ／ＤＣコンバータ２００の回路図である。ＤＣ／ＤＣコンバータ２００は、たとえばＬＬＣ共振コンバータであり、その入力端子Ｐ１に入力電圧ＶＩＮを受け、所定の目標電圧に安定化された直流の出力電圧ＶＯＵＴを生成し、その出力端子Ｐ２に接続される負荷（不図示）に供給する。
【００３２】
ＤＣ／ＤＣコンバータ２００は同期整流型であり、インバータ２０２、フィードバック回路２０４、共振キャパシタＣｒ、トランスＴ１、同期整流トランジスタＭ２１，Ｍ２２、出力キャパシタＣ１、一次側コントローラ３００、同期整流コントローラ（二次側コントローラ）４００を備える。
【００３３】
トランスＴ１は、一次巻線Ｗ１および二次巻線Ｗ２１，Ｗ２２を有する。ＤＣ／ＤＣコンバータ２００の一次側において、共振キャパシタＣｒ、トランスＴ１の漏れインダクタンスＬｒおよびトランスＴ１の一次巻線Ｗ１はＬＬＣ型の直列共振回路２０６を形成する。インバータ２０２は、ハイサイドトランジスタＭ１１、ローサイドトランジスタＭ１２を含むハーフブリッジ回路であり、その出力２０３は直列共振回路２０６と接続され、直列共振回路２０６の両端間に、交流の駆動電圧ＶＤＲＶを印加する。
【００３４】
第１同期整流トランジスタＭ２１のソースは接地され、そのドレインは二次巻線Ｗ２１の一端と接続される。同様に第２同期整流トランジスタＭ２２のソースは接地され、そのドレインは二次巻線Ｗ２２の一端と接続される。２つの二次巻線Ｗ２１、二次巻線Ｗ２２の接続ノードは出力端子Ｐ２と接続されており、出力キャパシタＣ１は出力端子Ｐ２と接地の間に設けられる。
【００３５】
同期整流コントローラ４００は、ひとつの半導体基板に集積化されたＩＣ（Integrated Circuit）であり、第１同期整流トランジスタＭ２１および第２同期整流トランジスタＭ２２を駆動する。
【００３６】
フィードバック回路２０４は、ＤＣ／ＤＣコンバータ２００の出力電圧ＶＯＵＴに応じたフィードバック電圧ＶＦＢを生成する。一次側コントローラ３００は、フィードバック電圧ＶＦＢを受け、出力電圧ＶＯＵＴがその目標電圧ＶＯＵＴ（ＲＥＦ）と一致するように、インバータ２０２を制御する。フィードバック回路２０４および一次側コントローラ３００は、公知技術を用いればよく、その構成や制御方法は特に限定されない。
【００３７】
たとえばフィードバック回路２０４は、シャントレギュレータとフォトカプラの組み合わせで構成できる。シャントレギュレータは、出力電圧ＶＯＵＴと基準電圧の誤差に応じたカソード電流を生成する。フォトカプラは、シャントレギュレータが生成するカソード電流が順電流として流れるように接続され、フォトカプラの受光素子に流れるコレクタ電流に応じたフィードバック電圧ＶＦＢを発生してもよい。一次側コントローラ３００は、フィードバック電圧ＶＦＢに応じたスイッチング周波数でインバータ２０２を駆動してもよい。
【００３８】
以上がＤＣ／ＤＣコンバータ２００の全体の構成である。続いて同期整流コントローラ４００の構成を説明する。同期整流コントローラ４００は、第１ゲートピンＧ１、第２ゲートピンＧ２、第１ドレインピンＤ１、第２ドレインピンＤ２、第１ソースピンＳ１、第２ソースピンＳ２を備える。
【００３９】
第１ゲートピンＧ１、第２ゲートピンＧ２はそれぞれ、第１同期整流トランジスタＭ２１、第２同期整流トランジスタＭ２２のゲートと接続される。また第１ソースピンＳ１、第２ソースピンＳ２はそれぞれ、第１同期整流トランジスタＭ２１、第２同期整流トランジスタＭ２２のソースと接続される。第１ソースピンＳ１、第２ソースピンＳ２は、等価回路上は同じ電位であるが、配線のインピーダンスが無視できない場合、それぞれの電位は異なっていると把握される。以下、それぞれの電位をＶＧＮＤ１，ＶＧＮＤ２と記す。
【００４０】
第１同期整流トランジスタＭ２１のソースと第２同期整流トランジスタＭ２２のソースの間の配線インピーダンスが十分に小さく、その影響が無視できる場合、同期整流コントローラ４００には、ひとつのソースピンを設け、ひとつのソースピンを接地すればよい。
【００４１】
同期整流コントローラ４００は、マルチプレクサ４１０、パルス発生器４２０、駆動回路４３０、フェーズコントローラ４４０を備える。同期整流コントローラ４００は、第１状態φ１と第２状態φ２を交互に遷移する。
【００４２】
マルチプレクサ４１０は、第１ドレインピンＤ１および第２ドレインピンＤ２と接続される２入力を有するセレクタである。マルチプレクサ４１０は、第１状態φ１において第１ドレインピンＤ１の電圧、すなわち第１同期整流トランジスタＭ２１のドレイン電圧ＶＤ２１を選択し、第２状態φ２において第２ドレインピンＤ２の電圧、すなわち第２同期整流トランジスタＭ２２のドレイン電圧ＶＤ２２を選択する。
【００４３】
パルス発生器４２０は、マルチプレクサ４１０の出力電圧ＶＤにもとづいて、パルス信号ＳＰを生成する。
【００４４】
駆動回路４３０は、第１状態φ１において、パルス信号ＳＰに応じて第１同期整流トランジスタＭ２１をスイッチングし、第２状態φ２において、パルス信号ＳＰに応じて第２同期整流トランジスタＭ２２を駆動する。
【００４５】
フェーズコントローラ４４０は、第１状態φ１と第２状態φ２を切りかえる。たとえばフェーズコントローラ４４０は、パルス信号ＳＰに応じて、第１状態φ１と第２状態φ２を示す制御信号ＳＣＮＴを生成する。本実施の形態では、制御信号ＳＣＮＴのハイレベルが第１状態φ１に、ローレベルが第２状態φ２に割り当てられる。
【００４６】
図３は、同期整流コントローラ４００の具体的な構成例を示す回路図である。図３には、ＤＣ／ＤＣコンバータ２００の二次側のみを示す。
【００４７】
ドレインピンＤ１，Ｄ２には、同期整流コントローラ４００の耐圧を超えるような高電圧が発生する。そこで同期整流コントローラ４００の内部のドレインピンＤ１，Ｄ２からマルチプレクサ４１０に至る経路にはクランプ回路４０２が設けられる。クランプ回路４０２はドレインピンＤ１，Ｄ２に入力されるドレイン電圧ＶＤ１，ＶＤ２を同期整流コントローラ４００の耐圧より低く定められた上限レベルを超えないようにクランプする。
【００４８】
駆動回路４３０は、第１ドライバ４３２、第２ドライバ４３４、デマルチプレクサ４３６を備える。第１ドライバ４３２は第１同期整流トランジスタＭ２１を駆動する。第２ドライバ４３４は、第２同期整流トランジスタＭ２２を駆動する。デマルチプレクサ４３６は、第１状態φ１において、パルス発生器４２０が生成したパルス信号ＳＰを第１ドライバ４３２に供給し、第２ドライバ４３４にオフレベルの信号を供給する。またデマルチプレクサ４３６は第２状態φ２においてパルス信号ＳＰを第２ドライバ４３４に供給し、第１ドライバ４３２にオフレベルの信号を供給する。
【００４９】
パルス発生器４２０は、セットコンパレータ４２２、リセットコンパレータ４２４、ロジック回路４２６を備える。セットコンパレータ４２２は、マルチプレクサ４１０の出力電圧（単にドレイン電圧ともいう）ＶＤを第１しきい値ＶＴＨ１と比較し、セット信号ＳＳＥＴを生成する。第１しきい値ＶＴＨ１は負電圧であり、たとえば−１５０ｍＶ程度に設定してもよい。セット信号ＳＳＥＴは、ドレイン電圧ＶＤが第１しきい値ＶＴＨ１を上から下にクロスすると、つまりＶＤ＜ＶＴＨ１となると、アサート（たとえばハイレベル）される。
【００５０】
リセットコンパレータ４２４は、ドレイン電圧ＶＤを第２しきい値ＶＴＨ２と比較し、リセット信号ＳＲＥＳＥＴを生成する。第２しきい値ＶＴＨ２は、第１しきい値ＶＴＨ１より高く定められたゼロ近傍の負電圧であり、たとえば−２０ｍＶ程度に設定してもよい。リセット信号ＳＲＥＳＥＴは、ドレイン電圧ＶＤが第２しきい値ＶＴＨ２を下から上にクロスすると、つまりＶＤ＞ＶＴＨ２となると、アサート（たとえばハイレベル）される。
【００５１】
ロジック回路４２６は、セット信号ＳＳＥＴのアサートに応じてオンレベル（ハイレベル）に遷移し、リセット信号ＳＲＥＳＥＴのアサートに応じてオフレベル（ハイレベル）に遷移するパルス信号ＳＰを生成する。たとえばロジック回路４２６は、ＳＲ（Set/Reset）フリップフロップで構成してもよい。
【００５２】
フェーズコントローラ４４０は、パルス信号ＳＰのネガエッジをトリガとして、言い換えれば、同期整流トランジスタＭ２１，Ｍ２２それぞれのターンオフを契機として、第１状態φ１と第２状態φ２を交互に切りかえる。
【００５３】
フェーズコントローラ４４０は、フリップフロップ４４２、インバータ４４４，４４６を含む。インバータ４４４は、パルス信号ＳＰを反転する。インバータ４４６は、フリップフロップ４４２の出力Ｑを反転する。フリップフロップ４４２は、クロック端子にパルス信号ＳＰの反転信号＃ＳＰを受け、入力端子（Ｄ）に自身の反転出力＃Ｑを受ける。これによりフリップフロップ４４２の出力Ｑは、パルス信号ＳＰのネガエッジごとに反転する。フェーズコントローラ４４０は、フリップフロップ４４２の状態に応じて、第１状態φ１と第２状態φ２を切りかえる。図３では、インバータ４４６の出力＃Ｑを制御信号ＳＣＮＴとしているが、その限りではなく、フリップフロップ４４２の出力Ｑを制御信号ＳＣＮＴとしてもよい。
【００５４】
以上が同期整流コントローラ４００の構成である。続いてＤＣ／ＤＣコンバータ２００の動作を説明する。
【００５５】
図４は、図３の同期整流コントローラ４００の動作波形図である。時刻ｔ０より前は第２状態φ２である。時刻ｔ０のパルス信号ＳＰのネガエッジをトリガとして、つまり第２同期整流トランジスタＭ２２のターンオフをトリガとして第１状態φ１にセットされる。第１状態φ１ではマルチプレクサ４１０の出力電圧ＶＤは、第１ドレインピンＤ１の電圧ＶＤ１と等しい。時刻ｔ１にドレイン電圧ＶＤ（つまりＶＤ１）が第１しきい値ＶＴＨ１より低くなると、セット信号ＳＳＥＴがアサートされ、パルス信号ＳＰがオンレベル（ハイレベル）に変化する。
【００５６】
第１状態φ１では、パルス信号ＳＰは第１ゲートピンＧ１を介して第１同期整流トランジスタＭ２１のゲートに供給され、したがって第１同期整流トランジスタＭ２１がターンオンする。第１同期整流トランジスタＭ２１がターンオンすると、その両端間に電圧降下ＲＯＮ１×ＩＳ１が発生する。ＲＯＮ１は第１同期整流トランジスタＭ２１のオン抵抗であり、電流ＩＳ１は二次巻線Ｗ２１および第１同期整流トランジスタＭ２１に流れる二次電流である。
【００５７】
二次電流ＩＳ１が小さくなると、ドレイン電圧ＶＤ１が０Ｖに近づいていく。そして時刻ｔ２に第２しきい値ＶＴＨ２を超えると（ゼロカレント状態）、リセット信号ＳＲＥＳＥＴがアサートされ、パルス信号ＳＰがオフレベル（ローレベル）に変化する。これにより第１同期整流トランジスタＭ２１がターンオフする。
【００５８】
そしてパルス信号ＳＰがオフレベルに変化すると、第２状態φ２に切りかえられる。第２状態φ２ではマルチプレクサ４１０の出力電圧ＶＤは、第２ドレインピンＤ２の電圧ＶＤ２と等しい。時刻ｔ３にドレイン電圧ＶＤ（つまりＶＤ２）が第１しきい値ＶＴＨ１より低くなると、セット信号ＳＳＥＴがアサートされ、パルス信号ＳＰがオンレベル（ハイレベル）に変化する。
【００５９】
第２状態φ２では、パルス信号ＳＰは第２ゲートピンＧ２を介して第２同期整流トランジスタＭ２２のゲートに供給され、したがって第２同期整流トランジスタＭ２２がターンオンする。第２同期整流トランジスタＭ２２がターンオンすると、その両端間に電圧降下ＲＯＮ２×ＩＳ２が発生する。ＲＯＮ２は第２同期整流トランジスタＭ２２のオン抵抗であり、電流ＩＳ２は二次巻線Ｗ２２および第２同期整流トランジスタＭ２２に流れる二次電流である。
【００６０】
二次電流ＩＳ２が小さくなると、ドレイン電圧ＶＤ２が０Ｖに近づいていく。そして時刻ｔ４に第２しきい値ＶＴＨ４を超えると、リセット信号ＳＲＥＳＥＴがアサートされ、パルス信号ＳＰがオフレベル（ローレベル）に変化する。これにより第２同期整流トランジスタＭ２２がターンオフする。
【００６１】
そしてパルス信号ＳＰがオフレベルに変化すると、第１状態φ１に切りかえられる。同期整流コントローラ４００は、時刻ｔ０〜ｔ４の動作を繰り返す。
【００６２】
以上が同期整流コントローラ４００の動作である。続いてその利点を説明する。
同期整流コントローラ４００の利点は、比較技術との対比によって明確となる。比較技術では、第１同期整流トランジスタＭ２１と、第２同期整流トランジスタＭ２２の駆動のために２系統のパルス発生器が設けられ、２系統のパルス発生器を交互に動作させることにより、図４と同様の動作が実現できる。
【００６３】
同期整流コントローラ４００によれば、第１同期整流トランジスタＭ２１と第２同期整流トランジスタＭ２２の２つの駆動系統においてパルス発生器４２０を共通化することにより、比較技術に比べて回路面積を小さくできる。
【００６４】
より詳しくは図３の同期整流コントローラ４００では、２個のコンパレータ４２２，４２４、ロジック回路４２６の１個のフリップフロップが２系統で共通化される。セットコンパレータ４２２、リセットコンパレータ４２４には高精度が要求されるため、それらの回路面積は非常に大きくなる。したがって、コンパレータを２個削減できることによる回路面積の削減の効果は非常に大きい。
【００６５】
加えて、製品出荷前にセットコンパレータ４２２、リセットコンパレータ４２４の精度を高めるために、それらのオフセットを調節するトリミング処理が実行される場合がある。図３の同期整流コントローラ４００では、比較技術と比べてコンパレータの個数が経るため、トリミング処理の時間を短縮できる。
【００６６】
また比較技術では、第１同期整流トランジスタＭ２１と第２同期整流トランジスタＭ２２が同時にオンするリスクがあるため、それを防止するためのタイミング制御や工夫画必要となる。これに対して同期整流コントローラ４００によれば、パルス信号ＳＰのネガエッジをトリガとして、第１状態φ１と第２状態φ２を切りかえることにより、第１同期整流トランジスタＭ２１と第２同期整流トランジスタＭ２２の同時オンの発生を防止できる。
【００６７】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００６８】
（第１変形例）
図５は、同期整流コントローラ４００のパルス発生器の変形例（４２０Ａ）を示す回路図である。同期整流コントローラ４００は、第１ソースピンＳ１と接続される第１グランドプレーン（グランド配線）４５０と、第２ソースピンＳ２と接続される第２グランドプレーン４５２を備える。
【００６９】
基準電圧源４２８，４２９は、スイッチ４２７を介して、第１グランドプレーン４５０、第２グランドプレーン４５２が選択的に接続可能となっている。基準電圧源４２８，４２９は、第１状態φ１において第１グランドプレーン４５０と接続され、第１同期整流トランジスタＭ２１のソース電圧ＶＳ１（ＶＧＮＤ１）を基準として、第１しきい値ＶＴＨ１，第２しきい値ＶＴＨ２を生成する。また基準電圧源４２８，４２９は、第２状態φ２において第２グランドプレーン４５２と接続され、第２同期整流トランジスタＭ２２のソース電圧ＶＳ２（ＶＧＮＤ２）基準として、第１しきい値ＶＴＨ１，第２しきい値ＶＴＨ２を生成する。
【００７０】
図３の等価回路上では、第１同期整流トランジスタＭ２１のソースと第２同期整流トランジスタＭ２２のソースは同電位ＶＳ１＝ＶＳ２（ＶＧＮＤ１＝ＶＧＮＤ２）であるが、実際のプリント基板上では、それらの間のインピーダンスが無視できず、電位差が生じる場合がある。図５の変形例によれば、第１状態φ１において、第１同期整流トランジスタＭ２１のドレインソース間電圧を、しきい値ＶＴＨ１，ＶＴＨ２と正確に比較することができ、同様に第２状態φ２において、第２同期整流トランジスタＭ２２のドレインソース間電圧を、しきい値ＶＴＨ１，ＶＴＨ２と比較することができる。これにより、２次側のゼロカレント状態を正確に検出できる。
【００７１】
（第２変形例）
図６は、駆動回路４３０の構成例（４３０Ａ）を示す回路図である。デマルチプレクサ４３６は、ＡＮＤゲート４６０，４６２、インバータ４６４を含む。インバータ４６４は、制御信号ＳＣＮＴを反転する。第１ＡＮＤゲート４６０はパルス信号ＳＰと制御信号ＳＣＮＴの論理積を生成し、第１ドライバ４３２に出力する。第２ＡＮＤゲート４６２はパルス信号ＳＰと制御信号ＳＣＮＴの反転信号＃ＳＣＮＴの論理積を生成し、第２ドライバ４３４に出力する。
【００７２】
（第３変形例）
一次側コントローラ３００は、ＤＣ／ＤＣコンバータ２００の二次側に配置されてもよい。一次側コントローラ３００は、出力電圧ＶＯＵＴが目標電圧と一致するように周波数が調節されるパルス信号を生成するパルス変調器を含んでもよい。一次側コントローラ３００は、パルストランスを介してインバータ２０２のハイサイドトランジスタＭ１１、ローサイドトランジスタＭ１２のゲートと接続され、パルス信号に応じたゲート駆動信号を、ハイサイドトランジスタＭ１１、ローサイドトランジスタＭ１２のゲートに供給してもよい。この場合、一次側コントローラ３００と同期整流コントローラ４００は、同一ＩＣに集積化されてもよい。
【００７３】
（第４変形例）
インバータ２０２と直列共振回路２０６の接続トポロジーは図２のそれに限定されない。たとえば直列共振回路２０６は、入力端子Ｐ１とインバータ２０２の出力端子２０３の間に設けられてもよい。またインバータ２０２は、フルブリッジインバータであってもよい。
【００７４】
（第５変形例）
第１同期整流トランジスタＭ２１、第２同期整流トランジスタＭ２２は、同期整流コントローラ４００と同一パッケージに内蔵されてもよい。
【００７５】
（用途）
続いて、実施の形態で説明したＤＣ／ＤＣコンバータ２００の用途を説明する。ＤＣ／ＤＣコンバータ２００は、ＡＣ／ＤＣコンバータ１００に用いることができる。図７は、ＤＣ／ＤＣコンバータ２００を備えるＡＣ／ＤＣコンバータ１００の回路図である。
【００７６】
ＡＣ／ＤＣコンバータ１００は、フィルタ１０２、整流回路１０４、平滑キャパシタ１０６およびＤＣ／ＤＣコンバータ２００を備える。フィルタ１０２は、交流電圧ＶＡＣのノイズを除去する。整流回路１０４は、交流電圧ＶＡＣを全波整流するダイオードブリッジ回路である。平滑キャパシタ１０６は、全波整流された電圧を平滑化し、直流電圧ＶＩＮを生成する。ＤＣ／ＤＣコンバータ２００は直流電圧ＶＩＮを受け、出力電圧ＶＯＵＴを生成する。整流回路１０４とＤＣ／ＤＣコンバータ２００の間には、力率改善（Power Factor Correction）回路が挿入されてもよい。
【００７７】
図８は、ＡＣ／ＤＣコンバータ１００を備えるＡＣアダプタ８００を示す図である。ＡＣアダプタ８００は、プラグ８０２、筐体８０４、コネクタ８０６を備える。プラグ８０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、コネクタ８０６から電子機器８１０に供給される。電子機器８１０は、ラップトップコンピュータ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。
【００７８】
図９（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータ１００を備える電子機器９００を示す図である。図９（ａ）、（ｂ）の電子機器９００はディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
プラグ９０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体９０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、同じ筐体９０４内に搭載される、マイコン、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。
【００７９】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００８０】
Ｐ１…入力端子、Ｐ２…出力端子、Ｍ１１…ハイサイドトランジスタ、Ｍ１２…ローサイドトランジスタ、Ｍ２１…第１同期整流トランジスタ、Ｍ２２…第２同期整流トランジスタ、Ｃ１…出力キャパシタ、Ｔ１…トランス、Ｗ１…一次巻線、Ｗ２１，Ｗ２２…二次巻線、Ｃｒ…共振キャパシタ、Ｌｒ…漏れインダクタンス、１００…ＡＣ／ＤＣコンバータ、１０２…フィルタ、１０４…整流回路、１０６…平滑キャパシタ、２００…ＤＣ／ＤＣコンバータ、２０２…インバータ、２０４…フィードバック回路、２０６…直列共振回路、３００…一次側コントローラ、４００…同期整流コントローラ、４０２…クランプ回路、４１０…マルチプレクサ、４２０…パルス発生器、４２２…セットコンパレータ、４２４…リセットコンパレータ、４２６…ロジック回路、４３０…駆動回路、４３２…第１ドライバ、４３４…第２ドライバ、４３６…デマルチプレクサ、４４０…フェーズコントローラ、４４２…フリップフロップ、４４４…インバータ、４５０…第１グランドプレーン、４５２…第２グランドプレーン、８００…ＡＣアダプタ、８０２…プラグ、８０４…筐体、８０６…コネクタ、８１０，９００…電子機器、９０２…プラグ、９０４…筐体。
【図１】
2018098998.tif 000003
【図２】
2018098998.tif 000004
【図３】
2018098998.tif 000005
【図４】
2018098998.tif 000006
【図５】
2018098998.tif 000007
【図６】
2018098998.tif 000008
【図７】
2018098998.tif 000009
【図８】
2018098998.tif 000010
【図９】
2018098998.tif 000011