(57)【要約】【課題】工程を増加させることなく外部電荷の侵入を抑制し、耐圧を維持できる半導体装置を提供する。【解決手段】この半導体装置は、半導体基板と、半導体基板の一面表層において環状に形成され、互いに異なる電位となる複数のガードリングと、を備える。それぞれのガードリングに対応してガードリングに沿って形成され、ガードリングと電気的に接続された複数の第１電極層と、第１電極層に絶縁層を介して積層され、絶縁層を貫通する中継層により第１電極層と電気的に接続された第２電極層と、をさらに備える。そして、第２電極層は、積層方向において、電位の異なる第１電極層の少なくとも一部とオーバーラップする。【選択図】図２
2018098254.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（３０）と、
前記半導体基板の一面（３０ａ）表層において環状に形成され、互いに異なる電位となる複数のガードリング（１０）と、を備える半導体装置であって、
それぞれの前記ガードリングに対応して前記ガードリングに沿って形成され、前記ガードリングと電気的に接続された複数の第１電極層（１１）と、
前記第１電極層に絶縁層（４１）を介して積層され、前記絶縁層を貫通する中継層（１３）により前記第１電極層と電気的に接続された第２電極層（１２）と、をさらに備え、
前記第２電極層は、積層方向において、電位の異なる前記第１電極層の少なくとも一部とオーバーラップする半導体装置。
【請求項２】
前記第２電極層は、前記第１電極層に対応して前記第１電極層と同数だけ形成され、
前記第２電極層は、隣り合う前記ガードリングに属する前記第１電極層とオーバーラップする請求項１に記載の半導体装置。
【請求項３】
前記第２電極層は、両隣の前記ガードリングに属する前記第１電極層とオーバーラップする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、耐圧向上のためのガードリングを備える半導体装置に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴやＩＧＢＴといったトランジスタにおいて、素子の耐圧を向上させる目的で、半導体基板内の電界集中を緩和すためのガードリングを設ける技術がある。ガードリングの電位が安定しているほど耐圧の変動を抑制することができる。
【０００３】
ところで、トランジスタは車両の制御にも用いられるが、トランジスタは車両の走行条件によっては過酷な環境にさらされる。例えば高い湿度下に置かれた場合には、水分に起因する外部電荷がガードリングの電位を変動させる原因となる。
【０００４】
特許文献１に記載の半導体装置では、ゲート電極やフィールドプレートおよびＬＯＣＯＳ酸化膜などの表面にＢＰＳＧ膜およびシリコン窒化膜を積層して水分の侵入防止を図っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１５−１３５９５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、もともと窒化膜を用いないプロセスにおいてシリコン窒化膜を積層することは、窒化膜形成のための工程を追加しなければならない。工程数の増加は、コスト面や量産の面でデメリットとなる。
【０００７】
また、特許文献１のような侵入防止用の窒化膜を用いず、外部電荷の侵入を物理的に阻止する構造として、ガードリング電極で蓋をする構造が考えられるが、ガードリングとガードリング電極とが導通しているため、ガードリングの電位の変動を抑制するという目的を達成することができない。つまり、耐圧が確保できなくなる虞がある。
【０００８】
そこで、本発明は上記問題点に鑑み、工程を増加させることなく外部電荷の侵入を抑制し、耐圧を維持できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
【００１０】
上記目的を達成するために、本発明は、半導体基板（３０）と、半導体基板の一面（３０ａ）表層において環状に形成され、互いに異なる電位となる複数のガードリング（１０）と、を備える半導体装置であって、それぞれのガードリングに対応してガードリングに沿って形成され、ガードリングと電気的に接続された複数の第１電極層（１１）と、第１電極層に絶縁層を介して積層され、絶縁層を貫通する中継層（１３）により第１電極層と電気的に接続された第２電極層（１２）と、をさらに備え、第２電極層は、積層方向において、電位の異なる第１電極層の少なくとも一部とオーバーラップする。
【００１１】
これによれば、互いにオーバーラップする第１電極層と第２電極層との間に電位差があるため、互いの電極層の間で電界を生じる。よって、侵入した外部電荷は第１電極層あるいは第２電極層のいずれか一方にトラップされ、ガードリングに到達する外部電荷の数を抑制することができる。すなわち、ガードリングの電位変動を抑制でき、素子の耐圧を安定させることができる。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態に係る半導体装置の概略構成を示す上面図である。
【図２】図１に示すＩＩ−ＩＩ線の沿う断面を示す断面図である。
【図３】図２に示す破線部ＩＩＩの拡大図である。
【図４】耐圧の電荷量依存性を示す図である。
【図５】変形例１に係る半導体装置の概略構成を示す断面図である。
【図６】第２実施形態に係る半導体装置の概略構成を示す断面図である。
【図７】変形例２に係る半導体装置の概略構成を示す断面図である。
【図８】変形例２に係る半導体装置の概略構成を示す断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。
【００１４】
（第１実施形態）
最初に、図１および図２を参照して、本実施形態に係る半導体装置の概略構成について説明する。
【００１５】
この半導体装置は、例えば半導体基板に絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が形成されて成る素子である。
【００１６】
図１に示すように、半導体装置１００は、ＩＧＢＴとしての機能を発揮するアクティブ領域Ａと、アクティブ領域Ａを取り囲む終端領域Ｂとを備えている。終端領域Ｂには、複数のガードリング１０およびチャネルストップ２０が形成されている。
【００１７】
以下では図２を参照し、特に終端部Ｂについて詳しく説明する。
【００１８】
図２に示すように、半導体装置１００は、終端領域Ｂにおいて、７つのガードリング１０ａ〜１０ｇ（まとめてガードリング１０と称する）と、各ガードリングに対応した第１電極層１１ａ〜１１ｇ（まとめて第１電極層１１と称する）と、各第１電極層に対応した第２電極層１２ａ〜１２ｇ（まとめて第２電極層１２と称する）と、を備えている。
【００１９】
ガードリング１０は、半導体基板３０の一面３０ａの表層に形成された半導体領域である。本実施形態における半導体基板３０はＮ導電型とされ、ガードリング１０はＰ導電型とされている。なお、チャネルストップ２０もガードリング１０と同様に半導体基板３０の一面３０ａの表層に形成された半導体領域であり、その導電型は半導体基板３０よりも不純物濃度が高いＮ導電型である。
【００２０】
ガードリング１０は、図１に示すように、ＩＧＢＴ等の素子が形成されたアクティブ領域Ａを取り囲むようにトラック状に形成されている。すなわち、ガードリング１０は、丸みを帯びた四角形状を成す環状の半導体領域である。本実施形態では、７つのガードリング１０ａ〜１０ｇがアクティブ領域Ａを取り囲むように、相互に接触しないように幾重に重なって形成されている。図２に示すように、ガードリング１０ａをもっともアクティブ領域Ａに近い側のガードリング１０とし、ガードリング１０ｇをアクティブ領域Ａからもっとも離れたガードリング１０とする。
【００２１】
アクティブ領域Ａは例えばＩＧＢＴであり、例えばエミッタ電位がＧＮＤレベルとされ、コレクタ電位が略８００Ｖであるとすれば、アクティブ領域Ａと終端領域Ｂとの境界におけるガードリング１０ａの電位はほぼＡＧＮＤとなる。一方、アクティブ領域Ａから離れるほどガードリング１０の電位はコレクタ電位に近づいていくため、例えばガードリング１０ｇの電位は略８００Ｖとなる。つまり、ガードリング１０の相互の電位関係は、ガードリング１０ｇがもっとも高電位であり、ガードリング１０ａがもっとも低電位となる。そして、各ガードリング１０は、互いに電位が異なる。
【００２２】
なお、チャネルストップ２０は、図１に示すように、アクティブ領域Ａに対してガードリング１０よりもさらに外側に環状に形成されている。
【００２３】
第１電極層１１は、図２に示すように、半導体基板３０の一面３０ａにおいて、一部がガードリング１０と接合された導体層である。第１電極層１１は例えばポリシリコンであり、例えばＳｉＯ２の絶縁層４０を介してガードリング１０上に積層されている。絶縁層４０の一部が半導体基板３０の厚さ方向に貫通しており、第１電極層１１とガードリング１０とが電気的に接合される。つまり、各ガードリング１０と、対応する第１電極層１１とは、それぞれ等電位である。
【００２４】
本実施形態における第１電極層１１は、７つの第１電極層１１ａ〜１１ｇにより構成されている。具体的には、ガードリング１０ａに対応して第１電極層１１ａが形成され、ガードリング１０ｂに対応して第１電極層１１ｂが形成され、ガードリング１０ｃに対応して第１電極層１１ｃが形成され、ガードリング１０ｄに対応して第１電極層１１ｄが形成され、ガードリング１０ｅに対応して第１電極層１１ｅが形成され、ガードリング１０ｆに対応して第１電極層１１ｆが形成され、ガードリング１０ｇに対応して第１電極層１１ｇが形成されている。
【００２５】
各第１電極層１１ａ〜１１ｇは、ガードリング１０ａ〜１０ｇに対応して形成されるので、その形状もガードリング１０の形状に準じる。具体的には、半導体基板３０の一面３０ａを正面視したとき、第１電極層１１の形状は、ガードリング１０と同様にトラック環状である。各第１電極層１１ａ〜１１ｇは互いに絶縁されており、互いの電位関係は、対応するガードリング１０の電位関係に等しい。
【００２６】
第２電極層１２は、図２に示すように、第１電極層１１の一面３０ａに沿う面において、一部が第１電極層１１と接合された導体層である。第２電極層１２は例えばアルミニウムであり、例えばＳｉＯ２の絶縁層４１を介して第１電極層１１上に積層されている。絶縁層４１の一部が積層方向に貫通しており、第２電極層１２と第２電極層１２とが電気的に接合される。つまり、各ガードリング１０と、対応する第１電極層１１と、対応する第２電極層１２とは、それぞれ等電位である。
【００２７】
なお、絶縁層４１の貫通孔内に形成され、第１電極層１１と第２電極層１２とを電気的に仲介する導体を中継層１３と称する。本実施形態における中継層１３はアルミニウムであり、第２電極層１２と一体的に形成されつつ、第１電極層１１に対してコンタクトとなっている。
【００２８】
本実施形態における第２電極層１２は、７つの第２電極層１２ａ〜１２ｇにより構成されている。具体的には、第１電極層１１ａに対応して第２電極層１２ａが形成され、第１電極層１１ｂに対応して第２電極層１２ｂが形成され、第１電極層１１ｃに対応して第２電極層１２ｃが形成され、第１電極層１１ｄに対応して第２電極層１２ｄが形成され、第１電極層１１ｅに対応して第２電極層１２ｅが形成され、第１電極層１１ｆに対応して第２電極層１２ｆが形成され、第１電極層１１ｇに対応して第２電極層１２ｇが形成されている。
【００２９】
各第２電極層１２ａ〜１２ｇは、第１電極層１１ａ〜１１ｇに対応して形成されるので、その形状も第１電極層１１の形状に準じる。具体的には、半導体基板３０の一面３０ａを正面視したとき、第２電極層１２の形状は、ガードリング１０および第１電極層１１と同様にトラック環状である。各第２電極層１２ａ〜１２ｇは互いに絶縁されており、互いの電位関係は、対応するガードリング１０の電位関係に等しい。
【００３０】
本実施形態における第２電極層１２は、半導体基板３０の一面３０ａを正面視したとき、隣り合うガードリング１０に対応する第１電極層１１の少なくとも一部とオーバーラップするように形成されている。図２に示すように、第２電極層１２ａは第１電極層１１ｂに一部オーバーラップし、第２電極層１２ｂは第１電極層１１ｃに一部オーバーラップし、第２電極層１２ｃは第１電極層１１ｄに一部オーバーラップし、第２電極層１２ｄは第１電極層１１ｅに一部オーバーラップし、第２電極層１２ｅは第１電極層１１ｆに一部オーバーラップし、第２電極層１２ｆは第１電極層１１ｇに一部オーバーラップしている。
【００３１】
なお、ガードリング１０ｇの外側にガードリング１０は存在しないから、第２電極層１２ｇは、どの第１電極層１１ともオーバーラップしていないが、半導体基板３０の電位がコレクタ電位と同電位になる箇所（空乏層端）まで延設されているとより好適である。
【００３２】
互いにオーバーラップする第１電極層１１および第２電極層１２は、それぞれが異なるガードリング１０に属する電極層なので、互いに電位が異なっている。
【００３３】
第２電極層１２上にはパッシベーション膜４２が形成されている。つまり、第２電極層１２はパッシベーション膜４２に被覆されて保護されている。
【００３４】
次に、図３および図４を参照して、本実施形態に係る半導体装置１００の作用効果について説明する。
【００３５】
図３は図２に示す断面図においてＩＩＩと示された部分の拡大図である。上記したように、ある第２電極層１２は、自身とは異なる電位の第１電極層１１の少なくとも一部とオーバーラップしている。図３においては、第２電極層１２ｂが、第１電極層１１ｃの一部とオーバーラップしている。第１電極層１１ｃは第２電極層１２ｂよりも高電位となっているから、第１電極層１１ｃと第２電極層１２ｂとを仲介する絶縁層４１中には、第１電極層１１ｃから第２電極層１２ｂに向かう電界が発生する。これにより、外部、例えばパッシベーション膜４２を通過して侵入した負電荷２００は、第１電極層１１ｃから第２電極層１２ｂに向かう電界に阻まれて、ガードリング１０まで到達しにくくなる。具体的には、負電荷２００は第１電極層１１ｃ側に引き寄せられてトラップされ、ガードリング１０に到達しにくくなる。したがって、ガードリング１０の電位変動を抑制することができる。且つ、この効果は、窒化膜を形成するなど、別途工程を追加することなく実現することができる。
【００３６】
発明者は、素子耐圧の電荷量依存性について調べた。ここで、電荷量とは外部電荷の電荷量である。発明者は、本実施形態のように、第２電極層１２が第１電極層１１にオーバーラップしている形態、および、比較例として第２電極層１２が形成されていない形態について耐圧を調べた。図４に示すように、正電荷、負電荷問わず、外部から導入される電荷が増加するにともなって、比較例とされた形態では耐圧が低下するのに対して、本実施形態の半導体装置１００は、耐圧の変動がない。すなわち、半導体装置１００は、外部電荷に対して耐圧を高く維持することができる。
【００３７】
（変形例１）
上記した実施形態では、低電位である第２電極層１２が、高電位である第１電極層１１の一部にオーバーラップする例について説明したが、相互の電位の関係は逆であっても良い。すなわち、本変形例に係る半導体装置１１０は、図５に示すように、第２電極層１２ｂは第１電極層１１ａに一部オーバーラップし、第２電極層１２ｃは第１電極層１１ｂに一部オーバーラップし、第２電極層１２ｄは第１電極層１１ｃに一部オーバーラップし、第２電極層１２ｅは第１電極層１１ｄに一部オーバーラップし、第２電極層１２ｆは第１電極層１１ｅに一部オーバーラップし、第２電極層１２ｇは第１電極層１１ｆに一部オーバーラップしている。
【００３８】
なお、このような形態であっても、最外周の第２電極層１２ｇは、半導体基板３０の電位がコレクタ電位と同電位になる箇所（空乏層端）まで延設されているとより好適である。
【００３９】
本変形例では、第１実施形態とは逆に、第２電極層１２から第１電極層１１に向かって電界が発生する。これにより、外部から侵入した負電荷は、第２電極層１２から第１電極層１１に向かう電界に阻まれて、ガードリング１０まで到達しにくくなる。具体的には、負電荷は第２電極層１２側に引き寄せられてトラップされ、ガードリング１０に到達しにくくなる。
【００４０】
（第２実施形態）
第１実施形態およびその変形例１では、第１電極層１１および第２電極層１２が、ガードリング１０の形成数と同数だけ形成される例について説明した。しかしながら、特に第２電極層１２については、ガードリング１０と同数である必要はない。本実施形態に係る半導体装置１２０は、第１電極層１１よりも第２電極層１２の数が少なくされている。
【００４１】
より具体的には、図６に示すように、第１電極層１１がガードリング１０と同数の７本であるのに対して、第２電極層１２は、第２電極層１２ａ，１２ｃ，１２ｅ，１２ｇの４本である。逆にいえば、第１電極層１１ｂ，１２ｄ，１１ｆに対応した第２電極層１２は形成されない。つまり、第１電極層１１ｂ，１２ｄ，１１ｆは第２電極層１２との電気的接触はない。
【００４２】
本実施形態における半導体装置１２０では、第２電極層１２ａが第１電極層１１ｂにオーバーラップしている。また、第２電極層１２ｃは、第１電極層１１ｃと同電位にされつつ、低電位の第１電極層１１ｂと高電位の第１電極層１１ｄにオーバーラップしている。同様に、第２電極層１２ｅは、第１電極層１１ｅと同電位にされつつ、低電位の第１電極層１１ｄと高電位の第１電極層１１ｆにオーバーラップしている。つまり、第２電極層１２は、自身が属するガードリング１０の両隣のガードリング１０に属する第１電極層１１とオーバーラップしている。
【００４３】
なお、第２電極層１２ｇは、低電位の第１電極層１１ｆにオーバーラップしつつ、反対側には半導体基板３０の電位がコレクタ電位と同電位になる箇所（空乏層端）まで延設されている。
【００４４】
これによれば、例えば第２電極層１２ｃに着目すると、第１電極層１１ｂとの間では第１電極層１１ｂに向かう電界が発生し、第１電極１１ｄとの間では第２電極層１２ｃに向かう電界が発生する。よって、第２電極層１２ｃと第１電極層１１ｂの間を侵入しようとする負電荷は第２電極層１２ｃに引き寄せられ、第２電極層１２ｃと第１電極層１１ｄの間を侵入しようとする負電荷は第１電極層１１ｄに引き寄せられて、いずれもトラップされる。これにより、窒化膜を形成するなど、別途工程を追加することなく、外部電荷がガードリング１０に到達しにくくなり、ガードリング１０の電位変動を抑制することができる。
【００４５】
（変形例２）
第２実施形態のように、第２電極層１２が、自身が属するガードリング１０の両隣のガードリング１０に属する第１電極層１１とオーバーラップしている例に限定されない。図７に示すように、本変形例における半導体装置１３０は、ガードリング１０ａに属する第２電極層１２ａが、第１電極層１１ｂ〜１１ｇを覆うようにオーバーラップしていても良い。
【００４６】
ただし、このような形態では、例えば第２電極層１２ａと第１電極層１１ｇとの間では電位差が過剰になりブレイクダウンを生じる虞がある。このため、図８に示すように、ガードリング１０がアクティブ領域Ａに対して外側に向かうにつれて、第１電極層１１と第２電極層１２との間に介在する絶縁層４１の厚さが厚くなるようにすると良い。
【００４７】
（その他の実施形態）
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００４８】
上記した各実施形態および変形例では、第２電極層１２の電位を、対応する第１電極層１１と同一にするように中継層１３を介して接続する例について説明したが、第２電極層１２を電気的に独立させ、エミッタ電位に対して負電荷に設定するようにしても良い。
【００４９】
また、上記した各実施形態および変形例では、第１電極層１１がポリシリコンにより形成され、第２電極層１２がアルミニウムにより形成される例について説明したが、これら電極層１１，１２は導電性であればその材質を問わない。例えば、第１電極層１１、第２電極層１２、および中継層１３をともにタングステンで一体的に形成しても良い。
【符号の説明】
【００５０】
１０…ガードリング，１１…第１電極層，１２…第２電極層，１３…中継層，３０…半導体基板，４１…絶縁層
【図１】
2018098254.tif 000003
【図２】
2018098254.tif 000004
【図３】
2018098254.tif 000005
【図４】
2018098254.tif 000006
【図５】
2018098254.tif 000007
【図６】
2018098254.tif 000008
【図７】
2018098254.tif 000009
【図８】
2018098254.tif 000010