(57)【要約】      （修正有）【課題】駆動トランジスターの閾値電圧のばらつきを適切に補償すると共に、補償動作の高速化を実現する。【解決手段】走査線と交差する第1データ転送線14−1と、第2データ転送線14−2と、それらの間の導通状態を制御する第１トランジスターとを備える電気光学装置であり、画素回路110は、第2データ転送線14-2と駆動トランジスターのゲート電極との間に接続された第2トランジスターと、駆動トランジスターの第1電流端とゲート電極とを導通させる第3トランジスターとを含む。二以上の第2データ転送線14−2が各々第１容量133を介して第1データ転送線14-1に接続される。第2データ転送線14−2を介して同一の第1データ転送線14-1に接続された画素回路110の集合を画素列とする。第2データ転送線14−2は、画素列に含まれる画素回路110の個数よりも少ない個数の画素回路110に対して設けられてなる。【選択図】図５
2018159928.tif 000002
【特許請求の範囲】
【請求項１】
走査線と、
第１データ転送線と、
第２データ転送線と、
前記第１データ転送線に接続された第１電極と、前記第２データ転送線に接続された第２電極とを含む第１容量と、
前記第１データ転送線と前記第２データ転送線とを、導通状態又は非導通状態にする第１トランジスターと、
前記第２データ転送線と前記走査線とに対応して設けられた画素回路と、
前記画素回路を駆動する駆動回路と、
を有し、
前記画素回路は、
ゲート電極、第１電流端、及び第２電流端を備える駆動トランジスターと、
前記第２データ転送線と、前記駆動トランジスターの前記ゲート電極との間に接続された第２トランジスターと、
前記駆動トランジスターの前記第１電流端と、前記駆動トランジスターの前記ゲート電極とを導通させるための第３トランジスターと、
前記駆動トランジスターを介して供給される電流の大きさに応じた輝度で発光する発光素子と、
を含み、
前記駆動回路は、
第１期間に、前記第１トランジスターをオンさせて前記第１データ転送線と前記第２データ転送線とを導通状態にすると共に、前記第２トランジスター及び前記第３トランジスターをオフさせて、前記第２データ転送線に初期電位を供給し、
前記第１期間に続く第２期間に、前記第１トランジスターをオフさせて前記第１データ転送線と前記第２データ転送線とを非導通状態にすると共に、前記第２トランジスター及び前記第３トランジスターをオンさせて、前記駆動トランジスターの前記第１電流端と、前記駆動トランジスターの前記ゲート電極とを導通させ、
前記第１データ転送線には、二以上の前記第２データ転送線が、それぞれ前記第１容量を介して接続され、前記第２データ転送線を介して同一の前記第１データ転送線に接続された前記画素回路の集合を画素列とすると、
前記第２データ転送線は、前記画素列に含まれる前記画素回路の個数よりも少ない個数の前記画素回路に対して設けられてなる、
ことを特徴とする電気光学装置。
【請求項２】
前記駆動トランジスターの前記第１電流端と、前記発光素子との間に接続された第４トランジスターを含む、
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記発光素子にリセット電位を供給するリセット電位供給線と、前記発光素子との間に接続された第５トランジスターを含む、
ことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記駆動回路は、
前記第２期間に続く第３期間において、前記第１トランジスター及び第３トランジスターをオフさせ、且つ、第２トランジスターをオンさせるとともに、指定階調に応じたデータ信号を保持する第２容量を、前記第１データ転送線に接続する、
ことを特徴とする請求項１乃至３のうちいずれか一項に記載の電気光学装置。
【請求項５】
第１データ転送線と、
第２データ転送線と、
前記第１データ転送線に接続された第１電極と、前記第２データ転送線に接続された第２電極とを含む第１容量と、
駆動トランジスターと、
前記駆動トランジスターの電気特性に応じた電位を前記第２電極及び前記第２データ転送線に出力する補償部と、
前記データ転送線及び前記第１電極の電位の変化量が階調レベルに応じた値となるように、前記データ転送線及び前記第１電極の電位を切り替えるデータ転送線駆動回路と、
前記駆動トランジスターの電気特性に応じた電位から前記変化量分に応じてシフトさせた電位に基づいて供給される電流の大きさに応じた輝度で発光する発光素子と、
を含み、
前記第１データ転送線は、Ｍ個の画素に対応して設けられており、
前記第２データ転送線は、ＭをＮｂで除した値であるＫ本に分割され、１本の前記第２データ転送線にはＮｂ個の画素が接続されてなる、
ことを特徴とする電気光学装置。
【請求項６】
請求項１乃至５のいずれかに記載の電気光学装置を備える、
ことを特徴とする電子機器。
【請求項７】
走査線と、
第１データ転送線と、
第２データ転送線と、
前記第１データ転送線に接続された第１電極と、前記第２データ転送線に接続された第２電極とを含む第１容量と、
前記第１データ転送線と前記第２データ転送線とを、導通状態又は非導通状態にする第１トランジスターと、
前記第２データ転送線と前記走査線とに対応して設けられた画素回路と、
を有し、
前記画素回路は、
ゲート電極、第１電流端、及び第２電流端を備える駆動トランジスターと、
前記第２データ転送線と、前記駆動トランジスターの前記ゲート電極との間に接続された第２トランジスターと、
前記駆動トランジスターの前記第１電流端と、前記駆動トランジスターの前記ゲート電極とを導通させるための第３トランジスターと、
前記駆動トランジスターを介して供給される電流の大きさに応じた輝度で発光する発光素子と、
を含み、前記第１データ転送線には、二以上の前記第２データ転送線が、それぞれ前記第１容量を介して接続され、前記第２データ転送線を介して同一の前記第１データ転送線に接続された前記画素回路の集合を画素列とすると、
前記第２データ転送線は、前記画素列に含まれる前記画素回路の個数よりも少ない個数の前記画素回路に対して設けられてなる、電気光学装置の駆動方法であって、
第１期間に、前記第１トランジスターをオンさせて前記第１データ転送線と前記第２データ転送線とを導通状態にすると共に、前記第２トランジスター及び前記第３トランジスターをオフさせて、前記第２データ転送線に初期電位を供給し、
前記第１期間に続く第２期間に、前記第１トランジスターをオフさせて前記第１データ転送線と前記第２データ転送線とを非導通状態にすると共に、前記第２トランジスター及び前記第３トランジスターをオンさせて、前記駆動トランジスターの前記第１電流端と、前記駆動トランジスターの前記ゲート電極とを導通させる、
ことを特徴とする電気光学装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電子機器、及び電気光学装置の駆動方法に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（以下、ＯＬＥＤ（Organic Light Emitting Diode）という）素子などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置の一般的な構成では、走査線とデータ線との交差に対応して、発光素子やトランジスターなどを含む画素回路が、表示すべき画像の画素に対応して設けられる。
このような構成において、画素の階調レベルに応じた電位のデータ信号が当該トランジスターのゲートに印加されると、当該トランジスターは、ゲート・ソース間の電圧に応じた電流を発光素子に供給する。これにより、当該発光素子は、階調レベルに応じた輝度で発光する。
【０００３】
トランジスターを発光強度の調節に用いる駆動方式では、各画素に設けられたトランジスターの閾値電圧がばらつくと、発光素子に流れる電流がばらつくため、表示画像の画質が低下してしまう。従って、画質の低下を防ぐためには、トランジスターの閾値電圧のばらつきを補償する必要がある。この補償に係る動作（以下、補償動作という）を実行する期間を補償期間といい、補償期間においては、当該トランジスターのドレイン及びゲートを、列ごとに設けられたデータ信号の供給線に接続し、その電位を当該トランジスターの閾値電圧に応じた値に設定する（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−８８６１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、データ信号の供給線には寄生容量が付随しているため、補償動作を実行する際には当該寄生容量への充電又は放電も行われてしまう。そして、この寄生容量への充電又は放電に要する時間分だけ、補償期間が長くなってしまう。また、当該供給線に付随する寄生容量への充電又は放電に要する時間を考慮せずに補償期間を設定すると、当該補償期間での補償が不充分になってしまう。
本発明は上述した事情に鑑みてなされたものであり、その目的のひとつは、発光強度の調節に用いるトランジスターの閾値電圧のばらつきを補償する補償動作の高速化を実現することである。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の一態様に係る電気光学装置は、走査線と、第１データ転送線と、第２データ転送線と、前記第１データ転送線に接続された第１電極と、前記第２データ転送線に接続された第２電極とを含む第１容量と、前記第１データ転送線と前記第２データ転送線とを、導通状態又は非導通状態にする第１トランジスターと、前記第２データ転送線と前記走査線とに対応して設けられた画素回路と、前記画素回路を駆動する駆動回路と、を有し、前記画素回路は、ゲート電極、第１電流端、及び第２電流端を備える駆動トランジスターと、前記第２データ転送線と、前記駆動トランジスターの前記ゲート電極との間に接続された第２トランジスターと、前記駆動トランジスターの前記第１電流端と、前記駆動トランジスターの前記ゲート電極とを導通させるための第３トランジスターと、前記駆動トランジスターを介して供給される電流の大きさに応じた輝度で発光する発光素子と、を含み、前記駆動回路は、第１期間に、前記第１トランジスターをオンさせて前記第１データ転送線と前記第２データ転送線とを導通状態にすると共に、前記第２トランジスター及び前記第３トランジスターをオフさせて、前記第２データ転送線に初期電位を供給し、前記第１期間に続く第２期間に、前記第１トランジスターをオフさせて前記第１データ転送線と前記第２データ転送線とを非導通状態にすると共に、前記第２トランジスター及び前記第３トランジスターをオンさせて、前記駆動トランジスターの前記第１電流端と、前記駆動トランジスターの前記ゲート電極とを導通させ、前記第１データ転送線には、二以上の前記第２データ転送線が、それぞれ前記第１容量を介して接続され、前記第２データ転送線を介して同一の前記第１データ転送線に接続された前記画素回路の集合を画素列とすると、前記第２データ転送線は、前記画素列に含まれる前記画素回路の個数よりも少ない個数の前記画素回路に対して設けられてなることを特徴とする。
【０００７】
この態様によれば、下記の理由により、第２期間（補償期間）が従来の構成と比較して短縮される。ここで第２データ転送線と第１容量（転送容量）とを介して、同一の第１データ転送線に接続された画素回路の集合を「画素列」と称し、同一の第２データ転送線に接続された画素回路の集合を「ブロック」と称する。本態様によれば、第２データ転送線は、画素列に含まれる画素回路の個数よりも少ない個数の画素回路に対して設けられている。これに対して、従来の構成では、一の画素列（に含まれる全ての画素回路）に対して、一本の第１データ転送線と一本の第２データ転送線とが設けられている。従って、第２データ転送線が、従来の構成と比較して短い。これにより、第２データ転送線への充電又は放電に要する時間が短縮される。つまり、従来の構成と比較して、第２データ転送線に付随する寄生容量への充電又は放電に要する時間が短縮されるため、第２期間（補償期間）が短縮される。
【０００８】
本発明の他の態様に係る電気光学装置は、前記一態様に係る電気光学装置であって、前記駆動トランジスターの前記第１電流端と、前記発光素子との間に接続された第４トランジスターを含む、ことを特徴とする。この態様によれば、第４トランジスターが、駆動トランジスターと発光素子との間の電気的な接続を制御するスイッチングトランジスターとして機能する。
【０００９】
本発明の他の態様に係る電気光学装置は、前記一態様に係る電気光学装置であって、前記発光素子にリセット電位を供給するリセット電位供給線と、前記発光素子との間に接続された第５トランジスターを含む、ことを特徴とする。この態様によれば、第５トランジスターが、リセット電位供給線と発光素子との間の電気的な接続を制御するスイッチングトランジスターとして機能する。
【００１０】
本発明の他の態様に係る電気光学装置は、前記一態様に係る電気光学装置であって、前記駆動回路は、前記第２期間に続く第３期間において、前記第１トランジスター及び第３トランジスターをオフさせ、且つ、第２トランジスターをオンさせるとともに、指定階調に応じたデータ信号を保持する第２容量を、前記第１データ転送線に接続する、ことを特徴とする。この態様によれば、第３期間（書込期間）において、各画素の指定階調に応じたデータ信号が第１データ転送線を介して画素回路に供給される。
【００１１】
本発明の他の態様に係る電気光学装置は、第１データ転送線と、第２データ転送線と、前記第１データ転送線に接続された第１電極と、前記第２データ転送線に接続された第２電極とを含む第１容量と、駆動トランジスターと、前記駆動トランジスターの電気特性に応じた電位を前記第２電極及び前記第２データ転送線に出力する補償部と、前記データ転送線及び前記第１電極の電位の変化量が階調レベルに応じた値となるように、前記データ転送線及び前記第１電極の電位を切り替えるデータ転送線駆動回路と、前記駆動トランジスターの電気特性に応じた電位から前記変化量分に応じてシフトさせた電位に基づいて供給される電流の大きさに応じた輝度で発光する発光素子と、を含み、前記第１データ転送線は、Ｍ個の画素に対応して設けられており、前記第２データ転送線は、ＭをＮｂで除した値であるＫ本に分割され、１本の前記第２データ転送線にはＮｂ個の画素が接続されてなることを特徴とする。
この態様によれば、一本の第１データ転送線に対して、ＭをＮｂで除した値であるＫ本の第２データ転送線が設けられている。また、第１データ転送線は、Ｍ行分（Ｍ個）の画素回路に対応して設けられ、第２データ転送線は、Ｍ行よりも少ないＮｂ行分（Ｎｂ個）の画素回路に対応して設けられる。従って、第２データ転送線は第１データ転送線と比較して短い。これにより、第２データ転送線への充電又は放電に要する時間が短縮される。従って、従来の構成と比較して、第２データ転送線に付随する寄生容量への充電又は放電に要する時間が短縮されるため、補償期間自体が短縮される。
上記目的を達成するために、本発明の一態様に係る電子機器は、前記各態様のいずれかに係る電気光学装置を備えることを特徴とする。この態様によれば、前記各態様のいずれかに係る電気光学装置を備える電子機器が提供される。
【００１２】
上記目的を達成するために、本発明の一態様に係る電気光学装置の駆動方法は、走査線と、前記走査線と交差する第１データ転送線と、第２データ転送線と、前記第１データ転送線に接続された第１電極と、前記第２データ転送線に接続された第２電極とを含む第１容量と、前記第１データ転送線と前記第２データ転送線とを、導通状態又は非導通状態にする第１トランジスターと、前記第２データ転送線と前記走査線とに対応して設けられた画素回路と、を有し、前記画素回路は、ゲート電極、第１電流端、及び第２電流端を備える駆動トランジスターと、前記第２データ転送線と、前記駆動トランジスターの前記ゲート電極との間に接続された第２トランジスターと、前記駆動トランジスターの前記第１電流端と、前記駆動トランジスターの前記ゲート電極とを導通させるための第３トランジスターと、前記駆動トランジスターを介して供給される電流の大きさに応じた輝度で発光する発光素子と、を含み、前記第１データ転送線には、二以上の前記第２データ転送線が、それぞれ前記第１容量を介して接続され、前記第２データ転送線を介して同一の前記第１データ転送線に接続された前記画素回路の集合を画素列とすると、前記第２データ転送線は、前記画素列に含まれる前記画素回路の個数よりも少ない個数の前記画素回路に対して設けられてなる、電気光学装置の駆動方法であって、第１期間に、前記第１トランジスターをオンさせて前記第１データ転送線と前記第２データ転送線とを導通状態にすると共に、前記第２トランジスター及び前記第３トランジスターをオフさせて、前記第２データ転送線に初期電位を供給し、前記第１期間に続く第２期間に、前記第１トランジスターをオフさせて前記第１データ転送線と前記第２データ転送線とを非導通状態にすると共に、前記第２トランジスター及び前記第３トランジスターをオンさせて、前記駆動トランジスターの前記第１電流端と、前記駆動トランジスターの前記ゲート電極とを導通させる、ことを特徴とする。
【００１３】
この態様によれば、下記の理由により、第２期間（補償期間）が従来の構成と比較して短縮される。ここで第２データ転送線と第１容量（転送容量）とを介して、同一の第１データ転送線に接続された画素回路の集合を「画素列」と称し、同一の第２データ転送線に接続された画素回路の集合を「ブロック」と称する。本態様によれば、第２データ転送線は、画素列に含まれる画素回路の個数よりも少ない個数の画素回路に対して設けられている。これに対して、従来の構成では、一の画素列（に含まれる全ての画素回路）に対して、一本の第１データ転送線と一本の第２データ転送線とが設けられている。従って、第２データ転送線が、従来の構成と比較して短い。これにより、第２データ転送線への充電又は放電に要する時間が短縮される。つまり、従来の構成と比較して、第２データ転送線に付随する寄生容量への充電又は放電に要する時間が短縮されるため、第２期間（補償期間）が短縮される。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る電気光学装置の構成を示す斜視図である。
【図２】同電気光学装置の構成を示すブロック図である。
【図３】同電気光学装置のデマルチプレクサとレベルシフト回路との構成を説明する    ための回路図である。
【図４】同電気光学装置の画素回路の構成を示す回路図である。
【図５】同電気光学装置に特有の構成を説明する図である。
【図６】比較例として示す従来の構成を説明する図である。
【図７】同電気光学装置の動作を示すタイミングチャートである。
【図８】同電気光学装置の動作説明図である。
【図９】同電気光学装置の動作説明図である。
【図１０】同電気光学装置の動作を示すタイミングチャートである。
【図１１】同電気光学装置の動作説明図である。
【図１２】同電気光学装置の動作説明図である。
【図１３】変形例に係る画素回路の構成を示す回路図である。
【図１４】ＨＭＤの外観構成を示す図である。
【図１５】ＨＭＤの光学構成を示す図である。
【発明を実施するための形態】
【００１５】
図１は、本発明の実施形態に係る電気光学装置１の構成を示す斜視図である。電気光学装置１は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマイクロ・ディスプレイである。
図１に示すように、電気光学装置１は、表示パネル２と、表示パネル２の動作を制御する制御回路３とを備える。表示パネル２は、複数の画素回路と、当該画素回路を駆動する駆動回路とを備える。本実施形態において、表示パネル２が備える複数の画素回路及び駆動回路は、シリコン基板に形成され、画素回路には、発光素子の一例であるＯＬＥＤが用いられる。また、表示パネル２は、例えば、表示部で開口する枠状のケース８２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板８４の一端が接続される。
ＦＰＣ基板８４には、半導体チップの制御回路３が、ＣＯＦ（Chip On Film）技術によって実装されるとともに、複数の端子８６が設けられて、図示省略された上位回路に接続される。
【００１６】
図２は、実施形態に係る電気光学装置１の構成を示すブロック図である。上述のとおり、電気光学装置１は、表示パネル２と、制御回路３とを備える。
制御回路３には、図示省略された上位回路よりデジタルの画像データＶideoが同期信号に同期して供給される。ここで、画像データＶideoとは、表示パネル２（厳密には、後述する表示部１００）で表示すべき画像の画素の階調レベルを例えば８ビットで規定するデータである。また、同期信号とは、垂直同期信号、水平同期信号、及び、ドットクロック信号を含む信号である。
【００１７】
制御回路３は、同期信号に基づいて、各種制御信号を生成し、これを表示パネル２に対して供給する。具体的には、制御回路３は、表示パネル２に対して、制御信号Ｃtrと、正論理の制御信号Ｇiniと、これと論理反転の関係にある負論理の制御信号／Ｇiniと、正論理の制御信号Ｇcplと、これと論理反転の関係にある負論理の制御信号／Ｇcplと、制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)と、これらの信号に対して論理反転の関係にある制御信号／Ｓel(1)、／Ｓel(2)、／Ｓel(3)と、を供給する。
ここで、制御信号Ｃtrとは、パルス信号や、クロック信号、イネーブル信号など、複数の信号を含む信号である。
なお、制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)を、制御信号Ｓelと総称し、制御信号／Ｓel(1)、／Ｓel(2)、／Ｓel(3)を、制御信号／Ｓelと総称する場合がある。
また、制御回路３は電圧生成回路３１を含む。電圧生成回路３１は、表示パネル２に対して、各種電位を供給する。具体的には、制御回路３は、表示パネル２に対してリセット電位Ｖorst及び初期電位Ｖini等を供給する。
【００１８】
さらに、制御回路３は、画像データＶideoに基づいて、アナログの画像信号Ｖidを生成する。具体的には、制御回路３には、画像信号Ｖidの示す電位、及び、表示パネル２が備える発光素子（後述するＯＬＥＤ１３０）の輝度を対応付けて記憶したルックアップテーブルが設けられる。そして、制御回路３は、当該ルックアップテーブルを参照することで、画像データＶideoに規定される発光素子の輝度に対応した電位を示す画像信号Ｖidを生成し、これを表示パネル２に対して供給する。
【００１９】
図２に示すように、表示パネル２は、表示部１００と、これを駆動する駆動回路（データ転送線駆動回路１０及び走査線駆動回路２０）とを備える。
表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、表示部１００において、Ｍ行の走査線１２が図において横方向（Ｘ方向）に延在して設けられ、また、３列毎にグループ化された（３Ｎ）列の第１データ転送線１４−１が図において縦方向（Ｙ方向）に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられている。
なお、図面の煩雑化を避けるために図２においては図示していないが、各々の第１データ転送線１４−１に対しては、第２データ転送線１４−２が電気的に接続可能に且つ縦方向（Ｙ方向）に延在して設けられている（例えば図４参照）。そして、Ｍ行の走査線１２と、（３Ｎ）列の第２データ転送線１４−２とに対応して画素回路１１０が設けられている。このため、本実施形態において画素回路１１０は、縦Ｍ行×横（３Ｎ）列でマトリクス状に配列されている。
【００２０】
ここで、Ｍ、Ｎは、いずれも自然数である。走査線１２及び画素回路１１０のマトリクスのうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（Ｍ−１）Ｍ行と呼ぶ場合がある。同様に第１データ転送線１４−１及び画素回路１１０のマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（３Ｎ−１）、（３Ｎ）列と呼ぶ場合がある。
ここで、第１データ転送線１４−１のグループを一般化して説明するために、１以上の任意の整数をｎと表すと、左から数えてｎ番目のグループには、（３ｎ−２）列目、（３ｎ−１）列目及び（３ｎ）列目の第１データ転送線１４−１が属している、ということになる。
【００２１】
なお、同一行の走査線１２と、同一グループに属する３列の第２データ転送線１４−２とに対応した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応して、これらの３画素が表示すべきカラー画像の１ドットを表現する。すなわち、本実施形態では、ＲＧＢに対応したＯＬＥＤの発光によって１ドットのカラーを加法混色で表現する構成となっている。
【００２２】
また、図２に示すように、表示部１００において、（３Ｎ）列の給電線（リセット電位供給線）１６が、縦方向に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられる。各給電線１６には、所定のリセット電位Ｖorstが共通に給電されている。ここで、給電線１６の列を区別するために、図において左から順に１、２、３、…、（３Ｎ）列目の給電線１６と呼ぶ場合がある。１列目〜（３Ｎ）列目の給電線１６の各々は、１列目〜（３Ｎ）列目の第１データ転送線１４−１（第２データ転送線１４−２）の各々に対応して設けられる。
【００２３】
走査線駆動回路２０は、１個のフレームの期間内にＭ本の走査線１２を１行毎に順番に走査するための走査信号Ｇwrを、制御信号Ｃtrに従って生成する。ここで、１、２、３、…、Ｍ行目の走査線１２に供給される走査信号Ｇwrを、それぞれＧwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(M-1)、Ｇwr(M)と表記している。
なお、走査線駆動回路２０は、走査信号Ｇwr(1)〜Ｇwr(M)のほかにも、当該走査信号Gwrに同期した各種制御信号を行毎に生成して表示部１００に供給するが、図２においては図示を省略している。また、フレームの期間とは、電気光学装置１が１カット（コマ）分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。
【００２４】
データ転送線駆動回路１０は、（３Ｎ）列の第１データ転送線１４−１の各々と１対１に対応して設けられる（３Ｎ）個のレベルシフト回路ＬＳ、各グループを構成する３列の第１データ転送線１４−１毎に設けられるＮ個のデマルチプレクサＤＭ、及び、データ信号供給回路７０を備える。
【００２５】
データ信号供給回路７０は、制御回路３より供給される画像信号Ｖidと制御信号Ｃtrとに基づいて、データ信号Ｖd(1)、Ｖd(2)、…、Ｖd(N)を生成する。すなわち、データ信号供給回路７０は、データ信号Ｖd(1)、Ｖd(2)、…、Ｖd(N)を時分割多重した画像信号Ｖidに基づいて、データ信号Ｖd(1)、Ｖd(2)、…、Ｖd(N)を生成する。そして、データ信号供給回路７０は、データ信号Ｖd(1)、Ｖd(2)、…、Ｖd(N)を、１、２、…、Ｎ番目のグループに対応するデマルチプレクサＤＭに対して、それぞれ供給する。
【００２６】
図３は、デマルチプレクサＤＭとレベルシフト回路ＬＳとの構成を説明するための回路図である。なお、図３は、ｎ番目のグループに属するデマルチプレクサＤＭと、当該デマルチプレクサＤＭに接続された３個のレベルシフト回路ＬＳとを、代表的に表している。なお、以下では、ｎ番目のグループに属するデマルチプレクサＤＭを、ＤＭ(n)と表記する場合がある。
【００２７】
以下では、図２に加えて図３を参照しながら、デマルチプレクサＤＭ及びレベルシフト回路ＬＳの構成について説明する。
図３に示すように、デマルチプレクサＤＭは、列毎に設けられたトランスミッションゲート３４の集合体であり、各グループを構成する３列に、データ信号を順番に供給するものである。ここで、ｎ番目のグループに属する（３ｎ−２）、（３ｎ−１）、（３ｎ）列に対応したトランスミッションゲート３４の入力端は互いに共通接続されて、その共通端子にそれぞれデータ信号Ｖd(n)が供給される。ｎ番目のグループにおいて左端列である（３ｎ−２）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(1)がＨレベルであるとき（制御信号／Ｓel(1)がＬレベルであるとき）にオン（導通）する。同様に、ｎ番目のグループにおいて中央列である（３ｎ−１）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(2)がＨレベルであるとき（制御信号／Ｓel(2)がＬレベルであるとき）にオンし、ｎ番目のグループにおいて右端列である（３ｎ）列に設けられたトランスミッションゲート３４は、制御信号Ｓel(3)がＨレベルであるとき（制御信号／Ｓel(3)がＬレベルであるとき）にオンする。
【００２８】
レベルシフト回路ＬＳは、保持容量（第２容量）４１、トランスミッションゲート４５、及び、トランスミッションゲート４２の組を列毎に有し、各列のトランスミッションゲート３４の出力端から出力されるデータ信号の電位をシフトするものである。
【００２９】
各列のトランスミッションゲート４５のソース又はドレインは、第１データ転送線１４−１に電気的に接続される。また、制御回路３は、各列のトランスミッションゲート４５のゲートに対して、制御信号／Ｇiniを共通に供給する。トランスミッションゲート４５は、第１データ転送線１４−１と、初期電位Ｖiniの供給線とを、制御信号／ＧiniがＬレベルのときに電気的に接続し、制御信号／ＧiniがＨレベルのときに電気的に非接続とする。なお、初期電位Ｖiniの供給線６１には、制御回路３から所定の初期電位Ｖiniが供給される。
【００３０】
保持容量４１は２つの電極を有する。保持容量４１の一方の電極は、ノードｈを介してトランスミッションゲート４２の入力端に電気的に接続される。また、トランスミッションゲート４２の出力端は、第１データ転送線１４−１に電気的に接続される。
制御回路３は、各列のトランスミッションゲート４２に対して、制御信号Ｇcpl及び制御信号／Ｇcplを共通に供給する。このため、各列のトランスミッションゲート４２は、制御信号ＧcplがＨレベルであるとき（制御信号／ＧcplがＬレベルであるとき）に一斉にオンする。
【００３１】
各列の保持容量４１の一方の電極は、ノードｈを介して、トランスミッションゲート３４の出力端、及び、トランスミッションゲート４２の入力端に電気的に接続される。そして、トランスミッションゲート３４がオンした際、保持容量４１の一方の電極には、トランスミッションゲート３４の出力端を介してデータ信号Ｖd(n)が供給される。すなわち、保持容量４１は、一方の電極にデータ信号Ｖd(n)が供給される。
また、各列の保持容量４１の他方の電極は、固定電位である電位Ｖssが供給される給電線６３に共通に接続される。ここで、電位Ｖssは、論理信号である走査信号や制御信号のＬレベルに相当するものであってもよい。なお、保持容量４１の容量値をＣrfとする。
【００３２】
図４を参照して、画素回路１１０等について説明する。画素回路１１０が配列する行を一般的に示すために、１以上Ｍ以下の任意の整数をｍと表す。また、１以上Ｍ以下であって、連続する任意の整数をｍ１、ｍ２と表す。すなわち、ｍは、ｍ１やｍ２を包含する一般化した概念である。
各画素回路１１０については電気的にみれば互いに同一構成なので、ここでは、ｍ行目に位置し、且つ、ｎ番目のグループのうち左端列の（３ｎ−２）列目に位置する、ｍ行（３ｎ−２）列の画素回路１１０を例にとって説明する。
【００３３】
図４に示されるように、第１データ転送線１４−１には転送容量（第１容量）１３３の第１電極１３３−１と、第１トランジスター１２６のソース又はドレインの一方とが電気的に接続されている。また、転送容量１３３の第２電極１３３−２と、第１トランジスター１２６のソース又はドレインの他方とは、第２データ転送線１４−２に電気的に接続されている。
つまり、第１データ転送線１４−１と第２データ転送線１４−２との間には、転送容量１３３と第１トランジスター１２６とが並列に接続される。
また、画素回路１１０は、第２データ転送線１４−２に対して接続される。すなわち、画素回路１１０には、第１データ転送線１４−１及び第２データ転送線１４−２を介して、指定階調に応じた階調電位が供給される。
【００３４】
具体的には、一本の第２データ転送線１４−２に対してＮb個の画素回路１１０が電気的に接続される。本実施形態ではＮb＝２であり、図４に示すように一本の第２データ転送線１４−２に対して、ｍ１行目の画素回路１１０と、ｍ２行目の画素回路１１０とが接続される。
つまり、本実施形態では、二個の画素回路１１０が、一本の第２データ転送線１４−２と、一つの転送容量１３３と、第１トランジスター１２６とを共用する。
ここで、一本の第２データ転送線１４−２に対して接続される画素回路１１０の個数（Ｎb）は二個に限られず、一個以上であれば何個でもよい。なお、Ｎbを決定する際に考慮すべき事項は後に詳述する。
図５は、本実施形態に特有の構成を説明する図である。本実施形態では、第１データ転送線１４−１には、図５に示すように二以上の第２データ転送線１４−２が、それぞれ転送容量１３３を介して接続される。
ここで、第２データ転送線１４−２と転送容量１３３とを介して、同一の第１データ転送線１４−１に接続された画素回路１１０の集合を「画素列」と称する（図５における画素列Ｌ）。また、同一の第２データ転送線１４−２に接続された画素回路１１０の集合を「ブロック」と称する（図５におけるブロックＢ）。
図５に示すように、画素列Ｌは複数のブロックＢを含み、各ブロックＢは複数の画素回路１１０を含む。つまり、本実施形態においては、第２データ転送線１４−２は、画素列Ｌに含まれる画素回路１１０の個数よりも少ない個数の画素回路１１０に対して設けられている。
これに対して、従来の構成は図６に示すものである。図６は、比較例として示す従来の構成を説明する図である。同図に示すように、従来の構成では、第２データ転送線１４−２が画素列Ｌに対して設けられ、その端部に転送容量１３３と第１データ転送線１４−１とが設けられている。つまり、従来の構成では、一の画素列Ｌ（に含まれる全ての画素回路１１０）に対して、一本の第１データ転送線１４−１と一本の第２データ転送線１４−２とが設けられている。この点が、図５を参照して説明した本実施形態に特有の構成、すなわち第２データ転送線１４−２が画素列Ｌを構成するブロックＢ単位で分割されて複数設けられている点と明確に相違する。
【００３５】
ところで、下記の（式１）で示されるように、表示部１０における画素回路１１０の全行数Ｍを、一本の第２データ転送線１４−２に接続された画素回路１１０の行数Ｎbで除した値をＫとする。換言すれば、第２データ転送線１４−２は、ＭをＮｂで除した値であるＫ本に分割され、１本の第２データ転送線１４−２にはＮｂ個の画素回路１１０が接続されてなるとする。
【数１】
2018159928.tif 000003
【００３６】
本実施形態では、一本の第１データ転送線１４−１に対して、Ｋ（Ｋ≧２）本の第２データ転送線１４−２が設けられている。換言すれば、一の画素列Ｌは、Ｋ個のブロックＢを備える。また、第１データ転送線１４−１は、Ｍ行分（Ｍ個）の画素回路１１０に対応して設けられ、第２データ転送線１４−２は、Ｎｂ行分（Ｎｂ個）の画素回路１１０に対応して設けられる。従って、第２データ転送線１４−２は第１データ転送線１４−１と比較して短い。
本実施形態では、Ｎbの値は２である。なお、１以上Ｋ以下の任意の整数として、kを用いる。
以降、図４に示すようにｍ１行目及びｍ２行目を含むブロックに対応する第１トランジスター１２６は、１行目から数えてk番目の第１トランジスター１２６であるとし、制御信号Ｇfix(k)が供給されるとする。
【００３７】
画素回路１１０は、ＰチャネルＭＯＳ型のトランジスター１２１〜１２５と、ＯＬＥＤ１３０と、画素容量１３２と、を含む。ｍ行目の画素回路１１０には、走査信号Ｇwr(m)、制御信号Ｇcmp(m)、Ｇel(m)、Ｇorst(m)が供給される。ここで、走査信号Ｇwr(m)、制御信号Ｇcmp(m)、Ｇel(m)、Ｇorst(m)は、それぞれｍ行目に対応して走査線駆動回路２０によって供給されるものである。
【００３８】
なお、図２では図示省略したが、図４に示すように表示パネル２（表示部１００）には、横方向（Ｘ方向）に延在するＭ行の制御線１４３（第１制御線）、横方向に延在するＭ行の制御線１４４（第２制御線）、横方向に延在するＭ行の制御線１４５（第３制御線）、横方向に延在するＫ行の制御線１４６（第４制御線）が設けられる。
【００３９】
そして、走査線駆動回路２０は、ｍ行目の制御線１４３に対して制御信号Ｇcmp(m)を供給し、ｍ行目の制御線１４４に対して制御信号Ｇel(m)を供給し、ｍ行目の制御線１４５に対して制御信号Ｇorst(m)を供給し、ｋ行目の制御線１４６に対して制御信号Ｇfix(k)を供給する。
すなわち、走査線駆動回路２０は、ｍ行目に位置する画素回路に対して、走査信号Ｇwr(m)、制御信号Ｇel(m)、Ｇcmp(m)、Ｇorst(m)を、それぞれ、ｍ行目の走査線１２、制御線１４３、１４４、１４５を介して供給する。また、ｋ行目に位置する第１トランジスター１２６に対して制御信号Ｇfix(k)を、ｋ行目の制御線１４６を介して供給する。
以下では、走査線１２、制御線１４３、制御線１４４、制御線１４５、及び制御線１４６を、「制御線」と総称する場合がある。すなわち、本実施形態に係る表示パネル２には、各行に走査線１２を含む４本の制御線が設けられると共に、Ｎｂ行ごとに１本の制御線１４６が設けられる。
【００４０】
画素容量１３２及び転送容量１３３は、それぞれ２つの電極を有する。転送容量１３３は、第１電極１３３−１と第２電極１３３−２とを含む静電容量である。
第２トランジスター１２２は、ゲートがｍ行目の走査線１２に電気的に接続され、ソース又はドレインの一方が、第２データ転送線１４−２に電気的に接続されている。また、第２トランジスター１２２は、ソースまたはドレインの他方が、駆動トランジスター１２１のゲートと、画素容量１３２の一方の電極とに、それぞれ電気的に接続されている。すなわち、第２トランジスター１２２は、駆動トランジスター１２１のゲートと転送容量１３３の第２電極１３３−２との間に電気的に接続されている。そして、第２トランジスター１２２は、駆動トランジスター１２１のゲートと、（３ｎ−２）列目の第２データ転送線１４−２に接続された転送容量１３３の第２電極１３３−２との間の電気的な接続を制御するトランジスターとして機能する。
【００４１】
駆動トランジスター１２１は、そのソースが給電線１１６に電気的に接続され、そのドレインは、第３トランジスター１２３のソースまたはドレインの一方と、第４トランジスター１２４のソースとに電気的に接続されている。
ここで、給電線１１６には、画素回路１１０において電源の高位側となる電位Ｖelが給電される。この駆動トランジスター１２１は、駆動トランジスター１２１のゲート及びソース間の電圧に応じた電流を流す駆動トランジスターとして機能する。
第３トランジスター１２３は、ゲートが制御線１４３に電気的に接続され、制御信号Ｇcmp(m)が供給される。この第３トランジスター１２３は、駆動トランジスター１２１のゲートとドレインとの間の電気的な接続を制御するスイッチングトランジスターとして機能する。よって、第３トランジスター１２３は、第２トランジスター１２２を介して駆動トランジスター１２１のゲート及びドレインの間を導通させるためのトランジスターである。なお、第３トランジスター１２３のソース及びドレインの一方と駆動トランジスター１２１のゲートとの間には第２トランジスター１２２が接続されているが、第３トランジスター１２３のソース及びドレインの一方は、駆動トランジスター１２１のゲートに電気的に接続されているとも解釈され得る。
【００４２】
第４トランジスター１２４は、ゲートが制御線１４４に電気的に接続され、制御信号Ｇel(m)が供給される。また、第４トランジスター１２４は、ドレインが第５トランジスター１２５のソースとＯＬＥＤ１３０のアノード１３０ａとにそれぞれ電気的に接続されている。この第４トランジスター１２４は、駆動トランジスター１２１のドレインと、ＯＬＥＤ１３０のアノードとの間の電気的な接続を制御する、スイッチングトランジスターとして機能する。さらに、駆動トランジスター１２１のドレインとＯＬＥＤ１３０のアノードとの間には第４トランジスター１２４が接続されているが、駆動トランジスター１２１のドレインは、ＯＬＥＤ１３０のアノードに電気的に接続されているとも解釈され得る。
第５トランジスター１２５は、ゲートが制御線１４５に電気的に接続され、制御信号Ｇorst(m)が供給される。また、第５トランジスター１２５のドレインは（３ｎ−２）列目の給電線１６に電気的に接続されてリセット電位Ｖorstに保たれている。この第５トランジスター１２５は、給電線１６と、ＯＬＥＤ１３０のアノード１３０ａとの間の電気的な接続を制御するスイッチングトランジスターとして機能する。
【００４３】
第１トランジスター１２６は、ゲートが制御線１４６に電気的に接続され、制御信号Ｇfix(k)が供給される。また、第１トランジスター１２６は、ソース又はドレインの一方が、第２データ転送線１４−２と電気的に接続され、第２データ転送線１４−２を介して転送容量１３３の第２電極１３３−２及び第３トランジスター１２３のソース又はドレインの他方に電気的に接続されている。また、第１トランジスター１２６は、ソース又はドレインの他方が、（３ｎ−２）列目の第１データ転送線１４−１と電気的に接続されている。
この第１トランジスター１２６は、主として、第１データ転送線１４−１と第２データ転送線１４−２との間の電気的な接続を制御するスイッチングトランジスターとして機能する。
ここで、第１トランジスター１２６及び転送容量１３３は、同一の第２データ転送線１４−２に接続されているＮb個の画素回路１１０によって共用される。本実施形態では、図４に示すように、ｍ１行目の画素回路１１０とｍ２行目の画素回路１１０との二個の画素回路１１０によって共用される。
【００４４】
なお、本実施形態において表示パネル２はシリコン基板に形成されるので、トランジスター１２１〜１２６の基板電位については電位Ｖelとしている。また、上記におけるトランジスター１２１〜１２６のソース、ドレインは、トランジスター１２１〜１２６のチャネル型、電位の関係に応じて入れ替わってもよい。また、トランジスターは薄膜トランジスターであっても電界効果トランジスターであってもよい。
【００４５】
画素容量１３２は、一方の電極が駆動トランジスター１２１のゲートｇに電気的に接続され、他方の電極が給電線１１６に電気的に接続される。このため、画素容量１３２は、駆動トランジスター１２１のゲート・ソース間の電圧を保持する保持容量として機能する。なお、画素容量１３２の容量値をＣpixと表記する。
なお、画素容量１３２としては、駆動トランジスター１２１のゲートｇに寄生する容量を用いても良いし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。
【００４６】
ＯＬＥＤ１３０のアノード１３０ａは、画素回路１１０毎に個別に設けられる画素電極である。これに対して、ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通に設けられる共通電極１１８であり、画素回路１１０において電源の低位側となる電位Ｖctに保たれている。ＯＬＥＤ１３０は、上記シリコン基板において、アノード１３０ａと光透過性を有するカソードとで白色有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ１３０の出射側（カソード側）にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。なお、白色有機ＥＬ層を挟んで配置される２つの反射層間の光学距離を調整してキャビティ構造を形成し、ＯＬＥＤ１３０から発せられる光の波長を設定してもよい。この場合、カラーフィルターを有していてもよいし、有さなくてもよい。
【００４７】
このようなＯＬＥＤ１３０において、アノード１３０ａからカソードに電流が流れると、アノード１３０ａから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板（アノード１３０ａ）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。
【００４８】
図７を参照して電気光学装置１の動作について説明する。図７は、電気光学装置１における各部の動作を説明するためのタイミングチャートである。この図に示されるように、走査線駆動回路２０は、走査信号Ｇwr(1)〜Ｇwr(M)を順次Ｌレベルに切り替えて、１フレームの期間において１〜M行目の走査線１２を１水平走査期間（Ｈ）毎に順番に走査する。
１水平走査期間（Ｈ）での動作は、各行の画素回路１１０にわたって共通である。そこで以下については、ｍ１行目が水平走査される水平走査期間において、特にｍ１行（３ｎ−２）列の画素回路１１０について着目して動作を説明する。
【００４９】
本実施形態ではｍ１行目の水平走査期間は、大別すると、図７において（ｃ）で示される補償期間と、（ｄ）で示される書込期間とに分けられる。また、水平走査期間以外の期間は、（ａ）で示される発光期間と、（ｂ）で示される初期化期間とに分けられる。そして、（ｄ）の書込期間の後、再び、（ａ）で示される発光期間となり、１フレームの期間経過後に再びｍ１行目の水平走査期間に至る。このため、時間の順でいえば、発光期間→初期化期間→補償期間→書込期間→発光期間というサイクルの繰り返しとなる。
【００５０】
以下、説明の便宜上、初期化期間の前提となる発光期間から説明する。図８は、発光期間における画素回路１１０などの動作を説明する図である。なお、図８においては、動作説明で重要となる電流経路を太線で示し、オフ状態のトランジスター又はトランスミッションゲート上には太線で「Ｘ」印を付している（以下の図９、図１１、及び図１２においても同様である）。
【００５１】
＜発光期間＞
図７のタイミングチャートに示されるように、ｍ１行目の発光期間では、走査信号Ｇwr(m1)がＨレベルであり、制御信号Ｇel(m1)はＬレベルであり、制御信号Ｇcmp(m1)はＨレベルであり、制御信号Ｇfix(k)はＨレベルである。
このため、図８に示されるようにｍ１行（３ｎ−２）列の画素回路１１０においては、第４トランジスター１２４がオンする一方、トランジスター１２２、１２３，１２５，１２６がオフする。これにより、駆動トランジスター１２１は、画素容量１３２によって保持された電圧、すなわちゲート・ソース間の電圧Ｖgsに応じた駆動電流Ｉdsを、ＯＬＥＤ１３０に供給する。つまり、ＯＬＥＤ１３０は、駆動トランジスター１２１によって各画素の指定階調に応じた階調電位に応じた電流が供給され、当該電流に応じた輝度で発光する。
【００５２】
ここで、発光期間においてレベルシフト回路ＬＳでは、制御信号／ＧiniがＨレベルになるので図８に示されるようにトランスミッションゲート４５がオフし、制御信号ＧcplがＬレベルになるので、図８に示されるようにトランスミッションゲート４２がオフする。また、発光期間におけるデマルチプレクサＤＭ（ｎ）では、制御信号Ｓel（1）がＬレベルになるので、トランスミッションゲート３４がオフする。
【００５３】
なお、ｍ１行目の発光期間は、ｍ１行目以外が水平走査されている期間であるから、トランスミッションゲート３４、トランスミッションゲート４２、トランスミッションゲート４５はこれらの行の動作に合わせてオン又はオフするので、第１データ転送線１４−１及び第２データ転送線１４−２の電位は適宜変動する。ただし、ｍ１行目の画素回路１１０においては、第２トランジスター１２２がオフしているので、ここでは、第１データ転送線１４−１及び第２データ転送線１４−２の電位変動を考慮していない。
【００５４】
＜初期化期間＞
次にｍ１行目の初期化期間が開始する。図７に示されるように、ｍ１行目の初期化期間では、走査信号Ｇwr(m1)はＨレベルであり、制御信号Ｇel(m1)はＨレベルであり、制御信号Ｇcmp(m1)はＨレベルであり、制御信号Ｇfix(k)はＬレベルである。
このため、図９に示されるように、ｍ１行（３ｎ−２）列の画素回路１１０においてはトランジスター１２５，１２６がオンする一方、トランジスター１２２、１２３、１２４がオフする。これにより、ＯＬＥＤ１３０に供給される電流の経路が遮断されるので、ＯＬＥＤ１３０は、オフ（非発光）状態となる。
【００５５】
ここで、初期化期間においてレベルシフト回路ＬＳでは、制御信号／ＧiniがＬレベルになるので図９に示されるようにトランスミッションゲート４５がオンし、制御信号ＧcplがＬレベルになるので図９に示されるようにトランスミッションゲート４２がオフする。このため、図９に示されるように転送容量１３３の第１電極１３３−１に接続された第１データ転送線１４−１が初期電位Ｖiniに設定されると共に、第１トランジスター１２６がオンしているため、第１データ転送線１４−１と第２データ転送線１４−２とが電気的に接続され、転送容量１３３の第２電極１３３−２も初期電位Ｖiniに設定される。これにより、転送容量１３３が初期化される。
【００５６】
また、初期化期間におけるデマルチプレクサＤＭ（ｎ）では、制御信号Ｓel(1)がＨレベルになるので、図９に示されるようにトランスミッションゲート３４がオンする。これにより、容量値Ｃrfの保持容量４１に階調電位が書き込まれる。
【００５７】
ところで、本実施形態では図９に示されるように、ｍ１行（３ｎ−２）列の画素回路１１０が接続されている第２データ転送線１４−２には、ｍ２行（３ｎ−２）列の画素回路１１０も接続されている。従って、ｍ１行目の初期化期間で用いられる制御信号Ｇfix(k)によって制御される第１トランジスター１２６が、図１０に示されるようにｍ２行目の初期化期間においても用いられる。
【００５８】
＜補償期間＞
上述した（ｂ）の初期化期間を終えると水平走査期間が開始する。まず、図７に示す（ｃ）の補償期間が開始する。ｍ１行目の補償期間では、走査信号Ｇwr(m1)がＬレベルであり、制御信号Ｇel(m1)はＨレベルであり、制御信号Ｇcmp(m1)はＬレベルであり、制御信号Ｇfix(k)はＨレベルである。
このため、図１１に示されるように、ｍ１行（３ｎ−２）列の画素回路１１０においてはトランジスター１２２、１２３、１２５がオンする一方、第４トランジスター１２４、１２６がオフする。このとき、駆動トランジスター１２１のゲートｇは、第２トランジスター１２２と第３トランジスター１２３とを介して自身のドレインに接続（ダイオード接続）され、駆動トランジスター１２１にはドレイン電流が流れてゲートｇを充電する。
すなわち、駆動トランジスター１２１のドレインとゲートｇとは、第２データ転送線１４−２に接続され、駆動トランジスター１２１の閾値電圧をＶthとすると、駆動トランジスター１２１のゲートｇの電位Ｖｇは、（Ｖel−Ｖth）に漸近していく。
【００５９】
ここで、補償期間のレベルシフト回路ＬＳにおいては、制御信号／ＧiniがＬレベルになるので、図１１に示されるようにトランスミッションゲート４５がオンし、制御信号ＧcplがＬレベルになるので、図１１に示されるようにトランスミッションゲート４２がオフする。このとき、上述したように従来の構成と比較して第２データ転送線１４−２が短いため、第２データ転送線１４−２に付随する寄生容量への充電又は放電に要する時間が短縮され、補償期間自体が短縮される。
【００６０】
また、補償期間におけるデマルチプレクサＤＭ（ｎ）では、制御信号Sel(1)がＨレベルになるので、図１１に示されるようにトランスミッションゲート３４がオンする。これにより、容量値Ｃrfの保持容量４１に階調電位が書き込まれる。
【００６１】
なお、第４トランジスター１２４はオフしているため、駆動トランジスター１２１のドレインはＯＬＥＤ１３０と電気的に非接続である。また、初期化期間と同様、第５トランジスター１２５がオンすることによって、ＯＬＥＤ１３０のアノード１３０ａと給電線１６とが電気的に接続され、アノード１３０ａの電位がリセット電位Ｖorstに設定される。
【００６２】
＜書込期間＞
ｍ１行目の水平走査期間では、上述した（ｃ）の補償期間を終えると、（ｄ）の書込期間が開始する。ｍ１行目の書込期間では、走査信号Ｇwr(m1)がＬレベルであり、制御信号Ｇel(m1)はＨレベルであり、制御信号Ｇcmp(m1)はＨレベルであり、制御信号Ｇfix(k)はＨレベルである。
このため、図１２に示されるように、ｍ１行（３ｎ−２）列の画素回路１１０においてはトランジスター１２２、１２５がオンする一方、トランジスター１２３、１２４、１２６がオフする。
【００６３】
ここで、書込期間のレベルシフト回路ＬＳにおいては、制御信号／ＧiniがＨレベルになるので、図１２に示されるようにトランスミッションゲート４５がオフし、制御信号ＧcplがＨレベルになるので、図１２に示されるようにトランスミッションゲート４２がオンする。このため、第１データ転送線１４−１及び第１電極１３３−１への初期電位Ｖiniの供給が解除されると共に、第１データ転送線１４−１及び第１電極１３３−１に対して容量値Ｃrfの保持容量４１の一方の電極が接続され、当該第１電極１３３−１に階調電位が供給される。そして、階調電位がレベルシフトされた信号が、駆動トランジスター１２１のゲートに供給され、画素容量Ｃpixに書き込まれる。
なお、書込期間におけるデマルチプレクサＤＭ（ｎ）では、制御信号Sel(1)がＬレベルになるので、図１２に示されるようにトランスミッションゲート３４がオフする。
【００６４】
なお、第４トランジスター１２４はオフしているため、駆動トランジスター１２１のドレインはＯＬＥＤ１３０と電気的に非接続である。また、初期化期間と同様、第５トランジスター１２５がオンすることによって、ＯＬＥＤ１３０のアノード１３０ａと給電線１６とが電気的に接続され、アノード１３０ａの電位がリセット電位Ｖorstに初期化される。
【００６５】
なお、ｍ行目の書込期間において、制御回路３は、ｎ番目のグループでいえば、データ信号Ｖd(n)を順番に、ｍ行（３ｎ−２）列、ｍ行（３ｎ−１）列、ｍ行（３ｎ）列の画素の階調レベルに応じた電位に切り替える。
一方、制御回路３は、データ信号の電位の切り替えに合わせて制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)を順番に排他的にＨレベルとする。制御回路３は、図示は省略しているが、制御信号Ｓel(1)、Ｓel(2)、Ｓel(3)とは論理反転の関係にある制御信号／Ｓel(1)、／Ｓel(2)、／Ｓel(3)についても出力している。これによって、デマルチプレクサＤＭでは、各グループにおいてトランスミッションゲート３４がそれぞれ左端列、中央列、右端列の順番でオンする。
【００６６】
ところで、左端列のトランスミッションゲート３４が制御信号Ｓel(1)、／Ｓel(1)によってオンしたとき、第１データ転送線１４−１及び第１電極１３３−１の電位の変化量をΔＶとすると、第２データ転送線１４−２及び駆動トランジスター１２１のゲートｇの電位の変化量ΔＶｇは、下記（式２）で表せる。但し、転送容量１３３の容量値Ｃ１は画素回路１１０の行数に比例して容量値を調整可能であり、１行当たりの容量Ｃ１ａとする。また、1行当たりの第２データ転送線１４−２に付随する寄生容量の容量値をＣ３ａとする。また、上述したように、一本の第２データ転送線１４−２に接続された画素回路１１０の行数をＮbと表す。
【数２】
2018159928.tif 000004
ここでΔＶとΔＶｇとの比を、下記の(式３）で示すように圧縮率Ｒとする。
【数３】
2018159928.tif 000005
つまり、書込期間における駆動トランジスター１２１のゲートｇの電位Ｖｇは、補償期間における電位Ｖｇから、第１データ転送線１４−１及び第１電極１３３−１の電位の変化量ΔＶに対して、Ｒを乗じた値だけレベルシフトした（データ圧縮された）値となる。この書込期間を終えると、上述した（ａ）の発光期間が開始する。
【００６７】
上述した（式２）に示される関係から、一本の第２データ転送線１４−２に対して接続する画素回路１１０の個数Ｎbが多いほど（１ブロック内に含まれる画素回路１１０の個数Ｎbが多いほど）、ΔＶｇとΔＶとは近い値になる。換言すれば、Ｎbの値が大きいほど、（式４）に示すＲは１に近づく。
ここで、第２データ転送線１４−２に接続する画素回路１１０の個数Ｎb（１ブロック内に含まれる画素回路１１０の個数Ｎb）は、補償動作の完了に要する時間と、データ圧縮の圧縮率と、を鑑みて決定することが好ましい。以下、具体的に説明する。
まず、補償動作の完了に要する時間について説明する。補償期間を終えた時点の駆動トランジスター１２１のゲートｇの電位Ｖｇ（補償点）が、階調電圧の中間階調に設定されていることが好ましいところ、Ｎbの値が小さいほど、駆動トランジスター１２１のゲートｇに付随する寄生容量が小さくなるため、補償期間が極端に短くなってしまい、結果として走査信号Ｇwr(m)の立上がり（立下り）におけるなまりの影響を受けて、走査信号Ｇwr(m)を供給する側と供給される側とで補償期間が異なってしまう虞がある。この場合、当該虞をなくす程度に駆動能力の高い走査線駆動回路２０が必要となってしまう。
また、データ圧縮の圧縮率については、（式２）に示されるように、Ｎbの値が小さいほど圧縮率が大きくなり、逆にＮbの値が大きいほど圧縮率は小さくなる。
従って、補償動作の完了に要する時間と、データ圧縮の圧縮率とを鑑みて、Ｎbの値を適切な値に決定することが好ましい。例えば全行数Ｍが７２０行の場合、Ｎbを９０個とし、総ブロック数Ｋを８個としてもよい。
【００６８】
以上説明したように、本発明の一実施形態によれば、発光強度の調節に用いるトランジスターの閾値電圧のばらつきを補償する補償動作の高速化を実現することで電気光学装置、電子機器、及び、電気光学装置の駆動方法を提供することができる。
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を、適宜に組み合わせることもできる。
【００６９】
＜変形例１＞
上述した実施形態では、各画素回路１１０において第３トランジスター１２３は、駆動トランジスター１２１のドレインと第２データ転送線１４−２との間に接続されているが、図１３に示すように駆動トランジスター１２１のドレインとゲートｇとの間に接続されていてもよい。
【００７０】
＜変形例２＞
上述した実施形態の各画素回路１１０において、第５トランジスター１２５は設けなくてもよい。
【００７１】
＜変形例３＞
上述した第１トランジスター１２６は、必ずしも画素回路１１０外に配置する必要はなく、各画素回路１１０内に配置してもよい。
【００７２】
＜変形例４＞
上述した実施形態では、第１トランジスター１２６と転送容量１３３とを二個の画素回路１１０に対して各一個の割合で設けているが、画素回路１１０ごとに一対一対応で第２データ転送線１４−１と第１トランジスター１２６と転送容量１３３とを設けてもよい。
【００７３】
＜変形例４＞
上述した実施形態では、第１データ転送線１４−１を３列毎にグループ化するとともに、各グループにおいて第１データ転送線１４−１を順番に選択して、データ信号を供給する構成としたが、グループを構成するデータ線数は、「２」以上「３ｎ」以下の所定数であればよい。例えば、グループを構成するデータ線数は、「２」であっても良いし、「４」以上であっても良い。
また、グループ化せずに、すなわちデマルチプレクサＤＭを用いないで各列の第１データ転送線１４−１にデータ信号を一斉に線順次で供給する構成でも良い。
【００７４】
＜変形例５＞
上述した実施形態では、トランジスター１２１〜１２６をＰチャネル型で統一したが、Ｎチャネル型で統一しても良い。また、Ｐチャネル型及びＮチャネル型を適宜組み合わせても良い。
例えば、トランジスター１２１〜１２６をＮチャネル型で統一する場合、上述した実施形態における、データ信号Ｖd(n)とは、正負が逆転した電位を、各画素回路１１０に供給すればよい。また、この場合、トランジスター１２１〜１２６のソース及びドレインは、上述した実施形態及び変形例とは逆転した関係となる。
＜変形例６＞
上述した実施形態及び変形例では、電気光学素子として発光素子であるＯＬＥＤを例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）など、電流に応じた輝度で発光するものであれば良い。
【００７５】
＜応用例＞
次に、実施形態等や応用例に係る電気光学装置１を適用した電子機器について説明する。電気光学装置１は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。
【００７６】
図１４は、ヘッドマウント・ディスプレイの外観を示す図であり、図１５は、その光学ｆ的な構成を示す図である。
まず、図１４に示されるように、ヘッドマウント・ディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウント・ディスプレイ３００は、図１５に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１Ｌと右眼用の電気光学装置１Ｒとが設けられる。
電気光学装置１Ｌの画像表示面は、図１５において左側となるように配置している。これによって電気光学装置１Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。
電気光学装置１Ｒの画像表示面は、電気光学装置１Ｌとは反対の右側となるように配置している。これによって電気光学装置１Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。
【００７７】
この構成において、ヘッドマウント・ディスプレイ３００の装着者は、電気光学装置１Ｌ、１Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウント・ディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１Ｌに表示させ、右眼用画像を電気光学装置１Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる（３Ｄ表示）。
【００７８】
なお、電気光学装置１については、ヘッドマウント・ディスプレイ３００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。
【符号の説明】
【００７９】
１、１Ｌ、１Ｒ…電気光学装置、２…表示パネル、３…制御回路、１０…データ線駆動回路、１２…走査線、１４−１…第１データ転送線、１４−２…第２データ転送線、１６…給電線、２０…走査線駆動回路、３１…電圧生成回路、３４…トランスミッションゲート、４１…保持容量、４２…トランスミッションゲート、４５…トランスミッションゲート、７０…データ信号供給回路、１００…表示部、１１０…画素回路、１１６…給電線、１１８…共通電極、１２１、１２２，１２３，１２４，１２５，１２６…トランジスター、１３０…ＯＬＥＤ、１３０ａ…アノード、１３２…画素容量、１３３…転送容量、１４３、１４４、１４５、１４６…制御線、３００…ディスプレイ、３０１Ｌ、３０１Ｒ…レンズ、３０２Ｌ、３０２Ｒ…光学レンズ、３０３Ｌ、３０３Ｒ…ハーフミラー、３１０…テンプル、３２０…ブリッジ、ＤＭ…デマルチプレクサ、ＬＳ…レベルシフト回路。
【図１】
2018159928.tif 000006
【図２】
2018159928.tif 000007
【図３】
2018159928.tif 000008
【図４】
2018159928.tif 000009
【図５】
2018159928.tif 000010
【図６】
2018159928.tif 000011
【図７】
2018159928.tif 000012
【図８】
2018159928.tif 000013
【図９】
2018159928.tif 000014
【図１０】
2018159928.tif 000015
【図１１】
2018159928.tif 000016
【図１２】
2018159928.tif 000017
【図１３】
2018159928.tif 000018
【図１４】
2018159928.tif 000019
【図１５】
2018159928.tif 000020
【手続補正書】
【提出日】平成30年6月4日(2018.6.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
制御線と、
第１データ転送線と、
第２データ転送線と、
前記第１データ転送線に接続された第１電極と、前記第２データ転送線に接続された第２電極とを含む第１容量と、
前記第１データ転送線と前記第２データ転送線との間に設けられ、前記制御線を介して供給される制御信号に応じて導通状態又は非導通状態となる第１トランジスターと、
前記第２データ転送線に接続される複数の画素回路と、
前記第１データ転送線及び前記第１電極の電位の変化量が階調レベルに応じた値となるように、前記第１データ転送線の電位を切り替える駆動回路と、
を有し、
前記複数の画素回路のうち任意の１個の画素回路は、
駆動トランジスターと、
前記駆動トランジスターのゲート電極の電位を保持する画素容量と、
前記駆動トランジスターの電気特性に応じた電位を前記第２電極及び前記第２データ転送線に出力可能な補償部と、
前記駆動トランジスターから供給される電流の大きさに応じた輝度で発光する発光素子と、を含み、
前記第１データ転送線には、二以上の前記第２データ転送線が、それぞれ前記第１容量を介して接続され、
前記第２データ転送線に接続される複数の画素回路の数は、前記第１データ転送線に対応して設けられる前記画素回路の数より少ない、
ことを特徴とする電気光学装置。
【請求項２】
前記第２データ転送線と、前記駆動トランジスターのゲート電極との間に接続される第２トランジスターを備え、
前記補償部は、前記駆動トランジスターの第１電流端と、前記駆動トランジスターのゲート電極との間に接続された第３トランジスターを有する、
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記駆動回路は、
第１期間に、前記制御線を介して前記第１トランジスターをオンさせる制御信号を前記第１トランジスターに供給することにより前記第１トランジスターをオンさせて前記第１データ転送線と前記第２データ転送線とを導通状態にすると共に、前記第２トランジスター及び前記第３トランジスターをオフさせて、前記第２データ転送線に初期電位を供給し、
前記第１期間に続く第２期間に、前記制御線を介して前記第１トランジスターをオフさせる制御信号を前記第１トランジスターに供給することにより前記第１トランジスターをオフさせて前記第１データ転送線と前記第２データ転送線とを非導通状態にすると共に、前記第２トランジスター及び前記第３トランジスターをオンさせて、前記駆動トランジスターの前記第１電流端と、前記駆動トランジスターの前記ゲート電極とを導通させる、
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記画素回路は、前記駆動トランジスターの第１電流端と、前記発光素子との間に接続された第４トランジスターを含む、
ことを特徴とする請求項２に記載の電気光学装置。
【請求項５】
前記画素回路は、前記発光素子にリセット電位を供給するリセット電位供給線と、前記発光素子との間に接続された第５トランジスターを含む、
ことを特徴とする請求項２に記載の電気光学装置。
【請求項６】
前記駆動回路は、
前記第２期間に続く第３期間において、前記第１トランジスター及び前記第３トランジスターをオフさせ、且つ、前記第２トランジスターをオンさせるとともに、階調レベルに応じたデータ信号を保持する第２容量を、前記第１データ転送線に接続する、
ことを特徴とする請求項３に記載の電気光学装置。
【請求項７】
請求項１乃至６のいずれかに記載の電気光学装置を備える、
ことを特徴とする電子機器。