(57)【要約】      （修正有）【課題】転位密度が低い半導体多層膜ミラー及びその製造方法を提供する。また、高出力で信頼性の高い垂直共振器型発光素子及びその製造方法を提供する。【解決手段】半導体多層膜ミラー１５は、ＩｎＡｌＮ系半導体膜１５ＡとＧａＮ系半導体膜１５Ｄとのペアが周期的に複数積層されて形成され且つＩｎＡｌＮ系半導体膜のＩｎ組成が１８ａｔ％未満である。半導体多層膜ミラーは、ＩｎＡｌＮ系半導体膜とＧａＮ系半導体膜との各ペアの間に、ＩｎＡｌＮ系半導体膜上に形成されたキャップ薄膜ＧａＮ層及びキャップ薄膜ＧａＮ層１５Ｂ上に形成されたＡｌＧａＮ層１５Ｃを有する。【選択図】図２
2018098340.tif 000002
【特許請求の範囲】
【請求項１】
ＩｎＡｌＮ系半導体膜とＧａＮ系半導体膜とのペアが周期的に複数積層されて形成され且つ前記ＩｎＡｌＮ系半導体膜のＩｎ組成が１８ａｔ％未満である半導体多層膜ミラーであって、
前記ＩｎＡｌＮ系半導体膜と前記ＧａＮ系半導体膜との各ペアの間に、前記ＩｎＡｌＮ系半導体膜上に形成されたキャップ薄膜ＧａＮ層及び前記キャップ薄膜ＧａＮ層上に形成されたＡｌＧａＮ層を有する、
ことを特徴とする半導体多層膜ミラー。
【請求項２】
前記ＡｌＧａＮ層のＡｌ組成は、前記ＩｎＡｌＮ系半導体膜に対して少なくとも格子不整合率０．１２％以下となるＡｌ組成であることを特徴とする請求項１に記載の半導体多層膜ミラー。
【請求項３】
前記ＡｌＧａＮ層の厚みは少なくとも３ｎｍ以上であることを特徴とする請求項１又は２に記載の半導体多層膜ミラー。
【請求項４】
前記ＡｌＧａＮ層のＡｌ組成が傾斜していることを特徴とする請求項１乃至３のいずれか１項に記載の半導体多層膜ミラー。
【請求項５】
前記ＡｌＧａＮ層が少なくとも２層以上の積層構造を有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体多層膜ミラー。
【請求項６】
前記キャップ薄膜ＧａＮ層の厚みは１ｎｍ以上５ｎｍ以下であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体多層膜ミラー。
【請求項７】
請求項１乃至６のいずれか１項に記載の半導体多層膜ミラーを第１の反射鏡とし、
前記第１の反射鏡上に形成された、少なくとも１つの半導体層からなる第１の半導体層と、
前記第１の半導体層上に形成された活性層と、
前記活性層上に形成された、前記第１の半導体層とは反対の導電型を有する少なくとも１つの半導体層を含む第２の半導体層と、
前記第２の半導体層上に配置された、前記第１の反射鏡に対向する第２の反射鏡と、
を有することを特徴とする垂直共振器型発光素子。
【請求項８】
常圧の有機金属気相成長法により半導体多層膜ミラーを製造する半導体多層膜ミラーの製造方法であって、
ＩｎＡｌＮ系半導体膜とＧａＮ系半導体膜とのペアを周期的に複数積層する積層ステップを有し、
前記積層ステップは、
前記ＩｎＡｌＮ系半導体膜のＩｎ組成が１８ａｔ％未満となるように前記ＩｎＡｌＮ系半導体膜を成長するステップと、
前記ＩｎＡｌＮ系半導体膜の成長後にキャップ薄膜ＧａＮ層を形成するステップと、
前記キャップ薄膜ＧａＮ層の成長後にＡｌＧａＮ層を成長するステップと、
前記ＡｌＧａＮ層の成長後に前記ＧａＮ系半導体膜を成長するステップと、
を含むことを特徴とする半導体多層膜ミラーの製造方法。
【請求項９】
常圧の有機金属気相成長法により垂直共振器型発光素子を製造する垂直共振器型発光素子の製造方法であって、
請求項８記載の半導体多層膜ミラーの製造方法で得られた半導体多層膜ミラーを第１の反射鏡として形成するステップと、
前記第１の反射鏡上に少なくとも１つの半導体層からなる第１の半導体層を形成するステップと、
前記第１の半導体層上に活性層を形成するステップと、
前記活性層上に、前記第１の半導体層とは反対の導電型を有する少なくとも１つの半導体層からなる第２の半導体層を形成するステップと、
前記第２の半導体層上に前記半導体多層膜ミラーに対向する第２の反射鏡を形成するステップと、
を有することを特徴とする垂直共振器型発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子に関し、特に、半導体多層膜ミラー、これを用いた垂直共振器型発光素子及びこれらの製造方法に関する。
【背景技術】
【０００２】
半導体発光素子である発光ダイオード（以下、ＬＥＤ）やレーザーダイオード（以下、ＬＤ）は、黄色蛍光体を青色ないしは紫色で励起した擬似白色、ＲＧＢ混色による白色など、特に、白色に注目が集まっている。窒化ガリウム（以下、ＧａＮ）系ＬＥＤは、青色発光素子が主流となっているほか、発光層のインジウム（以下、Ｉｎ）とＧａの混晶比を変えることで、黄色（長波長〉から紫外（短波長）までの幅広い発光波長を実現できる。また、ＬＤでは、成長用基板（以下、基板又はウエハともいう）として様々な面方位のＧａＮ基板を用いて緑色やさらに長波長領域でのレーザー発振に関して研究が行われている。
【０００３】
垂直共振器型面発光レーザー（以下、ＶＣＳＥＬ：Vertical Cavity Surface Emitting Lasers）では、共振器ミラーとして背面側と出射面側に反射率の異なる分布ブラッグ反射器（以下、ＤＢＲ：Distributed Bragg Reflectors）を用いている。ＤＢＲとして複数の誘電体薄膜からなる誘電体多層膜ミラーを用いることもできるが、一方を、複数の半導体薄膜からなるＤＢＲすなわち半導体多層膜ミラーとすることで、半導体ＤＢＲからエピタキシャル層まで連続して製造できるなどの利点がある（非特許文献１、特許文献１、参照）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Growth and characterization of lattice matched InAlN/GaN Bragg reflectors grown by plasma-assisted molecular beam epitaxy (Phys. Status Sohdi C,1-3(2009), Z Gacevic et al)
【特許文献】
【０００５】
【特許文献１】特開２０００−９１７０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体ＤＢＲにはＩｎＡｌＮ系半導体層がよく用いられる。一般的な半導体ＤＢＲは、その多くが数千Ｐａ又はそれ以下に減圧した減圧ＣＶＤ（LP-CVD:low pressure Chemical Vapor Deposition）にて作成されている。減圧ＣＶＤでは、所定の減圧値まで排気、制御するポンプ類が余分に必要であり製造コストを高くする要因となっているが、（Ｉｎ）ＡｌＮ系結晶の多くは減圧成長にて高品位な結晶が多く得られている。しかしながら、（Ｉｎ）ＡｌＮ系結晶を大気圧成長すると、ＤＢＲの平坦性の悪化や転位密度の増加などの問題が発生する。
【０００７】
非特許文献１は、減圧下の有機金属気相エピタキシー（以下、ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）法及び分子線エピタキシー（以下、ＭＢＥ：Molecular Beam Epitaxy）法によるＩｎＡｌＮ／ＧａＮからなるＤＢＲの成長とその分析評価を記載している。非特許文献１の方法においては、一般的に知られているＧａＮ層との格子整合となるＩｎ組成１８ａｔ％（原子組成比率）のＩｎＡｌＮ層を成長している。基板はＣ面サファイア上へＧａＮ層をＭＯＶＰＥ法にて成長したテンプレートを用いている。
【０００８】
特許文献１は、減圧下のＭＯＶＰＥ法にてサファイア基板上へ低屈折率層としてＡｌＮを、高屈折率層としてＧａＮを繰り返し積層したＡｌＮ／ＧａＮからなるＤＢＲを作製する方法を記載している。特許文献１の方法においては、高反射率化と低格子欠陥化を狙っている。
【０００９】
非特許文献１に記載の方法においては、ＩｎＡｌＮ層のＩｎ組成がＧａＮ層と格子整合をとれる１８ａｔ％であり、クラックの発生は起こらないが、非特許文献１はシミュレーションと比べて反射率が低いことを記載している。ＩｎＡｌＮ層のＩｎ組成が高い場合、成長装置、方法や条件などの成長環境によってはその表面状態が悪化し、ＧａＮ層との界面状態が荒れるため、光の吸収が増え、反射率が低下したと推察される。これは非特許文献１に記載のＴＥＭ像からもうかがえる。
【００１０】
特許文献１に記載されたＡｌＮ／ＧａＮからなるＤＢＲは、その屈折率差を大きくする上では有効であるが、反面、ＡｌＮ層とＧａＮ層との格子不整合率（ＧａＮ層のａ（＝ｂ）軸長とＡｌＮ層のａ（＝ｂ）軸長と差の基板側の軸長に対する割合）が大きくなるため、クラックが実用に耐えられないほど多量に発生することが容易に考えられる。特に青色よりも長波長領域のＤＢＲでは、例えばＵＶ領域のものに比べてＤＢＲ各層の厚みを厚くする必要があるため、長波長領域のＤＢＲでは余計にクラックが発生してしまう問題がある。クラックが多量に発生すると半導体ＤＢＲの反射率が実用に耐えられないレベルに下がってしまう。
【００１１】
格子不整合はクラックだけでなく、転位の発生原因ともなりえる。転位が発生する場合には、発光層にまで達し、非発光中心となり発光効率を低下させてしまう。
【００１２】
また、格子不整合も表面状態の悪化の原因となりえる。表面状態の悪化は、ＶＣＳＥＬを作製する際に成膜する誘電体ＤＢＲの反射率を低下させ、発振しきい電流の上昇および出力の低下を生じ、著しくデバイス特性を損なわせる。
【００１３】
本発明は、上記した点に鑑みてなされたものであり、半導体層の表面の平坦性や結晶性を向上させ高い反射率を有すると共に転位密度が低い半導体多層膜ミラー及びその製造方法を提供することを課題としている。また、高出力で信頼性の高い垂直共振器型発光素子及びその製造方法を提供することを目的としている。Ｉｎ
【課題を解決するための手段】
【００１４】
本発明の半導体多層膜ミラーは、ＩｎＡｌＮ系半導体膜とＧａＮ系半導体膜とのペアが周期的に複数積層されて形成され且つ前記ＩｎＡｌＮ系半導体膜のＩｎ組成が１８ａｔ％未満である半導体多層膜ミラーであって、
前記ＩｎＡｌＮ系半導体膜と前記ＧａＮ系半導体膜との各ペアの間に、前記ＩｎＡｌＮ系半導体膜上に形成されたキャップ薄膜ＧａＮ層及び前記キャップ薄膜ＧａＮ層上に形成されたＡｌＧａＮ層を有する、ことを特徴とする。
【００１５】
本発明の垂直共振器型発光素子は、前記半導体多層膜ミラーを第１の反射鏡とし、
前記第１の反射鏡上に形成された、少なくとも１つの半導体層からなる第１の半導体層と、
前記第１の半導体層上に形成された活性層と、
前記活性層上に形成された、前記第１の半導体層とは反対の導電型を有する少なくとも１つの半導体層を含む第２の半導体層と、
前記第２の半導体層上に配置された、前記第１の反射鏡に対向する第２の反射鏡と、
を有することを特徴とする。
【００１６】
本発明の半導体多層膜ミラーの製造方法は、常圧の有機金属気相成長法により半導体多層膜ミラーを製造する半導体多層膜ミラーの製造方法であって、
ＩｎＡｌＮ系半導体膜とＧａＮ系半導体膜とのペアを周期的に複数積層する積層ステップを有し、
前記積層ステップは、
前記ＩｎＡｌＮ系半導体膜のＩｎ組成が１８ａｔ％未満となるように前記ＩｎＡｌＮ系半導体膜を成長するステップと、
前記ＩｎＡｌＮ系半導体膜の成長後にキャップ薄膜ＧａＮ層を形成するステップと、
前記キャップ薄膜ＧａＮ層の成長後にＡｌＧａＮ層を成長するステップと、
前記ＡｌＧａＮ層の成長後に前記ＧａＮ系半導体膜を成長するステップと、を含むことを特徴とする。
【００１７】
本発明の垂直共振器型発光素子の製造方法は、大気圧中における有機金属気相成長法により垂直共振器型発光素子を製造する垂直共振器型発光素子の製造方法であって、
前記半導体多層膜ミラーの製造方法で得られた半導体多層膜ミラーを第１の反射鏡として形成するステップと、
前記第１の反射鏡上に少なくとも１つの半導体層からなる第１の半導体層を形成するステップと、
前記第１の半導体層上に活性層を形成するステップと、
前記活性層上に、前記第１の半導体層とは反対の導電型を有する少なくとも１つの半導体層からなる第２の半導体層を形成するステップと、
前記第２の半導体層上に前記半導体多層膜ミラーに対向する第２の反射鏡を形成するステップと、を有することを特徴とする。
【００１８】
本発明の半導体多層膜ミラーは、成長後の表面の転位欠陥密度及び平坦性が大幅に改善される。これに伴って、該半導体多層膜ミラー上に成長された発光層の転位密度、表面平坦性も良好であり、発振が安定化し歩留まりが良好である、発振確率の高い垂直共振器型発光素子を提供することができる。また、ＩｎＡｌＮ層のＩｎ組成がＧａＮとの格子整合組成未満で構成されていることから、従来と比べてＩｎＡｌＮ層とＧａＮ層との屈折率差が大きくなり、反射帯域の増加や積層ペア数の低減を図ることができ、品質向上と成長コストの低減も図れた半導体多層膜ミラーを提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明による実施例１のＶＣＳＥＬ素子の積層構造を模式的に示す断面図である。
【図２】本発明による実施例１のＶＣＳＥＬ素子の半導体多層膜ミラーの積層構造を模式的に示す断面図である。
【図３】本発明による実施例１の半導体発光素子プロセス工程を示す成長ウエハの部分断面図である。
【図４】本発明による実施例１の半導体発光素子プロセス工程を示す成長ウエハの部分断面図である。
【図５】本発明による実施例１の半導体発光素子プロセス工程を示す成長ウエハの部分断面図である。
【図６】本発明による実施例１の半導体発光素子プロセス工程を示す成長ウエハの部分断面図である。
【図７】本発明による実施例１の半導体発光素子プロセス工程を示す成長ウエハの部分断面図である。
【図８】本発明による実施例１の半導体発光素子プロセス工程を示す成長ウエハの部分断面図である。
【図９】本発明による実施例１の半導体発光素子プロセス工程を示す成長ウエハの部分断面図である。
【図１０】本発明による実施例１の半導体発光素子プロセス工程を示す成長ウエハの部分断面図である。
【図１１】本発明による実施例１の半導体発光素子プロセス工程を示す成長ウエハの部分断面図である。
【図１２】本発明による実施例と比較例の半導体発光素子プロセス工程にて得られた半導体多層膜ミラーの第１及び第２のＧａＮ層に挟まれるＡｌＧａＮ層のＡｌ組成に関する転位密度及び表面平坦性の結果を示す表である。
【発明を実施するための形態】
【００２０】
以下、図面を参照しつつ本発明による実施例について説明する。なお、本発明は以下の実施例に限定されるものではない。なお、実施例において、実質的に同一の機能及び構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【実施例１】
【００２１】
図１に本実施例１の垂直共振器型発光素子であるＶＣＳＥＬ素子１０の積層構造を模式的に示す断面図である。図２は、ＶＣＳＥＬ素子１０の半導体多層膜ミラー１５の断面構造を示す図である。
【００２２】
図１に示すように、基板１１上に、アンドープＧａＮからなる下地層１３が形成されている。
【００２３】
下地層１３上に、半導体多層膜ミラー１５（第１の反射鏡）が形成されている。半導体多層膜ミラー１５上に、第１の導電型（ｎ型）の第１の半導体層１７及び発光層２０が順に形成されている。
【００２４】
発光層２０上には、ｐ型ＡｌＧａＮ層２１、ｐ型ＧａＮ層２３及びｐ型ＧａＮコンタクト層２５がこの順に形成されて構成されている。これらｐ型ＡｌＧａＮ層２１、ｐ型ＧａＮ層２３及びｐ型ＧａＮコンタクト層２５の第１の導電型とは反対の第２の導電型（ｎ型）を有する層をまとめて第２の半導体層２７という。
【００２５】
図１に示すように、ＶＣＳＥＬ１０は、第２の半導体層２７上に、所定径の開口部ＯＰ（光通過口）を有する絶縁膜３３、開口部ＯＰを介して第２の半導体層２７上に電気的に接続された透明電極３５、及び誘電体多層膜ミラー３７（第２の反射鏡）がこの順に形成された構造を有している。また、透明電極３５上には、透明電極３５に電気的に接続されたｐ電極３９ｐが設けられている。また、ＶＣＳＥＬ１０には、第１の半導体層１７に電気的に接続されたｎ電極３９ｎが設けられている。
【００２６】
図２に示すように、半導体ＤＢＲである半導体多層膜ミラー１５は、ペアとなって周期的に複数積層されるＩｎＡｌＮ系半導体膜１５ＡとＧａＮ系半導体膜１５Ｄの各々の間に、これらよりも薄い膜厚を共に有するＩｎＡｌＮ系半導体膜１５Ａ上に形成されたキャップ薄膜ＧａＮ層１５Ｂ及びキャップ薄膜ＧａＮ層１５Ｂ上に形成されたＡｌＧａＮ層１５Ｃが積層されている構造を有する。具体的に、ＩｎＡｌＮ系半導体膜１５Ａ、キャップ薄膜ＧａＮ層１５Ｂ、ＡｌＧａＮ層１５Ｃ及びＧａＮ系半導体膜１５Ｄのセットが周期的に複数積層されて、半導体多層膜ミラー１５が形成されている。すなわち、半導体多層膜ミラー１５は、発光層２０の発光波長を反射中心波長とする反射特性を有するように構成されている。
【００２７】
ＶＣＳＥＬ素子などのＧａＮ系半導体発光素子は、青色発光層の井戸層としてＩｎＧａＮ系半導体層を用いている。ＩｎＧａＮ系半導体層は、大気圧（１０１３．２５ｈＰａ程度）中で成長させる常圧ＣＶＤ（ＡＰ−ＣＶＤ：Atmospheric pressure Chemical Vapor Deposition）の方が、（１）転位密度を減らせる、（２）Ｉｎの取り込みが促進される、（３）阻害不純物となる炭素の取り込みを減らせるなどの利点がある。
【００２８】
そこで、大気圧（１０１３２５Ｐａ付近）中で成長させる常圧有機金属気相成長（ＡＰ−ＭＯＣＶＤ： Atmospheric pressure Metal Organic Chemical Vapor Deposition）法を用いたＶＣＳＥＬ素子の各層の成長手順の一例と、素子化工程とを以下に記す。なお、発振波長は４４５ｎｍ、共振器長を当該波長の４倍とした例である。従って、発光波長を変化させた場合、積層する総膜厚は変化するし、また、設計の共振器長も任意であるため、発振波長の整数倍であれば４倍に限定されない。
【００２９】
［Ｇ１工程：下地層］
基板１１にはＣ面ＧａＮ基板を用いた。基板は他に、Ｃ面サファイア、Ａ面サファイア、Ｒ面サファイア、半極性（セミポーラ）面ＧａＮ、無極性（ノンポーラ〉面ＧａＮ、ＡｌＮ、ＺｎＯ、Ｇａ2Ｏ3、ＧａＡｓ、Ｓｉ、ＳｉＣ、スピネル（ＭｇＡｌ2Ｏ4）などを用いてもよい。ＧａＮ基板以外の基板を用いる場合、例えばサファイア基板の場合は、基板を水素（Ｈ2）ガス（雰囲気ガス）内で１０００℃にて表面熱処理を行い、不純物を除去した上、基板温度を６５０℃に調整し、ＡｌxＧａ1-xＮのバッファ層を成長しておくことが望ましい。
【００３０】
まず、基板１１の温度を１２００℃まで上昇させ、Ｈ2（雰囲気ガス）内で、トリメチルガリウム（以下、ＴＭＧ）、アンモニア（以下、ＮＨ3）ガスを供給してアンドープＧａＮからなる下地層１３を１００ｎｍ成長した。なお、ホモエピタキシャル成長の場合、必ずしも下地層を積層する必要はなく任意である。
【００３１】
［半導体ＤＢＲの形成］
続いて下地層１３上にＩｎＡｌＮ／ＧａＮの積層体からなる半導体多層膜ミラー１５（半導体ＤＢＲ）を成長した。以下に詳細を示す。
【００３２】
［Ｇ２工程：ＩｎＡｌＮ層］
基板１１の温度を１２００℃から９５０℃に調整し、キャリアガスをＨ2からＮ2に変更した。基板温度の安定化後、トリメチルインジウム（以下、ＴＭＩ）、トリメチルアルミニウム（以下、ＴＭＡ）及びＮＨ3を供給し、ＩｎＡｌＮ系半導体膜１５ＡとしてＩｎＡｌＮ層を下地層１３上に４９ｎｍ成長した。その後、有機金属材料（以下、ＭＯ材料）の供給を停止した。
【００３３】
［Ｇ３工程：第１のＧａＮ層］
続けてＮ2キャリアガス流量を適宜に変更し、トリエチルガリウム（以下、ＴＥＧ）とＮＨ3を供給し、ＩｎＡｌＮ系半導体膜１５Ａ上にキャップ薄膜ＧａＮ層１５Ｂ（第１のＧａＮ層）を４．０ｎｍ成長した。その後、ＭＯ材料の供給を停止した。キャップ薄膜ＧａＮ層１５Ｂの目的は、ＩｎＡｌＮ層表面の保護である。キャップ薄膜ＧａＮ層１５Ｂ（第１のＧａＮ層）の膜厚は反りやクラックの発生の防止のために１ｎｍ〜５ｎｍが好ましい。
【００３４】
［Ｇ４工程：ＡｌＧａＮ層］
次に基板１１の温度を９５０℃から１１００℃まで上昇させ、安定化を図った。キャリアガスをＮ2からＨ2に変更し、ＴＭＧ、ＴＭＡ及びＮＨ3を供給し、キャップ薄膜ＧａＮ層１５Ｂ上にＡｌＧａＮ層１５Ｃの薄膜を５ｎｍ形成した。
【００３５】
［Ｇ５工程：第２のＧａＮ層］
続けて、材料供給量を変更し、ＴＭＧとＮＨ3を供給して、ＡｌＧａＮ層１５Ｃ上にＧａＮ系半導体膜１５Ｄ（第２のＧａＮ層）を３６ｎｍ形成した。その後、ＭＯ材料の供給を停止した。
【００３６】
［Ｇ６工程：積層］
［Ｇ２工程］〜［Ｇ５工程］の工程群をさらに３４回繰り返し、合わせて３５ペア（ただし、１ペアは、順に積層されたＩｎＡｌＮ系半導体膜１５Ａ、キャップ薄膜ＧａＮ層１５Ｂ、ＡｌＧａＮ層１５Ｃ及びＧａＮ系半導体膜１５Ｄのセットである）のＩｎＡｌＮ／ＧａＮ系半導体ＤＢＲ（半導体多層膜ミラー１５）を積層した。なお、ＩｎＡｌＮ層のＩｎ組成は１６．５ａｔ％程度、ＡｌＧａＮ層のＡｌ組成は１３．５ａｔ％程度となるよう調整した。また、第１のＧａＮ層から第２のＧａＮ層までの合計膜厚は、これらに挟まれるＡｌＧａＮ層１５Ｃを合わせて約４５ｎｍである。このようにして、下地層１３上に半導体多層膜ミラー１５を形成した。
【００３７】
［Ｇ７工程：ｎ型ＧａＮ層］
次に基板１１の温度を１１００℃から１２００℃まで上昇させ、安定化を図った。ＴＭＧ、ＮＨ3および水素希釈の濃度１０ｐｐｍジシラン（以下、Ｓｉ2Ｈ6）を供給し、半導体多層膜ミラー１５上に、Ｓｉをドープしたｎ型ＧａＮ層（第１の半導体層１７）を４６７ｎｍ形成した（キャリアガスはＨ2）。その後、ＭＯ材料及びＳｉ2Ｈ6の供給を停止した。
【００３８】
［発光層の形成］
続いて第１の半導体層１７上に、多重量子井戸（以下、ＭＱＷ：Multi Quantum Well）構造からなる発光層２０を形成した。障壁層及び井戸層はＩｎxＡｌyＧａ1-x-yＮからなる。本実施例では、障壁層にＧａＮ（ｘ＝ｙ＝０）、井戸層にＩｎＧａＮ（ｙ＝０）を用いた。
【００３９】
まず、基板１１の温度を８５０℃に調整し、基板温度の安定化をはかり、キャリアガスをＨ2からＮ2に変更した。
【００４０】
［Ｇ８工程：障壁層］
そして、ＴＥＧとＮＨ3を供給し、第１の半導体層１７上に障壁層（ＧａＮ）を６．０ｎｍ形成した。その後、ＭＯ材料の供給を停止した。
【００４１】
［Ｇ９工程：井戸層］
次にＴＥＧ、ＴＭＩ及びＮＨ3を供給し、障壁層（ＧａＮ）上に井戸層（ＩｎＧａＮ）を３．０ｎｍ形成した。その後、ＭＯ材料の供給を停止した。
【００４２】
［Ｇ１０工程：積層］
［Ｇ８工程］と［Ｇ９工程］の工程群をさらに４回繰り返し、ＧａＮ障壁層とＩｎＧａＮ井戸層のペア、合わせて５ペアから成るＭＱＷ構造を形成した。
【００４３】
［Ｇ１１工程：最終の障壁層］
次に最終ペアのＩｎＧａＮ井戸層を保護するため、ＴＥＧとＮＨ3を供給し、最終障壁層を１０．０ｎｍ形成した。その後、ＭＯ材料の供給を停止した。このようにして第１の半導体層１７上に発光層２０を形成した。
【００４４】
なお、ｎ型ＧａＮ層（第１の半導体層１７）とＭＱＷ構造との問に超格子構造（以下、ＳＬＳ：Super Lattice Structure）を導入してもよい。また、ＭＱＷ構造の量子井戸数の数は設計者の任意であり、層数に限りはない。
【００４５】
さらに、ＭＱＷ構造の障壁層に対してＳｉなどのｎ型ドーピングやマグネシウム（以下、Ｍｇ）などのｐ型ドーピングを実施することも任意である。
【００４６】
［Ｇ１２工程：電子障壁層］
次に基板１１の温度を８５０℃から１０００℃に上昇し、基板温度の安定化をはかり、キャリアガスをＮ2からＨ2に変更した。電子障壁層としてはＭｇドープのｐ型ＡｌＧａＮ層２１を形成した。ＴＭＧ、ＴＭＡ、ビスシクロペンタジエニルマグネシウム（以下、Ｃｐ２Ｍｇ）及びＮＨ3を供給し、発光層２０上に２０ｎｍ厚のｐ型ＡｌＧａＮ層２１を形成した。その後、ＭＯ材料の供給を停止した。
【００４７】
［Ｇ１３工程：ｐ型ＧａＮ層］
次に基板１１の温度を１０００℃から１１００℃に上昇し、基板温度の安定化をはかった（キャリアガスはＨ2）。ＴＭＧ、Ｃｐ２Ｍｇ及びＮＨ3を供給し、ｐ型ＡｌＧａＮ層２１上にＭｇドープｐ型ＧａＮ層２３を６４ｎｍ形成した。
【００４８】
［Ｇ１４工程：ｐ型コンタクト層］
続けて、ＴＭＧをＣｐ２Ｍｇに変更し、Ｍｇドープｐ型ＧａＮ層２３上にＭｇドープｐ型ＧａＮコンタクト層２５を１０ｎｍ形成した。なお、Ｍｇ濃度の関係は、ｐ型ＧａＮ層２３のほうがｐ型ＧａＮコンタクト層２５よりもかなり低いものである。その後、ＭＯ材料の供給を停止した。このようにして第１の半導体層１７とは反対の第２の導電型（ｎ型）を有する第２の半導体層２７を形成した。
【００４９】
［Ｇ１５工程：降温処理］
キャリアガスをＨ2からＮ2に変更し、ＮＨ3の供給を継続しながら基板１１の温度を１１００℃から室温までゆっくり降温した。降温後、成長ウエハを取り出した。
【００５０】
本実施例の半導体積層構造では波長４４５ｎｍにおいて、この時点で３ペア目の井戸層の中心から半導体多層膜ミラー１５の最終のＧａＮ層（ＡｌＧａＮ層１５ＣとＧａＮ系半導体膜１５Ｄ（第２のＧａＮ層））までが３．０波長分、同中心からｐ型コンタクト層までが０．７波長分となり、よって半導体多層膜ミラー１５の最後のＧａＮ層からｐ型コンタクト層までで３．７波長分の膜厚となっている。これは、次に記す透明電極と誘電体多層膜ミラーの第一目の層で残りの０．３波長分を使用するためである。
【００５１】
［素子化工程］
図３〜図１１は、実施例１の半導体発光素子プロセス工程を示す上記成長ウエハの部分断面図である。なお、素子化プロセスはこれに限定されるものではなく、フリップチップ構造、さらにはアレイ化をはかってもよい。
［Ｐ１工程：活性化処理］
上記成長ウエハを有機洗浄した後、急速熱処理（以下、ＲＴＡ：Rapid Thermal Annealing）装置にて熱処理を行い、図３に示す各ｐ型層（第２の半導体層２７：ｐ型ＡｌＧａＮ層２１、ｐ型ＧａＮ層２３及びｐ型ＧａＮコンタクト層２５）の水素脱離を実施してｐ型ドーパントであるＭｇを活性化させた。
［Ｐ２工程：メサ構造］
再び成長ウエハを有機洗浄した後、フォトレジストによりメサパターンを形成し、ドライエッチングにて、図４に示すメサ構造Ｍｅｓａを形成しつつ、このメサ構造の周りに第１の半導体層１７が部分的に露出した露出部１７Ｅを形成した。その後、フォトレジストを除去した。
【００５２】
［Ｐ３工程：絶縁膜・出射口形成］
再び成長ウエハを有機洗浄した後、図５に示すように、スパッタにて絶縁膜３３をメサ構造Ｍｅｓａと露出部１７Ｅ上に１５０ｎｍ形成した。絶縁膜３３には酸化シリコン（以下、ＳｉＯ2）を用いた。再び成長ウエハを有機洗浄した後、フォトレジストにてパターンを形成し、バッファードフッ酸（以下、ＢＨＦ）にてエッチング処理し、図６に示すように、メサ構造Ｍｅｓａ上の絶縁膜３３に光の出射開口部ＯＰを形成した。その後、フォトレジストを除去した。
【００５３】
［Ｐ４工程：ｐ電極（オーミック層）］
再び成長ウエハを有機洗浄した後、アンモニア水にて前処理を実施した。純水での洗浄、乾燥の後、スパッタにてｐ側オーミック層を約１８ｎｍ形成した。ｐ側オーミック層には酸化インジウムスズ（以下、ＩＴＯ：Indium Tin Oxide）を用いた。再び成長ウエハを有機洗浄した後、フォトレジストにてパターンを形成し、混酸ＩＴＯ液にてエッチング処理し、図７に示すように、メサ構造Ｍｅｓａ上の絶縁膜３３と開口部ＯＰに露出したｐ型ＧａＮコンタクト層２５との上にＩＴＯパターンを形成した。その後、フォトレジストを除去し、ＲＴＡにて熱処理を行い、ＩＴＯの透明化と導電性向上を図って透明電極３５を形成した。
【００５４】
［Ｐ５工程：ｐ電極（メタル層）］
再び成長ウエハを有機洗浄した後、フォトレジストにてパターンを形成し、純水での洗浄、乾燥した。次に、電子ビーム（以下、ＥＢ）蒸着にて、図８に示すように、透明電極３５上に開口部ＯＰを覆わないｐ側メタル層（ｐ電極３９ｐ）を約３００ｎｍ形成した。ｐ側メタル層には白金（以下、Ｐｔ）、金（以下、Ａｕ）、チタン（以下、Ｔｉ）の積層体を用いた。次に薬品にてリフトオフした後、フォトレジストを除去した。
【００５５】
［Ｐ６工程：ｎ電極］
再び成長ウエハを有機洗浄した後、フォトレジストにてｎ電極パターンを形成し、純水での洗浄、乾燥した。次に、ＥＢ蒸着にて、図９に示すように、第１の半導体層１７の露出部１７Ｅに電気的に接続されたｎ電極３９ｎを約６００ｎｍ形成した。ｎ電極３９ｎにはＴｉ、Ａｌ、Ｐｔ、Ａｕの積層体を用いた。次に薬品にてリフトオフした後、フォトレジストを除去した。
【００５６】
［Ｐ７工程：誘電体多層膜ミラー］
再び成長ウエハを有機洗浄し乾燥した。次に、ＥＢ蒸着にて、図１０に示すように、透明電極３５上にｐ側の誘電体多層膜ミラー３７を形成した。誘電体多層膜ミラー３７には酸化ニオブ（以下、Ｎｂ2Ｏ5）とＳｉＯ2の積層体を用いた。次にフォトレジストにて誘電体多層膜ミラー３７パターンを形成し、純水での洗浄、乾燥した。次にドライエッチング装置にて半導体多層膜ミラー１５の不要部分（ｐ電極３９ｐ上、ｎ電極３９ｎ上）をエッチング除去した。最後に薬品にてフォトレジストを除去した。なお、誘電体多層膜ミラー３７の形成前にＩＴＯ膜などを挿入し共振器長を調整してもよい。また、最初のＮｂ2Ｏ5層の厚みは約３５．７ｎｍとし、ＩＴＯオーミック層の約１８ｎｍと合わせて波長４４５ｎｍに対して０．３波長分を占めている。
【００５７】
［Ｐ８工程：ｐ電極（更なるメタル層）］
再び成長ウエハを有機洗浄した後、フォトレジストにてパターンを形成し、純水での洗浄、乾燥した。次に、ＥＢ蒸着にて、図１１に示すように、ｐ電極３９ｐに電気的に接続された更なるｐ側メタル層（ｐ電極３９ｐｐ）を約１１５０ｎｍ形成した。ｐ電極３９ｐｐにはＰｔ、Ａｕ、Ｔｉの積層体を用いた。次に薬品にてリフトオフした後、フォトレジストを除去した。
【実施例２】
【００５８】
実施例２として、［Ｇ４工程：ＡｌＧａＮ層］においてＴＭＡの流量を調整し、Ａｌ組成を１６ａｔ％程度として、ＡｌＧａＮ層１５Ｃの薄膜を形成した以外、実施例１と同一のＶＣＳＥＬ素子を製造した。
【実施例３】
【００５９】
実施例３として、［Ｇ４工程：ＡｌＧａＮ層］においてＡｌＧａＮ成長中のＴＭＡの流量を調整し、Ａｌ組成を１８ａｔ％から１４ａｔ％程度に組成を傾斜させたＡｌＧａＮ層１５Ｃの薄膜を形成した以外、実施例１と同一のＶＣＳＥＬ素子を製造した。
【実施例４】
【００６０】
実施例４として、［Ｇ４工程：ＡｌＧａＮ層］においてＡｌＧａＮ層１５Ｃを２層構造とした以外、実施例１と同一のＶＣＳＥＬ素子を製造した。基板側から第一番目のＡｌＧａＮ層はＴＭＡの流量を調整し、Ａｌ組成が１４ａｔ％程度、３．０ｎｍ膜厚で成長した。
【００６１】
続いて第二番目のＡｌＧａＮ層は成長中にＴＭＡの流量を調整し、Ａｌ組成を１４ａｔ％から０ａｔ％へ組成変化させながら２．０ｎｍ膜厚で成長した。
【実施例５】
【００６２】
実施例５として、［Ｇ４工程：ＡｌＧａＮ層］においてＡｌＧａＮ層１５Ｃを２層構造と共に、基板側から第一番目のＡ１ＧａＮ層は成長中にＴＭＡの流量を調整し、Ａ１組成を１４ａｔ％から１８ａｔ％へ組成を傾斜させながら２．０ｎｍを成長し、続いて第二番目のＡｌＧａＮ層はＴＭＡの流量を調整し、Ｉｎ組成が１８ａｔ％程度、３．０ｎｍ膜厚で成長した以外、実施例１と同一のＶＣＳＥＬ素子を製造した。
【００６３】
［比較例１］
比較例１として、従来条件として［Ｇ４工程：ＡｌＧａＮ層］を実行せず（ＡｌＧａＮ層１５Ｃを挿入せず）、［Ｇ３工程：第１のＧａＮ層］によるキャップ薄膜ＧａＮ層１５Ｂ上に［Ｇ５工程：第２のＧａＮ層］によるＧａＮ系半導体膜１５Ｄ（第２のＧａＮ層）を約４４．６ｎｍ積層した以外、実施例１と同一のＶＣＳＥＬ素子を製造した。
【００６４】
［測定・分析・評価］
各実施例、比較例の［Ｇ６工程：積層］により得られた半導体多層膜ミラー１５の表面の原子間力顕微鏡（ＡＦＭ）の測定を実行し、転位密度及び表面平坦性を比較した。得られた転位密度及び表面平坦性の結果を、図１２に示す。
【００６５】
また、実施例１と比較例１の［Ｇ６工程：積層］により得られた半導体多層膜ミラー１５の反射率を測定し、比較した。
【００６６】
［結果及び理論と効果］
図１２に示す実施例１の半導体多層膜ミラー１５では、Ａｌ組成が１３．５〜１８ａｔ％付近でいずれでも転位密度の低減及び表面平坦性向上の効果が現れていることが分かる。単一な層でＡｌ組成が一定の場合で限っても１３．５〜１６ａｔ％のいずれでも転位密度の低減及び表面平坦性向上の効果が表れることを確認した。また、Ａｌ組成は傾斜させていても効果が表れることを確認した。さらに２層構造として、ＧａＮ系半導体膜１５Ｄに近い層のＡ１組成を減少するように傾斜させた場合でも、ＩｎＡｌＮ系半導体膜１５Ａに近い層のＡｌ組成を増加するように傾斜させた場合では転位密度の低減及び表面平坦性向上の効果がともに最も高くなることを確認した。いずれの実施例においてもＡｌ組成が１３．５％以上で３ｎｍ以上の厚みを有すＡｌＧａＮ層１５Ｃを有する。
【００６７】
なお、上記結果を図１２にまとめ、次の判定基準による結果を併記した。
【００６８】
ＡＦＭ像の半導体多層膜ミラー表面の転位欠陥の個数である転位密度（個／ｃｍ2）に関して、５．０Ｅ＋６（以下、５．０×１０6を５．０Ｅ＋６と記す）個／ｃｍ2未満の場合、（優excellent）として（Ａ）を付し、５．０Ｅ＋６個／ｃｍ2以上１．０Ｅ＋７／ｃｍ2未満の場合、（良good）として（Ｂ）を付し、１．０Ｅ＋７個／ｃｍ2以上の場合、（不可failing）として（Ｄ）を付す判定とした。
【００６９】
ＡＦＭ像の半導体多層膜ミラー表面の平坦性（ｎｍ）に関して、ＡＦＭ像の１００μｍ□中のＺ軸方向のpeak-peak平均の距離（Ｚｐ−ｐ＠ＡＦＭ１００μｍ□）が、４ｎｍ未満の場合、（優excellent）として（Ａ）を付し、４ｎｍ以上６ｎｍ未満の場合、（良good）として（Ｂ）を付し、６ｎｍ以上８ｎｍ未満の場合、（可fair）として（Ｃ）を付し、８ｎｍ以上の場合、（不可failing）として（Ｄ）を付す判定とした。
【００７０】
また、総合判定は、以上の判定の組合せにより以下の表１のとおりとした。
【００７１】
【表１】
2018098340.tif 000003
以上より、ＡｌＧａＮ層１５単膜の場合、Ａｌ組成は１３．５ａｔ％以上１６ａｔ％以下が良い。また、ＡｌＧａＮ層１５Ｃを２層化した場合、そのＡｌ組成が１３．５ａｔ％及び１８ａｔ％の組成一定部を少なくとも３ｎｍ設ければ、転位密度、平坦性ともに良好である。よって、ＡｌＧａＮ層１５Ｃの厚みが少なくとも厚みが３ｎｍ以上であり、Ａｌ組成は１３．５ａｔ％以上１８ａｔ％以下であるＡｌＧａＮ層１５Ｃを導入することで、低転位密度、高平坦性を両立するＩｎＡｌＮ／ＧａＮ系ＤＢＲ（半導体多層膜ミラー１５）を実現できる。また、組成傾斜や複数層化は適宜実施すれば、ＩｎＡｌＮ／ＧａＮ系ＤＢＲの最適構造がさらに実現できる。
【００７２】
ＩｎＡｌＮ系半導体膜１５ＡのＩｎＡｌＮ層はＩｎ組成が約１８ａｔ％でＧａＮとａ（＝ｂ）軸長が略同一となり格子整合する。Ｉｎ組成を下げると、ＧａＮとの屈折率差が大きくなるため、半導体多層膜ミラー１５の反射率特性を向上する上で有利となるが、格子ミスマッチ量が広がる。格子ミスマッチはクラックないし転位の原因となる。例えば、本発明で用いたＩｎＡｌＮ系半導体膜１５ＡのＩｎＡｌＮ層のＩｎ組成は約１６．５ａｔ％である。このとき、ａ軸長は約０．３１７９ｎｍである。一方、Ｉｎ組成１８ａｔ％のａ軸長は０．３１８５ｎｍであり、ＧａＮのａ軸長０．３１８９１ｎｍに対してミスマッチ量はそれぞれ約０．３２％と約０．１３％と２倍以上の差を生じる。格子整合をとれるＩｎ組成で積層することが理想ではあるが、この場合ＩｎＡｌＮ系半導体膜１５ＡのＩｎＡｌＮ層とＧａＮとの屈折率差は小さく、半導体多層膜ミラー１５の反射率特性は向上しないばかりか、Ｉｎ組成が多いことに起因する表面荒れや転位密度の増加が懸念される。そこで可能な限り低いＩｎ組成のＩｎＡｌＮ層を利用しつつ格子ミスマッチを解消することが望まれる。
【００７３】
ＡｌＧａＮ層１５ＣはＡｌ組成を増やすほどａ軸長は短くなり、ＧａＮとの格子ミスマッチ量は大きくなる。
【００７４】
ここでＩｎＡｌＮ系半導体膜１５ＡのＩｎＡｌＮ層のＩｎ組成１６．５ａｔ％に対してＡｌＧａＮ層１５ＣのＡｌ組成が約１３〜１４ａｔ％でａ軸長が０．３１７９ｎｍとなって近くなる。よってＧａＮとＩｎＡｌＮ系半導体膜１５ＡのＩｎＡｌＮ層のａ軸長の間を取るＡｌＧａＮ層１５ＣのＡｌ組成を制御すると考え、実施例１のようにＡｌ組成が１４ａｔ％のＡｌＧａＮ層１５Ｃを挿入すると、クラック量に大きな変化は無く、転位密度と平坦性が大幅に改善した。また実施例３、実施例５を含めて考えると、Ｉｎ組成が１８ａｔ％までは効果が高い。よって、例えばＩｎＡｌＮ系半導体膜１５ＡのＩｎ0.165Ａｌ0.835Ｎに対してＡｌＧａＮ層１５ＣのＡｌ組成は少なくとも１４〜１８ａｔ％とすればよい。このときＩｎＡｌＮ系半導体膜１５ＡのＩｎＡｌＮ層とＡｌＧａＮ層１５Ｃとの格子不整合率は０〜０．１２％であり、ＡｌＧａＮ層１５ＣとＧａＮとの格子不整合率は０．３１〜０．４３％である。このような結果から転位密度と平坦性はＩｎＡｌＮ層とその上の層の格子不整合率によって影響されるものと考えられる。また、ＩｎＡｌＮ系半導体膜１５ＡのＩｎＡｌＮ層のＩｎ組成をさらに変化させる場合、上記格子不整合率内となるようＡｌＧａＮ層１５ＣのＡｌ組成を調整すればよい。ただし、ＧａＮとの格子不整合率が大きくなる場合は、先に記したＡｌＧａＮ層１５Ｃの組成傾斜又は２層化などの複数層化を行えばよい。
【００７５】
本発明は鋭意実験によれば、少なくとも、ＩｎＡｌＮ系半導体膜１５ＡのＩｎＡｌＮ層のＩｎ組成を低くすることによる結晶性の向上と、格子ミスマッチ量と、結晶成長温度及び室温における各層（ＩｎＡｌＮ系半導体膜１５Ａ、ＡｌＧａＮ層１５Ｃ、第１及び第２のＧａＮ層１５Ｂ、１５Ｄ）の熱膨張係数差のバランスが取られた結果であると考えられる。
【符号の説明】
【００７６】
１０  ＶＣＳＥＬ素子
１１  基板
１３  下地層
１５  半導体多層膜ミラー
１７  第１の半導体層
１７Ｅ  露出部
２０  発光層
２１  ｐ型ＡｌＧａＮ層
２３  ｐ型ＧａＮ層
２５  ｐ型ＧａＮコンタクト層
２７  第２の半導体層
３３  絶縁膜
３５  透明電極
３７  誘電体多層膜ミラー
３９ｐ  ｐ電極
３９ｎ  ｎ電極
【図１】
2018098340.tif 000004
【図２】
2018098340.tif 000005
【図３】
2018098340.tif 000006
【図４】
2018098340.tif 000007
【図５】
2018098340.tif 000008
【図６】
2018098340.tif 000009
【図７】
2018098340.tif 000010
【図８】
2018098340.tif 000011
【図９】
2018098340.tif 000012
【図１０】
2018098340.tif 000013
【図１１】
2018098340.tif 000014
【図１２】
2018098340.tif 000015