(57)【要約】【課題】電荷の転送がより正確に測定でき、また、転送のエラーがより抑制できるようにする。【解決手段】電荷転送制御部１０８が、取り込み制御条件でゲート制御部１０６を制御して第２ゲート１０５を閉じた状態で第１ゲート１０４を開けてソース１０２から電荷島１０１に複数の電荷を取り込ませて取り込み状態とし、次に、ゲート制御部１０６を制御して第１ゲート１０４および第２ゲート１０５を閉じて取り込み数計測状態とし、次に、電荷島１０１に蓄積されている全ての電荷を電荷島１０１からドレイン１０３へ転送する転送制御条件でゲート制御部１０６を制御して第１ゲート１０４を閉じた状態で第２ゲート１０５を開けて電荷島１０１からドレイン１０３に電荷を転送して転送状態とし、次に、ゲート制御部１０６を制御して第１ゲート１０４および第２ゲート１０５を閉じて残電荷数計測状態とする。【選択図】  図１
2018078179.tif 000002
【特許請求の範囲】
【請求項１】
電荷島と、
前記電荷島を挾んで設けられたソースおよびドレインと、
前記電荷島と前記ソースとの間に配置された第１ゲートと、
前記電荷島と前記ドレインとの間に配置された第２ゲートと、
前記第１ゲートおよび前記第２ゲートを制御して前記ソースから前記電荷島への電荷転送および前記電荷島から前記ドレインへの電荷転送を制御するゲート制御手段と、
前記電荷島に蓄積されている電荷の数を検出する電荷検出手段と、
取り込み制御条件で前記ゲート制御手段を制御して前記第２ゲートを閉じた状態で前記第１ゲートを開けて前記ソースから前記電荷島に複数の電荷を取り込ませて取り込み状態とし、
次に、前記ゲート制御手段を制御して前記第１ゲートおよび前記第２ゲートを閉じて取り込み数計測状態とし、
次に、電荷島に蓄積されている全ての電荷を前記電荷島から前記ドレインへ転送する転送制御条件で前記ゲート制御手段を制御して前記第１ゲートを閉じた状態で前記第２ゲートを開けて前記電荷島から前記ドレインに電荷を転送して転送状態とし、
次に、前記ゲート制御手段を制御して前記第１ゲートおよび前記第２ゲートを閉じて残電荷数計測状態とする電荷転送制御手段と、
前記取り込み数計測状態で前記電荷検出手段に検出された電荷の数である実取り込み数と、前記残電荷数計測状態で前記電荷検出手段に検出された電荷の数である残電荷数との差である実転送数を求めるエラー検出手段と
を備えることを特徴とする単一電荷デバイス。
【請求項２】
請求項１記載の単一電荷デバイスにおいて、
取り込み制御条件で設定されている前記ソースから前記電荷島に取り込まれる電荷の数である設定数と前記エラー検出手段が求めた実転送数との差をもとに、前記電荷転送制御手段による前記取り込み状態，前記取り込み数計測状態，前記転送状態を含む１連のシーケンスの次のシーケンスにおける前記電荷転送制御手段による前記取り込み制御条件を変更するエラー訂正を実施するエラー訂正手段を備え、
前記エラー訂正手段は、前記設定数と前記実転送数とが等しくなるように前記電荷転送制御手段による前記取り込み制御条件を変更する
ことを特徴とする単一電荷デバイス。
【請求項３】
電荷島と、
前記電荷島を挾んで設けられたソースおよびドレインと、
前記電荷島と前記ソースとの間に配置された第１ゲートと、
前記電荷島と前記ドレインとの間に配置された第２ゲートと、
前記第１ゲートおよび前記第２ゲートを制御して前記ソースから前記電荷島への電荷転送および前記電荷島から前記ドレインへの電荷転送を制御するゲート制御手段と、
前記電荷島に蓄積されている電荷の数を検出する電荷検出手段と、
設定された２以上の設定数の電荷が前記ソースから前記電荷島に取り込まれる状態とする取り込み制御条件で前記ゲート制御手段を制御して前記第２ゲートを閉じた状態で前記第１ゲートを開けて前記ソースから前記電荷島に電荷を取り込ませて取り込み状態とし、
次に、前記ゲート制御手段を制御して前記第１ゲートおよび前記第２ゲートを閉じて取り込み数計測状態とし、
次に、電荷島に蓄積されている全ての電荷を前記電荷島から前記ドレインへ転送する転送制御条件で前記ゲート制御手段を制御して前記第１ゲートを閉じた状態で前記第２ゲートを開けて前記電荷島から前記ドレインに電荷を転送して転送状態とする電荷転送制御手段と、
前記取り込み数計測状態で前記電荷検出手段が検出した電荷の数を実転送数とするエラー検出手段と、
前記エラー検出手段が求めた前記実転送数と前記設定数との差をもとに、前記電荷転送制御手段による前記取り込み状態，前記取り込み数計測状態，前記転送状態を含む１連のシーケンスの次のシーケンスにおける前記電荷転送制御手段による前記取り込み制御条件を変更するエラー訂正を実施するエラー訂正手段を備え、
前記エラー訂正手段は、前記設定数と前記実転送数とが等しくなるように前記電荷転送制御手段による前記取り込み制御条件を変更するエラー訂正を実施する
ことを特徴とする単一電荷デバイス。
【請求項４】
請求項２または３記載の単一電荷デバイスにおいて、
前記エラー訂正手段は、前記電荷転送制御手段による前記取り込み制御条件における前記ソースから前記電荷島への電荷の転送タイミングの制御条件を変更することを特徴とする単一電荷デバイス。
【請求項５】
請求項２または３記載の単一電荷デバイスにおいて、
前記エラー訂正手段は、前記電荷転送制御手段による前記取り込み制御条件における前記ソースから前記電荷島へ取り込ませる電荷の数を変更することを特徴とする単一電荷デバイス。
【請求項６】
請求項５記載の単一電荷デバイスにおいて、
前記エラー訂正手段は、前記シーケンスの繰り返しにおいて前記エラー検出手段が求めた前記実転送数と前記設定数との差の累積値をもとに、前記電荷転送制御手段による前記取り込み制御条件における前記ソースから前記電荷島へ取り込ませる電荷の数を変更する
ことを特徴とする単一電荷デバイス。
【請求項７】
電荷島と、
前記電荷島を挾んで設けられたソースおよびドレインと、
前記電荷島と前記ソースとの間に配置された第１ゲートと、
前記電荷島と前記ドレインとの間に配置された第２ゲートと
を備える単一電荷デバイスにおけるエラー測定方法であって、
取り込み制御条件で前記第２ゲートを閉じた状態で前記第１ゲートを開けて前記ソースから前記電荷島に電荷を取り込む取り込みステップと、
前記取り込みステップの次に、前記第１ゲートおよび前記第２ゲートを閉じた状態で前記電荷島に蓄積されている電荷の数を検出して実取り込み数とする取り込み数計測ステップと、
前記取り込み数計測ステップの次に、電荷島に蓄積されている全ての電荷を前記電荷島から前記ドレインへ転送する転送制御条件で前記第１ゲートを閉じた状態で前記第２ゲートを開けて前記電荷島から前記ドレインに電荷を転送する転送ステップと、
前記転送ステップの次に、前記第１ゲートおよび前記第２ゲートを閉じた状態で前記電荷島に蓄積されている電荷の数を検出して残電荷数とする残電荷数計測ステップと、
前記実取り込み数と前記残電荷数との差である実転送数を求めるエラー測定ステップと
を備えることを特徴とするエラー測定方法。
【請求項８】
電荷島と、
前記電荷島を挾んで設けられたソースおよびドレインと、
前記電荷島と前記ソースとの間に配置された第１ゲートと、
前記電荷島と前記ドレインとの間に配置された第２ゲートと
を備える単一電荷デバイスにおけるエラー訂正方法であって、
設定された２以上の設定数の電荷が前記ソースから前記電荷島に取り込まれる状態とする取り込み制御条件で前記第２ゲートを閉じた状態で前記第１ゲートを開けて前記ソースから前記電荷島に電荷を取り込む取り込みステップと、
前記取り込みステップの次に、前記第１ゲートおよび前記第２ゲートを閉じた状態で前記電荷島に蓄積されている電荷の数を検出して実取り込み数とする取り込み数計測ステップと、
前記取り込み数計測ステップの次に、前記実取り込み数を実転送数とし、前記実転送数と前記設定数との差をもとに、前記電荷転送制御手段による前記取り込み状態，前記取り込み数計測状態，前記転送状態を含む１連のシーケンスの次のシーケンスにおける前記電荷転送制御手段による前記取り込み制御条件を変更するエラー訂正を実施するエラー訂正ステップと
を備え、
前記エラー訂正ステップでは、前記設定数と前記実転送数とが等しくなるように前記取り込み制御条件を変更するエラー訂正を実施する
ことを特徴とするエラー訂正方法。
【請求項９】
電荷島と、
前記電荷島を挾んで設けられたソースおよびドレインと、
前記電荷島と前記ソースとの間に配置された第１ゲートと、
前記電荷島と前記ドレインとの間に配置された第２ゲートと
を備える単一電荷デバイスにおけるエラー訂正方法であって、
設定された２以上の設定数の電荷が前記ソースから前記電荷島に取り込まれる状態とする取り込み制御条件で前記第２ゲートを閉じた状態で前記第１ゲートを開けて前記ソースから前記電荷島に電荷を取り込む取り込みステップと、
前記取り込みステップの次に、前記第１ゲートおよび前記第２ゲートを閉じた状態で前記電荷島に蓄積されている電荷の数を検出して実取り込み数とする取り込み数計測ステップと、
前記取り込み数計測ステップの次に、電荷島に蓄積されている全ての電荷を前記電荷島から前記ドレインへ転送する転送制御条件で前記第１ゲートを閉じた状態で前記第２ゲートを開けて前記電荷島から前記ドレインに電荷を転送する転送ステップと、
前記転送ステップの次に、前記第１ゲートおよび前記第２ゲートを閉じた状態で前記電荷島に蓄積されている電荷の数を検出して残電荷数とする残電荷数計測ステップと、
前記残電荷数計測ステップの次に、前記実取り込み数より前記残電荷数を減じて実転送数とし、前記実転送数と前記設定数との差をもとに、前記電荷転送制御手段による前記取り込み状態，前記取り込み数計測状態，前記転送状態を含む１連のシーケンスの次のシーケンスにおける前記電荷転送制御手段による前記取り込み制御条件を変更するエラー訂正を実施するエラー訂正ステップと
を備え、
前記エラー訂正ステップでは、前記設定数と前記実転送数とが等しくなるように前記取り込み制御条件を変更するエラー訂正を実施する
ことを特徴とするエラー訂正方法。
【請求項１０】
請求項８または９記載のエラー訂正方法において、
前記エラー訂正ステップでは、前記取り込み制御条件における前記ソースから前記電荷島への電荷の転送タイミングの制御条件を変更することを特徴とするエラー訂正方法。
【請求項１１】
請求項８または９記載のエラー訂正方法において、
前記エラー訂正ステップでは、前記取り込み制御条件における前記ソースから前記電荷島に取り込まれる電荷の数の制御条件を変更することを特徴とするエラー訂正方法。
【請求項１２】
請求項１１記載のエラー訂正方法において、
前記エラー訂正ステップでは、前記シーケンスの繰り返しにおいて求めた前記実転送数と前記設定数との差の累積値をもとに、前記転送ステップによる前記取り込み制御条件における前記ソースから前記電荷島へ取り込ませる電荷の数を変更する
ことを特徴とするエラー訂正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子もしくは正孔の転送エラーを抑制するために用いる単一電荷デバイスおよびエラー測定方法ならびにエラー訂正方法に関する。
【背景技術】
【０００２】
１個単位で電荷（電子もしくは正孔）を転送してこの状態を検出する単一電荷デバイスは、１個の電荷もしくは複数個の電荷を用い、電荷を１つずつ数えることが可能な性質を利用した情報処理デバイスや、超低消費電力の演算、また、電流、電荷、および電気容量の標準器や測定器として用いることが可能である。これまでに、単一電荷演算デバイス、単一電荷転送デバイス、電流標準、ならびに電荷標準への応用が検討されてきた。
【０００３】
ところで、単一電荷デバイスにおいては、電荷の転送が失敗する転送エラーが発生することがわかっている（非特許文献１，非特許文献８，非特許文献９参照）。この転送エラーは、デバイス制御の不完全性、熱などによる雑音の影響、量子力学的効果など種々の原因によって発生する。この転送エラーを本質的に低減させる研究開発も精力的に行われており、さまざまなデバイスや転送エラーの制御方法が提案され、また実現されている（非特許文献２参照）。
【０００４】
ただし、非特許文献２に示された技術における転送エラー制御の精度は、現在のところ、１０-8程度にとどまっており、これら、既存の転送エラー低減の技術では現実的な応用においては、エラー精度の大きな向上は望めない。また、電荷の転送速度も限られており、転送速度の高速化が求められている。
【０００５】
単一電荷デバイスにおいても、エラーが発生したことを検出する方法が提案されている（非特許文献３参照）。この技術では、どのようなエラーが起きたのかを計測することにより、特に、電流標準、電荷標準として用いた際の精度の保持および評価を目的としている。
【０００６】
また、偶数回の単一電荷の転送により、転送エラー精度を評価する技術も提案されている（非特許文献４、非特許文献５参照）。このエラー検出方法では、まず、電荷島に電荷を出し入れするシャトルと呼ばれる往復運動を複数回実施する。この過程で、通常１つの電子を入れて出してというシーケンスを複数回繰り返す（偶数回の転送を行う）と、入れることと出すこととによる電荷島内の電荷数の増減が打ち消しあい、初期状態と同じになる。
【０００７】
しかしながら、上述した偶数回の転送の中のいずれかの転送で、本来１個の電荷が転送されるべきものが、転送をするためにクロックを印加しても転送がなされなかったなどにより電荷が転送されなかった場合や、２個以上の電荷が転送されると、最終状態は、初期状態とは異なるものになる。このような往復運動と、この結果によるエラーの検出を何度も繰り返すことによって、当該デバイスの転送エラー精度がどの程度なのかを評価する。
【０００８】
この技術は、非常に単純であるが、いくつかの問題がある。まず、複数回の転送エラーが起きた中で、発生した複数の転送エラーが、転送されていない状態および２個転送された状態の場合、これら２つの転送エラーが互いに打ち消しあって最終状態ではあたかもエラーがなかったかのように初期状態と同じになる。このように複数の転送エラーが起きた場合に、発生した転送エラーが検出されない場合が発生する。この状態が、エラーの状態として最終状態で検出可能になるのかは場合によるが、エラーが起きてもそれが検出されない場合がどうしても出てきてしまう。
【０００９】
これを回避するためには、１転送クロック毎にエラーの状態を検出して転送の状態を確認すればよい。しかしながらこの方法では、デバイスにおける動作速度のほとんどがエラー検出によって占められ、動作速度が非常に遅くなってしまう。元来、１００００回〜１００００００００回に１回程度起こるエラーについて、転送の毎に測定を行うことは、非常に効率が悪い。
【００１０】
さらに、上述したシャトルを用いる方法では、転送エラーの検出評価と、電荷の転送とが別であり、転送を行いながらエラーを検出することはできない。従って、あらかじめ検出モードでエラー精度を評価した後に、実際の転送動作においても、同様のレベルのエラー精度が実現されているとの仮定のもとに実施せざるを得ない。
【００１１】
一方、最近になり、複数の電荷島を用いて転送エラーの状態を判別する技術が提案された（非特許文献３参照）。この方法では、単一電荷デバイスを直列に複数個接続し、それらを同期させてクロックを単一電荷デバイスのゲートに印加して電荷を転送するものである。このようにすることによって、全ての単一電荷デバイスが正確に電荷を転送していれば、電荷島の電荷状態はずれることはないが、いずれかの単一電荷デバイスで転送エラーが発生すると、この前後の電荷島の電荷状態がずれる。この状態を検出することにより、より複雑な複数回の転送エラーについても、どのような転送エラーがどれだけ発生したのかという状態を知ることができる。
【００１２】
上述した技術により実際に何個の電荷が最終的に転送されたかがわかるが、この期待値の分散は、もとの単一電荷デバイス単体の転送エラーから見積もった分散よりもよくなり、計算ではエラー精度の１００〜１０００倍（２〜３桁）程度の向上が見込まれる。この値が、１００〜１０００倍程度になっているのは、やはり、検出不能もしくは識別不能のエラーパターンがあり、全てのエラーの状態を正確に検出可能ではないためである。
【００１３】
この検出不可能なパターンを少なくするためには、より多くの単一電荷デバイスを直列に接続すればよいが、エラーレートの減少は直列度に対して指数関数的には減らず、効率はよくない。また、現時点では、より多くの単一電荷デバイスを正確に作製、動作させることはあまり容易な方法ではない。従って、現時点では、半導体、金属、超伝導体、もしくは、分子・原子を用いたいずれのタイプの単一電荷検出可能な転送デバイスを用いたとしても、１００〜１０００倍を大幅に超えるエラー精度の向上は厳しい状況である。
【００１４】
一方で、通常のデジタル回路もしくはデジタル情報伝送においては、エラーが起きるという前提のもとに、エラーが起きた場合には、この事象を検出し、検出結果からもとの情報に戻すよう訂正して復元させるということが広く行われている(引用文献６参照）。無線、光、電気通信などの通信や、ＤＲＡＭ、フラッシュメモリなどの半導体記憶デバイス、また、磁気、光磁気、光デバイスなどの記憶メディアはもちろんのこと、バーコード、２次元バーコード（ＱＲコード（登録商標）など）など紙に印刷されたデーターにおいても、さまざまなレベルのエラー検出・訂正が使われている。
【００１５】
特に、通信や、さまざまなメモリデバイスなどで用いられるエラー訂正は非常に大規模、高性能な方式が考案され、実際に使用されており、１０-2〜１０-4程度のエラーレートの元デバイスの性能であっても、エラー検出・訂正を行うことにより、最終的に１０桁以上ものエラーレートの向上をもたらしている。
【先行技術文献】
【非特許文献】
【００１６】
【非特許文献１】S. Shimano et al., "Reliability of Single Electron Transistor Circuits Based on Eb/N0-Bit Error Rate Characteristics", Japanese Journal of Applied Physics, vol.38, pp.403-405, 1999.
【非特許文献２】中村  秀司,「電流標準の現状と展望」, 産総研計量標準報告, vol.18, no.4, pp.441-463, 2013.
【非特許文献３】L. Fricke et al., "Self-Referenced Single-Electron Quantized Current Source", Physical Review Letters, PRL 112, no.22, 226803, 2014.
【非特許文献４】M. W. Keller et al., "A Capacitance Standard Based on Counting Electrons", SCIENCE, vol.285, pp.1706-1709, 1999.
【非特許文献５】G. Yamahata et al., "Accuracy evaluation of single-electron shuttle transfer in Si nanowire metal-oxide-semiconductor field-effect transistors", Applied Physics Letters, vol.98, no.22, 222104, 2011.
【非特許文献６】"Error detection and correction", https://en.wikipedia.org/wiki/Error_detection_and_correction.
【非特許文献７】G. P. Lansbergen et al., "Donor-Based Single Electron Pumps with Tunable Donor Binding Energy", Nano Letters, vol.12, pp.763-768, 2012.
【非特許文献８】J. P. Pekola et al., "Single-electron current sources: Toward a refined definition of the ampere", Reviews of Modern Physics, vol.85, no.4, pp.1421-1472, 2013.
【非特許文献９】B. Kaestner1 and V. Kashcheyevs, "Non-adiabatic quantized charge pumping with tunable-barrier quantum dots: a review of current progress", Reports on Progress in Physics, vol.78, 103901, 2015.
【発明の概要】
【発明が解決しようとする課題】
【００１７】
上述したエラー検出・訂正において精度を求めるために重要なことは、起きたエラーの取りこぼしをなるべく少なくすることである。エラーの取りこぼし、すなわち、エラーの検出不能が発生すると、発生したエラーに対しては訂正を行うことができず、最終的なエラーになってしまう。従って、エラーの取りこぼしをなるべく少なくすることがエラーレートの低減のためには非常に重要であり、このためには、実際に転送された電荷の数が正確に測定できることが重要となる。
【００１８】
本発明は、以上のような問題点を解消するためになされたものであり、電荷の転送がより正確に測定でき、また、転送のエラーがより抑制できるようにすることを目的とする。
【課題を解決するための手段】
【００１９】
本発明に係る単一電荷デバイスは、電荷島と、電荷島を挾んで設けられたソースおよびドレインと、電荷島とソースとの間に配置された第１ゲートと、電荷島とドレインとの間に配置された第２ゲートと、第１ゲートおよび第２ゲートを制御してソースから電荷島への電荷転送および電荷島からドレインへの電荷転送を制御するゲート制御手段と、電荷島に蓄積されている電荷の数を検出する電荷検出手段と、取り込み制御条件でゲート制御手段を制御して第２ゲートを閉じた状態で第１ゲートを開けてソースから電荷島に複数の電荷を取り込ませて取り込み状態とし、次に、ゲート制御手段を制御して第１ゲートおよび第２ゲートを閉じて取り込み数計測状態とし、次に、電荷島に蓄積されている全ての電荷を電荷島からドレインへ転送する転送制御条件でゲート制御手段を制御して第１ゲートを閉じた状態で第２ゲートを開けて電荷島からドレインに電荷を転送して転送状態とし、次に、ゲート制御手段を制御して第１ゲートおよび第２ゲートを閉じて残電荷数計測状態とする電荷転送制御手段と、取り込み数計測状態で電荷検出手段に検出された電荷の数である実取り込み数と、残電荷数計測状態で電荷検出手段に検出された電荷の数である残電荷数との差である実転送数を求めるエラー検出手段とを備える。
【００２０】
上記単一電荷デバイスにおいて、取り込み制御条件で設定されているソースから電荷島に取り込まれる電荷の数である設定数とエラー検出手段が求めた実転送数との差をもとに、電荷転送制御手段による取り込み状態，取り込み数計測状態，転送状態を含む１連のシーケンスの次のシーケンスにおける電荷転送制御手段による取り込み制御条件を変更するエラー訂正を実施するエラー訂正手段を備え、エラー訂正手段は、設定数と実転送数とが等しくなるように電荷転送制御手段による取り込み制御条件を変更する。
【００２１】
本発明に係る単一電荷デバイスは、電荷島と、電荷島を挾んで設けられたソースおよびドレインと、電荷島とソースとの間に配置された第１ゲートと、電荷島とドレインとの間に配置された第２ゲートと、第１ゲートおよび第２ゲートを制御してソースから電荷島への電荷転送および電荷島からドレインへの電荷転送を制御するゲート制御手段と、電荷島に蓄積されている電荷の数を検出する電荷検出手段と、設定された２以上の設定数の電荷がソースから電荷島に取り込まれる状態とする取り込み制御条件でゲート制御手段を制御して第２ゲートを閉じた状態で第１ゲートを開けてソースから電荷島に電荷を取り込ませて取り込み状態とし、次に、ゲート制御手段を制御して第１ゲートおよび第２ゲートを閉じて取り込み数計測状態とし、次に、電荷島に蓄積されている全ての電荷を電荷島からドレインへ転送する転送制御条件でゲート制御手段を制御して第１ゲートを閉じた状態で第２ゲートを開けて電荷島からドレインに電荷を転送して転送状態とする電荷転送制御手段と、取り込み数計測状態で電荷検出手段が検出した電荷の数を実転送数とするエラー検出手段と、エラー検出手段が求めた実転送数と設定数との差をもとに、電荷転送制御手段による取り込み状態，取り込み数計測状態，転送状態を含む１連のシーケンスの次のシーケンスにおける電荷転送制御手段による取り込み制御条件を変更するエラー訂正を実施するエラー訂正手段を備え、エラー訂正手段は、設定数と実転送数とが等しくなるように電荷転送制御手段による取り込み制御条件を変更するエラー訂正を実施する。
【００２２】
上記単一電荷デバイスにおいて、エラー訂正手段は、電荷転送制御手段による取り込み制御条件におけるソースから電荷島への電荷の転送タイミングの制御条件を変更するようにすればよい。また、エラー訂正手段は、電荷転送制御手段による取り込み制御条件におけるソースから電荷島へ取り込ませる電荷の数を変更するようにしてもよい。この場合、エラー訂正手段は、シーケンスの繰り返しにおいてエラー検出手段が求めた実転送数と設定数との差の累積値をもとに、電荷転送制御手段による取り込み制御条件におけるソースから電荷島へ取り込ませる電荷の数を変更するようにするとよい。
【００２３】
本発明に係るエラー測定方法は、電荷島と、電荷島を挾んで設けられたソースおよびドレインと、電荷島とソースとの間に配置された第１ゲートと、電荷島とドレインとの間に配置された第２ゲートとを備える単一電荷デバイスにおけるエラー測定方法であって、取り込み制御条件で第２ゲートを閉じた状態で第１ゲートを開けてソースから電荷島に電荷を取り込む取り込みステップと、取り込みステップの次に、第１ゲートおよび第２ゲートを閉じた状態で電荷島に蓄積されている電荷の数を検出して実取り込み数とする取り込み数計測ステップと、取り込み数計測ステップの次に、電荷島に蓄積されている全ての電荷を電荷島からドレインへ転送する転送制御条件で第１ゲートを閉じた状態で第２ゲートを開けて電荷島からドレインに電荷を転送する転送ステップと、転送ステップの次に、第１ゲートおよび第２ゲートを閉じた状態で電荷島に蓄積されている電荷の数を検出して残電荷数とする残電荷数計測ステップと、実取り込み数と残電荷数との差である実転送数を求めるエラー測定ステップとを備える。
【００２４】
本発明に係るエラー訂正方法は、電荷島と、電荷島を挾んで設けられたソースおよびドレインと、電荷島とソースとの間に配置された第１ゲートと、電荷島とドレインとの間に配置された第２ゲートとを備える単一電荷デバイスにおけるエラー訂正方法であって、設定された２以上の設定数の電荷がソースから電荷島に取り込まれる状態とする取り込み制御条件で第２ゲートを閉じた状態で第１ゲートを開けてソースから電荷島に電荷を取り込む取り込みステップと、取り込みステップの次に、第１ゲートおよび第２ゲートを閉じた状態で電荷島に蓄積されている電荷の数を検出して実取り込み数とする取り込み数計測ステップと、取り込み数計測ステップの次に、実取り込み数を実転送数とし、実転送数と設定数との差をもとに、電荷転送制御手段による取り込み状態，取り込み数計測状態，転送状態を含む１連のシーケンスの次のシーケンスにおける電荷転送制御手段による取り込み制御条件を変更するエラー訂正を実施するエラー訂正ステップとを備え、エラー訂正ステップでは、設定数と実転送数とが等しくなるように取り込み制御条件を変更するエラー訂正を実施する。
【００２５】
また、本発明に係るエラー訂正方法は、電荷島と、電荷島を挾んで設けられたソースおよびドレインと、電荷島とソースとの間に配置された第１ゲートと、電荷島とドレインとの間に配置された第２ゲートとを備える単一電荷デバイスにおけるエラー訂正方法であって、設定された２以上の設定数の電荷がソースから電荷島に取り込まれる状態とする取り込み制御条件で第２ゲートを閉じた状態で第１ゲートを開けてソースから電荷島に電荷を取り込む取り込みステップと、取り込みステップの次に、第１ゲートおよび第２ゲートを閉じた状態で電荷島に蓄積されている電荷の数を検出して実取り込み数とする取り込み数計測ステップと、取り込み数計測ステップの次に、電荷島に蓄積されている全ての電荷を電荷島からドレインへ転送する転送制御条件で第１ゲートを閉じた状態で第２ゲートを開けて電荷島からドレインに電荷を転送する転送ステップと、転送ステップの次に、第１ゲートおよび第２ゲートを閉じた状態で電荷島に蓄積されている電荷の数を検出して残電荷数とする残電荷数計測ステップと、残電荷数計測ステップの次に、実取り込み数より残電荷数を減じて実転送数とし、実転送数と設定数との差をもとに、電荷転送制御手段による取り込み状態，取り込み数計測状態，転送状態を含む１連のシーケンスの次のシーケンスにおける電荷転送制御手段による取り込み制御条件を変更するエラー訂正を実施するエラー訂正ステップとを備え、エラー訂正ステップでは、設定数と実転送数とが等しくなるように取り込み制御条件を変更するエラー訂正を実施する。
【００２６】
上記エラー訂正方法において、エラー訂正ステップでは、取り込み制御条件におけるソースから電荷島への電荷の転送タイミングの制御条件を変更する。また、エラー訂正ステップでは、取り込み制御条件におけるソースから電荷島に取り込まれる電荷の数の制御条件を変更する。この場合、エラー訂正ステップでは、シーケンスの繰り返しにおいて求めた実転送数と設定数との差の累積値をもとに、転送ステップによる取り込み制御条件におけるソースから電荷島へ取り込ませる電荷の数を変更するようにするとよい。
【発明の効果】
【００２７】
以上説明したことにより、本発明によれば、電荷の転送がより正確に測定でき、また、転送のエラーがより抑制できるという優れた効果が得られる。
【図面の簡単な説明】
【００２８】
【図１】図１は、本発明の実施の形態１における単一電荷デバイスの構成を示す構成図である。
【図２】図２は、本発明の実施の形態１におけるエラー測定方法について説明するためのフローチャートである。
【図３】図３は、本発明の実施の形態２における単一電荷デバイスの構成を示す構成図である。
【図４】図４は、本発明の実施の形態２におけるエラー訂正方法について説明するためのフローチャートである。
【図５】図５は、本発明の実施の形態３における単一電荷デバイスの構成を示す構成図である。
【図６】図６は、本発明の実施の形態３におけるエラー訂正方法について説明するためのフローチャートである。
【発明を実施するための形態】
【００２９】
以下、本発明の実施の形態について図を参照して説明する。
【００３０】
［実施の形態１］
はじめに、本発明の実施の形態１における単一電荷デバイスについて、図１を用いて説明する。図１は、本発明の実施の形態１における単一電荷デバイスの構成を示す構成図である。
【００３１】
この単一電荷デバイスは、電荷島１０１と、電荷島１０１を挾んで設けられたソース１０２およびドレイン１０３と、電荷島１０１とソース１０２との間に配置された第１ゲート１０４と、電荷島１０１とドレイン１０３との間に配置された第２ゲート１０５とを備える。また、この単一電荷デバイスは、ゲート制御部１０６、電荷検出部１０７、電荷転送制御部１０８、エラー検出部１０９を備える。
【００３２】
ゲート制御部１０６は、第１ゲート１０４および第２ゲート１０５を制御してソース１０２から電荷島１０１への電荷転送および電荷島１０１からドレイン１０３への電荷転送を制御する。電荷検出部１０７は、電荷島１０１に蓄積されている電荷の数を検出する。
【００３３】
電荷転送制御部１０８は、以下に示す制御を行う。まず、電荷転送制御部１０８は、取り込み制御条件でゲート制御部１０６を制御して第２ゲート１０５を閉じた状態で第１ゲート１０４を開けてソース１０２から電荷島１０１に複数の電荷を取り込ませて取り込み状態とする。このとき、電荷転送制御部１０８は、取り込み制御条件における所定のバイアスをソース１０２に印加する。次に、電荷転送制御部１０８は、ゲート制御部１０６を制御して第１ゲート１０４および第２ゲート１０５を閉じて取り込み数計測状態とする。
【００３４】
次に、電荷転送制御部１０８は、電荷島１０１に蓄積されている全ての電荷を電荷島１０１からドレイン１０３へ転送する転送制御条件でゲート制御部１０６を制御して第１ゲート１０４を閉じた状態で第２ゲート１０５を開けて電荷島１０１からドレイン１０３に電荷を転送して転送状態とする。このとき、電荷転送制御部１０８は、転送制御条件における所定のバイアスをドレイン１０３に印加する。次に、電荷転送制御部１０８は、ゲート制御部１０６を制御して第１ゲート１０４および第２ゲート１０５を閉じて残電荷数計測状態とする。
【００３５】
エラー検出部１０９は、上述した取り込み数計測状態で電荷検出部１０７に検出された電荷の数である実取り込み数と、残電荷数計測状態で電荷検出部１０７に検出された電荷の数である残電荷数との差である実転送数を求める。
【００３６】
なお、ドレイン１０３に電荷が転送されたことによる電流は、複数の電荷がまとまって流れる脈流となっている。これを直流とするために、ドレイン１０３の後に低域通過フィルタ１１０を挿入して時間的に平均し、標準電流として取り出す。
【００３７】
電荷島１０１、ソース１０２、ドレイン１０３は、例えば、よく知られているように、シリコンなどの半導体から構成できる。電荷島１０１、ソース１０２、ドレイン１０３、第１ゲート１０４、第２ゲート１０５からなる素子部は、半導体に限らず、金属、超伝導体、分子、原子デバイスなど、整数個の電子もしくは正孔の転送が制御可能な単電子デバイスであればよい。ただし、現状では、エラー測定速度、エラー訂正速度、ひいては、取り出せる電流量の観点からシリコン、ガリウムヒ素などの半導体を用いたデバイスが最も有利である。さらに、動作温度については、室温までの動作が確認されているシリコンを用いたデバイスが圧倒的に有利である。
【００３８】
次に、実施の形態１における単一電荷デバイスの動作例（エラー測定方法）について、図２のフローチャートを用いて説明する。
【００３９】
まず、ステップＳ１０１で、電荷検出部１０７が、取り込み制御条件で、所定のバイアスをソース１０２に印加し、ゲート制御部１０６を制御して第２ゲート１０５を閉じた状態で第１ゲート１０４を開けることで、ソース１０２から電荷島１０１に電荷を取り込む（取り込みステップ）。第１ゲート１０４のみに所定の転送クロックが印加されるようにすればよい。このとき、一度に取り込む（転送する）電荷数Ｎｂは、１００〜１０００程度が最適である。これ以上の電荷数Ｎｂも可能であるが、デバイスのサイズと電荷検出部１０７の感度との兼ね合いで最適値が変わることになる。電荷数Ｎｂを大きくとりすぎると、電荷検出部１０７に求められるＳ／Ｎ比が悪くなり逆に不利になる。
【００４０】
次に、ステップＳ１０２で、電荷検出部１０７が、ゲート制御部１０６の制御により第１ゲート１０４および第２ゲート１０５を閉じ、この状態で、電荷検出部１０７が、電荷島１０１に蓄積されている電荷の数を検出する（取り込み数計測ステップ）。第１ゲート１０４、第２ゲート１０５の両者に対し、クロックが印加されない状態とすればよい。ここで検出した電荷数は、実取り込み数Ｎｉとする。
【００４１】
次に、ステップＳ１０３で、電荷検出部１０７が、電荷島１０１に蓄積されている全ての電荷を電荷島１０１からドレイン１０３へ転送する転送制御条件で、所定のバイアスをドレイン１０３に印加し、ゲート制御部１０６を制御して第１ゲート１０４を閉じた状態で第２ゲート１０５を開け、電荷島１０１からドレインに電荷を転送する（転送ステップ）。第２ゲート１０５のみに転送クロックが印加される状態とすればよい。また、ドレイン１０３の側に電荷が流れていきやすいようにバイアスをかけておけばよい。
【００４２】
次に、ステップＳ１０４で、電荷検出部１０７によるゲート制御部１０６の制御により第１ゲート１０４および第２ゲート１０５を閉じ、この状態で電荷島１０１に蓄積されている電荷の数を電荷検出部１０７で検出する（残電荷数計測ステップ）。ここで検出した電荷数は、残電荷数Ｎｓとする。
【００４３】
次に、ステップＳ１０５で、エラー検出部１０９が、実取り込み数と残電荷数との差を求めて実転送数とする（エラー測定ステップ）。
【００４４】
上述した第１ゲート１０４および第２ゲート１０５の開閉動作は、所定の基準クロックに合わせて行えばよい。例えば、よく知られた高精度の時間・周波数標準から直接供給された基準クロックを用いればよい。また、ＰＬＬ（位相同期ループ）などを用いて同期させることで基準クロックの周波数精度を維持するようにしてもよい。
【００４５】
上述したステップＳ１０３においては、電荷島１０１に蓄積されていたＮｉ個の全ての電荷はドレイン１０３に転送され、電荷島１０１の電荷は０個になっているはずである。ドレイン１０３に対して十分なバイアス電圧を印加し、また、十分な時間待てば、電荷島１０１における電荷数０の状態に近づくことになる。しかしながら、実際には、電荷島１０１内のトラップなどにより電荷が残ることがあり、この動作を行うたびに必ず０になるとは限らない。条件に極めて強く依存するものの、実際の実験でも、１、２、場合によっては３個程度の電子が電荷島１０１に残ることがある。
【００４６】
従って、ステップＳ１０４でもう一度測定を行い、電荷島１０１内の残電荷数Ｎｓを測定し、Ｎｔ＝Ｎｉ−Ｎｓを実際に転送された電荷数（実転送数）とする。このようにすることにより、確実に何個の電荷がドレイン１０３側に送られ、何個が電荷島１０１に残ったままかがわかることになる。
【００４７】
一度、第１ゲート１０４および第２ゲート１０５の両者を閉じた上で、電荷島１０１における電荷数の測定を行うことにより、確実に電荷島１０１内の電荷数を計測できることが、電荷数計測上の非常に重要なポイントである。転送（取り込み）および測定は、必ず同時に行われないようにする。転送しながら測定をすると、正確な電荷数計測ができない。
【００４８】
上述したように、実施の形態１によれば、電荷の転送がより正確に測定できるようになる。上述した実施の形態１によれば、電子１個の精度まで測定できる電流計、もしくは電荷量計として使用することができる。また、電荷の転送がより正確に測定できるので、転送のエラーの抑制に供することが可能となる。
【００４９】
［実施の形態２］
次に、本発明の実施の形態２における単一電荷デバイスについて、図３を用いて説明する。図３は、本発明の実施の形態２における単一電荷デバイスの構成を示す構成図である。
【００５０】
この単一電荷デバイスは、電荷島１０１と、電荷島１０１を挾んで設けられたソース１０２およびドレイン１０３と、電荷島１０１とソース１０２との間に配置された第１ゲート１０４と、電荷島１０１とドレイン１０３との間に配置された第２ゲート１０５とを備える。また、この単一電荷デバイスは、ゲート制御部１０６、電荷検出部１０７、電荷転送制御部１０８、エラー検出部１０９、低域通過フィルタ１１０を備える。これらの構成は、前述した実施の形態１と同様である。
【００５１】
実施の形態２における単一電荷デバイスは、上述した構成に加えてエラー訂正部１１１を備える。エラー訂正部１１１は、取り込み制御条件で設定されているソース１０２から電荷島１０１に取り込まれる電荷の数である設定数と、エラー検出部１０９が求めた実転送数Ｎｔとの差をもとに、電荷転送制御部１０８による取り込み状態，取り込み数計測状態，転送状態を含む１連のシーケンスの次のシーケンスにおける電荷転送制御部１０８による取り込み制御条件を変更する。エラー訂正部１１１は、設定数と実転送数Ｎｔとが等しくなるように電荷転送制御部１０８による取り込み制御条件を変更する。
【００５２】
次に、実施の形態２における単一電荷デバイスの動作例（エラー訂正方法）について、図４のフローチャートを用いて説明する。
【００５３】
まず、ステップＳ１０１で、電荷検出部１０７が、取り込み制御条件で、所定のバイアスをソース１０２に印加し、ゲート制御部１０６を制御して第２ゲート１０５を閉じた状態で第１ゲート１０４を開けることで、ソース１０２から電荷島１０１に電荷を取り込む（取り込みステップ）。第１ゲート１０４のみに所定の転送クロックが印加されるようにすればよい。このとき、一度に取り込む（転送する）電荷数Ｎｂは、１００〜１０００程度が最適である。これ以上の電荷数Ｎｂも可能であるが、デバイスのサイズと電荷検出部１０７の感度との兼ね合いで最適値が変わることになる。電荷数Ｎｂを大きくとりすぎると、電荷検出部１０７に求められるＳ／Ｎ比が悪くなり逆に不利になる。
【００５４】
次に、ステップＳ１０２で、電荷検出部１０７が、ゲート制御部１０６の制御により第１ゲート１０４および第２ゲート１０５を閉じ、この状態で、電荷検出部１０７が、電荷島１０１に蓄積されている電荷の数を検出する（取り込み数計測ステップ）。第１ゲート１０４、第２ゲート１０５の両者に対し、クロックが印加されない状態とすればよい。ここで検出した電荷数は、実取り込み数Ｎｉとする。
【００５５】
次に、ステップＳ１０３で、電荷検出部１０７が、電荷島１０１に蓄積されている全ての電荷を電荷島１０１からドレイン１０３へ転送する転送制御条件で、所定のバイアスをドレイン１０３に印加し、ゲート制御部１０６を制御して第１ゲート１０４を閉じた状態で第２ゲート１０５を開け、電荷島１０１からドレインに電荷を転送する（転送ステップ）。第２ゲート１０５のみに転送クロックが印加される状態とすればよい。また、ドレイン１０３の側に電荷が流れていきやすいようにバイアスをかけておけばよい。上述したステップＳ１０１〜ステップＳ１０３で１連のシーケンスが終了する。
【００５６】
次に、ステップＳ１０４で、電荷検出部１０７によるゲート制御部１０６の制御により第１ゲート１０４および第２ゲート１０５を閉じ、この状態で電荷島１０１に蓄積されている電荷の数を電荷検出部１０７で検出する（残電荷数計測ステップ）。ここで検出した電荷数は、残電荷数Ｎｓとする。
【００５７】
次に、ステップＳ１０５で、エラー検出部１０９が、実取り込み数と残電荷数との差を求めて実転送数Ｎｔとする（エラー測定ステップ）。次に、ステップＳ１０６で、エラー訂正部１１１が、取り込み制御条件で設定されているソース１０２から電荷島１０１に取り込まれる電荷の数である設定数と、エラー検出部１０９が求めた実転送数Ｎｔとの差をもとに、設定数と実転送数Ｎｔとが等しくなるように、次のシーケンスにおける電荷転送制御部１０８による取り込み制御条件を変更することでエラー訂正を実施する。
【００５８】
上述した第１ゲート１０４および第２ゲート１０５の開閉動作は、所定の基準クロックに合わせて行えばよい。例えば、よく知られた高精度の時間・周波数標準から直接供給された基準クロックを用いればよい。また、ＰＬＬ（位相同期ループ）などを用いて同期させることで基準クロックの周波数精度を維持するようにしてもよい。
【００５９】
例えば、エラー訂正部１１１は、電荷転送制御部１０８による取り込み制御条件におけるソース１０２から電荷島１０１への電荷の転送タイミング（クロックタイミング）の制御条件を変更することでエラー訂正を実施する。
【００６０】
上記単一電荷デバイスにおける「ソース１０２から電荷島１０１への電荷取り込み→電荷数測定→電荷島１０１からドレインへの電荷転送→電荷数測定」の動作シーケンスは繰り返し実施される。１回のシーケンスで実転送数Ｎｔが測定されると、この測定結果（実転送数Ｎｔ）に応じ、次のシーケンスを開始する時間（タイミング）を前後させる。
【００６１】
例えば、転送クロックのもととなる基準クロックｆを用いて次のシーケンスを開始するまでの時間の制御を行う。例えば、前回のシーケンスの開始から次のシーケンスの開始までの時間間隔を「ｔｓ＝Ｎｔ／ｆ」とする。これにより、実転送数Ｎｔが多かったときは次のシーケンスの開始は遅れることになり、実転送数Ｎｔが少なかったときは、逆に早まることになる。時間間隔ｔｓにより取り込み状態（ステップＳ１０１）の時間決定される。
【００６２】
以上のことにより、複数のシーケンスが実施された状態の平均では、単位時間内に転送される電荷数はｆ個となり、低域通過フィルタ１１０を介して出力される電流はＩｔ「Ｉｔ＝ｅ×ｆ」となる。なお、ｅは電子もしくは正孔の持つ素電荷である。
【００６３】
また例えば、エラー訂正部１１１は（エラー訂正ステップでは）、電荷転送制御部１０８による取り込み制御条件におけるソース１０２から電荷島１０１へ取り込ませる電荷の数を変更する。例えば、エラー訂正部１１１は（エラー訂正ステップでは）、シーケンスの繰り返しにおいて求めた実転送数と設定数との差の累積値をもとに、取り込み制御条件におけるソース１０２から電荷島１０１へ取り込ませる電荷の数を変更する。
【００６４】
このエラー訂正では、実転送数Ｎｔにより、これを補償するように次のシーケンスにおける実取り込み数Ｎｉが変化するように、電荷転送制御部１０８における取り込み制御条件の中の、ソース側バイアス電圧、第１ゲート１０４印加パルスの振幅および時間などを変化させる。この取り込み制御条件の変更により、一定周期でのパルスを打ちながらも、エラー訂正を行うことができる。
【００６５】
例えば、実転送数Ｎｔが設定数よりも多かった場合には、実取り込み数Ｎｉが減るように制御する。一方、実転送数Ｎｔが設定数よりも少なかった場合には、実取り込み数Ｎｉが増えるように制御する。
【００６６】
上述したエラー訂正では、次のシーケンスの取り込みステップでもまた、実転送数Ｎｔが設定数と異なる場合が発生するので、次のシーケンスを開始するまでの時間の制御を行うエラー訂正の場合と異なり、次のシーケンスにおいて完全にエラーを訂正できるとは限らない。
【００６７】
実取り込み数Ｎｉを変化させる取り込み制御条件変更によるエラー訂正では、目標値となる設定数に合わせるように転送電荷数（取り込み電荷数）を調整するが、シーケンス毎に新たな転送電子数のずれが発生する。従って、エラー訂正においては、１回のシーケンスでのずれ量をもとに次の調整をするのではなく、それまでの全てのシーケンスで測定されたずれ量の累積にあわせて次のシーケンスの調整を行う。
【００６８】
これにより、あるシーケンスが終わった時点でのずれ量は常に実取り込み数Ｎｔの揺らぎ幅を持つものの、これまでに転送した全電荷数に対するずれの相対的な割合である精度は、シーケンスの数、すなわち総転送電荷数が増えればそれに逆比例して小さくなっていく。このエラー訂正能力は、クロックタイミングの複雑な制御が必要ないという利点がある。
【００６９】
また、通常、目標値からのずれの標準偏差は大数の法則で、試行回数が増えるとその平方根に逆比例して小さくなっていくが、上記エラー訂正では、試行回数そのものに逆比例して小さくなっていくため、高い精度を実現することができる。
【００７０】
以上に説明したように、実施の形態２によれば、転送のエラーがより抑制できるようになる。ここで、上述では、電荷島１０１への取り込みの後と、ドレイン１０３への転送の後との両方で電荷数を測定し、実取り込み数Ｎｉと残電荷数Ｎｓとの差を実転送数Ｎｔとしたが、これに限るものではなく、実取り込み数Ｎｉを実転送数Ｎｔして前述同様のエラー訂正をしてもよい。しかしながら、上述したように、転送にかかる不確定要因である電荷島１０１内の電荷数を、取り込み後およびドレイン転送後の両方で実施し、この差を実転送数とすることで、より高精度なエラー訂正が実現できる。
【００７１】
［実施の形態３］
次に、本発明の実施の形態３における単一電荷デバイスについて、図５を用いて説明する。図５は、本発明の実施の形態３における単一電荷デバイスの構成を示す構成図である。
【００７２】
この単一電荷デバイスは、電荷島２０１と、電荷島２０１を挾んで設けられたソース２０２およびドレイン２０３と、電荷島２０１とソース２０２との間に配置された第１ゲート２０４と、電荷島２０１とドレイン２０３との間に配置された第２ゲート２０５とを備える。また、この単一電荷デバイスは、ゲート制御部２０６、電荷検出部２０７、電荷転送制御部２０８、エラー検出部２０９、およびエラー訂正部２１１を備える。
【００７３】
ゲート制御部２０６は、第１ゲート２０４および第２ゲート２０５を制御してソース２０２から電荷島２０１への電荷転送および電荷島２０１からドレイン２０３への電荷転送を制御する。電荷検出部２０７は、電荷島２０１に蓄積されている電荷の数を検出する。
【００７４】
電荷転送制御部２０８は、以下に示す制御を行う。まず、設定された２以上の設定数の電荷がソース２０２から電荷島２０１に取り込まれる状態とする取り込み制御条件でゲート制御部２０６を制御して第２ゲート２０５を閉じた状態で第１ゲート２０４を開けてソース２０２から電荷島２０１に電荷を取り込ませて取り込み状態とする。このとき、電荷転送制御部２０８は、取り込み制御条件における所定のバイアスをソース２０２に印加する。
【００７５】
次に、電荷転送制御部２０８は、ゲート制御部２０６を制御して第１ゲート２０４および第２ゲート２０５を閉じて取り込み数計測状態とする。次に、電荷島２０１に蓄積されている全ての電荷を電荷島２０１からドレインへ転送する転送制御条件でゲート制御部２０６を制御して第１ゲート２０４を閉じた状態で第２ゲート２０５を開けて電荷島２０１からドレインに電荷を転送して転送状態とする。このとき、電荷転送制御部２０８は、転送制御条件における所定のバイアスをドレイン２０３に印加する。
【００７６】
エラー検出部２０９は、上述した取り込み数計測状態で電荷検出部２０７に検出された電荷の数である実取り込み数を実転送数とする。
【００７７】
エラー訂正部２１１は、エラー検出部２０９が求めた実転送数Ｎｔと設定数との差をもとに、電荷転送制御部２０８による取り込み状態，取り込み数計測状態，転送状態を含む１連のシーケンスの次のシーケンスにおける電荷転送制御部２０８による取り込み制御条件を変更する。エラー訂正部２１１は、設定数と実転送数Ｎｔとが等しくなるように電荷転送制御部２０８による取り込み制御条件を変更するエラー訂正を実施する。
【００７８】
なお、ドレイン２０３に電荷が転送されたことによる電流は、複数の電荷がまとまって流れる脈流となっている。これを直流とするために、ドレイン２０３の後に低域通過フィルタ２１０を挿入して時間的に平均し、標準電流として取り出す。これにより、エラー訂正された、高精度の電流が得られることとなる。
【００７９】
電荷島２０１、ソース２０２、ドレイン２０３は、例えば、よく知られているように、シリコンなどの半導体から構成できる。電荷島２０１、ソース２０２、ドレイン２０３、第１ゲート２０４、第２ゲート２０５からなる素子部は、半導体に限らず、金属、超伝導体、分子、原子デバイスなど、整数個の電子もしくは正孔の転送が制御可能な単電子デバイスであればよい。ただし、現状では、エラー訂正速度、ひいては、取り出せる電流量の観点からシリコン、ガリウムヒ素などの半導体を用いたデバイスが最も有利である。さらに、動作温度については、室温までの動作が確認されているシリコンを用いたデバイスが圧倒的に有利である。
【００８０】
次に、実施の形態３における単一電荷デバイスの動作例（エラー訂正方法）について、図６のフローチャートを用いて説明する。
【００８１】
まず、ステップＳ２０１で、電荷検出部２０７が、取り込み制御条件で、所定のバイアスをソース２０２に印加し、ゲート制御部２０６を制御して第２ゲート２０５を閉じた状態で第１ゲート２０４を開けることで、ソース２０２から電荷島２０１に電荷を取り込む（取り込みステップ）。第１ゲート２０４のみに所定の転送クロックが印加されるようにすればよい。このとき、一度に取り込む（転送する）電荷数Ｎｂは、１００〜１０００程度が最適である。これ以上の電荷数Ｎｂも可能であるが、デバイスのサイズと電荷検出部２０７の感度との兼ね合いで最適値が変わることになる。電荷数Ｎｂを大きくとりすぎると、電荷検出部２０７に求められるＳ／Ｎ比が悪くなり逆に不利になる。
【００８２】
次に、ステップＳ２０２で、電荷検出部２０７が、ゲート制御部２０６の制御により第１ゲート２０４および第２ゲート２０５を閉じ、この状態で、電荷検出部２０７が、電荷島２０１に蓄積されている電荷の数を検出する（取り込み数計測ステップ）。第１ゲート２０４、第２ゲート２０５の両者に対し、クロックが印加されない状態とすればよい。ここで検出した電荷数は、実取り込み数Ｎｉとする。
【００８３】
次に、ステップＳ２０３で、電荷検出部２０７が、電荷島２０１に蓄積されている全ての電荷を電荷島２０１からドレイン２０３へ転送する転送制御条件で、所定のバイアスをドレイン２０３に印加し、ゲート制御部２０６を制御して第１ゲート２０４を閉じた状態で第２ゲート２０５を開け、電荷島２０１からドレインに電荷を転送する（転送ステップ）。第２ゲート２０５のみに転送クロックが印加される状態とすればよい。また、ドレイン２０３の側に電荷が流れていきやすいようにバイアスをかけておけばよい。
【００８４】
次に、ステップＳ２０４で、エラー検出部２０９が、実取り込み数を実転送数Ｎｔとする（エラー測定ステップ）。次に、ステップＳ２０５で、エラー訂正部２１１が、エラー検出部２０９が求めた実転送数Ｎｔと設定数との差をもとに、設定数と実転送数Ｎｔとが等しくなるように電荷転送制御部２０８による取り込み制御条件を変更することでエラー訂正を実施する。
【００８５】
上述した第１ゲート２０４および第２ゲート２０５の開閉動作は、所定の基準クロックに合わせて行えばよい。例えば、よく知られた高精度の時間・周波数標準から直接供給された基準クロックを用いればよい。また、ＰＬＬ（位相同期ループ）などを用いて同期させることで基準クロックの周波数精度を維持するようにしてもよい。
【００８６】
例えば、エラー訂正部２１１は、電荷転送制御部２０８による取り込み制御条件におけるソース２０２から電荷島２０１への電荷の転送タイミング（クロックタイミング）の制御条件を変更することでエラー訂正を実施する。
【００８７】
上記単一電荷デバイスにおける「ソース２０２から電荷島２０１への電荷取り込み→電荷数測定→電荷島２０１からドレインへの電荷転送」の動作シーケンスは繰り返し実施される。１回のシーケンスで実転送数Ｎｔが測定されると、この測定結果（実転送数Ｎｔ）に応じ、次のシーケンスを開始する時間（タイミング）を前後させる。
【００８８】
例えば、転送クロックのもととなる基準クロックｆを用いて次のシーケンスを開始するまでの時間の制御を行う。例えば、前回のシーケンスの開始から次のシーケンスの開始までの時間間隔を「ｔｓ＝Ｎｔ／ｆ」とする。これにより、実転送数Ｎｔが多かったときは次のシーケンスの開始は遅れることになり、実転送数Ｎｔが少なかったときは、逆に早まることになる。時間間隔ｔｓにより取り込み状態（ステップＳ２０１）の時間決定される。
【００８９】
以上のことにより、複数のシーケンスが実施された状態の平均では、単位時間内に転送される電荷数はｆ個となり、低域通過フィルタ２１０を介して出力される電流はＩｔ「Ｉｔ＝ｅ×ｆ」となる。なお、ｅは電子もしくは正孔の持つ素電荷である。
【００９０】
また例えば、エラー訂正部２１１は（エラー訂正ステップでは）、電荷転送制御部２０８による取り込み制御条件におけるソース２０２から電荷島２０１へ取り込ませる電荷の数を変更する。例えば、エラー訂正部２１１は（エラー訂正ステップでは）、シーケンスの繰り返しにおいて求めた実転送数と設定数との差の累積値をもとに、取り込み制御条件におけるソース２０２から電荷島２０１へ取り込ませる電荷の数を変更する。
【００９１】
このエラー訂正では、実転送数Ｎｔにより、これを補償するように次のシーケンスにおける実取り込み数Ｎｉが変化するように、電荷転送制御部２０８における取り込み制御条件の中の、ソース側バイアス電圧、第１ゲート２０４印加パルスの振幅および時間などを変化させる。この取り込み制御条件の変更により、一定周期でのパルスを打ちながらも、エラー訂正を行うことができる。
【００９２】
例えば、実転送数Ｎｔが設定数よりも多かった場合には、実取り込み数Ｎｉが減るように制御する。一方、実転送数Ｎｔが設定数よりも少なかった場合には、実取り込み数Ｎｉが増えるように制御する。
【００９３】
上述したエラー訂正では、次のシーケンスの取り込みステップでもまた、実転送数Ｎｔが設定数と異なる場合が発生するので、次のシーケンスを開始するまでの時間の制御を行うエラー訂正の場合と異なり、次のシーケンスにおいて完全にエラーを訂正できるとは限らない。
【００９４】
実取り込み数Ｎｉを変化させる取り込み制御条件変更によるエラー訂正では、目標値となる設定数に合わせるように転送電荷数（取り込み電荷数）を調整するが、シーケンス毎に新たな転送電子数のずれが発生する。従って、エラー訂正においては、１回のシーケンスでのずれ量をもとに次の調整をするのではなく、それまでの全てのシーケンスで測定されたずれ量の累積にあわせて次のシーケンスの調整を行う。
【００９５】
これにより、あるシーケンスが終わった時点でのずれ量は常に実取り込み数Ｎｔの揺らぎ幅を持つものの、これまでに転送した全電荷数に対するずれの相対的な割合である精度は、シーケンスの数、すなわち総転送電荷数が増えればそれに逆比例して小さくなっていく。このエラー訂正能力は、クロックタイミングの複雑な制御が必要ないという利点がある。
【００９６】
また、通常、目標値からのずれの標準偏差は大数の法則で、試行回数が増えるとその平方根に逆比例して小さくなっていくが、上記エラー訂正では、試行回数そのものに逆比例して小さくなっていくため、高い精度を実現することができる。
【００９７】
以上に説明したように、実施の形態３によれば、転送のエラーがより抑制できるようになる。
【００９８】
以上に説明した本発明によれば、電荷計測の精度が十分高ければ、周波数標準の精度である相対精度１０-15〜１０-18まで電荷転送の精度を上げることが可能である。ただ、取り出せる電流値には制限がある。なお、電荷量標準、電荷量計として使用する場合には、電荷の個数のみが問題となるので、時間の精度は必要とされない。
【００９９】
可能な転送速度は、エラー検出、訂正の速度で決まるが、エラー検出のための計測時間が支配的であり、現状では１００ＭＨｚが限界であり、Ｎｂ＝１００〜１０００とすると、ｆ＝１０ＧＨｚ〜１００ＧＨｚ程度であり、１〜１０ｎＡ程度が最大である。これ以上の電流、電荷転送能力が必要な場合には、本発明の単一電荷デバイスを並列に接続して動作させることや、カレントコンパレータ等を用いて電流を増加させることで可能になる。
【０１００】
上述したように、本発明によれば、単一電荷デバイスにおける転送エラーを低減させるためにエラーの取りこぼしをなくした高精度なエラー訂正が実現できる。高精度の単一電荷デバイスは、単一電子や単一正孔を用いたデジタル記憶デバイスおよびデジタル演算デバイスなどとして用いることができるばかりでなく、量子状態を用いた情報処理デバイスとして用いることもできる。また、正確な電荷、電流の標準器や、測定器として用いることもできる。
【０１０１】
特に、電流の単位であるＡ（アンペア）は、７つのＳＩ基本単位のうちで唯一の電気学的単位である。他の、抵抗（Ωオーム）、電圧（Ｖボルト）、電力（Ｗワット）、電力量（ＷＨ、ワット時）、電荷（Ｃ，クーロン）、静電容量（Ｆ，ファラッド）など他の全ての電気、磁気的な量は、全て電流（Ａ）と、他の基本単位である時間（ｓ秒）または長さ（ｍメートル）を含む他の単位を組み合わせた組み合わせ単位である。
【０１０２】
しかしながら、現在、アンペアは、これ自体の標準の精度が低いため、より高い精度の標準が実現されている、電圧（ジョセフソン電圧標準）、および、抵抗（量子ホール抵抗標準）を用いて、オームの法則により電流として標準が実現されている。定義上はアンペアは基本単位であるが、現実には他の単位を組み合わせて実現されている状況である。しかし、本来は、アンペアは、単位時間に流れた電荷、すなわち電子の個数である。従って、この電気量として唯一の基本単位である電流を、正確な時間標準とあわせて電子の個数から直接に高い精度で定義できることは非常に有意義である。
【０１０３】
現在、物理量の標準として最も高い精度が実現されているものは、周波数と、周波数の逆数である時間であり、セシウム原子時計で容易に相対精度１０-15が実現されているばかりでなく、光格子時計では相対精度１０-18が実現されるとされている。一方、これらと比べると、電流標準、電荷標準、容量標準などは、数桁、場合によっては１０桁の精度の差が存在する。
【０１０４】
しかしながら、もし、エラーフリーもしくは精度が周波数標準と同レベル以上の単一電荷転送デバイスが実現されれば、単一電荷を基準とした標準も、周波数と同レベルの標準精度を実現することができる。すなわち、現在よりも、数桁から１０桁もの精度の向上を得ることができるものである。
【０１０５】
現在の、エラー訂正をしない場合のデバイス精度は、デバイス自体の改良により精度を上げる勢力的な研究が、発明者らをはじめ、他の研究機関でも行われており、成果をあげているものの、大幅な精度アップはそう簡単ではないというのが現実である。従って、現在の精度の単一電荷デバイスを用いつつも、エラー検出・訂正を用いて精度を上げることは非常に効率的な方法である。
【０１０６】
本発明においては、単一電荷デバイスにおいて、まず、効率的な、取りこぼしのないエラー検出（測定）を提供し、この測定結果を用いてエラー訂正を行う。本発明においては、さらに、エラー検出および訂正を、より簡素な単一電荷デバイスで実現できるため、いくつもの電荷島やゲートを組み合わせた複雑なデバイスを使用しなくとも、エラー測定とエラー訂正ができることが特徴であり、このため、ロバストな動作が可能である。また、検出機構も比較的簡単なため、エラー訂正およびこの統計値の集計も制御回路により可能となる。また、電荷数の期待値や、期待値の分散および標準偏差が得られるのではなく、全ての転送された電荷の個数がわかるため、エラー訂正の精度の評価が極めて正確にできる。
【０１０７】
本発明においては、単一電荷デバイスと電荷検出部とを組み合わせ、転送エラーが起きた際に、発生した転送エラーを観測（測定）して検出する。この検出結果を用いて訂正を行う。本発明の特徴は、転送エラーの測定の際に、複数個の電荷を一度に電荷島に取り込み、取り込んだ電荷の数を計測することと、訂正の方法にある。
【０１０８】
単一の電子（電荷）を電荷島に取り込み、この状態で、電子が確かに電荷島に取り込まれたかを測定し、確かに１個が取り込まれていたらそれを転送し、０個もしくは２個以上であれば、何らかのリトライをするというエラー訂正の可能な技術については詳細に報じられた文献などはないが、既存のデバイスとその測定系ですでに十分に可能であり、それに必要な要素技術は報告されている(引用文献８参照）。
【０１０９】
しかしながら、高速化をすることと同等の効果を得るために、１００個から１０００個程度までの複数個についてそれを行い、飛躍的に単位時間当たりの転送電子数を増やしながらも、転送エラーを訂正できる方式についてはこれまでになかったものである。
また、エラーの検出評価を行う技術はすでに報告がある(非特許文献３)が、転送した全ての電子について効率的にその個数を完全に計測し把握する方法についても、これまでになかったものである。
【０１１０】
さらに、一度のゲートクロックで複数個（４０個程度）の電子を転送するという方式はすでに実現されていた(非特許文献７参照）。しかしながら、この技術では、エラーの訂正はおろか、検出すらも不可能である。
【０１１１】
また、発明者らが作製しているシリコン半導体を用いた単一電荷デバイスのみならず、他の方式においても、電子を転送することに必要とされる時間と、電子が何個あるかを計測することに必要な時間を比べると、前者が圧倒的に短い。すなわち、転送は速くできるが、転送された電荷の数を計測することは時間を要することになる。この時間の比はデバイスにより変わるが、１００倍〜１０００倍程度が一般的な値である。
【０１１２】
電子計測に必要な時間を見ると、理論的に可能な速度は最大１００ＭＨｚ程度（１０ｎｓ）と報告されており、一方、電子の転送速度は数ＧＨｚ（数百ｐｓ）が報告されており、時間的に数十倍の開きがある。従って、１つの電荷を転送し、転送毎に個数を測定すると、測定に多くの時間がとられてしまい、本来の転送デバイスの転送能力のほんのわずかしか利用していないことになる。このため、本発明では１回の測定で数百個の電子の数を測定することによりデバイスの転送能力をなるべく有効に使いつつも、エラー検出・訂正ができるようにした。
【０１１３】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
【符号の説明】
【０１１４】
１０１…電荷島、１０２…ソース、１０３…ドレイン、１０４…第１ゲート、１０５…第２ゲート、１０６…ゲート制御部、１０７…電荷検出部、１０８…電荷転送制御部、１０９…エラー検出部、１１０…低域通過フィルタ、１１１…エラー訂正部、２０１…電荷島、２０２…ソース、２０３…ドレイン、２０４…第１ゲート、２０５…第２ゲート、２０６…ゲート制御部、２０７…電荷検出部、２０８…電荷転送制御部、２０９…エラー検出部、２１０…低域通過フィルタ、２１１…エラー訂正部。
【図１】
2018078179.tif 000003
【図２】
2018078179.tif 000004
【図３】
2018078179.tif 000005
【図４】
2018078179.tif 000006
【図５】
2018078179.tif 000007
【図６】
2018078179.tif 000008