(57)【要約】【課題】バリア層と層間絶縁膜との良好な密着性を実現し、絶縁性の高い層間絶縁膜を有する炭化珪素半導体装置の製造方法、および炭化珪素半導体装置を提供すること。【解決手段】ｎ+型炭化珪素基板１のおもて面に堆積されたｎ型炭化珪素エピタキシャル層２の表面には、ＭＯＳ構造が形成されている。ＭＯＳ構造を構成するゲート導電膜９は、層間絶縁膜２０で覆われている。層間絶縁膜２０は、第１層間絶縁膜１０と、第２層間絶縁膜１１とが積層されてなる。第１層間絶縁膜１０は、リンおよびボロンを含まない絶縁体で構成される。第２層間絶縁膜１１は、リン濃度が１．２ｍｏｌ％以上３．４ｍｏｌ％未満かつボロン濃度０ｍｏｌ％以上０．５ｍｏｌ％未満のシリコン酸化膜で構成される。層間絶縁膜２０は、バリアメタル膜１２で覆われている。バリアメタル膜１２の表面の一部とコンタクトホールとを覆うように、ソース電極１３が設けられている。【選択図】図１
2018082054.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素からなる半導体層の第１表面に、導電膜−酸化膜−半導体からなる絶縁ゲート構造を形成する工程と、
前記絶縁ゲート構造を構成するゲート導電膜を覆う第１絶縁膜を形成する工程と、
前記第１絶縁膜を覆う第２絶縁膜を形成する工程と、
前記第１絶縁膜と前記第２絶縁膜とからなる積層膜に対して、熱処理を行うことによって層間絶縁膜を形成する工程と、
前記層間絶縁膜を深さ方向に貫通するソースコンタクトホールを形成する工程と、
チタンを含むバリアメタル膜で前記層間絶縁膜と前記ソースコンタクトホールの一部を覆う工程と、
前記バリアメタル膜の一部と前記ソースコンタクトホールを覆うソース電極を形成する工程と、
前記バリアメタル膜の表面の一部と前記ソース電極を覆う電極パッドを形成する工程と、
前記半導体層の第２主面に、裏面電極を形成する工程と、
を含み、
前記第１絶縁膜は、リンおよびボロンを含まないシリコン酸化膜からなり、
前記第２絶縁膜は、リン濃度が１．２ｍｏｌ％以上３．４ｍｏｌ％未満のシリコン酸化膜からなり、
前記バリアメタル膜は、チタンを含む膜からなる、
ことを特徴とする炭化珪素半導体装置の製造方法。
【請求項２】
前記第１絶縁膜の厚さは１００ｎｍ以上２８０ｎｍ以下であることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記第２絶縁膜の厚さは４２０ｎｍ以上１０００ｎｍ以下であることを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記バリアメタル膜の厚さは８０ｎｍ以上１５０ｎｍ以下であることを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記第１絶縁膜は、ＴＥＯＳ、ＮＳＧ、ＬＴＯ、プラズマＳｉＯ2膜のいずれか一つからなることを特徴とする請求項１〜４のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記第２絶縁膜は、ボロン濃度が０ｍｏｌ％以上０．５ｍｏｌ％未満のシリコン酸化膜からなることを特徴とする請求項１〜５のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記第２絶縁膜は、ＢＰＳＧからなることを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。
【請求項８】
前記第２絶縁膜は、ＰＳＧからなることを特徴とする請求項１〜５のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項９】
前記層間絶縁膜を形成する工程は、
７５０℃以上９００℃未満の温度にて前記熱処理を行うことを特徴とする請求項１〜８のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項１０】
前記層間絶縁膜を形成する工程は、
水素を４％含む雰囲気中で前記熱処理を行うことを特徴とする請求項９に記載の炭化珪素半導体装置の製造方法。
【請求項１１】
炭化珪素基板の第１主面に、前記炭化珪素基板よりも不純物濃度が低い第１導電型炭化珪素エピタキシャル層を成長させることにより前記半導体層を形成する工程を含み、
前記絶縁ゲート構造を形成する工程は、
前記半導体層の第１表面となる前記第１導電型炭化珪素エピタキシャル層の表面に、前記絶縁ゲート構造を形成することを特徴とする請求項１〜１０のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項１２】
炭化珪素からなる半導体層の表面に形成される導電膜−酸化膜−半導体からなる絶縁ゲート構造と、
前記絶縁ゲート構造を覆うように形成される第１絶縁膜と、前記第１絶縁膜を覆うように形成される第２絶縁膜と、からなる層間絶縁膜と、
前記層間絶縁膜と、前記層間絶縁膜を深さ方向に貫通するソースコンタクトホールの一部と、を覆うように形成されるチタンを含むバリアメタル膜と、
前記バリアメタル膜の一部と前記ソースコンタクトホールを覆うように形成されるソース電極と、
前記バリアメタル膜の表面の一部と前記ソース電極を覆うように形成される電極パッドと、
前記半導体層の第２主面に形成される裏面電極と、
を有し、
前記第１絶縁膜は、リンおよびボロンを含まないシリコン酸化膜からなり、
前記第２絶縁膜は、リン濃度が１．２ｍｏｌ％以上３．４ｍｏｌ％未満のシリコン酸化膜からなり、
前記バリアメタル膜は、チタンを含む膜からなる、
ことを特徴とする炭化珪素半導体装置。
【請求項１３】
前記第１絶縁膜の厚さは１００ｎｍ以上２８０ｎｍ以下であることを特徴とする請求項１２に記載の炭化珪素半導体装置。
【請求項１４】
前記第２絶縁膜の厚さは４２０ｎｍ以上１０００ｎｍ以下であることを特徴とする請求項１２または１３に記載の炭化珪素半導体装置。
【請求項１５】
前記バリアメタル膜の厚さは、８０ｎｍ以上１５０ｎｍ以下であることを特徴とする請求項１２〜１４のいずれか一つに記載の炭化珪素半導体装置。
【請求項１６】
前記第１絶縁膜は、ＴＥＯＳ、ＮＳＧ、ＬＴＯ、プラズマＳｉＯ2膜のいずれか一つからなることを特徴とする請求項１２〜１５のいずれか一つに記載の炭化珪素半導体装置。
【請求項１７】
前記第２絶縁膜は、ボロン濃度が０ｍｏｌ％以上０．５ｍｏｌ％未満のシリコン酸化膜からなることを特徴とする請求項１２〜１６のいずれか一つに記載の炭化珪素半導体装置。
【請求項１８】
前記第２絶縁膜は、ＢＰＳＧからなることを特徴とする請求項１７に記載の炭化珪素半導体装置。
【請求項１９】
前記第２絶縁膜は、ＰＳＧからなることを特徴とする請求項１２〜１６のいずれか一つに記載の炭化珪素半導体装置。
【請求項２０】
炭化珪素基板の第１主面に形成される前記炭化珪素基板よりも不純物濃度が低い第１導電型炭化珪素エピタキシャル層を有し、
前記絶縁ゲート構造は、前記第１導電型炭化珪素エピタキシャル層の表面に形成されることを特徴とする請求項１２〜１９のいずれか一つに記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置の製造方法、および炭化珪素半導体装置に関する。
【背景技術】
【０００２】
従来、電力損失を大幅に低減することができるパワー半導体装置として、炭化珪素（ＳｉＣ）からなるＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造の炭化珪素半導体装置が公知である（以下、例えば、特許文献１）。下記特許文献１では、ゲート電極上に形成される層間絶縁膜としてＬＴＯ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄａｔｉｏｎ）膜を形成した場合に、その後の熱処理工程においてクラックが発生し、ゲート電極とソース電極との短絡が発生するという問題に対して、層間絶縁膜として流動性の高いＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）膜を用いて、９３０℃で２０分間、ウェット雰囲気中でリフローアニールすることによりクラックおよび電極形成不良の発生を防止する方法を提案している。
【０００３】
また、下記特許文献１では、ソース電極の電極材料としてｎ型半導体に対してオーミック性を示す例えばニッケル（Ｎｉ）などの金属材料を用いる場合、この電極材料がＢＰＳＧ膜中に拡散し、ＢＰＳＧ膜の絶縁性が低下するという問題が確認されている。このような問題を解消する方法として、下記特許文献１では、ＢＰＳＧ膜をリフロー処理した後に、ニッケル拡散のバリア層となるＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｘｙ  Ｓｉｌｉｃａｔｅ）膜をＢＰＳＧ膜上に形成することにより、ＢＰＳＧ膜上に形成されるソース電極の電極材料であるニッケルがＢＰＳＧ膜中に拡散することを防止する方法が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−４５７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１では、次の問題が生じる。バリア層となるＴＥＯＳ膜は、ステップカバレッジが悪いため、コンタクトホール側壁部分に対するバリア性を得るためには十分に厚い膜厚が必要となるが、ＴＥＯＳ膜を厚くすると、リフローアニールにおいて層間絶縁膜のクラックが発生しやすくなる。
【０００６】
また、ソース電極の電極材料の層間絶縁膜中への拡散を防止する別の方法として、層間絶縁膜とソース電極との間にバリアメタル膜として窒化チタン（ＴｉＮ）膜、またはチタンと窒化チタンとの積層膜を形成する方法が公知である。しかしながら、層間絶縁膜としてＢＰＳＧ膜を形成する場合、ＢＰＳＧ膜中のボロンはチタンとの密着性が悪いため、ソース電極が剥離しやすいという問題がある。
【０００７】
本発明は、バリア層と層間絶縁膜との良好な密着性を実現し、絶縁性の高い層間絶縁膜を有する炭化珪素半導体装置の製造方法、および炭化珪素半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の目的を達成するため、本発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素からなる半導体層の第１表面に、導電膜−酸化膜−半導体からなる絶縁ゲート構造を形成する工程を行う。次に、前記絶縁ゲート構造を構成するゲート導電膜を覆う第１絶縁膜を形成する工程を行う。次に、前記第１絶縁膜を覆う第２絶縁膜を形成する工程を行う。次に、前記第１絶縁膜と前記第２絶縁膜とからなる積層膜に対して、熱処理を行うことによって層間絶縁膜を形成する工程を行う。次に、前記層間絶縁膜を深さ方向に貫通するソースコンタクトホールを形成する工程を行う。次に、チタンを含むバリアメタル膜で前記層間絶縁膜と前記ソースコンタクトホールの一部を覆う工程を行う。次に、前記バリアメタル膜の一部と前記ソースコンタクトホールを覆うソース電極を形成する工程を行う。次に、前記バリアメタル膜の表面の一部と前記ソース電極を覆う電極パッドを形成する工程を行う。そして、前記半導体層の第２主面に、裏面電極を形成する工程を行う。前記第１絶縁膜は、リンおよびボロンを含まないシリコン酸化膜からなり、前記第２絶縁膜は、リン濃度が１．２ｍｏｌ％以上３．４ｍｏｌ％未満のシリコン酸化膜からなり、前記バリアメタル膜は、チタンを含む膜からなることを特徴とする。
【０００９】
本発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１絶縁膜の厚さは１００ｎｍ以上２８０ｎｍ以下であることを特徴とする。
【００１０】
本発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２絶縁膜の厚さは４２０ｎｍ以上１０００ｎｍ以下であることを特徴とする。
【００１１】
本発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記バリアメタル膜の厚さは８０ｎｍ以上１５０ｎｍ以下であることを特徴とする。
【００１２】
本発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１絶縁膜は、ＴＥＯＳ、ＮＳＧ、ＬＴＯ、プラズマＳｉＯ2膜のいずれか一つからなることを特徴とする。
【００１３】
本発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２絶縁膜は、ボロン濃度が０ｍｏｌ％以上０．５ｍｏｌ％未満のシリコン酸化膜からなることを特徴とする。
【００１４】
本発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２絶縁膜は、ＢＰＳＧからなることを特徴とする。
【００１５】
本発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２絶縁膜は、ＰＳＧからなることを特徴とする。
【００１６】
本発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記層間絶縁膜を形成する工程は、７５０℃以上９００℃未満の温度にて前記熱処理を行うことを特徴とする。
【００１７】
本発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記層間絶縁膜を形成する工程は、水素を４％含む雰囲気中で前記熱処理を行うことを特徴とする。
【００１８】
本発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、炭化珪素基板の第１主面に、前記炭化珪素基板よりも不純物濃度が低い第１導電型炭化珪素エピタキシャル層を成長させることにより前記半導体層を形成する工程を行う。そして、前記絶縁ゲート構造を形成する工程において、前記半導体層の第１表面となる前記第１導電型炭化珪素エピタキシャル層の表面に、前記絶縁ゲート構造を形成することを特徴とする。
【００１９】
また、本発明の目的を達成するため、本発明にかかる炭化珪素半導体装置は、次の特徴を有する。まず、炭化珪素半導体装置は、炭化珪素からなる半導体層の表面に形成される導電膜−酸化膜−半導体からなる絶縁ゲート構造と、前記絶縁ゲート構造を覆うように形成される第１絶縁膜と、前記第１絶縁膜を覆うように形成される第２絶縁膜と、からなる層間絶縁膜と、前記層間絶縁膜と、前記層間絶縁膜を深さ方向に貫通するソースコンタクトホールの一部と、を覆うように形成されるチタンを含むバリアメタル膜と、前記バリアメタル膜の一部と前記ソースコンタクトホールを覆うように形成されるソース電極と、前記バリアメタル膜の表面の一部と前記ソース電極を覆うように形成される電極パッドと、前記半導体層の第２主面に形成される裏面電極と、を有する。前記第１絶縁膜は、リンおよびボロンを含まないシリコン酸化膜からなる。前記第２絶縁膜は、リン濃度が１．２ｍｏｌ％以上３．４ｍｏｌ％未満のシリコン酸化膜からなる。前記バリアメタル膜は、チタンを含む膜からなる。
【００２０】
本発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１絶縁膜の厚さは１００ｎｍ以上２８０ｎｍ以下であることを特徴とする。
【００２１】
本発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２絶縁膜の厚さは４２０ｎｍ以上１０００ｎｍ以下であることを特徴とする。
【００２２】
本発明にかかる炭化珪素半導体装置は、上述した発明において、前記バリアメタル膜の厚さは、８０ｎｍ以上１５０ｎｍ以下であることを特徴とする。
【００２３】
本発明にかかる炭化珪素半導体装置は、上述した発明において、前記第１絶縁膜は、ＴＥＯＳ、ＮＳＧ、ＬＴＯ、プラズマＳｉＯ2膜のいずれか一つからなることを特徴とする。
【００２４】
本発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２絶縁膜は、ボロン濃度０ｍｏｌ％以上０．５ｍｏｌ％未満のシリコン酸化膜からなることを特徴とする。
【００２５】
本発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２絶縁膜は、ＢＰＳＧからなることを特徴とする。
【００２６】
本発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２絶縁膜は、ＰＳＧからなることを特徴とする。
【００２７】
本発明にかかる炭化珪素半導体装置は、上述した発明において、炭化珪素基板の第１主面に形成される前記炭化珪素基板よりも不純物濃度が低い第１導電型炭化珪素エピタキシャル層を有し、前記絶縁ゲート構造は、前記第１導電型炭化珪素エピタキシャル層の表面に形成されることを特徴とする。
【発明の効果】
【００２８】
本発明によれば、バリア層と層間絶縁膜との良好な密着性を実現し、層間絶縁膜の絶縁性の向上を図る。
【図面の簡単な説明】
【００２９】
【図１】実施の形態にかかる製造方法により製造される炭化珪素半導体装置の一例を示す断面図である。
【図２】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図３】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図４】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図５】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【図６】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【発明を実施するための形態】
【００３０】
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法、および炭化珪素半導体装置の実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。本明細書および添付図面では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００３１】
（実施の形態）
まず、実施の形態にかかる炭化珪素半導体装置について、炭化珪素ＭＯＳＦＥＴを例に説明する。図１は、実施の形態にかかる製造方法により製造される炭化珪素半導体装置の一例を示す断面図である。図１に示すように、実施の形態にかかる炭化珪素半導体装置において、ｎ+型炭化珪素基板１のおもて面（第１主面）には、ｎ型炭化珪素エピタキシャル層２が堆積されている。
【００３２】
ｎ型炭化珪素エピタキシャル層２の表面には、ＭＯＳ構造（金属−酸化膜−半導体からなる絶縁ゲート）が形成されている。具体的には、ｎ型炭化珪素エピタキシャル層２のｎ+型炭化珪素基板１側に対して反対側の表面層には、ｐ+型ベース領域３が選択的に設けられている。ｎ型炭化珪素エピタキシャル層２およびｐ+型ベース領域３の表面には、ｐ-型炭化珪素エピタキシャル層４が堆積されている。ｐ-型炭化珪素エピタキシャル層４は、ｐ+型ベース領域３とともにベース領域を構成する。
【００３３】
ｐ-型炭化珪素エピタキシャル層４のｐ+型ベース領域３上の部分には、ｐ+型ベース領域３側に対して反対側の表面層に、ｎ+型ソース領域５およびｐ+型コンタクト領域６が選択的に設けられている。ｐ+型コンタクト領域６は、深さ方向にｐ-型炭化珪素エピタキシャル層４を貫通しｐ+型ベース領域３に達する。また、ｐ+型コンタクト領域６は、ｎ+型ソース領域５の、後述するｎ型チャネル領域７側に対して反対側に、ｎ+型ソース領域５に接するように設けられている。
【００３４】
ｐ-型炭化珪素エピタキシャル層４のｎ型炭化珪素エピタキシャル層２上の部分には、深さ方向にｐ-型炭化珪素エピタキシャル層４を貫通しｎ型炭化珪素エピタキシャル層２に達するｎ型チャネル領域７が設けられている。ｎ型チャネル領域７は、ｎ+型ソース領域５に接していない。ｎ型チャネル領域７は、ｎ型炭化珪素エピタキシャル層２とともにドリフト領域を構成する。ｐ-型炭化珪素エピタキシャル層４の、ｎ+型ソース領域５とｎ型チャネル領域７とに挟まれた部分の表面には、ゲート絶縁膜８を介してゲート電極となるゲート導電膜９が設けられている。ゲート導電膜９は、層間絶縁膜２０で覆われている。
【００３５】
層間絶縁膜２０は、第１層間絶縁膜１０と、第２層間絶縁膜１１とがゲート導電膜９側から順に積層されてなる。第１層間絶縁膜１０は、リンおよびボロンを含まないシリコン酸化膜からなる絶縁体で構成される。第２層間絶縁膜１１は、リンおよびボロンを含む不純物からなるシリコン酸化膜で構成される。シリコン酸化膜に含まれるリン濃度は、１．２ｍｏｌ％以上３．４ｍｏｌ％未満である。シリコン酸化膜に含まれるボロン濃度は、０ｍｏｌ％以上０．５ｍｏｌ％未満である。第１層間絶縁膜１０および第２層間絶縁膜１１は、チタンを含むバリアメタル膜１２で覆われている。
【００３６】
さらに、バリアメタル膜１２の表面の一部とコンタクトホールとを覆い、コンタクトホールを介してｎ+型ソース領域５およびｐ+型コンタクト領域６に接するソース電極１３が設けられている。バリアメタル膜１２およびソース電極１３を覆うように電極パッド１４が設けられている。電極パッド１４は第１層間絶縁膜１０および第２層間絶縁膜１１によってゲート導電膜９と電気的に絶縁されている。ソース電極１３は、例えばニッケルからなる。
【００３７】
バリアメタル膜１２およびソース電極１３の表面には、例えばアルミシリサイド（Ａｌ−Ｓｉ）からなる電極パッド１４が設けられている。ｎ+型炭化珪素基板１の裏面（第２主面）全面には、ｎ+型炭化珪素基板１とオーミック接合を形成する例えばニッケル（Ｎｉ）およびチタン（Ｔｉ）からなる裏面オーミック電極１５が設けられている。裏面オーミック電極１５の表面には、例えばチタン、ニッケルおよび金（Ａｕ）が裏面オーミック電極１５側から順に積層されてなる裏面電極層１６が設けられている。裏面オーミック電極１５および裏面電極層１６は、ドレイン電極（出力電極）である。
【００３８】
次に、実施の形態にかかる炭化珪素半導体装置の製造方法について説明する。図２〜図６は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。
【００３９】
まず、図２に示すように、例えば厚さ３４０μｍのｎ+型半導体基板１を用意する。ｎ+型半導体基板１は、例えば炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）からなる炭化珪素単結晶基板である。ｎ+半導体基板１のおもて面は、例えば（０００−１）面であってもよい。
【００４０】
次に、ｎ+型炭化珪素基板１のおもて面に、ｎ型炭化珪素エピタキシャル層２を形成する。ｎ型炭化珪素エピタキシャル層２の不純物濃度および厚さは、例えば、それぞれ５×１０15ｃｍ-3および１０μｍであってもよい。次に、例えばアルミニウム（Ａｌ）のイオン注入によって、ｎ型炭化珪素エピタキシャル層２の表面層にｐ+型ベース領域３を選択的に形成する。ｐ+型ベース領域３の不純物濃度は、２×１０18ｃｍ-3であってもよい。
【００４１】
次に、ｎ型炭化珪素エピタキシャル層２およびｐ+型ベース領域３の表面に、ｐ-型炭化珪素エピタキシャル層４を形成する。ｐ-型炭化珪素エピタキシャル層４の不純物濃度および厚さは、例えばそれぞれ５×１０15ｃｍ-3および０．５μｍであってもよい。次に、例えばリン（Ｐ）のイオン注入によって、ｐ-型炭化珪素エピタキシャル層４の表面層にｎ+型ソース領域５を選択的に形成する。ｎ+型ソース領域５の不純物濃度は、例えば２×１０20ｃｍ-3であってもよい。
【００４２】
次に、図３に示すように、アルミニウムのイオン注入によって、ｎ+型ソース領域５に接し、かつｐ-型炭化珪素エピタキシャル層４を深さ方向に貫通しｐ+型ベース領域３に達するｐ+型コンタクト領域６を選択的に形成する。ｐ+型コンタクト領域６の不純物濃度は、例えば８×１０20ｃｍ-3であってもよい。次に、窒素（Ｎ）のイオン注入によって、ｐ-型炭化珪素エピタキシャル層４を深さ方向に貫通しｎ型炭化珪素エピタキシャル層２に達するｎ型チャネル領域７を選択的に形成する。次に、１６００℃の温度で３分間の熱処理を行い、イオン注入により導入した不純物を活性化する。
【００４３】
次に、図４に示すように、例えばウェット雰囲気において１０５０℃の温度で熱酸化を行い、ｎ+型ソース領域５の一部からｎ型チャネル領域７にわたって、ｐ-型炭化珪素エピタキシャル層４の、ｎ+型ソース領域５とｎ型チャネル領域７とに挟まれた部分の表面にゲート絶縁膜８を厚さ８０ｎｍで形成する。次に、ゲート絶縁膜８上に、リンをドープしたポリシリコン（ｐｏｌｙ−Ｓｉ）からなるゲート導電膜９を厚さ４８０ｎｍで形成する。ゲート導電膜９は、減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）によって形成してもよい。
【００４４】
次に、ゲート導電膜９上に、例えば常圧ＣＶＤ法によって形成されるＮＳＧからなる第１層間絶縁膜１０を厚さ２００ｎｍで形成する。第１層間絶縁膜１０については、ゲート導電膜９と第２層間絶縁膜１１との間の、ボロンまたはリン等の不純物の相互拡散を防ぐ目的によりボロンやリンを含まないシリコン酸化膜が好ましい。第１層間絶縁膜１０としては、ＮＳＧ（Ｎｏｎ−Ｄｏｐｅｄ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）膜、ＴＥＯＳ膜、ＬＴＯ膜、プラズマＳｉＯ2膜などを用いることができる。第１層間絶縁膜１１の膜厚は、１００ｎｍ以上２８０ｎｍ以下であることが好ましい。また、第１層間絶縁膜１１の膜厚は、前述の相互拡散を防止するために１００ｎｍ以上であることが好ましい。また、第１層間絶縁膜１１が厚いと、アニール時、ワイヤボンディング時、実使用時などにクラックが発生しやすくなるために、第１層間絶縁膜１１の膜厚は、最大でも２８０ｎｍ以下であることが好ましい。これにより、アニール時、ワイヤボンディング時、実使用時などにクラックが発生するのを防止することができる。
【００４５】
さらに、第１層間絶縁膜１０上に、例えば常圧ＣＶＤ法によって形成されるリン濃度が２．２ｍｏｌ％およびボロン濃度０．２５ｍｏｌ％のＢＰＳＧからなる第２層間絶縁膜１１を厚さ６００ｎｍで形成する。第２層間絶縁膜１１としては、ＢＰＳＧ膜の他にもＰＧＳ膜を用いることができる。第２層間絶縁膜１１中のリン濃度は、可動イオンに対するゲッタリング効果を奏すると共にバリアメタル膜１２との良好な密着性を保持するために、少なくとも１．２ｍｏｌ％以上であることが好ましい。また、第２層間絶縁膜１１中のリン濃度は、高くなるとリンの偏析による膜質の脆弱化やバリアメタル膜１２との密着性の低下が発生するために最大でも３．４ｍｏｌ％未満であることが好ましい。
【００４６】
また、第２層間絶縁膜１１の膜厚は、４２０ｎｍ以上１０００ｎｍ以下とすることが好ましい。第２層間絶縁膜１１の膜厚は、金属電極形成等、層間絶縁膜形成以降に層間絶縁膜の上に膜を形成する際に塩素（Ｃｌ）やナトリウム（Ｎａ）等の可動イオンが入り込んでしまう。その可動イオンが層間絶縁膜の中を拡散して通過し、ゲート電極や、その下のゲート酸化膜に到達してしまうと特性劣化が起きてしまう。この可動イオンをゲッタリングしてゲート電極やゲート酸化膜に届かせないようにするのがリン（Ｐ）を含んだ第２層間絶縁膜１１の働きである。このゲッタリング効果を十分に働かせるために４２０ｎｍ以上であることが好ましい。第２層間絶縁膜１１が厚いと、アニール時、ワイヤボンディング時、実使用時などにクラックが発生しやすくなるために、第２層間絶縁膜１１の膜厚は、最大でも１０００ｎｍ以下であることが好ましい。これにより、アニール時、ワイヤボンディング時、実使用時などにクラックが発生するのを防止することができる。また、第２層間絶縁膜１１にクラックが発生すると、可動イオンに対するゲッタリング効果が低下し、バリアメタル膜１２との密着性が低下する。このため、第２層間絶縁膜１１にクラックが発生するのを防止することにより、ゲッタリング効果を奏し、バリアメタルとの良好な密着性を保持する。
【００４７】
第２層間絶縁膜１１にはボロンが含まれていてもよい。これにより、第２層間絶縁膜１１のリフロー性を向上させ、熱アニール時のクラックを防止することができる。ただし、ボロンの濃度は０．５ｍｏｌ％未満であるのが好ましい。これにより、チタンを含むバリアメタル膜１２との良好な密着性を保持することができ、バリアメタル膜との良好な密着性を得ることができる。
【００４８】
次に、図５に示すように、例えば水素（Ｈ2）を４％含む雰囲気中において８００℃の温度で１０分間の熱アニール処理（リフロー）を行い、層間絶縁膜を平坦化する。ここで、熱アニール処理は、７５０℃以上９００℃未満の温度で行う。例えば、水素（Ｈ2）を４％含む雰囲気は、水素（Ｈ2）を窒素（Ｎ2）で４ｍｏｌ％に希釈した気体雰囲気である。ここで、窒素を用いたが、窒素に代えてアルゴンやヘリウムを用いてもよい。次に、ドライエッチングによって、第１層間絶縁膜１０および第２層間絶縁膜１１を選択的に除去し、ｎ+型ソース領域５およびｐ+型コンタクト領域６が露出するコンタクトホールを形成する。
【００４９】
次に、図６に示すように、第２層間絶縁膜１１の表面を覆うように窒化チタンからなるバリアメタル膜１２を厚さ１１０ｎｍで形成する。バリアメタル膜１２としては、窒化チタンの他にも、チタン膜、窒化チタンとチタンの積層膜などを用いることができる。バリアメタル膜１２の膜厚は、クラックを防ぐ目的から８０ｎｍ以上１５０ｎｍ未満であることが好ましい。バリアメタル膜１２の膜厚は、電極パッド１４を形成する金属元素がゲート絶縁膜８へ拡散し素子耐圧が低下するのを防止するために８０ｎｍ以上であることが好ましい。また、バリアメタル膜１２の膜厚は、熱アニール処理時のクラックの発生を抑止するために１５０ｎｍ未満であることが好ましい。次に、バリアメタル膜１２をパターニングし、コンタクトホールにｎ+型ソース領域５およびｐ+型コンタクト領域６を露出させる。次に、バリアメタル膜１２の表面およびコンタクトホールを覆うように、ニッケルからなるソース電極１３を厚さ６０μｍで成膜する。
【００５０】
次に、ｎ+型炭化珪素基板１の裏面である例えば（０００１）面を清浄化する。次に、ニッケル膜とチタン膜とをｎ+型炭化珪素基板１の裏面に順に積層し裏面オーミック電極１５を形成する。次に、水素を含む雰囲気中において９７５℃の温度で２分間の熱処理を行い、裏面オーミック電極１５を焼結させる。裏面オーミック電極１５を焼結させる場合、１２００℃以下で、かつ２０分以内であるならば９００℃以上の温度とすることができる。次に、バリアメタル膜１２およびソース電極１３を覆うように、例えばアルミシリサイドからなるおもて電極パッド１４を形成する。次に、裏面オーミック電極１５上に、チタン膜、ニッケル膜、および金膜を順に積層し裏面電極層１６を形成する。これにより、図１に示す炭化珪素半導体装置が完成する。
【００５１】
以上実施の形態で説明したように、本実施の形態によれば、層間絶縁膜上にバリアメタル膜を形成することにより、ソース電極を構成する電極材料が層間絶縁膜へ拡散することを防止することができる。これにより、層間絶縁膜の絶縁性が低下することを防止することができる。
【００５２】
また、実施の形態によれば、層間絶縁膜の最表面層を、リン濃度が１．２ｍｏｌ％以上３．４ｍｏｌ％のシリコン酸化膜で構成することにより、層間絶縁膜上に形成されるバリアメタル膜が剥離することを防止することができる。このため、バリアメタル膜と層間絶縁膜との良好な密着性を実現することができる。
【００５３】
実施の形態によれば、層間絶縁膜の最表面層を、ボロン濃度０ｍｏｌ％以上０．５ｍｏｌ％未満のシリコン酸化膜で構成することにより、チタンを含むバリアメタル膜１２との良好な密着性を保持することができ、バリアメタル膜との良好な密着性を得ることができる。
【００５４】
また、実施の形態によれば、第１層間絶縁膜の厚さは１００ｎｍ以上２８０ｎｍ以下で構成することにより、層間絶縁膜のクラックを防止することができる。
【００５５】
また、実施の形態によれば、第２層間絶縁膜の厚さは４２０ｎｍ以上１０００ｎｍ以下で構成することにより、層間絶縁膜のクラックを防止することができる。
【００５６】
また、実施の形態によれば、バリアメタル膜は、厚さが８０ｎｍ以上１５０ｎｍ以下のチタンを含む膜からなるように構成することにより、層間絶縁膜のクラックを防止することができる。
【００５７】
また、上記特許文献１では、パイロジェニック法によるゲート酸化によってゲート酸化膜を形成後に、層間絶縁膜として形成されるＢＰＳＧ膜に９００℃以上の温度で熱処理を行う。これにより、炭化珪素基板とゲート酸化膜との接合界面の界面順位密度が増加し、チャネル移動度が低下するという問題点がある。これに対して、実施の形態によれば、層間絶縁膜のアニール条件を７５０℃以上９００℃未満の低温とすることで、絶縁ゲート構造を構成するゲート絶縁膜と炭化珪素半導体界面の界面準位密度が増加することを防止することができる。したがって、チャネル移動度が低下することを防止することができる。なお、７５０℃以下の温度とすると第２層間絶縁膜の熱収縮が十分でなく、以降の工程で７５０℃以上の温度が印加されると第２層間絶縁膜の追加の熱収縮が起こって形状不良が発生してしまうので７５０℃以上が好ましい。
【００５８】
以上において本発明では、ＭＯＳＦＥＴを例に説明しているが、上述した実施の形態に限らず、ＩＧＢＴなど層間絶縁膜上に電極が形成される半導体装置にも適用することが可能である。例えば、本発明をＩＧＢＴに適用する場合、ｎ+型半導体基板に代えて、ｐ+型半導体基板を用いればよい。また、上述した実施の形態では、２層の絶縁膜が積層されてなる層間絶縁膜を例に説明しているが、本発明の趣旨を逸脱しない範囲で３層以上の絶縁膜が積層されてなる層間絶縁膜を形成してもよい。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
【産業上の利用可能性】
【００５９】
以上のように、本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置は、電力変換装置や種々の産業用機械などの電源装置に使用されるパワー半導体装置に有用である。
【符号の説明】
【００６０】
１  ｎ+型炭化珪素基板
２  ｎ型炭化珪素エピタキシャル層
３  ｐ+型ベース領域
４  ｐ-型炭化珪素エピタキシャル層
５  ｎ+型ソース領域
６  ｐ+型コンタクト領域
７  ｎ型チャネル領域
８  ゲート絶縁膜
９  ゲート導電膜
１０  第１層間絶縁膜
１１  第２層間絶縁膜
１２  バリアメタル膜
１３  ソース電極
１４  電極パッド
１５  裏面オーミック電極
１６  裏面電極層
２０  層間絶縁膜
【図１】
2018082054.tif 000003
【図２】
2018082054.tif 000004
【図３】
2018082054.tif 000005
【図４】
2018082054.tif 000006
【図５】
2018082054.tif 000007
【図６】
2018082054.tif 000008