(57)【要約】【課題】半導体装置のサイズの大型化を抑制しつつ、抵抗体の抵抗値が設計値からずれた場合に、１枚のフォトマスクで補正できるようにする。【解決手段】シリサイド層と、不純物を含むポリシリコン層を有する抵抗体であって、抵抗体の長手方向に、複数のシリサイド層とポリシリコン層との境界面を有する半導体装置とした。またその半導体装置において、シリサイド層形成マスク１枚を変更し、シリサイド層とポリシリコン層との境界面の数とポリシリコン層長さを変える事で、抵抗値を調整する設計方法とした。【選択図】図１
2018117011.tif 000002
【特許請求の範囲】
【請求項１】
略長方形状の抵抗体を有する半導体装置であって、
前記抵抗体は、
不純物を含むポリシリコン層と、
両端部にそれぞれ設けられ、上層配線と電気的に接続されるコンタクト部を含むコンタクト領域と、
前記コンタクト領域以外の領域の少なくとも１ヶ所に、所定の抵抗値を有する境界面を介して前記ポリシリコン層と接し、前記ポリシリコン層と同一の幅を有するシリサイド層とを備えることを特徴とする半導体装置。
【請求項２】
前記ポリシリコン層の厚さが５０ｎｍ以上であり１５０ｎｍ以下である
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記コンタクト領域はシリサイド層を含まない
ことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
請求項１または２に記載の半導体装置における前記抵抗体の抵抗値を測定する工程と、
前記抵抗値が設計値よりも小さい場合には、前記シリサイド層の数を増加させ、前記抵抗値が前記設計値よりも大きい場合には、前記シリサイド層の数を減少させることにより、前記抵抗値が前記設計値となるよう調整する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記抵抗値が前記設計値よりも小さい場合には、前記シリサイド層の長さを短くし、前記抵抗値が前記設計値よりも大きい場合には、前記シリサイド層の長さを長くすることにより、前記抵抗値が前記設計値となるよう調整する工程をさらに備えることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその半導体装置の製造方法であって、特に、抵抗体を備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置において用いられる抵抗体には、単結晶シリコン半導体基板に半導体基板と逆導電型の不純物を注入した拡散抵抗体や、不純物を注入したポリシリコンからなるポリシリコン抵抗体などが用いられる。
【０００３】
ポリシリコン抵抗体の抵抗値は、ポリシリコン層の膜厚及び形成条件、導入される不純物のイオン種及び濃度など、いくつもの製造条件によって複合的に決まるため、所望の抵抗値が得られないことがある。そこで、ポリシリコン抵抗体の抵抗値が所望の設計値からはずれた場合に、抵抗値を補正する提案がされている。
【０００４】
例えば、特許文献１には、図８に示す両端がシリサイド化されたポリシリコン抵抗体の抵抗値設定方法について示されている。同文献技術では、抵抗値が設計値よりも大きくなった場合には、長方形のポリシリコン抵抗体の長手方向の両端に形成されるシリサイド層２２の形成範囲を、両端のそれぞれの側からΔＬ／２だけ広げる補正を行うことによって、抵抗値を減少させる。また、抵抗値が設計値よりも小さくなった場合には、ポリシリコン層２１の幅を両側からΔＷ／２だけ狭める補正を行うことによって、抵抗値を増大させる。このように、シリサイド領域２２を決定するための、シリサイド化を抑制するシリサイドブロック膜３０の形成範囲の調整又はポリシリコン層２１の幅の調整によってポリシリコン抵抗体の抵抗値を補正するため、周囲のパターンや配線レイアウトに影響を与えずに抵抗値の補正を行うことができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−３３６４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の方法では、抵抗体の抵抗値が大きい場合と小さい場合が１つの半導体装置内で発生すると、ポリシリコン抵抗体形成のためと、シリサイド層形成のための２枚のフォトマスク修正が必要となり、開発費用が増大する。その上、シリサイド層形成工程より前のポリシリコン形成工程から設計変更して作製する必要があり、開発期間の長期化が避けられない。
【０００７】
したがって、本発明は、上記のような課題を解決するためになされたものであり、抵抗値を修正する場合に、開発費用の増大や開発期間の長期化を抑制する半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明は以下のような半導体装置及び半導体装置の製造方法とした。
【０００９】
すなわち、略長方形状の抵抗体を有する半導体装置であって、前記抵抗体は、不純物を含むポリシリコン層と、両端部にそれぞれ設けられ、上層配線と電気的に接続されるコンタクト部を含むコンタクト領域と、前記コンタクト領域以外の領域の少なくとも１ヶ所に、所定の抵抗値を有する境界面を介して前記ポリシリコン層と接し、前記ポリシリコン層と同一の幅を有するシリサイド層を備えることを特徴とする半導体装置とした。
【００１０】
また、上記半導体装置における前記抵抗体の抵抗値を測定する工程と、前記抵抗値が設計値よりも小さい場合には、前記シリサイド層の数を増加させ、前記抵抗値が前記設計値よりも大きい場合には、前記シリサイド層の数を減少させることにより、前記抵抗値が前記設計値となるよう調整する工程とを備えることを特徴とする半導体装置の製造方法とした。
【発明の効果】
【００１１】
本発明は、抵抗体の中のコンタクト領域外にシリサイド層を設け、不純物を含むポリシリコン層と上記シリサイド層との間に所定の抵抗値を有する境界面を備える構成としたので、抵抗体の抵抗値は境界面の数を増減させることで調整できる。そのため、抵抗体の抵抗値が設計値から外れた場合の設計変更は、作製プロセスの後半であるシリサイド層形成工程の１枚のフォトマスク修正だけで可能になり、特許文献１のような開発費用の増大や開発期間の長期化を抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】（ａ）は、本発明の第１の実施形態の半導体装置の平面図であり、（ｂ）は、（ａ）に示す半導体装置の断面図である。
【図２】図１に示す半導体装置の作製プロセスを示す工程フロー図である。
【図３】第１の実施形態の半導体装置の別の平面図である。
【図４】第１の実施形態の半導体装置の別の平面図である。
【図５】第１の実施形態の半導体装置における、電気的特性を説明した図である。
【図６】第２の実施形態の半導体装置の平面図である。
【図７】第２の実施形態の半導体装置の別の平面図である。
【図８】従来の半導体装置の平面図である。
【発明を実施するための形態】
【００１３】
以下、本発明による半導体装置の実施形態について、図面を用いて説明する。
図１（ａ）は、本発明の第１の実施形態を示す抵抗体の平面図であり、図１（ｂ）は図１（ａ）のＡ―Ａ’における断面図である。
【００１４】
第１の実施形態の抵抗体は、ポリシリコン層１と、コンタクト部３と、コンタクト部３を含むコンタクト領域１１と、コンタクト領域１１に形成されたシリサイド層２と、コンタクト領域１１以外に形成されたシリサイド層６とで構成され、長方形の形状をなしている。
【００１５】
ポリシリコン層１には、抵抗体として導電性をもたせるため、例えば、ボロンやリンなどの不純物が注入されている。コンタクト領域１１は、長方形の抵抗体の長手方向の両端に位置し、コンタクト部３を含む領域である。コンタクト部３は、コンタクトホール１３内に形成されたコンタクトプラグ１２と、コンタクト領域１１とが接している部分である。コンタクト領域１１は、抵抗体とコンタクトプラグ１２とのコンタクト抵抗を下げるために、ポリシリコン層１を高融点金属でシリサイド化することにより、シリサイド層２となっている。シリサイド層６は、後述する抵抗体の抵抗値調整のために設けられたものである。
【００１６】
抵抗体は、その両端において、図１（ｂ）のように、コンタクトホール１３内にコンタクトプラグ１２を埋め込み、そのコンタクトプラグ１２を介してメタル配線４と接続する。しかしながら、抵抗体をメタル配線４に接続する方法は、特にこの方法に限らない。また、本実施形態におけるシリサイド層２とシリサイド層６は、図１（ｂ）に示すように、高融点金属でポリシリコン層１を表面から底面まで厚さ方向に完全に全てシリサイド化したものである。そうすることで、ポリシリコン層１とシリサイド層２、６との間に、所定の抵抗値をもつ境界面５を形成している。すなわち、本実施形態の抵抗体は、ポリシリコン層１と、ポリシリコン層１を完全にシリサイド化したシリサイド層２、６とが、両者の境界面５を介して抵抗体の長手方向に交互に配置された構成を有している。
【００１７】
次に、図１に示す構造を実現するための作製プロセスを、図２（ａ）〜（ｄ）に基づいて説明する。
まず、図２（ａ）のように、半導体基板８上にＬＯＣＯＳ酸化膜などの絶縁膜９を形成し、その後、本実施形態の抵抗体を構成するポリシリコン層１をＬＰ−ＣＶＤ法などで形成する。
【００１８】
ポリシリコン層１は、後にその一部を表面から底面まで完全にシリサイド化するために、５０〜１５０ｎｍの膜厚であることが望ましい。これ以上の膜厚になると完全にシリサイド化することが困難であり、これ以下の膜厚では膜厚安定性やポリシリコン内の不純物濃度安定性が低下するのでポリシリコン層１の膜厚はこの範囲で決定するとよい。
【００１９】
次に、ポリシリコン層１の抵抗率を決めるための不純物注入をポリシリコン層１全面に対して行う。この不純物は、ボロンなどのＰ型不純物もしくはリンなどのＮ型不純物を目的に応じて選ぶ。
【００２０】
例えば、抵抗値の温度係数などの特性変動の抑制が求められる場合は、ボロンなどのＰ型不純物が望ましい。一方、後に形成される境界面５（図２（ｄ））の抵抗値に比べポリシリコン層１の抵抗値を相対的に小さくしたい場合、ポリシリコン層１に導入する不純物は、移動度が高く、低抵抗率に出来るリンや砒素などのＮ型不純物の採用が望ましい。
【００２１】
また、不純物注入量は、ポリシリコン層１内で１×１０18／ｃｍ3以上の不純物濃度になるように設定する。これ以下の不純物濃度では、境界面５の抵抗値が調整範囲以上に上昇してしまい、かつばらつきやすくなるため、本実施形態の抵抗値調整法にとって好ましくない。一方、境界面５の抵抗値を調整に適した所定の値以上の大きさとするためには、不純物濃度は１×１０21／ｃｍ3以下に設定することが好ましい。境界面５の抵抗値が不純物濃度の低下とともに上昇する理由は、不純物が高濃度のときに形成される低抵抗で線形な電流・電圧特性であるオーミック接合から、低濃度のときに形成される電位障壁に基づく高抵抗のショットキー接合へ移り変わり始めるからである。本実施形態においては、境界面５の抵抗値を、調整に適した値にするため、完全なショットキー接合に至る前の所定の値まで増大した抵抗値をもち、線形な電流・電圧特性が保たれている状態を利用している。
その後、フォトリソグラフィ技術及びエッチング技術により、ポリシリコン層１を長方形形状に加工する。
【００２２】
次に、図２（ｂ）のように、ポリシリコン層１上に酸化膜などの絶縁膜であるシリサイドブロック膜１０を堆積した後、シリサイド形成予定領域のシリサイドブロック膜１０を例えばＲＩＥで除去する。その後、必要に応じシリサイド層形成予定領域であるポリシリコン層１をアモルファス化するために１×１０19／ｃｍ3以上の濃度となるように不純物を注入する。特に、ポリシリコン層１が１５０ｎｍ程度と厚い場合は、シリサイド化をより促進させ、厚さ方向に完全にシリサイド化するためにこの工程の追加が望ましい。加えて、シリサイド化の促進のためにこの不純物は、ボロンもしくはＢＦ2がより好ましい。ちなみに、シリサイド化促進のための注入不純物がＰ型で、先のポリシリコン層１の抵抗率を決めるための不純物がＮ型であった場合、シリサイド層形成予定領域とポリシリコン層１との間にＰＮ接合が出来、境界面の抵抗値の高抵抗化が懸念される。しかし、本実施形態においてはこのシリサイド化促進のための不純物を含むポリシリコン層１は後にシリサイド化するのでＰＮ接合とはならず高抵抗とはなることはない。
【００２３】
次に、図２（ｃ）のように、高融点金属７を上部表面に堆積する。後の工程でシリサイド層形成予定領域のポリシリコン層１を高融点金属７で完全にシリサイド化するために、高融点金属７の厚さはポリシリコン層１の厚さの約半分以上に設定するのが好ましい。
【００２４】
次に、短時間の熱処理を加え、図２（ｄ）のようにシリサイドブロック膜１０の開口部のみ高融点金属７とポリシリコン層１を反応させシリサイド層２、６を形成する。その際、ポリシリコン層１が表面から底面までシリサイド化されるように、熱処理の温度や時間を設定する。本実施形態における高融点金属７としては、例えば、チタン、コバルト、ニッケル、タングステンなどの材料を用いることができる。その後、未反応のシリサイドブロック膜１０上の高融点金属７を除去する。
【００２５】
また、このようなシリサイド化処理は、シリサイド層２、６だけでなく半導体装置の構成要素であるトランジスタ（図示せず）のソース、ドレイン、ゲートのシリサイド化処理と同時に行うことで工程の追加が抑制できる。ただし、トランジスタ側のシリサイド化が過剰になると、シリサイド層の膜厚がドレインやソースの拡散深さに近づき、接合リークが無視できなくなる。このような事情を考慮すると、抵抗体の厚みはやはり１５０ｎｍ以下であることが望ましい。
【００２６】
図２（ｄ）以降は、ポリシリコン層１及びシリサイド層２の上部に図示しない層間絶縁膜を形成し、抵抗体の両端のシリサイド層２の上にコンタクトプラグ１２を形成し、さらに、コンタクトプラグ１２の上に電極となるメタル配線４を形成することにより、図１に示す本実施形態の半導体装置が完成する。
【００２７】
以上の説明において、本実施形態のシリサイド層６は、抵抗体のコンタクト領域１１以外の領域に１つ形成するとしたが、１つに限らず任意の数に設定してよい。例えば、図３は、図１においてシリサイド層６を無くした状態の抵抗体を示したものである。すなわち、コンタクト領域１１以外の領域に設けたシリサイド領域６の数が０である場合の事例である。また、図４は、シリサイド層６を２つ配置した場合の構造例を示したものである。このようなシリサイド層６の追加数は、図１、図３、図４の構造のみに限らず、必要に応じて変更して構わない。さらに、同一半導体装置内に様々な数のシリサイド層６をもつ抵抗体を複数併存させても構わない。
【００２８】
次に、本実施形態の抵抗体の抵抗値について説明する。この抵抗体がもつ抵抗値成分は、コンタクトプラグとシリサイド層との間のコンタクト抵抗、シリサイド層抵抗、シリサイド層とポリシリコン層との間の境界面の抵抗、ポリシリコン層抵抗とからなる。
【００２９】
これらの抵抗値成分を、それぞれ抵抗値Ｒｃ、抵抗値Ｒｓ、抵抗値Ｒｂ、抵抗値Ｒｐとすると、本実施形態において抵抗体の抵抗値として利用する成分は、抵抗値Ｒｂと抵抗値Ｒｐである。抵抗値Ｒｃや抵抗値Ｒｓは、それらに比べると一般に無視できるほど小さいので抵抗体の抵抗値としてここでは考慮しない。
【００３０】
抵抗値Ｒｂは、抵抗体の断面積や、境界面５の結晶性等に依存する値であり、ポリシリコン層１やシリサイド層２、６の長さには依存しない。抵抗値Ｒｐの値は、ポリシリコン層１の長さに比例し、幅と厚さに反比例する値である。
【００３１】
例えば、図１の構造においては、２つのポリシリコン層１と、４つの境界面５が存在するので、それらを合わせた抵抗体の抵抗値Ｒは下式（１）のように表せる。ここで、Ｒｐ１は、図１における２つのポリシリコン層１の抵抗値を足し合わせたトータルの抵抗値である。
Ｒ＝Ｒｐ１＋４×Ｒｂ  ・・・（１）
【００３２】
また、図３の構造においては、１つのポリシリコン層１と、２つの境界面５が存在するので、それらを合わせた抵抗体の抵抗値Ｒは下式（２）のようになる。ここでＲｐ２は、図３における1つのポリシリコン層１の抵抗値である。
Ｒ＝Ｒｐ２＋２×Ｒｂ  ・・・（２）
【００３３】
また、図４の構造においては、３つのポリシリコン層１と、６つの境界面５が存在するので、それらを合わせた抵抗体の抵抗値Ｒは下式（３）のようになる。ここで、Ｒｐ３は、図４における３つのポリシリコン層１の抵抗値を足し合わせたトータルの抵抗値である。
Ｒ＝Ｒｐ３＋６×Ｒｂ  ・・・（３）
【００３４】
なお、図１、図３、図４においては、ポリシリコン層１のトータルの長さがそれぞれ異なるので、その抵抗値も変わる。そこで、各図におけるポリシリコン層１の値を抵抗値Ｒｐ１、抵抗値Ｒｐ２、抵抗値Ｒｐ３と区別している。
【００３５】
ところで、一般に半導体装置を作製した後に、半導体装置内の抵抗体の抵抗値が所望の設計値からずれて再設計を余儀なくされた場合には、出来るだけ簡便な方法で安価かつ早期にばらつきの少ない抵抗体を作製し直す事が求められる。再設計によって抵抗体の抵抗値を所望の設計値に合わせこむ調整方法の１つとして、抵抗幅の変更が挙げられる。しかし、抵抗値に反比例する抵抗幅の変更は、抵抗値の変動幅が大きすぎるので再設定が困難である。また、抵抗幅を小さくするほど製造ばらつきの影響を受けて抵抗値がばらつきやすい。そのため、再設計においては抵抗値と比例関係にある抵抗長さの調整が、設計変更に適している。
【００３６】
しかしながら、再設計は周辺回路のレイアウトに影響を及ぼすため、抵抗長さの増大方向の変更は許容できない場合が多い。さらに、抵抗体の長さや幅などの形状変更そのものが、エッチング加工におけるマイクロローディング効果等の影響を受け、形状がさらに変化して抵抗値をずらしてしまうこともあり得るので好ましくない。
【００３７】
本実施形態によれば、再設計において抵抗体の長さや幅を変えることなく、シリサイド層とポリシリコン層との境界面の数の変更によって抵抗値の大小を調整できるので、安定した抵抗値の抵抗体を簡便に提供できる。
【００３８】
このような本実施形態の抵抗体の調整方法について、図５を用いて、以下に詳細に説明する。図５は、ポリシリコン層のトータルの長さを横軸にし、抵抗体の抵抗値を縦軸に取った場合の特性変化を示すグラフである。このグラフの中で、実線ａと一点鎖線ｂと点線cの特性はそれぞれ、図１、図３、図４のそれぞれの構造に対応する抵抗体の抵抗値を表す上記式（１）、式（２）、式（３）を描いたものである。式（１）、式（２）、式（３）内の抵抗値Ｒｂを含む項は、ポリシリコン層１の長さに依存しない定数なので、縦軸の切片の値と同一になる。一方、図５の横軸の値は、ポリシリコン層１のトータルの長さに相当し、抵抗値Ｒｐ１、抵抗値Ｒｐ２、抵抗値Ｒｐ３の値は、この軸上の点によって変化する。ポリシリコン層１の長さの変化に対する抵抗体の抵抗値の変化割合は図１、図３、図４の構造によらず同じなので、実線ａと一点鎖線ｂと点線ｃの傾きは同じになる。
【００３９】
例えば、図１の構造の抵抗体の抵抗値の変化の様子を示した特性線である実線ａにおいては、ポリシリコン層１の長さが０の時、すなわち縦軸との切片の値は、式（１）の４×Ｒｂに相当する。また、同様に図３の構造の抵抗体の特性線である、一点鎖線ｂにおいては縦軸との切片の値は、式（２）の２×Ｒｂに相当する。さらに、図４の構造の抵抗体の特性線である点線ｃにおいては、縦軸との切片の値は、式（２）の６×Ｒｂに相当する。
【００４０】
後述するように、境界面５の抵抗値を抵抗体の抵抗値補正に使用するためには、境界面５の抵抗値が、少なくともポリシリコン層１のシート抵抗値よりも高い方が調整範囲が広がるので好ましい。本発明者の実験では、ポリシリコン層１のシート抵抗値が約５００Ω／ｓｑであるのに対し、境界面５の抵抗値は、約１０００Ωが得られている。さらに、境界面５の抵抗値を上げたい場合、作製プロセスで説明したポリシリコン層１に注入する不純物濃度を下げる方法を採用することで容易に実現できる。
【００４１】
本実施形態においては、設計段階での抵抗体の構造を図１とし、そのポリシリコン層１のトータルの長さの設定値を図５のグラフのＸ０とした場合、抵抗値は実線上のＹ０と予測できる。そして、何らかの原因で抵抗体の抵抗値が所望の設計値からはずれてしまった場合に、抵抗体の再設計は、シリサイド層６の数を変化させることによって行う。例えば、抵抗値が設計値Ｙ０よりも大かった場合、図１から図３のようにシリサイド層６を減らし、一点鎖線ｂで示す特性線上で抵抗値調整を行う。または、抵抗値が設計値よりも小さかった場合、図１から図４のようにシリサイド層６を１つ増やし、点線ｃで示す特性線上で抵抗値調整を行う。抵抗体の抵抗値は、上記式（１）、式（２）、式（３）に基づき、抵抗値Ｒｂの数に比例して変化するので、事前に抵抗値Ｒｂを試作等で確認しておけば抵抗体の抵抗値変化量は予測しやすい。
【００４２】
また、抵抗体の再設計は、上記に加えてさらにシリサイド層６の長さを変えてポリシリコン層１の長さを調節し抵抗値を増加あるいは減少させて行っても構わない。図５において、ポリシリコン層１の長さがＸ０で、その時の抵抗体の抵抗値がＹ０であった場合、ポリシリコン層１の長さを変えることで、座標値（Ｘ０、Ｙ０）の抵抗値から実線上の右上もしくは左下の方向に抵抗値を変えることができる。
【００４３】
そのため、境界面５の数を増減させると同時に、ポリシリコン層１の長さを増減させることで、図５のａ、ｂ、ｃなどの任意の特性線上の任意の抵抗値を自由に設定することが出来る。抵抗体の形状を変えない状態での抵抗値の変更は、境界面の数の増減に加え、シリサイド層の長さを変える事によって相対的にポリシリコン層の長さを変えることによって行う。境界面５とポリシリコン層１の長さを変えて抵抗値を変更する場合は、初期の抵抗体の設計を、シリサイド層６の無い図３のような構造を採用して行ってもよい。特に、低い抵抗値の抵抗体を作製したい場合、境界面５の抵抗値が大きすぎてシリサイド層６を設けられない場合がある。それに対し、シリサイド層６を設けたまま抵抗体の幅を増やして抵抗値を下げるよりも、図３の構造の方が、小さい面積で低コストに抵抗体を作製することが可能である。この場合、設計段階での抵抗値の設計値は図５の一点鎖線ｂ上のある点を選ぶ。そして、抵抗値を大きくする方向の再調整が必要となった場合は、シリサイド層６を増やし、同時にポリシリコン層１の長さをも調整して実線ａ上のいずれかの値を選ぶことで、抵抗体の抵抗値を増加あるいは減少させる事ができる。また、抵抗値を小さくする方向の再調整は、シリサイド層６を増やさずに、ポリシリコン層１の長さを短くして一点鎖線ｂ上の、より低い抵抗値を選ぶことができる。
【００４４】
次に、本実施形態による抵抗値の調整プロセスを含む半導体装置の製造方法について説明する。本実施形態においては、以下のような工程フローを用いて所望の抵抗値の抵抗体を有する半導体装置を作製する。
（Ａ）所望の設計値となるような半導体装置を設計し、図２に示した作製プロセスを経て半導体装置を作製する。
（Ｂ）抵抗体の抵抗値を測定し、設計値と比較する。
（Ｃ）抵抗値が設計値よりも小さい場合には、シリサイド層の数を増加させ、抵抗値が設計値よりも大きい場合には、シリサイド層の数を減少させることにより、抵抗値が前記設計値となるように再設計する。
（Ｄ）再び、図２に示した作製プロセスを経て半導体装置を作製する。
【００４５】
以上述べたような製造方法は、（Ｂ）の工程において抵抗体の抵抗値が設計値に対して大きく乖離したときに、有効である。前述したように、本実施形態では、境界面５の抵抗値を大きく設定できるので、抵抗体の中に設けるシリサイド層の数を増減する事で、抵抗体の形状は変えずに大幅な抵抗値の変更を行う事ができる。
【００４６】
なお、（Ｃ）の工程では、シリサイド層の数を増減させて再設計することとしたが、先に述べたように、シリサイド層６の数と、さらにポリシリコン層１の長さとの２つのパラメータを利用して調整することも可能である。
【００４７】
このような製造方法は、抵抗体の設計値を変更する場合に広い範囲の調整（租調整）と高精度な調整（微調整）の両立が可能になる、という利点がある。本実施形態においては、境界面５の抵抗の数に対する抵抗値の変動が大きく、シリサイド層の長さに対する抵抗値の変動が小さい。そのため、抵抗値の粗調整をシリサイド層６の数で行い、微調整をシリサイド層６の長さで行うといった方法が簡便にできる。例えば、ポリシリコン層１に導入される不純物がＮ型の場合、キャリア移動度が高く特性の傾きがＰ型不純物の場合に比べて緩やかになる。そのため、ポリシリコン抵抗長さの変化に対する抵抗体の抵抗値の変化が小さくなり、以上の粗調整と微調整を使い分けた調整方法が特に有効になる。
【００４８】
また、Ｐ型不純物を用いた抵抗体とＮ型不純物を用いた抵抗体を、直列に接続して前者を抵抗値の粗調整用、後者を微調整用としてもよい。
また、本実施形態の構造は、抵抗体のコンタクト領域１１以外にシリサイド層を設けるものであれば、図１、図３、図４に限られるものではない。
【００４９】
以上説明した本実施形態は、特許文献１のように抵抗体の幅で抵抗値を調整する必要は無い。そのため、調整後に抵抗体が小さくなる事を想定し最小ルールに抵触することがないよう、あらかじめ大きな占有サイズを確保する必要がないので、チップ面積の増大とそれに基づくコスト増加を抑制することが出来る。
【００５０】
本実施形態においては、抵抗値が小さくなった場合も大きくなった場合も、シリサイド層の変更で調整できる。そのため、作製プロセスの後半であるシリサイド層形成工程の１枚のフォトマスク修正だけで調整が可能になり、開発費用の増大や開発期間の長期化を抑制することができる。
【００５１】
図６は、本発明における第２の実施形態を示すもので、図３に示す抵抗体から、コンタクト領域１１に形成するシリサイド層２を削除したものである。図６の構造においては、シリサイド層２が無い分コンタクト抵抗値が増大するが、図３に示す境界面５の抵抗値を削減出来る。この構造は、図３の構造の代わりに図６の構造を採用することによるコンタクト抵抗値の増大よりも、境界面５の抵抗値の方が過大であるときに有効である。特に、低い抵抗値の抵抗体を作製したい場合、境界面５の抵抗値が大きすぎるために、シリサイド層２を設けたまま抵抗体の幅を増やして抵抗値を下げるよりも、図６の構造の方が小さい面積で低コストに抵抗体を作製することが可能である。
【００５２】
このときの抵抗体の抵抗値は、コンタクト抵抗値が無視できる程小さい場合、式（４）のように表せる。
Ｒ＝Ｒｐ  ・・・（４）
【００５３】
図６に示す構造の抵抗体の抵抗値が、設計値から外れ、再設計が必要な場合には、図７に示すようにシリサイド層６を追加した構成による調整で対応する。シリサイド層６は、図７のように１つに限られるものではなく、必要に応じて数を増やして構わないことは第１の実施形態の場合と同様である。図７の場合の抵抗体の抵抗値は、上記式（２）と同様となる。またそのときの半導体装置の製造方法は、図１の場合の（Ａ）から（Ｄ）の方法と同じである。
【符号の説明】
【００５４】
１  ポリシリコン層
２、６  シリサイド層
３  コンタクト部
４  メタル配線
５  ポリシリコン層とシリサイド層との境界面
７  高融点金属
８  半導体基板
９  絶縁膜
１０  シリサイドブロック膜
１１  コンタクト領域
１２  コンタクトプラグ
１３  コンタクトホール
【図１】
2018117011.tif 000003
【図２】
2018117011.tif 000004
【図３】
2018117011.tif 000005
【図４】
2018117011.tif 000006
【図５】
2018117011.tif 000007
【図６】
2018117011.tif 000008
【図７】
2018117011.tif 000009
【図８】
2018117011.tif 000010