(57)【要約】      （修正有）【課題】アンチヒューズ物理的複製不可能関数（ＰＵＦ）ユニットおよび関連する制御方法を提供する。【解決手段】アンチヒューズＰＵＦユニット１００の第１のサブアンチヒューズセル１０２は、第１のアンチヒューズトランジスタを含む。第２のサブアンチヒューズセル１０４は、第２のアンチヒューズトランジスタを含む。接続回路１０６は、第１のアンチヒューズトランジスタのソース／ドレイン端子と第２のアンチヒューズトランジスタのソース／ドレイン端子との間で接続される。コピー回路１１０は、第１のサブアンチヒューズセル１０２に接続され、第３のアンチヒューズトランジスタを含む。読み出し回路１２０は、コピー回路１１０に接続される。さらに、読み出し回路１２０は、第３のアンチヒューズトランジスタの状態に従ってランダムコードを生成する。【選択図】図１
2018082429.tif 000002
【特許請求の範囲】
【請求項１】
第１のセレクトトランジスタ、第１のスイッチングトランジスタおよび第１のアンチヒューズトランジスタを有する第１のサブアンチヒューズセルであって、前記第１のセレクトトランジスタのゲート端子はワード線に接続され、前記第１のセレクトトランジスタの第１のソースおよびドレイン端子は第１のセルビット線に接続され、前記第１のセレクトトランジスタの第２のソースおよびドレイン端子は第１のノードに接続され、前記第１のスイッチングトランジスタのゲート端子はスイッチ制御線に接続され、前記第１のスイッチングトランジスタの第１のソースおよびドレイン端子は前記第１のノードに接続され、前記第１のアンチヒューズトランジスタのゲート端子は第１のアンチヒューズ制御線に接続され、前記第１のアンチヒューズトランジスタの第１のソースおよびドレイン端子は前記第１のスイッチングトランジスタの第２のソースおよびドレイン端子に接続される、第１のサブアンチヒューズセルと、
第２のセレクトトランジスタ、第２のスイッチングトランジスタおよび第２のアンチヒューズトランジスタを有する第２のサブアンチヒューズセルであって、前記第２のセレクトトランジスタのゲート端子は前記ワード線に接続され、前記第２のセレクトトランジスタの第１のソースおよびドレイン端子は第２のセルビット線に接続され、前記第２のセレクトトランジスタの第２のソースおよびドレイン端子は第２のノードに接続され、前記第２のスイッチングトランジスタのゲート端子は前記スイッチ制御線に接続され、前記第２のスイッチングトランジスタの第１のソースおよびドレイン端子は前記第２のノードに接続され、前記第２のアンチヒューズトランジスタのゲート端子は第２のアンチヒューズ制御線に接続され、前記第２のアンチヒューズトランジスタの第１のソースおよびドレイン端子は前記第２のスイッチングトランジスタの第２のソースおよびドレイン端子に接続される、第２のサブアンチヒューズセルと、
前記第１のアンチヒューズトランジスタの第２のソースおよびドレイン端子ならびに前記第２のアンチヒューズトランジスタの第２のソースおよびドレイン端子に接続される接続回路と、
前記第１のサブアンチヒューズセルに接続され、第３のアンチヒューズトランジスタを含む第１のコピー回路と、
前記第１のコピー回路に接続され、前記第３のアンチヒューズトランジスタの状態に従ってランダムコードを生成する、第１の読み出し回路と、
を備える、アンチヒューズ物理的複製不可能関数（ＰＵＦ）ユニット（アンチヒューズＰＵＦユニット）。
【請求項２】
前記接続回路は導線を含み、前記導線が前記第１のアンチヒューズトランジスタの前記第２のソースおよびドレイン端子ならびに前記第２のアンチヒューズトランジスタの前記第２のソースおよびドレイン端子に接続される、請求項１に記載のアンチヒューズＰＵＦユニット。
【請求項３】
前記第１のコピー回路は第３のセレクトトランジスタ、第３のスイッチングトランジスタおよび第３のアンチヒューズトランジスタを含み、前記第３のセレクトトランジスタのゲート端子は前記ワード線に接続され、前記第３のセレクトトランジスタの第１のソースおよびドレイン端子は第１のコピービット線に接続され、前記第３のセレクトトランジスタの第２のソースおよびドレイン端子は前記第３のスイッチングトランジスタの第１のソースおよびドレイン端子に接続され、前記第３のスイッチングトランジスタのゲート端子は前記第１のノードに接続され、前記第３のスイッチングトランジスタの第２のソースおよびドレイン端子は第３のノードに接続され、前記第３のアンチヒューズトランジスタのゲート端子は第３のアンチヒューズ制御線に接続され、前記第３のアンチヒューズトランジスタの第１のソースおよびドレイン端子は前記第３のノードに接続される、請求項１または２に記載のアンチヒューズＰＵＦユニット。
【請求項４】
前記第１の読み出し回路は第４のセレクトトランジスタおよび第４のスイッチングトランジスタを含み、前記第４のセレクトトランジスタのゲート端子は前記ワード線に接続され、前記第４のセレクトトランジスタの第１のソースおよびドレイン端子は第１の読み出しビット線に接続され、前記第４のセレクトトランジスタの第２のソースおよびドレイン端子は前記第４のスイッチングトランジスタの第１のソースおよびドレイン端子に接続され、前記第４のスイッチングトランジスタのゲート端子は前記スイッチ制御線に接続され、前記第４のスイッチングトランジスタの第２のソースおよびドレイン端子は前記第３のノードに接続される、請求項３に記載のアンチヒューズＰＵＦユニット。
【請求項５】
第５のセレクトトランジスタ、第５のスイッチングトランジスタおよび第４のアンチヒューズトランジスタを含み、前記第５のセレクトトランジスタのゲート端子は前記ワード線に接続され、前記第５のセレクトトランジスタの第１のソースおよびドレイン端子は第２のコピービット線に接続され、前記第５のセレクトトランジスタの第２のソースおよびドレイン端子は前記第５のスイッチングトランジスタの第１のソースおよびドレイン端子に接続され、前記第５のスイッチングトランジスタのゲート端子は前記第２のノードに接続され、前記第５のスイッチングトランジスタの第２のソースおよびドレイン端子は第４のノードに接続され、前記第４のアンチヒューズトランジスタのゲート端子は第４のアンチヒューズ制御線に接続され、前記第４のアンチヒューズトランジスタの第１のソースおよびドレイン端子は前記第４のノードに接続される、第２のコピー回路と、
第６のセレクトトランジスタおよび第６のスイッチングトランジスタを含み、前記第６のセレクトトランジスタのゲート端子は前記ワード線に接続され、前記第６のセレクトトランジスタの第１のソースおよびドレイン端子は第２の読み出しビット線に接続され、前記第６のセレクトトランジスタの第２のソースおよびドレイン端子は前記第６のスイッチングトランジスタの第１のソースおよびドレイン端子に接続され、前記第６のスイッチングトランジスタのゲート端子は前記スイッチ制御線に接続され、前記第６のスイッチングトランジスタの第２のソースおよびドレイン端子は前記第４のノードに接続される、第２の読み出し回路と、
をさらに含む、請求項１から４のいずれか一項に記載のアンチヒューズＰＵＦユニット。
【請求項６】
前記接続回路は絶縁トランジスタを含み、前記絶縁トランジスタのゲート端子は絶縁制御線に接続され、前記絶縁トランジスタの第１のソースおよびドレイン端子は前記第１のアンチヒューズトランジスタの前記第２のソースおよびドレイン端子に接続され、前記絶縁トランジスタの第２のソースおよびドレイン端子は前記第２のアンチヒューズトランジスタの前記第２のソースおよびドレイン端子に接続される、請求項１から５のいずれか一項に記載のアンチヒューズＰＵＦユニット。
【請求項７】
前記第１のコピー回路は第３のセレクトトランジスタ、第３のスイッチングトランジスタおよび第３のアンチヒューズトランジスタを含み、前記第３のセレクトトランジスタのゲート端子は前記ワード線に接続され、前記第３のセレクトトランジスタの第１のソースおよびドレイン端子は第１のコピービット線に接続され、前記第３のセレクトトランジスタの第２のソースおよびドレイン端子は前記第３のスイッチングトランジスタの第１のソースおよびドレイン端子に接続され、前記第３のスイッチングトランジスタのゲート端子は前記第１のノードに接続され、前記第３のスイッチングトランジスタの第２のソースおよびドレイン端子は第３のノードに接続され、前記第３のアンチヒューズトランジスタのゲート端子は第３のアンチヒューズ制御線に接続され、前記第３のアンチヒューズトランジスタの第１のソースおよびドレイン端子は前記第３のノードに接続される、請求項１から６のいずれか一項に記載のアンチヒューズＰＵＦユニット。
【請求項８】
前記第１の読み出し回路は第４のセレクトトランジスタおよび第４のスイッチングトランジスタを含み、前記第４のセレクトトランジスタのゲート端子は前記ワード線に接続され、前記第４のセレクトトランジスタの第１のソースおよびドレイン端子は第１の読み出しビット線に接続され、前記第４のセレクトトランジスタの第２のソースおよびドレイン端子は前記第４のスイッチングトランジスタの第１のソースおよびドレイン端子に接続され、前記第４のスイッチングトランジスタのゲート端子は前記スイッチ制御線に接続され、前記第４のスイッチングトランジスタの第２のソースおよびドレイン端子は前記第３のノードに接続される、請求項７に記載のアンチヒューズＰＵＦユニット。
【請求項９】
第５のセレクトトランジスタ、第５のスイッチングトランジスタおよび第４のアンチヒューズトランジスタを含み、前記第５のセレクトトランジスタのゲート端子は前記ワード線に接続され、前記第５のセレクトトランジスタの第１のソースおよびドレイン端子は第２のコピービット線に接続され、前記第５のセレクトトランジスタの第２のソースおよびドレイン端子は前記第５のスイッチングトランジスタの第１のソースおよびドレイン端子に接続され、前記第５のスイッチングトランジスタのゲート端子は前記第２のノードに接続され、前記第５のスイッチングトランジスタの第２のソースおよびドレイン端子は第４のノードに接続され、前記第４のアンチヒューズトランジスタのゲート端子は第４のアンチヒューズ制御線に接続され、前記第４のアンチヒューズトランジスタの第１のソースおよびドレイン端子は前記第４のノードに接続される、第２のコピー回路と、
第６のセレクトトランジスタおよび第６のスイッチングトランジスタを含み、第６のセレクトトランジスタのゲート端子は前記ワード線に接続され、前記第６のセレクトトランジスタの第１のソースおよびドレイン端子が第２の読み出しビット線に接続され、前記第６のセレクトトランジスタの第２のソースおよびドレイン端子は前記第６のスイッチングトランジスタの第１のソースおよびドレイン端子に接続され、前記第６のスイッチングトランジスタのゲート端子は前記スイッチ制御線に接続され、前記第６のスイッチングトランジスタの第２のソースおよびドレイン端子は前記第４のノードに接続される、第２の読み出し回路と、
をさらに含む、請求項１から８のいずれか一項に記載のアンチヒューズＰＵＦユニット。
【請求項１０】
アンチヒューズ物理的複製不可能関数（ＰＵＦ）ユニットの制御方法であって、アンチヒューズＰＵＦユニットが第１のサブアンチヒューズセル、第２のサブアンチヒューズセル、接続回路、第１のコピー回路および第１の読み出し回路を含み、前記第１のサブアンチヒューズセルは第１のアンチヒューズトランジスタを含み、前記第２のサブアンチヒューズセルは第２のアンチヒューズトランジスタを含み、前記接続回路は前記第１のサブアンチヒューズセルと前記第２のサブアンチヒューズセルとの間で接続され、前記第１のコピー回路は前記第１のサブアンチヒューズセルに接続され、第３のアンチヒューズトランジスタを含み、前記第１の読み出し回路は前記第１のコピー回路に接続され、前記制御方法は、
前記第１のアンチヒューズトランジスタおよび前記第２のアンチヒューズトランジスタが異なる状態をとるように登録動作を実行する段階と、
前記第１のアンチヒューズトランジスタおよび前記第３のアンチヒューズトランジスタが同じ状態をとるようにコピー動作を実行する段階と、
前記第３のアンチヒューズトランジスタの前記状態に従ってランダムコードを生成するように読み出し動作を実行する段階と、を含む、
制御方法。
【請求項１１】
第１の読み出し電流に従って前記第３のアンチヒューズトランジスタの前記状態を知る段階をさらに含む、請求項１０に記載の制御方法。
【請求項１２】
前記アンチヒューズＰＵＦユニットは、第２のコピー回路および第２の読み出し回路をさらに含み、前記第２のコピー回路は第４のアンチヒューズトランジスタを含み、前記第２の読み出し回路は前記第２のコピー回路に接続され、前記コピー動作が実行される間、前記第２のアンチヒューズトランジスタおよび前記第４のアンチヒューズトランジスタは同じ状態をとる、請求項１０または１１に記載の制御方法。
【請求項１３】
前記読み出し動作が実行される一方、前記第４のアンチヒューズトランジスタの前記状態に従って、第２の読み出し電流がさらに生成される、請求項１２に記載の制御方法。
【請求項１４】
前記第３のアンチヒューズトランジスタから読み出された第１の読み出し電流および前記第２の読み出し電流にさらに従って、前記ランダムコードが生成される、請求項１３に記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アンチヒューズセルおよび制御方法に関し、より具体的には、物理的複製不可能関数（ＰＵＦ）技術のためのアンチヒューズＰＵＦユニットおよび関連する制御方法に関する。
【背景技術】
【０００２】
物理的複製不可能関数（ＰＵＦ）技術は、半導体チップのデータを保護する新しい方法である。すなわち、ＰＵＦ技術の使用は、半導体チップのデータが窃取されることを防止し得る。ＰＵＦ技術に従って、半導体チップはランダムコードを提供することが可能である。このランダムコードは、保護機能を達成するように半導体チップの一意的識別コード（ＩＤコード）として使用される。
【０００３】
一般に、ＰＵＦ技術は、半導体チップの製造上のばらつきに従う半導体チップのランダムコードを取得する。この製造上のばらつきは、半導体の製造過程のばらつきを含む。すなわち、ＰＵＦ半導体チップが精密な製造プロセスによって生産されるとしても、ランダムコードは複製されることができない。結果として、高いセキュリティ要件の用途に、ＰＵＦ半導体チップは適切に使用される。
【０００４】
さらに、米国特許第９，６１３，７１４号は、ＰＵＦ技術および関連するランダムコード生成方法のための、ワンタイムプログラミングメモリセルおよびメモリアレイを開示した。
【発明の概要】
【０００５】
本発明は、アンチヒューズＰＵＦユニットおよび関連する制御方法を提供する。半導体チップの製造上のばらつきに従って、登録動作およびコピー動作が完了した後、アンチヒューズＰＵＦユニットは一意的なランダムコードを記憶する。さらに、読み出し動作が完了した後に、一意的なランダムコードが得られる。さらに、アンチヒューズＰＵＦユニットは、一意的なランダムコードを提供することが可能な一種のＰＵＦ回路である。
【０００６】
本発明の実施形態は、アンチヒューズＰＵＦユニットを提供する。アンチヒューズＰＵＦユニットは、第１のサブアンチヒューズセル、第２のサブアンチヒューズセル、接続回路、第１のコピー回路および第１の読み出し回路を含む。第１のサブアンチヒューズセルは、第１のセレクトトランジスタ、第１のスイッチングトランジスタおよび第１のアンチヒューズトランジスタを含む。第１のセレクトトランジスタのゲート端子は、ワード線に接続される。第１のセレクトトランジスタの第１のソース／ドレイン端子は、第１のセルビット線に接続される。第１のセレクトトランジスタの第２のソース／ドレイン端子は、第１のノードに接続される。第１のスイッチングトランジスタのゲート端子は、スイッチ制御線に接続される。第１のスイッチングトランジスタの第１のソース／ドレイン端子は、第１のノードに接続される。第１のアンチヒューズトランジスタのゲート端子は、第１のアンチヒューズ制御線に接続される。第１のアンチヒューズトランジスタの第１のソース／ドレイン端子は、第１のスイッチングトランジスタの第２のソース／ドレイン端子に接続される。第２のサブアンチヒューズセルは、第２のセレクトトランジスタ、第２のスイッチングトランジスタおよび第２のアンチヒューズトランジスタを含む。第２のセレクトトランジスタのゲート端子は、ワード線に接続される。第２のセレクトトランジスタの第１のソース／ドレイン端子は、第２のセルビット線に接続される。第２のセレクトトランジスタの第２のソース／ドレイン端子は、第２のノードに接続される。第２のスイッチングトランジスタのゲート端子は、スイッチ制御線に接続される。第２のスイッチングトランジスタの第１のソース／ドレイン端子は、第２のノードに接続される。第２のアンチヒューズトランジスタのゲート端子は、第２のアンチヒューズ制御線に接続される。第２のアンチヒューズトランジスタの第１のソース／ドレイン端子は、第２のスイッチングトランジスタの第２のソース／ドレイン端子に接続される。接続回路は、第１のアンチヒューズトランジスタの第２のソース／ドレイン端子および第２のアンチヒューズトランジスタの第２のソース／ドレイン端子に接続される。第１のコピー回路は、第１のサブアンチヒューズセルに接続され、第３のアンチヒューズトランジスタを含む。第１の読み出し回路は、第１のコピー回路に接続される。第１の読み出し回路は、第３のアンチヒューズトランジスタの状態に従ってランダムコードを生成する。
【０００７】
本発明の別の実施形態は、アンチヒューズＰＵＦユニットのための制御方法を提供する。アンチヒューズＰＵＦユニットは、第１のサブアンチヒューズセル、第２のサブアンチヒューズセル、接続回路、第１のコピー回路および第１の読み出し回路を含む。第１のサブアンチヒューズセルは、第１のアンチヒューズトランジスタを含む。第２のサブアンチヒューズセルは、第２のアンチヒューズトランジスタを含む。接続回路は、第１のサブアンチヒューズセルおよび第２のサブアンチヒューズセルの間で接続される。第１のコピー回路は、第１のサブアンチヒューズセルに接続され、第３のアンチヒューズトランジスタを含む。第１の読み出し回路は、第１のコピー回路に接続される。制御方法は、以下の段階を含む。第１に、登録動作が実行される。結果として、第１のアンチヒューズトランジスタおよび第２のアンチヒューズトランジスタは異なる状態をとる。次に、コピー動作が実行される。結果として、第１のアンチヒューズトランジスタおよび第３のアンチヒューズトランジスタは同じ状態をとる。次に、読み出し動作が実行され、第３のアンチヒューズトランジスタの状態に従ってランダムコードを生成する。
【０００８】
添付図面と共に理解される場合、本発明の実施形態の以下の詳細な説明を読んだとき、本発明の多数の目的、複数の特徴および利点が容易に明らかになるであろう。しかしながら、本明細書に使用された図面は、説明の目的であり、限定と見なされるべきではない。
【図面の簡単な説明】
【０００９】
本発明の上の目的および利点は、以下の詳細な説明および添付図面を検討した後、当業者にはより容易に明らかになるであろう。
【００１０】
【図１】本発明の実施形態に従うアンチヒューズＰＵＦユニットの概略的な回路ブロック図である。
【００１１】
【図２Ａ】本発明の実施形態に従うアンチヒューズＰＵＦユニットの第１の例を示す概略的な回路図である。
【００１２】
【図２Ｂ】図２ＡのアンチヒューズＰＵＦユニットの登録、コピー、または読み出しのためのバイアス電圧を例示するバイアス電圧表である。
【００１３】
【図３Ａ】登録動作が実行される状況における、図２ＡのアンチヒューズＰＵＦユニットの動作を概略的に示す図である。
【００１４】
【図３Ｂ】登録動作が実行される場合の別の状況における、図２ＡのアンチヒューズＰＵＦユニットの動作を概略的に示す図である。
【００１５】
【図３Ｃ】アンチヒューズトランジスタＭ３が低抵抗状態にあり、コピー動作が実行される場合の、図２ＡのアンチヒューズＰＵＦユニットの動作を概略的に示す図である。
【００１６】
【図３Ｄ】アンチヒューズトランジスタＭ３が高抵抗状態にあり、コピー動作が実行される場合の、図２ＡのアンチヒューズＰＵＦユニットの動作を概略的に示す図である。
【００１７】
【図３Ｅ】アンチヒューズトランジスタＭ９が低抵抗状態にあり、読み出し動作が実行される場合の、図２ＡのアンチヒューズＰＵＦユニットの動作を概略的に示す図である。
【００１８】
【図３Ｆ】アンチヒューズトランジスタＭ９が高抵抗状態にあり、読み出し動作が実行される場合の、図２ＡのアンチヒューズＰＵＦユニットの動作を概略的に示す図である。
【００１９】
【図４Ａ】本発明の実施形態に従うアンチヒューズＰＵＦユニットの第２の例を示す概略的な回路図である。
【００２０】
【図４Ｂ】図４ＡのアンチヒューズＰＵＦユニットの登録、コピーまたは読み出しのためのバイアス電圧を例示するバイアス電圧表である。
【００２１】
【図５Ａ】本発明の実施形態に従うアンチヒューズＰＵＦユニットの第３の例を示す概略的な回路図である。
【００２２】
【図５Ｂ】図５ＡのアンチヒューズＰＵＦユニットの登録、コピー、または読み出しのためのバイアス電圧を例示するバイアス電圧表である。
【００２３】
【図６Ａ】登録動作が実行される場合の図５ＡのアンチヒューズＰＵＦユニットの動作を概略的に示す図である。
【００２４】
【図６Ｂ】コピー動作が実行される場合の図５ＡのアンチヒューズＰＵＦユニットの動作を概略的に示す図である。
【００２５】
【図６Ｃ】読み出し動作が実行される場合の図５ＡのアンチヒューズＰＵＦユニットの動作を概略的に示す図である。
【００２６】
【図７】本発明の実施形態に従うアンチヒューズＰＵＦユニットの第４の例を示す概略的な回路図である。
【発明を実施するための形態】
【００２７】
よく知られているように、不揮発性メモリは、供給電力が遮断された後に、継続してデータを保持することができる。アンチヒューズセルは、一種の不揮発性メモリである。アンチヒューズセルは、一回、プログラムされ得る。アンチヒューズセルは、プログラムされた後、記憶されたデータを修正することができない。
【００２８】
アンチヒューズセルはアンチヒューズトランジスタを含む。アンチヒューズトランジスタのゲート端子とソース／ドレイン端子との間の電圧差が耐電圧より高くない場合、アンチヒューズトランジスタは高抵抗状態にある。一方、アンチヒューズトランジスタのゲート端子とソース／ドレイン端子との間の電圧差が耐電圧より高い場合、アンチヒューズトランジスタのゲート酸化物層は破断され、アンチヒューズトランジスタは低抵抗状態にある。
【００２９】
図１は、本発明の実施形態に従うアンチヒューズＰＵＦユニットの概略的な回路ブロック図である。図１に示されるように、アンチヒューズＰＵＦユニット１００は、第１のサブアンチヒューズセル１０２、第２のサブアンチヒューズセル１０４、接続回路１０６、コピー回路１１０および読み出し回路１２０を含む。さらに、複数の制御線が、アンチヒューズＰＵＦユニット１００に接続される。これらの制御線は、ワード線ＷＬ、スイッチ制御線ＦＬ、アンチヒューズ制御線ＡＦ１、ＡＦ２、ＡＦ３およびビット線ＢＬｍ０、ＢＬｃ０、ＢＬｒ０、ＢＬｍ１を含む。アンチヒューズＰＵＦユニットのいくつかの例が、以下のように示されるであろう。
【００３０】
図２Ａは、本発明の実施形態に従うアンチヒューズＰＵＦユニットの第１の例を示す概略的な回路図である。図２Ａに示されるように、アンチヒューズＰＵＦユニット２００は、第１のサブアンチヒューズセル２０２、第２のサブアンチヒューズセル２０４、接続回路２０６、コピー回路２１０および読み出し回路２２０を含む。
【００３１】
第１のサブアンチヒューズセル２０２は、セレクトトランジスタＭ１、スイッチングトランジスタＭ２およびアンチヒューズトランジスタＭ３を含む。セレクトトランジスタＭ１のゲート端子はワード線ＷＬに接続される。セレクトトランジスタＭ１の第１のソース／ドレイン端子は、セルビット線ＢＬｍ０に接続される。セレクトトランジスタＭ１の第２のソース／ドレイン端子は、ノード"ａ"に接続される。スイッチングトランジスタＭ２のゲート端子は、スイッチ制御線ＦＬに接続される。スイッチングトランジスタＭ２の第１のソース／ドレイン端子は、ノード"ａ"に接続される。アンチヒューズトランジスタＭ３のゲート端子は、アンチヒューズ制御線ＡＦ１に接続される。アンチヒューズトランジスタＭ３の第１のソース／ドレイン端子は、スイッチングトランジスタＭ２の第２のソース／ドレイン端子に接続される。
【００３２】
第２のサブアンチヒューズセル２０４は、セレクトトランジスタＭ４、スイッチングトランジスタＭ５およびアンチヒューズトランジスタＭ６を含む。セレクトトランジスタＭ４のゲート端子は、ワード線ＷＬに接続される。セレクトトランジスタＭ４の第１のソース／ドレイン端子は、セルビット線ＢＬｍ１に接続される。セレクトトランジスタＭ４の第２のソース／ドレイン端子は、ノード"ｂ"に接続される。スイッチングトランジスタＭ５のゲート端子は、スイッチ制御線ＦＬに接続される。スイッチングトランジスタＭ５の第１のソース／ドレイン端子は、ノード"ｂ"に接続される。アンチヒューズトランジスタＭ６のゲート端子は、アンチヒューズ制御線ＡＦ２に接続される。アンチヒューズトランジスタＭ６の第１のソース／ドレイン端子は、スイッチングトランジスタＭ５の第２のソース／ドレイン端子に接続される。
【００３３】
接続回路２０６は、導線を含む。導線は、アンチヒューズトランジスタＭ３の第２のソース／ドレイン端子、およびアンチヒューズトランジスタＭ６の第２のソース／ドレイン端子に接続される。
【００３４】
コピー回路２１０は、セレクトトランジスタＭ７、スイッチングトランジスタＭ８およびアンチヒューズトランジスタＭ９を含む。セレクトトランジスタＭ７のゲート端子は、ワード線ＷＬに接続される。セレクトトランジスタＭ７の第１のソース／ドレイン端子は、コピービット線ＢＬｃ０に接続される。スイッチングトランジスタＭ８のゲート端子は、ノード"ａ"に接続される。スイッチングトランジスタＭ８の第１のソース／ドレイン端子は、セレクトトランジスタＭ７の第２のソース／ドレイン端子に接続される。スイッチングトランジスタＭ８の第２のソース／ドレイン端子は、ノード"ｃ"に接続される。アンチヒューズトランジスタＭ９のゲート端子は、アンチヒューズ制御線ＡＦ３に接続される。アンチヒューズトランジスタＭ９の第１のソース／ドレイン端子は、ノード"ｃ"に接続される。アンチヒューズトランジスタＭ９の第２のソース／ドレイン端子は、フローティング状態にある。
【００３５】
読み出し回路２２０は、セレクトトランジスタＭａおよびスイッチングトランジスタＭｂを含む。セレクトトランジスタＭａのゲート端子は、ワード線ＷＬに接続される。セレクトトランジスタＭａの第１のソース／ドレイン端子は、読み出しビット線ＢＬｒ０に接続される。スイッチングトランジスタＭｂのゲート端子は、スイッチ制御線ＦＬに接続される。スイッチングトランジスタＭｂの第１のソース／ドレイン端子は、セレクトトランジスタＭａの第２のソース／ドレイン端子に接続される。スイッチングトランジスタＭｂの第２のソース／ドレイン端子は、ノード"ｃ"に接続される。
【００３６】
図２Ｂは、図２ＡのアンチヒューズＰＵＦユニットの登録、コピーまたは読み出しのためのバイアス電圧を例示するバイアス電圧表である。関連するバイアス電圧がアンチヒューズＰＵＦユニット２００に印加される場合、登録動作、コピー動作または読み出し動作が実行される。バイアス電圧表の電圧値は、例示および説明の目的のみで本明細書に示されるものであり、本発明を限定する定義として意図されるものではない。
【００３７】
登録動作が実行されるとき、アンチヒューズトランジスタＭ３およびアンチヒューズトランジスタＭ６のうちの１つの状態が変更される。例えば、アンチヒューズトランジスタＭ３が低抵抗状態に変更され、しかし、アンチヒューズトランジスタＭ６は高抵抗状態に維持される。代替的に、アンチヒューズトランジスタＭ６が低抵抗状態に変更され、しかし、アンチヒューズトランジスタＭ３が高抵抗状態に維持される。
【００３８】
サブアンチヒューズセル２０２および２０４の製造上のばらつきに起因して、登録動作が実行される間にどちらのアンチヒューズトランジスタが変更された状態をとるかを知ることは不可能である。結果として、アンチヒューズＰＵＦユニットはＰＵＦ技術を利用し得る。
【００３９】
コピー動作が実行される間、サブアンチヒューズセル２０２のアンチヒューズトランジスタＭ３の状態は、コピー回路２１０によってアンチヒューズトランジスタＭ９にコピーされる。例えば、アンチヒューズトランジスタＭ３が低抵抗状態にある場合、コピー回路２１０のアンチヒューズトランジスタＭ９は低抵抗状態に変更される。一方、アンチヒューズトランジスタＭ３が高抵抗状態にある場合、コピー回路２１０のアンチヒューズトランジスタＭ９は高抵抗状態に変更される。
【００４０】
読み出し動作が実行される間、読み出し回路は、アンチヒューズトランジスタＭ９の状態に従って読み出し電流を出力する。
【００４１】
図３Ａは、登録動作が実行される場合の状況における、図２ＡのアンチヒューズＰＵＦユニットの動作を概略的に示す。この実施形態において、電圧Ｖｄｄ１は１Ｖと２Ｖの間の範囲にあり、電圧Ｖｄｄ２は２Ｖと４Ｖの間の範囲にあり、電圧Ｖｐｐは４Ｖと１０Ｖの間の範囲にある。つまり、電圧Ｖｐｐは電圧Ｖｄｄ２より高く、電圧Ｖｄｄ２は電圧Ｖｄｄ１より高い。
【００４２】
登録動作が実行される間、セレクトトランジスタＭ１、Ｍ４、Ｍ７およびＭａはオンにされ、スイッチングトランジスタＭ２、Ｍ５およびＭｂはオンにされる。一方、アンチヒューズトランジスタＭ３のゲート端子と第１のソース／ドレイン端子との間の電圧差はＶｐｐ（Ｖｐｐ−０Ｖ）であり、アンチヒューズトランジスタＭ６のゲート端子と第１のソース／ドレイン端子との間の電圧差はＶｐｐ（Ｖｐｐ−０Ｖ）である。ＶｐｐがアンチヒューズトランジスタＭ３およびＭ６の耐電圧範囲を超えるので、アンチヒューズトランジスタＭ３およびＭ６のうちの１つのゲート酸化物層が破断する。破断したゲート酸化物層を有するアンチヒューズトランジスタの状態は、低抵抗状態に変更される。
【００４３】
再び図３Ａを参照されたい。第１のサブアンチヒューズセル２０２のアンチヒューズトランジスタＭ３のゲート酸化物層が破断し、従って、アンチヒューズトランジスタＭ３の状態は低抵抗状態に変更される。第２のサブアンチヒューズセル２０４のアンチヒューズトランジスタＭ６のゲート酸化物層が破断していないので、アンチヒューズトランジスタＭ６の状態は高抵抗状態に維持される。コピー回路２１０のアンチヒューズトランジスタＭ９のゲート端子と第１のソース／ドレイン端子との間の電圧差は、およそ（Ｖｄｄ２−Ｖｄｄ１）である。結果として、アンチヒューズトランジスタＭ９は高抵抗状態に維持される。
【００４４】
図３Ｂは、登録動作が実行される場合の別の状況における、図２ＡのアンチヒューズＰＵＦユニットの動作を概略的に示す。第２のサブアンチヒューズセル２０４のアンチヒューズトランジスタＭ６のゲート酸化物層が破断し、従って、アンチヒューズトランジスタＭ６の状態が低抵抗状態に変更される。第１のサブアンチヒューズセル２０２のアンチヒューズトランジスタＭ３のゲート酸化物層が破断していないので、アンチヒューズトランジスタＭ３の状態は高抵抗状態に維持される。
【００４５】
図３Ｃは、アンチヒューズトランジスタＭ３が低抵抗状態にありコピー動作が実行される場合の、図２ＡのアンチヒューズＰＵＦユニットの動作を概略的に示す。図３Ｃに示されるように、アンチヒューズトランジスタＭ３は低抵抗状態にあり、アンチヒューズトランジスタＭ６は高抵抗状態にある。
【００４６】
コピー動作が実行される間、アンチヒューズ制御線ＡＦ２に印加される電圧は０Ｖである。結果として、２つのサブアンチヒューズセル２０２および２０４は互いから絶縁される。さらに、セレクトトランジスタＭ１、Ｍ４、Ｍ７およびＭａはオンにされ、スイッチングトランジスタＭ２、Ｍ５およびＭｂはオンにされる。
【００４７】
アンチヒューズトランジスタＭ３が低抵抗状態にあるので、ノード"ａ"の電圧はＶｄｄ２より少し低い電圧レベルである。結果として、スイッチングトランジスタＭ８はオンにされる。一方、コピー回路２１０のアンチヒューズトランジスタＭ９のゲート端子と第１のソース／ドレイン端子との間の電圧差は、Ｖｐｐ（Ｖｐｐ−０Ｖ）である。ＶｐｐがアンチヒューズトランジスタＭ９の耐電圧範囲を超えるので、アンチヒューズトランジスタＭ９のうちの１つのゲート酸化物層が破断する。結果として、アンチヒューズトランジスタＭ９の状態は低抵抗状態に変更される。
【００４８】
図３Ｄは、アンチヒューズトランジスタＭ３が高抵抗状態にあり、コピー動作が実行される場合の、図２ＡのアンチヒューズＰＵＦユニットの動作を概略的に示す。図３Ｄに示されるように、アンチヒューズトランジスタＭ３は高抵抗状態にあり、アンチヒューズトランジスタＭ６は低抵抗状態にある。
【００４９】
コピー動作が実行される間、アンチヒューズ制御線ＡＦ２に印加される電圧は０Ｖである。結果として、２つのサブアンチヒューズセル２０２および２０４は互いから絶縁される。さらに、セレクトトランジスタＭ１、Ｍ４、Ｍ７およびＭａはオンにされ、スイッチングトランジスタＭ２、Ｍ５およびＭｂはオンにされる。
【００５０】
アンチヒューズトランジスタＭ３が高抵抗状態にあるので、ノード"ａ"の電圧はおよそ０Ｖである。結果として、スイッチングトランジスタＭ８はオフにされる。一方、コピー回路２１０のアンチヒューズトランジスタＭ９のゲート端子と第１のソース／ドレイン端子との間の電圧差は（Ｖｐｐ−Ｖｄｄ１）である。（Ｖｐｐ−Ｖｄｄ１）がアンチヒューズトランジスタＭ９の耐電圧範囲内にあるので、アンチヒューズトランジスタＭ９の状態は高抵抗状態に維持される。
【００５１】
図３Ｃおよび図３Ｄに説明されるように、コピー動作が完了した後、アンチヒューズトランジスタＭ３およびアンチヒューズトランジスタＭ９は同じ状態にある。
【００５２】
図３Ｅは、アンチヒューズトランジスタＭ９が低抵抗状態にあり、読み出し動作が実行される場合の、図２ＡのアンチヒューズＰＵＦユニットの動作を概略的に示す。
【００５３】
読み出し動作が実行される間、セレクトトランジスタＭ１、Ｍ４、Ｍ７およびＭａはオンにされ、スイッチングトランジスタＭ２、Ｍ５およびＭｂはオンにされる。アンチヒューズトランジスタＭ９が低抵抗状態にあるので、アンチヒューズトランジスタＭ９は、より大きい読み出し電流Ｉｒ０を生成する。読み出し電流Ｉｒ０はノード"ｃ"、スイッチングトランジスタＭｂおよびセレクトトランジスタＭａを順に通り、読み出しビット線ＢＬｒ０へ流れる。読み出しビット線ＢＬｒ０を通って流れる読み出し電流Ｉｒ０の大きさに従って、アンチヒューズＰＵＦユニット２００は低抵抗状態にあると確認される。低抵抗状態に起因して、ランダムコードの１ビットが決定され、ＰＵＦ技術に適用される。
【００５４】
図３Ｆは、アンチヒューズトランジスタＭ９が高抵抗状態にあり、読み出し動作が実行される場合の、図２ＡのアンチヒューズＰＵＦユニットの動作を概略的に示す。
【００５５】
読み出し動作が実行される間、セレクトトランジスタＭ１、Ｍ４、Ｍ７およびＭａはオンにされ、スイッチングトランジスタＭ２、Ｍ５およびＭｂはオンにされる。アンチヒューズトランジスタＭ９が高抵抗状態にあるので、アンチヒューズトランジスタＭ９によって生成される読み出し電流Ｉｒ０は、ほぼゼロである。読み出しビット線ＢＬｒ０を通って流れる読み出し電流Ｉｒ０の大きさに従って、アンチヒューズＰＵＦユニット２００は高抵抗状態にあると確認される。高抵抗状態に起因して、ランダムコードの１ビットが決定され、ＰＵＦ技術に適用される。
【００５６】
上述のように、読み出し電流Ｉｒ０が読み出しビット線ＢＬｒ０に生じる。同様に、対応する読み出し電流が、セルビット線ＢＬｍ０およびコピービット線ＢＬｃ０に生じる。いくつかの実施形態において、アンチヒューズＰＵＦユニット２００の状態は、３つのビット線ＢＬｍ０、ＢＬｃ０およびＢＬｒ０を通って流れる読み出し電流の総計に従って判定される。
【００５７】
図４Ａは、本発明の実施形態に従うアンチヒューズＰＵＦユニットの第２の例を示す概略的な回路図である。第１の例と比較して、この実施形態の接続回路４０６には相違がみられる。この実施形態において、アンチヒューズＰＵＦユニット４００の接続回路４０６は絶縁トランジスタＭｉｓｏを含む。絶縁トランジスタＭｉｓｏのゲート端子は、絶縁制御線ＩＳＯに接続される。絶縁トランジスタＭｉｓｏの第１のソース／ドレイン端子は、アンチヒューズトランジスタＭ３の第２のソース／ドレイン端子に接続される。絶縁トランジスタＭｉｓｏの第２のソース／ドレイン端子は、アンチヒューズトランジスタＭ６の第２のソース／ドレイン端子に接続される。
【００５８】
図４Ｂは、図４ＡのアンチヒューズＰＵＦユニットの登録、コピーまたは読み出しのためのバイアス電圧を例示するバイアス電圧表である。関連するバイアス電圧がアンチヒューズＰＵＦユニットに印加される場合、登録動作、コピー動作または読み出し動作が実行される。バイアス電圧表の電圧値は、例示および説明の目的のみで本明細書に示されるものであり、本発明を限定する定義として意図されるものではない。
【００５９】
登録動作が実行される間、電圧Ｖｄｄ２が接続回路４０６の絶縁制御線ＩＳＯに印加される。絶縁トランジスタＭｉｓｏがオンにされるので、２つのサブアンチヒューズセル２０２および２０４は互いに接続される。読み出し動作が実行される間、電圧０Ｖが接続回路４０６の絶縁制御線ＩＳＯに印加される。絶縁トランジスタＭｉｓｏがオフにされるので、２つのサブアンチヒューズセル２０２および２０４は互いから絶縁される。
【００６０】
図４Ｂを参照されたい。登録動作が実行される間、絶縁トランジスタＭｉｓｏがオンにされる。結果として、アンチヒューズトランジスタＭ３の第２のソース／ドレイン端子は、アンチヒューズトランジスタＭ６の第２のソース／ドレイン端子に電気的に接続される。他の制御線に印加されたバイアス電圧は第１の実施形態のものと同様であり、本明細書で冗長な説明は行わない。言い換えれば、アンチヒューズトランジスタＭ３およびアンチヒューズトランジスタＭ６のうちの１つの状態が変更される。この実施形態のアンチヒューズＰＵＦユニットの動作は、第１の実施形態のものと同様である。
【００６１】
コピー動作が実行される間、絶縁トランジスタＭｉｓｏはオフにされる。結果として、２つのサブアンチヒューズセル２０２および２０４は互いから絶縁される。コピー動作が完了した後、アンチヒューズトランジスタＭ３およびアンチヒューズトランジスタＭ９は同じ状態にある。この実施形態のアンチヒューズＰＵＦユニットの動作は、第１の実施形態のものと同様である。
【００６２】
読み出し動作が実行される間、読み出し電流Ｉｒ０が読み出しビット線ＢＬｒ０に流れる。読み出しビット線ＢＬｒ０を通って流れる読み出し電流Ｉｒ０の大きさに従って、アンチヒューズＰＵＦユニット４００の状態が分かる。状態に従って、ランダムコードの１ビットが決定され、ＰＵＦ技術に適用される。
【００６３】
図５Ａは、本発明の実施形態に従うアンチヒューズＰＵＦユニットの第３の例を示す概略的な回路図である。この実施形態のアンチヒューズＰＵＦユニット５００は、差動アンチヒューズＰＵＦユニットである。第２の例と比較して、アンチヒューズＰＵＦユニット５００は、追加のコピー回路５１０および追加の読み出し回路５２０をさらに含む。第１のサブアンチヒューズセル２０２、第２のサブアンチヒューズセル２０４、接続回路４０６、コピー回路２１０および読み出し回路２２０は、第２の実施形態のものと同様であり、本明細書で冗長な説明は行わない。コピー回路５１０および読み出し回路５２０は、以下のように説明されるであろう。
【００６４】
コピー回路５１０は、セレクトトランジスタＭｃ、スイッチングトランジスタＭｄおよびアンチヒューズトランジスタＭｅを含む。セレクトトランジスタＭｃのゲート端子は、ワード線ＷＬに接続される。セレクトトランジスタＭｃの第１のソース／ドレイン端子は、コピービット線ＢＬｃ１に接続される。スイッチングトランジスタＭｄのゲート端子はノード"ｂ"に接続される。スイッチングトランジスタＭｄの第１のソース／ドレイン端子は、セレクトトランジスタＭｃの第２のソース／ドレイン端子に接続される。スイッチングトランジスタＭｄの第２のソース／ドレイン端子は、ノード"ｄ"に接続される。アンチヒューズトランジスタＭｅのゲート端子は、アンチヒューズ制御線ＡＦ４に接続される。アンチヒューズトランジスタＭｅの第１のソース／ドレイン端子は、ノード"ｄ"に接続される。アンチヒューズトランジスタＭｅの第２のソース／ドレイン端子はフローティング状態にある。
【００６５】
読み出し回路５２０は、セレクトトランジスタＭｆおよびスイッチングトランジスタＭｇを含む。セレクトトランジスタＭｆのゲート端子は、ワード線ＷＬに接続される。セレクトトランジスタＭｆの第１のソース／ドレイン端子は、読み出しビット線ＢＬｒ１に接続される。スイッチングトランジスタＭｇのゲート端子は、スイッチ制御線ＦＬに接続される。スイッチングトランジスタＭｇの第１のソース／ドレイン端子は、セレクトトランジスタＭｆの第２のソース／ドレイン端子に接続される。スイッチングトランジスタＭｇの第２のソース／ドレイン端子は、ノード"ｄ"に接続される。
【００６６】
図５Ｂは、図５ＡのアンチヒューズＰＵＦユニットの登録、コピーまたは読み出しのためのバイアス電圧を例示するバイアス電圧表である。
【００６７】
関連するバイアス電圧がアンチヒューズＰＵＦユニットに印加される場合、登録動作、コピー動作または読み出し動作が実行される。バイアス電圧表の電圧値は、例示および説明の目的のみで本明細書に示されるものであり、本発明を限定する定義として意図されるものではない。
【００６８】
図６Ａは、登録動作が実行される場合の図５ＡのアンチヒューズＰＵＦユニットの動作を概略的に示す。この実施形態において、電圧Ｖｄｄ１は１Ｖと２Ｖの間の範囲にあり、電圧Ｖｄｄ２は２Ｖと４Ｖの間の範囲にあり、電圧Ｖｐｐは４Ｖと１０Ｖの間の範囲にある。つまり、電圧Ｖｐｐは電圧Ｖｄｄ２より高く、電圧Ｖｄｄ２は電圧Ｖｄｄ１より高い。
【００６９】
登録動作が実行される間、セレクトトランジスタＭ１、Ｍ４、Ｍ７、Ｍａ、ＭｃおよびＭｆはオンにされ、スイッチングトランジスタＭ２、Ｍ５、ＭｂおよびＭｇはオンにされる。一方、アンチヒューズトランジスタＭ３のゲート端子と第１のソース／ドレイン端子との間の電圧差はＶｐｐ（Ｖｐｐ−０Ｖ）であり、アンチヒューズトランジスタＭ６のゲート端子と第１のソース／ドレイン端子との間の電圧差はＶｐｐ（Ｖｐｐ−０Ｖ）である。ＶｐｐがアンチヒューズトランジスタＭ３およびＭ６の耐電圧範囲を超えるので、アンチヒューズトランジスタＭ３およびＭ６のうちの１つのゲート酸化物層が破断する。破断したゲート酸化物層を有するアンチヒューズトランジスタの状態は、低抵抗状態に変更される。
【００７０】
再び図６Ａを参照されたい。第２のサブアンチヒューズセル２０４のアンチヒューズトランジスタＭ６のゲート酸化物層は破断し、従って、アンチヒューズトランジスタＭ６の状態は低抵抗状態に変更される。第１のサブアンチヒューズセル２０２のアンチヒューズトランジスタＭ３のゲート酸化物層が破断していないので、アンチヒューズトランジスタＭ３の状態は高抵抗状態に維持される。コピー回路２１０のアンチヒューズトランジスタＭ９のゲート端子と第１のソース／ドレイン端子との間の電圧差は、およそ（Ｖｄｄ２−Ｖｄｄ１）である。同様に、コピー回路５１０のアンチヒューズトランジスタＭｅのゲート端子と第１のソース／ドレイン端子との間の電圧差は、およそ（Ｖｄｄ２−Ｖｄｄ１）である。結果として、アンチヒューズトランジスタＭ９およびＭｅは高抵抗状態に維持される。
【００７１】
図６Ｂは、コピー動作が実行される場合の図５ＡのアンチヒューズＰＵＦユニットの動作を概略的に示す。
【００７２】
コピー動作が実行される間、セレクトトランジスタＭ１、Ｍ４、Ｍ７、Ｍａ、ＭｃおよびＭｆはオンにされ、スイッチングトランジスタＭ２、Ｍ５、ＭｂおよびＭｇはオンにされる。
【００７３】
アンチヒューズトランジスタＭ６が低抵抗状態にあるので、ノード"ｂ"の電圧はＶｄｄ２より少し低い電圧レベルである。結果として、スイッチングトランジスタＭｄはオンにされる。アンチヒューズトランジスタＭ３が高抵抗状態にあるので、ノード"ａ"の電圧はおよそ０Ｖである。結果として、スイッチングトランジスタＭ８はオフにされる。
【００７４】
一方、コピー回路５１０のアンチヒューズトランジスタＭｅのゲート端子と第１のソース／ドレイン端子との間の電圧差は、Ｖｐｐ（Ｖｐｐ−０Ｖ）である。ＶｐｐがアンチヒューズトランジスタＭｅの耐電圧範囲を超えるので、アンチヒューズトランジスタＭｅのうちの１つのゲート酸化物層が破断する。結果として、アンチヒューズトランジスタＭｅの状態は低抵抗状態に変更される。さらに、コピー回路２１０のアンチヒューズトランジスタＭ９のゲート端子と第１のソース／ドレイン端子との間の電圧差は、（Ｖｄｄ２−Ｖｄｄ１）である。結果として、アンチヒューズトランジスタＭ９の状態は高抵抗状態に維持される。
【００７５】
図６Ｂに説明されるように、コピー動作が完了した後、アンチヒューズトランジスタＭ３およびアンチヒューズトランジスタＭ９は高抵抗状態にある。一方、コピー動作が完了した後、アンチヒューズトランジスタＭ６およびアンチヒューズトランジスタＭｅは低抵抗状態にある。
【００７６】
図６Ｃは、読み出し動作が実行される場合の、図５ＡのアンチヒューズＰＵＦユニットの動作を概略的に示す。
【００７７】
読み出し動作が実行される間、セレクトトランジスタＭ１、Ｍ４、Ｍ７、Ｍａ、ＭｃおよびＭｆはオンにされ、スイッチングトランジスタＭ２、Ｍ５、ＭｂおよびＭｇはオンにされる。アンチヒューズトランジスタＭｅが低抵抗状態にあるので、アンチヒューズトランジスタＭｅは、より大きい読み出し電流Ｉｒ１を生成する。読み出し電流Ｉｒ１はノード"ｄ"、スイッチングトランジスタＭｇおよびセレクトトランジスタＭｃを順に通り、読み出しビット線ＢＬｒ１に流れる。
【００７８】
さらに、アンチヒューズトランジスタＭ９が高抵抗状態にあるので、アンチヒューズトランジスタＭ９によって生成される読み出し電流Ｉｒ０は、ほぼゼロである。読み出しビット線ＢＬｒ０を通って流れる読み出し電流Ｉｒ０の大きさ、および読み出しビット線ＢＬｒ１を通って流れる読み出し電流Ｉｒ１の大きさに従って、アンチヒューズＰＵＦユニット５００の状態が分かる。状態に従って、ランダムコードの１ビットが決定され、ＰＵＦ技術に適用される。
【００７９】
読み出し電流Ｉｒ０が読み出し電流Ｉｒ１より低い場合には、アンチヒューズＰＵＦユニット５００は第１の記憶状態をとると確認される。一方、読み出し電流Ｉｒ０が読み出し電流Ｉｒ１より高い場合には、アンチヒューズＰＵＦユニット５００は第２の記憶状態をとると確認される。例えば、第１の記憶状態は高抵抗状態である。第２の記憶状態は低抵抗状態である。
【００８０】
上の説明から、本発明はアンチヒューズＰＵＦユニットを提供する。サブアンチヒューズセル２０２および２０４の製造上のばらつきに起因して、登録動作が実行される間にどちらのアンチヒューズトランジスタが変更された状態をとるかを知ることは不可能である。結果として、アンチヒューズＰＵＦユニットはＰＵＦ技術を利用し得る。コピー動作が実行される間、サブアンチヒューズセル２０２の状態はコピー回路２１０によってコピーされる。結果として、読み出し回路２２０はコピー回路２１０の状態に従って読み出し電流を生成し、ランダムコードが読み出し電流に従って決定される。
【００８１】
発明の教示を保持しながら、多数の修正および変更がなされ得ることに留意されたい。図７は、本発明の実施形態に従うアンチヒューズＰＵＦユニットの第４の例を示す概略的な回路図である。第３の実施形態と比較して、接続回路７０６には相違がみられる。この実施形態において、アンチヒューズＰＵＦユニット７００の接続回路７０６は導線を有する。導線は、アンチヒューズトランジスタＭ３の第２のソース／ドレイン端子およびアンチヒューズトランジスタＭ６の第２のソース／ドレイン端子を接続する。
【００８２】
関連するバイアス電圧がアンチヒューズＰＵＦユニットの制御線に印加される場合、登録動作、コピー動作または読み出し動作が実行される。第１、第２または第３の実施形態のバイアス電圧表の電圧値が、第４の実施形態において使用され得る。
【００８３】
最も実用的で好ましい実施形態と現在見なされる観点から発明が説明されたが、発明は開示された実施形態に限定される必要性がないことが理解されるべきである。むしろ、すべての様々な修正および同様の構造を包含するよう最も広い解釈と合致すべき添付の特許請求の範囲の思想および範囲内に含まれる、そのような修正および同様の配置を包含することが意図される。
【図１】
2018082429.tif 000003
【図２Ａ】
2018082429.tif 000004
【図２Ｂ】
2018082429.tif 000005
【図３Ａ】
2018082429.tif 000006
【図３Ｂ】
2018082429.tif 000007
【図３Ｃ】
2018082429.tif 000008
【図３Ｄ】
2018082429.tif 000009
【図３Ｅ】
2018082429.tif 000010
【図３Ｆ】
2018082429.tif 000011
【図４Ａ】
2018082429.tif 000012
【図４Ｂ】
2018082429.tif 000013
【図５Ａ】
2018082429.tif 000014
【図５Ｂ】
2018082429.tif 000015
【図６Ａ】
2018082429.tif 000016
【図６Ｂ】
2018082429.tif 000017
【図６Ｃ】
2018082429.tif 000018
【図７】
2018082429.tif 000019
【外国語明細書】
2018082429000001.pdf