(57)【要約】【課題】環境変化に即時に対応できる半導体装置を提供すること。【解決手段】アプリケーションプロセッサは、照度に応じて表示の変更を行うための演算パラメータを生成する機能、およびコンテキスト切り替え信号を生成する。コンフィギュレーションコントローラは、演算パラメータに応じた第１のコンフィギュレーションデータを生成する機能、および仮のパラメータに応じた複数の第２のコンフィギュレーションデータを生成する機能を有する。コンフィギュレーションメモリアレイは、コンテキスト切り替え信号の制御によって、複数の第２のコンフィギュレーションデータのいずれか一に応じた出力信号に設定変更を行い、その後、コンフィギュレーションコントローラの制御によって更新された第１のコンフィギュレーションデータに応じた出力信号に設定変更を行う。【選択図】図１
2018004923.tif 000002
【特許請求の範囲】
【請求項１】
センサと、
アプリケーションプロセッサと、
コンフィギュレーションコントローラと、
コンフィギュレーションメモリアレイと、
画像プロセッサと、を有し、
前記センサは、照度を検出する機能を有し、
前記アプリケーションプロセッサは、前記照度に応じて表示の変更を行うための演算パラメータを生成する機能、およびコンテキスト切り替え信号を生成する機能を有し、
前記コンフィギュレーションコントローラは、前記演算パラメータに応じた第１のコンフィギュレーションデータを生成する機能、および仮のパラメータに応じた複数の第２のコンフィギュレーションデータを生成する機能を有し、
前記コンフィギュレーションメモリアレイは、前記コンテキスト切り替え信号の制御によって、複数の前記第２のコンフィギュレーションデータのいずれか一に応じた第１の出力信号を前記画像プロセッサに出力する機能と、前記コンフィギュレーションコントローラの制御によって更新された前記第１のコンフィギュレーションデータに応じた第２の出力信号を前記画像プロセッサに出力する機能と、を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記コンフィギュレーションメモリアレイは、複数のコンフィギュレーションメモリを有し、
前記コンフィギュレーションメモリは、
第１の電荷保持回路と、第２の電荷保持回路と、第１のスイッチと、第２のスイッチと、バッファ回路と、を有し、
前記第１の電荷保持回路および第２の電荷保持回路は、それぞれ第１のトランジスタと、第２のトランジスタと、を有し、
前記第１のトランジスタおよび前記第２のトランジスタは、それぞれチャネル形成領域となる半導体層に酸化物半導体を有し、
前記第１のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのゲートに電気的に接続され、
前記第２のトランジスタのソースまたはドレインの一方は、前記第１のスイッチの一方の端子または前記第２のスイッチの一方の端子に電気的に接続され、
前記第１のスイッチの他方の端子は、前記第２のスイッチの他方の端子に電気的に接続され、
前記第１のスイッチの他方の端子および前記第２のスイッチの他方の端子は、前記バッファ回路の入力端子に電気的に接続され、
前記第１のスイッチの一方の端子の静電容量は、前記バッファ回路の入力端子の静電容量より大きく、
前記第２のスイッチの一方の端子の静電容量は、前記バッファ回路の入力端子の静電容量より大きいことを特徴とする半導体装置。
【請求項３】
請求項２において、
前記第１のスイッチおよび前記第２のスイッチのオンまたはオフは、前記コンテキスト切り替え信号によって制御されることを特徴とする半導体装置。
【請求項４】
請求項２または請求項３において、
前記第１のスイッチおよび前記第２のスイッチは、それぞれ第３のトランジスタを有し、
前記第３のトランジスタは、チャネル形成領域となる半導体層にシリコンを有することを特徴とする半導体装置。
【請求項５】
請求項４において、
前記第１のトランジスタおよび前記第２のトランジスタは、前記第３のトランジスタの上層に設けられることを特徴とする半導体装置。
【請求項６】
請求項４において、
第１の容量素子および第２の容量素子を有し、
前記第１の容量素子の静電容量は、前記第１のスイッチの一方の端子の静電容量であり、
前記第２の容量素子の静電容量は、前記第２のスイッチの一方の端子の静電容量であり、
前記第１の容量素子および前記第２の容量素子は、前記第１のトランジスタおよび前記第２のトランジスタの上層に設けられることを特徴とする半導体装置。
【請求項７】
請求項１乃至６のいずれか一項に記載の半導体装置と、
前記半導体装置と電気的に接続されたリードと、
を有することを特徴とする電子部品。
【請求項８】
請求項７に記載の電子部品と、
表示装置、タッチパネル、マイクロホン、スピーカ、操作キー、および筐体の少なくとも１つと、
を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、電子部品、および電子機器に関する。
【背景技術】
【０００２】
プログラマブルロジックデバイス（ＰＬＤ：Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）は、複数のプログラマブルロジックエレメント（ＰＬＥ：Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｅｌｅｍｅｎｔ）を有する。ＰＬＥでは、コンフィギュレーションデータをコンフィギュレーションメモリ内に格納している。
【０００３】
マルチコンテキスト方式のＰＬＤが提案されている（例えば、非特許文献１）。マルチコンテキスト方式とは、ＰＬＤに、複数の機能に対応するコンフィギュレーションデータを複数格納し、使用するコンフィギュレーションデータを切り替えることでＰＬＤの機能を切り替える方式である。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Ｈ．  Ｍ．  Ｗａｉｄｙａｓｏｏｒｉｙａ  ｅｔ  ａｌ．，  ”Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ  ｏｆ  ａ  ｐａｒｔｉａｌｌｙ  Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ  Ｍｕｌｔｉ−Ｃｏｎｔｅｘｔ  ＦＰＧＡ  Ｂａｓｅｄ  ｏｎ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ａｒｃｈｉｔｅｃｔｕｒｅ”，  ＩＥＩＣＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ｏｎ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｖｏｌ．Ｅ９２−Ｃ，  ｐｐ．５３９−５４９，  ２００９
【発明の概要】
【発明が解決しようとする課題】
【０００５】
環境の変化に即時に対応してディスプレイに画像処理された画像データを供給できる半導体装置が求められている。この場合、環境の変化に即時に対応して画像データを画像処理するためのパラメータを変化させる必要がある。
【０００６】
画像データを画像処理するためのパラメータを変更させる場合、環境の変化に応じたパラメータを演算する必要がある。このパラメータの演算は時間を要そまた、演算して得られたパラメータを更新するにも時間を要するため、環境の変化に対して即時的にパラメータを変更することが困難である。
【０００７】
本発明の一態様は、環境の変化に即時に対応して画像データを画像処理するためのパラメータを変化させることができる、半導体装置の提供することを課題の一とする。本発明の一態様は、低消費電力化を実現できる半導体装置の提供することを課題の一とする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、センサと、アプリケーションプロセッサと、コンフィギュレーションコントローラと、コンフィギュレーションメモリアレイと、画像プロセッサと、を有し、センサは、照度を検出する機能を有し、アプリケーションプロセッサは、照度に応じて表示の変更を行うための演算パラメータを生成する機能、およびコンテキスト切り替え信号を生成する機能を有し、コンフィギュレーションコントローラは、演算パラメータに応じた第１のコンフィギュレーションデータを生成する機能、および仮のパラメータに応じた複数の第２のコンフィギュレーションデータを生成する機能を有し、コンフィギュレーションメモリアレイは、コンテキスト切り替え信号の制御によって、複数の第２のコンフィギュレーションデータのいずれか一に応じた第１の出力信号を画像プロセッサに出力する機能と、コンフィギュレーションコントローラの制御によって更新された第１のコンフィギュレーションデータに応じた第２の出力信号を画像プロセッサに出力する機能と、を有する半導体装置である。
【０００９】
本発明の一態様において、コンフィギュレーションメモリアレイは、複数のコンフィギュレーションメモリを有し、コンフィギュレーションメモリは、第１の電荷保持回路と、第２の電荷保持回路と、第１のスイッチと、第２のスイッチと、バッファ回路と、を有し、第１の電荷保持回路および第２の電荷保持回路は、それぞれ第１のトランジスタと、第２のトランジスタと、を有し、第１のトランジスタおよび第２のトランジスタは、それぞれチャネル形成領域となる半導体層に酸化物半導体を有し、第１のトランジスタのソースまたはドレインの一方は、第２のトランジスタのゲートに電気的に接続され、第２のトランジスタのソースまたはドレインの一方は、第１のスイッチの一方の端子または第２のスイッチの一方の端子に電気的に接続され、第１のスイッチの他方の端子は、第２のスイッチの他方の端子に電気的に接続され、第１のスイッチの他方の端子および第２のスイッチの他方の端子は、バッファ回路の入力端子に電気的に接続され、第１のスイッチの一方の端子の静電容量は、バッファ回路の入力端子の静電容量より大きく、第２のスイッチの一方の端子の静電容量は、バッファ回路の入力端子の静電容量より大きい半導体装置が好ましい。
【００１０】
本発明の一態様において、第１のスイッチおよび第２のスイッチのオンまたはオフは、コンテキスト切り替え信号によって制御される半導体装置が好ましい。
【００１１】
本発明の一態様において、第１のスイッチおよび第２のスイッチは、それぞれ第３のトランジスタを有し、第３のトランジスタは、チャネル形成領域となる半導体層にシリコンを有する半導体装置が好ましい。
【００１２】
本発明の一態様において、第１のトランジスタおよび第２のトランジスタは、第３のトランジスタの上層に設けられる半導体装置が好ましい。
【００１３】
本発明の一態様において、半導体装置は、第１の容量素子および第２の容量素子を有し、第１の容量素子の静電容量は、第１のスイッチの一方の端子の静電容量であり、第２の容量素子の静電容量は、第２のスイッチの一方の端子の静電容量であり、第１の容量素子および第２の容量素子は、第１のトランジスタおよび第２のトランジスタの上層に設けられると好ましい。
【００１４】
なおその他の本発明の一態様については、以下で述べる実施の形態における説明、および図面に記載されている。
【発明の効果】
【００１５】
本発明の一態様は、環境の変化に即時に対応して画像データを画像処理するためのパラメータを変化させることができる、半導体装置の提供することができる。本発明の一態様は、低消費電力化を実現できる半導体装置の提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一態様を説明するブロック図。
【図２】本発明の一態様を説明するブロック図。
【図３】本発明の一態様を説明する回路図。
【図４】トランジスタの特性を説明するグラフ。
【図５】トランジスタの特性を説明するグラフ。
【図６】トランジスタの特性を説明するグラフ。
【図７】本発明の一態様を説明する回路図。
【図８】本発明の一態様を説明するタイミングチャート。
【図９】本発明の一態様を説明するフローチャート。
【図１０】本発明の一態様を説明するタイミングチャート。
【図１１】本発明の一態様を説明する模式図。
【図１２】本発明の一態様を説明する断面模式図。
【図１３】本発明の一態様を説明する断面模式図。
【図１４】本発明の一態様を説明するブロック図。
【図１５】本発明の一態様を説明する断面模式図、回路図、模式図。
【図１６】本発明の一態様を説明する模式図および状態遷移図。
【図１７】電子部品の作製方法例を説明するフローチャートおよび電子部品の構成例を説明する斜視模式図。
【図１８】電子機器を説明する図。
【発明を実施するための形態】
【００１７】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明の一態様は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００１８】
＜半導体装置の構成例＞
本発明の一態様の半導体装置の構成について説明する。なお本発明の一態様の半導体装置は、センサの出力の変化に応じてコンフィギュレーションデータとして記憶された画像処理に用いるパラメータを切り替える機能を有する。
【００１９】
図１には、半導体装置のブロック図を示す。図１のブロック図には、センサ１０１、アプリケーションプロセッサ１０２、コンフィギュレーションコントローラ１０３、コンフィギュレーションメモリアレイ１０４、および画像プロセッサ１０５を図示している。
【００２０】
センサ１０１は、アプリケーションプロセッサ（Ａｐｐｌｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓｏｒ）と接続されている。
【００２１】
図１において１個のセンサを図示しているが、複数のセンサを有していてもよい。センサ１０１は、使用する環境の変化を検出可能なセンサ、照度センサなどがあげられる。他にも温度センサ、圧力センサ、加速度センサ、歪センサ等の各種センサを用いることができる。
【００２２】
センサ１０１は、使用する環境の変化に関するデータＤｓｅｎｓｏｒをアプリケーションプロセッサ１０２に出力する機能を有する。センサ１０１からアプリケーションプロセッサ１０２へのデータ転送は、例えばＩ２Ｃ（Ｉｎｔｅｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の通信規格を用いることができる。
【００２３】
アプリケーションプロセッサ１０２は、センサ１０１の他、コンフィギュレーションコントローラ１０３、及びコンフィギュレーションメモリアレイ１０４に接続されている。
【００２４】
アプリケーションプロセッサ１０２は、センサ１０１からのデータＤｓｅｎｓｏｒを用いて使用する環境の変化を判定する機能を有する。
【００２５】
アプリケーションプロセッサ１０２は、使用する環境の変化があったと判定した時、変化後の使用環境に合わせた調光または調色等の画像処理に用いるパラメータ（Ｐｓ）を演算する機能を有する。この適切なパラメータ（Ｐｓ）は、演算によって高精度で求められるパラメータであり、演算パラメータあるいはパラメータＰｓともいう。
【００２６】
アプリケーションプロセッサ１０２は、パラメータＰｓをコンフィギュレーションコントローラ１０３との間で用いる通信規格に則ったデータ形式（データＤＣｏｍｐ）に変換し、そのデータＤＣｏｍｐをコンフィギュレーションのタイミングの情報と共にコンフィギュレーションコントローラ１０３に出力する機能を有する。
【００２７】
ここではアプリケーションプロセッサ１０２からコンフィギュレーションコントローラ１０３へのデータＤＣｏｍｐの出力にＩ２Ｃの通信規格を用いるものとする。
【００２８】
アプリケーションプロセッサ１０２は、パラメータＰｓの演算と並行して、コンフィギュレーションメモリアレイ１０４に予め書き込まれたパラメータ（Ｐｔ）からパラメータＰｓに最も近いものを選択する機能を有する。アプリケーションプロセッサ１０２は、選択したパラメータ（Ｐｔ）に対応したコンテキスト切り替え信号ｃｔｘ、ｃｔｘｂをコンフィギュレーションメモリアレイ１０４に出力する機能を有する。このパラメータ（Ｐｔ）は、後述するように単純な大小比較演算のみで求められるパラメータであり、仮のパラメータあるいはパラメータＰｔともいう。
【００２９】
パラメータＰｔは、単純な大小比較演算のみで求められる。そのため、パラメータＰｔの選択に要する時間は、演算によって求めるパラメータＰｓの演算時間と比較して非常に短い。
【００３０】
コンフィギュレーションコントローラ１０３は、アプリケーションプロセッサ１０２及びコンフィギュレーションメモリアレイ１０４と接続されている。
【００３１】
コンフィギュレーションコントローラ１０３は、アプリケーションプロセッサ１０２から出力されるパラメータＰｓのデータとタイミングの情報に応じてコンフィギュレーションデータ信号線ｄａｔａ、コンフィギュレーションデータ信号線ｄａｔａの相補信号線ｄａｔａｂ、及び書き込み制御信号線ｗｌに信号を与える機能を有する。そしてコンフィギュレーションコントローラ１０３は、コンフィギュレーションメモリアレイ１０４をアプリケーションプロセッサ１０２によって指定されたタイミングでコンフィギュレーション動作を実行する機能を有する。
【００３２】
コンフィギュレーションデータ信号線ｄａｔａ、コンフィギュレーションデータ信号線ｄａｔａの相補信号線ｄａｔａｂ、及び書き込み制御信号線ｗｌのビット幅は、コンフィギュレーションメモリアレイ１０４のコンフィギュレーションメモリの数、またはコンテキスト数に応じて適宜変更することができる。
【００３３】
コンフィギュレーションメモリアレイ１０４は、コンフィギュレーションコントローラ１０３及び画像プロセッサ１０５と接続されている。
【００３４】
コンフィギュレーションメモリアレイ１０４は、コンフィギュレーションメモリアレイ１０４が有するコンフィギュレーションメモリに書き込まれたコンフィギュレーションデータをもとに画像プロセッサ１０５に画像処理で用いるパラメータＰｘ［Ｎ：０］を出力する機能を有する。
【００３５】
パラメータＰｘのビット幅は、０からＮまでのＮ＋１としている。なおＮは自然数である。
【００３６】
コンフィギュレーションメモリアレイ１０４は、アプリケーションプロセッサ１０２からのコンテキスト切り替え信号ｃｔｘ、ｃｔｘｂをもとにコンテキストが切り替えられる機能を有する。
【００３７】
画像プロセッサ１０５は、コンフィギュレーションメモリと接続されている。
【００３８】
画像プロセッサ１０５は、コンフィギュレーションメモリアレイ１０４から出力されるパラメータＰｘをもとに調光・調色などの画像処理を実行する機能を有する。
【００３９】
図１の半導体装置は、使用する環境の変化を検出してパラメータＰｓをアプリケーションプロセッサ１０２で演算している間、パラメータＰｓに最も近いパラメータＰｔをパラメータＰｘとして画像処理を実行することができる。そのため環境の変化に即時に対応して画像データを画像処理するためのパラメータを変化させることができる。
【００４０】
＜コンフィギュレーションメモリアレイの構成＞
図２は図１で示したコンフィギュレーションメモリアレイ１０４を説明するためのブロック図である。コンフィギュレーションメモリアレイは、一例として、コンフィギュレーションメモリＭＥＭ＿０乃至ＭＥＭ＿３を有する。
【００４１】
なお図２では、一次元的にメモリセルを並べて図示しているが、他の配置でもよい。例えば、マトリクス状に配置して２次元的にメモリセルを配置する構成、あるいはマトリクス状に配置したメモリセルを多層に配置することで３次元的にメモリセルを配置する構成等とすることもできる。
【００４２】
コンフィギュレーションメモリＭＥＭ＿０乃至ＭＥＭ＿３は、図２に示すように、コンフィギュレーションデータ信号線ｄａｔａ［０］乃至［３］、コンフィギュレーションデータ信号線ｄａｔａの相補信号線ｄａｔａｂ［０］乃至［３］、書込み制御信号線ｗｌ［０］乃至［３］、コンテキスト選択信号線ｃｔｘ［０］乃至［３］、コンテキスト選択信号線ｃｔｘ［０］乃至［３］の相補信号線ｃｔｘｂ［０］乃至［３］及びパラメータ用データ信号線Ｐｘ［０］乃至［３］に接続されている。
【００４３】
例えば、コンフィギュレーションメモリＭＥＭ＿０は、コンフィギュレーションデータ信号線ｄａｔａ［０］、ｄａｔａ［０］の相補信号線ｄａｔａｂ［０］及び書込み制御信号線ｗｌ［０］を用いて転送される信号によってコンフィギュレーションされる。コンフィギュレーションメモリＭＥＭ＿１乃至ＭＥＭ＿３についても、コンフィギュレーションメモリＭＥＭ＿０と同様の説明である。
【００４４】
コンフィギュレーションメモリＭＥＭ＿０乃至ＭＥＭ＿３は、例えば４つのコンテキストを書き込むことができる。
【００４５】
例えば、コンフィギュレーションメモリＭＥＭ＿０は、コンテキスト選択信号線ｃｔｘ［０］乃至［３］、コンテキスト選択信号線ｃｔｘ［０］乃至［３］の相補信号線ｃｔｘｂ［０］乃至［３］を用いて転送される信号によってコンテキストを切り替えることができる。コンフィギュレーションメモリＭＥＭ＿１乃至ＭＥＭ＿３についても、コンフィギュレーションメモリＭＥＭ＿０と同様の説明である。
【００４６】
例えば、コンフィギュレーションメモリＭＥＭ＿０のコンテキスト１には、比較的明るい状況で用いるパラメータＰｔ３［０］が保持されている。またコンフィギュレーションメモリＭＥＭ＿０のコンテキスト３には、比較的暗い状況で用いるパラメータＰｔ１［０］が保持されている。またコンフィギュレーションメモリＭＥＭ＿０のコンテキスト２には、例えば比較的明るい状況と比較的暗い状況の中間の明るさの状況で用いるパラメータＰｔ２［０］が保持されている。またコンフィギュレーションメモリＭＥＭ＿０のコンテキスト４には、明るさの情報を取得して演算処理をすることで得られるパラメータＰｓ［０］が随時更新される。コンフィギュレーションメモリＭＥＭ＿１乃至ＭＥＭ＿３についても、コンフィギュレーションメモリＭＥＭ＿０と同様の説明である。
【００４７】
コンフィギュレーションメモリＭＥＭ＿０は、パラメータ用データ信号線Ｐｘ［０］を用いて内部に保持されているパラメータＰｔ３［０］、パラメータＰｔ１［０］、パラメータＰｔ２［０］およびパラメータＰｓ［０］のうち１つのパラメータを、コンテキスト選択信号線ｃｔｘ［０］乃至［３］、ｃｔｘｂ［０］乃至［３］で選択し、パラメータ用データとして出力する。コンフィギュレーションメモリＭＥＭ＿１乃至ＭＥＭ＿３についても、コンフィギュレーションメモリＭＥＭ＿０と同様の説明である。
【００４８】
図３は、図２のコンフィギュレーションメモリＭＥＭ＿０乃至ＭＥＭ＿３に適用可能なコンフィギュレーションメモリＭＥＭ＿Ａの構成について説明する。なお図３では、例えば２つのコンテキストに対応する電荷保持回路Ｍｓ、Ｍｔを保持する構成を図示している。例えば電荷保持回路ＭｓにはパラメータＰｓに対応するデータを保持することができる。例えば電荷保持回路ＭｔにはパラメータＰｔ１に対応するデータを保持することができる。なおコンフィギュレーションメモリＭＥＭ＿Ａにおいて、さらにパラメータＰｔ２、パラメータＰｔ３といった複数のパラメータを保持する場合には、電荷保持回路Ｍｔを追加で複数設ければよい。
【００４９】
コンフィギュレーションメモリＭＥＭ＿Ａは、電荷保持回路Ｍｓ、電荷保持回路Ｍｔ、スイッチＣＳ０、スイッチＣＳ１、キャパシタ２０７、キャパシタ２１４、および、インバータ回路２１６で構成される。なおコンフィギュレーションメモリＭＥＭ＿Ａにおいて、さらにパラメータＰｔ２、パラメータＰｔ３といった複数のパラメータを保持するために、電荷保持回路Ｍｔを追加で複数設ける場合、スイッチＣＳ０、キャパシタ２０７に対応する構成を追加で設ければよい。
【００５０】
電荷保持回路Ｍｓは、トランジスタ２０１、トランジスタ２０２、トランジスタ２０３およびトランジスタ２０４を有する。
【００５１】
トランジスタ２０１のゲートは、書き込み制御信号線ｗｌ０に接続される。トランジスタ２０１のソースまたはドレインの一方は、データ線ｄａｔａに接続される。トランジスタ２０１のソースまたはドレインの他方は、トランジスタ２０２のゲートに接続される。トランジスタ２０１のバックゲートは、閾値制御線ＭＧに接続される。なおトランジスタ２０１のソースまたはドレインの他方と、トランジスタ２０２のゲートと、が接続されるノードを、ノードｍ０と呼ぶ。
【００５２】
トランジスタ２０２のソースまたはドレインの一方は、高電位電源線ＶＤＤに接続される。トランジスタ２０２のソースまたはドレインの他方は、コンテキストスイッチ入力信号線ｓｗｉｎ［０］に接続される。トランジスタ２０２のバックゲートは、閾値制御線ＰＧに接続される。コンテキストスイッチ入力信号線ｓｗｉｎ［０］は、スイッチＣＳ０の一方の端子に接続される。
【００５３】
トランジスタ２０３のゲートは、書き込み制御信号線ｗｌ０に接続される。トランジスタ２０３のソースまたはドレインの一方は、データ線ｄａｔａｂに接続される。トランジスタ２０３のソースまたはドレインの他方は、トランジスタ２０４のゲートに接続される。トランジスタ２０３のバックゲートは、閾値制御線ＭＧに接続される。なおトランジスタ２０３のソースまたはドレインの他方と、トランジスタ２０４のゲートと、が接続されるノードを、ノードｍｂ０と呼ぶ。
【００５４】
トランジスタ２０４のソースまたはドレインの一方は、低電位電源線ＶＳＳに接続される。トランジスタ２０４のソースまたはドレインの他方は、コンテキストスイッチ入力信号線ｓｗｉｎ［１］に接続される。トランジスタ２０４のバックゲートは、閾値制御線ＰＧに接続される。
【００５５】
トランジスタ２０１は、書き込み制御信号線ｗｌ０の電位がハイレベルでノードｍ０にデータ線ｄａｔａの電位が書き込まれる。またトランジスタ２０１は、書き込み制御信号線ｗｌ０の電位がローレベルでノードｍ０の電位に応じた電荷を保持する機能を有する。なおトランジスタ２０１は、バックゲートに接続される閾値制御信号線ＭＧの電位によって、閾値電圧が制御され、非導通状態におけるリーク電流（オフ電流）が極めて小さい状態に制御される。
【００５６】
トランジスタ２０２は、ノードｍ０の電位に依存して高電位電源線ＶＤＤをコンテキストスイッチ入力信号線ｓｗｉｎ［０］に与えるか否かを制御する機能を有する。なお、トランジスタ２０２は、バックゲートに接続される閾値制御信号線ＰＧの電位によって、導通状態におけるドレイン電流（オン電流）が大きい状態に制御される。
【００５７】
トランジスタ２０３は、書き込み制御信号線ｗｌ０の電位がハイレベルでノードｍｂ０にデータ線ｄａｔａｂの電位が書き込まれる。またトランジスタ２０３は、書き込み制御信号線ｗｌ０の電位がローレベルでノードｍｂ０の電位に応じた電荷を保持する機能を有する。なおトランジスタ２０３は、バックゲートに接続される閾値制御信号線ＭＧの電位によって、閾値電圧が制御され、オフ電流が極めて小さい状態に制御される。
【００５８】
トランジスタ２０４は、ノードｍｂ０の電位に依存して低電位電源線ＶＳＳをコンテキストスイッチ入力信号線ｓｗｉｎ［０］に与えるか否かを制御する機能を有する。なお、トランジスタ２０４は、バックゲートに接続される閾値制御信号線ＰＧの電位によって、オン電流が大きい状態に制御される。
【００５９】
トランジスタ２０１およびトランジスタ２０３は、例えば、ＯＳトランジスタのようにオフ電流が極めて小さいトランジスタを用いる構成とする。該構成とすることで、トランジスタ２０１およびトランジスタ２０３を非導通状態とした際、ノードｍ０、ノードｍｂ０に保持した電位に応じたデータを保持し続けることができる。
【００６０】
なおＯＳトランジスタは、Ｓｉトランジスタよりも高い温度で使用することができる。またＯＳトランジスタの電圧に対する耐圧は、Ｓｉトランジスタの電圧に対する耐圧よりも高い。そのため環境の変化に対して信頼性に優れた回路とすることができる。ＯＳトランジスタの電気特性については、後述する。
【００６１】
トランジスタ２０２およびトランジスタ２０４は、例えばＳｉトランジスタと比べてゲート絶縁膜の厚いＯＳトランジスタを用いる構成とする。該構成とすることで、トランジスタ２０２およびトランジスタ２０４のゲート絶縁膜も薄いことによるトンネル電流の発生に起因するゲートと半導体層との間に流れるリーク電流を抑制することができる。そのため、ノードｍ０、ノードｍｂ０に保持した電位に応じたデータを保持し続けることができる。
【００６２】
なお、ノードｍ０およびノードｍｂ０は、電荷を保持する機能を高めるため、キャパシタを有していてもよい。
【００６３】
電荷保持回路Ｍｔは、トランジスタ２０８、トランジスタ２０９、トランジスタ２１０およびトランジスタ２１１を有する。
【００６４】
トランジスタ２０８のゲートは、書き込み制御信号線ｗｌ１に接続される。トランジスタ２０８のソースまたはドレインの一方は、データ線ｄａｔａに接続される。トランジスタ２０８のソースまたはドレインの他方は、トランジスタ２０９のゲートに接続される。トランジスタ２０８のバックゲートは、閾値制御線ＭＧに接続される。なおトランジスタ２０８のソースまたはドレインの他方と、トランジスタ２０９のゲートと、が接続されるノードを、ノードｍ１と呼ぶ。
【００６５】
トランジスタ２０９のソースまたはドレインの一方は、高電位電源線ＶＤＤに接続される。トランジスタ２０９のソースまたはドレインの他方は、コンテキストスイッチ入力信号線ｓｗｉｎ［１］に接続される。トランジスタ２０９のバックゲートは、閾値制御線ＰＧに接続される。コンテキストスイッチ入力信号線ｓｗｉｎ［１］は、スイッチＣＳ１の一方の端子に接続される。
【００６６】
トランジスタ２１０のゲートは、書き込み制御信号線ｗｌ１に接続される。トランジスタ２１０のソースまたはドレインの一方は、データ線ｄａｔａｂに接続される。トランジスタ２１０のソースまたはドレインの他方は、トランジスタ２１１のゲートに接続される。トランジスタ２１０のバックゲートは、閾値制御線ＭＧに接続される。なおトランジスタ２１０のソースまたはドレインの他方と、トランジスタ２１１のゲートと、が接続されるノードを、ノードｍｂ１と呼ぶ。
【００６７】
トランジスタ２１１のソースまたはドレインの一方は、低電位電源線ＶＳＳに接続される。トランジスタ２１１のソースまたはドレインの他方は、コンテキストスイッチ入力信号線ｓｗｉｎ［１］に接続される。トランジスタ２１１のバックゲートは、閾値制御線ＰＧに接続される。
【００６８】
トランジスタ２０８は、書き込み制御信号線ｗｌ１の電位がハイレベルでノードｍ１にデータ線ｄａｔａの電位が書き込まれる。またトランジスタ２０８は、書き込み制御信号線ｗｌ１の電位がローレベルでノードｍ１の電位に応じた電荷を保持する機能を有する。なおトランジスタ２０８は、バックゲートに接続される閾値制御信号線ＭＧの電位によって、閾値電圧が制御され、オフ電流が極めて小さい状態に制御される。
【００６９】
トランジスタ２０９は、ノードｍ１の電位に依存して高電位電源線ＶＤＤをコンテキストスイッチ入力信号線ｓｗｉｎ［１］に与えるか否かを制御する機能を有する。なお、トランジスタ２０９は、バックゲートに接続される閾値制御信号線ＰＧの電位によって、オン電流が大きい状態に制御される。
【００７０】
トランジスタ２１０は、書き込み制御信号線ｗｌ１の電位がハイレベルでノードｍｂ１にデータ線ｄａｔａｂの電位が書き込まれる。またトランジスタ２１０は、書き込み制御信号線ｗｌ１の電位がローレベルでノードｍｂ１の電位に応じた電荷を保持する機能を有する。なおトランジスタ２１０は、バックゲートに接続される閾値制御信号線ＭＧの電位によって、閾値電圧が制御され、オフ電流が極めて小さい状態に制御される。
【００７１】
トランジスタ２１１は、ノードｍｂ０の電位に依存して低電位電源線ＶＳＳをコンテキストスイッチ入力信号線ｓｗｉｎ［１］に与えるか否かを制御する機能を有する。なお、トランジスタ２１１は、バックゲートに接続される閾値制御信号線ＰＧの電位によって、オン電流が大きい状態に制御される。
【００７２】
トランジスタ２０８およびトランジスタ２１０は、例えば、ＯＳトランジスタのようにオフ電流が極めて小さいトランジスタを用いる構成とする。該構成とすることで、トランジスタ２０８およびトランジスタ２１０を非導通状態とした際、ノードｍ１、ノードｍｂ１に保持した電位に応じたデータを保持し続けることができる。
【００７３】
トランジスタ２０９およびトランジスタ２１１は、例えばＳｉトランジスタと比べてゲート絶縁膜の厚いＯＳトランジスタを用いる構成とする。該構成とすることで、トランジスタ２０９およびトランジスタ２１１のゲート絶縁膜も薄いことによるトンネル電流の発生に起因するゲートと半導体層との間に流れるリーク電流を抑制することができる。そのため、ノードｍ１、ノードｍｂ１に保持した電位に応じたデータを保持し続けることができる。
【００７４】
なお、ノードｍ１およびノードｍｂ１は、電荷を保持する機能を高めるため、キャパシタを有していてもよい。
【００７５】
スイッチＣＳ０は、コンテキスト選択信号ｃｔｘ［０］の電位がハイレベルで、コンテキストスイッチ入力信号線ｓｗｉｎ［０］とコンテキストスイッチ出力信号線ｓｗｏｕｔとの間を導通状態とする機能を有する。またスイッチＣＳ０は、コンテキスト選択信号ｃｔｘ［０］の電位がローレベルで、コンテキストスイッチ入力信号線ｓｗｉｎ［０］とコンテキストスイッチ出力信号線ｓｗｏｕｔとの間を非導通状態とする機能を有する。
【００７６】
スイッチＣＳ１は、コンテキスト選択信号ｃｔｘ［１］の電位がハイレベルで、コンテキストスイッチ入力信号線ｓｗｉｎ［１］とコンテキストスイッチ出力信号線ｓｗｏｕｔとの間を導通状態とする機能を有する。またスイッチＣＳ１は、コンテキスト選択信号ｃｔｘ［１］の電位がローレベルで、コンテキストスイッチ入力信号線ｓｗｉｎ［１］とコンテキストスイッチ出力信号線ｓｗｏｕｔとの間を非導通状態とする機能を有する。
【００７７】
また図３では、キャパシタ２０７を図示している。キャパシタ２０７の一方の電極はコンテキストスイッチ入力信号線ｓｗｉｎ［０］に接続され、他方の電極は低電位電源線ＶＳＳに接続される。キャパシタ２０７は、コンテキストスイッチ入力信号線ｓｗｉｎ［０］の寄生容量を大きくすることで省略することも可能である。
【００７８】
また図３では、キャパシタ２１４を図示している。キャパシタ２１４の一方の電極はコンテキストスイッチ入力信号線ｓｗｉｎ［１］に接続され、他方の電極は低電位電源線ＶＳＳに接続される。キャパシタ２１４は、コンテキストスイッチ入力信号線ｓｗｉｎ［１］の寄生容量を大きくすることで省略することも可能である。
【００７９】
バッファ回路２１６は、相補型のＳｉトランジスタで構成される。バッファ回路２１６の入力端子は、コンテキストスイッチ出力信号線ｓｗｏｕｔに接続される。バッファ回路２１６の出力端子は、コンフィギュレーションメモリＭＥＭ＿Ａのパラメータ用データ信号線Ｐｘｏｕｔに接続される。
【００８０】
スイッチＣＳ０は、一例として図７に示すコンフィギュレーションメモリＭＥＭ＿Ｂのようにトランジスタ２０５およびトランジスタ２０６で構成される。トランジスタ２０５はｎチャネル型、トランジスタ２０６はｐチャネル型である。トランジスタ２０５のゲートにはコンテキスト選択信号ｃｔｘ［０］が与えられ、トランジスタ２０６のゲートにはコンテキスト選択信号ｃｔｘ［０］の反転信号であるコンテキスト選択信号ｃｔｘｂ［０］が与えられ、導通状態または非導通状態を制御することができる。
【００８１】
またスイッチＣＳ１は、一例として図７に示すコンフィギュレーションメモリＭＥＭ＿Ｂのようにトランジスタ２１２およびトランジスタ２１３で構成される。トランジスタ２１２はｎチャネル型、トランジスタ２１３はｐチャネル型である。トランジスタ２１２のゲートにはコンテキスト選択信号ｃｔｘ［１］が与えられ、トランジスタ２１３のゲートにはコンテキスト選択信号ｃｔｘ［１］の反転信号であるコンテキスト選択信号ｃｔｘｂ［１］が与えられ、導通状態または非導通状態を制御することができる。
【００８２】
トランジスタ２０５およびトランジスタ２０６、ならびにトランジスタ２１２およびトランジスタ２１３は、例えば、Ｓｉトランジスタのようにオン電流が大きいトランジスタを用いる構成とする。該構成とすることで、スイッチＣＳ０またはスイッチＣＳ１を導通状態（オン）とした際、電荷の分配を高速に行うことができる。
【００８３】
なおＯＳトランジスタは、Ｓｉトランジスタよりも高い温度で使用することができる。またＯＳトランジスタの電圧に対する耐圧は、Ｓｉトランジスタの電圧に対する耐圧よりも高い。そのため環境の変化に対して信頼性に優れた回路とすることができる。ＯＳトランジスタの電気特性については、後述する。
【００８４】
またコンテキストスイッチ出力信号線ｓｗｏｕｔには、一例として図７に示すコンフィギュレーションメモリＭＥＭ＿Ｂのように、コンテキストスイッチ出力信号線ｓｗｏｕｔをプルダウンするためのトランジスタ２１７を有していてもよい。トランジスタ２１７は例えばｎチャネル型である。トランジスタ２１７のゲートは、プルダウンイネーブル信号ｃｆｇを与える配線に接続される。トランジスタ２１７のソースまたはドレインの一方は、コンテキストスイッチ出力信号線ｓｗｏｕｔに接続される。トランジスタ２１７のソースまたはドレインの他方は、低電位電源線ＶＳＳに接続される。トランジスタ２１７を有し、プルダウンイネーブル信号ｃｆｇの電位をハイレベルとすることでコンフィギュレーションメモリＭＥＭ＿Ｂのパラメータ用データ信号線Ｐｘｏｕｔの電位をハイレベルに固定することが可能である。
【００８５】
以上説明した図３および図７に示すコンフィギュレーションメモリＭＥＭ＿ＡおよびコンフィギュレーションメモリＭＥＭ＿Ｂは、コンテキスト選択信号ｃｔｘ［０］（およびコンテキスト選択信号ｃｔｘｂ［０］）、コンテキスト選択信号ｃｔｘ［１］（およびコンテキスト選択信号ｃｔｘｂ［１］）によって、電荷保持回路Ｍｓまたは電荷保持回路Ｍｔに保持されているデータに依存した論理（電位）を出力する機能を有する。
【００８６】
電荷保持回路Ｍｓおよび電荷保持回路Ｍｔが有する各ノードｍ０、ｍｂ０、ｍ１、ｍｂ１に付加する静電容量は電荷が保持できる程度の値で十分であり、静電容量の値が小さいほど電荷保持回路Ｍｓおよび電荷保持回路Ｍｔへのコンフィギュレーションデータの書き込みに要する時間を削減することができる。
【００８７】
以上説明した図３および図７に示すコンフィギュレーションメモリＭＥＭ＿ＡおよびコンフィギュレーションメモリＭＥＭ＿Ｂでは、コンテキストスイッチ出力信号線ｓｗｏｕｔのノードに付加する静電容量に対し、コンテキストスイッチ入力信号線ｓｗｉｎ［０］およびコンテキストスイッチ入力信号線ｓｗｉｎ［１］のノードに付加する静電容量を大きくするため、キャパシタ２０７およびキャパシタ２１４を設ける構成とする。当該構成とすることで、コンテキスト切り替え時にコンテキストスイッチ入力信号線ｓｗｉｎ［０］乃至ｓｗｉｎ［１］のノードに保持していた電荷が、スイッチＣＳ０またはスイッチＣＳ１を介してコンテキストスイッチ出力信号線ｓｗｏｕｔのノードに分配することができる。
【００８８】
コンテキストスイッチ出力信号線ｓｗｏｕｔへの電荷の分配によってコンテキストスイッチ出力信号線ｓｗｏｕｔのノードの電位が低電位から高電位に遷移するとき、バッファ回路２１６であるインバータ回路の閾値より高くするようにキャパシタ２０７およびキャパシタ２１４の静電容量を調整する。加えて、コンテキストスイッチ出力信号線ｓｗｏｕｔへの電荷の分配によってコンテキストスイッチ出力信号線ｓｗｏｕｔのノードの電位が高電位から低電位に遷移するとき、バッファ回路２１６であるインバータ回路の閾値より低くなるようにキャパシタ２０７およびキャパシタ２１４の静電容量を調整する。つまり、コンテキストスイッチ入力信号線ｓｗｉｎ［０］およびコンテキストスイッチ入力信号線ｓｗｉｎ［１］のノードに付加する静電容量を、コンテキストスイッチ出力信号線ｓｗｏｕｔのノードに付加する静電容量より大きくする。
【００８９】
以上説明した図３および図７に示すトランジスタ２０２およびトランジスタ２０４、ならびにトランジスタ２０９およびトランジスタ２１１は、Ｓｉトランジスタと比べてゲート絶縁膜の厚いＯＳトランジスタを用いる。ＯＳトランジスタは、半導体層に単結晶を用いるＳｉトランジスタに比べて電界効果移動度が小さいため、Ｓｉトランジスタに比べてオン電流が小さい。
【００９０】
そこで図３および図７に示す構成では上述の電荷を分配する構成によりトランジスタ２０２，２０４，２０９および２１１のオン電流が小さくてもバッファ回路２１６であるインバータ回路の論理遷移を実現できる。そのため、トランジスタ２０２、２０４、２０９および２１１をＳｉトランジスタで構成した場合と同等の速度でコンテキスト切り替えが可能になる。
【００９１】
なお図３および図７に示す構成とする場合、キャパシタ２０７およびキャパシタ２１４として、静電容量の大きいキャパシタであることが好ましい。当該構成とする場合、Ｓｉトランジスタを設ける層の上層にＯＳトランジスタを設ける層を形成し、ＯＳトランジスタを設ける層の上層にキャパシタ２０７およびキャパシタ２１４を設ける構成が好ましい。当該構成とすることで、デバイスの最上層において静電容量の大きいキャパシタを形成でき、且つトランジスタ２０２、２０４、２０９および２１１との接続も容易に実現できる。
【００９２】
＜ＯＳトランジスタの電気特性＞
ＯＳトランジスタは、Ｓｉトランジスタよりも高い温度で使用することができる。具体例を挙げて説明するため、図４（Ａ）にＯＳトランジスタのドレイン電流ＩＤ−ゲート電圧ＶＧ特性、およびゲート電圧ＶＧ−電界効果移動度μＦＥ特性の温度依存性を、図４（Ｂ）にＳｉトランジスタのゲート電圧ＶＧ−ドレイン電流ＩＤ特性、およびゲート電圧ＶＧ−電界効果移動度μＦＥ特性の温度依存性を、示す。なお図４（Ａ）、（Ｂ）においては、−２５℃、５０℃、１５０℃の温度での各電気的特性の測定結果を示している。なおドレイン電圧ＶＤは１Ｖとしている。
【００９３】
なお図４（Ａ）に示すＯＳトランジスタの電気的特性は、チャネル長Ｌ＝０．４５μｍ、チャネル幅Ｗ＝１０μｍ、ゲート絶縁層の酸化膜の膜厚Ｔｏｘ＝２０ｎｍでのグラフである。また図４（Ｂ）に示すＳｉトランジスタの電気的特性は、Ｌ＝０．３５μｍ、Ｗ＝１０μｍ、Ｔｏｘ＝２０ｎｍでのグラフである。
【００９４】
なおＯＳトランジスタの酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ系酸化物で作製し、Ｓｉトランジスタは、シリコンウエハから作製したものである。
【００９５】
図４（Ａ）および（Ｂ）からは、ＯＳトランジスタ及びＳｉトランジスタの立ち上がりゲート電圧の温度依存性は小さいことがわかる。また、ＯＳトランジスタのオフ電流が温度によらず測定下限（Ｉ０）以下であるが、Ｓｉトランジスタのオフ電流は、温度依存性が大きい。図４（Ｂ）の測定結果は、１５０℃では、Ｓｉトランジスタはオフ電流が上昇し、電流オン／オフ比が十分に大きくならないことを示している。
【００９６】
図４（Ａ）のグラフから、ＯＳトランジスタをスイッチとして用いる場合、１５０℃以上の温度下においても、動作させることができる。そのため、半導体装置の耐熱性を優れたものとすることができる。
【００９７】
次いで電圧に対するＯＳトランジスタの耐圧について、Ｓｉトランジスタの耐圧の比較し、説明する。
【００９８】
図５では、ＯＳトランジスタのドレイン耐圧について説明するため、ＳｉトランジスタとＯＳトランジスタとのＶＤ−ＩＤ特性図について示す。図５（Ａ）、（Ｂ）では、ＳｉトランジスタとＯＳトランジスタとについて同じ条件での耐圧を比較するために、共にチャネル長を０．９μｍとし、チャネル幅を１０μｍとし、酸化シリコンを用いたゲート絶縁膜の膜厚を２０ｎｍとしている。なおゲート電圧は、２Ｖとしている。
【００９９】
図５に示すようにＳｉトランジスタでは、ドレイン電圧の増加に対して４Ｖ程度でアバランシェブレークダウンが起こるのに対して、ＯＳトランジスタでは、ドレイン電圧の増加に対して２６Ｖ程度までアバランシェブレークダウンが起きずに定電流を流すことができるのがわかる。
【０１００】
図６（Ａ）では、ゲート電圧を変化させた際の、ＯＳトランジスタのＶＤ−ＩＤ特性図について示す。また図６（Ｂ）では、ゲート電圧を変化させた際の、ＳｉトランジスタのＶＤ−ＩＤ特性図について示す。図６（Ａ）では、ＳｉトランジスタとＯＳトランジスタとについて同じ条件での耐圧を比較するために、共にチャネル長を０．９μｍとし、チャネル幅を１０μｍとし、酸化シリコンを用いたゲート絶縁膜の膜厚を２０ｎｍとしている。なおゲート電圧は、図６（Ａ）のＯＳトランジスタでは０．１Ｖ、２．０６Ｖ、４．０２Ｖ、５．９８Ｖ、７．９４Ｖと変化させ、図６（Ｂ）のＳｉトランジスタでは０．１Ｖ、１．２８Ｖ、２．４６Ｖ、３．６４Ｖ、４．８２Ｖと変化させている。
【０１０１】
図６（Ａ）、（Ｂ）に示すようにＳｉトランジスタでは、ドレイン電圧の増加に対して４乃至５Ｖ程度でアバランシェブレークダウンが起こるのに対して、ＯＳトランジスタでは、ドレイン電圧の増加に対して９Ｖ程度ではアバランシェブレークダウンが起きずに定電流を流すことができるのがわかる。
【０１０２】
図５、図６（Ａ）、（Ｂ）からもわかるようにＯＳトランジスタはＳｉトランジスタと比べて耐圧が高い。そのため高い電圧が印加される箇所にＯＳトランジスタを適用しても、絶縁破壊を引き起こすことなく安定して使用することができる。
【０１０３】
＜コンフィギュレーションメモリの動作＞
図８は、コンフィギュレーションメモリの動作を説明するためタイミングチャートの一例である。図８では、図７に示すコンフィギュレーションメモリＭＥＭ＿Ｂのコンフィギュレーションおよびコンテキスト切り替え動作の一例を示す。
【０１０４】
なお図８の説明では、データ線ｄａｔａおよびｄａｔａｂの電位を、ｄａｔａおよびｄａｔａｂとして説明する。図８では、書き込み制御信号線ｗｌ０およびｗｌ１の電位を、ｗｌ０およびｗｌ１として説明する。図８では、ノードｍ０およびｍ１の電位を、ｍ０およびｍ１として説明する。図８では、ノードｍｂ０およびｍｂ１の電位を、ｍｂ０およびｍｂ１として説明する。図８では、コンテキストスイッチ入力信号線ｓｗｉｎ［０］およびｓｗｉｎ［１］の電位を、ｓｗｉｎ［０］およびｓｗｉｎ［１］として説明する。図８では、コンテキスト選択信号線ｃｔｘ［０］およびｃｔｘ［１］の電位を、ｃｔｘ［０］およびｃｔｘ［１］として説明する。図８では、コンテキスト選択信号線ｃｔｘｂ［０］およびｃｔｘｂ［１］の電位を、ｃｔｘｂ［０］およびｃｔｘｂ［１］として説明する。図８では、コンテキストスイッチ出力信号線ｓｗｏｕｔの電位を、ｓｗｏｕｔとして説明する。図８では、コンフィギュレーションメモリＭＥＭ＿Ｂのパラメータ用データ信号線Ｐｘｏｕｔの電位を、Ｐｘｏｕｔとして説明する。
【０１０５】
なお図８の説明では、ＯＳトランジスタを駆動するためのハイレベルの電位をＨＶＤＤ、Ｓｉトランジスタを駆動するためのハイレベルの電位をＶＤＤとする。なお、ＨＶＤＤの電位は、ＶＤＤの電位より高い。
【０１０６】
なお図８の説明では、ＨＶＤＤで表現される論理をＨ−ハイレベル、ＶＤＤで表現される論理をハイレベル、低電源電位である電位ＶＳＳで表現される論理をローレベルとする。
【０１０７】
なお図８の説明では、プルダウンイネーブル信号線ｃｆｇは、ローレベルの電位であるとする。
【０１０８】
なお図８の説明では、バッファ回路２１６が有するインバータ回路の論理が遷移する電圧の閾値をＶｔｈとする。
【０１０９】
なお図８の説明では、データ信号ｄａｔａとｄａｔａｂ、コンテキスト選択信号ｃｔｘ［０］とｃｔｘｂ［０］、コンテキスト選択信号ｃｔｘ［１］とｃｔｘｂ［１］は、それぞれ論理が反転した信号である。
【０１１０】
ここでは例として、ノードｍ０にローレベルを、ノードｍｂ０にＨ−ハイレベルを、ノードｍ１にＨ−ハイレベルを、ノードｍｂ１にローレベルを書き込むコンフィギュレーション動作とする。
【０１１１】
初期状態は、ノードｍ０がローレベル、ｍｂ０がＨ−ハイレベルであるため、ｓｗｉｎ［０］がローレベルとなる。ノードｍ１がローレベル、ノードｍｂ１がＨ−ハイレベルであるため、ｓｗｉｎ［１］にローレベルとなる。
【０１１２】
時刻Ｔ０において、コンフィギュレーション動作としてまず電荷保持回路Ｍｓの書き込み動作が実行される。ｗｌ０はＨ−ハイレベルとなる。このときｄａｔａはローレベル、ｄａｔａｂはＨ−ハイレベルであるため、ノードｍ０、ノードｍｂ０の電位は初期状態のまま遷移せず、ｓｗｉｎ［０］もローレベルのまま遷移しない。
【０１１３】
時刻Ｔ１において、電荷保持回路Ｍｓの書き込み完了動作が実行される。ｗｌ０はローレベルとなるため、ｍ０はローレベル、ｍｂはＨ−ハイレベルを維持する。したがって、ｓｗｉｎ［０］はローレベルを維持する。
【０１１４】
時刻Ｔ２において、ｄａｔａおよびｄａｔａｂがノードｍ１およびノードｍｂ１に書き込むデータの電位に遷移する。すなわち、ｄａｔａがＨ−ハイレベル、ｄａｔａｂがローレベルに遷移する。
【０１１５】
時刻Ｔ３において、電荷保持回路Ｍｔの書き込み動作が実行される。ｗｌ１はＨ−ハイレベルとなる。このときｄａｔａはＨ−ハイレベル、ｄａｔａｂはローレベルであるため、ｍ１にＨ−ハイレベル、ｍｂ１にローレベルが与えられる。
【０１１６】
時刻Ｔ４において、ノードｍ１、ノードｍｂ１の書き込みが完了する。ノードｍ１がＨ−ハイレベル、ノードｍｂ１がローレベルであるため、ｓｗｉｎ［１］はローレベルからハイレベルに遷移を開始する。
【０１１７】
時刻Ｔ５において、ｓｗｉｎ［１］の電位遷移が完了する。ｓｗｉｎ［１］はハイレベルになる。
【０１１８】
時刻Ｔ６において、電荷保持回路Ｍｓの書き込みおよびコンフィギュレーション完了動作が実行される。ｗｌ１はローレベルとなるため、ｍ１はＨ−ハイレベル、ｍｂはローレベルを維持する。したがって、ｓｗｉｎ［１］はハイレベルを維持する。
【０１１９】
電荷保持回路Ｍｓおよび電荷保持回路Ｍｔにおいて、ノードｍ０、ｍｂ０、ｍ１、ｍｂ１に付加する静電容量を小さくするほど、より高速なコンフィギュレーションが可能となる。
【０１２０】
時刻Ｔ７において、コンテキスト切り替え動作が実行される。ｓｗｉｎ［０］およびｓｗｉｎ［１］が選択されるコンテキストをコンテキスト０およびコンテキスト１とする。ここでは最初にコンテキスト１の選択が開始されるものとする。ｃｔｘ［１］がハイレベル、ｃｔｘｂ［１］がローレベルになる。
【０１２１】
スイッチＣＳ１がオンになるため、ｓｗｉｎ［１］とｓｗｏｕｔが導通状態となる。コンフィギュレーションの結果、ｓｗｉｎ［１］はハイレベルを維持しているため、ｓｗｏｕｔにハイレベルが与えられる。時刻Ｔ７からＴ８において、ｓｗｉｎ［１］のノードに保持していた電荷がＳｉトランジスタを介してｓｗｏｕｔのノードに分配されるため、ｓｗｏｕｔはＳｉトランジスタのスイッチング速度で電位Ｖｅ１に変化する。
【０１２２】
ここでは、時刻Ｔ７からＴ８におけるトランジスタ２０９を介したＶＤＤの供給は無視しているが、それも含めて考えた場合、スイッチング速度はさらに向上する。
【０１２３】
静電容量の比を調整し、電位Ｖｅ１の値がバッファ回路２１６が有するインバータ回路の閾値Ｖｔｈより高くなるようにすれば、高速にＰｘｏｕｔをローレベルに遷移させることが可能である。
【０１２４】
時刻Ｔ８において、電荷分配が完了する。その後、トランジスタ２０９を介して、ＶＤＤが供給されるため、ｓｗｉｎ［１］とｓｗｏｕｔはトランジスタのスイッチング速度で時刻Ｔ９までの間にハイレベルに遷移する。
【０１２５】
時刻Ｔ１０において、コンテキスト切り替え動作が完了する。
【０１２６】
時刻Ｔ１１において、再びコンテキスト切り替え動作が実行される。コンテキスト０の選択が開始されるものとする。ｃｔｘ［１］がローレベル、ｃｔｘｂ［１］がハイレベルになり、スイッチＣＳ１がオフになったため、ｓｗｉｎ［１］とｓｗｏｕｔが非導通状態となる。
【０１２７】
時刻Ｔ１２において、ｃｔｘ［０］がハイレベル、ｃｔｘｂ［０］がローレベルになる。
【０１２８】
スイッチＣＳ０がオンになったため、ｓｗｉｎ［０］とｓｗｏｕｔが導通状態となる。コンフィギュレーションの結果、ｓｗｉｎ［０］はローレベルを維持しているため、ｓｗｏｕｔにローレベルが与えられる。時刻Ｔ１２からＴ１３において、ｓｗｏｕｔのノードに保持されていた電荷がＳｉトランジスタを介してｓｗｉｎ［０］のノードに分配されるため、ｓｗｏｕｔはＳｉトランジスタのスイッチング速度で電位Ｖｅ０に変化する。
【０１２９】
ここでは、時刻Ｔ１２からＴ１３におけるトランジスタ２０４を介したＶＳＳの供給は無視しているが、それも含めて考えた場合、スイッチング速度はさらに向上する。
【０１３０】
静電容量の比を調整し、電位Ｖｅ０の値がバッファ回路２１６が有するインバータ回路の閾値Ｖｔｈより低くなるようにすれば、高速にＰｘｏｕｔをハイレベルに遷移させることが可能である。
【０１３１】
時刻Ｔ１３において、電荷分配が完了する。その後、トランジスタ２０４を介して、ＶＳＳが供給されるため、ｓｗｉｎ［０］とｓｗｏｕｔはトランジスタのスイッチング速度で時刻Ｔ１４までの間にローレベルに遷移する。
【０１３２】
時刻Ｔ１５において、コンテキスト切り替え動作が完了する。
【０１３３】
ノードｍ０、ｍｂ０、ｍ１、ｍｂ１に付加する静電容量を小さくすることで、時刻Ｔ３からＴ４での電荷保持回路Ｍｓおよび電荷保持回路Ｍｔへの書込み時間を削減できる。
【０１３４】
時刻Ｔ１から時刻Ｔ３までの書き込み制御信号どうしの間隔、および時刻Ｔ６からＴ７までのコンフィギュレーション完了からコンテキスト選択開始までの時間は、ｓｗｉｎ［０］およびｓｗｉｎ［１］の論理遷移までの時間に対して十分にある。また、コンテキスト切り替え動作には高速性が求められるが、通常コンテキスト切り替えは数クロック程度の間隔で頻繁に行われるものではないので、時刻Ｔ８からＴ９までのｓｗｉｎ［１］およびｓｗｏｕｔがハイレベルに遷移するまでの時間、および時刻Ｔ１３からＴ１４までのｓｗｉｎ［０］およびｓｗｏｕｔがローレベルに遷移するまでの時間は十分にある。したがって、ｓｗｉｎ［０］およびｓｗｉｎ［１］への電荷供給にトランジスタを用いても、半導体装置の動作速度にはほとんど影響を与えない。
【０１３５】
このように、コンテキストスイッチ入力信号線ｓｗｉｎ［０］、ｓｗｉｎ［１］に、ノードｍ０、ｍｂ０、ｍ１、ｍｂ１、コンテキストスイッチ出力信号線ｓｗｏｕｔの静電容量に対して、大きい静電容量を備えることでＯＳトランジスタを用いたコンフィギュレーションメモリにおいて高速なコンテキスト切り替え動作が可能となる。
【０１３６】
＜半導体装置の動作例＞
図９には、図１の半導体装置で実行する処理のフローを示す。
【０１３７】
初期状態ではパラメータＰｓ０が画像プロセッサ１０５にパラメータＰｘとして出力されるコンテキストとして選択されている。パラメータＰｓ０に応じて画像処理された画像データが表示装置に入力され、画像を表示することができる（ステップＳ１０１）。パラメータＰｓ０は、前の期間に演算で得られたパラメータＰｓである。次いで、アプリケーションプロセッサ１０２はセンサ１０１からの入力を待つ待機状態（ステップＳ１０２）となる。
【０１３８】
センサ１０１から外光の明るさなどのデータ入力がある（ステップＳ１０３）と、アプリケーションプロセッサ１０２はセンサ１０１からのデータをもとに使用環境に変化があったかどうかの判定（ステップＳ１０４）を行う。
【０１３９】
ステップＳ１０４で使用環境に変化がなかった場合、パラメータＰｓ０に応じた表示を行う状態に戻る。
【０１４０】
ステップＳ１０４で使用環境に変化があった場合、アプリケーションプロセッサ１０２はパラメータＰｓ１の計算（ステップＳ１０７）とパラメータＰｔの選択（ステップＳ１０５）を同時に開始する。パラメータＰｓ１は、新たな使用環境の変化に対応する、演算によって更新されるパラメータＰｓである。
【０１４１】
ステップＳ１０５でパラメータＰｔの選択が完了した時点でアプリケーションプロセッサ１０２はコンテキスト切り替え信号ｃｔｘによってコンフィギュレーションメモリアレイ１０４のコンテキストを切り替える。具体的には、パラメータＰｓ１の最も近いパラメータＰｔ１が画像プロセッサ１０５にパラメータＰｘとして出力される。パラメータＰｔ１に応じて画像処理された画像データが表示装置に入力され、画像を表示することができる。パラメータＰｔ１は、予めコンフィギュレーションメモリアレイ１０４に保持されたパラメータＰｔのひとつある。
【０１４２】
パラメータＰｓ１の演算が完了した時点から、アプリケーションプロセッサ１０２はパラメータＰｓ１のデータをもとにＩ２Ｃの通信規格に則ったデータの生成（ステップＳ１０８）を開始する。
【０１４３】
Ｉ２Ｃデータの生成が完了した時点から、アプリケーションプロセッサ１０２はコンフィギュレーションコントローラ１０３にパラメータＰｓ１をＩ２Ｃで出力する（ステップＳ１０９）。
【０１４４】
パラメータＰｓ１の出力が完了した時点でパラメータＰｓ１がパラメータＰｘとして画像プロセッサ１０５に入力されるよう、アプリケーションプロセッサ１０２はコンテキスト切り替え信号ｃｔｘによってコンフィギュレーションメモリアレイ１０４のコンテキストを切り替える。パラメータＰｓ１に応じて画像処理された画像データが表示装置に入力され、画像を表示することができる（ステップＳ１１０）。
【０１４５】
上述したように、パラメータＰｓ１がアプリケーションプロセッサ１０２で演算されている間、パラメータＰｔ１を用いて画像処理を実行することができる。そのため環境の変化に即時に対応して画像データを画像処理するためのパラメータを変化させることができる。
【０１４６】
図１０（Ａ）には図１の半導体装置で実行するパラメータＰｓとパラメータＰｔを演算によって出力する処理のタイミングチャートを示す。
【０１４７】
図１０（Ｂ）には、パラメータＰｔであるＰｔ１、Ｐｔ２及びＰｔ３の数直線上の位置と、パラメータＰｘとして出力されるパラメータＰｓの変化を示す。
【０１４８】
初期状態において、アプリケーションプロセッサ１０２はセンサ１０１からの入力を待つ待機状態である。
【０１４９】
時刻Ｔ０において、センサ１０１から使用環境の変化の情報を含むデータがアプリケーションプロセッサ１０２に入力される。
【０１５０】
時刻Ｔ０から時刻Ｔ１において、アプリケーションプロセッサ１０２は使用環境に変化があったかどうかの判定を行う。
【０１５１】
時刻Ｔ１において、使用環境に変化があったとアプリケーションプロセッサ１０２が判定すると、パラメータＰｓの演算及びパラメータＰｔの選択を開始する。
【０１５２】
時刻Ｔ１から時刻Ｔ２において、パラメータＰｔは図１０（Ｂ）に示すように選択される。
【０１５３】
図１０（Ｂ）において、コンフィギュレーションメモリアレイ１０４から画像プロセッサ１０５に出力されるパラメータをパラメータＰｘとする。
【０１５４】
パラメータＰｘは一例として８ビットとすると、パラメータＰｘは０から２５５の値をとりえる。ここで図１０（Ｂ）に例示するように、パラメータＰｘの０から２５５までの領域をそれぞれ任意の大きさで３分割する。
【０１５５】
パラメータＰｘの領域を３分割し、境界となる値の小さい方のパラメータＰｘをｄ０、大きい方のパラメータＰｘをｄ１とする。ｄ０より小さいパラメータをＰｔ１とする。ｄ０以上でｄ１より小さいパラメータをＰｔ２とする。ｄ１以上のパラメータをＰｔ３とする。
【０１５６】
初期状態でコンフィギュレーションメモリから画像プロセッサ１０５に転送されるパラメータＰｓをパラメータＰｓ０とし、演算によって更新されるパラメータＰｓをパラメータＰｓ１とする。
【０１５７】
センサ１０１で得られるデータを照度とし、当該照度に対応して適切な表示を行うためのパラメータＰｘをｂｒとする。アプリケーションプロセッサ１０２は、ｂｒよりｄ０が大きいとき、パラメータＰｔとしてパラメータＰｔ１を選択する。ｂｒがｄ０以上ｄ１未満のとき、パラメータＰｔとしてパラメータＰｔ２を選択する。ｂｒがｄ１以上のとき、パラメータＰｔとしてパラメータＰｔ３を選択する。
【０１５８】
このようにパラメータＰｔの選択には、単純な大小比較演算しか行わない為、パラメータＰｓの演算が完了するよりも非常に早く求めることができる。
【０１５９】
例えばパラメータＰｔとしてパラメータＰｔ１が選択されたとする。
【０１６０】
図１０（Ａ）の時刻Ｔ２において、パラメータＰｔの選択が完了する。
【０１６１】
パラメータＰｔとしてパラメータＰｔ１が選択されたため時刻Ｔ２から時刻Ｔ３において、アプリケーションプロセッサ１０２はコンフィギュレーションメモリアレイ１０４のパラメータＰｔ１をパラメータＰｘとして選択するようコンテキストを切り替える。
【０１６２】
時刻Ｔ３において、パラメータＰｘとして出力するパラメータＰｓ０をパラメータＰｔ１に切り替えるようコンテキスト切り替え信号を制御してコンテキストを切り替える。当該制御を行うことで、以降切り替えるパラメータＰｓ１に近いパラメータＰｔ１に短い期間で切り替え、画像プロセッサ１０５による画像処理を行わせることができる。
【０１６３】
時刻Ｔ４において、パラメータＰｓの演算が完了しパラメータＰｓ１を得る。得られたパラメータＰｓ１をもとに、時刻Ｔ４から時刻Ｔ５において、Ｉ２Ｃデータが生成される。時刻Ｔ５において、Ｉ２Ｃデータの生成が完了する。
【０１６４】
時刻Ｔ５から時刻Ｔ６において、アプリケーションプロセッサ１０２からコンフィギュレーションコントローラ１０３にパラメータＰｓ１をもとにしたＩ２Ｃデータが出力される。
【０１６５】
時刻Ｔ６において、パラメータＰｓ１をもとにしたＩ２Ｃデータの出力が完了する。
【０１６６】
時刻Ｔ６から時刻Ｔ７において、コンフィギュレーションメモリアレイ１０４のコンフィギュレーションメモリに対してパラメータＰｓ１のコンフィギュレーションを実行される。
【０１６７】
時刻Ｔ６から時刻Ｔ７において、選択されていないパラメータＰｔ１、Ｐｔ２及びＰｔ３のコンフィギュレーションをしても良い。
【０１６８】
時刻Ｔ７から時刻Ｔ８において、アプリケーションプロセッサ１０２はコンフィギュレーションメモリアレイ１０４のコンテキストを切り替える動作を実行する。
【０１６９】
時刻Ｔ８において、パラメータＰｘがパラメータＰｓ１に切り替わる。
【０１７０】
上述したように、使用環境に変化があった際、パラメータＰｓ１がアプリケーションプロセッサ１０２で演算されている間、コンフィギュレーションメモリにあらかじめ書き込んでおいたパラメータＰｔ１、Ｐｔ２及びＰｔ３の中から一番パラメータＰｓ１に近いパラメータＰｔ１を用いて画像処理を実行することができる。そのため環境の変化に即時に対応して画像データを画像処理するためのパラメータを変化させることができる。
【０１７１】
＜半導体装置の断面構造例＞
次いで半導体装置の断面構造の一例について、図１１から図１３までを参照して説明する。
【０１７２】
上述した半導体装置は、Ｓｉトランジスタを有する層、ＯＳトランジスタを有する層、および配線層を積層して設けることで形成することができる。
【０１７３】
図１１には、半導体装置の層構造の模式図を示す。トランジスタ層１０、配線層２０、トランジスタ層３０、および配線層４０が順に重なって設けられる。一例として示す配線層２０は、配線層２０Ａ、配線層２０Ｂを有する。また配線層４０は、複数の配線層４０Ａ、配線層４０Ｂを有する。配線層２０および／または配線層４０は、絶縁体を挟んで導電体を配置することでキャパシタを形成することができる。
【０１７４】
トランジスタ層１０は、複数のトランジスタ１２を有する。トランジスタ１２は、半導体層１４およびゲート電極１６を有する。半導体層１４は、島状に加工されたものを図示しているが、半導体基板を素子分離して得られる半導体層であってもよい。またゲート電極１６は、トップゲート型を図示したが、ボトムゲート型またはダブルゲート型、デュアルゲート型等としてもよい。
【０１７５】
配線層２０Ａおよび配線層２０Ｂは、絶縁層２４に設けられた開口に埋め込んだ配線２２を有する。配線２２は、トランジスタ等の素子間を接続するための配線としての機能を有する。
【０１７６】
トランジスタ層３０は、複数のトランジスタ３２を有する。トランジスタ３２は、半導体層３４およびゲート電極３６を有する。半導体層３４は、島状に加工されたものを図示しているが、半導体基板を素子分離して得られる半導体層であってもよい。またゲート電極３６は、トップゲート型を図示したが、ボトムゲート型またはダブルゲート型、デュアルゲート型等としてもよい。
【０１７７】
配線層４０Ａおよび配線層４０Ｂは、絶縁層４４に設けられた開口に埋め込んだ配線４２を有する。配線４２は、トランジスタ等の素子間を接続するための配線としての機能を有する。
【０１７８】
半導体層１４は、半導体層３４とは異なる半導体材料である。一例としては、トランジスタ１２はＳｉトランジスタであり、トランジスタ３２はＯＳトランジスタであるとすると、半導体層１４の半導体材料はシリコンであり、半導体層３４の半導体材料は、酸化物半導体である。
【０１７９】
半導体装置の断面図の一例を図１２（Ａ）に示す。図１２（Ｂ）は、図１２（Ａ）を構成の一部を拡大したものである。
【０１８０】
図１２（Ａ）に示す半導体装置は、キャパシタ３００と、トランジスタ４００と、トランジスタ５００と、を有している。
【０１８１】
キャパシタ３００は、絶縁体６０２上に設けられ、導電体６０４と、絶縁体６１２と、導電体６１６とを有する。
【０１８２】
導電体６０４は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、プラグや配線などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
【０１８３】
絶縁体６１２は、導電体６０４の側面および上面を覆うように設けられる。絶縁体６１２には例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設ける。
【０１８４】
導電体６１６は、絶縁体６１２を介して、導電体６０４の側面および上面を覆うように設けられる。
【０１８５】
なお、導電体６１６は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
【０１８６】
キャパシタ３００が有する導電体６１６は、絶縁体６１２を介して、導電体６０４の側面および上面を覆う構成とすることで、キャパシタの投影面積当たりの容量を増加させることができる。従って、半導体装置の小面積化、高集積化、微細化が可能となる。
【０１８７】
トランジスタ５００は、基板３０１上に設けられ、導電体３０６、絶縁体３０４、基板３０１の一部からなる半導体領域３０２、およびソース領域またはドレイン領域として機能する低抵抗領域３０８ａおよび低抵抗領域３０８ｂを有する。
【０１８８】
トランジスタ５００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
【０１８９】
半導体領域３０２のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３０８ａ、および低抵抗領域３０８ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ５００をＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
【０１９０】
低抵抗領域３０８ａ、および低抵抗領域３０８ｂは、半導体領域３０２に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
【０１９１】
ゲート電極として機能する導電体３０６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
【０１９２】
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
【０１９３】
また、図１２（Ａ）に示すトランジスタ５００はチャネルが形成される半導体領域３０２（基板３０１の一部）が凸形状を有する。また、半導体領域３０２の側面および上面を、絶縁体３０４を介して、導電体３０６が覆うように設けられている。なお、導電体３０６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ５００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
【０１９４】
なお、図１２（Ａ）に示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、図１３（Ａ）に示すようにトランジスタ５００Ａの構成を、プレーナ型として設けてもよい。
【０１９５】
トランジスタ５００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が、順に積層して設けられている。
【０１９６】
絶縁体３２２はその下方に設けられるトランジスタ５００などによって生じる段差を平坦化する平坦化膜として機能する。絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。
【０１９７】
絶縁体３２４は、基板３０１、またはトランジスタ５００などから、トランジスタ４００が設けられる領域に、水素や不純物が拡散しないように、バリア膜として機能する。例えば、絶縁体３２４には、窒化シリコンなどの窒化物を用いればよい。
【０１９８】
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６にはキャパシタ３００、またはトランジスタ４００と電気的に接続する導電体３２８、導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能を有する。なお、後述するが、プラグまたは配線として機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
【０１９９】
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。特に、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。上記のような材料を用いることで配線抵抗を低くすることができる。
【０２００】
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１２（Ａ）において、絶縁体３５０、絶縁体３５２、および絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、および絶縁体３５４には、導電体３５６、および導電体３５８が埋め込まれている。導電体３５６、および導電体３５８はプラグ、または配線として機能を有する。
【０２０１】
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６および導電体３５８は、水素に対するバリア性を有する導電体を用いることが好ましい。水素に対するバリア性を有する絶縁体３５０が有する開口部には、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ５００とトランジスタ４００とは、バリア層により分離することができ、トランジスタ５００からトランジスタ４００への水素の拡散を抑制することができる。
【０２０２】
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ５００からの水素の拡散を抑制することができる。
【０２０３】
絶縁体３５４の上方には、トランジスタ４００が設けられている。なお、トランジスタ４００の拡大図を１２（Ｂ）に示す。なお、図１２（Ｂ）に示すトランジスタ４００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０２０４】
トランジスタ４００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ４００は、オフ電流が小さいため、これを半導体装置のフレームメモリに用いることにより長期にわたり記憶内容を保持することが可能である。
【０２０５】
絶縁体３５４上には、絶縁体４１０、絶縁体４１２、絶縁体４１４、および絶縁体４１６が、順に積層して設けられている。また、絶縁体４１０、絶縁体４１２、絶縁体４１４、および絶縁体４１６には、導電体２１８、および導電体４０５等が埋め込まれている。なお、導電体２１８は、キャパシタ３００、またはトランジスタ５００と電気的に接続するプラグ、または配線としての機能を有する。導電体４０５は、トランジスタ４００のゲート電極としての機能を有する。
【０２０６】
絶縁体４１０、絶縁体４１２、絶縁体４１４、および絶縁体４１６のいずれかを、酸素や水素に対してバリア性のある物質を用いることが好ましい。特に、トランジスタ４００に酸化物半導体を用いる場合、トランジスタ４００近傍の層間膜などに、酸素過剰領域を有する絶縁体を設けることで、トランジスタ４００の信頼性を向上させることができる。従って、トランジスタ４００近傍の層間膜から、効率的にトランジスタ４００へ拡散させるために、トランジスタ４００と層間膜の上下を、水素および酸素に対するバリア性を有する層で挟む構造とするとよい。
【０２０７】
例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどを用いるとよい。なお、バリア性を有する膜を積層することで、当該機能をより確実にすることができる。
【０２０８】
絶縁体４１６上には、絶縁体２２０、絶縁体２２２、および絶縁体２２４が順に積層して設けられている。また、絶縁体２２０、絶縁体２２２、および絶縁体２２４には導電体２４４の一部が埋め込まれている。なお、導電体２１８は、キャパシタ３００、またはトランジスタ５００と電気的に接続するプラグ、または配線として機能を有する。
【０２０９】
絶縁体２２０、および絶縁体２２４は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体であることが好ましい。特に、絶縁体２２４として過剰酸素を含む（化学量論的組成よりも過剰に酸素を含む）絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を、トランジスタ４００のチャネル領域が形成される酸化物２３０に接して設けることにより、酸化物中の酸素欠損を補償することができる。なお、絶縁体２２２と絶縁体２２４とは、必ずしも同じ材料を用いて形成しなくともよい。
【０２１０】
絶縁体２２２は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０２１１】
なお、絶縁体２２２が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【０２１２】
絶縁体２２０および絶縁体２２４の間に、ｈｉｇｈ−ｋ材料を含む絶縁体２２２を有することで、特定の条件で絶縁体２２２が電子を捕獲し、しきい値電圧を増大させることができる。つまり、絶縁体２２２が負に帯電する場合がある。
【０２１３】
例えば、絶縁体２２０、および絶縁体２２４に、酸化シリコンを用い、絶縁体２２２に、酸化ハフニウム、酸化アルミニウム、酸化タンタルのような電子捕獲準位の多い材料を用いた場合、半導体装置の使用温度、あるいは保管温度よりも高い温度（例えば、１２５℃以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、導電体４０５の電位をソース電極やドレイン電極の電位より高い状態を、１０ミリ秒以上、代表的には１分以上維持することで、酸化物２３０から導電体４０５に向かって、電子が移動する。この時、移動する電子の一部が、絶縁体２２２の電子捕獲準位に捕獲される。
【０２１４】
絶縁体２２２の電子捕獲準位に必要な量の電子を捕獲させたトランジスタは、しきい値電圧がプラス側にシフトする。なお、導電体４０５の電圧の制御によって電子の捕獲する量を制御することができ、それに伴ってしきい値電圧を制御することができる。当該構成を有することで、トランジスタ４００は、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。
【０２１５】
また、電子を捕獲する処理は、トランジスタの作製過程におこなえばよい。例えば、トランジスタのソース導電体あるいはドレイン導電体に接続する導電体の形成後、あるいは、前工程（ウェハー処理）の終了後、あるいは、ウェハーダイシング工程後、パッケージ後等、工場出荷前のいずれかの段階で行うとよい。
【０２１６】
また、絶縁体２２２には、酸素や水素に対してバリア性のある物質を用いることが好ましい。このような材料を用いて形成した場合、酸化物２３０からの酸素の放出や、外部からの水素等の不純物の混入を防ぐことができる。
【０２１７】
酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃは、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）等の金属酸化物で形成される。また、酸化物２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
【０２１８】
酸化物２３０に用いる酸化物としては、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０２１９】
ここで、酸化物が、インジウム、元素Ｍおよび亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０２２０】
導電体２４０ａ、および導電体２４０ｂは、一方がソース電極として機能し、他方がドレイン電極として機能する。
【０２２１】
導電体２４０ａ、および導電体２４０ｂは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、タンタル膜または窒化タンタル膜を積層する二層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【０２２２】
絶縁体２５０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０２２３】
また、絶縁体２５０して、絶縁体２２４と同様に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体を用いることが好ましい。
【０２２４】
なお、絶縁体２５０は、絶縁体２２０、絶縁体２２２、および絶縁体２２４と同様の積層構造を有していてもよい。絶縁体２５０が、電子捕獲準位に必要な量の電子を捕獲させた絶縁体を有することで、トランジスタ４００は、しきい値電圧をプラス側にシフトすることができる。当該構成を有することで、トランジスタ４００は、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。
【０２２５】
ゲート電極として機能を有する導電体２６０は、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイドを用いてもよい。例えば、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【０２２６】
また、導電体２６０は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
【０２２７】
絶縁体２８０は、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。
【０２２８】
加熱により酸素を脱離する酸化物材料として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、加熱により一部の酸素が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
【０２２９】
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
【０２３０】
また、トランジスタ４００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０２３１】
また、導電体２６０を覆うように、絶縁体２７０を設けてもよい。絶縁体２８０に酸素が脱離する酸化物材料を用いる場合、導電体２６０が、脱離した酸素により酸化することを防止するため、絶縁体２７０は、酸素に対してバリア性を有する物質を用いる。当該構成とすることで、導電体２６０の酸化を抑制し、絶縁体２８０から、脱離した酸素を効率的に酸化物２３０へと供給することができる。
【０２３２】
絶縁体２８０上には、絶縁体２８２、および絶縁体２８４が順に積層して設けられている。また、絶縁体２８０、絶縁体２８２、および絶縁体２８４には、導電体２４４、導電体２４６ａ、および導電体２４６ｂ等が埋め込まれている。なお、導電体２４４は、キャパシタ３００、またはトランジスタ５００と電気的に接続するプラグ、または配線として機能を有する。導電体２４６ａ、および導電体２４６ｂは、キャパシタ３００、またはトランジスタ４００と電気的に接続するプラグ、または配線として機能を有する。
【０２３３】
絶縁体２８２、および絶縁体２８４のいずれか、または両方に、酸素や水素に対してバリア性のある物質を用いることが好ましい。当該構成とすることで、トランジスタ４００近傍の層間膜から脱離する酸素を、効率的にトランジスタ４００へ、拡散させることができる。
【０２３４】
絶縁体２８４の上方には、キャパシタ３００が設けられている。
【０２３５】
絶縁体６０２上には、導電体６０４、および導電体６２４が設けられている。なお、導電体６２４は、トランジスタ４００、またはトランジスタ５００と電気的に接続するプラグ、または配線として機能を有する。
【０２３６】
導電体６０４上に絶縁体６１２、絶縁体６１２上に導電体６１６が設けられている。また、導電体６１６は、絶縁体６１２を介して、導電体６０４の側面を覆っている。つまり、導電体６０４の側面においても、容量として機能するため、キャパシタの投影面積当たりの容量を増加させることができる。従って、半導体装置の小面積化、高集積化、微細化が可能となる。
【０２３７】
なお、絶縁体６０２は、少なくとも導電体６０４、と重畳する領域に設けられていればよい。例えば、図１３（Ｂ）に示すキャパシタ３００Ａのように、絶縁体６０２を、導電体６０４、および導電体６２４と重畳する領域にのみ設け、絶縁体６０２と、絶縁体６１２とが接する構造としてもよい。
【０２３８】
導電体６１６上には、絶縁体６２０、および絶縁体６２２が順に積層して設けられている。また、絶縁体６２０、絶縁体６２２、および絶縁体６０２には導電体６２６、および導電体６２８が埋め込まれている。なお、導電体６２６、および導電体６２８は、トランジスタ４００、またはトランジスタ５００と電気的に接続するプラグ、または配線として機能を有する。
【０２３９】
また、キャパシタ３００を覆う絶縁体６２０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０２４０】
以上が半導体装置におけるトランジスタの積層構造の一例である。
【０２４１】
＜表示システム＞
図１４は、上記半導体装置を適用した表示システムの構成例を説明するブロック図である。
【０２４２】
表示システムは、図１で説明したセンサ１０１、アプリケーションプロセッサ１０２、コンフィギュレーションコントローラ１０３、コンフィギュレーションメモリアレイ１０４、および画像プロセッサ１０５の他、ホストコントローラ１０６、インターフェイス１０７、ドライバＩＣ１１０（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ））、ドライバＩＣ１１１、および表示装置１３０を有する。
【０２４３】
表示装置１３０は、表示部１１２および表示部１１３を有する。表示部１１２は、各画素に液晶素子１１４を有する。表示部１１３は、各画素に発光素子１１５を有する。画素は、液晶素子１１４と発光素子の２つの表示素子を有し、それぞれの表示素子を重ねて表示を切り替えて行う機能を有する。画素の構成例については後で詳細に説明する。
【０２４４】
液晶素子１１４は、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる。または、垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ  Ｐｉｎｗｈｅｅｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどの駆動方法を用いて駆動することができる。
【０２４５】
液晶素子１１４が有する液晶材料には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。または、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることができる。
【０２４６】
なお発光素子１１５としては、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子等のＥＬ素子の他、または発光ダイオードなどを用いることができる。
【０２４７】
ＥＬ素子は、白色の光を射出するように積層された積層体を用いることができる。具体的には、青色の光を射出する蛍光材料を含む発光性の有機化合物を含む層と、緑色および赤色の光を射出する蛍光材料以外の材料を含む層または黄色の光を射出する蛍光材料以外の材料を含む層と、を積層した積層体を、用いることができる。
【０２４８】
画像プロセッサ１０５は、画像処理を行う具体的な回路の一例として、補正パラメータ保持回路１０８および補正選択回路１０９を有する。画像プロセッサ１０５は、画像データＶＤを画像処理した画像データＬＣＣｏｍｐおよび画像データＬＣＣｏｍｐをドライバＩＣ１１０およびドライバＩＣ１１１に出力する。
【０２４９】
補正パラメータ保持回路１０８は、一例としてガンマ補正回路１１６、調光補正回路１１７、曲面補正回路１１８、閾値補正回路１１９、および調色補正回路１２０を有する。ガンマ補正回路１１６、調光補正回路１１７、曲面補正回路１１８、閾値補正回路１１９、および調色補正回路１２０は、パラメータＰｘに応じて画像データＶＤを補正する。補正選択回路１０９は、補正パラメータ保持回路１０８が有する各補正回路のいずれか一以上を選択して補正された画像データＬＣＣｏｍｐおよび画像データＬＣＣｏｍｐタを出力する機能を有する。
【０２５０】
ガンマ補正回路１１６は、使用環境に応じて入力される画像データＶＤに対して適切なガンマ補正を行う機能を有する回路である。調光補正回路１１７は、使用環境に応じて入力される画像データＶＤに対して適切な調光補正を行う機能を有する回路である。曲面補正回路１１８は、表示装置１３０の表示面の形状に応じて入力される画像データＶＤに対して適切な補正を行う機能を有する回路である。閾値補正回路１１９は、表示装置１３０の各画素が有するトランジスタの閾値電圧の補正を考慮して補正する機能を有する回路である。調色補正回路１２０は、使用環境に応じて入力される画像データＶＤに対して適切な調色補正を行う機能を有する回路である。色の補正は、Ｒ（赤）Ｇ（緑）Ｂ（青）の三原色に限らず、白（Ｗ）を加えた４色に対応させることもできる。または、黄（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の三原色に対応した色の補正を行うこともできる。
【０２５１】
ホストコントローラ１０６は、画像データＶＤを所定の形式の信号に変換してインターフェイス１０７に出力する機能を有する。
【０２５２】
インターフェイス１０７は、ＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）、ＤＶＩ、ＨＤＭＩ（登録商標）Ｌなどに即した信号に変換する回路が挙げられる。
【０２５３】
ドライバＩＣ１１０は、画像プロセッサ１０５で画像処理された画像データＬＣＣｏｍｐをもとに、表示装置１３０の表示部１１２で表示するための各種信号を生成する機能を有する。画像データＬＣＣｏｍｐは、表示部１１２が有する液晶素子１１４で表示を行うための信号である。
【０２５４】
ドライバＩＣ１１１は、画像プロセッサ１０５で画像処理された画像データＥＬＣｏｍｐをもとに、表示装置１３０の表示部１１３で表示するための各種信号を生成する機能を有する。画像データＥＬＣｏｍｐは、表示部１１２が有する発光素子１１５で表示を行うための信号である。
【０２５５】
表示装置１３０では、表示部１１２と表示部１１３のうち、表示部１１２においてのみ画像を表示することができる。表示部１１２に反射型の液晶素子１１４を用いることで、画像を表示する際に光源として外光を利用することができる。外光を利用する場合、表示部１１２においてのみ画像の表示を行うことで、表示装置１３０の消費電力を抑えることができる。また、表示部１１３では発光素子１１５を用いているため、別途光源を用意する、或いは外光を利用することなく、画像の表示を行うことができる。よって、表示部１１３において画像を表示することで、表示装置１３０の使用環境に左右されずに高い表示品質を確保することができる。
【０２５６】
また、表示装置１３０では、表示部１１２と表示部１１３の両方を用いて画像を表示することも可能である。上記構成により、表示装置１３０において表示できる画像の階調数を高めることができる。或いは、表示装置１３０において表示できる画像の色域の範囲を広げることができる。
【０２５７】
また、表示装置１３０は、ドライバＩＣ１１０に供給する画像データＬＣＣｏｍｐと、ドライバＩＣ１１１に供給する画像データＥＬＣｏｍｐとを、画像データＶＤから画像処理を施して生成する機能を有する画像プロセッサ１０５を有する。具体的に、画像プロセッサ１０５は、信号処理により、入力された画像データＶＤに各種の補正を施す機能も有する。画像データＶＤに各種の補正を施す機能とは、言い換えると、画像データＬＣＣｏｍｐと画像データＥＬＣｏｍｐとに各種の補正を施す機能とも言える。
【０２５８】
なお、上記補正として、液晶素子１１４の特性に合わせたガンマ補正、発光素子１１５の劣化特性に合わせた調光補正などを行うことができる。表示装置１３０では、上記補正の他に、外光の強度、外光の入射角、色の調整、階調数の調整等を行うこともできる。
【０２５９】
＜画素の構成例および動作例＞
図１５（Ａ）は、図１４で説明した液晶素子と発光素子を有する画素の構成例を説明するための断面図の一例である。
【０２６０】
図１５（Ａ）は、画素回路５１、画素回路５２、液晶素子ＬＣおよび発光素子ＥＬの積層構造を説明するための断面図である。
【０２６１】
図１５（Ａ）では、発光素子ＥＬを有する層６１、画素回路を有する層６２、および液晶素子ＬＣを有する層６３を図示している。層６１乃至６３は、基板７０と基板８０との間に設けられる。なお図示していないが、その他に偏光板、円偏光板、反射防止膜等の光学部材を有していてもよい。
【０２６２】
層６１は発光素子ＥＬを有する。発光素子ＥＬは、電極７１、発光層７２、および電極７３を有する。電極７１と電極７３との間に挟まれた発光層７２に電流が流れることで光９２（点線矢印で図示）を射出する。光９２の強度は、層６２にある画素回路５２によって制御される。
【０２６３】
層６２は、画素回路５１、画素回路５２およびカラーフィルター７４を有する。また層６２２は、画素回路５１と反射電極８１とを接続するための電極８７、画素回路５２と電極７１とを接続するための電極７５を有する。カラーフィルター７４は、発光素子ＥＬが射出する光が白色の場合に設けられ、特定の波長の光９２を視認側に射出することができる。カラーフィルター７４は、開口８３に重なる位置に設ける。画素回路５１および画素回路５２は、反射電極８１に重なる位置に設ける。なお図１５（Ａ）では、液晶素子ＬＣが設けられる層と発光素子ＥＬが設けられる層の間に画素回路５１および画素回路５２を設ける構成を図示したが、画素回路５１および画素回路５２は液晶素子ＬＣおよび発光素子ＥＬの上層または下層に設ける構成としてもよい。
【０２６４】
層６３は、開口８３、反射電極８１および導電層８２、液晶８４、導電層８５、およびカラーフィルター８６を有する。導電層８２は、対となる導電層８５との間に設けられる液晶８４の配向状態を制御する。反射電極８１は、外光を反射して反射光９１（点線矢印で図示）を射出する。反射光９１の強度は、画素回路５１による液晶８４の配向状態の調整によって制御される。開口８３は、層６１の発光素子ＥＬが射出する光９２が透過する位置に設ける。
【０２６５】
反射電極８１は、例えば、可視光を反射する材料を用いることができる。具体的には、銀を含む材料を反射膜に用いることができる。例えば、銀およびパラジウム等を含む材料または銀および銅等を含む材料を反射膜に用いることができる。また、例えば、表面に凹凸を備える材料を、反射膜に用いることができる。これにより、入射する光をさまざまな方向に反射して、白色の表示をすることができる。
【０２６６】
導電層８２および導電層８５は、例えば、可視光を透過する材料を用いることができる。具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。
【０２６７】
基板７０および基板８０には、例えば、ガラス、セラミックス等の透光性を有する無機材料を用いることができる。あるいは基板６３１、６３２には、可撓性を有する材料、例えば樹脂フィルムまたはプラスチック等の有機材料を用いることができる。なお基板７０および基板８０には、偏光板、位相差板、プリズムシートなどの部材を適宜積層して用いることもできる。
【０２６８】
絶縁層は、例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を用いることができる。例えば絶縁層には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれらから選ばれた複数を積層した積層材料、あるいはポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積層材料もしくは複合材料、を含む膜を用いることができる。
【０２６９】
電極７５および電極８７等の導電層は、導電性を備える材料を配線等に用いることができる。例えば電極７５および電極８７は、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素などを用いることができる。または、上述した金属元素を含む合金などを、配線等に用いることができる。
【０２７０】
発光層７２は、発光層、電荷輸送層または電荷注入層を自由に組み合わせて形成すれば良い。例えば、低分子系有機ＥＬ材料や高分子系有機ＥＬ材料を用いればよい。また、ＥＬ層として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０２７１】
電極７１は、発光素子ＥＬの陽極として機能する。陽極を形成する材料としては、陰極を形成する材料よりも仕事関数の大きい材料を用い、ＩＴＯ（酸化インジウム酸化スズ）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等、さらにＩＴＯよりもシート抵抗の低い材料、具体的には白金（Ｐｔ）、クロム（Ｃｒ）、タングステン（Ｗ）、もしくはニッケル（Ｎｉ）といった材料を用いることができる。
【０２７２】
電極７３は、仕事関数の小さい金属（代表的には周期表の１族もしくは２族に属する金属元素）や、これらを含む合金を用いることができる。仕事関数が小さければ小さいほど発光効率が向上するため、中でも、陰極に用いる材料としては、アルカリ金属の一つであるＬｉ（リチウム）を含む合金材料が望ましい。
【０２７３】
図１５（Ａ）に示すように、液晶素子ＬＣおよび発光素子ＥＬを重ねて設ける。そして、開口８３は、発光素子ＥＬが射出する光９２が透過する位置に設ける。このような構成とすることで、周辺環境に応じた表示素子の切り替えを画素が占める面積を大きくすることなく実現できる。その結果、視認性が向上した表示装置とすることができる。
【０２７４】
図１５（Ｂ）は、図１５（Ａ）に示す画素の断面図の画素回路５１、画素回路５２、液晶素子ＬＣおよび発光素子ＥＬに対応する回路図である。図１５（Ｂ）に示す画素９０において、画素回路５１は、トランジスタＭ１および容量素子ＣｓＬＣを有する。画素回路５２は、トランジスタＭ２、Ｍ３および容量素子ＣｓＥＬを有する。画素９０が有する各素子は、図１５（Ｂ）に示すように、ゲート線ＧＬＬＣ、ゲート線ＧＬＥＬ、信号線ＳＬＬＣ、信号線ＳＬＥＬ、容量線ＬＣＳ、電流供給線Ｌａｎｏ、および共通電位線Ｌｃａｓに接続される。
【０２７５】
なお容量素子ＣｓＥＬは、発光素子ＥＬを駆動するための階調電圧をトランジスタＭ３のゲートに保持するために設けている。このような構成とすることで、発光素子ＥＬを駆動するための階調電圧の保持をより確実に行うことができる。
【０２７６】
トランジスタＭ１は、導通状態を制御することで、液晶素子ＬＣを駆動するための階調電圧を容量素子ＣｓＬＣに与える。トランジスタＭ２は、導通状態を制御することで、発光素子ＥＬを駆動するための階調電圧をトランジスタＭ３のゲートに与える。トランジスタＭ３は、ゲートの電圧に応じて電流供給線Ｌａｎｏと共通電位線Ｌｃａｓとの間に電流を流して発光素子ＥＬを駆動する。
【０２７７】
トランジスタＭ１乃至Ｍ３は、ｎチャネル型トランジスタを用いることができる。ｎチャネル型トランジスタは、各配線の電圧の大小関係を変えることで、ｐチャネル型トランジスタに置き換えることもできる。トランジスタＭ１乃至Ｍ３の半導体材料は、シリコンを用いることができる。シリコンは、単結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを適宜選択して用いることができる。
【０２７８】
あるいはトランジスタＭ１乃至Ｍ３の半導体材料は、酸化物半導体を用いることができる。
【０２７９】
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０２８０】
また画素３０が有するトランジスタＭ１乃至Ｍ３は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。また画素３０が有するトランジスタＭ１乃至Ｍ３を、バックゲートを有するトランジスタとしてもよい。バックゲートに与える電圧は、ゲート線ＧＬＬＣやゲート線ＧＬＥＬとは異なる、別の配線から与える構成としてもよい。このような構成とすることで、トランジスタの閾値電圧のコントロール、あるいはトランジスタを流れる電流量を大きくすることができる。
【０２８１】
図１５（Ｃ）では、画素９０の模式図を図示している。画素９０は、図１５（Ａ）、（Ｂ）で説明した画素回路５１、画素回路５２、開口８３、液晶素子ＬＣおよび発光素子ＥＬを有する。また図１５（Ｃ）では、反射光９１および光９２を図示している。
【０２８２】
図１５（Ｃ）に示す画素回路５１および画素回路５２は、液晶素子ＬＣが設けられる層と発光素子ＥＬが設けられる層の間に設けられる。液晶素子ＬＣを駆動するための画素回路５１と発光素子ＥＬを駆動するための画素回路５２とのトランジスタを有する素子層を同じ工程で設けることで、画素回路５１と画素回路５２とを同層に配置する構成とする。当該構成とすることで、液晶素子ＬＣに階調電圧を与える駆動回路と、発光素子ＥＬに階調電圧を与える駆動回路とを一体化した駆動回路とすることができる。
【０２８３】
図１５（Ｃ）に示す構成とすることで画素９０は、液晶素子ＬＣによる反射光９１の強度の制御と、開口８３を透過する発光素子ＥＬの発する光９２の強度の制御と、によって階調表示を行うことができる。なお反射光９１が射出される方向および発光素子ＥＬが発する光３５が射出される方向は、表示装置の表示面となる。
【０２８４】
図１５（Ｃ）に示す画素９０の構成では、液晶素子ＬＣが有する反射電極によって外光を利用した反射光９１の強度を液晶層で調節して階調表示を行う。そのため画素９０を有する表示装置は、屋外での視認性を向上することができる。
【０２８５】
また図１５（Ｃ）に示す画素９０の構成では、発光素子ＥＬの発する光９２の強度を調節して階調表示を行う。そのため画素９０を有する表示装置は、外光の強度が小さい屋内での視認性を向上することができる。
【０２８６】
なお屋外にて液晶素子ＬＣを制御して表示を行う構成、または屋内にて発光素子ＥＬを制御して表示を行う構成は、表示装置に照度を測定可能なセンサを設ける構成とすればよい。
【０２８７】
また図１５（Ｃ）に示す構成では、画素ごとに液晶素子ＬＣを制御することができる画素回路５１、及び発光素子ＥＬを制御することができる画素回路５２を有する。つまり、画素９０ごとに液晶素子ＬＣおよび発光素子ＥＬの階調表示を別々に制御することができる。このような構成では、複数の画素で一様に点灯するバックライトの制御とは異なり、表示する画像に応じた発光素子ＥＬの発光を画素レベルといった最小単位で制御することができるため、余分な発光を抑えることができる。そのため図１５（Ｃ）の画素９０を有する表示装置は、低消費電力化を図ることができる。
【０２８８】
図１５（Ｂ）で示した画素９０を有する表示装置の動作モードについて、図１６（Ａ）から図１６（Ｄ）までを参照して説明する。
【０２８９】
表示装置は、周辺の照度に応じて、動作モードを切り替えることができる。図１６（Ａ）から図１６（Ｃ）までは、照度に応じて表示装置が取り得る表示モードを説明するための画素の模式図である。なお図１６（Ａ）から図１６（Ｃ）までにおいては、図１５（Ｃ）と同様に、画素回路５１、画素回路５２、液晶素子ＬＣ、発光素子ＥＬ、開口８３、液晶素子ＬＣが有する反射電極が反射する反射光９１、および開口８３より射出される発光素子ＥＬが発する光９２を図示している。
【０２９０】
表示装置が取り得る表示モードとしては、図１６（Ａ）から図１６（Ｃ）までに示す、反射液晶表示モード（Ｒ−ＬＣ  ｍｏｄｅ）と、反射液晶＋ＥＬ表示モード（Ｒ−ＬＣ＋ＥＬ  ｍｏｄｅ）と、ＥＬ表示モード（ＥＬ  ｍｏｄｅ）と、を挙げて説明する。
【０２９１】
反射液晶表示モードは、画素が有する液晶素子を駆動して反射光の強度を調節して階調表示を行う表示モードである。具体的には図１６（Ａ）に示す画素の模式図のように液晶素子ＬＣが有する反射電極で反射光９１の強度を液晶層で調節して階調表示を行う。
【０２９２】
反射液晶＋ＥＬ表示モード（Ｒ−ＬＣ＋ＥＬ  ｍｏｄｅ）は、液晶素子の駆動と発光素子の駆動とによって反射光の強度と発光素子の光の強度の双方を調節して階調表示を行う表示モードである。具体的には図１６（Ｂ）に示す画素の模式図のように液晶素子ＬＣが有する反射電極で反射光９１の強度と、発光素子ＥＬが開口８３より射出する光９２の強度と、を調節して階調表示を行う。
【０２９３】
ＥＬ表示モード（ＥＬ  ｍｏｄｅ）は、発光素子を駆動して光の強度を調節して階調表示を行う表示モードである。具体的には図１６（Ｃ）に示す画素の模式図のように、発光素子ＥＬが開口８３より射出する光９２の強度を調節して階調表示を行う。
【０２９４】
図１６（Ｄ）には、上述した３つのモード（反射液晶表示モード、反射液晶＋ＥＬ表示モード、ＥＬ表示モード）の状態遷移図を示す。状態Ｃ１は反射液晶表示モードを表し、状態Ｃ２は反射液晶＋ＥＬ表示モードを表し、状態Ｃ３はＥＬ表示モードを表している。
【０２９５】
図１６（Ｄ）に図示するように、状態Ｃ１から状態Ｃ３までは照度に応じていずれかの状態の表示モードを取り得る。例えば屋外のように照度が大きい場合、状態Ｃ１を取り得る。また屋外から屋内に移動するような照度が小さくなる場合、状態Ｃ１から状態Ｃ３に遷移する。また屋内であっても照度が大きく、反射光による階調表示が可能な場合、状態Ｃ３から状態Ｃ２に遷移する。
【０２９６】
以上のように照度に応じて表示モードを切り替える構成とすることで、消費電力が比較的大きい発光素子の光の強度による階調表示の頻度を減らすことができる。そのため、表示装置の消費電力を低減することができる。
【０２９７】
また表示装置は、バッテリーの残容量、表示するコンテンツ、あるいは周辺環境の照度に応じて、さらに動作モードを切り替えることができる。例えば、通常のフレーム周波数で動作する通常動作モード（Ｎｏｒｍａｌ  ｍｏｄｅ）と、低速のフレーム周波数で操作するアイドリング・ストップ（ＩＤＳ）駆動モードと、を挙げられる。
【０２９８】
なお、アイドリング・ストップ（ＩＤＳ）駆動とは、画像データの書き込み処理を実行した後、画像データの書き換えを停止する駆動方法のことをいう。一旦画像データの書き込みをして、その後次の画像データの書き込みまでの間隔を延ばすことで、その間の画像データの書き込みに要する分の消費電力を削減することができる。
【０２９９】
アイドリング・ストップ（ＩＤＳ）駆動モードは、上述した反射液晶表示モードまたは反射液晶＋ＥＬ表示モードといった表示モードと組み合わせることで、さらなる低消費電力化を図ることができるため有効である。
【０３００】
＜電子部品＞
上述した半導体装置を適用した電子部品について説明する。
【０３０１】
図１７（Ａ）は、電子部品の作製方法例を示すフローチャートである。電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。この電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。そこで、その一例について説明する。
【０３０２】
トランジスタで構成される半導体装置は、組み立て工程（後工程）を経て、プリント基板に脱着可能な部品が複数合わさることで完成する。後工程については、図１７（Ａ）に示す各工程を経ることで完成させることができる。具体的には、前工程で得られる素子基板が完成（ステップＳＴ７１）した後、基板の裏面を研削する。この段階で基板を薄膜化して、前工程での基板の反り等を低減し、部品の小型化を図る。次に、基板を複数のチップに分離するダイシング工程を行う（ステップＳＴ７２）。
【０３０３】
図１７（Ｂ）は、ダイシング工程が行われる前の半導体ウエハ７１００の上面図である。図１７（Ｃ）は、図１７（Ｂ）の部分拡大図である。半導体ウエハ７１００には、複数の回路領域７１０２が設けられている。回路領域７１０２には、本発明の形態に係る半導体装置が設けられている。
【０３０４】
複数の回路領域７１０２は、それぞれが分離領域７１０４に囲まれている。分離領域７１０４と重なる位置に分離線（「ダイシングライン」ともいう。）７１０６が設定される。ダイシング工程ＳＴ７２では、分離線７１０６に沿って半導体ウエハ７１００切断することで、回路領域７１０２を含むチップ７１１０を半導体ウエハ７１００から切り出す。図１７（Ｄ）にチップ７１１０の拡大図を示す。
【０３０５】
分離領域７１０４に導電層や半導体層を設けてもよい。分離領域７１０４に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域７１０４に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
【０３０６】
ステップＳＴ７２を行った後、分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボンディング工程を行う（ステップＳＴ７３）。ダイボンディング工程におけるチップとリードフレームとの接着方法は製品に適した方法を選択すればよい。例えば、接着は樹脂やテープによって行えばよい。ダイボンディング工程は、インターポーザ基板上にチップを搭載し接合してもよい。ワイヤーボンディング工程で、リードフレームのリードとチップ上の電極とを金属の細線（ワイヤー）で電気的に接続する（ステップＳＴ７４）。金属の細線には、銀線や金線を用いることができる。ワイヤーボンディングは、ボールボンディングとウェッジボンディングの何れでもよい。
【０３０７】
ワイヤーボンディングされたチップは、エポキシ樹脂等で封止される、モールド工程が施される（ステップＳＴ７５）。モールド工程を行うことで電子部品の内部が樹脂で充填され、機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ、また水分や埃による特性の劣化を低減することができる。リードフレームのリードをメッキ処理する。そしてリードを切断および成形加工する「成型工程」を行う（ステップＳＴ７６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。パッケージの表面に印字処理（マーキング）を施す（ステップＳＴ７７）。検査工程（ステップＳＴ７８）を経て、電子部品が完成する（ステップＳＴ７９）。上掲した実施の形態の半導体装置を組み込むことで、低消費電力で、小型な電子部品を提供することができる。
【０３０８】
完成した電子部品の斜視模式図を図１７（Ｅ）に示す。図１７（Ｅ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）の斜視模式図を示している。図１７（Ｅ）に示すように、電子部品７０００は、リード７００１およびチップ７１１０を有する。
【０３０９】
電子部品７０００は、例えばプリント基板７００２に実装される。このような電子部品７０００が複数組み合わされて、それぞれがプリント基板７００２上で電気的に接続されることで電子機器に搭載することができる。完成した回路基板７００４は、電子機器等の内部に設けられる。電子部品７０００を搭載することで、電子機器の消費電力を削減することができる。または、電子機器を小型化することが容易になる。
【０３１０】
電子部品７０００は、デジタル信号処理、ソフトウェア無線、アビオニクス（通信機器、航法システム、自動操縦装置、飛行管理システム等の航空に関する電子機器）、ＡＳＩＣのプロトタイピング、医療用画像処理、音声認識、暗号、バイオインフォマティクス（生物情報科学）、機械装置のエミュレータ、および電波天文学における電波望遠鏡等、幅広い分野の電子機器の電子部品（ＩＣチップ）に適用することが可能である。このような電子機器としては、カメラ（ビデオカメラ、デジタルスチルカメラ等）、表示装置、パーソナルコンピュータ（ＰＣ）、携帯電話、携帯型を含むゲーム機、携帯型情報端末（スマートフォン、タブレット型情報端末など）、電子書籍端末、ウエアラブル型情報端末（時計型、ヘッドマウント型、ゴーグル型、眼鏡型、腕章型、ブレスレット型、ネックレス型等）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、家庭用電化製品などに適用可能である。
【０３１１】
＜電子機器＞
次いで、コンピュータ、携帯情報端末（携帯電話、携帯型ゲーム機、音響再生装置なども含む）、電子ペーパー、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、デジタルビデオカメラなどの電子機器に、上述の電子部品を適用する場合について説明する。
【０３１２】
図１８（Ａ）は、携帯型の情報端末であり、筐体８０１、筐体８０２、第１の表示部８０３ａ、第２の表示部８０３ｂなどによって構成されている。筐体８０１と筐体８０２の少なくとも一部には、上述した半導体装置を有する電子部品が設けられている。そのため、動作の切り替えを高速で行うことが可能な携帯型の情報端末が実現される。
【０３１３】
なお、第１の表示部８０３ａはタッチ入力機能を有するパネルとなっており、例えば図１８（Ａ）の左図のように、第１の表示部８０３ａに表示される選択ボタン８０４により「タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「キーボード入力」を選択した場合、図１８（Ａ）の右図のように第１の表示部８０３ａにはキーボード８０５が表示される。これにより、従来の情報端末と同様に、キー入力による素早い文字入力などが可能となる。
【０３１４】
また、図１８（Ａ）に示す携帯型の情報端末は、図１８（Ａ）の右図のように、第１の表示部８０３ａおよび第２の表示部８０３ｂのうち、一方を取り外すことができる。第２の表示部８０３ｂもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図ることができ、一方の手で筐体８０２を持ち、他方の手で操作することができるため便利である。
【０３１５】
図１８（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
【０３１６】
また、図１８（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０３１７】
更に、図１８（Ａ）に示す筐体８０２にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。
【０３１８】
図１８（Ｂ）は、電子ペーパーを実装した電子書籍端末８１０であり、筐体８１１と筐体８１２の２つの筐体で構成されている。筐体８１１および筐体８１２には、それぞれ表示部８１３および表示部８１４が設けられている。筐体８１１と筐体８１２は、軸部８１５により接続されており、該軸部８１５を軸として開閉動作を行うことができる。また、筐体８１１は、電源８１６、操作キー８１７、スピーカー８１８などを備えている。筐体８１１、筐体８１２の少なくとも一には、上述した半導体装置を有する電子部品が設けられている。そのため、動作の切り替えを高速で行うことが可能な電子書籍端末が実現される。
【０３１９】
図１８（Ｃ）は、テレビジョン装置であり、筐体８２１、表示部８２２、スタンド８２３などで構成されている。テレビジョン装置８２０の操作は、筐体８２１が備えるスイッチや、リモコン操作機８２４により行うことができる。筐体８２１およびリモコン操作機８２４には上述した半導体装置を有する電子部品が設けられている。そのため、動作の切り替えを高速で行うことが可能なテレビジョン装置が実現される。
【０３２０】
図１８（Ｄ）は、スマートフォンであり、本体８３０には、表示部８３１と、スピーカー８３２と、マイク８３３と、操作ボタン８３４等が設けられている。本体８３０内には、上述した半導体装置を有する電子部品が設けられている。そのため動作の切り替えを高速で行うことが可能なスマートフォンが実現される。
【０３２１】
図１８（Ｅ）は、デジタルカメラであり、本体８４１、表示部８４２、操作スイッチ８４３などによって構成されている。本体８４１内には、先の実施の形態に示す半導体装置が設けられている。そのため、低消費電力化が図られたデジタルカメラが実現される。
【０３２２】
＜本明細書等の記載に関する付記＞
本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。
【０３２３】
本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
【０３２４】
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【０３２５】
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【０３２６】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０３２７】
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
【０３２８】
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０３２９】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０３３０】
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、接続されているものを含むものとする。ここで、ＡとＢとが接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
【符号の説明】
【０３３１】
Ｃ１    状態
Ｃ２    状態
Ｃ３    状態
ＣＳ０    スイッチ
ＣＳ１    スイッチ
ｍ０    ノード
ｍ１    ノード
Ｍ１    トランジスタ
Ｍ２    トランジスタ
Ｍ３    トランジスタ
ｍｂ０    ノード
ｍｂ１    ノード
ＭＥＭ＿０    コンフィギュレーションメモリ
ＭＥＭ＿１    コンフィギュレーションメモリ
ＭＥＭ＿３    コンフィギュレーションメモリ
ＳＴ７２    ダイシング工程
Ｔ０    時刻
Ｔ１    時刻
Ｔ２    時刻
Ｔ３    時刻
Ｔ４    時刻
Ｔ５    時刻
Ｔ６    時刻
Ｔ７    時刻
Ｔ８    時刻
Ｔ９    時刻
Ｔ１０    時刻
Ｔ１１    時刻
Ｔ１２    時刻
Ｔ１３    時刻
Ｔ１４    時刻
Ｔ１５    時刻
Ｖｅ０    電位
Ｖｅ１    電位
ｗｌ０    制御信号線
ｗｌ１    制御信号線
１０    トランジスタ層
１２    トランジスタ
１４    半導体層
１６    ゲート電極
２０    配線層
２０Ａ    配線層
２０Ｂ    配線層
２２    配線
２４    絶縁層
３０    トランジスタ層
３２    トランジスタ
３４    半導体層
３５    光
３６    ゲート電極
４０    配線層
４０Ａ    配線層
４０Ｂ    配線層
４２    配線
４４    絶縁層
５１    画素回路
５２    画素回路
６１    層
６２    層
６３    層
７０    基板
７１    電極
７２    発光層
７３    電極
７４    カラーフィルター
７５    電極
８０    基板
８１    反射電極
８２    導電層
８３    開口
８４    液晶
８５    導電層
８６    カラーフィルター
８７    電極
９０    画素
９１    反射光
９２    光
１０１    センサ
１０２    アプリケーションプロセッサ
１０３    コンフィギュレーションコントローラ
１０４    コンフィギュレーションメモリアレイ
１０５    画像プロセッサ
１０６    ホストコントローラ
１０７    インターフェイス
１０８    補正パラメータ保持回路
１０９    補正選択回路
１１０    ドライバＩＣ
１１１    ドライバＩＣ
１１２    表示部
１１３    表示部
１１４    液晶素子
１１５    発光素子
１１６    ガンマ補正回路
１１７    調光補正回路
１１８    曲面補正回路
１１９    閾値補正回路
１２０    調色補正回路
１３０    表示装置
２０１    トランジスタ
２０２    トランジスタ
２０３    トランジスタ
２０４    トランジスタ
２０５    トランジスタ
２０６    トランジスタ
２０７    キャパシタ
２０８    トランジスタ
２０９    トランジスタ
２１０    トランジスタ
２１１    トランジスタ
２１２    トランジスタ
２１３    トランジスタ
２１４    キャパシタ
２１６    バッファ回路
２１７    トランジスタ
２１８    導電体
２２０    絶縁体
２２２    絶縁体
２２４    絶縁体
２３０    酸化物
２３０ａ    酸化物
２３０ｂ    酸化物
２３０ｃ    酸化物
２４０ａ    導電体
２４０ｂ    導電体
２４４    導電体
２４６ａ    導電体
２４６ｂ    導電体
２５０    絶縁体
２６０    導電体
２７０    絶縁体
２８０    絶縁体
２８２    絶縁体
２８４    絶縁体
３００    キャパシタ
３００Ａ    キャパシタ
３０１    基板
３０２    半導体領域
３０４    絶縁体
３０６    導電体
３０８ａ    低抵抗領域
３０８ｂ    低抵抗領域
３２０    絶縁体
３２２    絶縁体
３２４    絶縁体
３２６    絶縁体
３２８    導電体
３３０    導電体
３５０    絶縁体
３５２    絶縁体
３５４    絶縁体
３５６    導電体
３５８    導電体
４００    トランジスタ
４０５    導電体
４１０    絶縁体
４１２    絶縁体
４１４    絶縁体
４１６    絶縁体
５００    トランジスタ
５００Ａ    トランジスタ
６０２    絶縁体
６０４    導電体
６１２    絶縁体
６１６    導電体
６２０    絶縁体
６２２    絶縁体
６２４    導電体
６２６    導電体
６２８    導電体
６３１    基板
６３２    基板
８０１    筐体
８０２    筐体
８０３ａ    表示部
８０３ｂ    表示部
８０４    選択ボタン
８０５    キーボード
８１０    電子書籍端末
８１１    筐体
８１２    筐体
８１３    表示部
８１４    表示部
８１５    軸部
８１６    電源
８１７    操作キー
８１８    スピーカー
８２０    テレビジョン装置
８２１    筐体
８２２    表示部
８２３    スタンド
８２４    リモコン操作機
８３０    本体
８３１    表示部
８３２    スピーカー
８３３    マイク
８３４    操作ボタン
８４１    本体
８４２    表示部
８４３    操作スイッチ
７０００    電子部品
７００１    リード
７００２    プリント基板
７００４    回路基板
７１００    半導体ウエハ
７１０２    回路領域
７１０４    分離領域
７１０６    分離線
７１１０    チップ
【図１】
2018004923.tif 000003
【図２】
2018004923.tif 000004
【図３】
2018004923.tif 000005
【図４】
2018004923.tif 000006
【図５】
2018004923.tif 000007
【図６】
2018004923.tif 000008
【図７】
2018004923.tif 000009
【図８】
2018004923.tif 000010
【図９】
2018004923.tif 000011
【図１０】
2018004923.tif 000012
【図１１】
2018004923.tif 000013
【図１２】
2018004923.tif 000014
【図１３】
2018004923.tif 000015
【図１４】
2018004923.tif 000016
【図１５】
2018004923.tif 000017
【図１６】
2018004923.tif 000018
【図１７】
2018004923.tif 000019
【図１８】
2018004923.tif 000020