(57)【要約】【課題】実装基板と積層した複数の半導体チップの各チップとの間を直接接続する電極の個数を増大させること。【解決手段】上面に設けられ、傾斜面２０を有する溝１８と、内部に設けられた内部配線１２と、内部配線１２に接続されて傾斜面２０に設けられ、２次元的に配列された複数の電極２２と、を有する実装基板１０と、回路面６２に複数の電極６４をそれぞれ有する複数の半導体チップ６０と、を備え、複数の半導体チップ６０はそれぞれ、複数の電極６４が複数の電極２２に接合することで実装基板１０に斜めに実装されており、複数の半導体チップ６０のうちの隣り合う半導体チップは平面視で一部が重なり合っている、半導体装置。【選択図】図１
2018117074.tif 000002
【特許請求の範囲】
【請求項１】
上面に設けられ、傾斜面を有する第１溝と、内部に設けられた第１内部配線と、前記第１内部配線に接続されて前記傾斜面に設けられ、２次元的に配列された複数の第１電極と、を有する第１実装基板と、
回路面に複数の第２電極をそれぞれ有する複数の半導体チップと、を備え、
前記複数の半導体チップはそれぞれ、前記複数の第２電極が前記複数の第１電極に接合することで前記第１実装基板に斜めに実装されており、
前記複数の半導体チップのうちの隣り合う半導体チップは平面視で一部が重なり合っている、半導体装置。
【請求項２】
前記第１内部配線は、前記傾斜面から前記第１実装基板の前記上面に平行な方向に延びた第１部分と前記第１実装基板の厚さ方向に延びた第２部分とを有する、請求項１記載の半導体装置。
【請求項３】
前記第１内部配線は、前記傾斜面から前記第１実装基板の下面にかけて前記第１実装基板の厚さ方向に直線状に延びている、請求項１記載の半導体装置。
【請求項４】
前記第１実装基板は、前記第１溝が形成されるように複数の配線基板が接着された基板であり、
前記第１内部配線は、前記傾斜面から前記傾斜面に垂直な方向に延びた第１部分と前記傾斜面に平行な方向に延びた第２部分とを有する、請求項１記載の半導体装置。
【請求項５】
前記第１実装基板は、前記第１溝が形成されるように複数の配線基板が接着された基板であり、
前記第１内部配線は、前記傾斜面から前記第１実装基板の下面にかけて前記傾斜面に垂直な積層面を持つ多層配線基板の配線である、請求項１記載の半導体装置。
【請求項６】
前記複数の半導体チップのうちの少なくとも１つは、前記回路面を有する第１半導体チップと、前記回路面に接続された他の回路面を有する第２半導体チップと、の積層型半導体チップである、請求項１から５のいずれか一項記載の半導体装置。
【請求項７】
上面に設けられ、傾斜面を有する第２溝と、内部に設けられた第２内部配線と、前記第２内部配線に接続されて前記第２溝の前記傾斜面に設けられた複数の第３電極と、を有する第２実装基板を備え、
前記第２半導体チップの前記他の回路面に設けられた複数の第４電極が前記複数の第３電極に接合されている、請求項６記載の半導体装置。
【請求項８】
前記複数の半導体チップのうちの少なくとも１つの半導体チップの前記回路面及び前記回路面とは反対側の面の少なくとも一方の面側に設けられ、冷媒が流通する流路を内部に有する冷却部材を備える、請求項１から７のいずれか一項記載の半導体装置。
【請求項９】
上面に複数の半導体チップが隣り合う半導体チップにおいて平面視で一部が重なり合って実装される実装基板であって、
前記上面に設けられ、互いに平行な傾斜面を有する複数の溝と、
内部に設けられた内部配線と、
前記内部配線に接続されて前記傾斜面に設けられ、２次元的に配列された複数の電極と、を備える、実装基板。
【請求項１０】
傾斜面を有する複数の溝を上面に有し、内部に内部配線を有し、前記傾斜面に前記内部配線に接続され、２次元的に配列された複数の第１電極を有する実装基板を形成する工程と、
回路面に複数の第２電極が設けられた複数の半導体チップを、前記複数の第２電極を前記複数の第１電極に接合することで、前記複数の半導体チップのうちの隣り合う半導体チップが平面視で一部重なるように前記実装基板に斜めに実装する工程と、を備える、半導体装置の製造方法。
【請求項１１】
前記実装基板を形成する工程は、
平坦な上面に平行な方向に延びた第１部分と垂直な方向に延びた第２部分とを有する前記内部配線が設けられた配線基板を形成する工程と、
前記配線基板の上面に前記傾斜面を有する前記複数の溝を形成すると共に、前記傾斜面で前記内部配線の前記第１部分を露出させる工程と、
を含む、請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記実装基板を形成する工程は、
平坦な上面から平坦な下面にかけて直線状に貫通する前記内部配線が設けられた配線基板を形成する工程と、
前記配線基板の上面に前記傾斜面を有する前記複数の溝を形成すると共に、前記傾斜面で前記内部配線を露出させる工程と、
を含む、請求項１０記載の半導体装置の製造方法。
【請求項１３】
前記実装基板を形成する工程は、
平坦な上面から前記上面に垂直な方向に延びた第１部分と前記上面に平行な方向に延びた第２部分とを有する前記内部配線が設けられた複数の配線基板を形成する工程と、
前記複数の配線基板の上面が階段状になるように、前記複数の配線基板それぞれの上面と下面とを接着させる工程と、
前記接着させる工程の後、前記複数の配線基板を下面側から切削や研削や研磨することにより、前記複数の配線基板の下面を上面に対して傾いた平坦面とする工程と、
を含む、請求項１０記載の半導体装置の製造方法。
【請求項１４】
前記実装基板を形成する工程は、
平坦な上面から平坦な下面にかけて貫通する前記内部配線が設けられた複数の配線基板を形成する工程と、
前記複数の配線基板の上面が階段状になるように、前記複数の配線基板の側面を接着させる工程と、
前記接着させる工程の後、前記複数の配線基板を下面側から切削や研削や研磨することにより、前記複数の配線基板の下面を上面に対して傾いた平坦面とする工程と、
を含む、請求項１０記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、実装基板、及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
ワイヤボンディング、又は半導体チップに形成した貫通電極を用いて、実装基板に複数の半導体チップを積層して実装した半導体装置が知られている。しかし、複数の半導体チップを積層して接続すると、上の半導体チップから実装基板への接続配線が長くなり、接続配線の寄生インダクタンスや寄生容量が大きくなってしまう。一方、実装基板に複数の半導体チップが互いに重なるように配置され、且つ複数のチップが実装基板に直接接続されるように実装された半導体装置が知られている。例えば、複数の半導体チップが実装基板に対して垂直に実装された半導体装置が知られている（例えば、特許文献１、２）。また、低背化のために、複数の半導体チップが実装基板に対して斜めに実装された半導体装置が知られている（例えば、特許文献２〜５）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平４−１８１７６５号公報
【特許文献２】特開２００１−３１９９８８号公報
【特許文献３】特開２００６−２４５２７８号公報
【特許文献４】特開２００１−３５９９２号公報
【特許文献５】特表２０１５−５１６１１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１から特許文献５の半導体装置では、実装基板と半導体チップとを接続する電極の個数が制限されてしまい、半導体チップを多数の電極によって実装基板に実装することが難しかった。
【０００５】
１つの側面では、実装基板と積層した半導体チップの各チップとの間を直接接続する電極の個数を増大させることを目的とする。
【課題を解決するための手段】
【０００６】
１つの態様では、上面に設けられ、傾斜面を有する第１溝と、内部に設けられた第１内部配線と、前記第１内部配線に接続されて前記傾斜面に設けられ、２次元的に配列された複数の第１電極と、を有する第１実装基板と、回路面に複数の第２電極をそれぞれ有する複数の半導体チップと、を備え、前記複数の半導体チップはそれぞれ、前記複数の第２電極が前記複数の第１電極に接合することで前記第１実装基板に斜めに実装されており、前記複数の半導体チップのうちの隣り合う半導体チップは平面視で一部が重なり合っている、半導体装置である。
【０００７】
１つの態様では、上面に複数の半導体チップが隣り合う半導体チップにおいて平面視で一部が重なり合って実装される実装基板であって、前記上面に設けられ、互いに平行な傾斜面を有する複数の溝と、内部に設けられた内部配線と、前記内部配線に接続されて前記傾斜面に設けられ、２次元的に配列された複数の電極と、を備える、実装基板である。
【０００８】
１つの態様では、傾斜面を有する複数の溝を上面に有し、内部に内部配線を有し、前記傾斜面に前記内部配線に接続され、２次元的に配列された複数の第１電極を有する実装基板を形成する工程と、回路面に複数の第２電極が設けられた複数の半導体チップを、前記複数の第２電極を前記複数の第１電極に接合することで、前記複数の半導体チップのうちの隣り合う半導体チップが平面視で一部重なるように前記実装基板に斜めに実装する工程と、を備える、半導体装置の製造方法である。
【発明の効果】
【０００９】
１つの側面として、実装基板と積層した半導体チップの各チップとの間を直接接続する電極の個数を増大させることができる。
【図面の簡単な説明】
【００１０】
【図１】図１（ａ）は、実施例１に係る半導体装置の断面図、図１（ｂ）は、図１（ａ）の一部を拡大した断面図、図１（ｃ）は、傾斜面の平面図である。
【図２】図２（ａ）から図２（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図である。
【図３】図３（ａ）から図３（ｃ）は、半導体チップを実装基板に実装する第１の実装方法を示す断面図である。
【図４】図４（ａ）から図４（ｄ）は、半導体チップを実装基板に実装する第２の実装方法を示す断面図である。
【図５】図５（ａ）は、実施例１の変形例１に係る半導体装置の断面図、図５（ｂ）は、図５（ａ）の一部を拡大した断面図である。
【図６】図６（ａ）は、実施例２に係る半導体装置の断面図、図６（ｂ）は、図６（ａ）の一部を拡大した断面図である。
【図７】図７（ａ）から図７（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図である。
【図８】図８（ａ）は、実施例３に係る半導体装置の断面図、図８（ｂ）は、図８（ａ）の一部を拡大した断面図である。
【図９】図９（ａ）から図９（ｄ）は、実施例３に係る半導体装置の製造方法を示す断面図（その１）である。
【図１０】図１０（ａ）から図１０（ｃ）は、実施例３に係る半導体装置の製造方法を示す断面図（その２）である。
【図１１】図１１（ａ）から図１１（ｃ）は、実施例３の変形例１に係る半導体装置の製造方法を示す断面図である。
【図１２】図１２（ａ）は、実施例３の変形例２に係る半導体装置の断面図、図１２（ｂ）は、図１２（ａ）の一部を拡大した断面図である。
【図１３】図１３（ａ）は、実施例４に係る半導体装置の断面図、図１３（ｂ）は、図１３（ａ）の一部を拡大した断面図である。
【図１４】図１４（ａ）から図１４（ｄ）は、実施例４に係る半導体装置の製造方法を示す断面図（その１）である。
【図１５】図１５（ａ）から図１５（ｄ）は、実施例４に係る半導体装置の製造方法を示す断面図（その２）である。
【図１６】図１６（ａ）から図１６（ｃ）は、実施例４の変形例１に係る半導体装置の製造方法を示す断面図である。
【図１７】図１７（ａ）は、実施例５に係る半導体装置の断面図、図１７（ｂ）は、実施例５の変形例１に係る半導体装置の断面図、図１７（ｃ）は、実施例５の変形例２に係る半導体装置の断面図である。
【図１８】図１８（ａ）は、実施例６に係る半導体装置の断面図、図１８（ｂ）は、平面図である。
【図１９】図１９（ａ）は、実装基板の分解平面図、図１９（ｂ）は、実装基板の断面図である。
【図２０】図２０（ａ）は、冷却部材の分解平面図、図２０（ｂ）は、冷却部材の断面図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、本発明の実施例について説明する。
【実施例１】
【００１２】
図１（ａ）は、実施例１に係る半導体装置の断面図、図１（ｂ）は、図１（ａ）の一部を拡大した断面図、図１（ｃ）は、傾斜面の平面図である。図１（ａ）及び図１（ｂ）のように、実施例１の半導体装置１００は、実装基板１０と、実装基板１０に実装された複数の半導体チップ６０と、を備える。半導体チップ６０は、例えばＩＣ（Integrated Circuit）チップであり、複数のＩＣチップが積層された積層ＩＣチップでもよい。
【００１３】
実装基板１０は、樹脂などの有機材料、セラミックス、又はガラスなどの多層配線基板であり、内部に内部配線１２が形成されている。内部配線１２は、例えば銅（Ｃｕ）などの金属で形成されている。内部配線１２は、実装基板１０の上面及び下面に平行な方向に延在した第１部分１４と、垂直な方向（実装基板１０の厚さ方向）に延在した第２部分１６と、を有する。
【００１４】
実装基板１０の上面に複数の溝１８が形成されている。複数の溝１８は、略Ｖ字型で鋸状に形成されていて、傾斜面２０を有する。複数の溝１８の傾斜面２０は互いに平行になっている。傾斜面２０には、内部配線１２の第１部分１４が露出している。内部配線１２のうちの傾斜面２０に露出した部分が電極２２となる。図１（ｃ）のように、傾斜面２０には、２次元的に配列（縦横に並んで配列）された複数の電極２２が設けられている。
【００１５】
内部配線１２のうちの実装基板１０の下面に露出した部分が電極２４となる。したがって、内部配線１２は、溝１８の傾斜面２０に設けられた電極２２と実装基板１０の下面に設けられた電極２４との間に接続されている。電極２４に半田バンプ７２が形成されている。半田バンプ７２は、外部機器との接続に用いられる。内部配線１２が実装基板１０の上面及び下面に平行な第１部分１４と垂直な第２部分１６とを有することで、外部機器との接続に用いられる半田バンプ７２の間隔を適切な大きさに調整することができる。なお、複数の溝１８のうちの異なる溝１８の傾斜面２０に設けられた電極２２の間を接続する内部配線１２が設けられていてもよい。
【００１６】
半導体チップ６０は、一方の主面にある回路面６２に複数の電極６４が設けられている。電極６４は、例えば銅（Ｃｕ）などの金属で形成されている。半導体チップ６０は、複数の電極６４が実装基板１０の傾斜面２０に設けられた複数の電極２２に半田バンプ７０によって接合されることで、実装基板１０に実装されている。すなわち、複数の半導体チップ６０は、複数の溝１８で実装基板１０に実装されている。半導体チップ６０は、実装基板１０の傾斜面２０に実装されているため、実装基板１０に斜めに実装されている。このため、複数の半導体チップ６０のうちの隣り合う半導体チップ６０は、平面視で一部が重なり合っている。例えば、隣り合う半導体チップ６０は互いに接している。
【００１７】
図２（ａ）から図２（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図２（ａ）のように、平坦な上面と平坦な下面を有し、内部に上面及び下面に平行な方向に延びた第１部分１４と垂直な方向に延びた第２部分１６とを有する内部配線１２が形成された多層配線基板８０を形成する。内部配線１２は、多層配線基板８０の下面に露出している。多層配線基板８０は、樹脂などの有機材料、セラミックス、又はガラスなどで形成されている。
【００１８】
図２（ｂ）のように、多層配線基板８０の上面に、例えば切削や研削や研磨などにより、それぞれ傾斜面２０を有する複数の溝１８を形成する。複数の溝１８は、略Ｖ字型で鋸状に形成される。この際、傾斜面２０で内部配線１２の第１部分１４が露出するようにする。内部配線１２のうちの傾斜面２０で露出した部分が電極２２となる。これにより、傾斜面２０を有する溝１８を上面に有し、内部に内部配線１２を有し、傾斜面２０に内部配線１２に接続された複数の電極２２を有する実装基板１０が形成される。内部配線１２のうちの実装基板１０の下面に露出した部分が電極２４となる。
【００１９】
図２（ｃ）のように、傾斜面２０に設けられた複数の電極２２に半田バンプ７０を形成する。半田バンプ７０は、レーザ直接描画法などで形成したソルダーレジストパターンを用いて形成する。
【００２０】
図２（ｄ）のように、傾斜面２０に設けられた複数の電極２２に、半導体チップ６０の回路面６２に設けられた複数の電極６４を半田バンプ７０によって接合する。これにより、複数の半導体チップ６０が、複数の溝１８において、実装基板１０に斜めに実装される。また、複数の半導体チップ６０のうちの隣り合う半導体チップ６０は平面視で一部が重なり合って実装される。溝１８の傾斜面２０と半導体チップ６０との間に、半導体チップ６０と実装基板１０とが強固に接合するように、アンダーフィル材７４を形成してもよい。その後、実装基板１０の下面の電極２４に半田バンプ７２を形成する。
【００２１】
図３（ａ）から図３（ｃ）は、半導体チップを実装基板に実装する第１の実装方法を示す断面図である。なお、図３（ａ）から図３（ｃ）では、図の明瞭化のために、配線や電極などの図示を省略している。図３（ａ）のように、実装基板１０に形成された複数の溝１８のうちの１つの溝１８に半田バンプ７０を用いて半導体チップ６０を実装する。この際、例えば実装基板１０を１５０℃、半導体チップ６０を３５０℃に加熱して半田バンプ７０を溶融させて半田接続した後、半導体チップ６０の温度を下げて半田バンプ７０を硬化させて、半導体チップ６０を実装基板１０に実装する。
【００２２】
図３（ｂ）のように、実装基板１０に形成された複数の溝１８に対して、順々に半導体チップ６０を実装する。半導体チップ６０は、実装基板１０に形成された複数の溝１８のうちの端に位置する溝１８から順々に実装されていくことが好ましい。一部が重なり合って隣り合う半導体チップ６０のうちの下側に位置する半導体チップ６０から順々に実装基板１０に実装されていくことが好ましい。
【００２３】
図３（ｃ）のように、溝１８の傾斜面２０と半導体チップ６０との間にアンダーフィル材７４を形成してもよい。また、隣り合う半導体チップ６０の間に接着剤を染み込ませて、隣り合う半導体チップ６０を接着してもよい。接着剤としては、例えばエポキシ樹脂接着剤を用いることができる。
【００２４】
図４（ａ）から図４（ｄ）は、半導体チップを実装基板に実装する第２の実装方法を示す断面図である。なお、図４（ａ）から図４（ｄ）では、図の明瞭化のために、配線や電極などの図示を省略している。図４（ａ）のように、実装基板１０に形成される溝１８と同じ大きさで同じ形状をした溝８１を上面に有する基板８２を準備する。基板８２の溝８１に半導体チップ６０を嵌め込んで積み重ねていく。
【００２５】
図４（ｂ）のように、基板８２の溝８１に全ての半導体チップ６０を嵌め込んで積み重ねた後、隣り合う半導体チップ６０の間に接着剤を染み込ませて、複数の半導体チップ６０を接着する。
【００２６】
図４（ｃ）のように、複数の半導体チップ６０を基板８２から取り外す。複数の半導体チップ６０は接着されているために、個々に分離せずに、１つの集合体となる。
【００２７】
図４（ｄ）のように、実装基板１０に形成された複数の溝１８に、複数の半導体チップ６０をまとめて一度に実装する。その後、溝１８の傾斜面２０と半導体チップ６０との間にアンダーフィル材７４を形成してもよい。
【００２８】
実施例１によれば、図１（ａ）から図１（ｃ）のように、実装基板１０は、上面に傾斜面２０を有する溝１８が設けられている。傾斜面２０には、実装基板１０の内部に設けられた内部配線１２に接続された複数の電極２２が２次元的に配列されて設けられている。そして、半導体チップ６０は、回路面６２に設けられた複数の電極６４が複数の電極２２に接合することで、実装基板１０に斜めに実装されている。実装基板１０においては、傾斜面２０の電極２２は内部配線１２に接続されていることから、内部配線１２の数に対応して電極２２を形成でき、電極２２の個数を増大させることができる。また、例えば、実装基板１０に内部配線１２が形成されてなく、電極２２に接続される配線が傾斜面２０の表面を延在している場合では、傾斜面２０に形成できる電極２２の個数が制限されてしまう。しかしながら、実施例１では、電極２２が内部配線１２に接続されているため、傾斜面２０に形成できる電極２２の個数を増大させることができる。半導体チップ６０においては、電極６４が回路面６２に設けられていることから、電極６４の個数を増大させることができる。これらのため、実装基板１０と半導体チップ６０とを接続する電極の個数を増大させることができる。また、半導体チップ６０は実装基板１０に斜めに実装されていることから、半導体装置１００を低背化できる。
【００２９】
また、実施例１によれば、複数の半導体チップ６０は実装基板１０の上面に横に並んで直接接続されて実装されているため、半導体チップ６０の個数が増えた場合でも、半導体チップ６０と実装基板１０の下面の電極２４との間隔を短く保つことができる。これにより、配線のインダクタンスや容量を小さく抑えることができ、高速駆動や低消費電力を実現できる。また、各半導体チップ６０と実装基板１０との接続に半導体チップ内を通る貫通配線を用いていないため、回路面６２の面積を半導体回路の形成のために有効に活用することができる。
【００３０】
また、実施例１によれば、複数の半導体チップ６０のうちの隣り合う半導体チップ６０は平面視で一部が重なり合っている。これにより、半導体装置１００を小型化することができる。
【００３１】
また、実施例１によれば、内部配線１２は、傾斜面２０から実装基板１０の上面に平行な方向に延びた第１部分１４と実装基板１０の厚さ方向に延びた第２部分１６とを有する。内部配線１２の第２部分１６は、縦配線（ビア配線）であることから比較的大きくなってしまう。これに対し、内部配線１２の第１部分１４は、横配線であることから微細な形成が可能であり、水平方向における配線数を多くすることができる。また、内部配線１２の第１部分１４は、積層数を増やすことで、垂直方向における配線数を多くすることができる。したがって、傾斜面２０から内部配線１２の第１部分１４を引き出すことで、電極２２の個数を増大させることができる。
【００３２】
実施例１の製造方法によれば、図２（ｂ）のように、上面に傾斜面２０を有する複数の溝１８を、内部に内部配線１２を、傾斜面２０に内部配線１２に接続され、２次元的に配列された複数の電極２２を、有する実装基板１０を形成する。具体的には、図２（ａ）のように、平坦な上面に平行な方向に延びた第１部分１４と垂直な方向に延びた第２部分１６とを有する内部配線１２が形成された多層配線基板８０を形成する。図２（ｂ）のように、多層配線基板８０の上面に傾斜面２０を有する複数の溝１８を形成すると共に、傾斜面２０で内部配線１２の第１部分１４を露出させて、実装基板１０を形成する。実装基板１０を形成した後、図２（ｄ）のように、回路面６２に複数の電極６４が設けられた複数の半導体チップ６０を、複数の電極６４を複数の電極２２に接合することで、複数の半導体チップ６０のうちの隣り合う半導体チップが平面視で一部重なるように実装基板１０に斜めに実装する。これにより、上述したように、実装基板１０と半導体チップ６０とを接続する電極の個数を増大させることができる。
【００３３】
図３（ａ）から図３（ｃ）のように、実装基板１０の複数の溝１８に半導体チップ６０を順々に１つずつ実装してもよい。これにより、実装基板１０に対する半導体チップ６０の実装精度を向上させることができる。図４（ａ）から図４（ｄ）のように、実装基板１０の複数の溝１８に複数の半導体チップ６０をまとめて一度に実装してもよい。これにより、複数の半導体チップ６０を実装する工程を短縮することができる。
【００３４】
なお、実施例１では、実装基板１０の傾斜面２０に内部配線１２の第１部分１４が露出している場合を例に示したが、内部配線１２の第２部分１６が露出している場合でもよい。
【００３５】
図５（ａ）は、実施例１の変形例１に係る半導体装置の断面図、図５（ｂ）は、図５（ａ）の一部を拡大した断面図である。図５（ａ）及び図５（ｂ）のように、実施例１の変形例１の半導体装置１１０は、複数の半導体チップ６０のうちの少なくとも１つの半導体チップ６０は、一方の主面にある回路面６２から反対側の主面に延在した貫通配線６６が設けられている。その他の実施例１と同じであるため説明を省略する。実施例１の変形例１のように、隣り合う半導体チップ６０の回路面６２同士を接続する貫通配線６６が設けられていてもよい。
【実施例２】
【００３６】
図６（ａ）は、実施例２に係る半導体装置の断面図、図６（ｂ）は、図６（ａ）の一部を拡大した断面図である。図６（ａ）及び図６（ｂ）のように、実施例２の半導体装置２００では、実装基板１０の内部に設けられた内部配線１２が、傾斜面２０から実装基板１０の下面にかけて実装基板１０の厚さ方向に直線状に延在している。すなわち、内部配線１２は、実装基板１０の厚さ方向に延在する貫通配線（ビア配線）である。実装基板１０の下面に、電極２４に接続した内部配線９２を有する配線層９０が設けられていてもよい。配線層９０の下面に内部配線９２に接続された半田バンプ７２が形成されている。実施例２においては、実装基板１０は、例えば高抵抗率のシリコン（Ｓｉ）などの半導体基板やガラス基板である。内部配線１２及び内部配線９２は、例えば銅（Ｃｕ）などの金属で形成されている。配線層９０は、例えば酸化シリコン（ＳｉＯ２）やポリイミドなどの絶縁膜で形成されている。その他の構成は、実施例１と同じであるため説明を省略する。
【００３７】
図７（ａ）から図７（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図である。図７（ａ）のように、平坦な上面から平坦な下面にかけて直線状に延在する内部配線１２を有する配線基板８３を形成する。配線基板８３は、例えばシリコン基板である。配線基板８３の下面に、内部配線１２に接続した内部配線９２を有する配線層９０を形成してもよい。なお、配線基板８３と内部配線１２との間に、必要に応じて絶縁膜が形成されていてもよい。
【００３８】
図７（ｂ）のように、配線基板８３の上面に、例えば切削や研削や研磨などにより、それぞれ傾斜面２０を有する複数の溝１８を形成する。この際、傾斜面２０で内部配線１２が露出するようにする。内部配線１２のうちの傾斜面２０で露出した部分が電極２２となる。これにより、傾斜面２０を有する複数の溝１８を上面に有し、内部に内部配線１２を有し、傾斜面２０に内部配線１２に接続され、２次元的に配列された複数の電極２２を有する実装基板１０が形成される。内部配線１２のうちの実装基板１０の下面で露出した部分が電極２４となる。
【００３９】
図７（ｃ）のように、傾斜面２０に設けられた複数の電極２２に半田バンプ７０を形成する。
【００４０】
図７（ｄ）のように、傾斜面２０に設けられた複数の電極２２に、半導体チップ６０の回路面６２に設けられた複数の電極６４を半田バンプ７０によって接合する。これにより、複数の半導体チップ６０が、複数の溝１８において、実装基板１０に斜めに実装される。溝１８の傾斜面２０と半導体チップ６０との間にアンダーフィル材７４を形成してもよい。その後、配線層９０の下面に内部配線９２に接続された半田バンプ７２を形成する。
【００４１】
実施例２によれば、実装基板１０の材料がシリコンなどの半導体やガラス製であっても貫通電極の形成により製造が可能となる。これにより、実装基板１０の熱膨張係数を半導体チップ６０に近い値に合わせることができ、電極６４が熱膨張による応力を受け難くすることができる。
【００４２】
実施例２の製造方法によれば、図７（ａ）のように、平坦上面から平坦下面にかけて直線状に貫通する内部配線１２が形成された配線基板８３を形成する。図７（ｂ）のように、配線基板８３の上面に傾斜面２０を有する複数の溝１８を形成すると共に、傾斜面２０で内部配線１２を露出させて、実装基板１０を形成する。これにより、傾斜面２０から実装基板１０の下面にかけて実装基板１０の厚さ方向に直線状に延びた内部配線１２を有する実装基板１０を形成できる。
【００４３】
図６のように、内部配線１２が実装基板１０の厚さ方向に延びる貫通配線である場合、実装基板１０の下面に配線層９０が設けられることが好ましい。これにより、外部機器との接続に用いられる半田バンプ７２の間隔を適切な大きさに調整することができる。また、複数の半導体チップ６０の間の接続配線を配線層９０に設けることもできる。
【００４４】
なお、実施例２において、実装基板１０は、下面に回路面を有していてもよい。
【実施例３】
【００４５】
図８（ａ）は、実施例３に係る半導体装置の断面図、図８（ｂ）は、図８（ａ）の一部を拡大した断面図である。図８（ａ）及び図８（ｂ）のように、実施例３の半導体装置３００では、実装基板１０は、複数の溝１８が形成されるように複数の配線基板３２が接着された基板である。このため、複数の溝１８の傾斜面２０は、配線基板３２の表面によって形成されている。内部配線１２は、傾斜面２０から傾斜面２０に垂直な方向に延びた第１部分２６と傾斜面２０に平行な方向に延びた第２部分２８とを有する。傾斜面２０に設けられた電極２２は、傾斜面２０に設けられた配線層３０を介して内部配線１２に接続又は他の部材を介さずに内部配線１２に直接接続している。実装基板１０の下面には、内部に形成された内部配線９６が半田バンプ７６によって電極２４に接続された配線基板であるベース基板９４が接合されている。ベース基板９４の下面に内部配線９６に接続された半田バンプ７２が設けられている。ベース基板９４の内部に、複数の溝１８のうちの異なる溝１８の傾斜面２０に設けられた電極２２の間を接続する内部配線９６が設けられていてもよい。その他の構成は、実施例１と同じであるため説明を省略する。
【００４６】
図９（ａ）から図１０（ｃ）は、実施例３に係る半導体装置の製造方法を示す断面図である。図９（ａ）のように、平坦な上面から上面に垂直な方向に延びた第１部分２６と平行な方向に延びた第２部分２８とを有する内部配線１２が形成された多層配線基板を複数に分割する。これにより、それぞれ内部配線１２を有する複数の配線基板３２を形成する。配線基板３２の上面には、配線層３０を介して内部配線１２に接続又は他の部材を介さずに内部配線１２に直接接続した電極２２が形成されている。電極２２に半田バンプ７０を形成する。
【００４７】
図９（ｂ）のように、略Ｖ字型の鋸状に形成された複数の溝８４を有する基板８５を準備する。溝８４は傾斜面８６を有する。配線基板３２に形成した半田バンプ７０が溝８４の傾斜面８６に対向するように、配線基板３２を溝８４に配置して必要に応じて仮止め接着する。仮止め接着は、例えば微量の紫外線硬化型接着剤をチップ端に付けて紫外線を照射することによって行う。
【００４８】
図９（ｃ）のように、基板８５の溝８４に全ての配線基板３２を配置して必要に応じて仮止め接着した後、隣り合う配線基板３２の間に接着剤を染み込ませて、複数の配線基板３２を接着する。これにより、複数の配線基板３２は、上面が階段状になるように、互いの上面と下面が接着される。配線基板３２は、電極２２が形成された領域以外の領域における上面が他の配線基板３２の下面に接着される。接着剤としては、例えばエポキシ樹脂接着剤を用いることができる。
【００４９】
図９（ｄ）のように、複数の配線基板３２を下面側から切削や研削や研磨することにより、複数の配線基板３２の下面を上面に対して傾いた平坦面とする。内部配線１２のうちの配線基板３２の下面で露出した部分が電極２４となる。
【００５０】
図１０（ａ）のように、複数の配線基板３２の電極２４に半田バンプ７６を形成する。半田バンプ７６を用いて、内部配線９６が設けられたベース基板９４を接合する。配線基板３２の内部配線１２とベース基板９４の内部配線９６とは半田バンプ７６によって電気的に接続される。
【００５１】
図１０（ｂ）のように、複数の配線基板３２を基板８５から取り外す。複数の配線基板３２は接着されているため、個々に分離せずに、１つの実装基板１０が形成される。実装基板１０の上面には、複数の配線基板３２によって溝１８が形成される。複数の配線基板３２の上面が、溝１８の傾斜面２０となる。実装基板１０とベース基板９４との間に、実装基板１０とベース基板９４とを強固に接合させるために、アンダーフィル材７４を形成してもよい。
【００５２】
図１０（ｃ）のように、傾斜面２０に設けられた複数の電極２２に、半導体チップ６０の回路面６２に設けられた複数の電極６４を半田バンプ７０によって接合する。これにより、複数の半導体チップ６０が、複数の溝１８において、実装基板１０に斜めに実装される。溝１８の傾斜面２０と半導体チップ６０との間にアンダーフィル材７４を形成してもよい。その後、ベース基板９４の下面に内部配線９６に接続された半田バンプ７２を形成する。
【００５３】
実施例３によれば、実装基板１０は、複数の溝１８が形成されるように複数の配線基板３２が接着された基板である。内部配線１２は、溝１８の傾斜面２０から傾斜面２０に垂直な方向に延びた第１部分２６と傾斜面２０に平行な方向に延びた第２部分２８とを有する。実施例１、２では、切削や研削や研磨などにより傾斜面２０を有する溝１８を形成する際に、傾斜面２０に内部配線１２を露出させることで電極２２を形成しているため、電極２２の形成が難しく、また、電極２２の配置の自由度が低い。一方、実施例３では、溝１８が形成されるように複数の配線基板３２を接着しているため、電極２２を容易に形成でき、且つ、電極２２の配置の自由度を上げることができる。例えば、図８（ａ）及び図８（ｂ）のように、傾斜面２０の表面に設けた配線層３０を介して電極２２を配置することが容易にできる。
【００５４】
また、実施例３によれば、実装基板１０の下面に、内部配線９６が設けられたベース基板９４が接合されている。これにより、外部機器との接続に用いられる半田バンプ７２の間隔を適切な大きさに調整することができる。
【００５５】
実施例３の製造方法によれば、図９（ａ）のように、平坦な上面から垂直な方向に延びた第１部分２６と上面に平行な方向に延びた第２部分２８とを有する内部配線１２が形成された複数の配線基板３２を形成する。図９（ｃ）のように、複数の配線基板３２の上面が階段状になるように、複数の配線基板３２それぞれの上面と下面を接着させる。図９（ｄ）のように、複数の配線基板３２を下面側から切削や研削や研磨することにより、複数の配線基板３２の下面を上面に対して傾いた平坦面にして、実装基板１０を形成する。これにより、複数の配線基板３２が接着されて溝１８が形成され、内部配線１２が溝１８の傾斜面２０から傾斜面２０に垂直方向に延びた第１部分２６と傾斜面２０に平行な方向に延びた第２部分とを有する実装基板１０を形成できる。
【００５６】
なお、実施例３において、複数の配線基板３２に設けられた内部配線１２が、配線基板３２間の接着面で接続されていてもよい。この場合、接着面において内部配線１２を半田接合で電気的に接続し、半田の周りにアンダーフィル材を埋め込むようにして配線基板３２間を接着してもよい。
【００５７】
なお、実施例３において、実装基板１０の下面にベース基板９４が接合される代わりに、実施例２と同様に、実装基板１０の下面に配線層９０が設けられていてもよい。図１１（ａ）から図１１（ｃ）は、実施例３の変形例１に係る半導体装置の製造方法を示す断面図である。まず、図９（ａ）から図９（ｄ）で説明した工程を実施する。その後、図１１（ａ）のように、複数の配線基板３２の下面に、例えばセミアディティブ法を用いて内部配線９２が設けられた配線層９０を形成する。その後、図１１（ｂ）及び図１１（ｃ）のように、図９（ｂ）及び図９（ｃ）と同じ工程を行う。
【００５８】
図１２（ａ）は、実施例３の変形例２に係る半導体装置の断面図、図１２（ｂ）は、図１２（ａ）の一部を拡大した断面図である。図１２（ａ）及び図１２（ｂ）のように、実施例３の変形例２の半導体装置３２０では、実装基板１０の下面にベース基板９４が接合されてなく、実装基板１０の下面の電極２４に半田バンプ７２が設けられている。その他の構成は、実施例３と同じであるため説明を省略する。
【実施例４】
【００５９】
図１３（ａ）は、実施例４に係る半導体装置の断面図、図１３（ｂ）は、図１３（ａ）の一部を拡大した断面図である。図１３（ａ）及び図１３（ｂ）のように、実施例４の半導体装置４００では、実装基板１０は、複数の溝１８が形成されるように複数の配線基板３４が接着された基板である。溝１８の傾斜面２０は、配線基板３４の表面によって形成されている。内部配線１２は、傾斜面２０から実装基板１０の下面にかけて傾斜面２０に垂直な積層面を持つ多層基板の配線からなる。実装基板１０の下面にはベース基板９４が半田バンプ７６によって接合されている。ベース基板９４の下面に内部配線９６に接続された半田バンプ７２が設けられている。その他の構成は、実施例１と同じであるため説明を省略する。
【００６０】
図１４（ａ）から図１５（ｄ）は、実施例４に係る半導体装置の製造方法を示す断面図である。図１４（ａ）のように、内部配線１２が形成された多層配線基板を積層方向を含む複数の面で複数に分割することで、それぞれ内部配線１２を有する複数の配線基板３４を形成する。
【００６１】
図１４（ｂ）のように、複数の配線基板３４それぞれの断面を上に向けて複数の配線基板３４を固定板８７の上に並べて配置して仮止めをする。仮止めは、例えば透明な固定板８７の上に紫外線硬化型仮止め接着剤を塗布し、固定板８７の下側から紫外線を照射することによって行う。以下において、配線基板３４の上を向いた断面を配線基板３４の上面と称すこととする。その後、複数の配線基板３４それぞれの上面を研磨する。内部配線１２は、配線基板３４の上面から下面にかけて貫通して形成されている。内部配線１２のうちの配線基板３４の上面で露出した部分が電極２２となる。電極２２に半田バンプ７０を形成する。その後、複数の配線基板３４を固定板８７から外して個片化する。
【００６２】
図１４（ｃ）のように、略Ｖ字型の鋸状に形成された複数の溝８４ａを上面に有する基板８５ａを準備する。溝８４ａは傾斜面８６ａを有する。配線基板３４に形成した半田バンプ７０が溝８４ａの傾斜面８６ａに対向するように、配線基板３４を溝８４ａに配置して必要に応じて仮止め接着する。
【００６３】
図１４（ｄ）のように、基板８５ａの溝８４ａに全ての配線基板３４を配置して必要に応じて仮止め接着した後、隣り合う配線基板３４の間に接着剤を染み込ませて、複数の配線基板３４を接着する。これにより、複数の配線基板３４は、上面が階段状になるように互いの側面が接着される。
【００６４】
図１５（ａ）のように、複数の配線基板３４を下面側から切削や研削や研磨することにより、複数の配線基板３４の下面を上面に対して傾いた平坦面とする。内部配線１２のうち配線基板３４の下面で露出した部分が電極２４となる。
【００６５】
その後、図１５（ｂ）から図１５（ｄ）の工程を行うが、図１５（ｂ）から図１５（ｄ）の工程は、実施例３の図１０（ａ）から図１０（ｃ）と同様であるため説明を省略する。
【００６６】
実施例４によれば、実装基板１０は溝１８が形成されるように複数の配線基板３４が接着された基板であり、内部配線１２は溝１８の傾斜面２０から実装基板１０の下面にかけて傾斜面２０に垂直な積層面を持つ多層配線基板の配線である。溝１８が形成されるように複数の配線基板３４を接着することで、電極２２を容易に形成でき、且つ、配線基板３４の配線配置により、電極２２の配置の自由度を上げることができる。
【００６７】
実施例４の製造方法によれば、図１４（ｂ）のように、平坦な上面から平坦な下面にかけて直線状に貫通する内部配線１２が形成された複数の配線基板３４を形成する。図１４（ｄ）のように、複数の配線基板３４の上面が階段状になるように、複数の配線基板３４の側面を接着させる。図１５（ａ）のように、複数の配線基板３４を下面側から切削や研削や研磨を行い、複数の配線基板３４の下面を上面に対して傾いた平坦面として、実装基板１０を形成する。これにより、複数の配線基板３４が接着されて溝１８が形成され、内部配線１２が溝１８の傾斜面２０から実装基板１０の下面にかけて傾斜面２０に垂直な方向に直線状に延びた実装基板１０を形成できる。
【００６８】
また、実施例４の製造方法によれば、図１４（ａ）のように、内部配線１２を有する多層配線基板を積層方向を含む複数の面で分断して複数に分割することで配線基板３４を形成している。多層配線基板内で積層方向に交差する方向に延びる配線は微細配線にできるため配線間隔を短くでき且つ積層方向においても細かく積層することで配線間隔を短くできる。したがって、内部配線１２を狭い間隔で密に形成することができるため、内部配線１２に接続される電極２２の個数を増大させることができる。
【００６９】
なお、実施例４においても、実施例３の変形例１と同様に、ベース基板９４の代わりに配線層９０が設けられていてもよい。図１６（ａ）から図１６（ｃ）は、実施例４の変形例１に係る半導体装置の製造方法を示す断面図である。まず、図１４（ａ）から図１５（ａ）で説明した工程を実施する。その後、図１６（ａ）のように、複数の配線基板３４の下面に、例えばセミアディティブ法を用いて内部配線９２が設けられた配線層９０を形成する。その後、図１６（ｂ）及び図１６（ｃ）のように、図１５（ｃ）及び図１５（ｄ）と同じ工程を行う。また、実施例４においても、実施例３の変形例２と同様に、ベース基板９４が設けられていない場合でもよい。
【実施例５】
【００７０】
図１７（ａ）は、実施例５に係る半導体装置の断面図、図１７（ｂ）は、実施例５の変形例１に係る半導体装置の断面図、図１７（ｃ）は、実施例５の変形例２に係る半導体装置の断面図である。図１７（ａ）のように、複数の半導体チップ６０は、傾斜面２０の電極２２に接続された半導体チップ６０ａの回路面６２ａに半導体チップ６０ｂの回路面６２ｂが電気的に接続された積層型半導体チップでもよい。半導体チップ６０ｂの回路面６２ｂは、半導体チップ６０ａの回路面６２ａのうちの複数の電極６４ａが設けられた領域以外の領域に接続されている。回路面同士を接続することで、多くの電極を半田によって接続することが可能となる。半導体チップ６０ｂは、実装基板１０の溝１８に嵌め込まれていてもよいし、嵌め込まれていなくてもよい。半導体チップ６０ｂが溝１８に嵌め込まれない場合は、実装基板１０の上面のうちの半導体チップ６０ｂに対向する領域は溝１８が形成されずに平坦面となっていてもよい。なお、複数の半導体チップ６０の全てが積層型半導体チップである場合に限られず、複数の半導体チップ６０のうちの少なくとも１つの半導体チップ６０が積層型半導体チップである場合でもよい。
【００７１】
図１７（ｂ）のように、半導体チップ６０ｂに貫通配線６８が設けられ、貫通配線６８に接続された電極６４ｂが半田バンプ７０によって傾斜面２０の電極２２に接続されていてもよい。
【００７２】
図１７（ｃ）のように、２つの実装基板１０ａ、１０ｂを備え、実装基板１０ｂの傾斜面２０ｂに設けられた電極２２ｂに半導体チップ６０ｂの回路面６２ｂに設けられた電極６４ｂが半田バンプ７０で接続されていてもよい。すなわち、実装基板１０ｂは、傾斜面２０ｂを有する溝１８ｂと、内部配線１２ｂと、内部配線１２ｂに接続されて傾斜面２０ｂに設けられた複数の電極２２ｂと、を有する。半導体チップ６０ｂは、回路面６２ｂに設けられた複数の電極６４ｂが複数の電極２２ｂに接合されていてもよい。これにより、外部機器と接続することが可能な外部端子数を増やすことができる。
【実施例６】
【００７３】
図１８（ａ）は、実施例６に係る半導体装置の断面図、図１８（ｂ）は、平面図である。なお、図１８（ｂ）においては、実装基板や冷却部材などを透視して冷媒が流れる流路を点線で図示している。図１８（ａ）及び図１８（ｂ）のように、実施例６の半導体装置６００では、実装基板１０に設けられた複数の溝１８のうちの半導体チップ６０が実装された溝１８の隣の溝１８に冷却部材５０が嵌め込まれている。半導体チップ６０と冷却部材５０とは、例えば接触して配置されている。冷却部材５０の内部には、冷気や冷却水などの冷媒が流れる流路５１が設けられている。冷却部材５０は、熱伝導率の高い部材で形成されていて、例えば銅などの金属で形成されている。冷却部材５０は、溝１８の傾斜面２０に接合されていてもよいし、接合されていなくてもよい。
【００７４】
実装基板１０の内部には、冷却部材５０に設けられた流路５１に連通した流路３６が設けられている。流路３６は、実装基板１０に設けられた冷媒供給口３８と冷媒排出口４０に接続されている。冷媒供給口３８に供給された冷媒は、実装基板１０内の流路３６及び冷却部材５０内の流路５１を流通した後、冷媒排出口４０から外部に排出される。なお、図１８（ｂ）では、図の明瞭化のために、図１８（ａ）において一番左側に位置する冷却部材５０の内部に設けられた流路５１とそれに連通する流路３６のみを図示している。
【００７５】
図１９（ａ）は、実装基板の分解平面図、図１９（ｂ）は、実装基板の断面図である。図１９（ａ）及び図１９（ｂ）のように、実装基板１０は、ガラス基板からなる第１基板４２から第３基板４６が積層された基板である。第１基板４２から第３基板４６には、それぞれの基板を貫通した内部配線１２が設けられている。第１基板４２の上面には複数の溝１８が形成されている。複数の溝１８の傾斜面２０には交互に、第１基板４２を貫通する孔４８と貫通する内部配線１２が形成されている。第２基板４４には平面視で第１基板４２に形成された孔４８に重なる部分に切り欠き４９が形成されている。第２基板４４には更に貫通する内部配線１２が設けられている。第３基板４６は矩形形状をした平板であって、貫通する内部配線１２が設けられている。
【００７６】
第１基板４２から第３基板４６に設けられた内部配線１２は半田４７によって接合されている。また、第１基板４２と第２基板４４の間及び第２基板４４と第３基板４６の間には、互いの接合を強固にするためのアンダーフィル材７４が設けられている。これにより、実装基板１０の内部に孔４８と切り欠き４９からなる流路３６が形成される。
【００７７】
図２０（ａ）は、冷却部材の分解平面図、図２０（ｂ）は、冷却部材の断面図である。図２０（ａ）及び図２０（ｂ）のように、冷却部材５０は、銅板などの金属板からなる第１基板５２から第３基板５４が積層されている。第１基板５２は孔や切り欠きなどが形成されていない矩形形状をした平板である。第２基板５３は孔５５が設けられている。第３基板５４は第２基板５３に設けられた孔５５の端の部分に重なる位置に孔５６が設けられている。第１基板５２から第３基板５４は接着接合されている。これにより、冷却部材５０の内部に孔５５と孔５６からなる流路５１が形成される。なお、第１基板５２から第３基板５４は防錆剤が塗布されていてもよい。
【００７８】
実施例６によれば、半導体チップ６０の回路面６２及び回路面６２とは反対側の面の少なくとも一方の面側に、冷媒が流通する流路５１を内部に有する冷却部材５０が設けられている。これにより、半導体チップ６０を効率良く冷却することができる。冷却の点から冷却部材５０は半導体チップ６０に接していることが好ましい。
【００７９】
また、実施例６によれば、冷却部材５０は、半導体チップ６０が実装された溝１８の隣に位置する溝１８に嵌め込まれている。これにより、冷却部材５０を設けた場合でも、装置が大型化することを抑制できる。
【００８０】
また、実施例６によれば、実装基板１０の内部に、冷却部材５０の流路５１を流れる冷媒が流通する流路３６が設けられている。これにより、冷却部材５０の流路５１を流れる冷媒の供給経路を容易に確保できる。
【００８１】
なお、実施例６においては、複数の半導体チップ６０のうちの少なくとも１つの半導体チップにおいて冷却部材５０が設けられている場合でもよい。
【００８２】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００８３】
なお、以上の説明に関して更に以下の付記を開示する。
（付記１）上面に設けられ、傾斜面を有する第１溝と、内部に設けられた第１内部配線と、前記第１内部配線に接続されて前記傾斜面に設けられ、２次元的に配列された複数の第１電極と、を有する第１実装基板と、回路面に複数の第２電極をそれぞれ有する複数の半導体チップと、を備え、前記複数の半導体チップはそれぞれ、前記複数の第２電極が前記複数の第１電極に接合することで前記第１実装基板に斜めに実装されており、前記複数の半導体チップのうちの隣り合う半導体チップは平面視で一部が重なり合っている、半導体装置。
（付記２）前記第１内部配線は、前記傾斜面から前記第１実装基板の前記上面に平行な方向に延びた第１部分と前記第１実装基板の厚さ方向に延びた第２部分とを有する、付記１記載の半導体装置。
（付記３）前記第１内部配線は、前記傾斜面から前記第１実装基板の下面にかけて前記第１実装基板の厚さ方向に直線状に延びている、付記１記載の半導体装置。
（付記４）前記第１実装基板は、前記第１溝が形成されるように複数の配線基板が接着された基板であり、前記第１内部配線は、前記傾斜面から前記傾斜面に垂直な方向に延びた第１部分と前記傾斜面に平行な方向に延びた第２部分とを有する、付記１記載の半導体装置。
（付記５）前記第１実装基板は、前記第１溝が形成されるように複数の配線基板が接着された基板であり、前記第１内部配線は、前記傾斜面から前記第１実装基板の下面にかけて前記傾斜面に垂直な積層面を持つ多層配線基板の配線である、付記１記載の半導体装置。
（付記６）前記複数の半導体チップのうちの少なくとも１つは、前記回路面を有する第１半導体チップと、前記回路面に接続された他の回路面を有する第２半導体チップと、の積層型半導体チップである、付記１から５のいずれか一項記載の半導体装置。
（付記７）上面に設けられ、傾斜面を有する第２溝と、内部に設けられた第２内部配線と、前記第２内部配線に接続されて前記第２溝の前記傾斜面に設けられた複数の第３電極と、を有する第２実装基板を備え、前記第２半導体チップの前記他の回路面に設けられた複数の第４電極が前記複数の第３電極に接合されている、付記６記載の半導体装置。
（付記８）前記第１実装基板の下面に、前記第１内部配線に接続された第３内部配線を有する配線層又は配線基板を備える、付記１から７のいずれか一項記載の半導体装置。
（付記９）前記複数の半導体チップのうちの少なくとも１つの半導体チップの前記回路面及び前記回路面とは反対側の面の少なくとも一方の面側に設けられ、冷媒が流通する流路を内部に有する冷却部材を備える、付記１から８のいずれか一項記載の半導体装置。
（付記１０）前記冷却部材は、複数の前記第１溝のうちの前記半導体チップが実装された第１溝の隣に位置する第１溝に嵌め込まれている、付記９記載の半導体装置。
（付記１１）前記第１実装基板の内部に前記冷却部材に設けられた前記流路と連通して前記冷媒が流通する流路が設けられている、付記９または１０記載の半導体装置。
（付記１２）上面に複数の半導体チップが隣り合う半導体チップにおいて平面視で一部が重なり合って実装される実装基板であって、前記上面に設けられ、互いに平行な傾斜面を有する複数の溝と、内部に設けられた内部配線と、前記内部配線に接続されて前記傾斜面に設けられ、２次元的に配列された複数の電極と、を備える、実装基板。
（付記１３）傾斜面を有する複数の溝を上面に有し、内部に内部配線を有し、前記傾斜面に前記内部配線に接続され、２次元的に配列された複数の第１電極を有する実装基板を形成する工程と、回路面に複数の第２電極が設けられた複数の半導体チップを、前記複数の第２電極を前記複数の第１電極に接合することで、前記複数の半導体チップのうちの隣り合う半導体チップが平面視で一部重なるように前記実装基板に斜めに実装する工程と、を備える、半導体装置の製造方法。
（付記１４）前記実装基板を形成する工程は、平坦な上面に平行な方向に延びた第１部分と垂直な方向に延びた第２部分とを有する前記内部配線が設けられた配線基板を形成する工程と、前記配線基板の上面に前記傾斜面を有する前記複数の溝を形成すると共に、前記傾斜面で前記内部配線の前記第１部分を露出させる工程と、を含む、付記１３記載の半導体装置の製造方法。
（付記１５）前記実装基板を形成する工程は、平坦な上面から平坦な下面にかけて直線状に貫通する前記内部配線が設けられた配線基板を形成する工程と、前記配線基板の上面に前記傾斜面を有する前記複数の溝を形成すると共に、前記傾斜面で前記内部配線を露出させる工程と、を含む、付記１３記載の半導体装置の製造方法。
（付記１６）前記実装基板を形成する工程は、平坦な上面から前記上面に垂直な方向に延びた第１部分と前記上面に平行な方向に延びた第２部分とを有する前記内部配線が設けられた複数の配線基板を形成する工程と、前記複数の配線基板の上面が階段状になるように、前記複数の配線基板それぞれの上面と下面とを接着させる工程と、前記接着させる工程の後、前記複数の配線基板を下面側から切削や研削や研磨することにより、前記複数の配線基板の下面を上面に対して傾いた平坦面とする工程と、を含む、付記１３記載の半導体装置の製造方法。
（付記１７）前記実装基板を形成する工程は、平坦な上面から平坦な下面にかけて貫通する前記内部配線が設けられた複数の配線基板を形成する工程と、前記複数の配線基板の上面が階段状になるように、前記複数の配線基板の側面を接着させる工程と、前記接着させる工程の後、前記複数の配線基板を下面側から切削や研削や研磨することにより、前記複数の配線基板の下面を上面に対して傾いた平坦面とする工程と、を含む、付記１３記載の半導体装置の製造方法。
（付記１８）前記複数の配線基板を形成する工程は、前記内部配線を有する多層配線基板を積層方向を含む複数の面で分断して複数に分割することで、上面から下面にかけて貫通する前記内部配線が設けられた前記複数の配線基板を形成する、付記１７記載の半導体装置の製造方法。
（付記１９）前記複数の半導体チップを前記実装基板に実装する工程は、前記実装基板に形成された前記複数の溝に対して前記複数の半導体チップを順々に１つずつ実装する、付記１３から１８のいずれか一項記載の半導体装置の製造方法。
（付記２０）前記複数の半導体チップを前記実装基板に実装する工程は、前記実装基板に形成された前記複数の溝に対して前記複数の半導体チップをまとめて一度に実装する、付記１３から１８のいずれか一項記載の半導体装置の製造方法。
【符号の説明】
【００８４】
１０〜１０ｂ  実装基板
１２〜１２ｂ  内部配線
１４〜１４ｂ  内部配線の第１部分
１６〜１６ｂ  内部配線の第２部分
１８〜１８ｂ  溝
２０〜２０ｂ  傾斜面
２２〜２２ｂ  電極
２４〜２４ｂ  電極
２６  内部配線の第１部分
２８  内部配線の第２部分
３０  配線層
３２  配線基板
３４  配線基板
３６  流路
５０  冷却部材
５１  流路
６０  半導体チップ
６２  回路面
６４  電極
６６  貫通配線
６８  貫通配線
７０  半田バンプ
７２  半田バンプ
７６  半田バンプ
８０  多層配線基板
９０  配線層
９２  内部配線
９４  ベース基板
９６  内部配線
１００〜６００  半導体装置
【図１】
2018117074.tif 000003
【図２】
2018117074.tif 000004
【図３】
2018117074.tif 000005
【図４】
2018117074.tif 000006
【図５】
2018117074.tif 000007
【図６】
2018117074.tif 000008
【図７】
2018117074.tif 000009
【図８】
2018117074.tif 000010
【図９】
2018117074.tif 000011
【図１０】
2018117074.tif 000012
【図１１】
2018117074.tif 000013
【図１２】
2018117074.tif 000014
【図１３】
2018117074.tif 000015
【図１４】
2018117074.tif 000016
【図１５】
2018117074.tif 000017
【図１６】
2018117074.tif 000018
【図１７】
2018117074.tif 000019
【図１８】
2018117074.tif 000020
【図１９】
2018117074.tif 000021
【図２０】
2018117074.tif 000022