(57)【要約】【課題】電源の電圧が大きく変動しても、チャージポンプ回路のコンデンサの両端に異常に高い電圧がかかることのない負荷駆動回路を提供する。【解決手段】チャージポンプ回路１６は、発振部６１ａとチャージアップ部６１ｃとの間にスイッチ部６１ｂを備え、負荷駆動回路としてのハイサイドＩＰＳが静止状態にあるとき、ＭＯＳＦＥＴ７１がオンするとともに、スイッチ部６１ｂが発振部６１ａからチャージアップ部６１ｃへの信号の伝達を遮断する。スイッチ部６１ｂは、チャージアップ部６１ｃのコンデンサ７２，７３，７４に接続される発振部６１ａのインバータ回路６３，６５の出力を遮断するように配置されている。これにより、ハイサイドＩＰＳの静止時にインバータ回路６３，６５を構成するボディダイオードを介して電源の電圧ＶＣＣがコンデンサ７２，７３，７４に印加されることが防止される。【選択図】図５
2018078498.tif 000002
【特許請求の範囲】
【請求項１】
負荷のハイサイドにて前記負荷をオン・オフ駆動する負荷駆動回路において、
電源と前記負荷との間に接続されるＮチャネルのトランジスタと、
前記電源の電圧を基準とした内部電源で動作し、前記トランジスタをオン制御するときに前記電源の電圧よりも昇圧したゲート信号を生成するチャージポンプ回路と、
を備え、
前記チャージポンプ回路は、
発振回路、前記発振回路によって出力された信号を反転して第１の発振信号を出力する第１のインバータ回路および前記第１の発振信号とは互いに反転した第２の発振信号を出力する第２のインバータ回路を有する発振部と、
前記第１のインバータ回路および前記第２のインバータ回路の出力にそれぞれ接続され、前記負荷をオン駆動するとき、前記第１の発振信号および前記第２の発振信号を伝達し、前記負荷をオフ駆動するときには、前記第１の発振信号および前記第２の発振信号を遮断する第１スイッチおよび第２スイッチを有するスイッチ部と、
前記スイッチ部から伝達された前記第１の発振信号および前記第２の発振信号を受けて複数のコンデンサに充電された電圧を順次重畳して昇圧するチャージアップ部と、
を有している、負荷駆動回路。
【請求項２】
前記スイッチ部の前記第１スイッチおよび前記第２スイッチは、前記内部電源のグランド電位でオンし、前記電源の電圧でオフするＰチャネルのＭＯＳＦＥＴである、請求項１記載の負荷駆動回路。
【請求項３】
前記スイッチ部は、前記第１スイッチおよび前記第２スイッチの出力と前記チャージアップ部との間にそれぞれ配置され、前記負荷をオフ駆動するときだけ、前記第１スイッチおよび前記第２スイッチの出力を前記負荷駆動回路のグランドに接続する第３スイッチおよび第４スイッチを有する、請求項１記載の負荷駆動回路。
【請求項４】
前記スイッチ部の前記第３スイッチおよび前記第４スイッチは、前記負荷をオン駆動する入力信号が入力されたときオフし、前記負荷をオフ駆動する入力信号が入力されたときオンするＮチャネルのＭＯＳＦＥＴである、請求項３記載の負荷駆動回路。
【請求項５】
前記発振回路は、前記負荷をオン駆動する入力信号が入力されたとき前記発振回路のグランド端子に前記内部電源のグランド電位を印加し、前記負荷をオフ駆動する入力信号が入力されたとき前記発振回路の前記グランド端子に前記電源の電圧を印加する、請求項１記載の負荷駆動回路。
【請求項６】
前記Ｎチャネルのトランジスタは、ＮチャネルのＭＯＳＦＥＴまたはＮチャネルのＩＧＢＴである、請求項１記載の負荷駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は負荷駆動回路に関し、特に電源のグランド側に配置された負荷を電源の高電位側にてスイッチング制御を行う負荷駆動回路に関する。
【背景技術】
【０００２】
自動車では、モータなどの負荷をスイッチング制御する負荷駆動回路が多く搭載されている。このような車載用の負荷駆動回路としては、負荷のハイサイドに配置され、負荷を駆動する半導体スイッチとその制御回路とを集積化したハイサイドＩＰＳ（Intelligent Power Switch）が多く用いられている。このタイプの負荷駆動回路は、負荷がグランド側に接続されているので、負荷の交換の際に、感電の危険がなく安全に行えるなどの利点を有している。また、ハイサイドの負荷駆動回路の半導体スイッチには、通常、ＮチャネルのＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）が用いられている。これは、ＮチャネルのＭＯＳＦＥＴがＰチャネルのＭＯＳＦＥＴよりも単位面積当りのオン抵抗が小さいことによる。
【０００３】
ハイサイドの負荷駆動回路では、ＮチャネルＭＯＳＦＥＴの半導体スイッチが負荷よりも電源の高電位側に配置されているため、半導体スイッチをオン動作するときには、半導体スイッチのゲートに電源電圧よりも高いゲート電圧を印加する必要がある。そのため、ハイサイドの負荷駆動回路は、電源電圧よりも高いゲート電圧を生成するためのチャージポンプ回路を備えている（たとえば、特許文献１参照）。
【０００４】
この特許文献１に記載の負荷駆動回路では、チャージポンプ回路は、一端がパワー電源ＶＤＨにダイオードを介して接続された３つのコンデンサと、コンデンサの他端をそれぞれ駆動する３つのインバータと、インバータの電源である負電源ＶＤＬとを有している。負電源ＶＤＬは、パワー電源ＶＤＨの電圧を基準としたものであるので、それぞれのコンデンサが充電されたときには、約（ＶＤＬ−Ｖｆ）（Ｖｆ：ダイオードの順方向電圧）の倍数の電圧が順次コンデンサの両端にかかることになる。つまり、コンデンサの両端にかかる電圧は、パワー電源ＶＤＨの電圧に依存しないものになっている。最終段のコンデンサに充電された電圧は、半導体スイッチをオン動作させるゲート電圧として半導体スイッチのゲートに印加される。
【０００５】
一方、半導体スイッチをオフ動作させるときには、チャージポンプ回路と半導体スイッチとの間に配置されたスイッチをオフし、半導体スイッチのゲートとグランドとの間に配置されたスイッチをオンする。このとき、チャージポンプ回路の出力の電位がパワー電源ＶＤＨの電圧を抵抗分圧した電圧に固定され、コンデンサの他端の電圧は、ＶＤＨと（ＶＤＨ−ＶＤＬ）との間で変化している。このため、コンデンサの両端にかかる電圧は、高くても、ＶＤＨの電圧とＶＤＨの電圧を抵抗分圧した電圧との差の電圧となり、ＶＤＨの電圧を超えることはない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−３３０３７６号公報（段落〔００１０〕〜〔００１９〕，図１）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１に記載の負荷駆動回路は、パワー電源の電圧が変化しないことが前提であるので、電圧が大きく変動する車載バッテリをパワー電源とする場合には、一時的にせよ、コンデンサの両端にかかる電圧が規定のバッテリ電圧を超える可能性がある。これは、出力用の半導体スイッチをオフにするとき、チャージポンプ回路の出力電圧をパワー電源の電圧を抵抗分圧した電圧とするので、チャージポンプ回路の出力電圧がパワー電源の電圧に依存して変化し、これよりコンデンサの両端にかかる電圧もパワー電源の電圧に依存して変化するためである。したがって、特許文献１に記載の負荷駆動回路は、パワー電源の電圧が大きく変化してしまうような用途では、コンデンサの両端にかかる電圧がパワー電源の規定の電圧を超えてしまうという問題点があった。
【０００８】
本発明はこのような点に鑑みてなされたものであり、電源の電圧が大きく変動してしまうような用途に適用しても、コンデンサの両端に異常に高い電圧がかかることのない負荷駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明では、上記の課題を解決するために、１つの案では、負荷のハイサイドにて前記負荷をオン・オフ駆動する負荷駆動回路が提供される。この負荷駆動回路は、電源と負荷との間に接続されるＮチャネルのトランジスタと、電源の電圧を基準とした内部電源で動作し、トランジスタをオン制御するときに電源の電圧よりも昇圧したゲート信号を生成するチャージポンプ回路とを備えている。このチャージポンプ回路は、発振回路、発振回路によって出力された信号を反転して第１の発振信号を出力する第１のインバータ回路および第１の発振信号とは互いに反転した第２の発振信号を出力する第２のインバータ回路を有する発振部と、第１のインバータ回路および第２のインバータ回路の出力に接続され、負荷をオン駆動するとき、第１の発振信号および第２の発振信号を伝達し、負荷をオフ駆動するときには、第１の発振信号および第２の発振信号を遮断する第１スイッチおよび第２スイッチを有するスイッチ部と、スイッチ部から伝達された第１の発振信号および第２の発振信号を受けて複数のコンデンサに充電された電圧を順次重畳して昇圧するチャージアップ部とを有している。
【発明の効果】
【００１０】
上記構成の負荷駆動回路は、スイッチ部が負荷をオフ駆動するときに第１の発振信号および第２の発振信号を遮断するので、電源の電圧が大きく変動しても、コンデンサの両端に異常に高い電圧がかかることがなく、電源電圧の変動を受けないという利点がある。
【図面の簡単な説明】
【００１１】
【図１】ハイサイドＩＰＳの構成例を示すブロック図である。
【図２】入力回路の構成例を示す回路図である。
【図３】レベルシフト回路の構成例を示す回路図である。
【図４】内部グランド回路の構成例を示す回路図である。
【図５】チャージポンプ回路の構成例を示す回路図である。
【図６】ゲート駆動回路の構成例を示す回路図である。
【図７】ハイサイドＩＰＳの動作を示す要部のタイミングチャートである。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、ハイサイドＩＰＳに適用した場合を例に図面を参照して詳細に説明する。
図１はハイサイドＩＰＳの構成例を示すブロック図である。
【００１３】
ハイサイドＩＰＳは、図１に示したように、入力回路１１、レベルシフト回路１２、内部グランド回路１３、インバータ回路１４，１５、チャージポンプ回路１６、ゲート駆動回路１７およびパワーＭＯＳＦＥＴ１８を備えている。なお、パワーＭＯＳＦＥＴ１８をＩＧＢＴ（Insulated Gate Bipolar Transistor）に置き換えてもよい。以下ではパワーＭＯＳＦＥＴの場合について説明を行うが、ＩＧＢＴでも同じである。
【００１４】
入力回路１１は、入力端子１９に接続されて外部から供給された信号ＩＮを受ける入力端子と、信号ＩＮＬを出力する出力端子と、グランド端子２０に接続されたグランド端子とを有している。信号ＩＮは、パワーＭＯＳＦＥＴ１８をオンにするハイサイドＩＰＳの動作時にハイ（Ｈ）レベル、パワーＭＯＳＦＥＴ１８をオフにする静止時にロー（Ｌ）レベルの信号を上位の制御装置より受ける。信号ＩＮＬは、インバータ回路１４に入力され、インバータ回路１４は、信号ＩＮＬＢを出力する。
【００１５】
レベルシフト回路１２は、入力回路１１の出力端子に接続された入力端子と、電源端子２１に接続されて電圧ＶＣＣを受ける電源端子と、グランド端子２０に接続されたグランド端子と、信号ＩＮＨＢを出力する出力端子とを有している。レベルシフト回路１２は、グランド電位を基準とした信号ＩＮＬを受けて、電源の電圧ＶＣＣを基準とした信号ＩＮＨＢを出力する。この信号ＩＮＨＢは、インバータ回路１５に入力され、インバータ回路１５は、信号ＩＮＨを出力する。
【００１６】
内部グランド回路１３は、入力回路１１の出力端子に接続された第１の入力端子と、インバータ回路１５の出力端子に接続された第２の入力端子と、電源端子２１に接続された電源端子と、グランド端子２０に接続されたグランド端子と、信号ＩＧＮＤＢを出力する出力端子とを有している。内部グランド回路１３は、入力回路１１からの信号ＩＮＬとインバータ回路１５からの信号ＩＮＨとを受けて、電圧ＶＣＣを基準とした内部電源のグランド側の電位を規定する信号ＩＧＮＤＢを出力する。この信号ＩＧＮＤＢは、入力端子１９に入力される信号ＩＮのレベルに応じて電圧ＶＣＣに等しいＨレベルまたは電圧ＶＣＣから所定の電圧だけ低いＬレベルの値に切り換えられる。
【００１７】
チャージポンプ回路１６は、インバータ回路１４の出力端子に接続された第１の入力端子と、レベルシフト回路１２の出力端子に接続された第２の入力端子と、内部グランド回路１３の出力端子に接続された第１のグランド端子と、グランド端子２０に接続された第２のグランド端子と、電源端子２１に接続された電源端子とを有している。チャージポンプ回路１６は、内部グランド回路１３からの信号ＩＧＮＤＢを受けて、信号ＩＧＮＤＢがＬレベルのとき、電圧ＶＣＣより高い電圧に昇圧したゲート信号を生成し、信号ＩＧＮＤＢがＨレベルのとき、昇圧動作を停止する。
【００１８】
ゲート駆動回路１７は、ハイサイドＩＰＳの動作時に、チャージポンプ回路１６で生成されたゲート信号を受けてパワーＭＯＳＦＥＴ１８のゲートに印加する。ゲート駆動回路１７は、また、ハイサイドＩＰＳの静止時に、インバータ回路１５からの信号ＩＮＨを受けて、パワーＭＯＳＦＥＴ１８のゲート・ソース間を短絡するように制御する。
【００１９】
パワーＭＯＳＦＥＴ１８は、そのドレインが電源端子２１に接続され、ソースが出力端子２２に接続される。出力端子２２は、負荷ＬＤの一方の端子に接続され、負荷ＬＤの他方の端子は、グランドに接続されている。パワーＭＯＳＦＥＴ１８は、ハイサイドＩＰＳの動作時にオンして電圧ＶＣＣにほぼ等しい電圧の信号ＯＵＴを負荷ＬＤに供給し、ハイサイドＩＰＳの静止時には、オフする。
【００２０】
以下、ハイサイドＩＰＳを構成する各回路の具体的な構成例について説明する。
図２は入力回路の構成例を示す回路図である。
入力回路１１は、シュミットトリガインバータ回路３１とインバータ回路３２とを有している。シュミットトリガインバータ回路３１は、その入力端子がハイサイドＩＰＳの入力端子１９に接続され、出力端子がインバータ回路３２の入力端子に接続されている。これにより、入力回路１１は、入力端子１９から信号ＩＮを受けて、信号ＩＮよりも立ち上がりおよび立ち下がりのタイミングが遅れた信号ＩＮＬを出力する。シュミットトリガインバータ回路３１とインバータ回路３２の電源は、グランド電位を基準とした０ボルト（Ｖ）と５Ｖの電圧であり、信号ＩＮ，ＩＮＬはともにＨレベルが５Ｖ、Ｌレベルが０Ｖの論理信号である。
【００２１】
図３はレベルシフト回路の構成例を示す回路図である。
レベルシフト回路１２は、ＮチャネルのＭＯＳＦＥＴ４１，４２，４３とツェナーダイオード４４とを有している。ＭＯＳＦＥＴ４１は、そのゲートが入力回路１１の出力端子に接続され、ソースがハイサイドＩＰＳのグランド端子２０に接続されている。ＭＯＳＦＥＴ４１のドレインは、ＭＯＳＦＥＴ４２のソースおよびゲートに接続されている。ＭＯＳＦＥＴ４２のドレインは、ＭＯＳＦＥＴ４３のソースおよびゲートと、ツェナーダイオード４４のアノードと、このレベルシフト回路１２の出力端子とに接続されている。ＭＯＳＦＥＴ４３のドレインは、ハイサイドＩＰＳの電源端子２１と、ツェナーダイオード４４のカソードとに接続されている。
【００２２】
ＭＯＳＦＥＴ４２，４３は、デプレッション形であり、ゲートおよびソースを接続することで、ゲート・ソース間電圧＝０Ｖに対応するドレイン飽和電流を流す定電流回路として動作する。ツェナーダイオード４４は、この実施の形態では、降伏電圧が５Ｖのものを使用している。
【００２３】
レベルシフト回路１２は、信号ＩＮＬがＬレベル（０Ｖ）のとき、ＭＯＳＦＥＴ４１がオフになり、このとき、出力端子には、電圧ＶＣＣの信号ＩＮＨＢを出力する。信号ＩＮＬがＨレベル（５Ｖ）のときには、ＭＯＳＦＥＴ４１は、オンになり、出力端子には、電圧（ＶＣＣ−５Ｖ）の信号ＩＮＨＢを出力する。
【００２４】
図４は内部グランド回路の構成例を示す回路図である。
内部グランド回路１３は、前段部５１ａと出力部５１ｂとを備えている。前段部５１ａは、ＮチャネルのＭＯＳＦＥＴ５３，５５とＰチャネルのＭＯＳＦＥＴ５４とツェナーダイオード５６とを有し、出力部５１ｂは、ＮチャネルのＭＯＳＦＥＴ５７とＰチャネルのＭＯＳＦＥＴ５８，５９とを有している。これにより、内部グランド回路１３は、電源の電圧ＶＣＣを基準としてツェナーダイオード５６の電圧を出力する内部電源でもある。
【００２５】
前段部５１ａにおいて、ＭＯＳＦＥＴ５３のソースおよびゲートはハイサイドＩＰＳのグランド端子２０に接続されている。ＭＯＳＦＥＴ５３のドレインは、ＭＯＳＦＥＴ５４のドレインおよびゲートに接続されている。ＭＯＳＦＥＴ５４のソースは、ＭＯＳＦＥＴ５５のソースおよびゲートと、ツェナーダイオード５６のアノードとに接続されている。ＭＯＳＦＥＴ５５のドレインは、ツェナーダイオード５６のカソードおよびハイサイドＩＰＳの電源端子２１に接続されている。ツェナーダイオード５６は、この実施の形態では、降伏電圧が５Ｖのものを使用している。
【００２６】
出力部５１ｂにおいて、ＭＯＳＦＥＴ５７は、そのゲートが入力回路１１の出力端子に接続され、ソースがハイサイドＩＰＳのグランド端子２０に接続されている。ＭＯＳＦＥＴ５７のドレインは、ＭＯＳＦＥＴ５８のドレインに接続され、ＭＯＳＦＥＴ５８のゲートは、前段部５１ａのＭＯＳＦＥＴ５３のドレインとＭＯＳＦＥＴ５４のドレインとの接続点に接続されている。ＭＯＳＦＥＴ５８のソースは、ＭＯＳＦＥＴ５９のドレインに接続され、ＭＯＳＦＥＴ５９のゲートは、インバータ回路１５の出力端子に接続されている。ＭＯＳＦＥＴ５９のソースは、ハイサイドＩＰＳの電源端子２１に接続されている。そして、ＭＯＳＦＥＴ５８のソースとＭＯＳＦＥＴ５９のドレインとの接続点は、この内部グランド回路１３の出力端子を構成している。
【００２７】
ここで、内部グランド回路１３は、入力回路１１から信号ＩＮＬを受け、インバータ回路１５から信号ＩＮＨを受けている。ハイサイドＩＰＳの動作時、信号ＩＮＬは、Ｈレベル（５Ｖ）、信号ＩＮＨは、Ｈレベル（ＶＣＣ）であり、ハイサイドＩＰＳの静止時は、信号ＩＮＬは、Ｌレベル（０Ｖ）、信号ＩＮＨは、Ｌレベル（ＶＣＣ−５Ｖ）である。
【００２８】
ＭＯＳＦＥＴ５４のソースとＭＯＳＦＥＴ５５のソースとの接続点は、電圧ＶＣＣからツェナーダイオード５６の降伏電圧である５Ｖを差し引いた電圧（ＶＣＣ−５Ｖ）になる。このとき、ＭＯＳＦＥＴ５４がダイオード接続の構成となっているので、ＭＯＳＦＥＴ５４による電圧ドロップはＶＴＨＰ（ＰチャネルのＭＯＳＦＥＴの閾値電圧）に近い値となる。なお、インバータ回路１５の電源は、電源端子２１およびＭＯＳＦＥＴ５４のソースとＭＯＳＦＥＴ５５のソースとの接続点から取っている。
【００２９】
ハイサイドＩＰＳの動作時、出力部５１ｂのＭＯＳＦＥＴ５７はオン、ＭＯＳＦＥＴ５９はオフとなるので、ＭＯＳＦＥＴ５８がソースフォロワ回路として機能する。ＭＯＳＦＥＴ５８がソースフォロワ回路となっているので、ＭＯＳＦＥＴ５８のゲート・ソース間電圧は、ＶＴＨＰに近い値となり、これがＭＯＳＦＥＴ５４による電圧ドロップを相殺して、ＭＯＳＦＥＴ５８のソースとＭＯＳＦＥＴ５９のドレインとの接続点には、ＭＯＳＦＥＴ５４のソースとＭＯＳＦＥＴ５５のソースとの接続点の電圧（ＶＣＣ−５Ｖ）の信号ＩＧＮＤＢが出力される。
【００３０】
ハイサイドＩＰＳの静止時は、出力部５１ｂのＭＯＳＦＥＴ５７はオフ、ＭＯＳＦＥＴ５９はオンなので、ＭＯＳＦＥＴ５８のソースとＭＯＳＦＥＴ５９のドレインとの接続点には、電圧ＶＣＣの信号ＩＧＮＤＢが出力される。
【００３１】
図５はチャージポンプ回路の構成例を示す回路図である。
チャージポンプ回路１６は、発振部６１ａと、スイッチ部６１ｂと、チャージアップ部６１ｃとを備えている。発振部６１ａは、発振回路６２と、インバータ回路（第１のインバータ回路）６３と、インバータ回路６４と、インバータ回路（第２のインバータ回路）６５とを有している。スイッチ部６１ｂは、ＰチャネルのＭＯＳＦＥＴ（第１および第２スイッチ）６６，６７とＮチャネルのＭＯＳＦＥＴ（第３および第４スイッチ）６８，６９とを有している。チャージアップ部６１ｃは、ＰチャネルのＭＯＳＦＥＴ７０と、ＮチャネルのＭＯＳＦＥＴ７１と、コンデンサ７２，７３，７４と、ダイオード７５〜８０と、保護ダイオード８１，８２，８３とを有している。
【００３２】
発振部６１ａにおいて、発振回路６２は、ハイサイドＩＰＳの電源端子２１に接続された電源端子、内部グランド回路１３の出力端子に接続されたグランド端子および矩形波の発振信号を出力する出力端子を有する自励発振回路である。発振回路６２の出力端子は、インバータ回路６３，６４の入力端子に接続され、インバータ回路６４の出力端子は、インバータ回路６５の入力端子に接続されている。インバータ回路６３，６４，６５は、発振回路６２と同様に、ハイサイドＩＰＳの電源端子２１および内部グランド回路１３の出力端子に接続されている。したがって、この発振部６１ａは、内部グランド回路１３の信号ＩＧＮＤＢが電圧（ＶＣＣ−５Ｖ）のとき、発振動作を行い、信号ＩＧＮＤＢが電圧ＶＣＣのとき、発振動作が停止される。
【００３３】
スイッチ部６１ｂにおいて、ＰチャネルのＭＯＳＦＥＴ６６，６７は、そのソースが発振部６１ａのインバータ回路６３，６５の出力端子にそれぞれ接続されている。ＭＯＳＦＥＴ６６，６７のゲートは、レベルシフト回路１２の信号ＩＮＨＢを受けるチャージポンプ回路１６の第２の入力端子に接続されている。ＮチャネルのＭＯＳＦＥＴ６８，６９は、そのドレインがＰチャネルのＭＯＳＦＥＴ６６，６７のドレインにそれぞれ接続されている。ＭＯＳＦＥＴ６８，６９のゲートは、インバータ回路１４が出力する信号ＩＮＬＢを受けるチャージポンプ回路１６の第１の入力端子に接続されている。ＭＯＳＦＥＴ６８，６９のソースは、ハイサイドＩＰＳのグランド端子２０に接続されている。これにより、このスイッチ部６１ｂは、電圧ＶＣＣの信号ＩＮＨＢを受けているとき、発振部６１ａの出力を遮断し、電圧（ＶＣＣ−５Ｖ）の信号ＩＮＨＢを受けているとき、発振部６１ａの出力をチャージアップ部６１ｃに伝達する。また、スイッチ部６１ｂは、Ｈレベル（５Ｖ）の信号ＩＮＬＢを受けているとき、ＭＯＳＦＥＴ６６，６７のドレインをハイサイドＩＰＳのグランド端子２０に接続し、Ｌレベル（０Ｖ）の信号ＩＮＬＢを受けているとき、何もしない。
【００３４】
チャージアップ部６１ｃにおいて、ＰチャネルのＭＯＳＦＥＴ７０は、そのソースをハイサイドＩＰＳの電源端子２１に接続し、ゲートをこのチャージポンプ回路１６にて信号ＩＧＮＤＢを受ける第１のグランド端子に接続している。ＭＯＳＦＥＴ７０のドレインは、ダイオード７５，７７，７９のアノードに接続され、ダイオード７５，７７，７９のカソードは、コンデンサ７２，７３，７４の一方の端子に接続されている。コンデンサ７２，７４の他方の端子は、スイッチ部６１ｂのＭＯＳＦＥＴ６６のドレインに接続され、コンデンサ７３の他方の端子は、スイッチ部６１ｂのＭＯＳＦＥＴ６７のドレインに接続されている。ダイオード７５のカソードとコンデンサ７２の一方の端子との接続点には、ダイオード７６のアノードが接続され、ダイオード７７のカソードとコンデンサ７３の一方の端子との接続点には、ダイオード７６のカソードが接続されている。ダイオード７７のカソードとコンデンサ７３の一方の端子との接続点には、ダイオード７８のアノードが接続され、ダイオード７９のカソードとコンデンサ７４の一方の端子との接続点には、ダイオード７８のカソードが接続されている。ダイオード７９のカソードとコンデンサ７４の一方の端子との接続点には、ダイオード８０のアノードが接続され、ダイオード８０のカソードは、このチャージポンプ回路１６の出力端子を構成している。ダイオード８０のカソードには、ＮチャネルのＭＯＳＦＥＴ７１のドレインが接続され、ＭＯＳＦＥＴ７１のソースは、チャージポンプ回路１６の第２のグランド端子を介してハイサイドＩＰＳのグランド端子２０に接続されている。
【００３５】
なお、コンデンサ７２，７３，７４には、保護ダイオード８１，８２，８３がそれぞれ並列に接続されている。これらの保護ダイオード８１，８２，８３は、コンデンサ７２，７３，７４に過大な電圧がかからないように念のために設けたものである。
【００３６】
このチャージアップ部６１ｃは、信号ＩＧＮＤＢがＬレベル（ＶＣＣ−５Ｖ）となるとき（ハイサイドＩＰＳの動作時）だけ昇圧動作をする。すなわち、発振部６１ａのインバータ回路６３が出力する信号（第１の発振信号）ＯＳＣ１がＬレベル（ＶＣＣ−５Ｖ）のとき、コンデンサ７２は、電源端子２１からＭＯＳＦＥＴ７０およびダイオード７５を介して給電され、端子電圧が約（５Ｖ−Ｖｆ）の電圧まで充電される。なお、Ｖｆは、ダイオードの順方向電圧である。
【００３７】
次に、信号ＯＳＣ１が反転してＨレベル（ＶＣＣ）になると、コンデンサ７２の他方の端子に電圧ＶＣＣが印加されるので、コンデンサ７２の端子電圧は、先に充電された電圧（５Ｖ−Ｖｆ）に電圧（５Ｖ）が重畳されて約（２×５Ｖ−Ｖｆ）になる。このとき、次段のコンデンサ７３の他端は、インバータ回路６５が出力する信号（第２の発振信号）ＯＳＣ２がＬレベル（ＶＣＣ−５Ｖ）であるので、コンデンサ７３の端子電圧は、約２×（５Ｖ−Ｖｆ）に充電されることになる。
【００３８】
次に、信号ＯＳＣ２が反転してＨレベル（ＶＣＣ）になると、コンデンサ７３の他方の端子に電圧ＶＣＣが印加されるので、コンデンサ７３の端子電圧は、約（３×５Ｖ−２Ｖｆ）になる。このとき、最終段のコンデンサ７４の他端は、インバータ回路６３の出力する信号ＯＳＣ１がＬレベル（ＶＣＣ−５Ｖ）であるので、コンデンサ７４の端子電圧は、約３×（５Ｖ−Ｖｆ）になる。この約３×（５Ｖ−Ｖｆ）に昇圧された電圧は、ダイオード８０を介し、ゲート信号ＧＳとしてこのチャージポンプ回路１６から出力される。
【００３９】
一方、ハイサイドＩＰＳの静止時では、内部グランド回路１３からの信号ＩＧＮＤＢがＨレベル（ＶＣＣ）となる。このとき、発振部６１ａの内部グランド電位が電源の電圧ＶＣＣと等しくなるので、発振部６１ａはその発振動作を停止する。また、ＭＯＳＦＥＴ６６，６７がオフすることにより、スイッチ部６１ｂは、チャージアップ部６１ｃを発振部６１ａから切り離す。これととともに、昇圧された電圧が蓄積されているチャージアップ部６１ｃは、ＭＯＳＦＥＴ６８，６９がオンすることによりコンデンサ７２，７３，７４の他方の端子に接続されているラインを、ＭＯＳＦＥＴ７１がオンすることによりダイオード８０のカソードを、それぞれグランドに落としている。したがって、それぞれのコンデンサ７２，７３，７４の端子電圧は、瞬間的にほぼ０Ｖまで低下し、高電圧のまま維持されることがない。
【００４０】
特に、このチャージポンプ回路１６は、ハイサイドＩＰＳの静止時に、インバータ回路６３，６５の出力をスイッチ部６１ｂのＭＯＳＦＥＴ６６，６７で切り離している。これにより、一方の端子がグランド電位になっているコンデンサ７２，７３，７４の他方の端子に、信号ＩＧＮＤＢのＨレベル（ＶＣＣ）の電圧がかかることがない。すなわち、インバータ回路６３，６５は、通常、ＣＭＯＳ（Complementary MOS）で構成されているので、ＭＯＳＦＥＴ６６，６７がないと、内部グランド回路１３からの信号ＩＧＮＤＢがＨレベル（ＶＣＣ）のとき、インバータ回路６３，６５を構成するＮチャネルのＭＯＳＦＥＴが有するボディダイオードを介して、電圧ＶＣＣがコンデンサ７２，７３，７４の他方の端子に印加されてしまうが、ＭＯＳＦＥＴ６６，６７をオフすることによりこれを回避することができる。したがって、たとえ、電圧ＶＣＣが不可避的に異常に高くなったとしても、その電圧ＶＣＣがコンデンサ７２，７３，７４に印加されることはないので、コンデンサ７２，７３，７４を高電圧から確実に保護することができる。また、このチャージポンプ回路１６では、コンデンサ７２，７３，７４の他方の端子は、ＭＯＳＦＥＴ６６，６７による切り離しによりフローティング状態になる。これを避けるために、ＭＯＳＦＥＴ６８，６９は、コンデンサ７２，７３，７４の他方の端子を強制的にグランドに接続するようにしている。
【００４１】
図６はゲート駆動回路の構成例を示す回路図である。
ゲート駆動回路１７は、抵抗９１と、ＰチャネルのＭＯＳＦＥＴ９２と、デプレッション形でＮチャネルのＭＯＳＦＥＴ９３，９４と、ＮチャネルのＭＯＳＦＥＴ９５と、ツェナーダイオード９６と、ダイオード９７とを有している。
【００４２】
ゲート駆動回路１７において、抵抗９１の一方の端子は、チャージポンプ回路１６が出力するゲート信号ＧＳを受ける入力端子に接続され、抵抗９１の他方の端子は、パワーＭＯＳＦＥＴ１８のゲートに接続する出力端子に接続されている。ＰチャネルのＭＯＳＦＥＴ９２は、そのソースをハイサイドＩＰＳの電源端子２１に接続し、ゲートをインバータ回路１５からの信号ＩＮＨを受ける入力端子に接続している。ＭＯＳＦＥＴ９２のドレインは、ＮチャネルのＭＯＳＦＥＴ９３のドレインに接続されている。ＭＯＳＦＥＴ９３は、そのゲートを自身のソースに接続し、さらに、ＭＯＳＦＥＴ９４のドレインに接続している。ＭＯＳＦＥＴ９４は、そのゲートを自身のソースに接続し、さらに、ＭＯＳＦＥＴ９４のソースは、ハイサイドＩＰＳの出力端子２２に接続されている。ＭＯＳＦＥＴ９３のソースとＭＯＳＦＥＴ９４のドレインとの接続点は、ＮチャネルのＭＯＳＦＥＴ９５のゲートとツェナーダイオード９６のカソードとに接続され、ツェナーダイオード９６のアノードは、ハイサイドＩＰＳの出力端子２２に接続されている。ＭＯＳＦＥＴ９５は、そのドレインを抵抗９１の他方の端子に接続し、ソースをハイサイドＩＰＳの出力端子２２に接続している。ダイオード９７は、そのカソードを抵抗９１の他方の端子に接続し、アノードをハイサイドＩＰＳの出力端子２２に接続している。
【００４３】
ゲート駆動回路１７は、ハイサイドＩＰＳの動作時に、チャージポンプ回路１６から電圧ＶＣＣを昇圧したゲート信号ＧＳが抵抗９１の一方の端子に入力され、抵抗９１を介してその他方の端子からパワーＭＯＳＦＥＴ１８のゲートに供給される。これにより、パワーＭＯＳＦＥＴ１８はオンし、負荷ＬＤに電圧ＶＣＣを供給する。このとき、信号ＩＮＨは、Ｈレベル（ＶＣＣ）の電圧が入力されているので、ＭＯＳＦＥＴ９２はオフされており、したがって、パワーＭＯＳＦＥＴ１８のゲート・ソース間に配置されたＭＯＳＦＥＴ９５もオフである。
【００４４】
ハイサイドＩＰＳの静止時では、抵抗９１の一方の端子に入力されるゲート信号ＧＳは、グランド電位であり、ＭＯＳＦＥＴ９２に入力される信号ＩＮＨは、Ｌレベル（ＶＣＣ−５Ｖ）である。これにより、パワーＭＯＳＦＥＴ１８はオフする。また、ＭＯＳＦＥＴ９２がオン、ＭＯＳＦＥＴ９５がオンして、パワーＭＯＳＦＥＴ１８のゲート・ソース間を短絡するので、パワーＭＯＳＦＥＴ１８のオフ動作をさらに確実なものとしている。
【００４５】
次に、以上の構成のハイサイドＩＰＳにおける全体の動作について図７のタイミングチャートを参照しながら詳細に説明する。
図７はハイサイドＩＰＳの動作を示す要部のタイミングチャートである。この図７においては、上から、信号ＩＮ、信号ＩＮＬ、信号ＩＮＬＢ、信号ＩＮＨ、信号ＩＮＨＢ、信号ＩＧＮＤＢ、信号ＯＳＣ１および信号ＯＳＣ２を示している。
【００４６】
まず、入力端子１９にＬレベル（０Ｖ）の信号ＩＮが入力されているとき、パワーＭＯＳＦＥＴ１８がオフ動作されてハイサイドＩＰＳは静止している。すなわち、信号ＩＮがＬレベル（０Ｖ）のとき、入力回路１１が出力する信号ＩＮＬもＬレベル（０Ｖ）である。このＬレベル（０Ｖ）の信号ＩＮＬは、インバータ回路１４により反転されてＨレベル（５Ｖ）の信号ＩＮＬＢとなるとともに、レベルシフト回路１２によりレベルシフトされてＨレベル（ＶＣＣ）の信号ＩＮＨＢとなる。このＨレベル（ＶＣＣ）の信号ＩＮＨＢは、インバータ回路１５により反転されてＬレベル（ＶＣＣ−５Ｖ）の信号ＩＮＨとなる。
【００４７】
内部グランド回路１３では、Ｌレベル（０Ｖ）の信号ＩＮＬが入力されることで、ＭＯＳＦＥＴ５７がオフし、また、Ｌレベル（ＶＣＣ−５Ｖ）の信号ＩＮＨが入力されることでＭＯＳＦＥＴ５９がオンする。これにより、内部グランド回路１３は、Ｈレベル（ＶＣＣ）の信号ＩＧＮＤＢを出力する。
【００４８】
チャージポンプ回路１６は、内部グランド電位として電源端子２１の電圧ＶＣＣと同じＨレベル（ＶＣＣ）の信号ＩＧＮＤＢが入力されることで、発振部６１ａが発振動作を停止する。このとき、スイッチ部６１ｂは、Ｈレベル（ＶＣＣ）の信号ＩＮＨＢが入力されることで、ＭＯＳＦＥＴ６６，６７がオフし、Ｈレベル（５Ｖ）の信号ＩＮＬＢが入力されることで、ＭＯＳＦＥＴ６８，６９がオンする。スイッチ部６１ｂのＭＯＳＦＥＴ６８，６９がオンしていることで、チャージアップ部６１ｃに入力される信号ＯＳＣ１，ＯＳＣ２は、グランド電位にされる。また、チャージアップ部６１ｃでは、Ｈレベル（ＶＣＣ）の信号ＩＧＮＤＢが入力されることで、ＭＯＳＦＥＴ７０がオフする。そして、チャージアップ部６１ｃでは、Ｈレベル（５Ｖ）の信号ＩＮＬＢが入力されることで、ＭＯＳＦＥＴ７１がオンし、ゲート信号ＧＳは、グランド電位にされる。すなわち、コンデンサ７２，７３，７４の両端子は、いずれもグランド電位にされ、ハイサイドＩＰＳの電源の電圧ＶＣＣに依存しない。したがって、電圧ＶＣＣが大きく変動したとしても、パワーＭＯＳＦＥＴ１８をオフにするハイサイドＩＰＳの静止時に、コンデンサ７２，７３，７４の両端子に過大電圧が印加されることはない。
【００４９】
ゲート駆動回路１７では、グランド電位のゲート信号ＧＳが入力されることで、パワーＭＯＳＦＥＴ１８がオフし、インバータ回路１５からＬレベル（ＶＣＣ−５Ｖ）の信号ＩＮＨが入力されることで、ＭＯＳＦＥＴ９２，９５がオンする。ＭＯＳＦＥＴ９５がオンすることで、パワーＭＯＳＦＥＴ１８のゲート・ソース間の電位が速やかにほぼ０Ｖとなり、パワーＭＯＳＦＥＴ１８のオフ状態をより確実なものにする。
【００５０】
次に、入力端子１９にＨレベル（５Ｖ）の信号ＩＮが入力されると、パワーＭＯＳＦＥＴ１８がオンし、ハイサイドＩＰＳは動作される。すなわち、信号ＩＮがＨレベル（５Ｖ）のとき、入力回路１１が出力する信号ＩＮＬもＨレベル（５Ｖ）である。このＨレベル（５Ｖ）の信号ＩＮＬは、インバータ回路１４により反転されてＬレベル（０Ｖ）の信号ＩＮＬＢとなり、また、レベルシフト回路１２によりレベルシフトされてＬレベル（ＶＣＣ−５Ｖ）の信号ＩＮＨＢとなる。このＬレベル（ＶＣＣ−５Ｖ）の信号ＩＮＨＢは、インバータ回路１５により反転されてＨレベル（ＶＣＣ）の信号ＩＮＨにされる。
【００５１】
内部グランド回路１３では、Ｈレベル（５Ｖ）の信号ＩＮＬが入力されることで、ＭＯＳＦＥＴ５７がオンし、また、Ｈレベル（ＶＣＣ）の信号ＩＮＨが入力されることでＭＯＳＦＥＴ５９がオフする。これにより、内部グランド回路１３は、Ｌレベル（ＶＣＣ−５Ｖ）の信号ＩＧＮＤＢを出力する。
【００５２】
チャージポンプ回路１６は、内部グランド電位としてＬレベル（ＶＣＣ−５Ｖ）の信号ＩＧＮＤＢが入力されることで、発振部６１ａが発振動作をする。このとき、スイッチ部６１ｂは、Ｌレベル（ＶＣＣ−５Ｖ）の信号ＩＮＨＢが入力されることで、ＭＯＳＦＥＴ６６，６７がオンし、Ｌレベル（０Ｖ）の信号ＩＮＬＢが入力されることで、ＭＯＳＦＥＴ６８，６９がオフする。したがって、信号ＩＮがＬレベル（０Ｖ）からＨレベル（５Ｖ）に変化すると、発振部６１ａからチャージアップ部６１ｃに入力される信号ＯＳＣ１，ＯＳＣ２は、静止時のグランド電位からスタートし、信号ＯＳＣ１がＬレベル（ＶＣＣ−５Ｖ）に変化した場合、信号ＯＳＣ２は、Ｈレベル（ＶＣＣ）に変化する。その後、信号ＯＳＣ１，ＯＳＣ２は、互いに反転した状態の信号になる。したがって、チャージアップ部６１ｃでは、チャージアップ動作が行われ、昇圧されたゲート信号ＧＳが出力される。
【００５３】
ゲート駆動回路１７では、昇圧されたゲート信号ＧＳが入力されることで、パワーＭＯＳＦＥＴ１８がオンし、負荷ＬＤに電圧ＶＣＣを印加する。このとき、インバータ回路１５からＨレベル（ＶＣＣ）の信号ＩＮＨが入力されていることで、ＭＯＳＦＥＴ９２がオフし、ＭＯＳＦＥＴ９３，９４，９５がオフする。ＭＯＳＦＥＴ９５がオフすることで、パワーＭＯＳＦＥＴ１８がＭＯＳＦＥＴ９５により強制的にオフされることがなくなる。
【００５４】
なお、この実施の形態では、チャージポンプ回路１６の発振部６１ａは、発振動作を停止させるとき、電圧ＶＣＣの信号ＩＧＮＤＢを受けるように構成されている。これは、電圧ＶＣＣの信号ＩＧＮＤＢを受けている間、発振部６１ａの発振動作を停止させて消費電力を低減するためのものである。したがって、消費電力の低減を考慮しない場合、ハイサイドＩＰＳを静止するときに、必ずしも発振部６１ａの発振動作を停止する必要はなく、発振動作を継続させていてもよい。また、スイッチ部６１ｂにおいても、ＭＯＳＦＥＴ６６，６７をオフしているときにＭＯＳＦＥＴ６８，６９をオンさせているが、このＭＯＳＦＥＴ６８，６９についても、必ずしも必要となるものではない。さらに、チャージアップ部６１ｃにおいて、コンデンサ７２，７３，７４には、保護ダイオード８１，８２，８３が並列に設けられているが、この保護ダイオード８１，８２，８３についても、必ず必要となるものではなく、省略することができる。
【符号の説明】
【００５５】
１１  入力回路
１２  レベルシフト回路
１３  内部グランド回路
１４，１５  インバータ回路
１６  チャージポンプ回路
１７  ゲート駆動回路
１８  パワーＭＯＳＦＥＴ
１９  入力端子
２０  グランド端子
２１  電源端子
２２  出力端子
３１  シュミットトリガインバータ回路
３２  インバータ回路
４１，４２，４３  ＭＯＳＦＥＴ
４４  ツェナーダイオード
５１ａ  前段部
５１ｂ  出力部
５３，５４，５５，５７，５８，５９  ＭＯＳＦＥＴ
５６  ツェナーダイオード
６１ａ  発振部
６１ｂ  スイッチ部
６１ｃ  チャージアップ部
６２  発振回路
６３，６４，６５  インバータ回路
６６，６７，６８，６９，７０，７１  ＭＯＳＦＥＴ
７２，７３，７４  コンデンサ
７５〜８０  ダイオード
８１，８２，８３  保護ダイオード
９１  抵抗
９２，９３，９４，９５  ＭＯＳＦＥＴ
９６  ツェナーダイオード
９７  ダイオード
【図１】
2018078498.tif 000003
【図２】
2018078498.tif 000004
【図３】
2018078498.tif 000005
【図４】
2018078498.tif 000006
【図５】
2018078498.tif 000007
【図６】
2018078498.tif 000008
【図７】
2018078498.tif 000009