(57)【要約】      （修正有）【課題】素子の実装不良を防止し、かつ、素子実装の際の位置決め精度を高める基板構造を有する半導体装置を提供する。【解決手段】半導体装置１０Ａは、素子搭載面１１Ｓを有する搭載基板１１と、素子搭載面上に配されており土台パッド１３Ａと上面に金属層１３Ｂを有する素子搭載パッド１３と、素子搭載パッド上に搭載されており、かつ、上面に素子搭載面の面内方向において対向する二辺に沿った方向に配列され、かつ、互いに離間した複数の半導体層１５Ｂを有する支持基板１５Ａを含む半導体素子１５とを有する。土台パッドの上面には、二辺に沿った方向において隣接している複数の半導体層間の領域の下に設けられ、かつ、両端部がそれぞれ二辺の各々に達している第１の溝を含む溝構造が形成されている。【選択図】図４
2018078135.tif 000002
【特許請求の範囲】
【請求項１】
素子搭載面を有する搭載基板と、
前記素子搭載面上に配されており、上面に金属層を有し、かつ当該上面に各々が互いに前記素子搭載面の面内方向において対向する二辺を有する素子搭載パッドと、
前記素子搭載パッド上に搭載されており、かつ、上面に前記二辺に沿った方向に複数配列されかつ互いに離間した複数の半導体層を有する支持基板を含む半導体素子と有し、
前記素子搭載パッドの上面には、前記二辺に沿った方向において隣接している前記複数の半導体層間の領域の下に設けられかつ両端部がそれぞれ前記二辺の各々に達している第１の溝を含む溝構造が形成されていることを特徴とする半導体装置。
【請求項２】
前記複数の半導体層は、前記支持基板の上面の面内方向において前記二辺と垂直な方向に複数配列され、前記溝構造は、前記二辺と垂直な方向において隣接している前記複数の半導体層間の領域の下に設けられかつ両端部がそれぞれ前記二辺の各々にまで至らずに終端している第２の溝が形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記素子搭載面上に、前記素子搭載面に垂直な方向から見て、前記第１の溝の両端部から連続して形成されている基板溝を有していることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記溝構造は、前記素子搭載面の面内方向において前記二辺に垂直な前記素子搭載パッドの中心線に対して対称な形状を有していることを特徴とする請求項１乃至３のいずれか１つに記載の半導体装置。
【請求項５】
前記溝構造は、前記二辺に沿った方向の前記素子搭載パッドの中心線に対して対称な形状を有していることを特徴とする請求項１乃至４のいずれか１つに記載の半導体装置。
【請求項６】
前記素子搭載パッドは、前記素子搭載面上に、前記二辺に沿った方向において複数配列されていることを特徴とする請求項１乃至５のいずれか１つに記載の半導体装置
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に発光素子等の半導体素子を搭載する基板構造を有する半導体装置に関する。
【背景技術】
【０００２】
半導体素子を有する電子機器は、例えば、半導体素子をはんだ等の導電性接着剤を用いて基板上に実装することで形成される。この実装の際に、余剰の導電性接着剤によって素子の実装不良が発生したり、配線の短絡等が発生したりするという問題があった。
【０００３】
特許文献１には、はんだ付け用のパッドに、スルーホール又は凹部からなるはんだ溜りが形成されている基板が開示されている。また、特許文献２には、２つある表面実装用のランドの各々から伸長する導体パターンの一方に第３のランドを形成し、はんだ溜りを防止する構成が開示されている。特許文献３には、発光素子アレイの載置箇所に導電性接着剤を溜める凹部が形成されている基板が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−８７３９３号公報
【特許文献２】特開平５−２６７８３３号公報
【特許文献３】特開平９−１７４９２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１乃至３に記載のような基板の金属パッド（ランド）に、底部に接合用の金属層が形成された素子を、当該金属パッドと当該接合用の金属層とをフラックス等の還元剤を介して溶融接合する場合を考える。この場合、接合処理において、液状のフラックスは、金属パッド上から不均一に外方に流れ出し、それにつられて素子が動いてしまうために、素子の実装精度が悪くなるという問題があった。
【０００６】
また、素子を近接して複数並置する場合、接合時に、隣り合う素子の接合に用いられているフラックス同士が接触し一体となってしまうことで、隣り合う素子が互い接近してしまうという問題があった。
【０００７】
本発明は上記した点に鑑みてなされたものであり、素子の実装不良を防止し、かつ素子実装の際の位置決め精度を高めることが可能な基板構造を有する半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上述した目的を達成するため、本発明の半導体装置は、素子搭載面を有する搭載基板と、前記素子搭載面上に配されており、上面に金属層を有し、かつ当該上面に各々が互いに前記素子搭載面の面内方向において対向する二辺を有する素子搭載パッドと、前記素子搭載パッド上に搭載されており、かつ、上面に前記二辺に沿った方向に複数配列されかつ互いに離間した複数の半導体層を有する支持基板を含む半導体素子と有し、前記素子搭載パッドの上面には、前記二辺に沿った方向において隣接している前記複数の半導体層間の領域の下に設けられかつ両端部がそれぞれ前記二辺の各々に達している第１の溝を含む溝構造が形成されていることを特徴とする。
【図面の簡単な説明】
【０００９】
【図１Ａ】実施例１の半導体装置の基板構造の平面図である。
【図１Ｂ】実施例１の半導体装置の基板構造の部分側面図である。
【図１Ｃ】実施例１の半導体装置の基板構造の側面図である。
【図２】実施例１の基板構造に半導体素子を搭載する際の部分平面図である。
【図３】実施例１の基板構造に半導体素子を搭載する際の部分側面図である。
【図４】半導体装置の部分側面図である。
【図５】変形例の半導体装置の基板構造の部分平面図である。
【図６】変形例の半導体装置の基板構造の部分平面図である。
【図７】変形例の半導体装置の基板構造の部分平面図である。
【図８】変形例の半導体装置の基板構造の部分平面図である。
【図９】変形例の半導体装置の基板構造の部分側面図である。
【００１０】
以下に本発明の好適な実施例を詳細に説明する。なお、以下の説明及び添付図面においては、実質的に同一または等価な部分には同一の参照符号を付している。
【実施例】
【００１１】
[基板構造]
以下に、本実施例の半導体装置に用いる基板構造１０について説明する。
【００１２】
図１Ａは、基板構造１０の平面図である。図１Ｂは、基板構造１０の部分的な側面図である。図１Ｃは、図１Ｂとは異なった方向から見た基板構造１０の側面図である。以下の説明においては、１の基板上に半導体素子を一列に３つ配置する基板構造を例にして説明する。
【００１３】
搭載基板としての基板１１は、平坦面である素子搭載面１１Ｓを一方の面に有するＳｉ基板である。なお、基板１１は、他の材料からなる基板でもよく、ＡｌＮ等の焼結体基板、または樹脂基板であってもよい。
【００１４】
素子搭載パッド１３は、素子搭載面１１Ｓに設けられており、互いに対向する二辺ＲＳを有する矩形の平面形状を有している。素子搭載パッド１３は、素子搭載面１１Ｓの半導体素子が搭載される領域の各々に互いに離間して形成されている。すなわち、素子搭載パッド１３は、素子搭載面１１Ｓ上に互いに離間して一列に配列されている。素子搭載パッド１３は、素子搭載面１１Ｓ上において、配列方向と二辺ＲＳの方向が平行となるように配列されている。
【００１５】
なお、素子搭載パッド１３の配列方向に沿った素子搭載パッド１３の各々の中心線をＸＣとする。すなわち、中心線ＸＣに沿った方向が、素子搭載パッド１３の配列方向である。
【００１６】
本実施例では、一例として、素子搭載パッド１３は一直線に配列されており、３つの素子搭載パッド１３の中心線ＸＣが共通となっている場合を示している。また、素子搭載パッド１３の配列方向と垂直な方向の素子搭載パッド１３の各々の中心線をＹＣとする。また、当該実施例においては、上述のように半導体素子を一列に３つ配置する場合を例としているので、素子搭載パッド１３も、一列に３つ配されている。
【００１７】
素子搭載パッド１３の上面には、半導体層配置領域Ｒが設けられている。半導体層配置領域Ｒは、素子搭載パッド１３の上面において、中心線ＸＣに沿った方向に２列に配されている。本実施例においては、半導体層配置領域Ｒは、１列に２つ配されている。すなわち、本実施例においては、半導体層配置領域Ｒは、素子搭載パッド１３の上面に４つ配されている。
【００１８】
素子搭載パッド１３の上面には、細長い溝であるパッド溝１３Ｇが形成されている。パッド溝１３Ｇは、中心線ＸＣ方向において隣接する半導体層配置領域素子Ｒの間の領域に形成されている溝部Ｇ１を有している。換言すれば、溝部Ｇ１は搭載面１１Ｓの面内方向において、中心線ＹＣに沿った方向、すなわち素子搭載パッド１３の二辺ＲＳと垂直に伸長している。
【００１９】
溝部Ｇ１は、端部の各々が二辺ＲＳにまで達するように形成されている。また、パッド溝１３Ｇは、中心線ＹＣ方向において隣接する半導体層配置領域Ｒの間の領域に形成されている溝部Ｇ２を有している。溝部Ｇ２は、溝部Ｇ１の中央から、素子搭載面１１Ｓの面内方向において、中心線ＸＣに沿った方向、すなわち素子搭載パッド１３の二辺ＲＳと平行な方向に伸長している。溝部Ｇ２は、素子搭載パッド１３の上面内で終端しており、素子搭載パッド１３の端部にまでは達していない。
【００２０】
上述のように、パッド溝１３Ｇは、互いに垂直に伸長するＧ１及びＧ２からなる十字型の平面形状を有している。言い換えれば、素子搭載パッド１３の上面には、上記十字型のパッド溝１３Ｇによって区切られている４つの半導体層配置領域Ｒが設けられている。
【００２１】
図１Ｂに、中心線ＹＣに沿った方向から見た側面図を示す。図１Ｂにおいては、３つの素子搭載パッド１３のうち、中央の素子搭載パッド１３及びその周辺を拡大して示している。図１Ｂに示すように、素子搭載パッド１３は、Ａｕ、Ｃｕ等の金属材料からなる土台パッド１３Ａ及び土台パッド１３Ａ上に形成された接合パッド１３Ｂを有している。土台パッド１３Ａは、ＡｕまたはＣｕ等の金属材料を、フォトリソグラフィによるパターニング等によって素子搭載面１１Ｓ上に成膜することで形成されている。
【００２２】
土台パッド１３Ａの上面には、細長い直方体状の溝である土台パッド溝１３ＡＧが形成されている。土台パッド溝１３ＡＧは、パッド溝１３Ｇに対応した平面形状を有している。すなわち、土台パッド溝１３ＡＧは、素子搭載面１１Ｓの面内方向において素子搭載パッド１３の二辺ＲＳと垂直な方向に伸長している第１の溝部としての溝部ＡＧ１及び溝部ＡＧ１の中央から素子搭載パッド１３の二辺ＲＳに平行に伸長している第２の溝部としての溝部ＡＧ２からなっている。換言すれば、土台パッド溝１３ＡＧは、互いに垂直に伸長するＡＧ１及びＡＧ２からなる十字型の平面形状を有している。
【００２３】
溝部ＡＧ１は、上述の溝部Ｇ１と同様に、各々の端部が、二辺ＲＳ（図１Ａ参照）にまで達するように形成されている。また、溝部ＡＧ２は、土台パッド１３Ａの上面内で終端しており、土台パッド１３の端部にまでは達していない。パッド溝１３Ｇと同様に、土台パッド溝１３ＡＧは、素子搭載パッド１３の中心線ＸＣ及び中心線ＹＣに対して対称に形成されている。
【００２４】
土台パッド溝１３ＡＧは、土台パッド１３Ａの上面を、例えば機械加工研削することによって形成されている。また、土台パッド溝１３ＡＧは、土台パッド溝１３Ａの上面をウェットエッチングまたはドライエッチングすることによって形成されてもよい。
【００２５】
接合パッド１３Ｂは、土台パッド１３Ａ上に形成されている金属材料からなる層である。接合パッド１３Ｂは、例えば、ＡｕＳｎからなっている。接合パッド１３Ｂは、ＡｕＳｎ等の金属材料を、フォトリソグラフィによるパターニング等によって土台パッド１３Ａ上に成膜することで形成されている。
【００２６】
接合パッド１３Ｂは、土台パッド１３Ａ上に一様に金属材料を成膜して形成されている。そのため、接合パッド１３Ｂの表面、すなわち素子搭載パッド１３の上面には、土台パッド１３Ａ上面の土台パッド溝１３ＡＧ由来の形状である溝構造として、上述したパッド溝１３Ｇが形成されている。
【００２７】
上述のように、接合パッド溝１３Ｇは、土台パッド溝１３ＡＧ由来の形状である。従って、パッド溝１３Ｇは、土台パッド溝１３ＡＧと同様に、細長い直方体状の溝となっている。
【００２８】
基板溝１１Ｇは、基板１１の素子搭載面１１Ｓに形成されている溝である。基板溝１１Ｇは、素子搭載面１１Ｓと垂直な方向から見て（以下、「上面視において」ともいう）、パッド溝１３Ｇの溝部Ｇ１両端部から溝部Ｇ１と連続して伸長している。また、基板溝１１Ｇは、二辺ＲＳから、二辺ＲＳと垂直な方向すなわち素子搭載パッド１３の配列方向と垂直な方向に伸長している。
【００２９】
図１Ｃに、中心線ＸＣに沿った方向から見た側面図を示す。図１Ａ及び図１Ｃに示すように、基板溝１１Ｇは、パッド溝１３Ｇの両端部の直下にある素子搭載表面１１Ｓから形成されて、上面視において、二辺ＲＳと垂直な方向、すなわち素子搭載パッド１３の配列方向と垂直に伸長し、素子搭載表面１１Ｓの端部に到達せずに終端する。
【００３０】
なお、図１Ｂに示すように、基板溝１１Ｇの幅Ｗ１は、上面視においてパッド溝１３Ｇに接している端部において、パッド溝１３Ｇの溝部Ｇ１の幅Ｗ２よりも大きいことが好ましい。これは、後述する半導体装置の製造において、溝部Ｇ１の端部から流れ出すフラックスが、素子搭載面１１Ｓの基板溝１１Ｇ以外の領域に流れ出るのを防止するためである。
【００３１】
[半導体装置及びその製造]
以下に、基板１１上に発光素子等の半導体素子を搭載して製造する半導体装置１０Ａ及びその製造について説明する。ここでは、半導体素子として発光素子を搭載する場合を例に説明する。
【００３２】
図２に、基板１１上に半導体素子１５を載置した際の部分平面図を示す。この平面図においては、図１Ａに示した３つ素子搭載パッド１３のうちの１つ及びその周辺部のみを示す。また、図３に図２の中心軸ＹＣに沿った方向から見た基板１１及び半導体素子１５の側面図を示す。
【００３３】
図２に示すように、半導体素子１５は、Ｓｉ等からなる支持基板１５Ａ、及び支持基板１５Ａの一方の面上に形成されている活性層（図示せず）を有する半導体層１５Ｂを有している。半導体素子１５においては、半導体層１５Ｂが発光部となる。半導体層１５Ｂは、半導体装置１０Ａの駆動時、例えばＬＥＤ装置としての点灯動作時に、発光して熱を発生する。
【００３４】
支持基板１５Ａの平面形状は、素子搭載パッド１３の平面形状と略同一になっている。半導体層１５Ｂは、中心線ＸＣ及び中心線ＹＣの各々に沿って２つずつ、計４つ配されている。支持基板１５Ａは、上面視において全体が素子搭載パッド１３と重なるように配され、半導体層配置領域Ｒ上に半導体層１５Ｂが持ち来される。言い換えれば、半導体層配置領域Ｒは、発光素子１５が素子搭載パッド１３上に搭載される際に、半導体層１３Ｂの直下に存在するように設けられている。
【００３５】
図２及び図３に示すように、基板１１上に半導体素子１５を搭載する際には、まず、素子搭載パッド１３上に還元・固定材としての液体であるフラックスＦＬを塗布する。その後、塗布したフラックスＦＬ上に、ダイボンダ等を用いて半導体素子１５を載置する。
【００３６】
図３に示すように、半導体素子１５は、支持基板１５Ａの当該一方の面と反対側にある他方の面上に設けられた接合層１５Ｃを有している。接合層１５Ｃは、接合パッド１３Ｂを形成する金属と共晶する金属、例えばＡｕまたはＡｕＳｎ等から形成されている。接合層１５Ｃは、接合パッド１３Ｂと同一の平面形状を有している。
【００３７】
半導体素子１５は、接合パッド１３Ｂの上面と接合層１５Ｃの表面が対向するように素子搭載パッド１３上に載置する。この載置の際、上記塗布の際にパッド溝１３Ｇ内にフラックスＦＬが行き渡っていない場合には、この載置の際にフラックスＦＬが接合パッド溝１３Ｇ内に行き渡ってもよい。
【００３８】
また、余剰のフラックスＦＬがある場合には、当該余剰のフラックスＦＬがパッド溝１３Ｇの溝部Ｇ１から素子搭載パッド１３の側面に向かって押し出される。押し出されたフラックスＦＬは、溝部Ｇ１の端部から素子搭載パッド１３の側面を伝って基板溝１１Ｇに流れ込み、基板溝１１Ｇ内に溜まる。
【００３９】
この載置の後、半導体素子１５が載置された基板１１を、例えば恒温炉に投入して加熱し、接合パッド１３Ｂと接合層１５Ｃとを共晶させる等、接合パッド１３Ｂ及び接合層１５Ｃを金属接合させることにより、半導体素子１５を素子搭載パッド１３上に固定する。この接合固定の際、加熱によって接合パッド１３Ｂは溶融する。
【００４０】
この加熱による接合固定時の接合パッド１３Ｂの溶融が進む前の初期段階において、接合パッド１３Ｂ上に塗布されたフラックスＦＬは、溶融してパッド溝１３Ｇを含む接合パッド１３Ｂの表面にさらに行き渡る。
【００４１】
この際、余剰のフラックスＦＬがある場合には、図２中の矢印の方向に流れ出る。すなわち、当該余剰のフラックスがパッド溝１３Ｇから素子搭載パッド１３の二辺ＲＳに沿った側面に向かって押し出される。言い換えれば、余剰のフラックスは、素子搭載表面１１Ｓ上の隣接する素子搭載パッド１３の間の領域に流れ出さない。
【００４２】
押し出されたフラックスＦＬは、素子搭載パッド１３の側面を伝って基板溝１１Ｇに流れ込み、基板溝１１Ｇ内に溜まる。すなわち、基板溝１１Ｇは、押し出されたフラックスＦＬを溜めるフラックス溜りとして機能する。
【００４３】
なお、上述のように、基板溝１１Ｇの幅Ｗ１は、パッド溝１３Ｇの直下において、パッド溝１３Ｇの幅Ｗ２よりも大きいことが好ましい（図２参照）。このようにすることで、パッド溝１３Ｇの端部から流れ出すフラックスが、素子搭載面１１Ｓの基板溝１１Ｇ以外の領域に流れ出るのを防止することができる。
【００４４】
図４に、当該固定によって完成した半導体装置１０Ａの一部側面図を示す。図４は、図３と同様に、図２の中心軸ＹＣに沿った方向から見た側面図である。図４に示すように、上記半導体素子１５の固定時の加熱によって、接合パッド１３Ｂは溶融し、接合パッド１３が土台パッド溝１３ＡＧを完全に埋め込み、接合パッド１３の上面が平坦になる。
【００４５】
これにより、載置時よりも接合パッド１３Ｂと接合層１５Ｃの接触面積が広くなった状態で接合固定されることになり、接合パッド１３Ｂと接合層１５Ｃとの強固な接合が実現される。
【００４６】
また、土台パッド１３Ａに土台パッド溝１３ＡＧが形成されている故に、接合パッド１３Ｂと土台パッド溝１３ＡＧの接触面積は、土台パッド１３ＡＧの上面が平坦な場合よりも大きくなる。これにより、接合パッド１３Ｂと土台パッド溝１３Ａとの接合強度が高くなり、かつ接合パッド１３Ｂと土台パッド１３Ａとの間の熱抵抗も低くなる。
【００４７】
ここで、上述に例示したように、土台パッド１３ＡをＡｕ、Ｃｕ等の高熱伝導率の材料で形成し、接合パッド１３Ｂをこれらよりも熱伝導率の低い材料であるＡｕＳｎで形成した場合を考える。
【００４８】
上述のように、基板構造１０においては、パッド溝１３Ｇが形成されていない領域に半導体層配置領域Ｒが設けられている。さらに、半導体層配置領域Ｒは、発光素子１５が素子搭載パッド１３上に搭載される際に、半導体層１３Ｂの直下に存在するように設けられている。
【００４９】
これによって、発光素子１５が素子搭載パッド１３上に搭載された際に、半導体層１５Ｂの直下の領域において、接合パッド１３Ｂの厚さ及び土台パッド１３Ａの厚さが一定となっている。すなわち、半導体層１５Ｂの直下の領域において、半導体層１５Ｂに接している素子搭載パッド１３の上面と下面との間の熱抵抗が、素子搭載面１１Ｓの面内方向で一定となっている。
【００５０】
このことにより、半導体装置１０Ａの駆動時に半導体層１５Ｂから発せられる熱が均等に基板１１に向かって移動し、素子搭載面１１Ｓの面内方向において、半導体層１５Ｂの温度が均等となる。
【００５１】
従って、半導体層１５内の温度ムラによる素子搭載面１１Ｓの面内方向における輝度の変化を低減することが可能である。また、半導体層１５Ｂ内の温度が部分的に上昇することによる、半導体層１５Ｂの変質、特性の変化または発光素子１５に設けられる電極の変質等を防止することが可能である
また、発光素子１５が素子搭載パッド１３上に搭載された際に、半導体層１５Ｂの直下において、熱伝導率の悪い材料からなる接合パッド１３Ｂの厚さがパッド溝１３Ｇが形成されている領域よりも薄くなっている。
【００５２】
これにより、半導体層１５Ｂから素子搭載パッド１３の下面との間の熱抵抗が低く保たれ、半導体装置１０Ａの駆動時に半導体層１５Ｂから発せられる熱が、素子搭載パッド１３を介して外部に良好に放散される。
【００５３】
なお、半導体装置１０Ａにおける半導体素子１５への給電は、ワイヤボンディング等で半導体素子１５の電極（図示せず）と基板１１上または外部の給電電極（図示せず）とを接続することで適宜行うこととしてもよい。
【００５４】
上述のように、本実施例の基板１１に半導体素子１５を搭載する場合、半導体素子１５を接合パッド１３上に載置する際及びその後の加熱による接合固定の初期段階において、フラックスＦＬの流動性が増す。流動性が増したフラックスＦＬは、中心線ＸＣ及びＹＣに対して対称となるように形成されているパッド溝１３Ｇを介して、基板溝１１Ｇ内に流れ込み、そこに溜まる（図中破線斜線部分）。
【００５５】
すなわち、フラックスＦＬは、素子搭載パッド１３上の対称に形成されているパッド溝１３Ｇ内から基板溝１１Ｇ内に均等に流れ込む。この際、素子搭載パッド１３上から基板溝１１Ｇの各々への流れ込むフラックスＦＬにより、半導体素子１５をパッド溝１３Ｇの伸長方向に沿った方向に移動させる力が発生する。この際、パッド溝１３Ｇの溝部Ｇ１の端部以外の部分からは、フラックスＦＬは流れ出ない。
【００５６】
なお、パッド溝１３Ｇの溝部Ｇ１の端部の各々から流れ出したフラックスＦＬは、それぞれ別個の基板溝１１Ｇに流れ込む。そのため、パッド溝１３Ｇの異なった端部から流れ出たフラックス同士が接することはない。また、隣り合う素子搭載パッド１３上から流れ出たフラックスの流れ同士が合流することもない。このことによって、対称に形成されたパッド溝１３Ｇの異なった端部の各々から流れ出るフラックスの流れが互いに対して不均等になることが防止され得る。
【００５７】
また、二辺ＲＳのパッド溝１３Ｇの端部以外の領域（図１参照）からは流れ出るフラックスＦＬ流れは発生せず、当該領域においては、半導体素子１５の移動を阻止する力が発生する。従って、二辺ＲＳのパッド溝１３Ｇの端部以外の領域が半導体素子１５の移動を妨げ、半導体素子１５の移動に対するストッパーとして機能することとなる。
【００５８】
また、パッド溝１３Ｇが素子搭載パッド１３の中心線ＸＣに対して対称に形成されているため、パッド溝１３Ｇの溝部Ｇ１の伸長方向に沿って半導体素子１５を移動させる力は互いに打ち消し合う。従って、基板１１への搭載の際、すなわち半導体素子１５の加熱による接合固定の際、半導体素子１５は、素子搭載パッド１３の上面からずれることなく素子搭載パッド１３上に固定される。換言すれば、半導体素子１５を所定の位置、すなわち本実施例における素子搭載パッド１３上に精確に配置することが可能である。
【００５９】
このように、実施例１の基板構造１０及び発光装置１０Ａによれば、半導体素子１５を所望の位置に精確に配置することが可能である。従って、基板１１上に多数の半導体素子１５を配列する際、半導体素子１５を精確に、高密度に配列することが可能となり、半導体装置の高集積度化が可能となる。
【００６０】
また、実施例１の基板構造１０及び発光装置１０Ａによれば、半導体層１５Ｂにおける温度ムラ及び部分的な温度上昇を防止することが可能である。このことにより、素子搭載面１１Ｓの面内方向における半導体層１５Ｂの輝度ムラを防止することが可能である。また、半導体層１５Ｂの変質、特性の変化または発光素子１５に設けられる電極の変質等を防止することが可能である
[他の実施例]
上記実施例においては、素子搭載パッド１３上に半導体層配置領域Ｒを２行２列に４つ形成する場合、すなわち、支持基板１５Ａ上に半導体層１５Ｂを２行２列に４つ形成する場合について図示して説明した。しかし、半導体層配置領域Ｒは、搭載する発光素子１５の支持基板１５Ａ上に形成される半導体層１５Ｂの数及び配置合わせて変更される。
【００６１】
半導体層１５Ｂが中心線ＸＣまたは中心線ＹＣに沿って３以上配列される、半導体層配置領域Ｒが中心線ＸＣまたは中心線ＹＣに３以上配列されることもあり得る。この場合、中心線ＸＣまたはＹＣに沿って隣接する半導体層１５Ｂの間の領域、すなわち半導体層配置領域Ｒの間の各領域に溝部Ｇ１及び溝部Ｇ２が形成され得る。
【００６２】
図５に、中心線ＸＣ方向に沿って３つ、中心線ＹＣ方向に沿って２つ半導体配置領域Ｒを形成した基板構造１０の上面図を示す。なお、上記説明における図２と同様に図中矢印の方向が余剰のフラックスＦＬの流れる方向である。
【００６３】
この場合、中心線ＸＣに沿った方向に隣接する半導体配置領域Ｒの間の領域に、それぞれ溝部Ｇ１を一本形成する。また、基板溝１１Ｇは、上面視において、パッド溝１３Ｇのそれぞれの溝部Ｇ１の両端部から溝部Ｇ１と連続して伸長している。
【００６４】
すなわち、溝部Ｇ１は、ＸＣ方向に沿った方向に配列されている半導体層配置領域Ｒの数をＸとするとＸ−１本形成され得る。また、溝部Ｇ２は、ＹＣ方向に沿った方向に配列されている半導体層配置領域Ｒの数をＹとするとＹ−１本形成され得る。
【００６５】
上記実施例においては、半導体層配置領域Ｒの間に形成された溝部Ｇ１及び溝部Ｇ２を含むパッド溝１３Ｇを例に説明した。しかし、パッド溝１３Ｇにさらに溝部を追加してもよい。
【００６６】
例えば、図６に示すように、素子搭載パッド１３上面の中心線ＹＣに沿った端部領域に、中心線ＸＣに沿って伸長する溝部Ｇ３を形成してもよい。また、図７に示すように、素子搭載パッド１３の上面の周囲に沿って伸長する溝部Ｇ４を形成してもよい。このようにすることで、パッド溝１３Ｇに保持可能なフラックスの量を増加させることができ、素子搭載パッド１３上から基板１１上に流れ出るフラックスの量を減少させることが可能である。
【００６７】
なお、上述のように素子搭載パッド１３上面の端部領域に溝部Ｇ３または溝部Ｇ４のような溝を形成する場合、これらの溝部は上面視において半導体層配置領域Ｒと一部重なっていてもよい。なんとなれば、発光素子１５の周縁部において、発光部としての半導体層１５Ｂの温度が上昇し、他の部分との輝度に差が出たとしてもあまり目立たないからである。
【００６８】
また、上記実施例においては、基板溝１１Ｇが、１つのパッド溝１３Ｇの両端部の直下にある素子搭載表面１１Ｓから形成され、フラックス溜りとして機能する場合について説明した。しかし、隣接する素子搭載パッド１３から流れ出るフラックスＦＬ同士が接しないようにするために、他の構造をとることも可能である。
【００６９】
図８に、基板溝１１Ｇの平面形状を変更した基板構造１０の部分平面図を示す。なお、図８は、図２と同様に素子搭載パッド１３のうちの１つのみを示した図である。また、上記説明における図２と同様に図中矢印の方向が余剰のフラックスＦＬの流れる方向である。
【００７０】
図８の例においては、素子搭載表面１１Ｓに基板溝１１Ｇによって囲まれたフラックス溜りとしてのフラックス溜り領域１１ＡＲを形成する。なお、基板溝１１Ｇの平面形状以外は、実施例１の基板構造１０と同様である。
【００７１】
図８の例において、基板溝１１Ｇの各々は、上面視において、両端部が中心線ＹＣから見て、パッド溝１３Ｇの端部よりも外側の二辺ＲＳの２つの領域の各々に接するように形成されている。すなわち、素子搭載表面１１Ｓに、素子搭載パッド１３の側面及び基板溝１１Ｇによって囲まれたフラックス溜り領域１１ＡＲが形成されている。
【００７２】
図８の基板構造１０においては、半導体素子１５の素子搭載パッド１３への接合固定時の加熱の際に、素子搭載パッド１３上からパッド溝１３Ｇを介して流れ出たフラックスは、フラックス溜り領域１１ＡＲに至る。
【００７３】
フラックス溜り領域ＡＲは、基板溝１１Ｇによって囲まれているために、フラックス溜り領域１１ＡＲに流れ出たフラックスは、基板溝１１Ｇよりも外には流れ出ない。従って、１の素子搭載パッド１３上から流れ出たフラックスが、隣接する他の素子搭載パッド１３から流れ出たフラックスと接することを防止することが可能である。このことによって、パッド溝１３Ｇの各々から流れ出るフラックスの流れが不均一になることが防止され得る。
【００７４】
また、このようにすることで、実施例１の場合よりも多くの余剰のフラックスが発生しても隣接する他の素子搭載パッド１３から流れ出たフラックス同士の接触を防止することが可能である。従って、フラックスの塗布の際の誤差許容量が大きくなり、フラックスの塗布量の管理が容易となり、ひいては半導体装置１０Ａの製造時の歩留まりを向上させることができる。
【００７５】
また、パッド溝１３Ａ上記実施例においては、パッド１３Ａの底部が所定の深さであるように図示して説明した。しかし、パッド溝１３Ｇの深さは変更自在である。
【００７６】
図９に、パッド溝１３Ｇの深さを変更した場合の一例の基板構造１０を中心線ＹＣに沿って方向から見た側面図を示す。このように、パッド溝１３Ｇが、土台パッド１３Ａの下面に達していてもよい。すなわち、土台パッド１３Ａが溝部Ｇ１によって切断されていてもよい。言い換えれば、互いに離間した複数の土台パッド上に１の発光素子１５を搭載することとしてもよい。
【００７７】
また、上述の実施例においては、１つの基板１１上に、半導体素子１５を載置する素子搭載パッド１３を一列に３つ配する構成を例に説明したが、素子搭載パッド１３は、一列に１つ、２つまたは４つ以上配することとしてもよい。また、１つの基板１１上に複数列の素子搭載パッド１３を形成することとしてもよい。
【００７８】
また、上記実施例においては、素子搭載パッド１３の表面（上面）形成されている半導体層配置領域Ｒが、中心線ＸＣ及びＹＣに対して対称に形成されていることとした。すなわちパッド溝１３Ｇが、中心線ＸＣ及び中心線ＹＣに対して対称に形成されていることとした。
【００７９】
しかし、半導体層配置領域Ｒは、素子搭載パッド１３に搭載される発光素子１５の半導体層１５Ｂの平面配置によって自在に変更され得る。よって、半導体層１５Ｂの平面配置が、中心線ＸＣまたは中心線ＹＣに対して対称でない場合には、パッド溝１３Ｇも中心線ＸＣまたは中心線ＹＣに対して対称に形成されていなくともよい。
【００８０】
また、上記実施例においては、基板溝１１Ｇが形成されている場合を例に説明したが、基板溝１１Ｇは形成されていなくともよい。この場合でも、余剰のフラックスＦＬがある場合には、図２の図中矢印の方向に、パッド溝１３Ｇから素子搭載表面１１Ｓに流れ出る。従って、半導体素子１５の接合固定時に、余剰フラックスによって、半導体素子１５が素子搭載パッド１３に対して移動することを防止することが可能である。
【００８１】
また、基板溝１１Ｇがない場合でも、当該余剰のフラックスがパッド溝１３Ｇから素子搭載パッド１３の上記二辺ＲＳに沿った側面に向かって押し出される。言い換えれば、余剰のフラックスは、素子搭載表面１１Ｓ上の隣接する素子搭載パッド１３の間の領域に直接流れ出さない。従って、隣接する素子搭載パッド１３から流れ出たフラックス同士が接する可能性は低く、フラックスの流れの均一性が低下することを防止することが可能である。
【００８２】
また、上述の実施例及び変形例における、パッド溝１３Ｇ及び基板溝１１Ｇの平面形状は、適宜組み合わせることが可能である。
【００８３】
また、上記実施例においては、接合パッド１３をＡｕＳｎで形成し、接合層１５ＣをＡｕまたはＡｕＳｎで形成するとした。しかし、接合パッド１３及び接合層１５Ｃは、これらが加熱により、互いに、例えば共晶すること等により、接合可能な組み合わせであれば他の材料で形成されていてもよい。
【００８４】
また、上述の実施例においては、中心線ＸＣに沿って伸長し、素子搭載パッド１３上の端部に至らずに終端している溝部Ｇ２が形成されている場合を例に説明した。しかし、素子搭載パッド１３上に発光素子１５を搭載する際にフラックスを逃がすためには、パッド溝１３Ｇが溝部Ｇ１を少なくとも１つ含めばよい。すなわち、溝部Ｇ２は形成されていなくとも良い。
【００８５】
上述した実施例における種々の構成及び材料等は、例示に過ぎず、用途及び製造される装置等に応じて、適宜選択することができる。
【００８６】
また、上述の実施例においては、基板構造及び当該基板構造に半導体素子を搭載する半導体装置について説明したが、本発明の基板構造は、半導体装置以外にも適用可能である。すなわち、本発明の基板構造は、半導体素子以外の素子をフラックスを介して接合する場合にも利用可能である。また、本発明の基板構造は、半導体素子またはそれ以外の素子を、接着固定時に液状化させるタイプの接着剤を用いて搭載する場合にも利用可能である。
【符号の説明】
【００８７】
１０  基板構造
１０Ａ  半導体装置
１１  基板
１１Ｇ  基板溝
１１Ｓ  素子搭載面
１１ＡＲ  フラックス溜り領域
１３  素子搭載パッド
１３Ａ  土台パッド
１３Ｂ  接合パッド
１３ＡＧ  土台パッド溝
１３Ｇ  パッド溝
１５  半導体素子
ＦＬ  フラックス
Ｇ１  溝部
Ｇ２  溝部
ＡＧ１  溝部
ＡＧ２  溝部
【図１Ａ】
2018078135.tif 000003
【図１Ｂ】
2018078135.tif 000004
【図１Ｃ】
2018078135.tif 000005
【図２】
2018078135.tif 000006
【図３】
2018078135.tif 000007
【図４】
2018078135.tif 000008
【図５】
2018078135.tif 000009
【図６】
2018078135.tif 000010
【図７】
2018078135.tif 000011
【図８】
2018078135.tif 000012
【図９】
2018078135.tif 000013