(57)【要約】【課題】直列接続された複数のインダクタが１チップ化されたインダクタ部品において、高周波領域でのインピーダンスを向上させる。【解決手段】巻芯部１２の長手方向での単位長さあたりのワイヤ１７のターン数を巻き密度としたとき、ワイヤ１７の巻き密度の互いに異なる複数のインダクタ領域Ｌ１〜Ｌ３が、巻芯部１２の長手方向に沿って配列しており、巻き密度の比較的低い低密度インダクタ領域Ｌ３が巻き密度の比較的高い第１および第２の高密度インダクタ領域Ｌ１およびＬ２に挟まれて位置している。【選択図】図１
2018082105.tif 000002
【特許請求の範囲】
【請求項１】
長手方向に延びる巻芯部を有するコアと、
前記巻芯部において螺旋状に巻回された、少なくとも１本のワイヤと、
前記ワイヤの各端部に電気的に接続された、１対の端子電極と、
を備え、
前記巻芯部の長手方向での単位長さあたりの前記ワイヤのターン数を巻き密度としたとき、前記ワイヤの巻き密度の互いに異なる複数のインダクタ領域が、前記巻芯部の前記長手方向に沿って配列しており、前記巻き密度の比較的低い低密度インダクタ領域が前記巻き密度の比較的高い第１および第２の高密度インダクタ領域に挟まれて位置している、
インダクタ部品。
【請求項２】
前記第１の高密度インダクタ領域の前記巻芯部において占める長さと前記第２の高密度インダクタ領域の前記巻芯部において占める長さとは互いに異なる、請求項１に記載のインダクタ部品。
【請求項３】
前記第１の高密度インダクタ領域の前記巻芯部において占める長さと前記第２の高密度インダクタ領域の前記巻芯部において占める長さとは互いに同じである、請求項１に記載のインダクタ部品。
【請求項４】
前記第１の高密度インダクタ領域の巻き密度と前記第２の高密度インダクタ領域の巻き密度とは互いに異なる、請求項１ないし３のいずれかに記載のインダクタ部品。
【請求項５】
前記第１の高密度インダクタ領域の巻き密度と前記第２の高密度インダクタ領域の巻き密度とは互いに同じである、請求項１ないし３のいずれかに記載のインダクタ部品。
【請求項６】
前記第１および第２の高密度インダクタ領域に挟まれた前記低密度インダクタ領域は、前記巻芯部の前記長手方向における中央部に位置している、請求項１ないし５のいずれかに記載のインダクタ部品。
【請求項７】
前記ワイヤは、前記低密度インダクタ領域では単層巻きにされ、前記高密度インダクタ領域では多層巻きにされている、請求項１ないし６のいずれかに記載のインダクタ部品。
【請求項８】
前記ワイヤとして、前記１対の端子電極間に接続された１本のワイヤを備え、１本の前記ワイヤが、前記低密度インダクタ領域では単層巻きにされ、前記高密度インダクタ領域では多層巻きにされている、請求項７に記載のインダクタ部品。
【請求項９】
前記ワイヤとして、前記１対の端子電極間に接続された複数本のワイヤを備え、前記低密度インダクタ領域では、前記複数本のワイヤが順次配列されながら単層巻きにされ、前記高密度インダクタ領域では、前記複数本のワイヤが多層巻きにされている、請求項７に記載のインダクタ部品。
【請求項１０】
前記コアは、磁性体からなり、かつ前記巻芯部の各端部にそれぞれ設けられた１対の鍔部を備える、ドラム状コアであり、
前記１対の鍔部間に渡された、磁性体からなる板状コアをさらに備える、
請求項１ないし９のいずれかに記載のインダクタ部品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インダクタ部品に関するもので、特に、コアの巻芯部上にワイヤを巻回した構造を有する巻線型のインダクタ部品に関するものである。
【背景技術】
【０００２】
たとえば、特開２００４−３６３１７８号公報（特許文献１）に記載されるように、巻線型のインダクタ部品は、磁性体からなるコアの巻芯部上にワイヤを巻回した構造を有している。また、特許文献１に記載のインダクタ部品は、基本的に、１個のコアにおいて、１個のインダクタを構成している。
【０００３】
巻線型のインダクタ部品の等価回路は、図５のように表わされる。図５に示すように、インダクタ部品の等価回路には、基本要素である本来のインダクタンスＬのほかに、巻回されたワイヤの線間で発生する分布容量（浮遊容量）等によってもたらされるキャパシタンスＣがインダクタンスＬに対して並列に加わる。なお、実際には、インダクタ部品の等価回路には、直列／並列抵抗も入るが、説明をわかりやすくするため、図５では、抵抗の図示が省略されている。
【０００４】
このようなインダクタ部品では、インダクタンスＬ値の大きなものは、一般的に、上述した分布容量である等価並列キャパシタンスＣ値も大きい。すなわち、インダクタンスＬ値が大きいということは、ワイヤが並走する長さが長いということであり、それは、また、等価並列キャパシタンスＣ値についてコンデンサ電極の平行長が長いということになり、コンデンサ電極の対向面積が大きいことを意味し、その結果、等価並列キャパシタンスＣ値が大きくなる。そのため、インダクタンスＬ値の大きなインダクタ部品では、低周波インピーダンスが高いが、高周波インピーダンスが低くなる。言い換えると、低周波で特性が良いものは、高周波での特性が悪い。
【０００５】
そこで、広帯域にわたって良好な特性が必要となる場合、Ｌ値の大きなインダクタ部品とＬ値の小さなインダクタ部品とを用意し、これらを直列に接続することによって、全体的に広帯域化する手法が考えられる。
【０００６】
たとえば、特開２０１０−２３２９８８号公報（特許文献２）には、一端が電源に接続され、他端が所定の周波数帯を使用する広帯域な高周波信号を増幅する増幅回路に接続され、直流のバイアス電流を供給する、広帯域バイアス回路が記載されている。この広帯域バイアス回路は、増幅回路の入力側の接続点および出力側の接続点の少なくともいずれか一方に直列に接続された３段以上のインダクタを備えている。特許文献２の段落０００５および０００８には、このように３段以上といった多数のインダクタを用いて広帯域な信号に対応可能とすることが記載され、また、特許文献２の段落００３４および００４４ならびに請求項２には、上記３段以上のインダクタのうち、高周波ライン側の接続点に最も近い１段目のインダクタのＬ値を最小とし、低周波ライン（または直流ライン）、すなわち電源側の２段目以降のインダクタのＬ値を互いに同じか順次大きくすることが記載されている。
【０００７】
図６には、特許文献２に記載の技術に従って、インダクタ部品としての３個のチップインダクタ１〜３が、ランド４および５を介して直列接続されながら、高周波ライン６と低周波ライン７との分岐部に実装された状態が模式的に平面図で示されている。
【０００８】
高周波ライン６には、たとえば数ＧＨｚ以上の高周波信号が流れる。他方、低周波ライン７には、たとえば電源電流のような低周波（または直流）電流が流れる。そして、チップインダクタ１〜３は、高周波信号が低周波ライン７に進入したり、逆に低周波（または直流）電流が高周波ライン６に進入したりすることを阻止するように作用する。
【０００９】
ここで、３個のチップインダクタ１〜３のうち、チップインダクタ３が最も小さなＬ値を有し、チップインダクタ１および２がより大きなＬ値を有し、チップインダクタ１とチップインダクタ２との間では、チップインダクタ２がチップインダクタ１よりも小さいＬ値を有しているとすれば、最も小さなＬ値を有するチップインダクタ３が高周波ライン４に最も近く、続いて、チップインダクタ２、チップインダクタ１の順に直列接続される。これは、高周波ライン６には高周波信号が通っているので、高周波に対応していないインダクタ、すなわち、大きなＬ値を有するチップインダクタ１を高周波信号に近づけてしまうと、アイソレーションの劣化など、思わぬ結果を生むと考えられ、合理的と見られていた。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００４−３６３１７８号公報
【特許文献２】特開２０１０−２３２９８８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図７には、上述したチップインダクタ１〜３についてのインピーダンス−周波数特性が示されている。図７に示した特性測定に用いた、チップインダクタ１のＬ値は４７μＨ、チップインダクタ２のＬ値は１０μＨ、チップインダクタ３のＬ値は３．５μＨであった。図７において、チップインダクタ１単独のインピーダンス−周波数特性はＡで示され、チップインダクタ２単独のインピーダンス−周波数特性はＢで示され、チップインダクタ３単独のインピーダンス−周波数特性はＣで示され、チップインダクタ１〜３を直列接続したときのインピーダンス−周波数特性はＤで示されている。
【００１２】
前述したように、広帯域にわたって良好な特性を得ようとして、これらチップインダクタ１〜３を直列接続したとしても、図７においてＤで示すように、共振周波数と共振周波数との間でインピーダンスの落ち込みが発生することがわかった。
【００１３】
このように、図６に示すような従来の構成では、図７に示すように、広帯域にわたって良好な特性を得ることは困難である。
【００１４】
そこで、この発明の目的は、広帯域にわたって高いインピーダンスを確保できる新しい構成のインダクタ部品を提供しようとすることである。
【００１５】
この発明の他の目的は、直列接続された複数のインダクタを１チップ化したインダクタ部品を提供しようとすることである。
【課題を解決するための手段】
【００１６】
この発明は、長手方向に延びる巻芯部を有するコアと、巻芯部において螺旋状に巻回された、少なくとも１本のワイヤと、ワイヤの各端部に電気的に接続された、１対の端子電極と、を備える、インダクタ部品に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００１７】
すなわち、この発明に係るインダクタ部品は、巻芯部の長手方向での単位長さあたりのワイヤのターン数を巻き密度としたとき、ワイヤの巻き密度の互いに異なる複数のインダクタ領域が、巻芯部の長手方向に沿って配列しており、巻き密度の比較的低い低密度インダクタ領域が巻き密度の比較的高い第１および第２の高密度インダクタ領域に挟まれて位置していることを特徴としている。
【００１８】
この発明に係るインダクタ部品によれば、１個のコアにおいて複数のインダクタが構成される。すなわち、複数のインダクタが１チップ化される。
【００１９】
この発明において、求められる特性に応じて、第１の高密度インダクタ領域の巻芯部において占める長さと第２の高密度インダクタ領域の巻芯部において占める長さとが互いに異なっていても、あるいは、互いに同じであってもよい。
【００２０】
また、この発明において、求められる特性に応じて、第１の高密度インダクタ領域の巻き密度と第２の高密度インダクタ領域の巻き密度とは互いに異なっていても、あるいは、互いに同じであってもよい。
【００２１】
この発明において、第１および第２の高密度インダクタ領域に挟まれた低密度インダクタ領域は、巻芯部の長手方向における中央部に位置していることが好ましい。この構成によれば、低密度インダクタ領域を無理なく第１および第２の高密度インダクタ領域に挟まれるように位置させることができるとともに、１チップ化されたインダクタ部品について方向性をほとんどなくすことができる。
【００２２】
この発明において、好ましくは、ワイヤは、低密度インダクタ領域では単層巻きにされ、高密度インダクタ領域では多層巻きにされる。この構成によれば、ワイヤの巻き密度の変更を、単層巻きと多層巻きとの選択により容易に実現することができる。また、ワイヤを隣り合うターン間で接するように巻回しても、単層巻きと多層巻きとの選択により、ワイヤの巻き密度を変更することができる。したがって、巻芯部上でのワイヤの位置ずれが生じにくく、そのため、ワイヤの巻き密度が不用意に変わってしまうことによるインダクタンス値の変動を生じにくくすることができる。また、低密度インダクタ領域と第１および第２の高密度インダクタ領域の各々との間での磁気結合度合を高めることができる。
【００２３】
上述の好ましい実施形態において、ワイヤとして、１対の端子電極間に接続された１本のワイヤを備え、１本のワイヤが、低密度インダクタ領域では単層巻きにされ、高密度インダクタ領域では多層巻きにされても、あるいは、ワイヤとして、１対の端子電極間に接続された複数本のワイヤを備え、低密度インダクタ領域では、複数本のワイヤが順次配列されながら単層巻きにされ、高密度インダクタ領域では、複数本のワイヤが多層巻きにされてもよい。
【００２４】
上述のように、複数本のワイヤが１対の端子電極間に接続されると、インダクタ部品の（直流）電気抵抗値を下げることができる。
【００２５】
この発明において、コアは、磁性体からなり、かつ巻芯部の各端部にそれぞれ設けられた１対の鍔部を備える、ドラム状コアであり、１対の鍔部間に渡された、磁性体からなる板状コアをさらに備えることが好ましい。この構成によれば、インダクタ部品のインダクタンス値を高めることができる。
【発明の効果】
【００２６】
この発明によれば、複数のインダクタが１チップ化されるとともに、後述する実施形態の説明から明らかになるように、広帯域にわたって高いインピーダンスを確保できる新しい構成のインダクタ部品が得られる。
【図面の簡単な説明】
【００２７】
【図１】この発明の第１の実施形態によるインダクタ部品２１を模式的に示す断面図である。
【図２】図１に対応する図であって、図１に示したインダクタ部品２１の比較例となるインダクタ部品１１を模式的に示す断面図である。
【図３】図１に示したインダクタ部品２１と図２に示したインダクタ部品１１とについて、各々のインピーダンス−周波数特性を比較して示す図である。
【図４】この発明の第２の実施形態によるインダクタ部品３１を模式的に示す断面図である。
【図５】この発明の背景技術を説明するためのもので、巻線型のインダクタ部品の等価回路図である。
【図６】特許文献２に記載の技術に従って、インダクタ部品としての３個のチップインダクタ１〜３が、ランド４および５を介して直列接続されながら、高周波ライン６と低周波ライン７との分岐部に実装された状態を模式的に示す平面図である。
【図７】図６に示したチップインダクタ１〜３の各々についてのインピーダンス−周波数特性、ならびにチップインダクタ１〜３を直列接続したときのインピーダンス−周波数特性を示す図である。
【発明を実施するための形態】
【００２８】
図１は、この発明の第１の実施形態によるインダクタ部品２１を模式的に示す断面図である。
【００２９】
図１に示すように、インダクタ部品２１は、長手方向に延びる巻芯部１２を有するドラム状コア１３を備える。ドラム状コア１３は、巻芯部１２の各端部にそれぞれ設けられた１対の鍔部１４および１５を備える。また、インダクタ部品１１は、１対の鍔部１４および１５間に渡された、板状コア１６を備える。ドラム状コア１３および板状コア１６は、ともにフェライトのような磁性体からなり、閉磁路を構成する。
【００３０】
巻芯部１２上には、ワイヤ１７が螺旋状に巻回される。ワイヤ１７の巻回態様の詳細については後述する。第１および第２の鍔部１４および１５には、それぞれ、第１および第２の端子電極１８および１９が設けられる。ワイヤ１７の各端部は、図１上では表わされないが、それぞれ、第１および第２の端子電極１８および１９に電気的に接続される。
【００３１】
図１において、ワイヤ１７の断面内には、第１の鍔部１４側から数えたターン序数「１」〜「３０」が記入されている。このようなワイヤの断面内へのターン序数の記入は、後述する図２および図４においても採用されている。
【００３２】
ワイヤ１７の巻芯部１２上での巻回態様は以下のとおりである。巻芯部１２の長手方向での単位長さあたりのワイヤ１７のターン数を巻き密度としたとき、ワイヤ１７の巻き密度の互いに異なる３つのインダクタ領域Ｌ１〜Ｌ３が、巻芯部１２の長手方向に沿って配列している。より具体的には、たとえば２層巻きといった多層巻きにされることにより、巻き密度が比較的高くされた第１の高密度インダクタ領域Ｌ１および第２の高密度インダクタ領域Ｌ２が巻芯部１２の図１における左端および右端に位置し、単層巻きにされることによって、巻き密度が比較的低くされた低密度インダクタ領域Ｌ３が巻芯部１２の図１における中央部に位置している。
【００３３】
言い換えると、この実施形態では、低密度インダクタ領域Ｌ３が第１および第２の高密度インダクタ領域Ｌ１およびＬ２に挟まれて位置していることを特徴としている。
【００３４】
このように、第１および第２の高密度インダクタ領域Ｌ１およびＬ２に挟まれた低密度インダクタ領域Ｌ３を、巻芯部１２の長手方向における中央部に位置させることにより、低密度インダクタ領域Ｌ３を無理なく第１および第２の高密度インダクタ領域Ｌ１およびＬ２に挟まれるように位置させることができるとともに、１チップ化されたインダクタ部品１１について方向性をほとんどなくすことができる。
【００３５】
なお、この実施形態では、第１の高密度インダクタ領域Ｌ１の巻芯部１２において占める長さと第２の高密度インダクタ領域Ｌ２の巻芯部１２において占める長さとが互いに異なっているが、求められる特性に応じて、第１および第２の高密度インダクタ領域Ｌ１およびＬ２におけるワイヤ１７のターン数を調整することによって、これらの長さを互いに同じとしてもよい。逆に、これらの長さを変えた場合、第１の高密度インダクタ領域Ｌ１のＬ値と第２の高密度インダクタ領域Ｌ２のＬ値が変わることにより、インピーダンスカーブのピークをばらけさせることができ、より広帯域でインピーダンスを確保した構成にすることが期待できる。
【００３６】
この実施形態に係るインダクタ部品２１において、前述したように、第１および第２の高密度インダクタ領域Ｌ１およびＬ２においては、ワイヤ１７は２層巻きといった多層巻きにされ、低密度インダクタ領域Ｌ３においては、ワイヤ１７は単層巻きにされている。ここで、第１の高密度インダクタ領域Ｌ１は、８ターン分の長さに１５ターン巻回なので、巻き密度は１５／８＝１．８７５であり、第２の高密度インダクタ領域Ｌ２は、６ターン分の長さに１０ターン巻回なので、巻き密度は１０／６＝１．７である。第１の高密度インダクタ領域Ｌ１の巻き密度と第２の高密度インダクタ領域Ｌ２の巻き密度とは互いに同じであっても、互いに異なっていてもよく、求められる特性に応じて、第１の高密度インダクタ領域Ｌ１の巻き密度と第２の高密度インダクタ領域Ｌ２の巻き密度との差を調整すればよい。第１の高密度インダクタ領域Ｌ１の巻き密度と第２の高密度インダクタ領域Ｌ２の巻き密度とを互いに異ならせる方法としては、たとえば、第１および第２の高密度インダクタ領域Ｌ１およびＬ２のいずれか一方において、２層巻きの外層側のターンのいくつかを省く方法があり得る。
【００３７】
上述のように、単層巻きと多層巻きとの選択により、ワイヤ１７の巻き密度を変更するようにすれば、ワイヤ１７を隣り合うターン間で接するように巻回しても、巻き密度を変更することができる。したがって、巻芯部１２上でのワイヤ１７の位置ずれが生じにくく、そのため、ワイヤ１７の巻き密度が不用意に変わってしまうことによるインダクタンス値の変動を生じにくくすることができる。また、低密度インダクタ領域Ｌ３と第１および第２の高密度インダクタ領域Ｌ１およびＬ２の各々との間での磁気結合度合を高めることができる。
【００３８】
ここで、３つのインダクタ領域Ｌ１〜Ｌ３の各々のワイヤ１７のターン数に注目すると、第１の高密度インダクタ領域Ｌ１は１５ターンであり、第２の高密度インダクタ領域Ｌ２は１０ターンであり、低密度インダクタ領域Ｌ３は５ターンである。したがって、３つのインダクタ領域Ｌ１〜Ｌ３の各々のＬ値に注目すると、第１の高密度インダクタ領域Ｌ１のＬ値が最も大きく、続いて、第２の高密度インダクタ領域Ｌ２のＬ値であり、第１および第２の高密度インダクタ領域Ｌ１およびＬ２に挟まれて位置する低密度インダクタ領域Ｌ３のＬ値が最も小さくなる。
【００３９】
上述したようなＬ値の大小関係に注目したとき、３つのインダクタ領域Ｌ１〜Ｌ３の配置順序は、図６に示した３個のチップインダクタ１〜３の配置順序とは異なっている。この実施形態のように、第１および第２の高密度インダクタ領域Ｌ１およびＬ２に挟まれて位置する低密度インダクタ領域Ｌ３のＬ値を最も小さくするメリットについて以下に考察する。
【００４０】
ドラム状コア１３や板状コア１６を構成する磁性体としての、たとえばフェライトは、ＭＨｚ帯の周波数では、透磁率μが非常に高いため、隣り合うインダクタを互いに強く結合させる。特に、板状コア１６が取り付けられた閉磁路構成になると、低周波域では、結合係数が、閉磁路内のどこにおいても、ほぼ１（完全結合）である。しかし、数百ＭＨｚのより高い周波数域では、透磁率μが低下し、仮に閉磁路構成であったとしても結合係数は低下する。このような周波数域ではインダクタとインダクタとの距離が近ければ近いほど磁気結合が強い。
【００４１】
この実施形態のように、１つの巻芯部１２の長手方向に沿って、Ｌ値の最も小さい低密度インダクタ領域Ｌ３を、Ｌ値のより大きい第１および第２の高密度インダクタ領域Ｌ１およびＬ２に挟まれて位置させると、高周波域においては中央の低密度インダクタ領域Ｌ３は、両脇の高密度インダクタ領域Ｌ１およびＬ２とゆるく磁気結合するため、そのインダクタンス値が増加する。
【００４２】
他方、両脇に配置された高密度インダクタ領域Ｌ１およびＬ２は、中央の低密度インダクタ領域Ｌ３とゆるく結合するが、中央の低密度インダクタ領域Ｌ３のＬ値が小さいため、Ｌ値の増加は非常に小さい。
【００４３】
また、低密度インダクタ領域Ｌ３を挟んで一方端と他方端とにそれぞれ配置された第１の高密度インダクタ領域Ｌ１と第２の高密度インダクタ領域Ｌ２との関係については、互いの距離が遠いため、互いの影響をほとんど受けず、互いにほぼ結合しない。
【００４４】
つまり、中央に配置された高周波特性用の低密度インダクタ領域Ｌ３だけが、これと隣り合う高密度インダクタ領域Ｌ１およびＬ２の各々の影響を受け、そのＬ値が実質的に増加する。
【００４５】
これに対して、図２には、図６に示した３個の直列接続されたチップインダクタ１〜３の配列順序を踏襲して、１チップ化した比較例としてのインダクタ部品１１が断面図で模式的に示されている。図２において、図１に示す要素に相当する要素には同様の参照符号を付し、重複する説明を省略する。
【００４６】
図２に示すインダクタ部品１１では、図１に示したインダクタ部品２１の場合と同様、ワイヤ１７は、巻芯部１２の長手方向に沿って配列する、巻き密度の互いに異なる３つのインダクタ領域Ｌ１〜Ｌ３を構成している。しかし、図２に示したインダクタ部品１１では、３つのインダクタ領域Ｌ１〜Ｌ３の配列順序が図１に示したインダクタ部品２１の場合とは異なっている。すなわち、図２にしましたインダクタ部品１１では、３つのインダクタ領域Ｌ１〜Ｌ３の配列順序は、巻き密度が比較的高くされた第１の高密度インダクタ領域Ｌ１および第２の高密度インダクタ領域Ｌ２が巻芯部１２の図２における左端および中央部に位置し、単層巻きにされることによって、巻き密度が比較的低くされた低密度インダクタ領域Ｌ３が巻芯部１２の図２における右端に位置している。
【００４７】
ここで、３つのインダクタ領域Ｌ１〜Ｌ３の各々のワイヤ１７のターン数に注目すると、第１の高密度インダクタ領域Ｌ１は１５ターンであり、第２の高密度インダクタ領域Ｌ２は１０ターンであり、低密度インダクタ領域Ｌ３は５ターンである。したがって、３つのインダクタ領域Ｌ１〜Ｌ３の各々のＬ値に注目すると、第１の高密度インダクタ領域Ｌ１のＬ値が最も大きく、続いて、第２の高密度インダクタ領域Ｌ２のＬ値であり、低密度インダクタ領域Ｌ３のＬ値が最も小さくなる。
【００４８】
上述したＬ値の大小関係は、図６に示した３個のチップインダクタ１〜３の各々のＬ値の大小関係に倣っている。すなわち、図２に示したインダクタ部品１１の第２の端子電極１９が図６に示した高周波ライン６に接続されるとすれば、最も大きいＬ値を有する第１の高密度インダクタ領域Ｌ１がチップインダクタ１に相当し、次に大きいＬ値を有する第２の高密度インダクタ領域Ｌ２がチップインダクタ２に相当し、最も小さいＬ値を有する低密度インダクタ領域Ｌ３がチップインダクタ３に相当する。
【００４９】
上述のように、図６に示した３個のチップインダクタ１〜３が１チップ化されて、図２に示すようなインダクタ部品１１が構成されると、以下のような効果が奏される。
【００５０】
図６に示した構成では、チップインダクタ１〜３は、はんだ接合等の方法で基板上のランド４および５に電気的かつ機械的に接合されて実装されるため、チップインダクタ１〜３間に不可避的に隙間ができる。これに対して、図２に示すような１チップ化されたインダクタ部品１１の場合には、上記隙間をなくすことができる。このように、隙間をなくすことで、低周波領域では隣り合うインダクタ領域Ｌ１〜Ｌ３間が強く結合するため、インダクタ領域Ｌ１〜Ｌ３の合計ターン数が図６のチップインダクタ１〜３の合計ターン数と同じであっても、インダクタ部品１１の方が全体のＬ値が上がる。全体のＬ値が上がることにより、インダクタ部品１１では、図６の構成よりも、要求されるＬ値をより少ないターン数で実現することができるため、その分、必要であれば、巻線間距離をより広げる方向に向けることもでき、その結果、低容量化を図ることも可能ではある。
【００５１】
上述の効果は、図１に示した実施形態に係るインダクタ部品２１の場合も同様に奏される。
【００５２】
しかし、図６に示した３個のチップインダクタ１〜３の各々のＬ値の大小関係に倣って、１チップ化されたインダクタ部品１１において、３つのインダクタ領域Ｌ１〜Ｌ３を前述したように配置することは、たとえば、数ＧＨｚといった周波数領域では、本件発明者は実用的ではないことに想到した。なぜなら、インダクタ部品１１の外形は使用している周波数の波長に対して十分小さいため、３つのインダクタ領域Ｌ１〜Ｌ３の各々をインダクタ部品１１の中のどこに配置しても、インダクタ領域Ｌ１〜Ｌ３間の間隔は波長から見て十分短く、先に述べたようなアイソレーションの劣化はほとんど起こらないためである。インダクタ領域Ｌ１〜Ｌ３の配置が問題になってくるのは、ミリ波と呼ばれるような、およそ２０ＧＨｚ以上の高周波領域である。ミリ波よりも低い周波数において、１チップ化されたインダクタ部品１１の中に複数のインダクタ領域Ｌ１〜Ｌ３を配列させる場合には、Ｌ値の小さなもの、すなわち、低密度インダクタ領域Ｌ３を高周波側に配置する意味はなくなる。
【００５３】
図３は、図１に示した実施例に係るインダクタ部品２１のインピーダンス−周波数特性を実線で、図２に示した比較例に係るインダクタ部品１１のインピーダンス−周波数特性を破線でそれぞれ示す図である。
【００５４】
ＲＬＣ並列共振回路の共振周波数は１／｛２π（ＬＣ）1/2｝で決まる。この実施形態では、巻き密度が低く、等価Ｃ値が小さい低密度インダクタ領域Ｌ３の等価Ｌ値を、隣接する高密度インダクタ領域Ｌ１およびＬ２との磁気結合により大きくすることで、当該低密度インダクタ領域Ｌ３の共振周波数がインダクタ部品１１の場合よりも下がる。
【００５５】
図３において実線で示すインダクタ部品２１のインピーダンス−周波数特性におけるインピーダンスの左から２つ目のピークは、共振周波数が下がったインダクタ領域Ｌ３の共振によるものであり、図３において破線で示すインダクタ部品１１のインピーダンス−周波数特性のインピーダンスのピーク（インダクタ領域Ｌ２の共振によるもの）に比べて、左側にずれる。
【００５６】
さらに、インダクタ部品２１（実線）では、図３の左から２つ目のピークが、インダクタ領域Ｌ２よりも等価的なＣ値の小さいインダクタ領域Ｌ３の共振によるものであることにより、ピーク後のインピーダンスカーブが、インダクタ部品１１（破線）よりも高い位置にくる。これは、ピーク後のインピーダンスカーブが容量特性（Ｚ＝１／ｊｗＣ）となるためである。
【００５７】
以上により、図３に示すように、左から２つ目のピーク前後において、図１に示した実施例に係るインダクタ部品２１の方が、図２に示した比較例に係るインダクタ部品１１より、高いインピーダンスを得ることができ、広帯域にわたって高いインピーダンスを確保できる。
【００５８】
図４は、この発明の第２の実施形態によるインダクタ部品３１を模式的に示す断面図である。図４において、図１または図２に示す要素に相当する要素には同様の参照符号を付し、重複する説明を省略する。
【００５９】
図４に示したインダクタ部品３１は、１対の端子電極１８および１９間に接続された２本のワイヤ１７ａおよび１７ｂを備えることを特徴としている。２本のワイヤ１７ａおよび１７ｂが１対の端子電極１８および１９間に接続されると、ワイヤ１７ａまたは１７ｂのいずれかだけが接続されている場合よりも、インダクタ部品３１の電気抵抗値を下げることができる。
図４において、第１のワイヤ１７ａと第２のワイヤ１７ｂとの区別を明確にするため、第２のワイヤ１７ｂを示す断面には、網掛けが施されている。
【００６０】
図４に示す第２の実施形態に係るインダクタ部品３１では、図１に示したインダクタ部品２１の場合と同様、ワイヤ１７ａおよび１７ｂは、巻芯部１２の長手方向に沿って配列する、巻き密度の互いに異なる３つのインダクタ領域Ｌ１〜Ｌ３を構成しており、かつ、低密度インダクタ領域Ｌ３が第１および第２の高密度インダクタ領域Ｌ１およびＬ２に挟まれて位置している。言い換えると、巻芯部１２の長手方向に沿って、図４における左側から、第１の高密度インダクタ領域Ｌ１、低密度インダクタ領域Ｌ３、第２の高密度インダクタ領域Ｌ２の順で配列している。
【００６１】
ここで、第１の高密度インダクタ領域Ｌ１は、１０ターン分の長さに２０ターン巻回なので、巻き密度は２０／１０＝２であり、第２の高密度インダクタ領域Ｌ２は、１０ターン分の長さに１８ターン巻回なので、巻き密度は１８／１０＝１．８であり、低密度インダクタ領域Ｌ３は、１２ターン分の長さに６ターン巻回なので、巻き密度は６／１２＝０．５である。したがって、巻き密度についていえば、第１の高密度インダクタ領域Ｌ１が最も大きく、第２の高密度インダクタ領域Ｌ２が次に大きく、低密度インダクタ領域Ｌ３が最も小さい。
【００６２】
第２の実施形態に係るインダクタ部品３１では、低密度インダクタ領域Ｌ３では、第１および第２のワイヤ１７ａおよび１７ｂが交互に配置されながら単層巻きにされ、高密度インダクタ領域Ｌ１およびＬ２では、第１および第２のワイヤ１７ａおよび１７ｂの一方、たとえば第１のワイヤ１７ａが下層となり、第１および第２のワイヤ１７ａおよび１７ｂの他方、たとえば第２のワイヤ１７ｂが上層となるように多層巻きにされている。
【００６３】
ここで、３つのインダクタ領域Ｌ１〜Ｌ３の各々のワイヤ１７ａおよび１７ｂのターン数に注目すると、第１および第２のワイヤ１７ａおよび１７ｂは電気的に並列接続された状態にあるので、ワイヤ２本で１組の太い平角線のように振舞うため、ターン数はいずれか一方のワイヤのターン数ととらえることが妥当である。したがって、このような観点からターン数をとらえると、第１の高密度インダクタ領域Ｌ１は１０ターンであり、低密度インダクタ領域Ｌ３は６ターンであり、第２の高密度インダクタ領域Ｌ２は９ターンである。したがって、３つのインダクタ領域Ｌ１〜Ｌ３の各々のＬ値に注目すると、第１の高密度インダクタ領域Ｌ１のＬ値が最も大きく、続いて、第２の高密度インダクタ領域Ｌ２のＬ値であり、第１および第２の高密度インダクタ領域Ｌ１およびＬ２に挟まれて位置する低密度インダクタ領域Ｌ３のＬ値が最も小さくなる。
【００６４】
以上説明した第２の実施形態では、１対の端子電極１８および１９間に、２本のワイヤ１７ａおよび１７ｂが接続されたが、必要に応じて、３本以上のワイヤが接続されてもよい。
【００６５】
なお、第１および第２の実施形態に係るインダクタ部品２１および３１において、板状コア１６が設けられたが、板状コアはなくてもよい。
【００６６】
以上、この発明を図示した実施形態に関連して説明したが、図示した各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。
【符号の説明】
【００６７】
１２  巻芯部
１３  ドラム状コア
１４，１５  鍔部
１６  板状コア
１７，１７ａ，１７ｂ  ワイヤ
１８，１９  端子電極
２１，３１  インダクタ部品
Ｌ１，Ｌ２  高密度インダクタ領域
Ｌ３  低密度インダクタ領域
【図１】
2018082105.tif 000003
【図２】
2018082105.tif 000004
【図３】
2018082105.tif 000005
【図４】
2018082105.tif 000006
【図５】
2018082105.tif 000007
【図６】
2018082105.tif 000008
【図７】
2018082105.tif 000009