(57)【要約】      （修正有）【課題】飽和レベルの明るい光が照射されるピクセルと同じ行に位置する、暗い光が照射されるピクセルのシグナル電圧が低くなるバンドノイズ現象を除去したイメージセンサーを提供する。【解決手段】イメージセンサーは、ピクセルアレイ１０と、伝送ゲートドライバー４２と、バイアス回路２００と、第１補償部１０００とを含む。第１補償部１０００は伝送ゲート信号ＴＧの最小値である第２電圧Ｖｎｔｇの電圧降下を感知し、第２電圧Ｖｎｔｇを反転させて第１補償電圧Ｖｃｏｍｐ１を生成する。第１補償電圧Ｖｃｏｍｐ１は、第２補償電圧Ｖｃｏｍｐ２にスケーリングされ、さらに補償電圧Ｖｃｏｍｐにスケーリングされる。第１補償部１０００は、補償電圧Ｖｃｏｍｐを第１ダークシグナル電圧Ｖｐ＿ｄａｒｋ１と第１ブライトシグナル電圧Ｖｐ＿ｂｒｉｇｈｔ１に加算しして補償動作を行う。【選択図】図５
2018117350.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２ピクセルを含むピクセルアレイであって、前記第１および第２ピクセルは、同じ伝送ゲート信号を受信してそれぞれ第１および第２シグナル電圧を出力するピクセルアレイと、
第１および第２電圧の供給を受け、前記伝送ゲート信号を生成する伝送ゲートドライバーであって、前記伝送ゲート信号の最大電圧は前記第１電圧であり、前記伝送ゲート信号の最小電圧は前記第２電圧である伝送ゲートドライバーと、
前記第２電圧の変化を感知し、前記第２電圧の変化を利用して補償電圧を生成して補償動作を行う補償部と、を含むイメージセンサー。
【請求項２】
ランプ電圧を生成するランプ電圧生成部をさらに含み、
前記補償動作は、前記補償電圧を利用して前記ランプ電圧または前記第１および第２シグナル電圧を補償することを含む、請求項１に記載のイメージセンサー。
【請求項３】
前記補償部は、前記第１および第２シグナル電圧にそれぞれ前記補償電圧を加算する、請求項２に記載のイメージセンサー。
【請求項４】
前記補償部は、前記第２電圧の変化を反転させて前記補償電圧を生成する、請求項３に記載のイメージセンサー。
【請求項５】
前記補償部は、前記ランプ電圧にそれぞれ前記補償電圧を加算する、請求項２ないし４のうち何れか一項に記載のイメージセンサー。
【請求項６】
前記補償部は、前記第２電圧の変化の非反転の形式を利用して前記補償電圧を生成する、請求項５に記載のイメージセンサー。
【請求項７】
前記第１および第２シグナル電圧と前記ランプ電圧をそれぞれ比較して第１および第２比較信号を出力する比較部をさらに含む、請求項２ないし６のうち何れか一項に記載のイメージセンサー。
【請求項８】
前記第１比較信号は、前記第１シグナル電圧と前記ランプ電圧のサイズ比較に対応するデジタル値であり、
前記第２比較信号は、前記第２シグナル電圧と前記ランプ電圧のサイズ比較に対応するデジタル値である、請求項７に記載のイメージセンサー。
【請求項９】
前記第１および第２比較信号をそれぞれカウントして第１および第２デジタルコードを出力するカウンターをさらに含む、請求項８に記載のイメージセンサー。
【請求項１０】
前記第１および第２デジタルコードは、前記第１および第２ピクセルに印加される光の照度情報を含むデジタル信号である、請求項９に記載のイメージセンサー。
【請求項１１】
前記第１デジタルコードは最大値を有し、前記第２デジタルコードは最大値を有しない、請求項９に記載のイメージセンサー。
【請求項１２】
同じ行に位置する第１および第２ピクセルを含むピクセルアレイであって、前記第１および第２ピクセルは、それぞれ第１および第２シグナル電圧を出力するピクセルアレイと、
前記ピクセルアレイと連結されて、前記第１および第２シグナル電圧を誘導するバイアス回路と、
第１および第２電圧を利用して伝送ゲート信号を生成し、前記伝送ゲート信号を前記第１および第２ピクセルに供給する伝送ゲートドライバーであって、前記伝送ゲート信号の最大電圧は前記第１電圧であり、前記伝送ゲート信号の最小電圧は前記第２電圧である伝送ゲートドライバーと、
ランプ電圧を生成するランプ電圧生成部と、
前記第２電圧の変動によって補償電圧を生成して補償動作を行う補償部と、
前記ランプ電圧と前記第１シグナル電圧を利用して第１デジタルコードを生成し、前記ランプ電圧と前記第２シグナル電圧を利用して第２デジタルコード生成する出力部と、を含むイメージセンサー。
【請求項１３】
前記補償部は、前記バイアス回路および前記ランプ電圧生成部のうちいずれか一つと連結されて、前記第１および第２シグナル電圧または前記ランプ電圧に前記補償電圧を加算する、請求項１２に記載のイメージセンサー。
【請求項１４】
前記補償部は、前記バイアス回路と連結され、
前記補償電圧は、前記第２電圧の変動を反転させて生成される、請求項１３に記載のイメージセンサー。
【請求項１５】
前記補償部は、前記ランプ電圧生成部と連結され、
前記補償電圧は、前記第２電圧の変動の非反転の形式を利用して生成される、請求項１３又は１４に記載のイメージセンサー。
【請求項１６】
前記補償部と前記出力部との間に位置するランプバッファーをさらに含む、請求項１５に記載のイメージセンサー。
【請求項１７】
前記バイアス回路は、サンプリング回路を含む、請求項１３ないし１６のうち何れか一項に記載のイメージセンサー。
【請求項１８】
前記出力部は、前記第１および第２シグナル電圧と前記ランプ電圧を比較して、それぞれ第１および第２比較信号を出力する比較部と、
前記第１および第２比較信号をカウントするカウンターを含む、請求項１３ないし１７のうち何れか一項に記載のイメージセンサー。
【請求項１９】
入射光を吸収して電荷を蓄積する光電素子と、
伝送ゲート信号により前記電荷をフローティング拡散領域に伝送する伝送トランジスタと、
前記フローティング拡散領域の電圧をシグナル電圧として出力するソースフォロワーと、
前記伝送ゲート信号を前記伝送トランジスタに印加する伝送ゲートドライバーと、
前記伝送ゲート信号の変動を感知して補償電圧を生成し、前記補償電圧を利用して補償動作を行う補償部と、
ランプ電圧と前記シグナル電圧を比較して、デジタルコードを出力する出力部と、を含むイメージセンサー。
【請求項２０】
前記補償部は、ランプ電圧と前記シグナル電圧のうちいずれか一つを補償する、請求項１９に記載のイメージセンサー。
【請求項２１】
前記補償部は、前記伝送ゲート信号の変動を感知し、感知した変動をスケーリングすることにより前記補償電圧を生成する、請求項２０に記載のイメージセンサー。
【請求項２２】
前記補償部は、前記伝送ゲート信号の変動を反転させて前記補償電圧を生成し、
前記補償電圧を前記シグナル電圧に加算する、請求項２１に記載のイメージセンサー。
【請求項２３】
前記補償部は、前記伝送ゲート信号の変動の非反転の形式を利用して前記補償電圧を生成し、
前記補償電圧を前記ランプ電圧に加算する、請求項２１に記載のイメージセンサー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサーに関する。
【背景技術】
【０００２】
半導体装置のうちイメージセンサー（ｉｍａｇｅ  ｓｅｎｓｏｒ）は、光学映像を電気信号に変換させる素子である。イメージセンサーは、ＣＣＤ（Ｃｈａｒｇｅ  ｃｏｕｐｌｅｄ  ｄｅｖｉｃｅ）型およびＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型に分類され得る。ＣＭＯＳ型イメージセンサーは、ＣＩＳ（ＣＭＯＳ  ｉｍａｇｅ  ｓｅｎｓｏｒ）と略称される。ＣＩＳは、２次元的に配列された複数の画素を具備する。画素のそれぞれは、フォトダイオード（ｐｈｏｔｏｄｉｏｄｅ、ＰＤ）を含む。フォトダイオードは、入射する光を電気信号に変換する役割をする。
【０００３】
最近、コンピュータ産業と通信産業の発達に伴い、デジタルカメラ、ビデオカメラ、ＰＣＳ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍ）、ゲーム機器、警備用カメラ、医療用マイクロカメラ、ロボットなど多様な分野において性能が向上したイメージセンサーの需要が増大している。また、半導体装置が高集積化されるに伴い、イメージセンサーも高集積化されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、バンドノイズ（ｂａｎｄ  ｎｏｉｓｅ）現象を除去して動作特性を向上させたイメージセンサーを提供することにある。
【０００５】
本発明が解決しようとする課題は、以上で言及した課題に限定されず、言及されていない他の課題は、下記の記載から当業者に明確に理解され得る。
【課題を解決するための手段】
【０００６】
前記課題を解決するための本発明のいくつかの実施形態に係るイメージセンサーは、第１および第２ピクセルを含むピクセルアレイであって、前記第１および第２ピクセルは、同じ伝送ゲート信号を受信してそれぞれ第１および第２シグナル電圧を出力するピクセルアレイと、第１および第２電圧を供給され、前記伝送ゲート信号を生成する伝送ゲートドライバーであって、前記伝送ゲート信号の最大電圧は前記第１電圧であり、前記伝送ゲート信号の最小電圧は前記第２電圧である伝送ゲートドライバーと、前記第２電圧の変化を感知し、前記第２電圧の変化を利用して補償電圧を生成して補償動作を行う補償部とを含む。
【０００７】
前記他の課題を解決するための本発明のいくつかの実施形態に係るイメージセンサーは、同じ行に位置する第１および第２ピクセルを含むピクセルアレイであって、前記第１および第２ピクセルは、それぞれ第１および第２シグナル電圧を出力するピクセルアレイと、前記ピクセルアレイと連結されて、前記第１および第２シグナル電圧を誘導するバイアス回路と、第１および第２電圧を利用して伝送ゲート信号を生成し、前記伝送ゲート信号を前記第１および第２ピクセルに供給する伝送ゲートドライバーであって、前記伝送ゲート信号の最大電圧は前記第１電圧であり、前記伝送ゲート信号の最小電圧は前記第２電圧である伝送ゲートドライバーと、ランプ電圧を生成するランプ電圧生成部と、前記第２電圧の変動によって補償電圧を生成して補償動作を行う補償部と、前記ランプ電圧と前記第１シグナル電圧を利用して第１デジタルコード生成し、前記ランプ電圧と前記第２シグナル電圧を利用して第１デジタルコード生成する出力部とを含む。
【０００８】
前記課題を解決するための本発明のいくつかの実施形態に係るイメージセンサーは、入射光を吸収して電荷を蓄積する光電素子と、伝送ゲート信号により前記電荷をフローティング拡散領域に伝送する伝送トランジスタと、前記フローティング拡散領域の電圧をシグナル電圧として出力するソースフォロワーと、前記伝送ゲート信号を前記伝送トランジスタに印加する伝送ゲートドライバーと、前記伝送ゲート信号の変動を感知して補償電圧を生成し、前記補償電圧を利用して補償動作を行う補償部と、前記ランプ電圧と前記シグナル電圧を比較してデジタルコードを出力する出力部とを含む。
【図面の簡単な説明】
【０００９】
【図１】本発明のいくつかの実施形態に係るイメージセンサーのブロック図である。
【図２】図１のピクセルアレイの等価回路図である。
【図３】イメージセンサーのバンドノイズ現象を説明するためのピクセルアレイの平面図である。
【図４】図３のピクセルアレイの内部構造を説明するための等価回路図である。
【図５】本発明のいくつかの実施形態に係るイメージセンサーの構造を説明するための部分等価回路図である。
【図６】本発明のいくつかの実施形態に係るイメージセンサーの構造を説明するための部分概念図である。
【図７】図５の反転増幅器を詳細に説明するための等価回路図である。
【図８】図５および図７のイメージセンサーの動作を説明するためのタイムダイヤグラムである。
【図９】本発明のいくつかの実施形態に係るイメージセンサーの構造を説明するための部分等価回路図である。
【図１０】図９のサンプリング回路を細部的に説明するための等価回路図である。
【図１１】図９のサンプリング回路を細部的に説明するための等価回路図である。
【図１２】本発明のいくつかの実施形態に係るイメージセンサーの構造を説明するための部分等価回路図である。
【図１３】図１２のランプ電圧生成部と補償部を説明するための部分等価回路図である。
【図１４】図１２のランプ電圧生成部と補償部を説明するための部分等価回路図である。
【図１５】図１２のランプ電圧生成部と補償部を説明するための部分等価回路図である。
【図１６】本発明のいくつかの実施形態に係るイメージセンサーの構造を説明するための部分等価回路図である。
【図１７】本発明のいくつかの実施形態に係るイメージセンサーの構造を説明するための部分等価回路図である。
【発明を実施するための形態】
【００１０】
一般的に、本明細書内で使用される同じ参照符号は、異なる図面においても同じ構成要素を意味し得る。ただし、本明細書内に使用される第１〜第４ＰＭＯＳ、第１および第２ＮＭＯＳ、第１および第２バイアスＮＭＯＳおよび第１〜第４バイアスＰＭＯＳに関する参照符号は、それぞれの図面で記載された構成要素と対応し得、異なる図面において同じ構成要素を意味しないことがある。
【００１１】
以下、図１〜図８を参照して、本発明のいくつかの実施形態に係るイメージセンサーについて説明する。
【００１２】
図１は、本発明のいくつかの実施形態に係るイメージセンサーのブロック図であり、図２は、図１のピクセルアレイの等価回路図である。図３は、イメージセンサーのバンドノイズ現象を説明するためのピクセルアレイの平面図であり、図４は、図３のピクセルアレイの内部構造を説明するための等価回路図である。図５は、本発明のいくつかの実施形態に係るイメージセンサーの構造を説明するための部分等価回路図であり、図６は、本発明のいくつかの実施形態に係るイメージセンサーの構造を説明するための部分概念図である。図７は、図５の反転増幅器を細部的に説明するための等価回路図であり、図８は、図５および図７のイメージセンサーの動作を説明するためのタイムダイヤグラムである。
【００１３】
図１を参照すると、本発明のいくつかの実施形態に係るイメージセンサーは、光電素子を含むピクセルが２次元的に配列されてなるピクセルアレイ１０、タイミング発生器（ｔｉｍｉｎｇ  ｇｅｎｅｒａｔｏｒ）２０、行デコーダー（ｒｏｗ  ｄｅｃｏｄｅｒ）３０、行ドライバー（ｒｏｗ  ｄｒｉｖｅｒ）４０、補償部１０００、出力部５０、ラッチ部（ｌａｔｃｈ）７０、および列デコーダー（ｃｏｌｕｍｎ  ｄｅｃｏｄｅｒ）８０などを含む。
【００１４】
ピクセルアレイ１０は、２次元的に配列された多数の単位ピクセルを含む。多数の単位ピクセルは、光学映像を電気的な出力信号に変換する役割をする。ピクセルアレイ１０は、行ドライバー４０から行選択信号、リセット信号、電荷伝送信号など多数の駆動信号を受信して駆動される。また、変換された電気的な出力信号は、垂直信号ラインを介して出力部５０に提供される。
【００１５】
タイミング発生器２０は、行デコーダー３０および列デコーダー８０にタイミング信号および制御信号を提供する。
【００１６】
行ドライバー４０は、行デコーダー３０でデコードされた結果によって多数の単位ピクセルを駆動するための多数の駆動信号をピクセルアレイ１０に提供する。一般的に行列形態で単位ピクセルが配列された場合には、各行別に駆動信号を提供する。
【００１７】
第１補償部１０００は、バンドノイズの発生を防止するために補償動作を行うことができる。具体的に、第１補償部１０００は、ピクセルアレイ１０の出力信号を補償し得る。第１補償部１０００は、補償電圧を生成してこれを出力信号に加算したりランプ信号に減算して、バンドノイズの発生を遮断し得る。これについては、後に詳述する。
【００１８】
出力部５０は、ピクセルアレイ１０および第１補償部１０００を経て形成された出力信号を垂直信号ラインを介して受信してサンプリングおよび維持（ｈｏｌｄ）する。具体的に、特定のノイズレベルと、前記出力信号によるノイズレベルが含まれた信号レベルを二重でサンプリングして、ノイズレベルとノイズレベルが含まれた信号レベルとの差異に該当する純粋信号レベルを出力する。出力部５０は、差異レベルに該当するアナログ信号をデジタルコード信号に変換して出力する。前記コード信号は、各ピクセルに印加された光の明るさに対応する信号であり得る。
【００１９】
ラッチ部７０は、前記デジタルコード信号をラッチ（ｌａｔｃｈ）し、ラッチされた信号は、コラムデコーダー８０でデコードされた結果によって順次に映像信号処理部に出力される。
【００２０】
図２を参照すると、ピクセルＰが行列形態で配列されてセンサーアレイ１０を構成する。各ピクセルＰは、光電素子ＰＤ、フローティング拡散領域ＦＤ、電荷伝送トランジスタＴＸ、ドライブトランジスタＤＸ、リセットトランジスタＲＸ、および選択トランジスタＳＸを含む。これらの機能については、ｉ行ピクセルＰ（ｉ、ｊ）、Ｐ（ｉ、ｊ＋１）、Ｐ（ｉ、ｊ＋２）、Ｐ（ｉ、ｊ＋３）、……を例に取って説明する。
【００２１】
光電素子ＰＤは、入射光を吸収して光量に対応する電荷を蓄積する。光電素子ＰＤとしてフォトダイオード、フォトトランジスタ、フォトゲート、ピン型（ｐｉｎｎｅｄ）フォトダイオードまたはこれらの組合せが適用され得、図面には、フォトダイオードが例示されている。
【００２２】
各光電素子ＰＤは、蓄積された電荷をフローティング拡散領域ＦＤに伝送する各電荷伝送トランジスタＴＸとカップリングされる。フローティング拡散領域（Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ  ｒｅｇｉｏｎ）ＦＤは、寄生キャパシタンスを有しているので、電荷が累積的に貯蔵される。
【００２３】
ソースフォロワーとして例示されているドライブトランジスタＤＸは、各光電素子ＰＤに蓄積された電荷の伝達を受けたフローティング拡散領域ＦＤの電気的ポテンシャルの変化を電圧に切り替えて、これを出力ラインＶｐ（ｊ）、Ｖｐ（ｊ＋１）、Ｖｐ（ｊ＋２）、Ｖｐ（ｊ＋３）に出力する。
【００２４】
リセットトランジスタＲＸは、フローティング拡散領域ＦＤを周期的にリセットさせる。リセットトランジスタＲＸは、所定のバイアス（すなわちリセット信号）を印加するリセットラインＲＧ（ｉ）により提供されるバイアスによって駆動される１個のＭＯＳトランジスタよりなり得る。リセットラインＲＧ（ｉ）により提供されるバイアスによってリセットトランジスタＲＸがターンオンされると、リセットトランジスタＲＸのドレーンに提供される所定の電気的ポテンシャル、例えば電源電圧ＶＤＤがフローティング拡散領域ＦＤに伝達される。
【００２５】
選択トランジスタＳＸは、行単位で読み出すピクセルＰを選択する役割をする。選択トランジスタＳＸは、行選択ラインＳＥＬ（ｉ）により提供されるバイアス（すなわち行選択信号）により駆動される１個のＭＯＳトランジスタよりなり得る。行選択ラインＳＥＬ（ｉ）により提供されるバイアスによって選択トランジスタＳＸがターンオンされると、選択トランジスタＳＸのドレーンに提供される所定の電気的ポテンシャル、例えば電源電圧ＶＤＤがドライブトランジスタＤＸのドレーン領域に伝達される。
【００２６】
電荷伝送トランジスタＴＸにバイアスを印加する伝送ラインＴＧ（ｉ）、リセットトランジスタＲＸにバイアスを印加するリセットラインＲＧ（ｉ）、選択トランジスタＳＸにバイアスを印加する行選択ラインＳＥＬ（ｉ）は、行方向に実質的に互いに平行に延長して配列され得る。
【００２７】
図３および図４を参照して、イメージセンサーにバンドノイズ現象を説明する。イメージセンサーのピクセルアレイ１０は、一つの行が同じ伝送ラインＴＧ（ｉ）を共有するので、バンドノイズが発生し得る。これを図３および図４のピクセルＰ（ｉ、ｊ）、Ｐ（ｉ、ｊ＋１）、Ｐ（ｉ、ｊ＋２）、Ｐ（ｉ、ｊ＋３）を用いて説明する。ピクセルＰ（ｉ、ｊ）、Ｐ（ｉ、ｊ＋１）、Ｐ（ｉ、ｊ＋２）、Ｐ（ｉ、ｊ＋３）は、全部ｉ番目行に位置するピクセルである。
【００２８】
具体的に、ピクセルＰ（ｉ、ｊ）、Ｐ（ｉ、ｊ＋１）は、暗い光が印加され、ピクセルＰ（ｉ、ｊ＋２）、Ｐ（ｉ、ｊ＋３）は、明るい光ＷＬが印加され得る。明るい光ＷＬは、イメージセンサーがセンシングして出力する信号において最も明るい単位の照度を有し得る。すなわちイメージセンサーは、特定の照度以上の光を最大単位で飽和させて出力し、ピクセルＰ（ｉ、ｊ＋２）、Ｐ（ｉ、ｊ＋３）に印加される明るい光ＷＬは、イメージセンサーにより最大単位で飽和されるほどの照度を有する光であり得る。
【００２９】
基本的に、ピクセルアレイ１０の各ピクセルＰ（ｉ、ｊ）、Ｐ（ｉ、ｊ＋１）、Ｐ（ｉ、ｊ＋２）、Ｐ（ｉ、ｊ＋３）は、それぞれのピクセルの特性がすべて同一でないので、リセット電圧を出力しつつ伝送ラインＴＧ（ｉ）のゲート信号がオン（Ｏｎ）されると、シグナル電圧Ｖｐ（ｊ）、Ｖｐ（ｊ＋１）、Ｖｐ（ｊ＋２）、Ｖｐ（ｊ＋３）を出力し得る。これは、それぞれのピクセルによるノイズを除去する相関二重サンプリング（ｃｏｒｒｅｌａｔｉｏｎ  ｄｏｕｂｌｅ  ｓａｍｐｌｉｎｇ、ＣＤＳ）を行うためである。
【００３０】
この際、シグナル電圧Ｖｐ（ｊ）、Ｖｐ（ｊ＋１）、Ｖｐ（ｊ＋２）、Ｖｐ（ｊ＋３）は、明るい光が印加されるほど光電素子ＰＤで蓄積された電荷が多いため、リセット電圧においてさらに大幅に低下し得る。したがって、明るい光ＷＬが印加されるピクセルＰ（ｉ、ｊ＋２）、Ｐ（ｉ、ｊ＋３）のシグナル電圧Ｖｐ（ｊ＋２）、Ｖｐ（ｊ＋３）は、相対的に大きい第１間隔ｄ１分たげの電圧降下が起こり得る。
【００３１】
この際、明るい光ＷＬが印加されるピクセルＰ（ｉ、ｊ＋２）、Ｐ（ｉ、ｊ＋３）の出力端と伝送ラインＴＧ（ｉ）との間には、第１寄生キャパシタンスＣｐ１が存在し得、フローティング拡散領域ＦＤと伝送ラインＴＧ（ｉ）との間には、第２寄生キャパシタンスＣｐ２が存在し得る。これにより、出力端およびフローティング拡散領域ＦＤの電圧降下が大きく起こると、伝送ラインＴＧ（ｉ）の電圧もさらに低くなる現象が現れることができる。
【００３２】
伝送ラインＴＧ（ｉ）の電圧が低くなるに伴って、暗い光が印加されるピクセルＰ（ｉ、ｊ）、Ｐ（ｉ、ｊ＋１）のシグナル電圧Ｖｐ（ｊ）、Ｖｐ（ｊ＋１）がさらに低くなる形状が現れ、これにより、図３のように帯（ｂａｎｄ）形状で暗い領域が少し明るくなるバンドノイズ現象が発生し得る。
【００３３】
図５および図６を参照すると、本発明のいくつかの実施形態に係るイメージセンサーは、回路的観点から見たとき、ピクセルアレイ１０、伝送ゲートドライバー４２、バイアス回路２００、第１補償部１０００、ランプ電圧生成部３００および出力部５０を含むことができる。
【００３４】
図５を参照すると、ピクセルアレイ１０は、前述したように、様々なピクセルが行と列で整列されてアレイを成していてもよい。ピクセルアレイ１０は、暗い光が印加されるダークピクセルＰ＿ｄａｒｋと明るい光が印加されるブライトピクセルＰ＿ｂｒｉｇｈｔとを含むことができる。この際、ダークピクセルＰ＿ｄａｒｋとブライトピクセルＰ＿ｂｒｉｇｈｔは、ピクセルアレイ１０の同じ行に位置し得る。便宜上、前述したバンドノイズが発生するほどの明るい光がブライトピクセルＰ＿ｂｒｉｇｈｔに印加されるものと仮定する。
【００３５】
ダークピクセルＰ＿ｄａｒｋは、ダークシグナル電圧Ｖｐ＿ｄａｒｋを出力し、ブライトピクセルＰ＿ｂｒｉｇｈｔは、ブライトシグナル電圧Ｖｐ＿ｂｒｉｇｈｔを出力し得る。
【００３６】
行ドライバー４０は、伝送ゲートドライバー４２を含むことができる。伝送ゲートドライバー４２は、伝送ゲート信号ＴＧを生成し得る。伝送ゲート信号ＴＧは、図２および図４の伝送ラインＴＧ（ｉ）に印加される信号と同じ信号である。
【００３７】
伝送ゲートドライバー４２は、伝送ゲート信号ＴＧを第１電圧Ｖｐｔｇと第２電圧Ｖｎｔｇを利用して生成し得る。すなわち伝送ゲート信号ＴＧの最大値は第１電圧Ｖｐｔｇになり、伝送ゲート信号ＴＧの最小値は第２電圧Ｖｎｔｇになり得る。
【００３８】
第１補償部１０００の補償がない場合、ブライトピクセルＰ＿ｂｒｉｇｈｔの出力電圧である第１ブライトシグナル電圧Ｖｐ＿ｂｒｉｇｈｔ１は、前記明るい光により第１間隔ｄ１分だけの電圧降下が起こり得る。これにより、第２電圧Ｖｎｔｇが多少低くなり得る。この際、第２電圧Ｖｎｔｇは、第２間隔ｄ２分だけ低くなり得る。第２間隔ｄ２は、第１間隔ｄ１より小さくてもよい。これは、第２間隔ｄ２が第１寄生キャパシタンスＣｐ１および第２寄生キャパシタンスＣｐ２により発生するからである。
【００３９】
第１補償部１０００の補償がない場合、第２間隔ｄ２が低くなるに伴い、ダークピクセルＰ＿ｄａｒｋの出力電圧である第２ダークシグナル電圧Ｖｐ＿ｄａｒｋも多少低くなり得る。
【００４０】
バイアス回路２００は、ピクセルアレイ１０の各ピクセルの出力電圧を誘導し得る。すなわち、ピクセルアレイ１０の各ピクセルの出力端は、ソースフォロワーで構成され得る。これにより、バイアス回路２００がソースフォロワー構成を完成して、各ピクセルの出力を誘導し得る。
【００４１】
バイアス回路２００は、第１ＰＭＯＳＰ１、電流ソースＩおよびＶＤＤ電圧を通じてバイアス電流を形成し、第１バイアスＰＭＯＳＭＰ１、第１バイアスＮＭＯＳＭＮ１、第２バイアスＮＭＯＳＭＮ２および第１ＮＭＯＳＮ１で構成されたミラー回路を用いてバイアス電流をミラーリングすることができる。ここで、ミラーリングとは、一端に流れる電流を同じサイズまたはスケーリングしたサイズで他端に流すことを意味する。前記スケーリングのサイズは、各ＰＭＯＳおよび、ＮＭＯＳ素子の電流電圧特性によって決定され得る。
【００４２】
図５に示されたバイアス回路２００は、一つの例示に過ぎず、本実施形態がこれに限定されるものではない。すなわち本発明のいくつかの実施形態に係るイメージセンサーでは、他の構成を有するバイアス回路２００が採用されてもよい。
【００４３】
第１補償部１０００は、第２電圧Ｖｎｔｇの変動を感知し得る。すなわち前述したバンドノイズ現象による第２電圧Ｖｎｔｇの電圧降下を感知し得る。第１補償部１０００は、第２電圧Ｖｎｔｇの変動を反転（ｉｎｖｅｒｔｉｎｇ）させることができる。第１補償部１０００は、第２電圧Ｖｎｔｇの変動を反転させて第１補償電圧Ｖｃｏｍｐ１を生成し得る。この際、第１補償電圧Ｖｃｏｍｐ１のサイズは、第２電圧Ｖｎｔｇの変動のサイズがスケーリングされたものであり得る。
【００４４】
第１補償電圧Ｖｃｏｍｐ１は、バイアス回路２００に伝達され得る。具体的に、バイアス回路２００の第１バイアスＰＭＯＳＭＰ１のゲート端子に伝送され得る。
【００４５】
第１補償部１０００は、バイアス回路２００のミラーリング回路部分を含むことができる。第１補償部１０００は、第１補償電圧Ｖｃｏｍｐ１がスケーリングされた補償電圧Ｖｃｏｍｐを伝達して、ダークシグナル電圧Ｖｐ＿ｄａｒｋおよびブライトシグナル電圧Ｖｐ＿ｂｒｉｇｈｔと加算され得る。
【００４６】
具体的に、第１補償電圧Ｖｃｏｍｐ１は、第１バイアスＰＭＯＳＭＰ１および第１バイアスＮＭＯＳＭＮ１を経て第２補償電圧Ｖｃｏｍｐ２にスケーリングされ、第２補償電圧Ｖｃｏｍｐ２は、第２バイアスＮＭＯＳＭＮ２および第１ＮＭＯＳＮ１をそれぞれ経てそれぞれ補償電圧Ｖｃｏｍｐにスケーリングされ得る。
【００４７】
図５および図６を参照すると、ダークピクセルＰ＿ｄａｒｋおよびブライトピクセルＰ＿ｂｒｉｇｈｔは、それぞれ第１ダークシグナル電圧Ｖｐ＿ｄａｒｋ１と第１ブライトシグナル電圧Ｖｐ＿ｂｒｉｇｈｔ１を出力し得る。第１補償部１０００は、第１補償電圧Ｖｃｏｍｐ１を生成し、第１補償電圧Ｖｃｏｍｐ１がスケーリングされた補償電圧Ｖｃｏｍｐを第１ダークシグナル電圧Ｖｐ＿ｄａｒｋ１と第１ブライトシグナル電圧Ｖｐ＿ｂｒｉｇｈｔ１にそれぞれ加算し得る。これにより、ダークピクセルＰ＿ｄａｒｋの最終出力電圧は、ダークシグナル電圧Ｖｐ＿ｄａｒｋになり、ブライトピクセルＰ＿ｂｒｉｇｈｔの最終出力電圧は、ブライトシグナル電圧Ｖｐ＿ｂｒｉｇｈｔになり得る。
【００４８】
第１ダークシグナル電圧Ｖｐ＿ｄａｒｋ１の場合、バンドノイズ現象によって意図しない電圧降下が発生したが、補償電圧Ｖｃｏｍｐが加えられることにより、このような電圧降下が相殺され得る。これにより、ダークピクセルＰ＿ｄａｒｋのバンドノイズ現象が防止され得る。
【００４９】
一方、第１ブライトシグナル電圧Ｖｐ＿ｂｒｉｇｈｔ１の場合、第１間隔ｄ１分だけの電圧降下が補償電圧Ｖｃｏｍｐにより第３間隔ｄ３に減少し得る。すなわちブライトシグナル電圧Ｖｐ＿ｂｒｉｇｈｔの電圧降下は、第３間隔ｄ３分だけ行われ得る。この際、第３間隔ｄ３は、当然に第１間隔ｄ１より小さくてもよい。第３間隔ｄ３は、第１間隔ｄ１から補償電圧Ｖｃｏｍｐの電圧上昇分だけを引いた間隔であり得る。
【００５０】
ただし、第１ブライトシグナル電圧Ｖｐ＿ｂｒｉｇｈｔ１およびブライトシグナル電圧Ｖｐ＿ｂｒｉｇｈｔは、後に説明される第２デジタルコードｃｏｄｅ２に変換される場合、全部最大値を有し得る。すなわちバンドノイズを発生させるほどの高い照度を有する光は、既に飽和した出力を有するので、補償電圧Ｖｃｏｍｐが加算されても、その結果が変わらないか、または、ほとんど影響を受けられない。したがって、本実施形態に係るイメージセンサーは、ブライトピクセルＰ＿ｂｒｉｇｈｔの結果値が変わることなく、ダークピクセルＰ＿ｄａｒｋのバンドノイズを解消し得る。
【００５１】
ランプ電圧生成部３００は、ランプ電圧Ｖｒａｍｐを生成し得る。ランプ電圧Ｖｒａｍｐは、アナログ信号をデジタル信号に変換するための信号であり、三角波の形態を有し得る。
【００５２】
出力部５０は、比較部４００とカウンター５００を含むことができる。
【００５３】
比較部４００は、第１比較器４１０および第２比較器４２０を含むことができる。図６には、２個の比較器のみを示したが、比較部４００は、ピクセルアレイ１０の列（ｃｏｌｕｍｎ）の個数分だけの比較器を含むことができる。すなわちピクセルアレイ１０の列によって出力されるシグナル電圧とランプ電圧の比較が比較部４００により行われ得る。
【００５４】
第１比較器４１０は、ランプ電圧Ｖｒａｍｐとダークシグナル電圧Ｖｐ＿ｄａｒｋを比較して第１比較信号ｃｏｍｐ１を出力し得る。第１比較信号ｃｏｍｐ１は、ランプ電圧Ｖｒａｍｐとダークシグナル電圧Ｖｐ＿ｄａｒｋのサイズを比較して出力される２進デジタル信号であり得る。例えば、ランプ電圧Ｖｒａｍｐがダークシグナル電圧Ｖｐ＿ｄａｒｋより大きい場合、第１比較信号ｃｏｍｐ１が「１」が出力され、ランプ電圧Ｖｒａｍｐがダークシグナル電圧Ｖｐ＿ｄａｒｋより小さい場合、第１比較信号ｃｏｍｐ１が「０」が出力され得る。または、第１比較信号ｃｏｍｐ１は、これとは反対に出力され得る。
【００５５】
第２比較器４２０は、ランプ電圧Ｖｒａｍｐとブライトシグナル電圧Ｖｐ＿ｂｒｉｇｈｔを比較して第２比較信号ｃｏｍｐ２を出力し得る。第２比較信号ｃｏｍｐ２は、ランプ電圧Ｖｒａｍｐとブライトシグナル電圧Ｖｐ＿ｂｒｉｇｈｔのサイズを比較して出力される２進デジタル信号であり得る。
【００５６】
カウンター５００は、第１比較信号ｃｏｍｐ１および第２比較信号ｃｏｍｐ２を受信してクロックによってカウントすることができる。すなわちクロックのエッジが数回経過する間に、第１比較信号ｃｏｍｐ１および第２比較信号ｃｏｍｐ２が持続したかを測定して、ダークピクセルＰ＿ｄａｒｋおよびブライトピクセルＰ＿ｂｒｉｇｈｔに印加された入射光の照度情報をデジタル情報で示すことができる。すなわちカウンター５００は、第１比較信号ｃｏｍｐ１をカウントして第１デジタルコードｃｏｄｅ１を生成し、第２比較信号ｃｏｍｐ２をカウントして第２デジタルコードｃｏｄｅ２を生成し得る。
【００５７】
第１比較信号ｃｏｍｐ１および第２比較信号ｃｏｍｐ２が長く持続するほどカウンター５００のカウント回数が増加するので、第１デジタルコードｃｏｄｅ１および第２デジタルコードｃｏｄｅ２が大きい値を有し得る。すなわち第１比較信号ｃｏｍｐ１および第２比較信号ｃｏｍｐ２の長さは、ダークシグナル電圧Ｖｐ＿ｄａｒｋとブライトシグナル電圧Ｖｐ＿ｂｒｉｇｈｔのサイズに比例する。ダークシグナル電圧Ｖｐ＿ｄａｒｋとブライトシグナル電圧Ｖｐ＿ｂｒｉｇｈｔのサイズは、各ピクセルに印加された光の照度と対応し得る。結果的に、第１デジタルコードｃｏｄｅ１および第２デジタルコードｃｏｄｅ２は、各ピクセルに印加された光の照度情報を示すことができる。
【００５８】
図７を参照すると、第１補償部１０００は、反転増幅器を含むことができる。すなわち第１補償部１０００は、演算増幅器１１０の＋端子に基準電圧Ｖｒｅｆが印加され、−端子に第１可変キャパシタＣ１および第２電圧Ｖｎｔｇが連結される回路であり得る。演算増幅器１１０の−端子は、補償出力電圧Ｖｓｃ＿ｏｕｔ端子と第２可変キャパシタＣ２を介して連結され、第２スイッチＳ２が第２可変キャパシタＣ２に並列に形成され得る。
【００５９】
図５および図７を参照すると、補償出力電圧Ｖｓｃ＿ｏｕｔと第１バイアスＰＭＯＳＭＰ１のゲート端子Ｖｂｐとの間に第３キャパシタが形成され得る。
【００６０】
バイアス回路２００の第１スイッチＳ１は、第３キャパシタＣ３と連携して第１スイッチＳ１の前端のノイズを低減し、補償出力電圧Ｖｓｃ＿ｏｕｔの変化に比例して第１補償電圧Ｖｃｏｍｐ１が変動するようにする。第１補償部１０００の第２スイッチＳ２は、反転増幅器の初期電圧を設定するのに使用され得る。したがって、第１スイッチＳ１と第２スイッチＳ２は、同時に動作して、初期に閉じられた後に続いて開かれ得る。
【００６１】
第１補償電圧Ｖｃｏｍｐ１は、第２電圧Ｖｎｔｇの変動、すなわちΔＶｎｔｇに反転増幅器の利得である−Ａ、すなわちＣ１／Ｃ２を乗算した値であり得る。ここで、Ｃ１は、第１可変キャパシタＣ１のキャパシタンスであり、Ｃ２は、第２可変キャパシタＣ２のキャパシタンスである。すなわちΔＶｃｏｍｐ１＝ΔＶｎｔｇ×（−Ｃ１／Ｃ２）であり得る。
【００６２】
第２補償電圧Ｖｃｏｍｐ２は、第１補償電圧Ｖｃｏｍｐ１が第１バイアスＰＭＯＳＭＰ１および第１バイアスＮＭＯＳＭＮ１によりスケーリングされた値であり得る。すなわちΔＶｃｏｍｐ２＝ΔＶｃｏｍｐ１×（−ｇｍｐ１／ｇｍｎ１）であり得る。ここで、ｇｍｐ１は、第１バイアスＰＭＯＳＭＰ１のトランスコンダクタンスであり、ｇｍｎ１は、第１バイアスＮＭＯＳＭＮ１のトランスコンダクタンスである。
【００６３】
最後に、補償電圧Ｖｃｏｍｐは、ダークピクセルＰ＿ｄａｒｋでは、第２補償電圧Ｖｃｏｍｐ２が第２バイアスＮＭＯＳＭＮ２およびダークピクセルＰ＿ｄａｒｋの選択トランジスタによりスケーリングされた値であり得る。また、補償電圧Ｖｃｏｍｐは、ブライトピクセルＰ＿ｂｒｉｇｈｔでは、第２補償電圧Ｖｃｏｍｐ２が第１ＮＭＯＳＮ１およびブライトピクセルＰ＿ｂｒｉｇｈｔの選択トランジスタによりスケーリングされた値であり得る。
【００６４】
第２バイアスＮＭＯＳＭＮ２と第１ＮＭＯＳＮ１のトランスコンダクタンスが互いに同一であり、ダークピクセルＰ＿ｄａｒｋおよびブライトピクセルＰ＿ｂｒｉｇｈｔの選択トランジスタのトランスコンダクタンスが互いに同一であると仮定すると、ダークピクセルＰ＿ｄａｒｋおよびブライトピクセルＰ＿ｂｒｉｇｈｔに印加される補償電圧Ｖｃｏｍｐは、同じ電圧であり得る。
【００６５】
すなわちΔＶｃｏｍｐ＝ΔＶｃｏｍｐ２×（−ｇｍｎ２／ｇｍｎ３）であり得る。ここで、ｇｍｎ２は、第２バイアスＮＭＯＳＭＮ２および第１ＮＭＯＳＮ１のトランスコンダクタンスであり、ｇｍｎ３は、ダークピクセルＰ＿ｄａｒｋおよびブライトピクセルＰ＿ｂｒｉｇｈｔの選択トランジスタのトランスコンダクタンスである。
【００６６】
したがって、ΔＶｃｏｍｐ＝ΔＶｎｔｇ×（−Ｃ１／Ｃ２）×（−ｇｍｐ１／ｇｍｎ１）×（−ｇｍｎ２／ｇｍｎ３）であり得る。ここで、ｇｍｐ１、ｇｍｎ１、ｇｍｎ２およびｇｍｎ３は、相対的に調節しにくいパラメーターであるので、可変キャパシタのキャパシタンスであるＣ１とＣ２を調節して、補償電圧Ｖｃｏｍｐのスケーリングを適切に行うことができる。
【００６７】
図５、図７および図８を参照すると、本発明のいくつかの実施形態のイメージセンサーの動作を説明し得る。まず、ピクセルアレイ１０の行を選択する選択信号ＳＥＬがオンされ、次に、続いて出力されているリセット電圧のためのリセットゲート信号ＲＧが第１時点Ｔ１にオフされ得る。また、初期状態の設定および電源電圧のノイズを除去するために閉じられていた第１スイッチＳ１および第２スイッチＳ２が第２時点Ｔ２に開かれ得る。
【００６８】
次に、第３時点Ｔ３に伝送ゲート信号ＴＧがオンされ得る。これにより、光電素子ＰＤにあった電荷がフローティング拡散領域ＦＤに伝達され得る。第４時点Ｔ４に伝送ゲート信号ＴＧは、オフされ得る。
【００６９】
第３時点Ｔ３と第４時点Ｔ４との間に第２電圧Ｖｎｔｇは、ブライトピクセルＰ＿ｂｒｉｇｈｔの寄生キャパシタにより電圧降下が起こり得る。図８では、第４時点Ｔ４に第２電圧Ｖｎｔｇの電圧降下を示したが、これに限定されるものではない。第２電圧Ｖｎｔｇの電圧降下は、第３時点Ｔ３と第４時点との間にゆっくり進行され得る。
【００７０】
第２電圧Ｖｎｔｇの電圧降下により第１補償部１０００の補償出力電圧Ｖｓｃ＿ｏｕｔが第２電圧Ｖｎｔｇの変動に反転する電圧、すなわち第１補償電圧Ｖｃｏｍｐ１値を有し得る。また、これにより、第１バイアスＰＭＯＳＭＰ１のゲート電圧であるＶｂｐに第１補償電圧Ｖｃｏｍｐ１値を有し得る。
【００７１】
以後、ピクセルの出力がすべて行われると、さらにピクセルのリセットゲート信号ＲＧが第５時点Ｔ５にオンされ得る。
【００７２】
本実施形態に係るイメージセンサーは、明るい光が印加されるピクセルと同じ行の他のピクセルに影響をバンドノイズ現象を遮断することができ、これにより、正確なセンシング結果を導き出すことができる。これにより、イメージセンサー全体の動作性能が向上し得る。
【００７３】
以下、図７、図９〜図１１を参照して、本発明のいくつかの実施形態に係るイメージセンサーを説明する。前述した説明と重複する説明は、簡明化のため省略する。
【００７４】
図９は、本発明のいくつかの実施形態に係るイメージセンサーの構造を説明するための部分等価回路図であり、図１０は、図９のサンプリング回路を細部的に説明するための等価回路図である。図１１は、図９のサンプリング回路を細部的に説明するための等価回路図である。
【００７５】
図７および図９を参照すると、本発明のいくつかの実施形態に係るイメージセンサーは、第１サンプリング回路２１０を含むことができる。
【００７６】
第１サンプリング回路２１０は、バイアス回路２００の第１スイッチＳ１と第１バイアスＰＭＯＳＭＰ１との間に位置し得る。第１サンプリング回路２１０は、第１スイッチＳ１と連携して第１スイッチＳ１の前端のノイズを低減できる。
【００７７】
図１０を参照すると、第１サンプリング回路２１０は、ＶＡ電圧と連結された第４可変キャパシタＣ４を含むことができる。第１サンプリング回路２１０は、ＰＭＯＳのゲート電圧をＶＤＤあるいはＶＳＳでマッチングさせて、ＰＳＲＲ（Ｐｏｗｅｒ  Ｓｕｐｐｌｙ  Ｒｅｊｅｃｔｉｏｎ  Ｒａｔｉｏ）特性を調節し得る。
【００７８】
ひいては、第１サンプリング回路２１０の第４可変キャパシタＣ４は、第１補償部１０００の利得を調節するのに使用され得る。
【００７９】
すなわちΔＶｃｏｍｐ１＝ΔＶｎｔｇ×（−１）×Ｃ１／Ｃ２×Ｃ３／（Ｃ３＋Ｃ４）であり得る。
【００８０】
ここで、Ｃ３は、第３キャパシタＣ３のキャパシタンスであり、Ｃ４は、第４可変キャパシタＣ４のキャパシタンスであり得る。
【００８１】
最終的に、ΔＶｃｏｍｐ＝ΔＶｎｔｇ×（−１）×Ｃ１／Ｃ２×Ｃ３／（Ｃ３＋Ｃ４）×（−ｇｍｐ１／ｇｍｎ１）×（−ｇｍｎ２／ｇｍｎ３）であり得る。
【００８２】
本実施形態で、第３キャパシタＣ３は、固定されたキャパシタンスを有するものと説明されたが、これに限定されるものではない。第３キャパシタＣ３は、可変キャパシタであってもよく、このような場合、Ｃ３は、調節可能なパラメーターになり得る。
【００８３】
このような実施形態の場合、Ｃ１、Ｃ２、Ｃ３およびＣ４が全部調節可能なパラメーターであって、補償電圧Ｖｃｏｍｐのスケーリングがさらに容易であり得る。また、反転増幅器の場合、ノイズが増幅度に比べて相対的に影響をあまり有しない出力を有し得るので、Ｃ１およびＣ２を利用して最大限の利得を設定し、細部的なスケーリングをノイズの影響を相対的に多く有するＣ３およびＣ４を用いて調整することもできる。
【００８４】
図１１を参照すると、本発明のいくつかの実施形態に係るイメージセンサーは、第２サンプリング回路２１１を含むことができる。
【００８５】
第２サンプリング回路２１１は、第１サブキャパシタＣ４＿１、第２サブキャパシタＣ４＿２および第３サブキャパシタＣ４＿３を有し得る。図１１では、３個のサブキャパシタを示したが、本実施形態がこれに限定されるものではない。サブキャパシタの個数は、２個以下であるか、４個以上であってもよい。
【００８６】
第１サブキャパシタＣ４＿１および第２サブキャパシタＣ４＿２は、ＶＤＤ電圧ＶＤＤに連結され、第３サブキャパシタＣ４＿３は、接地され得る。第１サブキャパシタＣ４＿１および第２サブキャパシタＣ４＿２は、図１０の第４可変キャパシタＣ４と同じ役割をすることができる。すなわちＶＤＤ電圧ＶＤＤのノイズを緩和させることができる。
【００８７】
第３サブキャパシタＣ４＿３は、ピクセルアレイ１０領域の出力もＶＤＤ電圧ＶＤＤによりノイズを有しているので、このような出力のノイズを緩和するために接地され得る。図１１では、第２サンプリング回路２１１が２：１の比率でＶＤＤ電圧ＶＤＤと接地電圧の連結が行われたが、これは、一つの例示に過ぎず、前記比率は、いくらでも必要に応じて変わることができる。
【００８８】
以下、図１２および図１３を参照して、本発明のいくつかの実施形態に係るイメージセンサーを説明する。前述した説明と重複する説明は、簡明化のため省略する。
【００８９】
図１２は、本発明のいくつかの実施形態に係るイメージセンサーの構造を説明するための部分等価回路図であり、図１３は、図１２のランプ電圧生成部と補償部を説明するための部分等価回路図である。
【００９０】
図１２を参照すると、本発明のいくつかの実施形態に係るイメージセンサーは、ダークシグナル電圧Ｖｐ＿ｄａｒｋおよびブライトシグナル電圧Ｖｐ＿ｂｒｉｇｈｔの代わりにランプ電圧Ｖｒａｍｐを補償し得る。
【００９１】
第２補償部１００１は、補償動作を行うことができる。第２補償部１００１は、第２電圧Ｖｎｔｇと比較して非反転の形式の補償電圧Ｖｃｏｍｐをランプ電圧Ｖｒａｍｐに加算し得る。比較部４００は、ダークシグナル電圧Ｖｐ＿ｄａｒｋおよびブライトシグナル電圧Ｖｐ＿ｂｒｉｇｈｔとランプ電圧Ｖｒａｍｐの差異を出力として導き出すので、ランプ電圧Ｖｒａｍｐを補償することだけでも、前述した実施形態のバンドノイズの防止を図ることができる。
【００９２】
具体的に、図１３を参照すると、第２補償部１００１は、反転増幅器１２０を介して第２電圧Ｖｎｔｇの変動を反転させて、第１バイアスＰＭＯＳＭＰ１のゲート電圧に伝達し得る。
【００９３】
この際、ΔＶｂｐ＝ΔＶｎｔｇ×（−Ａ）であり得る。
【００９４】
ここで、Ｖｂｐは、第１バイアスＰＭＯＳＭＰ１のゲート電圧であり、−Ａは、反転増幅器１２０の利得であり得る。
【００９５】
第１バイアスＰＭＯＳＭＰ１は、第２ＰＭＯＳＰ２および第１電流ソースＩａ１で構成された回路のミラー回路であり得る。第２バイアスＰＭＯＳＭＰ２は、第１ＰＭＯＳＰ１および第２電流ソースＩａ２で構成された回路のミラー回路で連結され、第１バイアスＰＭＯＳＭＰ１とカスコード（ｃａｓｃｏｄｅ）形式で連結され得る。これにより、第１バイアスＰＭＯＳＭＰ１および第２バイアスＰＭＯＳＭＰ２のドレーン電流が安定化され得る。
【００９６】
第１バイアスＰＭＯＳＭＰ１の電流変化は、ΔＶｂｐ×（−ｇｍｐ１）であり得る。この際、ｇｍｐ１は、第１バイアスＰＭＯＳＭＰ１のトランスコンダクタンスである。第１バイアスＰＭＯＳＭＰ１の電流がランプ抵抗Ｒｒａｍｐに流れ、この際、生成される電圧降下が補償電圧Ｖｃｏｍｐであり得る。
【００９７】
したがって、補償電圧ΔＶｃｏｍｐ＝ΔＶｎｔｇ×（−Ａ）×（−ｇｍｐ１）×Ｒｒａｍｐであり得る。
【００９８】
ここで、Ｒｒａｍｐは、ランプ抵抗Ｒｒａｍｐのサイズであり得る。ここで、−ｇｍｐ１を可変とすると、補償電圧Ｖｃｏｍｐをさらに容易に調節し得る。
【００９９】
ランプ電流Ｉｒａｍｐによりランプ抵抗Ｒｒａｍｐを介して生成される第１ランプ電圧Ｖｒａｍｐ１と補償電圧Ｖｃｏｍｐが結合されて、ランプ電圧Ｖｒａｍｐが生成され得る。
【０１００】
以下、図１２および図１４を参照して、本発明のいくつかの実施形態に係るイメージセンサーを説明する。前述した説明と重複する説明は、簡明化のため省略する。
【０１０１】
図１４は、図１２のランプ電圧生成部と補償部を説明するための部分等価回路図である。
【０１０２】
図１２および図１４を参照すると、第３補償部１００２は、第２電圧Ｖｎｔｇと比較して非反転の形式の補償電圧Ｖｃｏｍｐをランプ電圧Ｖｒａｍｐに加算し得る。
【０１０３】
具体的に、図１４を参照すると、第３補償部１００２は、非反転増幅器１３０を介して第２電圧Ｖｎｔｇの変動を第１バイアスＮＭＯＳＭＮ１のゲート電圧に伝達し得る。この際、ΔＶｂｎ＝ΔＶｎｔｇ×Ａであり得る。ここで、Ｖｂｎは、第１バイアスＮＭＯＳＭＮ１のゲート電圧であり、Ａは、非反転増幅器１３０の利得であり得る。
【０１０４】
第１バイアスＮＭＯＳＭＮ１は、第２ＮＭＯＳＮ２および第３電流ソースＩａ３で構成された回路のミラー回路であり得る。第１バイアスＮＭＯＳＭＮ１は、第１バイアスＰＭＯＳＭＰ１と直列に連結され得、第２バイアスＰＭＯＳＭＰ２は、第１バイアスＰＭＯＳＭＰ１のミラー回路で連結され得る。第２バイアスＰＭＯＳＭＰ２のゲート電圧は、第１バイアスＮＭＯＳＭＮ１および第１バイアスＰＭＯＳＭＰ１の電流電圧特性によりスケーリングされ得る。すなわちΔＶｂｐ＝ΔＶｂｎ×（−ｇｍｎ１／ｇｍｐ１）であり得る。ここで、ｇｍｎ１は、第１バイアスＮＭＯＳＭＮ１のトランスコンダクタンスであり得る。ｇｍｎ１およびｇｍｐ１を可変とすると、補償電圧Ｖｃｏｍｐをより容易に調節し得る。
【０１０５】
第３バイアスＰＭＯＳＭＰ３は、第４ＰＭＯＳＰ４および第４電流ソースＩａ４で構成された回路のミラー回路で連結され、第２バイアスＰＭＯＳＭＰ２とカスコード形式で連結され得る。これにより、第２バイアスＰＭＯＳＭＰ２および第３バイアスＰＭＯＳＭＰ３のドレーン電流が安定化され得る。
【０１０６】
第２バイアスＰＭＯＳＭＰ２の電流変化は、ΔＶｂｐ×（−ｇｍｐ２）であり得る。ここで、ｇｍｐ２は、第２バイアスＰＭＯＳＭＰ２のトランスコンダクタンスである。第２バイアスＰＭＯＳＭＰ２の電流がランプ抵抗Ｒｒａｍｐに流れ、この際、生成される電圧降下が補償電圧Ｖｃｏｍｐであり得る。
【０１０７】
したがって、補償電圧ΔＶｃｏｍｐ＝ΔＶｎｔｇ×Ａ×（−ｇｍｎ１／ｇｍｐ１）×（−ｇｍｐ２）×Ｒｒａｍｐであり得る。
【０１０８】
ランプ電流Ｉｒａｍｐによりランプ抵抗Ｒｒａｍｐを介して生成される第１ランプ電圧Ｖｒａｍｐ１と補償電圧Ｖｃｏｍｐが結合されて、ランプ電圧Ｖｒａｍｐが生成され得る。
【０１０９】
以下、図１２および図１５を参照して、本発明のいくつかの実施形態に係るイメージセンサーを説明する。前述した説明と重複する説明は、簡明化のため省略する。
【０１１０】
図１５は、図１２のランプ電圧生成部と補償部を説明するための部分等価回路図である。
【０１１１】
図１２および図１５を参照すると、本発明のいくつかの実施形態に係るイメージセンサーの第４補償部１００３を含むことができる。
【０１１２】
第４補償部１００３は、図１４の第３補償部１００２の非反転増幅器１３０の代わりに第５可変キャパシタＣ５を含むことができる。
【０１１３】
第５可変キャパシタＣ５は、信号を増幅せずに、すぐに伝達し得る。したがって、第１バイアスＮＭＯＳＭＮ１のゲート電圧ΔＶｂｎ＝ΔＶｎｔｇであり得る。
【０１１４】
これにより、最終ΔＶｃｏｍｐ＝ΔＶｎｔｇ×（−ｇｍｎ１／ｇｍｐ１）×（−ｇｍｐ２）×Ｒｒａｍｐであり得る。
【０１１５】
以下、図１６を参照して、本発明のいくつかの実施形態に係るイメージセンサーを説明する。前述した説明と重複する説明は、簡明化のため省略する。
【０１１６】
図１６は、本発明のいくつかの実施形態に係るイメージセンサーの構造を説明するための部分等価回路図である。
【０１１７】
図１６を参照すると、本発明のいくつかの実施形態に係るイメージセンサーは、第５補償部１００４を含むことができる。
【０１１８】
第５補償部１００４は、第４バイアスＰＭＯＳＭＰ４を含むことができる。第４バイアスＰＭＯＳＭＰ４は、第１ランプ電圧Ｖｒａｍｐ１をゲート電圧として受け、第３バイアスＰＭＯＳＭＰ３と直列に連結され得る。第２バイアスＰＭＯＳＭＰ２は、第１バイアスＰＭＯＳＭＰ１のミラー回路で連結され得る。第２バイアスＰＭＯＳＭＰ２のゲート電圧は、第１バイアスＮＭＯＳＭＮ１および第１バイアスＰＭＯＳＭＰ１の電流電圧特性によりスケーリングされ得る。
【０１１９】
これにより、第２バイアスＰＭＯＳＭＰ２および第４バイアスＰＭＯＳＭＰ４の電圧電流特性によって、ΔＶｃｏｍｐ＝ΔＶｂｐ×（−ｇｍｐ２／ｇｍｐ４）であり得る。
【０１２０】
したがって、ΔＶｂｎ＝ΔＶｎｔｇ×ＡおよびΔＶｂｐ＝ΔＶｂｎ×−ｇｍｎ１／ｇｍｐ１を考慮すると、ΔＶｃｏｍｐ＝ΔＶｎｔｇ×Ａ×（−ｇｍｎ１／ｇｍｐ１）×（−ｇｍｐ２／ｇｍｐ４）であり得る。
【０１２１】
以下、図１７を参照して、本発明のいくつかの実施形態に係るイメージセンサーを説明する。前述した説明と重複する説明は、簡略化のため省略される。
【０１２２】
図１７は、本発明のいくつかの実施形態に係るイメージセンサーの構造を説明するための部分等価回路図である。
【０１２３】
図１７を参照すると、本発明のいくつかの実施形態に係るイメージセンサーは、第６補償部１００５を含む。
【０１２４】
第６補償部１００５は、図１６の非反転増幅器１３０の代わりに第５可変キャパシタＣ５および第６可変キャパシタＣ６を含むことができる。
【０１２５】
これにより、補償電圧Ｖｃｏｍｐの式は、次のとおりである。
【０１２６】
ΔＶｃｏｍｐ＝ΔＶｎｔｇ×Ｃ５／（Ｃ５＋Ｃ６）×（−ｇｍｎ１／ｇｍｐ１）×（−ｇｍｐ２／ｇｍｐ４）
【０１２７】
ここで、Ｃ５は、第５可変キャパシタＣ５のキャパシタンスであり、Ｃ６は、第６可変キャパシタＣ６のキャパシタンスである。
【０１２８】
本発明のいくつかの実施形態に係るイメージセンサーの第６補償部１００５の第６可変キャパシタＣ６は、図９〜図１１の第１サンプリング回路２１０および第２サンプリング回路２１１と同じ役割をすることができる。したがって、図１１の第２サンプリング回路２１１のように、複数のキャパシタが配置されて、一部はＶＤＤ電圧ＶＤＤと連結され、一部は、接地され得る。
【０１２９】
以上、添付の図面を参照して本発明の実施形態を説明したが、本発明の属する技術分野における通常の知識を有する者は、本発明がその技術的思想や必須の特徴を変更することなく、他の具体的な形態で実施され得ることを理解できる。したがって、以上で記述した実施形態は、すべての面において例示的なものであり、限定的なものではないものと理解すべきである。
【符号の説明】
【０１３０】
１２０  反転増幅器
１３０  非反転増幅器
２００  バイアス回路
２１０、２１１  サンプリング回路
３００  ランプ電圧生成部
４００  比較部
５００  カウンター
１０００、１００１、１００２、１００３、１００４、１００５  補償部
【図１】
2018117350.tif 000003
【図２】
2018117350.tif 000004
【図３】
2018117350.tif 000005
【図４】
2018117350.tif 000006
【図５】
2018117350.tif 000007
【図６】
2018117350.tif 000008
【図７】
2018117350.tif 000009
【図８】
2018117350.tif 000010
【図９】
2018117350.tif 000011
【図１０】
2018117350.tif 000012
【図１１】
2018117350.tif 000013
【図１２】
2018117350.tif 000014
【図１３】
2018117350.tif 000015
【図１４】
2018117350.tif 000016
【図１５】
2018117350.tif 000017
【図１６】
2018117350.tif 000018
【図１７】
2018117350.tif 000019