(57)【要約】【課題】高視認性の表示システムを提供する。【解決手段】表示システムはホスト装置、表示コントローラおよび表示パネルを有する。表示パネルには、複数のサブ画素を有する画素アレイが設けられている。サブ画素は発光型表示素子、反射型表示素子を有する。ホスト装置は表示コントローラに画像データＤＴ０を送信する。表示コントローラは次の機能をもつ。画像データＤＴ０の色の分類。色の分類結果に基づく属性データの生成。画像データＤＴ０から画像データＤＴ１の生成。画像データＤＴ１に対する属性データに応じた画像処理により、２種類の画像データＤＴ２＿ｅ、ＤＴ２＿ｒの生成。画像データＤＴ２＿ｅから画像データＤＴ３＿ｅの生成。画像データＤＴ２＿ｒから画像データＤＴ３＿ｒの生成。画像データＤＴ３＿ｅは発光型表示素子で表示され、画像データＤＴ３＿ｒは反射型表示素子で表示される。【選択図】図１
2018159912.tif 000002
【特許請求の範囲】
【請求項１】
ホスト装置、表示コントローラ、および表示パネルを有する表示システムであって、
前記ホスト装置は前記表示コントローラに第１画像データを送信し、
前記第１画像データは１画素分の画像データであり、
前記表示コントローラは、
前記第１画像データの色の分類を行い、分類結果に基づいて属性データを生成し、
前記第１画像データを処理し、第２画像データを生成し、
前記第２画像データに対して、前記属性データに応じた処理を行い、第３画像データを生成し、
前記第３画像データを処理して第４画像データを生成し、
前記第４画像データを前記表示パネルに送信する
ことを特徴とする表示システム。
【請求項２】
請求項１において、
前記第２画像データへの処理には、前記第２画像データの画素値に、前記属性データに応じたゲイン値を乗算する処理が含まれることを特徴とする表示システム。
【請求項３】
請求項１又は２において、
前記第３画像データへの処理には、ガンマ補正が含まれることを特徴とする表示システム。
【請求項４】
ホスト装置、表示コントローラ、および表示パネルを有する表示システムであって、
前記表示パネルは画素アレイを有し、
前記画素アレイは複数のサブ画素を有し、
前記サブ画素は発光型表示素子および反射型表示素子を有し、
前記ホスト装置は前記表示コントローラに第１画像データを送信し、
前記第１画像データは１画素分の画像データであり、
表示コントローラは、
前記第１画像データの色の分類を行い、分類結果に基づいて属性データを生成し、
前記第１画像データを処理し、第２画像データを生成し、
前記第２画像データに対して前記属性データに応じた処理を行い、第３画像データおよび第４画像データを生成し、
前記第３画像データを処理して、第５画像データを生成し、
前記第４画像データを処理して、第６画像データを生成し、
前記第５画像データおよび前記第６画像データを前記表示パネルに送信し、
前記第５画像データは前記発光型表示素子で表示され、
前記第６画像データは前記反射型表示素子で表示されることを特徴とする表示システム。
【請求項５】
請求項４において、
前記第２画像データへの処理には、前記第２画像データの画素値に、前記属性データに応じたゲイン値を乗算する処理が含まれる表示システム。
【請求項６】
請求項４又は５において、
前記第３画像データの処理には、ガンマ補正が含まれ、
前記第４画像データの処理には、ガンマ補正が含まれることを特徴とする表示システム。
【請求項７】
請求項４乃至６の何れか１項において、
前記反射型表示素子は反射型液晶素子であることを特徴とする表示システム。
【請求項８】
請求項４乃至７の何れか１項において、
前記発光型表示素子はエレクトロルミネセンス素子であることを特徴とする表示システム。
【請求項９】
表示コントローラ、および表示パネルを有する表示システムであって、
表示パネルは画素アレイ、および周辺回路を有し、
画素アレイは画素を有し、
前記画素は複数の第１サブ画素および複数の第２サブ画素を有し、
前記第１サブ画素は反射型表示素子を有し、
前記第２サブ画素は発光型表示素子を有し、
前記表示コントローラは、
外部から送信される第１データを処理して、第２データおよび第３データを生成し、
前記第２データを処理して、第４データを生成し、
前記第３データを処理して、第５データを生成し、
前記第４データ、および前記第５データを表示パネルに送信し、
前記周辺回路は前記画素に前記第４データ、および前記第５データを書き込み、
前記第４データは前記複数の第１サブ画素によって表示され、
前記第５データは前記複数の第２サブ画素によって表示され、
前記表示コントローラは前記第１データがカラーデータであるか否かを判定し、前記第１データがカラーデータである場合は、前記第２データとして黒表示データを作成し、前記第３データとして前記第１データと同じデータを作成することを特徴とする表示システム。
【請求項１０】
請求項９において、
前記表示コントローラは前記第１データがカラーデータであるか否かを判定し、前記第１データがカラーデータではない場合は、前記第２データとして前記第１データをグレースケールデータに変換することでグレースケールデータを生成し、前記第３データとして黒表示データを作成することを特徴とする表示システム。
【請求項１１】
請求項９において、
前記表示コントローラは前記第１データがカラーデータであるか否かを判定し、第１データがカラーデータではない場合は、前記第２データとして前記第１データと同じデータを生成し、前記第３データとして黒表示データを作成することを特徴とする表示システム。
【請求項１２】
請求項９乃至１１の何れか１項において、
前記表示システムは光センサを有し、
前記表示コントローラは、光センサで取得された情報に基づいて、前記第３データを処理することを特徴とする表示システム。
【請求項１３】
請求項９乃至１２の何れか１項において、
前記反射型表示素子は反射型液晶素子であることを特徴とする表示システム。
【請求項１４】
請求項９乃至１３の何れか１項において、
前記発光型表示素子はエレクトロルミネセンス素子であることを特徴とする表示システム。
【請求項１５】
請求項１乃至１４の何れか１項おいて、
さらに、タッチセンサを有することを特徴とする表示システム。
【請求項１６】
請求項１乃至１５の何れか１項において、
前記表示コントローラはメモリ装置を有し、
前記メモリ装置のメモリセルは、容量素子と前記容量素子への充放電を制御するためのトランジスタを有し、
前記トランジスタのチャネル形成領域は金属酸化物を有することを特徴とする表示システム。
【請求項１７】
筐体および表示部を有する電気機器であり、
前記表示部に、請求項１乃至１１の何れか１項に記載の表示システムを備えることを特徴とする電子機器。
【請求項１８】
画素に複数の第１サブ画素および複数の第２サブ画素を有し、前記第１サブ画素が反射型表示素子を有し、前記第２サブ画素は発光型表示素子を有する表示パネルの表示コントローラであって、
前記表示コントローラは、外部から送信される画像データを処理して、前記複数の第１サブ画素の表示ための第１データと、前記複数の第２サブ画素の表示のための第２データとを生成し、
前記表示コントローラは前記画像データがカラーデータであるか否かを判定し、前記画像データがカラーデータである場合は、前記第１データとして黒表示データを作成し、前記第２データとして前記画像データと同じデータを作成することを特徴とする表示コントローラ。
【請求項１９】
請求項１８において、
前記表示コントローラは前記画像データがカラーデータであるか否かを判定し、前記画像データがカラーデータではない場合は、前記画像データをグレースケールデータに変換することで前記第１データを生成し、前記第２データとして黒表示データを作成することを特徴とする表示コントローラ。
【請求項２０】
請求項１８において、
前記表示コントローラは前記第画像データがカラーデータであるか否かを判定し、前記画像データがカラーデータではない場合は、前記第１データとして前記画像データと同じデータを生成し、前記第２データとして黒表示データを作成することを特徴とする表示コントローラ。
【請求項２１】
請求項１８乃至２０の何れか１項において、
外部から入力される環境光の情報に基づいて、前記第２データを処理することを特徴とする表示コントローラ。
【請求項２２】
請求項１８乃至２１の何れか１項において、
さらにメモリ装置を有し、
前記メモリ装置はメモリセルを有し、
前記メモリセルは、容量素子と前記容量素子への充放電を制御するためのトランジスタを有し、
前記トランジスタのチャネル形成領域は金属酸化物を有することを特徴とする表示コントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一形態は、表示装置の技術の分野に属しており、例えば、表示装置の画素アレイ、駆動回路、および制御回路、表示装置の動作方法などに関する。なお、ここで記載する技術分野は例示であり、本発明の一形態の適用可能な技術分野は、これに限定されるものではない。
【背景技術】
【０００２】
スマートフォン、スマートウォッチ、タブレット端末、電子書籍端末、ノートＰＣ（パーソナルコンピュータ）等の携帯型電子機器が普及している。携帯型電子機器は様々な環境で利用されるため、携帯型電子機器に搭載される表示装置には、利用する環境に適した表示をすること、低消費電力であることが求められる。このような要求を実現する表示装置として、１のサブ画素に液晶素子と発光素子が設けられているハイブリッド（複合型）表示装置が提案されている（例えば、特許文献１―３）。
【０００３】
チャネル形成領域に金属酸化物を有するトランジスタ（以下、「金属酸化物半導体トランジスタ」、または「ＯＳトランジスタ」と呼ぶ場合がある。）が知られている。例えば、非特許文献１、２にはサブ画素がＯＳトランジスタで構成されているハイブリッド表示装置が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１５７０２６号公報
【特許文献２】国際公開第２００４／０５３８１９号
【特許文献３】国際公開第２００７／０４１１５０号
【非特許文献】
【０００５】
【非特許文献１】Ｋ．Ｋｕｓｕｎｏｋｉ  ｅｔ  ａｌ．，“Ｔｒａｎｓｍｉｓｓｉｖｅ  ＯＬＥＤ  ａｎｄ  Ｒｅｆｌｅｃｔｉｖｅ  ＬＣ  Ｈｙｂｒｉｄ（ＴＲ‐Ｈｙｂｒｉｄ）Ｄｉｓｐｌａｙ，”ＳＩＤ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ，２０１６，ｖｏｌ．４７，ｐｐ．５７―６０．
【非特許文献２】Ｔ．Ｓａｋｕｉｓｈｉ  ｅｔ  ａｌ．，“Ｔｒａｎｓｍｉｓｓｉｖｅ  ＯＬＥＤ  ａｎｄ  Ｒｅｆｌｅｃｔｉｖｅ  ＬＣ  Ｈｙｂｒｉｄ（ＴＲ‐Ｈｙｂｒｉｄ）Ｄｉｓｐｌａｙ  ｗｉｔｈ  Ｈｉｇｈ  Ｖｉｓｉｂｉｌｉｔｙ  ａｎｄ  Ｌｏｗ  Ｐｏｗｅｒ  Ｃｏｎｓｕｍｐｔｉｏｎ，”ＳＩＤ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ，２０１６，ｖｏｌ．４７，ｐｐ．７３５―７３８．
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一形態の課題は、視認性を向上すること、消費電力を低減すること、画像データ送信の負荷を低減すること、および動作不良を低減することである。
【０００７】
複数の課題の記載は、互いの課題の存在を妨げるものではない。本発明の一形態は、例示した全ての課題を解決する必要はない。また、列記した以外の課題が、本出願の明細書、図面、および特許請求の範囲（以下、「本明細書等」と呼ぶ。）の記載から、自ずと明らかとなるものであり、このような課題も、本発明の一形態の課題となり得る。
【課題を解決するための手段】
【０００８】
（１）  本発明の１形態は、ホスト装置、表示コントローラ、および表示パネルを有する表示システムであって、ホスト装置は表示コントローラに第１画像データを送信し、第１画像データは１画素分の画像データであり、表示コントローラは、第１画像データの色の分類を行い、分類結果に基づいて属性データを生成し、第１画像データを処理して第２画像データを生成し、第２画像データに対して属性データに応じた処理を行うことで第３画像データを生成し、第３画像データを処理して第４画像データを生成し、第４画像データを表示パネルに送信する表示システムである。
【０００９】
（２）  前記形態（１）において、第２画像データへの処理には、第２画像データの画素値に、属性データに応じたゲイン値を乗算する処理が含まれる。
【００１０】
（３）  前記形態（１）又は（２）において、第３画像データへの処理には、ガンマ補正が含まれる。
【００１１】
（４）  本発明の１形態は、ホスト装置、表示コントローラ、および表示パネルを有する表示システムであって、表示パネルは画素アレイを有し、画素アレイは複数のサブ画素を有し、サブ画素は発光型表示素子および反射型表示素子を有し、ホスト装置は表示コントローラに第１画像データを送信し、第１画像データは１画素分の画像データであり、表示コントローラは、第１画像データの色の分類を行い、分類結果に基づいて属性データを生成し、第１画像データを処理して第２画像データを生成し、第２画像データに対して属性データに応じた処理を行うことで第３画像データおよび第４画像データを生成し、第３画像データを処理して第５画像データを生成し、第４画像データを処理して第６画像データを生成し、第５画像データおよび第６画像データを表示パネルに送信し、第５画像データは発光型表示素子で表示され、第６画像データは反射型表示素子で表示されることを特徴とする表示システムである。
【００１２】
（５）  前記形態（４）において、第２画像データへの処理には、第２画像データの画素値に、属性データに応じたゲイン値を乗算する処理が含まれる。
【００１３】
（６）  前記形態（４）又は（５）において、第３画像データへの処理には、ガンマ補正が含まれ、第４画像データの処理には、ガンマ補正が含まれる。
【００１４】
（７）  本発明の１形態は、表示コントローラおよび表示パネルを有する表示システムであって、表示パネルは画素アレイおよび周辺回路を有し、画素アレイは画素を有し、画素は複数の第１サブ画素、および複数の第２サブ画素を有し、第１サブ画素は反射型表示素子を有し、第２サブ画素は発光型表示素子を有し、表示コントローラは、外部から送信される第１データを処理して、第２データおよび第３データを生成し、第２データを処理して第４データを生成し、第３データを処理して第５データを生成し、第４データおよび第５データを表示パネルに送信し、周辺回路は画素に第４データおよび第５データを書き込み、第４データは複数の第１サブ画素によって表示され、第５データは複数の第２サブ画素によって表示され、表示コントローラは第１データがカラーデータであるか否かを判定し、第１データがカラーデータである場合は、第２データとして黒表示データを作成し、第３データとして第１データと同じデータを作成する表示システムである。
【００１５】
（８）  前記形態（７）において、表示コントローラは第１データがカラーデータであるか否かを判定し、第１データがカラーデータではない場合は、第２データとして第１データをグレースケールデータに変換することでグレースケールデータを生成し、第３データとして黒表示データを作成する。
【００１６】
（９）  前記形態（７）において、表示コントローラは第１データがカラーデータであるか否かを判定し、第１データがカラーデータではない場合は、第２データとして第１データと同じデータを生成し、第３データとして黒表示データを作成する。
【００１７】
（１０）  前記形態（４）乃至（９）の何れか１において、反射型表示素子は反射型液晶素子である。
【００１８】
（１１）  前記形態（４）乃至（１０）の何れか１において、発光型表示素子はエレクトロルミネセンス素子である。
【００１９】
本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
【００２０】
本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。
【００２１】
トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子である。ソースまたはドレインとして機能する２つの端子は、トランジスタの入出力端子である。２つの入出力端子は、トランジスタの導電型（ｎチャネル型、ｐチャネル型）及びトランジスタの３つの端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合がある。
【００２２】
ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって設けられている場合なども含む。
【００２３】
電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお、電位とは相対的なものである。よって、ＧＮＤと記載されていても、必ずしも０Ｖを意味しない場合もある。
【００２４】
本明細書等において、「膜」という言葉と「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」という用語を「絶縁層」という用語に変更することが可能な場合がある。
【００２５】
本明細書等において、「第１」、「第２」、「第３」などの序数詞は、順序を表すために使用される場合がある。または、構成要素の混同を避けるために使用する場合がある。これらの場合、序数詞の使用は構成要素の個数を限定するものではなく、順序を限定するものでもない。また、例えば、「第１」を「第２」または「第３」に置き換えて、本発明の一形態を説明することができる。
【発明の効果】
【００２６】
本発明の一形態は、視認性を向上すること、消費電力を低減すること、データ送信の負荷を低減すること、および動作不良を低減することが可能である。
【００２７】
複数の効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、必ずしも、例示した効果の全てを有する必要はない。また、本発明の一形態について、上記以外の課題、効果、および新規な特徴については、本明細書の記載および図面から自ずと明らかになるものである。
【図面の簡単な説明】
【００２８】
【図１】ＥＲ表示システムの構成例を示す機能ブロック図。
【図２】Ａ：画素アレイ、サブ画素の構成例を示す回路図。Ｂ：画素の構成例を示す図。
【図３】Ａ、Ｃ：ＥＲパネルの表示原理を示す断面図。Ｂ：画素アレイの構成例を示す模式図。
【図４】回路の動作例を示すフローチャート。
【図５】フィルタ回路の動作例を示すフローチャート。
【図６】表示コントローラの構成例を示す機能ブロック図。
【図７】ＴＸＴモードでの画像処理部の動作例を示すタイミングチャート。
【図８】ＴＸＴモードでの画像処理を説明する図。
【図９】属性付与回路の動作例を示すフローチャート。
【図１０】フィルタ回路の動作例を示すフローチャート。
【図１１】ＥＲ表示システムの構成例を示す機能ブロック図。
【図１２】Ａ：画素の構成例を示す図。Ｂ：画素アレイの構成例を示す模式図。Ｃ：ＥＲパネルの表示原理を示す断面図。
【図１３】属性付与回路の動作例を示すフローチャート。
【図１４】表示システムの構成例を示す機能ブロック図。
【図１５】表示システムの構成例を示す機能ブロック図。
【図１６】ＥＲ表示システムの表示モード（ＴＸＴモード）を説明する図。
【図１７】ＴＸＴモードでのフィルタ回路の動作例を示すフローチャート。
【図１８】ＴＸＴモードでのフィルタ回路の動作例を示すタイミングチャート。
【図１９】ＴＸＴモードでのフィルタ回路の動作例を示すフローチャート。
【図２０】ＴＸＴモードでのフィルタ回路の動作例を示すタイミングチャート。
【図２１】ＥＲ表示システムの構成例を示す機能ブロック図。
【図２２】ＴＸＴモードでのフィルタ回路の動作例を示すフローチャート。
【図２３】ＴＸＴモードでのフィルタ回路の動作例を示すタイミングチャート。
【図２４】ＴＸＴモードでのフィルタ回路の動作例を示すフローチャート。
【図２５】ＴＸＴモードでのフィルタ回路の動作例を示すタイミングチャート。
【図２６】ＥＲ表示システムの構成例を示す機能ブロック図。
【図２７】Ａ、Ｂ：ＥＲパネルの構成例を示す断面図。Ｃ：センサアレイの回路構成例を示す図。
【図２８】Ａ―Ｃ：ＥＲパネルの構成例を示す斜視模式図。
【図２９】ＥＲ表示システムの構成例を示す機能ブロック図。
【図３０】Ａ―Ｄ：電子機器の構成例を示す図。
【図３１】電子機器の構成例を示す図。
【図３２】Ａ：ＤＯＳＲＡＭの構成例を示す機能ブロック図。Ｂ：メモリセルアレイの構成例を示す図。Ｃ：メモリセルの回路構成例を示す図。
【図３３】ＮＯＳＲＡＭの構成例を示す機能ブロック図。
【図３４】Ａ―Ｄ：メモリセルの回路構成例を示す図。
【図３５】Ａ、Ｂ：ＮＯＳＲＡＭの動作例を示すタイミングチャート。
【図３６】ＮＯＳＲＡＭの断面構成例を示す図。
【図３７】ＮＯＳＲＡＭの断面構成例を示す図。
【図３８】Ａ、Ｂ：ＯＳトランジスタの構成例を示す断面図。
【図３９】Ａ、Ｂ：ＯＳトランジスタの構成例を示す断面図。
【図４０】ＥＲパネルの構成例を示す図。
【図４１】Ａ：サブ画素のレイアウト例を示す平面図。Ｂ：サブ画素の透過領域と遮光領域とを示す図。
【図４２】ＥＲパネルの断面構成例を示す図。
【図４３】ＥＬパネルの構成例を示す断面図。
【図４４】Ａ、Ｂ：ＥＬパネルの構成例を示す断面図。
【発明を実施するための形態】
【００２９】
以下に、本発明の実施の形態を説明する。ただし、本発明の一形態は、以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明の一形態は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００３０】
以下に示される複数の実施の形態は適宜組み合わせることが可能である。また１の実施の形態の中に、複数の構成例（作製方法例、動作方法例、使用方法例等も含む。）が示される場合は、互いの構成例を適宜組み合わせること、および他の実施の形態に記載された１または複数の構成例と適宜組み合わせることも可能である。
【００３１】
図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【００３２】
また、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“＿１”、“＿２”、“［ｎ］”、“［ｍ，ｎ］”等の識別用の符号を付記して記載する場合がある。
【００３３】
本明細書において、例えば、電源電位ＶＤＤを、電位ＶＤＤ、ＶＤＤ等と省略して記載する場合がある。これは、他の構成要素（例えば、信号、電圧、回路、素子、電極、配線等）についても同様である。
【００３４】
〔実施の形態１〕
本実施の形態では、表示システムについて説明する。なお、本明細書等では、発光型（ｌｉｇｈｔ‐ｅｍｉｔｔｉｎｇ）表示パネルと反射型（ｒｅｆｌｅｃｔｉｖｅ）表示パネルとを複合化した表示パネルを「ＥＲパネル」または「ＥＲ表示パネル」と呼ぶ。ＥＲパネルを備える表示システムを「ＥＲ表示システム」と呼ぶこととする。
【００３５】
＜＜ＥＲ表示システム１００＞＞
図１は、ＥＲ表示システムの構成例を示す機能ブロック図である。図１に示すＥＲ表示システム１００は、ＥＲパネル１１０、表示コントローラ１４０、アプリケーションプロセッサ１９０、メモリ装置１９１、センサ部１９３を有する。
【００３６】
ＥＲパネル１１０は画素アレイ１１１、周辺回路１２０を有する。ＥＲパネル１１０は、表示パネルに周辺回路１２０が実装されている構成であることから、ＥＲパネル１１０をＥＲ表示モジュールと呼ぶこともできる。
【００３７】
画素アレイ１１１は複数のサブ画素１１を有する。サブ画素１１は反射型表示素子と発光型表示素子とを有する。ここでは、反射型表示素子はＬＣ（液晶）素子ＲＥ１であり、発光型表示素子はＥＬ（エレクトロルミネセンス）素子ＥＥ１である。周辺回路１２０は、ゲートドライバ１２１Ｅ、１２１Ｒ、ソースドライバ１２３Ｅ、１２３Ｒを有する。
【００３８】
ＥＲパネルの発光型表示素子、反射型表示素子には特段の制約はない。例えば、発光型表示素子としては、ＥＬ素子の他、発光ダイオード、発光トランジスタ、量子ドットまたは量子ロッドを利用した発光素子などがある。例えば、反射型表示素子としては、反射型ＬＣ素子の他に、電気泳動方式の表示素子、粒子移動方式の表示素子、または粒子回転方式の表示素子などがある。
【００３９】
ＬＣ素子としては、様々なモードが適用されたＬＣ素子を用いることができる。例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ‐Ｐｌａｎｅ‐Ｓｗｉｔｃｈｉｎｇ）モード、ＶＡ‐ＩＰＳモード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ‐ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ゲスト−ホストモード等が適用されたＬＣ素子を用いることができる。
【００４０】
垂直配向モードには、ＭＶＡ（Ｍｕｌｔｉ‐Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）モードなどがある。
【００４１】
暗い環境でもＬＣ素子ＲＥ１での表示を可能にするため、ＥＲ表示システム１００は、画素アレイ１１１を照明する照明装置を有していてもよい。例えば、照明装置には、光源にＬＥＤ光源を用いたエッジライト型フロントライトがある。
【００４２】
表示コントローラ１４０は、ＥＲパネル１１０を駆動するためのコントローラである。表示コントローラ１４０は画像処理部１５０、タイミングコントローラ１５５、メモリ装置１５６Ｅ、１５６Ｒを有する。画像処理部１５０は、属性付与回路１６１、フィルタ回路１６２、データ処理回路１６３を有する。画像処理部１５０はさらにレジスタ（図示せず）を有する。レジスタには、画像処理部１５０が画像データの処理に用いるパラメータ等が格納される。
【００４３】
メモリ装置１９１は、画像データなど、アプリケーションプロセッサ１９０が処理を行うために必要なデータを記憶する。
【００４４】
画像処理部１５０は、受信した画像データを処理し、反射型表示素子で表示させる画像データと、発光型表示素子で表示させる画像データとを生成する。ここでは、便宜的に、反射型表示素子用の画像データを「ＬＣ用画像データ」と呼び、発光型表示素子用の画像データを「ＥＬ用画像データ」と呼ぶ。
【００４５】
画像処理部１５０は、ＬＣ用画像データをソースドライバ１２３Ｒに伝送し、ＥＬ用画像データをソースドライバ１２３Ｅに伝送する。メモリ装置１５６Ｅは、ＥＬ用画像データのためのフレームメモリとして用いられ、メモリ装置１５６Ｒは、ＬＣ用画像データのためのフレームメモリとして用いられる。
【００４６】
アプリケーションプロセッサ１９０は表示コントローラ１４０に各種の信号を送信する。送信する信号には、例えば、クロック信号、同期信号、コマンド信号（ＩＤＳ、ＭＯＤＥ等）、パラメータ信号（ＣＰＡＲＡ、ＧＡ等）がある。
【００４７】
信号ＭＯＤＥは、ＥＲパネル１１０の表示モードを設定するための信号である。ＥＲパネルの表示モードは３種類に大別される。第１の表示モードは、反射型表示素子のみで表示を行うモードであり、第２の表示モードは、発光型表示素子のみで表示を行うモードである。第３の表示モードは、反射型表示素子と発光型表示素子双方によって表示を行うモードである。ここでは、便宜的に第１乃至第３の表示モードをそれぞれ、ＲＬＣＤモード、ＥＬＤモード、ハイブリッドモードと呼ぶこととする。
【００４８】
ハイブリッドモードには２種類ある。一方は、反射型素子と発光型素子とは共通の画像データを表示するモードである。他方は、反射型表示素子と発光型表示素子とで異なる画像データを表示するモードである。ここでは、便宜的に、前者のハイブリッドモードをＨＹモードと呼び、後者をＴＸＴ（テキスト）モードと呼ぶことにする。
【００４９】
信号ＩＤＳは、ＥＲパネル１１０でアイドリング・ストップ（ＩＤＳ）駆動を実行するためのコマンド信号である。ＩＤＳ駆動とは、通常駆動よりも低いリフレッシュレートで表示パネルを駆動することをいう。ＩＤＳ駆動については後述する。
【００５０】
例えば、アプリケーションプロセッサ１９０は、センサ部１９３で取得したデータ、使用者の操作等による割り込み信号、画像データの属性（動画／静止画、カラー画像／グレースケール画像）等にもとづいて、コマンド信号、パラメータ信号を生成する。
【００５１】
例えば、センサ部１９３は、照度を検出する機能、および光のＲＧＢ成分を検出する機能を有する。
【００５２】
タイミングコントローラ１５５は、アプリケーションプロセッサ１９０から送信された信号に基づいて、タイミング信号を生成する。タイミング信号は周辺回路１２０の動作タイミングを設定するための信号であり、例えば、クロック信号、スタートパルス信号、パルス幅制御信号などである。
【００５３】
画像処理部１５０が画像データの処理に用いるパラメータは、パラメータ信号によって設定される。設定されたパラメータは、画像処理部１５０のレジスタに記憶される。画像処理部１５０は、パラメータを用いて、画像データＤＴ０を処理し、画像データＤＴ３＿ｅ、ＤＴ３＿ｒを生成する。画像データＤＴ３＿ｅはＥＬ用画像データであり、ソースドライバ１２３Ｅに送信される。画像データＤＴ３＿ｒはＬＣ用画像データであり、ソースドライバ１２３Ｒに送信される。
【００５４】
なお、図１は機能ブロック図であり、表示コントローラ１４０の構成は図１の構成に限定されない。例えば、画像処理部１５０の処理を１の処理回路（例えば、ＦＰＧＡ）で実行する構成であってもよい。或いは、フィルタ回路１６２およびデータ処理回路１６３が行う処理を１の処理回路（例えば、ＦＰＧＡなど）で実行する構成であってもよい。
【００５５】
＜＜ＥＲパネル１１０＞＞
図２Ａ、図２Ｂ、図３Ａ−図３Ｃを参照して、ＥＲパネル１１０を説明する。
【００５６】
＜画素アレイ１１１、サブ画素１１＞
図２Ａは画素アレイ１１１、サブ画素１１の構成例を示す回路図である。画素アレイ１１１には、ゲート線ＧＬ１、ＧＬ２、ソース線ＳＬ１、ＳＬ２、配線ＣＳＬ、ＡＮＬを有する。
【００５７】
ゲートドライバ１２１Ｒはゲート線ＧＬ１を駆動し、ゲートドライバ１２１Ｅはゲート線ＧＬ２を駆動する。ソースドライバ１２３Ｒはソース線ＳＬ１にＬＣ用データ信号を入力し、ソースドライバ１２３Ｅはソース線ＳＬ２にＥＬ用データ信号を入力する。
【００５８】
図２Ａには、代表的に１行３列に配列された３のサブ画素１１を示している。本明細書等において、ゲート線ＧＬ１＿ｊ（ｊは１以上の整数）は第ｊ行のゲート線ＧＬ１であり、ソース線ＳＬ２＿３ｋ（ｋは１以上の整数）は、第３ｋ列のソース線ＳＬ２であり、サブ画素１１［ｊ，３ｋ］とは、第ｊ行第３ｋ列のサブ画素１１である。また、本明細書等において、複数のゲート線ＧＬ１のうちの１を特定する必要があるときは、ゲート線ＧＬ１＿１等と表記する。また、ゲート線ＧＬ１と記載した場合は、任意のゲート線ＧＬ１を指している。他の要素についても同様である。
【００５９】
サブ画素１１はサブ画素１２、１３を有する。サブ画素１２は、ゲート線ＧＬ１、ソース線ＳＬ１、配線ＣＳＬに電気的に接続され、サブ画素１３は、ゲート線ＧＬ２、ソース線ＳＬ２、配線ＡＮＬに電気的に接続されている。
【００６０】
サブ画素１２はＬＣ用画像データを表示するサブ画素であり、トランジスタＭ１、容量素子Ｃ１、ＬＣ素子ＲＥ１を有する。配線ＣＳＬには、電圧ＶＣＣＭが入力される。配線ＣＳＬは、複数のサブ画素１２で共有され、各サブ画素１２の容量素子Ｃ１が電気的に接続されている。
【００６１】
ＬＣ素子ＲＥ１は、一対の電極（画素電極、コモン電極）、および一対の電極に挟まれたＬＣ層を有する。ＬＣ素子ＲＥ１の画素電極は、トランジスタＭ１に電気的に接続され、ＬＣ素子ＲＥ１のコモン電極には、電圧ＶＴＣＭが入力される。電圧ＶＴＣＭと電圧ＶＣＣＭとは同じ電圧であってもよいし、異なっていてもよい。
【００６２】
サブ画素１３はＥＬ用画像データを表示するサブ画素であり、トランジスタＭ２、Ｍ３、容量素子Ｃ２、ＥＬ素子ＥＥ１を有する。配線ＡＮＬには電圧ＶＡＮＯが入力される。配線ＡＮＬは、複数のサブ画素１３で共有されており、各サブ画素１３の容量素子Ｃ２が電気的に接続されている。
【００６３】
トランジスタＭ２は選択トランジスタと呼ばれ、トランジスタＭ３は駆動トランジスタと呼ばれる。容量素子Ｃ２はトランジスタＭ３のゲート電圧を保持するために設けられている。トランジスタＭ３はバックゲートを有する。トランジスタＭ３のゲートにバックゲートを電気的に接続し、トランジスタＭ３の電流駆動能力を向上させている。
【００６４】
ＥＬ素子ＥＥ１は、一対の電極（アノード電極、カソード電極）、および一対の電極に挟まれたＥＬ層を有する。図２Ａの例では、ＥＬ素子ＥＥ１の画素電極がアノード電極であり、コモン電極がカソード電極である。ＥＬ素子ＥＥ１の画素電極はトランジスタＭ３に電気的に接続され、ＥＬ素子ＥＥ１のコモン電極には電圧ＶＣＴが入力される。図２Ａの例では、電圧ＶＡＮＯは電圧ＶＣＴよりも高い。
【００６５】
ＥＬ素子ＥＥ１のＥＬ層は少なくとも発光層を有する。ＥＬ層には、電子輸送物質を含む層（電子輸送層）、正孔輸送物質を含む層（正孔輸送層）など、他の機能層を適宜設けることができる。ＥＬ素子は、発光物質が有機物である場合は有機ＥＬ素子と呼ばれ、無機物である場合は無機ＥＬ素子と呼ばれる。
【００６６】
図２Ｂを参照して画素の構成例を説明する。図２Ｂの例では、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を表示する３のサブ画素１１で、１画素が構成される。
【００６７】
サブ画素１１Ｒは、サブ画素１２Ｗ１、サブ画素１３Ｒで構成され、サブ画素１１Ｇは、サブ画素１２Ｗ２、サブ画素１３Ｇで構成され、サブ画素１１Ｂは、サブ画素１２Ｗ３、サブ画素１３Ｂで構成される。サブ画素１２Ｗ１、１２Ｗ２、１２Ｗ３は、白色（Ｗ）を表示するサブ画素であり、グレースケール表示用のサブ画素である。
【００６８】
本明細書等では、表示色を用いて、構成要素を区別する場合、Ｒ、＿Ｒ等の識別記号を付すことにする。例えば、サブ画素１１Ｒは赤色のサブ画素１１を表す。ソース線ＳＬ２＿Ｇｋとは、緑色のデータ信号が入力される第ｋ番のソース線ＳＬ２を表している。
【００６９】
＜＜表示原理＞＞
図３Ａを参照して、ＥＲパネル１１０の表示原理を説明する。図３ＡはＥＲパネル１１０の模式的な断面図である。
【００７０】
ＥＲパネル１１０は基板３１１、３１２を有する。基板３１１と基板３１２の間に、ＬＣ層３１３、ＥＬ素子層３１４、トランジスタ層３１５が設けられている。ここでは、サブ画素１３Ｒ、１３Ｇ、１３Ｂの各ＥＬ素子ＥＥ１を塗り分け方式で作製することで、表示色（ＲＧＢ）で発光させている。
【００７１】
トランジスタ層３１５には、画素アレイ１１１を構成する各種の素子、および外部接続用端子が設けられる。トランジスタ層３１５に設けられる素子としては、トランジスタ、容量素子、整流素子、抵抗素子等がある。トランジスタ層３１５には、周辺回路１２０の全てまたは一部の回路を構成する各種の素子が設けられる場合がある。
【００７２】
トランジスタ層３１５に設けられる各種素子（トランジスタ、容量素子等）のデバイス構造には、特段の制約はない。画素アレイ１１１および周辺回路１２０に適したデバイス構造を選択すればよい。例えば、トランジスタのデバイス構造には、トップゲート型、ボトムゲート型、およびゲート（フロントゲート）とボトムゲート双方を備えたデュアルゲート型、１つの半導体層に対して複数のゲート電極を有するマルチゲート型が挙げられる。トランジスタの活性層に用いられる半導体としては、単結晶半導体、非単結晶半導体に大別される。非単結晶としては、多結晶半導体、微結晶半導体、非晶質半導体などが挙げられる。半導体材料には、Ｓｉ、Ｇｅ、Ｃ等の第１４族元素を１種または複数含む半導体（例えば、シリコン、シリコンゲルマニウム、炭化シリコン等）、金属酸化物（酸化物半導体とも呼ばれる。）等が挙げられる。
【００７３】
トランジスタの活性層に適用される金属酸化物は、Ｚｎ酸化物、Ｚｎ‐Ｓｎ酸化物、Ｇａ‐Ｓｎ酸化物、Ｉｎ‐Ｇａ酸化物、Ｉｎ‐Ｚｎ酸化物、Ｉｎ‐Ｍ‐Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）などがある。また、インジウムおよび亜鉛を含む酸化物に、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【００７４】
トランジスタ層３１５には、画素電極３２０、３３０が設けられている。画素電極３２０はＬＣ素子ＲＥ１の画素電極であり、光３０１−３０３を透過する透過電極である。画素電極３３０はＥＬ素子ＥＥ１の画素電極であり、光３０１−３０３を透過する透過電極である。
【００７５】
光３０１は環境光である。光３０２はＬＣ素子ＲＥ１の反射光である。光３０３は、ＥＬ素子ＥＥ１が発する光である。
【００７６】
基板３１１の光３０１が入射する面には光学フィルム３１７が設けられている。光学フィルム３１７には、例えば、偏光フィルム（代表的には、円偏光フィルム）、位相差フィルム、プリズムシート、反射防止フィルム、防眩（アンチグレア）フィルムなどがある。光学フィルム３１７は複数の光学フィルムの積層であってもよい。光学フィルム３１７の種類は適宜選択される。例えば、ＬＣ素子ＲＥ１がゲスト‐ホストモードのＬＣ素子である場合は、円偏光フィルムが不要である。
【００７７】
基板３１１のＬＣ層３１３と対向する面には、コモン電極３２１が設けられている。コモン電極３２１はＬＣ素子ＲＥ１のコモン電極であり、透過電極である。
【００７８】
ＥＬ素子ＥＥ１は、画素電極３３０、コモン電極３３１、ＥＬ層で構成される。ＥＬ層、コモン電極３３１はＥＬ素子層３１４に設けられている。コモン電極３３１は反射電極である。ＬＣ素子ＲＥ１は、ＬＣ層３１３、画素電極３２０、コモン電極３２１、３３１で構成される。コモン電極３２１は透過電極であり、ＬＣ層３１３と対向する面に設けられている。光３０３の輝度はＥＬ層を流れる電流で制御される。電流は画素電極３３０とコモン電極３３１間の電位差によって制御される。光３０３はコモン電極３３１で反射され、画素電極３３０、３２０、ＬＣ層３１３、コモン電極３２１、基板３１１、光学フィルム３１７を通過する。
【００７９】
画素電極３２０とコモン電極３２１はＬＣ層３１３に電界を与える電極対を構成する。電界によって光３０２の輝度が制御される。電極対が透過電極で構成されているので、光３０２を取り出すための反射電極が設けられている。この反射電極としてＥＬ素子ＥＥ１のコモン電極３３１が用いられている。このような構成によって、ＬＣ素子ＲＥ１は反射型表示素子として機能する。
【００８０】
光３０１は光学フィルム３１７、基板３１１、コモン電極３２１、ＬＣ層３１３、画素電極３２０、３３０を通過し、コモン電極３３１で反射される。コモン電極３３１で反射された光３０３は画素電極３３０、３２０、ＬＣ層３１３、コモン電極３２１、基板３１１、光学フィルム３１７を通過する。
【００８１】
＜＜ＥＲパネル１１４＞＞
なお、ＥＲパネルの反射型表示素子の画素電極を反射電極にし、この画素電極で環境光を反射する構成とすることができる。このような構成例を図３Ｃに示す。ＥＲパネル１１４はＥＲパネル１１０の変形例であり、透過型の画素電極３３０に代えて反射型の画素電極３３２が設けられている。ＥＬ素子ＥＥ１の光３０３を取り出すため、画素電極３３２には少なくとも１の開口３３２ａが設けられている。
【００８２】
＜＜表示モード＞＞
図３Ａの表示原理に従うと、画素アレイ１１１は、サブ画素１２Ｗ１、１２Ｗ２、１２Ｗ３で構成される画素アレイ１１１Ｒと、サブ画素１３Ｒ、１３Ｇ、１３Ｂで構成される画素アレイ１１１Ｅとを複合化したものである（図３Ｂ参照）。画素アレイ１１１Ｅはカラー表示が可能であり、画素アレイ１１１Ｒはカラー表示が不可能であり、グレースケール表示を行う。
【００８３】
画素アレイ１１１Ｒは、反射型表示素子で表示を行うため、グレースケールの静止画を表示するのに適し、また低消費電力のデバイスである。他方、画素アレイ１１１Ｅは発光型表示素子で表示を行うため、高コントラスト比であり、色再現性が良い、そのため、カラー表示に適したデバイスである。
【００８４】
画素アレイ１１１Ｒは白黒表示のみであるため、ＥＲ表示システム１００のＲＬＣＤモードでは、白黒表示のみが可能である。カラー表示は、ハイブリッドモードとＥＬＤモードにおいて可能である。
【００８５】
ＥＲ表示システム１００がユーザーに提示する画像は、画素アレイ１１１Ｅで表示された画像と、画素アレイ１１１Ｒで表示された画像とを合わせた画像である。本実施の形態では、画素アレイ１１１Ｅ、１１１Ｒの性能の違いを効果的に利用することで、ＥＲ表示システム１００の性能を拡張している。
【００８６】
＜＜画像処理部１５０＞＞
属性付与回路１６１は、アプリケーションプロセッサ１９０から送信される１フレームの画像データについて、１画素ごとに色属性を付与する。フィルタ回路１６２は、色属性、および使用環境（代表的には、外光の照度およびＲＧＢ成分）に応じた画像処理を行い、１フレームの画像データからＥＬ用とＬＣ用の２種類の画像データを生成する。データ処理回路１６３は、ＥＲパネル１１０の特性に応じた画像処理をＥＬ用およびＬＣ用画像データに行う。
【００８７】
ＥＲ表示システム１００にはＬＣ用とＥＬ用の２種類の画像データが必要になるが、表示コントローラ１４０は１種類の画像データから２種類の画像データを生成できるため、アプリケーションプロセッサ１９０から表示コントローラ１４０へ送信する画像データ量が倍増することが回避できる。よって、アプリケーションプロセッサ１９０の画像データ送信の際の負荷が軽減されるため、ＥＲ表示システム１００の動作の安定化につながる。
【００８８】
＜属性付与回路１６１＞
図４を参照して、属性付与回路１６１の動作例を説明する。図４は属性付与回路１６１の動作例を示すフローチャートである。
【００８９】
（画像データＤＴ０の受信：ステップＳＴ０１）
属性付与回路１６１はアプリケーションプロセッサ１９０が生成した画像データＤＴ０［Ｒ０，Ｇ０，Ｂ０］を受信する。画像データＤＴ０は１画素分の画像データである。Ｒ０、Ｇ０、Ｂ０はＲ、Ｇ、Ｂの画素値である。
【００９０】
（色属性の付与：ステップＳＴ０２−ＳＴ０４）
属性付与回路１６１は、画像データＤＴ０から画像データＤＴ１を生成し、かつ画像データＤＴ０の色の分類を行い、その結果に基づき、色属性を画像データＤＴ１に付与する。信号ＣＰＡＲＡによって、色の分類のためのパラメータが設定されている。図４の例では、色属性は２種類であり、画像データＤＴ０の色が、特定の色またはこれと類似している色であるか、それ以外の色であるかを分類している。
【００９１】
属性付与回路１６１はパラメータを用いて、画像データＤＴ０のＲ、Ｇ、Ｂの画素値を分析し（ステップＳＴ０２）、分析結果に応じた属性データＣＡＴＴを生成する（ステップＳＴ０３、ＳＴ０４）。属性データＣＡＴＴは色属性を表しており、ここでは１ビットとしている。
【００９２】
ステップＳＴ０２において、属性付与回路１６１は、下記式（ａ‐１）乃至（ａ‐３）の比較演算を行う。式中のＣＬ０ｒ、ＣＬ０ｇ、ＣＬ０ｂ等が信号ＣＰＡＲＡによって設定されたパラメータである。ＣＬ０ｒ、ＣＬ０ｇ、ＣＬ０ｂは同じでも異なっていてもよい。ＣＵ０ｒ、ＣＵ０ｇ、ＣＵ０ｂは同じでも異なっていてもよい。
【００９３】
ＣＬ０ｒ≦｜Ｒ０−Ｇ０｜≦ＣＵ０ｒ          ・・・（ａ‐１）
ＣＬ０ｇ≦｜Ｇ０−Ｂ０｜≦ＣＵ０ｇ          ・・・（ａ‐２）
ＣＬ０ｂ≦｜Ｂ０−Ｒ０｜≦ＣＵ０ｂ          ・・・（ａ‐３）
【００９４】
式（ａ‐１）乃至（ａ‐３）の比較演算が全て真である場合は、ステップＳＴ０３が実行され、それ以外の場合はステップＳＴ０４が実行される。つまり、Ｒ、Ｇ、Ｂ画素値の差分が設定範囲内である場合、色属性は“０”であり（ＣＡＴＴ＝０）、設定範囲外である場合、色属性は“１”である（ＣＡＴＴ＝１）。
【００９５】
（画像データＤＴ１の生成：ステップＳＴ０５）
属性付与回路１６１は、画像データＤＴ０［Ｒ０，Ｇ０，Ｂ０］を複製し、画像データＤＴ１［Ｒ１，Ｇ１，Ｂ１］を生成する。なお、画像データＤＴ１は画像データＤＴ０と異なっていてもよい。例えば、Ｒ０と定数との飽和加算を行い、Ｒ１を生成してもよい。Ｇ１、Ｂ１の生成も同様に行う。飽和加算で用いる定数は信号ＣＰＡＲＡで設定すればよい。定数は負の数でも正の数でもよい。
【００９６】
（データの送信：ステップＳＴ０６）
属性付与回路１６１は、属性データＣＡＴＴ、画像データＤＴ１をフィルタ回路１６２に送信する。１フレームの画像データを処理するために、ステップＳＴ０１−ＳＴ０６が所定の回数繰り返される。
【００９７】
＜フィルタ回路１６２＞
図５を参照して、フィルタ回路１６２の動作例を説明する。図５はフィルタ回路１６２の動作例を示すフローチャートである。
【００９８】
（データの受信：ステップＳＴ１１）
フィルタ回路１６２は属性回路１６１が生成した属性データＣＡＴＴ、画像データＤＴ１［Ｒ１，Ｇ１，Ｂ１］を受信する。
【００９９】
（画像データＤＴ２＿ｅ、ＤＴ２＿ｒの生成：ステップＳＴ１２―ＳＴ１４）
フィルタ回路１６２は、色属性を判別し（ステップＳＴ１２）、判別結果に応じた、調光および調色処理を画像データＤＴ１に行い、画像データＤＴ２＿ｅ、ＤＴ２＿ｒを生成する（ステップＳＴ１３、ＳＴ１４）。
【０１００】
画像データＤＴ２＿ｅは、１画素分のＥＬ用画像データであり、Ｒ、Ｇ、Ｂの画素値（Ｒ２Ｅ，Ｇ２Ｅ，Ｂ２Ｅ）で構成される。画像データＤＴ２＿ｒは１画素分のＬＣ用画像データである。画像データＤＴ２＿ｒは、８ビットの画素値Ｙ２Ｒのみで構成される。ここでは、画像データＤＴ２＿ｒは、色相および彩度の属性をもたず、輝度の属性のみをもつ。
【０１０１】
図５の例では、画素値Ｒ１、Ｇ１、Ｂ１それぞれにゲイン値を掛けることで、画像データＤＴ２＿ｅ［Ｒ２Ｅ，Ｇ２Ｅ，Ｂ２Ｅ］を得ている。画像データＤＴ２＿ｒの生成のための調色処理として、グレースケール変換が行われる。画像データＤＴ１のグレースケール変換によって得られた輝度値に対してゲイン値を掛けることで、画素値Ｙ２Ｒを得ている。
【０１０２】
ＣＡＴＴ＝０であれば、フィルタ回路１６２は、下記式（ａ‐１１）乃至（ａ‐１４）を実行し、画素値Ｒ２Ｅ、Ｇ２Ｅ、Ｂ２Ｅ、Ｙ２Ｒを算出する。ＧＡ０ＲＥ、ＧＡ０ＢＥ、ＧＡ０ＧＥ、ＧＡ０Ｙはゲイン値である。
【０１０３】
Ｒ２Ｅ＝Ｒ１  ×  ＧＡ０ＲＥ                        ・・・（ａ‐１１）
Ｇ２Ｅ＝Ｇ１  ×  ＧＡ０ＧＥ                        ・・・（ａ‐１２）
Ｂ２Ｅ＝Ｂ１  ×  ＧＡ０ＢＥ                        ・・・（ａ‐１３）
【０１０４】
Ｙ２Ｒ＝（０．２９９Ｒ１＋０．５８７Ｇ１＋０．１１４Ｂ１）ＧＡ０Ｙ
・・・（ａ‐１４）
【０１０５】
ＣＡＴＴ＝１であれば、フィルタ回路１６２は、下記式（ａ‐１５）乃至（ａ‐１８）を実行し、画素値Ｒ２Ｅ、Ｇ２Ｅ、Ｂ２Ｅ、Ｙ２Ｒを算出する。ＧＡ１ＲＥ、ＧＡ１ＢＥ、ＧＡ１ＧＥ、ＧＡ１Ｙはゲイン値である。
【０１０６】
Ｒ２Ｅ＝Ｒ１  ×  ＧＡ１ＲＥ                          ・・・（ａ‐１５）
Ｇ２Ｅ＝Ｇ１  ×  ＧＡ１ＧＥ                          ・・・（ａ‐１６）
Ｂ２Ｅ＝Ｂ１  ×  ＧＡ１ＢＥ                          ・・・（ａ‐１７）
【０１０７】
Ｙ２Ｒ＝（０．２９９Ｒ１＋０．５８７Ｇ１＋０．１１４Ｂ１）ＧＡ１Ｙ
・・・（ａ‐１８）
【０１０８】
式（ａ‐１４）、（ａ‐１８）には、規格ＩＴＵ−Ｒ  ＢＴ．６０１で定義されているグレースケールの変換式が用いられているが、グレースケール変換式はこれに限定されない。
【０１０９】
フィルタ回路１６２が使用するゲイン値は、信号ＧＡによって設定される。アプリケーションプロセッサ１９０は、センサ部１９３が検出した使用環境の情報（例えば、環境光の照度、ＲＧＢ成分）に基づいて、信号ＧＡを生成する。さらに、アプリケーションプロセッサは、表示モードに応じてゲイン値を設定する。従って、フィルタ回路１６２は、使用環境および表示モードに応じた調光および調色処理が可能である。
【０１１０】
（データの送信：ステップＳＴ１５）
フィルタ回路１６２は画像データＤＴ２＿ｅ、ＤＴ２＿ｒをデータ処理回路１６３に送信する。データ処理回路１６３が属性データＣＡＴＴを使用する場合は、属性データＣＡＴＴもデータ処理回路１６３に送信される。
【０１１１】
フィルタ回路１６２では、ステップＳＴ１１―ＳＴ１５が所定の回数繰り返され、１フレームの画像データの画素ごとに、画像データＤＴ２＿ｅ、ＤＴ２＿ｒが生成される。
【０１１２】
フィルタ回路１６２において、使用環境と色属性とに応じた調光および調色処理を、画素単位で行うことで、１フレームのＥＬ用画像データが生成される。属性データＣＡＴＴに応じて、１画素ごとに、グレースケール変換または黒画像変換が行われ、１フレームのＬＣ用画像データが生成される。
【０１１３】
＜データ処理回路１６３＞
データ処理回路１６３は、画像データＤＴ２＿ｅ［Ｒ２Ｅ，Ｇ２Ｅ，Ｂ２Ｅ］、ＤＴ２＿ｒ［Ｙ２ｒ］を処理し、画像データＤＴ３＿ｅ［Ｒ３Ｅ，Ｇ３Ｅ，Ｂ３Ｅ］、ＤＴ３＿ｒ［Ｙ３Ｒ］を生成する。データ処理回路１６３の代表的な処理はガンマ補正である。ガンマ補正は、表示パネルのガンマ特性に合わせて画像データの輝度を最適化する処理である。データ処理回路１６３は、異なるガンマ値を用いて画像データＤＴ２＿ｅと画像データＤＴ２＿ｒのガンマ補正をそれぞれ行う。
【０１１４】
サブ画素１３のトランジスタＭ３の電気特性のばらつきを補正するための処理を、画像データＤＴ２＿ｅに行ってもよい。
【０１１５】
データ処理回路１６３は、画像データＤＴ３＿ｅ、画像データＤＴ３＿ｒをソースドライバ１２３Ｅ、ソースドライバ１２３Ｒに送信する。
【０１１６】
ソースドライバ１２３Ｅは画像データＤＴ３＿ｅ［Ｒ３Ｅ，Ｇ３Ｅ，Ｂ３Ｅ］を処理し、ソース線ＳＬ２＿Ｒ、ＳＬ２＿Ｇ、ＳＬ２＿Ｂに書き込む階調信号をそれぞれ生成する。ソースドライバ１２３Ｒは画像データＤＴ３＿ｒ［Ｙ３Ｒ］を処理し、ソース線ＳＬ１＿Ｗ１、ＳＬ１＿Ｗ２、ＳＬ１＿Ｗ３に書き込む階調信号を生成する。ソース線ＳＬ１＿Ｗ１、ＳＬ１＿Ｗ２、ＳＬ１＿Ｗ３には、同じ階調値をもつ階調信号が入力されるが、画素アレイ１１１Ｒの駆動方式（ゲートライン反転駆動、ソースライン反転駆動、フレーム反転駆動、ドット反転駆動）に応じて、ソース線ＳＬ１＿Ｗ２の階調信号の極性は、ソース線ＳＬ１＿Ｗ１、ＳＬ１＿Ｗ３の階調信号と異なる場合がある。
【０１１７】
＜＜表示コントローラ１４１＞＞
図６に表示コントローラの他の構成例を示す。図６に示す表示コントローラ１４１は、画像処理部１５１を有する。画像処理部１５１は、属性付与回路１６１、データ処理回路１６４、フィルタ回路１６５を有する。画像処理部１５１は、画像処理の順序が画像処理部１５０と異なる。
【０１１８】
属性付与回路１６１は、画像データＤＴ１［Ｒ１，Ｇ１，Ｂ１］、属性データＣＡＴＴをデータ処理回路１６４に送信する。
【０１１９】
データ処理回路１６４は、画像データＤＴ１を処理して、画像データＤＴ４＿ｅ［Ｒ４Ｅ，Ｇ４Ｅ，Ｂ４Ｅ］、ＤＴ４＿ｒ［Ｒ４Ｒ，Ｇ４Ｒ，Ｂ４Ｒ］を生成する。データ処理回路１６４が行う画像処理は、データ処理回路１６３と同様、ガンマ補正等のＥＲパネル１１０の特性に応じたものである。データ処理回路１６４はフィルタ回路１６５へ、画像データＤＴ４＿ｅ［Ｒ４Ｅ，Ｇ４Ｅ，Ｂ４Ｅ］、ＤＴ４＿ｒ［Ｒ４Ｒ，Ｇ４Ｒ，Ｂ４Ｒ］、属性データＣＡＴＴを送信する。
【０１２０】
フィルタ回路１６５は、画像データＤＴ４＿ｅ［Ｒ４Ｅ，Ｇ４Ｅ，Ｂ４Ｅ］に対して、属性データＣＡＴＴに応じた調光調色処理を行い、画像データＤＴ５＿ｅ［Ｒ５Ｅ，Ｇ５Ｅ，Ｂ５Ｅ］を生成する。具体的には、画素値Ｒ４Ｅ、Ｇ４Ｅ、Ｂ４Ｅにそれぞれに対して、属性データＣＡＴＴに応じたゲイン値を乗算し、画素値Ｒ５Ｅ、Ｇ５Ｅ、Ｂ５Ｅを求める。
【０１２１】
フィルタ回路１６５は、属性データＣＡＴＴに応じて、画像データＤＴ４＿ｒ［Ｒ４Ｒ，Ｇ４Ｒ，Ｂ４Ｒ］をグレースケール変換して、輝度値を算出し、輝度値と属性データＣＡＴＴに応じたゲイン値との乗算を行うことで、画像データＤＴ５＿ｒ［Ｙ５Ｒ］を生成する。画像データＤＴ５＿ｅ、ＤＴ５＿ｒはソースドライバ１２３Ｅ、１２３Ｒへ送信される。
【０１２２】
＜＜表示モード＞＞
＜ＴＸＴモード＞
図７、図８を参照して、ＴＸＴモードを説明する。ここでは、画像データの画素値は８ビットとする。
【０１２３】
（画像処理部１５０の動作例）
図７は、ＴＸＴモードでの画像処理部１５０の動作例を示すタイミングチャートである。図７において、Ｔ０、Ｔ１等は時刻を表す。
【０１２４】
信号ＣＰＡＲＡによって、属性付与回路１６１が使用するパラメータは以下のように設定されている。つまり、画像データＤＴ０の画素値Ｒ０、Ｇ０、Ｂ０が全て等しい場合のみ、色属性ＣＡＴＴが０になる。
【０１２５】
ＣＬ０ｒ＝ＣＬ０ｇ＝ＣＬ０ｂ＝０
ＣＵ０ｒ＝ＣＵ０ｇ＝ＣＵ０ｂ＝０
【０１２６】
信号ＧＡによって、フィルタ回路１６２が使用するゲイン値は以下のように設定されている。つまり、色属性が“０”の画像データＤＴ１は、ＬＣ素子ＲＥ１の反射光のみで表示され、他方、色属性が“１”の画像データＤＴ１は、ＥＬ素子ＥＥ１の光のみで表示されることとなる。
【０１２７】
ＧＡ０ＲＥ＝ＧＡ０ＢＥ＝ＧＡ０ＧＥ＝０
ＧＡ０Ｙ＝１
ＧＡ１ＲＥ＝ＧＡ１ＢＥ＝ＧＡ１ＧＥ＝０．５
ＧＡ１Ｙ＝０
【０１２８】
Ｔ０にて、属性付与回路１６１は画像データＤＴ０［８’ｄ２５０，８’ｄ２５０，８’ｄ５０］を受信する。期間Ｔ０−Ｔ１で、属性付与回路１６１はステップＳＴ０２―ＳＴ０５を実行する。
【０１２９】
｜Ｒ０−Ｇ０｜＝｜２５０−２５０｜＝    ０
｜Ｇ０−Ｂ０｜＝｜２５０−５０｜  ＝２００
｜Ｂ０−Ｒ０｜＝｜５０−２５０｜  ＝２００
ステップＳＴ０２は偽であるので、属性データＣＡＴＴは“１”である。
【０１３０】
図７の例では、属性付与回路１６１は、画像データＤＴ０を複製することで、画像データＤＴ１を生成する。Ｔ１で属性付与回路１６１はフィルタ回路１６２に画像データＤＴ１［８’ｄ２５０，８’ｄ２５０，８’ｄ５０］、属性データＣＡＴＴ［１］を送信する。
【０１３１】
Ｔ２にて、フィルタ回路１６２は、画像データＤＴ２＿ｅ、ＤＴ２＿ｒを生成する。属性データＣＡＴＴは“１”であるので、フィルタ回路１６２はステップＳＴ１４を実行する。下記の演算が行われ、画像データＤＴ２＿ｅ［８’ｄ１２５，８’ｄ１２５，８’ｄ２５］、ＤＴ２＿ｒ［８’ｄ０］が生成される。
【０１３２】
Ｒ２Ｅ＝Ｒ１×０．５＝１２５
Ｇ２Ｅ＝Ｇ１×０．５＝１２５
Ｂ２Ｅ＝Ｂ１×０．５＝  ２５
Ｙ２Ｒ＝０
【０１３３】
Ｔ３にて、属性付与回路１６１は画像データＤＴ０［８’ｄ５０，８’ｄ５０，８’ｄ２５０］を受信する。期間Ｔ３―Ｔ４で、属性付与回路１６１はステップＳＴ０２―ＳＴ０５を実行する。
【０１３４】
｜Ｒ０−Ｇ０｜＝｜５０−５０｜  ＝    ０
｜Ｇ０−Ｂ０｜＝｜５０−２５０｜＝２００
｜Ｂ０−Ｒ０｜＝｜２５０−５０｜＝２００
ステップＳＴ０２の演算結果は偽であるので、属性データＣＡＴＴは“１”である。
【０１３５】
Ｔ４で属性付与回路１６１はフィルタ回路１６２に画像データＤＴ１［８’ｄ５０，８’ｄ５０，８’ｄ２５０］、属性データＣＡＴＴ［１］を送信する。
【０１３６】
Ｔ５にて、フィルタ回路１６２はステップＳＴ１４を実行する。下記の演算が行われ、画像データＤＴ２＿ｅ［８’ｄ２５，８’ｄ２５，８’ｄ１２５］、ＤＴ２＿ｒ［８’ｄ０］０が生成される。
【０１３７】
Ｒ２Ｅ＝Ｒ１×０．５＝  ２５
Ｇ２Ｅ＝Ｇ１×０．５＝  ２５
Ｂ２Ｅ＝Ｂ１×０．５＝１２５
Ｙ２Ｒ＝０
【０１３８】
Ｔ６にて、属性付与回路１６１は画像データＤＴ０［８’ｄ１１０，８’ｄ１１０，８’ｄ１１０］を受信する。期間Ｔ６−Ｔ７で、属性付与回路１６１はステップＳＴ０２―ＳＴ０５を実行する。
｜Ｒ０−Ｇ０｜＝｜１１０−１１０｜＝０
｜Ｇ０−Ｂ０｜＝｜１１０−１１０｜＝０
｜Ｂ０−Ｒ０｜＝｜１１０−１１０｜＝０
【０１３９】
ステップＳＴ０２の論理は真であるので、属性データＣＡＴＴは“０”である。
【０１４０】
Ｔ７で属性付与回路１６１はフィルタ回路１６２に画像データＤＴ１［８’ｄ１１０，８’ｄ１１０，８’ｄ１１０］、属性データＣＡＴＴ［０］を送信する。
【０１４１】
属性データＣＡＴＴは“０”であるので、Ｔ８にて、フィルタ回路１６２はステップＳＴ１３を実行する。下記の演算が行われ、画像データＤＴ２＿ｅ［８’ｄ０，８’ｄ０，８’ｄ０］、ＤＴ２＿ｒ［８’ｄ１１０］が生成される。
【０１４２】
Ｒ２Ｅ＝Ｒ１×０＝０
Ｇ２Ｅ＝Ｇ１×０＝０
Ｂ２Ｅ＝Ｂ１×０＝０
Ｙ２Ｒ＝（０．２９９Ｒ１＋０．５８７Ｇ１＋０．１１４Ｂ１）×１＝１１０
【０１４３】
なお、ＴＸＴモードでは、色属性が“１”である場合、サブ画素１２に黒画像を表示できればよいので、画像データＤＴ２＿ｒの画素値Ｙ２Ｒは０に限定されない。つまり、ゲイン値ＧＡ１Ｙを０よりも大きくし、画素値Ｙ２Ｒが０よりも大きくなってもよい。
【０１４４】
図８を参照して、ＥＬ用画像とＬＣ用画像との違いを説明する。図８に示す画像１８０は、アプリケーションプロセッサ１９０で生成された１フレーム分の画像である。画像１８０は背景８０、テキスト８１、ハイライト８３、８４、およびカラー写真８５で構成される。背景８０は白（Ｒ０＝Ｇ０＝Ｂ０＝８’ｄ２５５）であり、テキスト８１は黒（Ｒ０＝Ｇ０＝Ｂ０＝８’ｄ０）である。ハイライト８３は黄であり、ハイライト８４は赤である。なお、便宜的に、カラー写真８５は、グレースケール画像（Ｒ０＝Ｇ０＝Ｂ０）を含まないこととする。
【０１４５】
画像１８１は属性付与回路１６１で生成される画像であり、画像１８０の複製である。属性付与回路１６１は画像１８０の色分類を行い、色属性を決定する。背景８０とテキスト８１の色属性は“０”に設定され、ハイライト８３、８４およびカラー写真８５の色属性は“１”に設定される。
【０１４６】
フィルタ回路１６２では、画像１８１を色属性によってフィルタリング処理し、画像１８２Ｅ、１８２Ｒを生成する。画像１８２ＥはＥＬ用画像である。画像１８２Ｅでは、色属性が“０”である画素の色は黒に変換されるため、背景８０およびテキスト８１は黒画像である。色属性が“１”であるハイライト８３、８４およびカラー写真８５はカラー画像である。
【０１４７】
画像１８２ＲはＬＣ用画像である。画像１８２Ｒにおいて、色属性が“０”である領域はグレースケール画像であるので、背景８０は白であり、テキスト８１は黒である。色属性が“１”である領域は黒画像であるので、ハイライト８３、８４およびカラー写真８５は黒である。
【０１４８】
データ処理回路１６３は、画像１８２Ｅ、１８２Ｒをそれぞれ処理して、画像１８３Ｅ、１８３Ｒを生成する。ＥＲパネル１１０には画像１８３Ｅと画像１８３Ｒとを合成した画像１８４が表示される。
【０１４９】
ＥＬ素子ＥＥ１は、色再現性に優れた表示素子である。ハイライト８３、８４、カラー写真８５の表示はＥＬ素子ＥＥ１の発光のみで行われ、ＬＣ素子ＲＥ１の反射光は寄与しないため、ハイライト８３、８４、カラー写真８５を画像１８０本来の色で、ＥＲパネル１１０で表示させることができる。
【０１５０】
ゲイン値ＧＡ１ＲＥ、ＧＡ１ＧＥ、ＧＡ１ＢＥを使用環境の照度に応じて設定できるため、使用環境の照度の変化に対応して、ＥＬ素子ＥＥ１の輝度の調整が可能である。例えば、暗い環境下では、ＥＬ素子ＥＥ１の輝度を低くすることで、カラー画像の視認性の向上と、ＥＲパネル１１０の消費電力の低減とが実現できる。
【０１５１】
背景８０をＬＣ素子ＲＥ１による反射光のみで表示すると、使用環境の照度が低い場合は、背景８０が暗くなる場合がある。また、使用環境の色温度（または外光のＲＧＢ成分）によっては、背景８０の色ずれが大きくなる。そのため、使用環境の照度、色温度に応じて、ゲイン値ＧＡ０ＲＥ、ＧＡ０ＧＥ、ＧＡ０ＢＥを変更し、背景８０をＬＣ素子ＲＥ１の反射光とＥＬ素子ＥＥ１の光とで表示するとよい。その結果として、背景８０の輝度を上げることができる。さらに、背景８０の色ずれを補正することができる。
【０１５２】
＜ＨＹ・ＲＬＣＤ・ＥＬＤモード＞
画像処理部１５０は信号ＭＯＤＥに応じた画像処理を行う。画像処理の内容は、ＴＸＴモード以外の表示モードでも同様である。フィルタ回路が用いるゲイン値は、表示モードに関連付けて画像処理部１５０のレジスタに記憶すればよい。フィルタ回路１６２は信号ＭＯＤＥにもとづいて、使用するゲイン値を変更する。
【０１５３】
ＲＬＣＤモードでは、サブ画素１３が黒画像を表示するように、データＤＴ２＿ｅの生成に用いるゲイン値を０に設定する。例えば、ＧＡ０ＲＥ＝ＧＡ０ＢＥ＝ＧＡ０ＧＥ＝０、かつＧＡ１ＲＥ＝ＧＡ１ＧＥ＝ＧＡ１ＢＥ＝０とする。
【０１５４】
ＥＬＤモードでは、サブ画素１２が黒画像を表示するように、データＤＴ２＿ｒの生成に用いるゲイン値を０に設定する。例えば、ＧＡ０Ｙ＝０、かつ、ＧＡ１Ｙ＝０である。
【０１５５】
＜＜色属性＞＞
上記の構成例では、色属性の数は２であるが、色属性の数は２以上であればよい。ここでは、色属性の数が４であり、属性データＣＡＴＴが２ビットである例を示す。
【０１５６】
＜属性付与回路１６１の動作例＞
図９は、属性付与回路１６１の動作例を示すフローチャートであり、図４のフローチャートとは属性データＣＡＴＴの判定のプロセスが異なる。
【０１５７】
（画像データＤＴ０の受信：ステップＳＴ２０）
属性付与回路１６１はアプリケーションプロセッサ１９０が生成した画像データＤＴ０［Ｒ０，Ｇ０，Ｂ０］を受信する。
【０１５８】
（画像データＤＴ１の生成：ステップＳＴ２１）
ステップＳＴ２１は、ステップＳＴ０５と同様である。属性付与回路１６１は、画像データＤＴ０［Ｒ０，Ｇ０，Ｂ０］を処理し、画像データＤＴ１［Ｒ１，Ｇ１，Ｂ１］を生成する。
【０１５９】
（色属性の付与：ステップＳＴ２２―ＳＴ２８）
信号ＣＰＡＲＡによって、色分類のためのパラメータが設定されている。使用されるパラメータは下記式（ｂ‐１）乃至（ｂ‐３）の関係をもつ。
【０１６０】
ＣＬ２ｒ≦ＣＬ１ｒ≦ＣＬ０ｒ≦ＣＵ０ｒ≦ＣＵ１ｒ≦ＣＵ２ｒ    ・・・（ｂ‐１）
ＣＬ２ｇ≦ＣＬ１ｇ≦ＣＬ０ｇ≦ＣＵ０ｇ≦ＣＵ１ｇ≦ＣＵ２ｇ    ・・・（ｂ‐２）
ＣＬ２ｂ≦ＣＬ１ｂ≦ＣＬ０ｂ≦ＣＵ０ｂ≦ＣＵ１ｂ≦ＣＵ２ｂ    ・・・（ｂ‐３）
【０１６１】
ステップＳＴ２２において、属性付与回路１６１は、下記式（ｂ‐４）乃至（ｂ‐６）の比較演算を行う。
ＣＬ０ｒ≦｜Ｒ０−Ｇ０｜≦ＣＵ０ｒ          ・・・（ｂ‐４）
ＣＬ０ｇ≦｜Ｇ０−Ｂ０｜≦ＣＵ０ｇ          ・・・（ｂ‐５）
ＣＬ０ｂ≦｜Ｂ０−Ｒ０｜≦ＣＵ０ｂ          ・・・（ｂ‐６）
【０１６２】
ステップＳＴ２３において、属性付与回路１６１は、下記式（ｂ‐７）乃至（ｂ‐９）の比較演算を行う。
ＣＬ１ｒ≦｜Ｒ０−Ｇ０｜≦ＣＵ１ｒ          ・・・（ｂ‐７）
ＣＬ１ｇ≦｜Ｇ０−Ｂ０｜≦ＣＵ１ｇ          ・・・（ｂ‐８）
ＣＬ１ｂ≦｜Ｂ０−Ｒ０｜≦ＣＵ１ｂ          ・・・（ｂ‐９）
【０１６３】
ステップＳＴ２４において、属性付与回路１６１は、下記式（ｂ‐１０）乃至（ｂ‐１２）の比較演算を行う。
ＣＬ２ｒ≦｜Ｒ０−Ｇ０｜≦ＣＵ２ｒ          ・・・（ｂ‐１０）
ＣＬ２ｇ≦｜Ｇ０−Ｂ０｜≦ＣＵ２ｇ          ・・・（ｂ‐１１）
ＣＬ２ｂ≦｜Ｂ０−Ｒ０｜≦ＣＵ２ｂ          ・・・（ｂ‐１２）
【０１６４】
式（ｂ‐４）乃至（ｂ‐６）の比較演算が全て真である場合に、ステップＳＴ２２は真となり、それ以外の場合は偽である。ステップＳＴ２３、ＳＴ２４の論理も同様である。
【０１６５】
ステップＳＴ２２が真である場合、属性データＣＡＴＴは２’ｂ００に設定される。ステップＳＴ２３が真である場合、属性データＣＡＴＴは２’ｂ０１に設定される。ステップＳＴ２４が真である場合、属性データＣＡＴＴは２’ｂ１０に設定される。これら以外の場合、属性データＣＡＴＴは２’ｂ１１に設定される。
【０１６６】
（データの送信：ステップＳＴ２９）
属性付与回路１６１は、属性データＣＡＴＴ、画像データＤＴ１をフィルタ回路１６２に送信する。１フレームの画像データを処理するため、ステップＳＴ２０―ＳＴ２９が所定の回数繰り返される。
【０１６７】
＜フィルタ回路１６２の動作例＞
図１０は、フィルタ回路１６２の動作例を示すフローチャートである。
【０１６８】
（データの受信：ステップＳＴ３０）
フィルタ回路１６２は属性データＣＡＴＴ、画像データＤＴ１［Ｒ１，Ｇ１，Ｂ１］を受信する。
【０１６９】
（色属性の判別：ステップＳＴ３１―ＳＴ３３）
フィルタ回路１６２は、属性データＣＡＴＴを解析し、色属性を判別する。
【０１７０】
（画像データＤＴ２＿ｅ、ＤＴ２＿ｒの生成：ステップＳＴ３４−ＳＴ３７）
フィルタ回路１６２は、判別結果に応じた処理を画像データＤＴ１に行い、画像データＤＴ２＿ｅ、ＤＴ２＿ｒを生成する。属性データＣＡＴＴが２’ｂ００の場合、画像処理＿Ｆ０が行われる。属性データＣＡＴＴが２’ｂ０１の場合、画像処理＿Ｆ１が行われる。属性データＣＡＴＴが２’ｂ１０の場合、画像処理＿Ｆ２が行われ、属性データＣＡＴＴが２’ｂ１１の場合、画像処理＿Ｆ３が行われる。
【０１７１】
画像データＤＴ２＿ｅ、ＤＴ２＿ｒを生成するために使用されるゲイン値は、信号ＧＡによって設定されている。
【０１７２】
（画像処理＿Ｆ０：ステップＳＴ３４）
ステップＳＴ３４において、フィルタ回路１６２は、下記式（ｂ‐２１）乃至（ｂ‐２４）を実行し、画素値Ｒ２Ｅ、Ｇ２Ｅ、Ｂ２Ｅ、Ｙ２Ｒを算出する。
【０１７３】
Ｒ２Ｅ＝Ｒ１  ×  ＧＡ０ＲＥ                            ・・・（ｂ‐２１）
Ｇ２Ｅ＝Ｇ１  ×  ＧＡ０ＧＥ                            ・・・（ｂ‐２２）
Ｂ２Ｅ＝Ｂ１  ×  ＧＡ０ＢＥ                            ・・・（ｂ‐２３）
【０１７４】
Ｙ２Ｒ＝（０．２９９Ｒ１＋０．５８７Ｇ１＋０．１１４Ｂ１）ＧＡ１Ｙ
・・・（ｂ‐２４）
【０１７５】
（画像処理＿Ｆ１：ステップＳＴ３５）
ステップＳＴ３５において、フィルタ回路１６２は、下記式（ｂ‐２５）乃至（ｂ‐２８）を実行し、画素値Ｒ２Ｅ、Ｇ２Ｅ、Ｂ２Ｅ、Ｙ２Ｒを算出する。
【０１７６】
Ｒ２Ｅ＝Ｒ１  ×  ＧＡ１ＲＥ                            ・・・（ｂ‐２５）
Ｇ２Ｅ＝Ｇ１  ×  ＧＡ１ＧＥ                            ・・・（ｂ‐２６）
Ｂ２Ｅ＝Ｂ１  ×  ＧＡ１ＢＥ                            ・・・（ｂ‐２７）
【０１７７】
Ｙ２Ｒ＝（０．２９９Ｒ１＋０．５８７Ｇ１＋０．１１４Ｂ１）ＧＡ１Ｙ
・・・（ｂ‐２８）
【０１７８】
（画像処理＿Ｆ２：ステップＳＴ３６）
ステップＳＴ３６において、フィルタ回路１６２は、下記式（ｂ‐２９）乃至（ｂ‐３２）を実行し、画素値Ｒ２Ｅ、Ｇ２Ｅ、Ｂ２Ｅ、Ｙ２Ｒを算出する。
【０１７９】
Ｒ２Ｅ＝Ｒ１  ×  ＧＡ２ＲＥ                            ・・・（ｂ‐２９）
Ｇ２Ｅ＝Ｇ１  ×  ＧＡ２ＧＥ                            ・・・（ｂ‐３０）
Ｂ２Ｅ＝Ｂ１  ×  ＧＡ２ＢＥ                            ・・・（ｂ‐３１）
【０１８０】
Ｙ２Ｒ＝（０．２９９Ｒ１＋０．５８７Ｇ１＋０．１１４Ｂ１）ＧＡ２Ｙ
・・・（ｂ‐３２）
【０１８１】
（画像処理＿Ｆ３：ステップＳＴ３７）
ステップＳＴ３７において、フィルタ回路１６２は、下記式（ｂ‐３３）乃至（ｂ‐３６）を実行し、画素値Ｒ２Ｅ、Ｇ２Ｅ、Ｂ２Ｅ、Ｙ２Ｒを算出する。
【０１８２】
Ｒ２Ｅ＝Ｒ１  ×  ＧＡ３ＲＥ                            ・・・（ｂ‐３３）
Ｇ２Ｅ＝Ｇ１  ×  ＧＡ３ＧＥ                            ・・・（ｂ‐３４）
Ｂ２Ｅ＝Ｂ１  ×  ＧＡ３ＢＥ                            ・・・（ｂ‐３５）
【０１８３】
Ｙ２Ｒ＝（０．２９９Ｒ１＋０．５８７Ｇ１＋０．１１４Ｂ１）ＧＡ３Ｙ
・・・（ｂ‐３６）
【０１８４】
（データの送信：ステップＳＴ３８）
フィルタ回路１６２は画像データＤＴ２＿ｅ、ＤＴ２＿ｒをデータ処理回路１６３に送信する。１フレームの画像データを処理するため、ステップＳＴ３０―ＳＴ３８が所定の回数繰り返される。データ処理回路１６３が属性データＣＡＴＴを使用する場合は、属性データＣＡＴＴもデータ処理回路１６３に送信される。
【０１８５】
表示モードがＴＸＴモードである場合、例えば、以下のようにゲイン値を設定する。
【０１８６】
ＧＡ０ＲＥ＝ＧＡ０ＢＥ＝ＧＡ０ＧＥ＝０
ＧＡ１ＲＥ＝ＧＡ１ＢＥ＝ＧＡ１ＧＥ＝０．２５
ＧＡ２ＲＥ＝ＧＡ２ＢＥ＝ＧＡ２ＧＥ＝０．５
ＧＡ３ＲＥ＝ＧＡ３ＢＥ＝ＧＡ３ＧＥ＝０．７５
ＧＡ０Ｙ＝１
ＧＡ１Ｙ＝ＧＡ２Ｙ＝ＧＡ３Ｙ＝０
【０１８７】
この例では、属性データＣＡＴＴが２’ｂ００または２’ｂ０１であるとき、画像データＤＴ２＿ｅは黒画像データであり、画像データＤＴ２＿ｒはグレースケールデータである。色属性が２’ｂ１０または２’ｂ１１であるとき、画像データＤＴ２＿ｅはカラー画像データであり、画像データＤＴ２＿ｒは黒画像データである。
【０１８８】
＜＜ＩＤＳ駆動＞＞
静止画像データはフレームごとにデータの変化がない。よって、静止画像を表示する場合は、通常駆動と同じ頻度で、サブ画素１１、特にサブ画素１２のデータの書き換えを行う必要がない。そこで、静止画を表示する際は、通常駆動での１フレーム期間よりも長い時間、サブ画素１１のデータの書き換えを一時的に停止するような駆動方法を実行させてもよい。ここでは、このような駆動方法を、「アイドリング・ストップ（ＩＤＳ）駆動」と呼ぶこととする。ＩＤＳ駆動では、通常駆動よりも画像データの書き換えが低頻度であるので、ＥＲ表示システム１００の消費電力は通常動作よりも低い。
【０１８９】
例えば、アプリケーションプロセッサ１９０は、フレーム間で画像データに変更があるか否かを判定し、この判定結果に基づき信号ＩＤＳを生成し、表示コントローラ１４０に送信する。タイミングコントローラ１５５は信号ＩＤＳに基づき、周辺回路１２０のタイミング信号を生成する。信号ＩＤＳは、ＩＤＳ駆動と通常駆動との切り替え、通常駆動およびＩＤＳ駆動のリフレッシュレートを設定するための信号である。例えば、リフレッシュレートは、通常駆動では６０乃至１２０Ｈｚとし、ＩＤＳ駆動では６０Ｈｚ未満、例えば１Ｈｚとする。
【０１９０】
別の例では、ＩＤＳ駆動において、画素アレイ１１１Ｅのリフレッシュレートは通常駆動と同じにし、画素アレイ１１１Ｒのリフレッシュレートは信号ｉｄｓにより指定されるリフレッシュレートとしてもよい。
【０１９１】
ＩＤＳ駆動でも通常駆動と同じ表示品位を保つために、容量素子Ｃ１からの電荷のリークをできるだけ少なくすることが望ましい。電荷がリークしてしまうと、ＬＣ素子ＲＥ１に印加される電圧が変動して、サブ画素１２の透過率が変化してしまうからである。そのため、トランジスタＭ１はオフ電流が小さいトランジスタであることが好ましい。サブ画素１３についても同様である。そのため、サブ画素１１のトランジスタＭ１−Ｍ３は、オフ電流が極めて小さいＯＳトランジスタで構成されることが好ましい。ＯＳトランジスタのオフ電流がＳｉトランジスタと比較して極めて小さいのは、金属酸化物のバンドギャップがＳｉよりも広い（例えば、２．５ｅＶ以上）からである。
【０１９２】
フィルタ回路１６２において、環境光の照度および色温度（ＲＧＢ成分）に応じて、ＥＬ用画像データに対して調光および調色処理が可能である。従って、様々な環境下において、月光下でも真夏の直射日光下でも、高い視認性があり、かつ低消費電力な表示システムを提供することができる。
【０１９３】
＜＜ＥＲ表示システム１０１＞＞
以下に、ＥＲ表示システムの他の構成例を説明する。ここでは、ＥＲパネルが、カラー反射型ＬＣ表示パネルと、カラーＥＬ表示パネルとを複合化したパネルである例を説明する。
【０１９４】
図１１に示すＥＲ表示システム１０１は、ＥＲ表示システム１００の変形例であり、ＥＲパネル１１０に代えて、ＥＲパネル１１５を有し、表示コントローラ１４０に代えて表示コントローラ１４２を有する。
【０１９５】
ＥＲパネル１１５は、画素アレイ１１６、周辺回路１２０を有する。画素アレイ１１６も画素アレイ１１１と同様に、サブ画素１１で構成される。画素アレイ１１６の回路構成は画素アレイ１１１（図２Ａ参照）と同様である。画素アレイ１１６の画素１５は、サブ画素１２Ｒ、１２Ｇ、１２Ｂ、サブ画素１３Ｒ、１３Ｇ、１３Ｂで構成される（図１２Ａ）。画素アレイ１１６も画素アレイ１１１と同様に、ＬＣ素子ＲＥ１で構成される画素アレイ１１６Ｒと、ＥＬ素子ＥＥ１で構成される画素アレイ１１６Ｅとを複合化したものである（図１２Ｂ参照）。
【０１９６】
図１２ＣはＥＲパネル１１５の模式的な断面図である。ＥＲパネル１１５では、画素アレイ１１６Ｒをカラー化するため、カラーフィルタ層３１８が基板３１１とコモン電極３２１との間に設けられている。カラーフィルタ層３１８を設けているので、サブ画素１３Ｒ、１３Ｇ、１３Ｂの各ＥＬ素子ＥＥ１は白色発光素子でもよいし、表示色（ＲＧＢ）で発光する発光素子でもよい。
【０１９７】
ＥＲパネル１１４（図３Ｃ）にカラーフィルタ層３１８を設けたＥＲパネルで、ＥＲ表示システム１０１を構成することもできる。
【０１９８】
＜＜表示コントローラ１４２＞＞
表示コントローラ１４２は表示コントローラ１４０の変形例であり、画像処理部１５０に代えて画像処理部１５２を有する。画像処理部１５２は、属性付与回路１６１、フィルタ回路１６７、データ処理回路１６８を有する。
【０１９９】
属性付与回路１６１は、画像データＤＴ１［Ｒ１，Ｇ１，Ｂ１］、属性データＣＡＴＴをフィルタ回路１６７に送信する。
【０２００】
フィルタ回路１６７は、画像データＤＴ１に対して、属性データＣＡＴＴに応じた調光および調色処理を行い、画像データＤＴ７＿ｅ［Ｒ７Ｅ，Ｇ７Ｅ，Ｂ７Ｅ］、ＤＴ７＿ｒ［Ｒ７Ｒ，Ｇ７Ｒ，Ｂ７Ｒ］を生成する。
【０２０１】
データ処理回路１６８は、画像データＤＴ７＿ｅ、ＤＴ７＿ｒを処理して、画像データＤＴ８＿ｅ［Ｒ８Ｅ，Ｇ８Ｅ，Ｂ８Ｅ］、ＤＴ８＿ｒ［Ｒ８Ｒ，Ｇ８Ｒ，Ｂ８Ｒ］を生成する。画像データＤＴ８＿ｅ、ＤＴ８＿ｒはソースドライバ１２３Ｅ、１２３Ｒに送信される。
【０２０２】
＜フィルタ回路１６７の動作例＞
図１３を参照して、フィルタ回路１６７の動作例を説明する。ここでは、属性データＣＡＴＴは２ビットである。
【０２０３】
（データの受信：ステップＳＴ４０）
フィルタ回路１６７は属性データＣＡＴＴ、画像データＤＴ１［Ｒ１，Ｇ１，Ｂ１］を受信する。
【０２０４】
（色属性の判別：ステップＳＴ４１―ＳＴ４３）
フィルタ回路１６７は、属性データＣＡＴＴを解析し、色属性を判別する。
【０２０５】
（画像データＤＴ７＿ｅ、ＤＴ７＿ｒの生成：ステップＳＴ４４―ＳＴ４７）
フィルタ回路１６７は、判別結果に応じた処理を画像データＤＴ１に行い、画像データＤＴ７＿ｅ、ＤＴ７＿ｒを生成する。属性データＣＡＴＴが２’ｂ００の場合、画像処理＿Ｆ１０が行われる。属性データＣＡＴＴが２’ｂ０１の場合、画像処理＿Ｆ１１が行われる。属性データＣＡＴＴが２’ｂ１０の場合、画像処理＿Ｆ１２が行われ、属性データＣＡＴＴが２’ｂ１１の場合、画像処理＿Ｆ１３が行われる。
【０２０６】
（画像処理＿Ｆ１０：ステップＳＴ４４）
ステップＳＴ４４において、フィルタ回路１６７は、下記式（ｃ‐１）乃至（ｃ‐６）を実行し、画素値Ｒ７Ｅ、Ｇ７Ｅ、Ｂ７Ｅ、Ｒ７Ｒ、Ｇ７Ｒ、Ｂ７Ｒを算出する。
【０２０７】
Ｒ７Ｅ＝Ｒ１  ×  ＧＡ０ＲＥ                          ・・・（ｃ‐１）
Ｇ７Ｅ＝Ｇ１  ×  ＧＡ０ＧＥ                          ・・・（ｃ‐２）
Ｂ７Ｅ＝Ｂ１  ×  ＧＡ０ＢＥ                          ・・・（ｃ‐３）
Ｒ７Ｒ＝Ｒ１  ×  ＧＡ０ＲＲ                          ・・・（ｃ‐４）
Ｇ７Ｒ＝Ｇ１  ×  ＧＡ０ＧＲ                          ・・・（ｃ‐５）
Ｂ７Ｒ＝Ｂ１  ×  ＧＡ０ＢＲ                          ・・・（ｃ‐６）
【０２０８】
（画像処理＿Ｆ１１：ステップＳＴ４５）
ステップＳＴ４５において、フィルタ回路１６７は、下記式（ｃ‐７）乃至（ｃ‐１２）を実行し、画素値Ｒ７Ｅ、Ｇ７Ｅ、Ｂ７Ｅ、Ｒ７Ｒ、Ｇ７Ｒ、Ｂ７Ｒを算出する。
【０２０９】
Ｒ７Ｅ＝Ｒ１  ×  ＧＡ１ＲＥ                        ・・・（ｃ‐７）
Ｇ７Ｅ＝Ｇ１  ×  ＧＡ１ＧＥ                        ・・・（ｃ‐８）
Ｂ７Ｅ＝Ｂ１  ×  ＧＡ１ＢＥ                        ・・・（ｃ‐９）
Ｒ７Ｒ＝Ｒ１  ×  ＧＡ１ＲＲ                        ・・・（ｃ‐１０）
Ｇ７Ｒ＝Ｇ１  ×  ＧＡ１ＧＲ                        ・・・（ｃ‐１１）
Ｂ７Ｒ＝Ｂ１  ×  ＧＡ１ＢＲ                        ・・・（ｃ‐１２）
【０２１０】
（画像処理＿Ｆ１２：ステップＳＴ４６）
ステップＳＴ４６において、フィルタ回路１６７は、下記式（ｃ‐１３）乃至（ｃ‐１８）を実行し、画素値Ｒ７Ｅ、Ｇ７Ｅ、Ｂ７Ｅ、Ｒ７Ｒ、Ｇ７Ｒ、Ｂ７Ｒを算出する。
【０２１１】
Ｒ７Ｅ＝Ｒ１  ×  ＧＡ２ＲＥ                        ・・・（ｃ‐１３）
Ｇ７Ｅ＝Ｇ１  ×  ＧＡ２ＧＥ                        ・・・（ｃ‐１４）
Ｂ７Ｅ＝Ｂ１  ×  ＧＡ２ＢＥ                        ・・・（ｃ‐１５）
Ｒ７Ｒ＝Ｒ１  ×  ＧＡ２ＲＲ                        ・・・（ｃ‐１６）
Ｇ７Ｒ＝Ｇ１  ×  ＧＡ２ＧＲ                        ・・・（ｃ‐１７）
Ｂ７Ｒ＝Ｂ１  ×  ＧＡ２ＢＲ                        ・・・（ｃ‐１８）
【０２１２】
（画像処理＿Ｆ１３：ステップＳＴ４７）
ステップＳＴ４７において、フィルタ回路１６７は、下記式（ｃ‐１９）乃至（ｃ‐２４）を実行し、画素値Ｒ７Ｅ、Ｇ７Ｅ、Ｂ７Ｅ、Ｒ７Ｒ、Ｇ７Ｒ、Ｂ７Ｒを算出する。
【０２１３】
Ｒ７Ｅ＝Ｒ１  ×  ＧＡ３ＲＥ                        ・・・（ｃ‐１９）
Ｇ７Ｅ＝Ｇ１  ×  ＧＡ３ＧＥ                        ・・・（ｃ‐２０）
Ｂ７Ｅ＝Ｂ１  ×  ＧＡ３ＢＥ                        ・・・（ｃ‐２１）
Ｒ７Ｒ＝Ｒ１  ×  ＧＡ３ＲＲ                        ・・・（ｃ‐２２）
Ｇ７Ｒ＝Ｇ１  ×  ＧＡ３ＧＲ                        ・・・（ｃ‐２３）
Ｂ７Ｒ＝Ｂ１  ×  ＧＡ３ＢＲ                        ・・・（ｃ‐２４）
【０２１４】
（データの送信：ステップＳＴ４８）
フィルタ回路１６７は画像データＤＴ７＿ｅ、ＤＴ７＿ｒをデータ処理回路１６８に送信する。１フレームの画像データを処理するため、ステップＳＴ４０―ＳＴ４８が所定の回数繰り返される。データ処理回路１６８が属性データＣＡＴＴを使用する場合は、属性データＣＡＴＴもデータ処理回路１６８に送信される。
【０２１５】
画像データＤＴ７＿ｅ、ＤＴ７＿ｒの生成に使用されるゲイン値は、信号ＧＡによって設定されている。例えば、ＧＡ０ＲＥ、ＧＡ０ＲＲ等の値は、表示モードに関連付けて画像処理部１５２のレジスタに記憶され、フィルタ回路１６７は信号ＭＯＤＥに基づいて、ＧＡ０ＲＥ等の値を変更する。
【０２１６】
例えば、表示モードがＴＸＴモードである場合、属性データＣＡＴＴが２’ｂ００または２’ｂ０１であるときは、画像データＤＴ７＿ｒがグレースケールデータになるようなゲイン値が用いられる。他方、属性データＣＡＴＴが２’ｂ１０または２’ｂ１１であるときは、画像データＤＴ７＿ｒが黒画像データになるようなゲイン値が用いられる。
【０２１７】
画素アレイ１１６Ｒはカラー表示が可能であるため、ＥＲ表示システム１０１はＲＬＣＤモードでもカラー表示が可能である。例えば、使用環境の明るさに応じて、ＲＬＣＤモード、ＨＹモード、ＥＬＤモード間で表示モードを切り替えることで、高表示品位と低消費電力とが実現できる。
【０２１８】
ＬＣ素子ＲＥ１の反射光が視認できない暗い環境では、ＥＬＤモードで表示を行う。
【０２１９】
環境光の照度が高くなるほど、ＬＣ素子ＲＥ１の反射光は視認性が向上するが、逆に、ＥＬ素子ＥＥ１の光は視認性が低下する。そのため、ＥＬ素子ＥＥ１の光が視認できないような環境（例えば、晴天の昼間の屋外）では、ＥＬ素子ＥＥ１を発光させる必要がないため、ＲＬＣＤモードで表示を行う。
【０２２０】
また、ＬＣ素子ＲＥ１の反射光を視認できるが、反射光のみでは良好な表示品位が得られないような低照度の環境（照明の無い屋内）では、ＨＹモードで表示を行う。同様に、ＥＬ素子ＥＥ１の光が視認しにくい明るい環境（明るく照明された屋内、曇天の昼間の屋外など）では、ＨＹモードで表示を行う。ＨＹモードをサポートすることで、ＥＲ表示システム１０１は様々な環境において、高品質の表示が可能である。
【０２２１】
フィルタ回路１６７において、ＬＣ用およびＥＬ用画像データに対して、環境光の照度およびＲＧＢ成分に関連付けられた調光および調色処理が可能である。従って、ＥＲ表示システム１０１は、低消費電力であり、かつ様々な環境下（月光下、真夏の直射日光下）において、高品位のカラー画像表示が可能である。
【０２２２】
＜＜表示システム１０５＞＞
本実施の形態の表示コントローラが適用可能な表示システムは、ＥＲ表示システムに限定されない。様々な表示システムに適用が可能である。ＬＣパネル、ＥＬパネル、量子ドット（または量子ロッド）パネル、マイクロＬＥＤパネルなどで表示パネルが構成されている表示システムに適用できる。以下では、ＥＬパネルで構成される表示システムについて説明する。
【０２２３】
図１４に示す表示システム１０５は、ＥＬパネル１１７、表示コントローラ１４５、アプリケーションプロセッサ１９０、メモリ装置１９１、センサ部１９３を有する。
【０２２４】
ＥＬパネル１１７は、画素アレイ１１８、周辺回路１２５を有する。周辺回路１２５はゲートドライバ１２１Ｅ、ソースドライバ１２３Ｅを有する。画素アレイ１１８は、サブ画素１３で構成される。１画素は、サブ画素１３Ｒ、１３Ｇ、１３Ｂで構成される。
【０２２５】
表示コントローラ１４５は、画像処理部１５３、タイミングコントローラ１５５、メモリ装置１５６Ｅを有する。画像処理部１５３は、属性付与回路１６１、フィルタ回路１７２、データ処理回路１７３を有する。
【０２２６】
フィルタ回路１７２は、画像データＤＴ１に対して、属性データＣＡＴＴに応じた調光および調色処理を行い、画像データＤＴ１２＿ｅ［Ｒ１２Ｅ，Ｇ１２Ｅ，Ｂ１２Ｅ］を生成する。データ処理回路１７３は、画像データＤＴ１２＿ｅを処理して、画像データＤＴ１３＿ｅ［Ｒ１３Ｅ，Ｇ１３Ｅ，Ｂ１３Ｅ］を生成する。画像データＤＴ１３＿ｅはソースドライバ１２３Ｅに送信される。
【０２２７】
なお、画像処理部１５３は、先にデータ処理回路１７３で画像データＤＴ１を処理し、データ処理回路１７３で処理した画像データをフィルタ回路１７２が処理する構成であってもよい。
【０２２８】
＜フィルタ回路１７２の動作例＞
以下に、フィルタ回路１７２の動作例を説明する。ここでは、属性データＣＡＴＴは２ビットである。フィルタ回路１７２の動作は、フィルタ回路１６７の動作（図１３参照）と同様である。
【０２２９】
（データの受信）
フィルタ回路１７２は、属性データＣＡＴＴ、画像データＤＴ１［Ｒ１，Ｇ１，Ｂ１］を受信する。
【０２３０】
（色属性の判別）
次に、フィルタ回路１７２は、属性データＣＡＴＴを解析し、色属性を判別する。
【０２３１】
（画像データＤＴ１２＿ｅの生成）
フィルタ回路１７２は、色属性の判別結果に応じた処理を画像データＤＴ１に行い、画像データＤＴ１２＿ｅを生成する。属性データＣＡＴＴが２’ｂ００の場合、画像処理＿Ｆ２０が行われる。属性データＣＡＴＴが２’ｂ０１の場合、画像処理＿Ｆ２１が行われる。属性データＣＡＴＴが２’ｂ１０の場合、画像処理＿Ｆ２２が行われ、属性データＣＡＴＴが２’ｂ１１の場合、画像処理＿Ｆ２３が行われる。画像処理＿Ｆ２０乃至Ｆ２３で使用されるゲイン値は、信号ＧＡによって設定されている。
【０２３２】
（画像処理＿Ｆ２０）
フィルタ回路１７２は、下記式（ｄ‐１）乃至（ｄ‐３）を実行し、画素値Ｒ１２Ｅ、Ｇ１２Ｅ、Ｂ１２Ｅを算出する。
【０２３３】
Ｒ１２Ｅ＝Ｒ１  ×  ＧＡ１０ＲＥ                      ・・・（ｄ‐１）
Ｇ１２Ｅ＝Ｇ１  ×  ＧＡ１０ＧＥ                      ・・・（ｄ‐２）
Ｂ１２Ｅ＝Ｂ１  ×  ＧＡ１０ＢＥ                      ・・・（ｄ‐３）
【０２３４】
（画像処理＿Ｆ２１）
フィルタ回路１７２は、下記式（ｄ−４）乃至（ｄ−６）を実行し、画素値Ｒ１２Ｅ、Ｇ１２Ｅ、Ｂ１２Ｅを算出する。
【０２３５】
Ｒ１２Ｅ＝Ｒ１  ×  ＧＡ１１ＲＥ                      ・・・（ｄ‐４）
Ｇ１２Ｅ＝Ｇ１  ×  ＧＡ１１ＧＥ                      ・・・（ｄ‐５）
Ｂ１２Ｅ＝Ｂ１  ×  ＧＡ１１ＢＥ                      ・・・（ｄ‐６）
【０２３６】
（画像処理＿Ｆ２２）
フィルタ回路１７２は、下記式（ｄ−７）乃至（ｄ−９）を実行し、画素値Ｒ１２Ｅ、Ｇ１２Ｅ、Ｂ１２Ｅを算出する。
【０２３７】
Ｒ１２Ｅ＝Ｒ１  ×  ＧＡ１２ＲＥ                      ・・・（ｄ‐７）
Ｇ１２Ｅ＝Ｇ１  ×  ＧＡ１２ＧＥ                      ・・・（ｄ‐８）
Ｂ１２Ｅ＝Ｂ１  ×  ＧＡ１２ＢＥ                      ・・・（ｄ‐９）
【０２３８】
（画像処理＿Ｆ２３）
フィルタ回路１７２は、下記式（ｄ‐１０）乃至（ｄ‐１２）を実行し、画素値Ｒ１２Ｅ、Ｇ１２Ｅ、Ｂ１２Ｅを算出する。
【０２３９】
Ｒ１２Ｅ＝Ｒ１  ×  ＧＡ１３ＲＥ                      ・・・（ｄ‐１０）
Ｇ１２Ｅ＝Ｇ１  ×  ＧＡ１３ＧＥ                      ・・・（ｄ‐１１）
Ｂ１２Ｅ＝Ｂ１  ×  ＧＡ１３ＢＥ                      ・・・（ｄ‐１２）
【０２４０】
（データの送信）
フィルタ回路１７２は画像データＤＴ１２＿ｅをデータ処理回路１７３に送信する。データ処理回路１７３が属性データＣＡＴＴを使用する場合は、属性データＣＡＴＴもデータ処理回路１７３に送信される。１フレームの画像データを処理するため、以上の処理が所定の回数繰り返される。
【０２４１】
〔実施の形態２〕
本実施の形態では、ハイブリッド表示パネルを備えた表示システムについて説明する。
【０２４２】
＜＜ＥＲ表示システム＞＞
図１５は、ＥＲ表示システムの構成例を示すブロック図である。図１５に示すＥＲ表示システム４００は、ＥＲパネル１１０、表示コントローラ４１０、アプリケーションプロセッサ１９０、メモリ装置１９１、光センサ１９５を有する。
【０２４３】
表示コントローラ４１０は、ＥＲパネル１１０のためのコントローラである。表示コントローラ４１０は、画像処理回路４２０、フィルタ回路４２２、タイミングコントローラ４２５、メモリ装置４２６Ｅ、４２６Ｒを有する。
【０２４４】
タイミングコントローラ４２５には、タイミング信号（例えば、クロック信号、同期信号）、およびコマンド信号等がアプリケーションプロセッサ１９０から送信される。タイミングコントローラ４２５は、アプリケーションプロセッサ１９０から送信された信号に基づいて、タイミング信号を生成する。タイミング信号は周辺回路１２０の動作タイミングを設定するための信号であり、例えば、クロック信号、スタートパルス信号、パルス幅制御信号などがある。
【０２４５】
なお、図１５は機能ブロック図であり、例えば、画像処理回路４２０は１の回路で構成されている制約はない。或いは、画像処理回路４２０、フィルタ回路４２２が行う処理を１の処理回路（例えば、ＦＰＧＡなど）で実行する構成であってもよい。
【０２４６】
アプリケーションプロセッサ１９０は、メモリ装置１９１から画像データを読み出し、読み出した画像データを処理して、表示コントローラ４１０に送信する。表示コントローラ４１０は、受信した画像データをフィルタ回路４２２でフィルタリング処理し、ＬＣ用画像データとＥＬ用画像データとを生成する。表示コントローラ４１０は、画像処理したＬＣ用画像データをソースドライバ１２３Ｒに伝送し、画像処理したＥＬ用画像データをソースドライバ１２３Ｅに伝送する。
【０２４７】
表示コントローラ４１０には、ＬＣ用画像データを記憶するためのフレームメモリとして、メモリ装置４２６Ｒが設けられ、ＥＬ用画像データを記憶するためのフレームメモリとして、メモリ装置４２６Ｅが設けられている。
【０２４８】
＜＜ＴＸＴモード＞＞
ＥＲ表示システム４００は、ＥＲ表示システム１００と同じ表示モードを備える。図１６を参照して、ＥＲ表示システム４００のＴＸＴモードでの動作例を説明する。ここでは、ＥＲ表示システム４００が図８に示す画像１８０を表示する例を説明する。なお、画像１８０において、ハイライト８３、８４、カラー写真８５はカラー領域であり、背景８０、テキスト８１は白黒領域である。
【０２４９】
ＴＸＴモードでは、カラー領域は、画素アレイ１１１ＥのＥＬ素子ＥＥ１の発光で表示し、画素アレイ１１１Ｒは表示に寄与しない。カラー領域以外の領域（上記の白黒領域）は、画素アレイ１１１ＲのＬＣ素子ＲＥ１の反射光で表示し、画素アレイ１１１Ｅは表示に寄与せず、ＥＬ素子ＥＥ１は非発光である。表示コントローラ４１０は、画像１８０に対して、このようなハイブリッド表示のための処理を行う。
【０２５０】
表示コントローラ４１０において、フィルタ回路４２２は画像１８０をフィルタリング処理して、２の画像１８６Ｅ、１８６Ｒを生成する。画像１８６ＲはＬＣ用画像データであり、画像１８６ＥはＥＬ用画像である。画像１８０のカラー領域の階調データは、画像１８６Ｒでは黒表示の階調データに変換される。図１６の例では、フィルタリング処理は、画像をカラー領域と白黒領域とに分離する処理に相当する。フィルタ回路４２２の詳しい動作例は後述する。
【０２５１】
画像処理回路４２０は、画像１８６Ｅ、１８６Ｒをそれぞれ処理して、画像１８７Ｅ、１８７Ｒを生成する。画像処理回路４２０が行う処理は、ガンマ補正、調光、調色などがある。光センサ１９５で取得した環境光の情報（例えば、照度、色温度）に基づいて、ガンマ補正、調光処理等のための各種パラメータを設定することができる。
【０２５２】
画像１８７Ｅ、１８７Ｒのデータはソースドライバ１２３Ｅ、１２３Ｒにそれぞれ送信される。ＥＲパネル１１０には画像１８７Ｅと画像１８７Ｒとを合成した画像１８８が表示される。
【０２５３】
ＴＸＴモードでは、テキスト８１と背景８０の表示には、ＥＬ素子ＥＥ１の発光は寄与しない。他方、ハイライト８３、８４の表示はＥＬ素子ＥＥ１の発光のみで行われ、ＬＣ素子ＲＥ１は黒表示を行うので、ハイライト８３、８４を際立たせて表示させることができる。同様に、カラー写真８５はＥＬ素子ＥＥ１の発光のみで表示される。よって、視認性の優れたＥＲ表示システム４００を提供することができる。
【０２５４】
ＴＸＴモードでは、一部または全てのＥＬ素子ＥＥ１を非発光状態にできるので、ＥＲ表示システム４００の消費電力を低減できる。
【０２５５】
図１６に示すように、ＥＲ表示システム４００では、表示コントローラ４１０において、ＬＣ用とＥＬ用の２種類の画像データの生成が行われる。よって、ＬＣパネルとＥＬパネルとで別々の画像データを表示させる場合であっても、アプリケーションプロセッサ１９０から表示コントローラ４１０へ送信する画像データ量が２倍になることが回避できる。よって、アプリケーションプロセッサ１９０の画像データ送信の際の負荷が軽減されるため、ＥＲ表示システム４００の動作の安定化につながる。
【０２５６】
＜フィルタ回路４２２の動作例１＞
以下、図１７を参照して、ＴＸＴモードでのフィルタ回路４２２の動作例を説明する。ここでは、階調データは８ビット（０―２５５）である。
【０２５７】
（ステップＳＴ６０）
フィルタ回路４２２はアプリケーションプロセッサ１９０が生成したデータＤＴ０［Ｒ０，Ｇ０，Ｂ０］を受信する。
【０２５８】
（ステップＳＴ６１）
フィルタ回路４２２は、画素ごとに、カラー領域に属しているか、白黒領域に属しているかの判定を行う。ステップＳＴ６１は、データＤＴ０がカラーデータであるか否かの判定を行うステップである。具体的には、フィルタ回路４２２は、下記式（ｆ‐１）乃至（ｆ‐３）の比較演算を行う。式中のＣｒｇ１、Ｃｒｇ２、Ｃｇｂ１等のパラメータは、表示コントローラ４１０のレジスタに設定されている。Ｃｒｇ１、Ｃｇｂ１、Ｃｂｒ１は同じでも異なっていてもよい。Ｃｒｇ２、Ｃｇｂ２、Ｃｂｒ２は同じでも異なっていてもよい。
【０２５９】
Ｃｒｇ１  ≦  Ｒ０−Ｇ０  ≦  Ｃｒｇ２          ・・・（ｆ‐１）
Ｃｇｂ１  ≦  Ｇ０−Ｂ０  ≦  Ｃｇｂ２          ・・・（ｆ‐２）
Ｃｂｒ１  ≦  Ｂ０−Ｒ０  ≦  Ｃｂｒ２          ・・・（ｆ‐３）
【０２６０】
式（ｆ‐１）乃至（ｆ‐３）の比較演算が全て真である場合は、ステップＳＴ６２が実行され、それ以外の場合はステップＳＴ６３が実行される。ステップＳＴ６１は、ＲＧＢデータの差分が設定範囲に含まれていない場合は、データＤＴ０はカラーデータであると判定し、設定範囲内にあれば、データＤＴ０は白黒データであると判定するステップである。なお、ここでいう白黒データは無彩色データのことであり、白黒２値データだけでなく、グレースケールデータも含まれる。
【０２６１】
ステップＳＴ６２、ＳＴ６３では、フィルタ回路４２２はデータＤＴ０からデータＤＴ１１＿ｅ、ＤＴ１１＿ｒを生成する。データＤＴ１１＿ｅは画像１８６Ｅの１画素分の画像データであり、ＲＧＢデータ［Ｒｅｍ１、Ｇｅｍ１、Ｂｅｍ１］で構成される。データＤＴ１１＿ｒは画像１８６Ｒの１画素分の画像データである。データＤＴ１１＿ｒは、色相および彩度の属性をもたず、輝度データ（Ｗｒｆ１）のみで構成される。輝度データも８ビットデータである。
【０２６２】
（ステップＳＴ６２）
ステップＳＴ６２では、データＤＴ０を黒表示データに変換することで、ＥＬ用のデータＤＴ１１＿ｅ［Ｒｅｍ１，Ｇｅｍ１，Ｂｅｍ１］を生成する。具体的には、フィルタ回路４２２は、式（ｆ‐４）乃至（ｆ‐６）を演算することで、データＤＴ１１＿ｅを生成する。
【０２６３】
Ｒｅｍ１＝０            ・・・（ｆ−４）
Ｇｅｍ１＝０            ・・・（ｆ−５）
Ｂｅｍ１＝０            ・・・（ｆ−６）
【０２６４】
ここでは、データＤＴ１１＿ｅのＲＧＢデータを全て“０”にしているが、これに限定されない。データＤＴ１１＿ｅはサブ画素１３Ｒ、１３Ｇ、１３Ｂで黒表示を可能にするデータであればよい。
【０２６５】
データＤＴ０をグレースケールデータに変換することで、ＬＣ用のデータＤＴ１１＿ｒ［Ｗｒｆ１］を生成する。具体的には、フィルタ回路４２２は下記変換式（ｆ‐７）を実行する。
【０２６６】
Ｗｒｆ１＝０．２９９Ｒ０＋０．５８７Ｇ０＋０．１１４Ｂ０  ・・・（ｆ‐７）
【０２６７】
ここでは、式（ｆ‐７）に、規格ＩＴＵ−Ｒ  ＢＴ．６０１で定義されているＲＧＢデータを輝度データに変換する式を適用しているが、ＲＧＢデータをグレースケールデータに変換する式は、式（ｆ‐７）に限定されない。
【０２６８】
（ステップＳＴ６３）
ステップＳＴ６３では、フィルタ回路４２２は、下記変換式（ｆ‐８）乃至（ｆ‐１０）を演算して、データＤＴ０からデータＤＴ１１＿ｅを生成する。ここでは、データＤＴ０はそのままデータＤＴ１１＿ｅとして用いられる。
【０２６９】
Ｒｅｍ１＝Ｒ０            ・・・（ｆ‐８）
Ｇｅｍ１＝Ｇ０            ・・・（ｆ‐９）
Ｂｅｍ１＝Ｂ０            ・・・（ｆ‐１０）
【０２７０】
フィルタ回路４２２は、下記式（ｆ‐１１）を演算し、データＤＴ１１＿ｒを生成する。データＤＴ１１＿ｒは輝度０のデータ（黒表示用データ）である。
Ｗｒｆ１＝０                  ・・・（ｆ‐１１）
【０２７１】
（ステップＳＴ６４）
フィルタ回路４２２は、データＤＴ１１＿ｅ、ＤＴ１１＿ｒを画像処理回路４２０に送信する。フィルタ回路４２２は、ステップＳＴ６０−ＳＴ６４のサイクルを画素数と同じ回数繰り返すことで、１フレーム分のデータＤＴ１１＿ｅとデータＤＴ１１＿ｒとを生成する。
【０２７２】
画像処理回路４２０は受信したデータＤＴ１１＿ｅ、ＤＴ１１＿ｒを処理し、データＤＴ１２＿ｅ［Ｒｅｍ２，Ｇｅｍ２，Ｂｅｍ２］、ＤＴ１２＿ｒ［Ｗｒｆ２］を生成する。表示コントローラ４１０は、データＤＴ１２＿ｅ、ＤＴ１２＿ｒをソースドライバ１２３Ｅ、１２３Ｒにそれぞれ送信する。
【０２７３】
ソースドライバ１２３Ｅは、データＤＴ１２＿ｅ［Ｒｅｍ１，Ｇｅｍ１，Ｂｅｍ１］を処理し、ソース線ＳＬ２＿Ｒ、ＳＬ２＿Ｇ、ＳＬ２＿Ｂに書き込むデータ信号を生成する。ソースドライバ１２３Ｒは、データＤＴ１２＿ｒ［Ｗｒｆ２］を処理し、ソース線ＳＬ１＿Ｗ１、ＳＬ１＿Ｗ２、ＳＬ１＿Ｗ３に書き込むデータ信号を生成する。ソース線ＳＬ１＿Ｗ１、ＳＬ１＿Ｗ２、ＳＬ１＿Ｗ３のデータ信号は、同じ階調データを持つが、画素アレイ１１１Ｒの駆動方式（ゲートライン反転駆動、ソースライン反転駆動、フレーム反転駆動、ドット反転駆動）に応じて、ソース線ＳＬ１＿Ｗ２のデータ信号の極性は、ソース線ＳＬ１＿Ｗ１、ＳＬ１＿Ｗ３のデータ信号と異なる場合がある。
【０２７４】
図１８を参照して、フィルタ回路４２２の動作の具体例を説明する。各パラメータを以下のように設定する。
Ｃｒｇ１＝Ｃｇｂ１＝Ｃｂｒ１＝−１５
Ｃｒｇ２＝Ｃｇｂ２＝Ｃｂｒ２＝１５
【０２７５】
Ｔ０にて、フィルタ回路４２２はデータＤＴ０［８’ｄ２５５，８’ｄ２５５，８’ｄ５０］を受信する。Ｔ０からＴ１の期間にフィルタ回路４２２はステップＳＴ６１を実行する。
Ｒ０−Ｇ０＝２５５−２５５＝０
Ｇ０−Ｂ０＝２５５−  ５０＝２０５
Ｂ０−Ｒ０＝  ５０−２５５＝−２０５
であるので、式（ｆ‐１）は真であり、式（ｆ‐２）、（ｆ‐３）は偽である。
【０２７６】
よって、ステップＳＴ６１は偽であるので、Ｔ１からＴ２の期間に、フィルタ回路４２２はステップＳＴ６３を実行する。下記の演算を行い、データＤＴ１１＿ｒ、ＤＴ１１＿ｅを生成する。
Ｒｅｍ１＝Ｒ０＝８’ｄ２５５
Ｇｅｍ１＝Ｇ０＝８’ｄ２５５
Ｂｅｍ１＝Ｂ０＝８’ｄ５０
Ｗｒｆ１＝８’ｄ０
【０２７７】
Ｔ１から所定の時間経過すると、フィルタ回路４２２は、生成したデータＤＴ１１＿ｒ［８’ｄ０］、データＤＴ１１＿ｅ［８’ｄ２５５，８’ｄ２５５，８’ｄ５０］を画像処理回路４２０に送信を開始する（ステップＳＴ６４）。
【０２７８】
Ｔ２にて、フィルタ回路４２２はデータＤＴ０［８’ｄ５０，８’ｄ５０，８’ｄ２５５］を受信する。Ｔ２からＴ３の期間に、フィルタ回路４２２はステップＳＴ６１を実行する。
Ｒ０−Ｇ０＝  ５０−  ５０＝０
Ｇ０−Ｂ０＝  ５０−２５５＝−２０５
Ｂ０−Ｒ０＝２５５−  ５０＝２０５
であるので、式（ｆ‐１）は真であり、式（ｆ‐２）、（ｆ‐３）は偽である。
【０２７９】
よって、Ｔ３からＴ４の期間に、フィルタ回路４２２はステップＳＴ６３を実行する。下記の演算を行い、データＤＴ１１＿ｒ、ＤＴ１１＿ｅを生成する。
Ｒｅｍ１＝Ｒ０＝８’ｄ５０
Ｇｅｍ１＝Ｇ０＝８’ｄ５０
Ｂｅｍ１＝Ｂ０＝８’ｄ２５５
Ｗｒｆ１＝８’ｄ０
【０２８０】
Ｔ３から所定の時間経過すると、フィルタ回路４２２は、生成したデータＤＴ１１＿ｒ［８’ｄ０］、データＤＴ１１＿ｅ［８’ｄ５０，８’ｄ５０，８’ｄ２５５］を画像処理回路４２０に送信を開始する（ステップＳＴ６４）。
【０２８１】
Ｔ４にて、フィルタ回路４２２は、データＤＴ０［８’ｄ１０５，８’ｄ１１０，８’ｄ１００］を受信する。Ｔ４からＴ５の期間に、フィルタ回路４２２はステップＳＴ６１を実行する。
Ｒ０−Ｇ０＝１０５−１１０＝−５
Ｇ０−Ｂ０＝１１０−１００＝１０
Ｂ０−Ｒ０＝１００−１０５＝−５
であるので、ステップＳＴ６１は真である。
【０２８２】
Ｔ５からＴ６の期間に、フィルタ回路４２２はステップＳＴ６２を実行し、データＤＴ１１＿ｒ、ＤＴ１１＿ｅを生成する。式（ｆ‐７）から、Ｗｒｆ１＝０．２９９×１０５＋０．５８７×１１０＋０．１１４×１００であり、ＤＴ１１＿ｒは［８’ｄ１０８］である。式（ｆ‐４）乃至（ｆ‐６）から、ＤＴ１１＿ｅは［８’ｄ０，８’ｄ０，８’ｄ０］である。
【０２８３】
Ｔ５から所定の時間経過すると、フィルタ回路４２２は、生成したデータＤＴ１１＿ｒ［８’ｄ１０８］、データＤＴ１１＿ｅ［８’ｄ０，８’ｄ０，８’ｄ０］を画像処理回路４２０に送信を開始する（ステップＳＴ６４）。
【０２８４】
＜フィルタ回路４２２の動作例２＞
図１９を参照して、ＴＸＴモードでのフィルタ回路４２２の他の動作例を説明する。図１９に示す動作フローは、図１７の動作フローの変形例であり、ステップＳＴ６５が追加されている。ステップＳＴ６１とステップＳＴ６５とにより、データＤＴ０がカラーデータであるか否かの判定が行われる。
【０２８５】
（ステップＳＴ６５）
ステップＳＴ６１が真である場合、ステップＳＴ６５は実行される。フィルタ回路４２２は、下記式（ｆ‐１２）乃至（ｆ‐１４）の比較演算を行う。式中のＣｒ３、Ｃｇ３、Ｃｂ３はフィルタ回路４２２が使用するパラメータであり、表示コントローラ４１０のレジスタに設定されている。Ｃｒ３、Ｃｇ３、Ｃｂ３はフィルタリング処理のしきい値である。Ｃｒ３、Ｃｇ３、Ｃｂ３は同じでも異なっていてもよい。
【０２８６】
Ｒ０  ≧  Ｃｒ３          ・・・（ｆ‐１２）
Ｇ０  ≧  Ｃｇ３          ・・・（ｆ‐１３）
Ｂ０  ≧  Ｃｂ３          ・・・（ｆ‐１４）
【０２８７】
式（ｆ‐１２）乃至（ｆ‐１４）の比較演算が全て真である場合は、ステップＳＴ６２が実行され、それ以外の場合はステップＳＴ６３が実行される。つまり、式（ｆ‐１）乃至（ｆ‐３）および（ｆ‐１２）乃至（ｆ‐１４）が全て真である場合、ステップＳＴ６２が実行され、それ以外の場合は、ステップＳＴ６３が実行される。
【０２８８】
ステップＳＴ６５で判定されるデータＤＴ０は、ステップＳＴ６１でグレースケールデータであると判定されたデータである。よって、ステップＳＴ６５を実行することで、グレースケールデータの中から、ＲＧＢデータが全てしきい値以上であるデータを抽出することができる。ＬＣ素子ＲＥ１が表示するデータＤＴ１２＿ｒは、ステップＳＴ６５で抽出されたグレースケールデータである。
【０２８９】
図２０を参照して、動作例２の具体例を説明する。以下のようにパラメータを設定する。
Ｃｒｇ１＝Ｃｇｂ１＝Ｃｂｒ１＝−１５
Ｃｒｇ２＝Ｃｇｂ２＝Ｃｂｒ２＝１５
Ｃｒ３  ＝Ｃｇ３  ＝Ｃｂ３＝２００
【０２９０】
この場合、ステップＳＴ６５によって、グレースケールデータの中から、白表示データとそれに近い高階調データが抽出される。データＤＴ０がこのようなグレースケールデータである場合は、データＤＴ０はＬＣ素子ＲＥ１でグレースケール表示される。それ以外の場合は、データＤＴ０はＥＬ素子ＥＥ１でカラー表示される。
【０２９１】
（期間Ｔ０−Ｔ２）
フィルタ回路４２２は、データＤＴ０［８’ｄ２５５，８’ｄ２５５，８’ｄ５０］を受信する。ステップＳＴ６１の比較演算の結果は偽であるので、フィルタ回路４２２はステップＳＴ６３を実行し、データＤＴ１１＿ｒ［８’ｄ０］、データＤＴ１１＿ｅ［８’ｄ２５５，８’ｄ２５５，８’ｄ５０］を生成し、生成したデータＤＴ１１＿ｒ、ＤＴ１１＿ｅを画像処理回路４２０に送信する。
【０２９２】
（期間Ｔ２−Ｔ４）
フィルタ回路４２２は、データＤＴ０［８’ｄ５０，８’ｄ５０，８’ｄ２５５］を受信する。ステップＳＴ６１の比較演算の結果は偽であるので、フィルタ回路４２２はステップＳＴ６３を実行し、データＤＴ１１＿ｒ［８’ｄ０］、データＤＴ１１＿ｅ［８’ｄ５０，８’ｄ５０，８’ｄ２５５］を生成し、生成したデータＤＴ１１＿ｒ、ＤＴ１１＿ｅを画像処理回路４２０に送信する。
【０２９３】
（期間Ｔ４−Ｔ６）
フィルタ回路４２２は、データＤＴ０［８’ｄ１０５，８’ｄ１１０，８’ｄ１００］を受信する。ステップＳＴ６１は真であるが、ＳＴ６５は偽であるので、フィルタ回路４２２はステップＳＴ６３を実行し、データＤＴ１１＿ｒ［８’ｄ０］、データＤＴ１１＿ｅ［８’ｄ１０５，８’ｄ１１０，８’ｄ１００］を生成し、生成したデータＤＴ１１＿ｒ、ＤＴ１１＿ｅを画像処理回路４２０に送信する。
【０２９４】
データＤＴ０［８’ｄ１０５，８’ｄ１１０，８’ｄ１００］に対する判定結果は、上掲の動作例１ではグレースケールデータであり、動作例２ではカラーデータである。当該データＤＴ０の表示方法は、動作例１、２とで異なる。
【０２９５】
動作例２では、データＤＴ０がステップＳＴ６１の全ての条件を満たしていても、データＤＴ０のＲＧＢデータの何れか１つでもしきい値よりも小さい場合は、データＤＴ０はＥＬ素子ＥＥ１でカラー表示され、ＬＣ素子ＲＥ１は表示に寄与しない。フィルタ回路４２２のパラメータを最適化することで、グレースケールデータであっても中間階調の画像データである場合は、ＥＬ素子ＥＥ１のみで表示させることができる。例えば、自然物など中間階調を多く含むカラー画像と、テキストおよび背景（２値画像）とで構成される画像の表示品位を向上できる。
【０２９６】
（期間Ｔ６−Ｔ８）
フィルタ回路４２２は、データＤＴ０［８’ｄ２４５，８’ｄ２５５，８’ｄ２４０］を受信する。ステップＳＴ６１は真であり、かつステップＳＴ６５は真であるので、フィルタ回路４２２はステップＳＴ６２を実行し、データＤＴ１１＿ｒ［８’ｄ２５０］、データＤＴ１１＿ｅ［８’ｄ０，８’ｄ０，８’ｄ０］を生成し、生成したデータＤＴ１１＿ｒ、ＤＴ１１＿ｅを画像処理回路４２０に送信する。
【０２９７】
＜＜ＥＲ表示システム＞＞
図２１に示すＥＲ表示システム４０１は、ＥＲ表示システム４００の変形例であり、ＥＲパネル１１０に代えて、ＥＲパネル１１５を有する。フィルタ回路４２２は、アプリケーションプロセッサ１９０から送信されたデータＤＴ０を処理し、データＤＴ１３＿ｒ、ＤＴ１３＿ｅを生成する。画像処理回路４２０は、データＤＴ１３＿ｒ、ＤＴ１３＿ｅをそれぞれ処理し、データＤＴ１４＿ｒ、ＤＴ１４＿ｅを生成する。
【０２９８】
＜フィルタ回路４２２の動作例３＞
図２２を参照して、ＴＸＴモードでのフィルタ回路４２２の動作例を説明する。図２２に示す動作フローのステップＳＴ７０―ＳＴ７４は、動作例１のステップＳＴ６０―ＳＴ６４に対応する。
【０２９９】
（ステップＳＴ７０）
ステップＳＴ７０はステップＳＴ６０と同じである。フィルタ回路４２２はアプリケーションプロセッサ１９０が生成したデータＤＴ０［Ｒ０、Ｇ０、Ｂ０］を受信する。
【０３００】
（ステップＳＴ７１）
ステップＳＴ７１はステップＳＴ６１と同じである。フィルタ回路４２２は、下記式（ｆ‐２１）乃至（ｆ‐２３）の比較演算を行う。
【０３０１】
Ｃｒｇ１  ≦  Ｒ０−Ｇ０  ≦  Ｃｒｇ２          ・・・（ｆ‐２１）
Ｃｇｂ１  ≦  Ｇ０−Ｂ０  ≦  Ｃｇｂ２          ・・・（ｆ‐２２）
Ｃｂｒ１  ≦  Ｂ０−Ｒ０  ≦  Ｃｂｒ２          ・・・（ｆ‐２３）
【０３０２】
式（ｆ‐２１）乃至（ｆ‐２３）の比較演算が全て真である場合は、ステップＳＴ７２が実行され、それ以外の場合はステップＳＴ７３が実行される。ステップＳＴ７２、ＳＴ７３では、フィルタ回路４２２はデータＤＴ０からデータＤＴ１３＿ｅ、ＤＴ１３＿ｒを生成する。データＤＴ１３＿ｅは１画素分の画像データであり、ＲＧＢデータ［Ｒｅｍ３，Ｇｅｍ３，Ｂｅｍ３］で構成される。データＤＴ１３＿ｒは１画素分の画像データであり、ＲＧＢデータ［Ｒｒｆ３，Ｇｒｆ３，Ｂｒｆ３］で構成される。
【０３０３】
（ステップＳＴ７２）
ステップＳＴ７２では、データＤＴ０を黒表示データに変換することで、ＥＬ用のデータＤＴ１３＿ｅ［Ｒｅｍ３，Ｇｅｍ３，Ｂｅｍ３］を生成する。具体的には、フィルタ回路４２２は、式（ｆ‐２４）乃至（ｆ‐２６）を演算することで、データＤＴ１３＿ｅを生成する。
【０３０４】
Ｒｅｍ３＝０            ・・・（ｆ‐２４）
Ｇｅｍ３＝０            ・・・（ｆ‐２５）
Ｂｅｍ３＝０            ・・・（ｆ‐２６）
【０３０５】
データＤＴ１３＿ｅのＲＧＢデータを全て“０”にしているが、これに限定されない。データＤＴ１３＿ｅはサブ画素１３Ｒ、１３Ｇ、１３Ｂの黒表示を可能にするデータであればよい。
【０３０６】
フィルタ回路４２２は、下記変換式（ｆ‐２７）乃至（ｆ‐２９）を演算して、データＤＴ０からデータＤＴ１３＿ｒを生成する。ここでは、データＤＴ０はそのままデータＤＴ１３＿ｒとして用いられる。
【０３０７】
Ｒｒｆ３＝Ｒ０            ・・・（ｆ‐２７）
Ｇｒｆ３＝Ｇ０            ・・・（ｆ‐２８）
Ｂｒｆ３＝Ｂ０            ・・・（ｆ‐２９）
【０３０８】
（ステップＳＴ７３）
ステップＳＴ７３では、フィルタ回路４２２は、下記変換式（ｆ‐３０）乃至（ｆ‐３２）を演算して、データＤＴ０からデータＤＴ１３＿ｅを生成する。ここでは、データＤＴ０はそのままデータＤＴ１３＿ｅとして用いられる。
【０３０９】
Ｒｅｍ３＝Ｒ０            ・・・（ｆ‐３０）
Ｇｅｍ３＝Ｇ０            ・・・（ｆ‐３１）
Ｂｅｍ３＝Ｂ０            ・・・（ｆ‐３２）
【０３１０】
フィルタ回路４２２は、データＤＴ０を黒表示データに変換することで、データＤＴ１３＿ｒを生成する。そのため、フィルタ回路４２２は、下記式（ｆ‐３３）乃至（ｆ‐３５）を演算する。
【０３１１】
Ｒｒｆ３＝０            ・・・（ｆ‐３３）
Ｇｒｆ３＝０            ・・・（ｆ‐３４）
Ｂｒｆ３＝０            ・・・（ｆ‐３５）
【０３１２】
データＤＴ１３＿ｒのＲＧＢデータを全て“０”にしているが、これに限定されない。データＤＴ１３＿ｒはサブ画素１２Ｒ、１２Ｇ、１２Ｂの黒表示を可能にするデータであればよい。
【０３１３】
（ステップＳＴ７４）
フィルタ回路４２２は、データＤＴ１３＿ｅ、ＤＴ１３＿ｒを画像処理回路４２０に送信する。フィルタ回路４２２は、ステップＳＴ７０−ＳＴ７４のサイクルを画素の数と同じ回数繰り返すことで、１フレーム分のデータＤＴ１３＿ｅ、ＤＴ１３＿ｒを生成する。
【０３１４】
画像処理回路４２０は受信したデータＤＴ１３＿ｅ、ＤＴ１３＿ｒを処理し、データＤＴ１４＿ｅ［Ｒｅｍ４，Ｇｅｍ４，Ｂｅｍ４］、ＤＴ１４＿ｒ［Ｒｒｆ４，Ｇｒｆ４，Ｂｒｆ４］を生成する。表示コントローラ４１０は、データＤＴ１４＿ｅ、ＤＴ１４＿ｒをソースドライバ１２３Ｅ、１２３Ｒにそれぞれ送信する。
【０３１５】
ソースドライバ１２３Ｅは、データＤＴ１４＿ｅ［Ｒｅｍ４，Ｇｅｍ４，Ｂｅｍ４］を処理し、ソース線ＳＬ２＿Ｒ、ＳＬ２＿Ｇ、ＳＬ２＿Ｂに書き込むデータ信号を生成する。ソースドライバ１２３Ｒは、データＤＴ１４＿ｒ［Ｒｒｆ４，Ｇｒｆ４，Ｂｒｆ４］を処理し、ソース線ＳＬ１＿Ｒ、ＳＬ１＿Ｇ、ＳＬ１＿Ｂに書き込むデータ信号を生成する。
【０３１６】
図２３を参照して、動作例３の具体例を説明する。以下のようにパラメータを設定する。
Ｃｒｇ１＝Ｃｇｂ１＝Ｃｂｒ１＝−１５
Ｃｒｇ２＝Ｃｇｂ２＝Ｃｂｒ２＝１５
【０３１７】
（期間Ｔ０−Ｔ２）
フィルタ回路４２２は、データＤＴ０［８’ｄ２５５，８’ｄ２５５，８’ｄ５０］を受信する。ステップＳＴ７１は偽であるので、フィルタ回路４２２はステップＳＴ７３を実行し、データＤＴ１３＿ｒ［８’ｄ０，８’ｄ０，８’ｄ０］、データＤＴ１３＿ｅ［８’ｄ２５５，８’ｄ２５５，８’ｄ５０］を生成する。生成されたデータＤＴ１３＿ｒ、ＤＴ１３＿ｅは画像処理回路４２０に送信される。
【０３１８】
（期間Ｔ２−Ｔ４）
フィルタ回路４２２は、データＤＴ０［８’ｄ５０，８’ｄ５０，８’ｄ２５５］を受信する。ステップＳＴ７１は偽であるので、フィルタ回路４２２はステップＳＴ７３を実行し、データＤＴ１３＿ｒ［８’ｄ０，８’ｄ０，８’ｄ０］、データＤＴ１３＿ｅ［８’ｄ５０，８’ｄ５０，８’ｄ２５５］を生成する。生成されたデータＤＴ１３＿ｒ、ＤＴ１３＿ｅは画像処理回路４２０に送信される。
【０３１９】
（期間Ｔ４−Ｔ６）
フィルタ回路４２２は、データＤＴ０［８’ｄ１０５，８’ｄ１１０，８’ｄ１００］を受信する。ステップＳＴ７１は真であるので、フィルタ回路４２２はステップＳＴ７２を実行し、データＤＴ１３＿ｒ［８’ｄ１０５，８’ｄ１１０，８’ｄ１００］、データＤＴ１３＿ｅ［８’ｄ０，８’ｄ０，８’ｄ０］を生成する。生成されたデータＤＴ１３＿ｒ、ＤＴ１３＿ｅは画像処理回路４２０に送信される。
【０３２０】
＜フィルタ回路４２２の動作例４＞
図２４を参照して、ＴＸＴモードでのフィルタ回路４２２の他の動作例を説明する。図２４に示す動作フローは、図２２の動作フローの変形例であり、ステップＳＴ７５が追加されている。ステップＳＴ７１とステップＳＴ７５とにより、データＤＴ０がカラーデータであるか否かの判定が行われる。
【０３２１】
（ステップＳＴ７５）
ステップＳＴ７１が真である場合、ステップＳＴ７５は実行される。ステップＳＴ７５は動作例２のステップＳＴ６５（図１９参照）と同じステップである。フィルタ回路４２２は、下記式（ｆ‐３６）乃至（ｆ‐３８）の比較演算を行う。
【０３２２】
Ｒ０  ≧  Ｃｒ３          ・・・（ｆ‐３６）
Ｇ０  ≧  Ｃｇ３          ・・・（ｆ‐３７）
Ｂ０  ≧  Ｃｂ３          ・・・（ｆ‐３８）
【０３２３】
動作例４では、式（ｆ‐２１）乃至（ｆ‐２３）および（ｆ‐３６）乃至（ｆ‐３８）が全て真である場合、ステップＳＴ７２が実行され、それ以外の場合は、ステップＳＴ７３が実行される。
【０３２４】
図２５を参照して、動作例４の具体例を説明する。以下のようにパラメータを設定する。
Ｃｒｇ１＝Ｃｇｂ１＝Ｃｂｒ１＝−１５
Ｃｒｇ２＝Ｃｇｂ２＝Ｃｂｒ２＝１５
Ｃｒ３  ＝  Ｃｇ３＝  Ｃｂ３＝２００
【０３２５】
（期間Ｔ０−Ｔ２）
フィルタ回路４２２は、データＤＴ０［８’ｄ２５５，８’ｄ２５５，８’ｄ５０］を受信する。ステップＳＴ７１は偽であるので、フィルタ回路４２２はステップＳＴ７３を実行し、データＤＴ１３＿ｒ［８’ｄ０，８’ｄ０，８’ｄ０］、データＤＴ１３＿ｅ［８’ｄ２５５，８’ｄ２５５，８’ｄ５０］を生成する。生成されたデータＤＴ１３＿ｒ、ＤＴ１３＿ｅは画像処理回路４２０に送信される。
【０３２６】
（期間Ｔ２−Ｔ４）
フィルタ回路４２２は、データＤＴ０［８’ｄ５０，８’ｄ５０，８’ｄ２５５］を受信する。ステップＳＴ７１は偽であるので、フィルタ回路４２２はステップＳＴ７３を実行し、データＤＴ１３＿ｒ［８’ｄ０，８’ｄ０，８’ｄ０］、データＤＴ１３＿ｅ［８’ｄ５０，８’ｄ５０，８’ｄ２５５］を生成する。生成されたデータＤＴ１３＿ｒ、ＤＴ１３＿ｅは画像処理回路４２０に送信される。
【０３２７】
（期間Ｔ４−Ｔ６）
フィルタ回路４２２は、データＤＴ０［８’ｄ１０５，８’ｄ１１０，８’ｄ１００］を受信する。ステップＳＴ７１は真であり、ステップＳＴ７５は偽であるので、フィルタ回路４２２はステップＳＴ７３を実行し、データＤＴ１３＿ｒ［８’ｄ０，８’ｄ０，８’ｄ０］、データＤＴ１３＿ｅ［８’ｄ１０５，８’ｄ１１０，８’ｄ１００］を生成する。生成されたデータＤＴ１３＿ｒ、ＤＴ１３＿ｅは画像処理回路４２０に送信される。
【０３２８】
（期間Ｔ６−Ｔ８）
フィルタ回路４２２は、データＤＴ０［８’ｄ２４５，８’ｄ２５５，８’ｄ２４０］を受信する。ステップＳＴ７１は真であり、ステップＳＴ７５は真であるので、フィルタ回路４２２はステップＳＴ７２を実行し、データＤＴ１３＿ｒ［８’ｄ２４５，８’ｄ２５５，８’ｄ２４０］、データＤＴ１３＿ｅ［８’ｄ０，８’ｄ０，８’ｄ０］を生成する。生成されたデータＤＴ１３＿ｒ、ＤＴ１３＿ｅは画像処理回路４２０に送信される。
【０３２９】
＜＜ＨＹモード＞＞
ＨＹモードでは、光センサ１９５で取得したデータ（例えば、環境光の照度、色温度）、および使用者の操作等に基づく割り込み要求に応じて、サブ画素１３Ｒ、１３Ｇ、１３Ｂの輝度が変更される。光センサ１９５で取得されたデータ、割り込み要求に基づいて、調光処理のパラメータが設定され、画像処理回路４２０は、設定されたパラメータを用いてデータＤＴ１３＿ｅの調光処理を行う。
【０３３０】
（１）明るい環境（例えば、晴天の昼間の屋外）では表示モードは、画素アレイ１１６ＥのＥＬ素子ＥＥ１を非発光にして、画素アレイ１１６Ｒのみで表示を行う。（２）暗い環境（例えば、夜間の屋外、照明の無い屋内など）、つまり画素アレイ１１６Ｒが表示を行えない環境では、画素アレイ１１６Ｅのみで表示を行う。（３）環境光の照度が低い環境（例えば、照明器具で照明された室内、曇天の屋外など）、ＬＣ素子ＲＥ１の反射光のみでは良好な表示品位が得られないような環境では、ＥＬ素子ＥＥ１を発光させ、画素アレイ１１６Ｒと画素アレイ１１６Ｅとで表示を行う。
【０３３１】
以上述べたように、ＨＹモードでは、使用環境の明るさに応じて、サブ画素１３Ｒ、１３Ｇ、１３Ｂの輝度を調節することができるので、ＥＲ表示システム４０１の表示品位の向上と、消費電力の低減とが図れる。また、ＥＲ表示システム４０１では、ＴＸＴモード、ＨＹモードともにＩＤＳ駆動が可能であり、ＩＤＳ駆動によって、消費電力の低減を図れる。
【０３３２】
本実施の形態のＥＲ表示システムでは、ホスト装置では、ＥＬ用とＬＣ用の２種類の画像データを生成しなくてもよい。よって、ホスト装置が表示コントローラへ画像データを送信するときの負荷が軽減されるので、ＥＲ表示システムの動作不良を低減できる。
【０３３３】
〔実施の形態３〕
上掲の実施の形態の表示システムに、タッチセンサを組み込むことができる。本実施の形態では、タッチセンサが組み込まれた表示システムについて説明する。
【０３３４】
＜＜ＥＲ表示システム１０３＞＞
図２６に、ＥＲ表示システム１０１をベースにしたタッチセンサ付きのＥＲ表示システム１０３の構成例を示す。ＥＲ表示システム１０３は、ＥＲパネル１１５、タッチセンサ１３０、表示コントローラ１４３、アプリケーションプロセッサ１９０、メモリ装置１９１、センサ部１９３を有する。
【０３３５】
表示コントローラ１４３は、画像処理部１５２、タイミングコントローラ１５５、メモリ装置１５６Ｅ、１５６Ｒ、タッチセンサコントローラ１５９を有する。タッチセンサコントローラ１５９には、アプリケーションプロセッサから、クロック信号、同期信号などの信号が送信される。タッチセンサコントローラ１５９は、タッチセンサ１３０を駆動するためのタイミング信号を生成する。
【０３３６】
アプリケーションプロセッサ１９０は、タッチセンサ１３０で検出された位置情報等を反映した画像データを生成する。
【０３３７】
タッチセンサ１３０の構造は、アウトセル型（外付け型）、内蔵型に大別される。内蔵型タッチセンサの構造には、例えば、オンセル型とインセル型とがある。図２７Ａは、タッチセンサ１３０をインセル型タッチセンサで構成した例であり、基板３１１のＬＣ層３１３側にセンサアレイ３４１が設けられている。図２７Ｂは、タッチセンサ１３０がオンセル型タッチセンサである例であり、基板３１１の光取り出し側にセンサアレイ３４１が設けられている。センサアレイ３４１は、光３０１−３０３を遮光しない構造であることが好ましい。
【０３３８】
図２７Ｃにタッチセンサ１３０の構成例を示す。図２７Ｃに示すタッチセンサ１３０は相互容量型タッチセンサであり、センサアレイ３４１、タッチセンサドライバ３４２を有する。センサアレイ３４１は、複数のドライブ線ＤＲＬ、複数のセンス線ＳＮＬを有する。１本のドライブ線ＤＲＬと１本のセンス線ＳＮＬと間に容量ＣＴが形成される。タッチセンサドライバ３４２は、ドライブ線ＤＲＬを駆動している間、センス線ＳＮＬの信号を検出する。センス線ＳＮＬの信号は容量ＣＴの容量値の変化量の情報をもつ。センス線ＳＮＬの信号を解析することで、タッチの有無、タッチ位置などの情報を得ることができる。
【０３３９】
図２８Ａに、アウトセル型タッチセンサとＥＲパネル１１５との組み合わせ例を示す。図２８Ａの例では、ＥＲパネル１１５の基板３１１側（光取り出し側）に光学式タッチセンサ１３３が設けられ、基板３１２側に電磁誘導方式タッチセンサ１３５が設けられている。
【０３４０】
光学式タッチセンサ１３３は、赤外線１３３ｉｒを発する赤外ＬＥＤと、赤外線１３３ｉｒを検知する受光素子（例えば、イメージセンサ）を備える。受光素子の信号を検知することで、指１３７で赤外線１３３ｉｒが遮られた位置を検出する（図２８Ｂ）。
【０３４１】
電磁誘導方式タッチセンサ１３５は、画素アレイ１１６と重なる領域にセンサコイル１３５ａを有する。位置の入力は電子ペン１３８で行う。電子ペン１３８とセンサコイル１３５ａ間で生じる磁束１３５ｍによって、センサコイル１３５ａの誘導電流が変化する。この変化量を検知することで、電子ペン１３８の位置、筆圧などを検出することができる（図２８Ｃ）。
【０３４２】
ここでは、タッチセンサとして、相互容量型タッチセンサ、光学式タッチセンサ、および電磁誘導方式タッチセンサを挙げたが、これらに限定されない。抵抗膜方式タッチセンサ、表面弾性波方式タッチセンサなどのタッチセンサでもよい。１種類または複数種類のタッチセンサを、表示システムに組み込むことが可能である。
【０３４３】
＜＜ＥＲ表示システム４０３＞＞
図２９に、タッチセンサを有するＥＲ表示システムの一例を示す。図２９に示すＥＲ表示システム４０３はＥＲ表示システム４００の変形例であり、表示コントローラ４１０に代えて表示コントローラ４１２を備え、タッチセンサ１３０が更に設けられている。
【０３４４】
表示コントローラ４１２は、タッチセンサコントローラ４２７、ＩＤＳコントローラ４２８を有する。タッチセンサコントローラ４２７は、タッチセンサ１３０を制御するためのタイミング信号を生成する。アプリケーションプロセッサ１９０は、タッチセンサ１３０で検出された位置情報等を反映した、画像データを生成する。
【０３４５】
ＩＤＳコントローラ４２８は信号ｉｄｓを生成する。例えば、ＩＤＳコントローラ４２８をニューラルネットワーク（ＮＮ）で構築して、ＩＤＳコントローラ４２８でＩＤＳ駆動の開始および終了タイミングを予測してもよい。学習機能を持つＩＤＳコントローラ４２８を備えることで、ＩＤＳ駆動と通常動作の切り替えを効率よく行えるため、ＥＲ表示システム４０３全体の消費電力低減の効率化が図れる。
【０３４６】
ＩＤＳコントローラ４２８の学習データとして、タッチセンサ１３０の出力データ、メモリ装置４２６Ｒ、４２６Ｅの消費電流、アプリケーションプロセッサ１９０の出力データ（実行しているアプリケーションの属性など）が用いられる。ＩＤＳコントローラ４２８は、これらのデータを用いてＥＲパネル１１０の最適なリフレッシュレートを学習する。
【０３４７】
〔実施の形態４〕
＜＜電子機器＞＞
本実施の形態では、実施の形態１乃至３に係る表示システムを備える電子機器を説明する。
【０３４８】
図３０Ａにタブレット型情報端末の構成例を示す。図３０Ａに示す情報端末３０１０は、筐体３０１１、表示部３０１２、光センサ３０１３、カメラ３０１５、操作ボタン３０１６を有する。情報端末３０１０の機能には、音声通話、カメラ３０１５を利用したビデオ通話、電子メール、手帳、インターネット接続、音楽再生などがある。
【０３４９】
表示部３０１２はタッチセンサが組み込まれた表示システムで構成される。情報端末３０１０の画面をスタイラスペン３０１７（または電子ペン）、指などでタッチ操作することで、情報端末３０１０を操作することが可能である。光センサ３０１３で検知された環境光のデータに基づいて、表示部３０１２の明るさ、色合いなどが変更可能である。以下に例示される電子機器の表示部も、表示部３０１２と同様の機能を持つ。
【０３５０】
情報端末３０１０に電子教科書のデータを記憶させることで、デジタル教科書リーダとして用いることが可能である。
【０３５１】
図３０ＢにＰＣ（パーソナルコンピュータ）の構成例を示す。図３０Ｂに示すＰＣ３０３０は、筐体３０３１、表示部３０３２、光センサ３０３４、カメラ３０３５、キーボード３０３６を有する。キーボード３０３６は、筐体３０３１から着脱可能な構成である。筐体３０３１にキーボード３０３６を装着した状態では、ＰＣ３０３０はノート型ＰＣとして使用できる。筐体３０３１からキーボード３０３６を脱着した状態では、ＰＣ３０３０はタブレット型ＰＣとして使用できる。
【０３５２】
ＰＣ３０３０に電子教科書のデータを記憶させることで、デジタル教科書リーダとして用いることが可能である。
【０３５３】
図３０Ｃにスマートフォンの構成例を示す。図３０Ｃに示すスマートフォン３０５０は、筐体３０５１、表示部３０５２、光センサ３０５４、マイク３０５６、スピーカ３０５７、操作ボタン３０５８を有する。筐体３０５１の背面には、カメラなどが設けられている。スマートフォン３０５０は情報端末３０１０等と同様の機能をもつ。
【０３５４】
図３０Ｄにウエアラブル情報端末の構成例を示す。図３０Ｄに示す情報端末３０７０は筐体３０７１、表示部３０７２、リストバンド３０７３、光センサ３０７４、操作ボタン３０７５、竜頭３０７６を有する。情報端末３０７０は情報端末３０１０等と同様の機能をもち、スマートウォッチとして用いることができる。
【０３５５】
図３０Ｄは、腕時計型のウエアラブル情報端末の構成例である。ウエアラブル情報端末には、眼鏡型、ゴーグル型、ブレスレット型、アームバンド型、ペンダント型など様々な態様がある。
【０３５６】
図３１にデジタルサイネージの構成例を示す。図３１に示すデジタルサイネージ３１００は、筐体３１０１、表示部３１０２、スピーカ３１０３、光センサ３１０４を有する。表示部３１０２に実施の形態１のＥＲ表示システムが設けられている。デジタルサイネージ３１００によって、例えば、駅、空港、施設などの案内図表示システム、病院、銀行などの順番案内表示システムを提供できる。
【０３５７】
上掲のＥＲ表示システムは、ＴＸＴモードをサポートしているため、電子教科書を収めた情報端末（デジタル教科書リーダ）に好適である。ＴＸＴモードでは、教科書のテキストは、環境光を利用した反射型表示パネルに表示されるため、ユーザーは、紙媒体の教科書を読むのと同様な感覚で、デジタル教科書リーダで教科書を読むことができ、長時間画面を見ても疲れにくい。
【０３５８】
また、ユーザーは、カラーで各種の注釈（ハイライト表示、下線、取り消し線、フリーハンドの線図など）を白黒のテキストに記入することができるため、本デジタル教科書リーダによって紙媒体の教科書と同様の学習環境を得ることができる。注釈の表示は、反射型表示素子による黒表示と発光型表示素子によるカラー表示とのハイブリッド表示によって行われる。したがって注釈は色再現性の高い発光型素子だけで表示することができるため、白黒表示のテキストに対して、注釈を目立たせることができる。
【０３５９】
〔実施の形態５〕
本実施の形態では、メモリ装置について説明する。例えば、本実施の形態のメモリ装置は、ＥＲ表示システムのメモリ装置に適用される。
【０３６０】
本明細書等では、データ保持部（例えば、メモリセル）にＯＳトランジスタが設けられているメモリ装置のことを、「ＯＳメモリ」と呼ぶこととする。本実施の形態では、ＯＳメモリの一例として、「ＤＯＳＲＡＭ（登録商標）」、および「ＮＯＳＲＡＭ（登録商標）」について、説明する。
【０３６１】
「ＤＯＳＲＡＭ（ドスラム）」とは、「Ｄｙｎａｍｉｃ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＲＡＭ」の頭字語であり、１Ｔ（トランジスタ）１Ｃ（容量）型のメモリセルを有するＲＡＭを指す。「ＮＯＳＲＡＭ（ノスラム）」とは「Ｎｏｎｖｏｌａｔｉｌｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＲＡＭ」の頭字語であり、ゲインセル型（２Ｔ型、３Ｔ型）のメモリセルを有するＲＡＭを指す。
【０３６２】
＜＜ＤＯＳＲＡＭ１４００＞＞
以下、図３２Ａ−図３２Ｃを参照して、ＤＯＳＲＡＭについて説明する。
【０３６３】
図３２Ａに示すＤＯＳＲＡＭ１４００は、コントローラ１４０５、行回路１４１０、列回路１４１５、ＭＣ−ＳＡアレイ１４２０を有する。行回路１４１０はデコーダ１４１１、ワード線ドライバ１４１２、列セレクタ１４１３、センスアンプドライバ１４１４を有する。列回路１４１５はグローバルセンスアンプアレイ１４１６、入出力回路１４１７を有する。グローバルセンスアンプアレイ１４１６は複数のグローバルセンスアンプ１４４７を有する。ＭＣ−ＳＡアレイ１４２０はメモリセルアレイ１４２２、センスアンプアレイ１４２３、グローバルビット線ＧＢＬＬ、ＧＢＬＲを有する。
【０３６４】
（ＭＣ−ＳＡアレイ１４２０）
ＭＣ−ＳＡアレイ１４２０は、メモリセルアレイ１４２２をセンスアンプアレイ１４２３上に積層した積層構造をもつ。グローバルビット線ＧＢＬＬ、ＧＢＬＲはメモリセルアレイ１４２２上に積層されている。ＤＯＳＲＡＭ１４００では、ビット線の構造に、ローカルビット線とグローバルビット線とで階層化された階層ビット線構造が採用されている。
【０３６５】
メモリセルアレイ１４２２は、Ｎ個（Ｎは２以上の整数）のローカルメモリセルアレイ１４２５＜０＞−１４２５＜Ｎ−１＞を有する。図３２Ｂに示すように、ローカルメモリセルアレイ１４２５は、複数のメモリセル１４４５、複数のワード線ＷＬ、複数のビット線ＢＬＬ、ＢＬＲを有する。図３２Ｂの例では、ローカルメモリセルアレイ１４２５の構造はオープンビット線型であるが、フォールデッドビット線型であってもよい。
【０３６６】
図３２Ｃに示すメモリセル１４４５は、ＯＳトランジスタＭＯ４５、容量素子Ｃ４５を有する。ＯＳトランジスタＭＯ４５は容量素子Ｃ４５の充放電を制御する機能をもつ。ＯＳトランジスタＭＯ４５のゲートはワード線ＷＬに電気的に接続され、バックゲートは配線ＢＧＬに電気的に接続され、第１端子はビット線ＢＬＬまたはＢＬＲに電気的に接続され、第２端子は容量素子Ｃ４５の第１端子に電気的に接続されている。容量素子Ｃ４５の第２端子は配線ＰＣＬに電気的に接続されている。配線ＰＣＬ、ＢＧＬは電圧を供給するための電源線である。
【０３６７】
配線ＢＧＬの電圧によって、ＯＳトランジスタＭＯ４５の閾値電圧を変更することができる。例えば、配線ＢＧＬの電圧は固定電圧（例えば、負の定電圧）であってもよいし、ＤＯＳＲＡＭ１４００の動作に応じて、配線ＢＧＬの電圧を変化させてもよい。
【０３６８】
ＯＳトランジスタＭＯ４５のバックゲートをＯＳトランジスタＭＯ４５のゲート、ソース、またはドレインに電気的に接続してもよい。あるいは、ＯＳトランジスタＭＯ４５にバックゲートを設けなくてもよい。
【０３６９】
センスアンプアレイ１４２３は、Ｎ個のローカルセンスアンプアレイ１４２６＜０＞−１４２６＜Ｎ−１＞を有する。ローカルセンスアンプアレイ１４２６は、１のスイッチアレイ１４４４、複数のセンスアンプ１４４６を有する。センスアンプ１４４６には、ビット線対が電気的に接続されている。センスアンプ１４４６は、ビット線対をプリチャージする機能、ビット線対の電圧差を増幅する機能、この電圧差を保持する機能を有する。スイッチアレイ１４４４は、ビット線対を選択し、選択したビット線対とグローバルビット線対と間を導通状態にする機能を有する。
【０３７０】
ここで、ビット線対とは、センスアンプによって、同時に比較される２本のビット線のことをいう。グローバルビット線対とは、グローバルセンスアンプによって、同時に比較される２本のグローバルビット線のことをいう。ビット線対を一対のビット線と呼ぶことができ、グローバルビット線対を一対のグローバルビット線と呼ぶことができる。ここでは、ビット線ＢＬＬとビット線ＢＬＲが１組のビット線対を成す。グローバルビット線ＧＢＬＬとグローバルビット線ＧＢＬＲとが１組のグローバルビット線対をなす。以下、ビット線対（ＢＬＬ，ＢＬＲ）、グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）とも表す。
【０３７１】
（コントローラ１４０５）
コントローラ１４０５は、ＤＯＳＲＡＭ１４００の動作全般を制御する機能を有する。コントローラ１４０５は、外部からの入力されるコマンド信号を論理演算して、動作モードを決定する機能、決定した動作モードが実行されるように、行回路１４１０、列回路１４１５の制御信号を生成する機能、外部から入力されるアドレス信号を保持する機能、内部アドレス信号を生成する機能を有する。
【０３７２】
（行回路１４１０）
行回路１４１０は、ＭＣ−ＳＡアレイ１４２０を駆動する機能を有する。デコーダ１４１１はアドレス信号をデコードする機能を有する。ワード線ドライバ１４１２は、アクセス対象行のワード線ＷＬを選択する選択信号を生成する。
【０３７３】
列セレクタ１４１３、センスアンプドライバ１４１４はセンスアンプアレイ１４２３を駆動するための回路である。列セレクタ１４１３は、アクセス対象列のビット線を選択するための選択信号を生成する機能をもつ。列セレクタ１４１３の選択信号によって、各ローカルセンスアンプアレイ１４２６のスイッチアレイ１４４４が制御される。センスアンプドライバ１４１４の制御信号によって、複数のローカルセンスアンプアレイ１４２６は独立して駆動される。
【０３７４】
（列回路１４１５）
列回路１４１５は、データ信号ＷＤＡ［３１：０］の入力を制御する機能、データ信号ＲＤＡ［３１：０］の出力を制御する機能を有する。データ信号ＷＤＡ［３１：０］は書き込みデータ信号であり、データ信号ＲＤＡ［３１：０］は読み出しデータ信号である。
【０３７５】
グローバルセンスアンプ１４４７はグローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）に電気的に接続されている。グローバルセンスアンプ１４４７はグローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）間の電圧差を増幅する機能、この電圧差を保持する機能を有する。グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）へのデータの書き込み、および読み出しは、入出力回路１４１７によって行われる。
【０３７６】
ＤＯＳＲＡＭ１４００の書き込み動作の概要を説明する。入出力回路１４１７によって、データがグローバルビット線対に書き込まれる。グローバルビット線対のデータは、グローバルセンスアンプアレイ１４１６によって保持される。アドレス信号が指定するローカルセンスアンプアレイ１４２６のスイッチアレイ１４４４によって、グローバルビット線対のデータが、対象列のビット線対に書き込まれる。ローカルセンスアンプアレイ１４２６は、書き込まれたデータを増幅し、保持する。指定されたローカルメモリセルアレイ１４２５において、行回路１４１０によって、対象行のワード線ＷＬが選択され、選択行のメモリセル１４４５にローカルセンスアンプアレイ１４２６の保持データが書き込まれる。
【０３７７】
ＤＯＳＲＡＭ１４００の読み出し動作の概要を説明する。アドレス信号によって、ローカルメモリセルアレイ１４２５の１行が指定される。指定されたローカルメモリセルアレイ１４２５において、対象行のワード線ＷＬが選択状態となり、メモリセル１４４５のデータがビット線に書き込まれる。ローカルセンスアンプアレイ１４２６によって、各列のビット線対の電圧差がデータとして検出され、かつ保持される。スイッチアレイ１４４４によって、ローカルセンスアンプアレイ１４２６の保持データの内、アドレス信号が指定する列のデータが、グローバルビット線対に書き込まれる。グローバルセンスアンプアレイ１４１６は、グローバルビット線対のデータを検出し、保持する。グローバルセンスアンプアレイ１４１６の保持データは入出力回路１４１７に出力される。以上で、読み出し動作が完了する。
【０３７８】
容量素子Ｃ４５の充放電によってデータを書き換えるため、ＤＯＳＲＡＭ１４００は原理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み出しが可能である。また、メモリセル１４４５の回路構成が単純であるため、大容量化が容易である。よって、ＤＯＳＲＡＭ１４００は大容量のデータを高頻度で書き換えるメモリ装置、例えば、画像処理に利用されるフレームメモリに好適である。
【０３７９】
ＯＳトランジスタＭＯ４５はＯＳトランジスタである。ＯＳトランジスタはオフ電流が極めて小さいため、容量素子Ｃ４５から電荷がリークすることを抑えることができるので、ＤＯＳＲＡＭ１４００は保持時間がＤＲＡＭに比べて非常に長いため、リフレッシュレートを低減できる。従って、ＤＯＳＲＡＭ１４００はリフレッシュ動作に要する電力を削減できる。
【０３８０】
ＭＣ−ＳＡアレイ１４２０が積層構造であることによって、ローカルセンスアンプアレイ１４２６の長さと同程度の長さにビット線を短くすることができる。ビット線を短くすることで、ビット線容量が小さくなり、メモリセル１４４５の保持容量を低減することができる。また、ローカルセンスアンプアレイ１４２６にスイッチアレイ１４４４を設けることで、長いビット線の本数を減らすことができる。以上の理由から、ＤＯＳＲＡＭ１４００のアクセス時に駆動する負荷が低減される。
【０３８１】
以上のことから、ＤＯＳＲＡＭ１４００を表示コントローラのフレームメモリ、またはアプリケーションプロセッサのメインメモリに用いることで、ＥＲ表示システムの消費電力を低減できる。
【０３８２】
＜＜ＮＯＳＲＡＭ＞＞
図３３、図３４Ａ乃至図３４Ｄ、図３５Ａ、図３５Ｂを参照してＮＯＳＲＡＭについて説明する。ここでは、１のメモリセルで多値データを記憶する多値ＮＯＳＲＡＭについて説明する。
【０３８３】
図３３に示すＮＯＳＲＡＭ１６００は、メモリセルアレイ１６１０、コントローラ１６４０、行ドライバ１６５０、列ドライバ１６６０、出力ドライバ１６７０を有する。
【０３８４】
メモリセルアレイ１６１０は複数のメモリセル１６１１、複数のワード線ＷＷＬ、ＲＷＬ、ビット線ＢＬ、ソース線ＳＬを有する。ワード線ＷＷＬは書き込みワード線であり、ワード線ＲＷＬは読み出しワード線である。ＮＯＳＲＡＭ１６００では、１のメモリセル１６１１で３ビット（８値）のデータを記憶する。
【０３８５】
コントローラ１６４０は、ＮＯＳＲＡＭ１６００全体を統括的に制御し、データＷＤＡ［３１：０］の書き込み、データＲＤＡ［３１：０］の読み出しを行う。コントローラ１６４０は、外部からのコマンド信号（例えば、チップイネーブル信号、書き込みイネーブル信号など）を処理して、行ドライバ１６５０、列ドライバ１６６０および出力ドライバ１６７０の制御信号を生成する。
【０３８６】
行ドライバ１６５０は、アクセスする行を選択する機能を有する。行ドライバ１６５０は、行デコーダ１６５１、およびワード線ドライバ１６５２を有する。
【０３８７】
列ドライバ１６６０は、ソース線ＳＬおよびビット線ＢＬを駆動する。列ドライバ１６６０は、列デコーダ１６６１、書き込みドライバ１６６２、ＤＡＣ（デジタル‐アナログ変換回路）１６６３を有する。
【０３８８】
ＤＡＣ１６６３は３ビットのデジタルデータをアナログ電圧に変換する。ＤＡＣ１６６３は３２ビットのデータＷＤＡ［３１：０］を３ビットごとに、アナログ電圧に変換する。
【０３８９】
書き込みドライバ１６６２は、ソース線ＳＬをプリチャージする機能、ソース線ＳＬを電気的に浮遊状態にする機能、ソース線ＳＬを選択する機能、選択されたソース線ＳＬにＤＡＣ１６６３で生成した書き込み電圧を入力する機能、ビット線ＢＬをプリチャージする機能、ビット線ＢＬを電気的に浮遊状態にする機能等を有する。
【０３９０】
出力ドライバ１６７０は、セレクタ１６７１、ＡＤＣ（アナログ‐デジタル変換回路）１６７２、出力バッファ１６７３を有する。セレクタ１６７１は、アクセスするソース線ＳＬを選択し、選択されたソース線ＳＬの電圧をＡＤＣ１６７２に送信する。ＡＤＣ１６７２は、アナログ電圧を３ビットのデジタルデータに変換する機能を持つ。ソース線ＳＬの電圧はＡＤＣ１６７２において、３ビットのデータに変換され、出力バッファ１６７３はＡＤＣ１６７２から出力されるデータを保持する。
【０３９１】
＜メモリセル＞
図３４Ａはメモリセル１６１１の構成例を示す回路図である。メモリセル１６１１は２Ｔ型ゲインセルであり、ワード線ＷＷＬ、ＲＷＬ、ビット線ＢＬ、ソース線ＳＬ、配線ＢＧＬに電気的に接続されている。メモリセル１６１１は、ノードＳＮ、ＯＳトランジスタＭＯ６１、トランジスタＭＰ６１、容量素子Ｃ６１を有する。ＯＳトランジスタＭＯ６１は書き込みトランジスタである。トランジスタＭＰ６１は読み出しトランジスタであり、例えばｐチャネル型Ｓｉトランジスタで構成される。容量素子Ｃ６１はノードＳＮの電圧を保持するための保持容量である。ノードＳＮはデータの保持ノードであり、ここではトランジスタＭＰ６１のゲートに相当する。
【０３９２】
メモリセル１６１１の書き込みトランジスタがＯＳトランジスタＭＯ６１で構成されているため、ＮＯＳＲＡＭ１６００は長時間データを保持することが可能である。
【０３９３】
図３４Ｂ−図３４Ｄにメモリセルの他の構成例を示す。図３４Ｂに示すメモリセル１６１２は、メモリセル１６１１の変形例であり、読み出しトランジスタをｎチャネル型トランジスタ（ＭＮ６１）に変更したものである。トランジスタＭＮ６１はＯＳトランジスタであってもよいし、Ｓｉトランジスタであってもよい。
【０３９４】
メモリセル１６１１、１６１２において、ＯＳトランジスタＭＯ６１はバックゲートの無いＯＳトランジスタであってもよい。
【０３９５】
図３４Ｃに示すメモリセル１６１３は、３Ｔ型ゲインセルであり、ワード線ＷＷＬ、ＲＷＬ、ビット線ＢＬ、ソース線ＳＬ、配線ＢＧＬ、ＰＣＬに電気的に接続されている。メモリセル１６１３は、ノードＳＮ、ＯＳトランジスタＭＯ６２、トランジスタＭＰ６２、トランジスタＭＰ６３、容量素子Ｃ６２を有する。ＯＳトランジスタＭＯ６２は書き込みトランジスタである。トランジスタＭＰ６２は読み出しトランジスタであり、トランジスタＭＰ６３は選択トランジスタである。トランジスタＭＰ６２、ＭＰ６３はＳｉトランジスタである。
【０３９６】
図３４Ｄに示すメモリセル１６１４は、メモリセル１６１３の変形例であり、読み出しトランジスタおよび選択トランジスタをｎチャネル型トランジスタ（ＭＮ６２、ＭＮ６３）に変更したものである。トランジスタＭＮ６２、ＭＮ６３はＯＳトランジスタであってもよいし、Ｓｉトランジスタであってもよい。
【０３９７】
メモリセル１６１１−１６１４に設けられるＯＳトランジスタは、バックゲートの無いトランジスタでもよいし、バックゲートが有るトランジスタであってもよい。
【０３９８】
＜書き込み動作＞
図３５ＡはＮＯＳＲＡＭ１６００の書き込み動作例を示すタイミングチャートである。ｔ１、ｔ２等は時刻を表す。
【０３９９】
スタンバイ状態ではワード線ＲＷＬは高レベル（“Ｈ”）であり、ワード線ＷＷＬは、ソース線ＳＬ、ビット線ＢＬは低レベル（“Ｌ”）である。よって、非選択状態のメモリセル１６１１では、ＯＳトランジスタＭＯ６１およびトランジスタＭＰ６１がオフ状態であり、ノードＳＮは電気的に浮遊状態である。
【０４００】
ｔ１で、行ドライバ１６５０によって、ワード線ＷＷＬを“Ｈ”にし、ワード線ＲＷＬを“Ｌ”にして、ＯＳトランジスタＭＯ６１およびトランジスタＭＰ６１をオン状態にする。列ドライバ１６６０によって、ビット線ＢＬおよびソース線ＳＬはプリチャージされる。ここでは、ＧＮＤ（接地電位）にプリチャージされる。
【０４０１】
ｔ２で、列ドライバ１６６０によって、ビット線ＢＬは電気的に浮遊状態とされる。ソース線ＳＬには書き込み電圧（Ｖａ０−Ｖａ７）が入力される。電圧（Ｖａ０−Ｖａ７）は、８値のデータに対応する。３ｄ’０００のデータをメモリセル１６１１に書き込む場合は、書き込み電圧はＶａ０であり、３ｄ’１１１のデータをメモリセル１６１１に書き込む場合は、書き込み電圧はＶａ７である。
【０４０２】
ソース線ＳＬの電圧（書き込み電圧）は、トランジスタＭＰ６１を介してビット線ＢＬに入力され、ビット線ＢＬの電圧はＯＳトランジスタＭＯ６１を介してノードＳＮに入力される。
【０４０３】
書き込み電圧（Ｖａ０−Ｖａ７）よりもトランジスタＭＰ６１のしきい値電圧（以下、ＶＴＰと呼ぶ）分低い電圧（Ｖｂ０−Ｖｂ７）が、ノードＳＮに入力される。後述するように、トランジスタＭＰ６１を介してノードＳＮに書き込み電圧を入力することで、ＶＴＰに依存しない電圧をノードＳＮから読み出すことが可能である。そのため、ＮＯＳＲＡＭ１６００の信頼性を向上させることができる。
【０４０４】
ｔ３でワード線ＷＷＬを“Ｌ”にして、ＯＳトランジスタＭＯ６１をオフ状態にする。ｔ４でワード線ＲＷＬを“Ｈ”にして、メモリセル１６１１を非選択状態にする。ワード線ＲＷＬを“Ｈ”することで、ノードＳＮの電圧は上昇する。
【０４０５】
＜読み出し動作＞
図３５Ｂは読み出し動作の一例を示すタイミングチャートである。読み出し動作は、ノードＳＮの電圧をソース線ＳＬに書き込む動作である。
【０４０６】
ｔ５で、列ドライバ１６６０はビット線ＢＬをＧＮＤにプリチャージし、ソース線ＳＬをＶＨＳＬにプリチャージする。
【０４０７】
ｔ６で、列ドライバ１６６０はソース線ＳＬを電気的に浮遊状態にし、行ドライバ１６５０はワード線ＲＷＬを“Ｌ”にしてトランジスタＭＰ６１をオン状態にする。ノードＳＮの電圧はＶｂ０−Ｖｂ７となり、トランジスタＭＰ６１にはドレイン電流が流れる。ドレイン電流によって、ソース線ＳＬの電圧は低下する。ノードＳＮとソース線ＳＬ間電圧がＶＴＰとなると、ドレイン電流が流れなくなり、ノードＳＮの電圧の低下は停止する。このときのソース線ＳＬの電圧（Ｖｒｓ０−Ｖｒｓ７）は、ノードＳＮの電圧（Ｖｂ０−Ｖｂ７）にＶＴＰを加えた電圧となる。例えば、Ｖｒｓ０＝Ｖｂ０＋ＶＴＰ＝（Ｖａ０−ＶＴＰ）＋ＶＴＰ＝Ｖａ０となる。つまり、上記の書き込み動作を行うことで、メモリセル１６１１からソース線ＳＬに読み出された電圧（Ｖｒｓ０−Ｖｒｓ７）は、トランジスタＭＰ６１のしきい値電圧ＶＴＰの影響を受けない。
【０４０８】
ｔ７で、行ドライバ１６５０によってワード線ＲＷＬを“Ｈ”にすることで、メモリセル１６１１は保持状態となる。ｔ７以降で、セレクタ１６７１により、ソース線ＳＬとＡＤＣ１６７２とを導通状態にして、ソース線ＳＬの電圧をＡＤＣ１６７２に入力する。ＡＤＣ１６７２は、ソース線ＳＬの電圧（Ｖｒｓ０−Ｖｒｓ７）を３ビットのデータに変換する。ＡＤＣ１６７２は、４のソース線ＳＬの電圧から生成した３ビットのデータを統合して３２ビットのデータを生成し、出力バッファ１６７３へ出力する。出力バッファ１６７３から出力される３２ビットのデータがＲＤＡ［３１：０］である。
【０４０９】
容量素子Ｃ６１の充放電によってデータを書き換えるため、ＮＯＳＲＡＭ１６００は原理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み出しが可能である。また、長時間データを保持することが可能であるので、リフレッシュ頻度を低減できる。よって、ＮＯＳＲＡＭ１６００は大容量のデータを高頻度で書き換えるメモリ装置、例えば、画像処理に利用されるフレームメモリに好適である。
【０４１０】
ＮＯＳＲＡＭ１６００を表示コントローラのフレームメモリ、またはアプリケーションプロセッサのメインメモリに用いることで、ＥＲ表示システムの消費電力を低減することができる。
【０４１１】
〔実施の形態６〕
本実施の形態では、ＳｉトランジスタとＯＳトランジスタとで構成される半導体装置について説明する。ここでは、実施の形態２のＮＯＳＲＡＭ１６００を例に、このような半導体装置の構造について説明する。
【０４１２】
＜＜ＮＯＳＲＡＭの断面構造例＞＞
図３６を参照して、ＮＯＳＲＡＭ１６００の構造について説明する。図３６には、代表的にメモリセル１６１１の断面構造例を示している。ＮＯＳＲＡＭ１６００は、単結晶シリコンウエハ５５００と、層ＬＸ１―ＬＸ１１の積層を有する。層ＬＸ１−ＬＸ１１には、配線、電極、プラグ等が設けられている。
【０４１３】
層ＬＸ１には、トランジスタＭＰ６１等のＮＯＳＲＡＭ１６００を構成するＳｉトランジスタが設けられている。Ｓｉトランジスタのチャネル形成領域は単結晶シリコンウエハ５５００に設けられている。
【０４１４】
層ＬＸ８には、トランジスタＭＯ６１等のＯＳトランジスタが設けられている。ＯＳトランジスタのバックゲート電極は層ＬＸ７に設けられている。ここでは、ＯＳトランジスタの構造は後述するＯＳトランジスタ５００４（図３９Ｂ参照）と同様である。
【０４１５】
層ＬＸ９には、容量素子Ｃ６１が設けられている。容量素子Ｃ６１を層ＬＸ９よりも下層に設けることが可能である。そのような例を図３７に示す。図３７では、容量素子Ｃ６１は層ＬＸ５に設けられている。図３７では、層ＬＸ８に設けられるＯＳトランジスタの構造は、後述するＯＳトランジスタ５００２（図３８Ｂ参照）と同様である。
【０４１６】
なお、図３６、図３７はＮＯＳＲＡＭ１６００の断面構成例を説明するための断面図であり、ＮＯＳＲＡＭ１６００を特定の切断線で切った断面図ではない。次に、図３８Ａ乃至図３９Ｂを参照して、ＯＳトランジスタの構成例を説明する。
【０４１７】
＜＜ＯＳトランジスタの構成例１＞＞
図３８ＡにＯＳトランジスタの構成例を示す。図３８Ａに示すＯＳトランジスタ５００１は、金属酸化物トランジスタである。図３８Ａの左側の図は、ＯＳトランジスタ５００１のチャネル長方向の断面図であり、右側の図は、ＯＳトランジスタ５００１のチャネル幅方向の断面図である。
【０４１８】
ＯＳトランジスタ５００１は絶縁表面に形成される。ここでは、絶縁層５０２１上に形成されている。ＯＳトランジスタ５００１は、絶縁層５０２８、５０２９で覆われている。ＯＳトランジスタ５００１は、絶縁層５０２２−５０２７、５０３０−５０３２、金属酸化物層５０１１−５０１３、導電層５０５０−５０５４を有する。
【０４１９】
なお、図中の絶縁層、金属酸化物層、導電層等は、単層でも積層でもよい。これらの作製には、スパッタリング法、分子線エピタキシー法（ＭＢＥ法）、パルスレーザアブレーション法（ＰＬＡ法）、ＣＶＤ法、原子層堆積法（ＡＬＤ法）などの各種の成膜方法を用いることができる。なお、ＣＶＤ法には、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属ＣＶＤ法などがある。
【０４２０】
金属酸化物層５０１１−５０１３をまとめて酸化物層５０１０と呼ぶ。図３８Ａに示すように、酸化物層５０１０は金属酸化物層５０１１、金属酸化物層５０１２、金属酸化物層５０１３の順に積層している部分を有する。ＯＳトランジスタ５００１がオン状態のとき、チャネルは酸化物層５０１０の金属酸化物層５０１２に主に形成される。
【０４２１】
ＯＳトランジスタ５００１のゲート電極は導電層５０５０で構成され、ソース電極またはドレイン電極として機能する一対の電極は、導電層５０５１、５０５２で構成される。導電層５０５０−５０５２はそれぞれバリア層として機能する絶縁層５０３０−５０３２に覆われている。バックゲート電極は導電層５０５３と導電層５０５４との積層で構成される。ＯＳトランジスタ５００１はバックゲート電極を有さない構造としてもよい。後述するＯＳトランジスタ５００２も同様である。
【０４２２】
ゲート（フロントゲート）側のゲート絶縁層は絶縁層５０２７で構成され、バックゲート側のゲート絶縁層は、絶縁層５０２４−５０２６の積層で構成される。絶縁層５０２８は層間絶縁層である。絶縁層５０２９はバリア層である。
【０４２３】
金属酸化物層５０１３は、金属酸化物層５０１１、５０１２、導電層５０５１、５０５２でなる積層体を覆っている。絶縁層５０２７は金属酸化物層５０１３を覆っている。導電層５０５１、５０５２はそれぞれ、金属酸化物層５０１３、絶縁層５０２７を介して、導電層５０５０と重なる領域を有する。
【０４２４】
導電層５０５０−５０５４に用いられる導電材料には、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイド、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属、または上述した金属を成分とする金属窒化物（窒化タンタル、窒化チタン、窒化モリブデン、窒化タングステン）等がある。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を用いることができる。
【０４２５】
例えば、導電層５０５０は、窒化タンタル、またはタングステン単層である。あるいは、導電層５０５０が２層構造、および３層構造の場合、次のような組み合わせがある。先に記載した導電体が絶縁層５０２７側の層を構成する。（アルミニウム、チタン）、（窒化チタン、チタン）、（窒化チタン、タングステン）、（窒化タンタル、タングステン）、（窒化タングステン、タングステン）、（チタン、アルミニウム、チタン）、（窒化チタン、アルミニウム、チタン）、（窒化チタン、アルミニウム、窒化チタン）。
【０４２６】
導電層５０５１と導電層５０５２は同じ層構造をもつ。例えば、導電層５０５１が単層である場合、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金で構成すればよい。導電層５０５１が２層構造、および３層構造の場合、次のような組み合わせがある。先に記載した導電体が絶縁層５０２７側の層を構成する。（チタン、アルミニウム）、（タングステン、アルミニウム）、（タングステン、銅）、（銅−マグネシウム−アルミニウム合金、銅）、（チタン、銅）、（チタン又は窒化チタン、アルミニウムまたは銅、チタンまたは窒化チタン）、（モリブデンまたは窒化モリブデン、アルミニウムまたは銅、モリブデンまたは窒化モリブデン）。
【０４２７】
例えば、導電層５０５３は、水素に対するバリア性を有する導電層（例えば、窒化タンタル層）とし、導電層５０５４は、導電層５０５３よりも導電率の高い導電層（例えばタングステン）とすることが好ましい。このような構造であることで、導電層５０５３と導電層５０５４の積層は配線としての機能と、酸化物層５０１０への水素の拡散を抑制する機能とをもつ。
【０４２８】
絶縁層５０２１−５０３２に用いられる絶縁材料には、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどがある。絶縁層５０２１−５０３２はこれらの絶縁材料でなる単層、または積層して構成される。絶縁層５０２１−５０３２を構成する層は、複数の絶縁材料を含んでいてもよい。
【０４２９】
なお、本明細書等において、酸化窒化物とは、酸素の含有量が窒素よりも多い化合物であり、窒化酸化物とは、窒素の含有量が酸素よりも多い化合物のことをいう。
【０４３０】
ＯＳトランジスタ５００１において、酸素および水素に対してバリア性をもつ絶縁層（以下、バリア層）によって酸化物層５０１０が包み込まれる構造であることが好ましい。このような構造であることで、酸化物層５０１０から酸素が放出されること、酸化物層５０１０への水素の侵入を抑えることができるので、ＯＳトランジスタ５００１の信頼性、電気特性を向上できる。
【０４３１】
例えば、絶縁層５０２９をバリア層として機能させ、かつ絶縁層５０２１、５０２２、５０２４の少なくとも１つをバリア層として機能させればよい。バリア層は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの材料で形成することができる。酸化物層５０１０と導電層５０５０の間に、バリア層をさらに設けてもよい。もしくは、金属酸化物層５０１３として、酸素および水素に対してバリア性をもつ金属酸化物層を設けてもよい。
【０４３２】
絶縁層５０３０は、導電層５０５０の酸化を防ぐバリア層であることが好ましい。絶縁層５０３０が酸素に対してバリア性を有することで、絶縁層５０２８等から離脱した酸素による導電層５０５０の酸化を抑制することができる。例えば、絶縁層５０３０には、酸化アルミニウムなどの金属酸化物を用いることができる。
【０４３３】
絶縁層５０２１−５０３２の構成例を記す。この例では、絶縁層５０２１、５０２２、５０２５、５０２９、５０３０−５０３２は、それぞれ、バリア層として機能する。絶縁層５０２６−５０２８は過剰酸素を含む酸化物層である。絶縁層５０２１は窒化シリコンであり、絶縁層５０２２は酸化アルミニウムであり、絶縁層５０２３は酸化窒化シリコンである。バックゲート側のゲート絶縁層（５０２４−５０２６）は、酸化シリコン、酸化アルミニウム、酸化シリコンの積層である。フロントゲート側のゲート絶縁層（５０２７）は、酸化窒化シリコンである。層間絶縁層（５０２８）は、酸化シリコンである。絶縁層５０２９、５０３０−５０３２は酸化アルミニウムである。
【０４３４】
図３８Ａは、酸化物層５０１０が３層構造の例であるが、これに限定されない。酸化物層５０１０は、例えば、金属酸化物層５０１１または金属酸化物層５０１３のない２層構造とすることができるし、金属酸化物層５０１１−５０１３の何れか１層で構成してもよい。または、酸化物層５０１０を４層以上の金属酸化物層で構成してもよい。
【０４３５】
＜＜ＯＳトランジスタの構成例２＞＞
図３８ＢにＯＳトランジスタの構成例を示す。図３８Ｂに示すＯＳトランジスタ５００２は、ＯＳトランジスタ５００１の変形例である。図３８Ｂの左側にはＯＳトランジスタ５００２のチャネル長方向の断面図を、右側にはチャネル幅方向の断面図を示す。
【０４３６】
ＯＳトランジスタ５００２では、金属酸化物層５０１１、５０１２とでなる積層の上面および側面が、金属酸化物層５０１３と絶縁層５０２７とでなる積層によって覆われている。そのため、ＯＳトランジスタ５００２においては、絶縁層５０３１、５０３２は必ずしも設けなくてもよい。
【０４３７】
＜＜ＯＳトランジスタの構成例３＞＞
図３９ＡにＯＳトランジスタの構成例を示す。図３９Ａに示すＯＳトランジスタ５００３は、ＯＳトランジスタ５００１の変形例であり、主に、ゲート電極の構造が異なる。図３９Ａの左側にはＯＳトランジスタ５００３のチャネル長方向の断面図を、右側にはチャネル幅方向の断面図を示す。
【０４３８】
絶縁層５０２８に形成された開口部には、金属酸化物層５０１３、絶縁層５０２７、導電層５０５０が設けられている。つまり、絶縁層５０２８の開口部を利用して、ゲート電極が自己整合的に形成されている。よって、ＯＳトランジスタ５００２では、ゲート電極（５０５０）は、ゲート絶縁層（５０１７）を介してソース電極およびドレイン電極（５０５１、５０５２）と重なる領域を有していない。そのためゲート−ソース間の寄生容量、ゲート−ドレイン間の寄生容量が低減でき、周波特性を向上できる。また、絶縁層５０２８の開口によってゲート電極幅を制御できるため、チャネル長の短いＯＳトランジスタの作製が容易である。
【０４３９】
＜＜ＯＳトランジスタの構成例４＞＞
図３９Ｂに示すＯＳトランジスタ５００４は、ＯＳトランジスタ５００１とはゲート電極、酸化物層の構造が異なる。
【０４４０】
ＯＳトランジスタ５００４のゲート電極（５０５０）は絶縁層５０３３、５０３４に覆われている。
【０４４１】
ＯＳトランジスタ５００４は、金属酸化物層５０１１、５０１２とでなる酸化物層５００９を有する。導電層５０５１、５０５２を設ける代わりに、金属酸化物層５０１１に低抵抗領域５０１１ａ、５０１１ｂが、金属酸化物層５０１２に低抵抗領域５０１２ａ、５０１２ｂが設けられている。酸化物層５００９に不純物元素（例えば、水素、窒素）を選択的に添加することで、低抵抗領域５０１１ａ、５０１１ｂ、５０１２ａ、５０１２ｂを形成することができる。
【０４４２】
金属酸化物層に不純物元素を添加すると、添加した領域に酸素欠損が形成され、不純物元素が酸素欠損に入り込むことで、キャリア密度が高くなるため、添加領域が低抵抗化される。
【０４４３】
ＯＳトランジスタのチャネル形成領域は、ＣＡＣ‐ＯＳ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ  ｃｏｍｐｏｓｉｔｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であることが好ましい。
【０４４４】
ＣＡＣ‐ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ‐ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（オン／オフさせる機能）をＣＡＣ‐ＯＳに付与することができる。ＣＡＣ‐ＯＳにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０４４５】
ＣＡＣ‐ＯＳは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０４４６】
また、ＣＡＣ‐ＯＳにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０４４７】
また、ＣＡＣ‐ＯＳは異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ‐ＯＳは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ‐ＯＳをトランジスタのチャネル形成領域に用いることで、ＯＳトランジスタに高い電流駆動力、および高い電界効果移動度を与えることができる。
【０４４８】
また、結晶性によって金属酸化物半導体を分類すると、単結晶金属酸化物半導体と、それ以外の非単結晶金属酸化物半導体とに分けられる。非単結晶金属酸化物半導体としては、ＣＡＡＣ‐ＯＳ（ｃ‐ａｘｉｓ‐ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶金属酸化物半導体、ｎｃ‐ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質金属酸化物半導体（ａ‐ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ‐ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）などがある。
【０４４９】
また、ＯＳトランジスタのチャネル形成領域は、ＣＡＡＣ‐ＯＳ、ｎｃ‐ＯＳなどの結晶部を有する金属酸化物で構成されることが好ましい。
【０４５０】
ＣＡＡＣ‐ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０４５１】
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ‐ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ‐ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０４５２】
ＣＡＡＣ‐ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【０４５３】
ｎｃ‐ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ‐ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ‐ＯＳは、分析方法によっては、ａ‐ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０４５４】
ａ‐ｌｉｋｅ  ＯＳは、ｎｃ‐ＯＳと非晶質金属酸化物半導体との間の構造を有する金属酸化物半導体である。ａ‐ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。ａ‐ｌｉｋｅ  ＯＳは、ｎｃ‐ＯＳおよびＣＡＡＣ‐ＯＳと比べて、結晶性が低い。
【０４５５】
本明細書等において、ＣＡＣは金属酸化物半導体の機能または材料を表し、ＣＡＡＣは金属酸化物半導体の結晶構造を表している。
【０４５６】
〔実施の形態７〕
本実施の形態では、表示パネルについて説明する。
【０４５７】
＜＜ＥＲパネル＞＞
図４０は、ＥＲパネルの構成例を示す。図４０に示すＥＲパネル５００は、画素アレイ５１０、ゲートドライバ５１２Ｒ＿Ｒ、５１２Ｒ＿Ｌ、５１２Ｅ＿Ｒ、５１２Ｅ＿Ｌ、ソースドライバＩＣ５１５Ｒ、ソースドライバＩＣ５１５Ｅ、ＦＰＣ５１７を有する。
【０４５８】
画素アレイ５１０は、画素アレイ１１１（図２Ａ、図２Ｂ参照）と同様の構成である。画素アレイ５１０は、複数のサブ画素１１、複数のゲート線ＧＬ１、ＧＬ２、複数のソース線ＳＬ１、ＳＬ２を有する。サブ画素１１のトランジスタＭ１−Ｍ３はＯＳトランジスタで構成されている。
【０４５９】
ゲートドライバ５１２Ｒ＿Ｒ、５１２Ｒ＿Ｌはゲート線ＧＬ１を駆動する。ゲートドライバ５１２Ｒ＿Ｒ、５１２Ｒ＿Ｌによって、ゲート線ＧＬ１の両端から同じタイミングでゲート信号が入力される。ゲートドライバ５１２Ｅ＿Ｒ、５１２Ｅ＿Ｌはゲート線ＧＬ２を駆動する。ゲートドライバ５１２Ｅ＿Ｒ、５１２Ｅ＿Ｌによって、ゲート線ＧＬ２の両端から同じタイミングでゲート信号が入力される。
【０４６０】
例えば、ゲートドライバ５１２Ｒ＿Ｒは奇数行のゲート線ＧＬ１を駆動し、ゲートドライバ５１２Ｒ＿Ｌは偶数行のゲート線ＧＬ１を駆動してもよい。または、ゲートドライバ５１２Ｒ＿Ｒ、５１２Ｒ＿Ｌの何れか一方を設ける構成とすることもできる。ゲートドライバ５１２Ｒ＿Ｒ、５１２Ｒ＿Ｌ、５１２Ｅ＿Ｒ、５１２Ｅ＿ＬをドライバＩＣで構成してもよい。
【０４６１】
ソース線ＳＬ１にはソースドライバＩＣ５１５Ｒによってデータ信号が入力され、ソース線ＳＬ２にはソースドライバＩＣ５１５Ｅによってデータ信号が入力される。なお、ソース線ＳＬ１、ＳＬ２それぞれにデータ信号をそれぞれ生成できるソースドライバＩＣを用いてもよい。ソースドライバＩＣ５１５Ｒ、５１５Ｅの数は、画素アレイ５１０の画素数に応じて決まる。図４０は、ソースドライバＩＣ５１５Ｒ、５１５ＥはＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式で実装されている例であるが、実装方式はこれに限定されない。実装方式はＣＯＦ（Ｃｈｉｐ  ｏｎ  Ｆｉｌｍ）方式等でもよい。
【０４６２】
図４０の例では、ゲートドライバ５１２Ｒ＿Ｒ、５１２Ｒ＿Ｌ、５１２Ｅ＿Ｒ、５１２Ｅ＿ＬはＧＯＡ（Ｇａｔｅ  Ｏｎ  Ａｒｒａｙ）方式で実装されているが、ゲートドライバ５１２Ｒ＿Ｒ、５１２Ｒ＿Ｌ、５１２Ｅ＿Ｒ、５１２Ｅ＿Ｌを１または複数のゲートドライバＩＣで構成してもよい。
【０４６３】
表示コントローラが生成したタイミング信号、画像データは、ＦＰＣ５１７を経てＥＲパネル５００に入力される。ＦＰＣ５１７によってＥＲパネル５００で使用される電圧が入力される。
【０４６４】
図４１Ａは、サブ画素１１のレイアウト例を示す。図４１Ａには、トランジスタ層に形成される要素の一部が示される。
【０４６５】
実施の形態１（図３Ａ）で述べたように、ＬＣ素子ＲＥ１の光は、トランジスタ層を２回通過し、ＥＬ素子ＥＥ１の光はトランジスタ層を１回通過する。ＬＣ素子ＲＥ１、ＥＬ素子ＥＥ１の光の取り出し効率を高めるためには、トランジスタ層に設けられる導電層、半導体層等は透光性を有する材料で構成する。
【０４６６】
図４１Ｂは、サブ画素１１の透過領域と遮光領域とを示す。透過領域とは、環境光、ＬＣ素子ＲＥ１の光、ＥＬ素子ＥＥ１の光が透過できる領域であり、遮光領域とは、これらの光が透過できない領域である。図４１Ｂにおいて、ハッチングで示されている領域が遮光領域５２０であり、それ以外の領域が透過領域５２１である。よって、サブ画素１１の占有面積に対する透過領域５２１の割合（開口率）が高いほど、ＬＣ素子ＲＥ１、ＥＬ素子ＥＥ１の光取り出し効率を向上できる。その結果、ＥＲパネル５００の消費電力を低減できる、ＥＲパネル５００の表示品位を向上できる等の効果が得られる。
【０４６７】
例えば、トランジスタ層に設けられる導電層、半導体層等を透光性を有する材料で構成することで、透過領域５２１を広くすることができる。
【０４６８】
透光性を有する導電性材料としては、例えば、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの金属酸化物などを用いればよい。特に、エネルギーバンドギャップが２．５ｅＶ以上の導電性材料は、可視光の透過率が高いため好ましい。
【０４６９】
上掲の透光性を有する導電性材料は金属酸化物であるため、銅やアルミニウムなどの遮光性を有する導電性材料と比較して抵抗率が大きい。信号の減衰、信号の遅延、電力の消費などを抑えるため、ゲート線ＧＬ１、ＧＬ２、ソース線ＳＬ１、ＳＬ２、配線ＡＮＬ、ＣＳＬなどのバスラインの配線抵抗は低いことが好ましい。そのため、バスラインは抵抗率が小さく遮光性を有する導電性材料（例えば、金属、金属窒化物など）で構成することが好ましい。バスラインのレイアウト、幅および厚さ、サブ画素１１の面積などに応じて、バスラインの一部または全体は透光性を有する導電性材料で構成することができる。
【０４７０】
図４１Ａにおいて、ハッチングが付されている導電層は、抵抗率が小さく遮光性を有する導電性材料で形成されている。ハッチングが付されていない導電層および半導体層は、透光性を有する材料（例えば、金属酸化物）で構成されている。透光性を有する材料で、サブ画素１１を構成する導電層および活性層を形成することで、例えば、開口率を６０％以上１００％以下、さらには８０％以上１００％以下にできる。
【０４７１】
ＥＬ素子ＥＥ１とＬＣ素子ＲＥ１とが積層されているので、ＥＬ素子ＥＥ１の発光領域の面積と、ＬＣ素子ＲＥ１の環境光を反射する反射領域の面積の総和は、サブ画素１１の面積以上にすることができる。発光領域と反射領域とは表示に寄与している領域である。よって、サブ画素１１の開口率を、サブ画素１１の面積に対する発光領域と反射領域との面積総和の割合であると定義できる。この定義ではサブ画素１１の開口率は１００％よりも高いことが可能である。
【０４７２】
＜断面構成例＞
図４２に、ＥＲパネル５００の断面構成例を示す。ＥＲパネル５００は、基板５３１、５３２、ＬＣ層５４０、導電層５４４−５４７、絶縁層５４８−５５８、金属酸化物層５６０、導電層５６１−５６８、５７０−５７６、ＥＬ層５８１等によって構成される。同一の膜を加工して得られる複数の層に、同じハッチングパターンを付している。各層は単層でも、複数層の積層であってもよい。
【０４７３】
トランジスタＭ１―Ｍ３、ＭＤ１、容量素子Ｃ１などが設けられるトランジスタ層は、接着層５３３、５３４を介して基板５３１、５３２にそれぞれ固定されている。接着層５３３によって、基板５３１と基板５３２間にＬＣ層５４０が封止される。接着層５３３、５３４としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【０４７４】
基板５３１には、配向膜５４１ｂ、カラーフィルタ層５４２、遮光層５４３、導電層５４４、絶縁層５４８、５４９、が設けられている。
【０４７５】
カラーフィルタ層５４２に用いることのできる材料には、金属材料、樹脂材料、顔料または染料を含む樹脂材料などがある。遮光層５４３に用いることのできる材料には、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物などがある。
【０４７６】
絶縁層５４８は平坦化層の機能を有している。絶縁層５４８により、導電層５４４の表面を概略平坦にできるため、ＬＣ層５４０の厚さを均一にできる。絶縁層５４９は、ＬＣ素子ＲＥ１のセルギャップを保持するためのスペーサとして機能する。絶縁層５４９によるＬＣ層５４０の配向の乱れが表示に影響を与える場合は、サブ画素１１の遮光領域５２０に絶縁層５４９は設けられることが好ましい。
【０４７７】
基板５３１の光取り出し面には、偏光フィルムなどの光学フィルム５８２を配置することができる。光学フィルム５８２は適宜設けられる。基板５３１に、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、又は使用に伴う傷の発生を抑制するハードコート膜などの機能性部材を設けてもよい。
【０４７８】
トランジスタＭ１−Ｍ３、ＭＤ１、容量素子Ｃ１は絶縁層５５０上に設けられている。絶縁層５５０のＬＣ層５４０側には、導電層５４５、配向膜５４１ａが設けられている。なお、トランジスタＭＤ１は、ゲートドライバ５１２Ｒ＿Ｌに設けられるトランジスタである。他のゲートドライバにも同様の構造のトランジスタが設けられる。
【０４７９】
トランジスタＭ１−Ｍ３、ＭＤ１、容量素子Ｃ１は絶縁層５５３、５５４に覆われている。絶縁層５５４は平坦化層の機能を有する。絶縁層５５３はバリア層の機能を有する。トランジスタＭ１等を覆う絶縁層の少なくとも一層に、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。
【０４８０】
ＥＲパネル５００の絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂材料、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料などがある。絶縁層の機能等に応じた絶縁材料が選択される。
【０４８１】
トランジスタＭ３は、金属酸化物層５６０、ゲート電極として機能する導電層５６１、５６３、ゲート絶縁層として機能する絶縁層５５１、５５７、ソース電極またはドレイン電極として機能する導電層５６６、５６７、を有する。金属酸化物層５６０はトランジスタＭ１の活性層を構成し、チャネル形成領域、ソース領域またはドレイン領域として機能する低抵抗領域を有する。
【０４８２】
不純物を金属酸化物層５６０に選択的に添加することで、低抵抗化領域は形成される。不純物としては、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、亜鉛、及び炭素などがある。不純物の添加方法には、プラズマ処理法、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などがある。導電層５６３をマスクに用いて金属酸化物層５６０に不純物を添加することで、低抵抗領域をセルフアラインで形成できる。
【０４８３】
金属酸化物層５６０に不純物が添加されると、金属酸化物層５６０中の金属元素と酸素との結合が切断され、酸素欠損が形成される。金属酸化物層５６０の酸素欠損が形成された領域に水素が入ると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成されるため、当該領域の導電率を大きくすることができる。
【０４８４】
トランジスタＭ１、Ｍ２はトランジスタＭ３と同様の構造であるが、絶縁層５５１（ゲート絶縁層）、導電層５６３（ゲート電極）を有さない。絶縁層５５１、５５８、導電層５６２、５６５によって、容量素子Ｃ１が構成される。絶縁層５５７、５５８は同じ絶縁膜を加工して得られた層である。
【０４８５】
トランジスタＭＤ１は金属酸化物層５６０、ゲート電極として機能する導電層５６３、５７４、ゲート絶縁層として機能する絶縁層５５１、５５７、ソース電極またはドレイン電極として機能する導電層５７１、５７２を有する。他のゲートドライバにもトランジスタＭＤ１と同様の構造のトランジスタが設けられる。トランジスタＭＤ１は、ゲートドライバ５１２Ｒ＿Ｌに設けられるトランジスタであるので、トランジスタＭ１−Ｍ３よりも高速で駆動される。そのため、導電層５７１、５７２、５７４は、抵抗率が小さく遮光性を有する導電性材料（金属材料）で形成されている。トランジスタＭＤ１のゲート電極として、導電層５６３に代えて、抵抗率が小さく遮光性を有する導電層を設けてもよい。
【０４８６】
ＥＬ素子ＥＥ１は、導電層５６８、５７０、ＥＬ層５８１で構成される。導電層５７１は透過型の画素電極として機能し、トランジスタＭ３の導電層５６７に電気的に接続されている。導電層５７３は反射型のコモン電極として機能する。ここでは、ＥＬ層５８１が発する光５２６は白色光である。光５２６はカラーフィルタ層５４２を通過することで、サブ画素１１の表示色の光に変換される。
【０４８７】
ＬＣ素子ＲＥ１は、導電層５４４、５４５、５７０、ＬＣ層５４０で構成される。導電層５４４は透過型のコモン電極として機能し、導電層５４５は透過型の画素電極として機能する。ＬＣ層５４０を通過した光５２５は、導電層５７０（ＥＬ素子ＥＥ１のコモン電極）によって反射されることで、外部に取り出される。
【０４８８】
端子部５９０には、ＦＰＣ５１７、ソースドライバＩＣ５１５Ｒ、５１５Ｅが電気的に接続される。図４２には、端子部５９０にＦＰＣ５１７が電気的に接続されている例を示す。
【０４８９】
端子部５９０に、外部接続用の端子が設けられる。導電層５４６、５７５によって端子が形成されている。導電層５７５はトランジスタ層に形成される引き回し配線が電気的に接続されている。引き回し配線は導電層５７３で形成されている。導電層５７０−５７３は、同じ導電膜を加工して得られた層である。導電層５４６は、異方性導電層５９４を介してＦＰＣ５１７と電気的に接続されている。異方性導電層５９４に代えて、異方性導電ペーストでＦＰＣ５１７と端子間を導通してもよい。
【０４９０】
接続部５９１は、トランジスタＭ１とＬＣ素子ＲＥ１の画素電極（導電層５４５）との接続部である。接続部５９１には導電層５７４が設けられている。導電層５７４により導電層５４５とトランジスタＭ１の導電層５６７とが電気的に接続される。
【０４９１】
接続部５９２は、コモン電極（導電層５４４）と、トランジスタ層に設けられる引き回し配線との接続部である。接続部５９２はコモンコンタクトとも呼ばれる。接着層５３３の領域内に接続部５９２を設けることで、ＥＲパネル５００の狭額縁化ができる。接続部５９２には、端子として機能する導電層５４７が設けられている。導電層５４５−５４７は同じ導電膜を加工して得られた層である。導電性スペーサ５９５および導電層５４７を介して、導電層５４４は引き回し配線に電気的に接続されている。
【０４９２】
＜＜ＥＬパネル＞＞
図４３、図４４Ａ、図４４Ｂを参照して、ＥＬパネルの構成例について説明する。
【０４９３】
図４３に示すＥＬパネル４２０１において、基板４００１は素子基板のベース基板であり、基板４００６は対向基板のベース基板である。
【０４９４】
基板４００１には、画素アレイ４１２０、ゲートドライバ回路４１２５、端子部４１２６が設けられている。図４３には、画素アレイ４１２０に含まれるトランジスタ４０１０、容量素子４０２０およびＥＬ素子４５１３、並びにゲートドライバ回路４１２５に含まれるトランジスタ４０１１を例示している。基板４００１には絶縁層４１０２、４１０３、４１１０、４１１１、４１１２が設けられている。
【０４９５】
トランジスタ４０１０、４０１１は絶縁層４１０２上に設けられている。トランジスタ４０１０、４０１１は、それぞれ、導電層４１５０、４１５１、半導体層４１５２、導電層４１５６、４１５７を有する。導電層４１５０、４１５１はソース電極およびドレイン電極を構成する。導電層４１５６はバックゲート電極を構成し、導電層４１５７はゲート電極を構成する。
【０４９６】
容量素子４０２０は、導電層４１５１と導電層４０２１が絶縁層４１０３を介して重なる領域を有する。
【０４９７】
端子部４１２６には、導電層４０１４、４０１５が設けられている。導電層４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。導電層４０１５は、導電層４０１４に電気的に接続されている。導電層４０１４は端子を構成し、導電層４０１５は引き回し配線を構成する。
【０４９８】
半導体層４１５２はチャネル形成領域を有する。半導体層４１５２は、金属酸化物層またはシリコン層などである。
【０４９９】
例えば、半導体層４１５２を金属酸化物層とする場合、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む金属酸化物層であることが好ましい。このような金属酸化物としては、Ｉｎ酸化物、Ｚｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ。）が代表的である。
【０５００】
トランジスタ４０１０、４０１１がＯＳトランジスタである場合、半導体層４１５２は、例えば、１層乃至３層の金属酸化物層で構成される。
【０５０１】
導電層４０３０は絶縁層４１１２の上に設けられている。導電層４０３０、絶縁層４１１２上に隔壁４５１０が設けられている。隔壁４５１０上に発光層４５１１、導電層４０３１の積層が設けられている。隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、導電層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０５０２】
ＥＬ素子４５１３は、導電層４０３０、発光層４５１１、導電層４０３１の積層で構成される。導電層４０３０は画素電極であり、導電層４０３１はコモン電極である。発光層４５１１は、単層でもよいし、複数層の積層でもよい。
【０５０３】
ＥＬ素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、導電層４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、ＤＬＣ（Ｄｉａｍｏｎｄ  Ｌｉｋｅ  Ｃａｒｂｏｎ）層などを形成することができる。
【０５０４】
シール材４００５によって基板４００６は基板４００１に固定されている。シール材４００５によって密封されている基板４００１と基板４００６との間の空間は、充填材４５１４で満たされている。充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ、シリコーン、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。シール材４００５に乾燥剤が含まれていてもよい。
【０５０５】
カラーフィルタ層、ブラックマトリクス層、偏光板、円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）などは、適宜設ければよい。これらは、ＥＬパネル４２０１がトップエミッション型表示パネルであれば基板４００６に設ければよく、ボトムエミッション型表示パネルであれば基板４００１に設ければよい。
【０５０６】
図４４Ａ、図４４ＢにＥＬパネルの他の構成例を示す。図４４Ａに示すＥＬパネル４２０２、図４４Ｂに示すＥＬパネル４２０３は、それぞれ、トランジスタの構造がＥＬパネル４２０１と異なる。ＥＬパネル４２０２のトランジスタ４０１０、４０１１はトップゲート型トランジスタである。ＥＬパネル４２０３のトランジスタ４０１０、４０１１は、バックゲート電極を有するトップゲート型トランジスタである。
【符号の説明】
【０５０７】
Ｍ１、Ｍ２、Ｍ３：トランジスタ、  Ｃ１、Ｃ２：容量素子、  ＧＬ１、ＧＬ２：ゲート線、  ＳＬ１、ＳＬ２：ソース線、
１０、１５：画素、  １１、１１Ｒ、  １１Ｇ、  １１Ｂ、  １２、  １２Ｒ、  １２Ｇ、  １２Ｂ、  １２Ｗ１、  １２Ｗ２、  １２Ｗ３：サブ画素、  １３、  １３Ｒ、  １３Ｇ：素、  １３Ｂ：サブ画素、
８０：背景、  ８１：テキスト、  ８３、８４：ハイライト、  ８５：カラー写真、
１００、  １０１、  １０２、  １０３：ＥＲ表示システム、  １０５：表示システム、  １１０、１１４、１１５：ＥＲパネル、  １１７：ＥＬパネル、
１１１、１１１Ｅ、１１１Ｒ、１１６、１１６Ｅ、１１６Ｒ、１１８：画素アレイ、
１２０、１２５：周辺回路、  １２１Ｅ、１２１Ｒ：ゲートドライバ、  １２３Ｅ、１２３Ｒ：ソースドライバ、
１３０：タッチセンサ、  １３３：光学式タッチセンサ、  １３３ｉｒ：赤外線、  １３５：電磁誘導方式タッチセンサ、  １３５ａ：センサコイル、  １３５ｍ：磁束、  １３７：指、  １３８：電子ペン、
１４０、１４１、１４２、１４３、１４５：表示コントローラ、
１５０、１５１、１５２、１５３：画像処理部、
１５５：タイミングコントローラ、
１５６Ｅ、１５６Ｒ、１９１：メモリ装置、
１５９：タッチセンサコントローラ、
１６１：属性付与回路、
１６２、１６５、１６７、１７２：フィルタ回路、
１６３、１６４、１６８、１７３：データ処理回路、
１８０、１８１、１８２Ｅ、１８２Ｒ、１８３Ｅ、１８３Ｒ、１８４：画像、
１９０：アプリケーションプロセッサ、  １９３：センサ部、
３０１、３０２、３０３：光、
３１１、３１２：基板、  ３１３：ＬＣ層、  ３１４：ＥＬ素子層、  ３１５：トランジスタ層、  ３１７：光学フィルム、  ３１８：カラーフィルタ層、  ３２０、３３０：画素電極、  ３２１、３３１：コモン電極、  ３３２ａ：開口、  ３４１：センサアレイ、  ３４２：タッチセンサドライバ
【図１】
2018159912.tif 000003
【図２】
2018159912.tif 000004
【図３】
2018159912.tif 000005
【図４】
2018159912.tif 000006
【図５】
2018159912.tif 000007
【図６】
2018159912.tif 000008
【図７】
2018159912.tif 000009
【図８】
2018159912.tif 000010
【図９】
2018159912.tif 000011
【図１０】
2018159912.tif 000012
【図１１】
2018159912.tif 000013
【図１２】
2018159912.tif 000014
【図１３】
2018159912.tif 000015
【図１４】
2018159912.tif 000016
【図１５】
2018159912.tif 000017
【図１６】
2018159912.tif 000018
【図１７】
2018159912.tif 000019
【図１８】
2018159912.tif 000020
【図１９】
2018159912.tif 000021
【図２０】
2018159912.tif 000022
【図２１】
2018159912.tif 000023
【図２２】
2018159912.tif 000024
【図２３】
2018159912.tif 000025
【図２４】
2018159912.tif 000026
【図２５】
2018159912.tif 000027
【図２６】
2018159912.tif 000028
【図２７】
2018159912.tif 000029
【図２８】
2018159912.tif 000030
【図２９】
2018159912.tif 000031
【図３０】
2018159912.tif 000032
【図３１】
2018159912.tif 000033
【図３２】
2018159912.tif 000034
【図３３】
2018159912.tif 000035
【図３４】
2018159912.tif 000036
【図３５】
2018159912.tif 000037
【図３６】
2018159912.tif 000038
【図３７】
2018159912.tif 000039
【図３８】
2018159912.tif 000040
【図３９】
2018159912.tif 000041
【図４０】
2018159912.tif 000042
【図４１】
2018159912.tif 000043
【図４２】
2018159912.tif 000044
【図４３】
2018159912.tif 000045
【図４４】
2018159912.tif 000046