(57)【要約】【課題】簡素な構成によってサージ電圧およびスイッチング損失を抑制することができるゲート駆動回路およびスイッチング電源装置を提供する。【解決手段】ゲート駆動回路は主スイッチング素子に接続されている。ゲート駆動回路はゲート抵抗を備える。ゲート抵抗は、抵抗値を連続的に変更可能な電圧制御抵抗によって構成されている。スイッチング電源装置は、ゲート駆動回路と、主スイッチング素子と、主スイッチング素子に逆並列に接続された還流ダイオードとを備える。【選択図】図１
2018078721.tif 000002
【特許請求の範囲】
【請求項１】
主スイッチング素子に接続され、ゲート抵抗を備えるゲート駆動回路であって、
前記ゲート抵抗は、抵抗値を連続的に変更可能な電圧制御抵抗によって構成されている、
ゲート駆動回路。
【請求項２】
前記主スイッチング素子の出力電流値に基づいて、前記電圧制御抵抗に入力される電圧値を設定する制御回路をさらに備える、
請求項１に記載のゲート駆動回路。
【請求項３】
前記主スイッチング素子を駆動する信号源から出力される信号に基づいて、前記電圧制御抵抗に入力される電圧値を設定する制御回路をさらに備える、
請求項１に記載のゲート駆動回路。
【請求項４】
前記電圧制御抵抗は、電界効果トランジスタを有する、
請求項１から請求項３の何れか一項に記載のゲート駆動回路。
【請求項５】
請求項１から請求項４の何れか一項に記載のゲート駆動回路と、
前記主スイッチング素子と、
前記主スイッチング素子に逆並列に接続された還流ダイオードと、を備え、
前記主スイッチング素子および前記還流ダイオードの一部、または、前記主スイッチング素子および前記還流ダイオードのすべては、ワイドバンドギャップ半導体によって構成されている、
スイッチング電源装置。
【請求項６】
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、酸化ガリウム系材料、または、ダイヤモンドによって形成されている、
請求項５に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ゲート駆動回路およびスイッチング電源装置に関する。
【背景技術】
【０００２】
従来、スイッチング素子に接続され、ゲート抵抗を備えるゲート駆動回路が知られている（例えば、特許文献１を参照）。特許文献１に記載されたゲート駆動回路には、ゲート抵抗可変回路が設けられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−０５９１０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に記載されたゲート駆動回路では、ゲート抵抗可変回路が複数のＦＥＴによって構成されている。また、特許文献１に記載されたゲート駆動回路では、複雑な構成のゲート抵抗可変回路が複数設けられており、複数のゲート抵抗可変回路に対応する複数のゲート抵抗制御回路が設けられている。そのため、特許文献１に記載されたゲート駆動回路では、部品点数が増加し、回路全体の構成が複雑になっている。
【０００５】
本発明は、簡素な構成によってサージ電圧およびスイッチング損失を抑制することができるゲート駆動回路およびスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態は、主スイッチング素子に接続され、ゲート抵抗を備えるゲート駆動回路であって、前記ゲート抵抗は、抵抗値を連続的に変更可能な電圧制御抵抗によって構成されている、ゲート駆動回路である。
【０００７】
また、本発明の一実施形態のゲート駆動回路は、前記主スイッチング素子の出力電流値に基づいて、前記電圧制御抵抗に入力される電圧値を設定する制御回路をさらに備える。
【０００８】
また、本発明の一実施形態のゲート駆動回路は、前記主スイッチング素子を駆動する信号源から出力される信号に基づいて、前記電圧制御抵抗に入力される電圧値を設定する制御回路をさらに備える。
【０００９】
また、本発明の一実施形態のゲート駆動回路では、前記電圧制御抵抗は、電界効果トランジスタを有する。
【００１０】
また、本発明の一実施形態は、ゲート駆動回路と、前記主スイッチング素子と、前記主スイッチング素子に逆並列に接続された還流ダイオードと、を備え、前記主スイッチング素子および前記還流ダイオードの一部、または、前記主スイッチング素子および前記還流ダイオードのすべては、ワイドバンドギャップ半導体によって構成されている、スイッチング電源装置である。
【００１１】
また、本発明の一実施形態のスイッチング電源装置では、前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、酸化ガリウム系材料、または、ダイヤモンドによって形成されている。
【発明の効果】
【００１２】
本発明によれば、簡素な構成によってサージ電圧およびスイッチング損失を抑制することができるゲート駆動回路およびスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態のゲート駆動回路が適用されたスイッチング電源装置を示した回路図である。
【図２】主スイッチング素子の出力電流と、電圧制御抵抗を制御するための電圧と、電圧制御抵抗の抵抗値との関係を示した図である。
【図３】主スイッチング素子のスイッチング時（還流ダイオードの逆回復時およびターンオフ時）におけるサージ電圧と、主スイッチング素子の出力電流値と、電圧制御抵抗の抵抗値との関係を示した図である。
【図４】主スイッチング素子の出力電流値と主スイッチング素子のスイッチング時に発生する損失であるスイッチング損失と電圧制御抵抗の抵抗値との関係を示した図である。
【図５】第１の実施形態のゲート駆動回路を適用可能な主スイッチング素子の変形例を示した図である。
【図６】第２の実施形態のゲート駆動回路が適用されたスイッチング電源装置を示した回路図である。
【図７】信号源から出力される信号に基づいて、電圧制御抵抗に入力される電圧値を変更する例を説明するための図である。
【図８】一般的なゲート駆動回路の主要部を示した回路図である。
【図９】主スイッチング素子のスイッチング時（還流ダイオードの逆回復時およびターンオフ時）におけるサージ電圧と、主スイッチング素子の出力電流値と、ゲート抵抗の抵抗値との関係を示した図である。
【図１０】ゲート駆動回路によって駆動される主スイッチング素子に逆並列に接続された還流ダイオード（ＦＷＤ）の逆回復特性を示した図である。
【図１１】ゲート抵抗の抵抗値と主スイッチング素子の出力電流値とスイッチング損失との関係を示した図である。
【図１２】主スイッチング素子のスイッチング時における電圧および電流を説明するための図である。
【発明を実施するための形態】
【００１４】
ゲート駆動回路の第１の実施形態を説明する前に、一般的なゲート駆動回路について説明する。
図８は一般的なゲート駆動回路１０の主要部を示した回路図である。図８に示すゲート駆動回路１０には、抵抗値が固定値に設定されたゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦと、スイッチング素子１４−１、１４−２と、信号源１５とが設けられている。図８に示す例では、ゲート抵抗１１−１ＲＥＦの一方の側（図８の上側）の端部が高電位に接続され、ゲート抵抗１１−１ＲＥＦの他方の側（図８の下側）の端部は、スイッチング素子１４−１を介して主スイッチング素子（図示せず）に接続されている。また、主スイッチング素子は、スイッチング素子１４−２を介してゲート抵抗１１−２ＲＥＦの一方の側（図８の上側）の端部に接続されている。ゲート抵抗１１−２ＲＥＦの他方の側（図８の下側）の端部は、低電位に接続されている。スイッチング素子１４−１、１４−２は、信号源１５に接続されている。
【００１５】
図８に示す例では、主スイッチング素子が、例えば、ゲート抵抗１１−１ＲＥＦを流れる電流によってターンオンされ、ゲート抵抗１１−２ＲＥＦを流れる電流によってターンオフされる。つまり、主スイッチング素子がゲート駆動回路１０によって駆動される。図８に示すような一般的なゲート駆動回路１０では、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値を適宜設定することによって、主スイッチング素子のターンオン時およびターンオフ時におけるスイッチングスピード、スイッチング損失およびサージ電圧が調整される。
図９は主スイッチング素子のスイッチング時（還流ダイオードの逆回復時およびターンオフ時）におけるサージ電圧と、主スイッチング素子の出力電流値Ｉｃと、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧとの関係を示した図である。図９においてＶｃｃは直流電源（図示せず）によって主スイッチング素子の両端に設定された電位差を示している。図９（Ａ）および図９（Ｂ）の縦軸は主スイッチング素子のスイッチング時におけるサージ電圧を示している。図９（Ａ）の横軸は主スイッチング素子の出力電流値Ｉｃを示しており、図９（Ｂ）の横軸はゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧを示している。図９（Ａ）に示すように、主スイッチング素子の出力電流値Ｉｃが大きくなるほど、主スイッチング素子のスイッチング時におけるサージ電圧は大きくなる。一方、図９に示すように、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが大きくなるほど、主スイッチング素子のスイッチング時におけるサージ電圧は小さくなる。
【００１６】
図１０はゲート駆動回路１０によって駆動される主スイッチング素子に逆並列に接続された還流ダイオード（ＦＷＤ）の逆回復特性を示した図である。図１０の縦軸は主スイッチング素子のスイッチング時におけるサージ電圧を示している。図１０の横軸は主スイッチング素子のスイッチング時における還流ダイオードの電流を示している。図１０に示す例では、主スイッチング素子のスイッチング時における還流ダイオードの電流が小さい場合（つまり、主スイッチング素子の出力電流値が小さい場合）、主スイッチング素子のスイッチング時におけるサージ電圧は大きくなる。特に、主スイッチング素子のスイッチング時における還流ダイオードの電流が小さい場合であって、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが小さい場合に、主スイッチング素子のスイッチング時（詳細には、還流ダイオードの逆回復時）におけるサージ電圧は大きくなる。
【００１７】
図１１はゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧと主スイッチング素子の出力電流値Ｉｃと主スイッチング素子のスイッチング時に発生する損失であるスイッチング損失との関係を示した図である。図１１（Ａ）の横軸はゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧを示している。図１１（Ｂ）の横軸は主スイッチング素子の出力電流値Ｉｃを示している。図１１（Ａ）および図１１（Ｂ）の縦軸はスイッチング損失を示している。詳細には、図１１（Ａ）および図１１（Ｂ）において、「Ｅｏｎ」はターンオン時に発生する損失を示しており、「Ｅｏｆｆ」はターンオフ時に発生する損失を示しており、「Ｅｒｒ」は逆回復損失を示している。
図１１（Ｂ）に示すように、主スイッチング素子の出力電流値Ｉｃが大きいほど、スイッチング損失は大きくなる。図１１（Ａ）に示すように、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが大きいほど、主スイッチング素子のスイッチング時に主スイッチング素子に発生する損失Ｅｏｎ、Ｅｏｆｆは大きくなる。一方、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが大きいほど、還流ダイオードの逆回復損失Ｅｒｒは小さくなる。
【００１８】
図１２は主スイッチング素子のスイッチング時における電圧および電流を説明するための図である。図１２（Ａ）は主スイッチング素子のターンオン時における還流ダイオードの逆回復時の電圧および電流を示しており、図１２（Ｂ）は主スイッチング素子のターンオフ時における電圧および電流を示している。
図１２（Ａ）において、「電圧（抵抗値小）」はゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが小さい場合におけるターンオン時のサージ電圧を示しており、「電圧（抵抗値大）」はゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが大きい場合におけるターンオン時のサージ電圧を示している。図１２（Ａ）に示すように、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが小さい場合におけるターンオン時のサージ電圧は、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが大きい場合におけるターンオン時のサージ電圧よりも大きくなる。
図１２（Ａ）において、「電流（抵抗値小）」はゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが小さい場合における逆回復電流を示しており、「電流（抵抗値大）」はゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが大きい場合における逆回復電流を示している。図１２（Ａ）に示すように、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが小さい場合における逆回復電流は、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが大きい場合における逆回復電流よりも大きくなる。
【００１９】
図１２（Ｂ）において、「電圧（抵抗値小）」はゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが小さい場合におけるターンオフ時のサージ電圧を示しており、「電圧（抵抗値大）」はゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが大きい場合におけるターンオフ時のサージ電圧を示している。図１２（Ｂ）に示すように、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが小さい場合におけるターンオフ時のサージ電圧は、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが大きい場合におけるターンオフ時のサージ電圧よりも大きくなる。
図１２（Ｂ）において、「電流（抵抗値小）」はゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが小さい場合における主スイッチング素子の出力電流値を示しており、「電流（抵抗値大）」はゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが大きい場合における主スイッチング素子の出力電流値を示している。図１２（Ｂ）に示すように、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが小さい場合におけるスイッチングスピードは、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧが大きい場合におけるスイッチングスピードよりも速くなる。
【００２０】
図９（Ａ）および図９（Ｂ）に示すように、主スイッチング素子の出力電流値Ｉｃが大きいときには、サージ電圧を抑制するために、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧを大きくすることが好ましい。図１１（Ａ）に示すように、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧを大きくすることによって、還流ダイオードの逆回復損失Ｅｒｒ（ＩＧＢＴ）を小さくすることができるものの、主スイッチング素子のスイッチング時に主スイッチング素子に発生する損失Ｅｏｎ、Ｅｏｆｆは大きくなる。
主スイッチング素子のスイッチング時に主スイッチング素子に発生する損失Ｅｏｎ、Ｅｏｆｆを小さくするためには、図１１（Ａ）に示すように、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧを小さくする必要がある。
【００２１】
つまり、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値が固定されている図８に示す例では、図１１（Ａ）に示すように、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧを小さい値に設定すると、主スイッチング素子のスイッチング時に主スイッチング素子に発生する損失Ｅｏｎ、Ｅｏｆｆを抑制することができるものの、主スイッチング素子のスイッチング時における逆回復損失Ｅｒｒが大きくなってしまう。一方、ゲート抵抗１１−１ＲＥＦ、１１−２ＲＥＦの抵抗値ＲＧを大きい値に設定すると、主スイッチング素子のスイッチング時における逆回復損失Ｅｒｒを抑制することができるものの、主スイッチング素子のスイッチング時に主スイッチング素子に発生する損失Ｅｏｎ、Ｅｏｆｆが大きくなってしまう。
また、主スイッチング素子のスイッチング時に主スイッチング素子に発生する損失Ｅｏｎ、Ｅｏｆｆを抑制しつつ、主スイッチング素子のスイッチング時における逆回復損失Ｅｒｒを抑制するために、ゲート駆動回路を特許文献１に記載されたように構成すると、部品点数が増加し、回路全体の構成が複雑になってしまう。
そこで、第１の実施形態のゲート駆動回路は、後述するように、簡素な構成によってサージ電圧およびスイッチング損失を抑制することができるように、構成されている。
【００２２】
＜第１の実施形態＞
図１は第１の実施形態のゲート駆動回路１０が適用されたスイッチング電源装置１００を示した回路図である。図１に示すゲート駆動回路１０には、主スイッチング素子２０に接続されたゲート抵抗が備えられており、そのゲート抵抗が、抵抗値を連続的に変更可能な電圧制御抵抗１１−１、１１−２によって構成されている。また、ゲート駆動回路１０には、スイッチング素子１４−１、１４−２と、信号源１５とが設けられている。また、主スイッチング素子２０には、還流ダイオード３０が逆並列に接続されている。
図１に示す例では、電圧制御抵抗１１−１の一方の側（図１の上側）の端部が高電位に接続され、電圧制御抵抗１１−１の他方の側（図１の下側）の端部は、スイッチング素子１４−１を介して主スイッチング素子２０に接続されている。また、主スイッチング素子２０は、スイッチング素子１４−２を介して電圧制御抵抗１１−２の一方の側（図１の上側）の端部に接続されている。電圧制御抵抗１１−２の他方の側（図１の下側）の端部は、低電位に接続されている。スイッチング素子１４−１、１４−２は、信号源１５に接続されている。
図１に示す例では、主スイッチング素子２０が、電圧制御抵抗１１−１を流れる電流によってターンオンされ、電圧制御抵抗１１−２を流れる電流によってターンオフされる。つまり、主スイッチング素子２０がゲート駆動回路１０によって駆動される。
【００２３】
図１に示す例では、ゲート駆動回路１０に、制御回路１２と、入力部１３−１、１３−２とが備えられている。電流センサ４０によって検出された主スイッチング素子２０の出力電流は、制御回路１２に入力される。制御回路１２は、主スイッチング素子２０の出力電流を、電圧制御抵抗１１−１、１１−２を制御するための電圧に変換する。電圧制御抵抗１１−１を制御するための電圧は、制御回路１２から入力部１３−１を介して電圧制御抵抗１１−１に入力される。電圧制御抵抗１１−２を制御するための電圧は、制御回路１２から入力部１３−２を介して電圧制御抵抗１１−２に入力される。
図２は主スイッチング素子２０の出力電流と、電圧制御抵抗１１−１、１１−２を制御するための電圧と、電圧制御抵抗１１−１、１１−２の抵抗値との関係を示した図である。図２（Ａ）に示すように、主スイッチング素子２０の出力電流が大きくなるほど、電圧制御抵抗１１−１、１１−２を制御するための電圧は大きくなる。図２（Ｂ）に示すように、電圧制御抵抗１１−１、１１−２を制御するための電圧が大きくなるほど、電圧制御抵抗１１−１、１１−２の抵抗値は小さくなる。
つまり、第１の実施形態のゲート駆動回路１０では、制御回路１２によって、主スイッチング素子２０の出力電流値に基づいて、電圧制御抵抗１１−１、１１−２に入力される電圧値が変更される。そのため、主スイッチング素子２０の出力電流値に応じて電圧制御抵抗１１−１、１１−２の抵抗値を変更することができる。
【００２４】
図３は主スイッチング素子２０のスイッチング時（還流ダイオードの逆回復時およびターンオフ時）におけるサージ電圧と、主スイッチング素子２０の出力電流値Ｉｃと、電圧制御抵抗１１−１、１１−２の抵抗値ＲＧとの関係を示した図である。図３においてＶｃｃは直流電源（図示せず）によって主スイッチング素子２０の両端に設定された電位差を示している。図３の縦軸は主スイッチング素子２０のスイッチング時におけるサージ電圧を示している。図３の横軸は主スイッチング素子の出力電流値Ｉｃを示している。
図３に示す例では、主スイッチング素子２０の出力電流値Ｉｃが変化しても主スイッチング素子２０がターンオンし還流ダイオードが逆回復する時のサージ電圧が変化しないように、主スイッチング素子２０の出力電流値Ｉｃが小さくなるにしたがって電圧制御抵抗１１−１の抵抗値ＲＧが大きくなるように変更される。また、主スイッチング素子２０の出力電流値Ｉｃが大きくなるにしたがって電圧制御抵抗１１−２の抵抗値を大きくすれば、主スイッチング素子２０のターンオフ時のサージ電圧を抑制することができる。
【００２５】
図４は主スイッチング素子２０の出力電流値Ｉｃと主スイッチング素子２０のスイッチング時に発生する損失であるスイッチング損失と電圧制御抵抗１１−１、１１−２の抵抗値ＲＧとの関係を示した図である。図４の横軸は主スイッチング素子２０の出力電流値Ｉｃを示しており、図４の縦軸はスイッチング損失を示している。図４中の実線は図１に示すゲート駆動回路１０におけるスイッチング損失を示しており、図４中の破線は図８に示すゲート駆動回路１０におけるスイッチング損失を示している。
図４に実線で示す例では、主スイッチング素子の出力電流値Ｉｃが変化しても、スイッチング損失が、破線で示す例ほど増加しないように、電圧制御抵抗１１−１、１１−２の抵抗値ＲＧが変更される。そのため、スイッチング損失を抑制することができる。
詳細には、図４に実線で示す例では、主スイッチング素子の出力電流値Ｉｃが小さい時（例えば、主スイッチング素子の出力電流値Ｉｃが定格電流の１０％以下の時）に、スイッチング損失は大きくないため、サージ電圧を抑制するために、電圧制御抵抗１１−１、１１−２の抵抗値ＲＧが大きい値に変更される。主スイッチング素子の出力電流値Ｉｃが大きくなるに従い、電圧制御抵抗１１−１、１１−２の抵抗値ＲＧが小さい値に変更され、スイッチング損失の増加が抑制される。
【００２６】
上述したように、第１の実施形態のゲート駆動回路１０では、ゲート抵抗が抵抗値を連続的に変更可能な電圧制御抵抗１１−１、１１−２によって構成されているため、簡素な構成によってサージ電圧およびスイッチング損失を抑制することができる。
詳細には、図１１（Ａ）に示すように、電圧制御抵抗１１−１、１１−２の抵抗値を小さい値に変更することによって、主スイッチング素子２０のスイッチング時に主スイッチング素子２０に発生する損失Ｅｏｎ、Ｅｏｆｆを抑制することができる。また、電圧制御抵抗１１−１、１１−２の抵抗値を大きい値に変更することによって、主スイッチング素子２０のスイッチング時における還流ダイオード３０の逆回復損失Ｅｒｒを抑制することができる。また、図９（Ｂ）に示すように、電圧制御抵抗１１−１、１１−２の抵抗値を大きい値に変更することによって、サージ電圧を抑制することができる。
【００２７】
図１に示す例では、電圧制御抵抗１１−１、１１−２が、電界効果トランジスタ（ＦＥＴ）を有する。詳細には、電圧制御抵抗１１−１、１１−２は、電界効果トランジスタのオン抵抗のゲート電圧依存性を利用して構成される。
【００２８】
図１に示す例では、スイッチング電源装置１００が、ゲート駆動回路１０と、主スイッチング素子２０と、主スイッチング素子２０に逆並列に接続された還流ダイオード３０とを備える。また、主スイッチング素子２０および還流ダイオード３０の一部、または、主スイッチング素子２０および還流ダイオード３０のすべてが、ワイドバンドギャップ半導体によって構成されている。また、そのワイドバンドギャップ半導体が、炭化珪素、窒化ガリウム系材料、酸化ガリウム系材料、または、ダイヤモンドによって形成されている。
【００２９】
図５は第１の実施形態のゲート駆動回路１０を適用可能な主スイッチング素子２０の変形例を示した図である。第１の実施形態のゲート駆動回路１０は、図１に示す主スイッチング素子２０の代わりに、例えば、図５（Ａ）に示す主スイッチング素子２０、図５（Ｂ）に示す主スイッチング素子２０などのような任意の主スイッチング素子に適用することができる。
【００３０】
＜第２の実施形態＞
図６は第２の実施形態のゲート駆動回路１０が適用されたスイッチング電源装置１００を示した回路図である。図１に示すゲート駆動回路１０には、抵抗値を連続的に変更可能な２つの電圧制御抵抗１１−１、１１−２が備えられているが、図６に示すゲート駆動回路１０には、抵抗値を連続的に変更可能な１つの電圧制御抵抗１１が備えられている。電圧制御抵抗１１は、電圧制御抵抗１１−１、１１−２と同様に、主スイッチング素子２０に接続されたゲート抵抗として機能する。
図６に示す例では、電圧制御抵抗１１の一方の側（図６の左側）の端部がスイッチング素子１４−１、１４−２に接続され、電圧制御抵抗１１の他方の側（図６の右側）の端部が主スイッチング素子２０に接続されている。スイッチング素子１４−１、１４−２は、信号源１５に接続されている。
図６に示す例では、主スイッチング素子２０が、スイッチング素子１４−１および電圧制御抵抗１１を流れる電流によってターンオンされ、スイッチング素子１４−２および電圧制御抵抗１１を流れる電流によってターンオフされる。つまり、主スイッチング素子２０がゲート駆動回路１０によって駆動される。
【００３１】
図６に示す例では、ゲート駆動回路１０に、制御回路１２が備えられている。主スイッチング素子２０の出力電流は、制御回路１２に入力される。制御回路１２は、主スイッチング素子２０の出力電流を、電圧制御抵抗１１を制御するための電圧に変換する。電圧制御抵抗１１を制御するための電圧は、制御回路１２から電圧制御抵抗１１に入力される。
つまり、第２の実施形態のゲート駆動回路１０では、制御回路１２によって、主スイッチング素子２０の出力電流値に基づいて、電圧制御抵抗１１に入力される電圧値が変更される。そのため、主スイッチング素子２０の出力電流値に応じて電圧制御抵抗１１の抵抗値を変更することができる。
図６に示す例では、電流センサ４０を省略してもよい。
【００３２】
また、図６に示す例では、制御回路１２が信号源１５にも接続されている。
つまり、第２の実施形態のゲート駆動回路１０では、制御回路１２が、主スイッチング素子２０を駆動する信号源１５から出力される信号に基づいて、電圧制御抵抗１１に入力される電圧値を変更することもできる。そのため、主スイッチング素子２０を駆動する信号源１５から出力される信号に応じて電圧制御抵抗１１の抵抗値を変更することができる。
【００３３】
図７は信号源１５から出力される信号に基づいて、電圧制御抵抗１１に入力される電圧値を変更する例を説明するための図である。図７において、図７（Ａ）は信号源１５から出力される信号（ＰＷＭ出力波形）を生成するために用いられる搬送波と信号波とを示している。図７（Ｂ）は図７（Ａ）に示す搬送波と信号波とから生成される、信号源１５から出力される信号（ＰＷＭ出力波形）を示している。図７（Ｃ）は制御回路１２によって生成され、電圧制御抵抗１１に入力される電圧（信号波）を示している。
図７に示す例では、信号源１５から出力される信号（ＰＷＭ出力波形）（図７（Ｂ）参照）を生成するために用いられる信号波（図７（Ａ）参照）と同様の信号波（図７（Ｃ）参照）が、制御回路１２によって生成され、電圧制御抵抗１１に入力される。
【００３４】
仮に、電流指令等をゲート駆動回路１０に送ると、制御回路とゲート駆動回路１０との間の配線が増えるという問題がある。主スイッチング素子２０に対して信号源１５から送られるオンオフ信号（例えばＰＷＭ信号）に基づいて電圧制御抵抗１１を制御することによって、配線を追加する必要なく、電圧制御抵抗１１を制御することができる。
ほぼ力率１で運転されるＰＷＭコンバータ、高力率コンバータ（ＰＦＣ）が用いられる場合には、ＰＷＭ信号の基本波位相と電流位相とがほぼ一致し、９０度、２７０度付近で最大電流となる。そのため、ＰＷＭ信号の基本波位相角に基づいて電圧制御抵抗１１の抵抗値を変更することができる。また、チョッパ回路が用いられる場合には、パルス幅に基づいて電圧制御抵抗１１の抵抗値を変更することができる。
スイッチング電源装置１００によって、例えばモータ負荷などの力率が既知の負荷が駆動される場合、力率を考慮した位相角によって、電圧制御抵抗１１の抵抗値を変更することができる。
電流センサ（図示せず）を内蔵した主スイッチング素子２０に対してゲート駆動回路１０が適用される場合、ＰＷＭ信号の立ち上がりおよび立ち下がりのタイミングで主スイッチング素子２０の出力電流値をサンプリングし、その電流値に基づいて、次回のターンオンのための電圧制御抵抗１１の抵抗値、および、ターンオフのための電圧制御抵抗１１の抵抗値を設定することによって、効果的にサージ電圧およびスイッチング損失の管理を行うことができる。
【００３５】
第２の実施形態のゲート駆動回路１０では、第１の実施形態のゲート駆動回路１０と同様の効果を奏することができる。さらに、第２の実施形態のゲート駆動回路１０では、主スイッチング素子２０を駆動する信号源１５から出力される信号に応じて電圧制御抵抗１１の抵抗値を変更することができる。
【００３６】
以上、本発明の実施形態及びその変形を説明したが、これらの実施形態及びその変形は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態及びその変形は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態及びその変形は、発明の範囲や要旨に含まれると同時に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。また、上述した各実施形態及びその変形は、互いに適宜組み合わせることができる。
【符号の説明】
【００３７】
１０  ゲート駆動回路
１１、１１−１、１１−２  電圧制御抵抗
１１−１ＲＥＦ、１１−２ＲＥＦ  ゲート抵抗
１２  制御回路
１３−１、１３−２  入力部
１４−１、１４−２  スイッチング素子
１５  信号源
２０  主スイッチング素子
３０  還流ダイオード
４０  電流センサ
１００  スイッチング電源装置
【図１】
2018078721.tif 000003
【図２】
2018078721.tif 000004
【図３】
2018078721.tif 000005
【図４】
2018078721.tif 000006
【図５】
2018078721.tif 000007
【図６】
2018078721.tif 000008
【図７】
2018078721.tif 000009
【図８】
2018078721.tif 000010
【図９】
2018078721.tif 000011
【図１０】
2018078721.tif 000012
【図１１】
2018078721.tif 000013
【図１２】
2018078721.tif 000014
【手続補正書】
【提出日】平成29年5月9日(2017.5.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
主スイッチング素子に接続され、ゲート抵抗を備えるゲート駆動回路であって、
前記ゲート抵抗は、抵抗値を連続的に変更可能な第１電圧制御抵抗と第２電圧制御抵抗とによって構成されており、
前記第１電圧制御抵抗の一方の側の端部は、高電位に接続され、前記第１電圧制御抵抗の他方の側の端部は、第１スイッチング素子を介して前記主スイッチング素子に接続されており、
前記主スイッチング素子は、第２スイッチング素子を介して前記第２電圧制御抵抗の一方の側の端部に接続されており、
前記第２電圧制御抵抗の他方の側の端部は、低電位に接続されている、
ゲート駆動回路。
【請求項２】
前記主スイッチング素子の出力電流値に基づいて、前記第１電圧制御抵抗および前記第２電圧制御抵抗に入力される電圧値を設定する制御回路をさらに備える、
請求項１に記載のゲート駆動回路。
【請求項３】
前記主スイッチング素子を駆動する信号源から出力される信号に基づいて、前記第１電圧制御抵抗および前記第２電圧制御抵抗に入力される電圧値を設定する制御回路をさらに備える、
請求項１に記載のゲート駆動回路。
【請求項４】
前記第１電圧制御抵抗および前記第２電圧制御抵抗の抵抗値は、前記信号源から出力される信号に基づいて生成された信号波により制御される、
請求項３に記載のゲート駆動回路。
【請求項５】
前記第１電圧制御抵抗および前記第２電圧制御抵抗の抵抗値は、前記信号源から出力される信号の立ち上がり及び立ち下りタイミングでサンプリングされた前記主スイッチング素子に流れる電流値に基づいて制御される、
請求項３に記載のゲート駆動回路。
【請求項６】
前記第１電圧制御抵抗および前記第２電圧制御抵抗は、電界効果トランジスタを有する、
請求項１から請求項５の何れか一項に記載のゲート駆動回路。
【請求項７】
請求項１から請求項６の何れか一項に記載のゲート駆動回路と、
前記主スイッチング素子と、
前記主スイッチング素子に逆並列に接続された還流ダイオードと、を備え、
前記主スイッチング素子および前記還流ダイオードの一部、または、前記主スイッチング素子および前記還流ダイオードのすべては、ワイドバンドギャップ半導体によって構成されている、
スイッチング電源装置。
【請求項８】
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、酸化ガリウム系材料、または、ダイヤモンドによって形成されている、
請求項７に記載のスイッチング電源装置。
【手続補正書】
【提出日】平成29年10月3日(2017.10.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
主スイッチング素子に接続され、ゲート抵抗を備えるゲート駆動回路であって、
前記ゲート抵抗は、抵抗値を連続的に変更可能な第１電圧制御抵抗と第２電圧制御抵抗とによって構成されており、
前記第１電圧制御抵抗の一方の側の端部は、高電位に接続され、前記第１電圧制御抵抗の他方の側の端部は、第１スイッチング素子を介して前記主スイッチング素子に接続されており、
前記主スイッチング素子は、第２スイッチング素子を介して前記第２電圧制御抵抗の一方の側の端部に接続されており、
前記第２電圧制御抵抗の他方の側の端部は、低電位に接続されており、
前記第１電圧制御抵抗の抵抗値は、前記主スイッチング素子の出力電流値が小さくなるにしたがって、大きくされ、
前記第２電圧制御抵抗の抵抗値は、前記主スイッチング素子の出力電流値が大きくなるにしたがって、大きくされる、
ゲート駆動回路。
【請求項２】
前記主スイッチング素子の出力電流値に基づいて、前記第１電圧制御抵抗および前記第２電圧制御抵抗に入力される電圧値を設定する制御回路をさらに備える、
請求項１に記載のゲート駆動回路。
【請求項３】
前記主スイッチング素子を駆動する信号源から出力される信号に基づいて、前記第１電圧制御抵抗および前記第２電圧制御抵抗に入力される電圧値を設定する制御回路をさらに備える、
請求項１に記載のゲート駆動回路。
【請求項４】
前記第１電圧制御抵抗および前記第２電圧制御抵抗の抵抗値は、前記信号源から出力される信号に基づいて生成された信号波により制御される、
請求項３に記載のゲート駆動回路。
【請求項５】
前記第１電圧制御抵抗および前記第２電圧制御抵抗の抵抗値は、前記信号源から出力される信号の立ち上がり及び立ち下りタイミングでサンプリングされた前記主スイッチング素子に流れる電流値に基づいて制御される、
請求項３に記載のゲート駆動回路。
【請求項６】
前記第１電圧制御抵抗および前記第２電圧制御抵抗は、電界効果トランジスタを有する、
請求項１から請求項５の何れか一項に記載のゲート駆動回路。
【請求項７】
請求項１から請求項６の何れか一項に記載のゲート駆動回路と、
前記主スイッチング素子と、
前記主スイッチング素子に逆並列に接続された還流ダイオードと、を備え、
前記主スイッチング素子および前記還流ダイオードの一部、または、前記主スイッチング素子および前記還流ダイオードのすべては、ワイドバンドギャップ半導体によって構成されている、
スイッチング電源装置。
【請求項８】
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、酸化ガリウム系材料、または、ダイヤモンドによって形成されている、
請求項７に記載のスイッチング電源装置。
【手続補正書】
【提出日】平成30年3月8日(2018.3.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
主スイッチング素子に接続され、ゲート抵抗を備えるゲート駆動回路であって、
前記ゲート抵抗は、抵抗値を連続的に変更可能な第１電圧制御抵抗と第２電圧制御抵抗とによって構成されており、
前記第１電圧制御抵抗の一方の側の端部は、高電位に接続され、前記第１電圧制御抵抗の他方の側の端部は、第１スイッチング素子を介して前記主スイッチング素子に接続されており、
前記主スイッチング素子は、第２スイッチング素子を介して前記第２電圧制御抵抗の一方の側の端部に接続されており、
前記第２電圧制御抵抗の他方の側の端部は、低電位に接続されており、
前記第１電圧制御抵抗の抵抗値は、前記主スイッチング素子の出力電流値が小さくなるにしたがって、大きくされ、
前記第２電圧制御抵抗の抵抗値は、前記主スイッチング素子の出力電流値が大きくなるにしたがって、大きくされる、
ゲート駆動回路。
【請求項２】
前記主スイッチング素子の出力電流値に基づいて、前記第１電圧制御抵抗および前記第２電圧制御抵抗に入力される電圧値を設定する制御回路をさらに備える、
請求項１に記載のゲート駆動回路。
【請求項３】
前記第１電圧制御抵抗および前記第２電圧制御抵抗は、電界効果トランジスタを有する、
請求項１または請求項２に記載のゲート駆動回路。
【請求項４】
請求項１から請求項３の何れか一項に記載のゲート駆動回路と、
前記主スイッチング素子と、
前記主スイッチング素子に逆並列に接続された還流ダイオードと、を備え、
前記主スイッチング素子および前記還流ダイオードの一部、または、前記主スイッチング素子および前記還流ダイオードのすべては、ワイドバンドギャップ半導体によって構成されている、
スイッチング電源装置。
【請求項５】
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、酸化ガリウム系材料、または、ダイヤモンドによって形成されている、
請求項４に記載のスイッチング電源装置。