(57)【要約】【課題】長期間のデータ保持が可能な半導体装置の動作を提供する。【解決手段】第１のゲートと、第１のゲート上の絶縁体と、絶縁体上の第１及び第２の導電体と、絶縁体、第１及び第２の導電体上の第１の酸化物と、第１の酸化物上の第２のゲートと、を有する第１のトランジスタと、第３のゲートと、第３のゲート上の第２の酸化物と、第２の酸化物上の第４のゲートと、を有する第２のトランジスタと、容量素子と、を有し、第１の導電体と、第３のゲートと、容量素子の一方の電極とが、電気的に接続された半導体装置の動作であって、第１のゲートに第１の正電位を印加して絶縁体に第１の電荷を注入し、第１のゲートに接地電位を印加して第１の電荷を絶縁体に保持し、第２のゲートに第１の正電位よりも小さい第２の正電位を印加し、第２の導電体に第１の負電位を印加し、第１及び第２のゲート、第２の導電体に接地電位を印加して、容量素子に第２の電荷を保持する。【選択図】図１
2018098291.tif 000002
【特許請求の範囲】
【請求項１】
第１のゲートと、
前記第１のゲート上の絶縁体と、
前記絶縁体上の第１及び第２の導電体と、
前記絶縁体、前記第１及び第２の導電体上の第１の酸化物と、
前記第１の酸化物上の第２のゲートと、を有する第１のトランジスタと、
第３のゲートと、
前記第３のゲート上の第２の酸化物と、
前記第２の酸化物上の第４のゲートと、を有する第２のトランジスタと、
容量素子と、を有する半導体装置であって、
前記第１の導電体と、前記第３のゲートと、前記容量素子の一方の電極とは、電気的に接続され、
前記第２のゲートと、前記第１の導電体とが、重なる領域において、前記第１のゲートのチャネル幅方向の長さが、前記第１の導電体のチャネル幅方向の長さよりも短いことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第２のゲートと、前記第２の導電体とが、重なる領域において、前記第１のゲートのチャネル幅方向の長さが、前記第２の導電体のチャネル幅方向の長さよりも短いことを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、
前記第１のトランジスタの閾値電圧のほうが、前記第２のトランジスタの閾値電圧よりも大きいことを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記絶縁体は、第１乃至第３の絶縁膜を有し、
前記第１及び第３の絶縁膜は、前記第２の絶縁膜よりも電子親和力が小さいことを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第１及び第３の絶縁膜は、前記第２の絶縁膜よりもバンドギャップが大きいことを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記第１の酸化物は、前記第１のトランジスタのチャネル形成領域を有し、
前記第２の酸化物は、前記第２のトランジスタのチャネル形成領域を有し、
前記第１の導電体は、前記第１のトランジスタのソース又はドレインの一方の機能を有することを特徴とする半導体装置。
【請求項７】
請求項１乃至請求６のいずれか一項において、
前記第１の導電体と、前記第２のゲートとは、電気的に接続されていないことを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記第１の導電体と、前記第２のゲートとは、電気的に接続されていることを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一項において、
前記第１及び前記第２の酸化物は、金属酸化物を含むことを特徴とする半導体装置。
【請求項１０】
第１のゲートと、
前記第１のゲート上の絶縁体と、
前記絶縁体上の第１及び第２の導電体と、
前記絶縁体、前記第１及び第２の導電体上の第１の酸化物と、
前記第１の酸化物上の第２のゲートと、を有する第１のトランジスタと、
第３のゲートと、
前記第３のゲート上の第２の酸化物と、
前記第２の酸化物上の第４のゲートと、を有する第２のトランジスタと、
容量素子と、を有し、
前記第１の導電体と、前記第３のゲートと、前記容量素子の一方の電極とが、電気的に接続された半導体装置の動作方法であって、
前記第１のトランジスタは、
前記第１のゲートに第１の正電位を印加して、前記絶縁体に第１の電荷を注入し、
前記第１のゲートに接地電位を印加して、前記第１の電荷を前記絶縁体に保持し、
前記第２のゲートに、前記第１の正電位よりも小さい第２の正電位を印加し、
前記第２の導電体に第１の負電位を印加し、
前記第１及び前記第２のゲート、前記第２の導電体に接地電位を印加して、前記容量素子に第２の電荷を保持することを特徴とする半導体装置の動作方法。
【請求項１１】
請求項１０において、
前記第１のトランジスタの閾値電圧のほうが、前記第２のトランジスタの閾値電圧よりも大きいことを特徴とする半導体装置の動作方法。
【請求項１２】
請求項１０又は請求項１１において、
前記絶縁体は、第１乃至第３の絶縁膜を有し、
前記第１及び第３の絶縁膜は、前記第２の絶縁膜よりも電子親和力が小さいことを特徴とする半導体装置の動作方法。
【請求項１３】
請求項１０乃至請求項１２のいずれか一項において、
前記第１及び第３の絶縁膜は、前記第２の絶縁膜よりもバンドギャップが大きいことを特徴とする半導体装置の動作方法。
【請求項１４】
請求項１０乃至請求項１３のいずれか一項において、
前記第１の酸化物は、前記第１のトランジスタのチャネル形成領域を有し、
前記第２の酸化物は、前記第２のトランジスタのチャネル形成領域を有し、
前記第１の導電体は、前記第１のトランジスタのソース又はドレインの一方の機能を有することを特徴とする半導体装置の動作方法。
【請求項１５】
請求項１０乃至請求項１４のいずれか一項において、
前記第１の導電体と、前記第２のゲートとは、電気的に接続されていないことを特徴とする半導体装置の動作方法。
【請求項１６】
請求項１０乃至請求項１５のいずれか一項において、
前記第１の導電体と、前記第２のゲートとは、電気的に接続されていることを特徴とする半導体装置の動作方法。
【請求項１７】
請求項１０乃至請求項１６のいずれか一項において、
前記第１及び前記第２の酸化物は、金属酸化物を含むことを特徴とする半導体装置の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置に関する。本発明の一態様は、半導体装置の動作方法に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。
【０００３】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。記憶装置、表示装置、発光装置、照明装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００４】
近年は、酸化物半導体を用いたトランジスタが注目されている。特許文献１には、酸化物半導体をチャネル形成領域に有するトランジスタ（以下「酸化物半導体トランジスタ」という。）を、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に用いた例が開示されている。酸化物半導体トランジスタは、オフ状態でのリーク電流（オフ電流ともいう。）が非常に小さいので、リフレッシュ期間が長く、消費電力の少ないＤＲＡＭを作製することができる。
【０００５】
また、特許文献２には、酸化物半導体トランジスタを用いた不揮発性メモリが開示されており、当該不揮発性メモリは、フラッシュメモリとは異なり、書き換え可能回数に制限がなく、高速な動作が容易に実現でき、また、消費電力も少ないという特徴を有する。
【０００６】
また、特許文献２には、酸化物半導体トランジスタに第２のゲートを設けて、トランジスタの閾値を制御し、トランジスタのオフ電流を下げた例が開示されている。
【０００７】
また、特許文献２及び特許文献３には、上述の第２のゲートを駆動するための回路の構成例が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１３−１６８６３１号公報
【特許文献２】特開２０１２−０６９９３２号公報
【特許文献３】特開２０１２−１４６９６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の一態様は、長期間においてデータの保持が可能な半導体装置及び半導体装置の動作方法を提供することを課題の一とする。本発明の一態様は、消費電力を抑えることができる半導体装置及び半導体装置の動作方法を提供することを課題の一とする。本発明の一態様は、良好な電気特性を有する半導体装置及び半導体装置の動作方法を提供することを課題の一とする。本発明の一態様は、良好な信頼性を有する半導体装置及び半導体装置の動作方法を提供することを課題の一とする。本発明の一態様は、長期間においてデータの保持が可能な記憶装置及び記憶装置の動作方法を提供することを課題の一とする。本発明の一態様は、消費電力を抑えることができる記憶装置及び記憶装置の動作方法を提供することを課題の一とする。本発明の一態様は、新規な半導体装置及び半導体装置の動作方法を提供することを課題の一とする。
【００１０】
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
【課題を解決するための手段】
【００１１】
本発明の一態様は、第１のゲートと、第１のゲート上の絶縁体と、絶縁体上の第１及び第２の導電体と、絶縁体、第１及び第２の導電体上の第１の酸化物と、第１の酸化物上の第２のゲートと、を有する第１のトランジスタと、第３のゲートと、第３のゲート上の第２の酸化物と、第２の酸化物上の第４のゲートと、を有する第２のトランジスタと、容量素子と、を有する半導体装置であって、第１の導電体と、第３のゲートと、容量素子の一方の電極とは、電気的に接続され、第２のゲートと、第１の導電体とが、重なる領域において、第１のゲートのチャネル幅方向の長さが、第１の導電体のチャネル幅方向の長さよりも短い半導体装置である。
【００１２】
また、本発明の一態様は、第２のゲートと、第２の導電体とが、重なる領域において、第１のゲートのチャネル幅方向の長さが、第２の導電体のチャネル幅方向の長さよりも短くてもよい半導体装置である。
【００１３】
また、本発明の一態様は、第１のトランジスタの閾値電圧のほうが、第２のトランジスタの閾値電圧よりも大きくてもよい半導体装置である。
【００１４】
また、本発明の一態様は、絶縁体が、第１乃至第３の絶縁膜を有し、第１及び第３の絶縁膜は、第２の絶縁膜よりも電子親和力が小さくてもよい半導体装置である。
【００１５】
また、本発明の一態様は、第１及び第３の絶縁膜が、第２の絶縁膜よりもバンドギャップが大きくてもよい半導体装置である。
【００１６】
また、本発明の一態様は、第１の酸化物が、第１のトランジスタのチャネル形成領域を有し、第２の酸化物が、第２のトランジスタのチャネル形成領域を有し、第１の導電体が、第１のトランジスタのソース又はドレインの一方の機能を有していてもよい半導体装置である。
【００１７】
また、本発明の一態様は、第１の導電体と、第２のゲートとが、電気的に接続されていなくてもよい半導体装置である。
【００１８】
また、本発明の一態様は、第１の導電体と、第２のゲートとが、電気的に接続されていてもよい半導体装置である。
【００１９】
また、本発明の一態様は、第１及び第２の酸化物が、金属酸化物を含んでいてもよい半導体装置である。
【００２０】
また、本発明の一態様は、第１のゲートと、第１のゲート上の絶縁体と、絶縁体上の第１及び第２の導電体と、絶縁体、第１及び第２の導電体上の第１の酸化物と、第１の酸化物上の第２のゲートと、を有する第１のトランジスタと、第３のゲートと、第３のゲート上の第２の酸化物と、第２の酸化物上の第４のゲートと、を有する第２のトランジスタと、容量素子と、を有し、第１の導電体と、第３のゲートと、容量素子の一方の電極とが、電気的に接続された半導体装置の動作方法であって、第１のトランジスタは、第１のゲートに第１の正電位を印加して、絶縁体に第１の電荷を注入し、第１のゲートに接地電位を印加して、第１の電荷を前記絶縁体に保持し、第２のゲートに、第１の正電位よりも小さい第２の正電位を印加し、第２の導電体に第１の負電位を印加し、第１及び前記第２のゲート、第２の導電体に接地電位を印加して、容量素子に第２の電荷を保持する半導体装置の動作方法である。
【００２１】
また、本発明の一態様は、第１のトランジスタの閾値電圧のほうが、第２のトランジスタの閾値電圧より大きくてもよい半導体装置の動作方法である。
【００２２】
また、本発明の一態様は、絶縁体が、第１乃至第３の絶縁膜を有し、第１及び第３の絶縁膜は、第２の絶縁膜よりも電子親和力が小さくてもよい半導体装置の動作方法である。
【００２３】
また、本発明の一態様は、第１及び第３の絶縁膜は、前記第２の絶縁膜よりもバンドギャップが大きくてもよい半導体装置の動作方法である。
【００２４】
また、本発明の一態様は、第１の酸化物が、第１のトランジスタのチャネル形成領域を有し、第２の酸化物が、第２のトランジスタのチャネル形成領域を有し、第１の導電体が、第１のトランジスタのソース又はドレインの一方の機能を有していてもよい半導体装置の動作方法である。
【００２５】
また、本発明の一態様は、第１の導電体と、第２のゲートとが、電気的に接続されていなくてもよい半導体装置の動作方法である。
【００２６】
また、本発明の一態様は、第１の導電体と、第２のゲートとが、電気的に接続されていてもよい半導体装置の動作方法である。
【００２７】
また、本発明の一態様は、第１及び第２の酸化物が、金属酸化物を含んでいてもよい半導体装置の動作方法である。
【発明の効果】
【００２８】
本発明の一態様により、長期間においてデータの保持が可能な半導体装置及び半導体装置の動作方法を提供することができる。本発明の一態様により、消費電力を抑えることができる半導体装置及び半導体装置の動作方法を提供することができる。本発明の一態様により、良好な電気特性を有する半導体装置及び半導体装置の動作方法を提供することができる。本発明の一態様により、良好な信頼性を有する半導体装置及び半導体装置の動作方法を提供することができる。本発明の一態様により、長期間においてデータの保持が可能な記憶装置及び記憶装置の動作方法を提供することができる。本発明の一態様により、消費電力を抑えることができる記憶装置及び記憶装置の動作方法を提供することができる。本発明の一態様により、新規な半導体装置及び半導体装置の動作方法を提供することができる。
【００２９】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００３０】
【図１】本発明の一態様に係る、半導体装置の一例を示す回路図及びトランジスタの電気特性を示す図。
【図２】本発明の一態様に係る、半導体装置の一例を示す回路図及びトランジスタの電気特性を示す図。
【図３】本発明の一態様に係る、半導体装置の動作例を示す回路図。
【図４】本発明の一態様に係る、半導体装置の動作例を示す回路図。
【図５】本発明の一態様に係る、半導体装置の動作例を示す回路図。
【図６】本発明の一態様に係る、半導体装置の動作例を示す回路図。
【図７】本発明の一態様に係る、不揮発性メモリの回路構成の一例を示す回路図。
【図８】本発明の一態様に係る、ＤＲＡＭの回路構成の一例を示す回路図。
【図９】本発明の一態様に係る、レジスタの回路構成の一例を示す回路図。
【図１０】本発明の一態様に係る、表示装置の回路構成の一例を示す回路図。
【図１１】本発明の一態様に係る、トランジスタの上面図及び断面図。
【図１２】本発明の一態様に係る、トランジスタの上面図及び断面図。
【図１３】金属酸化物のエネルギーバンド構造を説明する図。
【図１４】本発明の一態様に係る、トランジスタの概略模式図とチャージトラップ層のバンド図。
【図１５】本発明の一態様に係る、トランジスタのチャージトラップ層への電子注入時におけるＶｇ−Ｉｄ特性及びＶｔｈの変化を示す図。
【図１６】本発明の一態様に係る、トランジスタの作製方法を示す断面図。
【図１７】本発明の一態様に係る、トランジスタの作製方法を示す断面図。
【図１８】本発明の一態様に係る、トランジスタの作製方法を示す断面図。
【図１９】本発明の一態様に係る、トランジスタの作製方法を示す断面図。
【図２０】本発明の一態様に係る、トランジスタの作製方法を示す断面図。
【図２１】本発明の一態様に係る、トランジスタの作製方法を示す断面図。
【図２２】本発明の一態様に係る、トランジスタの作製方法を示す断面図。
【図２３】本発明の一態様に係る、トランジスタの作製方法を示す断面図。
【図２４】本発明の一態様に係る、ＣＰＵの構成例を示すブロック図。
【図２５】本発明の一態様に係る、電子機器の一例を示す斜視図。
【図２６】本発明の一態様に係る、ＲＦタグの使用例を示す斜視図。
【発明を実施するための形態】
【００３１】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００３２】
なお、図において、大きさ、膜（層）の厚さ、又は領域は、明瞭化のために誇張されている場合がある。
【００３３】
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
【００３４】
なお、電圧とは、ある電位と、基準の電位（例えば、接地電位（ＧＮＤ）又はソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
【００３５】
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。
【００３６】
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（又はトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、又はチャネルが形成される領域における、ソース（ソース領域又はソース電極）とドレイン（ドレイン領域又はドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値又は平均値とする。
【００３７】
また、チャネル幅とは、例えば、半導体（又はトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、又はチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値又は平均値とする。
【００３８】
また、本明細書等に示すトランジスタは、明示されている場合を除き、エンハンスメント型（ノーマリーオフ型）の電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、ｎチャネル型のトランジスタとする。よって、そのＶｔｈ（閾値電圧）は、明示されている場合を除き、０Ｖよりも大きいものとする。なお、本明細書等において、Ｖｔｈとは、トランジスタのゲート電位Ｖｇ［Ｖ］を横軸、ドレイン電流の平方根Ｉｄ１／２［Ａ］を縦軸としてプロットしたＶｇ−Ｉｄ曲線において、曲線上の傾きが最大である点における接線と、Ｉｄ１／２＝０の直線（すなわち、Ｖｇ軸）との交点におけるゲート電位と定義する。
【００３９】
また、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
【００４０】
また、本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む。）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう。）などに分類される。例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳ  ＦＥＴと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。
【００４１】
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【００４２】
また、本明細書等において、ＣＡＡＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、又は材料の構成の一例を表す。
【００４３】
また、本明細書等において、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（又は正孔）を流す機能であり、絶縁性の機能は、キャリアとなる電子（又は正孔）を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【００４４】
また、本明細書等において、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【００４５】
また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【００４６】
また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【００４７】
すなわち、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、又は金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【００４８】
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。
【００４９】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００５０】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オン・オフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００５１】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きくできる回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００５２】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００５３】
また、図面上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００５４】
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置の構成例及び動作例について説明する。
【００５５】
＜半導体装置の構成例＞
以下では、本発明の一態様に係る半導体装置の構成例について、図１及び図２を用いて詳細に説明する。
【００５６】
図１（Ａ）は、本発明の一態様に係る半導体装置１０の回路図の一例である。半導体装置１０は、第１のトランジスタＭ０と、第２のトランジスタＭ１と、容量素子Ｃ１と、を有する。
【００５７】
第１のトランジスタＭ０は、チャネル形成領域を有する酸化物を挟んで、２つのゲートを有する。トランジスタＭ０において、２つのゲートのうちの一方はトップゲート、他方はボトムゲートとしての機能を有する。以下では、当該トップゲートをトランジスタＭ０の第１のゲート、当該ボトムゲートをトランジスタＭ０の第２のゲートと呼ぶ。
【００５８】
トランジスタＭ０の第２のゲートは、トランジスタＭ０のＶｔｈを制御する機能を有する。例えば、トランジスタＭ０がｎチャネル型トランジスタである場合、トランジスタＭ０の第２のゲートに、ソース電位よりも低い電位を与えることで、トランジスタＭ０のＶｔｈをプラスシフトさせ、第１のゲート−ソース間の電圧（Ｖｇｓ）が０Ｖにおけるオフ電流を小さくすることができる（よりノーマリーオフの状態にすることができる。）。一方、トランジスタＭ０の第２のゲートに、ソース電位よりも高い電位を与えることで、トランジスタＭ０のＶｔｈをマイナスシフトさせ、Ｖｇｓ＝０Ｖにおいて、オン電流を流すこともできる（よりノーマリーオンにすることができる。）。なお、本明細書において、「ノーマリーオフ」とは、トランジスタの第１のゲートの電位（Ｖｇ）が０Ｖのときに流れるドレイン電流（Ｉｄ）が０Ａよりも小さい状態を指し、「ノーマリーオン」とは、トランジスタの第１のゲートの電位（Ｖｇ）が０Ｖのときに流れるドレイン電流（Ｉｄ）が０Ａよりも大きい状態を指すものとする。
【００５９】
第２のトランジスタＭ１は、チャネル形成領域を有する酸化物を挟んで、２つのゲートを有する。トランジスタＭ１において、２つのゲートのうちの一方はトップゲート、他方はボトムゲートとしての機能を有する。以下では、当該トップゲートをトランジスタＭ１の第１のゲート、ボトムゲートをトランジスタＭ１の第２のゲートと呼ぶ。
【００６０】
トランジスタＭ１のソース又はドレインの一方と、トランジスタＭ０の第２のゲートと、容量素子Ｃ１の一方の電極とは、ノードＮ１にて電気的に接続されている。トランジスタＭ１の第１のゲートは入力端子ＶＧと電気的に接続され、ソース又はドレインの他方は入力端子ＶＤと電気的に接続され、第２のゲートは入力端子ＶＢＧと電気的に接続されている。当該各入力端子は、それぞれの接続先に、異なるタイミングで異なる大きさの電位を印加することができる。このような構成とすることで、トランジスタＭ１のＶｔｈやオン電流（又はオフ電流）の大きさを自由に制御することができる。
【００６１】
例えば、入力端子ＶＢＧからトランジスタＭ１の第２のゲートに負電位を印加することで、トランジスタＭ１のＶｇ−Ｉｄ特性をプラスシフトさせることができる。ここで、ＶｇはトランジスタＭ１の第１のゲートの電位、ＩｄはトランジスタＭ１のドレイン電流である。トランジスタＭ１がｎチャネル型のトランジスタである場合、この状態で入力端子ＶＧＳからトランジスタＭ１の第１のゲートに０Ｖの電位を印加すると、トランジスタＭ１のオフ電流（ここでは、Ｖｇ−Ｉｄ特性のＶｇ＝０Ｖにおけるドレイン電流と換言してもよい。）を、入力端子ＶＢＧからの電位印加が無い場合よりも低減させることができる。
【００６２】
本発明の一態様に係る半導体装置１０は、上述したように、トランジスタＭ０の第２のゲートと、トランジスタＭ１のソース又はドレインの一方と、容量素子Ｃ１の一方の電極とが、ノードＮ１にて電気的に接続された構成を有する。なお、容量素子Ｃ１の他方の電極には、一定の低電位が与えられる。当該低電位は、接地電位であってもよい。
【００６３】
半導体装置１０を構成する上記各要素のうち、トランジスタＭ１、容量素子Ｃ１、ノードＮ１は、回路１００を構成する（図１（Ａ）参照。）。このため、半導体装置１０は、トランジスタＭ０の第２のゲートに与える電位を、回路１００が制御する構成を有しているともいえる。
【００６４】
また、上述したように、回路１００を構成するノードＮ１は、容量素子Ｃ１の一方の電極と電気的に接続されている。そのため、ノードＮ１に書き込まれた負電位と当該容量素子Ｃ１の容量値との積に相当する大きさの電荷（電子）を、容量素子Ｃ１に保持することができる。
【００６５】
例えば、入力端子ＶＧからトランジスタＭ１の第１のゲートに所定の電位を印加することでトランジスタＭ１をオン状態とし、入力端子ＶＤから「ある大きさの負電位」をノードＮ１に書き込んだとする。そして、入力端子ＶＧを０Ｖに固定すると、トランジスタＭ１はオフ状態となり、トランジスタＭ０の第２のゲートに、常時、ノードＮ１に書き込まれた負電位が印加された状態となる。その結果、トランジスタＭ０がｎチャネル型のトランジスタである場合、回路１００は、トランジスタＭ０のＶｇ−Ｉｄ特性を、極めて長期間にわたってプラスシフトさせた状態（ノーマリーオフ）に維持し続けることができる。ここで、ＶｇはトランジスタＭ０の第１のゲートの電位、ＩｄはトランジスタＭ０のドレイン電流である。
【００６６】
なお、トランジスタＭ１は、チャネル形成領域を有する酸化物と第２のゲートとの間に絶縁体を有する。本発明の一態様では、当該絶縁体は、入力端子ＶＢＧから印加された電位によって供給された電荷（電子）を、保持（捕獲、トラップ、ともいう。）する機能を有することができる。そのため、以下では、当該絶縁体をチャージトラップ層と呼ぶ（チャージトラップ層への電荷注入・保持のメカニズムの詳細については、別途、後述する。）。なお、図１（Ａ）では、トランジスタＭ１の有するチャージトラップ層を破線で表記している。例えば、当該チャージトラップ層に電荷（電子）を保持させることで、電荷保持前よりもトランジスタＭ１のＶｇ−Ｉｄ特性をプラスシフトさせることができる。ここで、ＶｇはトランジスタＭ１の第１のゲートの電位、ＩｄはトランジスタＭ１のドレイン電流である。これを模式的に示した図を、図１（Ｂ）及び図１（Ｃ）に示す。図１（Ｂ）は、チャージトラップ層に電荷保持を行う前（第２のゲートの電位は０Ｖ）のトランジスタＭ１のＶｇ−Ｉｄ特性の模式図、図１（Ｃ）は、チャージトラップ層に電荷保持を行った後（第２のゲートの電位は０Ｖ）のトランジスタＭ１のＶｇ−Ｉｄ特性の模式図である。これにより、トランジスタＭ１がチャージトラップ層を有さない場合に比べて、トランジスタＭ１のオフ電流をさらに低くすることができるため、ノードＮ１に書き込まれた負電位をより長期間保持させることが可能となる。なお、必要なプラスシフト量は、半導体装置１０の用途によって異なる。本発明の一態様に係る半導体装置１０では、トランジスタＭ１のチャージトラップ層に保持させる電荷（電子）の大きさを変えることによって、当該プラスシフト量を任意に調整することができる。
【００６７】
上で説明してきた回路１００の動作的特徴を活かし、本発明の一態様に係る半導体装置１０を、例えば、記憶装置の一部として適用することができる（詳細は後述する。）。例えば、トランジスタＭ０を、ＤＲＡＭを構成するトランジスタとして用いる場合、半導体装置１０が回路１００を有することで、当該回路１００を有さない場合に比べて極めて長期間のデータ保持が可能なＤＲＡＭを実現することができる。
【００６８】
トランジスタＭ０及びトランジスタＭ１は、オフ電流が小さいトランジスタであることが好ましい。例えば、トランジスタＭ０及びトランジスタＭ１のオフ電流は、１０−１８Ａ／μｍ以下が好ましく、１０−２１Ａ／μｍ以下がより好ましく、１０−２４Ａ／μｍ以下がさらに好ましい。このような極めて微小なオフ電流を実現するためには、トランジスタのチャネル形成領域を有する酸化物に、金属酸化物を用いることが好ましい。
【００６９】
なお、本明細書において、特に断りが無い場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう。）にあるときのドレイン電流をいう。オフ状態とは、特に断りが無い場合、ｎチャネル型トランジスタでは、ＶｇｓがＶｔｈよりも低い状態、ｐチャネル型トランジスタでは、ＶｇｓがＶｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ＶｇｓがＶｔｈよりも低いときのドレイン電流をいう場合がある。トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。したがって、トランジスタのオフ電流が１０−２１Ａ以下である、とは、トランジスタのオフ電流が１０−２１Ａ以下となるＶｇｓの値が存在することをいう場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、又は、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
【００７０】
また、本明細書では、トランジスタのオフ電流を、チャネル幅あたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば、１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
【００７１】
また、トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載が無い場合、室温、６０℃、８５℃、９５℃、又は１２５℃におけるオフ電流を表す場合がある。又は、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、又は、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。
【００７２】
トランジスタのオフ電流は、ドレインとソースの間の電圧（Ｖｄｓ）に依存する場合がある。本明細書において、オフ電流は、特に記載が無い場合、Ｖｄｓの絶対値が０．１Ｖ、０．８Ｖ、１．０Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３．０Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、又は２０Ｖにおけるオフ電流を表す場合がある。又は、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、又は、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。
【００７３】
上で説明してきたように、本発明の一態様の半導体装置１０は、トランジスタＭ０のＶｔｈを回路１００によって制御することで、トランジスタＭ０のオフ電流（第１のゲートの電位（Ｖｇ）が０Ｖのときのドレイン電流（Ｉｄ））を小さい状態に維持し続けることを狙いとしている。そのため、回路１００を構成するトランジスタＭ１のオフ電流は、トランジスタＭ０のオフ電流よりも小さいことが好ましい。すなわち、トランジスタＭ１はトランジスタＭ０よりもノーマリーオフの特性を有していることが好ましい。
【００７４】
トランジスタＭ１がトランジスタＭ０よりもノーマリーオフの特性を有するために、当該両トランジスタのチャネル形成領域を有する酸化物を、それぞれ異なる構成にすることが好ましい（詳細については、別途、後述する。）。
【００７５】
また、トランジスタＭ１がトランジスタＭ０よりもノーマリーオフの特性を有するために、当該両トランジスタのサイズは、それぞれ異なることが好ましい。具体的には、トランジスタのチャネル長をＬ、チャネル幅をＷとした場合、トランジスタＭ１のほうが、トランジスタＭ０よりも、Ｗ／Ｌが小さいことが好ましい。
【００７６】
また、トランジスタＭ１は、トランジスタＭ０よりも、第２のゲートから印加される電位に対して高い耐圧を有していることが好ましい。これは、トランジスタＭ１のチャージトラップ層により多くの電子注入を行う際、入力端子ＶＢＧから第２のゲートに高電位が印加される可能性があるためである。トランジスタＭ１の第２のゲートには、トランジスタＭ１の第１のゲート、トランジスタＭ０の第１のゲート、及びトランジスタＭ０の第２のゲートよりも高電位が印加される可能性がある。そのため、トランジスタＭ０とトランジスタＭ１とで、第２のゲート周りの構造が異なることが好ましい（詳細については、別途、後述する。）。
【００７７】
なお、チャージトラップ層は、トランジスタＭ１だけでなく、トランジスタＭ０が有していてもよい。
【００７８】
また、トランジスタＭ０及びトランジスタＭ１は、同一平面上に形成させてもよい。又はトランジスタＭ０を有する層の上層に、トランジスタＭ１を有する層を積層させて形成してもよい。また、その逆に積層する構成でもよい。
【００７９】
なお、本発明の一態様に係る半導体装置は、上で説明してきた半導体装置１０に限定されない。例えば、図２（Ａ）に示すような回路２００を有する、半導体装置２０であってもよい。図２（Ａ）に示す半導体装置２０は、トランジスタＭ０の第２のゲートに与える電位を制御する回路（回路２００）の構成が、図１（Ａ）に示す半導体装置１０が有する回路（回路１００）の構成と異なる。
【００８０】
具体的には、回路１００では、これを構成するトランジスタＭ１のソース又はドレインの一方（ノードＮ１側）と、第１のゲートとが、電気的に接続されていないのに対し、回路２００では、これを構成するトランジスタＭ１のソース又はドレインの一方（ノードＮ１側）と、第１のゲートとが、電気的に接続されている。また、当該第１のゲートは、入力端子ＶＧＳと電気的に接続されている。このため、回路２００では、第１のゲートと、ソース又はドレインの一方とに、同電位が印加される構成となっている。
【００８１】
回路２００を構成するトランジスタＭ１は、上述したように、ソース又はドレインの一方と、第１のゲートとが、電気的に接続された構成を有する。そのため、当該トランジスタＭ１を、ダイオードのように整流素子として動作させることができる。
【００８２】
例えば、ｎチャネル型のトランジスタＭ１に対して、入力端子ＶＧＳ及び入力端子ＶＢＧからの電位を０Ｖに固定し、入力端子ＶＤから「ある大きさの負電位」が印加されるとする。この場合、当該負電位の絶対値がトランジスタＭ１のＶｔｈ以上であれば、トランジスタＭ１はオン状態となり、当該負電位はトランジスタＭ１を介してノードＮ１に書き込まれる。その後、入力端子ＶＤの電位を０Ｖに固定すると、トランジスタＭ１のソース又はドレインの一方（ノードＮ１側）と、第１のゲートに当該負電位が印加され、ソース又はドレインの他方（入力端子ＶＤ側）と、第２のゲートに０Ｖの電位が印加された状態となる。その結果、トランジスタＭ１はオフ状態となり、トランジスタＭ１のソース側からドレイン側へも、ドレイン側からソース側へもキャリア（電子）の移動が生じなくなる。
【００８３】
このように、トランジスタＭ１の各端子と電気的に接続する各入力端子（入力端子ＶＧＳ、入力端子ＶＤ、入力端子ＶＢＧ）に、適切な順序で、適切な大きさの電位を印加することによって、トランジスタＭ１を、入力端子ＶＤ側からノードＮ１側へのみキャリア（電子）の移動が可能な、整流素子として動作させることができる。また、このトランジスタＭ１の整流性により、一度ノードＮ１に書き込まれた負電位が、トランジスタＭ１を介して入力端子ＶＤ側にリークするのを抑制することができる。
【００８４】
半導体装置２０を構成する各要素のうち、半導体装置１０と共通するもの（入力端子ＶＢＧ、入力端子ＶＤ、チャージトラップ層、容量素子Ｃ１、ノードＮ１、トランジスタＭ０等）については、半導体装置１０で説明した内容を参酌することができる。
【００８５】
半導体装置２０を構成するトランジスタＭ０及びトランジスタＭ１に求められる特性についても、半導体装置１０の場合と同様である。トランジスタＭ１はチャージトラップ層を有し、当該チャージトラップ層に電荷保持を行うことで、電荷保持前よりもＶｇ−Ｉｄ特性をプラスシフトさせることができる（図２（Ｂ）、図２（Ｃ）参照。）。ここで、ＶｇはトランジスタＭ１の第１のゲートの電位、ＩｄはトランジスタＭ１のドレイン電流である。チャージトラップ層への電荷保持後のトランジスタＭ１のＶｇ−Ｉｄ特性は、ノードＮ１に負電位が書き込まれる前のトランジスタＭ０のＶｇ−Ｉｄ特性よりもＶｔｈが大きいことが好ましい。
【００８６】
なお、例えば、本発明の一態様に係る記憶装置、レジスタ回路、表示装置及び電子機器など（詳細は後述する。）においては、半導体装置１０を用いてもよいし、半導体装置２０を用いてもよいし、半導体装置１０と半導体装置２０とを、適宜組み合わせて用いてもよい。
【００８７】
＜半導体装置の動作例＞
以下では、本発明の一態様に係る半導体装置の動作例について、図３乃至図６を用いて詳細に説明する。
【００８８】
初めに、図１（Ａ）に示す半導体装置１０の具体的な動作例について、図３及び図４を用いて説明する。なお、トランジスタＭ０及びトランジスタＭ１は、ｎチャネル型トランジスタであるものとして、以下を説明する。また、以下では、トランジスタＭ０の第２のゲートに−５Ｖの電位を書き込む場合の例を示すが、本実施の形態における電圧値は一例であり、これに限られない。例えば、トランジスタのサイズ又はＶｔｈなどによって、適宜変更されるものである。
【００８９】
まず、図３（Ａ）に示すように、入力端子ＶＧ及び入力端子ＶＤの電位を０Ｖに固定した状態（すなわち、トランジスタＭ１はオフ状態。）で、入力端子ＶＢＧに４０Ｖの電位を印加し、トランジスタＭ１のチャージトラップ層に電荷（ここでは、負の電荷である電子）を注入する。トランジスタＭ１のチャージトラップ層に電子を注入することによって、トランジスタＭ１の第２のゲートに負電位が印加されたのと等価な状態になり、トランジスタＭ１のＶｔｈをプラスシフトさせることができる。これにより、トランジスタＭ１は、上述したチャージトラップ層への電子注入前に比べて、よりノーマリーオフの特性を有することができる。なお、トランジスタＭ１は、上記プラスシフト後のＶｇ−Ｉｄ特性において、Ｖｔｈが０Ｖより大きく５Ｖ未満であるものとして以下を説明する。
【００９０】
次に、図３（Ｂ）に示すように入力端子ＶＧ、入力端子ＶＤ及び入力端子ＶＢＧの電位を０Ｖに固定する。これにより、トランジスタＭ１はオフ状態となり、トランジスタＭ１のチャージトラップ層に注入された電子も、当該チャージトラップ層に保持される。
【００９１】
次に、図３（Ｃ）に示すように、入力端子ＶＤに−５Ｖの電位を印加することによって、トランジスタＭ１をオン状態にする。
【００９２】
その結果、図４（Ａ）に示すように、ノードＮ１には、入力端子ＶＤからトランジスタＭ１を介して−５Ｖの電位が書き込まれ、容量素子Ｃ１には、当該書き込み電位（−５Ｖ）と容量素子Ｃ１の容量値との積に相当する大きさの電荷（電子）が保持される。
【００９３】
次に、図４（Ｂ）に示すように、入力端子ＶＤの電位を０Ｖに固定する。このとき、トランジスタＭ１のソース又はドレインの一方（ノードＮ１側）には−５Ｖの電位が印加され、ソース又はドレインの他方（入力端子ＶＤ側）、第１のゲート、及び第２のゲートの電位は０Ｖの状態となる。その結果、トランジスタＭ１はオフ状態となり、トランジスタＭ１のソース側からドレイン側へも、ドレイン側からソース側へも電荷（電子）の移動が生じなくなる。すなわち、ノードＮ１に書き込まれた−５Ｖの電位を維持させることが可能となる。以上のようにして、トランジスタＭ０の第２のゲートに、−５Ｖの電位を書き込む動作は完了する。トランジスタＭ０の第２のゲートに−５Ｖの電位が書き込まれたことで、トランジスタＭ０のＶｔｈはプラスシフトし、トランジスタＭ０のオフ電流（第１のゲートの電位（Ｖｇ）が０Ｖのときのドレイン電流（Ｉｄ））を低減させることができる。以上のように、一度、トランジスタＭ１を介したノードＮ１への負電位の書き込みを行ってしまえば、その後、トランジスタＭ０をオフ状態にしても、トランジスタＭ０のＶｔｈのプラスシフトを維持させることができる。このため、本発明の一態様に係る半導体装置１０は、極めて消費電力に優れた半導体装置であるといえる。
【００９４】
なお、図３（Ｃ）、図４（Ａ）、図４（Ｂ）の一連の動作を繰り返すことで、トランジスタＭ０の第２のゲートへの電位印加を何度でもやり直すことができる。また、入力端子ＶＤに印加する電位を−５Ｖ以外の値に設定することで、トランジスタＭ０のＶｔｈを所望の値に制御することができる。
【００９５】
次に、図２（Ａ）に示す半導体装置２０の具体的な動作例について、図５及び図６を用いて説明する。なお、上で説明した半導体装置１０の動作例同様、トランジスタＭ０及びトランジスタＭ１は、ｎチャネル型トランジスタであるものとして、以下を説明する。また、半導体装置１０の動作例同様、トランジスタＭ０の第２のゲートに−５Ｖの電位を書き込む場合の例を示す。上述したように、本実施の形態における電圧値は一例であり、これに限られない。例えば、トランジスタのサイズ又はＶｔｈなどによって、適宜変更されるものである。
【００９６】
まず、図５（Ａ）に示すように、入力端子ＶＧＳ及び入力端子ＶＤの電位を０Ｖに固定した状態（すなわち、トランジスタＭ１はオフ状態。）で、入力端子ＶＢＧに４０Ｖの電位を印加し、トランジスタＭ１のチャージトラップ層に電荷（ここでは、負の電荷である電子）を注入する。トランジスタＭ１のチャージトラップ層に電子を注入することによって、トランジスタＭ１の第２のゲートに負電位が印加されたのと等価な状態になり、トランジスタＭ１のＶｔｈをプラスシフトさせることができる。これにより、トランジスタＭ１は、上述したチャージトラップ層への電子注入前に比べて、よりノーマリーオフの特性を有することができる。なお、トランジスタＭ１は、上記プラスシフト後のＶｇ−Ｉｄ特性において、Ｖｔｈが０Ｖより大きく５Ｖ未満であるものとして以下を説明する。
【００９７】
次に、図５（Ｂ）に示すように、入力端子ＶＧＳ、入力端子ＶＤ及び入力端子ＶＢＧの電位を０Ｖに固定する。これにより、トランジスタＭ１はオフ状態となり、トランジスタＭ１のチャージトラップ層に注入された電子も、当該チャージトラップ層に保持される。
【００９８】
次に、図５（Ｃ）に示すように、入力端子ＶＤに−５Ｖの電位を印加することによって、トランジスタＭ１をオン状態にする。
【００９９】
その結果、図６（Ａ）に示すように、ノードＮ１には、入力端子ＶＤからトランジスタＭ１を介して−５Ｖの電位が書き込まれ、容量素子Ｃ１には、当該書き込み電位（−５Ｖ）と容量素子Ｃ１の容量値との積に相当する大きさの電荷（電子）が保持される。
【０１００】
次に、図６（Ｂ）に示すように、入力端子ＶＤの電位を０Ｖに固定する。このとき、トランジスタＭ１のソース又はドレインの一方（ノードＮ１側）及び第１のゲートには−５Ｖの電位が印加され、ソース又はドレインの他方（入力端子ＶＤ側）は０Ｖの状態となる。その結果、トランジスタＭ１はオフ状態となり、トランジスタＭ１のソース側からドレイン側へも、ドレイン側からソース側へもキャリア（電子）の移動が生じなくなる。すなわち、ノードＮ１に書き込まれた−５Ｖの電位を維持させることが可能となる。以上のようにして、トランジスタＭ０の第２のゲートに、−５Ｖの電位を書き込む動作は完了する。トランジスタＭ０の第２のゲートに−５Ｖの電位が書き込まれたことで、トランジスタＭ０のＶｔｈはプラスシフトし、トランジスタＭ０のオフ電流（第１のゲートの電位（Ｖｇ）が０Ｖのときのドレイン電流（Ｉｄ））を低減させることができる。以上のように、一度、トランジスタＭ１を介したノードＮ１への負電位の書き込みを行ってしまえば、その後、トランジスタＭ０をオフ状態にしても、トランジスタＭ０のＶｔｈのプラスシフトを維持させることができる。このため、本発明の一態様に係る半導体装置２０は、極めて消費電力に優れた半導体装置であるといえる。
【０１０１】
なお、図５（Ｃ）、図６（Ａ）、図６（Ｂ）の一連の動作を繰り返すことで、トランジスタＭ０の第２のゲートへの電位印加を何度でもやり直すことができる。また、入力端子ＶＤに印加する電位を−５Ｖ以外の値に設定することで、トランジスタＭ０のＶｔｈを所望の値に制御することができる。
【０１０２】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１０３】
（実施の形態２）
本実施の形態では、実施の形態１に示した半導体装置１０が有する回路１００の適用例について、図７乃至図１０を用いて説明する。なお、回路１００の代わりに、半導体装置２０が有する回路２００を用いてもよい。
【０１０４】
＜不揮発性メモリ＞
図７（Ａ）は、記憶素子としての機能を有するメモリセル１１０の回路構成を示している。
【０１０５】
図７（Ａ）のメモリセル１１０は、第１のゲート及び第２のゲートを有するトランジスタＭ０と、トランジスタ１１２と、容量素子１１４と、ノードＦＮと、配線ＢＬと、配線ＳＬと、配線ＷＬと、配線ＲＬと、配線ＢＧＬと、を有する。
【０１０６】
図７（Ａ）のメモリセル１１０において、トランジスタＭ０の第１のゲートは配線ＷＬと電気的に接続され、トランジスタＭ０の第２のゲートは配線ＢＧＬと電気的に接続され、トランジスタＭ０のソース又はドレインの一方は配線ＢＬと電気的に接続され、トランジスタＭ０のソース又はドレインの他方はノードＦＮと電気的に接続される。
【０１０７】
図７（Ａ）のメモリセル１１０において、トランジスタ１１２のゲートはノードＦＮと電気的に接続され、トランジスタ１１２のソース又はドレインの一方は配線ＢＬと電気的に接続され、トランジスタ１１２のソース又はドレインの他方は配線ＳＬと電気的に接続される。
【０１０８】
図７（Ａ）のメモリセル１１０において、容量素子１１４の一方の電極は配線ＲＬと電気的に接続され、容量素子１１４の他方の電極はノードＦＮと電気的に接続される。
【０１０９】
トランジスタＭ０は、オフ電流が小さいトランジスタであることが好ましい。例えば、トランジスタＭ０のオフ電流は、好ましくは１０−１８Ａ／μｍ以下、より好ましくは１０−２１Ａ／μｍ以下、さらに好ましくは１０−２４Ａ／μｍ以下である。オフ電流が小さいトランジスタとしては、チャネル形成領域に金属酸化物を用いたトランジスタが挙げられる。
【０１１０】
トランジスタ１１２は、Ｖｔｈのばらつきの小さいトランジスタが用いられることが好ましい。具体的には、チャネル形成領域に単結晶シリコンを用いたトランジスタが挙げられる。
【０１１１】
メモリセル１１０は、ノードＦＮの電荷が保持可能という特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【０１１２】
初めに、情報の書き込み及び保持について説明する。まず、トランジスタＭ０がオン状態になるように、配線ＷＬに電位を与える。これにより、配線ＢＬの電位が、トランジスタＭ０を介してノードＦＮに与えられる。すなわち、ノードＦＮに、所定の電荷が与えられる（書き込み）。なお、ここでは、異なる二つの電位レベルを与える電荷（以下、Ｌｏｗレベル、Ｈｉｇｈレベルという。）のいずれかが与えられるものとする。その後、配線ＷＬへの電位印加を停止、あるいはトランジスタＭ０がオン状態にならない程度の電位印加を行うことで、トランジスタＭ０をオフ状態とする。これにより、ノードＦＮに与えられた電荷が保持される（保持）。
【０１１３】
ここで、トランジスタＭ０のオフ電流が極めて小さいため、ノードＦＮに与えられた電荷の、トランジスタＭ０を介するリーク量が極めて小さい。そのため、トランジスタ１１２のゲートに印加される電位の大きさは、長期間にわたってほとんど変動しない。
【０１１４】
次に、情報の読み出しについて説明する。配線ＳＬに所定の電位（定電位）を与えた状態で、配線ＲＬに適切な電位（読み出し電位）を与えると、容量素子１１４との容量結合によってトランジスタ１１２のゲートに印加される電位が変化し、トランジスタ１１２を流れるドレイン電流値が変動する。そして、当該ドレイン電流値が変動することによって、配線ＢＬにかかる電位も変動する。図７（Ａ）に示すように、トランジスタ１１２がｐチャネル型のトランジスタである場合、ノードＦＮにＨｉｇｈレベルの電荷が与えられている場合の見かけの閾値電圧Ｖｔｈ＿Ｈは、ノードＦＮにＬｏｗレベルの電荷が与えられている場合の見かけの閾値電圧Ｖｔｈ＿Ｌよりも小さくなる。ここで、見かけの閾値電圧とは、トランジスタ１１２をオン状態とするために必要な配線ＲＬの電位をいうものとする。したがって、配線ＲＬの電位を、Ｖｔｈ＿ＨとＶｔｈ＿Ｌの間の大きさである電位Ｖ０（Ｖｔｈ＿Ｈ＜Ｖ０＜Ｖｔｈ＿Ｌ）に設定することにより、ノードＦＮに与えられた電荷がＨｉｇｈレベルであるか、Ｌｏｗレベルであるか、を判別することができる。
【０１１５】
例えば、ノードＦＮにＬｏｗレベルの電荷が与えられている場合、トランジスタ１１２をオン状態にするためには、Ｖｔｈ＿Ｌ以下の大きさの電位をトランジスタ１１２のゲートに印加する必要がある。このとき、配線ＲＬの電位をＶ０にすると、容量素子１１４との容量結合によってトランジスタ１１２のゲートにも電位Ｖ０が印加されるが、Ｖ０はＶｔｈ＿Ｌよりも小さい電位であるため、トランジスタ１１２をオン状態にすることができる。トランジスタ１１２がオン状態となったことで、トランジスタ１１２にオン電流が流れ、配線ＲＬが電位Ｖ０を印加する前後で、配線ＢＬにかかる電位が変動する。
【０１１６】
一方、ノードＦＮにＨｉｇｈレベルの電荷が与えられている場合、トランジスタ１１２をオン状態にするためには、Ｖｔｈ＿Ｈ以下の大きさの電位をトランジスタ１１２のゲートに印加する必要がある。このとき、配線ＲＬの電位をＶ０にすると、容量素子１１４との容量結合によってトランジスタ１１２のゲートにも電位Ｖ０が印加されるが、Ｖ０はＶｔｈ＿Ｈよりも大きい電位であるため、トランジスタ１１２はオフ状態のままとなる。トランジスタ１１２がオフ状態のままであるため、配線ＲＬが電位Ｖ０を印加する前後で、配線ＢＬにかかる電位の変動はほとんど生じない。
【０１１７】
以上のようにして、配線ＢＬにかかる電位の変動をモニターすることで、ノードＦＮに保持されている電荷がＨｉｇｈレベルであるか、Ｌｏｗレベルであるか、を判別することができる（読み出し）。
【０１１８】
なお、上記の説明では、トランジスタ１１２がｐチャネル型のトランジスタである場合について説明したが、本発明の一態様はこれに限定されず、トランジスタ１１２がｎチャネル型のトランジスタであってもよい。
【０１１９】
図７（Ｂ）は、マトリックス状に配置されたメモリセル１１０と、実施の形態１に示す回路１００とを有する記憶装置１２０の回路構成を示している。記憶装置１２０は、不揮発性メモリとしての機能を有する。
【０１２０】
記憶装置１２０は、ｍ行ｎ列のマトリックス状に配置されたメモリセル１１０を有する。ここで、ｍ及びｎは自然数を表す。また、ｍ行目に配置されたメモリセル１１０は、配線ＷＬ［ｍ］及び配線ＲＬ［ｍ］と電気的に接続され、ｎ列目に配置されたメモリセル１１０は、配線ＢＬ［ｎ］及び配線ＳＬと電気的に接続される。
【０１２１】
それぞれのメモリセル１１０に含まれるトランジスタＭ０の第２のゲートは、配線ＢＧＬを介して、回路１００と電気的に接続されている。すなわち、回路１００は、全てのメモリセル１１０に含まれるトランジスタＭ０の第２のゲートを制御する信号を、供給する機能を有する。
【０１２２】
回路１００が、トランジスタＭ０の第２のゲートを制御することで、トランジスタＭ０は適切なＶｔｈをとることが可能になる。例えば、トランジスタＭ０が、ノーマリーオンになることを防ぐことができる。その結果、トランジスタＭ０のオフ電流を小さくすることができ、メモリセル１１０が有するノードＦＮに書き込まれた電位を長期間保持することが可能になる。
【０１２３】
記憶装置１２０を上記構成にすることで、電源をオフにしても、長期間にわたってデータの保持が可能な記憶装置を提供することができる。また、これによって、定期的に容量素子１１４に書き込まれた電荷を再書き込みする動作（リフレッシュ）の頻度を大幅に減少させることができるため、極めて消費電力の小さい記憶装置を提供することができる。
【０１２４】
＜ＤＲＡＭ＞
図８（Ａ）は、記憶素子としての機能を有するメモリセル１３０の回路構成を示している。
【０１２５】
図８（Ａ）のメモリセル１３０は、第１のゲート及び第２のゲートを有するトランジスタＭ０と、容量素子１３１と、配線ＢＬと、配線ＷＬと、配線ＣＬと、配線ＢＧＬと、を有する。
【０１２６】
図８（Ａ）のメモリセル１３０において、トランジスタＭ０の第１のゲートは配線ＷＬと電気的に接続され、トランジスタＭ０の第２のゲートは配線ＢＧＬと電気的に接続され、トランジスタＭ０のソース又はドレインの一方は配線ＢＬと電気的に接続され、トランジスタＭ０のソース又はドレインの他方は容量素子１３１の一方の電極と電気的に接続される。また、容量素子１３１の他方の電極は配線ＣＬと電気的に接続される。
【０１２７】
トランジスタＭ０は、オフ電流が小さいトランジスタであることが好ましい。例えば、トランジスタＭ０のオフ電流は、好ましくは１０−１８Ａ／μｍ以下、より好ましくは１０−２１Ａ／μｍ以下、さらに好ましくは１０−２４Ａ／μｍ以下である。オフ電流が小さいトランジスタとしては、チャネル形成領域に金属酸化物を用いたトランジスタが挙げられる。
【０１２８】
配線ＷＬは、トランジスタＭ０のオン・オフを制御する信号を供給する機能を有し、配線ＢＬは、トランジスタＭ０を介して、容量素子１３１に電荷を書き込む機能を有する。容量素子１３１に電荷を書き込んだ後に、トランジスタＭ０をオフにすることで、容量素子１３１に書き込まれた電荷を保持することができる。
【０１２９】
容量素子１３１に書き込まれた電荷は、トランジスタＭ０を介して徐々にリークするため、定期的に容量素子１３１に書き込まれた電荷を再書き込みする動作（リフレッシュ）が必要である。しかし、本発明の一態様に係るトランジスタＭ０は、オフ電流が極めて低く、容量素子１３１からリークする電荷量が少ないため、リフレッシュの頻度を大幅に減少させることができる。
【０１３０】
図８（Ｂ）は、マトリックス状に配置されたメモリセル１３０と、実施の形態１に示す回路１００とを有する記憶装置１４０の回路構成を示している。記憶装置１４０は、ＤＲＡＭとしての機能を有する。
【０１３１】
記憶装置１４０は、ｍ行ｎ列のマトリックス状に配置されたメモリセル１３０を有する。ここで、ｍ及びｎは自然数を表す。また、ｍ行目に配置されたメモリセル１３０は、配線ＷＬ［ｍ］と電気的に接続され、ｎ列目に配置されたメモリセル１３０は、配線ＢＬ［ｎ］と電気的に接続される。また、配線ＣＬは、一定の低電位を与える端子ＶＣと電気的に接続されている。
【０１３２】
それぞれのメモリセル１３０に含まれるトランジスタＭ０の第２のゲートは、配線ＢＧＬを介して、回路１００と電気的に接続されている。すなわち、回路１００は、全てのメモリセル１３０に含まれるトランジスタＭ０の第２のゲートを制御する信号を、供給する機能を有する。
【０１３３】
回路１００が、トランジスタＭ０の第２のゲートを制御することで、トランジスタＭ０は適切なＶｔｈをとることが可能になる。例えば、トランジスタＭ０が、ノーマリーオンになることを防ぐことができる。その結果、トランジスタＭ０のオフ電流を小さくすることができ、メモリセル１３０が有する容量素子１３１に書き込まれた電位を長期間保持することが可能になる。
【０１３４】
記憶装置１４０を上記構成にすることで、長期間のデータ保持が可能で、リフレッシュの頻度が少なく、低消費電力での動作が可能な記憶装置を提供することができる。
【０１３５】
＜レジスタ＞
図９は、１ビットのレジスタ回路１５０の構成例を示している。
【０１３６】
レジスタ回路１５０は、第１のゲート及び第２のゲートを有するトランジスタＭ０と、容量素子１５４と、ノードＮ５と、フリップフロップ回路１５３を有する。
【０１３７】
フリップフロップ回路１５３は、インバータ１５１及びインバータ１５２を有する。インバータ１５１は、インバータ１５２と並列かつ逆向きに接続され、インバータ１５１の出力側が接続されるノードが、レジスタ回路１５０の出力端子ＯＵＴに相当する。
【０１３８】
トランジスタＭ０の第２のゲートは、回路１００と電気的に接続され、トランジスタＭ０の第１のゲートは、入力端子Ｓｉｇ１と電気的に接続され、トランジスタＭ０のソース又はドレインの一方は、入力端子Ｓｉｇ２と電気的に接続され、トランジスタＭ０のソース又はドレインの他方は、ノードＮ５と電気的に接続される。
【０１３９】
容量素子１５４の一方の電極は、ノードＮ５と電気的に接続され、容量素子１５４の他方の電極には、一定の低電位が与えられる。当該低電位としては、接地電位を与えてもよい。また、ノードＮ５は、フリップフロップ回路１５３と電気的に接続されている。
【０１４０】
トランジスタＭ０は、オフ電流が小さいトランジスタであることが好ましい。例えば、トランジスタＭ０のオフ電流は、好ましくは１０−１８Ａ／μｍ以下、より好ましくは１０−２１Ａ／μｍ以下、さらに好ましくは１０−２４Ａ／μｍ以下である。オフ電流が小さいトランジスタとしては、チャネル形成領域に金属酸化物を用いたトランジスタが挙げられる。
【０１４１】
レジスタ回路１５０は、入力端子Ｓｉｇ１及び入力端子Ｓｉｇ２からの入力信号により、データの格納、及び出力を行う。例えば、入力端子Ｓｉｇ１及び入力端子Ｓｉｇ２からＨｉｇｈレベルの電位が入力されると、トランジスタＭ０がオン状態となり、ノードＮ５にＨｉｇｈレベルの電位が入力される。その結果、レジスタ回路１５０の出力端子ＯＵＴから、インバータ１５１によって反転されたＬｏｗレベルの電位が出力されると同時に、フリップフロップ回路１５３には、Ｌｏｗレベルの電位のデータが格納される。一方、入力端子Ｓｉｇ１からＨｉｇｈレベルの電位、入力端子Ｓｉｇ２からＬｏｗレベルの電位が入力されると、トランジスタＭ０がオン状態となり、ノードＮ５にＬｏｗレベルの電位が入力される。その結果、レジスタ回路１５０の出力端子ＯＵＴから、インバータ１５１によって反転されたＨｉｇｈレベルの電位が出力されると同時に、フリップフロップ回路１５３には、Ｈｉｇｈレベルの電位のデータが格納される。
【０１４２】
容量素子１５４は、ノードＮ５に書き込まれた電位を保持する機能を有する。
【０１４３】
レジスタ回路１５０は、上述のように、入力端子Ｓｉｇ２からトランジスタＭ０を介してノードＮ５へ電位を書き込んだ後、当該トランジスタＭ０をオフ状態にすることで、電源電圧の供給を停止しても、ノードＮ５に書き込まれた電位を長期間保持することができる。これは、本発明の一態様に係るトランジスタＭ０のオフ電流が、極めて小さいためである。このため、レジスタ回路１５０を用いることで、電源電圧の供給を停止しても長期間のデータ保持が可能な記憶装置を提供することができる。
【０１４４】
また、回路１００は、トランジスタＭ０の第２のゲートを制御する信号を供給する機能を有する。回路１００が、トランジスタＭ０の第２のゲートを制御することで、トランジスタＭ０は適切なＶｔｈをとることが可能になる。例えば、トランジスタＭ０が、ノーマリーオンになることを防ぐことができる。その結果、トランジスタＭ０のオフ電流を小さくすることができ、レジスタ回路１５０が有するノードＮ５に書き込まれた電位を長期間保持することが可能になる。
【０１４５】
なお、本実施の形態では、フリップフロップ回路１５３の例として、２つのインバータ回路を用いた簡易な構成を示したが、これに限定されることなく、クロック動作の可能なクロックドインバータを用いる構成や、ＮＡＮＤ回路とインバータを組み合わせた構成を適宜用いることができる。例えば、ＲＳ型、ＪＫ型、Ｄ型、Ｔ型等、公知のフリップフロップ回路を適宜用いることができる。
【０１４６】
＜表示装置＞
図１０（Ａ）は、表示装置に適用可能な画素１７０の構成例を示している。画素１７０は、第１のゲート及び第２のゲートを有するトランジスタＭ０と、容量素子１７１と、表示素子１７２と、ノードＮ７と、配線ＧＬと、配線ＳＬと、配線ＢＧＬと、を有する。
【０１４７】
トランジスタＭ０の第１のゲートは配線ＧＬと電気的に接続され、トランジスタＭ０の第２のゲートは配線ＢＧＬと電気的に接続され、トランジスタＭ０のソース又はドレインの一方は配線ＳＬと電気的に接続され、トランジスタＭ０のソース又はドレインの他方はノードＮ７と電気的に接続される。
【０１４８】
容量素子１７１の一方の電極はノードＮ７と電気的に接続され、容量素子１７１の他方の電極には、一定の低電位が与えられている。
【０１４９】
なお、容量素子１７１は、必要に応じて設ければよく、電極や配線などに付随する寄生容量で、画素１７０の駆動に必要な容量が得られる場合は、容量素子１７１を省略してもよい。
【０１５０】
トランジスタＭ０は、オフ電流が小さいトランジスタであることが好ましい。例えば、トランジスタＭ０のオフ電流は、好ましくは１０−１８Ａ／μｍ以下、より好ましくは１０−２１Ａ／μｍ以下、さらに好ましくは１０−２４Ａ／μｍ以下である。オフ電流が小さいトランジスタとしては、チャネル形成領域に金属酸化物を用いたトランジスタが挙げられる。
【０１５１】
表示素子１７２の一方の電極はノードＮ７と電気的に接続され、表示素子１７２の他方の電極には、一定の低電位が与えられている。当該低電位としては、接地電位を与えてもよい。表示素子１７２は、その両端の電極に電位が印加されることにより、光学特性が変化する、誘電性の素子を用いることができる。例えば、液晶素子や、電子ペーパーなどに用いられる電気泳動素子、ツイストボール素子などを適用することができる。
【０１５２】
配線ＧＬは、トランジスタＭ０のオン・オフを制御する信号を供給する機能を有し、配線ＳＬは、トランジスタＭ０を介して、表示素子１７２に印加する電位を供給する機能を有する。
【０１５３】
本発明の一態様に係るトランジスタＭ０のオフ電流は極めて小さいため、トランジスタＭ０をオフ状態にすることで、ノードＮ７に書き込まれた電位を長期間保持することができる。ノードＮ７に書き込まれた電位が保持されている間、表示素子１７２は同じ表示状態を維持することができる。
【０１５４】
画素１７０は、ノードＮ７に書き込まれた電位を長期間保持することができるため、電源電圧の供給を止めても、表示素子１７２の光学特性を保持し続けることが可能となる。例えば、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）型液晶のようなメモリ性を有さない液晶素子を用いた場合であっても、当該素子に常に電位が印加された状態を維持することができるため、書き換え動作を無くす、又はその頻度を極めて少なくすることが可能となる。
【０１５５】
図１０（Ｂ）は、マトリックス状に配置された画素１７０と、実施の形態１に示す回路１００とを有する表示装置１８０の回路構成を示している。
【０１５６】
表示装置１８０は、ｍ行ｎ列のマトリックス状に配置された画素１７０を有する。ここで、ｍ及びｎは自然数を表す。また、ｍ行目に配置された画素１７０は、配線ＧＬ［ｍ］と電気的に接続され、ｎ列目に配置された画素１７０は、配線ＳＬ［ｎ］と電気的に接続される。
【０１５７】
それぞれの画素１７０に含まれるトランジスタＭ０の第２のゲートは、配線ＢＧＬを介して、回路１００と電気的に接続されている。すなわち、回路１００は、全ての画素１７０に含まれるトランジスタＭ０の第２のゲートを制御する信号を、供給する機能を有する。
【０１５８】
回路１００が、トランジスタＭ０の第２のゲートを制御することで、トランジスタＭ０は適切なＶｔｈをとることが可能になる。例えば、トランジスタＭ０が、ノーマリーオンになることを防ぐことができる。その結果、トランジスタＭ０のオフ電流を小さくすることができ、画素１７０が有するノードＮ７に書き込まれた電位を長期間保持することが可能になる。
【０１５９】
また、回路１００は、これと接続する画素１７０内のトランジスタＭ０のＶｔｈを最適な値に制御、保持するだけでなく、一時的にＶｔｈを変化させることで、ノーマリーオン型のトランジスタにすることもできる。例えば、回路１００に接続されたｍ×ｎ個のトランジスタＭ０を、同時にノーマリーオン型のトランジスタに一時的に変化させることで、それぞれの画素に格納される電位（すなわち、表示画像）を、一つの信号で同時にリフレッシュすることができる。
【０１６０】
表示装置１８０を上記構成にすることで、書き換え頻度が少なく、低消費電力で動作できる表示装置を提供することができる。また、容易にリフレッシュ動作が可能な画素を複数有する表示装置とすることができる。また、電源の供給を止めても表示が可能な表示装置を実現することができる。
【０１６１】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１６２】
（実施の形態３）
本実施の形態では、実施の形態１又は実施の形態２で示した、トランジスタＭ０又はトランジスタＭ１に適用可能なトランジスタの一例について説明する。
【０１６３】
＜トランジスタの構成例１＞
図１１に、本発明の一態様に係るトランジスタＭ０又はトランジスタＭ１に適用可能なトランジスタ１０００の一例を示す。図１１（Ａ）は、トランジスタ１０００の上面図である。また、図１１（Ｂ）は、図１１（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ１０００のチャネル長方向の断面図である。また、図１１（Ｃ）は、図１（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ１０００のチャネル幅方向の断面図である。図１１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０１６４】
トランジスタ１０００は、基板４００上に配置されており、基板４００とトランジスタ１０００との間には、絶縁体４０１が配置される。また、トランジスタ１０００上には、絶縁体４１０と、絶縁体４１０上の絶縁体４２０と、が配置される。
【０１６５】
トランジスタ１０００は、絶縁体４０１上の導電体３１０＿１及び絶縁体３０１と、導電体３１０＿１上及び絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６ａ１と、酸化物４０６ａ１上の酸化物４０６ｂ１と、酸化物４０６ｂ１の上面と接する領域を有する導電体４１６ａ１及び導電体４１６ａ２と、導電体４１６ａ１上のバリア膜４１７ａ１と、導電体４１６ａ２上のバリア膜４１７ａ２と、導電体４１６ａ１の側面、導電体４１６ａ２の側面、バリア膜４１７ａ１の側面及び上面、バリア膜４１７ａ２の側面及び上面、及び酸化物４０６ｂ１の上面と接する領域を有する酸化物４０６ｃ１と、酸化物４０６ｃ１上の絶縁体４１２ａ１と、酸化物４０６ｂ１の上面と酸化物４０６ｃ１及び絶縁体４１２ａ１を介して互いに重なる領域を有する導電体４０４＿１と、導電体４０４＿１上の絶縁体４１８ａ１と、を有する。また、絶縁体３０１は、開口部を有していて、開口部内に導電体３１０ａ１及び導電体３１０ｂ１が配置される。
【０１６６】
図１１（Ｂ）及び図１１（Ｃ）において、絶縁体４１８ａ１の端部、絶縁体４１２ａ２の端部及び酸化物４０６ｃ１の端部は面一であり、かつチャネル長方向においては、バリア膜４１７ａ１上及びバリア膜４１７ａ２上に配置され、チャネル幅方向の一方においては、絶縁体４０２上に配置される。
【０１６７】
トランジスタ１０００において、導電体４０４＿１は、第１のゲート電極としての機能を有する。導電体４０４＿１は、導電体４０４ａ１及び導電体４０４ｂ１の積層構造とすることができる。さらに、導電体４０４＿１は、３層以上の積層構造とすることもできる。例えば、酸素の透過を抑制する機能を有する導電体４０４ａ１を、導電体４０４ｂ１の下層に成膜することで、導電体４０４ｂ１の酸化を防ぐことができる。又は、例えば、導電体４０４＿１が、酸化耐性を有する金属を有することが好ましい。又は、例えば、酸化物導電体などを用いてもよい。又は、例えば、導電性を有する酸化物を含む多層構造としてもよい。絶縁体４１２ａ１は、第１のゲート絶縁体としての機能を有する。
【０１６８】
また、導電体４１６ａ１及び導電体４１６ａ２は、ソース電極又はドレイン電極としての機能を有する。また、導電体４１６ａ１及び導電体４１６ａ２は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば、酸素の透過を抑制する機能を有する導電体を上層に成膜することで、導電体４１６ａ１及び導電体４１６ａ２の酸化を防ぐことができる。又は、導電体４１６ａ１及び導電体４１６ａ２が、酸化耐性を有する金属を有することが好ましい。又は、酸化物導電体などを用いてもよい。
【０１６９】
また、バリア膜４１７ａ１及びバリア膜４１７ａ２は、水素や水などの不純物及び酸素の透過を抑制する機能を有する。バリア膜４１７ａ１は、導電体４１６ａ１上にあって、導電体４１６ａ１への酸素の拡散を防止する。バリア膜４１７ａ２は、導電体４１６ａ２上にあって、導電体４１６ａ２への酸素の拡散を防止する。
【０１７０】
トランジスタ１０００において、酸化物４０６ｂ１及び酸化物４０６ｃ１は、チャネル形成領域を有する。そのため、トランジスタ１０００は、導電体４０４＿１に印加する電位によって、酸化物４０６ｂ１及び酸化物４０６ｃ１の抵抗を制御することができる。すなわち、導電体４０４＿１に印加する電位によって、導電体４１６ａ１と導電体４１６ａ２との間の導通・非導通（トランジスタ１０００のオン・オフ）を制御することができる。
【０１７１】
図１１（Ｃ）に示すように、第１のゲート電極の機能を有する導電体４０４＿１は、第１のゲート絶縁体の機能を有する絶縁体４１２ａ１を介して、酸化物４０６ｂ１の全体及び酸化物４０６ｃ１の一部を覆うように配される。したがって、第１のゲート電極としての機能を有する導電体４０４＿１からの電界によって、酸化物４０６ｂ１の全体及び酸化物４０６ｃ１の一部を電気的に取り囲むことができる。第１のゲート電極からの電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶ。
【０１７２】
さらに、図１１（Ｂ）に示すように、酸化物４０６ｂ１、及び酸化物４０６ｃ１で、ソース電極又はドレイン電極としての機能を有する導電体４１６ａ１及び導電体４１６ａ２を挟み込む形状とすることで、酸化物４０６ｂ１、及び酸化物４０６ｃ１が、ソース電極又はドレイン電極と接触する面積を大きくすることができる。その結果、酸化物４０６ｂ１及び酸化物４０６ｃ１と、導電体４１６ａ１及び導電体４１６ａ２と、のコンタクト抵抗が下げられて好ましい。
【０１７３】
酸化物４０６＿１には、金属酸化物を用いることが好ましい。ただし、酸化物の代わりに、シリコン（歪シリコン含む。）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム又は有機半導体などを用いても構わない場合がある。
【０１７４】
チャネル形成領域に金属酸化物を用いたトランジスタは、オフ状態におけるリーク電流が極めて小さい。そのため、当該トランジスタを用いた半導体装置は、極めて消費電力の小さい半導体装置とすることができる。また、金属酸化物は、スパッタリング法などを用いて成膜することができる。そのため、高集積型の半導体装置を構成するトランジスタに金属酸化物を用いるのが好適である。
【０１７５】
一方で、金属酸化物を用いたトランジスタは、金属酸化物中の不純物及び酸素欠損によって、その電気特性が変動しやすく、信頼性が悪くなる場合がある。また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。したがって、酸素欠損が含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。このため、金属酸化物中の酸素欠損は、できる限り低減されていることが好ましい。
【０１７６】
金属酸化物は、少なくともインジウム又は亜鉛を含むことが好ましい。特に、インジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム又はスズなどが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種が含まれていてもよい。
【０１７７】
ここでは、金属酸化物が、インジウム、元素Ｍ及び亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム又はスズなどとする。その他の元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０１７８】
ここで、酸化物４０６ｂ１及び酸化物４０６ｃ１に用いるＩｎ−Ｍ−Ｚｎ酸化物は、それぞれＩｎの方が元素Ｍより多くの原子を含むことが好ましい。このような酸化物とすることで、酸化物中のキャリア密度が上がり、トランジスタ１０００の移動度も高くなる。また、第１のゲート電極としての機能を有する導電体４０４＿１側に当該酸化物を配置することで、導電体４０４＿１によるチャネル形成領域のキャリア制御性が高くなり好ましい。
【０１７９】
ここで、例えば、酸化物４０６ｂ１と、酸化物４０６ｃ１とは、等しいか、又は近傍の組成の金属酸化物を用いることが好ましい。又は、例えば、酸化物４０６ｂ１と、酸化物４０６ｃ１とは、同じスパッタリングターゲット部材を用いて成膜することが好ましい。又は、例えば、酸化物４０６ｂ１と、酸化物４０６ｃ１とは、概ね同じ組成を有するスパッタリングターゲット部材を用いて成膜することが好ましい。又は、例えば、酸化物４０６ｂ１と、酸化物４０６ｃ１とは、概ね同じプロセス条件（例えば、成膜温度、酸素ガスの比率など）で成膜することが好ましい。
【０１８０】
又は、例えば、酸化物４０６ｂ１と、酸化物４０６ｃ１とは、異なる組成を有するスパッタリングターゲット部材を用いて成膜してもよい。例えば、酸化物４０６ｂ１と、酸化物４０６ｃ１との、プロセス条件（例えば、成膜温度、酸素ガスの比率など）を適宜調整することで、酸化物４０６ｂ１と、酸化物４０６ｃ１と、を等しいか、又は近傍の組成を有する金属酸化物として成膜することができる場合がある。酸化物４０６ｂ１及び酸化物４０６ｃ１には、組成の近い金属酸化物を用いるほうが好ましい場合があるが、要求される厚さや機能が異なるため、最適な成膜条件も異なってくる場合がある。したがって、異なる組成を有するスパッタリングターゲット部材を用いて、酸化物４０６ｂ１と、酸化物４０６ｃ１とを成膜したほうが、等しいか、又は近傍の組成のスパッタリングターゲット部材を用いて成膜した場合よりも、酸化物４０６ｂ１と酸化物４０６ｃ１との組成を近付けることができて好ましい場合がある。
【０１８１】
酸化物４０６ｂ１と、酸化物４０６ｃ１とを、等しいか、又は近傍の組成とすることで、酸化物４０６ｂ１の電子親和力と、酸化物４０６ｃ１の電子親和力とは、等しいか、差が小さくなる。特に、組成だけでなく、プロセス条件も概ね同じであれば、酸化物４０６ｂ１の電子親和力と、酸化物４０６ｃ１の電子親和力とは、等しいか、差が小さくなる。したがって、酸化物４０６ｂ１と、酸化物４０６ｃ１との界面準位密度を低減することができる。当該界面準位密度を低減することで、トランジスタ１０００のオン電流の低下を防止すると共に、信頼性を向上させることができる。なお、電子親和力とは、真空準位Ｅｖａｃと伝導帯下端のエネルギー値Ｅｃとのエネルギー差のことである。酸化物４０６ｂ１のＥｃと、酸化物４０６ｃ１のＥｃとの差は小さい方が好ましく、０ｅＶ以上０．１５ｅＶ以下、より好ましくは、０ｅＶ以上０．０７ｅＶとする。
【０１８２】
電子親和力又はＥｃは、図１３に示すように、真空準位Ｅｖａｃと価電子帯上端のエネルギーＥｖとの差であるイオン化ポテンシャルＩｐと、バンドギャップＥｇから求めることができる。イオン化ポテンシャルＩｐは、例えば、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置を用いて測定することができる。バンドギャップＥｇは、例えば、分光エリプソメータを用いて測定することができる。
【０１８３】
また、トランジスタ１０００の構成において、酸化物４０６ｂ１の上面、及び側面に、ソース電極又はドレイン電極を形成する際の加工ダメージが生じる場合がある。つまり、酸化物４０６ｂ１と、酸化物４０６ｃ１との界面近傍に、加工ダメージによる欠陥が生じる場合がある。
【０１８４】
しかしながら、酸化物４０６ｂ１と、酸化物４０６ｃ１とに、等しいか、又は近傍の組成の金属酸化物を用いることで、酸化物４０６ｂ１と酸化物４０６ｃ１のＥｃを等しくするか、又は両者のＥｃ差を小さくすることができる。こうすることで、トランジスタ１０００のチャネルが形成される領域を、酸化物４０６ｂ１と、酸化物４０６ｃ１との界面近傍だけではなく、酸化物４０６ｃ１と、第１のゲート絶縁体としての機能を有する絶縁体４１２ａ１との界面近傍にも、設けることができる。
【０１８５】
これにより、酸化物４０６ｂ１と、酸化物４０６ｃ１との界面近傍が加工ダメージを有していたとしても、当該加工ダメージが、トランジスタ１０００の電気特性に与える影響を小さくすることができる。さらに、酸化物４０６ｃ１となる酸化物と、第１のゲート絶縁体としての機能を有する絶縁体４１２ａ１となる絶縁体を積層して成膜した後に、酸化物４０６ｃ１となる酸化物と、絶縁体４１２ａ１となる絶縁体を加工し、酸化物４０６ｃ１と、絶縁体４１２ａ１と、を形成すれば、酸化物４０６ｃ１と、絶縁体４１２ａ１と、の界面近傍を、当該加工によるダメージの影響を受けない良好な界面近傍とすることができる。
【０１８６】
以上のようにして、トランジスタ１０００の信頼性を向上させることができる。また、酸化物４０６ｂ１の全体及び酸化物４０６ｃ１の一部が、トランジスタ１０００の第１のゲート電極としての機能を有する導電体４０４＿１からの電界によって取り囲まれている（ｓ−ｃｈａｎｎｅｌ構造）ことから、チャネル形成領域のキャリアの制御性が高くなり、トランジスタ１０００のオン電流を大きくすると共に、オフ電流を小さくすることができる。
【０１８７】
また、トランジスタ１０００は、第１のゲート電極としての機能を有する導電体４０４＿１と、ソース電極又はドレイン電極としての機能を有する導電体４１６ａ１及び導電体４１６ａ２とが、重なる領域を有することで、導電体４０４＿１と、導電体４１６ａ１と、で形成される寄生容量、及び、導電体４０４＿１と、導電体４１６ａ２と、で形成される寄生容量を有する。
【０１８８】
トランジスタ１０００は、導電体４０４＿１と導電体４１６ａ１との間に、絶縁体４１２ａ１、酸化物４０６ｃ１に加えて、バリア膜４１７ａ１を有している。そのため、導電体４０４＿１と導電体４１６ａ１との間の膜厚が厚くなり、その分だけ、導電体４０４＿１と導電体４１６ａ１との間の寄生容量を小さくすることができる。同様に、導電体４０４＿１と導電体４１６ａ２との間に、絶縁体４１２ａ１、酸化物４０６ｃ１に加えて、バリア膜４１７ａ２を有していることで、導電体４０４＿１と導電体４１６ａ２との間の寄生容量を小さくすることができる。このため、トランジスタ１０００は、当該寄生容量が周波数特性に与える悪影響（遅延等）を低減することができる。
【０１８９】
また、トランジスタ１０００を上記の構成とすることで、トランジスタ１０００の動作時、例えば、導電体４０４＿１と、導電体４１６ａ１又は導電体４１６ａ２との間に電位差が生じた時に、導電体４０４＿１と、導電体４１６ａ１又は導電体４１６ａ２と、の間のリーク電流を低減することができる。なぜなら、トランジスタ１０００は、バリア膜４１７ａ１又はバリア膜４１７ａ２を有している分、導電体４０４＿１と、導電体４１６ａ１又は導電体４１６ａ２との間の膜厚が厚いためである。
【０１９０】
導電体３１０＿１は、絶縁体３０１に形成された開口に設けられている。絶縁体３０１の開口の内壁に接して導電体３１０ａ１が形成され、さらに内側に導電体３１０ｂ１が形成されている。ここで、導電体３１０ａ１及び導電体３１０ｂ１の上面の高さと、絶縁体３０１の上面の高さは同程度にできる。導電体３１０＿１は、第２のゲート電極としての機能を有する。また、導電体３１０＿１は、酸素の透過を抑制する機能を有する導電体を含む多層膜とすることもできる。例えば、導電体３１０ａ１を、酸素の透過を抑制する機能を有する導電体とすることで、導電体３１０ｂ１の酸化による導電率の低下を防ぐことができる。
【０１９１】
絶縁体３０２、絶縁体３０３、及び絶縁体４０２は、第２のゲート絶縁体としての機能を有する。第２のゲート電極としての機能を有する導電体３１０＿１へ印加する電位によって、トランジスタ１０００のＶｔｈを制御することができる。
【０１９２】
＜トランジスタの構成例２＞
本発明の一態様に係るトランジスタＭ０又はトランジスタＭ１には、上述したトランジスタ１０００の構成を適用することができる。トランジスタ１０００の構成は、トランジスタＭ０に対して適用してもよいし、トランジスタＭ１に対して適用してもよい。又は、トランジスタＭ０とトランジスタＭ１の双方に対して適用してもよい。しかしながら、実施の形態１で説明したように、トランジスタＭ０及びトランジスタＭ１は、本発明の一態様にかかる半導体装置１０又は半導体装置２０において、それぞれ異なる役割を担う。そのため、トランジスタＭ０及びトランジスタＭ１には、それぞれの役割に適した構成を有するトランジスタを用いることが好ましい。特に、トランジスタＭ１については、トランジスタＭ０よりもＶｔｈが大きいことや、チャージトラップ層への電子注入時に第２のゲートから印加される電位に対する耐性など、トランジスタＭ０には無い特徴が求められる。そこで、以下では、主にトランジスタＭ１へ適用することが好ましい、トランジスタ２０００の構成例について説明する。なお、以下では、トランジスタ２０００を、上述したトランジスタ１０００と同様に、基板４００及び絶縁体４０１上に作製した場合について説明するが、本発明の一態様はこの限りではない。トランジスタ１０００とトランジスタ２０００を、それぞれ、同一基板内の別の層に作製してもよい。
【０１９３】
図１２（Ａ）は、トランジスタ２０００の上面図である。図１２（Ｂ）は、図１２（Ａ）にＢ１−Ｂ２の一点鎖線で示す部位の断面図であり、トランジスタ２０００のチャネル長方向の断面図である。また、図１２（Ｃ）は、図１２（Ａ）にＢ３−Ｂ４の一点鎖線で示す部位の断面図であり、トランジスタ２０００のチャネル幅方向の断面図である。図１２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０１９４】
トランジスタ２０００は、基板４００上に配置されており、基板４００とトランジスタ２０００との間には、絶縁体４０１が配置される。また、トランジスタ２０００上には、絶縁体４１０と、絶縁体４１０上の絶縁体４２０と、が配置される。
【０１９５】
トランジスタ２０００は、絶縁体４０１上の導電体３１０＿２及び絶縁体３０１と、導電体３１０＿２上及び絶縁体３０１上の絶縁体３０２と、絶縁体３０２上の絶縁体３０３と、絶縁体３０３上の絶縁体４０２と、絶縁体４０２上の酸化物４０６ａ２及び酸化物４０６ａ３と、酸化物４０６ａ２上の酸化物４０６ｂ２及び酸化物４０６ａ３上の酸化物４０６ｂ３と、酸化物４０６ｂ２の上面と接する領域を有する導電体４１６ｂ１と、酸化物４０６ｂ３の上面と接する領域を有する導電体４１６ｂ２と、導電体４１６ｂ１上のバリア膜４１７ｂ１と、導電体４１６ｂ２上のバリア膜４１７ｂ２と、導電体４１６ｂ１の側面、導電体４１６ｂ２の側面、酸化物４０６ｂ２の上面及び側面、酸化物４０６ｂ３の上面及び側面、酸化物４０６ａ２の側面、酸化物４０６ａ３の側面と接する領域を有する酸化物４０６ｃ２と、酸化物４０６ｃ２上の絶縁体４１２ａ２と、絶縁体４１２ａ２上の導電体４０４＿２と、導電体４０４＿２上の絶縁体４１８ａ２と、を有する。また、絶縁体３０１は、開口部を有していて、開口部内に導電体３１０ａ２及び導電体３１０ｂ２が配置される。
【０１９６】
トランジスタ２０００において、導電体４０４＿２は第１のゲート電極としての機能を有する。また、導電体４０４＿２は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば、酸素の透過を抑制する機能を有する導電体を下層に成膜することで導電体４０４＿２の酸化を防ぐことができる。又は、導電体４０４＿２が酸化耐性を有する金属を有することが好ましい。又は、酸化物導電体などを用いてもよい。絶縁体４１２ａ２は第１のゲート絶縁体としての機能を有する。
【０１９７】
また、導電体４１６ｂ１及び導電体４１６ｂ２は、ソース電極又はドレイン電極としての機能を有する。また、導電体４１６ｂ１及び導電体４１６ｂ２は、酸素の透過を抑制する機能を有する導電体と積層構造とすることができる。例えば、酸素の透過を抑制する機能を有する導電体を上層に成膜することで、導電体４１６ｂ１及び導電体４１６ｂ２の酸化を防ぐことができる。又は、導電体４１６ｂ１及び導電体４１６ｂ２が、酸化耐性を有する金属を有することが好ましい。又は、酸化物導電体などを用いてもよい。
【０１９８】
また、バリア膜４１７ｂ１及びバリア膜４１７ｂ２は、水素などの不純物及び酸素の透過を抑制する機能を有する。バリア膜４１７ｂ１は、導電体４１６ｂ１上にあって、導電体４１６ｂ１への酸素の拡散を防止する。バリア膜４１７ｂ２は、導電体４１６ｂ２上にあって、導電体４１６ｂ２への酸素の拡散を防止する。
【０１９９】
トランジスタ２０００は、図１２（Ｂ）に示すように、酸化物４０６ａ２、酸化物４０６ｂ２及び導電体４１６ｂ１を含む層と、酸化物４０６ａ３、酸化物４０６ｂ３及び導電体４１６ｂ２を含む層とは、絶縁体４０２の上面の一部と、酸化物４０６ｃ２とが接する領域を挟むように配置されている。ここで、酸化物４０６ａ２、酸化物４０６ｂ２及び導電体４１６ｂ１を含む層と、酸化物４０６ａ３、酸化物４０６ｂ３及び導電体４１６ｂ２を含む層とが、互いに向かい合う側面を一方の側面、それぞれの層とが、向かい合わない側面、すなわち、一方の側面の反対側の側面を他方の側面と呼ぶことにする。
【０２００】
酸化物４０６ｃ２は、導電体４１６ｂ１の一方の側面及び導電体４１６ｂ２の一方の側面と接する領域を有する。さらに、酸化物４０６ｃ２は、酸化物４０６ｂ２の上面の一部と一方の側面、酸化物４０６ｂ３の上面の一部と一方の側面、酸化物４０６ａ２の一方の側面及び酸化物４０６ａ３の一方の側面と接する領域も有する。つまり、一方の側面は、導電体４１６ｂ１及び導電体４１６ｂ２が、酸化物４０６ｂ２及び酸化物４０６ｂ３より後退し、階段状の形状を有する。このような階段状の形状を有することによって、導電体４１６ｂ１、導電体４１６ｂ２、酸化物４０６ｂ２、酸化物４０６ｂ３、酸化物４０６ａ２、及び酸化物４０６ａ３に対する酸化物４０６ｃ２の被覆性が高まるため、好適である。また、他方の側面は、酸化物４０６ａ２、酸化物４０６ｂ２及び導電体４１６ｂ１と、酸化物４０６ａ３、酸化物４０６ｂ３及び導電体４１６ｂ２と、は概ね一致した形状を有する。つまり、他方の側面は、面一の形状を有する。
【０２０１】
トランジスタ２０００において、酸化物４０６ｃ２は、チャネル形成領域を有する。そのため、トランジスタ２０００は、導電体４０４＿２に印加する電位によって、酸化物４０６ｃ２の抵抗を制御することができる。すなわち、導電体４０４＿２に印加する電位によって、導電体４１６ｂ１と導電体４１６ｂ２との間の導通・非導通（トランジスタ２０００のオン・オフ）を制御することができる。
【０２０２】
トランジスタ２０００は、酸化物４０６ｃ２にチャネル形成領域を有する。これに対して、トランジスタ１０００では、上述したように、それぞれ等しいか、又は近傍の組成の酸化物である酸化物４０６ｂ１及び酸化物４０６ｃ１の２層にチャネル形成領域を有する。ここで、酸化物４０６ｃ１と酸化物ｃ２とは、いずれも酸化物４０６ｃを加工して形成するため（別途、後述する。）、トランジスタ２０００のチャネル形成領域を有する酸化物（酸化物４０６ｃ２）と、トランジスタ１０００のチャネル形成領域を有する酸化物（酸化物４０６ｂ１及び酸化物４０６ｃ１）とは、ほぼ等しい組成からなる酸化物であり、その膜厚のみが異なると言ってもよい（トランジスタ２０００のほうが、トランジスタ１０００よりも、チャネル形成領域を有する酸化物の膜厚が薄い。）。そのため、トランジスタ１０００とトランジスタ２０００とは、それぞれ異なる電気特性を有する。具体的には、トランジスタ２０００のほうが、トランジスタ１０００よりもＶｔｈが大きく、低いオフ電流を有することができる。
【０２０３】
酸化物４０６ａ２及び酸化物４０６ａ３は、いずれも酸化物４０６ａを加工して形成するため（別途、後述する。）、同じ組成の金属酸化物である。同様に、酸化物４０６ｂ２及び酸化物４０６ｂ３は、いずれも酸化物４０６ｂを加工して形成するため（別途、後述する。）、同じ組成の金属酸化物である。
【０２０４】
なお、酸化物４０６ｂ２、酸化物４０６ｂ３、及び酸化物４０６ｃ２に用いるＩｎ−Ｍ−Ｚｎ酸化物は、それぞれ、Ｉｎのほうが元素Ｍより多くの原子を含むことが好ましい。
【０２０５】
ここで、酸化物４０６ｂ２及び酸化物４０６ｂ３と、酸化物４０６ｃ２とを、等しいか、又は近傍の組成とすることで、酸化物４０６ｂ２及び酸化物４０６ｂ３の電子親和力と、酸化物４０６ｃ２の電子親和力とは、等しいか、差が小さくなる。したがって、酸化物４０６ｂ２と、酸化物４０６ｃ２との界面準位密度、及び酸化物４０６ｂ３と、酸化物４０６ｃ２との界面準位密度を低減することができる。当該界面準位密度を低減することで、トランジスタ２０００の信頼性を向上させることができる。酸化物４０６ｂ２及び酸化物４０６ｂ３のＥｃと、酸化物４０６ｃ２のＥｃとの差は小さい方が好ましく、０ｅＶ以上０．１５ｅＶ以下、より好ましくは、０ｅＶ以上０．０７ｅＶ以下とする。
【０２０６】
また、トランジスタ２０００は、第１のゲート電極としての機能を有する導電体４０４＿２と、ソース電極又はドレイン電極としての機能を有する導電体４１６ｂ１及び導電体４１６ｂ２とは、重なる領域を有することで、導電体４０４＿２と、導電体４１６ｂ１と、で形成される寄生容量、及び、導電体４０４＿２と、導電体４１６ｂ２と、で形成される寄生容量を有する。
【０２０７】
トランジスタ２０００は、導電体４０４＿２と導電体４１６ｂ１との間に、絶縁体４１２ａ２、酸化物４０６ｃ２に加えて、バリア膜４１７ｂ１を有している。そのため、導電体４０４＿２と導電体４１６ｂ１との間の膜厚が厚くなり、その分だけ、導電体４０４＿２と導電体４１６ｂ１との間の寄生容量を小さくすることができる。同様に、導電体４０４＿２と導電体４１６ｂ２との間に、絶縁体４１２ａ２、酸化物４０６ｃ２に加えて、バリア膜４１７ｂ２を有していることで、導電体４０４＿２と導電体４１６ｂ２との間の寄生容量を小さくすることができる。このため、トランジスタ２０００は、当該寄生容量が周波数特性に与える悪影響（遅延等）を低減することができる。
【０２０８】
また、トランジスタ２０００を上記の構成とすることで、トランジスタ２０００の動作時、例えば、導電体４０４と、導電体４１６ａ１又は導電体４１６ａ２との間に電位差が生じた時に、導電体４０４と、導電体４１６ａ１又は導電体４１６ａ２と、の間のリーク電流を低減することができる。なぜなら、トランジスタ２０００は、バリア膜４１７ｂ１又はバリア膜４１７ｂ２を有している分、導電体４０４＿２と、導電体４１６ｂ１又は導電体４１６ｂ２との間の膜厚が厚いためである。
【０２０９】
また、導電体３１０＿２は、第２のゲート電極としての機能を有する。導電体３１０ａ２は、導電性バリア膜としての機能を有する。導電体３１０ａ２は、導電体３１０ｂ２の底面及び側面を包む様に配置することによって、導電体３１０ｂ２の酸化を防止することができる。
【０２１０】
また、本発明の一態様に係るトランジスタ２０００は、チャージトラップ層への電子注入・保持を行うことができるが、図３（Ａ）及び図５（Ａ）で例示したように、チャージトラップ層への電子注入を行うために、第２のゲート電極（導電体３１０＿２）からチャージトラップ層に強い正電位を印加する場合がある。
【０２１１】
トランジスタ１０００では、第１のゲート電極（導電体４０４＿１）と第２のゲート電極（導電体３１０＿２）との間の膜構成が、図１１（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面方向で異なり、酸化物４０６ａ１、酸化物４０６ｂ１、導電膜４１６ａ１（導電膜４１６ａ２）、及びバリア膜４１７ａ１（導電膜４１７ａ２）を有さない領域の膜厚が最も薄くなっている（図１１（Ｃ）参照。）。当該領域は、両ゲート電極間に絶縁体３０２、絶縁体３０３、絶縁体４０２、酸化物４０６ｃ１、及び絶縁体４１２ａ１のみを有する。したがって、例えば、トランジスタ１０００のチャージトラップ層に、電子注入のための電位印加を行った場合、上記領域において強い電荷集中が生じ、当該領域にて絶縁耐圧破壊を誘発する可能性がある。
【０２１２】
一方、トランジスタ２０００では、第１のゲート電極（導電体４０４＿２）と第２のゲート電極（導電体３１０＿２）との間の膜構成が、図１２（Ａ）にＢ３−Ｂ４の一点鎖線で示す部位の断面方向で同一であり、絶縁体３０２、絶縁体３０３、絶縁体４０２、酸化物４０６ｃ２、ソース電極又はドレイン電極としての機能を有する導電体４１６ｂ１、バリア膜４１７ｂ１、絶縁体４１２ａ２、及び第１のゲート電極としての機能を有する導電体４０４＿２と、を有している（図１２（Ｃ）参照。）。
【０２１３】
また、トランジスタ２０００は、第１のゲート電極としての機能を有する導電体４０４＿２とソース電極又はドレイン電極としての機能を有する導電体４１６ｂ１とが重なる領域において、第２のゲート電極としての機能を有する導電体３１０＿２のチャネル幅方向の長さが、導電体４１６ｂ１のチャネル幅方向の長さよりも短い。同様に、第１のゲート電極としての機能を有する導電体４０４＿２とソース電極又はドレイン電極としての機能を有する導電体４１６ｂ２とが重なる領域において、第２のゲート電極としての機能を有する導電体３１０＿２のチャネル幅方向の長さが、導電体４１６ｂ２のチャネル幅方向の長さよりも短い（図１２（Ａ）及び図１２（Ｃ）参照。）。そのため、トランジスタ２０００では、第２のゲート電極（導電体３１０＿２）に強い電位を印加した場合であっても、上面視（図１２（Ａ）参照。）で導電体４１６ｂ１又は導電体４１６ｂ２が存在する領域については、導電体４１６ｂ１又は導電体４１６ｂ２による電界遮蔽の影響で、第１のゲート電極（導電体４０４＿２）と第２のゲート電極（導電体３１０＿２）との間に強い電界集中が生じることが無い。
【０２１４】
また、トランジスタ１０００は、上面視において、第２のゲート電極（導電体３１０＿１）の全ての領域が第１のゲート電極（導電体４０４＿１）と重なるのに対して（図１１（Ａ）参照。）、トランジスタ２０００は、上面視において、第２のゲート電極（導電体３１０＿２）の一部の領域しか第１のゲート電極（導電体４０４＿２）と重ならない（図１２（Ａ）参照。）。そのため、本発明の一態様に係るトランジスタ２０００は、図１１（Ａ）に示すトランジスタ１０００のような第２のゲート電極の配置にした場合に比べて、チャージトラップ層への電子注入時に第２のゲート電極から印加される電位に対して、良好な絶縁耐圧破壊耐性を有することができる。
【０２１５】
絶縁体３０２、絶縁体３０３、及び絶縁体４０２は、チャージトラップ層としての機能を有する。第２のゲート電極としての機能を有する導電体３１０＿２が所望の電位を印加することによって、チャージトラップ層へ電子を注入し、当該チャージトラップ層にて保持することができる（詳細については、別途、後述する。）。
【０２１６】
また、絶縁体３０２、絶縁体３０３、及び絶縁体４０２は、第２のゲート絶縁体としての機能も有する。第２のゲート電極としての機能を有する導電体３１０＿２が印加する電位によって、トランジスタ２０００のＶｔｈを制御することができる。
【０２１７】
なお、上述したように、絶縁体３０２、絶縁体３０３、及び絶縁体４０２は、トランジスタ１０００の第２のゲート絶縁体又はチャージトラップ層としての機能も有する。本実施の形態では、トランジスタ１０００とトランジスタ２０００を同一層上に作製する例を示しているため、絶縁体３０２、絶縁体３０３、及び絶縁体４０２は、トランジスタ１０００とトランジスタ２０００の双方の第２のゲート絶縁体又はチャージトラップ層として機能させることができる。このように、異なる形状のトランジスタを同一層上に作製すると、各トランジスタにかかる作製工程数を削減することができるため好ましい。トランジスタ１０００及びトランジスタ２０００の、同一層上での作製方法例の詳細については、別途、後述する。
【０２１８】
＜トランジスタの構成要素＞
以下では、上で説明したトランジスタ１０００又はトランジスタ２０００に適用できる各構成要素について、詳細を説明する。
【０２１９】
〔基板〕
基板４００としては、例えば、絶縁体基板、半導体基板又は導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、又は炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。又は、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体又は半導体が設けられた基板、半導体基板に導電体又は絶縁体が設けられた基板、導電体基板に半導体又は絶縁体が設けられた基板などがある。又は、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【０２２０】
また、基板４００として、可撓性基板を用いてもよい。なお、可撓性基板上にトランジスタを設ける方法としては、非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離し、可撓性基板である基板４００に転置する方法もある。その場合には、非可撓性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板４００として、繊維を編み込んだシート、フィルム又は箔などを用いてもよい。また、基板４００が伸縮性を有していてもよい。また、基板４００は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有していてもよい。又は、元の形状に戻らない性質を有していてもよい。基板４００は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板４００を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板４００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板４００上の半導体装置に加わる衝撃などを緩和することができる。すなわち、丈夫な半導体装置を提供することができる。
【０２２１】
可撓性基板である基板４００としては、例えば、金属、合金、樹脂又はガラス、若しくはそれらの繊維などを用いることができる。可撓性基板である基板４００は、線膨張率が低いほど環境による変形が抑制されて好ましい。可撓性基板である基板４００としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、又は１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板である基板４００として好適である。
【０２２２】
〔絶縁体〕
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
【０２２３】
トランジスタを、水素などの不純物及び酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば、絶縁体３０３、絶縁体４０１、絶縁体４１８ａ１（絶縁体４１８ａ２）、及び絶縁体４２０として、水素などの不純物及び酸素の透過を抑制する機能を有する絶縁体を用いればよい。
【０２２４】
水素などの不純物及び酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム又はタンタルを含む絶縁体を、単層で、又は積層で用いればよい。
【０２２５】
また、例えば、絶縁体３０３、絶縁体４０１、絶縁体４１８ａ１（絶縁体４１８ａ２）、及び絶縁体４２０としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム又は酸化タンタルなどの金属酸化物、窒化酸化シリコン又は窒化シリコンなどを用いればよい。なお、絶縁体３０３、絶縁体４０１、絶縁体４１８ａ１（絶縁体４１８ａ２）、及び絶縁体４２０は、酸化アルミニウムを有することが好ましい。
【０２２６】
また、例えば、絶縁体４２０をスパッタリング法によって、酸素を有するプラズマを用いて成膜すると、絶縁体４１０を介して、酸化物の下地層となる絶縁体４０２へ酸素を添加することができる。これにより、トランジスタのチャネル形成領域を有する酸化物に効率良く酸素を供給することができる。
【０２２７】
絶縁体３０１、絶縁体３０２、絶縁体４０２、及び絶縁体４１２ａ１（絶縁体４１２ａ２）としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム又はタンタルを含む絶縁体を、単層で、又は積層で用いればよい。例えば、絶縁体３０１、絶縁体３０２、絶縁体４０２、及び絶縁体４１２ａ１（絶縁体４１２ａ２）としては、酸化シリコン、酸化窒化シリコン又は、窒化シリコンを有することが好ましい。
【０２２８】
特に、絶縁体４０２及び絶縁体４１２ａ１（絶縁体４１２ａ２）は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体４０２及び絶縁体４１２ａ１（絶縁体４１２ａ２）は、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウム及びハフニウムを有する酸化物、アルミニウム及びハフニウムを有する酸化窒化物、シリコン及びハフニウムを有する酸化物、シリコン及びハフニウムを有する酸化窒化物又はシリコン及びハフニウムを有する窒化物などを有することが好ましい。又は、絶縁体４０２及び絶縁体４１２ａ１（絶縁体４１２ａ２）は、酸化シリコン又は酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、絶縁体４０２及び絶縁体４１２ａ１（絶縁体４１２ａ２）において、酸化アルミニウム、酸化ガリウム又は酸化ハフニウムを酸化物４０６ａ１及び酸化物４０６ｃ１（酸化物４０６ｃ２）と接する構造とすることで、酸化シリコン又は酸化窒化シリコンに含まれるシリコンが、酸化物４０６ａ１及び酸化物４０６ｃ１（酸化物４０６ｃ２）に混入することを抑制することができる。また、例えば、絶縁体４０２及び絶縁体４１２ａ１（絶縁体４１２ａ２）において、酸化シリコン又は酸化窒化シリコンを酸化物４０６ａ１及び酸化物４０６ｃ１（酸化物４０６ｃ２）と接する構造とすることで、酸化アルミニウム、酸化ガリウム又は酸化ハフニウムと、酸化シリコン又は酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。当該トラップセンターは、電子を捕獲することでトランジスタのＶｔｈをプラス方向に変動させることができる場合がある。
【０２２９】
絶縁体４１０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン又は樹脂などを有することが好ましい。又は、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン又は空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート又はアクリルなどがある。
【０２３０】
バリア膜４１７ａ１（バリア膜４１７ｂ１）及びバリア膜４１７ａ２（バリア膜４１７ｂ２）としては、水素などの不純物及び酸素の透過を抑制する機能を有する絶縁体を用いればよい。バリア膜４１７ａ１（バリア膜４１７ｂ１）及びバリア膜４１７ａ２（バリア膜４１７ｂ２）によって、絶縁体４１０中の過剰酸素が、導電体４１６ａ１（導電体４１６ｂ１）、導電体４１６ａ２（導電体４１６ｂ２）へ拡散することを防止することができる。これにより、トランジスタのソース電極又はドレイン電極としての機能を有する導電体４１６ａ１（導電体４１６ｂ１）及び導電体４１６ａ２（導電体４１６ｂ２）が酸化し、導電率が上昇するのを抑制することができる。
【０２３１】
バリア膜４１７ａ１（バリア膜４１７ｂ１）及びバリア膜４１７ａ２（バリア膜４１７ｂ２）としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム又は酸化タンタルなどの金属酸化物、窒化酸化シリコン又は窒化シリコンなどを用いればよい。
【０２３２】
ところで、実施の形態１で説明したように、本発明の一態様のトランジスタＭ０又はトランジスタＭ１は、チャネル形成領域を有する酸化物と第２のゲートとの間に、電荷（電子）を保持するチャージトラップ層を有することができる。トランジスタ１０００（トランジスタ２０００）の場合、チャネル形成領域を有する酸化物は、酸化物４０６ｂ１又は酸化物４０６ｃ１（酸化物４０６ｃ２）に相当し、第２のゲート電極は、導電体３１０ａ１（導電体３１０ａ２）及び導電体３１０ｂ１（導電体３１０ｂ２）に相当する。そして、チャージトラップ層は、絶縁体３０２又は絶縁体３０３又は絶縁体４０２に相当する。以下では、チャージトラップ層への電荷注入・保持のメカニズムについて説明する。
【０２３３】
図１４（Ａ）は、本発明の一態様に係るトランジスタ（トランジスタ１０００又はトランジスタ２０００）を、以下の説明に必要な要素だけ残して簡略化した模式図である。図１４（Ａ）に示す符号については、図１２で示すトランジスタ２０００の符号に対応している。なお、図１４（Ａ）では、絶縁体３０２、絶縁体３０３、及び絶縁体４０２の３層積層でチャージトラップ層を形成している例を示している。
【０２３４】
図１４（Ｂ）に、図１４（Ａ）に示すトランジスタの点Ａから点Ｂにかけてのバンド図の例を示す。図１４（Ｂ）において、Ｅｃは伝導帯下端のエネルギー、Ｅｖは価電子帯上端のエネルギーを示す。図１４（Ｂ）は、トランジスタの第２のゲート電極としての機能を有する導電体３１０＿２の電位が、ソース電極又はドレイン電極（いずれも図示せず。）の電位と同じである場合のバンド図を示している。
【０２３５】
この例では、絶縁体３０２及び絶縁体４０２の電子親和力は、絶縁体３０３の電子親和力よりも小さい。また、絶縁体３０２及び絶縁体４０２のバンドギャップは、絶縁体３０３のバンドギャップよりも大きい。本発明の一態様に係るチャージトラップ層（絶縁体３０２、絶縁体３０３、及び絶縁体４０２）は、例えば、絶縁体３０２及び絶縁体４０２に、酸化シリコンや酸化窒化シリコンを用い、絶縁体３０３に酸化アルミニウムや酸化ハフニウムを用いることで、上記のようなバンド構成とすることができる。
【０２３６】
絶縁体３０２又は／及び絶縁体４０２と絶縁体３０３との界面、又は／及び、絶縁体３０３の内部に電子捕獲準位１０６が存在する。ここで、トランジスタの第２のゲート電極としての機能を有する導電体３１０＿２に所望の大きさの正電位を印加し、ソース電極又はドレイン電極の電位よりも高くすると、図１４（Ｂ）に示すバンド図が、図１４（Ｃ）に示すように変形する。すなわち、正電位を印加した導電体３０２のバンドが下がり、これに引きずられる形で、絶縁体３０２、絶縁体３０３、絶縁体４０２、及び酸化物４０６ｃ２のバンドがひずんだ形状を呈する。
【０２３７】
なお、このとき、トランジスタの第１のゲート電極としての機能を有する導電体４０４＿２は、ソース電極又はドレイン電極の電位と同じであることが好ましい。酸化物４０６ｃ２に存在する電子１０７は、より電位の高い導電体３１０の方向に移動しようとする。そして、酸化物４０６ｃ２から導電体３１０の方向に移動した電子１０７のいくらかは、電子捕獲準位１０６に捕獲される。
【０２３８】
電子１０７が、絶縁体４０２の障壁を越えて、絶縁体３０３に達するには、いくつかの過程が考えられる。第１は、トンネル効果によるものである。トンネル効果は、絶縁体４０２が薄いほど顕著となる。ただし、この場合、電子捕獲準位１０６に捕獲された電子が、トンネル効果により、再度、流失してしまうことがある。
【０２３９】
なお、トランジスタの第２のゲート電極としての機能を有する導電体３１０＿２に適切な大きさの電位を印加することで、絶縁体４０２が比較的厚い場合でも、トンネル効果（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネル効果）を発現させることができる。Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネル効果の場合には、導電体３１０＿２と酸化物４０６ｃ２の間にかかる電界が強くなることで、急激にトンネル電流が増加する。
【０２４０】
第２は、電子１０７が、絶縁体４０２中の欠陥準位等のバンドギャップ中の捕獲準位をホッピングしながら、絶縁体３０３に到達するものである。これは、Ｐｏｏｌｅ−Ｆｒｅｎｋｅｌ伝導といわれる伝導機構であり、絶対温度が高いほど、捕獲準位が浅いほど、顕著に発現しやすい。
【０２４１】
第３は、熱的な励起によって、電子１０７が、絶縁体４０２の障壁を越えるものである。酸化物４０６ｃ２に存在する電子の分布はフェルミ・ディラック分布にしたがい、一般的には、エネルギーの高い電子の比率は、高温であるほど多くなる。例えば、フェルミ準位から３ｅＶだけ高いエネルギーを有する電子の３００Ｋ（２７℃）での密度を１としたとき、４５０Ｋ（１７７℃）では、６×１０１６、６００Ｋ（３２７℃）では、１．５×１０２５、７５０Ｋ（４７７℃）では、１．６×１０３０となる。
【０２４２】
以上のように、電子１０７が、絶縁体４０２の障壁を越えて導電体３１０＿２に向かって移動する過程は、上記の３つの過程と、それらの組み合わせで生じている。特に、第２の過程及び第３の過程は、温度が高いほど顕著に発現しやすい。
【０２４３】
なお、電子捕獲準位１０６に捕獲された電子は、チャージトラップ層（絶縁体３０２、絶縁体３０３、及び絶縁体４０２）できちんと保持され、流失しないことが求められる。そのため、絶縁体３０２及び絶縁体４０２の厚さが、上述したトンネル効果が問題とならない程度の厚さであることが好ましい。例えば、物理的な厚さが１ｎｍより大きいことが好ましい。
【０２４４】
以上のようにして、本発明の一態様のトランジスタＭ０又はトランジスタＭ１が有するチャージトラップ層は、第２のゲートからの所望の電位印加によって、電子を注入し、保持することができる。
【０２４５】
実際に、チャージトラップ層を有するトランジスタに対して、チャージトラップ層への電子注入・保持を行い、Ｖｔｈをプラスシフトさせたデータを図１５に示す。使用したトランジスタのサイズは、チャネル長（Ｌ）が６０ｎｍ、チャネル幅（Ｗ）が５０ｎｍであり、当該トランジスタの第２のゲートからチャージトラップ層に＋４４Ｖの電位を室温で２秒間印加した際の、Ｖｔｈの変化をモニターした。
【０２４６】
図１５（Ａ）は、チャージトラップ層への電子注入開始前を０ｓｅｃとして、電子注入開始からそれぞれ０．４ｓｅｃ後、０．８ｓｅｃ後、１．２ｓｅｃ後、１．６ｓｅｃ後、２．０ｓｅｃ後における、上記トランジスタのＶｇ−Ｉｄ特性を重ね書きしたものである。ここで、Ｖｇはトランジスタの第１のゲートの電位、Ｉｄはトランジスタのドレイン電流である。なお、Ｖｇ−Ｉｄ特性測定時において、トランジスタのドレイン電位（Ｖｄ）は＋１．８Ｖとした。また、図１５（Ｂ）は、図１５（Ａ）のトランジスタの各Ｖｇ−Ｉｄ特性におけるＶｔｈの、チャージトラップ層への電子注入時間依存性を示したグラフであり、縦軸はトランジスタのＶｔｈ、横軸はチャージトラップ層への電子注入時間を示している。図１５（Ａ）及び図１５（Ｂ）が示すように、チャージトラップ層への電子注入時間が長いほど、トランジスタのＶｇ−Ｉｄ特性がプラスシフトしていくのが確認できる。これは、チャージトラップ層への電子注入時間が長いほど、チャージトラップ層へ注入される電荷（電子）量が多くなるためである。このように、チャージトラップ層による電子注入・保持は、トランジスタのＶｔｈを制御するための有効な手段であるといえる。
【０２４７】
〔導電体〕
導電体４０４ａ１（導電体４０４ａ２）、導電体４０４ｂ１（導電体４０４ｂ２）、導電体３１０ａ１（導電体３１０ａ２）、導電体３１０ｂ１（導電体３１０ｂ２）、導電体４１６ａ１（導電体４１６ｂ１）及び導電体４１６ａ２（導電体４１６ｂ２）としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０２４８】
また、酸化物４０６ａ１、酸化物４０６ｂ１、及び酸化物４０６ｃ１（酸化物４０６ａ２、酸化物４０６ａ３、酸化物４０６ｂ２、酸化物４０６ｂ３、及び酸化物４０６ｃ２）に適用可能な酸化物に含まれる、金属元素及び酸素を含む導電性材料を用いてもよい。また、前述した金属元素及び窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、酸化物４０６ａ１、酸化物４０６ｂ１、及び酸化物４０６ｃ１（酸化物４０６ａ２、酸化物４０６ａ３、酸化物４０６ｂ２、酸化物４０６ｂ３、及び酸化物４０６ｃ２）に含まれる水素を捕獲することができる場合がある。又は、外方の絶縁体などから侵入する水素を捕獲することができる場合がある。
【０２４９】
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
【０２５０】
なお、トランジスタのチャネル形成領域に酸化物を用いる場合は、ゲート電極として、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料を、チャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素が、チャネル形成領域に供給されやすくなる。
【０２５１】
〔酸化物〕
酸化物４０６ａ１、酸化物４０６ｂ１、及び酸化物４０６ｃ１（酸化物４０６ａ２、酸化物４０６ａ３、酸化物４０６ｂ２、酸化物４０６ｂ３、及び酸化物４０６ｃ２）としては、金属酸化物を用いることが好ましい。ただし、酸化物４０６ａ１、酸化物４０６ｂ１、及び酸化物４０６ｃ１（酸化物４０６ａ２、酸化物４０６ａ３、酸化物４０６ｂ２、酸化物４０６ｂ３、及び酸化物４０６ｃ２）の代わりに、シリコン（歪シリコン含む。）、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム又は有機半導体などを用いても構わない場合がある。以下では、本発明の一態様に係る酸化物４０６ａ１、酸化物４０６ｂ１、及び酸化物４０６ｃ１（酸化物４０６ａ２、酸化物４０６ａ３、酸化物４０６ｂ２、酸化物４０６ｂ３、及び酸化物４０６ｃ２）に用いることが好ましい、金属酸化物について説明する。
【０２５２】
金属酸化物は、少なくともインジウム又は亜鉛を含むことが好ましい。特に、インジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム又はスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種が含まれていてもよい。
【０２５３】
ここでは、金属酸化物が、インジウム、元素Ｍ及び亜鉛を有するＩｎＭＺｎＯである場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム又はスズなどとする。その他の元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０２５４】
上記金属酸化物をトランジスタのチャネル形成領域に用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０２５５】
また、トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。金属酸化物膜のキャリア密度を低くするためには、金属酸化物膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性という。例えば、金属酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
【０２５６】
また、高純度真性又は実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０２５７】
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【０２５８】
したがって、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０２５９】
ここで、金属酸化物中における各不純物の影響について説明する。
【０２６０】
金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度と、金属酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２６１】
また、金属酸化物にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属又はアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタは、ノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０２６２】
また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタは、ノーマリーオン特性となりやすい。したがって、当該金属酸化物において、窒素はできる限り低減されていることが好ましい、例えば、金属酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２６３】
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。したがって、水素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタは、ノーマリーオン特性となりやすい。このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０２６４】
不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【０２６５】
以下では、ＣＡＣ−ＯＳについて詳細に説明する。ＣＡＣ−ＯＳは、本発明の一態様に係るトランジスタの金属酸化物が有することのできる機能、又は材料構成の一例である。
【０２６６】
ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、１つあるいはそれ以上の金属元素が偏在し、当該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。
【０２６７】
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、又はインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、又はガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、及びＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、又はＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
【０２６８】
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【０２６９】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、又はＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【０２７０】
上記結晶性の化合物は、単結晶構造、多結晶構造、又はＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
【０２７１】
一方、ＣＡＣ−ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
【０２７２】
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【０２７３】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域とは、明確な境界を観察することが難しい場合がある。
【０２７４】
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に当該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
【０２７５】
ＣＡＣ−ＯＳは、例えば、基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか１つ又は複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば、酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とする。
【０２７６】
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ  ｄｉｆｆｒａｃｔｉｏｎ）測定法の１つであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、及びｃ軸方向の配向は見られないことがわかる。
【０２７７】
また、ＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、当該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、及び断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
【０２７８】
また、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
【０２７９】
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【０２８０】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域が、金属酸化物中にクラウド状に分布することで、当該金属酸化物を用いたトランジスタは、高い電界効果移動度を実現できる。
【０２８１】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、金属酸化物中に分布することで、当該金属酸化物を用いたトランジスタは、リーク電流を抑制し、良好なスイッチング動作を実現できる。
【０２８２】
したがって、ＣＡＣ−ＯＳをトランジスタなどの半導体素子に用いた場合、ＩｎＸ２ＺｎＹ２ＯＺ２、又はＩｎＯＸ１に起因する導電性と、ＧａＯＸ３などに起因する絶縁性とが、相補的に作用することにより、高いオン電流と低いオフ電流の双方を実現することができる。
【０２８３】
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ−ＯＳは、表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、プロセッサ、電子機器などの様々な半導体装置に用いることが最適である。
【０２８４】
＜トランジスタの作製方法＞
以下では、本発明の一態様に係るトランジスタ１０００（図１１参照。）及びトランジスタ２０００（図１２参照。）の作製方法の一例について、図１６乃至図２３を用いて説明する。なお、以下の説明において、トランジスタ１０００は、図１に示す半導体装置１０又は図２に示す半導体装置２０におけるトランジスタＭ０を想定し、トランジスタ２０００は、トランジスタＭ１を想定している。また、以下では、トランジスタ１０００及びトランジスタ２０００を同一層上に作製する場合の例を示す。図１６乃至図２３において、各図の（Ａ）は、図１１（Ａ）に示す一点鎖線Ａ１−Ａ２に対応する断面図である。また、各図の（Ｂ）は、図１１（Ａ）に示す一点鎖線Ａ３−Ａ４に対応する断面図である。また、各図の（Ｃ）は、図１２（Ａ）に示す一点鎖線Ｂ１−Ｂ２に対応する断面図である。各図の（Ｄ）は、図１２（Ａ）に示す一点鎖線Ｂ３−Ｂ４に対応する断面図である。
【０２８５】
まず、基板４００を準備する。
【０２８６】
次に、絶縁体４０１を成膜する。絶縁体４０１の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法又は原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
【０２８７】
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ  ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ  ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ  ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法に分けることができる。
【０２８８】
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【０２８９】
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【０２９０】
ＣＶＤ法及びＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
【０２９１】
ＣＶＤ法及びＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法及びＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法及びＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
【０２９２】
絶縁体４０１は、多層構造としてもよい。例えば、スパッタリング法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、ＡＬＤ法によって酸化アルミニウムを成膜する構造としてもよい。又は、ＡＬＤ法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。
【０２９３】
次に、絶縁体４０１上に絶縁体３０１を成膜する。絶縁体３０１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法ＰＬＤ法又はＡＬＤ法などを用いて行うことができる。
【０２９４】
次に、絶縁体３０１に絶縁体４０１に達する凹部を形成する。溝とは、例えば、穴や開口部なども含まれる。溝の形成はウエットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体４０１は、絶縁体３０１をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体３０１に酸化シリコン膜を用いた場合は、絶縁体４０１は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
【０２９５】
本実施の形態では、絶縁体４０１として、スパッタリング法を用いて酸化アルミニウムを成膜し、当該酸化アルミニウム上に、ＡＬＤ法によって酸化アルミニウムを成膜する。また、絶縁体３０１として、ＣＶＤ法によって酸化シリコンを成膜する。
【０２９６】
溝の形成後に、導電体３１０ａ１及び導電体３１０ａ２となる導電体を成膜する。導電体３１０ａ１及び導電体３１０ａ２となる導電体は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。例えば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。又は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体３１０ａ１及び導電体３１０ａ２となる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法などを用いて行うことができる。
【０２９７】
本実施の形態では、導電体３１０ａ１及び導電体３１０ａ２となる導電体として、スパッタリング法によって窒化タンタルを成膜する。
【０２９８】
次に、導電体３１０ａ１及び導電体３１０とａ２なる導電体上に、導電体３１０ｂ１及び導電体３１０ｂ２となる導電体を成膜する。導電体３１０ｂ１及び導電体３１０ｂ２となる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法などを用いて行うことができる。
【０２９９】
本実施の形態では、導電体３１０ｂ１及び導電体３１０ｂ２となる導電体として、ＣＶＤ法によって窒化チタンを成膜し、当該窒化チタン上にＣＶＤ法によってタングステンを成膜する。
【０３００】
次に、化学的機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を行うことで、絶縁体３０１上の導電体３１０ａ１及び導電体３１０ａ２となる導電体、及び、導電体３１０ｂ１及び導電体３１０ｂ２となる導電体を除去する。その結果、溝部のみに、導電体３１０ａ１、導電体３１０ａ２となる導電体、及び、導電体３１０ｂ１及び導電体３１０ｂ２となる導電体が残存することで、上面が平坦な導電体３１０ａ１、導電体３１０ａ２、導電体３１０ｂ１、及び導電体３１０ｂ２を形成することができる。
【０３０１】
次に、絶縁体３０１上、導電体３１０ａ１上、導電体３１０ａ２上、導電体３１０ｂ１上、及び導電体３１０ｂ２上に絶縁体３０２を成膜する。絶縁体３０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法などを用いて行うことができる。
【０３０２】
次に、絶縁体３０２上に絶縁体３０３を成膜する。絶縁体３０３の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法などを用いて行うことができる。
【０３０３】
次に、絶縁体３０３上に絶縁体４０２を成膜する。絶縁体４０２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法などを用いて行うことができる。
【０３０４】
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。第１の加熱処理は、窒素又は不活性ガス雰囲気、又は酸化性ガスを１０ｐｐｍ以上、１％以上又は１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。又は、第１の加熱処理は、窒素又は不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上又は１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、絶縁体４０２に含まれる水素や水などの不純物を除去することなどができる。又は、第１の加熱処理において、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えば、マイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。又は、基板側にＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体４０２内に導くことができる。又は、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、第１の加熱処理は行わなくてもよい場合がある。
【０３０５】
また、当該加熱処理は、絶縁体３０２成膜後、絶縁体３０３の成膜後、及び絶縁体４０２の成膜後のそれぞれに行うこともできる。当該加熱処理は、第１の加熱処理条件を用いることができるが、絶縁体３０２成膜後の加熱処理は、窒素を含む雰囲気中で行うことが好ましい。
【０３０６】
本実施の形態では、第１の加熱処理として、絶縁体４０２成膜後に窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
【０３０７】
次に、絶縁体４０２上に、酸化物４０６ａと酸化物４０６ｂを順に成膜する。なお、酸化物４０６ａと酸化物４０６ｂは、大気環境にさらさずに連続して成膜することが好ましい。このように成膜することで、酸化物４０６ａ上に大気環境からの不純物又は水分が付着することを防ぐことができ、酸化物４０６ａと酸化物４０６ｂとの界面近傍を清浄に保つことができる。
【０３０８】
酸化物４０６ａと酸化物４０６ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法などを用いて行うことができる。
【０３０９】
例えば、酸化物４０６ａと酸化物４０６ｂの成膜をスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、又は、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。
【０３１０】
特に、酸化物４０６ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体４０２に供給される場合がある。
【０３１１】
なお、スパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
【０３１２】
続いて、酸化物４０６ｂをスパッタリング法で形成する。このとき、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物が形成される。酸素欠乏型の酸化物を用いたトランジスタは、比較的高い電界効果移動度が得られる。
【０３１３】
酸化物４０６ｂに酸素欠乏型の酸化物を用いる場合は、酸化物４０６ａに過剰酸素を含む酸化物を用いることが好ましい。また、酸化物４０６ｂの成膜後に酸素ドープ処理を行ってもよい。
【０３１４】
なお、酸化物を、スパッタリング法により成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される場合がある。例えば、成膜時の基板温度によっては、ターゲットにおける亜鉛（Ｚｎ）の原子数比よりも、膜における亜鉛（Ｚｎ）の原子数比が小さくなる場合がある。
【０３１５】
本実施の形態では、酸化物４０６ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜し、酸化物４０６ｂとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜する。
【０３１６】
次に、第２の加熱処理を行ってもよい。第２の加熱処理は、第１の加熱処理条件を用いることができる。第２の加熱処理によって、酸化物４０６ａ及び酸化物４０６ｂ中の水素や水などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
【０３１７】
次に、酸化物４０６ｂ上に導電体４１６を成膜する。導電体４１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法などを用いて行うことができる。導電体４１６として、導電性を有する酸化物、例えば、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物、又は窒素を含むインジウムガリウム亜鉛酸化物を成膜し、当該酸化物上に、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料、又は、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを成膜してもよい。
【０３１８】
当該酸化物は、酸化物４０６ａ及び酸化物４０６ｂ中の水素を吸収、及び外方から拡散してくる水素を捕獲する機能を有する場合があり、トランジスタ１０００又はトランジスタ２０００の電気特性及び信頼性が向上することがある。又は、当該酸化物の代わりにチタンを用いても、同様の機能を有する場合がある。本実施の形態では、導電体４１６として、窒化タンタルを成膜する。
【０３１９】
次に、導電体４１６上に、後にバリア膜４１７ａ１、バリア膜４１７ａ２、バリア膜４１７ｂ１、及びバリア膜４１７ｂ２となる絶縁体４１７を成膜する。絶縁体４１７の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体４１７として、酸化アルミニウムを成膜する。
【０３２０】
次に、絶縁体４１７上に導電体４１１を成膜する。導電体４１１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体４１１として、窒化タンタルを成膜する（図１６（Ａ）、図１６（Ｂ）、図１６（Ｃ）、及び図１６（Ｄ）参照。）。
【０３２１】
次に、リソグラフィー法によって、導電体４１１及び絶縁体４１７を加工し、導電体４１１ａ、導電体４１１ｂ、絶縁体４１７ａ、及び絶縁体４１７ｂを形成する。当該加工においては、断面形状がテーパー形状を有することが好ましい。当該テーパー角度は、基板底面と平行な面に対して、３０度以上７５度未満、好ましくは３０度以上７０度未満とする。このようなテーパー角度を有することによって、以降の成膜工程における膜の被覆性が向上する。また、当該加工はドライエッチング法を用いることが好ましい。ドライエッチング法による加工は微細加工及び上述のテーパー形状の加工に適している（図１７（Ａ）、図１７（Ｂ）、図１７（Ｃ）、及び図１７（Ｄ）参照。）。
【０３２２】
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去又は残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで、導電体、半導体又は絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することで、レジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば、水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウエットエッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、又はウエットエッチング処理後にドライエッチング処理を行うことができる。
【０３２３】
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。又は平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。又は平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。又は平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。又は高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置などを用いることができる。
【０３２４】
次に、リソグラフィー法によって、レジスト４２１を形成する。このとき、レジスト４２１は、領域４０６Ｗ１及び４０６Ｗ２を覆う様に配置する（図１８（Ａ）、図１８（Ｂ）、図１８（Ｃ）、及び図１８（Ｄ）参照。）。
【０３２５】
次に、レジスト４２１をエッチングマスクとして、導電体４１１ａ、導電体４１１ｂ、絶縁体４１７ａ、絶縁体４１７ｂ、及び導電体４１６をエッチングし、導電体４１１ａ１、導電体４１１ａ２、導電体４１１ｂ１、導電体４１１ｂ２、バリア膜４１７ａ１、バリア膜４１７ａ２、バリア膜４１７ｂ１、バリア膜４１７ｂ２、導電体４１６＿１、導電体４１６＿２、及び導電体４１６＿３を形成する（図１９（Ａ）、図１９（Ｂ）、図１９（Ｃ）及び、図１９（Ｄ）参照。）。
【０３２６】
次に、レジスト４２１を除去し、導電体４１１ａ１、導電体４１１ａ２、導電体４１１ｂ１、導電体４１１ｂ２、導電体４１６＿１の表面が露出している部分、導電体４１６＿２の表面が露出している部分、及び導電体４１６＿３の表面が露出している部分をエッチングマスクとして、酸化物４０６ａ及び酸化物４０６ｂをエッチングし、酸化物４０６ａ１、酸化物４０６ｂ１、酸化物４０６ａ２、酸化物４０６ｂ２、酸化物４０６ａ３、及び酸化物４０６ｂ３を形成する。本実施の形態では、導電体４１１ａ１、導電体４１１ａ２、導電体４１１ｂ１、導電体４１１ｂ２、導電体４１６＿１、導電体４１６＿２、及び導電体４１６＿３として、窒化タンタルを用いるので、窒化タンタルのエッチング速度に対して、酸化物４０６ａ及び酸化物４０６ｂのエッチング速度が速いエッチング条件を用いて加工することが好ましい。具体的には、窒化タンタルのエッチング速度を１とすると、酸化物４０６ａ及び酸化物４０６ｂのエッチング速度は３以上５０以下、好ましくは、５以上３０以下とする（図２０（Ａ）、図２０（Ｂ）、図２０（Ｃ）、及び図２０（Ｄ）参照。）。
【０３２７】
次に、導電体４１１ａ１、導電体４１１ａ２、導電体４１１ｂ１、導電体４１１ｂ２、導電体４１６＿１の表面が露出している部分、導電体４１６＿２の表面が露出している部分（領域４０６Ｗ１）、及び導電体４１６＿３の表面が露出している部分（領域４０６Ｗ２）をエッチングし、導電体４１６ａ１、導電体４１６ａ２、導電体４１６ｂ１、及び導電体４１６ｂ２を形成する。また、導電体４１６＿１の表面が露出している部分がエッチングされることで、酸化物４０６ｂ１の上面の一部が露出し、導電体４１６＿２の表面が露出している部分（領域４０６Ｗ１）がエッチングされることで、酸化物４０６ｂ２の上面の一部が露出し、導電体４１６＿３の表面が露出している部分（領域４０６Ｗ２）がエッチングされることで、酸化物４０６ｂ３の上面の一部が露出する（図２１（Ａ）、図２１（Ｂ）、図２１（Ｃ）、及び図２１（Ｄ）参照。）。
【０３２８】
なお、ここまでのドライエッチング処理によって、エッチングガスに起因した不純物が酸化物４０６ａ１、酸化物４０６ｂ１、酸化物４０６ａ２、酸化物４０６ｂ２、酸化物４０６ａ３、及び酸化物４０６ｂ３などの表面又は内部に付着又は拡散することがある。不純物としては、例えば、フッ素又は塩素などがある。
【０３２９】
上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いたウエット洗浄、プラズマを用いたプラズマ処理又は、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
【０３３０】
ウエット洗浄としては、シュウ酸、リン酸又はフッ化水素酸などを炭酸水又は純水で希釈した水溶液を用いて洗浄処理を行ってもよい。又は、純水又は炭酸水を用いた超音波洗浄を行ってもよい。本実施の形態では、純水又は炭酸水を用いた超音波洗浄を行う。
【０３３１】
次に、第３の加熱処理を行ってもよい。加熱処理の条件は、上述の第１の加熱処理の条件を用いることができる。当該加熱処理によって、上記不純物の濃度を低減させることができる。さらに、酸化物４０６ａ１膜中、酸化物４０６ｂ１膜中、酸化物４０６ａ２膜中、酸化物４０６ｂ２膜中、酸化物４０６ａ３膜中、及び酸化物４０６ｂ３膜中の水分濃度及び水素濃度を低減させることができる。なお、第３の加熱処理は行わなくてもよい場合がある。本実施の形態では、第３の加熱処理は行わない。
【０３３２】
次に、酸化物４０６ｃ１及び酸化物４０６ｃ２となる酸化物４０６ｃ（図示せず。）を成膜する。酸化物４０６ｃの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法などを用いて行うことができる。特に、スパッタリング法を用いて成膜することが好ましい。なお、酸化物４０６ｃとしては、酸化物４０６ｂと同じ組成の酸化物を成膜することが好ましい。酸化物４０６ｂと酸化物４０６ｃとを同じ組成とすることで、酸化物４０６ｂの電子親和力と、酸化物４０６ｃの電子親和力とは、等しいか、電子親和力の差が小さくなる。そのため、酸化物４０６ｂと、酸化物４０６ｃとの界面準位密度を低減することができる。当該界面準位密度を低減することで、トランジスタ１０００のオン電流の低下を防止することができる。
【０３３３】
例えば、酸化物４０６ｃ及び酸化物４０６ｂとして、Ｉｎ−Ｍ−Ｚｎ酸化物を用いる場合、各金属元素の原子数比が、おおよそ等しい膜となるように、成膜することが好ましい。具体的には、スパッタリング法を用いて成膜する場合、各金属元素の原子数比が同じターゲットを用いて成膜するとよい。また、スパッタリングガスとしては、酸素とアルゴンの混合ガスを用いて、スパッタリングガスに含まれる酸素の割合は、０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
【０３３４】
本実施の形態では、本実施の形態では、酸化物４０６ｃとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、スパッタリングガスに含まれる酸素の割合を１００％として成膜する。
【０３３５】
酸化物４０６ｃ１及び酸化物４０６ｃ２となる酸化物４０６ｃを、上記のような条件で成膜することによって、酸化物４０６ａ１、酸化物４０６ｂ１、及び絶縁体４０２に過剰酸素を注入することができて好ましい。
【０３３６】
次に、酸化物４０６ｃ上に、絶縁体４１２ａ１及び絶縁体４１２ａ２となる絶縁体４１２（図示せず。）を成膜する。絶縁体４１２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法などを用いて行うことができる。
【０３３７】
ここで、第４の加熱処理を行うことができる。加熱処理は、第１の加熱処理条件を用いることができる。当該加熱処理によって、絶縁体４１２中の水分濃度及び水素濃度を低減させることができる。なお、第４の加熱処理は行わなくてもよい場合がある。本実施の形態では、第４の加熱処理は行わない。
【０３３８】
次に、絶縁体４１２上に、導電体４０４ａ１及び４０４ａ２となる４０４ａ（図示せず。）を成膜する。導電体４０４ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法などを用いて行うことができる。
【０３３９】
なお、導電体４０４ａの下に、上述の酸化物４０４ｃと同様の条件を用いて成膜した酸化物を有していてもよい。当該酸化物を有することで、絶縁体４１２へ酸素を添加することができる。絶縁体４１２に添加された酸素は過剰酸素となり、その後の加熱処理等によって、酸化物４０６ａ１、酸化物４０６ｂ１、酸化物４０６ｃ１、及び酸化物４０６ｃ２に拡散させることができる。
【０３４０】
次に、当該酸化物上に、導電体をスパッタリング法で成膜することによって、当該酸化物の電気抵抗値を低下させ、導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。当該ＯＣ電極上の導電体上に、さらに導電体をスパッタリング法などによって成膜してもよい。
【０３４１】
本実施の形態では、導電体４０４ａとなる導電体として、スパッタリング法によって窒化チタンを成膜する。
【０３４２】
次に、導電体４０４ａ上に、導電体４０４ｂ１及び導電体４０４ｂ２となる導電体４０４ｂ（図示せず。）を成膜する。導電体４０４ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法などを用いて行うことができる。
【０３４３】
本実施の形態では、導電体４０４ｂとなる導電体として、スパッタリング法によって、タングステンを成膜する。
【０３４４】
ここで、第５の加熱処理を行うことができる。加熱処理は、第１の加熱処理条件を用いることができる。なお、第５の加熱処理は行わなくてもよい場合がある。本実施の形態では、第５の加熱処理は行わない。
【０３４５】
次に、導電体４０４ａ及び導電体４０４ｂをリソグラフィー法によって加工し、導電体４０４ａ１、導電体４０４ｂ１、導電体４０４ａ２、及び導電体４０４ｂ２を形成する。
【０３４６】
次に、絶縁体４１８ａ１及び絶縁体４１８ａ２となる絶縁体４１８ａ（図示せず。）を成膜する。絶縁体４１８ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体４１８ａとして、ＡＬＤ法を用いて酸化アルミニウムを成膜する。ＡＬＤ法を用いることで、導電体４０４ｂ１及び導電体４０４ｂ２の上面及び側面に、ピンホールが少なく、かつ均一な膜厚の酸化アルミニウムを成膜できるので、導電体４０４ｂ１及び導電体４０４ｂ２の酸化を防止することができる。
【０３４７】
次に、絶縁体４１８ａ、絶縁体４１２、及び酸化物４０６ｃをリソグラフィー法によって加工し、絶縁体４１８ａ１、絶縁体４１８ａ２、絶縁体４１２ａ１、絶縁体４１２ａ２、酸化物４０６ｃ１、及び酸化物４０６ｃ２を形成する（図２２（Ａ）、図２２（Ｂ）、図２２（Ｃ）、及び図２２（Ｄ）参照。）。
【０３４８】
ここで、トランジスタ１０００においては、絶縁体４１８ａ１の端部、絶縁体４１２ａ１の端部、及び酸化物４０６ｃ１の端部は面一であり、チャネル長方向においては、バリア膜４１７ａ１上及びバリア膜４１７ａ２上に配置され、チャネル幅方向の一方においては、絶縁体４０２上に配置される。同様にして、トランジスタ２０００においては、絶縁体４１８ａ２の端部、絶縁体４１２ａ２の端部、及び酸化物４０６ｃ２の端部は面一であり、チャネル長方向においては、バリア膜４１７ｂ１上及びバリア膜４１７ｂ２上に配置され、チャネル幅方向の一方においては、絶縁体４０２上に配置される。
【０３４９】
このように、絶縁体４１８ａ、絶縁体４１２、及び酸化物４０６ｃを一括で加工することで、絶縁体４１２と酸化物４０６ｃとの界面にほとんどダメージが入らないため好適である。また、導電体４０４ｂ１及び導電体４０４ｂ２を覆って絶縁体４１８ａ１及び絶縁体４１８ａ２を形成することで、導電体４０４ｂ１及び導電体４０４ｂ２の酸化によって、周囲の過剰酸素が消費されることを防ぐことができる。
【０３５０】
次に、絶縁体４１０を成膜する。絶縁体４１０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法などを用いて行うことができる。又は、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法又はカーテンコーター法などを用いて行うことができる。
【０３５１】
絶縁体４１０は、上面が平坦性を有するように形成してもよい。例えば、絶縁体４１０は、成膜直後に上面が平坦性を有していてもよい。又は、例えば、絶縁体４１０は、成膜後に基板裏面などの基準面と平行になるよう、絶縁体などを上面から除去していくことで、平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。ただし、絶縁体４１０の上面が平坦性を有さなくても構わない。
【０３５２】
次に、絶縁体４１０上に絶縁体４２０を成膜する。絶縁体４２０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法又はＡＬＤ法などを用いて行うことができる（図２３（Ａ）、図２３（Ｂ）、図２３（Ｃ）、及び図２３（Ｄ）参照。）。
【０３５３】
絶縁体４２０としては、例えば、酸素プラズマを用いたスパッタリング法によって酸化アルミニウムを成膜することで、酸素を絶縁体４１０に添加することができる。添加された酸素は絶縁体４１０中で過剰酸素となる。当該過剰酸素は、加熱処理などを行うことで、酸化物４０６ａ１、酸化物４０６ｂ１、酸化物４０６ｃ１、及び酸化物４０６ｃ２へ添加され、酸化物４０６ａ１中、酸化物４０６ｂ１中、酸化物４０６ｃ１中、及び酸化物４０６ｃ２中の酸素欠陥を修復することができる。さらに、絶縁体４１０中の水分濃度及び水素濃度を低減させることができる。
【０３５４】
絶縁体４２０は、多層構造としてもよい。例えば、スパッタリング法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上にＡＬＤ法によって酸化アルミニウムを成膜する構造としてもよい。又は、ＡＬＤ法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。
【０３５５】
ここで、第６の加熱処理を行うことができる。加熱処理は、第１の加熱処理条件を用いることができる。当該加熱処理を行うことによって、絶縁体４１０中の水分濃度及び水素濃度を低減させることができる。本実施の形態では、酸素雰囲気にて３５０℃の温度で１時間の処理を行う。
【０３５６】
以上により、図１１に示すトランジスタ１０００及び図１２に示すトランジスタ２０００を作製することができる。
【０３５７】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０３５８】
（実施の形態４）
本実施の形態では、実施の形態１で説明したトランジスタを用いることができ、実施の形態２で説明した記憶装置を含むＣＰＵについて説明する。
【０３５９】
図２４は、先の実施の形態で説明したトランジスタを少なくとも一部に用いたＣＰＵの一例の構成を示すブロック図である。
【０３６０】
図２４に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  Ｌｏｇｉｃ  Ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ  Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、及びＲＯＭインターフェース１１８９（ＲＯＭ  Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図２４に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図２４に示すＣＰＵ又は演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば、８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
【０３６１】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
【０３６２】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行う。具体的には、ＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行う。
【０３６３】
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及びレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えば、タイミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
【０３６４】
図２４に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、実施の形態１に示したトランジスタ、又は、実施の形態２に示した記憶装置を用いることができる。
【０３６５】
図２４に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
【０３６６】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０３６７】
（実施の形態５）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的には、ＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示し得るディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２５に示す。
【０３６８】
図２５（Ａ）は、自動車の一例を示す外観図である。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、及びライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。
【０３６９】
図２５（Ｂ）に示す情報端末２９１０は、筐体２９１１に、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、及び操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネル及びタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
【０３７０】
図２５（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、及びポインティングデバイス２９２４等を有する。また、ノート型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
【０３７１】
図２５（Ｄ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、及び接続部２９４６等を有する。操作スイッチ２９４４及びレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
【０３７２】
図２５（Ｅ）にバングル型の情報端末の一例を示す。情報端末２９５０は、筐体２９５１、及び表示部２９５２等を有する。また、情報端末２９５０、筐体２９５１の内側にアンテナ、バッテリなどを備える。表示部２９５２は、曲面を有する筐体２９５１に支持されている。表示部２９５２には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末２９５０を提供することができる。
【０３７３】
図２５（Ｆ）に腕時計型の情報端末の一例を示す。情報端末２９６０は、筐体２９６１、表示部２９６２、バンド２９６３、バックル２９６４、操作スイッチ２９６５、入出力端子２９６６などを備える。また、情報端末２９６０、筐体２９６１の内側にアンテナ、バッテリなどを備える。情報端末２９６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
【０３７４】
表示部２９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部２９６２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部２９６２に表示されたアイコン２９６７に触れることで、アプリケーションを起動することができる。操作スイッチ２９６５は、時刻設定の他、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末２９６０に組み込まれたオペレーティングシステムにより、操作スイッチ２９６５の機能を設定することもできる。
【０３７５】
また、情報端末２９６０は、通信規格された近距離無線通信を実行することが可能である。例えば、無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末２９６０は入出力端子２９６６を備え、他の情報端末とコネクターを介して直接データのやり取りを行うことができる。また、入出力端子２９６６を介して充電を行うこともできる。なお、充電動作は入出力端子２９６６を介さずに無線給電により行ってもよい。
【０３７６】
例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した電子機器の制御情報や、制御プログラムなどを長期間保持することができる。本発明の一態様に係る半導体装置を用いることで、信頼性の高い電子機器を実現することができる。
【０３７７】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【０３７８】
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置を備えることができるＲＦタグの使用例について図２６を用いながら説明する。ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図２６（Ａ）参照。）、記録媒体（ＤＶＤやビデオテープ等、図２６（Ｂ）参照。）、包装用容器類（包装紙やボトル等、図２６（Ｃ）参照。）、乗り物類（自転車等、図２６（Ｄ）参照。）、身の回り品（鞄や眼鏡等、図２６（Ｅ）参照。）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、又は電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、又は携帯電話）等の物品、若しくは各物品に取り付ける荷札（図２６（Ｆ）参照。）等に設けて使用することができる。
【０３７９】
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、又は埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことが無い。また、紙幣、硬貨、有価証券類、無記名債券類、又は証書類等に本発明の一態様に係るＲＦタグ４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、又は電子機器等に本発明の一態様に係るＲＦタグを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグ４０００を取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
【０３８０】
以上のように、本発明の一態様に係るＲＦタグ４０００を本実施の形態に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっても、情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることができる。
【０３８１】
次に、本発明の一態様の半導体装置を備えることができる表示装置の使用例について説明する。一例としては、表示装置は、画素を有する。画素は、例えば、トランジスタや表示素子を有する。又は、表示装置は、画素を駆動する駆動回路を有する。駆動回路は、例えば、トランジスタを有する。例えば、これらのトランジスタとして、他の実施の形態で述べたトランジスタを採用することができる。
【０３８２】
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することができる。表示素子、表示装置、発光素子又は発光装置は、例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど。）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、ＧＬＶ（グレーティングライトバルブ）、ＰＤＰ（プラズマディスプレイパネル）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、ＤＭＤ（デジタルマイクロミラーデバイス）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的又は磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、ＦＥＤ（フィールドエミッションディスプレイ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、又は、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、又は、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体は、スパッタ法で成膜することも可能である。
【０３８３】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
【符号の説明】
【０３８４】
１０    半導体装置
２０    半導体装置
１００    回路
１０６    電子捕獲準位
１０７    電子
１１０    メモリセル
１１２    トランジスタ
１１４    容量素子
１２０    記憶装置
１３０    メモリセル
１３１    容量素子
１４０    記憶装置
１５０    レジスタ回路
１５１    インバータ
１５２    インバータ
１５３    フリップフロップ回路
１５４    容量素子
１７０    画素
１７１    容量素子
１７２    表示素子
１８０    表示装置
２００    回路
３０１    絶縁体
３０２    絶縁体
３０３    絶縁体
３１０＿１    導電体
３１０＿２    導電体
３１０ａ１    導電体
３１０ａ２    導電体
３１０ｂ１    導電体
３１０ｂ２    導電体
４００    基板
４０１    絶縁体
４０２    絶縁体
４０４＿１    導電体
４０４＿２    導電体
４０４ａ    導電体
４０４ａ１    導電体
４０４ａ２    導電体
４０４ｂ    導電体
４０４ｂ１    導電体
４０４ｂ２    導電体
４０６ａ    酸化物
４０６ａ１    酸化物
４０６ａ２    酸化物
４０６ａ３    酸化物
４０６ｂ    酸化物
４０６ｂ１    酸化物
４０６ｂ２    酸化物
４０６ｂ３    酸化物
４０６ｃ    酸化物
４０６ｃ１    酸化物
４０６ｃ２    酸化物
４０６Ｗ１    領域
４０６Ｗ２    領域
４１０    絶縁体
４１１    導電体
４１１ａ    導電体
４１１ｂ    導電体
４１１ａ１    導電体
４１１ａ２    導電体
４１１ｂ１    導電体
４１１ｂ２    導電体
４１２    絶縁体
４１２ａ１    絶縁体
４１２ａ２    絶縁体
４１６    導電体
４１６＿１    導電体
４１６＿２    導電体
４１６＿３    導電体
４１６ａ１    導電体
４１６ａ２    導電体
４１６ｂ１    導電体
４１６ｂ２    導電体
４１７    絶縁体
４１７ａ    絶縁体
４１７ｂ    絶縁体
４１７ａ１    バリア膜
４１７ａ２    バリア膜
４１７ｂ１    バリア膜
４１７ｂ２    バリア膜
４１８ａ    絶縁体
４１８ａ１    絶縁体
４１８ａ２    絶縁体
４２０    絶縁体
４２１    レジスト
１０００    トランジスタ
１１８９    ＲＯＭインターフェース
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    バスインターフェース
１１９９    ＲＯＭ
２０００    トランジスタ
２９１０    情報端末
２９１１    筐体
２９１２    表示部
２９１３    カメラ
２９１４    スピーカ部
２９１５    操作スイッチ
２９１６    外部接続部
２９１７    マイク
２９２０    ノート型パーソナルコンピュータ
２９２１    筐体
２９２２    表示部
２９２３    キーボード
２９２４    ポインティングデバイス
２９４０    ビデオカメラ
２９４１    筐体
２９４２    筐体
２９４３    表示部
２９４４    操作スイッチ
２９４５    レンズ
２９４６    接続部
２９５０    情報端末
２９５１    筐体
２９５２    表示部
２９６０    情報端末
２９６１    筐体
２９６２    表示部
２９６３    バンド
２９６４    バックル
２９６５    操作スイッチ
２９６６    入出力端子
２９６７    アイコン
２９８０    自動車
２９８１    車体
２９８２    車輪
２９８３    ダッシュボード
２９８４    ライト
４０００    ＲＦタグ
【図１】
2018098291.tif 000003
【図２】
2018098291.tif 000004
【図３】
2018098291.tif 000005
【図４】
2018098291.tif 000006
【図５】
2018098291.tif 000007
【図６】
2018098291.tif 000008
【図７】
2018098291.tif 000009
【図８】
2018098291.tif 000010
【図９】
2018098291.tif 000011
【図１０】
2018098291.tif 000012
【図１１】
2018098291.tif 000013
【図１２】
2018098291.tif 000014
【図１３】
2018098291.tif 000015
【図１４】
2018098291.tif 000016
【図１５】
2018098291.tif 000017
【図１６】
2018098291.tif 000018
【図１７】
2018098291.tif 000019
【図１８】
2018098291.tif 000020
【図１９】
2018098291.tif 000021
【図２０】
2018098291.tif 000022
【図２１】
2018098291.tif 000023
【図２２】
2018098291.tif 000024
【図２３】
2018098291.tif 000025
【図２４】
2018098291.tif 000026
【図２５】
2018098291.tif 000027
【図２６】
2018098291.tif 000028