(57)【要約】【課題】ROM書き込み装置のソケットとROMとの間の接触不良などに起因して、ROMへのデータ書込みエラーが発生する。ＲＯＭ書込み装置とＲＯＭ間の通信パラレル通信で行っている場合、接触不良などに起因して内蔵するアドレスと書込みデータ等の欠落等によるエラーが出たとき、エラーを検知したりエラーデータを再送などによって補うためにはさらなる信号線や検出回路が必要となり、通信手順も複雑になってしまう。【解決手段】ROM書き込み装置とROMとの間の通信経路をシリアル通信により単純化し、接触不良などの原因となるピンの数を削減すると共に本来シリアル通信の持つエラー検出機能やエラー発生時の再送のためのプロトコルを利用しROMへのデータ書込みエラーを防止する。【選択図】図２
2018027229.tif 000002
【特許請求の範囲】
【請求項１】
遊技機用プロセッサ装置にシリアル通信で接続され、前記遊技機用プロセッサ装置のROMに書き込みを行う書き込み装置であって、
書き込み対象のデータと当該データを前記遊技機用プロセッサ装置の前記ROMに書き込むべき領域を示すアドレスに関する情報とを、一つのデータ入力線を介して前記遊技機用プロセッサ装置に送信する、書き込み装置。
【請求項２】
書き込み装置にシリアル通信で接続された遊技機用プロセッサ装置であって、
書き込み対象のデータと当該データを前記遊技機用プロセッサ装置のROMに書き込むべき領域を示すアドレスに関する情報とを一つのデータ入力線を介して前記書き込み装置から受信する、遊技機用プロセッサ装置。
【請求項３】
前記書き込み対象のデータは、前記遊技機用プロセッサ装置のプロセッサコア又は前記書き込み装置によって前記遊技機用プロセッサ装置の前記ROMにおける前記アドレスが示す領域に書き込まれる、請求項２に記載の遊技機用プロセッサ装置。
【請求項４】
請求項２又は３に記載の遊技機用プロセッサ装置において、前記書き込み装置からのコマンドに基づいて、前記遊技機用プロセッサ装置の前記ROMのデータの読み込み、又は、前記遊技機用プロセッサ装置の前記ROMに書き込まれたデータを読み込み、読み込んだ前記データと前記書き込み装置からの前記書き込み対象のデータとを比較することによって、ベリファイを行う。
【請求項５】
請求項２ないし４のいずれか一つに記載の遊技機用プロセッサ装置を備えた遊技機用チップ。
【請求項６】
請求項４に記載の遊技機用プロセッサ又は請求項５に記載の遊技機用チップを備えた遊技機用基板。
【請求項７】
請求項６に記載の遊技機用基板を備えた遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技機用ROMシリアル書込み装置、プロセッサ装置、基板及び遊技機に関する。
【背景技術】
【０００２】
パチンコ機や、回胴式遊技機とも称されるパチスロ機などで用いられる遊技機用プロセッサ装置に内蔵するROMにおいて、ROMライタとも称されるROM書き込み装置がデータやプログラムの書込みを行う。ROM書き込み装置が行う書込みは、内蔵するROMのアドレスとデータを直接指定するため、パラレル通信で行われている。
【０００３】
ROM書き込み装置は、ROMを受け入れるソケットを有し、ソケットは、パラレル通信で用いられる信号線の数分のピンを有する。ソケットがROMを受け入れて書き込みを行うとき、ソケットの各ピンは、対応するROMの各ピンと電気的に接触し、ソケットとROMとの通信が行われる。したがって、パラレル通信の信号線の数は、シリアル通信のものに比べて多いことから、パラレル通信におけるROM書き込み装置のROM受け入れ時に、それぞれのピンの接触不良などにより、ROMへのデータ書込みが正しく行われないことがある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ROM書き込み装置のソケットとROMとの間の接触不良などに起因して、ROMへのデータ書込みエラーが発生する。ＲＯＭ書込み装置とＲＯＭ間の通信パラレル通信で行っている場合、接触不良などに起因して内蔵するアドレスと書込みデータ等の欠落等によるエラーが出たとき、エラーを検知したりエラーデータを再送などによって補うためにはさらなる信号線や検出回路が必要となり、通信手順も複雑になってしまう。
【課題を解決するための手段】
【０００５】
ROM書き込み装置とROMとの間の通信経路をシリアル通信により単純化し、接触不良などの原因となるピンの数を削減すると共に本来シリアル通信の持つエラー検出機能やエラー発生時の再送のためのプロトコルを利用しROMへのデータ書込みエラーを防止する。
【０００６】
本発明の実施例において、遊技機用プロセッサ装置にシリアル通信で接続され、遊技機用プロセッサ装置のROMに書き込みを行う書き込み装置は、書き込み対象のデータと当該データを遊技機用プロセッサ装置のROMに書き込むべき領域を示すアドレスに関する情報とを、一つのデータ入力線を介して遊技機用プロセッサ装置に送信する。
【０００７】
本発明の実施例において、書き込み装置にシリアル通信で接続された遊技機用プロセッサ装置は、書き込み対象のデータと当該データを遊技機用プロセッサ装置のROMに書き込むべき領域を示すアドレスに関する情報とを一つのデータ入力線を介して書き込み装置から受信する。
【図面の簡単な説明】
【０００８】
【図１】従来用いられているROM書き込み装置及びプロセッサ装置を示す。
【図２】本発明による実施例を示す。
【発明を実施するための形態】
【０００９】
従来技術
図１は、従来用いられているROM書き込み装置及びプロセッサ装置を示す。図１において、パソコン１０５などのコンピュータ装置は、ROM書き込み装置１１０に接続されおり、ROM書き込み装置１１０のソケット１３０は、プロセッサ装置１７０を受け入れている。
【００１０】
パソコン１０５は、書き込み対象のデータやプログラムなどの情報をROM書き込み装置１１０に送信する。ROM書き込み装置１１０のプロセッサ１１５は、受信した情報をROM書き込み装置RAM１２０に格納する。さらに、プロセッサ１１５は、内蔵ROM１８０に書込むアドレス及びデータ等の情報をパラレルバス１３５で制御部１２５を介してソケット１３０に送信する。
【００１１】
制御部１２５は、ソケット１３０とパラレルバス１４０を介して接続されており、書き込み情報をソケット１３０が受け入れているプロセッサ装置１７０に送信する。パラレルバス１４０は、少なくともアドレス線１４２、データ線１４４、制御線１４６及び電圧制御に関する線VPP１４８、VDD１５０、GND１５２を有する。図１に示すように、従来技術では、アドレス線１４２は１６本、データ線は８本、制御線は３本、電圧制御に関する線は３本存在する。したがって、ソケット１３０は、少なくとも３０個のピンを有する。
【００１２】
プロセッサ装置１７０は、ソケット１３０を介して、書き込み対象の情報などを受信すると、プロセッサコア１７５は、情報をアドレス情報で指定されるROM１８０の所定の領域に書き込みを行う。
【００１３】
実施例
図２は、本発明による実施例を示す。本発明の実施例において、書き込み装置２１０は、プロセッサ２１５、ROM２２２及びRAM２２０を有し、ROM２２２に記憶されているプログラムに基づいて動作する。書き込み装置２１０は、ROM２８０への書き込み対象のデータやプログラムなどの情報をパソコン１０５などのコンピュータ装置から受信する。書き込み装置２１０は、ソケット２３０を有し、ソケット２３０を介して、プロセッサ装置２７０を受け入れる。書き込み装置２１０は、プロセッサ装置２７０とシリアル通信を行うデータ出力線２４０及びデータ入力線２４５を介して接続される。書き込み装置２１０のプロセッサは、受信した情報をデータ出力線２４０を介してソケット２３０に受け入れられているプロセッサ装置２７０にシリアル通信で送信する。
【００１４】
プロセッサ装置２７０は、プロセッサコア２７５及びROM２８０を少なくとも有する。プロセッサ装置２７０のプロセッサコア２７５は、書き込み装置２１０から受信した情報を、プロセッサ装置２７０のRAM（図示せず）などに一時的に格納する。プロセッサコア２７５は、RAMに一時的に格納した情報を所定のビット長（例えば、８ビット、１６ビットなど）に再配置してROM２８０に書き込みを行う。本実施例において、パソコン２０５又は書き込み装置２１０のプロセッサ２１５は、書き込み対象の情報を送信するとき、その情報をプロセッサ装置２７０のROM２８０に書き込むべき領域を示すアドレス情報や書込みバイト数などを送信情報に含めて送信する。プロセッサ装置２７０は、ROM２８０の書き込み領域をアドレス情報に基づいて特定することができる。
【００１５】
プロセッサ装置２７０は、シリアル通信で情報を受信し、RAMなどに格納することから、取得した情報の妥当性を順次確認することができる。妥当性は、例えば、受信した情報のサム値チェックやCRCチェックなどの方式によって行える。当業者であれば理解されるように、この妥当性のチェックは例示であり、その他の方式によって行われても良い。また、プロセッサ装置２７０は、妥当性チェックの結果をデータ入力線２４５を介して書き込み装置２１０に送信することができる。書き込み装置２１０は、これを受け、妥当性チェックの結果をディスプレイ、スピーカやその他の手段を用いてユーザに提示してもよい。一実施例において、妥当性チェックの結果は、妥当性を満たしていないときのみ、プロセッサ装置２７０から書き込み装置２１０に送信されてもよい。また、書き込み装置２１０は、妥当性チェックの結果に応じて（例えば、妥当性チェックで結果がNGであるとき）、情報を再送する。これにより、プロセッサ装置２７０は、情報の書き込みの精度を向上させることができる。さらに、プロセッサ装置２７０は、妥当性チェックで結果がNGであった情報のアドレスを書き込み装置２１０に送ることによって、書き込み装置２１０は、再送すべき情報を特定することができる。
【００１６】
上記実施例では書込み装置２１０からプロセッサ装置２７０への書込みについて説明したが、書込み装置２１０からのシリアル通信データにおいてコマンドを定義し、書込み、読込み、ベリファイ等の処理を行うことができる。書込みは上記で説明済みであるが、読込についても書込み装置２１０は、プロセッサ装置２７０内のＲＯＭ２８０のアドレスと読出しバイト数を指定して、アドレスと読出しバイト数に基づくデータをデータ入力線２４５を介して読み出すことができる。これにより、書込み装置２１０に読み出されたデータはパソコン１０５などのコンピュータ装置へ転送することができる。
【００１７】
ベリファイについては上記書込みと同様に、プロセッサ装置２７０は、書込み装置２１０のコマンドに基づいて、書込み装置２１０からデータ出力線２４０を介してプロセッサ装置２７０に送られたデータをＲＯＭ２８０の内容と比較して比較結果をデータ入力線２４５を介して書込み装置２１０に返すことができる。書き込み装置２１０は、これを受け、ベリファイの結果をディスプレイ、スピーカやその他の手段を用いてユーザに提示してもよいし、パソコン１０５などのコンピュータ装置へ転送することができる。
【００１８】
一実施例において、書込み装置２１０は、ＲＯＭ２８０へのデータの書き込みの後、読み込みを行うことができる。一実施例において、書込み装置２１０は、ＲＯＭ２８０へのデータの書き込みの後、ベリファイを行うことができる。
【００１９】
書き込み装置２１０とプロセッサ装置２７０との間の通信は、少なくとも、データ出力線２４０及びデータ入力線２４５の２つの線により実現されることから、書き込み装置２１０のソケット２３０は、少なくとも２つのピンを用いてプロセッサ装置２７０との電気的接続を実現する。本発明の実施例は、ピンの数を従来技術より少なくすることができることから、ピンの接触不良を改善することができる。また、ピンの数の削減により、書き込み装置２１０内の回路の複雑さを排除し、書き込み装置２１０をより簡単に製造できるようにする。
【００２０】
プロセッサ装置２７０は、セキュリティチップである場合、書き込み装置２１０から書き込みデータを送る際に暗号化等によりデータの解析を困難にさせることができる。一般的にパラレル通信よりシリアル通信の方が使用するピンが少ないので、送信される情報量はパラレル通信よりシリアル通信の方が減る。したがって、シリアル通信において、送信される情報量が少ないため、データ解析を行う対象の情報を削減できる。これにより、シリアル通信における通信データの解析を、パラレル通信と比較してより困難にすることができる。
【００２１】
上記の実施例で示したプロセッサ装置２７０は、パチンコ機や、回胴式遊技機とも称されるパチスロ機などで用いられる遊技機用プロセッサ装置とすることができる。遊技機用プロセッサ装置において、プロセッサ装置２７０は、一つのチップ上で実装されていてもよい。そのような一つのチップは、マイクロコンピュータ、マイコン、ワンチップマイコン、プロセッサチップなどと称される。遊技機は、主基板及び／又はサブ基板を用いて構成される。基板は、プロセッサ装置２７０を含んでもよい。遊技機において、主基板は、主に遊技機の抽選を制御し、サブ基板は、遊技機の払出し及び／又は演出を制御する。
【００２２】
上記の実施例において、ハードウエアで実現するよう説明されたいくつかの要素の一部又は全ては、ソフトウエアで実現することができ、そして、ソフトウエアで実現するよう説明されたいくつかの要素の一部又は全ては、ハードウエアで実現することができることは理解されるであろう。
【００２３】
以上に説明した処理又は処理順序において、ある処理において、その処理ではまだ利用することができないはずのデータを利用しているなどの処理又は処理順序上の矛盾が生じない限りにおいて、処理又は処理順序を自由に変更することができる。
【００２４】
以上に説明してきた各実施例に関し、各実施例の一部又は全部を組み合わせて一つの実施例として実現されてもよい。
【００２５】
以上に説明してきた各実施例は、本発明を説明するための例示であり、本発明はこれらの実施例に限定されるものではない。本発明は、その要旨を逸脱しない限り、種々の形態で実施することができる。
【００２６】
以上に説明してきた各実施例は、シリアル通信の種類として調歩同期式の非同期通信であっても良いし、クロック同期式の同期通信であってもよい。
【００２７】
以上に説明してきた各実施例は、送受信の信号線が別々で通信を同時に行える全二重通信であるが、より使用通信端子を１つに削減できる半二重通信であっても良い。
【符号の説明】
【００２８】
２０５  パソコン
２１０書き込み装置
２１５プロセッサ
２２０  RAM
２２２  ROM
２４０  データ出力線
２４５  データ入力線
２３０  ソケット
２７０  プロセッサ装置
２７５  プロセッサコア
２８０  ROM
【図１】
2018027229.tif 000003
【図２】
2018027229.tif 000004