(57)【要約】【課題】本開示は、アナログ−デジタル変換器の低雑音精度入力段に関する。【解決手段】アナログフロントエンドシステムは、フィルタバイパススイッチの制御端子を電源電圧よりも上または下に引くようにブートストラップ構成で接続されたフィルタバイパススイッチを含むことができる。ブートストラップスイッチを使用すると、差動アンチエイリアスフィルタ（ＡＡＦ）のバイパススイッチの電荷注入と容量結合の両方をコモンモードにすることができる。ＡＤＣの差動入力信号は、ＡＡＦフィルタのバイパススイッチの電荷注入および容量結合によって一次までは影響されない。【選択図】図１
2018078568.tif 000002
【特許請求の範囲】
【請求項１】
電荷注入、および入力信号から独立したクロックフィードスルーのうちの少なくとも１つを提供するように構成されたフィルタバイパススイッチを有する、アンチエイリアスフィルタ回路を含む、アナログフロントエンド（ＡＦＥ）システムであって、
前記アンチエイリアスフィルタ回路の出力をサンプリングするように構成されたアナログ−デジタル変換器（ＡＤＣ）回路の少なくとも１つのサンプリングコンデンサと、
前記入力信号を受信するための入力を含む利得またはバッファ回路と、
前記利得またはバッファ回路の出力に結合された前記アンチエイリアスフィルタ回路と、を備え、前記フィルタ回路が、
フィルタ抵抗器と、
前記フィルタ抵抗器の端子に結合されたフィルタコンデンサと、
前記フィルタバイパススイッチの制御端子を電源電圧よりも上または下に引くようにブートストラップ構成で結合された、前記フィルタバイパススイッチと、を含み、前記フィルタバイパススイッチが、前記フィルタ抵抗器と並列に接続され、前記フィルタバイパススイッチが、オン状態およびオフ状態を含む、フィルタバイパススイッチと、を含み、
前記オン状態のとき、前記フィルタバイパススイッチが、前記フィルタ抵抗器をバイパスして、前記利得またはバッファ回路が、前記フィルタバイパススイッチを介して前記少なくとも１つのサンプリングコンデンサを駆動することができるように構成され、
前記オフ状態のとき、前記フィルタバイパススイッチが、前記利得またはバッファ回路に前記フィルタ抵抗器を介して前記少なくとも１つのサンプリングコンデンサを駆動させるように構成される、ＡＦＥシステム。
【請求項２】
ブートストラップ構成で接続された前記フィルタバイパススイッチが、
前記入力信号を受信するように構成された入力端子と、出力端子と、制御端子とを有する前記バイパススイッチと、
少なくとも１つのブートストラップコンデンサと、
複数のブートストラップスイッチであって、
前記フィルタバイパススイッチが、前記オフ状態にあるとき、少なくとも１つのブートストラップコンデンサを電源電圧に結合して、前記少なくとも１つのブートストラップコンデンサを前記電源電圧に充電し、前記バイパススイッチの前記制御端子を前記バイパススイッチの前記入力端子に結合して、前記少なくとも１つのブートストラップコンデンサを、１）前記バイパススイッチの前記制御端子、および２）前記バイパススイッチの前記入力端子から脱結合するように構成され、かつ
前記フィルタバイパススイッチが、前記オン状態にあるとき、前記バイパススイッチの前記制御端子において前記電源電圧と前記入力信号の電圧との組み合わせを印加するために、前記少なくとも１つのブートストラップコンデンサを、前記電源電圧から脱結合して、前記少なくとも１つのブートストラップコンデンサを、１）前記バイパススイッチの前記制御端子および２）前記バイパススイッチの前記入力端子に結合するように構成される、複数のブートストラップスイッチと、を含む、請求項１に記載のＡＦＥシステム。
【請求項３】
前記バイパススイッチが、単独のトランジスタである、請求項１に記載のＡＦＥシステム。
【請求項４】
前記バイパススイッチが、Ｎ型ＦＥＴまたはＰ型ＦＥＴのうちのただ１つである単独型の電界効果型トランジスタ（ＦＥＴ）である、請求項１に記載のＡＦＥシステム。
【請求項５】
前記出力端子が、ドレイン端子であり、前記入力端子が、ソース端子であり、前記制御端子が、ゲート端子であり、
前記複数のブートストラップスイッチが、
前記フィルタバイパススイッチが、前記オフ状態にあるとき、前記少なくとも１つのブートストラップコンデンサを電源電圧に結合して、前記少なくとも１つのブートストラップコンデンサを前記電源電圧に充電し、前記フィルタバイパススイッチの前記ゲート端子を前記バイパススイッチの前記ソース端子に結合して、前記少なくとも１つのブートストラップコンデンサを、１）前記単独のバイパススイッチの前記ゲート端子および２）前記単独のバイパススイッチの前記ソース端子から脱結合するように構成され、かつ
前記フィルタバイパススイッチが、前記オン状態にあるとき、前記単独のバイパススイッチの前記ゲート端子において前記電源電圧と前記入力信号の電圧の組み合わせを印加するために、前記少なくとも１つのブートストラップコンデンサを前記電源電圧から脱結合して、前記少なくとも１つのブートストラップコンデンサを、１）前記単独のバイパススイッチの前記ゲート端子および２）前記単独のバイパススイッチの前記ゲート端子に結合するように構成される、請求項４に記載のＡＦＥシステム。
【請求項６】
前記少なくとも１つのサンプリングコンデンサが、前記フィルタコンデンサを含む、請求項１に記載のＡＦＥシステム。
【請求項７】
心電図（ＥＣＧ）測定回路と組み合わせた、請求項１に記載のＡＦＥシステム。
【請求項８】
前記複数のブートストラップスイッチのスイッチ構成を管理するように構成された制御回路をさらに含む、請求項２に記載のＡＦＥシステム。
【請求項９】
電荷注入、および入力信号から独立したクロックフィードスルーのうちの少なくとも１つを提供するように構成されたフィルタバイパススイッチを有する、アンチエイリアスフィルタ回路を含む、アナログフロントエンド（ＡＦＥ）システムを動作させる方法であって、
前記アンチエイリアスフィルタ回路の出力をサンプリングするように構成されたアナログ−デジタル変換器（ＡＤＣ）回路の少なくとも１つのサンプリングコンデンサを提供することと、
前記入力信号を受信する入力を含む利得またはバッファ回路を提供することと、
前記アンチエイリアスフィルタ回路を前記利得またはバッファ回路の前記出力に結合することと、を含み、前記アンチエイリアスフィルタ回路が、
フィルタ抵抗器と、
フィルタ抵抗器の端子に結合されたフィルタコンデンサと、
前記フィルタバイパススイッチの制御端子を電源電圧よりも上または下に引くようにブートストラップ構成で接続された、前記フィルタバイパススイッチであって、前記フィルタ抵抗器と並列に接続され、前記フィルタバイパススイッチが、オン状態とオフ状態を含む、フィルタバイパススイッチと、を含み、
前記オン状態にあるとき、前記入力信号を受信し、前記フィルタ抵抗器をバイパスするように前記フィルタバイパススイッチを制御して、前記フィルタバイパススイッチを介して前記利得またはバッファ回路が前記少なくとも１つのサンプリングコンデンサを駆動することができ、
前記オフ状態にあるとき、前記入力信号を受信し、前記フィルタバイパススイッチを制御して、前記フィルタ抵抗器を介して前記利得またはバッファ回路が少なくとも１つのサンプリングコンデンサを駆動させる、方法。
【請求項１０】
ブートストラップ構成で接続された前記フィルタバイパススイッチを含む前記アンチエイリアスフィルタ回路を提供することが、
前記フィルタバイパススイッチに、前記入力信号を受信するように構成された入力端子、出力端子、および前記制御端子を提供することと、
少なくとも１つのブートストラップコンデンサを提供することと、
複数のブートストラップスイッチを提供することと、を含み、前記方法が、
前記フィルタバイパススイッチが、前記オフ状態にあるとき、前記複数のブートストラップコンデンサを制御することであって、前記少なくとも１つのブートストラップコンデンサを電源電圧に結合して、前記少なくとも１つのブートストラップコンデンサを前記電源電圧に充電し、前記バイパススイッチの前記制御端子を前記バイパススイッチの前記入力端子に結合して、前記少なくとも１つのブートストラップコンデンサを、１）前記バイパススイッチの前記制御端子および２）前記バイパススイッチの前記入力端子から脱結合する、制御することと、
前記フィルタバイパススイッチが、前記オン状態にあるとき、前記バイパススイッチの前記制御端子において、前記電源電圧と前記入力信号の電圧との組み合わせを印加するために、前記複数のブートストラップスイッチを制御することであって、前記少なくとも１つのブートストラップコンデンサを前記電源電圧から脱結合して、前記少なくとも１つのブートストラップコンデンサを、１）前記バイパススイッチの前記制御端子および２）前記バイパススイッチの前記入力端子に結合する、制御することと、をさらに含む、請求項９に記載の方法。
【請求項１１】
前記フィルタバイパススイッチを提供することが、単独のトランジスタを提供することを含む、請求項９に記載の方法。
【請求項１２】
前記バイパススイッチを提供することが、Ｎ型ＦＥＴまたはＰ型ＦＥＴのうちのただ１つである単独型の電界効果型トランジスタ（ＦＥＴ）を提供することを含む、請求項９に記載の方法。
【請求項１３】
前記フィルタバイパススイッチに、前記入力信号を受信するように構成された入力端子、出力端子、および前記制御端子を提供することが、
前記フィルタバイパススイッチに、前記入力信号を受信するように構成されたソース端子、ドレイン端子、およびゲート端子を提供することを、含む、請求項１２に記載の方法。
【請求項１４】
前記フィルタコンデンサが、前記少なくとも１つのＡＤＣ回路のサンプリングコンデンサを含む、請求項９に記載の方法。
【請求項１５】
心電図（ＥＣＧ）測定回路であって、
電荷注入、および入力信号から独立したクロックフィードスルーのうちの少なくとも１つを提供するように構成されたフィルタバイパススイッチを有するアンチエイリアスフィルタ回路を含むアナログフロントエンド（ＡＦＥ）システムを備え、前記ＡＦＥシステムが、
前記アンチエイリアスフィルタ回路の前記出力をサンプリングするように構成されたアナログ−デジタル変換器（ＡＤＣ）回路の少なくとも１つのサンプリングコンデンサと、
前記入力信号を受信するための入力を含む利得またはバッファ回路と、
前記利得またはバッファ回路の前記出力に結合された前記アンチエイリアスフィルタ回路であって、前記フィルタ回路が、
フィルタ抵抗器、
前記フィルタ抵抗器の端子に結合されたフィルタコンデンサ、および
前記フィルタバイパススイッチの制御端子を電源電圧よりも上または下に引くようにブートストラップ構成で接続された、前記フィルタバイパススイッチであって、前記フィルタバイパススイッチが、前記フィルタ抵抗器と並列に接続され、前記フィルタバイパススイッチが、オン状態およびオフ状態を含む、前記フィルタバイパススイッチ、を含む、前記フィルタ回路と、を備え、
前記オン状態にあるとき、前記フィルタバイパススイッチが、前記フィルタ抵抗器をバイパスして、前記利得またはバッファ回路が、前記フィルタバイパススイッチを介して前記少なくとも１つのサンプリングコンデンサを駆動させるように構成され、
前記オフ状態にあるとき、前記フィルタバイパススイッチが、前記利得またはバッファ回路に前記フィルタ抵抗器を介して前記少なくとも１つのサンプリングコンデンサを駆動させるように構成される、ＥＣＧ測定回路。
【請求項１６】
ブートストラップ構成で接続された前記フィルタバイパススイッチが、
前記入力信号を受信するように構成された入力端子、出力端子、および前記制御端子を有する前記バイパススイッチと、
少なくとも１つのブートストラップコンデンサと、
複数のブートストラップスイッチであって、
前記フィルタバイパススイッチが、前記オフ状態にあるとき、前記少なくとも１つのブートストラップコンデンサを電源電圧に結合して、前記少なくとも１つのブートストラップコンデンサを前記電源電圧に充電し、前記バイパススイッチの前記制御端子を前記バイパススイッチの前記入力端子に結合して、前記少なくとも１つのブートストラップコンデンサを、１）前記バイパススイッチの前記制御端子および２）前記バイパススイッチの前記入力端子から脱結合するように構成され、かつ
前記フィルタバイパススイッチが、前記オン状態にあるとき、前記バイパススイッチの前記制御端子において前記電源電圧と前記入力信号の電圧との組み合わせ電圧を印加するために、前記少なくとも１つのブートストラップコンデンサを前記電源電圧から脱結合して、前記少なくとも１つのブートストラップコンデンサを、１）前記バイパススイッチの前記制御端子および２）前記バイパススイッチの前記入力端子に結合するように構成される、複数のブートストラップスイッチと、を含む、請求項１５に記載のＥＣＧ測定回路。
【請求項１７】
前記バイパススイッチが、単独のトランジスタである、請求項１５に記載のＥＣＧ測定回路。
【請求項１８】
前記バイパススイッチが、Ｎ型ＦＥＴまたはＰ型ＦＥＴのうちのただ１つである単独型の電界効果型トランジスタ（ＦＥＴ）である、請求項１５に記載のＥＣＧ測定回路。
【請求項１９】
前記出力端子が、ドレイン端子であり、前記入力端子が、ソース端子であり、前記制御端子が、ゲート端子である、請求項１８に記載のＥＣＧ測定回路。
【請求項２０】
前記少なくとも１つのサンプリングコンデンサが、前記フィルタコンデンサを含む、請求項１５に記載のＥＣＧ測定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
優先権の主張
本出願は、２０１６年１１月１３日に出願された「ＩＮＴＥＲＦＥＲＥＮＣＥ−ＩＭＭＵＮＥ  ＤＩＡＧＮＯＳＴＩＣ  ＱＵＡＬＩＴＹ  ＥＣＧ  ＲＥＣＯＲＤＩＮＧ  ＦＯＲ  ＷＩＲＥＬＥＳＳ  ＰＡＴＩＥＮＴ  ＭＯＮＩＴＯＲＩＮＧ  ＡＰＰＬＩＣＡＴＩＯＮＳ」と題する、Ａｒｔｈｕｒ  Ｊ．Ｋａｌｂらへの米国仮特許出願第６２／４２１，３４４号、および２０１６年１１月１４日に出願された「ＩＮＴＥＲＦＥＲＥＮＣＥ−ＩＭＭＵＮＥ  ＤＩＡＧＮＯＳＴＩＣ  ＱＵＡＬＩＴＹ  ＥＣＧ  ＲＥＣＯＲＤＩＮＧ  ＦＯＲ  ＷＩＲＥＬＥＳＳ  ＰＡＴＩＥＮＴ  ＭＯＮＩＴＯＲＩＮＧ  ＡＰＰＬＩＣＡＴＩＯＮＳ」と題する、Ａｒｔｈｕｒ  Ｊ．Ｋａｌｂらへの米国仮特許出願第６２／４２１，６５０号、および２０１７年５月１日に出願された「ＱＵＡＮＴＩＺＡＴＩＯＮ  ＮＯＩＳＥ  ＣＡＮＣＥＬＬＡＴＩＯＮ  ＩＮ  Ａ  ＦＥＥＤＢＡＣＫ  ＬＯＯＰ」と題する、Ａｒｔｈｕｒ  Ｊ．Ｋａｌｂらへの米国仮特許出願第６２／４９２，４０６号の優先権の利益を主張するものであり、全体の内容が本明細書に参照として組み込まれる。
【０００２】
本開示は、一般に集積回路に関し、より具体的にはアナログ−デジタル変換器の低雑音精度入力段に関するものであるが、これに限定されるものではない。
【背景技術】
【０００３】
多くのエレクトロニクス用途では、アナログ−デジタル変換器（ＡＤＣ）は、現実世界の現象、例えば光、音、温度または圧力を表すアナログ電気信号を、デジタル処理、例えば、さらなる信号処理のために用いるデジタル出力信号に変換することができる。例えば、精密測定システムでは、測定を行い、アナログ信号を生成するために、電子機器に１つ以上のセンサを設けることができる。アナログ信号は、ＡＤＣに供給されて、さらなる処理のためにデジタル出力信号を生成することができる。
【０００４】
ＡＤＣは、広帯域通信システム、オーディオシステム、受信機システムなど、多くの場所に存在することができる。ＡＤＣは、通信、エネルギー、ヘルスケア、計測および測定、モーターおよび電力制御、産業オートメーション、ならびに航空宇宙／防衛を含む幅広いアプリケーションに使用され得る。
【発明の概要】
【課題を解決するための手段】
【０００５】
アナログ／デジタル変換器（ＡＤＣ）は、例えば、無線患者監視アプリケーションを含む様々なアプリケーションに使用され得る。本発明者らは、解決すべき１つの問題は、帯域外ノイズまたは干渉のサンプリングによるエイリアシングであることを認識している。本発明者らは、ＡＤＣ回路の前に結合されたダイナミックアンチエイリアスフィルタ（ＡＡＦ）が、バイパススイッチがオフになったときに電荷注入および容量結合によりＡＡＦフィルタコンデンサに著しい電荷を注入することができるバイパススイッチを含むことができ、これはＡＤＣ入力に差動誤差が生じる可能性があることを認識している。本発明者らは、電荷注入、および入力信号から独立した容量結合を可能にするブートストラップバイパススイッチをダイナミックＡＡＦフィルタに組み込むことができることを認識することによりこの問題を解決した。その結果、整定時間の要件を大幅に緩和することができ、ＡＡＦフィルタとＡＤＣを駆動する増幅器のノイズエイリアシングと電力消費／帯域幅のトレードオフを改善できる。
【０００６】
いくつかの態様では、本開示は、電荷注入、および入力信号から独立するクロックフィードスルーのうちの少なくとも１つを提供するように構成されたフィルタバイパススイッチを有するアンチエイリアスフィルタ回路を含むアナログフロントエンド（ＡＦＥ）システムに関する。ＡＦＥシステムは、アンチエイリアスフィルタ回路の出力をサンプリングするように構成されたアナログ−デジタル変換器（ＡＤＣ）回路の少なくとも１つのサンプリングコンデンサと、入力信号を受信するための入力を含む利得またはバッファ回路と、利得またはバッファ回路の出力に結合されたアンチエイリアスフィルタ回路と、を備え、フィルタ回路が、フィルタ抵抗器と、フィルタ抵抗器の端子に結合されたフィルタコンデンサと、を含み、フィルタバイパススイッチが、ブートストラップ構成で接続され、フィルタバイパススイッチの制御端子を電源電圧よりも上または下に引き、フィルタバイパススイッチが、フィルタ抵抗器と並列に接続され、フィルタバイパススイッチが、オン状態とオフ状態とを含み、オン状態にあるとき、フィルタバイパススイッチが、フィルタ抵抗器をバイパスして、利得またはバッファ回路がフィルタバイパススイッチを介して少なくとも１つのサンプリングコンデンサを駆動することができるように構成され、オフ状態にあるとき、フィルタバイパススイッチが、利得またはバッファ回路にフィルタ抵抗器を介して少なくとも１つのサンプリングコンデンサを駆動させるように構成される。
【０００７】
いくつかの態様では、本開示は、電荷注入、および入力信号から独立したクロックフィードスルーのうちの少なくとも１つを提供するように構成されたフィルタバイパススイッチを有するアンチエイリアスフィルタ回路を含むアナログフロントエンド（ＡＦＥ）システムを動作させる方法に関する。アンチエイリアスフィルタ回路の出力をサンプリングするように構成されたアナログ−デジタル変換器（ＡＤＣ）回路の少なくとも１つのサンプリングコンデンサ提供することと、入力信号を受信する入力を含む利得またはバッファ回路を提供することと、アンチエイリアシングフィルタ回路を利得またはバッファ回路の出力に結合することであって、アンチエイリアシングフィルタ回路が、フィルタ抵抗器と、フィルタ抵抗器の端子に結合されたフィルタコンデンサと、フィルタバイパススイッチが、ブートストラップ構成で接続されてフィルタバイパススイッチの制御端子を電源電圧よりも上または下に引き、フィルタ抵抗器と並列に接続され、フィルタバイパススイッチがオン状態とオフ状態を含む、結合することと、を含み、オン状態にあるとき、入力信号を受信し、フィルタ抵抗器をバイパスするようにフィルタバイパススイッチを制御してフィルタバイパススイッチを介して利得またはバッファ回路が少なくとも１つのサンプリングコンデンサを駆動させ、オフ状態にあるとき、入力信号を受信し、フィルタバイパススイッチを制御して、フィルタ抵抗器を介して利得またはバッファ回路が少なくとも１つのサンプリングコンデンサを駆動させる。
【０００８】
いくつかの態様では、本開示は、電荷注入および／または入力信号から独立したクロックフィードスルーのうちの少なくとも１つを提供するように構成されたフィルタバイパススイッチを有するアンチエイリアスフィルタ回路を含むアナログフロントエンド（ＡＦＥ）システムを含む心電図（ＥＣＧ）測定回路に関する。ＡＦＥシステムは、アンチエイリアスフィルタ回路の出力をサンプリングするように構成されたアナログ−デジタル変換器（ＡＤＣ）回路の少なくとも１つのサンプリングコンデンサと、入力信号を受信するための入力を含む利得またはバッファ回路と、利得またはバッファ回路の出力に結合されたアンチエイリアスフィルタ回路と、を備え、フィルタ回路が、フィルタ抵抗器と、フィルタ抵抗器の端子に結合されたフィルタコンデンサと、フィルタバイパススイッチの制御端子を電源電圧よりも上または下に引くようにブートストラップ構成で接続されたフィルタバイパススイッチと、を含み、フィルタバイパススイッチが、フィルタ抵抗器と並列に接続され、フィルタバイパススイッチが、オン状態およびオフ状態を含み、オン状態にあるとき、フィルタバイパススイッチが、フィルタ抵抗器をバイパスして、利得またはバッファ回路を、フィルタバイパススイッチを介して少なくとも１つのサンプリングコンデンサを駆動させることができるように構成され、かつオフ状態にあるとき、フィルタバイパススイッチが、利得またはバッファ回路を、フィルタ抵抗器を介して少なくとも１つのサンプリングコンデンサを駆動させるように構成される。
【０００９】
この概要は、本特許出願の主題の概要を提供することを意図している。本発明の排他的または包括的な説明を提供することを意図するものではない。発明を実施するための形態は、本特許出願に関するさらなる情報を提供するために含まれる。
【００１０】
必ずしも一定の縮尺で描かれていない図面では、同様の参照番号は異なる図で類似の構成要素を示すことがある。異なる文字接尾辞を有する同様の数字は、同様の構成要素の異なる例を表すことがある。図面は、本明細書で論じられる様々な実施形態を例示として、概略的に示すが、これに限定されるものではない。
【図面の簡単な説明】
【００１１】
【図１】ダイナミックアンチエイリアスフィルタ回路の一例を示す。
【図２】本開示の様々な技術を実装することができるダイナミックアンチエイリアスフィルタ回路の一例を示す。
【図３】ブートストラップ構成で接続されたフィルタバイパススイッチを含むダイナミックアンチエイリアスフィルタ回路の一例を示す。
【図４】オン状態のフィルタバイパススイッチを含む図３のダイナミックアンチエイリアスフィルタ回路の例を示す。
【図５】本開示の様々な技術を使用して、入力信号から独立している、電荷注入およびクロックフィードスルーのうちの少なくとも１つを提供するように構成されたフィルタバイパススイッチを有するアンチエイリアスフィルタ回路を含むアナログフロントエンド（ＡＦＥ）システムを動作させる方法の一例を表すフロー図である。
【図６】心電図（ＥＣＧ）測定回路と組み合わせた、図２〜４のアナログフロントエンドシステムの概略図の一例である。
【発明を実施するための形態】
【００１２】
必ずしも一定の縮尺で描かれていない図面では、同様の参照番号は異なる図で類似の構成要素を示すことがある。異なる文字接尾辞を有する同様の数字は、同様の構成要素の異なる例を表すことがある。図面は、本明細書で論じられる様々な実施形態を例示として、概略的に示すが、これに限定されるものではない。
【００１３】
アンチエイリアスフィルタ回路（ＡＡＦ）は、アナログ−デジタル変換器（ＡＤＣ）入力段（またはフロントエンド）の前に使用して、帯域外の周波数コンテンツをフィルタリング除去することによって帯域外ノイズ／干渉の帯域内の信号範囲へのエイリアシング（サンプリングによる）を防止することができる。ＡＡＦは、ローパスフィルタ回路、バンドパスフィルタ回路、ハイパスフィルタ回路などとすることができる。増幅器を使用して入力信号を増幅し、ＡＡＦフィルタを介してＡＤＣフロントエンドを駆動することができる。ＡＡＦフィルタの帯域幅は、精度要件を満たすために所望される整定時間と帯域外ノイズ／干渉の除去との間のトレードオフになり得る。
【００１４】
Ｃｏｌｉｎ  Ｌｙｄｅｎらへの「Ｌｏｗ  ｎｏｉｓｅ  ｐｒｅｃｉｓｉｏｎ  ｉｎｐｕｔ  ｓｔａｇｅ  ａｎａｌｏｇ−ｔｏ−ｄｉｇｉｔａｌ  ｃｏｎｖｅｒｔｅｒｓ」と題する、同一出願人による米国特許第９，３９１，６２８号に記載されているように、この制限を克服するためにダイナミックＡＡＦフィルタを使用することができる。ダイナミックＡＡＦフィルタには、ＡＡＦフィルタをバイパスするために使用できるバイパススイッチが含まれ得るため、ＡＤＣのサンプリングコンデンサを短い時間期間直接駆動して、高速整定時間を実現できる。その後、バイパススイッチをオフにして、最終整定期間中に増幅器がＡＡＦフィルタを介してＡＤＣサンプリングコンデンサを駆動することができる。この期間中、ＡＡＦフィルタは、ＡＤＣが入力信号をサンプリングする前に、帯域外のノイズ／干渉を減衰させる可能性がある。
【００１５】
例えば、アナログフロントエンド（ＡＦＥ）におけるダイナミックＡＡＦフィルタの課題は、バイパススイッチがオフになると、バイパススイッチが電荷注入と容量結合によって、ＡＡＦフィルタコンデンサに大きな電荷を注入し、誤差を引き起こす可能性があることであり得る。これらの誤差は入力電圧の関数となり、差動信号誤差を引き起こす可能性がある。この差動誤差は、ＡＤＣの入力サンプリングコンデンサがホールド状態になるまでに「整定される」必要がある。したがって、このモードでは、精密な整定要件を満たすためにかなりのサンプリング期間を費やし、増幅器の直接整定に利用できる時間が短縮される場合がある。これにより、より速い整定を得るため、広い増幅器の帯域幅で増幅器の消費電力を増加させる。
【００１６】
以下に詳述するように、本発明者らは、ブートストラップ構成で接続されたフィルタバイパススイッチが、フィルタバイパススイッチの制御端子を電源電圧よりも高くまたは低く引くことが、上述の問題を解決するために使用できることを認識した。ブートストラップスイッチを使用すると、差動ＡＡＦフィルタのバイパススイッチの電荷注入と容量結合の両方をコモンモードにすることができる。ブートストラップスイッチは、単独のタイプのトランジスタ、例えば、Ｎ型ＦＥＴまたはＰ型ＦＥＴのうちの１つであってもよく、スイッチがオフであるとき、ゲートを、入力電圧に駆動することができるが、スイッチがオンのとき、入力電圧プラス電源電圧に駆動することができる。したがって、一次までは、ＡＤＣの差動入力信号は、ＡＡＦフィルタにおけるバイパススイッチの電荷注入および容量結合の影響を受けない。一部の実装では、ＡＡＦフィルタがアクティブなときに、サンプリング期間のわずか３０％が使用され、増幅器の消費電力を大幅に削減した。
【００１７】
図１は、ダイナミックアンチエイリアスフィルタ回路１０の一例を示す。アナログフロントエンド（ＡＦＥ）システム１１の一部を構成することができるダイナミックＡＡＦ回路１０は、フィルタバイパススイッチ１２、フィルタ抵抗器１４、およびフィルタ抵抗器１４の端子に結合されたフィルタコンデンサ１６を含むことができる。フィルタバイパススイッチ１２は、例えば、第１のトランジスタ１８および第２のトランジスタ２０を含むトランスミッションゲートとすることができる。いくつかの例では、第１および第２のトランジスタ１８、２０は、第１のトランジスタ１８が第１の型、例えばＰ型であり、第２のトランジスタ２０が第２の型、例えばＮ型である電界効果トランジスタであってもよい。図１に示すように、第１および第２のトランジスタ１８、２０は、相補的な制御信号φおよびφ＿ｂａｒを用いて制御され、両トランジスタ１８、２０が、個別の場合よりも広い電圧範囲にわたってオンまたはオフする。
【００１８】
ＡＦＥシステム１１は、入力信号２４を受信する入力と、フィルタバイパススイッチ１２に信号を印加するように構成された出力とを有する利得回路２２、例えば容量性利得増幅器（ＣＧＡ）をさらに含むことができる。例えば、利得回路２２は、ダイナミックアンチエイリアスフィルタ回路１０に入力を提供することができ、ダイナミックアンチエイリアスフィルタ回路１０は、フィルタリングされた信号をアナログ−デジタル変換器（ＡＤＣ）回路２６に出力して、デジタル信号に変換することができる。例えば、アナログ−デジタル変換器（ＡＤＣ）回路の少なくとも１つのサンプリングコンデンサは、アンチエイリアスフィルタ回路の出力をサンプリングすることができる。いくつかの例では、利得回路２２は、バッファ回路とすることができる。
【００１９】
いくつかの例では、フィルタコンデンサ１６は、ＡＤＣ回路２６のＡＤＣサンプリングコンデンサを含むことができる。バイパススイッチ１２は、利得回路２２がＡＤＣサンプリングコンデンサを、短い時間期間直接駆動できるように、ＡＡＦフィルタ回路をバイパスするために使用することができる。その後、バイパススイッチ１２をオフにすることができ、利得回路２２は、最終整定期間中、ＡＡＦフィルタ回路を介してＡＤＣサンプリングコンデンサを駆動することができる。ＡＡＦフィルタは、ＡＤＣが入力信号をサンプリングする前に、帯域外ノイズ／干渉を減衰させることができる。
【００２０】
図１において、フィルタバイパススイッチ１２がオンになると、利得回路２２は、フィルタ抵抗器１４をバイパスすることによって、フィルタコンデンサ１６、例えばＡＤＣサンプリングコンデンサを駆動することができる。その後、フィルタ抵抗器１４と利得回路２２とを接続するフィルタバイパススイッチ１２をオフにすることができ、利得回路２２からの入力信号は、フィルタ抵抗器１４とフィルタコンデンサ１６を含むＲＣフィルタを介供してＡＤＣに給することができる。
【００２１】
フィルタバイパススイッチ１２がオンであり、入力がＶｄｄ／２よりも低いとき、第２のトランジスタ２０、例えばＮ型デバイスをアクティブにすることができるが、第１のトランジスタ１８、例えばＰ型デバイスをオフにすることができる。フィルタバイパススイッチ１２がオフになると、電荷注入とクロックフィードスルーという２つの誤差源が生じる可能性がある。電荷注入は、トランジスタがオフになったときに、トランジスタのドレイン端子およびソース端子にチャネル電荷が分散されることによる誤差を引き起こす可能性がある。クロックフィードスルーは、例えば、ゲート−ドレインまたはゲート−ソース重複コンデンサンスを介して回路に結合する制御信号φおよびφ＿ｂａｒ、例えばクロック信号、によって誤差を引き起こす可能性がある。
【００２２】
スイッチがオフになると、第２のトランジスタ２０を通るチャネル電荷注入がソースとドレインの両方に分割されるが、フィルタコンデンサ１６の入力インピーダンスは増幅器２２の入力インピーダンスよりも低いので、ゲート電荷の大部分は、フィルタコンデンサ１６に流れる。同様の挙動は、第１のトランジスタ１８がオンであるが第２のトランジスタ２０がオフであるとき、入力がＶｄｄ／２より上であるときに起こり得る。したがって、ＡＤＣへの入力電圧は、ＡＡＦフィルタの入力電圧によって変化するバイパススイッチの電荷注入によって損なわれる可能性がある。
【００２３】
バイパススイッチにおける電荷注入は、以下の式１および２によって記述することができる。
【００２４】
【数１】
2018078568.tif 000003
【００２５】
式１は、Ｎチャネル電荷注入を表し、式２は、Ｐチャネル電荷注入を表す。式１および式２において、φＨ（例えば５ボルト（Ｖ））、ΦＬ（例えば０Ｖ）は、フィルタバイパススイッチ１２の高レベルおよび低レベルであり、ＶＩＮは、入力電圧（例えば０〜５Ｖ）Ｖｔｎは、Ｎチャネル閾値電圧、Ｖｔｐは、Ｐチャネル閾値電圧、ＷおよびＬは、トランジスタの幅および長さ、Ｃｏｘは、トランジスタの酸化物容量である。
【００２６】
式１において、Ｎチャネル電荷注入は、φＨとＶＩＮとの間の差の関数である。電圧ＶＩＮが増加してφＨに近づくと、Ｎチャネル電荷注入が減少する。Ｐチャネル電荷注入は、ＶＩＮとφＬとの間の差の関数である。電圧ＶＩＮが増加すると、Ｐチャネル電荷注入が増加する。
【００２７】
中点値に近い入力電圧ＶＩＮでは、ＮチャネルとＰチャネルの電荷注入が互いに打ち消し合う場合がある。しかし、入力電圧ＶＩＮがある範囲の高側または低側に近づくにつれて、ＮチャネルとＰチャネルの電荷注入は互いに打ち消し合わない可能性がある。
【００２８】
単独の回路端で描かれているが、図１を差動構成で接続することもできる。入力電圧ＶＩＮがある範囲の高側または低側に近づくと、Ｐチャネルデバイスがフィルタコンデンサ１６に電荷を注入することができ、Ｎチャネルデバイスはオフ、またはその逆になるとき、差動設定は、出力でかなりの電圧キック（例えば２ｍＶ）をもたらす場合がある。この電圧キックは、フィルタ抵抗器１４およびフィルタコンデンサ１６のＲＣフィルタによって整定され得るが、かなりの整定時間を必要とする可能性がある。
【００２９】
上述したように、フィルタバイパススイッチ１２がオフになると、クロックフィードスルーが別の誤差源となり得る。クロックフィードルーは、以下の式３によって記述することができる。
【００３０】
【数２】
2018078568.tif 000004
【００３１】
式３において、φＨおよびφＬは、フィルタバイパススイッチ１２の制御信号、例えばクロック信号の高レベルおよび低レベルであり、Ｃｏｌはトランジスタの重畳コンデンサであり、Ｃは出力コンデンサスの容量、例えば、フィルタ／サンプリングコンデンサ１６である。φＨとφＬの差が固定値の場合、入力に関係なく発生したＶＯＵＴの電圧キックは同じである。そのため、出力クロックのフィードスルーは信号から独立する。しかし、φＨまたはφＬが入力電圧の関数である場合、発生したＶＯＵＴ電圧キックは入力電圧の関数である。
【００３２】
いくつかの実装形態では、説明のみを目的として、８ｐＦのフィルタコンデンサを備えた４／１ＣＭＯＳスイッチは、１．２Ｖの入力差動電圧に対する電荷注入のために３ｍＶの出力誤差を引き起こす可能性がある。しかし、ＡＤＣの入力を５ｕＶ未満に整定することが望ましい場合がある。したがって、６．４のＲＣ時定数（タウ）が必要であった。２４０キロヘルツ（ｋＨｚ）のＡＡＦフィルタ回路の場合、タウは６６０ナノ秒（ｎｓ）である。しかしながら、６．４タウは４．２ｕｓに等しく、ＡＤＣが２４０ｋＨｚでサンプリングしている場合には、利得回路２２、例えばＣＧＡが整定する時間がない。
【００３３】
上記のように、本発明者らは、電荷注入、および入力信号から独立する容量結合を行うことができる、ブートストラップバイパススイッチをダイナミックＡＡＦフィルタに組み込むことができることを認識することによって、この問題を解決した。したがって、電荷注入および容量結合はコモンモードであり、拒絶することができる。
【００３４】
図２は、本開示の様々な技術を実装することができるダイナミックアンチエイリアスフィルタ回路３０の一例を示す。アナログフロントエンド（ＡＦＥ）システム３１の一部を形成することができるダイナミックＡＡＦ回路３０は、フィルタバイパススイッチ３２（図３および４に示すブートストラップ構成に接続されている）と、フィルタ抵抗器１４と、フィルタ抵抗器１４の一端に結合されたフィルタコンデンサ１６と、を含む。フィルタ回路３０は、利得またはバッファ回路２２の出力に結合することができる。
【００３５】
いくつかの例では、フィルタコンデンサ１６およびＡＤＣ回路２６のＡＤＣサンプリングコンデンサは同じコンデンサであり、他の例では、フィルタコンデンサ１６およびＡＤＣサンプリングコンデンサは異なるコンデンサとすることができる。
【００３６】
いくつかの例示的な構成では、フィルタバイパススイッチ３２は、図２に示すように、単独のトランジスタであってもよい。いくつかの例では、フィルタバイパススイッチ３２は、単独のタイプのトランジスタであってもよく、Ｎ型トランジスタおよびＰ型トランジスタのうちの１つだけであってもよい。トランジスタは、例えば、限定はしないが、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）および接合型ゲート電界効果トランジスタ（ＪＦＥＴ）を含む電界効果トランジスタ（ＦＥＴ）、ＤＭＯＳトランジスタ、および窒化ガリウムトランジスタを含む電界効果トランジスタであり得る。
【００３７】
図２に示すように、フィルタバイパススイッチ３２は、制御端子３４に制御信号φを印加してスイッチ３２をオンまたはオフにすることによって制御することができる。例えば、制御端子は、ＦＥＴのゲート端子とすることができる。利得回路２２、例えば容量性利得増幅器（ＣＧＡ）は、ダイナミックアンチエイリアスフィルタ回路３０に入力を提供することができ、ダイナミックアンチエイリアスフィルタ回路３０は、フィルタリングされた信号を、デジタル信号に変換するためアナログ−デジタル変換器（ＡＤＣ）回路２６に出力することができる。
【００３８】
図３は、ブートストラップ構成に接続されたフィルタバイパススイッチを含むダイナミックアンチエイリアスフィルタ回路の一例を示す。特に、フィルタ回路３０は、フィルタバイパススイッチ３２がオフ状態で描かれている。オフ状態にあるとき、フィルタバイパススイッチ３２は、利得回路２２またはバッファ回路に、フィルタ抵抗器１４を介してフィルタコンデンサ１６、例えば、１つ以上のサンプリングコンデンサを駆動させることができる。
【００３９】
図示される例示的な構成では、アンチエイリアスフィルタ回路３０は、フィルタバイパススイッチ３２の制御端子、例えばトランジスタのゲート端子を電源電圧よりも高くまたは低く引き、スイッチをオンまたはオフに切り替えるためのスイッチＳＷ１〜ＳＷ５として示されているいくつかのブートストラップスイッチを含むことができる。さらに、フィルタ回路３０は、１つ以上のブートストラップコンデンサ３６を含むことができる。スイッチＳＷ１〜ＳＷ５に結合された制御線（図示せず）を有するＡＤＣシステムの制御回路３８は、スイッチＳＷ１〜ＳＷ５の動作を制御することができる。
【００４０】
図３に示すように、制御回路３８は、スイッチＳＷ５を閉じて、フィルタバイパススイッチ３２の制御端子３４、例えばＦＥＴのゲート端子を、フィルタバイパススイッチ３２をオフにすることができる利得回路２２の出力端子に結合することができる。制御回路３８は、スイッチＳＷ２およびＳＷ３を開いて、ブートストラップコンデンサ（複数を含む）３６を、１）バイパススイッチ３２の制御端子３４および２）バイパススイッチ３２の入力端子４０、例えば、ソース端子、から脱結合することができる。制御回路３８がスイッチＳＷ１およびＳＷ３を閉じると、ブートストラップコンデンサ（複数を含む）３６は、その後、電源電圧ＶＲＥＦ、例えば５Ｖまで充電することができる。
【００４１】
図４は、オン状態であるフィルタバイパススイッチを含む図３のダイナミックアンチエイリアスフィルタ回路の例を示す。オン状態にあるとき、フィルタバイパススイッチ３２は、フィルタ抵抗器１４をバイパスすることができ、利得回路２２が、バイパススイッチ３２のソース端子４０およびドレイン端子４２を介してフィルタコンデンサ１６、例えば１つ以上のサンプリングコンデンサを駆動することができる。
【００４２】
図４に示すように、制御回路３８は、スイッチＳＷ１およびＳＷ３を開き、ブートストラップコンデンサ（複数を含む）３６を電源電圧ＶＲＥＦから脱結合することができる。制御回路３８は、スイッチＳＷ５を開き、スイッチＳＷ２、ＳＷ４を閉じてブートストラップコンデンサ（複数を含む）を１）バイパススイッチ３２の制御端子３４と２）バイパススイッチ３２の入力端子４０に結合して、バイパススイッチ３２の制御端子３４に電源電圧ＶＲＥＦと入力信号２４ＶＩＮの電圧との組み合わせ、例えば、和または差、を印可することができる。バイパススイッチ３２の制御端子３４は、電圧ＶＲＥＦ＋ＶＩＮであり、バイパススイッチ３２の入力端子４０は電圧ＶＩＮであり、結果として制御端子３４と入力端子４０との間にＶＲＥＦの電圧、例えば、ＶＲＥＦのゲート−ソース間電圧、が生じ、バイパススイッチ３２をオンにすることができる。バイパススイッチ３２のゲート−ソース間電圧は、入力電圧２４から独立していることに留意されたい。
【００４３】
上述の電荷注入の問題を再び参照すると、バイパススイッチ３２がＰ型デバイスである場合、電荷注入は、入力電圧ＶＩＮマイナスバイパススイッチ３２の低レベルφＬの関数である。図３および図４のブートストラップ技術を使用すると、低レベル電圧φＬは入力電圧ＶＩＮであるので、バイパススイッチの電荷注入は、入力電圧から独立するようになる。
【００４４】
バイパススイッチ３２がＮ型デバイスである場合、電荷注入は、バイパススイッチ３２の高レベル電圧φＨマイナス入力電圧ＶＩＮの関数である。図３および図４のブートストラップ技術を使用すると、高レベル電圧φＨは入力電圧ＶＩＮプラスＶＲＥＦであるので、高レベル電圧φＨ（ＶＩＮ＋ＶＲＥＦ）マイナス入力電圧ＶＩＮは、ＶＲＥＦに等しい。このようにして、電荷注入は入力信号から独立して行われる。
【００４５】
上述のクロックフィードスルー問題を再び参照すると、クロックフィードスルーは、フィルタバイパススイッチ３２の高レベルと低レベルφＨおよびφＬの差の関数である。図３および図４のブートストラップ技術を使用すると、高レベル電圧φＨは、入力電圧ＶＩＮプラスＶＲＥＦであり、低レベル電圧φＬは入力電圧ＶＩＮである。したがって、高レベル電圧φＨ（ＶＩＮ＋ＶＲＥＦ）マイナス低レベル電圧φＬ（ＶＩＮ）は、ＶＲＥＦに等しい。このようにして、クロックフィードスルーは、入力信号から独立して行われる。
【００４６】
図５は本開示の様々な技術を使用して、入力信号から独立している電荷注入およびクロックフィードスルーのうちの少なくとも１つを提供するように構成されたフィルタバイパススイッチを有するアンチエイリアスフィルタ回路を含むアナログフロントエンド（ＡＦＥ）システムを動作させる方法５０の一例を表すフロー図である。ブロック５２において、方法５０は、アンチエイリアスフィルタ回路の出力をサンプリングするように構成されたＡＤＣ回路の１つ以上のサンプリングコンデンサを提供することを含むことができる。例えば、図２のアナログフロントエンドシステム３１は、アンチエイリアスフィルタ回路３０の出力をサンプリングするように構成された１つ以上のサンプリングコンデンサ、例えばコンデンサ１６を有するＡＤＣ回路を含むことができる。
【００４７】
ブロック５４において、方法５０は、入力信号を受信するための入力を含む利得またはバッファ回路を提供することを含むことができる。例えば、図２のアナログフロントエンドシステム３１は、入力信号２４を受信するための利得またはバッファ回路２２を含むことができる。
【００４８】
ブロック５６において、方法５０は、フィルタ抵抗器を提供することと、フィルタ抵抗器の端子に接続されるフィルタコンデンサを提供することと、ブートストラップ構成で接続されたフィルタバイパススイッチを提供して、フィルタバイパススイッチの制御端子を電源電圧よりも上または下に引くことと、を含む、利得またはバッファ回路の出力に結合されたフィルタ回路を提供するとことを含み、フィルタバイパススイッチは、フィルタ抵抗器と並列に接続され、フィルタバイパススイッチは、オン状態とオフ状態とを含む。例えば、図２〜４のＡＦＥシステムは、ブートストラップ構成で接続されたフィルタ抵抗器１４、フィルタコンデンサ１６、およびフィルタバイパススイッチ３２を含むフィルタ回路３０を含むことができる。
【００４９】
ブロック５６において、方法５０は、オン状態にあるとき、フィルタ抵抗器をバイパスするようにフィルタバイパススイッチを制御して、利得またはバッファ回路がサンプリングコンデンサ（複数を含む）を駆動することを可能にすることができ、オフ状態にあるとき、フィルタバイパススイッチを制御して、利得またはバッファ回路がフィルタ抵抗器を介してサンプリングコンデンサ（複数を含む）を駆動させるようにする。例えば、図４に示すように、制御回路３８は、フィルタバイパススイッチ３２を制御してオンに切り替え、フィルタ抵抗器１４をバイパスして、利得またはバッファ回路２２がサンプリングコンデンサ（複数を含む）（例えばコンデンサ１６）を駆動することを可能にする。図３に示すように、制御回路３８は、フィルタバイパススイッチ３２を制御してオフに切り替え、利得またはバッファ回路２２にフィルタ抵抗器１４を介してサンプリングコンデンサ（複数を含む）（例えば、コンデンサ１６）を駆動させることができる。
【００５０】
図６は、心電図（ＥＣＧ）測定回路６０と組み合わせた、図２〜４のアナログフロントエンドシステム３１の概略図の一例である。システム６０は、アナログ入力信号２４を受信するための第１の入力６４と、ダイナミックアンチエイリアスフィルタ回路３０（フィルタバイパススイッチを含む）と、ＡＡＦフィルタ回路３０の出力を受信するためのＡＤＣ回路２６、例えばシグマ−デルタＡＤＣまたは逐次比較レジスタ（ＳＡＲ）ＡＤＣと、を有する利得回路６２を含むことができる。図示される例示的な構成では、利得回路６２は、加算回路６６と、利得またはバッファ回路２２、例えば容量性利得増幅器（ＣＧＡ）と、を含むことができる。
【００５１】
ＡＤＣ２６は、アナログ入力信号２４、例えば、ＥＣＧ出力信号、に対応する第１のデジタル出力信号６８を生成することができる。図６に示すように、デジタル−アナログ変換器（ＤＡＣ）回路７２からのアナログ信号７０は、利得回路６２の第２の入力７４に印加することができる。加算回路６６は、元のアナログ入力信号２４からＤＡＣ回路７２からのアナログ出力信号７０を減算することができる。加算回路６６は、概念的な目的のために描かれているが、いくつかの構成では、利得またはバッファ回路２２自体の一部を形成することができることに留意されたい。いくつかの例では、減算および利得は、線形性のためにシグマ−デルタ変換器などの高分解能ＡＤＣ２６に供給することができるＣＧＡで遂行することができる。
【００５２】
図６のフィードバックループ７６は、ＡＤＣ回路２６のデジタル出力信号６８を受信し、出力信号８０を量子化器回路８２、例えば、デジタルシグマ−デルタ変調器、に提供する周波数選択フィルタ回路７８を含むことができる。いくつかの実装例では、周波数選択フィルタ回路７８は、積分回路とローパスフィルタ回路の一方または両方を含むことができる。
【００５３】
図６に示すように、量子化器回路８２は、量子化された信号８４をＤＡＣ７２に出力することができる。いくつかの実施例では、ＤＡＣ７２は、ノイズ形状のＤＡＣ回路、例えば、シグマ−デルタＤＡＣであり得る。いくつかの例では、フィルタ回路出力信号８０は、第１の数のビット、例えば、１６ビット、を含むことでき、量子化された信号８４は、第１の数のビットよりも少ない第２の数のビット、例えば、７ビットを含むことができる。
【００５４】
ＡＦＥシステム出力回路８６は、例えばスケーリング回路９０および加算回路９２を含む再結合経路８８を含む。加算回路９２は、例えばＥＣＧ出力信号などの出力信号９０を生成するために、量子化された信号８４のスケーリングされたバージョンとＡＤＣ２６からのデジタル出力信号６８とを組み合わせることができる。入力信号２４を再構成すると共に、この再結合は、量子化器回路８２の量子化ノイズを実質的に排除することができる。再結合経路８８に関する追加の情報は、２０１７年６月１３日に出願されたＫａｌｂらへの「ＱＵＡＮＴＩＺＡＴＩＯＮ  ＮＯＩＳＥ  ＣＡＮＣＥＬＬＡＴＩＯＮ  ＩＮ  Ａ  ＦＥＥＤＢＡＣＫ  ＬＯＯＰ」と題する、同一出願人による米国特許出願第１５／６２１，６２１号に見出すことができ、その全内容は参照により本明細書に組み込まれる。
【００５５】
様々な留意点
本明細書に記載された非限定的な態様または実施例の各々は、それ自立可能であり、または１つ以上の他の実施例との様々な順列もしくは組み合わせで組み合わせることができる。
【００５６】
上記の発明を実施するための形態は、発明を実施するための形態の一部を形成する添付の図面の参照を含む。図面は、例示として、本発明を実施することができる特定の実施形態を示す。これらの実施形態は、本明細書では「態様」または「実施例」とも称される。このような実施例は、図示または記載されたものに加えて要素を含むことができる。しかしながら、本発明者らは、図示または記載された要素のみが提供される実施例も考慮する。さらに、本発明者らは、特定の例（またはその１つ以上の態様）、または明細書に図示または記載された他の例（またはその１つ以上の態様）のいずれかに関して、図示または記載されたこれらの要素（またはその１つ以上の態様）の任意の組み合わせまたは置換を使用して例を考慮する。
【００５７】
本文書と、参照によってそのように組み込まれる任意の文書との間に矛盾する使用がある場合は、本文書の使用が優先する。
【００５８】
本明細書では、「少なくとも１つ」または「１つ以上」の他の例または使用とは無関係に、１つ以上のものを含むように、特許文書において一般的であるように、「１つ（ａ）」または「１つ（ａｎ）」という用語が使用される。本明細書では、「または（ｏｒ）」という用語は、非排他的な、または、特に明記しない限り、「ＡまたはＢ」が、「ＢではなくＡである」、「ＡではなくＢである」、および「ＡおよびＢ」を含むことを指すように使用される。本明細書では、「含んでいる（ｉｎｃｌｕｄｉｎｇ）」および「その中にある（ｉｎ  ｗｈｉｃｈ）」という用語は、それぞれの「備えている（ｃｏｍｐｒｉｓｉｎｇ）」および「において（ｗｈｅｒｅｉｎ）」という用語の平易な英語の等価物として使用される。また、以下の特許請求の範囲において、「含んでいる（ｉｎｃｌｕｄｉｎｇ）」および「備えている（ｃｏｍｐｒｉｓｉｎｇ）」という用語は、限定されていない、すなわち、請求範囲においてそのような用語の後に列挙された要素に加えて要素を含む、システム、デバイス、物品、組成、式、またはプロセスは、依然としてその請求範囲内にあるとみなされる。さらに、以下の特許請求の範囲において、「第１」、「第２」、および「第３」などの用語は単に標識として使用され、それらの対象に数値的な要件を課すことを意図しない。
【００５９】
本明細書に記載の方法の例は、少なくとも部分的に、機械的にまたはコンピュータで実装することができる。いくつかの例は、電子デバイスが上記の例で説明した方法を実行するように構成するように動作可能な命令でコード化されたコンピュータ可読媒体または機械可読媒体を含むことができる。そのような方法の実装には、マイクロコード、アセンブリ言語コード、高水準言語コードなどのコードを含めることができる。そのようなコードは、様々な方法を実行するためのコンピュータ可読命令を含むことができる。コードは、コンピュータプログラム製品の一部を形成することができる。さらに、一例では、コードは、実行中または他の場合など、１つ以上の揮発性、固定、または不揮発性の有形のコンピュータ可読媒体に有形に格納されてもよい。これらの有形のコンピュータ可読媒体の例には、ハードディスク、取り外し可能な磁気ディスク、取り外し可能な光ディスク（例えば、コンパクトディスクおよびデジタルビデオディスク）、磁気カセット、メモリカードまたはスティック、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）などが含まれるが、これらに限定されない。
【００６０】
上記の説明は例示的なものであり、限定的なものではない。例えば、上記の例（またはその１つ以上の態様）は、互いに組み合わせて使用されてもよい。上記の説明を検討することにより、当業者によって、他の実施形態を使用することができる。この要約は、３７Ｃ．Ｆ．Ｒ．§１．７２（ｂ）に合致して提供され、読者が技術的開示の性質を迅速に確認することを可能にする。請求の範囲のまたは意味を解釈または制限するために使用されないことを理解して提出される。また、上記の「発明を実施するための形態」では、開示を合理化するために様々な特徴をグループ化することができる。これは、請求されていない開示された特徴が請求範囲に不可欠であることを意図していると解釈されるべきではない。むしろ、本発明の主題は、開示された特定の実施形態のすべての特徴よりも少なくてもよい。したがって、添付の特許請求の範囲は、実施例または実施形態として「発明を実施するための形態」に組み込まれ、各々の請求項は、別個の実施形態として独立し、そのような実施形態は、様々な組み合わせまたは順列で互いに組み合わせられ得ることが考慮される。本発明の範囲は、添付の特許請求の範囲を参照して、そのような特許請求の範囲が権利を与えられる等価物の全範囲とともに決定されるべきである。
【符号の説明】
【００６１】
１０  ダイナミックアンチエイリアスフィルタ回路
１１  アナログフロントエンド（ＡＦＥ）システム
１２  フィルタバイパススイッチ
１４  フィルタ抵抗器
１６  フィルタコンデンサ
１８  第１のトランジスタ
２０  第２のトランジスタ
２２  利得回路
２４  入力信号
２６  アナログ−デジタル変換器（ＡＤＣ）回路
【図１】
2018078568.tif 000005
【図２】
2018078568.tif 000006
【図３】
2018078568.tif 000007
【図４】
2018078568.tif 000008
【図５】
2018078568.tif 000009
【図６】
2018078568.tif 000010
【外国語明細書】
2018078568000001.pdf