(57)【要約】【課題】  積層センサを湾曲センサとして適用させようとした場合、積層センサは厚みが増しているため、画素チップの曲率制御を積層でないセンサと同様に行おうとしても、正確に曲げることができない、あるいは破壊といった問題が存在する。【解決手段】  複数の光電変換素子２０１により構成される受光面ＰＤを有する第１の半導体基板Ｓ１と、第１の半導体基板Ｓ１から出力される信号にデジタル信号処理を施すデジタル回路部２１０、２２０を有する第２の半導体基板Ｓ２と、を備える撮像素子１３であって、第１の半導体基板Ｓ１と第２の半導体基板Ｓ２とは積層されて接続されており、撮像素子１３は湾曲させることが可能であり、湾曲させる際に生じる歪応力を低減する構造１１０ａ、３１０ａを有する。【選択図】  図６
2018098725.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換素子により構成される受光面を有する第１の半導体基板と、
前記第１の半導体基板から出力される信号にデジタル信号処理を施すデジタル回路部を有する第２の半導体基板と、
を備える撮像素子であって、
前記第１の半導体基板と前記第２の半導体基板とは積層されて接続されており、前記撮像素子は湾曲させることが可能であり、湾曲させる際に生じる歪応力を低減する構造を有することを特徴とする、撮像素子。
【請求項２】
前記第２の半導体基板は、前記歪応力を低減する構造を有することを特徴とする、請求項１に記載の撮像素子。
【請求項３】
前記歪応力を低減する構造は、溝状の形状が変形する変形部であることを特徴とする、請求項１又は２に記載の撮像素子。
【請求項４】
前記変形部は、エッチング又はメカニカルスクライブにより形成されることを特徴とする、請求項３に記載の撮像素子。
【請求項５】
前記歪応力を低減する構造は、前記デジタル回路部が複数個に分割されることによって形成された分割部であることを特徴とする、請求項１又は２に記載の撮像素子。
【請求項６】
前記歪応力を低減する構造は、前記第２の半導体基板の長軸方向に少なくとも２つ、短軸方向に少なくとも１つ設けられていることを特徴とする、請求項１乃至５のいずれか１項に記載の撮像素子。
【請求項７】
前記第１の半導体基板と前記第２の半導体基板とは、マイクロバンプによって接続されていることを特徴とする、請求項１乃至６のいずれか１項に記載の撮像素子。
【請求項８】
前記撮像素子を湾曲させる際の湾曲形状の曲率を制御する湾曲制御機構を備え、前記湾曲制御機構は、撮影光学系に応じて前記湾曲形状を変化させることを特徴とする、請求項１乃至７のいずれか１項に記載の撮像素子を備えた撮像装置。
【請求項９】
前記湾曲制御機構は、吸引により前記湾曲形状を変化させることを特徴とする、請求項８に記載の撮像素子を備えた撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子及び撮像装置に関する。
【背景技術】
【０００２】
近年、コンパクトデジタルカメラにも１型やそれ以上の大型の撮像素子が搭載されるようになってきた。これにより、従来は一眼レフカメラのみで可能であった超高感度での撮影や被写界深度が浅くボケ味が活きる撮影等を行うことが、コンパクトデジタルカメラにおいても実現可能となってきている。このように大型の撮像素子を搭載することは、スマートフォンやタブレット等に搭載されたカメラとの差別化技術として、コンパクトデジタルカメラに必要不可欠なものとなってきている。
【０００３】
しかしながら、コンパクトデジタルカメラに従来の小型の撮像素子を搭載する場合と比べて、大型の撮像素子を搭載する場合は、被写体からレンズへと入射する光線の入射角度（以下、「光線入射角」と記述する。）が大きくなるという課題がある。この光線入射角の増大は、カメラの光学系のサイズを小さくするとより顕著になる。
【０００４】
この課題の１つの解決手段として、特許文献１には、受光面を湾曲させた構造の撮像素子（以下、「湾曲センサ」と記載する。）が提案されている。湾曲センサは、受光面を湾曲させることで、レンズから入射してくる被写体からの光線に対し、垂直に近い状態で受光することが可能となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１６−１３４８５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、撮像素子には、単に被写体を撮影する機能を有するだけでなく、これまで後段の回路に備えられていた機能も併せ持った多機能撮像素子としての形態が求められている。撮像素子に多数の機能を具備させるとデバイス自体が大きくなってしまうが、複数の半導体基板を積層させて構成した撮像素子（以下、「積層センサ」と記載する。）が提案されている。
【０００７】
上記のような積層センサを湾曲させようとした場合、積層センサでは厚みが増しているため、積層センサの半導体基板の曲率制御を積層型でない湾曲センサのように行うと、正確に曲率制御ができない、あるいは半導体基板が破壊されるといった問題がある。また、積層センサを湾曲させた場合、回路層も曲げられて歪むため回路部のインピーダンス特性が変化してしまう、さらに湾曲の曲率を変化させた場合、回路部のインピーダンス特性が曲率に応じて変化してしまうといった問題がある。
【０００８】
そこで本発明の目的は、積層センサのような厚みを有する撮像素子であっても、湾曲させた際の柔軟性を保つことができる撮像素子を提供することである。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明における撮像素子は、複数の光電変換素子により構成される受光面を有する第１の半導体基板と、第１の半導体基板から出力される信号にデジタル信号処理を施すデジタル回路部を有する第２の半導体基板と、を備える撮像素子であって、第１の半導体基板と第２の半導体基板とは積層されて接続されており、撮像素子は湾曲させることが可能であり、湾曲させる際に生じる歪応力を低減する構造を有することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、積層構造を有する撮像素子であっても、湾曲させた際の柔軟性を保つことができる撮像素子を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例における撮像装置１の概要を示す図である。
【図２】本発明の実施例における撮像素子１３の構成を示す概略図である。
【図３】本発明の実施例における撮像素子１３の画素２００の構成及びそれに対応するＡＤ変換回路部２１０の構成を示す図である。
【図４】本発明の実施例における撮像素子１３の構成を示す概念図である。
【図５】（Ａ）本発明の実施例における撮像素子１３の側面図である。（Ｂ）画素チップ１００側から見た斜視図である。（Ｃ）処理チップ１１０側から見た斜視図である。（Ｄ）本発明の変形例における撮像素子３３の側面図である。
【図６】本発明の実施例における撮像素子１３の湾曲制御装置１５を示す断面図である。
【図７】（Ａ）、（Ｃ）本発明の実施例における撮像素子１３が湾曲した際の応力を示す図である。（Ｂ）、（Ｄ）従来における応力を示す図である。
【図８】（Ａ）本発明の実施例における曲率制御テーブルを示す図である。（Ｂ）本発明の実施例における各曲率Ｘにおける湾曲部Ｃの形態を示す図である。
【図９】本発明の実施例における曲率制御手順を示すフロー図である。
【発明を実施するための形態】
【００１２】
（実施例）
以下、本発明の実施例について説明する。図１に示す撮像装置１は、レンズ１１、レンズ制御装置１２、撮像素子１３、撮像素子制御装置１４、湾曲制御装置１５、ＤＳＰ１６、メモリ部１７、表示部１８、記録装置１９、操作部２０から構成されている。
【００１３】
レンズ１１は、ズームレンズであり、ＤＳＰ１６の指示を受けたレンズ制御装置１２の制御信号によりレンズ１１の焦点距離が制御される。また、レンズ制御装置１２は、焦点距離のほかに絞りやフォーカス制御等も行うことが可能となっている。
【００１４】
レンズ１１を通った被写体像の光は、撮像素子１３に結像される。撮像素子１３は、ＤＳＰ１６の指示を受けた撮像素子制御装置１４の制御により、結像した被写体像を光電変換する。また、ＤＳＰ１６の指示を受けた湾曲制御装置１５の制御により、レンズ１１の状態に合わせて撮像素子１３が最適な湾曲形状の曲率となるように撮像素子１３の形状が制御される。
【００１５】
撮像素子１３で光電変換され、ＡＤ変換処理や欠陥補正等の補正が施された画像信号はＤＳＰ１６に伝送される。ＤＳＰ１６では、この画像信号に各種の画像信号処理を施し、処理された画像信号はメモリ部１７に保存される。表示部１８では、メモリ部１７からの処理された画像信号による画像や記録装置１９からの記録画像が表示される。記録装置１９は、メモリカードに代表される記録手段であり、撮影した映像や画像を記録することができる。また、操作部２０は、ユーザーがレリーズ等のカメラ操作を行う操作部材で構成されている。
【００１６】
図２は、本発明の実施例における撮像素子１３の構成を概略図として示す。撮像素子１３は、複数の画素２００を水平方向及び垂直方向にアレイ状に並べた画素チップ１００と、ＡＤ変換回路部２１０及びデジタル画像処理回路部２２０を有する処理チップ１１０とから構成されている。画素チップ１００と処理チップ１１０とは、マイクロバンプ１２０を介して電気的に接続され、図４に示すような構成で貼り合わされ積層されている。
【００１７】
まず初めに、画素チップ１００について説明する。画素チップ１００には、複数の画素２００が水平方向（行方向）及び垂直方向（列方向）にアレイ状に配列された画素群からなる受光面が形成されている。図２では、簡略化のため水平方向に６画素、垂直方向に３画素の構成としているが、一般的には数百万の数の画素２００が配列されている。本構成では、垂直方向の同じ列に１つのＡＤ変換回路部２１０を共有するような構成としているため、各列に１つの垂直信号線（列信号線）１０１が配置されている。
【００１８】
また、各画素２００には、選択トランジスタをオンにする選択信号線が配置されている（図３参照）。各列における画素２００の信号は、この選択信号線によって順次選択され、共有された垂直信号線１０１から出力される。垂直信号線１０１は、マイクロパッド１０２へ接続されており、マイクロバンプ１２０を介して処理チップ１１０へ画像信号を伝送する。
【００１９】
次に、処理チップ１１０について説明する。処理チップ１１０には、画素チップ１００の各画素群の各列のそれぞれに対応するＡＤ変換回路部２１０が配列されている。さらに、処理チップ１１０には、マイクロパッド１１２が備えられており、画素チップ１００の撮像信号はマイクロバンプ１２０を介してマイクロパッド１１２に入力される。すなわちマイクロパッド１１２は、撮像信号の入力端子である。また、ＡＤ変換回路部２１０によりデジタル化された撮像信号は、水平信号線（行信号線）１１１を介してデジタル画像処理回路部２２０に入力される。デジタル画像処理回路部２２０では、欠陥補正等の画像処理が施される。
【００２０】
図３を参照して、本発明の実施例における画素２００の構成及び対応するＡＤ変換回路部２１０について説明する。本発明の実施例における画素２００は、フォトダイオード２０１に加えて、転送トランジスタ２０２、リセットトランジスタ２０３、増幅トランジスタ２０４及び選択トランジスタ２０５の４つのトランジスタから構成されている。これらトランジスタ２０２〜２０５は、フォトダイオード２０１の信号の読み出し処理を行うアナログ回路部を構成する。本発明の実施例では、これらトランジスタ２０２〜２０５として、例えばＮチャネルのＭＯＳトランジスタが用いられている。
【００２１】
フォトダイオード２０１は、受光した光をその光量に応じた電荷量の光電荷（ここでは、電子）に光電変換する、いわゆる光電変換素子である。フォトダイオード２０１のカソードは、転送トランジスタ２０２を介して増幅トランジスタ２０４のゲートと電気的に接続されている。この増幅トランジスタ２０４のゲートと電気的に繋がったノードをＦＤ（フローティングディフュージョン）部２０６と呼ぶ。
【００２２】
転送トランジスタ２０２は、フォトダイオード２０１のカソードとＦＤ部２０６との間に接続され、ゲートに不図示の転送パルス信号線を介して転送パルスφＴＲＳが与えられることによってオン状態となる。そして、フォトダイオード２０１で光電変換された光電荷がＦＤ部２０６に転送される。
【００２３】
リセットトランジスタ２０３は、ドレインが画素電源Ｖｄｄに、ソースがＦＤ部２０６にそれぞれ接続され、ゲートに不図示のリセットパルス信号線を介してリセットパルスφＲＳＴが与えられることによってオン状態となる。そして、リセットトランジスタ２０３は、フォトダイオード２０１からＦＤ部２０６への信号電荷の転送に先立って、ＦＤ部２０６の電荷を画素電源Ｖｄｄに捨てることによって、当該ＦＤ部２０６をリセットする。
【００２４】
増幅トランジスタ２０４は、ゲートがＦＤ部２０６に、ドレインが画素電源Ｖｄｄにそれぞれ接続され、リセットトランジスタ２０３によってリセットされた後のＦＤ部２０６の電位をリセットレベルとして出力する。さらに、増幅トランジスタ２０４は、転送トランジスタ２０２によって信号電荷を転送した後のＦＤ部２０６の電位を信号レベルとして出力する。
【００２５】
選択トランジスタ２０５は、例えば、ドレインが増幅トランジスタ２０４のソースに、ソースが出力信号線２０７にそれぞれ接続され、ゲートに不図示の選択パルス信号線を介して選択パルスφＳＥＬが与えられることによってオン状態となる。そして、選択トランジスタ２０５は、画素２００を選択状態として増幅トランジスタ２０４から出力される信号を出力信号線２０７に中継する。
【００２６】
なお、この選択トランジスタ２０５については、画素電源Ｖｄｄと増幅トランジスタ２０４のドレインとの間に接続した回路構成を採ることも可能である。また、画素２００の構成としては、上記の４つのトランジスタ構成に限られるものではなく、増幅トランジスタ２０４と選択トランジスタ２０５を兼用した３トランジスタ構成であっても良い。
【００２７】
画素２００から出力信号線２０７を介して出力される撮像信号は、垂直信号線１０１、マイクロパッド１０２、マイクロバンプ１２０、マイクロパッド１１２及び入力信号線２１５を介して、ＡＤ変換回路部２１０に伝送される。ＡＤ変換回路部２１０は、比較器２１１、アップダウンカウンタ２１２、メモリ２１３、ＤＡＣ（ＤＡコンバータ）２１４を有する。比較器２１１が有する一対の入力端子の一方に入力信号線２１５が接続され、他方にＤＡＣ２１４が接続される。ＤＡＣ２１４は、撮像素子制御装置１４から入力される値に基づいて信号レベルが時間の経過とともに変化するランプ信号を出力する。
【００２８】
比較器２１１は、ＤＡＣ２１４から入力されるランプ信号のレベルと、出力信号線２０７からの撮像信号のレベルとを比較し比較信号を出力する。例えば、撮像信号のレベルがランプ信号のレベル未満である場合にはハイレベルの比較信号が出力され、撮像信号のレベルがランプ信号のレベル以上である場合にはローレベルの比較信号が出力される。
【００２９】
アップダウンカウンタ２１２には、比較器２１１からの比較信号が入力され、比較信号がハイレベルとなる期間、またはローレベルとなる期間がカウントされる。このアップダウンカウンタ２１２によるカウント処理により、画素２００の撮像信号は、完全なデジタル値へ変換される。なお、比較器２１１とアップダウンカウンタ２１２との間にアンド回路を設け、このアンド回路にパルス信号を入力し、このパルス信号の個数をアップダウンカウンタ２１２によりカウント処理させてもよい。
【００３０】
メモリ２１３は、アップダウンカウンタ２１２と接続され、アップダウンカウンタ２１２によりカウントされたカウント値を記憶する。なお、アップダウンカウンタ２１２は画素２００のリセット時の撮像信号に基づいてリセットレベルに対応したカウント値をカウントし、また、所定の撮像時間後の撮像信号に基づいてカウント値をカウントし、これらの差分値をメモリ２１３に記憶させてもよい。メモリ２１３に記憶されたカウント値（信号）は、下流のデジタル画像処理回路部２２０に伝送されて、その他の画素２００の信号とともにデジタル画像信号として欠陥補正等の画像処理が施され、撮像素子１３からＤＳＰ１６へ出力される。ＡＤ変換回路部２１０とデジタル画像処理回路部２２０とによりデジタル信号処理を施すデジタル回路部が構成される。
【００３１】
図４は、本発明の実施例における撮像素子１３の画素チップ１００及び処理チップ１１０の貼り付け構造を示す概念図である。複数の画素２００が配置された画素チップ１００の一方の面には受光部ＰＤが形成されており、他方の面には不図示のマイクロパッド１０２が形成されるとともに、処理チップ１１０が貼り付けられる。すなわち、画素チップ１００と処理チップ１１０とは互いに積層された形態となっている。
【００３２】
図５（Ａ）は、本発明の実施例における撮像素子１３の側面図である。図５（Ｂ）は、画素チップ１００側から見た撮像素子１３の斜視図である。図５（Ｃ）は、処理チップ１１０側から見た撮像素子１３の斜視図である。撮像素子１３は、画素チップ１００と処理チップ１１０との間にマイクロバンプ１２０を有する。
【００３３】
画素チップ１００は、長方形の形状をしており、その表面に複数の画素２００がアレイ状に並ぶ受光部（受光面）ＰＤが形成されている。その裏面には、マイクロパッド１０２が備えられている。また、処理チップ１１０は、画素チップ１００のマイクロパッド１０２に対応する位置にマイクロパッド１１２を有している。画素チップ１００からの画像信号は、マイクロパッド１０２に出力され、マイクロバンプ１２０を介して処理チップ１１０へ伝達される。画素チップ１００と処理チップ１１０とから構成される撮像素子１３は、図６に示すように湾曲させることが可能な構造をしているとともに、湾曲させた際に生じる歪応力を吸収し低減するための構造を有している。
【００３４】
本発明の実施例における処理チップ１１０は、画素チップ１００が貼付される面の反対側の面に撮像素子１３が湾曲した際に生じる歪応力を吸収し低減するための変形部１１０ａを有する。この変形部１１０ａの形状は溝状の形状をしており、この形状は、例えばエッチングやメカニカルスクライブにより形成することができる。この変形部１１０ａにより、画素２００を有する画素チップ１００を高精度に湾曲させることができるとともに、撮像素子１３の破壊等のリスクを回避することができる。そして、撮像素子１３の柔軟性を保つという効果をもたらす。
【００３５】
変形部１１０ａは、複数設けられていてもよい。図５（Ｃ）において、処理チップ１１０は、長軸方向に少なくとも２つの溝状の変形部１１０ａ、短軸方向に少なくとも１つの溝状の変形部１１０ａを有している。なお、処理チップ１１０の表面において溝状に部分的に厚みを変え、同様の効果を得られるものであればその他の形状でも構わない。例えば溝状の形状をＶ字形、Ｕ字型等の溝形状とすることも可能である。
【００３６】
図５（Ｄ）は、本発明の実施例の変形例である撮像素子３３の側面図を示す。実施例における処理チップ１１０は、変形例において処理チップ３１０ｂ、処理チップ３１０ｃのように複数個に分割されて構成されており、分割されたそれぞれが画素チップ１００と接続されている。処理チップ３１０ｂと処理チップ３１０ｃとの間には、分割部３１０ａが設けられており、実施例の変形部１１０ａと同様に、分割部３１０ａは、湾曲させた際に生じる歪応力を吸収し低減する。さらに、実施例と同様に、複数の分割部３１０ａを設ける構成も可能である。
【００３７】
次に図６を用いて、本発明の実施例における撮像素子１３の受光面の湾曲制御機構の概要を説明する。図６は、撮像素子１３と湾曲制御装置１５とを示す断面図であって、撮像素子１３が湾曲した状態を示す。撮像素子１３は、画素チップ１００を構成する第１の半導体基板Ｓ１と処理チップ１１０を構成する第２の半導体基板Ｓ２とが重ねられて、それぞれがしっかりと固定されて構成されている。第１の半導体基板Ｓ１の裏面に配置されたマイクロパッド１０２と、第２の半導体基板Ｓ２の表面に配置されたマイクロパッド１１２とが、マイクロバンプ１２０（不図示）により電気的に接続されており、撮像信号が伝送されるようになっている。
【００３８】
第１の半導体基板Ｓ１の表面には、光電変換素子を備えた画素２００が２次元的に配列された受光部（受光面）ＰＤが形成されている。そして、第２の半導体基板Ｓ２には、ＡＤ変換回路部２１０及びデジタル画像処理回路部２２０が備えられている。第１の半導体基板Ｓ１の周縁部の平坦部は、台座１３１の平坦面１３２に接着層を介して固定され、台座１３１の上記平坦面１３２の反対側の面は底板１３４に固定される。台座１３１が底板１３４に固定されることにより、台座１３１内に気密的に閉塞された密閉空間１３３が形成される。底板１３４には、吸引部１４０を有する湾曲制御装置１５が取り付けられている。
【００３９】
吸引部１４０は、密閉空間１３３内のガスを吸引し、密閉空間１３３内の気圧（負圧）を制御して、撮像素子１３の密閉空間１３３側に弧状等の３次元の湾曲部Ｃが形成される。湾曲制御装置１５は吸引部１４０を制御することにより、図６の矢印で示すように湾曲部Ｃの曲率を可変制御することができる。そして、第１の半導体基板Ｓ１と第２の半導体基板Ｓ２とにより構成された撮像素子１３は、湾曲部Ｃの周縁の平坦部が台座１３１の平坦面１３２に固定されることにより台座１３１に支持される。
【００４０】
図６に示された点線は、密閉空間１３３内の気圧が湾曲制御装置１５によって制御され、第１の半導体基板Ｓ１及び第２の半導体基板Ｓ２の湾曲部Ｃが高精度に制御された状態を示している。このような湾曲制御機構により、受光面の曲率を制御することが可能である。本発明の実施例の撮像素子１３の特徴は、第２の半導体基板Ｓ２が歪応力を低減する構造を有していることである。
【００４１】
図７（Ａ）は、本発明の実施例の撮像素子１３の第２の半導体基板Ｓ２を示す。図７（Ｃ）は、図７（Ａ）の第２の半導体基板Ｓ２を湾曲させた際の歪応力の状態を示す。図７（Ｂ）は、従来の半導体基板Ｓを示す。図７（Ｄ）は、図７（Ｂ）の従来の半導体基板Ｓを湾曲させた際の歪応力の状態を示す。矢印は、湾曲させたことで作用する歪応力（圧縮応力、引張応力）の大きさと方向を示す。
【００４２】
図７（Ｄ）では、湾曲させたことにより従来の半導体基板Ｓに歪応力が発生している。従来の半導体基板Ｓの上側では圧縮応力が、半導体基板Ｓの下側では引張応力がそれぞれ発生し、半導体基板Ｓを歪ませている。一方、図７（Ｃ）では、同様に第２の半導体基板Ｓ２に歪応力が発生しているが、変形部１１０ａが変形し歪応力の一部を吸収することで第２の半導体基板Ｓ２の下側の引張応力が低減されている。本発明の実施例のような構成とすることによって、撮像素子１３が湾曲した際の柔軟性を保つことができることから、積層センサによるメリットを保持したまま湾曲センサとしても機能させることが可能となる。
【００４３】
次に、本発明の実施例における湾曲制御装置１５について図８（Ａ）、（Ｂ）を用いて説明する。図８（Ａ）は、レンズ１１のズーム位置とそれに応じて湾曲制御装置１５を介して制御される湾曲部Ｃの曲率Ｘとの関係を示した曲率制御テーブルであり、当該曲率制御テーブルは、メモリ部１７に格納されている。また、曲率制御テーブルでは、ズーム位置としてＷｉｄｅ、Ｍ１等のズームポイントを採用しているが、各ズーム位置における焦点距離を採用しても同様の曲率制御テーブルが作成可能である。
【００４４】
図８（Ｂ）は、湾曲制御装置１５によって制御される湾曲部Ｃの形態を示す。湾曲部Ｃの曲率Ｘは曲率Ｘ０〜Ｘ５が定義され、曲率Ｘ５の形態が最も曲率は大きく、曲率Ｘ０の形態が最も曲率は小さく、曲率０の場合も含む。
【００４５】
本発明の実施例におけるレンズ１１は、撮像動作時においてズーム位置がＷｉｄｅに近いほど、撮像素子１３への入射角度が厳しくなる構成となっている。しかしながら、本発明の実施例では、ズーム位置に応じて変化するレンズ１１の光線入射角に対し、撮像素子１３の湾曲部Ｃの曲率Ｘを制御することによって、撮像特性を最適に保つことができる。
【００４６】
次に、本発明の実施例における、湾曲制御装置１５の制御の詳細を図９のフローチャートを用いて説明する。まず、ステップＳ１０ではユーザーにより、撮像装置１の操作部２０によってカメラの撮像動作の開始操作が行われる。そして次のステップＳ２０では、撮像開始の初期設定が行われる。続くステップＳ３０では、ユーザーによって設定されたズーム位置をＤＳＰ１６にて取得する。続くステップＳ４０では、ステップＳ３０において取得されたズーム位置と、図８（Ａ）の曲率制御テーブルとに基づいて、ＤＳＰ１６が湾曲制御装置１５に与える曲率Ｘを選択する。
【００４７】
次にステップＳ５０では、湾曲制御装置１５がステップＳ４０において選択された曲率Ｘの湾曲形状を形成するよう、撮像素子１３を湾曲させ撮像素子１３の湾曲部Ｃの曲率を変える。次にステップＳ６０では、ＤＳＰ１６からの撮像動作の終了命令を確認する。ＤＳＰ１６から撮像動作の終了命令が出されておらず、撮像動作が引きつづき行われる場合は、ステップＳ３０に戻りズーム位置を取得する動作が再び行われる。一方、ＤＳＰ１６から撮像動作の終了命令が指示された場合、次のステップＳ７０へ進み撮像動作を終了する。
【００４８】
以上、積層センサとして構成される撮像素子１３において、本発明の実施例のように画素２００を含まない第２の半導体基板Ｓ２の柔軟性を確保することにより、画素２００を含む第１の半導体基板Ｓ１の湾曲形状を高精度に制御することが可能となる。加えて、第２の半導体基板Ｓ２の破壊や第２の半導体基板Ｓ２の歪みによる回路部のインピーダンスの変化等のリスクを回避することが可能となる。結果として、積層センサの形態でありながら湾曲形状を形成することが可能となる。さらに、レンズ１１からの光線入射角が高いような撮影光学系であっても、撮影光学系に応じて湾曲形状を変化させることができるため、高画質な画像を取得することができるとともに、積層センサ固有の多様な機能を持つ撮像装置１を提供することができる。また、本発明の実施例では、曲率の変更方法として、撮像素子１３の中心部を吸引させることで湾曲部Ｃの曲率を制御する方法を示したが、他の方法で曲率を制御する場合であっても同様に実現することができる。
【００４９】
以上、本発明をその好適な実施例に基づいて詳述してきたが、本発明はこれら特定の実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。上記の実施例の一部を適宜組み合わせてもよい。
【符号の説明】
【００５０】
１３            撮像素子
１５            湾曲制御装置（湾曲制御機構）
１００          画像チップ
１１０          処理チップ
１１０ａ        変形部（歪応力を低減する構造）
１２０          マイクロバンプ
２０１          フォトダイオード（光電変換素子）
２０２〜２０５  トランジスタ（アナログ回路部）
２１０          ＡＤ変換回路部（デジタル回路部）
２２０          デジタル画像処理回路部（デジタル回路部）
３１０ａ        分割部（歪応力を低減する構造）
Ｓ１            第１の半導体基板
Ｓ２            第２の半導体基板
ＰＤ            受光部（受光面）
【図１】
2018098725.tif 000003
【図２】
2018098725.tif 000004
【図３】
2018098725.tif 000005
【図４】
2018098725.tif 000006
【図５】
2018098725.tif 000007
【図６】
2018098725.tif 000008
【図７】
2018098725.tif 000009
【図８】
2018098725.tif 000010
【図９】
2018098725.tif 000011