(57)【要約】【課題】  チャネル層とバリア層との界面の急峻性が高く、バリア層の結晶性悪化が抑制されたＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法を提供する。【解決手段】  まずＧａ原料ガスを供給してＧａＮチャネル層を成長させる第１成長工程を実施する。次に温度を下げる降温工程を実施する。次にＡｌ原料ガスを供給するプリフロー工程を実施する。次にＡｌ原料ガスを供給せずに温度を上げる昇温工程を実施する。次にＡｌ原料ガスを供給しＧａ原料ガス及びＩｎ原料ガスのうち少なくともいずれか一方を供給してＡｌｘＧａｙＩｎｚＮバリア層を成長させる第２成長工程を実施する。【選択図】  図２
2018098356.tif 000002
【特許請求の範囲】
【請求項１】
Ｇａ原料ガス及び窒素原料ガスを供給し、半導体基体上にＧａＮチャネル層を成長させる第１成長工程と、
前記第１成長工程のあと、少なくとも前記窒素原料ガスを供給しながら温度を下げる降温工程と、
前記降温工程のあと、前記Ｇａ原料ガスを供給せず、かつ、Ａｌ原料ガス及び前記窒素原料ガスを供給するプリフロー工程と、
前記プリフロー工程のあと、前記Ａｌ原料ガス及び前記Ｇａ原料ガスを供給せず、かつ、前記窒素原料ガスを供給しながら温度を上げる昇温工程と、
前記昇温工程のあと、前記Ａｌ原料ガス及び前記窒素原料ガスを供給し、かつ、前記Ｇａ原料ガス及びＩｎ原料ガスのうち少なくともいずれか一方を供給し、ＡｌｘＧａｙＩｎｚＮバリア層（ｘ＋ｙ＋ｚ＝１、ｘ＞０、ｙ≧０、ｚ≧０、ｙ＋ｚ＞０）を成長させる第２成長工程と、
を備えたＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法。
【請求項２】
前記プリフロー工程における温度が９００℃以上、１０５０℃以下であることを特徴とする請求項１に記載のＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法。
【請求項３】
前記プリフロー工程において成長する層の厚さが２ＭＬ以下であることを特徴とする請求項１又は２に記載のＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法。
【請求項４】
前記降温工程において、前記Ｇａ原料ガスを供給しないことを特徴とする請求項１〜３のいずれか１項に記載のＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法。
【請求項５】
前記プリフロー工程におけるＶ／ＩＩＩ比が前記第１成長工程及び前記第２成長工程におけるＶ／ＩＩＩ比に比べて高いことを特徴とする請求項１〜３のいずれか１項に記載のＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法。
【請求項６】
前記降温工程において、前記Ｇａ原料ガスを供給することを特徴とする請求項１〜３のいずれか１項に記載のＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法。
【請求項７】
前記プリフロー工程におけるＶ／ＩＩＩ比が前記第１成長工程及び前記第２成長工程におけるＶ／ＩＩＩ比に比べて高く、
前記降温工程において、前記Ｇａ原料ガスを供給し、かつ、Ｖ／ＩＩＩ比を徐々に高くすることを特徴とする請求項１〜３のいずれか１項に記載のＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法。
【請求項８】
前記第１成長工程、前記プリフロー工程及び前記第２成長工程におけるエピタキシャル成長がＭＯＣＶＤ法を用いてなされることを特徴とする請求項１〜５のいずれか１項に記載のＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法。
【請求項９】
前記第１成長工程、前記降温工程、前記プリフロー工程及び前記第２成長工程におけるエピタキシャル成長がＭＯＣＶＤ法を用いてなされることを特徴とする請求項６〜７のいずれか１項に記載のＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法に関する。
【背景技術】
【０００２】
ＩＩＩ−Ｖ族窒化物半導体は飽和電子速度及び耐圧が高いという特長を持ち、特にヘテロ構造を用いて界面に高濃度の２次元電子ガスを生じさせる高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）が注目を集めている。ＩＩＩ−Ｖ族窒化物半導体であるＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１）で構成されたＨＥＭＴ（以下、ＧａＮ系ＨＥＭＴと呼ぶ）では、ＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、ｘ≧０、ｙ＞０、ｚ≧０）で作られたチャネル層の上に、チャネル層よりもバンドギャップの大きなＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、ｘ＞０、ｙ≧０、ｚ≧０）で作られたバリア層を設けることで発生する分極効果により、高濃度の２次元電子ガスが生じる。そのため２次元電子ガスのシート抵抗が低くなり、高速、高出力動作が可能になる。
【０００３】
ＧａＮ系ＨＥＭＴにおいて高速、高出力動作を実現するには移動度を高くする必要がある。移動度を高くするにはチャネル層とバリア層との界面における組成変化の急峻性を高めるのが有効である。これまで界面の急峻性を高めるために、ＧａＮで作られたチャネル層の形成後、Ｇａ原料ガス及びＡｌ原料ガスのいずれも供給しない成長中断工程を設け、成長中断工程後、Gａ原料ガスを供給せずＡｌ原料ガスを供給するプリフロー工程を実施し、プリフロー工程後、Ｇａ原料ガス及びＡｌ原料ガスを供給してＡｌｘＧａ１−ｘＮで作られたバリア層を形成し、ＧａＮ系ＨＥＭＴ用のエピタキシャルウェハを製造する方法が提案されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１１９４２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の製造方法では、チャネル層中のＧａがバリア層に混入することで界面の急峻性が損なわれ、高い移動度を持つＧａＮ系ＨＥＭＴが得られないという問題がある。
【０００６】
この発明は上記の問題を解決するためになされたもので、チャネル層とバリア層との界面の急峻性が高く、バリア層の結晶性悪化が抑制されたＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
この発明に係るＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの製造方法は、Ｇａ原料ガス及び窒素原料ガスを供給し、半導体基体上にＧａＮチャネル層を成長させる第１成長工程と、第１成長工程のあと、少なくとも窒素原料ガスを供給しながら温度を下げる降温工程と、降温工程のあと、Ｇａ原料ガスを供給せず、かつ、Ａｌ原料ガス及び窒素原料ガスを供給するプリフロー工程と、プリフロー工程のあと、Ａｌ原料ガス及びＧａ原料ガスを供給せず、かつ、窒素原料ガスを供給しながら温度を上げる昇温工程と、昇温工程のあと、Ａｌ原料ガス及び窒素原料ガスを供給し、かつ、Ｇａ原料ガス及びＩｎ原料ガスのうち少なくともいずれか一方を供給し、ＡｌｘＧａｙＩｎｚＮバリア層（ｘ＋ｙ＋ｚ＝１、ｘ＞０、ｙ≧０、ｚ≧０、ｙ＋ｚ＞０）を成長させる第２成長工程と、を備える。
【発明の効果】
【０００８】
この発明によれば、プリフロー工程時の温度をチャネル層の成長工程時より下げ、バリア層の成長工程時の温度をプリフロー工程時より上げることによって、チャネル層とバリア層との界面の急峻性が高く、バリア層の結晶性悪化が抑制されたＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハを製造できる。
【図面の簡単な説明】
【０００９】
【図１】この発明の実施の形態１に係る製造方法を用いて作製したＩＩＩ−Ｖ族窒化物半導体エピタキシャルウェハの断面図である。
【図２】この発明の実施の形態１に係る製造方法における温度及び各原料ガスの供給状況の時間変化を示す図である。
【図３】この発明の実施の形態２に係る製造方法におけるＶ／ＩＩＩ比、温度及び各原料ガスの供給状況の時間変化を示す図である。
【図４】この発明の実施の形態３に係る製造方法における温度及び各原料ガスの供給状況の時間変化を示す図である。
【図５】この発明の実施の形態４に係る製造方法におけるＶ／ＩＩＩ比、温度及び各原料ガスの供給状況の時間変化を示す図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１は、この発明の実施の形態１に係る製造方法で作製されたエピタキシャルウェハの断面構造を模式的に表した図である。エピタキシャルウェハはＳｉＣ、Ｓｉ又はサファイアなどで作られた基板１を備える。なお基板１、及び、基板１の上に各種半導体が積層された状態の構造体を半導体基体と呼ぶ。
【００１１】
基板１の上にＡｌＮ核形成層２が形成されている。ＡｌＮ核形成層２はＡｌＮで作られている。ＡｌＮ核形成層２は、この層の上に形成されるＧａＮ高抵抗層３などを成長させるためのバッファ層である。ＡｌＮ核形成層２の厚さは例えば５０ｎｍである。なおＡｌＮ核形成層２はＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１）で作られていてもよいし、複数の組成のＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１）層を重ねた多層構造でもよいし、基板１上にＳｉＮなどの材料で作られた層を設けたあとにＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１）を成長させた構造でもよい。
【００１２】
ＡｌＮ核形成層２の上にＧａＮ高抵抗層３が形成されている。ＧａＮ高抵抗層３はＦｅがドープされたＧａＮで作られている。ＧａＮ高抵抗層３は耐圧向上やピンチオフ特性改善のために設けられている。ＧａＮ高抵抗層３の厚さは例えば３００ｎｍである。なおＧａＮ高抵抗層３はＣがドープされたＧａＮで作られていてもよい。またＧａＮ高抵抗層３を設けなくてもかまわない。
【００１３】
ＧａＮ高抵抗層３の上にＧａＮチャネル層４が形成されている。ＧａＮチャネル層４はアンドープのＧａＮで作られている。ＧａＮチャネル層４の厚さは例えば１μｍである。なおＧａＮ高抵抗層３を設けない場合、ＧａＮチャネル層４はＡｌＮ核形成層２の上に形成される。
【００１４】
ＧａＮチャネル層４の上にＡｌｘＧａ１−ｘＮバリア層５が形成されている。ＡｌｘＧａ１−ｘＮバリア層５はＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）で作られており、例えばｘ＝０．２である。ＡｌｘＧａ１−ｘＮバリア層５の厚さは例えば２５ｎｍである。
【００１５】
なおＡｌｘＧａ１−ｘＮバリア層５の上にＧａＮ等の窒化物半導体で作られたキャップ層を設けてもよい。
【００１６】
この発明の実施の形態１に係るエピタキシャルウェハの製造方法を以下に記載する。図２は、この実施の形態においてＧａＮチャネル層４からＡｌｘＧａ１−ｘＮバリア層５を成長するまでの温度及び各原料ガスの供給状況の時間変化を示す図である。図２において、各原料ガスの供給状況として実線が供給を表し、破線が停止を表している。なお図２に示すとおり、窒素原料ガスは第１成長工程、降温工程、プリフロー工程、昇温工程及び第２成長工程の各工程において常時供給されている。また図２には示していないが、キャリアガスも窒素原料ガスと同様に各工程において常時供給されている。各原料ガスは、Ａｌ原料ガスがトリメチルアルミニウム、Ｇａ原料ガスがトリメチルガリウム、窒素原料ガスがアンモニアである。またキャリアガスとして水素を用いる。なお上記以外の原料ガスやキャリアガスを用いてもよい。
【００１７】
まず基板１の上にＡｌＮ核形成層２を有機金属気相エピタキシャル（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成長させる。なおこれ以降、各種の層のエピタキシャル成長について記載するが、これらの成長はＭＯＣＶＤ法で実施されるものとする。ただしこれらの成長は、ＭＯＣＶＤ法で成長したエピタキシャル層と同等の物が形成できれば、ＭＯＣＶＤ法以外の方法を用いてもよい。
【００１８】
次にＡｌＮ核形成層２の上にＧａＮ高抵抗層３をＦｅのドーパントガスを供給しながら成長させる。成長条件は例えば温度が１１００℃、圧力が２００ｍｂａｒである。Ｆｅのドープ量は例えば１×１０１８ｃｍ−３である。
【００１９】
次にＧａＮ高抵抗層３の上にＧａＮチャネル層４を成長させる第１成長工程を実施する。第１成長工程ではＧａ原料ガスを供給してＧａＮチャネル層４を成長させる。成長条件は例えば温度が１１００℃、圧力が２００ｍｂａｒ、Ｖ／ＩＩＩ比が５００である。
【００２０】
第１成長工程のあと、温度を下げる降温工程を実施する。この実施の形態では降温工程においてＧａ原料ガスの供給を停止する。降温工程における到達温度は９００℃以上、１０５０℃以下が望ましい。理由は次工程であるプリフロー工程の説明箇所で記述する。この実施の形態での到達温度は例えば１０００℃とする。なおプリフロー開始時に圧力とＶ／ＩＩＩ比が所望の設定となるように、降温工程中に圧力と窒素原料ガスの流量を調整することが望ましい。
【００２１】
降温工程のあと、Ａｌ原料ガスを供給するプリフロー工程を実施する。プリフロー工程における成長温度は降温工程の到達温度と同じであり、９００℃以上、１０５０℃以下が望ましい。成長温度を９００℃以上にするのが望ましいのは、温度を下げすぎるとプリフロー工程で成長する層の結晶性が悪くなるからである。成長温度を１０５０℃以下にするのが望ましいのは、温度を上げすぎるとプリフロー工程で成長する層にＧａＮチャネル層４からＧａが混入するからである。この実施の形態での成長温度は例えば１０００℃とする。温度以外の成長条件は例えば圧力が５０ｍｂａｒ、Ｖ／ＩＩＩ比が４００である。プリフロー工程において成長する層の厚さは２ＭＬ（ｍｏｎｏｌａｙｅｒ）以下とするのが望ましい。この厚さが２ＭＬを超えると、格子緩和などの結晶性悪化が起こるからである。実施の形態１ではこの厚さを例えば１ＭＬとする。なおプリフロー工程で成長する層は非常に薄いため、図１において図示を省略している。
【００２２】
プリフロー工程のあと、Ａｌ原料ガスの供給を停止し、温度を上げる昇温工程を実施する。昇温工程における到達温度は例えば１１００℃である。なお次工程である第２成長工程開始時に圧力とＶ／ＩＩＩ比が所望の設定となるように、昇温工程中に圧力と窒素原料ガスの流量を調整することが望ましい。
【００２３】
昇温工程のあと、ＡｌｘＧａ１−ｘＮバリア層５を成長させる第２成長工程を実施する。第２成長工程ではＡｌ原料ガス及びＧａ原料ガスを供給してＡｌｘＧａ１−ｘＮバリア層５を成長させる。成長条件は例えば温度が１１００℃、圧力が５０ｍｂａｒ、Ｖ／ＩＩＩ比が５００である。
【００２４】
この発明の実施の形態１に係る製造方法を用いると、ＧａＮチャネル層４とＡｌｘＧａ１−ｘＮバリア層５との界面における組成変化の急峻性が高いエピタキシャルウェハを製造できる。界面の急峻性が低下する原因として、ＡｌｘＧａ１−ｘＮバリア層５形成時にＧａＮチャネル層４表面付近のＧａが脱離し、ＡｌｘＧａ１−ｘＮバリア層５に混入することが挙げられる。Ｇａの脱離及び混入は温度が高いほど起こりやすいが、実施の形態１に係る製造方法ではプリフロー工程時の温度をＧａＮチャネル層４形成時より低くしており、Ｇａの脱離及び混入が抑制される。そのためプリフロー工程で成長する層のＡｌ組成はＡｌリッチあるいはＡｌｘＧａ１−ｘＮバリア層５と同程度となる。この層が形成されるため、ＡｌｘＧａ１−ｘＮバリア層５形成時においてＧａＮチャネル層４からＡｌｘＧａ１−ｘＮバリア層５へのＧａの混入が抑制され、ＧａＮチャネル層４とＡｌｘＧａ１−ｘＮバリア層５との界面の急峻性を高くすることができる。
【００２５】
さらに、実施の形態１に係る製造方法を用いると、ＡｌｘＧａ１−ｘＮバリア層５の結晶性悪化が抑制されたエピタキシャルウェハを製造できる。なぜなら、ＡｌｘＧａ１−ｘＮバリア層５形成時の温度が低いと結晶性の悪いバリア層が成長するが、実施の形態１に係る製造方法ではＡｌｘＧａ１−ｘＮバリア層５形成の前に昇温工程を実施しており、結晶性悪化が抑制される高い温度でＡｌｘＧａ１−ｘＮバリア層５が形成されるからである。またプリフロー工程時の温度を９００℃以上にすることと、プリフロー工程で成長する層の厚さを２ＭＬ以下にすることも結晶性悪化の抑制に寄与する。
【００２６】
さらに、実施の形態１に係る製造方法を用いると、降温工程中に、Ｇａ原料ガスに含まれるＣがＧａＮチャネル層４へ混入することを抑制できる。なぜなら降温工程中にはＧａ原料ガスの供給を停止しているからである。ＧａＮチャネル層４へのＣの混入により電流コラプスに代表される電流電圧特性の過渡応答悪化が引き起こされるが、実施の形態１に係る製造方法を用いることでＣの混入が抑制され、その結果、過渡応答悪化が抑制される。
【００２７】
実施の形態２．
この発明の実施の形態２に係る製造方法で作製されたエピタキシャルウェハの断面構造は実施の形態１と同様であり、断面図は模式的に図１で示される。
【００２８】
図３は、実施の形態２においてＧａＮチャネル層４からＡｌｘＧａ１−ｘＮバリア層５を成長するまでのＶ／ＩＩＩ比、温度及び各原料ガスの供給状況の時間変化を示す図である。なおＶ／ＩＩＩ比は、ＩＩＩ族原料ガスの供給をいずれも停止している状態では定義できないが、図３では便宜上破線で前後をつないでいる。
【００２９】
実施の形態１に対して実施の形態２に係る製造方法には、プリフロー工程時のＶ／ＩＩＩ比が第１成長工程時及び第２成長工程時よりも高いという特徴がある。それ以外の製造方法は実施の形態１と同様である。Ｖ／ＩＩＩ比の設定値は例えば第１成長工程時が５００、プリフロー工程時が１０００、第２成長工程時が５００である。
【００３０】
この発明の実施の形態２に係る製造方法を用いると、プリフロー工程中に、Ａｌ原料ガスに含まれるＣがＧａＮチャネル層４へ混入することを抑制できる。なぜなら、Ｃの混入を抑制するにはＶ／ＩＩＩ比を高くすることが有効であり、この実施の形態ではプリフロー工程時のＶ／ＩＩＩ比を高くしているからである。ＧａＮチャネル層４へのＣの混入により電流コラプスに代表される電流電圧特性の過渡応答悪化が引き起こされるが、実施の形態２に係る製造方法を用いることでＣの混入が抑制され、その結果、過渡応答悪化が抑制される。
【００３１】
実施の形態３．
この発明の実施の形態３に係る製造方法で作製されたエピタキシャルウェハの断面構造は実施の形態１と同様であり、断面図は模式的に図１で示される。
【００３２】
図４は、実施の形態３においてＧａＮチャネル層４からＡｌｘＧａ１−ｘＮバリア層５を成長するまでの温度及び各原料ガスの供給状況の時間変化を示す図である。
【００３３】
実施の形態１に対して実施の形態３に係る製造方法には、降温工程中にもＧａ原料ガスを引き続き供給し、Ｇａ原料ガスの供給停止と同時にプリフロー工程を開始するという特徴がある。それ以外の製造方法は実施の形態１と同様である。ＧａＮチャネル層４のうち降温工程時に成長する分の厚さは薄いことが望ましく、１０ｎｍ以下とするのがよい。そのため実施の形態３の降温工程においては早く温度を下げ、必要に応じて成長速度を下げることが望ましい。
【００３４】
この発明の実施の形態３に係る製造方法を用いると、ＧａＮチャネル層４表面の不純物吸着や表面荒れを抑制できる。なぜなら、不純物吸着や表面荒れはＩＩＩ族原料ガスを供給しない成長中断中に生じるが、この実施の形態では降温工程中にもＧａ原料ガスの供給を続け、その後すぐにプリフロー工程を実施するため、成長中断が生じないからである。ＧａＮチャネル層４表面への不純物吸着や表面荒れによりＨＥＭＴデバイスの移動度低下が引き起こされるが、実施の形態３に係る製造方法を用いることで、不純物吸着や表面荒れが抑制される。
【００３５】
実施の形態４．
この発明の実施の形態４に係る製造方法で作製されたエピタキシャルウェハの断面構造は実施の形態１と同様であり、断面図は模式的に図１で示される。
【００３６】
図５は、実施の形態４においてＧａＮチャネル層４からＡｌｘＧａ１−ｘＮバリア層５を成長するまでのＶ／ＩＩＩ比、温度及び各原料ガスの供給状況の時間変化を示す図である。なおＶ／ＩＩＩ比は、ＩＩＩ族原料ガスの供給をいずれも停止している状態では定義できないが、図５では便宜上破線で前後をつないでいる。
【００３７】
実施の形態４に係る製造方法は、プリフロー工程時のＶ／ＩＩＩ比を第１成長工程時及び第２成長工程時よりも高くし、さらに降温工程中にもＧａ原料ガスを引き続き供給し、Ｇａ原料ガスの供給停止と同時にプリフロー工程を開始するものである。また降温工程中にはＶ／ＩＩＩを徐々に高くしている。それら以外の製造方法は実施の形態１と同様である。Ｖ／ＩＩＩ比の設定値は例えば第１成長工程時が５００、プリフロー時が１０００、第２成長工程時が５００である。ＧａＮチャネル層４のうち降温工程時に成長する分の厚さは薄いことが望ましく、１０ｎｍ以下とするのがよい。そのため実施の形態４の降温工程においては早く温度を下げ、必要に応じて成長速度を下げることが望ましい。
【００３８】
なお図５では降温工程完了時に対し、プリフロー工程開始時のＶ／ＩＩＩ比が高くなっているが、両者のＶ／ＩＩＩが等しくてもよいし、プリフロー工程開始時のＶ／ＩＩＩが低くてもよい。
【００３９】
この発明の実施の形態４に係る製造方法を用いると、ＧａＮチャネル層４へのＣの混入を抑制することができ、さらにＧａＮチャネル層４表面の不純物吸着や表面荒れを抑制することができる。
【００４０】
なお実施の形態１〜４において、第２成長工程で成長させるバリア層をＡｌｘＧａ１−ｘＮで形成していたが、Ｉｎ原料ガスも追加で供給してＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、ｘ＞０、ｙ＞０、ｚ＞０）で作られたバリア層を形成してもよい。またＧａ原料ガスを供給せず、Ａｌ原料ガス及びＩｎ原料ガスを供給してＡｌｘＩｎ１−ｘＮ（０＜ｘ＜１）で作られたバリア層を形成してもよい。バリア層がＡｌｘＧａｙＩｎｚＮ又はＡｌｘＩｎ１−ｘＮで作られていても、ＡｌｘＧａ１−ｘＮで作られた場合と同様の効果が得られる。
【符号の説明】
【００４１】
１  基板、２  ＡｌＮ核形成層、３  ＧａＮ高抵抗層、４  ＧａＮチャネル層、５  ＡｌｘＧａ１−ｘＮバリア層
【図１】
2018098356.tif 000003
【図２】
2018098356.tif 000004
【図３】
2018098356.tif 000005
【図４】
2018098356.tif 000006
【図５】
2018098356.tif 000007