(57)【要約】【課題】負荷に流れる出力電流値を効率よく計算する。【解決手段】制御回路１６は、スイッチング素子１１の第１の制御端子とスイッチング素子１２の第２の制御端子とを制御するとともに、第１の制御端子を制御する第１の制御信号または第２の制御端子を制御する第２の制御信号の何れかに接続される時定数回路１８の出力値と電流検出回路１４が検出するインダクタンス素子１３に流れる電流値のピーク値であるピーク電流値とに基づいて、負荷３０に流れる出力電流値を算出する。【選択図】図１
2018098827.tif 000002
【特許請求の範囲】
【請求項１】
負荷に接続されうる電源装置において、
入力端子から入力される電流をスイッチする第１のスイッチング素子と、
接地電位と前記第１のスイッチング素子の出力との間をスイッチする第２のスイッチング素子と、
出力端子と前記第１のスイッチング素子の出力との間を接続するインダクタンス素子と、
前記インダクタンス素子に流れる電流のピーク値であるピーク電流値を検出する電流検出回路と、
前記第１のスイッチング素子の第１の制御端子と前記第２のスイッチング素子の第２の制御端子とを制御するとともに、前記第１の制御端子を制御する第１の制御信号または前記第２の制御端子を制御する第２の制御信号の何れかに接続される時定数回路の出力値と前記電流検出回路が検出するピーク電流値とに基づいて、前記負荷に流れる出力電流値を算出する制御回路と、
を有する電源装置。
【請求項２】
前記制御回路は、
前記時定数回路の前記出力値と、前記電流検出回路が検出する前記ピーク電流値と、前記負荷に接続される分圧回路の出力値とに基づいて、前記負荷に流れる前記出力電流値を算出する請求項１に記載の電源装置。
【請求項３】
前記第１のスイッチング素子と前記第２のスイッチング素子と前記インダクタンス素子と前記電流検出回路とを含む第１の電源回路と、
前記入力端子から入力される前記電流をスイッチする第３のスイッチング素子と、前記接地電位と前記第３のスイッチング素子の出力との間をスイッチする第４のスイッチング素子と、前記出力端子と前記第３のスイッチング素子の出力との間を接続する他のインダクタンス素子と、前記他のインダクタンス素子に流れる電流のピーク値である他のピーク電流値を検出する他の電流検出回路と、を含み、前記入力端子と前記出力端子の間に前記第１の電源回路と並列に接続された第２の電源回路と、
を有し、
前記制御回路は、前記第１の制御端子と前記第２の制御端子とを制御し、前記時定数回路の前記出力値と前記ピーク電流値とに基づいて前記第１の電源回路の出力電流値を算出するとともに、前記第３のスイッチング素子の第３の制御端子と前記第４のスイッチング素子の第４の制御端子とを制御し、前記第３の制御端子を制御する第３の制御信号または前記第４の制御端子を制御する第４の制御信号の何れかに接続される他の時定数回路の出力値と前記他の電流検出回路が検出する前記他のピーク電流値とに基づいて、前記第２の電源回路の出力電流値を算出する請求項１または２に記載の電源装置。
【請求項４】
前記第１のスイッチング素子と前記第２のスイッチング素子と前記インダクタンス素子と前記電流検出回路とを含む第１の電源回路と、
他の入力端子から入力される他の電流をスイッチする第３のスイッチング素子と、前記接地電位と前記第３のスイッチング素子の出力との間をスイッチする第４のスイッチング素子と、他の負荷に接続される他の出力端子と前記第３のスイッチング素子の出力との間を接続する他のインダクタンス素子と、前記他のインダクタンス素子に流れる電流のピーク値である他のピーク電流値を検出する他の電流検出回路と、を含む第２の電源回路と、
を有し、
前記制御回路は、前記第１の制御端子と前記第２の制御端子とを制御し、前記時定数回路の前記出力値と前記ピーク電流値とに基づいて前記第１の電源回路の出力電流値を算出するとともに、前記第３のスイッチング素子の第３の制御端子と前記第４のスイッチング素子の第４の制御端子とを制御し、前記第３の制御端子を制御する第３の制御信号または前記第４の制御端子を制御する第４の制御信号の何れかに接続される他の時定数回路の出力値と前記他の電流検出回路が検出する前記他のピーク電流値とに基づいて、前記第２の電源回路の出力電流値を算出する請求項１または２に記載の電源装置。
【請求項５】
入力端子から入力される電流をスイッチする第１のスイッチング素子と、接地電位と前記第１のスイッチング素子の出力との間をスイッチする第２のスイッチング素子と、出力端子と前記第１のスイッチング素子の出力との間を接続するインダクタンス素子と、前記インダクタンス素子に流れる電流のピーク値であるピーク電流値を検出する電流検出回路とを有し、負荷に接続されうる電源装置の制御回路において、
前記第１のスイッチング素子の第１の制御端子と前記第２のスイッチング素子の第２の制御端子とを制御するゲート制御回路と、
前記第１の制御端子を制御する第１の制御信号または前記第２の制御端子を制御する第２の制御信号の何れかに接続される時定数回路と、
前記時定数回路の出力値と前記電流検出回路が検出する前記ピーク電流値とに基づいて、前記負荷に流れる出力電流値を算出する算出部と、
を有する電源装置の制御回路。
【請求項６】
負荷に接続されうる電源装置の制御方法において、
前記電源装置が有する第１のスイッチング素子が、入力端子から入力される電流をスイッチし、
前記電源装置が有する第２のスイッチング素子が、接地電位と前記第１のスイッチング素子の出力との間をスイッチし、
前記電源装置が有する電流検出回路が、出力端子と前記第１のスイッチング素子の出力との間を接続するインダクタンス素子に流れる電流のピーク値であるピーク電流値を検出し、
前記電源装置が有する制御回路が、前記第１のスイッチング素子の第１の制御端子と前記第２のスイッチング素子の第２の制御端子とを制御するとともに、前記第１の制御端子を制御する第１の制御信号または前記第２の制御端子を制御する第２の制御信号の何れかに接続される時定数回路の出力値と前記電流検出回路が検出するピーク電流値とに基づいて、前記負荷に流れる出力電流値を算出する、
電源装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置、電源装置の制御回路及び電源装置の制御方法に関する。
【背景技術】
【０００２】
従来、スイッチング電源回路をマイクロコントローラなどの制御回路を用いてデジタル制御することが行われている。デジタル制御を行うことにより、スイッチング素子のスイッチングのタイミングを精密に制御でき、かつ、様々な機能をソフトウェアで実装できるというメリットがある。
【０００３】
また、複数の電源回路を並列接続したマルチフェイズコンバータが提案されている。マルチフェイズコンバータは、複数の電源回路の間でスイッチングの位相をずらすことで、リップル電流を小さくでき、大電流化及び高効率化が可能となる。マルチフェイズコンバータでは、精密なタイミング制御を行うため、デジタル制御方式が多く用いられている。
【０００４】
デジタル制御方式を用いる電源装置において、制御回路は、負荷に流れる出力電流値を計算で求め、出力電圧値の制御や過電流の防止に利用する。出力電流値は、電源回路の出力端子とスイッチング素子との間に接続されているインダクタンス素子のピーク電流値を用いて算出できる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−１６１１４６号公報
【特許文献２】特開２００４−２８２８４２号公報
【非特許文献】
【０００６】
【非特許文献１】Hassan Pooya Forghani-zadeh, "Current-Sensing Techniques for DC-DC Converters", Circuits and Systems, 2002. MWSCAS-2002. The 2002 45th Midwest Symposium on
【非特許文献２】Raghavan Sampath, "Digital Peak Current Mode Control of Buck Converter Using MC56F8257 DSC", Freescale Semiconductor Application Note, Document Number:AN4716, Rev.1, 05/2013
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、ピーク電流値を用いて出力電流値を算出するための計算は複雑であり、制御回路の負荷が大きくなる問題がある。
１つの側面では、本発明は、制御回路の負荷を減らすために出力電流値を効率よく計算することができる電源装置、電源装置の制御回路及び電源装置の制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
１つの実施態様では、第１のスイッチング素子と、第２のスイッチング素子と、インダクタンス素子と、電流検出回路と、制御回路を有し、負荷に接続されうる電源装置が提供される。
【０００９】
第１のスイッチング素子は、入力端子から入力される電流をスイッチする。第２のスイッチング素子は、接地電位と第１のスイッチング素子の出力との間をスイッチする。インダクタンス素子は、出力端子と第１のスイッチング素子の出力との間を接続する。電流検出回路は、インダクタンス素子に流れる電流のピーク値であるピーク電流値を検出する。制御回路は、第１のスイッチング素子の第１の制御端子と第２のスイッチング素子の第２の制御端子とを制御する。また、制御回路は、第１の制御端子を制御する第１の制御信号または第２の制御端子を制御する第２の制御信号の何れかに接続される時定数回路の出力値と電流検出回路が検出するピーク電流値とに基づいて、負荷に流れる出力電流値を算出する。
【００１０】
また、１つの実施態様では、電源装置の制御回路が提供される。また、１つの実施態様では、電源装置の制御方法が提供される。
【発明の効果】
【００１１】
１つの側面では、本発明は、負荷に流れる出力電流値を効率よく計算できる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施の形態の電源装置の一例を示す図である。
【図２】ＣＰＵの機能の一例を示す機能ブロック図である。
【図３】ＰＷＭ回路が出力する制御信号と時定数回路の出力値の一例を示す図である。
【図４】第１の実施の形態の電源装置の動作の一例を示すタイミングチャートである。
【図５】第１の実施の形態の電源装置の動作の一例の流れを示すフローチャートである（その１）。
【図６】第１の実施の形態の電源装置の動作の一例の流れを示すフローチャートである（その２）。
【図７】第１の実施の形態の電源装置の動作の一例の流れを示すフローチャートである（その３）。
【図８】第２の実施の形態の電源装置の一例を示す図である。
【図９】ＰＷＭ回路が出力する制御信号と時定数回路の出力値の一例を示す図である。
【図１０】第３の実施の形態の電源装置の一例を示す図である。
【図１１】第４の実施の形態の電源装置の一例を示す図である。
【図１２】第４の実施の形態の電源装置の動作の一例を示すタイミングチャートである。
【図１３】第５の実施の形態の電源装置の一例を示す図である。
【図１４】第６の実施の形態の電源装置の一例を示す図である。
【図１５】時定数回路の他の例を示す図である。
【発明を実施するための形態】
【００１３】
以下、発明を実施するための形態を、図面を参照しつつ説明する。
（第１の実施の形態）
図１は、第１の実施の形態の電源装置の一例を示す図である。
【００１４】
電源装置１０は、電源２０から供給される入力電圧の大きさを変換して、負荷抵抗３０ａをもつ負荷３０に供給する。
電源装置１０は、スイッチング素子１１，１２、インダクタンス素子１３、電流検出回路１４、キャパシタンス素子１５、制御回路１６、ゲートドライバ１７、時定数回路１８を有する。
【００１５】
スイッチング素子１１は、電源装置１０の入力端子ＩＮから入力される電流をスイッチする。スイッチング素子１２は、接地電位とスイッチング素子１１の出力との間をスイッチする。スイッチング素子１１，１２は、例えば、ｎチャネル型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などである。
【００１６】
スイッチング素子１１，１２は、それぞれ２つの端子と制御端子とを有する。スイッチング素子１１，１２がｎチャネル型ＭＯＳＦＥＴの場合には、２つの端子はドレイン／ソース端子であり、制御端子はゲート端子である。
【００１７】
スイッチング素子１１の一方の端子は入力端子ＩＮに接続され、他方の端子はスイッチング素子１１の一方の端子及びインダクタンス素子１３の一方の端子に接続されている。スイッチング素子１２の他方の端子は接地されている。なお接地電位は、必ずしも０Ｖでなくてもよく、多少変動してもよい。スイッチング素子１１，１２の制御端子は、ゲートドライバ１７に接続されている。なお、スイッチング素子１１がオンのときは、スイッチング素子１２はオフ、スイッチング素子１１がオフのときは、スイッチング素子１２はオンに制御される。
【００１８】
インダクタンス素子１３は、電源装置の出力端子ＯＵＴとスイッチング素子１１の出力との間を接続する。すなわち、インダクタンス素子１３の一端は、スイッチング素子１１の他方の端子（出力端子）に接続されており、インダクタンス素子１３の他端は、出力端子ＯＵＴに接続されている。
【００１９】
電流検出回路１４は、インダクタンス素子１３に流れる電流のピーク値であるピーク電流値を検出する。
電流検出回路１４は、キャパシタンス素子１４ａ、抵抗素子１４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ，１４ｇ，１４ｈ、増幅器１４ｉ、バイアス電源１４ｊを有する。キャパシタンス素子１４ａと抵抗素子１４ｂは直列に接続されており、キャパシタンス素子１４ａと抵抗素子１４ｂによる直列回路は、インダクタンス素子１３に並列に接続されている。抵抗素子１４ｃの一端は、出力端子ＯＵＴに接続されており、抵抗素子１４ｃの他端は、増幅器１４ｉの反転入力端子に接続されている。抵抗素子１４ｄの一端は、キャパシタンス素子１４ａと抵抗素子１４ｂの間に接続されており、抵抗素子１４ｄの他端は、増幅器１４ｉの非反転入力端子に接続されている。抵抗素子１４ｅの一端はバイアス電源１４ｊに接続されており、抵抗素子１４ｅの他端は、増幅器１４ｉの非反転入力端子に接続されている。抵抗素子１４ｆの一端は、増幅器１４ｉの非反転入力端子に接続されており、抵抗素子１４ｆの他端は接地されている。抵抗素子１４ｇの一端は、増幅器１４ｉの反転入力端子に接続されており、抵抗素子１４ｇの他端は接地されている。抵抗素子１４ｈの一端は、増幅器１４ｉの出力端子に接続されており、抵抗素子１４ｈの他端は、増幅器１４ｉの反転入力端子に接続されている。増幅器１４ｉは、上記の接続により差動増幅器として機能する。バイアス電源１４ｊは、増幅器１４ｉに供給するバイアス電圧を生成する。
【００２０】
キャパシタンス素子１５は、負荷３０に供給する出力電圧を保持する。キャパシタンス素子１５の一端は、出力端子ＯＵＴに接続されており、キャパシタンス素子１５の他端は接地されている。
【００２１】
制御回路１６は、スイッチング素子１１，１２のそれぞれの制御端子を制御する。また、制御回路１６は、スイッチング素子１２の制御端子を制御する制御信号に接続される時定数回路１８の出力値と、電流検出回路１４が検出するピーク電流値とに基づいて、負荷３０に流れる出力電流値を算出する。
【００２２】
制御回路１６は、ＣＰＵ（Central Processing Unit）１６ａ、メモリ１６ｂ、ＡＤＣ（Analog to Digital Converter）１６ｃ，１６ｄ，１６ｅ，１６ｆ、ＰＷＭ（Pulse Width Modulation）回路１６ｇを有する。制御回路１６は、例えば、ＭＣＵ（Micro Control Unit）である。
【００２３】
ＣＰＵ１６ａは、メモリ１６ｂに記憶されているプログラムを実行し、時定数回路１８の出力値と、ピーク電流値と、出力電圧値とを用いて、負荷３０に流れる出力電流値を算出する。そして、ＣＰＵ１６ａは、出力電圧値が目標値になるように、スイッチングパルスのデューティ比を決定してＰＷＭ回路１６ｇに送信する。また、ＣＰＵ１６ａは、出力電流値が過電流であるか否かを判定し、過電流である場合には、ＰＷＭ回路１６ｇに停止信号を送信する。
【００２４】
図２は、ＣＰＵの機能の一例を示す機能ブロック図である。
ＣＰＵ１６ａは、電圧フィードバック制御部１６ａ１と過電流保護制御部１６ａ２の機能を実行する。
【００２５】
電圧フィードバック制御部１６ａ１は、電源装置１０の出力電圧値と目標値との差と、過電流保護制御部１６ａ２の出力値に基づいて、スイッチングパルスのデューティ比を決定し出力する。
【００２６】
電圧フィードバック制御部１６ａ１は、出力電圧値変換部１６ａ１１、減算部１６ａ１２，１６ａ１３、補償部１６ａ１４を有する。出力電圧値変換部１６ａ１１は、ＡＤＣ１６ｄが出力する、電源装置１０の出力電圧値のＡＤ変換結果を受け、ＣＰＵ１６ａが計算で扱う出力電圧値に変換する。減算部１６ａ１２は、出力電圧値と目標値との差分を出力する。減算部１６ａ１３は、出力電圧値と目標値との差分から、過電流保護制御部１６ａ２の出力値（後述する制御値）を差し引いた値を出力する。補償部１６ａ１４は、減算部１６ａ１３の出力値に基づいて、デューティ比を決定し出力する。
【００２７】
過電流保護制御部１６ａ２は、電流検出回路１４が検出するインダクタンス素子１３に流れる電流のピーク電流値に基づいて、電源装置１０の出力電流値を算出し、その出力電流値が過電流であるか否かを判定する。そして、過電流保護制御部１６ａ２は、出力電流値が過電流である場合には、ＰＷＭ回路１６ｇを停止させる、または、出力電圧値の大きさを小さくするための制御値を出力する。
【００２８】
過電流保護制御部１６ａ２は、出力電流値算出部１６ａ２１、過電流検出部１６ａ２２を有する。出力電流値算出部１６ａ２１は、ＡＤＣ１６ｃが出力する上記ピーク電流値のＡＤ変換結果と、ＡＤＣ１６ｃが出力する出力電圧値のＡＤ変換結果と、ＡＤＣ１６ｅが出力する時定数回路１８の出力値のＡＤ変換結果とに基づいて出力電流値を算出する。過電流検出部１６ａ２２は、出力電流値が過電流であるか否かを判定する。そして過電流検出部１６ａ２２は、出力電流値が過電流である場合には、ＰＷＭ回路１６ｇを停止させる、または、出力電圧値の大きさを小さくするための制御値を出力する。
【００２９】
図１の説明に戻る。
メモリ１６ｂは、ＣＰＵ１６ａが実行するプログラムや各種データを格納する。
ＡＤＣ１６ｃ〜１６ｆは、制御回路１６の入力信号をデジタル信号に変換してＣＰＵ１６ａに供給する。図１の例では、ＡＤＣ１６ｃは、電流検出回路１４が検出したアナログ値のピーク電流値をＡＤ変換して出力する。また、ＡＤＣ１６ｄは、アナログ値の出力電圧値をＡＤ変換して出力する。また、ＡＤＣ１６ｅは、アナログ値の時定数回路１８の出力値をＡＤ変換して出力する。なお、ＡＤＣ１６ｆは、なくてもよい。
【００３０】
ＰＷＭ回路１６ｇは、ゲート制御回路の一例であり、ＣＰＵ１６ａから供給されるデューティ比に基づくスイッチ動作をスイッチング素子１１，１２に実行させるための、スイッチング素子１１，１２のそれぞれの制御信号（ゲート制御信号）を出力する。
【００３１】
ゲートドライバ１７は、制御回路１６が出力する各制御信号に基づいて、スイッチング素子１１，１２のそれぞれの制御端子に供給する制御電圧（例えば、ｎチャネル型ＭＯＳＦＥＴのゲート電圧）を出力する。
【００３２】
時定数回路１８は、積分回路（またはローパスフィルタ）として機能し、スイッチング素子１２を制御するための制御信号に対してフィルタリングした出力値を出力する。時定数回路１８は、一端に上記制御信号を受ける抵抗素子１８ａと、抵抗素子１８ａの他端に一端を接続したキャパシタンス素子１８ｂを有している。抵抗素子１８ａの他端はさらに制御回路１６のＡＤＣ１６ｅに接続されており、キャパシタンス素子１８ｂの他端は接地されている。
【００３３】
ところで、図２の出力電流値算出部１６ａ２１は、例えば、以下の式（１）に基づいて、出力電流値Ｉｏｕｔを算出する。
Ｉｏｕｔ＝Ｉｐｅａｋ−（１−Ｖｏ／Ｅ）・ｋ・Ｖｏ      （１）
式（１）において、Ｉｐｅａｋは、インダクタンス素子１３に流れる電流のピーク値であるピーク電流値である。Ｖｏは出力電圧値、Ｅは入力電圧値である。また、ｋ＝（１／２）・（１／Ｌ）・（１／ｆｓｗ）であり、Ｌはインダクタンス素子１３のインダクタンス値、ｆｓｗは、スイッチング周波数である。なお、ｋは、例えば、予めメモリ１６ｂに記憶されている。
【００３４】
式（１）には、２回の乗算、１回の除算、２回の引き算が含まれる。
本実施の形態の電源装置１０では、式（１）に含まれる（１−Ｖｏ／Ｅ）を、時定数回路１８が生成する。
【００３５】
以下、時定数回路１８により（１−Ｖｏ／Ｅ）が得られる理由を説明する。
図３は、ＰＷＭ回路が出力する制御信号と時定数回路の出力値の一例を示す図である。縦軸は電圧Ｖを表し、横軸は時間ｔを表している。
【００３６】
図３には、ＰＷＭ回路１６ｇが出力するスイッチング素子１２のための制御信号と、時定数回路１８の出力値の例が示されている。図３において、Ｔｓｗは、スイッチング周期である。また、Ｖｒは、時定数回路１８の出力値のリップル電圧である。
【００３７】
以下では、制御信号がＨ（High）レベル（例えば、１Ｖ）のとき、スイッチング素子１２はオンし、制御信号がＬ（Low）レベル（例えば、０Ｖ）のとき、スイッチング素子１２はオフするものとする。
【００３８】
スイッチング素子１２のスイッチングパルス幅Ｔｏｎ１（スイッチング素子１２がオンする時間）は、降圧型の電源装置１０において以下の式（２）のように表せる。
Ｔｏｎ１＝（１−Ｄ）・Ｔｓｗ      （２）
式（２）において、Ｄはスイッチングパルスのデューティ比である。Ｖｏ＝Ｄ×Ｅであるため、Ｄ＝Ｖｏ／Ｅである。したがって、式（２）は式（３）のように表せる。
【００３９】
Ｔｏｎ１＝（１−Ｖｏ／Ｅ）・Ｔｓｗ      （３）
式（３）のようなスイッチングパルス幅Ｔｏｎ１をもつ制御信号が時定数回路１８に入力されると、ローパスフィルタの機能により制御信号の直流成分（制御信号の平均値）に近い値が得られる。制御信号の平均値は、スイッチングパルス幅Ｔｏｎ１の期間の制御信号の積分値を、スイッチング周期Ｔｓｗで割った値である。制御信号の振幅が１Ｖであるとすると、積分値は式（３）のＴｏｎ１と等しいため、Ｔｏｎ１をスイッチング周期Ｔｓｗで割ると、平均値は１−Ｖｏ／Ｅとなる。
【００４０】
すなわち、時定数回路１８の出力値として１−Ｖｏ／Ｅに近い値が得られる。
図３の例では、時定数回路１８の出力値にリップル電圧Ｖｒが生じている。リップル電圧Ｖｒが大きいほど、算出される出力電流値の変動が大きくなるため、出力電流値の変動を制御回路１６における電流検出の分解能以下に抑えることが望ましい。そのため、リップル電圧Ｖｒは以下の式（４）を満たすことが望ましい。
【００４１】
Ｖｒ＜（Ｉｒｅｓｏ／Ｉｍａｘ）・Ｖｆｓ      （４）
式（４）において、Ｉｒｅｓｏは、制御回路１６で認識できる電流値の最小分解能を示す。Ｉｍａｘは、制御回路１６で認識できる電流値の最大値を示す。ＩｒｅｓｏやＩｍａｘは、電源装置１０の仕様に応じて決定される。
【００４２】
例えば、電源装置１０が、過電流を定格電流より０．１Ａオーバする範囲内に抑える仕様である場合、Ｉｒｅｓｏは、０．１Ａよりも小さい値（例えば、０．０１Ａなど）に設定される。なお、この値は、制御回路１６でＡ／Ｄ変換を行う際に通常決定するデータのＬＳＢ（Least Significant Bit）が示す値に相当する。
【００４３】
また、例えば、電源装置１０が、最大１００Ａの電流値が流れる仕様の場合、Ｉｍａｘは、余裕をもって１００Ａよりも大きい値（例えば、１２０Ａなど）に設定される。なお、この値は、制御回路１６でＡ／Ｄ変換を行う際に通常決定するデータのＭＳＢ（Most Significant Bit）が示す値に相当する。
【００４４】
また、式（４）においてＶｆｓは、検出電圧のフルスケールである。
時定数回路１８が、リップル電圧Ｖｒを、式（４）を満たすように減衰させるための減衰量Ｇは、式（５）のように表せる。
【００４５】
Ｇ＝２０ｌｏｇ10（（Ｉｒｅｓｏ／Ｉｍａｘ）・Ｖｆｓ）［ｄＢ］      （５）
この減衰量Ｇを実現するカットオフ周波数ｆｃは、式（６）のように表せる。
ｆｃ＝ｆｓｗ／（Ｇ／１０-20）［Ｈｚ］      （６）
この式（６）にしたがって、時定数回路１８の抵抗素子１８ａの抵抗値とキャパシタンス素子１８ｂのキャパシタンス値とが決定される。
【００４６】
例えば、Ｉｒｅｓｏ＝１Ａ、Ｉｍａｘ＝１００Ａ、Ｖｆｓ＝１Ｖ、ｆｓｗ＝２００ｋＨｚとする。この場合、式（５）より、Ｇ＝２０ｌｏｇ10（１／１００・１）＝−４０［ｄＢ］、式（６）より、ｆｃ＝２００×１０3／（−４０／１０-20）＝２０００［Ｈｚ］となる。例えば、キャパシタンス素子１８ｂのキャパシタンス値Ｃｆを３３００ｐＦとすると、抵抗素子１８ａの抵抗値Ｒｆは、以下の式（７）のようになる。
【００４７】
Ｒｆ＝１／２πｆｃＣｆ＝１／（２π×２０００×３３００×１０-12）＝２４１１４［Ω］      （７）
そのため、抵抗値Ｒｆがおよそ２４ｋΩの抵抗素子１８ａを用いればよい。
【００４８】
以上のような時定数回路１８の出力値である（１−Ｖｏ／Ｅ）をα１とすると、式（１）は、式（８）のように表せる。
Ｉｏｕｔ＝Ｉｐｅａｋ−α１・ｋ・Ｖｏ      （８）
なお、ＰＷＭ回路１６ｇが出力する制御信号の振幅Ａが１Ｖでない場合には、（１−Ｖｏ／Ｅ）に振幅Ａを掛けた値が、時定数回路１８から出力されるため、α１＝Ａ（１−Ｖｏ／Ｅ）となる。
【００４９】
以下、第１の実施の形態の電源装置１０の動作を説明する。
図４は、第１の実施の形態の電源装置の動作の一例を示すタイミングチャートである。
図４には、ＰＷＭ回路１６ｇが出力するスイッチング素子１１のための制御信号ｐｗｍＨ、ＰＷＭ回路１６ｇが出力するスイッチング素子１２のための制御信号ｐｗｍＬ、インダクタンス素子１３に流れる電流値ＩＬの時間変化の一例が示されている。また、電流検出回路１４の出力値Ｉｓｅｎｓｅ、ＡＤＣ１６ｃによる出力値ＩｓｅｎｓｅのＡＤ変換結果Ｉａｄの時間変化の一例が示されている。さらに、出力値Ｉｓｅｎｓｅ（電流値）のＡＤ変換処理、出力電流値の計算処理、電圧値のＡＤ変換処理、フィードバック処理、低優先度処理の動作タイミングの一例が示されている。
【００５０】
制御信号ｐｗｍＨと制御信号ｐｗｍＬは、位相が１８０°異なっている。電流値ＩＬは、制御信号ｐｗｍＨがＨレベル（例えば、１Ｖ）に立ち上がると上昇し始め、制御信号ｐｗｍＨがＬレベル（例えば、０Ｖ）に立ち下がると下降し始める。電流値ＩＬのあるタイミングでの値をｉｏｕｔとすると、そのタイミングでの電流検出回路１４の出力値Ｉｓｅｎｓｅは、増幅率をａとするとｉｏｕｔ×ａである。
【００５１】
制御信号ｐｗｍＨがＨレベルに立ち上がると（タイミングｔ０）、ＡＤＣ１６ｄによる電圧値（電源装置１０の出力電圧値）のＡＤ変換処理が始まる。そのＡＤ変換処理が終わると（タイミングｔ１）、図２に示した電圧フィードバック制御部１６ａ１によるフィードバック処理（デューティ比の調整処理）が行われる。
【００５２】
制御信号ｐｗｍＨがＬレベルに立ち下がると（タイミングｔ２）、ＡＤＣ１６ｃによる電流値（ピーク電流値ｉｐｅａｋ）のＡＤ変換処理が開始する。そして、そのＡＤ変換処理が終了したとき（タイミングｔ３）、出力電流値算出部１６ａ２１による出力電流値の計算処理が開始する。出力電流値の計算処理中、フィードバック処理は中断される。つまり、出力電流値の計算は、フィードバック処理よりも優先して行われる。
【００５３】
出力電流値の計算処理が終了したとき（タイミングｔ４）、フィードバック処理が再開される。フィードバック処理が終了したとき（タイミングｔ５）、制御回路１６は、低優先度の処理（例えば、図示しない通信インタフェースを用いた通信処理など）を行う。以下同様の処理が行われる。
【００５４】
図５、図６、図７は、第１の実施の形態の電源装置の動作の一例の流れを示すフローチャートである。
図５に示すように、まず、ＣＰＵ１６ａは、デューティ比などの初期化を行い（ステップＳ１）、その後、割り込みが発生しているか否かを判定する（ステップＳ２）。割り込みは、図４に示した電流値または電圧値のＡＤ変換処理の終了によって発生する。
【００５５】
割り込みが発生している場合には、ＣＰＵ１６ａは割り込み処理を行い（ステップＳ３）、その後ステップＳ２からの処理を繰り返す。割り込みが発生していない場合には、ＣＰＵ１６ａは、低優先度処理（ステップＳ４）を行う。その後、ＣＰＵ１６ａは異常が発生しているか否かを判定し（ステップＳ５）、異常が発生している場合には処理を終了し、異常が発生していない場合には、ステップＳ２からの処理を繰り返す。
【００５６】
図６に示すように、電圧値のＡＤ変換処理が終了したことによる割り込みが発生したとき、ＣＰＵ１６ａは、電圧制御（デューティ比の調整処理）や過電流制御（前回の出力電流値の算出結果に基づく停止信号の出力など）を行う（ステップＳ３１，Ｓ３２）。その後、ＣＰＵ１６ａは、電圧制御や過電流制御の結果をＰＷＭ回路１６ｇに反映し（ステップＳ３３）、割り込み処理を終了する。
【００５７】
図７に示すように、電流値のＡＤ変換処理が終了したことによる割り込みが発生したとき、ＣＰＵ１６ａは、式（８）に基づいて、出力電流値を計算し（ステップＳ３４）、割り込み処理を終了する。
【００５８】
以上のように、第１の実施の形態の電源装置１０において、制御回路１６は、時定数回路１８の出力値であるα１を用いることで、式（１）の代わりに、式（８）を計算すればよいことになる。式（８）は、２回の乗算と、１回の減算を含み、式（１）と比べて、制御回路１６における計算量を減らすことができる。このため、第１の実施の形態の電源装置１０によれば、出力電流値を効率よく計算できる。
【００５９】
（第２の実施の形態）
図８は、第２の実施の形態の電源装置の一例を示す図である。図８において、図１に示した電源装置１０と同様の要素については同一符号が付されている。
【００６０】
第２の実施の形態の電源装置１０ａにおいて、時定数回路１８は、スイッチング素子１１を制御するための制御信号に対してフィルタリングした出力値を出力する。時定数回路１８の抵抗素子１８ａの一端には、上記制御信号が供給される。
【００６１】
これにより、第２の実施の形態の電源装置１０ａでは、上記制御信号の振幅Ａが１Ｖの場合、時定数回路１８の出力値は、Ｖｏ／Ｅとなる。以下、時定数回路１８によりＶｏ／Ｅが得られる理由を説明する。
【００６２】
図９は、ＰＷＭ回路が出力する制御信号と時定数回路の出力値の一例を示す図である。縦軸は電圧Ｖを表し、横軸は時間ｔを表している。
図９には、ＰＷＭ回路１６ｇが出力するスイッチング素子１１のための制御信号と、時定数回路１８の出力値の例が示されている。図９において、Ｔｓｗは、スイッチング周期である。また、Ｖｒは、時定数回路１８の出力値のリップル電圧である。
【００６３】
以下では、制御信号がＨレベル（例えば、１Ｖ）のとき、スイッチング素子１１はオンし、制御信号がＬレベル（例えば、０Ｖ）のとき、スイッチング素子１１はオフするものとする。
【００６４】
スイッチング素子１１のスイッチングパルス幅Ｔｏｎ２（スイッチング素子１１がオンする時間）は、降圧型の電源装置１０において以下の式（９）のように表せる。
Ｔｏｎ２＝Ｄ・Ｔｓｗ      （９）
式（２）において、Ｄはデューティ比である。Ｖｏ＝Ｄ×Ｅであるため、Ｄ＝Ｖｏ／Ｅである。したがって、式（９）は式（１０）のように表せる。
【００６５】
Ｔｏｎ２＝（Ｖｏ／Ｅ）・Ｔｓｗ      （１０）
式（１０）のようなスイッチングパルス幅Ｔｏｎ２をもつ制御信号が時定数回路１８に入力されると、ローパスフィルタの機能により制御信号の直流成分（制御信号の平均値）に近い値が得られる。制御信号の平均値は、スイッチングパルス幅Ｔｏｎ２の期間の制御信号の積分値を、スイッチング周期Ｔｓｗで割った値である。制御信号の振幅を１Ｖとすると、積分値は式（１０）のＴｏｎ２と等しいため、Ｔｏｎ２をスイッチング周期Ｔｓｗで割ると、平均値はＶｏ／Ｅとなる。すなわち、時定数回路１８の出力値としてＶｏ／Ｅに近い値が得られる。
【００６６】
なお、リップル電圧Ｖｒを抑制するための時定数回路１８の抵抗素子１８ａの抵抗値やキャパシタンス素子１８ｂのキャパシタンス値の設計方法については、第１の実施の形態の電源装置１０について説明した設計方法と同じである。
【００６７】
以上のような時定数回路１８の出力値である（Ｖｏ／Ｅ）をα２とすると、式（１）は、式（１１）のように表せる。
Ｉｏｕｔ＝Ｉｐｅａｋ−（１−α２）・ｋ・Ｖｏ      （１１）
なお、ＰＷＭ回路１６ｇが出力する制御信号の振幅Ａが１Ｖでない場合には、（Ｖｏ／Ｅ）に振幅Ａを掛けた値が、時定数回路１８から出力されるため、α２＝Ａ（Ｖｏ／Ｅ）となる。
【００６８】
第２の実施の形態の電源装置１０ａについても、図４〜図７に示した第１の実施の形態の電源装置１０の動作と同様の動作が行われる。
第２の実施の形態の電源装置１０ａにおいて、制御回路１６は、時定数回路１８の出力値であるα２を用いることで、式（１）の代わりに、式（１１）を計算すればよいことになる。式（１１）は、２回の乗算と、２回の減算を含み、式（１）と比べて、制御回路１６における計算量を減らすことができる。このため、第２の実施の形態の電源装置１０ａによれば、出力電流値を効率よく計算できる。
【００６９】
（第３の実施の形態）
図１０は、第３の実施の形態の電源装置の一例を示す図である。図１０において、図１に示した電源装置１０と同様の要素については同一符号が付されている。
【００７０】
第３の実施の形態の電源装置１０ｂは、負荷３０に接続される分圧回路１９を有している。分圧回路１９は、直列に接続された抵抗素子１９ａ，１９ｂを有している。抵抗素子１９ａの一端は、出力端子ＯＵＴを介して負荷３０に接続される。抵抗素子１９ａの他端は、抵抗素子１９ｂの一端、及び制御回路１６のＡＤＣ１６ｆに接続されている。抵抗素子１９ｂの他端は接地されている。
【００７１】
このような分圧回路１９は、出力電圧値Ｖｏを抵抗分圧した出力値を、ＡＤＣ１６ｆに供給する。抵抗素子１９ａ，１９ｂの抵抗値は、分圧回路１９が、式（８）のｋ・Ｖｏを出力するように調整される。抵抗素子１９ａの抵抗値をＲａ、抵抗素子１９ｂの抵抗値をＲｂとすると、以下の式（１２）、式（１３）の関係を満たすように、抵抗値Ｒａ，Ｒｂが決定される。
【００７２】
ｋ＝Ｒａ／（Ｒａ＋Ｒｂ）      （１２）
Ｒｂ＝Ｒａ（（１／ｋ）−１）      （１３）
前述のように、ｋ＝（１／２）・（１／Ｌ）・（１／ｆｓｗ）である。例えば、Ｌ＝１０μＨ、ｆｓｗ＝２００ｋＨｚの場合、ｋ＝（１／２）・（１／（１０×１０-6））・（１／（２００×１０3））＝０．２５となる。式（１３）において、Ｒａ＝１０ｋΩとすると、Ｒｂ＝１０×１０3×（（１／０．２５）−１）＝３０［ｋΩ］となる。
【００７３】
以上のような分圧回路１９の出力値であるｋ・Ｖｏをβとすると、式（８）は、式（１４）のように表せる。
Ｉｏｕｔ＝Ｉｐｅａｋ−α１・β      （１４）
第３の実施の形態の電源装置１０ｂにおいても、図４〜図７に示した第１の実施の形態の電源装置１０の動作と同様の動作が行われる。
【００７４】
第３の実施の形態の電源装置１０ｂにおいて、制御回路１６は、前述の時定数回路１８の出力値であるα１に加えて、分圧回路１９の出力値βを用いることで、式（１）の代わりに、式（１４）を計算すればよいことになる。式（１４）は、１回の乗算と、１回の減算を含み、制御回路１６における計算量をさらに減らすことができる。このため、第３の実施の形態の電源装置１０ｂによれば、出力電流値をさらに効率よく計算できる。
【００７５】
なお、上記のような分圧回路１９は、第２の実施の形態の電源装置１０ａに設けられていてもよい。
（第４の実施の形態）
図１１は、第４の実施の形態の電源装置の一例を示す図である。
【００７６】
第４の実施の形態の電源装置５０は、フェイズ数が２つのマルチフェイズ型の電源装置である。
電源装置５０は、図１に示した第１の実施の形態の電源装置１０のスイッチング素子１１，１２、インダクタンス素子１３、電流検出回路１４に対応する要素をそれぞれ２つずつ有している。すなわち、電源装置５０は、スイッチング素子５１ａ，５２ａ、インダクタンス素子５３ａ、電流検出回路５４ａ、スイッチング素子５１ｂ，５２ｂ、インダクタンス素子５３ｂ、電流検出回路５４ｂを有する。以下、スイッチング素子５１ａ，５２ａ、インダクタンス素子５３ａ、電流検出回路５４ａを含む部分を電源回路５０ａ、スイッチング素子５１ｂ，５２ｂ、インダクタンス素子５３ｂ、電流検出回路５４ｂを含む部分を電源回路５０ｂという。
【００７７】
電源回路５０ａ，５０ｂは、入力端子ＩＮと出力端子ＯＵＴとの間に、並列に接続されている。電源回路５０ａ，５０ｂのそれぞれの回路構成は、第１の実施の形態の電源装置１０のスイッチング素子１１，１２、インダクタンス素子１３、電流検出回路１４による回路構成と同じである。
【００７８】
さらに、電源装置５０は、キャパシタンス素子５５、制御回路５６、ゲートドライバ５７、時定数回路５８ａ，５８ｂを有している。
キャパシタンス素子５５は、負荷３０に供給する出力電圧を保持する。キャパシタンス素子５５の一端は、出力端子ＯＵＴに接続されており、キャパシタンス素子５５の他端は接地されている。
【００７９】
制御回路５６は、スイッチング素子５１ａ，５２ａ，５１ｂ，５２ｂのそれぞれの制御端子を制御する。制御回路５６は、図示を省略しているが、図１に示した制御回路１６と同様の要素を有している。制御回路５６は、図１の制御回路１６と比べて入力が増えるが、各入力に対してＡＤ変換を行うＡＤＣを有している。また、制御回路５６は、時定数回路５８ａ，５８ｂの出力値と、電流検出回路５４ａ，５４ｂが検出したピーク電流値と、出力電圧値とを用いて、電源回路５０ａ，５０ｂのそれぞれの出力電流値を算出する。そして、制御回路５６は、出力電圧値が目標値になるように、スイッチングパルスのデューティ比を決定する。制御回路５６は、そのデューティ比に基づくスイッチ動作をスイッチング素子５１ａ，５２ａ，５１ｂ，５２ｂに実行させるための、制御信号を出力する。また、制御回路５６は、電源回路５０ａ，５０ｂのそれぞれの出力電流値が過電流であるか否かを判定し、過電流である場合には、例えば、スイッチング素子５１ａ，５２ａ，５１ｂ，５２ｂのスイッチング動作を停止させる。
【００８０】
ゲートドライバ５７は、制御回路５６が出力するそれぞれの制御信号に基づいて、スイッチング素子５１ａ，５２ａ，５１ｂ，５２ｂのそれぞれの制御端子に供給する制御電圧（例えば、ｎチャネル型ＭＯＳＦＥＴのゲート電圧）を出力する。
【００８１】
時定数回路５８ａ，５８ｂは、積分回路（またはローパスフィルタ）として機能し、スイッチング素子５２ａ，５２ｂを制御するための制御信号に対してフィルタリングした出力値を出力する。
【００８２】
時定数回路５８ａは、一端にスイッチング素子５２ａを制御するための制御信号を受ける抵抗素子５８ａ１と、抵抗素子５８ａ１の他端に一端を接続したキャパシタンス素子５８ａ２を有している。抵抗素子５８ａ１の他端はさらに制御回路５６に接続されており、キャパシタンス素子５８ａ２の他端は接地されている。
【００８３】
時定数回路５８ｂは、一端にスイッチング素子５２ｂを制御するための制御信号を受ける抵抗素子５８ｂ１と、抵抗素子５８ｂ１の他端に一端を接続したキャパシタンス素子５８ｂ２を有している。抵抗素子５８ｂ１の他端はさらに制御回路５６に接続されており、キャパシタンス素子５８ｂ２の他端は接地されている。
【００８４】
以下、第４の実施の形態の電源装置５０の動作を説明する。
図１２は、第４の実施の形態の電源装置の動作の一例を示すタイミングチャートである。
【００８５】
図１２には、制御回路５６が出力するスイッチング素子５１ａのための制御信号ｐｗｍＨ１、制御回路５６が出力するスイッチング素子５１ｂのための制御信号ｐｗｍＨ２の時間変化の一例が示されている。また、電流検出回路５４ａが検出したピーク電流値のＡＤ変換処理、電流検出回路５４ｂが検出したピーク電流値のＡＤ変換処理、出力電流値の計算処理、電圧値のＡＤ変換処理、フィードバック処理、低優先度処理の動作タイミングの一例が示されている。
【００８６】
制御信号ｐｗｍＨ１と制御信号ｐｗｍＨ２は、位相が９０°異なっている。なお、スイッチング素子５２ａ，５２ｂのための制御信号については図示が省略されている。スイッチング素子５２ａのための制御信号は、制御信号ｐｗｍＨ１に対して、位相が１８０°異なっている信号である。また、スイッチング素子５２ｂのための制御信号は、制御信号ｐｗｍＨ２に対して、位相が１８０°異なっている信号である。
【００８７】
制御信号ｐｗｍＨ１がＨレベルに立ち上がると（タイミングｔ１０）、制御回路５６による電圧値（電源装置５０の出力電圧値）のＡＤ変換処理が始まる。そのＡＤ変換処理が終わると（タイミングｔ１１）、制御回路５６によるフィードバック処理（デューティ比の調整処理）が行われる。なお、制御回路５６は、第１の実施の形態の電源装置１０の制御回路１６と同様に、図２に示したような各機能を実行するが、電源回路５０ａ，５０ｂのそれぞれについてデューティ比の調整を行う。
【００８８】
制御信号ｐｗｍＨ２がＬレベルに立ち下がると（タイミングｔ１２）、電流検出回路５４ｂが検出した電流値（ピーク電流値）の制御回路５６によるＡＤ変換処理が開始する。そのＡＤ変換処理が終了したとき（タイミングｔ１３）、制御回路５６による電源回路５０ｂの出力電流値の計算処理が開始する。出力電流値の計算処理中、フィードバック処理は中断される。つまり、出力電流値の計算は、フィードバック処理よりも優先して行われる。
【００８９】
出力電流値の計算処理が終了したとき（タイミングｔ１４）、フィードバック処理が再開される。フィードバック処理が終了したとき（タイミングｔ１５）、制御回路５６は、低優先度の処理（例えば、図示しない通信インタフェースを用いた通信処理など）を行う。
【００９０】
制御信号ｐｗｍＨ１がＬレベルに立ち下がると（タイミングｔ１６）、電流検出回路５４ａが検出した電流値（ピーク電流値）の制御回路５６によるＡＤ変換処理が開始する。そのＡＤ変換処理が終了したとき（タイミングｔ１７）、制御回路５６による電源回路５０ａの出力電流値の計算処理が開始する。
【００９１】
制御信号ｐｗｍＨ１が再びＨレベルに立ち上がると（タイミングｔ１８）、制御回路５６による電圧値（電源装置５０の出力電圧値）のＡＤ変換処理が始まる。以下同様の処理が行われる。
【００９２】
なお、第４の実施の形態の電源装置５０の全体の動作の流れは、図５〜図７に示した第１の実施の形態の電源装置１０の動作の流れと同様である。
第４の実施の形態の電源装置５０では、第１の実施の形態の電源装置１０と同様の効果が得られる。
【００９３】
なお、上記の電源装置５０は、フェイズ数を２としたが、フェイズ数が３以上であってもよい。また、上記の電源装置５０は、第１の実施の形態の電源装置１０をマルチフェイズ型にした例であるが、第２または第３の実施の形態の電源装置１０ａ，１０ｂについても同様にマルチフェイズ型にすることができる。
【００９４】
マルチフェイズ型の電源装置では、フェイズ数が増えるほど計算量が増加するが、上記のような時定数回路や、分圧回路の出力値を用いて出力電流値を計算することで、計算量の増加を抑えることができる。
【００９５】
例えば、減算を行うクロックサイクル数が２、除算及び乗算を行うクロックサイクルが４であるＭＣＵ（例えば、４０ＭＩＰＳ（Million Instructions Per Second）のＭＣＵ）を用いた場合、出力電流値の計算におけるクロックサイクル数は、以下のようになる。
【００９６】
上記のＭＣＵが式（１）を用いて４フェイズの電源装置の出力電流値を計算する場合に用いるクロックサイクル数は、（２×２＋４×２＋４×１）×４＝６４となる。
一方、上記のＭＣＵが式（８）を用いて４フェイズの電源装置の出力電流値を計算する場合に用いるクロックサイクル数は、（２×１＋４×２）×４＝４０となる。
【００９７】
また、上記のＭＣＵが式（１４）を用いて４フェイズの電源装置の出力電流値を計算する場合に用いるクロックサイクル数は、（２×１＋４×１）×４＝２４となる。
４０ＭＩＰＳのＭＣＵの場合、電源装置のスイッチング周波数を２００ｋＨｚとすると、１スイッチング周期当たりのＭＣＵのクロックサイクル数は、４０Ｍ／２００ｋ＝２００である。したがって、ＭＣＵが出力電流値を計算する際の負荷は、式（１）を用いた場合、６４／２００＝０．３２、式（８）を用いた場合、４０／２００＝０．２、式（１４）を用いた場合、２４／２００＝０．１２となる。このように、式（８）または式（１４）を用いて出力電流値を計算する際の負荷は、式（１）を用いて出力電流値を計算するよりも小さくなる。このため、ＭＣＵの消費電力の削減も可能となり、さらには、安価なＭＣＵを用いることもできる。
【００９８】
（第５の実施の形態）
なお、上記では、制御回路１６，５６の外に、時定数回路１８，５８ａ，５８ｂや分圧回路１９を設けた例を説明したが、制御回路１６，５６に、時定数回路１８，５８ａ，５８ｂや分圧回路１９が内蔵されていてもよい。
【００９９】
図１３は、第５の実施の形態の電源装置の一例を示す図である。図１３において、図８に示した電源装置１０ｂと同様の要素については同一符号が付されている。
第５の実施の形態の電源装置１０ｃにおいて制御回路６０は、時定数回路１８と分圧回路１９を内蔵しており、第３の実施の形態の電源装置１０ｂと同様の効果を有する。さらに、第５の実施の形態の電源装置１０ｃでは、制御回路６０の外部の回路を削減することができる。なお、第１、第２、または第４の実施の形態の電源装置１０，１０ａ，５０においても、制御回路１６，５６が、時定数回路１８，５８ａ，５８ｂを内蔵してもよい。
【０１００】
（第６の実施の形態）
なお、第４の実施の形態では、マルチフェイズ型の電源装置５０について説明したが、複数の負荷を動作させる複数の電源回路のそれぞれの出力電流値を、上記のような時定数回路や分圧回路の出力値を用いて制御回路が計算するようにしてもよい。
【０１０１】
図１４は、第６の実施の形態の電源装置の一例を示す図である。
第６の実施の形態の電源装置７０は、電源８０ａから供給される入力電圧の大きさを変換して、負荷９０ａに供給する電源回路７０ａと、電源８０ｂから供給される入力電圧の大きさを変換して、負荷９０ｂに供給する電源回路７０ｂを有する。
【０１０２】
電源回路７０ａは、スイッチング素子７１ａ，７２ａ、インダクタンス素子７３ａ、電流検出回路７４ａ、キャパシタンス素子７５ａを有する。電源回路７０ｂは、スイッチング素子７１ｂ，７２ｂ、インダクタンス素子７３ｂ、電流検出回路７４ｂ、キャパシタンス素子７５ｂを有する。
【０１０３】
電源回路７０ａ，７０ｂのそれぞれにおける２つのスイッチング素子７１ａ，７２ａ、スイッチング素子７１ｂ，７２ｂは、例えば、第１の実施の形態の電源装置１０のスイッチング素子１１，１２に対応している。電源回路７０ａ，７０ｂのそれぞれにおけるインダクタンス素子７３ａ，７３ｂは、例えば、第１の実施の形態の電源装置１０のインダクタンス素子１３に対応している。電源回路７０ａ，７０ｂのそれぞれにおけるキャパシタンス素子７５ａ，７５ｂは、例えば、第１の実施の形態の電源装置１０のキャパシタンス素子１５に対応している。
【０１０４】
さらに、電源装置７０は、制御回路７６、ゲートドライバ７７ａ，７７ｂ、時定数回路７８ａ，７８ｂを有する。
制御回路７６は、ＣＰＵ７６ａ、ＡＤＣ７６ｂ，７６ｃ，７６ｄ，７６ｅ，７６ｆ，７６ｇ、ＰＷＭ回路７６ｈを有する。なお、制御回路７６は、メモリを有するが図１４では図示が省略されている。
【０１０５】
ＣＰＵ７６ａは、ＡＤＣ７６ｂでＡＤ変換されたインダクタンス素子７３ａのピーク電流値と、ＡＤＣ７６ｃでＡＤ変換された電源回路７０ａの出力電圧値と、ＡＤＣ７６ｄでＡＤ変換された時定数回路７８ａの出力値を受ける。なお、時定数回路７８ａは、スイッチング素子７２ａを制御するための制御信号に対してフィルタリングした出力値を出力する。ＣＰＵ７６ａは、受信した各値に基づいて、式（８）を用いて電源回路７０ａの出力電流値を算出する。また、ＣＰＵ７６ａは、出力電圧値と出力電流値に基づいて、図２に示したような機能を実行してスイッチング素子７１ａ，７２ａのスイッチ動作のデューティ比をＰＷＭ回路７６ｈに送る。また、ＣＰＵ７６ａは、出力電流値が過電流である場合には、例えば、ＰＷＭ回路７６ｈへ、スイッチング素子７１ａ，７２ａのスイッチング動作を停止させるための停止信号を送る。
【０１０６】
また、ＣＰＵ７６ａは、ＡＤＣ７６ｅでＡＤ変換されたインダクタンス素子７３ｂのピーク電流値と、ＡＤＣ７６ｆでＡＤ変換された電源回路７０ｂの出力電圧値と、ＡＤＣ７６ｇでＡＤ変換された時定数回路７８ｂの出力値を受ける。なお、時定数回路７８ｂは、スイッチング素子７２ｂを制御するための制御信号に対してフィルタリングした出力値を出力する。ＣＰＵ７６ａは、受信した各値に基づいて、式（８）を用いて電源回路７０ｂの出力電流値を算出する。また、ＣＰＵ７６ａは、出力電圧値と出力電流値に基づいて、図２に示したような機能を実行してスイッチング素子７１ｂ，７２ｂのスイッチ動作のデューティ比をＰＷＭ回路７６ｈに送る。
【０１０７】
また、ＣＰＵ７６ａは、出力電流値が過電流である場合には、例えば、ＰＷＭ回路７６ｈへ、スイッチング素子７１ｂ，７２ｂのスイッチング動作を停止させるための停止信号を送る。
【０１０８】
ＰＷＭ回路７６ｈは、デューティ比に基づいて、スイッチング素子７１ａ，７２ａ，７１ｂ，７２ｂを制御するための制御信号を出力する。
ゲートドライバ７７ａは、スイッチング素子７１ａ，７２ａを制御するための制御信号を受け、その制御信号に基づいてスイッチング素子７１ａ，７２ａのそれぞれの制御端子に供給する制御電圧（例えば、ｎチャネル型ＭＯＳＦＥＴのゲート電圧）を出力する。
【０１０９】
ゲートドライバ７７ｂは、スイッチング素子７１ｂ，７２ｂを制御するための制御信号を受け、その制御信号に基づいてスイッチング素子７１ｂ，７２ｂのそれぞれの制御端子に供給する制御電圧（例えば、ｎチャネル型ＭＯＳＦＥＴのゲート電圧）を出力する。
【０１１０】
以上のような第６の実施の形態の電源装置７０では、第１の実施の形態の電源装置１０と同様の効果が得られる。
なお、上記の例では２つの電源回路７０ａ，７０ｂが設けられている例を示したが、３つ以上の電源回路が設けられていてもよい。電源回路の数が増えるほど、制御回路７６における計算量が増加するが、上記のような時定数回路の出力値を用いて出力電流値を計算することで、計算量の増加を抑えることができる。
【０１１１】
なお、上記の説明では時定数回路７８ａ，７８ｂは、スイッチング素子７２ａ，７２ｂを制御するための制御信号に対してフィルタリングした出力値を出力するものとしたが、これに限定されない。時定数回路７８ａ，７８ｂは、スイッチング素子７１ａ，７１ｂを制御するための制御信号に対してフィルタリングした出力値を出力するものであってもよい。また、時定数回路７８ａ，７８ｂは、第５の実施の形態の電源装置１０ｃのように、制御回路７６内に設けられていてもよい。また、電源装置７０は、電源回路７０ａ，７０ｂのそれぞれの出力電圧値Ｖｏを分圧してｋ・Ｖｏを出力する分圧回路を有していてもよく、制御回路７６は、式（１４）を用いて、電源回路７０ａ，７０ｂのそれぞれの出力電流値を算出してもよい。
【０１１２】
以上、実施の形態に基づき、本発明の電源装置、電源装置の制御回路及び電源装置の制御方法の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
【０１１３】
例えば、時定数回路は、キャパシタンス素子と抵抗素子とを含むものに限定されず、以下のようなものであってもよい。
図１５は、時定数回路の他の例を示す図である。
【０１１４】
図１５に示す時定数回路１００は、インダクタンス素子１０１と抵抗素子１０２を有する。インダクタンス素子１０１の一端は、例えば、図１に示したＰＷＭ回路１６ｇに接続されており、インダクタンス素子１０１の他端は、抵抗素子１０２の一端及び図１に示したＡＤＣ１６ｅに接続されている。抵抗素子１０２の他端は、接地されている。
【０１１５】
このような時定数回路１００はローパスフィルタとして機能し、ＰＷＭ回路１６ｇが出力する制御信号をフィルタリングして、図１などに示した時定数回路１８と同様の出力値を出力することができる。
【符号の説明】
【０１１６】
１０  電源装置
１１，１２  スイッチング素子
１３  インダクタンス素子
１４  電流検出回路
１４ａ，１５，１８ｂ  キャパシタンス素子
１４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ，１４ｇ，１４ｈ，１８ａ  抵抗素子
１４ｉ  増幅器
１４ｊ  バイアス電源
１６  制御回路
１６ａ  ＣＰＵ
１６ｂ  メモリ
１６ｃ，１６ｄ，１６ｅ，１６ｆ  ＡＤＣ
１６ｇ  ＰＷＭ回路
１７  ゲートドライバ
１８  時定数回路
２０  電源
３０  負荷
３０ａ  負荷抵抗
【図１】
2018098827.tif 000003
【図２】
2018098827.tif 000004
【図３】
2018098827.tif 000005
【図４】
2018098827.tif 000006
【図５】
2018098827.tif 000007
【図６】
2018098827.tif 000008
【図７】
2018098827.tif 000009
【図８】
2018098827.tif 000010
【図９】
2018098827.tif 000011
【図１０】
2018098827.tif 000012
【図１１】
2018098827.tif 000013
【図１２】
2018098827.tif 000014
【図１３】
2018098827.tif 000015
【図１４】
2018098827.tif 000016
【図１５】
2018098827.tif 000017
【手続補正書】
【提出日】平成29年3月2日(2017.3.2)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2018098827.tif 000018
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2018098827.tif 000019
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正の内容】
【図１０】
2018098827.tif 000020
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正の内容】
【図１１】
2018098827.tif 000021
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図１３】
2018098827.tif 000022
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１４
【補正方法】変更
【補正の内容】
【図１４】
2018098827.tif 000023
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図１５
【補正方法】変更
【補正の内容】
【図１５】
2018098827.tif 000024