(57)【要約】【課題】寄生容量を低減させた半導体素子を提供すること。【解決手段】半導体素子としてのジャイロセンサー１０は、ベース基板１２と、ベース基板１２上に設けられ互いに並んで配置された半導体配線５０と、半導体配線５０が接続され動作機能する機能部１００と、を備え、半導体配線５０の厚さは、機能部１００の厚さより薄い。【選択図】図４
2018078204.tif 000002
【特許請求の範囲】
【請求項１】
ベース基板と、
前記ベース基板上に設けられ互いに並んで配置された半導体配線と、
前記半導体配線が接続され動作機能する機能部と、を備え、
前記半導体配線の厚さは、前記機能部の厚さより薄いこと、を特徴とする半導体素子。
【請求項２】
前記半導体配線の間には、前記半導体配線の延出方向に沿った開口部を備えていること、を特徴とする請求項１に記載の半導体素子。
【請求項３】
前記ベース基板の材料がガラスであり、
前記半導体配線と、前記機能部との材料がシリコンであること、を特徴とする請求項１または２に記載の半導体素子。
【請求項４】
ベース基板と、前記ベース基板上に設けられ互いに並んで配置された半導体配線と、前記半導体配線が接続され動作機能する機能部と、を備えた半導体素子の製造方法であって、
前記半導体配線と前記機能部とを形成する半導体素子形成工程と、
前記半導体配線の厚みを前記機能部の厚みより薄くする配線薄膜化工程と、
を含んでいること、を特徴とする半導体素子の製造方法。
【請求項５】
請求項１から請求項３のいずれか一項に記載の半導体素子を備えていること、を特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子、半導体素子の製造方法、及び電子機器に関する。
【背景技術】
【０００２】
近年、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ：微小電気機械システム）技術を使用して、ベース基板上に小型で高感度の機能部を形成するとともに、機能部と電気的に接続するための半導体配線をベース基板上に形成する技術が注目されている。
【０００３】
このような機能部と半導体配線とを備えた半導体素子では、素子の小型化が求められており、小型化に伴う狭配線化によって増加する寄生容量を低減する技術が提案されている。例えば、特許文献１には、半導体配線の間に、半導体配線の延出方向に沿った開口部を備えた半導体素子が開示されている。この構成により、寄生容量を低減することができると記されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−２１９２６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体配線間に生じる寄生容量（浮遊容量）は、半導体配線間のベース基板を介して発生する寄生容量と、半導体配線間の対向する部分で発生する寄生容量とがある。しかしながら、特許文献１に記載の半導体素子は、前者の寄生容量について低減されるが、後者の寄生容量の低減について考慮されていなかった。すなわち、寄生容量の低減対策が不十分であった。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］本適用例に係る半導体素子は、ベース基板と、前記ベース基板上に設けられ互いに並んで配置された半導体配線と、前記半導体配線が接続され動作機能する機能部と、を備え、前記半導体配線の厚さは、前記機能部の厚さより薄いこと、を特徴とする。
【０００８】
本適用例によれば、半導体素子は、ベース基板と半導体配線と機能部とを備えている。半導体配線間の対向する部分で発生する寄生容量は、ベース基板上に設けられた半導体配線間の対向面積を減少させること、すなわち半導体配線の厚さを薄くさせることで、半導体配線間で発生する電気力線の総数が減少するので、半導体配線間の寄生容量が低減される。本適用例の半導体配線の厚さは、機能部の厚さよりも薄く構成されている。これにより、半導体配線間の対向面積が減少するので、半導体配線間に生じる寄生容量を低減できる。したがって、寄生容量を低減させた半導体素子を提供することができる。
【０００９】
［適用例２］上記適用例に記載の半導体素子は、前記半導体配線の間には、前記半導体配線の延出方向に沿った開口部を備えていること、が好ましい。
【００１０】
本適用例によれば、半導体配線間の寄生容量は、半導体配線から放出される電気力線が通過する領域の比誘電率に比例して大きくなる。ベース基板の比誘電率は、空気中の比誘電率よりも大きい。そこで、本適用例の半導体素子は、半導体配線の間の比誘電率を低減するための開口部を備えている。これにより、ベース基板を介して発生する寄生容量が低減するので、半導体配線間の寄生容量をさらに低減することができる。
【００１１】
［適用例３］上記適用例に記載の半導体素子は、前記ベース基板の材料がガラスであり、前記半導体配線と、前記機能部との材料がシリコンであること、が好ましい。
【００１２】
本適用例によれば、半導体素子は簡易な構成で構築することができる。
【００１３】
［適用例４］本適用例に係る半導体素子の製造方法は、ベース基板と、前記ベース基板上に設けられ互いに並んで配置された半導体配線と、前記半導体配線が接続され動作機能する機能部と、を備えた半導体素子の製造方法であって、前記半導体配線と前記機能部とを形成する半導体素子形成工程と、前記半導体配線の厚みを前記機能部の厚みより薄くする配線薄膜化工程と、を含んでいること、を特徴とする。
【００１４】
本適用例によれば、半導体素子の製造方法は、ベース基板と半導体配線を形成する半導体素子形成工程、半導体配線の厚みを機能部より薄くする配線薄膜化工程を含んでいる。半導体配線間の対向する部分で発生する寄生容量は、ベース基板上に設けられた半導体配線間の対向面積を減少させること、すなわち半導体配線の厚さを薄くさせることで、半導体配線間で発生する電気力線の総数が減少するので、半導体配線間の寄生容量が低減される。本適用例の半導体素子の製造方法は、半導体配線の厚さを機能部の厚さよりも薄くする配線薄膜化工程を含んでいる。これにより、半導体配線間の対向面積が減少するので、半導体配線間に生じる寄生容量を低減できる。したがって、寄生容量を低減させた半導体素子の製造方法を提供することができる。
【００１５】
［適用例５］本適用例に係る電子機器は、適用例１から３のいずれかに記載の半導体素子を搭載したことを特徴とする。
【００１６】
本適用例によれば、半導体配線間の寄生容量を低減した電子機器となる。
【図面の簡単な説明】
【００１７】
【図１】実施形態に係る半導体素子としてのジャイロセンサーの概略構成を示す平面図。
【図２】図１における一点鎖線で囲まれた部分の詳細図。
【図３】ベース基板の平面図。
【図４】図２におけるＢ−Ｂ線断面図。
【図５】ジャイロセンサーの機能部および半導体配線を形成する製造方法を示す工程図。
【図６Ａ】主要な工程毎の図２におけるＢ−Ｂ線での断面図。
【図６Ｂ】主要な工程毎の図２におけるＢ−Ｂ線での断面図。
【図６Ｃ】主要な工程毎の図２におけるＢ−Ｂ線での断面図。
【図６Ｄ】主要な工程毎の図２におけるＢ−Ｂ線での断面図。
【図６Ｅ】主要な工程毎の図２におけるＢ−Ｂ線での断面図。
【図６Ｆ】主要な工程毎の図２におけるＢ−Ｂ線での断面図。
【図６Ｇ】主要な工程毎の図２におけるＢ−Ｂ線での断面図。
【図７】ジャイロセンサーの機能部および半導体配線を形成する製造方法を示す工程図。
【図８Ａ】主要な工程毎の図２におけるＢ−Ｂ線での断面図。
【図８Ｂ】主要な工程毎の図２におけるＢ−Ｂ線での断面図。
【図８Ｃ】主要な工程毎の図２におけるＢ−Ｂ線での断面図。
【図８Ｄ】主要な工程毎の図２におけるＢ−Ｂ線での断面図。
【図９】変形例に係る半導体素子の断面図。
【図１０】本実施形態の半導体素子を搭載した電子機器（携帯端末）の模式図。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。
また、図１から図４、図６Ａから図６Ｇ、図８Ａから図８Ｄ及び図９では、説明の便宜上、互いに直交する三軸として、Ｘ軸、Ｙ軸及びＺ軸を図示しており、軸方向を図示した矢印の先端側を「＋側」、基端側を「−側」としている。Ｘ軸に平行な方向を「Ｘ軸方向」、Ｙ軸に平行な方向を「Ｙ軸方向」、Ｚ軸に平行な方向を「Ｚ軸方向」という。
【００１９】
（実施形態）
本実施形態では、半導体素子として静電容量型角速度センサー（以下、ジャイロセンサーという）を例示して説明する。
図１は、実施形態に係る半導体素子としてのジャイロセンサーの概略構成を示す平面図である。図２は図１における一点鎖線で囲まれた部分の詳細図である。図３は、ベース基板の平面図である。図４は、図２におけるＢ−Ｂ線での断面図である。
まず、実施形態に係るジャイロセンサー１０の概略構成について、図１から図４を用いて説明する。
【００２０】
＜半導体素子の構成＞
図１に示すように、ジャイロセンサー１０は、長方形のベース基板１２と、ベース基板１２上に設けられた半導体配線５０と、半導体配線５０が接続され動作機能する機能部１００とを備えている。本実施形態の機能部１００は、Ｚ軸回りに加わる回転により変位する静電容量を検出するものであり、駆動質量部２６Ａ，２６Ｂ、駆動バネ３４、可動質量部３６Ａ，３６Ｂ、検出バネ４２、固定電極４６Ａ，４６Ｂなどを含んで構成されている。なお、本実施形態においては、駆動質量部２６Ａ，２６Ｂが並ぶベース基板１２の長辺方向をＸ軸とし、Ｘ軸と交差するベース基板１２の短辺方向をＹ軸とし、Ｘ軸及びＹ軸の双方と交差する方向をＺ軸とする。
本実施形態の機能部１００は、Ｙ軸方向に延在する導電膜２２ＣのＹ軸に沿う中心線に関して線対称な配置となっている。そこで、まず、図１の一点鎖線で囲まれた部分の詳細図である図２を用いて、本実施形態の構成について説明する。
【００２１】
図２に示すように、駆動質量部２６Ａは、矩形の枠形状をなしている。駆動質量部２６Ａは、Ｘ軸方向に長手方向を有し互いに平行となる第１梁部２８と、Ｙ軸方向に長手方向を有し互いに平行となる一対の第２梁部３０と、を有する。また、駆動質量部２６Ａの第１梁部２８の長手方向の延長線上にはアンカー部３２（３２Ａから３２Ｄ）が配置されている。駆動質量部２６Ａは、第１梁部２８の長手方向の端部において駆動バネ３４の一端に接続され、駆動バネ３４の他端がアンカー部３２にそれぞれ接続されている。よって、駆動質量部２６Ａは、駆動バネ３４を介してアンカー部３２に電気的に接続されている。駆動バネ３４は、Ｘ軸方向には変形しやすく、Ｙ軸方向には変形しにくいように形成されている。
【００２２】
駆動部１１０は、駆動質量部２６ＡからＹ軸方向に延出した櫛歯状の可動電極４４と、ベース基板１２に接合され、可動電極４４をＸ軸方向から挟み込む櫛歯状の固定電極４６Ａ，４６Ｂと、を有する。可動電極４４からは、電極指４４ａが固定電極４６Ａ，４６Ｂに向かってＸ軸方向に延出している。また固定電極４６Ａ，４６Ｂからも電極指４６Ａａ，４６Ｂａが可動電極４４に向かってＸ軸方向に延出している。そして、可動電極４４から延出した電極指４４ａと固定電極４６Ａ，４６Ｂから延出した電極指４６Ａａ，４６ＢａがＹ軸方向に交互に並ぶように配置されている。
【００２３】
検出部１２０は、可動質量部３６Ａと島状電極４０Ａを有する。可動質量部３６Ａは、駆動質量部２６Ａの内側に配置され、検出バネ４２を介して駆動質量部２６Ａに機械的且つ電気的に接続されている。検出バネ４２は、Ｙ軸方向（感応軸方向）には可撓性を有し、Ｘ軸方向（振動方向）には一定の剛性を有するように形成されている。よって、可動質量部３６Ａは、ベース基板１２上で駆動質量部２６Ａの振動方向に交差（直交）する方向に変位可能となっている。
【００２４】
可動質量部３６Ａは、矩形の枠形状をなし、Ｘ軸方向を長手方向とするスリット３８が、Ｙ軸方向に一定の間隔で並んで複数空けられている。島状電極４０は、Ｘ軸方向に長い矩形をなしている。島状電極４０Ａは、可動質量部３６Ａから空間的に分離した部材であり、各スリット３８の内部に配置され、ベース基板１２に接合している。これにより、島状電極４０Ａと可動質量部３６Ａとは、Ｘ軸方向に沿って並行した状態で配置される。また検出部１２０は、可動質量部３６Ａと島状電極４０Ａに電気的に接続され、可動質量部３６Ａと島状電極４０Ａとの間の静電容量を検出する検出回路（不図示）を有している。
【００２５】
駆動質量部２６Ａ，２６Ｂ、駆動バネ３４、可動質量部３６Ａ，３６Ｂ、検出バネ４２、固定電極４６Ａ，４６Ｂなどの機能部１００、及び半導体配線５０（５０Ａ〜５０Ｃ）はシリコン（Ｓｉ）を材料とする後述するシリコン基板５２（図６Ｃ〜図６Ｇ参照）を加工することで構成されている。シリコン基板５２を各種加工技術（例えば、ドライエッチング、ウェットエッチング等）を用いて所望の外形形状に加工することにより、前記の構成が一体的に形成される。材料をシリコンとすることにより、優れた耐久性を発揮することができる。また、シリコンを材料とする各種の半導体デバイスを作製するための微細加工技術の適用が可能となり、ジャイロセンサー１０の小型化を図ることができる。
【００２６】
図１に示すように、駆動質量部２６Ｂは、駆動質量部２６Ａと同様であり、可動質量部３６Ｂは、可動質量部３６Ａと同様であり、島状電極４０Ｂは、島状電極４０Ａと同様である。アンカー部３２Ｅ，３２Ｆは、アンカー部３２Ａ，３２Ｂと同様である。アンカー部３２Ｃ，３２Ｄは、それぞれＸ軸方向から駆動バネ３４に挟まれ、駆動バネ３４を支持している。
【００２７】
Ｘ軸方向の＋側を「右」、−側を「左」とした時、駆動質量部２６Ｂに接続されている可動電極４４に対して隙間を置いて配置されている固定電極４６Ａ，４６Ｂは、駆動質量部２６Ａに接続されている可動電極４４に対して隙間を置いて配置されている固定電極４６Ａ，４６Ｂと可動電極４４を中心として左右逆向きに配置されている。
【００２８】
ベース基板１２は、絶縁材料であるガラスにより形成されている。ベース基板１２上の、駆動質量部２６Ａ，２６Ｂ、駆動バネ３４、可動質量部３６Ａ，３６Ｂ、検出バネ４２等の構成要素に対向する位置には、凹部１６が設けられている。これらの構成要素は、凹部１６の底面から浮いた状態でアンカー部３２に支持されているため、ベース基板１２に干渉せずに、ベース基板１２上でＸ軸方向、Ｙ軸方向に変位することができる。
【００２９】
ベース基板１２がガラスで形成され、機能部１００及び半導体配線５０がシリコンで形成されている。そのため、ベース基板１２と機能部１００及び半導体配線５０との貼り合わせに陽極接合を用いることができる。陽極接合は、ガラスとシリコンとを共有結合で接合する方法である。そのため、ベース基板１２と機能部１００及び半導体配線５０との貼り合わせに接着剤などの接着層を形成する必要がなく、半導体素子としてのジャイロセンサー１０を簡易な構成で構築することができる。
【００３０】
一方、アンカー部３２、固定電極４６Ａ，４６Ｂは、ベース基板１２上に接合される。凹部１６の島状電極４０Ａ，４０Ｂに対向する位置には、島状電極４０Ａ，４０Ｂの平面視の外形に倣った形状の島部２０が配置され、島状電極４０Ａ，４０Ｂは、島部２０上に接合される。
【００３１】
また、ベース基板１２上には、互いに異なる駆動部１１０に属する固定電極４６Ａ同士を電気的に接続する半導体配線５０Ａ、互いに異なる駆動部１１０に属する固定電極４６Ｂ同士を電気的に接続する半導体配線５０Ｂ、アンカー部３２Ａ〜３２Ｄを電気的に接続する半導体配線５０Ｃ、アンカー部３２Ｅ，３２Ｆ同士を電気的に接続する半導体配線５０Ｄが配置されている。
【００３２】
ベース基板１２には配線溝１４が配置され、配線溝１４は、導電膜２２の接続先となる各種電極・半導体配線の下面に対向する位置にまで延出している。なお、配線溝１４の深さは、凹部１６の深さと同じにすることができる。
【００３３】
配線溝１４において、導電膜２２の接続先となる各種電極・半導体配線に対向する位置には凸部１８が配置されている。また配線溝１４にはＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等で形成された導電膜２２（２２Ａ〜２２Ｇ）が配置され、導電膜２２は、配線溝１４の底部、及び凸部１８の表面を覆うように配置されている。凸部１８の上面はベース基板１２の表面とほぼ同じ高さとなっている。
【００３４】
よって、導電膜２２は、凸部１８の上面では、ベース基板１２の表面より露出して各種電極・半導体配線と接続するが、それ以外の部分はベース基板１２表面より低い位置に配置され、導電膜２２が凸部１８の上面以外で他の構成要素と短絡若しくは接続することはない。
【００３５】
図１に示すように、導電膜２２（２２Ａ〜２２Ｅ）の端部には、外部端子２４（２４Ａ〜２４Ｅ）が配置されている。外部端子２４Ａは、導電膜２２Ａを介して島状電極４０Ａに電気的に接続されている。外部端子２４Ｂは、導電膜２２Ｂを介して半導体配線５０Ａに電気的に接続されている。ここで、半導体配線５０Ａは、固定電極４６Ａを並列に接続している。これにより、外部端子２４Ｂは半導体配線５０Ａを介して固定電極４６Ａと電気的に接続される。
【００３６】
外部端子２４Ｃは、導電膜２２Ｃを介して半導体配線５０Ｃ、アンカー部３２Ｂ、アンカー部３２Ｄと電気的に接続されている。ここで、半導体配線５０Ｃは、アンカー部３２Ａ，３２Ｂに接続されるとともに導電膜２２Ｆを介してアンカー部３２Ｅ、半導体配線５０Ｄ、アンカー部３２Ｆに電気的に接続されている。これにより、外部端子２４Ｃは、アンカー部３２Ａ〜３２Ｆと電気的に接続される。
【００３７】
外部端子２４Ｄは、導電膜２２Ｄを介して半導体配線５０Ｂに電気的に接続されている。ここで、半導体配線５０Ｂは、導電膜２２Ｇを介して固定電極４６Ｂを電気的に並列に接続している。これにより、外部端子２４Ｄは、半導体配線５０Ｂ、導電膜２２Ｇを介して固定電極４６Ｂと電気的に接続される。
【００３８】
外部端子２４Ｅは、導電膜２２Ｅを介して島状電極４０Ｂと電気的に接続されている。外部端子２４Ｂ、外部端子２４Ｄには、駆動部を駆動させるための直流電圧及び交流電圧が印加される。外部端子２４Ａ、外部端子２４Ｃ、外部端子２４Ｅは、検出回路（不図示）に接続される。
【００３９】
固定電極４６Ａ，４６Ｂには、直流電圧が印加されるとともに、互いに逆位相となる交流電圧が印加される。よって、可動電極４４は、固定電極４６Ａ，４６Ｂの直流電圧の成分によって生じる静電引力により固定電極４６Ａ，４６Ｂの高さ位置に引きつけられ、交流電圧の成分によりＸ軸方向を振幅方向として振動する。
【００４０】
これにより、駆動質量部２６Ａ、可動質量部３６Ａ、駆動質量部２６Ａに接続されている可動電極４４及び検出バネ４２は、Ｘ軸方向を振幅方向として振動し、駆動質量部２６Ａに接続されている駆動バネ３４は、Ｘ軸方向に伸縮振動をする。この振動に対して、可動質量部３６Ａと島状電極４０Ａとの間のＹ軸方向の距離は不変であるため、その間の静電容量に変化はない。
【００４１】
同様に、駆動質量部２６Ｂ、可動質量部３６Ｂ、駆動質量部２６Ｂに接続されている可動電極４４及び検出バネ４２は、Ｘ軸方向を振幅方向として振動し、駆動質量部２６Ｂに接続されている駆動バネ３４は、Ｘ軸方向に伸縮振動をする。この振動に対して、可動質量部３６Ｂと島状電極４０Ｂとの間のＹ軸方向の距離は不変であるため、その間の静電容量に変化はない。
【００４２】
このとき、駆動質量部２６Ａ，２６Ｂにおいて、固定電極４６Ａ，４６Ｂの配置が可動電極４４を挟んで互いに左右逆となっているので、駆動質量部２６Ａ，２６Ｂは、Ｘ軸方向を振幅方向として互いに逆位相で振動する。これにより、駆動質量部２６Ａ，２６Ｂは、ベース基板１２上で左右対称に振動する。このとき、振動に伴う重心の移動はないので、振動もれを抑制することができる。
【００４３】
上記振動状態において、Ｚ軸回りの角速度が印加されると、可動質量部３６ＡがＹ軸方向に変位するコリオリ力を受け、この力を受けて駆動質量部２６Ａに接続されている検出バネ４２がＹ軸方向に伸縮し、駆動質量部２６Ａに対して可動質量部３６ＡがＹ軸方向に変位する。これにより島状電極４０Ａと可動質量部３６Ａ（スリット３８の＋Ｙ軸側の内壁）との間の距離が変化し、島状電極４０Ａと可動質量部３６Ａとの間の静電容量が変化する。よって、この静電容量の変化を検出回路（不図示）においてモニターすることにより、Ｚ軸回りの角速度の大きさ及び方向を検出することができる。
【００４４】
同様に、上記振動状態において、Ｚ軸回りの角速度が印加されると、可動質量部３６ＢがＹ軸方向に変位するコリオリ力を受け、この力を受けて駆動質量部２６Ｂに接続されている検出バネ４２がＹ軸方向に伸縮し、駆動質量部２６Ｂに対して可動質量部３６ＢがＹ軸方向に変位する。これにより島状電極４０Ｂと可動質量部３６Ｂ（スリット３８の＋Ｙ軸側の内壁）との間の距離が変化し、島状電極４０Ｂと可動質量部３６Ｂとの間の静電容量が変化する。よって、この静電容量の変化を検出回路（不図示）においてモニターすることにより、Ｚ軸回りの角速度の大きさ及び方向を検出することができる。
【００４５】
また、可動質量部３６Ａ，３６Ｂは、振幅方向（Ｘ軸方向）が互いに反対方向であるので、Ｙ軸方向に互いに反対方向にコリオリ力を受けることになる。またＹ軸に平行な方向の加速度を受けると、可動質量部３６Ａ，３６Ｂは、共にＹ軸方向で同一方向に慣性力（加速度）を受ける。
【００４６】
よって、可動質量部３６Ａと島状電極４０Ａとの間の静電容量と、可動質量部３６Ｂと島状電極４０Ｂとの間の静電容量との差分を取ると、Ｙ軸に平行な方向の加速度の成分は相殺され、Ｚ軸回りの角速度の成分を足し合わせたものを検出することができる。したがって、Ｚ軸回りの角速度の検出を高感度に行なうことができる。
【００４７】
図４は、ベース基板１２、機能部１００および半導体配線５０の断面形状（厚み）を示している。図４に示すように、半導体配線５０の厚みは機能部１００の厚みよりも薄く形成されている。
【００４８】
ジャイロセンサー１０における半導体配線５０Ａ，５０Ｂ，５０Ｃは、ベース基板１２上に並んで配置されている。例えば、半導体配線５０Ａと半導体配線５０Ｂとが同電位ではない場合、両者の間には電界が発生し、これにより半導体配線５０Ａと半導体配線５０Ｂとの間に電気力線（電界の向き）が生じる。
【００４９】
２つの半導体配線５０Ａ，５０Ｂをコンデンサーとみなすと、コンデンサーに発生する電気力線の本数は２つの半導体配線５０Ａ，５０Ｂが互いに対向する対向面積に比例する。したがって、半導体配線５０Ａ，５０Ｂの対向面積を小さくすることで電気力線の総数を減らすことができる。よって、半導体配線５０Ａと半導体配線５０Ｂとの間の寄生容量が小さくなる。
【００５０】
そこで、図４に示すように、本実施形態の半導体素子としてのジャイロセンサー１０は、半導体配線５０の厚みが機能部１００の厚みよりも薄く形成されている。これにより、各半導体配線５０間の対向面積が縮小し、半導体配線５０間に生じる電気力線の総数が減少するので、半導体配線５０間の寄生容量を小さくすることができる。これにより、ジャイロセンサー１０の角速度の検出感度を向上させることができる。
【００５１】
また、本発明は、半導体配線５０間の距離が小さくなるほど寄生容量を減少させる効果が顕著に表れる。したがって、本発明を適応することで半導体配線５０を狭い間隔で配線させる狭配線化が可能になるので、ジャイロセンサー１０を小型化することができる。また、本発明は、半導体配線５０間の電位差が大きくなるほど寄生容量を減少させる効果が顕著に表れる。
【００５２】
＜半導体素子の製造方法１＞
図５は、ジャイロセンサーの機能部および半導体配線を形成する製造方法を示す工程図である。図６Ａから図６Ｇは主要な工程毎の図２におけるＢ−Ｂ線での断面図である。次に、半導体素子としてのジャイロセンサー１０の機能部１００および半導体配線５０をベース基板１２上に形成する製造方法１について図５、図６Ａから図６Ｇを参照して説明する。
【００５３】
まず、ステップＳ１の第１レジストパターニング工程では、フォトリソグラフィを用いてレジストをパターニングする。図６Ａはパターニング後の断面図である。レジストは、例えばコーターなどを使用してベース基板１２の表面に均一に塗布される。ベース基板１２に塗布されたレジストは、例えば、コンタクトアライナー、プロキシミティアライナーなどの露光装置を用いて図示しないフォトマスクを介して露光される。その後、レジストを現像することにより、平面視における凹部１６の形状に開口されたレジストパターン５８Ａが形成される。
【００５４】
ステップＳ２のベース基板エッチング工程では、レジストパターン５８Ａをマスクとしてベース基板をエッチングし、その後レジストパターン５８Ａを剥離する。図６Ｂはベース基板１２をエッチングし、レジストパターン５８Ａを剥離後の断面図である。ベース基板エッチング工程によって、ベース基板１２の表面に凹部１６が形成される。ベース基板１２に用いたガラス材料のエッチング方法としては、フッ化水素酸（ＨＦ）や、フッ化水素酸を主成分とする混合液などのガラス材料を腐食溶解する液体に浸漬させるウェットエッチング法を用いることができる。レジストパターン５８Ａの剥離方法としては、レジスト剥離剤を用いたウェットエッチング法や、オゾンやプラズマを用いたドライエッチング法などを用いることができる。
【００５５】
ステップＳ３のウエハー貼り合わせ工程では、ベース基板１２にシリコン基板５２を貼り合わせる。図６Ｃはベース基板１２とシリコン基板５２を貼り合わせた後の断面図である。貼り合わせ方法としては、陽極接合、直接接合などで貼り合わせできる。ベース基板１２とシリコン基板５２との密着性を高めるための密着層（図示せず）が設けられてもよい。また、ベース基板１２とシリコン基板５２との絶縁性を高めるための絶縁層（図示せず）が設けられてもよい。
【００５６】
ステップＳ４の第２レジストパターニング工程では、フォトリソグラフィを用いてレジストをパターニングする。図６Ｄは、パターニング後の断面図である。レジストは、例えばコーターなどを使用してシリコン基板５２の表面に均一に塗布される。シリコン基板５２に塗布されたレジストは、例えば、コンタクトアライナー、プロキシミティアライナーなどの露光装置を用いて図示しないフォトマスクを介して露光される。その後、レジストを現像することにより、平面視における半導体配線５０及び機能部１００の形状に開口されたレジストパターン５８Ｂが形成される。
【００５７】
ステップＳ５のシリコンエッチング工程では、レジストパターン５８Ｂをマスクとしてシリコン基板５２をエッチングし、その後レジストパターン５８Ｂを剥離する。図６Ｅはシリコン基板５２をエッチングし、レジストパターン５８Ｂを剥離後の断面図である。シリコン基板５２のエッチング方法としては六フッ化硫黄（ＳＦ６）などシリコン材料と反応する反応性ガスなどを用いたドライエッチング法や、水酸化カリウム（ＫＯＨ）や、水酸化テトラメチルアンモニウム（ＴＭＡＨ）液などのシリコン材料を腐食溶解する液体に浸漬させるウェットエッチング法を用いることができる。レジストパターン５８Ｂの剥離方法としては、レジスト剥離剤を用いたウェットエッチング法や、オゾンやプラズマを用いたドライエッチング法などを用いることができる。
【００５８】
ステップＳ４の第２レジストパターニング工程、及びステップＳ５のシリコンエッチング工程は、半導体素子形成工程である。半導体素子形成工程によって、ベース基板１２上に半導体配線５０と機能部１００とが同時に形成される。
【００５９】
ステップＳ６の第３レジストパターニング工程では、フォトリソグラフィを用いてレジストをパターニングする。図６Ｆは、パターニング後の断面図である。レジストは、例えばスプレーコーチング法などを使用して半導体配線５０、機能部１００、ベース基板１２の表面に全面塗布される。半導体配線５０、機能部１００、ベース基板１２の表面に塗布されたレジストは、例えば、コンタクトアライナー、プロキシミティアライナーなどの露光装置を用いて図示しないフォトマスクを介して露光される。その後、レジストを現像することにより、平面視における機能部１００の形状が選択的に保護されたレジストパターン５８Ｃが形成される。
【００６０】
ステップＳ７の配線エッチング工程では、レジストパターン５８Ｃをマスクとして半導体配線５０をエッチングし、その後レジストパターン５８Ｃを剥離する。図６Ｇは半導体配線５０をエッチングし、レジストパターン５８Ｃを剥離後の断面図である。半導体配線５０のエッチング方法としては六フッ化硫黄（ＳＦ６）などシリコン材料と反応する反応性ガスなどを用いたドライエッチング法や、水酸化カリウム（ＫＯＨ）や、水酸化テトラメチルアンモニウム（ＴＭＡＨ）液などのシリコン材料を腐食溶解する液体に浸漬させるウェットエッチング法を用いることができる。
【００６１】
ステップＳ６の第３レジストパターニング工程、及びステップＳ７の配線エッチング工程は、配線薄膜化工程である。配線薄膜化工程によって、半導体配線５０は、機能部１００の厚さより薄いシリコン基板５２で形成される。
【００６２】
＜半導体素子の製造方法２＞
図７は、ジャイロセンサーの機能部および半導体配線を形成する製造方法を示す工程図である。図８Ａから図８Ｄは主要な工程毎の図２におけるＢ−Ｂ線での断面図である。次に、上述した製造方法１とは異なる、ジャイロセンサー１０の製造方法２について図７、図８Ａから図８Ｄを参照して説明する。製造方法２では、まず、配線薄膜化工程を行い、その後半導体素子形成工程を行うところが製造方法１と異なっている。
【００６３】
ステップＳ１−１〜Ｓ３−１に関しては、製造方法１のステップＳ１〜Ｓ３と同様の工程であるため、その説明を省略し、ステップＳ４−１から説明する。
【００６４】
ステップＳ４−１の第２レジストパターニング工程では、フォトリソグラフィを用いてレジストをパターニングする。図８Ａは、パターニング後の断面図である。レジストは、例えばコーターなどを使用してシリコン基板５２の表面に均一に塗布される。シリコン基板５２に塗布されたレジストは、例えば、コンタクトアライナー、プロキシミティアライナーなどの露光装置を用いて図示しないフォトマスクを介して露光される。その後、レジストを現像することにより、平面視における半導体配線５０が形成される部分が選択的に開口されたレジストパターン５８０Ａが形成される。
【００６５】
ステップＳ５−１の配線エッチング工程では、レジストパターン５８０Ａをマスクとしてシリコン基板５２をエッチングし、その後レジストパターン５８０Ａを剥離する。図８Ｂはシリコン基板５２をエッチングし、レジストパターン５８０Ａを剥離後の断面図である。シリコン基板５２のエッチング方法としては六フッ化硫黄（ＳＦ６）などシリコン材料と反応する反応性ガスなどを用いたドライエッチング法や、水酸化カリウム（ＫＯＨ）や、水酸化テトラメチルアンモニウム（ＴＭＡＨ）液などのシリコン材料を腐食溶解する液体に浸漬させるウェットエッチング法を用いることができる。レジストパターン５８０Ａの剥離方法としては、レジスト剥離剤を用いたウェットエッチング法や、オゾンやプラズマを用いたドライエッチング法などを用いることができる。
【００６６】
ステップＳ４−１の第２レジストパターニング工程、及びステップＳ５−１の配線エッチング工程は、配線薄膜化工程である。この配線薄膜化工程によって、機能部１００と半導体配線５０とを形成する、後述する半導体素子形成工程において、半導体配線５０は、機能部１００の厚さよりも薄いシリコン基板５２で形成される。
【００６７】
ステップＳ６−１の第３レジストパターニング工程では、フォトリソグラフィを用いてレジストをパターニングする。図８Ｃは、パターニング後の断面図である。レジストは、例えばスプレーコーチング法などを使用してシリコン基板５２の表面に全面塗布される。シリコン基板５２の表面に塗布されたレジストは、例えば、コンタクトアライナー、プロキシミティアライナーなどの露光装置を用いて図示しないフォトマスクを介して露光される。その後、レジストを現像することにより、平面視における半導体配線５０及び機能部１００の形状に開口されたレジストパターン５８０Ｂが形成される。
【００６８】
ステップＳ７−１のシリコンエッチング工程では、レジストパターン５８０Ｂをマスクとしてシリコン基板５２をエッチングし、その後レジストパターン５８０Ｂを剥離する。図８Ｄはシリコン基板５２をエッチングし、レジストパターン５８０Ｂを剥離後の断面図である。シリコン基板５２のエッチング方法としては六フッ化硫黄（ＳＦ６）などシリコン材料と反応する反応性ガスなどを用いたドライエッチング法や、水酸化カリウム（ＫＯＨ）や、水酸化テトラメチルアンモニウム（ＴＭＡＨ）液などのシリコン材料を腐食溶解する液体に浸漬させるウェットエッチング法を用いることができる。
【００６９】
ステップＳ６−１の第３レジストパターニング工程及びステップＳ７−１のシリコンエッチング工程は、半導体素子形成工程である。半導体素子形成工程によって、ベース基板１２上に機能部１００と機能部１００の厚さよりも薄い半導体配線５０とが同時に形成される。
【００７０】
以上述べたように、本実施形態の半導体素子としてのジャイロセンサー１０及びジャイロセンサー１０の製造方法は、以下の効果を得ることができる。
ジャイロセンサー１０は、ベース基板１２と、ベース基板１２上に半導体配線５０と機能部１００とを備えている。半導体配線５０はベース基板１２上に並んで配置され、半導体配線５０の厚みは機能部１００の厚みよりも薄く形成されている。これにより、半導体配線５０間の対向面積が縮小し、半導体配線５０間の電気力線の総数が減少するので、半導体配線５０間の寄生容量を小さくすることができる。したがって、寄生容量を低減させた半導体素子としてのジャイロセンサー１０を提供することができる。
【００７１】
半導体素子の製造方法１および製造方法２は半導体配線５０と機能部１００とを同時に形成する半導体素子形成工程、半導体配線５０の厚みを機能部１００よりも薄くする配線薄膜化工程を含んでいる。これにより、半導体配線５０間の対向面積が縮小し、半導体配線５０間の電気力線の総数が減少するので、半導体配線５０間の寄生容量を小さくすることができる。したがって、寄生容量を低減させた半導体素子としてのジャイロセンサー１０の製造方法を提供することができる。
【００７２】
なお、本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。
【００７３】
（変形例）
図９は変形例に係る半導体素子の断面図である。ベース基板１２は、半導体配線５０同士の間で半導体配線５０の延出方向に沿った開口部（配線間溝５４）を備えているところが実施形態と異なっている。変形例に係る半導体素子としてのジャイロセンサー２００の概略構成について、図９を用いて説明する。なお、実施形態と同一の構成部位については、同一の符号を附し、重複する説明は省略する。
【００７４】
ジャイロセンサー２００における半導体配線５０Ａ，５０Ｂ，５０Ｃはベース基板１２上に並んで配置されている。例えば、半導体配線５０Ａと半導体配線５０Ｂとが同電位ではない場合、両者の間には電界が発生し、これにより半導体配線５０Ａと半導体配線５０Ｂとの間に電気力線（電界の向き）が生じる。
【００７５】
一方、ベース基板１２の材料がガラスであるため、その誘電率は空気より高い。半導体配線５０Ａ，５０Ｂ間の寄生容量は、半導体配線５０Ａと半導体配線５０Ｂとの間に生じる電気力線が通過する領域の誘電率に比例して大きくなる。半導体配線５０Ａと半導体配線５０Ｂとの間に生じる電気力線の一部は、誘電率の高いベース基板１２内に湾曲して通過するので、電気力線の総数が同じであったとしても、半導体配線５０Ａ，５０Ｂ間の寄生容量は大きくなる。
【００７６】
そこで、図９に示すように、本変形例では、ベース基板１２上に互いに隙間を置いて配置されている半導体配線５０の間隙部分に開口部としての配線間溝５４を設けている。これにより、誘電率の高いベース基板１２内を通過する電気力線の数が減少するので、半導体配線５０間の寄生容量をさらに低減することができる。
【００７７】
（電子機器）
図１０は、本実施形態の半導体素子を搭載した電子機器（携帯端末）の模式図である。図１０において、携帯端末６０（ＰＨＳを含む）は、複数の操作ボタン６２、受話口６４及び送話口６６を備え、操作ボタン６２と受話口６４との間には表示部６８が配置されている。最近では、このような携帯端末６０においても手ぶれ補正機能がついたカメラを備えている。そこで、携帯端末６０には、手振れ補正機能に用いる角速度検知のため、本実施形態のジャイロセンサー１０が内蔵されている。
【００７８】
なお、本実施形態のジャイロセンサー１０等を備える電子機器は、上述の携帯端末６０のほかに、高機能携帯電話、デジタルスチルカメラ、パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター、テレビ、ビデオカメラ、ビデオテープレコーダー、カーナビゲーション装置、ページャー、インクジェット式吐出装置、電子手帳、電卓、電子ゲーム機器、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター等に適用することができる。
【符号の説明】
【００７９】
１０，２００…半導体素子としてのジャイロセンサー、１２…ベース基板、１４…配線溝、１６…凹部、１８…凸部、２０…島部、２２，２２Ａ，２２Ｂ，２２Ｃ，２２Ｄ，２２Ｅ，２２Ｆ，２２Ｇ…導電膜、２４，２４Ａ，２４Ｂ，２４Ｃ，２４Ｄ，２４Ｅ…外部端子、２６Ａ，２６Ｂ…駆動質量部、２８…第１梁部、３０…第２梁部、３２，３２Ａ，３２Ｂ，３２Ｃ，３２Ｄ，３２Ｅ，３２Ｆ…アンカー部、３４…駆動バネ、３６Ａ，３６Ｂ…可動質量部、３８…スリット、４０Ａ，４０Ｂ…島状電極、４２…検出バネ、４４…可動電極、４４ａ…電極指、４６Ａ，４６Ｂ…固定電極、４６Ａａ，４６Ｂａ…電極指、５０，５０Ａ，５０Ｂ，５０Ｃ，５０Ｄ…半導体配線、５２…シリコン基板、５４…開口部としての配線間溝、５８Ａ〜５８Ｃ，５８０Ａ，５８０Ｂ…レジストパターン、６０…携帯端末、６２…操作ボタン、６４…受話口、６６…送話口、６８…表示部、１００…機能部、１１０…駆動部、１２０…検出部。
【図１】
2018078204.tif 000003
【図２】
2018078204.tif 000004
【図３】
2018078204.tif 000005
【図４】
2018078204.tif 000006
【図５】
2018078204.tif 000007
【図６Ａ】
2018078204.tif 000008
【図６Ｂ】
2018078204.tif 000009
【図６Ｃ】
2018078204.tif 000010
【図６Ｄ】
2018078204.tif 000011
【図６Ｅ】
2018078204.tif 000012
【図６Ｆ】
2018078204.tif 000013
【図６Ｇ】
2018078204.tif 000014
【図７】
2018078204.tif 000015
【図８Ａ】
2018078204.tif 000016
【図８Ｂ】
2018078204.tif 000017
【図８Ｃ】
2018078204.tif 000018
【図８Ｄ】
2018078204.tif 000019
【図９】
2018078204.tif 000020
【図１０】
2018078204.tif 000021