(57)【要約】【課題】相対させられた２つのバスバーにおいて、インダクタンスを僅かに発生させることが可能な半導体回路を提供すること。【解決手段】コレクタ側バスバー４６とエミッタ側バスバー４１とは、互いに絶縁された状態で並列されて互いに固着され合って配置され、コレクタ側バスバー４６とエミッタ側バスバー４１との一方又は双方には、コレクタ側バスバー４６と、エミッタ側バスバー４１との間に、インダクタンスの差を発生させるインダクタンス発生部４１１を備える半導体回路である。【選択図】図３
2018117397.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の正負極間に接続されたアームを構成する、互いに並列接続された複数の半導体スイッチと、
各前記アームの複数の前記半導体スイッチを同時にオンの状態又はオフの状態とする駆動回路と、を備え、
前記駆動回路は、前記半導体スイッチの短絡を検出すると共に短絡した前記半導体スイッチをオフの状態とする手段を有し、
前記駆動回路と、前記半導体スイッチの制御信号入力端子及び電流出力端子と、の間の信号線には、スイッチ間電流抑制部が電気的に接続されて設けられ、
前記スイッチ間電流抑制部は、対向する互いに逆巻きのコイルを有し、複数の前記半導体スイッチの前記電流出力端子間に流れるスイッチ間電流を用いて、前記駆動回路により前記半導体スイッチをオフの状態とすることを促進させる半導体電力変換装置を構成する半導体回路であって、
正極から前記半導体スイッチのコレクタ端子に接続される電流導線は、隣り合う前記半導体スイッチのコレクタ端子の各々が等長に分岐したコレクタ側バスバーで構成され、
前記半導体スイッチのエミッタ側端子から負極に接続される電流導線は、隣り合う前記半導体スイッチのエミッタ端子の各々に等長に分岐したエミッタ側バスバーで構成され、
前記コレクタ側バスバーと前記エミッタ側バスバーとは、互いに絶縁された状態で並列されて互いに固着され合って配置され、
前記コレクタ側バスバーと前記エミッタ側バスバーとの一方又は双方には、前記コレクタ側バスバーと、前記エミッタ側バスバーとの間に、インダクタンスの差を発生させるインダクタンス発生部を備える半導体回路。
【請求項２】
前記インダクタンス発生部は、前記コレクタ側バスバーと前記エミッタ側バスバーとのうちの少なくとも一方に形成された溝により構成される請求項１に記載の半導体回路。
【請求項３】
前記インダクタンス発生部は、前記コレクタ側バスバーと前記エミッタ側バスバーとのうちの少なくとも一方に形成された切り込みにより構成される請求項１に記載の半導体回路。
【請求項４】
前記インダクタンス発生部は、前記コレクタ側バスバーと前記エミッタ側バスバーとが互いに所定の距離で離間させられて配置された部分により構成される請求項１に記載の半導体回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体スイッチの個体のばらつきにより発生する、半導体スイッチのターンオフの遅れにより生ずる破壊から、半導体スイッチを保護する機能を備えた半導体電力変換装置に用いられる半導体回路に関する。
【背景技術】
【０００２】
従来より、並列接続された複数の半導体スイッチを備える半導体電力変換装置において、半導体スイッチのターンオン時に半導体スイッチを保護する回路を有する構成が知られている（例えば、特許文献１）。並列接続されたＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）のエミッタ補助端子に、同じ巻数の２つの巻線を有する変成器が電気的に接続されている。並列接続されたＩＧＢＴの特性の違いにより、ターンオン時にエミッタ補助端子に電流が流れることを、２つの巻線のインピーダンスにより抑制する。
【０００３】
また、並列接続された複数の半導体スイッチを備える半導体電力変換装置において、半導体スイッチの短絡に伴う半導体スイッチの故障を防止する回路を有する構成が知られている（例えば、特許文献２）。半導体スイッチを同時にターンオン又はターンオフさせるための駆動回路と、半導体スイッチのゲート（制御信号入力端子）及びエミッタ（電流出力端子）と、の間の信号線には、スイッチ間電流抑制部としての、コモンモード抑制素子がそれぞれ設けられている。コモンモード抑制素子は、対向するコイル同士がいわゆる順巻きで構成されたコモンモードコイル等により構成されている。
【０００４】
特許文献２においては、複数の半導体スイッチが並列に接続されてアームが構成されるが、下アームの半導体スイッチの短絡に伴い半導体スイッチが故障した状態で上アームの半導体スイッチがオンの状態とされると、上下アームが短絡する。この際、コモンモード抑制素子の作用により、エミッタ間電流の通流が抑制され、電圧の偏りが抑えられる。
【０００５】
上記従来技術では、エミッタの主電路のインダクタンスによるエミッタ電位上昇で、エミッタ補助線に流れ込む電流は、インダクタンスを入れることで抑制されるものの、複数のスイッチング素子における電流のばらつきは発生する。また、損失を低減しようとして、エミッタ主電路のインダクタンスを低下させると、複数のスイッチング素子の電流のばらつきが増加する。
【０００６】
また、並列接続された複数の半導体スイッチを備える半導体電力変換装置においては、半導体スイッチのターンオフ時に、半導体スイッチの個体のばらつきにより、半導体スイッチがオフの状態になるタイミングの遅れが発生する。これにより、電流の偏りが発生し、オフの状態になるタイミングが遅れた半導体スイッチに、既にオフの状態になった半導体スイッチにおいて流れなくなった電流が流れ、半導体スイッチが破壊される。そこで、複数の半導体スイッチ間に、スイッチ間電流抑制部を設けることが考えられる。この場合、スイッチ間電流抑制部は、例えば、駆動回路と、半導体スイッチの制御信号入力端子及び電流出力端子と、の間の信号線に設けられ、例えば、対向する互いに逆巻きのコイルにより構成される。
【０００７】
そして、正極から半導体スイッチのコレクタ端子に接続される電流導線は、隣り合う半導体スイッチのコレクタ端子の各々が分岐したコレクタ側バスバーで構成される。また、半導体スイッチのエミッタ側端子から負極に接続される電流導線は、隣り合う半導体スイッチのエミッタ端子の各々が分岐したエミッタ側バスバーで構成される。
また、従来より、各端子を接続するバスバーが等長とされ、更に２つのバスバーが相対させられ、流れる電流が逆向きになるように、コアを含んだバランサ部を通過させられることで、電流を良好にバランスすることが知られている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第３４５６８３６号公報
【特許文献２】特開２０１５−０２９３９７号公報
【特許文献３】特開平６−１１３５４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記公報に記載されている従来技術では、前述のように、２つのバスバーが相対させられ、流れる電流が逆向きになるように構成され、不要なインダクタンスが打ち消される。これにより、ターンオフサージ電圧成分が大きくなることが抑えられ、スイッチング素子が破壊されることを回避可能となる。しかし、不要なインダクタンスが打ち消されると、複数の半導体スイッチ間に設けられたスイッチ間電流抑制部が機能しなくなる。
【００１０】
本発明は、相対させられた２つのバスバーにおいて、インダクタンスを僅かに発生させることが可能な半導体回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため本発明は、直流電源の正負極間に接続されたアームを構成する、互いに並列接続された複数の半導体スイッチ（例えば、後述の半導体スイッチ３０）と、各前記アームの複数の前記半導体スイッチを同時にオンの状態又はオフの状態とする駆動回路（例えば、後述のゲート駆動回路１０）と、を備え、前記駆動回路は、前記半導体スイッチの短絡を検出すると共に短絡した前記半導体スイッチをオフの状態とする手段を有し、前記駆動回路と、前記半導体スイッチの制御信号入力端子及び電流出力端子と、の間の信号線（例えば、後述のエミッタ補助線３１１、３２１、３３１、３１２、３２２、３２３及び信号線３１３、３２３、３３３、３１４、３２４、３３４）には、スイッチ間電流抑制部（例えば、後述のスイッチ間電流抑制部２０）が電気的に接続されて設けられ、前記スイッチ間電流抑制部は、対向する互いに逆巻きのコイルを有し、複数の前記半導体スイッチの前記電流出力端子間に流れるスイッチ間電流を用いて、前記駆動回路により前記半導体スイッチをオフの状態とすることを促進させる半導体電力変換装置（例えば、後述の半導体電力変換装置１）を構成する半導体回路であって、正極（例えば、後述の半導体回路１００）から前記半導体スイッチのコレクタ端子に接続される電流導線は、隣り合う前記半導体スイッチのコレクタ端子の各々が等長に分岐したコレクタ側バスバー（例えば、後述のコレクタ側バスバー４６）で構成され、前記半導体スイッチのエミッタ側端子から負極（例えば、後述の交流出力端子（負極）Ｕ）に接続される電流導線は、隣り合う前記半導体スイッチのエミッタ端子の各々に等長に分岐したエミッタ側バスバー（例えば、後述のエミッタ側バスバー４１）で構成され、前記コレクタ側バスバーと前記エミッタ側バスバーとは、互いに絶縁された状態で並列されて互いに固着され合って配置され、前記コレクタ側バスバーと前記エミッタ側バスバーとの一方又は双方には、前記コレクタ側バスバーと、前記エミッタ側バスバーとの間に、インダクタンスの差を発生させるインダクタンス発生部（例えば、後述の突出溝部４１１、突出溝部４１１Ｂ、切り込み４１１Ｃ、バスバー間離間部４１１Ｄ）を備える半導体回路を提供する。
【００１２】
本発明によれば、インダクタンス発生部において、エミッタ側バスバー側で発生するインダクタンスと、コレクタ側バスバー側で発生するインダクタンスと、が完全に打ち消されずに、インダクタンスが確保される。この結果、複数の半導体スイッチの個体のばらつきにより、いずれかの半導体スイッチにおいてオフの状態になるタイミングの遅れが発生した場合に、遅れが発生した半導体スイッチの制御信号入力端子に帰還をかけることができ、遅れが発生した半導体スイッチを、早くオフの状態とすることができる。このため、既にオフの状態になった半導体スイッチにおいて流れなくなった電流が、遅れが発生した半導体スイッチに偏って大電流が流れて、半導体スイッチが破壊されることを回避することが可能となる。また、ターンオフ時の電流偏差による電圧で、制御信号入力端子へ印加している電圧を絞る方向にスイッチ間電流抑制部の出力が働くため、電流偏差の発生を極めて小さく抑えることができる。
【００１３】
そして、前記インダクタンス発生部は、前記コレクタ側バスバーと前記エミッタ側バスバーとのうちの少なくとも一方に形成された溝（例えば、後述の突出溝部４１１、突出溝部４１１Ｂ）により構成されている。このため、コレクタ側バスバーとエミッタ側バスバーとのそれぞれの対向面が、溝が形成されていることにより、所定の距離で離間され配置されることで、磁束の結合率が悪くなり、エミッタ側バスバー側で発生するインダクタンスと、コレクタ側バスバー側で発生するインダクタンスと、が完全に打ち消されない、もしくは、打消しが弱まる。これにより、インダクタンスが確保されることが可能となる。
【００１４】
また、前記インダクタンス発生部は、前記コレクタ側バスバーと前記エミッタ側バスバーとのうちの少なくとも一方に形成された切り込み（例えば、後述の切り込み４１１Ｃ）により構成されている。このため、切り込みが形成されている分だけ、コレクタ側バスバーとエミッタ側バスバーとのそれぞれの対向面が、所定の距離で離間され配置されることで、磁束の結合率が悪くなり、エミッタ側バスバー側で発生するインダクタンスと、コレクタ側バスバー側で発生するインダクタンスと、が完全に打ち消されない、もしくは、打消しが弱まる。
【００１５】
また、前記インダクタンス発生部は、前記コレクタ側バスバーと前記エミッタ側バスバーとが互いに所定の距離で離間させられて配置された部分（例えば、後述のバスバー間離間部４１１Ｄ）により構成されている。
【００１６】
このため、コレクタ側バスバーとエミッタ側バスバーとを、同一形状で構成することができ、コレクタ側バスバーとエミッタ側バスバーとのそれぞれの対向面が、所定の距離で離間され配置されることで、磁束の結合率が悪くなり、エミッタ側バスバー側で発生するインダクタンスと、コレクタ側バスバー側で発生するインダクタンスと、が完全に打ち消されない、もしくは、打消しが弱まり、インダクタンス発生部を構成することが可能である。このため、エミッタ側バスバー、コレクタ側バスバーに対して特別な加工を施さずに、半導体回路を構成することができる。
【発明の効果】
【００１７】
本発明によれば、相対させられた２つのバスバーにおいて、インダクタンスを僅かに発生させることが可能な半導体回路を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第一実施形態に係る半導体回路１００を有する半導体電力変換装置１を示す回路図である。
【図２】本発明の第一実施形態に係る半導体回路１００を有する半導体電力変換装置１における第１半導体スイッチ３１〜第３半導体スイッチ３３のターンオフ時の電流の流れを示す回路図である。
【図３】本発明の第一実施形態に係る半導体回路１００のエミッタ側バスバー４１及びコレクタ側バスバー４６を示す斜視図である。
【図４】半導体回路１００のエミッタ側バスバー４１及びコレクタ側バスバー４６の接続を示す概念図である。
【図５】本発明の第一実施形態に係る半導体回路１００のエミッタ側バスバー４１を示す図であり、（ａ）は斜視図であり、（ｂ）は側面図である。
【図６】本発明の第二実施形態に係る半導体回路のエミッタ側バスバー４１Ｂを示す図であり、（ａ）は斜視図であり、（ｂ）は側面図である。
【図７】本発明の第三実施形態に係る半導体回路のエミッタ側バスバー４１Ｃを示す斜視図である。
【図８】本発明の第四実施形態に係る半導体回路のエミッタ側バスバー４１Ｄを示す図であり、（ａ）は斜視図であり、（ｂ）は側面図である。
【発明を実施するための形態】
【００１９】
本発明の第一実施形態について、図面を参照しながら詳細に説明する。図１は、本発明の第一実施形態に係る半導体回路１００を有する半導体電力変換装置１を示す回路図である。
【００２０】
図１に示すように、半導体電力変換装置１は、ゲート駆動回路１０と、スイッチ間電流抑制部２０と、３つの半導体スイッチ３０と、を有している。ゲート駆動回路１０は、制御部（図示せず）を有している。制御部による制御により、半導体スイッチ３０のゲート端子に供給するゲート駆動電圧をエミッタ端子の電位に対して変化させることにより、３つの半導体スイッチ３０におけるオフの状態とオンの状態とを、同時に切換可能である。制御部による制御により、ゲート駆動回路１０は、半導体スイッチ３０の短絡を検出して半導体スイッチ３０をオフの状態とすることが可能である。
【００２１】
３つの半導体スイッチ３０は、第１半導体スイッチ３１と、第２半導体スイッチ３２と、第３半導体スイッチ３３と、を有しており、これらは、それぞれＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）により構成されている。３つの半導体スイッチ３０は、半導体電力変換装置１においてアームを構成し、直流電源（図示せず）の正極Ｐと交流出力端子（負極）Ｕとの間において、互いに電気的に並列接続されている。具体的には、半導体スイッチ３０の各コレクタ端子は、電流導線としての後述するコレクタ側バスバー４６、４７、４８を介してそれぞれ直流電源（図示せず）の正極Ｐに電気的に接続されている。半導体スイッチ３０の各エミッタ端子は、電流導線としての後述するエミッタ側バスバー４１、４２、４３を介してそれぞれ交流出力端子Ｕに電気的に接続されている。また、半導体スイッチ３０の各エミッタ端子は、信号線により構成されるエミッタ補助線３１１、３２１、３３１、３１２、３２２、３２３を介してゲート駆動回路１０に電気的に接続されている。半導体スイッチ３０の各ゲート端子は、信号線３１３、３２３、３３３、３１４、３２４、３３４を介してそれぞれゲート駆動回路１０に電気的に接続されている。
【００２２】
各半導体スイッチ３１〜３３とゲート駆動回路１０との間には、スイッチ間電流抑制部２０としてのトランス（変成器）が設けられている。即ち、第１半導体スイッチ３１とゲート駆動回路１０との間には、第１トランス２１が設けられ、第２半導体スイッチ３２とゲート駆動回路１０との間には、第２トランス２２が設けられ、第３半導体スイッチ３３とゲート駆動回路１０との間には、第３トランス２３が設けられている。スイッチ間電流抑制部２０は、ゲート駆動回路１０により第１半導体スイッチ３１〜第３半導体スイッチ３３をオフの状態とする制御の際に、３つの半導体スイッチ３０の電流出力端子としてのエミッタ端子からエミッタ補助線３１１、３２１、３３１に流れるスイッチ間電流を利用して、オフの状態になるタイミングの遅れが発生した第１半導体スイッチ３１〜第３半導体スイッチ３３のうちのいずれかについて、ゲート駆動回路１０により半導体スイッチ３０をオフさせる動作を促進させる。
【００２３】
具体的には、第１トランス２１〜第３トランス２３を構成するトランスは、一次側巻線（図１、図２中に示すＩ）及び二次側巻線（図１、図２中に示すＩＩ）の２つの巻線を有するコイルを備えている。一次側巻線の巻数と二次側巻線とは、互いに逆巻きの状態、即ち、一次側巻線の巻回方向に対して二次側巻線の巻回方向は、逆方向に巻かれた状態とされている。例えば、一次側巻線の軸心と二次側巻線の軸心とを平行の位置関係として配置させて、軸心方向における一端側から一次側巻線の軸心及び二次側巻線を見た場合に、一次側巻線が右巻で巻かれ、且つ、二次側巻線が左巻で巻かれているか、又は、一次側巻線が左巻で巻かれ、且つ二次側巻線が右巻で巻かれている。
【００２４】
また、二次側巻線の巻数は、一次側巻線の巻数と同等、もしくは、一次側巻線の巻数よりも大きく設定されている。一次側巻線と二次側巻線とは、互いに対向してトランス（トランス２１〜２３）を構成している。トランス２１、２２、２３の一次側巻線の一端部は、信号線により構成されるエミッタ補助線３１１、３２１、３３１を介して、各半導体スイッチ３１〜３３のエミッタ端子に電気的に接続されている。トランスの一次側巻線の他端部は、信号線により構成されるエミッタ補助線３１２、３２２、３３２を介して、ゲート駆動回路１０に電気的に接続されている。トランスの二次側巻線の一端部は、信号線３１４、３２４、３３４を介してゲート駆動回路１０に電気的に接続されている。トランスの二次側巻線の他端部は、信号線３１３、３２３、３３３を介して各半導体スイッチ３１〜３３のゲート端子に電気的に接続されている。
【００２５】
次に、エミッタ側バスバー４１、４２、４３及びコレクタ側バスバー４６、４７、４８について、説明する。図３は、本発明の第一実施形態に係る半導体回路１００のエミッタ側バスバー４１及びコレクタ側バスバー４６を示す斜視図である。図５は、本発明の第一実施形態に係る半導体回路１００のエミッタ側バスバー４１を示す図であり、（ａ）は斜視図であり、（ｂ）は側面図である。
エミッタ側バスバー４１、４２、４３は、同一の構成を有するため、エミッタ側バスバー４１についてのみ説明する。同様に、コレクタ側バスバー４６、４７、４８は、同一の構成を有するため、コレクタ側バスバー４６についてのみ説明する。
【００２６】
エミッタ側バスバー４１とコレクタ側バスバー４６とは、それぞれ略同一の輪郭形状の略コの字形状を有する平板状を有している。平板状のエミッタ側バスバー４１の一方の面は、絶縁材を介して、平板状のコレクタ側バスバー４６の一方の面に貼付けられることにより固定されている。即ち、エミッタ側バスバー４１とコレクタ側バスバー４６とは、絶縁された状態で、極めて近い距離で配置されて、互いに密接する位置関係とされている。ここで、極めて近い距離とは、エミッタ側バスバー４１において電流が流れることによりエミッタ側バスバー４１側で発生するインダクタンスと、コレクタ側バスバー４６において電流が流れることによりコレクタ側バスバー４６側で発生するインダクタンスと、の打ち消し合いが生ずる可能性がある程度の距離を意味する。なお、図３においては、手前側にエミッタ側バスバー４１が現われており、奥側に、コレクタ側バスバー４６が位置している。
【００２７】
コレクタ側バスバー４６、４７、４８の一端部は、第１半導体スイッチ３１〜第３半導体スイッチ３３のコレクタのいずれかに、それぞれ電気的に接続されている。第１半導体スイッチ３１〜第３半導体スイッチ３３は、並列して配置されており、コレクタ側バスバー４６、４７、４８の他端部は、コレクタ側バスバー４６、４７、４８の一端部が電気的に接続された第１半導体スイッチ３１〜第３半導体スイッチ３３に対して隣り合う第１半導体スイッチ３１〜第３半導体スイッチ３３のうちのいずれかのコレクタに、それぞれ電気的に接続されている。
【００２８】
具体的には、コレクタ側バスバー４６の一端部は、第１半導体スイッチ３１のコレクタに接続され、コレクタ側バスバー４６の他端部は、コレクタ側バスバー４７を介して、第２半導体スイッチ３２のコレクタに接続されている。また、コレクタ側バスバー４８の一端部は、第３半導体スイッチ３３のコレクタに接続され、コレクタ側バスバー４８の他端部は、コレクタ側バスバー４７を介して、第２半導体スイッチ３２のコレクタに接続されている。コレクタ側バスバー４６、４７、４８の途中の部分は、直流電源（図示せず）の正極Ｐに電気的に接続される。
【００２９】
エミッタ側バスバー４１、４２、４３の一端部は、第１半導体スイッチ３１〜第３半導体スイッチ３３のエミッタのいずれかに、それぞれ電気的に接続されている。エミッタ側バスバー４１、４２、４３の他端部は、エミッタ側バスバー４１、４２、４３の一端部が電気的に接続された第１半導体スイッチ３１〜第３半導体スイッチ３３に対して隣り合う第１半導体スイッチ３１〜第３半導体スイッチ３３のうちのいずれかのエミッタに、それぞれ電気的に接続されている。
【００３０】
具体的には、エミッタ側バスバー４１の一端部は、第１半導体スイッチ３１のエミッタに接続され、エミッタ側バスバー４１の他端部は、エミッタ側バスバー４２を介して、第２半導体スイッチ３２のエミッタに接続されている。また、エミッタ側バスバー４３の一端部は、第３半導体スイッチ３３のエミッタに接続され、エミッタ側バスバー４３の他端部は、エミッタ側バスバー４２を介して、第２半導体スイッチ３２のエミッタに接続されている。エミッタ側バスバー４１、４２、４３の途中の部分は、交流出力端子Ｕに電気的に接続される。
【００３１】
エミッタ側バスバー４１は、インダクタンス発生部としての突出溝部４１１を有している。突出溝部４１１は、Ｕ字状の溝を構成しており、図３、図５に示すように、エミッタ側バスバー４１の途中において、エミッタ側バスバー４１の幅方向（図３における上下方向）へ、エミッタ側バスバー４１の幅の一端縁から他端縁へ至るまで延びている。突出溝部４１１においては、平板状のエミッタ側バスバー４１の一方の面において窪んでおり、平板状のエミッタ側バスバー４１の他方の面においては、エミッタ側バスバー４１の一方の面において窪んでいる分だけ突出している。
【００３２】
これに対してコレクタ側バスバー４６は、突出溝部４１１を有しておらず、平板状のコレクタ側バスバー４６の一方の面、他方の面は、それぞれ平坦面により構成されている。このため、コレクタ側バスバー４６とエミッタ側バスバー４１とのそれぞれの対向面が、突出溝部４１１が形成されていることにより、所定の距離で離間され配置されることで、磁束の結合率が悪くなり、エミッタ側バスバー４１側で発生するインダクタンスと、コレクタ側バスバー４６側で発生するインダクタンスと、が完全に打ち消されない、もしくは、打消しが弱まる。これにより、小さいインダクタンスが確保される。
【００３３】
そして、エミッタ側バスバーは、隣り合う半導体スイッチのエミッタ端子の各々に等長に分岐しており、コレクタ側バスバーは、隣り合う半導体スイッチのコレクタ端子の各々に等長に分岐する。具体的には、例えば、図４に示すように、第１半導体スイッチ３１Ａ〜第４半導体スイッチ３４Ａに対して、エミッタ側バスバー４１Ａ、４２Ａ、４３Ａ、コレクタ側バスバー４６Ａ、４７Ａ、４８Ａは、それぞれ、あたかも、勝ち残り式トーナメント戦の対戦表のように、等長で均等に分岐して電気的に接続される。図４は、半導体回路１００のエミッタ側バスバー４１及びコレクタ側バスバー４６の接続を示す概念図である。
【００３４】
以下に、半導体スイッチ３０をオフの状態とする際の半導体回路１００及び半導体電力変換装置１における作用について、図２に基づき説明する。
図２は、本発明の第一実施形態に係る半導体回路１００を有する半導体電力変換装置１における第１半導体スイッチ３１〜第３半導体スイッチ３３のターンオフ時の電流の流れを示す回路図である。
【００３５】
先ず、ゲート駆動回路１０の制御部による制御により、第１半導体スイッチ３１〜第３半導体スイッチ３３のそれぞれのゲート端子に、エミッタ端子に対して正の電圧の供給が開始され、全てオフの状態であった３つの半導体スイッチ３０がオンの状態に遷移させられる。これにより、第１半導体スイッチ３１〜第３半導体スイッチ３３のコレクタ端子における電流値が上昇する。
【００３６】
次に、ゲート駆動回路１０の制御部による制御により、第１半導体スイッチ３１〜第３半導体スイッチ３３のそれぞれのゲート端子に供給されていた正の電圧の供給が停止され、全てオンの状態であった３つの半導体スイッチ３０がオフ状態へと遷移させられる。このとき、３つの半導体スイッチ３０の個体のばらつきにより、いずれかの半導体スイッチ３０において、オフの状態になるタイミングの遅れが発生する。ここでは、例えば、第２半導体スイッチ３２のみ、オフの状態になるタイミングの遅れが発生しているとする。
【００３７】
これにより、第２半導体スイッチ３２よりも早くオフの状態となった第１半導体スイッチ３１及び第３半導体スイッチ３３に流れていた電流が、図２において矢印Ａで示すように、第２半導体スイッチ３２に流れ、第２半導体スイッチ３２のエミッタ端子の電位が上昇する。これにより図２において矢印Ｂで示すように、第２半導体スイッチ３２とゲート駆動回路１０との間に設けられている第２トランス２２の一次側巻線に、第２半導体スイッチ３２のエミッタ端子において上昇した電位が印可される。また、図２において矢印Ｃで示すように、第２半導体スイッチ３２のエミッタに電気的に接続されているエミッタ側バスバー４１、４２、４３に、第２半導体スイッチ３２のエミッタ端子において上昇した電位が印可される。
【００３８】
この際、エミッタ側バスバー４１、４２、４３、コレクタ側バスバー４６、４７、４８には、互いに逆向きの電流が流れるため、エミッタ側バスバー４１、４２、４３側で発生するインダクタンスと、コレクタ側バスバー４６、４７、４８側で発生するインダクタンスとの間で打ち消し合いが生ずる。
【００３９】
しかし、コレクタ側バスバー４６とエミッタ側バスバー４１とのそれぞれの対向面が、突出溝部４１１が形成されていることにより、所定の距離で離間され配置されることで、磁束の結合率が悪くなり、エミッタ側バスバー４１側で発生するインダクタンスと、コレクタ側バスバー４６側で発生するインダクタンスと、が完全に打ち消されない、もしくは、打消しが弱まる。これにより、小さいインダクタンスが確保される。同様に、コレクタ側バスバー４７とエミッタ側バスバー４２とのそれぞれの対向面が、突出溝部４１１が形成されていることにより、所定の距離で離間され配置されることで、磁束の結合率が悪くなり、エミッタ側バスバー４２側で発生するインダクタンスと、コレクタ側バスバー４７側で発生するインダクタンスと、が完全に打ち消されない、もしくは、打消しが弱まる。これにより、小さいインダクタンスが確保される。同様に、コレクタ側バスバー４８とエミッタ側バスバー４３とのそれぞれの対向面が、突出溝部４１１が形成されていることにより、所定の距離で離間され配置されることで、磁束の結合率が悪くなり、エミッタ側バスバー４３側で発生するインダクタンスと、コレクタ側バスバー４８側で発生するインダクタンスと、が完全に打ち消されない、もしくは、打消しが弱まる。これにより、小さいインダクタンスが確保される。
【００４０】
これにより、第２トランス２２の二次側巻線に、第２トランス２２における相互誘導により電圧が誘起される。このとき、第２トランス２２の二次側巻線は、第２トランス２２の一次側巻線に対して逆方向に巻かれているため、第２トランス２２の二次側巻線に誘起する電圧は、第２半導体スイッチ３２のゲート端子からゲート駆動回路１０への電流の流れを促進させる。即ち、第２半導体スイッチ３２をオフの状態へ早める方向に帰還電流が流れる。同様に、第１半導体スイッチ３１及び第３半導体スイッチ３３がオフ状態へ早く遷移するため電流が早めに絞られると、トランス２１，および２３は、ゲート端子からゲート駆動回路への電流の流れを阻止する方向に働き、素子のばらつきによるターンオフ電流のばらつきを抑えるように動作する。そして、第２半導体スイッチ３２に大電流が流れることにより第２半導体スイッチ３２が破損することが抑えられる。また、第１半導体スイッチ３１、第２半導体スイッチ３２のコレクタ端子における電流の偏りは抑えられ、第１半導体スイッチ３１〜第３半導体スイッチ３３のコレクタ端子において、ほぼ均等に電流が流れている。
【００４１】
本実施形態によれば、以下の効果が奏される。
本実施形態では、半導体回路１００は、直流電源の正負極Ｐ、Ｕ間に接続されたアームを構成する、互いに並列接続された複数の半導体スイッチ３０と、各アームの複数の半導体スイッチ３０を同時にオンの状態又はオフの状態とする駆動回路としてのゲート駆動回路１０と、を備える。ゲート駆動回路１０は、半導体スイッチ３０の短絡を検出すると共に短絡した半導体スイッチ３０をオフの状態とする手段を有する。ゲート駆動回路１０と、半導体スイッチ３０の制御信号入力端子としてのゲート端子、及び、電流出力端子としてのエミッタ端子と、の間のエミッタ補助線３１１、３２１、３３１、３１２、３２２、３２３及び信号線３１３、３２３、３３３、３１４、３２４、３３４には、スイッチ間電流抑制部２０が電気的に接続されて設けられている。スイッチ間電流抑制部２０は、対向する互いに逆巻きのコイルを有し、複数の半導体スイッチ３０の電流出力端子間に流れるスイッチ間電流を用いて、ゲート駆動回路１０により半導体スイッチ３０をオフの状態とすることを促進させる半導体電力変換装置１を構成する。
正極Ｐから半導体スイッチ３０のコレクタ端子に接続される電流導線は、隣り合う半導体スイッチ３０のコレクタ端子の各々が等長に分岐したコレクタ側バスバー４６、４７、４８で構成される。半導体スイッチ３０のエミッタ側端子から負極Ｕに接続される電流導線は、隣り合う半導体スイッチ３０のエミッタ端子の各々に等長に分岐したエミッタ側バスバー４１、４２、４３で構成される。
コレクタ側バスバー４６、４７、４８とエミッタ側バスバー４１、４２、４３とは、互いに絶縁された状態で並列されて互いに固着され合って配置される。エミッタ側バスバー４１、４２、４３には、コレクタ側バスバー４６、４７、４８と、エミッタ側バスバー４１、４２、４３との間に、インダクタンスの差を発生させるインダクタンス発生部としての突出溝部４１１を備える。
【００４２】
このため、コレクタ側バスバー４６、４７、４８とエミッタ側バスバー４１、４２、４３とのそれぞれの対向面が、突出溝部４１１が形成されていることにより、所定の距離で離間され配置されることで、磁束の結合率が悪くなり、エミッタ側バスバー４１、４２、４３側で発生するインダクタンスと、コレクタ側バスバー４６、４７、４８側で発生するインダクタンスと、が完全に打ち消されない、もしくは、打消しが弱まる。これにより、小さいインダクタンスが確保される。
【００４３】
この結果、複数の半導体スイッチ３０（第１半導体スイッチ３１〜第３半導体スイッチ３３）の個体のばらつきにより、いずれかの半導体スイッチ３０においてオフの状態になるタイミングの遅れが発生した場合に、遅れが発生した半導体スイッチ３０のゲート端子電圧に帰還をかけることができ、遅れが発生した半導体スイッチ３０を、早くオフの状態とすることができる。このため、既にオフの状態になった半導体スイッチ３０において流れなくなった電流が、遅れが発生した半導体スイッチ３０に偏って、当該遅れが発生した半導体スイッチ３０に大電流が流れて、半導体スイッチ３０が破壊されることを回避することが可能となる。特に、大電流を流す回路においては、バスバー等の導線によってもインダクタンスが発生し、サージ電圧の原因となり、突発的な大電流が流れるが、このような回路において効果的に、半導体スイッチ３０が破壊されることが回避可能となる。また、ターンオフ時に僅かに発生する電流偏差による電圧で、ゲート電圧を絞る方向にトランスの出力が働くため、電流偏差の発生を極めて小さく抑えることができる。
【００４４】
そして、インダクタンス発生部は、エミッタ側バスバー４１に形成された突出溝部４１１により構成される。これにより、突出溝部４１１の突出した形状の部分の内面と平坦なコレクタ側バスバー４６の表面とが、所定の距離で離間され配置され、磁束の結合率が悪くすることができる。
【００４５】
次に、本発明の第二実施形態について、図面を参照しながら詳細に説明する。図６は、本発明の第二実施形態に係る半導体回路のエミッタ側バスバー４１Ｂを示す図であり、（ａ）は斜視図であり、（ｂ）は側面図である。
以下、上記第一実施形態と同じ構成については同じ符号を付し、その詳細な説明を省略する。本実施形態に係る半導体回路は、インダクタンス発生部の構成が第一実施形態におけるインダクタンス発生部の構成とは異なる。
【００４６】
エミッタ側バスバー４１Ｂは、インダクタンス発生部としての突出溝部４１１Ｂを有している。突出溝部４１１Ｂは、Ｖ字状の溝を構成しており、図６に示すように、エミッタ側バスバー４１Ｂの途中において、エミッタ側バスバー４１Ｂの幅方向へ、エミッタ側バスバー４１Ｂの幅の一端縁から他端縁へ至るまで延びている。
【００４７】
突出溝部４１１Ｂにおいては、平板状のエミッタ側バスバー４１Ｂの一方の面において窪んでおり、平板状のエミッタ側バスバー４１Ｂの他方の面においては、エミッタ側バスバー４１Ｂの一方の面において窪んでいる分だけ突出している。
【００４８】
次に、本発明の第三実施形態について、図面を参照しながら詳細に説明する。図７は、本発明の第三実施形態に係る半導体回路のエミッタ側バスバー４１Ｃを示す斜視図である。
以下、上記第一実施形態と同じ構成については同じ符号を付し、その詳細な説明を省略する。本実施形態に係る半導体回路は、インダクタンス発生部の構成が第一実施形態におけるインダクタンス発生部の構成とは異なる。
【００４９】
エミッタ側バスバー４１Ｃは、インダクタンス発生部としての切り込み４１１Ｃを有している。切り込み４１１Ｃは、図７に示すように、エミッタ側バスバー４１Ｃの途中において、エミッタ側バスバー４１Ｃの幅方向へ、エミッタ側バスバー４１Ｃの幅の一端縁から他端縁へ向って所定に位置に至るまで延びている。また、切り込み４１１Ｃは、図７に示すように、エミッタ側バスバー４１Ｃの途中において、エミッタ側バスバー４１Ｃの幅方向へ、エミッタ側バスバー４１Ｃの幅の他端縁から一端縁へ向って所定に位置に至るまで延びている。これらの切り込み方向が異なる切り込み４１１Ｃが、エミッタ側バスバー４１Ｃの幅方向に直交する方向（図７において右下と左上とを結ぶ方向）に交互に形成されている。
【００５０】
本実施形態によれば、以下の効果が奏される。本実施形態では、インダクタンス発生部は、エミッタ側バスバー４１Ｃに形成された切り込み４１１Ｃにより構成される。このため、切り込み４１１Ｃが形成されている分だけ、コレクタ側バスバー４６とエミッタ側バスバー４１Ｃとのそれぞれの対向面が、切り込み４１１Ｃが形成されていることにより、所定の距離で離間され配置されることで、磁束の結合率が悪くなり、エミッタ側バスバー４１Ｃ側で発生するインダクタンスと、コレクタ側バスバー４６側で発生するインダクタンスと、が完全に打ち消されない、もしくは、打消しが弱まる。
【００５１】
次に、本発明の第四実施形態について、図面を参照しながら詳細に説明する。図８は、本発明の第四実施形態に係る半導体回路のエミッタ側バスバー４１Ｄを示す図であり、（ａ）は斜視図であり、（ｂ）は側面図である。
以下、上記第一実施形態と同じ構成については同じ符号を付し、その詳細な説明を省略する。本実施形態に係る半導体回路は、インダクタンス発生部の構成が第一実施形態におけるインダクタンス発生部の構成とは異なる。
【００５２】
エミッタ側バスバー４１Ｄは、インダクタンス発生部として、コレクタ側バスバー４６Ｄとエミッタ側バスバー４１Ｄとが互いに所定の距離で離間させられて配置されたバスバー間離間部４１１Ｄを有している。バスバー間離間部４１１Ｄにおける所定の距離とは、エミッタ側バスバー４１Ｄ側で発生するインダクタンスと、コレクタ側バスバー４６Ｄ側で発生するインダクタンスとの間で、完全な打ち消し合いとならず、僅かなインダクタンスが確保されている状態となるような距離である。
【００５３】
本実施形態によれば、以下の効果が奏される。本実施形態では、インダクタンス発生部は、コレクタ側バスバー４６Ｄとエミッタ側バスバー４１Ｄとが互いに所定の距離で離間させられて配置された部分であるバスバー間離間部４１１Ｄにより構成される。コレクタ側バスバー４６Ｄとエミッタ側バスバー４１Ｄとのそれぞれの対向面が、所定の距離で離間され配置されることで、磁束の結合率が悪くなる。このため、コレクタ側バスバー４６Ｄとエミッタ側バスバー４１Ｄとを、同一形状で構成してインダクタンス発生部を構成することが可能である。このため、エミッタ側バスバー４１Ｄ、コレクタ側バスバー４６Ｄに対して特別な加工を施さずに、半導体回路を構成することができる。
【００５４】
本発明は上記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれる。
例えば、第一実施形態〜第三実施形態では、Ｕ字状の溝である突出溝部４１１、Ｖ字状の溝である突出溝部４１１Ｂ、切り込み４１１Ｃがエミッタ側バスバー４１、４１Ｂ、４１Ｃに形成されることにより、インダクタンス発生部が構成されたが、これに限定されない。
【００５５】
例えば、Ｕ字状の溝、Ｖ字状の溝、切り込みは、エミッタ側バスバーに形成されず、コレクタ側バスバーに形成されて、インダクタンス発生部が構成されてもよい。
また、Ｕ字状の溝、Ｖ字状の溝、切り込みが、エミッタ側バスバー及びコレクタ側バスバーに形成されて、インダクタンス発生部が構成されてもよい。この場合には、エミッタ側バスバーのＵ字状の溝、Ｖ字状の溝、切り込みと、コレクタ側バスバー、のＵ字状の溝、Ｖ字状の溝、切り込みと、の寸法や形状を異なるようにして、コレクタ側バスバーとエミッタ側バスバーとのそれぞれの対向面が、所定の距離で離間され配置されることで、磁束の結合率が悪くなり、エミッタ側バスバー側で発生するインダクタンスと、コレクタ側バスバー側で発生するインダクタンスと、が完全に打ち消されない、もしくは、打消しが弱まるようにすればよい。
【００５６】
また、半導体電力変換装置を構成する各部材（部品）や、各部材の数は、本実施形態における半導体電力変換装置１を構成する各部材（部品）の数に限定されない。例えば、本実施形態では、第１半導体スイッチ３１〜第３半導体スイッチ３３の３つの半導体スイッチ３０を有していたが、これに限定されない。例えば、半導体電力変換装置は、２つ又は４つ以上の数の半導体スイッチを有していてもよい。この場合には、半導体スイッチの数と同数のトランスを、各半導体スイッチに対して一体一対応で電気的に接続すればよい。
【符号の説明】
【００５７】
１…半導体電力変換装置
１０…ゲート駆動回路（駆動回路）
２０…スイッチ間電流抑制部
３０…半導体スイッチ
３１…第１半導体スイッチ
３２…第２半導体スイッチ
３３…第３半導体スイッチ
４１…エミッタ側バスバー
４６…コレクタ側バスバー
１００…半導体回路
３１１、３２１、３３１、３１２、３２２、３２３…エミッタ補助線（信号線）
３１３、３２３、３３３、３１４、３２４、３３４…信号線
４１１、４１１Ｂ…突出溝部
４１１Ｃ…切り込み
４１１Ｄ…バスバー間離間部
Ｐ…正極
Ｕ…交流出力端子（負極）
【図１】
2018117397.tif 000003
【図２】
2018117397.tif 000004
【図３】
2018117397.tif 000005
【図４】
2018117397.tif 000006
【図５】
2018117397.tif 000007
【図６】
2018117397.tif 000008
【図７】
2018117397.tif 000009
【図８】
2018117397.tif 000010