(57)【要約】【目的】ドライバ回路の出力電圧をデジタル値に変換するＡ／Ｄ変換回路の動作を短時間で確認することが可能なドライバ回路を提供する。【構成】第１〜第ｎの階調データ（ｎは２以上の整数）に基づく第１〜第ｎの階調電圧によって表示パネルを駆動するドライバ回路であって、第１〜第ｎの階調電圧をアナログデジタル変換して第１〜第ｎのテストデータを生成するアナログデジタル変換部と、第１〜第ｎの階調データ及び第１〜第ｎのテストデータのいずれか一方を選択するセレクタと、セレクタによって選択された第１〜第ｎの階調データ又は第１〜第ｎのテストデータに対してデジタルアナログ変換を行うデジタルアナログ変換部と、デジタルアナログ変換した第１〜第ｎのデータに基づいて第１〜第ｎの階調電圧を生成し、デジタルアナログ変換した第１〜第ｎのテストデータに基づいて第１〜第ｎのテスト電圧を生成する出力アンプと、を有する。【選択図】図３
2018004798.tif 000002
【特許請求の範囲】
【請求項１】
第１〜第ｎの階調データ（ｎは２以上の整数）に基づく第１〜第ｎの階調電圧によって表示パネルを駆動するドライバ回路であって、
前記第１〜第ｎの階調電圧をアナログデジタル変換して第１〜第ｎのテストデータを生成するアナログデジタル変換部と、
前記第１〜第ｎの階調データ及び前記第１〜第ｎのテストデータのいずれか一方を選択するセレクタと、
前記セレクタによって選択された前記第１〜第ｎの階調データ又は前記第１〜第ｎのテストデータに対してデジタルアナログ変換を行うデジタルアナログ変換部と、
前記第１〜第ｎの階調データをデジタルアナログ変換したデータに基づいて前記第１〜第ｎの階調電圧を生成し、前記第１〜第ｎのテストデータをデジタルアナログ変換したデータに基づいて第１〜第ｎのテスト電圧を生成する出力アンプと、
を有することを特徴とするドライバ回路。
【請求項２】
前記セレクタは、通常動作モードを指定するモード指定信号及びテスト動作モードを指定するモード指定信号の供給を受け、
前記通常動作モードを指定するモード指定信号に応答して前記第１〜第ｎの階調データを選択して前記デジタルアナログ変換部に供給し、
前記テスト動作モードを指定するモード指定信号に応答して前記第１〜第ｎのテストデータを選択して前記デジタルアナログ変換部に供給することを特徴とする請求項１に記載のドライバ回路。
【請求項３】
入力データをデジタルアナログ変換するデジタルアナログ変換部と、前記デジタルアナログ変換部がデジタルアナログ変換したデータをアナログデジタル変換するアナログデジタル変換部と、を有するドライバ回路のテスト方法であって、
通常動作モードを指定するモード指定信号及びテスト動作モードを指定するモード指定信号の供給を受けるステップと、
前記通常動作モードを指定するモード指定信号に応答して、前記第１〜第ｎの階調データ（ｎは２以上の整数）を前記デジタルアナログ変換部に供給するステップと、
前記第１〜第ｎの階調データをデジタルアナログ変換して第１〜第ｎの階調電圧を生成するステップと、
前記テストモードを指定するモード指定信号に応答して、前記第１〜第ｎの階調電圧をアナログデジタル変換した第１〜第ｎの変換階調データを前記デジタルアナログ変換部に供給するステップと、
前記第１〜第ｎの変換階調データをデジタルアナログ変換するステップと、
を有することを特徴とするテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドライバ回路及びドライバ回路のテスト方法に関する。
【背景技術】
【０００２】
有機ＥＬ等の表示パネルを用いた画像表示装置では、表示パネルの劣化に伴い、輝度ムラ等が発生する。このような輝度ムラを補正するため、表示パネルに複数の表示パターンを表示させ、表示パネルに流れる表示パターン毎の総電流を測定することにより、輝度ムラの傾向を検出して表示補正を行う表示装置が提案されている（例えば、特許文献１）。
【０００３】
かかる表示装置において、ユーザは、例えば表示パネルを駆動するドライバ回路の出力電圧に応じて、ドライバ回路に供給される映像信号を調整することにより、表示補正を行う。このため、ドライバ回路には、アナログ値であるドライバの出力電圧をデジタル値に変換して出力するためのＡ／Ｄ（Analog/Digital）変換回路が設けられている。デジタル値に変換された出力電圧は、チャネル毎の出力電圧のデジタル値の系列からなるシリアルデータとして出力される。
【０００４】
上記のような表示補正は、ドライバ回路の出力電圧のＡ／Ｄ変換が正確に行われていることを前提として行われる。このため、ドライバ回路の出荷前等に、Ａ／Ｄ変換回路が正確に動作しているか否かを確認しておく必要がある。Ａ／Ｄ変換回路が正確に動作しているか否の確認は、出力されたシリアルデータをテスタで読み取り、理想値との間にどれだけズレがあるかを判定することにより行う。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−５３６３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記の通り、シリアルデータは、全チャネル分の出力電圧をＡ／Ｄ変換したデジタルデータの系列からなる。従って、シリアルデータをテスタで読み取って理想値との間にどれだけズレがあるかを判定する処理は複雑であり、処理に要する時間が長くなるという問題があった。
【０００７】
上記課題を解決するため、本発明は、ドライバ回路の出力電圧をデジタル値に変換するＡ／Ｄ変換回路の動作を短時間で確認することが可能なドライバ回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るドライバ回路は、第１〜第ｎの階調データ（ｎは２以上の整数）に基づく第１〜第ｎの階調電圧によって表示パネルを駆動するドライバ回路であって、前記第１〜第ｎの階調電圧をアナログデジタル変換して第１〜第ｎのテストデータを生成するアナログデジタル変換部と、前記第１〜第ｎの階調データ及び前記第１〜第ｎのテストデータのいずれか一方を選択するセレクタと、前記セレクタによって選択された前記第１〜第ｎの階調データ又は前記第１〜第ｎのテストデータに対してデジタルアナログ変換を行うデジタルアナログ変換部と、前記第１〜第ｎの階調データをデジタルアナログ変換したデータに基づいて前記第１〜第ｎの階調電圧を生成し、前記第１〜第ｎのテストデータをデジタルアナログ変換したデータに基づいて第１〜第ｎのテスト電圧を生成する出力アンプと、を有することを特徴とする。
【０００９】
また、本発明に係るテスト方法は、入力データをデジタルアナログ変換するデジタルアナログ変換部と、前記デジタルアナログ変換部がデジタルアナログ変換したデータをアナログデジタル変換するアナログデジタル変換部と、を有するドライバ回路のテスト方法であって、通常動作モードを指定するモード指定信号及びテスト動作モードを指定するモード指定信号の供給を受けるステップと、前記通常動作モードを指定するモード指定信号に応答して、前記第１〜第ｎの階調データ（ｎは２以上の整数）を前記デジタルアナログ変換部に供給するステップと、前記第１〜第ｎの階調データをデジタルアナログ変換して第１〜第ｎの階調電圧を生成するステップと、前記テストモードを指定するモード指定信号に応答して、前記第１〜第ｎの階調電圧をアナログデジタル変換した第１〜第ｎの変換階調データを前記デジタルアナログ変換部に供給するステップと、前記第１〜第ｎの変換階調データをデジタルアナログ変換するステップと、を有することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、ドライバ回路の出力電圧をデジタル値に変換するＡ／Ｄ変換回路の動作を短時間で確認することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明のドライバ回路が通常使用される状態における表示パネル及び調整装置との関係を模式的に示すブロック図である。
【図２】ドライバ回路にドライバテスタが接続された状態を示すブロック図である。
【図３】ドライバ回路の構成を示すブロック図である。
【図４】ドライバ回路及びドライバテスタの動作を示すシーケンス図である。
【図５】ドライバ回路の動作を示すタイムチャートである。
【発明を実施するための形態】
【００１２】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【００１３】
図１は、本発明のドライバ回路１０が通常使用される状態におけるドライバ回路１０、表示パネルＤＰ及び調整装置ＴＣの関係を模式的に示すブロック図である。ドライバ回路１０は、表示パネルＤＰを駆動する駆動回路である。表示パネルＤＰには、２次元画面の垂直方向に伸長するｎ本（ｎ；２以上の整数）のソースラインが設けられている。ドライバ回路１０は、１０ビットの階調データＧＤ（Ｄ０〜Ｄ９）に基づいて表示パネルのｎ本のソースライン（チャネル）に対応する階調電圧ＧＶ1〜ＧＶn（以下、これらをまとめて階調電圧ＧＶとも称する）を生成し、表示パネルのソースラインに印加する。
【００１４】
階調電圧ＧＶは、表示パネルの劣化等に応じて電圧レベルが変化する。このため、ドライバ回路１０には、階調電圧の電圧レベルの調整を行うためのＴ−ＣＯＮ（Timing Controller）等からなる調整装置ＴＣが接続される。ドライバ回路１０は、アナログ値である階調電圧ＧＶの電圧値をデジタルデータであるテストデータに変換し、各チャネルのテストデータＴＤ1〜ＴＤnの系列からなるシリアルデータＳＤとして調整装置ＴＣに供給する。調整装置ＴＣは、シリアルデータＳＤに基づいて、ドライバ回路１０に供給する階調データＧＤの値を変化させることにより、階調電圧ＧＶの電圧レベルの調整を行う。
【００１５】
上記のように階調電圧ＧＶの調整を行うためには、階調電圧ＧＶをテストデータＴＤに変換するためのＡ／Ｄ（Analog/Digital）変換が正確に行われている必要がある。そこで、ドライバ回路１０の出荷前等、ドライバ回路１０が通常使用される状態に置かれる前に、ドライバ回路１０内のＡ／Ｄ変換回路が正確に動作していることを確認するため、ドライバ回路１０の動作を確認するテスト回路をドライバ回路１０に接続して、ドライバ回路１０の動作確認を行う。
【００１６】
図２は、本発明のドライバ回路１０にテスト回路であるドライバテスタ３０が接続された状態を示すブロック図である。ドライバテスタ３０は、ドライバ回路１０から出力される階調電圧ＧＶ（ＧＶ1〜ＧＶn）の電圧値をモニタ画面に表示するモニタブロック３１と、ドライバ回路１０の出力端子に負荷を接続するための負荷ブロック３２を有する。負荷ブロック３２をドライバ回路１０の出力端子に接続することにより、電流負荷が印加される。これにより、階調電圧ＧＶの電圧レベルを低下させ、階調電圧ＧＶの電圧レベルが表示パネルの劣化等に応じて低下した状態を疑似的に作り出すことができる。モニタブロック３１及び負荷ブロック３２は、スイッチＳＷの切り替えに応じていずれか一方がドライバ回路１０の出力端子に接続される。すなわち、スイッチＳＷの切り替えにより、階調電圧ＧＶのモニタ画面への表示又は出力端子への負荷の接続のいずれか一方が択一的に行われる。また、ドライバテスタ３０は、階調データＧＤ、データセレクト信号ＤＳ及び出力開始信号ＬＳをドライバ回路１０に供給する。
【００１７】
図３は、本発明のドライバ回路１０の構成示すブロック図である。ドライバ回路１０は、ラッチ回路１１、セレクタブロック１２、ＤＡＣ（Digital Analog Converter）ブロック１３、ドライバアンプブロック１４、出力部１５、セレクタ２１、Ａ／Ｄ（Analog /Digital）変換回路２２、ラッチブロック２３及びテストデータ出力端子２４を有する。
【００１８】
ラッチ回路１１は、ドライバテスタ３０から供給された階調データＧＤを取り込む。階調データＧＤは、ドライバ回路１０が駆動する表示パネルのソースラインの本数ｎ（すなわち、チャネル数ｎ）に対応した、チャネル毎の階調データＧＤ1〜ＧＤnを含む。
【００１９】
スイッチＳＡ１〜ＳＡｎは、ラッチ回路１１への階調データＧＤの供給に応じて、順次オン（すなわち、閉じた状態）となるように制御される。これにより、階調データＧＤ1〜ＧＤnが、セレクタブロック１２のセレクタ１２（１）〜１２（ｎ）の各々に供給される。
【００２０】
セレクタブロック１２は、ｎ個のセレクタであるセレクタ１２（１）〜１２（ｎ）を含む。セレクタ１２（１）〜１２（ｎ）の各々は、ドライバテスタ３０から供給されたデータセレクト信号ＤＳに応じて、ラッチ回路１１から供給された階調データＧＤ1〜ＧＤn、又はラッチブロック２３から供給されたテストデータＴＤ1〜ＴＤn（以下、これらをまとめてテストデータＴＤとも称する）のいずれか一方を、ＤＡＣブロック１３の対応するＤＡＣ１３（１）〜１３（ｎ）に供給する。
【００２１】
データセレクタ信号ＤＳは、例えば論理レベル“Ｈ”の１パルスの信号であり、データセレクタ信号ＤＳが供給されることによって、セレクタブロック１２の各セレクタ１２（１）〜１２（ｎ）は、階調データＧＤ1〜ＧＤnとテストデータＴＤ1〜ＴＤnとに切り替える。これにより、ドライバ回路１０の動作は、階調データＧＤ1〜ＧＤnに基づいて階調電圧ＧＶ１〜ＧＶｎを生成する通常動作モードと、テストデータＴＤ1〜ＴＤnに基づいてテスト電圧ＴＶ１〜ＴＶｎを生成するテスト動作モードと、に切り替わる。すなわち、データセレクト信号ＤＳは、通常動作モード及びテスト動作モードのいずれか一方を指定するモード指定信号である。
【００２２】
ＤＡＣブロック１３は、ｎ個のＤＡ変換器であるＤＡＣ１３（１）〜１３（ｎ）を含む。ＤＡＣ１３（１）〜１３（ｎ）の各々は、ドライバテスタ３０から供給された出力開始信号ＬＳに応じて、セレクタ１２（１）〜１２（ｎ）から供給された階調データＧＤ1〜ＧＤn又はテストデータＴＤ1〜ＴＤnに対してＤ／Ａ（Digital/Analog）変換を行う。すなわち、ＤＡＣ１３（１）〜１３（ｎ）は、階調データＧＤ1〜ＧＤnが供給された場合、これをＤ／Ａ変換してアナログ階調データＧＡ1〜ＧＡnを生成する。また、ＤＡＣ１３（１）〜１３（ｎ）は、テストデータＴＤ1〜ＴＤnが供給された場合、これをＤ／Ａ変換してアナログテストデータＴＡ1〜ＴＡnを生成する。ＤＡＣ１３（１）〜１３（ｎ）は、アナログ階調データＧＡ1〜ＧＡn又はアナログテストデータＴＡ1〜ＴＡnを、ドライバアンプブロック１４の対応するアンプ１４（１）〜１４（ｎ）に供給する。
【００２３】
ドライバアンプブロック１４は、ｎ個のドライバアンプであるアンプ１４（１）〜１４（ｎ）を含む。アンプ１４（１）〜１４（ｎ）の各々は、ＤＡＣ１３（１）〜１３（ｎ）からアナログ階調データＧＡ1〜ＧＡnが供給された場合、これを増幅して階調電圧ＧＶ1〜ＧＶnを生成する。また、アンプ１４（１）〜１４（ｎ）の各々は、ＤＡＣ１３（１）〜１３（ｎ）からアナログテストデータＴＡ1〜ＴＡnが供給された場合、これを増幅してテスト電圧ＴＶ1〜ＴＶnを生成する。
【００２４】
このように、ＤＡＣ１３（１）〜１３（ｎ）及びアンプ１４（１）〜１４（ｎ）は、階調データＧＤ1〜ＧＤnに基づいて階調電圧ＧＶ1〜ＧＶnを生成し、テストデータＴＤ1〜ＴＤnに基づいてテスト電圧ＴＶ1〜ＴＶnを生成する電圧生成部である。
【００２５】
出力部１５は、ｎ個の出力端子である出力端子１５（１）〜１５（ｎ）を含む。出力端子１５（１）〜１５（ｎ）は、電圧生成部であるＤＡＣ１３（１）〜１３（ｎ）及びアンプ１４（１）〜１４（ｎ）によって生成された階調電圧ＧＶ1〜ＧＶn又はテスト電圧ＴＶ1〜ＴＶnを出力する。出力端子１５（１）〜１５（ｎ）は、ドライバテスタ３０のモニタブロック３１又は負荷ブロック３２と接続される。出力端子３１は、モニタブロック３１が接続されている場合、階調電圧ＧＶ1〜ＧＶn又はテスト電圧ＴＶ1〜ＴＶnをモニタブロック３１に供給する。これにより、ドライバテスタ３０のモニタ画面（図示せず）には、階調電圧ＧＶ1〜ＧＶn又はテスト電圧ＴＶ1〜ＴＶnがアナログ電圧値として表示される。
【００２６】
一方、ドライバテスタ３０の負荷ブロック３２が出力端子１５（１）〜１５（ｎ）に接続された場合、当該負荷によって、階調電圧ＧＶ1〜ＧＶnの電圧レベルが低下する。
【００２７】
セレクタ２１は、ドライバアンプブロック１４のアンプ１４（１）〜１４（ｎ）から供給された各チャネルの階調電圧ＧＶ1〜ＧＶnを順次選択して、Ａ／Ｄ変換回路２２に供給する。なお、ドライバテスタ３０の負荷ブロック３２の接続により階調電圧ＧＶ1〜ＧＶnの電圧レベルが低下した場合においては、電圧レベルが低下した階調電圧ＧＶ1〜ＧＶnがセレクタ２１に供給されるため、セレクタ２１はこれらを順次選択してＡ／Ｄ変換回路２２に供給する。
【００２８】
Ａ／Ｄ変換回路２２は、階調電圧ＧＶ1〜ＧＶnをＡＤ変換してテストデータＴＤ（ＴＤ1〜ＴＤn）を生成する。スイッチＳＢ１〜ＳＢｎは、順次オン（すなわち、閉じた状態）となるように制御され、チャネル毎のテストデータＴＤ1〜ＴＤnが、ラッチブロック２３の対応するラッチ２３（１）〜２３（ｎ）に供給される。
【００２９】
ラッチブロック２３は、ｎ個のラッチ回路であるラッチ２３（１）〜２３（ｎ）を含む。ラッチ２３（１）〜２３（ｎ）は、夫々テストデータＴＤ1〜ＴＤnを取り込んで、セレクタブロック１２のセレクタ１２（１）〜１２（ｎ）に供給する。
【００３０】
テストデータ出力端子２４は、ラッチ２３（１）〜２３（ｎ）からスイッチＳＣ１〜ＳＣｎを介して供給されたテストデータＴＤ1〜ＴＤnの系列からなるシリアルデータＳＤを出力する。なお、テストデータ出力端子２４は、図１に示したようにドライバ回路１０に調整装置ＴＣが接続された状態においてシリアルデータＳＤを調整装置ＴＣに出力する端子であり、図２のようにドライバ回路１０がドライバテスタ３０に接続されている場合にはシリアルデータＳＤを出力しない。すなわち、ドライバ回路１０とドライバテスタ３０とが接続されている状態では、スイッチＳＣ１〜ＳＣｎはオフ状態（すなわち、開放された状態）に制御される。
【００３１】
次に、ドライバ回路１０及びドライバテスタ３０の動作について、図４のシーケンス図及び図５のタイムチャートを参照しつつ説明する。なお、以下の説明では、ドライバ回路１０の出力端子１５（１）〜１５（ｎ）がドライバテスタ３０のモニタブロック３１に接続されている状態を初期状態としてドライバ回路１０及びドライバテスタ３０の動作について説明する。
【００３２】
まず、ドライバテスタ３０は、１０ビットの階調データＧＤ（Ｄ０〜Ｄ９）をドライバ回路１０のラッチ回路１１に供給する（ステップＳ１０１）。
【００３３】
ドライバ回路１０のラッチ回路１１は、１〜ｎの各チャネルに対応する階調データＧＤ1〜ＧＤnを取り込み、セレクタ１２（１）〜１２（ｎ）に順次供給する（ステップＳ１０２）。
【００３４】
ドライバテスタ３０は、ＤＡＣブロック１３に出力開始信号ＬＳを供給する（ステップＳ１０３）。この際、図５に示されるように、論理レベル“Ｈ”の１パルスの出力開始信号ＬＳがドライバテスタ３０からＤＡＣブロック１３に供給される。また、セレクタブロック１２には、論理レベル“Ｌ”のデータセレクト信号ＤＳが供給される。
【００３５】
ドライバ回路１０のセレクタ１２（１）〜１２（ｎ）は、論理レベル“Ｌ”のデータセレクト信号ＤＳに応じて、ラッチ回路１１から供給された階調データＧＤ1〜ＧＤnを夫々ＤＡＣ１３（１）〜１３（ｎ）に供給する。ＤＡＣ１３（１）〜１３（ｎ）は、階調データＧＤ1〜ＧＤnをＤ／Ａ変換して、アナログ階調データＧＡ1〜ＧＡnを生成する。ドライバアンプブロック１４のアンプ１４（１）〜１４（ｎ）は、夫々アナログ階調データＧＡ1〜ＧＡnを増幅して階調電圧ＧＶ1〜ＧＶnを生成する（ステップＳ１０４）。
【００３６】
ドライバ回路１０は、出力端子１５（１）〜１５（ｎ）から階調電圧ＧＶ1〜ＧＶnを出力する（ステップＳ１０５）。
【００３７】
ドライバテスタ３０のモニタブロック３１は、階調電圧ＧＶ1〜ＧＶnをモニタに表示する（ステップＳ１０６）。これにより、図５のＧＶ出力期間に示されるような電圧波形を有する各チャネル（図中、ＣＨ１〜ＣＨｎで示す）の階調電圧ＧＶ1〜ＧＶnが、ドライバテスタ３０のモニタに表示される。
【００３８】
ドライバテスタ３０は、ドライバ回路１０の出力端子１５（１）〜１５（ｎ）に接続されるブロックを、モニタブロック３１から負荷ブロック３２へと切り替える（ステップＳ１０７）。これにより、ドライバ回路１０の出力端子１５（１）〜１５（ｎ）に負荷ブロック３２が接続される。
【００３９】
負荷ブロック３２の接続に応じて、階調電圧ＧＶの電圧値が低下する（ステップＳ１０８）。これにより、図５の負荷接続開始期間に破線で示されるように、各チャネルの階調電圧ＧＶの電圧値が低下する。
【００４０】
ドライバアンプブロック１４からセレクタ２１に、電圧レベルの低下した階調電圧ＧＶ1〜ＧＶnが供給される。セレクタ２１は、各チャネルの階調電圧ＧＶ1〜ＧＶnを順次Ａ／Ｄ変換回路２２に供給する。Ａ／Ｄ変換回路２２は、階調電圧ＧＶ1〜ＧＶnをＡＤ変換してテストデータＴＤ（ＴＤ1〜ＴＤn）を生成する（ステップＳ１０９）。
【００４１】
ラッチブロック２３のラッチ２３（１）〜２３（ｎ）は、テストデータＴＤ1〜ＴＤnを取り込む（ステップＳ１１０）。そして、ラッチ２３（１）〜２３（ｎ）は、取り込んだテストデータＴＤ1〜ＴＤnをセレクタブロック１２のセレクタ１２（１）〜１２（ｎ）に供給する。
【００４２】
ドライバテスタ３０は、ドライバ回路１０の出力端子１５（１）〜１５（ｎ）に接続されるブロックを、負荷ブロック３２からモニタブロック３１へと切り替える（ステップＳ１１１）。
【００４３】
また、ドライバテスタ３０は、ドライバ回路１０のセレクタブロック１２にデータセレクト信号ＤＳを供給し、ＤＡＣブロック１３に出力開始信号ＬＳを供給する（ステップＳ１１２）。この際、図５に示されるように、論理レベル“Ｈ”のデータセレクト信号ＤＳがドライバテスタ３０からセレクタブロック１２に供給される。また、論理レベル“Ｈ”の１パルスの出力開始信号ＬＳがドライバテスタ３０からＤＡＣブロック１３に供給される。
【００４４】
ドライバ回路１０のセレクタ１２（１）〜１２（ｎ）は、データセレクト信号ＤＳに応じて、ラッチブロック２３のラッチ２３（１）〜２３（ｎ）から供給されたテストデータＴＤ1〜ＴＤnをＤＡＣ１３（１）〜１３（ｎ）に供給する。ＤＡＣ１３（１）〜１３（ｎ）はテストデータＴＤ1〜ＴＤnをＤＡ変換して、アナログテストデータＴＡ1〜ＴＡnを生成する。ドライバアンプブロック１４のアンプ１４（１）〜１４（ｎ）は、夫々アナログテストデータＴＡ1〜ＴＡnを増幅してテスト電圧ＴＶ1〜ＴＶnを生成する（ステップＳ１１３）。
【００４５】
ドライバ回路１０は、出力端子１５（１）〜１５（ｎ）からテスト電圧ＴＶ1〜ＴＶnを出力する（ステップＳ１１４）。
【００４６】
ドライバテスタ３０のモニタブロック３１は、テスト電圧ＴＶ1〜ＴＶnをモニタに表示する（ステップＳ１１５）。これにより、図５のＴＶ出力期間にて示されるように、ＧＶ出力期間における階調電圧ＧＶ1〜ＧＶnよりも電圧レベルの低い電圧値を有する各チャネル（ＣＨ１〜ＣＨｎ）のテスト電圧ＴＶ1〜ＴＶnが、ドライバテスタ３０のモニタに表示される。モニタに表示されたテスト電圧ＴＶ1〜ＴＶnをテスト電圧の期待値と比較することにより、Ａ／Ｄ変換回路２２におけるＡＤ変換が正常に行われたか否かを判定することができる。
【００４７】
以上のように、本発明のドライバ回路１０によれば、Ａ／Ｄ変換回路２２が階調電圧ＧＶ1〜ＧＶnをＡＤ変換することにより生成されたテストデータＴＤ1〜ＴＤnが、ＤＡＣブロック１３におけるＤＡ変換及びドライバアンプブロック１４における増幅を経て、アナログデータであるテスト電圧ＴＶ1〜ＴＶnとしてドライバテスタ３０に出力され、モニタに表示される。すなわち、テストデータＴＤ1〜ＴＤnをアナログ値に変換したテスト電圧ＴＶ1〜ＴＶnが、各チャネルについてパラレルにドライバ３０に出力される。
【００４８】
従って、テストデータがテストデータ出力端子からシリアルデータとして出力されるのではなく、チャネル毎のテスト電圧が平行して（すなわち、パラレルに）表示されるため、各チャネルについて電圧値と期待値との比較を並行して行うことができる。よって、Ａ／Ｄ変換回路２２が正常に動作しているか否かを短時間で確認することが可能となる。
【００４９】
なお、本発明は上記実施形態に限定されない。例えば、上記実施例では、１０ビットの階調データＧＤ（Ｄ０〜Ｄ９）を用いられる例について説明したが、階調データＧＤのビット数はこれに限定されない。
【００５０】
また、上記実施例では、Ａ／Ｄ変換回路２２が階調電圧ＧＶ（ＧＶ1〜ＧＶn）をＡＤ変換してテストデータＴＤ1〜ＴＤnを生成し、ＤＡＣ１３（１）〜（ｎ）及びアンプ１４（１）〜（ｎ）がテストデータＴＤ1〜ＴＤnをＤＡ変換及び増幅することによりテスト電圧ＴＶ1〜ＴＶnを生成して、出力端子１５（１）〜（ｎ）から出力する例について説明した。しかし、これとは異なり、階調電圧ＧＶ（ＧＶ1〜ＧＶn）とドライバテスタ３０の負荷ブロック３２の接続により電圧レベルが低下した階調電圧（電圧低下階調電圧）との電位差に相当する電圧を、テスト電圧として生成及び出力する構成であっても良い。かかる構成によっても、当該電位差をアナログ値として各チャネルについてパラレルにモニタに表示することにより、Ａ／Ｄ変換回路の動作を短時間で確認することができる。
【００５１】
また、ドライバテスタ３０の構成は、上記実施例で示したものに限定されない。ドライバ回路１０の出力部１５から出力された電圧をモニタに表示する一方、ドライバ回路１０の出力に電流負荷を印加可能な構成を有していれば良い。
【符号の説明】
【００５２】
１０  ドライバ回路
１１  ラッチ回路
１２  セレクタブロック
１３  ＤＡＣブロック
１４  ドライバアンプブロック
１５  出力部
２１  セレクタ
２２  Ａ／Ｄ変換回路
２３  ラッチブロック
２４  テストデータ出力端子
３０  ドライバテスタ
３１  モニタブロック
３２  負荷ブロック
【図１】
2018004798.tif 000003
【図２】
2018004798.tif 000004
【図３】
2018004798.tif 000005
【図４】
2018004798.tif 000006
【図５】
2018004798.tif 000007