(57)【要約】【課題】容量形成部の角部付近における短絡不良が抑制された積層セラミックコンデンサ及びその製造方法を提供すること。【解決手段】積層セラミックコンデンサは、素体を具備する。上記素体は、第１の方向に積層された複数のセラミック層、及び上記複数のセラミック層の間に配置された複数の内部電極を有する容量形成部と、上記容量形成部を上記第１の方向から被覆するカバー部と、上記容量形成部を上記第１の方向と直交する第２の方向から被覆するサイドマージン部と、を有する。上記容量形成部は、上記カバー部に隣接する表層部を有し、上記表層部における上記内部電極の上記第２の方向の端部が上記カバー部側に湾曲している。【選択図】図４
2018098346.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向に積層された複数のセラミック層、及び前記複数のセラミック層の間に配置された複数の内部電極を有する容量形成部と、前記容量形成部を前記第１の方向から被覆するカバー部と、前記容量形成部を前記第１の方向と直交する第２の方向から被覆するサイドマージン部と、を有する素体を具備し、
前記容量形成部は、前記カバー部に隣接する表層部を有し、前記表層部における前記内部電極の前記第２の方向の端部が前記カバー部側に湾曲している
積層セラミックコンデンサ。
【請求項２】
請求項１に記載の積層セラミックコンデンサであって、
前記素体は、前記第１の方向を向いた主面を有し、
前記カバー部に隣接する前記内部電極では、前記端部において前記第２の方向の中央部よりも前記主面との間の前記第１の方向の距離が短い
積層セラミックコンデンサ。
【請求項３】
請求項１又は２に記載の積層セラミックコンデンサであって、
前記表層部における前記内部電極の前記端部が配置された部分の前記第１の方向の寸法は、５μｍより大きい
積層セラミックコンデンサ。
【請求項４】
第１の方向に積層された複数のセラミック層、及び前記複数のセラミック層の間に配置された複数の内部電極を有する容量形成部と、前記容量形成部を前記第１の方向から被覆するカバー部と、を有する未焼成の積層チップを作製し、
前記容量形成部に、前記内部電極の前記第１の方向と直交する第２の方向の端部が前記カバー部側に湾曲し、前記カバー部に隣接する表層部を形成し、
絶縁性セラミックスからなるサイドマージン部で、前記第２の方向から前記積層チップを覆う
積層セラミックコンデンサの製造方法。
【請求項５】
請求項４に記載の積層セラミックコンデンサの製造方法であって、
前記積層チップが絶縁性セラミックスを主成分とするサイドマージンシートを打ち抜くことにより、前記容量形成部に前記表層部を形成する
積層セラミックコンデンサの製造方法。
【請求項６】
請求項４に記載の積層セラミックコンデンサの製造方法であって、
前記サイドマージン部で、前記積層チップを覆う前に、前記積層チップを前記第２の方向から押圧することにより、前記容量形成部に前記表層部を形成する
積層セラミックコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサ及びその製造方法に関する。
【背景技術】
【０００２】
近年、スマートフォンや携帯電話等の電子機器に搭載される電子部品として、例えば、積層セラミックコンデンサが広く用いられている。
【０００３】
例えば、特許文献１には、複数のセラミック層、及び複数のセラミック層の間に配置された複数の内部電極を有する容量形成部と、セラミック層が積層されている積層方向から容量形成部を覆うカバー部と、当該積層方向に直交する方向から容量形成部を覆うサイドマージン部と、を有する積層セラミックコンデンサが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１９１１５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
積層セラミックコンデンサでは、種々の要因により、内部電極同士が導通することで短絡不良が発生し、コンデンサとしての機能が損なわれることがある。本願発明者は、このような短絡不良がカバー部とサイドマージン部が交わる容量形成部の角部付近において生じやすいことを見出した。
【０００６】
以上のような事情に鑑み、本発明の目的は、容量形成部の角部付近における短絡不良が抑制された積層セラミックコンデンサ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、素体を具備する。
上記素体は、第１の方向に積層された複数のセラミック層、及び上記複数のセラミック層の間に配置された複数の内部電極を有する容量形成部と、上記容量形成部を上記第１の方向から被覆するカバー部と、上記容量形成部を上記第１の方向と直交する第２の方向から被覆するサイドマージン部と、を有する。
上記容量形成部は、上記カバー部に隣接する表層部を有し、上記表層部における上記内部電極の上記第２の方向の端部が上記カバー部側に湾曲している。
【０００８】
この構成によれば、短絡不良が発生しやすい容量形成部の角部付近において、内部電極の端部間の間隔が良好に確保される。従って、容量形成部の角部付近での内部電極同士の導通が効果的に抑制され、積層セラミックコンデンサの短絡不良が抑制される。
【０００９】
上記素体は、上記第１の方向を向いた主面を有し、
上記カバー部に隣接する上記内部電極では、上記端部において上記第２の方向の中央部よりも上記主面との間の上記第１の方向の距離が短くてもよい。
【００１０】
これにより、カバー部に隣接する内部電極の端部がカバー部側に湾曲した構成となる。従って、内部電極の端部間の間隔が良好に確保される。
【００１１】
上記表層部における上記内部電極の上記端部が配置された部分の上記第１の方向の寸法は、５μｍより大きくてもよい。
【００１２】
これにより、内部電極間の間隔を良好に確保可能な内部電極の端部が、容量形成部の角部付近において広範囲に設けられる。従って、容量形成部の角部付近での短絡不良を確実に抑制することが可能となる。
【００１３】
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサの製造方法は、第１の方向に積層された複数のセラミック層、及び上記複数のセラミック層の間に配置された複数の内部電極を有する容量形成部と、上記容量形成部を上記第１の方向から被覆するカバー部と、を有する未焼成の積層チップが作製される。
上記容量形成部に、上記内部電極の上記第１の方向と直交する第２の方向の端部が上記カバー部側に湾曲し、上記カバー部に隣接する表層部が形成される。
絶縁性セラミックスからなるサイドマージン部で、上記第２の方向から上記積層チップが覆われる。
【００１４】
上記製造方法によれば、短絡不良が発生しやすい容量形成部の角部付近において、内部電極の端部間の間隔が良好に確保される。これにより、サイドマージン部、容量形成部及びカバー部の焼成時の収縮挙動がそれぞれ異なること等により、容量形成部の角部付近の内部電極の端部が変形したとしても、内部電極の端部同士の接触が抑制される。
【００１５】
上記積層チップが絶縁性セラミックスを主成分とするサイドマージンシートを打ち抜くことにより、上記容量形成部に上記表層部を形成してもよい。
【００１６】
上記サイドマージン部で、上記積層チップを覆う前に、上記積層チップを上記第２の方向から押圧することにより、上記容量形成部に上記表層部を形成してもよい。
【発明の効果】
【００１７】
容量形成部の角部付近における短絡不良が抑制された積層セラミックコンデンサ及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。
【図２】上記積層セラミックコンデンサの図１のＡ−Ａ'線に沿った断面図である。
【図３】上記積層セラミックコンデンサの図１のＢ−Ｂ'線に沿った断面図である。
【図４】上記積層セラミックコンデンサの図３の領域Ｐを拡大して示す模式図である。
【図５】上記積層セラミックコンデンサの製造方法を示すフローチャートである。
【図６】上記積層セラミックコンデンサの製造過程を示す平面図である。
【図７】上記積層セラミックコンデンサの製造過程を示す分解斜視図である。
【図８】上記積層セラミックコンデンサの製造過程を示す平面図である。
【図９】上記積層セラミックコンデンサの製造過程を示す斜視図である。
【図１０】上記積層セラミックコンデンサの製造過程を示す模式図である。
【図１１】上記積層セラミックコンデンサの製造過程を示す模式図である。
【図１２】上記積層セラミックコンデンサの製造過程を示す模式図である。
【図１３】上記積層セラミックコンデンサの製造過程を示す断面図である。
【図１４】本発明の変形例に係る積層セラミックコンデンサの製造過程を示す模式図である。
【図１５】上記積層セラミックコンデンサの製造過程を示す模式図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
【００２０】
［積層セラミックコンデンサ１０の全体構成］
図１〜３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ−Ｂ'線に沿った断面図である。
【００２１】
積層セラミックコンデンサ１０は、素体１１と、第１外部電極１４と、第２外部電極１５と、を具備する。
素体１１は、典型的には、Ｚ軸方向を向いた２つの主面Ｓ１，Ｓ２と、Ｙ軸方向を向いた２つの側面Ｓ３，Ｓ４と、を有する。素体１１の各面を接続する稜部は面取りされている。なお、素体１１の形状はこのような形状に限定されない。例えば、素体１１の各面は曲面であってもよく、素体１１は全体として丸みを帯びた形状であってもよい。
第１及び第２外部電極１４，１５は、素体１１のＸ軸方向両端面を覆い、Ｘ軸方向両端面に接続する４つの面に延出している。これにより、第１及び第２外部電極１４，１５のいずれにおいても、Ｘ−Ｚ平面に平行な断面及びＸ−Ｙ軸に平行な断面の形状がＵ字状となっている。
【００２２】
素体１１は、積層部１６と、サイドマージン部１７と、を有する。
積層部１６は、複数のセラミック層がＺ軸方向に積層された構成を有する。
【００２３】
積層部１６は、容量形成部１８と、カバー部１９と、を有する。
容量形成部１８は、複数の第１内部電極１２と、複数の第２内部電極１３と、を有する。第１及び第２内部電極１２，１３は、複数のセラミック層の間に、Ｚ軸方向に沿って交互に配置されている。第１内部電極１２は、第１外部電極１４に接続され、第２外部電極１５から絶縁されている。第２内部電極１３は、第２外部電極１５に接続され、第１外部電極１４から絶縁されている。
【００２４】
第１及び第２内部電極１２，１３は、それぞれ導電性材料からなり、積層セラミックコンデンサ１０の内部電極として機能する。当該導電性材料としては、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、又はこれらの合金を含む金属材料を用いることができ、典型的にはニッケル（Ｎｉ）を主成分とする金属材料が採用される。
【００２５】
容量形成部１８は、図２及び図３に示すように、カバー部１９に隣接する表層部１８ａと、表層部１８ａにＺ軸方向に隣接する中央部１８ｂと、から構成される。つまり、表層部１８ａは容量形成部１８のＺ軸方向両端部を構成し、中央部１８ｂは容量形成部１８のＺ軸方向中央部を構成する。
【００２６】
表層部１８ａは、図３に示すようにＺ軸方向からカバー部１９に被覆され、Ｙ軸方向からサイドマージン部１７に被覆される。中央部１８ｂは、同図に示すようにＺ軸方向から表層部１８ａに被覆され、Ｙ軸方向からサイドマージン部１７に被覆される。
【００２７】
ここで、本実施形態に係る積層セラミックコンデンサ１０では、図３に示すように、表層部１８ａにおける内部電極１２，１３のＹ軸方向の端部が、中央部１８ｂから離間する方向に湾曲している。
即ち、カバー部１９とサイドマージン部１７とが交わる容量形成部１８の角部付近における内部電極１２，１３のＹ軸方向の端部が、中央部１８ｂから離間する方向に湾曲している。これにより、容量形成部１８の角部付近における内部電極１２，１３のＹ軸方向の端部間の間隔が良好に確保され、この角部付近での短絡不良が抑制される。内部電極１２，１３の端部については後述する。
【００２８】
容量形成部１８は、セラミックスによって形成されている。容量形成部１８では、第１内部電極１２と第２内部電極１３との間の各セラミック層の容量を大きくするため、セラミック層を構成する材料として高誘電率の材料が用いられる。容量形成部１８では、例えば、チタン酸バリウム（ＢａＴｉＯ３）系材料の多結晶体、つまりバリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の多結晶体を用いることができる。
【００２９】
また、容量形成部１８は、チタン酸ストロンチウム（ＳｒＴｉＯ３）系、チタン酸カルシウム（ＣａＴｉＯ３）系、チタン酸マグネシウム（ＭｇＴｉＯ３）系、ジルコン酸カルシウム（ＣａＺｒＯ３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ３）系、ジルコン酸バリウム（ＢａＺｒＯ３）系又は酸化チタン（ＴｉＯ２）系材料等の多結晶体であってもよい。
【００３０】
カバー部１９は、容量形成部１８のＺ軸方向上下面をそれぞれ覆っている。カバー部１９には、第１及び第２内部電極１２，１３が設けられていない。
【００３１】
サイドマージン部１７は、図３に示すように、カバー部１９と一体的に形成され、容量形成部１８をＹ軸方向から覆っている。
【００３２】
このように、素体１１において、容量形成部１８の第１及び第２外部電極１４，１５が設けられたＸ軸方向両端面以外の面がサイドマージン部１７及びカバー部１９によって覆われている。サイドマージン部１７及びカバー部１９は、主に、容量形成部１８の周囲を保護し、第１及び第２内部電極１２，１３の絶縁性を確保する機能を有する。
【００３３】
サイドマージン部１７及びカバー部１９も、セラミックスによって形成されている。サイドマージン部１７及びカバー部１９を構成する材料は絶縁性セラミックスであり、容量形成部１８と共通の組成系のセラミックスを用いることにより素体１１における内部応力が抑制される。
【００３４】
サイドマージン部１７、カバー部１９及び容量形成部１８は、例えば、バリウム（Ｂａ）及びチタン（Ｔｉ）以外に、例えば、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、バナジウム（Ｖ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ケイ素（Ｓｉ）、ホウ素（Ｂ）、イットリウム（Ｙ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、リチウム（Ｌｉ）、カリウム（Ｋ）又はナトリウム（Ｎａ）等の金属元素を一種又は複数種更に含有してもよい。
【００３５】
上記の構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。
【００３６】
なお、本実施形態に係る積層セラミックコンデンサ１０は、積層部１６及びサイドマージン部１７を備えていればよく、その他の構成について適宜変更可能である。例えば、第１及び第２内部電極１２，１３の枚数は、積層セラミックコンデンサ１０に求められるサイズや性能に応じて、適宜決定可能である。
また、図２，３では、第１及び第２内部電極１２，１３の対向状態を見やすくするために、第１及び第２内部電極１２，１３の枚数をそれぞれ４枚に留めている。しかし、実際には、積層セラミックコンデンサ１０の容量を確保するために、より多くの第１及び第２内部電極１２，１３が設けられている。
【００３７】
図４は、図３に示した領域Ｐを拡大して示す模式図である。表層部１８ａに配置された内部電極１２，１３のＹ軸方向の端部は、図４に示すように、主面Ｓ１側のカバー部１９に向かって湾曲している。内部電極１２，１３のＹ軸方向の端部は、サイドマージン部１７に隣接している。
なお、積層セラミックコンデンサ１０では、主面Ｓ１とＺ軸方向反対側の主面Ｓ２側の表層部１８ａに配置された内部電極１２，１３のＹ軸方向の端部も、図４に示す構成と同様の構成を有する。
【００３８】
表層部１８ａにおける第１内部電極１２のＹ軸方向の端部と、第２内部電極１３のＹ軸方向の端部との間隔は、図４に示すように、サイドマージン部１７に向かって徐々に拡大し、表層部１８ａのＹ軸方向中央部付近の第１及び第２内部電極１２，１３間の距離よりも大きい。
【００３９】
特に、カバー部１９に隣接する第１内部電極１２では、Ｙ軸方向の端部においてＹ軸方向の中央部よりも主面Ｓ１との間のＺ軸方向の距離が短い。即ち、カバー部１９に隣接している第１内部電極１２のＹ軸方向の端部と主面Ｓ１との間の距離Ｄ１は、カバー部１９に隣接する第１内部電極１２のＹ軸方向中央部と主面Ｓ１との間の距離Ｄ２よりも短い。
【００４０】
これにより、カバー部１９に隣接する第１内部電極１２のＹ軸方向の端部と、この端部とセラミック層を介してＺ軸方向に対向する第２内部電極１３のＹ軸方向の端部との間隔Ｄ３が、表層部１８ａのＹ軸方向中央部付近の第１及び第２内部電極１２，１３間の平均距離よりも大きくなる。
従って、カバー部１９に隣接する第１内部電極１２のＹ軸方向の端部と、第２内部電極１３のＹ軸方向の端部との間隔が良好に確保される。
【００４１】
また、表層部１８ａにおいて、内部電極１２，１３のカバー部１９側に湾曲している端部が配置されている部分のＺ軸方向の寸法Ｄ４（カバー部１９に隣接する第１内部電極１２のＹ軸方向の端部と中央部１８ｂとの間の距離）は、５μｍより大きいことが好ましい。
これにより、第１内部電極１２と第２内部電極１３との間隔を良好に確保可能な第１及び第２内部電極１２，１３のＹ軸方向の端部が、容量形成部１８の角部付近において広範囲に設けられる。従って、容量形成部１８の角部付近での短絡不良を確実に抑制することが可能となる。
【００４２】
中央部１８ｂの内部電極１２，１３は、図４に示すように、サイドマージン部１７に向かってＹ軸方向に延び、第１内部電極１２と第２内部電極１３との間において一定の間隔が確保されている。
【００４３】
本実施形態では、表層部１８ａにおける第１及び第２内部電極１２，１３のＹ軸方向の端部が上記構成であることにより、容量形成部１８の角部付近において、第１及び第２内部電極１２，１３のＹ軸方向の端部間の間隔が良好に確保される。これにより、容量形成部１８の角部付近での内部電極１２，１３同士の導通が効果的に抑制され、積層セラミックコンデンサ１０の短絡不良が抑制される。
【００４４】
［積層セラミックコンデンサ１０の製造方法］
図５は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図６〜１３は積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図５に沿って、図６〜１３を適宜参照しながら説明する。
【００４５】
（ステップＳ０１：セラミックシート準備工程）
ステップＳ０１では、容量形成部１８を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１９を形成するための第３セラミックシート１０３と、を準備する。セラミックシート１０１，１０２，１０３は、絶縁性セラミックスを主成分とし、未焼成の誘電体グリーンシートとして構成される。セラミックシート１０１，１０２，１０３は、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
【００４６】
図６は、セラミックシート１０１，１０２，１０３の平面図である。この段階では、セラミックシート１０１，１０２，１０３は各積層セラミックコンデンサ１０ごとに切り分けられていない。図６には、各積層セラミックコンデンサ１０ごとに切り分ける際の切断線Ｌｘ，Ｌｙが示されている。切断線ＬｘはＸ軸に平行であり、切断線ＬｙはＹ軸に平行である。
【００４７】
図６に示すように、第１セラミックシート１０１には第１内部電極１２に対応する未焼成の第１内部電極１１２が形成され、第２セラミックシート１０２には第２内部電極１３に対応する未焼成の第２内部電極１１３が形成されている。なお、カバー部１９に対応する第３セラミックシート１０３には内部電極が形成されていない。
【００４８】
第１及び第２内部電極１１２，１１３は、例えば、ニッケル（Ｎｉ）を含む導電性ペーストを用いて形成することができる。導電性ペーストによる第１及び第２内部電極１１２，１１３の形成には、例えば、スクリーン印刷法やグラビア印刷法を用いることができる。
【００４９】
第１及び第２内部電極１１２，１１３は、切断線Ｌｙによって仕切られたＸ軸方向に隣接する２つの領域にわたって配置され、Ｙ軸方向に帯状に延びている。第１内部電極１１２と第２内部電極１１３とでは、切断線Ｌｙによって仕切られた領域１列ずつＸ軸方向にずらされている。つまり、第１内部電極１１２の中央を通る切断線Ｌｙが第２内部電極１１３の間の領域を通り、第２内部電極１１３の中央を通る切断線Ｌｙが第１内部電極１１２の間の領域を通っている。
【００５０】
（ステップＳ０２：積層工程）
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１，１０２，１０３を積層することにより積層シート１０４を作製する。
【００５１】
図７は、ステップＳ０２で得られる積層シート１０４の分解斜視図である。図７では、説明の便宜上、セラミックシート１０１，１０２，１０３を分解して示している。しかし、実際の積層シート１０４では、セラミックシート１０１，１０２，１０３が静水圧加圧や一軸加圧などにより圧着されて一体化される。これにより、高密度の積層シート１０４が得られる。
【００５２】
積層シート１０４では、容量形成部１８に対応する第１セラミックシート１０１及び第２セラミックシート１０２がＺ軸方向に交互に積層されている。
また、積層シート１０４では、交互に積層された第１及び第２セラミックシート１０１，１０２のＺ軸方向上下面にカバー部１９に対応する第３セラミックシート１０３が積層される。なお、図７に示す例では、第３セラミックシート１０３がそれぞれ３枚ずつ積層
されているが、第３セラミックシート１０３の枚数は適宜変更可能である。
【００５３】
（ステップＳ０３：切断工程）
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を回転刃や押し切り刃などによって切断することにより未焼成の積層チップ１１６を作製する。
【００５４】
図８は、ステップＳ０３の後の積層シート１０４の平面図である。積層シート１０４は、保持部材Ｃに固定された状態で、切断線Ｌｘ，Ｌｙに沿って切断される。これにより、積層シート１０４が個片化され、積層チップ１１６が得られる。このとき、保持部材Ｃは切断されておらず、各積層チップ１１６は保持部材Ｃによって接続されている。
【００５５】
図９は、ステップＳ０３で得られる積層チップ１１６の斜視図である。積層チップ１１６には、未焼成の容量形成部１１８及びカバー部１１９が形成されている。積層チップ１１６では、切断面であるＹ軸方向を向いた両側面Ｓ５，Ｓ６に未焼成の第１及び第２内部電極１１２，１１３が露出している。
【００５６】
（ステップＳ０４：サイドマージン部形成工程）
ステップＳ０４では、積層チップ１１６の側面Ｓ５，Ｓ６に未焼成のサイドマージン部１１７を設けることにより、未焼成の素体１１１を作製する。
【００５７】
ステップＳ０４では、積層チップ１１６の両側面Ｓ５，Ｓ６にサイドマージン部１１７を設けるために、テープなどの保持部材の貼り替えなどにより積層チップ１１６の向きが適宜変更される。
特に、ステップＳ０４では、ステップＳ０３における積層チップ１１６の切断面であるＹ軸方向を向いた両側面Ｓ５，Ｓ６にサイドマージン部１１７が設けられる。このため、ステップＳ０４では、予め保持部材Ｃから積層チップ１１６を剥がし、積層チップ１１６の向きを９０度回転させておくことが好ましい。
【００５８】
図１０〜図１２は、ステップＳ０４のプロセスを示す模式図であり、積層チップ１１６にサイドマージンシート１１７ｓが打ち抜かれる様子を示す図である。以下、ステップＳ０４のプロセスについて順を追って説明する。
【００５９】
先ず、サイドマージン部１１７を形成するためのサイドマージンシート１１７ｓが準備される。サイドマージンシート１１７ｓは、ステップＳ０１で準備されるセラミックシート１０１，１０２，１０３と同様に、絶縁性セラミックスを主成分とし、未焼成の誘電体グリーンシートとして構成される。
サイドマージンシート１１７ｓは、例えばロールコーターやドクターブレードが用いられることによりシート状に成形される。
【００６０】
次いで、図１０に示すように、平板状の弾性体４００の上にサイドマージンシート１１７ｓが配置される。そして、積層チップ１１６の側面Ｓ６とサイドマージンシート１１７ｓがＹ軸方向に対向するように、積層チップ１１６が配置される。ステップＳ０４では、積層チップ１１６の向きがテープ等の保持部材の貼り替え工程によって適宜変更されることにより、図１０に示すように、積層チップ１１６の側面Ｓ５がテープＴに保持されている。
【００６１】
続いて、積層チップ１１６をサイドマージンシート１１７ｓに向かってＹ軸方向に移動させることにより、積層チップ１１６の側面Ｓ６をサイドマージンシート１１７ｓに押し付ける。
【００６２】
この際、図１１に示すように、積層チップ１１６がサイドマージンシート１１７ｓと共に弾性体４００に食い込む。これに伴い、積層チップ１１６から弾性体４００に加わるＹ軸方向の押圧力によって、弾性体４００がＹ軸方向に隆起してサイドマージンシート１１７ｓを押し上げる。
これにより、弾性体４００からサイドマージンシート１１７ｓにせん断力が加わり、側面Ｓ６とＹ軸方向に対向するサイドマージンシート１１７ｓが切り離される。そして、このサイドマージンシート１１７ｓが側面Ｓ６に貼り付く。
【００６３】
ここで、ステップＳ０４では、サイドマージンシート１１７ｓが切り離される際に、サイドマージンシート１１７ｓがＺ軸方向に引き延ばされる。この際、弾性体４００は、積層チップ１１６を構成するセラミック層に含まれるバインダーのガラス転移温度以上、好ましくはガラス転移点よりも２０℃以上高温で保持されるように加熱されている。
これにより、側面Ｓ６とＹ軸方向に対向するサイドマージンシート１１７ｓがＺ軸方向に引き延ばされることによって発生するＺ軸方向の応力がカバー部１１９付近で集中的に開放され、カバー部１１９近傍の内部電極１１２，１１３のＹ軸方向の端部がカバー部１１９側に湾曲する。
【００６４】
この際、カバー部近傍の内部電極１１２，１１３のＹ軸方向の端部の湾曲量を制御する方法として、積層チップ１１６の側面Ｓ６をサイドマージンシート１１７ｓに押し付ける際に、カバー部１１９近傍のＹ軸方向の端部に加わる加圧力が非線形に変化するような制御を行ってもよい。
具体的には、積層チップ１１６の側面Ｓ６をサイドマージンシート１１７ｓに押し付けて、積層チップ１１６をＹ軸方向に引き上げる直前に、一気にカバー部１１９近傍のＹ軸方向の端部に加わる圧力が高まるような制御を行ってもよい。
このような、制御としては、例えば、積層チップ１１６の側面Ｓ６をサイドマージンシート１１７ｓに押し付けて、積層チップ１１６をＹ軸方向に引き上げる直前に、側面Ｓ６がサイドマージンシート１１７ｓを押し込む押し込み速度を上げる方法等が挙げられる。
【００６５】
次いで、積層チップ１１６が弾性体４００と離間するように積層チップ１１６をＹ軸方向に移動させると、図１２に示すように、側面Ｓ６に貼り付いたサイドマージンシート１１７ｓのみが弾性体４００と離間する。これにより、積層チップ１１６の側面Ｓ４にサイドマージン部１１７が形成される。
【００６６】
続いて、テープＴに保持されている積層チップ１１６を別のテープに保持させることにより、積層チップ１１６の側面Ｓ５を露出させ、側面Ｓ５とサイドマージンシート１１７ｓとをＹ軸方向に対向させる。そして、側面Ｓ６にサイドマージン部１１７を形成する上記工程と同様の工程を経て側面Ｓ５にもサイドマージン部１１７が形成され、側面Ｓ５側のカバー部１１９近傍の内部電極１１２，１１３のＹ軸方向の端部もカバー部１１９側に湾曲する。
これにより、積層チップ１１６の両側面Ｓ５，Ｓ６に、サイドマージン部１１７が形成された未焼成の素体１１１が得られる。
【００６７】
図１３は、ステップＳ０４によって得られる未焼成の素体１１１の断面図である。
未焼成の素体１１１は、側面Ｓ５，Ｓ６に露出している内部電極１１２，１１３のＹ軸方向の端部がサイドマージン部１１７に覆われ、内部電極１１２，１１３のＸ軸方向の端部がＸ軸方向端面に露出する。
【００６８】
また、ステップＳ０４では、素体１１１は側面Ｓ５，Ｓ６にサイドマージン部１１７が形成されることによって、図１３に示すように、容量形成部１１８に第１及び第２内部電極１１２，１１３のＹ軸方向の端部がカバー部１１９側に湾曲し、カバー部１１９に隣接する表層部１１８ａと、表層部１１８ａにＺ軸方向に隣接する中央部１１８ｂとが形成される。
【００６９】
（ステップＳ０５：焼成工程）
ステップＳ０５では、ステップＳ０４で得られた未焼成の素体１１１を焼成することにより、図１〜３に示す積層セラミックコンデンサ１０の素体１１を作製する。
つまり、ステップＳ０５により第１及び第２内部電極１１２，１１３が第１及び第２内部電極１２，１３になり、積層チップ１１６が積層部１６になり、サイドマージン部１１７がサイドマージン部１７になる。また、表層部１１８ａが表層部１８ａになり、中央部１１８ｂが中央部１８ｂになる。
【００７０】
ステップＳ０５における素体１１１の焼成温度は、積層チップ１１６及びサイドマージン部１１７の焼結温度に基づいて決定することができる。例えば、セラミックスとしてチタン酸バリウム（ＢａＴｉＯ３）系材料を用いる場合には、素体１１１の焼成温度は１０００〜１３００℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
【００７１】
ここで、本実施形態では、先のステップＳ０４により、カバー部１１９近傍の第１及び第２内部電極１１２，１１３のＹ軸方向の端部がカバー部１１９側に湾曲することで、容量形成部１１８の角部付近の第１内部電極１１２のＹ軸方向の端部と第２内部電極１１３のＹ軸方向の端部との間隔が良好に確保される。
【００７２】
これにより、素体１１１の焼成時において、サイドマージン部１１７、容量形成部１１８及びカバー部１１９の焼成時の収縮挙動がそれぞれ異なること等により、容量形成部１１８の角部付近の内部電極１１２，１１３のＹ軸方向の端部が中央部１１８ｂ側に変形したとしても、内部電極１１２，１１３のＹ軸方向の端部間の間隔が確保され、内部電極１１２，１１３のＹ軸方向の端部同士の接触が抑制される。
【００７３】
（ステップＳ０６：外部電極形成工程）
ステップＳ０６では、ステップＳ０５で得られた素体１１に第１及び第２外部電極１４，１５を形成することにより、図１〜３に示す積層セラミックコンデンサ１０を作製する。
【００７４】
ステップＳ０６では、まず、素体１１の一方のＸ軸方向端面を覆うように未焼成の電極材料を塗布し、素体１１の他方のＸ軸方向端面を覆うように未焼成の電極材料を塗布する。塗布された未焼成の電極材料を、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付け処理を行って、素体１１に下地膜を形成する。そして、素体１１に焼き付けられた下地膜の上に、中間膜及び表面膜を電解メッキなどのメッキ処理で形成して、第１及び第２外部電極１４，１５が完成する。
【００７５】
なお、上記のステップＳ０６における処理の一部を、ステップ０５の前に行ってもよい。例えば、ステップＳ０５の前に未焼成の素体１１１のＸ軸方向両端面に未焼成の電極材料を塗布し、ステップＳ０５において、未焼成の素体１１１を焼結させると同時に、未焼成の電極材料を焼き付けて第１及び第２外部電極１４，１５の下地膜を形成してもよい。
【００７６】
（変形例）
積層セラミックコンデンサ１０の製造方法は、上述の製造方法に限定されず、製造工程
の変更や追加等が適宜行われてもよい。
【００７７】
例えば、上記の製造方法では、積層チップ１１６の側面Ｓ５，Ｓ６にサイドマージン部１１７を形成することにより、容量形成部１１８に表層部１１８ａが形成される。しかし、容量形成部１１８に表層部１１８ａを形成する方法は上記の方法に限定されない。
【００７８】
本実施形態では、積層チップ１１６の側面Ｓ５，Ｓ６にサイドマージン部１１７を形成する前に、積層チップ１１６の側面Ｓ５，Ｓ６を押圧することにより、容量形成部１１８に表層部１１８ａを形成してもよい。図１４，１５は、本発明の変形例に係る積層セラミックコンデンサの製造過程を示す模式図である。以下、本発明に変形例に係る表層部１１８ａの形成方法について、図１４，１５を参照して説明する。
【００７９】
先ず、図１４に示すように、積層チップ１１６の側面Ｓ６と金属板ＭがＹ軸方向に対向するように、積層チップ１１６を配置する。この金属板Ｍは、積層チップ１１６を構成するセラミック層に含まれるバインダーのガラス転移温度以上、好ましくはガラス転移点よりも２０℃以上高温で保持されるように加熱されている。
【００８０】
続いて、積層チップ１１６を金属板Ｍに向かってＹ軸方向に移動させることにより、積層チップ１１６の側面Ｓ６を金属板Ｍに押し付ける。この際、積層チップ１１６の側面Ｓ６付近が軟化する。これにより、Ｚ軸方向に拘束されていないカバー部１１９付近がＺ軸方向に広がるように変形すると共に、カバー部１１９近傍の内部電極１１２，１１３のＹ軸方向の端部もカバー部１１９側に変形する。
【００８１】
次いで、側面Ｓ６を金属板Ｍに押し付ける上記工程と同様の行程を行うことにより、側面Ｓ５側のカバー部１１９近傍の内部電極１１２，１１３のＹ軸方向の端部もカバー部１１９側に湾曲させる。これにより、容量形成部１１８に表層部１１８ａが形成される。
【００８２】
また、本実施形態では、積層チップ１１６の側面Ｓ５，Ｓ６にサイドマージン部１１７を事後的に形成する場合に限られず、容量形成部１１８に表層部１１８ａを上記方法と異なる方法によっても形成可能である。
このような方法の一例としては、セラミックシート１０１，１０２の厚みを調整する方法が挙げられる。例えば、未焼成の素体１１１を作製した際に、カバー部１１９近傍の５〜１０層のセラミック層の厚みが素体１１１のＹ軸方向中央部からＹ軸方向両側面に向かって徐々に厚くなるように、セラミックシート１０１，１０２の厚みを調整する。
【００８３】
［その他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
【００８４】
例えば、積層セラミックコンデンサ１０では、容量形成部１８がＺ軸方向に複数に分割して設けられていてもよい。この場合、各容量形成部１８において第１及び第２内部電極１２，１３がＺ軸方向に沿って交互に配置されていればよく、容量形成部１８が切り替わる部分において第１内部電極１２又は第２内部電極１３が連続して配置されていてもよい。
【符号の説明】
【００８５】
１０…積層セラミックコンデンサ
１１…素体
１２…第１内部電極
１３…第２内部電極
１４…第１外部電極
１５…第２外部電極
１６…積層部
１７…サイドマージン部
１８…容量形成部
１８ａ…表層部
１８ｂ…中央部
１９…カバー部
１１１…未焼成の素体
１１６…未焼成の積層チップ
【図１】
2018098346.tif 000003
【図２】
2018098346.tif 000004
【図３】
2018098346.tif 000005
【図４】
2018098346.tif 000006
【図５】
2018098346.tif 000007
【図６】
2018098346.tif 000008
【図７】
2018098346.tif 000009
【図８】
2018098346.tif 000010
【図９】
2018098346.tif 000011
【図１０】
2018098346.tif 000012
【図１１】
2018098346.tif 000013
【図１２】
2018098346.tif 000014
【図１３】
2018098346.tif 000015
【図１４】
2018098346.tif 000016
【図１５】
2018098346.tif 000017