(57)【要約】【課題】良好な切断側面を有する積層セラミック電子部品の製造方法を提供すること。【解決手段】積層された複数のセラミックグリーンシートと、上記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、上記マザーブロックを互いに直交する第１方向の切断線及び第２方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ上記第１方向の切断線に沿う切断によって現れた切断側面に上記内部電極が露出した、複数のグリーンチップを得る工程と、上記切断側面に対して、砥粒を用いた研削処理を行う工程と、上記研削処理後の切断側面に生のセラミック保護層を形成することによって、生の部品本体を得る工程と、上記生の部品本体を焼成する工程と、を備えることを特徴とする積層セラミック電子部品の製造方法。【選択図】図９
2018098246.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数のセラミックグリーンシートと、前記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、
前記マザーブロックを互いに直交する第１方向の切断線及び第２方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ前記第１方向の切断線に沿う切断によって現れた切断側面に前記内部電極が露出した、複数のグリーンチップを得る工程と、
前記切断側面に対して、砥粒を用いた研削処理を行う工程と、
前記研削処理後の切断側面に生のセラミック保護層を形成することによって、生の部品本体を得る工程と、
前記生の部品本体を焼成する工程と、を備えることを特徴とする積層セラミック電子部品の製造方法。
【請求項２】
前記研削処理を行う工程の前に、行及び列方向に配列された複数の前記グリーンチップの互いの間隔を広げた状態で、複数の前記グリーンチップを転動させることによって、複数の前記グリーンチップの各々の前記切断側面を揃って開放面とする工程をさらに備え、
前記開放面とされた前記切断側面に対して前記研削処理を行う請求項１に記載の積層セラミック電子部品の製造方法。
【請求項３】
積層された複数のセラミックグリーンシートと、前記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、
前記マザーブロックを第１方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ前記第１方向の切断線に沿う切断によって現れた切断側面に前記内部電極が露出した、複数の棒状のグリーンブロック体を得る工程と、
前記切断側面に対して、砥粒を用いた研削処理を行う工程と、
前記研削処理後の切断側面に生のセラミック保護層を形成する工程と、
前記生のセラミック保護層が形成された前記棒状のグリーンブロック体を、前記第１方向に直交する第２方向の切断線に沿って切断することによって、複数の生の部品本体を得る工程と、
前記生の部品本体を焼成する工程と、を備えることを特徴とする積層セラミック電子部品の製造方法。
【請求項４】
前記研削処理を行う工程の前に、所定方向に配列された複数の前記棒状のグリーンブロック体の互いの間隔を広げた状態で、複数の前記棒状のグリーンブロック体を転動させることによって、複数の前記棒状のグリーンブロック体の各々の前記切断側面を揃って開放面とする工程をさらに備え、
前記開放面とされた前記切断側面に対して前記研削処理を行う請求項３に記載の積層セラミック電子部品の製造方法。
【請求項５】
前記研削処理は、遊離砥粒を用いた研磨処理である請求項１〜４のいずれか１項に記載の積層セラミック電子部品の製造方法。
【請求項６】
前記研削処理は、固定砥粒を用いた研磨処理である請求項１〜４のいずれか１項に記載の積層セラミック電子部品の製造方法。
【請求項７】
前記砥粒の平均粒子径は、１０ｎｍ以上、１０００ｎｍ以下である請求項１〜６のいずれか１項に記載の積層セラミック電子部品の製造方法。
【請求項８】
前記砥粒は、ダイヤモンド砥粒である請求項１〜７のいずれか１項に記載の積層セラミック電子部品の製造方法。
【請求項９】
前記研削処理を行う工程において、前記グリーンチップ又は前記棒状のグリーンブロック体にかかる圧力は、０．００１ＭＰａ以上、０．０１０ＭＰａ未満である請求項１〜８のいずれか１項に記載の積層セラミック電子部品の製造方法。
【請求項１０】
前記研削処理後の切断側面の表面粗さＲａは、５０ｎｍ以下である請求項１〜９のいずれか１項に記載の積層セラミック電子部品の製造方法。
【請求項１１】
前記生のセラミック保護層は、セラミック保護層用グリーンシートを貼り付けるか、又は、セラミック保護層用ペーストを塗布することにより形成され、
前記セラミック保護層用グリーンシート又は前記セラミック保護層用ペーストには、Ｍｇが実質的に含有されていない請求項１〜１０のいずれか１項に記載の積層セラミック電子部品の製造方法。
【請求項１２】
前記生のセラミック保護層は、セラミック保護層用ペーストを塗布することにより形成される請求項１〜１１のいずれか１項に記載の積層セラミック電子部品の製造方法。
【請求項１３】
前記マザーブロックを作製するためのセラミックグリーンシートの厚みは、１μｍ以下である請求項１〜１２のいずれか１項に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
積層セラミック電子部品の一例として、積層セラミックコンデンサが挙げられる。積層セラミックコンデンサを製造するためには、例えば、内部電極が形成されたセラミックグリーンシートを積層し、得られた生の部品本体を焼成した後、焼結した部品本体の相対向する端面に外部電極を形成する。これによって、両側の端面に引き出された内部電極が外部電極と電気的に接続された積層セラミックコンデンサが得られる。
【０００３】
近年、電子部品の小型化及び高機能化に伴い、積層セラミックコンデンサには、小型化及び高容量化が求められている。積層セラミックコンデンサの小型化及び高容量化を実現するためには、セラミックグリーンシート上を占有する内部電極の有効面積、つまり、互いに対向する内部電極の面積を大きくすることが有効である。
【０００４】
例えば、特許文献１には、積層された複数のセラミックグリーンシートと、上記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、上記マザーブロックを互いに直交する第１方向の切断線および第２方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ上記第１方向の切断線に沿う切断によって現れた切断側面に上記内部電極が露出した状態にある、複数のグリーンチップを得る工程と、上記切断側面にセラミックペーストを塗布して、生のセラミック保護層を形成することによって、生の部品本体を得る工程と、上記生の部品本体を焼成する工程とを備える積層セラミック電子部品の製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５６７８９０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の方法では、側面に内部電極が露出するようにマザーブロックを切断することによって、互いに対向する内部電極の面積を大きくしている。しかし、マザーブロックの切断にはダイシング等の方法が用いられており、切断時の応力によって内部電極が垂れてしまうため、内部電極間の距離が短くなるほど、内部電極が層間をまたがって接触する箇所（以下、短絡箇所ともいう）が切断側面に発生しやすくなる。さらに、切断時の応力によって、切断側面が粗くなりやすい。このような状態でチップ部品を作製すると、脱脂後の段階でのショート不良率が増加してしまう。以上より、高容量の積層セラミックコンデンサを製造する方法において、良好な切断側面を得ることは困難であった。
【０００７】
なお、上記の問題は、積層セラミックコンデンサを製造する場合に限らず、積層セラミックコンデンサ以外の積層セラミック電子部品を製造する場合に共通する問題である。
【０００８】
本発明は上記の問題を解決するためになされたものであり、良好な切断側面を有する積層セラミック電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の積層セラミック電子部品の製造方法は、第１の態様において、積層された複数のセラミックグリーンシートと、上記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、上記マザーブロックを互いに直交する第１方向の切断線及び第２方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ上記第１方向の切断線に沿う切断によって現れた切断側面に上記内部電極が露出した、複数のグリーンチップを得る工程と、上記切断側面に対して、砥粒を用いた研削処理を行う工程と、上記研削処理後の切断側面に生のセラミック保護層を形成することによって、生の部品本体を得る工程と、上記生の部品本体を焼成する工程と、を備えることを特徴とする。
【００１０】
本発明の第１の態様では、内部電極が露出しているグリーンチップの切断側面に対して、砥粒を用いた研削処理を行うことにより、切断時に発生した内部電極の垂れを除去することができるため、短絡箇所の発生を防止することができる。その結果、良好な切断側面を得ることができる。
【００１１】
本発明の積層セラミック電子部品の製造方法は、第１の態様において、上記研削処理を行う工程の前に、行及び列方向に配列された複数の上記グリーンチップの互いの間隔を広げた状態で、複数の上記グリーンチップを転動させることによって、複数の上記グリーンチップの各々の上記切断側面を揃って開放面とする工程をさらに備え、上記開放面とされた上記切断側面に対して上記研削処理を行うことが好ましい。この場合、切断側面に対する研削処理、及び、セラミック保護層の形成を効率的に行うことができる。
【００１２】
本発明の積層セラミック電子部品の製造方法は、第２の態様において、積層された複数のセラミックグリーンシートと、上記セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックを作製する工程と、上記マザーブロックを第１方向の切断線に沿って切断することによって、生の状態にある複数のセラミック層と複数の内部電極とをもって構成された積層構造を有し、かつ上記第１方向の切断線に沿う切断によって現れた切断側面に上記内部電極が露出した、複数の棒状のグリーンブロック体を得る工程と、上記切断側面に対して、砥粒を用いた研削処理を行う工程と、上記研削処理後の切断側面に生のセラミック保護層を形成する工程と、上記生のセラミック保護層が形成された上記棒状のグリーンブロック体を、上記第１方向に直交する第２方向の切断線に沿って切断することによって、複数の生の部品本体を得る工程と、上記生の部品本体を焼成する工程と、を備えることを特徴とする。
【００１３】
本発明の第２の態様では、内部電極が露出している棒状のグリーンブロック体の切断側面に対して、砥粒を用いた研削処理を行うことにより、切断時に発生した内部電極の垂れを除去することができるため、短絡箇所の発生を防止することができる。その結果、良好な切断側面を得ることができる。
【００１４】
本発明の積層セラミック電子部品の製造方法は、第２の態様において、上記研削処理を行う工程の前に、所定方向に配列された複数の上記棒状のグリーンブロック体の互いの間隔を広げた状態で、複数の上記棒状のグリーンブロック体を転動させることによって、複数の上記棒状のグリーンブロック体の各々の上記切断側面を揃って開放面とする工程をさらに備え、上記開放面とされた上記切断側面に対して上記研削処理を行うことが好ましい。この場合、切断側面に対する研削処理、及び、セラミック保護層の形成を効率的に行うことができる。
【００１５】
以下、本発明の第１の態様及び第２の態様を特に区別しない場合、単に「本発明の積層セラミック電子部品の製造方法」という。
【００１６】
本発明の積層セラミック電子部品の製造方法において、上記研削処理は、遊離砥粒を用いた研磨処理であることが好ましい。遊離砥粒を用いた研磨処理では、研磨屑の排出性が良好であるため、内部電極の垂れを効率的に除去することができる。また、常温の遊離砥粒スラリーを定期的に供給することにより、処理時の発熱を抑えることができる。さらに、微細な砥粒を用いることにより、切断側面の表面を平滑にすることができる。
【００１７】
本発明の積層セラミック電子部品の製造方法において、上記研削処理は、固定砥粒を用いた研磨処理でもよい。固定砥粒を用いた研磨処理によっても、内部電極の垂れを除去することができる。
【００１８】
本発明の積層セラミック電子部品の製造方法において、上記砥粒の平均粒子径は、１０ｎｍ以上、１０００ｎｍ以下であることが好ましい。微細な砥粒を用いることにより、研削時の抵抗を低くすることができるため、内部電極の垂れを効率的に除去することができる。
【００１９】
本発明の積層セラミック電子部品の製造方法において、上記砥粒は、ダイヤモンド砥粒であることが好ましい。ダイヤモンド砥粒は洗浄性に優れ、焼成雰囲気に与える影響も少ないため、焼成時における過度な粒成長を抑制し、適切な品位の積層セラミック電子部品を製造することができる。
【００２０】
本発明の積層セラミック電子部品の製造方法では、上記研削処理を行う工程において、上記グリーンチップ又は上記棒状のグリーンブロック体にかかる圧力は、０．００１ＭＰａ以上、０．０１０ＭＰａ未満であることが好ましい。研削処理を行う際の圧力を制御することにより、内部電極の垂れを効率的に除去することができる。
【００２１】
本発明の積層セラミック電子部品の製造方法において、上記研削処理後の切断側面の表面粗さＲａは、５０ｎｍ以下であることが好ましい。切断側面の表面粗さを小さくすることにより、ショート不良率を低減させることができる。
【００２２】
本発明の積層セラミック電子部品の製造方法において、上記生のセラミック保護層は、セラミック保護層用グリーンシートを貼り付けるか、又は、セラミック保護層用ペーストを塗布することにより形成され、上記セラミック保護層用グリーンシート又は上記セラミック保護層用ペーストには、Ｍｇが実質的に含有されていないことが好ましい。これまでに、Ｍｇを含有するセラミック保護層用グリーンシート又はセラミック保護層用ペーストを用いて生のセラミック保護層を形成することによって、内部電極の端部に異相を形成してショート不良率を低減させる方法が知られている。これに対し、本発明の積層セラミック電子部品の製造方法では、セラミック保護層用グリーンシート又はセラミック保護層用ペーストにＭｇが実質的に含有されていなくても、ショート不良率を低減させることができる。
【００２３】
本発明の積層セラミック電子部品の製造方法において、上記生のセラミック保護層は、セラミック保護層用ペーストを塗布することにより形成されることが好ましい。セラミック保護層用グリーンシートを貼り付ける方法に比べて、セラミック保護層用ペーストを塗布する方法の方が、生のセラミック保護層を形成する際にグリーンチップ又は棒状のグリーンブロック体に与えるダメージが少ない。したがって、ショート不良率をさらに低減させることができる。
【００２４】
本発明の積層セラミック電子部品の製造方法において、上記マザーブロックを作製するためのセラミックグリーンシートの厚みは、１μｍ以下であることが好ましい。本発明の積層セラミック電子部品の製造方法においては、内部電極の垂れを除去しているため、セラミックグリーンシートが薄い、つまり内部電極間の距離が短い場合であっても、短絡箇所の発生を防止することができる。
【発明の効果】
【００２５】
本発明によれば、良好な切断側面を有する積層セラミック電子部品の製造方法を提供することができる。
【図面の簡単な説明】
【００２６】
【図１】図１は、本発明の積層セラミック電子部品の製造方法によって得られる積層セラミックコンデンサの一例を模式的に示す斜視図である。
【図２】図２は、図１に示す積層セラミックコンデンサを構成する部品本体の一例を模式的に示す斜視図である。
【図３】図３は、図２に示す部品本体を作製するために準備されるグリーンチップの一例を模式的に示す斜視図である。
【図４】図４は、図３に示すグリーンチップを作製するために準備される内部電極パターンが形成されたセラミックグリーンシートの一例を模式的に示す平面図である。
【図５】図５（ａ）は、図４に示すセラミックグリーンシートを積層する工程を説明するための斜視図であり、図５（ｂ）及び図５（ｃ）は、図４に示すセラミックグリーンシートを積層する工程を説明するための平面図である。
【図６】図６は、マザーブロックを切断する工程を説明するための斜視図である。
【図７】図７は、行及び列方向に配列された複数のグリーンチップの互いの間隔を広げた状態を示す斜視図である。
【図８】図８（ａ）及び図８（ｂ）は、グリーンチップを転動させる工程を説明するための斜視図である。
【図９】図９（ａ）及び図９（ｂ）は、研削処理を行う工程を説明するための図である。
【図１０】図１０は、生のセラミック保護層を形成する工程を説明するための図である。
【図１１】図１１（ａ）は、比較例１の積層セラミックコンデンサの切断側面におけるＮｉ元素マッピング像であり、図１１（ｂ）は、実施例１の積層セラミックコンデンサの切断側面におけるＮｉ元素マッピング像である。
【発明を実施するための形態】
【００２７】
以下、本発明の積層セラミック電子部品の製造方法について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
【００２８】
本発明の積層セラミック電子部品の製造方法の一実施形態として、積層セラミックコンデンサの製造方法を例にとって説明する。なお、本発明の製造方法は、積層セラミックコンデンサ以外の積層セラミック電子部品にも適用することができる。
【００２９】
まず、本発明の積層セラミック電子部品の製造方法によって得られる積層セラミックコンデンサについて説明する。
図１は、本発明の積層セラミック電子部品の製造方法によって得られる積層セラミックコンデンサの一例を模式的に示す斜視図である。図２は、図１に示す積層セラミックコンデンサを構成する部品本体の一例を模式的に示す斜視図である。
【００３０】
図１に示す積層セラミックコンデンサ１１は、部品本体１２を備えている。図２に示すように、部品本体１２は、直方体状又は略直方体状をなしており、互いに対向する１対の主面１３及び１４と、互いに対向する１対の側面１５及び１６と、互いに対向する１対の端面１７及び１８とを有している。
【００３１】
図３は、図２に示す部品本体を作製するために準備されるグリーンチップの一例を模式的に示す斜視図である。
後述するように、図２に示す部品本体１２は、図３に示すグリーンチップ１９の互いに対向する１対の側面（以下、切断側面という）２０及び２１上に、生のセラミック保護層２２及び２３をそれぞれ形成したものを焼成することにより得られる。以後の説明において、焼成後の部品本体１２におけるグリーンチップ１９に由来する部分を積層部２４と呼ぶことにする。
【００３２】
図２及び図３に示すように、部品本体１２における積層部２４は、主面１３及び１４の方向に延びかつ主面１３及び１４に直交する方向に積層された複数のセラミック層２５と、セラミック層２５間の界面に沿って形成された複数対の内部電極２６及び２７とをもって構成された積層構造を有している。部品本体１２は、その側面１５及び１６をそれぞれ与えるように積層部２４の切断側面２０及び２１上に配置される１対のセラミック保護層２２及び２３を有している。セラミック保護層２２及び２３の厚みは、互いに同じであることが好ましい。
【００３３】
なお、図１及び図２においては、説明の便宜のために、積層部２４とセラミック保護層２２及び２３の各々との境界が明瞭に図示されているが、このような境界は明瞭に現れなくてもよい。
【００３４】
図２及び図３に示すように、内部電極２６と内部電極２７とは、セラミック層２５を介して互いに対向する。内部電極２６と内部電極２７とが対向することによって、電気的特性が発現する。すなわち、図１に示す積層セラミックコンデンサ１１においては、静電容量が形成される。
【００３５】
内部電極２６は、部品本体１２の端面１７に露出する露出端を持ち、内部電極２７は、部品本体１２の端面１８に露出する露出端を持っている。一方、上述したセラミック保護層２２及び２３が配置されているため、内部電極２６及び２７は、部品本体１２の側面１５及び１６には露出しない。
【００３６】
図１に示すように、積層セラミックコンデンサ１１は、さらに、内部電極２６及び２７の各々の露出端にそれぞれ電気的に接続されるように、部品本体１２の少なくとも１対の端面１７及び１８上にそれぞれ形成された、外部電極２８及び２９を備えている。
【００３７】
外部電極２８及び２９は、部品本体１２の少なくとも１対の端面１７及び１８上にそれぞれ形成されており、図１では、主面１３及び１４並びに側面１５及び１６の各一部にまで回り込んだ部分を有している。
【００３８】
内部電極を構成する導電材料としては、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等を用いることができる。
【００３９】
セラミック層及びセラミック保護層を構成するセラミック材料としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３等を主成分とする誘電体セラミックを用いることができる。
【００４０】
セラミック保護層を構成するセラミック材料は、セラミック層を構成するセラミック材料と少なくとも主成分が同じであることが好ましい。この場合、同じ組成のセラミック材料がセラミック層とセラミック保護層との双方に用いられることが特に好ましい。
【００４１】
上述のとおり、本発明の製造方法は、積層セラミックコンデンサ以外の積層セラミック電子部品にも適用することができる。例えば、積層セラミック電子部品が圧電部品の場合には、ＰＺＴ系セラミック等の圧電体セラミック、サーミスタの場合には、スピネル系セラミック等の半導体セラミックが用いられる。
【００４２】
外部電極は、下地層と下地層上に形成されるめっき層とで構成されることが好ましい。下地層を構成する導電材料としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等を用いることができる。下地層は、導電性ペーストを未焼成の部品本体上に塗布して部品本体と同時焼成するコファイア法を適用することによって形成されてもよく、導電性ペーストを焼成後の部品本体上に塗布して焼き付けるポストファイア法を適用することによって形成されてもよい。あるいは、下地層は、直接めっきにより形成されてもよく、熱硬化性樹脂を含む導電性樹脂を硬化させることにより形成されてもよい。
【００４３】
下地層上に形成されるめっき層は、Ｎｉめっき、及び、その上のＳｎめっきの２層構造であることが好ましい。
【００４４】
次に、本発明の積層セラミック電子部品の製造方法の一例として、図１に示す積層セラミックコンデンサ１１の製造方法について説明する。
【００４５】
まず、セラミック層となるべきセラミックグリーンシートが準備される。セラミックグリーンシートは、例えば、キャリアフィルム上で、ダイコータ、グラビアコータ、マイクログラビアコータ等を用いて成形される。
【００４６】
セラミックグリーンシートの厚みは、通常３μｍ以下であり、１μｍ以下であることが好ましく、０．６μｍ以下であることがより好ましい。
【００４７】
次に、セラミックグリーンシート上に、所定のパターンをもって導電性ペーストが印刷される。
【００４８】
図４は、図３に示すグリーンチップを作製するために準備される内部電極パターンが形成されたセラミックグリーンシートの一例を模式的に示す平面図である。
図４に示すように、セラミック層２５となるべきセラミックグリーンシート３１上に、所定のパターンをもって導電性ペーストが印刷されることによって、内部電極２６及び２７の各々となるべき内部電極パターン３２が形成される。具体的には、セラミックグリーンシート３１上に、帯状の内部電極パターン３２が複数列形成される。
【００４９】
内部電極パターンの厚みは特に限定されないが、１．５μｍ以下であることが好ましい。
【００５０】
その後、内部電極パターンが形成されたセラミックグリーンシートをずらしながら所定枚数積層し、その上下に内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層する積層工程が行われる。
【００５１】
図５（ａ）は、図４に示すセラミックグリーンシートを積層する工程を説明するための斜視図である。
図５（ａ）に示すように、内部電極パターン３２が形成されたセラミックグリーンシート３１を、幅方向に沿って所定間隔、すなわち内部電極パターン３２の幅方向寸法の半分ずつずらしながら所定枚数積層する。さらに、その上下に内部電極パターンが印刷されていないセラミックグリーンシートを所定枚数積層する。
【００５２】
図５（ｂ）及び図５（ｃ）は、図４に示すセラミックグリーンシートを積層する工程を説明するための平面図である。図５（ｂ）及び図５（ｃ）は、それぞれ１層目及び２層目のセラミックグリーンシートが拡大して示されている。
図５（ｂ）及び図５（ｃ）には、帯状の内部電極パターン３２が延びる方向と直交する幅方向（図５（ｂ）及び図５（ｃ）における上下方向）の切断線３３、及び、これに対して直交する長手方向（図５（ｂ）及び図５（ｃ）における左右方向）の切断線３４の各一部が示されている。帯状の内部電極パターン３２は、２つ分の内部電極２６及び２７が各々の引出し部同士で連結されたものが、長手方向に沿って連なった形状を有している。図５（ｂ）及び図５（ｃ）では、切断線３３及び３４が共通して示されている。
【００５３】
積層工程の結果、積層された複数のセラミックグリーンシートと、セラミックグリーンシート間の複数の界面に沿ってそれぞれ配置された内部電極パターンとを含む、マザーブロックが得られる。得られたマザーブロックは、静水圧プレス等の手段により積層方向にプレスされる。
【００５４】
プレスされたマザーブロックを互いに直交する第１方向の切断線及び第２方向の切断線に沿って切断することによって、複数のグリーンチップが得られる。この切断には、例えば、ダイシング、押切り、レーザカット等の方法が適用される。
【００５５】
図６は、マザーブロックを切断する工程を説明するための斜視図である。
図６において、マザーブロック３５は、互いに直交する第１方向の切断線３３及び第２方向の切断線３４に沿って切断され、行及び列方向に配列された複数のグリーンチップ１９が得られる。図６では、マザーブロック３５の内部に位置する最上の内部電極パターン３２が破線で示されている。なお、図６では、１個のマザーブロック３５から６個のグリーンチップ１９が取り出されているが、実際には、より多数のグリーンチップ１９が取り出される。
【００５６】
図３に示したように、各グリーンチップ１９は、生の状態にある複数のセラミック層２５と複数の内部電極２６及び２７とをもって構成された積層構造を有している。グリーンチップ１９の切断側面２０及び２１は、第１方向の切断線３３に沿う切断によって現れた面であり、切断端面３６及び３７は第２方向の切断線３４の切断によって現れた面である。切断側面２０及び２１には、内部電極２６及び２７のすべてが露出している。また、一方の切断端面３６には、内部電極２６のみが露出し、他方の切断端面３７には、内部電極２７のみが露出している。
【００５７】
なお、図６に示すように、複数のグリーンチップ１９が行及び列方向に配列されるように、マザーブロック３５が拡張性のある粘着シート３８上に貼り付けられた状態で切断されることが好ましい。この場合、図示しないエキスパンド装置によって、粘着シート３８を拡張することができる。
【００５８】
図７は、行及び列方向に配列された複数のグリーンチップの互いの間隔を広げた状態を示す斜視図である。
図６に示す粘着シート３８を拡張することによって、図７に示すように、行及び列方向に配列された複数のグリーンチップ１９は、互いの間隔を広げた状態とされる。
【００５９】
続いて、複数のグリーンチップを転動させることによって、複数のグリーンチップの各々の切断側面を揃って開放面とする転動工程が行われることが好ましい。
【００６０】
図８（ａ）及び図８（ｂ）は、グリーンチップを転動させる工程を説明するための斜視図である。
図８（ａ）に示すグリーンチップ１９を９０度回転させることによって、図８（ｂ）に示すように、切断側面２０が上方へ向いた開放面とすることができる。
【００６１】
切断側面に対して、砥粒を用いた研削処理が行われる。上述の転動工程を行う場合、転動工程により上方へ向いた切断側面に対して研削処理が行われることが好ましい。
【００６２】
研削処理は、マザーブロックを切断した後、生のセラミック保護層を形成する前であれば、どの段階で行われてもよい。そのため、例えば、転動工程の前の切断側面に対して研削処理が行われてもよいし、転動工程を行わず、切断により得られる切断側面に対して研削処理が行われてもよい。
【００６３】
図９（ａ）及び図９（ｂ）は、研削処理を行う工程を説明するための図である。図９（ａ）及び図９（ｂ）は、グリーンチップの端面方向から示した切断側面付近の拡大図である。
図９（ａ）に示すように、切断側面２０には、切断時の応力によって内部電極２６の垂れ２６Ａが存在する。切断側面２０に対して、図９（ａ）に示す研削線Ｘ−Ｘの位置まで研削処理を行うことによって、図９（ｂ）に示すように、内部電極２６の垂れ２６Ａを除去することができる。
【００６４】
研削処理としては、例えば、固定砥粒を用いた研削処理（ダイシング、グラインディング等）、固定砥粒を用いた研磨処理（ドライポリッシュ、テープ研磨等）、遊離砥粒を用いた研磨処理（ラッピング、ポリッシング等）等が挙げられる。これらの処理を組み合わせてもよい。なお、ダイシングによる研削処理は、マザーブロックに対して２回のダイシングを実施ことにより行うことができ、１回目のダイシングを切断処理、２回目のダイシングを研削処理として区別する。この場合、２回目のダイシングに使用する砥粒の平均粒子径を１回目のダイシングに使用する砥粒の平均粒子径よりも小さくすることが好ましい。
【００６５】
短絡箇所の発生を防止する観点からは、固定砥粒を用いた研磨処理、又は、遊離砥粒を用いた研磨処理が好ましく、切断側面の表面を平滑にする観点も考慮すると、遊離砥粒を用いた研磨処理がより好ましい。固定砥粒を用いた研磨処理としては、テープ研磨が好ましい。遊離砥粒を用いた研磨処理としては、ポリッシングが好ましい。この場合、ポリッシングのみを行ってもよいし、前処理としてラッピングを行った後にポリッシングを行ってもよい。なお、ラッピングとポリッシングとでは砥粒の大きさが異なり、ポリッシングよりも大きな砥粒を用いた研磨処理をラッピングと呼ぶことにする。
【００６６】
砥粒を用いた研削処理において、砥粒の平均粒子径は、１０ｎｍ以上であることが好ましく、５０ｎｍ以上であることがより好ましく、１００ｎｍ以上であることがさらに好ましい。また、砥粒の平均粒子径は、１０００ｎｍ以下であることが好ましい。特に、ポリッシング等の研磨処理を行う場合には、砥粒の平均粒子径は、８００ｎｍ以下であることがより好ましく、５００ｎｍ以下であることがさらに好ましい。微細な砥粒を用いることにより、研削時の抵抗を低くすることができるため、内部電極の垂れを効率的に除去することができる。
【００６７】
砥粒を用いた研削処理において、砥粒の材質は特に限定されないが、ダイヤモンド砥粒が好ましい。ダイヤモンド砥粒は洗浄性に優れ、焼成雰囲気に与える影響も少ないため、焼成時における過度な粒成長を抑制し、適切な品位の積層セラミック電子部品を製造することができる。
【００６８】
砥粒を用いた研削処理において、グリーンチップにかかる圧力は、０．００１ＭＰａ以上であることが好ましい。特に、ポリッシング等の研磨処理を行う場合には、グリーンチップにかかる圧力は、０．００５ＭＰａ以上であることがより好ましい。また、グリーンチップにかかる圧力は、０．０１０ＭＰａ未満であることが好ましく、０．００８ＭＰａ未満であることがより好ましい。研削処理を行う際の圧力を制御することにより、内部電極の垂れを効率的に除去することができる。
【００６９】
研削処理後の切断側面の表面粗さＲａは、５０ｎｍ以下であることが好ましく、２０ｎｍ以下であることがより好ましい。切断側面の表面粗さを小さくすることにより、ショート不良率を低減させることができる。
なお、表面粗さＲａは、光干渉式表面粗さ計（ＺＹＧＯ社製  ＮｅｗＶｉｅｗ）を用いて測定することができる。
【００７０】
研削処理後、切断側面に生のセラミック保護層が形成される。生のセラミック保護層は、例えば、セラミック保護層用グリーンシートを貼り付けるか、又は、セラミック保護層用ペーストを塗布することにより形成される。
【００７１】
図１０は、生のセラミック保護層を形成する工程を説明するための図である。
図１０に示すように、研削処理後の切断側面２０にセラミック保護層用グリーンシートを貼り付けるか、又は、セラミック保護層用ペーストを塗布することによって、生のセラミック保護層２２を形成することができる。
【００７２】
セラミック保護層用グリーンシート又はセラミック保護層用ペーストには、マザーブロックを作製するためのセラミックグリーンシートと同じセラミック原料が主成分として含有されていることが好ましい。
【００７３】
また、セラミック保護層用グリーンシート又はセラミック保護層用ペーストには、Ｍｇが実質的に含有されていないことが好ましい。
【００７４】
生のセラミック保護層を形成した後、必要に応じて、乾燥工程が行われる。乾燥工程では、生のセラミック保護層２２が形成されたグリーンチップ１９が、例えば、１２０℃に設定されたオーブンに５分間入れられる。
【００７５】
次に、図８を参照して説明した工程と同様の転動工程が行われることが好ましい。すなわち、複数のグリーンチップを転動させることによって、複数のグリーンチップの各々の切断側面を揃って開放面とする転動工程が行われることが好ましい。この場合、グリーンチップを１８０度回転させることによって、反対側の切断側面が上方へ向いた開放面とすることができる。
【００７６】
反対側の切断側面に対しても、上記と同様に、砥粒を用いた研削処理を行い、生のセラミック保護層を形成すればよい。研削処理の条件は同じでもよいし、異なっていてもよい。また、生のセラミック保護層を形成した後、必要に応じて、乾燥工程が行われる。以上により、生の部品本体が得られる。
【００７７】
得られた生の部品本体が焼成される。焼成温度は、生の部品本体に含まれるセラミック材料や金属材料にもよるが、例えば９００℃以上、１３００℃以下の範囲である。
【００７８】
焼成後の部品本体の両端面１７及び１８に導電性ペーストを塗布し、焼き付け、さらに、必要に応じて、めっきが施されることによって、外部電極２８及び２９が形成される。なお、導電性ペーストの塗布は、生の部品本体に対して実施されてもよく、生の部品本体の焼成時に、導電性ペーストの焼付けを同時に行なうようにしてもよい。
【００７９】
このようにして、図１に示す積層セラミックコンデンサ１１が製造される。
【００８０】
上述した実施形態では、マザーブロックを第１方向の切断線及び第２方向の切断線に切断して複数のグリーンチップを得てから、切断側面に対して研削処理を行い、生のセラミック保護層を形成していたが、以下のように変更することも可能である。
【００８１】
すなわち、マザーブロックを第１方向の切断線のみに沿って切断することによって、第１方向の切断線に沿う切断によって現れた切断側面に内部電極が露出した、複数の棒状のグリーンブロック体を得てから、切断側面に対して研削処理を行い、生のセラミック保護層を形成した後、第２方向の切断線に切断して複数の生の部品本体を得て、その後、生の部品本体を焼成してもよい。焼成後は、前述の実施形態と同様の工程を行うことによって、積層セラミック電子部品を製造することができる。
【実施例】
【００８２】
以下、本発明の積層セラミック電子部品の製造方法をより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。
【００８３】
［積層セラミックコンデンサの作製］
（実施例１）
セラミック原料としてのＢａＴｉＯ３に、ポリビニルブチラール系バインダ、可塑剤及び有機溶剤としてのエタノールを加え、これらをボールミルにより湿式混合し、セラミックスラリーを作製した。次いで、このセラミックスラリーをリップ方式によりシート成形し、矩形のセラミックグリーンシートを得た。次に、上記セラミックグリーンシート上に、Ｎｉを含有する導電性ペーストをスクリーン印刷し、Ｎｉを主成分とする内部電極パターンを形成した。
【００８４】
内部電極パターンが形成されたセラミックグリーンシートを幅方向にずらしながら複数枚積層し、その上下に内部電極パターンが印刷されていないセラミックグリーンシートを積層することにより、マザーブロックを得た。得られたマザーブロックを、静水圧プレスにより積層方向にプレスした。
【００８５】
プレスされたマザーブロックをチップ形状に切断することにより、個々の内部電極が両端面及び両側面に露出したグリーンチップを得た。切断後、純水による超音波洗浄を行った。
【００８６】
グリーンチップの一方の切断側面に対して、研削処理として、遊離砥粒を用いた研磨処理を行った。実施例１では、平均粒子径０．５μｍのダイヤモンドスラリー（研磨剤）、及び、綿布系の研磨パッドを用いたポリッシングを行った。ポリッシングの条件は、公転速度２０ｒｐｍ、印加圧力７ｋＰａ、時間１０分間とした。
【００８７】
研磨処理後、純水による超音波洗浄を行い、その後、水分を乾燥させた。続いて、研磨処理後の切断側面にセラミック保護層用グリーンシートを貼り付けることにより、生のセラミック保護層を形成した。セラミック保護層用グリーンシートの組成は、セラミックグリーンシートの組成と同じである。
【００８８】
グリーンチップの他方の切断側面に対しても、上記と同様に、遊離砥粒を用いた研磨処理を行った後、生のセラミック保護層を形成した。これにより、生の部品本体を得た。
【００８９】
得られた生の部品本体を窒素雰囲気中にて脱脂した後、水素／窒素混合雰囲気中にて焼成した。焼成後、導電性ペーストの塗布及び焼付けによって、外部電極を形成し、実施例１の積層セラミックコンデンサを作製した。
【００９０】
（実施例２）
実施例１と同様の方法によりグリーンチップを作製した。グリーンチップの一方の切断側面に対して、研削処理として、固定砥粒を用いた研磨処理を行った。実施例２では、研磨処理として、平均粒子径０．５μｍの研磨剤を備える研磨テープを用いたテープ研磨を行った。テープ研磨の条件は、速度５０ｍｍ／ｓｅｃ、印加圧力１０ｋＰａ、往復回数２５回とした。
【００９１】
その後、実施例１と同様に、生のセラミック保護層を形成した。グリーンチップの他方の切断側面に対しても、上記と同様に、固定砥粒を用いた研磨処理を行った後、生のセラミック保護層を形成した。その他、実施例１と同様の方法により、外部電極まで形成し、実施例２の積層セラミックコンデンサを作製した。
【００９２】
（比較例１）
グリーンチップの切断側面に対して研削処理を行わなかったこと以外は実施例１と同様に外部電極まで形成し、比較例１の積層セラミックコンデンサを作製した。
【００９３】
［評価］
（完全短絡箇所）
走査型電子顕微鏡（ＳＥＭ）を用いて、外部電極を形成する前の切断側面を倍率７０００倍で撮影した。内部電極１４〜１６本中、Ｎｉ粒子同士が完全に層間をまたがって接触している箇所の数を測定した。結果を表１の「完全短絡箇所」に示す。完全短絡箇所の数が０である場合を◎（優）、１以上である場合を×（不可）と評価した。
【００９４】
（表面粗さ）
光干渉式表面粗さ計（ＺＹＧＯ社製  ＮｅｗＶｉｅｗ）を用いて、外部電極を形成する前の切断側面の表面粗さＲａを測定した。結果を表１の「表面粗さ」に示す。表面粗さＲａが２０ｎｍ以下である場合を◎（優）、２０ｎｍより大きく５０ｎｍ以下である場合を○（良）、５０ｎｍより大きい場合を×（不可）と評価した。
【００９５】
（脱脂後ショート率）
それぞれ１００個の積層セラミックコンデンサの静電容量をＬＣＲメータにて測定し、ショート不良の発生率を算出した。結果を表１の「脱脂後ショート率」に示す。脱脂後ショート率が８０％未満である場合を◎（優）、８０％以上１００％未満である場合を○（良）、１００％である場合を×（不可）と評価した。
【００９６】
【表１】
2018098246.tif 000003
【００９７】
表１に示すように、マザーブロックを切断した後、生のセラミック保護層を形成する前に、切断側面に対して研削処理を行っていない比較例１では、完全短絡箇所が発生していたのに対し、切断側面に対して研削処理を行った実施例１及び２では、完全短絡箇所が０であった。特に、遊離砥粒を用いた研磨処理を行った実施例１では、研磨処理後の切断側面の表面粗さが小さく、比較例１よりも脱脂後ショート率が大きく低下していた。
【００９８】
図１１（ａ）は、比較例１の積層セラミックコンデンサの切断側面におけるＮｉ元素マッピング像であり、図１１（ｂ）は、実施例１の積層セラミックコンデンサの切断側面におけるＮｉ元素マッピング像である。
表１の結果と同様、切断側面に対して研削処理を行っていない比較例１では、図１１（ａ）に示すように、完全短絡箇所（図１１（ａ）中、○印で囲った部分）が確認されたのに対し、切断側面に対して研削処理を行った実施例１では、図１１（ｂ）に示すように、完全短絡箇所が確認されなかった。
【符号の説明】
【００９９】
１１        積層セラミックコンデンサ（積層セラミック電子部品）
１２        部品本体
１３，１４  主面
１５，１６  側面
１７，１８  端面
１９        グリーンチップ
２０，２１  切断側面
２２，２３  セラミック保護層
２４        積層部
２５        セラミック層
２６，２７  内部電極
２６Ａ      内部電極の垂れ
２８，２９  外部電極
３１        セラミックグリーンシート
３２        内部電極パターン
３３        第１方向の切断線
３４        第２方向の切断線
３５        マザーブロック
３６，３７  切断端面
３８        粘着シート
【図１】
2018098246.tif 000004
【図２】
2018098246.tif 000005
【図３】
2018098246.tif 000006
【図４】
2018098246.tif 000007
【図５】
2018098246.tif 000008
【図６】
2018098246.tif 000009
【図７】
2018098246.tif 000010
【図８】
2018098246.tif 000011
【図９】
2018098246.tif 000012
【図１０】
2018098246.tif 000013
【図１１】
2018098246.tif 000014