(57)【要約】【課題】インターネットを経由して送信される通信フレームのセキュリティチェックを、マイクロコンピュータ側の処理負担を増大させずに行えるイーサネットスイッチを提供する。【解決手段】ＡＳＩＣ３のフレーム種別解析部１８は、端末装置より送信された通信フレームのヘッダについて、少なくともレイヤ３以上の情報までを解析し、Ｔｘ制御部３６は、解析結果であるＦＩＤをマイコン２に送信する。そしてＲｘ制御部３７が、前記解析結果に基づいてマイコン２が生成したヘッダ送信指示コードＴｍｉｉ及びフレーム転送指示コードＣＯＤを受信し、フレーム指示レジスタ３０を設定する。読出し制御部２８，転送制御部１９は、その時点で設定されている前記コードに基づいて、通信フレームを宛先の端末装置に送信するか否か，又は通信フレームの送信を保留するかを決定する。【選択図】図１
2018098771.tif 000002
【特許請求の範囲】
【請求項１】
イーサネット（登録商標）を介して通信を行う複数の端末装置が接続される複数のポート（４）と、
前記端末装置より送信された通信フレームのヘッダについて、少なくともレイヤ３までの情報を解析するヘッダ情報解析部（１８）と、
前記解析の結果をマイクロコンピュータ（２，５２，６２，７２）に送信する解析結果送信部（４（５），７（５），３６）と、
前記マイクロコンピュータが前記解析の結果に基づいて生成した制御情報を受信する受信部（３７）と、
前記受信部に設定された制御情報に基づいて、前記通信フレームを宛先の端末装置に送信するか否か，又は前記通信フレームの送信を保留するかを決定する送信制御部（２８，７６）とを備えるイーサネットスイッチ。
【請求項２】
前記ヘッダ情報解析部は、前記ヘッダについて、少なくともレイヤ４までの情報を解析する請求項１記載のイーサネットスイッチ。
【請求項３】
前記マイクロコンピュータ（５２）と前記送信部及び受信部（４（５），７（５））とは、何れもイーサネットを介して前記解析結果の送信及び前記制御情報の受信を行う請求項１又は２記載のイーサネットスイッチ。
【請求項４】
前記マイクロコンピュータ（２，６２）と通信を行う、イーサネット以外の通信インターフェイス（３５，３６）を備え、
前記送信部及び受信部は、前記通信インターフェイスを介して前記解析結果の送信及び前記制御情報の受信を行う請求項１又は２記載のイーサネットスイッチ。
【請求項５】
前記マイクロコンピュータ（２，５２）に、前記イーサネットを介して前記ヘッダ又は当該ヘッダ及び前記解析結果を送信するヘッダ送信部（４（５），７（５））を備える請求項１から４の何れか一項に記載のイーサネットスイッチ。
【請求項６】
前記マイクロコンピュータ（７２）は、レイヤ３ルーティング用のテーブルを備え、前記ヘッダ及びヘッダの解析結果を受信すると、前記ヘッダに含まれている宛先ＭＡＣアドレスが自身宛てであれば、前記テーブルを参照して前記ヘッダに含まれている宛先ＭＡＣアドレスとソースＭＡＣアドレスとを変換して、変換したＭＡＣアドレスを付与したヘッダを送信し、
前記ヘッダを格納するヘッダレジスタ（７７）を備え、
前記送信制御部（７６）は、フレームバッファに格納されている通信フレームにおいて、そのヘッダを前記ヘッダレジスタに格納されたヘッダに付け替えた上でＦＣＳ（Flame Check Sequence）を再生成して通信フレームを送信する請求項１から５の何れか一項に記載のイーサネットスイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の端末装置より送信される通信フレームを、それぞれの宛先に送信するように制御するイーサネットスイッチに関する。
【背景技術】
【０００２】
所謂ハブとも称されるイーサネット（登録商標）スイッチ装置には、セキュリティ機能を備えたものがある。例えば特許文献１には、初回の通信時にイーサネットスイッチ装置を構成するマイクロコンピュータが通信フレーム本体を認証し、ＭＡＣ（Media Access Control）アドレスを学習して登録しておき、以降はマイコンを介すことなくイーサネットスイッチであるＩＣ側で通信フレームを転送する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１６３２４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１は、所謂レイヤ２レベルのセキュリティ機能を備えている。しかしながら、車外からの無線，ＯＴＡ（Over The Air）等によるインターネットを経由して送信される通信フレームについてセキュリティチェックすることを想定すると、ＭＡＣアドレスだけではチェックできない。したがって、その場合はマイコン側に通信フレーム本体を送信し、マイコン側でチェックする必要がある。すると、通信フレームに含まれているデータが、例えば画像データのようにサイズが大きいものであれば、マイコンとの間で行う通信の帯域が圧迫されると共に、マイコンの処理負担が増加することが問題となる。
【０００５】
本発明は上記事情に鑑みてなされたものであり、その目的は、インターネットを経由して送信される通信フレームのセキュリティチェックを、マイクロコンピュータ側の処理負担を増大させずに行うことができるイーサネットスイッチを提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載のイーサネットスイッチによれば、ヘッダ情報解析部は、複数の端末装置より送信された通信フレームのヘッダについて、少なくともレイヤ３までの情報を解析し、解析結果送信部は、解析結果をマイクロコンピュータに送信する。そして受信部は、前記解析結果に基づいてマイクロコンピュータが生成した制御情報を受信する。送信制御部は、受信部に設定されている制御情報に基づいて、前記通信フレームを宛先の端末装置に送信するか破棄するか，又は前記通信フレームの送信を保留するかを決定する。
【０００７】
このように構成すれば、マイクロコンピュータは、イーサネットスイッチより送信される少なくともレイヤ３の情報を含む解析結果を受信し、その解析結果に基づいて通信フレームの取り扱いを決定できる。したがって、インターネットを経由して来た通信フレームについてセキュリティチェックを行うために、マイクロコンピュータへ通信フレームの本体を転送する必要が無く、マイクロコンピュータの処理負担を軽減できると共に、送信制御に要する時間を短縮できる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態であり、イーサネットスイッチ装置の構成を示す機能ブロック図
【図２】フレーム種別解析部の機能を概念的に説明する図
【図３】ＦＣコードの定義を示す図
【図４】フレーム管理レジスタ及びその周辺の詳細構成を示す図
【図５】マイコンがフレーム指示レジスタに書き込む４ビットコードの上位２ビットについて、定義を示す図
【図６】同下位２ビットについて、定義を示す図
【図７】ＡＳＩＣ及びマイコンの処理内容を示すフローチャート
【図８】ＡＳＩＣ，マイコン間における通信内容の一例を示すタイミングチャート
【図９】第２実施形態であり、イーサネットスイッチ装置の構成を示す機能ブロック図
【図１０】ＡＳＩＣ及びマイコンの処理内容を示すフローチャート
【図１１】第３実施形態であり、イーサネットスイッチ装置の構成を示す機能ブロック図
【図１２】ＡＳＩＣ及びマイコンの処理内容を示すフローチャート
【図１３】第４実施形態であり、イーサネットスイッチ装置の構成を示す機能ブロック図
【図１４】ＡＳＩＣ及びマイコンの処理内容を示すフローチャート
【図１５】第５実施形態であり、イーサネットスイッチ装置の構成を示す機能ブロック図
【図１６】マイコンがフレーム指示レジスタに書き込む４ビットコードの下位２ビット（１１）について定義を示す図
【図１７】ＡＳＩＣ及びマイコンの処理内容を示すフローチャート
【図１８】ルーティングの一例を示す図
【図１９】第６実施形態であり、イーサネットスイッチ装置の構成を示す機能ブロック図
【発明を実施するための形態】
【０００９】
（第１実施形態）
図１に示すように、例えば車載通信用のイーサネットスイッチ装置１は、マイクロコンピュータ２と、ハード処理で高速にフレーム転送処理を行う専用ＡＳＩＣ（Application Specific IC）３とを備えている。ＡＳＩＣ３は、例えば５つのフレーム入出力ポート４（１）〜４（５）を備え、ポート４（１）〜４（４）が外部との通信用であり、ポート４（５）は、所謂ＭＩＩ（Medeia Independent Interface）を通してＡＳＩＣ３とマイコン２との通信に使用される。ポート４（１）〜４（４）は、例えば通信端末装置としての図示しないＥＣＵ（Electronic Control Unit）に接続されている。
【００１０】
ポート４（１）〜４（４）にはそれぞれ通信ケーブル５（１）〜５（４）が、トランシーバであるＰＨＹチップ６（１）〜６（４）及びＭＡＣ７（１）〜７（４）を介して接続されている。ポート４（５）は、ＭＡＣ７（５）及び通信線８を介してマイコン２が内蔵しているＭＡＣ９に接続されている。ポート４（５）及びＭＡＣ７（５）は、ヘッダ送信部に相当する。ポート４は、ＭＡＣ７の端子ｒｘに接続されている。
【００１１】
通信ポート４は、フレーム形成部１１，Ｌ２解析部１２及びＦＩＦＯ（First In First Out）１３を備えている。ＡＳＩＣ３がポート４（１）〜４（４）にて受信した通信フレームは、フレーム形成部１１により６４ビット単位でパッキング（Packing）されて、ＦＩＦＯ１３に書き込まれて行く。また、フレームのヘッダ情報はＬ２解析部１２に入力され、Ｌ２解析部１２は、レイヤ２の解析を行う（解析結果をＬ２ＩＤで示す）。このコードＬ２ＩＤも上記通信フレームのヘッダに追加され、当該通信フレームもＦＩＦＯ１３に書き込まれて行く。
【００１２】
ここで、フレーム種別解析部１８で行われるフレーム解析について説明する。図２に示すように、フレームカテゴリＦＣの各ビットＦＣ（３：０）に対応する４つのデコーダ１４（３）〜１４（０）を設ける。フレームのヘッダには、レイヤ２；イーサネット，レイヤ３；ＩＰ（Internet Protocol），レイヤ４；ＴＣＰ（Transmission Control Protocol）の３つのレイヤがある。これらと、初期設定において比較値が書き込まれる比較テーブル１５の値とを、デコーダ１４（３）〜１４（０）によって比較し、デコードする。
【００１３】
比較テーブル１５は、ヘッダの中からヒット条件として選択した各ビットに対応した比較レジスタを有している。各比較レジスタは、比較データＤ２を比較対象とするか否かを指定するためのビットＤＣが設けられており、２ビット構成となっている。図２に示すデコード表のように、ＤＣ＝０であれば対応する比較データＤ２を有効とし、ＤＣ＝１であれば対応する比較データＤ２を無効として、以下デコーダ１４（３）〜１４（０）の比較対象とはしない。この例では、ヒット条件として４つの条件を設定しており、デコーダ１４（３）〜１４（０）のそれぞれの出力がＦＣ（３：０）の各ビットに対応している。
【００１４】
＜デコーダ１４（３）＞
ここでは、例えば侵入検知候補１を抽出するため、レイヤ２における４８ビットの送信元ＭＡＣアドレスと比較データＤ２とを比較する。
【００１５】
＜デコーダ１４（２）＞
ここでは、例えばＤｏＳ（Denial of Service）攻撃候補３を抽出するため、レイヤ２における４８ビットの宛先ＭＡＣアドレスと比較データＤ２と比較する。
【００１６】
＜デコーダ１４（１）＞
ここでは、例えばＤｏＳ攻撃候補２を抽出するため、レイヤ２における８ビットのプロトコルタイプ及びレイヤ３における６ビットのフラグと比較データＤ２と比較する。
【００１７】
＜デコーダ１４（０）＞
ここでは、例えばＤｏＳ攻撃候補１を抽出するため、レイヤ２における１６ビットのType/Length及びレイヤ３における１６ビットの「全長」と、ヒット条件０の各比較データＤ２とを比較する。図３は、これらをまとめて示すＦＣ（３：０）一覧表である。また、こ一覧表に示すように、２ビット以上の組合せによってＤｏＳ攻撃候補４等を抽出しても良い。
【００１８】
加えて、図２に示す構成について、ロジックゲート数の削減を図るのであれば、例えば比較テーブル１５における比較データＤ２及び指定ビットＤＣを固定化して、書き込み可能なレジスタを廃止したり、デコーダ１４においてＤＣ値を比較する部分を削除すれば良い。
【００１９】
再び図１を参照する。ＦＩＦＯ１３に格納されたフレームは、アービタ１６においてポート４（１）〜４（５）間で調停が行われた後、次段のＦＩＦＯ１７に格納される。また、アービタ１６では、各フレームが入力されたポート４の番号を上位３ビットで示し、ポート４毎のフレーム着順を介８ビットで示す合計１１ビットのｔａｇ（１０：０）が生成される。そして、このｔａｇ（１０：０）とＦＣ（３：０）とを連結したものを、１５ビットのフレームＩＤ；ＦＩＤ（１４：０）とする。
【００２０】
アービタ１６より出力されたフレームは、フレーム種別解析部１８において振り分けられ、フレームＩＤが転送制御部１９，ヘッダ送信フレーム生成部２０及びフレーム管理レジスタ２１に入力される。また、ヘッダのうちレイヤ３及び４の情報は、Ｌ３，４制御部２２に入力される。転送制御部１９には、ＦＩＦＯ１７よりフレームＩＤを除くヘッダやデータが入力される。転送制御部１９からは、更新制御部２３及びルーティングテーブル２４に通信フレームが入力される。
【００２１】
Ｌ３，４制御部２２は、レイヤ３及び４の情報を解析したり、同情報に基づき、ルーティングテーブル２４を参照してＭＡＣアドレスを置換し、Ｌ３ルーティング処理を実施する等、レイヤ３以上の転送を制御するためにフレームを加工する情報を更新制御部２３に入力する。更新制御部２３は、次段のＦＩＦＯ２５に上記の解析情報（Ｌ３，４ＩＤ）を付して通信フレームを書き込んで更新する。ＦＩＦＯ２５に格納された通信フレームは、書込み制御部２６を介してフレームバッファ２７に書き込まれる。フレームバッファ２７は、５つのポート４（１）〜（５）に対応するバッファを個別に備えている。
【００２２】
フレームバッファ２７に格納された通信フレームは、読出し制御部２８を介してＦＩＦＯ２９（１）〜２９（５）に書き込まれる。読出し制御部２８は、後述するようにマイコン２により書き込みが行われるフレーム指示レジスタ３０のレジスタ値に応じて、フレームバッファ２７に格納された通信フレームの読み出しを制御する。尚、ＦＩＦＯ２９（５）の前段にはマルチプレクサ３１が配置されており、読出し制御部２８からの通信フレームと、ヘッダ送信フレーム生成部２０で生成されたＬ２〜Ｌ４ヘッダ部のみをデータに持つイーサフレームとが選択的に入力され、フレーム指示レジスタ３０の設定に基づいたセレクト信号で選択される。ＦＩＦＯ２９（１）〜２９（５）の８ビットの出力端子は、それぞれＭＡＣ７（１）〜７（５）の端子ｔｘに接続されている。
【００２３】
ＡＳＩＣ３とマイコン２との間は、別途ＳＰＩ（Serial Protocol Interface）によっても通信を行う。マイコン２は、ＣＰＵ３２，マイコン内蔵のＭＡＣ用コントローラ３３及びＳＰＩ制御部３４を備えている。コントローラ３３は、ＭＡＣ９に接続されており、ＣＰＵ３２がＭＩＩ通信により行うデータ転送を制御する。コントローラ３３は、ＭＡＣ９を介してデータを受信すると、ＣＰＵ３２のＩＮＴ制御部３２Ｉに対して割り込みを発生させることもできる。
【００２４】
ＡＳＩＣ３は、フレーム管理レジスタ２１に付随する書き込みフラグ格納部３５に書き込みを行うことで、前記ＩＮＴ制御部３２Ｉに対して割り込みを発生させる。ＡＳＩＣ３は、前記ＳＰＩ制御部３４に対応するＴｘ制御部３６，Ｒｘ制御部３７及びクロック制御部３８を備えている。クロック制御部３８には、ＳＰＩ制御部３４より例えば周波数１０ＭＨｚのクロック信号が入力される。前記クロック信号に同期して、Ｔｘ部３６は、フレーム管理レジスタ２１に書き込まれたデータをＳＰＩ制御部３４に対してシリアルに送信する。尚、通信データサイズは１６ビット又は３２ビットが一般的である。
【００２５】
Ｒｘ制御部３７は、ＳＰＩ制御部３４より送信されたデータを前記クロック信号に同期してシリアルに受信する。受信データがアドレス指定値であれば、そのアドレスにより、何れのフレーム管理レジスタ２１のレジスタ値を読み出すか，つまりマイコン２側が何れのレジスタ値を受信するかのイネーブル信号ｒｅとなる。または、前記アドレス指定値は、何れのフレーム指示レジスタ３０に書き込みを行うか、つまりマイコン２側が送信を行うかのイネーブル信号ｗｅとなる。また、受信データがフレーム指示レジスタ３０への書き込みデータであれば、上記イネーブル信号ｗｅがアクティブとなるフレーム指示レジスタ３０に受信データを書き込む。
【００２６】
ＳＰＩ制御部３４は、ＡＳＩＣ３より送信されたデータを受信すると、ＣＰＵ３２に割り込みを発生させる。ＣＰＵ３２は、その割り込みを受け付けると、ＳＰＩ制御部３４内部の図示しない受信バッファに書き込まれたデータを読み出す。またＣＰＵ３２は、ＳＰＩ制御部３４内部の図示しない送信バッファに送信データを書き込むことで、前記データをＡＳＩＣ３に送信させる。
【００２７】
図４に示すように、フレーム管理レジスタ２１は、１５ビットのフレームＩＤが書き込まれる複数のレジスタを備え、各レジスタに対応して書き込みフラグであるＷフラグの格納部３５が設けられている。これらによりＦＩＦＯが構成されている。Ｗフラグは、フレーム管理レジスタ２１にフレームＩＤが書き込まれるとハードウェアによりセットされ、マイコン２によるフレーム管理レジスタ２１の読み出しが完了するか、ＭＩＩによるマイコン２へのヘッダの送信が完了するとハードウェアによりクリアされる。また、Ｗフラグのクリア時に、既にＦＩＦＯ後続のＷフラグが立っていた場合、つまりフレーム管理レジスタ２１に次のＦＩＤが書き込まれていた場合、マイコン２への割込み出力は一旦クリアされるが、一定時間の経過後に再度セットされる。
【００２８】
尚、ＦＩＦＯとしてのフレーム管理レジスタ２１の全てに書き込みが行われた場合の対応としては、例えば以下の構成が考えられる。
１）フレームＩＤの書き込みを禁止し、一番古いフレームＩＤの前に例えば＄ＡＡＡ等の異常値を挿入する。
２）フレームＩＤの書き込みを禁止し、一番新しいフレームＩＤを異常値に書き換える。
３）書き込み対象のフレームＩＤを、一番新しいフレームＩＤの後に挿入して、一番古いフレームＩＤを破棄する。
【００２９】
その他、マイコン２によるフレームＩＤの読み出しを、フレーム管理レジスタ２１の全てについて連続的に行うようにしても良い。また、フレーム管理レジスタ２１への書き込みと読出しとが同時に発生した際には、調停を行うようにする。
【００３０】
マイコン２は、フレーム管理レジスタ２１のレジスタ値，つまりＦＩＤ（１４：０）を読み出して判定を行った結果、フレーム指示レジスタ３０に対して図５及び図６に示す４ビットの設定値を書き込む。前記設定値は制御情報に相当する。図５に示すように、前記４ビットのうち上位２ビットはヘッダ送信指示コードＴｍｉｉ（１：０）であり、以下のように定義される。
Ｔｍｉｉ（１：０）              定義
００          フレーム全体をＭＩＩ経由でマイコン２に送付
０１          ＴＣＰヘッダ＋Ｌ２，３ＩＤ＋ＦＩＤを
ＭＩＩ経由でマイコン２に送付
１０          ＩＰヘッダ＋Ｌ２，３ＩＤ＋ＦＩＤを
ＭＩＩ経由でマイコン２に送付
１１          マイコン２への送付はしない
【００３１】
また図６に示すように、下位２ビットはフレーム転送指示コードＣＯＤ（１：０）であり、以下のように定義される。
ＣＯＤ（１：０）                定義
００          フレームバッファからの転送禁止（保留）
０１          フレームを廃棄
１０          フレームバッファからの転送許可
１１          ――――――――――
【００３２】
次に、本実施形態の作用について説明する。図７に示すように、ＡＳＩＣ３は、入出力ポート４において通信フレームを受信すると（Ｓ１）Ｌ２解析部１２でレイヤ２の解析を行い、転送先の検索や異常検知を実施する（Ｓ２）。解析結果であるＬ２ＩＤが付された通信フレームは、ＦＩＦＯ１３に格納される（Ｓ３）。アービタ１４における調停の結果（Ｓ４）、「勝ち」となったポート４の通信フレームが次段のＦＩＦＯ１６に格納される（Ｓ５）。
【００３３】
続いて、フレーム種別解析部１８においてカテゴリの分類と、フレームＩＤの生成とが行われると（Ｓ６）、フレーム指示レジスタ３０への書込みフレームか否かを判断する（Ｓ７）。前記書込みフレームであれば（ＹＥＳ）フレーム指示レジスタ３０に書き込みを行う（Ｓ２６）。
【００３４】
一方、ステップＳ７において前記書込みフレームでなければ（ＮＯ）、以下のようにステップＳ８〜Ｓ１０の処理を並行的に行う。現在のフレーム指示レジスタ３０のステップＳ６で生成したＦＩＤに対する設定に従いコードＴｍｉｉ（１：０）；ＣＯＤ（１：０）の確認を行い、ＣＯＤ（１：０）の設定に従って転送制御部１９でのフレーム処理を行う（Ｓ８）。Ｔｍｉｉ≠（１，１）であればＴｍｉｉの設定に従いマイコン２に対しＭＩＩ経由でヘッダを送信し（Ｓ９）、フレーム管理レジスタ２１にフレームＩＤを書き込む（Ｓ１０）。但し、Ｔｍｉｉ＝（１，１）であればＭＩＩ経由でのヘッダ送信波行わない。
【００３５】
ステップＳ８の実行後は、Ｌ３，４制御部２２においてレイヤ３，４の情報に基づく解析ルーティング処理等を行い（Ｓ１１）、通信フレームをフレームバッファ２７に保存する（Ｓ１２）。そして、保存されている通信フレームについて優先順位を付与するシェーピング処理を行うと（Ｓ１３；ＹＥＳ）、フレーム指示レジスタ３０の内容に従って転送の保留や許可，フレーム破棄等の処理を行う（Ｓ１４）。
【００３６】
ステップＳ１０の実行後は、マイコン２に対して割込みを発生させる（Ｓ２１）。すると、マイコン２は、ＡＳＩＣ３よりＳＰＩ経由でフレームＩＤを読込んで（Ｓ２２）、フレーム指示レジスタ３０を更新するか否かを判断する（Ｓ２３）。そして、判断結果としての４ビットのコードをＳＰＩ経由，及びＭＩＩ経由でＡＳＩＣ３に送信する（Ｓ２４，Ｓ２５）。ステップＳ２４，Ｓ２５の実行後は、それぞれステップＳ２６，Ｓ１に移行する。尚、ステップＳ２５→Ｓ１に対応する処理は、図１に破線で示すＭＩＩ経由でのルートになる。また、ステップＳ９で「ＮＯ」の場合は、ステップＳ２３に移行する。
【００３７】
図８に示す例では、ポート４（１）に対応するフレーム指示レジスタ３０の初期値が「１１００」であり、ＭＩＩによる転送は行わず、通信フレームの転送は「保留」の状態である。そして、ポート４（１）で受信した通信フレーム１におけるフレーム種別解析部１８による解析の結果、ＦＩＤ（ＦＣ）のビット０に「１」が立ち、通信フレーム１はＤｏＳ攻撃候補１であったとする。すると、ポート４（１）に対応するフレーム管理レジスタ２１にデータ「＄１０１１」を書き込む。上位１１ビットのｔａｇ：「＄１０１」はポート４（１）の第１通信フレームであることを示し、下位４ビットはＦＣ「＄１」である。
【００３８】
それから、ＡＳＩＣ３がマイコン２に割込みを発生させると、マイコン２はフレーム管理レジスタ２１のレジスタ値「＄１０１１」を読み込む。ステップＳ２３における判定の結果、通信フレーム１は「破棄」と判定し、ポート４（１）に対応するフレーム指示レジスタ３０にデータ「＄０００Ｄ」を書き込む。すると、読出し制御部２８は、コード「１１０１」に従いＭＩＩによる転送は行わず、通信フレーム１は破棄される。
【００３９】
以上のように本実施形態によれば、ＡＳＩＣ３のフレーム種別解析部１８は、端末装置より送信された通信フレームのヘッダについて、少なくともレイヤ３以上の情報までを解析し、Ｔｘ制御部３６は、解析結果であるＦＩＤをマイコン２に送信する。そしてＲｘ制御部３７が、前記解析結果に基づいてマイコン２が生成したヘッダ送信指示コードＴｍｉｉ及びフレーム転送指示コードＣＯＤを受信し、フレーム指示レジスタ３０を設定する。読出し制御部２８，転送制御部１９は、その時点で設定されている前記コードに基づいて、通信フレームを宛先の端末装置に送信するか否か，又は通信フレームの送信を保留するかを決定する。
【００４０】
すなわち、イーサネットスイッチ装置１をマイコン２及びＡＳＩＣ３で構成する際に、マイコン２は、ＡＳＩＣ３より送信されるレイヤ３以上の情報を含む解析結果を受信し、その解析結果に基づいて通信フレームの取り扱いを決定できる。したがって、インターネットを経由して来た通信フレームについてセキュリティチェックを行うため、マイコン２に通信フレームの本体を転送する必要が無く、マイコン２の処理負担を軽減できると共に、送信制御に要する時間を短縮できる。
また、フレーム種別解析部１８は、前記ヘッダについて、レイヤ４の情報までを解析するので、ＴＣＰの階層についても異常検知を行うことができる。
【００４１】
（第２実施形態）
以下、第１実施形態と同一部分には同一符号を附して説明を省略し、異なる部分について説明する。図９に示すように、第２実施形態のイーサネットスイッチ装置４１は、ＡＳＩＣ４２の構成が異なっており、フレーム種別解析部１８，転送制御部１９及びヘッダ送信フレーム部２０をアービタ１６の前段側に配置している。
【００４２】
このように構成される場合、ＡＳＩＣ４２側の処理は図１０に示すように、ステップＳ１の実行後に、ステップＳ２と共にステップＳ６が並行的に実行された後、ステップＳ７に移行する。そして、ステップＳ３〜Ｓ５については、ステップＳ８，Ｓ１１の間で実行される。このように構成される第２実施形態による場合も、第１実施形態と同様の効果が得られる。
【００４３】
（第３実施形態）
図１１に示す第３実施形態のイーサネットスイッチ装置５１は、マイコン５２及びＡＳＩＣ５３を備えており、これらは第１実施形態の構成からＳＰＩ経由で通信を行う構成を削除したものとなっている。したがって、マイコン５２へのフレームＩＤの送信や、マイコン５２がフレーム指示レジスタ３０に行う書込みは、全てＭＩＩ経由で行われる。図１２に示すフローチャートでは、ステップＳ２２及びＳ２４が削除されている。
【００４４】
（第４実施形態）
図１３に示す第４実施形態のイーサネットスイッチ装置６１は、マイコン６２及びＡＳＩＣ６３を備えている。入出力ポート４（５）は、通信線８を介してマイコン２に接続されているが、第４実施形態では、これらを各実施形態で示したイーサネットスイッチとしての制御には使用しない。したがって、マイコン５２へのフレームＩＤの送信や、マイコン５２がフレーム指示レジスタ３０に行う書込みは、全てＳＰＩ経由で行われる。図１４に示すフローチャートでは、ステップＳ７，Ｓ９及びＳ２５が削除されている。
【００４５】
（第５実施形態）
図１５に示す第５実施形態のイーサネットスイッチ装置７１は、マイコン７２及びＡＳＩＣ７３を備えている。イーサネットスイッチ装置７１は、第３実施形態のイーサネットスイッチ装置５１をベースとした構成である。マイコン７２は、ＡＳＩＣ側のルーティングテーブル２４に替わるＬ３ルーティング用のルーティングテーブル７４を備えている。また、ＡＳＩＣ７３は、フレームバッファ２７，読出制御部２８に替わるフレームバッファ７５，読出制御部７６を備え、フレーム指示レジスタ３０に替えてフレーム指示レジスタ＆ヘッダレジスタ７７を備えている。
【００４６】
例えば第１実施形態では、ＡＳＩＣ３がルーティングテーブル２４を用いてハードロジックによりＬ３ルーティングを行っていた。これに対して第５実施形態では、マイコン７２がルーティングテーブル７４を用いて、ソフトウェアによりＬ３ルーティングを行う。
【００４７】
図１６に示すように、第１実施形態等では未定義であったフレーム転送指示コードＣＯＤ（１：０）＝１１は、以下のように定義される。
ＣＯＤ（１：０）                定義
１１          ヘッダレジスタによりヘッダの付替え，
ＦＣＳ再生後フレームバッファからの転送許可
【００４８】
次に、第５実施形態の作用について説明する。図１７に示すように、ステップＳ２に替わるステップＳ２’では「転送先検索」を実行しない。そして、ステップＳ６を実行すると、フレーム指示レジスタ３０又はヘッダレジスタへの書込みフレームか否かを判断する（Ｓ３１）。前記書込みフレームであれば（ＹＥＳ）フレーム指示レジスタ＆ヘッダレジスタ７６に書き込みを行い（Ｓ３２）、ステップＳ１４’に移行する。ステップＳ１４’では、フレーム指示レジスタ＆ヘッダレジスタ７７の内容に従って転送の保留や許可，フレーム破棄等の処理を行う。
【００４９】
尚、ステップＳ１１において、ＡＳＩＣ７３はＬ３ルーティングを行わない。ステップＳ１４’を実行すると、ここで「転送先検索」を実行し、出力ポートを決定してから（Ｓ３３）ステップＳ１３に移行する。
【００５０】
また、ステップＳ９で（ＮＯ）と判断すると、マイコン７２は、ＡＳＩＣ７３より送信されたヘッダの宛先ＭＡＣアドレスがスイッチ装置７１宛か否かを判断する（Ｓ３４）。スイッチ装置７１宛でなければ（ＮＯ）ステップＳ２３に移行する。スイッチ装置７１宛であれば（ＹＥＳ）ルーティングテーブル７４を参照して、ヘッダの宛先ＭＡＣアドレスを変更する（Ｓ３５）。それから、フレーム指示レジスタ３０への書込値にアドレスを変更したヘッダを加えて、ＭＩＩによりコードをＡＳＩＣ７３に送信する（Ｓ３６）。尚、読出制御部７５では、宛先ＭＡＣアドレスが変更されたことでＦＣＳ（Flame Check Sequence）を再計算して生成してから通信フレームを送信する。
【００５１】
図１８はＬ３ルーティングの一例として、イーサネットスイッチ装置７１に相当するＳｗｉｔｃｈ＿ＥＣＵ１がルータとなり、ネットワーク２に属するＥＣＵ＿ｃがネットワーク３に属するＥＣＵ＿ｆに送信を行う場合を示す。
・ＥＣＵ＿ｃは、自身のルーティングテーブルを参照し、ＥＣＵ＿ｆのＩＰアドレス「192.168.3.2/24」に対応する宛先ＭＡＣをＭＡＣｘとした通信フレーム（ＥＣＵ＿ｃ→ＥＣＵ１フレーム）をＳｗｉｔｃｈ＿ＥＣＵ１に送信する。
・ＡＳＩＣ７３は、通信フレームのＭＡＣアドレス，ＩＰアドレスを含んだヘッダ及びフレーム解析結果（ＦＩＤ）をペイロードとしたイーサネットフレームを、ＭＩＩ経由でマイコン７２に送信する（図１７，Ｓ９；ＮＯ）。
・マイコン７３は、ルーティングテーブル７４を参照し、宛先ＩＰアドレス
「192.168.3.2/24」に対応する宛先ＭＡＣ設定値：ＭＡＣｆであることを認識し、宛先ＭＡＣ：ＭＡＣｆ，ソースＭＡＣ：ＭＡＣｘに変更した（Ｓ３５）ヘッダに、フレーム指示レジスタ書込み値を加えてＡＳＩＣ７３に返信する（Ｓ３６）。
・ＡＳＩＣ７３は、上記通信フレーム（ＥＣＵ＿ｃ→ＥＣＵ１フレーム）のヘッダを付替え、ＦＣＳを再生成し、Ｓｗｉｔｃｈ＿ＥＣＵ２を経由してＥＣＵ＿ｆに送信する。
【００５２】
以上のように第５実施形態によれば、マイコン７２は、レイヤ３ルーティング用のテーブル７４を参照し、ＡＳＩＣ７３よりヘッダ及びヘッダの解析結果（ＦＩＤ）を受信するとその解析結果に含まれている宛先ＭＡＣアドレスが自身宛てであれば、テーブル７４を参照してヘッダに含まれている宛先ＭＡＣアドレスとソースＭＡＣアドレスを変換し、変換したＭＡＣアドレスを付与したヘッダをＡＳＩＣ７３に送信する。そして、ＡＳＩＣ７３は、前記ヘッダを格納するレジスタ７７を備え、読出制御部７６は、ＭＡＣアドレスが宛先となる端末装置に通信フレームを送信する。したがって、マイコン７２のソフトウェア処理によってレイヤ３ルーティングを行うことができる。
【００５３】
（第６実施形態）
図１９に示す第６実施形態のイーサネットスイッチ装置８１は、第５実施形態のＡＳＩＣ７３に、マイコン７２も搭載してなるＡＳＩＣで構成されている。
【００５４】
（その他の実施形態）
ヘッダの解析は、少なくともレベル３まで行うようにすれば良い。
図２に示すフレーム種別解析部１８の構成は一例であり、個別の設計に応じて適宜変更すれば良い。
イーサネット以外の通信インターフェイスは、ＳＰＩに限る必要は無い。
第５，第６実施形態を、第１，第２又は第４実施形態に適用しても良い。
ＡＳＩＣを構成するゲート数によっては、フレーム着順を示すｔａｇを付さない仕様でも良い。また、ＦＩＤを付さない仕様や、通信フレームの転送の「保留」設定が無い仕様でも良い。
【００５５】
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【符号の説明】
【００５６】
図面中、１はイーサネットスイッチ装置、２はマイクロコンピュータ、３はＡＳＩＣ、１２はＬ２解析部、１８はフレーム種別解析部、３６はＴｘ制御部、３７はＲｘ制御部を示す。
【図１】
2018098771.tif 000003
【図２】
2018098771.tif 000004
【図３】
2018098771.tif 000005
【図４】
2018098771.tif 000006
【図５】
2018098771.tif 000007
【図６】
2018098771.tif 000008
【図７】
2018098771.tif 000009
【図８】
2018098771.tif 000010
【図９】
2018098771.tif 000011
【図１０】
2018098771.tif 000012
【図１１】
2018098771.tif 000013
【図１２】
2018098771.tif 000014
【図１３】
2018098771.tif 000015
【図１４】
2018098771.tif 000016
【図１５】
2018098771.tif 000017
【図１６】
2018098771.tif 000018
【図１７】
2018098771.tif 000019
【図１８】
2018098771.tif 000020
【図１９】
2018098771.tif 000021