(57)【要約】【課題】外乱光成分を受信する環境下で誤検出を防止できる光受信回路を提供する。【解決手段】光受信回路は、レーザ光ＬＴを用いた外部空間の走査に応じて対象物体ＯＢＪで反射された反射レーザ光を受信する。この光受信回路は、当該反射レーザ光を集光させる受信光学系２１と、受信光学系２１により集光された反射レーザ光を光電変換してＮチャンネル（Ｎは２以上の整数）の検出信号を出力するアレイ受光器２２と、当該Ｎチャンネルの検出信号の中から、レーザ光ＬＴの照射方向に対応する結像位置の予測範囲内に配置された複数の受光素子から出力された複数の検出信号を選択し、当該選択された複数の検出信号を互いに加算して受信信号を出力する加算回路２３とを備える。【選択図】図１
2018004471.tif 000002
【特許請求の範囲】
【請求項１】
レーザ光を用いた外部空間の走査に応じて前記外部空間内の対象物体で反射された反射レーザ光を受信する光受信回路であって、
前記反射レーザ光を集光させる受信光学系と、
前記受信光学系により集光された反射レーザ光を光電変換してＮチャンネル（Ｎは２以上の整数）の検出信号を出力する一群の受光素子を含むアレイ受光器と、
前記Ｎチャンネルの検出信号の中から、前記アレイ受光器の受光面のうち前記レーザ光の照射方向に対応する結像位置の予測範囲内に配置された複数の受光素子から出力された複数の検出信号を選択し、当該選択された複数の検出信号を互いに加算して受信信号を出力する加算回路と
を備えることを特徴とする光受信回路。
【請求項２】
請求項１記載の光受信回路であって、前記レーザ光の照射方向を定める走査制御信号に基づいて、前記Ｎチャンネルの検出信号の中から前記複数の検出信号を選択させる加算制御信号を生成し、前記加算制御信号を前記加算回路に供給する加算制御回路を更に備え、
前記加算回路は、前記加算制御信号に従って前記Ｎチャンネルの検出信号の中から前記複数の検出信号を選択することを特徴とする光受信回路。
【請求項３】
請求項２記載の光受信回路であって、前記加算制御回路は、前記走査制御信号の信号値を、互いに異なる複数の比較範囲を定める閾値群と比較し、当該比較結果に応じた複数の信号レベルをそれぞれ有する複数の制御信号を前記加算制御信号として生成することを特徴とする光受信回路。
【請求項４】
請求項２または請求項３記載の光受信回路であって、
前記加算回路は、
前記Ｎチャンネルの検出信号をＮチャンネルの電圧信号にそれぞれ変換するＮ個の電流電圧変換器と、
前記Ｎチャンネルの電圧信号の信号レベルをそれぞれ閾値レベルと比較し、当該比較結果に応じたＮ個のスイッチング制御信号をそれぞれ出力するＮ個の制御比較器と、
前記Ｎ個の制御比較器にそれぞれ対応して設けられたＮ個の制御スイッチと、
前記Ｎ個の制御スイッチにそれぞれ対応して設けられ、且つ前記Ｎ個の電流電圧変換器にそれぞれ対応して設けられたＮ個の接続スイッチと、
前記Ｎ個の接続スイッチから入力された複数の電圧信号を互いに加算して前記受信信号を生成する信号加算器と
を備え、
前記各制御スイッチは、前記加算制御信号に応じて、前記Ｎ個の制御比較器のうちの対応する制御比較器から入力されたスイッチング制御信号を前記Ｎ個の接続スイッチのうちの対応する接続スイッチに出力するオン状態と、当該対応する制御比較器から入力されたスイッチング制御信号を当該対応する接続スイッチへ出力しないオフ状態とのいずれか一方の状態となるように制御され、
前記各接続スイッチは、前記Ｎ個の制御スイッチのうちの対応する制御スイッチから入力されたスイッチング制御信号に応じて、前記Ｎ個の電流電圧変換器のうちの対応する電流電圧変換器から入力された電圧信号を前記信号加算器に出力するオン状態と、当該対応する電流電圧変換器から入力された電圧信号を前記信号加算器へ出力しないオフ状態とのいずれか一方の状態となるように制御される
ことを特徴とする光受信回路。
【請求項５】
請求項２または請求項３記載の光受信回路であって、
前記加算回路は、
前記Ｎチャンネルの検出信号をＮチャンネルの電圧信号にそれぞれ変換するＮ個の電流電圧変換器と、
前記Ｎチャンネルの電圧信号の信号レベルをそれぞれ閾値レベルと比較し、当該比較結果に応じたＮ個のスイッチング制御信号をそれぞれ出力するＮ個の制御比較器と、
前記Ｎ個の制御比較器にそれぞれ対応して設けられ、且つ前記Ｎ個の電流電圧変換器にそれぞれ対応して設けられたＮ個の接続スイッチと、
前記Ｎ個の接続スイッチにそれぞれ対応して設けられたＮ個の後段スイッチと、
前記Ｎ個の後段スイッチから入力された複数の電圧信号を互いに加算して前記受信信号を生成する信号加算器と
を備え、
前記各接続スイッチは、前記Ｎ個の制御比較器のうちの対応する制御比較器から入力されたスイッチング制御信号に応じて、前記Ｎ個の電流電圧変換器のうちの対応する電流電圧変換器から入力された電圧信号を前記Ｎ個の後段スイッチのうちの対応する後段スイッチに出力するオン状態と、当該対応する電流電圧変換器から入力された電圧信号を当該対応する後段スイッチへ出力しないオフ状態とのいずれか一方の状態となるように制御され、
前記各後段スイッチは、前記加算制御信号に応じて、前記Ｎ個の接続スイッチのうちの対応する接続スイッチから入力された電圧信号を前記信号加算器に出力するオン状態と、当該対応する接続スイッチから入力された電圧信号を前記信号加算器へ出力しないオフ状態とのいずれか一方の状態となるように制御される
ことを特徴とする光受信回路。
【請求項６】
請求項２または請求項３記載の光受信回路であって、
前記加算回路は、
前記Ｎチャンネルの検出信号をＮチャンネルの電圧信号にそれぞれ変換するＮ個の電流電圧変換器と、
前記Ｎチャンネルの電圧信号の信号レベルをそれぞれ閾値レベルと比較し、当該比較結果に応じたＮ個のスイッチング制御信号をそれぞれ出力するＮ個の制御比較器と、
前記Ｎ個の制御比較器にそれぞれ対応して設けられ、且つ前記Ｎ個の電流電圧変換器にそれぞれ対応して設けられたＮ個の接続スイッチと、
前記Ｎ個の接続スイッチから入力された複数の電圧信号を互いに加算して前記受信信号を生成する信号加算器と
を備え、
前記各制御比較器は、前記加算制御信号に応じて、前記Ｎ個のスイッチング制御信号のうちの対応するスイッチング制御信号を前記Ｎ個の接続スイッチのうちの対応する接続スイッチに出力する動作状態と、当該対応するスイッチング制御信号を出力しない非動作状態とのいずれか一方の状態となるように制御され、
前記各接続スイッチは、前記Ｎ個の制御比較器のうちの対応する制御比較器から入力されたスイッチング制御信号に応じて、前記Ｎ個の電流電圧変換器のうちの対応する電流電圧変換器から入力された電圧信号を前記信号加算器に出力するオン状態と、当該対応する電流電圧変換器から入力された電圧信号を前記信号加算器へ出力しないオフ状態とのいずれか一方の状態となるように制御される
ことを特徴とする光受信回路。
【請求項７】
請求項２または請求項３記載の光受信回路であって、
前記加算回路は、
前記Ｎチャンネルの検出信号をＮチャンネルの電圧信号にそれぞれ変換するＮ個の電流電圧変換器と、
前記Ｎチャンネルの検出信号を増幅してそれぞれＮチャンネルの増幅信号を出力するＮ個の増幅器と、
前記Ｎチャンネルの増幅信号の信号レベルをそれぞれ閾値レベルと比較し、当該比較結果に応じたＮ個のスイッチング制御信号をそれぞれ出力するＮ個の制御比較器と、
前記Ｎ個の制御比較器にそれぞれ対応して設けられ、且つ前記Ｎ個の増幅器にそれぞれ対応して設けられたＮ個の接続スイッチと、
前記Ｎ個の接続スイッチから入力された複数の増幅信号を互いに加算して前記受信信号を生成する信号加算器と
を備え、
前記各増幅器は、前記加算制御信号に応じて、前記Ｎチャンネルの増幅信号のうちの対応する増幅信号を前記Ｎ個の接続スイッチのうちの対応する接続スイッチに出力する動作状態と、当該対応する増幅信号を出力しない非動作状態とのいずれか一方の状態となるように制御され、
前記各接続スイッチは、前記Ｎ個の制御比較器のうちの対応する制御比較器から入力されたスイッチング制御信号に応じて、前記Ｎ個の増幅器のうちの対応する増幅器から入力された増幅信号を前記信号加算器に出力するオン状態と、当該対応する増幅器から入力された増幅信号を前記信号加算器へ出力しないオフ状態とのいずれか一方の状態となるように制御される
ことを特徴とする光受信回路。
【請求項８】
請求項１記載の光受信回路であって、
前記加算回路は、
前記Ｎチャンネルの検出信号をＮチャンネルの電圧信号にそれぞれ変換するＮ個の電流電圧変換器と、
前記Ｎチャンネルの電圧信号の信号レベルをそれぞれ閾値レベルと比較し、当該比較結果に応じたＮ個のスイッチング制御信号をそれぞれ出力するＮ個の制御比較器と、
前記Ｎ個の制御比較器にそれぞれ対応して設けられたＮ個の制御スイッチと、
前記Ｎ個の制御スイッチにそれぞれ対応して設けられ、且つ前記Ｎ個の電流電圧変換器にそれぞれ対応して設けられたＮ個の接続スイッチと、
前記Ｎ個の接続スイッチから入力された複数の電圧信号を互いに加算して前記受信信号を生成する信号加算器と、
前記Ｎ個の制御スイッチにそれぞれ対応して設けられ、Ｎ個の比較範囲を定めるＮ組の閾値をそれぞれ有するＮ個の比較器と
を備え、
前記Ｎ個の比較器は、前記レーザ光の照射方向を定める走査制御信号の信号値を前記Ｎ組の閾値と比較してＮ個の比較信号を生成し、
前記各制御スイッチは、前記Ｎ個の比較信号のうちの対応する比較信号に応じて、前記Ｎ個の制御比較器のうちの対応する制御比較器から入力されたスイッチング制御信号を前記Ｎ個の接続スイッチのうちの対応する接続スイッチに出力するオン状態と、当該対応する制御比較器から入力されたスイッチング制御信号を当該対応する接続スイッチへ出力しないオフ状態とのいずれか一方の状態となるように制御され、
前記各接続スイッチは、前記Ｎ個の制御スイッチのうちの対応する制御スイッチから入力されたスイッチング制御信号に応じて、前記Ｎ個の電流電圧変換器のうちの対応する電流電圧変換器から入力された電圧信号を前記信号加算器に出力するオン状態と、当該対応する電流電圧変換器から入力された電圧信号を前記信号加算器へ出力しないオフ状態とのいずれか一方の状態となるように制御される
ことを特徴とする光受信回路。
【請求項９】
レーザ光を用いた外部空間の走査に応じて前記外部空間内の対象物体で反射された反射レーザ光を受信する光受信回路であって、
前記反射レーザ光を集光させる受信光学系と、
前記受信光学系により集光された反射レーザ光を光電変換してＮチャンネル（Ｎは２以上の整数）の検出信号を出力する一群の受光素子を含むアレイ受光器と、
前記Ｎチャンネルの検出信号の中から複数の検出信号を選択し、当該選択された複数の検出信号を互いに加算して受信信号を出力する加算回路と
を備え、
前記加算回路は、
前記Ｎチャンネルの検出信号をＮチャンネルの電圧信号にそれぞれ変換するＮ個の電流電圧変換器と、
前記Ｎチャンネルの電圧信号の信号レベルをＮ個の比較範囲を定めるＮ組の閾値と比較し、当該比較結果に応じたＮ個のスイッチング制御信号をそれぞれ出力するＮ個の制御比較回路と、
前記Ｎ個の電流電圧変換器にそれぞれ対応して設けられ、且つ前記Ｎ個の制御比較回路にそれぞれ対応して設けられたＮ個の接続スイッチと、
前記Ｎ個の接続スイッチから入力された複数の電圧信号を互いに加算して前記受信信号を生成する信号加算器と
を備え、
前記各接続スイッチは、前記Ｎ個の制御比較回路のうちの対応する制御比較回路から入力されたスイッチング制御信号に応じて、前記Ｎ個の電流電圧変換器のうちの対応する電流電圧変換器から入力された電圧信号を前記信号加算器に出力するオン状態と、当該対応する電流電圧変換器から入力された電圧信号を前記信号加算器へ出力しないオフ状態とのいずれか一方の状態となるように制御される
ことを特徴とする光受信回路。
【請求項１０】
請求項１から請求項９のうちのいずれか１項記載の光受信回路と、
前記光受信回路で生成された当該受信信号に基づいて前記対象物体までの距離を測定する測距部と
を備えることを特徴とするレーザレーダ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部空間内の物体で反射された反射レーザ光を受信し、その受信結果を基に当該物体を検出する技術に関するものである。
【背景技術】
【０００２】
レーザ光で空間を走査して当該空間内の対象物体すなわちターゲットからの反射レーザ光を受信し、その受信結果に基づき、当該ターゲットまでの距離、反射強度分布または当該ターゲットの特性などの情報を測定するレーザレーダ装置が知られている。このようなレーザレーダ装置に関する従来技術は、たとえば、特許文献１（特開２０１１−２３９３２９号公報）に開示されている。
【０００３】
特許文献１に開示されているレーザレーダ装置は、受信回路と、この受信回路の出力信号を用いてターゲットに関する演算を行うレーダ演算部とを備えている。この受信回路は、ターゲットで反射されたレーザパルスを受信する複数の受信部と、これら受信部の出力信号をそれぞれ増幅する複数の増幅器と、これら増幅器の出力信号をそれぞれ入力とする複数のスイッチと、これらスイッチから出力された信号を加算してレーダ演算部に出力する加算回路と、これらスイッチの動作を制御する信号をそれぞれ出力する複数の比較器とを備えている。各比較器は、対応する受信部の出力信号の電圧を所定の閾値電圧と比較し、その電圧が閾値電圧以上であれば、対応するスイッチをオン状態にする信号を出力し、その電圧が閾値電圧未満であれば、対応するスイッチをオフ状態にする信号を出力する。増幅器から出力された増幅信号の電圧が閾値電圧未満であれば、その増幅器に対応するスイッチは、オフ状態となり、当該増幅信号を加算回路に供給しない。このとき、当該増幅信号に含まれる雑音成分は、加算回路による加算処理を受けないことから、加算回路の出力信号のＳＮ比の低下を防止することが可能となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２３９３２９号公報（たとえば、図１及び段落００２０〜００２５）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示されているレーザレーダ装置は、受信回路に入射した外乱光成分を誤って検出し、その検出結果に基づいてターゲットに関する演算（たとえば、測距演算）を誤って実行するという課題がある。
【０００６】
たとえば、上記した複数の受信部の１つに、外乱光成分が重畳されたレーザパルスが入力されたとき、当該受信部に対応する増幅器から出力された増幅信号は、その外乱光成分に起因して閾値電圧以上の電圧を有する場合が起こり得る。このとき、当該比較器の出力信号は、対応するスイッチをオン状態にするので、当該スイッチは、当該増幅信号に所望の反射信号成分が含まれていない場合であっても、その増幅信号を遮断することができずに加算回路に供給してしまう。よって、その増幅信号に含まれる外来光成分は、加算回路による加算処理を受けることから、誤検出を生じさせるおそれがある。
【０００７】
上記に鑑みて本発明の目的は、外乱光成分を受信する環境下でも誤検出を防止することができる光受信回路及びレーザレーダ装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一態様による光受信回路は、レーザ光を用いた外部空間の走査に応じて前記外部空間内の対象物体で反射された反射レーザ光を受信する光受信回路であって、前記反射レーザ光を集光させる受信光学系と、前記受信光学系により集光された反射レーザ光を光電変換してＮチャンネル（Ｎは２以上の整数）の検出信号を出力する一群の受光素子を含むアレイ受光器と、前記Ｎチャンネルの検出信号の中から、前記アレイ受光器の受光面のうち前記レーザ光の照射方向に対応する結像位置の予測範囲内に配置された複数の受光素子から出力された複数の検出信号を選択し、当該選択された複数の検出信号を互いに加算して受信信号を出力する加算回路とを備えることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、外乱光成分を受信する環境下でも、誤検出を防止することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明に係る実施の形態１のレーザレーダ装置の構成を概略的に示す図である。
【図２】実施の形態１における時間計測回路の構成例を概略的に示す図である。
【図３】実施の形態１における信号処理部の構成例を概略的に示す図である。
【図４】実施の形態１における加算回路の構成例を概略的に示す図である。
【図５】図５Ａは、走査制御信号の信号波形の一例を示す図であり、図５Ｂ〜図５Ｆは、選択制御信号の波形例を示すタイミングチャートである。
【図６】図６Ａ〜図６Ｆは、加算回路の動作を説明するための図である。
【図７】本発明に係る実施の形態２における加算回路の構成例を概略的に示す図である。
【図８】本発明に係る実施の形態３における加算回路の構成例を概略的に示す図である。
【図９】本発明に係る実施の形態４における加算回路の構成例を概略的に示す図である。
【図１０】本発明に係る実施の形態５のレーザレーダ装置の構成を概略的に示す図である。
【図１１】実施の形態５における加算回路の構成例を概略的に示す図である。
【図１２】本発明に係る実施の形態６のレーザレーダ装置の構成を概略的に示す図である。
【図１３】実施の形態６における加算回路の構成例を概略的に示す図である。
【図１４】図１４Ａ〜図１４Ｅは、加算回路の動作を説明するための図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しつつ、本発明に係る種々の実施の形態について詳細に説明する。なお、図面全体において同一符号を付された構成要素は、同一構成及び同一機能を有するものとする。
【００１２】
実施の形態１．
図１は、本発明に係る実施の形態１のレーザレーダ装置１の構成を概略的に示す図である。このレーザレーダ装置１は、レーザ光を用いた外部空間の走査を行う光送信回路と、その走査に応じて当該外部空間内の対象物体ＯＢＪで反射された反射レーザ光を受信する光受信回路と、当該受信結果に基づいて対象物体ＯＢＪまでの距離を測定する測距部とを備えている。
【００１３】
具体的には、図１に示されるようにレーザレーダ装置１は、単一の中心波長を有するレーザパルスを出力するレーザ光源１３と、このレーザ光源１３から入射されたレーザパルスの形を整形して所定ビーム形状のレーザ光を出力する送信光学系１４と、このレーザ光で外部空間を走査するスキャナ１５と、レーザ光ＬＴの照射方向を定める走査制御信号ＳＣを生成する走査駆動制御回路１１と、レーザ光源１３の動作を制御するレーザ制御回路１２とを備えている。本実施の形態の光送信回路は、これら走査駆動制御回路１１，レーザ制御回路１２，レーザ光源１３，送信光学系１４及びスキャナ１５によって構成される。
【００１４】
レーザ光源１３は、たとえば、半導体レーザ、ファイバレーザ（増幅媒質として光ファイバを使用する固体レーザの一種）もしくは光ファイバ以外の増幅媒質を使用する固体レーザ、または、これら半導体レーザ、ファイバレーザ及び固体レーザの中から選択された複数種の光源の組み合わせで構成可能である。レーザ制御回路１２は、走査制御信号ＳＣと同期して動作し、数ナノ秒〜数十ナノ秒の光パルス幅を作り出すためのレーザ制御信号ＬＣをレーザ光源１３に供給することができる。ここで、レーザ制御回路１２は、発光開始または発光のオン／オフなどを指定するＴＴＬ（Ｔｒａｎｓｉｓｔｏｒ−Ｔｒａｎｓｉｓｔｏｒ  Ｌｏｇｉｃ）信号をレーザ光源１３に供給することにより、所定の光パルス幅及び所定の繰り返し周波数を有するレーザ光を発振させてもよい。
【００１５】
送信光学系１４は、レーザ光源１３から入射されたレーザパルスの形を光学的に整形して、スキャナ開口径以下のビーム径と最小のビーム拡がり角とを有するレーザ光を出力することができる。送信光学系１４の構成は、たとえば、光学レンズもしくはミラー、または光学レンズ及びミラーの組み合わせで実現可能である。
【００１６】
スキャナ１５は、走査制御信号ＳＣの信号値に応じた偏向角（走査角）の方向へレーザ光を偏向させて出力する。スキャナ１５の構成は、たとえば、ガルバノミラー、ポリゴンミラーもしくはＭＥＭＳ（ＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）ミラー、または、ガルバノミラー，ポリゴンミラー及びＭＥＭＳミラーの中から選択された複数種の光反射部品の組み合わせで実現可能である。
【００１７】
またレーザレーダ装置１は、外部空間からの反射レーザ光を含む入射光を集光する受信光学系２１と、この受信光学系２１で集光された光を受光すなわち光電変換してＮチャンネル（Ｎは３以上の整数）のアナログ検出信号ＣＨ１〜ＣＨＮからなる検出信号群ＣＨを出力するアレイ受光器２２と、この検出信号群ＣＨの中から選択された複数のアナログ検出信号を互いに加算してアナログ受信信号を生成し出力する加算回路２３と、当該アナログ受信信号にフィルタ処理を施してフィルタ信号ＦＳを出力するフィルタ２５とを備えている。本実施の形態の光受信回路は、これら受信光学系２１，アレイ受光器２２，加算回路２３及び加算制御回路２４によって構成される。
【００１８】
受信光学系２１は、外部空間からの入射光をアレイ受光器２２の受光面に集光させる機能を有する。受信光学系２１の集光機能は、たとえば、集光レンズもしくは集光ミラー、または光学レンズ及びミラーの組み合わせで実現可能である。
【００１９】
アレイ受光器２２の受光面は、所定のアレイ方向に沿って配列されたＮ個の受光素子Ｐ１，Ｐ２，…，ＰＮを有し、各受光素子は、たとえば、フォトダイオード（Ｐｈｏｔｏ  Ｄｉｏｄｅ，ＰＤ）、アバランシェフォトダイオード（Ａｖａｌａｎｃｈｅ  Ｐｈｏｔｏ  Ｄｉｏｄｅ，ＡＰＤ）または光電子増倍管などの光電変換素子で構成可能である。受光素子Ｐ１，Ｐ２，…，ＰＮは、受信光学系２１により集光された入射光を光電変換してＮチャンネルのアナログ検出信号ＣＨ１，ＣＨ２，…，ＣＨＮをそれぞれ出力する。
【００２０】
スキャナ１５は、走査制御信号ＳＣに従って、互いに直交する２つの走査方向へレーザ光を２次元状に偏向させることができる。アレイ受光器２２の受光面（結像面）上では、レーザ光ＬＴの照射方向に対応する位置に反射レーザ光の集光スポット領域が形成される。本実施の形態のアレイ受光器２２は、２つの走査方向のうちの一方の走査方向が受光面上のアレイ方向と対応し、且つ当該２つの走査方向のうちの他方の走査方向が受光面上におけるアレイ方向に直交する方向と対応するように設計されている。対象物体ＯＢＪ上のレーザ光の照射点に対して、アレイ受光器２２での当該照射点の結像位置は、レーザ光ＬＴの照射方向と当該照射点までの距離とに基づいて予測可能である。よって、レーザレーダ装置１の設計段階またはレーザレーダ装置１を用いた実験を通じて、レーザ光ＬＴの照射方向に対応する結像位置の予測範囲を事前に把握することができる。
【００２１】
加算制御回路２４は、Ｎチャンネルのアナログ検出信号ＣＨ１〜ＣＨＮの中から、アレイ受光器２２上の受光面のうちレーザ光ＬＴの照射方向に対応する結像位置の予測範囲内に配置された複数の受光素子から出力された複数のアナログ検出信号を選択させる加算制御信号ＣＬＫを加算回路２３に供給する。加算回路２３は、Ｎチャンネルのアナログ検出信号ＣＨ１〜ＣＨＮの中から、加算制御信号ＣＬＫで指定された複数のアナログ検出信号を選択し、当該選択された複数のアナログ検出信号を互いに加算してアナログ受信信号を出力することができる。後述するように加算制御信号ＣＬＫは、Ｎチャンネルのアナログ検出信号ＣＨ１，ＣＨ２，…，ＣＨＮにそれぞれ対応するＮ個の選択制御信号ＣＬＫ１，ＣＬＫ２，…，ＣＬＫＮで構成されている。各選択制御信号は１ビット信号からなり、加算制御信号ＣＬＫはＮビット信号である。加算回路２３は、ｎ番目の選択制御信号ＣＬＫｎの信号レベルが高レベル（ビット値が１）のときにｎ番目チャンネルのアナログ検出信号ＣＨｎを選択し、選択制御信号ＣＬＫｎの信号レベルが低レベル（ビット値が０）のときにはアナログ検出信号ＣＨｎを選択しない。加算回路２３の構成と加算制御回路２４の構成については後述する。
【００２２】
フィルタ２５は、加算回路２３から入力されたアナログ受信信号にフィルタ処理を施すことにより、当該アナログ受信信号から雑音成分などの不要な周波数成分を減衰させる機能を有している。フィルタ２５は、たとえば、低域遮断フィルタもしくは高域遮断フィルタ、または、低域遮断フィルタ及び高域遮断フィルタの組み合わせで構成可能である。
【００２３】
図１に示されるようにレーザレーダ装置１は、更に、対象物体ＯＢＪ上の光照射点とレーザレーダ装置１との間のパルス状レーザ光の伝播時間に相当する計測値を示す計測信号ＴＳを生成する時間計測回路２６と、この計測信号ＴＳを基に測距データＲＤを算出する信号処理部２７とを備えている。本実施の形態の測距部は、これら時間計測回路２６及び信号処理部２７によって構成される。
【００２４】
時間計測回路２６は、レーザ制御回路１２から供給された基準トリガ信号ＴＲを用いて、フィルタ信号ＦＳを基に計測信号ＴＳを生成することができる。レーザ制御回路１２は、レーザパルスの出射タイミングと同期した基準トリガ信号ＴＲを生成し時間計測回路２６に供給している。時間計測回路２６は、レーザパルスの出射タイミングに対応する基準時間と反射レーザ光の受信時間との間の時間差またはこの時間差に相当する値を示す計測信号ＴＳを生成することができる。時間計測回路２６は、たとえば、時間振幅変換器（Ｔｉｍｅ−ｔｏ−Ａｍｐｌｉｔｕｄｅ  Ｃｏｎｖｅｒｔｅｒ，ＴＡＣ）または時間ディジタル変換器（ｔｉｍｅ−ｔｏ−Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ，ＴＤＣ）で構成可能である。
【００２５】
図２は、ＴＡＣ構成の時間計測回路２６の例を概略的に示す図である。図２に示される構成例では、時間計測回路２６は、フィルタ信号ＦＳの信号波形の強度ピークを検出するピーク検出器３０と、当該強度ピークの検出に応じてランプ電圧をサンプリングする検出器３１とを有する。検出器３１は、定電流源３２、キャパシタＣ１、サンプルホールド回路３３及びスイッチＳＷ１，ＳＷ２を有する。キャパシタＣ１の一端は、スイッチＳＷ１とサンプルホールド回路３３の入力端とにそれぞれ接続されており、キャパシタＣ１の他端は、電気的に接地されている。スイッチＳＷ２の一端はキャパシタＣ１の一端と接続され、スイッチＳＷ２の他端は電気的に接地されている。
【００２６】
スイッチＳＷ１は、パルス状の基準トリガ信号ＴＲが入力される期間だけ、オン状態となって定電流源３２をキャパシタＣ１の一端と電気的に接続する。このとき、スイッチＳＷ２がオフ状態の間、定電流源３２はキャパシタＣ１に電流を供給するので、サンプルホールド回路３３の入力端電圧は、経過時間とともに一定の率で上昇するランプ電圧となる。ピーク検出器３０が強度ピークの検出を示す信号を出力すると、サンプルホールド回路３３は、その信号に応じてランプ電圧をサンプリングし、当該サンプリングされたランプ電圧の値を計測値として有する計測信号ＴＳを出力する。スイッチＳＷ２は、外部の制御回路（たとえば、レーザ制御回路１２または走査駆動制御回路１１）から供給されたリセットパルスＲＳＴに応じてオン状態となり、キャパシタＣ１の蓄積電荷を放電する。
【００２７】
図１を参照すると、信号処理部２７は、走査制御信号ＳＣと同期して動作し、時間計測回路２６から供給された計測信号ＴＳを基に対象物体ＯＢＪ上の照射点までの距離を測定する測距機能を有している。図３は、信号処理部２７の構成例を概略的に示すブロック図である。図３に示されるように、信号処理部２７は、走査制御信号ＳＣ及び計測信号ＴＳをそれぞれディジタル信号に変換するＡ／Ｄ変換器３５と、このＡ／Ｄ変換器３５の出力に基づいて対象物体ＯＢＪ上の照射点までの距離を測定する距離演算部３６とを有する。今、対象物体ＯＢＪ上の照射点までの距離をＲ（単位：メートル）とし、レーザレーダ装置１と当該照射点との間のレーザ光の伝播時間をΔｔ（単位：秒）とし、光速度をｃ（単位：メートル／秒）とする。このとき、距離演算部３６は、計測信号ＴＳに基づいて伝播時間Δｔを算出し、次式（１）に従って対象物体ＯＢＪ上の照射点までの距離Ｒを算出することができる。
Ｒ＝ｃ×Δｔ／２                                  （１）
【００２８】
図２に示したようなＴＡＣ構成の時間計測回路２６が使用される場合には、距離演算部３６は、当該サンプリングされたランプ電圧の計測値を用いて伝播時間Δｔを算出することができる。
【００２９】
信号処理部２７の構成は、たとえば、マイクロコンピュータなどのＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）内蔵のコンピュータで実現可能である。あるいは、信号処理部２７の構成は、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）もしくはＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）またはこれらの組み合わせなどの信号処理回路で実現されてもよい。
【００３０】
次に、図４及び図５を参照しつつ、加算回路２３及び加算制御回路２４の構成について説明する。図４は、実施の形態１における加算回路２３の構成例を概略的に示す図である。ここで、図４の構成は、アレイ受光器２２の受光素子Ｐ１〜ＰＮが一方向（図４に示した垂直方向）のみに配列されている場合の構成である。
【００３１】
図４を参照すると、加算回路２３は、加算制御回路２４から供給されたＮ個の選択制御信号ＣＬＫ１，ＣＬＫ２，…，ＣＬＫＮをそれぞれ入力とする電圧レベル変換器４０１，４０２，…，４０Ｎと、アレイ受光器２２から供給されたＮチャンネルのアナログ検出信号ＣＨ１，ＣＨ２，…，ＣＨＮをそれぞれ入力とするＮ個の電流電圧変換器４１１，４１２，…，４１Ｎと、これら電流電圧変換器４１１，４１２，…，４１Ｎにそれぞれ対応して設けられた接続スイッチ４４１，４４２，…，４４Ｎと、これら接続スイッチ４４１，４４２，…，４４Ｎから選択的に出力されたＭチャンネル（Ｍは、Ｎ未満の正整数）のアナログ検出信号を互いに加算してアナログ受信信号を生成する信号加算器４９とを備えている。
【００３２】
また、加算回路２３は、電流電圧変換器４１１，４１２，…，４１Ｎの出力信号の信号レベルをそれぞれ閾値レベルＶＴＨと比較する制御比較器４２１，４２２，…，４２Ｎと、これら制御比較器４２１，４２２，…，４２Ｎにそれぞれ対応して設けられた制御スイッチ４３１，４３２，…，４３Ｎとを備える。制御スイッチ４３１〜４３Ｎは、接続スイッチ４４１〜４４Ｎにそれぞれ対応して設けられており、接続スイッチ４４１〜４４Ｎのスイッチング状態をそれぞれ制御することができる。
【００３３】
電流電圧変換器４１１〜４１Ｎの各々は、たとえば、トランスインピーダンスアンプ（ＴＩＡ）で構成されればよい。また、接続スイッチ４４１〜４４Ｎ及び制御スイッチ４３１〜４３Ｎの各々は、たとえば、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）スイッチで構成されればよい。
【００３４】
電流電圧変換器４１１〜４１Ｎは、Ｎチャンネルのアナログ検出信号ＣＨ１〜ＣＨＮをＮチャンネルのアナログ電圧信号にそれぞれ変換し、これらＮチャンネルのアナログ電圧信号を接続スイッチ４４１〜４４Ｎの入力端にそれぞれ出力する。同時に、Ｎチャンネルのアナログ電圧信号は、分岐して、制御比較器４２１〜４２Ｎにもそれぞれ入力される。
【００３５】
制御比較器４２１〜４２Ｎは、Ｎチャンネルのアナログ電圧信号の信号レベル（電圧値）を閾値レベルＶＴＨと比較し、当該比較結果に応じたＮ個のスイッチング制御信号を制御スイッチ４３１〜４３Ｎにそれぞれ出力する。すなわち、ｎ番目の制御比較器４２ｎは、ｎ番目の電流電圧変換器４１ｎから入力されたアナログ電圧信号の信号レベルを閾値レベルＶＴＨと比較する。この制御比較器４２ｎは、当該信号レベルが閾値レベルＶＴＨ以上であるときは、当該制御比較器４２ｎに対応する接続スイッチ４４ｎをオン状態にする高レベル（ＨＩＧＨ）のスイッチング制御信号を、制御スイッチ４３ｎの入力端に供給する。一方、電流電圧変換器４１ｎから入力されたアナログ電圧信号の信号レベルが閾値レベルＶＴＨ未満であるとき、制御比較器４２ｎは、接続スイッチ４４ｎをオフ状態にする低レベル（ＬＯＷ）のスイッチング制御信号を、制御スイッチ４３ｎの入力端に供給する。
【００３６】
電圧レベル変換器４０１〜４０Ｎは、制御スイッチ４３１〜４３Ｎにそれぞれ対応して設けられている。ｎ番目の電圧レベル変換器４０ｎは、入力された選択制御信号ＣＬＫｎの信号レベルが高レベル（ＨＩＧＨ）のとき、この選択制御信号ＣＬＫｎを、制御スイッチ４３ｎをオン状態にするスイッチング制御信号に変換し、このスイッチング制御信号を制御スイッチ４３ｎの被制御端に供給する。このとき、制御スイッチ４３ｎは、制御比較器４２ｎの出力端と接続スイッチ４４ｎの被制御端との間の信号経路を電気的に接続するオン状態となるように制御される。オン状態の制御スイッチ４３ｎは、制御比較器４２ｎから入力された高レベルまたは低レベルのスイッチング制御信号を接続スイッチ４４ｎの被制御端に供給する。
【００３７】
一方、電圧レベル変換器４０ｎは、入力された選択制御信号ＣＬＫｎの信号レベルが低レベル（ＬＯＷ）のとき、この選択制御信号ＣＬＫｎを、制御スイッチ４３ｎをオフ状態にするスイッチング制御信号に変換し、このスイッチング制御信号を制御スイッチ４３ｎの被制御端に供給する。このとき、制御スイッチ４３ｎは、制御比較器４２ｎの出力端と接続スイッチ４４ｎの被制御端との間の信号経路を電気的に遮断するオフ状態となるように制御される。オフ状態の制御スイッチ４３ｎは、制御比較器４２ｎから入力されたスイッチング制御信号を接続スイッチ４４ｎの被制御端に出力しない。このとき、接続スイッチ４４ｎのスイッチング状態は、電流電圧変換器４１ｎと信号加算器４９との間の信号経路を遮断するオフ状態となる。よって、制御スイッチ４３ｎのスイッチング状態がオフ状態のとき、この制御スイッチ４３ｎに対応する接続スイッチ４４ｎのスイッチング状態もオフ状態である。
【００３８】
したがって、高レベルの選択制御信号ＣＬＫｎが入力されている場合、電流電圧変換器４１ｎのアナログ電圧出力の信号レベルが閾値レベルＶＴＨ以上であるときは、電流電圧変換器４１ｎのアナログ電圧出力が信号加算器４９に入力される。高レベルの選択制御信号ＣＬＫｎが入力されている場合でも、電流電圧変換器４１ｎのアナログ電圧出力の信号レベルが閾値レベルＶＴＨ未満であるときは、信号加算器４９への電流電圧変換器４１ｎのアナログ電圧出力は遮断される。一方、低レベルの選択制御信号ＣＬＫｎが入力されている場合には、信号加算器４９への電流電圧変換器４１ｎのアナログ電圧出力は遮断される。
【００３９】
加算制御回路２４は、アレイ受光器２２上の受光面のうちレーザ光ＬＴの照射方向に対応する結像位置の予測範囲内に配置された受光素子から出力された複数のアナログ検出信号を選択させる選択制御信号ＣＬＫ１〜ＣＬＫＮ（加算制御信号ＣＬＫ）を生成する。選択制御信号ＣＬＫ１〜ＣＬＫＮの信号レベルの組み合わせにより、所望のアナログ検出信号を選択することが可能である。
【００４０】
より具体的には、加算制御回路２４は、走査制御信号ＳＣの信号値をＮ個の比較範囲Δ１，Δ２，…，ΔＮを定める閾値群と比較し、当該比較結果に応じたＮ個の信号レベルを有する選択制御信号ＣＬＫ１，ＣＬＫ２，…，ＣＬＫＮを生成することができる。各比較範囲Δｎは、少なくとも１つの、上限閾値と下限閾値との組で定められる。
【００４１】
図５Ａは、走査制御信号ＳＣの信号波形の一例を示す図であり、図５Ｂ〜図５Ｆは、５個の選択制御信号ＣＬＫ１〜ＣＬＫ５の波形例を示すタイミングチャートである。図５Ａ〜図５Ｆの例では、走査制御信号ＳＣの波形は、のこりぎり波で構成されている。走査制御信号ＳＣの信号値（電圧値）が最低電圧Ｖｔｈ０から最高電圧まで一定の率で上昇することが繰り返されている。
【００４２】
図５Ｂに示されるように選択制御信号ＣＬＫ１の信号レベルは、走査制御信号ＳＣの信号値が下限閾値Ｖｔｈ０と上限閾値Ｖｔｈ３との間（下限閾値Ｖｔｈ０以上で且つ上限閾値Ｖｔｈ３以下）であるときに高レベルとなり、図５Ｃに示されるように選択制御信号ＣＬＫ２の信号レベルは、走査制御信号ＳＣの信号値が下限閾値Ｖｔｈ１と上限閾値Ｖｔｈ４との間（下限閾値Ｖｔｈ１以上で且つ上限閾値Ｖｔｈ４以下）であるときに高レベルとなり、図５Ｄに示されるように、選択制御信号ＣＬＫ３の信号レベルは、走査制御信号ＳＣの信号値が下限閾値Ｖｔｈ２と上限閾値Ｖｔｈ５との間（下限閾値Ｖｔｈ２以上で且つ上限閾値Ｖｔｈ５以下）であるときに高レベルとなり、図５Ｅに示されるように選択制御信号ＣＬＫ４の信号レベルは、走査制御信号ＳＣの信号値が下限閾値Ｖｔｈ３と上限閾値Ｖｔｈ６との間（下限閾値Ｖｔｈ２以上で且つ上限閾値Ｖｔｈ５以下）であるときに高レベルとなる。そして、図５Ｆに示されるように選択制御信号ＣＬＫ５の信号レベルは、走査制御信号ＳＣの信号値が下限閾値Ｖｔｈ４以上あるいは上限閾値Ｖｔｈ１以下であるときに高レベルとなる。したがって、時間帯ごとに選択されるアナログ検出信号は、以下のようになる。
【００４３】
・時間帯ｔ０〜ｔ１：アナログ検出信号ＣＨ１，ＣＨ５
・時間帯ｔ１〜ｔ２：アナログ検出信号ＣＨ１，ＣＨ２
・時間帯ｔ２〜ｔ３：アナログ検出信号ＣＨ２，ＣＨ３
・時間帯ｔ３〜ｔ４：アナログ検出信号ＣＨ３，ＣＨ４
・時間帯ｔ４〜ｔ５：アナログ検出信号ＣＨ４，ＣＨ５
・時間帯ｔ５〜ｔ６：アナログ検出信号ＣＨ４，ＣＨ５
【００４４】
たとえば、レーザ光の走査角が走査制御信号ＳＣの信号値に対して線形となるようにスキャナ１５が構成されている場合、図５Ａに示したのこぎり波の振幅変化がアレイ受光器２２上の集光スポット領域（結像領域）の位置変化に対応する。加算制御回路２４は、走査制御信号ＳＣの信号値の変化に合わせて、選択制御信号ＣＬＫ１，ＣＬＫ２，…，ＣＬＫＮの信号レベルを切り替えることができる。
【００４５】
図６Ａ〜図６Ｄは、アナログ検出信号ＣＨ１〜ＣＨ４にそれぞれ対応するアナログ電圧信号の波形例をそれぞれ示すグラフである。図６Ａ及び図６Ｂには、対象物体ＯＢＪからの反射信号Ｒ１，Ｒ２がそれぞれ現れている。反射信号Ｒ１，Ｒ２は、いずれも閾値レベルＶＴＨ以上の信号レベルを有する。また、図６Ｃには、閾値レベルＶＴＨ未満の信号レベルを有するアンプ雑音成分のみが現れており、図６Ｄには、閾値レベルＶＴＨ以上の信号レベルを有する外乱光成分が現れている。図６Ｅは、図６Ａ及び図６Ｂのアナログ電圧信号を加算して得られた加算信号波形を示すグラフであり、図６Ｆは、図６Ａ，図６Ｂ及び図６Ｄのアナログ電圧信号を加算して得られた加算信号波形を示すグラフである。
【００４６】
従来技術では、Ｎチャンネルのアナログ電圧信号のうち閾値レベルＶＴＨ以上の信号レベルを有する信号波形がすべて加算されるので、図６Ｄの外乱光成分も加算対象となる。よって、従来技術では、図６Ｆに示した加算信号波形のうち閾値レベルＶＴＨ以上の信号レベルを有する波形部分がアナログ受信信号波形として出力されてしまうが、これは誤検出の要因となる。これに対し、本実施の形態では、加算回路２３は、図６Ｄの外乱光成分を加算対象とせず、図６Ａ及び図６Ｂに示した信号波形のうち閾値レベルＶＴＨ以上の信号レベルを有する反射信号Ｒ１，Ｒ２の波形部分のみを互いに加算してアナログ受信信号を生成する。すなわち、加算回路２３は、図６Ｅに示した加算信号波形のうち閾値レベルＶＴＨ以上の信号レベルを有する波形部分のみをアナログ受信信号波形として出力する。このため、外乱光成分に起因する誤検出を防止することができる。また、加算回路２３は、反射信号Ｒ１，Ｒ２に重畳されている雑音成分以外の雑音成分を加算対象としないので、受信ＳＮ比の劣化を防止することもできる。
【００４７】
以上に説明したように実施の形態１のレーザレーダ装置１では、加算回路２３は、レーザ光ＬＴの照射方向に対応する結像位置の予測範囲内に配置された複数の受光素子から出力された複数のアナログ検出信号を選択し、当該選択されたアナログ検出信号を互いに加算してアナログ受信信号を出力するので、外乱光成分を受信する環境下でも、外来光成分の誤検出を防止することができ、受信ＳＮ比の劣化を防止することもできる。よって、測距精度を改善することが可能である。
【００４８】
なお、受光素子Ｐ１〜ＰＮが１次元配列されたアレイ受光器２２に代えて、受光素子が２次元状に配列されたアレイ受光器が使用されてもよい。この場合、２つのアレイ方向にそれぞれ対応する２つの走査方向に対する加算制御信号が生成されればよい。
【００４９】
また、本実施の形態では、制御比較器４２１〜４２Ｎの閾値レベルＶＴＨはすべて同一レベルであるが、これに限定されるものではない。アレイ受光器２２の受光素子Ｐ１〜ＰＮのそれぞれの特性に合わせて、制御比較器４２１〜４２Ｎの閾値レベルが個別に設定されてもよい。
【００５０】
実施の形態２．
図７は、本発明に係る実施の形態２における加算回路２３Ａの構成を概略的に示す図である。実施の形態２のレーザレーダ装置の構成は、図１の加算回路２３に代えて図７の加算回路２３Ａを有する点を除いて、上記実施の形態１のレーザレーダ装置１の構成と同じである。
【００５１】
図７に示されるように加算回路２３Ａは、実施の形態１の加算回路２３と同様に、電圧レベル変換器４０１，４０２，…，４０Ｎ、電流電圧変換器４１１，４１２，…，４１Ｎ、制御比較器４２１，４２２，…，４２Ｎ、接続スイッチ４４１，４４２，…４４Ｎ、及び信号加算器４９を備えている。本実施の形態の加算回路２３Ａは、接続スイッチ４４１，４４２，…４４Ｎにそれぞれ対応して設けられた後段スイッチ４５１，４５２，…４５Ｎを備える。信号加算器４９は、これら後段スイッチ４５１，４５２，…４５Ｎから選択的に出力されたＭチャンネル（Ｍは、Ｎ未満の正整数）のアナログ検出信号を互いに加算してアナログ受信信号を生成することができる。後段スイッチ４５１〜４５Ｎは、接続スイッチ４４１〜４４Ｎと同様に、たとえば、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）スイッチで構成されればよい。
【００５２】
電流電圧変換器４１１〜４１Ｎは、Ｎチャンネルのアナログ電圧信号を接続スイッチ４４１〜４４Ｎの入力端にそれぞれ出力する。同時に、Ｎチャンネルのアナログ電圧信号は、分岐して、制御比較器４２１〜４２Ｎにもそれぞれ入力される。
【００５３】
制御比較器４２１〜４２Ｎは、Ｎチャンネルのアナログ電圧信号の信号レベル（電圧値）を閾値レベルＶＴＨと比較し、当該比較結果に応じたＮ個のスイッチング制御信号を接続スイッチ４４１〜４４Ｎにそれぞれ出力する。すなわち、ｎ番目の制御比較器４２ｎは、ｎ番目の電流電圧変換器４１ｎから入力されたアナログ電圧信号の信号レベルを閾値レベルＶＴＨと比較する。この制御比較器４２ｎは、当該信号レベルが閾値レベルＶＴＨ以上であるときは、当該制御比較器４２ｎに対応する接続スイッチ４４ｎをオン状態にする高レベル（ＨＩＧＨ）のスイッチング制御信号を、接続スイッチ４４ｎの被制御端に供給する。一方、電流電圧変換器４１ｎから入力されたアナログ電圧信号の信号レベルが閾値レベルＶＴＨ未満であるとき、制御比較器４２ｎは、接続スイッチ４４ｎをオフ状態にする低レベル（ＬＯＷ）のスイッチング制御信号を、接続スイッチ４４ｎの被制御端に供給する。
【００５４】
電圧レベル変換器４０１〜４０Ｎは、後段スイッチ４５１〜４５Ｎにそれぞれ対応して設けられている。ｎ番目の電圧レベル変換器４０ｎは、入力された選択制御信号ＣＬＫｎの信号レベルが高レベル（ＨＩＧＨ）のとき、この選択制御信号ＣＬＫｎを、後段スイッチ４５ｎをオン状態にするスイッチング制御信号に変換し、このスイッチング制御信号を後段スイッチ４５ｎの被制御端に供給する。このとき、後段スイッチ４５ｎは、接続スイッチ４４ｎの出力端と信号加算器４９の入力端との間の信号経路を電気的に接続するオン状態となるように制御される。オン状態の後段スイッチ４５ｎは、接続スイッチ４４ｎから入力されたアナログ電圧信号を信号加算器４９に出力する。
【００５５】
一方、電圧レベル変換器４０ｎは、入力された選択制御信号ＣＬＫｎの信号レベルが低レベル（ＬＯＷ）のとき、この選択制御信号ＣＬＫｎを、後段スイッチ４５ｎをオフ状態にするスイッチング制御信号に変換し、このスイッチング制御信号を後段スイッチ４５ｎの被制御端に供給する。このとき、後段スイッチ４５ｎは、接続スイッチ４４ｎの出力端と信号加算器４９の入力端との間の信号経路を電気的に遮断するオフ状態となるように制御される。オフ状態の後段スイッチ４５ｎは、接続スイッチ４４ｎから入力されたアナログ電圧信号を信号加算器４９に出力しない。
【００５６】
したがって、高レベルの選択制御信号ＣＬＫｎが入力されている場合、電流電圧変換器４１ｎのアナログ電圧出力の信号レベルが閾値レベルＶＴＨ以上であるときは、電流電圧変換器４１ｎのアナログ電圧出力が信号加算器４９に入力される。高レベルの選択制御信号ＣＬＫｎが入力されている場合でも、電流電圧変換器４１ｎのアナログ電圧出力の信号レベルが閾値レベルＶＴＨ未満であるときは、信号加算器４９への電流電圧変換器４１ｎのアナログ電圧出力は遮断される。一方、低レベルの選択制御信号ＣＬＫｎが入力されている場合には、信号加算器４９への電流電圧変換器４１ｎのアナログ電圧出力は遮断される。
【００５７】
以上に説明したように実施の形態２の加算回路２３Ａは、実施の形態１の加算回路２３と同様に、加算制御信号ＣＬＫに従って、レーザ光ＬＴの照射方向に対応する結像位置の予測範囲内に配置された複数の受光素子から出力された複数のアナログ検出信号を選択し、当該選択されたアナログ検出信号を互いに加算してアナログ受信信号を出力することができる。したがって、外乱光成分を受信する環境下でも、外来光成分の誤検出を防止することができ、受信ＳＮ比の劣化を防止することもできる。よって、測距精度を改善することが可能である。
【００５８】
実施の形態３．
図８は、本発明に係る実施の形態３における加算回路２３Ｂの構成を概略的に示す図である。実施の形態３のレーザレーダ装置の構成は、図１の加算回路２３に代えて図８の加算回路２３Ｂを有する点を除いて、上記実施の形態１のレーザレーダ装置１の構成と同じである。
【００５９】
図８に示されるように加算回路２３Ｂは、実施の形態１の加算回路２３と同様に、電流電圧変換器４１１，４１２，…，４１Ｎ、接続スイッチ４４１，４４２，…４４Ｎ、及び信号加算器４９を備えている。本実施の形態の加算回路２３Ｂは、加算制御信号ＣＬＫにより制御される制御比較器４２１，４２２，…，４２Ｎを備える。選択制御信号ＣＬＫ１〜ＣＬＫＮは、制御比較器４２１〜４２Ｎの電源をそれぞれオン／オフ制御する信号として使用される。
【００６０】
電流電圧変換器４１１〜４１Ｎは、Ｎチャンネルのアナログ電圧信号を接続スイッチ４４１〜４４Ｎの入力端にそれぞれ出力する。同時に、Ｎチャンネルのアナログ電圧信号は、分岐して、制御比較器４６１〜４６Ｎにもそれぞれ入力される。
【００６１】
ｎ番目の制御比較器４６ｎは、選択制御信号ＣＬＫｎの信号レベルが高レベルのときに動作状態となる。このとき、制御比較器４６ｎは、電流電圧変換器４１ｎから入力されたアナログ電圧信号の信号レベルを閾値レベルＶＴＨと比較する。この制御比較器４２ｎは、当該信号レベルが閾値レベルＶＴＨ以上であるときは、当該制御比較器４２ｎに対応する接続スイッチ４４ｎをオン状態にする高レベル（ＨＩＧＨ）のスイッチング制御信号を、接続スイッチ４４ｎの被制御端に供給する。一方、電流電圧変換器４１ｎから入力されたアナログ電圧信号の信号レベルが閾値レベルＶＴＨ未満であるとき、制御比較器４２ｎは、接続スイッチ４４ｎをオフ状態にする低レベル（ＬＯＷ）のスイッチング制御信号を、接続スイッチ４４ｎの被制御端に供給する。一方、選択制御信号ＣＬＫｎの信号レベルが低レベルのとき、制御比較器４６ｎの電源はオフ状態となるので、制御比較器４６ｎは非動作状態となる。
【００６２】
したがって、高レベルの選択制御信号ＣＬＫｎが入力されている場合、制御比較器４６ｎが動作するので、電流電圧変換器４１ｎのアナログ電圧出力の信号レベルが閾値レベルＶＴＨ以上であるときは、電流電圧変換器４１ｎのアナログ電圧出力が信号加算器４９に入力される。高レベルの選択制御信号ＣＬＫｎが入力されている場合でも、電流電圧変換器４１ｎのアナログ電圧出力の信号レベルが閾値レベルＶＴＨ未満であるときは、信号加算器４９への電流電圧変換器４１ｎのアナログ電圧出力は遮断される。一方、低レベルの選択制御信号ＣＬＫｎが入力されている場合には、制御比較器４６ｎが動作せず、接続スイッチ４４ｎはオフ状態となる。よって、信号加算器４９への電流電圧変換器４１ｎのアナログ電圧出力は遮断される。
【００６３】
以上に説明したように実施の形態３の加算回路２３Ｂは、実施の形態１の加算回路２３と同様に、加算制御信号ＣＬＫに従って、レーザ光ＬＴの照射方向に対応する結像位置の予測範囲内に配置された複数の受光素子から出力された複数のアナログ検出信号を選択し、当該選択されたアナログ検出信号を互いに加算してアナログ受信信号を出力することができる。したがって、外乱光成分を受信する環境下でも、対象物体ＯＢＪからの反射信号の誤検出を防止することができ、受信ＳＮ比の劣化を防止することもできる。よって、測距精度を改善することが可能である。
【００６４】
また、本実施の形態では、制御比較器４６１〜４６Ｎの電源がオフ状態またはオン状態のいずれかに制御されるので、アイソレーションレベルを上げることができる。よって、アナログ受信信号における雑音成分の低減が可能となる。
【００６５】
実施の形態４．
図９は、本発明に係る実施の形態４における加算回路２３Ｃの構成を概略的に示す図である。実施の形態４のレーザレーダ装置の構成は、図１の加算回路２３に代えて図９の加算回路２３Ｃを有する点を除いて、上記実施の形態１のレーザレーダ装置１の構成と同じである。
【００６６】
図９に示されるように加算回路２３Ｃは、実施の形態１の加算回路２３と同様に、電流電圧変換器４１１，４１２，…，４１Ｎ、制御比較器４２１，４２２，…，４２Ｎ、接続スイッチ４４１，４４２，…４４Ｎ、及び信号加算器４９を備えている。本実施の形態の加算回路２３Ｃは、加算制御信号ＣＬＫにより制御される増幅器４７１〜４７Ｎを備える。選択制御信号ＣＬＫ１〜ＣＬＫＮは、増幅器４７１〜４７Ｎの電源をそれぞれオン／オフ制御する信号として使用される。
【００６７】
電流電圧変換器４１１，４１２，…，４１Ｎは、Ｎチャンネルのアナログ電圧信号を増幅器４７１，４７２，…，４７Ｎにそれぞれ出力する。ｎ番目の増幅器４７ｎは、選択制御信号ＣＬＫｎの信号レベルが高レベルのときに動作状態となる。このとき、増幅器４７ｎは、電流電圧変換器４１ｎから入力されたアナログ電圧信号を接続スイッチ４４ｎと制御比較器４２ｎとに供給する。制御比較器４２ｎは、電流電圧変換器４１ｎから入力されたアナログ電圧信号の信号レベルを閾値レベルＶＴＨと比較する。この制御比較器４２ｎは、当該信号レベルが閾値レベルＶＴＨ以上であるときは、当該制御比較器４２ｎに対応する接続スイッチ４４ｎをオン状態にする高レベル（ＨＩＧＨ）のスイッチング制御信号を、接続スイッチ４４ｎの被制御端に供給する。一方、電流電圧変換器４１ｎから入力されたアナログ電圧信号の信号レベルが閾値レベルＶＴＨ未満であるとき、制御比較器４２ｎは、接続スイッチ４４ｎをオフ状態にする低レベル（ＬＯＷ）のスイッチング制御信号を、接続スイッチ４４ｎの被制御端に供給する。
【００６８】
一方、選択制御信号ＣＬＫｎの信号レベルが低レベルのときは、増幅器４７ｎの電源はオフ状態となるので、増幅器４７ｎは非動作状態となる。このとき、増幅器４７ｎは、電流電圧変換器４１ｎから入力されたアナログ電圧信号の接続スイッチ４４ｎへの出力を遮断し、当該アナログ電圧信号の制御比較器４２ｎへの出力を遮断する。
【００６９】
したがって、高レベルの選択制御信号ＣＬＫｎが入力されている場合、増幅器４７ｎは、電流電圧変換器４１ｎのアナログ電圧出力を接続スイッチ４４ｎ及び制御比較器４２ｎに供給するので、電流電圧変換器４１ｎのアナログ電圧出力の信号レベルが閾値レベルＶＴＨ以上であるときは、電流電圧変換器４１ｎのアナログ電圧出力が信号加算器４９に入力される。高レベルの選択制御信号ＣＬＫｎが入力されている場合でも、電流電圧変換器４１ｎのアナログ電圧出力の信号レベルが閾値レベルＶＴＨ未満であるときは、信号加算器４９への電流電圧変換器４１ｎのアナログ電圧出力は遮断される。一方、低レベルの選択制御信号ＣＬＫｎが入力されている場合には、増幅器４７ｎは、電流電圧変換器４１ｎのアナログ電圧出力を遮断するので、信号加算器４９にはアナログ電圧出力が供給されない。
【００７０】
以上に説明したように実施の形態４の加算回路２３Ｃは、実施の形態１の加算回路２３と同様に、加算制御信号ＣＬＫに従って、レーザ光ＬＴの照射方向に対応する結像位置の予測範囲内に配置された複数の受光素子から出力された複数のアナログ検出信号を選択し、当該選択されたアナログ検出信号を互いに加算してアナログ受信信号を出力することができる。したがって、外乱光成分を受信する環境下でも、対象物体ＯＢＪからの反射信号の誤検出を防止することができ、受信ＳＮ比の劣化を防止することもできる。よって、測距精度を改善することが可能である。
【００７１】
また、本実施の形態では、増幅器４７１〜４７Ｎの電源がオフ状態またはオン状態のいずれかに制御されるので、アイソレーションレベルを上げることができる。よって、アナログ受信信号における雑音成分の低減が可能となる。
【００７２】
実施の形態５．
図１０は、本発明に係る実施の形態５のレーザレーダ装置２の構成を概略的に示す図である。このレーザレーダ装置２の構成は、図１の加算回路２３及び加算制御回路２４に代えて図１０の加算回路２３Ｄを有する点を除いて、上記実施の形態１のレーザレーダ装置１の構成と同じである。
【００７３】
本実施の形態の加算回路２３Ｄは、加算制御信号ＣＬＫを使用せず、走査制御信号ＳＣを使用して、Ｎチャンネルのアナログ検出信号ＣＨ１〜ＣＨＮの中から複数のアナログ検出信号を選択し、当該選択されたアナログ検出信号を互いに加算してアナログ受信信号を生成することができる。図１１は、実施の形態５における加算回路２３Ｄの構成例を概略的に示す図である。
【００７４】
図１１に示されるように加算回路２３Ｄは、実施の形態１の加算回路２３と同様に、電流電圧変換器４１１，４１２，…，４１Ｎ、制御比較器４２１，４２２，…，４２Ｎ、制御スイッチ４３１，４３２，…，４３Ｎ、接続スイッチ４４１，４４２，…，４４Ｎ、及び信号加算器４９を備えている。本実施の形態の加算回路２３Ｄは、制御スイッチ４３１，４３２，…，４３Ｎにそれぞれ対応して設けられ且つＮ個の比較範囲Φ１，Φ２，…，ΦＮを定めるＮ組の閾値をそれぞれ有する比較器４８１，４８２，…，４８Ｎを備える。これら比較器４８１，４８２，…，４８Ｎは、走査制御信号ＳＣの信号値をＮ組の閾値と比較し、その比較結果に応じたＮ個の比較信号をスイッチング制御信号として生成する。そして、比較器４８１，４８２，…，４８Ｎは、Ｎ個の比較信号を制御スイッチ４３１，４３２，…，４３Ｎの被制御端にそれぞれ供給する。
【００７５】
ｎ番目の比較器４８ｎには、比較範囲Φｎを定める下限閾値ＶＬｎ及び上限閾値ＶＵｎの組が設定されている。比較器４８ｎは、走査制御信号ＳＣの信号値が下限閾値ＶＬｎ以上で且つ上限閾値ＶＵｎ未満のときは、制御スイッチ４３ｎをオン状態にする高レベル（ＨＩＧＨ）の比較信号をその制御スイッチ４３ｎの被制御端に供給する。一方、走査制御信号ＳＣの信号値が下限閾値ＶＬｎ未満もしくは上限閾値ＶＵｎ以上のときは、制御スイッチ４３ｎをオフ状態にする低レベル（ＬＯＷ）の比較信号をその制御スイッチ４３ｎの被制御端に供給する。図１１の例では、たとえば、比較器４８１には、比較範囲Φ１を定める下限閾値Ｖｔｈ０（＝ＶＬ１）及び上限閾値Ｖｔｈ３（＝ＶＵ１）の組が設定されており、比較器４８２には、比較範囲Φ２を定める下限閾値Ｖｔｈ１（＝ＶＬ２）及び上限閾値Ｖｔｈ４（＝ＶＵ２）の組が設定されている。
【００７６】
したがって、比較器４８ｎの出力の信号レベルが高レベルとなる場合、制御スイッチ４３ｎはオン状態となる。この場合、電流電圧変換器４１ｎのアナログ電圧出力の信号レベルが閾値レベルＶＴＨ以上であるときは、電流電圧変換器４１ｎのアナログ電圧出力が信号加算器４９に入力される。比較器４８ｎの出力の信号レベルが高レベルとなる場合でも、電流電圧変換器４１ｎのアナログ電圧出力の信号レベルが閾値レベルＶＴＨ未満であるときは、接続スイッチ４４ｎは、信号加算器４９への電流電圧変換器４１ｎのアナログ電圧出力を遮断する。一方、比較器４８ｎの出力の信号レベルが低レベルとなる場合、制御スイッチ４３ｎはオフ状態となる。この場合、接続スイッチ４４ｎは、信号加算器４９への電流電圧変換器４１ｎのアナログ電圧出力を遮断する。
【００７７】
比較器４８１〜４８ＮにそれぞれＮ組の閾値を設定することにより、実施の形態５の加算回路２３Ｄは、レーザ光ＬＴの照射方向に対応する結像位置の予測範囲内に配置された複数の受光素子から出力された複数のアナログ検出信号を選択することができる。よって、加算回路２３Ｄは、当該選択されたアナログ検出信号を互いに加算してアナログ受信信号を出力することができる。したがって、外乱光成分を受信する環境下でも、対象物体ＯＢＪからの反射信号の誤検出を防止することができ、受信ＳＮ比の劣化を防止することもできる。よって、測距精度を改善することが可能である。
【００７８】
実施の形態６．
図１２は、本発明に係る実施の形態６のレーザレーダ装置３の構成を概略的に示す図である。このレーザレーダ装置３の構成は、図１の加算回路２３及び加算制御回路２４に代えて図１２の加算回路２３Ｋを有する点を除いて、上記実施の形態１のレーザレーダ装置１の構成と同じである。図１３は、実施の形態６における加算回路２３Ｋの構成例を概略的に示す図である。
【００７９】
図１３に示されるように加算回路２３Ｋは、実施の形態１の加算回路２３と同様に、電流電圧変換器４１１，４１２，…，４１Ｎ、接続スイッチ４４１，４４２，…４４Ｎ、及び信号加算器４９を備えている。本実施の形態の加算回路２３Ｋは、接続スイッチ４４１，４４２，…，４４Ｎにそれぞれ対応して設けられた制御比較回路５０１，５０２，…，５０Ｎを備える。
【００８０】
電流電圧変換器４１１〜４１Ｎは、Ｎチャンネルのアナログ電圧信号を接続スイッチ４４１〜４４Ｎの入力端にそれぞれ出力する。同時に、Ｎチャンネルのアナログ電圧信号は、分岐して、制御比較回路５０１〜５０Ｎにもそれぞれ入力される。これら制御比較回路５０１〜５０Ｎは、Ｎチャンネルの電圧信号の信号レベルをＮ個の比較範囲Ω１〜ΩＮを定めるＮ組の閾値と比較し、当該比較結果に応じたＮ個のスイッチング制御信号をそれぞれ出力する機能を有する。これらＮ個のスイッチング制御信号は、接続スイッチ４４１〜４４Ｎの被制御端にそれぞれ供給される。
【００８１】
ｎ番目の制御比較回路５０ｎには、比較範囲Ωｎを定める下限閾値ＶＬ及び上限閾値ＶＨの組が設定されている。制御比較回路５０ｎは、入力された電圧信号の信号レベルを下限閾値ＶＬ及び上限閾値ＶＨと比較し、当該信号レベルが下限閾値ＶＬ以上で且つ上限閾値ＶＨ未満であれば、接続スイッチ４４ｎをオン状態にする高レベルのスイッチング制御信号をその接続スイッチ４４ｎの被制御端に供給する。一方、当該信号レベルが下限閾値ＶＬ未満もしくは上限閾値ＶＨ以上であれば、接続スイッチ４４ｎをオフ状態にする低レベルのスイッチング制御信号をその接続スイッチ４４ｎの被制御端に供給する。
【００８２】
したがって、制御比較回路５０ｎの出力の信号レベルが高レベルとなる場合、接続スイッチ４４ｎはオン状態となる。この場合、電流電圧変換器４１ｎのアナログ電圧出力が信号加算器４９に入力される。一方、制御比較回路５０ｎの出力の信号レベルが低レベルとなる場合、接続スイッチ４４ｎは、信号加算器４９への電流電圧変換器４１ｎのアナログ電圧出力を遮断する。
【００８３】
このような制御比較回路５０ｎは、図１３に示されるように比較回路５１ｎ及び比較器５２ｎで構成可能である。比較回路５１ｎは、電流電圧変換器４１ｎから入力されたアナログ電圧信号の信号レベルを下限閾値ＶＬと比較し、当該信号レベルが下限閾値ＶＬ以上であれば、入力されたアナログ電圧信号を比較器５２ｎに出力する。一方、当該信号レベルが下限閾値ＶＬ未満であれば、入力されたアナログ電圧信号を出力せずに、あらかじめ設定された基準電圧信号を比較器５２ｎに出力する。基準電圧信号の信号レベルは、上限閾値ＶＨを超えるレベルに設定されている。比較器５２ｎは、その基準電圧信号が入力されたとき、接続スイッチ４４ｎをオフ状態にする低レベルのスイッチング制御信号を出力する。アナログ電圧信号が入力されたときは、比較器５２ｎは、当該アナログ電圧信号の信号レベルを上限閾値ＶＨと比較し、その信号レベルが上限閾値ＶＨ未満であれば、接続スイッチ４４ｎをオン状態にする高レベルのスイッチング制御信号を出力する。一方、比較器５２ｎは、当該アナログ電圧信号の信号レベルが上限閾値ＶＨ以上であれば、接続スイッチ４４ｎをオフ状態にする低レベルのスイッチング制御信号を出力する。
【００８４】
図１４Ａ〜図１４Ｃは、アナログ検出信号ＣＨ１〜ＣＨ３にそれぞれ対応するアナログ電圧信号の波形例をそれぞれ示すグラフである。図１４Ａには、上限閾値ＶＨを超える飽和信号レベルを有する外来光成分Ｒ１０が現れている。図１４Ｂには、対象物体ＯＢＪからの反射信号Ｒ１１が現れている。この反射信号Ｒ１１の信号レベルは、上限閾値ＶＨと下限閾値ＶＬとの間の範囲（ダイナミックレンジ）内に収まっている。図１４Ｃには、下限閾値ＶＬ未満の信号レベルを有するアンプ雑音成分のみが現れている。図１４Ｄは、図１４Ｂの波形と同じ加算信号波形を示すグラフである。また、図１４Ｅは、図１４Ａ及び及び図６Ｂのアナログ電圧信号を加算して得られた加算信号波形を示すグラフである。
【００８５】
従来技術では、Ｎチャンネルのアナログ電圧信号のうち下限閾値ＶＬ以上の信号レベルを有する信号波形がすべて加算されるので、図１４Ａの飽和信号レベルを有する外乱光成分も加算対象となる。よって、従来技術では、図１４Ｅに示した加算信号波形のうち閾値レベルＶＴＨ以上の信号レベルを有する波形部分がアナログ受信信号波形として出力されてしまうが、これは誤検出の要因となる。たとえば、図２に示した時間計測回路２６のピーク検出器３０がフィルタ信号ＦＳの飽和波形の立ち上がり位置と立下り位置とを強度ピーク位置と誤って検出するおそれがある。この場合、信号処理部２７は複数の測距値を誤って算出する。
【００８６】
これに対し、本実施の形態の加算回路２３Ｋは、図１４Ａの外来光成分及び図１４Ｃの雑音成分を加算対象とせず、図１４Ｂに示した信号波形のうち、下限閾値ＶＬと上限閾値ＶＨとの間の比較範囲内にある信号レベルを有する反射信号Ｒ１１の波形部分のみをアナログ受信信号波形として出力することができる。すなわち、加算回路２３Ｋは、図１４Ｄに示した加算信号波形のうち当該比較範囲内にある信号レベルを有する波形部分のみをアナログ受信信号波形として出力する。このため、飽和信号レベルを有する外乱光成分に起因する誤検出を防止することができる。
【００８７】
以上に説明したように実施の形態６のレーザレーダ装置３では、加算回路２３Ｋは、比較範囲内にある信号レベルを有する信号のみを加算してアナログ受信信号を生成するので、外乱光成分に起因する誤検出を防止することができ、受信ＳＮ比の劣化をも防止することができる。よって、測距精度を改善することが可能である。
【００８８】
なお、受光素子Ｐ１〜ＰＮが１次元配列されたアレイ受光器２２に代えて、受光素子が２次元状に配列されたアレイ受光器が使用されてもよい。この場合、２つのアレイ方向にそれぞれ対応する２つの走査方向について、比較範囲内にある信号レベルを有する信号のみを加算することでアナログ受信信号が生成されればよい。
【００８９】
また、実施の形態６の加算回路２３Ｋに対して、実施の形態１〜４における加算制御信号ＣＬＫを用いて加算されるべきアナログ検出信号を選択する構成が適用されてもよい。すなわち、実施の形態１における加算制御回路２４、電圧レベル変換器４０１〜４０Ｎ及び制御スイッチ４３１〜４３Ｎからなる構成、実施の形態２における加算制御回路２４、電圧レベル変換器４０１〜４０Ｎ及び後段スイッチ４５１〜４５Ｎからなる構成、あるいは、実施の形態３における加算制御回路２４及び制御比較器４６１〜４６Ｎからなる構成が実施の形態６の加算回路２３Ｋに適用されてもよい。
【００９０】
以上、図面を参照して本発明に係る種々の実施の形態について述べたが、これら実施の形態は本発明の例示であり、これら実施の形態以外の様々な形態を採用することもできる。たとえば、上記実施の形態１〜６のレーザレーダ装置は、いずれも、対象物体ＯＢＪまでの距離を測定する測距機能を有しているが、これに限定されるものではない。たとえば、対象物体ＯＢＪの反射強度分布、対象物体ＯＢＪの３次元形状及び対象物体ＯＢＪの特性などの情報を測定する機能を有するように実施の形態１〜６のレーザレーダ装置の構成が適宜変更されてもよい。
【００９１】
また、ユーザが、所望の受光素子から出力されるアナログ検出信号のみを加算対象として手動で選択することができるように上記実施の形態１〜６の構成が変更されてもよい。
【００９２】
なお、本発明の範囲内において、上記実施の形態１〜６の自由な組み合わせ、各実施の形態の任意の構成要素の変形、または各実施の形態の任意の構成要素の省略が可能である。
【符号の説明】
【００９３】
１，２，３  レーザレーダ装置、１１  走査駆動制御回路、１２  レーザ制御回路、１３  レーザ光源、１４  送信光学系、１５  スキャナ、２１  受信光学系、２２  アレイ受光器、２３，２３Ａ〜２３Ｄ，２３Ｋ  加算回路、２４  加算制御回路、２５  フィルタ、２６  時間計測回路、２７  信号処理部、３０  ピーク検出器、３１  検出器、３２  定電流源、３３  サンプルホールド回路、３５  Ａ／Ｄ変換器、３６  距離演算部、４０１〜４０Ｎ  電圧レベル変換器、４１１〜４１Ｎ  電流電圧変換器、４２１〜４２Ｎ  制御比較器、４３１〜４３Ｎ  制御スイッチ，４４１〜４４Ｎ  接続スイッチ、４６１〜４６Ｎ  制御比較器、４７１〜４７Ｎ  増幅器、４８１〜４８Ｎ  比較器、４９  信号加算器、５０１〜５０Ｎ  制御比較回路、５１１〜５１Ｎ  第１比較器，５２１〜５２Ｎ  第２比較器。
【図１】
2018004471.tif 000003
【図２】
2018004471.tif 000004
【図３】
2018004471.tif 000005
【図４】
2018004471.tif 000006
【図５】
2018004471.tif 000007
【図６】
2018004471.tif 000008
【図７】
2018004471.tif 000009
【図８】
2018004471.tif 000010
【図９】
2018004471.tif 000011
【図１０】
2018004471.tif 000012
【図１１】
2018004471.tif 000013
【図１２】
2018004471.tif 000014
【図１３】
2018004471.tif 000015
【図１４】
2018004471.tif 000016