(57)【要約】【課題】ホットスイッチングによるＰＩＮダイオードの信頼性の低下を抑制することができる駆動回路、および、当該駆動回路を用いたインピーダンス整合装置を提供する。【解決手段】ＰＩＮダイオードＤのオン状態とオフ状態とを切り替える駆動回路Ａ１であって、スイッチング素子ＳＨおよびスイッチング素子ＳＬと、駆動電源と、ＰＩＮダイオードＤの順方向電流を調整する電流制限抵抗Ｒとを備えている。そして、スイッチング素子ＳＨがオン状態であり、かつ、スイッチング素子ＳＬがオフ状態のとき、前記駆動電源から、電流制限抵抗Ｒを介して、ＰＩＮダイオードＤに順方向電圧を印加することで、ＰＩＮダイオードＤをオン状態にし、スイッチング素子ＳＨがオフ状態であり、かつ、スイッチング素子ＳＬがオン状態のとき、前記駆動電源から、電流制限抵抗Ｒを介さず、ＰＩＮダイオードＤに逆方向電圧を印加することで、ＰＩＮダイオードＤをオフ状態にする。【選択図】図１
2018082332.tif 000002
【特許請求の範囲】
【請求項１】
ＰＩＮダイオードのオン状態とオフ状態とを切り替える駆動回路であって、
一方がオン状態のときに他方がオフ状態となる、第１のスイッチング素子および第２のスイッチング素子と、
直流電圧を発生させる駆動電源と、
前記ＰＩＮダイオードの順方向電流を調整する電流制限抵抗と、を備え、
前記第１のスイッチング素子がオン状態であり、かつ、前記第２のスイッチング素子がオフ状態のとき、前記駆動電源から、前記電流制限抵抗を介して、前記ＰＩＮダイオードに順方向電圧を印加することで、前記ＰＩＮダイオードをオン状態にし、
前記第１のスイッチング素子がオフ状態であり、かつ、前記第２のスイッチング素子がオン状態のとき、前記駆動電源から、前記電流制限抵抗を介さず、前記ＰＩＮダイオードに逆方向電圧を印加することで、前記ＰＩＮダイオードをオフ状態にする、
ことを特徴とする駆動回路。
【請求項２】
前記第２のスイッチング素子のオン抵抗は、０．１Ω以下である、
請求項１に記載の駆動回路。
【請求項３】
前記順方向電圧によって生じる、前記ＰＩＮダイオードの順方向電流は、前記第１のスイッチング素子のオン抵抗と前記電流制限抵抗によって決定され、
前記電流制限抵抗の抵抗値は、前記ＰＩＮダイオードの順方向電流が所定の電流値となるように、前記第１のスイッチング素子のオン抵抗に基づき、決定されている、
請求項１または請求項２に記載の駆動回路。
【請求項４】
前記駆動電源の正極側の出力端子から負極側の出力端子に向かって順に、前記第１のスイッチング素子、前記電流制限抵抗、前記第２のスイッチング素子が、直列に接続されており、
前記ＰＩＮダイオードは、アノード端子が前記電流制限抵抗と前記第２のスイッチング素子との接続点に接続され、カソード端子が接地されている、
請求項１ないし請求項３のいずれか一項に記載の駆動回路。
【請求項５】
前記駆動電源の正極側の出力端子から負極側の出力端子に向かって順に、前記電流制限抵抗、前記第１のスイッチング素子、前記第２のスイッチング素子が、直列に接続されており、
前記ＰＩＮダイオードは、アノード端子が前記第１のスイッチング素子と前記第２のスイッチング素子との接続点に接続され、カソード端子が接地されている、
請求項１ないし請求項３のいずれか一項に記載の駆動回路。
【請求項６】
前記駆動電源の正極側の出力端子から負極側の出力端子に向かって順に、前記第２のスイッチング素子、前記電流制限抵抗、前記第１のスイッチング素子が、直列に接続されており、
前記ＰＩＮダイオードは、アノード端子が接地され、カソード端子が前記電流制限抵抗と前記第２のスイッチング素子との接続点に接続されている、
請求項１ないし請求項３のいずれか一項に記載の駆動回路。
【請求項７】
前記駆動電源の正極側の出力端子から負極側の出力端子に向かって順に、前記第２のスイッチング素子、前記第１のスイッチング素子、前記電流制限抵抗が、直列に接続されており、
前記ＰＩＮダイオードは、アノード端子が接地され、カソード端子が前記第１のスイッチング素子と前記第２のスイッチング素子との接続点に接続されている、
請求項１ないし請求項３のいずれか一項に記載の駆動回路。
【請求項８】
前記接続点と前記ＰＩＮダイオードとの間に接続されたフィルタ回路を、さらに備えている、
請求項４ないし請求項７のいずれか一項に記載の駆動回路。
【請求項９】
前記電流制限抵抗に対して並列に接続されたスピードアップコンデンサを、さらに備えている、
請求項１ないし請求項８のいずれか一項に記載の駆動回路。
【請求項１０】
電源ラインによって接続された高周波電源と負荷との間に配置され、インピーダンスを整合させるためのインピーダンス整合装置であって、
互いに並列に接続され、それぞれ一端が前記電源ラインに接続された、複数のインピーダンス調整用コンデンサと、
前記複数のインピーダンス調整用コンデンサ毎に、それぞれ一つずつ直列に接続された、複数の前記ＰＩＮダイオードと、
前記ＰＩＮダイオード毎に、それぞれ一つずつ接続された、複数の、請求項１ないし請求項９のいずれか一項に記載の駆動回路と、
前記高周波電源の出力端から前記負荷側を見た負荷側インピーダンスを検出する検出手段と、
前記負荷側インピーダンスに基づき、前記複数の駆動回路毎に、前記第１のスイッチング素子および前記第２のスイッチング素子のオン状態とオフ状態との切り替えを指示する駆動信号を入力する制御回路と、
を備えているインピーダンス整合装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＩＮダイオードのオン状態とオフ状態とを切り替える駆動回路、および、当該駆動回路を用いたインピーダンス整合装置に関する。
【背景技術】
【０００２】
ダイオードは、順方向電圧を印加すると導通状態（オン状態）になり、逆方向電圧を印加すると開放状態（オフ状態）になる特性を有している。この特性を用いて、ダイオードをスイッチとして利用されることがある。このようなダイオードとしては、例えば、ＰＩＮダイオードが用いられる。特許文献１は、従来のＰＩＮダイオードのオン状態とオフ状態とを切り替える駆動回路の一例を開示している。同文献に開示された駆動回路は、２つのスイッチング素子を備えており、電源の正極側に配置されたスイッチング素子がオン状態のとき、駆動回路の出力端にバイアス電源＋ＶＤを供給し、電源の負極側に配置されたスイッチング素子がオン状態のとき、駆動回路の出力端にバイアス電源−ＶＳを供給する。前記出力端は、ＰＩＮダイオードの入力端に接続されており、前記入力端にバイアス電源＋ＶＤが供給されると、ＰＩＮダイオードに順方向電圧が印加され、ＰＩＮダイオードがオン状態となる。一方、前記入力端にバイアス電源−ＶＳが供給されると、ＰＩＮダイオードに逆方向電圧が印加され、ＰＩＮダイオードがオフ状態となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１１０４０７号公報
【特許文献２】特許第５０５００６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１において、ＰＩＮダイオードは、高周波入力部と高周波出力部とを繋ぐ電源ライン上に接続されており、ＰＩＮダイオードのオン状態とオフ状態との切り替えは、高周波電流が流れている状態で行われている。このような通電状態でのスイッチングは「ホットスイッチング」と呼ばれている。特に、上記特許文献１のように、高周波電流が流れている状態でのホットスイッチングにおいて、ＰＩＮダイオードのオン状態からオフ状態への切り替え時間が長い（スイッチングスピードが遅い）、すなわち、ＰＩＮダイオードのキャリアの遷移時間が長いと、電力損失が大きくなる。この電力損失により、例えば、ＰＩＮダイオードの発熱量が大きくなり、ＰＩＮダイオードの信頼性が低下するという問題があった。そのため、ＰＩＮダイオードをオン状態からオフ状態に切り替える時には、より短い遷移時間で行う必要があった。
【０００５】
このような問題を解決するために、特許文献２に開示された駆動回路は、ブートストラップ回路やクランプネットワークなどを備え、スイッチングスピードを調整している。しかし、ブートストラップ回路やクランプネットワークなどを用いているため、回路構成や制御が複雑になってしまっていた。
【０００６】
そこで、本発明は、上記課題に鑑みて創作されたものであり、その目的は、簡易な回路構成により、ホットスイッチングによるＰＩＮダイオードの信頼性の低下を抑制することができる駆動回路、および、当該駆動回路を用いたインピーダンス整合装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１の側面によって提供される駆動回路は、ＰＩＮダイオードのオン状態とオフ状態とを切り替える駆動回路であって、一方がオン状態のときに他方がオフ状態となる、第１のスイッチング素子および第２のスイッチング素子と、直流電圧を発生させる駆動電源と、前記ＰＩＮダイオードの順方向電流を調整する電流制限抵抗と、を備え、前記第１のスイッチング素子がオン状態であり、かつ、前記第２のスイッチング素子がオフ状態のとき、前記駆動電源から、前記電流制限抵抗を介して、前記ＰＩＮダイオードに順方向電圧を印加することで、前記ＰＩＮダイオードをオン状態にし、前記第１のスイッチング素子がオフ状態であり、かつ、前記第２のスイッチング素子がオン状態のとき、前記駆動電源から、前記電流制限抵抗を介さず、前記ＰＩＮダイオードに逆方向電圧を印加することで、前記ＰＩＮダイオードをオフ状態にすることを特徴とする。この構成によれば、ＰＩＮダイオードをオン状態からオフ状態に切り替えるときに、前記電流制限抵抗を介さず、前記ＰＩＮダイオードに逆方向電圧が印加されるため、短い遷移時間でＰＩＮダイオードをオフ状態に切り替えることができる。これにより、ＰＩＮダイオードの発熱量を抑制できる。したがって、ホットスイッチングによるＰＩＮダイオードの信頼性の低下を抑制することができる。
【０００８】
前記駆動回路の好ましい実施の形態において、前記第２のスイッチング素子のオン抵抗は、０．１Ω以下である。この構成によれば、ＰＩＮダイオードをオン状態からオフ状態にしたときの電流経路における抵抗値が低くなるため、ＰＩＮダイオードのオン状態からオフ状態への遷移時間をより短くすることができる。
【０００９】
前記駆動回路の好ましい実施の形態において、前記順方向電圧によって生じる、前記ＰＩＮダイオードの順方向電流は、前記第１のスイッチング素子のオン抵抗と前記電流制限抵抗によって決定され、前記電流制限抵抗の抵抗値は、前記ＰＩＮダイオードの順方向電流が所定の電流値となるように、前記第１のスイッチング素子のオン抵抗に基づき、決定されている。この構成によれば、順方向電流が所定の電流値（例えば、１Ａ以上）になるようにすることで、ＰＩＮダイオードのキャリア寿命より十分短い遷移時間で、ＰＩＮダイオードをオフ状態からオン状態へ切り替えることができる。
【００１０】
前記駆動回路の好ましい実施の形態において、前記駆動電源の正極側の出力端子から負極側の出力端子に向かって順に、前記第１のスイッチング素子、前記電流制限抵抗、前記第２のスイッチング素子が、直列に接続されており、前記ＰＩＮダイオードは、アノード端子が前記電流制限抵抗と前記第２のスイッチング素子との接続点に接続され、カソード端子が接地されている。この構成によれば、第１のスイッチング素子がオン状態であり、かつ、第２のスイッチング素子がオフ状態のときに、電流制限抵抗を介して、ＰＩＮダイオードに順方向電圧を印加し、一方、第１のスイッチング素子がオフ状態であり、かつ、第２のスイッチング素子がオン状態のときに、電流制限抵抗を介さずに、ＰＩＮダイオードに逆方向電圧を印加することができる。したがって、ＰＩＮダイオードをオン状態からオフ状態にしたときの電流経路において、電流制限抵抗を介さないようにすることができる。
【００１１】
前記駆動回路の好ましい他の実施の形態において、前記駆動電源の正極側の出力端子から負極側の出力端子に向かって順に、前記電流制限抵抗、前記第１のスイッチング素子、前記第２のスイッチング素子が、直列に接続されており、前記ＰＩＮダイオードは、アノード端子が前記第１のスイッチング素子と前記第２のスイッチング素子との接続点に接続され、カソード端子が接地されている。この構成によっても、ＰＩＮダイオードをオン状態からオフ状態にしたときの電流経路において、電流制限抵抗を介さないようにすることができる。
【００１２】
前記駆動回路の好ましい他の実施の形態において、前記駆動電源の正極側の出力端子から負極側の出力端子に向かって順に、前記第２のスイッチング素子、前記電流制限抵抗、前記第１のスイッチング素子が、直列に接続されており、前記ＰＩＮダイオードは、アノード端子が接地され、カソード端子が前記電流制限抵抗と前記第２のスイッチング素子との接続点に接続されている。この構成によっても、ＰＩＮダイオードをオン状態からオフ状態にしたときの電流経路において、電流制限抵抗を介さないようにすることができる。
【００１３】
前記駆動回路の好ましい他の実施の形態において、前記駆動電源の正極側の出力端子から負極側の出力端子に向かって順に、前記第２のスイッチング素子、前記第１のスイッチング素子、前記電流制限抵抗が、直列に接続されており、前記ＰＩＮダイオードは、アノード端子が接地され、カソード端子が前記第１のスイッチング素子と前記第２のスイッチング素子との接続点に接続されている。この構成によっても、ＰＩＮダイオードをオン状態からオフ状態にしたときの電流経路において、電流制限抵抗を介さないようにすることができる。
【００１４】
前記駆動回路の好ましい実施の形態において、前記接続点と前記ＰＩＮダイオードとの間にフィルタ回路を、さらに備えている。この構成によれば、フィルタ回路によって、高周波電力が第１のスイッチング素子および第２のスイッチング素子に入力されることが抑制されるので、これらの損壊を抑制することができる。
【００１５】
前記駆動回路の好ましい実施の形態において、前記電流制限抵抗に対して並列に接続されたスピードアップコンデンサを、さらに備えている。この構成によれば、第１のスイッチング素子をオン状態に第２のスイッチング素子をオフ状態に切り替えたときに、当該スピードアップコンデンサを介する電流経路が導通する。したがって、大電流によりＰＩＮダイオードをオン状態に切り替えることができるため、短い遷移時間でＰＩＮダイオードをオン状態に切り替えることができる。
【００１６】
本発明の第２の側面によって提供されるインピーダンス整合装置は、電源ラインによって接続された高周波電源と負荷との間に配置され、インピーダンスを整合させるためのインピーダンス整合装置であって、互いに並列に接続され、それぞれ一端が前記電源ラインに接続された、複数のインピーダンス調整用コンデンサと、前記複数のインピーダンス調整用コンデンサ毎に、それぞれ一つずつ直列に接続された、複数の前記ＰＩＮダイオードと、前記ＰＩＮダイオード毎に、それぞれ一つずつ接続された、複数の、第１の側面によって提供される駆動回路と、前記高周波電源の出力端から前記負荷側を見た負荷側インピーダンスを検出する検出手段と、前記負荷側インピーダンスに基づき、前記複数の駆動回路毎に、前記第１のスイッチング素子および前記第２のスイッチング素子のオン状態とオフ状態との切り替えを指示する駆動信号を入力する制御回路と、を備えている。この構成によれば、ＰＩＮダイオードのオン状態とオフ状態の切り替えによって、オン状態であるＰＩＮダイオードに接続されたインピーダンス調整用コンデンサが有効となるため、インピーダンス整合装置のキャパシタンスを変更することが可能となる。これにより、負荷側インピーダンスを調整し、インピーダンス整合を行うことができる。また、ＰＩＮダイオードのオン状態からオフ状態への切り替わりの遷移時間が短いため、インピーダンス整合の速度が向上する。したがって、高周波電源から負荷に効率よく高周波電力を供給することができる。
【発明の効果】
【００１７】
本発明によれば、ＰＩＮダイオードをオン状態からオフ状態に切り替えるときに、前記電流制限抵抗を介さず、前記ＰＩＮダイオードに逆方向電圧を印加するようにした。これにより、簡易な構成により、短い遷移時間でＰＩＮダイオードをオン状態からオフ状態に切り替えることができる。したがって、ホットスイッチングによるＰＩＮダイオードの信頼性の低下を抑制することができる。
【図面の簡単な説明】
【００１８】
【図１】第１実施形態に係る駆動回路を示す回路構成図である。
【図２】第２実施形態に係る駆動回路を示す回路構成図である。
【図３】第３実施形態に係る駆動回路を示す回路構成図である。
【図４】第４実施形態に係る駆動回路を示す回路構成図である。
【図５】第５実施形態に係る高周波電力供給システムの全体構成を示す図である。
【図６】第５実施形態に係るインピーダンス整合装置の構成を示す図である。
【発明を実施するための形態】
【００１９】
本発明の好ましい実施の形態について、図面を参照して、以下に説明する。
【００２０】
図１は、第１実施形態に係るＰＩＮダイオードＤの駆動回路Ａ１の回路構成を示している。駆動回路Ａ１は、図示しない駆動電源を入力とし、出力端子ＯＵＴを介して、ＰＩＮダイオードＤに順方向バイアスあるいは逆方向バイアスを与える。ＰＩＮダイオードＤのアノード端子は、駆動回路Ａ１の出力端子ＯＵＴに接続され、かつ、高周波電流が流れる電源ラインＬに接続されている。ＰＩＮダイオードＤのカソード端子は、接地されている。また、駆動電源は、直流電圧源であり、正極側の出力端子Ｖ＋と、負極側の出力端子Ｖ−とを有している。正極側の出力端子Ｖ＋は、後述するスイッチング素子ＳＨがオン状態、かつ、後述するスイッチング素子ＳＬがオフ状態になったときに、ＰＩＮダイオードＤのアノード端子に順方向電圧降下（順方向電流を流すために必要な電圧）を印加してＰＩＮダイオードＤをオン状態にするためのものである。また、負極側の出力端子Ｖ−は、スイッチング素子ＳＬがオン状態、かつ、スイッチング素子ＳＨがオフ状態になったときに、ＰＩＮダイオードＤのアノード端子に負電圧（降伏電圧に至らない範囲の電圧）を印加してＰＩＮダイオードＤをオフ状態にするためのものである。
【００２１】
駆動回路Ａ１は、出力端子ＯＵＴを介して、ＰＩＮダイオードＤに順方向電圧を印加することで、ＰＩＮダイオードＤを導通状態（オン状態）にし、ＰＩＮダイオードＤに逆方向電圧を印加することで、ＰＩＮダイオードＤを開放状態（オフ状態）にする。
【００２２】
図１に示すように、駆動回路Ａ１は、２つのスイッチング素子ＳＨ，ＳＬ、電流制限抵抗Ｒ、スピードアップコンデンサＳＣ、および、フィルタ回路Ｆを備えている。
【００２３】
スイッチング素子ＳＨ，ＳＬは、半導体を材料とする回路素子であり、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor : 絶縁ゲート・バイポーラトランジスタ）などである。本実施形態においては、スイッチング素子ＳＨ，ＳＬとして、Ｎチャネル型のＭＯＳＦＥＴを用いた場合を例に説明するが、これに限定されない。
【００２４】
スイッチング素子ＳＨ，ＳＬは、ゲート端子に図示しない制御回路から駆動信号が入力され、当該駆動信号に応じて、オン状態とオフ状態とが切り替わる。スイッチング素子ＳＨ，ＳＬは、当該駆動信号により、一方がオン状態のとき他方がオフ状態となるように制御されている。例えば、制御回路は、互いにハイレベルとローレベルとが反転した２つの電圧信号を生成し、一方の電圧信号を駆動信号Ｓ１としてスイッチング素子ＳＨに入力し、他方の電圧信号を駆動信号／Ｓ１としてスイッチング素子ＳＬに入力する。駆動信号Ｓ１（／Ｓ１）がハイレベルの電圧信号である場合、スイッチング素子ＳＨ（ＳＬ）はオン状態となり、駆動信号Ｓ１（／Ｓ１）がローレベルの電圧信号である場合、スイッチング素子ＳＨ（ＳＬ）はオフ状態となる。これにより、スイッチング素子ＳＨとスイッチング素子ＳＬとは、互いにオン状態とオフ状態とが逆になる。なお、本実施形態においては、スイッチング素子ＳＨが特許請求の範囲に記載の「第１のスイッチング素子」に相当し、スイッチング素子ＳＬが特許請求の範囲に記載の「第２のスイッチング素子」に相当する。
【００２５】
駆動回路Ａ１において、スイッチング素子ＳＨ，ＳＬは、電流制限抵抗Ｒを介して、直列に接続されている。スイッチング素子ＳＨは駆動電源の正極側に接続され、スイッチング素子ＳＬは駆動電源の負極側に接続されている。したがって、駆動回路Ａ１においては、駆動電源の正極側の出力端子Ｖ＋から負極側の出力端子Ｖ−に向かって、スイッチング素子ＳＨ（第１のスイッチング素子）、電流制限抵抗Ｒ、スイッチング素子ＳＬ（第２のスイッチング素子）の順に、これらが直列に接続されている。具体的には、スイッチング素子ＳＨのドレイン端子は駆動電源の正極側の出力端子Ｖ＋に接続され、スイッチング素子ＳＨのソース端子は電流制限抵抗Ｒの一端に接続されている。また、スイッチング素子ＳＬのドレイン端子は電流制限抵抗Ｒの他端に接続され、スイッチング素子ＳＬのソース端子は駆動電源の負極側の出力端子Ｖ−に接続されている。そして、スイッチング素子ＳＨ，ＳＬのゲート端子は、制御回路に接続されている。
【００２６】
また、電流制限抵抗Ｒには、スピードアップコンデンサＳＣが並列に接続されている。そして、電流制限抵抗Ｒとスイッチング素子ＳＬとの接続点ａは、フィルタ回路Ｆを介して、出力端子ＯＵＴに接続されている。フィルタ回路Ｆは、例えば、Ｌ型に接続されたコンデンサＦｃとインダクタＦｌとにより構成される。具体的には、インダクタＦｌの一端とコンデンサＦｃの一端とが接続点ａに接続されている。インダクタＦｌの他端は、出力端子ＯＵＴに接続され、コンデンサＦｃの他端は接地されている。なお、フィルタ回路Ｆの構成は、これに限定されない。なお、フィルタ回路Ｆを備えていなくてもよいが、フィルタ回路Ｆを備えた場合、ＲＦ入力端子およびＲＦ出力端子を流れる高周波電力が駆動回路Ａ１に入力されることを抑制し、スイッチング素子ＳＨ，ＳＬの損壊を抑制することができる。
【００２７】
以上のように構成された駆動回路Ａ１が、ＰＩＮダイオードＤのオン状態とオフ状態とを切り替えるときの動作について説明する。
【００２８】
まず、ＰＩＮダイオードＤをオフ状態からオン状態に切り替えるときの動作について説明する。
【００２９】
ＰＩＮダイオードＤがオフ状態のとき、すなわち、スイッチング素子ＳＨがオフ状態であり、かつ、スイッチング素子ＳＬがオン状態であるときに、スイッチング素子ＳＨをオン状態に、スイッチング素子ＳＬをオフ状態に切り替えると、駆動電源の正極側の出力端子Ｖ＋から、スイッチング素子ＳＨ、電流制限抵抗ＲあるいはスピードアップコンデンサＳＣ、および、フィルタ回路Ｆを介して、ＰＩＮダイオードＤのアノード端子への電流経路が導通する。これにより、ＰＩＮダイオードＤには順方向電圧が印加され、ＰＩＮダイオードＤがオン状態となる。このとき、スイッチング素子ＳＨをオフ状態からオン状態に、スイッチング素子ＳＬをオン状態からオフ状態に切り替えた瞬間は、スピードアップコンデンサＳＣを通る電流経路を通って、ＰＩＮダイオードＤに大きな順方向電流が流れる。また、スピードアップコンデンサＳＣの充電が完了すると、電流制限抵抗Ｒを通る電流経路を通って、ＰＩＮダイオードＤに順方向電流が流れる。当該順方向電流は、電流制限抵抗Ｒとスイッチング素子ＳＨのオン抵抗により決定される。ここで、順方向電流が所定の電流値（例えば、１Ａ以上）となるように電流制限抵抗Ｒを設定しておくことで、十分な順方向電流をＰＩＮダイオードＤに供給することができる。これにより、ＰＩＮダイオードＤをオフ状態からオン状態に切り替えるときに、ＰＩＮダイオードＤのキャリア寿命より十分に短い遷移時間での切り替えが可能となる。
【００３０】
次に、ＰＩＮダイオードＤをオン状態からオフ状態に切り替えるときの動作について説明する。
【００３１】
ＰＩＮダイオードＤがオン状態のとき、すなわち、スイッチング素子ＳＨがオン状態であり、かつ、スイッチング素子ＳＬがオフ状態であるときに、スイッチング素子ＳＨをオフ状態に、スイッチング素子ＳＬをオン状態に切り替えると、駆動電源の負極側の出力端子Ｖ−から、スイッチング素子ＳＬ、および、フィルタ回路Ｆを介して、ＰＩＮダイオードＤのアノード端子への電流経路が導通する。これにより、ＰＩＮダイオードＤには逆方向電圧が印加され、ＰＩＮダイオードＤがオフ状態となる。このとき、スイッチング素子ＳＨをオン状態からオフ状態に、スイッチング素子ＳＬをオフ状態からオン状態に切り替えたときは、電流制限抵抗ＲあるいはスピードアップコンデンサＳＣを介さず、スイッチング素子ＳＬに電流が流れる。したがって、ＰＩＮダイオードＤがオン状態からオフ状態に切り替わるときの遷移時間を、スイッチング素子ＳＬのオン抵抗により決定されるため、電流制限抵抗Ｒがある場合と比べて、より短くすることができる。例えば、オン抵抗が小さい（例えば、０．１Ω以下の）スイッチング素子ＳＬを用いると、遷移時間を短くすることができる。
【００３２】
以上で説明したように、第１実施形態に係る駆動回路Ａ１によれば、簡易な回路構成により、短い遷移時間でＰＩＮダイオードＤをオン状態からオフ状態に切り替えることができる。したがって、ＰＩＮダイオードＤの発熱などのロスを抑制し、ホットスイッチングによるＰＩＮダイオードＤの信頼性の低下を抑制することができる。
【００３３】
図２は、第２実施形態に係るＰＩＮダイオードＤの駆動回路Ａ２を示している。なお、上記駆動回路Ａ１と同一あるいは類似の構成については、同一の符号を付して、その説明を省略する。同図に示すように、第２実施形態の駆動回路Ａ２は、第１実施形態に係る駆動回路Ａ１と比較し、電流制限抵抗Ｒの接続位置が異なっている。
【００３４】
駆動回路Ａ２において、電流制限抵抗Ｒは、スイッチング素子ＳＨと駆動電源の正極側の出力端子Ｖ＋との間に接続されており、スイッチング素子ＳＨとスイッチング素子ＳＬとが直接接続されている。したがって、駆動回路Ａ２においては、駆動電源の正極側の出力端子Ｖ＋から負極側の出力端子Ｖ−に向かって、電流制限抵抗Ｒ、スイッチング素子ＳＨ、スイッチング素子ＳＬの順に、これらが直列に接続されている。具体的には、駆動電源の正極側の出力端子Ｖ＋と電流制限抵抗Ｒの一端とが接続され、電流制限抵抗Ｒの他端とスイッチング素子ＳＨのドレイン端子とが接続されている。また、スイッチング素子ＳＨのソース端子とスイッチング素子ＳＬのドレイン端子とが接続され、スイッチング素子ＳＬのソース端子と駆動電源の負極側の出力端子Ｖ−に接続されている。スイッチング素子ＳＨとスイッチング素子ＳＬとの接続点ｂは、フィルタ回路Ｆを介して、出力端子ＯＵＴに接続されている。なお、本実施形態においても、スイッチング素子ＳＨが特許請求の範囲に記載の「第１のスイッチング素子」に相当し、スイッチング素子ＳＬが特許請求の範囲に記載の「第２のスイッチング素子」に相当する。
【００３５】
このように構成された駆動回路Ａ２においても、上記第１実施形態に係る駆動回路Ａ１と同様の動作となるので、同様の効果を奏することができる。
【００３６】
図３は、第３実施形態に係るＰＩＮダイオードＤの駆動回路Ａ３を示している。なお、上記駆動回路Ａ１，Ａ２と同一あるいは類似の構成については、同一の符号を付して、その説明を省略する。第３実施形態においては、上記第１実施形態および上記第２実施形態と比較し、ＰＩＮダイオードＤのアノード端子とカソード端子との接続方向が逆向きになっている点で異なる。具体的には、ＰＩＮダイオードＤのアノード端子が接地され、ＰＩＮダイオードＤのカソード端子が、ＲＦ入力端子とＲＦ出力端子とを接続する電源ラインＬに接続されている。また、駆動回路Ａ３の出力端子ＯＵＴは、ＰＩＮダイオードＤのカソード端子に接続されている。
【００３７】
また、駆動回路Ａ３は、上記駆動回路Ａ１と比較し、回路構成が異なっている。具体的には、上記駆動回路Ａ１においては、スイッチング素子ＳＬと電流制限抵抗Ｒとの接続点ａが、フィルタ回路Ｆを介して、出力端子ＯＵＴに接続されていたが、駆動回路Ａ３は、スイッチング素子ＳＨと電流制限抵抗Ｒとの接続点ｃが、フィルタ回路Ｆを介して、出力端子ＯＵＴに接続されている。なお、本実施形態においては、スイッチング素子ＳＨが特許請求の範囲に記載の「第２のスイッチング素子」に相当し、スイッチング素子ＳＬが特許請求の範囲に記載の「第１のスイッチング素子」に相当する。したがって、駆動回路Ａ３においては、駆動電源の正極側の出力端子Ｖ＋から負極側の出力端子Ｖ−に向かって、スイッチング素子ＳＨ（第２のスイッチング素子）、電流制限抵抗Ｒ、スイッチング素子ＳＬ（第１のスイッチング素子）の順に、これらが直列に接続されている。
【００３８】
以上のように構成された駆動回路Ａ３によって、ＰＩＮダイオードＤのオン状態とオフ状態とが切り替えるときの動作について説明する。
【００３９】
まず、ＰＩＮダイオードＤをオフ状態からオン状態に切り替えるときの動作について説明する。
【００４０】
ＰＩＮダイオードＤがオフ状態のとき、すなわち、スイッチング素子ＳＨがオン状態であり、かつ、スイッチング素子ＳＬがオフ状態であるときに、スイッチング素子ＳＨをオフ状態に、スイッチング素子ＳＬをオン状態に切り替えると、駆動電源の負極側の出力端子Ｖ−から、スイッチング素子ＳＬ、電流制限抵抗ＲあるいはスピードアップコンデンサＳＣ、および、フィルタ回路Ｆを介して、ＰＩＮダイオードＤのカソード端子への電流経路が導通する。これにより、ＰＩＮダイオードＤには順方向電圧が印加され、ＰＩＮダイオードＤがオン状態となる。このとき、スイッチング素子ＳＨをオン状態からオフ状態に、スイッチング素子ＳＬをオフ状態からオン状態に切り替えた瞬間は、スピードアップコンデンサＳＣを通る電流経路を通って、ＰＩＮダイオードＤに大きな順方向電流が流れる。また、スピードアップコンデンサＳＣの充電が完了すると、電流制限抵抗Ｒを通る電流経路を通って、ＰＩＮダイオードＤに順方向電流が流れる。当該順方向電流は、電流制限抵抗Ｒとスイッチング素子ＳＬのオン抵抗により決定される。ここで、上記第１実施形態と同様に、順方向電流が所定の電流値（例えば、１Ａ以上）となるように電流制限抵抗Ｒを設定しておくことで、十分な順方向電流をＰＩＮダイオードＤに供給することができる。これにより、ＰＩＮダイオードＤをオフ状態からオン状態に切り替えるときに、ＰＩＮダイオードＤのキャリア寿命より十分に短い遷移時間での切り替えが可能となる。
【００４１】
次に、ＰＩＮダイオードＤがオン状態からオフ状態に切り替えるときの動作について説明する。
【００４２】
ＰＩＮダイオードＤがオン状態のとき、すなわち、スイッチング素子ＳＨがオフ状態であり、かつ、スイッチング素子ＳＬがオン状態であるときに、スイッチング素子ＳＨをオン状態に、スイッチング素子ＳＬをオフ状態に切り替えると、駆動電源の正極側の出力端子Ｖ＋から、スイッチング素子ＳＨ、および、フィルタ回路Ｆを介して、ＰＩＮダイオードＤのカソード端子への電流経路が導通する。これにより、ＰＩＮダイオードＤには逆方向電圧が印加され、ＰＩＮダイオードＤがオフ状態となる。このとき、スイッチング素子ＳＨをオフ状態からオン状態に、スイッチング素子ＳＬをオン状態からオフ状態に切り替えたときは、電流制限抵抗ＲあるいはスピードアップコンデンサＳＣを介さず、スイッチング素子ＳＨに電流が流れる。したがって、ＰＩＮダイオードＤがオン状態からオフ状態に切り替わるときの遷移時間を、スイッチング素子ＳＨのオン抵抗により決定されるため、電流制限抵抗Ｒがある場合と比べて、より短くすることができる。例えば、オン抵抗が小さい（例えば、０．１Ω以下の）スイッチング素子ＳＨを用いると、遷移時間を短くすることができる。
【００４３】
以上で説明したように、第３実施形態に係る駆動回路Ａ３によれば、簡易な回路構成により、短い遷移時間でＰＩＮダイオードＤをオン状態からオフ状態に切り替えることができる。したがって、ＰＩＮダイオードＤの発熱などのロスを抑制し、ホットスイッチングによるＰＩＮダイオードＤの信頼性の低下を抑制することができる。
【００４４】
図４は、第４実施形態に係るＰＩＮダイオードＤの駆動回路Ａ４を示している。なお、上記駆動回路Ａ１〜Ａ３と同一あるいは類似の構成については、同一の符号を付して、その説明を省略する。同図に示すように、第４実施形態の駆動回路Ａ４は、第３実施形態に係る駆動回路Ａ３と比較し、電流制限抵抗Ｒの接続位置が異なっている。
【００４５】
駆動回路Ａ４において、電流制限抵抗Ｒはスイッチング素子ＳＬと駆動電源の負極側の出力端子Ｖ−との間に接続されており、スイッチング素子ＳＨとスイッチング素子ＳＬとが直接接続されている。したがって、駆動回路Ａ４においては、駆動電源の正極側の出力端子Ｖ＋から負極側の出力端子Ｖ−に向かって、スイッチング素子ＳＨ（第２のスイッチング素子）、スイッチング素子ＳＬ（第１のスイッチング素子）、電流制限抵抗Ｒの順に、これらが直列に接続されている。具体的には、駆動電源の正極側の出力端子Ｖ＋とスイッチング素子ＳＨのドレイン端子とが接続され、スイッチング素子ＳＨのソース端子とスイッチング素子ＳＬのドレイン端子とが接続されている。また、スイッチング素子ＳＬのソース端子と電流制限抵抗Ｒの一端とが接続され、電流制限抵抗Ｒの他端と駆動電源の負極側の出力端子Ｖ−とが接続されている。そして、スイッチング素子ＳＨのソース端子とスイッチング素子ＳＬのドレイン端子との接続点ｄはフィルタ回路Ｆを介して出力端子ＯＵＴに接続されている。なお、本実施形態においても、スイッチング素子ＳＨが特許請求の範囲に記載の「第２のスイッチング素子」に相当し、スイッチング素子ＳＬが特許請求の範囲に記載の「第１のスイッチング素子」に相当する。
【００４６】
このように構成された駆動回路Ａ４においても、上記第３実施形態に係る駆動回路Ａ３と同様の動作となるので、同様の効果を奏することができる。
【００４７】
以上で説明したＰＩＮダイオードＤの駆動回路Ａ１〜Ａ４は、例えば、高周波電力供給システムにおけるインピーダンス整合装置に用いられる。当該高周波電力供給システムを本発明の第５実施形態として以下に説明する。
【００４８】
図５は、本発明の第５実施形態に係る高周波電力供給システムの全体構成の一例を示している。同図において、高周波電力供給システムは、高周波電源１、負荷２、および、インピーダンス整合装置３を備えている。高周波電源１と負荷２とは、電源ライン４で接続されており、これらの間にインピーダンス整合装置３が配置されている。高周波電力供給システムは、高周波電源１で発生させた高周波電力を、電源ライン４を介して負荷２に供給するシステムである。なお、電源ライン４は、図１〜図４における電源ラインＬに相当する。
【００４９】
高周波電源１は、高周波電力を出力するものである。高周波電源１は、電力系統からの交流電力を整流回路で直流電力に変換し、直流電力をインバータ回路で高周波電力に変換して出力する。また、高周波電源１は、図示しない電源制御回路を備えており、出力電力や出力電流を制御している。本実施形態においては、高周波電源１は、例えば、１３．５６ＭＨｚの高周波電力を出力する。なお、高周波電源１の構成および周波数は限定されない。
【００５０】
負荷２は、高周波電源１から入力される高周波電力を用いて各種処理を行うものである。このような負荷２の一例を例示すると、プラズマ処理装置や非接触電力伝送装置などがある。例えば、プラズマ処理装置は、ワーク加工部を備え、そのワーク加工部の内部に搬入した半導体ウエハや液晶基板などのワークを加工（例えば、エッチング、ＣＶＤなど）するための装置である。プラズマ処理装置は、ワークを加工するために、ワーク加工部にプラズマ放電用ガスを導入し、そのプラズマ放電用ガスに高周波電源１から供給された高周波電力（電圧）を与えることによって、プラズマ放電用ガスを電離させて、非プラズマ状態からプラズマ状態にしている。プラズマ処理装置は、プラズマ状態になったガスを利用して、ワークを加工する。
【００５１】
プラズマ処理装置では、プラズマエッチングやプラズマＣＶＤなどの製造プロセスの進行に伴い、プラズマの状態が時々刻々と変化する。これにより、負荷２のインピーダンスが変動する。したがって、負荷２に高周波電源１から効率よく電力を供給するために、高周波電力供給システムは、負荷２のインピーダンスの変動に伴い、高周波電源１の出力端から負荷２側を見たインピーダンス（以下、「負荷側インピーダンス」という。）を調整するインピーダンス整合装置３を備えている。
【００５２】
インピーダンス整合装置３は、負荷側インピーダンスを調整することで、インピーダンス整合を行うものである。インピーダンス整合装置３は、上記第１実施形態に係る駆動回路Ａ１およびＰＩＮダイオードＤを備えている。
【００５３】
図６は、インピーダンス整合装置３の詳細な回路構成の一例を示している。同図において、インピーダンス整合装置３は、インピーダンス検出部３１、制御回路３２、および、インピーダンス調整回路３３を備えている。
【００５４】
インピーダンス検出部３１は、インピーダンス整合装置３の入力端に配置され、負荷側インピーダンスを検出するものである。インピーダンス検出部３１は、検出した負荷側インピーダンスを制御回路３２に出力する。具体的には、インピーダンス検出部３１は、電源ライン４に流れる高周波電流に応じた電流および電源ライン４に生じる高周波電圧に応じた電圧を検出し、検出した電流信号および電圧信号から、電流実効値、電圧実効値、電流信号と電圧信号の位相差を求める。そして、これらのパラメータを用いて負荷側インピーダンスを演算し、これを制御回路３２に出力する。なお、インピーダンス検出部３１の構成および負荷側インピーダンスの検出方法は、これに限定されない。
【００５５】
制御回路３２は、インピーダンス検出部３１から入力される負荷側インピーダンスが所定のインピーダンス値（例えば、高周波電源１の出力端から高周波電源１側を見たインピーダンス）になるように、インピーダンス調整回路３３を制御するものである。
【００５６】
インピーダンス調整回路３３は、キャパシタンス可変回路３３１と固定コンデンサ３３２とインダクタ３３３とを含んで構成される。なお、固定コンデンサ３３２を備えていなくてもよい。インピーダンス調整回路３３は、キャパシタンス可変回路３３１のキャパシタンスを変化させ、負荷側インピーダンスを調整する。
【００５７】
キャパシタンス可変回路３３１は、複数の調整用コンデンサ（インピーダンス調整用コンデンサ）Ｃｄ、複数のＰＩＮダイオードＤ、および、複数の駆動回路Ａ１を含んで構成され、キャパシタンスを変化させることができる。キャパシタンス可変回路３３１において、ＰＩＮダイオードＤが、各調整用コンデンサＣｄに対してそれぞれ１つずつ直列に接続され、調整用コンデンサＣｄとＰＩＮダイオードＤとの直列体が互いに並列に接続されている。各調整用コンデンサＣｄの一端は、電源ライン４に接続され、他端は各ＰＩＮダイオードＤのアノード端子に接続されている。また、各ＰＩＮダイオードＤのカソード端子は接地されている。各調整用コンデンサＣｄのキャパシタンスは、互いに異なり、例えば、１ｐＦ、２ｐＦ、４ｐＦ、・・・、のようにバイナリステップで増加するように設定されている。なお、同じキャパシタンスのものを用いるようにしてもよい。また、各ＰＩＮダイオードＤには、駆動回路Ａ１が接続されている。
【００５８】
本実施形態においては、図６に示すように、インピーダンス調整回路３３において、固定コンデンサ３３２とインダクタ３３３とが、電源ライン４に直列に接続され、キャパシタンス可変回路３３１がこれらより電源ライン４の上流側に配置されている。なお、固定コンデンサ３３２とインダクタ３３３との接続位置は、上記したものに限定されない。例えば、キャパシタンス可変回路３３１、固定コンデンサ３３２、および、インダクタ３３３を、Ｌ型、π型、Ｔ型などに接続すればよい。
【００５９】
このように構成されたインピーダンス整合装置３において、インピーダンス検出部３１が検出した負荷側インピーダンスは、制御回路３２に出力される。そして、制御回路３２は入力される負荷側インピーダンスが所定のインピーダンスとなるように、各駆動回路Ａ１に入力する駆動信号Ｓ１，／Ｓ１を生成する。生成された駆動信号Ｓ１，／Ｓ１は、各駆動回路Ａ１のスイッチング素子ＳＨ，ＳＬにそれぞれ入力される。これにより、上記第１実施形態で示した動作により、駆動回路Ａ１が接続されたＰＩＮダイオードＤのオン状態とオフ状態とが切り替わる。そして、オン状態となったＰＩＮダイオードＤに接続された調整用コンデンサＣｄには電源ライン４を流れる高周波電流が流れ、当該調整用コンデンサＣｄが有効となり、当該調整用コンデンサＣｄのキャパシタンスを足し合わしたキャパシタンスがキャパシタンス可変回路３３１のキャパシタンスとなる。このようにして、インピーダンス整合装置３は、各ＰＩＮダイオードＤのオン状態とオフ状態とを制御することで、キャパシタンス可変回路３３１のキャパシタンスを調整して、負荷側インピーダンスを調整する。
【００６０】
以上のように構成された高周波電力供給システムによれば、駆動回路Ａ１によりＰＩＮダイオードＤのオン状態とオフ状態とを切り替えるようにした。これにより、上記第１実施形態に示したように、ホットスイッチングによるＰＩＮダイオードＤの信頼性の低下を抑制できるため、ＰＩＮダイオードＤのオン状態とオフ状態との切り替えを適切に行うことができる。したがって、インピーダンス整合装置３によるインピーダンス整合を適切に行うことができる。また、駆動回路Ａ１によって、短い遷移時間でＰＩＮダイオードＤをオン状態からオフ状態に切り替えることができるため、インピーダンス整合装置３は、負荷側インピーダンスの調整を高速に行うことできる。したがって、高周波電力供給システムにおいて、高周波電源１から負荷２に効率良く高周波電力を供給することができる。
【００６１】
上記第５実施形態に係る高周波電力供給システムにおいて、インピーダンス整合装置３がインピーダンス検出部３１により負荷側インピーダンスを検出し、制御回路３２が当該負荷側インピーダンスに基づき、インピーダンス調整回路３３を制御する場合を例に説明したが、これに限られない。例えば、インピーダンス検出部３１の代わりに、電源ライン４を流れる反射波電力を検出する反射波電力検出部を備えておき、制御回路３２は当該反射波電力が低くなるようにインピーダンス調整回路３３を制御するようにしてもよい。
【００６２】
上記第５実施形態に係る高周波電力供給システムにおいて、インピーダンス整合装置３が上記第１実施形態に係る駆動回路Ａ１を備えた場合を例に説明したが、駆動回路Ａ１の代わりに、上記第２ないし上記第４実施形態に係る駆動回路Ａ２〜Ａ４を備えるようにしてもよい。また、駆動回路Ａ１〜Ａ４の組み合わせであってもよい。
【００６３】
本発明に係るＰＩＮダイオードの駆動回路および当該駆動回路を用いたインピーダンス整合装置は、上記した実施形態に限定されるものではない。本発明の駆動回路およびインピーダンス整合装置の各部の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【００６４】
Ａ１，Ａ２，Ａ３，Ａ４  駆動回路
Ｄ  ダイオード
ＳＨ，ＳＬ  スイッチング素子
Ｒ  電流制限抵抗
ＳＣ  スピードアップコンデンサ
Ｆ  フィルタ回路
Ｆｃ  コンデンサ
Ｆｌ  インダクタ
１  高周波電源
２  負荷
３  インピーダンス整合装置
３１  インピーダンス検出部
３２  制御回路
３３  インピーダンス調整回路
３３１  キャパシタンス可変回路
Ｃｄ  調整用コンデンサ
３３２  固定コンデンサ
３３３  インダクタ
【図１】
2018082332.tif 000003
【図２】
2018082332.tif 000004
【図３】
2018082332.tif 000005
【図４】
2018082332.tif 000006
【図５】
2018082332.tif 000007
【図６】
2018082332.tif 000008