(57)【要約】【課題】電力変換装置の軽負荷効率を高めつつ、電力変換装置を小型、低コストで実現する。【解決手段】直流電源１００からの直流電力を上記直流電源１００の電圧とは異なる電圧の直流電力に電力変換する電力変換装置において、複数の半導体スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４から成る１次側フルブリッジ回路１０を備え、１次側フルブリッジ回路１０を構成するアクティブレグ１１の半導体スイッチング素子端子間の静電容量を、１次側フルブリッジ回路１０を構成するパッシブレグ１２の半導体スイッチング素子端子間の静電容量より大きくした。【選択図】図２
2018082572.tif 000002
【特許請求の範囲】
【請求項１】
直流電源からの直流電力を上記直流電源の電圧とは異なる電圧の直流電力に電力変換する電力変換装置において、
複数の半導体スイッチング素子から成る１次側フルブリッジ回路と、
上記１次側フルブリッジ回路の出力側に接続されたトランスと、
上記トランスの２次側巻線に接続された整流回路と、
上記整流回路の出力側に接続された平滑リアクトルと、を備え、
上記１次側フルブリッジ回路を構成するアクティブレグの半導体スイッチング素子端子間の静電容量が、上記１次側フルブリッジ回路を構成するパッシブレグの半導体スイッチング素子端子間の静電容量より大きいことを特徴とする電力変換装置。
【請求項２】
上記アクティブレグの半導体スイッチング素子と並列にコンデンサを設けたことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
上記コンデンサは、上記アクティブレグの半導体スイッチング素子のみに並列に設けられていることを特徴とする請求項２に記載の電力変換装置。
【請求項４】
上記静電容量は、定格出力時に上記静電容量のエネルギーを全て半導体スイッチング素子で消費した場合にも熱成立可能な値であることを特徴とする請求項１から３の何れか一項に記載の電力変換装置。
【請求項５】
上記アクティブレグの半導体スイッチング素子は、スイッチ動作をする主端子間の静電容量が上記パッシブレグの半導体スイッチング素子のスイッチ動作をする主端子間の静電容量より大きい半導体スイッチング素子であることを特徴とする請求項１から４の何れか一項に記載の電力変換装置。
【請求項６】
上記アクティブレグの半導体スイッチング素子端子間の静電容量は、生涯稼働時間が最も長い出力電流において１次側フルブリッジ回路が位相シフト動作した際に、ゼロ電圧スイッチングとなる値であることを特徴とする請求項１から５の何れか一項に記載の電力変換装置。
【請求項７】
上記パッシブレグの半導体スイッチング素子端子間の静電容量は、生涯稼働時間が最も長い出力電流において１次側フルブリッジ回路が位相シフト動作した際に、ゼロ電圧スイッチングとなる値であることを特徴とする請求項１から５の何れか一項に記載の電力変換装置。
【請求項８】
直流電源からの直流電力を上記直流電源の電圧とは異なる電圧の直流電力に電力変換する電力変換装置において、
複数の半導体スイッチング素子から成る１次側フルブリッジ回路と、
上記１次側フルブリッジ回路の出力側に接続されたトランスと、
上記トランスの２次側巻線に接続された整流回路と、
上記整流回路の出力側に接続された平滑リアクトルと、を備え、
上記トランスと上記１次側フルブリッジ回路との間にリアクトルを接続しないことを特徴とする電力変換装置。
【請求項９】
上記トランスの漏れインダクタンスによってソフトスイッチングを行うことを特徴とする請求項８に記載の電力変換装置。
【請求項１０】
上記漏れインダクタンスは、生涯稼働時間が最も長い出力電流において１次側フルブリ
ッジ回路が位相シフト動作した際に、ゼロ電圧スイッチングとなる値であることを特徴とする請求項９に記載の電力変換装置。
【請求項１１】
上記１次側フルブリッジ回路と上記トランスとの間の配線インダクタンスによってソフトスイッチングを行うことを特徴とする請求項７に記載の電力変換装置。
【請求項１２】
上記配線インダクタンスは、生涯稼働時間が最も長い出力電流において１次側フルブリッジ回路が位相シフト動作した際に、ゼロ電圧スイッチングとなる値であることを特徴とする請求項１１に記載の電力変換装置。
【請求項１３】
直流電源からの直流電力を上記直流電源の電圧とは異なる電圧の直流電力に電力変換する電力変換装置において、
複数の半導体スイッチング素子から成る１次側フルブリッジ回路と、
上記１次側フルブリッジ回路の出力側に接続されたトランスと、
上記トランスの２次側巻線に接続された整流回路と、
上記整流回路の出力側に接続された平滑リアクトルと、を備え、
上記１次側フルブリッジ回路を構成するアクティブレグの半導体スイッチング素子端子間の静電容量が、上記１次側フルブリッジ回路を構成するパッシブレグの半導体スイッチング素子端子間の静電容量より大きく、上記トランスと上記１次側フルブリッジ回路との間にリアクトルを接続しないことを特徴とする電力変換装置。
【請求項１４】
上記アクティブレグの半導体スイッチング素子と並列にコンデンサを設け、上記トランスの漏れインダクタンスによってソフトスイッチングを行うことを特徴とする請求項１３に記載の電力変換装置。
【請求項１５】
上記漏れインダクタンスは生涯稼働時間が最も長い出力電流において１次側フルブリッジ回路が位相シフト動作した際に、ゼロ電圧スイッチングとなる値であることを特徴とする請求項１４に記載の電力変換装置。
【請求項１６】
上記生涯稼働時間が最も長い出力電流とは３０Ａ以下であり、車載の補機用バッテリを充電することを特徴とする請求項６、７、１０、１２、１５の何れか一項に記載の電力変換装置。
【請求項１７】
上記半導体スイッチング素子は、ワイドバンドギャップ半導体にて形成される素子であることを特徴とする請求項１から１６の何れか一項に記載の電力変換装置。
【請求項１８】
上記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料、またはダイヤモンドを用いた半導体であることを特徴とする請求項１７に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、直流電源からの直流電力を上記直流電源の電圧とは異なる電圧の直流電力に電力変換する電力変換装置に関するものである。
【背景技術】
【０００２】
パワーエレクトロニクス技術の進歩を背景に、ＨＥＶ（Hybrid Electric Vehicle）／
ＰＨＥＶ（Plug-in Hybrid Electric Vehicle）等のハイブリッド車では燃費向上のため
に、電動パワートレインコンポーネントの低損失化、高効率化が望まれている。例えば、電気自動車の電動モータに電力を供給する駆動用電池から補機用電池の充電を行うために必要な直流変換装置として降圧ＤＣ−ＤＣコンバータがある。
【０００３】
このようなＤＣ−ＤＣコンバータには、一般的に図５に示すフルブリッジのコンバータ回路が使用される。このコンバータ回路は、１次側がフルブリッジ回路５０で構成され、フルブリッジ回路５０は、２つの半導体スイッチング素子Ｑ１、Ｑ２が直列接続されたアクティブレグ５１と、２つの半導体スイッチング素子Ｑ３、Ｑ４が直列接続されたパッシブレグ５２が並列接続されて構成される。アクティブレグ５１を構成する半導体スイッチング素子Ｑ１、Ｑ２のそれぞれには、スナバコンデンサＣ１、Ｃ２が並列に接続されている。また、パッシブレグ５２を構成する半導体スイッチング素子Ｑ３、Ｑ４のそれぞれには、スナバコンデンサＣ３、Ｃ４が並列に接続されている。なお、図５において、符号５３は直流電圧源となるコンデンサ、符号５４は２次側がセンタータップ方式のトランス、符号５５ａ、５５ｂは整流素子、符号５６は平滑リアクトル、符号５７は平滑コンデンサを示している。また、トランス５４には１次側巻線Ｎ１、２次側巻線Ｎ２１、Ｎ２２が設けられており、Ｌｒは共振リアクトルを示している。
【０００４】
上記のように構成されたコンバータ回路を位相シフト制御することにより、１次側フルブリッジ回路５０のスイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４のスイッチング損失を概ね零とし、高効率のＤＣ−ＤＣコンバータ５８を実現している。
【０００５】
また、スイッチング損失を低減するための技術として、例えば特許第５５９１６６６号公報（特許文献１）に開示されたＤＣ−ＤＣコンバータが提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第５５９１６６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に開示されたＤＣ−ＤＣコンバータによれば、インバータＩＮＶの入力端子ａ、ｂ間にコンデンサ分圧回路を接続するとともに、このコンデンサ分圧回路の分圧点と第２のインバータ出力端子（制御相の上アームのキャパシタＣ３と下アームのキャパシタＣ４との接続点ｄ）との間に共振リアクトルＬ２を接続することにより、コンデンサ分圧回路を電圧源として、共振リアクトルＬ２を通して制御相のレグ３である上アーム及び下アームのスイッチ素子Ｓ３、Ｓ４の両端のキャパシタＣ３、Ｃ４の充放電を行わせるようにしている。
【０００８】
このようにすることで、パッシブレグ、即ち制御相のレグ３の上アーム及び下アームのスイッチ素子Ｓ３、Ｓ４のターンオン、及びターンオフ時にゼロ電圧スイッチング（ＺＶ
Ｓ：Zero Voltage Switching）動作を行わせることができ、制御相のレグ３のスイッチ素子Ｓ３、Ｓ４のスイッチング損失を低減できるとしている。なお、符号は特許文献１における符号を示している。
【０００９】
一方で、ＨＥＶ／ＰＨＥＶ等のハイブリッド車には前述のＤＣ−ＤＣコンバータ５８に加え、モータを駆動するインバータが搭載される。そのため、車体レイアウトを簡易とするためにＤＣ−ＤＣコンバータ５８の小型化が求められる。
【００１０】
しかし、図５に示すＤＣ−ＤＣコンバータ５８の構成では、共振リアクトルＬｒの飽和、及びインダクタンスの低下を防ぐために、上記共振リアクトルＬｒの巻線ターン数を増やすか、もしくはコアの断面積を大きくする必要があるため、構造が複雑化及び大型化し、共振リアクトルのサイズ、コストが増大するという問題がある。
【００１１】
また、特許文献１に開示されたＤＣ−ＤＣコンバータは、パッシブレグ（特許文献１中の制御相）のソフトスイッチング用に共振リアクトル（特許文献１中のＬ２）を設ける必要があるため、やはり、図５に示すＤＣ−ＤＣコンバータ５８の構成より回路が大型化するという問題がある。
【００１２】
一方、寸法の小さな共振リアクトルで位相シフトを行うと、高負荷においてハードスイッチングとなり損失が増加し、１次側フルブリッジ回路の低損失化、及び冷却器の放熱能力強化のため大型化する。そのため、１次側フルブリッジ回路のスイッチング素子の静電容量を極力小さくする必要があり、一般的には図６に示す回路のＤＣ−ＤＣコンバータで構成される。即ち、図５のＤＣ−ＤＣコンバータ５８では各半導体スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４と並列にスナバコンデンサＣ１、Ｃ２、Ｃ３、Ｃ４が接続されるのに対し、図６のＤＣ−ＤＣコンバータ５９はスナバコンデンサが接続されていない。
【００１３】
一般に、車載の鉛バッテリを充電する降圧コンバータは、パワーウィンドウ、ワイパーなどの短時間動作する負荷と、エンジン制御用ＥＣＵ、オイルポンプ等の定常負荷が同時に動作する場合（重負荷）を想定し、定格出力電流は１００Ａ超となっている。しかしながら実走行においては、エンジン制御用ＥＣＵ、オイルポンプ等の定常負荷のみ動作する期間が支配的であり、出力電流が３０Ａ程度となる期間が支配的である。
そのため、軽負荷で高効率となるコンバータが求められるが、図６に示す構成ではハードスイッチングとなるため効率を高めることができない。
【００１４】
この発明は、上記のような課題を解消するために成されたものであって、電力変換装置の軽負荷効率を高めつつ、電力変換装置を小型、低コストで実現することを目的とするものである。
【課題を解決するための手段】
【００１５】
この発明に係る電力変換装置は、直流電源からの直流電力を上記直流電源の電圧とは異なる電圧の直流電力に電力変換する電力変換装置において、
複数の半導体スイッチング素子から成る１次側フルブリッジ回路と、上記１次側フルブリッジ回路の出力側に接続されたトランスと、上記トランスの２次側巻線に接続された整流回路と、上記整流回路の出力側に接続された平滑リアクトルと、を備え、
上記１次側フルブリッジ回路を構成するアクティブレグの半導体スイッチング素子端子間の静電容量が、上記１次側フルブリッジ回路を構成するパッシブレグの半導体スイッチング素子端子間の静電容量より大きいことを特徴とする。
【発明の効果】
【００１６】
この発明に係る電力変換装置によれば、アクティブレグのターンオフ損失を低減するこ
とにより、小型で軽負荷において高変換効率の電力変換装置を実現することが出来る。
【図面の簡単な説明】
【００１７】
【図１】この発明の実施の形態１に係る電力変換装置のシステム構成を説明するブロック図である。
【図２】この発明の実施の形態１による電力変換装置の電力変換回路構成を説明する図である。
【図３】この発明の実施の形態１による電力変換装置のタイミングチャートを説明する図である。
【図４】この発明の実施の形態１による電力変換装置の時間ｔ１での第１半導体スイッチング素子のターンオフ動作を説明する図である。
【図５】従来のＤＣ／ＤＣコンバータ回路構成の一例を説明する図である。
【図６】従来のＤＣ／ＤＣコンバータ回路構成の他の例を説明する図である。
【発明を実施するための形態】
【００１８】
以下、この発明に係る電力変換装置の好適な実施の形態について図面を参照して説明する。なお、各図において同一又は相当する部分については同一符号を付している。
【００１９】
実施の形態１．
図１は、この発明の実施の形態１に係る電力変換装置のシステム構成を説明するブロック図であり、高圧バッテリ１００の電力によって低圧バッテリ２００を充電する電源装置としての実施形態を示している。
電力変換装置３００は、電力変換回路４００と制御部５００から構成されている。電力変換回路４００はスイッチングにより電力変換を行う回路であり、高圧バッテリ１００からの入力電力を受け、出力に接続されている低圧バッテリ２００を充電する。また、電力変換回路４００に設けられている検出回路（図示せず）は、検出した電流及び電圧を制御部５００へ伝える。
【００２０】
電子制御装置６００は、通信線７００を介して電力変換装置３００に出力電圧指令を送信する。制御部５００は、電子制御装置６００から受信した上記出力電圧指令から目標電圧Ｖｏｕｔ*を生成し、この目標電圧Ｖｏｕｔ*に追従するよう電力変換装置３００のスイッチング素子をＰＷＭ（Pulse Width Modulation）制御する。
【００２１】
低圧バッテリ２００は、鉛バッテリ等の充放電可能な蓄電池で構成されており、正極側へ電流を流すことにより充電される。また、通信線７００は、ＣＡＮ（ＩＳＯ１１８９８及びＩＳＯ１１５１９−２参照）等の通信プロトコルにより電力変換装置３００と電子制御装置６００が通信するための信号伝送線である。
【００２２】
次に電力変換回路４００について、図２に示す概略構成図により説明する。
電力変換回路４００は、高圧バッテリ１００の後段から低圧バッテリ２００の前段までの要素で構成されている。ここでは１次側フルブリッジ構成の絶縁型コンバータ回路を用いている。
【００２３】
高圧バッテリ１００の後段には１次側フルブリッジ回路１０が接続されている。１次側フルブリッジ回路１０は、第１半導体スイッチング素子（以下、第１スイッチング素子）Ｑ１と第２半導体スイッチング素子（以下、第２スイッチング素子）Ｑ２が直列接続されたアクティブレグ１１と、第３半導体スイッチング素子（以下、第３スイッチング素子）Ｑ３と第４半導体スイッチング素子（以下、第４スイッチング素子）Ｑ４が直列接続されたパッシブレグ１２とが並列接続されて構成されている。第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４は、ソ
ース・ドレイン間にダイオードが内蔵されたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）から構成されている。
【００２４】
第１スイッチング素子Ｑ１と並列にコンデンサ、即ち第１スナバコンデンサＣ１が接続されており、第２スイッチング素子Ｑ２と並列にコンデンサ、即ち第２スナバコンデンサＣ２が接続されている。また、高圧バッテリ１００と並列に入力電圧検出回路１３が接続されている。
【００２５】
アクティブレグ１１及びパッシブレグ１２のそれぞれのスイッチング素子間の接続ノードａ、及びノードｂには、トランス１４の１次側巻線Ｎ１が接続されている。ここではトランス１４と別部材のインダクタを用いておらず、電気的には、ノードａにはトランス１４の漏れインダクタンスＬｒが接続される。なお、Ｌｍは励磁インダクタンスを示している。
【００２６】
トランス１４の２次側はセンタータップ方式となっており、整流回路として第１ダイオード１５ａがトランス１４の２次側巻線Ｎ２１に接続され、第２ダイオード１５ｂがトランス１４の２次側巻線Ｎ２２に接続されている。また、第１ダイオード１５ａと第２ダイオード１５ｂの出力には、平滑リアクトル１６と出力電流検出回路１７の直列回路が接続され、出力電流検出回路１７の一端とトランス１４のセンタータップであるノードｅとの間に出力平滑コンデンサ１８と出力電圧検出回路１９が接続されている。なお、ｃは、第１スイッチング素子Ｑ１が接続されているノードを示し、ｄは、第２スイッチング素子Ｑ２が接続されているノードを示す。
【００２７】
実施の形態１に係る電力変換回路４００は上記のように構成されており、次にその動作の概要を図３に示すタイミングチャートにより説明する。なお、図３において、実線は電圧、破線は電流を示している。また、図３における符号Ｖｑ１、Ｖｑ２、Ｖｑ３、Ｖｑ４は、それぞれ第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４の印加電圧を示し、Ｉｑ１、Ｉｑ２、Ｉｑ３、Ｉｑ４は、それぞれ第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４のチャネルに流れる電流を示している。
【００２８】
[電力伝送期間]
図３において、時間ｔ１までは、第１スイッチング素子Ｑ１、第４スイッチング素子Ｑ４が「オン」、第２スイッチング素子Ｑ２、第３スイッチング素子Ｑ３が「オフ」の状態にある。トランス１４の１次側巻線Ｎ１に流れる電流は、高圧バッテリ１００→第１スイッチング素子Ｑ１→トランス１４（１次側巻線Ｎ１）→第４スイッチング素子Ｑ４→高圧バッテリ１００の経路で流れる。ここでトランス１４は１次側から２次側に電力を伝達し、トランス１４の２次側巻線Ｎ２１に流れる電流は、トランス１４（２次側巻線Ｎ２１）→第１ダイオード１５ａ→平滑リアクトル１６→低圧バッテリ２００→トランス１４（２次側巻線Ｎ２１）の経路で流れる。
【００２９】
[第１スイッチング素子Ｑ１のターンオフから第２スイッチング素子Ｑ２のターンオン、
アクティブ遷移]
時間ｔ１で第１スイッチング素子Ｑ１がオフすると、第１スナバコンデンサＣ１及び第２スナバコンデンサＣ２は、漏れインダクタンスＬｒ及び平滑リアクトル１６と共振回路を形成し、高圧バッテリ１００→第１スナバコンデンサＣ１→漏れインダクタンスＬｒ→トランス１４の１次側巻線Ｎ１→第４スイッチング素子Ｑ４→高圧バッテリ１００の経路で充電され、第１スイッチング素子Ｑ１の電圧が入力電圧に向かって上昇する。
【００３０】
第１スナバコンデンサＣ１の放電と、第２スナバコンデンサＣ２の充電を行うためのエ
ネルギーは、高圧バッテリ１００、漏れインダクタンスＬｒ、及び平滑リアクトル１６から供給される。平滑リアクトル１６が十分大きい場合、第１スイッチング素子Ｑ１の印加電圧Ｖｑ１は線形的に増加する。
【００３１】
第１スイッチング素子Ｑ１の静電容量（図示せず）と第１スナバコンデンサＣ１の静電容量の和をＣｑ１、第２スイッチング素子Ｑ２の静電容量（図示せず）と第２スナバコンデンサＣ２の静電容量の和をＣｑ２、高圧バッテリ１００の電圧をＶｉとしたとき、第１スナバコンデンサＣ１、第２スナバコンデンサＣ２のエネルギー遷移に必要な時間Δｔ１ａとすると、第１スナバコンデンサＣ１、第２スナバコンデンサＣ２に充放電される電荷Ｑ［Ｃ］は、第１スイッチング素子Ｑ１をターンオフする際のトランス１４の１次側に流れる電流Ｉ１［Ａ］と充放電時間Δｔ１ａ［ｓ］の積（Ｉ１・Δｔ１ａ）に等しいので、次式（１）となる。
【００３２】
【数１】
2018082572.tif 000003
【００３３】
よって充放電時間Δｔ１ａは次式（２）で表される。
【００３４】
【数２】
2018082572.tif 000004
【００３５】
第２スイッチング素子Ｑ２をターンオンする時間（ｔ３）が、
（１）ｔ１＜ｔ３＜ｔ１＋Δｔ１ａの場合、第２スナバコンデンサＣ２のエネルギー遷移が終了しておらず、第２スナバコンデンサＣ２に電圧が残っているため、ターンオン損失が発生する（ＺＶＳ不成立）。
（２）ｔ３≧ｔ１＋Δｔ１ａの場合、第２スイッチング素子Ｑ２の電圧≒０でスイッチングするためターンオン損失は発生しない（ＺＶＳ成立）。
【００３６】
図３は、時間ｔ２＝t１＋Δｔ１ａとしており、時間ｔ２で第２スナバコンデンサＣ２
の電荷が放電される例を示す。時間ｔ２の後、漏れインダクタンスＬｒと平滑リアクトル１６のエネルギーによって、第２スイッチング素子Ｑ２のＭＯＳＦＥＴのダイオードが導通し、順方向電流Ｉｑ２が流れる。
【００３７】
図４（ａ）（ｂ）により、時間ｔ１での第１スイッチング素子Ｑ１のターンオフ動作の詳細を説明する。
時間ｔ１までは第１スイッチング素子Ｑ１がターンオンしており、第１スイッチング素子Ｑ１のチャネルに電流Ｉｑ１が流れている。第１スイッチング素子Ｑ１をターンオフし始めると、チャネルに流れていた電流が減少するとともに、第１スナバコンデンサＣ１に電流Ｉｃ１が流れる。第１スイッチング素子Ｑ１がターンオフするまでの時間Δｔ１ｂ間
は第１スイッチング素子Ｑ１のチャネルに電流Ｉｑ１が流れているため、第１スイッチング素子Ｑ１の印加電圧とチャネル電流の積でターンオフ損失が発生する。
【００３８】
第１スナバコンデンサＣ１がある場合、第１スナバコンデンサＣ１に電荷が充電されるため、第１スナバコンデンサＣ１がない場合に比べ、第１スイッチング素子Ｑ１の電圧Ｖｑ１の上昇が緩やかになる。よって、チャネルがターンオフするまでの間の電圧Ｖｑ１が小さくなり、ターンオフ損失が低減される。
【００３９】
図３に見られるように、アクティブレグ１１のスイッチング素子がターンオフする際の電流は、パッシブレグ１２がターンオフする際の電流より大きいため、アクティブレグ１１のターンオフ損失＞パッシブレグ１２のターンオフ損失となる。よって、アクティブレグ１１にスナバコンデンサを並列接続することによってターンオフ損失を低減することが効率改善に有効である。
【００４０】
ＺＶＳの成否は、第２スイッチング素子Ｑ２のスイッチングオンタイミングと、漏れインダクタンスＬｒに蓄積される誘導性エネルギーとスナバコンデンサに蓄積される容量性エネルギーとの大小関係で決定される。通常は次式（３）が成立する。
第２スイッチング素子Ｑ２のターンオンの際にスナバコンデンサの電荷が残存していればターンオン損失になるが、アクティブレグ１１の場合は漏れインダクタンスＬｒに加え、平滑リアクトル１６のエネルギーによって電荷を引き抜けるため式（３）が成立する。そのため、電荷の放電が早く、ターンオン時に電荷が残存することはない。よってスナバコンデンサを付加してもターンオン損失は発生しない。
【００４１】
【数３】
2018082572.tif 000005
【００４２】
時間ｔ３で第２スイッチング素子Ｑ２をオンする。このとき、第２スイッチング素子Ｑ２には電圧が印加されていないためＺＶＳとなる。第２スイッチング素子Ｑ２をオンすると、第２スイッチング素子Ｑ２と第４スイッチング素子Ｑ４を介して１次電流が流れる。
【００４３】
[第４スイッチング素子Ｑ４のターンオフから第３スイッチング素子Ｑ３のターンオン、
パッシブ遷移]
パッシブレグにはスナバコンデンサが接続されていないため、第３スイッチング素子Ｑ３の静電容量（図示せず）＝Ｃｑ３、第４スイッチング素子Ｑ４の静電容量（図示せず）＝Ｃｑ４である。
時間ｔ４において第４スイッチング素子Ｑ４がターンオフすると、第３スイッチング素子Ｑ３の静電容量Ｃｑ３及び第４スイッチング素子Ｑ４の静電容量Ｃｑ４と漏れインダクタンスＬｒとで共振回路を形成し、第４スイッチング素子Ｑ４の電圧が入力電圧に向かって上昇し始める。このとき、整流ダイオード１５ａ、１５ｂが導通するため、平滑リアクトル１６は整流ダイオード１５ａ、トランス１４の２次側巻線Ｎ２１及びＮ２２、整流ダイオード１５ｂによって短絡されるため、Ｃ３、Ｃ４の遷移を行うためのエネルギーは、漏れインダクタンスＬｒから供給される。
【００４４】
第４スイッチング素子Ｑ４の印加電圧Ｖｑ４は正弦波となり、次式（４）となる。
【００４５】
【数４】
2018082572.tif 000006
【００４６】
ここで、
【００４７】
【数５】
2018082572.tif 000007
【００４８】
であり、漏れインダクタンスＬｒを通る電流は次式（６）となる。
【００４９】
【数６】
2018082572.tif 000008
【００５０】
パッシブ遷移の場合、第４スイッチング素子Ｑ４の印加電圧Ｖｑ４の描く正弦波はピーク値が小さく、アクティブ遷移のように線形近似することができない。
【００５１】
ＺＶＳの成否は、第３スイッチング素子Ｑ３のスイッチングオンタイミングと、漏れインダクタンスＬｒに蓄積される誘導性エネルギーと第３スイッチング素子Ｑ３の静電容量及び第４スイッチング素子Ｑ４の静電容量に蓄積される容量性エネルギーとの大小関係で決定される。
【００５２】
（１）ＺＶＳが成立可能な場合
漏れインダクタンスＬｒに蓄積される誘導性エネルギーが、第３スイッチング素子Ｑ３の静電容量及び第４スイッチング素子Ｑ４の静電容量に蓄積される容量性エネルギーより大きく、次式（７）が成立する。
【００５３】
【数７】
2018082572.tif 000009
【００５４】
漏れインダクタンスＬｒのエネルギーによって第３スイッチング素子Ｑ３の静電容量及び第４スイッチング素子Ｑ４の静電容量の電荷が引き抜かれ、第３スイッチング素子Ｑ３の印加電圧≒０ｖとなる時間で第３スイッチング素子Ｑ３をターンオンすればＺＶＳが成立する。
【００５５】
（２）ＺＶＳが成立不可能な場合
上記式（７）が不成立の状態で、ωｒＬｒ・ＩＬｒがＤＣ電圧より小さい（ωｒＬｒ・ＩＬｒ＜Ｖｉ）場合、第３スイッチング素子Ｑ３の静電容量Ｃｑ３が十分に放電されず、電圧が印加された状態で第３スイッチング素子Ｑ３がターンオンする。そのため、第３スイッチング素子Ｑ３の静電容量Ｃｑ３は、第３スイッチング素子Ｑ３がターンオンすると、上記ＭＯＳＦＥＴのチャネルで短絡され、ターンオン損失が発生する。
【００５６】
第４スイッチング素子Ｑ４の印加電圧が最大となる時間、つまり位相(ｔ−ｔ４)＝π／２となる時間ｔ４ｐで第３スイッチング素子Ｑ３をターンオンすればスイッチング損失が最小となる。
【００５７】
共振リアクトルＬｒを小型化すると、上記式（７）は不成立となる場合が多い。第３スイッチング素子Ｑ３のターンオンの際に、第３スイッチング素子Ｑ３の静電容量Ｃｑ３の電荷が残存しているのでターンオン損失が発生する。アクティブレグ１１と同様にパッシブレグ１２にスナバコンデンサを付加しても、ターンオフ損失は減少するものの、ターンオン損失が増加するため、第３スナバコンデンサＣ３及び第４スナバコンデンサＣ４を追加する効果が得られない。
【００５８】
時間ｔ５に第３スイッチング素子Ｑ３をオンすると、漏れインダクタンスＬｒの電流が線形的に増加し、第２ダイオード１５ｂの電流が線形的に増加する。一方、第１ダイオード１５ａの電流は線形的に減少する。平滑リアクトル１６の電流と第２ダイオード１５ｂの電流が等しくなったとき、第１ダイオード１５ａが非導通となり、平滑リアクトル１６が短絡されなくなる。このとき、トランス１４の１次側から２次側への電力伝送を開始する。
【００５９】
このように、アクティブレグ１１とパッシブレグ１２のスイッチング位相をシフトさせることでスイッチング素子のソフトスイッチングを実現し、スイッチング損失を低減することで電力変換効率を高めることができる。
【００６０】
ここで、制御部５００が出力電圧を目標電圧Ｖｏｕｔ＊に制御する方法について説明する。
トランス１４の１次側巻線Ｎ１の巻数をＮ１、２次側巻線Ｎ２１、Ｎ２２の巻数をＮ２、２次側回路へ電力を伝送している期間（第１スイッチング素子Ｑ１と第４スイッチング素子Ｑ４が導通している期間ｔ１４と、第２スイッチング素子Ｑ２と第３スイッチング素子Ｑ３が導通している期間ｔ２４の和）をｔｏｎ、アクティブレグ１１及びパッシブレグ１２のスイッチング周期をＴとすると、電力変換回路４００の出力電圧Ｖｏｕｔは以下の
式で表せる。
【００６１】
【数８】
2018082572.tif 000010
【００６２】
このように、電力変換回路４００の出力電圧Ｖｏｕｔを１次側フルブリッジ回路で制御し、目標電圧Ｖｏｕｔ*へ追従させる。
【００６３】
以上のように、実施の形態１ではアクティブレグ１１にスナバコンデンサを付加することによってターンオフ損失を低減することができ、小型で軽負荷において高変換効率の電力変換装置を実現することが出来る。
【００６４】
なお、上記実施の形態１では、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２とは別部材のスナバコンデンサＣ１、Ｃ２によって、アクティブレグ１１のスイッチ素子が接続されるノード間（ノードｃ−ノードａ間、及びノードａ−ノードｄ間）の静電容量を、パッシブレグ１２のスイッチ素子が接続されるノード間（ノードｃ−ノードｂ間、及びノードｂ−ノードｄ間）の静電容量より大きい構成としたが、第１スイッチング素子Ｑ１、第２スイッチング素子Ｑ２に寄生容量（ＭＯＳＦＥＴであればＣｏｓｓ）が第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４より大きなデバイスを用いても良い。その場合、別部材のスナバコンデンサＣ１、Ｃ２が不要となり、電力変換装置の小型化が可能となる。
【００６５】
また、コンデンサの容量は、高負荷時にコンデンサのエネルギーを全てアクティブレグ１１のスイッチング素子で消費した場合にも熱成立可能な値、即ち、半導体内部のリード線と半導体素子を構成する部材の接続部の温度であるジャンクション温度が許容温度以下となる値とする。
【００６６】
また、上記実施の形態１では、トランス１４の漏れインダクタンスＬｒを用いてＺＶＳを行う構成を示した。漏れインダクタンスＬｒを用いることで、従来存在したトランスと別部材の磁性体コアを有する共振リアクトルが不要となるため、共振リアクトルの固定や放熱に要する構造部品が不要となり電力変換装置３００を小型化できる。
【００６７】
また、トランス１４の漏れインダクタンスＬｒの代わりに、ノードａ及びノードｂとトランス１４の１次側巻線Ｎ１との間を接続する配線によってインダクタンスを構成してＺＶＳを行っても良い。トランス１４の巻線によって漏れインダクタンスＬｒを構成すると、巻線の疎密度合いによってインダクタンスＬｒがばらつくが、基板パターンやバスバー等の配線部材でインダクタンスを構成すれば、インダクタンスのばらつきが抑制され、ソフトスイッチング成立／不成立の境界となる電流のばらつきが低減するので放熱部品の放熱能力を必要最小限に出来、電力変換装置３００を小型化できる。
【００６８】
なお、トランス１４の漏れインダクタンスＬｒやノードａ及びノードｂとトランス１４の１次側巻線との間を接続する配線によってインダクタンスを構成し、かつ、アクティブレグ１１用のスイッチング素子の容量＞パッシブレグ１２用のスイッチング素子の容量となる構成にすると共に、アクティブレグ１１にスナバコンデンサＣ１、Ｃ２を有する構成
にすると、最も損失の大きいアクティブレグ１１のターンオフ損失を低減することができるので、軽負荷効率を改善しつつ小型化が可能となり、更に有効である。
【００６９】
電気自動車の実走行においては、エンジン制御用ＥＣＵ、オイルポンプ等の定常負荷のみ動作し、出力電流が３０Ａ程度となる期間が支配的である。そのため、出力電流３０Ａ以下においてＺＶＳが成立するインダクタンスとコンデンサとすることで、省エネルギーに動作可能となる。
【００７０】
上記実施の形態１では、電力変換装置３００は車載のＤＣ−ＤＣコンバータを想定して充電対象は鉛バッテリ等の低圧バッテリとしたが、交流電源のＡＣ電力をＤＣ電力に変換し、電気自動車に搭載されるリチウムイオンバッテリのような高圧バッテリを充電する車載充電器を想定して、充電対象を高圧バッテリとしても良い。
【００７１】
上記実施の形態１で示した電力変換回路４００の２次側回路はセンタータップで構成される例を示したが、ダイオードのフルブリッジで構成されても良く、ＭＯＳＦＥＴを用いて同期整流を行っても良い。また、制御方法も上記例に限らない。
【００７２】
上記実施の形態１において、Ｓｉ半導体から成るスイッチング素子を示したが、スイッチング素子は、Ｓｉ半導体よりもバンドギャップが広い非Ｓｉ半導体材料から成るものでもよい。非Ｓｉ半導体材料であるワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドがある。
ワイドバンドギャップ半導体から成る電力用半導体素子は、Ｓｉ半導体ではユニポーラ動作が困難な高電圧領域で使用可能であり、スイッチング時に発生するスイッチング損失を大きく低減でき、電力損失の大きな低減が可能になる。
また、電力損失が小さく、耐熱性も高いため、冷却部を備えてパワーモジュールを構成した場合、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体モジュールの一層の小型化が可能になる。また、ワイドバンドギャップ半導体から成る電力用半導体素子は、高周波スイッチング動作に適しており、高周波化の要求が大きいＤＣ／ＤＣコンバータやインバータに適用すると、スイッチング周波数の高周波化によって、ＤＣ／ＤＣコンバータやインバータに接続されるリアクトルやコンデンサなどを小型化できる。よって、実施の形態１に係る電力変換装置３００は、ワイドバンドギャップ半導体から成る半導体スイッチング素子を用いる場合にも有効に作用する。
【符号の説明】
【００７３】
１０、５０  １次側フルブリッジ回路、１１、５１  アクティブレグ、１２、５２  パッシブレグ、１３  入力電圧検出回路、１４、５４  トランス、１５ａ、５５ａ  第１ダイオード、１５ｂ、５５ｂ  第２ダイオード、１６、５６  平滑リアクトル、１７  出力電流検出回路、１８、５７  出力平滑コンデンサ、１９  出力電圧検出回路、５３  コンデンサ、１００  高圧バッテリ、２００  低圧バッテリ、３００  電力変換装置、４００  電力変換回路、５００  制御部、６００  電子制御装置、７００  通信線、
Ｑ１  第１半導体スイッチング素子（第１スイッチング素子）、Ｑ２  第２半導体スイッチング素子（第２スイッチング素子）、Ｑ３  第３半導体スイッチング素子（第３スイッチング素子）、Ｑ４  第４半導体スイッチング素子（第４スイッチング素子）、Ｃ１  第１スナバコンデンサ、Ｃ２  第２スナバコンデンサ、ａ、ｂ、ｃ、ｄ、ｅ  ノード、Ｎ１
トランスの１次側巻線、Ｎ２１、Ｎ２２  トランスの２次側巻線、Ｌｒ  漏れインダクタンス、Ｌｍ  励磁インダクタンス、Ｖｑ１、Ｖｑ２、Ｖｑ３、Ｖｑ４  印加電圧、Ｉｑ１、Ｉｑ２、Ｉｑ３、Ｉｑ４  電流。
【図１】
2018082572.tif 000011
【図２】
2018082572.tif 000012
【図３】
2018082572.tif 000013
【図４】
2018082572.tif 000014
【図５】
2018082572.tif 000015
【図６】
2018082572.tif 000016
【手続補正書】
【提出日】平成29年11月29日(2017.11.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
直流電源からの直流電力を上記直流電源の電圧とは異なる電圧の直流電力に電力変換する電力変換装置において、
複数の半導体スイッチング素子から成る１次側フルブリッジ回路と、
上記１次側フルブリッジ回路の出力側に接続されたトランスと、
上記トランスの２次側巻線に接続された整流回路と、
上記整流回路の出力側に接続された平滑リアクトルと、を備え、
上記１次側フルブリッジ回路を構成するアクティブレグの半導体スイッチング素子端子間の静電容量が、上記１次側フルブリッジ回路を構成するパッシブレグの半導体スイッチング素子端子間の静電容量より大きいことを特徴とする電力変換装置。
【請求項２】
上記アクティブレグの半導体スイッチング素子と並列にコンデンサを設けたことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
上記コンデンサは、上記アクティブレグの半導体スイッチング素子のみに並列に設けられていることを特徴とする請求項２に記載の電力変換装置。
【請求項４】
上記静電容量は、定格出力時に上記静電容量のエネルギーを全て半導体スイッチング素子で消費した場合にも熱成立可能な値であることを特徴とする請求項１から３の何れか一項に記載の電力変換装置。
【請求項５】
上記アクティブレグの半導体スイッチング素子は、スイッチ動作をする主端子間の静電容量が上記パッシブレグの半導体スイッチング素子のスイッチ動作をする主端子間の静電容量より大きい半導体スイッチング素子であることを特徴とする請求項１から４の何れか一項に記載の電力変換装置。
【請求項６】
上記アクティブレグの半導体スイッチング素子端子間の静電容量は、生涯稼働時間が最も長い出力電流において１次側フルブリッジ回路が位相シフト動作した際に、ゼロ電圧スイッチングとなる値であることを特徴とする請求項１から５の何れか一項に記載の電力変換装置。
【請求項７】
上記パッシブレグの半導体スイッチング素子端子間の静電容量は、生涯稼働時間が最も長い出力電流において１次側フルブリッジ回路が位相シフト動作した際に、ゼロ電圧スイッチングとなる値であることを特徴とする請求項１から５の何れか一項に記載の電力変換装置。
【請求項８】
上記１次側フルブリッジ回路と上記トランスとの間の配線インダクタンスによってソフトスイッチングを行うことを特徴とする請求項７に記載の電力変換装置。
【請求項９】
上記配線インダクタンスは、生涯稼働時間が最も長い出力電流において１次側フルブリッジ回路が位相シフト動作した際に、ゼロ電圧スイッチングとなる値であることを特徴とする請求項８に記載の電力変換装置。
【請求項１０】
直流電源からの直流電力を上記直流電源の電圧とは異なる電圧の直流電力に電力変換する電力変換装置において、
複数の半導体スイッチング素子から成る１次側フルブリッジ回路と、
上記１次側フルブリッジ回路の出力側に接続されたトランスと、
上記トランスの２次側巻線に接続された整流回路と、
上記整流回路の出力側に接続された平滑リアクトルと、を備え、
上記１次側フルブリッジ回路を構成するアクティブレグの半導体スイッチング素子端子間の静電容量が、上記１次側フルブリッジ回路を構成するパッシブレグの半導体スイッチング素子端子間の静電容量より大きく、上記トランスと上記１次側フルブリッジ回路との間にリアクトルを接続しないことを特徴とする電力変換装置。
【請求項１１】
上記アクティブレグの半導体スイッチング素子と並列にコンデンサを設け、上記トランスの漏れインダクタンスによってソフトスイッチングを行うことを特徴とする請求項１０に記載の電力変換装置。
【請求項１２】
上記漏れインダクタンスは生涯稼働時間が最も長い出力電流において１次側フルブリッジ回路が位相シフト動作した際に、ゼロ電圧スイッチングとなる値であることを特徴とする請求項１１に記載の電力変換装置。
【請求項１３】
上記生涯稼働時間が最も長い出力電流とは３０Ａ以下であり、車載の補機用バッテリを充電することを特徴とする請求項６、７、９、１２の何れか一項に記載の電力変換装置。
【請求項１４】
上記半導体スイッチング素子は、ワイドバンドギャップ半導体にて形成される素子であることを特徴とする請求項１から１３の何れか一項に記載の電力変換装置。
【請求項１５】
上記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料、またはダイヤモンドを用いた半導体であることを特徴とする請求項１４に記載の電力変換装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
このようなＤＣ−ＤＣコンバータには、一般的に図５に示すフルブリッジのコンバータ回路が使用される。このコンバータ回路は、１次側がフルブリッジ回路５０で構成され、フルブリッジ回路５０は、２つの半導体スイッチング素子Ｑ１、Ｑ２が直列接続されたアクティブレグ５１と、２つの半導体スイッチング素子Ｑ３、Ｑ４が直列接続されたパッシブレグ５２が並列接続されて構成される。アクティブレグ５１を構成する半導体スイッチング素子Ｑ１、Ｑ２のそれぞれには、第１スナバコンデンサＣ１、第２スナバコンデンサＣ２が並列に接続されている。また、パッシブレグ５２を構成する半導体スイッチング素子Ｑ３、Ｑ４のそれぞれには、第３スナバコンデンサＣ３、第４スナバコンデンサＣ４が並列に接続されている。なお、図５において、符号５３は直流電圧源となるコンデンサ、符号５４は２次側がセンタータップ方式のトランス、符号５５ａ、５５ｂは第１及び第２ダイオード、符号５６は平滑リアクトル、符号５７は平滑コンデンサを示している。また、トランス５４には１次側巻線Ｎ１、２次側巻線Ｎ２１、Ｎ２２が設けられており、Ｌｒは共振リアクトルを示している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
一方、寸法の小さな共振リアクトルで位相シフトを行うと、高負荷においてハードスイッチングとなり損失が増加し、１次側フルブリッジ回路の低損失化、及び冷却器の放熱能力強化のため大型化する。そのため、１次側フルブリッジ回路のスイッチング素子の静電容量を極力小さくする必要があり、一般的には図６に示す回路のＤＣ−ＤＣコンバータで構成される。即ち、図５のＤＣ−ＤＣコンバータ５８では各半導体スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４と並列にスナバコンデンサＣ１、Ｃ２、Ｃ３、Ｃ４が接続されるのに対し、図６のＤＣ−ＤＣコンバータ５９は半導体スイッチング素子Ｑ３、Ｑ４にスナバコンデンサが接続されていない。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
トランス１４の２次側はセンタータップ方式となっており、整流回路として第１ダイオード１５ａがトランス１４の２次側巻線Ｎ２１に接続され、第２ダイオード１５ｂがトランス１４の２次側巻線Ｎ２２に接続されている。また、第１ダイオード１５ａと第２ダイオード１５ｂの出力側には、平滑リアクトル１６と出力電流検出回路１７の直列回路が接続され、出力電流検出回路１７の一端とトランス１４のセンタータップであるノードｅとの間に平滑コンデンサ１８と出力電圧検出回路１９が接続されている。なお、ｃは、第１スイッチング素子Ｑ１が接続されているノードを示し、ｄは、第２スイッチング素子Ｑ２が接続されているノードを示す。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
第１スイッチング素子Ｑ１の静電容量（図示せず）と第１スナバコンデンサＣ１の静電容量の和をＣｑ１、第２スイッチング素子Ｑ２の静電容量（図示せず）と第２スナバコンデンサＣ２の静電容量の和をＣｑ２、高圧バッテリ１００の電圧をＶｉとしたとき、第１スナバコンデンサＣ１、第２スナバコンデンサＣ２のエネルギー遷移に必要な時間、即ち、充放電時間をΔｔ１ａとすると、第１スナバコンデンサＣ１、第２スナバコンデンサＣ２に充放電される電荷Ｑ［Ｃ］は、第１スイッチング素子Ｑ１をターンオフする際のトランス１４の１次側に流れる電流Ｉ１［Ａ］と充放電時間Δｔ１ａ［ｓ］の積（Ｉ１・Δｔ１ａ）に等しいので、次式（１）となる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
図３に見られるように、アクティブレグ１１のスイッチング素子がターンオフする際の電流は、パッシブレグ１２のスイッチング素子がターンオフする際の電流より大きいため、アクティブレグ１１のターンオフ損失＞パッシブレグ１２のターンオフ損失となる。よって、アクティブレグ１１にスナバコンデンサを並列接続することによってターンオフ損失を低減することが効率改善に有効である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
[第４スイッチング素子Ｑ４のターンオフから第３スイッチング素子Ｑ３のターンオン、パッシブ遷移]
パッシブレグ１２にはスナバコンデンサが接続されていないため、第３スイッチング素子Ｑ３の静電容量（図示せず）＝Ｃｑ３、第４スイッチング素子Ｑ４の静電容量（図示せず）＝Ｃｑ４である。
時間ｔ４において第４スイッチング素子Ｑ４がターンオフすると、第３スイッチング素子Ｑ３の静電容量Ｃｑ３及び第４スイッチング素子Ｑ４の静電容量Ｃｑ４と漏れインダクタンスＬｒとで共振回路を形成し、第４スイッチング素子Ｑ４の電圧が入力電圧に向かって上昇し始める。このとき、第１ダイオード１５ａ、第２ダイオード１５ｂが導通するため、平滑リアクトル１６は第１ダイオード１５ａ、トランス１４の２次側巻線Ｎ２１及びＮ２２、第２ダイオード１５ｂによって短絡され、第３スイッチング素子Ｑ３、第４スイッチング素子Ｑ４の遷移を行うためのエネルギーは、漏れインダクタンスＬｒから供給される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
第４スイッチング素子Ｑ４の印加電圧が最大となる時間、つまり位相(ｔ−ｔ４)＝π／２となる時間ｔ４で第３スイッチング素子Ｑ３をターンオンすればスイッチング損失が最小となる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
１０、５０  １次側フルブリッジ回路、１１、５１  アクティブレグ、
１２、５２  パッシブレグ、１３  入力電圧検出回路、１４、５４  トランス、
１５ａ、５５ａ  第１ダイオード、１５ｂ、５５ｂ  第２ダイオード、
１６、５６  平滑リアクトル、１７  出力電流検出回路、１８、５７  平滑コンデンサ、１９  出力電圧検出回路、５３  コンデンサ、５８、５９  ＤＣ−ＤＣコンバータ、
１００  高圧バッテリ、２００  低圧バッテリ、３００  電力変換装置、
４００  電力変換回路、５００  制御部、６００  電子制御装置、７００  通信線、
Ｑ１  第１半導体スイッチング素子（第１スイッチング素子）、
Ｑ２  第２半導体スイッチング素子（第２スイッチング素子）、
Ｑ３  第３半導体スイッチング素子（第３スイッチング素子）、
Ｑ４  第４半導体スイッチング素子（第４スイッチング素子）、
Ｃ１  第１スナバコンデンサ、Ｃ２  第２スナバコンデンサ、
ａ、ｂ、ｃ、ｄ、ｅ  ノード、Ｎ１  トランスの１次側巻線、
Ｎ２１、Ｎ２２  トランスの２次側巻線、Ｌｒ  漏れインダクタンス、
Ｌｍ  励磁インダクタンス、Ｖｑ１、Ｖｑ２、Ｖｑ３、Ｖｑ４  印加電圧、
Ｉｑ１、Ｉｑ２、Ｉｑ３、Ｉｑ４  電流。