(57)【要約】      （修正有）【課題】高周波特性の劣化を抑制することが可能なヘテロ接合電界効果型トランジスタ及びその製造方法を提供する。【解決手段】窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、チャネル層３と、チャネル層３上に形成された、チャネル層３とヘテロ接合を成す、少なくともＩｎを含むバリア層４と、バリア層４上の予め定められた領域に形成されたゲート電極５と、バリア層４上であって、ゲート電極５の一方側と他方側とに各々形成されたソース電極６及びドレイン電極７と、バリア層４上であって、ゲート電極５、ソース電極６及びドレイン電極７が形成された領域以外の領域に形成された、酸化アルミニウムからなる保護膜９とを備える。保護膜９は、酸化アルミニウムにおけるアルミニウムに対する酸素の比率が１．９７以上である。【選択図】図１
2018101755.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、
第１窒化物半導体層と、
前記第１窒化物半導体層上に形成された、前記第１窒化物半導体層とヘテロ接合を成す、少なくともＩｎを含む第２窒化物半導体層と、
前記第２窒化物半導体層上の予め定められた領域に形成されたゲート電極と、
前記第２窒化物半導体層上であって、前記ゲート電極の一方側と他方側とに各々形成されたソース電極およびドレイン電極と、
前記第２窒化物半導体層上であって、前記ゲート電極、前記ソース電極、および前記ドレイン電極が形成された領域以外の領域に形成された、酸化アルミニウムからなる保護膜と、
を備え、
前記保護膜は、前記酸化アルミニウムにおけるアルミニウムに対する酸素の比率が１．９７以上であることを特徴とする、ヘテロ接合電界効果型トランジスタ。
【請求項２】
前記ゲート電極は、前記保護膜における前記第２窒化物半導体層とは反対側の面上の一部を覆う部分を有し、当該部分は少なくとも前記ドレイン電極側に延伸して形成されることを特徴とする、請求項１に記載のヘテロ接合電界効果型トランジスタ。
【請求項３】
窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法であって、
（ａ）第１窒化物半導体層を形成する工程と、
（ｂ）前記工程（ａ）の後、前記第１窒化物半導体層上に、前記第１窒化物半導体層とヘテロ接合を成す、少なくともＩｎを含む第２窒化物半導体層を形成する工程と、
（ｃ）前記工程（ｂ）の後、前記第２窒化物半導体層上であって、ゲート電極が形成されるべき領域の一方側と他方側とにソース電極およびドレイン電極を各々形成する工程と、
（ｄ）前記工程（ｃ）の後、前記第２窒化物半導体層上の前記ゲート電極が形成されるべき領域に前記ゲート電極を形成する工程と、
（ｅ）前記工程（ｄ）の後、前記第２窒化物半導体層上であって、前記ゲート電極、前記ソース電極、および前記ドレイン電極が形成された領域以外の領域に酸化アルミニウムからなる保護膜をＡＬＤ（Atomic Layer Deposition）法によって形成する工程と、
を備え、
前記工程（ｅ）において、前記保護膜を形成する際のオゾン供給時に供給される全ガス量に占めるオゾンの供給量の割合は５．７％以上であることを特徴とする、ヘテロ接合電界効果型トランジスタの製造方法。
【請求項４】
前記工程（ｅ）において、前記保護膜は、前記酸化アルミニウムにおけるアルミニウムに対する酸素の比率が１．９７以上であることを特徴とする、請求項３に記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項５】
窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法であって、
（ａ）第１窒化物半導体層を形成する工程と、
（ｂ）前記工程（ａ）の後、前記第１窒化物半導体層上に、前記第１窒化物半導体層とヘテロ接合を成す、少なくともＩｎを含む第２窒化物半導体層を形成する工程と、
（ｃ）前記工程（ｂ）の後、前記第２窒化物半導体層上であって、ゲート電極が形成されるべき領域の一方側と他方側とにソース電極およびドレイン電極を各々形成する工程と、
（ｄ）前記工程（ｃ）の後、前記第２窒化物半導体層上であって、前記ソース電極および前記ドレイン電極が形成された領域以外の領域に酸化アルミニウムからなる保護膜をＡＬＤ（Atomic Layer Deposition）法によって形成する工程と、
（ｅ）前記工程（ｄ）の後、前記保護膜の前記ゲート電極が形成されるべき領域に対応する領域に開口部を形成し、前記開口部に前記ゲート電極を形成する工程と、
を備え、
前記工程（ｄ）において、前記保護膜を形成する際のオゾン供給時に供給される全ガス量に占めるオゾンの供給量の割合は５．７％以上であることを特徴とする、ヘテロ接合電界効果型トランジスタの製造方法。
【請求項６】
前記工程（ｄ）において、前記保護膜は、前記酸化アルミニウムにおけるアルミニウムに対する酸素の比率が１．９７以上であることを特徴とする、請求項５に記載のヘテロ接合電界効果型トランジスタの製造方法。
【請求項７】
前記工程（ｅ）において、前記ゲート電極は、前記保護膜における前記第２窒化物半導体層とは反対側の面上の一部を覆う部分を有し、当該部分は少なくとも前記ドレイン電極側に延伸して形成されることを特徴とする、請求項５または６に記載のヘテロ接合電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物を含む半導体である窒化物半導体からなるヘテロ接合電界効果型トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体を用いた高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）は、高破壊電界かつ高電子移動度という特長を有しており、高周波・高出力で動作するデバイスとして期待されている。
【０００３】
従来、バリア層にＡｌＧａＮを用いたヘテロ接合電界効果型トランジスタにおいて、高耐圧化および電流コラプス等を改善するために、半導体表面の保護膜にＳｉＮを用いた構造が提案されている（例えば、特許文献１参照）。
【０００４】
また、バリア層にＩｎ（インジウム）を含む窒化物半導体、例えばＩｎＡｌＮを用いたヘテロ接合電界効果型トランジスタは、高いキャリア濃度を有するため、更なる高出力化が期待されている（例えば、非特許文献１，２参照）。ＩｎＡｌＮは、大きな自発分極を有し、かつ不連続の大きな伝導帯エネルギーを生じるため、電子の閉じ込め効果に優れ、バリア層にＡｌＧａＮを用いる場合よりも高い２次元電子ガス（2-Dimentional Electron Gas：２ＤＥＧ）濃度が得られる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３５９２５６号公報
【非特許文献】
【０００６】
【非特許文献１】A.Matulionis他、”Window for better reliability of nitride heterostructure field effect transistors”、Microelectronics Reliability 52、2012、p.p.2149-2152
【非特許文献２】J.Kuzmik他、”Power Electronics on InAlN/(In)GaN : Prospect for a Record Performance”、IEEE ELECTRON DEVICE LETTERS、VOL.22、NO.11、2001、p.p.510-512
【発明の概要】
【発明が解決しようとする課題】
【０００７】
バリア層にＩｎを含む窒化物半導体を用いたヘテロ接合電界効果型トランジスタにおいて、Ｓｉを含む保護膜を用いると、ヘテロ接合電界効果型トランジスタの耐圧低下、および電流コラプスの発生による高周波特性の劣化が生じる。従って、バリア層にＩｎを含む窒化物半導体を用いたヘテロ接合電界効果型トランジスタでは、Ｓｉを含む保護膜を用いることができないという問題がある。
【０００８】
本発明は、このような問題を解決するためになされたものであり、高周波特性の劣化を抑制することが可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明によるヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、第１窒化物半導体層と、第１窒化物半導体層上に形成された、第１窒化物半導体層とヘテロ接合を成す、少なくともＩｎを含む第２窒化物半導体層と、第２窒化物半導体層上の予め定められた領域に形成されたゲート電極と、第２窒化物半導体層上であって、ゲート電極の一方側と他方側とに各々形成されたソース電極およびドレイン電極と、第２窒化物半導体層上であって、ゲート電極、ソース電極、およびドレイン電極が形成された領域以外の領域に形成された、酸化アルミニウムからなる保護膜とを備え、保護膜は、酸化アルミニウムにおけるアルミニウムに対する酸素の比率が１．９７以上である。
【００１０】
また、本発明によるヘテロ接合電界効果型トランジスタの製造方法は、窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法であって、（ａ）第１窒化物半導体層を形成する工程と、（ｂ）工程（ａ）の後、第１窒化物半導体層上に、第１窒化物半導体層とヘテロ接合を成す、少なくともＩｎを含む第２窒化物半導体層を形成する工程と、（ｃ）工程（ｂ）の後、第２窒化物半導体層上であって、ゲート電極が形成されるべき領域の一方側と他方側とにソース電極およびドレイン電極を各々形成する工程と、（ｄ）工程（ｃ）の後、第２窒化物半導体層上のゲート電極が形成されるべき領域にゲート電極を形成する工程と、（ｅ）工程（ｄ）の後、第２窒化物半導体層上であって、ゲート電極、ソース電極、およびドレイン電極が形成された領域以外の領域に酸化アルミニウムからなる保護膜をＡＬＤ（Atomic Layer Deposition）法によって形成する工程とを備え、工程（ｅ）において、保護膜を形成する際のオゾン供給時に供給される全ガス量に占めるオゾン量の割合は５．７％以上である。
【００１１】
また、本発明によるヘテロ接合電界効果型トランジスタの製造方法は、窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法であって、（ａ）第１窒化物半導体層を形成する工程と、（ｂ）工程（ａ）の後、第１窒化物半導体層上に、第１窒化物半導体層とヘテロ接合を成す、少なくともＩｎを含む第２窒化物半導体層を形成する工程と、（ｃ）工程（ｂ）の後、第２窒化物半導体層上であって、ゲート電極が形成されるべき領域の一方側と他方側とにソース電極およびドレイン電極を各々形成する工程と、（ｄ）工程（ｃ）の後、第２窒化物半導体層上であって、ソース電極およびドレイン電極が形成された領域以外の領域に酸化アルミニウムからなる保護膜をＡＬＤ（Atomic Layer Deposition）法によって形成する工程と、（ｅ）工程（ｄ）の後、保護膜のゲート電極が形成されるべき領域に対応する領域に開口部を形成し、開口部にゲート電極を形成する工程とを備え、工程（ｄ）において、保護膜を形成する際のオゾン供給時に供給される全ガス量に占めるオゾン量の割合は５．７％以上である。
【発明の効果】
【００１２】
本発明によると、ヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、第１窒化物半導体層と、第１窒化物半導体層上に形成された、第１窒化物半導体層とヘテロ接合を成す、少なくともＩｎを含む第２窒化物半導体層と、第２窒化物半導体層上の予め定められた領域に形成されたゲート電極と、第２窒化物半導体層上であって、ゲート電極の一方側と他方側とに各々形成されたソース電極およびドレイン電極と、第２窒化物半導体層上であって、ゲート電極、ソース電極、およびドレイン電極が形成された領域以外の領域に形成された、酸化アルミニウムからなる保護膜とを備え、保護膜は、酸化アルミニウムにおけるアルミニウムに対する酸素の比率が１．９７以上であるため、高周波特性の劣化を抑制することが可能となる。
【００１３】
また、ヘテロ接合電界効果型トランジスタの製造方法は、窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法であって、（ａ）第１窒化物半導体層を形成する工程と、（ｂ）工程（ａ）の後、第１窒化物半導体層上に、第１窒化物半導体層とヘテロ接合を成す、少なくともＩｎを含む第２窒化物半導体層を形成する工程と、（ｃ）工程（ｂ）の後、第２窒化物半導体層上であって、ゲート電極が形成されるべき領域の一方側と他方側とにソース電極およびドレイン電極を各々形成する工程と、（ｄ）工程（ｃ）の後、第２窒化物半導体層上のゲート電極が形成されるべき領域にゲート電極を形成する工程と、（ｅ）工程（ｄ）の後、第２窒化物半導体層上であって、ゲート電極、ソース電極、およびドレイン電極が形成された領域以外の領域に酸化アルミニウムからなる保護膜をＡＬＤ（Atomic Layer Deposition）法によって形成する工程とを備え、工程（ｅ）において、保護膜を形成する際のオゾン供給時に供給される全ガス量に占めるオゾン量の割合は５．７％以上であるため、高周波特性の劣化を抑制することが可能となる。
【００１４】
また、ヘテロ接合電界効果型トランジスタの製造方法は、窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法であって、（ａ）第１窒化物半導体層を形成する工程と、（ｂ）工程（ａ）の後、第１窒化物半導体層上に、第１窒化物半導体層とヘテロ接合を成す、少なくともＩｎを含む第２窒化物半導体層を形成する工程と、（ｃ）工程（ｂ）の後、第２窒化物半導体層上であって、ゲート電極が形成されるべき領域の一方側と他方側とにソース電極およびドレイン電極を各々形成する工程と、（ｄ）工程（ｃ）の後、第２窒化物半導体層上であって、ソース電極およびドレイン電極が形成された領域以外の領域に酸化アルミニウムからなる保護膜をＡＬＤ（Atomic Layer Deposition）法によって形成する工程と、（ｅ）工程（ｄ）の後、保護膜のゲート電極が形成されるべき領域に対応する領域に開口部を形成し、開口部にゲート電極を形成する工程とを備え、工程（ｄ）において、保護膜を形成する際のオゾン供給時に供給される全ガス量に占めるオゾン量の割合は５．７％以上であるため、高周波特性の劣化を抑制することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１によるヘテロ接合電界効果型トランジスタの構成の一例を示す断面図である。
【図２】本発明の実施の形態１によるヘテロ接合電界効果型トランジスタの保護膜形成時におけるオゾン濃度に対する高周波特性を示す図である。
【図３】本発明の実施の形態１による酸化アルミニウム膜におけるアルミニウムに対する酸素の比率とオゾン濃度との関係を示す図である。
【図４】本発明の実施の形態１によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図５】本発明の実施の形態１によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す断面図である。
【図６】本発明の実施の形態１によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す断面図である。
【図７】本発明の実施の形態１によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す断面図である。
【図８】本発明の実施の形態１によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す断面図である。
【図９】本発明の実施の形態１によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す断面図である。
【図１０】本発明の実施の形態１によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す断面図である。
【図１１】本発明の実施の形態１によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す断面図である。
【図１２】本発明の実施の形態１によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す断面図である。
【図１３】本発明の実施の形態１によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す断面図である。
【図１４】本発明の実施の形態２によるヘテロ接合電界効果型トランジスタの構成の一例を示す断面図である。
【図１５】本発明の実施の形態２によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図１６】本発明の実施の形態２によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す断面図である。
【図１７】本発明の実施の形態２によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す断面図である。
【図１８】本発明の実施の形態２によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す断面図である。
【図１９】本発明の実施の形態２によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す断面図である。
【図２０】本発明の実施の形態２によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す断面図である。
【図２１】本発明の実施の形態２によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す断面図である。
【図２２】本発明の実施の形態２によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す断面図である。
【図２３】本発明の実施の形態２によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す断面図である。
【図２４】本発明の実施の形態２によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す断面図である。
【発明を実施するための形態】
【００１６】
本発明の実施の形態について、図面に基づいて以下に説明する。
【００１７】
＜実施の形態１＞
＜構成＞
まず、本発明の実施の形態１によるヘテロ接合電界効果型トランジスタの構成について説明する。
【００１８】
図１は、本実施の形態１によるヘテロ接合電界効果型トランジスタの構成の一例を示す断面図である。なお、図１に示すヘテロ接合電界効果型トランジスタは、III族窒化物半導体を用いた高電子移動度トランジスタであるものとする。III族窒化物半導体とは、III族元素を含む窒化物半導体のことをいう。
【００１９】
図１に示すように、本実施の形態１によるヘテロ接合電界効果型トランジスタは、基板１と、基板１上に形成されたバッファ層２と、バッファ層２上に形成された第１窒化物半導体層であるチャネル層３と、チャネル層３上に形成された第２窒化物半導体層であるバリア層４とを備えている。
【００２０】
チャネル層３は、III族窒化物半導体であるＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）で構成されている。バリア層４は、チャネル層３よりもバンドギャップが大きく、少なくともＩｎを含むIII族窒化物半導体であるＩｎｙＡｌｚＧａ１−ｙ−ｚＮ（０＜ｙ≦１，０＜ｚ≦１，０＜ｙ＋ｚ≦１）で構成されている。チャネル層３とバリア層４とはヘテロ接合を成しており、チャネル層３とバリア層４とのヘテロ界面には２次元電子ガスと呼ばれる高濃度のキャリアが発生している。チャネル層３は、不純物がドーピングされていないアンドープ層であるため、２次元電子ガスは高い移動度を有する。これにより、本実施の形態１によるヘテロ接合電界効果型トランジスタは、高周波化および大電流化が可能となる。
【００２１】
バリア層４の表面上には、ショットキー電極として選択的に形成されたゲート電極５と、ゲート電極５を挟んで対向するようにオーミック電極として形成されたソース電極６およびドレイン電極７とを備えている。すなわち、ゲート電極５は、バリア層４上の予め定められた領域に形成される。また、ソース電極６およびドレイン電極７は、バリア層４上であって、ゲート電極５の一方側と他方側とに各々形成される。ゲート電極５はバリア層４に対してショットキー接触し、ソース電極６およびドレイン電極７はバリア層４に対してオーミック接触する。
【００２２】
ヘテロ接合電界効果型トランジスタを形成する領域以外の領域におけるチャネル層３およびバリア層４には、素子分離領域８が形成されている。素子分離領域８は、隣接するヘテロ接合電界効果型トランジスタを分離するために設けられた領域である。
【００２３】
バリア層４の表面上であって、ゲート電極５、ソース電極６、およびドレイン電極７が形成された領域以外の領域には、酸化アルミニウムからなる保護膜９が形成されている。保護膜９は、ＡＬＤ（Atomic Layer Deposition）法によって酸化アルミニウムを堆積することにより形成される。具体的には、反応炉内にアルミニウムの原料となるトリメチルアルミニウム（ＴＭＡ：Ａｌ（ＣＨ３）３）を供給してバリア層４上に吸着させた後、ＴＭＡを排気する。すなわち、ＴＭＡは、減圧下における酸素によってパージされる。次いで、反応炉内に酸素の原料となるオゾンをオゾン発生器から供給してバリア層４上に吸着したＴＭＡと反応させた後、オゾンを排気する。すなわち、オゾンは、減圧下における酸素によってパージされる。なお、ＴＭＡおよびオゾンの供給には、酸素が用いられる。このように、ＴＭＡの供給からオゾンの排気までの４ステップを１サイクルすると、バリア層４上に１原子層分の酸化アルミニウムが形成される。そして、当該１サイクルを複数回繰り返すことによって、高品質かつ膜厚の制御性が良好な酸化アルミニウムからなる保護膜９を形成することができる。
【００２４】
図２は、保護膜９の形成時におけるオゾン濃度に対する高周波特性を示す図である。オゾン濃度とは、保護膜９をＡＬＤ法によって形成する際のオゾン供給時に反応炉内に供給される全ガス量に占めるオゾンの供給量の割合のことをいう。全ガス量は、反応炉内に供給される酸素の供給量とオゾンの供給量との合計である。
【００２５】
なお、酸素の供給量は一定とし、オゾンの供給量のみを変えてオゾン濃度を変化させている。また、ＤＣ（Direct Current）測定によるドレイン電流の測定、および高周波（Radio Frequency：ＲＦ）測定によるドレイン電流の測定において、ゲート電圧を一定としかつ同じドレイン電圧としたときの、ＤＣ測定で測定したドレイン電流値に対する高周波測定で測定したドレイン電流値の比を、トランジスタの高周波特性の指標とする。
【００２６】
図２に示すように、オゾン濃度が増加すると、トランジスタの高周波特性は向上し、オゾン濃度が５．７％以上でＤＣ特性の電流値と同じ、すなわちＤＣ測定で測定したドレイン電流値に対する高周波測定で測定したドレイン電流値の比が１００％となる。オゾン濃度が増加する、すなわち活性化酸素の供給量が多くなることによって、酸化アルミニウムの酸素含有率が増加して酸素リッチとなる。ＡＬＤ法によって酸化アルミニウムを形成すると、半導体表面に存在するインジウムまたはアルミニウムの酸化物からなる自然酸化層の酸化インジウムが酸化アルミニウムになりやすい。これは、標準生成ギプスエネルギーが酸化インジウムで約−８３０ｋＪ／ｍｏｌ、酸化アルミニウムで約−１５６０ｋＪ／ｍｏｌであり、酸化インジウムよりも酸化アルミニウムの方が安定であるため、酸化インジウムの酸素が外れて酸化アルミニウムとなる。これにより、半導体表面に存在する酸化インジウムからなる変質層が除去され、高周波特性が向上する。
【００２７】
ＡＬＤ法によって酸化アルミニウムの堆積を開始すると、まずアルミニウムの原料となるトリメチルアルミニウムが吸着し、表面がアルミニウムで覆われ下地の酸素と結合して第１層目のアルミニウム層が形成される。次に供給された活性酸素であるオゾンがアルミニウム層上に吸着および結合して酸化アルミニウムを形成していくが、このとき表面に形成された酸化インジウムの酸素は、アルミニウムとの結合を強めるためインジウムとの結合が弱くなって抜けると考えらえる。オゾン濃度を増加させると高周波特性が向上していることから分かるように、オゾン濃度が高いほど半導体表面に存在する酸化インジウムからなる変質層がなくなりやすい。
【００２８】
図３は、ＸＰＳ（X-ray Photoelectron Spectroscopy）分析によって得られた酸化アルミニウム膜におけるアルミニウムに対する酸素の比率とオゾン濃度との関係を示す図である。ＸＰＳ分析の対象となる酸化アルミニウム膜は、図１に示すヘテロ接合電界効果トランジスタの保護膜９を形成する際に、一緒に反応炉内に入れたＳｉ基板上に堆積して形成したものである。
【００２９】
図３に示すように、上記の図２に示す高周波特性と同様、オゾン濃度が増加すると、アルミニウムに対する酸素の比は増加する。また、図２に示す高周波特性において、ＤＣ測定で測定したドレイン電流値に対する高周波測定で測定したドレイン電流値の比が１００％となる酸化アルミニウム膜におけるアルミニウムに対する酸素の比は１．９７となった。しかし、半導体表面に存在する変質層はせいぜい数ｎｍであるため、この後にオゾン濃度が５．７％以上に増加すると半導体表面に存在する酸化インジウムが完全に酸化アルミニウムになるため、高周波特性は飽和する。また、酸化アルミニウム膜におけるアルミニウムに対する酸素の比も増加するが、高周波特性と同様に飽和する。
【００３０】
＜製造方法＞
次に、本実施の形態１によるヘテロ接合電界効果型トランジスタの製造方法について説明する。
【００３１】
図４は、本実施の形態１によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。図４に示すように、本実施の形態１によるヘテロ接合電界効果型トランジスタは、エピ作製工程、ソース・ドレイン電極形成工程、素子分離形成工程、ゲート電極形成工程、および保護膜形成工程を備えている。以下では、各工程について図５〜１３を用いて順に説明する。
【００３２】
＜エピ作製工程＞
まず、図５に示すように、例えば、サファイア、ＳｉＣ（炭化シリコン）、ＧａＮ（窒化ガリウム）、またはＳｉ（シリコン）等よりなる基板１を準備する。
【００３３】
次に、図６に示すように、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：気相成長）法またはＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシャル成長）法などのエピタキシャル成長法によって、基板１の主表面上に、バッファ層２、チャネル層３、およびバリア層４を順次に積層する。
【００３４】
チャネル層３は、III族窒化物半導体であるＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）で構成される。チャネル層３の膜厚は、少なくとも電子が流れ得る厚さであればよく、例えば５００ｎｍ〜３０００ｎｍであればよい。なお、チャネル層３の不純物濃度は問わない。
【００３５】
バリア層４は、チャネル層３よりもバンドギャップが大きく、少なくともＩｎを含むIII族窒化物半導体であるＩｎｙＡｌｚＧａ１−ｙ−ｚＮ（０＜ｙ≦１，０＜ｚ≦１，０＜ｙ＋ｚ≦１）で構成される。例えば、ｘ＝０でチャネル層３を形成し、ｙ＝０．１８、ｚ＝０．８２でバリア層４を形成する場合において、バリア層４の格子定数がチャネル層３であるＧａＮの格子定数と等しくなるため、ミスフィット転位等の欠陥が少ない無歪みのバリア層４を形成することができる。バリア層４の不純物濃度は、バリア層４を高耐圧層とするために１×１０１８ｃｍ−３以下に設定される。なお、バリア層４の不純物は常にｎ型である。窒化物半導体では、意図的に不純物をドーピングしないノンドープの場合であっても、成長炉または雰囲気ガス中から不純物が窒化物半導体中に入るため、このような窒化物半導体はｎ型の不純物を含むことになる。従って、バリア層４は、結晶成長時においてノンドープであっても、実際の不純物濃度が１×１０１８ｃｍ−３以下であればよい。
【００３６】
＜ソース・ドレイン電極形成工程＞
次に、図７に示すように、写真製版によって、バリア層４上であってソース電極６およびドレイン電極７を形成する領域以外の領域にレジストパターン１０を形成する。そして、レジストパターン１０をマスクとして、オーミック電極となる金属、例えばＴｉおよびＡｌの積層膜を堆積する。積層膜としては、例えばＴｉ、Ａｌ、Ｐｔ、Ｎｂ、Ａｕ、Ｈｆ、Ｚｒ、Ｓｒ、Ｎｉ、Ｔａ、Ｍｏ、およびＷ等の金属から選択された金属を積層して構成され得るものが挙げられる。積層膜は、例えば電子線蒸着法またはスパッタ法を用いて堆積される。その後、レジストパターン１０を除去すると、図８に示すようなソース電極６およびドレイン電極７がバリア層４上に形成される。このように、ソース電極６およびドレイン電極７は、リフトオフ法によってバリア層４上に形成される。すなわち、ソース電極６およびドレイン電極７は、バリア層４上であってゲート電極５が形成されるべき領域の一方側と他方側とに各々形成される。
【００３７】
なお、積層膜を堆積した後、予め定められた温度でアニールすることによって、ソース電極６およびドレイン電極７を合金化してもよい。更なるコンタクト抵抗の低減を実現するために、図９に示すように、バリア層４におけるソース電極６およびドレイン電極７が形成される領域の一部またはチャネル層３との界面までを除去し、当該除去した部分にソース電極６およびドレイン電極７を形成することが望ましい。
【００３８】
＜素子分離形成工程＞
次に、図１０に示すように、レジストパターン１１をマスクとして、ヘテロ接合電界効果型トランジスタを作製する領域以外のバリア層４からチャネル層３に渡って素子分離領域８を形成する。具体的には、例えば図１１に示すように、Ｈｅ，Ｎ，Ｏ，Ｍｇ，Ａｒ，Ｃａ，Ｆｅ，Ｚｎ，Ｓｒ，Ｂａ等のイオン１２を照射するイオン注入法を用いて素子分離領域８を形成する。あるいは、エッチング等を用いて素子分離領域８を形成する。
【００３９】
＜ゲート電極形成工程＞
次に、図１２に示すように、写真製版によって、バリア層４上であってゲート電極５が形成されるべき領域であるゲート電極形成領域１３以外の領域にレジストパターン１４を形成する。そして、レジストパターン１４をマスクとしてゲート電極形成領域１３に、ショットキー電極となる金属を例えば電子線蒸着法またはスパッタ法を用いて堆積する。ショットキー電極となる金属は、バリア層４とショットキー接触を形成する金属であればよく、例えばＰｔ，Ｉｒ，Ｐｄ，Ｎｉ，Ａｕ等の仕事関数が高い金属、またはシリサイド，ＷＮ，ＴａＮ等の窒化金属が、単層膜または積層膜で構成されており、例えばＰｔ／Ａｕの構造を有してもよい。その後、レジストパターン１４を除去すると、図１３に示すようなゲート電極５がバリア層４上に形成される。このように、ゲート電極５は、リフトオフ法によってバリア層４上に形成される。ゲート電極５の形成後、予め定められた温度でアニールしてもよい。
【００４０】
＜保護膜形成工程＞
次に、バリア層４上であって、ゲート電極５、ソース電極６、およびドレイン電極７が形成された領域以外の領域に酸化アルミニウムからなる保護膜９をＡＬＤ法によって形成する。保護膜９は、例えば１ｎｍ〜１００ｎｍの範囲内で形成することが望ましい。
【００４１】
具体的には、図１３に示すような試料を反応炉内のステージに設置する。このとき、ステージの温度は、例えば２００℃〜４００℃の範囲内であることが望ましい。酸素ガスの供給は、予め定められた圧力、例えば５０Ｐａ〜１００Ｐａであることが望ましい。ＴＭＡの供給およびオゾンの供給における各々の供給時間は、例えば０．１秒〜５秒の範囲内であることが望ましい。ＴＭＡおよびオゾンの排気時間は、例えば１秒〜１０秒の範囲内であることが望ましい。
【００４２】
また、オゾンの供給時には、オゾン濃度が５．７％以上となるようにオゾンの供給量を設定する。例えば、オゾンの供給時に、キャリアガスとして反応炉内に供給する全酸素流量を１０００ｓｃｃｍとした場合、オゾン濃度を５．７％以上とするためには反応炉内に供給するオゾンの供給量を５９．３ｓｃｃｍ以上とする必要がある。
【００４３】
このように、ＴＡＭの供給、ＴＭＡの排気、オゾンの供給、およびオゾンの排気からなる１サイクルを複数回繰り返すことによって、図１に示すような、バリア層４上であって、ゲート電極５、ソース電極６、およびドレイン電極７が形成された領域以外の領域に酸化アルミニウムからなる保護膜９を形成することができる。
【００４４】
上記では、トランジスタとして動作する必要最小限の要素しか記載していないが、上記の後、ゲート電極５、ソース電極６、およびドレイン電極７の各々を覆っている保護膜９の一部をウェットエッチング法またはドライエッチング法を用いて除去する。そして、ゲート電極５、ソース電極６、およびドレイン電極７の各々と接触するように配線電極を形成し、上述の電気特性を測定することができる。
【００４５】
最終的には、バイアホール形成工程、電極保護膜形成工程等の工程を経てデバイスとして用いられる。従って、ゲート電極５、ソース電極６、およびドレイン電極７の各々および保護膜９は多層構造となってもよい。また、複数のヘテロ接合電界効果型トランジスタを電気的に並列接続したマルチフィンガー型構造としてもよい。
【００４６】
以上のことから、本実施の形態１によれば、ヘテロ接合電界効果型トランジスタは、Ｉｎを含むバリア層４上に酸化アルミニウムからなる保護膜９を備えており、保護膜９は、酸化アルミニウムにおけるアルミニウムに対する酸素の比率が１．９７以上となっている。従って、ＤＣ測定で測定したドレイン電流値に対する高周波測定で測定したドレイン電流値の比を１００％とすることが可能となり、電流コラプスの発生による高周波特性の劣化を抑制することが可能となる。
【００４７】
＜実施の形態２＞
＜構成＞
まず、本発明の実施の形態２によるヘテロ接合電界効果型トランジスタの構成について説明する。
【００４８】
図１４は、本実施の形態２によるヘテロ接合電界効果型トランジスタの構成の一例を示す断面図である。図１４に示すように、本実施の形態２によるヘテロ接合電界効果型トランジスタは、ゲート電極５が、保護膜９におけるバリア層４とは反対側の面上の一部を覆う部分を有し、当該部分は少なくともドレイン電極７側に延伸して形成されることを特徴としている。その他の構成は、図１に示す実施の形態１によるヘテロ接合電界効果型トランジスタと同様であるため、ここでは詳細な説明を省略する。
【００４９】
＜製造方法＞
次に、本実施の形態２によるヘテロ接合電界効果型トランジスタの製造方法について説明する。
【００５０】
図１５は、本実施の形態２によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。図１５に示すように、本実施の形態２によるヘテロ接合電界効果型トランジスタは、保護膜形成工程後にゲート電極形成工程を行うことを特徴としている。図１５に示すエピ作製工程、ソース・ドレイン電極形成工程、および素子分離形成工程は、実施の形態１と同様であるため、ここでは説明を省略する。以下では、保護膜形成工程、保護膜加工工程、およびゲート電極形成工程について図１６〜１９を用いて順に説明する。
【００５１】
＜保護膜形成工程＞
素子分離形成工程の後、図１６に示すように、バリア層４上であって、ソース電極６およびドレイン電極７が形成された領域以外の領域に酸化アルミニウムからなる保護膜９を形成する。なお、保護膜９の形成方法は、実施の形態１と同様であるため、ここでは詳細な説明を省略する。
【００５２】
＜保護膜加工工程＞
保護膜９の形成後、図１７に示すように、写真製版によって、バリア層４、ソース電極６、およびドレイン電極７上であってゲート電極形成領域１３以外の領域にレジストパターン１５を形成する。これにより、レジストパターン１５は、ゲート電極形成領域１３に対応する開口部を有することになる。
【００５３】
次に、図１８に示すように、ウェットエッチング法またはドライエッチング法を用いて、レジストパターン１５の開口部から露出している保護膜９を除去する。これにより、保護膜９は、ゲート電極形成領域１３に対応する開口部を有することになる。このとき、ウェットエッチング法で用いる薬液および温度の条件、あるいはドライエッチング法で用いるガス種およびプラズマの条件としては、保護膜９はエッチングすることが可能であるがバリア層４はほとんどエッチングすることができない、すなわちバリア層４のエッチング速度が保護膜９のエッチング速度よりも２桁以上遅いことが望ましい。
【００５４】
レジストパターン１５の開口部から露出している保護膜９を除去した後、レジストパターン１５を除去する。なお、ウェットエッチング法で使用した薬液成分のバリア層４の表面への吸着、またはドライエッチング法によって付与されたバリア層４の表面へのダメージを取り除くために、窒素雰囲気中で熱処理を行うことが望ましく、当該熱処理の温度は３００℃〜５００℃の範囲内であることが望ましい。
【００５５】
＜ゲート電極形成工程＞
次に、図１９に示すように、保護膜９のゲート長方向の開口幅、すなわち保護膜９に形成されたゲート電極形成領域１３に対応する開口部の開口幅よりも長い開口幅の開口部を有するレジストパターン１６を形成する。
【００５６】
次に、実施の形態１と同様の方法によって、レジストパターン１６の開口部にショットキー電極となる金属を堆積する。その後、レジストパターン１６を除去すると、図１４に示すようなゲート電極５がバリア層４の開口部から保護膜９上の一部に渡って形成された、断面形状がＴ型のゲート電極５が形成される。このように、ゲート電極５は、リフトオフ法によってバリア層４の開口部から保護膜９上の一部に渡って形成される。ゲート電極５の形成後、予め定められた温度でアニールしてもよい。
【００５７】
ここで、ゲート電極５の他の形成方法について説明する。
【００５８】
図１６に示すように保護膜９を形成した後、図２０に示すように、バリア層４、ソース電極６、ドレイン電極７、および保護膜９上にショットキー電極となる金属１７を形成する。次に、図２１に示すように、Ｔ型のゲート電極５の保護膜９上を覆う部分の長さ分の幅を有するレジストパターン１８を、金属１７上であってＴ型のゲート電極５を形成する領域に形成する。そして、図２２に示すように、金属１７を溶解する薬液を用いたウェットエッチング法、またはイオンミリングといったドライエッチング法によって、レジストパターン１８に覆われていない金属１７を除去し、エッチングが保護膜９に到達したところで停止する。その後、レジストパターン１８を除去すると、図１４と同様のＴ型のゲート電極５が形成される。
【００５９】
なお、ゲート電極５の形状は、図２３に示すような、保護膜９上のドレイン電極７側のみを覆ったΓ型形状であってもよい。ゲート電極５をΓ型形状とすることによって、ゲート電極５における保護膜９上のドレイン電極７側を覆った部分の端部近傍にも電界が集中するため、ゲート電極５の端部における電界強度が低減され、電流コラプスをさらに抑制することができる。
【００６０】
また、図２４に示すように、ゲート電極５における保護膜９上を覆う部分の長さは、ソース電極６側とドレイン電極７側とで異なってもよい。ゲート電極５における保護膜９上を覆う部分の長さは、ゲート電極５の端部における電界強度の抑制量、ソース電極６とゲート電極５との間の容量Ｃｇｓの低減量、およびゲート電極５とドレイン電極との間の容量Ｃｇｄの低減量に応じて決定すれば良い。このような構成とすることによって、容量低減による高周波特性の利得を向上させることが可能となる。
【００６１】
以上のことから、本実施の形態２によれば、ヘテロ接合電界効果型トランジスタは、Ｉｎを含むバリア層４上に酸化アルミニウムからなる保護膜９を備えており、保護膜９は、酸化アルミニウムにおけるアルミニウムに対する酸素の比率が１．９７以上となっている。また、ゲート電極５は、保護膜９上の一部を覆う部分を有し、当該部分は少なくともドレイン電極７側に延伸して形成されている。従って、保護膜９上のドレイン電極７側を覆おうゲート電極５の端部における電界強度が低減されるため、実施の形態１よりもさらに電流コラプスの発生を抑制することができる。また、ゲート電極５における保護膜９上を覆う部分の長さを最適化することによって、容量低減による高周波特性の利得を向上させることが可能となる。
【００６２】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００６３】
１  基板、２  バッファ層、３  チャネル層、４  バリア層、５  ゲート電極、６  ソース電極、７  ドレイン電極、８  素子分離領域、９  保護膜、１０，１１  レジストパターン、１２  イオン、１３  ゲート電極形成領域、１４，１５，１６  レジストパターン、１７  金属、１８  レジストパターン。
【図１】
2018101755.tif 000003
【図２】
2018101755.tif 000004
【図３】
2018101755.tif 000005
【図４】
2018101755.tif 000006
【図５】
2018101755.tif 000007
【図６】
2018101755.tif 000008
【図７】
2018101755.tif 000009
【図８】
2018101755.tif 000010
【図９】
2018101755.tif 000011
【図１０】
2018101755.tif 000012
【図１１】
2018101755.tif 000013
【図１２】
2018101755.tif 000014
【図１３】
2018101755.tif 000015
【図１４】
2018101755.tif 000016
【図１５】
2018101755.tif 000017
【図１６】
2018101755.tif 000018
【図１７】
2018101755.tif 000019
【図１８】
2018101755.tif 000020
【図１９】
2018101755.tif 000021
【図２０】
2018101755.tif 000022
【図２１】
2018101755.tif 000023
【図２２】
2018101755.tif 000024
【図２３】
2018101755.tif 000025
【図２４】
2018101755.tif 000026