(57)【要約】【課題】インダクタを大型化させることなく、出力電流を増加させる。【解決手段】駆動回路３は電源１１と、パルス変調信号に応じて発光素子に供給される電流量を制御する電流制御部１２−１〜１２−ｎと、パルス変調信号のデューティー比を変化させる演算部１３と、を備える。電流制御部１２−１〜１２−ｎは、パルス変調信号に応じてＯＮ／ＯＦＦを切り換える第１のスイッチング素子２１と、第１のスイッチング素子２１に入力されるパルス変調信号の反転信号に応じてＯＮ／ＯＦＦを切り換える第２のスイッチング素子２２と、インダクタ２３とを含む。第１のスイッチング素子２１及びインダクタ２３は電源と前記発光素子との間に直列に接続される。第２のスイッチング素子２２は第１のスイッチング素子２１とインダクタ２３との接点２４と接地２５との間に接続される。２つ以上の電流制御部１２−１〜１２−ｎが並列に接続されている。【選択図】図１
2018206848.tif 000002
【特許請求の範囲】
【請求項１】
発光素子を駆動させる出力電流を生成する駆動回路であって、
電源と、
パルス変調信号に応じて前記発光素子に供給される電流量を制御する電流制御部と、
前記パルス変調信号のデューティー比を変化させる演算部と、
を備え、
前記電流制御部は、前記パルス変調信号に応じてＯＮ／ＯＦＦを切り換える第１のスイッチング素子と、前記第１のスイッチング素子に入力される前記パルス変調信号の反転信号に応じてＯＮ／ＯＦＦを切り換える第２のスイッチング素子と、インダクタとを含み、
前記第１のスイッチング素子及び前記インダクタは、前記電源と前記発光素子との間に直列に接続され、
前記第２のスイッチング素子は、前記第１のスイッチング素子と前記インダクタとの接点と接地との間に接続され、
２つ以上の前記電流制御部が並列に接続されている、
駆動回路。
【請求項２】
前記出力電流をＩｏ、前記電源の電圧をＶｉｎ、前記電流制御部の数をｎ、前記電流制御部の内部抵抗をｒＬ［ｋ］、前記第１のスイッチング素子に対応する前記デューティー比をＤ［ｋ］、前記発光素子の内部抵抗をｒｄ、前記発光素子の電位障壁による閾値電圧をＶｆ０とするとき、前記演算部は、下記式（１）に基づいて前記デューティー比を演算する、
請求項１に記載の駆動回路。
【数１】
2018206848.tif 000009
【請求項３】
前記演算部は、複数の前記電流制御部のうちの少なくとも１つを個別に停止させる、
請求項１又は２に記載の駆動回路。
【請求項４】
前記演算部は、前記電流制御部を停止させる際に、停止される前記電流制御部の前記第１のスイッチング素子と前記第２のスイッチング素子とをＯＦＦにする、
請求項３に記載の駆動回路。
【請求項５】
前記出力電流を検出する電流検出手段、
を更に備え、
前記演算部は、停止される前記電流制御部を切り換えたときに検出される前記出力電流の変動に基づいて、故障した前記電流制御部を特定する、
請求項３又は４に記載の駆動回路。
【請求項６】
前記演算部は、前記故障した電流制御部が特定された場合に、前記故障した電流制御部を停止させ、前記故障した電流制御部以外の正常な前記電流制御部に対して前記デューティー比の制御を行う、
請求項５に記載の駆動回路。
【請求項７】
前記故障した電流制御部を電気経路から遮断する遮断機構、
を更に備える、
請求項５又は６に記載の駆動回路。
【請求項８】
発光素子を駆動させる出力電流を生成する駆動回路であって、
電源と、
パルス変調信号に応じて前記発光素子に供給される電流量を制御する電流制御部と、
前記パルス変調信号のデューティー比を変化させる演算部と、
を備え、
前記電流制御部は、前記パルス変調信号に応じてＯＮ／ＯＦＦを切り換えるスイッチング素子と、インダクタと、前記インダクタから接地への電流の流れを抑制するダイオードとを含み、
前記スイッチング素子及び前記インダクタは、前記電源と前記発光素子との間に直列に接続され、
前記ダイオードは、前記スイッチング素子と前記インダクタとの接点と前記接地との間に接続され、
２つ以上の前記電流制御部が並列に接続されている、
駆動回路。
【請求項９】
請求項１〜８のいずれか１項に記載の駆動回路により生成される出力電流により駆動する発光素子を備える発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路及び発光装置に関する。
【背景技術】
【０００２】
レーザーダイオード（以下、ＬＤと略記する）、ＬＥＤ（Light  Emitting  Diode）等の発光素子を駆動する発光装置は、発光素子に駆動電流を供給する駆動回路を有する。駆動回路の構成として、例えば、定電圧源と、発光素子と、スイッチング素子（例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor  Field-Effect  Transistor）、バイポーラトランジスタ等）とを接続し、発光素子へ供給する電流値を制御する構成が知られている。発光素子の光出力は、発光素子内部の半導体のＰＮ結合部に流れる電流値に応じて決定される。駆動電流は用途に応じて直流又はパルス状に供給される。
【０００３】
駆動電流の電流値を制御する方式として、スイッチング素子のゲート電圧をアナログ制御信号により連続的に制御する連続制御方式（アナログ制御方式、リニア方式、ドロップ方式、ドロッパ方式等と称される場合がある）と、スイッチング素子のゲート電圧をパルス変調信号によってＯＮ／ＯＦＦするスイッチング制御方式が知られている。連続制御方式では、例えば、定電圧源と発光素子とスイッチング素子を直列に接続し、スイッチング素子のゲート電圧を連続的に制御する。これにより、スイッチング素子が擬似的に可変抵抗として利用され、駆動電流の電流値が制御される。スイッチング制御方式では、例えば、定電圧源と発光素子と複数のスイッチング素子の間にインダクタを配置し、スイッチング素子をパルス変調信号により適宜なデューティー比でＯＮ／ＯＦＦさせることにより、駆動電流の電流値を制御する。また、スイッチング方式においてスイッチング素子のうちの１つをダイオードに置き換えるダイオード整流が知られている。スイッチング制御方式は、一般的に連続制御方式より回路損失が少なく、電力変換効率、サイズ等の点で有利である。
【０００４】
スイッチング制御方式を利用した駆動回路として、検出電流値と電流指令値とが一致するように、直流電圧を降圧する降圧チョッパ部内部のスイッチング素子を制御する電流出力部を備え、発光部と並列にスイッチング素子を接続する構成が開示されている（特許文献１）。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
スイッチング制御方式においてインダクタを用いる場合、インダクタが磁気飽和を起こさないように配慮される必要がある。インダクタが磁気飽和を起こした場合（例えば、コイルのコア材の磁束密度が飽和磁束密度に達した場合）、インダクタンスが急激に低下し、インダクタから流れる電流量が急激に増加するため、インダクタと接続しているスイッチング素子に定格を超える電流が流れ、スイッチング素子が破損する可能性があるためである。従って、発光素子に供給される出力電流の電流値を大きくするためには、磁気飽和が起きないように、飽和磁束密度が大きいインダクタを用いる必要がある。飽和磁束密度を大きくするためには、磁路長を長くする（コア体積を大きくする）必要があるため、インダクタが大型化してしまう。
【０００６】
本発明は、上記に鑑みてなされたものであって、インダクタを大型化させることなく、出力電流を増加させることを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明の一形態は、発光素子を駆動させる出力電流を生成する駆動回路であって、電源と、パルス変調信号に応じて前記発光素子に供給される電流量を制御する電流制御部と、前記パルス変調信号のデューティー比を変化させる演算部と、を備え、前記電流制御部は、前記パルス変調信号に応じてＯＮ／ＯＦＦを切り換える第１のスイッチング素子と、前記第１のスイッチング素子に入力される前記パルス変調信号の反転信号に応じてＯＮ／ＯＦＦを切り換える第２のスイッチング素子と、インダクタとを含み、前記第１のスイッチング素子及び前記インダクタは、前記電源と前記発光素子との間に直列に接続され、前記第２のスイッチング素子は、前記第１のスイッチング素子と前記インダクタとの接点と接地との間に接続され、２つ以上の前記電流制御部が並列に接続されていることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、インダクタを大型化させることなく、出力電流を増加させることが可能となる。
【図面の簡単な説明】
【０００９】
【図１】図１は、第１の実施形態に係る発光装置の構成を例示する図である。
【図２】図２は、スイッチング制御方式の電圧変換回路における出力電流と電力変換効率との関係を例示するグラフである。
【図３】図３は、同一のスイッチング制御方式を有する４つの電圧変換回路が並列化された場合における出力電流と電力変換効率との関係を例示するグラフである。
【図４】図４は、第１の実施形態に係る目標電流値、タイミング信号、インダクタ電流、及び出力電流の関係を例示するタイミングチャートである。
【図５】図５は、第１の実施形態に係るタイミング信号のデューティー比とインダクタ電流との関係を例示するグラフである。
【図６】図６は、第１の実施形態に係る出力電流とＬＤの順方向電圧との関係を例示するグラフである。
【図７】図７は、図１に示す発光装置の構成図にデューティー比、インダクタンス、制御部内部抵抗、順方向電圧、ＬＤ内部抵抗、及び閾値電圧を記載した状態を例示する図である。
【図８】図８は、第１の実施形態に係る発光装置に係る目標電流値と、デューティー比と、インダクタ電流と、出力電流との関係を例示する図である。
【図９】図９は、第１の実施形態に係る第ｎの電流制御部の第１のスイッチング素子をＯＦＦとし、第２のスイッチング素子をＯＮとした状態を例示する図である。
【図１０】図１０は、第１の実施形態に係る第ｎの電流制御部の第１のスイッチング素子と第２のスイッチング素子とをＯＦＦとした状態を例示する図である。
【図１１】図１１は、図１０に示す状態における目標電流値、デューティー比、タイミング信号、インダクタ電流、及び出力電流の関係を例示するタイミングチャートである。
【図１２】図１２は、第１の実施形態の変形例に係る発光装置の構成を例示する図である。
【図１３】図１３は、第１の実施形態におけるデューティー比と、出力電流と、電流制御部の駆動数との関係を例示するグラフである。
【図１４】図１４は、第１の実施形態に係る４つの電流制御部の駆動数を順次減少させていく場合における制御を例示するタイミングチャートである。
【図１５】図１５は、第１の実施形態に係る４つの電流制御部を１つずつ順次停止させる場合の制御を例示するタイミングチャートである。
【図１６】図１６は、第１の実施形態において目標電流値を周期的に変化させる場合の制御を例示するタイミングチャートである。
【図１７】図１７は、第２の実施形態に係る発光装置の構成を例示する図である。
【図１８】図１８は、第２の実施形態に係る駆動回路において故障検知機能を実行する際の動作を例示するタイミングチャートである。
【図１９】図１９は、第２の実施形態に係る駆動回路において故障対処機能を実行する際の動作を例示するタイミングチャートである。
【図２０】図２０は、第３の実施形態に係る発光装置の構成を例示する図である。
【発明を実施するための形態】
【００１０】
以下に添付図面を参照して、駆動回路及び発光装置の実施形態を詳細に説明する。以下の実施形態によって本発明が限定されるものではなく、以下の実施形態における構成要素には当業者が容易に想到できるもの、実質的に同一のもの、及びいわゆる均等の範囲のものが含まれる。以下の実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換、変更、及び組み合わせを行うことができる。
【００１１】
（第１の実施形態）
図１は、第１の実施形態に係る発光装置１の構成を例示する図である。発光装置１は、ＬＤ２（発光素子）と駆動回路３とを含む。ＬＤ２は、駆動回路３から出力される出力電流Ｉｏにより駆動する発光素子である。
【００１２】
本実施形態に係る駆動回路３は、直流電源１１（電源）、複数の電流制御部１２−１〜１２−ｎ、演算部１３、及びコンデンサ１４を含む。駆動回路３は、スイッチング制御方式により出力電流Ｉｏを生成する回路である。
【００１３】
直流電源１１は、商用コンセント等から供給されたＡＣ電圧又はバッテリ等から供給されたＤＣ電圧を駆動回路３の使用電圧に合わせて電圧変換するものである。直流電源１１は入力電圧Ｖｉｎを発生させる。
【００１４】
直流電源１１とＬＤ２との間には、２つ以上の電流制御部１２−１〜１２−ｎが並列に接続されている。電流制御部１２−１〜１２−ｎは、パルス変調信号に応じて出力電流Ｉｏの電流量を制御する回路である。各電流制御部１２−１〜１２−ｎは、第１のスイッチング素子２１、第２のスイッチング素子２２、及びインダクタ２３を含む。第１のスイッチング素子２１及びインダクタ２３は、直流電源１１とＬＤ２との間に直列に接続されている。第２のスイッチング素子２２は、第１のスイッチング素子２１とインダクタ２３との接点２４と、接地２５との間に接続されている。
【００１５】
本例に係る第１のスイッチング素子２１及び第２のスイッチング素子２２は、演算部１３から出力されるパルス変調信号であるタイミング信号ＰＷＭＨ，ＰＷＭＬによりＯＮ／ＯＦＦ状態が切り換えられるｎ型ＭＯＳＦＥＴである。第１のスイッチング素子２１はタイミング信号ＰＷＭＨにより制御され、第２のスイッチング素子２１はタイミング信号ＰＷＭＨの反転信号であるタイミング信号ＰＷＭＬにより制御される。なお、タイミング信号ＰＷＭＨとタイミング信号ＰＷＭＬとは必ずしも反転関係にあるものではなく、例えば両信号ＰＷＭＨ，ＰＷＭＬは同時に同電位となる場合がある。
【００１６】
演算部１３は、第１のスイッチング素子２１及び第２のスイッチング素子２２のゲート電圧を制御するタイミング信号ＰＷＭＨ，ＰＷＭＬ（パルス変調信号）を出力する回路である。演算部１３は、出力電流Ｉｏの目標電流値に応じてタイミング信号ＰＷＭＨ，ＰＷＭＬのパルス幅（デューティー比）を制御する。演算部１３は、例えば、電圧制御ＩＣ（Integrated  Circuit）、電流制御ＩＣ、マイクロコンピュータ、ＦＰＧＡ（Field-Programmable  Gate  Array）等を利用して構成され得る。マイクロコンピュータ及びＦＰＧＡは、ＣＰＵ（Central  Processing  Unit）、ＣＰＵを制御するプログラムを記憶するＲＯＭ（Read  Only  Memory）、ＣＰＵの作業領域となるＲＡＭ（Random  Access  Memory）等を利用して構成され得る。
【００１７】
インダクタ２３は、第１のスイッチング素子２１から出力された電流を蓄え、出力電流Ｉｏを平滑化する機能を有する。インダクタ２３は、磁気飽和を起こさない範囲で使用される必要がある。これは、インダクタ２３が磁気飽和を起こした場合、すなわちコア材の磁束密度が飽和磁束密度に達した場合に、インダクタンスが急激に低下し、インダクタ２３から流れるインダクタ電流ｉ［１］〜ｉ［ｎ］の電流量が急激に増加するため、インダクタ２３に接続している素子（第１のスイッチング素子２１、第２のスイッチング素子２２等）に定格を超える電流が流れ、素子が破損する可能性があるためである。
【００１８】
ＬＤ２に十分大きな出力電流Ｉｏを供給できるようにするためには、所望のインダクタンスを得つつ、磁束密度が飽和磁束密度を超えないようにインダクタ２３のコアを選定する必要がある。インダクタ電流をｉ、インダクタンスをＬ、磁束密度をＢ、飽和磁束密度をＢｍａｘ、コアの巻回数をＮ、磁路長をｌｅ、インダクタ（コイル）２３の断面積をＡｅ、透磁率をμとするとき、下記式（１）及び式（２）が成り立つ。
【００１９】
【数１】
2018206848.tif 000003
【００２０】
【数２】
2018206848.tif 000004
【００２１】
インダクタンスＬは巻回数Ｎの二乗に比例し、所望のインダクタンスＬを得るためには巻回数Ｎを増やす必要がある。一方で、磁束密度Ｂは巻回数Ｎ及びインダクタ電流ｉの積で規定されるため、巻回数Ｎを増やしつつ、かつ、インダクタ電流ｉを増やすと、飽和磁束密度Ｂｍａｘを超え、コア飽和を招いてしまう。また、インダクタ電流ｉが増えるほど巻線自体の抵抗により消費される損失（銅損）が増え、インダクタ２３の温度が上昇する。インダクタ２３の温度の上昇は、飽和磁束密度Ｂｍａｘの低下を招く。従って、所望のインダクタンスＬを得つつ、磁気飽和を起こさないようにするためには、磁路長ｌｅを長くする、すなわちコア体積を大きくする必要がある。しかしながら、出力電流Ｉｏを高出力化しようとする場合、インダクタ２３の体積が過度に大きくなってしまう問題が生ずる。そこで、本実施形態では、インダクタ２３を含む複数の電流制御部１２−１，１２−２，…，１２−ｎを並列に配置することにより、個々のインダクタ２３の大型化を避けつつ、出力電流Ｉｏの高出力化を実現している。
【００２２】
出力電流Ｉｏは、各電流制御部１２−１〜１２−ｎから出力される各インダクタ電流ｉ［１］〜ｉ［ｎ］の合成となる。すなわち、出力電流Ｉｏは下記式（３）で表される。
【００２３】
【数３】
2018206848.tif 000005
【００２４】
コンデンサ１４は、ＬＤ２と並列に接続され、出力電流Ｉｏのリップルを抑制する機能を有する。リップル電流はＬＤ２の最大許容電流量を超えないように抑制される必要があるが、使用状況によってはその抑制が不要な場合がある。そのため、リップル電流の抑制が不要な場合には、コンデンサ１４は配置されなくてもよい。
【００２５】
図２は、スイッチング制御方式の電圧変換回路における出力電流Ｉｏと電力変換効率ηとの関係を例示するグラフである。図２には、電力変換効率ηはある電流値Ｉηｍａｘにおいて１つの極大値（最大電力変換効率ηｍａｘ）をとることが示されている。
【００２６】
図３は、同一のスイッチング制御方式を有する４つの電圧変換回路が並列化された場合における出力電流Ｉｏと電力変換効率ηとの関係を例示するグラフである。図３には、４つの電圧変換回路が駆動されるとき、電力変換効率ηは４つの極大値をとることが示されている。このように、複数の電圧変換回路を並列化し、出力電流Ｉｏの目標電流値に応じて電圧変換回路の動作台数を変化させることにより、出力電流Ｉｏの電流値の広い範囲内において、高い電力変換効率ηを維持することができる。
【００２７】
そこで、本実施形態に係る駆動回路３においては、スイッチング制御方式の複数の電流制御部１２−１〜１２−ｎを並列に接続することにより、電流制御部１２−１〜１２−ｎ１つあたりの電流値を下げ、インダクタ２３を大型化することなく出力電流Ｉｏの高出力化を図っている。これにより、インダクタ２３が磁気飽和を起こさない範囲内で大きな電流値（例えば数百Ａ）の出力電流Ｉｏを出力することが可能となる。また、出力電流Ｉｏの目標電流値に応じて複数の電流制御部１２−１〜１２−ｎの駆動状態を制御することにより、電力変換効率ηを高く維持しつつ、高出力化を実現することが可能となる。
【００２８】
図４は、第１の実施形態に係る目標電流値Ｉｃｔｒｌ、タイミング信号ＰＷＭＨ，ＰＷＭＬ、インダクタ電流ｉ、及び出力電流Ｉｏの関係を例示するタイミングチャートである。外部装置から演算部１３に入力される目標電流値Ｉｃｔｒｌは、例えば、電圧に応じて電流値が決定するアナログ信号であってもいいし、Ｉ２Ｃ（登録商標）等を利用したデジタル信号であってもよい。演算部１３に目標電流値Ｉｃｔｒｌが入力されると、各電流制御部１２−１〜１２−ｎへ供給されるタイミング信号ＰＷＭＨ［１］〜ＰＷＭＨ［ｎ］，ＰＷＭＬ［１］〜ＰＷＭＬ［ｎ］のデューティー比は、目標電流値Ｉｃｔｒｌに応じて調整される。
【００２９】
図４中下部には、タイミング信号ＰＷＭＨ［ｎ］，ＰＷＭＬ［ｎ］の拡大図が示されている。第１のスイッチング素子２１へのタイミング信号ＰＷＭＨ［ｎ］のＯＮ時間をＴｏｎ［ｎ］、周期をＴとするとき、タイミング信号ＰＷＭＨ［ｎ］のデューティー比Ｄ［ｎ］はＤ［ｎ］＝Ｔｏｎ［ｎ］／Ｔとなる。また、第２のスイッチング素子２２へのタイミング信号ＰＷＭＬ［ｎ］は、第１のスイッチング素子２１へのタイミング信号ＰＷＭＨ［ｎ］の反転信号となることから、タイミング信号ＰＷＭＬ［ｎ］のデューティー比は１−Ｄ［ｎ］となる。
【００３０】
図５は、第１の実施形態に係るタイミング信号ＰＷＭＨのデューティー比Ｄとインダクタ電流ｉとの関係を例示するグラフである。インダクタ電流ｉ、すなわち電流制御部１２−１〜１２−ｎから出力される電流は、第１のスイッチング素子２１へのタイミング信号ＰＷＭＨのデューティー比Ｄに応じて線形に変化する。なお、本例ではインダクタ電流ｉが０のときデューティー比Ｄ≠０となっているが、このような関係は一例であり、ＬＤ２の特性に応じて変動するものである。
【００３１】
図６は、第１の実施形態に係る出力電流ＩｏとＬＤ２の順方向電圧Ｖｆとの関係を例示するグラフである。順方向電圧Ｖｆとは、出力電流Ｉｏに対して順方向のＬＤ２の両端電圧である。ＬＤ２の順方向電圧Ｖｆは、出力電流Ｉｏに応じて変化する。順方向電圧Ｖｆは、出力電流Ｉｏが一定値を超えると、出力電流Ｉｏに対して線形に変化する。一般にＬＤ２の駆動電流（出力電流Ｉｏ）は、このような線形領域で使用される。そこで、線形領域での順方向電圧Ｖｆの電流微分値をγｄ＝ΔＶｆ／ΔＩｏとし、線形領域の近似直線から得られる出力電流Ｉｏ＝０時の順方向電圧Ｖｆを閾値電圧Ｖｆ０とする。閾値電圧Ｖｆ０は、ＬＤ２の電位障壁により生じるものである。このとき、順方向電圧Ｖｆは、ＬＤ２の内部抵抗であるＬＤ内部抵抗をｒｄとすると、下記式（４）のように表される。
【００３２】
【数４】
2018206848.tif 000006
【００３３】
図７は、図１に示す発光装置１の構成図にデューティー比Ｄ［１］〜Ｄ［ｎ］，１−Ｄ［１］〜１−Ｄ［ｎ］、インダクタンスＬ［１］〜Ｌ［ｎ］、制御部内部抵抗ｒＬ［１］〜ｒＬ［ｎ］、順方向電圧Ｖｆ、ＬＤ内部抵抗ｒｄ、及び閾値電圧Ｖｆ０を記載した状態を例示する図である。
【００３４】
デューティー比Ｄ［１］〜Ｄ［ｎ］は、演算部１３により演算され、それぞれ対応する第１のスイッチング素子２１に作用する。デューティー比１−Ｄ［１］〜１−Ｄ［ｎ］は、演算部１３により演算され、それぞれ対応する第２のスイッチング素子２２に作用する。インダクタンスＬ［１］〜Ｌ［ｎ］は、各電流制御部１２−１〜１２−ｎに含まれている各インダクタ２３のインダクタンスを示している。制御部内部抵抗ｒＬ［１］〜ｒＬ［ｎ］は、各電流制御部１２−１〜１２−ｎの内部抵抗を示している。制御部内部抵抗ｒＬ［１］〜ｒＬ［ｎ］は、電流制御部１２−１〜１２−ｎ内のインダクタンスＬ［１］〜Ｌ［ｎ］、配線抵抗等による寄生抵抗に相当する。順方向電圧Ｖｆは、出力電流Ｉｏに対して順方向のＬＤ２の両端電圧を示している。ＬＤ内部抵抗ｒｄは、ＬＤ２の内部抵抗を示している。閾値電圧Ｖｆ０は、ＬＤ２の電位障壁に起因する電圧を示している。
【００３５】
出力電流Ｉｏは、直流電源１１の入力電圧Ｖｉｎ、電流制御部１２−１〜１２−ｎの数ｎ、制御部内部抵抗ｒＬ［１］〜ｒＬ［ｎ］、第１のスイッチング素子２１に対応するデューティー比Ｄ［１］〜Ｄ［ｎ］、ＬＤ内部抵抗ｒｄ、及び閾値電圧Ｖｆ０から、状態平均化法により、下記式（５）により算出することができる。
【００３６】
【数５】
2018206848.tif 000007
【００３７】
ＬＤ２の特性であるＬＤ内部抵抗ｒｄ及び閾値電圧Ｖｆ０、並びに電流制御部１２−１〜１２−ｎの特性である制御部内部抵抗ｒＬ［１］〜ｒＬ［ｎ］を適宜なメモリに予め記憶しておくことにより、式（５）から、所望の出力電流Ｉｏを出力するためのデューティー比Ｄ［１］〜Ｄ［ｎ］，１−Ｄ［１］〜１−Ｄ［ｎ］等を演算することが可能となる。これにより、電流センサ等を用いることなく、出力電流Ｉｏを制御することが可能となる。
【００３８】
図８は、第１の実施形態に係る発光装置１に係る目標電流値Ｉｃｔｒｌと、デューティー比Ｄと、インダクタ電流ｉと、出力電流Ｉｏとの関係を例示する図である。本例では、目標電流値Ｉｃｔｒｌが駆動中に変更されている。図８におけるＤ１は、変更前の目標電流値Ｉｃｔｒｌに対応するデューティー比を示し、Ｄ２は、変更後の目標電流値Ｉｃｔｒｌに対応するデューティー比を示している。デューティー比Ｄ１，Ｄ２は式（５）を用いて演算することができる。このようなデューティー比Ｄ１，Ｄ２をスイッチング素子２１，２２の制御に反映させることにより、各インダクタ電流ｉの電流値が変化し、出力電流Ｉｏを目標電流値Ｉｃｔｒｌにすることができる。
【００３９】
また、各制御部内部抵抗ｒＬ［１］〜ｒＬ［ｎ］と各電流制御部１２−１〜１２−ｎのデューティー比Ｄ［１］〜Ｄ［ｎ］とを同一にすることにより、式（５）を下記式（６）のように簡素化することができる。
【００４０】
【数６】
2018206848.tif 000008
【００４１】
以下に、図９〜図１１を参照し、複数の電流制御部１２−１〜１２−ｎを個別に停止させる場合について説明する。
【００４２】
図９は、第１の実施形態に係る第ｎの電流制御部１２−ｎの第１のスイッチング素子２１をＯＦＦとし、第２のスイッチング素子２２をＯＮとした状態を例示する図である。第ｎの電流制御部１２−ｎからＬＤ２への電流供給を停止する際には、第１のスイッチング素子２１へのタイミング信号ＰＷＭＨ［ｎ］をＬに固定し、第１のスイッチング素子２１をＯＦＦにし、直流電源１１とＬＤ２との接続を遮断する。このとき、第２のスイッチング素子２２がＯＮとなっている（タイミング信号ＰＷＭＬ［ｎ］がある周期でＨとなっている）と、ＬＤ２と接地２５とが、インダクタ２３と第２のスイッチング素子２２とを介して接続された状態となる。そのため、駆動している第１及び第２の電流制御部１２−１，１２−２から出力されたインダクタ電流ｉ［１］，ｉ［２］の合成である出力電流Ｉｏの一部が、第ｎの電流制御部１２−ｎのインダクタ２３及び第２のスイッチング素子２２を介して接地２５へリークし、第ｎの電流制御部１２−ｎのインダクタ電流ｉ［ｎ］が負となり、ＬＤ２への電流供給が不足する場合がある。そこで、第ｎの電流制御部１２−ｎの駆動を停止させる場合には、第１のスイッチング素子２１をＯＦＦにするだけでなく、第２のスイッチング素子２２もＯＦＦにすることが望ましい。
【００４３】
図１０は、第１の実施形態に係る第ｎの電流制御部１２−ｎの第１のスイッチング素子２１と第２のスイッチング素子２２とをＯＦＦとした状態を例示する図である。このように、第ｎの電流制御部１２−ｎの駆動を個別に停止させる際に、第１のスイッチング素子２１と第２のスイッチング素子２２との両方をＯＦＦにすることにより、ＬＤ２と接地２５との接続が遮断され、出力電流Ｉｏの接地２５へのリークを防止することができる。
【００４４】
図１１は、図１０に示す状態における目標電流値Ｉｃｔｒｌ、デューティー比Ｄ、タイミング信号ＰＷＭＨ，ＰＷＭＬ、インダクタ電流ｉ、及び出力電流Ｉｏの関係を例示するタイミングチャートである。図１１に示すように、第ｎの電流制御部１２−ｎの駆動を停止する際には、第１のスイッチング素子２１へのタイミング信号ＰＷＭＨ［ｎ］をＬに固定すると共に、第２のスイッチング素子２１へのタイミング信号ＰＷＭＬ［ｎ］もＬに固定する。通常の動作時においては、第２のスイッチング素子２２へのタイミング信号ＰＷＭＬ［ｎ］は第１のスイッチング素子２１へのタイミング信号ＰＷＭＨ［ｎ］の反転信号となるため、タイミング信号ＰＷＭＨ［ｎ］がＬに固定されたとき、タイミング信号ＰＷＭＬ［ｎ］はＨに固定されることになる。そこで、演算部１３は、電流制御部１２−１〜１２−ｎを個別に停止させる際には、対象となる電流制御部に入力される両方のタイミング信号ＰＷＭＨ，ＰＷＭＬを共にＬに固定し、第１のスイッチング素子２１と第２のスイッチング素子２２とを同時にＯＦＦにする。これにより、出力電流Ｉｏのリークを生じることなく、特定の電流制御部のみを停止させることができる。
【００４５】
図１２は、第１の実施形態の変形例に係る発光装置１の構成を例示する図である。本変形例に係る駆動回路５１の各電流制御部５２−１〜５２−ｎは、上記第２のスイッチング素子２２の代わりにダイオード５３を用いて構成されている。ダイオード５３は、電流の流通方向を一定方向に制限する半導体デバイスであり、インダクタ電流ｉが接地２５へ流出することを防止する。本比較例に係る演算部５５は、第１のスイッチング素子２１を制御するためのタイミング信号ＰＷＭＨのみを生成し、上記タイミング信号ＰＷＭＬを生成しない。このような構成によっても、出力電流Ｉｏのリークを生じることなく、複数の電流制御部５２−１〜５２−ｎのうちの特定の電流制御部のみを停止させることができる。また、このような変形例に係る駆動回路５１によれば、第２のスイッチング素子２２へのタイミング信号ＰＷＭＬを生成する必要がなくなるため、回路構成の簡素化、演算負荷の軽減等を図ることができる。
【００４６】
図１３は、第１の実施形態におけるデューティー比Ｄと、出力電流Ｉｏと、電流制御部１２−１〜１２−ｎ，５２−１〜５２−ｎの駆動数との関係を例示するグラフである。ｎ＝１に対応する線分は、１つの電流制御部１２−１〜１２−ｎ，５２−１〜５２−ｎを駆動させた場合におけるデューティー比Ｄと出力電流Ｉｏとの関係を例示している。ｎ＝２に対応する線分は、２つの電流制御部１２−１〜１２−ｎ，５２−１〜５２−ｎを駆動させた場合におけるデューティー比Ｄと出力電流Ｉｏとの関係を例示している。ｎ＝３に対応する線分は、３つの電流制御部１２−１〜１２−ｎ，５２−１〜５２−ｎを駆動させた場合におけるデューティー比Ｄと出力電流Ｉｏとの関係を例示している。ｎ＝４に対応する線分は、４つの電流制御部１２−１〜１２−ｎ，５２−１〜５２−ｎを駆動させた場合におけるデューティー比Ｄと出力電流Ｉｏとの関係を例示している。
【００４７】
Ｄ２は、ｎ＝２の場合に出力電流Ｉｏが電流値Ｉｔａｒｇｅｔに達するために必要なデューティー比を示している。Ｄ３は、ｎ＝３の場合に出力電流Ｉｏが電流値Ｉｔａｒｇｅｔに達するために必要なデューティー比を示している。Ｄ４は、ｎ＝４の場合に出力電流Ｉｏが電流値Ｉｔａｒｇｅｔに達するために必要なデューティー比を示している。Ｄｍａｘは、各駆動数における最大のデューティー比を示している。グラフ中にＤ１が存在しないのは、ｎ＝１の場合には最大のデューティー比で駆動しても出力電流Ｉｏが電流値Ｉｔａｒｇｅｔに達し得ないことを示している。
【００４８】
ｎの値が大きい程、最大のデューティー比Ｄｍａｘに対応する出力電流Ｉｏの値が大きくなっていることから、電流制御部１２−１〜１２−ｎ，５２−１〜５２−ｎの駆動数が多い程大きな出力電流Ｉｏを出力することができることがわかる。また、Ｄ４＜Ｄ３＜Ｄ２であることから、電流値Ｉｔａｒｇｅｔを実現するために必要なデューティー比Ｄは、電流制御部１２−１〜１２−ｎ，５２−１〜５２−ｎの駆動数が多い程小さくなることがわかる。
【００４９】
以下に、図１４〜図１６を参照し、複数の電流制御部１２−１〜１２−ｎ，５２−１〜５２−ｎのうちのいくつかを動的に停止させつつデューティー比を変化させることにより、出力電流Ｉｏを一定に保つ動作について説明する。
【００５０】
図１４は、第１の実施形態に係る４つの電流制御部１２−１〜１２−４の駆動数を順次減少させていく場合における制御を例示するタイミングチャートである。図１４に示す例では、目標電流値ＩｃｔｒｌをＩｔａｒｇｅｔとし、電流制御部１２−１〜１２−４の駆動数を４から３へ、更に３から２へ減少させる場合を示している。駆動数が４のときのデューティー比はＤ４、駆動数が３のときのデューティー比はＤ３、そして駆動数が２のときのデューティー比はＤ２となっている。図１３に示す関係を適用すれば、Ｄ４＜Ｄ３＜Ｄ２となる。すなわち、駆動数が比較的多い場合には比較的小さいデューティー比を用い、駆動数が比較的少ない場合には比較的大きいデューティー比を用いることができる。このように、複数の電流制御部１２−１〜１２−ｎの駆動数を動的に変化させる場合、駆動中の電流制御部１２−１〜１２−ｎを駆動数に対応するデューティー比で制御すればよい。このような制御を行うことにより、出力電流Ｉｏを一定の値（Ｉｔａｒｇｅｔ）に維持することができる。
【００５１】
図１５は、第１の実施形態に係る４つの電流制御部１２−１〜１２−４を１つずつ順次停止させる場合の制御を例示するタイミングチャートである。図１５に示す例では、４つの電流制御部１２−１〜１２−４が第４の電流制御部１２−４、第３の電流制御部１２−３、第２の電流制御部１２−２、第１の電流制御部１２−１の順に停止している。すなわち、本例では、常に３つの電流制御部が駆動しているので、駆動している電流制御部をデューティー比Ｄ３で駆動すればよい。このように制御することにより、出力電流Ｉｏを一定の値（Ｉｔａｒｇｅｔ）に維持することができる。
【００５２】
図１６は、第１の実施形態において目標電流値Ｉｃｔｒｌを周期的に変化させる場合の制御を例示するタイミングチャートである。図１６に示す例では、目標電流値Ｉｃｔｒｌが０とＩｔａｒｇｅｔとに周期的に変化しており、１回目のＩｔａｒｇｅｔ出力時には４つの電流制御部１２−１〜１２−４のうちの３つがデューティー比Ｄ３で駆動し、２回目のＩｔａｒｇｅｔ出力時には４つの電流制御部１２−１〜１２−４の全てがデューティー比Ｄ４で駆動している。このように、目標電流値Ｉｃｔｒｌが周期的に変化する場合であっても、電流制御部１２−１〜１２−４の駆動数とデューティー比とが対応するように制御することにより、出力電流Ｉｏを所望の値に維持することができる。
【００５３】
なお、上記においては電流制御部１２−１〜１２−ｎの数が４つである場合を例示したが、電流制御部１２−１〜１２−ｎの数が４以外の場合であっても同様の制御が可能である。また、電源として直流電源１１を用いる例を示したが、交流電源が用いられてもよい。また、発光素子としてレーザダイオード（ＬＤ）を用いる例を示したが、発光素子の種類は特に限定されるべきものではなく、例えば発光ダイオード（ＬＥＤ）等が用いられてもよい。
【００５４】
以上のように、本実施形態によれば、スイッチング制御方式で駆動しインダクタを含む複数の電流制御部を並列に接続することにより、インダクタを大型化することなく出力電流の高出力化を図ることが可能となる。これにより、インダクタが磁気飽和を起こさない範囲内で大きな電流値（例えば数百Ａ）の出力電流を出力することが可能となる。また、出力電流の目標電流値に応じて複数の電流制御部の駆動状態を個別に制御することにより、電力変換効率を高く維持しつつ、高出力化を実現することが可能となる。
【００５５】
以下に、他の実施形態について図面を参照して説明するが、第１の実施形態と同一又は同様の作用効果を奏する箇所については同一の符号を付してその説明を省略する。
【００５６】
（第２の実施形態）
図１７は、第２の実施形態に係る発光装置１の構成を例示する図である。本実施形態に係る駆動回路７１は、故障検知機能及び故障対処機能を有する。故障検知機能とは、駆動する又は停止する電流制御部１２−１〜１２−ｎを順次切り替えていくときの出力電流Ｉｏの変動に基づいて、故障した電流制御部１２−１〜１２−ｎを特定する機能である。故障対処機能とは、電流制御部１２−１〜１２−ｎのうちのいずれかが故障した場合であっても、正常な電流制御部１２−１〜１２−ｎを制御することにより要求された出力電流Ｉｏを出力できるようにする機能である。
【００５７】
本実施形態に係る駆動回路７１は、出力電流Ｉｏを検出するセンサ７２（電流検出手段）を備える。本実施形態に係る演算部７５は、センサ７２により検出された検出電流値Ｉｓｅｎｓに基づいて故障した電流制御部１２−１〜１２−ｎを特定し、故障した電流制御部１２−１〜１２−ｎを停止し、出力電流Ｉｏが目標電流値Ｉｃｔｒｌとなるように正常な電流制御部（故障した電流制御部以外の電流制御部）１２−１〜１２−ｎの第１のスイッチング素子２１及び第２のスイッチング素子２２を制御する。
【００５８】
図１８は、第２の実施形態に係る駆動回路７１において故障検知機能を実行する際の動作を例示するタイミングチャートである。図１８に示す例では、４つの電流制御部１２−１〜１２−４が１つずつ順次停止される。本例では、第４の電流制御部１２−４、第３の電流制御部１２−３、第２の電流制御部１２−２、第１の電流制御部１２−１の順に停止するスケジュールとなっている。本例では、第４の電流制御部１２−４が停止された後、第３の電流制御部１２−３が停止され、第４の電流制御部１２−４の駆動が開始されたときに、第４の電流制御部１２−４のインダクタ電流ｉ［４］が理想値１０１より低くなっている。そのため、第４の電流制御部１２−４の駆動開始時における出力電流Ｉｏの値が理想値１０２より低くなっている。このような出力電流Ｉｏの変動はセンサ７２により検出され、演算部７５により認識される。すなわち、演算部７５は、センサ７２により検出された検出電流値Ｉｓｅｎｓと理想値１０２との誤差を検出し、当該誤差が検出されたタイミングにおいて駆動を開始（再開）した電流制御部１２−１〜１２−４が故障していると判定をすることができる。本例においては、第４の電流制御部１２−４が故障していると判定される。なお、本例では出力電流Ｉｏが理想値１０２より低下する現象を異常とする例を示したが、故障を示す出力電流Ｉｏの変動はこれに限られるものではなく、例えば出力電流Ｉｏが理想値１０２より高くなる現象等であってもよい。
【００５９】
図１９は、第２の実施形態に係る駆動回路７１において故障対処機能を実行する際の動作を例示するタイミングチャートである。図１９に示す例では、上記のように第４の電流制御部１２−４の故障が検知された場合に、正常な電流制御部１２−１〜１２−３のみを対象とするデューティー比制御を行う。本来のスケジュールに従えば、第３の電流制御部１２−３が停止する際には第１、第２、及び第４の電流制御部１２−１，１２−２，１２−４がデューティー比Ｄ３で駆動されることになるが、本例に係る故障対処機能においては、第４の電流制御部１２−４を停止させ、第１及び第２の電流制御部１２−１，１２−２をデューティー比Ｄ２で駆動する。このような制御により、故障した第４の電流制御部１２−４の影響を受けることなく、要求された出力電流Ｉｏを出力することができる。
【００６０】
上記本実施形態によれば、複数の電流制御部１２−１〜１２−ｎのそれぞれに故障を検知する手段を設けなくても、故障した電流制御部１２−１〜１２−ｎを特定し、適切に対処することが可能となる。また、故障への対処を正常な電流制御部１２−１〜１２−ｎに対するデューティー比制御のみで行うことができるので、故障発生後における出力電流Ｉｏの修正を迅速に行うことが可能となる。
【００６１】
（第３の実施形態）
図２０は、第３の実施形態に係る発光装置１の構成を例示する図である。本実施形態に係る駆動回路８１は、各電流制御部１２−１〜１２−ｎの前後にそれぞれ遮断機構８２Ａ，８２Ｂを備えている。遮断機構８２Ａ，８２Ｂは、直流電源１１とＬＤ２との電気的接続を遮断する回路であり、例えばリレー、ＭＯＳＦＥＴ等を用いて構成され得る。遮断機構８２Ａ，８２Ｂは、故障した電流制御部１２−１〜１２−ｎを電気経路から遮断するために利用される。
【００６２】
本実施形態に係る演算部８５は、第２の実施形態において説明した故障検知機能及び故障対処機能に加え、故障部遮断機能を有する。故障部遮断機能とは、故障が検知された電流制御部１２−１〜１２−ｎを電気経路から遮断するように遮断機構８２Ａ，８２Ｂを制御する機能である。本例に係る演算部８５は、故障検知機能により故障が検知された電流制御部１２−１〜１２−ｎの前後に接続されている遮断機構８２Ａ，８２Ｂに対し、遮断信号ＢＲを出力する。遮断信号ＢＲを受信した遮断機構８２Ａ，８２Ｂは、電気的接続を遮断するように動作する。演算部８５は、故障した電流制御部１２−１〜１２−ｎを遮断した後に、残った電流制御部（正常な電流制御部）１２−１〜１２−ｎに対してデューティー比制御を行う。これにより、駆動回路８１（発光装置１）は駆動を継続することができる。
【００６３】
上記のように、故障した電流制御部１２−１〜１２−ｎを電気経路から遮断することにより、故障した電流制御部１２−１〜１２−ｎを安全に取り外し、交換することが可能となる。また、遮断後にも正常な電流制御部１２−１〜１２−ｎを利用して駆動を継続することができるので、発光装置１の駆動を停止させることなく、故障した電流制御部１２−１〜１２−ｎへの対処を行うことが可能となる。
【００６４】
以上、本発明の実施形態を説明したが、上記実施形態は例として提示したものであり、発明の範囲を限定することを意図するものではない。この新規な実施形態はその他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更、及び組み合わせを行うことができる。この実施形態及びその変形は発明の範囲及び要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６５】
１  発光装置
２  ＬＤ（発光素子）
３，５１，７１，８１  駆動回路
１１  直流電源（電源）
１２−１〜１２−ｎ，５２−１〜５２−ｎ  電流制御部
１３，５５，７５，８５  演算部
１４  コンデンサ
２１  第１のスイッチング素子
２２  第２のスイッチング素子
２３  インダクタ
２４  接点
２５  接地
５３  ダイオード
７２  センサ（電流検出手段）
８２Ａ，８２Ｂ  遮断機構
１０１，１０２  理想値
ＢＲ  遮断信号
Ｄ  （第１のスイッチング素子に対応する）デューティー比
ｉ  インダクタ電流
Ｉｃｔｒｌ  目標電流値
Ｉｏ  出力電流
Ｉｓｅｎｓ  検出電流値
Ｌ  インダクタンス
ＰＷＭＨ，ＰＷＭＬ  タイミング信号（パルス変調信号）
ｒｄ  ＬＤ内部抵抗
ｒＬ  制御部内部抵抗
Ｖｆ  順方向電圧
Ｖｉｎ  入力電圧
【先行技術文献】
【特許文献】
【００６６】
【特許文献１】特許第６００９１３２号公報
【図１】
2018206848.tif 000010
【図２】
2018206848.tif 000011
【図３】
2018206848.tif 000012
【図４】
2018206848.tif 000013
【図５】
2018206848.tif 000014
【図６】
2018206848.tif 000015
【図７】
2018206848.tif 000016
【図８】
2018206848.tif 000017
【図９】
2018206848.tif 000018
【図１０】
2018206848.tif 000019
【図１１】
2018206848.tif 000020
【図１２】
2018206848.tif 000021
【図１３】
2018206848.tif 000022
【図１４】
2018206848.tif 000023
【図１５】
2018206848.tif 000024
【図１６】
2018206848.tif 000025
【図１７】
2018206848.tif 000026
【図１８】
2018206848.tif 000027
【図１９】
2018206848.tif 000028
【図２０】
2018206848.tif 000029
【手続補正書】
【提出日】平成30年5月25日(2018.5.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
発光素子を駆動させる出力電流を生成する駆動回路であって、
電源と、
パルス変調信号に応じて前記発光素子に供給される電流量を制御する電流制御部と、
前記パルス変調信号のデューティー比を変化させる演算部と、
を備え、
前記電流制御部は、前記パルス変調信号に応じてＯＮ／ＯＦＦを切り換える第１のスイッチング素子と、前記第１のスイッチング素子に入力される前記パルス変調信号の反転信号に応じてＯＮ／ＯＦＦを切り換える第２のスイッチング素子と、インダクタとを含み、
前記第１のスイッチング素子及び前記インダクタは、前記電源と前記発光素子との間に直列に接続され、
前記第２のスイッチング素子は、前記第１のスイッチング素子と前記インダクタとの接点と接地との間に接続され、
２つ以上の前記電流制御部が並列に接続されている、
駆動回路。
【請求項２】
前記演算部は、前記出力電流、前記電源の電圧、前記電流制御部の数、前記電流制御部の内部抵抗、前記発光素子の内部抵抗、及び前記発光素子の電位障壁による閾値電圧に基づいて前記デューティー比を調整する、
請求項１に記載の駆動回路。
【請求項３】
前記出力電流をＩｏ、前記電源の電圧をＶｉｎ、前記電流制御部の数をｎ、前記電流制御部の内部抵抗をｒＬ［ｋ］、前記第１のスイッチング素子に対応する前記デューティー比をＤ［ｋ］、前記発光素子の内部抵抗をｒｄ、前記発光素子の電位障壁による閾値電圧をＶｆ０とするとき、前記演算部は、下記式（１）に基づいて前記デューティー比を演算する、
請求項１に記載の駆動回路。
【数１】
2018206848.tif 000030
【請求項４】
前記出力電流をＩｏ、前記電源の電圧をＶｉｎ、前記電流制御部の数をｎ、前記電流制御部の内部抵抗をｒＬ［ｋ］、前記第１のスイッチング素子に対応する前記デューティー比をＤ［ｋ］、前記発光素子の内部抵抗をｒｄ、前記発光素子の電位障壁による閾値電圧をＶｆ０とするとき、前記出力電流は下記式（２）を満たす、
請求項１に記載の駆動回路。
【数２】
2018206848.tif 000031
【請求項５】
前記演算部は、複数の前記電流制御部のうちの少なくとも１つを個別に停止させる、
請求項１〜４のいずれか１項に記載の駆動回路。
【請求項６】
前記演算部は、前記電流制御部を停止させる際に、停止される前記電流制御部の前記第１のスイッチング素子と前記第２のスイッチング素子とをＯＦＦにする、
請求項５に記載の駆動回路。
【請求項７】
前記出力電流を検出する電流検出手段、
を更に備え、
前記演算部は、停止される前記電流制御部を切り換えたときに検出される前記出力電流の変動に基づいて、故障した前記電流制御部を特定する、
請求項５又は６に記載の駆動回路。
【請求項８】
前記演算部は、前記故障した電流制御部が特定された場合に、前記故障した電流制御部を停止させ、前記故障した電流制御部以外の正常な前記電流制御部に対して前記デューティー比の制御を行う、
請求項７に記載の駆動回路。
【請求項９】
前記故障した電流制御部を電気経路から遮断する遮断機構、
を更に備える、
請求項７又は８に記載の駆動回路。
【請求項１０】
発光素子を駆動させる出力電流を生成する駆動回路であって、
電源と、
パルス変調信号に応じて前記発光素子に供給される電流量を制御する電流制御部と、
前記パルス変調信号のデューティー比を変化させる演算部と、
を備え、
前記電流制御部は、前記パルス変調信号に応じてＯＮ／ＯＦＦを切り換えるスイッチング素子と、インダクタと、前記インダクタから接地への電流の流れを抑制するダイオードとを含み、
前記スイッチング素子及び前記インダクタは、前記電源と前記発光素子との間に直列に接続され、
前記ダイオードは、前記スイッチング素子と前記インダクタとの接点と前記接地との間に接続され、
２つ以上の前記電流制御部が並列に接続されている、
駆動回路。
【請求項１１】
請求項１〜１０のいずれか１項に記載の駆動回路により生成される出力電流により駆動する発光素子を備える発光装置。