(57)【要約】【課題】並列運転される複数の電流共振型ＤＣ−ＤＣコンバータ間の出力電流のバランスを取る。【解決手段】本発明の一態様によれば、電流共振型ＤＣ−ＤＣコンバータは、第１および第２のコンバータ回路と、第１および第２のバランス回路とを含む。第１のコンバータ回路は、第１のトランスを含む。第２のコンバータ回路は、第１のコンバータ回路と入力および出力の少なくとも一方が共通に接続され、第２のトランスを含む。第１のバランス回路は、第１のトランスの１次または２次電流に基づく交流電流を整流し、第１の直流電流を得て、第１の直流電流を第１および第２のコンバータ回路の共通の入力または出力へと流す。第２のバランス回路は、第１のバランス回路に直列接続され、第２のトランスの１次または２次電流に基づく交流電流を整流し、第２の直流電流を得て、第２の直流電流を第１のバランス回路へと流す。【選択図】      図１
2018182921.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランスを含む第１の電流共振型ＤＣ−ＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）コンバータ回路と、
前記第１の電流共振型ＤＣ−ＤＣコンバータ回路と入力および出力の少なくとも一方が共通に接続され、第２のトランスを含む第２の電流共振型ＤＣ−ＤＣコンバータ回路と、
前記第１のトランスの１次電流または２次電流に基づく交流電流を整流し、第１の直流電流を得て、前記第１の直流電流を前記第１の電流共振型ＤＣ−ＤＣコンバータ回路および前記第２の電流共振型ＤＣ−ＤＣコンバータ回路の共通の入力または出力へと流す第１のバランス回路と、
前記第１のバランス回路に直列接続され、前記第２のトランスの１次電流または２次電流に基づく交流電流を整流し、第２の直流電流を得て、前記第２の直流電流を前記第１のバランス回路へと流す、第２のバランス回路と
を具備する、電流共振型ＤＣ−ＤＣコンバータ。
【請求項２】
前記第１のバランス回路は、
前記第１のトランスの１次コイルまたは２次コイルに接続される１次コイルを持つ第３のトランスと、
前記第３のトランスの２次電流を整流し、前記第１の直流電流を得て、前記第１の直流電流を前記第１の電流共振型ＤＣ−ＤＣコンバータ回路および前記第２の電流共振型ＤＣ−ＤＣコンバータ回路の共通の入力または出力へと流す第１の整流回路と
を含む、
請求項１に記載の電流共振型ＤＣ−ＤＣコンバータ。
【請求項３】
前記第２のバランス回路は、
前記第２のトランスの１次コイルまたは２次コイルに接続される１次コイルを持つ第４のトランスと、
前記第４のトランスの２次電流を整流し、前記第２の直流電流を得て、前記第２の直流電流を前記第１のバランス回路へと流す第２の整流回路と
を含む、
請求項１または請求項２に記載の電流共振型ＤＣ−ＤＣコンバータ。
【請求項４】
前記第１のバランス回路および前記第２のバランス回路に直列接続される抵抗器をさらに具備する、請求項１乃至請求項３のいずれか１項に記載の電流共振型ＤＣ−ＤＣコンバータ。
【請求項５】
前記第１の電流共振型ＤＣ−ＤＣコンバータ回路および前記第２の電流共振型ＤＣ−ＤＣコンバータ回路の少なくとも一方は、ハーフブリッジ型である、請求項１乃至請求項４のいずれか１項に記載の電流共振型ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流共振型ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
複数の電流共振型ＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）−ＤＣコンバータを並列運転すると、単機運転した場合に比べて、大きな電力を得ることができる。また、ＤＣ−ＤＣコンバータ間のスイッチング位相差を適切に設定することで、入力リップル電流および／または出力リップル電流を低減するという効果も得られる。しかしながら、これらのＤＣ−ＤＣコンバータのそれぞれの出力電流は、例えばその内部の素子ばらつき（例えば、トランスの巻数比、共振インダクタのインダクタンスなどのばらつき）に起因して偏差を持つ。すなわち、これらのＤＣ−ＤＣコンバータの出力分担は均等にならず、効率が低下する。故に、並列運転のメリットを活かすために、ＤＣ−ＤＣコンバータ間の出力電流のバランスを取ることが求められる。また、出力電流がばらつくと、いずれかのＤＣ−ＤＣコンバータに過剰な出力電流が流れるので、この出力電流の偏りに備えて、キャパシタンスおよびインダクタンスにマージンを持たせる必要がある。すなわち、各ＤＣ−ＤＣコンバータを理論上必要とされるサイズよりも大きくしなければならない。
【０００３】
特許文献１には、各ＤＣ−ＤＣコンバータの電流を検出し、その電流が同じになるように、各ＤＣ−ＤＣコンバータを個別に位相シフト制御（アクティブ制御）して、ＤＣ−ＤＣコンバータの電流アンバランスを抑制する技術が開示されている。
【０００４】
特許文献２には、各ＤＣ−ＤＣコンバータのトランスが１次巻線、２次巻線および３次巻線を有するように構成し、これらの３次巻線とリアクトルとを環状に接続することで、電流アンバランスを抑制する技術が開示されている。
【０００５】
特許文献３には、複数のＤＣ−ＤＣコンバータの整流回路の出力端を共通に接続し、その後段に各ＤＣ−ＤＣコンバータの共振条件を揃えるためのリアクトルを設けることで、電流アンバランスを抑制する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−０４１８５５号公報
【特許文献２】特開２００９−１４８１３５号公報
【特許文献３】特開２０１１−０７２０７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１の技術は、位相シフト制御を行うので、フルブリッジ型に比べて低コストなハーフブリッジ型ＤＣ−ＤＣコンバータに適用することはでいない。また、位相シフト制御を行うことによる効率の低下（電力損失の増大）を避けられない。さらに、この技術では、並列接続したコンバータの出力を一定化するための第１の制御ループと、各ＤＣ−ＤＣコンバータからの検出電流を一致させるための第２の制御ループとが必要となる。これら２つの制御ループの帯域（クロスオーバー周波数）は、互いに影響し合わないようにするために離間して設定されることになる。故に、ＤＣ−ＤＣコンバータの応答性能が悪くなる。
【０００８】
特許文献２の技術では、各ＤＣ−ＤＣコンバータのトランスの３次巻線に印加される電圧和が零になる必要がある。すなわち、係る技術によれば、実際上、ＤＣ−ＤＣコンバータの並列運転数が３の倍数に制限される。また、各ＤＣ−ＤＣコンバータのトランスの３次巻線とリアクトルとの環状接続に循環電流が流れることによる効率の低下（損失の増大）を避けられない。
【０００９】
特許文献３の技術は、実際上、昇圧型の（入力電圧よりも出力電流が大きい）ＤＣ−ＤＣコンバータへ適用することができない。すなわち、昇圧型のＤＣ−ＤＣコンバータでは、リアクトルのインピーダンスの１次側での換算値は、ＤＣ−ＤＣコンバータのトランスの「１／巻数比」倍となるので、各ＤＣ−ＤＣコンバータの共振条件を揃えるためにはリアクトルのインピーダンスを相当に大きくする必要がある。リアクトルのインピーダンスを大きくすることにより、３つの問題が生じる。第１に、電流共振型ＤＣ−ＤＣコンバータを並列接続することによるリップル電流の低減効果が損なわれる。第２に、整流器の出力をコンバータの出力電圧でクランプできないので、整流器の定格電圧を高くする必要が生じる。第３に、整流器から発生するノイズが増大する。
【００１０】
また、特許文献３の技術は、実際上、リアクトルに流れる電流が連続しない場合にも適用することができない。具体的には、ＤＣ−ＤＣコンバータの出力電流が減少する、すなわち、ＤＣ−ＤＣコンバータの負荷が軽くなる若しくは無負荷となると、リアクトルに流れる電流が不連続となる。このとき、整流器の逆回復電荷により、非常に大きなサージ電圧が発生することがある。故に、整流器の定格電圧を高くする必要が生じる。また、整流器の逆回復電荷による電流は、非常に急峻に変化し、高周波ノイズとしてコンバータの出力電流に付加される。
【００１１】
本発明は、並列運転される複数の電流共振型ＤＣ−ＤＣコンバータ間の出力電流のバランスを取ることを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一態様によれば、電流共振型ＤＣ−ＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）コンバータは、第１の電流共振型ＤＣ−ＤＣコンバータ回路と、第２の電流共振型ＤＣ−ＤＣコンバータ回路と、第１のバランス回路と、第２のバランス回路とを含む。第１の電流共振型ＤＣ−ＤＣコンバータ回路は、第１のトランスを含む。第２の電流共振型ＤＣ−ＤＣコンバータ回路は、第１の電流共振型ＤＣ−ＤＣコンバータ回路と入力および出力の少なくとも一方が共通に接続され、第２のトランスを含む。第１のバランス回路は、第１のトランスの１次電流または２次電流に基づく交流電流を整流し、第１の直流電流を得て、第１の直流電流を第１の電流共振型ＤＣ−ＤＣコンバータ回路および第２の電流共振型ＤＣ−ＤＣコンバータ回路の共通の入力または出力へと流す。第２のバランス回路は、第１のバランス回路に直列接続され、第２のトランスの１次電流または２次電流に基づく交流電流を整流し、第２の直流電流を得て、第２の直流電流を第１のバランス回路へと流す。
【発明の効果】
【００１３】
本発明によれば、並列運転される複数の電流共振型ＤＣ−ＤＣコンバータ間の出力電流のバランスを取ることができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態に係る電流共振型ＤＣ−ＤＣコンバータを例示する図。
【図２】電流共振型ＤＣ−ＤＣコンバータの基本回路を例示する図。
【図３】図２のＤＣ−ＤＣコンバータを流れる電流の一部の波形を示すグラフ。
【図４】２つの電流共振型ＤＣ−ＤＣコンバータ回路の入力を共通に接続したＤＣ−ＤＣコンバータの基本回路を例示する図。
【図５】図４の８個のスイッチ素子に与えられる制御信号を例示するタイムチャート。
【図６】図４のＤＣ−ＤＣコンバータを流れる電流の一部の波形を示すグラフ。
【図７】２つの電流共振型ＤＣ−ＤＣコンバータ回路の出力を共通に接続したＤＣ−ＤＣコンバータの基本回路を例示する図。
【図８】２つの電流共振型ＤＣ−ＤＣコンバータ回路の入力および出力の両方を共通に接続したＤＣ−ＤＣコンバータの基本回路を例示する図。
【図９】図１の電流共振型ＤＣ−ＤＣコンバータの出力側の等価回路
【図１０】図１の変形例を示す図。
【図１１】図１の変形例を示す図。
【図１２】図１の変形例を示す図。
【図１３】図１の変形例を示す図。
【図１４】第２の実施形態に係る電流共振型ＤＣ−ＤＣコンバータを例示する図。
【発明を実施するための形態】
【００１５】
以下、図面を参照しながら実施形態の説明を述べる。なお、以降、説明済みの要素と同一または類似の要素には同一または類似の符号を付し、重複する説明については基本的に省略する。
【００１６】
以降の説明では、便宜のために、複数の電流共振型ＤＣ−ＤＣコンバータを並列運転する場合において、並列運転される個々のＤＣ−ＤＣコンバータを「ＤＣ−ＤＣコンバータ回路」と呼ぶことがある。
【００１７】
（第１の実施形態）  
第１の実施形態に係る電流共振型ＤＣ−ＤＣコンバータの説明に先立って、複数のＤＣ−ＤＣコンバータ回路の並列運転による入力リップル電流および／または出力リップル電流の低減効果の説明を述べる。
【００１８】
図２には、フルブリッジ型の電流共振型ＤＣ−ＤＣコンバータを単機運転する場合の基本回路が例示される。図２のＤＣ−ＤＣコンバータは、入力キャパシタＣ２０１と、スイッチ素子（主スイッチ）Ｑ２０１〜Ｑ２０４を含むスイッチング回路と、共振キャパシタＣ２０２、共振インダクタＬ２０１およびトランスＴ２０１を含む共振回路と、整流素子（ダイオード）Ｄ２０１〜Ｄ２０２を含む（全波）整流回路と、出力キャパシタＣ２０３と、スイッチ制御回路２００とを備える。図３には、後述されるトランスＴ２０１の１次電流Ｉ２０１、入力リップル電流Ｉｒｉｐ１および直流電流Ｉ２０２の波形が例示される。
【００１９】
入力キャパシタＣ２０１は、（直流）入力電流Ｉｉｎに入力リップル電流Ｉｒｉｐ１を加え、これらの和である電流ＩＦ（＝Ｉｉｎ＋Ｉｒｉｐ１）をスイッチング回路へ流す。
【００２０】
スイッチ制御回路２００は、スイッチング周期のうち略半分においてスイッチ素子Ｑ２０１およびスイッチ素子Ｑ２０４をオン、スイッチ素子Ｑ２０２およびスイッチ素子Ｑ２０３をオフにする。スイッチ制御回路２００は、スイッチング周期のうち残りの略半分においてスイッチ素子Ｑ２０２およびスイッチ素子Ｑ２０３をオン、スイッチ素子Ｑ２０１およびスイッチ素子Ｑ２０４をオフにする。
【００２１】
スイッチング回路は、電流ＩＦを、スイッチ制御回路２００によって制御される方向で共振回路へ流す。この結果、トランスＴ２０１には、略正弦波の１次電流Ｉ２０１が流れる。
【００２２】
整流回路は、トランスＴ２０１の２次電流を整流し、直流電流Ｉ２０２を出力する。出力キャパシタＣ２０３は、直流電流Ｉ２０２を平滑化し、出力電流Ｉｏを負荷ＲＬ２０へと流す。直流電流Ｉ２０２の平均値は、出力電流Ｉｏに略一致する。故に、直流電流Ｉ２０２は、ピークが約π／２×Ｉｏの全波整流波形となる。
【００２３】
電流ＩＦは略正弦波の全波整流波形であり、入力リップル電流Ｉｒｉｐ１の平均値は０となる。故に、電流ＩＦのピークは、約（π／２）×Ｉｉｎとなる。入力電流Ｉｉｎは一定であるから、入力リップル電流Ｉｒｉｐ１のピークピーク値は、電流ＩＦのピークピーク値に一致する。
【００２４】
すなわち、この入力リップル電流Ｉｒｉｐ１のピークピーク値は、下記数式（１）で表すことができる。
【００２５】
【数１】
2018182921.tif 000003
【００２６】
入力電力Ｐ［Ｗ］および入力電圧Ｖｉｎ［Ｖ］とＩｉｎ［Ａ］との関係を用いると、数式（１）は下記数式（２）に書き換えることができる。
【００２７】
【数２】
2018182921.tif 000004
【００２８】
数式（１）に示したように、電流共振型ＤＣ−ＤＣコンバータを単機運転する場合の入力リップル電流Ｉｒｉｐ１のピークピーク値は、入力電流Ｉｉｎの１．５７倍程度となる。
【００２９】
続いて、図２の電流共振型ＤＣ−ＤＣコンバータを２つ並列運転した場合のリップル電流を計算する。この場合の基本回路を図４に例示する。図４の基本回路では、ＤＣ−ＤＣコンバータ回路の入力が共通に接続されていて、ＤＣ−ＤＣコンバータ回路の出力は互いに接続されていない（個別の負荷に接続されている）。
【００３０】
後述されるように、ＤＣ−ＤＣコンバータ回路の入力を共通に接続すれば、入力リップル電流を低減させることができる。他方、図７のように、ＤＣ−ＤＣコンバータ回路の出力を共通に接続すれば、出力リップル電流を低減させることができ、図８のように、ＤＣ−ＤＣコンバータ回路の入力および出力の両方を共通に接続すれば、入力リップル電流および出力リップル電流の両方を低減させることができる。
【００３１】
なお、複数のＤＣ−ＤＣコンバータ回路を並列運転する場合には、ＤＣ−ＤＣコンバータ回路間のスイッチング位相差に依存して、リップル電流は減少も増加もし得る。ここでは、ＤＣ−ＤＣコンバータ間の位相差を９０度とする。仮に、２つのＤＣ−ＤＣコンバータの出力電流が同じであるとすれば、スイッチング位相差を０に設定すると、リップル電流のピークピーク値は、数式（１）の２倍に増えることになる。
【００３２】
図４のＤＣ−ＤＣコンバータは、共通の入力キャパシタＣ３０１と、共通のスイッチ制御回路３００と、第１のＤＣ−ＤＣコンバータ回路３１０と、第２のＤＣ−ＤＣコンバータ回路３２０とを含む。第１のＤＣ−ＤＣコンバータ回路３１０および第２のＤＣ−ＤＣコンバータ回路３２０は、入力キャパシタＣ３０１およびスイッチ制御回路３００が共通である点を除いて、図２のＤＣ−ＤＣコンバータと同様である。ただし、計算の簡単化のため、図４のＤＣ−ＤＣコンバータの出力電力および変換効率は、図２のＤＣ−ＤＣコンバータの出力電力および変換効率と同一と仮定する。すなわち、第１のＤＣ−ＤＣコンバータ回路３１０および第２のＤＣ−ＤＣコンバータ回路３２０の出力電力は、それぞれ、図２のＤＣ−ＤＣコンバータの半分である。
【００３３】
入力キャパシタＣ３０１は、（直流）入力電流Ｉｉｎに入力リップル電流Ｉｒｉｐ２を加え、これらの和（＝Ｉｉｎ＋Ｉｒｉｐ２）の一部である電流ＩＦ１を第１のＤＣ−ＤＣコンバータ回路３１０のスイッチング回路へ流し、残部である電流ＩＦ２を第２のＤＣ−ＤＣコンバータ回路３２０のスイッチング回路へと流す。
【００３４】
スイッチ制御回路３００は、図５に例示されるように、スイッチ素子Ｑ３０１〜Ｑ３０４と、スイッチ素子Ｑ３０５〜Ｑ３０８とを位相差９０度で制御する。
【００３５】
まず、スイッチ制御回路３００は、スイッチ制御回路２００と同様に、スイッチング周期のうち略半分（位相＝０度〜１８０度）においてスイッチ素子Ｑ３０１およびスイッチ素子Ｑ３０４をオン、スイッチ素子Ｑ３０２およびスイッチ素子Ｑ３０３をオフにする。スイッチ制御回路３００は、スイッチング周期のうち残りの略半分（位相＝１８０度〜３６０度）においてスイッチ素子Ｑ３０２およびスイッチ素子Ｑ３０３をオン、スイッチ素子Ｑ３０１およびスイッチ素子Ｑ３０４をオフにする。
【００３６】
そして、スイッチ制御回路３００は、スイッチ素子Ｑ３０１およびスイッチ素子Ｑ３０４をオンしてから、スイッチング周期の略１／４が経過した時点（位相＝９０度）で、スイッチ素子Ｑ３０５およびスイッチ素子Ｑ３０８をオンにし、スイッチ素子Ｑ３０６およびスイッチ素子Ｑ３０７をオフにする。スイッチ制御回路３００は、スイッチ素子Ｑ３０２およびスイッチ素子Ｑ３０３をオンしてから、スイッチング周期の略１／４が経過した時点（位相＝２７０度）で、スイッチＱ３０６およびスイッチ素子Ｑ３０７をオンにし、スイッチ素子Ｑ３０５およびスイッチ素子Ｑ３０８をオフにする。
【００３７】
電流ＩＦ１および電流ＩＦ２は、図６に例示されるように、略正弦波の全波整流波形であり、入力リップル電流Ｉｒｉｐ２の平均値は０となる。故に、電流ＩＦ１および電流ＩＦ２は、それぞれ、最大値が約（π／４）×Ｉｉｎ、最小値が約０となり、位相差は９０度である。故に、両者の和は、最大値が約（√２π／４）×Ｉｉｎ、最小値が約（π／４）×Ｉｉｎとなる。入力電流Ｉｉｎは一定であるから、入力リップル電流Ｉｒｉｐ２のピークピーク値は、電流ＩＦ１および電流ＩＦ２の和のピークピーク値に一致する。
【００３８】
すなわち、この入力リップル電流Ｉｒｉｐ２のピークピーク値は、下記数式（３）で表すことができる。
【００３９】
【数３】
2018182921.tif 000005
【００４０】
入力電力Ｐ［Ｗ］および入力電圧Ｖｉｎ［Ｖ］とＩｉｎ［Ａ］との関係を用いると、数式（３）は下記数式（４）に書き換えることができる。
【００４１】
【数４】
2018182921.tif 000006
【００４２】
数式（３）に示したように、電流共振型ＤＣ−ＤＣコンバータを並列運転する場合の入力リップル電流Ｉｒｉｐ２のピークピーク値は、入力電流の０．３２５倍程度となる。これは、下記数式（５）に示すように、単機運転する場合の１／４から１／５程度となる。
【００４３】
【数５】
2018182921.tif 000007
【００４４】
かかるリップル電流の低減効果は、図７のように出力を共通に接続した場合には出力リップル電流において同様に得ることができ、図８のように入力および出力を両方とも共通に接続した場合には入力リップル電流Ｉｒｉｐ２および出力リップル電流の両方において同様に得ることができる。
【００４５】
しかしながら、先に述べた通り、複数のＤＣ−ＤＣコンバータ回路を単に並列運転するだけでは、ＤＣ−ＤＣコンバータ回路の出力分担は均等にならず、効率が低下する、素子にマージンを持たせるためにＤＣ−ＤＣコンバータ回路を理論上必要とされるサイズよりも大きくしなければならない、という問題がある。故に、並列運転のメリットを活かすために、ＤＣ−ＤＣコンバータ回路間の出力電流のバランスを取ることが求められる。
【００４６】
以下に説明するように、第１の実施形態に係る電流共振型ＤＣ−ＤＣコンバータは、従来技術のいずれとも異なるアプローチにより、ＤＣ−ＤＣコンバータ回路間の出力電流のバランスを取る。
【００４７】
図１には、第１の実施形態に係る電流共振型ＤＣ−ＤＣコンバータが例示される。このＤＣ−ＤＣコンバータは、第１のＤＣ−ＤＣコンバータ回路１１０と、第２のＤＣ−ＤＣコンバータ回路１２０と、第１のバランス回路１３０と、第２のバランス回路１４０と、共通の出力キャパシタＣ５とを含む。このＤＣ−ＤＣコンバータは、図示されない共通または個別のスイッチ制御回路をさらに含む。
【００４８】
なお、本実施形態に係るＤＣ−ＤＣコンバータは、３以上の任意の個数のＤＣ−ＤＣコンバータ回路を含み得る。いずれの場合にも、後述されるバランス回路が、ＤＣ−ＤＣコンバータ回路と一対一対応で用意され、他のバランス回路と直列接続される。
【００４９】
第１のＤＣ−ＤＣコンバータ回路１１０は、ハーフブリッジ型の電流共振型ＤＣ−ＤＣコンバータに相当し、スイッチ素子Ｑ１およびスイッチ素子Ｑ２を含むスイッチング回路と、共振キャパシタＣ１、共振キャパシタＣ２およびトランスＴ１を含む共振回路と、整流素子Ｄ１〜Ｄ４を含む整流回路とを備える。
【００５０】
スイッチ素子Ｑ１およびスイッチ素子Ｑ２は、図示されないスイッチ制御回路によって制御される。具体的には、スイッチ素子Ｑ１は、スイッチング周期のうち略半分（位相＝０度〜１８０度）においてオン、残りの略半分（位相＝１８０度〜３６０度）においてオフとなるように制御される。他方、スイッチ素子Ｑ２は、スイッチ素子Ｑ１と相補的に制御される。
【００５１】
スイッチング回路は、略正弦波の全波整流波形である入力電流を、スイッチ制御回路によって制御される方向で共振回路へ流す。この結果、トランスＴ１には、略正弦波の１次電流が流れる。整流回路は、トランスＴ１の２次電流Ｉ１を整流し、直流電流を出力する。
【００５２】
第２のＤＣ−ＤＣコンバータ回路１２０は、ハーフブリッジ型の電流共振型ＤＣ−ＤＣコンバータに相当し、スイッチ素子Ｑ３およびスイッチ素子Ｑ４を含むスイッチング回路と、共振キャパシタＣ３、共振キャパシタＣ４およびトランスＴ２を含む共振回路と、整流素子Ｄ５〜Ｄ８を含む整流回路とを備える。
【００５３】
図１の例では、第２のＤＣ−ＤＣコンバータ回路１２０は、第１のＤＣ−ＤＣコンバータ回路１１０と入力および出力の両方が共通に接続されているので、両者の並列運転により、入力リップル電流および出力リップル電流の両方の低減効果が得られる。但し、第２のＤＣ−ＤＣコンバータ回路１２０は、第１のＤＣ−ＤＣコンバータ回路１１０と入力および出力の少なくとも一方が共通に接続されていれば、入力リップル電流および出力リップル電流の少なくとも一方の低減効果が得られる。
【００５４】
スイッチ素子Ｑ３およびスイッチ素子Ｑ４は、図示されないスイッチ制御回路によってスイッチ素子Ｑ１およびスイッチ素子Ｑ２との位相差が９０度となるように制御される。具体的には、スイッチ素子Ｑ３は、スイッチング周期のうち略半分（位相＝９０度〜２７０度）においてオン、残りの略半分（位相＝２７０度〜３６０度、０度〜９０度）においてオフとなるように制御される。他方、スイッチ素子Ｑ４は、スイッチ素子Ｑ３相補的に制御される。
【００５５】
スイッチング回路は、略正弦波の全波整流波形である入力電流を、スイッチ制御回路によって制御される方向で共振回路へ流す。この結果、トランスＴ２には、略正弦波の１次電流が流れる。整流回路は、トランスＴ２の２次電流Ｉ２を整流し、直流電流を出力する。
【００５６】
第１のバランス回路１３０は、第１のＤＣ−ＤＣコンバータ回路１１０に含まれるトランスＴ１の２次側に挿入される。第１のバランス回路１３０は、トランスＴ３と、整流素子Ｄ９〜Ｄ１２および平滑キャパシタＣ６を含む整流回路とを備える。
【００５７】
トランスＴ３は、カレントトランス（変流器）であって、その１次コイルが、第１のＤＣ−ＤＣコンバータ回路１１０に含まれるトランスＴ１の２次コイルに接続されている。故に、トランスＴ３の２次コイルには、トランスＴ１の２次電流Ｉ１に基づく（略比例する）交流電流が流れる。整流回路は、このトランスＴ３の２次電流を整流し、第１の直流電流を得る。そして、整流回路は、この第１の直流電流を第１のＤＣ−ＤＣコンバータ回路１１０および第２のＤＣ−ＤＣコンバータ回路１２０の共通の出力へと流す。
【００５８】
第２のバランス回路１４０は、第１のバランス回路１３０に直列接続され、第２のＤＣ−ＤＣコンバータ回路１２０に含まれるトランスＴ２の２次側に挿入される。第２のバランス回路１４０は、トランスＴ４と、整流素子Ｄ１３〜Ｄ１６および平滑キャパシタＣ７を含む整流回路とを備える。
【００５９】
トランスＴ４は、カレントトランスであって、その１次コイルが、第２のＤＣ−ＤＣコンバータ回路１２０に含まれるトランスＴ２の２次コイルに接続されている。故に、トランスＴ４の２次コイルには、トランスＴ２の２次電流Ｉ２に基づく（略比例する）交流電流が流れる。整流回路は、このトランスＴ４の２次電流を整流し、第２の直流電流を得る。そして、整流回路は、この第２の直流電流を第１のバランス回路１３０へと流す。
【００６０】
出力キャパシタＣ５は、第１のＤＣ−ＤＣコンバータ回路１１０の出力電流と、第２のＤＣ−ＤＣコンバータ回路１２０の出力電流と、第１のバランス回路１３０の出力電流との電流和を平滑化し、出力電流Ｉｏを負荷ＲＬへと流す。
【００６１】
以下、第１のバランス回路１３０および第２のバランス回路１４０が第１のＤＣ−ＤＣコンバータ回路１１０および第２のＤＣ−ＤＣコンバータ回路１２０の出力電流のバランスを取るメカニズムを、図９を用いて説明する。図９は、図１の電流共振型ＤＣ−ＤＣコンバータの出力側（すなわち、トランスＴ１およびトランスＴ２の２次側）の等価回路を示す。
【００６２】
図９の交流電圧源ＡＣ１および交流電圧源ＡＣ２は、図１のトランスＴ１およびトランスＴ２のそれぞれの２次コイルの端子間電圧を表す。また、第１のＤＣ−ＤＣコンバータ回路１１０の整流回路、第２のＤＣ−ＤＣコンバータ回路１２０の整流回路、出力キャパシタＣ５、図示されない負荷などが、２次側負荷として纏められる。Ｖｏｕｔは、定電圧源を表し、直列接続された第１のバランス回路１３０および第２のバランス回路１４０の端子間電圧の和をクランプする。
【００６３】
交流電圧源ＡＣ１は、トランスＴ３の１次コイルに交流電流Ｉａを供給する。そして、第１のバランス回路１３０に含まれる整流素子Ｄ９〜Ｄ１２は、トランスＴ３の２次電流を直流電流へと変換し、定電圧源Ｖｏｕｔへと流す。同様に、交流電圧源ＡＣ２は、トランスＴ４の１次コイルに交流電流Ｉｂを供給する。そして、第２のバランス回路１４０に含まれる整流素子Ｄ１３〜Ｄ１６は、トランスＴ４の２次電流を直流電流へと変換し、第１のバランス回路１３０へと流す。第１のバランス回路１３０および第２のバランス回路１４０は、直列接続されているので、両者の出力電流の平均値は強制的に同じ値（Ｉｃ）となる。故に、第１のバランス回路１３０および第２のバランス回路１４０の入力であるトランスＴ３の２次電流の平均値およびトランスＴ４の２次電流の平均値もまた同じ値となる。
【００６４】
前述のように、トランスＴ３およびトランスＴ４は、カレントトランスである。（カレント）トランスの１次電流と２次電流との比（以下、変流比と呼ぶ）の誤差の要因として、励磁電流、漏れ磁束、容量性電流などが知られている。ただし、変流比の誤差の主要因は、励磁電流であって、他の要因による影響は励磁電流に比べてはるかに小さい。計器または電流センサ用のカレントトランスとは異なり、第１のバランス回路１３０および第２のバランス回路１４０の作用に関して、トランスＴ３およびトランスＴ４の変流比の絶対精度はあまり問題とはならない（相対精度がある程度保証されれば十分である。）故に、トランスＴ３およびトランスＴ４の変流比の絶対精度に対する要求を鑑み、励磁電流が十分に小さければ、トランスＴ３およびトランスＴ４の２次電流は１次電流に略比例するとみなすこととする。
【００６５】
励磁電流は、トランスのコア（鉄心）を磁化するための磁化電流と、コアの鉄損による電流（鉄損電流）とのベクトル和（両電流の位相が異なるため）である。従って、励磁電流を小さくするには、磁化電流および鉄損電流をそれぞれ小さくすればよい。
【００６６】
磁化電流を小さくするには、透磁率の高いコアを使用すること、コイルの巻数を多くすること、などが有効である。これらのいずれの設計を採用したとしても、インダクタンスは大きくなる。コアの透磁率が高ければ、コアの磁化レベルを所定値にするために必要な磁化電流は小さくなる。また、コアの磁化レベルは、コイルの巻数に比例して増加する。従って、コイルの巻数を多くした場合にも、コアの磁化レベルを所定値にするために必要な磁化電流は小さくなる。
【００６７】
鉄損は、渦電流損とヒステリシス損とにさらに大別される。従って、鉄損電流を小さくするには、渦電流損およびヒステリシス損をそれぞれ小さくすればよい。
【００６８】
渦電流損は、周波数および磁束密度に依存し、その依存性はコアの材料により異なるが、例えば磁束密度の２乗程度に比例する。故に、磁束密度を低くすれば、渦電流損は小さくなる。磁束密度を低くするには、例えば、コイルの巻数を多くすること、コアの断面積を大きくすること、などが有効である。これらのいずれの設計を採用したとしても、インダクタンスは大きくなる。なお、渦電流損はコアの体積にも比例するので、コアの断面積を大きくする場合には磁路長を短くしてコアの体積増を抑制することで、渦電流損の低減効果を十分に発揮させることが好ましい。
【００６９】
また、渦電流損は、コアの抵抗率に反比例する。故に、抵抗率の高いコアを使用することでも、渦電流損は小さくなる。例えば、フェライトコアの材料には、ニッケル系（Ｎｉ−Ｚｎ）とマンガン系（Ｍｎ−Ｚｎ）とが知られているが、前者の抵抗率は後者に比べて１０万〜１０００万倍程度であるから、コアの抵抗率を高めるという観点でははるかに優れている。
【００７０】
ヒステリシス損は、渦電流損と同様に、周波数および磁束密度に依存し、その依存性はコアの材料により異なるが、例えば磁束密度の１．６乗程度に比例する。故に、渦電流損と同じく、磁束密度を低くすれば、ヒステリシス損も小さくなる。すなわち、コイルの巻数を多くすること、コアの断面積を大きくすること、などが有効である。
【００７１】
以降の説明では、トランスＴ３およびトランスＴ４の励磁電流が無視できる程度に小さいとする。かかる仮定の下では、トランスＴ３およびトランスＴ４はそれぞれ巻数比ｎであるから、トランスＴ３の１次電流は当該トランスＴ３の２次電流のｎ倍に近似換算でき、トランスＴ４の１次電流は当該トランスＴ４の２次電流のｎ倍に近似換算できる。故に、Ｉａの平均値およびＩｂの平均値は、それぞれＩｃのｎ倍に一致する。
【００７２】
なお、一般に、トランスの励磁電流は、前述の様々な技法により小さくすることができる。すなわち、上記近似の精度を向上させて第１のＤＣ−ＤＣコンバータ回路１１０および第２のＤＣ−ＤＣコンバータ回路１２０の出力電流のバランスをより正確に取るには、トランスＴ３およびトランスＴ４の励磁電流を必要な大きさとなるように設計すればよい。具体的には、励磁電流は、コアの断面積を大きくするか、巻数を多くするか、透磁率または抵抗率の高いコアを使用することで、小さくすることができる。
【００７３】
第１のＤＣ−ＤＣコンバータ回路１１０の出力電流はＩａを整流することで得られる直流電流であり、第２のＤＣ−ＤＣコンバータ回路１２０の出力電流はＩｂを整流することで得られる直流電流である。前述の通り、Ｉａの平均値およびＩｂの平均値は一致する。従って、第１のＤＣ−ＤＣコンバータ回路１１０の出力電流の平均値および第２のＤＣ−ＤＣコンバータ回路１２０の出力電流の平均値もまた互いに一致する。このように、第１のバランス回路１３０および第２のバランス回路１４０の作用により、第１のＤＣ−ＤＣコンバータ回路１１０および第２のＤＣ−ＤＣコンバータ回路１２０の出力電流のバランスを取ることができる。さらに、第１のＤＣ−ＤＣコンバータ回路１１０の出力電流は、図１のＤＣ−ＤＣコンバータ１００の出力電流の一部として戻るので、当該ＤＣ−ＤＣコンバータ１００の効率低下を抑制することもできる。
【００７４】
以降、第１のＤＣ−ＤＣコンバータ回路１１０および第２のＤＣ−ＤＣコンバータ回路１２０の出力電流のバランスが取れている状態（初期状態）から、何らかの要因（例えば、出力電流の変化）により交流電圧源ＡＣ１および交流電圧源ＡＣ２の出力電圧にアンバランスが生じようとした場合の、第１のバランス回路１３０および第２のバランス回路１４０の作用について説明する。
【００７５】
まず、Ｉａ＝Ｉｂの状態から、Ｉａ＋ΔＩａとなるように変化したとする。Ｉａの変化分であるΔＩａは、トランスＴ３の二次側ではΔＩａ／ｎに換算される。この付加的な電流ΔＩａ／ｎは、第１のバランス回路１３０の整流素子Ｄ１１を通って、定電圧源Ｖｏｕｔ、第２のバランス回路１４０の順に流れ、当該第１のバランス回路１３０の整流素子Ｄ９およびＤ１０のアノードに戻る。
【００７６】
ここで、トランスＴ３およびトランスＴ４の励磁電流は、その２次電流に比較して十分に小さいので、第１のバランス回路１３０の整流回路および第２のバランス回路１４０の整流回路は電流源とみなすことができる。第２のバランス回路１４０の端子間電圧は、付加的な電流ΔＩａ／ｎを流すために上昇する。他方、前述のように、第１のバランス回路１３０の端子間電圧および第２のバランス回路１４０の端子間電圧の和は一定であるから、第２のバランス回路１４０の端子間電圧が上昇すれば、第１のバランス回路１３０の端子間電圧は減少する。この結果、トランスＴ３の１次電圧は減少し、Ｉａも減少するので、Ｉａ＝Ｉｂのバランスが保たれる。
【００７７】
次に、Ｉｂ＝Ｉａの状態から、Ｉｂ＋ΔＩｂとなるように変化したとする。Ｉｂの変化分であるΔＩｂは、トランスＴ４の二次側ではΔＩｂ／ｎに換算される。この付加的な電流ΔＩｂ／ｎは、第２のバランス回路１４０の整流素子Ｄ１６を通って、第１のバランス回路１３０、定電圧源Ｖｏｕｔの順に流れ、当該第２のバランス回路１４０の整流素子Ｄ１３およびＤ１４のアノードに戻る。
【００７８】
ここで、前述のように、第１のバランス回路１３０の整流回路および第２のバランス回路１４０の整流回路は電流源とみなすことができる。第１のバランス回路１３０の端子間電圧は、付加的な電流ΔＩｂ／ｎを流すために上昇する。他方、前述のように、第１のバランス回路１３０の端子間電圧および第２のバランス回路１４０の端子間電圧の和は一定であるから、第１のバランス回路１３０の端子間電圧が上昇すれば、第２のバランス回路１４０の端子間電圧は減少する。この結果、トランスＴ４の１次電圧は減少し、Ｉｂも減少するので、Ｉａ＝Ｉｂのバランスが保たれる。
【００７９】
以上説明したように、第１の実施形態に係る電流共振型ＤＣ−ＤＣコンバータでは、複数のＤＣ−ＤＣコンバータ回路のそれぞれの２次側にバランス回路が接続されており、さらに、これらのバランス回路は他のバランス回路と直列接続され、バランス回路の出力電流はＤＣ−ＤＣコンバータの出力に戻されている。故に、各バランス回路の端子間電圧の和は一定となり、出力電流の平均値は互いに一致するので、各バランス回路の出力電流に略比例する各ＤＣ−ＤＣコンバータ回路の２次電流の平均値も互いに一致する。そして、これら２次電流を整流することで得られる各ＤＣ−ＤＣコンバータ回路の出力電流の平均値もまた互いに一致する。故に、このＤＣ−ＤＣコンバータによれば、各ＤＣ−ＤＣコンバータ回路の出力電流のバランスを取ることができる。
【００８０】
第１の実施形態に係る電流共振型ＤＣ−ＤＣコンバータは、位相シフト制御を行わない。故に、このＤＣ−ＤＣコンバータは、フルブリッジ型に限られずハーフブリッジ型にも適用可能であるし、位相シフト制御に伴う効率の低下も避けられる。このＤＣ−ＤＣコンバータのバランス回路は、受動部品のみで構成可能であるから、低コストであるうえに、ＤＣ−ＤＣコンバータの応答性能を犠牲にすることなく各ＤＣ−ＤＣコンバータ回路の出力電流のバランスを取ることができる。
【００８１】
第１の実施形態に係る電流共振型ＤＣ−ＤＣコンバータは、並列運転可能なＤＣ−ＤＣコンバータ回路の数に制約がない。また、このＤＣ−ＤＣコンバータは、バランス回路の出力電流を当該ＤＣ−ＤＣコンバータの出力に戻すことで、各ＤＣ−ＤＣコンバータ回路の出力電流のバランスを取ることによる効率の低下（電力損失の増大）を抑制できる。
【００８２】
第１の実施形態に係る電流共振型ＤＣ−ＤＣコンバータは、各ＤＣ−ＤＣコンバータ回路の整流回路を出力に直結できる（リアクトルを介在しない）。故に、このＤＣ−ＤＣコンバータは、降圧型に限られず昇圧型にも適用可能であるし、複数のＤＣ−ＤＣコンバータ回路を並列接続することによる入力リップル電流および／または出力リップル電流の低減効果が損なわれないし、負荷の制限もなく（軽負荷または無負荷にも適用可）、整流回路に含まれる整流素子の逆回復電荷による高周波ノイズも避けられる。
【００８３】
（変形例）  
図１の例では、第１のＤＣ−ＤＣコンバータ回路１１０および第２のＤＣ−ＤＣコンバータ回路１２０は、ブリッジ型の整流回路を備えている。これらの整流回路は、図１０に例示するように、センタタップ型に変更されてもよい。
【００８４】
具体的には、図１０の例では、図１のトランスＴ１、Ｔ２、Ｔ３およびＴ４は、それぞれトランスＴ４０１、Ｔ４０２、Ｔ４０３およびＴ４０４に置き換えられる。また、第１のＤＣ−ＤＣコンバータ回路１１０の整流回路は、整流素子Ｄ４０１およびＤ４０２を含むセンタタップ型の整流回路に置き換えられ、第２のＤＣ−ＤＣコンバータ回路１２０の整流回路は、整流素子Ｄ４０３およびＤ４０４を含むセンタタップ型の整流回路に置き換えられる。
【００８５】
かかる変形が行われた場合にも同様のメカニズムで、ＤＣ−ＤＣコンバータ回路間の出力電流のバランスを取ることができる。
【００８６】
図１の例では、トランスＴ３およびトランスＴ４の１次コイルは、それぞれ、トランスＴ１およびトランスＴ２の２次コイルに接続されている。これらトランスＴ３およびトランスＴ４の１次コイルは、図１１に例示するように、トランスＴ１およびトランスＴ２の１次コイルに接続されてもよい。かかる変形が行われた場合にも、同様のメカニズムで、ＤＣ−ＤＣコンバータ回路間の出力電流のバランスを取ることができる。なお、図１１の変形例は、トランスＴ１およびトランスＴ２の２次側の電圧が低く、電流が大きい場合に適している。かかる場合に、トランスＴ３およびトランスＴ４を図１のように接続すると、当該トランスＴ３およびトランスＴ４の銅損失が増加するとともに、トランスサイズも大きくなる。図１１の変形例によれば、かかる場合にも、小型かつ低コストにＤＣ−ＤＣコンバータを構成することができる。
【００８７】
図１の例では、第１のＤＣ−ＤＣコンバータ回路１１０および第２のＤＣ−ＤＣコンバータ回路１２０は、ハーフブリッジ型である。これら第１のＤＣ−ＤＣコンバータ回路１１０および第２のＤＣ−ＤＣコンバータ回路１２０は、図１２に例示するように、フルブリッジ型に変更されてもよい。
【００８８】
具体的には、図１２の例では、第１のＤＣ−ＤＣコンバータ回路１１０のスイッチング回路は、４つのスイッチ素子Ｑ５０１〜Ｑ５０４を含むスイッチング回路に置き換えられ、第２のＤＣ−ＤＣコンバータ回路１２０のスイッチング回路は、４つのスイッチ素子Ｑ５０５〜Ｑ５０８を含むスイッチング回路に置き換えられる。また、図１２の例では、第１のＤＣ−ＤＣコンバータ回路１１０の共振回路は、共振キャパシタＣ５０１およびトランスＴ５０１を含む共振回路に置き換えられ、第２のＤＣ−ＤＣコンバータ回路１２０の共振回路は、共振キャパシタＣ５０２およびトランスＴ５０２を含む共振回路に置き換えられる。なお、それぞれのスイッチング回路および共振回路の挙動は図４の例と同様である。
【００８９】
かかる変形が行われた場合にも同様のメカニズムで、ＤＣ−ＤＣコンバータ回路間の出力電流のバランスを取ることができる。
【００９０】
図１の例では、第１のバランス回路１３０および第２のバランス回路１４０を直列接続し、第１のバランス回路１３０は、出力電流を第１のＤＣ−ＤＣコンバータ回路１１０および第２のＤＣ−ＤＣコンバータ回路１２０の共通の出力に流している。第１のバランス回路１３０は、図１３に例示されるように、出力電流を第１のＤＣ−ＤＣコンバータ回路１１０および第２のＤＣ−ＤＣコンバータ回路１２０の共通の入力に流してもよい。かる変形が行われた場合にも同様のメカニズムで、ＤＣ−ＤＣコンバータ回路間の出力電流のバランスを取ることができる。なお、図１３の例では、トランスＴ３およびトランスＴ４は、トランスＴ１およびトランスＴ２の１次コイルに接続されているが、代わりにこれらの２次コイルに接続されてもよい。
【００９１】
図９〜図１３を用いて説明した変形例は、種々の組み合わせが可能である。例えば、センタタップ型の整流回路を含むフルブリッジ型のＤＣ−ＤＣコンバータ回路を並列運転し、バランス回路を当該ＤＣ−ＤＣコンバータ回路に含まれるトランスの１次側にそれぞれ挿入し、バランス回路の出力電流をＤＣ−ＤＣコンバータ回路の共通の入力に流してもよい。
【００９２】
（第２の実施形態）  
一般に、ＤＣ−ＤＣコンバータには、負荷の故障等により出力電流が過大となることを防ぐために、過電流保護機能が実装される。かかる機能を実現するには、出力電流を検出する手段が必要である。第２の実施形態に係る電流共振型ＤＣ−ＤＣコンバータは、後述されるように、出力電流そのものではなく、当該出力電流に依存する電流を検出する。
【００９３】
図１４に例示されるように、第２の実施形態に係る電流共振型ＤＣ−ＤＣコンバータは、当該ＤＣ−ＤＣコンバータの出力電流に依存する電流を検出するための抵抗器Ｒｄｅｔを、図１のＤＣ−ＤＣコンバータに対して追加した回路構成を持つ。
【００９４】
この抵抗器Ｒｄｅｔは、第２のバランス回路１４０に直列接続される。抵抗器Ｒｄｅｔの端子間電圧Ｖｄｅｔは、当該第２のバランス回路１４０に流れる電流Ｉ３の大きさに比例する。そして、この第２のバランス回路１４０に流れる電流Ｉ３の平均値は、出力電流Ｉｏと略比例関係にある。具体的には、トランスＴ３およびトランスＴ４の巻数比がｎである場合には、Ｉ３≒Ｉｏ／ｎとなる。故に、抵抗器Ｒｄｅｔの端子間電圧を通じて出力電流Ｉｏに依存する電流Ｉ３を検出することができる。例えば、この電流Ｉ３の大きさを図示されない過電流保護回路によって制限することで、図１４のＤＣ−ＤＣコンバータの過電流保護が可能となる。換言すれば、従来のＤＣ−ＤＣコンバータにおいて必要とされた出力電流のための検出回路が不要となる。
【００９５】
なお、抵抗器Ｒｄｅｔは、第１のバランス回路１３０および第２のバランス回路１４０に直列接続されていればよく、その位置は特に制限されない。すなわち、第１のバランス回路１３０の出力側に位置してもよいし、第１のバランス回路１３０および第２のバランス回路１４０の間に挿入されてもよい。
【００９６】
以上説明したように、第２の実施形態に係る電流共振型ＤＣ−ＤＣコンバータは、第１の実施形態に係るＤＣ−ＤＣコンバータに含まれる第１のバランス回路および第２のバランス回路に直列に接続する抵抗器を追加した回路構成に相当する。故に、このＤＣ−ＤＣコンバータによれば、その出力電流に依存する電流をこの抵抗器の端子間電圧を通じて検出することができる。そして、この抵抗器によって検出される電流を制限することで、このＤＣ−ＤＣコンバータの出力電流のための検出回路を設けることなく、過電流保護が可能となる。
【００９７】
上述の実施形態は、本発明の概念の理解を助けるための具体例を示しているに過ぎず、本発明の範囲を限定することを意図されていない。実施形態は、本発明の要旨を逸脱しない範囲で、様々な構成要素の付加、削除または転換をすることができる。
【符号の説明】
【００９８】
１１０，３１０・・・第１のＤＣ−ＤＣコンバータ回路
１２０，３２０・・・第２のＤＣ−ＤＣコンバータ回路
１３０・・・第１のバランス回路
１４０・・・第２のバランス回路
２００，３００・・・スイッチ制御回路
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ２０２，Ｃ５０１，Ｃ５０２・・・共振キャパシタ
Ｃ５，Ｃ２０３・・・出力キャパシタ
Ｃ６，Ｃ７・・・平滑キャパシタ
Ｃ２０１，Ｃ３０１・・・入力キャパシタ
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，Ｄ８，Ｄ９，Ｄ１０，Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４，Ｄ１５，Ｄ１６，Ｄ２０１，Ｄ２０２，Ｄ４０１，Ｄ４０２，Ｄ４０３，Ｄ４０４・・・整流素子
Ｌ２０１・・・共振インダクタ
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ２０１，Ｑ２０２，Ｑ２０３，Ｑ２０４，Ｑ３０１，Ｑ３０２，Ｑ３０３，Ｑ３０４，Ｑ３０５，Ｑ３０６，Ｑ３０７，Ｑ３０８，Ｑ５０１，Ｑ５０２，Ｑ５０３，Ｑ５０４，Ｑ５０５，Ｑ５０６，Ｑ５０７，Ｑ５０８・・・スイッチ素子
Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ２０１，Ｔ４０１，Ｔ４０２，Ｔ４０３，Ｔ４０４，Ｔ５０１，Ｔ５０２・・・トランス
【図１】
2018182921.tif 000008
【図２】
2018182921.tif 000009
【図３】
2018182921.tif 000010
【図４】
2018182921.tif 000011
【図５】
2018182921.tif 000012
【図６】
2018182921.tif 000013
【図７】
2018182921.tif 000014
【図８】
2018182921.tif 000015
【図９】
2018182921.tif 000016
【図１０】
2018182921.tif 000017
【図１１】
2018182921.tif 000018
【図１２】
2018182921.tif 000019
【図１３】
2018182921.tif 000020
【図１４】
2018182921.tif 000021