(57)【要約】【課題】チッピングおよび／またはクラックの発生を抑制すること。【解決手段】支持基板１０ａと前記支持基板の上面に接合され上面に機能部１２を有する圧電基板１０ｂとを備える第１基板１０の切断すべき切断領域８０にレーザ光を照射し、前記支持基板に溝６０を形成する工程と、前記機能部に空隙を挟んで第２基板の下面が対向するように、前記第１基板上に前記第２基板２０を含む構造体８２を搭載する工程と、前記構造体を搭載する工程の後、ダイシング法を用い前記切断すべき領域において前記構造体を切断する工程と、前記構造体を切断する工程の後、前記切断すべき領域において前記溝を起点に前記支持基板を割断する工程と、を含む電子部品の製造方法。【選択図】図６
2018101913.tif 000002
【特許請求の範囲】
【請求項１】
支持基板と前記支持基板の上面に接合され上面に機能部を有する圧電基板とを備える第１基板の切断すべき領域にレーザ光を照射し、前記支持基板に溝を形成する工程と、
前記機能部に空隙を挟んで第２基板の下面が対向するように、前記第１基板上に前記第２基板を含む構造体を搭載する工程と、
前記構造体を搭載する工程の後、ダイシング法を用い前記切断すべき領域において前記構造体を切断する工程と、
前記構造体を切断する工程の後、前記切断すべき領域において前記溝を起点に前記支持基板を割断する工程と、
を含む電子部品の製造方法。
【請求項２】
前記構造体を搭載する工程は、前記第２基板を平面視において囲み前記第１基板に接合し前記切断すべき領域に重なる封止部を形成する工程を含み、
前記構造体を切断する工程は、前記切断すべき領域における前記封止部を切断する工程を含む請求項１記載の電子部品の製造方法。
【請求項３】
前記支持基板に溝を形成する工程は、前記構造体を搭載する工程の前に、前記支持基板の上面に前記溝を形成する工程を含み、
前記構造体を切断する工程において、前記支持基板に前記溝の少なくとも一部を残存させる請求項２記載の電子部品の製造方法。
【請求項４】
前記封止部は金属封止部である請求項２または３記載の電子部品の製造方法。
【請求項５】
前記構造体を搭載する工程は、前記第２基板が前記切断すべき領域に重なるように前記構造体を搭載する工程を含み、
前記構造体を切断する工程は、前記切断すべき領域における前記第２基板を切断する工程を含む請求項１記載の電子部品の製造方法。
【請求項６】
前記構造体を切断する工程は、前記切断すべき領域における前記圧電基板を切断する工程を含む請求項１から５のいずれか一項記載の電子部品の製造方法。
【請求項７】
前記溝は、前記支持基板の下面に設けられている請求項１から６のいずれか一項記載の電子部品の製造方法。
【請求項８】
前記第２基板の下面に前記機能部と空隙を介し対向する第２機能部が設けられている請求項１から７のいずれか一項記載の電子部品の製造方法。
【請求項９】
前記圧電基板は、タンタル酸リチウム基板またはニオブ酸リチウム基板であり、前記支持基板は、サファイア基板、アルミナ基板またはスピネル基板である請求項１から８のいずれか一項記載の電子部品の製造方法。
【請求項１０】
上面側に設けられ下に行くほど外側に曲がる曲面を有する第１の側面と、前記第１の側面の下に設けられ表面が多結晶化された第２の側面と、前記第２の側面から下面側に設けられ略垂直な平面を有する第３の側面と、を備える支持基板と、前記支持基板の上面に接合され、上面に機能部を有する圧電基板と、を備える第１基板と、
前記機能部に空隙を挟んで第２基板の下面が対向するように、前記第１基板上に搭載された第２基板と、
を具備する電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品およびその製造方法に関し、例えば第１基板上に第２基板が搭載された電子部品およびその製造方法に関する。
【背景技術】
【０００２】
サファイア基板等の支持基板上に圧電基板を接合し、圧電基板の上面に弾性波素子を形成する技術が知られている（例えば特許文献１）。表面にそれぞれ弾性波素子が形成された２つの基板を、弾性波素子が空隙を介し対向するように、中間層を介し接合することが知られている（例えば特許文献２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１８６８６８号公報
【特許文献２】特表２００８−５４６２０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
支持基板上に圧電基板を接合した複合基板と他の基板を積層する場合、複合基板と他の基板をともに切断しようとすると、基板にチッピングおよび／またはクラックが発生する。
【０００５】
本発明は、上記課題に鑑みなされたものであり、チッピングおよび／またはクラックの発生を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、支持基板と前記支持基板の上面に接合され上面に機能部を有する圧電基板とを備える第１基板の切断すべき領域にレーザ光を照射し、前記支持基板に溝を形成する工程と、前記機能部に空隙を挟んで第２基板の下面が対向するように、前記第１基板上に前記第２基板を含む構造体を搭載する工程と、前記構造体を搭載する工程の後、ダイシング法を用い前記切断すべき領域において前記構造体を切断する工程と、前記構造体を切断する工程の後、前記切断すべき領域において前記溝を起点に前記支持基板を割断する工程と、を含む電子部品の製造方法である。
【０００７】
上記構成において、前記構造体を搭載する工程は、前記第２基板を平面視において囲み前記第１基板に接合し前記切断すべき領域に重なる封止部を形成する工程を含み、前記構造体を切断する工程は、前記切断すべき領域における前記封止部を切断する工程を含む構成とすることができる。
【０００８】
上記構成において、前記支持基板に溝を形成する工程は、前記構造体を搭載する工程の前に、前記支持基板の上面に前記溝を形成する工程を含み、前記構造体を切断する工程において、前記支持基板に前記溝の少なくとも一部を残存させる構成とすることができる。
【０００９】
上記構成において、前記封止部は金属封止部である構成とすることができる。
【００１０】
上記構成において、前記構造体を搭載する工程は、前記第２基板が前記切断すべき領域に重なるように前記構造体を搭載する工程を含み、前記構造体を切断する工程は、前記切断すべき領域における前記第２基板を切断する工程を含む構成とすることができる。
【００１１】
上記構成において、前記構造体を切断する工程は、前記切断すべき領域における前記圧電基板を切断する工程を含む構成とすることができる。
【００１２】
上記構成において、前記溝は、前記支持基板の下面に設けられている構成とすることができる。
【００１３】
上記構成において、前記第２基板の下面に前記機能部と空隙を介し対向する第２機能部が設けられている構成とすることができる。
【００１４】
上記構成において、前記圧電基板は、タンタル酸リチウム基板またはニオブ酸リチウム基板であり、前記支持基板は、サファイア基板、アルミナ基板またはスピネル基板である構成とすることができる。
【００１５】
本発明は、上面側に設けられ下に行くほど外側に曲がる曲面を有する第１の側面と、前記第１の側面の下に設けられ表面が多結晶化された第２の側面と、前記第２の側面から下面側に設けられ略垂直な平面を有する第３の側面と、を備える支持基板と、前記支持基板の上面に接合され、上面に機能部を有する圧電基板と、を備える第１基板と、前記機能部に空隙を挟んで第２基板の下面が対向するように、前記第１基板上に搭載された第２基板と、を具備する電子部品である。
【発明の効果】
【００１６】
本発明によれば、チッピングおよび／またはクラックの発生を抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】図１（ａ）および図１（ｂ）は、実施例１に係る電子部品の断面図および平面図である。
【図２】図２（ａ）は、機能部の平面図、図２（ｂ）は機能部の断面図である。
【図３】図３（ａ）から図３（ｄ）は、実施例１に係る電子部品の製造方法を示す断面図（その１）である。
【図４】図４（ａ）から図４（ｄ）は、実施例１に係る電子部品の製造方法を示す断面図（その２）である。
【図５】図５（ａ）から図５（ｃ）は、実施例１に係る電子部品の製造方法を示す断面図（その３）である。
【図６】図６（ａ）および図６（ｂ）は、実施例１に係る電子部品の製造方法を示す断面図（その４）である。
【図７】図７は、実施例１における基板の端面付近を示す断面図である。
【図８】図８（ａ）および図８（ｂ）は、比較例１に係る電子部品の製造方法を示す断面図である。
【図９】図９（ａ）および図９（ｂ）は、実施例１の変形例１に係る電子部品の製造方法を示す断面図である。
【図１０】図１０（ａ）および図１０（ｂ）は、実施例１の変形例２に係る電子部品の製造方法を示す断面図である。
【図１１】図１１（ａ）から図１１（ｃ）は、実施例２に係る電子部品の製造方法を示す断面図である。
【図１２】図１２（ａ）から図１２（ｃ）は、実施例３に係る電子部品の製造方法を示す断面図（その１）である。
【図１３】図１３（ａ）から図１３（ｃ）は、実施例３に係る電子部品の製造方法を示す断面図（その２）である。
【図１４】図１４は、実施例４に係るデュプレクサの回路図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照し本発明の実施例について説明する。
【実施例１】
【００１９】
図１（ａ）および図１（ｂ）は、実施例１に係る電子部品の断面図および平面図である。図１（ｂ）は、デバイスチップ２１および環状金属層３７を図示している。図１（ａ）に示すように、基板１０は支持基板１０ａと圧電基板１０ｂとを有する。支持基板１０ａは例えばサファイア基板、スピネル基板、アルミナ基板またはシリコン基板である。圧電基板１０ｂは、例えばタンタル酸リチウム基板またはニオブ酸リチウム基板である。圧電基板１０ｂは支持基板１０ａの上面に接合されている。圧電基板１０ｂと支持基板１０ａの接合面は平面であり平坦である。
【００２０】
基板１０の下面に端子１４が設けられている。端子１４は、機能部１２および２２を外部と接続するためのフットパッドである。基板１０の上面に機能部１２および配線１８が設けられている。基板１０を貫通するビア配線１６が設けられている。端子１４、ビア配線１６および配線１８は例えば銅層、アルミニウム層または金層等の金属層である。ビア配線１６は配線１８と端子１４を電気的に接続する。基板１０の外縁の圧電基板１０ｂは除去され、代わりに支持基板１０ａ上に環状金属層３７が設けられている。環状金属層３７は圧電基板１０ｂ上に設けられてもよい。環状金属層３７上に環状電極３６が設けられている。環状電極３６および環状金属層３７は、銅層、ニッケル層、チタン層、金層、アルミニウム層および銀層等の金属層、またはこれらの積層膜である。
【００２１】
デバイスチップ２１は、基板２０および機能部２２を有している。基板２０の下面に機能部２２および配線２８が設けられている。基板２０は、例えばサファイア基板、スピネル基板、アルミナ基板またはシリコン基板等の絶縁基板または半導体基板である。配線２８は例えば銅層、アルミニウム層または金層等の金属層である。基板２０はバンプ３８を介し基板１０にフリップチップ実装（フェースダウン実装）されている。バンプ３８は、例えば金バンプ、半田バンプまたは銅バンプである。バンプ３８は配線２８と１８とを接合する。
【００２２】
基板１０上に平面視においてデバイスチップ２１を囲むように封止部３０が設けられている。封止部３０は、例えば半田等の金属材料である。封止部３０は、環状電極３６の上面に接合されている。基板２０の上面および封止部３０の上面に平板状のリッド３２が設けられている。リッド３２は例えばコバール等の金属板または絶縁板である。リッド３２および封止部３０を覆うように保護膜３４が設けられている。保護膜３４は例えばニッケル膜等の金属膜である。
【００２３】
機能部１２および２２は空隙２５を介し対向している。空隙２５は、封止部３０、基板１０、基板２０およびリッド３２により封止される。バンプ３８は空隙２５に囲まれている。
【００２４】
端子１４はビア配線１６および配線１８を介し機能部１２と電気的に接続されている。また、端子１４は、ビア配線１６、配線１８、バンプ３８および配線２８を介し機能部２２と電気的に接続されている。封止部３０は接地される。
【００２５】
図１（ｂ）に示すように、環状金属層３７は、基板１０の周縁に設けられ、デバイスチップ２１を囲っている。支持基板１０ａの外周は環状金属層３７の外周の外側に位置している。
【００２６】
図２（ａ）は、機能部１２の平面図、図２（ｂ）は機能部２２の断面図である。図２（ａ）に示すように、機能部１２は弾性表面波共振器である。基板１０上にＩＤＴ（Interdigital Transducer）４０と反射器４２が形成されている。ＩＤＴ４０は、互いに対向する１対の櫛型電極４０ａを有する。櫛型電極４０ａは、複数の電極指４０ｂと複数の電極指４０ｂを接続するバスバー４０ｃとを有する。反射器４２は、ＩＤＴ４０の両側に設けられている。ＩＤＴ４０が圧電基板１０ｂに弾性表面波を励振する。ＩＤＴ４０および反射器４２は例えばアルミニウム膜または銅膜により形成される。ＩＤＴ４０および反射器４２を覆う保護膜または温度補償膜が設けられていてもよい。この場合、保護膜または温度補償膜を含め機能部１２として機能する。
【００２７】
図２（ｂ）に示すように、機能部２２は圧電薄膜共振器である。基板２０上に圧電膜４６が設けられている。圧電膜４６を挟むように下部電極４４および上部電極４８が設けられている。下部電極４４と基板２０との間に空隙４５が形成されている。下部電極４４および上部電極４８は圧電膜４６内に、厚み縦振動モードの弾性波を励振する。下部電極４４および上部電極４８は例えばルテニウム膜等の金属膜である。圧電膜４６は例えば窒化アルミニウム膜である。
【００２８】
機能部１２および２２は、弾性波を励振する電極を含む。このため、弾性波を規制しないように、機能部１２および２２は空隙２５に覆われている。
【００２９】
以下、実施例１の各材料および寸法を例示する。支持基板１０ａは膜厚が１００μｍのサファイア基板である。圧電基板１０ｂは膜厚が１０μｍから２０μｍのタンタル酸リチウム基板である。支持基板１０ａの線熱膨張係数が圧電基板１０ｂより小さい場合、機能部１２の弾性波素子の周波数温度依存性が小さくなる。端子１４は支持基板１０ａ側から膜厚が２μｍの銅層、膜厚が５μｍのニッケル層、膜厚が０．５μｍの金層である。ビア配線は銅ビア配線である。バンプ３８は金バンプである。基板２０はシリコン基板である。封止部３０はＳｎＡｇ半田である。リッド３２は膜厚が１５μｍのコバール板である。保護膜３４は膜厚が１０μｍのニッケル層である。
【００３０】
［実施例１の製造方法］
図３（ａ）から図６（ｂ）は、実施例１に係る電子部品の製造方法を示す断面図である。図３（ａ）に示すように、支持基板１０ａの上面に圧電基板１０ｂの下面を接合する。この接合はウエハ状態で行なう。接合の方法としては、支持基板１０ａの上面と圧電基板１０ｂの下面とを活性化させて常温接合する方法、または接着剤で接合する方法等がある。切断領域８０は、基板１０が切断されるべき領域である。
【００３１】
図３（ｂ）に示すように、圧電基板１０ｂに所望の開口５０を形成する。開口５０は、例えばパターニングされたフォトレジストをマスクにブラスト法を行なうことで形成する。ブラスト法以外にイオンミリング法またはウェットエッチング法を用いてもよい。
【００３２】
図３（ｃ）に示すように、圧電基板１０ｂおよび支持基板１０ａにビアホールを形成する。ビアホールは例えばレーザ光を照射して形成する。ビアホール内および開口５０内にシード層（不図示）を形成する。シード層に電流を供給し、電解めっき法を用いバイアホール内にビア配線１６、開口５０内に環状金属層３７を形成する。ビア配線１６および環状金属層３７を銅層とする場合、シード層は例えば基板１０側から膜厚が１００μｍのチタン膜および膜厚が２００μｍの銅層とすることができる。ＣＭＰ（Chemical Mechanical Polishing）法等を用い不要なめっき層を除去する。
【００３３】
図３（ｄ）に示すように、圧電基板１０ｂの上面に機能部１２および配線１８を形成する。機能部１２は例えば基板１０側からチタン膜およびアルミニウム膜である。配線１８は例えば基板１０側からチタン膜および金膜である。
【００３４】
図４（ａ）に示すように、環状金属層３７上に環状電極３６を形成する。環状電極３６は、例えば基板１０側からチタン膜およびニッケル膜であり、蒸着法およびリフトオフ法を用い形成する。図４（ｂ）に示すように、切断領域８０における基板１０に上面からレーザ光７０を照射する。これにより、支持基板１０ａの上面および圧電基板１０ｂに溝６０を形成する。支持基板１０ａ内の溝６０の深さは例えば３０μｍである。レーザ光７０は、例えばＹＧＡレーザ光または炭酸ガスレーザ光である。レーザ装置としてはレーザアブレーション装置を用いる。
【００３５】
図４（ｃ）に示すように、基板１０の下面を研磨または研削する。これにより、基板１０の下面からビア配線１６が露出する。図４（ｄ）に示すように、ビア配線１６に接触するように、端子１４を形成する。例えば、基板１０の下面にシード層を形成する。シード層下に開口を有するフォトレジストを形成する。シード層に電流を供給し電解めっき法を用い開口内にめっき層を形成する。その後、めっき層以外のシード層を除去する。シード層は、例えば基板１０側からチタン膜および銅膜とすることができる。めっき層は、例えば基板１０側から銅層、ニッケル層および金層とすることができる。
【００３６】
図５（ａ）に示すように、基板１０上に基板２０をフリップチップ実装する。基板２０は個片化後のデバイスチップ２１であり、基板２０の下面に、バンプ３８として金スタッドバンプが形成されている。
【００３７】
図５（ｂ）に示すように、基板１０上に基板２０を覆うように半田板を配置する。半田板上にリッド３２を配置する。リッド３２で半田板を基板１０に押圧し半田板の融点以上に加熱する。例えばＳｎＡｇ半田の融点は約２２０℃であり、２３０℃以上の温度とする。これにより、半田板が溶融し封止部３０が形成される。封止部３０は環状電極３６と合金を形成する。これにより、封止部３０は環状電極３６と接合する。リッド３２は半田の濡れ性がよいため封止部３０はリッド３２に接合する。リッド３２は基板２０の上面に接触するが接合しない。溝６０の内面は濡れ性が悪いため封止部３０は接合しない。以上により、デバイスチップ２１、封止部３０およびリッド３２から構造体８２が形成される。
【００３８】
図５（ｃ）に示すように、基板１０の下面をフォトレジスト等の保護膜５２で保護する。保護膜５２の下に樹脂製のテープ５４を貼り付ける。切断領域８０におけるリッド３２、封止部３０および圧電基板１０ｂをダイシングブレード７２を用い切断する。これにより、リッド３２、封止部３０および圧電基板１０ｂに溝６２が形成される。支持基板１０ａ内の溝６０は残存する。支持基板１０ａ内の溝６０は少なくとも３０μｍ以上の深さ残存させる。
【００３９】
図６（ａ）に示すように、テープ５４を剥離し、リッド３２上に樹脂製のテープ５６を貼り付ける。溝６０に重なるように下面からブレイク用の刃７４を押し当てる。これにより、支持基板１０ａを溝６０を起点に割断する。刃７４は、テープ５６の上面から押し当ててもよい。これにより、支持基板１０ａに割れ６４が形成され、電子部品１００に個片化される。
【００４０】
図６（ｂ）に示すように、電子部品１００をテープ５６から剥がす。複数の電子部品１００をバレル（不図示）に入れバレルをめっき槽５８に投入する。バレルめっき法を用い、保護膜３４を形成する。保護膜３４は例えば膜厚が１０μｍのニッケル膜である。保護膜３４は、主に金属材料の表面に形成される。よって、保護膜３４はリッド３２の上面、封止部３０の側面および環状金属層３７の側面に形成されるが、基板１０の側面および保護膜５２の下面には形成されない。保護膜３４の形成後、保護膜５２を剥離する。これにより、図１（ａ）および図１（ｂ）の電子部品が完成する。
【００４１】
図７は、実施例１における基板１０の端面付近を示す断面図である。支持基板１０ａは３種類の端面１１ａから１１ｃを有する。端面１１ａは、ブレードダイシングにより形成された端面であり、下に行くにしたがい湾曲する曲面である。端面１１ｂは、レーザ光７０により形成された端面であり、下に行くに従い外側に位置するテーパ状である。端面１１ｂの表面は、レーザ光７０の熱により融解する。これにより、端面１１ｂに多結晶層６１が形成される。端面１１ｃは割断された端面であり、略垂直に形成される。端面１１ａの高さＨ１は例えば１０μｍから２０μｍ、幅Ｗ１は例えば３０μｍから３５μｍである。端面１１ｂの高さＨ２は例えば１０μｍから２０μｍ、幅Ｗ２は例えば５μｍから１０μｍである。端面１１ｃの高さＨ３は例えば６５μｍから７０μｍである。
【００４２】
［比較例１の製造方法］
図８（ａ）および図８（ｂ）は、比較例１に係る電子部品の製造方法を示す断面図である。図８（ａ）に示すように、実施例１の図３（ａ）から図４（ａ）のいずれかの工程において、切断領域８０における圧電基板１０ｂの上面に溝６８を形成する。図４（ｂ）に示すように、実施例１の図５（ｂ）と同様に封止部３０とリッド３２で空隙２５を封止する。封止部３０を形成するときに封止部３０と基板１０との間に空気が残存しボイドが形成されることがある。溝６８により、空気が抜けるため封止部３０と基板１０との間にボイドが形成されることを抑制できる。図８（ｂ）に示すように、テープ５４に貼り付け、ダイシングブレードを用いリッド３２、封止部３０および基板１０を切断する。その後、図６（ｂ）と同様に保護膜３４を形成する。
【００４３】
比較例１では、支持基板１０ａと圧電基板１０ｂとの界面付近７７および支持基板１０ａの下面付近７８においてにチッピングおよび／またはクラックが発生する。これは、支持基板１０ａが硬いためである。このように、支持基板１０ａと圧電基板１０ｂとの基板１０上に基板２０を含む構造体８２を搭載し、構造体８２と基板１０を切断しようとすると、支持基板１０ａにチッピングおよび／またはクラックが発生する。支持基板１０ａは溝を起点に割断するとチッピングおよびクラックの発生が抑制される。しかしながら、支持基板１０ａ上に構造体８２が搭載されているため、溝を起点に割断することは難しい。
【００４４】
実施例１によれば、図４（ｂ）のように、基板１０（第１基板）の切断すべき切断領域８０にレーザ光７０を照射し、支持基板１０ａに溝６０を形成する。図５（ｂ）のように、機能部１２に空隙２５を挟んで基板２０（第２基板）の下面が対向するように、基板１０上に基板２０を含む構造体８２を搭載する。図５（ｃ）のように、その後、ダイシング法を用い切断領域８０において構造体８２を切断する。図６（ａ）のように、切断領域８０において溝６０を起点に支持基板１０ａを割断する。
【００４５】
このように、予め支持基板１０ａに溝６０を形成しておき、構造体８２を切断した後に溝６０を起点に支持基板１０ａを割断することで、基板１０および構造体８２をチッピングおよび／またはクラックを抑制しつつ切断することができる。
【００４６】
図５（ｂ）のように、構造体８２を搭載する工程において、基板２０を平面視において囲み基板１０に接合し切断領域８０に重なる封止部３０を形成する。図５（ｃ）のように、構造体８２を切断する工程において、切断領域８０における封止部３０を切断する工程を含む。これにより、構造体８２が基板２０および封止部３０を含む場合に、チッピングおよび／またはクラックを抑制しつつ構造体８２と基板１０を切断できる。
【００４７】
図４（ｂ）のように、支持基板１０ａに溝６０を形成する工程は、図５（ｂ）の構造体８２を搭載する工程の前に、支持基板１０ａの上面に溝６０を形成する工程を含む。図５（ｃ）の構造体８２を切断する工程において、支持基板１０ａに溝６０の少なくとも一部を残存させる。これにより、図６（ａ）において支持基板１０ａを溝６０を起点に割断できる。また、封止部３０を形成するときに、溝６０により空気が抜けるためボイドの形成を抑制できる。
【００４８】
基板２０の下面に機能部１２と空隙２５を介し対向する機能部２２（第２機能部）が設けられている。これにより、機能部１２および２２を有する基板１０および２０を積層できる。
【００４９】
実施例１の方法により製造された電子部品は、図７のように、端面１１ａ(第１の側面)は上面側に設けられ下に行くほど外側に曲がる曲面を有する。端面１１ｂ（第２の側面）は端面１１ａの下に設けられ表面が多結晶化されている。端面１１ｃは、端面１１ｂから下面側に設けられ略垂直な平面を有する。
【００５０】
図９（ａ）および図９（ｂ）は、実施例１の変形例１に係る電子部品の製造方法を示す断面図である。図９（ａ）に示すように、実施例１の図３（ａ）から図４（ａ）のいずれかの工程において、切断領域８０の圧電基板１０ｂを除去する。このとき、環状金属層３７間の全ての圧電基板１０ｂを除去する。図９（ｂ）に示すように、レーザ光７０を照射することで支持基板１０ａに溝６０を形成する。その後の工程は実施例１と同じであり説明を省略する。
【００５１】
図１０（ａ）および図１０（ｂ）は、実施例１の変形例２に係る電子部品の製造方法を示す断面図である。図９（ａ）に示すように、実施例１の図３（ａ）から図４（ａ）のいずれかの工程において、切断領域８０の圧電基板１０ｂを除去する。このとき、切断領域８０の中央の圧電基板１０ｂを除去し、両側の圧電基板１０ｂは残存させる。図９（ｂ）に示すように、レーザ光７０を照射することで支持基板１０ａに溝６０を形成する。その後の工程は実施例１と同じであり説明を省略する。
【００５２】
実施例１の変形例１および２のように、支持基板１０ａに溝６０を形成する前に、切断領域８０の圧電基板１０ｂの少なくとも一部を除去する。これにより、溝６０を形成するときに、支持基板１０ａに直接レーザ光７０を照射できる。これにより、鋭利な溝６０を形成でき、割断時のチッピングおよび／またはクラックをより抑制できる。
【実施例２】
【００５３】
図１１（ａ）から図１１（ｃ）は、実施例２に係る電子部品の製造方法を示す断面図である。図１１（ａ）に示すように、切断領域８０における圧電基板１０ｂの上面に溝６８が形成されている。溝６８は、封止部３０にボイドが形成されることを抑制する。溝６８は、圧電基板１０ｂを貫通していてもよいし、圧電基板１０ｂのうち上部のみに形成されていてもよい。切断領域８０における支持基板１０ａに下面からレーザ光７０を照射する。これにより、支持基板１０ａの下面に溝６０が形成される。溝６０の深さは例えば３０μｍである。
【００５４】
図１１（ｂ）に示すように、実施例１の図５（ｃ）と同様に、ダイシングブレード７２を用い、リッド３２、封止部３０および圧電基板１０ｂを切断する。図１１（ｃ）に示すように、実施例１の図６（ａ）と同様に、切断領域８０において支持基板１０ａの下面に刃７４を押し当てる。これにより、支持基板１０ａを割断する。その他の工程は実施例１と同じであり説明を省略する。
【００５５】
実施例２のように、溝６０は、支持基板１０ａの下面に設けられていてもよい。
【実施例３】
【００５６】
図１２（ａ）から図１３（ｃ）は、実施例３に係る電子部品の製造方法を示す断面図である。図１２（ａ）に示すように、実施例１と同様に、基板１０に機能部１２、端子１４、ビア配線１６および配線１８が形成されている。切断領域８０における基板１０に上面からレーザ光７０を照射することにより、支持基板１０ａに溝６０を形成する。図１２（ｂ）に示すように、基板１０上の配線１８上にバンプ３８を形成する。機能部１２および配線１８を囲むように、基板１０上に環状金属層３５を形成する。バンプ３８および環状金属層３５は、例えば銅層、金層または半田層である。
【００５７】
図１２（ｃ）に示すように、基板１０上に基板２０を搭載する。基板２０の下面に機能部２２および配線２８が形成されている。配線２８にバンプ３８が接合する。機能部２２および配線２８は環状金属層３５に囲まれる。環状金属層３５により、機能部１２および２２は空隙２５に封止される。基板１０および２０はウエハ状態であり、基板２０は切断領域８０で切断されていない。
【００５８】
図１３（ａ）に示すように、基板１０の下面をテープ５４に貼り付ける。切断領域８０において基板２０をダイシングブレード７２により切断する。ダイシングブレード７２は圧電基板１０ｂを切断してもよい。
【００５９】
図１３（ｂ）に示すように、基板２０の上面をテープ５６に貼り付ける。切断領域８０において基板１０に下面から刃７４を押し当てる。これにより、支持基板１０ａが割断される。図１３（ｃ）に示すように、テープ５４および５６を剥がす。これにより、実施例３に係る電子部品が形成される。
【００６０】
実施例３によれば、図１２（ｃ）のように、基板２０が切断領域８０に重なるように基板２０を基板１０上に搭載する。図１３（ａ）のように、基板２０を基板１０上に搭載した後に、切断領域８０における基板２０を切断する。このように、構造体は基板２０でもよい。
【実施例４】
【００６１】
実施例４は、デュプレクサ等のマルチプレクサの例である。図１４は、実施例４に係るデュプレクサの回路図である。図１４に示すように、共通端子Ａｎｔと送信端子Ｔｘとの間に送信フィルタ９０が接続されている。共通端子Ａｎｔと受信端子Ｒｘとの間に受信フィルタ９２が接続されている。送信フィルタ９０は送信端子Ｔｘから入力した高周波信号のうち送信帯域の信号を共通端子Ａｎｔに通過させ、他の信号を抑圧する。受信フィルタ９２は、共通端子Ａｎｔに入力した高周波信号のうち受信帯域の信号を通過させ、他の信号を抑圧する。
【００６２】
送信フィルタ９０は、実施例１から３の機能部２２により形成され、受信フィルタ９２は、実施例１から３の機能部１２により形成される。これにより、実施例１から３の電子部品はデュプレクサとして機能する。マルチプレクサとしてデュプレクサの例を説明したが、トリプレクサまたはクワッドプレクサでもよい。
【００６３】
実施例１から３およびその変形例において、機能部１２および２２の両方が弾性表面波素子でもよい。機能部２２は弾性波素子以外でもよい。例えば、機能部２２は、アンプおよび／またはスイッチのような能動素子でもよい。また、機能部２２は、インダクタおよび／またはキャパシタ等の受動素子でもよい。
【００６４】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００６５】
１０、２０  基板
１０ａ  支持基板
１０ｂ  圧電基板
１２、２２  機能部
２１  デバイスチップ
３０  封止部
３２  リッド
３８  バンプ
６０、６２、６８  溝
【図１】
2018101913.tif 000003
【図２】
2018101913.tif 000004
【図３】
2018101913.tif 000005
【図４】
2018101913.tif 000006
【図５】
2018101913.tif 000007
【図６】
2018101913.tif 000008
【図７】
2018101913.tif 000009
【図８】
2018101913.tif 000010
【図９】
2018101913.tif 000011
【図１０】
2018101913.tif 000012
【図１１】
2018101913.tif 000013
【図１２】
2018101913.tif 000014
【図１３】
2018101913.tif 000015
【図１４】
2018101913.tif 000016