(57)【要約】【課題】表示画像のコントラストのダイナミックレンジの悪化を防止して、液晶を交流駆動させることができる液晶表示装置を提供する。【解決手段】液晶表示装置１は、映像信号処理部１０とランプ波形信号生成回路２０と液晶表示素子３０とを備える。映像信号処理部１０は、映像データＶＤがビット反転されていない非反転映像信号ＶＤＳ１とビット反転された反転映像信号ＶＤＳ２とを生成する。ランプ波形信号生成回路２０は、鋸歯状波のランプ波形を有するランプ波形信号ＶＲＥＦを生成する。液晶表示素子３０は、液晶１１４を有する複数の画素１１０が配置され、非反転映像信号ＶＤＳ１とランプ波形信号ＶＲＥＦとに基づいて決定された第１の駆動電圧ＶＩＤ１と、反転映像信号ＶＤＳ２とランプ波形信号ＶＲＥＦとに基づいて決定された第２の駆動電圧ＶＩＤ２とを液晶１１４に交互に印加する。【選択図】図１
2018120042.tif 000002
【特許請求の範囲】
【請求項１】
映像データがビット反転されていない非反転映像信号とビット反転された反転映像信号とを生成する映像信号処理部と、
鋸歯状波のランプ波形を有するランプ波形信号を生成するランプ波形信号生成回路と、
液晶を有する複数の画素が配置され、前記非反転映像信号と前記ランプ波形信号とに基づいて決定された第１の駆動電圧と、前記反転映像信号と前記ランプ波形信号とに基づいて決定された第２の駆動電圧とを前記液晶に交互に印加する液晶表示素子と、
を備えることを特徴とする液晶表示装置。
【請求項２】
前記映像信号処理部は、
前記映像データをビット反転させて前記反転映像信号を生成するインバータと、
前記映像データがビット反転されていない非反転映像信号と、前記インバータにより生成された前記反転映像信号とを切り替えて前記液晶表示素子へ出力するスイッチと、
を有することを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、画素毎の階調データに基づいて液晶を駆動することにより、画像を階調表示することができる。
【０００３】
特許文献１には、１水平ライン分の各画素データとカウンタの出力とを比較し、両者が一致したタイミングでランプ波形信号をサンプリングすることが記載されている。サンプリングされたランプ波形信号のアナログ電圧が画素に供給されることで、画像は階調表示される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−１７８２３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
液晶表示装置では、電圧が緩やかに上昇した後に急降下する鋸歯状波（以下、正鋸歯状波と称す）のランプ波形と、電圧が緩やかに下降した後に急上昇する鋸歯状波（以下、逆鋸歯状波と称す）のランプ波形とをフレーム毎に反転させることにより、液晶を交流駆動することができる。液晶を交流駆動することにより、液晶の焼き付きを防止することができる。
【０００６】
電圧が急降下または急上昇したときにランプ波形にリンギングが発生する場合がある。特に正鋸歯状波のランプ波形の場合、リンギングの最大振幅が液晶表示素子の低電位側電源の電源電圧を超えてしまう場合がある。リンギングの最大振幅が液晶表示素子の低電位側電源の電源電圧を超えると、液晶表示素子の保護ダイオード回路を構成するダイオードの閾値を超えて、ダイオードがラッチアップしてしまう。
【０００７】
ダイオードをラッチアップさせないためには、リンギングが閾値を超えないように、ランプ波形の低電位側電圧を高く設定することが必要である。しかしながら、ランプ波形の低電位側電圧を高く設定すると、ランプ波形の振幅が小さくなるため、液晶の変調度が低減し、表示画像のコントラストのダイナミックレンジが狭くなる。
【０００８】
本発明は、液晶を交流駆動させ、広いダイナミックレンジのコントラストを維持して画像を表示することができる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、映像データがビット反転されていない非反転映像信号とビット反転された反転映像信号とを生成する映像信号処理部と、鋸歯状波のランプ波形を有するランプ波形信号を生成するランプ波形信号生成回路と、液晶を有する複数の画素が配置され、前記非反転映像信号と前記ランプ波形信号とに基づいて決定された第１の駆動電圧と、前記反転映像信号と前記ランプ波形信号とに基づいて決定された第２の駆動電圧とを前記液晶に交互に印加する液晶表示素子とを備えることを特徴とする液晶表示装置を提供する。
【発明の効果】
【００１０】
本発明の液晶表示装置によれば、液晶を交流駆動させ、広いダイナミックレンジのコントラストを維持して画像を表示することができる。
【図面の簡単な説明】
【００１１】
【図１】一実施形態の液晶表示装置を示す構成図である。
【図２】一実施形態の液晶表示装置における各信号の関係を示すタイムチャートである。
【図３】一実施形態の液晶表示装置の映像信号処理部を示す構成図である。
【図４】一実施形態の液晶表示装置のランプ波形信号生成回路を示す構成図である。
【図５】ランプ波形信号に発生するリンギングを説明するための図である。
【図６】比較例の液晶表示装置を示す構成図である。
【図７】比較例の液晶表示装置における各信号の関係を示すタイムチャートである。
【図８】比較例の液晶表示装置のランプ波形信号生成回路を示す構成図である。
【図９】ランプ波形信号に発生するリンギングを説明するための図である。
【発明を実施するための形態】
【００１２】
図１〜図５を用いて、一実施形態の液晶表示装置を説明する。図１は一実施形態の液晶表示装置の構成例を示している。図２は液晶表示装置における各信号の関係をタイムチャートで示している。図１に示すように、液晶表示装置１は、映像信号処理部１０と、タイミング発生回路２と、ランプ波形信号生成回路２０と、液晶表示素子３０とを備える。
【００１３】
液晶表示素子３０は、表示画素部１００と、水平走査回路２００と、垂直走査回路３００と、保護ダイオード回路４００とを備える。表示画素部１００は、水平方向に配置された複数（ｘ）本の列データ線Ｄ（Ｄ１〜Ｄｘ）と、垂直方向に配置された複数（ｙ）本の行走査線Ｇ（Ｇ１〜Ｇｙ）との各交差部にマトリクス状に配置された複数（ｘ×ｙ）個の画素１１０を有する。
【００１４】
画素１１０は、画素選択トランジスタ１１１と液晶駆動部１１２とを有する。画素選択トランジスタ１１１は、ゲートが行走査線Ｇに接続され、ドレインが列データ線Ｄに接続され、ソースが液晶駆動部１１２に接続されている。画素選択トランジスタ１１１としてｎＭＯＳトランジスタを用いてもよい。
【００１５】
液晶駆動部１１２は、画素電極１１３と、液晶１１４と、共通電極１１５とを有する。画素電極１１３は、画素選択トランジスタ１１１のソースに接続されている。共通電極１１５は、全画素共通の電極であり、共通の電圧が印加される。液晶１１４は、画素電極１１３と共通電極１１５との間隙に充填され、画素電極１１３に印加される駆動電圧ＶＩＤと共通電極１１５に印加される電圧との差分の電圧に応じて駆動される。
【００１６】
水平走査回路２００は、列データ線Ｄ１〜Ｄｘを介して表示画素部１００の画素１１０に接続されている。例えば列データ線Ｄ１は、表示画素部１００の１列目のｙ個の画素１１０に接続されている。列データ線Ｄ２は、表示画素部１００の２列目のｙ個の画素１１０に接続され、列データ線Ｄｘは、表示画素部１００のｘ列目のｙ個の画素１１０に接続されている。
【００１７】
水平走査回路２００は、シフトレジスタ２０１と、ラッチ回路２０２と、カウンタ回路２０３と、ｘ個のコンパレータ回路２０４（２０４１〜２０４ｘ）と、ｘ個の選択回路２０５（２０５１〜２０５ｘ）とを有する。選択回路２０５はＣＭＯＳ構造を有する。
【００１８】
保護ダイオード回路４００は、高電位側電源ＤＶＣＣに接続されたダイオード４０１と、低電位側電源ＡＶＣＣに接続されたダイオード４０２とを有するダイオードクランプ回路を構成している。
【００１９】
図３に示すように、映像信号処理部１０は、スイッチ１１と、インバータ１２とを有する。映像信号処理部１０には、デジタル信号である映像データＶＤとフレーム同期信号ＦＤとが入力される。映像信号処理部１０は、フレーム同期信号ＦＤに基づいて、映像データＶＤのビット反転と非反転とをフレーム単位で交互に実行し、映像信号ＶＤＳとして液晶表示素子３０へ出力する。
【００２０】
例えば、映像信号処理部１０は、ＦＤ＝０の場合にはスイッチ１１により映像データＶＤがビット反転されていない映像信号（以下、非反転映像信号と称す）ＶＤＳ１を生成し、液晶表示素子３０の水平走査回路２００のシフトレジスタ２０１へ出力する。また、映像信号処理部１０は、ＦＤ＝１の場合にはスイッチ１１を切り替えて映像データＶＤがインバータ１２によりビット反転された映像信号（以下、反転映像信号と称す）ＶＤＳ２を生成し、シフトレジスタ２０１へ出力する。
【００２１】
図１に示すように、タイミング発生回路２には、クロック信号ＣＬＫと垂直同期信号ＳＶＤと図２（ａ）に示す水平同期信号ＳＨＤとが入力される。タイミング発生回路２は、クロック信号ＣＬＫと水平同期信号ＳＨＤとに基づいて、図２（ｃ）に示すシフトクロック信号ＳＣＬＫと、図２（ｄ）に示すラッチ信号ＳＬと、図２（ｆ）に示すカウンタクロック信号ＣＣＬＫと、図２（ｇ）に示すカウンタリセット信号ＣＲＳＴと、水平同期信号ＳＨＤに同期するカウンタリセット信号ＣＲと、図２（ｉ）に示す全画素リセット信号ＳＥＬＲＳＴとを生成する。タイミング発生回路２は、クロック信号ＣＬＫと水平同期信号ＳＨＤと垂直同期信号ＳＶＤとに基づいて、行選択信号ＶＣＫと垂直リセット信号ＶＳＴとを生成する。
【００２２】
タイミング発生回路２は、シフトクロック信号ＳＣＬＫを液晶表示素子３０の水平走査回路２００のシフトレジスタ２０１へ出力する。タイミング発生回路２は、ラッチ信号ＳＬをラッチ回路２０２へ出力する。タイミング発生回路２は、カウンタクロック信号ＣＣＬＫとカウンタリセット信号ＣＲＳＴとをカウンタ回路２０３へ出力する。タイミング発生回路２は、全画素リセット信号ＳＥＬＲＳＴを選択回路２０５（２０５１〜２０５ｘ）へ出力する。
【００２３】
タイミング発生回路２は、行選択信号ＶＣＫと垂直リセット信号ＶＳＴとを垂直走査回路３００へ出力する。タイミング発生回路２は、カウンタリセット信号ＣＲとカウンタクロック信号ＣＣＬＫとをランプ波形信号生成回路２０へ出力する。
【００２４】
図４に示すように、ランプ波形信号生成回路２０は、ランプ波形用カウンタ回路２１と、インバータ２２と、ＤＡ変換器２３とを有する。ランプ波形用カウンタ回路２１には、カウンタクロック信号ＣＣＬＫとカウンタリセット信号ＣＲとが入力される。ランプ波形用カウンタ回路２１は、カウンタリセット信号ＣＲが入力されることによりリセットされる。
【００２５】
ランプ波形用カウンタ回路２１は、リセット後にカウンタクロック信号ＣＣＬＫをカウントアップし、ランプ波形用カウント値ＲＣＶとしてインバータ２２へ出力する。インバータ２２は、ランプ波形用カウント値ＲＣＶをビット反転させる。ランプ波形用カウント値ＲＣＶはｎビット、即ち０〜（２ｎ−１）の整数値となる。例えばランプ波形用カウント値ＲＣＶが１０ビット（ｎ＝１０）の場合には０〜１０２３の整数値となる。
【００２６】
ＤＡ変換器２３は、ビット反転されたランプ波形用カウント値ＲＣＶをＤＡ変換することにより、電圧が緩やかに下降した後に急上昇する逆鋸歯状波のランプ波形を有するアナログ信号であるランプ波形信号ＶＲＥＦを生成し、液晶表示素子３０の水平走査回路２００の選択回路２０５（２０５１〜２０５ｘ）へ出力する。図２（ｋ），（ｎ）に示すように、ランプ波形信号ＶＲＥＦは、１水平走査期間の周期で画素１１０における白表示の高電圧レベルＶ１から黒表示の低電圧レベルＶ０へ電圧が下降する方向に変化する周期的な掃引信号のアナログランプ波形を有する。
【００２７】
シフトレジスタ２０１には、映像信号処理部１０から非反転映像信号ＶＤＳ１と反転映像信号ＶＤＳ２とがフレーム単位で交互に入力される。また、シフトレジスタ２０１には、タイミング発生回路２からシフトクロック信号ＳＣＬＫが入力される。シフトレジスタ２０１は、シフトクロック信号ＳＣＬＫに基づいて、非反転映像信号ＶＤＳ１及び反転映像信号ＶＤＳ２を、１水平走査期間単位で、１本の行走査線Ｇのｘ個の画素１１０に対応する、非反転階調信号ＤＬ１及び反転階調信号ＤＬ２として順次入力する。
【００２８】
非反転階調信号ＤＬ１及び反転階調信号ＤＬ２は、ｎビットの階調データを有している。例えばｎ＝１０の場合、画素１１０毎に１０２４階調で画像を表示させることができる。非反転階調信号ＤＬ１の階調数が３の場合、反転階調信号ＤＬ２の階調数は１０２０となる。
【００２９】
シフトレジスタ２０１は、ｎビットの階調データを並列に順次入力してシフトする。例えば表示画素部１００が、フルハイビジョンに対応してｘ＝１９２０の場合には、シフトレジスタ２０１は、１水平走査期間に１９２０個分の画素１１０のそれぞれに対応したｎビットの階調データを入力してシフトする。
【００３０】
ラッチ回路２０２には、１水平ブランキング期間内にラッチ信号ＳＬが入力される。ラッチ回路２０２は、ラッチ信号ＳＬに基づいて、１水平走査期間内に、シフトレジスタ２０１から１本の行走査線Ｇのｘ個の画素１１０に対応する非反転階調信号ＤＬ１及び反転階調信号ＤＬ２を取り込む。ラッチ回路２０２は、取り込んだｘ個の画素１１０のそれぞれに対応したｎビットの階調データを次の１水平走査期間保持する。
【００３１】
カウンタ回路２０３には、カウンタクロック信号ＣＣＬＫとカウンタリセット信号ＣＲＳＴとが入力される。カウンタ回路２０３は、カウンタクロック信号ＣＣＬＫに基づいて、図２（ｈ）に示すｎビットのカウント値ＱＤを順次カウントアップする。これにより、カウンタ回路２０３は、１水平走査期間毎に２ｎのカウント値ＱＤ（０〜（２ｎ−１））をコンパレータ回路２０４（２０４１〜２０４ｘ）へ出力する。従って、カウンタ回路２０３は、階調データと同じ階調数のカウント値ＱＤを各コンパレータ回路２０４へ出力する。
【００３２】
コンパレータ回路２０４（２０４１〜２０４ｘ）は、各列データ線Ｄ（Ｄ１〜Ｄｘ）に対応している。各コンパレータ回路２０４には、カウンタ回路２０３からカウント値ＱＤが入力され、ラッチ回路２０２から各画素１１０に対応した非反転階調信号ＤＬ１及び反転階調信号ＤＬ２が入力される。
【００３３】
コンパレータ回路２０４は、非反転階調信号ＤＬ１の階調データとカウント値ＱＤとをビット毎に比較し、両方が一致したときに図２（ｊ）に示す一致パルス信号ＡＰ１を生成し、対応する選択回路２０５へ出力する。即ち、一致パルス信号ＡＰ１は非反転階調信号ＤＬ１に基づいて生成される。
【００３４】
コンパレータ回路２０４は、反転階調信号ＤＬ２の階調データとカウント値ＱＤとをビット毎に比較し、両方が一致したときに図２（ｍ）に示す一致パルス信号ＡＰ２を生成し、対応する選択回路２０５へ出力する。即ち、一致パルス信号ＡＰ２は反転階調信号ＤＬ２に基づいて生成される。
【００３５】
コンパレータ回路２０４は、非反転階調信号ＤＬ１が入力された場合、例えば非反転階調信号ＤＬ１の階調数が３であれば、カウント値ＱＤ＝３のタイミングで一致パルス信号ＡＰ１を選択回路２０５へ出力する。コンパレータ回路２０４は、反転階調信号ＤＬ２が入力された場合、例えば反転階調信号ＤＬ２の階調数が１０２０であれば、カウント値ＱＤ＝１０２０のタイミングで一致パルス信号ＡＰ２を選択回路２０５へ出力する。
【００３６】
各選択回路２０５（２０５１〜２０５ｘ）は、各コンパレータ回路２０４（２０４１〜２０４ｘ）に対応している。選択回路２０５（２０５１〜２０５ｘ）は、各列データ線Ｄ（Ｄ１〜Ｄｘ）に接続されている。例えば選択回路２０５１は、列データ線Ｄ１を介して表示画素部１００の１列目のｙ個の画素１１０に接続されている。また、選択回路２０５２は、列データ線Ｄ２を介して表示画素部１００の２列目のｙ個の画素１１０に接続され、選択回路２０５ｘは、列データ線Ｄｘを介して表示画素部１００のｘ列目のｙ個の画素１１０に接続されている。
【００３７】
各選択回路２０５には、対応するコンパレータ回路２０４から一致パルス信号ＡＰ１，ＡＰ２が入力され、タイミング発生回路２から全画素リセット信号ＳＥＬＲＳＴが入力され、ランプ波形信号生成回路２０からランプ波形信号ＶＲＥＦが入力される。
【００３８】
選択回路２０５は、サンプリングを開始し、終了するためのアナログスイッチを有する。各選択回路２０５は、１水平ブランキング期間中に、タイミング発生回路２から全画素リセット信号ＳＥＬＲＳＴが入力されることにより、各アナログスイッチがオン状態になり、ランプ波形信号ＶＲＥＦのサンプリングを開始する。選択回路２０５は、一致パルス信号ＡＰ１，ＡＰ２の立ち下がりのタイミングでアナログスイッチがオフ状態になり、サンプリングを終了する。
【００３９】
選択回路２０５は、１水平走査期間単位で、全画素リセット信号ＳＥＬＲＳＴの入力から一致パルス信号ＡＰ１，ＡＰ２の立ち下がりまでの期間、サンプリングしたランプ波形信号ＶＲＥＦを、アナログ電圧である駆動電圧ＶＩＤ１，ＶＩＤ２として対応する列データ線Ｄへ出力する。選択回路２０５は、一致パルス信号ＡＰ１，ＡＰ２の立ち下がりのタイミングでサンプリングをオフすることにより、列データ線Ｄ１に出力する駆動電圧ＶＩＤ１，ＶＩＤ２を決定する。
【００４０】
一致パルス信号ＡＰ１は、非反転映像信号ＶＤＳ１に基づいて生成された信号である。駆動電圧ＶＩＤ１（第１の駆動電圧）は非反転映像信号ＶＤＳ１とランプ波形信号ＶＲＥＦに基づいて決定された電圧である。一致パルス信号ＡＰ２は反転映像信号ＶＤＳ２に基づいて生成された信号である。駆動電圧ＶＩＤ２（第２の駆動電圧）は、反転映像信号ＶＤＳ２とランプ波形信号ＶＲＥＦに基づいて決定された電圧である。例えば、選択回路２０５１は、コンパレータ回路２０４１から出力された一致パルス信号ＡＰ１，ＡＰ２の立ち下がりのタイミングでサンプリングしたランプ波形信号ＶＲＥＦを駆動電圧ＶＩＤ１，ＶＩＤ２として列データ線Ｄ１に出力する。
【００４１】
選択回路２０５は、非反転階調信号ＤＬ１に基づくタイミングで一致パルス信号ＡＰ１が入力された場合、高階調（白）から低階調（黒）へ向けてサンプリングを実行する。また、選択回路２０５は、反転階調信号ＤＬ２に基づくタイミングで一致パルス信号ＡＰ２が入力された場合、低階調（黒）から高階調（白）へ向けてサンプリングを実行する。これにより、駆動電圧ＶＩＤ１と駆動電圧ＶＩＤ２とがフレーム単位で交互に液晶駆動部１１２の画素電極１１３に印加されるため、液晶１１４を交流駆動させることができる。
【００４２】
図５を用いて、ランプ波形信号ＶＲＥＦに発生するリンギングについて説明する。ランプ波形信号ＶＲＥＦは、高電圧レベルＶ１から低電圧レベルＶ０へ緩やかに下降した後に高電圧レベルＶ１へ急上昇する。低電圧レベルＶ０から高電圧レベルＶ１へ急上昇したときにリンギングＲＧ１が発生する。
【００４３】
選択回路２０５はＣＭＯＳ構造を有するため、高電位側電源ＤＶＣＣの電位（高電位）ＤＶＤＤから低電位側電源ＡＶＣＣの電位（低電位）ＡＶＤＤまでのフルスケールでランプ波形信号ＶＲＥＦを入力し、サンプリングすることができる。一方、画素選択トランジスタ１１１をＣＭＯＳ構造にすると画素１１０毎に２つのトランジスタが必要になり、画素サイズが大きくなってしまう。そこで、画素選択トランジスタ１１１をｎＭＯＳトランジスタにすることで１つのトランジスタで構成することができる。
【００４４】
画素選択トランジスタ１１１は、垂直走査回路３００から行走査線Ｇを介してゲートに入力されるゲート信号ＧＳの電圧レベルに応じてオン状態とオフ状態とを切り替える。ゲート信号ＧＳは、高電位ＤＶＤＤから低電位ＡＶＤＤまでの信号レベルで画素選択トランジスタ１１１に入力されるように設定される。一方、選択回路２０５から列データ線Ｄを介してドレインに入力される駆動電圧ＶＩＤ１，ＶＩＤ２が画素選択トランジスタ１１１の閾値Ｖｔｈを超えると、画素選択トランジスタ１１１は正常に動作しなくなる。
【００４５】
従って、画素選択トランジスタ１１１が正常に動作するためには、駆動電圧ＶＩＤ１，ＶＩＤ２は、電位（ＤＶＤＤ−Ｖｔｈ）から電位ＡＶＤＤまでの信号レベルで画素選択トランジスタ１１１に入力される。そのため、ランプ波形信号ＶＲＥＦの高電圧レベルＶ１は電位（ＤＶＤＤ−Ｖｔｈ）よりも低い電位（Ｖ１＜（ＤＶＤＤ−Ｖｔｈ））に設定されている。これにより、低電圧レベルＶ０から高電圧レベルＶ１へ急上昇したときにリンギングＲＧ１が発生したとしても、リンギングＲＧ１の最大振幅を電位ＤＶＤＤから電位（ＤＶＤＤ−Ｖｔｈ）までの範囲に抑えることができるので、画素選択トランジスタ１１１を正常に動作させることができる。
【００４６】
［比較例］
図６〜図９を用いて、比較例の液晶表示装置を説明する。図６は比較例の液晶表示装置の構成例を示している。図７は比較例の液晶表示装置における各信号の関係をタイムチャートで示している。図６は図１に対応し、図７は図２に対応する。
【００４７】
本実施形態の液晶表示装置１では映像データＶＤに対してビット反転と非反転とを行っている。これに対して、比較例の液晶表示装置では、ランプ波形に対して反転と非反転とを行う点で相違する。そこで、本実施形態の液晶表示装置１との相違点について説明する。なお、説明をわかりやすくするために液晶表示装置１と同じ構成部には同じ符号を付す。
【００４８】
図６に示すように、液晶表示装置５０１は、タイミング発生回路５０２と、ランプ波形信号生成回路５２０と、液晶表示素子３０とを備える。
【００４９】
タイミング発生回路５０２には、フレーム同期信号ＦＤとクロック信号ＣＬＫと水平同期信号ＳＨＤと垂直同期信号ＳＶＤとが入力される。タイミング発生回路５０２は、フレーム同期信号ＦＤに同期するフレーム信号ＦＳを生成し、フレーム信号ＦＳとカウンタリセット信号ＣＲとカウンタクロック信号ＣＣＬＫとをランプ波形信号生成回路５２０へ出力する。
【００５０】
図８に示すように、ランプ波形信号生成回路５２０は、ランプ波形用カウンタ回路２１と、インバータ２２と、切り替えスイッチ５２４と、ＤＡ変換器２３とを有する。図８は図４に対応する。ランプ波形用カウンタ回路２１には、カウンタクロック信号ＣＣＬＫとカウンタリセット信号ＣＲとが入力される。ランプ波形用カウンタ回路２１は、カウンタリセット信号ＣＲが入力されることによりリセットされる。切り替えスイッチ５２４にはフレーム信号ＦＳが入力される。
【００５１】
ＦＳ＝０の場合には、切り替えスイッチ５２４は、ランプ波形用カウンタ回路２１とＤＡ変換器２３とを接続する。ランプ波形用カウンタ回路２１は、リセット後にカウンタクロック信号ＣＣＬＫをカウントアップし、ランプ波形用カウント値ＲＣＶとして切り替えスイッチ５２４を介してＤＡ変換器２３へ出力する。
【００５２】
ＦＳ＝１の場合には、切り替えスイッチ５２４は、ランプ波形用カウンタ回路２１とＤＡ変換器２３とをインバータ２２を介して接続する。ランプ波形用カウンタ回路２１は、リセット後にカウンタクロック信号ＣＣＬＫをカウントアップし、ランプ波形用カウント値ＲＣＶとしてインバータ２２へ出力する。インバータ２２はランプ波形用カウント値ＲＣＶをビット反転させ、切り替えスイッチ５２４を介してＤＡ変換器２３へ出力する。
【００５３】
ＤＡ変換器２３は、ビット反転されていない（非反転）ランプ波形用カウント値ＲＣＶをＤＡ変換することにより、電圧が緩やかに上昇した後に急降下する正鋸歯状波のランプ波形を有するアナログ信号であるランプ波形信号ＶＲＥＦ１を生成し、液晶表示素子３０の水平走査回路２００の選択回路２０５（２０５１〜２０５ｘ）へ出力する。図７（ｋ）に示すように、ランプ波形信号ＶＲＥＦ１は、１水平走査期間の周期で画素１１０における黒表示の低電圧レベルＶ０から白表示の高電圧レベルＶ１へ電圧が上昇する方向に変化する周期的な掃引信号のアナログランプ波形を有する。
【００５４】
ＤＡ変換器２３は、ビット反転されたランプ波形用カウント値ＲＣＶをＤＡ変換することにより、電圧が緩やかに下降した後に急上昇する逆鋸歯状波のランプ波形を有するアナログ信号であるランプ波形信号ＶＲＥＦ２を生成し、液晶表示素子３０の水平走査回路２００の選択回路２０５（２０５１〜２０５ｘ）へ出力する。図７（ｍ）に示すように、ランプ波形信号ＶＲＥＦ２は、１水平走査期間の周期で画素１１０における白表示の高電圧レベルＶ１から黒表示の低電圧レベルＶ０へ電圧が下降する方向に変化する周期的な掃引信号のアナログランプ波形を有する。
【００５５】
図６に示すように、シフトレジスタ２０１には、映像データＶＤが入力される。また、シフトレジスタ２０１には、タイミング発生回路５０２からシフトクロック信号ＳＣＬＫが入力される。シフトレジスタ２０１は、シフトクロック信号ＳＣＬＫに基づいて、映像データＶＤを、１水平走査期間単位で、１本の行走査線Ｇのｘ個の画素１１０に対応する、図７（ｅ）に示す階調信号ＤＬとして順次入力する。階調信号ＤＬは、ｎビットの階調データを有している。例えばｎ＝１０の場合、画素１１０毎に１０２４階調で画像を表示させることができる。
【００５６】
シフトレジスタ２０１は、ｎビットの階調データを並列に順次入力してシフトする。ラッチ回路２０２は、ラッチ信号ＳＬに基づいて、１水平走査期間内に、シフトレジスタ２０１から１本の行走査線Ｇのｘ個の画素１１０に対応する階調信号ＤＬを取り込む。ラッチ回路２０２は、取り込んだｘ個の画素１１０のそれぞれに対応したｎビットの階調データを次の１水平走査期間保持する。
【００５７】
各コンパレータ回路２０４には、カウンタ回路２０３からカウント値ＱＤが入力され、ラッチ回路２０２から各画素１１０に対応した階調信号ＤＬが入力される。コンパレータ回路２０４は、階調信号ＤＬの階調データとカウント値ＱＤとをビット毎に比較し、両方が一致したときに図７（ｊ）に示す一致パルス信号ＡＰを生成し、対応する選択回路２０５へ出力する。コンパレータ回路２０４は、階調信号ＤＬの階調数が３であれば、カウント値ＱＤ＝３のタイミングで一致パルス信号ＡＰを選択回路２０５へ出力する。
【００５８】
各選択回路２０５には、対応するコンパレータ回路２０４から一致パルス信号ＡＰが入力され、タイミング発生回路５０２から全画素リセット信号ＳＥＬＲＳＴが入力される。また、各選択回路２０５には、ランプ波形信号生成回路５２０からランプ波形信号ＶＲＥＦ１，ＶＲＥＦ２が入力される。
【００５９】
各選択回路２０５は、１水平ブランキング期間中に、タイミング発生回路２から全画素リセット信号ＳＥＬＲＳＴが入力されることにより、各アナログスイッチがオン状態になり、ランプ波形信号ＶＲＥＦ１，ＶＲＥＦ２のサンプリングを開始する。選択回路２０５は、一致パルス信号ＡＰの立ち下がりのタイミングでアナログスイッチがオフ状態になり、サンプリングを終了する。
【００６０】
選択回路２０５は、１水平走査期間単位で、全画素リセット信号ＳＥＬＲＳＴの入力から一致パルス信号ＡＰの立ち下がりまでの期間、サンプリングしたランプ波形信号ＶＲＥＦ１，ＶＲＥＦ２を、アナログ電圧である駆動電圧ＶＩＤ１１，ＶＩＤ１２として対応する列データ線Ｄへ出力する。選択回路２０５は、一致パルス信号ＡＰの立ち下がりのタイミングでサンプリングをオフすることにより、列データ線Ｄ１に出力する駆動電圧ＶＩＤ１１，ＶＩＤ１２を決定する。例えば、選択回路２０５１は、コンパレータ回路２０４１から出力された一致パルス信号ＡＰの立ち下がりのタイミングでサンプリングしたランプ波形信号ＶＲＥＦ１，ＶＲＥＦ２を駆動電圧ＶＩＤ１１，ＶＩＤ１２として列データ線Ｄ１に出力する。
【００６１】
選択回路２０５は、ビット反転されていない正鋸歯状波のランプ波形信号ＶＲＥＦ１が入力された場合、低階調（黒）から高階調（白）へ向けてサンプリングを実行する。また、選択回路２０５は、ビット反転された逆鋸歯状波のランプ波形信号ＶＲＥＦ２が入力された場合、高階調（白）から低階調（黒）へ向けてサンプリングを実行する。これにより、駆動電圧ＶＩＤ１１と駆動電圧ＶＩＤ１２とがフレーム単位で交互に液晶駆動部１１２の画素電極１１３に印加されるため、液晶１１４を交流駆動させることができる。
【００６２】
図９を用いて、ランプ波形信号ＶＲＥＦ１に発生するリンギングについて説明する。ランプ波形信号ＶＲＥＦ１は、低電圧レベルＶ０から高電圧レベルＶ１へ緩やかに上昇した後に低電圧レベルＶ０へ急降下する。高電圧レベルＶ１から低電圧レベルＶ０へ急降下したときにリンギングＲＧ２が発生する。
【００６３】
液晶１１４を０％〜１００％のフルスケールの変調度で駆動させるためには、低電圧レベルＶ０を低電位側電源ＡＶＣＣの電位ＡＶＤＤの近傍に設定することになる。そのため、ランプ波形信号ＶＲＥＦ１に発生したリンギングＲＧ２の最大振幅が電位ＡＶＤＤを超える、即ちリンギングＲＧ２の最大振幅の最小電位が電位ＡＶＤＤよりも低くなる場合がある。
【００６４】
リンギングＲＧ２が電位ＡＶＤＤを超えると、保護ダイオード回路４００の低電位側電源ＡＶＣＣに接続されたダイオード４０２がラッチアップする。ダイオード４０２をラッチアップさせないためには、ランプ波形信号ＶＲＥＦ１の低電圧レベルＶ０を高く設定することが必要である。低電圧レベルＶ０を高く設定すると、液晶１１４をフルスケールの変調度で駆動させることができなくなるため、表示画像のコントラストのダイナミックレンジが狭くなる。
【００６５】
なお、ランプ波形信号ＶＲＥＦ２は、低電圧レベルＶ０から高電圧レベルＶ１へ急上昇したときにリンギングＲＧ１が発生する。しかしながら、本実施形態の液晶表示装置１のランプ波形信号ＶＲＥＦと同様に、ランプ波形信号ＶＲＥＦ２の高電圧レベルＶ１は電位（ＤＶＤＤ−Ｖｔｈ）よりも低い電圧レベル（Ｖ１＜（ＤＶＤＤ−Ｖｔｈ））に設定されている。これにより、低電圧レベルＶ０から高電圧レベルＶ１へ急上昇したときにリンギングＲＧ１が発生したとしても、リンギングＲＧ１の最大振幅を電位ＤＶＤＤから電位（ＤＶＤＤ−Ｖｔｈ）までの範囲に抑えることができるので、画素選択トランジスタ１１１を正常に動作させることができる。
【００６６】
比較例の液晶表示装置５０１では、正鋸歯状波のランプ波形を有するランプ波形信号ＶＲＥＦ１と逆鋸歯状波のランプ波形を有するランプ波形信号ＶＲＥＦ２とを用いて液晶１１４を交流駆動する。保護ダイオード回路４００のダイオード４０２をラッチアップさせないために、ランプ波形信号ＶＲＥＦ１の低電圧レベルＶ０を高く設定することにより、表示画像のコントラストのダイナミックレンジが狭くなる。
【００６７】
それに対して、本実施形態の液晶表示装置１では、一方のランプ波形、具体的には逆鋸歯状波のランプ波形を有するランプ波形信号ＶＲＥＦのみを使用し、映像データＶＤがビット反転されていない非反転映像信号ＶＤＳ１と、ビット反転された反転映像信号ＶＤＳ２とを用いて液晶１１４を交流駆動する。
【００６８】
従って、他方のランプ波形、具体的には正鋸歯状波のランプ波形を有するランプ波形信号ＶＲＥＦ２を使用しないで液晶１１４を交流駆動するため、表示画像のコントラストのダイナミックレンジの悪化を防止することができる。よって、本実施形態の液晶表示装置１によれば、液晶を交流駆動させ、広いダイナミックレンジのコントラストを維持して画像を表示することができる。
【００６９】
なお、本発明は、上述した実施形態の構成に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変更可能である。
【００７０】
例えば、本実施形態の液晶表示装置１では、画素選択トランジスタ１１１としてｎＭＯＳトランジスタを用いる構成について説明したが、ｐＭＯＳトランジスタを用いる構成としてもよい。画素選択トランジスタ１１１としてｐＭＯＳトランジスタを用いる場合には、ランプ波形信号生成回路２０は、インバータ２２を有さない構成となる。
【００７１】
これにより、ランプ波形信号生成回路２０は、電圧が緩やかに上昇した後に急降下する正鋸歯状波のランプ波形を有するランプ波形信号ＶＲＥＦを生成する。ランプ波形信号ＶＲＥＦは、１水平走査期間の周期で画素１１０における黒表示の低電圧レベルＶ０から白表示の高電圧レベルＶ１へ電圧が上昇する方向に変化する周期的な掃引信号のアナログランプ波形を有する。
【００７２】
ゲート信号ＧＳは、高電位ＤＶＤＤから低電位ＡＶＤＤまでの信号レベルで画素選択トランジスタ１１１に入力される。一方、ドレインに入力される駆動電圧ＶＩＤ１，ＶＩＤ２が画素選択トランジスタ１１１の閾値Ｖｔｈを超えると、画素選択トランジスタ１１１は正常に動作しなくなる。
【００７３】
従って、画素選択トランジスタ１１１が正常に動作するためには、駆動電圧ＶＩＤ１，ＶＩＤ２は、電位（ＡＶＤＤ＋Ｖｔｈ）から電位ＤＶＤＤまでの信号レベルで画素選択トランジスタ１１１に入力される。そのため、ランプ波形信号ＶＲＥＦの低電圧レベルＶ０が電位（ＡＶＤＤ＋Ｖｔｈ）よりも高い電圧レベル（Ｖ０＞（ＡＶＤＤ＋Ｖｔｈ））に設定される。これにより、高電圧レベルＶ１から低電圧レベルＶ０へ急降下したときにリンギングＲＧ２が発生したとしても、リンギングＲＧ２の最大振幅を電位ＡＶＤＤから電位（ＡＶＤＤ＋Ｖｔｈ）までの範囲に抑えることができるので、画素選択トランジスタ１１１を正常に動作させることができる。
【符号の説明】
【００７４】
１  液晶表示装置
１０  映像信号処理部
２０  ランプ波形信号生成回路
３０  液晶表示素子
１１０  画素
１１４  液晶
ＶＤ  映像データ
ＶＤＳ１  非反転映像信号
ＶＤＳ２  反転映像信号
ＶＲＥＦ  ランプ波形信号
ＶＩＤ１  駆動電圧（第１の駆動電圧）
ＶＩＤ２  駆動電圧（第２の駆動電圧）
【図１】
2018120042.tif 000003
【図２】
2018120042.tif 000004
【図３】
2018120042.tif 000005
【図４】
2018120042.tif 000006
【図５】
2018120042.tif 000007
【図６】
2018120042.tif 000008
【図７】
2018120042.tif 000009
【図８】
2018120042.tif 000010
【図９】
2018120042.tif 000011