(57)【要約】【課題】信号線の残留インダクタンスをさらに低減する。【解決手段】信号線が、導体線を絶縁膜で被覆した複数の素線を撚り合わせることで構成された第１のリッツ線と、導体線を絶縁膜で被覆した複数の素線を撚り合わせることで構成された第２のリッツ線とを撚り合わせた、撚り合わせリッツ線を複数本撚り合わせることで構成される。素線はエナメル線を用いることができる。信号線が、ゲートドライブ回路と、ゲートドライブ回路からのゲートドライブ信号を受ける半導体デバイスとの間を接続する信号線に用いられる。【選択図】図１
2018120814.tif 000002
【特許請求の範囲】
【請求項１】
導体線を絶縁膜で被覆した複数の素線を撚り合わせることで構成された第１のリッツ線と、導体線を絶縁膜で被覆した複数の素線を撚り合わせることで構成された第２のリッツ線とを撚り合わせた、撚り合わせリッツ線を複数本撚り合わせることで構成された信号線。
【請求項２】
前記撚り合わせリッツ線を複数撚り合わせる場合に、導体線を絶縁膜で被覆した複数の素線を撚り合わせることで構成された第３のリッツ線を更に加えて撚り合わせる請求項１に記載の信号線。
【請求項３】
前記素線はエナメル線である請求項１又は請求項２に記載の信号線。
【請求項４】
ゲートドライブ回路と、前記ゲートドライブ回路からのゲートドライブ信号を受けるトランジスタを有する被測定物と、前記ゲートドライブ回路と前記トランジスタのゲートとを接続する信号線とを備え、該信号線は請求項１から請求項３のいずれか１項に記載の信号線である半導体試験装置。
【請求項５】
前記被測定物は複数設けられ、前記ゲートドライブ回路は複数設けられ、前記ゲートドライブ回路は前記被測定物ごとに設けられている請求項４に記載の半導体試験装置。
【請求項６】
前記被測定物は複数設けられ、前記ゲートドライブ回路は複数の前記被測定物に対応して設けられている請求項４に記載の半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号線およびこの信号線を用いた半導体試験装置に関し、特にリッツ線を用いた信号線およびこの信号線を用いた半導体試験装置に関する。
【背景技術】
【０００２】
半導体試験装置、特にパワー半導体モジュールの試験方法の合理化、試験条件（波形）の改善、およびそのために改良された半導体試験装置については、例えば、特許文献１に開示された統合試験装置がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−７８１７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明者らは、半導体試験(特にパワーデバイスの半導体試験)において、ゲートドライブ回路からゲートドライブ信号を、信号線を介して被測定対象物に送る場合に、ゲートドライブ回路と被測定物との間の信号線の長さによっては、ドライブ信号の伝送特性が劣化する場合があることを見出した。
本発明は、残留インダクタンスを低減することができる、リッツ線を用いた信号線およびこの信号線を用いた半導体試験装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
（１）  本発明に係る信号線は、導体線を絶縁膜で被覆した複数の素線を撚り合わせることで構成された第１のリッツ線と、導体線を絶縁膜で被覆した複数の素線を撚り合わせることで構成された第２のリッツ線とを撚り合わせた、撚り合わせリッツ線を複数本撚り合わせることで構成された信号線である。
【０００６】
（２）  上記（１）の信号線は、前記撚り合わせリッツ線を複数撚り合わせる場合に、導体線を絶縁膜で被覆した複数の素線を撚り合わせることで構成された第３のリッツ線を更に加えて撚り合わせてもよい。
【０００７】
（３）  上記（１）又は（２）の信号線の前記素線はエナメル線であってもよい。
【０００８】
（４）  本発明に係る半導体試験装置は、ゲートドライブ回路と、前記ゲートドライブ回路からのゲートドライブ信号を受けるトランジスタを有する被測定物と、前記ゲートドライブ回路と前記トランジスタのゲートとを接続する信号線とを備え、該信号線は上記（１）から上記（３）のいずれかの信号線である半導体試験装置である。
【０００９】
（５）  上記（４）の半導体試験装置は、前記被測定物が複数設けられ、前記ゲートドライブ回路が複数設けられ、前記ゲートドライブ回路が前記被測定物ごとに設けられていてもよい。
【００１０】
（６）  上記（４）の半導体試験装置は、前記被測定物が複数設けられ、前記ゲートドライブ回路が複数の前記被測定物に対応して設けられてもよい。
【発明の効果】
【００１１】
本発明によれば、信号線の残留インダクタンスをさらに低減することができる。また、ゲートドライブ回路からゲートドライブ信号を被測定対象物に送る場合に、ドライブ信号の伝送特性の劣化を抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態の信号線の構成を示す説明図である。
【図２Ａ】リッツ線１Ａの構成を示す説明図である。
【図２Ｂ】リッツ線１Ｂの構成を示す説明図である。
【図３Ａ】リッツ線１１の構成を示す説明図である。
【図３Ｂ】リッツ線１２の構成を示す説明図である。
【図４】ゲートドライブ回路と被測定物との配置を示す説明図である。
【図５】ゲートドライブ回路と複数の被測定物との配置を示す説明図である。
【図６】図６はシックスインワン型のパワージュールを検査する場合のゲートドライブ回路と被測定物との配置を示す説明図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について図面を用いて説明する。
図１は本発明の一実施形態の信号線の構成を示す説明図である。本実施形態の信号線はリッツ線を用いたものである。リッツ線は、一般的に高周波を電線に通す場合に表皮効果により抵抗が増加することを抑制するために用いられ、導体線を絶縁膜で被覆した複数の素線を撚り合わせることで構成されるものである。リッツ線は一般には銅線にエナメルを被覆したエナメル線を撚り合わせることで構成される。
【００１４】
図１に示すように、本実施形態の信号線１は、リッツ線１Ａとリッツ線１Ｂとを撚り合わせて構成される。また、リッツ線１Ａ及び１Ｂの各々はリッツ線どうしを撚り合わせて構成され、撚り合わせリッツ線となる。
図２Ａ及び図２Ｂはそれぞれ、リッツ線１Ａ及び１Ｂの構成を示す説明図である。リッツ線１Ａはリッツ線１１とリッツ線１２とを撚り合わせて構成される。リッツ線１Ｂはリッツ線１３とリッツ線１４とを撚り合わせて構成される。
【００１５】
図３Ａ及び図３Ｂはそれぞれ、リッツ線１１及び１２の構成を示す説明図である。リッツ線１１はエナメル線（素線となる）１１Ａとエナメル線（素線となる）１１Ｂとを撚り合わせて構成される。リッツ線１２はエナメル線（素線となる）１２Ａとエナメル線（素線となる）１２Ｂとを撚り合わせて構成される。
ここでは、リッツ線１１及び１２について説明したが、図２Ｂに示したリッツ線１３及び１４もリッツ線１１及び１２と同様な構成を有している。
【００１６】
図３Ａに示すように、エナメル線１１Ａはエナメル（絶縁膜となる）が剥がされた銅線の端部Ａ４１、Ａ４２を有し、エナメル線１１Ｂはエナメル（絶縁膜となる）が剥がされた銅線（導体線となる）の端部Ｂ４１、Ｂ４２を有する。図３Ｂに示すように、エナメル線１２Ａはエナメルが剥がされた銅線の端部Ａ５１、Ａ５２を有し、エナメル線１２Ｂはエナメルが剥がされた銅線の端部Ｂ５１、Ｂ５２を有する。
図２Ａに示す端部Ａ２１はエナメル線１１Ａの端部Ａ４１とエナメル線１２Ａの端部Ａ５１を接合させて構成される。また、端部Ａ２２はエナメル線１１Ａの端部Ａ４２とエナメル線１２Ａの端部Ａ５２を接合させて構成される。
図２Ａに示す端部Ｂ２１はエナメル線１１Ｂの端部Ｂ４１とエナメル線１２Ｂの端部Ｂ５１を接合させて構成される。また、端部Ｂ２２はエナメル線１１Ｂの端部Ｂ４２とエナメル線１２Ｂの端部Ｂ５２を接合させて構成される。
【００１７】
図２Ｂに示されるリッツ線１３の端部Ａ３１とＡ３２、リッツ線１４の端部Ｂ３１とＢ３２はそれぞれ、リッツ線１１の端部Ａ２１とＡ２２、リッツ線１２の端部Ｂ２１とＢ２２と同様に構成される。
なお、図１、図２Ａ、図２Ｂ、図３Ａ、及び図３Ｂは、撚り合わせ状態を概略的に示したもので、各図において、理解の容易化のために線どうしに隙間があるように示しているが、実際はエナメル線どうし、リッツ線どうしは密になるように撚り合わせられる。
【００１８】
以上の説明では、簡易化のために、２本のリッツ線を撚り合わせ、２本の撚り合わせたリッツ線をさらに撚り合わせることで信号線１を構成した例、すなわち、リッツ線を２段階に撚り合わせて信号線１を構成した例について説明した。しかし、残留インダクタンスをさらに低減するために、リッツ線を３段階以上に撚り合わせて構成してもよい。すなわち、信号線１を２つ用意し、信号線１どうしを撚り合わせてもよい。図２Ａ、図２Ｂでは２数本のリッツ線を撚り合わせてリッツ線１Ａ、１Ｂを構成しているが、リッツ線１Ａ、１Ｂのいずれか又は両方を３本以上のリッツ線を撚り合わせて構成してもよい。さらに、図１の信号線１はリッツ線１Ａとリッツ線１Ｂとを撚り合わせて構成しているが、リッツ線１Ａ又はリッツ線１Ｂと同じ構成のリッツ線を加えて３本以上のリッツ線を撚り合わせて構成してもよい。撚り合わせるリッツ線の本数を増減することで、残留インダクタンスの値を増減することができる。
【００１９】
本実施形態の信号線は、残留インダクタンスの低減が求められる信号線として広く用いることができ、特に用途を限定するものでないが、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やパワーＭＯＳトランジスタのようなパワーデバイスとなるトランジスタを含むウェハ、それを切り出したパワーチップ、及びそのパワーチップをリードフレーム上に搭載し、全体を樹脂でモールドしたパワーモジュール等の半導体試験装置用の信号線に好適に用いることができる。本実施形態の信号線では、リッツ線(プラス、マイナス)を束線したものを複数並列接続し、トランジスタのゲート（制御電極となる）まで接続することで残留インダクタンスを低減させることができる。
【００２０】
このような半導体試験装置において、スイッチング特性等の動特性を測定する場合に、ゲートドライブ回路と被測定物のトランジスタとの間でのゲートドライブ信号の伝送特性を向上させることが望ましい。そのため、ゲートドライブ信号を出力するゲートドライブ回路は被検出物直近に配置することが望ましいが、半導体試験装置としての機能及びメンテ性を考慮すると、ゲートドライブ回路の配置に制限が生ずる。
図４に示すように、ゲートドライブ回路１０１のゲートドライブ信号を図１に示した信号線１を用いて被測定物１１１のトラジスタのゲートと、ドレイン又はソースとの間に伝送する。被測定物１１１がパワーモジュールの場合、パワーモジュールを差し込むコネクタと、ゲートドライブ回路１０１とを図１に示した信号線で接続する。
被測定物１１１を基板の一方の面上に配置し、ゲートドライブ回路１０１を基板の裏面に配置したり、被測定物１１１に対してゲートドライブ回路１０１を別基板に配置する場合に、被測定物１１１とゲートドライブ回路１０１とを接続する信号線の長さｄが長くなる場合がある。
このような場合に、残留インダクタンスが低い信号線１を用いることで、信号線１の長さｄが大きくても、トランジスタを含む被測定物１１１の動特性を精度よく測定することが可能となる。そして、基板のパターンに制約なく、残留インダクタンスを低減させられる。
【００２１】
図５に示すように、１つのゲートドライブ回路２０１で、複数の被測定物２１１、２１２にゲートドライブ信号を送る半導体試験装置では、レイアウトの都合で、ゲートドライブ回路２０１と被測定物２１１との間を接続する信号線の長さと、ゲートドライブ回路２０１と被測定物２１２との間を接続する信号線の長さが異なる場合がある。このような場合に、信号線として残留インダクタンスが低い信号線１と同様な構成の信号線１−１、１−２を用いることで、ゲートドライブ回路２０１と被測定物２１１との間を接続する信号線１−１の長さと、ゲートドライブ回路２０１と被測定物２１２との間を接続する信号線１−２の長さが異なっても、残留インダクタンスによる影響を抑制し、トランジスタを含む被測定物２１１、２１２の動特性等を精度よく測定することが可能となる。
【００２２】
パワーモジュールは、パワーデバイスとなるトランジスタ、又はそのトランジスタを含む回路がモジュールに１個、２個、４個、６個含まれる場合に、ワンインワン、ツーインワン、フォーインワンもしくはシックスインワン型のパワージュールと呼ばれるが、いずれのパワーモジュールを測定する半導体試験装置であっても、その半導体試験装置の信号線用として本実施形態の信号線が適用できる。
【００２３】
図６はシックスインワン型のパワージュールを検査する場合のゲートドライブ回路と被測定物との配置を示す説明図である。シックスインワン型のパワージュール３１０内の被測定物３１１〜３１６の周囲に、被測定物３１１〜３１６にそれぞれ対応してゲートドライブ回路３０１を配置する。被測定物３１１〜３１６とゲートドライブ回路３０１〜３０６との間をそれぞれ接続する信号線の長さは極力短くし、長さを揃えることが望ましい。しかし、モジュール化された被測定物３１１〜３１６の周囲にゲートドライブ回路３０１を配置する場合、信号線の長さを揃えて配置することは難しい。本実施形態の信号線１と同様な構成となる信号線１−３〜１−８を、被測定物３１１〜３１６とゲートドライブ回路３０１〜３０６との間を接続する各信号線として用いることで、残留インダクタンスを抑制して動特性等を精度よく測定することが可能となる。
【００２４】
図４、図５及び図６においては、ゲートドライブ回路１０１と被測定物１１１との配線部分、ゲートドライブ回路２０１と被測定物２１１，２１２との配線部分、及び、ゲートドライブ回路３０１〜３０６と被測定物３１１〜３１６との配線部分を信号線１、信号線１−１，１−２、及び信号線１−３〜１−８のみで接続した例を示した。
しかし、図４、図５及び図６において、すでにプリント基板にてパターン化されている信号線に対して、その残留インダクタンスを減らすために、本実施形態の信号線をプリントパターンの信号線に並列接続することにより、その残留インダクタンスを減らすことも可能である。
【００２５】
以上説明したように、本実施形態の半導体試験装置においては、トランジスタとゲートドライブ回路との接続にリッツ線を用いた信号線を使用することで、残留インダクタンスを低減し、ドライブ信号の伝送特性を向上させることができる。
【符号の説明】
【００２６】
１、   １Ａ、１Ｂ、１１、１２、１３、１４  リッツ線
１２Ａ、１２Ｂ  エナメル線
１０１、２０１、３０１−３０６  ゲートドライブ回路
１１１、２１１、２１２、３１１〜３１６  被測定物
【図１】
2018120814.tif 000003
【図２Ａ】
2018120814.tif 000004
【図２Ｂ】
2018120814.tif 000005
【図３Ａ】
2018120814.tif 000006
【図３Ｂ】
2018120814.tif 000007
【図４】
2018120814.tif 000008
【図５】
2018120814.tif 000009
【図６】
2018120814.tif 000010