(57)【要約】【課題】暗電流の増加や高周波特性の劣化を引き起こさずに、ＧｅＰＤのＥＳＤに対する耐性の向上をチップ上で実現すること。【解決手段】光を受信して電気信号を発生するフォトダイオードと、該フォトダイオードに対してそれぞれ直列に接続される、抵抗とＰ型のトランジスタとグラウンド接地された容量と、前記トランジスタをオンオフ制御する信号を入力するための制御用電極と、前記フォトダイオードにバイアス信号を入力するための電源用電極と、前記フォトダイオードで発生した電気信号を検出するための検出用電極とを備え、前記フォトダイオードのカソード端子に前記抵抗の一端と前記Ｐ型のトランジスタのドレインと前記容量とが接続され、前記抵抗の他端とＰ型のトランジスタのゲートが前記制御用電極に接続され、前記Ｐ型のトランジスタのソースが前記電源用電極に接続され、前記フォトダイオードのアノードが前記検出用電極に接続されていることを特徴とする光受信回路である。【選択図】図１
2018092983.tif 000002
【特許請求の範囲】
【請求項１】
光を受信して電気信号を発生するフォトダイオードと、
該フォトダイオードに対してそれぞれ直列に接続される、抵抗とＰ型のトランジスタとグラウンド接地された容量と、
前記トランジスタをオンオフ制御する信号を入力するための制御用電極と、
前記フォトダイオードにバイアス信号を入力するための電源用電極と、
前記フォトダイオードで発生した電気信号を検出するための検出用電極とを備え、
前記フォトダイオードのカソード端子に前記抵抗の一端と前記Ｐ型のトランジスタのドレインと前記容量とが接続され、前記抵抗の他端とＰ型のトランジスタのゲートが前記制御用電極に接続され、前記Ｐ型のトランジスタのソースが前記電源用電極に接続され、前記フォトダイオードのアノードが前記検出用電極に接続されていることを特徴とする光受信回路。
【請求項２】
光を受信して電気信号を発生するフォトダイオードと、
該フォトダイオードに対してそれぞれ直列に接続される、抵抗とＮ型のトランジスタとグラウンド接地された容量と、
前記トランジスタをオンオフ制御する信号を入力するための制御用電極と、
前記フォトダイオードにバイアス信号を入力するための電源用電極と、
前記フォトダイオードで発生した電気信号を検出するための検出用電極とを備え、
前記フォトダイオードのアノード端子に前記抵抗の一端と前記Ｎ型のトランジスタのドレインと前記容量とが接続され、前記抵抗の他端とＮ型のトランジスタのゲートが前記制御用電極に接続され、前記Ｎ型のトランジスタのソースが前記電源用電極に接続され、前記フォトダイオードのカソードが前記検出用電極に接続されていることを特徴とする光受信回路。
【請求項３】
前記フォトダイオードと前記検出用電極とは前記光受信回路に複数個設けられており、複数のフォトダイオードのアノードはそれぞれ別々の前記検出用電極に接続され、前記複数のフォトダイオードのカソードは１つに接続されていることを特徴とする、請求項１に記載の光受信回路。
【請求項４】
前記フォトダイオードと前記検出用電極とは前記光受信回路に複数個設けられており、複数のフォトダイオードのカソードはそれぞれ別々の前記検出用電極に接続され、前記複数のフォトダイオードのアノードは１つに接続されていることを特徴とする、請求項２に記載の光受信回路。
【請求項５】
前記トランジスタのゲートとソースとの間に接続されたＥＳＤ保護回路とをさらに備えることを特徴とする、請求項１から４のいずれかに記載の光受信回路。
【請求項６】
全ての素子が同一の基板上に集積されていることを特徴とする、請求項１から５のいずれかに記載の光受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信システムや光情報処理システムにおいて用いられる光受信回路に関し、特に周波数特性の劣化なくＥＳＤ（Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ：静電気放電）耐性の高い光受信回路を実現する回路に関するものである。
【背景技術】
【０００２】
近年の光通信の普及に伴い、光通信装置の低コスト化が求められている。その解決策の１つとして、光通信装置を構成する光回路を、シリコンウエハのような大口径ウエハ上に、シリコンフォトニクスのような微小光回路技術を用いて形成する方法がある。これにより、１チップあたりの製造費を劇的に下げ、光通信装置の低コスト化を図ることが出来る。
【０００３】
このような技術を用いたシリコン（Ｓｉ）基板上に形成する代表的な光検出器としては、モノリシック集積が可能なゲルマニウム光検出器（ＧｅＰＤ）がある。ＧｅＰＤは、Ｓｉ基板、Ｓｉ酸化膜、表面Ｓｉ層からなるＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板にリソグラフィ技術等を用いて形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−３００７２６号公報
【非特許文献】
【０００５】
【非特許文献１】Ｄ．  Ｃｅｌｏ，  Ｄ．Ｊ．  Ｇｏｏｄｗｉｌｌ，  Ｃ．  Ｂａｎｋｓ，  Ｓ．  Ｔｒｉｆｏｌｉ，  Ｐ．  Ｄｕｍａｉｓ，  Ｊ．  Ｊｉａｎｇ，  Ｃ．  Ｚｈａｎｇ，  Ｄ．  Ｇｅｎｇ，  ａｎｄ  Ｅ．  Ｂｅｒｎｉｅｒ，  “Ｅｌｅｃｔｒｏｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ  Ｓｅｎｓｉｔｉｖｉｔｙ  ｏｆ  Ｓｉｌｉｃｏｎ  Ｐｈｏｔｏｎｉｃ  Ｐｈｏｔｏｄｅｔｅｃｔｏｒｓ  ａｎｄ  Ｔｈｅｒｍｏ−Ｏｐｔｉｃ  Ｔｕｎｉｎｇ  Ｅｌｅｍｅｎｔｓ，”  ＩＥＥＥ  ＧＦＰ  ２０１６，  ＷＢ２．
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＧｅＰＤは、アノード端子とカソード端子が外部との接続部である電極に直接接続されている為、ＥＳＤ（Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ：静電気放電）によってｐｎ接合に大きなダメージが与えられてしまい、性能が大きく劣化してしまうという問題を抱えている。そのためＧｅＰＤは故障を引き起こしやすく、光回路チップの歩留りを低下させているという問題があった。
【０００７】
チップ上でＧｅＰＤのＥＳＤに対する耐性を向上させる最も簡単な解決方法は、ＧｅＰＤのサイズを大きくすることであるが、光が入射されていない時に流れる暗電流が増えてしまうことや、寄生容量が大きくなることにより高周波特性が劣化するという問題を招いてしまう。
【０００８】
そのため、非特許文献１に示されるようにＧｅＰＤと並列にダイオードを並べ、その寄生容量によりＧｅＰＤに与えられるダメージを抑え、ＥＳＤ耐性を向上させるという方法が考案されているが、微小電流を検出する端子に寄生容量が接続されるため、やはり高周波特性の劣化を招いてしまう。
【０００９】
本発明が目的とするのは、暗電流の増加や高周波特性の劣化を引き起こさずに、ＧｅＰＤのＥＳＤに対する耐性の向上をチップ上で実現することである。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、一実施形態に記載の発明は、光を受信して電気信号を発生するフォトダイオードと、該フォトダイオードに対してそれぞれ直列に接続される、抵抗とＰ型のトランジスタとグラウンド接地された容量と、前記トランジスタをオンオフ制御する信号を入力するための制御用電極と、前記フォトダイオードにバイアス信号を入力するための電源用電極と、前記フォトダイオードで発生した電気信号を検出するための検出用電極とを備え、前記フォトダイオードのカソード端子に前記抵抗の一端と前記Ｐ型のトランジスタのドレインと前記容量とが接続され、前記抵抗の他端とＰ型のトランジスタのゲートが前記制御用電極に接続され、前記Ｐ型のトランジスタのソースが前記電源用電極に接続され、前記フォトダイオードのアノードが前記検出用電極に接続されていることを特徴とする光受信回路である。
【００１１】
他の実施形態に記載の発明は、光を受信して電気信号を発生するフォトダイオードと、該フォトダイオードに対してそれぞれ直列に接続される、抵抗とＮ型のトランジスタとグラウンド接地された容量と、前記トランジスタをオンオフ制御する信号を入力するための制御用電極と、前記フォトダイオードにバイアス信号を入力するための電源用電極と、前記フォトダイオードで発生した電気信号を検出するための検出用電極とを備え、前記フォトダイオードのアノード端子に前記抵抗の一端と前記Ｎ型のトランジスタのドレインと前記容量とが接続され、前記抵抗の他端とＮ型のトランジスタのゲートが前記制御用電極に接続され、前記Ｎ型のトランジスタのソースが前記電源用電極に接続され、前記フォトダイオードのカソードが前記検出用電極に接続されていることを特徴とする光受信回路である。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態の光受信回路の構成例を示す図である。
【図２】第１の実施形態の光受信回路を用いた光検出時の構成例を示す図である。
【図３】光受信回路の周波数特性の比較を示す図である。
【図４】第２の実施形態の光受信回路を示す図である。
【図５】第３の実施形態の光受信回路の構成例を示す図である。
【図６】第４の実施形態の光受信回路の構成例を示す図である。
【図７】第５の実施形態の光受信回路の構成例を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、詳細に説明する。
【００１４】
（第１の実施形態）
図１は本発明の第１の実施形態の光受信回路の構成例を示す図である。第１の実施形態の光受信回路は、フォトダイオード１と、抵抗２と、Ｐ型のトランジスタ３と、容量（キャパシタ）８と、第１の電極５と、第２の電極６と、第３の電極７とを備えている。抵抗２はＰ型のトランジスタ３のゲート−ドレイン間に接続されており、かつ抵抗２およびＰ型のトランジスタ３のそれぞれがフォトダイオード１のカソード端子に対し直列に接続されている。容量８はフォトダイオード１のカソード端子とグラウンドの間に接続されている。容量８があることにより高周波信号が容量を経由してグラウンドに結合するため、高速信号の信号劣化を防ぐことができるため帯域が伸びる。第１の電極５は、Ｐ型のトランジスタ３のゲートおよび抵抗２の一端に接続されている。第２の電極６は、Ｐ型のトランジスタ３のソースに接続されている。第３の電極７は、フォトダイオード１のアノード端子に接続されている。
【００１５】
フォトダイオード１は、光を受信して電気信号を発生する素子であり、アノード端子が第３の電極７に接続され、カソード端子が抵抗２の他端およびＰ型のトランジスタ３のドレインに接続されている。
【００１６】
抵抗２は、一端が第１の電極５とＰ型のトランジスタ３のゲートに接続されており、他端がフォトダイオード１のカソード端子に接続されている。
【００１７】
Ｐ型のトランジスタ３は、ゲートが抵抗２の一端および第１の電極５に接続され、ドレインがフォトダイオード１のカソード端子と抵抗２の他端に接続され、ソースが第２の電極６に接続されている。
【００１８】
第１の電極５は、トランジスタ３をオンオフする制御信号を入力するための電極であり、第２の電極６は、フォトダイオード１にバイアス信号を入力するための電極であり、第３の電極７は、フォトダイオード１で発生した電気信号を検出するための電極である。
【００１９】
ここで本実施形態の光受信回路において、ＥＳＤによる放電により任意の２電極の間に高電圧パルスが印加された際にフォトダイオードに実際に印加される電圧について説明する。
【００２０】
まず、第１の電極５と第２の電極６との間に高電圧パルスが印加された場合は、フォトダイオード１のアノード端子に接続されている第３の電極７は開放端子であるから、高電圧パルスの影響を受けることはない。
【００２１】
次に、第１の電極５と第３の電極７との間に高電圧パルスが印加された場合は、抵抗２とフォトダイオード１が直列になった回路に電流が流れることとなる。しかしながら、第１の電極５と第３の電極７との間に印加された高電圧パルスは、抵抗２とフォトダイオード１とで電圧が分圧されるので、フォトダイオード１自体に加わる電圧は印加された高電圧パルスよりも下がる。したがって実際にフォトダイオード１自体に加わる電圧は抑えられるため、ＥＳＤに対する耐性は向上する。
【００２２】
さらに、第２の電極６と第３の電極７とに高電圧パルスが印加された場合は、トランジスタ３とフォトダイオード１とが直列になった回路に電流が流れる。また、トランジスタ３のゲートとドレインは抵抗２を介して接続されている。第２の電極６と第３の電極７とに高電圧パルスが印加されたことによりトランジスタ３のソース−ドレイン間に発生した電荷はトランジスタ３のソース基板で拡散されるため、フォトダイオード１に加わる電圧は印加された高電圧パルスよりも下がる。したがって実際にフォトダイオード１自体に加わる電圧は抑えられるため、ＥＳＤに対する耐性は向上する。
【００２３】
このように、本実施形態の光受信回路は、ＥＳＤによる放電により任意の２電極の間に高電圧パルスが印加されても、内部デバイスであるフォトダイオードを破壊してしまうことがない。
【００２４】
図２は第１の実施形態の光受信回路を用いた光検出時の構成例を示す図である。図２に示すように第１の実施形態の光受信回路は、光検出駆動用の電子回路２０に対して、第１の電極５を介して制御回路２１と接続されており、第２の電極６を介して電源回路２２と接続されており、第３の電極７を介して検出回路２３と接続されている。すなわち第１の実施形態の光受信回路は、図２に示すようにＰ型のトランジスタ３のゲートが制御回路２１と接続され、Ｐ型のトランジスタ３のソースが電源回路２２と接続され、フォトダイオード１のアノードが検出回路２３と接続される。
【００２５】
本実施形態の光受信回路と接続された電子回路２０は、光検出時には、制御回路２１が、トランジスタ３をＯＮとするように制御信号を出力し、電源回路２２が、フォトダイオード１にバイアスを与える電圧を印加し、検出回路２３が、フォトダイオード１で発生する微小な電流を検出する。
【００２６】
図２からも明らかなように、本実施形態の光受信回路では、光電流を検出するフォトダイオード１のアノード端子と検出回路２３の間にはＥＳＤ耐圧を向上させるための素子は何も接続されていない為、信号検出における高周波特性の劣化は生じない。また、フォトダイオード１にかかるバイアス電圧は、ＯＮとなるトランジスタ３を介して電源回路２２から与えられるため、抵抗２による電圧降下は生じない。
【００２７】
図３は、本発明と従来例２例の光受信回路の周波数特性の比較する図である。図３には、本実施形態の光受信回路とＥＳＤ対策をしていない従来例および非特許文献１のようなダイオードによるＥＳＤ保護を行った場合の従来の光受信回路の周波数特性の比較を示している。従来のダイオードによる保護では寄生容量により周波数特性が劣化しているが、本実施形態の光受信回路では周波数特性の劣化は見られない。
【００２８】
従来のＥＳＤ耐性の向上策として非特許文献１に挙げられるような、フォトダイオードに並列に容量や他のダイオードを接続する方法があった。しかし、この場合だと検出すべき微小電流が流れるフォトダイオードのアノードと第３の電極間に容量が接続されてしまい、高周波特性が劣化するため、広帯域特性が必要なフォトダイオードには適用できないという問題があった。
【００２９】
本発明ではフォトダイオードに電源を供給するカソード側のみに他のデバイスを接続するため、微小信号を検出するアノード側には何も接続されず、高周波特性の劣化は生じない。本発明の光検出回路はＥＳＤ保護を行った従来の光検出回路よりもはるかに広帯域な特性を示している。
【００３０】
また、特許文献１ではフォトダイオードのカソード側に抵抗を接続し、フォトダイオードにかかる電圧を下げてＥＳＤ耐性を向上させる技術も開示されているが、光検出動作時に電流が流れると抵抗で電圧降下が生じ、フォトダイオードにかかる電圧が下がってしまいフォトダイオードの感度の低下を招いてしまう。電圧降下の大きさは、フォトダイオードに入力された光電力により誘起される電流によって決まるため、光電力が変化すると、フォトダイオードにかかる電圧が変動してしまうことも問題である。
【００３１】
本発明では、ＰＤとトランジスタとを直列に接続し、光検出動作時にはトランジスタをＯＮさせるので、従来生じていた抵抗部での電圧低下は生じない為、フォトダイオードにかかる電圧は抵抗を接続しない時と同じであり、感度の低下は起きず、電圧の変動も生じない。
【００３２】
また、従来はチップ上でのＥＳＤ耐力が取れない場合、チップの外の実装基板等にてＥＳＤ保護デバイスを接続することでＥＳＤ耐性の向上を実現していたが、本発明の各素子は同一基板上に集積することも可能であるため、本発明により外部のＥＳＤ保護デバイスは不要となり、部品コストや実装面積の削減も実現することができる。
【００３３】
（第２の実施形態）
図４は本発明の第２の実施形態の光受信回路を示す図である。図４に示すように第２の実施形態の光受信回路は、第１の実施形態の光受信回路においてＰ型であったトランジスタ３に代えて、Ｎ型のトランジスタ３１を用いている。また、抵抗２とトランジスタ３と容量８はフォトダイオード１のカソード端子に接続されていたが、本実施形態では抵抗２とトランジスタ３１と容量８はフォトダイオード１のアノード端子に接続されている。この構成の相違に伴い、第３の電極７はフォトダイオード１のカソード端子に接続されている。その他の構成は第１の実施形態の構成と同じである。
【００３４】
第２の実施形態の光受信回路では、光検出時にはＮ型のトランジスタ３１のゲートが第１の電極５を経由して光検出駆動用の電子回路２０（図２参照）の制御回路２１と接続され、Ｎ型のトランジスタ３１のソースが第２の電極６を経由して電子回路２０の電源回路２２と接続され、フォトダイオード１のカソード端子が第３の電極７を経由して電子回路２０の検出回路２３と接続するように組み立てられる。
【００３５】
本実施の形態の光受信回路では光信号を受光した時に流れる微小電流はフォトダイオードのカソードから検出回路２３（図２参照）へと流れて信号を検出する。この時、カソードと検出回路２３の間にＥＳＤ耐圧を向上させるための素子は何も接続されていない為、信号検出における高周波特性の劣化は生じない。そのため、本実施の形態の光受信回路でも第１の実施形態の光受信回路と同じくチップ上でのＥＳＤ耐性の向上効果を高周波特性の劣化や抵抗での電圧降下なく実現することが可能である。
【００３６】
（第３の実施形態）
図５は本発明の第３の実施形態の光受信回路の構成例を示す図である。第３の実施形態の光受信回路は、図５に示すように、第１の実施形態の光受信回路において、Ｐ型のトランジスタ３のゲートとソースとの間にＥＳＤ保護回路４が接続されている構成である。その他の構成は、第１の実施形態の光受信回路と同様である。
【００３７】
第１の実施形態の光受信回路では、Ｐ型のトランジスタ３のゲートが第１の電極５につながっており、このゲート端子のＥＳＤ耐性が他の電極と比べて低くなる。通常、トランジスタのゲート端子はＥＳＤによる静電破壊が起きると、ゲート酸化膜が絶縁破壊され各端子間がショートとなる。光検出時にはトランジスタはＯＮとして電流を流すように動作するため、トランジスタが破壊されていて各端子間がショートとなっていても特に問題はない。しかし、常時トランジスタ３がＯＮとなっていては制御回路２１により制御することができなくなってしまう。本実施形態では、このようなトランジスタ３の破壊を防ぐため、トランジスタ３のゲートとソース間にＥＳＤ保護回路４を設けている。
【００３８】
ＥＳＤ保護回路４としては、例えば双方向ツェナーダイオードを用いることや、大きな容量のキャパシタを用いることができる。
【００３９】
本実施形態の光受信回路においても、光を検出した時の微小電流が流れるフォトダイオード１のアノードから検出回路までの間の経路にＥＳＤ耐圧を向上させるための素子は何も接続されていない。これにより、フォトダイオード１に加えてトランジスタ３を確実に保護しながら、第１の実施形態の光受信回路と同じくチップ上でのＥＳＤ耐性の向上効果を高周波特性の劣化や抵抗での電圧降下なく実現することが可能である。
【００４０】
（第４の実施形態）
図６は本発明の第４の実施形態の光受信回路の構成例を示す図である。第４の実施形態の光受信回路は、図６に示すように、第２の実施形態の光受信回路にいて、Ｎ型のトランジスタ３１のゲートとソースとの間にＥＳＤ保護回路４が接続されている構成である。その他の構成は、第２の実施形態の光受信回路と同様である。
【００４１】
第２の実施形態の光受信回路でも、Ｎ型のトランジスタ３１のゲートが第１の電極５に繋がっており、このゲート端子のＥＳＤ耐性が他の電極と比べて低くなる。第２の実施形態の光受信回路でも光検出時に問題があるわけではないが、常時トランジスタ３がＯＮとなっていては制御回路２１により制御することができなくなってしまう。このため第３の実施形態の光受信回路と同様にトランジスタ３１のゲートとソース間にＥＳＤ保護回路４を設けている。
【００４２】
本実施形態の光受信回路においても、光を検出した時の微小電流が流れるフォトダイオード１のカソードから検出回路までの間の経路にＥＳＤ耐圧を向上させるための素子は何も接続されていない。これにより、フォトダイオード１に加えてトランジスタ３１を確実に保護しながら、第２の実施形態の光受信回路と同じくチップ上でのＥＳＤ耐性の向上効果を高周波特性の劣化や抵抗での電圧降下なく実現することが可能である。
【００４３】
（第５の実施形態）
図７は本発明の第５の実施形態の光受信回路の構成例を示す図である。第５の実施形態の光受信回路は、１チップ上に複数のフォトダイオードを用いて構成されている。
【００４４】
この光受信回路では、複数のフォトダイオード１ａ、１ｂ、１ｃ、１ｄのカソードを１つに接続し、抵抗２およびＰ型のトランジスタ３と直列に接続されている。複数のフォトダイオード１ａ、１ｂ、１ｃ、１ｄのアノードはそれぞれ異なる第３の電極７ａ、７ｂ、７ｃ、７ｄに接続している。かかる光受信回路を駆動する電子回路には第３の電極７ａ、７ｂ、７ｃ、７ｄの数に対応した検出回路を有するものを用いることができる。
【００４５】
これにより、チップ上でのＥＳＤ耐性の向上効果を高周波特性の劣化や抵抗での電圧降下なく実現することが可能であり、部品コストや実装面積の削減も可能であることに加えて、同一チップ上の複数のフォトダイオードのＥＳＤ耐性を１つのトランジスタと１つの抵抗で向上させることが可能であり、面積を小さくすることができる。
【００４６】
本実施形態の光受信回路は、図７に示す光受信回路のＰ型のトランジスタ３に代えてＮ型トランジスタ３１を用いて構成することもできる。Ｎ型トランジスタ３１を用いて構成する場合は、複数のフォトダイオード１ａ、１ｂ、１ｃ、１ｄのアノードを１つに接続し、第２の実施形態の光受信回路と同様に、直列に接続する抵抗２およびＮ型のトランジスタ３１をアノードに接続すればよい。
【００４７】
さらに、第３の実施形態および第４の実施形態と同様に、Ｐ型のトランジスタ３またはＮ型のトランジスタ３１のゲートとソースとの間にＥＳＤ保護回路４を設けてもよい。
【００４８】
また以上のいずれの実施形態の光受信回路においてもＥＳＤ保護素子も同一基板上に集積することが可能であるため、実装基板等でのＥＳＤ保護デバイスを不要とすることも可能であり、外部部品コストや実装面積の削減も可能となる。
【符号の説明】
【００４９】
１    フォトダイオード
２    抵抗
３    Ｐ型のトランジスタ
３１  Ｎ型のトランジスタ
４    ＥＳＤ保護回路
５    第１の電極
６    第２の電極
７    第３の電極
８    容量
２０  電子回路
２１  制御回路
２２  電源回路
２３  検出回路
【図１】
2018092983.tif 000003
【図２】
2018092983.tif 000004
【図３】
2018092983.tif 000005
【図４】
2018092983.tif 000006
【図５】
2018092983.tif 000007
【図６】
2018092983.tif 000008
【図７】
2018092983.tif 000009