(57)【要約】【課題】フィードスルーの発生を抑制可能であり、かつフィードスルーの分布を縮小可能な技術を提供することを目的とする。【解決手段】液晶表示装置は、画素電極と、半導体スイッチング素子と、配線とを備える。半導体スイッチング素子は、ゲート電位に基づいてオンされた場合に、画素電極の電位を変更可能である。配線は、画素電極との間に静電容量を有する。液晶表示装置は、ゲート電位が変動するタイミングに合わせて、ゲート電位の変動と逆側に配線の電位を変動させる。【選択図】図４
2018092011.tif 000002
【特許請求の範囲】
【請求項１】
画素電極と、
ゲート電位に基づいてオンされた場合に、前記画素電極の電位を変更可能な半導体スイッチング素子と、
前記画素電極との間に静電容量を有する配線と
を備え、
前記ゲート電位が変動するタイミングに合わせて、前記ゲート電位の変動と逆側に前記配線の電位を変動させる、液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置であって、
前記ゲート電位が変動していないとき、前記配線の電位は一定である、液晶表示装置。
【請求項３】
請求項１または請求項２に記載の液晶表示装置であって、
前記ゲート電位が低下するタイミングに合わせて前記配線の電位を上昇させる、液晶表示装置。
【請求項４】
請求項３に記載の液晶表示装置であって、
前記画素電極は、前記半導体スイッチング素子のドレイン電極と接続され、
前記半導体スイッチング素子のオン電圧に対応する前記ゲート電位をＶｇｈ、前記半導体スイッチング素子のオフ電圧に対応する前記ゲート電位をＶｇｌ、前記ゲート電位が低下するタイミングに合わせて上昇される前の前記配線の電位をＶｃｓ１、前記ゲート電位が低下するタイミングに合わせて上昇された後の前記配線の電位をＶｃｓ２、前記半導体スイッチング素子のゲート配線と前記ドレイン電極との間の静電容量をＣｇｄ、前記画素電極と前記配線との間の静電容量をＣｓとした場合に、（Ｖｃｓ２−Ｖｃｓ１）×Ｃｓが、（Ｖｇｈ−Ｖｇｌ）×Ｃｇｄから予め定められた範囲内の値である、液晶表示装置。
【請求項５】
請求項３または請求項４に記載の液晶表示装置であって、
前記ゲート電位が上昇するタイミングの前または後に、前記配線の電位を低下させる、液晶表示装置。
【請求項６】
請求項１から請求項５のうちのいずれか１項に記載の液晶表示装置であって、
複数の前記配線が、複数の前記半導体スイッチング素子に対応して設けられ、
各前記配線の電位を、対応する前記半導体スイッチング素子の前記ゲート電位が変動するタイミングに合わせて変動させる、液晶表示装置。
【請求項７】
請求項１から請求項５のうちのいずれか１項に記載の液晶表示装置であって、
一の前記配線が、複数の前記半導体スイッチング素子に共通に設けられ、
前記一の配線の電位を、前記複数の半導体スイッチング素子のそれぞれの前記ゲート電位が変動するタイミングに合わせて変動させる、液晶表示装置。
【請求項８】
請求項１から請求項７のうちのいずれか１項に記載の液晶表示装置であって、
前記半導体スイッチング素子を駆動するＩＣ内部、または、前記半導体スイッチング素子が配設された基板上に配設され、前記配線の電位を制御する制御回路をさらに備える、液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素電極を備える液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置の高解像度化が望まれている。しかしながら、高解像度化によるライン数の増加に伴い、１ライン当たりの選択期間、つまり画素の充電時間が短くなってきた。この結果、画素の充電が十分に行うことができない場合がある。そこで、液晶表示装置の基板に設けられる薄膜トランジスタ（以下「ＴＦＴ」と記すこともある）のサイズを大きくすることによって、充電能力を強化することが提案されている。なお、ＴＦＴのサイズの大型化は、画素電極とゲート信号線との間のＴＦＴ内の寄生容量（Ｃｇｄ）を増加させることになる。
【０００３】
ところで、一般的な液晶表示装置では、画素電極とコモン電極との間の電界により液晶配向を制御して、液晶パネルを透過する光を制御する。液晶に対して直流電流が流れる構成では、ヤキツキが生じやすくなることから、コモン電位に対して画素電位が交流状態になるように、つまりコモン電位に対する画素の極性が時間的に交互に切り替えられるように、ソース電位を交流駆動する構成が提案されている。
【０００４】
このように交流駆動する構成において、画素電位が比較的高い状態にある正極性時と、画素電位が比較的低い状態にある負極性時との間で、コモン電位と画素電位との電位差が異なると、正極性時の輝度と負極性時の輝度とが異なるフリッカーが発生する。また、このように電位差が異なる場合には、直流電流成分が残るため、ヤキツキが発生しやすくなる。以上のことから、コモン電位ＶＣＯＭ値は、正極性時の画素電位と負極性時の画素電位との中間となるように設定される必要がある。
【０００５】
図１は、交流駆動する構成における画素電位を示す図である。ゲート電位がオフ電位からオン電位に切り替えられると、画素電位はソース電位まで充電される。その後、ゲート電位がオン電位からオフ電位になるように低下し始めると、当該ゲート電位の低下と上述の寄生容量Ｃｇｄとに起因して、画素電位を減少させるように変動させるフィードスルーが生じる。なお、フィードスルー量は、寄生容量Ｃｇｄが大きいほど大きくなり、この寄生容量Ｃｇｄは、上述したように充電時間を短くする観点から増加する傾向にある。
【０００６】
フィードスルーが発生した後、ゲート電位がオフ電位になるまでの間は、画素電位は、再充電され、フィードスルーによって減少した電位から、ソース電位に近づけられる。この結果、ゲート電位がオフ状態であるときの画素電位は、フィードスルー発生直後の電位から再充電の電位だけ加えた電位となる。
【０００７】
ここで、コモン電位ＶＣＯＭは、上述したように、ゲート電位がオフ状態時の正極性画素電位と負極性画素電位の中間となるように設定される必要がある。しかしながら、このコモン電位ＶＣＯＭは、表示面内でばらつく、つまり分布をもつ場合がある。コモン電位ＶＣＯＭの分布が発生する原因の一つとして、ゲート信号の遅延がある。
【０００８】
具体的には、表示領域のゲート信号の入力側ではゲート信号の遅延は小さいので、ゲート電位がオン状態からオフ状態に遷移する期間、ひいては再充電の期間が比較的短い。このため、図２に示すように、遅延が小さい入力側の画素電位は、フィードスルー発生直後の電位に近くなる。一方、表示領域のゲート信号の出力側ではゲート信号の遅延は大きいので、ゲート電位がオン状態からオフ状態に遷移する期間、ひいては再充電の期間が比較的長い。このため、図２に示すように、遅延が大きい終端側の画素電位は、画素電位はソース電位に近くなる。以上の結果、表示面内でコモン電位ＶＣＯＭ同士の間に差（ΔＶＣＯＭ）が生じ、コモン電位ＶＣＯＭに分布が生じる。これに対して、特許文献１及び２には、コモン電位ＶＣＯＭを補正するための技術が開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平９−１７９０９７号公報
【特許文献２】特開平２−１５７８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１の技術では、画素電極と次段ゲート配線との間で静電容量を形成し、自段ゲート配線のオフ時のタイミングに合わせて次段ゲート配線にオン電圧を与える。しかしながら、この技術では、ゲートスキャン方向が一定方向（Ｇｎ−１→Ｇｎ→Ｇｎ＋１）であるスキャンにしか対応できず、逆方向（Ｇｎ＋１→Ｇｎ→Ｇｎ−１）のスキャンには対応できないという新たな問題が生じる。また、ゲート配線に対する静電容量が増えるため、ゲート遅延量が増加する。このようなゲート遅延時間の増加は、実効充電時間を減少させるため、ＴＦＴのサイズの拡大が生じる要因、ひいては開口率の低下が生じる要因となる。
【００１１】
また、特許文献２の技術では、コモン電位を１フレームごとに極性反転させ、ゲートオフ後の最終画素電位をコモンの容量駆動により変動させる。しかしながら、この技術では、表示面内のＶＣＯＭの分布を補正できないので、フリッカー及びヤキツキを抑制することが困難である。
【００１２】
また一般的に、ＴＦＴのゲートの電位がＯＦＦになるまでの期間は、画素電位に依存する。例えば、ノーマリホワイトの液晶表示では、ＴＦＴがＯＦＦとなるまでの期間は、黒の負極性時、白の負極性時、白の正極性時、及び、黒の正極性時の順に短くなっていく。このような期間のばらつきは、表示面内でコモン電位ＶＣＯＭに分布が生じる要因となる。
【００１３】
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、フィードスルーの発生を抑制可能であり、かつフィードスルーの分布を縮小可能な技術を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る液晶表示装置は、画素電極と、ゲート電位に基づいてオンされた場合に、前記画素電極の電位を変更可能な半導体スイッチング素子と、前記画素電極との間に静電容量を有する配線とを備え、前記ゲート電位が変動するタイミングに合わせて、前記ゲート電位の変動と逆側に前記配線の電位を変動させる。
【発明の効果】
【００１５】
本発明によれば、ゲート電位が変動するタイミングに合わせて、ゲート電位の変動と逆側に配線の電位を変動させる。これにより、フィードスルーの分布を縮小することができる。
【図面の簡単な説明】
【００１６】
【図１】コモン電位を説明するための図である。
【図２】コモン電位の分布を説明するための図である。
【図３】実施の形態１に係る液晶表示装置の構成を示す平面図である。
【図４】実施の形態１に係る液晶表示装置の動作による各電位の変動を示す図である。
【図５】実施の形態２に係る液晶表示装置の構成を示す平面図である。
【図６】実施の形態２に係る液晶表示装置の動作による各電位の変動を示す図である。
【図７】実施の形態３に係る液晶表示装置の構成を示す平面図である。
【図８】実施の形態３に係る液晶表示装置の動作による各電位の変動を示す図である。
【図９】実施の形態４に係る液晶表示装置の動作による各電位の変動を示す図である。
【図１０】実施の形態４に係る液晶表示装置の別の動作による各電位の変動を示す図である。
【発明を実施するための形態】
【００１７】
＜実施の形態１＞
図３は、本発明の実施の形態１に係る液晶表示装置の構成を示す平面図である。図３の液晶表示装置は、ゲート配線１と、ソース配線２と、半導体からなるチャネル層３と、ドレイン電極４と、画素電極５と、ダミーゲート配線６とを備える。なお、図３の構成要素は、図３には示されない基板上に設けられている。以下、当該基板をＴＦＴ基板と記して説明する。
【００１８】
ゲート配線１、ソース配線２及びドレイン電極４は、図示しない絶縁膜などによって互いに絶縁されている。ゲート配線１の一部、ソース配線２の一部、チャネル層３及びドレイン電極４は、半導体スイッチング素子であるＴＦＴ１１を構成している。ＴＦＴ１１のドレイン電極４は、画素電極５と電気的及び電位的に接続されている。なお、ＴＦＴ基板には、複数のダミーゲート配線６及び複数のＴＦＴ１１などが配設されており、複数のダミーゲート配線６が、複数のＴＦＴ１１にそれぞれ対応して設けられている。
【００１９】
ＴＦＴ１１には、ゲート配線１のゲート電位に対応するゲート信号と、ソース配線２のソース電位に対応するソース信号とが入力される。ＴＦＴ１１は、ゲート電位に基づいてオンまたはオフされる。本実施の形態１に係るＴＦＴ１１は、ゲート電位がオン電位（＝Ｖｇｈ）である場合にオンされ、ゲート電位がオフ電位（＝Ｖｇｈ）である場合にオフされる。
【００２０】
オフされたＴＦＴ１１は、画素電極５の電位をソース電位に変更しないが、オンされたＴＦＴ１１は、画素電極５の電位をソース電位に変更する。これにより、複数のＴＦＴ１１と接続された複数の画素電極５の電位を、選択的に変更することが可能となっている。
【００２１】
図示しないが、上述したＴＦＴ基板は、液晶を介して、対向基板と対向配置される。対向基板には、カラーフィルター及びコモン電極が配設される。ゲート信号及びソース信号に応じて画素電極５の電位が変更されると、画素電極５とコモン電極との間の液晶に印加される電圧が変更される。そして、液晶に印加される電圧の変更に応じて、液晶を透過する光の偏光などが変更される。このような変更が、ＴＦＴ１１ごと、つまり画素ごとに行われることにより、本実施の形態１に係る液晶表示装置は所望の画像を表示することが可能となっている。
【００２２】
配線であるダミーゲート配線６は、図示しない絶縁膜などによって画素電極５と絶縁されており、画素電極５との間に静電容量を有する。
【００２３】
図４は、本実施の形態１における、ゲート電位、画素電極５の電位である画素電位、及び、ダミーゲート配線６の電位であるダミーゲート電位の変動を示す図である。図４に示すように、本実施の形態１に係る液晶表示装置は、ゲート電位が変動するタイミングに合わせて、ゲート電位の変動と逆側にダミーゲート配線６の電位を変動させる。図４の例では、本実施の形態１に係る液晶表示装置は、ゲート電位が低下するタイミングに合わせてダミーゲート電位を上昇させ、ゲート電位が上昇するタイミングに合わせてダミーゲート電位を低下させる。
【００２４】
ここで、Ｖｇｈは、ＴＦＴ１１のオン電圧に対応するゲート電位であるとし、Ｖｇｌは、ＴＦＴ１１のオフ電圧に対応するゲート電位であるとする。Ｖｃｓ１は、ゲート電位が低下するタイミングに合わせて上昇される前のダミーゲート電位であるとし、Ｖｃｓ２は、ゲート電位が低下するタイミングに合わせて上昇された後のダミーゲート電位であるとする。Ｃｇｄは、ＴＦＴ１１のゲート配線１の一部であるゲート電極とドレイン電極４との間の静電容量であるとし、Ｃｓは、画素電極５とダミーゲート配線６との間の静電容量であるとする。
【００２５】
そして、ΔＶｇｄが、図１及び図２の画素電位に示されていたフィードスルーであるとすると、ΔＶｇｄ＝（Ｖｇｈ−Ｖｇｌ）×Ｃｇｄと表すことができる。
【００２６】
このことに鑑みて、本実施の形態１に係る液晶表示装置は、ゲート電位が低下するタイミングで、（Ｖｇｈ−Ｖｇｌ）×Ｃｇｄと（Ｖｃｓ２−Ｖｃｓ１）×Ｃｓとが互いに等しくなるように、ダミーゲート電位をＶｃｓ１からＶｃｓ２まで上昇させる。このようにダミーゲート電位を変動させることにより、図４に示すように、図１及び図２の画素電位に生じていたフィードスルーを抑制することができる。
【００２７】
なお、フィードスルーを抑制する観点からは、（Ｖｃｓ２−Ｖｃｓ１）×Ｃｓが（Ｖｇｈ−Ｖｇｌ）×Ｃｇｄに等しいことが好ましい。しかしながら、（Ｖｃｓ２−Ｖｃｓ１）×Ｃｓが、（Ｖｇｈ−Ｖｇｌ）×Ｃｇｄに近くても、フィードスルーをある程度抑制することができる。このため、（Ｖｃｓ２−Ｖｃｓ１）×Ｃｓが、（Ｖｇｈ−Ｖｇｌ）×Ｃｇｄから予め定められた範囲内の値であればよい。
【００２８】
この場合において、（Ｖｃｓ２−Ｖｃｓ１）は、静電容量Ｃｓ，Ｃｇｄの値次第では（Ｖｇｈ−Ｖｇｌ）と一致しなくてもよいし、比較的小さな値であってもよい。（Ｖｃｓ２−Ｖｃｓ１）が比較的小さな値である場合、ダミーゲート電位を変動させる制御回路は、比較的低い電圧を用いて当該変動を行うことができる。同様に、静電容量Ｃｓは、ゲート電位Ｖｇｈ，Ｖｇｌ及びダミーゲート電位Ｖｃｓ１，Ｖｃｓ２の値次第では静電容量Ｃｇｄと一致しなくてもよいし、比較的小さな値であってもよい。静電容量Ｃｓが比較的小さな値である場合、ダミーゲート配線６の面積を比較的小さくすることができるので、画素開口率を高めることができる。
【００２９】
＜実施の形態１のまとめ＞
以上のような本実施の形態１に係る液晶表示装置は、ゲート電位が変動するタイミングに合わせて、ゲート電位の変動と逆側にダミーゲート配線６の電位を変動させる。このようにダミーゲート配線６の電位を変動させることにより、フィードスルーを抑制することができる。なお、このフィードスルーの抑制の程度は、静電容量Ｃｓに対応するダミーゲート配線６の面積を調節すれば調整可能であり、しかも、当該面積は画素ごとに調節することが可能である。したがって、画素ごとにフィードスルーの抑制の程度を調整することができるので、フィードスルーの分布を縮小することができる。したがって、当該フィードスルーの分布に起因して生じていたコモン電位ＶＣＯＭの分布を縮小することができる（図４）。この結果、フリッカーを抑制することができ、かつ、ヤキツキを低減することができる。
【００３０】
なお、以上に説明した本実施の形態１に係る液晶表示装置において、ゲート電位が変動していないとき、ダミーゲート配線６の電位を一定にしてもよい。このような構成によれば、ダミーゲート配線６によって画素電位を安定させることができるので、補助容量配線の代用とすることができる。なお、このように構成した場合において、ダミーゲート配線６の電位を対向電極の電位と等しくする必要はない。
【００３１】
＜実施の形態２＞
図５は、本発明の実施の形態２に係る液晶表示装置の構成を示す平面図である。以下、本実施の形態２で説明する構成要素のうち、実施の形態１と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
【００３２】
図５の例では、表示領域１２ａが規定されたＴＦＴ基板１２が示されている。表示領域１２ａ内のＴＦＴ基板１２上には、実施の形態１で説明した複数のゲート配線１、複数のダミーゲート配線６及び複数のＴＦＴ１１などが配設されている。一方、表示領域１２ａ外のＴＦＴ基板１２上には、複数のゲート配線１（Ｇｎ−１，Ｇｎ，Ｇｎ＋１）の電位を制御することによって、複数のＴＦＴ１１を駆動するＩＣ（Integrated Circuit）１３が配設されている。本実施の形態２では、このＩＣ１３の内部に、複数のダミーゲート配線６（Ｃｎ−１，Ｃｎ，Ｃｎ＋１）の電位を制御する制御回路１４が配設されている。ただし制御回路１４は、ＩＣ１３の内部に配設されなくてもよく、例えば、ＴＦＴ１１が配設されたＴＦＴ基板１２上に配設されてもよい。
【００３３】
図６は、複数のゲート配線１のゲート電位、及び、複数のダミーゲート配線６のダミーゲート電位の変動を示す図である。図６に示すように、制御回路１４は、各ダミーゲート配線６の電位を、対応するＴＦＴ１１のゲート電位が変動するタイミングに合わせて変動させる。
【００３４】
＜実施の形態２のまとめ＞
本実施の形態２に係る液晶表示装置は、各ダミーゲート配線６の電位を、対応するＴＦＴ１１のゲート電位が変動するタイミングに合わせて変動させる。このような構成によれば、ダミーゲート配線６の静電容量Ｃｓを、ラインごとに分散させることができる。このため、静電容量Ｃｓを比較的小さくすることができるので、制御回路１４の消費電力を抑制することができる。
【００３５】
＜実施の形態３＞
図７は、本発明の実施の形態３に係る液晶表示装置の構成を示す平面図である。以下、本実施の形態３で説明する構成要素のうち、実施の形態２と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
【００３６】
図７の例では、複数のダミーゲート配線６の代わりに、複数のダミーゲート配線６が接続されてなる一のダミーゲート配線６ａ（Ｃ）が、複数のＴＦＴ１１に共通に設けられている。そして、制御回路１４は、ダミーゲート配線６ａの電位を制御する。
【００３７】
図８は、複数のゲート配線１のゲート電位、及び、一のダミーゲート配線６ａのダミーゲート電位の変動を示す図である。図６に示すように、制御回路１４は、一のダミーゲート配線６ａの電位を、複数のＴＦＴ１１のそれぞれのゲート電位が変動するタイミングに合わせて変動させる。
【００３８】
＜実施の形態３のまとめ＞
以上のような本実施の形態３に係る液晶表示装置は、一のダミーゲート配線６ａの電位を、複数のＴＦＴ１１のそれぞれのゲート電位が変動するタイミングに合わせて変動させる。このような構成によれば、ＴＦＴ基板１２における配線の引き回しレイアウトを簡素化することができる。また、制御回路１４においてダミーゲート配線を選択する機能が必要でなくなるので、制御回路１４の構成を単純化することができる。
【００３９】
＜実施の形態４＞
本発明の実施の形態４に係る液晶表示装置の構成は、実施の形態１に係る液晶表示装置の構成と同様である。以下、本実施の形態４で説明する構成要素のうち、実施の形態１と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
【００４０】
上述した実施の形態１に係る液晶表示装置は、ゲート電位が上昇するタイミングに完全に一致するようにダミーゲート電位を低下させた（図４）。これに対して、本実施の形態４に係る液晶表示装置は、ゲート電位が上昇するタイミングの前または後に、ダミーゲート電位を低下させる。
【００４１】
図９は、実施の形態４に係る液晶表示装置の動作による各電位の変動を示す図である。図９の例では、本実施の形態４に係る液晶表示装置は、ゲート電位がオフ電圧に対応する電位Ｖｇｌから上昇するタイミングの後に、ダミーゲート電位を電位Ｖｃｓ２から低下させる。ダミーゲート電位が電位Ｖｃｓ２から低下すると、容量結合により、画素電位に（Ｖｃｓ２−Ｖｃｓ１）×Ｃｓに応じた低下が生じる。しかしながら、ＴＦＴ１１がオンされている間に、画素電位はソース電位となるように充電されるので、低下の影響は少ない。
【００４２】
図１０は、実施の形態４に係る液晶表示装置の別の動作による各電位の変動を示す図である。図１０の例では、本実施の形態４に係る液晶表示装置は、ゲート電位がオフ電圧に対応する電位Ｖｇｌから上昇するタイミングの前に、ダミーゲート電位を電位Ｖｃｓ２から低下させる。ダミーゲート電位が電位Ｖｃｓ２から低下すると、容量結合により、画素電位に（Ｖｃｓ２−Ｖｃｓ１）×Ｃｓに応じた低下が生じる。しかしながら、その低下が生じたすぐ後にＴＦＴ１１がオンされ、画素電位はすぐにソース電位に充電されるので、低下の影響は少ない。
【００４３】
以上のような本実施の形態４に係る液晶表示装置は、ゲート電位が上昇するタイミングの前または後に、ダミーゲート電位を低下させる。この場合でも、実施の形態１と同様の効果を得ることができる。なお、この効果が得られる限りにおいて、本実施の形態４に係る液晶表示装置は、ゲート電位が低下するタイミングの前または後に、ダミーゲート電位を上昇させてもよい。
【００４４】
＜変形例＞
以上では、本発明を、ＴＮ（Twisted Nematic）モードでかつ透過型の液晶表示装置に適用した例について説明したが、これに限ったものではない。例えば、本発明を、ＩＰＳ（In Plane Switching）（登録商標）モード、または、ＦＦＳ（fringe field switching）モードなどのノーマリーブラック方式の液晶表示装置に適用してもよいし、反射型または半透過型の液晶表示装置に適用してもよいし、これら以外の液晶表示装置に適用してもよい。
【００４５】
なお、本発明は、その発明の範囲内において、各実施の形態及び各変形例を自由に組み合わせたり、各実施の形態及び各変形例を適宜、変形、省略したりすることが可能である。
【符号の説明】
【００４６】
１  ゲート配線、４  ドレイン電極、５  画素電極、６  ダミーゲート配線、１１  ＴＦＴ、１２  ＴＦＴ基板、１３  ＩＣ、１４  制御回路。
【図１】
2018092011.tif 000003
【図２】
2018092011.tif 000004
【図３】
2018092011.tif 000005
【図４】
2018092011.tif 000006
【図５】
2018092011.tif 000007
【図６】
2018092011.tif 000008
【図７】
2018092011.tif 000009
【図８】
2018092011.tif 000010
【図９】
2018092011.tif 000011
【図１０】
2018092011.tif 000012