(57)【要約】【課題】スイッチング時のノイズを低減することが可能な半導体装置を提供する。【解決手段】半導体装置であるドライバＩＣ１２０は、スイッチング素子であるＰＭＯＳ駆動段１１１の制御端子を駆動する駆動回路１２３と、ＰＭＯＳ駆動段１１１のスイッチング時のターンオンまたはターンオフにおける出力信号のノイズを検出するノイズ検出回路１２１と、検出されたノイズに基づいて駆動回路１２３による駆動を制御する制御回路１２２と、を備える。【選択図】図６
2018182927.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子の制御端子を駆動する駆動回路と、
前記スイッチング素子のスイッチング時における出力信号のノイズを検出する検出回路と、
前記検出されたノイズに基づいて前記駆動回路による駆動を制御する制御回路と、
を備える半導体装置。
【請求項２】
前記検出回路は、前記スイッチング素子のターンオンまたはターンオフから所定期間を、前記ノイズを検出する検出期間として選択する、
請求項１に記載の半導体装置。
【請求項３】
前記検出回路は、入力される検出トリガ信号に応じて前記検出期間を選択する、
請求項２に記載の半導体装置。
【請求項４】
前記検出回路は、前記検出期間における前記出力信号のノイズ成分の平均値を検出する、
請求項２に記載の半導体装置。
【請求項５】
前記検出回路は、
前記検出期間を選択する検出期間選択回路と、
前記選択された検出期間における前記出力信号の高周波成分を通過させるハイパスフィルタと、
前記ハイパスフィルタを通過した高周波成分の信号を直流成分の信号に変換する変換器と、
を備える、請求項２に記載の半導体装置。
【請求項６】
前記制御回路は、前記検出されたノイズと基準値との差分に基づいて、前記駆動回路の駆動を制御する、
請求項１に記載の半導体装置。
【請求項７】
前記制御回路は、
前記基準値を記憶する記憶部と、
前記検出されたノイズと前記記憶された基準値とを比較する比較部と、
を備える、請求項６に記載の半導体装置。
【請求項８】
前記駆動回路は、前記制御回路の制御に応じて、前記出力信号の立ち上がりまたは立ち下がりの傾きを調整する、
請求項１に記載の半導体装置。
【請求項９】
前記駆動回路は、前記制御回路の制御に応じて、前記制御端子を駆動する駆動電流を調整する、
請求項８に記載の半導体装置。
【請求項１０】
前記駆動回路は、
前記制御端子へ駆動電流を供給する複数の電流源と、
前記制御回路の制御に応じて、前記複数の電流源から前記制御端子へ駆動電流を供給する電流源を選択する選択回路と、
を備える、請求項９に記載の半導体装置。
【請求項１１】
ハイサイドスイッチング素子の制御端子を駆動するハイサイド駆動回路と、
ローサイドスイッチング素子の制御端子を駆動するローサイド駆動回路と、
前記ハイサイドスイッチング素子または前記ローサイドスイッチング素子のスイッチング時における出力信号のノイズを検出する検出回路と、
前記検出されたノイズに基づいて前記ハイサイド駆動回路及び前記ローサイド駆動回路による駆動を制御する制御回路と、
を備える半導体装置。
【請求項１２】
スイッチング素子の制御端子を駆動する駆動回路を有する半導体装置の制御方法であって、
前記スイッチング素子のスイッチング時における出力信号のノイズを検出し、
前記検出されたノイズに基づいて前記駆動回路による駆動を制御する、
半導体装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその制御方法に関し、例えば、スイッチング素子を駆動する半導体装置及びその制御方法に関する。
【背景技術】
【０００２】
車載用モータなどの負荷を駆動する駆動システムでは、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）などのスイッチング素子が広く利用されている。近年、車載用や産業用などのように駆動システムの多様化や大電力化が進んでおり、様々な条件で負荷を駆動する技術が望まれている。
【０００３】
このようなスイッチング素子の駆動に関連する技術として、例えば、特許文献１が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１２１１６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のように様々な条件で安定的に負荷を駆動するためにはノイズ低減が大きな課題となる。しかしながら、関連する技術では、駆動条件などによってスイッチング時に生じるノイズを低減することが困難であるという問題があった。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、半導体装置は、駆動回路、検出回路、及び制御回路を備える。駆動回路は、スイッチング素子の制御端子を駆動する。検出回路は、スイッチング素子のスイッチング時における出力信号のノイズを検出し、制御回路は、検出されたノイズに基づいて駆動回路による駆動を制御する。
【発明の効果】
【０００８】
前記一実施の形態によれば、スイッチング時のノイズを低減することができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係るモータ駆動システムの構成例を示す構成図である。
【図２】参考例のドライバＩＣの構成例を示す構成図である。
【図３】参考例のドライバＩＣの動作を説明するための波形図である。
【図４】参考例のドライバＩＣの動作を説明するための波形図である。
【図５】実施の形態１に係るドライバＩＣの構成例を示す構成図である。
【図６】実施の形態１に係るドライバＩＣの構成例を示す構成図である。
【図７】実施の形態１に係る制御回路の構成例を示す構成図である。
【図８】実施の形態１に係る制御回路の動作を説明するための波形図である。
【図９】実施の形態１に係る制御回路の動作を説明するための波形図及びフローチャートである。
【図１０】実施の形態１に係るノイズ検出回路の構成例を示す構成図である。
【図１１】実施の形態１に係るノイズ検出回路の動作を説明するための波形図である。
【図１２】実施の形態１に係る駆動回路の構成例を示す構成図である。
【図１３】実施の形態１に係る駆動回路の動作を説明するための波形図である。
【図１４】実施の形態１に係る駆動回路の動作を説明するための波形図である。
【発明を実施するための形態】
【００１０】
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１１】
（実施の形態１）
以下、図面を参照して実施の形態１について説明する。
【００１２】
＜実施の形態１のシステムの構成＞
本実施の形態に係るシステムとして、ここではモータを駆動するモータ駆動システムについて説明する。なお、モータ駆動システムは、パワーデバイスであるパワーＭＯＳＦＥＴやＩＧＢＴ等のスイッチング素子を用いたシステムの一例であり、スイッチング素子を用いて負荷を駆動するその他のシステムであってもよい。
【００１３】
図１は、本実施の形態に係るモータ駆動システムの構成例を示している。本実施の形態に係るモータ駆動システム１００は、例えば、１２Ｖ／４８Ｖ電源系システムにおいてポンプやステアリング等の車載モータ駆動用のシステムである。図１に示すように、本実施の形態に係るモータ駆動システム１００は、複数のドライバＩＣ１２０、ＭＣＵ（Micro Control Unit）１３０、複数のインバータ１１０、モータ１４０を備えている。
【００１４】
モータ１４０は、モータ駆動システム１００で駆動される負荷の一例である。例えば、モータ１４０は、位相の異なる３相の駆動出力信号ＯＵＴ（Ｕ相のＯＵＴｕ、Ｖ相のＯＵＴｖ及びＷ相のＯＵＴｗ）によって駆動されるブラシレスＤＣモータである。
【００１５】
インバータ１１０（１１０ｕ、１１０ｖ及び１１０ｗ）は、ＭＣＵ１３０及びドライバＩＣ１２０からの制御にしたがって、モータ１４０を駆動するモータ駆動回路である。インバータ１１０は、入力されるＤＣ電力（ＤＣ電圧）をＡＣ電力（ＡＣ電圧）に変換し、変換したＡＣ電力をモータ１４０に供給する変換回路でもある。
【００１６】
インバータ１１０は、第１の電源（例えば１２Ｖ／４８Ｖ電源）と第２の電源（例えばＧＮＤ）の間に直列接続されたＰＭＯＳ駆動段（ハイサイドスイッチ）１１１ａとＰＭＯＳ駆動段（ローサイドスイッチ）１１１ｂを含んでいる。ＰＭＯＳ駆動段１１１（１１１ａ及び１１１ｂ）は、パワーＭＯＳＦＥＴなどのスイッチング素子を含み、スイッチング素子に並列接続された不図示のフライホイールダイオード（ＦＷＤ）を内蔵している。この例では、スイッチング素子としてＰＭＯＳトランジスタ（Ｐチャネル型トランジスタ）を使用するが、ＮＭＯＳトランジスタ（Ｎチャネル型トランジスタ）を使用してもよい。例えば、ＰＭＯＳトランジスタ及びフライホイールダイオードを含むＰＭＯＳ駆動段１１１は、１つの半導体チップ（半導体装置）で構成されているが、ＰＭＯＳトランジスタとフライホイールダイオードをそれぞれ別の半導体チップとしてもよい。なお、大電力のインバータ１１０では、各ＰＭＯＳ駆動段１１１において複数のＰＭＯＳトランジスタを並列接続してもよい。
【００１７】
この例では、３相のＡＣ電力によりモータ１４０を駆動するため、３つのインバータ１１０ｕ、１１０ｖ及び１１０ｗが並列接続されている、インバータ１１０ｕ、１１０ｖ及び１１０ｗは、それぞれＰＭＯＳ駆動段１１１ａとＰＭＯＳ駆動段１１１ｂの中間ノードから駆動出力信号ＯＵＴｕ、ＯＵＴｖ及びＯＵＴｗをモータ１４０へ出力する。ＰＭＯＳ駆動段１１１ａ及び１１１ｂは、ドライバＩＣ１２０からのゲート駆動信号ＧＤａ及びＧＤｂに応じてオン／オフし、駆動出力信号ＯＵＴ（ＯＵＴｕ、ＯＵＴｖ及びＯＵＴｗ）を生成する。駆動出力信号ＯＵＴは、ＰＭＯＳ駆動段１１１（例えば１１１ｂ）の電圧ＶＤＳ（ＰＭＯＳトランジスタのドレイン−ソース電圧）でもある。
【００１８】
ドライバＩＣ１２０（１２０ｕ、１２０ｖ及び１２０ｗ）は、ＭＣＵ１３０からの制御にしたがって、インバータ１１０のＰＭＯＳ駆動段１１１ａ及び１１１ｂの制御端子（ゲート）を駆動するインバータ駆動回路（ゲート駆動回路）である。また、後述するように、本実施の形態に係るドライバＩＣ１２０は、インバータ１１０の駆動出力信号ＯＵＴ（電圧ＶＤＳ）のノイズに応じてＰＭＯＳ駆動段１１１ａ及び１１１ｂの駆動を制御する。
【００１９】
インバータ１１０ごとに駆動制御を行うため、インバータ１１０ｕ、１１０ｖ及び１１０ｗにそれぞれドライバＩＣ１２０ｕ、１２０ｖ及び１２０ｗが設けられている。ドライバＩＣ１２０ｕ、１２０ｖ及び１２０ｗは、ＭＣＵ１３０からのＰＷＭ（Pulse Width Modulation）制御信号ＰＩＮに応じて、それぞれインバータ１１０ｕ、１１０ｖ及び１１０ｗのＰＭＯＳ駆動段１１１ａ及び１１１ｂのゲートを駆動するゲート駆動信号ＧＤａ及びＧＤｂを生成する。また、インバータ１１０とドライバＩＣ１２０は、ドライブモジュール１０１を構成している。例えば、１つのドライバＩＣ１２０は、１つの半導体チップ（半導体装置）で構成されているが、１つのインバータ１１０と１つのドライバＩＣ１２０を含むドライブモジュール１０１を１つの半導体装置としてもよい。さらに、インバータ１１０ｕ、１１０ｖ及び１１０ｗとドライバＩＣ１２０ｕ、１２０ｖ及び１２０ｗを１つの半導体装置で構成してもよい。また、半導体装置にはＭＣＵ１３０を含んでいてもよい。
【００２０】
ＭＣＵ１３０は、モータ駆動システム１００の制御部であり、ドライバＩＣ１２０を介してインバータ１１０によるモータ１４０の駆動を制御する。ＭＣＵ１３０は、インバータ１１０のＰＭＯＳ駆動段１１１ａ及び１１１ｂのスイッチングを制御するＰＷＭ制御信号ＰＩＮを生成し、ドライバＩＣ１２０へ出力する。また、後述するように、本実施の形態に係るＭＣＵ１３０は、ドライバＩＣ１２０がインバータ１１０の駆動出力信号ＯＵＴのノイズを検出する検出期間（ウィンドウ）を設定する検出トリガ信号ＴＳを生成する。
【００２１】
このようなモータ駆動システム１００では、ＰＭＯＳ駆動段１１１のターンオン時及びターンオフ時に、駆動出力信号ＯＵＴである電圧ＶＤＳ（ＰＭＯＳ駆動段１１１ｂの電圧ＶＤＳ）にリンギングが発生する。リンギング（ノイズ）とは、スイッチング素子のターンオン時またはターンオフ時に、出力信号に生じる高周波ノイズのことである。信号の立ち上がり／立ち下がりで信号が振動しオーバーシュート／アンダーシュートすることであるとも言える。リンギング発生の主な原因としては、ＰＭＯＳ駆動段１１１内部のフライホイールダイオードの逆回復電流やＰＭＯＳ駆動段１１１内部の寄生容量及び配線インダクタ等の回路要素により、ＰＭＯＳ駆動段１１１のスイッチング時に発生する共振に起因する。
【００２２】
＜参考例の検討＞
リンギングのようなターンオン時及びターンオフ時のノイズを低減するための例として、ＰＭＯＳ駆動段１１１のゲート駆動電圧やゲート抵抗を調整することでゲート駆動能力を調整する例が考えられる。しかしながら、このような例では、予め決まった特定の駆動条件のみに合わせて調整するため、負荷電流の変化が広範囲におよぶ場合、ノイズ低減の最適化が困難であるという問題がある。また、ＰＭＯＳ駆動段１１１に搭載されるパワーデバイス毎に、デバイス容量特性やゲートカットオフ電圧に差があり、スイッチング特性が異なるため、デバイス毎の調整が必要であるという問題がある。
【００２３】
さらに、特許文献１をもとに考えられる例として、図２のような参考例について検討する。図２は、３相のうちの１相分のインバータ１１０及びドライバＩＣ９２０（ドライブモジュール９０１）の構成例を示している。図２に示すように、参考例のドライバＩＣ９２０は、傾き検出回路９２１、制御回路９２２、（ハイサイド）駆動回路９２３ａ、（ローサイド）駆動回路９２３ｂを備えている。
【００２４】
傾き検出回路９２１は、ＰＭＯＳ駆動段１１１のターンオン時及びターンオフ時に、駆動出力信号ＯＵＴである電圧ＶＤＳ（ＰＭＯＳ駆動段１１１ｂの電圧ＶＤＳ）の傾きを検出する。制御回路９２２は、傾き検出回路９２１が検出した電圧ＶＤＳの傾きに応じて駆動回路９２３ａ及び９２３ｂの駆動を制御する。駆動回路９２３ａ及び９２３ｂは、ＭＣＵ１３０からのＰＷＭ制御信号ＰＩＮａ及びＰＩＮｂに応じてゲート駆動信号ＧＤａ及びＧＤｂを生成するとともに、制御回路９２２からの制御に応じて電圧ＶＤＳの傾きを補正するようにゲート駆動信号ＧＤａ及びＧＤｂを調整する。
【００２５】
図３に示すように、駆動回路９２３（９２３ａまたは９２３ｂ）が、入力されるＰＷＭ制御信号ＰＩＮ（ＰＩＮａまたはＰＩＮｂ）に応じてゲート駆動信号ＧＤ（ＧＤａまたはＧＤｂ）を生成し、ＰＭＯＳ駆動段１１１（１１１ａまたは１１１ｂ）の電圧ＶＧＳ（ＰＭＯＳトランジスタのゲート−ソース電圧）がＰＷＭのパルス波形となる。そうすると、ＰＭＯＳ駆動段１１１（ＰＭＯＳトランジスタ）は、電圧ＶＧＳに応じてスイッチング動作を行いオン／オフを繰り返す。
【００２６】
このため、ＰＭＯＳ駆動段１１１の電流ＩＤ（ＰＭＯＳトランジスタのドレイン電流）は、電圧ＶＧＳと同じ位相でハイ／ローを繰り返す。電圧ＶＧＳが立ち上がると電流ＩＤが増加し、電圧ＶＧＳが立ち下がると電流ＩＤが減少する。また、ＰＭＯＳ駆動段１１１の電圧ＶＤＳは、電圧ＶＧＳ及び電流ＩＤと逆の位相でハイ／ローを繰り返す。電圧ＶＧＳが立ち下がるとＰＭＯＳ駆動段１１１（ＰＭＯＳトランジスタ）がオンとなるため電圧ＶＤＳが増加し、電圧ＶＧＳが立ち上がるとＰＭＯＳ駆動段１１１がオフとなるため電圧ＶＤＳが減少する。
【００２７】
参考例では、図３に示すように電圧ＶＤＳの立ち上がりの傾きを検出し、検出された傾きに応じて、図４に示すように電圧ＶＤＳの立ち上がりの傾きを調整する。すなわち、参考例では、リンギング（ノイズ）ではなく、ターンオン／ターンオフ時の傾きを検出して、電圧傾斜を調整するようゲート駆動回路を制御する。このため、直接的にノイズ値を制御していないため、ノイズ対策を十分に行うことが難しいという問題がある。
【００２８】
そこで、本実施の形態では、発生するリンギングなどのノイズに合わせてスイッチング動作を制御することを可能とする。
【００２９】
＜実施の形態１のドライバＩＣの概要＞
本実施の形態の主要な特徴であるドライバＩＣの概要について説明する。
【００３０】
本実施の形態に係るドライバＩＣ１２０は、回路動作時において、まず、ＰＭＯＳ駆動段１１１の電圧ＶＤＳをモニターして、ターンオンまたはターンオフ時のオーバーシュート波形からノイズレベルを検出し、ＰＭＯＳ駆動段１１１のゲートを制御する。
【００３１】
ドライバＩＣ１２０は、ＰＭＯＳ駆動段１１１の電圧ＶＤＳをモニターするための端子を有しており、モニターした電圧ＶＤＳのターンオンまたはターンオフの期間のみ電圧を検出するノイズ検出回路（後述のノイズ検出回路１２１）を有する。このノイズ検出回路は、ターンオンもしくはターンオフの電圧ＶＤＳに発生するオーバーシュートを検出するようにゲート駆動信号と同期して検出期間を設定する。検出期間及びタイミングはＭＣＵ１３０から供給される検出トリガ信号ＴＳで制御される。
【００３２】
また、ノイズ検出回路は、モニターした電圧ＶＤＳのオーバーシュートする高周波成分をＤＣ電圧に変換するＤＣ変換器（後述のＤＣ変換器２０５）を有している。このＤＣ変換器路は、上記の検出期間の電圧ＶＤＳからオーバーシュートの大小、振動電圧の振幅・減衰に対応したＤＣ電圧を出力する。ＤＣ変換器のＤＣ電圧により、応答性なども考慮して所定の時間経過後のターンオンまたはターンオフ波形が制御される。
【００３３】
さらに、ドライバＩＣ１２０の制御回路（後述の制御回路１２２）は、リンギングの基準となる基準テーブルを有している。この制御回路は、ノイズが初期設定にて選択される特定の基準値になるようにゲート駆動条件（ゲート駆動電流）を自動的に調整し、電圧ＶＤＳの傾斜を緩やかに調整することでノイズを低減する。
【００３４】
本実施の形態では、このようにＰＭＯＳ駆動段のゲート駆動条件（ゲート駆動電流）をノイズレベルに応じて調整することにより、ターンオンおよびターンオフ時のノイズ低減可能な半導体装置（適正ドライブ波形生成回路）を実現する。
【００３５】
＜実施の形態１のドライバＩＣの構成＞
図５は、図２と同様に３相のうちの１相分のインバータ１１０及びドライバＩＣ１２０（ドライブモジュール１０１）の構成例を示している。なお、３相のインバータ１１０及びドライバＩＣ１２０は同じ構成である。図５に示すように、本実施の形態に係るドライバＩＣ１２０は、ノイズ検出回路１２１、制御回路１２２、（ハイサイド）駆動回路１２３ａ、（ローサイド）駆動回路１２３ｂを備えている。
【００３６】
ノイズ検出回路１２１は、スイッチング素子であるＰＭＯＳ駆動段１１１のスイッチング時における駆動出力信号ＯＵＴのノイズを検出する。ノイズ検出回路１２１は、ＰＭＯＳ駆動段１１１のターンオンまたはターンオフから所定期間を、ノイズを検出する検出期間として選択する。ノイズ検出回路１２１は、ＰＭＯＳ駆動段１１１のターンオン時及びターンオフ時（もしくはいずれか）に、検出トリガ信号ＴＳのタイミングにしたがって、駆動出力信号ＯＵＴである電圧ＶＤＳ（ＰＭＯＳ駆動段１１１ｂの電圧ＶＤＳ）のノイズを検出し、検出したノイズをノイズ検出信号ＮＳとして出力する。例えば、ノイズ検出回路１２１は、検出トリガ信号ＴＳに応じてターンオンまたはターンオフ時に検出期間（ウィンドウ）を設定し、その期間の振動電圧を検波する。リンギング（ノイズ）の振動電圧はパワーデバイスの電流条件等で変化するため、負荷電流に応じてノイズ検出回路１２１の出力を連動させる。例えば、ノイズ検出回路１２１は、駆動出力信号ＯＵＴのノイズ成分の平均値（直流成分）を出力する。ノイズ検出回路１２１をこのように構成することで、確実にノイズを検出することができる。
【００３７】
制御回路１２２は、検出されたノイズに基づいて駆動回路１２３ａ及び１２３ｂによる駆動を制御する。制御回路１２２は、検出されたノイズと基準値との差分に基づいて、駆動回路１２３ａ及び１２３ｂを制御する。これにより、発生したノイズに応じた制御が可能である。制御回路１２２は、ノイズ検出回路１２１が検出した電圧ＶＤＳのノイズを示すノイズ検出信号ＮＳに応じて、駆動回路１２３ａ及び１２３ｂの駆動を制御するゲート制御信号ＧＣａ及びＧＣｂを生成する。駆動回路１２３ａ及び１２３ｂは、ＰＭＯＳ駆動段１１１ａ及び１１１ｂの制御端子（ゲート）を駆動する。例えば、記駆動回路１２３ａ及び１２３ｂは、制御回路１２２の制御に応じて、ゲート駆動電流を制御し、駆動出力信号ＯＵＴの立ち上がりまたは立ち下がりの傾きを調整する。これにより、ノイズを効果的に抑制することができる。駆動回路１２３ａ及び１２３ｂは、ＭＣＵ１３０からのＰＷＭ制御信号ＰＩＮａ及びＰＩＮｂに応じてゲート駆動信号ＧＤａ及びＧＤｂを生成するとともに、制御回路１２２からのゲート制御信号ＧＣａ及びＧＣｂに応じて電圧ＶＤＳのノイズを低減するようにゲート駆動信号ＧＤａ及びＧＤｂを調整する。
【００３８】
なお、図６に示すように、１つのＰＭＯＳ駆動段１１１を駆動する場合、本実施の形態に係るドライバＩＣ１２０は、少なくとも、ノイズ検出回路１２１、制御回路１２２、駆動回路１２３を備えてもよい。
【００３９】
＜実施の形態１の制御回路＞
図７は、図５のドライバＩＣ１２０に含まれる制御回路１２２の構成例を示している。図７に示すように、本実施の形態に係る制御回路１２２は、比較部２０１、基準テーブル記憶部２０２を備えている。
【００４０】
基準テーブル記憶部２０２は、電圧ＶＤＳのノイズを検出するための基準値を含む基準テーブルを記憶する。基準値は、回路の構成や特性、駆動条件等に応じて予め設定されている。比較部２０１は、基準テーブル記憶部２０２に記憶された基準テーブルの基準値と、ノイズ検出回路１２１が検出したノイズ電圧（ノイズ検出信号ＮＳ）とを比較し、その差分をゲート制御信号ＧＣａ及びＧＣｂとして出力する。このような構成により、簡易にノイズに応じた制御が可能となる。なお、基準テーブルに複数の基準値を設定しておいてもよい。例えば、第１の基準値よりもノイズが大きい場合、ノイズを抑制するように制御し、第２の基準値（第１の基準値よりも小さい値）よりもノイズが小さい場合、ノイズの抑制を解除するように制御してもよい。
【００４１】
図８及び図９の波形図及びフローチャートを用いて、本実施の形態に係る制御回路１２２の動作について説明する。
【００４２】
図８に示すように、図３の参考例の波形と同様に、駆動回路１２３（１２３ａまたは１２３ｂ）が、ＭＣＵ１３０から入力されるＰＷＭ制御信号ＰＩＮ（ＰＩＮａまたはＰＩＮｂ）に応じてゲート駆動信号ＧＤ（ＧＤａまたはＧＤｂ）を生成し、ＰＭＯＳ駆動段１１１（１１１ａまたは１１１ｂ）へＰＷＭのパルス波形となる電圧ＶＧＳを出力する。この電圧ＶＧＳに応じてＰＭＯＳ駆動段１１１がオン／オフを繰り返すため、ＰＭＯＳ駆動段１１１の電流ＩＤは、電圧ＶＧＳと同じ位相でハイ／ローを繰り返し、ＰＭＯＳ駆動段１１１の電圧ＶＤＳは、電圧ＶＧＳ及び電流ＩＤと逆の位相でハイ／ローを繰り返す。
【００４３】
ＭＣＵ１３０は、電圧ＶＤＳの立ち上がり（もしくは立ち下がり）から所定期間の検出タイミングを示す検出トリガ信号ＴＳを生成する。例えば、検出トリガ信号ＴＳの立ち上がりから立ち下がりまでが、電圧ＶＤＳの検出期間となる。ノイズ検出回路１２１は、この検出トリガ信号ＴＳのタイミングに合わせて電圧ＶＤＳのターンオン／ターンオフ時のノイズを検出する。ノイズ検出回路１２１がこのタイミングでノイズを検出すると、制御回路１２２では、比較部２０１が検出したノイズと基準値を比較し、比較結果に応じて所定の時間経過後の電圧ＶＤＳの制御にノイズ量を反映させる。所定の時間経過後の制御に反映することで、安定した制御が可能となる。
【００４４】
図９は、ＰＭＯＳ駆動段１１１の電圧ＶＤＳの状態がＳＴ１〜ＳＴ３へ変化する場合の動作の流れを示している。
【００４５】
まず、状態ＳＴ１は、基準状態である。基準状態では、電圧ＶＤＳが所定のノイズ以下になるようＰＭＯＳ駆動段１１１が制御されている（Ｓ１０１）。例えば、予め決められた特定の駆動条件に合わせて、所定の範囲のノイズが抑えられるように調整されている。
【００４６】
次に、状態ＳＴ２において、負荷が変動しノイズが増加する。負荷が変動しＰＭＯＳ駆動段１１１の電圧ＶＤＳのノイズレベルが変化すると（１０２）、ノイズ検出回路１２１は、電圧ＶＤＳのノイズレベルを検出し、ノイズの増大を検知する（Ｓ１０３）。制御回路１２２は、検出したノイズレベルを基準値と比較し（Ｓ１０４）、ノイズレベルが基準値を超える場合、制御回路１２２は駆動回路１２３にフィードバック制御を行う（Ｓ１０５）。
【００４７】
そうすると、状態ＳＴ３において、ノイズ低減のための駆動制御を行う。制御回路１２２は、駆動回路１２３を制御してＰＭＯＳ駆動段１１１のスイッチング特性をノイズレベルが抑制されるように制御する（Ｓ１０６）。この制御動作は、リアルタイムではなく、動作のフィードバック安定性や回路実現性を高めるため検出後の遅延時間をおいて制御が働くように構成される。
【００４８】
＜実施の形態１のノイズ検出回路＞
図１０は、図５のドライバＩＣ１２０に含まれるノイズ検出回路１２１の構成例を示している。図１０に示すように、本実施の形態に係るノイズ検出回路１２１は、検出期間選択部２０３、ハイパスフィルタ２０４、ＤＣ変換器２０５を備えている。
【００４９】
検出期間選択部２０３は、ＭＣＵ１３０からの検出トリガ信号ＴＳに合わせて電圧ＶＤＳの検出期間（検出ウィンドウ）を選択する。なお、検出トリガ信号ＴＳに限らず、ＰＭＯＳ駆動段１１１のターンオフまたはターンオンから所定期間を検出期間に設定できればよい（ＰＷＭ制御信号等に基づいてもよい）。ハイパスフィルタ２０４は、選択された検出期間の高周波成分（ノイズ成分）のみを抽出する。ＤＣ変換器２０５は、抽出された高周波成分（ノイズ成分）を直流成分に平均化し、ノイズ検出信号ＮＳを生成する。このような構成により、簡易にノイズを検出することができる。
【００５０】
図１１は、本実施の形態に係るノイズ検出回路１２１の動作波形を示している。図１１に示すように、図８と同様、検出トリガ信号ＴＳは、電圧ＶＤＳの（ターンオン／ターンオフの）立ち上がりから所定期間の検出期間のタイミングを示している。なお、立ち下がりから所定期間を検出期間としてもよい。検出期間となる所定期間は、回路の構成や特性、駆動条件等に応じて予め設定されている。
【００５１】
検出期間選択部２０３は、ＭＣＵ１３０から供給される検出トリガ信号ＴＳに応じて検出期間を設定し、この検出期間のみの検出電圧を出力する。この検出電圧は、スイッチング周波数及びリンギング周波数が含まれるため、ハイパスフィルタ２０４でスイッチング周波数分を除去し、ハイパスフィルタ通過後の検出電圧はリンギング分（ノイズ成分）のみとなる。ＤＣ変換器２０５は、このリンギング波形をＤＣ電圧に変換し、ノイズ検出信号ＮＳとして制御回路１２２へ出力する。このノイズ検出信号ＮＳが、制御回路１２２にて基準値と比較される。
【００５２】
＜実施の形態１の駆動回路＞
図１２は、図５のドライバＩＣ１２０に含まれる駆動回路１２３の構成を示している。図１２に示すように、本実施の形態に係る駆動回路１２３（例えばハイサイドの駆動回路１２３ａであるがローサイドも同様）は、複数の電流源回路２１０（２１０＿１〜２１０＿ｎ）と駆動電流設定回路２２０を備えている。これらの構成により簡易にノイズの低減を実現できる。
【００５３】
電流源回路２１０は、ＰＭＯＳ駆動段１１１へゲート駆動電流を供給する電流源である。電流源回路２１０は、第１の電源と第２の電源の間に、直列に接続された第１の電流源２１１と第２の電流源２１２を有し、第１の電流源２１１と第２の電流源２１２の中間ノードがＰＭＯＳ駆動段１１１（ＰＭＯＳトランジスタ）のゲートに接続されている。また、第１の電源と第１の電流源２１１の間に、第１の電流源２１１による電流供給を制御する第１のスイッチ２１３を有し、第２の電源と第２の電流源２１２の間に、第２の電流源２１２による電流供給を制御する第２のスイッチ２１４を有する。
【００５４】
駆動電流設定回路２２０は、複数の電流源回路２１０の第１のスイッチ２１３及び第２のスイッチ２１４のオン／オフを切り替えることで、ゲート駆動信号ＧＤの電流を設定する。駆動電流設定回路２２０は、ＭＣＵ１３０から入力されるＰＷＭ制御信号ＰＩＮのタイミングに合わせて、電流源回路２１０の第１のスイッチ２１３及び第２のスイッチ２１４のオン／オフし、ゲート駆動信号ＧＤを生成する。さらに、駆動電流設定回路２２０は、制御回路１２２からのゲート制御信号ＧＣに応じて、第１のスイッチ２１３及び第２のスイッチ２１４をオン／オフする電流源回路２１０（２１０＿１〜２１０＿ｎ）、すなわちＰＭＯＳ駆動段１１１を駆動する電流源回路を選択し、ゲート駆動電流（ゲート駆動信号ＧＤの電流）を制御する。例えば、ゲート制御信号ＧＣが大きい場合（ノイズと基準値の差が大きい）、第１のスイッチ２１３及び第２のスイッチ２１４をオンする電流源回路２１０を減らすことでゲート駆動電流を小さくし、ゲート制御信号ＧＣが小さい場合（ノイズと基準値の差が小さい）、第１のスイッチ２１３及び第２のスイッチ２１４をオンする電流源回路２１０を増やすことでゲート駆動電流を大きくする。
【００５５】
図１３及び図１４は、本実施の形態に係る駆動回路１２３の動作例として、条件１〜条件３における電圧ＶＤＳの波形を示している。図１３に示すように、条件１（基準状態）における電圧ＶＤＳの波形を基準となるリンギングとする。そして、条件２のように、負荷変動やＰＭＯＳ駆動段１１１の特性によってリンギングが激しくなると、ノイズ検出回路１２１は、リンギング大小をＤＣ電圧に変換して出力する。そうすると、条件３のように、駆動回路１２３がゲート電流を調整することでリンギングを抑制する。本実施の形態では、ゲート駆動電流（定電流駆動）を制御することでＳＷ時間を変化させノイズを抑制する。
【００５６】
具体的には、条件２と条件３の波形を比べると、図１４に示すように、条件２ではゲート駆動電流が大きくゲート電圧ＶＧＳの印加期間が短いため、電圧ＶＤＳの傾斜が急でありリンギングが大きい。このため、条件３では、ゲート駆動電流を小さくし、ゲート電圧ＶＧＳの印加期間を長くする。これにより、電圧ＶＤＳの傾きが緩やかとなり、リンギングを抑えることができる。
【００５７】
＜実施の形態１の効果＞
以上のように、本実施の形態では、ＰＭＯＳ（ＰＭＯＳ駆動段のＰＭＯＳトランジスタ）を駆動するドライバＩＣにおいて、ＰＭＯＳの出力電圧のノイズを検出するノイズ検出回路を備えた。ノイズの検出では、出力電圧のオーバーシュートのリンギングをＤＣ電圧に変換し、このＤＣ電圧と内部の基準電圧との比較結果に基づき、ゲート電流を制御することで出力電圧の傾斜を制御することとした。これにより、駆動条件にかかわらず、ターンオンまたはターンオフ時のノイズを適切に低減することができる。
【００５８】
構成する回路や出力段デバイスの選定、負荷変動に応じて、ＰＭＯＳのリンギング波形とそれにより生じるノイズは変化する。このため、本実施の形態のようにリンギング部分をモニタリングして、リンギング部分に含まれる高周波成分に対応する電圧を拾うことで、負荷変動に際して自動的にノイズを一定値に抑えるよう制御することができる。また、本実施の形態により、デバイス、回路構成、負荷条件にて変化するノイズに関する設計を簡略化することが可能となる。
【００５９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【００６０】
１００      モータ駆動システム
１０１      ドライブモジュール
１１０、１１０ｕ、１１０ｖ、１１０ｗ  インバータ
１１１、１１１ａ、１１１ｂ  ＰＭＯＳ駆動段
１２０、１２０ｕ、１２０ｖ、１２０ｗ  ドライバＩＣ
１２１      ノイズ検出回路
１２２      制御回路
１２３、１２３ａ、１２３ｂ  駆動回路
１３０      ＭＣＵ
１４０      モータ
２０１      比較部
２０２      基準テーブル記憶部
２０３      検出期間選択部
２０４      ハイパスフィルタ
２０５      ＤＣ変換器
２１０      電流源回路
２１１      第１の電流源
２１２      第２の電流源
２１３      第１のスイッチ
２１４      第２のスイッチ
２２０      駆動電流設定回路
ＧＣ、ＧＣａ、ＧＣｂ  ゲート制御信号
ＧＤ、ＧＤａ、ＧＤｂ  ゲート駆動信号
ＮＳ      ノイズ検出信号
ＯＵＴ、ＯＵＴｕ、ＯＵＴｖ、ＯＵＴｗ  駆動出力信号
ＰＩＮ、ＰＩＮａ、ＰＩＮｂ    ＰＷＭ制御信号
ＴＳ      検出トリガ信号
【図１】
2018182927.tif 000003
【図２】
2018182927.tif 000004
【図３】
2018182927.tif 000005
【図４】
2018182927.tif 000006
【図５】
2018182927.tif 000007
【図６】
2018182927.tif 000008
【図７】
2018182927.tif 000009
【図８】
2018182927.tif 000010
【図９】
2018182927.tif 000011
【図１０】
2018182927.tif 000012
【図１１】
2018182927.tif 000013
【図１２】
2018182927.tif 000014
【図１３】
2018182927.tif 000015
【図１４】
2018182927.tif 000016