(57)【要約】【課題】良好な高周波特性を有して機械的強度に優れた電界効果トランジスタが、汎用性の高い製造プロセスによって製造できるようにする。【解決手段】トランジスタ形成領域１２１の基板１０１の上に、構造体１０５を備える。構造体１０５は、構造体１０５は、構造体１０５の側壁１０５ａおよび天井部１０５ｂならびに基板１０１とともに空洞１０６を形成している直方体である。また、構造体１０５は、絶縁体から構成されている。ゲート電極１０２は、構造体１０５の上部に配置された頭部１０２ａと、頭部１０２ａから空洞１０６を通ってゲート領域に至る脚部１０２ｂとを有するＴ型ゲート電極である。【選択図】  図１Ａ
2018182057.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成されたソース電極およびドレイン電極と、
前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、
前記基板の上に設けられて前記基板とともに空洞を形成し、前記ソース電極および前記ドレイン電極ならびに前記ソース電極と前記ドレイン電極との間のゲート領域を含むトランジスタ形成領域を囲む絶縁体からなる構造体と
を備え、
前記ゲート電極は、前記構造体の上部に配置された頭部と、前記頭部から前記空洞を通って前記ゲート領域に至る脚部とを有するＴ型ゲート電極である
ことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記脚部は、前記頭部に近づくほどゲート長方向の幅がより広く形成されていることを特徴とする半導体装置。
【請求項３】
請求項１または２記載の半導体装置において、
前記ゲート電極は、
ゲート幅方向に各々分離して形成された複数の前記脚部と、
複数の前記脚部に共通に接続された１つの前記頭部と
から構成されていることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置において、
前記構造体の上部からゲート長方向に前記基板の前記トランジスタ形成領域以外の領域にかけて延在し、前記頭部に接続して形成されたゲート引き出し部を備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタ構造を有する半導体装置に関する。
【背景技術】
【０００２】
０．３〜３．０ＴＨｚの電磁波周波数帯であるテラヘルツ波を用いる技術には、数１０Ｇｂ／ｓを超える高速無線通信や、３次元イメージングによる非破壊内部検査、電磁波吸収を利用した成分分析など、これまでにはない新たなアプリケーション創出の可能性が秘められている。
【０００３】
テラヘルツ波によるアプリケーションを実現する場合には、アプリケーションを構成する電子デバイスにも、より良好な高周波特性が必要とされる。良好な高周波特性を有する電子デバイスとして、物性的に特に高い電子移動度を有する化合物半導体を材料とした電界効果型トランジスタが用いられる。今後テラヘルツ波技術の更に発展にむけては、より良好な高周波特性を有する電界効果型トランジスタが必要となる。
【０００４】
電界効果型トランジスタは，半導体層と、半導体層に形成されるゲート電極およびゲート電極の両脇に形成されるソース電極、ドレイン電極から構成される。例えば、高周波特性に優れる高電子移動度トランジスタは、半導体層は半導体基板上に対してその表面から深さ方向に，オーミックキャップ層，障壁層，キャリア供給層，チャネル層，バッファ層などを備える。
【０００５】
上述した高電子移動度トランジスタでは、キャリア供給層からチャネル層に対してキャリアが供給されて２次元電子ガスが形成され、ソース電極とドレイン電極との間の伝導チャネルとなる。ゲート電極に電位を印加すると，印加した電位の強度に対応し、上述した２次元電子ガスの濃度が変調され、ソース電極とドレイン電極との間の伝導チャネルを通じて電子が移動する。
【０００６】
高電子移動度トランジスタでは、上述したキャリアが走行する２次元電子ガスが形成されるチャネル層と、不純物が導入されている電子供給層とが、空間的に分離されている。このため、高電子移動度トランジスタでは、伝導チャネルにおいて、不純物による散乱等が抑制されるため，電子移動度を向上させることができ、この結果、高周波特性を向上させることができる。
【０００７】
優れた高周波特性を有する電界効果型トランジスタを実現するためには、２次元電子ガスによる伝導チャネルの変調スピードを上げることが必要である。一般的に、電界効果型トランジスタの特性を示す指標には、遮断周波数（ｆt）、最大動作周波数（ｆmax）がある。特にアナログ電子回路動作の観点では、ｆmaxの向上が重要である。ｆmaxは、電界効果型トランジスタの電力利得が１となる周波数を示している。
【０００８】
ｆmaxを向上させるためには、スケーリング則に則った微細化や寄生抵抗などの削減が有効である。このために、よく知られているように、Ｔ型ゲート電極を採用し、短ゲート長化して微細化を実現しつつゲート抵抗を低減している。また、以下に示すように、寄生抵抗を削減している。
【０００９】
まず、Ｔ型ゲート電極とソース電極との間、およびＴ型ゲート電極とドレイン電極との間における寄生容量の低減がある。この寄生容量の低減は、電界効果型トランジスタを等価回路とみなした場合に、ＣＲ時定数を低減、すなわち、伝送遅延を低減すると定性的には説明される。この寄生容量の低減ために、例えば、ゲート電極周辺の有機絶縁膜を除去することにより、ゲート電極周辺の寄生容量を大幅に低下させる技術がある（非特許文献１参照）。
【００１０】
次に、ゲート電極の抵抗（ゲート寄生抵抗）の低減がある。ゲート寄生抵抗の低減には、Ｔ型ゲート電極とドレイン電極との間、およびＴ型ゲート電極とソース電極と間にベンゾシクロブテンなどの有機絶縁膜を形成し、更にＴ型ゲート電極の頭部の庇の下部に有機絶縁膜が存在しない空隙を設ける技術がある（特許文献１参照）。この技術によれば、上述したように、空隙を設けることにより、Ｔ型ゲート電極とソース電極・ドレイン電極と間の寄生容量を低減させることで、Ｔ型ゲート電極の頭部をソース電極やドレイン電極の上部にまでせり出させても、寄生容量を小さくすることを可能としている。この構成により、特許文献１の技術では、寄生容量の増加を抑制しながら、ゲート抵抗も同時に低下させている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特許第４６０６９４０号公報
【非特許文献】
【００１２】
【非特許文献１】K. Makiyama et al., "Improvement of circuit-speed of HEMTs IC by reducing the parasitic capacitance", Electron Devices Meeting, 2003. IEDM '03 Technical Digest. IEEE International, 2003.
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述した技術では、以下に示す問題があった。
【００１４】
第１に、非特許文献１および特許文献１に示す電界効果型トランジスタには、適用可能な材料に制限があるという問題がある。上述した技術では、電極間に形成される有機絶縁膜としてベンゾシクロブテンが用いられている。しかしながら、実際には、集積回路の設計上の都合や電界効果型トランジスタの微細化に伴って様々な材料が適用され、必ずしも有機絶縁膜が用いられるとは限らない。
【００１５】
また、空隙の形成には有機絶縁膜を形成する有機絶縁材料の粘度や塗布条件が非常に重要であるため、デバイス構造を変更する場合や、異なる誘電率を有する別の有機絶縁材料を適用する場合には、その都度空洞・空隙の形成条件の見直しが必要になる。このことは、電界効果型トランジスタの作製に対する汎用性を著しく低下させる。
【００１６】
第２に、非特許文献１におけるＴ型ゲート電極の頭部の周囲には、有機絶縁膜が依然存在するという問題がある。有機絶縁膜が低誘電率材料であったとしても、比誘電率は空隙部に比べ少なくとも２〜３倍は大きいため、Ｔ型ゲート電極と周辺には一定の寄生容量が発生する。このため、従来の技術では、高周波特性の向上は一定の水準で律速される。
【００１７】
第３に、非特許文献１および特許文献１に示す電界効果型トランジスタでは、空洞や空隙を設けるために、Ｔ型ゲート電極が機械的に固定支持される部分が少ないという問題がある。特に、非特許文献１のＴ型ゲート電極は、細い脚部が半導体層に接触しているに過ぎず、このことは電界効果型トランジスタの機械的強度を著しく劣化させ、歩留まりを劣化、更に信頼性を低下させることになる。
【００１８】
上述したように、従来では、良好な高周波特性を有して機械的強度に優れた電界効果トランジスタが、汎用性の高い製造プロセスによって製造することが容易ではないという問題があった。
【００１９】
本発明は、以上のような問題点を解消するためになされたものであり、良好な高周波特性を有して機械的強度に優れた電界効果トランジスタが、汎用性の高い製造プロセスによって製造できるようにすることを目的とする。
【課題を解決するための手段】
【００２０】
本発明に係る半導体装置は、基板の上に形成されたソース電極およびドレイン電極と、ソース電極とドレイン電極との間に設けられたゲート電極と、基板の上に設けられて基板とともに空洞を形成し、ソース電極およびドレイン電極ならびにソース電極とドレイン電極との間のゲート領域を含むトランジスタ形成領域を囲む絶縁体からなる構造体とを備え、ゲート電極は、構造体の上部に配置された頭部と、頭部から空洞を通ってゲート領域に至る脚部とを有するＴ型ゲート電極である。
【００２１】
上記半導体装置において、脚部は、頭部に近づくほどゲート長方向の幅がより広く形成されている。
【００２２】
上記半導体装置において、ゲート電極は、ゲート幅方向に各々分離して形成された複数の脚部と、複数の脚部に共通に接続された１つの頭部とから構成されている。
【００２３】
上記半導体装置において、構造体の上部からゲート長方向に基板のトランジスタ形成領域以外の領域にかけて延在し、頭部に接続して形成されたゲート引き出し部を備える。
【発明の効果】
【００２４】
以上説明したように、本発明によれば、トランジスタ形成領域に空洞を備えて基板の上に形成された絶縁体からなる構造体の上に、Ｔ型ゲート電極の頭部を配置するようにしたので、良好な高周波特性を有して機械的強度に優れた電界効果トランジスタが、汎用性の高い製造プロセスによって製造できるという優れた効果が得られる。
【図面の簡単な説明】
【００２５】
【図１Ａ】図１Ａは、本発明の実施の形態１における半導体装置の構成を示す断面図である。
【図１Ｂ】図１Ｂは、本発明の実施の形態１における半導体装置の構成を示す平面図である。
【図２】図２は、本発明の実施の形態２における半導体装置の構成を示す断面図である。
【図３】図３は、本発明の実施の形態３における半導体装置の構成を示す断面図である。
【図４】図４は、本発明の実施の形態４における半導体装置の構成を示す平面図である。
【図５Ａ】図５Ａは、本発明の実施の形態５における半導体装置の構成を示す断面図である。
【図５Ｂ】図５Ｂは、本発明の実施の形態５における半導体装置の構成を示す平面図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態について図を参照して説明する。
【００２７】
［実施の形態１］
はじめに、本発明の実施の形態１における半導体装置について、図１Ａ，図１Ｂを用いて説明する。この半導体装置は、基板１０１の上にゲート電極１０２，ソース電極１０３、ドレイン電極１０４を備える。ゲート電極１０２は、ソース電極１０３とドレイン電極１０４との間に設けられている。
【００２８】
また、この半導体装置は、基板１０１の上に設けられた絶縁体からなる構造体１０５を備える。構造体１０５は、構造体１０５の側壁１０５ａおよび天井部１０５ｂならびに基板１０１とともに空洞１０６を形成している。また、構造体１０５は、ソース電極１０３およびドレイン電極１０４、ならびにソース電極１０３とドレイン電極１０４との間のゲート領域を含むトランジスタ形成領域１２１を囲んでいる。トランジスタ形成領域１２１は、平面視で構造体１０５の側壁１０５ａに囲まれた領域の内側に配置されている。構造体１０５は、例えば直方体である。
【００２９】
ゲート電極１０２、ソース電極１０３、およびドレイン電極１０４により電界効果トランジスタが構成されている。この電界効果トランジスタは、例えば、基板１０１に、チャネル層、キャリア供給層、障壁層などを備え、チャネル層にはチャネルとなる２次元電子ガスが形成される公知の高電子移動度トランジスタである。
【００３０】
ゲート電極１０２は、構造体１０５の上部（天井部１０５ｂ）に配置された頭部１０２ａと、頭部１０２ａから空洞１０６を通ってゲート領域に至る脚部１０２ｂとを有するＴ型ゲート電極である。脚部１０２ｂは、構造体１０５の天井部１０５ｂを貫通してゲート電極に至っている。よく知られているように、Ｔ型ゲート電極の構造とすることで、短ゲート長化して微細化を実現しつつゲート抵抗を低減することができる。平面視で、頭部１０２ａは、脚部１０２ｂより広く形成されている。また、例えば、頭部１０２ａは、平面視で、ソース電極１０３，ドレイン電極１０４が形成されている領域にまで延在して形成されている。
【００３１】
なお、図１Ｂに示すように、基板１０１のトランジスタ形成領域１２１以外の領域に、ゲート電極１０２に接続するゲート端子１０７が形成されている。
【００３２】
上述した実施の形態１によれば、ゲート電極１０２の頭部１０２ａが、構造体１０５に支持される構成となるので、機械的強度に優れたものとなる。また、誘電率が究極的に低い空洞１０６により、ソース電極１０３およびドレイン電極１０４と、ゲート電極１０２の各部分とが空間分離されるので、寄生容量を抑えた良好な高周波特性が得られる。
【００３３】
また、空洞１０６を備える構造体１０５は、よく知られた犠牲層を用いるプロセスにより容易に形成可能である。例えば、まず、空洞１０６に対応する形状の犠牲層を、有機溶剤に溶解するフォトレジストを用い、公知のフォトリソグラフィー技術により形成する。次に、形成した犠牲層の上面、側面などを覆う状態に、酸化シリコンや窒化シリコンなどの絶縁材料を堆積し、絶縁体による構造体１０５を形成する。このとき、構造体１０５の上面の一部に、孔部を形成しておく。この後、孔部を介して犠牲層を有機溶剤で溶解除去することで、構造体１０５に空洞１０６が形成できる。
【００３４】
以上に説明したように、実施の形態１によれば、良好な高周波特性を有して機械的強度に優れた電界効果トランジスタが、汎用性の高い製造プロセスによって製造できる。
【００３５】
［実施の形態２］
次に、本発明の実施の形態２における半導体装置について、図２を用いて説明する。この半導体装置は、基板１０１の上にゲート電極２１０，ソース電極１０３、ドレイン電極１０４を備える。ゲート電極２１０は、ソース電極１０３とドレイン電極１０４との間に設けられている。
【００３６】
また、この半導体装置は、前述した実施の形態１と同様に、基板１０１の上に設けられた絶縁体からなる構造体１０５を備え、側壁１０５ａおよび天井部１０５ｂならびに基板１０１とともに空洞１０６を形成している。また、構造体１０５は、ソース電極１０３およびドレイン電極１０４、ならびにソース電極１０３とドレイン電極１０４との間のゲート領域を含むトランジスタ形成領域１２１を囲んでいる。
【００３７】
ゲート電極２１０、ソース電極１０３、およびドレイン電極１０４により電界効果トランジスタが構成されている。実施の形態２において、ゲート電極２１０は、下部ゲート電極２１１と、貫通電極２１２と、上部ゲート電極２１３とから構成されている。ゲート電極２１０は、構造体１０５の上部に配置された上部電極２１３を頭部とし、上部電極２１３から空洞１０６を通ってゲート領域に至る貫通電極２１２および下部ゲート電極２１１を脚部とするＴ型ゲート電極である。貫通電極２１２は、天井部１０５ｂを貫通して下部ゲート電極２１１に至っている。平面視で、上部電極２１３は、貫通電極２１２および下部ゲート電極２１１より広く形成されている。また、例えば、上部電極２１３は、平面視で、ソース電極１０３，ドレイン電極１０４が形成されている領域にまで延在して形成されている。
【００３８】
実施の形態２では、ＩｎＰからなる基板２０１の上に、バッファ層２０２，チャネル層２０３，スペーサ層２０４，キャリア供給層２０５，障壁層２０６，キャップ層２０７を備える。キャップ層２０７には、リセス領域２０７ａが形成され、リセス領域２０７ａにおいて露出している障壁層２０６の表面に、ゲート電極２１０を構成している下部ゲート電極２１１の下端が接続している。また、リセス領域２０７ａにより２つの領域に２分割されているキャップ層２０７の一方に、ソース電極１０３が形成され、他方にドレイン電極１０４が形成されている。
【００３９】
バッファ層２０２は、例えば、ＩｎＡｌＡｓから構成され、厚さ１００〜３００ｎｍとされている。チャネル層２０３は、例えば、ＩｎＧａＡｓから構成されて厚さ５〜２０ｎｍとされている。スペーサ層２０４は、例えば、ＩｎＡｌＡｓから構成されて厚さ２〜５ｎｍとされている。キャリア供給層２０５は、例えば、不純物としてＳｉが１×１０19〜２×１０19ｃｍ-3ドープされたＩｎＡｌＡｓから構成されている。障壁層２０６は、例えば、ＩｎＡｌＡｓから構成されて厚さ５〜２０ｎｍとされている。キャップ層２０７は、例えば、不純物としてＳｉが１×１０19〜２×１０19ｃｍ-3ドープされたＩｎＧａＡｓから構成されている。
【００４０】
上述したバッファ層２０２，チャネル層２０３，スペーサ層２０４，キャリア供給層２０５，障壁層２０６，キャップ層２０７は、よく知られた有機金属気相成長法、分子線エピタキシー法などにより、基板２０１の上に、順次にエピタキシャル成長させることで形成すればよい。
【００４１】
また、ソース電極１０３、ドレイン電極１０４を、例えばＴｉ／Ｐｔ／Ｎｉ、もしくは少なくともこれらの金属を含んだ複数種の金属の組み合わせから構成すれば、キャップ層２０７にオーミック接合させることができる。
【００４２】
また、実施の形態２においては、キャップ層２０７の上に、ソース電極１０３およびドレイン電極１０４を覆う絶縁層２０８を備える。絶縁層２０８は、例えば、酸化シリコン、窒化シリコンから構成すればよく、また、典型的な厚さは２０〜２００ｎｍである。この厚さで絶縁層２０８を形成することによって、短いゲート長と、高い歩留まりを兼ね備えた電界効果型トランジスタの実現が可能になる。
【００４３】
上述した絶縁層２０８におけるゲート形成領域中央部に開口を形成し、例えば、ＩｎＡｌＡｓに対してＩｎＧａＡｓを選択的にエッチングするエッチャントを用いてキャップ層２０７を選択的にエッチングすることで、リセス領域２０７ａが形成できる。リセス領域２０７ａを形成することで、ドレインコンダクタンス低減に伴うｆmaxの上昇の効果が見込まれる。リセス領域２０７ａのゲート長方向の長さは、寄生抵抗の増大効果とドレインコンダクタンスの低減効果のバランスに基づいて設計される。リセス領域２０７ａのゲート長方向の長さは、例えば、典型的にはソース電極１０３の側で２０〜２００ｎｍ、ドレイン電極１０４の側で５０〜３００ｎｍである。
【００４４】
上述したようにリセス領域２０７ａを形成した後、上記開口を中心とするゲート形成領域に開口領域を備えるリフトオフマスクを形成し、この上からゲート金属材料を蒸着する。例えば、Ｎｉ、Ｗ、ＷＳｉＮなど、障壁層２０６以下の半導体層に対する熱拡散が少なく、かつ仕事関数の大きな金属材料をゲート金属材料として蒸着すればよい。蒸着した後、リフトオフマスクを除去することで、下部ゲート電極２１１が形成できる。
【００４５】
下部ゲート電極２１１の下端のキャリア供給層２０５との接触領域におけるゲート長方向の長さは、１０〜１００ｎｍであればよい。一方、下部ゲート電極２１１の上端部のゲート長方向の長さは、０．０１〜５μｍであればよい。
【００４６】
また、下部ゲート電極２１１の下端のキャリア供給層２０５との接触領域の端から、ソース電極１０３までの距離は、概ね２００〜３０００ｎｍとすればよい。また、下部ゲート電極２１１の下端のキャリア供給層２０５との接触領域の端から、ドレイン電極１０４までの距離も、概ね２００〜３０００ｎｍとすればよい。ここで、トランジスタの出力特性をより良好なものとするために、下部ゲート電極２１１とソース電極１０３との距離より、下部ゲート電極２１１とドレイン電極１０４との距離を大きくしてもよい。
【００４７】
上述したように下部ゲート電極２１１を形成した後、空洞１０６に対応する形状の犠牲層を、有機溶剤に溶解するフォトレジストを用い、公知のフォトリソグラフィー技術により形成する。次に、形成した犠牲層の上面、側面などを覆う状態に、酸化シリコンや窒化シリコンなどの絶縁材料を堆積し、絶縁体による構造体１０５を形成する。構造体１０５を構成する壁部分や天井部分の絶縁膜の厚さは、概ね３００ｎｍ〜１０００ｎｍとすれば、良好な高周波特性を有する電界効果型トランジスタが実現できる。
【００４８】
構造体１０５を形成した後、構造体１０５および犠牲層の貫通電極２１２を形成する領域に、下部ゲート電極２１１に到達する貫通孔を形成する。次に、形成した貫通孔に露出した下部ゲート電極２１１の上面より、Ａｕ、Ａｇ、Ｃｕなどの低抵抗金属を電解めっき法または無電解めっき法により成長させ、これら金属を貫通孔に充填し、貫通電極２１２を形成する。なお、真空蒸着法やスパッタ法を用いて作製してもよい。
【００４９】
次に、構造体１０５の上に、貫通電極２１２に接続する上部ゲート電極２１３を形成する。前述した下部ゲート電極２１１と同様に、いわゆるリフトオフ法により上部ゲート電極２１３が形成できる。また、上部ゲート電極２１３は、Ａｕ、Ａｇ、Ｃｕなどの低抵抗金属を、電解めっき法、無電解めっき法、真空蒸着法、スパッタ法などにより堆積することで形成すればよい。上部ゲート電極２１３のゲート長方向の幅は、例えば０．５〜１０μｍとすればよい。
【００５０】
上述したように、上部ゲート電極２１３を形成した後、構造体１０５の所定箇所に孔部を設け、この孔部を介して犠牲層を有機溶剤で溶解除去することで、構造体１０５に空洞１０６が形成できる。
【００５１】
実施の形態２においても、ゲート電極２１０の頭部となる上部ゲート電極２１３が、構造体１０５に支持される構成となるので、貫通電極２１２を細くしても、機械的強度に優れたものとなる。また、誘電率が究極的に低い空洞１０６により、ソース電極１０３およびドレイン電極１０４と、ゲート電極２１０の各部分とが空間分離されるので、寄生容量を抑えた良好な高周波特性が得られる。
【００５２】
また、空洞１０６を備える構造体１０５は、上述した容易よく知られた犠牲層を用いるプロセスにより容易に形成可能である。
【００５３】
以上に説明したように、実施の形態２においても、良好な高周波特性を有して機械的強度に優れた電界効果トランジスタが、汎用性の高い製造プロセスによって製造できる。
【００５４】
［実施の形態３］
次に、本発明の実施の形態３における半導体装置について、図３を用いて説明する。この半導体装置は、基板１０１の上にゲート電極１０２，ソース電極１０３、ドレイン電極１０４を備える。ゲート電極１０２は、ソース電極１０３とドレイン電極１０４との間に設けられている。
【００５５】
また、この半導体装置は、基板１０１の上に設けられた絶縁体からなる構造体１０５を備える。構造体１０５は、構造体１０５の側壁１０５ａおよび天井部１０５ｂならびに基板１０１とともに空洞１０６を形成している。また、構造体１０５は、ソース電極１０３およびドレイン電極１０４、ならびにソース電極１０３とドレイン電極１０４との間のゲート領域を含むトランジスタ形成領域１２１を囲んでいる。トランジスタ形成領域１２１は、平面視で構造体１０５の側壁１０５ａに囲まれた領域の内側に配置されている。
【００５６】
ゲート電極１０２、ソース電極１０３、およびドレイン電極１０４により電界効果トランジスタが構成されている。この電界効果トランジスタは、例えば、基板１０１に、チャネル層、キャリア供給層、障壁層などを備え、チャネル層にはチャネルとなる２次元電子ガスが形成される公知の高電子移動度トランジスタである。
【００５７】
ゲート電極１０２は、構造体１０５の上部に配置された頭部１０２ａと、頭部１０２ａから空洞１０６を通ってゲート領域に至る脚部１０２ｂとを有するＴ型ゲート電極である。平面視で、頭部１０２ａは、脚部１０２ｂより広く形成されている。
【００５８】
上述した構成は、前述した実施の形態１と同様である。実施の形態３では、脚部１０２ｂが、頭部１０２ａに近づくほどゲート長方向の幅がより広く形成されている。このように、脚部１０２ｂを、基板１０１の側から見て断面視逆テーパ形状とすることで、脚部１０２ｂと、ソース電極１０３，ドレイン電極１０４との間の寄生容量を小さく抑えながら、ゲート電極１０２における抵抗を更に低く抑えることができるようになる。
【００５９】
なお、頭部１０２ａのゲート長方向の幅、および脚部１０２ｂの下端のゲート長方向の幅は、求めるゲート寄生抵抗の低減効果と寄生容量の増加効果とのバランスに基づいて設計すればよい。例えば、頭部１０２ａのゲート長方向の幅は、脚部１０２ｂの下端のゲート長方向の幅の１．５〜５倍になるように設計すればよい。
【００６０】
上述した実施の形態３においても、ゲート電極１０２の頭部１０２ａが、構造体１０５に支持される構成となるので、機械的強度に優れたものとなる。また、誘電率が究極的に低い空洞１０６により、ソース電極１０３およびドレイン電極１０４と、ゲート電極１０２の各部分とが空間分離されるので、寄生容量を抑えた良好な高周波特性が得られる。
【００６１】
また、空洞１０６を備える構造体１０５は、よく知られた犠牲層を用いるプロセスにより容易に形成可能である。これらの結果、実施の形態３においても、良好な高周波特性を有して機械的強度に優れた電界効果トランジスタが、汎用性の高い製造プロセスによって製造できる。
【００６２】
［実施の形態４］
次に、本発明の実施の形態４における半導体装置について、図４を用いて説明する。この半導体装置は、基板１０１の上にゲート電極１０２，ソース電極１０３、ドレイン電極１０４を備える。ゲート電極１０２は、ソース電極１０３とドレイン電極１０４との間に設けられている。
【００６３】
また、この半導体装置は、基板１０１の上に設けられた絶縁体からなる構造体１０５を備える。構造体１０５は、構造体１０５の側壁１０５ａおよび天井部１０５ｂならびに基板１０１とともに空洞１０６を形成している。また、構造体１０５は、ソース電極１０３およびドレイン電極１０４、ならびにソース電極１０３とドレイン電極１０４との間のゲート領域を含むトランジスタ形成領域１２１を囲んでいる。トランジスタ形成領域１２１は、平面視で構造体１０５の側壁１０５ａに囲まれた領域の内側に配置されている。
【００６４】
ゲート電極１０２、ソース電極１０３、およびドレイン電極１０４により電界効果トランジスタが構成されている。この電界効果トランジスタは、例えば、基板１０１に、チャネル層、キャリア供給層、障壁層などを備え、チャネル層にはチャネルとなる２次元電子ガスが形成される公知の高電子移動度トランジスタである。
【００６５】
実施の形態４では、ゲート電極１０２を、ゲート幅方向に各々分離して形成された複数の脚部１１２ｂと、複数の脚部１１２ｂに共通に接続された１つの頭部１０２ａとから構成している。
【００６６】
上述した構成は、脚部１１２ｂ以外は、前述した実施の形態１と同様である。実施の形態４では、ゲート幅方向に配列された複数の脚部１１２ｂを備えるようにしたので、ソース電極１０３との間、およびドレイン電極１０４との間に形成される寄生容量を低く抑え、良好な高周波特性を実現することが可能となる。複数の脚部１１２ｂを備えることで、この部分の表面積が、一体に形成する場合に比較して等価的に増加する。この結果、実施の形態４によれば、高周波信号伝送時に表皮効果が生じる場合においても、ゲート抵抗を十分に低くできるようになり、良好な高周波特性を有する電界効果トランジスタが実現できるようになる。
【００６７】
実施の形態４における効果は、脚部１１２ｂの形状にあまり依存しないが、高周波信号の良好な伝搬のためには、表面の平滑性が高い方が望ましい。また、脚部１１２ｂの断面形状を円形とすることによって、製造の容易性を高めることができる。
【００６８】
上述した実施の形態４においても、ゲート電極１０２の頭部１０２ａが、構造体１０５に支持される構成となるので、機械的強度に優れたものとなる。また、誘電率が究極的に低い空洞１０６により、ソース電極１０３およびドレイン電極１０４と、ゲート電極１０２の各部分とが空間分離されるので、寄生容量を抑えた良好な高周波特性が得られる。
【００６９】
また、空洞１０６を備える構造体１０５は、よく知られた犠牲層を用いるプロセスにより容易に形成可能である。これらの結果、実施の形態４においても、良好な高周波特性を有して機械的強度に優れた電界効果トランジスタが、汎用性の高い製造プロセスによって製造できる。
【００７０】
［実施の形態５］
次に、本発明の実施の形態５における半導体装置について、図５Ａ，図５Ｂを用いて説明する。この半導体装置は、基板１０１の上にゲート電極１０２，ソース電極１０３、ドレイン電極１０４を備える。ゲート電極１０２は、ソース電極１０３とドレイン電極１０４との間に設けられている。
【００７１】
また、この半導体装置は、基板１０１の上に設けられた絶縁体からなる構造体１０５を備える。構造体１０５は、構造体１０５の側壁１０５ａおよび天井部１０５ｂならびに基板１０１とともに空洞１０６を形成している。また、構造体１０５は、ソース電極１０３およびドレイン電極１０４、ならびにソース電極１０３とドレイン電極１０４との間のゲート領域を含むトランジスタ形成領域１２１を囲んでいる。トランジスタ形成領域１２１は、平面視で構造体１０５の側壁１０５ａに囲まれた領域の内側に配置されている。
【００７２】
ゲート電極１０２、ソース電極１０３、およびドレイン電極１０４により電界効果トランジスタが構成されている。この電界効果トランジスタは、例えば、基板１０１に、チャネル層、キャリア供給層、障壁層などを備え、チャネル層にはチャネルとなる２次元電子ガスが形成される公知の高電子移動度トランジスタである。
【００７３】
ゲート電極１０２は、構造体１０５の上部に配置された頭部１０２ａと、頭部１０２ａから空洞１０６を通ってゲート領域に至る脚部１０２ｂとを有するＴ型ゲート電極である。平面視で、頭部１０２ａは、脚部１０２ｂより広く形成されている。
【００７４】
上述した構成は、前述した実施の形態１と同様である。実施の形態５では、頭部１０２ａに電気的に接続して形成されたゲート引き出し部１１１を備える。ゲート引き出し部１１１は、構造体１０５の天井部１０５ｂからゲート長方向に、トランジスタ形成領域１２１以外の領域にかけて延在している。ゲート引き出し部１１１は、天井部１０５ｂから側壁１０５ａを経て、トランジスタ形成領域１２１以外の領域にかけて延在している。図５Ａ，図５Ｂでは、ゲート引き出し部１１１を、ソース電極１０３の側に引き出しているが、これに限るものではなく、ドレイン電極１０４の側に引き出してもよい。
【００７５】
実施の形態５では、ゲート電圧が印加される脚部１０２ｂ下端のゲート幅方向において、高周波信号が同時に入力されることになる。このため、実施の形態５によれば、高周波動作時の分布定数的効果を抑制することができ、実効的に電界効果型トランジスタの電流駆動力を増大させることができる。
【００７６】
また、実施の形態５では、ソース電極１０３の上方に、ゲート引き出し部１１１が存在しているが、これらの間には、比誘電率が最も小さい空洞１０６が形成されているため、寄生容量の増加を十分に抑制することができる。また寄生抵抗の増加をより抑制する効果を得るために、ゲート引き出し部１１１の平面視の形状を、スリットが形成された状態としてもよく、また、頭部１０２ａから離れるほど幅が狭くなるテーパ形状としてもよい。
【００７７】
なお、ソース端子およびドレイン端子は、ゲート幅方向に引き出した引き出し配線を用いてソース電極１０３およびドレイン電極１０４に接続すればよい。また、ソース端子およびドレイン端子は、ゲート長方向に引き出した引き出し配線を用いてソース電極１０３およびドレイン電極１０４に接続してもよい。
【００７８】
上述した実施の形態５においても、ゲート電極１０２の頭部１０２ａが、構造体１０５に支持される構成となるので、機械的強度に優れたものとなる。また、誘電率が究極的に低い空洞１０６により、ソース電極１０３およびドレイン電極１０４と、ゲート電極１０２の各部分とが空間分離されるので、寄生容量を抑えた良好な高周波特性が得られる。
【００７９】
また、空洞１０６を備える構造体１０５は、よく知られた犠牲層を用いるプロセスにより容易に形成可能である。これらの結果、実施の形態５においても、良好な高周波特性を有して機械的強度に優れた電界効果トランジスタが、汎用性の高い製造プロセスによって製造できる。
【００８０】
以上に説明したように、本発明によれば、トランジスタ形成領域に空洞を備えて基板の上に形成された絶縁体からなる構造体の上に、Ｔ型ゲート電極の頭部を配置するようにしたので、良好な高周波特性を有して機械的強度に優れた電界効果トランジスタが、汎用性の高い製造プロセスによって製造できるようになる。
【００８１】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、寸法や材料など、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、化合物半導体を用いた高電子移動度トランジスタを例に説明したが、これに限るものではなく、ＭＩＳ（Metal Insulator Semiconductor）型などの電界効果型トランジスタであっても同様である。
【符号の説明】
【００８２】
１０１…基板、１０２…ゲート電極、１０２ａ…頭部、１０２ｂ…脚部、１０３…ソース電極、１０４…ドレイン電極、１０５…構造体、１０６…空洞、１０７…ゲート端子、１２１…トランジスタ形成領域。
【図１Ａ】
2018182057.tif 000003
【図１Ｂ】
2018182057.tif 000004
【図２】
2018182057.tif 000005
【図３】
2018182057.tif 000006
【図４】
2018182057.tif 000007
【図５Ａ】
2018182057.tif 000008
【図５Ｂ】
2018182057.tif 000009