(57)【要約】【課題】導通抵抗の上昇を抑制しつつ、キャビティの気密性を高めることができるセラミックパッケージを提供する。【解決手段】本開示は、表面と裏面とを有するセラミック基板と、ビア導体と、実装電極と、裏面電極と、枠体と、を備えるセラミックパッケージである。ビア導体は、セラミック基板の表面と裏面とを貫通する。実装電極は、セラミック基板の表面に配置され、ビア導体に電気的に接続される。裏面電極は、セラミック基板の裏面に配置され、ビア導体に電気的に接続される。枠体は、ビア導体の貫通方向から視てビア導体を囲むようにセラミック基板の表面側に配置される。セラミックパッケージは、実装電極と裏面電極のうち少なくとも一方の電極の外面に配置される保護膜を備える。保護膜は、焼結助剤を含有すると共に、ビア導体の貫通方向から視てビア導体と少なくとも一部が重なる位置に配置される。【選択図】図１
2018120918.tif 000002
【特許請求の範囲】
【請求項１】
表面と裏面とを有するセラミック基板と、前記セラミック基板の表面と裏面とを貫通するビア導体と、前記セラミック基板の表面に配置され、前記ビア導体に電気的に接続される実装電極と、前記セラミック基板の裏面に配置され、前記ビア導体に電気的に接続される裏面電極と、前記ビア導体の貫通方向から視て前記ビア導体を囲むように前記セラミック基板の表面側に配置される枠体と、を備えるセラミックパッケージであって、
前記実装電極と前記裏面電極のうち少なくとも一方の電極の外面に配置される保護膜を備え、
前記保護膜は、焼結助剤を含有すると共に、前記ビア導体の貫通方向から視て前記ビア導体と少なくとも一部が重なる位置に配置される、セラミックパッケージ。
【請求項２】
前記焼結助剤は、酸化カルシウム（ＣａＯ）、酸化セリウム（ＣｅＯ２）、酸化マグネシウム（ＭｇＯ）、酸化イットリウム（Ｙ２Ｏ３）、二酸化ケイ素（ＳｉＯ２）、酸化マンガン（Ｍｎ２Ｏ３）、酸化バリウム（ＢａＯ）、及び酸化ストロンチウム（ＳｒＯ）の少なくとも１種を含む、請求項１に記載のセラミックパッケージ。
【請求項３】
前記保護膜は、前記セラミック基板が含有するセラミックと同一のセラミックを含有する、請求項１又は請求項２に記載のセラミックパッケージ。
【請求項４】
請求項１から請求項３のいずれか１項に記載のセラミックパッケージと、
前記セラミック基板との間にキャビティを形成するように前記枠体と接合された蓋体と、
前記実装電極に電気的に接続された電子部品と、
を備える電子部品装置。
【請求項５】
表面と裏面とを有するセラミック基板と、前記セラミック基板の表面と裏面とを貫通するビア導体と、前記セラミック基板の表面に配置され、前記ビア導体に電気的に接続される実装電極と、前記セラミック基板の裏面に配置され、前記ビア導体に電気的に接続される裏面電極と、前記ビア導体の貫通方向から視て前記ビア導体を囲むように前記セラミック基板の表面側に配置される枠体と、を備えるセラミックパッケージの製造方法であって、
未焼結セラミックを前記セラミック基板状に成形する工程と、
成形された前記未焼結セラミックの表面と裏面とを貫通する貫通孔を形成する工程と、
前記貫通孔に第１未焼結導体を充填する工程と、
前記第１未焼結導体の充填後、基板状の前記未焼結セラミックの両面に対し、前記実装電極及び前記裏面電極となる第２未焼結導体をそれぞれ前記貫通孔と重なるように配置する工程と、
前記１対の第２未焼結導体のうち少なくとも一方の第２未焼結導体の外面において、前記貫通孔の貫通方向から視て前記第１未焼結導体と少なくとも一部が重なる位置に焼結助剤を含む膜を積層する工程と、
前記膜の積層後、前記未焼結セラミック、前記第１未焼結導体、及び前記１対の第２未焼結導体を焼成する工程と、
を備える、セラミックパッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、セラミックパッケージに関する。
【背景技術】
【０００２】
半導体素子、水晶振動子、水晶発振器、圧電振動子、表面弾性波フィルタ等の電子部品素子を密閉されたキャビティ内に収容するためのセラミックパッケージが公知である（特許文献１参照）。このようなセラミックパッケージでは、電子部品はキャビティ内の電極に実装され、セラミック基板に設けたビア導体を介して外部と導通される。しかし、セラミックパッケージの製造段階において、ビア導体とセラミック基板との焼結開始温度の差異により、ビア導体の焼結度が不十分となり、キャビティ内の気密性が低下しやすい。
【０００３】
これに対し、ビア導体の形成材料を変更することで、焼結開始温度を下げてビア導体の焼結を促進すると、セラミック基板とビア導体との界面における隙間が発生し、気密性が低下するという不具合が起こる。
【０００４】
そこで、ビア導体内を海綿状構造（いわゆるポーラス状）とし、ビア導体を孔の内壁に接着した状態とすることで気密性を高める方法が考案されている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−３０９２２６号公報
【特許文献２】特開２０１６−４９７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のようにビア導体内に空隙を設けると、ビア導体内の気密性は向上するが、一方でビア導体内の導通抵抗が高くなるという不都合が生じる。
本開示の一局面は、導通抵抗の上昇を抑制しつつ、キャビティの気密性を高めることができるセラミックパッケージを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示の一態様は、表面と裏面とを有するセラミック基板と、ビア導体と、実装電極と、裏面電極と、枠体とを備えるセラミックパッケージである。ビア導体は、セラミック基板の表面と裏面とを貫通する。実装電極は、セラミック基板の表面に配置され、ビア導体に電気的に接続される。裏面電極は、セラミック基板の裏面に配置され、ビア導体に電気的に接続される。枠体は、ビア導体の貫通方向から視てビア導体を囲むようにセラミック基板の表面側に配置される。セラミックパッケージは、実装電極と裏面電極のうち少なくとも一方の電極の外面に配置される保護膜を備える。保護膜は、焼結助剤を含有すると共に、ビア導体の貫通方向から視てビア導体と少なくとも一部が重なる位置に配置される。
【０００８】
このような構成によれば、焼結助剤を含む保護膜と共にビア導体及び１対の電極（つまり実装電極と裏面電極）が焼結されるので、１対の電極のうち、保護膜が配置された電極に焼結助剤が供給される。そして、この電極における焼結助剤が供給された領域は、ビア導体と重なっている。つまり、保護膜によって、ビア導体と重なる領域での電極の焼結が促進される。その結果、ビア導体を介して空気がキャビティ内に侵入することが抑制される。したがって、ビア導体及び電極における導通抵抗の上昇を抑制しつつ、キャビティ内の気密性を高めることができる。
【０００９】
本開示の一態様では、焼結助剤は、酸化カルシウム（ＣａＯ）、酸化セリウム（ＣｅＯ２）、酸化マグネシウム（ＭｇＯ）、酸化イットリウム（Ｙ２Ｏ３）、二酸化ケイ素（ＳｉＯ２）、酸化マンガン（Ｍｎ２Ｏ３）、酸化バリウム（ＢａＯ）、及び酸化ストロンチウム（ＳｒＯ）の少なくとも１種を含んでもよい。このような構成によれば、保護膜を配置した電極の焼結をさらに促進できる。
【００１０】
本開示の一態様では、保護膜は、セラミック基板が含有するセラミックと同一のセラミックを含有してもよい。このような構成によれば、保護膜の焼結タイミングをセラミック基板と合わせることができるので、保護膜を配置した電極における焼結をより確実に促進できる。
【００１１】
本開示の別の態様は、セラミックパッケージと、蓋体と、電子部品とを備える電子部品装置である。蓋体は、セラミック基板との間にキャビティを形成するように枠体と接合される。電子部品は、実装電極に電気的に接続される。このような構成によれば、ビア導体等の導通抵抗の上昇が抑制され、かつキャビティ内の気密性に優れた電子部品装置を得ることができる。
【００１２】
本開示のさらに別の態様は、表面と裏面とを有するセラミック基板と、ビア導体と、実装電極と、裏面電極と、枠体とを備えるセラミックパッケージの製造方法である。ビア導体は、セラミック基板の表面と裏面とを貫通する。実装電極は、セラミック基板の表面に配置され、ビア導体に電気的に接続される。裏面電極は、セラミック基板の裏面に配置され、ビア導体に電気的に接続される。枠体は、ビア導体の貫通方向から視てビア導体を囲むようにセラミック基板の表面側に配置される。セラミックパッケージの製造方法は、未焼結セラミックをセラミック基板状に成形する工程と、成形された未焼結セラミックの表面と裏面とを貫通する貫通孔を形成する工程と、貫通孔に第１未焼結導体を充填する工程と、第１未焼結導体の充填後、基板状の未焼結セラミックの両面に対し、実装電極及び裏面電極となる第２未焼結導体をそれぞれ貫通孔と重なるように配置する工程と、１対の第２未焼結導体のうち少なくとも一方の第２未焼結導体の外面において、貫通孔の貫通方向から視て第１未焼結導体と少なくとも一部が重なる位置に焼結助剤を含む膜を積層する工程と、膜の積層後、未焼結セラミック、第１未焼結導体、及び１対の第２未焼結導体を焼成する工程とを備える。
【００１３】
このような構成によれば、焼結助剤により膜を積層した電極の焼結を促進できる。そのため、ビア導体及び電極における導通抵抗の上昇を抑制しつつ、キャビティ内の気密性を高めたセラミックパッケージを製造することができる。
【図面の簡単な説明】
【００１４】
【図１】実施形態のセラミックパッケージを示す模式的な断面図である。
【図２】図１のセラミックパッケージの保護膜とビア導体との位置関係を説明するための部分拡大平面図である。
【図３】図３Ａは、図２とは異なる保護膜とビア導体との位置関係を説明するための部分拡大平面図であり、図３Ｂは、図２及び図３Ａとは異なる保護膜とビア導体との位置関係を説明するための部分拡大平面図であり、図３Ｃは、図２及び図３Ａ，３Ｂとは異なる保護膜とビア導体との位置関係を説明するための部分拡大平面図である。
【図４】図４Ａは、実施形態のセラミックパッケージの製造方法を示すフローチャートであり、図４Ｂは、図４Ａとは異なる実施形態のセラミックパッケージの製造方法を示すフローチャートである。
【図５】実施形態の電子部品装置を示す模式的な断面図である。
【図６】図１とは異なる実施形態のセラミックパッケージを示す模式的な断面図である。
【図７】図１及び図６とは異なる実施形態のセラミックパッケージを示す模式的な断面図である。
【発明を実施するための形態】
【００１５】
以下、本開示が適用された実施形態について、図面を用いて説明する。
［１．第１実施形態］
［１−１．構成］
図１に示すセラミックパッケージ１は、電子部品をキャビティ内に収納しつつ、電子部品を外部と導通するためのパッケージである。セラミックパッケージ１は、セラミック基板２と、ビア導体３と、実装電極４Ａと、裏面電極４Ｂと、枠体５と、保護膜６とを備える。
【００１６】
＜セラミック基板＞
セラミック基板２は、表面と裏面とを有する。また、セラミック基板２は、セラミックを主成分とする。ここで、「主成分」とは、８０質量％以上含有する成分を意味する。セラミック基板２は、未焼結セラミックを含む形成材料を基板状に成形し、焼結することで得られる。
【００１７】
セラミック基板２を構成するセラミックとしては、例えばアルミナ、ベリリア、窒化アルミニウム、窒化ホウ素、窒化ケイ素等が挙げられる。これらのセラミックは単体で、又は２種以上組み合わせて使用することができる。なお、セラミック基板２は、焼結助剤としてガラス成分を微小量含む。
【００１８】
セラミック基板２は、図１に示すように、表面と裏面とを厚み方向に貫通する貫通孔１Ａを有する。貫通孔１Ａには、後述のビア導体３が充填されている。セラミック基板２の平均厚さは、例えば０．１ｍｍ以上１ｍｍ以下である。
【００１９】
＜ビア導体＞
ビア導体３は、セラミック基板２の貫通孔１Ａ内に充填される。つまり、ビア導体３は、図１に示すように、セラミック基板２を厚み方向に貫通する。
【００２０】
ビア導体３は、導電性を有する部材であり、主成分として金属を含む。この金属としては、例えばタングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銅（Ｃｕ）、銀（Ａｇ）、これらの合金等が挙げられる。なお、ビア導体３には、セラミック基板２を構成するセラミックの焼成温度よりも高い融点の金属を用いることが好ましい。
【００２１】
また、ビア導体３に、セラミック基板２を構成するセラミックよりも焼結開始が早い（つまり、セラミックよりも焼成開始温度が低い）導体が多く含まれると、ビア導体３の焼結性は向上するがビア導体３の収縮率がセラミック基板２を大きく上回る。その結果、ビア導体３とセラミック基板２との間に隙間が生じるおそれがある。そのため、ビア導体３に上記セラミックよりも焼結開始が早い導体を多く含有させることは好ましくない。
【００２２】
なお、図２等では、貫通孔１Ａ及びビア導体３の断面形状は円形としているが、これらの断面形状は円形に限定されない。また、これらの断面形状は、貫通方向に沿って変化してもよい。つまり、貫通孔１Ａ及びビア導体３の断面面積は、貫通方向に沿って一定でなくてもよい。
【００２３】
＜電極＞
実装電極４Ａ及び裏面電極４Ｂは、セラミック基板２を表面側及び裏面側から挟むように配置され、それぞれビア導体３に電気的に接続される。
【００２４】
実装電極４Ａ及び裏面電極４Ｂは、それぞれ導電性を有する。実装電極４Ａ及び裏面電極４Ｂの材料は、ビア導体３と同様とすることができる。したがって、実装電極４Ａ及び裏面電極４Ｂは、ビア導体３と一体に形成されてもよい。
【００２５】
実装電極４Ａは、セラミック基板２の表面、つまり枠体５が配設される側の面に配置される。実装電極４Ａには、セラミックパッケージ１によって形成されるキャビティ内に設置される電子部品が電気的に接続される。
【００２６】
実装電極４Ａは、図２に示すように、ビア導体３の貫通方向から視て（つまり平面視で）、ビア導体３と重なる位置に配置される。また、実装電極４Ａの平面視での面積はビア導体３の直径（つまり、貫通孔１Ａの直径）よりも大きく、ビア導体３は、平面視でその全体が実装電極４Ａと重なっている。
【００２７】
なお、実装電極４Ａは、後述するように、焼結時に保護膜６から焼結助剤が供給される。そのため、少なくとも保護膜６に被覆されている領域において、実装電極４Ａは焼結助剤を含有している。
【００２８】
裏面電極４Ｂは、セラミック基板２の裏面、つまり枠体５が配設された側とは反対側の面に配置される。裏面電極４Ｂには、キャビティ内の電子部品に信号や電力を送信するための外部端子等が電気的に接続される。
【００２９】
裏面電極４Ｂは、実装電極４Ａと同様、平面視でビア導体３の全体と重なる位置に配置される。なお、裏面電極４Ｂの平面形状は、実装電極４Ａと同じである必要はなく、異なっていてもよい。
【００３０】
ビア導体３、並びに実装電極４Ａ及び裏面電極４Ｂは、セラミック基板２を構成するセラミックと同一のセラミックを含んでもよい。ビア導体３、並びに実装電極４Ａ及び裏面電極４Ｂが焼結助剤を含むことで、これらの焼結が促進される。ただし、含有される焼結助剤の量が多すぎると、ビア導体３、並びに実装電極４Ａ及び裏面電極４Ｂの抵抗が高くなってしまうおそれがある。
【００３１】
そのため、ビア導体３、並びに実装電極４Ａ及び裏面電極４Ｂが含有するセラミックの量はある程度制限される。これに対し、本開示のセラミックパッケージ１では、保護膜６から焼結助剤が供給されるため、セラミックの量を減らしても実装電極４Ａ及び裏面電極４Ｂの焼結を促進できる。
【００３２】
＜枠体＞
枠体５は、ビア導体３の貫通方向から視てビア導体３及び実装電極４Ａを囲むようにセラミック基板２の表面に配置される。本実施形態では、枠体５は、セラミック基板２の外縁に沿って１周するように立設されている。
【００３３】
枠体５は、セラミック基板２と反対側の端部に蓋体を取り付けることで、キャビティを構成するための部材である。枠体５の材料は、気密性に優れたものであれば特に限定されず、金属、セラミック等を好適に使用することができる。
【００３４】
なお、枠体５がセラミック製の場合、枠体５は焼成によりセラミック基板２と一体化される。また、枠体５の端面には蓋体を接合するためのメタライズ層（図示省略）が設けられる。
【００３５】
＜保護膜＞
保護膜６は、実装電極４Ａの外面、つまりセラミック基板２とは反対側の面に配置される。保護膜６は、図２に示すように、ビア導体３の貫通方向から視てビア導体３と少なくとも一部が重なる位置に配置される。本実施形態では、保護膜６は、平面視における面積がビア導体３よりも大きく、平面視でビア導体３全体と重なっている。また、保護膜６は、図２に示すように、実装電極４Ａの外面の一部に配置され、セラミック基板２の表面には積層されていない。
【００３６】
保護膜６は、実装電極４Ａの形成時に焼結を補助するために設けられた膜であり、焼結助剤を含有する。この焼結助剤は、実装電極４Ａが含有する金属の融点よりも低い温度で焼結する成分である。
【００３７】
具体的な焼結助剤としては、ＣａＯ、ＣｅＯ２、ＭｇＯ、Ｙ２Ｏ３、ＳｉＯ２、Ｍｎ２Ｏ３、ＢａＯ、及びＳｒＯが好ましい。保護膜６は、これらの少なくとも１種を含むとよい。
【００３８】
さらに、保護膜６は、セラミック基板２が含有するセラミックと同一のセラミックを含有する。例えば、セラミック基板２がアルミナで構成される場合、保護膜６もアルミナを含有する。保護膜６における焼結助剤の含有割合は、例えば５体積％以上１０体積％以下である。また、保護膜６の平均厚さは、例えば５μｍ以上１０μｍ以下である。
【００３９】
なお、保護膜６は、平面視でビア導体３と少なくとも一部が重なればよく、図２のように、必ずしもビア導体３全体に重なる必要はない。例えば、図３Ａに示すように、平面視でビア導体３の一部のみに保護膜６が重なってもよいし、図３Ｂに示すように、平面視でビア導体３の内側に保護膜６が配置されてもよい。
【００４０】
平面視におけるビア導体３と保護膜６とが重複する領域の面積としては、ビア導体３の平面視における面積に対して、５０％以上が好ましく、８０％以上がより好ましく、９０％がさらに好ましく、１００％（つまり図２のような状態）が最も好ましい。上記重複する領域の面積が上記下限より小さいと、ビア導体３から実装電極４Ａ側に通過する空気の量が大きくなり、気密性が不十分となるおそれがある。
【００４１】
さらに、保護膜６は、図３Ｃに示すように、セラミック基板２の表面に積層されてもよい。ただし、保護膜６の導電性の低さを考慮して、実装電極４Ａの少なくとも一部は、保護膜６に被覆されずに露出することが好ましい。また、実装電極４Ａは、例えば、保護膜６に被覆される被覆部分と、この被覆部分と離間した露出部分と、これらの部分を接続する配線状の導体部分とを有してもよい。
【００４２】
［１−２．製造方法］
次に、セラミックパッケージ１の製造方法について説明する。
＜第１の製造方法＞
第１の製造方法は、枠体５の材料としてセラミックを用いる場合の製造方法である。第１の製造方法は、図４に示すように、成形工程Ｓ１と、貫通孔形成工程Ｓ２と、未焼結導体充填工程Ｓ３と、未焼結導体配置工程Ｓ４と、膜積層工程Ｓ５と、枠体配置工程Ｓ６と、焼成工程Ｓ７と、を備える。なお、第１の製造方法では、焼成工程Ｓ７が枠体５を取り付ける工程を兼ねている。
【００４３】
（成形工程Ｓ１）
本工程では、未焼結セラミックをセラミック基板状に成形する。具体的には、まず、セラミック粉末、有機バインダ、溶剤、及び可塑剤等の添加剤を混合して、スラリーを得る。次に、このスラリーを周知の方法によりシート状に成形することで、基板状の未焼結セラミック（いわゆるセラミックグリーンシート）を得る。
【００４４】
（貫通孔形成工程Ｓ２）
本工程では、セラミックグリーンシートの表面と裏面とを厚み方向に貫通する貫通孔を形成する。貫通孔の形成方法としては、周知の方法、例えば打ち抜き加工が使用できる。
【００４５】
（未焼結導体充填工程Ｓ３）
本工程では、セラミックグリーンシートの貫通孔に第１未焼結導体を充填する。この第１未焼結導体は、ビア導体３の構成材料に溶剤等を加えてペーストにしたものである。第１未焼結導体の貫通孔への充填方法としては、周知のペースト印刷方法が使用できる。
【００４６】
（未焼結導体配置工程Ｓ４）
本工程では、第１未焼結導体の充填後、セラミックグリーンシートの両面に対し、セラミックグリーンシートを挟みつつ貫通孔と重なるように、実装電極４Ａ及び裏面電極４Ｂとなる第２未焼結導体をそれぞれ配置する。具体的な手順としては、例えば未焼結導体充填工程Ｓ３で用いたペーストを、スクリーン印刷によってセラミックグリーンシートの両面に印刷することでパッド状の１対の第２未焼結導体層を形成する。
【００４７】
（膜積層工程Ｓ５）
本工程では、１対の第２未焼結導体層のうち実装電極４Ａとなる第２未焼結導体層の外面において、セラミックグリーンシートの貫通孔の貫通方向から視て、第１未焼結導体と少なくとも一部が重なる位置に焼結助剤を含む膜を積層する。具体的な手順としては、例えば保護膜６の構成材料に溶剤等を加えてペーストにしたものを膜状に印刷する。
【００４８】
（枠体配置工程Ｓ６）
本工程では、枠体となる未焼結部材（以下、「未焼結枠体」という。）をセラミックグリーンシートに配置する。この未焼結枠体は、セラミックグリーンシートと同じ材質のものを用いることができ、例えばラミネート装置等によって圧着することで、セラミックグリーンシートの表面に積層する。
【００４９】
（焼成工程Ｓ７）
膜及び未焼結枠体の積層後、セラミックグリーンシート、第１未焼結導体、１対の第２未焼結導体層、及び未焼結枠体を焼成する。この焼成は、セラミックグリーンシートが焼結する温度に加熱することで行われる。これにより、セラミックグリーンシート及び未焼結枠体が焼結され、セラミック基板２及び枠体５が形成される。また、未焼結導体が焼結し、電気的に接続されたビア導体３、実装電極４Ａ及び裏面電極４Ｂが形成される。
【００５０】
上記焼成においては、実装電極４Ａとなる第２未焼結導体層の外面に積層した膜から、焼結助剤がこの第２未焼結導体層に供給される。その結果、この第２未焼結導体層の焼結が促進され、実装電極４Ａの気密性が向上する。なお、上記膜は、焼成後にセラミックパッケージ１の保護膜６となる。
【００５１】
＜第２の製造方法＞
第２の製造方法は、枠体５の材料として金属を用いる場合の製造方法である。第２の製造方法は、成形工程Ｓ１と、貫通孔形成工程Ｓ２と、未焼結導体充填工程Ｓ３と、未焼結導体配置工程Ｓ１４と、膜積層工程Ｓ５と、焼成工程Ｓ１６と、枠体取付工程Ｓ１７と、を備える。
【００５２】
上記工程のうち、成形工程Ｓ１、貫通孔形成工程Ｓ２、未焼結導体充填工程Ｓ３、及び膜積層工程Ｓ５は、第１の製造方法と同じであるため、同一の符号を付して説明を省略する。
【００５３】
（未焼結導体配置工程Ｓ１４）
本工程では、第１の製造方法で配置した第２未焼結導体に加え、セラミックグリーンシートの表面のうち、枠体５が取り付けられる領域にメタライズ層となる未焼結導体を配置する。それ以外の点は、第１の製造方法の未焼結導体配置工程Ｓ４と同様である。
【００５４】
（焼成工程Ｓ１６）
第２の製造方法の焼成工程Ｓ１６は、第１の製造方法で用いた未焼結枠体の代わりに、メタライズ層を焼成する点を除いて、第１の製造方法の焼成工程Ｓ７と同様である。
【００５５】
（枠体取付工程Ｓ１７）
本工程では、まず、焼成したメタライズ層の上に枠体接着用のロウ材を積層する。次に、このロウ材の上に、金属製の枠体５を配置し、ロウ材を溶融させることで枠体５がセラミック基板２に接合される。
【００５６】
［１−３．効果］
以上詳述した実施形態によれば、以下の効果が得られる。
（１ａ）焼結助剤を含む保護膜６と共にビア導体３、実装電極４Ａ及び裏面電極４Ｂを焼結することで、実装電極４Ａに焼結助剤が供給される。実装電極４Ａにおける焼結助剤が供給された領域は、ビア導体３と平面視で重なっており、焼結が促進されている。その結果、ビア導体３を介して空気が実装電極４Ａ側に侵入することが抑制される。したがって、ビア導体３、実装電極４Ａ及び裏面電極４Ｂにおける導通抵抗の上昇を抑制しつつ、キャビティ内の気密性を高めることができる。
【００５７】
（１ｂ）保護膜６は、セラミック基板２が含有するセラミックと同一のセラミックを含有する。そのため、保護膜６の焼結タイミングをセラミック基板２と合わせることができるので、的確なタイミングで焼結助剤が実装電極４Ａに供給される。その結果、より確実に実装電極４Ａの焼結を促進できる。
【００５８】
［２．第２実施形態］
［２−１．構成］
図５に示す電子部品装置１０は、セラミックパッケージ１と、蓋体７と、電子部品８とを備える。また、電子部品装置１０は、セラミック基板２、枠体５及び蓋体７に囲まれるキャビティを内部に備える。
【００５９】
蓋体７は、セラミック基板２との間にキャビティを形成するように枠体５に取り付けられる板状の部材である。具体的には、蓋体７は、枠体５のセラミック基板２とは反対側の端面に、セラミック基板２と対向するように接合される。蓋体７の材料は、気密性に優れたものであれば特に限定されず、金属等を好適に使用することができる。
【００６０】
電子部品８は、キャビティ内に配置された実装電極４Ａに電気的に接続される。電子部品８としては、半導体素子、水晶振動子、水晶発振器、圧電振動子、表面弾性波フィルタ等の素子、各種センサ、微小電気機械システム（ＭＥＭＳ）、集積回路（ＩＣ）などが挙げられる。
【００６１】
電子部品８は、例えば図５に示すように、ワイヤボンディング９によって実装電極４Ａに電気的に接続することができる。また、電子部品８は、半田付けや導電性接着剤によって実装電極４Ａに電気的に接続してもよい。
【００６２】
［２−２．製造方法］
次に、電子部品装置１０の製造方法について説明する。
電子部品装置１０の製造方法は、電子部品８を実装する工程と、電子部品８の実装後、蓋体７を枠体５に接合する工程と、を備える。
【００６３】
蓋体７を枠体５に接合する工程では、例えば枠体５のメタライズ層の上にロウ材を積層し、シーム溶接等により接合する周知の方法が使用できる。
なお、複数のセラミックパッケージ１を１枚のシートに形成する多数個取りの場合は、電子部品８の実装及び蓋体７の接合は、それぞれ、複数のセラミックパッケージ１の分割前に行ってもよいし、分割後に行ってもよい。
【００６４】
［２−３．効果］
以上詳述した実施形態によれば、以下の効果が得られる。
（２ａ）導通抵抗の上昇が抑制され、かつキャビティ内の気密性に優れた電子部品装置を得ることができる。
【００６５】
［３．他の実施形態］
以上、本開示の実施形態について説明したが、本開示は、上記実施形態に限定されることなく、種々の形態を採り得ることは言うまでもない。
【００６６】
（３ａ）上記実施形態のセラミックパッケージ１において、実装電極４Ａの外面に保護膜６を積層するとしたが、保護膜６を積層する電極は実装電極４Ａに限定されない。図６に示すセラミックパッケージ１１のように、保護膜１６が裏面電極４Ｂの外面（つまりセラミック基板２とは反対側の面）に積層されてもよい。さらに、保護膜は、実装電極４Ａ及び裏面電極４Ｂの両方の外面に積層されてもよい。
【００６７】
（３ｂ）上記実施形態のセラミックパッケージ１において、保護膜６は、必ずしもセラミック基板２が含有するセラミックと同一のセラミックを含有する必要はない。ただし、焼結助剤の効果を高める観点からは、セラミック基板２と同一のセラミックを含有することが好ましい。
【００６８】
（３ｃ）上記実施形態のセラミックパッケージ１において、セラミック基板２の裏面、つまり裏面電極４Ｂ側の面にも枠体をさらに設けてもよい。例えば図７に示すセラミックパッケージ２１のように、セラミック基板２を挟んで枠体５の反対側に第２枠体２５をさらに設けてもよい。
【００６９】
このような第２枠体２５を設けることで、裏面電極４Ｂ側にもチップ等の電子部品を実装及び格納することができ、電子部品装置の低背化に寄与する。なお、第２枠体２５の材料は枠体５と同じものが使用できる。
【００７０】
（３ｄ）上記実施形態のセラミックパッケージ１は、複数のビア導体３を備えてもよい。この場合、それぞれのビア導体に接続される実装電極及び裏面電極の少なくとも一方に、保護膜を設けることが好ましい。
【００７１】
（３ｅ）上記実施形態のセラミックパッケージ１において、セラミック基板２の裏面側（つまり枠体５と反対側）に別の基板をさらに積層してもよい。つまり、セラミックパッケージ１は、多層構造であってもよい。ただし、多層構造とすると、電子部品装置の低背化の要請に逆行するため、セラミックパッケージ１は、単体のセラミック基板２を有する単層構造とすることが好ましい。
【００７２】
（３ｆ）上記実施形態における１つの構成要素が有する機能を複数の構成要素として分散させたり、複数の構成要素が有する機能を１つの構成要素に統合したりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加、置換等してもよい。なお、特許請求の範囲に記載の文言から特定される技術思想に含まれるあらゆる態様が本開示の実施形態である。
【００７３】
［４．実施例］
以下、本開示の効果を確認するために行った実施例１と比較例１との比較について説明する。
【００７４】
（実施例１）
図５に示す電子部品装置１０を作製した。セラミック基板２及び枠体５の含有成分は、アルミナ９０体積％、ガラス成分１０体積％であった。ビア導体３、実装電極４Ａ及び裏面電極４Ｂの含有成分は、タングステン又はモリブデン５０体積％、その他ガラス等の無機分５０体積％であった。保護膜６の含有成分は、アルミナ９０体積％、シリカ等の焼結助剤成分１０体積％であった。また、保護膜６は、図２に示すように、平面視でビア導体３全体に重なるように配置した。
【００７５】
この電子部品装置１０について、キャビティ内のリークレートを計測したところ、１０−１２Ｐａ・ｍ３／ｓｅｃであった。また、この電子部品装置１０では、セラミック基板２とビア導体３との界面における隙間や、セラミック基板２の反り等は見受けられなかった。
【００７６】
（比較例１）
保護膜６を設けなかった点以外は同様の実施例１と同じ電子部品装置を作製した。この電子部品装置について、キャビティ内のリークレートを計測したところ、１０−９Ｐａ・ｍ３／ｓｅｃであった。
【００７７】
（結果）
実施例１では、比較例１に対し、リークレートが大幅に改善されている。また、実施例１では、ビア導体の材料を変えていないため、導通抵抗の上昇も生じていない。
【符号の説明】
【００７８】
１…セラミックパッケージ、１Ａ…貫通孔、２…セラミック基板、３…ビア導体、
４Ａ…実装電極、４Ｂ…裏面電極、５…枠体、６…保護膜、
７…蓋体、８…電子部品、９…ワイヤボンディング、１０…電子部品装置、
１１…セラミックパッケージ、１６…保護膜、
２１…セラミックパッケージ、２５…第２枠体。
【図１】
2018120918.tif 000003
【図２】
2018120918.tif 000004
【図３】
2018120918.tif 000005
【図４】
2018120918.tif 000006
【図５】
2018120918.tif 000007
【図６】
2018120918.tif 000008
【図７】
2018120918.tif 000009