(57)【要約】【課題】本発明は、スイッチング素子が誤ってオン状態となることによる上下アームの短絡を防止できるゲート駆動回路およびそれを備えた負荷駆動装置を提供する。【解決手段】直列に接続されて接続点が電力変換回路のスイッチング素子Ｑ１に接続された高電位側駆動素子Ｑ１１および低電位側駆動素子Ｑ１２と、スイッチング素子を状態変化させるときにのみ高電位側駆動素子および前記低電位側駆動素子の一方をオン状態に制御する駆動制御部３０と、前記スイッチング素子Ｑ１の停止中に、スイッチング素子Ｑ１の制御端子を低電位側に接続する停止時制御部４０とを備えている。【選択図】図２
2018182805.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続されて接続点が電力変換回路のスイッチング素子に接続された高電位側駆動素子および低電位側駆動素子と、
前記スイッチング素子を状態変化させるときにのみ前記高電位側駆動素子および前記低電位側駆動素子の一方をオン状態に制御する駆動制御部と、
前記スイッチング素子の停止中に、当該スイッチング素子を低電位に接続する停止時制御部と
を備えていることを特徴とするゲート駆動回路。
【請求項２】
前記駆動制御部は、矩形波制御信号の立ち上がりで第１ワンショットパルスを前記高電位側駆動素子に出力する第１ワンショット回路と、前記第１ワンショットパルスを前記高電位側駆動素子の制御端子に供給する第１増幅回路と、前記矩形波制御信号の立ち下がりで第２ワンショットパルスを前記低電位側駆動素子に出力する第２ワンショット回路と、前記第２ワンショットパルスを前記低電位側駆動素子の制御端子に供給する第２増幅回路とを備えていることを特徴とする請求項１に記載のゲート駆動回路。
【請求項３】
前記停止時制御部は、前記矩形波制御信号のオフ状態が設定時間以上継続したときに前記低電位側駆動素子をオン状態に制御することを特徴とする請求項２に記載のゲート駆動回路。
【請求項４】
前記停止時制御部は、前記矩形波制御信号のオフ状態が設定時間以上継続したときに前記低電位側駆動素子と並列に接続された停止時駆動素子をオン状態に制御する停止時制御部とを備えていることを特徴とする請求項２に記載のゲート駆動回路。
【請求項５】
前記停止時駆動素子は、低電位側が前記低電位側駆動素子の低電位とは異なる低電位に接続されていることを特徴とする請求項４に記載のゲート駆動回路。
【請求項６】
正極側ラインおよび負極側ライン間に、直列に接続された２つのスイッチング素子を有するスイッチングアームを少なくとも２組並列に接続された負荷を駆動するインバータ回路と、該インバータ回路の各スイッチング素子を個別に駆動する前記請求項１から５の何れか１項に記載のゲート駆動回路とを備えていることを特徴とする負荷駆動装置。
【請求項７】
前記インバータ回路は、出力電圧に対して出力電流を遅れ位相で制御する共振形インバータで構成されていることを特徴とする請求項６に記載の負荷駆動装置。
【請求項８】
前記負荷は、誘導加熱装置であることを特徴とする請求項６又は７に記載の負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子を駆動するゲート駆動回路およびこれを備えた負荷駆動装置に関する。
【背景技術】
【０００２】
この種の負荷駆動装置としては、ブリッジ回路のスイッチングアームを構成する２つのスイッチング素子を備えたインバータが知られている（例えば、特許文献１）。従来のインバータでは、上下のアームが短絡することを防止するために、スイッチングアームを構成する全てのスイッチング素子がオフ状態になる動作期間が設けられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１２６２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のインバータは、このような動作期間を設けたとしても、一のスイッチングアームを構成するスイッチング素子がオン状態となることに起因して、この一のスイッチングアームの対向アームを構成するスイッチング素子が寄生容量によってオン状態となる場合がある。このため、従来のインバータは、上下のアームが短絡する可能性があるという課題を有している。
そこで、本発明は、上記従来例の課題に着目してなされたものであり、スイッチング素子が誤ってオン状態となることによるスイッチングアームの短絡を防止できるゲート駆動回路およびこれを備えた負荷駆動装置を提供することを目的としている。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の一態様によるゲート駆動回路は、直列に接続されて接続点が電力変換回路のスイッチング素子に接続された高電位側駆動素子および低電位側駆動素子と、スイッチング素子を状態変化させるときにのみ高電位側駆動素子および低電位側駆動素子の一方をオン状態に制御する駆動部とを備え、駆動部は、スイッチング素子の停止中に、低電位側駆動素子をオン状態に制御する。
また、上記目的を達成するために、本発明の一態様による負荷駆動装置は、正極側ラインおよび負極側ライン間に、直列に接続された２つのスイッチング素子を有するスイッチングアームを少なくとも２組並列に接続された負荷を駆動するインバータ回路と、このインバータ回路の各スイッチング素子を個別に駆動する上記一態様によるゲート駆動回路とを備えている。
【発明の効果】
【０００６】
本発明の一態様によれば、スイッチング素子が誤ってオン状態となることによるスイッチングアームの短絡を防止できるゲート駆動回路およびこれを備えた負荷駆動装置を提供できる。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１実施形態による負荷駆動装置の概略構成を示す回路図である。
【図２】本発明の第１実施形態による第１スイッチングアームのゲート駆動回路の概略構成を示す回路図である。
【図３】本発明の第１実施形態による第２スイッチングアームのゲート駆動回路の概略構成を示す回路図である。
【図４】図２のゲート駆動回路におけるタイマ回路を示す回路図である。
【図５】本発明の第１実施形態による負荷駆動装置の動作を説明するためのタイミングチャートである。
【図６】本発明の第１実施形態による第１スイッチングアームのゲート駆動回路の起動時の動作を説明するタイミングチャートである。
【図７】本発明の第１実施形態による第１スイッチングアームのゲート駆動回路の起動後の図６に続く動作を説明するためのタイミングチャートである。
【図８】従来のゲート駆動回路を示す回路図である。
【図９】従来のゲート駆動回路の起動時の動作を説明するためのタイミングチャートである。
【図１０】本発明の第２実施形態による第１スイッチングアームのゲート駆動回路の概略構成を示す回路図である。
【図１１】本発明の第２の実施形態の変形例を示す回路図である。
【発明を実施するための形態】
【０００８】
次に、図面を参照して、本発明の一実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
以下、本発明の一の実施の形態に係るゲート駆動回路およびこれを備えた負荷駆動装置について図面を参照して説明する。
【０００９】
〔第１実施形態〕
本発明の第１実施形態によるゲート駆動回路およびこれを備えた負荷駆動装置について図１から図７を用いて説明する。ここで、負荷駆動装置は、例えば誘導加熱装置などに用いられる共振形インバータ回路で構成される。
図１に示すように、本実施形態による負荷駆動装置１０は、三相の交流電源１１に接続されている。負荷駆動装置１０は、交流電源１１から入力する交流電力を全波整流する整流回路１２と、整流回路１２で整流された電力を平滑化する平滑用コンデンサ１３とを備えている。
【００１０】
整流回路１２は、正極側ラインＬｐおよび負極側ラインＬｎ間にそれぞれ２つのダイオード１２ａ，１２ｂ、１２ｃ，１２ｄおよび１２ｅ，１２ｆを直列に接続した３組の直列回路で構成されている。各直列回路のダイオード間の接続点が交流電源１１に接続されている。
また、平滑用コンデンサ１３は、正極側ラインＬｐおよび負極側ラインＬｎ間にダイオード１２ｅおよび１２ｆの直列回路と並列に接続されている。
また、負荷駆動装置１０は、整流回路１２および平滑用コンデンサ１３で生成された直流電力が入力される電力変換回路としての共振形インバータ回路１５を備えている。この共振形インバータ回路１５は、正極側ラインＬｐおよび負極側ラインＬｎ間に並列に接続された第１スイッチングアームＳＡおよび第２スイッチングアームＳＢでＨブリッジ回路が構成されている。
【００１１】
第１スイッチングアームＳＡは、正極側ラインＬｐおよび負極側ラインＬｎ間に直列に接続された高電位側のスイッチング素子Ｑ１および低電位側のスイッチング素子Ｑ２を備えている。第２スイッチングアームＳＢは、正極側ラインＬｐおよび負極側ラインＬｎ間に直列に接続された高電位側のスイッチング素子Ｑ３および低電位側のスイッチング素子Ｑ４を備えている。
各スイッチング素子Ｑ１，Ｑ２，Ｑ３およびＱ４は、例えばＮチャネルＭＯＳＦＥＴが適用されている。これらスイッチング素子Ｑ１〜Ｑ４のそれぞれは、ＮチャネルＭＯＳＦＥＴを適用する場合に限らず、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等のＳｉ系の電圧制御型半導体素子の他、炭化ケイ素、窒化ガリウムおよびダイアモンドの少なくとも１つを主材料とするワイドバンドギャップ半導体素子で構成される電圧制御型半導体素子を適用することができる。
【００１２】
各スイッチング素子Ｑ１，Ｑ２，Ｑ３およびＱ４には、それぞれ還流ダイオードＤ１，Ｄ２，Ｄ３およびＤ４が逆並列に接続されている。これら還流ダイオードＤ１，Ｄ２，Ｄ３およびＤ４は、Ｓｉ系の半導体素子だけでなく、炭化ケイ素、窒化ガリウムおよびダイアモンドの少なくとも１つを主材料とするワイドバンドギャップ半導体素子であってもよい。還流ダイオードＤ１，Ｄ２，Ｄ３およびＤ４として、スイッチング素子Ｑ１，Ｑ２，Ｑ３およびＱ４のボディダイオードを利用してもよい。
ここで、スイッチング素子Ｑ１およびＱ３はハイサイドアームを構成し、スイッチング素子Ｑ２およびＱ４がローサイドアームを構成している。
【００１３】
また、共振形インバータ回路１５は、スイッチング素子Ｑ１およびＱ２間の接続点とスイッチング素子Ｑ３およびＱ４間の接続点との間に直列に接続された共振用コンデンサ１６および誘導加熱を行う負荷となる加熱コイル１７とを備えている。
スイッチング素子Ｑ１，Ｑ２，Ｑ３およびＱ４のそれぞれは、制御端子としてのゲート端子に接続されたゲート駆動回路ＧＤＵ１，ＧＤＵ２，ＧＤＵ３およびＧＤＵ４によって個別にオン・オフ制御される。ハイサイドアームを構成するスイッチング素子Ｑ１およびＱ３を制御するゲート駆動回路ＧＤＵ１およびＧＤＵ３には、ハイサイド電源回路２０Ｈａおよび２０Ｈｂからハイサイド用直流電圧が供給されている。また、ローサイドアームを構成するスイッチング素子Ｑ２およびＱ４を制御するゲート駆動回路ＧＤＵ２およびＧＤＵ４には、ローサイド電源回路２０Ｌａおよび２０Ｌｂからローサイド用直流電圧が供給されている。
【００１４】
ハイサイド電源回路２０Ｈａ及び２０Ｈｂは、交流電源１１の交流電力からハイサイド用直流電圧を生成する。ローサイド電源回路２０Ｌａおよび２０Ｌｂは、交流電源１１の交流電力からローサイド用直流電圧を生成する。なお、この例ではローサイド用電源としてローサイド電源回路２０Ｌａ，２０Ｌｂの２つの電源回路としているが、ローサイド電源回路はゲート駆動回路ＧＤＵ２，ＧＤＵ４に対して共通の１つの電源回路でもよい。
そして、各ゲート駆動回路ＧＤＵ１，ＧＤＵ２，ＧＤＵ３およびＧＤＵ４が制御信号生成部２１から供給される制御信号ＣＳ１，ＣＳ２，ＣＳ３およびＣＳ４によって駆動される。
すなわち、共振形インバータ回路１５は、加熱コイル１７に電力供給して誘導加熱を行う際に、スイッチング素子Ｑ１およびＱ４をオフ状態とし、スイッチング素子Ｑ２およびＱ３をオン状態とする第１制御態様と、スイッチング素子Ｑ２およびＱ３をオフ状態とし、スイッチング素子Ｑ１およびＱ４をオン状態とする第２制御態様とが交互に繰り返される。
【００１５】
次に、本実施形態によるゲート駆動回路ＧＤＵ１，ＧＤＵ２，ＧＤＵ３およびＧＤＵ４の回路構成について図２、図３および図４を用いて説明する。ここでは、負荷となる加熱コイル１７の通電を所定時間以上停止している停止中では、制御信号ＣＳ１〜ＣＳ４がローレベルとなってスイッチング素子Ｑ１〜Ｑ４が全てオフ状態を維持する。この停止中から加熱コイル１７に通電を開始する起動時に、制御信号生成部２１は、最初に、ハイレベルの制御信号ＣＳ２およびＣＳ３を出力する。
【００１６】
図２に示すように、ゲート駆動回路ＧＤＵ１は、ハイサイド電源回路２０Ｈａからハイサイド用直流電圧が入力される正極側ラインＨＳＬｐａと負極側ラインＨＳＬｎａとの間に直列に接続された高電位側駆動素子Ｑ１１および低電位側駆動素子Ｑ１２を備えている。高電位側駆動素子Ｑ１１および低電位側駆動素子Ｑ１２は例えばＮチャネルＭＯＳＦＥＴで構成されている。
また、高電位側駆動素子Ｑ１１および低電位側駆動素子Ｑ１２の接続点が配線ＬＮを介してスイッチング素子Ｑ１のゲート端子に接続されている。ここで、配線ＬＮの長さは、配線インダクタンスＬ１および配線抵抗Ｒ１がスイッチング素子Ｑ１のスイッチングの高速化を妨げない程度の値になるように設定されている。
【００１７】
高電位側駆動素子Ｑ１１には、逆並列接続した状態のボディダイオードＢＤ１１が形成されている。このボディダイオードＢＤ１１は、還流ダイオードとしての機能を発揮する。低電位側駆動素子Ｑ１２には、逆並列接続した状態のボディダイオードＢＤ１２が形成されている。このボディダイオードＢＤ１２は、還流ダイオードとしての機能を発揮する。
また、ゲート駆動回路ＧＤＵ１は、高電位側駆動素子Ｑ１１および低電位側駆動素子Ｑ１２と並列にコンデンサＣ１１およびＣ１２の直列回路が接続されている。これらコンデンサＣ１１およびＣ１２の接続点がスイッチング素子Ｑ１のソース端子に接続されている。したがって、スイッチング素子Ｑ１のソース端子Ｓには、正電圧ＨＳＶｐａおよび負電圧ＨＳＶｎａの電位差に相当する直流電圧をコンデンサＣ１１およびコンデンサＣ１２の間の電圧が印加される。
【００１８】
さらに、ゲート駆動回路ＧＤＵ１は、高電位側駆動素子Ｑ１１および低電位側駆動素子Ｑ１２を駆動する駆動制御部３０と、負荷駆動装置１０の停止時に低電位側駆動素子Ｑ１２を駆動する停止時制御部４０とを備えている。
この駆動制御部３０は、絶縁回路３１と、第１ワンショット回路３２と、第１増幅回路３３と、第２ワンショット回路３４と、第２増幅回路３５とを備えている。
絶縁回路３１は、フォトカプラや絶縁トランス等で構成され、信号入力側と信号出力側とが絶縁されている。この絶縁回路３１は、信号入力側に制御信号生成部２１から出力される矩形波パルス状の制御信号ＣＳ１が入力され、信号出力側から出力される制御信号ＣＳ１′が第１ワンショット回路３２および第２ワンショット回路３４に供給される。
【００１９】
第１ワンショット回路３２は、入力される制御信号ＣＳ１′の立ち上がり時に所定時間オン状態を継続する第１ワンショットパルスＰｏｓ１１を生成し、生成した第１ワンショットパルスＰｏｓ１１を第１増幅回路３３に出力する。
第１増幅回路３３は、第１ワンショットパルスＰｏｓ１１を増幅して高電位側駆動素子Ｑ１１の制御端子（ゲート端子）に供給する。
第２ワンショット回路３４は、絶縁回路３１から出力される制御信号ＣＳ１′の立ち下がり時に所定時間オン状態を継続する第２ワンショットパルスＰｏｓ１２を生成し、生成した第２ワンショットパルスＰｏｓ１２が第２増幅回路３５に供給される。
【００２０】
第２増幅回路３５は第２ワンショットパルスＰｏｓ１２を増幅して低電位側駆動素子Ｑ１２の制御端子（ゲート端子）に供給する。
停止時制御部４０は、タイマ回路４１と、第３増幅回路４２と、低電位側駆動素子Ｑ１２とを含んで構成されている。
タイマ回路４１は、制御信号ＣＳ１がローレベルとなった後にハイレベルとなるまでの時間を、第２ワンショット回路３４からの第２ワンショットパルスＰｏｓ１２と第１ワンショット回路３２から第１ワンショットパルスＰｏｓ１１とに基づいて監視する。このタイマ回路４１は、図４に示すように、カウンタ４１ａと、ＲＳフリップフロップ回路４１ｂとを備えている。
【００２１】
カウンタ４１ａには、セット端子ｓに第２ワンショット回路３４から出力される第２ワンショットパルスＰｏｓ１２が入力され、クリア端子ｃに第１ワンショット回路３２から出力される第１ワンショットパルスＰｏｓ１１が入力されている。このカウンタ４１ａは、セット端子ｓに第２ワンショットパルスＰｏｓ１２が入力されたときに、クロックパルスＣＰのカウントを開始し、クリア端子ｃに第１ワンショットパルスＰｏｓ１１が入力されたときにカウント値をクリアする。さらに、カウント値が予め設定された設定値に達すると、カウントを停止してタイムアップ信号ＳｔｕをＲＳフリップフロップ回路４１ｂのセット端子ｓに出力する。
【００２２】
ＲＳフリップフロップ回路４１ｂは、セット端子Ｓにタイムアップ信号Ｓｔｕが入力され、リセット端子Ｒに第１ワンショットパルスＰｏｓ１１が入力されている。このＲＳフリップフロップ回路４１ｂは、タイムアップ信号Ｓｔｕがセット端子Ｓに入力されたときに、セットされて肯定出力端子Ｑから制御信号ＣＳ１′のハイレベルと等しいレベルのハイレベルの停止時制御信号ＣＳ１ｓｔを第３増幅回路４２に出力する。
第３増幅回路４２はタイマ回路４１のＲＳフリップフロップ回路４１ｂから出力される停止時制御信号ＣＳ１ｓｔを増幅して低電位側駆動素子Ｑ１２の制御端子（ゲート端子）に供給する。
【００２３】
したがって、ＲＳフリップフロップ回路４１ｂからハイレベルの停止時制御信号ＣＳ１ｓｔが出力されると、このハイレベルの停止時制御信号ＣＳ１ｓｔを第３増幅回路４２で増幅し、この第３増幅回路４２から出力される増幅出力によって低電位側駆動素子Ｑ１２をオン状態に制御する。
また、ゲート駆動回路ＧＤＵ２は、図２に示すように、ゲート駆動回路ＧＤＵ１に対して停止時制御部４０が省略されているとともに、ローサイド電源回路２０Ｌａからローサイド用直流電圧が入力される正極側ライン及び負極側ラインがＬＳＶｐａ及びＬＳＶｎａとされ、高電位側駆動素子がＱ２１とされ、低電位側駆動素子がＱ２２とされている。
【００２４】
さらに、ゲート駆動回路ＧＤＵ３は、図３に示すように、ゲート駆動回路ＧＤＵ２と同様に、ゲート駆動回路ＧＤＵ１に対して停止時制御部４０が省略されているとともに、ハイサイド電源回路２０Ｈｂからハイサイド用直流電圧が入力される正極側ライン及び負極側ラインがＨＳＶｐｂ及びＨＳＶｎｂとされ、高電位側駆動素子がＱ３１とされ、低電位側駆動素子がＱ３２とされている。
また、ゲート駆動回路ＧＤＵ４は、図３に示すように、ゲート駆動回路ＧＤＵ１と同様に、停止時制御部４０を備えているとともに、ローサイド電源回路２０Ｌｂからローサイド用直流電圧が入力される正極側ライン及び負極側ラインがＬＳＶｐｂ及びＬＳＶｎｂとされ、高電位側駆動素子がＱ４１とされ、低電位側駆動素子がＱ４２とされている。
このように、本実施形態では、初期状態でオン状態に制御される低電位側のスイッチング素子Ｑ２およびＱ３と直列に接続されて対向アームとなるスイッチング素子Ｑ１およびＱ４のゲート駆動回路ＧＤＵ１およびＧＤＵ４に対して停止時制御部４０が付加されている。
【００２５】
次に、本実施形態の動作について図５〜図８を伴って説明する。
先ず、負荷駆動装置１０の基本動作について図５を伴って説明する。
図２および図３に示すように、スイッチング素子Ｑ１〜Ｑ４にはそれぞれ、寄生静電容量が形成されている。
スイッチング素子Ｑ１のドレイン端子Ｄおよびゲート端子Ｇの間には、ミラー静電容量となるドレイン・ゲート間静電容量Ｃｄｇ１が寄生されている。また、スイッチング素子Ｑ１のゲート端子Ｇおよびソース端子Ｓの間には、ゲート・ソース間静電容量Ｃｇｓ１が寄生されている。さらに、スイッチング素子Ｑ１のドレイン端子Ｄおよびソース端子Ｓの間には、ドレイン・ソース間静電容量Ｃｄｓ１が寄生されている。
【００２６】
スイッチング素子Ｑ２にも、ドレイン・ゲート間静電容量Ｃｄｇ２、ゲート・ソース間静電容量Ｃｇｓ２およびドレイン・ソース間静電容量Ｃｄｓ２が寄生されている。スイッチング素子Ｑ３にも、ドレイン・ゲート間静電容量Ｃｄｇ３、ゲート・ソース間静電容量Ｃｇｓ３およびドレイン・ソース間静電容量Ｃｄｓ３が寄生されている。スイッチング素子Ｑ４にも、ドレイン・ゲート間静電容量Ｃｄｇ４、ゲート・ソース間静電容量Ｃｇｓ４およびドレイン・ソース間静電容量Ｃｄｓ４が寄生されている。
各スイッチング素子Ｑｊ（ｊ＝１〜４）において、ドレイン・ゲート間静電容量Ｃｄｇｊとゲート・ソース間静電容量Ｃｇｓｊとを加算したものが入力容量Ｃｉｓｓ（＝Ｃｄｇｊ＋Ｃｇｓｊ）となり、ドレイン・ゲート間静電容量Ｃｄｇｊが帰還容量Ｃｒｓｓとなり、ドレイン・ゲート間静電容量Ｃｄｇｊとドレイン・ソース間静電容量Ｃｄｓｊとを加算したものが出力容量Ｃｏｓｓ（＝Ｃｄｇｊ＋Ｃｄｓｊ）となる。
【００２７】
今、制御信号生成部２１から図５（ａ）に示す時点ｔ０〜ｔ１間でローレベルとなり、時点ｔ１〜ｔ５間でハイレベルとなり、時点ｔ５〜ｔ９間でローレベルとなり、時点ｔ９〜ｔ１３間でハイレベルとなる制御信号ＣＳ１がゲート駆動回路ＧＤＵ１の絶縁回路３１に入力されるものとする。この絶縁回路３１から制御信号ＣＳ１と同一波形の制御信号ＣＳ１′が第１ワンショット回路３２および第２ワンショット回路３４に出力される。
第１ワンショット回路３２では、図５（ｂ）に示すように、制御信号ＣＳ１′がローレベルからハイレベルに立ち上がる時点ｔ１で所定幅の第１ワンショットパルスＰｏｓ１１を生成する。この第１ワンショットパルスＰｏｓ１１は第１増幅回路３３で増幅されて高電位側駆動素子Ｑ１１のゲート端子に供給する。このため、高電位側駆動素子Ｑ１１がオン状態となる。
【００２８】
これに対して、第２ワンショット回路３４から出力される第２ワンショットパルスＰｏｓ１２は図５（ｃ）に示すようにローレベルを維持する。このため、低電位側駆動素子Ｑ１２はオフ状態を維持する。
したがって、ハイサイド電源回路２０Ｈａから供給されるハイサイド用直流電圧ＨＳＶｐａが高電位側駆動素子Ｑ１１を通ってスイッチング素子Ｑ１のゲート端子に印加される。このため、スイッチング素子Ｑ１の入力容量Ｃｉｓｓが充電されてスイッチング素子Ｑ１のゲート・ソース間電圧Ｖｇｓ１が、図５（ｄ）に示すように、負電位から正電位に向けて増加し、ターンオン状態となる。
【００２９】
この時点ｔ１では、スイッチング素子Ｑ１の対向アームとなるスイッチング素子Ｑ２がオフ状態となることから還流ダイオードＤ１を通じて還流電流が流れ始め、ドレイン電流ＩＤ１は、図５（ｅ）に示すように、負の値となる。このドレイン電流ＩＤ１は、その後負荷の特性により極性が反転して増加し、正弦波状の電流波形となる。このドレイン電流ＩＤ１と、これに対して逆位相となる図示しないスイッチング素子Ｑ３のドレイン電流ＩＤ３とで出力電圧に対して位相遅れを有する正弦波出力電流が形成される。
そして、ゲート・ソース間電圧Ｖｇｓ１が閾値電圧Ｖｇｔｈに達する時点ｔ２でスイッチング素子Ｑ１が導通状態となり、スイッチング素子Ｑ１自身のドレイン電流が流れ始める。その後、時点ｔ３でミラー容量が大きくなるミラー効果期間となり、ゲート・ソース間電圧Ｖｇｓ１が一定電圧となる。
【００３０】
このミラー効果期間が終了すると、再度ゲート・ソース間電圧Ｖｇｓ１が増加してハイサイド用直流電圧ＨＳＶｐａ（例えば＋１５Ｖ）に達する時点ｔ４で、第１ワンショットパルスＰｏｓ１１がハイレベルからローレベルに復帰する。このため、高電位側駆動素子Ｑ１１がオフ状態となる。ここで、ゲート・ソース間電圧Ｖｇｓ１は、必ずしもハイサイド用直流電圧ＨＳＶｐａに一致させる必要はなく、ハイサイド用直流電圧ＨＳＶｐａ以下であればよい。
【００３１】
その後、時点ｔ５で制御信号ＣＳ１が、図５（ａ）に示すように、ハイレベルからローレベルに復帰すると、これに応じて絶縁回路３１から出力される制御信号ＣＳ１′もローレベルに復帰する。これに応じて、第２ワンショット回路３４は所定幅の第２ワンショットパルスＰｏｓ１２を生成する。この第２ワンショットパルスＰｏｓ１２が第２増幅回路３５に供給され、この第２増幅回路３５で増幅して低電位側駆動素子Ｑ１２のゲート端子に供給される。このため、低電位側駆動素子Ｑ１２がオン状態となる。一方、第１ワンショット回路３２から出力される第１ワンショットパルスＰｏｓ１１は図５（ｂ）に示すようにローレベルを維持する。このため、高電位側駆動素子Ｑ１１はオフ状態を維持する。
【００３２】
したがって、スイッチング素子Ｑ１がターンオフ状態となり、入力容量Ｃｉｓｓに蓄積された電荷が低電位側駆動素子Ｑ１２を通じて放電され、ゲート・ソース間電圧Ｖｇｓ１が図５（ｄ）に示すように減少する。次いで、時点ｔ６でミラー効果期間となり、ゲート・ソース間電圧Ｖｇｓ１が一定電圧となるとともに、スイッチング素子Ｑ１自身のドレイン電流が減少を開始する。そして、ミラー効果期間が終了すると再度ゲート・ソース間電圧Ｖｇｓ１が減少し、閾値電圧Ｖｇｔｈに達する時点ｔ７でスイッチング素子Ｑ１が非導通状態となり、スイッチング素子Ｑ１自身のドレイン電流が零となる。
【００３３】
その後、時点ｔ８で第２ワンショットパルスＰｏｓ１２が、図５（ｃ）に示すように、ハイレベルからローレベルに復帰し、スイッチング素子Ｑ１のゲート・ソース間電圧Ｖｇｓ１がハイサイド負電圧ＨＳＶｎａ（例えば−５Ｖ）に復帰する。ここで、スイッチング素子Ｑ１のゲート・ソース間電圧Ｖｇｓ１は必ずしもハイサイド負電圧ＨＳＶｎａに一致させる必要はなく、ハイサイド負電圧ＨＳＶｎａ以上（例えば−４Ｖ）であればよい。
一方、タイマ回路４１では、時点ｔ５で第２ワンショットパルスＰｏｓ１２がローレベルからハイレベルとなることにより、カウンタ４１ａがカウントを開始し、そのカウント値Ｎが図５（ｆ）に示すようにカウントアップされる。
【００３４】
その後、時点ｔ９で制御信号ＣＳ１がローレベルからハイレベルに反転することから、図５（ｂ）に示すように、第１ワンショット回路３２から第１ワンショットパルスＰｏｓ１１が出力され、カウンタ４１ａのカウント値Ｎが図５（ｆ）に示すように“０”にクリアされる。この状態では、カウンタ３５ａのカウント値Ｎが設定値Ｎｓに達していないので、カウンタ４１ａからタイムアップ信号Ｓｔｕは出力されず、ＲＳフリップフロップ回路４１ｂはリセット状態を維持し、肯定出力端子Ｑから出力される停止時制御信号ＣＳ１ｓｔは、ローレベルを維持する。
【００３５】
この時点ｔ９では、第１ワンショット回路３２の第１ワンショットパルスＰｏｓ１１がハイレベルとなることから、高電位側駆動素子Ｑ１１がオン状態となり、前述した時点ｔ１〜ｔ４と同様に時点ｔ９〜ｔ１２でスイッチング素子Ｑ１がターンオン状態となり、その後時点ｔ１３〜ｔ１６間でスイッチング素子Ｑ１がターンオフ状態となる。
この時点ｔ１６以後に、制御信号ＣＳ１が図５（ａ）に示すようにローレベルを継続する停止状態となると、時点ｔ１３でカウンタ４１ａが、図５（ｆ）に示すように、カウント開始する。
【００３６】
その後、負荷駆動装置１０が停止されると、制御信号生成部２１から出力される制御信号ＣＳ１がローレベルを維持し、第１ワンショット回路３２から第１ワンショットパルスＰｏｓ１１が出力されない。このため、カウンタ４１ａのカウント値Ｎが設定値Ｎｓに達する時点ｔ１７で、カウンタ４１ａのカウントが停止されるとともに、ハイレベルのタイムアップ信号ＳｔｕがＲＳフリップフロップ３５ｂのセット端子Ｓに入力される。
このため、ＲＳフリップフロップ回路４１ｂがセットされて、図５（ｇ）に示すように、肯定出力端子Ｑからハイレベルの停止時制御信号ＣＳ１ｓｔが出力される。この停止時制御信号ＣＳ１ｓｔが第３増幅回路４２に供給され、この第３増幅回路４２５で増幅されて低電位側駆動素子Ｑ１２のゲート端子に供給される。このため、低電位側駆動素子Ｑ１２がオン状態に制御される。したがって、スイッチング素子Ｑ１のゲート端子が低電位側駆動素子Ｑ１２を通じてハイサイド電源回路２０Ｈａの低電位側ラインＨＳＬｎａに接続される。
【００３７】
その後、時点ｔ１８で負荷駆動装置１０が起動され、時点ｔ１９で制御信号ＣＳ１がローレベルからハイレベルに反転すると、第１ワンショット回路３２から第１ワンショットパルスＰｏｓ１１がハイレベルとなる。このため、タイマ回路４１のＲＳフリップフロップ回路４１ｂがリセットされることにより、停止時制御信号ＣＳ１ｓｔがローレベルに復帰し、低電位側駆動素子Ｑ１２がオフ状態に復帰する。この結果、時点ｔ１と同様に、スイッチング素子Ｑ１のターンオン過程が開始される。
【００３８】
次に、共振形インバータ回路１５の動作について図５〜図７を伴って説明する。
共振形インバータ回路１５は停止中には、各スイッチング素子Ｑ１〜Ｑ４がオフ状態となっており、加熱コイル１７への電力の供給は停止されている。また、ゲート駆動回路ＧＤＵ１およびＧＤＵ４の低電位側駆動素子Ｑ１２およびＱ４２はタイマ回路４１から出力される停止時制御信号ＣＳ１ｓｔがハイレベルとなることにより、オン状態に制御されている。それ以外の高電位側駆動素子Ｑ１１、Ｑ２１、Ｑ３１、Ｑ４１および低電位側駆動素子Ｑ２２、Ｑ３２はオフ状態に制御されている。
【００３９】
このため、スイッチングアームＳＡについて説明すると、図６に示すように、停止中は、駆動素子Ｑ１１，Ｑ２１，Ｑ２２はオフ状態となり、駆動素子Ｑ１２はオン状態となる。このとき、各スイッチング素子Ｑ１およびＱ２のゲート・ソース間電圧Ｖｇｓ１およびＶｇｓ２は、負電圧ＨＳＶｎａおよびＬＳＶｎａと等しくなって各スイッチング素子Ｑ１およびＱ２の閾値電圧Ｖｇｔｈより低くなる。このため、スイッチング素子Ｑ１およびＱ２のそれぞれのゲート端子Ｇには、負電圧ＨＳＶｎａおよびＬＳＶｎａが印加される。その結果、共振形インバータ回路１５の停止中では、スイッチング素子Ｑ１およびＱ２はオフ状態となる。同様に、スイッチング素子Ｑ３およびＱ４もオフ状態となる。
【００４０】
この停止状態から共振形インバータ回路１５を起動すると、起動直後の時点ｔ２１で制御信号生成部２１は、ハイレベルの制御信号ＣＳ２およびＣＳ３をゲート駆動回路ＧＤＵ２およびＧＤＵ３に出力する。
このため、スイッチングアームＳＡでは、ゲート駆動回路ＧＤＵ２の第１ワンショット回路３２からハイレベルの第１ワンショットパルスＰｏｓ２１が出力される。これにより、図６の時点ｔ２１で、ゲート駆動回路ＧＤＵ２の高電位側駆動素子Ｑ２１がオン状態となる。このため、スイッチング素子Ｑ２のゲート端子にローサイド電源回路２０Ｌａの正電圧ＬＳＶｐａが印加され、入力容量Ｃｉｓｓを充電するゲート電流ＩＧ２が、図６（ｋ）に示すように、“０”から増加する。
【００４１】
これと同時に、スイッチング素子Ｑ２のゲート・ソース間電圧Ｖｇｓ２が、図６（ｌ）に示すように、負電圧ＬＳＶｎａから正電圧側に増加し、時点ｔ２２で閾値電圧Ｖｇｔｈに達すると、スイッチング素子Ｑ２が導通状態となる。このため、ドレイン・ソース間電圧Ｖｄｓ２が図６（ｍ）に示すように減少し、ドレイン電流ＩＤ２が、図６（ｎ）示すように、増加する。このドレイン・ソース間電圧Ｖｄｓ２の減少時に、ドレイン・ゲート間静電容量Ｃｄｇ２が存在することにより、ゲート端子Ｇからドレイン端子Ｄに向けてドレイン・ゲート間静電容量Ｃｄｇ２とドレイン・ソース間電圧Ｖｄｓ２の微分値ｄｖ／ｄｔとの積（Ｃｄｇ２×ｄｖ／ｄｔ）で表される電流が流れる。しかしながら、時点ｔ２２では高電位側駆動素子Ｑ２１が図６（ｉ）に示すようにオン状態であって、ゲート端子Ｇにハイサイド電源回路２０Ｈａの正電圧ＨＳＶｐａが印加されているので、ゲート・ソース間電圧Ｖｇｓ２が低下することはない。
【００４２】
一方、スイッチング素子Ｑ２が導通状態となることで、対向スイッチング素子であるスイッチング素子Ｑ１はオフ状態を維持するが、ソースにスイッチング素子Ｑ２を介して負電位が印加されることにより、ドレイン・ソース間電圧Ｖｄｓ１が図６（ｇ）に示すように増加する。
その後、時点ｔ２３でスイッチング素子Ｑ２のドレイン・ソース間電圧Ｖｄｓ２が図６（ｍ）に示すように“０”となり、スイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１が図６（ｇ）に示すように正極側ラインＬｐの電圧Ｖｐに達する。
【００４３】
このスイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１が増加する際に、ドレイン・ゲート間静電容量Ｃｄｇ１が存在することにより、ドレイン端子Ｄからゲート端子Ｇに向けてドレイン・ゲート間静電容量Ｃｄｇ１とドレイン・ソース間電圧Ｖｄｓ１の微分値ｄｖ／ｄｔとの積（Ｃｄｇ１×ｄｖ／ｄｔ）で表される電流が流れる。
しかしながら、時点ｔ２２ではゲート駆動回路ＧＤＵ１の低電位側駆動素子Ｑ１２が図６（ｄ）に示すようにオン状態であって、ゲート端子Ｇがハイサイド電源回路２０Ｈａの負電圧ＨＳＶｎａに接続されているので、ゲート・ソース間電圧Ｖｇｓ１は、図６（ｆ）に示すように、負電圧ＨＳＶｎａを維持する。このため、後述するようにスイッチング素子Ｑ１が誤ってオン状態となって、スイッチングアームＳＡが短絡状態となることを確実に防止することができる。
【００４４】
その後、時点ｔ２４で、ゲート駆動回路ＧＤＵ２の第２ワンショットパルスＰｏｓ２２がハイレベルからローレベルに復帰することにより、高電位側駆動素子Ｑ２１が図６（ｉ）に示すようにオフ状態となる。このため、スイッチング素子Ｑ２のゲート電流ＩＧ２は図６（ｋ）に示すように“０”まで減少するが、低電位側駆動素子Ｑ２２がオフ状態を維持しているので、ゲート・ソース間電圧Ｖｇｓ２は図６（ｌ）に示すように正電圧ＬＳＶｐａを維持する。
このように、起動時に先ずスイッチング素子Ｑ２およびＱ３がオン状態となり、且つスイッチング素子Ｑ１およびＱ４がオフ状態を維持する。これにより、共振形インバータ回路１５には、正極側ラインＬｐ→スイッチング素子Ｑ３→加熱コイル１７→共振用コンデンサ１６→スイッチング素子Ｑ２→負極側ラインＬｎの順に電流Ｉ２が流れ、共振用コンデンサ１６に電荷が充電される。加熱コイル１７に出力する出力電流Ｉ２は、スイッチング素子Ｑ３が加熱コイル１７に出力する出力電圧に対して位相が遅れる。このように、共振形インバータ回路１５は、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４の損失やサージを抑制するため、出力電圧に対して出力電流を遅れ位相で運転するようになっている。
【００４５】
その後、時点ｔ２４から所定時間が経過した時点ｔ２５で制御信号ＣＳ２が図６（ｂ）に示すようにハイレベルからローレベルに復帰すると、ゲート駆動回路ＧＤＵ２の第２ワンショット回路３４から第２ワンショットパルスＰｏｓ２２を出力する。これにより、低電位側駆動素子Ｑ２２が図６（ｊ）に示すようにオン状態となる。このため、スイッチング素子Ｑ２の入力容量Ｃｉｓｓに蓄積された電荷が低電位側駆動素子Ｑ２２を通って放電され、ゲート電流ＩＧ２は図６（ｋ）に示すように負方向に電流が増加する。
その後、時点ｔ２６でスイッチング素子Ｑ２のゲート・ソース間電圧Ｖｇｓ２がミラー効果期間となると、ドレイン・ソース間電圧Ｖｄｓ２が増加するとともに、ドレイン電流ＩＤ２が減少する。このスイッチング素子Ｑ２のドレイン・ソース間電圧Ｖｄｓ２が増加することにより、スイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１が図６（ｇ）に示すように減少する。このドレイン・ソース間電圧Ｖｄｓ１が減少する際のｄｖ／ｄｔによって、スイッチング素子Ｑ１のドレイン・ゲート間容量Ｃｄｇを通じてゲート端子からドレイン端子に電流が流れ、ゲート・ソース間電圧Ｖｇｓ１が減少しようとする。
【００４６】
このとき、ゲート駆動回路ＧＤＵ１のタイマ回路４１では、第１ワンショット回路３２から第１ワンショットパルスＰｏｓ１１が入力されないので、ＲＳフリップフロップ回路４１ｂがセット状態を維持し、停止時制御信号ＣＳ１ｓｔがハイレベルを維持している。このため、低電位側駆動素子Ｑ１２が図６（ｄ）に示すようにオン状態を継続しており、スイッチング素子Ｑ１のゲート端子がハイサイド電源回路２０Ｈａの負電圧ＨＳＶｎａに接続されている。したがって、スイッチング素子Ｑ１のゲート・ソース間電圧Ｖｇｓ１は図６（ｆ）に示すように負電圧ＨＳＶｎａを維持する。
【００４７】
その後、時点ｔ２７でスイッチング素子Ｑ２のゲート・ソース間電圧Ｖｇｓ２が閾値電圧Ｖｇｔｈに達すると、スイッチング素子Ｑ２が非導通状態となる。これにより、ドレイン電流ＩＤ２が図６（ｎ）に示すように“０”となるとともに、ドレイン・ソース間電圧Ｖｄｓ２が図６（ｍ）に示すようにＶｐまで上昇する。
その後、時点ｔ２８でゲート駆動回路ＧＤＵ２の第２ワンショット回路３４の第２ワンショットパルスＰｏｓ２２がハイレベルからローレベルに復帰することにより、低電位側駆動素子Ｑ２２がオフ状態となる。このため、スイッチング素子Ｑ２のゲート電流ＩＧ２が“０”に戻るとともに、ゲート・ソース間電圧Ｖｇｓ２が図６（ｌ）に示すようにローサイド電源回路２０Ｌａの負電圧ＬＳＶｎａに復帰する。
【００４８】
その後、所定時間経過した時点ｔ２９で、制御信号生成部２１から出力される制御信号ＣＳ１が図７（ａ）に示すようにローレベルからハイレベルに反転する。このため、ゲート駆動回路ＧＤＵ１の第１ワンショット回路３２から第１ワンショットパルスＰｏｓ１１が高電位側駆動素子Ｑ１１のゲート端子に出力される。このため、高電位側駆動素子Ｑ１１が図７（ｃ）に示すようにオン状態となる。
これと同時に、第１ワンショットパルスＰｏｓ１１がハイレベルとなることにより、タイマ回路４１のカウンタ４１ａがクリアされるとともに、ＲＳフリップフロップ回路４１ｂがリセットされ、停止時制御信号ＣＳ１ｓｔがハイレベルからローレベルとなる。
【００４９】
したがって、高電位側駆動素子Ｑ１１を通じてスイッチング素子Ｑ１のゲート端子にハイサイド電源回路２０Ｈａの正電圧ＨＳＶｐａが印加されることにより、スイッチング素子Ｑ１の入力容量Ｃｉｓｓを充電するゲート電流ＩＧ１が図７（ｅ）に示すように正方向に増加する。これと同時に、ゲート・ソース間電圧Ｖｇｓ１が負電圧ＨＳＶｎａから増加する。
そして、時点ｔ３０で、ゲート・ソース間電圧Ｖｇｓ１が閾値電圧Ｖｇｔｈに達すると、スイッチング素子Ｑ１がオン状態となって、ドレイン電流ＩＤ１が図７（ｈ）に示すように流れ始める。
【００５０】
その後、時点ｔ３１でスイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１が“０”となり、時点ｔ３２で第１ワンショットパルスＰｏｓ１１がハイレベルからローレベルに復帰すると、高電位側駆動素子Ｑ１１が図７（ｃ）に示すようにオフ状態に復帰する。
このように、スイッチング素子Ｑ１およびＱ４がオン状態となり、スイッチング素子Ｑ２およびＱ３がオフ状態となる。これにより、共振形インバータ回路１５には、正極側ラインＬｐ→スイッチング素子Ｑ１→共振用コンデンサ１６→加熱コイル１７−スイッチング素子Ｑ４→負極側ラインＬｎの順に電流Ｉ１が流れ、共振用コンデンサ８に蓄積されていた電荷が放電される。
【００５１】
このように、本実施形態によるゲート駆動回路ＧＤＵ１〜ＧＤＵ４は、制御信号ＣＳ１〜ＣＳ４の立ち上がり時に高電位側駆動素子Ｑ１１〜Ｑ４１が所定時間オン状態に制御されてスイッチング素子Ｑ１〜Ｑ４をターンオンさせる。また、制御信号ＣＳ１〜ＣＳ４の立ち下がり時に低電位側駆動素子Ｑ１２〜Ｑ４２が所定時間オン状態に制御されてスイッチング素子Ｑ１〜Ｑ４をターンオフさせる。このため、高電位側駆動素子Ｑ１１〜Ｑ４１と低電位側駆動素子Ｑ１２〜Ｑ４２とが同時にオン状態となることがなく、貫通電流の発生を防止できる。
【００５２】
ここで、従来のゲート駆動回路およびそれを備えたインバータの問題点と、本実施形態によるゲート駆動回路およびそれを備えた負荷駆動装置の効果について、図２から図６を参照しつつ、図８および図９を用いて説明する。従来のゲート駆動回路およびそれを備えたインバータは、図８に示すように、ゲート駆動回路ＧＤＵ１に設けられたタイマ回路４１及び第３増幅回路４２で構成される停止時制御部４０が省略されて、ゲート駆動回路ＧＤＵ２〜ＧＤＵ３と同様の構成を有している。同様に図示しないがゲート駆動回路ＧＤＵ４に設けられたタイマ回路４１及び第３増幅回路４２で構成される停止時制御部４０が省略されている。
【００５３】
従来のインバータの起動時では、図９に示すように、高電位側駆動素子Ｑ１１およびＱ２１と低電位側駆動素子Ｑ１２およびＱ２２はいずれもオフ状態に設定される。スイッチング素子Ｑ１のゲート・ソース間電圧Ｖｇｓ１およびスイッチング素子Ｑ２のゲート・ソース間電圧Ｖｇｓ２はいずれも、ソースが図示しない抵抗などを介して負極側ラインＨＳＬｎａ及びＬＳＬｎａに接続されることにより、図９（ｆ）および（ｌ）に示すように、閾値電圧Ｖｇｔｈより低い負電圧となっている。
時点ｔ２１から時点ｔ２４におけるゲート電流ＩＧ２、ゲート・ソース間電圧Ｖｇｓ２、ドレイン・ソース間電圧Ｖｄｓ２およびドレイン電流ＩＤ２は、本実施形態（図６参照）と従来（図９参照）とで変わらない。しかしながら、時点ｔ２１から時点ｔ２４において、従来としてのゲート駆動回路ＧＤＵ１に設けられた低電位側駆動素子Ｑ１２は、本実施形態における低電位側駆動素子Ｑ１２と異なり、オフ状態となっている。
【００５４】
時点ｔ２２から時点ｔ２３においてスイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１の電圧値が図９（ｇ）に示すように、上昇する時、ゲート駆動回路ＧＤＵ１の低電位側駆動素子Ｑ１２はオフ状態である。このため、スイッチング素子Ｑ１のゲート・ソース間電圧Ｖｇｓ１の電圧値が上昇する。このときのドレイン−ゲート間の静電容量Ｃｄｇ１のｄｖ／ｄｔによってスイッチング素子Ｑ１のドレインからゲートに電流ＩＤ１が流れる。このとき、低電位側駆動素子Ｑ１２がオフ状態であるので、図９（ｆ）に示すように、スイッチング素子Ｑ１のゲート・ソース間電圧Ｖｇｓ１がスイッチング素子Ｑ１の閾値電圧Ｖｇｔｈを超えてしまい、スイッチング素子Ｑ１が誤ってオフ状態からオン状態に切り替わってしまう場合がある。
【００５５】
同様に、図示しないが、スイッチングアームＳＢでも、停止状態からの起動時にスイッチング素子Ｑ３がターンオンする際に、ゲート駆動回路ＧＤＵ４の低電位側駆動素子Ｑ４２はオフ状態である。このため、スイッチング素子Ｑ３がオン状態となったときに、スイッチング素子Ｑ４のゲート・ソース間電圧Ｖｇｓ４の電圧値が上昇する。このときのドレイン−ゲート間の静電容量Ｃｄｇ４のｄｖ／ｄｔによってスイッチング素子Ｑ４のドレインからゲートに電流ＩＤ４が流れる。この状態では、低電位側駆動素子Ｑ４２がオフ状態であるので、スイッチング素子Ｑ４のゲート・ソース間電圧Ｖｇｓ４がスイッチング素子Ｑ４の閾値電圧Ｖｇｔｈを超えてしまい、スイッチング素子Ｑ４が誤ってオフ状態からオン状態に切り替わってしまう場合がある。
【００５６】
このように、Ｑ１及びＱ４が誤ってオン状態になった時にスイッチング素子Ｑ２及びＱ３もオン状態であるため、スイッチング素子Ｑ１およびＱ２と、スイッチング素子Ｑ３及びＱ４とにそれぞれ貫通電流を流してしまう場合があるという問題を有している。
このように、従来のゲート駆動回路およびインバータは、停止状態からの起動時にゲート駆動回路によって２つのスイッチング素子をオフ状態からオン状態に切り替える場合に、オン状態となるスイッチング素子と対向するオフ状態に維持されるスイッチング素子が誤ってオン状態になってしまうという問題を有している。
【００５７】
これに対し、本実施形態によるゲート駆動回路ＧＤＵ１およびＧＤＵ２は、停止状態からの起動時にスイッチング素子Ｑ２及びＱ３をオフ状態からオン状態に切り替える場合に、ゲート駆動回路ＧＤＵ１の低電位側駆動素子Ｑ１２及びゲート駆動回路ＧＤＵ４の低電位側駆動素子Ｑ４２をオン状態にしてスイッチング素子Ｑ１及びＱ４のゲート端子を負電位に接続するようになっている。これにより、本実施形態によるゲート駆動回路ＧＤＵ１およびＧＤＵ２とＧＤＵ３およびＧＤＵ４は、停止状態からの起動時にスイッチング素子Ｑ２及びＱ３をオフ状態からオン状態に切り替える場合に、スイッチング素子Ｑ２及びＱ３で構成されるアームの対向アームを構成するスイッチング素子Ｑ１及びＱ４が誤ってオン状態となることを確実に防止できる。その結果、スイッチングアームＳＡ及びＳＢに貫通電流が流れるのを確実に防止できる。
しかも、停止状態となった時にオン制御するスイッチ素子として低電位側駆動素子Ｑ１２及びＱ１４を使用しているので、別途スイッチ素子を設ける必要がなく、停止時制御部４０を設けるだけで済み、ゲート駆動回路ＧＤＵ１およびＧＤＵ４の構成を簡易化することができる。
【００５８】
〔第２実施形態〕
次に、本発明の第２の実施形態について図１０を伴って説明する。
この第２の実施形態では、停止時制御部を独立して設けたものである。
すなわち、第２の実施形態では、図１０に示すように、前述した第１の実施形態におけるゲート駆動回路ＧＤＵ１の停止時制御部４０を構成する増幅回路４２の増幅出力が制御端子に供給される停止時駆動素子４３が設けられている。停止時駆動素子４３は、例えばＮチャネルＭＯＳＦＥＴが適用され、低電位側駆動素子Ｑ１２と並列に接続されている。この停止時駆動素子４３には、逆並列に還流ダイオード４４が接続されている。ゲート駆動回路ＧＤ４についても、図示しないがゲート駆動回路ＧＤ１と同様に停止時駆動素子が設けられている。
【００５９】
この第２の実施形態によると、前述した第１の実施形態と同様にタイマ回路４１で制御信号ＣＳ２のローレベルとなってからハイレベルとなるまでの間隔を監視し、制御信号ＣＳ１がローレベルとなってから再度ハイレベルになるまでにカウンタ４１ａのカウント値が設定値に達したときに停止状態であると判断してタイムアップ信号Ｓｔｕを出力し、ＲＳフリップフロップ回路４１ｂをセットしてハイレベルの停止時制御信号ＣＳ１ｓｔを増幅回路４２に出力する。
このため、増幅回路４２から停止時制御信号ＣＳ１ｓｔが増幅されて停止時駆動素子４３の制御端子（ゲート端子）へ出力され、この停止時駆動素子４３がオン状態となり、スイッチング素子Ｑ１のゲート端子がハイサイド電源回路２０Ｈａの負極側ラインＨＳＬｎａに接続される。
【００６０】
したがって、前述した第１の実施形態と同様に、負荷駆動装置１０の停止状態からの起動時にスイッチング素子Ｑ２およびＱ３がオン状態となったときに、停止時駆動素子４３がオン状態となって、低電位側のスイッチング素子Ｑ２に対向する高電位側のスイッチング素子Ｑ１の制御端子がハイサイド電源回路２０Ｈａの負電圧ＨＳＶｎａを維持し、高電位側のスイッチング素子Ｑ３に対向する低電位側のスイッチング素子Ｑ４の制御端子がローサイド電源回路２０Ｌａの負電圧ＬＳＶｎａを維持する。このため、ゲート・ソース間電圧Ｖｇｓ１及びＶｇｓ４の上昇を防止することができ、スイッチング素子Ｑ１及びＱ４が誤ってオン状態となることを確実に防止することができる。
【００６１】
なお、上記第２の実施形態では、停止時駆動素子４３の低電位側端子を低電位側駆動素子Ｑ１２と同じハイサイド電源回路２０Ｈａの負極側ラインＨＳＬｎａに接続する場合について説明したが、これに限定されるものではなく、図１１に示すように、停止時駆動素子４３の低電位側端子をハイサイド電源回路２０Ｈａの負極側ラインＨＳＬｎａとは異なる電位のグランドに接地するようにしてもよい。
また、上記第１および第２の実施形態では、第１ワンショット回路３２が制御信号ＣＳ１の立ち上がりで第１ワンショットパルスＰｏｓ１１を出力し、第２ワンショット回路３４が制御信号ＣＳ１の立ち下がりで第２ワンショットパルスＰｏｓ１２を出力する場合について説明した。しかしながら、本発明は、上記に限定されるものではなく、制御信号生成部２１から制御信号ＣＳ１とこれとレベル反転した逆相の制御信号とを出力し、この逆相の制御信号の立ち上がりで第２ワンショット回路３４から第２ワンショットパルスＰｏｓ１２を出力するようにしてもよい。要は、スイッチング素子Ｑｊのターンオン時に所定時間だけ高電位側駆動素子Ｑｊ１を駆動し、スイッチング素子Ｑｊのターンオフ時に低電位側駆動素子Ｑｊ２を所定時間だけ駆動できればよい。
【００６２】
また、上記第１および第２の実施形態では、負荷駆動装置１０の起動時にスイッチング素子Ｑ２およびＱ３が最初にオン状態に制御される場合について説明したが、これに限定されるものではなく、起動時にスイッチング素子Ｑ１およびＱ４を最初にオン状態に制御するようにしてもよい。この場合には、スイッチング素子Ｑ２及びＱ３のゲート駆動回路ＧＤＵ３に停止時制御部４０を設けるようにすればよい。最初にオン状態に制御されるスイッチング素子が決まっていない場合には、全てのスイッチング素子Ｑ１〜Ｑ４のゲート駆動回路ＧＤＵ１〜ＧＤＵ４に停止時制御部４０を設けるようにすればよい。
【００６３】
また、上記第１および第２の実施形態では、タイマ回路４１としてカウンタ４１ａを適用した場合について説明したが、これに限定されるものではなく、例えば定電流回路とコンデンサとを直列に接続し、コンデンサへの充電開始を第１ワンショットパルスＰｏｓ１１で行い、コンデンサの充電終了および放電を第２ワンショットパルスＰｏｓ１２で行なうとともに、コンデンサの充電電圧でスイッチ素子を駆動することにより、停止時制御信号を得るようにしてもよい。
また、上記第１および第２の実施形態では、負荷として誘導加熱装置の加熱コイル１７を駆動する場合にについて説明したが、これに限定されるものではなく、他の誘導性負荷を駆動する負荷駆動装置に本発明を適用することができる。
【符号の説明】
【００６４】
１０…負荷駆動装置、１１…交流電源、１２…整流回路、１３…平滑用コンデンサ、１５…共振形インバータ回路、Ｑ１〜Ｑ４…スイッチング素子、ＧＤＵ１〜ＧＤＵ４…ゲート駆動回路、１６…共振用コンデンサ、１７…加熱コイル、Ｑ１１，Ｑ２１，Ｑ３１，Ｑ４１…高電位側駆動素子，Ｑ１２，Ｑ２２，Ｑ３２，Ｑ４２…低電位側駆動素子、３１…絶縁回路、３２…第１ワンショット回路，３３…第１増幅回路，３４…第２ワンショット回路、３５…第２増幅回路、４０…停止時制御部、４１…タイマ回路、４２…増幅回路、４３…停止時駆動素子
【図１】
2018182805.tif 000003
【図２】
2018182805.tif 000004
【図３】
2018182805.tif 000005
【図４】
2018182805.tif 000006
【図５】
2018182805.tif 000007
【図６】
2018182805.tif 000008
【図７】
2018182805.tif 000009
【図８】
2018182805.tif 000010
【図９】
2018182805.tif 000011
【図１０】
2018182805.tif 000012
【図１１】
2018182805.tif 000013