(57)【要約】【課題】ドレイン遅延を増加させることなく漏れ電流を低下させること。【解決手段】一実施形態の半導体デバイスは、上面を含むベース基板と、ベース基板の上面に配置された核生成層と、核生成層の上方に配置された第１の半導体層と、第１の半導体層の上方に配置された第２の半導体層と、第２の半導体層において第２の半導体層の上面に近接するチャネルと、第１の半導体層の上面に近接する上部境界を有する抵抗率増強領域とを含む。抵抗率増強領域は、チャネルからある距離だけ下に位置する上部境界を有する。一実施形態の半導体デバイスを製造する方法は、一つまたは複数のイオン種を第１の半導体層を通して注入して抵抗率増強領域を形成することを含む。【選択図】  図１
2018182351.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスであって、
上面を含むベース基板と、
前記ベース基板の上面の上方に配置された核生成層と、
前記核生成層の上方に配置された第１の半導体層と、
前記第１の半導体層上に配置された第２の半導体層と、
前記第２の半導体層内において前記第２の半導体層の上面に近接するチャネルと、
一つまたは複数のイオン種が注入された注入領域であって、前記注入領域は、破壊された結晶格子を有する抵抗率増強領域を含み、前記注入領域は、前記チャネル及び前記第２の半導体層の上面からある距離だけ下に位置する上部境界を有する、前記注入領域と
を備え、
前記抵抗率増強領域は、前記核生成層および前記第１の半導体層のうちの少なくとも一方を流れる漏れ電流が低減されるように前記核生成層および前記第１の半導体層のうちの少なくとも一方をより電気的に抵抗性のあるものにする、半導体デバイス。
【請求項２】
前記注入領域は、前記第１の半導体層を通過して広がる、請求項１に記載の半導体デバイス。
【請求項３】
前記注入領域は、前記核生成層も通過して広がる、請求項２に記載の半導体デバイス。
【請求項４】
前記注入領域は、ベース基板の一部にも広がる、請求項３に記載の半導体デバイス。
【請求項５】
前記抵抗率増強領域は、前記第１の半導体層内に存在する、請求項１に記載の半導体デバイス。
【請求項６】
前記抵抗率増強領域は、前記核生成層にも広がる、請求項５に記載の半導体デバイス。
【請求項７】
前記核生成層は、窒化アルミニウム、窒化ガリウム、窒化アルミニウムガリウム、窒化インジウムガリウム、及び窒化インジウムアルミニウムから選択された材料から形成されたヘテロエピタキシャル層を含む、請求項１に記載の半導体デバイス。
【請求項８】
前記第１及び第２の半導体層は、意図的にドープされていない窒化ガリウムを含む、請求項１に記載の半導体デバイス。
【請求項９】
前記一つまたは複数のイオン種は、ボロン、ヒ素、ヘリウム、ベリリウム、マグネシウム、アルゴン、アルミニウム、及びリンから選択される、請求項１に記載の半導体デバイス。
【請求項１０】
前記一つまたは複数のイオン種は、窒素、酸素、炭素、及び鉄から選択される、請求項１に記載の半導体デバイス。
【請求項１１】
イオン種は、前記抵抗率増強領域内で５x１０１５ｃｍ−３〜１x１０１８ｃｍ−３の濃度を有する、請求項１に記載の半導体デバイス。
【請求項１２】
前記第２の半導体層の上方に形成され、かつ前記チャネルと電気的に接続されたソース接点及びドレイン接点と、
前記ソース接点及び前記ドレイン接点の間の前記第２の半導体層の上方に配置され、かつ前記チャネルと電気的に接続されたゲート電極と
を更に備える請求項１に記載の半導体デバイス。
【請求項１３】
半導体デバイスであって、
上面を含むベース基板と、
前記ベース基板の上方に配置された核生成層と、
前記核生成層の上方に配置された第１の窒化ガリウム層と、
前記第１の窒化ガリウム層の上面に近接する上部境界を有するとともに、破壊された結晶格子を有する抵抗率増強領域と、
前記第１の窒化ガリウム層及び前記抵抗率増強領域の上方に配置された第２の窒化ガリウム層と、
前記第２の窒化ガリウム層の一部内において前記抵抗率増強領域を覆うとともに、前記第２の窒化ガリウム層の上面に近接するチャネルと
を備え、
前記抵抗率増強領域は、前記核生成層および前記第１の窒化ガリウム層のうちの少なくとも一方を流れる漏れ電流が低減されるように前記核生成層および前記第１の窒化ガリウム層のうちの少なくとも一方をより電気的に抵抗性のあるものにする、半導体デバイス。
【請求項１４】
前記ベース基板は、炭化ケイ素（ＳｉＣ）、サファイア、シリコン、窒化ガリウム、窒化アルミニウム、ダイアモンド、多結晶ＳｉＣ、シリコン−オン−インシュレータ、ヒ化ガリウム、及びリン化インジウムから選択された材料を含む、請求項１３に記載の半導体デバイス。
【請求項１５】
前記核生成層は、窒化アルミニウム及び窒化アルミニウムガリウムから選択された材料から形成されたヘテロエピタキシャル層を含む、請求項１３に記載の半導体デバイス。
【請求項１６】
一つまたは複数のイオン種は、ボロン、ヒ素、ヘリウム、ベリリウム、マグネシウム、アルゴン、アルミニウム、リン、窒素、酸素、炭素、及び鉄から選択される、請求項１３に記載の半導体デバイス。
【請求項１７】
イオン種は、前記抵抗率増強領域内で５x１０１５ｃｍ−３〜１x１０１８ｃｍ−３の間の濃度を有する、請求項１３に記載の半導体デバイス。
【請求項１８】
半導体デバイスを製造する方法であって
ベース基板の上面の上方に核生成層を形成する工程と、
前記核生成層の上方に第１の半導体層を形成する工程と、
一つまたは複数のイオン種を前記第１の半導体層を通して注入して前記第１の半導体層の上面に近接する上部境界を有するとともに、破壊された結晶格子を有する抵抗率増強領域を形成する工程と、ここで、前記抵抗率増強領域は、前記第１の半導体層の少なくとも一部を含み、
前記第１の半導体層及び前記抵抗率増強領域の上方に第２の半導体層を形成する工程と、
前記第２の半導体層の一部内において前記抵抗率増強領域を覆うとともに、前記第２の半導体層の上面に近接するチャネルを形成する工程と
を備え、
前記抵抗率増強領域は、前記核生成層および前記第１の半導体層のうちの少なくとも一方を流れる漏れ電流が低減されるように前記核生成層および前記第１の半導体層のうちの少なくとも一方をより電気的に抵抗性のあるものにする、方法。
【請求項１９】
前記核生成層は、窒化アルミニウム及び窒化アルミニウムガリウムから選択された材料から形成されたヘテロエピタキシャル層を含む、請求項１８に記載の方法。
【請求項２０】
前記第１及び第２の半導体層は、窒化ガリウムを含む、請求項１８に記載の方法。
【請求項２１】
一つまたは複数のイオン種は、ボロン、ヒ素、ヘリウム、ベリリウム、マグネシウム、アルゴン、アルミニウム、リン、窒素、酸素、炭素、及び鉄から選択される、請求項１８に記載の方法。
【請求項２２】
イオン種は、前記抵抗率増強領域内で５x１０１５ｃｍ−３〜１x１０１８ｃｍ−３の間の濃度となるように注入される、請求項１８に記載の方法。
【請求項２３】
一つまたは複数のイオン種を注入することは、一つまたは複数のイオン種を５０キロボルト〜２００キロボルトの間の加速電圧で注入することを含む、請求項１８に記載の方法。
【請求項２４】
前記第１の半導体層を形成する工程の後、一つまたは複数のイオン種を注入する工程の前に、誘電体層を前記第１の半導体層の上面の上方に形成する工程と、
一つまたは複数のイオン種を注入する工程の後に、前記誘電体層の少なくとも一部を除去する工程と
を更に含む請求項１８に記載の方法。
【請求項２５】
前記チャネルに電気的に接続されるソース接点及びドレイン接点を前記第２の半導体層の上方に形成する工程と、
前記ソース接点及び前記ドレイン接点の間の前記第２の半導体層の上方に前記チャネルと電気的に接続されるゲート電極を形成する工程と
を更に含む請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に記載された主題の実施形態は、概してＩＩＩ−Ｎ型半導体デバイスに関し、より詳しくは、ＧａＮトランジスタ・デバイスに関する。
【背景技術】
【０００２】
典型的な窒化ガリウム（ＧａＮ）デバイス（例えば、ＧａＮトランジスタ）は、ベース基板上に核生成層を堆積し、続いて核生成層上にバッファ層を堆積することにより製造され、核生成層は、バッファ層のエピタキシャル成長を開始させるように機能する。核生成層及びバッファ層の堆積後、追加のＧａＮ材料層、他の半導体層、及び他の構造（例えば、ゲート接点、ドレイン接点、及びソース接点）がバッファ層上に形成されて、デバイスが完成する。
【０００３】
「ドレイン遅延（ｄｒａｉｎ ｌａｇ）」と呼ばれるメモリ効果は、ＧａＮ半導体デバイスにおいて重要な問題である。ドレイン遅延は、転位の発生における格子不整合等の材料特有の特性から発生するトラッピング現象である。より詳細には、ドレイン遅延は、チャネルとベース基板との間のエピタキシャル材料におけるトラップによって少なくとも部分的に発生し、エピタキシャル材料は、核形成層及びバッファ層を含む。理想的には、核形成層及びバッファ層は、電気的に不活性である。しかしながら、実際には、これらの層は、著しく、かつ不所望の漏れ電流及び出力コンダクタンスの一因となり、よって、ＧａＮデバイスの性能が低下する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第８，１８３，１２４号明細書
【特許文献２】米国特許第７，７７２，６０２号明細書
【特許文献３】米国特許第７，５３８，０１０号明細書
【図面の簡単な説明】
【０００５】
主題のより完全な理解は、以下の図面と併せて考慮したときに詳細な説明および特許請求の範囲を参照することにより得られ、図面中、同様の構成には同様の参照番号が付されている。
【図１】実施形態例による抵抗率増強領域を有する半導体デバイスの断側面である。
【図２】実施形態例による抵抗率増強領域を有する半導体デバイスを製造するための方法のフローチャートである。
【図３】実施形態例による図１の半導体デバイスを生産するための一連の製造工程の側断面図である。
【図４】実施形態例による図１の半導体デバイスを生産するための一連の製造工程の側断面図である。
【図５】実施形態例による図１の半導体デバイスを生産するための一連の製造工程の側断面図である。
【図６】実施形態例による図１の半導体デバイスを生産するための一連の製造工程の側断面図である。
【発明を実施するための形態】
【０００６】
本明細書に記載された一実施形態の半導体デバイス及び製造方法は、デバイス・チャネルよりも下方のバッファ層、核生成層、及び基板のうちの少なくとも一部内にＧａＮ抵抗率増強領域を含むようにすることにより、ＩＩＩ−Ｎ型デバイス（例えば、窒化ガリウム（ＧａＮ）デバイス）における漏れ電流とドレイン遅延との間の不所望のトレードオフの問題に対処する。より詳細には、一実施形態において半導体デバイス（例えば、ＧａＮトランジスタ）の製造中に、イオン注入工程を行ってバッファ層の少なくとも一部に、かつ少なくとも一部を通して、また更に下層の核生成層を通してイオンが注入される。半導体デバイスにおいて、この工程は、バッファ層および核生成層のうちの少なくとも一方をより高抵抗（または電気的に不活性）にし、この結果、バッファ層および核生成層のうちの少なくとも一方を通る漏れ電流が低減される。
【０００７】
いくつかのデバイスにおいて、漏れ電流を低減するために、鉄（Ｆｅ）または炭素（Ｃ）が、デバイス内において核生成層の近傍に活性ドーパントとして（例えば、置換型不純物として）組み込まれて、デバイスのバッファを介した漏れを低減または防止するようにしている。しかしながら、あいにく、置換型不純物ドーパントとしてのＦｅまたはＣの存在により、著しく大きなドレイン遅延が生じる。従って、このようなＦｅまたはＣの使用により、ドレイン遅延と漏れ電流との間に不所望のトレードオフが生じ得る。イオン注入を用いて格子を意図的に破壊すること（intentionally disrupting）、および補償ドーパント（compensating dopants）を導入することのうちの少なくとも一方によりデバイス・チャネルの下方の半導体材料内に抵抗率増強領域（enhanced resistivity region）を含むようにすることにより、本明細書に記載された一実施形態の半導体デバイスは、ドレイン遅延を著しく増加させることなく従来のデバイスよりも漏れ電流が著しく低下する。
【０００８】
図１は、例示的な一実施形態による、デバイス・チャネル１０９の下方に抵抗率増強領域を有する半導体デバイス１００の断側面図である。半導体デバイス１００は、半導体基板１１４、分離領域１２０、及び活性領域１３０を含み、活性領域１３０内に高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が形成される。トランジスタは、基板１１４の上方に形成されたゲート電極１４０並びに第１及び第２の通電接点１５０、１６０（例えば、ソース接点及びドレイン接点）と、基板１１４内に形成されたチャネル１０９とを含む。分離領域１２０は、活性領域１３０（及びトランジスタ）を半導体基板１１４内及び半導体基板１１４の上方に形成される他の隣接するデバイス（図示せず）から分離する。
【０００９】
半導体基板１１４は、ベース基板１０２、核生成層（nucleation layer）１０４、バッファ層１０６（または「第１の半導体層」）、チャネル層１０８（または「第２の半導体層」）、バリア層１１０、およびキャップ層１１２を含む。一実施形態において、ベース基板１０２は、炭化ケイ素（ＳｉＣ）基板を含む。他の実施形態において、ベース基板１０２は、サファイア、シリコン（Ｓｉ）、ＧａＮ、窒化アルミニウム（ＡｌＮ）、ダイアモンド、多結晶ＳｉＣ、シリコン−オン−インシュレータ、ヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、及び他の実質的な絶縁材料または高抵抗材料等の他の材料を含み得る。
【００１０】
核生成層１０４は、ベース基板１０２の上面１０３上または上面１０３の上方に形成されている。一実施形態の核生成層１０４は、ＡｌＮ、ＧａＮ、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムアルミニウム（ＩｎＡｌＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、または他の好適な材料から選択された材料から形成されたヘテロエピタキシャル層を含む。核生成層１０４は、ベース基板１０２の上面１０３において開始し、かつ約１００オングストローム（１０ナノメートル）〜約２０００オングストローム（２００ナノメートル）の範囲の厚さを有する。
【００１１】
バッファ層１０６は、核生成層１０４の上面１０５上または上面１０５の上方に形成されている。一実施形態では、バッファ層１０６は、一つまたは複数のグループのＩＩＩ−Ｎ半導体層を含み得る。バッファ層１０６の一つまたは複数の半導体層の各々は、一つのエピタキシャル成長したグループのＩＩＩ−窒化エピタキシャル層を含み得る。バッファ層１０６を構成するグループ−ＩＩＩ窒化エピタキシャル層は、例えば、窒素（Ｎ）面材料またはガリウム（Ｇａ）面材料であり得る。他の実施形態では、バッファ層１０６の半導体層は、Ｓｉ（シリコン）、ＧａＡｓ（ヒ化ガリウム）、ＩｎＰ（リン化インジウム）、または他の好適な材料を含み得る。
【００１２】
一実施形態において、バッファ層１０６は、核生成層１０４上でエピタキシャルに成長したものである。バッファ層１０６は、少なくとも１つのＡｌＧａＮ（窒化アルミニウムガリウム）混合結晶層を含み得る。全ての層を有するバッファ層１０６の合計厚さは、約２００オングストローム（２０ナノメートル）〜約５０００オングストローム（５００ナノメートル）の間であり得、他の厚さを使用し得る。以下に詳細に説明するが、一実施形態において、バッファ層１０６の厚さは、イオン種が注入されて、バッファ層１０６及び核生成層１０４を通過して、ベース基板１０２にまで広がる注入領域１８０（図１においてシェーディングにて図示）を形成し得る厚さを超えない。注入領域１８０の少なくとも一部は、注入領域１８０を形成するために使用されたイオン注入工程により格子を意図的に破壊すること、および補償ドーパントを導入することのうちの少なくとも一方によってバッファ層１０６の抵抗率が増加し得る「抵抗率増強領域」を含む。各種実施形態において、抵抗率増強領域は、バッファ層１０６内に存在する注入領域１８０の一部、バッファ層１０６及び核生成層１０４内に存在する注入領域１８０の一部、またはバッファ層１０６及び核生成層１０４並びにベース基板１０２内に存在する注入領域１８０の一部と対応している。
【００１３】
バッファ層１０６の少なくとも１つのＡｌＧａＮ混合結晶層の各々は、０及び１の間の値をとることができるアルミニウムモル分率Ｘを有するＡｌXＧａ1-XＮで示される組成を有し得る。０の限界Ｘ値によって純粋なＧａＮが得られ、１の値によって、純粋な窒化アルミニウム（ＡｌＮ）が得られる。一実施形態において、ＡｌXＧａ1-XＮ層（複数のＡｌXＧａ1-XＮ層）は、ＧａＮ（Ｘ＝０）として構成され、ＡｌXＧａ1-XＮは意図的にドープされていない（ＮＩＤ：not intentionally doped）。ＡｌXＧａ1-XＮ層（複数のＡｌXＧａ1-XＮ層）は、一つまたは複数のＧａＮ層として構成され得、この場合、一つまたは複数のＧａＮ層は、Ｓｉ（シリコン）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、クロム（Ｃｒ）、炭素（Ｃ）、マグネシウム（Ｍｇ）または他の好適なドーパントを含むドーパントで意図的にドープされて、バッファ層１０６を実質的に絶縁または高抵抗率状態にする。ドーパント濃度は、約１０１７ｃｍ−３〜約１０１９ｃｍ−３の間であってもよく、他のより高濃度または、より低濃度が用いられてもよい。代替的な実施形態において、ＡｌXＧａ1-XＮ層（複数のＡｌXＧａ1-XＮ層）は、Ｘ＝０．０１〜０．１０で構成され、ＡｌXＧａ1-XＮは、ＮＩＤであるか、またはＡｌXＧａ1-XＮは、Ｆｅ、Ｃｒ、Ｃ、または他の好適なドーパント種が意図的にドープされている。他の実施形態において、ＡｌXＧａ1-XＮ層は、超格子として構成され、ＡｌXＧａ1-XＮ層は、一連の交互ＮＩＤ層、またはＸの値が０と１の間をとる、ドープされたＡｌXＧａ1-XＮ層を含む。更に、他の実施形態において、バッファ層１０６は、同様にまたは代替的にインジウムモル分率Ｙが０と１の間の値をとり得るＩｎYＧａ1-YＮで示される組成を有する一つまたは複数の窒化インジウムガリウム（ＩｎＧａＮ）層を含み得る。ＩｎＧａＮ層の厚さは、約５０オングストローム（５ナノメートル）と約２０００オングストローム（２００ナノメートル）との間であり得るが、他の厚さを使用してもよい。
【００１４】
一実施形態において、上記したように、一つまたは複数のイオン種がバッファ層１０６及び核生成層１０４内に、およびバッファ層１０６及び核生成層１０４を通って注入され、そして基板１０２に注入されて、注入領域１８０が形成され、バッファ層１０６、核生成層１０４、および基板１０２の全てまたは一部が抵抗率増強領域と対応する。ここで用いられるように、用語「抵抗率増強」は、イオン種が注入されていないバッファ層１０６の抵抗率よりも著しく高い電気抵抗率を有することを意味する。ここで、「著しく高い」は、一実施形態において少なくとも２倍高く、別の実施形態において少なくとも１０倍高く、更に別の実施形態において少なくとも１００倍高いことを意味する。より更に別の実施形態において、「著しく高い」は、少なくとも１０００倍高いことを意味する。例えば、抵抗率増強領域の抵抗率は、約１０５オームセンチメートル（ｏｈｍ−ｃｍ）〜約１０１０オームセンチメートル（ｏｈｍ−ｃｍ）の範囲内にあり得、抵抗率増強領域の抵抗率は、より低くても、またはより高くてもよい。
【００１５】
一実施形態において、注入領域１８０は、バッファ層１０６の上面１０７と実質的に一致する上部境界１８４を有するが、上部境界は、バッファ層１０６の上面１０７よりも上方にも、または下方にもあり得る。
【００１６】
更に、一実施形態において、注入領域１８０は、ベース基板１０２の上面１０３からある距離だけ下方に位置する下部境界１８２を有する。例えば、注入領域１８０の下部境界１８２は、ベース基板１０２の上面１０３から下方に約５０オングストローム（５ナノメートル）〜約２０,０００オングストローム（２０００ナノメートル）の範囲内にあるが、下部境界１８２は、ベース基板１０２の上面１０３から下方により浅い距離にも、またはより深い距離にも位置し得る。更に他の実施形態において、下部境界１８２は、ベース基板１０２の上面１０３と実質的に一致し得るか、または下部境界１８２は、ベース基板１０２の上面１０３よりも上方にあり得る（例えば、下部境界１８２は、核生成層１０４またはバッファ層１０６内にあり得る）。
【００１７】
各種実施形態において、注入領域１８０内の一つまたは複数のイオン種は、注入工程中に結晶格子を著しく破壊すること、および補償ドーパントを導入することのうちの少なくとも一方を行って、注入領域１８０の抵抗率増強部分内の結晶格子の抵抗率を著しく増加させる一つまたは複数のイオン種を含む。各種実施形態では、一つまたは複数のイオン種は、ボロン、ヒ素、ヘリウム、ベリリウム、マグネシウム、アルゴン、アルミニウム、リン、窒素、酸素、炭素、及び鉄から選択される。他の好適なイオン種をも使用し得る（例えば、結晶格子を著しく破壊すること、および補償ドーパントを導入することのうちの少なくとも一方を行って、注入領域１８０の抵抗率増強部分において著しく高い抵抗率を提供する他の種類）。更に、いくつかの実施形態において、抵抗率増強領域内の一つまたは複数のイオン種のドーパント濃度は、約１０１５ｃｍ−３〜約１０１９ｃｍ−３の間にあり、他の実施形態において約５ｘ１０１５ｃｍ−３〜約１x１０１８ｃｍ−３の間にあるが、他の高濃度または低濃度を使用し得る。注入領域１８０を形成するための方法を以下に詳細に説明する。
【００１８】
一実施形態において、チャネル層１０８が、バッファ層１０６の上面１０７及び注入領域１８０上または上面１０７及び注入領域１８０の上方に形成される。チャネル層１０８は、一つまたは複数のグループのＩＩＩ−Ｎ半導体層を含み得る。チャネル層１０８は、ＡｌXＧａ1-XＮ層を含み、Ｘは、０と１の間の値をとり得る、一実施形態において、チャネル層１０８は、ＧａＮ（X＝０）として構成されるが、他のＸの値を使用してもよい。チャネル層１０８の厚さは、約１００オングストローム（１０ナノメートル）〜約１０．０マイクロメートル（１００００ナノメートル）の間であるか、または約１０００オングストローム（１００ナノメートル）〜約５０００オングストローム（５００ナノメートル）の間であるか、または約１０００オングストローム（１００ナノメートル）〜約１．０マイクロメートル（１０００ナノメートル）の間であってもよいが、他の厚さが代替的に使用されてもよい。チャネル層１０８は、ＮＩＤであるか、または代替的にＳｉ、Ｇｅ、C、Ｆｅ、Ｃｒ、Ｍｇ、または他の好適なドーパントを含み得る。ドーパント濃度は、約１０１６ｃｍ−３〜約１０１９ｃｍ−３の間であり得るが、他の高濃度または低濃度を使用し得る。他の実施形態において、チャネル層は、ＮＩＤまたはドープされたＩｎYＧａ1-YＮを含み得、インジウムモル分率Ｙは、０と１の間の値をとり得る。
【００１９】
一実施形態に従ってバリア層１１０が、チャネル層１０８上またはチャネル層１０８の上方に形成される。バリア層１１０は、一つまたは複数のグループのＩＩＩ−Ｎ半導体層を含み得る。いくつかの実施形態において、バリア層１１０は、チャネル層１０８よりも大きなバンドギャップおよび大きな自発分極を有し、バリア層１１０がチャネル層１０８と直接接触する場合、チャネル層１０８とバリア層１１０との間の境界の近傍のチャネル層１０８内にチャネル１０９が二次元電子ガス（２−ＤＥＧ）の状態で形成される。更に、バリア層１１０とチャネル層１０８との間の歪みによって２−ＤＥＧ及びチャネルに付加的な圧電電荷が導入される。バリア層１１０は、少なくとも１つのＮＩＤ  ＡｌXＧａ1-XＮ層を含み、Xは、０と１の間の値をとる。いくつかの実施形態において、Ｘは、０．１〜０．３５の値をとり得るが、他のXの値を使用してもよい。バリア層１１０の厚さは、約５０オングストローム（５ナノメートル）〜約１０００オングストローム（１００ナノメートル）の間であり得るが、他の厚さを使用してもよい。バリア層１１０は、ＮＩＤであるか、または代替的にＳｉ、Ｇｅ、C、Ｆｅ、Ｃｒ、Ｍｇ、または他の好適なドーパントを含んでもよい。ドーパント濃度は、約１０１６ｃｍ−３〜約１０１９ｃｍ−３であり得るが、他の高濃度または低濃度を使用してもよい。更に、いくつかの実施形態において、チャネル層１０８とバリア層１１０との間に形成された追加のＡＩＮインターバリア（AlN interbarrier）層（図示せず）が設けられてもよい。ＡＩＮインターバリア層は、チャネル電荷を増加させて、得られた２−ＤＥＧの電子閉じ込めを改善する。他の実施形態において、バリア層１１０は、ＩｎYＡｌ1-YＮで示される窒化インジウムアルミニウム（ＩｎＡｌＮ）層を含み、インジウムモル分率Yは、約０．１と約０．２との間をとり得るが、他のYの値を使用してもよい。ＩｎＡｌＮバリアの場合、バリア層１１０の厚さは、約５０オングストローム（５ナノメートル）〜約２０００オングストローム（２００ナノメートル）の間であり得るが、他の厚さを使用してもよい。ＩｎＡｌＮを用いてバリア層１１０を形成する場合、ＩｎＡｌＮは、ＮＩＤであるか、または代替的にＳｉ、Ｇｅ、C、Ｆｅ、Ｃｒ、Ｍｇ、または他の好適なドーパントを含み得る。ドーパント濃度は、約１０１６ｃｍ−３〜約１０１９ｃｍ−３の間であり得るが、他の高濃度または低濃度が使用されてもよい。
【００２０】
一実施形態によれば、注入領域１８０の上部境界１８４は、チャネル１０９及びチャネル層１０８の上面から距離１８６だけ下方に位置している。換言すれば、注入領域１８０の上部境界１８４とチャネル１０９との間の半導体材料の領域は、抵抗率増強領域として分類されるべきである、基板１１４に導入されるイオン種の重要な濃度領域を含んでいない。
【００２１】
図１に示される一実施形態において、キャップ層１１２は、バリア層１１０上またはバリア層１１０の上方に形成され得る。キャップ層１１２は、半導体基板１１４に対して安定した表面を提供し、かつ半導体基板１１４の表面をウェハ処理に伴う化学的な露出及び環境的な露出から保護する役割を有する。キャップ層１１２は、一つまたは複数のグループのＩＩＩ−Ｎ半導体層を含む。一実施形態において、キャップ層１１２は、ＧａＮである。キャップ層１１２の厚さは、約５オングストローム（０．５ナノメートル）〜約１００オングストローム（１０ナノメートル）の間であり得るが、他の厚さを使用してもよい。キャップ層１１２は、ＮＩＤであるか、または代替的にＳｉ、Ｇｅ、C、Ｆｅ、Ｃｒ、Ｍｇ、または他の好適なドーパントを含み得る。ドーパント濃度は、約１０１６ｃｍ−３〜約１０１９ｃｍ−３の間であり得るが、他の高濃度または低濃度を使用してもよい。
【００２２】
発明の主題の範囲から逸脱することなく、半導体基板１１４を形成するための材料の選択及び層の配置は、例示的なものであると理解されるべきである。ベース基板１０２、核生成層１０４、バッファ層１０６、チャネル層１０８、バリア層１１０、及びキャップ層１１２を半導体基板１１４に含むようにすることは、例示的なものであり、各種層の機能及び作用は、任意の特定の実施形態において使用される材料に応じて組み合わされ、かつ変更され得る。Ｎ極性材料（図示せず）を用いる他の実施形態において、チャネル層１０８は、バリア層１１０の上方に配置されて、任意のキャップ１１２及びゲート電極１４０の直接下に２−ＤＥＧ及びチャネルを形成するようにしてもよい。更なる実施形態は、ＧａＡｓ、ヒ化アルミニウムガリウム（ＡｌＧａＡｓ）、ヒ化インジウムガリウム（ＩｎＧａＡｓ）、及びヒ化アルミニウムインジウム（ＡｌＩｎＡｓ）を含む材料から形成された半導体層を含んで、半導体基板１１４を形成するようにしてもよい。
【００２３】
一実施形態によれば、一つまたは複数の分離領域１２０が、半導体基板１１４の上面に沿って活性領域１３０を区画するように半導体基板１１４内に形成されてもよい。分離領域１２０は、エピタキシャル層及び他の半導体層のうちの少なくとも一方にダメージを与えて半導体基板１１４の高抵抗率領域１２２を形成するように構成された注入手法により形成されて、半導体基板１１４を高抵抗率領域１２２において高抵抗率状態または半絶縁性状態にし、活性領域１３０における結晶構造をそのまま非処理の状態にしておいてもよい。例えば、分離領域１２０は、キャップ層１１２、バリア層１１０、チャネル層１０８、及びバッファ層１０６を介してイオン種を運んで、これらの層に対する結晶格子にダメージを与えて、分離領域１２０内のチャネル１０９を破壊して、半導体基板１１４内に高抵抗率領域１２２を形成するのに十分なエネルギーでイオン種を注入することにより、形成され得る。他の実施形態において、分離領域１２０は、半導体基板１１４の一つまたは複数のエピタキシャル層および他の半導体層のうちの少なくとも一方を除去することにより形成されて、半導体基板１１４の残りの層を半絶縁性状態にし、活性領域１３０を高抵抗率分離領域１２０または半絶縁性分離領域１２０によって包囲された「メサ」状態にしておくようにしてもよい。
【００２４】
一実施形態において、第１の誘電体層１２４が、活性領域１３０及び分離領域１２０の上方に形成され得る。例えば、第１の誘電体層１２４は、Ｓｉ３Ｎ４、二酸化ケイ素（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）、Ａｌ２Ｏ３、二酸化ハフニウム（ＨｆＯ２）、これらの組み合わせ、または他の好適な絶縁誘電体層のうちの一つを含み得る。
【００２５】
一実施形態において、第１の誘電体層１２４において処理が行われて、活性領域１３０内の半導体基板１１４の上方にゲート電極１４０が形成される。ゲート電極１４０は、キャップ層１１２及びバリア層１１０を介してチャネル１０９に電気的に接続される。ゲート電極１４０上の電位の変化により、チャネル層１０８に関する擬フェルミ準位（quasi Fermi level）と比較してバリア層１１０に関する擬フェルミ準位がシフトして、ゲート電極１４０の下の半導体基板１１４内のチャネル１０９における電子濃度が変調される。ゲート電極１４０は、ショットキー・ゲートとして構成され得、例えば、ショットキー材料層及び導電金属層を用いて半導体基板１１４のキャップ層１１２の上方にキャップ層１１２と直接接触して形成される。一実施形態において導電性の低ストレス金属がショットキー材料層の上方に堆積されて、ゲート電極１４０が形成される。ゲート電極１４０は、図示されるように垂直茎部を有するＴ形状に形成されるか、または他の実施形態において正方形状であってもよい。他の実施形態において、ゲート電極１４０は、キャップ層１１２を介して埋め込まれ、一部がバリア層１１０に延びて、バリア層１１０を介したゲート電極１４０のチャネル１０９への電気接続を増加するようにしてもよい。他の実施形態において、ゲート電極１４０は、金属−絶縁体−半導体（ＭＩＳ：metal-insulator-semiconductor）接合または金属−酸化物−半導体（ＭＯＳ：metal oxide semiconductor）接合を形成するゲート誘電体またはゲート酸化膜の上方に形成されて、誘電層または酸化層を介してチャネル１０９に電気的に接続するようにしてもよい。
【００２６】
一実施形態において、第１の通電接点１５０（例えば、ソース接点またはドレイン接点）が、活性領域１３０においてゲート電極１４０と隣接して半導体基板１１４の上方に半導体基板１１４と接触して形成される。一実施形態において、第１の通電接点１５０は、オーミック接合を有するオーミック電極をチャネル１０９と共に形成する。第１の通電接点１５０は、キャップ層１１２の上方にキャップ層１１２と接触して形成されている。他の実施形態において、第１の通電接点１５０は、キャップ層１１２を介して埋め込まれて、一部がバリア層１１０を貫通して延びてもよい。他の実施形態において、イオン注入を用いてチャネル１０９に対するオーミック・コンタクトを形成するようにしてもよい。
【００２７】
一実施形態において、第２の通電接点１６０（例えば、ドレイン接点またはソース接点）が、活性領域１３０においてゲート電極１４０と隣接して半導体基板１１４の上方に半導体基板１１４と接触して形成されている。第２の通電接点１６０は、チャネル１０９とショットキー接合を形成して、第２の通電接点１６０に組み込まれたショットキー・ダイオードとして動作する。一実施形態において、第２の通電接点１６０は、キャップ層１１２の上方にキャップ層１１２と接触して形成される。他の実施形態において、第２の通電接点１６０が、キャップ層１１２を介して埋め込まれて、一部がバリア層１１０を貫通して延びてショットキー接合を形成するようにしてもよい。
【００２８】
一実施形態において、金属電極（図示せず）が、活性領域１３０において第１及び第２の通電接点１５０、１６０上または第１及び第２の通電接点１５０、１６０の上方に形成されてもよい。更に、一つまたは複数の追加の誘電体層（図示せず）が、分離領域１２０及び活性領域１３０において金属電極、ゲート電極１４０、第１及び第２の通電接点１５０、１６０、及び第１の誘電体層１２４の上方に形成されている。追加の誘電体層（追加の複数の誘電体層）は、活性領域１３０及び分離領域１２０を封止して、表面を水分及び他の汚染物質から保護する。追加の金属電極、誘電体層、及びパターン化された金属層は、活性領域１３０においてトランジスタ・デバイスに対する所望の電気的接続性を提供するように形成される。
【００２９】
図１のデバイスにおいて、注入領域１８０の抵抗率増強領域は、イオン注入工程の前の抵抗率と比較した場合に、少なくともバッファ層および核生成層のうちの少なくとも一方をより電気的に抵抗性のあるものまたは不活性なものにすることにより、従来のＩＩＩ−Ｎ型デバイス（例えば、窒化ガリウム（ＧａＮ）デバイス）における漏れ電流とドレイン遅延との間の不所望のトレードオフに対処し得る。このことは、バッファ層および核生成層のうちの少なくとも一方を流れる漏れ電流を結果的に低減する。図１において、従来のデバイス（即ち、注入領域１８０を含んでいないデバイス）に存在し得る漏れ経路が矢印１９０によって示されている。各種実施形態に従って注入領域１８０によって提供されるバッファ層１０６の抵抗性が増大するのに伴い、実質的により少ない漏れ電流がバッファ層１０６を介して流れ得、従って、従来のデバイスに比較してデバイス１００の性能が改善される。
【００３０】
抵抗率増強領域（例えば、領域１８０）を含む半導体デバイス（例えば、デバイス１００）を製造するための実施形態の方法を説明する。より詳細には、図２は、実施形態例による抵抗率増強領域を有する半導体デバイスを製造するための方法のフローチャートである。図２は、実施形態例による図１の半導体デバイスを製造するための一連の製造工程の断側面を示す図３−図６と関連して参照されるべきである。
【００３１】
図２及び図３の両方を参照して、方法は、ベース基板１０２を提供することによりブロック２０２において開始する。前で説明したように、ベース基板１０２は、ＳｉＣを含むか、またはＳｉ、ＧａＮ、ＡｌＮ、ダイアモンド、多結晶ＳｉＣ、シリコン−オン−インシュレータ、ヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、または他の実質的な絶縁材料または高抵抗材料を含む。
【００３２】
ブロック２０４において、核生成層１０４が、ベース基板１０２の上面１０３上または上面１０３の上方に形成される。前で説明したように、一実施形態の核生成層１０４は、ＡｌＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＧａＮ、または他の好適な材料から選択された材料から形成されたヘテロエピタキシャル層を含む。核生成層１０４は、ベース基板１０２の上面１０３において開始し、約１００オングストローム（１０ナノメートル）〜約２０００オングストローム（２００ナノメートル）の範囲の厚さ３０４を有する。核生成層１０４は、有機金属化学気相成長法（ＭＯＣＶＤ：Metal-Organo Chemical Vapor Deposition）、分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）、ハイドライド気相成長法（ＨＶＰＥ：Hydride-Vapor Phase Epitaxy）、またはこれらの技術の組み合わせのうちの一つを用いてベース基板１０２の上面１０３上または上面１０３の上方に成長されるが、他の好適な技術を代替的に使用してもよい。
【００３３】
ブロック２０６において、バッファ層１０６（「第１の半導体層」とも称される）が、核生成層１０４の上面１０５上または上面１０５の上方に形成される。前で説明したように、一実施形態により、バッファ層１０６は、エピタキシャル成長したグループのＩＩＩ−窒化エピタキシャル層（例えば、窒素（Ｎ）面材料またはガリウム（Ｇａ）面材料）を含む一つまたは複数のグループのＩＩＩ−Ｎ半導体層を含むか、または代替的にＳｉ、ＧａＡｓ、ＩｎＰ、または他の好適な材料を含み得る。バッファ層１０６は、少なくとも１つのＡｌＧａＮ混合結晶層を含み得る。
【００３４】
一実施形態において、バッファ層１０６は、核生成層１０４の上面１０５上にエピタキシャル成長したものである。バッファ層１０６の合計厚さ３０６は、約２００オングストローム（２０ナノメートル）〜約２０,０００オングストローム（２０００ナノメートル）の間であり得るが、他の厚さを使用してもよい。バッファ層１０６は、ＭＯＣＶＤ、ＭＢＥ、ＨＶＰＥまたはこれらの技術の組み合わせのうちの一つを用いて核生成層１０４の上面１０５上または上面１０５の上方に成長させるようにしてもよいが、他の好適な技術を代替的に用いてもよい。実施形態によれば、バッファ層１０６の厚さ３０６は、イオン種を注入してバッファ層１０６の全体の深さを貫通して抵抗率増強領域（図及び４）を含む注入領域１８０を形成し得る厚さを超えない。
【００３５】
ブロック２０８において、犠牲誘電体層３１０が、バッファ層１０６の上面上または上面の上方に任意に形成される。犠牲誘電体層３１０は、バッファ層１０６の表面を後続の処理ステップ中（例えば、ブロック２１０のイオン注入工程前及びイオン注入工程中）の雰囲気内に存在し得る汚染物質への露出から保護するように機能し得る。
【００３６】
犠牲誘電体層３１０は、Ｓｉ３Ｎ４、ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３、ＨｆＯ２、多結晶ＡｌＮ、これらの組み合わせ、または他の好適な誘電体層のうちの一つを含み得る。犠牲誘電体層３１０を形成するために使用される複数の層の合計厚さは、約３０オングストローム〜約１０,０００オングストロームの間の厚さであり得るが、他の厚さ値を使用してもよい。犠牲誘電体層３１０は、低圧化学的気相成長（ＬＰＣＶＤ：low pressure chemical vapor deposition）、プラズマ強化化学的気相成長（ＰＥＣＶＤ：plasma-enhanced chemical vapor deposition）、スパッタリング、物理気相成長（ＰＶＤ：physical vapor deposition）、原子層堆積（ＡＬＤ：atomic layer deposition）、触媒化学気相成長（Ｃａｔ−ｃｖｄ：catalytic chemical vapor deposition）、ホットワイヤ気相成長（ＨＷＣＶＤ：hot-wire chemical vapor deposition）、電子サイクロトロン共鳴（ＥＣＲ：electron-cyclotron resonance）ＣＶＤ、誘導結合プラズマ（ＩＣＰ：inductively coupled plasma）ＣＶＤ、これらの組み合わせ、または他の誘電体膜成膜技術を用いて堆積され得る。他の実施形態において、犠牲誘電体層３１０は、前で説明したようなＭＯＣＶＤまたはＭＢＥを用いたバッファ層１０６の成長と共にその場（in-situ）成長し得る。代替的な実施形態において、犠牲誘電体層３１０の堆積は、工程から排除してもよい。
【００３７】
図２及び図４の両方を参照すると、一実施形態における抵抗率増強領域を含む注入領域１８０を形成するために、ブロック２１０において好適なイオン種（即ち、イオン注入工程の結果として結晶格子を破壊すること、及び補償ドーパントを導入することのうちの少なくとも一方を行うことによりバッファ層１０６の抵抗率を増強するイオン種）を誘電体層３１０（含まれている場合）、バッファ層１０６、及び核生成層１０４を通過してベース基板１０２に注入する（矢印４１０で示す）ことにより、方法は、継続する。前で説明したように、各種実施形態において、注入領域１８０内の一つまたは複数のイオン種は、ボロン、ヒ素、ヘリウム、ベリリウム、マグネシウム、アルゴン、アルミニウム、リン、窒素、酸素、炭素、鉄から選択される。他の好適なイオン種も使用することができる。更に、注入領域１８０内の一つまたは複数のイオン種のドーパント濃度は、約１０１５ｃｍ−３〜約１０１９ｃｍ−３間であるか、またはいくつかの実施形態において、約５x１０１５ｃｍ−３〜約１x１０１８ｃｍ−３の間であるが、他の高濃度または低濃度が使用されてもよい。
【００３８】
イオンを注入するために使用される注入エネルギー及び加速電圧は、イオン種の各種層を通過して所望の深さに達する実質的な貫通を確保するのに十分なものである。例えば、イオンを注入するために使用される加速電圧は、約５０キロボルト〜約２００キロボルトの範囲内であるが、より低電圧またより高電圧の加速電圧を代替的に使用することができる。
【００３９】
一実施形態によれば、注入領域１８０は、ベース基板１０２の上面１０３よりも距離４８０だけ下に位置する下部境界１８２を有する。例えば、注入領域１８０の下部境界１８２は、ベース基板１０２の上面１０３よりも下に５０オングストローム（５ナノメートル）から約２０,０００オングストローム（２０００ナノメートル）の範囲で位置するが、下部境界１８２は、ベース基板１０２の上面１０３からより浅い距離またはより深い距離だけ下に位置してもよい。更に、他の実施形態（図示せず）において、下部境界１８２は、ベース基板１０２の上面１０３と実質的に一致するか、または下部境界１８２は、ベース基板１０２の上面１０３よりも上にある（例えば、下部境界１８２は、核生成層１０４内か、またはバッファ層１０６内にある）。
【００４０】
図２及び図５の両方を参照すると、ブロック２１２において誘電体層３１０（含まれている場合）が除去され、チャネル層１０８が、バッファ層１０６の上面１０７及び注入領域１８０上または上面１０７及び注入領域１８０の上方に形成される。前で説明したように、チャネル層１０８は、一つまたは複数のグループのＩＩＩ−Ｎ半導体層（例えば、高品質のＮＩＤ  ＧａＮを含む）を含み得る。チャネル層１０８は、ＭＯＣＶＤ、ＭＢＥ、ＨＶＰＥまたはこれらの技術の組み合わせを用いてバッファ層１０６の上面１０７上または上面１０７の上方に成長するが、他の好適な技術を代替的に使用してもよい。チャネル層１０８の厚さ５０８は、約１００オングストローム（１０ナノメートル）〜約１０.０マイクロメートル（１００００ナノメートル）の間、または、約１０００オングストローム（１０ナノメートル）〜約５０００オングストローム（５００ナノメートル）の間、または約１０００オングストローム（１００ナノメートル）〜約１.０マイクロメートル（１０００ナノメートル）の間であり得るが、他の厚さを代替的に使用してもよい。
【００４１】
上記で説明した実施形態において、抵抗率増強領域を有する注入領域１８０を形成するために使用される注入工程は、チャネル層１０８の形成前に行われる。代替実施形態において、バッファ層１０６及びチャネル層１０８の両方が形成され、その後、注入工程が行われてもよい。そのような実施形態において、注入手順は、チャネル層１０８の上面の下に注入領域１８０を埋め込むようにして行われる。
【００４２】
図２及び図６を参照すると、半導体デバイス１００を完成するために、追加の半導体層及び追加の構造がブロック２１４において形成される。例えば、前で示したように、このブロックは、チャネル層１０８上またはチャネル層１０８の上方にバリア層１１０を形成すること（２−ＤＥＧの形態においてチャネル１０９を形成した結果）、バリア層１１０上またはバリア層１１０の上方にキャップ層１１２を形成することを含む。従来の半導体プロセッシング技術は、バリア層１１０及びキャップ層１１２を形成するために使用されるが、その技術については、簡潔さの目的のため本明細書において詳細に説明しない。
【００４３】
半導体デバイス１００を完成させるための追加の工程は、半導体基板１１４の上面に沿って活性領域１３０を区画するために一つまたは複数の分離領域１２０を形成すること、第１の誘電体層１２４を少なくとも活性領域１３０の上方に形成すること、ゲート電極１４０を形成すること、及び第１及び第２の通電接点１５０、１６０（例えば、ソース接点及びドレイン接点）を形成することを含む。追加の金属電極、誘電体層、及びパターン化された金属層（図示せず）もまた活性領域１３０内でトランジスタ・デバイスに対する所望の電気的接続を提供するために形成される。分離領域１２０、第１の誘電体層１２４、ゲート電極１４０、通電接点５０、１６０及び追加の構造を形成するために再度にわたり従来の半導体プロセッシング技術が使用されるが、その技術については、簡潔さの目的のため本明細書において詳細に説明しない。
【００４４】
一実施形態の半導体デバイスは、上面を含むベース基板と、ベース基板の上面に配置された核生成層と、核生成層の上方に配置された第１の半導体層と、第１の半導体層の上方に配置された第２の半導体層と、第２の半導体層内において第２の半導体層の上面に近接するチャネルと、一つまたは複数のイオン種が注入される注入領域とを含む。注入領域は、抵抗率増強領域を含み、注入領域は、チャネル及び第２の半導体層の上面からある距離だけ下に位置する上部境界を有する。
【００４５】
他の実施形態の半導体デバイスは、上面を含むベース基板と、ベース基板の上方に配置された核生成層と、核生成層の上方に配置された第１の窒化ガリウム層と、第１の窒化ガリウム層の上面に近接する上部境界を有する抵抗率増強領域と、第１の窒化ガリウム層及び抵抗率増強領域の上方に配置された第２の窒化ガリウム層と、第２の窒化ガリウム層において抵抗率増強領域を覆うとともに第２の窒化ガリウム層の上面に近接するチャネルとを備える。
【００４６】
一実施形態の半導体デバイスを製造する方法は、核生成層をベース基板の上面の上方に形成する工程と、核生成層の上方に第１の半導体層を形成する工程と、一つまたは複数のイオン種を第１の半導体層を通して注入して第１の半導体層の上面に近接する上部境界を有する抵抗率増強領域を形成する工程を含む。抵抗率増強領域は、第１の半導体層の少なくとも一部を含む。方法は、第２の半導体層を第１の半導体層及び抵抗率増強領域の上方に形成する工程と、第２の半導体層の一部内において抵抗率増強領域を覆うとともに第２の半導体層の上面に近接するチャネルを形成する工程を更に含む。
【００４７】
図示及び上記された半導体デバイスは、特定のＨＥＭＴ構造を有しているが、当業者であれば本明細書の記載に基づき、発明の主題を含む異なる構成の構造を有する各種実施形態を想到し得ることは理解できるであろう。例えば、チャネルの下に抵抗率増強領域を有するＨＥＭＴデバイスが、より多くの半導体層、異なる半導体層、及び他の電気的に活性の構造または電気的に不活性の構造のうちの少なくとも１つを含み得る。加えて、上記のデバイス実施形態は、２−ＤＥＧの形態のチャネルを有するＨＥＭＴデバイスに関連しているが、他の実施形態において抵抗率増強領域は、チャネル層及びバリア層の間の境界の近傍に２次元正孔ガス（２−ＤＨＧ）の形態のチャネルを有するＨＥＭＴデバイスに組み込まれてもよい。さらに、他の実施形態において、抵抗率増強領域は、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）及び金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含むがこれに限定されない、ＨＥＭＴデバイス以外のデバイスに組み込まれてもよい。
【００４８】
上記の詳細な説明は、単に例示的なものであり、発明の主題または応用の実施形態およびそのような実施形態に制限されることを意図していない。本明細書で使用されているように、用語「例示的な」及び「例」は、例、事例、又は実例としての役割を果たしていることを意味する。例示的なものまたは例として本明細書に記載された全ての具体的な事項は、他の具体的な事項の全体に亘って好適又は有利なものとして必ずしも構成されるべきではない。更に、先行技術分野、技術背景、または上記の詳細な説明で提示されたあらゆる表現された理論または内包された理論によって境界付けられるべきものであることを意図していない。
【００４９】
簡略化のために、従来の半導体製造技術は、本明細書では詳細に説明していない。加えて、ある技術は、参照の目的にのみ用いられ得、よって制限することを意図するものではなく、構造を参照する用語「第１」、「第２」及び他のそのような数を表す事項は、記載によって明確に示されていない限り、連続性または順序を暗示していない。
【００５０】
上記の説明は、「接続」または「連結」されている構成要素、ノード、または特徴について言及している。本明細書で使用されているように、明確に示さない限り、「接続された」は、必ずしも機械的ではなく、一つの構成要素が別の構成要素に直接的に連結されている（又は、直接的に通信する）ことを意味している。同様に、明確に示さない限り、「連結された」は、必ずしも機械的ではなく、一つの構成要素が別の構成要素に直接的にまたは非直接的に連結されている（又は、直接的にまたは非直接的に通信する）ことを意味している。従って、図面に示された概略図は、一つの例示的な構成要素の配置を描画しているが、追加の介在構成要素、デバイス、特徴、または部品は、描画された発明の主題の実施形態に存在し得る。
【００５１】
少なくとも１つの例示的な実施形態が上記の詳細な説明において提示されたが、膨大な数の変形例が存在することが理解される。また、本明細書に記載された例示的な実施形態または実施形態は、特許請求の範囲に記載された発明の主題の範囲、適用可能性、または構成を制限することを意図していない。むしろ、上記の詳細な説明は、記載された実施形態または実施形態を実施する上での便利な手引きを当業者に提供するであろう。本願の出願時点における既知の均等物および予測可能な均等物を含む、構成要素の機能及び配置におけるいくつかの変更を特許請求の範囲に定義された範囲から逸脱することなく行うことができることは理解される。
【符号の説明】
【００５２】
１０２…ベース基板、１０３…上面、１０４…核生成層、１０５…上面、１０６…バッファ層、１０７…上面、１０８…チャネル層、１０９…デバイス・チャネル、１１０…バリア層、１１２…キャップ層、１１４…半導体基板、１２０…分離領域、１２２…高抵抗領域、１２４…第１の誘電体層、１３０…活性領域、１４０…ゲート電極、１５０…第１の通電接点、１６０…第２の通電接点、１８０…注入領域、１８２…下部境界、１８４…上部境界、１８６…距離、３１０…誘電体層。
【図１】
2018182351.tif 000003
【図２】
2018182351.tif 000004
【図３】
2018182351.tif 000005
【図４】
2018182351.tif 000006
【図５】
2018182351.tif 000007
【図６】
2018182351.tif 000008