(57)【要約】【課題】炉内の温度差を低減できるアニール装置を提供することを目的とする。【解決手段】このアニール装置は、第１炉体と、前記第１炉体の内側に位置し、少なくとも１枚のウェハを保持できる第２炉体と、を備え、前記第１炉体は加熱手段により加熱され、前記第２炉体は前記第１炉体からの輻射により加熱される。【選択図】図１
2018206925.tif 000002
【特許請求の範囲】
【請求項１】
第１炉体と、
前記第１炉体の内側に位置し、少なくとも１枚のウェハを保持できる第２炉体と、を備え、
前記第１炉体は加熱手段により加熱され、前記第２炉体は前記第１炉体からの輻射により加熱される、アニール装置。
【請求項２】
ウェハを収容でき、前記第２炉体により保持されるウェハ容器をさらに備える、請求項１に記載のアニール装置。
【請求項３】
前記第２炉体は、前記第２炉体の底面に対して垂直方向に、複数のウェハを接触させずに積層配置できる、請求項１又は２に記載のアニール装置。
【請求項４】
前記第２炉体を支持する支持体をさらに備え、
前記支持体と前記第２炉体との接触面積が、前記第２炉体の前記支持体と接触する第１面全体の面積の３０％以下である、請求項１〜３のいずれか一項に記載のアニール装置。
【請求項５】
前記加熱手段による加熱が高周波加熱の場合において、
前記第１炉体の厚みが２ｍｍ以上である、請求項１〜４のいずれか一項に記載のアニール装置。
【請求項６】
前記加熱手段による加熱が高周波加熱以外の場合において、
前記第１炉体の厚みが１０ｍｍ以下である、請求項１〜４のいずれか一項に記載のアニール装置。
【請求項７】
前記第１炉体に温度測定用の孔部が設けられている、請求項１〜６のいずれか一項に記載のアニール装置。
【請求項８】
請求項１〜７のいずれか一項に記載のアニール装置を用いた半導体ウェハの製造方法。
【請求項９】
前記アニール装置における加熱温度が１６００℃以上２０００℃以下である、請求項８に記載の半導体ウェハの製造方法。
【請求項１０】
前記アニール装置の前記第２炉体にウェハを保持する前に、前記ウェハの両面にカーボン膜を被覆する、請求項８又は９に記載の半導体ウェハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アニール装置及び半導体ウェハの製造方法に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて絶縁破壊電界が１桁大きく、バンドギャップが３倍大きい。また、炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて熱伝導率が３倍程度高い等の特性を有する。炭化珪素（ＳｉＣ）は、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
【０００３】
半導体等のデバイスには、ＳｉＣウェハ上にエピタキシャル膜を形成したＳｉＣエピタキシャルウェハが用いられる。ＳｉＣウェハ上に化学的気相成長法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）によって設けられたエピタキシャル膜は、ＳｉＣ半導体デバイスの活性領域となる。
【０００４】
エピタキシャル膜を活性領域として機能させるためには、エピタキシャル膜の一部に不純物イオンを局所的に注入する。そして、不純物イオンが局所的に注入されたＳｉＣエピタキシャル膜をアニール処理する。アニール処理は、不純物イオンにより乱れた結晶性を回復させ、不純物イオンを活性化する。これらの処理を行うことで、不純物イオンを注入した局所領域がウェル領域として機能する。
【０００５】
ＳｉＣエピタキシャルウェハのアニールは、１６００℃以上の極めて高温で行われる。この高温でのアニール処理は、種々の問題を引き起こす。その一つが、ＳｉＣエピタキシャルウェハの表面荒れである。アニールによりＳｉＣエピタキシャルウェハの表面からＳｉが昇華し、ＳｉＣエピタキシャルウェハの表面が荒れる。
【０００６】
特許文献１には、この表面荒れを防ぐために、ウェハを載置する容器の一部をＳｉＣとすることが記載されている。容器からＳｉが供給されることで、ＳｉＣエピタキシャルウェハの表面荒れが抑制される。また特許文献２には、アニール処理時にウェハの表面にカーボン膜を成膜することが記載されている。ＳｉＣエピタキシャルウェハの表面をカーボン膜で被覆することで、ＳｉＣエピタキシャルウェハの表面荒れが抑制される。
【０００７】
また高温でのアニール処理が生み出す問題の一つとして、ＳｉＣウェハとエピタキシャル膜との界面に生じる界面転位がある（非特許文献１）。界面転位の両端からは［１１−２０］方向に延在する基底面転位（ＢＰＤ）が生じる。ＢＰＤは、デバイスに通電時に積層欠陥へと変換する。積層欠陥は、デバイスの高抵抗領域となる。その結果、デバイスの順方向電圧が増大し、デバイスの特性不良の原因となる。
【０００８】
非特許文献１には、この界面転位を抑制するために、ＳｉＣエピタキシャルウェハの面内方向の温度勾配を小さくすることが記載されている。ＳｉＣエピタキシャルウェハの面内の温度分布が一定になることで、ＳｉＣエピタキシャルウェハに加わる応力が小さくなり、界面転位が抑制される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−２３１３４１号公報
【特許文献２】特許第５４３８９９２号公報
【非特許文献】
【００１０】
【非特許文献１】Ｍ．Ｎａｇａｎｏ  ｅｔ  ａｌ．，Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  １０８，（２０１０）０１３５１１．
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１及び２に記載のアニール装置及びアニール方法では、アニール時のＳｉＣエピタキシャルウェハの温度勾配を十分抑制することができない。そのため、特許文献１及び２に記載のアニール装置及びアニール方法では、界面転位を充分に抑制することができない。
【００１２】
また非特許文献１に記載の方法は、ＳｉＣエピタキシャルウェハの面内方向の温度勾配を抑制できるが、積層方向に生じる温度勾配を充分に抑制できない。そのため、複数枚のＳｉＣエピタキシャルウェハを同時にアニールすることはできない。また非特許文献１において、界面転位の発生を抑制できることが示されているのは、３インチ以下の小さい基板である。近年の技術開発により、ＳｉＣエピタキシャルウェハのサイズは４インチ以上が主流となっている。ＳｉＣエピタキシャルウェハのサイズが大きくなると、面内方向の温度勾配を抑制しただけでは、十分に界面転位の発生を抑制できるとは言えない。
【００１３】
本発明は上記問題に鑑みてなされたものであり、炉内の温度差を低減できるアニール装置を提供することを目的とする。また界面転位がアニール処理時に発生することを抑制できる半導体ウェハの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明等は、鋭意検討の結果、アニール装置を二重構造にした。そして内側の構造体を外側の構造体の輻射により加熱することで、炉内の温度差を格段に低減できることを見出した。またこのアニール装置を用いることで、アニール処理時に発生する界面転位を大幅に抑制できることを見出した。
すなわち、本発明は、上記課題を解決するために、以下の手段を提供する。
【００１５】
（１）第１の態様にかかるアニール装置は、第１炉体と、前記第１炉体の内側に位置し、少なくとも１枚のウェハを保持できる第２炉体と、を備え、前記第１炉体は加熱手段により加熱され、前記第２炉体は前記第１炉体からの輻射により加熱される。
【００１６】
（２）上記態様にかかるアニール装置は、ウェハを収容でき、前記第２炉体により保持されるウェハ容器をさらに備えてもよい。
【００１７】
（３）上記態様にかかるアニール装置における前記第２炉体は、前記第２炉体の底面に対して垂直方向に、複数のウェハを接触させずに積層配置できる構成でもよい。
【００１８】
（４）上記態様にかかるアニール装置は、前記第２炉体を支持する支持体をさらに備え、前記支持体と前記第２炉体との接触面積が、前記第２炉体の前記支持体と接触する第１面全体の面積の３０％以下であってもよい。
【００１９】
（５）上記態様にかかるアニール装置は、前記加熱手段による加熱が高周波加熱の場合において、前記第１炉体の厚みが２ｍｍ以上であってもよい。
【００２０】
（６）上記態様にかかるアニール装置は、前記加熱手段による加熱が高周波加熱以外の場合において、前記第１炉体の厚みが１０ｍｍ以下であってもよい。
【００２１】
（７）上記態様にかかるアニール装置において、前記第１炉体に温度測定用の孔部が設けられていてもよい。
【００２２】
（８）第２の態様にかかる半導体ウェハの製造方法は、上記態様にかかるアニール装置を用いる。
【００２３】
（９）上記態様にかかる半導体ウェハの製造方法において、前記アニール装置における加熱温度が１６００℃以上２０００℃以下であってもよい。
【００２４】
（１０）上記態様にかかる半導体ウェハの製造方法において、前記アニール装置の前記第２炉体にウェハを保持する前に、前記ウェハの両面にカーボン膜を被覆してもよい。
【発明の効果】
【００２５】
上記態様にかかるアニール装置によると、炉内の温度差を低減することができる。また上記態様にかかる半導体ウェハの製造方法によると、アニール処理時に生じる界面転位を抑制することができる。
【図面の簡単な説明】
【００２６】
【図１】本実施形態にかかるアニール装置の断面模式図である。
【図２】本実施形態にかかるアニール装置の容器を拡大した断面模式図である。
【図３】本実施形態にかかる半導体ウェハの製造方法の製造過程を模式的に示した図である。
【図４】実施例１及び比較例１のアニール処理の昇温中における第２炉体又はウェハ容器の上面と下面の温度差の測定結果である。
【図５】実施例１及び比較例１のアニール前後における界面転位の変化を測定した結果である。
【発明を実施するための形態】
【００２７】
以下、本実施形態について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材質、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
【００２８】
「アニール装置」
図１は、本実施形態にかかるアニール装置の断面模式図である。図１に示すアニール装置は、第１炉体１０と第２炉体２０とを備える。第２炉体２０は、第１炉体１０内に支持体４０により支持される。また第２炉体２０は、複数のウェハ容器３０を保持する。
【００２９】
（第１炉体）
図１に示す第１炉体１０は、底部１１と側部１２と蓋部１３とを有する。底部１１、側部１２及び蓋部１３は、それぞれ分離可能である。底部１１が側部１２の一端を塞ぎ、蓋部１３は側部１２の他端を塞ぐことで、第１炉体１０内に第１加熱空間を形成する。第１炉体１０は、複数の部材により構成されていなくてもよい。一方で、第１炉体１０が複数の部材により構成されていると、第２炉体２０等の設置が容易になる。
【００３０】
第１炉体１０は、外部に設けられた加熱手段により加熱される。第１炉体１０は、熱電子衝撃法、高周波加熱法、抵抗加熱法、ランプ加熱法等により加熱できる。熱電子衝撃法は、真空中で第１炉体１０に熱電子を照射することで、第１炉体１０を加熱する方法である。高周波加熱法は、第１炉体１０に高周波を加え、第１炉体１０そのものを発熱させる方法である。抵抗加熱法で、ヒータを通電により加熱し、ヒータからの輻射で第１炉体１０を加熱する方法である。ランプ加熱法は、ランプにより第１炉体１０を加熱する方法である。
【００３１】
高周波加熱法と抵抗加熱法は、ヒータの形状、炉内構造の自由度が高い。そのため、高周波加熱法と抵抗加熱法は、第１加熱空間内の均熱性を高めることができる。一方で、熱電子衝撃法は、第１炉体１０を高速で昇降温できる。
【００３２】
ＳｉＣエピタキシャルウェハをアニールする場合、第１炉体１０内は１６００℃〜２０００℃の高温になる。そのため、第１炉体１０はグラファイトにより構成されていることが好ましい。
【００３３】
第１炉体１０の適切な厚みは、加熱手段によって異なる。ここで、第１炉体１０の厚みとは、底部１１、側部１２及び蓋体１３の厚みを指す。これらの厚みが場所によって変化する場合は、それらの厚みの平均値を第１炉体１０の厚みとして扱う。
【００３４】
加熱手段による加熱が高周波加熱の場合、第１炉体１０の厚みは２ｍｍ以上であることが好ましく、３ｍｍ以上であることがより好ましい。高周波加熱の場合、第１炉体１０が高周波を吸収して発熱する。第１炉体１０が高周波を十分吸収できないと、第２炉体２０が直接加熱される。第２炉体２０が直接加熱されると第２炉体２０内の均熱性が低下する。第１炉体１０の厚みは２ｍｍ以上であれば、高周波を十分吸収できる。
【００３５】
一方で、加熱手段による加熱が高周波加熱以外の場合、第１炉体１０の厚みは１０ｍｍ以下であることが好ましく、５ｍｍ以下であることがより好ましい。第１炉体１０の厚みを薄くすると、第１炉体１０の熱容量が低下する。そのため、第１炉体１０の昇降温速度が速まる。昇降温速度が速ければ、アニール処理に要する時間が短くなる。
【００３６】
また図１に示す第１炉体１０は、底部１１と蓋部１３に孔部１１Ａ、１３Ａが設けられている。第１炉体１０に孔部１１Ａ、１３Ａを設けることで、第１炉体１０内の温度分布を測定できる。温度測定には、放射温度計を用いることができる。孔部１１Ａ、１３Ａの径は、温度測定を可能とするために、２．５ｍｍ以上であることが好ましい。
【００３７】
（第２炉体）
第２炉体２０は、第１炉体１０の内側に位置する。第２炉体２０は、ウェハを保持できる。図１に示す第２炉体２０は、ウェハ容器３０を保持することで、ウェハ容器３０内に載置されたウェハを保持する。
【００３８】
図１に示す第２炉体２０は、底面部材２１と側面部材２２と上面部材２３により構成されている。底面部材２１の上面、側面部材２２の上下面、上面部材２３の下面には溝が形成されている。これらの溝にウェハ容器３０を嵌合することで、ウェハ容器３０は第２炉体２０に保持される。ウェハ容器３０の保持方法は、図１の態様に限られない。
【００３９】
第２炉体２０は、第１炉体１０からの輻射熱により加熱される。ここで「輻射熱により加熱される」とは、第２炉体２０の加熱の主要因が輻射熱であると言うことであり、輻射以外の要因で第２炉体２０が加熱されていてもよい。輻射以外の要因としては、支持体４０を介した熱伝導等が挙げられる。
【００４０】
第１炉体１０からの輻射熱により間接的に加熱されることで、第２炉体２０の積層方向の温度差が低減する。ここで積層方向とは、第２炉体２０の底面に対して垂直方向をいう。第２炉体２０の積層方向の温度差は、１０℃以下まで低減できる。
【００４１】
第２炉体２０は、図１に示すように複数のウェハ容器３０を保持できる。複数のウェハ容器３０は、互いに接触せず、熱的に分離されていることが好ましい。またウェハ容器３０は、積層方向に対して垂直方向に延在していることが好ましい。
【００４２】
保持するウェハ容器３０の数が増えると、第２炉体２０の積層方向の高さが高くなる。第２炉体２０は輻射により加熱されているため、第２炉体２０の積層方向の高さが高くなっても、積層方向の温度差は一定の範囲内である。そのため、複数のウェハを同条件で一度にアニールできる。
【００４３】
第２炉体２０は、第１炉体１０と同様に、１６００℃〜２０００℃の高温になる。そのため、第２炉体２０もグラファイトにより構成されていることが好ましい。
【００４４】
（ウェハ容器）
ウェハ容器３０は、第２炉体２０により支持されている。図２は、本実施形態にかかるアニール装置１００のウェハ容器３０を拡大した図である。ウェハ容器３０は、試料台３１と蓋３２とを有する。ウェハＷは、試料台３１の載置面３１ａに載置される。試料台３１と蓋３２とは、嵌合して密閉空間を形成する。ウェハ容器３０を用いることで、ウェハＷを密閉空間内でアニールでき、ウェハＷからのＳｉの昇華を防げる。
【００４５】
ウェハ容器３０は高温で使用できる材料により構成されている。例えば、ＴａＣ、グラファイト、ＴａＣ被覆されたグラファイト等を用いることができる。
【００４６】
ウェハ容器３０内に載置されるウェハＷの第１面Ｗａ及び第２面Ｗｂは、カーボン膜で被覆することが好ましい。カーボン膜は、加熱処理時にウェハＷの表面からのＳｉの昇華を防ぐ。Ｓｉの昇華を抑制することで、ウェハＷの表面荒れが抑制される。
【００４７】
またウェハＷの両面（第１面Ｗａ及び第２面Ｗｂ）をカーボン膜で被覆することで、ウェハＷの両面の温度差を抑制できる。ウェハＷの両面の温度差を低減することで、ウェハＷに加わる応力を抑制し、界面転位の発生を抑制できる。
【００４８】
（支持体）
支持体４０は、第１炉体１０内で第２炉体２０を支持する。図１に示す支持体４０は、第１炉体１０の底部１１に設けられた溝部１１ａに嵌合されている。支持体４０の形状は特に問わない。例えば、第２炉体２０の側方に支持体を設け、側方から第２炉体２０を支持してもよいし、第２炉体２０の上方に支持体を設け、上方から第２炉体２０を支持体により吊るしてもよい。
【００４９】
支持体４０と第２炉体２０との接触面積は、第２炉体２０の支持体４０と接触する第１面全体の面積の３０％以下であることが好ましい。ここで「第２炉体２０の支持体４０と接触する第１面」とは、第２炉体２０の支持体４０と接触している部分を含む面を意味する。例えば、支持体４０が第２炉体２０の底面と接触する場合は、第２炉体２０の底面が第１面となる。また図１に示すように、支持体４０が第２炉体２０の底面及び側面と接触する場合は、接触する底面及び側面のうち面積の大きい方の面を第１面とする。
【００５０】
支持体４０は高温で使用できる材料により構成されている。例えば、ＴａＣ、グラファイト、ＴａＣ被覆されたグラファイト等を用いることができる。
【００５１】
また支持体４０が放射温度計と被測定部との光路を塞ぐ場合は、支持体４０に孔部４０Ａを設けることが好ましい。
【００５２】
上述のように、本実施形態にかかるアニール装置１００によると、第２炉体２０が第１炉体１０からの輻射により間接的に加熱される。そのため、第２炉体２０内の第２加熱空間内の温度差を１０℃以下にできる。第２加熱空間が均熱化することで、アニール時にウェハＷが受ける応力が小さくなり、界面転位の発生を抑制できる。また第２加熱空間が均熱化することで、複数枚のウェハを同様の条件下で同時にアニールすることができる。
【００５３】
なお、アニール装置１００は、ウェハ容器３０を加熱する第２炉体２０を間接的に加熱することができればよく、第１炉体１０と第２炉体２０との間に、さらに複数の炉体が設けられていてもよい。
【００５４】
「半導体ウェハの製造方法」
本実施形態にかかる半導体ウェハの製造方法は、上述のアニール装置を用いて作製する。以下、本実施形態にかかる半導体ウェハの製造方法の一例について、図３を基に具体的に説明する。図３は、本実施形態にかかる半導体ウェハの製造方法の製造過程を模式的に示した図である。
【００５５】
本実施形態にかかる半導体ウェハの製造方法は、不純物ドープ工程と、カーボン膜形成工程と、アニール工程と、カーボン膜除去工程とを有する。
【００５６】
まず不純物ドープ工程の前に、半導体ウェハを準備する。以下、半導体ウェハとしてＳｉＣエピタキシャルウェハを用いた場合について説明する。
【００５７】
ＳｉＣエピタキシャルウェハ５０は、ＳｉＣインゴットから切り出したＳｉＣウェハ５１上にエピタキシャル膜５２が形成されている。
【００５８】
ＳｉＣウェハ５１は、直径が１００ｍｍ以上のものを用いることが好ましい。またＳｉＣウェハ５１は、［１１−２０］方向に０〜８°のオフ角度を有していることが好ましく、０〜５°のオフ角度を有していることがより好ましく、３．５〜５°のオフ角度を有していることがさらに好ましい。
【００５９】
エピタキシャル層５２の厚みは５μｍ以上であることが好ましい。エピタキシャル膜５２は、ＣＶＤ法等によって得られる。エピタキシャル層５２は、ｎ型の半導体である。
【００６０】
（不純物ドープ工程）
不純物ドープ工程では、図３（ａ）に示すように、エピタキシャル層５２にマスク５３を介して不純物イオン５４を注入する。不純物イオン５４は、マスク５３の開口部に注入され、不純物イオン注入領域５５を形成する。不純物イオンとしては、例えばアルミニウム（Ａｌ）イオン等を用いることができる。不純物イオン５４の注入は、異なる加速電圧で複数回行っても良い。不純物イオン５４の注入後には、マスク５３を除去する。
【００６１】
（カーボン膜形成工程）
次に、図３（ｂ）に示すように、ＳｉＣエピタキシャルウェハ５０の両面に、カーボン膜５６を成膜する。カーボン膜５６は、加熱処理時にＳｉＣエピタキシャルウェハ５０の表面からのＳｉの昇華を防ぐ。Ｓｉの昇華を抑制することで、ＳｉＣエピタキシャルウェハ５０の表面荒れが抑制される。
【００６２】
また、カーボン膜５６でＳｉＣエピタキシャルウェハ５０の両面を被覆することで、ＳｉＣエピタキシャルウェハ５０の厚み方向の温度差が抑制される。その結果、ＳｉＣエピタキシャルウェハ５０に加わる応力が抑制され、界面転位の発生を抑制できる。
【００６３】
カーボン膜５６は、スパッタ法、ＣＶＤ法、高周波プラズマＣＶＤ法等により形成できる。また有機膜を炭化させてカーボン膜５６を形成してもよい。カーボン膜５６は、結晶性カーボン膜、非晶質のダイヤモンドライクカーボン（ＤＬＣ）、有機膜を炭化させて形成したカーボン膜等を用いることができる。
【００６４】
カーボン膜５６の膜厚は、０．１μｍ以上１．０μｍ以下であることが好ましい。カーボン膜５６の膜厚が薄すぎると、Ｓｉの昇華によるウェハ表面の表面荒れを充分抑制できなくなる。一方で、カーボン膜５６の厚みが厚すぎると、成膜に要する時間、コストが増加する。またカーボン膜除去工程でカーボン膜５６の除去が困難になる。
【００６５】
ＳｉＣエピタキシャルウェハ５０の両面のカーボン膜５６の厚みは、同程度であることが好ましい。カーボン膜５６の厚さを同じにすることにより、ＳｉＣエピタキシャルウェハ５０とカーボン膜５６との界面に働く熱応力により、ＳｉＣエピタキシャルウェハ５０が反ることを防ぐことができる。すなわち、この界面における圧縮性の応力を低減し、界面転位の発生を抑制できる。
【００６６】
カーボン膜５６を有機膜の炭化により作製する場合は、以下の手順で作製する。まず、ＳｉＣエピタキシャルウェハ５０の両面に、有機膜を３μｍ程度の厚さになるよう塗布する。そして、塗布した有機膜をアルゴン雰囲気下の加熱炉において、８００℃で１０分処理することでカーボン膜５６が得られる。有機膜をＳｉＣエピタキシャルウェハ５０の両面に順番に塗布する場合は、一面に有機膜を塗布した後に仮焼きすることが好ましい。
【００６７】
カーボン膜５６をスパッタ法等の成膜装置により成膜する場合は、スパッタ源に対向する積層面を途中で変えることで、両面にカーボン膜５６を形成できる。
【００６８】
（アニール工程）
アニール工程は、本実施形態にかかるアニール装置１００（図１参照）を用いて行う。アニール時にはウェハ容器３０（図２参照）内に、ＳｉＣエピタキシャルウェハ５０を載置することが好ましい。ＳｉＣエピタキシャルウェハ５０をアニールすることで、不純物イオン注入領域５５が活性化し、活性化領域５７となる。また不純物イオン注入領域５５の結晶欠陥が回復する。
【００６９】
アニール工程におけるアニール温度は、１６００℃以上２０００℃以下であることが好ましく、１７００℃以上１９００℃以下であることより好ましく、１７００℃以上１８５０℃以下であることがさらに好ましい。またアニール処理は、アルゴン（Ａｒ）、窒素（Ｎ２）のうち少なくとも一方を含む不活性ガス雰囲気で行うことが好ましい。
【００７０】
本実施形態にかかるアニール装置を用いることで、第２炉体２０内の温度差を４０℃以下に抑えることができる。また条件によっては、第２炉体２０内の温度差を１０℃以下に抑えることができる。アニール工程における温度は１５００℃を超える温度であり、第２炉体２０内の温度差がこの範囲内であるということは、極めて温度差が少ないと言える。
【００７１】
界面転位を抑制するためには、ＳｉＣエピタキシャルウェハ５０の両面の温度差を４０℃以下とすることが好ましい。当該温度範囲にすることで、ＳｉＣエピタキシャルウェハ５０が受ける熱応力を抑制できる。熱応力が低減することで、ＳｉＣウェハ５１とエピタキシャル膜５２との界面における界面転位の発生を抑制できる。
【００７２】
アニール工程における昇温速度は、１２００℃から最高温度までの昇温時に２００℃／分以下であることが好ましく、１００℃／分以下であることがより好ましい。最大昇温速度が２００℃／分より大きいと、アニール装置１００内の温度差が大きくなる場合がある。
【００７３】
（カーボン膜除去工程）
最後に、カーボン膜５６をＳｉＣエピタキシャルウェハ５０から除去する。カーボン膜５６を除去する際は、酸素雰囲気で熱酸化し、カーボン膜５６を灰化する。具体的には、熱酸化炉内にＳｉＣエピタキシャルウェハ５０を設置する。そして熱酸化炉内に、流量３．５Ｌ／分の酸素を供給しながら、１１２５℃で９０分間加熱する。この処理により、カーボン膜５６が灰化し、除去される。カーボン膜５６は、酸素を用いたプラズマ処理やオゾン処理によって除去してもよい。
【００７４】
上述のように、本実施形態にかかる半導体ウェハの製造方法を用いると、不純物注入領域５５を活性化するためのアニール工程のアニール温度をアニール装置１００内で均一化できる。そのため、ＳｉＣエピタキシャルウェハ５０が受ける熱応力が抑制され、ＳｉＣウェハ５１とエピタキシャル膜５２との界面における界面転位の発生を抑制できる。
【００７５】
以上、本発明の好ましい実施の形態について詳述したが、本発明は特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００７６】
（実施例１）
直径１００ｍｍで厚さ３５０μｍの４°オフの４Ｈ−ＳｉＣウェハのＳｉ面上に、高周波誘導加熱方式の横型ＣＶＤ装置を使用して、エピタキシャル膜を３３μｍ成長させた。エピタキシャル膜へのドーピングは窒素を用いて行い、キャリア濃度は２×１０１５ｃｍ−３とした。
【００７７】
次に、このエピタキシャル基板にＡｌイオンを注入した。Ａｌイオンの注入により、濃度１×１０１８ｃｍ−３、厚さ１μｍの不純物注入領域を形成した。イオン注入は、フォトレジスト膜用いて、選択した開口領域下のエピタキシャル膜にのみ行った。
【００７８】
Ａｌイオンの注入は、加速電圧４７０ｋｅＶと２８０ｋｅＶの２段階で行った。イオン注入後にフォトレジスト膜を除去した。その後、保護膜用のフォトレジストをＳｉＣエピタキシャルウェハの両面に３μｍ程度塗布し、プリベーク処理した。その後、ＳｉＣエピタキシャルウェハを、アルゴン雰囲気中で、８００℃１０分処理した。この処理によりＳｉＣエピタキシャルウェハの両面に約０．７５μｍのカーボン膜を形成した。
【００７９】
次に、図１に示すアニール装置１００を用いてアニール処理を行った。ＳｉＣエピタキシャルウェハは、ウェハ容器３０内に収納してアニールした。第２炉体２０は、積層方向に５個のウェハ容器を保持する。第２炉体２０の積層方向の高さは１３６ｍｍであった。第１炉体１０は、グラファイト製であり、その厚みは３ｍｍとした。第１炉体１０は抵抗加熱により加熱し、第２炉体２０は第１炉体１０からの輻射により加熱した。ウェハ容器３０は、第２炉体２０からの輻射により加熱した。そして、１８００℃まで昇温した後、１０分間保持した。
【００８０】
その後、アニール処理後のＳｉＣエピタキシャルウェハを、酸素雰囲気下で１１２５℃、９０分の熱処理を行った。この処理によりカーボン膜が灰化して除去され、ＳｉＣ半導体デバイスが得られた。
【００８１】
（比較例１）
比較例１は、図１に示すアニール装置を用いなかった点が実施例１と異なる。比較例１では、ウェハを載置したサセプタを熱電子衝撃により発熱させ、ウェハをサセプタからの熱伝導または輻射により直接加熱した。
【００８２】
実施例１及び比較例１のアニール処理の昇温中における第２炉体又はウェハ容器の上面と下面の温度差を測定した。その結果を図４に示す。放射温度計は、物質が放つ赤外線等により温度を測定する。そのため放射温度計は、炉内の最も外側に存在する構成の温度を測定する。放射温度計による温度測定は第１炉体の孔部から行うため、実施例１では第２炉体の上下面の温度差を測定する。一方で、比較例１では第２炉体が存在しないため、ウェハ容器の上下面の温度差を測定する。
【００８３】
図４に示すように、実施例１ではアニール処理時における第２炉体の上下面の温度差が１０℃以下であった。そのため、第２炉体内に位置するウェハ容器及びウェハ容器に収容されるＳｉＣエピタキシャルウェハの積層方向の温度差も１０℃以下となっている。これに対し、比較例１ではアニール処理時におけるサセプタの上下面の温度差が１００℃以上であった。そのため、ウェハ容器に収容されるＳｉＣエピタキシャルウェハの積層方向の温度差も１００℃程度と考えられる。
【００８４】
また実施例１及び比較例２にかかるＳｉＣエピタキシャルウェハのアニール前後における界面転位を評価した。
【００８５】
界面転位は、フォトルミネッセンス（ＰＬ）測定により行った。界面転位はＰＬ測定によって赤外光の発光として検出される。ＰＬを画像として測定し（フォトルミネッセンスマッピング）、形状から界面転位を識別し、界面転位の数を定量的に測定した。ＰＬ測定は、フォトンデザイン社製のＰＬＩＳ−１００型を用いた。測定条件は、励起側には３１３ｎｍのバンドパスフィルターを、受光側には７５０ｎｍのロングパスフィルターを使用し、露光時間は１秒とした。
【００８６】
図５は、アニール前後における界面転位の変化を測定した結果である。図５（ａ）は実施例１の結果であり、図５（ｂ）は比較例１の結果である。アニール前は、Ａｌイオンを注入する前に測定し、アニール後はカーボン膜を除去後に測定した。なお、同一の箇所を測定していることを確認するために、図５（ａ）では、界面転位以外の欠陥が存在する部分で測定し、図５（ｂ）では、チップの座標を同定して測定した。
【００８７】
図５（ａ）に示すように、実施例１ではアニール後に界面転位は見られなかった。アニール処理後に新たに発生した界面転移密度は０個／ｃｍ２であった。これに対し図５（ｂ）に示すように、比較例１では、アニール処理の前にはなかった［１−１００］方向に伸びる線状の発光・吸収が観察され、界面転移の発生が確認された。基板全域にわたって測定を行ったところ、アニール処理により発生した界面転位密度は、最も高密度な部分で５１９個／ｃｍ２であった。
【符号の説明】
【００８８】
１０…第１炉体、１１…底部、１１ａ…溝部、１１Ａ…孔部、１２…側部、１３…蓋部、１３Ａ…孔部、２０…第２炉体、２１…底面部材、２２…側面部材、２３…上面部材、３０…ウェハ容器、３１…試料台、３１ａ…載置面、３２…蓋、４０…支持体、４０Ａ…孔部、５０…ＳｉＣエピタキシャルウェハ、５１…ＳｉＣウェハ、５２…エピタキシャル膜、５３…マスク、５４…不純物イオン、５５…不純物イオン注入領域、５６…カーボン膜、５７…活性化領域、１００…アニール装置
【図１】
2018206925.tif 000003
【図２】
2018206925.tif 000004
【図３】
2018206925.tif 000005
【図４】
2018206925.tif 000006
【図５】
2018206925.tif 000007