(57)【要約】【課題】  コイルの抵抗を下げるとともに、インダクタのＱ特性を向上させることができるインダクタを提供する。【解決手段】  本発明の一実施形態によると、複数のコイルパターンがビアで接続されて形成されたコイルを内部に配置した本体を含み、上記ビアは、第１導電層と、上記第１導電層上に形成される第２導電層と、を含み、上記ビアで接続されたコイルパターン間の距離は、他のコイルパターン間の距離よりも大きいインダクタを提供する。【選択図】図３
2018182281.tif 000002
【特許請求の範囲】
【請求項１】
複数のコイルパターンがビアで接続されて形成されたコイルを内部に配置した本体を含み、
前記ビアは、第１導電層と、前記第１導電層上に形成される第２導電層と、を含み、
前記ビアで接続されたコイルパターン間の距離は、他のコイルパターン間の距離よりも大きい、インダクタ。
【請求項２】
前記第１導電層は、前記コイルパターン間の距離に対して０．７〜１．０の割合の厚さを有する、請求項１に記載のインダクタ。
【請求項３】
前記第２導電層の厚さは３．０〜７．０μｍである、請求項１または２に記載のインダクタ。
【請求項４】
前記第２導電層は、前記第１導電層よりも硬度が低い金属を含む、請求項１から３のいずれか一項に記載のインダクタ。
【請求項５】
前記第１導電層と前記第２導電層は互いに異なる組成を有し、前記第１導電層は、銀（Ａｇ）、銅（Ｃｕ）、及びビスマス（Ｂｉ）のうち少なくとも一つを含む、請求項１から４のいずれか一項に記載のインダクタ。
【請求項６】
前記第１導電層と前記第２導電層は互いに異なる組成を有し、前記第２導電層は、スズ（Ｓｎ）、スズ（Ｓｎ）−銀（Ａｇ）、スズ（Ｓｎ）−銅（Ｃｕ）、及びスズ（Ｓｎ）−ビスマス（Ｂｉ）のうち少なくとも一つを含む、請求項１から５のいずれか一項に記載のインダクタ。
【請求項７】
前記本体は絶縁材料からなる、請求項１に記載のインダクタ。
【請求項８】
前記絶縁材料は、感光性樹脂、エポキシ系、アクリル系、ポリイミド系、フェノール系、及びスルホン系のうち少なくとも一つである、請求項７に記載のインダクタ。
【請求項９】
基板上にコイルパターンを形成する段階と、
前記基板上に前記コイルパターンを覆うように絶縁層を形成する段階と、
前記絶縁層に、前記絶縁層の一面から前記コイルパターンまで延長するように貫通孔を形成する段階と、
前記貫通孔の内部にめっきにより第１導電層を形成する段階と、
前記第１導電層の上部にめっきにより第２導電層を形成して、第１及び第２導電層を含むビアを形成する段階と、
前記基板と、前記コイルパターンならびに前記第１及び第２導電層を含む前記絶縁層とを分離する段階と、
前記分離した複数の絶縁層を積層して本体を形成する段階と、を含み、
前記コイルパターンの一部を前記ビアで接続し、且つ前記ビアで接続されたコイルパターン間の距離を他のコイルパターン間の距離よりも大きくする、インダクタの製造方法。
【請求項１０】
前記第１導電層は、前記コイルパターン間の距離に対して０．７〜１．０の割合の厚さを有する、請求項９に記載のインダクタの製造方法。
【請求項１１】
前記第２導電層の厚さは３．０〜７．０μｍである、請求項９または１０に記載のインダクタの製造方法。
【請求項１２】
前記第２導電層は、前記第１導電層よりも硬度が低い金属を含む、請求項９から１１のいずれか一項に記載のインダクタの製造方法。
【請求項１３】
前記第１導電層と前記第２導電層は互いに異なる組成を有し、前記第１導電層は、銀（Ａｇ）、銅（Ｃｕ）、及びビスマス（Ｂｉ）のうち少なくとも一つを含む、請求項９から１２のいずれか一項に記載のインダクタの製造方法。
【請求項１４】
前記第１導電層と前記第２導電層は互いに異なる組成を有し、前記第２導電層は、スズ（Ｓｎ）、スズ（Ｓｎ）−銀（Ａｇ）、スズ（Ｓｎ）−銅（Ｃｕ）、及びスズ（Ｓｎ）−ビスマス（Ｂｉ）のうち少なくとも一つを含む、請求項９から１３のいずれか一項に記載のインダクタの製造方法。
【請求項１５】
前記絶縁層は、感光性樹脂、エポキシ系、アクリル系、ポリイミド系、フェノール系、及びスルホン系のうち少なくとも一つである、請求項９から１４のいずれか一項に記載のインダクタの製造方法。
【請求項１６】
前記絶縁層が前記感光性樹脂からなる場合、前記貫通孔はフォトレジスト法で形成される、請求項１５に記載のインダクタの製造方法。
【請求項１７】
複数のコイルパターンがビアで接続されて形成されたコイルを内部に配置した本体を含み、
前記ビアは、第１導電層と、前記第１導電層上に形成される第２導電層と、を含み、
前記第２導電層は第１導電層よりも硬度が低い金属を含む、インダクタ。
【請求項１８】
前記第１導電層は、前記複数のコイルパターン間の距離に対して０．７〜１．０の割合の厚さを有する、請求項１７に記載のインダクタ。
【請求項１９】
前記ビアで接続されたコイルパターン間の距離が他のコイルパターン間の距離よりもさらに大きくなるように前記ビアで接続されたコイルパターン間の距離が変化する、請求項１７または１８に記載のインダクタ。
【請求項２０】
前記第２導電層の厚さは３．０〜７．０μｍである、請求項１７から１９のいずれか一項に記載のインダクタ。
【請求項２１】
第１絶縁層の内部に配置された第１導電性コイルパターンが露出するように第１絶縁層を貫通する貫通孔を形成し、前記貫通孔の内部にビアを形成する段階を含み、
前記ビアを形成する段階は、
前記露出している第１導電性コイルパターン上に直接形成し、且つ前記貫通孔の内部に第１導電層を形成する段階と、
前記第１導電層の上部に形成し、且つ前記貫通孔の内部に第２導電層を形成する段階と、を含み、
前記第２導電層は、第１導電層よりも硬度が低い物質で形成し、且つ貫通孔の上面を超えて形成し、
インダクタコイルを形成するために、第２導電性コイルパターンが第２絶縁層と接するように内部に前記第２導電性コイルパターンを有する前記第２絶縁層を前記第１絶縁層上に積層する段階を含む、インダクタの製造方法。
【請求項２２】
前記第１絶縁層上に前記第２導電性コイルパターンを含む前記第２絶縁層を積層する段階は、前記第２導電層を１％〜２０％程度圧着する段階を含む、請求項２１に記載のインダクタの製造方法。
【請求項２３】
前記第１導電層を形成する段階は、前記第１導電層を前記貫通孔の深さの７０〜１００％の厚さで形成する、請求項２１または２２に記載のインダクタの製造方法。
【請求項２４】
前記第２導電層を形成する段階は、前記第２導電層の厚さが３．０〜７．０μｍとなるように形成する段階を含む、請求項２３に記載のインダクタの製造方法。
【請求項２５】
前記第１導電層を形成する段階は、前記第１導電層を、銀（Ａｇ）、銅（Ｃｕ）、及びビスマス（Ｂｉ）のうち少なくとも一つを用いて電解めっき法により形成し、
前記第２導電層を形成する段階は、前記第２導電層を、スズ（Ｓｎ）、スズ（Ｓｎ）−銀（Ａｇ）、スズ（Ｓｎ）−銅（Ｃｕ）、及びスズ（Ｓｎ）−ビスマス（Ｂｉ）のうち少なくとも一つを用いて電解めっき法により形成する、請求項２１から２４のいずれか一項に記載のインダクタの製造方法。
【請求項２６】
前記第２導電層を形成する段階は、前記第２導電層を、前記貫通孔の上面を越えて形成し、前記第２導電層の上面がラウンド形状の扇形を有するように形成する段階を含む、請求項２１から２５のいずれか一項に記載のインダクタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタ及びその製造方法に関するものである。
【背景技術】
【０００２】
一般の積層インダクタは、導体パターンが形成された複数の絶縁層を積層した構造を有しており、上記導体パターンは、各絶縁層に形成された導電性ビアによって順に接続されて積層方向に沿って重なりながら螺旋構造を有するコイルを成す。また、上記コイルの両端は、積層体の外部面に引き出されて、外部端子と接続された構造を有する。
【０００３】
インダクタは、主に回路基板に実装されるＳＭＤ型（ｓｕｒｆａｃｅ  ｍｏｕｎｔ  ｄｅｖｉｃｅ  ｔｙｐｅ）である。特に、高周波インダクタの場合は、１００ＭＨｚ以上の高周波で用いられるもので、最近の通信市場で使用量が増えている。高周波インダクタにおいて最も重要な特徴は、チップインダクタの効率を示す品質係数Ｑ（Ｑｕａｌｉｔｙ  ｆａｃｔｏｒ）特性を確保することである。この際、Ｑ＝ｗＬ／Ｒで表され、Ｑ値とは指定された周波数帯域におけるインダクタンス（Ｌ）と抵抗（Ｒ）の割合のことである。
【０００４】
インダクタは、特定の規格容量（インダクタンス、ｉｎｄｕｃｔａｎｃｅ；Ｌ）に合わせて製品を製造するため、同一の容量で高いＱ特性を実現する必要がある。同一の容量でＱ特性を高めるためには、抵抗（Ｒ）を下げることを必要とする。また、抵抗（Ｒ）を下げるためには、コイルパターンの厚さを増加させなければならない。コイルパターンはスクリーン印刷（ｓｃｒｅｅｎ  ｐｒｉｎｔｉｎｇ）方法で製造されるが、スクリーン印刷でコイルパターンの厚さを増加させるには限界がある。また、セラミック層上に厚いコイルパターンを形成する場合、コイルパターンが形成される部分とコイルが形成されていない部分との段差により、複数のシートを積層する際に、クラック（ｃｒａｃｋ）、デラミネーション（ｄｅｌａｍｉｎａｔｉｏｎ）のような問題が発生しかねない。
【０００５】
また、コイルパターンを接続するビアは、金属めっきまたは導電性ペースト（ｍｅｔａｌ  ｐａｓｔｅ）印刷を介して形成することができる。金属めっきを用いてビアを形成する場合は、金属の硬度が高くなり、積層時の層間絶縁距離が不均一に形成される可能性があり、導電性ペーストを用いてビアを形成する場合は、コイルの抵抗が高くなり、インダクタのＱ特性を減少させるおそれがある。
【０００６】
これにより、コイルの抵抗を下げるとともに、積層時に均一な絶縁距離を確保することができるインダクタの構造が求められている。
【０００７】
下記先行技術文献に記載された特許文献１はビアの製造方法に関するものである。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−２１７５５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
一方、コイルパターンの層間絶縁距離が不均一に形成されると、インダクタのＱ特性を確保することが難しくなる。
【００１０】
本発明のいくつかの目的の一つは、異種の金属からなる第１及び第２導電層で形成されたビアを含むことにより、コイルの抵抗を下げるとともに、インダクタのＱ特性を向上させることができるインダクタを提供することである。
【００１１】
また、本発明のいくつかの目的の一つは、第１及び第２導電層のうち第２導電層の厚さを限定することにより、層間コイルを接続した後におけるコイル間の接続信頼性を確保することである。
【課題を解決するための手段】
【００１２】
本発明を通じて提供するいくつかの解決手段の一つは、複数のコイルパターンがビアで接続されて形成されたコイルを内部に配置した本体を含み、上記ビアは、第１導電層と、上記第１導電層上に形成される第２導電層と、を含み、上記ビアで接続されたコイルパターン間の距離は、他のコイルパターン間の距離よりも大きいインダクタを提供する。
【００１３】
本発明の他の実施形態によると、基板上にコイルパターンを形成する段階と、上記基板上に上記コイルパターンを覆うように絶縁層を形成する段階と、上記絶縁層に、上記絶縁層の一面から上記コイルパターンまで延長するように貫通孔を形成する段階と、上記貫通孔の内部にめっきにより第１導電層を形成する段階と、上記第１導電層の上部にめっきにより第２導電層を形成して、第１及び第２導電層を含むビアを形成する段階と、上記基板と、上記コイルパターン並びに上記第１及び第２導電層を含む上記絶縁層とを分離する段階と、上記分離した複数の絶縁層を積層して本体を形成する段階と、を含み、上記コイルパターンの一部を上記ビアで接続し、且つ上記ビアで接続されたコイルパターン間の距離を他のコイルパターン間の距離よりも大きくするインダクタの製造方法を提供する。
【発明の効果】
【００１４】
本発明の一実施形態によるインダクタは、異種の金属からなる第１及び第２導電層を含むビアでコイルパターンを接続してコイルを形成することで、コイルの抵抗を下げるとともに、インダクタのＱ特性を向上させることができる。
【００１５】
また、第２導電層に、第１導電層に比べて強度が低い材料を適用することで、熱加圧工程における層間距離の不均一を改善することができ、第２導電層の厚さを調節することで、コイルの層間接続をより一定に保つことができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態によるインダクタを示す概略的な斜視図である。
【図２】図１のＩ−Ｉ'の方向に沿って切断した切断面を概略的に示すもので、本発明の一実施形態によるインダクタを示す概略的な断面図である。
【図３】図１のＩＩ−ＩＩ'方向に沿って切断した切断面を概略的に示すもので、本発明の一実施形態によるインダクタを示す概略的な側面断面図である。
【図４ａ】本発明の一実施形態によるインダクタの製造方法を説明するための概略的な工程断面図である。
【図４ｂ】本発明の一実施形態によるインダクタの製造方法を説明するための概略的な工程断面図である。
【図４ｃ】本発明の一実施形態によるインダクタの製造方法を説明するための概略的な工程断面図である。
【図４ｄ】本発明の一実施形態によるインダクタの製造方法を説明するための概略的な工程断面図である。
【図４ｅ】本発明の一実施形態によるインダクタの製造方法を説明するための概略的な工程断面図である。
【図４ｆ】本発明の一実施形態によるインダクタの製造方法を説明するための概略的な工程断面図である。
【図５ａ】本発明の他の実施形態によるインダクタの製造方法を説明するための概略的な工程断面図である。
【図５ｂ】本発明の他の実施形態によるインダクタの製造方法を説明するための概略的な工程断面図である。
【図５ｃ】本発明の他の実施形態によるインダクタの製造方法を説明するための概略的な工程断面図である。
【図５ｄ】本発明の他の実施形態によるインダクタの製造方法を説明するための概略的な工程断面図である。
【図５ｅ】本発明の他の実施形態によるインダクタの製造方法を説明するための概略的な工程断面図である。
【図５ｆ】本発明の他の実施形態によるインダクタの製造方法を説明するための概略的な工程断面図である。
【発明を実施するための形態】
【００１７】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
【００１８】
以下、本発明によるインダクタ１００について説明する。
【００１９】
図１は本発明の一実施形態によるインダクタを示す概略的な斜視図であり、図２は本発明の一実施形態によるインダクタを示す概略的な断面図であり、図３は本発明の一実施形態によるインダクタを示す概略的な側面断面図である。
【００２０】
図１から図３を参照すると、本発明の一実施形態によるインダクタ１００は、複数のコイルパターンがビア１３０で接続されて形成されたコイル１２０を内部に配置した本体１１０を含み、ビア１３０は、第１導電層１３０ａと、上記第１導電層１３０ａ上に形成される第２導電層１３０ｂと、を含み、第２導電層１３０ｂは、第１導電層１３０ａに含まれる金属と異なる金属を含む。
【００２１】
上記本体１１０は、図示していないが、第１主面と第２主面、及び上記第１主面と第２主面を接続する側面を含むことができる。上記側面は、絶縁層が積層されている方向と直交する方向の面であることができる。
【００２２】
従来のインダクタでは、コイルパターンが形成された複数のセラミック層を積層及び焼成して本体を形成していた。しかし、この場合、コイルパターンが形成された部分とコイルが形成されていない部分との段差により、クラックまたは層間のデラミネーションが発生するという問題があった。
【００２３】
本発明の一実施形態によるインダクタ１００は、上記本体１１０が絶縁材料からなることができる。上記本体が絶縁材料で形成されるため、コイルパターンによる段差がなく、クラックなどの不良を防止することができる。また、従来のセラミック材料を用いたインダクタに比べて低い誘電率を有することができるため、寄生容量（ｃａｐａｃｉｔａｎｃｅ）を減少させるとともに、インダクタのＱ特性を確保することができる。
【００２４】
上記本体１１０は、絶縁層を積層して形成することができる。
【００２５】
上記絶縁材料は、感光性樹脂、エポキシ系、アクリル系、ポリイミド系、フェノール系、及びスルホン系のうち少なくとも一つであることができる。
【００２６】
上記絶縁層１１１は、積層及び硬化後の境界が殆ど確認できないほど一体化することができる。かかる本体の形状、寸法、及び絶縁層の積層数は、本発明の実施形態に示されたものに限定されない。
【００２７】
上記本体１１０は内部にコイルを含む。
【００２８】
上記コイル１２０は、銀（Ａｇ）または銅（Ｃｕ）を含む材料、またはこれらの合金を含むことができるが、これに限定されるものではない。
【００２９】
上記コイル１２０の端部は、上記本体の両側面に引き出されて、外部電極と電気的に接続されることができる。
【００３０】
上記コイル１２０は、複数のコイルパターンがビア１３０を介して順に接続されて積層方向に沿って重なりながら螺旋構造を有することができる。
【００３１】
上記ビア１３０は、それぞれの絶縁層１１１の間で互いに離れるように配置することができる。
【００３２】
この際、本体１１０の上部面及び下部面のうち少なくとも一つには、本体１１０の内部に形成されるコイルを保護するためのカバー層（図示せず）を形成することができる。
【００３３】
上記カバー層は、上記絶縁層と同一の材料からなるペーストを一定の厚さで印刷して形成することができる。
【００３４】
従来のインダクタでは、導電性ペーストを充填するか、めっきを用いる方法により、コイルパターンを接続するためのビアを形成していた。導電性ペーストは、材料の体積抵抗（ｖｏｌｕｍｅ  ｒｅｓｉｓｔｉｖｉｔｙ）が高いため、かかる導電性ペーストを用いてビアを形成することでインダクタを構成する場合は、インダクタにおいてコイルの抵抗が増加してＱ特性が低下する。また、めっきを用いてビアを形成する場合は、金属のみからなるため、硬度が高くなり、コイルパターンの接続時（積層時）の層間絶縁距離が不均一に形成されることがある。
【００３５】
図３を参照すると、本発明の一実施形態によるインダクタ１００は、上記ビア１３０が、第１導電層１３０ａと、第１導電層上に形成され、第１導電層とは異なる金属を含む第２導電層１３０ｂと、を含むことにより、上記ビアの抵抗を減らすことができ、コイルの抵抗も低くすることができる。これにより、インダクタのＱ特性を向上させることができる。
【００３６】
また、第２導電層１３０ｂに、第１導電層１３０ａに比べて硬度が低い材料を適用することにより、熱加圧工程における層間距離の不均一を改善することができる。
【００３７】
なお、第２導電層１３０ｂの厚さを調節することにより、コイルの層間接続をより一定に保つことができ、複数の絶縁層を積層する際に、コイルパターン間に均一な絶縁距離を確保することができる。
【００３８】
上記第１導電層１３０ａは、銀（Ａｇ）、銅（Ｃｕ）、及びビスマス（Ｂｉ）のうち少なくとも一つからなることができ、これに限定されないが、銅（Ｃｕ）であることができる。
【００３９】
上記第２導電層１３０ｂは、上記第１導電層１３０ａよりも硬度が低い金属を含むことができ、例えば、スズ（Ｓｎ）、スズ（Ｓｎ）−銀（Ａｇ）、スズ（Ｓｎ）−銅（Ｃｕ）、及びスズ（Ｓｎ）−ビスマス（Ｂｉ）のうち少なくとも一つを含むことができる。
【００４０】
上記第２導電層１３０ｂは、第１導電層１３０ａに含まれる銅（Ｃｕ）よりも硬度が約１／１０レベルのスズ（Ｓｎ）を含むことにより、熱加圧工程におけるコイルパターンの層間距離の不均一を改善することができる。
【００４１】
上記スズ（Ｓｎ）−銀（Ａｇ）、スズ（Ｓｎ）−銅（Ｃｕ）、及びスズ（Ｓｎ）−ビスマス（Ｂｉ）は、第１導電層１３０ａに含まれる銅（Ｃｕ）よりも硬度が約１／１０レベルのスズ（Ｓｎ）を含む合金形態であることができる。
【００４２】
本発明の一実施形態によると、銅（Ｃｕ）を含む上記第１導電層１３０ａは、めっき法により形成することができる。
【００４３】
また、上記スズ（Ｓｎ）、スズ（Ｓｎ）−銀（Ａｇ）、スズ（Ｓｎ）−銅（Ｃｕ）、及びスズ（Ｓｎ）−ビスマス（Ｂｉ）のうち少なくとも一つを含む上記第２導電層１３０ｂは、上記第１導電層１３０ａ上にめっきにより形成することができる。
【００４４】
コイルパターン間を接続するためのビアを形成するにあたり、スズ（Ｓｎ）のみで形成すると、工程が単純となる長所があるが、スズ（Ｓｎ）金属の特性上、グレインが大きくなり、表面の粗さも大きくなる。
【００４５】
このように、ビアの表面粗さが大きくなる場合、コイルパターン間の接続時に、ボイド（ｖｏｉｄ）が発生して接続面積が小さくなり、その結果、信頼性に問題が生じることがある。
【００４６】
本発明の一実施形態によると、ビアの形成時に、第１導電層１３０ａを銅（Ｃｕ）で形成した後、上記第１導電層１３０ａ上に第２導電層１３０ｂをスズ（Ｓｎ）で形成することにより、スズ（Ｓｎ）を含む第２導電層１３０ｂの厚さを減らすことができ、表面粗さを小さくすることができるため、コイルパターン間の接続時に、界面にボイド（ｖｏｉｄ）が発生することを最小限に抑えることができる。
【００４７】
また、第１導電層１３０ａに、スズ（Ｓｎ）よりも体積抵抗が低い銅（Ｃｕ）を適用することにより、Ｑ特性を向上させることができる。
【００４８】
上記ビア１３０の断面は、製造方法に応じて異なり、例えば、扇形、逆台形、台形などであってもよく、これに限定されるものではないが、上面の長さが下面の長さよりも大きい扇形状であることができる。
【００４９】
上記本体１１０の両側面に外部電極１１５ａ、１１５ｂを配置する。
【００５０】
上記外部電極１１５ａ、１１５ｂは、電気導電性に優れた材料を用いて形成することができ、例えば、銀（Ａｇ）または銅（Ｃｕ）のような導電性材料、またはこれらの合金を含んで形成することができるが、本発明はこれに限定されるものではない。
【００５１】
また、このように形成された外部電極１１５ａ、１１５ｂの表面に、必要に応じて、ニッケル（Ｎｉ）またはスズ（Ｓｎ）をめっき処理して、めっき層をさらに形成することができる。
【００５２】
図３を参照すると、本発明の一実施形態によるインダクタにおいて、上記ビア１３０で接続されたコイルパターン間の距離ｄ１は、他のコイルパターン間の距離ｄ２よりも大きい。
【００５３】
本発明の一実施形態によると、上記ビア１３０は、第１導電層１３０ａと、第１導電層上に形成される第２導電層１３０ｂと、を含むため、第１導電層１３０ａ上に配置された第２導電層１３０ｂの厚さにより、上記ビア１３０で接続されたコイルパターン間の距離ｄ１が、他のコイルパターン間の距離ｄ２よりも大きくなる。
【００５４】
コイルパターン間を接続するための上記ビア１３０の厚さ、すなわち、第１導電層１３０ａ及び第２導電層１３０ｂの厚さは、コイルパターン間の距離に応じて異なり得る。
【００５５】
上記第１導電層１３０ａは、上記コイルパターン間の距離、すなわち、層間絶縁層の厚さに対して０．７〜１．０の割合の厚さを有する。
【００５６】
一方、上記第２導電層１３０ｂの厚さは、３．０〜７．０μｍであってもよいが、必ずしもこれに限定されるものではない。
【００５７】
上記第２導電層１３０ｂは、少なくとも３．０μｍ以上の厚さを有する場合にコイルパターン間の接続状態が良好な結果を示す。
【００５８】
上記第２導電層１３０ｂの厚さが３．０μｍ未満の場合、熱加圧工程において第２導電層１３０ｂに含まれるスズ（Ｓｎ）の絶対容量が小さく、コイルパターン間の界面を完全に埋めず接続状態が良くなくなる。
【００５９】
一方、第２導電層１３０ｂの厚さが７．０μｍを超えると、スズ（Ｓｎ）を含む第２導電層１３０ｂの厚さが厚すぎるため、表面粗さが大きくなる。その結果、コイルパターン間の接続時に、ボイド（ｖｏｉｄ）が発生して接続面積が小さくなり、信頼性に問題が生じることがある。
【００６０】
上記のように、第１導電層１３０ａの厚さは、層間絶縁層の厚さに対して０．７〜１．０の割合を有し、第１導電層１３０ａ上に配置される第２導電層１３０ｂの厚さは３．０〜７．０μｍを満たすため、上記ビア１３０で接続されたコイルパターン間の距離ｄ１が、他のコイルパターン間の距離ｄ２よりも大きくなる。
【００６１】
本発明の一実施形態によるインダクタは、異種の金属からなる第１及び第２導電層を含むビアでコイルパターンを接続してコイルを形成することにより、コイルの抵抗を下げることができ、インダクタのＱ特性を向上させることができる。
【００６２】
また、第２導電層に、第１導電層に比べて強度が低い材料を適用することにより、熱加圧工程における層間距離の不均一を改善することができ、第２導電層の厚さを調節することにより、コイルの層間接続をより一定に保つことができる。
【００６３】
以下、本発明によるインダクタの製造方法について詳細に説明する。
【００６４】
本発明の一実施形態によるインダクタの製造方法は、基板１０上にコイルパターン１２０を形成する段階と、基板１０上にコイルパターン１２０を覆うように絶縁層１１１を形成する段階と、絶縁層１１１に貫通孔１３５を形成する段階と、貫通孔１３５の内部にめっきにより第１導電層１３０ａを形成する段階と、第１導電層１３０ａの上部にめっきにより第２導電層１３０ｂを形成して、第１及び第２導電層１３０ａ、１３０ｂを含むビア１３０を形成する段階と、基板と、コイルパターン１２０並びに第１及び第２導電層１３０ａ、１３０ｂを含む絶縁層１１１とを分離する段階と、分離した複数の絶縁層１１１を順に積層して本体１１０を形成する段階と、を含み、上記コイルパターンのうち一部を上記ビア１３０で接続し、且つ上記ビア１３０で接続されたコイルパターン間の距離を他のコイルパターン間の距離よりも大きくする。
【００６５】
上記絶縁層１１１は、感光性樹脂、エポキシ系、アクリル系、ポリイミド系、フェノール系、及びスルホン系のうち少なくとも一つからなることができる。
【００６６】
上記貫通孔は、上記絶縁層が上記感光性樹脂からなる場合、フォトレジスト法で形成することができ、上記絶縁層がエポキシ系、アクリル系、ポリイミド系、フェノール系、及びスルホン系のうち少なくとも一つからなる場合、レーザードリルを用いて形成することができる。
【００６７】
上記貫通孔１３５の断面は、製造方法に応じて異なり、例えば、長方形、逆台形、台形などであってもよく、これに限定されるものではないが、逆台形状であることができる。
【００６８】
上記第１導電層１３０ａは、めっき法で形成することができ、導電性金属からなることができる。上記導電性金属は、銀（Ａｇ）、銅（Ｃｕ）、及びビスマス（Ｂｉ）のうち少なくとも一つであることができ、これに限定されないが、銅（Ｃｕ）であることができる。
【００６９】
上記第２導電層１３０ｂは、上記第１導電層１３０ａよりも硬度が低い金属を含むことができ、例えば、スズ（Ｓｎ）、スズ（Ｓｎ）−銀（Ａｇ）、スズ（Ｓｎ）−銅（Ｃｕ）、及びスズ（Ｓｎ）−ビスマス（Ｂｉ）のうち少なくとも一つを含むことができる。
【００７０】
上記スズ（Ｓｎ）−銀（Ａｇ）、スズ（Ｓｎ）−銅（Ｃｕ）、及びスズ（Ｓｎ）−ビスマス（Ｂｉ）は、第１導電層１３０ａに含まれる銅（Ｃｕ）よりも硬度が約１／１０レベルのスズ（Ｓｎ）を含む合金形態であることができる。
【００７１】
上記スズ（Ｓｎ）、スズ（Ｓｎ）−銀（Ａｇ）、スズ（Ｓｎ）−銅（Ｃｕ）、及びスズ（Ｓｎ）−ビスマス（Ｂｉ）のうち少なくとも一つを含む上記第２導電層１３０ｂは、上記第１導電層１３０ａ上にめっきにより形成することができる。
【００７２】
図４ａから図４ｆは、本発明の一実施形態によるインダクタの製造方法、特にビアの形成工程を説明するための概略的な工程断面図である。
【００７３】
図４ａを参照すると、基板１０上にコイルパターン１２０を形成する。
【００７４】
上記基板１０は、銅張積層板（ｃｏｐｐｅｒ  ｃｌａｄ  ｌａｍｉｎａｔｅ；ＣＣＬ）であってもよい。上記銅張積層板は、基材の片面または両面に銅箔を塗布したプリント配線板用の積層板であり、上記基材の場合、フェノール樹脂やエポキシ樹脂などであることができる。
【００７５】
上記コイルパターン１２０は、上記銅張積層板に露光及び現像工程を行うことで形成することができる。
【００７６】
上記コイルパターン１２０は、銀（Ａｇ）または銅（Ｃｕ）を含む材料、またはこれらの合金を含むことができ、これに限定されるものではないが、銅（Ｃｕ）であることができる。
【００７７】
図４ｂを参照すると、上記基板１０上に上記コイルパターン１２０を覆うように絶縁層１１１を形成し、上記絶縁層１１１に貫通孔１３５を形成する。
【００７８】
上記絶縁層１１１は感光性樹脂であってもよい。上記絶縁層が感光性樹脂であれば、上記貫通孔はフォトレジスト（ｐｈｏｔｏｒｅｓｉｓｔ；ＰＲ）工程で形成することができる。
【００７９】
上記貫通孔１３５は、上記絶縁層１１１を貫通して上記コイルパターン１２０に接するように形成する。
【００８０】
上記貫通孔１３５の断面は、上記絶縁層がネガ型（ｎｅｇａｔｉｖｅ  ｔｙｐｅ）フォトレジストである場合は台形状を有することができ、上記絶縁層がポジ型（ｐｏｓｉｔｉｖｅ  ｔｙｐｅ）フォトレジストである場合は上面の長さが下面の長さよりも大きい逆台形状を有することができる。
【００８１】
図４ｃを参照すると、上記貫通孔１３５の内部に第１導電層１３０ａを形成する。
【００８２】
上記第１導電層１３０ａは、電気めっき法で形成し、これに限定されないが、銅（Ｃｕ）であってもよい。
【００８３】
上記第１導電層１３０ａは、上記貫通孔の内部の一部に形成することができる。上記第１導電層１３０ａは、上記コイルパターン１２０間の距離、すなわち、層間絶縁層１１１の厚さに対して０．７〜１．０の割合の厚さを有する。
【００８４】
図４ｄを参照すると、上記第１導電層１３０ａの上部に上記貫通孔１３５の内部を埋めるように第２導電層１３０ｂを形成する。
【００８５】
上記ビア１３０は、上記貫通孔１３５の内部に形成された第１及び第２導電層を含む。
【００８６】
上記第２導電層１３０ｂは、上記第１導電層１３０ａ上にめっきにより形成することができる。
【００８７】
上記第２導電層１３０ｂは、スズ（Ｓｎ）、スズ（Ｓｎ）−銀（Ａｇ）、スズ（Ｓｎ）−銅（Ｃｕ）、及びスズ（Ｓｎ）−ビスマス（Ｂｉ）のうち少なくとも一つを含むことができる。
【００８８】
上記第２導電層１３０ｂは、めっき後に、上記絶縁層１１１の表面を越えて膨らむ形状を有することができる。
【００８９】
上記第２導電層１３０ｂの凸部は、上記絶縁層の表面から所定の高さを有する。上記第２導電層１３０ｂの凸部の高さは、後続する積層及び圧着工程で１〜２０％低くなることがあり、内部の密度が増加し得る。
【００９０】
上記第２導電層１３０ｂの厚さは、３．０〜７．０μｍであってもよいが、必ずしもこれに限定されるものではない。
【００９１】
上記ビア１３０は、上記導電性ペーストで形成した第２導電層１３０ｂを含むことができる。上記第２導電層１３０ｂの凸部は、複数の絶縁層を積層及び圧着する際に、層間応力を分散させるバッファ（ｂｕｆｆｅｒ）の役割を果たすことができる。
【００９２】
図４ｅ及び図４ｆを参照すると、上記基板と、上記コイルパターン１２０並びに上記第１及び第２導電層１３０ａ、１３０ｂを含む上記絶縁層１１１とを分離した後、分離した複数の絶縁層１１１を積層して本体１１０を形成する。
【００９３】
上記基板は、エッチング方法を用いて除去することができる。
【００９４】
上記分離した複数の絶縁層１１１は、一括積層し、積層した複数の絶縁層を高温圧着して本体１１０を形成する。
【００９５】
上記本体を形成する段階は、高い温度で焼結せず、上記絶縁層と上記第２導電層が硬化できる温度で行うことができる。
【００９６】
また、上記本体１１０は、上記絶縁層１１１を多層に積み上げて熱加圧して形成するため、層間絶縁距離を均一に形成するとともに、コイルの抵抗を減らすことができる。これにより、インダクタのＱ特性を向上させることができる。
【００９７】
従来の場合は、コイルパターンの層間接続のために、ビアとして金属焼結体を使用した。上記金属焼結体は、８００〜９００℃の高温で焼結されるもので、焼結工程において有機物が燃えて無くなるため、上記金属焼結体に有機物を含まない。
【００９８】
また、焼結工程前に、層間積層が成された後で圧着工程を行うため、コイルパターンとビアが押されて横方向に広がる現象が発生し、最終的にインダクタの容量が低下し、層間短絡が発生する。
【００９９】
一方、インダクタを製造するにあたり、層間接続のためのビアとして硬化型導電性ペーストを用いてビアを形成する場合、焼結型ペーストに比べて電気抵抗が高く、コイルの抵抗を増加させる。そのため、インダクタのＱ特性が低下することがある。
【０１００】
別の方法として、電気めっき法だけを用いてビアを形成する場合、ビアが金属だけで構成されるため強度が高い。したがって、上記めっきで形成したビアが凸部を有していても、絶縁層の積層及び圧着時に、凸部のない部分に圧力が加重されることがあり、絶縁層の流動性により絶縁層間の距離が不均一になる可能性がある。また、上記めっきで凸部が形成されると、めっき偏差により、一定の大きさの凸部を形成することが難しく、凸部の高さ差により積層時の層間距離が不均一になるおそれがある。
【０１０１】
一方、本発明によるインダクタ１００は、第１及び第２導電層１３０ａ、１３０ｂを含むビア１３０を含んでいる。具体的には、上記ビアは、電気めっき法で形成した第１導電層と、めっきにより形成し、第１導電層よりも硬度が低い金属を含む第２導電層と、を含むことにより、コイルの電気抵抗を減らすとともに、インダクタのＱ特性を向上させることができる。また、複数の絶縁層を積層する際に、第２導電層により層間の応力を分散させることで層間絶縁距離を均一に形成することができる。
【０１０２】
上記ビア１３０は、それぞれの絶縁層１１１の間で互いに離れるように配置することができる。
【０１０３】
上記ビア１３０は、上下に配置したコイルパターン１２０を並列に接続することにより、コイルを形成することができる。
【０１０４】
上記コイル１２０は、上記本体の両側面に端部が引き出されて、上記両側面に形成された外部電極と電気的に接続されることができる。
【０１０５】
上記本体１１０は、圧着及び真空プレスなどの工程により、上記本体１１０の充填率が最大となるように圧着及び硬化することができる。
【０１０６】
上記バー（ｂａｒ）で製造された本体の場合、チップ単位で切断することで複数の本体１１０を製造することができる。これにより、インダクタの製造コストを下げることができ、高い生産性を確保することができる。
【０１０７】
図５ａから図５ｆは、本発明の他の実施形態によるインダクタの製造方法を説明するための概略的な工程断面図である。
【０１０８】
図５ａから図５ｆに示された構成要素のうち図４ａから図４ｆに示された構成要素と同一の構成についての説明は省略する。
【０１０９】
図５ａを参照すると、基板２０上にコイルパターン２２０を形成する。
【０１１０】
図５ｂを参照すると、上記基板２０上に上記コイルパターン２２０を覆うように絶縁層２１１を形成し、上記絶縁層２１１に貫通孔２３５を形成する。
【０１１１】
上記絶縁層２１１は、エポキシ系、アクリル系、ポリイミド系、フェノール系、及びスルホン系のうち少なくとも一つからなることができる。
【０１１２】
上記絶縁層２１１は、キャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）２１３とともに上記基板２０上に形成することができる。
【０１１３】
上記キャリアフィルム２１３は、一面に接着性を有し、上記絶縁層２１１上に接着されて配置することができる。上記キャリアフィルム２１３は、ＰＥＴ（ｐｏｌｙｅｔｈｙｌｅｎｅ  ｔｅｒｅｐｈｔｈａｌａｔｅ）フィルムであってもよいが、これに限定されるものではない。
【０１１４】
上記絶縁層２１１が、エポキシ系、アクリル系、ポリイミド系、フェノール系、及びスルホン系のうち少なくとも一つからなる場合、上記貫通孔は、レーザードリル（ｌａｓｅｒ  ｄｒｉｌｌｉｎｇ）を用いて形成することができる。
【０１１５】
上記貫通孔は、上記キャリアフィルム２１３及び絶縁層２１１を貫通して上記コイルパターン２２０に接するように形成する。
【０１１６】
図５ｃを参照すると、上記貫通孔の内部に第１導電層２３０ａを形成する。
【０１１７】
上記第１導電層２３０ａは、電気めっき法で形成し、その材料としては、銀（Ａｇ）、銅（Ｃｕ）、及びビスマス（Ｂｉ）のうちいずれかであることができ、特に銅（Ｃｕ）であることができる。
【０１１８】
上記第１導電層２３０ａは、上記貫通孔の内部の一部に形成する。
【０１１９】
図５ｄを参照すると、上記第１導電層２３０ａの上部に上記貫通孔の内部を埋めるように導電性金属２１１をめっきして第２導電層２３０ｂを形成する。
【０１２０】
上記ビア２３０は、上記貫通孔の内部に形成された第１及び第２導電層を含む。
【０１２１】
上記第２導電層２３０ｂは、めっき後に、上記絶縁層２１１の表面を越えて膨らむ形状を有することができる。
【０１２２】
上記第２導電層２３０ｂの凸部は、上記絶縁層の表面から所定の高さを有する。上記第２導電層２３０ｂの凸部の高さは、後続する積層及び圧着工程において１〜２０％低くなることがあり、内部の密度が増加し得る。
【０１２３】
本発明によるビア２３０は、上記第２導電層２３０ｂを含むことができる。上記第２導電層２３０ｂの凸部は、複数の絶縁層を積層及び圧着する際に、層間応力を分散させるバッファ（ｂｕｆｆｅｒ）の役割を果たすことができる。これにより、絶縁層間の絶縁距離を一定に保つことができる。
【０１２４】
図５ｅ及び図５ｆを参照すると、上記基板と、上記コイルパターン並びに上記第１及び第２導電層２３０ａ、２３０ｂを含む上記絶縁層とを分離し、分離した複数の絶縁層２１１を積層して本体２１０を形成する。
【０１２５】
上記基板は、エッチング方法を用いて除去することができる。
【０１２６】
上記分離した複数の絶縁層２１１は、一括積層し、積層した複数の絶縁層を高温圧着して本体２１０を形成する。
【０１２７】
その後、図示していないが、上記本体の両側面に外部電極を形成する。
【０１２８】
上記外部電極は、外部電極用ペーストで上記本体をディッピング（ｄｉｐｐｉｎｇ）して形成することができる。
【０１２９】
上記外部電極用ペーストは、導電性粉末を含み、上記導電性粉末は、銀（Ａｇ）及び銅（Ｃｕ）のうち少なくとも一つを含む材料、またはこれらの合金を含むことができるが、これに限定されるものではない。
【０１３０】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
【符号の説明】
【０１３１】
１００  インダクタ
１１０  本体
１１１  絶縁層
１１５ａ、１１５ｂ  外部電極
１２０  コイル（コイルパターン）
１３０  ビア
１３０ａ、１３０ｂ  第１及び第２導電層
【図１】
2018182281.tif 000003
【図２】
2018182281.tif 000004
【図３】
2018182281.tif 000005
【図４ａ】
2018182281.tif 000006
【図４ｂ】
2018182281.tif 000007
【図４ｃ】
2018182281.tif 000008
【図４ｄ】
2018182281.tif 000009
【図４ｅ】
2018182281.tif 000010
【図４ｆ】
2018182281.tif 000011
【図５ａ】
2018182281.tif 000012
【図５ｂ】
2018182281.tif 000013
【図５ｃ】
2018182281.tif 000014
【図５ｄ】
2018182281.tif 000015
【図５ｅ】
2018182281.tif 000016
【図５ｆ】
2018182281.tif 000017
【手続補正書】
【提出日】平成30年7月23日(2018.7.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のコイルパターンがビアで接続されて形成されたコイルを内部に配置した本体を含み、
前記ビアは、第１導電層と、前記第１導電層上に形成される第２導電層と、を含み、
前記ビアで接続された部分におけるコイルパターン間の距離は、他の部分における前記コイルパターン間の距離よりも大きく、前記第２導電層は、前記第１導電層よりも硬度が低い金属を含む、インダクタ。
【請求項２】
前記第１導電層は、前記コイルパターン間の距離に対して０．７〜１．０の割合の厚さを有する、請求項１に記載のインダクタ。
【請求項３】
前記第２導電層の厚さは３．０〜７．０μｍである、請求項１または２に記載のインダクタ。
【請求項４】
前記第１導電層と前記第２導電層は互いに異なる組成を有し、前記第１導電層は、銀（Ａｇ）、銅（Ｃｕ）、及びビスマス（Ｂｉ）のうち少なくとも一つを含む、請求項１から３のいずれか一項に記載のインダクタ。
【請求項５】
前記第１導電層と前記第２導電層は互いに異なる組成を有し、前記第２導電層は、スズ（Ｓｎ）、スズ（Ｓｎ）−銀（Ａｇ）、スズ（Ｓｎ）−銅（Ｃｕ）、及びスズ（Ｓｎ）−ビスマス（Ｂｉ）のうち少なくとも一つを含む、請求項１から４のいずれか一項に記載のインダクタ。
【請求項６】
前記本体は絶縁材料からなる、請求項１に記載のインダクタ。
【請求項７】
前記絶縁材料は、感光性樹脂、エポキシ系、アクリル系、ポリイミド系、フェノール系、及びスルホン系のうち少なくとも一つである、請求項６に記載のインダクタ。
【請求項８】
基板上にコイルパターンを形成する段階と、
前記基板上に前記コイルパターンを覆うように絶縁層を形成する段階と、
前記絶縁層に、前記絶縁層の一面から前記コイルパターンまで延長するように貫通孔を形成する段階と、
前記貫通孔の内部にめっきにより第１導電層を形成する段階と、
前記第１導電層の上部にめっきにより第２導電層を形成して、第１及び第２導電層を含むビアを形成する段階と、
前記基板と、前記コイルパターンならびに前記第１及び第２導電層を含む前記絶縁層とを分離する段階と、
前記分離した複数の絶縁層を積層して本体を形成する段階と、を含み、
前記コイルパターンの一部を前記ビアで接続し、且つ前記ビアで接続されたコイルパターン間の距離を他のコイルパターン間の距離よりも大きくする、インダクタの製造方法。
【請求項９】
前記第１導電層は、前記コイルパターン間の距離に対して０．７〜１．０の割合の厚さを有する、請求項８に記載のインダクタの製造方法。
【請求項１０】
前記第２導電層の厚さは３．０〜７．０μｍである、請求項８または９に記載のインダクタの製造方法。
【請求項１１】
前記第２導電層は、前記第１導電層よりも硬度が低い金属を含む、請求項８から１０のいずれか一項に記載のインダクタの製造方法。
【請求項１２】
前記第１導電層と前記第２導電層は互いに異なる組成を有し、前記第１導電層は、銀（Ａｇ）、銅（Ｃｕ）、及びビスマス（Ｂｉ）のうち少なくとも一つを含む、請求項８から１１のいずれか一項に記載のインダクタの製造方法。
【請求項１３】
前記第１導電層と前記第２導電層は互いに異なる組成を有し、前記第２導電層は、スズ（Ｓｎ）、スズ（Ｓｎ）−銀（Ａｇ）、スズ（Ｓｎ）−銅（Ｃｕ）、及びスズ（Ｓｎ）−ビスマス（Ｂｉ）のうち少なくとも一つを含む、請求項８から１２のいずれか一項に記載のインダクタの製造方法。
【請求項１４】
前記絶縁層は、感光性樹脂、エポキシ系、アクリル系、ポリイミド系、フェノール系、及びスルホン系のうち少なくとも一つである、請求項８から１３のいずれか一項に記載のインダクタの製造方法。
【請求項１５】
前記絶縁層が前記感光性樹脂からなる場合、前記貫通孔はフォトレジスト法で形成される、請求項１４に記載のインダクタの製造方法。
【請求項１６】
複数のコイルパターンがビアで接続されて形成されたコイルを内部に配置した本体を含み、
前記ビアは、第１導電層と、前記第１導電層上に形成される第２導電層と、を含み、
前記第２導電層は第１導電層よりも硬度が低い金属を含み、コイルパターンに接触する、インダクタ。
【請求項１７】
前記第１導電層は、前記複数のコイルパターン間の距離に対して０．７〜１．０の割合の厚さを有する、請求項１６に記載のインダクタ。
【請求項１８】
前記ビアで接続された部分におけるコイルパターン間の距離は、他の部分における前記コイルパターン間の距離よりも大きい、請求項１６または１７に記載のインダクタ。
【請求項１９】
前記第２導電層の厚さは３．０〜７．０μｍである、請求項１６から１８のいずれか一項に記載のインダクタ。
【請求項２０】
第１絶縁層の内部に配置された第１コイルパターンが露出するように第１絶縁層を貫通する貫通孔を形成し、前記貫通孔の内部にビアを形成する段階を含み、
前記ビアを形成する段階は、
前記露出している第１コイルパターン上に直接形成し、且つ前記貫通孔の内部に第１導電層を形成する段階と、
前記第１導電層の上部に形成し、且つ前記貫通孔の内部に第２導電層を形成する段階と、を含み、
前記第２導電層は、第１導電層よりも硬度が低い物質で形成し、且つ貫通孔の上面を超えて形成し、
インダクタコイルを形成するために、第２コイルパターンが第２絶縁層と接するように内部に前記第２コイルパターンを有する前記第２絶縁層を前記第１絶縁層上に積層する段階を含む、インダクタの製造方法。
【請求項２１】
前記第１絶縁層上に前記第２コイルパターンを含む前記第２絶縁層を積層する段階は、前記第２導電層を１％〜２０％程度圧着する段階を含む、請求項２０に記載のインダクタの製造方法。
【請求項２２】
前記第１導電層を形成する段階は、前記第１導電層を前記貫通孔の深さの７０〜１００％の厚さで形成する、請求項２０または２１に記載のインダクタの製造方法。
【請求項２３】
前記第２導電層を形成する段階は、前記第２導電層の厚さが３．０〜７．０μｍとなるように形成する段階を含む、請求項２２に記載のインダクタの製造方法。
【請求項２４】
前記第１導電層を形成する段階は、前記第１導電層を、銀（Ａｇ）、銅（Ｃｕ）、及びビスマス（Ｂｉ）のうち少なくとも一つを用いて電解めっき法により形成し、
前記第２導電層を形成する段階は、前記第２導電層を、スズ（Ｓｎ）、スズ（Ｓｎ）−銀（Ａｇ）、スズ（Ｓｎ）−銅（Ｃｕ）、及びスズ（Ｓｎ）−ビスマス（Ｂｉ）のうち少なくとも一つを用いて電解めっき法により形成する、請求項２０から２３のいずれか一項に記載のインダクタの製造方法。
【請求項２５】
前記第２導電層を形成する段階は、前記第２導電層を、前記貫通孔の上面を越えて形成し、前記第２導電層の上面がラウンド形状の扇形を有するように形成する段階を含む、請求項２０から２４のいずれか一項に記載のインダクタの製造方法。