(57)【要約】【課題】電力変換回路において、簡単な制御ブロック構成で中性点電位の脈動を低減する。【解決手段】第１零相変調指令値演算部１において、第２インバータＩＮＶ２の三相の第１電圧指令値Ｖｕ＊’，Ｖｖ＊’，Ｖｗ＊’のうち、最大値と最小値の平均値を第１零相変調指令値として出力する。第２零相変調指令値演算部３において、第１インバータＩＮＶの三相の電圧指令値Ｖｒ＊，Ｖｓ＊，Ｖｔ＊のうち、最大値と最小値の平均値を第２零相変調指令値として出力する。第１インバータＩＮＶ１は、第１インバータＩＮＶ１の三相の電圧指令値Ｖｒ＊，Ｖｓ＊，Ｖｔ＊に基づいて駆動させる。第２インバータＩＮＶ２は、第２インバータＩＮＶ２の三相の第１電圧指令値Ｖｕ＊’，Ｖｖ＊’，Ｖｗ＊’から、第１零相変調指令値を減算し、第２零相変調指令値を加算した補正電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に基づいて、駆動させる。【選択図】図３
2018182931.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された２つの第１，第２直流コンデンサと、
前記２つの第１，第２直流コンデンサと系統との間に接続された第１インバータと、
前記２つの第１，第２直流コンデンサと負荷との間に接続された第２インバータと、
を有する三相の電力変換回路の制御装置であって、
前記第２インバータの三相の第１電圧指令値のうち、最大値と最小値の平均値を第１零相変調指令値として出力する第１零相変調指令値演算部と、
前記第１インバータの三相の電圧指令値のうち、最大値と最小値の平均値を第２零相変調指令値として出力する第２零相変調指令値演算部と、を備え、
前記第１インバータは、前記第１インバータの三相の電圧指令値に基づいて駆動させ、
前記第２インバータは、前記第２インバータの三相の第１電圧指令値から、前記第１零相変調指令値を減算し、前記第２零相変調指令値を加算した補正電圧指令値に基づいて、駆動させることを特徴とする電力変換回路の制御装置。
【請求項２】
前記第１インバータの三相の電圧指令値の二乗和の平方根に１／４を乗算した値を除数とし、前記第２インバータの第１電圧指令値の二乗和の平方根に√３／２を乗算した値を１から減算した値を被徐数として、除算を行い、この除算結果が１よりも小さい場合は、前記第２零相変調指令値に前記除算結果を乗算して、第１電圧指令値に加算する前記第２零相変調指令値を制限することを特徴とする請求項１記載の電力変換回路の制御装置。
【請求項３】
前記第１インバータのｄ軸電圧指令値に１／４を乗算した値を除数とし、前記第２インバータのｑ軸電圧指令値に√３／２を乗算した値を１から減算した値を被除数として、除算を行い、この除算結果が１よりも小さい場合は、前記第２零相変調指令値に前記除算結果を乗算して、前記第１電圧指令値に加算する前記第２零相変調指令値を制限することを特徴とする請求項１記載の電力変換回路の制御装置。
【請求項４】
前記第２零相変調指令値に所定の係数を乗算することを特徴とする請求項１記載の電力変換回路の制御装置。
【請求項５】
前記第１インバータは、
前記第１直流コンデンサの正極端と前記第２直流コンデンサの負極端との間に直列接続された各相の第１，第２スイッチング素子と、
前記第１，第２スイッチング素子の共通接続点と前記第１，第２直流コンデンサの共通接続点との間に逆直列に接続された各相の第３，第４スイッチング素子と、
を備え、前記第１，第２スイッチング素子の共通接続点はフィルタを介して前記系統に接続され、
前記第２インバータは、
前記第１直流コンデンサの正極端と前記第２直流コンデンサの負極端との間に接続された各相の第５，第６スイッチング素子と、
前記第５，第６スイッチング素子の共通接続点と前記第１，第２直流コンデンサの共通接続点との間に逆直列接続された各相の第７，第８スイッチング素子と、
を備え、
前記第５，第６スイッチング素子の共通接続点が負荷に接続されていることを特徴とする請求項１〜４のうち何れかに記載の電力変換回路の制御装置。
【請求項６】
前記第１直流コンデンサの正極端と前記第２直流コンデンサの負極端との間に順次直列接続された各相共通の第１〜第８スイッチング素子と、
前記第１，第２スイッチング素子の共通接続点と前記第３，第４スイッチング素子の共通接続点と間に接続された各相共通の第１フライングキャパシタと、
前記第５，第６スイッチング素子の共通接続点と前記第７，第８スイッチング素子の共通接続点との間に接続された各相共通の第２フライングキャパシタと、を備え、前記第４，第５スイッチング素子の共通接続点は前記第１，第２直流コンデンサの共通接続点に接続され、
前記第１インバータは、
前記第１直流コンデンサの正極端と前記第２，第３スイッチング素子の共通接続点との間に順次直列接続された各相の第９，第１０スイッチング素子と、
前記第６，第７スイッチング素子の共通接続点と前記第２直流コンデンサの負極端との間に順次直列接続された各相の第１１，第１２スイッチング素子と、
前記第９，第１０スイッチング素子の共通接続点と前記第１１，第１２スイッチング素子の共通接続点との間に順次直列接続された各相の第１３〜第１６スイッチング素子と、
前記第１３，第１４スイッチング素子の共通接続点と前記第１５，第１６スイッチング素子の共通接続点との間に直列接続された各相の第１，第２ダイオードと、
を備え、前記第１，第２ダイオードの共通接続点が前記第１，第２直流コンデンサの共通接続点に接続され、第１４，第１５スイッチング素子の共通接続点がフィルタを介して前記系統に接続され、
前記第２インバータは、
前記第１直流コンデンサの正極端と前記第２，第３スイッチング素子の共通接続点との間に順次直列接続された各相の第１７，第１８スイッチング素子と、
前記第６，第７スイッチング素子の共通接続点と前記第２直流コンデンサの負極端との間に順次直列接続された各相の第１９，第２０スイッチング素子と、
前記第１７，第１８スイッチング素子の共通接続点と前記第１９，第２０スイッチング素子の共通接続点との間に順次直列接続された各相の第２１〜第２４スイッチング素子と、
前記第２１，第２２スイッチング素子の共通接続点と前記第２３，第２４スイッチング素子の共通接続点との間に順次直列接続された第３，第４ダイオードと、
を備え、前記第３，第４ダイオードの共通接続点は前記第１，第２直流コンデンサの共通接続点に接続され、前記第２２，第２３スイッチング素子の共通接続点は前記負荷に接続されたことを特徴とする請求項１〜４のうち何れかに記載の電力変換回路の制御装置。
【請求項７】
前記フィルタまたは前記系統は中性線により前記第１，第２直流コンデンサの共通接続点に接続されたことを特徴とする請求項５または６記載の電力変換回路の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、中性点電位を有する３レベル以上のマルチレベルインバータをＢＴＢ（ｂａｃｋ  ｔｏ  ｂａｃｋ）構成で２台接続した電力変換回路の制御装置に係り、特に、中性点電位の脈動を抑制する技術に関する。
【背景技術】
【０００２】
電力変換回路の構成例として、図１０（ａ）に示すような３レベルの相電圧を出力する３レベルインバータが従来から知られている。各相電圧は、インバータ内のスイッチング素子Ｔ１〜Ｔ４のＯＮ／ＯＦＦ動作によって生成される。３レベルインバータの種類としては、図１０（ａ）のＮＰＣ型の他、図１０（ｂ）のＴ型がある。また、図１０（ａ）、図１０（ｂ）のＣ１、Ｃ２は、直流電圧Ｖｄｃ１、Ｖｄｃ２を平滑にする第１，第２直流コンデンサである。
【０００３】
このようなインバータでは、第１，第２直流コンデンサＣ１，Ｃ２の接続点である中性点ＮＰの電位の変動を抑え、直流電圧Ｖｄｃ１＝Ｖｄｃ２を維持することが重要である。中性点ＮＰの電位（以下、中性点電位と記す）はインバータから交流電力を出力する場合において交流出力電圧の３倍の周波数で脈動することが知られており、特に無効電力出力時に脈動が大きくなる。
【０００４】
特許文献１には、出力電圧の零相に３次高調波を重畳してこの脈動を抑制する技術が記載されている。脈動の振幅は特許文献１の数式１１で表されている。無効電力出力時（φ＝９０ｄｅｇ）で最大となるが、有効電力出力時（φ＝０ｄｅｇまたは１８０ｄｅｇ）でも無効電力出力時の２／３の脈動が発生することが示されている。
【０００５】
特許文献１の図７には、脈動の抑制に必要な出力電圧に重畳すべき零相３次高調波について記載されている。無効電力出力時（φ＝９０ｄｅｇ）の３次高調波の位相はβ＝３０ｄｅｇまたは−３０ｄｅｇ，有効電力出力時（φ＝０ｄｅｇまたは１８０ｄｅｇ）の３次高調波の位相はβ＝０ｄｅｇとなる。
【０００６】
また、特許文献１の図７に示すように、電圧指令値の基本波振幅（波高値γ）に対する重畳すべき３次高調波の割合（重畳率ｋ）は、無効電力出力時（φ＝９０ｄｅｇ）において非常に大きな値となり実現不可能であるが、有効電力出力時（φ＝０ｄｅｇまたは１８０ｄｅｇ）ではｋ≒０．２５程度となる。
【０００７】
出力電圧に３次の零相電圧を重畳する技術としては、零相変調がある。これは、特許文献２にあるように出力電圧指令値の振幅を下げ、直流電圧を増加せずに出力電圧の基本波成分を大きくする技術である。
【０００８】
図１１は、特許文献２の請求項１における「各相の電圧指令値の中の最大値と最小値の絶対値が常に等しくなる」を実現する演算ブロックである。図１１に示すように、三相の電圧指令値Ｖｕ＊’，Ｖｖ＊’Ｖｗ＊’から最大値と最小値を抽出し、最大値と最小値の平均値を算出する。三相の電圧指令値Ｖｕ＊’，Ｖｖ＊’，Ｖｗ＊’からこの平均値を減算することで特許文献２の技術を実現することができる。
【０００９】
このとき、三相の電圧指令値Ｖｕ＊’，Ｖｖ＊’，Ｖｗ＊’に重畳する波形の３次高調波成分の位相はβ＝０ｄｅｇである。すなわち、インバータから出力する電力の力率がある程度高ければ、特許文献２の零相変調を行うだけで中性点電位の脈動をある程度小さくすることができる。
【００１０】
図１２に、出力電流１４．１Ａ、出力電圧指令値の振幅０．８、Ｃ１＝Ｃ２＝５００ｕＦと仮定したときの中性点電位脈動の数値計算結果を示す。三相の電圧指令値をＶｕ＊，Ｖｖ＊，Ｖｗ＊、出力電流をＩｉｎｖＵ，ＩｉｎｖＶ，ＩｉｎｖＷと置くと、中性点から流出する電流ｉＮＰは、以下の（１）式で表すことができる。
【００１１】
【数１】
2018182931.tif 000003
【００１２】
これを積分し、Ｃ１＋Ｃ２で除算すると中性点電位を求めることができる。
【００１３】
図１２（ａ）は力率１で零相変調を行わない場合、（ｂ）は力率１で零相変調を行った場合の電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊、出力電流ＩｉｎｖＵ，ＩｉｎｖＶ，ＩｉｎｖＷ、および数値計算により求めた中性点電位脈動を示している。図１２（ａ），（ｂ）を比較すると、零相変調を行うだけで中性点電位脈動を１／４に低減可能であることがわかる。
【００１４】
図１２（ｃ），（ｄ）は力率を０．９に変更して零相変調の有無を切り替えた場合であるが、このときも零相変調を行うだけで中性点電位脈動が約１／２になる。
【００１５】
図１１に示す演算ブロックを用いて零相変調を行うと、電圧指令値の基本波振幅に対する３次高調波の割合はｋ≒０．２０６７となり、有効電力出力時における特許文献１のｋに近い値となる。以下、ｋ≒０．２０６７となる理由を説明する。
【００１６】
零相変調後の電圧指令値Ｖｕ＊をフーリエ級数展開すると、電圧指令値Ｖｕ＊に含まれる高調波ａｎ、ｂｎは以下の（２）式、（４）式となる。
【００１７】
【数２】
2018182931.tif 000004
【００１８】
ａｎは、以下の（３）式に示すように、ｎ＝１または３の奇数倍の時のみある値をとり、ｎがそれ以外の時は零になる。
【００１９】
【数３】
2018182931.tif 000005
【００２０】
ｂｎについては、以下の（４）式に示すように、必ず零となる。
【００２１】
【数４】
2018182931.tif 000006
【００２２】
３次高調波の基本波に対する振幅の割合は、以下の（５）式となる。
【００２３】
【数５】
2018182931.tif 000007
【００２４】
特許文献１，２の技術は出力電圧指令値に３次高調波を重畳するため、出力相電圧にひずみが生じる。しかし、重畳する３次高調波は零相である（Ｕ相・Ｖ相・Ｗ相に同相の高調波を重畳する）ため、線間電圧にひずみは生じない。インバータと系統との接続が一般的な三相三線式の回路においては、出力電流は線間電圧にのみ依存し相電圧の影響を受けないため、電圧・電流ひずみが生じることなく特許文献１，２の技術を適用することができる。
【先行技術文献】
【特許文献】
【００２５】
【特許文献１】特開平５−２２７７９６号公報
【特許文献２】特開平３−１０７３７３号公報
【特許文献３】特開２００４−１１２８６７号公報
【特許文献４】特開２００７−３００７６８号公報
【特許文献５】特開２０１５−４７０５６号公報
【発明の概要】
【発明が解決しようとする課題】
【００２６】
図１，図２は、インバータ２台を直流側で接続したＢＴＢ（ｂａｃｋ  ｔｏ  ｂａｃｋ）構成の電力変換回路であり、左側の第１インバータＩＮＶ１は系統連系、右側の第２インバータＩＮＶ２はモータ駆動を行う。図１は第１インバータＩＮＶ１が三相四線式の系統２３ａ，２３ｂ，２３ｃに接続されている。
【００２７】
このような電力変換回路に特許文献１，２の技術を適用すると、重畳した零相の３次高調波電圧が中性線２４を介してフィルタ２５（系統２３ａ，２３ｂ，２３ｃと第１インバータＩＮＶ１間のリアクトルとコンデンサから成る回路）に印加されるため、第１インバータＩＮＶ１には中性線２４を介して大きな零相の３次高調波電流が流れ、電力変換回路が過電流で停止し、場合によってはスイッチング素子に過電流による異常が生じる恐れがある。このように零相電流が流れる経路のあるインバータには特許文献１，２の技術を適用することができない。
【００２８】
また、特許文献３には系統や負荷に流出するノイズを抑制するため、インバータのフィルタ回路の中性点をインバータの中性点に接続する例が記載されている。この構成を図２に示す。この場合も第１インバータＩＮＶ１に零相電圧を重畳すると、零相電流がフィルタ２５と中性線２４を流れる。
【００２９】
零相の３次高調波電流が流れると、スイッチング素子の異常の他に、フィルタ２５に異常が生じる恐れがある。特許文献４のように中性線２４にＬＣ並列共振回路を挿入し、零相電流を抑制する方法もあるが、その場合は追加の部品が必要である。
【００３０】
いずれの場合でも、図１，図２の三相四線式の第１インバータＩＮＶ１には特許文献１，２の技術を適用することはできない。右側の第２インバータＩＮＶ２であれば零相電流の流れる経路が存在しないため、特許文献１，２の技術を適用でき、第２インバータＩＮＶ２が発生させる中性点電位の脈動は抑制することができる。しかし、第１インバータＩＮＶ１が発生する中性点電位の脈動は抑制できない。
【００３１】
中性点電位の脈動は第１，第２直流コンデンサＣ１，Ｃ２の責務増加やインバータ出力電圧・電流のひずみ増加の原因となる。対策として大容量の第１，第２直流コンデンサＣ１，Ｃ２が必要となり、電力変換回路の体積やコストの増加につながる。
【００３２】
以上示したようなことから、電力変換回路において、簡単な制御ブロック構成で中性点電位の脈動を低減することが課題となる。
【課題を解決するための手段】
【００３３】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直列接続された２つの第１，第２直流コンデンサと、前記２つの第１，第２直流コンデンサと系統との間に接続された第１インバータと、前記２つの第１，第２直流コンデンサと負荷との間に接続された第２インバータと、を有する三相の電力変換回路の制御装置であって、前記第２インバータの三相の第１電圧指令値のうち、最大値と最小値の平均値を第１零相変調指令値として出力する第１零相変調指令値演算部と、前記第１インバータの三相の電圧指令値のうち、最大値と最小値の平均値を第２零相変調指令値として出力する第２零相変調指令値演算部と、を備え、前記第１インバータは、前記第１インバータの三相の電圧指令値に基づいて駆動させ、前記第２インバータは、前記第２インバータの三相の第１電圧指令値から、前記第１零相変調指令値を減算し、前記第２零相変調指令値を加算した補正電圧指令値に基づいて、駆動させることを特徴とする。
【００３４】
また、その一態様として、前記第１インバータの三相の電圧指令値の二乗和の平方根に１／４を乗算した値を除数とし、前記第２インバータの第１電圧指令値の二乗和の平方根に√３／２を乗算した値を１から減算した値を被徐数として、除算を行い、この除算結果が１よりも小さい場合は、前記第２零相変調指令値に前記除算結果を乗算して、第１電圧指令値に加算する前記第２零相変調指令値を制限することを特徴とする。
【００３５】
また、他の態様として、前記第１インバータのｄ軸電圧指令値に１／４を乗算した値を除数とし、前記第２インバータのｑ軸電圧指令値に√３／２を乗算した値を１から減算した値を被除数として、除算を行い、この除算結果が１よりも小さい場合は、前記第２零相変調指令値に前記除算結果を乗算して、前記第１電圧指令値に加算する前記第２零相変調指令値を制限することを特徴とする。
【００３６】
また、他の態様として、前記第２零相変調指令値に所定の係数を乗算することを特徴とする。
【００３７】
また、その一態様として、前記第１インバータは、前記第１直流コンデンサの正極端と前記第２直流コンデンサの負極端との間に直列接続された各相の第１，第２スイッチング素子と、前記第１，第２スイッチング素子の共通接続点と前記第１，第２直流コンデンサの共通接続点との間に逆直列に接続された各相の第３，第４スイッチング素子と、を備え、前記第１，第２スイッチング素子の共通接続点はフィルタを介して前記系統に接続され、前記第２インバータは、前記第１直流コンデンサの正極端と前記第２直流コンデンサの負極端との間に接続された各相の第５，第６スイッチング素子と、前記第５，第６スイッチング素子の共通接続点と前記第１，第２直流コンデンサの共通接続点との間に逆直列接続された各相の第７，第８スイッチング素子と、を備え、前記第５，第６スイッチング素子の共通接続点が負荷に接続されていることを特徴とする。
【００３８】
また、他の態様として、前記第１直流コンデンサの正極端と前記第２直流コンデンサの負極端との間に順次直列接続された各相共通の第１〜第８スイッチング素子と、前記第１，第２スイッチング素子の共通接続点と前記第３，第４スイッチング素子の共通接続点と間に接続された各相共通の第１フライングキャパシタと、前記第５，第６スイッチング素子の共通接続点と前記第７，第８スイッチング素子の共通接続点との間に接続された各相共通の第２フライングキャパシタと、を備え、前記第４，第５スイッチング素子の共通接続点は前記第１，第２直流コンデンサの共通接続点に接続され、前記第１インバータは、前記第１直流コンデンサの正極端と前記第２，第３スイッチング素子の共通接続点との間に順次直列接続された各相の第９，第１０スイッチング素子と、前記第６，第７スイッチング素子の共通接続点と前記第２直流コンデンサの負極端との間に順次直列接続された各相の第１１，第１２スイッチング素子と、前記第９，第１０スイッチング素子の共通接続点と前記第１１，第１２スイッチング素子の共通接続点との間に順次直列接続された各相の第１３〜第１６スイッチング素子と、前記第１３，第１４スイッチング素子の共通接続点と前記第１５，第１６スイッチング素子の共通接続点との間に直列接続された各相の第１，第２ダイオードと、を備え、前記第１，第２ダイオードの共通接続点が前記第１，第２直流コンデンサの共通接続点に接続され、第１４，第１５スイッチング素子の共通接続点がフィルタを介して前記系統に接続され、前記第２インバータは、前記第１直流コンデンサの正極端と前記第２，第３スイッチング素子の共通接続点との間に順次直列接続された各相の第１７，第１８スイッチング素子と、前記第６，第７スイッチング素子の共通接続点と前記第２直流コンデンサの負極端との間に順次直列接続された各相の第１９，第２０スイッチング素子と、前記第１７，第１８スイッチング素子の共通接続点と前記第１９，第２０スイッチング素子の共通接続点との間に順次直列接続された各相の第２１〜第２４スイッチング素子と、前記第２１，第２２スイッチング素子の共通接続点と前記第２３，第２４スイッチング素子の共通接続点との間に順次直列接続された第３，第４ダイオードと、を備え、前記第３，第４ダイオードの共通接続点は前記第１，第２直流コンデンサの共通接続点に接続され、前記第２２，第２３スイッチング素子の共通接続点は前記負荷に接続されたことを特徴とする。
【００３９】
また、その一態様として、前記フィルタまたは前記系統は中性線により前記第１，第２直流コンデンサの共通接続点に接続されたことを特徴とする。
【発明の効果】
【００４０】
本発明によれば、電力変換回路の制御装置において、簡単な制御ブロック構成で中性点電位の脈動を低減することが可能となる。
【図面の簡単な説明】
【００４１】
【図１】三相四線式の系統に接続した３レベルの電力変換回路の構成を示す図。
【図２】フィルタ中性点と電力変換回路の中性点とを接続した３レベルの電力変換回路の構成を示す図。
【図３】実施形態１における電力変換回路の制御装置を示すブロック図。
【図４】実施形態２における電力変換回路の制御装置を示すブロック図。
【図５】特許文献２の零相変調の波形を示す図。
【図６】実施形態３における電力変換回路の制御装置を示すブロック図。
【図７】実施形態４における５レベルの電力変換回路の構成を示す図。
【図８】特許文献１を適用した場合のシミュレーション結果を示すタイムチャート。
【図９】実施形態４を適用した場合のシミュレーション結果を示すタイムチャート。
【図１０】３レベルインバータの１相あたりの主回路構成を示す図。
【図１１】零相変調指令値演算部を示すブロック図。
【図１２】零相変調による中性点電位脈動の低減を示すタイムチャート。
【発明を実施するための形態】
【００４２】
以下、本願発明における電力変換回路の制御装置の実施形態１〜４について、図１〜図９に基づいて詳述する。
【００４３】
［実施形態１］
本実施形態１における電力変換回路の制御装置は、図１，図２に示す３レベルの第１，第２インバータＩＮＶ１，ＩＮＶ２を制御するものである。
【００４４】
以下、図１に示す３レベルインバータについて説明する。２つの第１，第２直流コンデンサＣ１，Ｃ２が直列接続されている。第１，第２直流コンデンサＣ１，Ｃ２の共通接続点を中性点ＮＰとする。
【００４５】
第１直流コンデンサＣ１の正極端と第２直流コンデンサＣ２の負極端との間には、各相の第１，第２スイッチング素子Ｔｒ１，Ｔｒ２およびＴｓ１，Ｔｓ２およびＴｔ１，Ｔｔ２がそれぞれ直列接続されている。
【００４６】
また、第１，第２スイッチング素子Ｔｒ１，Ｔｒ２の共通接続点、第１，第２スイッチング素子Ｔｓ１，Ｔｓ２の共通接続点、第１，第２スイッチング素子Ｔｔ１，Ｔｔ２の共通接続点と中性点ＮＰとの間には、第３，第４スイッチング素子Ｔｒ３，Ｔｒ４およびＴｓ３，Ｔｓ４およびＴｔ３，Ｔｔ４が逆直列に接続されている。
【００４７】
この第１〜第４スイッチング素子Ｔｒ１〜Ｔｒ４，Ｔｓ１〜Ｔｓ４，Ｔｔ１〜Ｔｔ４により主に第１インバータＩＮＶ１が構成されている。
【００４８】
第１，第２スイッチング素子Ｔｒ１，Ｔｒ２の共通接続点、第１，第２スイッチング素子Ｔｓ１，Ｔｓ２の共通接続点、第１，第２スイッチング素子Ｔｔ１，Ｔｔ２の共通接続点には、フィルタ２５を介して、系統２３ａ，２３ｂ，２３ｃがそれぞれ接続されている。系統２３ａ，２３ｂ，２３ｃは中性線２４により、中性点ＮＰに接続されている。
【００４９】
また、第１直流コンデンサＣ１の正極端と第２直流コンデンサＣ２の負極端との間には、第５，第６スイッチング素子Ｔｕ５，Ｔｕ６およびＴｖ５，Ｔｖ６およびＴｗ５，Ｔｗ６がそれぞれ直列接続されている。
【００５０】
また、第５，第６スイッチング素子Ｔｕ５，Ｔｕ６の共通接続点、第５，第６スイッチング素子Ｔｖ５，Ｔｖ６の共通接続点、第５，第６スイッチング素子Ｔｗ５，Ｔｗ６の共通接続点と中性点ＮＰとの間には、第７，第８スイッチング素子Ｔｕ７，Ｔｕ８およびＴｖ７，Ｔｖ８およびＴｗ７，Ｔｗ８が逆直列に接続されている。
【００５１】
この第５〜第８スイッチング素子Ｔｕ５〜Ｔｕ８，Ｔｖ５〜Ｔｖ８，Ｔｗ５〜Ｔｗ８により主に第２インバータＩＮＶ２が構成されている。
【００５２】
第５，第６スイッチング素子Ｔｕ５，Ｔｕ６の共通接続点、第５，第６スイッチング素子Ｔｖ５，Ｔｖ６の共通接続点、第５，第６スイッチング素子Ｔｗ５，Ｔｗ６の共通接続点には、モータＭが接続されている。
【００５３】
次に、図２に示す３レベルのインバータについて説明する。図１と同様の箇所については説明を省略する。図２に示す３レベルのインバータは、フィルタ２５のフィルタコンデンサが中性線２４により中性点ＮＰに接続されている。
【００５４】
図３に本実施形態１における制御装置のブロック図を示す。Ｖｕ＊’は、図１，図２において、ｕ端子〜中性点ＮＰ間の相電圧の第１電圧指令値である。Ｖｖ＊’，Ｖｗ＊’も同様である。第１電圧指令値Ｖｕ＊’，Ｖｖ＊’，Ｖｗ＊’は、図１の第２インバータＩＮＶ２のように、零相電流が流れる可能性のない負荷（図１ではモータＭ）に接続される第２インバータＩＮＶ２の出力電圧指令値である。第１電圧指令値Ｖｕ＊’，Ｖｖ＊’，Ｖｗ＊’は、フィードフォワードで与えられる他、出力電圧や出力電流のフィードバック制御で与えられる場合もある。
【００５５】
第１零相変調指令値演算部１は、第１電圧指令値Ｖｕ＊’，Ｖｖ＊’，Ｖｗ＊’を入力し、零相変調を行うための第１零相電圧指令値を出力する。この第１零相変調指令値演算部１は、図１１のものと同一である。
【００５６】
第１零相変調指令値演算部１は、最大値選択部ｍａｘにおいて、第１電圧指令値Ｖｕ＊’，Ｖｖ＊’，Ｖｗ＊’のうち、最大値を選択し、出力する。最小値選択部ｍｉｎは、第１電圧指令値Ｖｕ＊’，Ｖｖ＊’，Ｖｗ＊’のうち、最小値を選択し、出力する。加算器７は、最大値選択部ｍａｘと最小値選択部ｍｉｎの出力を足し合わせる。乗算器８は、加算器７の出力に０．５をかけ、第１電圧指令値Ｖｕ＊’，Ｖｖ＊’，Ｖｗ＊’のうち最大値と最小値の平均値を第１零相変調指令値として出力する。
【００５７】
減算器２ａ，２ｂ，２ｃは、第１電圧指令値Ｖｕ＊’，Ｖｖ＊’，Ｖｗ＊’から第１零相変調指令値を減算する。減算器２ａ，２ｂ，２ｃの出力を第２電圧指令値Ｖｕ＊”，Ｖｖ＊”，Ｖｗ＊”とする。
【００５８】
Ｖｒ＊は、図１，図２において、ｒ端子〜中性点ＮＰ間の相電圧の電圧指令値である。Ｖｓ＊，Ｖｔ＊も同様である。電圧指令値Ｖｒ＊，Ｖｓ＊，Ｖｔ＊は、図１，図２の第１インバータＩＮＶ１のように、零相電流が流れる可能性のある系統２３（２３ａ，２３ｂ，２３ｃ）に接続される第１インバータＩＮＶ１の電圧指令値である。電圧指令値Ｖｒ＊，Ｖｓ＊，Ｖｔ＊は、フィードフォワードで与えられる他、第１インバータＩＮＶ１の交流入力電圧や交流入力電流のフィードバック制御で与えられる場合もある。
【００５９】
第２零相変調指令値演算部３は、電圧指令値Ｖｒ＊，Ｖｓ＊，Ｖｔ＊を入力し、零相変調を行うための第２零相電圧指令値を出力する。
【００６０】
第２零相変調指令値演算部３は、最大値選択部ｍａｘにおいて、電圧指令値Ｖｒ＊，Ｖｓ＊，Ｖｔ＊のうち、最大値を選択し、出力する。最小値選択部ｍｉｎは、電圧指令値Ｖｒ＊，Ｖｓ＊，Ｖｔ＊のうち、最小値を選択し、出力する。加算器５は、最大値選択部ｍａｘと最小値選択部ｍｉｎの出力を足し合わせる。乗算器６は、加算器５の出力に０．５をかけ、電圧指令値Ｖｒ＊，Ｖｓ＊，Ｖｔ＊のうち最大値と最小値の平均値を第２零相変調指令値として出力する。
【００６１】
電圧指令値Ｖｒ＊，Ｖｓ＊，Ｖｔ＊は、そのまま図示していない後段の第１インバータ用のＰＷＭ変調器に入力し、キャリア信号との比較に基づいて第１インバータＩＮＶ１の各スイッチング素子のゲート指令（オンオフ指令）を生成し、第１インバータＩＮＶ１に入力する。
【００６２】
加算器４ａ，４ｂ，４ｃは、第２インバータＩＮＶ２の第２電圧指令値Ｖｕ＊”，Ｖｖ＊”，Ｖｗ＊”に第２零相変調指令値を加算する。加算器４ａ，４ｂ，４ｃの出力である補正電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊は、図示していない後段の第２インバータ用のＰＷＭ変調器に入力し、キャリア信号との比較に基づいて第２インバータＩＮＶ２の各スイッチング素子のゲート指令（オンオフ指令）を生成し、第２インバータＩＮＶ２に入力する。
【００６３】
零相電流が流れる可能性のある第１インバータＩＮＶ１には、零相電圧を重畳することができない。そこで、零相電圧を重畳できる第２インバータＩＮＶ２の第２電圧指令値に第１インバータＩＮＶ１の第２零相変調指令値を重畳させることで、第１インバータＩＮＶ１が発生する中性点電位の脈動を第２インバータＩＮＶ２で抑制することができる。本実施形態１は、これを実現した構成である。
【００６４】
第２電圧指令値Ｖｕ＊”，Ｖｖ＊”，Ｖｗ＊”に第２零相変調指令値演算部３の出力結果を重畳する際、減算ではなく加算する理由を説明する。インバータのＢＴＢ構成で直流電圧側にバッテリーなどの蓄電要素がない場合、第１インバータＩＮＶ１から入力した有効電力と第２インバータＩＮＶ２が出力する有効電力はほぼ等しくなる。
【００６５】
このとき、第２インバータＩＮＶ２を基準にすると第１インバータＩＮＶ１の有効電力の向きが逆となる。零相電圧を用いて中性点電位を調整する場合、出力する有効電力の向きに応じて零相電圧の符号を変える必要がある。そのため、減算器ではなく加算器４ａ，４ｂ，４ｃを用いて第１インバータＩＮＶ１の第２零相変調指令値を第２インバータＩＮＶ２の第２電圧指令値Ｖｕ＊”，Ｖｖ＊”，Ｖｗ＊”に重畳する。
【００６６】
本実施形態１では、第１インバータＩＮＶ１，第２インバータＩＮＶ２ともに力率がほぼ１で動作することを想定している。図１，図２では第１インバータＩＮ１を系統連系インバータと仮定しているが、通常の系統連系インバータは無効電流を抑え損失を低く抑えるため力率１で運転するので、この想定は成立する。
【００６７】
無効電力補償機能を搭載する場合でも、無効電力出力が定格の４３％程度（すなわち、定格電流出力時に力率０．９の条件）であれば、図１２に示すように実施形態１により中性点電位脈動を半分に低減することができる。第２インバータＩＮＶ２は零相電圧を重畳できるため、低力率で運転する場合は特許文献１の技術と併用することができる。
【００６８】
本実施形態１によれば、２台の３レベルインバータのＢＴＢ構成において、三相四線式の系統２３（２３ａ，２３ｂ，２３ｃ）に接続している場合でも、中性点電位の脈動を低減することができる。
【００６９】
２台のインバータの力率が１に近い場合、本実施形態１の技術だけで中性点電位の脈動を十分小さくすることができる。その結果、直流側に接続する第１，第２直流コンデンサＣ１，Ｃ２の容量を抑え、装置の小型化、低コスト化を図ることが可能となる。
【００７０】
また零相電流が発生しないため、フィルタやスイッチング素子の責務が小さくなり損失が増加しない。さらに、フィードバックループや位相進み補償器、中性点電流の検出や推定、３次の正弦波発生器を使用しないため、非常に簡単な制御ブロック構成で実現でき、制御回路を搭載する基板のコストを低減することができる。
【００７１】
さらに、本実施形態１は、特許文献１，２のような出力電圧指令値に３次高調波を重畳する方式ではないため、第１インバータＩＮＶ１に中性線２４を介して大きな零相の３次高調波が流れて電力変換装置が過電流停止または破損する問題は発生しない。
【００７２】
［実施形態２］
図４は、本実施形態２の電力変換回路の制御装置を示すブロック図である。実施形態１と同様の箇所については同様の符号を付してその説明は省略する。
【００７３】
乗算器９ａ，９ｂ，９ｃは、第１インバータＩＮＶ１の電圧指令値Ｖｒ＊，Ｖｓ＊，Ｖｔ＊を二乗する。加算器１０は、乗算器９ａ，９ｂ，９ｃの和を演算する。平方根演算器１１は、加算器１０の出力の平方根を演算し、第１インバータＩＮＶ１の電圧指令値の振幅Ｖ１＊を求める。乗算器１２は、第１インバータＩＮＶ１の電圧指令値の振幅Ｖ１＊と１／４との積を求める。
【００７４】
乗算器１３ａ，１３ｂ，１３ｃは、第２インバータＩＮＶ２の第１電圧指令値Ｖｕ＊’，Ｖｖ＊’，Ｖｗ＊’を二乗する。加算器１４は、乗算器１３ａ，１３ｂ，１３ｃの出力の和を演算する。平方根演算器１５は、加算器１４の出力の平方根を演算し、第２インバータＩＮＶ２の第１電圧指令値の振幅Ｖ２＊を求める。乗算器１６は、第２インバータＩＮＶ２の第１電圧指令値の振幅Ｖ２＊と√３／２（≒０．８６６）との積を求める。減算器１７は、１から乗算器１６の出力を減算する。
【００７５】
除算器１８は、１−０．８６６×Ｖ２＊を被除数、Ｖ１＊／４を除数として除算を行う。リミッタ１９は、除算器１８の出力を０から１の範囲に制限する。乗算器２０は、リミッタ１９の出力と、第２零相変調指令値との積を演算し、第２電圧指令値Ｖｕ＊”，Ｖｖ＊”，Ｖｗ＊”に加算する。
【００７６】
実施形態１では、第１インバータＩＮＶ１の交流入力電圧が増加すると第２インバータＩＮＶ２に重畳する第２零相変調指令値の振幅も増加する。ここで第２インバータＩＮＶ２の出力電圧も増加すると、補正電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊の振幅が１を超え過変調となり、出力電圧がひずんでしまう恐れがある。
【００７７】
本実施形態２では出力電圧振幅が増加した時に重畳する第２零相変調指令値の振幅を制限し、過変調を回避する方式である。
【００７８】
まず、第１インバータＩＮＶ１の電圧指令値と第２インバータＩＮＶ２の第１電圧指令値の各相の二乗和の平方根から電圧指令値の振幅Ｖ１＊，Ｖ２＊を求める。このとき、第１インバータＩＮＶ１側の第２零相変調指令値の振幅はＶ１＊／４となる。以下、その理由を説明する。
【００７９】
図１１における第２インバータＩＮＶ２の第１電圧指令値Ｖｕ＊’，Ｖｖ＊’，Ｖｗ＊’を以下の（６）式で表す。
【００８０】
【数６】
2018182931.tif 000008
【００８１】
Ｕ相の零相変調後の第２電圧指令値Ｖｕ＊”は以下の（７）式のように表される。
【００８２】
【数７】
2018182931.tif 000009
【００８３】
図５に第１電圧指令値Ｖｕ＊’，Ｖｖ＊’，Ｖｗ＊’と重畳する零相電圧指令値Ｖｚ，零相変調後の第２電圧指令値Ｖｕ＊”，Ｖｖ＊”，Ｖｗ＊”を示す。
【００８４】
図５より、零相電圧指令値Ｖｚは位相０ｄｅｇ〜６０ｄｅｇ（０＜ωｔ＜π／３）の範囲で単調減少に見える。まずはこれを確認する。位相０ｄｅｇ〜６０ｄｅｇにおける零相電圧指令値Ｖｚは以下の（８）式で表される。
【００８５】
【数８】
2018182931.tif 000010
【００８６】
これを以下の（９）式のようにｔで微分する。
【００８７】
【数９】
2018182931.tif 000011
【００８８】
位相０ｄｅｇ〜６０ｄｅｇの範囲では、ｄＶｚ／ｄｔ＜０となるため零相電圧指令値Ｖｚは確かに単調減少である。零相電圧指令値Ｖｚは図５の見た目通り位相０ｄｅｇ（ωｔ＝０）で最大値を、６０ｄｅｇ（ωｔ＝π／３）で最小値をとりそれぞれＶ／４，−Ｖ／４となる。
【００８９】
また、第２インバータＩＮＶ２の零相変調後の指令値振幅は、√３Ｖ２＊／２となる。以下、その理由を説明する。
【００９０】
零相変調後の第２電圧指令値Ｖｕ＊”の振幅ピークを確認する。図５より、位相０ｄｅｇ〜６０ｄｅｇの範囲で最大となることは明らかである。（７）式に示す位相０ｄｅｇ〜６０ｄｅｇにおけるＶｕ＊”をｔで微分すると、以下の（１０）式となる。
【００９１】
【数１０】
2018182931.tif 000012
【００９２】
この（１０）式は位相３０ｄｅｇ（ωｔ＝π／６）で零になりωｔ＜π／６でプラス、ωｔ＞π／６でマイナスとなるため、第２電圧指令値Ｖｕ＊”は位相３０ｄｅｇにおいて最大値をとり、その値は√３Ｖ／２である。
【００９３】
すなわち、１−√３Ｖ２＊／２が第２インバータＩＮＶ２の過変調までの裕度となる。
【００９４】
Ｖ１＊／４がこの裕度を超えていたら、第１インバータＩＮＶ１側の零相変調指令値の振幅を小さくすれば過変調を防ぐことができる。本実施形態２では以下の（１１）式を演算する。
【００９５】
【数１１】
2018182931.tif 000013
【００９６】
（１１）式の演算結果が１より小さい、すなわちＶ１＊／４の方が１−√３Ｖ２＊／２よりも大きければ、この値を第１インバータＩＮＶ１側の第２零相変調指令値にかけ、第２零相変調指令値を小さく補正し、第２インバータＩＮＶ２の第２電圧指令値Ｖｕ＊”，Ｖｖ＊”，Ｖｗ＊”に加算する。
【００９７】
（１１）式の演算結果が１より大きい、すなわち１−√３Ｖ２＊／２の方がＶ１＊／４よりも大きければ、第２インバータＩＮＶ２の電圧指令値に余裕があるため、図４のリミッタ１９は１を出力して、第２零相変調指令値をそのまま第２インバータＩＮＶ２の第２電圧指令値Ｖｕ＊”，Ｖｖ＊”，Ｖｗ＊”に加算する。
【００９８】
以上示したように、本実施形態２によれば、実施形態１と同様の作用効果を奏する。また、第２インバータＩＮＶ２は過変調にならない範囲でできる限り第１インバータＩＮＶ１による中性点電位脈動を抑制することができる。
【００９９】
［実施形態３］
図６は、本実施形態３の電力変換回路の制御装置を示すブロック図である。実施形態２と同様の箇所については同様の符号を付して、その詳細な説明は省略する。本実施形態３は実施形態２に以下の変更を行ったものである。
【０１００】
ｄｑ逆変換器２１は、第１インバータＩＮＶ１の回転座標上のｄ軸電圧指令値Ｖｄ１＊と、第１インバータＩＮＶ１の回転座標上のｑ軸電圧指令値Ｖｑ１＊を第１インバータＩＮＶ１の固定座標上の三相の電圧指令値Ｖｒ＊，Ｖｓ＊，Ｖｔ＊に変換する。第１インバータＩＮＶ１は、力率１運転を行う系統連系用途でｑ軸電圧指令値Ｖｑ１＊≒０を想定する。ｄｑ逆変換器２１では、以下の（１２）式の演算を行う。
【０１０１】
【数１２】
2018182931.tif 000014
【０１０２】
この（１２）式のθは、図１，図２に示す系統２３（２３ａ，２３ｂ，２３ｃ）の電圧位相である。また、本実施形態３では、実施形態２の振幅Ｖ１＊を回転座標上のｄ軸電圧指令値Ｖｄ１＊に置き換えている。
【０１０３】
ｄｑ逆変換器２２は、第２インバータＩＮＶ２の回転座標上のｄ軸電圧指令値Ｖｄ２＊と、第２インバータＩＮＶ２の回転座標上のｑ軸電圧指令値Ｖｑ２＊を固定座標上の三相の第１電圧指令値Ｖｕ＊’，Ｖｖ＊’，Ｖｗ＊’に変換する。第２インバータＩＮＶ２はモータ駆動用途でｄ軸電圧指令値Ｖｄ２＊≒０を想定する。ｄｑ逆変換器２２では、以下の（１３）式の演算を行う。
【０１０４】
【数１３】
2018182931.tif 000015
【０１０５】
この（１３）式のθは、図１，図２に示す第２インバータＩＮＶ２の交流出力電圧の位相である。また、本実施形態３では、実施形態２の振幅Ｖ２＊を回転座標上のｑ軸電圧指令値Ｖｑ２＊で置き換えている。
【０１０６】
本実施形態３は、実施形態２の演算負荷を低減した方式である。実施形態２では図４に示すとおり平方根の演算が２回必要だった。本実施形態３では、第１インバータＩＮＶ１の電圧指令値Ｖｒ＊，Ｖｓ＊，Ｖｔ＊の回転座標上のｄ軸，ｑ軸電圧指令値Ｖｄ１＊，Ｖｑ１＊を用いる。回転座標上のｄ軸，ｑ軸電圧指令値Ｖｄ１＊，Ｖｑ１＊のどちらかが０に近い場合（ここではＶｑ１≒０とする）、Ｖｄ１＊≒Ｖ１＊となることを利用し、平方根の演算を不要とした。
【０１０７】
一般的に系統に連系している第１インバータＩＮＶ１ではｄ軸と系統電圧を同期させるようＰＬＬを行うことで、回転座標上のｑ軸電圧指令値Ｖｑ１＊はほぼ零になる。また、モータＭ駆動用の第２インバータＩＮＶ２ではｄ軸を磁極にあわせることが多く、（弱め磁束制御を行わない場合は）回転座標上のｄ軸電圧指令値Ｖｄ２＊はほぼ零になる。
【０１０８】
図６では、系統連系用途を想定する第１インバータＩＮＶ１は回転座標上のｄ軸電圧指令値Ｖｄ１＊を、モータ駆動用途を想定する第２インバータＩＮＶ２は回転座標上のｑ軸電圧指令値Ｖｑ２＊を使用した。
【０１０９】
さらに、第１インバータＩＮＶ１に連系する系統が安定であり電圧変動が小さい場合、または電圧変動が発生したらインバータを停止する必要がある場合、回転座標上のｄ軸電圧指令値Ｖｄ１＊はほぼ一定の値となるため、式（１−√３Ｖ２＊／２）÷０．２５Ｖ１＊の除数を固定値に置き換えることで除算を削減し、演算負荷をより小さくすることもできる。この場合、図４において、リミッタ１９の出力の代わりに固定値である所定の係数Ｋが、乗算器２０に入力される。
【０１１０】
［実施形態４］
図７に本実施形態４の主回路構成を示す。実施形態１は、３レベルインバータに限らず中性点電位を有するマルチレベルインバータに適用することができる。本実施形態４は実施形態１の制御ブロックを５レベルインバータに適用した例である。
【０１１１】
図７に基づいて、本実施形態４の主回路を説明する。第１，第２直流コンデンサＣ１，Ｃ２が直列に接続されている。第１，第２直流コンデンサＣ１，Ｃ２の共通接続点と中性点ＮＰとする。
【０１１２】
第１直流コンデンサＣ１の正極端と第２直流コンデンサＣ２の負極端との間に第１〜第８スイッチング素子Ｔ１〜Ｔ８が順次直列接続される。
【０１１３】
第１，第２スイッチング素子Ｔ１，Ｔ２の共通接続点と第３，第４スイッチング素子Ｔ３，Ｔ４の共通接続点と間に第１フライングキャパシタＦＣ１が接続される。第５，第６スイッチング素子Ｔ５，Ｔ６の共通接続点と第７，第８スイッチング素子Ｔ７，Ｔ８の共通接続点との間に第２フライングキャパシタＦＣ２が接続される。
【０１１４】
第４，第５スイッチング素子Ｔ４，Ｔ５の共通接続点は中性点ＮＰに接続される。
【０１１５】
第１直流コンデンサＣ１の正極端と第２，第３スイッチング素子Ｔ２，Ｔ３の共通接続点との間に第９，第１０スイッチングＴｒ９，Ｔｒ１０が直列接続される。第６，第７スイッチング素子Ｔ６，Ｔ７の共通接続点と第２直流コンデンサＣ２の負極端との間に第１１，第１２スイッチング素子Ｔｒ１１，Ｔｒ１２が直列接続される。
【０１１６】
第９，第１０スイッチング素子Ｔｒ９，Ｔｒ１０の共通接続点と第１１，第１２スイッチング素子Ｔｒ１１，Ｔｒ１２の共通接続点との間に第１３〜第１６スイッチング素子Ｔｒ１３，Ｔｒ１４ａ，Ｔｒ１４ｂ，Ｔｒ１５ａ，Ｔｒ１５ｂ，Ｔｒ１６が順次直列接続される。
【０１１７】
第１３，第１４スイッチング素子Ｔｒ１３，Ｔｒ１４ａの共通接続点と第１５，第１６スイッチング素子Ｔｒ１５ｂ，Ｔｒ１６の共通接続点との間に第１，第２ダイオードＤｒ１ａ，Ｄｒ１ｂ，Ｄｒ２ａ，Ｄｒ２ｂが順次直列接続される。
【０１１８】
第１，第２ダイオードＤｒ１ｂ，Ｄｒ２ａの共通接続点が中性点ＮＰに接続される。また、第１４，第１５スイッチング素子Ｔｒ１４ｂ，Ｔｒ１５ａの共通接続点がフィルタ２５を介して系統２３に接続される。
【０１１９】
また、フィルタ２５のフィルタコンデンサは中性線２４により中性点ＮＰに接続される。なお、図１のように、系統２３が中性線２４により中性点ＮＰに接続される構成でも良い。
【０１２０】
第９〜第１６スイッチング素子Ｔｒ９〜Ｔｒ１６，第１〜第２ダイオードＤｒ１ａ〜Ｄｒ２ｂにより、ｒ相の第１インバータＩＮＶ１が主に構成される。ｓ相，ｔ相についても同様である。
【０１２１】
第１直流コンデンサＣ１の正極端と第２，第３スイッチング素子Ｔ２，Ｔ３の共通接続点との間に第１７，第１８スイッチング素子Ｔｕ１７，Ｔｕ１８が直列接続される。第６，第７スイッチング素子Ｔ６，Ｔ７の共通接続点と第２直流コンデンサＣ２の負極端との間に第１９，第２０スイッチング素子Ｔｕ１９，Ｔｕ２０が直列接続される。
【０１２２】
第１７，第１８スイッチング素子Ｔｕ１７，Ｔｕ１８の共通接続点と第１９，第２０スイッチング素子Ｔｕ１９，Ｔｕ２０の共通接続点との間に第２１〜第２４スイッチング素子Ｔｕ２１，Ｔｕ２２ａ，Ｔｕ２２ｂ，Ｔｕ２３ａ，Ｔｕ２３ｂ，Ｔｕ２４が順次直列接続される。
【０１２３】
第２１，第２２スイッチング素子Ｔｕ２１，Ｔｕ２２ａの共通接続点と第２３，第２４スイッチング素子Ｔｕ２３ｂ，Ｔｕ２４の共通接続点との間に第３〜第４ダイオードＤｕ３ａ，Ｄｕ３ｂ，Ｄｕ４ａ，Ｄｕ４ｂが順次直列接続される。
【０１２４】
第３，第４ダイオードＤｕ３ｂ，Ｄｕ４ａの共通接続点は中性点ＮＰに接続される。第２２，第２３スイッチング素子Ｔｕ２２ｂ，Ｔｕ２３ａの共通接続点は負荷（モータＭ）に接続される。
【０１２５】
第１７〜第２４スイッチング素子Ｔｕ１７〜Ｔｕ２４，第３〜第４ダイオードＤｕ３ａ〜Ｄｕ４ｂにより、ｕ相の第２インバータＩＮＶ２が主に構成される。ｖ相，ｗ相についても同様である。
【０１２６】
なお、本実施形態４では、第１４，第１５，第２２，第２３スイッチング素子Ｔｒ１４ａ，Ｔｒ１４ｂ，Ｔｒ１５ａ，Ｔｒ１５ｂ，Ｔｕ２２ａ，Ｔｕ２２ｂ，Ｔｕ２３ａ，Ｔｕ２３ｂ、および、第１〜第４ダイオードＤｒ１ａ，Ｄｒ１ｂ，Ｄｒ２ａ，Ｄｒ２ｂ，Ｄｕ３ａ，Ｄｕ３ｂ，Ｄｕ４ａ，Ｄｕ４ｂは耐電圧の理由により２つのスイッチング素子を直列接続しているが、耐電圧の問題が解消できれば、１つのスイッチング素子でよい。また、各スイッチング素子は、複数のスイッチング素子を並列、または、直列に接続して構成しても良い。
【０１２７】
三相の補正電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊の演算ブロックはインバータのレベル数に依存せず実施形態１（図３）をそのまま使用できる。
【０１２８】
図８，図９に特許文献１と本実施形態４のシミュレーション結果を示す。シミュレーション条件は、装置定格６．６ｋＶ，１．２ＭＶＡを想定し、第２インバータＩＮＶ２から８０％の電圧出力、１００％，力率０．８の電流出力とした。第１インバータＩＮＶ１はフィルタ２５を介して６．６ｋＶ，５０Ｈｚの系統２３に接続し、直流電圧Ｖｄｃ１＋Ｖｄｃ２の一定制御を行い０．７６８ＭＷの有効電力を入力している。
【０１２９】
図８は特許文献１の方式のみを適用した場合、図９は特許文献１に加え本実施形態４を適用した場合である。直流電圧Ｖｄｃ１，Ｖｄｃ２の脈動を見ると、最大値と最小値の差は図８で６１３Ｖ、図９では４６１Ｖであった。図８の脈動の主成分は１５０Ｈｚで第１インバータＩＮＶ１に起因するものであるが、図９では低減されており本実施形態４の有効性を確認することができる。
【０１３０】
本実施形態４では制御ブロックとして実施形態１を使用したが、実施形態２や実施形態３の制御ブロックを適用することもできる。
【０１３１】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【符号の説明】
【０１３２】
ＩＮＶ１，ＩＮＶ２…第１，第２インバータ
１…第１零相変調指令値演算部
２ａ，２ｂ，２ｃ…減算器
３…第２零相変調指令値演算部
４ａ，４ｂ，４ｃ…加算器
５…加算器
６…除算器
７…加算器
８…除算器
【図１】
2018182931.tif 000016
【図２】
2018182931.tif 000017
【図３】
2018182931.tif 000018
【図４】
2018182931.tif 000019
【図５】
2018182931.tif 000020
【図６】
2018182931.tif 000021
【図７】
2018182931.tif 000022
【図８】
2018182931.tif 000023
【図９】
2018182931.tif 000024
【図１０】
2018182931.tif 000025
【図１１】
2018182931.tif 000026
【図１２】
2018182931.tif 000027