(57)【要約】【課題】サージ電圧の発生による半導体素子の故障又は電波雑音の増加を抑制できる電力変換装置を得ること。【解決手段】電力変換装置１０−１は、プリント基板１と、パワーモジュール１１と、スナバコンデンサ５１と、平滑コンデンサ４１とを備え、パワーモジュール１１は、半導体スイッチング素子を有するパッケージ１１ｐｋｇと、パッケージ１１ｐｋｇに設けられた電力側端子１１ｐと、パッケージ１１ｐｋｇに設けられた制御側端子１１ｓとを備え、電力側端子１１ｐからスナバコンデンサ５１までの距離は、制御側端子１１ｓからスナバコンデンサ５１までの距離よりも短く、プリント基板１は、複数の配線レイヤを有し、平滑コンデンサ４１の正側と負側の端子は、複数の配線レイヤにおいて互いに異なるレイヤを使用して互いに配線されると共に、電力側端子１１ｐに配線されることを特徴とする。【選択図】図１
2018182850.tif 000002
【特許請求の範囲】
【請求項１】
プリント基板と、
前記プリント基板に設けられる複数のパワーモジュールと、
前記プリント基板に設けられるスナバコンデンサと、
前記プリント基板に設けられる平滑コンデンサと
を備え、
前記パワーモジュールは、半導体スイッチング素子を有するパッケージと、前記パッケージに設けられた電力側端子と、前記パッケージに設けられた制御側端子とを備え、
前記電力側端子から前記スナバコンデンサまでの距離は、前記制御側端子から前記スナバコンデンサまでの距離よりも短く、
前記プリント基板は、複数の配線レイヤを有し、
前記平滑コンデンサの正側と負側の端子は、前記複数の配線レイヤにおいて互いに異なるレイヤを使用して互いに配線されると共に、前記電力側端子に配線されることを特徴とする電力変換装置。
【請求項２】
前記パワーモジュールは、直列接続された２つの前記半導体スイッチ素子の半導体スイッチ素子対を複数備え、
複数の前記半導体スイッチ素子対のそれぞれの一端が前記平滑コンデンサの正側に接続され、
複数の前記半導体スイッチ素子対のそれぞれの他端が前記平滑コンデンサの負側に接続され、
前記電力側端子は、前記直列接続された２つの半導体スイッチ素子の接続点に接続される出力端子を備えることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
複数の前記半導体スイッチ素子対のそれぞれを構成する２つの半導体スイッチ素子の前記接続点に接続される前記出力端子が相互に接続され、
複数の前記半導体スイッチ素子対の内、前記平滑コンデンサの正側に接続された複数の前記半導体スイッチ素子を同じタイミングでオン／オフ駆動し、
複数の前記半導体スイッチ素子対の内、前記平滑コンデンサの負側に接続された複数の前記半導体スイッチ素子を同じタイミングでオン／オフ駆動することを特徴とする請求項２に記載の電力変換装置。
【請求項４】
一列に配列される前記複数のパワーモジュールは、一列に配列される前記スナバコンデンサと平行に設けられ、
一列に配列される前記複数のパワーモジュールのそれぞれの前記電力側端子は、一直線上に配列されることを特徴とする請求項１から請求項３の何れか一項に記載の電力変換装置。
【請求項５】
前記複数のパワーモジュールは、前記スナバコンデンサで構成されるコンデンサ群の周囲を取り囲むように配置されていることを特徴とする請求項１から請求項３の何れか一項に記載の電力変換装置。
【請求項６】
前記電力側端子と電気的に接続される出力端子を備え、
前記出力端子は、前記プリント基板の一方の板面側に設けられ、
前記パワーモジュールは、前記プリント基板の他方の板面側に設けられ、
前記出力端子は、前記パワーモジュールを前記プリント基板に向かって投影してなる領域内に設けられることを特徴とする請求項１から請求項５の何れか一項に記載の電力変換装置。
【請求項７】
前記半導体スイッチング素子は、ワイドバンドギャップ半導体で構成されることを特徴とする請求項１から請求項６の何れか一項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子と半導体スイッチング素子の駆動回路とを同一パッケージに組み込んだ複数のパワーモジュールが配置されるプリント基板を備える電力変換装置に関する。
【背景技術】
【０００２】
従来のインバータ又はコンバータの半導体スイッチング素子にはシリコン半導体が使用されていたが、近年では、炭化ケイ素（Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ：ＳｉＣ）及び窒化ガリウム（Ｇａｌｌｉｕｍ  Ｎｉｔｒｉｄｅ：ＧａＮ）といったワイドバンドギャップ半導体の使用が注目されている。ワイドバンドギャップ半導体で構成される半導体スイッチング素子ではスイッチ動作時の電圧変化速度及び電流変化速度が速いため、従来では問題にならなかった電力変換装置の構成部品間の配線インダクタンス又は配線相互間の寄生容量に起因するサージ電圧の発生が無視できなくなってきている。
【０００３】
特許文献１に開示される電力変換装置は、正極導体板及び負極導体板が絶縁シートを介して積層される３層積層構造の積層配線板と、インバータ回路を構成する２つのパワーモジュールと、複数のコンデンサとを備え、２つのパワーモジュールが並列に配置され、複数のコンデンサのそれぞれの正極端子が正極導体板に接続され、複数のコンデンサのそれぞれの負極端子が負極導体板に接続されている。特許文献１に開示される電力変換装置は、複数のコンデンサからパワーモジュールまでの電力配線に積層構造の配線を採用することにより、複数のコンデンサからパワーモジュールまでの配線インピーダンスを同等の値にできる。これにより配線インダクタンスのバラツキに起因して生じるパワーモジュールのサージ電圧を低減している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１９３９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示されるように、平滑コンデンサから半導体素子に至る複数の電流経路のそれぞれの配線インピーダンスが同等の値であっても、ワイドバンドギャップ半導体で構成される半導体スイッチング素子が高速駆動されると、当該電流経路に流れる電流の変化が早い。そのため、配線インピーダンスの両端に発生するサージ電圧が大きくなり、サージ電圧の発生による半導体素子の故障又は電波雑音の増加が問題となる。また、複数の半導体スイッチング素子を１パッケージ化したパワーモジュールを複数使用して機器を構成する場合には、回路全体の面積が増加するため、電流経路が大きくなり電流経路のインピーダンスが大きくなるという課題がある。
【０００６】
本発明は、上記に鑑みてなされたものであって、サージ電圧の発生による半導体素子の故障又は電波雑音の増加を抑制できる電力変換装置を得ることを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明の電力変換装置は、プリント基板と、プリント基板に設けられる複数のパワーモジュールと、プリント基板に設けられるスナバコンデンサと、プリント基板に設けられる平滑コンデンサとを備え、パワーモジュールは、半導体スイッチング素子を有するパッケージと、パッケージに設けられた電力側端子と、パッケージに設けられた制御側端子とを備え、電力側端子からスナバコンデンサまでの距離は、制御側端子からスナバコンデンサまでの距離よりも短く、プリント基板は、複数の配線レイヤを有し、平滑コンデンサの正側と負側の端子は、複数の配線レイヤにおいて互いに異なるレイヤを使用して互いに配線されると共に、電力側端子に配線されることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、サージ電圧の発生による半導体素子の故障又は電波雑音の増加を抑制できる、という効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係る電力変換装置が備えるプリント基板とプリント基板に設けられる部品群とを示す図
【図２】図１に示すＩＩ−ＩＩ矢視断面図
【図３】実施の形態１に係る電力変換装置が備える電力変換回路の構成例を示す図
【図４】図３に示すパワーモジュールの構成例を示す図
【図５】実施の形態１に係る電力変換装置が備えるプリント基板上の配線パターンの一例を示す図
【図６】実施の形態２に係る電力変換装置が備えるプリント基板とプリント基板に設けられる部品群とを示す図
【発明を実施するための形態】
【００１０】
以下に、本発明の実施の形態に係る電力変換装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１１】
実施の形態１．
図１は実施の形態１に係る電力変換装置が備えるプリント基板とプリント基板に設けられる部品群とを示す図である。図２は図１に示すＩＩ−ＩＩ矢視断面図である。図３は実施の形態１に係る電力変換装置が備える電力変換回路の構成例を示す図である。図４は図３に示すパワーモジュールの構成例を示す図である。
【００１２】
図１に示すように実施の形態１に係る電力変換装置１０−１は、電力変換装置１０−１の外郭を構成する筐体１０と、筐体１０の内部に設けられるプリント基板１を備える。プリント基板１は、３つのパワーモジュール１１，１２，１３と、入力コンデンサ３と、３つの平滑コンデンサ４１，４２，４３と、３つのスナバコンデンサ５１，５２，５３と、３つの出力端子６１，６２，６３とを備える。
【００１３】
図１では、プリント基板１上において３つのパワーモジュール１１，１２，１３の配列方向をＸ軸方向とし、プリント基板１上においてＸ軸方向と直交する方向をＹ軸方向とし、Ｘ軸方向とＹ軸方向の両者に直交する方向をＺ軸方向とする。Ｚ軸方向はプリント基板１の厚み方向、すなわちプリント基板１の一方の板面から他方の板面に向かう方向に等しい。
【００１４】
以下では、３つのパワーモジュール１１，１２，１３を「パワーモジュール１１，１２，１３」と称し、３つの平滑コンデンサ４１，４２，４３を「平滑コンデンサ４１，４２，４３」と称し、３つのスナバコンデンサ５１，５２，５３を「スナバコンデンサ５１，５２，５３」と称し、３つの出力端子６１，６２，６３を「出力端子６１，６２，６３」と称する場合がある。
【００１５】
図１では、プリント基板１に設けられるパワーモジュール１１，１２，１３が３つの例を示しているが、実施の形態１に係る電力変換装置１０−１を構成するパワーモジュールの数は、３つに限定されず、２つ以上であればよい。図１では、プリント基板１に設けられる平滑コンデンサ４１，４２，４３が３つの例を示しているが、実施の形態１に係る電力変換装置１０−１を構成する平滑コンデンサの数は、３つに限定されず、１つ以上であればよい。図１では、プリント基板１に設けられるスナバコンデンサ５１，５２，５３が３つの例を示しているが、実施の形態１に係る電力変換装置１０−１を構成するスナバコンデンサの数は、３つに限定されず、１つ以上であればよい。
【００１６】
図１に示すパワーモジュール１１は、複数の半導体スイッチング素子及びスイッチ駆動回路を備えたパッケージ１１ｐｋｇと、電力側端子１１ｐと、制御側端子１１ｓとを備える。パワーモジュール１２は、複数の半導体スイッチング素子及びスイッチ駆動回路を備えたパッケージ１２ｐｋｇと、電力側端子１２ｐと、制御側端子１２ｓとを備える。パワーモジュール１３は、複数の半導体スイッチング素子及びスイッチ駆動回路を備えたパッケージ１３ｐｋｇと、電力側端子１３ｐと、制御側端子１３ｓとを備える。
【００１７】
図２に示すようにプリント基板１には符号１ａ，１ｂで示す２つの配線レイヤがあり、２つの配線レイヤにはそれぞれ異なる配線パターンが形成されている。符号１ａで示す第１の配線パターンは、プリント基板１のＺ軸方向の一方の板面上に形成されている。符号１ｂで示す第２の配線パターンは、プリント基板１のＺ軸方向の他方の板面上に形成されている。図１では、プリント基板１の第１の配線パターン１ａ側に設けられた部品が実線で示され、プリント基板１の第２の配線パターン１ｂ側に設けられた部品が点線で示される。プリント基板１の第１の配線パターン１ａ側には、入力コンデンサ３と、平滑コンデンサ４１，４２，４３と、スナバコンデンサ５１，５２，５３と、出力端子６１，６２，６３とが設けられている。プリント基板１の第２の配線パターン１ｂ側には、パワーモジュール１１，１２，１３が設けられている。
【００１８】
図１に示すようにパワーモジュール１１，１２，１３は、Ｘ軸方向にパワーモジュール１１、パワーモジュール１２及びパワーモジュール１３の順で互いに離間して設けられている。平滑コンデンサ４１，４２，４３は、Ｘ軸方向に平滑コンデンサ４１、平滑コンデンサ４２及び平滑コンデンサ４３の順で互いに離間して設けられている。スナバコンデンサ５１，５２，５３は、Ｘ軸方向にスナバコンデンサ５１、スナバコンデンサ５２及びスナバコンデンサ５３の順で互いに離間して設けられている。
【００１９】
平滑コンデンサ４１、スナバコンデンサ５１及びパワーモジュール１１は、Ｙ軸方向に平滑コンデンサ４１、スナバコンデンサ５１及びパワーモジュール１１の順で互いに離間して設けられている。スナバコンデンサ５１は、パワーモジュール１１と平滑コンデンサ４１との間に設けられている。パワーモジュール１１のパッケージ１１ｐｋｇとスナバコンデンサ５１との間には、電力側端子１１ｐが設けられている。パワーモジュール１１の制御側端子１１ｓは、パワーモジュール１１のＹ軸方向の電力側端子１１ｐとは反対側に設けられている。プリント基板１のＸＹ平面内において、パワーモジュール１１の電力側端子１１ｐからスナバコンデンサ５１までの距離は、パワーモジュール１１の電力側端子１１ｐから平滑コンデンサ４１までの距離よりも短い。
【００２０】
平滑コンデンサ４２、スナバコンデンサ５２及びパワーモジュール１２は、Ｙ軸方向に平滑コンデンサ４２、スナバコンデンサ５２及びパワーモジュール１２の順で互いに離間して設けられている。スナバコンデンサ５２は、パワーモジュール１２と平滑コンデンサ４２との間に設けられている。パワーモジュール１２のパッケージ１２ｐｋｇとスナバコンデンサ５２との間には、電力側端子１２ｐが設けられている。パワーモジュール１２の制御側端子１２ｓは、パワーモジュール１２のＹ軸方向の電力側端子１２ｐとは反対側に設けられている。プリント基板１のＸＹ平面内において、パワーモジュール１２の電力側端子１２ｐからスナバコンデンサ５２までの距離は、パワーモジュール１２の電力側端子１２ｐから平滑コンデンサ４２までの距離よりも短い。
【００２１】
平滑コンデンサ４３、スナバコンデンサ５３及びパワーモジュール１３は、Ｙ軸方向に平滑コンデンサ４３、スナバコンデンサ５３及びパワーモジュール１３の順で互いに離間して設けられている。スナバコンデンサ５３は、パワーモジュール１３と平滑コンデンサ４３との間に設けられている。パワーモジュール１３のパッケージ１３ｐｋｇとスナバコンデンサ５３との間には、電力側端子１３ｐが設けられている。パワーモジュール１３の制御側端子１３ｓは、パワーモジュール１３のＹ軸方向の電力側端子１３ｐとは反対側に設けられている。プリント基板１のＸＹ平面内において、パワーモジュール１３の電力側端子１３ｐからスナバコンデンサ５３までの距離は、パワーモジュール１３の電力側端子１３ｐから平滑コンデンサ４３までの距離よりも短い。
【００２２】
図１に示すように、一列に配列されるパワーモジュール１１，１２，１３は、一列に配列される平滑コンデンサ４１，４２，４３と平行に設けられ、一列に配列されるパワーモジュール１１，１２，１３のそれぞれの電力側端子１１ｐ，１２ｐ，１３ｐは、一直線上に配列されている。具体的には、電力側端子１１ｐ、電力側端子１２ｐ及び電力側端子１３ｐは、図１に示す仮想線２０上に配列されると共に、互いに離間して配列されている。仮想線２０は、プリント基板１のＸＹ平面内においてＸ軸方向に伸びる仮想的な直線である。このように一列に配列される電力側端子１１ｐ、電力側端子１２ｐ及び電力側端子１３ｐの近くには、スナバコンデンサ５１，５２，５３と平滑コンデンサ４１，４２，４３とが設けられている。そして、電力側端子１１ｐ，１２ｐ，１３ｐからスナバコンデンサ５１，５２，５３までの距離が、電力側端子１１ｐ，１２ｐ，１３ｐから平滑コンデンサ４１，４２，４３までの距離よりも短くなるように、パワーモジュール１１，１２，１３とスナバコンデンサ５１，５２，５３と平滑コンデンサ４１，４２，４３とがプリント基板１上に配列されている。
【００２３】
図２に示すように、出力端子６１は、プリント基板１の第１の配線パターン１ａ側に配置され、パワーモジュール１１は、プリント基板１の第２の配線パターン１ｂ側に配置される。出力端子６１は、パワーモジュール１１をＺ軸方向へプリント基板１に向かって投影してなる領域１１Ａ内に設けられている。なお図１に示す出力端子６２は、パワーモジュール１２をＺ軸方向へプリント基板１に向かって投影してなる領域内に設けられている。また出力端子６３は、パワーモジュール１３をＺ軸方向へプリント基板１に向かって投影してなる領域内に設けられている。
【００２４】
図２に示すように、出力端子６１には、ねじ１０１によりリード線１０２が取り付けられる。リード線１０２は、図３に示す直流電力入力部８に接続される。出力端子６１に設けられた端子６１ａは、プリント基板１に形成された不図示のスルーホールに挿入され、例えば第２の配線パターン１ｂに半田付けされる。パワーモジュール１１の電力側端子１１ｐは、不図示のスルーホールに挿入されて、例えば第２の配線パターン１ｂに半田付けされる。出力端子６１の端子６１ａとパワーモジュール１１の電力側端子１１ｐとは、第２の配線パターン１ｂにより電気的に接続される。
【００２５】
図２に示すように、パワーモジュール１１をＺ軸方向へプリント基板１に向かって投影してなる領域１１Ａ内に出力端子６１が設けられることにより、パワーモジュール１１の電力側端子１１ｐから出力端子６１の端子６１ａに至るプリント基板１上の配線パターンを、電力側端子１１ｐのスナバコンデンサ５１側へ迂回させることなく配線できる。以下では、パワーモジュール１１の電力側端子１１ｐから出力端子６１の端子６１ａに至るプリント基板１上の配線パターンを「第１の基板配線パターン」と称する。
【００２６】
第１の基板配線パターンを電力側端子１１ｐのスナバコンデンサ５１側へ迂回させた場合、第１の基板配線パターンは、スナバコンデンサ５１及び平滑コンデンサ４１の周囲に設けられる不図示の複数の配線パターン間に配線しなければならず、第１の基板配線パターンの配線幅を広げることができないという制約が生じる。以下では、スナバコンデンサ５１及び平滑コンデンサ４１の周囲に設けられる不図示の配線パターンを「第２の基板配線パターン」と称する。第２の基板配線パターンは、例えば、平滑コンデンサ４１から電力側端子１１ｐに至る配線パターンや、スナバコンデンサ５１から電力側端子１１ｐに至る配線パターンである。図２に示す位置に出力端子６１を設けることにより、第１の基板配線パターンを複数の第２の基板配線パターン間に配線する必要がなくなり、第１の基板配線パターンの配線幅を広げることができる。
【００２７】
図３に示すように電力変換装置１０−１は、直流電圧を特定の値の直流電圧に変換して出力するコンバータ１１０と、コンバータ１１０が出力する直流電圧を特定の値の交流電圧に変換して出力するインバータ１２０と、パワーモジュール１１，１２，１３の各々が有する複数の半導体スイッチング素子のオンオフ動作を制御するためのパルス幅変調（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：ＰＷＭ）信号を生成する制御部１３０とを備える。直流電源７は、例えば、電力変換装置１０−１に直流電力を供給する太陽電池モジュール又は蓄電池といった直流電力供給手段である。電力変換装置１０−１は、直流電源７から出力される直流電圧を交流電圧に変換して出力する機能を有し、太陽光発電用又は蓄電池用のパワーコンディショナとして用いられる。
【００２８】
制御部１３０は、例えば、不図示の直流電圧検出部で検出される電圧値と、不図示の交流電圧検出部で検出される電圧値と、不図示の交流電流検出部で検出される電流値とに基づきＰＷＭ信号を生成する。
【００２９】
コンバータ１１０は、例えば昇圧チョッパ型の直流―直流変換回路である。コンバータ１１０は、直流電源７に接続される直流電力入力部８と、パワーモジュール１１と、スナバコンデンサ５１とを備える。スナバコンデンサ５１は、その一端が正極側直流母線９ａを介してパワーモジュール１１の電力側端子１１ｐに接続され、その他端が負極側直流母線９ｂを介してパワーモジュール１１の電力側端子１１ｐに接続される。
【００３０】
またコンバータ１１０は、入力コンデンサ３と、コンバータリアクトル２と、出力端子６１と、３つの平滑コンデンサ４１，４２，４３とを備える。入力コンデンサ３は、その一端が直流電力入力部８の正極に接続され、その他端が直流電力入力部８の負極に接続される。コンバータリアクトル２は、その一端が入力コンデンサ３の一端に接続されると共に直流電力入力部８の正極に接続される。出力端子６１は、コンバータリアクトル２の他端に接続されると共にパワーモジュール１１の電力側端子１１ｐに接続される。３つの平滑コンデンサ４１，４２，４３は、それぞれの一端が正極側直流母線９ａに接続され、それぞれの他端が負極側直流母線９ｂに接続される。
【００３１】
インバータ１２０は、パワーモジュール１２と、パワーモジュール１３と、交流電力出力部１４に並列接続されるフィルタコンデンサ６と、一端がフィルタコンデンサ６の一端に接続されると共に交流電力出力部１４に接続されるフィルタリアクトル４と、一端がフィルタコンデンサ６の他端に接続されると共に交流電力出力部１４に接続されるフィルタリアクトル５とを備える。
【００３２】
またインバータ１２０は、フィルタリアクトル４の他端に接続されると共にパワーモジュール１２の電力側端子１２ｐに接続される出力端子６２と、フィルタリアクトル５の他端に接続されると共にパワーモジュール１３の電力側端子１３ｐに接続される出力端子６３と、スナバコンデンサ５２と、スナバコンデンサ５３とを備える。スナバコンデンサ５２は、その一端が正極側直流母線９ａを介してパワーモジュール１２の電力側端子１２ｐに接続され、その他端が負極側直流母線９ｂを介してパワーモジュール１２の電力側端子１２ｐに接続される。スナバコンデンサ５３は、その一端が正極側直流母線９ａを介してパワーモジュール１３の電力側端子１３ｐに接続され、その他端が負極側直流母線９ｂを介してパワーモジュール１３の電力側端子１３ｐに接続される。
【００３３】
符号７１，７２，８１，８２，９１，９２は、正極側直流母線９ａを構成する配線パターンの寄生インダクタンスを表す。符号７３，７４，８３，８４，９３，９４は、負極側直流母線９ｂを構成する配線パターンの寄生インダクタンスを表す。
【００３４】
寄生インダクタンス７１は、パワーモジュール１１の電力側端子１１ｐからスナバコンデンサ５１の一端に至る配線パターンのインダクタンスを表す。寄生インダクタンス７３は、パワーモジュール１１の電力側端子１１ｐからスナバコンデンサ５１の他端に至る配線パターンのインダクタンスを表す。寄生インダクタンス７２は、スナバコンデンサ５１の一端から平滑コンデンサ４１の一端に至る配線パターンのインダクタンスを表す。寄生インダクタンス７４は、スナバコンデンサ５１の他端から平滑コンデンサ４１の他端に至る配線パターンのインダクタンスを表す。
【００３５】
寄生インダクタンス８１は、パワーモジュール１２の電力側端子１２ｐからスナバコンデンサ５２の一端に至る配線パターンのインダクタンスを表す。寄生インダクタンス８３は、パワーモジュール１２の電力側端子１２ｐからスナバコンデンサ５２の他端に至る配線パターンのインダクタンスを表す。寄生インダクタンス８２は、スナバコンデンサ５２の一端から平滑コンデンサ４１，４２の一端に至る配線パターンのインダクタンスを表す。寄生インダクタンス８４は、スナバコンデンサ５２の他端から平滑コンデンサ４２，４３の他端に至る配線パターンのインダクタンスを表す。
【００３６】
寄生インダクタンス９１は、パワーモジュール１３の電力側端子１３ｐからスナバコンデンサ５３の一端に至る配線パターンのインダクタンスを表す。寄生インダクタンス９３は、パワーモジュール１３の電力側端子１３ｐからスナバコンデンサ５３の他端に至る配線パターンのインダクタンスを表す。寄生インダクタンス９２は、スナバコンデンサ５３の一端から平滑コンデンサ４３の一端に至る配線パターンのインダクタンスを表す。寄生インダクタンス９４は、スナバコンデンサ５３の他端から平滑コンデンサ４３の他端に至る配線パターンのインダクタンスを表す。
【００３７】
電力変換装置１０−１では、直流電力入力部８に印加される直流電圧が、パワーモジュール１１及びコンバータリアクトル２により特定の値の電圧に昇圧され、昇圧された直流電力が、パワーモジュール１２，１３により交流電圧に変換され、変換された交流電圧は、フィルタリアクトル４、フィルタリアクトル５及びフィルタコンデンサ６で構成されるフィルタにより正弦波の電圧に変換され、交流電力出力部１４に接続される不図示の交流負荷に出力される。
【００３８】
このように構成された電力変換装置１０−１では、パワーモジュール１１，１２，１３のそれぞれが配置される位置により、配線インピーダンスが異なる値となる。特にパワーモジュール１１，１２，１３に内蔵される半導体スイッチング素子へ、前述したワイドバンドギャップ半導体が使用されている場合、配線パターンの寄生インダクタンスの値がサージ電圧の発生に大きく影響する。すなわち、ワイドバンドギャップ半導体で構成される半導体スイッチング素子が高速駆動されると、配線パターンに流れる電流の変化が早いため、配線パターン上の寄生インダクタンスが大きくなるほどサージ電圧が大きくなり、サージ電圧の発生による半導体素子の故障又は電波雑音の増加が問題となる。
【００３９】
本実施の形態に係る電力変換装置１０−１では、図１に示す通り、平滑コンデンサ４１，４２，４３とパワーモジュール１１，１２，１３の電力側端子１１ｐとの間にスナバコンデンサ５１，５２，５３が設けられている。そして、複数のパワーモジュール１１，１２，１３の電力側端子１１ｐ，１２ｐ，１３ｐから平滑コンデンサ４１，４２，４３までの距離が、パワーモジュール１１，１２，１３の制御側端子１１ｓ，１２ｓ，１３ｓから平滑コンデンサ４１，４２，４３までの距離よりも短い。また複数のパワーモジュール１１，１２，１３の電力側端子１１ｐ，１２ｐ，１３ｐからスナバコンデンサ５１，５２，５３までの距離が、パワーモジュール１１，１２，１３の電力側端子１１ｐ，１２ｐ，１３ｐから平滑コンデンサ４１，４２，４３までの距離よりも短い。
【００４０】
この構成により、パワーモジュール１１，１２，１３の電力側端子１１ｐ，１２ｐ，１３ｐとスナバコンデンサ５１，５２，５３との間の配線パターンの長さが相対的に短くなり、配線パターンの寄生インダクタンスが低減され、寄生インダクタンスに起因して発生するサージ電圧の値が小さくなり、半導体素子の故障が抑制されると共に電波雑音が抑制される。
【００４１】
次に、図３に示すパワーモジュール１１，１２，１３の内部構成を図４を用いて説明する。なお図４ではパワーモジュール１１の内部構成が示されるが、パワーモジュール１２，１３の内部構成はパワーモジュール１１と同様であるためその説明を割愛する。
【００４２】
図４に示すように、パワーモジュール１１は、複数の半導体スイッチング素子１１Ｈ１，１１Ｌ１，１１Ｈ２，１１Ｌ２，１１Ｈ３，１１Ｌ３と、上側スイッチ駆動回路１１ａと、下側スイッチ駆動回路１１ｂとを備える。またパワーモジュール１１は、３つの上側スイッチ制御端子１１ｕ１，１１ｕ２，１１ｕ３と、３つの下側スイッチ制御端子１１ｄ１，１１ｄ２，１１ｄ３とを備える。３つの上側スイッチ制御端子１１ｕ１，１１ｕ２，１１ｕ３のそれぞれは、図３に示される制御部１３０に接続されると共に上側スイッチ駆動回路１１ａに接続される。３つの下側スイッチ制御端子１１ｄ１，１１ｄ２，１１ｄ３のそれぞれは、図３に示される制御部１３０に接続されると共に下側スイッチ駆動回路１１ｂに接続される。
【００４３】
またパワーモジュール１１は、正側端子１１ｃと、負側端子１１ｎと、図３に示される出力端子６１に接続される３つの出力端子１１ｅ１，１１ｅ２，１１ｅ３とを備える。正側端子１１ｃは、図３に示される正極側直流母線９ａに接続されると共に３つの半導体スイッチング素子１１Ｈ１，１１Ｈ２，１１Ｈ３のそれぞれのドレインに接続される。負側端子１１ｎは、図３に示される負極側直流母線９ｂに接続されると共に３つの半導体スイッチング素子１１Ｌ１，１１Ｌ２，１１Ｌ３のそれぞれのソースに接続される。
【００４４】
半導体スイッチング素子１１Ｈ１のソースには半導体スイッチング素子１１Ｌ１のドレインが接続される。半導体スイッチング素子１１Ｈ１から半導体スイッチング素子１１Ｌ１へ至る経路には、出力端子１１ｅ１が接続される。半導体スイッチング素子１１Ｈ１及び半導体スイッチング素子１１Ｌ１は、直列に接続された半導体スイッチング素子対を構成する。半導体スイッチング素子対の一端は、正側端子１１ｃを介して図３の正極側直流母線９ａに接続され、半導体スイッチング素子対の他端は、負側端子１１ｎを介して図３の負極側直流母線９ｂに接続される。
【００４５】
半導体スイッチング素子１１Ｈ２のソースには半導体スイッチング素子１１Ｌ２のドレインが接続される。半導体スイッチング素子１１Ｈ２から半導体スイッチング素子１１Ｌ２へ至る経路には、出力端子１１ｅ２が接続される。半導体スイッチング素子１１Ｈ２及び半導体スイッチング素子１１Ｌ２は、直列に接続された半導体スイッチング素子対を構成する。半導体スイッチング素子対の一端は、正側端子１１ｃを介して図３の正極側直流母線９ａに接続され、半導体スイッチング素子対の他端は、負側端子１１ｎを介して図３の負極側直流母線９ｂに接続される。
【００４６】
半導体スイッチング素子１１Ｈ３のソースには半導体スイッチング素子１１Ｌ３のドレインが接続される。半導体スイッチング素子１１Ｈ３から半導体スイッチング素子１１Ｌ３へ至る経路には、出力端子１１ｅ３が接続される。半導体スイッチング素子１１Ｈ３及び半導体スイッチング素子１１Ｌ３は、直列に接続された半導体スイッチング素子対を構成する。半導体スイッチング素子対の一端は、正側端子１１ｃを介して図３の正極側直流母線９ａに接続され、半導体スイッチング素子対の他端は、負側端子１１ｎを介して図３の負極側直流母線９ｂに接続される。
【００４７】
図３に示すように、３つの上側スイッチ制御端子１１ｕ１，１１ｕ２，１１ｕ３と３つの下側スイッチ制御端子１１ｄ１，１１ｄ２，１１ｄ３とは、制御部１３０に接続される。３つの上側スイッチ制御端子１１ｕ１，１１ｕ２，１１ｕ３には、３つの半導体スイッチング素子１１Ｈ１，１１Ｈ２，１１Ｈ３のそれぞれをオンオフ駆動するためのＰＷＭ信号が入力される。当該ＰＷＭ信号は、上側スイッチ駆動回路１１ａにより、３つの半導体スイッチング素子１１Ｈ１，１１Ｈ２，１１Ｈ３のそれぞれをオンオフ駆動する駆動信号に変換される。３つの下側スイッチ制御端子１１ｄ１，１１ｄ２，１１ｄ３には、３つの半導体スイッチング素子１１Ｌ１，１１Ｌ２，１１Ｌ３のそれぞれをオンオフ駆動するためのＰＷＭ信号が入力される。当該ＰＷＭ信号は、下側スイッチ駆動回路１１ｂにより、３つの半導体スイッチング素子１１Ｌ１，１１Ｌ２，１１Ｌ３のそれぞれをオンオフ駆動する駆動信号に変換される。
【００４８】
上側スイッチ駆動回路１１ａの３本の入力端子１１ｕ１、１１ｕ２及び１１ｕ３は相互に接続され、また下側スイッチ駆動回路１１ｂの３本の入力端子１１ｄ１、１１ｄ２及び１１ｄ３は相互に接続され、出力端子１１ｅ１、１１ｅ２及び１１ｅ３は相互に接続される。
【００４９】
上記のように構成することで、パワーモジュール１１、１２及び１３は、パワーモジュールごとに３組の半導体スイッチ素子を並列接続した出力が得られる構成となり、小容量の半導体スイッチ素子を並列に駆動することにより電流容量の大きなデバイスを実現することができる。
【００５０】
ＳｉＣやＧａＮといった化合物半導体には、結晶欠陥が僅かに残留しており、例えば均一な欠陥分布のあるウエハから特定のチップ面積の素子を作る場合と、面積がその１／３の素子を作る場合とを比較したとき、後者の歩留まりが大きく改善する。すなわち、素子の単位面積当たりの電流値を一定にするように素子の設計を行い所望の電流容量を確保する場合、後者の素子を３つ使用した方が歩留まりが改善され、結果として素子の単位面積当たりの製造コストが低減される。すなわち電流容量の小さいパワーモジュール１１，１２，１３を並列にして構成した方がコスト的に有利となる。
【００５１】
その一方で、パワーモジュール１１，１２，１３を並列接続した場合、個々のパワーモジュールが有する半導体スイッチング素子の特性のばらつきにより、スイッチング波形が振動しやすくなる。このスイッチング波形の振動は、配線パターン上のインダクタンス及びキャパシタンスの共振回路に起因するものである。このような課題に対して実施の形態１に係る電力変換装置１０−１では、平滑コンデンサ４１，４２，４３とパワーモジュール１１，１２，１３の電力側端子１１ｐとの間にスナバコンデンサ５１，５２，５３が設けられているため、配線パターン上の寄生インダクタンスが低減される。従って、個々のパワーモジュールが有する半導体スイッチング素子の特性に僅かなばらつきが存在する場合でも、スイッチング波形の振動が抑制される。
【００５２】
図５は実施の形態１に係る電力変換装置が備えるプリント基板上の配線パターンの一例を示す図である。図５において、ＸＹ平面内において、右下がりの斜線で示されるハッチングは、プリント基板１のＺ軸方向の一方の板面上に形成される第１の配線パターン１ａを表す。またＸＹ平面内において、左下がりの斜線で示されるハッチングは、プリント基板１のＺ軸方向の他方の板面上に形成される第２の配線パターン１ｂを表す。
【００５３】
例えば、平滑コンデンサ４１，４２，４３のそれぞれの正側端子は、第１の配線パターン１ａに接続され、第１の配線パターン１ａを介して電力側端子１１ｐと電気的に接続される。平滑コンデンサ４１，４２，４３のそれぞれの負側端子は、第２の配線パターン１ｂに接続され、第２の配線パターン１ｂを介して電力側端子１１ｐと電気的に接続される。また、スナバコンデンサ５１，５２，５３のそれぞれの正側端子は、第１の配線パターン１ａに接続され、第１の配線パターン１ａを介して電力側端子１１ｐと電気的に接続される。スナバコンデンサ５１，５２，５３のそれぞれの負側端子は、第２の配線パターン１ｂに接続され、第２の配線パターン１ｂを介して電力側端子１１ｐと電気的に接続される。
【００５４】
このようにプリント基板１に形成される第１の配線パターン１ａ及び第２の配線パターン１ｂを用いて部品間を電気的に接続することにより、第１の配線パターン１ａ及び第２の配線パターン１ｂの何れか一方のみ用いて部品間を電気的に接続する場合に比べて、パワーモジュール１１，１２，１３のスイッチング動作に伴い変化する電流が流れる電流経路の長さが短くなり、配線インピーダンスの値を小さくできる。当該電流経路は、図３に示す正極側直流母線９ａ及び負極側直流母線９ｂを構成する配線パターンに等しい。例えば、図３に示す電力側端子１１ｐからスナバコンデンサ５１に至る配線パターンと、電力側端子１２ｐからスナバコンデンサ５２に至る配線パターンと、電力側端子１３ｐからスナバコンデンサ５３に至る配線パターンと、電力側端子１１ｐから平滑コンデンサ４１に至る配線パターンと、電力側端子１２ｐから平滑コンデンサ４２，４３に至る配線パターンと、電力側端子１３ｐから平滑コンデンサ４３に至る配線パターンとが、パワーモジュール１１，１２，１３のスイッチング動作に伴い変化する電流が流れる電流経路に相当する。
【００５５】
なお実施の形態１のパワーモジュール１１，１２，１３には、ワイドバンドギャップ半導体で構成される半導体スイッチング素子が用いられているが、当該半導体スイッチング素子はワイドバンドギャップ半導体で構成されたものに限定されず、シリコン半導体で構成されたものでもよい。ただし、ワイドバンドギャップ半導体で構成された半導体スイッチング素子では、スイッチ動作時の電圧変化速度及び電流変化速度が速いため、配線インピーダンスに発生するサージ電圧の抑制効果がより一層顕著である。
【００５６】
以上に説明したように実施の形態１に係る電力変換装置１０−１では、平滑コンデンサ４１，４２，４３とパワーモジュール１１，１２，１３の電力側端子１１ｐとの間にスナバコンデンサ５１，５２，５３が設けられているため、パワーモジュール１１，１２，１３の電力側端子１１ｐ，１２ｐ，１３ｐとスナバコンデンサ５１，５２，５３との間の配線パターンの長さが短くなり、寄生インダクタンスに起因して発生するサージ電圧の値が小さくなり、半導体素子の故障が抑制されると共に電波雑音が抑制される。またワイドバンドギャップ半導体で構成された半導体スイッチング素子を有するパワーモジュール１１，１２，１３が用いられている場合でも、電力変換装置１０−１では、配線パターンの寄生インダクタンスに起因して発生するサージ電圧の値が小さくなり、半導体素子の安定した動作が実現でき、電波雑音の発生が抑制され、さらにサージ電圧に起因する半導体素子の劣化が抑制される。
【００５７】
実施の形態２．
図６は実施の形態２に係る電力変換装置が備えるプリント基板とプリント基板に設けられる部品群とを示す図である。実施の形態２に係る電力変換装置１０−２では、３つのパワーモジュール１１，１２，１３が、３つのスナバコンデンサ５１，５２，５３で構成されるコンデンサ群の周囲を取り囲むように配置されている。具体的には、平滑コンデンサ４１，４２，４３は、Ｘ軸方向に平滑コンデンサ４１、平滑コンデンサ４２及び平滑コンデンサ４３の順で互いに離間して設けられている。パワーモジュール１１、スナバコンデンサ５１、スナバコンデンサ５２、スナバコンデンサ５３及びパワーモジュール１３は、Ｘ軸方向にパワーモジュール１１、スナバコンデンサ５１、スナバコンデンサ５２、スナバコンデンサ５３及びパワーモジュール１３の順で互いに離間して設けられている。平滑コンデンサ４２、スナバコンデンサ５２及びパワーモジュール１２は、Ｙ軸方向に平滑コンデンサ４２、スナバコンデンサ５２及びパワーモジュール１２の順で互いに離間して設けられている。
【００５８】
パワーモジュール１１のパッケージ１１ｐｋｇとスナバコンデンサ５１との間には、電力側端子１１ｐが設けられている。パワーモジュール１２のパッケージ１２ｐｋｇとスナバコンデンサ５２との間には、電力側端子１２ｐが設けられている。パワーモジュール１３のパッケージ１３ｐｋｇとスナバコンデンサ５３との間には、電力側端子１３ｐが設けられている。パワーモジュール１１の制御側端子１１ｓは、パワーモジュール１１のＸ軸方向の電力側端子１１ｐとは反対側に設けられている。パワーモジュール１２の制御側端子１２ｓは、パワーモジュール１２のＹ軸方向の電力側端子１２ｐとは反対側に設けられている。パワーモジュール１３の制御側端子１３ｓは、パワーモジュール１３のＸ軸方向の電力側端子１３ｐとは反対側に設けられている。
【００５９】
このような配置とすることでパワーモジュール１１とスナバコンデンサ５１の間の距離と、パワーモジュール１２とスナバコンデンサ５２の間の距離と、パワーモジュール１３とスナバコンデンサ５３の間の距離と短くしながら、スナバコンデンサ５１，５２，５３の相互の距離も短くすることができる。実施の形態２では、パワーモジュール１１，１２，１３間を行きかう電流の経路を小さくできるので、外部への高周波雑音の漏洩を抑制できる。
【００６０】
また、実施の形態２に係る電力変換装置１０−２では、スナバコンデンサ５１，５２，５３の互いの距離が短いため、サージ抑制に必要な静電容量を満足できればスナバコンデンサ５１，５２，５３の数を変更することも可能である。また、スナバコンデンサ５１，５２，５３を図６のように配置することで、実施の形態１で説明した効果と同等の効果が得られる。詳細については繰り返しとなるため省略する。
【００６１】
なお実施の形態１，２のスナバコンデンサ５１，５２，５３はコンデンサ及び抵抗の直列回路に置き換えてもよい。この直列回路は、パワーモジュール１１，１２，１３のスイッチングに伴うサージ電圧及びスイッチング波形が所望の値となるように構成されているものとする。なお実施の形態１，２で説明したプリント基板１における部品群の配列方法は、電力変換装置１０−１，１０−２をインバータ装置として利用する場合にも同様の効果が得られる。また実施の形態１，２では、スナバコンデンサ５１，５２，５３及び平滑コンデンサ４１，４２，４３の数量をパワーモジュール１１，１２，１３の数量と等しくした場合の構成例を説明したが、これらの数量は、電力変換装置１０−１，１０−２に接続される負荷の容量や、電力変換装置１０−１，１０−２の用途に応じて変更してもよい。また実施の形態１，２では３つのパワーモジュール１１，１２，１３に内蔵された３組の半導体スイッチ素子対を３並列した構成例を説明したが、パワーモジュールの並列数は２以上であれば同様の効果が得られる。
【００６２】
また本実施の形態に係る電力変換装置は、複数の半導体スイッチ素子対のそれぞれを構成する２つの半導体スイッチ素子の接続点に接続される出力端子が相互に接続され、複数の半導体スイッチ素子対の内、平滑コンデンサの正側に接続された複数の半導体スイッチ素子を同じタイミングでオン／オフ駆動し、複数の半導体スイッチ素子対の内、平滑コンデンサの負側に接続された複数の半導体スイッチ素子を同じタイミングでオン／オフ駆動するように構成してもよい。このように構成、駆動することで、複数の電流容量の小さい半導体スイッチ素子で、電流容量の大きな半導体スイッチ素子を低コストで実現することが可能となる。
【００６３】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００６４】
１  プリント基板、１ａ  第１の配線パターン、１ｂ  第２の配線パターン、２  コンバータリアクトル、３  入力コンデンサ、４，５  フィルタリアクトル、６  フィルタコンデンサ、７  直流電源、８  直流電力入力部、９ａ  正極側直流母線、９ｂ  負極側直流母線、１０  筐体、１０−１，１０−２  電力変換装置、１１，１２，１３  パワーモジュール、１１Ａ  領域、１１Ｈ１，１１Ｈ２，１１Ｈ３，１１Ｌ１，１１Ｌ２，１１Ｌ３  半導体スイッチング素子、１１ａ  上側スイッチ駆動回路、１１ｂ  下側スイッチ駆動回路、１１ｃ  正側端子、１１ｄ１，１１ｄ２，１１ｄ３  下側スイッチ制御端子、１１ｅ１，１１ｅ２，１１ｅ３，６１，６２，６３  出力端子、１１ｎ  負側端子、１１ｐ，１２ｐ，１３ｐ  電力側端子、１１ｐｋｇ，１２ｐｋｇ，１３ｐｋｇ  パッケージ、１１ｓ，１２ｓ，１３ｓ  制御側端子、１１ｕ１，１１ｕ２，１１ｕ３  上側スイッチ制御端子、１４  交流電力出力部、２０  仮想線、４１，４２，４３  平滑コンデンサ、５１，５２，５３  スナバコンデンサ、６１ａ  端子、７１，７２，７３，７４，８１，８２，８３，８４，９１，９２，９３，９４  寄生インダクタンス、１０１  ねじ、１０２  リード線、１１０  コンバータ、１２０  インバータ、１３０  制御部。
【図１】
2018182850.tif 000003
【図２】
2018182850.tif 000004
【図３】
2018182850.tif 000005
【図４】
2018182850.tif 000006
【図５】
2018182850.tif 000007
【図６】
2018182850.tif 000008