(57)【要約】【課題】固体撮像素子のサイズの増大を抑制しつつ、輝度ムラを正確に補正する。【解決手段】画素アレイ部には、それぞれが所定の方向に沿って配列された所定数の画素からなる複数のラインが配列される。アナログデジタル変換部には、アナログ信号をデジタル信号に変換するアナログデジタル変換器が前記所定数より多く配列される。走査回路は、複数のラインを順に選択してラインを選択するたびに所定数より多くのアナログ信号をアナログデジタル変換部へ出力させる。補正部は、デジタル信号に対して黒レベル補正処理を行う。【選択図】図２
2018101966.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが所定の方向に沿って配列された所定数の画素からなる複数のラインを配列した画素アレイ部と、
アナログ信号をデジタル信号に変換するアナログデジタル変換器を前記所定数より多く配列したアナログデジタル変換部と、
前記複数のラインを順に選択して当該ラインを選択するたびに前記所定数より多くの前記アナログ信号を前記アナログデジタル変換部へ出力させる走査回路と、
前記デジタル信号に対して黒レベル補正処理を行う補正部と
を具備する固体撮像素子。
【請求項２】
前記アナログ信号は、有効画素信号と黒レベルを示す基準信号とを含み、
前記アナログデジタル変換部は、
前記有効画素信号を前記デジタル信号に変換して有効画素データとして出力する有効画素信号変換部と、
前記基準信号を前記デジタル信号に変換して基準データとして出力する基準信号変換部とを備え、
前記補正部は、前記有効画素データと前記基準データとの差分を求める処理を前記黒レベル補正処理として行う
請求項１記載の固体撮像素子。
【請求項３】
前記基準信号を生成するダミー回路をさらに具備し、
前記走査回路は、前記ラインを選択するたびに当該選択したライン内の前記画素のそれぞれを駆動して前記有効画素信号を出力させるとともに前記ダミー回路に前記基準信号を出力させる
請求項２記載の固体撮像素子。
【請求項４】
前記アナログデジタル変換部は、前記基準信号変換部と前記有効画素信号変換部とのそれぞれが複数個ずつ設けられ、
前記基準信号変換部のそれぞれは、前記有効画素変換部のそれぞれの間に分散して配列される
請求項２記載の固体撮像素子。
【請求項５】
前記画素アレイ部には、前記有効画素信号を生成する有効画素と前記基準信号を生成する遮光画素とが前記画素として配列される
請求項２記載の固体撮像素子。
【請求項６】
前記複数のラインは、前記所定数の前記有効画素を前記所定の方向に沿って配列した複数の有効画素ラインと前記所定数の前記遮光画素を前記所定の方向に沿って配列した遮光画素ラインとを含み、
前記走査回路は、前記複数の有効画素ラインのいずれかと前記遮光画素ラインとを同時に選択して当該選択したラインに前記有効画素信号および前記基準信号を出力させる
請求項５記載の固体撮像素子。
【請求項７】
前記複数のラインのそれぞれは、前記有効画素と前記遮光画素とを含み、
前記走査回路は、前記選択したライン内の有効画素数に等しい個数の前記有効画素信号と前記選択したライン内の遮光画素数より多くの前記基準信号とを出力させる
請求項５記載の固体撮像素子。
【請求項８】
前記アナログデジタル変換部および前記補正部は、前記所定の基板に配置され、
前記画素アレイ部および前記走査回路は、所定の基板に積層された基板に配置される
請求項１記載の固体撮像素子。
【請求項９】
前記アナログデジタル変換部は、第１および第２のアナログデジタル変換部を含み、
前記走査回路は、前記複数のラインのうち第１および第２のラインを同時に選択して前記第１のラインに対応する前記アナログ信号を前記第１のアナログデジタル変換部に出力させるとともに前記第２のラインに対応する前記アナログ信号を前記第２のアナログデジタル変換部に出力させる
請求項１記載の固体撮像素子。
【請求項１０】
前記黒レベル補正処理は、ラインごとに設定された補正係数を前記デジタル信号を乗算する処理を含む
請求項１記載の固体撮像素子。
【請求項１１】
それぞれが所定の方向に沿って配列された所定数の画素からなる複数のラインを配列した画素アレイ部と、
アナログ信号をデジタル信号に変換するアナログデジタル変換器を前記所定数より多く配列したアナログデジタル変換部と、
前記複数のラインを順に選択して当該ラインを選択するたびに前記所定数より多くの前記アナログ信号を前記アナログデジタル変換部へ出力させる走査回路と、
前記デジタル信号に対して黒レベル補正処理を行う補正部と
前記黒レベル補正処理が行われたデジタル信号を処理する信号処理部と
を具備する電子機器。
【請求項１２】
それぞれが所定の方向に沿って配列された所定数の画素からなる複数のラインを配列した画素アレイ部において前記複数のラインを順に選択して当該ラインを選択するたびに前記所定数より多くの前記アナログ信号を、アナログデジタル変換器を前記所定数より多く配列したアナログデジタル変換部へ出力させる走査手順と、
前記デジタル信号に対して黒レベル補正処理を行う補正手順と
を具備する固体撮像素子の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子、電子機器、および、固体撮像素子の制御方法に関する。詳しくは、画素データを補正する固体撮像素子、電子機器、および、固体撮像素子の制御方法に関する。
【背景技術】
【０００２】
従来より、撮像装置において、画像データを生成するためにＣＭＯＳ（Complementary MOS）やＣＣＤ（Charge Coupled Device）などの固体撮像素子が用いられている。この固体撮像素子では、画素ごとの特性のばらつきや電圧変動に起因して、輝度ムラが生じることがある。特に筋状の輝度ムラは、ストリーキングと呼ばれる。このストリーキングを抑制するために、水平方向を左右方向として、有効画素の画素アレイの左側と右側とにＯＰＢ（OPtical Black）画素を配置した固体撮像素子が提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１１１６４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の従来技術では、固体撮像素子は、ＯＰＢ画素の画素データを用いて有効画素の画素データを補正することにより、ストリーキングを抑制することができる。しかしながら、有効画素の画素アレイの左右にＯＰＢ画素を配置した分、左右方向の固体撮像素子のサイズが大きくなってしまう。一方、ＯＰＢ画素の画素数を削減すれば、サイズを小さくすることができるが、補正値が不正確な値となり、ストリーキングを正確に補正することができなくなる。このように、上述の従来技術では、固体撮像素子のサイズの増大を抑制しつつ、輝度ムラ（ストリーキング）を正確に補正することが困難である。
【０００５】
本技術はこのような状況に鑑みて生み出されたものであり、固体撮像素子のサイズの増大を抑制しつつ、輝度ムラを正確に補正することを目的とする。
【課題を解決するための手段】
【０００６】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、それぞれが所定の方向に沿って配列された所定数の画素からなる複数のラインを配列した画素アレイ部と、アナログ信号をデジタル信号に変換するアナログデジタル変換器を上記所定数より多く配列したアナログデジタル変換部と、上記複数のラインを順に選択して当該ラインを選択するたびに上記所定数より多くの上記アナログ信号を上記アナログデジタル変換部へ出力させる走査回路と、上記デジタル信号に対して黒レベル補正処理を行う補正部とを具備する固体撮像素子、および、その制御方法である。これにより、ライン内の画素数より多くのアナログ信号が出力されるという作用をもたらす。
【０００７】
また、この第１の側面において、上記アナログ信号は、有効画素信号と黒レベルを示す基準信号とを含み、上記アナログデジタル変換部は、上記有効画素信号を上記デジタル信号に変換して有効画素データとして出力する有効画素信号変換部と、上記基準信号を上記デジタル信号に変換して基準データとして出力する基準信号変換部とを備え、上記補正部は、上記有効画素データと上記基準データとの差分を求める処理を上記黒レベル補正処理として行ってもよい。これにより、有効画素データと基準データとの差分が求められるという作用をもたらす。
【０００８】
また、この第１の側面において、上記基準信号を生成するダミー回路をさらに具備し、上記走査回路は、上記ラインを選択するたびに当該選択したライン内の上記画素のそれぞれを駆動して上記有効画素信号を出力させるとともに上記ダミー回路に上記基準信号を出力させてもよい。これにより、ダミー回路からの基準信号を変換した基準データに基づいて有効画素データが補正されるという作用をもたらす。
【０００９】
また、この第１の側面において、上記アナログデジタル変換部は、上記基準信号変換部と上記有効画素信号変換部とのそれぞれが複数個ずつ設けられ、上記基準信号変換部のそれぞれは、上記有効画素信号変換部のそれぞれの間に分散して配列されてもよい。これにより、分散配置された基準信号変換部からの基準信号を変換した基準データに基づいて有効画素データが補正されるという作用をもたらす。
【００１０】
また、この第１の側面において、上記画素アレイ部には、上記有効画素信号を生成する有効画素と上記基準信号を生成する遮光画素とが上記画素として配列されてもよい。これにより、遮光画素からの基準信号を変換した基準データに基づいて有効画素データが補正されるという作用をもたらす。
【００１１】
また、この第１の側面において、上記複数のラインは、上記所定数の上記有効画素を上記所定の方向に沿って配列した複数の有効画素ラインと上記所定数の上記遮光画素を上記所定の方向に沿って配列した遮光画素ラインとを含み、上記走査回路は、上記複数の有効画素ラインのいずれかと上記遮光画素ラインとを同時に選択して当該選択したラインに上記有効画素信号および上記基準信号を出力させてもよい。これにより、有効画素ラインのいずれかと遮光画素ラインとが同時に選択されるという作用をもたらす。
【００１２】
また、この第１の側面において、上記複数のラインのそれぞれは、上記有効画素と上記遮光画素とを含み、上記走査回路は、上記選択したライン内の有効画素数に等しい個数の上記有効画素信号と上記選択したライン内の遮光画素数より多くの上記基準信号とを出力させてもよい。これにより、有効画素数に等しい個数の有効画素信号と上記選択したライン内の上記遮光画素数より多くの上記基準信号とが出力されるという作用をもたらす。
【００１３】
また、この第１の側面において、上記アナログデジタル変換部および上記補正部は、上記所定の基板に配置され、上記画素アレイ部および上記走査回路は、所定の基板に積層された基板に配置されてもよい。これにより、積層された基板に配置された画素アレイ部からアナログ信号が出力されるという作用をもたらす。
【００１４】
また、この第１の側面において、上記アナログデジタル変換部は、第１および第２のアナログデジタル変換部を含み、上記走査回路は、上記複数のラインのうち第１および第２のラインを同時に選択して上記第１のラインに対応する上記アナログ信号を上記第１のアナログデジタル変換部に出力させるとともに上記第２のラインに対応する上記アナログ信号を上記第２のアナログデジタル変換部に出力させてもよい。これにより、第１のラインと第２のラインとから同時にアナログ信号が出力されるという作用をもたらす。
【００１５】
また、この第１の側面において、上記黒レベル補正処理は、ラインごとに設定された補正係数を上記デジタル信号を乗算する処理を含んでもよい。これにより、デジタル信号にラインごとの補正係数が乗算されるという作用をもたらす。
【００１６】
また、本技術の第２の側面は、それぞれが所定の方向に沿って配列された所定数の画素からなる複数のラインを配列した画素アレイ部と、アナログ信号をデジタル信号に変換するアナログデジタル変換器を上記所定数より多く配列したアナログデジタル変換部と、上記複数のラインを順に選択して当該ラインを選択するたびに上記所定数より多くの上記アナログ信号を上記アナログデジタル変換部へ出力させる走査回路と、上記デジタル信号に対して黒レベル補正処理を行う補正部と上記黒レベル補正処理が行われたデジタル信号を処理する信号処理部とを具備する電子機器である。これにより、ライン内の画素数より多くのアナログ信号がデジタル信号に変換されて処理されるという作用をもたらす。
【発明の効果】
【００１７】
本技術によれば、固体撮像素子のサイズの増大を抑制しつつ、輝度ムラを正確に補正することができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１８】
【図１】本技術の第１の実施の形態における電子機器の一構成例を示すブロック図である。
【図２】本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。
【図３】本技術の第１の実施の形態における画素アレイ部およびカラムＡＤＣ（Analog to Digital Converter）の一構成例を示すブロック図である。
【図４】本技術の第１の実施の形態における有効画素およびＯＰＢ画素の一構成例を示す回路図である。
【図５】本技術の第１の実施の形態における論理回路の一構成例を示すブロック図である。
【図６】本技術の第１の実施の形態におけるラインに対するアクセス順の一例を示すグラフである。
【図７】本技術の第１の実施の形態における走査回路の動作の一例を示すタイミングチャートである。
【図８】本技術の第１の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。
【図９】本技術の第１の実施の形態の第１の変形例におけるカラムＡＤＣの一構成例を示すブロック図である。
【図１０】本技術の第１の実施の形態の第１の変形例における補正前後の有効画素データの一例を示す図である。
【図１１】本技術の第１の実施の形態の第２の変形例における固体撮像素子の一構成例を示すブロック図である。
【図１２】本技術の第１の実施の形態の第３の変形例における画素アレイ部およびカラムＡＤＣの一構成例を示すブロック図である。
【図１３】本技術の第１の実施の形態の第４の変形例における論理回路の一構成例を示すブロック図である。
【図１４】本技術の第１の実施の形態の第５の変形例における下側論理回路の一構成例を示すブロック図である。
【図１５】本技術の第２の実施の形態における画素アレイ部、ダミー回路およびカラムＡＤＣの一構成例を示すブロック図である。
【図１６】本技術の第２の実施の形態におけるダミー回路の一構成例を示す回路図である。
【図１７】本技術の第２の実施の形態におけるダミー回路の配置例を示す図である。
【図１８】本技術の第３の実施の形態における画素アレイ部およびカラムＡＤＣの一構成例を示すブロック図である。
【図１９】本技術の第３の実施の形態におけるＯＰＢ領域の一構成例を示す平面図である。
【図２０】本技術の第３の実施の形態におけるラインに対するアクセス順の一例を示すグラフである。
【図２１】車両制御システムの概略的な構成の一例を示すブロック図である。
【図２２】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【００１９】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（ＯＰＢ画素ラインからの信号を用いて補正する例）
２．第２の実施の形態（ダミー回路からの信号を用いて補正する例）
３．第３の実施の形態（ＯＰＢ列からの信号を用いて補正する例）
４．移動体への応用例
【００２０】
＜１．第１の実施の形態＞
［電子機器の構成例］
図１は、本技術の第１の実施の形態における電子機器１００の一構成例を示すブロック図である。この電子機器１００は、撮像機能を有する電子機器であり、撮像レンズ１１０、固体撮像素子２００、画像処理部１２０、撮像制御部１３０および記録部１４０を備える。電子機器１００としては、デジタルカメラやスマートフォン、パーソナルコンピュータなどが想定される。
【００２１】
撮像レンズ１１０は、被写体からの光を集光して固体撮像素子２００に導くものである。
【００２２】
固体撮像素子２００は、撮像制御部１３０からの垂直同期信号ＶＳＹＮＣに同期して、画像データを撮像するものである。ここで、垂直同期信号ＶＳＹＮＣは、撮像のタイミングを示すタイミング信号である。例えば、３０ヘルツ（Ｈｚ）や６０ヘルツ（Ｈｚ）の周期信号が垂直同期信号ＶＳＹＮＣとして用いられる。固体撮像素子２００は、画像データを画像処理部１２０に信号線２０９を介して供給する。
【００２３】
撮像制御部１３０は、固体撮像素子２００を制御するものである。この撮像制御部１３０は、垂直同期信号ＶＳＹＮＣや、露光時間を制御する信号などを固体撮像素子２００に信号線１３９を介して供給する。また、撮像制御部１３０は、例えば、撮像を開始させるための操作（シャッターボタンの押下など）が行われたときに、垂直同期信号ＶＳＹＮＣの供給を開始する。
【００２４】
画像処理部１２０は、画像データに対して、デモザイク処理やホワイトバランス処理などの様々な画像処理を実行するものである。この画像処理部１２０は、処理後の画像データを記録部１４０に信号線１２９を介して供給する。記録部１４０は、画像データを記録するものである。なお、画像処理部１２０は、特許請求の範囲に記載の信号処理部の一例である。
【００２５】
[固体撮像素子の構成例]
図２は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、半導体基板２０１を備える。半導体基板２０１には、走査回路２１０、画素アレイ部３００、カラムＡＤＣ２２０、論理回路２５０およびタイミング制御部２８０が設けられる。
【００２６】
画素アレイ部３００には、複数の画素が二次元格子状に配列される。以下、所定の方向に沿って配列された画素の集合を「行」または「ライン」と称し、行に垂直な方向に沿って配列された画素の集合を「列」と称する。また、画素アレイ部３００には、画素として、遮光されていない有効画素と、遮光されたＯＰＢ画素とが配列される。有効画素およびＯＰＢ画素のそれぞれの配置場所については後述する。
【００２７】
タイミング制御部２８０は、垂直同期信号ＶＳＹＮＣに同期して、走査回路２１０、カラムＡＤＣ２２０および論理回路２５０のそれぞれの動作タイミングを制御するものである。
【００２８】
走査回路２１０は、行を順に選択して、その行内の画素を駆動するものである。駆動された画素のそれぞれは、アナログの画素信号をカラムＡＤＣ２２０に供給する。
【００２９】
カラムＡＤＣ２２０は、画素信号のそれぞれをデジタル信号に変換して画素データとして論理回路２５０に出力するものである。
【００３０】
論理回路２５０は、画素データのそれぞれに対して、ストリーキングを抑制するための黒レベル補正処理を行うものである。この論理回路２５０は、処理後の画素データからなる画像データを画像処理部１２０に供給する。なお、論理回路２５０は、特許請求の範囲に記載の補正部の一例である。
【００３１】
図３は、本技術の第１の実施の形態における画素アレイ部３００およびカラムＡＤＣ２２０の一構成例を示すブロック図である。画素アレイ部３００は、有効画素領域３１０と、ＯＰＢ領域３５０とに分割される。
【００３２】
有効画素領域３１０には、複数の有効画素３２０が二次元格子状に配列される。有効画素３２０の行数は、Ｍ（Ｍは、整数）であり、列数は、Ｎ（Ｎは、整数）である。また、有効画素領域３１０には、列ごとに垂直信号線３０８−ｎ（ｎは０乃至Ｎ−１の整数）ｖが配線される。第ｎ列の有効画素３２０のそれぞれは、垂直信号線３０８−ｎｖに接続される。
【００３３】
ＯＰＢ領域３５０は、有効画素領域３１０の列方向を上下方向として、その有効画素領域３１０の上側または下側に隣接して配置される。例えば、カラムＡＤＣ２２０側を下側として、ＯＰＢ領域３５０は有効画素領域３１０の下側に配置される。このＯＰＢ領域３５０には、行方向に沿ってＮ個のＯＰＢ画素３６０が配列される。また、ＯＰＢ領域３５０には、列ごとに垂直信号線３０９−ｎｖが配線される。第ｎ列のＯＰＢ画素３６０は、垂直信号線３０９−ｎｖに接続される。なお、ＯＰＢ画素３６０は、特許請求の範囲に記載の遮光画素の一例である。
【００３４】
カラムＡＤＣは、２つのＯＰＢ列変換部２２１と有効画素列変換部２２３とを備える。ＯＰＢ列変換部２２１は、行方向を左右方向として、有効画素列変換部２２３の左側と右側とに配置される。また、ＯＰＢ列変換部２２１のそれぞれには、行方向に沿って、Ｎ／２個のＡＤＣ２２２が配列される。有効画素列変換部２２３には、行方向に沿ってＮ個のＡＤＣ２２２が配列される。すなわち、カラムＡＤＣ２２０には、Ｎ×２個のＡＤＣ２２２が配列される。なお、カラムＡＤＣ２２０は、特許請求の範囲に記載のアナログデジタル変換部の一例である。また、ＯＰＢ列変換部２２１は、特許請求の範囲に記載の基準信号変換部の一例であり、有効画素列変換部２２３は、特許請求の範囲に記載の有効画素信号変換部の一例である。
【００３５】
左側のＯＰＢ列変換部２２１の第ｎＬ列のＡＤＣ２２２は、垂直信号線３０９−ｎＬｖを介して第ｎＬ列のＯＰＢ画素３６０に接続される。ここで、ｎＬは、０乃至（Ｎ／２−１）の整数である。右側のＯＰＢ列変換部２２１の第ｎＲ列のＡＤＣ２２２は、垂直信号線３０９−ｎＲｖを介して第ｎＲ列のＯＰＢ画素３６０に接続される。ここで、ｎＲは、Ｎ／２乃至Ｎ−１の整数である。
【００３６】
有効画素列変換部２２３内の第ｎ列のＡＤＣ２２２は、垂直信号線３０８−ｎｖを介して第ｎ列の有効画素３２０に接続される。
【００３７】
ＡＤＣ２２２のそれぞれは、対応する垂直信号線からのアナログの画素信号をデジタルの画素データに変換する。有効画素３２０からの画素信号を以下、「有効画素信号」と称し、ＯＰＢ画素３６０からの画素信号を「ＯＰＢ画素信号」と称する。このＯＰＢ画素信号は、ストリーキングの補正において、黒レベルを示す基準の信号として用いられる。また、有効画素信号に対応する画素データを以下、「有効画素データ」と称し、ＯＰＢ画素信号に対応する画素データを「ＯＰＢ画素データ」と称する。なお、ＯＰＢ画素信号は、特許請求の範囲に記載の基準信号の一例であり、ＯＰＢ画素データは、特許請求の範囲に記載の基準データの一例である。
【００３８】
走査回路２１０は、有効画素３２０の行（以下、「有効画素ライン」と称する。）を順に選択し、有効画素ラインの選択のたびに、同時にＯＰＢ画素３６０の行（以下、「ＯＰＢ画素ライン」と称する。）を選択する。このため、有効画素ラインの選択のたびに、選択された有効画素ラインは、Ｎ個の有効画素信号を出力し、ＯＰＢ画素ラインは、Ｎ個のＯＰＢ画素信号を出力する。そして、カラムＡＤＣ２２０は、それらの画素信号をＮ×２個の画素データに変換して論理回路２５０に出力する。
【００３９】
一般に、筋状成分（ストリーキング）は、電圧変動や、画素アレイ部３００およびカラムＡＤＣ２２０の特性のばらつきなどに起因して生じる。有効画素ラインとＯＰＢ画素ラインとを同時に駆動することにより、有効画素ラインごとに電圧が変動しても、同じ電圧条件のＯＰＢ画素ラインからの信号を用いた補正により、電圧変動に起因するストリーキングを抑制することができる。
【００４０】
また、有効画素ラインとＯＰＢ画素ラインとは、プロセスや温度の条件が同一であるため、ＯＰＢ画素ラインからの信号を用いた補正により、画素アレイ部３００の特性のばらつきに起因するストリーキングを抑制することができる。
【００４１】
また、ＯＰＢ列変換部２２１と、有効画素列変換部２２３とは、プロセスや温度の条件が同一であるため、ＯＰＢ画素データを用いた補正により、カラムＡＤＣ２２０の特性のばらつきに起因するストリーキングを抑制することができる。
【００４２】
さらに、ＯＰＢ領域３５０を有効画素領域３１０の下側に配置したため、ＯＰＢ領域３５０を左側や右側に配置する場合と比較して、画素アレイ部３００の左右方向（行方向）のサイズを小さくすることができる。
【００４３】
［画素アレイ部の構成例］
図４は、本技術の第１の実施の形態における有効画素３２０およびＯＰＢ画素３６０の一構成例を示す回路図である。有効画素３２０のそれぞれは、リセットトランジスタ３２１、転送トランジスタ３２２、フォトダイオード３２３、増幅トランジスタ３２４、浮遊拡散層３２５および選択トランジスタ３２６を備える。
【００４４】
フォトダイオード３２３は、光電変換により、光から電荷を生成するものである。転送トランジスタ３２２は、転送信号ＴＲＧ_ｍ（Ｍは、０乃至Ｍの整数）に従って、フォトダイオード３２３が生成した電荷を浮遊拡散層３２５へ転送するものである。
【００４５】
浮遊拡散層３２５は、転送された電荷を蓄積して、電荷量に応じた電圧を生成するものである。リセットトランジスタ３２１は、リセット信号ＲＳＴ_ｍに従って、浮遊拡散層３２５の電荷量を初期化するものである。
【００４６】
増幅トランジスタ３２４は、浮遊拡散層３２５の電圧を増幅するものである。選択トランジスタ３２６は、選択信号ＳＥＬ_ｍに従って、増幅された電圧の信号を有効画素信号として有効画素列変換部２２３に垂直信号線３０８−ｎｖを介して出力するものである。
【００４７】
走査回路２１０は、選択したラインに選択信号ＳＥＬ_ｍを供給する。また、走査回路２１０は、選択したラインの露光開始時に転送信号ＴＲＧ_ｍおよびリセット信号ＲＳＴ_ｍを送信して電圧を初期化させる。そして、走査回路２１０は、選択したラインの露光終了時に転送信号ＴＲＧ_ｍして電荷を転送させる。
【００４８】
ＯＰＢ画素３６０のそれぞれは、リセットトランジスタ３６１、転送トランジスタ３６２、フォトダイオード３６３、増幅トランジスタ３６４、浮遊拡散層３６５および選択トランジスタ３６６を備える。これらの素子の機能は、有効画素３２０と同様である。
【００４９】
なお、有効画素３２０およびＯＰＢ画素３６０の回路は、図４に例示した回路に限定されない。例えば、浮遊拡散層を複数の画素で共有する構成であってもよい。
【００５０】
［論理回路の構成例］
図５は、本技術の第１の実施の形態における論理回路２５０の一構成例を示すブロック図である。この論理回路２５０は、補正値演算部２５１および黒レベル補正部２５２を備える。黒レベル補正部２５２は、Ｎ個の減算器２５３を備える。
【００５１】
補正値演算部２５１は、有効画素ラインが選択されるたびに、Ｎ個のＯＰＢ画素データの平均値を補正値として演算するものである。この補正値演算部２５１は、補正値を黒レベル補正部２５２に供給する。なお、補正値演算部２５１は、平均値を補正値として演算しているが、平均値以外の統計量（中央値など）を補正値として演算してもよい。
【００５２】
減算器２５３は、対応する列の有効画素データと、補正値との差分を演算するものである。ｎ列の減算器２５３により、ｎ列目の有効画素データから補正値が減算される。減算器２５３は、演算した差分をＯＰＢ補正済み有効画素データとして画像処理部１２０に出力する。
【００５３】
なお、論理回路２５０は、ＯＰＢ画素データによる黒レベル補正の他、ＣＤＳ（Correlated Double Sampling）処理などの信号処理をさらに実行することもできる。
【００５４】
図６は、本技術の第１の実施の形態におけるラインに対するアクセス順の一例を示すグラフである。同図における縦軸は、アクセス先の行（ライン）のアドレス（垂直アドレス）を示し、横軸は時間を示す。Ｖ_０は、ＯＰＢ画素ラインの垂直アドレスを示し、Ｖ_１乃至Ｖ_Ｍは、有効画素ラインの垂直アドレスを示す。
【００５５】
垂直同期信号ＶＳＹＮＣの周期内のタイミングＴ_１において、走査回路２１０は、Ｖ_０およびＶ_１のアドレスに同時にアクセスする。これにより、ＯＰＢ画素ラインと最初の有効画素ラインとが同時に駆動される。
【００５６】
そして、次のタイミングＴ_２において、走査回路２１０は、Ｖ_０およびＶ_２のアドレスに同時にアクセスする。これにより、ＯＰＢ画素ラインと２番目の有効画素ラインとが同時に駆動される。以下、同様に走査回路２１０は、Ｖ_０のアドレスとＶ_３以降のアドレスとに同時にアクセスする処理を繰り返す。
【００５７】
そして、タイミングＴ_Ｍにおいて、走査回路２１０は、Ｖ_０およびＶ_Ｍのアドレスに同時にアクセスする。これにより、ＯＰＢ画素ラインと最後の有効画素ラインとが同時に駆動される。このように、有効画素ラインのいずれかとＯＰＢラインとが同時に駆動される。これにより、有効画素ラインの選択のたびに、Ｎ×２個の画素信号が出力される。
【００５８】
上述の一連の処理により、画像データが生成される。垂直同期信号ＶＳＹＮＣの周期のたびに、同様の処理により画像データが生成される。
【００５９】
ここで、仮に、ＯＰＢ領域３５０を有効画素領域３１０の左右に配置する構成とした場合、有効画素ラインの選択のたびに、Ｎ×２個の画素信号を出力させるには、左側と右側とで合わせてＮ列のＯＰＢ画素を配置する必要がある。Ｎ列ものＯＰＢ画素を配置すると、画素アレイ部３００の左右のサイズが有効画素のみの場合と比較して２倍になってしまう。同様に、画素アレイ部３００の面積も２倍となり、固体撮像素子２００の小型化が困難となる。
【００６０】
これに対して、固体撮像素子２００では、ＯＰＢ画素ラインを有効画素領域３１０の下側に配置したため、画素アレイ部３００の左右方向のサイズは、有効画素のみの場合と同一で済む。また、ＯＰＢ画素ラインは１ラインであるため、画素アレイ部３００の上下方向のサイズは、（Ｍ＋１）／Ｍ倍で済み、面積も（Ｍ＋１）／Ｍ倍となる。
【００６１】
また、ＯＰＢ領域３５０を有効画素領域３１０の左右に配置する構成であってもＯＰＢ画素の列数を削減すれば、サイズの増大を抑制することができる。しかしながら、その代わりに、ラインごとのＯＰＢ画素信号の数が少なくなり、正確な補正が困難となる。
【００６２】
これに対して、固体撮像素子２００では、有効画素ラインごとに、そのラインの列数Ｎと同じ個数の多くのＯＰＢ画素信号を出力するため、補正を正確に行うことができる。
【００６３】
図７は、本技術の第１の実施の形態における走査回路２１０の動作の一例を示すタイミングチャートである。垂直同期信号の周期を１Ｖ期間とする。１Ｖ期間内のタイミングＴ_１からＴ_Ｍまでの期間において、走査回路２１０は、選択信号ＳＥＬ_０により、ＯＰＢ画素ラインを駆動させる。また、タイミングＴ_１において走査回路２１０は、選択信号ＳＥＬ_１により、第１ライン目の有効画素ラインを駆動させる。
【００６４】
次のタイミングＴ_２において、走査回路２１０は、選択信号ＳＥＬ_２により、第２ライン目の有効画素ラインを駆動させ、タイミングＴ_３において選択信号ＳＥＬ_３により第３ライン目の有効画素ラインを駆動させる。以下、同様に、有効画素ラインが順に駆動される。
【００６５】
［固体撮像素子の動作例］
図８は、本技術の第１の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。この動作は、例えば、撮像を開始させるための操作が行われたときに開始される。
【００６６】
固体撮像素子２００は、ｍに初期値「１」を設定する（ステップＳ９０１）。そして、固体撮像素子２００は、第ｍ行（有効画素ライン）と第０行（ＯＰＢ画素ライン）とを同時に駆動して画素データを読み出す（ステップＳ９０２）。
【００６７】
固体撮像素子２００は、ＯＰＢ画素データの平均値を補正値として算出し（ステップＳ９０３）、その補正値により有効画素データを補正する（ステップＳ９０４）。固体撮像素子２００は、ｍをインクリメントし（ステップＳ９０５）、ｍがＭより大きい（すなわち、最後のライン）であるか否かを判断する（ステップＳ９０６）。
【００６８】
ｍがＭ以下の場合（ステップＳ９０６：Ｎｏ）、固体撮像素子２００は、ステップＳ９０２以降を繰り返す。一方、ｍがＭより大きい場合（ステップＳ９０６：Ｙｅｓ）、固体撮像素子２００は、画像データに対して画像処理を行い（ステップＳ９０７）、撮像の終了が撮像制御部１３０により指示されたか否かを判断する（ステップＳ９０８）。
【００６９】
撮像終了が指示されていない場合に（ステップＳ９０８：Ｎｏ）、固体撮像素子２００は、ステップＳ９０１以降を繰り返し実行する。一方、撮像終了が指示された場合に（ステップＳ９０８：Ｙｅｓ）、固体撮像素子２００は、撮像のための動作を終了する。
【００７０】
このように、本技術の第１の実施の形態によれば、走査回路２１０は、有効画素ラインの列数Ｎより多い２Ｎ個のＡＤＣ２２２のそれぞれへ有効画素信号とＯＰＢ画素信号とを出力させるため、ＯＰＢ画素信号によりストリーキングを補正することができる。また、ＡＤＣ２２２の個数２Ｎよりも、有効画素の列数を少なくしたため、列数を２Ｎとする場合よりも固体撮像素子２００のサイズを小さくすることができる。
【００７１】
［第１の変形例］
上述の第１の実施の形態では、カラムＡＤＣ２２０において有効画素列変換部２２３の左側と右側とにＯＰＢ列変換部２２１を配置していたが、この配置では、列ごとに輝度にムラが生じる場合に、その輝度ムラを十分に補正することができないおそれがある。この列ごとの輝度ムラは、水平シェーディング成分と呼ばれる。この第１の実施の形態の第１の変形例の固体撮像素子２００は、水平シェーディング成分をさらに補正する点において第１の実施の形態と異なる。
【００７２】
図９は、本技術の第１の実施の形態の第１の変形例におけるカラムＡＤＣ２２０の一構成例を示すブロック図である。この第１の実施の形態の第１の変形例のカラムＡＤＣ２２０には、複数のＯＰＢ列変換部２２１と複数の有効画素列変換部２２３とが設けられる。そして、それらのＯＰＢ列変換部２２１は、両端と有効画素列変換部２２３のそれぞれとの間に分散して配置される。例えば、３個の有効画素列変換部２２３と、４個のＯＰＢ列変換部２２１を配置する場合、そのうち２個のＯＰＢ列変換部２２１は両端に配置される。また、残りの２個のＯＰＢ列変換部２２１は、３個の有効画素列変換部２２３の間に配置される。
【００７３】
黒レベル補正部２５２は、有効画素列変換部２２３ごとに、その有効画素列変換部２２３に隣接するＯＰＢ列変換部２２１からのＯＰＢ画素データを用いて、有効画素データを補正する。例えば、最も左側の有効画素列変換部２２３の有効画素データは、左端のＯＰＢ列変換部２２１と、左から２番目のＯＰＢ列変換部２２１とからのＯＰＢ画素データの平均値により補正される。
【００７４】
図１０は、本技術の第１の実施の形態の第１の変形例における補正前後の有効画素データの一例を示す図である。同図におけるａは、黒レベル補正前の列ごとの有効画素データの一例を示す図であり、同図におけるｂは、黒レベル補正後の列ごとの有効画素データの一例を示す図である。また、同図における縦軸は、有効画素データの輝度値を示し、横軸は、列のアドレスである水平アドレスを示す。点線の値は、真の黒レベルを示す。また、白丸は、ＯＰＢ列変換部２２１のＯＰＢ画素データの平均値（補正値）を示す。実線は、有効画素データの輝度値を示す。
【００７５】
図１０におけるａに例示するように、黒レベル補正前において、左側の列のＯＰＢ画素データの平均値は、右側よりも比較的高い。このため、全体的に左側の列の輝度が、右側よりも高くなる。すなわち、列ごとの輝度ムラである水平シェーディング成分が生じている。同図におけるｂに例示するように、分散配置したＯＰＢ列変換部２２１の補正値（白丸）により補正すれば、水平シェーディング成分を補正することができる。
【００７６】
このように、本技術の第１の実施の形態の第１の変形例では、ＯＰＢ列変換部２２１を分散して配置したため、固体撮像素子２００は、それらのＯＰＢ列変換部２２１の補正値により水平シェーディング成分を補正することができる。
【００７７】
［第２の変形例］
上述の第１の実施の形態では、１枚の半導体基板２０１に、画素アレイ部３００やカラムＡＤＣ２２０を配置していたが、半導体基板２０１の面積を一定とすると、画素数の増大に伴って画素を微細化する必要が生じる。この微細化により、画素のそれぞれのフォトダイオードの面積が小さくなり、感度などの画素特性を維持することが困難となる。画素アレイ部３００等を、積層した複数の基板に分散して配置すれば、微細化に伴う画素特性（感度など）の低下を抑制することができる。この第１の実施の形態の第２の変形例の固体撮像素子２００は、積層した複数の基板に画素アレイ部３００やカラムＡＤＣ２２０を分散して配置した点において第１の実施の形態と異なる。
【００７８】
図１１は、本技術の第１の実施の形態の第２の変形例における固体撮像素子２００の一構成例を示すブロック図である。この第１の実施の形態の第２の変形例の固体撮像素子２００は、上側基板２０２と、下側基板２０３とを備える。これらの基板は、積層されている。
【００７９】
上側基板２０２には、例えば、走査回路２１０および画素アレイ部３００が設けられる。下側基板２０３には、例えば、カラムＡＤＣ２２０、論理回路２５０およびタイミング制御部２８０が設けられる。
【００８０】
なお、走査回路２１０および画素アレイ部３００を上側基板２０２に、残りを下側基板２０３に配置しているが、この構成に限定されない。例えば、画素アレイ部３００のみを上側基板２０２に配置し、残りを下側基板２０３に配置してもよい。
【００８１】
このように、本技術の第１の実施の形態の第２の変形例では、画素アレイ部３００やカラムＡＤＣ２２０を、積層された複数の基板に分散して配置したため、微細化に伴う画素特性の低下を抑制することができる。
【００８２】
［第３の変形例］
上述の第１の実施の形態では、有効画素の１ライン分のＡＤＣ２２２を配置して１ラインずつ読み出していたが、ライン数の増大に伴って全ラインの読出しに要する時間が長くなってしまう。この第１の実施の形態の第３の変形例の固体撮像素子２００は、全ラインの読出しに要する時間を短くした点において第１の実施の形態と異なる。
【００８３】
図１２は、本技術の第１の実施の形態の第３の変形例における画素アレイ部３００およびカラムＡＤＣの一構成例を示すブロック図である。この第１の実施の形態の第３の変形例の画素アレイ部３００は、ＯＰＢ領域３５０の代わりに、上側ＯＰＢ領域３７０および下側ＯＰＢ領域３８０を備える。また、第３の変形例の固体撮像素子２００は、カラムＡＤＣ２２０の代わりに、上側カラムＡＤＣ２３０および下側カラムＡＤＣ２４０を備える。なお、上側カラムＡＤＣ２３０は、特許請求の範囲に記載の第１のアナログデジタル変換部の一例であり、下側カラムＡＤＣ２４０は、特許請求の範囲に記載の第２のアナログデジタル変換部の一例である。
【００８４】
上側ＯＰＢ領域３７０および下側ＯＰＢ領域３８０のそれぞれには、行方向に沿ってＮ個のＯＰＢ画素が配列される。また、上側ＯＰＢ領域３７０は、列方向を上下方向として有効画素領域３１０の上側に配置され、下側ＯＰＢ領域３８０は、有効画素領域３１０の下側に配置される。
【００８５】
走査回路２１０は、有効画素領域３１０の２ライン（例えば、奇数ラインと偶数ライン）と、上側のＯＰＢ画素ラインと下側のＯＰＢ画素ラインとを同時に選択する。有効画素領域３１０内の選択された奇数ラインと、上側のＯＰＢ画素ラインとは、Ｎ個の有効画素信号とＮ個のＯＰＢ画素信号とを上側カラムＡＤＣ２３０へ出力する。また、有効画素領域３１０内の選択された偶数ラインと、下側のＯＰＢ画素ラインとは、Ｎ個の有効画素信号とＮ個のＯＰＢ画素信号とを下側カラムＡＤＣ２４０へ出力する。
【００８６】
上側カラムＡＤＣ２３０および下側カラムＡＤＣ２４０のそれぞれには、第１の実施の形態のカラムＡＤＣ２２０と同様に、Ｎ×２個のＡＤＣが配置される。上側カラムＡＤＣ２３０および下側カラムＡＤＣ２４０のそれぞれは、入力されたＮ×２個の画素信号（有効画素信号およびＯＰＢ画素信号）をデジタル信号に変換する。
【００８７】
なお、固体撮像素子２００は、有効画素領域３１０の２ラインを同時に読み出しているが、３ライン以上を同時に読み出してもよい。例えば、４ラインを同時に読み出す場合には、４つのカラムＡＤＣと、４つのＯＰＢ画素ラインとを設ければよい。
【００８８】
このように、本技術の第１の実施の形態の第３の変形例によれば、有効画素領域３１０の２ラインを同時に読み出すために、１ラインずつ読み出す場合と比較して、全ラインの読出しに要する時間を短くすることができる。
【００８９】
［第４の変形例］
上述の第１の実施の形態では、固体撮像素子２００は、有効画素データと同時に読み出したＯＰＢ画素データの平均値（補正値）により、その有効画素データを補正していた。しかし、有効画素の特性ばらつきなどに起因して、ＯＰＢ画素データの補正値と別途にオフセット成分が生じている場合には、その補正値のみではオフセット成分を補正することができなくなる。例えば、行ごとにオフセット成分が生じている場合には、行ごとに輝度ムラが生じ、この成分は垂直シェーディング成分と呼ばれる。この第１の実施の形態の第４の変形例の固体撮像素子２００は、垂直シェーディング成分をさらに補正する点において第１の実施の形態と異なる。
【００９０】
図１３は、本技術の第１の実施の形態の第４の変形例における論理回路２５０の一構成例を示すブロック図である。この第１の実施の形態の第４の変形例の論理回路２５０は、ライン毎補正係数保持部２５４と、垂直シェーディング補正部２５５とをさらに備える点において第１の実施の形態と異なる。
【００９１】
ライン毎補正係数保持部２５４は、オフセット成分を補正するための補正係数を有効画素ラインごとに保持するものである。この補正係数は、例えば、出荷時のテストなどにおいて求められ、予め保持される。そして、有効画素ラインが選択されるたびに、そのラインに対応する補正係数が、垂直シェーディング補正部２５５により読み出される。
【００９２】
垂直シェーディング補正部２５５は、Ｎ個の乗算器２５６を備える。第ｎ（ｎは０乃至Ｎ−１の整数）列の乗算器２５６は、第ｎ列のＯＰＢ補正済み有効画素データと、有効画素ラインに対応する補正係数とを乗算する。そして、乗算器２５６は、乗算後のデータを垂直シェーディング補正済み画素データとして画像処理部１２０に供給する。
【００９３】
なお、垂直シェーディング補正部２５５は、予め保持した補正係数を用いているが、撮像時の有効画素ラインの平均値から補正係数を求めてもよい。
【００９４】
このように、本技術の第１の実施の形態の第４の変形例では、有効画素ラインごとに、対応する補正係数をＯＰＢ補正済み画素データに乗算するため、垂直シェーディング成分を補正することができる。
【００９５】
［第５の変形例］
上述の第１の実施の形態の第４の変形例では、有効画素の１ライン分のＡＤＣ２２２を配置して１ラインずつ読み出して垂直シェーディング成分を補正していたが、ライン数の増大に伴って全ラインの読出しに要する時間が長くなってしまう。この第１の実施の形態の第５の変形例の固体撮像素子２００は、全ラインの読出しに要する時間を短くした点において第４の変形例と異なる。
【００９６】
図１４は、本技術の第１の実施の形態の第５の変形例における下側論理回路２７０の一構成例を示すブロック図である。この第１の実施の形態の第５の変形例の固体撮像素子２００には、論理回路２５０の代わりに上側論理回路２６０および下側論理回路２７０が設けられる。
【００９７】
下側論理回路２７０は、補正値演算部２７１、黒レベル補正部２７２、ライン毎補正係数保持部２７４および垂直シェーディング補正部２７５を備える。黒レベル補正部２７２は、Ｎ個の減算器２７３を備え、ＯＰＢ画素データの平均値により列ごとに有効画素データを補正し、下側ＯＰＢ補正済みデータとして垂直シェーディング補正部２７５に出力する。
【００９８】
ライン毎補正係数保持部２７４は、有効画素ラインごとに、補正係数を保持するものである。
【００９９】
垂直シェーディング補正部２７５は、Ｎ×２個の乗算器２７６と、Ｎ個の加算器２７７とを備える。
【０１００】
偶数個目の乗算器２７６は、ｎ列目の下側ＯＰＢ補正済み画素データと、対応する偶数ラインの補正係数とを乗算し、乗算値をｎ個目の加算器２７７に供給する。奇数個目の乗算器２７６は、ｎ列目の上側ＯＰＢ補正済み画素データと、対応する奇数ラインの補正係数とを乗算し、乗算値をｎ個目の加算器２７７に供給する。ｎ個目の加算器２７７は、対応する２つの乗算器２７６からの乗算値を加算して、垂直シェーディング補正済み画素データとして画像処理部１２０に供給する。
【０１０１】
上側論理回路２６０の構成は、下側論理回路２７０と同様である。
【０１０２】
このように、本技術の第１の実施の形態の第５の変形例では、有効画素領域３１０の２ラインを同時に読み出して補正係数を乗算するために、全ラインの読出しに要する時間を短くしつつ、垂直シェーディング成分を補正することができる。
【０１０３】
＜２．第２の実施の形態＞
上述の第１の実施の形態では、画素アレイ部３００において、有効画素３２０のほか、有効画素と同じ構成のＯＰＢ画素３６０を追加していたが、ＯＰＢ画素３６０の分、画素アレイ部３００のサイズが大きくなってしまう。この第２の実施の形態の固体撮像素子２００は、画素アレイ部３００のサイズをさらに削減した点において第１の実施の形態と異なる。
【０１０４】
図１５は、本技術の第２の実施の形態における画素アレイ部３００、ダミー回路２９０およびカラムＡＤＣ２２０の一構成例を示すブロック図である。第２の実施の形態の固体撮像素子２００には、２つのダミー回路２９０が配置される。また、第２の実施の形態の画素アレイ部３００には、有効画素領域３１０のみが配置され、ＯＰＢ領域３５０は配置されない。
【０１０５】
また、第２の実施の形態のカラムＡＤＣ２２０には、２つのＯＰＢ列変換部２２１の代わりに、２つの基準信号変換部２２４が配置される。基準信号変換部２２４は、有効画素列変換部２２３の左側と右側とに配置され、２つのダミー回路２９０は、画素アレイ部３００とカラムＡＤＣ２２０との間に配置される。それらのダミー回路２９０の一方は、左側の基準信号変換部２２４と接続され、他方は、右側の基準信号変換部２２４と接続される。
【０１０６】
ダミー回路２９０のそれぞれは、走査回路２１０の制御に従ってＣ個の所定の基準信号を、対応する基準信号変換部２２４に出力する。この基準信号は、黒レベル補正において基準として用いられる信号である。例えば、１０μＶｒｍｓ（root mean square）程度に十分に相関ノイズが抑制された信号が基準信号として用いられる。
【０１０７】
２つの基準信号変換部２２４のそれそれには、Ｃ（Ｃは、整数）個のＡＤＣ２２２が配置される。有効画素列変換部２２３には、第１の実施の形態と同様にＮ個のＡＤＣ２２２が配置される。すなわち、カラムＡＤＣ２２０には、合計で（Ｎ＋２Ｃ）個のＡＤＣ２２２が配置される。基準信号変換部２２４は、Ｃ個の基準信号のそれぞれをデジタル信号に変換して基準データとして論理回路２５０に出力する。そして、論理回路２５０は、ＯＰＢ画素データの代わりに基準データを用いて有効画素データを補正する。
【０１０８】
図１６は、本技術の第２の実施の形態におけるダミー回路２９０の一構成例を示す回路図である。このダミー回路２９０は、増幅トランジスタ２９１および選択トランジスタ２９２を備える。増幅トランジスタ２９１および選択トランジスタ２９２の構成は、有効画素３２０内の増幅トランジスタ３２４および選択トランジスタ３２６と同様である。ただし、選択トランジスタ２９２が接続された垂直信号線はＣ個に分岐され、Ｃ個の基準信号が出力される。
【０１０９】
走査回路２１０は、ソースフォロワなどにより一定の電圧振幅の駆動信号ＤＭＹを生成し、増幅トランジスタ２９１のゲートに入力する。
【０１１０】
上述したように画素アレイ部３００にＯＰＢ領域３５０が設けられないため、固体撮像素子２００は、画素アレイ部３００のプロセスや温度の条件に起因するストリーキングを補正することができない。しかし、電圧変動やカラムＡＤＣ２２０のばらつきに起因するストリーキングについては第１の実施の形態と同様に補正することができる。さらに、ＯＰＢ領域３５０を設けないため、その分、画素アレイ部３００のサイズを削減することができる。
【０１１１】
なお、ダミー回路２９０をカラムＡＤＣ２２０と画素アレイ部３００との間に配置しているが、ダミー回路２９０の位置は、この位置に限定されない。図１７に例示するように、カラムＡＤＣ２２０の下側にダミー回路２９０を配置してもよい。
【０１１２】
また、第２の実施の形態の固体撮像素子２００に、上述の第１乃至第５の変形例のそれぞれを適用することもできる。積層構造の第２の変形例を適用する場合には、例えば、ダミー回路２９０は下側基板２０３に配置される。また、上側カラムＡＤＣ２３０および下側カラムＡＤＣ２４０を設ける第３の変形例を適用する場合には、それらのカラムＡＤＣで１つのダミー回路２９０を共有することができる。
【０１１３】
このように、本技術の第２の実施の形態では、走査回路２１０は、有効画素ラインの列数Ｎより多いＮ＋２Ｃ個のＡＤＣ２２２のそれぞれへ有効画素信号と基準信号とを出力させるため、その基準信号によりストリーキングを補正することができる。また、ＡＤＣ２２２の個数（Ｎ＋２Ｃ）よりも、有効画素の列数を少なくしたため、その分、固体撮像素子２００のサイズを小さくすることができる。
【０１１４】
＜３．第３の実施の形態＞
上述の第１の実施の形態では、走査回路２１０は、有効画素ラインを選択するたびに、ＯＰＢ画素ラインを選択して、それらのラインを読み出していた。しかし、この走査方法では、有効画素ラインのみを選択する場合と比較して読み出すライン数が２倍になり、固体撮像素子２００の消費電力が増大してしまう。このため、消費電力を低減する観点から、読み出すライン数を削減することが望ましい。この第３の実施の形態の固体撮像素子２００は、読み出すライン数を削減した点において第１の実施の形態と異なる。
【０１１５】
図１８は、本技術の第３の実施の形態における画素アレイ部３００およびカラムＡＤＣ２２０の一構成例を示すブロック図である。第３の実施の形態の画素アレイ部３００において、有効画素領域３１０の下側にはＯＰＢ領域３５０が設けられない。その代りに、有効画素領域３１０の左側と右側とにＯＰＢ領域３９０が設けられる。
【０１１６】
ＯＰＢ領域３９０のそれぞれには、Ｍ行×Ｂ列（Ｂは、Ｃより小さい整数）のＯＰＢ画素が配列される。また、ＯＰＢ領域３９０は、有効画素ラインが選択されるたびに、Ｃ個の画素加算信号を生成してＯＰＢ列変換部２２１に供給する。ここで、画素加算信号は、Ｂ個のＯＰＢ画素信号を加算した信号である。
【０１１７】
第３の実施の形態のＯＰＢ列変換部２２１のそれぞれには、Ｃ個のＡＤＣ２２２が配列される。有効画素列変換部２２３には、第１の実施の形態と同様にＮ個のＡＤＣ２２２が配置される。すなわち、カラムＡＤＣ２２０には、合計で（Ｎ＋２Ｃ）個のＡＤＣ２２２が配置される。ＯＰＢ列変換部２２１は、Ｃ個の画素加算信号のそれぞれをデジタル信号に変換して画素加算データとして論理回路２５０に出力する。
【０１１８】
そして、第３の実施の形態の論理回路２５０は、２Ｃ個の画素加算データの合計を（Ｂ×２Ｃ）により除算した値を補正値として演算し、その補正値により有効画素データを補正する。
【０１１９】
図１９は、本技術の第３の実施の形態におけるＯＰＢ領域３９０の一構成例を示す平面図である。ＯＰＢ領域３９０には、Ｍ行×Ｂ列のＯＰＢ画素３９１が配列される。ＯＰＢ画素３９１の列ごとに垂直信号線が配線される。それらの垂直信号線は、全て接続される。このため、ラインが選択されるたびに、Ｂ個のＯＰＢ画素信号がアナログ加算される。また、その垂直信号線は、Ｃ本に分岐され、Ｃ個の画素加算信号がＯＰＢ列変換部２２１に出力される。
【０１２０】
図２０は、本技術の第３の実施の形態におけるラインに対するアクセス順の一例を示すグラフである。同図における縦軸は、アクセス先の行（ライン）のアドレス（垂直アドレス）を示し、横軸は時間を示す。Ｖ_１乃至Ｖ_Ｍは、ラインの垂直アドレスを示す。
【０１２１】
タイミングＴ_１において、走査回路２１０は、Ｖ_１のアドレスにアクセスする。これにより、そのライン内の有効画素とＯＰＢ画素とが同時に駆動される。そして、列数Ｎ＋２Ｂよりも多くのＮ＋２Ｃの画素信号が出力される。以下、同様に走査回路２１０は、Ｖ_２以降のアドレスに順にアクセスする。第１の実施の形態では、ＯＰＢ画素ラインにＮ回アクセスしていたが、第３の実施の形態では、それらのアクセスを行わないため、アクセス先のライン数が半分となる。
【０１２２】
なお、第３の実施の形態の固体撮像素子２００に、上述の第１乃至第５の変形例のそれぞれを適用することもできる。
【０１２３】
このように、本技術の第３の実施の形態では、走査回路２１０は、列数（Ｎ＋２Ｂ）より多くの個数（Ｎ＋２Ｃ）のＡＤＣ２２２のそれぞれへ画素信号を出力させるため、画素信号がＮ＋２Ｂ個の場合よりもストリーキングを正確に補正することができる。また、ＡＤＣ２２２の個数（Ｎ＋２Ｃ）よりも、列数を少なくしたため、列数をＮ＋２Ｃとする場合よりも固体撮像素子２００のサイズを小さくすることができる。
【０１２４】
＜４．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【０１２５】
図２１は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２１に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【０１２６】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０１２７】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０１２８】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０１２９】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０１３０】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ  Ｄｒｉｖｅｒ  Ａｓｓｉｓｔａｎｃｅ  Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【０１３１】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１３２】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０１３３】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２１の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０１３４】
図２２は、撮像部１２０３１の設置位置の例を示す図である。
【０１３５】
図２２では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【０１３６】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０１３７】
図２２には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０１３８】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０１３９】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０１４０】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０１４１】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２１０１に適用され得る。撮像部１２１０１に本開示に係る技術を適用することにより、撮像部１２１０１のサイズの増大を抑制しつつ、画像データのストリーキングを抑制することができる。
【０１４２】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【０１４３】
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
【０１４４】
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
【０１４５】
なお、本技術は以下のような構成もとることができる。
（１）それぞれが所定の方向に沿って配列された所定数の画素からなる複数のラインを配列した画素アレイ部と、
アナログ信号をデジタル信号に変換するアナログデジタル変換器を前記所定数より多く配列したアナログデジタル変換部と、
前記複数のラインを順に選択して当該ラインを選択するたびに前記所定数より多くの前記アナログ信号を前記アナログデジタル変換部へ出力させる走査回路と、
前記デジタル信号に対して黒レベル補正処理を行う補正部と
を具備する固体撮像素子。
（２）前記アナログ信号は、有効画素信号と黒レベルを示す基準信号とを含み、
前記アナログデジタル変換部は、
前記有効画素信号を前記デジタル信号に変換して有効画素データとして出力する有効画素信号変換部と、
前記基準信号を前記デジタル信号に変換して基準データとして出力する基準信号変換部とを備え、
前記補正部は、前記有効画素データと前記基準データとの差分を求める処理を前記黒レベル補正処理として行う
前記（１）記載の固体撮像素子。
（３）前記基準信号を生成するダミー回路をさらに具備し、
前記走査回路は、前記ラインを選択するたびに当該選択したライン内の前記画素のそれぞれを駆動して前記有効画素信号を出力させるとともに前記ダミー回路に前記基準信号を出力させる
前記（２）記載の固体撮像素子。
（４）前記アナログデジタル変換部は、前記基準信号変換部と前記有効画素信号変換部とのそれぞれが複数個ずつ設けられ、
前記基準信号変換部のそれぞれは、前記有効画素信号変換部のそれぞれの間に分散して配列される
前記（２）または（３）に記載の固体撮像素子。
（５）前記画素アレイ部には、前記有効画素信号を生成する有効画素と前記基準信号を生成する遮光画素とが前記画素として配列される
前記（２）から（４）のいずれかに記載の固体撮像素子。
（６）前記複数のラインは、前記所定数の前記有効画素を前記所定の方向に沿って配列した複数の有効画素ラインと前記所定数の前記遮光画素を前記所定の方向に沿って配列した遮光画素ラインとを含み、
前記走査回路は、前記複数の有効画素ラインのいずれかと前記遮光画素ラインとを同時に選択して当該選択したラインに前記有効画素信号および前記基準信号を出力させる
前記（５）記載の固体撮像素子。
（７）前記複数のラインのそれぞれは、前記有効画素と前記遮光画素とを含み、
前記走査回路は、前記選択したライン内の有効画素数に等しい個数の前記有効画素信号と前記選択したライン内の遮光画素数より多くの前記基準信号とを出力させる
前記（５）記載の固体撮像素子。
（８）前記アナログデジタル変換部および前記補正部は、前記所定の基板に配置され、
前記画素アレイ部および前記走査回路は、所定の基板に積層された基板に配置される
前記（１）から（７）のいずれかに記載の固体撮像素子。
（９）前記アナログデジタル変換部は、第１および第２のアナログデジタル変換部を含み、
前記走査回路は、前記複数のラインのうち第１および第２のラインを同時に選択して前記第１のラインに対応する前記アナログ信号を前記第１のアナログデジタル変換部に出力させるとともに前記第２のラインに対応する前記アナログ信号を前記第２のアナログデジタル変換部に出力させる
前記（１）から（８）のいずれかに記載の固体撮像素子。
（１０）前記黒レベル補正処理は、ラインごとに設定された補正係数を前記デジタル信号を乗算する処理を含む
前記（１）から（９）のいずれかに記載の固体撮像素子。
（１１）それぞれが所定の方向に沿って配列された所定数の画素からなる複数のラインを配列した画素アレイ部と、
アナログ信号をデジタル信号に変換するアナログデジタル変換器を前記所定数より多く配列したアナログデジタル変換部と、
前記複数のラインを順に選択して当該ラインを選択するたびに前記所定数より多くの前記アナログ信号を前記アナログデジタル変換部へ出力させる走査回路と、
前記デジタル信号を補正する補正部と
前記黒レベル補正処理が行われたデジタル信号に対して黒レベル補正処理を行う信号処理部と
を具備する電子機器。
（１２）それぞれが所定の方向に沿って配列された所定数の画素からなる複数のラインを配列した画素アレイ部において前記複数のラインを順に選択して当該ラインを選択するたびに前記所定数より多くの前記アナログ信号を、アナログデジタル変換器を前記所定数より多く配列したアナログデジタル変換部へ出力させる走査手順と、
前記デジタル信号に対して黒レベル補正処理を行う補正手順と
を具備する固体撮像素子の制御方法。
【符号の説明】
【０１４６】
１００  電子機器
１１０  撮像レンズ
１２０  画像処理部
１３０  撮像制御部
１４０  記録部
２００  固体撮像素子
２０１  半導体基板
２０２  上側基板
２０３  下側基板
２１０  走査回路
２２０  カラムＡＤＣ
２２１  ＯＰＢ列変換部
２２２  ＡＤＣ
２２３  有効画素列変換部
２２４  基準信号変換部
２３０  上側カラムＡＤＣ
２４０  下側カラムＡＤＣ
２５０  論理回路
２５１、２７１  補正値演算部
２５２、２７２  黒レベル補正部
２５３、２７３  減算器
２５４、２７４  ライン毎補正係数保持部
２５５、２７５  垂直シェーディング補正部
２５６、２７６  乗算器
２７０  下側論理回路
２７７  加算器
２８０  タイミング制御部
２９０  ダミー回路
３００  画素アレイ部
３１０  有効画素領域
３２０  有効画素
３２１、３６１  リセットトランジスタ
３２２、３６２  転送トランジスタ
３２３、３６３  フォトダイオード
３２４、３６４、２９１  増幅トランジスタ
３２５、３６５  浮遊拡散層
３２６、３６６、２９２  選択トランジスタ
３５０、３９０  ＯＰＢ領域
３６０、３９１  ＯＰＢ画素
３７０  上側ＯＰＢ領域
３８０  下側ＯＰＢ領域
１２１０１  撮像部
【図１】
2018101966.tif 000003
【図２】
2018101966.tif 000004
【図３】
2018101966.tif 000005
【図４】
2018101966.tif 000006
【図５】
2018101966.tif 000007
【図６】
2018101966.tif 000008
【図７】
2018101966.tif 000009
【図８】
2018101966.tif 000010
【図９】
2018101966.tif 000011
【図１０】
2018101966.tif 000012
【図１１】
2018101966.tif 000013
【図１２】
2018101966.tif 000014
【図１３】
2018101966.tif 000015
【図１４】
2018101966.tif 000016
【図１５】
2018101966.tif 000017
【図１６】
2018101966.tif 000018
【図１７】
2018101966.tif 000019
【図１８】
2018101966.tif 000020
【図１９】
2018101966.tif 000021
【図２０】
2018101966.tif 000022
【図２１】
2018101966.tif 000023
【図２２】
2018101966.tif 000024