(57)【要約】【課題】変換処理後のシリアル２値データのパリティビットが、変換処理前のシリアル２値データに生じたビット値の誤りを反映することのできるデータ変換装置を提案する。【解決手段】パリティ計算器５０は、変換処理前のシリアル２値データＳＤＡＴＡ１について１ビットのパリティビットＰＢ１を計算する。パリティ計算器６０は、変換処理後のシリアル２値データＳＤＡＴＡ２ついて１ビットのパリティビットＰＢ２を計算する。パリティビットＰＢ１とパリティビットＰＢ２とが一致していないときには、マルチプレクサ２０は、変換処理前のシリアル２値データＳＤＡＴＡ１に付加されている１ビットのパリティビットＰ１を反転することにより得られるパリティビットを、変換処理後のシリアル２値データＳＤＡＴＡ２のパリティビットＰ２として出力する。【選択図】図１
2018182429.tif 000002
【特許請求の範囲】
【請求項１】
１ビットのパリティビットが付加されたシリアル２値データの各ビット値を予め定められた変換規則に従って変換処理する変換器であって、前記変換処理は、前記シリアル２値データの各ビット値を反転或いは非反転し、又は「０」或いは「１」に変換する処理を含む、変換器と、
前記変換処理前の前記シリアル２値データについて１ビットの第１のパリティビットを計算する第１のパリティ計算器と、
前記変換処理後の前記シリアル２値データについて１ビットの第２のパリティビットを計算する第２のパリティ計算器と、を備え、
前記第１のパリティビットと前記第２のパリティビットとが一致しているときには、前記変換器は、前記変換処理前のシリアル２値データに付加されている前記１ビットのパリティビットを非反転することにより得られるパリティビットを、前記変換処理後の前記シリアル２値データのパリティビットとして出力し、
前記第１のパリティビットと前記第２のパリティビットとが一致していないときには、前記変換器は、前記変換処理前のシリアル２値データに付加されている前記１ビットのパリティビットを反転することにより得られるパリティビットを、前記変換処理後の前記シリアル２値データのパリティビットとして出力する、データ変換装置。
【請求項２】
請求項１に記載のデータ変換装置であって、
前記変換器は、前記シリアル２値データをバッファリングせずに、前記シリアル２値データの先頭ビットから順に前記変換処理を行う、データ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ変換装置に関わる。
【背景技術】
【０００２】
データ転送レートの高速化及び低消費電力化の要求を受けて、携帯電話のフロントエンドにおけるマスタ及びスレイブ間の通信では、シリアル通信が主流となっている。このようなシリアル通信において、例えば、図２に示すように、マスタ７０とスレイブ９０との間の通信を中継するデータ変換装置８０が用いられている。このデータ変換装置８０は、マスタ７０からスレイブ９０に送信されるシリアル２値データＳＤＡＴＡ１の各ビット値を変換して得られるシリアル２値データＳＤＡＴＡ２をスレイブ９０−１，９０−２，…，９０−Ｎの何れかに送信する。シリアル２値データＳＤＡＴＡ１には、スレイブ９０を指定するアドレスが含まれている。データ変換装置８０は、予め定められた変換規則に従って、スレイブ９０を指定するアドレスをスレイブ９０−１，９０−２，…，９０−Ｎの何れかを指定するアドレスに変換する。ここで、Ｎは１以上の整数である。このようなアドレス変換を用いることにより、マスタ７０は、複数のスレイブ９０−１，９０−２，…，９０−Ｎを意識することなく、疑似的に単一のスレイブ９０と通信しているかのように見せかけることができる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ところで、マスタ７０とデータ変換装置８０との間の通信において、シリアル２値データＳＤＡＴＡ１の何れかのビット値に誤りが生じることがある。このような誤りは、シリアル２値データＳＤＡＴＡ１にパリティビットを付加することにより、パリティエラーとして検出することができる。
【０００４】
しかし、従来のデータ変換装置８０は、シリアル２値データＳＤＡＴＡ２からパリティビットを改めて計算し、この計算されたパリティビットをシリアル２値データＳＤＡＴＡ２に付加している。このため、シリアル２値データＳＤＡＴＡ１の何れかのビット値に誤りが生じているにも関わらず、シリアル２値データＳＤＡＴＡ２に付加されるパリティビットの値は、シリアル２値データＳＤＡＴＡ１のビット値の誤りを反映していない値に計算し直されてしまう。例えば、奇数パリティにおいては、シリアル２値データＳＤＡＴＡ１のビット誤りにより、「１」の個数が偶数となってしまうにも関わらず、シリアル２値データＳＤＡＴＡ２に付加されるパリティビットの値は、「１」の個数が奇数となるように計算されてしまう。ここで、奇数パリティとは、パリティビットを含むシリアル２値データの「１」の個数が奇数となるようにパリティビットを計算する方法を意味する。
【０００５】
そこで、本発明はこのような問題を解決し、変換処理後のシリアル２値データのパリティビットが、変換処理前のシリアル２値データに生じたビット値の誤りを反映することのできるデータ変換装置を提案することを課題とする。
【課題を解決するための手段】
【０００６】
上述の課題を解決するため、本発明に関わるデータ変換装置は、（i）１ビットのパリティビットが付加されたシリアル２値データの各ビット値を予め定められた変換規則に従って変換処理する変換器であって、変換処理は、シリアル２値データの各ビット値を反転或いは非反転し、又は「０」或いは「１」に変換する処理を含む、変換器と、（ii）変換処理前のシリアル２値データについて１ビットの第１のパリティビットを計算する第１のパリティ計算器と、（iii）変換処理後のシリアル２値データについて１ビットの第２のパリティビットを計算する第２のパリティ計算器を備える。第１のパリティビットと第２のパリティビットとが一致しているときには、変換器は、変換処理前のシリアル２値データに付加されている１ビットのパリティビットを非反転することにより得られるパリティビットを、変換処理後のシリアル２値データのパリティビットとして出力する。第１のパリティビットと第２のパリティビットとが一致していないときには、変換器は、変換処理前のシリアル２値データに付加されている１ビットのパリティビットを反転することにより得られるパリティビットを、変換処理後のシリアル２値データのパリティビットとして出力する。
【発明の効果】
【０００７】
本発明に関わるデータ変換装置によれば、変換処理後のシリアル２値データのパリティビットは、変換処理前のシリアル２値データに生じたビット値の誤りを反映することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に関わるデータ変換装置の回路図である。
【図２】従来のマスタ及びスレイブ間の通信を示す説明図である。
【発明を実施するための形態】
【０００９】
以下、各図を参照しながら本発明の実施形態について説明する。ここで、同一符号は同一の回路素子を示すものとし、重複する説明は省略する。
図１は、本発明の実施形態に関わるデータ変換装置１０の回路図である。データ変換装置１０は、１ビットのパリティビットＰ１が付加されたシリアル２値データＳＤＡＴＡ１を、１ビットのパリティビットＰ２が付加されたシリアル２値データＳＤＡＴＡ２に変換する。データ変換装置１０は、マルチプレクサ２０，３０、ＮＯＴゲート２１、比較器４０、及びパリティ計算器５０，６０を備える。マルチプレクサ２０は、選択制御信号Ｓ１に応じて、ビット毎に、入力Ｉ０，Ｉ１，Ｉ２，Ｉ３に入力されるビット値の中から何れか一つを選択して出力する。入力Ｉ０には、シリアル２値データＳＤＡＴＡ１及びパリティビットＰ１を非反転したビット値が入力される。入力Ｉ１には、シリアル２値データＳＤＡＴＡ１及びパリティビットＰ１を、ＮＯＴゲート２１を通じて、反転したビット値が入力される。入力Ｉ２には、「０」のビット値が入力される。入力Ｉ３には、「１」のビット値が入力される。
【００１０】
マルチプレクサ３０は、選択制御信号Ｓ４に応じて、２つの選択制御信号Ｓ２，Ｓ３の中から何れか一つを選択してこれを選択制御信号Ｓ１として出力する。シリアル２値データＳＤＡＴＡ１をシリアル２値データＳＤＡＴＡ２に変換処理するときには、選択制御信号Ｓ４は、選択制御信号Ｓ２を選択して、これを選択制御信号Ｓ１として出力することをマルチプレクサ３０に指示する。これにより、選択制御信号Ｓ１は、選択制御信号Ｓ２と同じになる。選択制御信号Ｓ２は、予め定められた変換規則に従って、入力Ｉ０，Ｉ１，Ｉ２，Ｉ３の中から何れか一つを出力することをマルチプレクサ２０に指示する。これにより、マルチプレクサ２０は、予め定められた変換規則に従って、シリアル２値データＳＤＡＴＡ１の各ビット値を変換処理する変換器として機能する。ここで、変換処理とは、シリアル２値データＳＤＡＴＡ１の各ビット値を反転或いは非反転し、又は「０」或いは「１」に変換する処理を意味する。マルチプレクサ２０は、シリアル２値データＳＤＡＴＡ１をバッファリングせずに、シリアル２値データＳＤＡＴＡ１の先頭ビットから順にこの変換処理を行う。シリアル２値データＳＤＡＴＡ１をシリアル２値データＳＤＡＴＡ２に変換する例として、例えば、シリアル２値データＳＤＡＴＡ１に含まれるアドレスを変換する例を挙げることができるが、この例に限られるものではない。
【００１１】
パリティ計算器５０は、変換処理前のシリアル２値データＳＤＡＴＡ１について１ビットのパリティビットＰＢ１を計算する。説明の便宜上、パリティ計算器５０により計算されるパリティビットＰＢ１を第１のパリティビットＰＢ１と呼ぶ。パリティ計算器６０は、変換処理後のシリアル２値データＳＤＡＴＡ２について１ビットのパリティビットＰＢ２を計算する。説明の便宜上、パリティ計算器６０により計算されるパリティビットＰＢ２を第２のパリティビットＰＢ２と呼ぶ。また、パリティ計算器５０，６０を区別する場合、パリティ計算器５０を第１のパリティ計算と呼び、パリティ計算器６０を第２のパリティ計算と呼ぶ。
【００１２】
比較器４０は、第１のパリティビットＰＢ１と第２のパリティビットＰＢ２とを比較し、両者の一致又は不一致に応じて、パリティビットＰ１からパリティビットＰ２への変換をマルチプレクサ２０に指示するための選択制御信号Ｓ３を出力する。パリティビットＰ１からパリティビットＰ２へ変換するときには、選択制御信号Ｓ４は、選択制御信号Ｓ３を選択してこれを選択制御信号Ｓ１として出力することをマルチプレクサ３０に指示する。これにより、選択制御信号Ｓ１は、選択制御信号Ｓ３と同じになる。第１のパリティビットＰＢ１と第２のパリティビットＰＢ２とが一致している場合には、選択制御信号Ｓ３は、パリティビットＰ１を非反転することにより得られるパリティビット（入力I０に入力されるビット値）をパリティビットＰ２として出力することをマルチプレクサ２０に指示する。一方、第１のパリティビットＰＢ１と第２のパリティビットＰＢ２とが一致していない場合には、選択制御信号Ｓ３は、パリティビットＰ１を反転することにより得られるパリティビット（入力I１に入力されるビット値）をパリティビットＰ２として出力することをマルチプレクサ２０に指示する。これにより、変換処理後のシリアル２値データＳＤＡＴＡ２のパリティビットＰ２は、変換処理前のシリアル２値データＳＤＡＴＡ１に生じたビット値の誤りを正しく反映することが可能となる。なお、パリティビットＰ１，Ｐ２は、奇数パリティに限られるものではなく、偶数パリティでもよい。
【００１３】
このように、本実施形態に関わるデータ変換装置１０によれば、変換処理後のシリアル２値データＳＤＡＴＡ２のパリティビットＰ２は、変換処理前のシリアル２値データＳＤＡＴＡ１、又はパリティビットＰ１に生じたビット値の誤りを正しく反映することが可能となる。シリアル２値データＳＤＡＴＡ１をバッファリングせずに、シリアル２値データＳＤＡＴＡ１の先頭ビットから順に変換処理を行うように構成されたデータ変換装置１０においては、このようなパリティビットの生成は効果的である。
【００１４】
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【００１５】
１０…データ変換装置  ２０，３０…マルチプレクサ  ２１…ＮＯＴゲート  ４０…比較器  ５０，６０…パリティ計算器
【図１】
2018182429.tif 000003
【図２】
2018182429.tif 000004