(57)【要約】【課題】ＶＬＦ共振を軽減可能な高電力ＲＦトランジスタデバイスを提供すること。【解決手段】ＲＦ増幅器１００は、トランジスタ１２０とシャント回路１１０とエンベロープ周波数終端回路１５０と追加リード１７０とを含む。シャント回路１１０は、トランジスタ通電端子とグラウンドノードとの間で結合される。シャント回路１１０は、直列結合されたシャント誘導要素及びシャントコンデンサを有し、ＲＦコールドポイントノードは、シャント誘導要素とシャントコンデンサとの間に存在する。終端回路１５０は、ＲＦコールドポイントノードとグラウンドノードとの間で結合され、直列結合されたエンベロープの抵抗器、誘導要素およびコンデンサを有する。追加リード１７０は、ＲＦコールドポイントノードと電気的結合される。追加リード１７０は、エンベロープ誘導要素によって提供されたエンベロープインダクタンスと並列のリードインダクタンスを提供する。【選択図】図１
2018101975.tif 000002
【特許請求の範囲】
【請求項１】
高周波（ＲＦ）増幅器であって、
制御端子と、第１および第２の通電端子とを有するトランジスタと、
前記第１の通電端子とグラウンド基準ノードとの間で結合されたシャント回路であって、該シャント回路は、直列に結合されたシャント誘導要素およびシャントコンデンサを有し、高周波コールドポイントノードが、前記シャント誘導要素と前記シャントコンデンサとの間に存在する、前記シャント回路と、
前記高周波コールドポイントノードと前記グラウンド基準ノードとの間で結合されたエンベロープ周波数終端回路であって、直列に結合されたエンベロープ抵抗器、エンベロープ誘導要素およびエンベロープコンデンサを有する前記エンベロープ周波数終端回路と、
前記高周波コールドポイントノードと電気的に結合された第１のリードであって、前記エンベロープ誘導要素によって提供されたエンベロープインダクタンスと並列に結合されたリードインダクタンスを提供する第１のリードと、を備える高周波増幅器。
【請求項２】
前記リードインダクタンスと直列に、かつ、前記エンベロープコンデンサと並列に結合されたリードコンデンサをさらに備える請求項１に記載の高周波増幅器。
【請求項３】
前記高周波コールドポイントノードと前記第１のリードとの間で結合された複数のボンドワイヤをさらに備え、
前記複数のボンドワイヤは、
前記リードインダクタンスと直列に、かつ、前記エンベロープインダクタンスと並列に追加のインダクタンスを提供する、請求項１に記載の高周波増幅器。
【請求項４】
入力リードと、
前記入力リードと前記トランジスタの制御端子との間で結合されたインピーダンス整合回路と、をさらに備え、
前記インピーダンス整合回路は、ローパスフィルタまたは帯域通過フィルタである、請求項１に記載の高周波増幅器。
【請求項５】
前記インピーダンス整合回路は、
第１の誘導要素と、第２の誘導要素と、第１の端子および第２の端子を有するコンデンサと、を含み、
前記第１の誘導要素が、前記入力リードと前記コンデンサの第１の端子との間で結合され、
前記第２の誘導要素が、前記コンデンサの第１の端子と前記トランジスタの制御端子との間で結合され、
前記コンデンサの第２の端子が、前記グラウンド基準ノードと結合される、請求項４に記載の高周波増幅器。
【請求項６】
出力リードと、
前記トランジスタの第１の通電端子と前記出力リードとの間で結合されたローパス整合回路と、をさらに備える請求項１に記載の高周波増幅器。
【請求項７】
前記ローパス整合回路は、
第１の誘導要素と、第２の誘導要素と、第１の端子および第２の端子を有するコンデンサと、を含み、
前記第１および第２の誘導要素が、前記トランジスタの第１の導電端子と前記出力リードとの間で直列に結合され、前記第１および第２の誘導要素間にはノードが存在し、
前記コンデンサの第１の端子が、前記ノードと結合され、前記コンデンサの第２の端子が、前記グラウンド基準ノードと結合される、請求項６に記載の高周波増幅器。
【請求項８】
前記シャント誘導要素は、
前記第１の通電端子と前記高周波コールドポイントノードとの間で結合された複数のボンドワイヤを含む、請求項１に記載の高周波増幅器。
【請求項９】
前記エンベロープ誘導要素は、
前記高周波コールドポイントノードと前記エンベロープコンデンサの第１の端子との間で結合された複数のボンドワイヤまたはスパイラルインダクタを含む、請求項１に記載の高周波増幅器。
【請求項１０】
パッケージ化された高周波（ＲＦ）増幅デバイスであって、
デバイス基板と、
前記デバイス基板と結合されたトランジスタであって、制御端子と、第１および第２の通電端子とを含む前記トランジスタと、
前記第１の通電端子とグラウンド基準ノードとの間で結合されたシャント回路であって、前記シャント回路は、直列に結合されたシャント誘導要素およびシャントコンデンサを有し、高周波コールドポイントノードが、前記シャント誘導要素と前記シャントコンデンサとの間に存在する、前記シャント回路と、
前記高周波コールドポイントノードと前記グラウンド基準ノードとの間で結合されたエンベロープ周波数終端回路であって、直列に結合されたエンベロープ抵抗器、エンベロープ誘導要素およびエンベロープコンデンサを有する前記エンベロープ周波数終端回路と、
第１のリードと、
前記高周波コールドポイントノードと前記第１のリードとの間で電気的に結合された第１の誘導要素であって、前記第１のリードおよび前記第１の誘導要素が、前記エンベロープ誘導要素によって提供されたエンベロープインダクタンスと並列に結合されたリードインダクタンスを提供する、前記第１の誘導要素と、を備えるパッケージ化された高周波増幅デバイス。
【請求項１１】
前記パッケージ化された高周波増幅デバイスは、
実質的に電気絶縁される絶縁構造であって、前記第１のリードが絶縁構造から延伸する、前記絶縁構造と、
前記高周波コールドポイントノードに相当するボンドパッドと、をさらに備え、
前記第１の誘導要素は、前記ボンドパッドと前記第１のリードとの間で結合された複数のボンドワイヤを含む、請求項１０に記載のパッケージ化された高周波増幅デバイス。
【請求項１２】
前記ボンドパッドが、第１のボンドパッドであり、
第２のボンドパッドと、
前記第１および第２のボンドパッドを結合する複数のボンドワイヤと、をさらに備える請求項１１に記載のパッケージ化された高周波増幅デバイス。
【請求項１３】
前記第１のリードが、前記高周波増幅デバイスから延伸する露出した先端部を含む、請求項１０に記載のパッケージ化された高周波増幅デバイス。
【請求項１４】
前記デバイス基板と結合された第２のトランジスタであって、第２の制御端子と、第３および第４の通電端子とを含む前記第２のトランジスタと、
前記第３の通電端子と前記グラウンド基準ノードとの間で結合された第２のシャント回路であって、前記第２のシャント回路は、直列に結合された第２のシャント誘導要素および第２のシャントコンデンサを有し、第２の高周波コールドポイントノードが、前記第２のシャント誘導要素と前記第２のシャントコンデンサとの間に存在する、前記第２のシャント回路と、
前記第２の高周波コールドポイントノードと前記グラウンド基準ノードとの間で結合された第２のエンベロープ周波数終端回路であって、直列に結合された第２のエンベロープ抵抗器、第２のエンベロープ誘導要素および第２のエンベロープコンデンサを有する前記第２のエンベロープ周波数終端回路と、
第２のリードと、
前記第２の高周波コールドポイントノードと前記第２のリードとの間で電気的に結合された第２の誘導要素であって、前記第２のリードおよび前記第２の誘導要素が、前記第２のエンベロープ誘導要素によって提供された第２のエンベロープインダクタンスと並列に結合された第２のリードインダクタンスを提供する、前記第２の誘導要素と、をさらに備える請求項１０に記載のパッケージ化された高周波増幅デバイス。
【請求項１５】
前記第２の誘導要素は、
前記第２の高周波コールドポイントノードと前記第２のリードとの間で結合された複数の第２のボンドワイヤを含む、請求項１４に記載のパッケージ化された高周波増幅デバイス。
【請求項１６】
前記第１および第２のリードの各々が、先端部および基端部を含み、
前記先端部が、前記デバイスから延伸し、露出している、請求項１４に記載のパッケージ化された高周波増幅デバイス。
【請求項１７】
前記シャント誘導要素は、
前記第１の通電端子と前記高周波コールドポイントノードとの間で結合された複数のボンドワイヤを含む、請求項１０に記載のパッケージ化された高周波増幅デバイス。
【請求項１８】
前記エンベロープ誘導要素は、
前記高周波コールドポイントノードと前記エンベロープコンデンサの第１の端子との間で結合された複数のボンドワイヤまたはスパイラルインダクタを含む、請求項１０に記載のパッケージ化された高周波増幅デバイス。
【請求項１９】
高周波（ＲＦ）増幅器であって、
入力リードおよび出力リードと、
制御端子と、第１および第２の通電端子とを有するトランジスタと、
前記入力リードと前記トランジスタの制御端子との間で結合されたインピーダンス整合回路、および、前記トランジスタの第１の通電端子と前記出力リードとの間で結合されたローパス整合回路と、
前記第１の通電端子とグラウンド基準ノードとの間で結合されたシャント回路であって、前記シャント回路は、直列に結合されたシャント誘導要素およびシャントコンデンサを有し、高周波コールドポイントノードが、前記シャント誘導要素と前記シャントコンデンサとの間に存在する、前記シャント回路と、
前記高周波コールドポイントノードと前記グラウンド基準ノードとの間で結合されたエンベロープ周波数終端回路であって、直列に結合されたエンベロープ抵抗器、エンベロープ誘導要素およびエンベロープコンデンサを有する前記エンベロープ周波数終端回路と、
前記高周波コールドポイントノードと前記グラウンド基準ノードとの間で結合された補助リード回路であって、直列に結合されたリード誘導要素およびリードコンデンサを有する前記補助リード回路と、を備える高周波増幅器。
【請求項２０】
前記リード誘導要素が、
第１のリードと、
前記高周波コールドポイントノードと前記第１のリードとの間で結合された複数のボンドワイヤと、を含む、請求項１９に記載の高周波増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で説明される対象物の実施形態は、概して、パッケージ化された半導体デバイスに関し、より具体的には、インピーダンス整合回路を含むパッケージ化された高周波（ＲＦ）半導体デバイスに関する。
【背景技術】
【０００２】
高電力高周波（ＲＦ）トランジスタデバイスは、ＲＦ通信インフラストラクチャ増幅器において一般的に使用される。これらのＲＦトランジスタデバイスは、通常、１つまたは複数の入力リード、１つまたは複数の出力リード、１つまたは複数のトランジスタ、１つまたは複数のバイアスリード、および、リードを（複数の）トランジスタと結合する様々なボンドワイヤを含む。いくつかの事例では、入力および出力回路もまた、デバイスの（複数の）トランジスタを含む同じパッケージ内に含めることができる。より明確には、パッケージ内の入力回路（例えば、入力インピーダンス整合回路を含む）は、デバイスの入力リードとトランジスタの制御端子（例えば、ゲート）との間で結合することができ、パッケージ内の出力回路（例えば、出力インピーダンス整合回路を含む）は、トランジスタの導電端子（例えば、ドレイン）とデバイスの出力リードとの間で結合することができる。
【０００３】
瞬時信号帯域幅（Instantaneous signal bandwidth : ＩＳＢＷ）／ビデオ帯域幅（video bandwidth : ＶＢＷ）は、ＲＦ通信インフラストラクチャ増幅器ひいてはそのような増幅器に含まれる高電力ＲＦトランジスタデバイスに対する主要な要件になりつつある。インピーダンス整合回路と共に、ＲＦデバイスの出力回路は、エンベロープ周波数に至るＡＣ接地を提供するように構成されたベースバンド減結合回路も含み得る。一般に、デバイスのＩＳＢＷは、デバイスのバイアスフィード、他の誘導要素、トランジスタ寄生キャパシタンスおよび出力インピーダンス整合回路と関連付けられたあらゆるキャパシタンス間の相互作用がもたらす低周波共振（low frequency resonance : ＬＦＲ）によって制限される。近年になり、約１５０ＭＨｚ以下の範囲のＩＳＢＷをサポートする約４５０メガヘルツ（ＭＨｚ）以下の範囲の制限されたＬＦＲを伴うベースバンド減結合回路を含むＲＦトランジスタデバイスが開発されている。これらのデバイスはいくつかの応用では十分であるが、より広いＲＦ帯域幅の増幅器をサポートするための要件は増大し続けている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１６／３４４３５３号明細書
【特許文献２】米国特許第８６５９３５９号明細書
【特許文献３】米国特許第９１０６１８７号明細書
【特許文献４】米国特許第９１９０９６５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
パッケージ内の内部ベースバンド減結合回路をスケーリングするための設計および能力は低周波共振（ＬＦＲ）の周波数をさらに増加するために改善されているが、望ましくない副作用は、超低周波数（例えば、数百キロヘルツ（ｋＨｚ）〜数十メガヘルツ（ＭＨｚ）のベースバンド周波数範囲）での共振の不十分な抑制であり得る。これらの超低周波数（very low frequency : ＶＬＦ）共振は、それら自体が、主要なキャリアに隣接するチャネルにおけるデジタル予歪（disrupt digital predistortion : ＤＰＤ）補正を妨害する長期メモリ効果（long term memory effects）であることを提示する。それに従って、より高いＬＦＲおよびＩＳＢＷが可能であり、妨害的なＶＬＦ共振の軽減が可能である出力回路を含む高電力ＲＦトランジスタデバイスが必要である。
【課題を解決するための手段】
【０００６】
対象物のより完全な理解は、以下の図と併せて考慮する際に詳細な説明および請求項を参照することによって導出することができ、同様の参照番号は図全体を通じて同様の要素を指す。
【図面の簡単な説明】
【０００７】
【図１】例示的な実施形態による、入力および出力回路を有するＲＦ増幅器の概略図である。
【図２】例示的な実施形態による、図１の回路を具体化したパッケージ化されたＲＦ増幅デバイスの例の上面図である。
【図３】線３−３に沿った、図２のＲＦ増幅デバイスの垂直断面図である。
【図４】別の例示的な実施形態による、入力および出力回路を有するＲＦ増幅器の概略図である。
【図５】例示的な実施形態による、図４の回路を具体化したパッケージ化されたＲＦ増幅デバイスの例の上面図である。
【図６】線６−６に沿った、図５のＲＦ増幅デバイスの垂直断面図である。
【図７】例示的な実施形態による、両方向対称ドハティ電力増幅回路を示す図である。
【発明を実施するための形態】
【０００８】
ＲＦ電力増幅器への応用の場合、トランジスタ周辺（transistor periphery）でパッケージ内のベースバンド減結合回路をスケーリングする能力は、インピーダンス整合回路から低周波共振（ＬＦＲ）を排除することによってベースバンドインピーダンス性能を改善すると知られている。しかし、そのようなスケーリングの望ましくない副作用は、超低周波数（ＶＬＦ）（例えば、数百キロヘルツ（ｋＨｚ）〜数十メガヘルツ（ＭＨｚ）のベースバンド周波数範囲）共振の不十分な抑制であり得る。それらのＶＬＦ共振は、それら自体が、線形トランスミッタ（linear transmitter）を必要とする通信システムにおけるデジタル予歪（ＤＰＤ）補正を妨害する長期メモリ効果であることを提示する。ＶＬＦ共振問題に対処するため、ベースバンド減結合回路（baseband decoupling circuit）のエンベロープインダクタンス（envelope inductance）と並列に追加のリードインダクタンスが組み込まれたＲＦ増幅器の実施形態が提供される。その結果、追加のリードインダクタンスは、出力回路の同等のインダクタンスを低減することができ、従って、ＶＬＦ共振を効果的に抑制することができる。このＶＬＦ共振を抑制する方法は、長期メモリ効果がもたらすＤＰＤ複雑性および電力消費を低減し、トランスミッタの線形性の補正を改善する上で役立つ。
【０００９】
従来の高電力ＲＦ増幅デバイス（high power RF amplifier device）は、能動素子（例えば、トランジスタ）、ＲＦ増幅デバイスへの入力と能動素子への入力との間で結合された入力インピーダンス整合回路、および、能動素子の出力とＲＦ増幅デバイスの出力との間で結合された出力回路（出力インピーダンス整合回路を含む）を含む。
【００１０】
本明細書で論じられるＲＦ増幅器の実施形態は、出力回路のベースバンド減結合回路も含み、ベースバンド減結合回路は、エンベロープ周波数に至るＲＦ接地を提供するように構成される。例えば、ベースバンド減結合回路は、トランジスタの導電端子とグラウンドとの間で直列に接続されたエンベロープ抵抗器、エンベロープインダクタおよびエンベロープコンデンサを含み得る。ベースバンド減結合回路を通じるＲＦ漏洩を最小限に抑える上で役立てるため、ベースバンド減結合回路の非接地端子は、出力回路のＲＦコールドポイント（RF cold point）に接続することができる。そのようなＲＦコールドポイントは、例えば、適切に設計されたインピーダンス整合回路によって生成することができる。エンベロープ抵抗器は、主に、高周波の主要ベースバンド共振を抑制することを意図するが、他のベースバンド周波数における一般的な抑制も提供する。結果的に、ＶＬＦ共振を軽減する手法の１つは、ＶＢＷキャパシタンスと直列のエンベロープ抵抗器の値を増加することであり得るが、臨界値を超える抵抗の増加は、ベースバンドインピーダンスの望ましくない増加を招く可能性があり、多くの応用において、電力散逸の増大も招く可能性があり、効率の劣化をもたらす。
【００１１】
これらのＲＦ増幅デバイスの実施形態は、出力回路コンポーネントまたは出力統合受動デバイス（integrated passive device : ＩＰＤ）を含み、出力回路コンポーネントまたは出力統合受動デバイス（ＩＰＤ）は、様々な性能要件および他の基準を満たしながら、従来のコンポーネントを使用して達成可能なものより広いＲＦ帯域幅の増幅器をサポートすることができる。例えば、低周波共振（ＬＦＲ）と瞬時信号帯域幅（ＩＳＢＷ）との３：１の割合を想定すると、実施形態は、約６００ＭＨｚ以上の低ＬＦＲに相当する２００メガヘルツ（ＭＨｚ）以上のＩＳＢＷでの信号の伝送を可能にすることができる。他の事例では、ＬＦＲとＩＳＢＷとの割合は、線形化のために使用されるシステム（例えば、デジタル予歪（ＤＰＤ）システム）に応じて、２．４：１〜５：１であり得る。
【００１２】
様々な実施形態では、出力ＩＰＤは、これらに限定されないが、セラミックおよびシリコンなどの異なる技術を用いて具体化することができる。出力ＩＰＤコンポーネントでは、ＬＦＲの増加（ひいてはＩＳＢＷの増加）を達成するために、比較的大きなキャパシタンス値（本明細書では、エンベロープキャパシタンスまたは「Ｃｅｎｖ」と称される）を有するベースバンド減結合回路が使用される。実施形態によれば、比較的小さなフォームファクタ（form factor）を有する高いキャパシタンス値を有するＣｅｎｖは、異なる技術を用いて具体化することができる。例えば、セラミックを使用すると、Ｃｅｎｖは、出力回路の１つまたは複数の他のセラミックコンデンサと結合する（例えば、共に電気を放電させる）ことができる。そのような実施形態では、Ｃｅｎｖは、その電極間に比較的低い品質係数（Ｑ）（例えば、高い誘電率）のセラミック材料を含み、他のセラミックコンデンサは、その電極間に比較的高いＱ（例えば、低い誘電率）のセラミック材料を含む。別の言い方をすると、ベースバンド減結合回路および出力インピーダンス整合回路のコンデンサは、セラミックデバイス（本明細書では、「複数誘電セラミックデバイス（multi-dielectric ceramic device）」と称される）で具体化され、複数誘電セラミックデバイスは、第１のＱを有する誘電材料で具体化される１つまたは複数の第１のコンデンサと、異なるＱを有する誘電材料で具体化される１つまたは複数の第２のコンデンサとを含む。また、実施形態は、そのような複数誘電セラミックデバイスを含むパッケージ化されたＲＦトランジスタデバイス、および、そのようなパッケージ化されたＲＦトランジスタデバイスを含むＲＦ増幅器も含む。同様の機能性を達成するために、セラミック技術以外にも、シリコン技術（すなわち、第１のＱを有する１つまたは複数の第１のコンデンサと、異なるＱを有する１つまたは複数の第２のコンデンサ）を適用することができる。
【００１３】
上記で示されるように、Ｃｅｎｖは、単一の出力ＩＰＤ上の１つまたは複数の他のコンデンサを用いて具体化することができる。この設計方法により、ＶＢＷ回路とダイ基準面（die reference plane）との間のより短い距離が可能になり、それにより、性能を強化することができる。それに加えて、この方法により、低周波共振（ＬＦＲ）の周波数をさらに増加するために、パッケージ内の内部ベースバンド減結合回路をスケーリングする設計能力が可能になる。その結果、この方法は、比較的高いＬＦＲ（ひいては比較的広いＩＳＢＷ）を可能にする。
【００１４】
この手法は、より高い周波数（例えば、最高で１ギガヘルツ（ＧＨｚ）またはそれ以上）にＬＦＲを改善することができるが、上記の回路は、超低周波数（ＶＬＦ）共振（例えば、約８ＭＨｚ〜２０ＭＨｚの範囲の周波数）を経験する可能性があり、線形化を難しくする。ある特定の例示的な実施形態では、エンベロープ周波数終端回路は、エンベロープインダクタンスと並列に追加のリードインダクタンスを組み込むことができ、増幅器の出力回路の同等のインダクタンスを効果的に低減することができる。この手法は、相補のドレイン追加リード減結合（drain extra lead decoupling）を使用してＶＬＦ共振を軽減し、よりスケーラブルなベースバンド終端を達成する上で役立つ。
【００１５】
図１は、ＲＦ増幅デバイス１００の概略図である。デバイス１００は、実施形態では、入力リード１０２、入力インピーダンス整合回路１１０、トランジスタ１２０、出力インピーダンス整合回路１３０、エンベロープ周波数終端回路（envelope frequency termination circuit）１５０および出力リード１０４を含む。出力インピーダンス整合回路１３０およびエンベロープ周波数終端回路１５０は、「出力回路」と総称することができる。トランジスタ１２０および、入力および出力インピーダンス整合回路１１０、１３０ならびにエンベロープ周波数終端回路１５０の様々な要素は、単数のコンポーネントとして示されているが、その描写は、説明を容易にすることのみを目的とする。当業者は、本明細書の説明に基づいて、トランジスタ１２０および／また、入力および出力インピーダンス整合回路１１０、１３０ならびにエンベロープ周波数終端回路１５０のある特定の要素の各々を複数のコンポーネント（例えば、互いに並列または直列に接続される）として具体化できることを理解し、そのような実施形態の例は、他の図に示され、後に説明される。例えば、実施形態は、単一経路デバイス（single-path device）（例えば、単一の入力リード、出力リード、トランジスタなどを含む）、二重経路デバイス（dual-path device）（例えば、２つの入力リード、出力リード、トランジスタなどを含む）および／または複数経路デバイス（例えば、２つ以上の入力リード、出力リード、トランジスタなどを含む）を含み得る。さらに、入力／出力リードの数は、トランジスタの数とは同じではない場合がある（例えば、所定の入力／出力リードのセットに対して並列に動作する複数のトランジスタが存在し得る）。従って、以下のトランジスタ１２０や、入力および出力インピーダンス整合回路１１０、１３０ならびにエンベロープ周波数終端回路１５０の様々な要素の説明は、示される実施形態にのみ本発明の対象物の範囲を限定することを意図しない。
【００１６】
入力リード１０２および出力リード１０４の各々は、導体を含み、導体は、デバイス１００が外部の回路（図示せず）と電気的に結合できるように構成される。より明確には、入力および出力リード１０２、１０４は、デバイスのパッケージの外側と内側との間に物理的に位置する。入力インピーダンス整合回路１１０は、入力リード１０２とトランジスタ１２０の第１の端子との間で電気的に結合され、デバイスの内側に位置する。出力インピーダンス整合回路１３０およびエンベロープ周波数終端回路１５０は、トランジスタ１２０の第２の端子と出力リード１０４との間で電気的に結合される。
【００１７】
実施形態によれば、トランジスタ１２０は、デバイス１００の主要な能動コンポーネントである。トランジスタ１２０は、１つの制御端子および２つの導電端子を含み、導電端子は、可変導電性チャネルによって空間的におよび電気的に分離される。例えば、トランジスタ１２０は、電界効果トランジスタ（ＦＥＴ）（金属酸化膜半導体ＦＥＴ（ＭＯＳＦＥＴ）など）または高電子移動度トランジスタ（high electron mobility transistor : ＨＥＭＴ）であり、その各々は、ゲート（制御端子）、ドレイン（第１の導電端子）およびソース（第２の導電端子）を含む。あるいは、トランジスタ１２０は、バイポーラ接合トランジスタ（ＢＪＴ）であり得る。それに従って、本明細書における「ゲート」、「ドレイン」および「ソース」への言及は、これらの指定の各々はＢＪＴ実装に対して類似特徴（例えば、ベース、コレクタおよびエミッタのそれぞれ）を有するため、制限することを意図しない。実施形態によれば、非限定的な方法で通常はＭＯＳＦＥＴにあてはまる命名を使用すると、トランジスタ１２０のゲートは、入力インピーダンス整合回路１１０と結合され、トランジスタ１２０のドレインは、出力インピーダンス整合回路１３０およびエンベロープ周波数終端回路１５０と結合され、トランジスタ１２０のソースは、グラウンド（ground）（または別の電圧基準）と結合される。トランジスタ１２０のゲートに提供される制御信号の変動を通じて、トランジスタ１２０の導電端子間の電流を変調することができる。
【００１８】
入力インピーダンス整合回路１１０は、デバイス１００のインピーダンスをより高い（例えば、中間またはそれ以上の）インピーダンスレベル（例えば、約２〜約１０オームまたはそれ以上の範囲）に上げるように構成される。これは、大量製造において最小の損失および変動で達成できるインピーダンスを有するように、駆動段からのプリント基板レベル（ＰＣＢレベル）の整合インタフェース（例えば、「ユーザが使い易い」整合インタフェース）が可能になるという点で有利である。入力インピーダンス整合回路１１０は、入力リード１０２とトランジスタ１２０の制御端子（例えば、ゲート）との間で結合される。実施形態によれば、入力インピーダンス整合回路１１０は、ローパス回路であり、２つの誘導要素（inductive element）１１２、１１６（例えば、２つのボンドワイヤセット）およびシャントコンデンサ（shunt capacitor）１１４を含む。第１の誘導要素１１２（例えば、第１のボンドワイヤセット）は、入力リード１０２とコンデンサ１１４の第１の端子との間で結合され、第２の誘導要素１１６（例えば、第２のボンドワイヤセット）は、コンデンサ１１４の第１の端子とトランジスタ１２０の制御端子との間で結合される。コンデンサ１１４の第２の端子は、グラウンド（または別の電圧基準）と結合される。誘導要素１１２、１１６およびシャントコンデンサ１１４の組合せは、ローパスフィルタとして機能する。実施形態によれば、誘導要素１１２、１１６の直列の組合せは、約５０ピコヘンリ（ｐＨ）〜約３ナノヘンリ（ｎＨ）の範囲の値を有し得、シャントコンデンサ１１４は、約２ピコファラド（ｐＦ）〜約１００ｐＦの範囲の値を有し得る。
【００１９】
出力インピーダンス整合回路１３０は、出力リード１０４と結合できる外部の回路またはコンポーネント（図示せず）の入力インピーダンスとデバイス１００の出力インピーダンスを整合するように構成される。出力インピーダンス整合回路１３０は、トランジスタ１２０の第１の導電端子（例えば、ドレイン）と出力リード１０４との間で結合される。実施形態によれば、出力インピーダンス整合回路１３０は、３つの誘導要素１３２、１３６、１４０（例えば、３つのボンドワイヤセット）および２つのコンデンサ１３４、１３８を含む。出力インピーダンス整合回路１３０は、実施形態では、ハイパス整合回路（high-pass matching circuit）１３１（誘導要素１３２およびコンデンサ１３４を含む）およびローパス整合回路（low-pass matching circuit）１３５（誘導要素１３６、１４０およびコンデンサ１３８を含む）を含む。
【００２０】
ローパス整合回路１３５では、本明細書では「ＬＬＰ１」および「ＬＬＰ２」とも称される誘導要素１３６、１４０（例えば、第３および第４のボンドワイヤセット）は、トランジスタ１２０の第１の導電端子（例えば、ドレイン）と出力リード１０４との間で直列に結合され、誘導要素１３６、１４０間にはノード１３７が存在する。本明細書では「ＣＬＰ」とも称されるコンデンサ１３８は、第１の端子がノード１３７と結合され、第２の端子がグラウンドノード１５７と結合され、グラウンドノード１５７は、グラウンド（または別の電圧基準）と結合することができる。誘導要素１３６、１４０およびコンデンサ１３８の組合せは、第１の（ローパス）整合段として機能する。実施形態によれば、誘導要素１３６、１４０の直列の組合せは、約４０ｐＨ〜約３ｎＨの範囲の値を有し、コンデンサ１３８は、約２ｐＦ〜約８０ｐＦの範囲の値を有し得るが、これらのコンポーネントは、これらの範囲外の値も有し得る。
【００２１】
ハイパス整合回路１３１では、「Ｌｓｈｕｎｔ」とも称される誘導要素１３２（例えば、第５のボンドワイヤセット）は、トランジスタ１２０の第１の導電端子と「Ｃｓｈｕｎｔ」とも称されるコンデンサ１３４の第１の端子との間で結合される。コンデンサ１３４の第２の端子は、グラウンドノード１５７と結合される。誘導要素１３２およびコンデンサ１３４の組合せは、第２の（ハイパス）整合段として機能する。実施形態によれば、誘導要素１３２は、約８０ｐＨ〜約３ｎＨの範囲の値を有し、コンデンサ１３４は、約５０ｐＦ〜約５００ｐＦの範囲の値を有し得るが、これらのコンポーネントは、これらの範囲外の値も有し得る。
【００２２】
ＲＦ「コールドポイント（cold point）」は、誘導要素１３２とコンデンサ１３４との間のノード１５１に存在し、ＲＦコールドポイントは、ＲＦ周波数を有する信号に対する回路の高インピーダンスポイントを表す。エンベロープ周波数終端回路１５０は、実施形態では、ＲＦコールドポイント（ノード１５１における）とグラウンドノード１５７との間で結合される。エンベロープ周波数終端回路１５０は、ＲＦ周波数での高インピーダンスを提供することによって、出力インピーダンス整合回路１３０と外部のバイアスフィードとの間の相互作用がもたらすデバイス１００の低周波共振を改善するように機能することができる。エンベロープ周波数終端回路１５０は、エンベロープ周波数での出力インピーダンスのみを生じさせるため、整合の観点からは本質的に「見えないもの」である（すなわち、エンベロープ周波数終端回路１５０は、デバイス１００のエンベロープ周波数に対する終端を提供する）。
【００２３】
実施形態によれば、エンベロープ周波数終端回路１５０は、直列に結合された抵抗器１５２、インダクタンス１５４およびコンデンサ１５６を含む。抵抗器１５２（本明細書では、「エンベロープ抵抗器」または「Ｒｅｎｖ」と称される）の第１の端子は、ノード１５１（すなわち、ＲＦコールドポイント）と結合される。ノード１５３では、エンベロープ抵抗器１５２の第２の端子は、インダクタンス１５４（本明細書では、「エンベロープインダクタ」または「Ｌｅｎｖ」と称される）の第１の端子と結合される。ノード１５５では、インダクタンス１５４の第２の端子は、コンデンサ１５６（本明細書では、「エンベロープコンデンサ」または「Ｃｅｎｖ」と称される）と結合される。エンベロープコンデンサ１５６の第２の端子は、実施形態では、グラウンドノード１５７と結合される。エンベロープ抵抗器１５２は、約０．１オーム〜約２オームの範囲の値を有し、エンベロープインダクタンス１５４は、約２５〜約５００ｐＨ未満の値を有し、エンベロープコンデンサ１５６は、約５ナノファラド（ｎＦ）〜約１マイクロファラド（μＦ）の範囲の値を有しるが、これらのコンポーネントは、これらの範囲外の値も有し得る。エンベロープインダクタンス１５４は、図１では、単一の集中要素（single lumped element）を含むように示されているが、エンベロープインダクタンス１５４は、実際には、ＲＦコールドポイントノード１５１とグラウンドノード１５７との間の導電経路に存在する他の導電性特徴（例えば、導電性ビアおよび導電性トレースの一部）と関連付けられた１つまたは複数の別個のインダクタおよび追加の小さなインダクタンスによって構成することができる。
【００２４】
いくつかのデバイスにおけるＶＬＦ共振（約８ＭＨｚ〜約２０ＭＨｚのものなど）を軽減するため、追加のリードインダクタンス１７０を含む補助リード回路（supplemental lead circuit）は、インダクタンス１５４と並列に組み込むことができ、グラウンドへの別の経路を提供することができる。追加のリードコンデンサ１７２は、追加のリードインダクタンス１７０と直列に組み込むことができ、追加のリードコンデンサ１７２もまた補助リード回路の一部を形成する。追加のリードインダクタンス１７０は、ノード１５１と追加のリードコンデンサ１７２の第１の端子との間で結合することができ、追加のリードコンデンサ１７２の第２の端子は、グラウンドノード１５７と結合することができる。様々な実施形態によれば、追加のリードインダクタンス１７０は、約１００ｐＨ〜約４ｎＨの範囲のインダクタンス値を有し、追加のリードコンデンサ１７２は、約１ｎＦ〜約１００マイクロファラド（μＦ）の範囲のキャパシタンス値を有し得る。他の実施形態では、インダクタンス１７０およびキャパシタンス１７２のインダクタンス値および／またはキャパシタンス値は、上記で与えられる範囲より低くも高くもあり得る。
【００２５】
追加のリードインダクタンス１７０をインダクタンス１５４と並列に配置することにより、外部のバイアスフィードを含む出力回路の同等のインダクタンスを低減することができる。この手法は、有効共振周波数を増加する意図的な技法として使用することができる。回路全体に対するＱ係数は周波数に反比例する（すなわち、Ｑ係数は周波数の増加と共に減少する）ため、並列の追加のリードインダクタンスを追加することにより、ＶＬＦ共振周波数が増加し、総Ｑが減少する。この原理は、ＶＬＦ共振を抑制する上で役立つ。反比例関係は、方程式（１）で表される。
【００２６】
【数１】
2018101975.tif 000003
式中、Ｑは、Ｑ係数であり、ωは、角周波数であり、Ｒｖｂｗは、ビデオ帯域幅抵抗（video bandwidth resistance）であり、Ｃｖｂｗは、ビデオ帯域幅キャパシタンス（video bandwidth capacitance）である。
【００２７】
コンデンサ１３４、１３８、１５６、エンベロープ抵抗器１５２およびエンベロープインダクタ１５４のいくつかまたはすべては、これらのコンポーネントを取り囲む破線ボックス１６０によって示されるように、共に一体的に形成できるということが知られている。最低でも、出力ＩＰＤは、２つのコンデンサ（例えば、コンデンサ１３４、１５６またはコンデンサ１５６、１３８）を含み得る。第３のコンデンサ、インダクタ１５４および／または抵抗器１５２を含めることにより、出力回路のコンポーネントの一層の統合が可能になり、より小さなデバイスサイズ、より低いデバイスコストおよび／またはデバイス性能の改善の観点から潜在的な利益をもたらす。
【００２８】
図２は、例示的な実施形態による、図１の回路を具体化したパッケージ化されたＲＦ増幅デバイス２００の例の上面図である。より具体的には、デバイス２００の相互接続された電気コンポーネントおよび要素は、図１の概略図によってモデル化することができる。理解を高めるため、図２は、線３−３に沿った、図２のＲＦ増幅デバイス２００の垂直断面図である図３と併せて見るべきである。
【００２９】
デバイス２００は、入力リード２０２（例えば、入力リード１０２、図１）、出力リード２０４（例えば、出力リード１０４、図１）、追加のリード２０５、フランジ（flange）２０６、絶縁構造２０８、および、入力リード２０２と出力リード２０４との間で電気的に結合された３つの並列増幅経路（すなわち、回路１００の３つの並列インスタンシエーション（parallel instantiation）、図１）を含む。それに加えて、補助リード回路のキャパシタンス（例えば、コンデンサ１７２、図１）に相当するコンデンサ２７２も図２に示されているが、コンデンサ２７２はデバイス２００とは別個の個別素子であり得る。各増幅経路は、入力インピーダンス整合回路２１０（例えば、入力インピーダンス整合回路１１０、図１）、トランジスタ２２０（例えば、トランジスタ１２０、図１）、出力インピーダンス整合回路２３０（例えば、出力インピーダンス整合回路１３０、図１）およびエンベロープ周波数終端回路２５０（例えば、エンベロープ周波数終端回路１５０、図１）を含む。例示的な実施形態では、追加のリードインダクタンス１７０は、ボンドワイヤ２７０および追加のリード２０５を介してデバイス２００に組み込まれる。横方向ボンドワイヤ２７４は、スケーラブルなベースバンド終端（baseband termination）を接続する。以下でさらに詳細に説明されるように、出力インピーダンス整合回路２３０およびエンベロープ周波数終端回路２５０の一部は、実施形態に従って、単一のデバイス２６０で具体化される。
【００３０】
フランジ２０６は、剛性導電基板を含み、剛性導電基板は、デバイス２００の他のコンポーネントおよび要素のための構造支持体を提供するのに十分な厚さを有する。それに加えて、フランジ２０６は、フランジ２０６上に装着されたトランジスタ２２０および他の素子のためのヒートシンクとして機能し得る。フランジ２０６は、上面および底面ならびにデバイス２００の周囲の長さと一致する実質的に長方形の周囲の長さを有する。図２では、絶縁構造２０８の開口部を通じて、フランジ２０６の上面の中央部分のみが見える。フランジ２０６の表面は少なくとも導電材料の層から形成され、フランジ２０６のすべてはバルク導電材料から形成されてもよい。あるいは、フランジ２０６は、その上面下に非導電材料の１つまたは複数の層を有し得る。いずれにしても、フランジ２０６は、導電性の上面を有する。デバイス２００がより大きな電気システムに組み込まれる際は、フランジ２０６は、デバイス２００に対するグラウンド基準を提供するために使用することができる。
【００３１】
絶縁構造２０８は、剛性の電気絶縁材料（すなわち、約３．０〜約１０．０の範囲の誘電率を有する材料であるが、より高いまたはより低い誘電率を有する材料も使用することができる）から形成され、上面および対向する底面を有する。「絶縁構造」という用語は、本明細書で使用される場合、デバイスの導電性特徴間（例えば、リード２０２、２０４、２０５とフランジ２０６との間）の電気絶縁を提供する構造を指す。例えば、絶縁構造２０８は、無機材料（例えば、アルミニウム酸化物、アルミニウム窒化物などのセラミック）および／または有機材料（例えば、１つまたは複数のポリマーまたはプリント基板（ＰＣＢ）材料）から形成することができる。絶縁構造２０８がＰＣＢ材料を含む（例えば、絶縁構造２０８が単一または複数層ＰＣＢを本質的に含む）実施形態では、導電層（例えば、銅層）は、絶縁構造の上面および底面上に含めることができる。さらなる実施形態では、絶縁構造２０８の上面上の導電層は、デバイス２００のリードフレーム（リード２０２、２０４、２０５を含む）を形成するためにパターン化およびエッチングを施すことができ、絶縁構造２０８の底面上の導電層は、フランジ２０６と結合することができる。他の実施形態では、導電層は、絶縁構造２０８の上面および／または底面から除外することができる。そのような実施形態では、冶金接続（metallurgic connection）またはエポキシ樹脂（または他の接着材料）を使用してリード（例えば、リード２０２、２０４、２０５）を絶縁構造２０８と結合すること、ならびに／あるいは、冶金接続またはエポキシ樹脂（または他の接着材料）を使用して絶縁構造２０８をフランジ２０６と結合することができる。さらに他の実施形態では、絶縁構造２０８は、リードが取り付けられたその上面の部分においてミーリング加工され得る（milled）。
【００３２】
絶縁構造２０８は、フレーム形状を有し、実施形態では、中央の開口部を有する実質的に密閉された四角構造を含む。絶縁構造２０８が図２に示されるように実質的に長方形の形状を有することも、絶縁構造２０８が別の形状（例えば、アニュラ・リング（annular ring）、卵形など）を有することもできる。絶縁構造２０８を単一の一体構造として形成することも、絶縁構造２０８を複数の部材の組合せとして形成することもできる。例えば、代替の実施形態では、絶縁構造２０８は、互いに接触するかまたは互いに離間する複数の部分を含み得る（例えば、絶縁構造２０８は、フランジ２０６から入力リード２０２を絶縁する部分と、フランジ２０６から出力リード２０４を絶縁する別の部分を有し得る）。それに加えて、絶縁構造２０８を均質材料から形成することも、絶縁構造２０８を複数の層から形成することもできる。
【００３３】
入力および出力リード２０２、２０４ならびに追加のリード２０５は、中央の開口部の反対側の絶縁構造２０８の上面上に装着され、従って、入力および出力リード２０２、２０４ならびに追加のリード２０５は、フランジ２０６の上面より隆起しており、フランジ２０６から電気絶縁される。例えば、リード２０２、２０４、２０５は、絶縁構造２０８の上面上のメタライゼーション（metallization）（図示せず）にはんだ付けするかまたは別の方法で取り付けることができる（例えば、冶金接続）。一般に、リード２０２、２０４、２０５は、リード２０２、２０４、２０５と絶縁構造２０８の中央の開口部内のコンポーネントおよび要素との間のボンドワイヤ（例えば、ボンドワイヤ２１２、２４０、２７０）の取り付けが可能になるように方向付けられる。
【００３４】
追加のリード２０５は、パッケージ化された時点で、デバイス２００から延伸しており、その結果、その先端部が露出し、より大きなシステムのＰＣＢと結合することができる。好ましい実施形態では、追加のリード２０５の長さは、できる限り短く保つべきである。コンデンサ２７２は、追加のリード２０５の先端部と結合された第１の端子と、ＰＣＢ  ２９０の表面上の導電接点と結合された第２の端子とを有し、ＰＣＢ  ２９０は、システムのためのグラウンド基準ノードと結合することができる。
【００３５】
実施形態によれば、追加のバイアスリード（図示せず）をデバイス２００の一部として含めることもでき、バイアスリードがデバイスパッケージを出るように、バイアスリードとグラウンドとの間に追加の大きな値の減結合コンデンサを接続することができる。別の実施形態では、追加のリード２０５またはバイアスリードは、バイアス電圧を供給することなく、単に、ＡＣ接地することができ、バイアス電圧を供給する場合は、別々の外部のバイアスフィードを使用することができる。
【００３６】
別の実施形態は、入力リードと、出力リードと、追加のリードと、入力インピーダンス整合回路と結合されたバイアスリード（任意選択の）とを備えるデバイスを含み得る。さらに別の実施形態は、入力リードと、出力リードと、追加のリードと、出力インピーダンス整合回路と結合されたバイアスリード（任意選択の）と、入力インピーダンス整合回路と結合されたバイアスリードとを備えるデバイスを含む。
【００３７】
トランジスタ２２０および、入力および出力インピーダンス整合回路２１０、２３０ならびにエンベロープ周波数終端回路２５０の様々な要素２１４、２６０は、絶縁構造２０８の開口部を通じて露出されるフランジ２０６の上面の一般的に中央の部分上に装着される。例えば、トランジスタ２２０および、入力および出力インピーダンス整合回路２１０、２３０ならびにエンベロープ周波数終端回路２５０の要素２１４、２６０は、導電性のエポキシ樹脂、はんだ付け、はんだバンプ、焼結（sintering）および／または共晶接合（eutectic bond）を使用して、フランジ２０６と結合することができる。本明細書で使用される場合、「能動素子エリア」は、１つまたは複数の能動素子（例えば、トランジスタ２２０）が装着されるデバイスの部分（例えば、絶縁構造２０８の開口部を通じて露出したフランジ２０６の導電表面の部分）に相当する。
【００３８】
トランジスタ２２０の各々は、１つの制御端子（例えば、ゲート）および２つの導電端子（例えば、ドレインおよびソース）を有する。各トランジスタ２２０の制御端子は、入力インピーダンス整合回路２１０（例えば、入力インピーダンス整合回路１１０、図１）を通じて入力リード２０２と結合される。それに加えて、各トランジスタ２２０の一方の導電端子（例えば、ドレイン）は、出力インピーダンス整合回路２３０（例えば、出力インピーダンス整合回路１３０、図１）を通じて出力リード２０４と結合され、他方の導電端子（例えば、ソース）は、フランジ２０６（例えば、デバイス２００のグラウンド基準ノード）と結合される。
【００３９】
図２のデバイス２００では、各入力インピーダンス整合回路２１０は、２つの誘導要素２１２、２１６（例えば、誘導要素１１２、１１６、図１）およびコンデンサ２１４（例えば、コンデンサ１１４、図１）を含む。例えば、各誘導要素２１２、２１６は、複数の並列の近接ボンドワイヤセットから形成される。例えば、第１の誘導要素２１２（例えば、誘導要素１１２、図１）は、入力リード２０２とコンデンサ２１４（例えば、コンデンサ１１４、図１）の第１の端子との間で結合された複数のボンドワイヤを含み、第２の誘導要素２１６（例えば、誘導要素１１６、図１）は、コンデンサ２１４の第１の端子とトランジスタ２２０の制御端子との間で結合された複数のボンドワイヤを含む。コンデンサ２１４の第２の端子は、フランジ２０６（例えば、グラウンド）と結合される。コンデンサ２１４は、例えば、個別のシリコンコンデンサ（例えば、第１の端子に相当する上面および第２の端子に相当する底面を有するシリコン基板からなる）、個別のセラミックコンデンサまたは別のタイプのコンデンサであり得る。ボンドワイヤ２１２、２１６は、コンデンサ２１４の上面の導電性の上板に取り付けられる。
【００４０】
図２のデバイス２００では、各出力インピーダンス整合回路２３０は、３つの誘導要素２３２、２３６、２４０（例えば、Ｌｓｈｕｎｔ  １３２、ＬＬＰ１  １３６およびＬＬＰ２  １４０、図１）および２つのコンデンサ（例えば、Ｃｓｈｕｎｔ  １３４およびＣＬＰ  １３８、図１）を含み、実施形態では、コンデンサは、単一のデバイス２６０で共に統合することができる。この場合もやはり、各誘導要素２３２、２３６、２４０は、複数の並列の近接ボンドワイヤセットから形成される。例えば、シャント誘導要素（shunt inductive element）２３２（例えば、Ｌｓｈｕｎｔ  １３２、図１）は、トランジスタ２２０の第１の導電端子（例えば、ドレイン）と出力ＩＰＤ  ２６０の上面上の第１のボンドパッド２５１（例えば、ＲＦコールドポイントノード１５１、図１に相当する）との間で結合された複数のボンドワイヤを含む。第１のボンドパッド２５１は、出力ＩＰＤ  ２６０内のシャントコンデンサ（例えば、Ｃｓｈｕｎｔ  １３４、図１）と電気的に結合される。第１の直列の誘導要素２３６（例えば、ＬＬＰ１  １３６、図１）は、トランジスタ２２０の第１の導電端子と出力ＩＰＤ  ２６０の上面上の第２のボンドパッド２３７（例えば、ノード１３７、図１に相当する）との間で結合された複数のボンドワイヤを含む。第２のボンドパッド２３７は、出力ＩＰＤ  ２６０内のローパス整合コンデンサ（low pass matching capacitor）（例えば、ＣＬＰ  １３８、図１）と電気的に結合される。最後に、第２の直列の誘導要素２４０（例えば、ＬＬＰ２  １４０、図１）は、第２のボンドパッド２３７と出力リード２０４との間で結合される。出力ＩＰＤ  ２６０内のシャントおよびＬＰ整合コンデンサの第２の端子は、フランジ２０６（例えば、グラウンド）と結合される。
【００４１】
実施形態によれば、デバイス２００は、空気空洞パッケージ（air cavity package）に組み込まれ、空気空洞パッケージ内では、トランジスタ２２０ならびに様々なインピーダンス整合およびエンベロープ周波数終端要素は、密閉された空気空洞３１２内に位置する。基本的には、空気空洞は、フランジ２０６、絶縁構造２０８および上を覆うキャップ３１０で境界付けられ、絶縁構造２０８およびリード２０２、２０４、２０５と接触する。他の実施形態では、デバイスは、オーバモールドパッケージ（overmolded package）（すなわち、能動素子エリア内の電気コンポーネントが非導電性成形化合物で封入され、リード２０２、２０４の一部を成形化合物で取り囲むこともできるパッケージ）に組み込むことができる。
【００４２】
図１〜３と併せて論じられる実施形態では、出力インピーダンス整合回路１３０、２３０は、ハイパスシャント回路１３１およびローパスＬＰ整合回路１３５（例えば、誘導要素１３６、１４０またはボンドワイヤ２３６、２４０およびコンデンサ１３８を含む）を含む。代替の実施形態では、ローパス整合回路１３５は、異なる形で構成された整合回路と置き換えることができる。例えば、図４は、別の例示的な実施形態による、その出力インピーダンス整合回路４３０の一部を形成する第２の整合回路４３５（例えば、超高周波数共振を伴うローパス整合回路）を備えるＲＦ増幅器４００の概略図である。ローパス整合回路１３５を整合回路４３５と置き換えることおよび誘導要素１３６を誘導要素４３６と置き換えることを除いて、ＲＦ増幅器４００は、図１の増幅器１００と実質的に同様であり、２つの実施形態の間で実質的に同じ要素を示すため、両方の図面において、同様の参照番号が使用される。
【００４３】
ＲＦ増幅器４００では、誘導要素４３６または「Ｌｓｅｒｉｅｓ」は、トランジスタ１２０の第１の導電端子（例えば、ドレイン）と出力リード１０４との間で直接結合される。それに加えて、ＢＢコンデンサ４３８と直列に結合された「ボンドバック（bond back）」または「ＢＢ」誘導要素４４０を含むローパス整合回路４３５は、出力リード１０４とグラウンドノード１５７との間で結合される。より明確には、ＬＢＢ  ４４０は、出力リード１０４とノード４３７との間で結合され、ＣＢＢ  ４３８は、ノード４３７とグラウンドノード１５７との間で結合される。実施形態によれば、Ｌｓｅｒｉｅｓ  ４３６は、約５０ｐＨ〜約３ｎＨの範囲の値を有し、ＬＢＢ  ４４０は、約５０ｐＨ〜約５００ｐＨの範囲の値を有し、ＣＢＢ  ４３８は、約２ｐＦ〜約５０ｐＦの範囲の値を有し得るが、これらのコンポーネントは、これらの範囲外の値も有し得る。
【００４４】
コンデンサ１３４、４３８、１５６、エンベロープ抵抗器１５２およびエンベロープインダクタ１５４のいくつかまたはすべては、これらのコンポーネントを取り囲む破線ボックス４６０によって示されるように、前述の単一のＩＰＤの一部を一体的に形成することができる。最低でも、単一のＩＰＤは、そのそれぞれの電極間に異なる誘電材料の２つのコンデンサ（例えば、コンデンサ１３４、１５６またはコンデンサ１５６、４３８）を含み得る。
【００４５】
代替の実施形態では、誘導要素１４０およびコンデンサ１３８は、図１で表される例示的なＲＦ増幅器から省略することができるか、または、これに類似して、誘導要素４４０およびコンデンサ４３８は、図４で表される例示的なＲＦ増幅器から省略することができる。これらの修正により、実際には、ローパス整合回路１３５（図１）／ローパス整合回路４３５（図４）が排除され、誘導要素１３６（図１）／誘導要素４３６（図４）は、トランジスタ１２０の第１の導電端子と出力リード１０４との間で結合されたままとなる。これらの代替のバージョンは、例えば、ＧａＮ（窒化ガリウム）に基づくトランジスタを備える半導体パッケージを使用して具体化することができる。
【００４６】
図５は、例示的な実施形態による、図４の回路を具体化したパッケージ化されたＲＦ増幅デバイス５００の例の上面図である。より具体的には、デバイス５００の相互接続された電気コンポーネントおよび要素は、図４の概略図によってモデル化することができる。理解を高めるため、図５は、線６−６に沿った、図５のＲＦ増幅デバイス５００の垂直断面図である図６と併せて見るべきである。ローパス整合回路１３５をローパス整合回路４３５と置き換えることおよび誘導要素１３６を誘導要素４３６と置き換えることを除いて、パッケージ化されたＲＦ増幅デバイス５００は、図２および３のデバイス２００と実質的に同様であり、２つの実施形態の間で実質的に同じ要素を示すため、両方の図面において、同様の参照番号が使用される。
【００４７】
図５のデバイス５００では、各出力インピーダンス整合回路５３０は、３つの誘導要素２３２、５３６、５４０（例えば、Ｌｓｈｕｎｔ  １３２、Ｌｓｅｒｉｅｓ  ４３６およびＬＢＢ  ４４０、図４）および２つのコンデンサ（例えば、Ｃｓｈｕｎｔ  １３４およびＣＢＢ  ４３８、図４）を含み、実施形態では、コンデンサは、出力ＩＰＤ  ５６０（例えば、出力ＩＰＤ  ４６０、図４）の一部を形成する。この場合もやはり、各誘導要素２３２、５３６、５４０は、複数の並列の近接ボンドワイヤセットから形成される。例えば、シャント誘導要素２３２（例えば、Ｌｓｈｕｎｔ  １３２、図４）は、トランジスタ２２０の第１の導電端子（例えば、ドレイン）と出力ＩＰＤ  ５６０の上面上の第１のボンドパッド２５１（例えば、ＲＦコールドポイントノード１５１、図４に相当する）との間で結合された複数のボンドワイヤを含む。第１のボンドパッド２５１は、出力ＩＰＤ  ５６０内のシャントコンデンサ（例えば、Ｃｓｈｕｎｔ  １３４、図４）と電気的に結合される。直列の誘導要素５３６（例えば、Ｌｓｅｒｉｅｓ  ４３６、図４）は、トランジスタ２２０の第１の導電端子と出力リード２０４との間で結合された多数のボンドワイヤを含む。ボンドバック誘導要素５４０（例えば、ＬＢＢ  ４４０、図４）は、出力リード２０４と出力ＩＰＤ  ２６０の上面上の第２のボンドパッド２３７（例えば、ノード４３７、図４に相当する）との間で結合される。第２のボンドパッド４３７は、出力ＩＰＤ  ５６０内のボンドバックコンデンサ（例えば、ＣＢＢ  ４３８、図４）と電気的に結合される。出力ＩＰＤ  ５６０内のシャントおよびボンドバックコンデンサの第２の端子は、フランジ２０６（例えば、グラウンド）と結合される。例示的な実施形態では、追加のリードインダクタンス１７０は、ボンドワイヤ２７０を介してデバイス５００に組み込まれる。横方向ボンドワイヤ２７４は、スケーラブルなベースバンド終端を接続する。
【００４８】
追加のリードインダクタンスを使用してＶＬＦ共振を軽減するための例示的な手法は、スケーリングの強化を提供することができ、それにより、主要なベースバンド共振の周波数をほとんどまたは全く低減することなく、および、個々のダイブロック（die block）で経験されるベースバンドインピーダンスをほとんどまたは全く損なうことなく、より高い電力のデバイス（例えば、より大多数のダイスブロックを有するデバイス）に技法をスケーリングすることができる。ＶＢＷ回路はサイズがスケールアップされるため、総回路ベースバンド減結合キャパシタンスは増加し、総直列Ｒ制動抵抗（total series R damping resistance）の有効性は低減し得る。この挙動は、キャリア近くのＤＰＤ補正を妨害する長期メモリ効果を表す不十分なＶＬＦ共振の抑制をもたらし得る。
【００４９】
追加のリードインダクタンスは、回路の同等のシャントベースバンドインダクタンスを低減し、それにより、ＶＬＦ共振の周波数が上がる。回路全体のＱ係数は、周波数の増加と共に降下し、ＶＢＷ回路の総直列Ｒによる共振の効果的な抑制の提供が可能になる。追加のリードは、ＶＬＦ共振を抑制し（約８〜２０ＭＨｚ）、長期メモリ効果がもたらすＤＰＤ複雑性および電力消費を低減し、キャリア周波数近くの補正された隣接チャネル電力比（Adjacent Channel Power Ratio : ＡＣＰＲ）の性能を改善する上で役立ち得る。従来の手法より実質的にクリーンなベースバンド終端を提供する一方で、ＶＬＦ共振抑制は、追加のリードインダクタンスを１つのみ使用し、それにより、必要なＰＣＢエリアを低減することによって実現できるということが知られている。また、論考では「１アップ（1-up）」（すなわち、１つの経路）の実装に焦点を置いているが、他の実施形態では、手法は、複数経路（例えば、２アップおよび３アップ）への応用にも適用できることも知られている。複数経路の実装は、誘導要素を使用して経路を互いに接続することができる。
【００５０】
電力増幅デバイスの実施形態のベースバンドおよびＲＦ整合能力を実証するため、４００Ｗの両方向対称ドハティ電力増幅器（2-way symmetric Doherty power amplifier）は、１．８０５〜２．２ＧＨｚセルラ・インフラストラクチャ・アプリケーションが可能になるように構築することができる。バイアスネットワークを含むそのようなドハティ電力増幅回路の実施形態は、比較的小さなものであり得（例えば、測定して約１２ｃｍ×７．５ｃｍ）、図７に示される。より明確には、図７は、例示的な実施形態による、両方向対称ドハティ電力増幅回路７００を示す図である。ドハティ電力増幅回路７００は、２つの並列のパッケージ化された増幅デバイスを描写し、各々が、追加のリード２０５と、補助リード回路のキャパシタンスに相当するコンデンサ２７２（例えば、コンデンサ１７２、図１）とを有する。示される実施形態では、コンデンサ２７２は、実際には、追加のリード２０５とＰＣＢのグラウンド基準との間で並列に結合された２つのチップコンデンサとして具体化されている。
【００５１】
先行する詳細な説明は、本質的には単なる例示であり、対象物または本出願の実施形態およびそのような実施形態の使用を制限することを意図しない。本明細書で使用される場合、「例示的な」という用語は、「実例、事例または例証として機能する」ことを意味する。例示的なものとして本明細書で説明されるいかなる実装は必ずしも他の実装より好ましいものまたは有利なものと解釈しなければならないというわけではない。その上、先行の技術分野、背景または詳細な説明で提示されるいかなる明示または暗示された理論に制約されるという意図は全くない。
【００５２】
本明細書に含まれる様々な図に示される接続線は、様々な要素間の例示的な機能関係および／または物理的な結合を表すことを意図する。対象物の実施形態では、多くの代替のまたは追加の機能関係または物理的接続が存在し得ることに留意されたい。それに加えて、ある特定の専門用語は、本明細書では、参照のみを目的としても使用することができ、従って、制限することは意図されず、構造を指す「第１の」、「第２の」という用語および他のそのような数値は、文脈で明確に示されていない限り、順位または順番を含意しない。
【００５３】
本明細書で使用される場合、「ノード」は、所定の信号、論理レベル、電圧、データパターン、電流または量が存在する、内部または外部の基準点、接続点、接合部、信号線、導電要素または同様のものを意味する。その上、２つ以上のノードは、１つの物理的な要素によって実現することができる（そして、２つ以上の信号は、共通ノードで受信または出力された場合であっても、多重化すること、変調することまたは別の方法で区別することができる）。
【００５４】
前述の説明は、互いに「接続された」または「結合された」要素、ノードまたは特徴を指す。本明細書で使用される場合、他で明示的に定められていない限り、「接続された」は、ある要素が別の要素と直接接合され（または直接通信する）、必ずしも機械的であるとは限らないことを意味する。同様に、他で明示的に定められていない限り、「結合された」は、ある要素が別の要素と直接または間接的に接合され（あるいは直接または間接的に通信する、電気的にまたは別の方法で）、必ずしも機械的であるとは限らないことを意味する。従って、図に示される概略図は要素の例示的な構成の１つを描写するが、描写される対象物の実施形態では、追加の介在要素、素子、特徴またはコンポーネントが存在し得る。
【００５５】
前述の詳細な説明において少なくとも１つの例示的な実施形態を提示してきたが、膨大な数の変形形態が存在することを理解すべきである。また、本明細書で説明される例示的な１つまたは複数の実施形態は、特許請求される対象物の範囲、適用性または構成をいかなる方法でも制限することを意図しないことも理解すべきである。むしろ、前述の詳細な説明は、説明される１つまたは複数の実施形態を実装するための便利なロードマップを当業者に提供する。この特許出願を出願する時点において公知の均等物および予知可能な均等物を含む請求項によって定義される範囲から逸脱することなく、要素の機能および構成の様々な変更を行えることを理解すべきである。
【符号の説明】
【００５６】
１００  ＲＦ増幅デバイス
１０２  入力リード
１０４  出力リード
１１０  入力インピーダンス整合回路
１１２  誘導要素
１１４  シャントコンデンサ
１１６  誘導要素
１２０  トランジスタ
１３０  出力インピーダンス整合回路
１３１  ハイパス整合回路
１３２  誘導要素
１３４  コンデンサ
１３５  ローパス整合回路
１３６  誘導要素
１３７  ノード
１３８  コンデンサ
１４０  誘導要素
１５０  エンベロープ周波数終端回路
１５１  ノード
１５２  抵抗器
１５３  ノード
１５４  インダクタンス
１５５  ノード
１５６  コンデンサ
１５７  グラウンドノード
１７０  追加のリードインダクタンス
１７２  追加のリードコンデンサ
２００  ＲＦ増幅デバイス
２０２  入力リード
２０４  出力リード
２０５  追加のリード
２０６  フランジ
２０８  絶縁構造
２１０  入力インピーダンス整合回路
２１２  誘導要素
２１４  コンデンサ
２１６  誘導要素
２２０  トランジスタ
２３０  出力インピーダンス整合回路
２３２  誘導要素
２３６  誘導要素
２３７  第２のボンドパッド
２４０  誘導要素
２５０  エンベロープ周波数終端回路
２５１  第１のボンドパッド
２６０  出力ＩＰＤ
２７０  ボンドワイヤ
２７２  コンデンサ
２７４  横方向ボンドワイヤ
２９０  ＰＣＢ
３１０  キャップ
４００  ＲＦ増幅器
４３０  出力インピーダンス整合回路
４３５  ローパス整合回路
４３６  誘導要素
４３７  ノード
４３８  ボンドバックコンデンサ
４４０  ボンドバック誘導要素
５００  ＲＦ増幅デバイス
５３０  出力インピーダンス整合回路
５３６  誘導要素
５４０  ボンドバック誘導要素
５６０  出力ＩＰＤ
７００  ドハティ電力増幅回路
【図１】
2018101975.tif 000004
【図２】
2018101975.tif 000005
【図３】
2018101975.tif 000006
【図４】
2018101975.tif 000007
【図５】
2018101975.tif 000008
【図６】
2018101975.tif 000009
【図７】
2018101975.tif 000010