(57)【要約】      （修正有）【課題】高密度実装が可能であり、耐湿信頼性を向上させるとともに、キャンバー現象を改善できる積層型キャパシタ及びその実装基板を提供する。【解決手段】誘電体層１１１、及び誘電体層を間に置いて交互に配置される第１及び第２内部電極１２１，１２２を含むキャパシタ本体と、第１及び第２内部電極を貫通して第１及び第２面に露出し、第１内部電極と接続され、第２内部電極から離隔される第１ビア電極１５１と、第１及び第２内部電極を貫通して第１及び第２面に露出し、第２内部電極と接続され、第１内部電極から離隔される第２ビア電極１５２と、キャパシタ本体の第１面において互いに離隔されるように配置され、第１及び第２ビア電極とそれぞれ接続される第１及び第２外部電極１３１，１３２と、キャパシタ本体の第２面において下側から順に配置される第１及び第２カバー１４１，１４２と、を含み、第１及び第２カバーが異なる材料からなる。【選択図】図３
2018182298.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層、及び前記誘電体層を間に置いて交互に配置される第１及び第２内部電極を含み、互いに対向する第１及び第２面、前記第１及び第２面と連結され、互いに対向する第３及び第４面、前記第１及び第２面と連結され、前記第３及び第４面と連結され、且つ互いに対向する第５及び第６面を含むキャパシタ本体と、
前記第１及び第２内部電極を貫通して前記キャパシタ本体の前記第１及び第２面に露出し、前記第１内部電極と接続され、前記第２内部電極から離隔される第１ビア電極と、
前記第１及び第２内部電極を貫通して前記キャパシタ本体の前記第１及び第２面に露出し、前記第２内部電極と接続され、前記第１内部電極から離隔される第２ビア電極と、
前記キャパシタ本体の前記第１面において互いに離隔されるように配置され、前記第１及び第２ビア電極とそれぞれ接続される第１及び第２外部電極と、
前記キャパシタ本体の前記第２面において下側から順に配置される第１及び第２カバーと、を含み、
前記第１及び第２カバーが異なる材料からなる、積層型キャパシタ。
【請求項２】
前記第１カバーがセラミック又は誘電体からなり、前記第２カバーが樹脂からなる、請求項１に記載の積層型キャパシタ。
【請求項３】
前記第２カバーがエポキシ樹脂からなる、請求項２に記載の積層型キャパシタ。
【請求項４】
前記誘電体層は、前記第１及び第２ビア電極が貫通されるように形成される第１及び第２ビア貫通ホールを有し、
前記第１内部電極は、前記第１ビア貫通ホールに対応する位置に前記第１ビア貫通ホールに対応するサイズで形成される第１ビアホールと、前記第２ビア貫通ホールに対応する位置に前記第２ビア貫通ホールよりも大きく形成される第１ビア離隔ホールと、を含み、
前記第２内部電極は、前記第２ビア貫通ホールに対応する位置に前記第２ビア貫通ホールに対応するサイズで形成される第２ビアホールと、前記第１ビア貫通ホールに対応する位置に前記第１ビア貫通ホールよりも大きく形成される第２ビア離隔ホールと、を含む、請求項１から請求項３のいずれか一項に記載の積層型キャパシタ。
【請求項５】
前記第１及び第２内部電極は、前記キャパシタ本体の前記第３及び第４面にそれぞれ露出し、
前記キャパシタ本体の前記第３及び第４面にそれぞれ配置される第３及び第４外部電極をさらに含み、
前記第３及び第４外部電極が前記第１及び第２外部電極とそれぞれ接続される、請求項１から請求項４のいずれか一項に記載の積層型キャパシタ。
【請求項６】
前記第１及び第２内部電極は、前記キャパシタ本体の前記第３及び第４面にそれぞれ露出し、
前記第１及び第２外部電極が前記キャパシタ本体の前記第３及び第４面までそれぞれ延長される、請求項１から請求項５のいずれか一項に記載の積層型キャパシタ。
【請求項７】
前記第１及び第２ビア電極の端部が前記第１カバーと接触される、請求項１から請求項６のいずれか一項に記載の積層型キャパシタ。
【請求項８】
前記第１カバーの厚さが９〜１５μｍであり、前記第２カバーの厚さが１〜３μｍである、請求項１から請求項７のいずれか一項に記載の積層型キャパシタ。
【請求項９】
互いに離隔されるように配置される第１及び第２電極パッドを有する基板と、
前記第１及び第２電極パッドに前記第１及び第２外部電極がそれぞれ接続されて前記基板上に実装される請求項１から請求項８のうちいずれか一項に記載の積層型キャパシタと、を含む、積層型キャパシタの実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型キャパシタ及びその実装基板に関するものである。
【背景技術】
【０００２】
積層チップ電子部品の一つである積層型キャパシタは、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）などの映像機器、コンピュータ、個人携帯用端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）及び携帯電話などの様々な電子製品の基板に装着されて電気を充電又は放電させる役割を果たす。
【０００３】
かかる積層型キャパシタは、小型でありながら容量が保証され、実装が容易であるという利点により様々な電子装置の部品として用いられることができる。
【０００４】
最近、製品の傾向を見ると、性能の向上及び高機能化に伴い、使用電流の増加、バッテリー使用時間の増大のための使用電圧の減少及びスリム化が要求されている。また、かかる傾向に合わせて基板内の積層型キャパシタの高密度実装が要求されている。
【０００５】
そこで、本体にビア電極を形成して内部電極の長さを増加させる構造の積層型キャパシタが登場した。このように、ビア電極を適用して内部電極と外部電極を接続させると、ビア電極のサイズに応じてキャパシタの容量が増加するようになり、外部電極を別に塗布して内部電極と接続する工程が省略されるという利点がある。
【０００６】
しかし、ビア電極構造の場合には、本体の上面にビア電極の一部がそのまま露出し、その結果、ビアに導電物質を充填するビアフィル（Ｖｉａ  Ｆｉｌｌ）工程を行った後で、電極が離脱する可能性があり、水分浸透によって信頼性が低下するため、これを克服するのための方案が要求される。
【０００７】
また、下面電極構造は、本体と本体の実装面（下面）に形成された外部電極との収縮率差により、製品が上向きに凸となるキャンバー（Ｃａｍｂｅｒ）現象が発生するおそれがある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】韓国登録特許第１０−１３７６８３９号公報
【特許文献２】韓国公開特許第２０１４−００１１７６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、高密度実装が可能であり、耐湿信頼性を向上させるとともに、キャンバー現象を改善することができる積層型キャパシタ及びその実装基板を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一側面は、誘電体層、及び上記誘電体層を間に置いて交互に配置される第１及び第２内部電極を含み、互いに対向する第１及び第２面、第１及び第２面と連結され、互いに対向する第３及び第４面、及び第１及び第２面と連結され、第３及び第４面と連結され、且つ互いに対向する第５及び第６面を含むキャパシタ本体と、上記第１及び第２内部電極を貫通して上記キャパシタ本体の第１及び第２面に露出し、上記第１内部電極と接続され、上記第２内部電極から離隔される第１ビア電極と、上記第１及び第２内部電極を貫通して上記キャパシタ本体の第１及び第２面に露出し、上記第２内部電極と接続され、上記第１内部電極から離隔される第２ビア電極と、上記キャパシタ本体の第１面において互いに離隔されるように配置され、上記第１及び第２ビア電極とそれぞれ接続される第１及び第２外部電極と、上記キャパシタ本体の第２面において下側から順に配置される第１及び第２カバーと、を含み、上記第１及び第２カバーが異なる材料からなる積層型キャパシタを提供する。
【発明の効果】
【００１１】
本発明の一実施形態よると、積層型キャパシタの高密度実装が可能であり、耐湿信頼性を向上させるとともに、本体の収縮率を補完して積層型キャパシタ全体のキャンバー現象を改善することができるという効果がある。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態による積層型キャパシタを概略的に示した斜視図である。
【図２】本発明の一実施形態による積層型キャパシタを概略的に示した斜視図である。
【図３】図２のＩ−Ｉ'線に沿った断面図である。
【図４】（ａ）及び（ｂ）は、本発明の一実施形態による積層型キャパシタにおける第１及び第２内部電極の構造をそれぞれ示した平面図である。
【図５】本体と第１及び第２外部電極との収縮率を示した断面図である。
【図６】図１の積層型キャパシタが基板に実装された状態を示した側面図である。
【発明を実施するための形態】
【００１３】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
【００１４】
本発明の実施形態を明確に説明するために、キャパシタ本体の方向を定義すると、図面上に示されたＸ、Ｙ、及びＺはそれぞれ長さ方向、幅方向、及び厚さ方向を示す。ここで、厚さ方向は、誘電体層及び内部電極の積層方向と同一の概念として用いることができる。
【００１５】
また、本実施形態では、説明の便宜のために、キャパシタ本体１１０のＺ方向において対向する両面を第１及び第２面１、２に設定し、Ｘ方向において対向し、第１及び第２面１、２の先端を連結する両面を第３及び第４面３、４に設定し、Ｙ方向において対向し、第１及び第２面１、２の先端と第３及び第４面３、４の先端をそれぞれ連結する両面を第５及び第６面５、６に設定してともに説明する。ここで、第１面１は、実装面と同一の概念として用いることができる。
【００１６】
積層型キャパシタ
図１及び図２は本発明の一実施形態による積層型キャパシタを概略的に示した斜視図であり、図３は図２のＩ−Ｉ'線に沿った断面図であり、図４の（ａ）及び（ｂ）は本発明の一実施形態による積層型キャパシタにおける第１及び第２内部電極の構造をそれぞれ示した平面図であり、図５は本体と第１及び第２外部電極との収縮率を示した断面図である。
【００１７】
図１〜図５を参照すると、本発明の一実施形態による積層型キャパシタ１００は、誘電体層１１１、及び複数の第１及び第２内部電極１２１、１２２を含むキャパシタ本体１１０と、第１及び第２ビア電極１５１、１５２と、第１及び第２外部電極１３１、１３２と、第１及び第２カバー１４１、１４２と、を含む。
【００１８】
キャパシタ本体１１０は、複数の誘電体層１１１を積層して形成され、特に制限されるものではないが、図示されたように、ほぼ六面体形状を有することができる。
【００１９】
この際、キャパシタ本体１１０の形状、寸法、及び誘電体層１１１の積層数は、図面上に示されたものに限定されない。
【００２０】
また、誘電体層１１１は、焼結された状態であって、隣接する誘電体層１１１との間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認できないほど一体化されていることができる。
【００２１】
また、キャパシタ本体１１０は、キャパシタの容量形成に寄与する部分として第１及び第２内部電極１２１、１２２を含む活性領域と、マージン部として上記活性領域のＺ方向において上下側にそれぞれ配置されるカバー領域と、を含むことができる。
【００２２】
上記活性領域は、誘電体層１１１を間に置いて複数の第１及び第２内部電極１２１、１２２を繰り返し積層して形成されることができる。
【００２３】
この際、誘電体層１１１の厚さは、積層型キャパシタ１００の容量設計に応じて任意に変更することができる。
【００２４】
また、誘電体層１１１は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ３）系又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末を含むことができるが、本発明がこれに限定されるものではない。
【００２５】
また、誘電体層１１１には、上記セラミック粉末とともに、必要に応じて、セラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤などが少なくとも一つ以上さらに添加されることができる。
【００２６】
上記カバー領域は、キャパシタ本体１１０のＺ方向において上下部にそれぞれ位置し、内部電極を含まない点を除いては、誘電体層１１１と同一の材料及び構成を有することができる。
【００２７】
このようなカバー領域は、単一の誘電体層１１１又は２つ以上の誘電体層１１１を上記活性領域のＺ方向の上下外側にそれぞれ積層することで設けることができ、基本的に物理的又は化学的ストレスによる第１及び第２内部電極１２１、１２２の損傷を防止する役割を果たすことができる。
【００２８】
第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する電極である。
【００２９】
また、第１及び第２内部電極１２１、１２２は、キャパシタ本体１１０内で誘電体層１１１を間に置いてＺ方向に沿って交互に配置され、第１及び第２内部電極１２１、１２２においてＺ方向に沿って重なる面積はキャパシタの容量形成と関係がある。
【００３０】
かかる第１及び第２内部電極１２１、１２２は、キャパシタ本体１１０の第３及び第４面３、４に一端がそれぞれ露出することができる。
【００３１】
また、第１及び第２内部電極１２１、１２２は、誘電体層１１１上に所定のの厚さで導電性金属を含む導電性ペーストを印刷して形成されることができ、中に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。
【００３２】
上記導電性ペーストに含まれる導電性金属は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、又はこれらの合金であってもよいが、本発明がこれに限定されるものではない。
【００３３】
また、上記導電性ペーストの印刷方法は、スクリーン印刷法又はグラビア印刷法などを用いることができるが、本発明がこれに限定されるものではない。
【００３４】
本発明の一実施形態によると、キャパシタ本体１１０は、第１及び第２ビア貫通ホール１１１ａ、１１１ｂを有することができる。第１及び第２ビア貫通ホール１１１ａ、１１１ｂは、誘電体層１１１において第１及び第２ビア電極１５１、１５２がそれぞれ貫通される位置に対応する位置にレーザーや機械パンチングをして形成することができる。
【００３５】
また、第１及び第２ビア貫通ホール１１１ａ、１１１ｂは、Ｘ方向において互いに離隔されるように配置される。
【００３６】
かかる第１及び第２ビア貫通ホール１１１ａ、１１１ｂに導電性物質を充填するか、又はキャスタレーション（ｃａｓｔｅｌｌａｔｉｏｎ）をして、第１及び第２ビア電極１５１、１５２をそれぞれ形成することができる。
【００３７】
第１ビア電極１５１は、第１ビア貫通ホール１１１ａにより、第１及び第２内部電極１２１、１２２がＺ方向に貫通されて、上下端部がキャパシタ本体１１０の第１及び第２面１、２にそれぞれ露出するようになる。
【００３８】
第２ビア電極１５２は、第２ビア貫通ホール１１１ｂにより、第１及び第２内部電極１２１、１２２がＺ方向に貫通されて、上下端部がキャパシタ本体１１０の第１及び第２面１、２に露出するようになる。
【００３９】
第１内部電極１２１は、第１ビアホール１２１ｂ及び第１ビア離隔ホール１２１ａを有する。
【００４０】
第１ビアホール１２１ｂは、第１ビア貫通ホール１１１ａに対応する位置に第１ビア貫通ホール１１１ａに対応するサイズで形成される。これにより、複数の第１内部電極１２１が第１ビア電極１５１と接触されて電気的に接続される。
【００４１】
第１ビア離隔ホール１２１ａは、第２ビア貫通ホール１１１ｂに対応する位置に第２ビア貫通ホール１１１ｂよりも大きく形成されて第１内部電極１２１と第２ビア電極１５２が離隔されるように形成される。これにより、第１内部電極１２１は、第２ビア電極１５２とは電気的に接続されない。
【００４２】
第２内部電極１２２は、第２ビアホール１２２ｂ及び第２ビア離隔ホール１２２ａを有する。
【００４３】
第２ビアホール１２２ｂは、第２ビア貫通ホール１１１ｂに対応する位置に第２ビア貫通ホール１１１ｂに対応するサイズで形成される。これにより、複数の第２内部電極１２２が第２ビア電極１５２と接触されて電気的に接続される。
【００４４】
第２ビア離隔ホール１２２ａは、第１ビア貫通ホール１１１ａに対応する位置に第１ビア貫通ホール１１１ａよりも大きく形成されて第２内部電極１２２と第１ビア電極１５１が離隔されるように形成される。これにより、第２内部電極１２２は、第１ビア電極１５１とは電気的に接続されない。
【００４５】
第１及び第２外部電極１３１、１３２は、キャパシタ本体１１０の第１面１においてＸ方向に互いに離隔されるように配置され、第１及び第２ビア電極１５１、１５２の露出している下端部とそれぞれ接続される。
【００４６】
一方、本実施形態による積層型キャパシタ１００は、第３及び第４外部電極１３３、１３４をさらに含むことができる。
【００４７】
第３及び第４外部電極１３３、１３４は、キャパシタ本体１１０の第３及び第４面３、４にそれぞれ配置され、第１及び第２内部電極１２１、１２２の一端とそれぞれ接続されて電気的に接続される。
【００４８】
この際、第３及び第４外部電極１３３、１３４は、下端が第１及び第２外部電極１３１、１３２の端部とそれぞれ接続される。
【００４９】
一方、本発明では、第３及び第４外部電極１３３、１３４を別に形成することなく、第１及び第２外部電極１３１、１３２をキャパシタ本体１１０の第３及び第４面３、４までそれぞれ延長して形成することもできる。
【００５０】
また、必要に応じて、本発明の外部電極は、キャパシタ本体１１０の第５及び第６面５、６のうち一部をカバーする延長部をさらに含むことができる。
【００５１】
上記のように、内部電極を、誘電体層の積層方向に沿って形成されるビア電極によりキャパシタ本体の実装面に形成される外部電極と電気的に接続されるように形成すると、互いに異なる極性を有する内部電極の重なり面積を増加させることで、誘電体層及び内部電極の厚さを薄くして積層数を増加させたり、又は誘電率を増加させたりすることなく、同一のサイズで製品の容量を増加させることができるようになる。
【００５２】
これにより、ＥＳＬを低減させるとともに、製品のサイズを１００５未満に減らすことができ、基板実装時の実装面積を大きく減少させることができる。
【００５３】
第１及び第２カバー１４１、１４２は、キャパシタ本体１１０の第２面２において下側から順に配置され、互いに異なる材料からなる。
【００５４】
第１カバー１４１は、下面が、第１及び第２ビア電極１５１、１５２の露出している上端部と接触されることができる。すなわち、第１カバー１４１は、第１及び第２ビア電極１５１、１５２において露出している部分をカバーして絶縁させる役割を果たす。
【００５５】
本実施形態において、第１カバー１４１は、セラミック又は誘電体からなることができる。これにより、本体１１０と、上面に配置された第１カバー１４１とが互いに反応しないようにすることで本体の安定性を高めることができる。この際、第１カバー１４１は、別のセラミックシートなどを必要な個数だけ付着して形成することができるが、本発明がこれに限定されるものではない。
【００５６】
また、第１カバー１４１は、第１成分であるアルミニウム（Ａｌ）と、カルシウム（Ｃａ）、ケイ素（Ｓｉ）、及びマグネシウム（Ｍｇ）のうち少なくとも一つを含む第２成分と、バインダーなどの有機溶媒である第３成分と、をさらに含む。この際、上記アルミニウム粒子のサイズは１００〜１５０nｍであってもよい。上記のように、第１カバー１４１がアルミニウムを含むと、アルミニウムがない場合に比べて強度及び耐湿性をさらに向上させることができるようになる。
【００５７】
また、第２カバー１４２は、絶縁性物質である樹脂からなることができ、例えば、エポキシ樹脂であってもよいが、本発明がこれに限定されるものではない。
【００５８】
上記エポキシ樹脂は、シリカ（Ｓｉｌｉｃａ）ベースであり、Ｍｎフェライト（Ｆｅｒｒｉｔｅ）をさらに含む。このように、第２カバー１４２がＭｎフェライトを含むと、第２カバー１４２が黒色を有するようになり、その結果、完成された積層型キャパシタ１１０の第１及び第２ビア電極１５１、１５２が外部から見えないようになる。
【００５９】
また、本実施形態において、第１カバー１４１の厚さは９〜１５μｍであり、第２カバー１４２の厚さは１〜３μｍであることができる。
【００６０】
表１を参照すると、第１カバーの厚さが９〜１５μｍであり、第２カバーの厚さが１〜３μｍである場合、耐湿信頼性の不良が発生せず、キャンバー（Ｃａｍｂｅｒ）も小さくなることが分かった。
【００６１】
【表１】
2018182298.tif 000003
【００６２】
本実施形態によると、第１及び第２カバー１４１、１４２は、キャパシタ本体１１０の耐久性を高めるとともに、所定の厚さのマージンをさらに確保することで、キャパシタの信頼性を向上させる役割を果たすことができる。また、第１及び第２ビア電極１５１、１５２の露出している部分をカバーして信頼性をさらに高めることができる。
【００６３】
一方、第１及び第２カバー１４１、１４２は、キャパシタ本体１１０を形成した後で形成されるため、キャパシタ本体１１０の耐久性及びキャパシタの信頼性が一定のレベルに維持される限度内で本体１１０の厚さを最小化すると、製品のサイズを最小限に抑えることができる。
【００６４】
また、本実施形態によると、キャンバー（Ｃａｍｂｅｒ）現象を減らすことができる。例えば、キャパシタ本体の厚さが４５〜１００μｍである場合には、本体と第１及び第２外部電極との収縮率差が原因で下側に５〜１０μｍのキャンバー現象が発生することがあるが、第１及び第２カバーを形成することにより、キャパシタ本体の収縮率が減少してキャンバー現象を改善することができる。
【００６５】
図５を参照すると、矢印Ａは本体の収縮率を示し、矢印Ｂは第１及び第２外部電極の収縮率を示す。
【００６６】
図示されたように、第１及び第２カバー１４１、１４２を適用すると、キャパシタ本体１１０の収縮率が小さくなり、従来のキャパシタ本体１１０の実装面である第１面１に配置された第１及び第２外部電極１３１、１３２の収縮率によるキャンバー現象を改善することができる。
【００６７】
積層型キャパシタの実装基板
図６を参照すると、本実施形態による積層型キャパシタの実装基板は、積層型キャパシタ１００が実装される基板２１１と、基板２１１の上面にＸ方向において互いに離隔されるように配置される第１及び第２電極パッド２２１、２２２と、を含む。
【００６８】
積層型キャパシタ１００は、第１及び第２外部電極１３１、１３２が第１及び第２電極パッド２２１、２２２上に接触されるように位置した状態で、はんだ２３１、２３２によって固定されて基板２１１と電気的に接続されることができる。
【００６９】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００７０】
１００  積層型キャパシタ
１１０  キャパシタ本体
１１１  誘電体層
１１１ａ、１１１ｂ  第１及び第２ビア貫通ホール
１２１、１２２  第１及び第２内部電極
１２１ａ  第１ビア離隔ホール
１２２ａ  第２ビア離隔ホール
１２１ｂ  第１ビアホール
１２２ｂ  第２ビアホール
１３１、１３２  第１及び第２外部電極
１３３、１３４  第３及び第４外部電極
１４１、１４２  第１及び第２カバー
１５１、１５２  第１及び第２ビア電極
２１１  基板
２２１、２２２  第１及び第２電極パッド
２３１、２３２  はんだ
【図１】
2018182298.tif 000004
【図２】
2018182298.tif 000005
【図３】
2018182298.tif 000006
【図４】
2018182298.tif 000007
【図５】
2018182298.tif 000008
【図６】
2018182298.tif 000009