(57)【要約】      （修正有）【課題】チャネルの高抵抗化を抑制しつつ、電力消費量を削減できる半導体装置を提供する。【解決手段】半導体装置１は、ゲート電極とソース電極とドレイン電極とチャネルを有する窒化物半導体積層構造とを有する電界効果トランジスタ１０と、電界効果トランジスタ１０に光を照射する１つ以上の発光素子３２と、ゲート電極と電気的に接続されたゲート端子４２と、ソース電極と電気的に接続されたソース端子４４と、ドレイン電極と電気的に接続されたドレイン端子４６と、発光素子３２と直列に接続されるキャパシタ７２を備え、発光素子３２とキャパシタ７２は、ゲート端子４２とソース端子４４との間に発光素子３２のアノード側をゲート端子側として電界効果トランジスタ１０と並列に接続されており、電界効果トランジスタ１０のターンオンからキャパシタ７２が充電されるまでの時間は、電界効果トランジスタ１０のターンオンからターンオフまでの時間より短い。【選択図】図１Ａ
2018206832.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、ソース電極と、ドレイン電極と、チャネルを有する窒化物半導体積層構造と、を有する電界効果トランジスタと、
前記電界効果トランジスタに光を照射する１つ以上の発光素子と、
前記ゲート電極と電気的に接続されたゲート端子と、
前記ソース電極と電気的に接続されたソース端子と、
前記ドレイン電極と電気的に接続されたドレイン端子と、
前記発光素子と直列に接続されるキャパシタを備え、
前記発光素子と前記キャパシタは、前記ゲート端子と前記ソース端子との間に、前記発光素子のアノード側を前記ゲート端子側として、前記電界効果トランジスタと並列に接続されており、
前記電界効果トランジスタのターンオンから前記キャパシタが充電されるまでの時間は、前記電界効果トランジスタのターンオンからターンオフまでの時間より短い半導体装置。
【請求項２】
前記電界効果トランジスタの閾値ゲート電圧は、前記発光素子の順方向電圧以上前記電界効果トランジスタの駆動ゲート電圧未満の大きさを有し、
前記ゲート端子に対し、少なくとも、前記駆動ゲート電圧に等しい第１ゲート電圧と、前記発光素子の順方向電圧以上前記閾値ゲート電圧未満の第２ゲート電圧と、を選択的に印加するゲートドライバを備える請求項１に記載の半導体装置。
【請求項３】
前記発光素子は第１発光素子であり、
前記キャパシタは第１キャパシタであり、
前記第１発光素子及び前記第１キャパシタとは別に、前記電界効果トランジスタに光を照射する１つ以上の第２発光素子と、前記第２発光素子と直列に接続される第２キャパシタと、を備え、
前記第２発光素子及び前記第２キャパシタは、前記ゲート端子と前記ソース端子との間に、前記第２発光素子のアノード側を前記ソース端子側として、前記第１発光素子及び前記第１キャパシタと並列に、且つ、前記電界効果トランジスタと並列に接続されており、
前記電界効果トランジスタのターンオフから前記第２キャパシタが充電されるまでの時間は、前記電界効果トランジスタのターンオフからターンオンまでの時間より短い請求項１に記載の半導体装置。
【請求項４】
前記発光素子及び前記キャパシタと直列に接続されたインダクタを備える請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
ゲート電極と、ソース電極と、ドレイン電極と、チャネルを有する窒化物半導体積層構造と、を有する電界効果トランジスタと、
前記電界効果トランジスタに光を照射する１つ以上の発光素子と、
前記ゲート電極と電気的に接続されたゲート端子と、
前記ソース電極と電気的に接続されたソース端子と、
前記ドレイン電極と電気的に接続されたドレイン端子と、
前記ゲート端子に対して電圧を印加するゲートドライバと、を備え、
前記発光素子が点灯する順方向電圧は、前記電界効果トランジスタの閾値ゲート電圧以上であり、
前記発光素子は、前記ゲート端子と前記ソース端子との間に、前記発光素子のアノード側を前記ゲート端子側として前記電界効果トランジスタと並列に接続されており、
前記ゲートドライバは、少なくとも、前記順方向電圧以上の第１ゲート電圧と、前記発光素子の順方向電圧未満前記閾値ゲート電圧以上の第２ゲート電圧と、を選択的に印加する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関する。
【背景技術】
【０００２】
電界効果トランジスタと、電界効果トランジスタに光を照射して電流コラプス現象を抑制する発光素子と、を備えた半導体装置が提案されている（特許文献１から４参照）。電流コラプス現象とは、ゲート・ドレイン間への高電圧印加時に、半導体層の内部や半導体層と保護膜の界面にキャリアがトラップされて、チャネルが高抵抗化する現象である。電界効果トランジスタに光を照射すれば、キャリアのトラップを緩和することできるため、チャネルの高抵抗化を抑制することができる。キャリアとは電子及び正孔のことをいい、ＧａＮ系電界効果トランジスタでは主として電子のことをいう。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−０１６７００号公報
【特許文献２】特開２００８−０４７７６７号公報
【特許文献３】特開２００８−１９８７３１号公報
【特許文献４】特開２０１２−０３３７７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の半導体装置では、発光素子をターンオンからターンオフまで連続的に発光させるため、電力を無駄に消費する虞がある。
【課題を解決するための手段】
【０００５】
上記の課題は、例えば、次の手段により解決することができる。
【０００６】
ゲート電極と、ソース電極と、ドレイン電極と、チャネルを有する窒化物半導体積層構造と、を有する電界効果トランジスタと、前記電界効果トランジスタに光を照射する１つ以上の発光素子と、前記ゲート電極と電気的に接続されたゲート端子と、前記ソース電極と電気的に接続されたソース端子と、前記ドレイン電極と電気的に接続されたドレイン端子と、前記発光素子と直列に接続されるキャパシタを備え、前記発光素子と前記キャパシタは、前記ゲート端子と前記ソース端子との間に、前記発光素子のアノード側を前記ゲート端子側として、前記電界効果トランジスタと並列に接続されており、前記電界効果トランジスタのターンオンから前記キャパシタが充電されるまでの時間は、前記電界効果トランジスタのターンオンからターンオフまでの時間より短い半導体装置。
【０００７】
ゲート電極と、ソース電極と、ドレイン電極と、チャネルを有する窒化物半導体積層構造と、を有する電界効果トランジスタと、前記電界効果トランジスタに光を照射する１つ以上の発光素子と、前記ゲート電極と電気的に接続されたゲート端子と、前記ソース電極と電気的に接続されたソース端子と、前記ドレイン電極と電気的に接続されたドレイン端子と、前記ゲート端子に対して電圧を印加するゲートドライバと、を備え、前記発光素子が点灯する順方向電圧は、前記電界効果トランジスタの閾値ゲート電圧以上であり、前記発光素子は、前記ゲート端子と前記ソース端子との間に、前記発光素子のアノード側を前記ゲート端子側として前記電界効果トランジスタと並列に接続されており、前記ゲートドライバは、少なくとも、前記順方向電圧以上の第１ゲート電圧と、前記発光素子の順方向電圧未満前記閾値ゲート電圧以上の第２ゲート電圧と、を選択的に印加する半導体装置。
【発明の効果】
【０００８】
ターンオンからターンオフまで連続的に発光素子を発光させるのではなく、キャリアのトラップを緩和するのに効果的な一定区間でのみ発光素子を点灯させることにより、チャネルの高抵抗化を抑制しつつ、半導体装置の電力消費量を削減することができる。
【図面の簡単な説明】
【０００９】
【図１Ａ】実施形態１に係る半導体装置１の回路図である。
【図１Ｂ】実施形態１に係る半導体装置１の動作例を説明する図である。
【図２】実施形態２に係る半導体装置２の回路図である。
【図３Ａ】実施形態３に係る半導体装置３の回路図である。
【図３Ｂ】実施形態３に係る半導体装置３の動作例を説明する図である。
【図４Ａ】実施形態４に係る半導体装置４の回路図である。
【図４Ｂ】実施形態４に係る半導体装置４の動作例を説明する図である。
【図４Ｃ】実施形態４に係る半導体装置４の他の動作例を説明する図である。
【図５Ａ】実施形態５に係る半導体装置５の回路図である。
【図５Ｂ】実施形態５に係る半導体装置５の動作例を説明する図である。
【図６Ａ】実施形態６に係る半導体装置６の回路図である。
【図６Ｂ】実施形態６に係る半導体装置６の動作例を説明する図である。
【図６Ｃ】実施形態６に係る半導体装置６の他の動作例を説明する図である。
【図７】実施例１に係る半導体装置１ａを示す模式的断面図である。
【図８】実施例２に係る半導体装置１ｂを示す模式的断面図である。
【発明を実施するための形態】
【００１０】
［実施形態１に係る半導体装置１］
図１Ａは実施形態１に係る半導体装置１の回路図である。図１Ａに示すように、実施形態１に係る半導体装置１は、ゲート電極と、ソース電極と、ドレイン電極と、チャネルを有する窒化物半導体積層構造と、を有する電界効果トランジスタ１０と、電界効果トランジスタ１０に光を照射する１つ以上の発光素子３２と、ゲート電極と電気的に接続されたゲート端子４２と、ソース電極と電気的に接続されたソース端子４４と、ドレイン電極と電気的に接続されたドレイン端子４６と、発光素子３２と直列に接続されるキャパシタ７２を備えている。以下、詳細に説明する。
【００１１】
（電界効果トランジスタ１０）
電界効果トランジスタ１０は、後述する図７、図８に示すように、ソース電極１４とゲート電極１２とドレイン電極１６とを備えている。ソース電極１４、ゲート電極１２、及びドレイン電極１６は、それぞれ、ソース端子４４、ゲート端子４２、及びドレイン端子４６に電気的に接続されている。各電極と各端子は配線２００で接続される。電界効果トランジスタ１０は、例えば、基板１２２と基板１２２上に第１障壁層１２６及び第２障壁層１２８などの障壁層と電子走行層１２４などを備えた半導体積層構造とを有している。各電極は例えば半導体積層構造上に設けられる。障壁層は電子走行層１２４よりもバンドギャップエネルギーが大である。障壁層を電子走行層１２４に接して形成することで、電子走行層１２４の障壁層との界面近傍にチャネル（２次元電子層）が形成される。半導体積層構造にはＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮなどの窒化物半導体を用いることができる。基板１２２にはサファイア等の異種材料を用いてもよい。
【００１２】
（発光素子３２）
発光素子３２には発光ダイオードなどが用いられる。発光素子３２は電界効果トランジスタ１０に対して並列に接続される。具体的に説明すると、発光素子３２は、発光素子３２のアノード側がゲート端子４２側となるよう、ゲート端子４２とソース端子４４との間に接続される。これにより、電界効果トランジスタ１０のオン時にのみ、発光素子３２に順方向電圧Ｖｆが印加される。したがって、発光素子３２を電界効果トランジスタ１０のオフ時には点灯させないようにすることができる。なお、本明細書において発光素子３２の順方向電圧Ｖｆとは、発光素子３２の立ち上がり電圧、すなわち電流が流れ始める電圧を指す。
【００１３】
発光素子３２が発する光は発光素子３２から離れるほど広がる傾向がある。すなわち、発光素子３２から電界効果トランジスタ１０までの距離が遠いほど、電界効果トランジスタ１０に照射される光の量が減少する傾向がある。このため、発光素子３２から電界効果トランジスタ１０までの距離を短くできるように、発光素子３２が電界効果トランジスタ１０と同じパッケージ内に実装されることが好ましい。
【００１４】
発光素子３２としては、電界効果トランジスタ１０を構成する半導体のバンドギャップエネルギーと同程度か、それ以上のエネルギーの光を発光するものを用いる。特に、チャネルが形成される電子走行層１２４のバンドギャップエネルギーと同程度か、それ以上のエネルギーの光を発光するものを発光素子３２として用いることが好ましい。例えば、電子走行層１２４がＧａＮからなる場合は、発光素子３２として、波長３６５ｎｍの紫外光を発光するものを用いることが好ましい。
【００１５】
消費電力を低減するため、発光素子３２を点灯させる時間は、電界効果トランジスタ１０のスイッチングの１周期のうち４分の１以下が好ましく、１０分の１以下がより好ましい。なお、１周期とは１つのターンオンから次のターンオンまでを指す。
【００１６】
（キャパシタ７２）
キャパシタ７２に用いる誘電体としては、例えば、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＨｆＯ、ＴａＯなどが挙げられる。キャパシタ７２は電界効果トランジスタ１０に対して並列に接続され、発光素子３２に対しては直列に接続される。具体的に説明すると、キャパシタ７２はゲート端子４２とソース端子４４との間に接続される。キャパシタ７２としては、電界効果トランジスタ１０のターンオンからキャパシタが充電されるまでの時間が、電界効果トランジスタ１０のターンオンからターンオフまでの時間より短いものを用いる。
【００１７】
キャパシタ７２は例えば後述の図７や図８に示すように発光素子３２とは別の部材であってもよいし、発光素子３２の一部、例えば絶縁膜の一部の上下に金属膜を設けてキャパシタ７２の特性を有する部分としてもよい。図７では発光素子３２とキャパシタ７２とが共通の基板３２２に設けられており、図８ではそれぞれ別の基板３２２及び１２２に設けられている。キャパシタ７２を発光素子３２とは別の部材として設ければ、キャパシタ７２の容量の設計自由度を高めることができる。発光素子３２の一部をキャパシタ７２の特性を有する部分とする場合は、キャパシタ７２の材料や膜厚が、発光素子３２の一部品としての役割も果たすものに制限される。
【００１８】
図１Ｂは実施形態１に係る半導体装置１の動作例を説明する図である。図１Ｂ中、縦軸は電圧を示し、横軸は時間を示す。図１Ｂ中の実線はゲート電極１２に印加される電圧Ｖｇを示し、点線は発光素子３２に印加される電圧（以下、ＶＬＥＤということがある。）を示す。
【００１９】
電界効果トランジスタ１０は、閾値ゲート電圧Ｖｔｈ以上の直流電圧をゲート電極１２に印加することによりターンオンする。電界効果トランジスタ１０をターンオンすると、ゲート電極１２に駆動ゲート電圧Ｖｇｏｎが印加され、発光素子３２の点灯とキャパシタ７２の充電が始まり、発光素子３２が発する光が電界効果トランジスタ１０に照射される。ここで、駆動ゲート電圧Ｖｇｏｎ＞閾値ゲート電圧Ｖｔｈ＞発光素子３２の順方向電圧Ｖｆ＞０Ｖの関係が成立する。
【００２０】
ターンオン直後は発光素子３２に印加される電圧ＶＬＥＤがＶｇｏｎと実質的に等しいが、キャパシタ７２の充電が進むことでＶＬＥＤは減少する。充電が進み、ＶＬＥＤが発光素子３２の順方向電圧Ｖｆを下回ると発光素子３２の発光が停止する。ただし、発光素子３２には引き続きリーク電流が流れ、キャパシタ７２の充電は継続される。しかし、充電が進むにつれリーク電流は小さくなり、キャパシタ７２の電圧がＶｇｏｎと実質的に等しくなれば充電は終了する。充電が終了した状態では回路のうちキャパシタ７２と発光素子３２を含む部分には電流は流れない。
【００２１】
電界効果トランジスタ１０は、ゲート電極１２に印加される直流電圧が閾値ゲート電圧Ｖｔｈ未満となることによりターンオフする。電界効果トランジスタ１０をターンオフした後、キャパシタ７２は放電を開始する。放電はキャパシタ７２に蓄積された電荷が充電時とは逆方向に移動することにより行なわれる。
【００２２】
以上説明した実施形態１によれば、ターンオンからターンオフまでの全区間ではなく、キャリアのトラップを緩和するのに効果的な電界効果トランジスタ１０のターンオン直後でのみ、つまりターンオンからキャパシタ７２の充電が完了するまでの間でのみ発光素子３２を点灯させることができる。したがって、ターンオンからターンオフまでの全区間において発光素子３２を点灯させる場合と比較して、チャネルの高抵抗化を抑制しつつ、半導体装置１の電力消費量を削減することができる。
【００２３】
すなわち、ゲート・ドレイン間の電位差は、電界効果トランジスタ１０のオン時には数Ｖ程度であるが、オフ時には数百Ｖ程度になる。したがって、電界効果トランジスタ１０のターンオン直後は、他の区間と比較してゲート・ドレイン間の電位差が大きくなり、キャリアがトラップされやすい。そこで、実施形態１では、電界効果トランジスタ１０のターンオン直後に発光素子３２を点灯させることにより電流コラプス現象を効果的に抑制する一方で、その他の区間では発光素子３２を消灯させることにより半導体装置１の消費電力量を削減する。
【００２４】
本実施形態によれば、ドライバによる電圧制御等ではなく、キャパシタ７２を半導体装置１に組み込むことにより、発光素子３２が点灯する区間の長さを簡単に制御することができる。また、キャパシタ７２の容量（Ｃ）を適宜設定することにより、キャパシタ７２に充電される電荷量を加減し、発光素子３２の発光量（Ｊ）を適切に調整することもできる。また、図１Ｂでは駆動ゲート電圧Ｖｇｏｎ＞閾値ゲート電圧Ｖｔｈ＞順方向電圧Ｖｆの関係としたが、駆動ゲート電圧Ｖｇｏｎ＞順方向電圧Ｖｆ＞閾値ゲート電圧Ｖｔｈの関係としてもよい。
【００２５】
［実施形態２に係る半導体装置２］
図２は実施形態２に係る半導体装置２の回路図である。図２中、実施形態１で説明した部材や素子などと同じ部材や素子などには、同じ符号を付している。図２に示すように、実施形態２に係る半導体装置２は、ダイオード５０が発光素子３２と並列に接続される点で、実施形態１に係る半導体装置１と相違し、その他の点で実施形態１に係る半導体装置１と同じ構成を有する。ダイオード５０はカソード側がゲート端子４２側となるように接続される。
【００２６】
実施形態２によれば、キャパシタ７２の放電時にダイオード５０に電流が流れ、キャパシタ７２の放電が円滑に行なわれるようになる。したがって、電界効果トランジスタ１０のターンオフ後、キャパシタ７２を速やかに放電することができる。このため、電界効果トランジスタ１０を次にターンオンする時までに、キャパシタ７２の充電量を零にするまたは零に近づけることが可能となる。よって、ターンオンのたびに、ターンオン直後におけるキャパシタ７２への充電時間を十分に確保し、電界効果トランジスタ１０に対する光照射を効果的に行うことができる。
【００２７】
ダイオード５０にはショットキーバリアダイオードやツェナーダイオードなどのほか、発光素子を用いることもできる。発光素子をダイオード５０に用いれば、キャパシタ７２の放電中にも電界効果トランジスタ１０に光照射することが可能であるため、半導体装置１の電力消費量を削減しつつ、より一層、電流コラプス現象によるチャネルの高抵抗化を抑制することができる。
【００２８】
［実施形態３に係る半導体装置３］
図３Ａは実施形態３に係る半導体装置３の回路図である。図３Ｂは実施形態３に係る半導体装置３の動作例を説明する図である。図３Ｂ中、縦軸は電圧を示し、横軸は時間を示す。図３Ａ、図３Ｂ中、実施形態１で説明した部材や素子などと同じ部材や素子などには、同じ符号を付している。
【００２９】
図３Ａ、図３Ｂに示すように、実施形態３に係る半導体装置３は、ゲート端子４２に対し、少なくとも、駆動ゲート電圧Ｖｇｏｎに等しい第１ゲート電圧Ｖ１と、発光素子３２の順方向電圧Ｖｆ以上閾値ゲート電圧Ｖｔｈ未満の第２ゲート電圧Ｖ２と、を選択的に印加するゲートドライバ８０を備える点で、実施形態１に係る半導体装置１と相違し、その他の点は実施形態１に係る半導体装置１と同じ構成を有する。
【００３０】
実施形態３では、電界効果トランジスタ１０のターンオン直後とオフ時の一部でのみ、発光素子３２を点灯させ、電界効果トランジスタ１０に光照射を行う。実施形態３でも、実施形態１と同様に、チャネルの高抵抗化を抑制しつつ、半導体装置３の電力消費量を削減することができる。すなわち、前述のとおり、ゲート・ドレイン間の電位差は、電界効果トランジスタ１０のオン時には数Ｖ程度であるが、オフ時には数百Ｖ程度になる。したがって、電界効果トランジスタ１０のターンオン直後に加え、オフ時には、他の区間と比較してゲート・ドレイン間の電位差が大きくなり、キャリアがトラップされやすい。そこで、実施形態３では、電界効果トランジスタ１０のターンオン直後とオフ時の一部に発光素子３２を点灯させることにより電流コラプス現象を効果的に抑制する一方で、その他の区間では発光素子３２を消灯させることにより半導体装置３の消費電力量を削減する。
【００３１】
［実施形態４に係る半導体装置４］
図４Ａは実施形態４に係る半導体装置４の回路図である。図４Ｂは実施形態４に係る半導体装置４の動作例を説明する図である。図４Ｂ中、縦軸は電圧を示し、横軸は時間を示す。図４Ａ、図４Ｂ中、実施形態１で説明した部材や素子などと同じ部材や素子などには、同じ符号を付している。
【００３２】
図４Ａ、図４Ｂに示すように、実施形態４に係る半導体装置４は、以下の点で、実施形態１に係る半導体装置１と相違し、その他の点は実施形態１に係る半導体装置１と同じ構成を有する。
（１）発光素子３２が第１発光素子であり、キャパシタ７２が第１キャパシタである点。
（２）第１発光素子３２及び第１キャパシタ７２とは別に、電界効果トランジスタ１０に光を照射する１つ以上の第２発光素子３４と、第２発光素子３４と直列に接続される第２キャパシタ７４と、を備える点。
（３）第２発光素子３４及び第２キャパシタ７４は、ゲート端子４２とソース端子４４との間に、第２発光素子３４のアノード側をソース端子４４側として、第１発光素子３２及び第１キャパシタ７２と並列に、且つ、電界効果トランジスタ１０と並列に接続されている点。
（４）電界効果トランジスタ１０のターンオフから第２キャパシタ７４が充電されるまでの時間は、電界効果トランジスタ１０のターンオフからターンオンまでの時間より短い点。すなわち、第２キャパシタ７４として、電界効果トランジスタ１０のターンオフから第２キャパシタ７４が充電されるまでの時間が、電界効果トランジスタ１０のターンオフからターンオンまでの時間より短いものを用いる点。
【００３３】
実施形態４では、電界効果トランジスタ１０のターンオン直後に第１発光素子３２を点灯させ、ターンオフ直後に第２発光素子３４を点灯させ、電界効果トランジスタ１０に光照射を行う。実施形態４でも、実施形態１と同様に、チャネルの高抵抗化を抑制しつつ、半導体装置４の電力消費量を削減することができる。すなわち、前述のとおり、ゲート・ドレイン間の電位差は、電界効果トランジスタ１０のオン時には数Ｖ程度であるが、オフ時には数百Ｖ程度になる。したがって、電界効果トランジスタ１０のターンオン直後に加え、オフ時には、他の区間と比較してゲート・ドレイン間の電位差が大きくなり、キャリアがトラップされやすい。そこで、実施形態４では、電界効果トランジスタ１０のターンオン直後に発光素子３２を点灯させるとともに、オフ時に発光素子３４を点灯させることにより電流コラプス現象を効果的に抑制する。その一方で、その他の区間では発光素子３２、３４をいずれも消灯させることにより半導体装置４の消費電力量を削減する。
【００３４】
実施形態４によれば、ドライバによる電圧制御等ではなく、キャパシタ７２、７４を半導体装置４に組み込むことにより、発光素子３２、３４の点灯を制御する。したがって、半導体装置４の構成を簡素化することができる。
【００３５】
図４Ｃは実施形態４に係る半導体装置４の他の動作例を説明する図である。図４Ｃ中、縦軸は電圧を示し、横軸は時間を示す。図４Ｃに示すように、発光素子３２によりターンオン直後に光照射を行い、発光素子３４によりオフ時に複数回の光照射を行えば、半導体装置４の消費電力量を削減しつつ、より効果的にチャネルの高抵抗化を抑制することができる。なお、この場合、第２キャパシタ７４としては、電界効果トランジスタ１０のターンオフから第２キャパシタ７４が充電されるまでの時間が、少なくとも電界効果トランジスタ１０のターンオフからターンオンまでの時間（以下、「電界効果トランジスタ１０のオフ時間」ともいう。）の半分未満であるものを用いる。例えば、電界効果トランジスタ１０のオフ時に光照射を３回行う場合は、第２キャパシタ７４としてその充電時間が電界効果トランジスタ１０のオフ時間の３分の１未満であるものを選択する。
【００３６】
［実施形態５に係る半導体装置５］
図５Ａは実施形態５に係る半導体装置５の回路図である。図５Ｂは実施形態５に係る半導体装置５の動作例を説明する図である。図５Ｂ中、縦軸は電流を示し、横軸は時間を示す。図５Ａ、図５Ｂ中、実施形態１で説明した部材や素子などと同じ部材や素子などには、同じ符号を付している。
【００３７】
図５Ａ、図５Ｂに示すように、実施形態５に係る半導体装置５は、発光素子３２及びキャパシタ７２と直列に接続されたインダクタ６０を備える点で、実施形態１に係る半導体装置１と相違する。その他の点は実施形態１に係る半導体装置１と同じ構成を有する。実施形態５では、電界効果トランジスタ１０のターンオン直後でのみ発光素子３２を点灯させ、電界効果トランジスタ１０に光照射を行う。その他の区間では発光素子３２を消灯させて、半導体装置５の消費電力量を削減する。実施形態５でも、実施形態１と同様に、電流コラプス現象によるチャネルの高抵抗化を抑制しつつ、半導体装置５の電力消費量を削減することができる。
【００３８】
実施形態５によれば、電界効果トランジスタ１０のターンオン直後における、発光素子３２の点灯時間が長くなるため、より容量の小さいキャパシタ７２で、インダクタ６０を設けない場合と同じ発光量を得ることができる。したがって、キャパシタ７２を小型化することができる。
【００３９】
なお、インダクタ６０を設けることにより発光素子３２の点灯時間が長くなるのは次の理由による。すなわち、インダクタ６０は、インダクタ６０に流れる電流の時間的な変化量（電流を時間で微分した値）に比例して、逆起電力が発生するという特性を有している。この逆起電力の作用により、ターンオン後から発光素子３２に流れる電流は徐々に増加し、ピークを迎えた後は減少に向い、再びゼロになる、すなわちキャパシタ７２の充電が完了する。
【００４０】
［実施形態６に係る半導体装置６］
図６Ａは実施形態６に係る半導体装置６の回路図である。図６Ｂは実施形態６に係る半導体装置６の動作例を説明する図である。図６Ｂ中、縦軸は電圧を示し、横軸は時間を示す。図６Ａ、図６Ｂ中、実施形態１で説明した部材や素子などと同じ部材や素子などには、同じ符号を付している。
【００４１】
図６Ａ、図６Ｂに示すように、実施形態６に係る半導体装置６は、以下の点で、実施形態１に係る半導体装置１と相違し、その他の点は実施形態１に係る半導体装置１と同じ構成を有する。
（１）キャパシタ７２を備えていない点。
（２）発光素子３２、３４が点灯する順方向電圧Ｖｆが電界効果トランジスタ１０の閾値ゲート電圧Ｖｔｈ以上である点。
（３）ゲートドライバ８０が、少なくとも、順方向電圧Ｖｆ以上の第１ゲート電圧Ｖ１と、発光素子３２の順方向電圧Ｖｆ未満閾値ゲート電圧Ｖｔｈ以上の第２ゲート電圧Ｖ２と、を選択的に印加する点。
【００４２】
実施形態６では、電界効果トランジスタ１０のターンオン直後でのみ発光素子３２を点灯させ、電界効果トランジスタ１０に光照射を行う。その他の区間では発光素子３２を消灯させる。実施形態６でも、実施形態１と同様に、電流コラプス減少によるチャネルの高抵抗化を抑制しつつ、半導体装置６の電力消費量を削減することができる。実施形態６では、図６Ｂに示すように順方向電圧Ｖｆを閾値ゲート電圧Ｖｔｈ以上とする必要がある。このため、例えば実施形態１のように１つの発光素子３２の順方向電圧Ｖｆが閾値ゲート電圧Ｖｔｈ以下である場合は、図６Ａに示すように２以上の発光素子３２、３４を直列接続することにより、順方向電圧Ｖｆを実質的に増大させるとよい。
【００４３】
図６Ｃは実施形態６に係る半導体装置６の他の動作例を説明する図である。図６Ｃに示すように、ターンオン直後に光照射を行い、その後、ターンオフまでの間に、さらに１回以上光照射を行うことも可能である。このようにしても、電流コラプス減少によるチャネルの高抵抗化を抑制しつつ、半導体装置６の電力消費量を削減することができる。
【実施例１】
【００４４】
図７は実施例１に係る半導体装置１ａを示す模式的断面図である。実施例１に係る半導体装置１ａは、実施形態１に係る半導体装置１の一例である。
【００４５】
（電界効果トランジスタ１０）
電界効果トランジスタ１０は、例えば、基板１２２と、基板１２２上に設けられた電子走行層１２４と、電子走行層１２４上に設けられた窒化物半導体からなる第１障壁層１２６と、第１障壁層１２６上に設けられた第２障壁層１２８と、第２障壁層１２８上に設けられたゲート電極１２、ソース電極１４、及びドレイン電極１６と、を有する。ゲート電極１２、ソース電極１４、及びドレイン電極１６は、配線２００を介して、それぞれ、ゲート端子４２、ソース端子４４、及びドレイン端子４６に電気的に接続されている。
【００４６】
基板１２２は、サファイア、ＧａＮ、ＳｉＣ、またはＳｉなどを用いてなる。電子走行層１２４はチャネル（２次元電子層）が形成される層であり、ＧａＮなどを用いてなる。障壁層は電子走行層１２４よりもバンドギャップエネルギーが大である材料からなり、ＡｌＮやＡｌＧａＮなどを用いてなる。障壁層は、例えば、ＡｌＮからなる第１障壁層１２６と、それよりも厚膜の第２障壁層１２８とからなる。ゲート電極１２、ソース電極１４、及びドレイン電極１６は外部と導通するための部材である。ゲート電極１２としては、Ｎｉ／Ａｕなどを用いることができ、ソース電極１４およびドレイン電極１６としては、Ｔｉ／ＡｌやＶ／Ａｌなどを用いることができる。さらにその上にパッド電極を設けてもよい。
【００４７】
（発光素子３２）
発光素子３２は、例えば、基板３２２と、基板３２２の一方の主面に設けられたｎ型半導体層３２４と、ｎ型半導体層３２４上に設けられた発光層３２６と、発光層３２６上に設けられたｐ型半導体層３２８と、ｎ型半導体層３２４、発光層３２６及びｐ型半導体層３２８の側面を覆う絶縁膜３３４と、基板３２２からｐ型半導体層３２８にかけて設けられたアノード電極３３０と、ｎ型半導体層３２４上に設けられたカソード電極３３２と、を有している。アノード電極３３０及びカソード電極３３２は、配線２００を介して、それぞれ、キャパシタ７２が有する絶縁膜７２２及びソース端子４４に電気的に接続されている。
【００４８】
基板３２２は、サファイア、ＧａＮ、ＳｉＣ、またはＳｉなどを用いてなる。ｎ型半導体層３２４、発光層３２６、及びｐ型半導体層３２８は、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮなどの窒化物半導体を用いてなる。絶縁膜３３４はＳｉＯ２などを用いてなる。アノード電極３３０であるｐ側電極とカソード電極３３２であるｎ側電極は、Ｔｉ、Ａｌ、Ａｇ、Ｎｉ、Ｐｔ、Ａｕなどを用いてなる。
【００４９】
（キャパシタ７２）
キャパシタ７２は、発光素子３２のアノード電極３３０上に設けられた絶縁膜７２２と、絶縁膜７２２上に設けられた電極７２４と、を有している。絶縁膜７２２としては、例えば、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、ＨｆＯ、ＴａＯなどの誘電体を用いることができる。キャパシタ７２の電極７２４は配線２００を介してゲート端子４２に電気的に接続される。
【実施例２】
【００５０】
図８は実施例２に係る半導体装置１ｂを示す模式的断面図である。実施例２に係る半導体装置１ｂは、実施形態１に係る半導体装置１の一例である。図８に示すように、実施例２に係る半導体装置１ｂは、キャパシタ７２が、電界効果トランジスタ１０のソース電極１４上に設けられた絶縁膜７２２と、絶縁膜７２２上に設けられた電極７２４と、を備え、発光素子３２のカソード電極３３２がキャパシタ７２の電極７２４に配線２００を介して電気的に接続される点で、実施例１に係る半導体装置１ａと相違する。
【００５１】
以上、実施形態及び実施例について説明したが、これらの説明によって特許請求の範囲に記載された構成は何ら限定されるものではない。
【符号の説明】
【００５２】
１、１ａ、１ｂ、２、３、４、５、６    半導体装置
１０  電界効果トランジスタ
１２  ゲート電極
１４  ソース電極
１６  ドレイン電極
３２  発光素子
３４  発光素子
４２  ゲート端子
４４  ソース端子
４６  ドレイン端子
５０  ダイオード
６０  インダクタ
７２  キャパシタ
７４  キャパシタ
８０  ゲートドライバ
１２２  基板
１２４  電子走行層
１２６  第１障壁層
１２８  障壁層
２００  配線
３２２  基板
３２４  ｎ型半導体層
３２６  発光層
３２８  ｐ型半導体層
３３０  アノード電極
３３２  カソード電極
３３４  絶縁膜
７２２  絶縁膜
７２４  電極
【図１Ａ】
2018206832.tif 000003
【図１Ｂ】
2018206832.tif 000004
【図２】
2018206832.tif 000005
【図３Ａ】
2018206832.tif 000006
【図３Ｂ】
2018206832.tif 000007
【図４Ａ】
2018206832.tif 000008
【図４Ｂ】
2018206832.tif 000009
【図４Ｃ】
2018206832.tif 000010
【図５Ａ】
2018206832.tif 000011
【図５Ｂ】
2018206832.tif 000012
【図６Ａ】
2018206832.tif 000013
【図６Ｂ】
2018206832.tif 000014
【図６Ｃ】
2018206832.tif 000015
【図７】
2018206832.tif 000016
【図８】
2018206832.tif 000017