(57)【要約】【課題】小型で部品点数の少ない回路遮断装置や電力変換装置を実現する。【解決手段】回路遮断装置１０１は、ＪＦＥＴ１０２、ヒューズ１０３および抵抗１０４を備える。ＪＦＥＴ１０２は、ゲート端子１２３に印加される電圧の絶対値が所定のしきい値未満であるときに、ドレイン端子１２１とソース端子１２２の間が導通されてオン状態となるノーマリオン素子である。第１電位点１０と、ＪＦＥＴ１０２のドレイン端子１２１とが電気的に接続されており、ＪＦＥＴ１０２のソース端子１２２と、ヒューズ１０３の端子１３１とが電気的に接続されている。また、ＪＦＥＴ１０２のゲート端子１２３およびヒューズ１０３の端子１３２と、第２電位点２０とが電気的に接続されている。ヒューズ１０３の端子１３１と端子１３２の間には、抵抗１０４がヒューズ１０３と電気的に並列に接続されている。【選択図】図１
2018182669.tif 000002
【特許請求の範囲】
【請求項１】
第１電位点と第２電位点の間を流れる電流を導通または遮断するための回路遮断装置であって、
第１主端子と第２主端子と制御端子とを有し、前記制御端子に印加される電圧の絶対値が所定のしきい値電圧未満であるときに、前記第１主端子と前記第２主端子の間が導通されてオン状態となる第１ノーマリオン素子と、
第１端子と第２端子とを有し、前記第１端子と前記第２端子の間に流れる電流が所定の遮断電流以上になると、前記第１端子と前記第２端子の間の電流経路を遮断する遮断素子と、を備え、
前記第１電位点と前記第１ノーマリオン素子の前記第１主端子とが電気的に接続されており、
前記第１ノーマリオン素子の前記第２主端子と前記遮断素子の前記第１端子とが電気的に接続されており、
前記第１ノーマリオン素子の前記制御端子および前記遮断素子の前記第２端子と前記第２電位点とが電気的に接続されている回路遮断装置。
【請求項２】
請求項１に記載の回路遮断装置において、
前記遮断素子の前記第１端子と前記第２端子の間に電気的に接続された抵抗素子をさらに備える回路遮断装置。
【請求項３】
請求項１または２に記載の回路遮断装置において、
前記遮断素子の前記第１端子と前記第２端子の間に電気的に接続されたダイオードをさらに備える回路遮断装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の回路遮断装置において、
前記第１ノーマリオン素子の前記第１主端子と前記制御端子の間に電気的に接続されたキャパシタをさらに備える回路遮断装置。
【請求項５】
請求項１乃至４のいずれか一項に記載の回路遮断装置において、
前記第１ノーマリオン素子は、ＪＦＥＴである回路遮断装置。
【請求項６】
請求項５に記載の回路遮断装置において、
前記第１ノーマリオン素子は、ＳｉＣを材料として構成されている回路遮断装置。
【請求項７】
請求項１乃至４のいずれか一項に記載の回路遮断装置において、
前記第１ノーマリオン素子は、ＨＥＭＴである回路遮断装置。
【請求項８】
請求項７に記載の回路遮断装置において、
前記第１ノーマリオン素子は、ＧａＮを材料として構成されている回路遮断装置。
【請求項９】
請求項１乃至８のいずれか一項に記載の回路遮断装置において、
第１主端子と第２主端子と制御端子とを有し、前記制御端子に印加される電圧の絶対値が所定のしきい値電圧未満であるときに、前記第１主端子と前記第２主端子の間が導通されてオン状態となる第２ノーマリオン素子をさらに備え、
前記第２ノーマリオン素子の前記第２主端子と前記遮断素子の前記第２端子とが電気的に接続されており、
前記第２ノーマリオン素子の前記制御端子と前記遮断素子の前記第１端子とが電気的に接続されており、
前記第２ノーマリオン素子の前記第１主端子と前記第２電位点とが電気的に接続されている回路遮断装置。
【請求項１０】
請求項９に記載の回路遮断装置において、
前記第２ノーマリオン素子の前記第１主端子と前記遮断素子の前記第１端子の間に接続されたキャパシタをさらに備える回路遮断装置。
【請求項１１】
請求項９または１０に記載の回路遮断装置において、
前記第２ノーマリオン素子は、ＪＦＥＴである回路遮断装置。
【請求項１２】
請求項１１に記載の回路遮断装置において、
前記第２ノーマリオン素子は、ＳｉＣを材料として構成されている回路遮断装置。
【請求項１３】
請求項９または１０に記載の回路遮断装置において、
前記第２ノーマリオン素子は、ＨＥＭＴである回路遮断装置。
【請求項１４】
請求項１３に記載の回路遮断装置において、
前記第２ノーマリオン素子は、ＧａＮを材料として構成されている回路遮断装置。
【請求項１５】
請求項１乃至１４のいずれか一項に記載の回路遮断装置において、
前記遮断素子は、ヒューズである回路遮断装置。
【請求項１６】
請求項１乃至１５のいずれか一項に記載の回路遮断装置と、
直流母線を介して供給される直流電力を交流電力に変換し、交流出力線を介して前記交流電力を負荷に出力する複数のパワー半導体素子と、を備え、
前記第１電位点および前記第２電位点は、前記直流母線上に設けられており、
前記回路遮断装置は、前記直流母線を流れる直流電流を導通または遮断する電力変換装置。
【請求項１７】
請求項１乃至１５のいずれか一項に記載の回路遮断装置と、
直流母線を介して供給される直流電力を交流電力に変換し、複数の交流出力線を介して前記交流電力を負荷に出力する複数のパワー半導体素子と、を備え、
前記複数のパワー半導体素子は、前記複数の交流出力線にそれぞれ接続された複数のレグを構成し、
前記回路遮断装置は、前記複数のレグにそれぞれ対応して設けられており、対応する前記レグを流れる電流を導通または遮断する電力変換装置。
【請求項１８】
請求項１乃至１５のいずれか一項に記載の回路遮断装置と、
直流母線を介して供給される直流電力を交流電力に変換し、交流出力線を介して前記交流電力を負荷に出力する複数のパワー半導体素子と、を備え、
前記第１電位点および前記第２電位点は、前記交流出力線上に設けられており、
前記回路遮断装置は、前記交流出力線を流れる交流電流を導通または遮断する電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路遮断装置および電力変換装置に関する。
【背景技術】
【０００２】
電力変換装置等に用いられ、故障等により異常電流が流れた際には回路を遮断して安全を確保する回路遮断装置には、小型化や部品点数削減が求められている。従来、回路遮断装置としてヒューズが広く用いられているが、特に、遮断する電圧が高い場合には、アーク放電を防止するために大型化が必要であり、小型化が困難であった。
【０００３】
回路遮断装置の小型化に関して、特許文献１には、電流モニタ部により電流状態を検出し、その情報を元に制御部により半導体スイッチをオフすることで小型の回路遮断手段を提供する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−７２８６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示された技術では、電流状態の検出や半導体スイッチの制御にセンサおよび電子回路が必要であり、部品点数が増加する恐れがある。そのため、小型化と部品点数削減を両立することができない。
【課題を解決するための手段】
【０００６】
本発明による回路遮断装置は、第１電位点と第２電位点の間を流れる電流を導通または遮断するためのものであって、第１主端子と第２主端子と制御端子とを有し、前記制御端子に印加される電圧の絶対値が所定のしきい値電圧未満であるときに、前記第１主端子と前記第２主端子の間が導通されてオン状態となる第１ノーマリオン素子と、第１端子と第２端子とを有し、前記第１端子と前記第２端子の間に流れる電流が所定の遮断電流以上になると、前記第１端子と前記第２端子の間の電流経路を遮断する遮断素子と、を備え、前記第１電位点と前記第１ノーマリオン素子の前記第１主端子とが電気的に接続されており、前記第１ノーマリオン素子の前記第２主端子と前記遮断素子の前記第１端子とが電気的に接続されており、前記第１ノーマリオン素子の前記制御端子および前記遮断素子の前記第２端子と前記第２電位点とが電気的に接続されている。
本発明による電力変換装置の一態様は、上記の回路遮断装置と、直流母線を介して供給される直流電力を交流電力に変換し、交流出力線を介して前記交流電力を負荷に出力する複数のパワー半導体素子と、を備え、前記第１電位点および前記第２電位点は、前記直流母線上に設けられており、前記回路遮断装置は、前記直流母線を流れる直流電流を導通または遮断する。
本発明による電力変換装置の他の一態様は、上記の回路遮断装置と、直流母線を介して供給される直流電力を交流電力に変換し、複数の交流出力線を介して前記交流電力を負荷に出力する複数のパワー半導体素子と、を備え、前記複数のパワー半導体素子は、前記複数の交流出力線にそれぞれ接続された複数のレグを構成し、前記回路遮断装置は、前記複数のレグにそれぞれ対応して設けられており、対応する前記レグを流れる電流を導通または遮断する。
本発明による電力変換装置の別の一態様は、上記の回路遮断装置と、直流母線を介して供給される直流電力を交流電力に変換し、交流出力線を介して前記交流電力を負荷に出力する複数のパワー半導体素子と、を備え、前記第１電位点および前記第２電位点は、前記交流出力線上に設けられており、前記回路遮断装置は、前記交流出力線を流れる交流電流を導通または遮断する。
【発明の効果】
【０００７】
本発明によれば、小型で部品点数の少ない回路遮断装置や電力変換装置を実現できる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態に係る回路遮断装置の構成を示す回路図である。
【図２】本発明の第１の実施形態に係る回路遮断装置のシミュレーション結果を示す図である。
【図３】本発明の第２の実施形態に係る回路遮断装置の構成を示す回路図である。
【図４】本発明の第３の実施形態に係る回路遮断装置の構成を示す回路図である。
【図５】本発明の第４の実施形態に係る回路遮断装置の構成を示す回路図である。
【図６】本発明の第５の実施形態に係る回路遮断装置の構成を示す回路図である。
【図７】本発明の第６の実施形態に係る電力変換装置の構成を示す回路図である。
【図８】本発明の第７の実施形態に係る電力変換装置の構成を示す回路図である。
【図９】本発明の第８の実施形態に係る電力変換装置の構成を示す回路図である。
【発明を実施するための形態】
【０００９】
本発明による回路遮断装置は、２つの電位点の間を流れる電流を導通または遮断するものであり、ノーマリオン素子と遮断素子を有する。以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
【００１０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る回路遮断装置１０１の構成を示す回路図である。回路遮断装置１０１は、第１電位点１０と第２電位点２０の間を流れる電流を導通または遮断するものであり、ＪＦＥＴ（Junction Field Effect Transistor）１０２、ヒューズ１０３および抵抗１０４を備える。
【００１１】
ＪＦＥＴ１０２は、ドレイン端子１２１、ソース端子１２２およびゲート端子１２３を有しており、ゲート端子１２３に印加される電圧の絶対値が所定のしきい値未満であるときに、ドレイン端子１２１とソース端子１２２の間が導通されてオン状態となるノーマリオン素子である。一方、ゲート端子１２３に印加される電圧がしきい値以上であるときには、ドレイン端子１２１とソース端子１２２の間が遮断され、ＪＦＥＴ１０２がオフ状態となる。
【００１２】
ヒューズ１０３は、２つの端子１３１および１３２を有しており、端子１３１と端子１３２の間に流れる電流が所定の遮断電流以上になると溶断して、端子１３１と端子１３２の間の電流経路を遮断する遮断素子である。
【００１３】
抵抗１０４は、２つの端子１４１および１４２を有している。抵抗１０４には、比較的高い抵抗値を持つ抵抗素子、たとえば１ｋΩの抵抗素子が用いられる。
【００１４】
回路遮断装置１０１において、第１電位点１０と、ＪＦＥＴ１０２のドレイン端子１２１とが電気的に接続されており、ＪＦＥＴ１０２のソース端子１２２と、ヒューズ１０３の端子１３１とが電気的に接続されている。また、ＪＦＥＴ１０２のゲート端子１２３およびヒューズ１０３の端子１３２と、第２電位点２０とが電気的に接続されている。ヒューズ１０３の端子１３１と端子１３２の間には、抵抗１０４がヒューズ１０３と電気的に並列に接続されている。
【００１５】
図２は、本発明の第１の実施形態に係る回路遮断装置１０１のシミュレーション結果を示す図である。以下では図２を用いて、回路遮断装置１０１の具体的な動作を説明する。図２において、ヒューズ電流波形９０１は、ヒューズ１０３を端子１３１から端子１３２に向かって流れる電流の時間変化の様子を示しており、ゲート電圧波形９０２は、ＪＦＥＴ１０２のゲート端子１２３とソース端子１２２の間の電圧の時間変化の様子を示している。
【００１６】
ヒューズ電流波形９０１に示すように、時刻ｔ０からｔ１までの期間において、ＪＦＥＴ１０２のドレイン端子１２１から、ＪＦＥＴ１０２のソース端子１２２およびヒューズ１０３の端子１３１を経由して、ヒューズ１０３の端子１３２に向かって電流が流れる。このとき、抵抗１０４の一方の端子１４１からもう一方の端子１４２に向かっても電流が流れるが、抵抗１０４は上記のように高い抵抗値を有しているため、ヒューズ１０３を流れる電流に比べて十分に小さい。そのため、抵抗１０４による電圧降下は十分に小さく、ゲート電圧波形９０２に示すように、この期間においてゲート端子１２３に印加される電圧は概ね０Ｖである。
【００１７】
回路遮断装置１０１において、ＪＦＥＴ１０２はノーマリオン素子であるため、上記の時刻ｔ０からｔ１までの期間において、ＪＦＥＴ１０２に電流が流れ続ける。このとき、ＪＦＥＴ１０２を通過した電流の大部分はヒューズ１０３に流れ、抵抗１０４には殆ど流れない。そのため、回路遮断装置１０１が発生する損失を小さくすることができる。
【００１８】
時刻ｔ１において、短絡等により、回路遮断装置１０１に過電流が入力されたとする。時刻ｔ１からｔ２までの期間において、この過電流は、ＪＦＥＴ１０２のドレイン端子１２１から、ＪＦＥＴ１０２のソース端子１２２およびヒューズ１０３の端子１３１を経由して、ヒューズ１０３の端子１３２に向かって流れる。このときの抵抗１０４による電圧降下によってゲート端子１２３に印加される電圧は、ゲート電圧波形９０２に示すように、時刻ｔ０からｔ１までの期間における０Ｖよりは低下するものの、依然としてＪＦＥＴ１０２のしきい値電圧Ｖｔｈ以上である。そのため、ＪＦＥＴ１０２はオン状態を維持し、ＪＦＥＴ１０２に電流が流れ続ける。この電流は、ヒューズ電流波形９０１に示すように、ＪＦＥＴ１０２の飽和電流によって決まる電流値となる。なお、ＪＦＥＴ１０２の飽和電流は、ヒューズ１０３が溶断する遮断電流以上であるとする。
【００１９】
時刻ｔ２において、ヒューズ１０３がＪＦＥＴ１０２の飽和電流によって溶断すると、ヒューズ電流波形９０１に示すように、ヒューズ１０３を流れる電流が０となるため、抵抗１０４に電流が流れ始める。すると、ゲート電圧波形９０２に示すように、ＪＦＥＴ１０２のゲート端子１２３に印加される電圧がさらに低下し、ＪＦＥＴ１０２のしきい値電圧Ｖｔｈ以下となる。そのため、ＪＦＥＴ１０２はオン状態からオフ状態に移行し、ＪＦＥＴ１０２に電流が流れなくなって回路遮断装置１０１の電流が遮断される。
【００２０】
時刻ｔ２以降の期間では、ゲート電圧波形９０２に示すように、ＪＦＥＴ１０２のゲート端子１２３に印加される電圧がしきい値電圧Ｖｔｈ付近に維持される。このとき抵抗１０４に流れる電流Ｉｒは、下記の式（１）に示すように、ＪＦＥＴ１０２のしきい値電圧Ｖｔｈの絶対値を抵抗１０４の抵抗値Ｒで割った値となる。
Ｉｒ＝｜Ｖｔｈ｜／Ｒ                                            （１）
【００２１】
たとえば、Ｖｔｈ＝−５Ｖ、Ｒ＝１ｋΩであれば、時刻ｔ２以降の期間において、Ｉｒ＝５ｍΩの小さいリーク電流のみが回路遮断装置１０１に流れ、ＪＦＥＴ１０２はオフとなる。ここで、ＪＦＥＴ１０２の材料には各種の半導体を用いることができるが、たとえばＳｉＣを材料としてＪＦＥＴ１０２を構成することで、ＪＦＥＴ１０２の高耐圧化が可能である。その場合、高耐圧のＪＦＥＴ１０２のドレイン端子１２１とソース端子１２２の間には、第１電位点１０と第２電位点２０の電位差に応じた高電圧が印加されるが、ヒューズ１０３にはＪＦＥＴ１０２のしきい値電圧Ｖｔｈのみが印加される。よって、ヒューズ１０３には低電圧品を使用できるため、回路遮断装置１０１の小型化が可能となる。また、回路遮断装置１０１は電流センサやその他の電子回路部を有さないため、大幅な部品点数の増加を避けることが可能である。
【００２２】
以上説明したように、本実施形態の回路遮断装置１０１によれば、部品点数の増加を抑制しながら小型化が可能である。したがって、小型で部品点数の少ない回路遮断装置を実現できる。
【００２３】
（第２の実施形態）
図３は、本発明の第２の実施形態に係る回路遮断装置２０１の構成を示す回路図である。回路遮断装置２０１は、第１の実施形態で説明した回路遮断装置１０１に対して、さらにダイオード１０５を追加した回路構成を有している。ダイオード１０５は、カソード端子１５１およびアノード端子１５２を有しており、ヒューズ１０３の端子１３１と端子１３２の間に、ヒューズ１０３および抵抗１０４と電気的に並列に接続されている。カソード端子１５１は、ヒューズ１０３の端子１３１および抵抗１０４の端子１４１に接続されている。アノード端子１５２は、ヒューズ１０３の端子１３２および抵抗１０４の端子１４２に接続されている。
【００２４】
回路遮断装置２０１が電力変換装置等において使用される場合、電力変換装置等の構成によっては、回路遮断装置２０１が電流経路を遮断した後に、負荷側から回路遮断装置２０１内に電流が流れ込むことがある。回路遮断装置２０１では、この電流が抵抗１０４を経由せずに、ダイオード１０５を経由して流れる。そのため、抵抗１０４による電圧降下が発生するのを回避して、ＪＦＥＴ１０２のゲート端子１２３とソース端子１２２の間に過大な電圧が印加されることを防止できる。
【００２５】
本実施形態の回路遮断装置２０１によれば、第１の実施形態と同様の効果に加えて、ＪＦＥＴ１０２のゲート端子１２３に対する過電圧の印加を防止できる。
【００２６】
（第３の実施形態）
図４は、本発明の第３の実施形態に係る回路遮断装置３０１の構成を示す回路図である。回路遮断装置３０１は、第１の実施形態で説明した回路遮断装置１０１に対して、ＪＦＥＴ１０２をＨＥＭＴ（High Electron Mobility Transistor）１０７に置き換えたものである。ＨＥＭＴ１０７は、ＪＦＥＴ１０２と同様に、ドレイン端子１７１、ソース端子１７２およびゲート端子１７３を有しており、ゲート端子１７３に印加される電圧の絶対値が所定のしきい値未満であるときに、ドレイン端子１７１とソース端子１７２の間が導通されてオン状態となるノーマリオン素子である。一方、ゲート端子１７３に印加される電圧がしきい値以上であるときには、ドレイン端子１７１とソース端子１７２の間が遮断され、ＨＥＭＴ１０７がオフ状態となる。ＨＥＭＴ１０７の材料には各種の半導体を用いることができるが、たとえばＧａＮを材料としてＨＥＭＴ１０７を構成することで、高耐圧化と低損失化を実現できる。
【００２７】
本実施形態の回路遮断装置３０１によれば、第１の実施形態と同様の効果に加えて、回路遮断装置３０１の低損失化を実現できる。
【００２８】
（第４の実施形態）
図５は、本発明の第４の実施形態に係る回路遮断装置４０１の構成を示す回路図である。回路遮断装置４０１は、第１の実施形態で説明した回路遮断装置１０１に対して、さらにキャパシタ１０８を追加した回路構成を有している。キャパシタ１０８は、２つの端子１８１および１８２を有しており、ＪＦＥＴ１０２のドレイン端子１２１とゲート端子１２３の間に電気的に接続されている。端子１８１は、ＪＦＥＴ１０２のドレイン端子１２１に接続されている。端子１８２は、ＪＦＥＴ１０２のゲート端子１２３、ヒューズ１０３の端子１３２および抵抗１０４の端子１４２に接続されている。
【００２９】
回路遮断装置４０１は、その回路構成によっては、電流遮断時に過大なサージ電圧が生じることがある。回路遮断装置４０１では、このサージ電圧がキャパシタ１０８により吸収されるため、過大なサージ電圧を抑制できる。
【００３０】
本実施形態の回路遮断装置４０１によれば、第１の実施形態と同様の効果に加えて、電流遮断時の過大なサージ電圧を防止できる。
【００３１】
（第５の実施形態）
図６は、本発明の第５の実施形態に係る回路遮断装置５０１の構成を示す回路図である。回路遮断装置５０１は、第１の実施形態で説明した回路遮断装置１０１に対して、さらにもう一つのＪＦＥＴ１０６を追加した回路構成を有している。ＪＦＥＴ１０６は、ＪＦＥＴ１０２と同様に、ドレイン端子１６１、ソース端子１６２およびゲート端子１６３を有しており、ゲート端子１６３に印加される電圧の絶対値が所定のしきい値未満であるときに、ドレイン端子１６１とソース端子１６２の間が導通されてオン状態となるノーマリオン素子である。一方、ゲート端子１６３に印加される電圧がしきい値以上であるときには、ドレイン端子１６１とソース端子１６２の間が遮断され、ＪＦＥＴ１０６がオフ状態となる。ＪＦＥＴ１０６のソース端子１６２は、ヒューズ１０３の端子１３２および抵抗１０４の端子１４２と電気的に接続されている。ＪＦＥＴ１０６のゲート端子１６３は、ヒューズ１０３の端子１３１および抵抗１０４の端子１４１と電気的に接続されている。ＪＦＥＴ１０６のドレイン端子１６１は、第２電位点２０と電気的に接続されている。この構成により、回路遮断装置５０１において、第１電位点１０と第２電位点２０の間を双方向に流れる電流を遮断することが可能となる。
【００３２】
本実施形態の回路遮断装置５０１によれば、第１の実施形態と同様の効果に加えて、双方向の電流遮断を実現できる。
【００３３】
なお、以上説明した第５の実施形態では、第１の実施形態で説明した回路遮断装置１０１に対してＪＦＥＴ１０６を追加した回路構成を示したが、第２〜第４の各実施形態で説明した回路遮断装置２０１〜４０１に対して、第５の実施形態と同様にＪＦＥＴ１０６を追加してもよい。第４の実施形態で説明した回路遮断装置４０１においてＪＦＥＴ１０６を追加する場合は、ＪＦＥＴ１０２に対して接続されたキャパシタ１０８と同様に、ＪＦＥＴ１０６のドレイン端子１６１とゲート端子１６３の間に電気的に接続されたキャパシタをさらに追加してもよい。また、ＪＦＥＴ１０６の代わりに、第３の実施形態で説明したのと同様のＨＥＭＴを追加してもよい。このようにすれば、各実施形態と同様の効果に加えて、双方向の電流遮断を実現できる。
【００３４】
（第６の実施形態）
図７は、本発明の第６の実施形態に係る電力変換装置６０１の構成を示す回路図である。電力変換装置６０１は、直流端子Ｐ、Ｑが不図示の直流電源と接続され、交流端子Ｕ、Ｖ、Ｗが不図示の交流負荷、たとえば三相交流モータと接続されている。電力変換装置６０１は、パワー半導体素子である複数のＭＯＳＦＥＴ５０２と、各ＭＯＳＦＥＴ５０２と逆並列にそれぞれ接続された複数の還流ダイオード５０３と、平滑キャパシタ５０４とを備えている。各ＭＯＳＦＥＴ５０２は、不図示の駆動回路から出力される駆動信号に応じてスイッチング動作を行うことで、直流電源から直流母線を介して供給される直流電力を交流電力に変換し、複数の交流出力線を介してその交流電力を交流負荷に出力する。
【００３５】
電力変換装置６０１では、第１の実施形態で説明した回路遮断装置１０１が直流母線上に接続されている。すなわち、電力変換装置６０１において、図１に示した第１電位点１０および第２電位点２０は、いずれも直流母線上に設けられている。これにより、回路遮断装置１０１を用いて、電力変換装置６０１の直流母線を流れる直流電流を導通または遮断することができる。なお、回路遮断装置１０１の代わりに、第２〜第５の各実施形態で説明した回路遮断装置２０１〜５０１や、これらを任意に組み合わせたものを用いてもよい。
【００３６】
本実施形態の電力変換装置６０１によれば、部品点数の増加や体積の増加を抑えながら、過電流時に直流側の切り離しを実現できる。
【００３７】
（第７の実施形態）
図８は、本発明の第７の実施形態に係る電力変換装置７０１の構成を示す回路図である。電力変換装置７０１は、第６の実施形態で説明した電力変換装置６０１と同様に、直流端子Ｐ、Ｑが不図示の直流電源と、交流端子Ｕ、Ｖ、Ｗが三相交流モータ等の不図示の交流負荷とそれぞれ接続されており、パワー半導体素子である複数のＭＯＳＦＥＴ５０２と、各ＭＯＳＦＥＴ５０２と逆並列にそれぞれ接続された複数の還流ダイオード５０３と、平滑キャパシタ５０４とを備えている。
【００３８】
電力変換装置７０１では、第１の実施形態で説明した回路遮断装置１０１が、２つのＭＯＳＦＥＴ５０２の直列回路である各レグに対応してそれぞれ設けられている。なお、各レグは別々の交流出力線にそれぞれ接続されている。これにより、複数の回路遮断装置１０１を用いて、その各々に対応するレグを流れる電流を導通または遮断することができる。なお、回路遮断装置１０１の代わりに、第２〜第５の各実施形態で説明した回路遮断装置２０１〜５０１や、これらを任意に組み合わせたものを用いてもよい。
【００３９】
本実施形態の電力変換装置７０１によれば、部品点数の増加や体積の増加を抑えながら、過電流時にレグ単位での切り離しを実現できる。
【００４０】
（第８の実施形態）
図９は、本発明の第８の実施形態に係る電力変換装置８０１の構成を示す回路図である。電力変換装置８０１は、第６の実施形態で説明した電力変換装置６０１と同様に、直流端子Ｐ、Ｑが不図示の直流電源と、交流端子Ｕ、Ｖ、Ｗが三相交流モータ等の不図示の交流負荷とそれぞれ接続されており、パワー半導体素子である複数のＭＯＳＦＥＴ５０２と、各ＭＯＳＦＥＴ５０２と逆並列にそれぞれ接続された複数の還流ダイオード５０３と、平滑キャパシタ５０４とを備えている。
【００４１】
電力変換装置８０１では、第５の実施形態で説明した回路遮断装置５０１が各交流出力線上に接続されている。すなわち、電力変換装置８０１において、図６に示した第１電位点１０および第２電位点２０は、いずれも交流出力線上に設けられている。これにより、複数の回路遮断装置５０１を用いて、各交流出力線を流れる電流を導通または遮断することができる。なお、回路遮断装置５０１の代わりに、第１〜第４の各実施形態で説明した回路遮断装置１０１〜４０１や、これらを任意に組み合わせたものを用いてもよい。
【００４２】
本実施形態の電力変換装置８０１によれば、部品点数の増加や体積の増加を抑えながら、過電流時に交流側の切り離しを実現できる。
【００４３】
以上説明したように、本発明は、２つの電位点の間を流れる電流を導通または遮断するための回路遮断装置に関するものである。特に、一般産業、無停電電源装置、高圧ドライブ、鉄道、自動車等の様々な用途に使用される電力変換装置における回路遮断装置として適用可能である。
【００４４】
以上説明した各実施形態の回路遮断装置および電力変換装置は、複数の形態を任意に組み合わせて適用してもよい。また、ＪＦＥＴ１０２、ヒューズ１０３、抵抗１０４や、その他の各素子は、個別の部品でもよいし、同一パッケージまたは同一チップに実装された部品としてもよい。さらに、ノーマリオン素子として、ＪＦＥＴ、ＨＥＭＴ以外のものを使用してもよい。いずれかの端子に印加される電圧の絶対値が所定のしきい値未満であるときにオン状態となって電流を通すものであれば、任意の素子を使用可能である。
【００４５】
以上説明した各実施形態では、遮断素子としてヒューズ１０３を用いたが、たとえば電子ヒューズなど、所定の遮断電流以上で電流経路を遮断する他の素子を用いてもよい。このとき、遮断時に微小なリーク電流が流れるものであれば、抵抗１０４を用いなくても、各実施形態で説明したような回路遮断装置および電力変換装置を実現できる。そのため、抵抗１０４を回路構成から除外して、さらなる小型化と部品点数の削減が可能である。
【００４６】
なお、本発明の技術的範囲は上記の各実施形態に限定されるものではなく、本発明の技術的思想の範囲内で、種々の変形例が可能であることはいうまでもない。
【符号の説明】
【００４７】
１０１、２０１、３０１、４０１、５０１…回路遮断装置
６０１、７０１、８０１…電力変換装置
１０２、１０６…ＪＦＥＴ
１０３…ヒューズ
１０４…抵抗
１０５…ダイオード
１０７…ＨＥＭＴ
１０８…キャパシタ
１２１、１６１、１７１…ドレイン端子
１２２、１６２、１７２…ソース端子
１２３、１６３、１７３…ゲート端子
１３１、１３２、１４１、１４２、１８１、１８２…端子
１５１…カソード端子
１５２…アノード端子
５０２…ＭＯＳＦＥＴ
５０３…還流ダイオード
５０４…平滑キャパシタ
【図１】
2018182669.tif 000003
【図２】
2018182669.tif 000004
【図３】
2018182669.tif 000005
【図４】
2018182669.tif 000006
【図５】
2018182669.tif 000007
【図６】
2018182669.tif 000008
【図７】
2018182669.tif 000009
【図８】
2018182669.tif 000010
【図９】
2018182669.tif 000011