(57)【要約】【課題】チップサイズの増加を最小限にしつつ、接触抵抗を低減し、オン抵抗を低減できる窒化物半導体装置を提供すること。【解決手段】窒化物半導体装置は、基板（１５）と、基板（１５）上に形成された窒化物半導体からなる電子走行層（１３）と、電子走行層（１３）上に形成され、窒化物半導体からなると共に、電子走行層（１３）とヘテロ接合界面（１１１）を形成する電子供給層（１１）と、電子供給層（１１）とヘテロ接合界面（１１１）の近傍に形成される２次元電子ガス層（１２）とを貫通すると共に、電子走行層（１３）の上側の一部に形成されるリセス部（３０）と、リセス部（３０）の少なくとも一部を覆うように形成されたオーミック電極（１８）とを備えている。オーミック電極（１８）が電子走行層（１３）と接触する部分の幅は、２．０μｍ以上である。【選択図】図１
2018101648.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
上記基板上に形成された窒化物半導体からなる電子走行層と、
上記電子走行層上に形成され、窒化物半導体からなると共に、上記電子走行層とヘテロ接合界面を形成する電子供給層と、
上記電子供給層と上記ヘテロ接合界面の近傍に形成される２次元電子ガス層とを貫通すると共に、上記電子走行層の上側の一部に形成されるリセス部と、
上記リセス部の少なくとも一部を覆うように形成されたオーミック電極と
を備え、
上記オーミック電極が上記電子走行層と接触する部分の幅は、２．０μｍ以上であることを特徴とする窒化物半導体装置。
【請求項２】
請求項１に記載の窒化物半導体装置において、
上記オーミック電極が上記電子走行層と接触する部分の幅は、４．０μｍ以下であることを特徴とする窒化物半導体装置。
【請求項３】
基板と、
上記基板上に形成された窒化物半導体からなる電子走行層と、
上記電子走行層上に形成され、窒化物半導体からなると共に、上記電子走行層とヘテロ接合界面を形成する電子供給層と、
上記電子供給層と上記ヘテロ接合界面の近傍に形成される２次元電子ガス層とを貫通すると共に、上記電子走行層の上側の一部に互いに間隔をおいて形成された第１リセス部と第２リセス部とを有するリセス部と、
上記第１リセス部の少なくとも一部を覆うように形成された第１オーミック電極と、
上記第２リセス部の少なくとも一部を覆うように形成された第２オーミック電極と、
上記第１オーミック電極と上記第２オーミック電極との間に形成されたゲート電極と
を備え、
上記第１オーミック電極および上記第２オーミック電極が上記電子走行層と接触する部分の幅は、それぞれ０．５μｍ以上かつ４．０μｍ以下であることを特徴とする窒化物半導体装置。
【請求項４】
請求項１から３までのいずれか一つに記載の窒化物半導体装置において、
上記電子走行層の上記リセス部との界面には、Ｎ型ドーパントがドーピングされていることを特徴とする窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーミック電極を備えた窒化物半導体装置に関する。
【背景技術】
【０００２】
半導体パワーデバイスでは、シリコン半導体からなるＭＯＳＦＥＴ(Metal Oxide Semiconducture Field Effect Transistor)やＩＧＢＴ(Insulated Gate Bipolar Transistor)などが主流であり幅広く用いられている。近年、このシリコン半導体デバイスは物性性能限界に近づきつつあり、更なる高耐圧化、低オン抵抗化および高速化が困難になりつつある。
【０００３】
現在、シリコンに変わる新たな半導体材料として、化合物半導体の一つである窒化ガリウム(ＧａＮ)への期待が高まっている。この窒化ガリウムは、シリコンに比べ、物性値が優れている。具体的には、窒化ガリウムは、シリコンに比べて高い絶縁破壊電界、広いバンドギャップを持ち、高耐圧化および低オン抵抗化が可能である。
【０００４】
従来、窒化ガリウムを用いたＨＥＭＴ(High speed Electron Mobility Transistor)について、オン抵抗の低減に着目したものがある。一般に、オン抵抗に寄与する要因としては、２次元電子ガス（２ＤＥＧ）の抵抗やオーミック電極と窒化物半導体層の接触抵抗、および、その他寄生抵抗が考えられる。このため、オン抵抗の低減には、２次元電子ガスの高濃度化や、オーミック電極と窒化物半導体層との接触抵抗の低減、および、その他寄生抵抗の低減が必要となる。
【０００５】
例えば、特許文献１（特許第４３３３６５２号公報）に記載されているＨＥＭＴがある。このＨＥＭＴは、図７に示すように、窒化物半導体からなる電子供給層５２２と電子走行層５２０とを備えている。電子供給層５２２と、この電子供給層５２２と電子走行層５２０とのヘテロ接合界面の近傍に形成される２次元電子ガス層５３６とを貫通すると共に、電子走行層５２０の上側の一部には、リセス部５６４が形成されている。リセス部５６４内には、オーミック電極５６２の一端部が配置されている。オーミック電極５６２の一端部は、オーミック電極５６２の外側に向かって突出した略円弧状の表面５６８ｂを有し、この湾曲表面５６８ｂにおいて、２次元電子ガス層５３６と接触している。これにより、オーミック電極５６２の湾曲表面５６８ｂが２次元電子ガス層５３６と接触する部分の面積を増加させ、オーミック電極５６２と電子走行層５２０との間の接触抵抗を低減させて、オン抵抗を低減している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４３３３６５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来のＨＥＭＴでは、オーミック電極が２次元電子ガス層と接触する部分の面積だけで接触抵抗が決まると考えられていたため、この面積を増加させるためにチップサイズを増加させる必要があるという問題があった。
【０００８】
そこで、本発明の課題は、チップサイズの増加を最小限にしつつ、接触抵抗を低減でき、オン抵抗を低減できる窒化物半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
本願発明者は、鋭意、ＨＥＭＴのオン抵抗の低減について検討を行った。そして、本願発明者は、オーミック電極が２次元電子ガス層と接触する部分の面積だけでなく、オーミック電極が２次元電子ガス層以外の電子走行層と接触する部分の面積が、接触抵抗および単位面積あたりのオン抵抗に影響していることを発見した。
【００１０】
本発明の窒化物半導体装置は、上記発見に基づいてなされたもので、
基板と、
上記基板上に形成された窒化物半導体からなる電子走行層と、
上記電子走行層上に形成され、窒化物半導体からなると共に、上記電子走行層とヘテロ接合界面を形成する電子供給層と、
上記電子供給層と上記ヘテロ接合界面の近傍に形成される２次元電子ガス層とを貫通すると共に、上記電子走行層の上側の一部に形成されるリセス部と、
上記リセス部の少なくとも一部を覆うように形成されたオーミック電極と
を備え、
上記オーミック電極が上記電子走行層と接触する部分の幅は、２．０μｍ以上であることを特徴としている。
【００１１】
また、一実施形態の窒化物半導体装置では、
上記オーミック電極が上記電子走行層と接触する部分の幅は、４．０μｍ以下である。
【００１２】
また、本発明の窒化物半導体装置は、
基板と、
上記基板上に形成された窒化物半導体からなる電子走行層と、
上記電子走行層上に形成され、窒化物半導体からなると共に、上記電子走行層とヘテロ接合界面を形成する電子供給層と、
上記電子供給層と上記ヘテロ接合界面の近傍に形成される２次元電子ガス層とを貫通すると共に、上記電子走行層の上側の一部に互いに間隔をおいて形成された第１リセス部と第２リセス部とを有するリセス部と、
上記第１リセス部の少なくとも一部を覆うように形成された第１オーミック電極と、
上記第２リセス部の少なくとも一部を覆うように形成された第２オーミック電極と、
上記第１オーミック電極と上記第２オーミック電極との間に形成されたゲート電極と
を備え、
上記第１オーミック電極および上記第２オーミック電極が上記電子走行層と接触する部分の幅は、それぞれ０．５μｍ以上かつ４．０μｍ以下であることを特徴としている。
【００１３】
また、一実施形態の窒化物半導体装置では、
上記電子走行層の上記リセス部との界面にＮ型ドーパントがドーピングされている。
【発明の効果】
【００１４】
本発明によれば、オーミック電極が電子走行層と接触する部分の幅は２．０μｍ以上であるという構造によって、チップサイズの増加を最小限にしつつ、接触抵抗を低減でき、オン抵抗を低減できる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態の窒化物半導体装置におけるオーミック電極の近傍を示す模式断面図である。
【図２】上記オーミック電極と電子走行層との接触幅と接触抵抗との関係を示す図である。
【図３】本発明の第２実施形態の窒化物半導体装置の模式断面図である。
【図４】上記オーミック電極と電子走行層との接触幅と上記窒化物半導体装置のオン抵抗との関係を示す図である。
【図５】本発明の第３実施形態の窒化物半導体装置におけるオーミック電極の近傍を示す模式断面図である。
【図６】本発明の第４実施形態の窒化物半導体装置の模式断面図である。
【図７】従来の窒化物半導体装置におけるオーミック電極の近傍を示す模式断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明を図示の実施形態により詳細に説明する。なお、各図は本発明を理解する為の簡略図であり、形状や膜厚など実際のデバイスと必ずしも一致しない。また、実施形態にて説明の為に記述されている材料や膜厚などの数値に関しては、あくまで一例である。
【００１７】
（第１実施形態）
図１は、本発明の第１の実施形態であるＧａＮ系ＨＦＥＴ（High speed Electron Mobility Transistor）におけるオーミック電極の近傍を示す模式断面図である。
【００１８】
図１に示すように、この実施形態は、基板１５上に、バッファ層１４と、電子走行層１３と、電子供給層１１の順に積層された窒化物半導体層１６が形成されている。
【００１９】
電子走行層１３は、アンドープＧａＮで構成され、電子供給層１１は電子走行層１３よりバンドギャップの広いアンドープＡｌＧａＮで構成されている。
【００２０】
電子供給層１１と電子走行層１３との間のヘテロ接合界面１１１の電子走行層１３側には、２次元電子ガス（２ＤＥＧ）が誘起され、２次元電子ガス層１２が形成されている。
【００２１】
窒化物半導体層１６上には、窒化膜からなる第１誘電膜１７が形成されている。第１誘電膜１７および窒化物半導体層１６には、第１誘電膜１７と、窒化物半導体層１６の電子供給層１１および２次元電子ガス層１２とを貫通すると共に電子走行層１３の上側の一部にリセス部３０が形成されている。このリセス部３０は、電子供給層１１および電子走行層１３をエッチングすることによって形成される。リセス部３０は、開口部の幅よりも底部の幅が狭い台形状になっている。リセス部３０の深さは、２次元電子ガス層１２を貫通する深さ以上であればよく、例えばヘテロ接合界面１１１から５０〜１００ｎｍの深さである。
【００２２】
リセス部３０の底部を覆うと共にリセス部３０内の空間をほぼ埋め尽くすようにオーミック電極１８が形成されている。また、オーミック電極１８は、リセス部３０の近傍の第１誘電膜１７上にも形成されている。オーミック電極１８は、チタン（Ｔｉ）とアルミニウム（Ａｌ）とが積層された金属層からなっている。オーミック電極１８は、リセス部３０の底部において、２次元電子ガス層１２と電子走行層１３とに接触している。オーミック電極１８が電子走行層１３と接触する部分の接触幅ａは、２．０μｍである。
【００２３】
図２は、接触幅ａと、オーミック電極１８と電子走行層１３との接触抵抗Ｒｃとの関係を示している。ここで、図２の縦軸は、接触抵抗Ｒｃを表し、図２の横軸は、接触幅ａを表している。
【００２４】
図２に示すように、接触抵抗Ｒｃは、接触幅ａが大きくなるにつれて低下している。特に、接触幅ａが２．０μｍくらいになるまで、接触抵抗Ｒｃは、急激に低下している。したがって、接触幅ａを２．０μｍ以上とすることが望ましい。この場合、接触幅ａが２．０μｍ未満であるときよりも接触抵抗Ｒｃを大きく低減できる。また、好ましくは、接触幅ａを２．５μｍ以上とし、さらに好ましくは、接触幅ａを３．０μｍ以上とすることで、接触抵抗Ｒｃをさらに低減できる。
一方、接触抵抗Ｒｃは、接触幅ａが４．０μｍより大きいと、ほぼ１．５Ωで一定となる。このため、接触幅ａを４．０μｍ以下とすることが望ましい。すなわち、接触幅ａが４．０μｍより大きいと、接触幅ａを増加させても接触抵抗Ｒｃを低減することができず、チップサイズの増加を招くだけだからである。
【００２５】
上記第１実施形態のＧａＮ系ＨＦＥＴによれば、オーミック電極１８が電子走行層１３と接触する接触幅ａが２．０μｍであるので、オーミック電極１８が２次元電子ガス層１２と接触する部分の面積を増加させるのみで接触抵抗を低減する場合に比べて、チップサイズの増加を最小限にしつつ、接触抵抗を低減でき、オン抵抗を低減できる。
【００２６】
（第２実施形態）
図３は、本発明の第２実施形態のＧａＮ系ＨＦＥＴの模式断面図である。上記第１実施形態と相違する点を説明すると、この第２実施形態では、第１リセス部３０１および第２リセス部３０２と、第１オーミック電極１８１および第２オーミック電極１８２と、ゲート電極１９とを備えている。なお、この第２実施形態において、上記第１実施形態と同一の符号は、上記第１実施形態と同じ構成であるため、その説明を省略する。
【００２７】
図３に示すように、第１誘電膜１７と、電子供給層１１と、２次元電子ガス層１２とを貫通すると共に電子走行層１３の上側の一部に互いに間隔をおいて、第１リセス部３０１と第２リセス部３０２とが形成されている。これら第１リセス部３０１および第２リセス部３０２は、電子供給層１１および電子走行層１３をエッチングすることによって形成される。第１リセス部３０１および第２リセス部３０２は、それぞれ、開口部の幅よりも底部の幅が狭い台形状になっている。第１リセス部３０１および第２リセス部３０２のそれぞれの深さは、２次元電子ガス層１２を貫通する深さ以上であればよく、例えばヘテロ接合界面１１１から５０〜１００ｎｍの深さである。
【００２８】
第１リセス部３０１の底部を覆うと共に第１リセス部３０１内の空間をほぼ埋め尽くすように第１オーミック電極１８１が形成されている。また、第１オーミック電極１８１は、第１リセス部３０１の近傍の第１誘電膜１７上にも形成されている。
【００２９】
第２リセス部３０２の底部を覆うと共に第２リセス部３０２内の空間をほぼ埋め尽くすように第２オーミック電極１８２が形成されている。また、第２オーミック電極１８２は、第２リセス部３０２の近傍の第１誘電膜１７上にも形成されている。
【００３０】
第１オーミック電極１８１および第２オーミック電極１８２は、チタン（Ｔｉ）とアルミニウム（Ａｌ）とが積層された金属層からなっている。
【００３１】
第１オーミック電極１８１と第２オーミック電極１８２との間の第１誘電膜１７に形成された開口部内であって、電子供給層１１上には、ゲート電極１９が形成されている。ゲート電極１９は、ニッケル（Ｎｉ）と金（Ａｕ）とが積層された金属層からなっている。
【００３２】
第１オーミック電極１８１は、第１リセス部３０１の底部において、２次元電子ガス層１２と電子走行層１３とに接触している。第１オーミック電極１８１が電子走行層１３と接触する部分の接触幅ａは、２．０μｍである。また、第１オーミック電極１８１とゲート電極１９との間の距離Ｌgsは、３μｍである。
【００３３】
第２オーミック電極１８２は、第２リセス部３０２の底部において、２次元電子ガス層１２と電子走行層１３とに接触している。第２オーミック電極１８２が電子走行層１３と接触する部分の接触幅ａは、２．０μｍである。また、第２オーミック電極１８２とゲート電極１９との間の距離Ｌgdは、２０μｍである。
【００３４】
図４は、上記距離Ｌgsを一定にして、距離Ｌgdを１０μｍまたは２０μｍとしたときの、上記ＨＦＥＴにおける単位面積あたりのオン抵抗Ｒｏｎ・Ａと接触幅ａとの関係を示している。ここで、図４の縦軸は、単位面積あたりのオン抵抗Ｒｏｎ・Ａを表している。図４の横軸は、オーミック電極と電子走行層との接触幅ａを表している。
【００３５】
図４に示すように、接触幅ａが約１．５μｍのとき、距離Ｌgdが１０μｍのときも２０μｍのときもオン抵抗Ｒｏｎ・Ａが最小値となる。また、接触幅ａが０．５μｍ以上かつ４．０μｍ以下であるとき、単位面積あたりのオン抵抗Ｒｏｎ・Ａの増加を上記最小値の＋５％以下にして、単位面積あたりのオン抵抗Ｒｏｎ・Ａを低減できる。また、接触幅ａを、好ましくは１．０μｍ以上かつ３．０μｍ以下にすることで、単位面積あたりのオン抵抗Ｒｏｎ・Ａをある程度低減できる。
【００３６】
（第３実施形態）
図５は、本発明の第３実施形態のＧａＮ系ＨＦＥＴにおけるオーミック電極１８の近傍を示す模式断面図である。上記第１実施形態と相違する点を説明すると、この第３実施形態では、電子走行層１３のリセス部３０との界面にＮ型ドーパントがドーピングされ、この界面には、Ｎ型ドーピング領域２１が形成されている。なお、この第３実施形態において、上記第１実施形態と同一の符号は、上記第１実施形態と同じ構成であるため、その説明を省略する。
【００３７】
この実施形態のＧａＮ系ＨＦＥＴによれば、電子走行層１３のリセス部３０との界面にＮ型ドーピング領域２１が形成されているので、Ｎ型ドーピング領域２１によって、オーミック電極１８と電子走行層１３とのオーミック接触を容易に実現できる。
【００３８】
（第４実施形態）
図６は、本発明の第４実施形態のＧａＮ系ＨＦＥＴの模式断面図である。上記第２実施形態と相違する点を説明すると、この第４実施形態では、電子走行層１３の第１リセス部３０１および第２リセス部３０２との界面にＮ型ドーパントがドーピングされ、これらの界面には、それぞれＮ型ドーピング領域２１１，２１２が形成されている。なお、この第４実施形態において、上記第２実施形態と同一の符号は、上記第２実施形態と同じ構成であるため、その説明を省略する。
【００３９】
この実施形態のＧａＮ系ＨＦＥＴによれば、電子走行層１３の第１リセス部３０１および第２リセス部３０２との界面にＮ型ドーピング領域２１１，２１２が形成されているので、Ｎ型ドーピング領域２１１，２１２によって、第１オーミック電極１８１および第２オーミック電極１８２と電子走行層１３とのオーミック接触を容易に実現できる。
【００４０】
なお、上記第１〜第４実施形態では、オーミック電極１８，１８１，１８２がリセス部３０，３０１，３０２内の空間をほぼ埋め尽くしていたが、これに限らず、オーミック電極の少なくとも一部がリセス部に埋め込まれ、オーミック電極が電子走行層と接触していればよい。
【００４１】
また、上記第１〜第４実施形態では、リセス部は、開口部の幅よりも底部の幅が狭い台形状になっていたが、これに限らず、長方形状や扇形状になっていてもよい。
【００４２】
また、上記第１,第３実施形態では、オーミック電極１８が電子走行層１３と接触する部分の接触幅ａは、２．０μｍであったが、これに限らず、２．０μｍより大きければよく、例えば２．５μｍや、３．０μｍであってもよい。
【００４３】
また、上記第１,第３実施形態では、オーミック電極１８が電子走行層１３と接触する部分の接触幅ａは、２．０μｍであったが、これに限らず、２．０μｍ以上かつ４．０μｍ以下であればよい。
【００４４】
また、上記第２,第４実施形態では、第１，第２オーミック電極１８１，１８２が電子走行層１３と接触する部分の接触幅ａは、２．０μｍであったが、これに限らず、０．５μｍ以上かつ４．０μｍ以下であればよい。また、第１オーミック電極１８１が電子走行層１３と接触する部分の接触幅の大きさと、第２オーミック電極１８２が電子走行層１３と接触する部分の接触幅の大きさとは、異なっていてもよい。
【００４５】
また、本発明の窒化物半導体装置は、上記第１〜第４実施形態のＨＦＥＴに限らず、他の構成のＨＦＥＴであってもよい。
【００４６】
本発明の具体的な実施の形態について説明したが、本発明は上記実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
【００４７】
本発明および実施形態を纏めると、次のようになる。
【００４８】
本発明の窒化物半導体装置は、
基板１５と、
上記基板１５上に形成された窒化物半導体からなる電子走行層１３と、
上記電子走行層１３上に形成され、窒化物半導体からなると共に、上記電子走行層１３とヘテロ接合界面１１１を形成する電子供給層１１と、
上記電子供給層１１と上記ヘテロ接合界面１１１の近傍に形成される２次元電子ガス層１２とを貫通すると共に、上記電子走行層１３の上側の一部に形成されるリセス部３０，３０１，３０２と、
上記リセス部３０，３０１，３０２の少なくとも一部を覆うように形成されたオーミック電極１８，１８１，１８２と
を備え、
上記電子供給層１１と上記ヘテロ接合界面１１１の近傍に形成される２次元電子ガス層１２とを貫通して上記電子走行層１３の上側の一部にリセス部３０が形成され、上記リセス部３０に上記オーミック電極１８の少なくとも一部が埋め込まれ、
上記オーミック電極１８，１８１，１８２が上記電子走行層１３と接触する部分の幅ａは、２．０μｍ以上であることを特徴としている。
【００４９】
本発明の窒化物半導体装置によれば、上記オーミック電極１８，１８１，１８２が上記電子走行層１３と接触する部分の幅ａは、２．０μｍ以上であるので、オーミック電極１８，１８１，１８２と電子走行層１３との接触抵抗Ｒｃを低減できる。このため、オーミック電極１８，１８１，１８２が２次元電子ガス層１２と接触する面積を増加させるだけで接触抵抗を低減する場合に比べて、チップサイズの増加を最小限にしつつ、接触抵抗を低減でき、オン抵抗を低減できる。
【００５０】
また、一実施形態の窒化物半導体装置では、
上記オーミック電極１８が上記電子走行層１３と接触する部分の幅ａは、４．０μｍ以下である。
上記実施形態によれば、上記オーミック電極１８が上記電子走行層１３と接触する部分の幅ａは、４．０μｍ以下であるので、接触幅ａを増加させても接触抵抗Ｒｃを低減することができず、チップサイズの増加を招くのを防止できる。
【００５１】
また、本発明の窒化物半導体装置は、
基板１５と、
上記基板１５上に形成された窒化物半導体からなる電子走行層１３と、
上記電子走行層１３上に形成され、窒化物半導体からなると共に、上記電子走行層１３とヘテロ接合界面１１１を形成する電子供給層１１と、
上記電子供給層１１と上記ヘテロ接合界面１１１の近傍に形成される２次元電子ガス層１２とを貫通すると共に、上記電子走行層１３の上側の一部に互いに間隔をおいて形成された第１リセス部３０１と第２リセス部３０２とを有するリセス部３０と、
上記第１リセス部３０１の少なくとも一部を覆うように形成された第１オーミック電極１８１と、
上記第２リセス部３０２の少なくとも一部を覆うように形成された第２オーミック電極１８２と、
上記第１オーミック電極１８１と上記第２オーミック電極１８２との間に形成されたゲート電極１９と
を備え、
上記第１オーミック電極１８１および上記第２オーミック電極１８２が上記電子走行層１３と接触する部分の幅は、それぞれ０．５μｍ以上かつ４．０μｍ以下であることを特徴としている。
【００５２】
本発明の窒化物半導体装置によれば、上記第１オーミック電極１８１および上記第２オーミック電極１８２が上記電子走行層１３と接触する部分の幅は、それぞれ０．５μｍ以上かつ４．０μｍ以下であるので、単位面積あたりのオン抵抗ＲｏｎＡを低減できる。したがって、チップサイズの増加を最小限にしつつ、接触抵抗を低減でき、オン抵抗を低減できる。
【００５３】
また、一実施形態の窒化物半導体装置では、
上記電子走行層１３の上記リセス部３０，３０１，３０２との界面にＮ型ドーパントがドーピングされている。
【００５４】
上記実施形態によれば、上記電子走行層１３の上記リセス部３０，３０１，３０２との界面にＮ型ドーパントがドーピングされ、これらの界面には、Ｎ型ドーピング領域２１，２１１，２１２が形成されているので、Ｎ型ドーピング領域２１，２１１，２１２によって、オーミック電極１８，１８１，１８２と電子走行層１３とのオーミック接触を容易に実現できる。
【符号の説明】
【００５５】
１１  電子供給層
１２  ２次元電子ガス層
１３  電子走行層
１５  基板
１８  オーミック電極
１９  ゲート電極
２１  Ｎ型ドーピング領域
３０  リセス部
１１１  ヘテロ接合界面
１８１  第１オーミック電極
１８２  第２オーミック電極
３０１  第１リセス部
３０２  第２リセス部
ａ  接触幅
【図１】
2018101648.tif 000003
【図２】
2018101648.tif 000004
【図３】
2018101648.tif 000005
【図４】
2018101648.tif 000006
【図５】
2018101648.tif 000007
【図６】
2018101648.tif 000008
【図７】
2018101648.tif 000009