(57)【要約】【課題】半導体装置の作製工程中にＥＳＤが生じにくい半導体装置を提供する。【解決手段】引き回し距離の長い配線Ａを有する半導体装置の作製において、プラズマ雰囲気に直接曝される工程中は配線Ａを複数の島状の配線として形成し、後に複数の島状の配線を電気的に直列に接続する。具体的には、複数の島状の配線を形成し、複数の島状の配線を絶縁層で覆い、絶縁層上に形成した配線により複数の島状の配線を電気的に直列に接続する。島状の配線と絶縁層上に形成した配線は、絶縁層に形成した開口を介して電気的に接続する。【選択図】図１
2018101807.tif 000002
【特許請求の範囲】
【請求項１】
第１のゲート線と、
第２のゲート線と、
前記第１のゲート線及び前記第２のゲート線と平行な方向に延在する領域を有する、第１の配線と、
前記第１のゲート線、前記第２のゲート線、及び前記第１の配線上の、ゲート絶縁層と、
前記ゲート絶縁層上の、酸化物半導体層と、
前記ゲート絶縁層上にあり、かつ前記酸化物半導体層と電気的に接続された第２の配線と、前記ゲート絶縁層上の第３の配線と、
前記第２の配線及び前記第３の配線上にあり、第１の開口及び第２の開口を有する絶縁層と、
前記絶縁層上の、第４の配線と、を有し、
前記第２の配線及び前記第３の配線はそれぞれ、前記ゲート絶縁層と接する領域を有し、
前記第４の配線は、前記第１の開口を介して、前記第２の配線と電気的に接続され、
前記第４の配線は、前記第２の開口を介して、前記第３の配線と電気的に接続され、
前記第２の配線は、前記第１のゲート線及び前記第１の配線と重なる領域を有することを特徴とする半導体装置。
【請求項２】
第１のゲート線と、
第２のゲート線と、
前記第１のゲート線及び前記第２のゲート線と平行な方向に延在する領域を有する、第１の配線と、
前記第１のゲート線、前記第２のゲート線、及び前記第１の配線上の、ゲート絶縁層と、
前記ゲート絶縁層上の、酸化物半導体層と、
前記ゲート絶縁層上にあり、かつ前記酸化物半導体層と電気的に接続された第２の配線と、前記ゲート絶縁層上の第３の配線及び第５の配線と、
前記第２の配線、前記第３の配線及び前記第５の配線上にあり、第１の開口乃至第４の開口を有する絶縁層と、
前記絶縁層上の、第４の配線及び第６の配線と、を有し、
前記第２の配線、前記第３の配線及び前記第５の配線はそれぞれ、前記ゲート絶縁層と接する領域を有し、
前記第４の配線は、前記第１の開口を介して、前記第２の配線と電気的に接続され、
前記第４の配線は、前記第２の開口を介して、前記第３の配線と電気的に接続され、
前記第６の配線は、前記第３の開口を介して、前記第３の配線と電気的に接続され、
前記第６の配線は、前記第４の開口を介して、前記第５の配線と電気的に接続され、
前記第２の配線は、前記第１のゲート線及び前記第１の配線と重なる領域を有し、
前記第５の配線は、前記第２のゲート線と重なる領域を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、作製工程中にＥＳＤを生じにくい半導体装置及びその作製方法に関する。
【０００２】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、表示装置、半導体回路及び電子機器は全て半導体装置である
。
【背景技術】
【０００３】
表示装置などの半導体装置に用いられる半導体回路は、静電気放電（Ｅｌｅｃｔｒｏ  Ｓ
ｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ、以下、「ＥＳＤ」と呼ぶ。）によって半導体素子、電
極、または絶縁層などが損傷を受けることがある。このＥＳＤによる損傷防止対策として
、多くの半導体回路には、保護回路が接続されている。保護回路は、端子や配線などに印
加された過剰な電圧が半導体回路に供給されることを防ぐための回路である。保護回路に
用いられる代表的な素子には、抵抗素子、ダイオード、トランジスタ、容量素子などがあ
る。
【０００４】
また、保護回路を設けることで、信号や電源電圧と共にノイズが配線等に入力された場合
であっても、該ノイズによる後段の半導体回路の誤動作の防止が可能であり、また該ノイ
ズによる半導体素子の劣化又は破壊を防ぐこともできる。
【０００５】
例えば、特許文献１では、表示装置の走査電極と表示部の外周に配置した導電線との間に
、ソースとゲートを短絡させたＭＯＳ型トランジスタと、ゲートとドレインを短絡させた
ＭＯＳ型トランジスタとを直列に接続した保護回路を接続する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平７−９２４４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１のように表示装置の走査電極と表示部の外周に配置した導電線
との間に保護回路を形成しただけでは、当該表示装置に設けられた半導体素子、例えばト
ランジスタへのＥＳＤによる損傷を防ぐことは困難である。特に、表示装置は引き回し距
離が長い配線を多く有しており、引き回し距離が長い配線は、フローティング状態（電気
的に孤立した状態）でプラズマ雰囲気に曝されると電荷が蓄積されやすく、該配線に蓄積
された電荷によりＥＳＤが発生し、トランジスタが損傷を受ける恐れがある。また、該配
線と、絶縁層を介して該配線の下層に位置する配線の間でＥＳＤが発生し、絶縁層が損傷
を受け、両配線が短絡する恐れがある。
【０００８】
そこで、開示する発明の一態様は、作製工程中にＥＳＤを生じにくい半導体装置を提供す
ることを課題の一とする。
【課題を解決するための手段】
【０００９】
金属などで形成される導電層は、フローティング状態でプラズマ雰囲気に曝されると電荷
が蓄積されやすい。導電層がフローティング状態でプラズマ雰囲気に曝される工程の一例
として、導電層をドライエッチング法により加工して配線を形成するエッチング工程と、
形成された配線上にプラズマＣＶＤ法などにより絶縁層を形成する工程等がある。
【００１０】
蓄積される電荷は、導電層の表面積が大きいほど多くなる。よって、引き回し距離の長い
配線は電荷の蓄積が多くなり、該配線と接続するトランジスタや、該配線と重畳する配線
間においてＥＳＤを生じやすい。
【００１１】
このため、引き回し距離の長い配線の形成において、フローティング状態でプラズマ雰囲
気に直接曝される工程中は複数の島状の配線として形成しておき、後に複数の島状の配線
を電気的に直列に接続して引き回し距離の長い配線を形成することで、ＥＳＤにより半導
体装置が損傷を受けることを防ぐ。
【００１２】
具体的には、第１の配線上に、第１の絶縁層を介して引き回し距離の長い配線を形成する
場合において、第１の絶縁層上に複数の第２の島状の配線を形成し、複数の第２の島状の
配線を第２の絶縁層で覆った後、第２の絶縁層上に形成した複数の第３の島状の配線によ
り、複数の第２の島状の配線を電気的に直列に接続する。第２の配線と第２の絶縁層上に
形成した第３の配線は、第２の絶縁層に形成した開口を介して電気的に接続する。
【００１３】
また、第１の絶縁層上に形成される第２の島状の配線は、第１の配線と重畳しないことが
好ましい。
【００１４】
本発明の一態様は、第１の配線と、第１の配線を覆う第１の絶縁層と、第１の絶縁層上に
、島状に形成された複数の第２の配線と、第２の配線を覆う第２の絶縁層と、第２の絶縁
層上に、島状に形成された複数の第３の配線を有し、第２の配線は、第２の絶縁層に形成
された開口を介して第３の配線と電気的に接続され、複数の第２の配線は、前記複数の第
３の配線により電気的に直列に接続されていることを特徴とする。
【００１５】
また、複数の第２の配線のうち、少なくとも一部の配線は、第１の配線と同じ導電層を用
いて形成してもよい。
【００１６】
本発明の一態様は、ゲート電極を形成し、ゲート電極を覆うゲート絶縁層を形成し、ゲー
ト絶縁層上に、ゲート電極と少なくとも一部が重畳する島状の半導体層を形成し、ゲート
絶縁層上に、電気的に分離された複数の配線と、配線の一部と半導体層を電気的に接続す
る第１の電極と、第２の電極を形成し、配線と、第１の電極と、第２の電極を覆う絶縁層
を形成し、複数の配線上に、絶縁層の一部を除去して第１の開口を形成し、第２の電極上
に、絶縁層の一部を除去して第２の開口を形成し、絶縁層と第１の開口上に、複数の配線
を電気的に接続する接続配線を形成し、絶縁層と第２の開口上に、第２の電極と電気的に
接続する画素電極を形成することを特徴とする。
【００１７】
また、第１の開口の形成と第２の開口の形成は、同時に行うことができる。また、接続配
線と画素電極は、同じ導電層で形成することができる。
【発明の効果】
【００１８】
本発明の一態様により、作製工程中にＥＳＤを生じにくい半導体装置を提供することがで
きる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一態様を説明する上面図。
【図２】本発明の一態様を説明する上面図。
【図３】本発明の一態様を説明する断面図。
【図４】本発明の一態様を説明する断面図。
【図５】本発明の一態様を説明する上面図。
【図６】本発明の一態様を説明する断面図。
【図７】本発明の一態様を説明する上面図。
【図８】本発明の一態様を説明する断面図。
【図９】本発明の一態様を説明する回路図。
【図１０】本発明の一態様を説明する回路図。
【図１１】本発明の一態様を説明する回路図。
【図１２】作製方法を説明する図。
【図１３】作製方法を説明する図。
【図１４】作製方法を説明する図。
【図１５】作製方法を説明する図。
【図１６】作製方法を説明する図。
【図１７】作製方法を説明する図。
【図１８】作製方法を説明する図。
【図１９】トランジスタの構成例を説明する断面図。
【図２０】トランジスタの構成例を説明する断面図。
【図２１】本発明の一態様を説明する図。
【図２２】本発明の一態様を説明する図。
【図２３】本発明の一態様を説明する図。
【図２４】電子機器を示す図。
【発明を実施するための形態】
【００２０】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
【００２１】
また、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同
を避けるために付すものであり、数的に限定するものではない。
【００２２】
また、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実
際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必
ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００２３】
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御
するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、
ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉ
ｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）
を含む。
【００２４】
また、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを
採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることが
ある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて
用いることができるものとする。
【００２５】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
【００２６】
（実施の形態１）
本実施の形態では、静電気放電などによる損傷を防ぐ半導体装置の構成例について、図１
乃至図４、図９及び図１０を用いて説明する。なお、本実施の形態では、半導体装置の一
形態である表示装置への適用例を示す。
【００２７】
図９（Ａ）に、表示装置に用いる半導体装置１００の回路構成例を示す。半導体装置１０
０は、基板１０１上に画素領域１０２と、ｍ個（ｍは１以上の整数）の端子１０５及び端
子１０７を有する端子部１０３と、ｎ個（ｎは１以上の整数）の端子１０６を有する端子
部１０４を有している。また、半導体装置１００は、端子部１０３に電気的に接続する配
線２０３及びｍ本の配線２１２、端子部１０４に電気的に接続するｎ本の配線２１６を有
している。また、画素領域１０２は、縦ｍ個（行）×横ｎ個（列）のマトリクス状に配置
された複数の画素１１０を有している。ｉ行ｊ列の画素１１０（ｉ、ｊ）（ｉは１以上ｍ
以下の整数、ｊは１以上ｎ以下の整数）は、行方向に延伸する配線２１２＿ｉと、列方向
に延伸する配線２１６＿ｊにそれぞれ電気的に接続されている。また、各画素は配線２０
３と接続され、配線２０３は端子１０７と電気的に接続されている。配線２０３は、容量
電極、または容量配線として機能することができる。また、配線２１２＿ｉは端子１０５
＿ｉと電気的に接続され、配線２１６＿ｊは端子１０６＿ｊと電気的に接続されている。
【００２８】
端子部１０３及び端子部１０４は外部入力端子であり、外部に設けられた制御回路とＦＰ
Ｃ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）等を用いて接続される。外部
に設けられた制御回路から供給される信号は、端子部１０３及び端子部１０４を介して半
導体装置１００に入力される。図９（Ａ）では、端子部１０３を画素領域１０２の左右外
側に形成し、２カ所から信号を入力する構成を示している。また、端子部１０４を画素領
域１０２の上下外側に形成し、２カ所から信号を入力する構成を示している。２カ所から
信号を入力することにより、信号の供給能力が高まるため、半導体装置１００の高速動作
が容易となる。また、半導体装置１００の大型化や高精細化に伴う配線抵抗の増大による
信号遅延の影響を軽減することができる。また、半導体装置１００に冗長性を持たせるこ
とが可能となるため、半導体装置１００の信頼性を向上させることができる。なお、図９
（Ａ）では端子部１０３及び端子部１０４をそれぞれ２カ所設ける構成としているが、そ
れぞれ１カ所設ける構成としても構わない。
【００２９】
半導体装置１００をＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置として
用いる場合に、画素１１０として用いることが可能な回路構成の一例を、画素２１０とし
て図９（Ｂ）に示す。図９（Ｂ）に例示する画素２１０は、トランジスタ１１１と、トラ
ンジスタ１２１と、ＥＬ素子１２２と、容量素子１１３を有している。トランジスタ１１
１のゲート電極は配線２１２＿ｉに電気的に接続され、トランジスタ１１１のソース電極
またはドレイン電極の一方は配線２１６＿ｊに電気的に接続されている。また、トランジ
スタ１１１のソース電極またはドレイン電極の他方は、ノード１１５に電気的に接続され
ている。また、容量素子１１３の一方の電極はノード１１５に電気的に接続され、他方の
電極は配線２０３に電気的に接続されている。また、トランジスタ１２１のゲート電極は
ノード１１５に電気的に接続され、ソース電極またはドレイン電極の一方はＥＬ素子１２
２の一方の電極と電気的に接続され、ソース電極またはドレイン電極の他方は配線２０３
に電気的に接続されている。また、ＥＬ素子１２２の他方の電極は、電極１１４に電気的
に接続されている。電極１１４の電位は、０Ｖや、ＧＮＤや、共通電位などの固定電位と
しておけばよい。配線２０３の電位は任意の固定電位とすればよいが、少なくとも配線２
０３と電極１１４の電位差が、トランジスタ１２１のしきい値電圧とＥＬ素子１２２のし
きい値電圧の合計電圧よりも大きくなるように設定する。
【００３０】
画素２１０において、トランジスタ１１１は、トランジスタ１２１のゲート電極に、配線
２１６＿ｊから供給される画像信号を入力させるか否かを選択する機能を有する。配線２
１２＿ｉにトランジスタ１１１をオン状態とする信号が供給されると、トランジスタ１１
１を介して配線２１６＿ｊの画像信号がノード１１５に供給される。
【００３１】
トランジスタ１２１は、ノード１１５に供給された電位（画像信号）に応じた電流を、Ｅ
Ｌ素子１２２に流す機能を有する。容量素子１１３は、ノード１１５と配線２０３の電位
差を一定に保つ機能を有する。トランジスタ１２１は、画像信号に応じた電流をＥＬ素子
１２２に流すための電流源として機能する。
【００３２】
半導体装置１００を液晶表示装置として用いる場合に、画素１１０として用いることが可
能な回路構成の一例を画素３１０として図９（Ｃ）に示す。図９（Ｃ）に例示する画素３
１０は、トランジスタ１１１と、液晶素子１１２と、容量素子１１３を有している。トラ
ンジスタ１１１のゲート電極は配線２１２＿ｉに電気的に接続され、トランジスタ１１１
のソース電極またはドレイン電極の一方は配線２１６＿ｊに電気的に接続されている。ま
た、トランジスタ１１１のソース電極またはドレイン電極の他方は、ノード１１５に電気
的に接続されている。また、容量素子１１３の一方の電極はノード１１５に電気的に接続
され、他方の電極は配線２０３に電気的に接続されている。また、液晶素子１１２の一方
の電極はノード１１５に電気的に接続され、他方の電極は電極１１４に電気的に接続され
ている。電極１１４の電位は、０Ｖや、ＧＮＤや、共通電位などの固定電位としておけば
よい。また、配線２０３の電位も固定電位としておけばよいが、必要に応じて電位を変動
させてもよい。
【００３３】
画素３１０において、トランジスタ１１１は、ノード１１５に配線２１６＿ｊから供給さ
れる画像信号を入力させるか否かを選択する機能を有する。配線２１２＿ｉにトランジス
タ１１１をオン状態とする信号が供給されると、トランジスタ１１１を介して配線２１６
＿ｊの画像信号がノード１１５に供給される。液晶素子１１２は、ノード１１５に供給さ
れた画像信号（電位）に応じて、液晶素子１１２を透過する光の偏光状態を制御する。容
量素子１１３は、ノード１１５に供給された電位を保持するための保持容量（Ｃｓ容量と
もいう）として機能する。容量素子１１３を設けることにより、トランジスタ１１１がオ
フ状態の時にソース電極とドレイン電極間に流れる電流（オフ電流）に起因する、ノード
１１５の電位変動を抑制することができる。
【００３４】
トランジスタ１１１、トランジスタ１２１のチャネルが形成される半導体層は、非晶質半
導体、微結晶半導体、多結晶半導体等を用いることができる。例えば、非晶質シリコンや
、微結晶ゲルマニウム等を用いることができる。また、炭化シリコン、ガリウム砒素、酸
化物半導体、窒化物半導体などの化合物半導体や、有機半導体等を用いることができる。
【００３５】
酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、可視光に対する透過率
が大きい。また、酸化物半導体を適切な条件で加工して得られたトランジスタにおいては
、オフ電流を使用時の温度条件下（例えば、２５℃）において、１００ｚＡ（１×１０−
１９Ａ）以下、もしくは１０ｚＡ（１×１０−２０Ａ）以下、さらには１ｚＡ（１×１０
−２１Ａ）以下とすることができる。このため、消費電力の少ない半導体装置を提供する
ことができる。また、半導体層に酸化物半導体を用いることで、容量素子１１３を設けな
くてもノード１１５の電位を保持することが可能となるため、画素の開口率を高めること
ができ、表示品位がよく、消費電力が低減された表示装置を提供することができる。
【００３６】
なお、チャネルが形成される半導体層に酸化物半導体を用いる場合は、水分または水素な
どの不純物が低減され、また、酸化物半導体内の酸素欠損を低減することによりｉ型（真
性）または実質的にｉ型化した酸化物半導体を用いることが好ましい。
【００３７】
電子供与体（ドナー）となる水分または水素などの不純物が低減されて高純度化された酸
化物半導体（ｐｕｒｉｆｉｅｄ  ＯＳ）は、その後、酸化物半導体に酸素を供給して、酸
化物半導体内の酸素欠損を低減することによりｉ型（真性）の酸化物半導体又はｉ型に限
りなく近い（実質的にｉ型化した）酸化物半導体とすることができる。チャネルが形成さ
れる半導体層にｉ型または実質的にｉ型化された酸化物半導体を用いたトランジスタは、
オフ電流が著しく低いという特性を有する。具体的に、高純度化された酸化物半導体とは
、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃ
ｔｒｏｍｅｔｒｙ）による水素濃度の測定値が、５×１０１９／ｃｍ３以下、好ましくは
５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下とする。
【００３８】
また、ホール効果測定により測定できるｉ型または実質的にｉ型化された酸化物半導体の
キャリア密度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さ
らに好ましくは１×１０１１／ｃｍ３未満である。また、酸化物半導体のバンドギャップ
は、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。チャネ
ルが形成される半導体層にｉ型または実質的にｉ型化された酸化物半導体を用いることに
より、トランジスタのオフ電流を下げることができる。
【００３９】
ここで、酸化物半導体中の、水素濃度のＳＩＭＳ分析について触れておく。ＳＩＭＳ分析
は、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得
ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分
布をＳＩＭＳで分析する場合、対象となる膜が存在する範囲において、値に極端な変動が
無く、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、
測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ
一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域に
おける、水素濃度の最大値または最小値を、当該膜中の水素濃度として採用する。さらに
、当該膜が存在する領域において、最大値を有する山型のピーク、最小値を有する谷型の
ピークが存在しない場合、変曲点の値を水素濃度として採用する。
【００４０】
チャネルが形成される半導体層に用いる酸化物半導体としては、少なくともインジウム（
Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好まし
い。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのス
タビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、
スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとし
てハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウ
ム（Ａｌ）を有することが好ましい。
【００４１】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００４２】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物
、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、
Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉ
ｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ
−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用
いることができる。また、上記酸化物半導体にＳｉＯ２を含ませてもよい。
【００４３】
ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、インジウム（Ｉｎ）、ガリウム（Ｇａ
）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、ＩｎとＧａとＺｎの比率は問わな
い。また、ＩｎとＧａとＺｎ以外の金属元素を含んでもよい。このとき、酸化物半導体の
化学量論比に対し、酸素を過剰にすると好ましい。酸素を過剰にすることで酸化物半導体
の酸素欠損に起因するキャリアの生成を抑制することができる。
【００４４】
また、酸化物半導体層は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を
用いることができる。ここで、Ｍは、Ｓｎ、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれ
た一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ
５（ＺｎＯ）ｎ（ｎ＞０）で表記される材料を用いてもよい。
【００４５】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：
Ｚｎ＝１：３：２、またはＩｎ：Ｇａ：Ｚｎ＝３：１：４などの原子数比のＩｎ−Ｇａ−
Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：
Ｚｎ＝１：１：１、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３またはＩｎ：Ｓｎ：Ｚｎ＝２：１：５
の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００４６】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を
適切なものとすることが好ましい。
【００４７】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
【００４８】
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物と、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）
の酸化物の組成が近傍であるとは、ａ、ｂ、ｃが、
（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２
を満たすことを言い、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である
。
【００４９】
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、非晶質でも、多結晶（ポリ
クリスタルともいう。）でもよい。また、非晶質中に結晶性を有する部分を含む構造でも
よい。
【００５０】
非晶質（アモルファス）状態の酸化物半導体は、比較的容易に平坦な表面を得ることがで
きるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に
、比較的高い移動度を得ることができる。
【００５１】
また、酸化物半導体としてＩｎ−Ｚｎ系酸化物の材料を用いる場合、原子数比で、Ｉｎ／
Ｚｎ＝０．５以上５０以下、好ましくはＩｎ／Ｚｎ＝１以上２０以下、さらに好ましくは
Ｉｎ／Ｚｎ＝１．５以上１５以下とする。Ｚｎの原子数比を好ましい前記範囲とすること
で、トランジスタの電界効果移動度を向上させることができる。ここで、化合物の原子数
比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【００５２】
酸化物半導体膜は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ
Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。
非晶質部は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよ
りも欠陥準位密度が高い。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ
Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）と呼ぶ。
【００５３】
酸化物半導体膜は、例えばＣＡＡＣ−ＯＳを有してもよい。ＣＡＡＣ−ＯＳは、例えば、
ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない。
【００５４】
酸化物半導体膜は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を
、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未
満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。
【００５５】
酸化物半導体膜は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導
体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序
であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質
であり、結晶部を有さない。
【００５６】
なお、酸化物半導体膜が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の
混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物
半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質
酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層
構造を有してもよい。
【００５７】
なお、酸化物半導体膜は、例えば、単結晶を有してもよい。
【００５８】
酸化物半導体膜は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトルま
たは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部
間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体膜
の一例としては、ＣＡＡＣ−ＯＳ膜がある。
【００５９】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさ
であることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌ
ｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる
結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には明
確な粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−Ｏ
Ｓ膜は、粒界に起因する電子移動度の低下が抑制される。
【００６０】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法
線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直
な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て
金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部
間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書において、単に垂直
と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含
まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましく
は−５°以上５°以下の範囲も含まれることとする。
【００６１】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部の結晶
性が低下することもある。
【００６２】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。ま
た、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに
形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の
法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。
【００６３】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
が小さい。よって、当該トランジスタは、信頼性が高い。
【００６４】
酸化物半導体膜をＣＡＡＣ−ＯＳ膜とするためには、酸化物半導体膜が形成される表面が
非晶質であると好ましい。酸化物半導体膜が形成される表面が結晶質であると、酸化物半
導体膜の結晶性が乱れやすく、ＣＡＡＣ−ＯＳ膜が形成されにくい。
【００６５】
ただし、酸化物半導体膜が形成される表面はＣＡＡＣ構造を有していてもよい。酸化物半
導体膜が形成される表面がＣＡＡＣ構造を有している場合は、酸化物半導体膜もＣＡＡＣ
−ＯＳ膜になりやすい。
【００６６】
なお、酸化物半導体膜を構成する酸素の一部は窒素で置換されてもよい。
【００６７】
また、ＣＡＡＣ−ＯＳのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低
減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動
度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を
形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０
．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。Ｒａは原子間
力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能で
ある。
【００６８】
ただし、本実施の形態で後に説明するトランジスタは、ボトムゲート型であるため、酸化
物半導体膜の下方には、ゲート電極と、ゲート絶縁層が存在している。従って、上記平坦
な表面を得るために基板上にゲート電極及びゲート絶縁層を形成した後、少なくともゲー
ト電極と重畳するゲート絶縁層の表面に対して化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａ
ｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理などの平坦化処理を行ってもよい
。
【００６９】
酸化物半導体膜の厚さは、１ｎｍ以上３０ｎｍ以下（好ましくは５ｎｍ以上１０ｎｍ以下
）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）
法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉ
ｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜は、スパッタリングタ
ーゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッ
タ装置を用いて成膜してもよい。
【００７０】
次に、図９（Ｂ）に示した画素２１０の構成例について、図１乃至図４を用いて説明する
。図１および図２は、画素２１０及び画素２１０に接続する配線の平面構成を示す上面図
である。図１は、最上層に画素電極２１１が形成された状態の上面図であり、図２は、さ
らに隔壁層２５４、ＥＬ層２５１が形成された状態の上面図である。なお、図面を見やす
くするため、図１及び図２では、一部の構成要素の記載を省略している。
【００７１】
また、本実施の形態では、トランジスタをｎチャネル型のトランジスタとして説明を行う
。
【００７２】
図３および図４は、画素２１０の積層構成を示す断面図である。図３（Ａ）は、図１およ
び図２中でＡ１−Ａ２の一点鎖線で示す部位の断面に相当し、図３（Ｂ）は、図１および
図２中でＢ１−Ｂ２の一点鎖線で示す部位の断面に相当する。図４は、図１および図２中
でＣ１−Ｃ２の一点鎖線で示す部位の断面に相当する。
【００７３】
図１に示すトランジスタ１１１は、ドレイン電極２０６ｂを、Ｕ字型（Ｃ字型、コの字型
、または馬蹄型）のソース電極２０６ａで囲む形状としている。このような形状とするこ
とで、トランジスタの面積が小さくても、十分なチャネル幅を確保することが可能となり
、トランジスタの導通時に流れる電流（オン電流ともいう）の量を増やすことが可能とな
る。
【００７４】
また、画素電極２１１と電気的に接続するドレイン電極２０６ｂとゲート電極２０２の間
に生じる寄生容量が、ソース電極２０６ａとゲート電極２０２の間に生じる寄生容量より
も大きいと、フィードスルーの影響を受けやすくなるため、ノード１１５に供給された電
位が正確に保持できず、表示装置の表示品位が低下する要因となる。本実施の形態に示す
ように、ソース電極２０６ａをＵ字型としてドレイン電極２０６ｂを囲む形状とすること
で、十分なチャネル幅を確保しつつ、ドレイン電極２０６ｂとゲート電極２０２間に生じ
る寄生容量を小さくすることができるため、表示装置の表示品位を向上させることができ
る。また、ゲート電極２０２は、配線２１２＿ｉと接続され、ソース電極２０６ａは配線
２３６と接続されている。なお、図１、図２、及び図４では、配線２１６＿ｊを、複数の
配線２３６を複数の配線２４６で電気的に直列に接続して形成する例を示している。
【００７５】
図３（Ａ）に示す断面Ａ１−Ａ２は、トランジスタ１１１、トランジスタ１２１、および
容量素子１１３の積層構造を示している。トランジスタ１１１、及びトランジスタ１２１
は、チャネルエッチング型と呼ばれるボトムゲート構造のトランジスタである。
【００７６】
図３（Ａ）に示す断面Ａ１−Ａ２において、基板２００上に絶縁層２０１が形成され、絶
縁層２０１上にゲート電極２０２、配線２０３、及びゲート電極２６２が形成されている
。また、ゲート電極２０２、配線２０３、及びゲート電極２６２上に、絶縁層２０４が形
成され、絶縁層２０４上に半導体層２０５及び半導体層２２３が形成されている。絶縁層
２０４はゲート絶縁層として機能する。また、半導体層２０５上にソース電極２０６ａ及
びドレイン電極２０６ｂが形成され、半導体層２２３上にソース電極２６６ａ及びドレイ
ン電極２６６ｂ（図１参照）が形成されている。また、半導体層２０５及び半導体層２２
３の一部に接し、ソース電極２０６ａ、ドレイン電極２０６ｂ、ソース電極２６６ａ、及
びドレイン電極２６６ｂ上に絶縁層２０７が形成され、絶縁層２０７上に絶縁層２０８が
形成されている。
【００７７】
また、トランジスタ１１１が有するドレイン電極２０６ｂは、配線２３７を介してトラン
ジスタ１２１が有するゲート電極２６２に電気的に接続されている。なお、ドレイン電極
２０６ｂと配線２３７は、絶縁層２０７、及び絶縁層２０８に形成された開口２３８を介
して接続され、ゲート電極２６２と配線２３７は、絶縁層２０４、絶縁層２０７、及び絶
縁層２０８に形成された開口２３９を介して接続されている。また、トランジスタ１２１
が有するソース電極２６６ａは、絶縁層２０７、及び絶縁層２０８に形成された開口２０
９を介して画素電極２１１と接続されている。また、図１および図２において、トランジ
スタ１２１が有するドレイン電極２６６ｂは、絶縁層２０７、及び絶縁層２０８に形成さ
れた開口２３２と、絶縁層２０４、絶縁層２０７、及び絶縁層２０８に形成された開口２
３３と、配線２３４を介して、配線２０３と電気的に接続されている。
【００７８】
また、絶縁層２０８上に、画素毎にＥＬ層２５１を分離するための隔壁層２５４が形成さ
れている。また、画素電極２１１、および隔壁層２５４上にＥＬ層２５１が形成され、隔
壁層２５４およびＥＬ層２５１上に対向電極２５２が形成されている。開口２７１におい
て、画素電極２１１、ＥＬ層２５１、および対向電極２５２が重畳している部位がＥＬ素
子２５３として機能する。
【００７９】
ゲート電極２０２、配線２１２＿ｉ、及び配線２０３は同じ導電層を用いて形成すること
ができる。また、ゲート電極２０２、配線２１２＿ｉ、及び配線２０３を、銅（Ｃｕ）を
含む導電材料で形成することで、配線抵抗の増加を防ぐことができる。また、ゲート電極
２０２、配線２１２＿ｉ、及び配線２０３を、Ｃｕを含む導電層と、タングステン（Ｗ）
、タンタル（Ｔａ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）などのＣｕ
よりも融点が高い金属元素を含む導電層や、上述した金属元素の窒化物や酸化物と積層と
することで、マイグレーションを抑制し、半導体装置の信頼性を向上させることができる
。例えば、窒化タンタルと銅の積層とする。
【００８０】
絶縁層２０４は、Ｃｕ拡散を防ぐためのバリア性を有する材料を用いて形成することが好
ましい。バリア性を有する材料としては、例えば窒化シリコンや酸化アルミニウムを挙げ
ることができる。Ｃｕを含む配線を、バリア性を有する絶縁層で覆うことで、Ｃｕの拡散
を抑制することができる。
【００８１】
また、半導体層２０５と接して形成されるソース電極２０６ａ及びドレイン電極２０６ｂ
、半導体層２２３と接して形成されるソース電極２６６ａ及びドレイン電極２６６ｂ（こ
れらと同じ層で形成される配線を含む）は、Ｃｕを用いずに形成することが好ましい。酸
化物半導体層と接して形成される電極にＣｕを用いると、電極形成時にエッチングされた
Ｃｕが酸化物半導体層中に拡散し、トランジスタの電気特性や、信頼性を劣化させる原因
となる。なお、ソース電極２０６ａ、ドレイン電極２０６ｂ、ソース電極２６６ａ、及び
ドレイン電極２６６ｂは、単層構造でも、複数層の積層構造としてもよい。例えば、タン
グステンとアルミニウムとチタンの三層構造としてもよい。
【００８２】
また、配線２０３とドレイン電極２０６ｂが、絶縁層２０４を介して重畳している部分が
容量素子１１３として機能する。よって、配線２０３は容量電極または容量配線として機
能する。また、絶縁層２０４は容量素子１１３を構成する誘電体層として機能する。また
、容量素子１１３を構成するための誘電体層として酸化物半導体を用いてもよい。酸化物
半導体層の比誘電率は１４〜１６と大きいため、誘電体層に酸化物半導体を用いると、容
量素子１１３の容量値を大きくすることが可能となる。また、配線２０３とドレイン電極
２０６ｂの間に形成される誘電体層を多層構造としてもよい。誘電体層を多層構造とする
ことで、一つの誘電体層にピンホールが生じても該ピンホールが他の誘電体層で被覆され
、容量素子１１３を正常に機能させることができる。
【００８３】
図３（Ｂ）に示す断面Ｂ１−Ｂ２において、基板２００上に絶縁層２０１が形成され、絶
縁層２０１上に絶縁層２０４が形成され、絶縁層２０１上に配線２３６が形成されている
。また、配線２３６上に絶縁層２０４が形成され、絶縁層２０４上に絶縁層２０７が形成
され、絶縁層２０７上に絶縁層２０８が形成されている。また、絶縁層２０８上に画素電
極２１１が形成されている。絶縁層２０８及び画素電極２１１上に隔壁層２５４が形成さ
れ、隔壁層２５４の画素電極２１１と重畳する位置に開口２７１が形成されている。
【００８４】
開口２７１が形成される隔壁層２５４の側面形状は、テーパー形状もしくは曲率を有する
形状とすることが好ましい。隔壁層２５４となる材料を感光性の樹脂材料とすると、隔壁
層２５４の側面形状を連続した曲率を有する形状とすることができる。隔壁層２５４を形
成するための有機絶縁材料としては、アクリル樹脂、フェノール樹脂、ポリスチレン、ポ
リイミドなどを適用することができる。
【００８５】
画素電極２１１はＥＬ素子２５３の一方の電極として機能する。また、対向電極２５２は
ＥＬ素子２５３の他方の電極として機能する。対向電極２５２はトランジスタのソース電
極またはドレイン電極と同様の材料で形成することができる。ＥＬ素子２５３がＥＬ素子
２５３の発光を基板２００側の面から取り出す下面射出（ボトムエミッション）構造の場
合は、対向電極２５２としてアルミニウムや銀などの、光の反射率が高い材料を用いるこ
とが好ましい。
【００８６】
ＥＬ層２５１は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を積層し
て用いればよい。また、画素電極２１１を陽極として用いる場合は、画素電極２１１に仕
事関数が大きい材料を用いる。また、画素電極２１１を複数層の積層構造とする場合は、
少なくともＥＬ層２５１と接する層に仕事関数の大きい材料を用いる。また、対向電極２
５２を陰極として用いる場合は、対向電極２５２に仕事関数の小さい金属材料を用いれば
よい。具体的に対向電極２５２としては、アルミニウムとリチウムとの合金を用いること
ができる。対向電極２５２を、アルミニウムとリチウムとの合金層と導電層の積層として
もよい。
【００８７】
また、ＥＬ素子２５３の発光を対向電極２５２側の面から取り出す上面射出（トップエミ
ッション）構造や、上記の両面から発光を取り出す両面射出（デュアルエミッション）構
造に適用することもできる。ＥＬ素子２５３を上面射出構造とする場合は、画素電極２１
１を陰極とし、対向電極２５２を陽極として用いて、ＥＬ層２５１を構成する注入層、輸
送層、発光層などの積層を、下面射出構造と逆の順番で行えばよい。
【００８８】
図４に示す断面Ｃ１−Ｃ２は、配線２１６＿ｊの積層構造を示している。図４に示す断面
Ｃ１−Ｃ２において、基板２００上に絶縁層２０１が形成されている。また、絶縁層２０
１上に配線２１２＿ｉ、配線２０３が形成され、配線２１２＿ｉ、配線２０３上に絶縁層
２０４が形成されている。また、絶縁層２０４上に複数の配線２３６が形成されている。
配線２３６は、絶縁層２０７、絶縁層２０８に形成された開口２２７を介して、絶縁層２
０８上に形成された配線２４６と電気的に接続されている。
【００８９】
図１０（Ａ）に、本実施の形態で説明した配線２１６＿ｊの等価回路図を示す。配線２１
６＿ｊは、複数の配線２３６と複数の配線２４６を有し、複数の配線２３６を、配線２４
６を介して電気的に直列に接続することで形成される。
【００９０】
金属などで形成される導電層は、フローティング状態でプラズマ雰囲気に曝されると、プ
ラズマ雰囲気から供給された電荷が蓄積されやすい。また、蓄積される電荷は、導電層の
表面積が大きいほど多くなる。このため、引き回し距離の長い配線は電荷の蓄積が多くな
りＥＳＤを生じやすい。例えば、絶縁層を介して、引き回し距離の長い配線と下層の配線
が重畳する位置で、ＥＳＤによる絶縁破壊などが生じる場合がある。
【００９１】
そこで、図１及び図４に示すように、引き回し距離の長い配線２１６＿ｊを、プラズマ雰
囲気に直接曝される工程中は複数の島状の配線２３６として形成し、後の工程で電気的に
直列に接続する。プラズマ雰囲気に直接曝される工程中は複数の島状の配線２３６とする
ことで、蓄積される電荷を少なくし、下層の配線と重畳する位置においてＥＳＤを生じに
くくすることができる。
【００９２】
よって、絶縁層２０４の薄膜化が可能となり、容量素子の容量値を大きくすることができ
る。また、ゲート絶縁層として機能する絶縁層２０４の薄膜化により、トランジスタの性
能を高めることができる。また、容量素子やトランジスタの占有面積を小さくすることが
できるため、表示装置の高精細化が実現しやすくなり、表示品位を高めることができる。
また、半導体装置の高集積化が実現しやすくなる。
【００９３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【００９４】
（実施の形態２）
本実施の形態では、図５、図６、及び図１０を用いて、実施の形態１に開示した構成と異
なる構成を有する配線２１６＿ｊについて説明する。
【００９５】
図５は、画素２１０及び画素２１０に接続する配線の平面構成を示す上面図である。図６
は、図５中でＤ１−Ｄ２の一点鎖線で示す部位の断面図である。本実施の形態に示す配線
２１６＿ｊは、実施の形態１に開示した配線２１６＿ｊと配線２３６の配置が異なる。本
実施の形態に示す配線２１６＿ｊは、配線２１６＿ｊを構成する配線２３６を、配線２３
６よりも下層に形成される配線と重畳しないように形成する。具体的には、配線２３６を
、配線２１２＿ｉ、及び配線２０３と重畳しないように形成する。図１０（Ｂ）に、本実
施の形態で説明した配線２１６＿ｊの等価回路図を示す。
【００９６】
引き回し距離の長い配線２１６＿ｊを、プラズマ雰囲気に直接曝される工程中は複数の島
状の配線２３６として形成し、配線２３６を、配線２３６よりも下層に形成される配線と
重畳しないように形成することで、ＥＳＤを生じにくくすることができる。
【００９７】
よって、絶縁層２０４の薄膜化が可能となり、容量素子の容量値を大きくすることができ
る。また、ゲート絶縁層として機能する絶縁層２０４の薄膜化により、トランジスタの性
能を高めることができる。また、容量素子やトランジスタの占有面積を小さくすることが
できるため、表示装置の高精細化が実現しやすくなり、表示品位を高めることができる。
また、半導体装置の高集積化が実現しやすくなる。
【００９８】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【００９９】
（実施の形態３）
本実施の形態では、図７、図８を用いて、実施の形態１及び実施の形態２に開示した構成
と異なる構成を有する配線２１６＿ｊについて説明する。
【０１００】
図７は、画素２１０及び画素２１０に接続する配線の平面構成を示す上面図である。図８
は、図６中でＥ１−Ｅ２の一点鎖線で示す部位の断面図である。本実施の形態に示す配線
２１６＿ｊは、実施の形態２に開示した配線２１６＿ｊが有する複数の配線２３６の一部
を、配線２１２＿ｉと同じ導電層で形成された配線２２６で構成している点が異なる。図
１１に、本実施の形態で説明した配線２１６＿ｊの等価回路図を示す。
【０１０１】
配線２１２＿ｉをＣｕなどの抵抗率が小さい材料を含む導電層で形成する場合、配線２１
６＿ｊの一部を、配線２１２＿ｉと同じ導電層で形成された配線２２６とすることで、配
線２１６＿ｊの配線抵抗を低減することができる。
【０１０２】
具体的には、配線２３６と配線２２６を、配線２４６を介して電気的に直列に接続するこ
とで、配線２１６＿ｊを形成する。配線２２６と配線２４６は、絶縁層２０４、絶縁層２
０７、絶縁層２０８に形成された開口２２８を介して電気的に接続され、配線２３６と配
線２４６は、開口２２７を介して電気的に接続される。なお、全ての配線２３６を配線２
２６に置き換えてもよい。
【０１０３】
本実施の形態によれば、作製工程中でＥＳＤが生じにくく、配線抵抗の低い配線２１６＿
ｊを形成することができる。また、配線２１６＿ｊの配線抵抗を低減することにより、配
線２１６＿ｊを伝搬する信号の遅延や、信号波形のなまりなどが改善され、表示品位が良
好で、動作が安定し、信頼性の高い表示装置を提供することができる。
【０１０４】
また、絶縁層２０４の薄膜化が可能となり、容量素子の容量値を大きくすることができる
。また、ゲート絶縁層として機能する絶縁層２０４の薄膜化により、トランジスタの性能
を高めることができる。また、容量素子やトランジスタの占有面積を小さくすることがで
きるため、表示装置の高精細化が実現しやすくなり、表示品位を高めることができる。ま
た、半導体装置の高集積化が実現しやすくなる。
【０１０５】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０１０６】
（実施の形態４）
本実施の形態では、図１乃至図４を用いて説明した表示装置の画素部及び配線２１６＿ｊ
の作製方法について、図１２乃至図１８を用いて説明する。なお、図１２乃至図１５にお
ける断面Ａ１−Ａ２は、図１及び図２におけるＡ１−Ａ２の一点鎖線で示した部位の断面
図であり、図１６乃至図１８における断面Ｃ１−Ｃ２は、図１及び図２におけるＣ１−Ｃ
２の一点鎖線で示した部位の断面図である。
【０１０７】
まず、基板２００上に絶縁層２０１となる絶縁層を５０ｎｍ以上３００ｎｍ以下、好まし
くは１００ｎｍ以上２００ｎｍ以下の厚さで形成する（図１２（Ａ）、図１６（Ａ）参照
）。基板２００は、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる
程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を
要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いて
もよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸
ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。他に、
石英基板、サファイア基板などを用いることができる。本実施の形態では、基板２００に
アルミノホウケイ酸ガラスを用いる。
【０１０８】
なお、基板２００として、可撓性基板（フレキシブル基板）を用いてもよい。可撓性基板
を用いる場合、可撓性基板上に、トランジスタや容量素子などを直接作製してもよいし、
他の作製基板上にトランジスタや容量素子などを作製し、その後可撓性基板に剥離、転置
してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板とトラン
ジスタや容量素子などとの間に、剥離層を設けるとよい。
【０１０９】
絶縁層２０１は下地層として機能し、基板２００からの不純物元素の拡散を防止または低
減することができる。絶縁層２０１は、窒化アルミニウム、酸化アルミニウム、窒化酸化
アルミニウム、酸化窒化アルミニウム、酸化ガリウム、窒化シリコン、酸化シリコン、窒
化酸化シリコンまたは酸化窒化シリコンから選ばれた材料を、単層でまたは積層して形成
する。なお、本明細書中において、窒化酸化物とは、その組成として、酸素よりも窒素の
含有量が多いものであって、酸化窒化物とは、その組成として、窒素よりも酸素の含有量
が多いものを示す。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ
：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）
等を用いて測定することができる。絶縁層２０１は、スパッタリング法、ＣＶＤ法、塗布
法、印刷法等を用いて形成することができる。
【０１１０】
また、絶縁層２０１に、塩素、フッ素などのハロゲン元素を含ませることで、基板２００
からの不純物元素の拡散を防止または低減する機能をさらに高めることができる。絶縁層
２０１に含ませるハロゲン元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎ
ｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いた分析により得られる
濃度ピークにおいて、１×１０１５／ｃｍ３以上１×１０２０／ｃｍ３以下とすればよい
。
【０１１１】
絶縁層２０１は、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ
法等を適宜用いて形成することができる。また、μ波（例えば周波数２．４５ＧＨｚ）を
用いた高密度プラズマＣＶＤ法などを適用することができる。また、絶縁層２０１は、ス
パッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成
膜を行うスパッタ装置を用いて成膜してもよい。
【０１１２】
本実施の形態では、基板２００上に絶縁層２０１として、プラズマＣＶＤ法を用いて膜厚
２００ｎｍの酸化窒化シリコンを形成する。また、絶縁層２０１形成時の温度は、基板２
００が耐えうる温度以下で、より高いほうが好ましい。例えば、基板２００を３５０℃以
上４５０℃以下の温度に加熱しながら絶縁層２０１を形成する。なお、絶縁層２０１の形
成時の温度は一定であることが好ましい。例えば、絶縁層２０１の形成を、基板を３５０
℃に加熱して行う。
【０１１３】
また、絶縁層２０１の形成後、減圧下、窒素雰囲気下、希ガス雰囲気下、または超乾燥エ
ア窒素雰囲気下において、加熱処理を行ってもよい。加熱処理により絶縁層２０１に含ま
れる水素、水分、水素化物、または水酸化物などの濃度を低減することができる。加熱処
理は、基板２００が耐えうる温度以下で、より高い温度で行うことが好ましい。具体的に
は、絶縁層２０１の成膜温度以上、基板２００の歪点未満で行うことが好ましい。
【０１１４】
なお、絶縁層２０１中の水素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは
１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３
以下、更に好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることが望ましい。
【０１１５】
また、絶縁層２０１の形成後、絶縁層２０１に酸素ドープ処理を行い、絶縁層２０１を化
学量論的組成より酸素が多い領域を有する（酸素過剰領域を有する）状態としてもよい。
なお、「酸素ドープ処理」とは、酸素（少なくとも、酸素ラジカル、酸素原子、酸素分子
、オゾン、酸素イオン（酸素分子イオン）、及び酸素クラスタイオンのいずれかを含む）
をバルクに添加することをいう。なお、当該「バルク」の用語は、酸素を、薄膜表面のみ
でなく薄膜内部に添加することを明確にする趣旨で用いている。また、「酸素ドープ処理
」には、プラズマ化した酸素をバルクに添加する「酸素プラズマドープ処理」が含まれる
。酸素ドープ処理は、イオン注入法、イオンドーピング法、プラズマイマージョンイオン
インプランテーション法、酸素雰囲気下で行うプラズマ処理などを用いて行うことができ
る。なお、イオン注入法として、ガスクラスタイオンビームを用いてもよい。
【０１１６】
酸素ドープ処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、
酸素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。
また、酸素ドープ処理において、上述の酸素を含むガスに希ガスを添加してもよい。
【０１１７】
なお、酸素の添加により、絶縁層２０１を構成する元素と水素の間の結合、或いは該元素
と水酸基の間の結合を切断するとともに、これらの水素または水酸基が酸素と反応するこ
とで水を生成するため、酸素の導入後に加熱処理を行うと、不純物である水素または水酸
基が、水として脱離しやすくなる。このため、絶縁層２０１へ酸素を導入した後に加熱処
理を行ってもよい。その後、さらに絶縁層２０１に酸素を導入し、絶縁層２０１を酸素過
剰な状態としてもよい。また、絶縁層２０１への酸素の導入と加熱処理は、それぞれを交
互に複数回行ってもよい。また、加熱処理と酸素の導入を同時に行ってもよい。
【０１１８】
次いで、絶縁層２０１上に、スパッタリング法、真空蒸着法、またはメッキ法を用いて１
００ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上３００ｎｍ以下の厚さで導電層
を形成し、導電層上にフォトリソグラフィ法またはインクジェット法等によりレジストマ
スクを形成し、レジストマスクを用いて導電層をエッチングしてゲート電極２０２、配線
２１２＿ｉ、配線２０３、ゲート電極２６２を形成する（図１２（Ａ）、図１６（Ａ）参
照）。なお、レジストマスクを用いずに、銅等の導電性ナノペーストをインクジェット法
により基板上に吐出し、焼成することで形成することもできる。
【０１１９】
また、上記導電層は、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（
Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）
、スカンジウム（Ｓｃ）から選ばれた金属材料、上述した金属元素を成分とする合金材料
、上述した金属元素の窒化物材料などを用いて形成することができる。また、マンガン（
Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）のいずれか
一または複数から選択された金属元素を含む材料用いてもよい。また、リン等の不純物元
素を含有させた多結晶シリコンに代表される半導体、ニッケルシリサイドなどのシリサイ
ドを用いてもよい。
【０１２０】
また、上記導電層は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコ
ンを含むアルミニウムを用いた単層構造、アルミニウム上にチタンを積層する二層構造、
窒化チタン上にチタンを積層する二層構造、窒化チタン上にタングステンを積層する二層
構造、窒化タンタル上にタングステンを積層する二層構造、Ｃｕ−Ｍｇ−Ａｌ合金上に銅
を積層する二層構造、窒化チタン上に銅を積層し、さらにその上にタングステンを形成す
る三層構造、タングステン上に銅を積層し、さらにその上に窒化タンタルを形成する三層
構造などがある。上記導電層に銅を用いることにより、上記導電層により形成される配線
の抵抗を低減することができる。また、銅を、タングステン、モリブデン、タンタルなど
の高融点金属や該金属の窒化物と積層することで、銅を配線とした時の密着性や、ヒロッ
クなどのマイグレーション耐性を改善することができる。
【０１２１】
また、上記導電層は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、
酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸
化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したイン
ジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上記透
光性を有する導電性材料と、上記金属元素を含む材料の積層構造とすることもできる。
【０１２２】
また、上記導電層として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−
Ｚｎ系金属酸化物や、窒素を含むＩｎ−Ｓｎ系金属酸化物や、窒素を含むＩｎ−Ｇａ系金
属酸化物や、窒素を含むＩｎ−Ｚｎ系金属酸化物や、窒素を含む酸化錫や、窒素を含む酸
化インジウムや、金属窒化物（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの材
料は５ｅＶ（電子ボルト）以上の仕事関数を有し、ゲート電極層として用いた場合、トラ
ンジスタのしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング
素子を実現できる。なお、上記導電層を積層構造とする場合、ゲート絶縁層として機能す
る絶縁層と接する層に窒素を含む金属酸化物を用いることで、ノーマリーオフのスイッチ
ング素子を実現できる。
【０１２３】
本実施の形態では、導電層として、スパッタリング法を用いて絶縁層２０１上に窒化タン
タルと銅の積層膜を形成する。そして、フォトリソグラフィ工程で形成したレジストマス
クを用いて、導電層の一部を選択的にエッチングして、ゲート電極２０２、配線２１２＿
ｉ、配線２０３、及びゲート電極２６２を形成する。エッチングは、ドライエッチング法
またはウェットエッチング法により行うことができる。また、導電層のエッチングを、ド
ライエッチング法とウェットエッチング法の両方を組み合わせて行ってもよい。例えば、
Ｃｕのエッチングをウェットエッチング法で行い、窒化タンタルのエッチングをドライエ
ッチング法で行ってもよい。
【０１２４】
なお、導電層のエッチングをドライエッチング法で行う場合は、エッチングガスとしてハ
ロゲン元素を含むガスを用いることができる。ハロゲン元素を含むガスの一例としては、
塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）もしくは四塩化炭
素（ＣＣｌ４）などを代表とする塩素系ガス、四フッ化炭素（ＣＦ４）、六フッ化硫黄（
ＳＦ６）、三フッ化窒素（ＮＦ３）もしくはトリフルオロメタン（ＣＨＦ３）などを代表
とするフッ素系ガス、臭化水素（ＨＢｒ）または酸素を適宜用いることができる。また用
いるエッチング用ガスに不活性気体を添加してもよい。また、ドライエッチング法として
は、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法
を用いることができる。
【０１２５】
また、プラズマ源として、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃ
ｏｕｐｌｅｄ  Ｐｌａｓｍａ）、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  
Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）、電子サイクロトロン共鳴（ＥＣＲ：Ｅｌｅｃｔｒｏｎ
Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）プラズマ、ヘリコン波励起プラズマ（ＨＷ
Ｐ：Ｈｅｌｉｃｏｎ  Ｗａｖｅ  Ｐｌａｓｍａ）、マイクロ波励起表面波プラズマ（ＳＷ
Ｐ：Ｓｕｒｆａｃｅ  Ｗａｖｅ  Ｐｌａｓｍａ）などを用いることができる。特に、ＩＣ
Ｐ、ＥＣＲ、ＨＷＰ、及びＳＷＰは、高密度のプラズマを生成することができる。ドライ
エッチング法で行うエッチング（以下、「ドライエッチング処理」ともいう）は、所望の
加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力
量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節して行う。
【０１２６】
なお、フォトリソグラフィ法を用いて導電層や絶縁層上に任意形状のレジストマスクを形
成する工程をフォトリソグラフィ工程というが、一般にレジストマスク形成後には、エッ
チング工程とレジストマスクの剥離工程が行われることが多い。このため、特段の説明が
無い限り、本明細書でいうフォトリソグラフィ工程には、レジストマスクの形成工程と、
導電層または絶縁層のエッチング工程と、レジストマスクの剥離工程が含まれているもの
とする。
【０１２７】
また、形成された配線または電極などの断面形状、具体的には端部の断面形状（テーパー
角や膜厚など）を工夫することにより、後に形成される層の被覆性を向上させることがで
きる。
【０１２８】
例えば、ゲート電極２０２の断面形状が台形または三角形状となるように、ゲート電極２
０２の端部をテーパー形状とする。この時、ゲート電極２０２端部のテーパー角θ（図１
２（Ａ）参照）は、８０°以下、好ましくは６０°以下、さらに好ましくは４５°以下と
する。なお、テーパー角θとは、テーパー形状を有する層を、その断面（基板の表面と直
交する面）方向から観察した際に、当該層の側面と底面がなす当該層内の角度を示す。ま
た、テーパー角が９０°未満である場合を順テーパーといい、テーパー角が９０°以上で
ある場合を逆テーパーという。
【０１２９】
また、ゲート電極２０２端部の断面形状を複数段の階段形状とすることで、その上に被覆
する層の被覆性を向上させることもできる。なお、ゲート電極２０２に限らず、各層の端
部の断面形状を順テーパー形状または階段形状とすることで、その上に被覆する層が途切
れてしまう現象（段切れ）を防ぎ、被覆性を良好なものとすることができる。
【０１３０】
次いで、ゲート電極２０２、配線２１２＿ｉ、配線２０３、及びゲート電極２６２上に、
絶縁層２０４及び半導体層２０５を形成する（図１２（Ｂ）、図１６（Ｂ）参照）。
【０１３１】
絶縁層２０４は、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ
法等を適宜用いて形成することができる。また、μ波を用いた高密度プラズマＣＶＤ法な
どを適用することができる。また、絶縁層２０４は、スパッタリングターゲット表面に対
し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成
膜してもよい。
【０１３２】
絶縁層２０４としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリ
コン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニ
ウム、酸化タンタル、酸化ガリウム、酸化イットリウム、酸化ランタン、酸化ハフニウム
、ハフニウムシリケート、窒素が導入されたハフニウムシリケート、窒素が導入されたハ
フニウムアルミネートから選ばれた材料を、単層でまたは積層して用いることができる。
【０１３３】
本実施の形態では、絶縁層２０４として、μ波を用いた高密度プラズマＣＶＤ法により、
基板温度を２００℃〜３５０℃として窒化シリコンと酸化窒化シリコンの積層を形成する
。絶縁層２０４は５０ｎｍ以上８００ｎｍ以下、好ましくは１００ｎｍ以上６００ｎｍ以
下の厚さで形成することが好ましい。絶縁層２０４の厚さは、作製するトランジスタのサ
イズやゲート電極２０２の段差被覆性を考慮して形成することが好ましい。
【０１３４】
なお、一般に、容量素子は対向する二つの電極の間に誘電体を挟む構成を有し、誘電体の
厚さが薄いほど（対向する二つの電極間距離が短いほど）、また、誘電体の誘電率が大き
いほど容量値が大きくなる。ただし、容量素子の容量値を増やすために誘電体を薄くする
と、二つの電極間に生じる漏れ電流（以下、「リーク電流」ともいう）が増加しやすくな
り、また、容量素子の絶縁耐圧が低下しやすくなる。
【０１３５】
トランジスタのゲート電極、ゲート絶縁層、半導体層が重畳する部分は、前述した容量素
子として機能する（以下、「ゲート容量」ともいう）。なお、半導体層の、ゲート絶縁層
を介してゲート電極と重畳する領域にチャネルが形成される。すなわち、ゲート電極と、
チャネル形成領域が容量素子の二つの電極として機能し、ゲート絶縁層が容量素子の誘電
体として機能する。ゲート容量の容量値は大きいほうが好ましいが、容量値を増やすため
にゲート絶縁層を薄くすると、前述のリーク電流の増加や、絶縁耐圧の低下といった問題
が生じやすい。
【０１３６】
そこで、絶縁層２０４として、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０
））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、
ｚ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ（ｘ＞０、
ｙ＞０、ｚ＞０））、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用い
ると、絶縁層２０４を厚くしても、ゲート電極２０２と半導体層２０５間の容量値を十分
確保することが可能となる。
【０１３７】
例えば、絶縁層２０４として酸化シリコンよりも誘電率が大きいｈｉｇｈ−ｋ材料を用い
ると、絶縁層２０４を厚くしても、絶縁層２０４に酸化シリコンを用いた場合と同等の容
量値を実現できるため、ゲート電極２０２と半導体層２０５間に生じるリーク電流を低減
できる。また、ゲート電極２０２と同じ層を用いて形成された配線と、該配線と重畳する
他の配線との間に生じるリーク電流を低減できる。なお、絶縁層２０４をｈｉｇｈ−ｋ材
料と、上記材料との積層構造としてもよい。
【０１３８】
絶縁層２０４は、後に形成される半導体層２０５と接する部分において酸素を含むことが
好ましい。半導体層２０５と接する絶縁層２０４は、膜中（バルク中）に少なくとも化学
量論比を超える量の酸素が存在することが好ましい。例えば、絶縁層２０４として、酸化
シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。この酸化シリコ
ン膜を絶縁層２０４として用いることで、半導体層２０５に酸素を供給することができ、
特性を良好にすることができる。
【０１３９】
また、ゲート電極２０２（これと同じ層で形成された配線または電極を含む）を、Ｃｕを
含む導電層で形成した場合、絶縁層２０４は、ゲート電極２０２と接する部分において、
Ｃｕの拡散を抑制するためのバリア性を有する材料を用いて形成することが好ましい。バ
リア性を有する材料としては、例えば窒化シリコンや酸化アルミニウムを挙げることがで
きる。ゲート電極２０２を、バリア性を有する絶縁層で覆うことで、Ｃｕの拡散を抑制す
ることができる。さらに、下地層として機能する絶縁層２０１もバリア性を有する材料で
形成し、ゲート電極２０２を、バリア性を有する材料で挟む構成とすると、Ｃｕの拡散を
抑制する効果をより高めることができる。
【０１４０】
また、窒化シリコンや酸化アルミニウムなどは、水素、水分、水素化物、または水酸化物
などの不純物や、酸素に対するバリア性も有する。絶縁層２０４を、バリア性を有する材
料で形成することで、基板側からの上記不純物の侵入を防ぐとともに、絶縁層２０４中に
含まれる酸素の基板側への拡散を防ぐことができる。
【０１４１】
本実施の形態では、ゲート電極２０２（これと同じ層で形成された配線または電極を含む
）上に、絶縁層２０４としてμ波を用いた高密度プラズマＣＶＤ法により窒化シリコンと
酸化窒化シリコンの積層膜を形成する。
【０１４２】
また、絶縁層２０４を形成する前に、酸素、一酸化二窒素、もしくは希ガス（代表的には
アルゴン）などを用いたプラズマ処理により、被形成面の表面に付着した水分や有機物な
どの不純物を除去することが好ましい。
【０１４３】
また、絶縁層２０４の形成後、減圧下、窒素雰囲気下、希ガス雰囲気下、または超乾燥エ
ア窒素雰囲気下において、加熱処理を行ってもよい。加熱処理により絶縁層２０４に含ま
れる水素、水分、水素化物、または水酸化物などの濃度を低減することができる。加熱処
理は、基板２００が耐えうる温度以下で、より高い温度で行うことが好ましい。具体的に
は、絶縁層２０４の成膜温度以上、基板２００の歪点未満で行うことが好ましい。
【０１４４】
また、絶縁層２０４の形成後、絶縁層２０４に酸素ドープ処理を行い、絶縁層２０４を酸
素過剰な状態としてもよい。なお、絶縁層２０４への酸素ドープ処理は、上記加熱処理後
に行うことが好ましい。
【０１４５】
酸素の供給源となる酸素を多く（過剰に）含む絶縁層２０４を半導体層２０５と接して設
けることによって、その後の熱処理により該絶縁層２０４から半導体層２０５へ酸素を供
給することができる。半導体層２０５へ酸素を供給することにより、半導体層２０５中の
酸素欠損を補填することができる。
【０１４６】
また、絶縁層２０４を絶縁層Ａと絶縁層Ｂの積層とし、Ｃｕを含む導電層で形成されたゲ
ート電極２０２（これと同じ層で形成された配線または電極を含む）上にバリア性を有す
る材料を用いて絶縁層Ａを形成し、絶縁層Ａ上に酸素を含む材料を用いて絶縁層Ｂを形成
してもよい。例えば、ゲート電極２０２上に絶縁層Ａとして窒化シリコン膜を形成し、そ
の上に絶縁層Ｂとして酸化窒化シリコン膜を形成してもよい。
【０１４７】
また、絶縁層２０４を単層または積層して形成する場合、絶縁層２０４の半導体層２０５
と接する層に、酸化ガリウムや、酸化ガリウム亜鉛を用いてもよい。特に、半導体層２０
５に酸化物半導体を用いる場合、半導体層２０５と接する層に、半導体層２０５を構成す
る酸化物半導体と同種の成分を含む材料を用いると好ましい。このような材料は酸化物半
導体との相性が良く、これを半導体層２０５と接する絶縁層２０４に用いることで、半導
体層２０５と絶縁層２０４の界面の状態を良好に保つことができるからである。ここで、
「酸化物半導体と同種の成分」とは、酸化物半導体の構成元素から選択される一または複
数の元素を含むことを意味する。例えば、酸化物半導体がＩｎ−Ｇａ−Ｚｎ系の酸化物半
導体材料によって構成される場合、同種の成分を含む絶縁材料としては、酸化ガリウムや
酸化ガリウム亜鉛などがある。
【０１４８】
次に、絶縁層２０４上に、後に半導体層２０５となる半導体層２１５（図示せず）を形成
する。半導体層２１５は、ＣＶＤ法やスパッタリング法などにより、非晶質半導体、微結
晶半導体、多結晶半導体等を用いて形成することができる。例えば、非晶質シリコンや、
微結晶ゲルマニウム等を用いることができる。また、炭化シリコン、ガリウム砒素、酸化
物半導体、窒化物半導体などの化合物半導体や、有機半導体等を用いることができる。
【０１４９】
本実施の形態では、半導体層２１５として酸化物半導体を用いる。半導体層２１５の形成
に先立ち、絶縁層２０４の半導体層２１５が接して形成される領域に、平坦化処理を行っ
てもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、ＣＭＰ処理）
、ドライエッチング処理、プラズマ処理を用いることができる。
【０１５０】
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッ
タリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ
電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。
なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリ
ングを行うと、絶縁層２０４の表面に付着している粉状物質（パーティクル、ごみともい
う）を除去することができる。
【０１５１】
また、平坦化処理としての、研磨処理、ドライエッチング処理、プラズマ処理は複数回行
ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順
も特に限定されず、絶縁層２０４表面の凹凸状態に合わせて適宜設定すればよい。
【０１５２】
また、半導体層２１５を形成する前に、酸素、一酸化二窒素、もしくは希ガス（代表的に
はアルゴン）などを用いたプラズマ処理により、被形成面の表面に付着した水分や有機物
などの不純物を除去することが好ましい。
【０１５３】
なお、スパッタリング法により半導体層２１５を形成するためのスパッタリングガスは、
希ガス（代表的にはアルゴン）雰囲気、酸素ガス雰囲気、希ガス及び酸素の混合ガスを適
宜用いる。また、スパッタリングガスには、水素、水、水酸基または水素化物などの不純
物が除去された高純度ガスを用いることが好ましい。
【０１５４】
なお、半導体層２１５は、酸素が多く含まれるような条件（例えば、酸素１００％の雰囲
気下でスパッタリング法により成膜を行うなど）で形成して、酸素を多く含むまたは酸素
が過飽和な状態（好ましくは酸化物半導体が結晶状態における化学量論的組成に対し、酸
素の含有量が過剰な領域が含まれている状態）とすることが好ましい。
【０１５５】
例えば、スパッタリング法を用いて酸化物半導体層を形成する場合、スパッタリングガス
中の酸素の占める割合が多い条件で行うことが好ましく、スパッタリングガスを酸素ガス
１００％として行うことが好ましい。スパッタリングガス中の酸素ガスの占める割合が多
い条件、特に酸素ガス１００％で成膜すると、例えば形成温度を３００℃以上としても、
酸化物半導体層中からのＺｎの放出が抑えられる。
【０１５６】
また、半導体層２１５は、銅、アルミニウム、塩素などの不純物がほとんど含まれない高
純度化されたものであることが望ましい。トランジスタの製造工程において、これらの不
純物が混入または酸化物半導体層表面に付着する恐れのない工程を適宜選択することが好
ましい。具体的には、酸化物半導体層中の銅濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下
、好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層中のア
ルミニウム濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層中
の塩素濃度は２×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
【０１５７】
また、半導体層２１５中のナトリウム（Ｎａ）、リチウム（Ｌｉ）、カリウム（Ｋ）など
のアルカリ金属の濃度は、Ｎａは５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃ
ｍ−３以下、さらに好ましくは１×１０１５ｃｍ−３以下、Ｌｉは５×１０１５ｃｍ−３
以下、好ましくは１×１０１５ｃｍ−３以下、Ｋは５×１０１５ｃｍ−３以下、好ましく
は１×１０１５ｃｍ−３以下とする。
【０１５８】
本実施の形態においては、半導体層２１５として、ＡＣ電源装置を有するスパッタリング
装置を用いたスパッタリング法により、膜厚３５ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧ
ＺＯ）を形成する。スパッタリング法で作製するためのターゲットとしては、組成として
、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の金属酸化物ターゲットを用いる。
【０１５９】
半導体層２１５は、減圧状態に保持された成膜室内に基板２００を保持し、成膜室内の残
留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを
用いて絶縁層２０４上に形成する。成膜室内の残留水分を除去するためには、吸着型の真
空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用
いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを
加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原
子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物）等
が排気されるため、当該成膜室で形成した半導体層２１５に含まれる不純物の濃度を低減
できる。
【０１６０】
また、絶縁層２０４と半導体層２１５を大気に解放せずに連続的に形成してもよい。絶縁
層２０４と半導体層２１５とを大気に曝露せずに連続して形成すると、絶縁層２０４表面
に水素や水分などの不純物が付着することを防止することができる。
【０１６１】
次に、フォトリソグラフィ工程を用いて、半導体層２１５の一部を選択的にエッチングし
、島状の半導体層２０５を形成する（図１２（Ｂ）参照）。また、半導体層２０５を形成
するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをイン
クジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１６２】
なお、半導体層２１５のエッチングは、ドライエッチング法でもウェットエッチング法で
もよく、両方を用いてもよい。ウェットエッチング法により、半導体層２１５のエッチン
グを行う場合は、エッチング液として、燐酸と酢酸と硝酸を混ぜた溶液や、シュウ酸を含
む溶液などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよ
い。また、ドライエッチング法で半導体層２１５のエッチングを行う場合は、例えば、Ｅ
ＣＲまたはＩＣＰなどの高密度プラズマ源を用いたドライエッチング法を用いることがで
きる。また、広い面積に渡って一様な放電が得られやすいドライエッチング法として、Ｅ
ＣＣＰ（Ｅｎｈａｎｃｅｄ  Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ
）モードを用いたドライエッチング法がある。このドライエッチング法であれば、例えば
基板として、第１０世代の３ｍを超えるサイズの基板を用いる場合にも対応することがで
きる。
【０１６３】
また、半導体層２０５形成後に、半導体層２０５中の過剰な水素（水や水酸基を含む）を
除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、
３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素
雰囲気下などで行うことができる。例えば、加熱処理装置の一つである電気炉に基板を導
入し、半導体層２０５に対して窒素雰囲気下４５０℃において１時間の加熱処理を行う。
【０１６４】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒ
ａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔ
ｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
【０１６５】
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入
れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
【０１６６】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水
、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘ
リウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましく
は７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下）とすることが好ましい。
【０１６７】
また、加熱処理により半導体層２０５を加熱した後、同じ炉に高純度の酸素ガス、高純度
の一酸化二窒素ガス、又は超乾燥エア（キャビティリングダウン分光法（ＣＲＤＳ：Ｃａ
ｖｉｔｙ  Ｒｉｎｇ−Ｄｏｗｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いた露点計を用いて測
定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下
、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒
素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸
素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガス
または一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）
とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水
素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成す
る主成分材料である酸素を供給することによって、酸化物半導体内の酸素欠損が低減され
、酸化物半導体で形成された半導体層２０５をｉ型（真性）または実質的にｉ型化するこ
とができる。この点、シリコンなどのように不純物元素を添加してのｉ型化ではないため
、酸化物半導体のｉ型化は従来にない技術思想を含むものといえる。
【０１６８】
脱水化又は脱水素化のための加熱処理は、酸化物半導体層の形成後であれば、島状の半導
体層２０５の形成前に行ってもよく、形成後に行ってもよい。また、脱水化又は脱水素化
のための加熱処理は、複数回行ってもよく、他の加熱処理と兼ねてもよい。
【０１６９】
また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素
が同時に脱離して減少してしまう恐れがある。酸化物半導体層において、酸素が脱離した
箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気特性変動を招くド
ナー準位が生じてしまう。
【０１７０】
このため、脱水化又は脱水素化処理を行った半導体層２０５に、酸素ドープ処理を行い、
半導体層２０５中に酸素を供給してもよい。
【０１７１】
脱水化又は脱水素化処理を行った半導体層２０５に、酸素を導入して膜中に酸素を供給す
ることによって、脱水化または脱水素化処理による不純物の排除工程によって生じた酸化
物半導体内の酸素欠損を低減し、酸化物半導体で形成された半導体層２０５をｉ型（真性
）化することができる。ｉ型（真性）化した半導体層２０５を有するトランジスタは、電
気特性変動が抑制されており、電気的に安定である。
【０１７２】
酸化物半導体で形成された半導体層２０５に酸素導入する場合、酸素ドープ処理を半導体
層２０５に直接行ってもよいし、他の層を介して行ってもよい。
【０１７３】
また、酸素の導入により、酸化物半導体を構成する元素と水素の間の結合、或いは該元素
と水酸基の間の結合を切断するとともに、これらの水素または水酸基が酸素と反応するこ
とで水を生成するため、酸素の導入後に加熱処理を行うと、不純物である水素または水酸
基が、水として脱離しやすくなる。このため、半導体層２０５へ酸素を導入した後に加熱
処理を行ってもよい。その後、さらに半導体層２０５に酸素を導入し、半導体層２０５を
酸素過剰な状態としてもよい。また、半導体層２０５への酸素の導入と加熱処理は、それ
ぞれを交互に複数回行ってもよい。また、加熱処理と酸素の導入を同時に行ってもよい。
また、酸化物半導体で形成された半導体層２０５に十分な酸素が供給されて酸素が過飽和
の状態とするため、半導体層２０５を挟むように酸素を多く含む絶縁層（酸化シリコンな
ど）を接して設けることが好ましい。
【０１７４】
また、酸素を多く含む絶縁層の水素濃度もトランジスタの特性に影響を与えるため重要で
ある。酸素を多く含む絶縁層の水素濃度が、７．２×１０２０ａｔｏｍｓ／ｃｍ３以上で
ある場合には、トランジスタの初期特性のバラツキの増大、Ｌ長依存性の増大、さらにＢ
Ｔストレス試験において大きく劣化するため、酸素を多く含む絶縁層の水素濃度は、７．
２×１０２０ａｔｏｍｓ／ｃｍ３未満とする。即ち、半導体層２０５の水素濃度は５×１
０１９ａｔｏｍｓ／ｃｍ３以下、且つ、酸素を多く含む絶縁層の水素濃度は、７．２×１
０２０ａｔｏｍｓ／ｃｍ３未満とすることが好ましい。
【０１７５】
なお、半導体層２０５を、複数の酸化物半導体層を積層した構造としてもよい。例えば、
半導体層２０５を、第１の酸化物半導体層と第２の酸化物半導体層の積層として、第１の
酸化物半導体層と第２の酸化物半導体層に異なる組成の金属酸化物を用いてもよい。例え
ば、第１の酸化物半導体層に三元系金属の酸化物を用い、第２の酸化物半導体層に二元系
金属の酸化物を用いてもよい。また、例えば、第１の酸化物半導体層と第２の酸化物半導
体層を、どちらも三元系金属の酸化物としてもよい。
【０１７６】
また、第１の酸化物半導体層と第２の酸化物半導体層の構成元素を同一とし、両者の組成
を異ならせてもよい。例えば、第１の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１
：１：１とし、第２の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２として
もよい。また、第１の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、
第２の酸化物半導体層の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１としてもよい。
【０１７７】
この時、第１の酸化物半導体層と第２の酸化物半導体層のうち、ゲート電極に近い側（チ
ャネル側）の酸化物半導体層のＩｎとＧａの含有率をＩｎ＞Ｇａとするとよい。またゲー
ト電極から遠い側（バックチャネル側）の酸化物半導体層のＩｎとＧａの含有率をＩｎ≦
Ｇａとするとよい。
【０１７８】
酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率
を多くすることによりｓ軌道のオーバーラップが多くなる傾向があるため、Ｉｎ＞Ｇａの
組成となる酸化物はＩｎ≦Ｇａの組成となる酸化物と比較して高い移動度を備える。また
、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、
Ｉｎ≦Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性
を備える。
【０１７９】
チャネル側にＩｎ＞Ｇａの組成となる酸化物半導体を適用し、バックチャネル側にＩｎ≦
Ｇａの組成となる酸化物半導体を適用することで、トランジスタの移動度及び信頼性をさ
らに高めることが可能となる。
【０１８０】
また、第１の酸化物半導体層と第２の酸化物半導体層に、結晶性の異なる酸化物半導体を
適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化物半
導体、またはＣＡＡＣ−ＯＳを適宜組み合わせた構成としてもよい。また、第１の酸化物
半導体層と第２の酸化物半導体層の少なくともどちらか一方に非晶質酸化物半導体を適用
すると、半導体層２０５の内部応力や外部からの応力を緩和し、トランジスタの特性ばら
つきが低減され、また、トランジスタの信頼性をさらに高めることが可能となる。
【０１８１】
一方で、非晶質酸化物半導体は水素などのドナーとなる不純物を吸収しやすく、また、酸
素欠損が生じやすいためｎ型化されやすい。このため、チャネル側の酸化物半導体層は、
ＣＡＡＣ−ＯＳなどの結晶性を有する酸化物半導体を適用することが好ましい。
【０１８２】
また、トランジスタとしてボトムゲート構造のチャネルエッチング型のトランジスタを用
いる場合、バックチャネル側に非晶質酸化物半導体を用いると、ソース電極及びドレイン
電極形成時のエッチング処理により酸素欠損が生じ、ｎ型化されやすい。このため、チャ
ネルエッチング型のトランジスタを用いる場合は、バックチャネル側の酸化物半導体層に
結晶性を有する酸化物半導体を適用することが好ましい。
【０１８３】
また、半導体層２０５を３層以上の酸化物半導体層の積層構造とし、複数層の結晶性を有
する酸化物半導体層で非晶質酸化物半導体層を挟む構造としてもよい。また、結晶性を有
する酸化物半導体層と非晶質酸化物半導体層を交互に積層する構造としてもよい。
【０１８４】
また、半導体層２０５を複数層の積層構造とする場合は、前述した構成を適宜組み合わせ
て用いることができる。
【０１８５】
また、半導体層２０５を複数層の酸化物半導体層の積層構造とする場合、各酸化物半導体
層の形成毎に酸素ドープ処理を行ってもよい。各酸化物半導体層の形成毎に酸素ドープ処
理を行うことで、酸化物半導体内の酸素欠損を低減する効果を高めることができる。
【０１８６】
次いで、半導体層２０５上に導電層２１７（図示せず）を形成し、フォトリソグラフィ工
程により導電層２１７の一部を選択的にエッチングして、ソース電極２０６ａ、ドレイン
電極２０６ｂ、ソース電極２６６ａ、ドレイン電極２６６ｂ（図１参照）、及び配線２３
６を形成する（図１２（Ｃ）、図１６（Ｃ）参照）。
【０１８７】
導電層２１７は、後の工程における加熱処理に耐えられる材料を用いて形成する。また、
導電層２１７は、ゲート電極２０２と同様の材料及び構成を用いることができる。導電層
２１７としては、例えば、Ａｌ、Ｃｕ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を
含む金属、または上述した元素を成分とする金属窒化物（窒化チタン、窒化モリブデン、
窒化タングステン）等を用いることができる。また、Ａｌなどの金属層の下側又は上側の
一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属またはそれらの金属窒化物（窒化チタ
ン、窒化モリブデン、窒化タングステン）を積層させた構成としても良い。また、導電層
２１７を導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジ
ウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化
スズ（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ
３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いること
ができる。
【０１８８】
なお、半導体層２０５に酸化物半導体を用いる場合は、ソース電極２０６ａ及びドレイン
電極２０６ｂとなる導電層２１７にＣｕを用いないことが好ましい。特に、導電層２１７
に主成分レベル（１ｗｔ％以上）でＣｕが含まれないことが好ましい。ソース電極２０６
ａ及びドレイン電極２０６ｂとなる導電層２１７は、半導体層２０５に接して形成される
ため、導電層２１７のエッチング時に、露出した半導体層２０５表面にＣｕが付着し、ま
た、付着したＣｕが半導体層２０５中に拡散して、トランジスタの電気特性の劣化や信頼
性の低下の一因となる。
【０１８９】
本実施の形態では、導電層２１７としてスパッタリング法によりＷとＡｌとＴｉの積層を
形成する。導電層２１７のエッチングは、ウェットエッチング法またはドライエッチング
法で行うことができる。例えば、エッチングガス（ＢＣｌ３：Ｃｌ２＝７５０ｓｃｃｍ：
１５０ｓｃｃｍ）を用いて、バイアス電力を１５００Ｗとし、ＩＣＰ電源電力を０Ｗとし
、圧力を２．０ＰａとしたＩＣＰエッチング法（ドライエッチング法）により行うことが
できる。
【０１９０】
次いで、半導体層２０５及び半導体層２２３の一部に接し、ソース電極２０６ａ、ドレイ
ン電極２０６ｂ、ソース電極２６６ａ、ドレイン電極２６６ｂ、及び配線２３６上に、絶
縁層２２５を２０ｎｍ乃至５０ｎｍの厚さで形成する（図１３（Ａ）、図１７（Ａ）参照
）。絶縁層２２５は、絶縁層２０１または絶縁層２０４と同様の材料及び方法で形成する
ことができる。例えば、酸化シリコンや、酸化窒化シリコンなどをスパッタリング法やＣ
ＶＤ法で形成し、絶縁層２２５として用いることができる。
【０１９１】
本実施の形態では、絶縁層２２５として、プラズマＣＶＤ法により厚さ３０ｎｍの酸化窒
化シリコンを形成する。絶縁層２２５の形成は、例えば、ＳｉＨ４とＮ２Ｏのガス流量比
をＳｉＨ４：Ｎ２Ｏ＝２０ｓｃｃｍ：３０００ｓｃｃｍとし、圧力を４０Ｐａとし、ＲＦ
電源電力（電源出力）を１００Ｗとし、基板温度を３５０℃とすればよい。
【０１９２】
また、絶縁層２２５に、酸化ガリウムや酸化ガリウム亜鉛を用いてもよい。特に、半導体
層２０５に酸化物半導体を用いる場合、絶縁層２２５に半導体層２０５を構成する酸化物
半導体と同種の成分を含む材料を用いると好ましい。このような材料は酸化物半導体との
相性が良く、これを半導体層２０５と接する絶縁層２２５に用いることで、半導体層２０
５と絶縁層２２５の界面の状態を良好に保つことができる。
【０１９３】
次に、絶縁層２２５に酸素２３１を導入し、絶縁層２２５を、酸素を過剰に含む絶縁層２
０７とする（図１３（Ｂ）、図１７（Ｂ）参照）。酸素２３１には、少なくとも、酸素ラ
ジカル、オゾン、酸素原子、酸素イオン（分子イオン、クラスタイオンを含む）、のいず
れかが含まれている。酸素２３１の導入は、酸素ドープ処理により行うことができる。
【０１９４】
また、酸素２３１の導入は、プラズマ処理により絶縁層２２５の全面に一度に行ってもよ
いし、例えば、線状のイオンビームを用いて行ってもよい。線状のイオンビームを用いる
場合には、基板２００又はイオンビームを相対的に移動（スキャン）させることで、絶縁
層２２５の全面に酸素２３１を導入することができる。
【０１９５】
酸素２３１の供給ガスとしては、酸素原子を含有するガスを用いればよく、例えば、Ｏ２
ガス、Ｎ２Ｏガス、ＣＯ２ガス、ＣＯガス、ＮＯ２ガス等を用いることができる。なお、
酸素の供給ガスに希ガス（例えばＡｒ）を含有させてもよい。
【０１９６】
また、例えば、イオン注入法で酸素の導入を行う場合、酸素２３１のドーズ量は１×１０
１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とするのが好ましく、絶縁
層２０７の酸素の含有量は、化学量論的組成を超える程度とするのが好ましい。なお、こ
のような化学量論的組成よりも酸素を過剰に含む領域は、絶縁層２０７の一部に存在して
いればよい。なお、酸素の注入深さは、注入条件により適宜制御すればよい。
【０１９７】
本実施の形態では、酸素２３１の導入を、酸素雰囲気下で行うプラズマ処理で行う。なお
、絶縁層２０７は、半導体層２０５と接する絶縁層であるため、可能な限り水、水素など
の不純物が含まれないことが好ましい。したがって、酸素２３１の導入の前に、絶縁層２
２５中の過剰な水素（水や水酸基を含む）を除去するための加熱処理を行うことが好まし
い。脱水化又は脱水素化処理を目的とした加熱処理の温度は、３００℃以上７００℃以下
、または基板の歪み点未満とする。脱水化又は脱水素化処理を目的とした加熱処理は、前
述の加熱処理と同様に行うことができる。
【０１９８】
酸素２３１の導入のためのプラズマ処理（酸素プラズマ処理）は、酸素流量を２５０ｓｃ
ｃｍとし、ＩＣＰ電源電力を０Ｗとし、バイアス電力を４５００Ｗとし、圧力を１５Ｐａ
として行う。この時、酸素プラズマ処理により絶縁層２２５に導入された酸素の一部は、
絶縁層２２５を通過して半導体層２０５に導入される。半導体層２０５中に絶縁層２２５
を介して酸素が導入されるため、半導体層２０５の表面にプラズマによるダメージが入り
にくく、半導体装置の信頼性を向上することができる。絶縁層２２５は、１０ｎｍより厚
く、１００ｎｍより薄くすることが好ましい。絶縁層２２５の厚さを１０ｎｍ以下とする
と、半導体層２０５が酸素プラズマ処理時のダメージを受けやすくなる。また、絶縁層２
２５の厚さを１００ｎｍ以上とすると、酸素プラズマ処理により導入された酸素が、十分
に半導体層２０５に供給されない恐れがある。また、絶縁層２２５の脱水化又は脱水素化
処理を目的とした加熱処理及び／又は酸素２３１の導入は、複数回行ってもよい。絶縁層
２２５に酸素を導入することにより、絶縁層２０７を酸素供給層として機能させることが
できる。
【０１９９】
次に、絶縁層２０７上に絶縁層２０８を２００ｎｍ乃至５００ｎｍの厚さで形成する（図
１３（Ｃ）、図１７（Ｃ）参照）。絶縁層２０８は、絶縁層２０１または絶縁層２０４と
同様の材料及び方法で形成することができる。例えば、酸化シリコン膜や酸化窒化シリコ
ン膜などを、スパッタリング法やＣＶＤ法で形成し、絶縁層２０８として用いることがで
きる。
【０２００】
本実施の形態では、絶縁層２０８として、プラズマＣＶＤ法により厚さ３７０ｎｍの酸化
窒化シリコン膜を形成する。絶縁層２０８の形成は、例えば、ＳｉＨ４とＮ２Ｏのガス流
量比をＳｉＨ４：Ｎ２Ｏ＝３０ｓｃｃｍ：４０００ｓｃｃｍとし、圧力を２００Ｐａとし
、ＲＦ電源電力（電源出力）を１５０Ｗとし、基板温度を２２０℃とすればよい。
【０２０１】
なお、絶縁層２０８の形成後、不活性ガス雰囲気下、酸素雰囲気下、または不活性ガスと
酸素の混合雰囲気下で２５０℃以上６５０℃以下、好ましくは３００℃以上６００℃以下
の温度で加熱処理を行ってもよい。当該加熱処理によって、絶縁層２０７に含まれる酸素
を半導体層２０５へと供給し、半導体層２０５の酸素欠損を補填することができる。絶縁
層２０７上に絶縁層２０８を形成することで、絶縁層２０７が含有する酸素を効率良く半
導体層２０５に供給することができる。
【０２０２】
また、絶縁層２０８に酸素ドープ処理を行い、絶縁層２０８に酸素２３１を導入し、酸素
過剰な状態としてもよい。絶縁層２０８への酸素２３１の導入は、絶縁層２０７への酸素
２３１の導入と同様に行ってもよい。また、絶縁層２０８への酸素２３１の導入後、不活
性ガス雰囲気下、酸素雰囲気下、または不活性ガスと酸素の混合雰囲気下で２５０℃以上
６５０℃以下、好ましくは３００℃以上６００℃以下の温度で加熱処理を行ってもよい。
【０２０３】
チャネルが形成される半導体層に酸化物半導体を用いたトランジスタは、酸化物半導体層
に酸素が供給されることで、酸化物半導体層と絶縁層との界面準位密度を低減できる。こ
の結果、トランジスタの動作などに起因して、酸化物半導体層と絶縁層との界面にキャリ
アが捕獲されることを抑制することができ、信頼性の高いトランジスタを得ることができ
る。
【０２０４】
さらに、酸化物半導体層の酸素欠損に起因してキャリアが生じる場合がある。一般に酸化
物半導体層の酸素欠損は、酸化物半導体層中にキャリアである電子が生成される一因とな
る。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そこで
、酸化物半導体層に酸素が十分に供給され、好ましくは酸化物半導体層に酸素が過剰に含
まれていることにより、酸化物半導体層の酸素欠損密度を低減することができる。
【０２０５】
次いで、フォトリソグラフィ工程により絶縁層２０４、絶縁層２０７、及び絶縁層２０８
の一部を選択的に除去し、開口２０９、開口２３８、開口２３９、開口２３２（図１参照
）、開口２３３（図１参照）、開口２２７を形成する（図１４（Ａ）、図１８（Ａ）参照
）。絶縁層２０４、絶縁層２０７、及び絶縁層２０８のエッチングは、ドライエッチング
法またはウェットエッチング法により行うことができる。また、ドライエッチング法とウ
ェットエッチング法の両方を組み合わせて行ってもよい。
【０２０６】
次いで、スパッタリング法、真空蒸着法などを用いて、透光性を有する導電層（透明導電
層ともいう）を３０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下の
厚さで形成し、フォトリソグラフィ工程により画素電極２１１、配線２３４（図１参照）
、配線２３７（図１参照）、及び配線２４６、を形成する（図１４（Ｂ）、図１８（Ｂ）
参照）。
【０２０７】
透光性を有する導電層としては、酸化タングステンを含むインジウム酸化物、酸化タング
ステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを
含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す）、インジウム亜鉛
酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用
いることができる。また、１枚乃至１０枚のグラフェンシートよりなる材料を用いてもよ
い。本実施の形態では、透光性を有する導電層として厚さ８０ｎｍのＩＴＯを形成する。
【０２０８】
画素電極２１１は、開口２０９を介してトランジスタ１２１のソース電極２６６ａと電気
的に接続される。また、配線２３７は、開口２３８、及び開口２３９を介して、ゲート電
極２６２とドレイン電極２０６ｂを電気的に接続する。また、配線２３４は、開口２３２
、及び開口２３３を介して、配線２０３とドレイン電極２６６ｂを電気的に接続する。ま
た、配線２４６は、開口２２７を介して配線２３６に電気的に接続される。配線２３６と
配線２４６により配線２１６＿ｊが形成される。
【０２０９】
なお、絶縁層２０４の形成後から導電層２１７形成前までに、絶縁層２０４の一部に開口
を形成し、該開口を介してゲート電極２６２とドレイン電極２０６ｂ、ならびに配線２０
３とドレイン電極２６６ｂを直接接続することも可能である。
【０２１０】
しかしながら、絶縁層２０４に開口を形成するためには、そのためのフォトリソグラフィ
工程が必要となる。フォトリソグラフィ工程の増加は、半導体装置の生産コストの上昇や
、生産性低下の一因となる。
【０２１１】
本実施の形態によれば、フォトリソグラフィ工程を増やすことなく、ゲート電極２６２と
ドレイン電極２０６ｂ、ならびに配線２０３とドレイン電極２６６ｂを接続することが可
能となるため、生産コストの増加を抑制し、半導体装置の生産性を良好なものとすること
ができる。
【０２１２】
次に、絶縁層２０８、配線２１６＿ｊ上に隔壁層２５４を設ける（図２、図１４（Ｃ）、
図１８（Ｃ）参照）。隔壁層２５４は、有機絶縁材料、無機絶縁材料を用いて形成するこ
とができる。隔壁層２５４には、フォトリソグラフィ工程により画素電極２１１と重畳す
る位置に開口２７１が形成される（図２、図１４（Ｃ）参照）。なお、隔壁層２５４の側
壁形状（開口２７１端部の形状）は、テーパー形状もしくは曲率を有する形状とすること
が好ましい。隔壁層２５４となる材料を感光性の樹脂材料とすると、隔壁層２５４の側壁
形状を連続した曲率を有する形状とすることができる。隔壁層２５４を形成するための有
機絶縁材料としては、アクリル樹脂、フェノール樹脂、ポリスチレン、ポリイミドなどを
適用することができる。本実施の形態では、隔壁層２５４として感光性のポリイミドを用
いる。
【０２１３】
次いで開口２７１の画素電極２１１と接する領域にＥＬ層２５１を形成する（図１５（Ａ
）参照）。次いで、ＥＬ層２５１上に対向電極２５２を形成する（図１５（Ｂ）参照）。
【０２１４】
画素電極２１１はＥＬ素子２５３の一方の電極として機能する。また、対向電極２５２は
ＥＬ素子２５３の他方の電極として機能する。なお、ＥＬ層２５１は、正孔注入層、正孔
輸送層、発光層、電子輸送層、電子注入層等を積層して用いればよい。また、画素電極２
１１を陽極として用いる場合は、画素電極２１１に仕事関数が大きい材料を用いる。また
、画素電極２１１を複数層の積層構造とする場合は、少なくともＥＬ層２５１と接する層
に仕事関数の大きい材料を用いる。また、対向電極２５２を陰極として用いる場合は、対
向電極２５２に仕事関数の小さい金属材料を用いればよい。具体的に対向電極２５２とし
ては、アルミニウムとリチウムとの合金を用いることができる。
【０２１５】
なお、本実施の形態では、本発明の一態様を、ＥＬ素子２５３の発光をＥＬ素子２５３の
基板２００側の面から取り出す下面射出（ボトムエミッション）構造へ適用する例を示し
ているが、本発明の一態様は、ＥＬ素子２５３の基板２００と逆の面から取り出す上面射
出（トップエミッション）構造の表示装置や、上記の両面から発光を取り出す両面射出（
デュアルエミッション）構造の表示装置にも適用することができる。ＥＬ素子２５３を上
面射出構造とする場合は、画素電極２１１を陰極とし、対向電極２５２を陽極として用い
て、ＥＬ層２５１を構成する注入層、輸送層、発光層などの積層を、下面射出構造と逆の
順番で行えばよい。
【０２１６】
本実施の形態に示すように、引き回し距離の長い配線２１６＿ｊを、プラズマ雰囲気に直
接曝される工程中は複数の島状の配線２３６として形成し、島状の配線２３６がプラズマ
雰囲気に直接曝されないように島状の配線２３６を絶縁層で覆い、その後の工程で電気的
に直列に接続して形成する。プラズマ雰囲気に直接曝される工程中は複数の島状の配線２
３６とすることで、蓄積される電荷を少なくし、下層の配線と重畳する位置においてＥＳ
Ｄを生じにくくすることができる。
【０２１７】
よって、絶縁層２０４の薄膜化が可能となり、容量素子の容量値を大きくすることができ
る。また、ゲート絶縁層として機能する絶縁層２０４の薄膜化により、トランジスタの性
能を高めることができる。また、容量素子やトランジスタの占有面積を小さくすることが
できるため、表示装置の高精細化が実現しやすくなり、表示品位を高めることができる。
また、半導体装置の高集積化が実現しやすくなる。
【０２１８】
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
【０２１９】
（実施の形態５）
本実施の形態では、上記実施の形態に示したトランジスタに適用可能な、異なる構成を有
するトランジスタについて、図１９及び図２０の断面図を用いて説明する。なお、上記実
施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に
行うことができ、本実施の形態での繰り返しの説明は省略する。なお、同じ箇所の詳細な
説明も省略する。
【０２２０】
図１９（Ａ）に示すトランジスタ４５０は、基板４００上に、下地層として機能する絶縁
層４３６、ゲート電極４０１、ゲート絶縁層として機能する絶縁層４０２、半導体層４０
３、チャネル保護層４０６、ソース電極４０５ａ、ドレイン電極４０５ｂ、絶縁層４０９
を有している。トランジスタ４５０は、チャネル保護型と呼ばれるボトムゲート構造の一
つであり、逆スタガ型トランジスタの一つでもある。
【０２２１】
半導体層４０３とチャネル保護層４０６の成膜は、半導体層４０３とチャネル保護層４０
６の界面を大気に触れさせることなく、連続して行うことが好ましい。大気に触れず連続
して成膜することで、半導体層４０３とチャネル保護層４０６の界面に、水、水素、ハイ
ドロカーボンなどの不純物が付着することを防ぐことができる。
【０２２２】
チャネル保護層４０６は、絶縁層４０２と同様の材料及び方法により形成することができ
る。また、絶縁層２０７と同様の材料及び方法により形成してもよい。また、チャネル保
護層４０６として半導体層４０３と同種の成分を含む材料を用いてもよい。具体的には、
チャネル保護層４０６として、半導体層４０３の構成元素から選択される一または複数の
元素を含む材料を用いることが好ましい。
【０２２３】
絶縁層４０９は、上記実施の形態の絶縁層２０８と同様の材料及び方法により形成するこ
とができる。
【０２２４】
絶縁層４３６は、上記実施の形態で説明した絶縁層２０１と同様に形成することができる
。また、絶縁層４３６として、半導体層４０３と同種の成分を含む材料を用いてもよい。
【０２２５】
なお、トランジスタ４５０のチャネル長Ｌは、キャリアの流れる方向と平行な方向で、半
導体層４０３と接するチャネル保護層４０６の幅で定義される。
【０２２６】
図２０（Ａ）に、トランジスタ４５０にバックゲート電極４１１を形成した構成例を示す
。バックゲート電極４１１は、半導体層４０３のチャネル形成領域上に、絶縁層４０９を
介して形成されている。なお、図２０（Ａ）では、バックゲート電極４１１を絶縁層４０
９上に形成する例を示しているが、ソース電極４０５ａ及びドレイン電極４０５ｂと同じ
層を用いて、チャネル保護層４０６上にバックゲート電極４１１を形成してもよい。
【０２２７】
なお、バックゲート電極４１１は、ゲート電極４０１とバックゲート電極４１１で半導体
層４０３のチャネル形成領域を挟むように配置される。バックゲート電極４１１は、ゲー
ト電極４０１、ソース電極４０５ａ、またはドレイン電極４０５ｂと同様の材料及び方法
で形成することができる。
【０２２８】
バックゲート電極４１１は、ソース電極４０５ａまたはドレイン電極４０５ｂのどちらか
一方に電気的に接続しても良いし、ゲート電極４０１に電気的に接続してもよい。また、
どこにも接続せず電気的に浮遊した状態（フローティング）としても良い。バックゲート
電極４１１を設けると、複数のトランジスタを形成した時の特性ばらつきが低減し、半導
体装置の動作が安定する効果が得られる。また、バックゲート電極の電位を変化させるこ
とで、トランジスタ４５０のしきい値電圧を変化させることができる。
【０２２９】
図１９（Ｂ）に示すトランジスタ４６０は、基板４００上に、ソース電極４０５ａ、及び
ドレイン電極４０５ｂ、半導体層４０３、絶縁層４０２、ゲート電極４０１を有している
。基板４００と半導体層４０３の間には、絶縁層４３６が形成されている。トランジスタ
４６０上には、絶縁層４０９が形成されている。トランジスタ４６０は、トップゲート構
造の一つであり順スタガ型トランジスタともいう。
【０２３０】
トランジスタ４６０は、絶縁層４３６上に導電層を形成した後、フォトリソグラフィ工程
により、ソース電極４０５ａ、及びドレイン電極４０５ｂを形成する。ソース電極４０５
ａ、及びドレイン電極４０５ｂは、上記実施の形態で説明したソース電極２０６ａ、及び
ドレイン電極２０６ｂと同様の材料及び方法で形成することができる。
【０２３１】
フォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光
やＡｒＦレーザ光を用いるとよい。半導体層４０３に接するソース電極４０５ａとドレイ
ン電極４０５ｂの間隔幅によって、トランジスタ４６０のチャネル長Ｌが決定される。な
お、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波
長が短い超紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）を用いてフォトリソグラ
フィ工程でのレジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度
が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを１０ｎ
ｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化できる。
【０２３２】
ゲート電極４０１、絶縁層４０２上に、さらに水分や水素などの不純物が半導体層４０３
に再混入しないように、これらが外部から侵入することをブロックする絶縁層４０９を形
成することが好ましい。
【０２３３】
図２０（Ｂ）に、トランジスタ４６０にバックゲート電極４１１を形成した構成例を示す
。バックゲート電極４１１は、半導体層４０３のチャネル形成領域と重畳する位置に、絶
縁層４３６を介して形成されている。バックゲート電極４１１の電位を変化させることで
、トランジスタ４６０のしきい値電圧を変化させることができる。
【０２３４】
図１９（Ｃ）に示すトランジスタ４７０は、基板４００上に、ゲート電極４０１、絶縁層
４０２、半導体層４０３、ソース電極４０５ａ、ドレイン電極４０５ｂを有している。ト
ランジスタ４７０上には、絶縁層４０７、及び絶縁層４０９が順に積層されている。トラ
ンジスタ４７０は、ボトムゲート構造のトランジスタの一つである。
【０２３５】
トランジスタ４７０のチャネル長Ｌは、半導体層４０３に接するソース電極４０５ａとド
レイン電極４０５ｂの間隔幅によって決定される。
【０２３６】
絶縁層４０７は、上記実施の形態で説明した絶縁層２０７と同様の材料及び方法で形成す
ることができる。
【０２３７】
図２０（Ｃ）に、トランジスタ４７０にバックゲート電極４１１を形成した構成例を示す
。バックゲート電極４１１は、ゲート電極とバックゲート電極で半導体層のチャネル形成
領域を挟むように配置される。バックゲート電極４１１は導電層で形成され、ゲート電極
と同様に機能させることができる。また、バックゲート電極の電位を変化させることで、
トランジスタ４７０のしきい値電圧を変化させることができる。
【０２３８】
図２０（Ｄ）に、上記実施の形態で説明したトランジスタ１１１にバックゲート電極４１
１を形成した構成例を示す。バックゲート電極の電位を変化させることで、トランジスタ
１１１のしきい値電圧を変化させることができる。図２０（Ｄ）では、バックゲート電極
４１１を絶縁層２０８の上に形成する例を示しているが、バックゲート電極４１１は、絶
縁層２０７と絶縁層２０８の間に設けてもよい。
【０２３９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２４０】
（実施の形態６）
本実施の形態では、上記実施の形態で示した表示装置の一例について、図２１及び図２２
を用いて説明する。また、上記実施の形態で一例を示したトランジスタを用いて、トラン
ジスタを含む駆動回路の一部または全体を画素部と同じ基板上に一体形成し、システムオ
ンパネルを形成することができる。
【０２４１】
図２１（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むように
して、シール材４００５が設けられ、第２の基板４００６によって封止されている。図２
１（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領
域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成され
た信号線駆動回路４００３、及び走査線駆動回路４００４が実装されている。また、信号
線駆動回路４００３、走査線駆動回路４００４、または画素部４００２に与えられる各種
信号及び電位は、ＦＰＣ４０１８ａ（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉ
ｒｃｕｉｔ）、ＦＰＣ４０１８ｂから供給されている。
【０２４２】
図２１（Ｂ）及び図２１（Ｃ）において、第１の基板４００１上に設けられた画素部４０
０２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられてい
る。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けら
れている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１
とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。
図２１（Ｂ）及び図２１（Ｃ）においては、第１の基板４００１上のシール材４００５に
よって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多
結晶半導体で形成された信号線駆動回路４００３が実装されている。図２１（Ｂ）及び図
２１（Ｃ）においては、信号線駆動回路４００３、走査線駆動回路４００４、または画素
部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０２４３】
また図２１（Ｂ）及び図２１（Ｃ）においては、信号線駆動回路４００３を別途形成し、
第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線
駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路
の一部のみを別途形成して実装しても良い。
【０２４４】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ  Ｏｎ  Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ  Ａ
ｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方法などを用いることができる。図２１（Ａ）は、
ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり
、図２１（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２
１（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０２４５】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
【０２４６】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
【０２４７】
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、上記実施の形態で示したトランジスタを適用することができる。
【０２４８】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ、有機ＥＬ等が含ま
れる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用
することができる。
【０２４９】
図２２（Ａ）及び図２２（Ｂ）は、図２１（Ｂ）中でＭ−Ｎの鎖線で示した部位の断面構
成を示す断面図である。図２２（Ａ）及び図２２（Ｂ）で示すように、半導体装置は電極
４０１５及び電極４０１６を有しており、電極４０１５及び電極４０１６はＦＰＣ４０１
８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、電極
４０１６は、絶縁層４０２２に形成された開口を介して配線４０１４と電気的に接続され
ている。
【０２５０】
電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、電極４０１６は、ト
ランジスタ４０１０、トランジスタ４０１１のソース電極及びドレイン電極と同じ導電層
で形成され、配線４０１４は、トランジスタ４０１０、トランジスタ４０１１のゲート電
極と同じ導電層で形成されている。また、電極４０１６と配線４０１４が、絶縁層４０２
２に形成された開口を介して接続している。
【０２５１】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図２２（Ａ）及び図２２（Ｂ）では、画素部４００２に
含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０
１１とを例示している。また、図２２（Ａ）及び図２２（Ｂ）は、走査線駆動回路４００
４に、作製工程中にＥＳＤが生じにくい構成を用いる例を示している。上記実施の形態で
開示した作製工程中にＥＳＤが生じにくい構成は、画素部４００２だけでなく、信号線駆
動回路４００３、及び走査線駆動回路４００４などにも用いることができる。
【０２５２】
図２２（Ａ）では、トランジスタ４０１０、トランジスタ４０１１上には絶縁層４０２０
が設けられ、図２２（Ｂ）では、絶縁層４０２４の上にさらに平坦化層４０２１が設けら
れている。なお、絶縁層４０２３は下地層として機能する絶縁層であり、絶縁層４０２２
はゲート絶縁層として機能する絶縁層である。
【０２５３】
平坦化層４０２１としては、アクリル、ポリイミド、ベンゾシクロブテン系樹脂、ポリア
ミド、エポキシ樹脂、シロキサン系樹脂等の有機材料を用いることができる。また、上記
有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、ＰＳＧ（リンガラス）、ＢＰＳＧ（
リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を
複数積層させることで、平坦化層４０２１を形成してもよい。
【０２５４】
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、上記実施の形
態で示した、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタを適用
する。
【０２５５】
半導体層に酸化物半導体を用いたトランジスタは、電気特性変動が抑制されており、電気
的に安定である。よって、図２２（Ａ）及び図２２（Ｂ）で示す本実施の形態の半導体装
置として信頼性の高い半導体装置を提供することができる。
【０２５６】
また、図２２（Ｂ）では、絶縁層４０２４上において、駆動回路用のトランジスタ４０１
１のチャネル形成領域と重なる位置に導電層４０１７を設ける例を示している。本実施の
形態では、導電層４０１７を第１の電極層４０３０と同じ導電層で形成する。導電層４０
１７を半導体層のチャネル形成領域と重なる位置に設けることによって、導電層４０１７
はバックゲート電極として機能し、ＢＴ試験前後におけるトランジスタ４０１１のしきい
値電圧の変化量をさらに低減することができる。また、導電層４０１７の電位は、トラン
ジスタ４０１１のゲート電極と同じでもよいし、異なっていても良く、導電層を第２のゲ
ート電極として機能させることもできる。また、導電層４０１７の電位は、ＧＮＤ、０Ｖ
、或いはフローティング状態であってもよい。また、導電層４０１７に与える電位を制御
することで、トランジスタのしきい値電圧を制御することができる。なお、トランジスタ
４０１０にバックゲート電極を形成してもよい。
【０２５７】
また、導電層４０１７は外部の電場を遮蔽する機能も有する。すなわち外部の電場が内部
（薄膜トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静
電遮蔽機能）も有する。導電層４０１７の遮蔽機能により、静電気などの外部の電場の影
響によりトランジスタの電気的な特性が変動することを防止することができる。
【０２５８】
また、導電層４０１７により半導体層を覆うことで、導電層４０１７側から半導体層に光
が入射するのを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタの閾
値電圧がシフトするなどの電気特性の劣化が引き起こされるのを防ぐことができる。
【０２５９】
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
【０２６０】
図２２（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図２２（Ａ）
において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４
０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜とし
て機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は
第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液
晶層４００８を介して重畳する構成となっている。
【０２６１】
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサ
であり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御
するために設けられている。なお球状のスペーサを用いていても良い。
【０２６２】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
【０２６３】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜
を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こ
される静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減す
ることができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半
導体層を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著し
く変動して設計範囲を逸脱する恐れがある。よって酸化物半導体層を用いるトランジスタ
を有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
【０２６４】
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
【０２６５】
本実施の形態で用いるチャネルが形成される半導体層に酸化物半導体を用いたトランジス
タは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信
号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く
設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力
を抑制する効果を奏する。
【０２６６】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。半導体層に酸化物半導体
を用いたトランジスタを適用することにより、保持容量の大きさを各画素における液晶容
量に対して１／３以下、好ましくは１／５以下とすることができる。
【０２６７】
また、上述のチャネルが形成される半導体層に酸化物半導体を用いたトランジスタは、比
較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示機能を有
する半導体装置の画素部に上記トランジスタを用いることで、高画質な画像を提供するこ
とができる。また、同一基板上に駆動回路部または画素部を作り分けて作製することが可
能となるため、半導体装置の部品点数を削減することができる。
【０２６８】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉ
ｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑ
ｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０２６９】
また、本実施の形態で示す液晶表示装置は、ノーマリーブラック型の液晶表示装置、例え
ば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。ここで、垂直
配向モードとは、液晶表示パネルの液晶分子の配列を制御する方式の一種であり、電圧が
印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。垂直配
向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ
Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅ
ｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  
Ｖｉｅｗ）モードなどを用いることができる。また、画素（ピクセル）をいくつかの領域
（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメ
イン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０２７０】
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
【０２７１】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラ
ー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することも
できる。
【０２７２】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
【０２７３】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
【０２７４】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
【０２７５】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す
上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面
から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用する
ことができる。
【０２７６】
図２２（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発
光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続し
ている。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、
第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１
３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることがで
きる。
【０２７７】
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
【０２７８】
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
【０２７９】
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４０３１及び隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン
、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒
化酸化アルミニウム、ＤＬＣ膜等を形成することができる。また、第１の基板４００１、
第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４
が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの
少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパ
ッケージング（封入）することが好ましい。
【０２８０】
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポ
リイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ
（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いれ
ばよい。
【０２８１】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２８２】
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
【０２８３】
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。
）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有
する導電性材料を用いることができる。
【０２８４】
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することがで
きる。
【０２８５】
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体またはその誘導
体などがあげられる。
【０２８６】
また、トランジスタは静電気などにより損傷を受けやすいため、駆動回路保護用の保護回
路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０２８７】
チャネルが形成される半導体層に酸化物半導体を用いたトランジスタを適用することで、
信頼性のよい表示機能を有する半導体装置（表示装置）を提供することができる。また、
上記実施の形態で示した配線構造を用いることで、作製工程中のＥＳＤを生じにくくする
ことができる。よって、高精細化や、大面積化が可能で、表示品質の良い表示機能を有す
る半導体装置を提供することができる。また、消費電力が低減された半導体装置を提供す
ることができる。
【０２８８】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２８９】
（実施の形態７）
上記実施の形態で説明した表示装置は、３Ｄ映像を表示する半導体装置に適用することが
可能である。本実施の形態では、左目用の映像と右目用の映像を高速で切り換える表示装
置を用いて、表示装置の映像と同期する専用の眼鏡を用いて動画または静止画である３Ｄ
映像を視認する例を、図２３を用いて示す。
【０２９０】
図２３（Ａ）は表示装置２７１１と、専用の眼鏡本体２７０１がケーブル２７０３で接続
されている外観図を示す。表示装置２７１１には、本明細書で開示する表示装置を用いる
ことができる。専用の眼鏡本体２７０１は、左目用パネル２７０２ａと右目用パネル２７
０２ｂに設けられているシャッターが交互に開閉することによって使用者が表示装置２７
１１の画像を３Ｄとして認識することができる。
【０２９１】
また、表示装置２７１１と専用の眼鏡本体２７０１の主要な構成についてのブロック図を
図２３（Ｂ）に示す。
【０２９２】
図２３（Ｂ）に示す表示装置２７１１は、表示制御回路２７１６、表示部２７１７、タイ
ミング発生器２７１３、ソース線側駆動回路２７１８、外部操作手段２７２２及びゲート
線側駆動回路２７１９を有する。なお、キーボード等の外部操作手段２７２２による操作
に応じて、出力する信号を可変する。
【０２９３】
タイミング発生器２７１３では、スタートパルス信号などを形成するとともに、左目用映
像と左目用パネル２７０２ａのシャッターとを同期させるための信号、右目用映像と右目
用パネル２７０２ｂのシャッターとを同期させるための信号などを形成する。
【０２９４】
左目用映像の同期信号２７３１ａを表示制御回路２７１６に入力して表示部２７１７に表
示すると同時に、左目用パネル２７０２ａのシャッターを開ける同期信号２７３０ａを左
目用パネル２７０２ａに入力する。また、右目用映像の同期信号２７３１ｂを表示制御回
路２７１６に入力して表示部２７１７に表示すると同時に、右目用パネル２７０２ｂのシ
ャッターを開ける同期信号２７３０ｂを右目用パネル２７０２ｂに入力する。
【０２９５】
また、左目用の映像と右目の映像を高速で切り換えるため、表示装置２７１１は、発光ダ
イオード（ＬＥＤ）を用いて、時分割によりカラー表示する継時加法混色法（フィールド
シーケンシャル法）とすることが好ましい。
【０２９６】
また、フィールドシーケンシャル法を用いるため、タイミング発生器２７１３は、発光ダ
イオードのバックライト部にも同期信号２７３０ａ、２７３０ｂと同期する信号を入力す
ることが好ましい。なお、バックライト部はＲ、Ｇ、及びＢのＬＥＤを有するものとする
。
【０２９７】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
【０２９８】
（実施の形態８）
本実施の形態では、上記実施の形態で説明した表示装置を具備する電子機器の例について
説明する。
【０２９９】
図２４（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００
２、表示部３００３、キーボード３００４などによって構成されている。上記実施の形態
で示した表示装置を適用することにより、信頼性の高いノート型のパーソナルコンピュー
タとすることができる。
【０３００】
図２４（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、
外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用
の付属品としてスタイラス３０２２がある。上記実施の形態で示した表示装置を適用する
ことにより、信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
【０３０１】
図２４（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍は、筐体２７０６およ
び筐体２７０４の２つの筐体で構成されている。筐体２７０６および筐体２７０４は、軸
部２７１２により一体とされており、該軸部２７１２を軸として開閉動作を行うことがで
きる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０３０２】
筐体２７０６には表示部２７０５が組み込まれ、筐体２７０４には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２４（Ｃ）では表示部２７０５）に文章を表示し、左側の
表示部（図２４（Ｃ）では表示部２７０７）に画像を表示することができる。上記実施の
形態で示した表示装置を適用することにより、信頼性の高い電子書籍とすることができる
。
【０３０３】
また、図２４（Ｃ）では、筐体２７０６に操作部などを備えた例を示している。例えば、
筐体２７０６において、電源端子２７２１、操作キー２７２３、スピーカー２７２５など
を備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と
同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐
体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部
などを備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた
構成としてもよい。
【０３０４】
また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍
サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能で
ある。
【０３０５】
図２４（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成さ
れている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォ
ン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子
２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セ
ル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８
０１内部に内蔵されている。
【０３０６】
また、表示パネル２８０２はタッチパネルを備えており、図２４（Ｄ）には映像表示され
ている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
【０３０７】
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
２４（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
【０３０８】
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
【０３０９】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。上記実施の形態で示した表示装置を適用することにより、信頼性の高い携帯電話と
することができる。
【０３１０】
図２４（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、
接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６な
どによって構成されている。上記実施の形態で示した表示装置を適用することにより、信
頼性の高いデジタルビデオカメラとすることができる。
【０３１１】
図２４（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置は、筐体９６
０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示すること
が可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を
示している。上記実施の形態で示した表示装置を適用することにより、信頼性の高いテレ
ビジョン装置とすることができる。
【０３１２】
テレビジョン装置の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作
機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する
情報を表示する表示部を設ける構成としてもよい。
【０３１３】
なお、テレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般
のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信
ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者
と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３１４】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【符号の説明】
【０３１５】
１００    半導体装置
１０１    基板
１０２    画素領域
１０３    端子部
１０４    端子部
１０５    端子
１０６    端子
１０７    端子
１１０    画素
１１１    トランジスタ
１１２    液晶素子
１１３    容量素子
１１４    電極
１１５    ノード
１２１    トランジスタ
１２２    ＥＬ素子
２００    基板
２０１    絶縁層
２０２    ゲート電極
２０３    配線
２０４    絶縁層
２０５    半導体層
２０７    絶縁層
２０８    絶縁層
２０９    開口
２１０    画素
２１１    画素電極
２１２    配線
２１５    半導体層
２１６    配線
２１７    導電層
２２３    半導体層
２２５    絶縁層
２２６    配線
２２７    開口
２２８    開口
２３１    酸素
２３２    開口
２３３    開口
２３４    配線
２３６    配線
２３７    配線
２３８    開口
２３９    開口
２４６    配線
２５１    ＥＬ層
２５２    対向電極
２５３    ＥＬ素子
２５４    隔壁層
２６２    ゲート電極
２７１    開口
３１０    画素
４００    基板
４０１    ゲート電極
４０２    絶縁層
４０３    半導体層
４０６    チャネル保護層
４０７    絶縁層
４０９    絶縁層
４１１    バックゲート電極
４３６    絶縁層
４５０    トランジスタ
４６０    トランジスタ
４７０    トランジスタ
２７０１    眼鏡本体
２７０３    ケーブル
２７０４    筐体
２７０５    表示部
２７０６    筐体
２７０７    表示部
２７１１    表示装置
２７１２    軸部
２７１３    タイミング発生器
２７１６    表示制御回路
２７１７    表示部
２７１８    ソース線側駆動回路
２７１９    ゲート線側駆動回路
２７２１    電源端子
２７２２    外部操作手段
２７２３    操作キー
２７２５    スピーカー
２８００    筐体
２８０１    筐体
２８０２    表示パネル
２８０３    スピーカー
２８０４    マイクロフォン
２８０５    操作キー
２８０６    ポインティングデバイス
２８０７    カメラ用レンズ
２８０８    外部接続端子
２８１０    太陽電池セル
２８１１    外部メモリスロット
３００１    本体
３００２    筐体
３００３    表示部
３００４    キーボード
３０２１    本体
３０２２    スタイラス
３０２３    表示部
３０２４    操作ボタン
３０２５    外部インターフェイス
３０５１    本体
３０５３    接眼部
３０５４    操作スイッチ
３０５６    バッテリー
４００１    基板
４００２    画素部
４００３    信号線駆動回路
４００４    走査線駆動回路
４００５    シール材
４００６    基板
４００８    液晶層
４０１０    トランジスタ
４０１１    トランジスタ
４０１３    液晶素子
４０１４    配線
４０１５    電極
４０１６    電極
４０１７    導電層
４０１８    ＦＰＣ
４０１９    異方性導電層
４０２０    絶縁層
４０２１    平坦化層
４０２２    絶縁層
４０２３    絶縁層
４０２４    絶縁層
４０３０    電極層
４０３１    電極層
４０３２    絶縁層
４０３３    絶縁層
４０３５    スペーサ
４５１０    隔壁
４５１１    電界発光層
４５１３    発光素子
４５１４    充填材
９６０１    筐体
９６０３    表示部
９６０５    スタンド
１０５＿ｉ    端子
１０６＿ｊ    端子
２０６ａ    ソース電極
２０６ｂ    ドレイン電極
２１２＿ｉ    配線
２１６＿ｊ    配線
２６６ａ    ソース電極
２６６ｂ    ドレイン電極
２７０２ａ    左目用パネル
２７０２ｂ    右目用パネル
２７３０ａ    同期信号
２７３０ｂ    同期信号
２７３１ａ    同期信号
２７３１ｂ    同期信号
４０１８ａ    ＦＰＣ
４０１８ｂ    ＦＰＣ
４０５ａ    ソース電極
４０５ｂ    ドレイン電極
【図１】
2018101807.tif 000003
【図２】
2018101807.tif 000004
【図３】
2018101807.tif 000005
【図４】
2018101807.tif 000006
【図５】
2018101807.tif 000007
【図６】
2018101807.tif 000008
【図７】
2018101807.tif 000009
【図８】
2018101807.tif 000010
【図９】
2018101807.tif 000011
【図１０】
2018101807.tif 000012
【図１１】
2018101807.tif 000013
【図１２】
2018101807.tif 000014
【図１３】
2018101807.tif 000015
【図１４】
2018101807.tif 000016
【図１５】
2018101807.tif 000017
【図１６】
2018101807.tif 000018
【図１７】
2018101807.tif 000019
【図１８】
2018101807.tif 000020
【図１９】
2018101807.tif 000021
【図２０】
2018101807.tif 000022
【図２１】
2018101807.tif 000023
【図２２】
2018101807.tif 000024
【図２３】
2018101807.tif 000025
【図２４】
2018101807.tif 000026