(57)【要約】【課題】車両を制御する電子制御装置において、複数のタイマを簡素な回路構成によって同期させることができる技術を提供する。【解決手段】本発明に係る電子制御装置は、同期信号によってリセットする第１タイマ値の最上位ビットとして第２タイマ値を連結し、前記第２タイマ値を前記同期信号によってカウントアップする。【選択図】図１
2018206231.tif 000002
【特許請求の範囲】
【請求項１】
車両の動作を制御するための出力信号を出力する電子制御装置であって、
第１タイマ値をカウントアップする第１タイマ、
第２タイマ値をカウントアップする第２タイマ、
前記第１タイマ値を第１閾値と比較する第１出力回路、
前記第２タイマ値のビット列を前記第１タイマ値のビット列の最上位側に対して連結することにより得られる第１連結値を第２閾値と比較する第２出力回路、
を備え、
前記第１タイマは、前記第１タイマ値を基準タイマ値と同期させるよう指示する同期信号を受け取ると前記第１タイマ値をリセットし、
前記第２タイマは、前記同期信号を受け取ると前記第２タイマ値をカウントアップし、
前記第１出力回路は、前記第１タイマ値と前記第１閾値が一致したとき第１出力信号を出力し、
前記第２出力回路は、前記第１連結値と前記第２閾値が一致したとき第２出力信号を出力する
ことを特徴とする電子制御装置。
【請求項２】
前記第２出力回路は、
前記第１連結値と前記第２閾値が一致したとき第１合致信号を出力する第１比較器、
前記第１合致信号を前記第２出力信号として記憶する記憶回路、
前記第１比較器が前記第１合致信号を出力した時刻よりも後の時刻において、前記記憶回路が記憶している前記第２出力信号をリセットするためのリセット信号を出力するリセット信号発生器、
を備え、
前記記憶回路は、前記第１比較器が前記第１合致信号を出力したとき前記第１合致信号を前記第２出力信号として出力する
ことを特徴とする請求項１記載の電子制御装置。
【請求項３】
前記第２出力回路はさらに、
前記第１連結値の最上位ビットから順に所定個数のビット値を抽出することにより得られる第１ビット列と、前記第２閾値の最上位ビットから順に前記所定個数のビット値を抽出することにより得られるビット列に対してさらに１加算した第２ビット列とが一致したとき、第２合致信号を出力する第２比較器、
前記第２合致信号と前記同期信号の論理積が真であるときその旨の信号を出力する論理積演算器、
を備え、
前記所定個数は、前記第２タイマのビット値の個数であり、
前記記憶回路は、前記論理積演算器が真値を示す信号を出力したときその信号を前記第２出力信号として記憶する
ことを特徴とする請求項２記載の電子制御装置。
【請求項４】
前記第２出力回路はさらに、前記第１合致信号と前記論理積演算器の出力の論理和を出力する論理和演算器を備え、
前記記憶回路は、前記論理和演算器の出力を前記第２出力信号として記憶する
ことを特徴とする請求項３記載の電子制御装置。
【請求項５】
前記第２タイマは、前記第２タイマ値がオーバーフローしたとき前記第２タイマ値をリセットする
ことを特徴とする請求項１記載の電子制御装置。
【請求項６】
前記電子制御装置はさらに、
前記同期信号を出力する装置が備えるタイマのカウント値と前記第１タイマ値が一致するように前記第１タイマ値を補正する補正部を備える
ことを特徴とする請求項１記載の電子制御装置。
【請求項７】
前記電子制御装置はさらに、
第３タイマ値をカウントアップする第３タイマ、
前記第３タイマ値のビット列を前記第１連結値のビット列の最上位側に対して連結することにより得られる第２連結値を第３閾値と比較する第３出力回路、
を備え、
前記第３出力回路は、前記第２連結値と前記第３閾値が一致したとき第３出力信号を出力する
ことを特徴とする請求項１記載の電子制御装置。
【請求項８】
前記第３タイマは、前記第２タイマ値がオーバーフローしたとき前記第３タイマ値をカウントアップし、
前記第３タイマは、前記第３タイマ値がオーバーフローしたとき前記第３タイマ値をリセットする
ことを特徴とする請求項７記載の電子制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両の動作を制御する電子制御装置に関するものである。
【背景技術】
【０００２】
近年、車両制御は複雑化が進展し、ＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）の機能やＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）の個数が増大している。ＥＣＵの複雑さを解消するため、従来単独のＥＣＵが実施していたセンサデータ取得やドライバ機能を、センサＥＣＵやドライバＥＣＵとして分散配置し、各ＥＣＵをネットワーク接続することにより、同等の機能を実現する構成が提案されている。
【０００３】
このような分散アーキテクチャにおいて高精度な制御を実現するためには、各ＥＣＵを高精度に同期させることが重要である。下記特許文献１においては、内部クロックによりカウントアップする第１タイマを備え、外部から入力される同期信号に基づき第１タイマ値を記憶し、前記記憶値を用いて前記第１タイマ値を補正することにより、簡素な回路で各ＥＣＵを高精度に同期させることを図っている。
【０００４】
下記特許文献２は、『ネットワーク接続されたドライバＥＣＵ、センサＥＣＵ、統合ＥＣＵから構成された電子制御装置において、各ＥＣＵの間のタイミング同期を簡素な回路で実現する。』という技術を開示している。具体的には、『電子制御装置は、車両制御のための各種負荷を駆動するドライバＥＣＵと、各種センサ信号をサンプリングするセンサＥＣＵと、前記ドライバＥＣＵ及び前記センサＥＣＵとネットワーク接続され、各種センサデータより、各種負荷への指令値を演算する統合ＥＣＵを備える電子制御装置において、前記ドライバＥＣＵは、内部のタイミング生成のためのタイマＤを備え、前記センサＥＣＵは、内部のタイミング生成のためのタイマＳを備え、前記統合ＥＣＵは、前記タイマＤ、前記タイマＳの基準となるタイマＭを備えることを特徴とする。』という技術を開示している（要約参照）。
【０００５】
下記特許文献３は、『マイコンからの配線数を低減でき、しかも、マイクロコンピュータを内蔵することなく、アクチュエータを駆動できるドライバＩＣを備えた自動車用電子制御装置およびそれに用いるドライバＩＣを提供することを目的とする。』という課題を解決する手段として、『マイコン１は、センサからの入力信号に基づいて自動車の状態を制御する制御信号を演算する。出力ドライバＩＣ２Ａ，２Ｂは、複数チャネル分のパワートランジスタを備える出力ドライバ２２と、マイコンとシリアル通信を行うシリアル通信インターフェース２３と、パルス幅変調信号やパルス信号を生成するタイマ回路２０Ａ，２０Ｂを備え、これらが集積化された半導体回路として構成される。タイマ回路２０Ａ，２０Ｂは、シリアル通信インターフェース２３によりマイコン１から受け取った制御データ信号に基づいて、パルス幅変調信号やパルス信号を生成する。』という技術を開示している（要約参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１７−０３３０５５号公報
【特許文献２】ＷＯ２０１６／０９３０５５
【特許文献３】特開２００４−３３９９７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記特許文献１記載の技術は、ＥＣＵ内の１つのタイマについて、ＥＣＵ間で高精度に同期することができる。他方でＥＣＵ内に複数のタイマが備えられており、各タイマについて同様に同期させようとすると、タイマの個数分だけ補正回路が必要になるので、回路規模が増える。
【０００８】
上記特許文献２記載の技術は、基準となるタイマＭに対して同期するための補正を実施することにより、同期精度を向上させている。他方でＥＣＵが複数のタイマを備えている場合、同様の補正をタイマごとに実施する必要があるので、そのための回路規模が増えることになる。
【０００９】
上記特許文献３において、同文献の００２９が記載しているように、出力ドライバ２２はパワートランジスタを複数チャネル分集積したものである。すなわち出力ドライバ２２は、複数チャネルに対して駆動信号を出力することができる。他方で同文献の図２や００３４が記載しているように、タイマ回路２０Ａはチャネル毎にコントロールレジスタ３２などを備えている。したがって、チャネルごとにコントロールレジスタ３２などの回路が必要になるので、回路規模が増大することになる。
【００１０】
本発明は、上記課題に鑑みてなされたものであり、車両を制御する電子制御装置において、複数のタイマを簡素な回路構成によって同期させることができる技術を提供するものである。
【課題を解決するための手段】
【００１１】
本発明に係る電子制御装置は、同期信号によってリセットする第１タイマ値の最上位ビットとして第２タイマ値を連結し、前記第２タイマ値を前記同期信号によってカウントアップする。
【発明の効果】
【００１２】
本発明に係る電子制御装置によれば、同期信号によって高精度に同期したタイマ値を複数生成することができる。また同期精度を高めるための回路をタイマごとに構成する必要がないので、回路構成を簡素化することができる。
【図面の簡単な説明】
【００１３】
【図１】実施形態１に係る車載ネットワークシステム１００の構成図である。
【図２】ドライバＥＣＵ２が処理する各信号の経時変化を示すタイムチャートである。
【図３】第２出力回路２５Ｂの詳細を説明するブロック図である。
【図４】第１連結タイマ値（ｔｄ２１［９：０］）と第２閾値が一致するときの各信号の経時変化を示すタイムチャートである。
【図５】第１連結タイマ値の不連続点において第２閾値がセットされている場合の動作例を示すタイムチャートである。
【図６】実施形態２に係るドライバＥＣＵ２の構成を説明するブロック図である。
【発明を実施するための形態】
【００１４】
＜実施の形態１＞
図１は、本発明の実施形態１に係る車載ネットワークシステム１００の構成図である。車載ネットワークシステム１００は、車両に搭載されるＥＣＵを接続するネットワークシステムである。車載ネットワークシステム１００は、統合ＥＣＵ１、ドライバＥＣＵ２、センサＥＣＵ３を有する。各ＥＣＵはネットワーク５を介して接続され、互いに制御データを送受信することにより、車両の動作を制御する。
【００１５】
統合ＥＣＵ１は、他のＥＣＵに対する命令を発信するＥＣＵである。統合ＥＣＵ１は、基準タイマ１１、閾値１２（閾値１２を記憶する記憶回路）、比較器１３、ネットワークＩＦ１４を備える。基準タイマ１１は、統合ＥＣＵ１が内部的に備える基準クロックによって基準タイマ値（ｔｍ［７：０］）をカウントアップする。比較器１３は、基準タイマ１１のカウント値が閾値１２と一致したとき、同期信号（ｓｙｎｃ）を出力する。ネットワークＩＦ１４は同期信号をネットワーク５に対して出力し、各ＥＣＵはネットワーク５を介してその同期信号を受信する。同期信号は、各ＥＣＵが備えるタイマのカウント値を同期させるための基準として用いられる。
【００１６】
統合ＥＣＵ１は、ネットワークＩＦ１４とネットワーク５を介して、後述する第１および第２閾値をドライバＥＣＵ２に対して指示する。ドライバＥＣＵ２はその閾値を適当な記憶装置に格納する。統合ＥＣＵ１は、センサＥＣＵ３に対しても同様に閾値を指示し、センサＥＣＵ３はその閾値を適当な記憶装置に格納する。
【００１７】
ドライバＥＣＵ２は、第１アクチュエータ４Ａと第２アクチュエータ４Ｂを駆動することにより車両の動作を制御する電子制御装置である。図１においては記載の簡易のため、ドライバＥＣＵ２が３台存在する構成例を示しているが、それぞれ異なる装置を駆動するドライバＥＣＵが混在していてもよい。さらに統合ＥＣＵ１は、駆動対象に応じてそれぞれ異なる閾値を各ドライバＥＣＵに対して指示してもよい。
【００１８】
センサＥＣＵ３は、センサから検出値を取得する電子制御装置である。図１においては記載の簡易のため、センサＥＣＵ３が３台存在する構成例を示しているが、それぞれ異なるセンサから検出値を取得するセンサＥＣＵが混在していてもよい。さらに統合ＥＣＵ１は、検出対象に応じてそれぞれ異なる閾値を各センサＥＣＵに対して指示してもよい。
【００１９】
ドライバＥＣＵ２は、ネットワークＩＦ２１、Ｓｙｎｃ検出器２２、第１タイマ２３Ａおよび第２タイマ２３Ｂ、補正部２４、第１出力回路２５Ａおよび第２出力回路２５Ｂ、第１ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）スイッチ２６Ａおよび第２ＭＯＳスイッチ２６Ｂを備える。
【００２０】
ネットワークＩＦ２１は、ネットワーク５を介して他のＥＣＵとの間で信号（第１閾値と第２閾値を指示する信号を含む）を送受信する。Ｓｙｎｃ検出器２２は、ネットワークＩＦ２１を介して統合ＥＣＵ１から同期信号（Ｓｙｎｃ）を受信する。Ｓｙｎｃ検出器２２は、Ｓｙｎｃを第１タイマ２３Ａ、第２タイマ２３Ｂ、補正部２４、第２出力回路２５Ｂに対して出力する。
【００２１】
第１タイマ２３Ａは、８ビットの第１タイマ値（ｔｄ０［７：０］）をカウントするカウンタである。第１タイマ２３Ａは、ドライバＥＣＵ２が備える内部クロック（図示せず）にともなって第１タイマ値をカウントアップし、Ｓｙｎｃを受け取ると第１タイマ値をリセットする。
【００２２】
補正部２４は、第１タイマ値が基準タイマ１１のカウント値と一致するように第１タイマ値を補正する。補正部２４は、補正後の第１タイマ値（ｔｄ１［７：０］）を第１出力回路２５Ａと第２出力回路２５Ｂに対して出力する。補正部２４が第１タイマ値を補正する手法としては、例えば特許文献１記載の方法を用いることができるが、その他適当な方法を用いてもよい。
【００２３】
第１出力回路２５Ａは、補正後の第１タイマ値と第１閾値（統合ＥＣＵ１から指定されたもの）を比較し、両者が一致したときパルス信号を出力する。第１ＭＯＳスイッチ２６Ａは、そのパルス信号によって駆動制御される。第１ＭＯＳスイッチ２６Ａの出力ｏｕｔ１により第１アクチュエータ４Ａが駆動制御される。
【００２４】
第２タイマ２３Ｂは、２ビットの第２タイマ値（ｔｄ２０［１：０］）をカウントするカウンタである。第２タイマ２３Ｂは、Ｓｙｎｃを受け取ると第２タイマ値をカウントアップし、第２タイマ値がオーバーフローするとき第２タイマ値をリセットする。
【００２５】
第２出力回路２５Ｂは、補正後の第１タイマ値のビット列と第２タイマ値のビット列を連結することにより、１０ビットの第１連結タイマ値（ｔｄ２１［９：０］）を生成する。このとき、第２タイマ値のビット列が最上位ビットとなるようにする。すなわち、ｔｄ２１［９：０］＝｛ｔｄ２０［１：０］，ｔｄ１［７：０］｝である。これにより第１連結タイマ値は、第１タイマ値の４倍（＝２ビット）のタイマ値をカウントすることができるビット数を有することになる。
【００２６】
第２出力回路２５Ｂは、第１連結タイマ値と第２閾値（ｔｈｄ２［９：０］）（統合ＥＣＵ１から指定されたもの）とＳｙｎｃを受け取り、第１連結タイマ値と第２閾値が一致したときパルス信号を出力する。第２ＭＯＳスイッチ２６Ｂは、そのパルス信号によって駆動制御される。第２ＭＯＳスイッチ２６Ｂの出力ｏｕｔ２により第２アクチュエータ４Ｂが駆動制御される。
【００２７】
図２は、ドライバＥＣＵ２が処理する各信号の経時変化を示すタイムチャートである。図２上段は第１出力回路２５Ａに関連する各信号を示し、図２下段は第２出力回路２５Ｂに関連する各信号を示す。以下図２を用いてドライバＥＣＵ２の動作を説明する。
【００２８】
第１タイマ２３Ａが出力する第１タイマ値（ｔｄ０［７：０］）は、基準タイマ値（ｔｍ［７：０］）から大きくずれている場合がある。この値をそのまま用いると、第１タイマ値と第１閾値が一致する時刻ｃは、基準タイマ値と第２閾値が一致する時刻ａから大きくずれてしまう。補正部２４による補正後の第１タイマ値（ｔｄ１［７：０］）を用いることにより、第１タイマ値と第１閾値が一致するのは時刻ｂとなるので、ずれを低減することができる（図２上段内の矢印）。第１タイマ値のずれの大きさによらず、第１タイマ２３ＡはＳｙｎｃによって第１タイマ値をリセットするので、少なくともその時点において両者のずれをリセットすることができる。
【００２９】
第１連結タイマ値（ｔｄ２１［９：０］）は、下位８ビットについては第１タイマ値と一致する。第１タイマ値がＳｙｎｃによってリセットされるとき、第１連結タイマ値の上位２ビットが１カウントアップされる。すなわち第１連結タイマ値は、第１タイマ値と同じタイマ値を４回（＝２ビット分）カウントすることになるので、第２タイマ値がオーバーフローするまでカウントアップし続ける。基準タイマに基づく理想値と実際の第１連結タイマ値との間のずれは、Ｓｙｎｃによって強制的にリセットされ、そのタイミングで両者は一致することになる。
【００３０】
補正前の第１タイマ値と第２タイマ値を連結した場合、第１連結タイマ値が第２閾値と一致するのは時刻ｆである。理想値が第２閾値と一致するのは時刻ｄであるので、両者のずれが大きい。補正後の第１タイマ値と第２タイマ値を連結することにより、第１連結タイマ値と第２閾値が一致するのは時刻ｅとなるので、理想値との間のずれを抑制することができる（図２下段内の矢印）。
【００３１】
図３は、第２出力回路２５Ｂの詳細を説明するブロック図である。第１比較器２５１は第１連結タイマ値（ｔｄ２１［９：０］）と第２閾値（ｔｈｄ２［９：０］）を比較し、両者が一致している間は第１合致信号（ｍａｔｃｈ１）に１をセットする。論理和演算器２５５は、第１合致信号と後述する論理積ａｎｄの論理和を信号ｓｅｔとして出力する。立ち下がりタイミング発生器２５６は、信号ｓｅｔから所定サイクル遅れたタイミングで信号ｒｓｔを１にセットする。記憶回路ＳＲ−ＦＦ２５７は、信号ｓｅｔが１のとき１を記憶し、信号ｒｓｔが１にセットされると０を記憶する。記憶回路ＳＲ−ＦＦ２５７が記憶している信号が第２出力回路２５Ｂの出力となる。これにより、第１連結タイマ値と第２閾値が一致した時点でパルス信号を出力することができる。
【００３２】
第２比較器２５２は、第１連結タイマ値の上位２ビット（ｔｄ２１［９：８］）と、第２閾値の上位２ビット（ｔｈｄ２［９：８］）に対して１加算した値を比較し、両者が一致している間は第２合致信号（ｍａｔｃｈ２）に１をセットする。論理積演算器２５４は、ｍａｔｃｈ２とＳｙｎｃの論理積ａｎｄを出力する。第２比較器２５２と論理積演算器２５４の役割については後述の図５を用いて改めて説明する。
【００３３】
図４は、第１連結タイマ値（ｔｄ２１［９：０］）と第２閾値が一致するときの各信号の経時変化を示すタイムチャートである。時刻ａにおいて第１連結タイマ値と第２閾値が一致し、第１合致信号ｍａｔｃｈ１が１となる。このとき信号ｓｅｔも１となるので、ｏｕｔ２も１となる。所定サイクル遅れて信号ｒｓｔが１になり、これによりｏｕｔ２がリセットされる。これにより所定サイクル分のパルス幅を有する１ショットパルスが生成される。
【００３４】
図５は、第１連結タイマ値の不連続点において第２閾値がセットされている場合の動作例を示すタイムチャートである。第１連結タイマ値の下位８ビットはＳｙｎｃによってリセットされ、上位２ビットはＳｙｎｃによってカウントアップされる。これに起因して、第１連結タイマ値の下位８ビット（＝第１タイマ値）が理想値からずれている場合、図５に示すようにＳｙｎｃのタイミングで第１連結タイマ値が不連続的にカウントアップする。第２閾値がこの不連続点にセットされている場合、第１連結タイマ値と第２閾値が一致するタイミングが存在しないので、第１合致信号（ｍａｔｃｈ１）は１にならない。このような場合であってもｏｕｔ２を出力できるようにするため、第２合致信号（ｍａｔｃｈ２）を用いる。
【００３５】
図５のような状況は、第１連結タイマ値が第２閾値をまたいでスキップするときに生じる。このスキップはＳｙｎｃと同時に発生するので、図５のような状況を捕捉するため、論理積演算器２５４はＳｙｎｃとｍａｔｃｈ２の論理積をとることとした。図５の不連続点は第１連結タイマ値の上位２ビットがカウントアップされるタイミングにおいて生じるので、カウントアップ後の第１連結タイマ値の上位２ビットと第２閾値の上位２ビットとの間の差分は必ず１となる。換言すると、第２閾値の上位２ビットに対して１加算した値は、Ｓｙｎｃによりカウントアップした第１連結タイマ値の上位２ビットと一致する。第２比較器２５２はこの状況を捕捉するためのものである。したがって図３下段の構成により、図５のような不連続変化を捕捉し、少なくともＳｙｎｃの時点でｏｕｔ２を出力することができる。
【００３６】
＜実施の形態１：まとめ＞
本実施形態１に係るドライバＥＣＵ２は、補正部２４が第１タイマ値を補正することにより、第１タイマ値を基準タイマ値と高精度に同期することができる。さらに第１タイマ値の最上位ビットとして第２タイマ値を連結することにより、第１タイマ値と同程度の精度で基準タイマ値と同期した別のタイマ値（第１連結タイマ値）を生成することができる。第１連結タイマ値を生成するために別途補正処理などを実施する必要はないので、簡素な回路構成により、高精度に同期された複数のタイマ値を生成することができる。
【００３７】
＜実施の形態２＞
図６は、本発明の実施形態２に係るドライバＥＣＵ２の構成を説明するブロック図である。本実施形態２に係るドライバＥＣＵ２は、実施形態１で説明した構成に加えて、新たに第３タイマ２３Ｃ、第３出力回路２５Ｃ、第３ＭＯＳスイッチ２６Ｃを備える。その他の構成は実施形態１と概ね同様であるので、以下では差異点について主に説明する。
【００３８】
統合ＥＣＵ１は、第３閾値をドライバＥＣＵ２に対して送信し、ネットワークＩＦ２１はその値を受け取る。Ｓｙｎｃ検出器２２は、Ｓｙｎｃを第３出力回路２５Ｃに対して出力する。第３タイマ２３Ｃは、２ビットの第３タイマ値（ｔｄ３０［１：０］）をカウントするカウンタである。第３タイマ２３Ｃは、第２タイマ値がオーバーフローしたことを示す信号ｏｖｆを受け取ると第３タイマ値をカウントアップし、第３タイマ値がオーバーフローするとき第３タイマ値をリセットする。
【００３９】
第３出力回路２５Ｃは、第１連結タイマ値のビット列と第３タイマ値のビット列を連結することにより、１２ビットの第２連結タイマ値（ｔｄ３１［１１：０］）を生成する。このとき、第３タイマ値のビット列が最上位ビットとなるようにする。すなわち、ｔｄ３１［１１：０］＝｛ｔｄ３０［１：０］，ｔｄ２１［９：０］｝である。これにより第２連結タイマ値は、第１連結タイマ値の４倍（＝２ビット）のタイマ値をカウントすることができるビット数を有することになる。
【００４０】
第３出力回路２５Ｃは、第２出力回路２５Ｂと同様の構成を備える。すなわち第３出力回路２５Ｃは、第２連結タイマ値と第３閾値（統合ＥＣＵ１から指定されたもの）とＳｙｎｃを受け取り、第２連結タイマ値と第３閾値が一致したときパルス信号を出力する。第３ＭＯＳスイッチ２６Ｃは、そのパルス信号によって駆動制御される。第３ＭＯＳスイッチ２６Ｃの出力ｏｕｔ３により図示しない第２アクチュエータが駆動制御される。
【００４１】
＜実施の形態２：まとめ＞
本実施形態２に係るドライバＥＣＵ２は、実施形態１と同様に補正部２４が第１タイマ値を補正することにより、高精度に同期された第１および第２連結タイマ値を得ることができる。第３タイマ２３Ｃ、第３閾値、および第３出力回路２５Ｃ以降についても同様の構成を追加することにより、４つ以上の連結タイマ値を得ることができる。
【００４２】
＜本発明の変形例について＞
本発明は上記実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
【００４３】
以上の実施形態において、第１タイマ値は８ビットであり、第２および第３タイマ値は２ビットであることを説明したが、これらタイマ値のビット数はこれに限るものではなく任意のビット数を用いることができる。
【００４４】
図３において、所定サイクルのワンショットパルスを発生させるために立ち下がりタイミング発生器２５６を用いることを説明したが、その他適当な構成により同様の機能を実現してもよい。例えば制御の目的に応じて、タイマと閾値を比較することによりＳＲ−ＦＦ２５７をリセットするタイミングを定めてもよい。
【００４５】
以上の実施形態において、ドライバＥＣＵ２がパルス信号を出力するタイミングをタイマ値によって制御することを説明した。同様の制御はその他ＥＣＵにおいても実施することができる。例えばセンサＥＣＵ３においては、センサから検出値をサンプリングするタイミングをタイマ値によって制御することができる。この場合は各出力回路がタイマ値と閾値を比較することにより、サンプリングタイミングを指示する信号ｏｕｔを出力することになる。
【００４６】
以上の実施形態において、統合ＥＣＵ１が備える基準タイマ１１とドライバＥＣＵ２が備える第１タイマ２３Ａを同期させることを説明したが、同様の構成はＥＣＵ間でタイマを同期させるネットワークシステム一般において適用することができる。
【符号の説明】
【００４７】
１：統合ＥＣＵ
２：ドライバＥＣＵ
２１：ネットワークＩＦ
２２：Ｓｙｎｃ検出器
２３Ａ：第１タイマ
２３Ｂ：第２タイマ
２４：補正部
２５Ａ：第１出力回路
２５Ｂ：第２出力回路
２６Ａ：第１ＭＯＳスイッチ
２６Ｂ：第２ＭＯＳスイッチ
３：センサＥＣＵ
４Ａ：第１アクチュエータ
４Ｂ：第２アクチュエータ
５：ネットワーク
１００：車載ネットワークシステム
【図１】
2018206231.tif 000003
【図２】
2018206231.tif 000004
【図３】
2018206231.tif 000005
【図４】
2018206231.tif 000006
【図５】
2018206231.tif 000007
【図６】
2018206231.tif 000008