(57)【要約】【課題】画像信号の読み出し時間が増加することなく、ランダムノイズによる影響を低減して画質の劣化を防止する。【解決手段】撮像素子１０２は複数の画素が２次元マトリックス状に配列され、光を受光する第１の画素領域と、遮光された第２の画素領域とを有している。列回路制御部１１０は列回路によって第１の画素領域の画素について読み出し制御を行って得られた第１の画素信号についてＡＤ変換を行い、第２の画素領域の画素について読み出し制御を行って得られた第２の画素信号についてＡＤ変換を行う際、第１の画素信号についてＡＤ変換を１回行わせる間、第２の画素信号についてＡＤ変換を複数回行わせる。そして、複数回のＡＤ変換によるＡＤ変換結果が加算平均される。【選択図】図５
2018101938.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が２次元マトリックス状に配列され、光を受光する第１の画素領域と、遮光された第２の画素領域とを有する撮像素子について前記画素の読み出し制御を行う撮像素子制御装置であって、
前記第１の画素領域の画素について読み出し制御を行って得られた第１の画素信号についてＡＤ変換を行い、前記第２の画素領域の画素について読み出し制御を行って得られた第２の画素信号についてＡＤ変換を行う読み出し手段と、
前記読み出し手段を制御して前記第１の画素信号についてＡＤ変換を１回行わせる間、前記第２の画素信号についてＡＤ変換を複数回行わせる制御手段と、
前記複数回のＡＤ変換によるＡＤ変換結果を加算平均する演算手段と、
を有することを特徴とする撮像素子制御装置。
【請求項２】
前記制御手段は、前記読み出し手段に前記画素をリセットした際に得られた第２の画素信号がＡＤ変換されている間に、前記第１の画素信号をＡＤ変換させることを特徴とする請求項１に記載の撮像素子制御装置。
【請求項３】
前記複数の画素の各々は、瞳分割された複数の光電変換部を有し、
前記制御手段は、前記読み出し手段に、前記画素をリセットした際に得られた第２の画素信号がＡＤ変換されている間に、前記複数の光電変換部で得られた第１の画素信号をＡＤ変換させることを特徴とする請求項１に記載の撮像素子制御装置。
【請求項４】
前記複数の光電変換部として第１の光電変換部および第２の光電変換部を備え、
前記読み出し手段は、前記ＡＤ変換を行う際、前記第２の画素信号をサンプルホールドした後、前記第１の光電変換部および前記第２の光電変換部で得られた前記第１の画素信号をサンプルホールドし、さらに、前記第１の光電変換部で得られた前記第２の画素信号をサンプルホールドすることを特徴とする請求項３に記載の撮像素子制御装置。
【請求項５】
複数の画素が２次元マトリックス状に配列され、光を受光する第１の画素領域と、遮光された第２の画素領域とを有する撮像素子と、
請求項１乃至４のいずれか１項に記載の撮像素子制御装置と、
前記読み出し手段によるＡＤ変換で得られた画像信号に対して所定の画像処理を行う画像処理手段と、
を有することを特徴とする撮像装置。
【請求項６】
複数の画素が２次元マトリックス状に配列され、光を受光する第１の画素領域と、遮光された第２の画素領域とを有する撮像素子について前記画素の読み出し制御を行う撮像素子制御装置の制御方法であって、
前記第１の画素領域の画素について読み出し制御を行って得られた第１の画素信号についてＡＤ変換を行い、前記第２の画素領域の画素について読み出し制御を行って得られた第２の画素信号についてＡＤ変換を行う読み出しステップと、
前記読み出しステップによって前記第１の画素信号についてＡＤ変換を１回行わせる間、前記第２の画素信号についてＡＤ変換を複数回行わせる制御ステップと、
前記複数回のＡＤ変換によるＡＤ変換結果を加算平均する演算ステップと、
を有することを特徴とする制御方法。
【請求項７】
複数の画素が２次元マトリックス状に配列され、光を受光する第１の画素領域と、遮光された第２の画素領域とを有する撮像素子について前記画素の読み出し制御を行う撮像素子制御装置で用いられる制御プログラムであって、
前記撮像素子制御装置が備えるコンピュータに、
前記第１の画素領域の画素について読み出し制御を行って得られた第１の画素信号についてＡＤ変換を行い、前記第２の画素領域の画素について読み出し制御を行って得られた第２の画素信号についてＡＤ変換を行う読み出しステップと、
前記読み出しステップによって前記第１の画素信号についてＡＤ変換を１回行わせる間、前記第２の画素信号についてＡＤ変換を複数回行わせる制御ステップと、
前記複数回のＡＤ変換によるＡＤ変換結果を加算平均する演算ステップと、
を実行させることを特徴とする制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子制御装置、その制御方法、および制御プログラム、並びに撮像装置に関し、特に、相関二重サンプリングを行う撮像素子制御装置に関する。
【背景技術】
【０００２】
一般に、デジタルカメラなどの撮像装置で用いられるＣＭＯＳイメージセンサでは、黒レベルの基準となる遮光画素（ＯＢ画素）と入射光に応じた画像信号を出力する開口画素とを有している。そして、ＯＢ画素は、開口画素の出力レベルを黒レベルに基づいて補正するための補正値取得領域として用いられる。
【０００３】
ところが、ＯＢ画素が所謂ランダムノイズの影響を受けて、ＯＢ画素で得られる補正値における誤差が大きくなると、ＯＢ画素の出力に基づいて開口画素の出力を補正した際、パターンノイズが生じて画質が劣化することがある。
【０００４】
上述のようなランダムノイズの影響を低減する撮像装置として、例えば、特許文献１に記載の撮像装置が知られている。
【０００５】
特許文献１に規定の撮像装置で用いられるＣＭＯＳイメージセンサでは、列毎にＡＤ変換部を有するカラム処理部が備えられている。そして、カラム処理部において画素のリセットレベルと信号レベルとを各々複数回ＡＤサンプリングして、その結果を平均化する。これによって、画素およびＡＤ変換部で生じるランダムノイズを低減している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−４７２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の撮像装置においては、リセットレベルと信号レベルとを複数回ＡＤサンプリングしているので、画像信号の読み出し時間が不可避的に増加する。この結果、撮影が完了するまでの時間が増加することになる。一方、読み出し時間を低減しようとしてサンプリングを行うと、サンプリングによるノイズ低減効果を十分に得ることができない。
【０００８】
そこで、本発明の目的は、画像信号の読み出し時間が増加することなく、ランダムノイズによる影響を低減して画質が劣化することのない撮像素子制御装置、その制御方法、および制御プログラム、並びに撮像装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記の目的を達成するため、本発明による撮像素子制御装置は、複数の画素が２次元マトリックス状に配列され、光を受光する第１の画素領域と、遮光された第２の画素領域とを有する撮像素子について前記画素の読み出し制御を行う撮像素子制御装置であって、前記第１の画素領域の画素について読み出し制御を行って得られた第１の画素信号についてＡＤ変換を行い、前記第２の画素領域の画素について読み出し制御を行って得られた第２の画素信号についてＡＤ変換を行う読み出し手段と、前記読み出し手段を制御して前記第１の画素信号についてＡＤ変換を１回行わせる間、前記第２の画素信号についてＡＤ変換を複数回行わせる制御手段と、前記複数回のＡＤ変換によるＡＤ変換結果を加算平均する演算手段と、を有することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、画像信号の読み出し時間の増加を防止して、ランダムノイズによる影響を低減して画質の劣化を低減することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係る撮像素子制御装置が用いられる撮像装置の一例についてその構成を示すブロック図である。
【図２】図１に示す画素についてその構成の一例を示す図である。
【図３】図２に示す画素の読み出し動作を説明するためのタイミング図である。
【図４】図１に示す列回路についてその構成の一例を示す図である。
【図５】図４に示す列回路においてＯＢ領域に備えられたＯＢ画素の信号読み出しに応じた動作を説明するための図である。
【図６】図４に示す列回路において開口画素領域に備えられた開口画素の信号読み出しに応じた動作を説明するための図である。
【図７】本発明の第２の実施形態に係るカメラで用いられる撮像素子における画素の構成についてその一例を示す図である。
【図８】図７に示す画素の読み出し動作を説明するためのタイミング図である。
【図９】本発明の第２の実施形態に係るカメラで用いられる列回路においてＯＢ領域に備えられたＯＢ画素の信号読み出しに応じた動作を説明するための図である。
【図１０】本発明の第２の実施形態に係るカメラで用いられる列回路において開口画素領域に備えられた開口画素の信号読み出しに応じた動作を説明するための図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の実施の形態による撮像素子制御装置の一例について図面を参照して説明する。
【００１３】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る撮像素子制御装置が用いられる撮像装置の一例についてその構成を示すブロック図である。
【００１４】
図示の撮像装置は、例えば、デジタルカメラ（以下単にカメラと呼ぶ）１００であり、複数の画素１０４が２次元マトリックス状に配列された画素部１０１を備えている。画素１０４には、光学的に遮光され黒レベルの基準となる画素であるＯＢ画素１０５と入射光を受光して当該入射光に応じた信号（画素信号）を出力する開口画素１０６とがある。画素部１０１はＯＢ領域１０２および開口画素領域１０３を有しており、ＯＢ領域１０２においてはＯＢ画素１０５が２次元マトリックス状に配列されている。また、開口画素領域１０３においては、開口画素１０６が２次元マトリックス状に配列されている。
【００１５】
さらに、カメラ１００は、垂直走査回路１０８、垂直信号線１０７、列回路１０９、および列回路制御部１１０を備えている。垂直走査回路１０８は、画素信号を出力する画素１０４を選択して順次走査して、その画素信号を垂直信号線１０７に出力する。列回路１０９は、列回路制御部１１０の制御下で垂直信号線１０７に出力された画素信号を列毎に処理する。
【００１６】
また、カメラ１００は、水平走査回路１１１、タイミング制御部１１２、および出力部１１３を有している。水平走査回路１１１は列回路１０９で処理された画素信号を列毎に順次読み出す。タイミング制御部１１２は、垂直走査回路１０８および水平走査回路１１１の動作のタイミングを制御して、出力部１１３から画像信号を出力する。
【００１７】
列回路制御部１１０は、後述するように、第１のスイッチ信号Ｐ＿ＳＷ１、第２のスイッチ信号Ｐ＿ＳＷ２、第３のスイッチ信号Ｐ＿ＳＷ３、第４のスイッチ信号Ｐ＿ＳＷ４、および第５のスイッチ信号Ｐ＿ＳＷ５を列回路１０９に出力する。また、列回路制御部１１０は、ランプ信号Ｖｒａｍｐ、基準電圧Ｖｒｅｆ、カウントリセット信号Ｐ＿ｒｓｔ＿ｃｏｕｎｔ、およびクロックＣＬＫを列回路１０９に出力する。
【００１８】
図２は、図１に示す画素についてその構成の一例を示す図である。
【００１９】
画素１０４はフォトダイオード（ＰＤ：光電変換部）２０１、浮遊拡散層２０２、画素トランジスタ２０３、選択トランジスタ２０４、転送トランジスタ２０５、およびリセットトランジスタ２０６を有している。ＰＤ２０１は光電変換によって入射光に応じた電荷を出力する。転送トランジスタ２０５はＰＤ２０１の電荷を浮遊拡散層２０２に転送する。浮遊拡散層２０２は電荷を電圧に変換する。画素トランジスタ２０３は浮遊拡散層２０２の電圧に応じた電圧信号を画素信号として出力する。選択トランジスタ２０４は画素トランジスタ２０３を選択的に垂直信号線１０７に接続する。リセットトランジスタ１０６は浮遊拡散層２０２の電荷をリセットするためのトランジスタである。
【００２０】
選択トランジスタ２０４、転送トランジスタ２０５、およびリセットトランジスタ２０６には垂直走査回路１０８からそれぞれ選択信号ＳＥＬ、転送信号ＴＸ、およびリセット信号ＲＥＳが送られる。ここでは、画素トランジスタ２０３から垂直信号線１０７に出力される画素信号をＶｐｉｘとする。
【００２１】
図３は、図２に示す画素の読み出し動作を説明するためのタイミング図である。
【００２２】
期間Ｔ３００において、タイミング制御部１１２の制御下で垂直走査回路１０８は転送信号ＴＸおよびリセット信号ＲＥＳをハイレベル（Ｈレベル）とする。これによって、転送トランジスタ２０５およびリセットトランジスタ２０６がオン状態となって、ＰＤ２０１および浮遊拡散層２０２は電源電圧ＶＤＤに応じた電位にリセットされる。
【００２３】
Ｔ３０１期間において、画素部１０１に光が入射し、電荷の蓄積が行われる。ここでは、タイミング制御部１１２の制御下で、垂直走査回路１０８は選択信号ＳＥＬをＨレベルとする。これによって、選択トランジスタ２０４がオン状態となって、リセットレベルが垂直出力線１０７を介して画素信号Ｖｐｉｘとして出力される。この際の画素信号ＶｐｉｘをＮ信号とする。
【００２４】
Ｔ３０２期間において、垂直走査回路１０８は転送信号ＴＸをＨレベルとする。これによって、転送トランジスタ２０５がオン状態となって、ＰＤ２０１に蓄積された電荷が浮遊拡散層２０２に転送される。そして、ＰＤ２０１に蓄積された電荷に、浮遊拡散層２０２で保持されたリセットレベルを加算した画素信号Ｖｐｉｘが画素トランジスタ２０３および選択トランジスタ２０４を介して垂直信号線１０７に出力される。この際の画素信号ＶｐｉｘをＳ信号とする。
【００２５】
図４は、図１に示す列回路についてその構成の一例を示す図である。
【００２６】
列回路１０９は、比較器４０２、カウンタ４０３、ＯＲ回路ＯＧ１を備えるＡＤ変換部４０４、および増幅器４０１を有している。さらに、列回路１０９は、第１〜第５のスイッチＳＷ１〜ＳＷ５、クランプ容量素子Ｃｃｌｍｐ、およびサンプルホールド容量素子Ｃ＿Ｖｐｉｘ１およびＣ＿Ｖｐｉｘ２を有する。第１〜第５のスイッチＳＷ１〜ＳＷ５はそれぞれ第１のスイッチ信号Ｐ＿ＳＷ１〜Ｐ＿ＳＷ５によってオンオフ制御される。
【００２７】
増幅器４０１には画素部１０１から垂直信号線１０７を介して画素信号Ｖｐｉｘが入力される。そして、増幅器４０１は画素信号Ｖｐｉｘを増幅して、増幅信号Ｖｐｉｘ＿ａｍｐを出力する。第１〜第４のスイッチＳＷ１〜ＳＷ４のオンオフ制御に応じて、サンプルホールド容量素子Ｃ＿Ｖｐｉｘ１およびＣ＿Ｖｐｉｘ２は増幅信号Ｖｐｉｘ＿ａｍｐをサンプルホールドして、サンプルホールド信号Ｖｐｉｘ＿ｓｈとして出力する。
【００２８】
比較器４０２にはサンプルホールド信号Ｖｐｉｘ＿ｓｈが入力される。さらに、比較器４０２には、第５のスイッチＳＷ５のオンオフ制御に応じて、ランプ信号Ｖｒａｍｐがクランプ容量素子Ｃｃｌｍｐを介してランプ信号Ｖｃｏｍｐとして入力される。図示のように、比較器４０２の一方の入力端にはサンプルホールド信号Ｖｐｉｘ＿ｓｈが入力され、他方の入力端にはランプ信号Ｖｃｏｍｐが入力される。そして、比較器４０２はその比較結果を比較結果信号ＣＭＰとしてＯＲ回路ＯＧ１に出力する。
【００２９】
さらに、ＯＲ回路ＯＧ１には、第５のスイッチ信号Ｐ＿ＳＷ５が入力されており、ＯＲ回路ＯＧ１は比較結果信号ＣＭＰおよび第５のスイッチ信号Ｐ＿ＳＷ５を論理和したＯＲ信号をカウンタ４０３に出力する。カウンタ４０３はＯＲ信号がＬレベルである期間において、つまり、比較結果信号ＣＭＰおよび第５のスイッチ信号Ｐ＿ＳＷ５がＬレベルの期間にクロックＣＬＫに基づいてカウントを行う。そして、カウンタ４０３はカウント結果をカウント信号として出力する。
【００３０】
なお、カウンタ４０３は、カウントリセット信号Ｐ＿ｒｓｔ＿ｃｏｕｎｔに応じてカウント結果をリセットする。
【００３１】
図５は、図４に示す列回路においてＯＢ領域に備えられたＯＢ画素の信号読み出しに応じた動作を説明するための図である。
【００３２】
図示の例では、ＯＢ画素１０５の信号レベルは小さいので、複数回のＡＤ変換が行われる。また、第１〜第５のスイッチ信号Ｐ＿ＳＷ１〜Ｐ＿ＳＷ５がＨレベルの際に第１〜第５のスイッチＳＷ１〜ＳＷ５はオンし、第１〜第５のスイッチ信号Ｐ＿ＳＷ１〜Ｐ＿ＳＷ５がＬレベルの際に第１〜第５のスイッチＳＷ１〜ＳＷ５はオフする。なお、図５において省略されているが、ランプ信号Ｖｒａｍｐは期間Ｔ５０６〜Ｔ５２８において単調増加する。
【００３３】
期間Ｔ５００において、列回路制御部１１０は、カウンタリセット信号Ｐ＿ｒｓｔ＿ｃｏｕｎｔがＨレベルとして、カウンタ４０３をリセットする。さらに、列回路制御部１１０は、第５のスイッチ信号Ｐ＿ＳＷ５をＨレベルとして、第５のスイッチＳＷ５をオンとする。これによって、ランプ信号Ｖｃｏｍｐが基準電圧Ｖｒｅｆにクランプされる。さらに、第５のスイッチ信号Ｐ＿ＳＷ５がＨレベルとなると、ＯＲ回路ＯＧ１の出力がＨレベルとなり、カウンタ４０３はカウント動作を停止する。
【００３４】
続いて、期間Ｔ５０１期間において、垂直走査回路１０８によって選択された画素行からＮ信号が出力される。これによって、増幅信号Ｖｐｉｘ＿ａｍｐが変化する。さらに、列回路制御部１１０は、第１のスイッチ信号Ｐ＿ＳＷ１をＨレベルとしてスイッチＳＷ１をオンとする。これによって、増幅信号Ｖｐｉｘ＿ａｍｐがサンプルホールド容量素子Ｃ＿Ｖｐｉｘ１でサンプルホールドされる。以下、増幅信号Ｖｐｉｘ＿ａｍｐをＡＭＰ＿Ｎ信号とする。
【００３５】
期間Ｔ５０２において、列回路制御部１１０は、第２のスイッチ信号Ｐ＿ＳＷ２をＨレベルとしてスイッチＳＷ２をオンとする。これによって、サンプルホールド容量素子Ｃ＿Ｖｐｉｘ１にサンプルホールドされたＡＭＰ＿Ｎ信号が比較器４０２に入力される。そして、比較器４０２はランプ信号ＶｃｏｍｐとＡＭＰ＿Ｎ信号とを比較して比較結果信号ＣＭＰを出力する。
【００３６】
なお、期間Ｔ５０２においては、ランプ信号Ｖｃｏｍｐの電位（電圧）はＡＭＰ＿Ｎ信号の電位よりも低いので、比較結果信号ＣＭＰはＬレベルとなる。
【００３７】
さらに、列回路制御部１１０は、第５のスイッチ信号Ｐ＿ＳＷ５をＬレベルとする。これによって、比較結果信号ＣＭＰおよび第５のスイッチ信号Ｐ＿ＳＷ５に応じて、ＯＲ回路ＯＧ１はＬレベルのＯＲ信号を出力する。この結果、期間Ｔ５０２において、第５のスイッチ信号Ｐ＿ＳＷ５がＬレベルとなったタイミングで、カウンタ４０３はカウント動作を開始する。
【００３８】
期間Ｔ５０３において、ランプ信号Ｖｃｏｍｐの電位がＡＭＰ＿Ｎ信号の電位よりも高くなるので、比較器４０２の出力である比較結果信号ＣＭＰはＨレベルとなる。よって、ＯＲ回路ＯＧ１はＨレベルのＯＲ信号を出力するので、カウンタ４０３はカウント動作を停止する。
【００３９】
なお、この際、カウンタ４０３は、後述するように、複数回ＡＤ変換した結果を加算して出力するため、そのカウント値を保持する。
【００４０】
期間Ｔ５０４期間において、列回路制御部１１０は、第５のスイッチ信号Ｐ＿ＳＷ５をＬレベルして、第５のスイッチＳＷ５をオンとする。これによって、ランプ信号Ｖｒａｍｐは基準電位Ｖｒｅｆにリセットされ、基準電圧Ｖｒｅｆにクランプされる。また、第５のスイッチ信号Ｐ＿ＳＷ５がＨレベルであるので、ＯＲ回路ＯＧ１はＯＲ信号をＨレベルに維持する。この結果、カウンタ４０３は動作を停止した状態を維持する。
【００４１】
期間Ｔ５０５において、垂直走査回路１０８は転送信号ＴＸをＨレベルとして転送トランジスタ２０５をオンとする。これによって、垂直信号線１０７を介して増幅器４０１にＳ信号が出力される。また、列回路制御部１１０は、第３のスイッチ信号Ｐ＿ＳＷ３をＨレベルとして第３のスイッチＳＷ３をオンとする。この結果、Ｓ信号はサンプルホールド容量素子Ｃ＿Ｖｐｉｘ２にサンプルホールドされて、増幅信号Ｖｐｉｘ＿ａｍｐがＡＭＰ＿Ｓ信号として出力される。
【００４２】
期間Ｔ５０６〜Ｔ５０７においては、前述の期間Ｔ５０２〜Ｔ５０３と同様の動作が行われる。なお、ここでは、カウンタ４０３は期間Ｔ５０３において保持したカウント値からカウントの開始および停止を行うので、結果的にＡＤ変換結果が加算されることになる。
【００４３】
期間Ｔ５０８期間において、列回路制御部１１０は第５のスイッチ信号Ｐ＿ＳＷ５をＨレベルとしてスイッチＳＷ５をオンとする。これによって、前述のように、ランプ信号Ｖｃｏｍｐが基準電圧Ｖｒｅｆにクランプされる。
【００４４】
期間Ｔ５０９〜Ｔ５１６期間においては、期間Ｔ５０６〜Ｔ５０８と同様の動作が繰り返して行われる。なお、期間Ｔ５１６においてカウンタ４０３が保持するカウント値はＡＭＰ＿Ｎ信号を複数回ＡＤ変換した結果を加算したものであり、演算回路に（図示せず）よって当該加算結果をＡＤ変換した回数で除算して平均化する。
【００４５】
期間Ｔ５１７において、列回路制御部１１０はカウンタリセット信号Ｐ＿ｒｓｔ＿ｃｏｕｎｔをＨレベルとして、カウンタ４０３のカウント値を初期値にリセットする。さらに、列回路制御部１１０は第４のスイッチ信号Ｐ＿ＳＷ４をＨレベルとしてスイッチＳＷ４をオンとする。これによって、サンプルホールド容量素子Ｃ＿Ｖｐｉｘ２にサンプルホールドされたＡＭＰ＿Ｓ信号が比較器４０２に入力される。
【００４６】
期間Ｔ５１８〜Ｔ５２８においては、期間Ｔ５０６〜Ｔ５１６と同様の動作がＡＭＰ＿Ｓ信号に対して行われる。なお、期間Ｔ５２８においてカウンタ４０３が保持するカウント値はＡＭＰ＿Ｓ信号を複数回ＡＤ変換した結果を加算したものであり、演算回路によって当該加算結果をＡＤ変換した回数で除算して平均化する。
【００４７】
期間Ｔ５２９において、列回路制御部１１０は、カウンタリセット信号Ｐ＿ｒｓｔ＿ｃｏｕｎｔをＨレベルとして、カウンタ４０３のカウント値を初期値にリセットする。そして、期間Ｔ５２９において、選択された行の読み出しの動作が完了し、垂直走査回路１０８によって次の行が選択されて同様の動作が行われる。
【００４８】
図６は、図４に示す列回路において開口画素領域に備えられた開口画素の信号読み出しに応じた動作を説明するための図である。なお、図６において省略されているが、ランプ信号Ｖｒａｍｐは期間Ｔ６０６〜Ｔ６０７において単調増加する。
【００４９】
期間Ｔ６００〜６０３においては、図５で説明した期間Ｔ５００〜Ｔ５０３と同様の動作が行われる。なお、期間Ｔ６０３において、カウンタ４０３が保持するカウント値がＡＭＰ＿Ｎ信号に応じたデジタル信号である。
【００５０】
期間Ｔ６０４において、列回路制御部１１０は、第５のスイッチ信号Ｐ＿ＳＷ５をＨレベルとして第５のスイッチＳＷ５をオンとする。これによって、ランプ信号Ｖｒａｍｐがリセットされて、基準電圧Ｖｒｅｆにクランプされる。また、第５のスイッチ信号Ｐ＿ＳＷ５がＨレベルであるので、ＯＲ回路ＯＧ１の出力であるＯＲ信号はＨレベルが維持されて、カウンタ４０３は動作を停止した状態である。
【００５１】
期間Ｔ６０５においては、図５で説明した期間Ｔ５０５と同様の動作が行われる。また、期間Ｔ６０６においては、期間Ｔ６０２でＡＭＰ＿Ｎ信号に対して行われた動作がＡＭＰ＿Ｓ信号について行われる。期間Ｔ６０７においては、期間Ｔ６０３と同様の動作が行われる。この際、カウンタ４０３が保持するカウント値がＡＭＰ＿Ｓ信号に応じたデジタル信号となる。
【００５２】
期間Ｔ６１０においては、列回路制御部１１０は、カウンタリセット信号Ｐ＿ｒｓｔ＿ｃｏｕｎｔをＨレベルとして、カウンタ４０３のカウント値を初期値にリセットする。期間Ｔ６１０において、選択された行の読み出しの動作が完了して、垂直走査回路１０８によって次の行が選択されて同様の動作が行われる。なお、図６において、期間Ｔ５００〜Ｔ５２９は図５に示す期間Ｔ５００〜Ｔ５２９と同様の期間である。
【００５３】
上述の説明から明らかなように、開口画素領域１０３におけるＳ信号についてＡＤ変換を開始するタイミングでは、ＯＢ領域１０２におけるＮ信号について複数回のＡＤ変換が行われる。
【００５４】
ここで、上述のカメラにおけるノイズの低減効果とＡＤ変換回数の決定について説明する。
【００５５】
図示のカメラで用いられる相関二重サンプリングにおいて、複数回サンプリングのノイズ低減効果は誤差伝搬よって次の式（１）で与えられる。
【００５６】
【数１】
2018101938.tif 000003
【００５７】
式（１）において、σｍｕｌｔｉは複数回サンプリングを行った際のノイズレベルを示し、σｓｉｎｇｌｅは複数回サンプリングを行わない際のノイズレベルを示す。また、ｌおよびｍはそれぞれＡＭＰ＿Ｎ信号およびＡＭＰ＿Ｓ信号のサンプリング回数を示す。
【００５８】
式（１）から、ＡＭＰ＿Ｎ信号およびＡＭＰ＿Ｓ信号のサンプリング回数の合計が一定である条件下においては、サンプリング回数ｌおよびｍが等しい場合に、複数回サンプリングによるランダムノイズの低減効果が最大となる。
【００５９】
一方、同一の条件において、サンプリング回数ｌおよびｍのいずれか一方が１である場合、複数回サンプリングによるランダムノイズの低減効果は最小となる。
【００６０】
例えば、ＯＢ領域１０２におけるＡＭＰ＿Ｎ信号およびＡＭＰ＿Ｓ信号のサンプリング回数の合計を９回とする。この場合、相関二重サンプリングにおいて複数回サンプリングを行った際のノイズ低減効果が最大となるように、ＡＭＰ＿Ｎ信号のサンプリング回数を５回、ＡＭＰ＿Ｓ信号のサンプリング回数を４回とする。なお、このサンプリング回数は一例であり、この例には限定されない。
【００６１】
さらに、撮像条件（例えば、高感度時、長秒露光時、又は高温環境）などの変化で、遮光されているにも拘わらず、ＯＢ領域１０２におけるＳ信号の信号レベルが高くなることがある。このような場合には、ＡＤ変換におけるダイナミックレンジを変更して、ＡＭＰ＿Ｎ信号およびＡＭＰ＿Ｓ信号の合計ＡＤ変換回数を変更するようにしてもよい。
【００６２】
このようにして、本発明の第１の実施形態では、開口画素領域から得られた第１の画素信号についてＡＤ変換を１回行わせる間、ＯＢ領域から得られた第２の画素信号についてＡＤ変換を複数回行わせる。そして、当該複数回のＡＤ変換によるＡＤ変換結果を加算平均するようにした。これによって、画像信号の読み出しに要する時間の増加を防止しつつ、ＯＢ領域におけるランダムノイズが低減される結果、ランダムノイズに起因するパターンノイズの発生を低減することができる。
【００６３】
［第２の実施形態］
続いて、本発明の第２の実施形態に係るカメラの一例について説明する。なお、第２の実施形態に係るカメラの構成は図１に示すカメラと同様である。
【００６４】
図７は、本発明の第２の実施形態に係るカメラで用いられる撮像素子における画素の構成についてその一例を示す図である。
【００６５】
図７に示す画素１０４は、図２で説明した画素１０４と異なり、瞳分割に応じた複数のＰＤ７０１および７０２を有している。転送トランジスタ７０６および７０７はそれぞれＰＤ７０１および７０２の電荷を浮遊拡散層７０３に転送する。画素トランジスタ７０４は浮遊拡散層７０３の電圧に応じた電圧信号を画素信号として出力する。選択トランジスタ７０５は画素トランジスタ７０４を選択的に垂直信号線１０７に接続する。リセットトランジスタ７０８は浮遊拡散層７０３の電荷をリセットするためのトランジスタである。
【００６６】
選択トランジスタ７０５、転送トランジスタ７０６および７０７、およびリセットトランジスタ７０８には垂直走査回路１０８からそれぞれ選択信号ＳＥＬ、転送信号ＴＸ＿ＡおよびＴＸ＿Ｂ、およびリセット信号ＲＥＳが送られる。
【００６７】
図８は、図７に示す画素の読み出し動作を説明するためのタイミング図である。
【００６８】
期間Ｔ８００において、垂直走査回路１０８は転送信号ＴＸ＿ＡおよびＴＸ＿Ｂとリセット信号ＲＥをＨレベルとして、転送トランジスタ７０６および７０７とリセットトランジスタ７０８をオン状態とする。これによって、ＰＤ７０１および７０２と浮遊拡散層７０３とは電源電圧ＶＤＤに応じた電位にリセットされる。
【００６９】
期間Ｔ８０１において、画素部１０１に光が入射して、ＰＤ７０１および７０２における電荷蓄積が開始する。垂直走査回路１０８は選択信号ＳＥＬをＨレベルとして選択トランジスタ７０５をオン状態とする。これによって、リセットレベルが垂直出力線１０７に画素信号Ｖｐｉｘとして出力される。この際の画素信号ＶｐｉｘをＮ信号とする。
【００７０】
期間Ｔ８０２において、垂直走査回路１０８は転送信号ＴＸ＿ＡをＨレベルとして転送トランジスタＡ７０６とオンする。これによって、ＰＤ７０１に蓄積された電荷が浮遊拡散層７０３に転送される。そして、ＰＤ７０１に蓄積された電荷に、浮遊拡散層７０３で保持されたリセットレベルを加算した画素信号Ｖｐｉｘが画素トランジスタ７０４および選択トランジスタ７０５を介して垂直信号線１０７に出力される。この際の画素信号ＶｐｉｘをＳ＿Ａ信号とする。
【００７１】
期間Ｔ８０３において、垂直走査回路１０８は転送信号ＴＸ＿ＡおよびＴＸ＿ＢをＨレベルとして転送トランジスタ７０６および７０７をオンとする。これによって、ＰＤ７０１および７０２に蓄積された電荷が浮遊拡散層７０３に転送される。そして、ＰＤ７０１および７０２に蓄積された電荷に、浮遊拡散層７０３で保持されたリセットレベルを加算した画素信号Ｖｐｉｘが画素トランジスタ７０４および選択トランジスタ７０５を介して垂直信号線１０７に出力される。この際の画素信号ＶｐｉｘをＳ＿ＡＢ信号とする。
【００７２】
図９は、本発明の第２の実施形態に係るカメラで用いられる列回路においてＯＢ領域に備えられたＯＢ画素の信号読み出しに応じた動作を説明するための図である。なお、第２の実施形態に係るカメラで用いられる列回路の構成は図４に示す列回路と同様である。
【００７３】
図示の例では、ＯＢ画素１０５の信号レベルは小さいので、複数回のＡＤ変換が行われる。また、図９において省略されているが、ランプ信号Ｖｒａｍｐは期間Ｔ９０６〜Ｔ９１７および期間Ｔ９２０〜９３０において単調増加する。
【００７４】
期間Ｔ９００において、列回路制御部１１０はカウンタリセット信号Ｐ＿ｒｓｔ＿ｃｏｕｎｔをＨレベルとしてカウンタ４０３をリセットする。さらに、列回路制御部１１０は、第５のスイッチ信号Ｐ＿ＳＷ５をＨレベルとしてスイッチＳＷ５をオンとする。これによって、ランプ信号Ｖｃｏｍｐが基準電圧Ｖｒｅｆにクランプされる。そして、第５のスイッチ信号Ｐ＿ＳＷ５がＨレベルとなると、ＯＲ回路ＯＧ１の出力であるＯＲ信号がＨレベルとなって、カウンタ４０３はカウント動作を停止する。
【００７５】
期間Ｔ９０１〜Ｔ９０４においては、図５で説明した期間Ｔ５０１〜Ｔ５０４と同様の動作が行われる。
【００７６】
期間Ｔ９０５においては、垂直走査回路１０８は転送信号ＴＸ＿ＡをＨレベルとして転送トランジスタ７０６をオンとする。これによって、前述のように、垂直信号線１０７を介して増幅器４０１にＳ＿Ａ信号が出力される。さらに、列回路制御部１１０は、第３のスイッチ信号Ｐ＿ＳＷ３をＨレベルとして第３のスイッチＳＷ３をオンとする。これによって、Ｓ＿Ａ信号がサンプルホールド容量素子Ｃ＿Ｖｐｉｘ２にサンプルホールドされる。なお、ここでは、増幅器４０１の出力である増幅信号Ｖｐｉｘ＿ａｍｐをＡＭＰ＿Ｓ＿Ａ信号とする。
【００７７】
期間Ｔ９０６〜Ｔ９０９においては、図５で説明した期間Ｔ５０６〜Ｔ５０９と同様の動作が行われる。期間Ｔ９１０においては、期間Ｔ９０７と同様の動作が行われる。その際、カウンタ４０３が保持するカウント値は、ＡＭＰ＿Ｎ信号を複数回ＡＤ変換した結果を加算したものであり、演算回路によって当該加算結果がＡＤ変換した回数で除算されて平均化される。
【００７８】
期間Ｔ９１１においては、列回路制御部１１０は、第５のスイッチ信号Ｐ＿ＳＷ５をＨレベルとして第５のスイッチＳＷ５をオンとする。これによって、ランプ信号Ｖｃｏｍｐが基準電圧Ｖｒｅｆでクランプされる。そして、列回路制御部１１０は、カウンタリセット信号Ｐ＿ｒｓｔ＿ｃｏｕｎｔをＨレベルとして、カウンタ４０３のカウント値を初期値にリセットする。
【００７９】
期間Ｔ９１２において、列回路制御部１１０は第４のスイッチ信号Ｐ＿ＳＷ４をＨレベルとして第４のスイッチＳＷ４をオンとする。これによって、比較器４０２には、サンプルホールド容量素子Ｃ＿Ｖｐｉｘ２でサンプルホールドされたＡＭＰ＿Ｓ＿Ａ信号が入力される。
【００８０】
期間Ｔ９１３〜Ｔ９１６においては、ＡＭＰ＿Ｓ＿Ａ信号について期間Ｔ９０６〜Ｔ９０９と同様の動作が行われる。期間Ｔ９１７においては、ＡＭＰ＿Ｓ＿Ａ信号について期間Ｔ９１０期間と同様の動作が行われる。この際、カウンタ４０３が保持するカウント値はＡＭＰ＿Ｓ＿Ａ信号を複数回ＡＤ変換した結果を加算したものであり、演算回路によって当該加算結果をＡＤ変換した回数で除算して平均化される。期間Ｔ９１８においては、期間Ｔ９１１と同様の動作が行われる。
【００８１】
期間Ｔ９１９において、列回路制御部１１０は、転送信号ＴＸ＿ＡおよびＴＸ＿ＢをＨレベルとして転送トランジスタ７０６および７０７をオンとする。これによって、垂直信号線１０７を介して増幅器４０１にＳ＿ＡＢ信号が出力される。さらに、列回路制御部１１０は、第１のスイッチＳＷ１および第３のスイッチＳＷ３をオンとして、Ｓ＿ＡＢ信号をサンプルホールド容量素子Ｃ＿Ｖｐｉｘ１でサンプルホールドする。なお、ここでは、増幅器４０１の出力である増幅信号Ｖｐｉｘ＿ａｍｐをＡＭＰ＿Ｓ＿ＡＢ信号とする。
【００８２】
期間Ｔ９２０〜Ｔ９３１においては、ＡＭＰ＿Ｓ＿ＡＢ信号について図５で説明した期間Ｔ５１８〜Ｔ５２９と同様の動作が行われる。そして、期間Ｔ９３１において、選択された行の読み出しの動作が完了して、垂直走査回路１０８によって次の行が選択され同様の動作が行われる。
【００８３】
図１０は、本発明の第２の実施形態に係るカメラで用いられる列回路において開口画素領域に備えられた開口画素の信号読み出しに応じた動作を説明するための図である。なお、図１０においは省略されているが、ランプ信号Ｖｒａｍｐは期間Ｔ１００６〜Ｔ１０１７および期間Ｔ１０２０〜Ｔ１０３０において単調増加する。
【００８４】
期間Ｔ１００１〜Ｔ１００４においては、図６で説明した期間Ｔ６０１〜Ｔ６０４と同様の動作が行われる。
【００８５】
期間Ｔ１００５において、列回路制御部１１０は、転送信号ＴＸ＿ＡをＨレベルとして転送トランジスタ７０６をオンとする。これによって、垂直信号線１０７を介して増幅器４０１にＳ＿Ａ信号が出力される。さらに、列回路制御部１１０は、第３のスイッチ信号Ｐ＿ＳＷ３をＨレベルとして第３のスイッチＳＷ３をオンとする。その結果、Ｓ＿Ａ信号がサンプルホールド容量素子Ｃ＿Ｖｐｉｘ２でサンプルホールドされる。なお、増幅器４０１の出力である増幅信号Ｖｐｉｘ＿ａｍｐをＡＭＰ＿Ｓ＿Ａ信号とする。
【００８６】
期間Ｔ１００６〜Ｔ１００７においては、期間Ｔ１００２においてＡＭＰ＿Ｎ信号について行われた動作をＡＭＰ＿Ｓ＿Ａ信号について行う。期間Ｔ１００８〜Ｔ１０１６においては、期間Ｔ１００３と同様の動作が行われ、期間Ｔ１０１７およびＴ１０１８においては、期間Ｔ１００４と同様の動作が行われる。また、期間Ｔ１０１９期間においては図９で説明した期間Ｔ９１９と同様の動作が行われる。
【００８７】
期間Ｔ１０２０〜Ｔ１０２２においては、ＡＭＰ＿Ｓ＿ＡＢ信号について期間Ｔ１００６〜１００７と同様の動作が行われる。期間Ｔ１０２３〜Ｔ１０３０においては、期間Ｔ１００８〜Ｔ１０１５と同様の動作が行われる。
【００８８】
期間Ｔ１０３１において、列回路制御部１１０は、カウンタリセット信号Ｐ＿ｒｓｔ＿ｃｏｕｎｔをＨレベルとして、カウンタ４０３のカウント値を初期値にリセットする。そして、期間Ｔ１０３１において、画素部で選択された一行の動作が完了して垂直走査回路１０８によって次の行が選択され同様の動作が行われる。
【００８９】
このように、本発明の第２の実施形態では、開口領域１０３におけるＳ＿Ａ信号についてＡＤ変換を開始する期間Ｔ１００６において、ＯＢ領域１０２におけるＮ信号についてＡＤ変換を行う。また、ＯＢ領域１０２におけるＳ＿ＡＢ信号については開口領域１０３のＳ＿Ａ信号と同期間でＡＤ変換を行う。
【００９０】
第２の実施形態においては、例えば、ＯＢ領域におけるＡＭＰ＿Ｎ信号のサンプリング回数を３回、ＡＭＰ＿Ｓ＿Ａ信号のサンプリング回数を２回、ＡＭＰ＿Ｓ＿ＡＢ信号をサンプリング回数が４回とする。なお、これらのサンプリング回数は一例であり、この例には限定されない。
【００９１】
さらには、第１の実施形態と同様に、撮像条件などの変化で遮光されているにも拘わらず、ＯＢ領域１０２におけるＳ信号の信号レベルが高くなることがある。このような場合には、ＡＤ変換におけるダイナミックレンジを変更して、ＡＭＰ＿Ｎ信号、ＡＭＰ＿Ｓ＿Ａ信号、およびＡＭＰ＿Ｓ＿ＡＢ信号の合計ＡＤ変換回数を変更するようにしてもよい。これに伴って、開口領域１０３におけるＳ＿ＡＢ信号についてＡＤ変換を行っている期間に、ＯＢ領域１０２におけるＳ＿Ａ信号についてＡＤ変換を行うようにしてもよい。
【００９２】
このようにして、本発明の第２の実施形態においても、ＯＢ領域におけるランダムノイズが低減される結果、ランダムノイズに起因するパターンノイズの発生を低減することができる。
【００９３】
なお、図１には示されていないが、カメラは、撮像レンズ、そして、撮像素子から読み出された画像信号に対して所定の画像処理を行う画像処理部などの処理装置を備えている。
【００９４】
以上、本発明について実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。
【００９５】
例えば、上記の実施の形態の機能を制御方法として、この制御方法を撮像素子制御装置に実行させるようにすればよい。また、上述の実施の形態の機能を有するプログラムを制御プログラムとして、当該制御プログラムを撮像素子制御装置が備えるコンピュータに実行させるようにしてもよい。なお、制御プログラムは、例えば、コンピュータに読み取り可能な記録媒体に記録される。
【００９６】
［その他の実施形態］
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【００９７】
１０１  画素部
１０２  ＯＢ領域
１０３  開口画素領域
１０８  垂直走査回路
１０９  列回路
１１０  列回路制御部
１１１  水平走査回路
１１２  タイミング制御部
１１３  出力部
【図１】
2018101938.tif 000004
【図２】
2018101938.tif 000005
【図３】
2018101938.tif 000006
【図４】
2018101938.tif 000007
【図５】
2018101938.tif 000008
【図６】
2018101938.tif 000009
【図７】
2018101938.tif 000010
【図８】
2018101938.tif 000011
【図９】
2018101938.tif 000012
【図１０】
2018101938.tif 000013