(57)【要約】【課題】基板の有効領域の外側における異物による問題を低減するために有利な技術を提供する。【解決手段】半導体基板１は、互いに反対側の第１面Ｓ１および第２面Ｓ２と、前記第１面Ｓ１の外縁Ｅ１と前記第２面Ｓ２の外縁Ｅ２とを接続する端部面Ｓ３とを有する。少なくとも前記第１面Ｓ１は、単結晶半導体で構成され、前記端部面Ｅ３は、前記第１面Ｓ１が属する平面Ｐ１から１マイクロメートル以上離れた環状面Ｓ３１と、前記第１面Ｓ１の前記外縁Ｅ１と前記環状面Ｓ３１の内縁Ｅ３とを接続する接続面Ｓ３２と、前記端部面Ｓ３における最も外側の面を構成する側面Ｓ３３と、前記環状面Ｓ３１の外縁Ｅ４と前記側面Ｓ３３とを接続するテーパ面Ｓ３４とを含む。【選択図】図４
2018182303.tif 000002
【特許請求の範囲】
【請求項１】
互いに反対側の第１面および第２面と、前記第１面の外縁と前記第２面の外縁とを接続する端部面とを有する半導体基板であって、
少なくとも前記第１面は、単結晶半導体で構成され、
前記端部面は、前記第１面が属する平面から１マイクロメートル以上離れた環状面と、前記第１面の前記外縁と前記環状面の内縁とを接続する接続面と、前記端部面における最も外側の面を構成する側面と、前記環状面の外縁と前記側面とを接続するテーパ面とを含む、
ことを特徴とする半導体基板。
【請求項２】
径方向における前記第１面の前記外縁と前記側面が属する円筒面との距離は、１２０マイクロメートル以上かつ３０００マイクロメートル以下である、
ことを特徴とする請求項１に記載の半導体基板。
【請求項３】
前記端部面は、前記第２面の前記外縁と前記側面とを接続するテーパ面を更に含む、
ことを特徴とする請求項１又は２に記載の半導体基板。
【請求項４】
前記環状面と前記第１面が属する平面との距離と、前記側面の前記平面の側の端部と前記第１面が属する前記平面との距離との差は、２０マイクロメートル以上である、
ことを特徴とする請求項１乃至３のいずれか１項に記載の半導体基板。
【請求項５】
前記接続面は、前記第１面に対して垂直である、
ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体基板。
【請求項６】
前記接続面は、前記第１面の前記外縁から垂直に延びた第１部分と、前記第１部分と前記環状面の前記内縁とを接続する第２部分とを有し、前記第２部分は、前記環状面に対して傾斜している、
ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体基板。
【請求項７】
前記接続面は、前記第１面に対して傾斜している、
ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体基板。
【請求項８】
前記環状面は、前記第１面が属する前記平面に対して平行である、
ことを特徴とする請求項１乃至７のいずれか１項に記載の半導体基板。
【請求項９】
前記第１面が属する前記平面と前記環状面との距離は、５０マイクロメートル以上である、
ことを特徴とする請求項１乃至８のいずれか１項に記載の半導体基板。
【請求項１０】
前記第２面が前記単結晶半導体で構成されている、
ことを特徴とする請求項１乃至９のいずれか１項に記載の半導体基板。
【請求項１１】
請求項１乃至１０のいずれか１項に記載の半導体基板を含む基板の上にインプリント材を配置する第１工程と、
前記基板の上の前記インプリント材に型のパターン部を接触させ、前記インプリント材を硬化させることによって、前記基板の上に前記インプリント材の硬化物からなるパターンを形成する第２工程と、
を含むことを特徴とするパターン形成方法。
【請求項１２】
前記第１工程では、前記第１面の前記外縁によって形状が規定される欠けショット領域の上に前記インプリント材を配置し、前記第２工程では、前記欠けショット領域の上の前記インプリント材と前記パターン部とを接触させ、前記インプリント材を硬化させる、
ことを特徴とする請求項１１に記載のパターン形成方法。
【請求項１３】
前記基板は、前記半導体基板の上に層を有する、
ことを特徴とする請求項１１又は１２に記載のパターン形成方法。
【請求項１４】
前記基板は、前記半導体基板の上に層を有し、前記層は、前記第１面の端部に被さった層を含む、
ことを特徴とする請求項１１又は１２に記載のパターン形成方法。
【請求項１５】
請求項１１乃至１４のいずれか１項に記載のパターン形成方法によって基板の上にパターンを形成する工程と、
前記パターンが形成された前記基板を処理する工程と、
を含み、前記処理が行われた前記基板から物品を製造することを特徴とする物品製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板、パターン形成方法および物品製造方法に関する。
【背景技術】
【０００２】
半導体基板の上に直接または層を介してパターンを形成するためにリソグラフィー装置が使用されうる。以下では、半導体基板、および、半導体基板の上に１又は複数の層を有する構造体を基板という。リソグラフィー装置としては、従来から使用されている投影露光装置の他、インプリント装置が使用されつつある。インプリント装置は、基板の上に配置されたインプリント材に型（モールド）のパターン部を接触させ、その状態でインプリト材を硬化させる。これにより、基板の上にインプリント材の硬化物からなるパターンが形成される。このパターンを利用して、基板（半導体基板自体、またはその上の層）に対してエッチングまたはイオン注入等の処理を行うことができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第７０７７９９２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
よく知られているように基板の上にパターンを形成する際に基板の上に異物が存在すると、パターン欠陥等が生じうる。したがって、半導体装置等の物品を製造するラインでは、可能な限り異物の発生原因が取り除かれる。ここで、投影露光装置では、基板の上に異物が存在する場合においても、それによって原版（レチクル）が損傷を受けることはない。しかし、インプリント装置では、基板に対してインプリント材を介して型のパターン部が近接しうるので、基板と型のパターン部との間に異物が存在すると、型のパターン部が損傷を受ける可能性がある。
【０００５】
一般的に、基板の最外周から所定長（例えば３ｍｍ）までの領域（以下、エッジ除外領域（Ｅｄｇｅ  Ｅｘｃｌｕｓｉｏｎ  Ａｒｅａ））よりも内側の領域については異物が存在しないことが保証されるように製造ラインが管理されうる。しかし、エッジ除外領域については、異物が存在しないことを保証することが難しい。その１つの理由として、ＦＯＵＰ（Ｆｒｏｎｔ  Ｏｐｅｎｉｎｇ  Ｕｎｉｆｙ  Ｐｏｄの略。）やＦＯＳＢ（Ｆｒｏｎｔ  Ｏｐｅｎｉｎｇ  Ｓｈｉｐｐｉｎｇ  Ｂｏｘの略。）のような容器では、保持部が基板のエッジ除外領域の一部に接触した状態で基板が保持されることを挙げることができる。つまり、保持部がエッジ除外領域の一部に接触することによって保持部からエッジ除外領域に異物が渡されたり、該接触によって異物が発生しその異物がエッジ除外領域に付着したりしうる。他の理由として、基板のエッジ除外領域は、通常の異物検査装置による検査対象範囲ではないことを挙げることができる。
【０００６】
基板の有効領域（パターンを形成することができる領域（品質保証領域））の外縁によって形状が規定される欠けショット領域へのパターンの形成時においては、型のパターン部が基板のエッジ除外領域に近接することになる。仮に有効領域には異物が存在しなくても、その外側のエッジ除外領域に異物が存在すれば、その異物に型のパターン部が衝突し、これによって型のパターン部が損傷を受けうる。
【０００７】
本発明は、上記の課題認識を契機としてなされたものであり、基板の有効領域の外側における異物による問題を低減するために有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の１つの側面は、互いに反対側の第１面および第２面と、前記第１面の外縁と前記第２面の外縁とを接続する端部面とを有する半導体基板に係り、少なくとも前記第１面は、単結晶半導体で構成され、前記端部面は、前記第１面が属する平面から１マイクロメートル以上離れた環状面と、前記第１面の前記外縁と前記環状面の内縁とを接続する接続面と、前記端部面における最も外側の面を構成する側面と、前記環状面の外縁と前記側面とを接続するテーパ面とを含む。
【発明の効果】
【０００９】
本発明によれば、基板の有効領域の外側における異物による問題を低減するために有利な技術が提供される。
【図面の簡単な説明】
【００１０】
【図１】インプリント装置の構成を示す図。
【図２】基板の欠けショット領域（パーシャルフィールド）にパターンを形成する処理を模式的に示す図。
【図３】一般的な半導体基板をＦＯＵＰまたはＦＯＳＢのような容器に収容した様子を模式的に示す図。
【図４】本発明の第１実施形態の半導体基板の断面図。
【図５】本発明の第１実施形態の半導体基板の利点を説明する図。
【図６】本発明の第２実施形態の半導体基板の断面図。
【図７】本発明の第３実施形態の半導体基板の断面図。
【図８】本発明の第１乃至第３実施形態の半導体基板を含む基板の利点を説明する図。
【図９】本発明の第１乃至第３実施形態の半導体基板を含む基板の利点を説明する図。
【図１０】本発明の一実施形態のパターン形成方法および物品製造方法を説明する図。
【発明を実施するための形態】
【００１１】
以下、添付図面を参照しながら本発明のその例示的な実施形態を通して説明する。
【００１２】
まず、基板の上にパターンを形成するパターン形成方法の実施において使用されうるリソグラフィー装置の一例としてのインプリント装置について例示的に説明する。図１には、インプリント装置１００の構成が例示されている。インプリント装置１００は、基板Ｓの上に配置されたインプリント材に型１１のパターン部ＰＰを接触させ、その状態でインプリト材を硬化させる。これにより、基板Ｓの上にインプリント材の硬化物からなるパターンが形成される。基板Ｓは、半導体基板、および、半導体基板の上に１又は複数の層を有する構造体である。
【００１３】
インプリント材としては、硬化用のエネルギーが与えられることにより硬化する硬化性組成物（未硬化状態の樹脂と呼ぶこともある）が用いられる。硬化用のエネルギーとしては、電磁波、熱等が用いられうる。電磁波は、例えば、その波長が１０ｎｍ以上１ｍｍ以下の範囲から選択される光、例えば、赤外線、可視光線、紫外線などでありうる。硬化性組成物は、光の照射により、あるいは、加熱により硬化する組成物でありうる。これらのうち、光の照射により硬化する光硬化性組成物は、少なくとも重合性化合物と光重合開始剤とを含有し、必要に応じて非重合性化合物または溶剤を更に含有してもよい。非重合性化合物は、増感剤、水素供与体、内添型離型剤、界面活性剤、酸化防止剤、ポリマー成分などの群から選択される少なくとも一種である。インプリント材は、液滴状、或いは複数の液滴が繋がってできた島状又は膜状となって基板上に配置されうる。インプリント材の粘度（２５℃における粘度）は、例えば、１ｍＰａ・ｓ以上１００ｍＰａ・ｓ以下でありうる。
【００１４】
本明細書および添付図面では、基板Ｓの表面に平行な方向をＸＹ平面とするＸＹＺ座標系において方向を示す。ＸＹＺ座標系におけるＸ軸、Ｙ軸、Ｚ軸にそれぞれ平行な方向をＸ方向、Ｙ方向、Ｚ方向とし、Ｘ軸周りの回転、Ｙ軸周りの回転、Ｚ軸周りの回転をそれぞれθＸ、θＹ、θＺとする。Ｘ軸、Ｙ軸、Ｚ軸に関する制御または駆動は、それぞれＸ軸に平行な方向、Ｙ軸に平行な方向、Ｚ軸に平行な方向に関する制御または駆動を意味する。また、θＸ軸、θＹ軸、θＺ軸に関する制御または駆動は、それぞれＸ軸に平行な軸の周りの回転、Ｙ軸に平行な軸の周りの回転、Ｚ軸に平行な軸の周りの回転に関する制御または駆動を意味する。また、位置は、Ｘ軸、Ｙ軸、Ｚ軸の座標に基づいて特定されうる情報であり、姿勢は、θＸ軸、θＹ軸、θＺ軸の値で特定されうる情報である。位置決めは、位置および／または姿勢を制御することを意味する。位置合わせは、基板１および型１１の少なくとも一方の位置および／または姿勢の制御を含みうる。
【００１５】
基板Ｓは、搬送ハンドなどを含む基板搬送部２２によってインプリント装置１００の外部から内部に搬入され、基板ステージ３に搭載された基板保持部２によって保持される。基板ステージ３は、ベース定盤４によって支持され、不図示のアクチュエータによって複数の軸（例えば、Ｘ軸、Ｙ軸、θＺ軸の３軸、好ましくは、Ｘ軸、Ｙ軸、Ｚ軸、θＸ軸、θＹ軸、θＺ軸の６軸）について駆動されうる。これによって、基板Ｓも当該複数の軸について駆動されうる。
【００１６】
型１１は、基板１上に転写されるパターンが形成されたパターン部ＰＰを有し、型保持部１２によって保持される。型保持部１２は、支持部１３によって支持されている。支持部１３は、複数の軸（例えば、Ｚ軸、θＸ軸、θＹ軸の３軸、好ましくは、Ｘ軸、Ｙ軸、Ｚ軸、θＸ軸、θＹ軸、θＺ軸の６軸）について駆動されうる。これによって、型１１も当該複数の軸について駆動されうる。支持部１３のＺ方向の駆動は、昇降エレベータ９によってなされうる。支持部１３は、複数のガイドバー８の一端に連結され、複数のガイドバー８の他端は、ガイドバープレート７に固定されている。複数のガイドバー８は、天板６およびアライメント棚１４を貫通していて、昇降エレベータ９によってＺ方向に駆動されうる。
【００１７】
天板６は、支柱５によって支持され、アライメント棚１４は、支柱１０を介して天板６によって支持されている。アライメント棚１４は、アライメントスコープ２３、オフアクシスアライメントスコープ２１、および、基板Ｓの高さおよび／または傾きを計測するための不図示の計測器を支持しうる。アライメントスコープ２３は、基板ステージ３に設けられた不図示の基準マークと、型１１に設けられたアライメントマークとを観察するための光学系および撮像系を有しうる。アライメントスコープ２３は、基板Ｓのショット領域に設けられたアライメントマークと、型１１に設けられたアライメントマークとの相対位置を計測しうる。この相対位置に基づいて、ショット領域と型１１との位置合わせがなされうる。
【００１８】
ディスペンサ２０は、基板Ｓの上にインプリント材を配置するために該インプリント材を吐出するノズルを含みうる。不図示のアクチュエータによって基板ステージ３（基板Ｓ）を走査しながらディスペンサ２０のノズルからインプリント材を吐出することによって基板Ｓの上にインプリント材が配置されうる。ディスペンサ２０は、アライメント棚１４によって支持されうる。
【００１９】
オフアクシスアライメントスコープ２１は、基板Ｓの複数のショット領域に設けられたアライメントマークの位置を計測しうる。複数のショット領域から選択されるショット領域に設けられたアライメントマークの位置を計測することよってグローバルアライメント処理がなされうる。アライメントスコープ２３によって型１１と基板ステージ３との相対位置を計測し、オフアクシスアライメントスコープ２１によって基板ステージ３と基板Ｓとの相対位置を計測することによって型１１と基板１との相対位置を得ることができる。アライメント棚１４には、スプレッドカメラ２５が搭載されうる。スプレッドカメラ２５は、基板Ｓと型１１との間のインプリント材が広がる様子を観察しうる。
【００２０】
基板ステージ３には、距離計測部２６が搭載されうる。距離計測部２６は、基板ステージ３と型１１の表面との距離を計測しうる。例えば、基板ステージ３と型１１との相対位置を変更しながら、距離計測部２６によって複数回にわたって基板ステージ３と型１１の表面との距離を計測することによって、型１１が型保持部１２によって正常に保持されているかどうかを判定することができる。
【００２１】
図２（ａ）には、基板Ｓの欠けショット領域ＰＦ（パーシャルフィールド）にパターンを形成する処理が模式的に示されている。欠けショット領域ＰＦは、基板Ｓの有効領域（パターンを形成することができる領域）の外縁２０１によって形状が規定されるショット領域である。一方、通常のショット領域（非欠けショット領域）は、その形状が基板Ｓの有効領域の外縁２０１によっては規定されず、型１１のパターン部ＰＰの外形にならった矩形形状を有しうる。
【００２２】
一般的に、欠けショット領域ＰＦは、少なくとも１つのチップ領域を含みうる。チップ領域とは、半導体チップとして切り出される領域である。欠けショット領域ＰＦの上にパターンを形成する場合、欠けショット領域ＰＦの上にインプリント材が配置された後、欠けショット領域ＰＦの外縁２０１がパターン部ＰＰに対向するように、欠けショット領域ＰＦとパターン部ＰＰとが位置合わせされる。
【００２３】
図２（ｂ）は、基板Ｓとして一般的な半導体基板１を使用して欠けショット領域にパターンを形成する様子を模式的に示す断面図である。半導体基板１（基板Ｓ）の外周領域２１０に異物３００が存在すると、欠けショット領域の上に配置されたインプリント材ＩＭに型１１のパターン部ＰＰを接触させる際に、異物３００にパターン部ＰＰが衝突し、この衝突によってパターン部ＰＰが損傷を受けうる。
【００２４】
図３は、一般的な半導体基板１をＦＯＵＰまたはＦＯＳＢのような容器に収容した様子を模式的に示す断面図である。符号４１０で示されるように、半導体基板１を保持するために容器が有する保持部４００が半導体基板１の外周領域２１０の一部と接触することによって、半導体基板１または保持部４００が削られて異物が発生し、該異物が外周領域２１０に付着しうる。
【００２５】
図４（ａ）、（ｂ）は、基板Ｓとして使用されうる本発明の第１実施形態の半導体基板１の断面図である。なお、図４（ａ）には、半導体基板１の最外周端の近傍のみが示されている。第１実施形態の半導体基板１は、互いに反対側の第１面Ｓ１および第２面Ｓ２と、第１面Ｓ１の外縁Ｅ１と第２面Ｓ２の外縁Ｅ２とを接続する端部面Ｓ３とを有する。半導体基板１は、少なくとも第１面Ｓ１が単結晶半導体（例えば、単結晶シリコン）で構成される。一例において、半導体基板１は、第１面Ｓ１および第２面Ｓ２が単結晶半導体で構成されうる。他の例において、半導体基板１は、その全体が単結晶半導体で構成されうる。第１面Ｓ１が単結晶半導体で構成された構造は、表面が絶縁体（例えば、酸化シリコン、窒化シリコン）または導電体（例えば、アルミニウム、銅）等のような非単結晶半導体で構成された構造とは区別される。単結晶半導体は、例えば、単結晶シリコン、単結晶窒化ガリウム（ＧａＮ）、単結晶シリコン（ＳｉＣ）または単結晶ヒ化ガリウム（ＧａＡｓ）でありうる。半導体基板１は、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板のように、絶縁体の上に単結晶半導体層を有することによって、第１面Ｓ１が単結晶半導体で構成された基板であってもよい。
【００２６】
半導体基板１の第１面Ｓ１の上には、インプリント装置１００によって、インプリント材の硬化物からなるパターンが形成されうる。また、図８（ａ）に模式的に示されるように、第１面Ｓ１の上に１又は複数の層Ｌが形成された後に、該１又は複数の層Ｌの上に、インプリント装置１００によって、インプリント材ＩＭの硬化物からなるパターンが形成されうる。図９（ａ）に模式的に示されるように、１又は複数の層Ｌは、第１面Ｓ１の外縁Ｅ１（端部）に被さった層を含みうる。このような構造は、端部面Ｓ３の加工時（例えば、外縁Ｅ１を確定するための加工時）に意図せず形成されうる突起等を被覆しうるので、該突起等と型１１との衝突を緩和し、型１１の破損を防止するために効果的である。外縁Ｅ１に被さった層Ｌは、例えば、レジスト、有機物ＳＯＣ（Ｓｐｉｎ  Ｏｎ  Ｃａｒｂｏｎ）、無機物（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）等でありうる。該１又は複数の層Ｌのうち少なくとも１つの層は、投影露光装置を用いて形成されるレジストパターンを使ってパターニングされた層であってもよい。
【００２７】
端部面Ｓ３は、第１面Ｓ１が属する平面Ｐ１から離れた環状面Ｓ３１と、第１面Ｓ１の外縁Ｅ１と環状面Ｓ３１の内縁Ｅ３とを接続する接続面Ｓ３２と、端部面Ｓ３における最も外側の面を構成する側面Ｓ３３とを含みうる。また、端部面Ｓ３は、環状面Ｓ３１の外縁Ｅ４と側面Ｓ３３（の平面Ｐ１の側の端部Ｅ５）とを接続するテーパ面Ｓ３４とを含む。また、端部面Ｓ３は、第２面Ｓ２の外縁Ｅ２と側面Ｓ３３（の第２面Ｓ２が属する平面Ｐ２の側の端部Ｅ６）とを接続する第２テーパ面Ｓ３５を含みうる。
【００２８】
第１面Ｓ１が属する平面Ｐ１と環状面Ｓ３１との距離ｂは、１マイクロメートル以上であることが好ましい（即ち、環状面Ｓ３１は、第１面Ｓ１が属する平面Ｐ１から１マイクロメートル以上離れていることが好ましい）。図５（ａ）に模式的に示されるように、距離ｂを１マイクロメートル以上とすることによって、環状面Ｓ３１に付着しうる異物３００の最大寸法が１マイクロメートル未満であれば、異物３００が型１１のパターン部ＰＰに衝突することは回避することができる。典型的には、インプリント装置１００は、１マイクロメートル以上の寸法を有する異物が基板Ｓ（半導体基板１）と型１１との間に存在しないように管理されうる。
【００２９】
第１面Ｓ１が属する平面Ｐ１と環状面Ｓ３１との距離ｂを１０マイクロメートル以上、２０マイクロメートル以上、３０マイクロメートル以上、４０マイクロメートル以上、又は、５０マイクロメートル以上とすることが、より効果的である。距離ｂが大きいことは、環状面Ｓ３１に付着しうる異物３００に対する耐性が高いこと、即ち、環状面Ｓ３１上の異物３００と型１１のパターン部ＰＰとの衝突を回避する効果が高いことを意味する。距離ｂの最大値は、半導体基板１の厚さ等に応じて決定されるが、例えば、厚さが７７５±２０マイクロメートル（ＳＥＭＩ規格）の半導体基板１の場合、距離ｂは１７０マイクロメートル以下であることが好ましい。
【００３０】
半導体基板１の径方向における第１面Ｓ１の外縁Ｅ１と側面Ｓ３３が属する円筒面ＣＳ１との間の距離ａは、１２０マイクロメートル以上かつ３０００マイクロメートル以下（１２０マイクロメートル以上かつ３ミリメートル以下）であることが好ましい。あるいは、距離ａは、１２０マイクロメートル以上かつ２０００マイクロメートル（２ミリメートル）以下であることが好ましい。ここで、半導体基板の最外周端（側面Ｓ３３）から１２０マイクロメートルまでの領域は、ＳＥＭＩ規格によれば、有効領域として利用することが不可能な領域であり、距離ａの最小値は、このような背景に基づいて決定されうる。距離ａの最大値は、エッジ除外領域の幅（通常、３ミリメートルまたは２ミリメートル）に基づいて決定されうる。
【００３１】
環状面Ｓ３１と第１面Ｓ１が属する平面Ｐ１との距離ｂと、側面Ｓ３３の平面Ｐ１の側の端部Ｅ５と平面Ｐ１との距離（ｂ＋ｃ）との差ｃ（半導体基板１の厚さ方向におけるテーパ面Ｓ３４の寸法）は、２０マイクロメートル以上であることが好ましい。また、差ｃは、２００マイクロメートル以下であることが好ましい。
【００３２】
側面Ｓ３３の平面Ｐ１の側の端部Ｅ５と平面Ｐ１との距離（ｂ＋ｃ）は、側面Ｓ３３の平面Ｐ２（第２面Ｓ２が属する平面）の側の端部Ｅ６と平面Ｐ２との距離ｅと等しいことが好ましい。これは、図５（ｂ）に模式的に示されるように、半導体基板１がＦＯＵＰまたはＦＯＳＢのような容器に収容される際に、容器の保持部４００によって半導体基板１を安定して保持するために有利である。端部面Ｓ３の形状は、第１面Ｓ１の外縁Ｅ１が保持部４００に接触しないように決定されうる。あるいは、保持部４００の形状は、第１面Ｓ１の外縁Ｅ１が保持部４００に接触しないように決定されうる。
【００３３】
接続面Ｓ３２は、例えば、第１面Ｓ１に対して８０°〜１１０°の角度を有しうる。典型的には、接続面Ｓ３２は、第１面Ｓ１に対して垂直でありうる。なお、垂直とは、適当な公差（例えば、±１°）を許容する意味で用いられる。環状面Ｓ３１は、第１面Ｓ１が属する平面Ｐ１に対して平行でありうる。また、平行とは、適当な公差（例えば、±１°）を許容する意味で用いられる。端部面Ｓ３は、材料となる半導体基板を回転させながら該半導体基板の端部を研磨することによって形成されうる。
【００３４】
図６（ａ）、（ｂ）は、基板Ｓとして使用されうる本発明の第２実施形態の半導体基板１の断面図である。第２実施形態として言及しない事項は、第１実施形態に従いうる。第２実施形態の半導体基板１は、第１実施形態における接続面Ｓ３２を接続面Ｓ３２’で置き換えた構造を有する。第２実施形態では、第１面Ｓ１の外縁Ｅ１と環状面Ｓ３１の内縁Ｅ３とを接続する接続面Ｓ３２’は、第１部分Ｓ３２１と、第２部分Ｓ３２２とを有する。第１部分Ｓ３２１は、第１面Ｓ１の外縁Ｅ１から垂直に延びている。第２部分Ｓ３２２は、第１部分Ｓ３２１と環状面Ｓ３１の内縁Ｅ３とを接続する。第２部分Ｓ３２２は、環状面Ｓ３１に対して傾斜している。
【００３５】
半導体基板１の第１面Ｓ１の上には、インプリント装置１００によって、インプリント材の硬化物からなるパターンが形成されうる。また、図８（ｂ）に模式的に示されるように、第１面Ｓ１の上に１又は複数の層Ｌが形成された後に、該１又は複数の層Ｌの上に、インプリント装置１００によって、インプリント材ＩＭの硬化物からなるパターンが形成されうる。図９（ｂ）に模式的に示されるように、１又は複数の層Ｌは、第１面Ｓ１の外縁Ｅ１（端部）に被さった層を含みうる。このような構造は、端部面Ｓ３の加工時（例えば、外縁Ｅ１を確定するための加工時）に意図せず形成されうる突起等を被覆しうるので、該突起等と型１１との衝突を緩和し、型１１の破損を防止するために効果的である。外縁Ｅ１に被さった層Ｌは、例えば、レジスト、有機物ＳＯＣ（Ｓｐｉｎ  Ｏｎ  Ｃａｒｂｏｎ）、無機物（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）等でありうる。該１又は複数の層Ｌのうち少なくとも１つの層は、投影露光装置を用いて形成されるレジストパターンを使ってパターニングされた層であってもよい。
【００３６】
図７（ａ）、（ｂ）は、基板Ｓとして使用されうる本発明の第３実施形態の半導体基板１の断面図である。第３実施形態として言及しない事項は、第１実施形態に従いうる。第３実施形態の半導体基板１は、第１実施形態における接続面Ｓ３２を接続面Ｓ３２”で置き換えた構造を有する。第３実施形態では、第１面Ｓ１の外縁Ｅ１と環状面Ｓ３１の内縁Ｅ３とを接続する接続面Ｓ３２”は、第１面Ｓ１に対して傾斜している。
【００３７】
半導体基板１の第１面Ｓ１の上には、インプリント装置１００によって、インプリント材の硬化物からなるパターンが形成されうる。また、図８（ｃ）に模式的に示されるように、第１面Ｓ１の上に１又は複数の層Ｌが形成された後に、該１又は複数の層Ｌの上に、インプリント装置１００によって、インプリント材ＩＭの硬化物からなるパターンが形成されうる。図９（ｃ）に模式的に示されるように、１又は複数の層Ｌは、第１面Ｓ１の外縁Ｅ１（端部）に被さった層を含みうる。このような構造は、端部面Ｓ３の加工時（例えば、外縁Ｅ１を確定するための加工時）に意図せず形成されうる突起等を被覆しうるので、該突起等と型１１との衝突を緩和し、型１１の破損を防止するために効果的である。外縁Ｅ１に被さった層Ｌは、例えば、レジスト、有機物ＳＯＣ（Ｓｐｉｎ  Ｏｎ  Ｃａｒｂｏｎ）、無機物（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）等でありうる。該１又は複数の層Ｌのうち少なくとも１つの層は、投影露光装置を用いて形成されるレジストパターンを使ってパターニングされた層であってもよい。
【００３８】
インプリント装置を用いて形成した硬化物のパターンは、各種物品の少なくとも一部に恒久的に、或いは各種物品を製造する際に一時的に、用いられる。物品とは、電気回路素子、光学素子、ＭＥＭＳ、記録素子、センサ、或いは、型等である。電気回路素子としては、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ、ＭＲＡＭのような、揮発性或いは不揮発性の半導体メモリや、ＬＳＩ、ＣＣＤ、イメージセンサ、ＦＰＧＡのような半導体素子等が挙げられる。型としては、インプリント用のモールド等が挙げられる。
【００３９】
硬化物のパターンは、上記物品の少なくとも一部の構成部材として、そのまま用いられるか、或いは、レジストマスクとして一時的に用いられる。基板の加工工程においてエッチング又はイオン注入等が行われた後、レジストマスクは除去される。
【００４０】
なお、上記の実施形態では、型１１として、パターン部ＰＰ（凹凸パターン）を設けた回路パターン転写用の型を用いることについて述べたが、凹凸パターンがない平面部を有する型（ブランクテンプレート）が用いられてもよい。ブランクテンプレートは、平面部によって基板上の組成物を平坦化するように該組成物を成形する平坦化装置において用いられる。つまり、上記の実施形態は、型を用いて基板上の組成物を成形する種々の成形装置に適用することができる。
【００４１】
次に、インプリント装置によって基板にパターンを形成し、該パターンが形成された基板を処理し、該処理が行われた基板から物品を製造する物品製造方法について説明する。物品製造方法は、図１０（ａ）〜（ｄ）に例示されるようなパターン形成方法によって基板の上にパターンを形成するパターン形成工程を含みうる。また、物品製造方法は、図１０（ｅ）、（ｆ）に例示されるように、パターンが形成された基板を処理する工程と、該処理が行われた基板から物品を製造する工程とを含みうる。
【００４２】
図１０（ａ）に示す工程では、基板Ｓを用意する。基板Ｓは、前述の半導体基板１に相当する半導体基板１ｚを含みうる。基板Ｓは、半導体基板１ｚの上に絶縁体等の被加工材２ｚ（層）を有しうる。以下では、基板Ｓが半導体基板１ｚの上に被加工材２ｚを有するものとして説明する。図１０（ａ）に示す工程では、基板１ｚを用意した後、インクジェット法等により、被加工材２ｚの上にインプリント材３ｚを配置する（第１工程）。ここでは、複数の液滴状になったインプリント材３ｚが基板上に付与された様子を示している。
【００４３】
図１０（ｂ）〜（ｄ）に示す工程（第２工程）では、基板Ｓの上のインプリント材３ｚに型４ｚのパターン部を接触させ、インプリント材３ｚを硬化させることによって、基板Ｓの上にインプリント材３ｚの硬化物からなるパターンを形成する。具体的には、図１０（ｂ）に示す工程では、インプリント用の型４ｚを、その凹凸パターンが形成された側を基板上のインプリント材３ｚに向け、対向させる。図１０（ｃ）に示す工程では、インプリント材３ｚが付与された基板１と型４ｚとを接触させ、圧力を加える。インプリント材３ｚは型４ｚと被加工材２ｚとの隙間に充填される。この状態で硬化用のエネルギーとして光を型４ｚを透して照射すると、インプリント材３ｚは硬化する。図１０（ｄ）に示す工程では、インプリント材３ｚを硬化させた後、型４ｚと基板１ｚを引き離すと、基板１ｚ上にインプリント材３ｚの硬化物のパターンが形成される。この硬化物のパターンは、型の凹部が硬化物の凸部に、型の凹部が硬化物の凸部に対応した形状になっており、即ち、インプリント材３ｚに型４ｚの凹凸パターンが転写されたことになる。第１工程および第２工程は、欠けショット領域を対象としてもなされうる。即ち、第１工程では、基板Ｓの欠けショット領域の上にインプリント材３ｚが配置され、第２工程では、該欠けショット領域の上のインプリント材３ｚに型４ｚのパターン部を接触させ、インプリント材３ｚの硬化がなされうる。この際に、基板Ｓを構成する半導体基板１ｚが前述の構成を有することにより、型４ｚのパターン部の破損を防止することができる。
【００４４】
図１０（ｅ）に示す工程では、硬化物のパターンを耐エッチングマスクとしてエッチングを行う。これにより、被加工材２ｚの表面のうち、硬化物が無いか或いは薄く残存した部分が除去され、溝５ｚとなる。図１０（ｆ）に示す工程では、硬化物のパターンを除去する。このような工程を経て、被加工材２ｚの表面に溝５ｚが形成された物品を得ることができる。ここでは硬化物のパターンを除去したが、加工後も除去せずに、例えば、半導体素子等に含まれる層間絶縁用の膜、つまり、物品の構成部材として利用してもよい。
【符号の説明】
【００４５】
１、１ｚ：半導体基板、Ｓ１：第１面、Ｓ２：第２面、Ｓ３：端部面、Ｓ３１：環状面、Ｓ３２、Ｓ３２’、Ｓ３２”：接続面、Ｓ３３：側面、Ｓ３４：テーパ面、Ｓ３５：テーパ面、Ｓ３２１：第１部分、Ｓ３２２：第２部分、Ｅ１：第１面の外縁、Ｅ２：第２面の外縁、Ｅ３：環状面の内縁、Ｅ４：環状面の外縁、Ｅ５、Ｅ６：側面の端部
【図１】
2018182303.tif 000003
【図２】
2018182303.tif 000004
【図３】
2018182303.tif 000005
【図４】
2018182303.tif 000006
【図５】
2018182303.tif 000007
【図６】
2018182303.tif 000008
【図７】
2018182303.tif 000009
【図８】
2018182303.tif 000010
【図９】
2018182303.tif 000011
【図１０】
2018182303.tif 000012