(57)【要約】【課題】シェーディング及び各画素のＳ／Ｎ比のムラの発生を防止した光電変換装置を提供する。【解決手段】受光領域で受光した光の光量に応じた電気信号を形成する受光部と、複数の受光部を物理的に分離する分離部と、分離部上に積層された配線層にそれぞれ設けられた配線とを有する。そして、受光部に対して略垂直に入射する光の受光光量と同等の受光光量となるように、光の入射角に応じて、受光部の受光領域をシフトした位置に設けると共に、各配線層の各配線をシフトした位置に設ける。これにより、各受光部に対する光の入射角が異なる場合でも、各受光部の受光光量を同等とすることができ、シェーディング及び各画素のＳ／Ｎ比のムラの発生を防止できる。【選択図】図１６
2018120892.tif 000002
【特許請求の範囲】
【請求項１】
受光領域で受光した光の光量に応じた電気信号を形成する受光部と、
複数の前記受光部を物理的に分離する分離部と、
前記分離部上に積層された配線層にそれぞれ設けられた配線とを有し
前記受光部に対して略垂直に入射する前記光の受光光量と同等の受光光量となるように、前記光の入射角に応じて、前記受光部の前記受光領域をシフトした位置に設けると共に、前記各配線層の各配線をシフトした位置に設けたことを特徴とする光電変換装置。
【請求項２】
前記受光領域は、前記各受光部が、一次元的に並べられた方向である主走査方向にシフトされていること
を特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記主走査方向に沿って並べられた行に相当する前記受光部を、前記主走査方向に対して二次元的に直交する方向である副走査方向に沿って複数行分有し、
前記受光領域は、前記副走査方向にシフトされていること
を特徴とする請求項１に記載の光電変換装置。
【請求項４】
前記各行の受光部は、それぞれ異なる色用の受光部であること
を特徴とする請求項３に記載の光電変換装置。
【請求項５】
前記各受光部は、該各受光部と該各受光部の電気信号の処理を行う画素回路とが交互に設けられたギャップ構成を有すること
を特徴とする請求項３又は請求項４に記載の光電変換装置。
【請求項６】
前記各受光部は、
所定行数分の各受光部を前記副走査方向に沿って並べて設けた受光部群と、
前記受光部群の各受光部の電気信号の処理をそれぞれ行う各画素回路を、前記副走査方向に沿って所定行数分並べて設けた画素回路群とを有し、
前記受光部群と前記画素回路群とを前記副走査方向に沿って並べて設けたギャップレス構成を有すること
を特徴とする請求項３又は請求項４に記載の光電変換装置。
【請求項７】
受光領域で受光した光の光量に応じた電気信号を形成する受光部と、
複数の前記受光部を物理的に分離する分離部と、
前記分離部上に積層された配線層にそれぞれ設けられた配線とを有する光電変換装置の形成方法であって、
前記受光部に対して略垂直に入射する前記光の受光光量と同等の受光光量となるように、前記光の入射角に応じて、前記受光部の前記受光領域をシフトした位置に設けると共に、前記各配線層の各配線をシフトした位置に設けて前記光電変換装置を形成すること
を特徴とする光電変換装置の形成方法。
【請求項８】
光電変換装置が受光した光の光量に応じて形成した電気信号を用いて、所定の画像形成処理を行う画像形成装置であって、
前記光電変換装置は、
受光領域で受光した光の光量に応じた電気信号を形成する受光部と、
複数の前記受光部を物理的に分離する分離部と、
前記分離部上に積層された配線層にそれぞれ設けられた配線とを有し
前記受光部に対して略垂直に入射する前記光の受光光量と同等の受光光量となるように、前記光の入射角に応じて、前記受光部の前記受光領域をシフトした位置に設けると共に、前記各配線層の各配線をシフトした位置に設けたこと
を特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置、光電変換装置の形成方法及び画像形成装置に関する。
【背景技術】
【０００２】
スキャナ装置又はスキャナ機能を含む複合機（ＭＦＰ：Multifunction  Peripheral）等の画像形成装置においては、画像読み取り部の光電変換素子としてＣＣＤ（Charge  Coupled  Devices）イメージセンサが用いられていた。しかし、近年は、情報処理の高速化を図るため、ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）イメージセンサが多く用いられている。
【０００３】
ＣＭＯＳイメージセンサは、ＣＣＤイメージセンサと同様に、入射光をフォトダイオード（ＰＤ）で光電変換する。しかし、ＣＭＯＳイメージセンサは、ＰＤに蓄積された電荷を、ＰＤに近接して設けられた画素回路（ピクセルブロック）で電圧信号に変換して出力する点が、ＣＣＤイメージセンサとは異なる。また、ＣＭＯＳイメージセンサは、ＣＭＯＳプロセスが使用できることから、ＡＤＣ（Analog-Digital  Converter）等の高速ロジック回路を内蔵させることが可能であり、ＣＣＤイメージセンサよりも高速な情報処理を可能とすることができる。
【０００４】
ここで、ＣＭＯＳイメージセンサは、ＰＤの電荷をフローティング・ディフュージョン（ＦＤ）に転送する転送トランジスタ、ＦＤをリセットするリセットトランジスタ、後段の回路に信号を出力する増幅トランジスタ（ソースフォロワ）等の、複数の回路を画素内に形成する必要がある。このため、画素内には、各回路に駆動信号を供給する信号ライン、電源ライン、グランド（ＧＮＤ）ライン等の複数のライン（配線）が多層配置される。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、このように画素内に各配線を多層配置すると、画素に光が入射する領域（開口領域）が制限される。また、開口領域の大きさは、光の入射角に影響を受ける。このため、ＣＭＯＳイメージセンサの画素の位置によって光の入射角が異なる場合、シェーディング（輝度ムラ、感度ムラ）の原因となり、各画素のＳ／Ｎ比（信号対雑音比：signal  to  noise  ratio）のムラが発生する問題があった。
【０００６】
本発明は、上述の課題に鑑みてなされたものであり、シェーディングを低減して、各画素のＳ／Ｎ比のムラを防止可能な光電変換装置、光電変換装置の形成方法及び画像形成装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明は、受光領域で受光した光の光量に応じた電気信号を形成する受光部と、複数の受光部を物理的に分離する分離部と、分離部上に積層された配線層にそれぞれ設けられた配線とを有し、受光部に対して略垂直に入射する光の受光光量と同等の受光光量となるように、光の入射角に応じて、受光部の受光領域をシフトした位置に設けると共に、各配線層の各配線をシフトした位置に設ける。
【発明の効果】
【０００８】
本発明によれば、シェーディングを低減して、各画素のＳ／Ｎ比のムラを防止できるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】図１は、第１の実施の形態のＭＦＰの横断面図である。
【図２】図２は、第１の実施の形態のＭＦＰに設けられているＡＤＦ及びスキャナ機構の横断面図である。
【図３】図３は、第１の実施の形態のＭＦＰのハードウェア構成図である。
【図４】図４は、第1の実施の形態のＭＦＰの画像読み取り部のブロック図である。
【図５】図５は、画像読み取り部の要部の回路図である。
【図６】図６は、画像用見取り部及び周辺の回路の回路図である。
【図７】図７は、縮小光学系の結像状態を示す図である。
【図８】図８は、光電変換素子の構成を示す図である。
【図９】図９は、光電変換素子の断面図である。
【図１０】図１０は、配線によるシェーディングの影響が現れた光電変換素子の感度特性を示す図である。
【図１１】図１１は、多層化された配線層を示す図である。
【図１２】図１２は、多層化された配線層による実効感度のばらつきを説明するための図である。
【図１３】図１３は、多層化された配線層により、フォトダイオード上に光の非入射領域が発生している状態を示す図である。
【図１４】図１４は、フォトダイオード上の中央部の画素における入射光の入射状態を示す図である。
【図１５】図１５は、フォトダイオード上の端部近傍の画素における入射光の入射状態を示す図である。
【図１６】図１６は、フォトダイオード上の端部の画素における入射光の入射状態を示す図である。
【図１７】図１７は、フォトダイオードの開口部をシフト処理した場合及びシフト処理しない場合における、画素共通構成部分及び画素固有構成部分を説明するための図である。
【図１８】図１８は、光の入射角にかかわらず、一定の実効感度が得られる第１の実施の形態のＭＦＰの効果を説明するための図である。
【図１９】図１９は、第２の実施の形態のＭＦＰにおける副走査方向から見た状態の光電変換素子の画素構成を示す図である。
【図２０】図２０は、ギャップレス構成の光電変換素子の画素構成を示す図である。
【図２１】図２１は、第２の実施の形態のＭＦＰの光電変換素子におけるＧ用の画素、Ｇ用の画素の上に位置するＲ用の画素、Ｇ用の画素の下に位置するＢ用の画素にそれぞれ入射光が入射している状態を示す図である。
【図２２】図２２は、副走査方向の各画素における画素共通構成部分及び画素固有構成部分を説明するための図である。
【発明を実施するための形態】
【００１０】
まず、最初に適用分野の説明をする。光電変換装置及び光電変換装置の形成方法は、画像の読み取りを行う機器の他、光の有無を感知して所定の情報処理を行う機器に適用可能である。具体的には、光電変換装置及び光電変換装置の形成方法は、複合機（ＭＦＰ：Multifunction  Peripheral）のリニアセンサ、カメラ装置又はビデオカメラ装置のオートフォーカス用のラインセンサ、インタラクティブ・ホワイトボード装置（電子黒板）上に書き込まれたれた文字、記号又は図形の読み取りを行うラインセンサ等に適用することができる。以下、一例として光電変換装置及び光電変換装置の形成方法を適用したＭＦＰ（画像形成装置の一例）の説明をする。
【００１１】
（第１の実施の形態）
（ＭＦＰの構成）
まず、図１に、第１の実施の形態のＭＦＰを横から見た状態の図を示す。この図１は、ＭＦＰの本体を透視した状態の図となっている。この図１に示すように、ＭＦＰは、読み取り装置１及び本体２を有している。読み取り装置１は、自動原稿給送機構（ＡＤＦ：Auto  Document  Feeder）３、及び、スキャナ機構４を有している。
【００１２】
本体２内には、タンデム方式の作像部５、作像部５に給紙部１３から搬送路６を介して記録紙を供給するレジストローラ７、光書き込み装置８、定着搬送部９、及び、両面トレイ１０を有している。作像部５には、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の４色に対応する４本の感光体ドラム１１が並設されている。各感光体ドラム１１の周囲には、帯電器、現像器１２、転写器、クリーナ、及び、除電器を含む作像要素が配置されている。また、転写器と感光体ドラム１１との間には、両者のニップに挟持された状態で駆動ローラと従動ローラとの間に張架された中間転写ベルト１４が設けられている。
【００１３】
このように構成されたタンデム方式の画像形成装置では、ＹＭＣＫの各色に対応する感光体ドラム１１に光書き込みを行い、現像器１２で各色のトナー毎に現像し、例えばＹ，Ｍ，Ｃ，Ｋの順で中間転写ベルト１４上に１次転写する。そして、１次転写により４色が重畳したフルカラーの画像を記録紙に２次転写した後、定着して排紙する。これにより、フルカラーの画像を記録紙上に形成する。
【００１４】
（ＡＤＦ及びスキャナ機構の構成）
図２は、ＡＤＦ３及びスキャナ機構４の横断面図である。スキャナ機構４は、上面に原稿を載置するコンタクトガラス１５を備えている。また、スキャナ機構４は、原稿露光用の光源１６及び第１反射ミラー１７を備えた第１キャリッジ１８と、第２反射ミラー１９及び第３反射ミラー２０を備えた第２キャリッジ２４とを備えている。また、スキャナ機構４は、第３反射ミラー２０で反射された光を、光電変換素子２１の受光領域上に結像させるためのレンズユニット２２を備えている。また、スキャナ機構４は、読み取り光学系等による各種の歪み補正用の基準白板２３、及び、シートスルー読取用スリット２４を備えている。スキャナ機構４は、光源１６からの照射光で照明した原稿からの反射光を、光電変換素子２１で受光して電気信号（画像データ）に変換して出力する。
【００１５】
ＡＤＦ３は、コンタクトガラス１５に対して開閉可能となるように、図示しないヒンジ部材等を介して本体２に接続されている。ＡＤＦ３は、複数枚の原稿からなる原稿束２７を載置可能な原稿トレイ２８を備えている。また、このＡＤＦ３は、原稿トレイ２８に載置された原稿束２７から原稿を１枚ずつ分離して、シートスルー読取用スリット２５へ向けて自動給送する給送ローラ２９を含む分離給送部も備えている。
【００１６】
（原稿の読み取り動作）
このような読み取り装置１は、コンタクトガラス１５上に載置した原稿の読み取りを行うスキャンモード、及び、ＡＤＦ３により自動給送される原稿の読み取りを行うシートスルーモードを有している。なお、スキャンモード又はシートスルーモードによる画像読み取り前に、点灯された光源１６によって基準白板２３を照明し、反射光による画像を光電変換素子２１で読み取る。そして、その１ライン分の画像データの各画素のレベルが均一なレベルになるように、シェーディング補正用データを生成して記憶する。記憶されシェーディング補正用データは、以下に説明するスキャンモード又はシートスルーモードで読み取られた画像データのシェーディング補正に用いられる。
【００１７】
スキャンモード時には、第１キャリッジ１８及び第２キャリッジ２４が、図示しないステッピングモータによって、矢印Ａ方向（副走査方向）に移動して原稿を走査する。このとき、コンタクトガラス１５から光電変換素子２１の受光領域までの光路長を一定に維持するために、第２キャリッジ２４は、第１キャリッジ１８の１／２の速度で移動する。
【００１８】
同時に、コンタクトガラス１５上に載置された原稿の下面である画像面が、第１キャリッジ１８の光源１６によって照明（露光）される。すると、その画像面からの反射光が、第１キャリッジ１８の第１反射ミラー１７、第２キャリッジ２４の第２反射ミラー１９及び第３反射ミラー２０によって順次反射される。そして、第３反射ミラー２０による反射光束が、レンズユニット２２によって集束され、光電変換素子２１の受光領域上に結像される。光電変換素子２１は、１ライン毎に受光した光を光電変換して画像データを生成する。画像データは、デジタル化され、ゲイン調整が施されて出力される。画像の読み取りが完了した原稿は、図示しない排出口に排出される。
【００１９】
シートスルーモードの時には、第１キャリッジ１８及び第２キャリッジ２４が、シートスルー読取用スリット２５の下側へ移動して停止する。その後、ＡＤＦ３の原稿トレイ２８上に載置された原稿束２７の最下位の原稿から順次、給送ローラ２９によって矢印Ｂ方向（副走査方向）へ自動給送され、シートスルー読取用スリット２５の位置を原稿が通過する際に、その原稿の走査が行われる。
【００２０】
この際、自動給送される原稿の下面（画像面）が第１キャリッジ１８の光源１６によって照明される。すると、その画像面からの反射光が、第１キャリッジ１８の第１反射ミラー１７、第２キャリッジ２４の第２反射ミラー１９及び第３反射ミラー２０によって順次反射される。そして、第３反射ミラー２０による反射光束が、レンズユニット２２によって集束され、光電変換素子２１の受光領域上に結像される。光電変換素子２１は、１ライン毎に受光した光を光電変換して画像データを生成する。画像データは、デジタル化され、ゲイン調整が施されて出力される。画像の読み取りが完了した原稿は、図示しない排紙口に排紙される。
【００２１】
（ＭＦＰのハードウェア構成）
次に、図３に、ＭＦＰのハードウェア構成を示す。この図３に示すように、ＭＦＰは、ＣＰＵ４１、ＲＯＭ４２、ＲＡＭ４３、ＨＤＤ（ハードディスクドライブ）４４、及びフラッシュメモリ４５を備える。また、ＭＦＰは、ＦＡＸモデム４６、操作パネル４７、エンジン４８、ＡＤＦ４９（図１及び図２に示すＡＤＦ３に相当）、接続インタフェース（接続Ｉ／Ｆ）５０、画像読み取り部５２、及びインターネット等のネットワーク４０を介して有線通信又は無線通信を行う通信Ｉ／Ｆ５１を有している。ＣＰＵ４１〜画像読み取り部５２は、システムバス１８を介して相互に接続されている。
【００２２】
ＣＰＵ４１は、ＭＦＰの動作を統括的に制御する。ＣＰＵ４１は、ＲＡＭ４３をワークエリア（作業領域）としてＲＯＭ４２又はＨＤＤ４４等に格納されたプログラムを実行することで、ＭＦＰ全体の動作を制御し、コピー機能、スキャナ機能、ファクシミリ機能、プリンタ機能等の各種機能を実現する。
【００２３】
エンジン４８は、コピー機能、スキャナ機能、及びプリンタ機能等を実現させるための、汎用的な情報処理及び通信以外の処理を行うハードウェアである。エンジン４８は、例えば原稿又は名刺等の文字及び画像をスキャンして読み取るスキャナ、用紙等のシート材への印刷を行うプロッタ等を備えている。ＦＡＸモデム４６は、ファクシミリ通信を行うファクシミリ通信機能を備えている。
【００２４】
（画像読み取り部の構成）
図４に、画像読み取り部５２のブロック図を示す。一例ではあるが、画像読み取り部５２は、ＣＭＯＳリニアセンサとなっている。なお、以下一例として、画像読み取り部５２は、リニアセンサ（ラインセンサ：一次元センサ）として説明を進めるが、エリアセンサでもよい。
【００２５】
画像読み取り部５２は、それぞれ主走査方向に沿って複数並べられた赤色用（Ｒ）の画素６１Ｒ、緑色用（Ｇ）の画素６１Ｇ、青色用（Ｂ）の画素６１Ｂを有している。ＲＧＢの各画素６１Ｒ、６１Ｇ、６１Ｂは、主走査方向と２次元的に直交する方向に並べられて設けられている。また、ＲＧＢの各画素６１Ｒ、６１Ｇ、６１Ｂは、例えば約７０００画素ずつ設けられている。
【００２６】
また、画像読み取り部５２は、ＲＧＢの各画素６１Ｒ、６１Ｇ、６１Ｂ毎に、それぞれ画素回路（ＰＩＸ＿ＢＬＫ）６１ＲＰＢ、６１ＧＰＢ、６１ＢＰＢが設けられている。図４の例は、Ｒ用の画素６１Ｒの行、Ｒ用の画素回路６１ＲＰＢの行、Ｇ用の画素６１Ｇの行、Ｇ用の画素回路６１ＧＰＢの行、Ｂ用の画素６１Ｂ行、及び、Ｂ用の画素回路６１ＢＰＢの行の順に各色用の画素及び画素回路が並べられて設けられている例である。しかし、Ｒ用の画素６１Ｒの行、Ｇ用の画素６１Ｇの行、Ｂ用の画素６１Ｂ行、Ｒ用の画素回路６１ＲＰＢの行、Ｇ用の画素回路６１ＧＰＢの行、及び、Ｂ用の画素回路６１ＢＰＢの行の順に各色用の画素及び画素回路を並べて設けてもよい（ギャップレス構成）。このギャップレス構成は、図２０を用いて後述する。
【００２７】
また、画像読み取り部５２は、アナログメモリ部（ＡＭＥＭ）６３、アナログ−デジタル変換部（ＡＤＣ：Analog-Digital  Converter）６４、パラレル／シリアル変換部（Ｐ／Ｓ変換部）６５、タイミングジェネレータ（ＴＧ）６６、及び、ＬＶＤＳインタフェースＩ／Ｆを有している。ＬＶＤＳは、「Low  Voltage  Differential  Signaling（小振幅差動信号方式）」の略記である。ＴＧ６６は、駆動の基準となる所定周波数のクロックを形成して各部に供給する。
【００２８】
このような画像読み取り部５２は、各画素６１Ｒ、６１Ｇ、６１Ｂに蓄積された電荷を電圧信号に変換し、読み出し線を介してＡＭＥＭ６３に一時的に記憶する。なお、リニアセンサの場合、エリアセンサとは異なり、画素６１Ｒ、６１Ｇ、６１Ｂ毎に、独立して電化が読み出される。このため、読み出し線は画素６１Ｒ、６１Ｇ、６１Ｂ毎に独立して設けられている。
【００２９】
ＡＭＥＭ６３に記憶された各画素６１Ｒ、６１Ｇ、６１Ｂの電圧信号は、順次、ＡＤＣ６４に供給される。ＡＭＥＭ６３で各画素６１Ｒ、６１Ｇ、６１Ｂの電圧信号を一時的に記憶することで、各画素６１Ｒ、６１Ｇ、６１Ｂ及び各画素回路６１ＲＰＢ、６１ＧＰＢ、６１ＢＰＢの動作タイミング（露光タイミング）が、ＲＧＢの各色で同時となる、いわゆるグローバルシャッタ方式を実現している。
【００３０】
画像読み取り部５２は、ＡＭＥＭ６３以降はＲＧＢの各画素６１Ｒ、６１Ｇ、６１Ｂで１つのＡＤＣ６４を共有し（カラムＡＤＣ構成）、ＡＤＣ６４で、ＲＧＢの各電圧信号を、順次、デジタルデータに変換する。ＡＤＣ６４を複数用いた並列処理を行うことで、動作速度を抑え、リニアセンサの高速化を実現することができる。
【００３１】
ＡＤＣ６４でデジタル化された画素毎の電圧データは、それぞれＰ／Ｓ変換部６５に保持され、ＬＶＤＳＩ／Ｆ６７に順次出力される。Ｐ／Ｓ変換部６５は、パラレルに供給される各画素の電圧データを、シリアルの電圧データに変換して出力する。Ｐ／Ｓ変換部６５からのシリアルの電圧データは、ＬＶＤＳＩ／Ｆ６７にて低電圧差動シリアル信号に変換され、後段の回路に出力される。
【００３２】
（画像読み取り部の回路構成）
図５は、画像読み取り部５２の要部（ＰＤ６１、画素回路６２及びＡＭＥＭ６３）の回路図である。この図５に示すように、各画素は、入射光を光電変換するＰＤ６１で構成されている。ＰＤ６１に蓄積された電荷は、画素回路６２に出力され、電圧信号に変換される。画素回路６２は、電荷−電圧変換を行うフローティングディフュージョン（ＦＤ）、ＦＤをリセットするリセットトランジスタＲＳを有している。また、画素回路６２は、ＰＤ６１の電荷をＦＤに転送する転送トランジスタＴ、及び、後段に信号をバッファリングして出力するソースフォロワ（ＳＦ）を有している。
【００３３】
ＳＦからの信号は読み出し配線を介して後段に読み出される。また、画素回路６２の後段にはＡＭＥＭ６３が設けられている。ＡＭＥＭ６３は、画素を選択する選択スイッチ（ＳＬ）、ＳＦにバイアス電流を供給する電流源（Ｉｓ）、アナログメモリを選択する選択スイッチ（Ｓ）、メモリ容量となるコンデンサ（Ｃｓ）を有している。ＡＭＥＭ６３から出力される信号は、後段のＡＤＣ６４に供給される。
【００３４】
なお、この図５は、１画素に相当する構成を示している。一例として、画像読み取り部５２は、メモリ容量となるコンデンサＣｓへの書き込み動作を、ＲＧＢの全画素が一斉に行うグローバルシャッタ方式の画像読み取り部５２である。しかし、画像読み取り部５２は、コンデンサＣｓからの読み出し動作以降はシリアル処理となっており、ＲＧＢの画素毎に、順次、後段の回路に対する読み出しを行うようになっている。
【００３５】
（ＭＦＰの要部の構成）
図６は、画像読み取り部５２を含むＭＦＰの要部の回路図である。画像読み取り部５２は、原稿からの反射光を、例えばＣＭＯＳイメージセンサである光電変換素子２１で光電変換処理して生成した画像信号をアナログ−デジタル変換した後、ＬＶＤＳ  Ｉ／Ｆ６７、７５を介して後段の画像処理部７２及びプリンタエンジン４８供給する。
【００３６】
画像読み取り部５２の光源としては、ＬＥＤ１６が用いられている。ドライバ（ＬＥＤ＿ＤＥＶ）７１は、タイミングジェネレータ（ＴＧ）６６により生成されたクロックに基づいて、ＬＥＤ１６を点灯制御する。
【００３７】
一方、画像読み取り部５２からＬＶＤＳ  Ｉ／Ｆ６７を介して出力される画像データ、同期信号及びクロックは、プリンタエンジン４８側のＬＶＤＳ  Ｉ／Ｆ７５に供給される。ＬＶＤＳ  Ｉ／Ｆ７５は、画像読み取り部５２から供給された画像データを、クロックに基づいてライン同期をとり、例えば１０ビットのパラレルの画像データに変換して画像処理部７２に供給する。画像処理部７２は、画像データに対して、各種画像補正処理を施し、インタフェース（Ｉ／Ｆ）７３を介してプリンタエンジン４８に供給する。これにより、画像データの印刷が行われる。
【００３８】
（縮小光学系の問題点）
ここで、画像読み取り部５２に設けられている縮小光学系は、原稿からの反射光をレンズユニット２２の集光レンズで縮小し、光電変換素子２１上に結像する。図７は、縮小光学系により、原稿の主走査中央部、及び、原稿の端部からの反射光が光電変換素子２１上に縮小されて結像される様子を示している。また、図７において、実線で示す光は主光線を示し、点線で示す光は、上光線又は下光線を示している。
【００３９】
原稿の主走査中央部からの反射光（主光線）は、レンズユニット２２の集光レンズを介して略々垂直に光電変換素子２１に入射し、原稿の端部からの反射光は、それぞれの入射角θで光電変換素子２１に入射する。集光レンズの焦点距離等で決定される画角が大きいと、この入射角θも大きくなる。また、入射角θは、原稿位置によって異なり、原稿中央付近では小さいが、原稿の中央から離れるに連れ大きくなる。光電変換素子２１から見た場合、主走査中央付近の各画素に対する光の入射角θは、略々０度となり、主走査中央から離れるに連れ、入射角θは徐々に大きくなる。そして、光電変換素子２１の端部画素に対する光の入射角θが、最も大きな入射角となる。このように、縮小光学系の光電変換素子２１に対しては、各画素の位置に応じた入射角の光が入射される。なお、レンズユニット２２の集光レンズを例に用いて説明したが、曲面ミラーの場合も同様である。
【００４０】
（光電変換素子の構成）
図８は、光電変換素子２１の構成を示している。光電変換素子２１は、入射光を光電変換するＲＧＢの各色用のフォトダイオード（ＰＤ）２１Ｒ、２１Ｇ、２１Ｂと、各色用のＰＤ２１Ｒ、２１Ｇ、２１Ｂで蓄積された電荷を電圧信号に変換する画素回路２１ＲＰＢ、２１ＧＰＢ、２１ＢＰＢとを有している。画素回路２１ＲＰＢ、２１ＧＰＢ、２１ＢＰＢは、各色のＰＤ２１毎に設けられる。画素回路２１ＲＰＢ、２１ＧＰＢ、２１ＢＰＢは、各ＰＤに蓄積された電荷に対応する電圧信号である画像信号を形成し、各色用の読み出し線を介して後段のＰＧＡ（Programmable  Gain  Amplifier）及びＡＤＣ６４に供給する。
【００４１】
ここで、ＣＭＯＳリニアセンサの場合、ＣＣＤイメージセンサとは異なり、上述の画素回路２１ＲＰＢ、２１ＧＰＢ、２１ＢＰＢを有している。このため、ＣＭＯＳリニアセンサの場合、画素回路２１ＲＰＢ、２１ＧＰＢ、２１ＢＰＢから画像信号の読み出しを行う読み出しライン、リセット信号及び転送信号等の制御信号ライン、電源ライン及びグランド（ＧＮＤ）ライン等の、多数のライン（配線）が画素の周りに配置される。ＰＤの周りに多くの配線が設けられると、配線領域を確保するために、ＰＤの面積の縮小化が必要となるため、感度の低下を招く。このため、ＣＭＯＳリニアセンサでは、複数の配線層を多層化し、各配線層にそれぞれ配線を行うことで、ＰＤの面積を縮小化することなく、配線領域を確保している。
【００４２】
（光の入射角による感度の低下）
図９は、光電変換素子２１を主走査方向に沿って切断した状態の断面図である。図９（ａ）は、ＰＤに対して光が垂直（入射角＝０度）に入射した状態を示している。図９（ｂ）は、ＰＤに対して所定の入射角で光が入射した状態を示している。ＣＭＯＳリニアセンサでは、画素毎にＰＤが設けられ、各画素を分離する為の画素分離領域（ＳＴＩ：Shallow  Trench  Isolation）、及び、画素からの信号を読み出す読み出し配線、電源ライン、グランドライン等の配線が、２つの配線層Ｍ１、Ｍ２のいずれかに形成されている。配線層Ｍ１、Ｍ２の間は、絶縁膜層となっている。また、配線層の上にはカラーフィルタＣＦが設けられている。
【００４３】
また、通常、配線はＳＴＩ上に設けられる。この配線が存在しない領域を介してＰＤに光が入射する。すなわち、画素の開口幅（光が照射される範囲の幅）は、光の入射方向に対して、配線が存在しない領域とＰＤの領域とが重なる領域の幅で決定する。なお、図９（ａ）及び図９（ｂ）は、配線が存在しない領域の幅とＰＤの幅とを、同じ幅とした例である。
【００４４】
図９（ａ）に示すように、光電変換素子２１の中央部の画素に入射する光は、略々垂直に入射するため、開口幅（Ｗｃ）はＰＤ全域となる。これに対して、光電変換素子２１の端部の画素に入射する光は、図９（ｂ）に示すように所定の入射角で入射される。このため、図９（ａ）に示した中央部の画素の開口幅（Ｗｃ）に対して、非入射領域（Ｗｄ）の分、減少した開口幅（Ｗｅ）となる（Ｗｃ＞Ｗｅ）。これは、所定の入射角で入射した光が、図９（ｂ）に示すように配線層Ｍ２の配線Ｍ２Ｌ１で反射し、ＰＤ上に光が入射しない領域である非入射領域（Ｗｄ）を形成するためである。
【００４５】
このような非入射領域（Ｗｄ）は、配線数（配線層）が多いほど形成され易くなる。また、エリアセンサの場合、１列に１本の読み出し配線を設けるが、リニアセンサの場合、画素毎に読み出し配線を設ける。このため、リニアセンサの方が、ＰＤ間に設ける配線数が多くなる。従って、リニアセンサには、非入射領域（Ｗｄ）が、より多く現れる。
【００４６】
このような非入射領域（Ｗｄ）が形成されると、中央画素から端部画素にかけて感度が低減するシェーディング（輝度ムラ、感度ムラ）が発生する。シェーディングが発生すると、各画素のＳ／Ｎ比のムラとなり画質が劣化する。さらに、近年のレンズ系は、小型化による短焦点化が進んでいる。このため、シェーディングを防止することは重要である。
【００４７】
図１０に、配線によるシェーディングの影響が現れた光電変換素子２１の感度特性を示す。図１０（ａ）は、横軸が光電変換素子２１の主走査方向に沿った各画素の画素番号であり、縦軸が各画素の実効感度（受光レベル）となっている。また、図１０（ａ）に点線で示す特性は、光電変換素子２１の理想特性であり、これに対して、実線で示す特性が、シェーディングが発生している感度特性である。なお、実際には、いわゆるコサイン４乗則等による、レンズ起因の周辺光量落ちが発生するが、図１０においては、配線による光量落ち以外の減衰分は除外した特性を示している。
【００４８】
図１０（ａ）からわかるように、縮小光学系のＣＭＯＳセンサの場合、画素への光入射角に応じて配線により上述の非入射領域が形成されるため（配線により入射光が反射するため）、光電変換素子２１の中央の画素から離れた位置に形成された画素ほど、受光感度が低下する。
【００４９】
また、図１０（ｂ）は、横軸が光の入射角であり、縦軸が各画素の実効感度となっている。また、図１０（ｂ）に点線で示す特性は、光電変換素子２１の理想特性であり、これに対して、実線で示す特性が、シェーディングが発生している感度特性である。この図１０（ｂ）からわかるように、光の入射角が大きくなるに連れ、感度低下が大きくなり、シェーディングの影響が大きくなる。
【００５０】
また、各画素への入射光量が変化することで、濃淡のムラが発生することが懸念されるが、通常、後段の画像処理回路でシェーディング補正処理が施されるため、最終的な画像に濃淡のムラが現れる不都合は軽減される。しかし、画素への入射光量で変化する各画素のＳ／Ｎ比は、電気的なシェーディング補正処理では補正することは困難である。このため、光電変換素子２１側で機械的に（物理的に）シェーディングを低減しておくことが重要となる。
【００５１】
（配線層の増加により悪化するシェーディング）
上述のように、ＣＭＯＳリニアセンサの場合、画素回路２１ＲＰＢ、２１ＧＰＢ、２１ＢＰＢから画像信号の読み出しを行う読み出しライン、制御信号ライン、電源ライン及びグランドライン等の、多数のライン（配線）を画素周りに配置するために、多層化した複数の配線層にそれぞれ配線を行う。図１１は、多層化された配線層Ｍ１〜Ｍ３に、それぞれ配線が行われた状態を示している。
【００５２】
この図１１からわかるように、配線層が多くなると、非入射領域Ｗｄが大きくなり、シェーディングが悪化する。すなわち、配線層が多くなると、図１２（ａ）に示すように、画素毎の実効感度のばらつきは大きくなる。また、配線層が多くなると、図１２（ｂ）に示すように、光の入射角が小さい角度（θ’）であるにもかかわらず、感度低下が発生する。なお、図１２（ｂ）の「θ」は、少ない配線層の光電変換素子２１において、感度低下が発生し始める光の入射角を示している。近年におけるＣＭＯＳリニアセンサの場合、小画素化に伴い、配線層が増加しているため、シェーディングに対する早急な対策が必要である。
【００５３】
（第１の実施の形態の概念）
次に、このようなシェーディングの発生及び各画素のＳ／Ｎ比のムラを防止する第１の実施の形態のＭＦＰの概念を説明する。図１３（ａ）は、多層化された配線層Ｍ１〜Ｍ３により、ＰＤ上に光の非入射領域Ｗｄが発生している状態を示す図である。この状態において、光の入射角が「θ」の場合に発生する非入射領域Ｗｄは、以下の数１式〜数３式に示す演算で算出できる。なお、「ｙ」は、配線層の全体的な厚み（配線層Ｍ３からＳＴＩまでの距離）である。また、「Ｗａ」は、ＳＴＩの左端から、配線層Ｍ３の配線Ｍ３Ｌ１の左端までの距離であり、「Ｗｂ」は、ＳＴＩの左端から、垂直入射時における光の入射領域の右端までの距離である。
【００５４】
ｙ／（Ｗｄ＋Ｗｂ＋Ｗａ）＝ｔａｎ（９０°−θ）・・・（数１式）
【００５５】
（ｔａｎ（９０°−θ））×（Ｗｄ＋Ｗｂ＋Ｗａ）＝ｙ・・・（数２式）
【００５６】
Ｗｄ＝ｙ／（ｔａｎ（９０°−θ）−Ｗａ−Ｗｂ）・・・（数３式）
【００５７】
非入射領域Ｗｄを小さくするためには、
１．配線層を少なくして、配線層の全体的な厚み「ｙ」を小さくする、
２．光の入射角（９０°−θ）を小さくする、又は、
３．非入射領域を小さくする方向に配線をシフトさせる（Ｗａ又はＷｂを大きくする）、
ことが考えられる。
【００５８】
このうち、「１」及び「２」の手法は、光電変換素子自体の設計を変更し、又は、光学系を変更する等の大規模な実現手法が必要となる。また、「３」の手法において、ＳＴＩの左端から、垂直入射時における光の入射領域の右端までの距離である「Ｗｂ」は、固定の距離であるため、実現困難である。
【００５９】
このため、「３」の手法において、ＳＴＩの左端から、配線層Ｍ３の配線Ｍ３Ｌ１の左端までの距離である「Ｗａ」を大きくする。これにより、非入射領域Ｗｄを小さくすることが可能となる。この場合、最適な条件は、図１３（ｂ）に示すように、「ｙ／（ｔａｎ（９０°−θ））＝Ｗａ＋Ｗｂの場合である。この場合、非入射領域Ｗｄを「０」とすることができる。
【００６０】
（実施の形態の画素構成）
図１４〜図１６に、第１の実施の形態のＭＦＰ１の光電変換素子２１における、主走査方向に沿った各位置の画素の構成を示す。図１４〜図１６は、いずれも、各画素を主走査方向に沿って切断した状態の断面図である。また、このうち、図１４は、光電変換素子２１（光電変換装置の一例）の中央部の画素の断面図である。中央部の画素に対しては、ＰＤ（受光部の一例）に対して光が垂直に入射する。また、図１６は、光電変換素子２１の端部の画素の断面図である。端部の画素のＰＤに対しては、光が大きな入射角「θ２」でＰＤに入射する。また、図１５は、光電変換素子２１の中央部と端部との間の端部近傍の画素の断面図である。端部近傍の画素のＰＤに対しては、光が小さな入射角「θ１」でＰＤに入射する。
【００６１】
光電変換素子２１は、図１４〜図１６に示すように、積層された例えば３層の配線層Ｍ１〜Ｍ３を有している。光電変換素子２１の中央部の画素は、図１４に示すように、ＳＴＩ（分離部の一例）に対応する位置に配線を設けている。また、図１４に示すように、中央部の画素には、ＰＤに直近の配線層となる第１の配線層Ｍ１の配線Ｍ１Ｌ１と、隣接する画素の第１の配線層Ｍ１の配線Ｍ１Ｌ３との間に相当する開口幅Ｗｅの受光領域（開口部）ＶＲが形成されている。
【００６２】
これに対して、光電変換素子２１の端部近傍の画素の場合、図１５に示すように、斜めに入射する光を受光可能な位置まで受光領域ＶＲをシフトさせて設けている。換言すると、ＰＤの受光領域ＶＲに対して略垂直に入射する光の受光光量と同等の受光光量となるように、光の入射角に応じて、受光領域をシフトした位置に設けている。
【００６３】
さらに具体的には、端部近傍の画素の場合、図１５に示すように第３の配線層Ｍ３の配線Ｍ３Ｌ１で反射されることなくＰＤに到達する部分を一方の端部とし、第１の配線層Ｍ１の配線Ｍ１Ｌ３で反射されることなくＰＤに到達する部分を他方の端部とするように、開口幅Ｗｅの受光領域ＶＲの形成位置をシフトする。
【００６４】
これにより、受光領域ＶＲの他方の端部を、第１の配線層Ｍ１の配線Ｍ１Ｌ３の下側に延長して形成したのと同等とすることができる。従って、光電変換素子２１の端部近傍の画素は、受光領域ＶＲの幅を変更することなく、入射角θ１で入射する光を受光することができる。
【００６５】
なお、この例では、受光領域ＶＲの他方の端部が、第１の配線層Ｍ１の配線Ｍ１Ｌ３の下側に位置するように、受光領域ＶＲをシフトしてＰＤ上に設けることとした（位置のみをシフトした）。しかし、受光領域ＶＲの他方の端部を、第１の配線層Ｍ１の配線Ｍ１Ｌ３の下側まで、物理的に延長してＰＤ上に形成してもよい。
【００６６】
一方、光電変換素子２１の端部の画素の場合、図１６に示すように、受光領域ＶＲの他方の端部が、第１の配線層Ｍ１の配線Ｍ１Ｌ３の下側に位置するように、受光領域ＶＲをシフトさせた状態のＰＤを形成すると共に、大きな入射角で斜めに入射する光を、シフトさせた受光領域ＶＲで受光するように、各配線層Ｍ１〜Ｍ３の各配線もシフトする。すなわち、端部の画素の場合、ＰＤの受光領域ＶＲに対して略垂直に入射する光の受光光量と同等の受光光量となるように、光の入射角に応じて、ＰＤの受光領域ＶＲ及び各配線層Ｍ１〜Ｍ３の各配線の「両方をシフト」させている。
【００６７】
具体的には、端部の画素の場合、図１６に示すように端部近傍の画素と同様に、受光領域ＶＲの他方の端部が、第１の配線層Ｍ１の配線Ｍ１Ｌ３の下側に位置するように、ＰＤの受光領域ＶＲをシフトさせている。また、端部の画素は、図１６に示すように、シフトさせた受光領域ＶＲに対して、大きな入射角θ２（θ１＜θ２）の光が反射されることなく受光領域ＶＲに入射するように、各配線層Ｍ１〜Ｍ３の配線をシフトして設けている。図１６の例の場合、第１の配線層Ｍ１の配線は距離Ｗａ２分、主走査方向に沿ってシフトされて設けられ、第２の配線層Ｍ２、Ｍ３の配線は距離Ｗａ１分、主走査方向に沿ってシフトされて設けられている。
【００６８】
これにより、大きな入射角θ２（θ１＜θ２）で光電変換素子２１の端部の画素に入射される光を、各配線層Ｍ１〜Ｍ３の配線で反射されることなく受光領域ＶＲに導光して受光することができる。このため、シェーディングの発生を防止できる。
【００６９】
このように、実施の形態のＭＦＰは、光の入射角に応じて、ＰＤの受光領域ＶＲの位置をシフトすることで、シェーディングの低減を図る。図１７（ａ）は、ＰＤの受光領域ＶＲの位置をシフトしない場合における画素共通構成部分と画素固有構成部分の差異を示す図である。また、図１７（ｂ）は、ＰＤの受光領域ＶＲの位置をシフトした場合における画素共通構成部分と画素固有構成部分の差異を示す図である。この図１７（ａ）及び図１７（ｂ）において、横方向は主走査方向を示しており、白抜けの部分は画素共通構成部分を示し、斜線及網線の部分は画素固有構成部分を示している。斜線又は網線が細かいほど、シフト量が大きいことを意味している。
【００７０】
図１７（ａ）からわかるように、ＰＤの受光領域ＶＲの位置をシフトしない場合は、画素共通構成部分は少なく、画素固有構成部分が大きくなる。そして、端部の画素ほど、受光領域ＶＲのシフト量が大きくなる。これに対して、ＰＤの受光領域ＶＲの位置をシフトした場合、図１７（ｂ）に示すように、画素共通構成部分が大きく、画素固有構成部分は小さくなる。また、ＰＤの受光領域ＶＲの位置をシフトした場合、端部の画素における受光領域ＶＲのシフト量も小さくすることができることがわかる。これにより、画素共通構成部分と画素固有構成部分の境界については、受光領域ＶＲをシフトすることで、広角度の光の入射角に対応可能とすることができる。
【００７１】
すなわち、実施の形態のＭＦＰは、図１８（ａ）に示すように、集光レンズの画角（光の入射角）にかかわらず、各画素で一定の実効感度を得ることができ、シェーディングの発生を防止できる。図１８（ｂ）に示す入射角θ１は、配線層が増加した場合に実効感度が低下する角度である。光の入射角が所定の入射角（θ≦θ１）までは感度低下は無く、それよりも大きい入射角（θ１＜θ≦θ２）では、受光領域ＶＲをシフトすることでシェーディングを低減できる。また、光の入射角がさらに大きい場合（θ２＜θ）には、受光領域ＶＲをシフトすると共に、各配線層Ｍ１〜Ｍ３の配線をシフトする。これにより、大きな入射角の入射光に対応して、シェーディングを低減できる。
【００７２】
このように実施の形態のＭＦＰの光電変換素子２１は、光の入射角に応じてＰＤの受光領域ＶＲの位置をシフトさせ、また、ＰＤの受光領域ＶＲの位置をシフトさせると共に、各配線層Ｍ１〜Ｍ３の配線の位置をシフトさせる。これにより、配線層が多層化された場合でも、配線で入射光が反射される不都合を防止でき、ＰＤの全画素において、垂直に光が入射される中央部の画素と同等の受光形態で入射光を受光できる。このため、シェーディングの発生を防止できるうえ、各画素のＳ／Ｎ比の均一化を図ることができ、画像の画質等の向上を図ることができる。
【００７３】
また、ＰＤの受光領域ＶＲの位置のシフトと、各配線層Ｍ１〜Ｍ３の配線の位置のシフトを併用しているため、ＰＤの受光領域ＶＲの位置のシフト量を必要最低限とすることができる。また、上述の併用により、各配線層Ｍ１〜Ｍ３の配線の位置をシフトする画素の数を、必要最小限の数とすることができる。
【００７４】
（第２の実施の形態）
次に、第２の実施の形態のＭＦＰの説明をする。上述の第１の実施の形態のＭＦＰは、「主走査方向」の各画素に対する光の入射角に応じて、ＰＤの受光領域ＶＲの位置をシフトし、又は、ＰＤの受光領域ＶＲの位置及び各配線層Ｍ１〜Ｍ３の配線の位置の両方をシフトする例であった。これに対して、第２の実施の形態のＭＦＰは、「副走査方向」の各画素に対する光の入射角に応じて、ＰＤの受光領域ＶＲの位置をシフトし、又は、ＰＤの受光領域ＶＲの位置及び各配線層Ｍ１〜Ｍ３の配線の位置の両方をシフトする例である。なお、上述の第１の実施の形態と以下に説明する第２の実施の形態は、この点のみが異なる。このため、以下、両者の差異の部分のみ説明し、重複となる説明は省略する。
【００７５】
図１９は、光電変換素子２１の各画素が一次元的に並べられている方向である主走査方向に対して、二次元的に直交する方向である副走査方向から見た状態の光電変換素子２１の画素構成を示す図である。この図１９は、ＲＧＢの各色用のＰＤ２１Ｒ、ＰＤ２１Ｇ及び２１Ｇの間に、ＲＧＢの各色用の画素回路２１ＲＰＢ、２１ＧＰＢ及び２１ＢＰＢが設けられているギャップ構成の光電変換素子２１の例である。このような光電変換素子２１の場合、各ＰＤ２１Ｒ、ＰＤ２１Ｇ及び２１Ｇは、配線によって入射光が反射される不都合を生ずる。
【００７６】
図２０は、ギャップレス構成の光電変換素子２１を示している。ギャップレス構成の光電変換素子２１は、それぞれ行方向（主走査方向）に沿って並べられたＲ用のＰＤ２１Ｒの行、Ｇ用のＰＤ２１Ｇの行及びＢ用のＰＤ２１Ｂの行を備えた受光部群と、それぞれ行方向（主走査方向）に沿って並べられたＲ用の画素回路２１ＲＰＢの行、Ｇ用の画素回路２１ＧＰＢの行及びＢ用の画素回路２１ＢＰＢの行を備えた画素回路群と有している。そして、ギャップレス構成の光電変換素子２１は、受光部群と画素回路群とを列方向（副走査方向）に沿って並べて設けることで、各色用のＰＤ２１Ｒ、２１Ｇ、２１Ｂの間に、各色用の画素回路２１ＲＰＢ、２１ＧＰＢ、２１ＢＰＢが存在しないギャップレス構成を実現している。
【００７７】
このようなギャップレス構成の光電変換素子２１の場合、ＰＤ上に配置される配線が図１９に示した光電変換素子２１よりも密になるため、配線による入射光の反射が発生し易くなり、副走査方向における各色の感度ムラが発生する。
【００７８】
具体的には、各色の画素がＲＧＢの順に副走査方向に沿って設けられており、例えばＧの画素に対して垂直（入射角＝０）に入射光が入射するように光源が設けられた場合、Ｇの画素の上側に位置するＲの画素と、Ｇの画素の下側に位置するＢの画素に対しては、所定の入射角で光が入射される。このような入射角の違いは、上述のギャップレス構成の光電変換素子２１及びギャップを有する光電変換素子２１の、いずれにも現れる。ただ、ギャップを有する光電変換素子２１の場合、各画素間に画素回路が設けられており、各画素間に距離を有するため、Ｒ及びＢの各画素に対する入射角は、ギャップレス構成の光電変換素子２１よりも大きくなり、上述の各色の感度ムラが発生し易くなる。
【００７９】
このようなことから第２の実施の形態のＭＦＰの場合、図２１に示すように、垂直に光が入射されるＧ用のＰＤ２１Ｇに対して副走査方向に沿って上下に隣接するＲ用のＰＤ２１Ｒ及びＢ用のＰＤ２１Ｂの受光領域ＶＲをシフトすると共に、各配線層Ｍ１〜Ｍ３の配線の位置をシフトしている。
【００８０】
具体的には、Ｇ用のＰＤ２１Ｇの副走査方向に沿った上側に隣接するＲ用のＰＤ２１Ｒ、及び、Ｇ用のＰＤ２１Ｇの副走査方向に沿った下側に隣接するＢ用のＰＤ２１Ｂの各受光領域ＶＲを、Ｇ用のＰＤ２１Ｇとは反対の方向にシフトさせている。また、シフトさせた各受光領域ＶＲで、入射角θ１又は入射角θ２の入射光をそれぞれ受光するように、各配線層Ｍ１〜Ｍ３の配線を距離Ｗａ分シフトする。
【００８１】
図２２は、副走査方向の各画素における、画素共通構成部分と画素固有構成部分を示している。図２２において、白抜けで示すＧ用の画素が画素共通構成部分を示し、斜線で示すＲ用及びＢ用の画素は、受光領域ＶＲ及び配線がシフトされた画素固有構成部分を示している。Ｇ用の画素に対しては、垂直に入射光が入射するため、受光領域ＶＲ及び配線をシフトさせる必要が無く、全て画素共通構成部分となっている。Ｒ用の画素及びＢ用の画素に対しては、入射角θ１又は入射角θ２で入射光が入射するため、受光領域ＶＲ及び配線をシフトさせている。なお、Ｒ用の画素及びＢ用の画素に対する入射光の入射方向は反対方向となるため、受光領域ＶＲ及び配線をシフトさせる方向は逆方向となっている。
【００８２】
また、以上の説明は副走査方向に対応する構成の説明であったが、第２の実施の形態のＭＦＰ１の光電変換素子２１は、主走査方向に対しては、上述の第１の実施の形態で説明したように、主走査方向の端部の画素に対して、受光領域ＶＲ及び配線のシフト処理が施されている。
【００８３】
このような第２の実施の形態のＭＦＰの光電変換素子２１は、副走査方向に沿って光の入射角に差異が生じている場合でも、ＲＧＢの各ＰＤ２１Ｒ、２１Ｇ、２１Ｂで、それぞれ入射角に応じた適正な受光形態で入射光を受光できる。このため、ＲＧＢの各画素の感度のばらつきを抑制して、色ムラの発生を防止できる他、上述の第１の実施の形態と同様の効果を得ることができる。
【００８４】
最後に、上述の実施の形態は、一例として提示したものであり、本発明の範囲を限定することは意図していない。この新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことも可能である。また、実施の形態及び実施の形態の変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００８５】
１  複合機（ＭＦＰ）の読み取り装置
２  ＭＦＰの本体
２１  光電変換素子
３０  撮像部
５２  画像読み取り装置
６１  フォトダイオード
６２  画素回路
６３  アナログメモリ部
６４  アナログ−デジタル変換部
【先行技術文献】
【特許文献】
【００８６】
【特許文献１】特開２００２−１７０９４４号公報
【特許文献２】特開平１１−１９１８６７号公報
【図１】
2018120892.tif 000003
【図２】
2018120892.tif 000004
【図３】
2018120892.tif 000005
【図４】
2018120892.tif 000006
【図５】
2018120892.tif 000007
【図６】
2018120892.tif 000008
【図７】
2018120892.tif 000009
【図８】
2018120892.tif 000010
【図９】
2018120892.tif 000011
【図１０】
2018120892.tif 000012
【図１１】
2018120892.tif 000013
【図１２】
2018120892.tif 000014
【図１３】
2018120892.tif 000015
【図１４】
2018120892.tif 000016
【図１５】
2018120892.tif 000017
【図１６】
2018120892.tif 000018
【図１７】
2018120892.tif 000019
【図１８】
2018120892.tif 000020
【図１９】
2018120892.tif 000021
【図２０】
2018120892.tif 000022
【図２１】
2018120892.tif 000023
【図２２】
2018120892.tif 000024