(57)【要約】      （修正有）【課題】広帯域性能を有する集積キャパシタアレイを提供する。【解決手段】モノリシックセラミックキャパシタ５０は、実質的モノリシックセラミック体を形成するために共に焼結された複数の誘電体層６６および複数の交互配置の導電層５４、５６を備える。セラミック体は、誘電体層と導電層との間に少なくとも１つの空隙７２を画定する。空隙は、セラミック体の内部に全体が包囲され、かつ、誘電体層、の導電層５４および導電層５６の少なくとも一部と境界を形成する。誘電体の内部で、第１および第２の導電層は非伝導的に接続される。【選択図】図３Ａ
2018182321.tif 000002
【特許請求の範囲】
【請求項１】
実質的モノリシックセラミック体を形成するために共に焼結された複数の誘電体層および複数の導電層を備え、セラミック体が前記誘電体層と前記導電層との間に少なくとも１つの空隙を画定し、前記空隙が前記セラミック体の内部に全体が包囲され、かつ誘電体層と、第１の導電層と、第２の導電層との少なくとも一部と境界を形成しており、前記第１の導電層および前記第２の導電層がそれらの間に導電接続を有さない、セラミックキャパシタ。
【請求項２】
前記第１の導電層および前記第２の導電層の各々が、前記空隙と境界を形成する端部を有し、第１および第２の層の端部が、前記空隙にフリンジ効果キャパシタンスを形成する程度に互いに近接している、請求項１に記載のキャパシタ。
【請求項３】
前記第１の導電層が前記第２の導電層と少なくとも部分的に重なり合い、前記空隙が重なり合う層の間にある、請求項１に記載のキャパシタ。
【請求項４】
前記第１の導電層と前記第２の導電層との間のフリンジ効果電界によって前記空隙にキャパシタンスが形成される、請求項１に記載のキャパシタ。
【請求項５】
前記空隙に高周波キャパシタンスが形成される、請求項４に記載のキャパシタ。
【請求項６】
前記セラミック体の内部に全体が包囲されており、かつ誘電体層と、第３の導電層と、第４の導電層との少なくとも一部と境界を形成する第２の空隙をさらに備え、前記第３の導電層および前記第４の導電層がそれらの間に導電接続を有さない、請求項２に記載のキャパシタ。
【請求項７】
第３および第４の層の各々が、前記第２の空隙と境界を形成する端部を有し、前記第３および第４の層の端部が、前記第２の空隙に第２のフリンジ効果キャパシタンスを形成する程度に近接している、請求項６に記載のキャパシタ。
【請求項８】
前記空隙が、前記第１の導電層と前記第２の導電層との間に垂直方向に間隔をあけている、請求項３に記載のキャパシタ。
【請求項９】
前記複数の誘電体層の少なくともいくつかが、前記セラミック体において前記複数の導電層の少なくともいくつかと交互配置されて追加の低周波キャパシタンスを形成する、請求項４に記載のキャパシタ。
【請求項１０】
前記キャパシタが、低周波高値キャパシタンス部と、高周波低値キャパシタンス部とをさらに備え、導電層の間の垂直間隔が前記高周波低値キャパシタンス部において実質的により大きい、請求項１に記載のキャパシタ。
【請求項１１】
実質的モノリシック誘電体と、
前記誘電体内に配置され、前記誘電体上の第１の導電コンタクトに電気接続された複数の第１の導電層と、
前記誘電体内に配置され、前記誘電体上の第２の導電コンタクトに電気接続された複数の第２の導電層であって、前記複数の第１の導電層と交互配置されて層の間にキャパシタンスを形成する、複数の第２の導電層と、
空隙によって離間された少なくとも１組の導電プレートであって、前記空隙が前記誘電体に全体が包囲され、かつ誘電体層の少なくとも一部と、第１および第２の導電プレートの隣接する端部と境界を形成し、前記第１および第２の導電プレートが離間されて前記空隙を介した非伝導キャパシティブ接続を形成する、導電プレートと、
を備えるキャパシタ。
【請求項１２】
前記第１の導電プレートおよび前記第２の導電プレートが離間されて前記空隙内にフリンジ効果キャパシタンスを形成する、請求項１１に記載のキャパシタ。
【請求項１３】
前記第１の導電プレートおよび前記第２の導電プレートが同一平面上に位置する、請求項１２に記載のキャパシタ。
【請求項１４】
少なくとも１つのエアギャップキャパシタンスを含むモノリシックセラミックキャパシタを作製する方法であって、
複数の誘電体セラミック層を提供する段階と、
複数の導電層を提供する段階と、
前記導電層および誘電体層を交互に配置して積層する段階と、
交互配置された層を焼結してモノリシックセラミック体を形成する段階と、
前記モノリシックセラミック体に空隙を形成する段階であって、前記空隙が誘電体層の少なくとも一部ならびに第１の導電層および第２の導電層の一部と境界を形成する、空隙を形成する段階と、
前記空隙に対して第１の導電層および第２の導電層を離間して層の間に非伝導キャパシティブ接続を形成する段階と、
を含む方法。
【請求項１５】
前記空隙に対して前記第１の導電層および前記第２の導電層を離間して前記空隙にキャパシタンスを形成する段階をさらに含む、請求項１４に記載の方法。
【請求項１６】
前記空隙を形成する段階が、前記複数の誘電体セラミック層の少なくとも１つに開口を穿孔する段階をさらに含む、請求項１４に記載の方法。
【請求項１７】
焼結する段階および空隙を形成する段階が、複数の誘電体材料層の少なくとも１つに散逸性材料を提供し、焼結する段階の間に前記散逸性材料を焼失させて前記空隙を形成する段階をさらに含む、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本出願は、２０１７年４月１０日に出願した米国仮出願第６２／４８３，７９４号の優先権を主張するものであり、参照によりその全体が本明細書に組み込まれる。
【０００２】
技術分野
本発明は、多層広帯域キャパシタに関し、より具体的には多層セラミックキャパシタにおける内部空隙にキャパシタンスを形成することに関する。
【背景技術】
【０００３】
集積回路の発展により１つの半導体チップに多くの回路素子を配置することが可能となった。回路の一部または全てが無線周波送信機または受信機などのアナログ回路、オーディオ増幅器、または他のそのような回路である場合、モノリシック集積回路において容易に実現することができない素子の集積を必要とする。特にキャパシタは、集積回路とは別の素子としてしばしば形成される。そのため、電子デバイスは典型的に外部キャパシタと組み合わされたモノリシック集積回路を備える。このような応用に、モノリシックセラミックキャパシタが使用されてきた。
【０００４】
高度集積応用の比較的小さなキャパシタを提供するために、様々なモノリシックセラミック構造が開発された。多層セラミックキャパシタとして知られるそのような構造は、グリーンテープまたはグリーンウェアのシート、すなわち典型的に有機材料であるバインダによって結合された粉末セラミック誘電体材料の薄層を積層することによって形成される。必須ではないが典型的に５インチ×５インチ程度のこのようなシートは、３０から１００層程度の層の厚さにさらなる層と積層される。各層が積層された後、層の上に導電構造体が印刷されて所望のキャパシタンスを生成する内部プレートが形成される。積層構造体は圧縮され、個々の部品またはデバイスへと分離される。圧縮された個々のデバイスは、有機バインダを飛ばして粉末セラミック材料をモノリシック構造へと焼結または溶融するように所望の時間‐温度プロファイルによって炉内で加熱される。次いで、各デバイスは導電材料に浸漬されて、表面実装回路基板へのはんだ付けまたはハイブリッド回路への接着およびワイヤボンディングに適した内部導電構造用の終端部が形成される。
【０００５】
人工衛星、ＧＯＳ、および携帯電話を含む多くのワイヤレス通信システム、ならびに高速プロセッサアプリケーションは、高い動作周波数に対応し得るキャパシタ技術を必要とする。遠隔通信、特に光ファイバアプリケーションは、最適な高周波性能を備えた広周波数帯域を必要とする。２００４年１１月９日に発行されたＤｅｖｏｅらの米国特許第６，８１６，３５６号には、実質的モノリシック誘電体において直列および／または並列回路に接続された複数のキャパシタを備える集積キャパシタアレイが開示されている。米国特許第６，８１６，３５６号に開示された集積キャパシタアレイは、低周波高値キャパシタンスと高周波低値キャパシタンスの並列接続を形成することによって、効果的な広帯域性能を提供する。図１に示されるように、米国特許第６，８１６，３５６号に開示された集積キャパシタンスアレイ２０は、多層低周波高値キャパシタンス部２２および高周波低値キャパシタンス部２４の両方を備えている。重複する導電プレート３０、３２は、外部導電コンタクト３４、３６にそれぞれ接続されている。外部導電プレート４０、４２は、印刷回路基板上の回路へのキャパシタの実装を補助する。キャパシタンスは、プレート端部の近接した間隔に起因して、隣接するプレートの端部へと、およびそこから広がるフリンジ電界に基づいて外部プレート４０、４２の間に形成される。フリンジ効果キャパシタンスは、キャパシタの高周波性能への有利な効果を有する第２の高周波低値キャパシタンスを提供する。
【０００６】
２０００〜４０００の範囲の誘電率を有するセラミック誘電体材料は、ナノファラド領域におけるバルクキャパシタンス値を提供する。しかしながら、セラミック誘電体材料は、最適な高周波性能を実際には阻害し得ると考えられてきた。例えばＸ７Ｒなどのセラミック誘電体と比較して、空気は、１０ｋＨｚ〜１００ＧＨｚの広帯域周波数範囲にわたってより優れた誘電加熱安定性を有すると考えられてきた。米国特許第６，８１６，３５６号における外部プレートの間のフリンジ効果キャパシタンスは、誘電媒体として空気を使用できるキャパシタンスの例を提供する。外部エアギャップキャパシタは多くの利点を提供するが、エアギャップ周囲の雰囲気の変化に起因する不安定な影響を受け得る。フィラーまたはその他の材料はエアギャップに影響を及ぼし得、実現可能なキャパシタンスを変更し得る。さらに、外部エアギャップキャパシタは、ギャップの性質に起因して他の気体を保持することが不可能なため、誘電媒体として空気を有するものに限定される。
【０００７】
セラミック構造内にギャップまたは空隙を有するものが知られている。空隙は、焼結プロセスの前、間、または後の材料の不足に起因して、集積キャパシタアレイの製造の間に、誘電体内に意図せず形成された。図２には、空隙の意図しない形成のいくつかの例が図示されている。特に、４３で示される剥離空隙は、加熱プロセスに続く隣接する誘電体層からの導電層４４の分離から形成され得る。加熱プロセスの間に気泡もまた形成され、誘電体層内に４５で示される空隙を形成し得る。空隙は、４６で示されるように、焼結プロセスの間の熱によって導電層４４が端点から縮小する場合にも形成され得る。１つまたは複数の誘電体層において、４８で示されるように、グリーンウェア材料の不一致またはグリーンセラミック材料の細孔自体もまたエアギャップまたは空隙を形成し得る。誘電体内の空隙は望ましくないと従来考えられてきたため、空隙の存在を低減または排除するためのステップが製造プロセスの間に行われる。従来の意図しない空隙の配置はランダムであり、利用可能なキャパシタンスを形成しなかった。
【０００８】
したがって、高い動作周波数に対応するために、誘電媒体として空気の有利な効果を利用した多層広帯域セラミックキャパシタを提供することが望まれている。特に、キャパシタの高周波性能をより高度に制御するエアギャップキャパシタンスを備えたキャパシタを提供することが望まれている。さらに、既存のモノリシックキャパシタアレイのサイズおよび費用効果を維持しつつ、広帯域キャパシタアレイにおいて向上した高周波性能を提供することが望まれている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許第６，８１６，３５６号明細書
【特許文献２】米国特許第８，４４６，７０５号明細書
【特許文献３】米国特許第６，３６６，４４３号明細書
【発明の概要】
【課題を解決するための手段】
【００１０】
有効な広帯域性能を有する集積キャパシタアレイが提供される。本明細書に記載されるキャパシタは、導電層の間でセラミック誘電体材料に形成されたキャパシタンスを備える。キャパシタは、多層誘電体の中の内部空隙に形成された少なくとも１つのキャパシタンスをさらに備える。内部空隙は、隣接する導電層の端部の間にフリンジ電界の形成を可能にするエアギャップを形成する。空隙は、真空を含むかまたは空気もしくは他の気体で充填され得る。特定の応用にキャパシタを適合させるために、内部空隙の数および位置を含む集積キャパシタアレイの構成を変更することができる。
【００１１】
１つの態様によると、共に焼結されて実質的モノリシックセラミック体を形成する複数の誘電体層および複数の導電層を備えるモノリシックセラミックキャパシタが提供される。セラミック体は、誘電体層と導電層との間に少なくとも１つの空隙を画定する。空隙は、セラミック体の内部に全体が包囲され、誘電体層、第１の導電層、および第２の導電層の少なくとも一部と境界を形成する。誘電体の中で、第１および第２の導電層は非伝導的に接続される。
【００１２】
第２の態様において、実質的モノリシック誘電体を備えるキャパシタが提供される。複数の第１の導電層が誘電体の中に配置され、誘電体上の第１の導電コンタクトに電気的に接続される。複数の第２の導電層もまた誘電体の中に配置され、誘電体上の第２の導電コンタクトに電気的に接続される。第２の層は第１の層と交互に配置され、層の間にキャパシタンスを形成する。少なくとも１つの追加の導電層は、第１および第２の導電コンタクトの間に延びる。追加の導電層は、空隙によって離間された第１および第２の導電プレートを含み、空隙は誘電体によって全体が包囲され、誘電体層の少なくとも一部と境界を形成する。第１および第２の導電プレートの隣接する端部は、離間されて、空隙を介した非伝導接続を形成する。
【００１３】
第３の態様において、少なくとも１つのキャパシタンスがエアギャップキャパシタンスである複数のキャパシタンスを備えるモノリシックセラミックキャパシタを作製するための方法が提供される。該方法は、複数の誘電体セラミック層および複数の導電層を提供する段階を含む。該方法は、導電層および誘電体層を交互に積層する段階をさらに含む。次いで、積層された層は焼結されてモノリシックセラミック体を形成する。空隙は、焼結プロセスの前または間に、モノリシックセラミック体に形成される。空隙は、誘電体層の少なくとも一部ならびに第１の導電層および第２の導電層の一部と境界を形成するように形成される。第１および第２の導電層は、空隙に対して離間されて層の間に非伝導接続を形成する。
【００１４】
本開示は、以下の図面と合わせていくつかの実施形態の詳細な説明からより容易に理解されるであろう。
【図面の簡単な説明】
【００１５】
【図１】周知の集積積層キャパシタ構造を図示する。
【図２】モノリシックセラミックキャパシタ中の意図しない空隙の周知の例の概略描写である。
【図３Ａ】１つの内部空隙高周波キャパシタンスを備える集積多層キャパシタの第１の実施形態を図示する。
【図３Ｂ】図３Ａのキャパシタの等価回路図を図示する。
【図３Ｃ】図３Ａのライン３Ｃ−３Ｃに沿った断面図である。
【図４Ａ】１つの内部空隙高周波キャパシタンスを備える集積多層キャパシタの第２の実施形態を図示する。
【図４Ｂ】等価回路図を図示する。
【図５Ａ】２つの内部空隙高周波キャパシタンスを備える集積多層キャパシタの第３の実施形態を図示する。
【図５Ｂ】等価回路図を図示する。
【図６Ａ】一連の内部空隙高周波キャパシタンスを備える集積多層キャパシタの第４の実施形態を図示する。
【図６Ｂ】等価回路図を図示する。
【図７Ａ】導電プレートの露出した端部間に形態された１つの内部空隙高周波キャパシタンスを備える集積多層キャパシタの第５の実施形態を図示する。
【図７Ｂ】図７Ａのライン７Ｂ‐７Ｂに沿った図７Ａのキャパシタの上部断面図である。
【図７Ｃ】図７Ａのキャパシタの等価回路図を図示する。
【図７Ｄ】散逸性材料の溶融によって形成された内部空隙を備える図７Ａのキャパシタを図示する。
【図７Ｅ】１つの誘電体層中に空隙が形成された図７Ａの集積多層キャパシタの代替的実施形態を図示する。
【図７Ｆ】焼結された導電プレート端部を備える図７Ｅの集積多層キャパシタを図示する。
【図８Ａ】導電プレートの露出した端部の間に形成された一対の内部空隙高周波キャパシタンスを備える集積多層キャパシタの第６の実施形態を図示する。
【図８Ｂ】図８Ａのキャパシタの等価回路図を図示する。
【図８Ｃ】散逸性材料の溶融によって形成された一対の内部空隙を備える図８Ａのキャパシタを図示する。
【図８Ｄ】１つの誘電体層中に空隙が形成された図８Ａの集積多層キャパシタの代替的実施形態を図示する。
【図８Ｅ】焼結された導電プレート端部を備える図８Ｄの集積多層キャパシタを図示する。
【図９Ａ】内部空隙高周波キャパシタンスを備える集積多層キャパシタの第７の実施形態を図示する。
【図９Ｂ】誘電体層が空隙の上部および下部境界を形成する図９Ａの集積多層キャパシタの代替的実施形態を図示する。
【図１０Ａ】複数の導電プレートの露出した端部の間に形成された内部空隙高周波キャパシタンスを備える集積多層キャパシタの第８の実施形態を図示する。
【図１０Ｂ】メルトバックプロセスを使用して製造された図１０Ａのキャパシタを図示する。
【図１１Ａ】本発明のさらなる態様による集積多層キャパシタの第９の実施形態を図示する。
【図１１Ｂ】等価回路図を図示する。
【図１２Ａ】導電層および誘電体層の交互配置を示す集積多層キャパシタの第１０の実施形態を図示する。
【図１２Ｂ】等価回路図を図示する。
【図１３Ａ】集積多層キャパシタの第１１の実施形態を図示する。
【図１３Ｂ】等価回路図を図示する。
【図１４Ａ】別の集積多層キャパシタの実施形態での２つの代表的な導電層および一対の導電プレートの平面図である。
【図１４Ｂ】図１４Ａの実施形態による４つの導電層および２対の導電プレートのスタックの透視図である。
【図１４Ｃ】図１４Ａの実施形態による集積多層キャパシタの側面図である。
【図１４Ｄ】図１４Ｃに図示されたキャパシタの上面図である。
【図１４Ｅ】ライン１４Ｅ‐１４Ｅにおける図１４Ｄのキャパシタの断面図である。
【図１５Ａ】散逸性材料を使用した例示的製造プロセスにおける初期ステップの概略描写である。
【図１５Ｂ】誘電体層の間に配置された散逸性材料を示す、製造プロセスにおける中間ステップの概略描写である。
【図１５Ｃ】散逸性材料の溶融後の誘電体層および導電プレートの概略描写である。
【発明を実施するための形態】
【００１６】
本明細書に記載された集積広帯域キャパシタアレイの構造の原理、機能、および使用の全体的な理解を提供するために様々な非限定的な実施形態が説明される。これらの非限定的な実施形態の１つまたは複数の実施例が添付の図面に図示される。本明細書に記載され、添付の図面に図示された装置および方法が非限定的な実施形態であることを当業者は理解するであろう。１つの非限定的な実施形態に関連して図示または記載された特徴は、他の非限定的な実施形態の特徴と組み合わせることができる。このような修正および変更は、本開示の範囲内に含まれることが意図される。
【００１７】
ここで開示される実施形態において、集積積層キャパシタは、グリーン状態で積層された複数のセラミックテープ層から形成され、焼結または融着モノリシックセラミック構造体を形成するために焼成された、実質的モノリシック誘電体を備える。本明細書に開示された誘電体および導電材料ならびに組立方法は例示的であり、他の材料および方法も使用され得る。開示された実施形態では、誘電体は、対向する端面に電気コンタクトを備えた六面体形状を有する。しかしながら、他の形状もまた使用され得る。以下に記載する実施形態では、焼結プロセスの前、間および／または後に、モノリシックセラミック体の内部に全体が存在する少なくとも１つの空隙が意図的に形成される。キャパシタ内に追加の高周波キャパシタンスを生成するために、隣接して重なり合う導電層の間もしくは導電層の露出した端部の間、またはその両方に１つまたは複数の空隙が形成される。１つまたは複数の空隙に存在する空気またはその他の気体は、導電層の間にフリンジ効果キャパシタンスの形成を可能にする誘電媒体として作用する。
【００１８】
ここで図３Ａを参照して、内部エアギャップを備える集積積層キャパシタの第１の実施形態について説明する。この実施形態では、キャパシタ５０は、セラミック誘電体６４の第１の側面上の導電コンタクト６０からそれぞれ延びる複数の導電層５４を備える。第２の複数の導電層５６は、誘電体６４の対向する第２の側面上の導電コンタクトからそれぞれ延びる。導電層５４、５６は、誘電体材料の層６６と交互に積層されて六面集積積層構造体を形成する。誘電体６４の各端部の導電材料６０、６２は、そこへと延びる各層５４、５６の共通の接続点を形成する。この実施形態では、それぞれの層５４、５６は、２つの層の少なくとも一部が垂直方向に重なり合うような交互配置方式で側面コンタクト６０、６２から延びている。層５４、５６は、誘電体６４の長手方向の中心線に実質的に平行な位置に配置される。単一の交互配置導電層５４、５６を使用することで、集積キャパシタアレイの直列インダクタンスおよび抵抗が増加する。しかしながら、この構成は、キャパシタンス値の増加を可能にするようにより多くの層をキャパシタ内に備えることを可能にする。
【００１９】
この実施形態では、低周波高値キャパシタンス部５２を形成するために、誘電体６４の下部において、交互配置の導電層および誘電体層は近接して配置される。誘電体６４の上部７０に高周波キャパシタンスを形成するために、上部の２つの交互配置している層はより離れて配置される。高周波キャパシタンスは、上部の２つの重なり合う導電層の間に位置する空隙７２によって形成される。空隙７２は、導電層５４、５６、および誘電体層６６の少なくとも一部の間で、誘電体６４内部に全体が包囲される。導電層５４、５６は、それらの間に非導電接続を有するように、間隔をあけて配置される。特に、空隙７２は、層上の反対電荷に起因して空隙に電界の形成を可能にすると同時に、導電層５４、５６の間を電流が移動するのを防ぐために十分な深さを有する。図３Ａおよび３Ｃに図示されているように、空隙７２の境界を形成している重なり合う導電層５４、５６の間の間隔Ｔ１は、キャパシタ５０の下部低周波部５２において隣接する導電層５４、５６の間の間隔Ｔ２よりも実質的に大きい。空隙７２の境界を形成している導電層の間のより大きな間隔Ｔ１は、層間に短絡が形成されることを防止する。間隔Ｔ１は、典型的に、１０ミクロンから２００ミクロンの範囲内であり、一方で間隔Ｔ２は、典型的に、２ミクロンから１０ミクロンの範囲内であり得る。空隙７２の長手方向長さは、導電層５４、５６の間の重複部分を増加または減少するように変更され得る。導電層５４、５６の間の重複部分の長さの変更は、空隙７２内に形成されるキャパシタンスを変化させ得る。図３Ｂを参照すると、図３Ａの装置における有効キャパシタンスの等価回路図は、低周波高値キャパシタ５２および高周波低値キャパシタ７０を含む。この実施形態における空隙７２は中心からずれて配置されており、回路基板上へのキャパシタ５０の非対称表面実装を可能にする。隣接する導電層５４、５６の間の距離、および／または導電層の間の重複の程度を変更することによって、高周波性能を調整することができる。
【００２０】
図４Ａは、集積多層キャパシタの第２の実施形態を示す。この実施形態では、キャパシタ８０は、上部および下部高値低周波キャパシタンス８２、８４を備える。キャパシタンス部８２、８４は、誘電体６４の対向する側面上の導電コンタクト６０、６２から延びる近接した間隔をあけて交互配置された導電層５４、５６を備える。空隙７２は、重なり合う導電層５４、５６の間の誘電体６４の中心に形成される。導電層５４、５６の間の空隙７２は、低値高周波キャパシタンス８６を形成する。この実施形態では、前述の実施形態と同様に、層の間の電気伝導、つまり短絡を防止するために、空隙７２の境界を形成している導電層５４、５６の間の間隔は低周波部８２、８４における導電層の間の間隔よりも実質的に大きい。図４Ｂは、図４Ａの装置における有効キャパシタンスの等価回路図を図示する。キャパシタンスは、低値高周波キャパシタ８６の両端に接続された高値キャパシタ８２、８４を備える。この実施形態における空隙７２は誘電体６４の中心に配置されているため、高周波キャパシタンスを低周波キャパシタンスの間に配置し、回路基板上のキャパシタの対称表面実装を可能にする。
【００２１】
図５Ａは、集積多層キャパシタの第３の実施形態を図示する。この実施形態では、キャパシタ９０は、上部および下部高周波低値キャパシタンス９４、９８の間の中央に位置する低周波高値キャパシタンス９６を備える。高値キャパシタンス９６は、誘電体６４の対向する側面上の導電コンタクト６０、６２から延びる近接した間隔を有する交互配置導電層５４、５６を備える。交互配置導電層５４、５６は、誘電体層６６により離間されている。前述の実施形態と同様に、高周波キャパシタンス９４、９８の各々は、空隙７２との境界を形成する重なり合う導電層５４、５６を備える。重なり合う層５４、５６は、層の間の電気伝導を防ぐために十分であるが、反対に帯電した層の間で空隙内に電界を形成するために十分近い距離だけ空隙７２によって離間される。図５Ｂは、図５Ａの装置における有効キャパシタンスの等価回路図を図示する。キャパシタンスは、一対のより低値高周波キャパシタ９４、９８の間に接続された高値低周波キャパシタ９６を備える。この実施形態における空隙７２は、誘電体６４の上部および下部に対称的に配置されているため、回路基板上のキャパシタ９０の対称表面実装が可能となる。
【００２２】
図６Ａは、集積多層キャパシタの第４の実施形態を図示する。この実施形態では、キャパシタ１００は、誘電体６４の対向する側面上の導電コンタクト６０、６２から延びる対になった平行な層５４、５４’および５６、５６’を備える。１つの交互配置された層ではなく平行な層５４、５４’および５６、５６’を使用することで、キャパシタの等価直列抵抗およびインダクタンスが低減する。キャパシタ１００は、隣接する導電層の間に形成された一連の内部空隙７２をさらに備える。特に、図６Ａの上から、第２および第３の重なり合う層の間に第１のキャパシタンス１０２が形成され、第４および第５の重なり合うプレートの間に第２のキャパシタンス１０４が形成され、第６および第７の重なり合うプレートの間に第３のキャパシタンス１０６が形成され、第８および第９の重なり合うプレートの間に第４のキャパシタンス１０８が形成され、第１０および第１１の重なり合うプレートの間に第５のキャパシタンス１１０が形成される。キャパシタンス１０２〜１１０の各々は、重なり合うプレートによって、および側面では空隙７２が形成される少なくとも１つの誘電層の一部によって境界が形成される。それぞれのキャパシタンス１０２〜１１０は、キャパシタスタック内で少なくとも１つの追加の誘電体層によって分離される。積層された内部空隙内に形成された複数のキャパシタンスは、キャパシタ１００により高い総キャパシタンス値をもたらす。図６Ｂは、図６Ａの装置における有効キャパシタンスの等価回路図を図示する。回路は、複数の高周波キャパシタンス１０２〜１１０の並列接続を含む。
【００２３】
図７Ａから７Ｄは、集積多層広帯域キャパシタの第５の代替的実施形態を図示する。この実施形態では、キャパシタ１２０は、セラミック誘電体６４の第１の側面上の導電コンタクト６０からそれぞれが伸びる複数の導電層５４を備える。第２の複数の導電層５６は、誘電体６４の対向する側面上の導電コンタクト６２からそれぞれ延びる。導電層５４、５６は、誘電体材料の層６６と交互に積層されて六面集積構造体を形成する。この実施形態では、追加の導電層１２２は、導電コンタクト６０、６２の両方に接続され、誘電体６４の対向する側面の間に延びる。導電層および周囲の誘電体材料中にギャップまたは空隙７２を形成するために、導電層１２２の一部が除去される。空隙７２は、導電層１２２を、離間されて反対電荷に帯電した端部１２６、１３０を備える第１および第２の導電プレートへと分離する。空隙７２は、少なくとも１つの誘電体層によってさらに境界が形成される。図７Ａに示す実施形態では、空隙７２は、上部および下部誘電体層の両方に形成される。図７Ｂおよび７Ｃに示されるように、空隙７２は、プレート１３２、１３４の間の電気伝導を防止するが、反対に帯電したプレートの隣接する端部１２６、１３０の間にフリンジ効果キャパシタンス１３６をもたらすエアギャップを形成する。エアギャップキャパシタンス１３６に加えて、誘電体６４の下部において重なり合う導電層５４、５６の間でキャパシタ１２０にさらなるキャパシタンス１４０が形成され得る。図７Ａは、穿孔によって空隙７２が形成されたキャパシタを示す。図７Ｄは、導電層の端部１２６、１３０に小塊を形成するための製造プロセスの間に散逸性材料を溶融することによって空隙７２が形成されたキャパシタを示す。誘電体６４に空隙７２を形成するこれらの方法は、以下においてさらに詳細に説明される。図７Ｃは、低周波高値キャパシタ１４０および高周波低値キャパシタ１３６を備える、図７Ａおよび７Ｄの装置における有効キャパシタンスの等価回路図を図示する。図３Ａに図示した第１の実施形態と同様に、この実施形態における空隙７２は中心からずれて配置され、回路基板上のキャパシタの非対称表面実装を可能にする。
【００２４】
図７Ｅおよび７Ｆは、図７Ａに示すキャパシタの代替的実施形態を図示する。この代替的実施形態もまた、導電コンタクト６０、６２の両方に接続され、誘電体６４の対向する側面の間に延びる追加の導電層１２２を備える。導電層および周囲の誘電体材料中にギャップまたは空隙７２を形成するために、導電層１２２の一部が除去される。空隙７２は、導電層１２２を、離間されて、反対電荷に帯電した端部１２６、１３０を備える第１および第２の導電プレートへと分離し、上部および下部誘電体層によって境界が形成される。この実施形態では、空隙７２は、境界を形成する誘電体層の１つのみに形成され、示された実施例では、上部の誘電体層である。しかしながら、空隙７２は、下部の境界を形成する誘電体層のみにも形成され得る。図７Ｅおよび７Ｆに示される空隙７２は、図７Ａおよび７Ｄにおける空隙より小さい領域を有する。
【００２５】
図８Ａから８Ｃは、キャパシタ１５０が誘電体６４の対向する側面上の導電コンタクト６０、６２の間に延びる追加の上部および下部導電層を備える集積多層キャパシタのさらに別の代替的実施形態を図示する。この実施形態では、露出した端部を備える同一平面上の対になった導電プレート１３２、１３４および１５６、１６０を形成するために追加の層の各々の一部を除去することによって、一対の高周波エアギャップキャパシタンスが形成される。空隙７２は、導電プレートの露出した端部の間の誘電体材料内に形成される。空隙７２は、誘電体６４の内部に全体が位置し、上部および下部誘電体層と境界を形成する。前述の実施形態と同様に、露出したプレートの端部の間の間隔は、導電コンタクト６０、６２の間に短絡が発生することを防止する。反対電荷に帯電した露出したプレート１３２、１３４および１５６、１６０の端部は、空隙７２内にフリンジ効果キャパシタンス１７０、１７２を形成する。エアギャップキャパシタンス１７０、１７２に加えて、キャパシタ１５０には、誘電体６４において重なり合う導電層５４、５６の間に追加のキャパシタンス１７４が形成され得る。図８Ａは、穿孔によって形成された空隙７２を備えるキャパシタを示す。図８Ｃは、散逸性材料を溶融することによって形成された空隙７２を備えるキャパシタを示す。誘電体６４に空隙を形成する方法は、以下でより詳細に説明される。図８Ｂは、キャパシタ１５０の中間の低周波高値キャパシタ１７４、および一対の高周波低値キャパシタ１７０、１７２を備える図８Ａおよび８Ｃの装置における有効キャパシタンスの等価回路図を図示する。この実施形態における空隙７２は、キャパシタの中心に対して対称的に配置され、回路基板上のキャパシタの対称表面実装を可能にする。図８Ｄおよび８Ｅは、図８Ａ〜８Ｃに示されたキャパシタの代替的実施形態を図示する。この代替的実施形態もまた、誘電体６４の対向する側面の間に延びるように導電コンタクト６０、６２の両方に接続された追加の導電層１２２を備える。導電層および周囲の誘電体材料中にギャップまたは空隙７２を形成するために、導電層１２２の一部が除去される。空隙７２は、導電層１２２を、離間されて反対電荷に帯電した端部１２６、１３０を備える第１および第２の導電プレートへと分離し、上部および下部誘電体と境界を形成する。この実施形態では、空隙７２の各々は隣接する誘電体層の１つのみに形成され、上部内部空隙キャパシタンスが上部誘電体層中に形成され、下部内部空隙キャパシタンスが下部誘電体層中に形成されている。図８Ｄおよび８Ｅに示される空隙７２は、図８Ａおよび８Ｃにおける空隙よりも小さい領域を有し、空隙内に形成されるキャパシタンスが異なる。
【００２６】
図９Ａおよび９Ｂは、誘電体６４内に全体が包囲された内部空隙７２を備えるキャパシタのさらなる代替的実施形態を図示する。図９Ａに示される第１のキャパシタ１８０において、空隙７２は、導電層５４、５６の複数の露出した端部、ならびに上部および下部の重なり合う導電層１８４、１８６を包含する。露出したプレート端部および重なり合う導電層１８４、１８６の両方からの組み合わされたフリンジ効果電界から空隙７２においてキャパシタンスが形成される。図９Ｂに示されるキャパシタ１８０ａでは、重なり合う導電層１８４、１８６の各々と空隙との間に誘電体材料の薄い層をさらに備えるようにして、キャパシタ１８０と実質的に同一の方法で空隙７２が形成される。空隙７２の上部および下部の端部と境界を形成する追加の誘電体材料は、反対電荷に帯電した重なり合う層１８４、１８６によって空隙内に形成されるキャパシタンスを低減する。
【００２７】
図１０Ａおよび１０Ｂは、誘電体６４内に全体が包囲された内部空隙７２を備えるキャパシタのさらなる代替的実施形態を図示する。この実施形態では、前述の実施形態のように、空隙７２は導電層５４、５６の複数の露出した端部を包含するが、上部および下部の重なり合う導電層を含まない。プレート５４、５６の露出した端部からのフリンジ電界の組み合わされた効果から空隙７２に高周波キャパシタンスが形成される。図１０Ａは、穿孔によって形成された空隙７２を備えるキャパシタ１９０を示し、図１０Ｂは、導電層５４、５６の露出した端部に小塊２０４を形成するために散逸性材料を溶融することによって形成された空隙７２を備えるキャパシタ１９０ａを示す。
【００２８】
図１１Ａおよび１１Ｂは、キャパシタ２１０が低周波高値バルクキャパシタ部２１２を備える多層キャパシタのさらに別の代替的実施形態を図示する。キャパシタ部２１２は、外部コンタクト６０に接続された第１の複数の導電層５４と、外部コンタクト６２に接続された対向する第２の複数の平行な導電層５６とを備える。キャパシタ２１０は、反対電荷に帯電したプレートの対１３２、１３４および１５６、１６０を形成するために分離された、上部および下部導電層の露出した端部の間の内部空隙７２に形成された一対の高周波低値キャパシタンスをさらに備える。空隙７２は、誘電体６４内に全体が配置され、上部および下部誘電体と境界を形成する。前述の実施形態のように、露出したプレート端部の間の間隔は、導電コンタクト６０、６２の間に短絡が発生することを防止する。反対電荷に帯電したプレート１３２、１３４および１５６、１６０の露出した端部は、キャパシタ部２１６、２１８の空隙７２内に高周波フリンジ効果キャパシタンスを形成する。エアギャップキャパシタンスに加えて、高周波キャパシタ部２１６、２１８の各々は、外部金属コンタクト６０、６２のいずれとも接続されない導電フローティングプレート２１４ａ、２１４ｂを備える。導電フローティングプレート２１４ａ、２１４ｂは、装置２１０の誘電体内に追加のキャパシティを形成する。図１１Ｂは、図１１Ａの装置における有効キャパシタンスの等価回路図を図示する。図１１Ｂに示されるように、第１のフローティング導電プレート２１４ａは、導電プレート１３２とキャパシタ２２０を形成し、導電プレート１３４とキャパシタ２２２を形成する。第２のフローティング導電プレート２１４ｂは、導電プレート１５６とキャパシタ２２４を形成し、導電プレート１６０とキャパシタ２２６を形成する。図１１Ａは、穿孔によって形成された空隙７２を示すが、空隙は、導電層の露出した端部に１つまたは複数の小塊を形成するプロセスを含めた他の製造プロセスによっても形成され得る。
【００２９】
図１２Ａおよび１２Ｂは、集積多層キャパシタのさらに別の代替的実施形態を図示する。この実施形態では、キャパシタ２３０は、反対電荷に帯電したプレートの対２３２ａ、２３２ｂおよび２３４ａ、２３４ｂを形成するために分離された上部および下部導電層の露出した端部の間の内部空隙７２に形成された一対の高周波低値キャパシタンスを備える。空隙７２は、誘電体６４内に全体が配置され、上部および下部誘電体層と境界を形成する。前述の実施形態と同様に、露出したプレート端部の間の間隔は、外部コンタクト６０、６２の間に短絡が発生することを防止する。反対電荷に帯電したプレート２３２ａ、２３２ｂおよび２３４ａ、２３４ｂの露出した端部は、空隙７２内に高周波フリンジ効果キャパシタンス２４０、２４２を形成する。この実施形態では、導電フローティングプレート２３６ａ、２３６ｂ、および２３６ｃは、内部空隙７２の各々の上および下の誘電体層６６で離間されて追加のキャパシタンスを形成する。フローティングプレート２３６ａ、２３６ｂ、および２３６ｃは、金属化外部コンタクト６０、６２のいずれとも接続されない。図１２Ｂは、図１２Ａの装置における有効キャパシタンスの等価回路図を図示する。図１２Ｂに示されるように、第１のフローティング導電プレート２３６ａは、導電プレート２３２ａとキャパシタ２４４を形成し、導電プレート２３２ｂとキャパシタ２４６を形成する。第２のフローティング導電プレート２３６ｂは、導電プレート２３２ａとキャパシタ２５０を形成し、導電プレート２３２ｂとキャパシタ２５２を形成し、導電プレート２３４ａとキャパシタ２５４を形成し、導電プレート２３４ｂとキャパシタ２５６を形成する。第３のフローティング導電プレート２３６ｃは、導電プレート２３４ａとキャパシタ２６０を形成し、導電プレート２３４ｂとキャパシタ２６２を形成する。図１２Ａは、穿孔によって形成された内部空隙７２を示すが、空隙は、導電層の露出した端部に１つまたは複数の小塊を形成するプロセスを含めた他の製造プロセスによっても形成され得る。
【００３０】
図１３Ａおよび１３Ｂは、集積多層キャパシタのさらに別の実施形態を図示する。この実施形態では、キャパシタ２７０は、反対電荷に帯電したプレート２７４ａ、２７４ｂを形成するために分離された導電層の露出した端部の間で空隙７２に形成された高周波低値キャパシタンス２７２を備える。キャパシタ２７０は、誘電体層によって空隙７２から離間された１つのフローティング導電プレート２７６をさらに備える。フローティング導電プレート２７６は、追加の直列キャパシタを形成する。フローティングプレート２７６と導電プレート２７４ａとの間に第１のキャパシタ２８０が形成され、フローティングプレートと導電プレート２７４ｂとの間に第２のキャパシタ２８２が形成される。図１３Ａは、穿孔によって形成された内部空隙７２を示すが、空隙は、導電層の露出した端部に１つまたは複数の小塊を形成するプロセスを含めたその他の製造プロセスによっても形成され得る。
【００３１】
図１４Ａから１４Ｅは、集積多層キャパシタの別の実施形態を示す。この実施形態では、キャパシタ２９０は、交互の第１および第２の導電層を備える。図１４Ａは、代表的な第１の導電層２９２および代表的な第２の導電層２９４を示す。第１の導電層２９２の各々は、実質的に同一平面上に配置された、第１の主電極２９６と、別の第１の対極３００とを備える。主電極２９６は、中央部３０２と、中央部の横に配置された少なくとも１つの延長アーム３０４とを含む。対極３００は、第１の主電極の少なくとも１つの延長アーム３０４と実質的に長手方向に配列された少なくとも１つの延長アーム３０６を含む。第２の導電層２９４の各々は、実質的に同一平面上に設けられた、第２の主電極３１０と、別の第２の対極３１２とを備える。第２の主電極３１０は、中央部３１４と、中央部の横に配置された少なくとも１つの延長アーム３１６とを含む。第２の対極３１２は、第２の主電極の少なくとも１つの延長アームと実質的に長手方向に配列された少なくとも１つの延長アームを含む。
【００３２】
キャパシタ２９０では、隣接して積層された第１および第２の導電層２９２、２９４の間に誘電体材料が交互配置され、各第１の主電極２９６の中央部３０２の少なくとも一部が第２の主電極３１０の中央部３１４の少なくとも一部と重なるように層が積層される。外部コンタクト６０の１つは、各第１電極２９６および第２対極に電気的に接続され、第２の外部コンタクト６２は、各第２の主電極３１０および第１の対極３００に電気的に接続される。交互に積層された導電層に加えて、キャパシタ２９０は、スタックの上に第１の組の導電プレート３２２、３２４を備え、スタックの下に第２の組の導電プレート３３０、３３２を備える。上および下の組の導電プレートは、各プレートの対の間にギャップ３３４、３３６を形成するために離間される。上および下の導電プレートの対３２２、３２４、および３３０、３３２は、対の中に、導電層２９２、２９４の隣接部の間に追加のキャパシタンスを提供する。図１４Ｂは、導電層２９２、２９４の例示的な積層を図示する。図１４Ｂの透視図における描写を容易にするために、底部導電プレート３３０、３３２は、外枠のみ透視的に示される。積層された導電層およびプレートの示された配列を備えるキャパシタ２９０は、任意の複数の異なる基板表面上に複数の方向に実装され得る。積層された交互配置導電層２９２、２９４における交互の主電極および対極に関するさらなる詳細は、Ｒｉｔｔｅｒらの米国特許第８，４４６，７０５号に記載されており、参照により本明細書に組み込まれる。
【００３３】
この実施形態では、少なくとも１つの主電極延長アーム３０４または３１６と、対応する対極延長アーム３０６または３２０との間で、第１および第２の導電層２９２、２９４の少なくとも１つに少なくとも１つの内部空隙７２が形成される。図１４Ｃ〜１４Ｅに示された代表的な実施形態では、主電極延長アーム３０４、３１６と対極延長アーム３０６、３２０との間で、導電層２９２、２９４の各々に一対の内部空隙７２が形成される。少なくとも１つの内部空隙７２の各々は、セラミック体内部に全体が包囲され、誘電体層の少なくとも一部と境界を形成する。空隙７２の境界上での延長アームの間の間隔は、主電極と対極との間の導通を防止し、同時に反対電荷に帯電した延長アームの端部の間で非伝導接続を可能にするものである。
【００３４】
延長アームの間の空隙に加えて、上部および下部導電プレートの対３２２、３２４と３３０、３３２との間のギャップ３３４、３３６において、誘電体材料の一部が除去される。導電プレートの組の間の誘電体を除去することによって、プレートの間に空隙７２が形成される。導電プレートの間の内部空隙は、キャパシタ本体の内部に全体が包囲されるように外側誘電体層３４０、３４２（図１４Ｃに図示）と境界を形成する。反対電荷に帯電した導電プレート３２２、３２４および３３０、３３２は、空隙７２内部のフリンジ効果キャパシタンスを形成する。
【００３５】
上述のように、誘電体６４における１つまたは複数の空隙７２は、焼結プロセスの前、間、または後に形成され得る。誘電体材料中に空隙を形成するために、様々な加工技術が採用され得る。特に、焼結プロセスの前に、穿孔によって誘電体層に空隙が形成され得る。そのセラミック層の各々は、ピンチップドリルなどによって機械的に穴抜き、空気穿孔、油圧穿孔、またはレーザ穿孔され得る。それぞれのシートをキャパシタスタックに積層する前に、所望の空隙サイズが穿孔されるかまたはグリーンセラミックシートに切断される。それぞれの層の穿孔に加えて、２つの開放面を有する半分として誘電体が形成されることもまた想定される。半分の各々の中心が所望の空隙サイズに穿孔され、次いで２つの半片が接合および焼結され得る。誘電体６４に大きな空隙が形成される図９Ａおよび９Ｂに示されるような実施形態においてこの製造方法が採用され得る。
【００３６】
光化学プロセスを使用してグリーンセラミックに空隙を形成することも可能である。このプロセスでは、感光性バインダを有するセラミックシートが金属化層またはフィルム上に配置される。次いで、所望の空隙位置で、感光性バインダが反応する放射に感光性セラミックシートが曝露される。次いで、セラミックに空隙を残して曝露箇所からセラミック誘電体を洗浄するために溶媒が使用される。追加の層に先の穿孔または光化学プロセスを反復して積層キャパシタ構造体に所望のサイズを有する多数の空隙が形成され得る。上述の製造方法のさらなる詳細は、米国特許第６，３６６，４４３号明細書に開示されており、参照により本明細書に組み込まれる。
【００３７】
セラミックシートの穿孔に加えて、空隙７２のための開口部を形成するためにそれぞれの導電層が穿孔され得る。特に、図７Ａ、８Ａおよび１０Ａに示される実施形態では、空隙７２によって離間され、反対電荷に帯電した別個のプレートへと導電層を分割するために、上述の任意の技術を使用して、それぞれの導電層１２２が穿孔され得る。さらに、図１５Ａおよび１５Ｂに示されるように、積層プロセスの間にグリーンセラミックシート内に所望の空隙サイズの散逸性材料プラグを配置することによって、焼結プロセスの間にセラミックシートおよび導電層に１つまたは複数の空隙７２が形成され得る。周囲のセラミック誘電体層６６より低い融点を有するプラグ２００は、焼結プロセスの間に焼失し得る。例えば銀添加剤を含む黒鉛などの散逸性材料は、図１５Ｃに示されるように、プラグの位置に空隙を残し、周囲のセラミック材料が少なくとも部分的に硬化された後に、プラグが焼失するように選択される。プラグ２００の融点が低いと、２０２で示すように、周囲の誘電体材料の溶融が促進され得る。図１５Ｃに示されるように、導電層上に配置された場合には、溶融によって、空隙７２が形成され、小塊２０４を形成する導電プレートの露出した端部でのメルトバックがさらにもたらされ得る。
【００３８】
さらに、図７Ａおよび８Ａに示された実施形態では、キャパシタスタックへと層を配置する前に、例えば有機化合物（例えばポリマー）などの散逸性材料を所望の空隙位置で導電層に挿入することによって、１つの導電層の端部の間に空隙が形成され得る。焼結プロセスの間に散逸性材料は焼失し、所望の位置にギャップを形成して小塊を有する２つの別の導電プレートへと層を分離する。
【００３９】
セラミック体の内部に全体が位置する空気が充填された空隙を有する様々なキャパシタ実施形態について記載された。空気に加えて、本開示による内部空隙は、用途に応じて例えば窒素またはアルゴンを含むその他の種類の気体で充填され得る。セラミック材料の細孔に気体が浸透し、事前に穿孔された空隙または散逸性材料の焼失によって形成された空隙を充填するように、焼結プロセスの間に炉を気体で充填することによって内部空隙が特定の気体で充填され得る。空隙７２を気体で充填することに加えて、空隙内に真空が形成されることもまた想定される。
【００４０】
誘電体において隣接する導電層の間の既知の位置に空隙を配置して既知の高周波キャパシタを形成することは、従来より知られている空隙のランダムな形成とは異なるものである。製造の間に空隙を内部形成することで、誘電媒体として空隙を使用した、隣接する導電プレートの間に利用可能なキャパシタンスを形成することが可能となる。さらに、本明細書に記載の方法を使用することによって、目的の応用または所望のキャパシタンスに基づいて、１つまたは複数の空隙の所望の位置を事前に決定することができる。
【００４１】
本明細書において様々な実施形態が記載されたが、少なくともいくつかの利点を付与するこれらの実施形態への様々な修正、変更、および適応がなされ得ることは当業者に明らかである。従って、開示された実施形態は、定義された実施形態の範囲を逸脱することなくそれらの修正、変更および適応を全て含むことが意図される。
【図１】
2018182321.tif 000003
【図２】
2018182321.tif 000004
【図３Ａ】
2018182321.tif 000005
【図３Ｂ】
2018182321.tif 000006
【図３Ｃ】
2018182321.tif 000007
【図４Ａ】
2018182321.tif 000008
【図４Ｂ】
2018182321.tif 000009
【図５Ａ】
2018182321.tif 000010
【図５Ｂ】
2018182321.tif 000011
【図６Ａ】
2018182321.tif 000012
【図６Ｂ】
2018182321.tif 000013
【図７Ａ】
2018182321.tif 000014
【図７Ｂ】
2018182321.tif 000015
【図７Ｃ】
2018182321.tif 000016
【図７Ｄ】
2018182321.tif 000017
【図７Ｅ】
2018182321.tif 000018
【図７Ｆ】
2018182321.tif 000019
【図８Ａ】
2018182321.tif 000020
【図８Ｂ】
2018182321.tif 000021
【図８Ｃ】
2018182321.tif 000022
【図８Ｄ】
2018182321.tif 000023
【図８Ｅ】
2018182321.tif 000024
【図９Ａ】
2018182321.tif 000025
【図９Ｂ】
2018182321.tif 000026
【図１０Ａ】
2018182321.tif 000027
【図１０Ｂ】
2018182321.tif 000028
【図１１Ａ】
2018182321.tif 000029
【図１１Ｂ】
2018182321.tif 000030
【図１２Ａ】
2018182321.tif 000031
【図１２Ｂ】
2018182321.tif 000032
【図１３Ａ】
2018182321.tif 000033
【図１３Ｂ】
2018182321.tif 000034
【図１４Ａ】
2018182321.tif 000035
【図１４Ｂ】
2018182321.tif 000036
【図１４Ｃ】
2018182321.tif 000037
【図１４Ｄ】
2018182321.tif 000038
【図１４Ｅ】
2018182321.tif 000039
【図１５Ａ】
2018182321.tif 000040
【図１５Ｂ】
2018182321.tif 000041
【図１５Ｃ】
2018182321.tif 000042
【外国語明細書】
2018182321000001.pdf