(57)【要約】【課題】多値データを記憶することが可能な記憶装置を提供する。【解決手段】記憶装置は書込み回路、およびメモリセルを有する。メモリセルは読出し回路、および第１乃至第Ｋ（Ｋは２以上の整数）保持回路、第１トランジスタを有する。読み出し回路は第１容量素子、第１容量素子の第１端子に電気的に接続された第１保持ノードを有し、第１保持ノードの電位に応じた電位を読出しビット線に出力する機能をもつ。第１トランジスタは第１容量素子の第１端子と第２端子とを短絡する機能をもつ。第１乃至第Ｋ保持回路はそれぞれ第２トランジスタ、第３トランジスタ、および第２保持ノードを有し、第２保持ノードに、Ｎビット（Ｎは２以上の整数）のデータを格納することができる。第２トランジスタは書込みビット線と第２保持ノードとの導通を制御し、第３トランジスタは、第１保持ノードと第２保持ノードとの導通を制御する。【選択図】図２
2018206456.tif 000002
【特許請求の範囲】
【請求項１】
書込み回路、およびメモリセルを有し、
前記メモリセルは、書込みビット線、および読出しビット線に電気的に接続され、
メモリセルは、読出し回路、および第１乃至第Ｋ（Ｋは２以上の整数）保持回路、第１トランジスタを有し、
前記読み出し回路は、第１容量素子、前記第１容量素子の第１端子に電気的に接続された第１保持ノードを有し、
前記読み出し回路は、前記第１保持ノードの電位に応じた電位を前記読出しビット線に出力する機能をもち、
前記第１トランジスタは、前記第１容量素子の第１端子と第２端子とを短絡する機能をもち、
前記第１乃至前記第Ｋ保持回路は、それぞれ、第２トランジスタ、第３トランジスタ、および第２保持ノードを有し、前記第２保持ノードに、Ｎビット（Ｎは２以上の整数）のデータを格納することができ、
前記第２トランジスタは、前記書込みビット線と前記第２保持ノードとの導通を制御する機能をもち、
第３トランジスタは、前記第１保持ノードと前記第２保持ノードとの導通を制御する機能をもつことを特徴とする記憶装置。
【請求項２】
請求項１において、
前記メモリセルは、読出し電源線に電気的に接続され、
前記読み出し回路は、前記読出しビット線と前記読出し電源線との間に、電気的に直列に接続された第４トランジスタおよび第５トランジスタを有することを特徴とする記憶装置。
【請求項３】
請求項２において、
前記第１乃至前記第５トランジスタは、それぞれ、チャネル形成領域に金属酸化物を有することを特徴とする記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一形態は、記憶装置、半導体装置またはこれらを用いた電子機器、記憶装置の動作例等に関する。また、本発明の一形態は、物、方法、または、製造方法に関する。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。
【背景技術】
【０００２】
チャネル形成領域に酸化物半導体または金属酸化物を用いたトランジスタ（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒトランジスタ、以下、「ＯＳトランジスタ」と呼ぶ場合がある）が知られている。ＯＳトランジスタはオフ電流が非常に小さい。そのことを利用して、保持特性の優れた様々な記記憶装置が提案されている。例えば、特許文献１には、多値の記憶装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１１５３８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一形態の課題は、多値データの記憶が可能な新規な記憶装置の提供、信頼性が高い記憶装置の提供などである。
【０００５】
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。本発明の一形態は、例示した全ての課題を解決する必要はない。また、列記した以外の課題が、本明細書等の記載から、自ずと明らかとなるものであり、このような課題も、本発明の一形態の課題となり得る。
【課題を解決するための手段】
【０００６】
（１）本発明の一形態は、書込み回路、およびメモリセルを有する記憶装置であって、メモリセルは、書込みビット線、および読出しビット線に電気的に接続され、メモリセルは、読出し回路、および第１乃至第Ｋ（Ｋは２以上の整数）保持回路、第１トランジスタを有し、読み出し回路は、第１容量素子、第１容量素子の第１端子に電気的に接続された第１保持ノードを有し、読み出し回路は、第１保持ノードの電位に応じた電位を読出しビット線に出力する機能をもち、第１トランジスタは、第１容量素子の第１端子と第２端子とを短絡する機能を持ち、第１乃至第Ｋ保持回路は、それぞれ、第２トランジスタ、第３トランジスタ、および第２保持ノードを有し、第２保持ノードに、Ｎビット（Ｎは２以上の整数）のデータを格納することができ、第２トランジスタは、書込みビット線と第２保持ノードとの導通を制御する機能をもち、第３トランジスタは、第１保持ノードと第２保持ノードとの導通を制御する機能をもつ。
【０００７】
（２）上掲の形態（１）において、メモリセルは読出し電源線に電気的に接続され、読み出し回路は、読出しビット線と読出し電源線との間に、電気的に直列に接続された第４トランジスタおよび第５トランジスタを有する。
【０００８】
（３）上掲の形態（２）において、第１乃至前第５トランジスタは、それぞれ、チャネル形成領域に金属酸化物を有する。
【０００９】
本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。
【００１０】
トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子である。ソースまたはドレインとして機能する２つの端子は、トランジスタの入出力端子である。２つの入出力端子は、トランジスタの導電型（ｎチャネル型、ｐチャネル型）及びトランジスタの３つの端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合や、第３端子や第２端子と呼ぶ場合がある。
【００１１】
ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。
【００１２】
電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお、電位とは相対的なものである。よって、接地電位と記載されていても、必ずしも０Ｖを意味しない場合もある。
【００１３】
本明細書等において、「第１」、「第２」、「第３」などの序数詞は、順序を表すために使用される場合がある。または、構成要素の混同を避けるために使用する場合があり、この場合、序数詞の使用は構成要素の個数を限定するものではなく、順序を限定するものでもない。また、例えば、「第１」を「第２」または「第３」に置き換えて、本発明の一形態を説明することができる。
【００１４】
本明細書において、「上に」、「下に」などの配置を示す語句は、構成要素の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成要素の位置関係は、各構成要素を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【００１５】
本明細書等において、「膜」という言葉と「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」という用語を「絶縁層」という用語に変更することが可能な場合がある。
【発明の効果】
【００１６】
本発明の一形態は、多値データの記憶が可能な新規な記憶装置の提供、信頼性が高い記憶装置の提供などが可能である。
【００１７】
複数の効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、必ずしも、例示した効果の全てを有する必要はない。また、本発明の一形態について、上記以外の課題、効果、および新規な特徴については、本明細書の記載および図面から自ずと明らかになるものである。
【図面の簡単な説明】
【００１８】
【図１】記憶装置の構成例を示す機能ブロック図。
【図２】メモリセルの構成例を示す回路図。
【図３】記憶装置の動作例を示すタイミングチャート。
【図４】Ａ、Ｂ：電子部品の構成例、および電子部品の回路部の積層構造例を示す斜視模式図。
【図５】Ａ―Ｅ：リムーバブル記憶装置の構成例を示す模式図。
【図６】情報処理システムの構成例を示す機能ブロック図。
【図７】Ａ−Ｄ：電子機器の構成例を示す模式図。
【図８】Ａ、Ｂ：ＯＳトランジスタの構成例を示す断面図。
【図９】Ａ、Ｂ：ＯＳトランジスタの構成例を示す断面図。
【図１０】ＯＳトランジスタの構成例を示す断面図。
【図１１】ＯＳトランジスタの構成例を示す断面図。
【発明を実施するための形態】
【００１９】
以下に、本発明の実施の形態を説明する。ただし、本発明の一形態は、以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明の一形態は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２０】
以下に示される複数の実施の形態は適宜組み合わせることが可能である。また１の実施の形態の中に、複数の構成例（作製方法例、動作方法例、使用方法例等も含む。）が示される場合は、互いの構成例を適宜組み合わせること、および他の実施の形態に記載された１または複数の構成例と適宜組み合わせることも可能である。
【００２１】
図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【００２２】
また、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“＿１”、”＿２”、”［ｎ］”、”［ｍ、ｎ］”等の識別用の符号を付記して記載する場合がある。例えば、メモリセルアレイ中の複数の配線ＷＬを個々に区別する場合、２行目の配線ＷＬを配線ＷＬ［２］と記載する場合がある。
【００２３】
図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【００２４】
〔実施の形態１〕
本実施の形態では、ＯＳトランジスタを用いた半導体装置の一例として、メモリセルがＯＳトランジスタで構成されている記憶装置について説明する。
【００２５】
なお、本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
【００２６】
＜＜記憶装置＞＞
図１は記憶装置の構成例を示す機能ブロック図である。図１に示す記憶装置１００は、制御回路１１０、メモリセルアレイ１１５、周辺回路を有する。メモリセルアレイ１１５は複数のメモリセル１３０を有する。周辺回路として、行回路１２１、書込み回路１２３、読出し回路１２４、入出力回路１２５が設けられている。
【００２７】
制御回路１１０は記憶装置１００全体を統括的に制御し、データの書き込み、データの読み出しに必要な制御信号の生成を行う。制御回路１１０は、外部からのコマンド信号（例えば、チップイネーブル信号、書き込みイネーブル信号など）を処理して、周辺回路の制御信号を生成する。
【００２８】
入出力回路１２５は、書き込みデータを保持する機能、読み出されたデータを保持する機能等を有する。行回路１２１は、メモリセルアレイ１１５のアクセスする行を選択する機能を有する。例えば、行回路１２１は、行デコーダ、およびワード線ドライバを有する。書込み回路１２３は、書込みデータをもとに書込み電圧を生成する機能、書込み電圧を書込みビット線に入力する機能等を有する。読出し回路１２４は、読出しビット線の電圧を読み出し、読み出された電圧から読み出しデータを生成する機能等をもつ。例えば、書き込み電圧を生成するため、書き込み回路１２３はデジタル―アナログ変換回路を有する。読み出しデータを生成するため、読出し回路１２４はアナログ―デジタル変換回路を有する。
【００２９】
＜メモリセル＞
図２にメモリセル１３０の回路構成例を示す。メモリセル１３０は、書込みワード線ＷＷＬ１、ＷＷＬ２、読出しワード線ＲＷＬ１、ＲＷＬ２、書込みビット線ＷＢＬ、読出しビット線ＲＢＬ、容量電源線ＣＰＬ、読出し制御線ＲＳＥＬ、消去制御線ＥＲＳＬに電気的に接続されている。
【００３０】
書込みワード線ＷＬ１、ＷＷＬ２、読出しワード線ＲＷＬ１、ＲＷＬ２、読出し制御線ＲＳＥＬ、消去制御線ＥＲＳＬのそれぞれの入力電位、行回路１２１で生成される。書込み回路は、外部から入力される書込みデータを変換し書込み電位を生成する。書込み電位は書込みビット線ＷＢＬに入力される。読出し回路１２４は読出しビット線ＲＢＬの電位を読出しデータし、読出しデータを外部に出力する。
【００３１】
メモリセル１３０は、７個のｎチャネル型トランジスタ、３個の容量素子を有する。ここでは、７個のｎチャネル型トランジスタは、それぞれゲート（フロントゲート、またはトップゲートとも呼ばれる）、バックゲート（ボトムゲートとも呼ばれる）を有するＯＳトランジスタである。各ＯＳトランジスタのバックゲートには、電位Ｖｇｂが入力されている。電位Ｖｂｇを変更することによって、ＯＳトランジスタの閾値電圧を制御することができる。
【００３２】
書込みワード線ＷＷＬ１、ＷＷＬ２には、それぞれトランジスタＭ１１、Ｍ１２のゲートが電気的に接続されている。読出しワード線ＲＷＬ１、ＲＷＬ２には、それぞれトランジスタＭ２１、Ｍ２２のゲートが電気的に接続されている。書込みビット線ＷＢＬには、トランジスタＭ１１のソースおよびトランジスタＭ１２のソースが電気的に接続されている。トランジスタＭ１１のドレインとトランジスタＭ１２のソースとは電気的に接続され、トランジスタＭ１２のドレインとトランジスタＭ２２のソースとは電気的に接続されている。トランジスタＭ１２のドレインとトランジスタＭ２１、Ｍ２２のドレインは、それぞれ、トランジスタＭ３１のゲートに電気的に接続されている。
【００３３】
ここでは、トランジスタＭ１１とトランジスタＭ２１の接続ノードをノードＮ１１と呼び、トランジスタＭ１２とトランジスタＭ２２の接続ノードをノードＮ１２と呼び、トランジスタＭ３１のゲートと、トランジスタＭ２１、Ｍ２２のドレインとの接続ノードをノードＮ３０と呼ぶこととする。
【００３４】
容量素子１１、１２、３０は、それぞれ、ノードＮ１１、Ｎ１２、Ｎ３０の保持容量である。容量素子３０の容量Ｃ３０は、容量素子１１、１２の容量Ｃ１１、Ｃ１２よりも小さい構成が好ましい。容量素子１１の第１端子、第２端子は、それぞれ、ノードＮ１１、容量電源線ＣＰＬに電気的に接続されている。容量素子１２の第１端子、第２端子は、それぞれ、ノードＮ１２、容量電源線ＣＰＬに電気的に接続されている。容量素子３０の第１端子、第２端子は、それぞれ、ノードＮ３０、容量電源線ＣＰＬに電気的に接続されている。容量電源線ＣＰＬは、容量素子１１、１２、３０の第２端子に所定の電位を供給するための配線である。なお、容量素子１１、１２、３０毎に容量電源線を設けてもよい。
【００３５】
消去制御線ＥＲＳＬにはトランジスタＭ３０のゲートが電気的に接続され、読出しビット線ＲＢＬにはトランジスタＭ３１のソースが電気的に接続され、読出し制御線ＲＳＥＬにはトランジスタＭ３２のゲートが電気的に接続されている。トランジスタＭ３０のソース、ドレインは、それぞれ、容量電源線ＣＰＬ、ノードＮ３０に電気的に接続されている。トランジスタＭ３２のソース、ドレインは、それぞれ、読出し電源線ＰＰＬ、トランジスタＭ３１のソースに電気的に接続されている。
【００３６】
トランジスタＭ１１、トランジスタＭ２１、容量素子１１により、保持回路１３２＿１が構成され、トランジスタＭ１２、トランジスタＭ２２、容量素子１２により、保持回路１３２＿２が構成される。トランジスタＭ１１がオンになることで、書込みビット線ＷＢＬの電位がノードＮ１１に入力される。トランジスタＭ２１がオンになることで、ノードＮ１１の電位がノードＮ３０に読み出される。保持回路１３２＿２の動作も同様である。
【００３７】
トランジスタＭ３１、Ｍ３２、容量素子３０により、ノードＮ３０のデータを読出しビット線ＲＢＬに読み出すための読み出し回路が構成される。トランジスタＭ３２がオンになることで、ノードＮ３０の電位に応じて、読出しビット線ＲＢＬの電位が変化する。トランジスタＭ３０は、ノードＮ３０のデータを消去するために設けられている。
【００３８】
金属酸化物半導体のバンドギャップは２．５ｅＶ以上あるため、ＯＳトランジスタは極小のオフ電流をもつ。一例として、ソースとドレイン間の電圧が３．５Ｖ、室温（２５℃）下において、チャネル幅１μｍ当たりのオフ電流を１×１０−２０Ａ未満、１×１０−２２Ａ未満、あるいは１×１０−２４Ａ未満とすることができる。すなわち、ドレイン電流のオン／オフ電流比を２０桁以上１５０桁以下とすることができる。
【００３９】
金属酸化物半導体はエネルギーギャップが大きく、電子が励起されにくく、ホールの有効質量が大きい半導体である。このため、ＯＳトランジスタは、Ｓｉトランジスタと比較して、アバランシェ崩壊等が生じにくい。アバランシェ崩壊に起因するホットキャリア劣化等が抑制されることでＯＳトランジスタはソースとドレイン間の絶縁耐圧をＳｉトランジスタよりも高い。
【００４０】
チャネル形成領域に適用される金属酸化物は、Ｚｎ酸化物、Ｚｎ‐Ｓｎ酸化物、Ｇａ‐Ｓｎ酸化物、Ｉｎ‐Ｇａ酸化物、Ｉｎ‐Ｚｎ酸化物、Ｉｎ‐Ｍ‐Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）などがある。また、インジウムおよび亜鉛を含む酸化物に、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【００４１】
保持回路１３２＿１において、トランジスタＭ１１、Ｍ２１が極小リーク電流のＯＳトランジスタであるため、非選択状態が長期間であっても、ノードＮ１１の電位の変動を極めて小さくすることができる。保持回路１３２＿２も同様である。また、メモリセル１３０を極小リーク電流であり、高耐圧なＯＳトランジスタで構成することで、書込み電位を高くすることが可能である。そのため、保持回路１３２＿１、１３２＿２にそれぞれ多値のデータを長期間記憶させることが可能である。これにより、メモリセル１３０の容量をＮビット（２Ｎ値、Ｎは２以上の整数）とすることが可能である。
【００４２】
＜＜動作例＞＞
図３を参照して、記憶装置１００の動作例を示す。理解を容易にするため、ここでは、メモリセル１３０は６４値（６ビット）のデータを格納可能であり、６４値のデータを２分割して、それぞれを保持回路１３２＿１、１３２＿２に保持させる。書込み電位として、電位Ｖｒｗ０―Ｖｗ７が用いられる。電位Ｖｒｗ０―Ｖｗ７は、それぞれ、データ値０―７に対応する。
【００４３】
また、書込みワード線ＷＷＬ１を非選択状態にするために与えられる“Ｌ”（低レベル）の電位をＶｓｓｍとし、書込みワード線ＷＷＬ１を選択状態にするために与えられる“Ｈ”（高レベル）の電位をＶｄｄｍとする。書込みワード線ＷＷＬ２等の電位レベルについても同様である。容量電源線ＣＰＬには電位Ｖｓｓｍが入力され、読出し電源線には、電位Ｖｓｓｍよりも高い電位ＶＲＨが入力される。
【００４４】
（書き込み動作）
時刻Ｔ１―時刻Ｔ４において、書込み動作が行われる。ここでは、メモリセル１３０にデータ’５９’（１０進数）を書き込む例を説明する。
【００４５】
書込み回路１２３は、書込みデータをアナログ変換（デコード）し、保持回路１３２＿１、１３２＿２に入力するための書込み電位を生成する。例えば、書込みデータの上位３ビットをデコードすることで、保持回路１３２＿１の書き込み電位を生成し、下位３ビットをデコードすることで、保持回路１３２＿２の書込み電位を生成する。
【００４６】
時刻Ｔ１―時刻Ｔ２において、保持回路１３２＿１へのデータの書き込みが行われる。書込み回路１２３は、データ’５９’の上位３ビット“１１１”（２進数）をデコードし、書込み電位として電位Ｖｗ７を生成し、書込み込みビット線ＷＢＬに入力する。
【００４７】
行回路１２１によって、書込み対象行の書込みワード線ＷＷＬ１が“Ｈ”になる。トランジスタＭ１１により、書込みビット線ＷＢＬとノードＮ１１とが導通され、ノードＮ１１の電位がＶｗ７になる。
【００４８】
時刻Ｔ３―時刻Ｔ４において、保持回路１３２＿２へのデータの書き込みが行われる。書込み回路１２３は、データ’５９’の下位３ビット“０１１”をデコードし、書込み電位として電位Ｖｗ３を、書込みビット線ＷＢＬ２に入力する。ワード線ＷＷＬ２が“Ｈ”になることで、トランジスタＭ１２により、書込みビット線ＷＢＬとノードＮ１２とが導通され、ノードＮ１２の電位がＶｗ３になる。
【００４９】
つまり、本動作例では、６ビットの書込みデータを３ビット毎に分割し、分割された３ビットデータを、それぞれを保持回路１３２＿１、１３２＿２に記憶させている。
【００５０】
（読出し動作）
時刻Ｔ５―時刻Ｔ１４において、読出し動作が行われる。
【００５１】
時刻Ｔ５―時刻Ｔ６において、保持回路１３２＿１のデータをノードＮ３０に読み出す。読出しワード線ＲＷＬ１を“Ｈ”にする。トランジスタＭ２１によって、ノードＮ１１とノードＮ３０とが導通される。容量素子１１の電荷が容量素子３０に分配され、ノードＮ１１、Ｎ３０の電位は電位Ｖａ７となる。
【００５２】
時刻Ｔ７―時刻Ｔ８において、ノードＮ３０のデータを読出しビット線ＲＢＬに書き込む。読出し制御線ＲＳＥＬを“Ｈ”して、トランジスタＭ３２をオンにすることで、ノードＮ３０の電位に応じた電位が読出しビット線ＲＢＬに入力される。
【００５３】
ここでは、トランジスタＭ３１のゲートには電位Ｖａ７が入力されているため、トランジスタＭ３１には、電位Ｖａ７に応じたドレイン電流が流れる。これにより、読出しビット線ＲＢＬの電位は上昇する。ノードＮ３０と読出しビット線ＲＢＬ間の電位差が、トランジスタＭ３１のしきい値電圧以下になることで、トランジスタＭ３１にドレイン電流が流れなくなり、読出しビット線ＲＢＬの電位は、電位Ｖａ７に応じた電位Ｖｂ７で固定する。
【００５４】
読出し回路１２４は、読出しビット線ＲＢＬの電位Ｖｂ７をデジタル変換し（エンコード）、３ビットの読出しデータ“１１１”を生成する。読出しデータ“１１１”は、書込み回路１２３、入出力回路１２５へ入力される。
【００５５】
時刻Ｔ８―時刻Ｔ９において、ノードＮ３０のデータの消去が行われる。消去制御線ＥＲＳＬを“Ｈ”にして、トランジスタＭ３０をオンにする。トランジスタＭ３０によって、容量素子３０の第１端子と第２端子とが短絡され、ノードＮ３０には容量電源線ＣＰＬの電位Ｖｓｓｍが入力される。また、この期間に、読出しビット線ＲＢＬは電位Ｖｓｓｍにプリチャージされる。
【００５６】
時刻Ｔ１０―時刻Ｔ１１において、保持回路１３２＿２のデータをノードＮ３０に読み出す。読出しワード線ＲＷＬ２を“Ｈ”にする。トランジスタＭ２２によって、ノードＮ１２とノードＮ３０とが導通される。容量素子１２の電荷が容量素子３０に分配され、ノードＮ１２、Ｎ３０の電位はＶａ３となる。
【００５７】
時刻Ｔ１２―時刻Ｔ１３において、ノードＮ３０のデータを読出しビット線ＲＢＬに書き込む。読出し制御線ＲＳＥＬを“Ｈ”にする。トランジスタＭ３２はオンになり、ノードＮ３０の電位は上昇する。やがて、トランジスタＭ３１にドレイン電流が流れなくなり、ノードＮ３０の電位はＶｂ３に固定する。
【００５８】
読出し回路１２４は、読出しビット線ＲＢＬの電位Ｖｂ３をデジタル変換し、３ビットの読出しデータ“０１１”を生成する。読出しデータ“０１１”は、書込み回路１２３、入出力回路１２５に入力される。入出力回路１２５は、読出しデータ“１１１”と読出しデータ“０１１”と合成し、読出しデータ“１１１０１１”を記憶装置１００外部に出力する。
【００５９】
時刻Ｔ１３―時刻Ｔ１４において、消去制御線ＥＲＳＬを“Ｈ”にして、ノードＮ３０のデータを消去する。
【００６０】
（リフレッシュ動作）
メモリセル１３０の読み出し動作を行うことで、保持回路１３２＿１、１３２＿２のデータは破壊される。そこで、時刻Ｔ１４―時刻Ｔ１７において、データの再書き込みを行う（リフレッシュ動作）。時刻Ｔ１４―時刻Ｔ１７の動作は、時刻Ｔ１―時刻Ｔ４の動作と同様であるが、書込み回路１２３は、読出し回路１２４から送信された読出しデータ“１１１”、“０１１”をデコードすることで、保持回路１３２＿１、１３２＿２の書込み電位を生成する。
【００６１】
なお、Ｃ３０の値、保持回路１３２＿１、１３２＿２のしきい値分布等に応じて、リフレッシュ動作は、データ読み出し動作を実行する度に行う必要がない場合ある。Ｃ３０の値、保持回路１３２＿１、１３２＿２のしきい値分布等に応じて、読出しアクセス数に対するリフレッシュ動作の実行回数を決定すればよい。
【００６２】
メモリセル１３０へのデータの書き込みは、容量素子１１、１２に電荷を蓄積することで行われる。従って、フラッシュメモリ、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等とは異なり、書込み動作の際にメモリセル１３０の素子が劣化することがないので、記憶装置１３０の書き換え可能回数は、原理的に無制限である。
【００６３】
書込みデータを２分割して、それぞれを保持回路１３２＿１、１３２＿２に書き込むことで、書込み電位数を減らすこと、書込み電位値を小さくすることが可能である。一般的に、６４値のデータをメモリセルに書き込むには、６４の書込み電位が使用されるが、図３の動作例では、使用される書き込み電位数は３２である。書込み電位数を低減することで、保持回路１３２＿１、１３２＿２のしきい値の分布幅を大きくすることができ、読み出し動作の信頼性（マージン）の確保が容易になる。つまり、記憶装置１００の読出し信頼性を向上することができる。
【００６４】
もちろん、メモリセル１３０の記憶容量は６４値（６ビット）に限定されない。保持回路あたりの記憶容量を変化させることで、メモリセル１３０の記憶容量は変化する。また、保持回路の数を増やすことで、メモリセル１３０の記憶容量を増やすことができる。例えば、４個の保持回路１３２＿１―１３２＿４をメモリセル１３０に設けることで、メモリセル１３０の記憶容量を３ビット×４＝１２ビットにすることが可能である。この場合も書込み電位には、Ｖｗ０−Ｖｗ７が用いられる。１２ビットの書き込みデータを、４個の３ビットデータに分割し、各３ビットデータをデコードすることで、保持回路１３２＿１―１３２＿４の書込み電位を設定することができる。
【００６５】
〔実施の形態２〕
本実施の形態では、上掲の記憶装置を有する電子部品、電子機器等について説明する。
【００６６】
＜＜電子部品＞＞
図４Ａ、図４Ｂを参照して、上掲の記憶装置が組み込まれた電子部品について説明する。
【００６７】
図４Ａに示す電子部品７０００は、パッケージングされたＩＣチップであり、リード及び回路部を有する。図４Ａでは、電子部品７０００のパッケージにＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）を適用しているが、パケージの態様はこれに限定されない。
【００６８】
電子部品７０００は、例えばプリント基板７００２に実装される。このようなＩＣチップが複数組み合わされて、それぞれがプリント基板７００２上で電気的に接続されることで電子部品が実装された基板（実装基板７００４）が完成する。
【００６９】
電子部品７０００の回路部は、積層構造をもつ。回路部には、少なくとも３種類の層７０３１―７０３３が設けられている。層７０３１は、Ｓｉウエハに形成されたＳｉトランジスタを含む。層７０３２はＯＳトランジスタを含み、層７０３３は容量素子を含む。層７０３１と層７０３２の間に層７０３３を設けてもよい。または、図４Ｂに示すように、複数の層７０３２、７０３３を層７０３１上に積層することが可能である。
【００７０】
上掲の記憶装置は、例えば、各種電子機器（例えば、情報端末、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）のストレージ装置に適用できる。または、記憶装置１００は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図５Ａ―図５Ｄに、リムーバブル記憶装置の幾つかの構成例を示す。
【００７１】
図５ＡはＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。基板１１０４には、記憶装置１００を構成する回路が設けられている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。メモリチップ１１０５には、記憶装置１００が組み込まれている。コントローラチップ１１０６には、プロセッサ、ワークメモリ、ＥＣＣ（誤り検出訂正）回路等が組み込まれている。
【００７２】
図５ＢＳＤカードの外観の模式図であり、図５Ｃは、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。コネクタ１１１２がＩ／Ｆを構成する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。メモリチップ１１１４には、上掲の記憶装置が組み込まれている。コントローラチップ１１１５には、プロセッサ、ワークメモリ、ＥＣＣ回路等が組み込まれている。
【００７３】
基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。
【００７４】
図５ＤはＳＳＤの外観の模式図であり、図５Ｅは、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５４には、記憶装置１００が組み込まれている。基板１１５３の裏面側にもメモリチップ１１５５を設けることで、ＳＳＤ１１５０の容量を増やすことができる。メモリチップ１１５５にはワークメモリが組み込まれている。例えば、メモリチップ１１５５には、ＤＲＡＭチップを用いればよい。コントローラチップ１１５６には、プロセッサ、ＥＣＣ回路等が組み込まれている。コントローラチップ１１５６にも、ワークメモリとして機能する記憶装置を設けてもよい。
【００７５】
例えば、ＳＳＤ１１５０は、各種のコンピューティングシステム（パーソナルコンピュータ、ワークステーション、サーバー、スーパーコンピュータ等）のストレージ装置に適用される。
【００７６】
次に、図６を参照して、記憶装置１００が組み込まれた情報処理システムについて説明する。図６に示す情報処理システム１５００は、ホスト装置１５１０、記憶装置１５２０、出力装置１５３１、入力装置１５３２を有する。
【００７７】
記憶装置１５２０は、記憶装置１００を適用することができる。記憶装置１５２０は、例えば、ホスト装置１５１０のストレージ装置として用いられており、各種データ（例えば、プログラム、映像データ、音響データ等）を記憶する。
【００７８】
ホスト装置１５１０は、情報処理システム１５００全体を制御する機能を有する。ホスト装置１５１０は、プロセッサ１５１１、メモリ部１５１２、Ｉ／Ｆ（インターフェース）１５１３、およびバス１５１４を有する。バス１５１４により、プロセッサ１５１１、メモリ部１５１２およびＩ／Ｆ１５１３が相互接続されている。プロセッサ１５１１は、演算装置および制御装置として機能し、ファームウエア等のプログラムに従って、情報処理システム１５００内の各種装置を制御する。プロセッサ１５１１には、ＣＰＵ、マイクロプロセッサ（ＭＰＵ）、ＦＰＧＡ等を用いることができる。メモリ部１５１２は、プロセッサ１５１１が実行するプログラムや、プロセッサ１５１１で処理したデータ等を記憶する。メモリ部１５１２は、記憶装置１００を有していてもよい。また、プロセッサ１５１１が、記憶装置１００を有していてもよい。
【００７９】
ホスト装置１５１０は、Ｉ／Ｆ１５１３を介して、出力装置１５３１、入力装置１５３２、および記憶装置１５２０との通信を行う。例えば、入力装置１５３２からの入力信号は、Ｉ／Ｆ１５１３およびバス１５１４を経てプロセッサ１５１１に伝送される。
【００８０】
複数の出力装置１５３１を情報処理システム１５００に設けることができる。出力装置１５３１として、表示装置、スピーカ、振動装置、発光装置（例えば、ＬＥＤランプ）等がある。複数の入力装置１５３２を情報処理システム１５００に設けることができる。入力装置１５３２としては、タッチセンサ、キーボード、マウス、操作ボタン、マイクロフォン（音声入力装置）、カメラ（撮像装置）、各種のセンサ（照度センサ、色温度センサ、赤外線センサ、紫外線センサ、加速度センサ、温度センサ、圧力センサなど）等がある。
【００８１】
情報処理システム１５００は、記憶装置１５２０およびホスト装置１５１０が１つの筐体に収められている態様であってもよいし、有線または無線で接続されている複数の装置で構成されている態様でもよい。例えば、前者の態様として、ノート型ＰＣ（パーソナルコンピュータ）、タブレット型情報端末、電子書籍端末、スマートフォン、携帯電話、オーディオ端末、録画再生装置等がある。後者の形態として、デスクトップ型ＰＣ、キーボード、マウスおよびモニタのセットがある。また、録画再生装置、音響機器（スピーカ、アンプ等）、およびテレビジョン装置を備えるＡＶ（音響映像）システムや、監視カメラ、表示装置、および録画用記憶装置を備える監視システム等が或る。
【００８２】
図７Ａ―図７Ｄに、情報処理システム１５００の具体例として、いくつかの電子機器を模式的に示す。
【００８３】
図７Ａにタブレット型情報端末の構成例を示す。図７Ａに示す情報端末２０１０は、筐体２０１１、表示部２０１２、照度センサ２０１３、カメラ２０１５、操作ボタン２０１６を有する。筐体２０１１には、記憶装置、プロセッサ等が組み込まれている。少なくとも記憶装置に電子部品７０００が適用される。
【００８４】
表示部２０１２はタッチセンサが組み込まれた表示システムで構成される。表示部２０１２をスタイラスペン２０１７（または電子ペン）、指などでタッチ操作することで、情報端末２０１０を操作することが可能である。情報端末２０１０の機能には、音声通話、カメラ２０１５を利用したビデオ通話、電子メール、手帳、インターネット接続、音楽再生などがある。
【００８５】
図７ＢにＰＣ（パーソナルコンピュータ）の構成例を示す。図７Ｂに示すＰＣ２０３０は、筐体２０３１、表示部２０３２、照度センサ２０３４、カメラ２０３５、キーボード２０３６を有する。キーボード２０３６は、筐体２０３１から着脱可能な構成であってもよい。筐体２０３１にキーボード２０３６を装着した状態では、ＰＣ２０３０はノード型ＰＣとして使用できる。筐体２０３１からキーボード２０３６を脱着した状態では、ＰＣ２０３０はタブレット型ＰＣとして使用できる。
【００８６】
筐体２０３１には、表示部２０３２のコントローラ、記憶装置、プロセッサ等が組み込まれている。少なくとも記憶装置に電子部品７０００が適用される。
【００８７】
図７Ｃに示すロボット２１００は、照度センサ２１０１、マイクロフォン２１０２、上部カメラ２１０３、スピーカ２１０４、表示部２１０５、下部カメラ２１０６、障害物センサ２１０７、移動機構２１０８、プロセッサ２１１０、記憶装置２１１１を備える。少なくとも記憶装置２１１１に電子部品７０００を適応することができる。
【００８８】
表示部２１０５は種々の情報を表示する。ロボット２１００は、使用者の望みの情報を表示部２１０５に表示することが可能である。表示部２１０５は、タッチパネルを搭載していてもよい。
【００８９】
マイクロフォン２１０２、スピーカ２１０４を用いて、使用者はロボット２１００と音声によるコミュニケーションが可能である。
【００９０】
上部カメラ２１０３および下部カメラ２１０６は、ロボット２１００の周囲を撮像する。例えば、上部カメラ２１０３で撮影した使用者の情報をもとに、ロボット２１００がスピーカ２１０４から発する音声が選択される。
【００９１】
ロボット２１００は、移動機構２１０８によって移動することが可能である。障害物センサ２１０７によって、ロボット２１００の移動方向の障害物の有無を察知することができる。ロボット２１００は、上部カメラ２１０３、下部カメラ２１０６および障害物センサ２１０７を用いて、周囲の環境を認識し、安全にかつ自立して移動することが可能である。
【００９２】
図７Ｄに示す飛行体２１２０は、プロセッサ２１２１、記憶装置２１２２、カメラ２１２３、プロペラ２１２４を有する。少なくとも記憶装置２１２２に電子部品７０００が適用されている。
【００９３】
図７Ｄに示す自動車２１４０は、赤外線レーダー、ミリ波レーダー、レーザーレーダーなど各種センサなどを備える。自動車２１４０は、カメラ２１４１が撮影した画像を解析し、ガードレール２１５０や歩行者の有無など、周囲の状況を判断し、自動運転を行うことができる。また、自動車２１４０には、上掲の記憶装置など、各種の電子部品が組み込まれている。
【００９４】
〔実施の形態３〕
本実施の形態では、図８Ａ乃至図１０を参照して、ＯＳトランジスタについて説明する。本実施の形態に係るＯＳトランジスタは、上掲の記憶装置に用いることができる。
【００９５】
図８Ａは、ＯＳトランジスタ２００の構成例を示す上面図である。なお、図８Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。図８Ｂは、切断線Ａ１―Ａ２による図８Ａの断面図であり、ＯＳトランジスタのチャネル長方向の断面図である。図９Ａは、切断線Ａ３―Ａ４による図８Ａの断面図であり、ＯＳトランジスタのチャネル幅方向の断面図である。図９Ｂは、切断線Ａ５―Ａ６による図８Ａの断面図である。図１０は、図８Ｂの部分拡大図である。
【００９６】
絶縁体２１０、絶縁体２１２、絶縁体２７３、絶縁体２７４、絶縁体２８０は、ＯＳトランジスタ２００を保護する層間膜として機能する。
【００９７】
また、ＯＳトランジスタ２００は、配線として機能する導電体２０３およびプラグとして機能する導電体２４０（導電体２４０ａ、導電体２４０ｂ）に電気的に接続されている。
【００９８】
導電体２０３は、絶縁体２１２の開口の内壁に接して導電体２０３の第１の導電体が形成され、さらに内側に導電体２０３の第２の導電体が形成されている。ここで、導電体２０３の上面の高さと、絶縁体２１２の上面の高さは同程度にできる。なお、ここでは、導電体２０３の第１の導電体および導電体２０３の第２の導電体を積層する構成例について示しているが、これに限定されない。例えば、導電体２０３を単層、または３層以上の積層構造として設ける構成にしてもよい。また、構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
【００９９】
絶縁体２７３は、ＯＳトランジスタ２００上に配置される。絶縁体２７４は絶縁体２７３上に配置される。絶縁体２８０は絶縁体２７４上に配置される。
【０１００】
また、導電体２４０は、絶縁体２７３、絶縁体２７４、および絶縁体２８０の開口の内壁に接して形成されている。ここで、導電体２４０の上面の高さと、絶縁体２８０の上面の高さは同程度にできる。なお、図８Ａ等では、導電体２４０が２層の積層構造である構成例について示しているが、これに限定されない。例えば、導電体２４０は、単層、又は３層以上の積層構造でもよい。
【０１０１】
図８Ｂに示すように、ＯＳトランジスタ２００は、基板（図示せず。）の上に配置された絶縁体２１４および絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６と導電体２０５の上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物半導体２３０（酸化物半導体２３０ａ、酸化物半導体２３０ｂ、および酸化物半導体２３０ｃ）と、酸化物半導体２３０の上に配置された絶縁体２５０と、絶縁体２５０上に配置された金属酸化物２５２と、金属酸化物２５２の上に配置された導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、導電体２６０の上に配置された絶縁体２７０と、絶縁体２７０上に配置された絶縁体２７１と、少なくとも酸化物半導体２３０ｃ、絶縁体２５０、金属酸化物２５２、および導電体２６０の側面と接して配置された絶縁体２７５と、酸化物半導体２３０上に形成された層２４２とを有する。また、層２４２の一方に接して導電体２４０ａが配置される。
【０１０２】
ＯＳトランジスタ２００において、層２４２の一方がソース及びドレインの一方として機能し、層２４２の他方がソース及びドレインの他方として機能し、導電体２６０がフロントゲートとして機能し、導電体２０５がバックゲートとして機能する。
【０１０３】
なお、図８Ａ等では、酸化物半導体２３０ａ、酸化物半導体２３０ｂ、および酸化物半導体２３０ｃの３層を積層する構成について示しているが、これに限定されない。例えば、酸化物半導体２３０ｂの単層、酸化物半導体２３０ｂと酸化物半導体２３０ａの２層構造、酸化物半導体２３０ｂと酸化物半導体２３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、図８Ａ等では、導電体２６０ａおよび導電体２６０ｂを積層する構成例について示しているが、これに限定されない。
【０１０４】
次に、ＯＳトランジスタ２００に用いる酸化物半導体２３０に係る詳細の説明を行う。ＯＳトランジスタ２００は、チャネルが形成される領域（以下、チャネル形成領域ともいう。）を含む酸化物半導体２３０（酸化物半導体２３０ａ、酸化物半導体２３０ｂ、および酸化物半導体２３０ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。
【０１０５】
チャネル形成領域に酸化物半導体を用いたＯＳトランジスタ２００は、非導通状態において極めてリーク電流が小さいため、低消費電力の記憶装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の記憶装置を構成するＯＳトランジスタ２００に用いることができる。
【０１０６】
例えば、酸化物半導体２３０として、Ｉｎ‐Ｍ‐Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物半導体２３０として、Ｉｎ‐Ｇａ酸化物、Ｉｎ‐Ｚｎ酸化物を用いてもよい。
【０１０７】
ここで、酸化物半導体は、酸化物半導体を構成する元素の他に、アルミニウム、ルテニウム、チタン、タンタル、クロム、タングステン、などの金属元素が添加されることで、金属化合物を形成し、低抵抗化する。なお、好ましくは、アルミニウム、チタン、タンタル、タングステンなどを用いることが好ましい。
【０１０８】
酸化物半導体に、金属元素を添加するには、例えば、酸化物半導体上に、当該金属元素を含む金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を設けるとよい。また、当該膜を設けることで、当該膜と酸化物半導体との界面、または当該界面近傍に位置する酸化物半導体中の一部の酸素が該膜などに吸収され、酸素欠損を形成し、当該界面近傍が低抵抗化する場合がある。
【０１０９】
また、酸化物半導体上に、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を設けた後、窒素を含む雰囲気下で、熱処理を行うとよい。窒素を含む雰囲気下での熱処理により、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜から、当該膜の成分である金属元素が酸化物半導体へ、または酸化物半導体の成分である金属元素が当該膜へと、拡散し、酸化物半導体と、当該膜とが金属化合物を形成し、低抵抗化することができる。酸化物半導体に添加された金属元素は、酸化物半導体と金属元素と、金属化合物を形成することで、比較的安定な状態となるため、信頼性の高い記憶装置を提供することができる。
【０１１０】
また、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜と、酸化物半導体との界面に、化合物層（以下、異層ともいう。）が形成されていてもよい。なお、化合物層（異層）とは、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜の成分と、酸化物半導体の成分とを含む金属化合物を有する層とする。例えば、化合物層として、酸化物半導体の金属元素と、添加された金属元素とが、合金化した層が形成されていてもよい。当該合金化した層は、比較的安定な状態であり、信頼性の高い記憶装置を提供することができる。
【０１１１】
また、酸化物半導体に存在する水素は、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸素欠損の中に入った場合、比較的安定な状態となる。また、酸化物半導体に存在する酸素欠損中の水素は、２５０℃以上の熱処理によって、酸素欠損から抜け出し、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸素欠損の中に入り、比較的安定な状態となることがわかっている。従って、熱処理によって、酸化物半導体の低抵抗化した領域、または金属化合物が形成された領域は、より低抵抗化し、低抵抗化していない酸化物半導体は、高純度化（水、水素などの不純物の低減）し、より高抵抗化する傾向がある。
【０１１２】
また、酸化物半導体は、水素、または窒素などの不純物元素が存在すると、キャリア密度が増加する。酸化物半導体中の水素は、金属原子と結合する酸素と反応して水になり、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ると、キャリア密度は増加する。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。つまり、窒素、または水素を有する酸化物半導体は、低抵抗化される。
【０１１３】
従って、酸化物半導体に、金属元素、並びに、水素、および窒素などの不純物元素を、選択的に添加することで、酸化物半導体に高抵抗領域、および低抵抗領域を設けることができる。つまり、酸化物半導体２３０を選択的に低抵抗化することで、島状に加工した酸化物半導体２３０に、キャリア密度が低い半導体として機能する領域と、ソース領域、またはドレイン領域として機能する低抵抗化した領域を設けることができる。
【０１１４】
図８Ｂの破線で囲む領域を拡大した図を図１０に示す。図１０に示すように、酸化物半導体２３０は、トランジスタのチャネル形成領域として機能する領域２３４と、ソース領域またはドレイン領域として機能する領域２３１（領域２３１ａ、および領域２３１ｂ）と、領域２３４と領域２３１との間に設けられる、領域２３２（領域２３２ａ、および領域２３２ｂ）とを有する。
【０１１５】
ソース領域またはドレイン領域として機能する領域２３１は、酸素濃度が低く、低抵抗化した領域である。また、チャネル形成領域として機能する領域２３４は、ソース領域またはドレイン領域として機能する領域２３１よりも、酸素濃度が高く、キャリア密度が低い高抵抗領域である。また、領域２３２は、ソース領域またはドレイン領域として機能する領域２３１よりも、酸素濃度が高く、キャリア密度が低い、かつ、チャネル形成領域として機能する領域２３４よりも、酸素濃度が低く、キャリア密度が高い領域である。
【０１１６】
なお、領域２３１は、金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３２、および領域２３４よりも高いことが好ましい。
【０１１７】
例えば、領域２３１は、酸化物半導体２３０の他に、アルミニウム、チタン、タンタル、タングステン、クロムなどの金属元素の中から選ばれるいずれか一つまたは複数の金属元素を有することが好ましい。
【０１１８】
領域２３１を形成するために、例えば、酸化物半導体２３０の領域２３１に接して、金属元素を有する膜を設ければよい。当該金属元素を有する膜は、領域２３１の形成後にエッチングにより除去することが好ましい。なお、当該金属元素を有する膜として、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜を用いることができる。その際、当該金属元素を有する膜と、酸化物半導体２３０との界面に、層２４２が形成されていてもよい。例えば層２４２は、酸化物半導体２３０の上面および側面に形成される場合がある。なお、層２４２は、当該金属元素を有する膜の成分と、酸化物半導体２３０の成分とを含む金属化合物を有する層とし、化合物層と呼ぶこともできる。例えば、層２４２として、酸化物半導体２３０中の金属元素と、添加された金属元素とが、合金化した層が形成されていてもよい。
【０１１９】
酸化物半導体２３０に、金属元素が添加されることで、酸化物半導体２３０中に、金属化合物が形成され、領域２３１を低抵抗化することができる。
【０１２０】
領域２３１は、層２４２の低抵抗化領域も含む場合がある。よって、層２４２の少なくとも一部がＯＳトランジスタ２００のソース領域またはドレイン領域として機能する場合がある。
【０１２１】
領域２３２は、絶縁体２７５と重畳する領域を有する。領域２３２は、アルミニウム、チタン、タンタル、タングステン、クロムなどの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３４よりも高いことが好ましい。例えば、酸化物半導体２３０の領域２３１に接して、上記金属元素を有する膜を設けることで、上記金属元素を有する膜中の成分と、酸化物半導体の成分とが、金属化合物を形成する場合がある。当該金属化合物は、酸化物半導体２３０に含まれる水素を引き寄せる場合がある。従って、領域２３１の近傍である領域２３２の水素の濃度が高くなる場合がある。
【０１２２】
なお、領域２３２ａ、および領域２３２ｂのいずれか一方または双方は、導電体２６０と重畳する領域を有する構成としてもよい。当該構成とすることで、導電体２６０と、領域２３２ａおよび領域２３２ｂとを、オーバーラップさせることが可能となる。
【０１２３】
また、図１０では、領域２３４、領域２３１、および領域２３２が、酸化物半導体２３０ｂに形成されているが、これに限られない。例えば、これらの領域は層２４２、層２４２と酸化物半導体２３０との間に形成された化合物層、酸化物半導体２３０ａ、および酸化物半導体２３０ｃにも、形成されていてもよい。また、図１０では、各領域の境界を、酸化物半導体２３０の上面に対して略垂直に表示しているが、これに限定されない。例えば、領域２３２が酸化物半導体２３０ｂの表面近傍では導電体２６０側に張り出し、酸化物半導体２３０ａの下面近傍では、導電体２４０ａ側または導電体２４０ｂ側に後退する形状になる場合がある。
【０１２４】
また、酸化物半導体２３０において、各領域の境界は明確に検出することが困難な場合がある。各領域内で検出される金属元素、並びに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化（グラデーションともいう。）していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、並びに水素、および窒素などの不純物元素の濃度が減少していればよい。
【０１２５】
酸化物半導体２３０を、選択的に低抵抗化するには、例えば、アルミニウム、チタン、タンタル、タングステン、クロムなどの導電性を高める金属元素、および不純物の少なくとも一を、所望の領域に添加すればよい。なお、不純物としては、酸素欠損を形成する元素、または酸素欠損に捕獲される元素などを用いればよい。例えば、当該元素として、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、およびキセノン等がある。
【０１２６】
領域２３１は、上述の導電性を高める金属元素、酸素欠損を形成する元素、または酸素欠損に捕獲される元素の含有率を高くすることで、キャリア密度を高くし、低抵抗化を図ることができる。
【０１２７】
領域２３１を低抵抗化するために、例えば、酸化物半導体２３０の領域２３１に接して、上記金属元素を有する膜を成膜するとよい。当該金属元素を有する膜としては、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜などを用いることができる。当該金属元素を有する膜は、少なくとも、絶縁体２５０、金属酸化物２５２、導電体２６０、絶縁体２７０、絶縁体２７１、および絶縁体２７５を介して、酸化物半導体２３０上に設けることが好ましい。なお、上記金属元素を有する膜は、１０ｎｍ以上２００ｎｍ以下の膜厚にするとよい。上記金属元素を有する膜は、例えば、アルミニウム、チタン、タンタル、タングステン、クロムなどの金属元素を含む膜とする。なお、上記金属元素を有する膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
【０１２８】
酸化物半導体２３０と上記金属元素を有する膜とが接することにより、当該金属元素を有する膜の成分と、酸化物半導体２３０の成分とが、金属化合物を形成し、領域２３１となり、低抵抗化する。また、酸化物半導体２３０と当該金属元素を有する膜との界面、または当該界面近傍に位置する酸化物半導体２３０中の酸素の一部が層２４２に吸収され、酸化物半導体２３０に酸素欠損を形成し、低抵抗化し、領域２３１を形成する場合がある。
【０１２９】
また、酸化物半導体２３０と、上記金属元素を有する膜とが、接した状態で、窒素を含む雰囲気下において熱処理を行うとよい。当該熱処理により、当該金属元素を有する膜から、当該金属元素を有する膜の成分である金属元素が酸化物半導体２３０へ、または酸化物半導体２３０の成分である金属元素が当該金属元素を有する膜へと、拡散し、酸化物半導体２３０と、当該金属元素を有する膜とが金属化合物を形成し、低抵抗化する。このようにして、酸化物半導体２３０と当該金属元素を有する膜との間に層２４２が形成される。なお、その際、酸化物半導体２３０の金属元素と、当該金属元素を有する膜の金属元素とが、合金化してもよい。従って、層２４２は合金を含む場合がある。当該合金は、比較的安定な状態であり、信頼性の高い記憶装置を提供することができる。
【０１３０】
上記熱処理は、例えば、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、熱処理は、窒素または不活性ガス雰囲気で行う。また、熱処理は減圧状態で行ってもよい。また、窒素または不活性ガス雰囲気で加熱処理した後に、酸化性ガスを含む雰囲気で加熱処理を行ってもよい。
【０１３１】
また、酸化物半導体２３０中の水素は、領域２３１に拡散し、領域２３１に存在する酸素欠損の中に入った場合、比較的安定な状態となる。また、領域２３４に存在する酸素欠損中の水素は、２５０℃以上の熱処理によって、酸素欠損から抜け出し、領域２３１に拡散し、領域２３１に存在する酸素欠損の中に入り、比較的安定な状態となる。従って、熱処理によって、領域２３１は、より低抵抗化し、領域２３４は、高純度化（水、水素などの不純物の低減）し、より高抵抗化する。
【０１３２】
一方、酸化物半導体２３０の導電体２６０、および絶縁体２７５と重畳する領域（領域２３４、および領域２３２）は、導電体２６０、および絶縁体２７５を介しているため、金属元素の添加が抑制される。また、酸化物半導体２３０の領域２３４、および領域２３２において、酸化物半導体２３０中の酸素原子が、上述した上記金属元素を有する膜へ吸収されることが抑制される。
【０１３３】
また、上記金属元素を有する膜に、酸化物半導体２３０の領域２３１、および領域２３１に近接する領域２３２の酸素が吸収されることで、領域２３１、および領域２３２に酸素欠損が生じる場合がある。酸化物半導体２３０中の水素が、当該酸素欠損に入ることで、領域２３１、および領域２３２のキャリア密度は増加する。従って、酸化物半導体２３０の領域２３１、および領域２３２は、低抵抗化される。
【０１３４】
ここで、上記金属元素を有する膜が、水素を吸収する特性を有する場合、酸化物半導体２３０中の水素は、当該膜へと吸収される。従って、酸化物半導体２３０中の不純物である水素を低減することができる。上記金属元素を有する膜は、後にエッチングにより除去されるので、酸化物半導体２３０から吸収した水素の大部分は除去される。
【０１３５】
酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物及び酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。従って、チャネルが形成される領域２３４中の酸素欠損はできる限り低減されていることが好ましい。
【０１３６】
そこで、図１０に示すように、絶縁体２５０、酸化物半導体２３０ｂの領域２３２、および酸化物半導体２３０ｃに接して、化学量論的組成を満たす酸素よりも多くの酸素（過剰酸素ともいう。）を含む絶縁体２７５を設けることが好ましい。つまり、絶縁体２７５が有する過剰酸素が、酸化物半導体２３０の領域２３４へと拡散することで、酸化物半導体２３０の領域２３４における酸素欠損を低減することができる。
【０１３７】
また、絶縁体２７５に過剰酸素領域を設けるには、絶縁体２７５に接する絶縁体２７３として、酸化物を、スパッタリング法により成膜するとよい。酸化物の成膜にスパッタリング法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することができる。スパッタリング法を用いる場合は、例えば、対向ターゲット型のスパッタリング装置を用いて成膜することが好ましい。対向ターゲット型のスパッタリング装置は、対向するターゲット間の高電界領域に被成膜面が晒されることなく成膜できるので、被成膜面がプラズマによる損傷を受けにくく成膜することができるので、絶縁体２７３となる絶縁体の成膜時に酸化物半導体２３０への成膜ダメージを小さくすることができるので好ましい。対向ターゲット型のスパッタリング装置を用いた成膜法を、ＶＤＳＰ（Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ  ＳＰ）（登録商標）と呼ぶことができる。
【０１３８】
スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタされた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位Ｅ０が与えられる。また、基板は、接地電位などの電位Ｅ１が与えられる。ただし、基板が電気的に浮いていてもよい。また、ターゲットと基板の間には電位Ｅ２となる領域が存在する。各電位の大小関係は、Ｅ２＞Ｅ１＞Ｅ０である。
【０１３９】
プラズマ内のイオンが、電位差Ｅ２−Ｅ０によって加速され、ターゲットに衝突することにより、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子が成膜表面に付着し、堆積することにより成膜が行われる。また、一部のイオンはターゲットによって反跳し、反跳イオンとして形成された膜を介して、形成された膜を通過し、被成膜面と接する絶縁体２７５に取り込まれる場合がある。また、プラズマ内のイオンは、電位差Ｅ２−Ｅ１によって加速され、成膜表面を衝撃する。この際、一部のイオンは、絶縁体２７５内部まで到達する。イオンが絶縁体２７５に取り込まれることにより、イオンが取り込まれた領域が絶縁体２７５に形成される。つまり、イオンが酸素を含むイオンであった場合において、絶縁体２７５に過剰酸素領域が形成される。
【０１４０】
絶縁体２７５に過剰な酸素を導入することで、絶縁体２７５中に過剰酸素領域を形成することができる。絶縁体２７５の過剰な酸素は、酸化物半導体２３０の領域２３４に供給され、酸化物半導体２３０の酸素欠損を補償することができる。
【０１４１】
なお、絶縁体２７５は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを用いることが好ましい。酸化窒化シリコンなどの材料は、過剰酸素領域を形成されやすい傾向がある。一方、上述の酸化窒化シリコンなどの材料と比較して、酸化物半導体２３０は、スパッタリング法を用いた酸化膜を、酸化物半導体２３０上に形成したとしても、過剰酸素領域が形成しにくい傾向がある。従って、過剰酸素領域を有する絶縁体２７５を、酸化物半導体２３０の領域２３４の周辺に設けることで、酸化物半導体２３０の領域２３４へ、絶縁体２７５の過剰酸素を効果的に供給することができる。
【０１４２】
また、絶縁体２７３は、酸化アルミニウムを用いることが好ましい。酸化アルミニウムは、酸化物半導体２３０と近接した状態で、熱処理を行うことで、酸化物半導体２３０中の水素を引き抜く場合がある。なお、酸化物半導体２３０と、酸化アルミニウムとの間に層２４２が設けられている場合、層２４２中の水素を酸化アルミニウムが吸収し、水素が低減された層２４２は、酸化物半導体２３０中の水素を吸収する場合がある。従って、酸化物半導体２３０中の水素濃度を低減することができる。また、絶縁体２７３と、酸化物半導体２３０とを近接した状態で熱処理を行うことで、絶縁体２７３から酸化物半導体２３０、絶縁体２２４、または絶縁体２２２に酸素を供給できる場合がある。
【０１４３】
上記構成、または上記工程を組み合わせることで、酸化物半導体２３０の選択的な低抵抗化を行うことができる。
【０１４４】
つまり、酸化物半導体２３０に低抵抗領域を形成する際に、ゲート電極として機能する導電体２６０、および絶縁体２７５をマスクとすることで、自己整合的に酸化物半導体２３０は低抵抗化する。そのため、複数のＯＳトランジスタ２００を同時に形成する場合、トランジスタ間の電気特性バラつきを小さくすることができる。また、導電体２６０の幅を最小加工寸法とすることにより、ＯＳトランジスタ２００の微細化が可能となる。
【０１４５】
以上より、各領域の範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
【０１４６】
以下では、ＯＳトランジスタ２００の各構成要素の詳細について説明を行う。
【０１４７】
導電体２０３は、図９Ａに示すように、チャネル幅方向に延伸されており、導電体２０５に電位を印加する配線として機能する。なお、導電体２０３は、絶縁体２１２に埋め込まれた状態で設けられることが好ましい。導電体２０３の延伸方向はこれに限られず、例えば、ＯＳトランジスタ２００のチャネル長方向に延伸されてもよい。
【０１４８】
導電体２０５は、酸化物半導体２３０、および導電体２６０と、重なるように配置する。また、導電体２０５は、導電体２０３の上に接して設けるとよい。また、導電体２０５は、絶縁体２１４および絶縁体２１６に埋め込まれた状態で設けられることが好ましい。
【０１４９】
ここで、導電体２６０は、第１のゲート（フロントゲートともいう。）電極として機能し、導電体２０５は、第２のゲート（バックゲートともいう。）電極として機能する。
【０１５０】
導電体２０５は、図８Ａに示すように、酸化物半導体２３０、および導電体２６０と重なるように配置する。また、導電体２０５は、酸化物半導体２３０における領域２３４よりも、大きく設けるとよい。特に、図９Ａに示すように、導電体２０５は、酸化物半導体２３０の領域２３４のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物半導体２３０のチャネル幅方向における側面において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
【０１５１】
上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界とがつながり、酸化物半導体２３０に形成されるチャネル形成領域を覆うことができる。
【０１５２】
つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、領域２３４のチャネル形成領域を電気的に取り囲むことができる。
【０１５３】
また、導電体２０５は、絶縁体２１４および絶縁体２１６の開口の内壁に接して第１の導電体が形成され、さらに内側に第２の導電体が形成されている。ここで、第１の導電体および第２の導電体の上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお、図８Ａ等では、導電体２０５の第１の導電体および導電体２０５の第２の導電体を積層する構成例について示しているが、これに限定されない。例えば、導電体２０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。
【０１５４】
ここで、導電体２０５、または導電体２０３の第１の導電体は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
【０１５５】
導電体２０５、または導電体２０３の第１の導電体が酸素の拡散を抑制する機能を持つことにより、導電体２０５、または導電体２０３の第２の導電体が酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。したがって、導電体２０５、または導電体２０３の第１の導電体としては、上記導電性材料を単層または積層とすればよい。これにより、絶縁体２１０より基板側から、水素、水などの不純物が、導電体２０３、および導電体２０５を通じて、ＯＳトランジスタ２００側に拡散するのを抑制することができる。
【０１５６】
また、導電体２０５の第２の導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５の第２の導電体を単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０１５７】
また、導電体２０３の第２の導電体は、配線として機能するため、導電体２０５の第２の導電体より導電性が高い導電体を用いることが好ましい。例えば、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２０３の第２の導電体は積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０１５８】
特に、導電体２０３に、銅を用いることが好ましい。銅は抵抗が小さいため、配線等に用いることが好ましい。一方、銅は拡散しやすいため、酸化物半導体２３０に拡散することで、ＯＳトランジスタ２００の電気特性を低下させる場合がある。そこで、例えば、絶縁体２１４には、銅の透過性が低い酸化アルミニウム、または酸化ハフニウムなどの材料を用いることで、銅の拡散を抑えることができる。
【０１５９】
なお、導電体２０５、絶縁体２１４、および絶縁体２１６は必ずしも設けなくともよい。その場合、導電体２０３の一部が第２のゲート電極として機能することができる。
【０１６０】
絶縁体２１０、および絶縁体２１４は、水または水素などの不純物が、基板側からＯＳトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１０、および絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。また、絶縁体２８０の上に、絶縁体２１０または絶縁体２１４と同様のバリア絶縁膜として機能する絶縁体を設けてもよい。これにより、絶縁体２８０の上から、水または水素などの不純物が、ＯＳトランジスタ２００に混入するのを抑制することができる。
【０１６１】
例えば、絶縁体２１０として酸化アルミニウムなどを用い、絶縁体２１４として窒化シリコンなどを用いることが好ましい。これにより、水素、水などの不純物が絶縁体２１０および絶縁体２１４よりも基板側からＯＳトランジスタ２００側に拡散することを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１０および絶縁体２１４よりも基板側に、拡散することを抑制することができる。
【０１６２】
また、導電体２０３の上に導電体２０５を積層して設ける構成にすることにより、導電体２０３と導電体２０５の間に絶縁体２１４を設けることができる。ここで、導電体２０３の第２の導電体に銅など拡散しやすい金属を用いても、絶縁体２１４として窒化シリコンなどを設けることにより、当該金属が絶縁体２１４より上の層に拡散するのを抑制することができる。
【０１６３】
また、層間膜として機能する絶縁体２１２、絶縁体２１６、および絶縁体２８０は、絶縁体２１０、または絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０１６４】
例えば、絶縁体２１２、絶縁体２１６、および絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０１６５】
絶縁体２２０、絶縁体２２２、および絶縁体２２４は、ゲート絶縁体としての機能を有する。
【０１６６】
ここで、酸化物半導体２３０と接する絶縁体２２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体２２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物半導体２３０に接して設けることにより、酸化物半導体２３０中の酸素欠損を低減し、ＯＳトランジスタ２００の信頼性を向上させることができる。
【０１６７】
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
【０１６８】
また、絶縁体２２４が、過剰酸素領域を有する場合、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。
【０１６９】
絶縁体２２２が、酸素の拡散を抑制する機能を有することで、絶縁体２２４が有する過剰酸素領域の酸素は、絶縁体２２０側へ拡散することなく、効率よく酸化物半導体２３０へ供給することができる。また、導電体２０５が、絶縁体２２４が有する過剰酸素領域の酸素と反応することを抑制することができる。
【０１７０】
絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ‐ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ‐ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
【０１７１】
特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物半導体２３０からの酸素の放出や、ＯＳトランジスタ２００の周辺部から酸化物半導体２３０への水素等の不純物の混入を抑制する層として機能する。
【０１７２】
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０１７３】
また、絶縁体２２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、ｈｉｇｈ‐ｋ材料の絶縁体と絶縁体２２０とを組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【０１７４】
なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【０１７５】
酸化物半導体２３０は、酸化物半導体２３０ａと、酸化物半導体２３０ａ上の酸化物半導体２３０ｂと、酸化物半導体２３０ｂ上の酸化物半導体２３０ｃとを有する。酸化物半導体２３０ｂ下に酸化物半導体２３０ａを有することで、酸化物半導体２３０ａよりも下方に形成された構造物から、酸化物半導体２３０ｂへの不純物の拡散を抑制することができる。また、酸化物半導体２３０ｂ上に酸化物半導体２３０ｃを有することで、酸化物半導体２３０ｃよりも上方に形成された構造物から、酸化物半導体２３０ｂへの不純物の拡散を抑制することができる。
【０１７６】
なお、酸化物半導体２３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物半導体２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物半導体２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物半導体２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物半導体２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物半導体２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物半導体２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物半導体２３０ｃは、酸化物半導体２３０ａまたは酸化物半導体２３０ｂに用いることができる金属酸化物を、用いることができる。
【０１７７】
また、酸化物半導体２３０ａおよび酸化物半導体２３０ｃの伝導帯下端のエネルギーが、酸化物半導体２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物半導体２３０ａおよび酸化物半導体２３０ｃの電子親和力が、酸化物半導体２３０ｂの電子親和力より小さいことが好ましい。
【０１７８】
ここで、酸化物半導体２３０ａ、酸化物半導体２３０ｂ、および酸化物半導体２３０ｃの接合部において、伝導帯下端はなだらかに変化する。換言すると、酸化物半導体２３０ａ、酸化物半導体２３０ｂ、および酸化物半導体２３０ｃの接合部における伝導帯下端は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物半導体２３０ａと酸化物半導体２３０ｂとの界面、および酸化物半導体２３０ｂと酸化物半導体２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
【０１７９】
具体的には、酸化物半導体２３０ａと酸化物半導体２３０ｂ、酸化物半導体２３０ｂと酸化物半導体２３０ｃが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物半導体２３０ｂがＩｎ‐Ｇａ‐Ｚｎ酸化物の場合、酸化物半導体２３０ａおよび酸化物半導体２３０ｃとして、Ｉｎ‐Ｇａ‐Ｚｎ酸化物、Ｇａ‐Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０１８０】
このとき、キャリアの主たる経路は酸化物半導体２３０ｂとなる。酸化物半導体２３０ａ、酸化物半導体２３０ｃを上述の構成とすることで、酸化物半導体２３０ａと酸化物半導体２３０ｂとの界面、および酸化物半導体２３０ｂと酸化物半導体２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、ＯＳトランジスタ２００は高いオン電流を得られる。
【０１８１】
また、酸化物半導体２３０は、領域２３１、領域２３２、および領域２３４を有する。なお、領域２３１の少なくとも一部は、絶縁体２７３と近接する領域を有する。また、領域２３２は、少なくとも、絶縁体２７５と重畳する領域を有する。
【０１８２】
なお、ＯＳトランジスタ２００をオンさせると、領域２３１ａ、または領域２３１ｂは、ソース領域、またはドレイン領域として機能する。一方、領域２３４の少なくとも一部は、チャネルが形成される領域として機能する。領域２３１と、領域２３４の間に領域２３２を有することで、ＯＳトランジスタ２００において、オン電流を大きくし、かつ、非導通時のリーク電流（オフ電流）を小さくすることができる。
【０１８３】
ＯＳトランジスタ２００において、領域２３２を設けることで、ソース領域およびドレイン領域として機能する領域２３１と、チャネルが形成される領域２３４との間に高抵抗領域が形成されないため、トランジスタのオン電流、および移動度を大きくすることができる。また、領域２３２を有することで、チャネル長方向において、ソース領域およびドレイン領域と、第１のゲート電極（導電体２６０）とが重ならないため、両者の間で不要な容量が形成されることを抑制できる。また、領域２３２を有することで、非導通時のリーク電流を小さくすることができる。
【０１８４】
例えば、領域２３４となる酸化物半導体としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
【０１８５】
絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、酸化物半導体２３０ｃの上面に接して配置することが好ましい。絶縁体２５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、酸素分子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３、または３．０×１０２０ａｔｏｍｓ／ｃｍ３である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下の範囲が好ましい。
【０１８６】
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
【０１８７】
加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物半導体２３０ｃの上面に接して設けることにより、絶縁体２５０から、酸化物半導体２３０ｂの領域２３４に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
【０１８８】
また、絶縁体２５０が有する過剰酸素を、効率的に酸化物半導体２３０へ供給するために、金属酸化物２５２を設けてもよい。従って、金属酸化物２５２は、絶縁体２５０からの酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物２５２を設けることで、絶縁体２５０から導電体２６０への過剰酸素の拡散が抑制される。つまり、酸化物半導体２３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体２６０の酸化を抑制することができる。
【０１８９】
なお、金属酸化物２５２は、第１のゲートの一部としての機能を有してもよい。例えば、酸化物半導体２３０として用いることができる酸化物半導体を、金属酸化物２５２として用いることができる。その場合、導電体２６０をスパッタリング法で成膜することで、金属酸化物２５２の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
【０１９０】
また、金属酸化物２５２は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物２５２は、比誘電率が高いｈｉｇｈ‐ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
【０１９１】
ＯＳトランジスタ２００において、金属酸化物２５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁体の一部として機能する金属酸化物とを積層して設けてもよい。
【０１９２】
金属酸化物２５２を有することで、ゲート電極として機能する場合は、導電体２６０からの電界の影響を弱めることなく、ＯＳトランジスタ２００のオン電流の向上を図ることができる。または、ゲート絶縁体として機能する場合は、絶縁体２５０と、金属酸化物２５２との物理的な厚みにより、導電体２６０と、酸化物半導体２３０との間の距離を保つことで、導電体２６０と酸化物半導体２３０との間のリーク電流を抑制することができる。従って、絶縁体２５０、および金属酸化物２５２との積層構造を設けることで、導電体２６０と酸化物半導体２３０との間の物理的な距離、および導電体２６０から酸化物半導体２３０へかかる電界強度を、容易に適宜調整することができる。
【０１９３】
具体的には、金属酸化物２５２として、酸化物半導体２３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物２５２として用いることができる。または、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【０１９４】
特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。なお、金属酸化物２５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【０１９５】
第１のゲート電極として機能する導電体２６０は、導電体２６０ａ、および導電体２６０ａ上の導電体２６０ｂを有する。導電体２６０ａは、導電体２０５の第１の導電体と同様に、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
【０１９６】
導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０、および金属酸化物２５２が有する過剰酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。
【０１９７】
また、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０１９８】
また、図９Ａに示すように、導電体２０５が、酸化物半導体２３０のチャネル幅方向と交わる端部よりも外側の領域において、延伸している場合、導電体２６０は、当該領域において、絶縁体２５０を介して、重畳していることが好ましい。つまり、酸化物半導体２３０の側面の外側において、導電体２０５と、絶縁体２５０と、導電体２６０とは、積層構造を形成することが好ましい。
【０１９９】
上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界とがつながり、酸化物半導体２３０に形成されるチャネル形成領域を覆うことができる。
【０２００】
つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、領域２３４のチャネル形成領域を電気的に取り囲むことができる。
【０２０１】
また、導電体２６０ｂの上に、バリア膜として機能する絶縁体２７０を配置してもよい。絶縁体２７０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体２７０よりも上方からの酸素で導電体２６０が酸化するのを抑制することができる。また、絶縁体２７０よりも上方からの水または水素などの不純物が、導電体２６０および絶縁体２５０を介して、酸化物半導体２３０に混入することを抑制することができる。
【０２０２】
また、絶縁体２７０上に、ハードマスクとして機能する絶縁体２７１を配置することが好ましい。絶縁体２７１を設けることで、導電体２６０の加工の際、導電体２６０の側面が概略垂直、具体的には、導電体２６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。導電体２６０をこのような形状に加工することで、次に形成する絶縁体２７５を所望の形状に形成することができる。
【０２０３】
なお、絶縁体２７１に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア膜としての機能を兼ねさせてもよい。その場合、絶縁体２７０は設けなくともよい。
【０２０４】
バッファ層として機能する絶縁体２７５は、酸化物半導体２３０ｃの側面、絶縁体２５０の側面、金属酸化物２５２の側面、導電体２６０の側面、および絶縁体２７０の側面に接して設ける。
【０２０５】
例えば、絶縁体２７５として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
【０２０６】
また、絶縁体２７５は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体を、絶縁体２７５として、酸化物半導体２３０ｃ、および絶縁体２５０と接して設けることで、絶縁体２５０から、酸化物半導体２３０ｂの領域２３４に効果的に酸素を供給することができる。また、絶縁体２７５中の水または水素などの不純物濃度が低減されていることが好ましい。
【０２０７】
絶縁体２７３は、少なくとも層２４２および絶縁体２７５に設けられる。絶縁体２７３をスパッタリング法で成膜することで、絶縁体２７５へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物半導体２３０に酸素を供給することができる。また、絶縁体２７３を、酸化物半導体２３０の層２４２上に設けることで、酸化物半導体２３０中の水素を、絶縁体２７３へと引き抜くことができる。
【０２０８】
例えば、絶縁体２７３として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
【０２０９】
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。
【０２１０】
また、絶縁体２７３の上に、絶縁体２７４を設ける。絶縁体２７４は、バリア性を有し、水素濃度が低減された膜を用いることが好ましい。例えば、絶縁体２７４としては、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコンなどを用いるとよい。バリア性を有する絶縁体２７３と、バリア性を有する絶縁体２７４を設けることで、層間膜など、他の構造体から不純物がＯＳトランジスタ２００へ拡散することを抑制することができる。
【０２１１】
また、絶縁体２７４の上に、層間膜として機能する絶縁体２８０を設けることが好ましい。絶縁体２８０は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。なお、絶縁体２８０の上に絶縁体２１０と同様の絶縁体を設けてもよい。当該絶縁体をスパッタリング法で成膜することで、絶縁体２８０の不純物を低減することができる。
【０２１２】
絶縁体２８０、絶縁体２７４、および絶縁体２７３の開口の内壁に接して導電体２４０ａが形成されている。ここで、図９Ｂに示すように、導電体２４０ａは、酸化物半導体２３０の側面と重畳することが好ましい。特に、導電体２４０ａは、酸化物半導体２３０のチャネル幅方向と交わる側面において、Ａ５側の側面、およびＡ６側の側面の双方または一方と重畳することが好ましい。また、導電体２４０ａが、酸化物半導体２３０のチャネル長方向と交わる側面において、Ａ１側（Ａ２側）の側面と重畳する構成にしてもよい。このように、導電体２４０ａが、ソース領域またはドレイン領域となる領域２３１、および酸化物半導体２３０の側面と重畳する構成とすることで、導電体２４０ａとＯＳトランジスタ２００のコンタクト部の投影面積を増やすことなく、コンタクト部の接触面積を増加させ、導電体２４０ａとＯＳトランジスタ２００の接触抵抗を低減することができる。これにより、トランジスタのオン電流を大きくすることができる。また、導電体２４０ｂについても同様である。
【０２１３】
導電体２４０ａおよび導電体２４０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０ａおよび導電体２４０ｂは積層構造としてもよい。
【０２１４】
ここで、例えば、絶縁体２８０、絶縁体２７４、および絶縁体２７３に開口を形成する際に、酸化物半導体２３０において、領域２３１の低抵抗化した領域が除去され、低抵抗化していない酸化物半導体２３０が露出する場合がある。その場合、導電体２４０の酸化物半導体２３０と接する導電体（以下、導電体２４０の第１の導電体ともいう。）に用いる導電体として、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を用いるとよい。つまり、低抵抗化していない酸化物半導体２３０と導電体２４０の第１の導電体とが接することで、金属化合物、または酸化物半導体２３０に酸素欠損が形成され、酸化物半導体２３０の領域２３１が、低抵抗化する。従って、導電体２４０の第１の導電体と接する酸化物半導体２３０を低抵抗化することで、酸化物半導体２３０と導電体２４０とのコンタクト抵抗を低減することができる。従って、導電体２４０の第１の導電体は、例えば、アルミニウム、チタン、タンタル、タングステン、などの金属元素を含むことが好ましい。
【０２１５】
また、導電体２４０を積層構造とする場合、絶縁体２８０、絶縁体２７４、および絶縁体２７３と接する導電体には、導電体２０５の第１の導電体などと同様に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８０より上層から水素、水などの不純物が、導電体２４０を通じて酸化物半導体２３０に混入するのを抑制することができる。
【０２１６】
ＯＳトランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【０２１７】
また、基板として、可撓性基板を用いてもよい。なお、可撓性基板上にトランジスタを設ける方法としては、非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離し、可撓性基板である基板に転置する方法もある。その場合には、非可撓性基板とトランジスタとの間に剥離層を設けるとよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する記憶装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の記憶装置に加わる衝撃などを緩和することができる。すなわち、丈夫な記憶装置を提供することができる。
【０２１８】
可撓性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。また、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。可撓性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可撓性基板である基板としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板である基板として好適である。
【０２１９】
（ＯＳトランジスタの他の構成例）
図１１にＯＳトランジスタのチャネル長方向の部分拡大図を示す。図１１に示すＯＳトランジスタ２０２は、ＯＳトランジスタ２００の変形例であり、絶縁体２７５に代えて絶縁体２７２が設けられている。なお、その他の構成の記載については、図８乃至図１０の説明を援用する。
【０２２０】
絶縁体２７２は、酸化物２３０ｃの側面、絶縁体２５０の側面、金属酸化物２５２の側面、導電体２６０の側面、および絶縁体２７０の側面に接して設けられている。ＯＳトランジスタ２０２において、絶縁体２７２は、バッファ層としての機能を有する。絶縁体２７２には、不純物（水または水素など）、および酸素の透過を抑制する機能を有する絶縁性材料を用いてもよい。その場合、絶縁体２７２はバリア層としての機能も有する。
【０２２１】
例えば、絶縁体２７２として、ＡＬＤ法を用いて成膜することが好ましい。ＡＬＤ法を用いることで、緻密な薄膜を成膜することができる。絶縁体２７２は、例えば、酸化アルミニウム、または酸化ハフニウムなどを用いることが好ましい。絶縁体２７２として、ＡＬＤ法を用いて酸化アルミニウムを設ける場合、絶縁体２７２の膜厚は、０．５ｎｍ以上３．０ｎｍ以下とすることが好ましい。
【０２２２】
絶縁体２７２を設けることで、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁体で、絶縁体２５０、金属酸化物２５２、および導電体２６０の側面を覆うことができる。従って、絶縁体２５０、および金属酸化物２５２の端部などから酸化物２３０に水素、水などの不純物が混入するのを抑制することができる。そのため、酸化物２３０と、絶縁体２５０との界面における酸素欠損の形成が抑制され、トランジスタ２００の信頼性を向上させることができる。つまり、絶縁体２７２は、ゲート電極およびゲート絶縁体の側面を保護するサイドバリアとしての機能を有する。
【符号の説明】
【０２２３】
１１、１２、３０：容量素子、  Ｍ１１、Ｍ１２、Ｍ２１、Ｍ２２、Ｍ３０、Ｍ３１、Ｍ３２：トランジスタ、  Ｎ１１、Ｎ１２、Ｎ３０：ノード、  ＷＷＬ１、ＷＷＬ２：書込みワード線、  ＲＷＬ１、ＲＷＬ２：読出しワード線、  ：ＷＢＬ書込みビット線、  ＲＢＬ：読出しビット線、  ＣＰＬ：容量電源線、  ＲＳＥＬ：読出し制御線、  ＥＲＳＬ：消去制御線、
１００：記憶装置、  １１０：制御回路、  １１５：メモリセルアレイ、  １２１：行回路、  １２３：書込み回路、  １２４：読出し回路、  １２５：入出力回路、  １３０、メモリセル、  １３２＿１、１３２＿２：保持回路
【図１】
2018206456.tif 000003
【図２】
2018206456.tif 000004
【図３】
2018206456.tif 000005
【図４】
2018206456.tif 000006
【図５】
2018206456.tif 000007
【図６】
2018206456.tif 000008
【図７】
2018206456.tif 000009
【図８】
2018206456.tif 000010
【図９】
2018206456.tif 000011
【図１０】
2018206456.tif 000012
【図１１】
2018206456.tif 000013