(57)【要約】【課題】電荷電圧変換部の容量を増大させずに光電変換部から電荷電圧変換部への電荷転送時間を短縮する。【解決手段】光を電荷に変換する光電変換部ＰＤと、電荷を電圧に変換する電荷電圧変換部ＦＤと、光電変換部ＰＤで光電変換された電荷を光電変換部ＰＤから電荷電圧変換部ＦＤへ転送する転送部ＭＴＲと、を備え、電荷電圧変換部ＦＤは、転送部ＭＴＲに接続している領域を含む第１領域ＦＤｔと第１領域ＦＤｔよりも転送部ＭＴＲから離れている第２領域ＦＤｓとを有し、第２領域ＦＤｓの幅及び深さの少なくとも一方は第１領域ＦＤｔに対して小さい。【選択図】図３
2018101809.tif 000002
【特許請求の範囲】
【請求項１】
光を電荷に変換する光電変換部と、
電荷を電圧に変換する電荷電圧変換部と、
前記光電変換部で光電変換された電荷を前記光電変換部から前記電荷電圧変換部へ転送する転送部と、を備え、
前記電荷電圧変換部は、前記転送部に接続している領域を含む第１領域と前記第１領域よりも前記転送部から離れている第２領域とを有し、前記第２領域の幅及び深さの少なくとも一方は前記第１領域に対して小さい撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子、撮像素子の製造方法、及び電子機器に関する。
【背景技術】
【０００２】
ＣＭＯＳ型撮像素子が知られている。ＣＭＯＳ型撮像素子は、光を電荷に変換する光電変換部と電荷を電圧に変換する電荷電圧変換部と光電変換部で光電変換された電荷を光電変換部から電荷電圧変換部へ転送する転送ゲート部を有する画素が複数配列されている（例えば、特許文献１参照。）。各画素において光電変換部から電荷電圧変換部への電荷転送時間を短縮するために、転送ゲート部のゲート幅と電荷電圧変換部の幅とをそれぞれ拡大することで単位時間あたりに転送できる電荷量を増加させるなどの構成が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３０３３８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のような電荷電圧変換部の幅を拡大する構成では、電荷電圧変換部の面積が大きくなり、電荷電圧変換部の容量増大を招く。
【課題を解決するための手段】
【０００５】
本発明の第１態様によれば、光を電荷に変換する光電変換部と、電荷を電圧に変換する電荷電圧変換部と、光電変換部で光電変換された電荷を光電変換部から電荷電圧変換部へ転送する転送部と、を備え、電荷電圧変換部は、転送部に接続している領域を含む第１領域と第１領域よりも転送部から離れている第２領域とを有し、第２領域の幅及び深さの少なくとも一方は第１領域に対して小さい撮像素子が提供される。
【０００６】
本発明の第２態様によれば、光を電荷に変換する光電変換部と、電荷を電圧に変換する電荷電圧変換部と、光電変換部で光電変換された電荷を光電変換部から電荷電圧変換部に転送する転送部と、を備える撮像素子の製造方法であって、電荷電圧変換部は、転送部に接続している領域を含む第１領域と第１領域よりも転送部から離れている第２領域とを有し、第２領域の幅及び深さの少なくとも一方は第１領域に対して小さく形成される。
【０００７】
本発明の第３態様によれば、上記した第１態様の撮像素子と、撮像素子から出力された画像データを記録する記録部と、を有する電子機器が提供される。
【発明の効果】
【０００８】
本発明の態様によれば、電荷電圧変換部の容量を増大させずに光電変換部から電荷電圧変換部への電荷転送時間を短縮することができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態に係る撮像素子の一例を示す図であり、（ａ）は回路構成図、（ｂ）は画素レイアウト図である。
【図２】第１実施形態に係る撮像素子に用いられる画素の一部を示す図である。
【図３】電荷電圧変換部の一例を示す図である。
【図４】電荷電圧変換部の変形例を示す図である。
【図５】電荷電圧変換部の変形例を示す図である。
【図６】第２実施形態に係る撮像素子に用いられる画素の一例を示す図である。
【図７】第３実施形態に係る撮像素子の一例を示す図である。
【図８】第４実施形態に係る撮像素子に用いられる画素の一部を示す図である。
【図９】撮像素子に用いられる画素の変形例を示す図である。
【図１０】第５実施形態に係る撮像素子の一例を示す図である。
【図１１】実施形態に係る撮像素子の製造方法の一例を示すフローチャートである。
【図１２】実施形態に係る電子機器の一例を示す機能ブロック図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について図面を参照して説明する。ただし、本発明はこれに限定されるものではない。また、図面においては、実施形態を説明するため、一部分を大きくまたは強調して記載するなど適宜縮尺を変更して表現している。
【００１１】
＜第１実施形態＞
図１（ａ）は、第１実施形態に係る撮像素子１００の回路構成を示す図である。図１（ｂ）は、画素ＰＸのレイアウトを示す図である。図１（ｂ）では、縦２画素×横２画素分の領域を示している。図１（ｂ）における網掛け部分は、各トランジスタのゲートを示し、×印を付けた矩形は、コンタクト領域を示している。なお、図１（ｂ）では、図を見やすくするために、電源ＶＤＤに接続される配線の記載を省略している。図１（ａ）に示すように、撮像素子１００は、ＣＭＯＳ型の撮像素子であり、画素アレイ１０、垂直走査回路２０、水平走査回路３０、定電流源ＩＳ及び垂直信号線ＶＬを有している。
【００１２】
画素アレイ１０は、ｎ行ｍ列の２次元マトリクス状に配置された複数の画素ＰＸを有している。例えば、各画素ＰＸは、入射光の光量に応じた電気信号を生成する。列方向に配置された複数の画素ＰＸは、列毎に設けられた垂直信号線ＶＬに接続されている。また、各垂直信号線ＶＬは、各画素ＰＸからの信号を読み出すために、定電流源ＩＳに接続されている。
【００１３】
画素ＰＸは、光電変換部ＰＤ、電荷電圧変換部ＦＤ、転送部ＭＴＲ、増幅部ＭＡＭ、選択部ＭＳＥ、及びリセット部ＭＲＳを有している。画素ＰＸ内に形成される転送部ＭＴＲ、増幅部ＭＡＭ、選択部ＭＳＥ、及びリセット部ＭＲＳは、例えば、全てｎＭＯＳトランジスタが用いられる。以下の説明では、転送部ＭＴＲ、増幅部ＭＡＭ、選択部ＭＳＥ、及びリセット部ＭＲＳとしてトランジスタが用いられた一例を示している。転送部ＭＴＲは、例えば転送トランジスタと呼んでもよい。増幅部ＭＡＭは、例えば増幅トランジスタと呼んでもよい。選択部ＭＳＥは、例えば選択トランジスタと呼んでもよい。リセット部ＭＲＳは、例えばリセットトランジスタと呼んでもよい。
【００１４】
光電変換部ＰＤは、入射光の光量に応じて信号電荷を生成する。光電変換部ＰＤは、例えば、フォトダイオードが用いられる。例えば、画素ＰＸにおいて、光電変換部ＰＤは、アノードが接地され、カソードが転送部ＭＴＲのソースに接続されている。光電変換部ＰＤにより生成された信号電荷は、転送部ＭＴＲを介して、電荷電圧変換部ＦＤに転送される。
【００１５】
電荷電圧変換部ＦＤは、例えばフローティングディフュージョンとも呼ばれる。電荷電圧変換部ＦＤは、光電変換部ＰＤから転送される電荷を蓄積する容量ＦＣを有している。容量ＦＣは、転送部ＭＴＲのドレイン領域に形成されている。光電変換部ＰＤから電荷電圧変換部ＦＤに転送された信号電荷は、容量ＦＣに蓄積され、電圧に変換される。このように、電荷電圧変換部ＦＤは、光電変換部ＰＤから転送される電荷を電圧に変換する電荷電圧変換部として機能する。なお、電荷電圧変換部ＦＤは、容量ＦＣに加えて、配線ＣＬと他の配線とのカップリング容量、リセット部ＭＲＳのソースに形成される容量等を有している。
【００１６】
転送部ＭＴＲは、光電変換部ＰＤに蓄積されている信号電荷を電荷電圧変換部ＦＤに転送する。転送部ＭＴＲのゲート（図２等に示す転送ゲート部Ｇ）は、転送信号線ＴＸに接続されている。転送部ＭＴＲのソースは、上記のように光電変換部ＰＤ（アノード）に接続されている。転送部ＭＴＲのドレインは、増幅部ＭＡＭのゲート及びリセット部ＭＲＳのソースに接続されている。したがって、転送部ＭＴＲのドレイン、増幅部ＭＡＭのゲート及びリセット部ＭＲＳのソースは、互いに接続されている。
【００１７】
増幅部ＭＡＭは、電荷電圧変換部ＦＤに転送された信号電荷に基づく画素信号を生成する。増幅部ＭＡＭのゲートは、上記のように転送部ＭＴＲ（ドレイン）に接続されている。増幅部ＭＡＭのソースは、選択部ＭＳＥのドレインに接続されている。増幅部ＭＡＭのドレインは、電源ＶＤＤに接続されている。
【００１８】
選択部ＭＳＥは、増幅部ＭＡＭからの画素信号を出力するか否かを選択する。選択部ＭＳＥのゲートは、選択信号線ＳＥＴに接続されている。選択部ＭＳＥのソースは、垂直信号線ＶＬに接続されている。選択部ＭＳＥのドレインは、上記のように増幅部ＭＡＭ（ソース）に接続されている。この構成において、選択部ＭＳＥのゲートがオンになっている期間には、増幅部ＭＡＭと、選択部ＭＳＥと、垂直信号線ＶＬに接続された定電流源ＩＳとにより、ソースフォロア回路が構成される。この場合、垂直信号線ＶＬには、選択部ＭＳＥにより選択された画素ＰＸの信号が出力される。
【００１９】
リセット部ＭＲＳは、電荷電圧変換部ＦＤの電圧をリセットする。リセット部ＭＲＳのゲートは、リセット信号線ＲＳＴに接続されている。リセット部ＭＲＳのソースは、上記のように転送部ＭＴＲ（ドレイン）及び増幅部ＭＡＭ（ゲート）に接続されている。リセット部ＭＲＳのドレインは、電源ＶＤＤに接続されている。この構成において、リセット部ＭＲＳのゲートをオンにすることにより、電荷電圧変換部ＦＤの電荷（容量ＦＣに蓄積されている電荷）がリセットされる。
【００２０】
垂直走査回路２０は、選択信号線ＳＥＬ、リセット信号線ＲＳＴ及び転送信号線ＴＸにそれぞれ接続されている。垂直走査回路２０は、選択信号線ＳＥＬに対して選択信号を入力し、リセット信号線ＲＳＴに対してリセット信号を入力し、転送信号線ＴＸに対して転送信号を入力する。垂直走査回路２０は、これら選択信号、リセット信号及び転送信号により、画素アレイ１０の画素ＰＸを行毎に制御する。図１（ａ）において、ｎ行目の画素ＰＸの選択信号線ＳＥＬ、リセット信号線ＲＳＴ及び転送信号線ＴＸは、それぞれ選択信号線ＳＥＬ（ｎ）、リセット信号線ＲＳＴ（ｎ）、及び転送信号線ＶＸ（ｎ）を示している。
【００２１】
水平走査回路３０は、垂直走査回路２０により選択された行の画素ＰＸの信号ＯＵＴＳ、ＯＵＴＮを蓄積し、蓄積した信号ＯＵＴＳ、ＯＵＴＮを列毎に順次出力する。信号ＯＵＴＮは、例えば、画素ＰＸのリセットノイズ成分等を含む固定ノイズ成分を示すノイズ信号である。また、信号ＯＵＴＳは、画素ＰＸのリセットノイズ成分等の固定ノイズ成分と、画素ＰＸ内の光電変換部ＰＤで生成された電荷に応じた信号成分とを含む画素信号である。
【００２２】
転送部ＭＴＲは、図１（ｂ）に示すように、光電変換部ＰＤに隣接して配置されている。転送部ＭＴＲのソース及び光電変換部ＰＤのカソードは、拡散領域を互いに共有し、互いに接続されている。
【００２３】
選択部ＭＳＥ、増幅部ＭＡＭ、及びリセット部ＭＲＳは、例えば画素ＰＸの一辺（図１（ｂ）の下側の辺）に沿って配置されている。選択部ＭＳＥのドレイン及び増幅部ＭＡＭのソースは、拡散領域（トランジスタＭＳＥ、ＭＡＭのゲート間の領域）を互いに共有し、互いに接続されている。また、増幅部ＭＡＭのドレイン及びリセット部ＭＲＳのドレインは、拡散領域（トランジスタＭＡＭ、ＭＲＳのゲート間の領域）を互いに共有し、互いに接続されている。なお、増幅部ＭＡＭのドレイン及びリセット部ＭＲＳのドレインは、コンタクト領域２２を介して、電源ＶＤＤの配線（図１（ｂ）では図示せず）に接続される。
【００２４】
選択信号線ＳＥＬ、リセット信号線ＲＳＴ、及び転送信号線ＴＸは、画素ＰＸの行方向（図１（ｂ）の横方向）に沿って形成されている。選択信号線ＳＥＬは、コンタクト領域１３を介して選択部ＭＳＥのゲートに接続されている。リセット信号線ＲＳＴは、コンタクト領域１４を介してリセット部ＭＲＳのゲートに接続されている。転送信号線ＴＸは、列方向（図１（ｂ）の縦方向）に伸びる分岐配線ＴＸｍ及びコンタクト領域１５を介して、転送部ＭＴＲのゲートに接続されている。
【００２５】
転送部ＭＴＲのドレイン（電荷電圧変換部ＦＤ）には、コンタクト領域１６を介して、配線ＣＬが接続されている。この配線ＣＬは、コンタクト領域１７を介して、増幅部ＭＡＭのゲートに接続されている。また、配線ＣＬは、コンタクト領域１８を介して、選択部ＭＳＥのソースに接続されている。
【００２６】
垂直信号線ＶＬは、列方向（図１（ｂ）の縦方向）に沿って形成されている。垂直信号線ＶＬは、コンタクト領域１９を介して、選択部ＭＳＥのソースに接続されている。また、接地電圧線ＧＮＤは、垂直信号線ＶＬに平行に配置されている。接地電圧線ＧＮＤは、コンタクト領域２１を介して各画素ＰＸに接続されている。また、図示を省略するが、電源ＶＤＤからの配線は、コンタクト領域２２を介して、増幅部ＭＡＭのドレイン及びリセット部ＭＲＳのドレインに接続されている。
【００２７】
図２（ａ）は、画素ＰＸの一部の構成を示す平面図である。図２（ｂ）は、図２（ａ）におけるＡ−Ａ断面に沿った構成を示す図である。図２（ａ）及び（ｂ）に示すように、画素ＰＸには、素子分離部２３が形成されている。素子分離部２３は、例えば、選択酸化分離（ＬＯＣＯＳ）や浅溝分離（ＳＴＩ）などの手法によって形成される。素子分離部２３は、平面視において３つの矩形の領域（第１部分２３ａ、第２部分２３ｂ、第３部分２３ｃ）を有している。第１部分２３ａ、第２部分２３ｂ及び第３部分２３ｃは、一方向（例えば、図２（ａ）の左右方向）に並んで配置されている。
【００２８】
第１部分２３ａは、光電変換部ＰＤを囲むように形成されている。第２部分２３ｂは、第１部分２３ａに接続されている。転送部ＭＴＲは、光電変換部ＰＤで光電変換された電荷を光電変換部ＰＤから電荷電圧変換部ＦＤへ転送する転送ゲート部Ｇを含む。転送ゲート部Ｇは、第１部分２３ａと第２部分２３ｂとの接続部分を跨ぐ位置に配置されている。第３部分２３ｃは、第２部分２３ｂに接続されている。素子分離部２３は、第１部分２３ａから第３部分２３ｃにかけて、段階的に面積が小さくなっている。
【００２９】
図２（ｂ）に示すように、画素ＰＸは、Ｎ型基板ＳＵＢに形成されたＰウェル領域２３ｐに作成される。Ｐウェル領域２３ｐにおいて、Ｎ型拡散領域の光電変換部ＰＤ、転送部ＭＴＲのソースＳ、及びドレインＤ（電荷電圧変換部ＦＤ）が形成されている。光電変換部ＰＤは、電荷電圧変換部ＦＤよりも下層側に配置されている。Ｐウェル領域２３ｐの上層にはゲート絶縁膜２３ｇが配置されている。このゲート絶縁膜２３ｇ上には、転送部ＭＴＲのソースＳとドレインＤとの間のチャネル領域と重なるように転送ゲート部Ｇが配置されている。
【００３０】
図３は、図２（ａ）のうち転送部ＭＴＲ及び電荷電圧変換部ＦＤを拡大して示す図である。図３に示すように、電荷電圧変換部ＦＤは、８つの直線部（４１〜４８）によって囲まれた形状を有している。直線部４１は、転送ゲート部ＧのうちドレインＤ側の一辺に接続している。直線部４１は、転送ゲート部Ｇのゲート幅方向（図３の縦方向）に平行に配置されている。直線部４１は、ゲート幅方向において、転送ゲート部Ｇの中央部に配置されている。直線部４１の長さは、転送ゲート部Ｇのゲート幅Ｗ１に比べて短くなっている。このため、電荷電圧変換部ＦＤの幅（ゲート幅方向の寸法）Ｗ２は、ゲート幅Ｗ１よりも小さくなっている。電荷電圧変換部ＦＤの幅Ｗ２は、素子分離部２３によって設定される。
【００３１】
直線部４２は、直線部４１の一端部４１ａ（例えば、図３の上側端部）に接続されている。直線部４３は、直線部４１の他端部４１ｂ（例えば、図３の下側端部）に接続されている。直線部４２、４３は、互いに平行に配置されており、同一の長さを有している。直線部４２、４３は、転送ゲート部Ｇのゲート長の方向（図３の横方向）に平行に配置されており、直線部４１の方向に対して垂直に配置されている。直線部４２、４３は、転送ゲート部Ｇから離れる方向（図３の左方向）へ向けて形成されている。ただし、直線部４２、４３は、互いに平行でなくてもよく、また異なる長さに設定されてもよい。
【００３２】
直線部４４は、直線部４２の端部４２ａに接続されている。端部４２ａは、直線部４２の２つの端部のうち、直線部４１に接続された端部とは異なる端部である。直線部４４は、直線部４１に平行である。直線部４４は、端部４２ａから直線部４５（後述する）へ向けた方向（図３の下方向）に形成されている。ゲート幅方向において、直線部４４は、直線部４１よりも短い。
【００３３】
直線部４５は、直線部４３の端部４３ａに接続されている。端部４３ａは、直線部４３の２つの端部のうち、直線部４１に接続された端部とは異なる端部である。直線部４５は、直線部４１及び直線部４４に平行である。直線部４５は、端部４３ａから直線部４４へ向けた方向（図３の上方向）に形成されている。ゲート幅方向において、直線部４５は、直線部４４に等しい長さを有しており、直線部４１よりも短い。直線部４５は、直線部４４と同一の長さに設定される。ただし、直線部４４、４５は、直線部４１と平行でなくてもよく、また、異なる長さに設定されてもよい。
【００３４】
直線部４６は、直線部４４の端部４４ａに接続されている。端部４４ａは、直線部４４の２つの端部のうち、直線部４２に接続された端部とは異なる端部である。直線部４６は、直線部４２に平行である。直線部４６は、端部４４ａを始点として転送ゲート部Ｇから離れる方向（図３の左方向）に形成されている。直線部４６の長さは、直線部４２の長さよりも長くなっている。
【００３５】
直線部４７は、直線部４５の端部４５ａに接続されている。端部４５ａは、直線部４５の２つの端部のうち、直線部４３に接続された端部とは異なる端部である。直線部４７は、直線部４３、４６に平行である。直線部４７は、端部４５ａを始点として転送ゲート部Ｇから離れる方向（図３の左方向）に形成されている。直線部４７の長さは、直線部４６の長さと等しい。したがって、直線部４７の長さは、直線部４３（又は直線部４２）の長さよりも長くなっている。ただし、直線部４６、４７は、互いに平行でなくてもよく、また、異なる長さに設定されてもよい。
【００３６】
直線部４８は、直線部４６の端部４６ａと直線部４７の端部４７ａとを接続している。端部４６ａは、直線部４６の２つの端部のうち、直線部４４に接続された端部とは異なる端部である。端部４７ａは、直線部４７の２つの端部のうち、直線部４５に接続された端部とは異なる端部である。直線部４８は直線部４１、４４、４５に平行に配置されている。ただし、直線部４８は、直線部４１等と平行でなくてもよい。
【００３７】
直線部４２、４３、４４、４５は、素子分離部２３のうち第２部分２３ｂの輪郭線に沿って配置されている。また、直線部４６、４７、４８は、素子分離部２３のうち第３部分２３ｃの輪郭線に沿って配置されている。電荷電圧変換部ＦＤは、素子分離部２３の第２部分２３ｂの一部、及び第３部分２３ｃの輪郭線に囲まれた領域に形成される。電荷電圧変換部ＦＤは、素子分離部２３の内側に形成されている。
【００３８】
上記の８つの直線部４１〜４８により、電荷電圧変換部ＦＤには、ゲート幅方向の寸法が異なる２つの領域（第１領域ＦＤｓ及び第２領域ＦＤｔ）が形成されている。このうち第１領域ＦＤｓは、転送ゲート部Ｇに接続している領域を含む。この第１領域ＦＤｓは、転送部ＭＴＲに接続される。第１領域ＦＤｓの幅（ゲート幅方向の寸法）Ｗ２は、転送ゲート部Ｇのゲート幅Ｗ１よりも小さくなっている。第１領域ＦＤｓの幅Ｗ２は、光電変換部ＰＤからの信号電荷の転送速度を十分確保できる程度に設定される。図３に示す、電荷電圧変換部ＦＤは、平面視でＴ型に形成される。
【００３９】
また、第２領域ＦＤｔは、第１領域ＦＤｓに接続されている。第２領域ＦＤｔには、コンタクト領域１６が配置されている。コンタクト領域１６は、信号線等の配線に対して電気的な接続に必要な領域を有する。コンタクト領域１６の幅（ゲート幅方向の寸法）は、第２領域ＦＤｔの幅（ゲート幅方向の寸法）Ｗ３より小さく設定されている。なお、コンタクト領域１６の幅は、第２領域ＦＤｔの幅Ｗ３と同一であってもよい。また、第２領域ＦＤｔの幅Ｗ３が、図３に示すコンタクト領域１６の幅より小さくなるように設定されてもよい。
【００４０】
第２領域ＦＤｔの幅Ｗ３は、第１領域ＦＤｓの幅（ゲート幅方向の寸法）Ｗ２よりも小さくなっている。したがって、電荷電圧変換部ＦＤは、転送ゲート部Ｇから離れた部分の幅が小さくなっている。第２領域ＦＤｔの幅Ｗ３は、例えば第１領域ＦＤｓの幅Ｗ２の１／２となるように設定されている。ただし、幅Ｗ３は、幅Ｗ２より小さく設定されるものであれば、Ｗ３／Ｗ２が１／２より大きくまたは小さくてもよい。
【００４１】
第２領域ＦＤｔの長さ（ゲート長の方向の寸法）Ｌ２は、第１領域ＦＤｓの長さ（ゲート長の方向の寸法）Ｌ１よりも大きくなっている。長さＬ１とＬ２との比は任意に設定可能である。従って、長さＬ１とＬ２とが等しくてもよく、長さＬ１がＬ２より大きくてもよい。長さＬ１は、転送ゲート部Ｇを介して転送される電荷を受け入れるのに必要な長さに設定される。
【００４２】
次に、撮像素子１００の動作を説明する。まず、撮影画像を構成する全ての画素ＰＸの光電変換部ＰＤの電荷を初期値にリセットさせておく。次に、メカニカルシャッタを開き、光電変換部ＰＤを露光する。この動作では、全ての行のリセット信号、転送信号及び選択信号が低レベルに維持され、全ての画素ＰＸのリセット部ＭＲＳ、転送部ＭＴＲ及び選択部ＭＳＥをオフにしておく。各光電変換部ＰＤでは、露光量に応じた電荷量の信号電荷が生成され、蓄積される。
【００４３】
次に、各光電変換部ＰＤに蓄積された信号電荷を電荷電圧変換部ＦＤに転送する。この動作において、垂直走査回路２０は、転送信号線ＴＸ毎に転送信号を高レベルに一定期間維持する。これにより、転送部ＭＴＲが一定期間オンになる。各画素ＰＸでは、光電変換部ＰＤにより生成された信号電荷が、転送部ＭＴＲを介して、電荷電圧変換部ＦＤの第１領域ＦＤｓに転送される。本実施形態では、第１領域ＦＤｓの幅Ｗ２は、信号電荷の転送速度を十分確保できる程度に形成されているため、信号電荷の転送が短時間で完了する。信号電荷の転送により、電荷電圧変換部ＦＤの電圧は、例えば、転送された信号電荷の量に応じて降下する。
【００４４】
増幅部ＭＡＭのゲートには、電荷電圧変換部ＦＤで降下された電圧が入力される。増幅部ＭＡＭには、電荷電圧変換部ＦＤの電圧から増幅部ＭＡＭの閾値電圧分降下した電圧（図１（ａ）に示した信号ＯＵＴＳに対応する電圧）を垂直信号線ＶＬに出力する。これにより、垂直信号線ＶＬには、画素ＰＸ群の光電変換部ＰＤで生成された信号電荷に応じた信号が出力される。なお、垂直走査回路２０は、転送信号を入力する転送信号線ＴＸを切り替える毎に、リセット信号線ＲＳＴにリセット信号を入力する。これにより、画素信号を読み出し済みの画素ＰＸについては、電荷電圧変換部ＦＤの電圧がリセットされる。
【００４５】
上記のように本実施形態の撮像素子１００においては、第１領域ＦＤｓにおいて電荷の転送速度を十分確保することができる。また、電荷電圧変換部ＦＤの第２領域ＦＤｔの幅Ｗ３が第１領域ＦＤｓの幅Ｗ２に対して小さいため、電荷電圧変換部ＦＤの容量を小さくすることができる。これにより、電荷電圧変換部ＦＤの容量を増大させずに光電変換部ＰＤから電荷電圧変換部ＦＤへの電荷転送時間を短縮することができる。また、電荷電圧変換部ＦＤの容量を小さくするため、Ｓ／Ｎの高い画像を得ることができる。また、転送ゲート部Ｇからできるだけ離した位置でコンタクトを形成できるので、第１領域ＦＤｓと第２領域ＦＤｔとで幅が変化しない（段を設けていない）電荷電圧変換部に比べて少なくとも転送ゲート部Ｇのゲート長方向（図３の左右方向）においてコンタクト形成位置に自由度がある。従って、コンタクト形成時にマスクずれが生じても転送ゲート部Ｇにコンタクト領域１６が重なることを防止できる。また、電荷電圧変換部ＦＤ領域周辺は配線等が密に形成されるので、電荷電圧変換部ＦＤとして第１領域ＦＤｓより幅の狭い第２領域ＦＤｔが設けられることにより配線レイアウト上、余裕を持たせることができる。なお、コンタクト形成位置に自由度がある点や、配線レイアウトに余裕がある点は、以下の変形例及び他の実施形態についても同様である。
【００４６】
なお、上記した実施形態では、図３に示すように、転送ゲート部Ｇの幅方向のほぼ中央を紙面の左右に延びる線に対して、電荷電圧変換部ＦＤが対称に形成されているが、これに限定されない。例えば、第２領域ＦＤｔが第１領域ＦＤｓの端部の一方に偏って配置されてもよく、さらには第２領域ＦＤｔが第１領域ＦＤｓの端部に接続されて、平面視でＬ型に形成されてもよい。
【００４７】
＜変形例＞
電荷電圧変換部ＦＤの変形例について図面を参酌して説明する。以下の説明において、上記した実施形態と同一または同等の構成部分については同一符号を付けて説明を省略または簡略化する。また、以下に説明する変形例では要部について図示しており、他の構成については上記した第１実施形態と同様である。
【００４８】
図４（ａ）は、変形例に係る電荷電圧変換部ＦＤＡの一例を示す平面図である。図４（ａ）に示すように、電荷電圧変換部ＦＤＡは、第１領域ＦＤＡｓ及び第２領域ＦＤＡｔを有している。第１領域ＦＤＡｓは、転送部ＭＴＲのドレインＤ（図２（ｂ）参照）に接続されている。
【００４９】
本変形例では、第１領域ＦＤＡｓの幅（転送ゲート部Ｇのゲート幅方向の寸法）Ｗ４は、転送ゲート部Ｇのゲート幅Ｗ１と等しくなっている。なお、第２領域ＦＤＡｔは、上記した第１実施形態の第２領域ＦＤｔと同一構成である。第１領域ＦＤＡｓの幅Ｗ４は、図４（ａ）に示すように、素子分離部２３Ａの直線部２３Ａ１、２３Ａ２によって設定される。直線部２３Ａ１、２３Ａ１は、転送ゲート部Ｇの両側の端部に沿って配置されている。
【００５０】
この変形例によれば、第１実施形態の構成に比べて、信号電荷を転送可能な領域が広くなっているため、信号電荷の転送速度を向上できる。しかも、第１領域ＦＤＡｓの幅Ｗ４がゲート幅Ｗ１と等しいため、チャネル幅いっぱいに電荷電圧変換部ＦＤＡを接続させることができ、効率的に信号電荷を転送することができる。なお、第１領域ＦＤＡｓ及び第２領域ＦＤＡｔの幅や長さ、これらの比については、第１実施形態と同様に設定される。
【００５１】
図４（ｂ）は、変形例に係る電荷電圧変換部ＦＤＢの一例を示す平面図である。図４（ｂ）に示すように、電荷電圧変換部ＦＤＢは、第１領域ＦＤＢｓ及び第２領域ＦＤＢｔを有している。第１領域ＦＤＢｓは、転送部ＭＴＲのドレインＤに接続されている。本変形例では、第１領域ＦＤＢｓの幅（転送ゲート部Ｇのゲート幅方向の寸法）Ｗ５は、転送ゲート部Ｇのゲート幅Ｗ１よりも大きくなっている。なお、第２領域ＦＤＢｔは、上記した第１実施形態の第２領域ＦＤｔと同一構成である。第１領域ＦＤＢｓの幅Ｗ５は、図４（ｂ）に示すように、素子分離部２３Ｂの直線部２３Ｂ１、２３Ｂ２によって設定される。直線部２３Ｂ１、２３Ｂ２は、転送ゲート部Ｇの幅方向の端部から離れて配置されている。
【００５２】
この構成によれば、図４（ａ）に示す変形例に比べて信号電荷を転送可能な領域が更に広くなっている。従って、転送ゲート部Ｇの直下を外れた電荷を含めて電荷電圧変換部ＦＤＢに転送することができ、信号電荷をより効率的に転送することができる。なお、転送ゲート部Ｇの幅Ｗ１に対する幅Ｗ５の寸法は任意に設定可能である。ただし、幅Ｗ５が大きいと電荷電圧変換部ＦＤＢの容量増加を招くため、例えば、幅Ｗ１に対して１１０％の幅Ｗ５に設定される。なお、第１領域ＦＤＢｓ及び第２領域ＦＤＢｔの幅や長さ、これらの比については、第１実施形態と同様に設定される。
【００５３】
図５（ａ）〜（ｆ）は、変形例に係る電荷電圧変換部ＦＤＣａ〜ＦＤＣｆの構成を示す平面図である。図５（ａ）〜（ｆ）に示すように、電荷電圧変換部の形状を変更することが可能である。
【００５４】
図５（ａ）に示す電荷電圧変換部ＦＤＣａは、転送ゲート部Ｇに接続する第１領域から転送ゲート部Ｇに対して離れる方向に２つの段部５１ａ、５１ｂによって段階的に幅が小さくなった第２領域を有している。この電荷電圧変換部ＦＤＣａの第２領域は、２段階で幅の縮小率を等しくしているが、これに限定されない。例えば、３つ以上の段部を用いて３段階以上で幅を縮小させてもよく、また、各段階での縮小率を変化させてもよい。電荷電圧変換部ＦＤＣａでは、各段階でのゲート長方向の長さが等しいが、異なってもよい。
【００５５】
図５（ｂ）及び（ｃ）に示す電荷電圧変換部ＦＤＣｂ、ＦＤＣｃは、転送ゲート部Ｇに接続する第１領域から、転送ゲート部Ｇに対して離れる方向にわたって湾曲させつつ幅が小さくなった第２領域を有している。図５（ｂ）に示す電荷電圧変換部ＦＤＣｂは、２つの湾曲部５２のそれぞれが、ゲート幅方向（図５（ｂ）の縦方向）の中央部側が凹んだ形状を有している。図５（ｃ）に示す電荷電圧変換部ＦＤＣｃは、２つの湾曲部５３のそれぞれが、ゲート幅方向（図５（ｃ）の縦方向）の中央部側が外側に膨らんだ形状を有している。なお、電荷電圧変換部ＦＤＣｂ、ＦＤＣｃにおいて、湾曲した部分の曲率は任意に設定可能であり、また、複数の曲率を組み合わせて設定されてもよい。
【００５６】
図５（ｄ）に示す電荷電圧変換部ＦＤＣｄは、転送ゲート部Ｇに接続する第１領域から転送ゲート部Ｇに対して離れる方向に、ゲート長の方向に対して傾斜した２つの傾斜部５４により直線的に幅が小さくなった第２領域を有している。この電荷電圧変換部ＦＤＣｄは、平面視で台形の形状となる。なお、傾斜部５４は、ゲート長の方向に対する傾斜角度を任意に設定可能である。
【００５７】
図５（ｅ）に示す電荷電圧変換部ＦＤＣｅは、転送ゲート部Ｇに接続する第１領域と、第１領域よりも転送ゲート部Ｇから離れた第２領域とを有し、第２領域のうち第１領域側の部分がゲート長の方向に対して傾斜した２つの傾斜部５５によって直線的に幅が小さくなっている。従って、傾斜部５５を除く第１領域及び第２領域は、それぞれ幅が等しくなっている。なお、傾斜部５５は、ゲート長の方向に対する傾斜角度を任意に設定可能である。
【００５８】
図５（ｆ）に示す電荷電圧変換部ＦＤＣｆは、転送ゲート部Ｇに接続する第１領域と、第１領域よりも転送ゲート部Ｇから離れた第２領域とを有し、第２領域のうち第１領域側に対向位置にそれぞれ凹部５６が形成されている。この凹部５６が形成されることで、第１領域から第２領域への接続部分がくびれた状態となる。なお、くびれた部分の幅は任意に設定可能である。また、凹部５６は矩形状であることに限定されず、湾曲した形状であってもよい。
【００５９】
上記した電荷電圧変換部ＦＤＣａ〜ＦＤＣｆの形状は、例えば、素子分離部２３によって設定される。また、電荷電圧変換部ＦＤの形状については、図５（ａ）〜（ｆ）に示した構成に限るものではなく、転送ゲート部Ｇに接続する第１領域の幅に対して、第１領域よりも転送ゲート部Ｇから離れた第２領域の幅を小さくするものであれば、他の形状であってもよい。例えば、上記した図５（ａ）〜（ｆ）に示した構成を組み合わせたものでもよい。また、電荷電圧変換部ＦＤの第２領域には、コンタクト領域１６を配置するスペースを確保できる形状が適用されてもよい。また、図５（ａ）〜（ｆ）に示すものでは、第１領域が転送ゲート部Ｇの幅より小さいが、これに代えて、図４に示すように転送ゲート部Ｇの幅と等しくするものや、転送ゲート部Ｇの幅より大きく設定してもよい。
【００６０】
＜第２実施形態＞
図６は、第２実施形態に係る撮像素子に用いられる画素ＰＸＤの一例を示す図である。図６では、画素ＰＸＤを示しており、撮像素子の他の構成については、図１（ｂ）に示す撮像素子１００と同様である。以下の説明において、上記した実施形態と同一または同等の構成部分については同一符号を付けて説明を省略または簡略化する。
【００６１】
図６に示すように、画素ＰＸＤには、素子分離部２３Ｄが形成されている。素子分離部２３Ｄは、平面視において２つの矩形の領域（第１部分２３Ｄａ、第２部分２３Ｄｂ）を有している。第１部分２３Ｄａ及び第２部分２３Ｄｂは、一方向（例えば、図６の左右方向）に並んで配置されている。第１部分２３Ｄａは、光電変換部ＰＤを囲むように配置されている。第２部分２３Ｄｂは、第１部分２３Ｄａより小さく、第１部分２３Ｄａの一辺に接続されている。
【００６２】
転送部ＭＴＲＤの転送ゲート部ＧＤは、直線部ＧＤａと、突出部ＧＤｂ及びＧＤｃとを有している。直線部ＧＤａは、ゲート幅方向（図６の上下方向）に沿って形成されている。直線部ＧＤａは、素子分離部２３Ｄの内側に配置されている。直線部ＧＤａは、第１部分２３Ｄａと第２部分２３Ｄｂとの接続部分に重ならないように、例えばこの接続部分よりも光電変換部ＰＤ側に配置されている。転送ゲート部Ｇの幅方向の寸法（直線部ＧＤａの幅方向の寸法）は、第２部分２３Ｄｂの寸法よりも大きくなっている。したがって、直線部ＧＤａは、転送ゲート部Ｇの幅方向の両端が第２部分２３Ｄｂからはみ出すように配置されている。
【００６３】
突出部ＧＤｂは、直線部ＧＤａのゲート幅方向の一端（例えば、図６の上側端部）に配置されている。突出部ＧＤｂは、直線部ＧＤａに対して転送ゲート部ＧＤから離れる方向に突出するように形成されている。突出部ＧＤｂは、素子分離部２３Ｄの内側から外側に跨るように形成されている。
【００６４】
突出部ＧＤｃは、直線部ＧＤａのゲート幅方向の他端（例えば、図６の下側端部）に配置されている。突出部ＧＤｃは、直線部ＧＤａに対して転送ゲート部ＧＤから離れる方向に突出している。突出部ＧＤｃは、素子分離部２３Ｄの内側から外側に跨っている。直線部ＧＤａと突出部ＧＤｂ及びＧＤｃとにより、転送ゲート部ＧＤのうちドレインＤＤ側（光電変換部ＰＤと反対側）に平面視で凹部ＧＤｄが形成されている。
【００６５】
電荷電圧変換部ＦＤＤは、転送ゲート部ＧＤと、第１部分２３Ｄａの一部と、第２部分２３Ｄｂとで囲まれた領域に形成されている。本実施形態では、電荷電圧変換部ＦＤＤのうち、転送部ＭＴＲＤに接続される第１領域ＦＤＤｓの幅（ゲート幅方向の寸法）は、凹部ＧＤｄの幅（突出部ＧＤｂとＧＤｃとの間隔）によって設定される。第２領域ＦＤＤｔは、第２部分２３Ｄによって設定される。凹部ＧＤｄの幅は、第２部分２３Ｄの幅より大きく設定される。従って、電荷電圧変換部ＦＤＤは、第１領域ＦＤＤｓより幅が小さい第２領域ＦＤＤｔを有している。
【００６６】
このように、本実施形態によれば、第１実施形態と同様に、電荷電圧変換部ＦＤＤの容量を増大させずに光電変換部ＰＤから電荷電圧変換部ＦＤＤへの電荷転送時間を短縮することができる。また、電荷電圧変換部ＦＤＤの容量を小さくするため、Ｓ／Ｎの高い画像を得ることができる。また、転送ゲート部ＧＤをマスクとして素子分離部２３Ｄに不純物を打ち込むことにより、幅が大きな第１領域ＦＤＤｓと、幅が小さな第２領域ＦＤＤｔを持つ電荷電圧変換部ＦＤＤを容易に形成できる。また、本実施形態では、素子分離部２３Ｄが２つの第１部分２３Ｄａ及び第２部分２３Ｄｂでよいので、第１実施形態と比較して素子分離部２３Ｄの形状を簡略化できる。
【００６７】
＜第３実施形態＞
第３実施形態について図面を参酌して説明する。以下の説明において、上記した実施形態と同一または同等の構成部分については同一符号を付けて説明を省略または簡略化する。上記した第１及び第２実施形態においては、画素ＰＸ毎に増幅部ＭＡＭ、選択部ＭＳＥ、リセット部ＭＲＥが設けられた構成を例に挙げて説明したが、これに限定するものではなく、この３つのトランジスタを複数の画素ＰＸで共有する構成であってもよい。
【００６８】
図７は、第３実施形態に係る撮像素子２００の画素レイアウトの一例を示す図である。図７では、縦２画素×横２画素分の領域を示している。また、図７では、図を見やすくするために、増幅部ＭＡＭ、リセット部ＭＲＳのドレインに接続される電源ＶＤＤの配線の記載を省略している。
【００６９】
図７に示すように、撮像素子２００の画素領域２１０には、画素ＰＸａ、ＰＸｂが形成されている。画素ＰＸａ、ＰＸｂは、増幅部ＭＡＭ、選択部ＭＳＥ及びリセット部ＭＲＥを互いに共有する。画素ＰＸａと画素ＰＸｂとは、例えば列方向（図７の縦方向）に隣接して配置されている。選択部ＭＳＥ、増幅部ＭＡＭおよびリセット部ＭＲＳは、例えば、画素ＰＸａの光電変換部ＰＤａと画素ＰＸｂの光電変換部ＰＤｂとの間に配置されている。また、選択部ＭＳＥ、増幅部ＭＡＭおよびリセット部ＭＲＳは、行方向（図７の横方向）に並んでいる。なお、第３実施形態では、選択部ＭＳＥ、増幅部ＭＡＭ及びリセット部ＭＲＳは、図１（ｂ）に示した選択部ＭＳＥ、増幅部ＭＡＭ及びリセット部ＭＲＳと逆の順序で行方向に並んでいる。
【００７０】
画素ＰＸａの転送部ＭＴＲａのドレインは、コンタクト領域１６ａを介して配線ＣＬａに接続されている。画素ＰＸｂの転送部ＭＴＲｂのドレインは、コンタクト領域１６ｂを介して配線ＣＬｂに接続されている。配線ＣＬａ及び配線ＣＬｂは、同一のコンタクト領域１８ｃを介して選択部ＭＳＥのソースに接続されている。また、配線ＣＬａは、配線ＣＬｃ及びコンタクト領域１７ｃを介して増幅部ＭＡＭのゲートに接続されている。したがって、配線ＣＬａ、ＣＬｂ、ＣＬｃにより、転送部ＭＴＲａのドレイン、転送部ＭＴＲｂのドレイン、増幅部ＭＡＭのゲート、及びリセット部ＭＲＳのソースが互いに接続されている。これにより、２つの電荷電圧変換部ＦＤは、画素ＰＸａ、ＰＸｂで共用される。
【００７１】
選択信号線ＳＥＬは、コンタクト領域１３ｃを介して選択部ＭＳＥのゲートに接続されている。リセット信号線ＲＳＴは、コンタクト領域１４ｃを介してリセット部ＭＲＳのゲートに接続されている。画素ＰＸａ、ＰＸｂに対応する転送信号線ＴＸは、列方向に伸びる分岐配線ＴＸｍ及びコンタクト領域１５ａ、１５ｂを介して、転送部ＭＴＲａ、ＭＴＲｂのそれぞれのゲートに接続されている。
【００７２】
垂直信号線ＶＬは、コンタクト領域１９ｃを介して、選択部ＭＳＥのソースに接続されている。また、接地電圧線ＧＮＤは、コンタクト領域２１ａ、２１ｂを介して画素ＰＸａ、ＰＸｂに接続されている。また、図示を省略するが、電源ＶＤＤからの配線は、コンタクト領域２２ｃを介して、増幅部ＭＡＭのドレイン及びリセット部ＭＲＳのドレインに接続されている。
【００７３】
このように、第３実施形態では、２つの画素ＰＸａ、ＰＸｂによって３つのトランジスタを共有する構成であるため、１画素あたりのトランジスタ数は２．５個となる。したがって、第１実施形態に比べて撮像素子２００全体のトランジスタ数を低減させることが可能となる。また、この構成では、電荷電圧変換部ＦＤが２つの画素ＰＸａ、ＰＸｂによって共有されることになる。これにより、各電荷電圧変換部ＦＤの容量（平面視での面積）を小さくできるため、１画素あたりに占める電荷電圧変換部ＦＤの面積を小さくできる。例えば、１つの電荷電圧変換部ＦＤは、第１実施形態の電荷電圧変換部ＦＤの容量に対して１／２の容量に設定することが可能である。
【００７４】
また、この第３実施形態では、２つの画素ＰＸａ、ＰＸｂについて、電荷電圧変換部ＦＤを接続しているが、３つ以上の画素について、電荷電圧変換部ＦＤを接続してもよい。例えば、３つ以上の画素について、電荷電圧変換部ＦＤを接続する場合、１画素あたりのトランジスタ数は１．７５個となる。また、この第３実施形態では、列方向の２つの画素ＰＸａ、ＰＸｂについて、電荷電圧変換部ＦＤを接続しているが、行方向の２つの画素について、電荷電圧変換部ＦＤを接続してもよい。
【００７５】
＜第４実施形態＞
第４実施形態について図面を参酌して説明する。図８（ａ）は、第４実施形態に係る撮像素子に用いられる画素ＰＸＥａ、ＰＸＥｂの一例を示す図である。図８（ｂ）は、図８（ａ）におけるＢ−Ｂ断面に沿った構成を示す図である。以下の説明において、第３実施形態と同一または同等の構成部分については同一符号を付けて説明を省略または簡略化する。なお、図８（ａ）では、画素ＰＸＥａ、ＰＸＥｂを示し、他の構成については、図７に示す撮像素子２００と同様の構成が用いられる。
【００７６】
図８（ａ）に示すように、２つの画素ＰＸＥａ、ＰＸＥｂは、１つの電荷電圧変換部ＦＤＥを共用している。これら、画素ＰＸＥａの光電変換部ＰＤａと、電荷電圧変換部ＦＤＥと、画素ＰＸｂの光電変換部ＰＤｂとが１つの素子分離部２２３によって形成されている。この構成では、画素ＰＸＥａの転送部ＭＴＲａと、画素ＰＸＥｂの転送部ＭＴＲｂとが、電荷電圧変換部ＦＤＥを挟んで対向するように配置される。転送部ＭＴＲａ、ＭＴＲｂの転送ゲート部Ｇａ、Ｇｂは、それぞれ転送信号線ＴＸ（図７参照）に接続される。
【００７７】
電荷電圧変換部ＦＤＥは、第一基端部（第１領域）ＦＤＥａ、第二基端部（第１領域）ＦＤＥｂ及び接続部（第２領域）ＦＤＥｃを有している。第一基端部ＦＤＥａは、転送部ＭＴＲａに接続される。第二基端部ＦＤＥｂは、転送部ＭＴＲｂに接続される。接続部ＦＤＥｃは、この第一基端部ＦＤＥａと第二基端部ＦＤＥｂとの間に配置される。第一基端部ＦＤＥａの幅（ゲート幅方向の寸法：図８の横方向）及び第二基端部ＦＤＥｂの幅は、互いに等しくなっている。また、接続部ＦＤＥｃの幅は、第一基端部ＦＤＥａ及び第二基端部ＦＤＥｂの幅よりも小さくなっている。
【００７８】
電荷電圧変換部ＦＤＥは、転送部ＭＴＲａ、ＭＴＲｂに接続する第一基端部ＦＤＥａ、第二基端部ＦＤＥｂの幅よりも、転送ゲート部Ｇａ、Ｇｂから離れた接続部ＦＤＥｃの幅が小さい。このように、本実施形態は、２つの画素ＰＸＥａ、ＰＸＥｂにおいて、電荷電圧変換部の第２領域（図３のＦＤｓ）に相当する部分が共有された構成となっている。
【００７９】
電荷電圧変換部ＦＤＥの接続部ＦＤＥｃにはコンタクト領域１６ｃが配置されている。コンタクト領域１６ｃは、例えば配線ＣＬｄ等を介して、コンタクト領域１７ｃ（増幅部ＭＡＭのゲート）及びコンタクト領域１８ｃ（リセット部ＭＲＥのソース）に接続されている。
【００８０】
転送部ＭＴＲａ、ＭＴＲｂは、ドレイン側が向き合った状態で配置されている。転送部ＭＴＲａの転送ゲート部Ｇａ及び転送部ＭＴＲｂの転送ゲート部Ｇｂは、互いに平行に配置されている。また、図８（ｂ）に示すように、電荷電圧変換部ＦＤＥは、転送ゲート部Ｇａの直下と転送ゲート部Ｇｂの直下との間に形成される。光電変換部ＰＤａ、ＰＤｂは、電荷電圧変換部ＦＤＥを挟んで対称に形成されている。光電変換部ＰＤａ、ＰＤｂは、それぞれ転送部ＭＴＲａ、ＭＴＲｂのソースＳａ、Ｓｂに接続されている。
【００８１】
このように、第４実施形態によれば、各画素ＰＸＥａ、ＰＸＥｂにおいて、電荷電圧変換部ＦＤＥのうち転送部ＭＴＲａ、ＭＴＲｂに接続する第一基端部ＦＤＥａ、第二基端部ＦＤＥｂの幅よりも、転送ゲート部Ｇａ、Ｇｂから離れた接続部ＦＤＥｃの幅が小さいので、第１実施形態等と同様に、電荷電圧変換部ＦＤＥの容量を増大させずに光電変換部ＰＤから電荷電圧変換部ＦＤＥへの電荷転送時間を短縮することができる。また、電荷電圧変換部ＦＤＥの容量を小さくするため、Ｓ／Ｎの高い画像を得ることができる。
【００８２】
また、２つの画素ＰＸＥａ、ＰＸＥｂが１つの電荷電圧変換部ＦＤＥを共用するため、画素ごとに電荷電圧変換部を形成する必要がない。これにより、第３実施形態と同様に、１画素あたりに占める電荷電圧変換部ＦＤの容量を小さくできる。また、１つの電荷電圧変換部ＦＤＥを共有するため、第３実施形態のように電荷電圧変換部同士を接続する配線を省略することができる。なお、第４実施形態では、２つの画素ＰＸＥａ、ＰＸＥｂで１つの電荷電圧変換部ＦＤＥを共用するが、これに限定されない。例えば、３つ以上の画素で１つの電荷電圧変換部ＦＤＥを共用してもよい。
【００８３】
＜変形例＞
撮像素子に用いられる画素の変形例について図面を参酌して説明する。以下の説明において、上記した実施形態と同一または同等の構成部分については同一符号を付けて説明を省略または簡略化する。また、以下に説明する変形例では、第４実施形態と同様に、画素について示し、他の構成については、図７に示す撮像素子２００と同様の構成が用いられる。
【００８４】
図９（ａ）は、変形例に係る画素ＰＸＦａ、ＰＸＦｂのレイアウトの一例を示す図である。図９（ａ）に示すように、２つの画素ＰＸＦａ、ＰＸＦｂは１つの電荷電圧変換部ＦＤＦを共用している。この電荷電圧変換部ＦＤＦは、第一基端部（第１領域）ＦＤＦａの幅（ゲート幅方向の寸法：図９（ａ）の横方向）が転送部ＭＴＲａ側から転送部ＭＴＲｂ側へ向けて徐々に小さくなっている。また、電荷電圧変換部ＦＤＦは、第二基端部（第１領域）ＦＤＦｂの幅が転送とトランジスタＭＴＲｂ側から転送部ＭＴＲａ側へ向けて徐々に小さくなっている。これら、画素ＰＸＦａの光電変換部ＰＤａと、電荷電圧変換部ＦＤＦと、画素ＰＸＦｂの光電変換部ＰＤｂとが１つの素子分離部２２３Ｆによって形成されている。
【００８５】
電荷電圧変換部ＦＤＦは、第一基端部ＦＤＦａの先端（転送ゲート部Ｇａから離れる方向の端部）と第二基端部ＦＤＦｂの先端（転送ゲート部Ｇｂから離れる方向の端部）とが接続部（第２領域）ＦＤＦｃにおいて接続されている。接続部ＦＤＦｃの幅は、第一基端部ＦＤＦａ及び第二基端部ＦＤＦｂの幅よりも小さくなっている。
【００８６】
このように、電荷電圧変換部ＦＤＦは、転送部ＭＴＲａ、ＭＴＲｂに接続される第一基端部ＦＤＦａ、ＦＤＦｂの幅よりも、転送ゲート部Ｇａ、Ｇｂから離れた接続部ＦＤＦｃの幅が小さくなるように形成されている。このような構成であっても、第４実施形態と同様の効果を得ることができる。
【００８７】
図９（ｂ）は、変形例に係る画素ＰＸＧａ、ＰＸＧｂのレイアウトの一例を示す図である。図９（ｂ）に示すように、２つの画素ＰＸＧａ、ＰＸＧｂは１つの電荷電圧変換部ＦＤＧを共用している。また、２つの画素ＰＸＧａ、ＰＸＧｂに用いられる転送部ＭＴＲＧａ、ＭＴＲＧｂとしては、図６に示す転送部ＭＴＲＤの転送ゲート部ＧＤと同様の構成が適用される。従って、画素ＰＸＧａは、転送ゲート部ＧＧａを持つ転送部ＭＴＲＧａが用いられ、画素ＰＸＧｂは、転送ゲート部ＧＧｂを持つ転送部ＭＴＲＧｂが用いられる。
【００８８】
電荷電圧変換部ＦＤＧは、第一基端部（第１領域）ＦＤＧａと、第二基端部ＦＤＧｂ（第１領域）と、接続部（第２領域）ＦＤＧｃとを有している。第一基端部ＦＤＧａは、転送ゲート部ＧＧａによって幅（ゲート幅方向の寸法：図９（ｂ）の横方向）が設定されている。第二基端部ＦＤＧｂは、転送ゲート部ＧＧｂによって幅が設定されている。第一基端部ＦＤＧａの幅と第二基端部ＦＤＧｂの幅とは、等しくなっている。接続部ＦＤＧｃは、第一基端部ＦＤＧａから第二基端部ＦＤＧｂにかけて均一な幅となるように形成されている。接続部ＦＤＧｃの幅は、第一基端部ＦＤＧａ及び第二基端部ＦＤＧｂの幅よりも小さくなっている。これら、画素ＰＸＧａの光電変換部ＰＤａと、電荷電圧変換部ＦＤＧと、画素ＰＸＧｂの光電変換部ＰＤｂとが１つの素子分離部２２３Ｇによって形成されている。
【００８９】
このように、電荷電圧変換部ＦＤＧは、転送部ＭＴＲＧａ、ＭＴＲＧｂに接続される第一基端部ＦＤＧａ、ＦＤＧｂの幅よりも、転送ゲート部ＧＧａ、ＧＧｂから離れた接続部ＦＤＧｃの幅が小さくなるように形成されている。このような構成であっても、第４実施形態と同様の効果を得ることができる。
【００９０】
また、図９（ａ）及び（ｂ）に示す変形例では、２つの画素ＰＸＦａ、ＰＸＦｂ等で１つの電荷電圧変換部ＦＤＦ等を共用しているが、これに限定されない。例えば、３つ以上の画素で１つの電荷電圧変換部ＦＤＦ、ＦＤＧを共用してもよい。
【００９１】
＜第５実施形態＞
第５実施形態について図面を参酌して説明する。図１０は、第５実施形態に係る撮像素子に用いられる画素ＰＸＨの一例を示す図である。以下の説明において、上記した実施形態と同一または同等の構成部分については同一符号を付けて説明を省略または簡略化する。なお、図１０では、画素ＰＸＨの断面を示しており、第１実施形態を説明した図２（ｂ）に相当する。また、図１０では、画素ＰＸＨの断面を示し、他の構成については、上記した撮像素子１００、２００と同様の構成が用いられる。
【００９２】
上記した電荷電圧変換部ＦＤ等では、転送部ＭＴＲ等から離れた第２領域の幅が、転送部ＭＴＲ等に接続する部分を含む第１領域に対して小さくなっている構成を例に挙げて説明したが、これに限定するものではない。図１０に示す電荷電圧変換部ＦＤＨのように、転送部ＭＴＲから離れた第２領域ＦＤＨｔの深さＤｔが、転送部ＭＴＲに接続する第１領域ＦＤＨｓの深さＤｓに対して小さい構成であってもよい。このような構成は、例えば、第１領域ＦＤＨｓにおいてＮ型不純物のイオン注入を行う際にイオンの加速電圧を上げて、表面近くにイオン注入を行う場合に比べて大きなエネルギーでイオン注入を行うことにより、深い部分までＮ型拡散層を形成することが可能である。なお、図示しないが、平面視において、電荷電圧変換部ＦＤＨの第１領域ＦＤＨｓの幅は、第２領域ＦＤＨｔの幅と同一となっている。
【００９３】
このように、第５実施形態によれば、第１領域ＦＤＨｓが転送ゲート部Ｇの下に形成されたチャネルに対して広い面積で接続するので、電荷の転送速度を向上できる。また、第２領域ＦＤＨｔは、第１領域ＦＤＨｓに対して浅いため、電荷電圧変換部ＦＤＨ全体としての容量を小さくすることができる。これにより、電荷電圧変換部ＦＤＨの容量を増大させずに光電変換部ＰＤから電荷電圧変換部ＦＤＨへの電荷転送時間を短縮することができる。また、電荷電圧変換部ＦＤＨの容量を小さくするため、Ｓ／Ｎの高い画像を得ることができる。
【００９４】
なお、第１領域ＦＤＨｓの深さＤｓや、深さＤｓとＤｔとの比は任意に設定可能である。例えば、深さＤｓは、深さＤｔの２倍以上に設定されてもよい。また、第１領域ＦＤＨｓの深さＤｓは、図１０に示すように、光電変換部ＰＤの底面と同一に設定されてもよい。また、図１０に示す電荷電圧変換部ＦＤＨでは、第１領域ＦＤＨｓの深さＤｓが幅方向（ゲート幅方向の寸法：図１０の紙面奥行き方向）にわたって同一に設定されているが、これに代えて、第１領域ＦＤＨｓの一部を深さＤｓに設定したものでもよい。
【００９５】
＜撮像素子の製造方法＞
次に、実施形態に係る撮像素子の製造方法の一例について説明する。以下は、上記した撮像素子１００の製造方法について説明する。本実施形態では、Ｎ型の半導体基板にＰウェル領域を形成するＰｗｅｌｌプロセスについて説明する。なお、説明を省略するが、Ｐ型の半導体基板にＮウェル領域を形成するＮｗｅｌｌプロセスにおいても、同様である。図１１では、転送部ＭＴＲ、増幅部ＭＡＭ、選択部ＭＳＥ、及びリセット部ＭＲＳとしてトランジスタが形成される一例を示している。
【００９６】
まず、Ｎ型基板ＳＵＢを準備する。このＮ型基板ＳＵＢとしては、例えばＮ型シリコン基板などを用いることができる。次に、このＮ型基板ＳＵＢ上に素子分離部２３を形成する（ステップＳ０１）。素子分離部２３を形成する場合、ＬＯＣＯＳ法やＳＴＩ法などのプロセスを用いることができる。以下、ＳＴＩ法によって素子分離部２３を形成する場合を例に挙げて説明するが、ＬＯＣＯＳ法を用いてもよい。
【００９７】
例えば、Ｎ型基板ＳＵＢ上にＳｉ２Ｎ４／ＳｉＯ２薄膜を形成し、素子分離部２３の平面形状に応じてパターニングする。このとき、Ｓｉ２Ｎ４／ＳｉＯ２薄膜が図２（ａ）に示した第１部分２３ａ〜第３部分２３ｃに対応する形状となるようにパターニングする。その後、Ｎ型基板ＳＵＢ上に残ったＳｉ２Ｎ４／ＳｉＯ２薄膜をマスクとしてＮ型基板ＳＵＢの表面をドライエッチングする。このドライエッチングにより、Ｎ型基板ＳＵＢの表面に溝が形成される。次に、Ｓｉ２Ｎ４／ＳｉＯ２薄膜及び溝を覆うようにＳｉＯ２薄膜を形成してＣＭＰ法によって平坦化した後、Ｓｉ２Ｎ４／ＳｉＯ２薄膜をエッチングする。これにより、Ｎ型基板ＳＵＢの表面の溝内にＳｉＯ２薄膜（フィールド酸化膜：ＦＯＸ）が形成される。この結果、フィールド酸化膜ＦＯＸで囲まれるように素子分離部２３が形成される。この素子分離部２３は、上記のように第１部分２３ａから第３部分２３ｃにかけて段階的に寸法が小さくなるように形成される。
【００９８】
次に、素子分離部２３内にＰウェル領域２３ｐを形成する（ステップＳ０２）。この場合、素子分離部２３のうちＰウェル領域２３ｐを形成しようとする領域以外をフォトレジストでマスクし、マスクされていない領域にＰ型不純物（例えばボロンなど）をイオン注入する。イオン注入の後、フォトレジストを除去し、１０００℃程度の温度で加熱する。この加熱により、Ｐ型不純物がＮ型基板ＳＵＢの内部に拡散され、Ｐウェル領域２３ｐが形成される。
【００９９】
次に、転送部ＭＴＲのゲート絶縁膜２３ｇ及び転送ゲート部Ｇが形成される（ステップＳ０３）。この場合、Ｎ型基板ＳＵＢを酸素雰囲気下で加熱し、シリコンの表面にＳｉＯ２膜を成長させて、ゲート絶縁膜２３ｇを形成する。その後、ゲート絶縁膜２３ｇ上にポリシリコン薄膜を堆積させた後にパターニングして転送ゲート部Ｇを形成する。転送ゲート部Ｇは、第１部分２３ａと第２部分２３ｂとの境界部分を跨ぐ位置に形成される。なお、画素ＰＸに設けられる他のトランジスタ（増幅部ＭＡＭ、選択部ＭＳＥ、リセット部ＭＲＥ）についても同一プロセスで形成される。
【０１００】
次に、光電変換部ＰＤを形成する（ステップＳ０４）。光電変換部ＰＤとして、例えばフォトダイオードが形成される。この場合、Ｐウェル領域２３ｐのうち光電変換部ＰＤを形成しようとする領域以外をフォトレジストでマスクし、マスクされていない領域にＮ型不純物（例えばリンや砒素など）をイオン注入する。このとき、イオン注入のエネルギーを大きくすることにより、Ｐウェル領域２３ｐの深い部分にＮ型拡散領域を形成することができる。これにより、Ｐウェル領域２３ｐの内部に光電変換部ＰＤが形成される。
【０１０１】
次に、転送部ＭＴＲのソースＳ及びドレインＤと、電荷電圧変換部ＦＤが形成される（ステップＳ０５）。この場合、転送ゲート部Ｇのゲート長方向の両側にＮ型不純物（例えばリンや砒素など）をイオン注入する。このとき、イオン注入のエネルギーは、光電変換部ＰＤを形成する場合に比べて小さくし、Ｐウェル領域２３ｐの表面近くにＮ型拡散領域を形成する。これにより、転送部ＭＴＲのソースＳ及びドレインＤが形成されるとともに、ドレインＤに接続される電荷電圧変換部ＦＤが形成される。電荷電圧変換部ＦＤは、転送ゲート部Ｇの一部をマスクとして、素子分離部２３内に形成される。素子分離部２３の外側にはＮ型拡散層が形成されないため、フォトレジスト等のマスクを設けることなく電荷電圧変換部ＦＤを形成できる。このように、素子分離部２３を用いて電荷電圧変換部ＦＤが形成される。
【０１０２】
本実施形態では、素子分離部２３は、第１部分２３ａ〜第３部分２３ｃを含むように形成されているため、電荷電圧変換部ＦＤは、第１部分２３ａ〜第３部分２３ｃの輪郭線に沿った形状に形成される。この結果、転送ゲート部Ｇから離れた部分の幅がドレインＤに接続される部分の幅よりも小さい形状の電荷電圧変換部ＦＤが形成される。なお、本実施形態では、転送ゲート部ＧをマスクとしてＮ型不純物のイオン注入を行う態様を説明したが、これに限定するものではなく、フォトレジスト等のマスクを形成してイオン注入を行ってもよい。
【０１０３】
ステップＳ０５に続いて、各トランジスタや電荷電圧変換部ＦＤに配線が形成され撮像素子１００が完成する。なお、上記した撮像素子２００または変形例の製造方法についても、ほぼ同様である。また、上記した第２実施形態において、転送部ＭＴＲＤ及び電荷電圧変換部ＦＤＤ（図６参照）を形成する場合、電荷電圧変換部ＦＤＤの第１領域ＦＤＤａの幅が転送ゲート部ＧＤによって設定される。このため、素子分離部２３Ｄの形状を簡略化することができる。
【０１０４】
＜電子機器＞
次に、実施形態に係る電子機器の一例について説明する。図１２は、上記した撮像素子１００（又は撮像素子２００やこれらの変形例）を用いて構成された撮像装置３００の一例を示している。撮像装置３００は、例えば、デジタルカメラであり、撮像素子１００、撮影レンズ１１０、メモリ１２０、制御部１３０、記憶媒体１４０、モニタ１５０及び操作部１６０を有している。
【０１０５】
撮影レンズ１１０は、被写体の像を撮像素子１００の受光面に結像する。メモリ（記録部）１２０は、例えば、ＤＲＡＭ（Dynamic RAM）やＳＲＡＭ（Static RAM）等で形成された内蔵メモリであり、撮像素子１００により撮影された画像（静止画または動画）の画像データ等を一時的に記録する。制御部１３０は、例えばＣＰＵ（Central Processing Unit）を含んで構成され、メモリ１２０等に格納されたプログラムに基づいて、撮像素子１００や撮影レンズ１１０等の動作を制御する。制御部１３０は、例えば、オートフォーカス制御、絞り制御、撮像素子１００への露光制御及び画像データの記録等を指示する。なお、撮像素子１００への露光制御には、例えば、メカニカルシャッタ（図示せず）の開閉の制御等も含まれる。
【０１０６】
制御部１３０は、タイミングジェネレータを備える。タイミングジェネレータは、例えば図１に示した垂直走査回路２０及び水平走査回路３０に対して駆動クロック等を供給する。なお、タイミングジェネレータは、撮像素子１００内に設けられてもよい。記憶媒体（記録部）１４０は、例えば電子機器３００から取り外し可能なＳＤカード等が用いられ、撮影された画像の画像データ等を保存する。なお、記録部は、上記したメモリ１２０や記憶媒体１４０以外を含んで構成されてもよい。
【０１０７】
モニタ１５０は、例えば、液晶ディスプレイであり、撮影された画像、メモリ１２０に記憶された画像、記憶媒体１４０に記憶された画像及びメニュー画面等を表示する。操作部１６０は、レリーズボタンやモニタ１５０に形成されたタッチパネルが用いられ、撮像装置３００を動作させるために、ユーザにより操作される。
【０１０８】
このように、電子機器３００によれば、上記した撮像素子１００を備えるため、画像信号の読み取り時間を短縮化しつつ、Ｓ／Ｎ比の高い画像を取得することができる。なお、電子機器３００は、他の携帯端末等との通信装置を備えてもよい。この場合、画像データを他の携帯端末に送信し、この携帯端末において画像を表示させてもよい。従って、電子機器３００は、モニタ１５０を備えなくてもよい。
【０１０９】
以上、実施形態及び変形例について説明したが、本発明の技術範囲は上記説明に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。上記した実施形態及び変形例を組み合わせたものでもよい。例えば、第１実施形態に示すように電荷電圧変換部ＦＤの第１領域ＦＤｓの幅が第２領域ＦＤｔより大きい構成に加えて、第５実施形態に示すように第１領域ＦＤＨｓの深さＤｓが第２領域ＦＤｔの深さＤｔより深くなるように構成してもよい。
【０１１０】
また、上記した各電荷電圧変換部において、転送部のドレインに接続する第１領域の不純物濃度を、第２領域の不純物濃度よりも高くしてもよい。これにより、電荷の転送速度を向上できる。また、第１領域の不純物濃度を高くすることにより、不純物がゲートの下方まで拡散する。これにより、チャネル長を短くすることができ、電荷を効率よく転送できる。
【０１１１】
また、上記した電子機器３００では、メカニカルシャッタにより光電変換部ＰＤの露光が制御される例について説明したが、これに限定されるものではない。例えば、光電変換部ＰＤの露光は、グローバル電子シャッター等により制御されてもよい。この場合にも、上記した電子機器３００と同様の効果を得ることができる。
【０１１２】
また、上記した実施形態及び変形例では、撮像素子として裏面照射型が適用されてもよい。さらに、一部又は全部のトランジスタや配線が、光電変換部ＰＤが形成された基板と異なる基板に形成され、これら基板が積層された積層型の撮像素子であってもよい。
【符号の説明】
【０１１３】
ＰＤ…光電変換部  ＦＤ…電荷電圧変換部  ＭＴＲ…転送部  Ｇ…転送ゲート部  ＧＤｄ…凹部  ＳＵＢ…Ｎ型基板  ＦＤｓ…第１領域  ＦＤｔ…第２領域  ＰＸ…画素  ２３…素子分離部  １００、２００…撮像素子  ３００…撮像装置（電子機器）
【図１】
2018101809.tif 000003
【図２】
2018101809.tif 000004
【図３】
2018101809.tif 000005
【図４】
2018101809.tif 000006
【図５】
2018101809.tif 000007
【図６】
2018101809.tif 000008
【図７】
2018101809.tif 000009
【図８】
2018101809.tif 000010
【図９】
2018101809.tif 000011
【図１０】
2018101809.tif 000012
【図１１】
2018101809.tif 000013
【図１２】
2018101809.tif 000014