(57)【要約】【課題】半導体装置の製造効率を向上させる。【解決手段】  半導体装置に搭載された半導体チップと電気的に接続された外部端子と、テスト回路に接続されたプローブピンＰＡ１の先端部ＰＡｃ１と、を接触させることで、前記半導体チップと前記テスト回路とを電気的に接続し、電気的試験を行う工程を含んでいる。プローブピンＰＡ１は、先端部ＰＡｃ１が、基材ＰＡｓ１と、基材ＰＡｓ１上に形成されたニッケル膜ＰＡｂ１と、ニッケル膜ＰＡｂ１上に形成され、銀からなる導電膜ＰＡｍ１と、により構成され、導電膜ＰＡｍ１は、ニッケル膜ＰＡｂ１よりも厚い。【選択図】図１０
2018197702.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体チップを備え、かつ前記半導体チップの主面に形成された半導体集積回路に電気的に接続された外部端子が設けられた半導体装置を準備する工程と、
（ｂ）前記外部端子とテスト端子の接触領域とを接触させて前記半導体集積回路の電気的特性を試験する工程と、
を有し、
前記テスト端子の前記接触領域は、基材と、前記基材上に形成されたニッケル膜と、前記ニッケル膜上に形成され、銀からなる導電膜と、を備え、
前記導電膜は、前記ニッケル膜よりも厚い、半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記導電膜は、ビッカース硬さが１７０ＨＶ以上の銀からなる、半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記導電膜は、ダイヤモンドのナノ粒子を含有する銀からなる、半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記ナノ粒子の一次粒子の粒径は、５ｎｍ以下である、半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、
前記導電膜は、前記ニッケル膜上に形成された第１導電膜と、前記第１導電膜上に形成された第２導電膜と、からなり、
前記第２導電膜は、ダイヤモンドのナノ粒子を含有する銀からなる、半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記第１導電膜は、ビッカース硬さが１７０ＨＶ以上の銀からなる、半導体装置の製造方法。
【請求項７】
請求項５記載の半導体装置の製造方法において、
前記ナノ粒子の一次粒子の粒径は、５ｎｍ以下である、半導体装置の製造方法。
【請求項８】
請求項５記載の半導体装置の製造方法において、
前記第２導電膜は、前記第１導電膜よりも薄い、半導体装置の製造方法。
【請求項９】
請求項１記載の半導体装置の製造方法において、
前記基材は、銅を含有する材料からなる、半導体装置の製造方法。
【請求項１０】
請求項１記載の半導体装置の製造方法において、
前記基材は、ベリリウム銅からなる、半導体装置の製造方法。
【請求項１１】
請求項１記載の半導体装置の製造方法において、
前記基材は、工具炭素鋼材からなる、半導体装置の製造方法。
【請求項１２】
請求項１記載の半導体装置の製造方法において、
前記外部端子は、はんだボールである、半導体装置の製造方法。
【請求項１３】
請求項１記載の半導体装置の製造方法において、
前記外部端子は、はんだ膜で被覆されている、半導体装置の製造方法。
【請求項１４】
請求項１記載の半導体装置の製造方法において、
前記テスト端子は、プローブピンである、半導体装置の製造方法。
【請求項１５】
請求項１記載の半導体装置の製造方法において、
前記テスト端子は、板バネ構造のソケット端子である、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、半導体装置の外部端子にテスト用の端子を押し当てて電気的試験を行う工程に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開２０１１−２０２９７０号公報（特許文献１）には、先端部にメッキ皮膜からなる複数の粒状突起を有する、電子回路の通電試験に用いられるプローブ針が記載されている。
【０００３】
また、特開２００８−２４９４４９号公報（特許文献２）には、タングステンからなる母材の先端にダイヤモンド等の硬質粒子を金属メッキにより固着したプローブ針が記載されている。
【０００４】
また、特開２０１４−８１２３１号公報（特許文献３）には、先端の表面に、周期的に凹凸加工が施されたプローブピンが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−２０２９７０号公報
【特許文献２】特開２００８−２４９４４９号公報
【特許文献３】特開２０１４−８１２３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本願発明者は、電気的試験を行う工程を含む半導体装置の製造方法において、テスト用の端子の接触安定性および長寿命化を検討している。
【０００７】
上記半導体装置の製造方法において、半導体装置の製造効率の向上が望まれる。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態による半導体装置の製造方法は、半導体装置に含まれた半導体チップと電気的に接続された外部端子と、テスト回路に接続されたテスト端子の接触領域と、を接触させることで、前記半導体チップと前記テスト回路とを電気的に接続し、電気的試験を行う工程を含んでいる。また、前記テスト端子の前記接触領域は、基材と、前記基材上に形成されたニッケル膜と、前記ニッケル膜上に形成された銀からなる導電膜と、により構成され、前記導電膜は、前記ニッケル膜よりも厚い。
【発明の効果】
【００１０】
一実施の形態によれば、半導体装置の製造効率を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】本実施の形態の半導体装置の内部構造の概要を示す透視平面図である。
【図２】図１に示す半導体装置の裏面側を示す平面図である。
【図３】図１のＡ−Ａ線に沿った断面図である。
【図４】図１〜図３に示す半導体装置の製造工程を示すプロセスフロー図である。
【図５】本実施の形態の試験装置のソケットの概略斜視図である。
【図６】本実施の形態の半導体装置を取り付けた試験装置のソケットの一部を拡大して示す要部断面図である。
【図７】本実施の形態の試験装置のソケットに備わるプローブピンの構造を示す要部断面図である。
【図８】図７に示すプローブピンの先端部を拡大して示す斜視図である。
【図９】図７に対する変形例であるプローブピンの先端部を拡大して示す斜視図である。
【図１０】第１の実施の形態のプローブピンの先端部を拡大して示す断面図である。
【図１１】検討例１のプローブピンの先端部を拡大して示す断面図である。
【図１２】検討例２のプローブピンの先端部を拡大して示す断面図である。
【図１３】検討例３のプローブピンの先端部を拡大して示す断面図である。
【図１４】図１１に示す検討例１のプローブピンをはんだ膜に接触させた後の、プローブピンの先端部を拡大して示す断面図である。
【図１５】図１２に示す検討例２のプローブピンの先端部が平坦化された状態を示す拡大断面図である。
【図１６】第２の実施の形態のプローブピンの先端部を拡大して示す断面図である。
【図１７】検討例２、第１の実施の形態および第２の実施の形態のプローブピンにおいて、接触荷重を３５ｇｆとした際の接触回数と接触抵抗値との関係を示すグラフである。
【図１８】図１７に示すグラフの接触回数が０回（未接触）および３０万回のときの接触抵抗値をまとめたデータ図である。
【図１９】検討例２、第１の実施の形態および第２の実施の形態のプローブピンにおいて、接触荷重を１８ｇｆとした際の接触回数と接触抵抗値との関係を示すグラフである。
【図２０】図１９に示すグラフの接触回数が０回（未接触）および３０万回のときの接触抵抗値をまとめたデータ図である。
【図２１】第３の実施の形態のプローブピンの先端部を拡大して示す断面図である。
【図２２】変形例１の半導体装置の内部構造の概要を示す透視平面図である。
【図２３】図２２のＡ−Ａ線に沿った断面図である。
【図２４】図２２および図２３に示す半導体装置の製造工程を示すプロセスフロー図である。
【図２５】変形例１の半導体装置を取り付けた試験装置のソケットの一部を拡大して示す要部断面図である。
【図２６】変形例２の試験装置のソケットに備わるプローブピンの構造を示す要部断面図である。
【図２７】変形例３の試験装置のソケットに備わる端子の構成、および、その実施態様を示す断面図である。
【発明を実施するための形態】
【００１２】
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００１３】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
【００１４】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００１５】
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００１６】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【００１７】
（実施の形態）
＜半導体装置＞
図１は、半導体装置の内部構造の概要を示す透視平面図、図２は、図１に示す半導体装置の裏面側を示す平面図、図３は、図１のＡ−Ａ線に沿った断面図である。なお、図１は、半導体装置ＳＤ１の内部の平面的配置を示すため、封止体ＲＳを透視した状態で示している。
【００１８】
半導体装置ＳＤ１は、配線基板ＢＳの表面ＢＳａ上に搭載される半導体チップＣＰと、半導体チップＣＰおよび配線基板ＢＳを電気的に接続する複数のワイヤ（導電性部材）ＢＷと、半導体チップＣＰおよび複数のワイヤＢＷを封止する封止体ＲＳと、配線基板ＢＳの裏面ＢＳｂ側に形成され、かつ、半導体チップＣＰと電気的に接続される複数のはんだボールＳＢと、を有している。
【００１９】
はんだボールＳＢは、半導体装置ＳＤ１と半導体装置ＳＤ１を実装する実装基板（図示せず）とを電気的に接続するための外部端子である。はんだボールＳＢは、鉛（Ｐｂ）を実質的に含まない、いわゆる、鉛フリーはんだからなり、例えばスズ（Ｓｎ）のみ、スズ−ビスマス（Ｓｎ−Ｂｉ）、スズ−銅（Ｓｎ−Ｃｕ）、またはスズ−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）などである。ここで、鉛フリーはんだとは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨｓ（Restriction of Hazardous Substances）指令の基準として定められている。
【００２０】
図１〜図３に示す例では、半導体チップＣＰの裏面ＣＰｂを配線基板ＢＳの表面ＢＳａと対向させて実装する、いわゆるフェイスアップ実装方式により半導体チップＣＰを基材である配線基板ＢＳ上に搭載している。具体的には、半導体チップＣＰの表面ＣＰａ上に形成された複数のパッド電極ＰＤと、配線基板ＢＳの表面ＢＳａ側に露出するように、平面視において半導体チップＣＰの周囲に配置されたリードＬＤとを、複数のワイヤＢＷを介して電気的に接続する。
【００２１】
封止体ＲＳは、４つの辺を有する略四角形の平面形状を有し、封止体ＲＳの中央部分には、半導体チップＣＰが配置されている。封止体ＲＳは、配線基板ＢＳの表面ＢＳａ上において、半導体チップＣＰおよび複数のワイヤＢＷを封止し、ワイヤＢＷの変形を防止している。
【００２２】
また、配線基板ＢＳの表面ＢＳａの反対側に位置する裏面ＢＳｂには、複数のはんだボールＳＢが形成されている。はんだボールＳＢは、配線基板ＢＳに形成された配線ＣＬを介して、配線基板ＢＳの表面ＢＳａ側に形成されたリードＬＤと電気的に接続されている。すなわち、半導体チップＣＰの複数のパッド電極ＰＤは、複数のはんだボールＳＢと電気的に接続されている。これにより、半導体装置ＳＤ１を図示しない実装基板に実装する際には、はんだボールＳＢを実装基板の端子（図示は省略）に接合して電気的に接続する。すなわち、はんだボールＳＢは半導体装置ＳＤ１の外部端子（外部電極）となる。
【００２３】
また、図２に示すように、複数のはんだボールＳＢは、配線基板ＢＳの裏面ＢＳｂ側に行列状に配置されている。すなわち、半導体装置ＳＤ１は、複数のはんだボールＳＢが配線基板ＢＳの裏面（実装面）ＢＳｂ側に行列状に配置される、エリアアレイ型の半導体装置である。エリアアレイ型の半導体装置は、配線基板ＢＳの裏面ＢＳｂ側を外部端子の配置スペースとして有効に活用することができる。このため、エリアアレイ型の半導体装置は、例えば、ＱＦＰ（Quad Flat Package）やＱＦＮ（Quad Flat Non-leaded Package）など、半導体チップを搭載する基材としてリードフレームを用いた半導体装置と比較して、外部端子の数を増やす事ができる点で有利である。
【００２４】
なお、エリアアレイ型の半導体装置としては、図１〜図３に示すように、外部端子としてはんだボールＳＢが取り付けられたＢＧＡ（Ball Grid Array）型半導体装置の他、例えば、はんだなどの接合部材を取り付けるためのランド（外部端子）ＢＬＲが露出した、ＬＧＡ（Land Grid Array）型の半導体装置などもある。
【００２５】
＜半導体装置の製造工程＞
次に、図１〜図３に示す半導体装置ＳＤ１の製造工程について説明する。図４は、図１〜図３に示す半導体装置の組み立てフローを示す説明図である。
【００２６】
１．基材準備工程（Ｓ１１）
まず、図４に示す基材準備工程（Ｓ１１）では、配線基板（基材）を準備する。図示しないが、この配線基板（基材）の製品形成領域は、図１に示す配線基板ＢＳの１個分に相当し、この製品形成領域の周囲には、図４に示す個片化工程（Ｓ１６）にて配線基板（基材）を切断するための切断領域が設けられている。
【００２７】
２．半導体チップ搭載工程（Ｓ１２）
次に、図４に示す半導体チップ搭載工程（Ｓ１２）では、図１に示す配線基板ＢＳ上に接着剤ＤＢを介して半導体チップＣＰを搭載する。接着材ＤＢは、例えば、熱硬化性樹脂または熱硬化性樹脂に銀（Ａｇ）粒子を混合したものを用いる。搭載方式は、例えば半導体チップＣＰの裏面ＣＰｂ（図３参照）と配線基板ＢＳの表面ＢＳａとを対向させた状態で半導体チップＣＰを配線基板ＢＳの表面ＢＳａ上に搭載する、いわゆるフェイスアップ実装方式としている。
【００２８】
３．電気的接続工程（Ｓ１３）
次に、図４に示す電気的接続工程（Ｓ１３）では、図１に示すように、半導体チップＣＰの複数のパッド電極ＰＤと、配線基板ＢＳにおいて半導体チップＣＰの周囲に配置されたリードＬＤとをワイヤ（導電性部材）ＢＷを介して、それぞれ電気的に接続する。本工程では、例えば、超音波振動と熱圧着を併用してワイヤＢＷを接合するボールボンディング（ネイルヘッドボンディング）法によりワイヤＢＷを接続する。ワイヤＢＷの材料としては、例えば、金（Ａｕ）、銅（Ｃｕ）、およびこれらの合金が挙げられる。
【００２９】
４．封止工程（Ｓ１４）
次に、図４に示す封止工程（Ｓ１４）では、図３に示すように、封止体ＲＳを形成し、半導体チップＣＰおよび複数のワイヤＢＷを封止体ＲＳにより封止する。本工程では、例えば、金型内に樹脂を圧入した後硬化させる、いわゆるトランスファモールド方式により図３に示す封止体ＲＳを形成する。
【００３０】
５．ボールマウント工程（Ｓ１５）
次に、図４に示すボールマウント工程（Ｓ１５）では、図３に示す配線基板ＢＳの裏面ＢＳｂ側に形成された複数のランドＢＬＲのそれぞれに複数のはんだボール（はんだ材）ＳＢを搭載する。続いて、はんだボールＳＢを配置した配線基板ＢＳに熱処理（リフロー）を施し、はんだボールＳＢを溶融させてランドＢＬＲとそれぞれ接合する。具体的には、配線基板ＢＳをリフロー炉に配置して、はんだボールＳＢの融点よりも高い温度、例えば、２６０℃以上まで加熱する。以上が、ボールマウント工程（Ｓ１５）である。
【００３１】
６．個片化工程（Ｓ１６）
次に、図４に示す個片化工程（Ｓ１６）では、図３に示す配線基板ＢＳ（および封止体ＲＳ）を切断し、半導体チップＣＰを搭載した半導体装置ＳＤ１を個片化する。個片化方法は、例えば、ダイシングブレード（切断刃）を走らせて切断する方法を適用することができる。
【００３２】
なお、本工程で得られる複数の半導体装置ＳＤ１は、試験前の半完成品（組立体）の状態である。従って、本工程の後、外観試験工程および図４に示す電気的試験工程を行い、合格したものが、完成品の半導体装置ＳＤ１となる。
【００３３】
７．電気的試験工程（Ｓ１７）
次に、図４に示す電気的試験工程（Ｓ１７）では、半導体装置に電流を流して、回路中に断線がない事や所定の（許容範囲内の）電気的特性を備えている事を確認する試験を行う。また本工程では電気的試験の結果に基づいて、良品、不良品の判定を行い、不良品を除外する。以下、電気的試験工程（Ｓ１７）で用いる電気的試験装置、および、電気的試験工程（Ｓ１７）について、詳細に説明する。
【００３４】
（電気的試験装置）
図５は、本実施の形態の試験装置のソケットの概略斜視図、図６は、本実施の形態の半導体装置を取り付けた試験装置のソケットの一部を拡大して示す要部断面図である。
【００３５】
本実施の形態の電気的試験工程（Ｓ１７）において、半導体装置ＳＤ１に対して電気的試験を行う試験装置（電気的試験装置）は、図５に示すように、半導体装置ＳＤ１を収容するソケットＴＳと、ソケットＴＳを介して半導体装置ＳＤ１と電気的に接続されるテスト基板（パフォーマンスボード）と、テスト基板と電気的に接続されるテストヘッドとを備える。テストヘッドには、半導体装置ＳＤ１との間で信号電流の入出力を行うテスト回路が形成され、テスト基板およびソケットＴＳを介して半導体装置ＳＤ１と電気的に接続される。
【００３６】
図５および図６に示すように、ソケットＴＳは、試験時に半導体装置ＳＤ１のはんだボールＳＢに接触させる複数のプローブピン（テスト端子、コンタクトピン、コンタクトプローブ、プローブ、探針）ＰＡと、プローブピンＰＡを固定するソケットベース（プローブガイド）Ｇ１と、を備えている。さらに、ソケットＴＳは、半導体装置ＳＤ１が収容可能なフローティング台座（パッケージガイド）Ｇ２と、フローティング台座Ｇ２をソケットベースＧ１に固定するボルトＢＴと、フローティング台座Ｇ２内に搭載した半導体装置ＳＤ１を押圧するパッケージ押圧カバーＧ３とを備えている。
【００３７】
半導体装置ＳＤ１に備わる複数のはんだボールＳＢをフローティング台座Ｇ２の底面に向けて、フローティング台座Ｇ２内に半導体装置ＳＤ１を搭載し、パッケージ押圧カバーＧ３を閉じた場合には、フローティング台座Ｇ２の底面に設けられた複数の貫通孔から図７に示す複数のプローブピンＰＡのコンタクト部ＰＡｒの先端部ＰＡｃがそれぞれ突出する。これにより、半導体装置ＳＤ１に備わるはんだボールＳＢとプローブピンＰＡのコンタクト部ＰＡｒの先端部ＰＡｃとが接触して、両者の導通をとることができる。すなわち、先端部ＰＡｃがプローブピンＰＡの接触領域となる。以下、簡単のため、プローブピンの先端部といった場合には、プローブピンのコンタクト部の先端部を意味する。
【００３８】
（プローブピンの構造）
次に、本実施の形態のプローブピンＰＡについて図７〜図９を用いて説明する。図７は、本実施の形態の試験装置のソケットに備わるプローブピンの構造を示す要部断面図、図８は、図７に示すプローブピンの先端部を拡大して示す斜視図、図９は、図７に対する変形例であるプローブピンの先端部を拡大して示す斜視図である。
【００３９】
図７に示すように、細長いピン部材であるプローブピンＰＡは、細長筒状の本体部ＰＡｖと、本体部ＰＡｖの内部に摺動自在に収容され、先端部ＰＡｃが先割れ形状のコンタクト部ＰＡｒと、本体部ＰＡｖの内部に収容され、かつコンタクト部ＰＡｒを本体部ＰＡｖから押し出す方向に押圧するバネ部材ＰＡｐと、テスト基板電極に接触する支持部ＰＡｄと、からなる。
【００４０】
なお、バネ部材ＰＡｐは、本体部ＰＡｖの内部で支持部ＰＡｄとコンタクト部ＰＡｒとに挟まれた状態で収納されている。従って、試験時には、コンタクト部ＰＡｒの先端が半導体装置ＳＤ１に備わるはんだボールＳＢと確実に接触するように、コンタクト部ＰＡｒに対して常にバネ部材ＰＡｐによって本体部ＰＡｖから押し出す方向に荷重が付与される構造となっている。
【００４１】
さらに、プローブピンＰＡでは、半導体装置ＳＤ１に備わるはんだボールＳＢと電気的接続を図るために、本体部ＰＡｖ、コンタクト部ＰＡｒ、バネ部材ＰＡｐおよび支持部ＰＡｄが導電性材料によって形成されている。
【００４２】
また、プローブピンＰＡと、半導体装置ＳＤ１のはんだボールＳＢとの接触抵抗を低減させるため、図８に示すように、コンタクト部ＰＡｒの先端部ＰＡｃは、鋭角な略三角錐状の４個の突起ＰＡｃａを有する先割れ状に形成されている。この先端部ＰＡｃが、試験時に半導体装置ＳＤ１に備わるはんだボールＳＢに刺さり込んで、先端部ＰＡｃとはんだボールとの接触面積を大きくして、接触抵抗を低減させることができる。
【００４３】
また、図８に示す突起ＰＡｃａの変形例として、図９に示すように、プローブピンＰＡの先端部ＰＡｃは、略三角錐状の９個の突起ＰＡｃｂを有する先割れ状に形成されていてもよい。図９に示す突起ＰＡｃｂを有するプローブピンを用いた場合は、図８に示す４個の突起ＰＡｃａに比して、はんだボールＳＢとプローブピンＰＡとの接点が増加する。例えば、位置合わせ精度などの影響で、はんだボールＳＢとプローブピンＰＡとの平面的位置関係がずれた場合であっても、複数の突起ＰＡｃｂのうちのいずれかがはんだボールＳＢに食い込む可能性が高くなる。従って、プローブピンＰＡとはんだボールＳＢとの導通を確保して、安定的に試験を行うことができる。接続信頼性を確保する観点から、９個の突起ＰＡｃｂを有するプローブピンＰＡを採用する方が好適である。
【００４４】
（プローブピンの先端部の構造）
図１０は、第１の実施の形態のプローブピンの先端部を拡大して示す断面図である。以下、第１の実施の形態のプローブピンＰＡを、プローブピンＰＡ１と称する。
【００４５】
図１０に示すように、第１の実施の形態のプローブピンＰＡ１は、コンタクト部ＰＡｒの先端部ＰＡｃ１が、基材ＰＡｓ１と、基材ＰＡｓ１上に形成されたニッケル膜ＰＡｂ１と、ニッケル膜ＰＡｂ１上に形成され、銀からなる導電膜ＰＡｍ１と、により構成されている。
【００４６】
基材ＰＡｓ１は、銅（Ｃｕ）を含有する材料からなり、例えば、ベリリウム銅（ＢｅＣｕ）または工具炭素鋼材（ＳＫ材）からなる。また、ニッケル膜ＰＡｂ１は、ニッケル（Ｎｉ）からなる。ニッケル膜ＰＡｂ１は、基材ＰＡｓ１に含まれる銅の拡散防止層、基材ＰＡｓ１と導電膜ＰＡｍ１との接着層、および、導電膜ＰＡｍ１をめっき法によって形成するための給電層として形成されている。ニッケル膜ＰＡｂ１は、銅の拡散を防止するのに好適であるが、厚くしすぎると膜応力による膜のひび割れが起こりやすいため、薄い方が好ましい。また、図１０に示すように、導電膜ＰＡｍ１は、ニッケル膜ＰＡｂ１よりも厚い。
【００４７】
また、導電膜ＰＡｍ１を構成する銀は、ビッカース硬さが１００ＨＶ以上の銀（硬質銀）が好ましく、耐摩耗性の観点から１７０ＨＶ以上の銀（硬質銀）がさらに好ましい。
【００４８】
ここで、ビッカース硬さとは、ビッカース硬さ試験で、試験荷重［Ｎ］を永久くぼみの表面積［ｍｍ２］で除した値である。またビッカース硬さ試験とは、対面角が１３６°の正四角錐ダイヤモンドで作られたピラミッド形をしている圧子を材料表面に押し込み、荷重を除いたあとに残ったへこみの対角線の長さ［ｍｍ］から表面積［ｍｍ２］を算出する硬さ試験法である。以下の説明においては、単位をＨＶとしてビッカース硬さにより硬さを示す。
【００４９】
一般に、ビッカース硬さが１００ＨＶ以上の銀を硬質銀とよび、特に１７０ＨＶ以上の硬質銀は耐摩耗性に優れている。また、銀微結晶の結晶粒径と、硬さの間には強い相関があり、概ね粒径０．２μｍ以下の場合が硬質銀、それ以上の場合が軟質銀となる。硬質銀と軟質銀とは、電気めっきの際の電流密度等、製膜条件を制御することによって作り分けることができる。また、アンチモン、セレン等の元素をめっき液に添加すると、これらの添加元素が、めっき工程における銀微結晶の結晶成長を抑制するため、結晶粒径の小さい硬質銀を効率よく得ることができる。
【００５０】
（電気的試験工程）
次に、電気的試験工程（Ｓ１７）について詳細に説明する。
【００５１】
まず、前述の図１〜図３に示した半導体装置ＳＤ１、および、図５に示したソケットＴＳを準備する。半導体装置ＳＤ１に備わる複数のはんだボールＳＢをフローティング台座Ｇ２の底面に向けて、フローティング台座Ｇ２内に半導体装置ＳＤ１を搭載する。続いて、パッケージ押圧カバーＧ３を閉じることにより、フローティング台座Ｇ２の底面に設けられた貫通孔からプローブピンＰＡのコンタクト部ＰＡｒの先端を突出させる。これにより、図６に示すように、半導体装置ＳＤ１のはんだボールＳＢとプローブピンＰＡのコンタクト部ＰＡｒの先端部ＰＡｃとが接触する。
【００５２】
この際、プローブピンＰＡとはんだボールＳＢとの接触抵抗を低減させ、安定的に電気的試験を行うため、プローブピンＰＡとはんだボールＳＢとの接触荷重は、例えば、２０ｇｆ（約０．２Ｎ）〜５０ｇｆ（約０．５Ｎ）程度とし、プローブピンＰＡの先端部ＰＡｃがはんだボールＳＢに食い込んだ状態とするのが好適である。ここで、接触荷重とは、接触時にはんだボールＳＢがプローブピンＰＡから受ける荷重のことである。
【００５３】
そして、外部のテスト回路（図示せず）から所定の電気信号が半導体装置ＳＤ１に対して送信されて電気的試験が行われる。試験中は、プローブピンＰＡを介して半導体装置ＳＤ１に通電し、かつ、半導体装置ＳＤ１から流れる信号電流などを計測することで、回路中に断線がない事や所定の（許容範囲内の）電気的特性を備えている事を確認する。また電気的試験の結果に基づいて、良品、不良品の判定を行い、不良品を除外する。良品、不良品の仕分けは、例えば、ソケットＴＳから取り出す際に良品と不良品を異なる搬送先に搬送することで行う。
【００５４】
＜検討例の説明＞
本願発明者は、電気的試験装置に備わるプローブピンについて、以下のように検討した。図１１は、検討例１のプローブピンの先端部を拡大して示す断面図、図１２は、検討例２のプローブピンの先端部を拡大して示す断面図、図１３は、検討例３のプローブピンの先端部を拡大して示す断面図である。図１４は、図１１に示す検討例１のプローブピンをはんだ膜に接触させた後の、プローブピンの先端部を拡大して示す断面図、図１５は、図１２に示す検討例２のプローブピンの先端部が平坦化された状態を示す拡大断面図である。以下、検討例１のプローブピンＰＡをプローブピンＰＡ１０１と、検討例２のプローブピンＰＡをプローブピンＰＡ１０２と、検討例３のプローブピンＰＡをプローブピンＰＡ１０３と、夫々、称する。
【００５５】
（検討例１）
図１１に示すように、検討例１の電気的試験装置に備わるプローブピンＰＡ１０１は、先端部ＰＡｃ１０１が、基材ＰＡｓ１０１と、基材ＰＡｓ１０１上に形成されたニッケル膜ＰＡｂ１０１と、ニッケル膜ＰＡｂ１０１上に形成された導電膜ＰＡｍ１０１と、により構成されている。
【００５６】
基材ＰＡｓ１０１は、ベリリウム銅（ＢｅＣｕ）または工具炭素鋼材（ＳＫ材）からなる。基材ＰＡｓ１０１に含まれる銅の拡散を防止するため、ニッケル膜ＰＡｂ１０１は、ニッケル（Ｎｉ）からなる。また、先端部ＰＡｃ１０１表面の酸化防止および接触抵抗低減のため、導電膜ＰＡｍ１０１は、金（Ａｕ）からなる。また、図１１に示すように、ニッケル膜ＰＡｂ１０１の膜厚ＴＨｂ１０１は、１．５μｍ、導電膜ＰＡｍ１０１の膜厚ＴＨｍ１０１は、１．５μｍである。導電膜ＰＡｍ１０１の膜厚ＴＨｍ１０１は、厚くすることで耐摩耗性および接触性を向上することもできるが、コスト面から薄膜化することが好ましい。
【００５７】
ここでは、図１４に示すように、プローブピンＰＡ１０１の先端部ＰＡｃ１０１を接触させる対象として、図３に示すＢＧＡ型の半導体装置ＳＤ１の外部端子であるはんだボールＳＢを例に説明する。なお、半導体装置の外部端子としては、ＬＧＡ型の半導体装置のランド上のはんだ膜（図示せず）や、後述の図２３に示す変形例１のリードフレーム型の一つであるＱＦＰ型の半導体装置ＳＤ２のアウターリード部ＯＬに形成されたはんだ膜ＳＦ２でもよい。
【００５８】
まず、プローブピンＰＡ１０１の先端部ＰＡｃ１０１をはんだボールＳＢに繰り返し接触させると、先端部ＰＡｃ１０１の最表層を覆う導電膜ＰＡｍ１０１が摩耗または剥離する。これは物理的な摩耗であって、摺動摩耗とよぶ。このような摺動摩耗は、接触する部材が軟らかいと進行しやすい。
【００５９】
以上のような摺動摩耗が進むと、プローブピンＰＡ１０１の先端部ＰＡｃ１０１においてニッケル膜ＰＡｂ１０１が露出する。ニッケル膜ＰＡｂ１０１を構成するニッケルは、酸化されやすいため、ニッケル膜ＰＡｂ１０１が露出すると、酸化ニッケルの膜が先端部ＰＡｃ１０１に形成される。
【００６０】
このようなプローブピンＰＡ１０１を用いて電気的試験を行った場合には、絶縁体の酸化ニッケル膜により、先端部ＰＡｃ１０１とはんだボールＳＢとの接触抵抗の増大や接触抵抗のバラツキが生じる。すなわち、プローブピンＰＡ１０１の先端部ＰＡｃ１０１に形成された酸化ニッケル膜が、接触抵抗の増大による導通エラー、または接触抵抗のバラツキの増大による測定誤差の増大を招く原因となり、プローブピンＰＡ１０１の電気的特性が劣化する。
【００６１】
特に、高温または高湿度条件下での電気的試験においては、ニッケルの酸化反応が進行しやすいため、プローブピンＰＡ１０１の電気的特性が劣化しやすい。
【００６２】
また一方で、異種金属が接触すると、金属間拡散反応が進行し、金属間化合物、すなわち合金が形成されるため、プローブピンＰＡ１０１の先端部ＰＡｃ１０１をはんだボールＳＢに繰り返し接触させると、図１４に示すように、導電膜ＰＡｍ１０１上には金−スズ合金ＧＡが形成される。特に、導電膜ＰＡｍ１０１を構成する金は、はんだボールＳＢの主成分であるスズとの親和性が高い（化学的に結合しやすい）ため、合金ＧＡが形成されやすい。さらに、図１４に示すように、合金ＧＡがはんだボールＳＢに吸着すると、合金ＧＡと共に導電膜ＰＡｍ１０１の一部が剥離片ＧＰとして剥離する。このような摩耗を拡散摩耗とよぶ。剥離片ＧＰは、導電膜ＰＡｍ１０１とニッケル膜ＰＡｂ１０１との界面で剥離することが多いため、ニッケル膜ＰＡｂ１０１が露出しやすい。
【００６３】
その結果、以上のような拡散摩耗が進むと、摺動摩耗と同様に、プローブピンＰＡ１０１の先端部ＰＡｃ１０１においてニッケル膜ＰＡｂ１０１が露出するので、ニッケル膜ＰＡｂ１０１を構成するニッケルが酸化され、酸化ニッケルの膜が先端部ＰＡｃ１０１に形成される。前述の通り、プローブピンＰＡ１０１の先端部ＰＡｃ１０１に形成された酸化ニッケル膜が、接触抵抗の増大による導通エラー、または接触抵抗のバラツキの増大による測定誤差の増大を招く原因となり、プローブピンＰＡ１０１の電気的特性が劣化する。また特に、高温条件下の電気的試験においては、拡散摩耗が進行しやすいため、プローブピンＰＡ１０１の電気的特性が劣化しやすい。
【００６４】
また、拡散摩耗が進んでも、導電膜ＰＡｍ１０１が剥離せず、ニッケル膜ＰＡｂ１０１が露出しない場合があり得る。この場合には、導電膜ＰＡｍ１０１の表面には合金ＧＡが付着した状態となる。金とスズとの合金ＧＡにあっては、スズが拡散しやすいため、合金ＧＡの表面にはスズが露出する。スズは酸化されやすいため、スズが露出すると合金ＧＡの最表層には酸化スズ膜ＴＯが形成される。すなわち、プローブピンＰＡ１０１の先端部ＰＡｃ１０１の表面に酸化スズ膜ＴＯが形成される。
【００６５】
このようなプローブピンＰＡ１０１を用いて電気的試験を行った場合には、絶縁体の酸化スズ膜ＴＯにより、先端部ＰＡｃ１０１とはんだボールＳＢとの接触抵抗の増大や接触抵抗のバラツキが生じる。すなわち、プローブピンＰＡ１０１の先端部ＰＡｃ１０１に形成された酸化スズ膜ＴＯが、接触抵抗の増大による導通エラー、または接触抵抗のバラツキの増大による測定誤差の増大を招く原因となり、プローブピンＰＡ１０１の電気的特性が劣化する。
【００６６】
以上より、検討例１のプローブピンＰＡ１０１の場合、摺動摩耗および拡散摩耗の両方が原因となってプローブピンの電気的特性が劣化する。
【００６７】
（検討例２）
図１２に示すように、検討例２の電気的試験装置に備わるプローブピンＰＡ１０２は、先端部ＰＡｃ１０２が、基材ＰＡｓ１０２のみからなる。基材ＰＡｓ１０２は、パラジウム（Ｐｄ）合金からなる。詳しくは、パラジウム−銀−銅（Ｐｄ−Ａｇ−Ｃｕ）系合金であり、各元素の含有割合は、例えば、重量比で４：３：３である。
【００６８】
パラジウム単独での電気抵抗率は、鉄（Ｆｅ）と同程度であるが、これに副元素を添加することで、パラジウム合金の電気抵抗率をパラジウム単独での電気抵抗率よりも低くすることができる。このような副元素として、例えば銀や銅など、主元素であるパラジウムよりも電気抵抗率が低い元素を含有させて合金化することで、電気抵抗率を低減することができる。なお、「元素の電気抵抗率」は当該元素から成る単体金属の場合の電気抵抗率として、評価する。例えば、パラジウムよりも電気抵抗率が低い元素とは、単体金属として、パラジウムの単体金属よりも電気抵抗率が低い元素をいい、銀や銅はこれに該当する。
【００６９】
検討例２のプローブピンＰＡ１０２は、先端部ＰＡｃ１０２が単一の材料からなるため、先端部ＰＡｃ１０２が摩耗しても、材質は変化しない。従って、検討例２のプローブピンＰＡ１０２では、検討例１のプローブピンＰＡ１０１のように、導電膜の剥離が原因となるプローブピンの電気的特性の劣化は生じない。
【００７０】
また、基材ＰＡｓ１０２を構成するパラジウムは、はんだ膜ＳＦの主成分であるスズ（Ｓｎ）との親和性が低いことから、常温下での電気的試験においては、基材ＰＡｓ１０２の表面へのはんだ膜ＳＦの付着を低減することができる。
【００７１】
しかしながら、本願発明者の検討により、高温条件下での電気的試験では、基材ＰＡｓ１０２の表面にはんだ膜ＳＦの一部が付着して、基材ＰＡｓ１０２上にパラジウム−スズ合金が形成されることがわかった。
【００７２】
基材ＰＡｓ１０２に合金が付着した状態において、パラジウムとスズとの合金にあっては、スズが拡散しやすいため、合金の表面にはスズが露出する。スズは酸化されやすいため、スズが露出すると合金の最表層には酸化スズ膜が形成される。このようなプローブピンＰＡ１０２を用いて電気的試験を行った場合には、絶縁体の酸化スズ膜により、先端部ＰＡｃ１０２とはんだ膜ＳＦとの接触抵抗の増大や接触抵抗のバラツキが生じる。すなわち、プローブピンＰＡ１０２の先端部ＰＡｃ１０２に形成された酸化スズ膜が、接触抵抗の増大による導通エラー、または接触抵抗のバラツキの増大による測定誤差の増大を招く原因となり、プローブピンＰＡ１０２の電気的特性が劣化する。
【００７３】
さらに、本願発明者の検討により、プローブピンＰＡ１０２を高温条件下で使用した場合には、基材ＰＡｓ１０２を構成するパラジウムとはんだ膜ＳＦを構成するスズとの合金が、はんだ膜ＳＦ側に付着し、基材ＰＡｓ１０２の一部が剥離する、いわゆる食われという現象が起こりやすいことがわかった。その結果、図１５に示すように、プローブピンＰＡ１０２の先端部ＰＡｃ１０２が大きく摩耗し、平坦化される。このようなプローブピンＰＡ１０２を用いて電気的試験を行った場合には、先端部ＰＡｃ１０２がはんだ膜ＳＦに対して刺さりにくくなるため、先端部ＰＡｃ１０２とはんだ膜ＳＦとの接触面積が減少して、接触抵抗の増大や接触抵抗のバラツキが生じる。
【００７４】
また、本願発明者の検討により、プローブピンＰＡ１０２の先端部ＰＡｃ１０２が摩耗し、平坦化されることで、平坦化された箇所にはんだ膜ＳＦを構成するスズが堆積しやすく、その結果、プローブピンＰＡ１０２の先端部ＰＡｃ１０２に酸化スズ膜が形成されやすくなるということもわかった。すなわち、プローブピンＰＡ１０２の先端部ＰＡｃ１０２に形成された酸化スズ膜が、接触抵抗の増大による導通エラー、または接触抵抗のバラツキの増大による測定誤差の増大を招く原因となる。
【００７５】
以上より、検討例２のプローブピンＰＡ１０２の場合、検討例１のような摺動摩耗を低減することができる一方で、拡散摩耗によるプローブピンの電気的特性の劣化は解消できない。
【００７６】
（検討例３）
図１３に示すように、検討例３の電気的試験装置に備わるプローブピンＰＡ１０３は、先端部ＰＡｃ１０３が、基材ＰＡｓ１０３と、基材ＰＡｓ１０３上に形成されたニッケル膜ＰＡｂ１０３と、ニッケル膜ＰＡｂ１０３上に形成された導電膜ＰＡｍ１０３と、により構成されている。
【００７７】
基材ＰＡｓ１０３は、ベリリウム銅（ＢｅＣｕ）または工具炭素鋼材（ＳＫ材）からなる。ニッケル膜ＰＡｂ１０３は、ニッケル（Ｎｉ）からなる。導電膜ＰＡｍ１０３は、銀（Ａｇ）からなる。また、図１３に示すように、ニッケル膜ＰＡｂ１０３の膜厚ＴＨｂ１０３と導電膜ＰＡｍ１０３の膜厚ＴＨｍ１０３とは同じである。ここでは、ニッケル膜ＰＡｂ１０３の膜厚ＴＨｂ１０３は、１．５μｍ、導電膜ＰＡｍ１０３の膜厚ＴＨｍ１０３は、１．５μｍである。
【００７８】
検討例１と同様に、検討例３のプローブピンＰＡ１０３の先端部ＰＡｃ１０３をはんだ膜ＳＦに繰り返し接触させると、導電膜ＰＡｍ１０３を構成する銀と、はんだ膜ＳＦを構成するスズとが合金を形成する。銀とスズとの合金にあっては、スズよりも銀の方が拡散しやすく、合金の表面には銀が露出し、スズは露出しにくい。従って、合金の最表層に酸化スズ膜が形成されにくくなる。その結果、検討例３のプローブピンＰＡ１０３では、検討例１のプローブピンＰＡ１０１および検討例２のプローブピンＰＡ１０２で問題となっていた、拡散摩耗による最表層への酸化スズ膜形成が原因となるプローブピンの電気的特性の劣化が起こりにくい。
【００７９】
しかしながら、検討例１で説明したように、プローブピンＰＡ１０３の先端部ＰＡｃ１０３がはんだ膜ＳＦに繰り返し接触すると、摺動摩耗により、先端部ＰＡｃ１０３の最表層を覆う導電膜ＰＡｍ１０３が摩耗または剥離する。
【００８０】
以上のような摺動摩耗が進むと、プローブピンＰＡ１０３の先端部ＰＡｃ１０３にニッケル膜ＰＡｂ１０３が露出する。前述の通り、ニッケルは酸化されやすいため、ニッケル膜ＰＡｂ１０３が露出すると、酸化ニッケルの膜が先端部ＰＡｃ１０３に形成される。このようなプローブピンＰＡ１０３を用いて電気的試験を行った場合には、絶縁体の酸化ニッケル膜により、先端部ＰＡｃ１０３とはんだ膜ＳＦとの接触抵抗の増大や接触抵抗のバラツキが生じる。すなわち、プローブピンＰＡ１０３の先端部ＰＡｃ１０３に形成された酸化ニッケル膜が、接触抵抗の増大による導通エラー、または接触抵抗のバラツキの増大による測定誤差の増大を招く原因となり、プローブピンＰＡ１０３の電気的特性が劣化する。
【００８１】
以上より、検討例３のプローブピンＰＡ１０３の場合、検討例１および検討例２で問題となっていた拡散摩耗を低減することができる一方で、摺動摩耗によるプローブピンの電気的特性の劣化は解消できない。従って、検討例１〜検討例３より、プローブピンの電気的特性の劣化を防止するためには、拡散摩耗と摺動摩耗とを同時に低減することが望まれる。
【００８２】
なお、以上の検討は、検討例１〜検討例３のようなプローブピンに限らず、後述する板バネ構造のソケット端子等、電気的試験で用いるテスト端子全般に対して適用できる。
【００８３】
＜本実施の形態の主要な特徴＞
以下、本実施の形態に係る半導体装置の製造方法について、検討例と比較しながら説明する。
【００８４】
（第１の実施の形態）
図１０に示すように、第１の実施の形態に係る電気的試験装置に備わるプローブピンＰＡ１では、コンタクト部ＰＡｒの先端部ＰＡｃ１が、基材ＰＡｓ１と、基材ＰＡｓ１上に形成されたニッケル膜ＰＡｂ１と、ニッケル膜ＰＡｂ１上に形成され、銀からなる導電膜ＰＡｍ１と、により構成されている。そして、導電膜ＰＡｍ１の膜厚ＴＨｍ１は、ニッケル膜ＰＡｂ１の膜厚ＴＨｂ１よりも大きい。
【００８５】
第１の実施の形態のプローブピンＰＡ１では、先端部ＰＡｃ１の最表層に銀からなる導電膜ＰＡｍ１が形成されている。従って、プローブピンＰＡ１の先端部ＰＡｃ１をはんだボール、または、はんだ膜に繰り返し接触させ、導電膜ＰＡｍ１の表面に合金が形成された場合であっても、検討例３で述べたように、スズよりも銀の方が拡散しやすいため、合金の表面にはスズは露出しにくい。その結果、導電膜ＰＡｍ１の最表層に酸化スズ膜が形成されにくいので、第１の実施の形態のプローブピンＰＡ１では、検討例１および検討例２に比べて、拡散摩耗による最表層への酸化スズ膜形成が原因となるプローブピンの電気的特性の劣化を防止することができる。
【００８６】
さらに、第１の実施の形態のプローブピンＰＡ１では、導電膜ＰＡｍ１の膜厚ＴＨｍ１は、ニッケル膜ＰＡｂ１の膜厚ＴＨｂ１よりも大きくしている。前述の通り、ニッケル膜ＰＡｂ１は、厚くしすぎると膜応力によるニッケル膜ＰＡｂ１のひび割れが起こりやすいため、ニッケル膜ＰＡｂ１の膜厚ＴＨｂ１をある程度小さくすることが望ましい。一方、最表層の導電膜ＰＡｍ１は、摺動摩耗が起きてもニッケル膜ＰＡｂ１が露出することのないように、導電膜ＰＡｍ１の膜厚ＴＨｍ１を大きくすることが望ましい。そこで、導電膜ＰＡｍ１の膜厚ＴＨｍ１をニッケル膜ＰＡｂ１の膜厚ＴＨｂ１よりも大きくすることで、ニッケル膜ＰＡｂ１を薄くしながら、導電膜ＰＡｍ１を厚くすることができる。ニッケル膜ＰＡｂ１を薄くしたことで、膜応力を減らしてニッケル膜ＰＡｂ１のひび割れを防止することができる。また、導電膜ＰＡｍ１を厚くしたことで、プローブピンＰＡ１の先端部ＰＡｃ１がはんだボール、または、はんだ膜に繰り返し接触して、導電膜ＰＡｍ１の摺動摩耗が起きた場合であっても、ニッケル膜ＰＡｂ１の露出を防ぐことができる。従って、ニッケル膜ＰＡｂ１が露出しにくいので、酸化ニッケルの膜が先端部ＰＡｃ１の最表層に形成されにくい。その結果、第１の実施の形態のプローブピンＰＡ１では、検討例１および検討例３に比べて、摺動摩耗による最表層への酸化ニッケル膜形成が原因となるプローブピンの電気的特性の劣化を効果的に防止することができる。
【００８７】
検討例３のプローブピンＰＡ１０３では、導電膜ＰＡｍ１０３の膜厚ＴＨｍ１０３とニッケル膜ＰＡｂ１０３の膜厚ＴＨｂ１０３とが同じである。そのため、導電膜ＰＡｍ１０３を厚くすると、ニッケル膜ＰＡｂ１０３も厚くなってしまう。ニッケル膜ＰＡｂ１０３が厚くなると、ニッケル膜ＰＡｂ１０３の膜応力が大きくなり、ニッケル膜ＰＡｂ１０３がひび割れる可能性がある。従って、検討例３のプローブピンＰＡ１０３では、摺動摩耗によるニッケル膜ＰＡｂ１０３の露出防止とニッケル膜ＰＡｂ１０３の膜応力抑制との両立が難しい。それに対して、第１の実施の形態のプローブピンＰＡ１では、導電膜ＰＡｍ１がニッケル膜ＰＡｂ１よりも厚いので、ニッケル膜ＰＡｂ１を薄くしながら、導電膜ＰＡｍ１を厚くすることができ、摺動摩耗によるニッケル膜ＰＡｂ１０３の露出防止とニッケル膜ＰＡｂ１０３の膜応力抑制との両立が可能となる。
【００８８】
以上より、第１の実施の形態のプローブピンＰＡ１は、先端部ＰＡｃ１の最表層である導電膜ＰＡｍ１の膜厚ＴＨｍ１をニッケル膜ＰＡｂ１の膜厚ＴＨｂ１よりも大きくすることにより、検討例１〜検討例３に比べて、ニッケル膜ＰＡｂ１のひび割れを防止しつつ導電膜ＰＡｍ１の拡散摩耗および摺動摩耗を同時に低減することができ、プローブピンの電気的特性の劣化を防止することができる。
【００８９】
さらに、導電膜ＰＡｍ１の摺動摩耗によるニッケル膜ＰＡｂ１の露出を防止するためには、導電膜ＰＡｍ１の耐摩耗性を向上させ、摺動摩耗自体を低減させることが望ましい。そこで、第１の実施の形態のプローブピンＰＡ１において、導電膜ＰＡｍ１を構成する銀に、ビッカース硬さが１００ＨＶ以上の銀（硬質銀）を採用することが好ましく、耐摩耗性の観点からビッカース硬さ１７０ＨＶ以上の銀（硬質銀）を採用することがさらに好ましい。導電膜ＰＡｍ１をビッカース硬さが１００ＨＶ以上の銀（硬質銀）により、さらに好ましくは１７０ＨＶ以上の銀（硬質銀）により構成した場合には、導電膜ＰＡｍ１の耐摩耗性が向上するため、プローブピンＰＡ１の先端部ＰＡｃ１がはんだボール、または、はんだ膜に繰り返し接触しても、先端部ＰＡｃ１の最表層を覆う導電膜ＰＡｍ１が摩耗および剥離しにくい。従って、ニッケル膜ＰＡｂ１が露出しにくいので、酸化ニッケルの膜が先端部ＰＡｃ１の最表層に形成されにくい。その結果、第１の実施の形態のプローブピンＰＡ１において、導電膜ＰＡｍ１をビッカース硬さが１００ＨＶ以上の銀（硬質銀）により、さらに好ましくは１７０ＨＶ以上の銀（硬質銀）により構成した場合には、上記の効果に加えて、摺動摩耗による最表層への酸化ニッケル膜形成が原因となるプローブピンの電気的特性の劣化をさらに効果的に防止することができる。
【００９０】
ここで、第１の実施の形態のニッケル膜ＰＡｂ１の膜厚ＴＨｂ１、および、導電膜ＰＡｍ１の膜厚ＴＨｍ１について述べる。前述のように、プローブピンＰＡ１にあっては、ニッケル膜ＰＡｂ１によって、基材ＰＡｓ１に含まれる銅の拡散を防止するため、ニッケル膜ＰＡｂ１の膜厚ＴＨｂ１は、銅の拡散を確実に防止するために１．０μｍ以上であることが好ましい。一方、ニッケル膜ＰＡｂ１は、厚すぎると膜応力によってひび割れてしまうことから、ニッケル膜ＰＡｂ１の膜厚ＴＨｂ１は、膜応力によるニッケル膜ＰＡｂ１のひび割れを防止するために２．０μｍ以下であることが好ましい。
【００９１】
また、導電膜ＰＡｍ１の摺動摩耗が起きてもニッケル膜ＰＡｂ１の露出を防止するために、導電膜ＰＡｍ１の膜厚ＴＨｍ１は、できるだけ大きい方が好ましいが、導電膜ＰＡｍ１を厚くしすぎるとプローブピンＰＡ１の先端部ＰＡｃ１が丸みを帯びて、試験対象との接触抵抗が大きくなる懸念がある。従って、プローブピンＰＡ１の先端部ＰＡｃ１の尖りを維持するため、導電膜ＰＡｍ１の膜厚ＴＨｍ１と、ニッケル膜ＰＡｂ１の膜厚ＴＨｂ１との合計は８．０μｍ以下であることが好ましい。以上より、導電膜ＰＡｍ１の膜厚ＴＨｍ１は、３．０μｍ〜６．０μｍ、ニッケル膜ＰＡｂ１の膜厚ＴＨｂ１は、１．５μｍであることが最も好適である。
【００９２】
また、第１の実施の形態のプローブピンＰＡ１は、前述の通り、先端部ＰＡｃ１への酸化ニッケル膜や酸化スズ膜の形成を効果的に防止することができるので、高温条件下での電気的試験のプローブピンに採用することができる。特に、銀は、常温で酸化されにくく、たとえ酸化銀が形成されたとしても、高温条件下で表面から酸素を放出して銀に還元されるという性質を有しているため、高温条件下での電気的試験のプローブピンとして好適である。
【００９３】
なお、後述する第２の実施の形態、第３の実施の形態、変形例１、および、変形例２のいずれのプローブピンであっても、プローブピンの先端部の最表層に銀からなる導電膜が形成されているので、高温条件下での電気的試験のプローブピンとして採用することができる。
【００９４】
（第２の実施の形態）
図１６は、第２の実施の形態のプローブピンの先端部を拡大して示す断面図である。以下、第２の実施の形態のプローブピンＰＡを、プローブピンＰＡ２と称する。
【００９５】
図１６に示すように、第２の実施の形態のプローブピンＰＡ２は、コンタクト部ＰＡｒの先端部ＰＡｃ２が、基材ＰＡｓ２と、基材ＰＡｓ２上に形成されたニッケル膜ＰＡｂ２と、ニッケル膜ＰＡｂ２上に形成された導電膜ＰＡｍ２と、により構成されている。
【００９６】
第２の実施の形態のプローブピンＰＡ２の基材ＰＡｓ２およびニッケル膜ＰＡｂ２の構成材料は、第１の実施の形態のプローブピンＰＡ１の基材ＰＡｓ１およびニッケル膜ＰＡｂ１と、夫々、同じである。また、第２の実施の形態のプローブピンＰＡ２のニッケル膜ＰＡｂ２の膜厚ＴＨｂ２および導電膜ＰＡｍ２の膜厚ＴＨｍ２は、第１の実施の形態のプローブピンＰＡ１のニッケル膜ＰＡｂ１の膜厚ＴＨｂ１および導電膜ＰＡｍ１の膜厚ＴＨｍ１と、夫々、同じである。
【００９７】
一方、第２の実施の形態の導電膜ＰＡｍ２は、ダイヤモンド含有銀からなり、この点が第２の実施の形態のプローブピンＰＡ２と上記第１の実施の形態のプローブピンＰＡ１との相違点である。ここで、ダイヤモンド含有銀とは、ダイヤモンドのナノ粒子を銀の導電膜中に分散させたものである。ダイヤモンド含有銀は、膜表面に存在するダイヤモンドのナノ粒子により、ダイヤモンドを含まない銀に比べて、以下の優れた特徴を有している。まず、膜表面に存在するダイヤモンド粒子が、銀単体に比べて接触面の摺動性を向上する。次に、膜表面に存在するダイヤモンド粒子により、被接触物との接触が、面接触から多点接触となり、銀単体に比べて接触抵抗が低下し接点安定性が得られる。そして、ダイヤモンド粒子により、膜の粘性が大きくなり、銀単体に比べて摩擦による膜の剥離が発生しにくくなる。
【００９８】
前述したように、導電膜ＰＡｍ２の摺動摩耗によるニッケル膜ＰＡｂ２の露出を防止するためには、導電膜ＰＡｍ２の耐摩耗性を向上させ、摺動摩耗自体を低減させることが望ましい。そこで、第２の実施の形態のプローブピンＰＡ２においては、導電膜ＰＡｍ２を構成する銀に、ダイヤモンド含有銀を採用している。導電膜ＰＡｍ２をダイヤモンド含有銀により構成することで、導電膜ＰＡｍ２は、ダイヤモンドを含有しない第１の実施の形態の導電膜ＰＡｍ１に比べて、耐摩耗性がさらに向上している。
【００９９】
従って、第２の実施の形態のプローブピンＰＡ２の先端部ＰＡｃ２がはんだボール、または、はんだ膜に繰り返し接触しても、先端部ＰＡｃ２の最表層を覆う導電膜ＰＡｍ２が第１の実施の形態のプローブピンＰＡ１よりもさらに摩耗および剥離しにくい。従って、導電膜ＰＡｍ２の摺動摩耗によるニッケル膜ＰＡｂ２が露出しにくいので、酸化ニッケルの膜が先端部ＰＡｃ２に形成されにくい。その結果、第２の実施の形態のプローブピンＰＡ２では、第１の実施の形態のプローブピンＰＡ１に比べて、摺動摩耗による酸化ニッケル膜形成が原因となるプローブピンの電気的特性の劣化をさらに防止することができる。
【０１００】
第２の実施の形態のプローブピンＰＡ２の導電膜ＰＡｍ２の構成材料以外に関しては、上記第１の実施の形態と同様であり、上記で説明した第１の実施の形態のプローブピンＰＡ１と同様の効果を有している。第２の実施の形態の導電膜ＰＡｍ２の膜厚ＴＨｍ２、および、ニッケル膜ＰＡｂ２の膜厚ＴＨｂ２についても上記第１の実施の形態と同様であり、導電膜ＰＡｍ２の膜厚ＴＨｍ２は、３．０μｍ〜６．０μｍ、ニッケル膜ＰＡｂ２の膜厚ＴＨｂ２は、１．５μｍであることが最も好適である。
【０１０１】
また、導電膜ＰＡｍ２に含まれるダイヤモンドのナノ粒子にあっては、摺動性および接触性を高めるため、一次粒子の粒径は３ｎｍ〜６ｎｍであることが好ましく、試験対象との接触抵抗を小さくするため、粒径は５ｎｍ以下であることがさらに好ましい。
【０１０２】
なお、導電膜ＰＡｍ２を構成するダイヤモンド含有銀のビッカース硬さは１１０ＨＶ〜１５０ＨＶ程度であるが、ダイヤモンド含有銀は、同じビッカース硬さを有する銀よりも高い耐摩耗性を有している。
【０１０３】
（実験結果の比較）
ここで、本実施の形態のプローブピンＰＡ１，ＰＡ２の、はんだボールへの接触回数と接触抵抗値との関係について、検討例２のプローブピンＰＡ１０２と対比しながら説明する。図１７は、検討例２のプローブピンＰＡ１０２、第１の実施の形態のプローブピンＰＡ１および第２の実施の形態のプローブピンＰＡ２を半導体装置ＳＤ１のはんだボールＳＢに対して接触荷重３５ｇｆで繰り返し接触させた際の、接触回数と接触抵抗値との関係を示すグラフである。図１８は、図１７に示すグラフの接触回数が０回（未接触）および３０万回のときの接触抵抗値をまとめたデータ図である。図１９は、検討例２のプローブピンＰＡ１０２、第１の実施の形態のプローブピンＰＡ１および第２の実施の形態のプローブピンＰＡ２を半導体装置ＳＤ１のはんだボールＳＢに対して接触荷重１８ｇｆで繰り返し接触させた際の、接触回数と接触抵抗値との関係を示すグラフである。図２０は、図１９に示すグラフの接触回数が０回（未接触）および３０万回のときの接触抵抗値をまとめたデータ図である。
【０１０４】
図１７〜図２０では、検討例２のプローブピンＰＡ１０２、第１の実施の形態のプローブピンＰＡ１、および、第２の実施の形態のプローブピンＰＡ２において、先端部が４個の突起を有するものを突起ＰＡｃａ、先端部が９個の突起を有するものを突起ＰＡｃｂとして示している。すなわち、例えば、図１７および図１８中、「ＰＡ１０２（ＰＡｃａ）」とは、「先端部ＰＡｃ１０２が４個の突起ＰＡｃａを有する検討例２のプローブピンＰＡ１０２を用いて測定した抵抗値」ということを示している。また、抵抗値の単位として用いている「ｍΩ／Ｐｉｎ」は、１つのプローブピンあたりの抵抗値をｍΩ単位で示すということを表し、以下、抵抗値という場合には、特に明示した場合を除き、１つのプローブピンあたりの抵抗値を意味する。
【０１０５】
図１７に示すように、検討例２のプローブピンＰＡ１０２は、接触回数が４万回に達するまで抵抗値が一次関数的に増加し、その後は、接触回数が３０万回に達するまで、抵抗値が緩やかに増加している。具体的に、接触回数０回（未接触）の抵抗値と接触回数３０万回の抵抗値とで比較すると、図１８に示すように、４個の突起ＰＡｃａを有する検討例２のプローブピンＰＡ１０２は、接触回数０回（未接触）の抵抗値が２４ｍΩであるのに対して、接触回数３０万回の抵抗値は１３６ｍΩであり、０回（未接触）の状態に比べて約４倍〜５倍の抵抗値となる。
【０１０６】
一方、図１７に示すように、第１の実施の形態のプローブピンＰＡ１は、接触回数が３０万回に達するまで、抵抗値がほぼ一定の割合で増加している。第１の実施の形態のプローブピンＰＡ１の抵抗値の増加率は、検討例２のプローブピンＰＡ１０２の増加率よりも小さい。具体的に、接触回数０回（未接触）の抵抗値と接触回数３０万回の抵抗値とで比較すると、図１８に示すように、４個の突起ＰＡｃａを有する第１の実施の形態のプローブピンＰＡ１は、接触回数０回（未接触）の抵抗値が２７ｍΩであるのに対して、接触回数３０万回の抵抗値は６９ｍΩであり、０回（未接触）の状態に比べて約２．５倍の抵抗値となる。
【０１０７】
以上より、第１の実施の形態のプローブピンＰＡ１は、検討例２のプローブピンＰＡ１０２に比べて、プローブピンの電気的特性の劣化を防止し、プローブピンの寿命（繰り返し使用回数）を約２倍程度長くすることができることがわかった。
【０１０８】
なお、上記で検討したように、検討例２のプローブピンＰＡ１０２では、先端部ＰＡｃ１０２の最表層がパラジウム合金からなるため、拡散摩耗による酸化スズ膜形成が抵抗値増加の原因と考えられる。一方、第１の実施の形態のプローブピンＰＡ１では、先端部ＰＡｃ１の最表層の導電膜ＰＡｍ１が銀からなるため、拡散摩耗による最表層への酸化スズ膜形成が抑えられたことが上記の結果に反映されたと考えられる。
【０１０９】
図１８に示すように、４個の突起ＰＡｃａを有する第１の実施の形態のプローブピンＰＡ１は、接触回数３０万回の抵抗値が６９ｍΩであるのに対して、４個の突起ＰＡｃａを有する第２の実施の形態のプローブピンＰＡ２は、接触回数３０万回の抵抗値は５８ｍΩである。従って、第２の実施の形態のプローブピンＰＡ２の方が、第１の実施の形態のプローブピンＰＡ１よりも接触回数３０万回の際の抵抗値が若干小さい。これは、前述したように、第２の実施の形態のプローブピンＰＡ２では、第１の実施の形態のプローブピンＰＡ１よりも、摺動摩耗による最表層への酸化ニッケル膜形成が原因となるプローブピンの電気的特性の劣化をさらに効果的に防止しているものと考えられる。
【０１１０】
ここで、プローブピンの先端部に設けられた突起の数による比較を行う。図１８に示すように、検討例２のプローブピンＰＡ１０２では、９個の突起ＰＡｃｂを有するプローブピンＰＡ１０２の方が、４個の突起ＰＡｃａを有するプローブピンＰＡ１０２よりも、接触回数３０万回の際の抵抗値が小さい。これは、前述したように、プローブピンの先端部と、はんだ膜やはんだボールとの接点の多い方が、接触抵抗が小さくなるということを反映している。
【０１１１】
一方で、第１の実施の形態のプローブピンＰＡ１および第２の実施の形態のプローブピンＰＡ２は、４個の突起ＰＡｃａのものと９個の突起ＰＡｃｂのものとで、抵抗値にほとんど差がない。これは、プローブピンの先端部に形成された導電膜の摺動摩耗や拡散摩耗がほとんど進行せず、突起の個数にかかわらず、十分な導通が得られているためと考えられる。
【０１１２】
以上、プローブピンを接触荷重３５ｇｆで繰り返し接触させた実験結果に対して、図１９および図２０には、プローブピンを接触荷重１８ｇｆで繰り返し接触させた実験結果を示す。接触荷重を小さくすることで、プローブピンの先端部がはんだボール（またははんだ膜）に刺さりにくく、プローブピンの先端部とはんだボール（またははんだ膜）との接触面積が小さくなる。そのため、接触荷重が小さい方が、プローブピンの先端部の最表層の状態を反映しやすいと考えられる。
【０１１３】
その結果、図１９に示すように、検討例２のプローブピンＰＡ１０２、第１の実施の形態のプローブピンＰＡ１、および、第２の実施の形態のプローブピンＰＡ２のいずれも、図１７の接触荷重３５ｇｆの結果と、ほぼ同様の傾向が現れている。従って、上記で検討したように、検討例２のプローブピンＰＡ１０２では、先端部ＰＡｃ１０２の最表層がパラジウム合金からなるため、拡散摩耗による最表層への酸化スズ膜形成が抵抗値増加の原因と考えらえる。一方、第１の実施の形態のプローブピンＰＡ１では、先端部ＰＡｃ１の最表層の導電膜ＰＡｍ１が銀からなるため、拡散摩耗による最表層への酸化スズ膜形成が抑えられたことが上記の結果に反映されたと考えらえる。
【０１１４】
ここで、プローブピンの先端部に設けられた突起の数による比較を行う。図２０に示すように、検討例２のプローブピンＰＡ１０２、および、第１の実施の形態のプローブピンＰＡ１では、９個の突起ＰＡｃｂを有するプローブピンの方が、４個の突起ＰＡｃａを有するプローブピンよりも、接触回数３０万回の際の抵抗値が小さい。これは、前述したように、プローブピンの先端部と、はんだ膜やはんだボールとの接点の多い方が、接触抵抗が小さくなるということを反映している。
【０１１５】
一方、第２の実施の形態のプローブピンＰＡ２では、４個の突起ＰＡｃａのものと９個の突起ＰＡｃｂのものとで、抵抗値にほとんど差がない。これは、プローブピンの先端部に形成された導電膜の摺動摩耗や拡散摩耗がほとんど進行せず、突起の個数にかかわらず、十分な導通が得られているためと考えられる。これより、第２の実施の形態のプローブピンＰＡ２では、第１の実施の形態のプローブピンＰＡ１よりも、摺動摩耗による最表層への酸化ニッケル膜形成が原因となるプローブピンの電気的特性の劣化をさらに効果的に防止することができるということを反映しているものと考えられる。
【０１１６】
（第３の実施の形態）
図２１は、第３の実施の形態のプローブピンの先端部を拡大して示す断面図である。以下、第３の実施の形態のプローブピンＰＡを、プローブピンＰＡ３と称する。
【０１１７】
図２１に示すように、第３の実施の形態のプローブピンＰＡ３は、コンタクト部ＰＡｒの先端部ＰＡｃ３が、基材ＰＡｓ３と、基材ＰＡｓ３上に形成されたニッケル膜ＰＡｂ３と、ニッケル膜ＰＡｂ３上に形成された第１導電膜ＰＡｎ３と、第１導電膜ＰＡｎ３上に形成された第２導電膜ＰＡｍ３と、により構成されている。最表層の第２導電膜ＰＡｍ３は、ダイヤモンド含有銀からなる。そして、第１導電膜ＰＡｎ３の膜厚ＴＨｎ３と、第２導電膜ＰＡｍ３の膜厚ＴＨｍ３との合計は、ニッケル膜ＰＡｂ３の膜厚ＴＨｂ３よりも大きい。
【０１１８】
第３の実施の形態のプローブピンＰＡ３の基材ＰＡｓ３およびニッケル膜ＰＡｂ３の構成材料は、夫々、第２の実施の形態のプローブピンＰＡ２の基材ＰＡｓ２およびニッケル膜ＰＡｂ２と同じである。
【０１１９】
一方、第３の実施の形態のプローブピンＰＡ３の先端部ＰＡｃ３の導電膜（銀膜）は、第２の実施の形態における導電膜ＰＡｍ２を第１導電膜ＰＡｎ３および第２導電膜ＰＡｍ３の２層構造に置き換えたものになっており、この点が第３の実施の形態のプローブピンＰＡ３と、第２の実施の形態のプローブピンＰＡ２との相違点である。
【０１２０】
前述したように、導電膜ＰＡｍ２の摺動摩耗によるニッケル膜ＰＡｂ２の露出を防止するために、第２の実施の形態のプローブピンＰＡ２においては、導電膜ＰＡｍ２をダイヤモンド含有銀により構成している。しかしながら、ダイヤモンドは絶縁体であるため、ダイヤモンド含有銀は、ダイヤモンドを含有しない銀に比べて、電気抵抗が高くなる懸念がある。そこで、第３の実施の形態のプローブピンＰＡ３では、導電膜（銀膜）を全てダイヤモンド含有銀で構成するのではなく、最表層の第２導電膜ＰＡｍ３をダイヤモンド含有銀で構成し、下層の第１導電膜ＰＡｎ３を、ダイヤモンドを含有しない銀で構成している。最表層の第２導電膜ＰＡｍ３をダイヤモンド含有銀で構成したことにより、最表層の第２導電膜ＰＡｍ３の耐摩耗性を高めることができる。そして、下層の第１導電膜ＰＡｎ３を、ダイヤモンドを含有しない銀で構成したことにより、プローブピンＰＡ３の先端部ＰＡｃ３の電気抵抗を小さくすることができる。
【０１２１】
以上より、第３の実施の形態のプローブピンＰＡ３は、最表層の第２導電膜ＰＡｍ３をダイヤモンド含有銀により構成したことで、第１の実施の形態のプローブピンＰＡ１よりも耐摩耗性に優れると共に、下層の第１導電膜ＰＡｎ３を、ダイヤモンドを含有しない銀により構成したことで、第２の実施の形態のプローブピンＰＡ２よりも、電気抵抗を小さくすることができる。そのため、第１の実施の形態のプローブピンＰＡ１および第２の実施の形態のプローブピンＰＡ２に比べて、プローブピンとしての電気的特性の劣化をより効果的に防止できると共に、電気的特性をより向上することができる。
【０１２２】
またさらに、仮に最表層の第２導電膜ＰＡｍ３が摩耗または剥離して、下層の第１導電膜ＰＡｎ３が露出した場合に、第１導電膜ＰＡｎ３の摺動摩耗によるニッケル膜ＰＡｂ３の露出を防止するためには、第１導電膜ＰＡｎ３の耐摩耗性をも向上させることが望ましい。そこで、第３の実施の形態のプローブピンＰＡ３において、第１導電膜ＰＡｎ３を構成する銀に、ビッカース硬さが１００ＨＶ以上の銀（硬質銀）を採用することが好ましく、耐摩耗性の観点から１７０ＨＶ以上の銀（硬質銀）を採用することがさらに好ましい。第１導電膜ＰＡｎ３をビッカース硬さが１００ＨＶ以上の銀（硬質銀）により、さらに好ましくは１７０ＨＶ以上の銀（硬質銀）により構成した場合には、下層の第１導電膜ＰＡｎ３の耐摩耗性が向上するため、最表層の第２導電膜ＰＡｍ３が摩耗または剥離して、下層の第１導電膜ＰＡｎ３が露出した場合であっても、第１導電膜ＰＡｎ３の摺動摩耗によるニッケル膜ＰＡｂ３の露出を防止することができる。
【０１２３】
その他、第３の実施の形態のプローブピンＰＡ３の導電膜（銀膜）の構成および構成材料以外に関しては、上記第１の実施の形態および第２の実施の形態と同様であり、上記で説明した第１の実施の形態のプローブピンＰＡ１および第２の実施の形態のプローブピンＰＡ２と同様の効果を有している。
【０１２４】
ここで、第３の実施の形態の第１導電膜ＰＡｎ３の膜厚ＴＨｎ３、第２導電膜ＰＡｍ３の膜厚ＴＨｍ３およびニッケル膜ＰＡｂ３の膜厚ＴＨｂ３について述べる。第１の実施の形態のプローブピンＰＡ１および第２の実施の形態のプローブピンＰＡ２と同様に、第３の実施の形態のプローブピンＰＡ３においても、摺動摩耗が起きてもニッケル膜ＰＡｂ３が露出することのないように、導電膜（銀膜）を厚く、膜応力によるニッケル膜ＰＡｂ３のひび割れを防止するために、ニッケル膜ＰＡｂ３を薄くすることが望まれる。そのため、第３の実施の形態のプローブピンＰＡ３では、第１導電膜ＰＡｎ３の膜厚ＴＨｎ３と、第２導電膜ＰＡｍ３の膜厚ＴＨｍ３との合計を、ニッケル膜ＰＡｂ３の膜厚ＴＨｂ３よりも大きくしている。
【０１２５】
なお、第１の実施の形態および第２の実施の形態と同様に、第３の実施の形態のニッケル膜ＰＡｂ３の膜厚ＴＨｂ３は、銅の拡散を確実に防止するために１．０μｍ以上であることが好ましい。一方、ニッケル膜ＰＡｂ３の膜厚ＴＨｂ３は、膜応力によるニッケル膜ＰＡｂ３のひび割れを防止するために２．０μｍ以下であることが好ましい。
【０１２６】
また、プローブピンＰＡ３の先端部ＰＡｃ３の電気抵抗を小さくするためには、ダイヤモンド含有銀からなる第２導電膜ＰＡｍ３を薄く、ダイヤモンドを含まない銀からなる第１導電膜ＰＡｎ３を厚くすることが好ましい。このため、第２導電膜ＰＡｍ３は、第１導電膜ＰＡｎ３よりも薄くすることが好ましい。ただし、ダイヤモンド含有銀による耐摩耗性を発揮するために、最表層の第２導電膜ＰＡｍ３の膜厚ＴＨｍ３は、１．０μｍ以上であることが好ましい。
【０１２７】
さらに、第１導電膜ＰＡｎ３および第２導電膜ＰＡｍ３の摺動摩耗が起きてもニッケル膜ＰＡｂ３の露出を防止するために、第１導電膜ＰＡｎ３の膜厚ＴＨｎ３と第２導電膜ＰＡｍ３の膜厚ＴＨｍ３との合計は、できるだけ大きい方が好ましい。しかしながら、第１導電膜ＰＡｎ３および第２導電膜ＰＡｍ３を厚くしすぎるとプローブピンＰＡ３の先端部ＰＡｃ３が丸みを帯びて、試験対象との接触抵抗が大きくなる懸念がある。従って、プローブピンＰＡ３の先端部ＰＡｃ３の尖りを維持するため、第１導電膜ＰＡｎ３の膜厚ＴＨｎ３と、第２導電膜ＰＡｍ３の膜厚ＴＨｍ３と、ニッケル膜ＰＡｂ３の膜厚ＴＨｂ３との合計は８．０μｍ以下であることが好ましい。
【０１２８】
以上より、第１導電膜ＰＡｎ３の膜厚ＴＨｎ３は、２．０μｍ〜４．０μｍ、第２導電膜ＰＡｍ３の膜厚ＴＨｍ３は、１．０μｍ〜２．０μｍ、ニッケル膜ＰＡｂ３の膜厚ＴＨｂ３は、１．５μｍであることが最も好適である。
【０１２９】
＜変形例＞
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１３０】
（変形例１）
上記実施の形態では、試験対象となる半導体装置の例として、ＢＧＡ型などのエリアアレイ型の半導体装置ＳＤ１を取り上げて説明したが、試験対象となる半導体装置のパッケージ態様はこれに限定されない。そこで、変形例１として、図２２および図２３に示すように、リードフレーム型の一つであるＱＦＰ型の半導体装置ＳＤ２に適用した場合を例に説明する。
【０１３１】
図２２は、変形例１の半導体装置ＳＤ２の内部構造の概要を示す透視平面図、図２３は図２２のＡ−Ａ線に沿った断面図である。なお、図２２では、半導体装置ＳＤ２の内部の平面的配置を示すため、封止体ＲＳの外縁の輪郭を二点鎖線で示し、封止体ＲＳを透視した状態で示している。
【０１３２】
図２２および図２３に示す変形例１の半導体装置ＳＤ２は、半導体チップＣＰが封止体（封止樹脂）ＲＳの内部に埋め込まれた半導体パッケージである。図２２および図２３に示すように、半導体装置ＳＤ２は、半導体チップＣＰと、複数のワイヤ（導電性部材）ＢＷと、複数のリード（外部端子）ＬＤと、封止体ＲＳと、を有している。
【０１３３】
封止体ＲＳは、４つの辺を有する略四角形の平面形状を有し、各辺において、辺に直交する方向に延在するように複数本のリードＬＤが封止体ＲＳから突出している。封止体ＲＳの中央部分には、半導体チップＣＰが配置されている。
【０１３４】
半導体チップＣＰは、表面（主面）ＣＰａと、表面ＣＰａの反対側に位置する裏面（主面）ＣＰｂと、表面ＣＰａ上に形成された複数のパッド電極（チップ電極、端子）ＰＤと、を有している。図示しないが、半導体チップＣＰの表面ＣＰａ側には、例えばトランジスタやダイオードなどの複数の半導体素子が形成され、この半導体素子は表面ＣＰａに形成された複数のパッド電極ＰＤと電気的に接続されている。
【０１３５】
図２２に示すように、半導体チップＣＰは、複数の吊りリードＴＬにより支持されるダイパッド（チップ搭載部）ＤＰ上に接着材ＤＢ（図２３参照）を介して搭載（固着）され、半導体チップＣＰの複数のパッド電極ＰＤは、ワイヤＢＷを介して外部端子である複数のリードＬＤとそれぞれ電気的に接続されている。リードＬＤは、例えば銅からなる。ワイヤＢＷは、例えば金または銅からなる。
【０１３６】
また、半導体チップＣＰおよび複数のワイヤＢＷは、封止体ＲＳにより樹脂封止される。封止体ＲＳは、図２３に示すように上面（面）ＲＳａ、上面ＲＳａの反対側に位置する下面（面）ＲＳｂ、および上面ＲＳａと下面ＲＳｂの間に位置する側面ＲＳｃを有している。封止体ＲＳは、例えば熱硬化性樹脂に、シリカなどのフィラ材を添加した絶縁物である。
【０１３７】
また、複数のリードＬＤは、それぞれ一部が封止体ＲＳの内部に封止され、それ以外が露出している。封止体ＲＳの内部に位置する部分をインナーリード部ＩＬ、封止体ＲＳの外部に位置する部分をアウターリード部ＯＬとして区別する。このアウターリード部ＯＬは、半導体装置ＳＤ２の外部端子となる。図２３に示すように、アウターリード部ＯＬは、ガルウイング形状を有している。アウターリード部ＯＬの表面には、はんだ膜ＳＦ２が形成されている。
【０１３８】
このはんだ膜ＳＦ２は外装めっき膜と呼ばれ、はんだ膜ＳＦ２をアウターリード部（外部端子）ＯＬの表面に形成しておくことで、半導体装置ＳＤ２を実装基板に実装する際に、導電性接合材であるはんだに対する外部端子の濡れ性を向上させることができる。はんだ膜ＳＦ２は、前述の鉛フリーはんだからなり、例えばスズ（Ｓｎ）のみ、スズ−ビスマス（Ｓｎ−Ｂｉ）、スズ−銅（Ｓｎ−Ｃｕ）、またはスズ−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）などである。
【０１３９】
なお、半導体パッケージの構造は、図２２および図２３に示す例に限定されず、変形例として、ＱＦＮ型の半導体装置（図示は省略）に適用することができる。前述のＱＦＰ型の半導体装置ＳＤ２は、アウターリード部ＯＬが封止体ＲＳの側面ＲＳｃから突出した構造を有しているのに対して、ＱＦＮ型の半導体装置は、アウターリード部（外部端子）が、封止体の下面（実装面）において封止体から露出した構造を有している。このＱＦＮ型の半導体装置の場合であっても、実装基板に実装する際に、導電性接合材であるはんだに対する外部端子の濡れ性を向上させる観点から、露出面にはんだからなる金属膜（はんだめっき膜）を形成しておくことが好ましい。
【０１４０】
（変形例１の半導体装置の製造方法）
次に、図２２および図２３に示す半導体装置ＳＤ２の製造工程について、説明する。図２４は、図２２および図２３に示す半導体装置の組み立てフローを示す説明図である。変形例１の半導体装置ＳＤ２は、図２４に示す組立てフローに沿って製造される。
【０１４１】
１．基材準備工程（Ｓ２１）
まず、図２４に示す基材準備工程（Ｓ２１）では、図示しないが、半導体チップＣＰを搭載する基材としてのリードフレームを準備する。このリードフレームの製品形成領域には、半導体チップＣＰを搭載するためのダイパッドＤＰを有する複数の吊りリードＴＬと、複数のリードＬＤとが設けられている。図示しないが、製品形成領域は、図２２に示す半導体装置ＳＤ２の１個分に相当し、この製品形成領域の周囲には図２４に示す個片化工程（Ｓ２７）にてリードフレームを切断するための切断領域が設けられている。
【０１４２】
リードフレームの構成材料は以下に限定されるものではないが、例えば、銅（Ｃｕ）、銅合金、銅の表面にニッケル（Ｎｉ）のめっき膜が積層されたもの、あるいは４２アロイなどの鉄系材料から成る金属板にパターニング処理を施すことにより形成される。
【０１４３】
２．半導体チップ搭載工程（Ｓ２２）
次に、図２４に示す半導体チップ搭載工程（ダイボンディング工程）（Ｓ２２）では、図２２に示すダイパッドＤＰ上に接着剤ＤＢ（図２３参照）を介して半導体チップＣＰを搭載する。接着剤ＤＢは、例えば、熱硬化性樹脂または熱硬化性樹脂に銀（Ａｇ）粒子を混合したものを用いる。搭載方式は、例えば半導体チップＣＰの裏面ＣＰｂ（図２３参照）とダイパッドＤＰの上面とを対向させた状態で搭載する、いわゆるフェイスアップ実装方式としている。
【０１４４】
３．電気的接続工程（Ｓ２３）
次に、図２４に示す電気的接続工程（ワイヤボンディング工程）（Ｓ２３）では、図２２に示すように、半導体チップＣＰの複数のパッド電極ＰＤと、半導体チップＣＰの周囲に配置された複数のリードＬＤとを複数のワイヤＢＷを介して、それぞれ電気的に接続する。変形例１では、例えば、超音波振動と熱圧着を併用してワイヤＢＷを接合するボールボンディング（ネイルヘッドボンディング）法によりワイヤＢＷを接続する。ワイヤＢＷの材料としては、例えば、金、銅、およびこれらの合金が挙げられる。
【０１４５】
４．封止工程（Ｓ２４）
次に、図２４に示す封止工程（Ｓ２４）では、半導体チップＣＰ、ダイパッドＤＰ、複数のワイヤＢＷ、および複数のリードＬＤの一部（インナーリード部ＩＬに相当する）を封止体ＲＳにより封止する。変形例１では、例えば、金型内に樹脂を圧入した後硬化させる、いわゆるトランスファモールド方式により封止体ＲＳを形成する。
【０１４６】
５．めっき工程（Ｓ２５）
次に、図２４に示すめっき工程（Ｓ２５）では、図２２に示すリードＬＤの表面にはんだからなる金属膜（めっき膜）を形成する。変形例１では、例えば、リードＬＤをめっき溶液に浸し、封止体ＲＳから露出したリードＬＤ（アウターリード部ＯＬに相当）の表面に、図２３に示す金属膜（はんだめっき膜）ＳＦ２を形成する。
【０１４７】
はんだ膜ＳＦ２は前述のように実装基板に実装する際に、導電性接合材であるはんだに対する外部端子の濡れ性を向上させる観点から形成するが、リードＬＤを構成する金属で形成された基材部（下地部）の表面がはんだ膜ＳＦ２に覆われていれば、はんだ膜ＳＦ２の厚さは薄くても良い。変形例１では、はんだ膜ＳＦ２の厚さはアウターリード部ＯＬよりも薄く、例えば１０μｍ〜２０μｍ程度である。
【０１４８】
６．リードカット工程（リード成形工程）（Ｓ２６）
次に、図２４に示すリードカット工程（Ｓ２６）では、図示しないが、半導体チップＣＰを搭載する基材であるリードフレームの、アウターリード部ＯＬの端部を切断する。本工程の切断方法は特に限定されないが、例えば、リードフレームの下面側にパンチ（切断刃）を、上面側にはダイ（支持治具）をそれぞれ配置してプレス加工することで切断する。
【０１４９】
また、図２３に示すように、変形例１のリードＬＤは、アウターリード部ＯＬのそれぞれをガルウイング状に成形する。リードＬＤのアウターリード部ＯＬを成形する方法は特に限定されないが、例えば成形用のパンチとダイを用いてプレス加工することで成形することができる。以上がリードカット工程（Ｓ２６）である。
【０１５０】
７．個片化工程（Ｓ２７）
次に、図２４に示す個片化工程では、図２２に示す吊りリードＴＬを切断し、半導体チップＣＰを搭載した半導体装置ＳＤ２を個片化する。個片化方法は、例えば、切断金型を用いてプレス加工により切断する方法を適用することができる。
【０１５１】
なお、本工程で得られる半導体装置ＳＤ２は、試験前の半完成品（組立体）の状態である。従って、本工程の後、外観試験工程および図２４に示す電気的試験工程を行い、合格したものが、図２２および図２３に示す完成品の半導体装置ＳＤ２となる。
【０１５２】
８．電気的試験工程（Ｓ２８）
次に、図２４に示す電気的試験工程では、半導体装置に電流を流して、回路中に断線がない事や所定の（許容範囲内の）電気的特性を備えている事を確認する試験を行う。また本工程では電気的試験の結果に基づいて、良品、不良品の判定を行い、不良品を除外する。
【０１５３】
以下、電気的試験工程について、詳細に説明する。
【０１５４】
（変形例１の電気的試験工程）
図２５は、変形例１の半導体装置を取り付けた試験装置のソケットの一部を拡大して示す要部断面図である。
【０１５５】
図２５に示すように、変形例１では、ソケットＴＳ上に半導体装置ＳＤ２を配置した後、封止体ＲＳから外方へ突出するアウターリード部ＯＬの先端部をプローブピンＰＡに向かって押し付ける。これにより、プローブピンＰＡの先端部ＰＡｃがアウターリード部ＯＬに接触する。特に、図２３に示すように、変形例１の半導体装置ＳＤ２は、アウターリード部ＯＬの表面にはんだ膜ＳＦ２が形成されているので、プローブピンＰＡの先端部ＰＡｃは、はんだ膜ＳＦ２に接触する。
【０１５６】
この際、プローブピンＰＡとアウターリード部ＯＬとの接触抵抗を低減させ、安定的に電気的試験を行うため、プローブピンＰＡとアウターリード部ＯＬとの接触荷重は、例えば、本実施の形態では、２０ｇｆ（約０．２Ｎ）〜５０ｇｆ（約０．５Ｎ）程度とし、プローブピンＰＡの先端部ＰＡｃがはんだ膜ＳＦ２またはアウターリード部ＯＬに食い込んだ状態とするのが好適である。ここで、接触荷重とは、接触時にアウターリード部ＯＬがプローブピンＰＡから受ける荷重のことである。
【０１５７】
そして、外部のテスト回路（図示せず）から所定の電気信号が半導体装置ＳＤ２に対して送信されて電気的試験が行われる。試験中は、プローブピンＰＡを介して半導体装置ＳＤ２に通電し、かつ、半導体装置ＳＤ２から流れる信号電流などを計測することで、回路中に断線がない事や所定の（許容範囲内の）電気的特性を備えている事を確認する。また電気的試験の結果に基づいて、良品、不良品の判定を行い、不良品を除外する。良品、不良品の仕分けは、例えば、ソケットＴＳから取り出す際に良品と不良品を異なる搬送先に搬送することで行う。
【０１５８】
ここで、変形例１のプローブピンＰＡの先端部ＰＡｃは、上記第１の実施の形態に係るプローブピンＰＡ１の先端部ＰＡｃ１と同様の構成を採用することができる。すなわち、変形例１のプローブピンＰＡの先端部ＰＡｃは、基材と、前記基材上に形成されたニッケル膜と、前記ニッケル膜上に形成され、銀からなる導電膜と、を有する（図１０参照）。そして、前記導電膜は、前記ニッケル膜よりも厚い。これにより、変形例１のプローブピンＰＡは、先端部ＰＡｃの最表層に形成された導電膜の拡散摩耗および摺動摩耗を同時に低減することができ、プローブピンとしての電気的特性の劣化を防止することができる。
【０１５９】
なお、変形例１のプローブピンＰＡの先端部ＰＡｃは、上記第１の実施の形態のプローブピンＰＡ１と同様の構成を採用した場合を例に説明したが、上記構成に限定されず、第２の実施の形態のプローブピンＰＡ２、第３の実施の形態のプローブピンＰＡ３と同様の構成を採用してもよい。
【０１６０】
（変形例２）
図２６は、変形例２の試験装置のソケットに備わるプローブピンの構造を示す要部断面図である。以下、変形例２のプローブピンＰＡを、プローブピンＰＢと称する。
【０１６１】
図２６に示すように、変形例２のプローブピンＰＢは、本体部（図示せず）に摺動自在に収容され、テスト基板の外部端子に接触する２枚のコンタクト部ＰＢｃ、ＰＢｃと、コンタクト部ＰＢｃ、ＰＢｃに挟持され、細長直方体形状の支持部ＰＢｒと、コンタクト部ＰＢｃ，ＰＢｃを本体部（図示せず）から押し出す方向に押圧するバネ部材ＰＢｐと、により構成されている。コンタクト部ＰＢｃ，ＰＢｃは、プローブピンＰＢの接触領域であって、略三角錐状の先端部を有している。
【０１６２】
従って、試験時には、コンタクト部ＰＢｃ，ＰＢｃの先端が半導体装置の外部端子と確実に接触するように、コンタクト部ＰＢｃ，ＰＢｃに対して常にバネ部材ＰＢｐによって本体部（図示せず）から押し出す方向に荷重が付与される構造となっている。
【０１６３】
ここで、変形例２のプローブピンＰＢのコンタクト部ＰＢｃ，ＰＢｃは、上記第１の実施の形態に係るプローブピンＰＡ１の先端部ＰＡｃ１と同様の構成を採用することができる。すなわち、変形例２のプローブピンＰＢのコンタクト部ＰＢｃ，ＰＢｃは、基材と、前記基材上に形成されたニッケル膜と、前記ニッケル膜上に形成され、銀からなる導電膜と、を有する（図１０参照）。そして、前記導電膜は、前記ニッケル膜よりも厚い。これにより、変形例２のプローブピンＰＢは、コンタクト部ＰＢｃ，ＰＢｃの最表層に形成された導電膜の拡散摩耗および摺動摩耗を同時に低減することができ、プローブピンとしての電気的特性の劣化を防止することができる。
【０１６４】
なお、変形例２のプローブピンＰＢのコンタクト部ＰＢｃ，ＰＢｃは、上記第１の実施の形態のプローブピンＰＡ１と同様の構成を採用した場合を例に説明したが、上記構成に限定されず、第２の実施の形態のプローブピンＰＡ２、第３の実施の形態のプローブピンＰＡ３と同様の構成を採用してもよい。
【０１６５】
（変形例３）
図２７は、変形例３の試験装置のソケット端子ＰＣの構成、および、その実施態様を示す断面図である。
【０１６６】
上記第１の実施の形態、第２の実施の形態、第３の実施の形態、変形例１、および、変形例２では、電気的試験で用いるテスト端子として、先端部の尖った棒状の端子が垂直方向に変位するプローブピンＰＡ，ＰＡ１，ＰＡ２，ＰＡ３，ＰＢを例に説明した。それに対して、半導体装置の外部端子を先端部に押し付けた際に板状部材が撓むことにより、外部端子と先端部との接触を確保する、いわゆる板バネ構造のソケット端子がある。具体的には、図２７に示すように、板バネ構造のソケット端子（テスト端子）ＰＣは、支持部ＳＰＴを有する本体部ＢＹと、支持部ＳＰＴと接続され、かつ、半導体装置ＳＤ３の配置側に突き出た先端部ＰＣｃを含む板状部材ＢＵとを備え、半導体装置ＳＤ３のリード（外部端子）ＬＤを先端部ＰＣｃに押し付けた際に板状部材ＢＵが撓む。このようなソケット端子ＰＣは、ＱＦＰ型またはＱＦＮ型の半導体装置の電気的試験に用いられる。
【０１６７】
ここで、変形例３のソケット端子ＰＣの先端部ＰＣｃは、ソケット端子ＰＣの接触領域であって、上記第１の実施の形態に係るプローブピンＰＡ１の先端部ＰＡｃ１と同様の構成を採用することができる。すなわち、変形例３のソケット端子ＰＣの先端部ＰＣｃは、基材と、前記基材上に形成されたニッケル膜と、前記ニッケル膜上に形成され、銀からなる導電膜と、を有する（図１０参照）。そして、前記導電膜は、前記ニッケル膜よりも厚い。これにより、変形例３のソケット端子ＰＣは、拡散摩耗と摺動摩耗とを同時に低減することができ、ソケット端子の電気的特性の劣化を防止することができる。
【０１６８】
なお、電気的試験においてソケットの端子に大電流を流す必要がある場合には、リードとの接触面積を確保しやすく、かつ、省スペース化も図ることができる板バネ構造のソケット端子が有効である。ここで、例えば、図２７に示すソケット端子ＰＣに電流を流すと、半導体装置ＳＤ３のリードＬＤとソケット端子ＰＣの先端部ＰＣｃとの間に電流が流れ、リードＬＤを被覆するはんだ膜ＳＦ３とソケット端子ＰＣの先端部ＰＣｃとの接触箇所の温度が高温になる。従って、大電流を流す電気的試験においては、高温条件下で使用できるソケット端子であることが望ましい。
【０１６９】
このような要請の下、変形例３のソケット端子ＰＣの先端部ＰＣｃには、最表層に銀からなる導電膜が形成されているので、先端部ＰＣｃへの酸化ニッケル膜や酸化スズ膜の形成を効果的に防止することができる。従って、変形例３のソケット端子ＰＣは、電気的試験において大電流を流す場合でも、ソケット端子の電気的特性の劣化を低減することができる。
【０１７０】
なお、変形例３のソケット端子ＰＣの先端部ＰＣｃは、上記第１の実施の形態のプローブピンＰＡ１と同様の構成を採用した場合を例に説明したが、上記構成に限定されず、第２の実施の形態のプローブピンＰＡ２、第３の実施の形態のプローブピンＰＡ３と同様の構成を採用してもよい。
【符号の説明】
【０１７１】
ＢＬＲ  ランド（外部端子）
ＢＳ  配線基板
ＢＳａ  表面
ＢＳｂ  裏面（実装面）
ＢＴ  ボルト
ＢＵ  板状部材
ＢＷ  ワイヤ（導電性部材）
ＢＹ  本体部
ＣＬ  配線
ＣＰ  半導体チップ
ＣＰａ  表面（主面）
ＣＰｂ  裏面（主面）
ＤＢ  接着剤
ＤＰ  ダイパッド（チップ搭載部）
Ｇ１  ソケットベース（プローブガイド）
Ｇ２  フローティング台座（パッケージガイド）
Ｇ３  パッケージ押圧カバー
ＧＡ  合金
ＧＰ  剥離片
ＩＬ  インナーリード部
ＬＤ  リード（外部端子）
ＯＬ  アウターリード部（外部端子）
ＰＡ、ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ１０１、ＰＡ１０２、ＰＡ１０３  プローブピン（コンタクトピン、コンタクトプローブ、プローブ、探針）
ＰＡｂ、ＰＡｂ１、ＰＡｂ２、ＰＡｂ３、ＰＡｂ１０１、ＰＡｂ１０３  ニッケル膜
ＰＡｃ、ＰＡｃ２、ＰＡｃ３、ＰＡｃ１０１、ＰＡｃ１０２、ＰＡｃ１０３  先端部
ＰＡｃａ、ＰＡｃｂ  突起
ＰＡｄ  支持部
ＰＡｍ１、ＰＡｍ２、ＰＡｍ３、ＰＡｎ３、ＰＡｍ１０１、ＰＡｍ１０３  導電膜
ＰＡｐ  バネ部材
ＰＡｒ  コンタクト部
ＰＡｓ１、ＰＡｓ２、ＰＡｓ３、ＰＡｓ１０１、ＰＡｓ１０２、ＰＡｓ１０３  基材
ＰＡｖ  本体部
ＰＢ  プローブピン
ＰＢｃ  コンタクト部
ＰＢｐ  バネ部材
ＰＢｒ  支持部
ＰＣ  ソケット端子
ＰＣｃ  先端部
ＰＤ  パッド電極（チップ電極、端子）
ＲＳ  封止体（封止樹脂）
ＲＳａ  上面
ＲＳｂ  下面
ＲＳｃ  側面
ＳＢ  はんだボール（はんだ材）
ＳＤ１、ＳＤ２、ＳＤ３  半導体装置
ＳＦ、ＳＦ２、ＳＦ３  はんだ膜
ＳＰＴ  支持部
ＴＨｂ１、ＴＨｂ２、ＴＨｂ３、ＴＨｍ１、ＴＨｍ２、ＴＨｍ３、ＴＨｎ３  膜厚
ＴＬ  吊りリード
ＴＯ  酸化スズ膜
ＴＳ  ソケット
【図１】
2018197702.tif 000003
【図２】
2018197702.tif 000004
【図３】
2018197702.tif 000005
【図４】
2018197702.tif 000006
【図５】
2018197702.tif 000007
【図６】
2018197702.tif 000008
【図７】
2018197702.tif 000009
【図８】
2018197702.tif 000010
【図９】
2018197702.tif 000011
【図１０】
2018197702.tif 000012
【図１１】
2018197702.tif 000013
【図１２】
2018197702.tif 000014
【図１３】
2018197702.tif 000015
【図１４】
2018197702.tif 000016
【図１５】
2018197702.tif 000017
【図１６】
2018197702.tif 000018
【図１７】
2018197702.tif 000019
【図１８】
2018197702.tif 000020
【図１９】
2018197702.tif 000021
【図２０】
2018197702.tif 000022
【図２１】
2018197702.tif 000023
【図２２】
2018197702.tif 000024
【図２３】
2018197702.tif 000025
【図２４】
2018197702.tif 000026
【図２５】
2018197702.tif 000027
【図２６】
2018197702.tif 000028
【図２７】
2018197702.tif 000029