(57)【要約】【課題】  妨害波用のインバータが故障した際に、トランスを介して過電圧が当該インバータに印加されるのを防止することができる試験用電源装置を提供する。【解決手段】  基本周波数の電圧波形からなる基本波を生成する低帯域インバータと、基本周波数よりも高い高帯域テスト周波数の電圧波形からなる妨害波を生成する高帯域インバータと、低帯域インバータ及び高帯域インバータが１次コイル及び２次コイルにそれぞれ接続され、基本波に妨害波を重畳させるトランス結合回路と、トランス結合回路の１次コイルに並列に接続され、導通状態においてバイパス経路を形成する双方向サイリスタと、高帯域インバータの故障を検出する故障検出手段と、故障検出手段の検出結果に基づいて、双方向サイリスタを遮断状態から導通状態に切り替えるサイリスタ制御手段とにより構成される。【選択図】  図２
2018042358.tif 000002
【特許請求の範囲】
【請求項１】
基本周波数の試験用電源装置において、
上記基本周波数の電圧波形からなる基本波を生成する低帯域インバータと、
上記基本周波数よりも高い高帯域テスト周波数の電圧波形からなる妨害波を生成する高帯域インバータと、
上記低帯域インバータ及び上記高帯域インバータが１次コイル及び２次コイルにそれぞれ接続され、上記基本波に上記妨害波を重畳させるトランス結合回路と、
上記トランス結合回路の上記１次コイルに並列に接続され、導通状態においてバイパス経路を形成する双方向サイリスタと、
上記高帯域インバータの故障を検出する故障検出手段と、
上記故障検出手段の検出結果に基づいて、上記双方向サイリスタを遮断状態から上記導通状態に切り替えるサイリスタ制御手段とを備えたことを特徴とする試験用電源装置。
【請求項２】
故障の検出によって上記双方向サイリスタが上記導通状態に切り替えられた後、上記高帯域インバータを停止させるインバータ制御手段を備えたことを特徴とする請求項１に記載の試験用電源装置。
【請求項３】
上記トランス結合回路の上記１次コイルに並列に接続され、閉状態においてバイパス経路を形成する開閉器と、
上記開閉器を開状態及び閉状態間で切り替える開閉器制御手段とを備え、
上記低帯域インバータは、上記基本波に低帯域テスト周波数の電圧波形が重畳された合成波を生成し、
上記開閉器制御手段は、上記低帯域テスト周波数の電源から上記高帯域テスト周波数の電源に変更する場合に、上記開閉器を閉状態から開状態に切り替えることにより、上記バイパス経路を遮断することを特徴とする請求項１又は２に記載の試験用電源装置。
【請求項４】
上記開閉器制御手段は、上記故障検出手段の検出結果に基づいて、上記開閉器を開状態から閉状態に切り替え、
上記サイリスタ制御手段は、上記開閉器が閉状態に切り替えられた後、上記双方向サイリスタを上記導通状態から遮断状態に切り替えることを特徴とする請求項３に記載の試験用電源装置。
【請求項５】
上記インバータ制御手段は、上記低帯域テスト周波数の電源を生成する場合に、上記低帯域インバータに上記合成波を生成させる一方、上記高帯域インバータを停止させ、上記高帯域テスト周波数の電源を生成する場合に、上記低帯域インバータに上記基本波を生成させ、かつ、上記高帯域インバータに上記妨害波を生成させ、さらに、上記高帯域テスト周波数の電源から上記基本波の電源に変更する場合に、上記開閉器が開状態から閉状態に切り替えられた後、上記高帯域インバータを停止させることを特徴とする請求項３又は４に記載の試験用電源装置。
【請求項６】
上記故障検出手段は、上記高帯域インバータの出力電流、出力電圧又は温度に基づいて、上記高帯域インバータの故障を検出することを特徴とする請求項１〜５のいずれかに記載の試験用電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験用電源装置に係り、さらに詳しくは、基本周波数の交流電源の供給を受ける検査対象装置に対して電源を供給する試験用電源装置の改良に関する。
【背景技術】
【０００２】
商用電源から基本周波数の交流電源が供給される電力装置には、太陽電池や燃料電池の出力変換を行うＰＣＳ（Power Conditioning System）等がある。この種の電力装置は、商用電源の電圧変動に対する耐性試験に適合することが求められる。例えば、ＥＭＣ（Electro-Magnetic Compatibility：電磁両立性）試験規格では、基本周波数の電圧波形に様々な周波数の電圧波形が妨害波として重畳された合成波に対するイミュニティ（電磁的な耐性）が要求される。耐性試験では、電源装置から供給される電圧波形が歪んでいても電力装置が正常に動作するか否かが判別される。
【０００３】
上述した耐性試験を行うための試験用電源装置は、ＡＣシミュレータと呼ばれ、リニアアンプ方式の電源装置が知られている。リニアアンプ方式の電源装置は、信号発生器により生成される高調波信号を基本周波数の信号に加算し、能動素子の増幅作用を利用して電力増幅を行う装置であり、定格出力は高々数ｋＶＡ〜数十ｋＶＡ程度である。このため、大容量のＰＣＳの耐性試験には適さないという問題があった。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
そこで、インバータ方式の電源装置を用いて耐性試験を行うことが考えられる。インバータ方式の電源装置は、複数のスイッチング素子からなるインバータを所定のスイッチング周波数で動作させることによって合成波を生成する装置であり、大容量化が容易である。例えば、基本周波数は５０Ｈｚ又は６０Ｈｚであることから、数ｋＨｚ〜十数ｋＨｚ程度のスイッチング周波数が使用される。ところが、上述したＥＭＣ試験規格では、基本周波数の４０倍といった高次の高調波を生成する必要があり、数ｋＨｚ〜十数ｋＨｚ程度のスイッチング周波数で高次の高調波を生成すると、分解能不足によって電圧波形に歪みが生じてしまうという問題がある。
【０００５】
一方、スイッチング周波数を高くすることにより、高次の高調波波形に歪みが生じるのを防止することができるが、スイッチング周波数を高くすれば、スイッチングによる電力損失が増大してしまうという問題がある。
【０００６】
そこで、基本波に妨害波が重畳された電源を生成するために、基本波を生成するインバータと、妨害波を生成するインバータとを用いることが考えられる。基本波用のインバータよりも高いスイッチング周波数で妨害波用のインバータを動作させれば、スイッチング動作による電力損失の増大を抑制しつつ、高次の高調波波形に歪みが生じるのを防止することができる。
【０００７】
基本波に妨害波を重畳させるためには、基本波用インバータの出力と妨害波用インバータの出力とをトランスで結合させる構成が考えられる。しかしながら、この様なトランス結合の場合、妨害波用インバータが故障した時、妨害波用インバータを停止させると、基本波用インバータからトランスを介して負荷へ流れる大電流により、トランスを介して妨害波用インバータに過電圧が印加されてしまうという問題がある。
【０００８】
本発明は、上記事情に鑑みてなされたものであり、スイッチング動作による電力損失の増大を抑制しつつ、高次の高調波波形に歪みが生じるのを防止することができるとともに、妨害波用のインバータが故障した際に、トランスを介して過電圧が当該インバータに印加されるのを防止することができる試験用電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１の態様による試験用電源装置は、基本周波数の試験用電源装置であって、上記基本周波数の電圧波形からなる基本波を生成する低帯域インバータと、上記基本周波数よりも高い高帯域テスト周波数の電圧波形からなる妨害波を生成する高帯域インバータと、上記低帯域インバータ及び上記高帯域インバータが１次コイル及び２次コイルにそれぞれ接続され、上記基本波に上記妨害波を重畳させるトランス結合回路と、上記トランス結合回路の上記１次コイルに並列に接続され、導通状態においてバイパス経路を形成する双方向サイリスタと、上記高帯域インバータの故障を検出する故障検出手段と、上記故障検出手段の検出結果に基づいて、上記双方向サイリスタを遮断状態から上記導通状態に切り替えるサイリスタ制御手段とを備える。
【００１０】
この様な構成によれば、低帯域インバータ及び高帯域インバータのスイッチング動作によって電力増幅が行われるため、大容量化が容易である。また、高帯域インバータによって妨害波が生成されるため、高次の高調波波形に歪みが生じるのを防止することができる。また、トランス結合回路が基本波に妨害波を重畳させるため、１つのインバータによって電力増幅が行われる場合に比べ、スイッチング動作による電力損失の増大を抑制することができる。さらに、高帯域インバータの故障が検出されれば、双方向サイリスタを遮断状態から導通状態に切り替えることにより、双方向サイリスタを通るバイパス経路を速やかに形成することができる。このため、妨害波用の高帯域インバータが故障した際に、基本波用の低帯域インバータから負荷へ流れる大電流によって、トランスを介して過電圧が高帯域インバータに印加されるのを防止することができる。
【００１１】
本発明の第２の態様による試験用電源装置は、上記構成に加え、故障の検出によって上記双方向サイリスタが上記導通状態に切り替えられた後、上記高帯域インバータを停止させるインバータ制御手段を備えて構成される。
【００１２】
この様な構成によれば、低帯域インバータからトランス結合回路を介して負荷へ流れる大電流によって、トランス結合回路を介して高帯域インバータに過電圧が印加されるのを確実に防止することができる。
【００１３】
本発明の第３の態様による試験用電源装置は、上記構成に加え、上記トランス結合回路の上記１次コイルに並列に接続され、閉状態においてバイパス経路を形成する開閉器と、上記開閉器を開状態及び閉状態間で切り替える開閉器制御手段とを備え、上記低帯域インバータが、上記基本波に低帯域テスト周波数の電圧波形が重畳された合成波を生成し、上記開閉器制御手段が、上記低帯域テスト周波数の電源から上記高帯域テスト周波数の電源に変更する場合に、上記開閉器を上記閉状態から開状態に切り替えることにより、上記バイパス経路を遮断するように構成される。
【００１４】
この様な構成によれば、開閉器を切り替えることにより、低帯域テスト周波数の電圧波形が基本波に重畳された合成波からなる電源と、高帯域テスト周波数の妨害波が基本波に重畳された電源とを任意に選択することができる。また、低帯域テスト周波数の電源と高帯域テスト周波数の電源との切り替えに開閉器を用いることにより、双方向サイリスタ等の半導体スイッチング素子を用いる場合に比べ、耐久性を確保することができる。
【００１５】
本発明の第４の態様による試験用電源装置は、上記構成に加え、上記開閉器制御手段が、上記故障検出手段の検出結果に基づいて、上記開閉器を開状態から閉状態に切り替え、上記サイリスタ制御手段が、上記開閉器が閉状態に切り替えられた後、上記双方向サイリスタを上記導通状態から遮断状態に切り替えるように構成される。この様な構成によれば、双方向サイリスタの使用が短時間に制限されるため、電流耐量を抑えることができる。
【００１６】
本発明の第５の態様による試験用電源装置は、上記構成に加え、上記インバータ制御手段が、上記低帯域テスト周波数の電源を生成する場合に、上記低帯域インバータに上記合成波を生成させる一方、上記高帯域インバータを停止させ、上記高帯域テスト周波数の電源を生成する場合に、上記低帯域インバータに上記基本波を生成させ、かつ、上記高帯域インバータに上記妨害波を生成させ、さらに、上記高帯域テスト周波数の電源から上記基本波の電源に変更する場合に、上記開閉器が開状態から閉状態に切り替えられた後、上記高帯域インバータを停止させるように構成される。
【００１７】
この様な構成によれば、高帯域テスト周波数の電源から基本波の電源に変更する場合、高帯域インバータを停止させるよりも前に、開閉器が開状態から閉状態に切り替えられるため、低帯域インバータからトランス結合回路を介して負荷へ流れる大電流により、トランス結合回路を介して高帯域インバータに過電圧が印加されるのを防止することができる。
【００１８】
本発明の第６の態様による試験用電源装置は、上記構成に加え、上記故障検出手段が、上記高帯域インバータの出力電流、出力電圧又は温度に基づいて、上記高帯域インバータの故障を検出するように構成される。この様な構成によれば、出力電流又は出力電圧の急激な変化や温度の上昇によって高帯域インバータの故障を検出することができる。
【発明の効果】
【００１９】
本発明によれば、スイッチング動作による電力損失の増大を抑制しつつ、高次の高調波波形に歪みが生じるのを防止することができるとともに、妨害波用のインバータが故障した際に、トランスを介して過電圧が当該インバータに印加されるのを防止することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態による試験用電源装置１の一構成例を示したシステム図である。
【図２】図１の電源生成ユニット１２の構成例を示した図である。
【図３】図２の高帯域インバータ１２３及びトランス結合回路１２４の詳細を示した図である。
【図４】図２のインバータ制御回路１２９の構成例を示したブロック図である。
【図５】図２の電源生成ユニット１２の動作例を示した図である。
【図６】図１の情報処理端末１１内の機能構成の一例を示したブロック図である。
【図７】図６の情報処理端末１１における高帯域テストの開始時の動作例を示したフローチャートである。
【図８】図６の情報処理端末１１における高帯域テストの終了時の動作例を示したフローチャートである。
【図９】図６の情報処理端末１１における故障検出時の動作例を示したフローチャートである。
【発明を実施するための形態】
【００２１】
＜試験用電源装置１＞
図１は、本発明の実施の形態による試験用電源装置１の一構成例を示したシステム図である。図中には、検査対象のＰＣＳ（Power Conditioning System）２に接続された試験用電源装置１が示されている。ＰＣＳ２は、太陽電池又は燃料電池で発電された直流電力を交流電力に変換し、安定した電圧及び周波数で電力系統へ出力する電力変換装置である。
【００２２】
試験用電源装置１は、基本周波数ｆ０の交流電源の供給を受ける検査対象装置に対し、電源を供給するＡＣシミュレータであり、基本周波数ｆ０の電圧波形に様々な周波数の電圧波形が妨害波として重畳された合成波を生成して各種の耐性試験を行う。この試験用電源装置１は、基本周波数ｆ０や耐性試験のためのテスト周波数を指定する情報処理端末１１と、情報処理端末１１からのテスト周波数指示に基づいて、合成波を生成し、ＰＣＳ２に電源として印加する電源生成ユニット１２とにより構成される。
【００２３】
情報処理端末１１は、例えば、耐性試験用のアプリケーションプログラムに基づいて動作するパーソナルコンピュータである。この情報処理端末１１は、閾値周波波ｆｔｓ１未満の低帯域テスト周波数ｆ１を指定し、或いは、閾値周波数ｆｔｓ２以上の高帯域テスト周波数ｆ２を指定するためのテスト周波数指示を生成し、電源生成ユニット１２へ出力する。
【００２４】
閾値周波数ｆｔｓ１及びｆｔｓ２は、いずれも基本周波数ｆ０よりも高い周波数の固定値であり、予め定められる。閾値周波数ｆｔｓ１は、閾値周波数ｆｔｓ２以上である。低帯域テスト周波数ｆ１及び高帯域テスト周波数ｆ２は、ユーザ操作に基づいて指定され、或いは、予め定められたテストスケジュールに従って自動的に指定される。
【００２５】
基本周波数ｆ０は、商用電源の周波数に対応し、例えば、ｆ０＝５０Ｈｚである。情報処理端末１１は、基本周波数ｆ０の１２倍以下の範囲内で予め定められる周波数を閾値周波数ｆｔｓ１及びｆｔｓ２として、低帯域テスト周波数ｆ１及び高帯域テスト周波数ｆ２を指定する。閾値周波数ｆｔｓ１及びｆｔｓ２は、例えば、ｆｔｓ１＝ｆｔｓ２であり、基本周波数ｆ０の９倍、すなわち、ｆｔｓ１及びｆｔｓ２＝４５０Ｈｚが用いられる。
【００２６】
低帯域テスト周波数ｆ１は、基本周波数ｆ０の０．３３倍以上９倍未満の範囲内で指定される。一方、高帯域テスト周波数ｆ２は、基本周波数ｆ０の９倍以上４０倍以下の範囲内で指定される。この様な構成を採用することにより、ＥＭＣ試験規格で定められた様々な耐性試験を行うことができる。
【００２７】
例えば、個別高調波試験、次数間高調波試験及び周波数スイープ試験を行うことができる。個別高調波試験は、２次から４０次までの高調波を順次に重畳させる耐性試験である。次数間高調波試験は、基本周波数ｆ０の非整数倍の電圧波形を次数間高調波と呼び、この次数間高調波を重畳させる耐性試験である。周波数スイープ試験は、０．３３次から４０次までの高調波を段階的又は連続的に重畳させる耐性試験である。なお、基本周波数ｆ０がｆ０＝６０Ｈｚであれば、閾値周波数ｆｔｓ１及びｆｔｓ２には、５４０Ｈｚが用いられる。
【００２８】
電源生成ユニット１２は、商用電源３から供給される電力を利用して所望の交流電圧を電源として生成するインバータユニットである。商用電源３は、例えば、３相３線式で周波数が５０Ｈｚ、電圧の実効値が４２０Ｖの交流電力を電源生成ユニット１２に供給する。
【００２９】
＜電源生成ユニット１２＞
図２は、図１の電源生成ユニット１２の構成例を示した図である。この電源生成ユニット１２は、コンバータ１２１、低帯域インバータ１２２、高帯域インバータ１２３、トランス結合回路１２４、開閉器１２５、出力端子１２６、コンバータ制御回路１２７、インバータ制御回路１２８，１２９、電流計１３１，１３２、電圧計１３３，１３４及び双方向サイリスタ１３５により構成される。
【００３０】
コンバータ１２１は、商用電源３を利用して直流電圧を生成する変換器であり、複数のスイッチング素子、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）からなる。このコンバータ１２１は、商用電源３から入力される交流電圧を直流電圧に変換し、低帯域インバータ１２２及び高帯域インバータ１２３へ出力する。コンバータ１２１の各スイッチング素子は、ゲート駆動信号ＧＳによってスイッチングする。コンバータ１２１から出力される直流電圧は、例えば、６５０Ｖである。
【００３１】
低帯域インバータ１２２は、コンバータ１２１から入力される直流電圧を低帯域の交流電圧に変換し、トランス結合回路１２４又は開閉器１２５を介して出力端子１２６から出力するスイッチング方式の変換器であり、複数のスイッチング素子、例えば、ＩＧＢＴからなる。低帯域インバータ１２２の各スイッチング素子は、ゲート駆動信号ＧＳ１によってスイッチングする。
【００３２】
この低帯域インバータ１２２は、所定のスイッチング周波数ｆｓ１、例えば、ｆｓ１＝７ｋＨｚで動作し、基本周波数ｆ０の電圧波形からなる基本波を生成し、或いは、当該基本波に低帯域テスト周波数ｆ１の電圧波形が妨害波として重畳された合成波を生成する。低帯域インバータ１２２により基本波に重畳される妨害波の電圧レベルは、基本波の電圧レベルの０〜十数％程度である。なお、スイッチング周波数ｆｓ１は、数ｋＨｚを上回る周波数、例えば、十数ｋＨｚ、具体的には、１６ｋＨｚ〜１８ｋＨｚであってもよい。
【００３３】
また、低帯域インバータ１２２は、基本周波数ｆ０の整数倍の高調波が妨害波として重畳され、或いは、基本周波数ｆ０の非整数倍の次数間高調波が妨害波として重畳された合成波を生成する。次数間高調波には、基本周波数ｆ０の１倍未満の電圧波形が含まれる。
【００３４】
高帯域インバータ１２３は、コンバータ１２１から入力される直流電圧を高帯域の交流電圧に変換し、トランス結合回路１２４へ出力するスイッチング方式の変換器であり、複数のスイッチング素子からなる。高帯域インバータ１２３の各スイッチング素子は、ゲート駆動信号ＧＳ２によってスイッチングする。
【００３５】
この高帯域インバータ１２３は、低帯域インバータ１２２よりも高いスイッチング周波数ｆｓ２、例えば、ｆｓ２＝４２ｋＨｚで動作し、高帯域テスト周波数ｆ２の電圧波形からなる妨害波を生成する。また、高帯域インバータ１２３は、基本周波数ｆ０の整数倍の高調波又は基本周波数ｆ０の非整数倍の次数間高調波を妨害波として生成する。
【００３６】
また、高帯域インバータ１２３は、低帯域インバータ１２２よりも出力が小さい。例えば、低帯域インバータ１２２の出力が８００ｋＶＡ程度であるのに対し、高帯域インバータ１２３の出力は、１５０ｋＶＡ程度であり、低帯域インバータ１２２の１／５以下である。
【００３７】
トランス結合回路１２４は、低帯域インバータ１２２により生成される基本波に対し、高帯域インバータ１２３により生成される妨害波を重畳させるための変圧器回路であり、低帯域インバータ１２２及び高帯域インバータ１２３が１次コイル及び２次コイルにそれぞれ接続される。このトランス結合回路１２４により基本波に重畳される妨害波の電圧レベルは、基本波の電圧レベルの０〜十数％程度である。
【００３８】
開閉器１２５は、低帯域テスト周波数ｆ１の電源を出力する場合に導通し、高帯域テスト周波数ｆ２の電源を出力する場合に遮断する電磁開閉方式のスイッチであり、トランス結合回路１２４に並列に接続される。この開閉器１２５は、情報処理端末１１からの開閉駆動信号ＫＨにより、開状態（遮断状態）と閉状態（導通状態）とが切り替えられる。
【００３９】
双方向サイリスタ１３５は、高帯域インバータ１２３の故障が検出された際に導通する半導体スイッチング素子であり、２つのサイリスタを逆並列に接続することによって構成され、トランス結合回路１２４に並列に接続される。この双方向サイリスタ１３５は、情報処理端末１１からのゲート駆動信号ＧＫにより、遮断状態と導通状態とが切り替えられる。
【００４０】
電流計１３１は、出力端子１２６に接続されている負荷を流れる負荷電流Ｉｏｕｔを検出し、検出値をインバータ制御回路１２８及び１２９へ出力する電流検出器であり、低帯域インバータ１２２とトランス結合回路１２４との間に配置される。負荷電流Ｉｏｕｔは、低帯域インバータ１２２の出力電流である。
【００４１】
電流計１３２は、高帯域インバータ１２３の出力電流Ｉｉｎｖを検出し、検出値をインバータ制御回路１２９へ出力する電流検出器であり、高帯域インバータ１２３とトランス結合回路１２４との間に配置される。
【００４２】
電圧計１３３は、低帯域インバータ１２２の出力電圧Ｖｏｕｔを検出し、検出値をインバータ制御回路１２８へ出力する電圧検出器であり、電流計１３１とトランス結合回路１２４との間に配置される。この電圧計１３３は、１次コイル及び２次コイルがそれぞれ交流の各相とデルタ結線される。
【００４３】
電圧計１３４は、高帯域インバータ１２３の出力電圧Ｖｉｎｖを検出し、検出値をインバータ制御回路１２９へ出力する電圧検出器であり、トランス結合回路１２４の１次コイルに並列に配置される。この電圧計１３４は、１次コイルが交流の各相とスター結線され、２次コイルが交流の各相とデルタ結線される。
【００４４】
コンバータ制御回路１２７は、コンバータ１２１を制御するための制御回路であり、ゲート駆動信号ＧＳを生成し、コンバータ１２１へ出力する。インバータ制御回路１２８は、情報処理端末１１からのテスト周波数指示に基づいて、低帯域インバータ１２２を制御する制御回路であり、負荷電流Ｉｏｕｔ及び出力電圧Ｖｏｕｔを参照してゲート駆動信号ＧＳ１を生成し、低帯域インバータ１２２へ出力する。
【００４５】
このインバータ制御回路１２８は、負荷電流Ｉｏｕｔに対する指令値と電流計１３１による負荷電流Ｉｏｕｔの検出値との誤差に基づいて、低帯域インバータ１２２をフィードバック制御する。低帯域インバータ１２２に対するフィードバック制御により、低帯域インバータ１２２から所望の負荷電流Ｉｏｕｔを出力させることができる。
【００４６】
インバータ制御回路１２９は、情報処理端末１１からのテスト周波数指示に基づいて、高帯域インバータ１２３を制御する制御回路であり、負荷電流Ｉｏｕｔ、出力電流Ｉｉｎｖ及び出力電圧Ｖｉｎｖを参照してゲート駆動信号ＧＳ２を生成し、高帯域インバータ１２３へ出力する。
【００４７】
このインバータ制御回路１２９は、負荷電流Ｉｏｕｔに基づいて、高帯域インバータ１２３を制御する。すなわち、インバータ制御回路１２９は、電流計１３１による負荷電流Ｉｏｕｔの検出値を電流指令値として用いて高帯域インバータ１２３をフィードフォワード制御する。
【００４８】
検査対象のＰＣＳ２に出力される負荷電流Ｉｏｕｔに基づいて、高帯域インバータ１２３が制御されるため、トランス結合回路１２４の１次コイルに負荷電流Ｉｏｕｔに応じた出力電流を発生させることができる。特に、高帯域インバータ１２３に対するフィードフォワード制御により、負荷電流Ｉｏｕｔに対する指令値に応じた出力電流をトランス結合回路１２４の１次コイルに発生させることができる。
【００４９】
また、インバータ制御回路１２９は、低帯域テスト周波数ｆ１の電源を出力する場合に、開閉器１２５を閉状態（オン状態）に切り替えることにより、トランス結合回路１２４に対するバイパス経路を導通させた後、高帯域インバータ１２３を停止させる。一方、インバータ制御回路１２９は、高帯域テスト周波数ｆ２の電源を出力する場合に、高帯域インバータ１２３を動作させた後、開閉器１２５を開状態（オフ状態）に切り替えることにより、トランス結合回路１２４に対するバイパス経路を遮断し、インバータ制御回路１２８に対し、基本波を選択するように指示する。
【００５０】
図３は、図２の高帯域インバータ１２３及びトランス結合回路１２４の詳細を示した図である。高帯域インバータ１２３は、６つのスイッチング素子４と、６つの還流ダイオード５とにより構成され、コンバータ１２１からの直流入力を３相３線式の交流電圧に変換する。電圧の実効値は、例えば、３６０Ｖである。
【００５１】
スイッチング素子４には、スイッチング動作による電力損失が少ないトランジスタ、例えば、炭化ケイ素を用いたＦＥＴ（Field Effect Transistor：電界効果トランジスタ）などが用いられる。
【００５２】
還流ダイオード５は、スイッチング素子４を保護するための半導体素子であり、スイッチング素子４のソース端子とドレイン端子との間に並列に接続される。インバータ制御回路１２９からのゲート駆動信号ＧＳ２は、スイッチング素子４のゲート端子に入力される。
【００５３】
トランス結合回路１２４は、３つのトランス６と、トランス６の１次コイルと低帯域インバータ１２２からの交流入力と出力端子１２６とを互いに接続するオープンスター結線部と、トランス６の２次コイルと高帯域インバータ１２３とを互いに接続するデルタ結線部とにより構成される。低帯域インバータ１２２からの交流入力は、３相３線式の交流電圧であり、実効値は、例えば、４２０Ｖである。
【００５４】
オープンスター結線部及びデルタ結線部の構成は、以下の通りである。１次コイルの一端が交流入力の第１相に接続され、他端が第１相の出力端子１２６に接続されたトランス６の２次コイルは、一端が高帯域インバータ１２３の第１相に接続され、他端が第２相に接続されている。また、１次コイルの一端が交流入力の第２相に接続され、他端が第２相の出力端子１２６に接続されたトランス６の２次コイルは、一端が高帯域インバータ１２３の第２相に接続され、他端が第３相に接続されている。また、１次コイルの一端が交流入力の第３相に接続され、他端が第３相の出力端子１２６に接続されたトランス６の２次コイルは、一端が高帯域インバータ１２３の第３相に接続され、他端が第１相に接続されている。
【００５５】
このトランス結合回路１２４には、１次コイルに並列にコンデンサ１３０が接続されている。コンデンサ１３０は、コンデンサ１３０と１次コイルの漏れインダクタンスとにより、高帯域インバータ１２３のキャリア除去フィルタを形成するための容量素子である。このコンデンサ１３０は、トランス６ごとに設けられ、トランス６の１次コイルに並列に接続されている。
【００５６】
開閉器１２５は、トランス結合回路１２４の１次コイルに並列に接続され、閉状態において、トランス結合回路１２４に対するバイパス経路を形成する。この開閉器１２５は、トランス６ごとに設けられ、トランス６の１次コイルに並列に接続されている。
【００５７】
双方向サイリスタ１３５は、トランス結合回路１２４の１次コイルに並列に接続され、導通状態において、トランス結合回路１２４に対するバイパス経路を形成する。この双方向サイリスタ１３５は、トランス６ごとに設けられ、トランス６の１次コイルに並列に接続されている。
【００５８】
＜インバータ制御回路１２９＞
図４は、図２のインバータ制御回路１２９の構成例を示したブロック図である。このインバータ制御回路１２９は、実効値指令生成部２１、実効値演算部２２、実効値電圧制御部２３、瞬時電圧波形制御部２４、位相整合回路２５、加算器２６、ピークカットリミッタ２７、瞬時電流波形制御部２８及びゲート駆動信号生成部２９により構成される。
【００５９】
実効値指令生成部２１は、情報処理端末１１からの指示に基づいて、出力電圧Ｖｉｎｖの実効値を決めるための実効値指令を生成する。実効値演算部２２は、電圧計１３４により検出された出力電圧Ｖｉｎｖから実効値を求める。実効値電圧制御部２３は、出力電圧Ｖｉｎｖの実効値が一定となるようにフィードバック制御する制御部であり、減算器２３１及び波形指令生成部２３２により構成される。
【００６０】
減算器２３１は、実効値指令生成部２１により生成された実効値指令に対し、実効値演算部２２により求められた実効値を減算して実効値指令の誤差を生成し、波形指令生成部２３２へ出力する。波形指令生成部２３２は、情報処理端末１１からのテスト周波数指示と減算器２３１からの実効値指令の誤差とに基づいて、出力電圧Ｖｉｎｖの電圧波形を決めるための波形指令を生成する。波形指令生成部２３２は、例えば、誤差増幅部及び正弦波生成部により構成され、増幅した誤差と正弦波とから波形指令を作成する。
【００６１】
瞬時電圧波形制御部２４は、出力電圧Ｖｉｎｖの瞬時値をフィードバック制御する制御部であり、加算器２４１及びインバータ電圧ＰＩ制御部２４２により構成される。加算器２４１は、波形指令生成部２３２により生成された波形指令に対し、電圧計１３４により検出された出力電圧Ｖｉｎｖを逆位相で加算して波形指令の誤差を生成し、インバータ電圧ＰＩ制御部２４２へ出力する。インバータ電圧ＰＩ制御部２４２は、加算器２４１からの波形指令の誤差に基づいて、出力電流Ｉｉｎｖの電流波形を決めるための波形指令を生成する。インバータ電圧のＰＩ制御は、出力を波形指令と出力電圧Ｖｉｎｖの検出値との誤差の１次関数として制御するとともに、誤差の積分に応じて出力を変化させるフィードバック制御である。
【００６２】
位相整合回路２５は、電流計１３１により検出された負荷電流Ｉｏｕｔの位相を一定量ずらすことにより、インバータ電圧ＰＩ制御部２４２の波形指令と整合させる。この位相整合回路２５は、負荷電流Ｉｏｕｔの検出値をトランス結合回路１２４の２次コイル側の位相に整合させる移相器であり、検出値の位相を３０°遅らせる。位相のずれ３０°は、１次コイル側のスター結線と２次コイル側のデルタ結線との間の位相差に対応している。
【００６３】
インバータ制御回路１２９は、位相整合回路２５による整合後の検出値を電流指令値として用いて高帯域インバータ１２３をフィードフォワード制御する。この様な構成を採用することにより、トランス結合回路１２４の１次コイル側と２次コイル側との間における位相のずれを考慮して負荷電流Ｉｏｕｔの検出値から電流指令値が生成されるため、１次コイルに発生する出力電流の位相が負荷電流Ｉｏｕｔに対してずれるのを防止することができる。
【００６４】
加算器２６は、インバータ電圧ＰＩ制御部２４２により生成された波形指令に対し、位相整合回路２５からの負荷電流Ｉｏｕｔの検出値を電流指令値として同位相で加算し、ピークカットリミッタ２７へ出力する。ピークカットリミッタ２７は、負荷短絡時の過電流を防止するためのピークカット回路であり、加算器２６からの電流指令値に対し、ピークが一定レベルを超えないように制限する。この様な構成を採用することにより、負荷の短絡時等に、過電流がトランス結合回路１２４の１次コイルに発生するのを防止することができる。
【００６５】
瞬時電流波形制御部２８は、出力電流Ｉｉｎｖの瞬時値をフィードバック制御する制御部であり、加算器２８１，２８３及びインバータ電流ＰＩ制御部２８２により構成される。負荷電流Ｉｏｕｔは、出力端子１２６に接続されている負荷を実際に流れる電流であることから、負荷電流Ｉｏｕｔの検出値を出力電流Ｉｉｎｖの波形指令と同位相で加算して瞬時電流波形の指令値とすることにより、高帯域インバータ１２３を定電流運転状態で動作させるフィードフォワード制御が行われる。
【００６６】
低帯域テスト周波数ｆ１の電源から高帯域テスト周波数ｆ２の電源に切り替える場合、開閉器１２５を開状態に切り替えることにより、トランス結合回路１２４のバイパス経路が遮断される。その際、高帯域インバータ１２３のフィードフォワード制御により、遮断前の負荷電流が維持されるようにトランス結合回路１２４の１次コイルの両端に電圧が印加されるため、低帯域テスト周波数ｆ１から高帯域テスト周波数ｆ２への電源の切り替えを連続的に行うことができる。
【００６７】
加算器２８１は、ピークカットリミッタ２７からの波形指令に対し、電流計１３２により検出された出力電流Ｉｉｎｖを逆位相で加算して波形指令の誤差を生成し、インバータ電流ＰＩ制御部２８２へ出力する。インバータ電流ＰＩ制御部２８２は、加算器２８１からの波形指令の誤差に基づいて、出力電圧Ｖｉｎｖの波形指令値を生成する。加算器２８３は、インバータ電流ＰＩ制御部２８２により生成された波形指令値に対し、波形指令生成部２３２により生成された波形指令を同位相で加算し、ゲート駆動信号生成部２９へ出力する。
【００６８】
波形指令生成部２３２により生成される波形指令に基づいてフィードフォワード制御を行うことにより、電圧指令値の変動に対する応答性を向上させることができる。例えば、出力電圧Ｖｉｎｖの実効値を３６０Ｖから３３０Ｖに下げる指示が情報処理端末１１からインバータ制御回路１２９に入力されれば、出力電圧Ｖｉｎｖの実効値を速やかに下げることができる。一方、出力電圧Ｖｉｎｖ及び出力電流Ｉｉｎｖに基づくフィードバック制御により、高帯域インバータ１２３の出力精度を向上させることができる。
【００６９】
ゲート駆動信号生成部２９は、加算器２８３からの波形指令値に基づいて、ゲート駆動信号ＧＳ２を生成し、高帯域インバータ１２３へ出力する。このゲート駆動信号生成部２９は、ＰＷＭ（パルス幅変調）方式の駆動回路からなり、パルス状のゲート駆動信号ＧＳ２を生成する。ゲート駆動信号生成部２９は、例えば、三角波信号を生成する信号発振器と、波形指令値を三角波信号と比較する比較器とにより構成される。三角波信号の周波数、すなわち、キャリア周波数は、ｆｓ２＝４２ｋＨｚである。
【００７０】
インバータ制御回路１２８についても、インバータ制御回路１２９と同様に、電流計１３１により検出される負荷電流Ｉｏｕｔと、電圧計１３３により検出される出力電圧Ｖｏｕｔとに基づいて、ゲート駆動信号ＧＳ１を生成する。
【００７１】
図５は、図２の電源生成ユニット１２の動作例を示した図であり、波形指令値７と三角波信号８とからゲート駆動信号ＧＳ２が生成される様子が示されている。波形指令値７とは、基本周波数ｆ０が６０Ｈｚである場合に、最高次（４０次）の高帯域テスト周波数ｆ２としてｆ２＝２．４ｋＨｚが指定されたときの指令値である。三角波信号８のキャリア周波数は、４２ｋＨｚである。
【００７２】
ゲート駆動信号ＧＳ２は、正弦波状の波形指令値７と三角波信号８との交点において、電圧レベルがハイとローとの間で切り替えられる矩形波からなる。この様な高次の高帯域テスト周波数ｆ２であっても、キャリア周波数が高いため、十分な分解能が得られ、高調波波形に歪みが生じるのを防止することができる。
【００７３】
＜情報処理端末１１＞
図６は、図１の情報処理端末１１内の機能構成の一例を示したブロック図である。この情報処理端末１１は、操作部１１０、負荷電流指定部１１１、テスト周波数指定部１１２、開閉器制御部１１３、故障検出部１１４及びサイリスタ制御部１１５により構成される。
【００７４】
操作部１１０は、ユーザ操作を受け付けて操作信号を生成し、負荷電流指定部１１１及びテスト周波数指定部１１２へ出力する。負荷電流指定部１１１は、操作部１１０からの操作信号に基づいて、負荷電流Ｉｏｕｔの実効値を指定するための負荷電流指示を生成し、電源生成ユニット１２のインバータ制御回路１２８へ出力する。
【００７５】
例えば、負荷電流Ｉｏｕｔの実効値を小さくする負荷電流指示により、負荷電流Ｉｏｕｔの実効値を小さくするように低帯域インバータ１２２がフィードバック制御される。その際、負荷電流Ｉｏｕｔの検出値を電流指令値として行われる高帯域インバータ１２３のフィードフォワード制御により、トランス結合回路１２４の１次コイルに負荷電流Ｉｏｕｔに応じた出力電流を発生させることができる。
【００７６】
テスト周波数指定部１１２は、操作部１１０からの操作信号に基づいて、基本周波数ｆ０、低帯域テスト周波数ｆ１又は高帯域テスト周波数ｆ２を指定するためのテスト周波数指示を生成し、インバータ制御回路１２８又は１２９へ出力する。
【００７７】
開閉器制御部１１３は、開閉器１２５を開状態及び閉状態間で切り替えるための開閉駆動信号ＫＨを生成し、電源生成ユニット１２の開閉器１２５へ出力する。この開閉器制御部１１３は、低帯域テスト周波数ｆ１の電源から高帯域テスト周波数ｆ２の電源に変更する場合に、開閉器１２５を閉状態から開状態に切り替えることにより、開閉器１２５を通るバイパス経路を遮断する。
【００７８】
この様に開閉器１２５を切り替えることにより、低帯域テスト周波数ｆ１の電圧波形が基本波に重畳された合成波からなる電源と、高帯域テスト周波数ｆ２の妨害波が基本波に重畳された電源とを任意に選択することができる。また、低帯域テスト周波数ｆ１の電源と高帯域テスト周波数ｆ２の電源との切り替えに開閉器１２５を用いることにより、双方向サイリスタ等の半導体スイッチング素子を用いる場合に比べ、耐久性を確保することができる。
【００７９】
低帯域テスト周波数ｆ１の電源を生成する場合、インバータ制御回路１２８が低帯域インバータ１２２に合成波を生成させる一方、インバータ制御回路１２９は、高帯域インバータ１２３を停止させる。また、高帯域テスト周波数ｆ２の電源を生成する場合には、インバータ制御回路１２８が低帯域インバータ１２２に基本波を生成させ、かつ、インバータ制御回路１２９が高帯域インバータ１２３に妨害波を生成させる。
【００８０】
また、インバータ制御回路１２９は、高帯域テスト周波数ｆ２の電源から基本波の電源に変更する場合に、開閉器１２５が開状態から閉状態に切り替えられた後、高帯域インバータ１２３を停止させる。この様な構成を採用することにより、高帯域テスト周波数ｆ２の電源から基本波の電源に変更する場合、高帯域インバータ１２３を停止させるよりも前に、開閉器１２５が開状態から閉状態に切り替えられるため、低帯域インバータ１２２からトランス結合回路１２４を介して負荷へ流れる大電流により、トランス結合回路１２４を介して高帯域インバータ１２３に過電圧が印加されるのを防止することができる。
【００８１】
開閉器制御部１１３は、低帯域テスト周波数ｆ１の電源から高帯域テスト周波数ｆ２の電源に変更する場合に、高帯域インバータ１２３が動作を開始した後、開閉器１２５を閉状態から開状態に切り替える。開閉器１２５が開状態に切り替えられるよりも前に、高帯域インバータ１２３の動作が開始されるため、開閉器１２５を通るバイパス経路の遮断直後であっても、トランス結合回路１２４の１次コイルに負荷電流Ｉｏｕｔに応じた出力電流を発生させることができる。
【００８２】
故障検出部１１４は、高帯域インバータ１２３の故障を検出し、検出信号をサイリスタ制御部１１５へ出力する。故障検知部１１４は、例えば、高帯域インバータ１２３の出力電流Ｉｉｎｖ、出力電圧Ｉｉｎｖ又は温度Ｔに基づいて、高帯域インバータ１２３の故障を検出する。具体的には、出力電流又は出力電圧の急激な変化や温度の上昇によって高帯域インバータ１２３の故障が検知される。
【００８３】
サイリスタ制御部１１５は、故障検出部１１４の検出結果に基づいて、電源生成ユニット１２の双方向サイリスタ１３５を遮断状態から導通状態に切り替えるためのゲート駆動信号ＧＫを生成し、双方向サイリスタ１３５へ出力する。
【００８４】
インバータ制御回路１２９は、故障の検出によって双方向サイリスタ１３５が導通状態に切り替えられた後、高帯域インバータ１２３を停止させる。この様な構成を採用することにより、高帯域インバータ１２３の故障を検知して当該インバータを停止させた際に、低帯域インバータ１２２からトランス結合回路１２４を介して負荷に流れる大電流により、トランス結合回路１２４を介して高帯域インバータ１２３に過電圧が印加されるのを確実に防止することができる。
【００８５】
双方向サイリスタ１３５は、半導体スイッチング素子であることから、開閉器１２５等の機械的に動作するデバイスに比べ、応答速度が速い。このため、スイッチング素子の動作遅れによって高帯域インバータ１２３に過電圧が印加されるのを確実に防止することができる。
【００８６】
開閉器制御部１１３は、故障検出部１１４の検出結果に基づいて、開閉器１２５を開状態から閉状態に切り替える。サイリスタ制御部１１５は、開閉器１２５が閉状態に切り替えられた後、双方向サイリスタ１３５を導通状態から遮断状態に切り替える。この様な構成を採用することにより、双方向サイリスタ１３５の使用が短時間に制限されるため、双方向サイリスタ１３５の電流耐量を抑えることができる。
【００８７】
図７のステップＳ１０１〜Ｓ１０３は、図６の情報処理端末１１における高帯域テストの開始時の動作例を示したフローチャートである。図中には、低帯域テスト周波数ｆ１による耐性試験の終了後に、高帯域テスト周波数ｆ２による耐性試験を開始する場合の処理手順が示されている。まず、情報処理端末１１は、電源生成ユニット１２のインバータ制御回路１２８に対して基本周波数ｆ０を指示し、インバータ制御回路１２９に対して高帯域テスト周波数ｆ２を指示する（ステップＳ１０１）。
【００８８】
次に、情報処理端末１１は、インバータ制御回路１２９に対し、高帯域インバータ１２３の動作開始を指示する（ステップＳ１０２）。次に、情報処理端末１１は、高帯域インバータ１２３が動作を開始した後、電源生成ユニット１２の開閉器１２５を閉状態から開状態に切り替えることにより、開閉器１２５を通るバイパス経路を遮断し（ステップＳ１０３）、この処理を終了する。
【００８９】
図８のステップＳ２０１〜Ｓ２０３は、図６の情報処理端末１１における高帯域テストの終了時の動作例を示したフローチャートである。図中には、高帯域テスト周波数ｆ２による耐性試験の終了後に、電源生成ユニット１２の交流出力を基本波に戻す場合の処理手順が示されている。
【００９０】
まず、情報処理端末１１は、電源生成ユニット１２の開閉器１２５を開状態から閉状態に切り替える（ステップＳ２０１）。次に、情報処理端末１１は、閉状態への切り替えにより、開閉器１２５を通るバイパス経路を導通させた後、電源生成ユニット１２のインバータ制御回路１２９に対し、高帯域インバータ１２３の停止を指示する（ステップＳ２０２）。高帯域インバータ１２３の動作が停止することにより、電源生成ユニット１２の交流出力は、基本波成分のみに復帰する（ステップＳ２０３）。
【００９１】
図９のステップＳ３０１〜Ｓ３０４は、図６の情報処理端末１１における故障検出時の動作例を示したフローチャートである。図中には、高帯域インバータ１２３の故障が検出された場合の処理手順が示されている。まず、情報処理端末１１は、電源生成ユニット１２の双方向サイリスタ１３５を遮断状態から導通状態に切り替える（ステップＳ３０１）。
【００９２】
次に、情報処理端末１１は、インバータ制御回路１２９に対し、高帯域インバータ１２３の停止を指示する（ステップＳ３０２）。次に、情報処理端末１１は、開閉器１２５を開状態から閉状態に切り替えた後（ステップＳ３０３）、双方向サイリスタ１３５を導通状態から遮断状態に切り替え（ステップＳ３０４）、この処理を終了する。
【００９３】
本実施の形態によれば、低帯域インバータ１２２及び高帯域インバータ１２３のスイッチング動作によって電力増幅が行われるため、大容量化が容易である。また、低帯域インバータ１２２よりも高いスイッチング周波数ｆｓ２で動作する高帯域インバータ１２３によって高次の妨害波が生成されるため、高次の高調波波形に歪みが生じるのを防止することができる。また、トランス結合回路１２４が基本波に高次の妨害波を重畳させるため、１つのインバータによって電力増幅が行われる場合に比べ、スイッチング動作による電力損失の増大を抑制することができる。
【００９４】
また、ＰＣＳ２に出力される負荷電流Ｉｏｕｔに基づいて、高帯域インバータ１２３が制御されるため、トランス結合回路１２４の１次コイルに負荷電流Ｉｏｕｔに応じた出力電流を発生させることができる。
【００９５】
また、本実施の形態によれば、高帯域インバータ１２３の故障が検出されれば、双方向サイリスタ１３５を遮断状態から導通状態に切り替えることにより、双方向サイリスタ１３５を通るバイパス経路を速やかに形成することができる。このため、高帯域インバータ１２３が故障した際に、低帯域インバータ１２２から負荷へ流れる大電流によって、トランス結合回路１２４を介して過電圧が高帯域インバータ１２３に印加されるのを防止することができる。
【００９６】
なお、本実施の形態では、高帯域インバータ１２３が炭化ケイ素を用いたＦＥＴからなる場合の例について説明したが、本発明は、高帯域インバータ１２３の構成をこれに限定するものではない。例えば、高帯域インバータ１２３をＦＥＴ又はＩＧＢＴにより構成しても良い。
【００９７】
また、本実施の形態では、試験用電源装置１の電源生成ユニット１２が２つのインバータ回路により構成される場合の例について説明したが、本発明は、電源生成ユニット１２を３以上のインバータ回路によって構成するものにも適用可能である。例えば、２つの低帯域インバータ１２２を並列に接続することにより、出力を大容量化しても良い。
【００９８】
また、本実施の形態では、閾値周波数ｆｔｓ１及び閾値周波数ｆｔｓ２を互いに一致させて低帯域テスト周波数ｆ１と高帯域テスト周波数ｆ２とが重複しない場合の例について説明した。しかし、本発明は、閾値周波数ｆｔｓ２を上回る周波数を閾値周波数ｆｔｓ１とすることによって低帯域テスト周波数ｆ１の調整範囲と高帯域テスト周波数ｆ２の調整範囲とが重複するような構成であってもよい。
【符号の説明】
【００９９】
１  試験用電源装置
１１  情報処理端末
１１０操作部
１１１  負荷電流指定部
１１２  テスト周波数指定部
１１３  開閉器制御部
１１４  故障検出部
１１５  サイリスタ制御部
１２  電源生成ユニット
１２１  コンバータ
１２２  低帯域インバータ
１２３  高帯域インバータ
１２４  トランス結合回路
１２５  開閉器
１２６  出力端子
１２７  コンバータ制御回路
１２８，１２９  インバータ制御回路
１３０  コンデンサ
１３１，１３２  電流計
１３３，１３４  電圧計
１３５  双方向サイリスタ
２１  実効値指令生成部
２２  実効値演算部
２３  実効値電圧制御部
２３１  減算器
２３２  波形指令生成部
２４  瞬時電圧波形制御部
２４１  加算器
２４２  インバータ電圧ＰＩ制御部
２５  位相整合回路
２６  加算器
２７  ピークカットリミッタ
２８  瞬時電流波形制御部
２８１，２８３  加算器
２８２  インバータ電流ＰＩ制御部
２９  ゲート駆動信号生成部
２  ＰＣＳ
３  商用電源
４  スイッチング素子
５  還流ダイオード
６  トランス
７  波形指令値
８  三角波信号
【図１】
2018042358.tif 000003
【図２】
2018042358.tif 000004
【図３】
2018042358.tif 000005
【図４】
2018042358.tif 000006
【図５】
2018042358.tif 000007
【図６】
2018042358.tif 000008
【図７】
2018042358.tif 000009
【図８】
2018042358.tif 000010
【図９】
2018042358.tif 000011