(57)【要約】【課題】複数の端子の各端子から延びる配線の長さが異なることに起因する表示品位の低下を抑制するための技術を提供する。【解決手段】電気光学装置１は、素子基板と、前記素子基板に形成された、第１画素および第２画素を含む画素領域２００と、前記素子基板に形成された第１端子と、前記素子基板に形成され、前記第１端子を挟んで画素領域２００の反対側に位置する第２端子と、前記第１端子から延び、前記第１端子に入力された第１信号を前記第１画素に伝送する経路に含まれる第１配線と、前記第２端子から延び、前記第２端子に入力された第２信号を前記第２画素に伝送する経路に含まれる第２配線とを備え、前記第１信号を伝送する経路と、前記第２信号を伝送する経路との抵抗の差を、前記第１配線と前記第２配線との長さの差に起因する抵抗の差よりも小さくした構成である。【選択図】図１
2018017789.tif 000002
【特許請求の範囲】
【請求項１】
素子基板と、
前記素子基板に形成された、第１画素および第２画素を含む画素領域と、
前記素子基板に形成された第１端子と、
前記素子基板に形成され、前記第１端子を挟んで前記画素領域の反対側に位置する第２
端子と、
前記第１端子から延び、前記第１端子に入力された第１信号を前記第１画素に伝送する
経路に含まれる第１配線と
前記第２端子から延び、前記第２端子に入力された第２信号を前記第２画素に伝送する
経路に含まれる第２配線と
を備え、
前記第１信号を伝送する経路と、前記第２信号を伝送する経路との抵抗の差を、前記第
１配線と前記第２配線との長さの差に起因する抵抗の差よりも小さくした
電気光学装置。
【請求項２】
前記第２配線が前記第１配線よりも幅広である
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第２端子が前記第１端子よりも幅広である
ことを特徴とする請求項１に記載の電気光学装置。
【請求項４】
前記第１端子から第３配線が延び、
前記第２端子から第４配線が延び、
前記第３配線が前記第４配線よりも幅広である
ことを特徴とする請求項２又は請求項３に記載の電気光学装置。
【請求項５】
請求項１から請求項４のいずれか１項に記載の電気光学装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置および電子機器に関する。
【背景技術】
【０００２】
液晶パネル等の電気光学パネルでは、当該電気光学パネルの画素数の増加等に伴い、実
装すべき端子の数の増加が著しい。端子数を増加させるための手法として、特許文献１に
は、表示領域の一辺に沿って、端子を複数行にわたって実装することが記載されている。
また、特許文献１には、複数行の端子に接続する各配線における容量成分のばらつきに起
因する表示ムラを抑制するために、信号の伝送用の配線とは別の配線を、各端子から表示
領域とは反対方向に配置することが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１０６１０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の技術では、複数行の各行の端子で画素領域までの距離が異なるため
、端子が属する行によって、端子から延びる配線の長さが異なる。これを原因として画像
の表示品位が低下する可能性がある。特に、電気光学装置の更なる小型化、高精細化の場
合や、複数の駆動回路を用いる場合に、表示品位が、低下する可能性がある。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、複数の端子の各
端子から延びる配線の長さが異なることに起因する表示品位の低下を抑制するための技術
を提供することである。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る電気光学装置は、素子基板と、前記素子基板
に形成された、第１画素および第２画素を含む画素領域と、前記素子基板に形成された第
１端子と、前記素子基板に形成され、前記第１端子を挟んで前記画素領域の反対側に位置
する第２端子と、前記第１端子から延び、前記第１端子に入力された第１信号を前記第１
画素に伝送する経路に含まれる第１配線と前記第２端子から延び、前記第２端子に入力さ
れた第２信号を前記第２画素に伝送する経路に含まれる第２配線とを備え、前記第１信号
を伝送する経路と、前記第２信号を伝送する経路との抵抗の差を、前記第１配線と前記第
２配線との長さの差に起因する抵抗の差よりも小さくしたものである。
【０００６】
この発明の電気光学装置では、第１信号を第１画素に伝送する経路と、第２信号を第２
画素に伝送する経路との抵抗の差を、第１配線と第２配線との長さの差に起因する抵抗の
差よりも小さくしている。このため、複数の端子の各端子から延びる配線の長さが異なる
ことに起因する表示品位の低下を抑制することができる。
【０００７】
本発明において、前記第２配線が前記第１配線よりも幅広であってもよい。
この発明によれば、第１配線および第２配線の線幅の設定により表示品位の低下を抑制
することができる。
【０００８】
本発明において、前記第２端子が前記第１端子よりも幅広であってもよい。
この発明によれば、第１端子および第２端子の幅の設定により表示品位の低下を抑制す
ることができる。
【０００９】
本発明において、前記第１端子から第３配線が延び、前記第２端子から第４配線が延び
、前記第３配線が前記第４配線よりも幅広であってもよい。
この発明によれば、表示品位の低下を抑制するための配線の線幅又は端子の幅の設定に
起因する、配線間の容量のばらつきの増大を抑制することで、表示品位の低下を抑制する
ことができる。
【００１０】
本発明は、電気光学装置のほか、電子機器としても観念することが可能である。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態に係る電気光学装置の構成を示す斜視図。
【図２】同実施形態に係る電気光学装置の電気的な構成を示すブロック図。
【図３】同実施形態に係る画素の等価回路を示す図。
【図４】同実施形態に係る電気光学装置の動作を示すタイミングチャート。
【図５】同実施形態に係る配線基板が設けられていない状態の液晶パネルの正面図。
【図６】同実施形態に係る液晶パネルの端子から延びる配線の説明図。
【図７】同実施形態に係る配線基板が設けられた状態の液晶パネルの正面図（図１のVI方向視図）。
【図８】同実施形態に係る駆動回路と液晶パネルとの接続の説明図。
【図９】本発明の第２実施形態に係る液晶パネルの端子から延びる配線の説明図。
【図１０】本発明の第３実施形態に係る配線基板が設けられた状態の液晶パネルの正面図。
【図１１】同実施形態に係る駆動回路と液晶パネルとの接続の説明図。
【図１２】本発明の電気光学装置を適用したプロジェクターを示す図。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図面を参照しつつ説明する。以下の説明で参照する
各図において、各部材、各領域等を認識可能な大きさとするために、実際とは縮尺を異な
らせている場合がある。また、本実施形態において、接続とは、電気的な接続を含む概念
である。
【００１３】
［第１実施形態］
図１は、本発明の第１実施形態に係る電気光学装置１の構成を示す斜視図である。
電気光学装置１は、本実施形態では液晶装置である。電気光学装置１は、液晶パネル１
００を備えている。液晶パネル１００は、電気光学動作を行う電気光学パネルの一例で、
本実施形態では透過型の液晶パネルである。電気光学動作は、液晶パネル１００の画素領
域２００に画像を表示する表示動作を含む。
【００１４】
電気光学装置１は、配線基板２０Ａと、ケース１０とを備えている。液晶パネル１００
は、表示部で開口する枠状のケース１０に収納されるとともに、配線基板２０Ａの一端が
貼り付けられている。
配線基板２０Ａは、本実施形態ではＣＯＦ（Chip on Film）である。配線基板２０Ａは
、ＦＰＣ（Flexible Print Circuit）２１Ａと、ＦＰＣ２１Ａ上に設けられた駆動回路２
２Ａとを備える。ＦＰＣ２１Ａは、ポリイミド等の絶縁性を有する基材と、基材上におい
てパターニング形成された配線とを有する。駆動回路２２Ａは、液晶パネル１００に画像
を表示するための各種の信号を出力する。駆動回路２２Ａは、ＦＰＣ２１Ａに実装され、
ＦＰＣ２１Ａ（配線基板２０）の一端は、液晶パネル１００に接続され、他端は、図示せ
ぬ上位回路と接続される。
【００１５】
図２は、電気光学装置１の電気的な構成を示すブロック図である。
液晶パネル１００は、画素領域２００と、走査線駆動回路２１０と、データ線選択回路
１７０とを有する。データ線選択回路１７０は、ｎ本の映像信号線１６０と、複数のデマ
ルチプレクサー１７１と、ｋ本の選択信号線（制御信号線）とを含む。ｎ，ｋはいずれも
自然数である。本実施形態では、ｋ＝８である。即ち、データ線選択回路１７０は、８本
の選択信号線１８１−１〜１８１−８を含む。データ線選択回路１７０と駆動回路２２Ａ
とにより、データ線駆動回路が構成される。
画素領域２００は、複数の画素１１１を含み、画像を表示する領域である。画素領域２
００は、ｍ本の走査線１１２と、（ｋ×ｎ）本のデータ線１１４と、（ｍ×ｋ×ｎ）個の
画素１１１とを有する。ｍは自然数である。走査線１１２は、走査信号を伝送する信号線
であり、第１の方向である行方向（Ｘ方向）に沿って複数本設けられている。データ線１
１４は、データ信号を伝送する信号線であり、第２の方向である列方向（Ｙ方向）に沿っ
て複数本設けられている。走査線１１２とデータ線１１４とは、電気的に絶縁されている
。画素１１１は、走査線１１２とデータ線１１４との各交差に対応して設けられている。
（ｋ×ｎ）本のデータ線１１４は、ｎ列のデータ線群（データ線ブロック）に区分される
。１つのデータ線群は、ｋ本のデータ線１１４−１〜１１４−ｋで構成される。本実施形
態では、ｋ＝８であるから、Ｘ方向において連続する８本のデータ線１１４−１〜１１４
−８が１つのブロックを構成している（ただし、８本のデータ線１１４は、必ずしも、Ｘ
方向において連続する必要ない）。各データ線群に対応して、デマルチプレクサー１７１
が設けられている。即ち、画素１１１は、ｍ行×（ｋ×ｎ）列のマトリクス状に配列され
ている。また、Ｘ方向において、ｋ本のデータ線１１４に対応して、連続する（ｋ×ｍ）
個の画素１１１は、１つの画素群（画素ブロック）を構成している（ただし、（ｋ×ｍ）
個の画素１１１は、必ずしも、Ｘ方向において連続する必要ない）。本実施形態では、ｋ
＝８でありＸ方向において連続する８個の画素１１１が、ｍ行にわたって１つのブロック
を構成している。液晶パネル１００は、ｎ列の画素群を有する。画素１１１の詳細は後述
する。以下の説明において、複数の走査線１１２の各々を区別する必要があるときは、第
１行、第２行、第３行、…、第ｍ行の走査線１１２と表す。
【００１６】
走査線駆動回路２１０は、複数の走査線１１２の中から１本の走査線１１２を選択する
ための走査信号を出力する。走査線駆動回路２１０は、第１行、第２行、第３行、…、第
ｍ行の走査線１１２に、走査信号Ｙ１，Ｙ２，Ｙ３，…，Ｙｍを供給する。走査信号Ｙ１
，Ｙ２，Ｙ３，…，Ｙｍは、順次排他的にＨ（High）レベルとなる信号である。
【００１７】
選択信号線（制御信号線）１８１−１〜１８１−８は、駆動回路２２Ａから供給された
選択信号（制御信号）ＳＥＬ１〜ＳＥＬｋを伝送する信号線である。具体的には、選択信
号線１８１−ｉ（ｉは自然数、１≦ｉ≦ｋ）は、選択信号ＳＥＬｉを伝送する。選択信号
ＳＥＬ１〜ＳＥＬ８は、順次排他的にＨレベルとなる信号である。
【００１８】
データ線選択回路１７０は、各画素群において、ｋ本のデータ線１１４のデータ線群の
中から１本のデータ線１１４を選択する回路である。データ線選択回路１７０は、ｎ列の
画素群の各々に対応して設けられ、ＴＦＴ１７２−１〜１７２−８を有する。ＴＦＴ１７
２−１〜１７２−８は、ここでは、ｎチャネル型の電界効果トランジスターである。ＴＦ
Ｔ１７２−１〜１７２−８は、データ線１１４を選択するためのスイッチング素子であり
、当該データ線１１４を選択するための選択信号ＳＥＬ１〜ＳＥＬ８が入力されるゲート
電極を含む。ＴＦＴ１７２−１〜１７２−８は、更に、一端であるドレイン電極が１本の
データ線１１４と接続され、他端であるソース電極が映像信号線１６０を介して駆動回路
２２Ａと接続される。映像信号線１６０は、駆動回路２２Ａから入力されたデータ信号（
ソース信号）Ｓを、データ線選択回路１７０に伝送する信号線であり、データ線選択回路
１７０に対して、ｎ本設けられている。第ｊ列（ｊ本目）の映像信号線１６０は、ノード
Ｐ（分岐点）において８つの信号線に分岐し、ＴＦＴ１７２−１〜１７２−８のソース電
極と接続する。ｊは、１≦ｊ≦ｎの自然数である。データ信号Ｓは、画素１１１を駆動す
るための信号で、具体的には画素１１１に書き込まれるデータを示す信号である。ＴＦＴ
１７２−１〜１７２−８のソース電極に、同一のデータ信号Ｓが供給される。ＴＦＴ１７
２−１〜１７２−８は、選択信号ＳＥＬ１〜ＳＥＬ８に応じて、対応する画素群に接続さ
れているｋ本のデータ線１１４の中から、１本のデータ線１１４を選択する。ＴＦＴ１７
２−１〜１７２−８は、具体的には、ゲート電極にＬレベルの選択信号ＳＥＬｉが供給さ
れるとオフ状態になり、データ線１１４と駆動回路２２Ａとの接続が遮断される。一方、
ゲート電極にＨレベルの選択信号ＳＥＬｉが供給されるとオン状態になり、データ線１１
４と駆動回路２２Ａとが接続される。
【００１９】
駆動回路２２Ａは、走査線１１２が選択された期間に、駆動回路２２Ａは、第１列、第
２列、第３列、…、第ｎ列の映像信号線１６０に、それぞれデータ信号Ｓ１，Ｓ２，Ｓ３
，…，Ｓｎを出力し、選択信号線１８１−１〜１８１−８に、選択信号ＳＥＬ１〜ＳＥＬ
８を出力する。データ線１１４には、選択信号ＳＥＬ１〜ＳＥＬ８に応じて、データ信号
が供給される。
【００２０】
図３は、画素１１１の等価回路を示す図である。画素１１１は、画素ＴＦＴ１１６と、
画素電極１１８と、液晶層１１９と、共通電極１０８と、保持容量１１７とを有する。画
素ＴＦＴ１１６は、画素電極１１８へのデータの書き込み（電圧の印加）を制御するスイ
ッチング素子であり、ここではｎチャネル型の電界効果トランジスターである。画素ＴＦ
Ｔ１１６のゲート電極は走査線１１２に接続され、ソース電極はデータ線１１４−ｉに接
続され、ドレイン電極は画素電極１１８に接続されている。走査線１１２にＨレベルの走
査信号Ｙｌ（ｌは自然数、1≦ｌ≦ｍ）が供給されると画素ＴＦＴ１１６はオン状態にな
り、データ線１１４−ｉと画素電極１１８とが導通する。即ち、画素電極１１８にデータ
が書き込まれる。走査線１１２にＬレベルの走査信号Ｙｌが供給されると画素ＴＦＴ１１
６はオフ状態になり、データ線１１４−ｉと画素電極１１８とは非導通となる。共通電極
１０８はすべての画素１１１について共通である。共通電極１０８には、例えば、駆動回
路２２Ａにより、共通電圧ＬＣｃｏｍが印加される。液晶層１１９には、画素電極１１８
と共通電極１０８との電位差に相当する電圧が印加され、この電圧に応じて光学的特性（
反射率又は透過率）が変化する。保持容量１１７は、液晶層１１９に並列に接続されてお
り、画素電極１１８と共通電圧Ｖｃｏｍとの電位差に相当する電荷を保持する（ここでは
、Ｖｃｏｍ＝ＬＣｃｏｍである）。
【００２１】
ＴＦＴ１７２−ｉのゲート電極は、選択信号線１８１−ｉに接続され、ソース電極は第
ｊ列の映像信号線１６０に接続され、ドレイン電極はデータ線１１４−ｉ（即ち、画素Ｔ
ＦＴ１１６のソース電極）に接続されている。選択信号線１８１−ｉにＨレベルの選択信
号ＳＥＬｉが供給されるとＴＦＴ１７２−ｉはオン状態になり、データ線１１４−ｉとが
導通する。即ち、データ線１１４−ｉにデータ信号Ｓｊが供給される。選択信号線１８１
−ｉにＬレベルの選択信号ＳＥＬｉが供給されると、ＴＦＴ１７２−ｉはオフ状態になり
、データ線１１４−ｉとは非導通となる。
【００２２】
図４は、ｌ行目の走査線１１２にＨレベルの走査信号Ｙｌが供給された期間の電気光学
装置１の動作を示すタイミングチャートである。時刻ｔ０の直前において、走査信号Ｙｌ
（ｌは自然数）、選択信号ＳＥＬ１〜ＳＥＬ８はＬレベルである。時刻ｔ０において、走
査線駆動回路２１０は、走査信号ＹｌをＬレベルからＨレベルに変化させる。走査信号Ｙ
ｌがＨレベルになると、画素ＴＦＴ１１６が導通状態になり、データ線１１４と画素電極
１１８とが導通する。
【００２３】
時刻ｔ１１において、駆動回路２２Ａは、選択信号ＳＥＬ１をＨレベルに変化させる。
選択信号ＳＥＬ１がＨレベルになると、デマルチプレクサー１７１のＴＦＴ１７２−１が
オン状態になり、第ｊ列の映像信号線１６０と対応するデータ線１１４−１とが導通する
。このとき、駆動回路２２Ａは、第ｊ列の映像信号線１６０にデータ信号Ｓｊ（１）を供
給している。このため、画素電極１１８には、データ信号Ｓｊ（１）に応じたデータが書
き込まれる。時刻ｔ１２において、駆動回路２２Ａは、選択信号ＳＥＬ１をＬレベルに変
化させる。選択信号ＳＥＬ１がＬレベルになると、ＴＦＴ１７２−１がオフ状態になり、
第ｊ列の映像信号線１６０とデータ線１１４−１とは非導通となる。
【００２４】
時刻ｔ２１において、駆動回路２２Ａは、選択信号ＳＥＬ２をＨレベルに変化させる。
選択信号ＳＥＬ２がＨレベルになると、ＴＦＴ１７１−２がオン状態になり、第ｊ列の映
像信号線１６０とデータ線１１４−２とが導通する。このとき、駆動回路２２Ａは、第ｊ
列の映像信号線１６０にデータ信号Ｓｊ（２）を供給している。このため、画素電極１１
８には、データ信号Ｓｊ（２）に応じたデータが書き込まれる。時刻ｔ２２において、駆
動回路２２Ａは、選択信号ＳＥＬ２をＬレベルに変化させる。選択信号ＳＥＬ２がＬレベ
ルになると、ＴＦＴ１７２−２がオフ状態になり、第ｊ列の映像信号線１６０とデータ線
１１４−２とが非導通となる。
【００２５】
駆動回路２２Ａは、同様の処理を、選択信号ＳＥＬ３〜ＳＥＬ８を順次Ｈレベルに変化
させて実行する。具体的には、時刻ｔｉ１において、駆動回路２２Ａは、選択信号ＳＥＬ
ｉをＨレベルに変化させる。選択信号ＳＥＬｉがＨレベルになると、ＴＦＴ１７２−ｉが
オン状態になり、第ｊ列の映像信号線１６０とデータ線１１４−ｉとが導通する。このと
き、駆動回路２２Ａは、第ｊ列の映像信号線１６０にデータ信号Ｓｊ（ｉ）を供給してい
る。このため、画素電極１１８には、データ信号Ｓｊ（ｉ）に応じたデータが書き込まれ
る。時刻ｔｉ２において、駆動回路２２Ａは、選択信号ＳＥＬｉをＬレベルに変化させる
。選択信号ＳＥＬｉがＬレベルになると、ＴＦＴ１７２−ｉがオフ状態になり、第ｊ列の
映像信号線１６０とデータ線１１４−ｉとが非導通となる。
【００２６】
そして、時刻ｔ９において、走査線駆動回路２１０は、走査信号ＹｌをＨレベルからＬ
レベルに変化させる。走査信号ＹｌがＬレベルになると、画素ＴＦＴ１１６がオフ状態に
なり、データ線１１４−１〜１１４−８と、画素電極１１８とは非導通となる。以上の動
作により、第ｌ行の画素へのデータの書き込みは終了する。液晶層１１９の容量および保
持容量１１７により、データとして書き込まれた電荷は、新たなデータが書き込まれるま
で保持される。走査線駆動回路２１０は、次に走査信号Ｙｌ＋１をＬレベルからＨレベル
に変化させる。こうして第ｌ＋１行の画素にデータが書き込まれる。走査線駆動回路２１
０は、第１行、第２行、第３行、…、第ｍ行の走査線１１２に、順次排他的にＨレベルと
なる走査信号を供給する。第１行から第ｍ行まで書き込みが終わると、１フレームの画像
の書き込みが完了する。走査線駆動回路２１０は、再び、第１行の走査線１１２から順に
、順次排他的にＨレベルとなる走査信号を供給する。こうして、次のフレームの画像の書
き込みが行われる。駆動回路２２Ａは、データ信号Ｓの共通電圧ＬＣｃｏｍに対する極性
を、１フレーム毎に正負が交互に入れ替わるように制御する。即ち、液晶層１１９に印加
される電圧の極性は、１フレーム毎に正負が入れ替わる。
【００２７】
図５は、配線基板３０が設けられていない状態の液晶パネル１００の正面図である。
液晶パネル１００は、画素領域２００が形成された素子基板１０１と、コモン電極（図
示略）が設けられた対向基板１０２とが、一定の間隙を保って貼り合わせられ、この間隙
に、例えばＶＡ型の液晶が封入された構成である。素子基板１０１および対向基板１０２
の各々は、ガラスや石英等の光透過性を有する素材で形成された基板である。
【００２８】
素子基板１０１の画素領域２００は、素子基板１０１のうちの対向基板１０２との対向
面に形成される。素子基板１０１のうちの対向基板１０２との対向面には、素子基板１０
１上の画素領域２００の周縁領域（以下、単に「周辺領域」と呼ぶことがある。）の一辺
に沿って、データ線選択回路１７０が形成されている。当該一辺に直交する他辺に沿って
、走査線駆動回路２１０が設けられている。
【００２９】
素子基板１０１上の周縁領域のデータ線選択回路１７０より基板端側、すなわち、画素
領域２００から離れた位置には、液晶パネル１００を駆動する各種信号が供給される複数
の端子が形成され、第１端子群１２０、第２端子群１３０、第３端子群１４０、および第
４端子群１５０が、４行にわたって形成されている。
第１端子群１２０は、Ｘ方向に配列する複数の端子１２１を含む。複数の端子１２１は
、本実施形態では同一形状、同一寸法、且つ正面から見て矩形である。また、複数の端子
１２１は、本実施形態では、等ピッチで配列する。
【００３０】
第２端子群１３０は、Ｘ方向に配列する複数の端子１３１を含む。第２端子群１３０は
、第１端子群１２０よりも画素領域２００から離れた位置、具体的には、第１端子群１２
０を挟んだ画素領域２００の反対側に位置する。複数の端子１３１は、本実施形態では、
同一形状、同一寸法、且つ正面から見て矩形である。また、複数の端子１３１は、本実施
形態では、等ピッチで配列する。
【００３１】
第３端子群１４０は、Ｘ方向に配列する複数の端子１４１を含む。第３端子群１４０は
、第２端子群１３０よりも画素領域２００から離れた位置、具体的には、第１端子群１２
０および第２端子群１３０を挟んだ画素領域２００の反対側に位置する。複数の端子１４
１は、本実施形態では、同一形状、同一寸法、且つ正面から見て矩形である。また、複数
の端子１４１は、本実施形態では、等ピッチで配列する。
【００３２】
第４端子群１５０は、Ｘ方向に配列する複数の端子１５１を含む。第４端子群１５０は
、第３端子群１４０よりも画素領域２００から離れた位置、具体的には、第１端子群１２
０、第２端子群１３０および第３端子群１４０を挟んだ画素領域２００の反対側に位置す
る。複数の端子１５１は、本実施形態では、同一形状、同一寸法、且つ正面から見て矩形
である。また、複数の端子１５１は、本実施形態では、等ピッチで配列する。
本実施形態では、第１端子群１２０、第２端子群１３０、第３端子群１４０、および第
４端子群１５０は、一組の端子１２１，１３１，１４１，１５１でＸ方向（行方向）にお
ける位置が同じなるように設けられているものとする。また、この一組の端子１２１，１
３１，１４１，１５１のいずれにも、データ信号が入力されることがある。
なお、端子１２１，１３１，１４１の各端子が本発明の第１端子に相当し、端子１３１
，１４１，１５１の各端子が本発明の第２端子に相当する。
【００３３】
図６は、液晶パネル１００の端子１２１，１３１，１４１，１５１、および、映像信号
線１６０のうち、端子１２１，１３１，１４１，１５１に、それぞれ、接続される映像信
号線１６０Ａ，１６０Ｂ，１６０Ｃ，１６０Ｄの構成を説明する図である。映像信号線１
６０Ａ，１６０Ｂ，１６０Ｃ，１６０Ｄの一端は、それぞれ、端子１２１，１３１，１４
１，１５１に接続し、他端は、それぞれ、対応するノードＰ（分岐点、図２参照）に接続
される。
映像信号線１６０Ａは、端子１２１からノードＰに至る配線１６２Ａを含んで構成され
る。配線１６２Ａの線幅はｄ１１である。映像信号線１６０Ｂは、配線１６１Ｂと、配線
１６２Ｂとを含んで構成される。配線１６１Ｂの一端は端子１３１に接続され、他端は配
線１６２Ｂの一端と接続される。配線１６２Ｂの他端は、ノードＰに接続される。配線１
６１Ｂ，１６２Ｂの線幅はｄ２１である。配線１６１Ｂは、ほぼ９０度に屈曲する部分と
直線状に延びている部分とを含む。映像信号線１６０Ｃは、配線１６１Ｃと、配線１６２
Ｃとを含んで構成される。配線１６１Ｃの一端は端子１４１と接続され、他端は配線１６
２Ｃの一端に接続される。配線１６２Ｃの他端はノードＰに接続される。配線１６１Ｃ，
１６２Ｃの線幅はｄ３１である。配線１６１Ｃは、ほぼ９０度に屈曲する部分と直線状に
延びている部分とを含む。映像信号線１６０Ｄは、配線１６１Ｄと、配線１６２Ｄとを含
んで構成される。配線１６１Ｄの一端は端子１５１と接続され、他端は配線１６２Ｄの一
端に接続される。配線１６２Ｄの他端はノードＰに接続される。配線１６１Ｄ，１６２Ｄ
の線幅はｄ４１である。配線１６１Ｄは、ほぼ９０度に屈曲する部分と直線状に延びてい
る部分とを含む。
配線１６１Ｂと配線１６２Ｂとの境界、配線１６１Ｃと配線１６２Ｃとの境界、および
配線１６１Ｄと配線１６２Ｄとの境界は、Ｙ方向（列方向）において、端子１２１と配線
１６２Ａとの境界の位置と同じであるものとする。
【００３４】
前述したように、端子１５１，１４１，１３１，１２１の順で、これらは画素領域２０
０から離れた位置に存在する。このため、映像信号線１６０Ａ，１６０Ｂ，１６０Ｃ，１
６０Ｄの順で、配線が長い。更に、映像信号線１６０Ａ，１６０Ｂ，１６０Ｃ，１６０Ｄ
は、同じ素材（例えばアルミニウム）および厚さで形成されている。この場合において、
映像信号線１６０Ａ，１６０Ｂ，１６０Ｃ，１６０Ｄの線幅を等しくすると（つまり、ｄ
１１＝ｄ２１＝ｄ３１＝ｄ４１とすると）、映像信号線１６０Ａ，１６０Ｂ，１６０Ｃ，
１６０Ｄを含むデータ信号を伝送する経路には、これらの配線の長さの差に起因する抵抗
の差が生じる。具体的には、映像信号線１６０Ｄ，１６０Ｃ，１６０Ｂ，１６０Ａの順で
抵抗が大きくなる。
【００３５】
液晶パネル１００において、画素１１１に伝送する信号の経路は、駆動回路２２Ａの出
力端３２０Ａ，３２０Ｂ，３２０Ｃ，３２０Ｄ（図８参照）のいずれから、画素１１１に
至る経路によって特定される。この場合において、映像信号線１６０Ａ，１６０Ｂ，１６
０Ｃ，１６０Ｄに抵抗の差が生じると、画素領域２００において表示ムラが発生し、これ
が、表示品位の低下の原因となる可能性がある。そこで、本実施形態では、映像信号線１
６０Ｄ，１６０Ｃ，１６０Ｂ，１６０Ａの順で配線を幅広とするように、つまり、ｄ４１
＞ｄ３１＞ｄ２１＞ｄ１１の関係を満たすように、配線の線幅が設定されている。これに
より、データ信号を伝送する経路間の抵抗の差を、これらの配線の長さの差に起因する抵
抗の差よりも小さくすることができる。映像信号線１６０Ｄ，１６０Ｃ，１６０Ｂ，１６
０Ａの抵抗は、等しいことが望ましい。この場合、例えば以下の関係式を満たすように、
線幅ｄ１１，ｄ２１，ｄ３１，ｄ４１が設定される。
【００３６】
ｄ１１＝Ｒｃ１／（Ｒｃ４＋Ｒ４)＊ｄ４１
ｄ２１＝（Ｒｃ２＋Ｒ２）／（Ｒｃ４＋Ｒ４)＊ｄ４１
ｄ３１＝（Ｒｃ３＋Ｒ３）／（Ｒｃ４＋Ｒ４)＊ｄ４１
ｄ４１＝ｄ４１
なお、配線１６１Ｂ，１６１Ｃ，１６１Ｄは、端子１３１，１４１，１５１の位置（Ｙ
方向における位置）に応じて抵抗が変化する部分であり、これらの抵抗を、Ｒ２，Ｒ３，
Ｒ４とする。配線１６２Ａ，１６２Ｂ，１６２Ｃ，１６２Ｄは、端子１２１，１３１，１
４１，１５１の位置（Ｙ方向における位置）によって抵抗が変化しない部分であり、これ
らの抵抗を、Ｒｃ１，Ｒｃ２，Ｒｃ３，Ｒｃ４とする。
【００３７】
図７は、液晶パネル１００の端子に一つの配線基板２０Ａが設けられた状態の正面図（
図１のVI方向視図）である。図７では、ケース１０の図示を省略する。配線基板２０Ａの
ＦＰＣ２１Ａの背面には、第１端子群１２０、第２端子群１３０、第３端子群１４０、お
よび第４端子群１５０各端子に対応して、ＦＰＣ２１Ａと電気的に接続するための接続領
域が形成されている。
【００３８】
図８は、配線基板２０Ａの駆動回路２２Ａと液晶パネル１００との接続を模式的に説明
する図である。図８では、説明を分かりやすくするため、互いに接続する配線基板２０Ａ
の接続領域と液晶パネル１００の端子との位置がずらしてある。また、図８には、Ｘ方向
における位置が同じ端子１２１，１３１，１４１，１５１に関する配線、および接続関係
が示されている。
端子１２１は、配線基板２０Ａの接続領域３２１と接触させられる。端子１３１は、配
線基板２０Ａの接続領域３３１と接触させられる。端子１４１は、配線基板２０Ａの接続
領域３４１と接触させられる。端子１５１は、配線基板２０Ａの接続領域３５１と接触さ
せられる。
【００３９】
駆動回路２２Ａは、データ信号を出力する出力端として、出力端３２０Ａ，３２０Ｂ，
３２０Ｃ，３２０Ｄを有する。出力端３２０Ａは接続領域３２１に、出力端３２０Ｂは接
続領域３３１に、出力端３２０Ｃは接続領域３４１に、出力端３２０Ｄは接続領域３５１
に接続されている。このため、出力端３２０Ａから出力されたデータ信号は、接続領域３
２１を介して端子１２１に入力される。出力端３２０Ｂから出力されたデータ信号は、接
続領域３３１を介して端子１３１に入力される。出力端３２０Ｃから出力されたデータ信
号は、接続領域３４１を介して端子１４１に入力される。出力端３２０Ｄから出力された
データ信号は、接続領域３５１を介して端子１５１に入力される。
【００４０】
更に、本実施形態では、駆動回路２２Ａの出力端３２０Ａから映像信号線１６０Ａ上の
ノードＰまでの抵抗と、出力端３２０Ｂから映像信号線１６０Ｂ上のノードＰまでの抵抗
と、出力端３２０Ｃから映像信号線１６０Ｃ上のノードＰまでの抵抗と、出力端３２０Ｄ
から映像信号線１６０Ｄ上のノードＰまでの抵抗とは等しく、その抵抗値を「Ｒ」とする
。即ち、図２で説明した各画素群で、データ信号を伝送する経路の抵抗は等しい。抵抗が
等しいとは、少なくとも設計概念上等しくしていることをいう。即ち、映像信号線１６０
Ａ，１６０Ｂ，１６０Ｃ，１６０Ｄの抵抗が厳密に一致している必要はなく、例えば、製
造誤差等を原因とする抵抗の差は許容されるものとする。
なお、駆動回路２２Ａの出力端３２０Ａ〜３２０Ｄのいずれか一の出力端からのデータ
信号（第１信号に相当）が供給される画素１１１が、本発明の第１画素に相当し、他の出
力端からのデータ信号（第２信号に相当）が供給される画素１１１が、本発明の第２画素
に相当する。また、映像信号線１６０Ａ，１６０Ｂ，１６０Ｃに含まれる一の映像信号線
が本発明の第１配線に相当し、映像信号線１６０Ｂ，１６０Ｃ，１６０Ｄに含まれる他の
映像信号線が本発明の第２配線に対応する。
【００４１】
ところで、映像信号線１６０Ａ，１６０Ｂ，１６０Ｃ，１６０Ｄの配線の線幅に差を設
けたことで、この差に起因する配線間の容量のばらつきが生じ、これが画素領域２００も
表示品位の低下の原因となる可能性がある。この表示品位の低下を抑制するために、液晶
パネル１００は、更に以下の構成を備えている。
図６に示すように、端子１２１からは、画素領域２００から離れる方向に配線１２２が
延びている。配線１２２の線幅はｄ１２である。端子１３１からは、画素領域２００から
離れる方向に配線１３２が延びている。配線１３２の線幅はｄ２２である。端子１４１か
らは、画素領域２００から離れる方向に配線１４２が延びている。配線１４２の線幅はｄ
３２である。配線１２２，１３２，１４２は、ここでは同じ素材（例えばアルミニウム）
および厚さで形成されている。
【００４２】
配線１２２，１３２，１４２は、データ信号等の信号を伝送する目的では使用されない
、いわゆるダミー配線である。配線１２２，１３２，１４２は、ほぼ９０度に屈曲する部
分と直線状に延びている部分とを含むが、それぞれの他端はＹ方向における位置がほぼ同
じである。このため、配線１２２，１３２，１４２の順で、これらの配線は長い。ただし
、配線１２２，１３２，１４２の線幅は異なっており、具体的には、ｄ１２＞ｄ２２＞ｄ
３２の関係を満たすようにしている。
なお、配線１３２，１４２に含まれる一の配線が本発明の第３配線に相当し、配線１２
２，１３２に含まれる他の配線が本発明の第４配線に相当する。
【００４３】
前述したように、映像信号線１６０Ａ，１６０Ｂ，１６０Ｃ，１６０Ｄの配線の線幅に
差を設けたことで配線間の容量の差が増大する可能性がある。この場合でも、配線１２２
，１３２，１４２を配置し、更に線幅の差を設けることで、配線間の容量の差を小さく、
望ましくは等しくすることができる。つまり、線幅の狭い映像信号線１６０が接続された
端子ほど、当該端子には、より幅広の配線がダミーとして接続され、容量が付加される。
【００４４】
以上説明したように、電気光学装置１では、端子を複数行にわたって形成した場合でも
、端子の位置の差に起因する複数の配線間の抵抗の差を小さくするように、当該複数の配
線の線幅が設定されている。このため、端子から画素領域までの距離が異なることに起因
する表示品位の低下が抑制される。更に、ダミーの配線を設けておくことで、線幅の設定
に起因する配線間の容量の差の増大が抑制され、これに起因する表示品位の低下が抑制さ
れることもできる。
【００４５】
［第２実施形態］
次に、本発明の第２実施形態を説明する。この第２実施形態では、端子の位置の差に起
因する複数の配線間の抵抗の差を小さくするために、端子の幅を設定する点で、上述した
第１実施形態と異なる。
本実施形態においても、図１〜図８に関して説明した事項は、上述した第１実施形態と
同じであるから、説明を省略する。
【００４６】
図９は、本実施形態の映像信号線１６０Ａ，１６０Ｂ，１６０Ｃ，１６０Ｄの構成を説
明する図である。本実施形態では、映像信号線１６０Ａ，１６０Ｂ，１６０Ｃ，１６０Ｄ
の線幅を、ｄ１，ｄ２，ｄ３，ｄ４とする。また、ｄ１＝ｄ２＝ｄ３＝ｄ４の関係を満た
しており、つまり映像信号線１６０Ａ，１６０Ｂ，１６０Ｃ，１６０Ｄの線幅は等しい。
一方、映像信号線１６０Ａ，１６０Ｂ，１６０Ｃ，１６０Ｄの配線の長さには、上述した
第１実施形態と同じ差がある。この配線の長さの差に起因する抵抗の差を小さくするため
に、本実施形態では、端子１５１，１４１，１３１，１２１の順で端子を幅広としている
。つまり、端子１５１，１４１，１３１，１２１の幅を、Ｗ４，Ｗ３，Ｗ２，Ｗ１とした
場合、Ｗ４＞Ｗ３＞Ｗ２＞Ｗ１の関係を満たす。これにより、データ信号を供給する経路
間の抵抗の差が、映像信号線１６０Ａ，１６０Ｂ，１６０Ｃ，１６０Ｄにおける配線の長
さの差に起因する抵抗の差よりも小さくなる。よって、本実施形態と同様の作用により、
画素領域２００における表示品位の低下が抑制される。
【００４７】
更に、端子１２１，１３１，１４１からは、上述した第１実施形態と同様に、配線１２
２，１３２，１４２がそれぞれ延びている。配線１２２，１３２，１４２の順で、これら
の配線は長い。ただし、配線１２２，１３２，１４２の線幅をｄ１３、ｄ２３、ｄ３３と
するとｄ１３＞ｄ２３＞ｄ３３の関係を満たす。これにより、端子の幅の設定に起因する
配線間の容量の差の増大が抑制され、これに起因する表示品位の低下が抑制される。
【００４８】
［第３実施形態］
次に、本発明の第３実施形態を説明する。この第３実施形態では、液晶パネル１００に
複数の配線基板が接続された点で、上述した実施形態と異なる。液晶パネル１００の構成
は、第１実施形態および第２実施形態と同じで構成である。
図１０は、第３実施形態に係る電気光学装置１Ａは、液晶パネル１００と、駆動回路２
２を有する第１配線基板２０と、駆動回路３２を有する配線基板３０と、駆動回路４２を
有する配線基板４０と、駆動回路５２を有する配線基板５０とを備える。配線基板２０，
３０，４０，５０は、それぞれ、いわゆるＣＯＦ（Chip on Film）であり、同じ機能を有
するものである。液晶パネル１００は、駆動回路２２，３２，４２，５２の４つの駆動回
路により駆動され、１つの駆動回路で駆動できる４倍のデータ線（４倍の画素）の駆動が
可能である。第１配線基板２０、第２配線基板３０、第３配線基板４０、および第４配線
基板５０は、第１実施形態の配線基板２０Ａと同様の構成であり、それぞれ、ＦＰＣ２１
，３１，４１，５１を基材としている。ＦＰＣ２１，３１，４１，５１の一端の背面には
、それぞれ、液晶パネル１００の第１端子群１２０，第２端子群１３０，第３端子群１４
０，第４端子群１５０の各端子に対応して、各端子と電気的に接続される接続領域が形成
されている。
【００４９】
第１配線基板２０は、液晶パネル１００の第１端子群１２０の複数の端子１２１と接続
される。第１配線基板２０は、一端が素子基板１０１に配置されている。第２配線基板３
０は、液晶パネル１００の第２端子群１３０の複数の端子１３１と接続される。第２配線
基板３０は、一端が素子基板１０１に配置されている。第３配線基板４０は、液晶パネル
１００の第３端子群１４０の複数の端子１４１と接続される。第３配線基板４０は、一端
が素子基板１０１に配置されている。第４配線基板５０は、液晶パネル１００の第４端子
群１５０の複数の端子１５１と接続される。第４配線基板５０は、一端が素子基板１０１
に配置されている。第１配線基板２０の端子１２１と接続される領域は、第２配線基板３
０、第３配線基板４０、および第４配線基板５０とＺ軸方向に重ならないように配置され
る。第２配線基板３０の端子１３１と接続される領域は、第１配線基板２０とＺ軸方向に
重なるように配置される。第３配線基板４０の端子１４１と接続される領域は、第１配線
基板２０、および第２配線基板３０とＺ軸方向に重なるように配置される。第４配線基板
５０の端子１５１と接続される領域は、第１配線基板２０、第２配線基板３０、および第
３配線基板４０とＺ軸方向に重なるように配置される。
【００５０】
図１１は、駆動回路２２，３２，４２，５２と液晶パネル１００との接続関係を説明す
る模式図である。図１１の図８との相違点は、接続領域３２１，３３１，３４１，３５１
が、それぞれ、第１配線基板２０、第２配線基板３０、第３配線基板４０、第４配線基板
５０の接続領域であり、出力端３２０Ａ，３２０Ｂ，３２０Ｃ，３２０Ｄが、それぞれ、
駆動回路２２，３２，４２，５２の出力端である点である。
【００５１】
第１配線基板２０、第２配線基板３０、第３配線基板４０、第４配線基板５０の駆動回
路２２，３２，４２，５２の出力端３２０Ａ，３２０Ｂ，３２０Ｃ，３２０Ｄから接続領
域３２１，３３１，３４１，３５１の構成は、同じである。すなわち、本実施形態でも、
出力端３２０Ａから液晶パネル１００の映像信号線１６０Ａ上のノードＰまでの抵抗と、
出力端３２０Ｂから映像信号線１６０Ｂ上のノードＰまでの抵抗と、出力端３２０Ｃから
映像信号線１６０Ｃ上のノードＰまでの抵抗と、出力端３２０Ｄから映像信号線１６０Ｄ
上のノードＰまでの抵抗とは等しく、その抵抗値は「Ｒ」である。
なお、駆動回路の出力端３２０Ａ〜３２０Ｄのいずれか一の出力端からのデータ信号（
第１信号に相当）が供給される画素１１１が、本発明の第１画素に相当し、他の出力端か
らのデータ信号（第２信号に相当）が供給される画素１１１が、本発明の第２画素に相当
する。また、映像信号線１６０Ａ，１６０Ｂ，１６０Ｃに含まれる一の映像信号線が本発
明の第１配線に相当し、映像信号線１６０Ｂ，１６０Ｃ，１６０Ｄに含まれる他の映像信
号線が本発明の第２配線に相当する。
【００５２】
［変形例］
本発明は、上述した実施形態と異なる形態で実施することが可能である。また、以下に
示す変形例は、各々を適宜に組み合わせてもよい。
上述した第１実施形態、および第２実施形態の構成を組み合わせてもよい。つまり、電
気光学装置１においては、データ信号を伝送する複数の経路の抵抗の差を、各端子からノ
ードＰまでの長さの差に起因する抵抗の差よりも小さくするために、配線の線幅および端
子の幅の両方が設定されてもよい。
【００５３】
更に、データ信号を伝送する複数の経路の抵抗の差を小さくするために、配線の線幅又
は端子の幅の設定以外の方法が用いられてもよい。この方法として、配線又は端子を形成
する素材の選択や、形状の調整等がある。
【００５４】
上述した実施形態では、駆動回路のデータ信号の出力端から、映像信号線１６０上のノ
ードＰまでの抵抗に基づいて、線幅又は端子の幅が設定されていた。これに限られず、駆
動回路２２Ａ，２２，３２，４２，５２のデータ信号の出力端から、映像信号線１６０上
の他の地点までの抵抗に基づいて、線幅又は端子の幅が設定されてもよい。この地点とし
て、例えば、映像信号線１６０の他端に接続されるＴＦＴ１５１−ｉのソース電極がある
。つまり、複数の映像信号線１６０の互いに対応する地点までの抵抗に基づいて、線幅又
は端子の幅が設定されればよい。
また、駆動回路２２Ａ，２２，３２，４２，５２における複数の出力端から接続領域ま
での抵抗が等しいことが既知である場合、液晶パネル１００に形成された各端子から、複
数の映像信号線１６０の互いに対応する地点までの抵抗に基づいて、線幅又は端子の幅が
設定されてよい。つまり、画素１１１に伝送する信号の経路は、端子１２１，１３１，１
４１，１５１のいずれから、画素１１１に至る経路によって特定されてもよい。
【００５５】
液晶パネル１００は、端子群を４つ有するのではなく、２つ、３つ、又は５つ以上備え
てもよい。また、液晶パネルに接続する配線基板も、端子群の数に応じて、２つ、３つ、
又は５つ以上備えてもよい。この場合においても、配線の長い映像信号線１６０が接続さ
れる端子ほど、映像信号線１６０の配線の線幅を広くする、又は当該端子の幅を広くすれ
ばよい。
また、本発明において、配線間の容量を設定するためのダミーの配線（つまり、配線１
２２，１３２，１４２）が設けられなくてもよい。
なお、図６，９で説明した配線の幅又は端子の幅の設定は、少なくとも画素に供給され
る信号を伝送する配線又は端子について行われればよい。
【００５６】
本発明の電気光学パネルは、透過型の液晶パネルでなくてもよく、例えば反射型の液晶
パネルであってもよい。また、本発明の電気光学パネルは、電気光学動作を行えばよく、
有機ＥＬ（Electro-Luminescence）パネル等の液晶以外の電気光学素子を用いたパネルで
あってもよい。
【００５７】
次に、上述した各実施形態に係る電気光学装置１，１Ａを用いた電子機器の一例として
、液晶パネル１００をライトバルブとして用いた投射型表示装置（プロジェクター）につ
いて説明する。図１２は、このプロジェクターの構成を示す平面図である。
図１２に示すように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光
源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から
射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイッ
クミラー２１０８によってＲ色、Ｇ色、およびＢ色の３原色に分離されて、各原色に対応
するライトバルブ１００Ｒ，１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の
光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レン
ズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２
１２１を介して導かれる。
【００５８】
このプロジェクター２１００では、液晶パネル１００を含む電気光学装置１，1Ａが、
Ｒ色、Ｇ色、およびＢ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ，
１００Ｇ，および１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ
色、およびＢ色のそれぞれの原色成分の映像信号がそれぞれ外部上位回路から供給されて
、ライトバルブ１００Ｒ，１００Ｇおよび１００がそれぞれ駆動される構成となっている
。
ライトバルブ１００Ｒ，１００Ｇ，および１００Ｂによってそれぞれ変調された光は、
ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプ
リズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進
する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ
２１１４によってカラー画像が投射されることとなる。
【００５９】
なお、ライトバルブ１００Ｒ，１００Ｇ，および１００Ｂには、ダイクロイックミラー
２１０８によって、Ｒ色、Ｇ色、およびＢ色のそれぞれに対応する光が入射するので、カ
ラーフィルターを設ける必要はない。また、ライトバルブ１００Ｒおよび１００Ｂの透過
像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライト
バルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒおよび１００
Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左
右を反転させた像を表示する構成となっている。
【００６０】
電子機器としては、図１２を参照して説明したプロジェクターの他にも、テレビジョン
や、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーシ
ョン装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テ
レビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、スマートフォンおよびタブ
レット型端末その他のタッチパネルを備えた機器等が挙げられる。そして、これらの各種
の電子機器に対して、電気光学装置１が適用可能である。
【符号の説明】
【００６１】
１，１Ａ…電気光学装置、１００…液晶パネル、１０…ケース、１０１…素子基板、１０
２…対向基板、１１１…画素、１１２…走査線、１１４，１１４−１〜１１４−８…デー
タ線、１２０…第１端子群、１３０…第２端子群、１４０…第３端子群、１５０…第４端
子群、１２１，１３１，１４１，１５１…端子、１２２，１３２，１４２…配線、１６０
,１６０Ａ，１６０Ｂ，１６０Ｃ，１６０Ｄ…映像信号線、１６２Ａ，１６１Ｂ，１６２
Ｂ，１６１Ｃ，１６２Ｃ，１６１Ｄ，１６２Ｄ…配線、１７０…データ線選択回路、１７
２−１〜１７２−８…ＴＦＴ、１８１−１〜１８１−８…選択信号線、２００…画素領域
、２１０…走査線駆動回路、２０Ａ，２０，３０、４０，５０…配線基板、２１Ａ，２１
，３１，４１，５１…ＦＰＣ、２２Ａ，２２，３２，４２…集積回路、３２０Ａ，３２０
Ｂ，３２０Ｃ，３２０Ｄ…出力端、３２１，３３１，３４１，３５１…接続領域、２１０
０…プロジェクター。
【図１】
2018017789.tif 000003
【図２】
2018017789.tif 000004
【図３】
2018017789.tif 000005
【図４】
2018017789.tif 000006
【図５】
2018017789.tif 000007
【図６】
2018017789.tif 000008
【図７】
2018017789.tif 000009
【図８】
2018017789.tif 000010
【図９】
2018017789.tif 000011
【図１０】
2018017789.tif 000012
【図１１】
2018017789.tif 000013
【図１２】
2018017789.tif 000014