(57)【要約】【課題】電流駆動能力の低い検査装置であってもテストが可能な、テスト端子と兼用した出力端子に電流駆動能力が高い出力ドライバを備えた半導体装置を提供する。【解決手段】半導体装置の出力端子に入力端子が接続された夫々閾値の異なる複数の電圧判定回路と、複数の電圧判定回路に接続された符号化信号を出力する符号化回路と、符号化信号と内部回路の信号に応じて内部回路にモード信号を出力するモード切替回路とを備えた。【選択図】図１
2018036253.tif 000002
【特許請求の範囲】
【請求項１】
内部回路から入力された信号を半導体装置の出力端子に出力する出力ドライバと、
前記半導体装置の出力端子に入力端子が接続され、第１の閾値を有する第１の電圧判定回路と、
前記半導体装置の出力端子に入力端子が接続され、前記第１の閾値よりも高い第２の閾値を有する第２の電圧判定回路と、
前記半導体装置の出力端子に入力端子が接続され、前記第２の閾値よりも高い第３の閾値を有する第３の電圧判定回路と、
前記第１〜３の電圧判定回路の出力端子が入力端子に接続され、前記第１〜３の電圧判定回路の出力信号に応じて２値の符号化信号を出力する符号化回路と、
前記符号化回路の出力端子が入力端子に接続され、入力される前記符号化信号と前記内部回路の前記信号に応じて、前記内部回路にモード信号を出力するモード切替回路と、を備えた、
ことを特徴とする半導体装置。
【請求項２】
前記符号化回路は、
前記出力端子の電位が前記第１の閾値よりも低い場合に第１の論理信号を出力し、
前記出力端子の電位が前記第１の閾値以上、かつ、前記第２の閾値よりも低い場合に第２の論理信号を出力し、
前記出力端子の電位が前記第２の閾値以上、かつ、前記第３の閾値よりも低い場合に前記第１の論理信号を出力し、
前記出力端子の電位が前記第３の閾値以上の場合に前記第２の論理信号を出力する、
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体装置の出力端子と前記第１〜３の電圧判定回路の入力端子の間に低域通過フィルタを設けた、
ことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
内部回路から入力された信号を半導体装置の出力端子に出力する出力ドライバと、
前記半導体装置の出力端子に入力端子が接続され、第１の閾値を有する第１の電圧判定回路と、
前記半導体装置の出力端子に入力端子が接続され、前記第１の閾値よりも高い第２の閾値を有する第２の電圧判定回路と、
前記半導体装置の出力端子に入力端子が接続され、前記第２の閾値よりも高い第３の閾値を有する第３の電圧判定回路と、
前記半導体装置の出力端子に入力端子が接続され、前記第３の閾値よりも高い第４の閾値を有する第４の電圧判定回路と、
前記半導体装置の出力端子に入力端子が接続され、前記第４の閾値よりも高い第５の閾値を有する第５の電圧判定回路と、
前記第１〜５の電圧判定回路の出力端子が入力端子に接続され、前記第１〜５の電圧判定回路の出力信号に応じて２値の符号化信号を出力する符号化回路と、
前記符号化回路の出力端子が入力端子に接続され、入力される前記符号化信号と前記内部回路の前記信号に応じて、前記内部回路にモード信号を出力するモード切替回路と、を備えた、
ことを特徴とする半導体装置。
【請求項５】
前記符号化回路は、
前記出力端子の電位が前記第１の閾値よりも低い場合に第１の論理信号を出力し、
前記出力端子の電位が前記第１の閾値以上、かつ、前記第２の閾値よりも低い場合に第２の論理信号を出力し、
前記出力端子の電位が前記第２の閾値以上、かつ、前記第３の閾値よりも低い場合に前記第１の論理信号を出力し、
前記出力端子の電位が前記第３の閾値以上、かつ、前記第４の閾値よりも低い場合に前記第２の論理信号を出力し、
前記出力端子の電位が前記第４の閾値以上、かつ、前記第５の閾値よりも低い場合に前記第１の論理信号を出力し、
前記出力端子の電位が前記第５の閾値以上の場合に前記第２の論理信号を出力する、
ことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記半導体装置の出力端子と前記第１〜５の電圧判定回路の入力端子の間に低域通過フィルタを設けた、
ことを特徴とする請求項４または５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に高駆動能が高い出力ドライバを備えた出力端子をテスト端子と兼用する技術に関する。
【背景技術】
【０００２】
端子数の制限から専用のテスト端子を設けることの出来ない半導体装置において、量産検査のためのテストモードへ投入するためのテスト端子を出力端子と兼用する回路が搭載されている。
【０００３】
例えば特許文献１には、出力端子から強制的に電圧を入力することによって発生する、通常動作では起こりえない状態を検出して、テストモードへ移行する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−３１２２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の技術は、電流駆動能力の低い検査装置と、出力端子に電流駆動能力が高い出力ドライバを備えた半導体装置の組み合わせは想定していなかった。
【０００６】
本発明は、電流駆動能力の低い検査装置であってもテストが可能な、テスト端子と兼用した出力端子に電流駆動能力が高い出力ドライバを備えた半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、半導体装置の出力端子に接続され夫々閾値の異なる複数の電圧判定回路と、複数の電圧判定回路から入力される信号に応じて２値の符号化信号を出力する符号化回路と、入力される符号化信号と内部回路の信号に応じて内部回路にモード信号を出力するモード切替回路と、を備えたことを特徴とする。
【発明の効果】
【０００８】
本発明の半導体装置によれば、複数の電圧判定回路と符号化回路を備えたので、電流駆動能力の低い検査装置であっても、電流駆動能力が高い出力ドライバを備えた出力端子を外部から駆動して、テストモードに切替えることが可能となる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態の半導体装置のブロック図である。
【図２】第２の実施形態の半導体装置のブロック図である。
【図３】第３の実施形態の半導体装置のブロック図である。
【発明を実施するための形態】
【００１０】
以下、本発明の半導体装置について図面を参照して説明する。
【００１１】
＜第１の実施形態＞
図１は、第１の実施形態の半導体装置１００のブロック図である。
第１の実施形態の半導体装置１００は、電圧判定回路１０ａ、１０ｂ、１０ｃと、出力ドライバ２０と、符号化回路３０と、モード切替回路４０、内部回路５０とで構成される。
【００１２】
出力ドライバ２０は、入力が内部回路５０の出力に接続され、出力が半導体装置１００の出力端子ＯＵＴに接続される。出力端子ＯＵＴは、電圧判定回路１０ａ、１０ｂ、１０ｃの入力に接続される。電圧判定回路１０ａ、１０ｂ、１０ｃは、出力がそれぞれ符号化回路３０の入力に接続される。符号化回路３０は、出力がモード切替回路４０の第一入力に接続される。モード切替回路４０は、第二入力が内部回路５０の出力に接続され、出力が内部回路５０の入力に接続される。
【００１３】
電圧判定回路１０ａは、閾値Ｖｔ１を有し、出力信号Ｖ１０ａを出力する。電圧判定回路１０ａの出力信号Ｖ１０ａは、出力端子ＯＵＴの電位ＶＯＵＴが閾値Ｖｔ１以上の時にＨレベルになり、出力端子ＯＵＴの電位ＶＯＵＴが閾値Ｖｔ１未満の時にＬレベルになる。
【００１４】
電圧判定回路１０ｂは、閾値Ｖｔ２を有し、出力信号Ｖ１０ｂを出力する。電圧判定回路１０ｂの出力信号Ｖ１０ｂは、出力端子ＯＵＴの電位ＶＯＵＴが閾値Ｖｔ２以上の時にＨレベルになり、出力端子ＯＵＴの電位ＶＯＵＴが閾値Ｖｔ２未満の時にＬレベルになる。
【００１５】
電圧判定回路１０ｃは、閾値Ｖｔ３を有し、出力信号Ｖ１０ｃを出力する。電圧判定回路１０ｃの出力信号Ｖ１０ｃは、出力端子ＯＵＴの電位ＶＯＵＴが閾値Ｖｔ３以上の時にＨレベルになり、出力端子ＯＵＴの電位ＶＯＵＴが閾値Ｖｔ３未満の時にＬレベルになる。
【００１６】
ここで、閾値Ｖｔ１〜Ｖｔ３は、Ｖｔ１＜Ｖｔ２＜Ｖｔ３の関係を満たしている。
【００１７】
符号化回路３０は、２値論理回路であり、電圧判定回路１０ａ〜１０ｃの出力信号が入力され、その出力信号に応じて２値信号を出力する。ここで、例えば、電圧判定回路１０ａの出力信号がＬレベル、１０ｂの出力信号がＬレベル、１０ｃの出力信号がＬレベルのとき、ＬＬＬと記載する。符号化回路３０が出力する２値信号は、電圧判定回路１０ａ〜１０ｃの出力信号が、ＬＬＬの時はＬレベル、ＨＬＬの時はＨレベル、ＨＨＬの時はＬレベル、ＨＨＨの時はＨレベル、である。
【００１８】
モード切替回路４０は、内部回路５０の出力電位と符号化回路３０の２値信号を入力して、これらの信号が同じ電位であるとき、テストモードに切替えるモード信号を内部回路５０に出力する。
【００１９】
内部回路５０は、モード切替回路４０から入力されるモード信号に応じて、通常モードであれば、例えば、物理量の大小の判定結果を出力し、テストモードであれば所定のテスト動作を実行する。
【００２０】
出力ドライバ２０は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタで構成されたＣＭＯＳ出力ドライバである。ここでは、出力ドライバ２０は、高い電流駆動能力を有する。
【００２１】
次に、第１の実施形態の半導体装置１００の動作について説明する。
【００２２】
先ず、内部回路５０がＬレベルの信号を出力している時に、出力端子ＯＵＴの電位ＶＯＵＴを強制的にＬレベルにして、内部回路５０をテストモードにする動作について説明する。
【００２３】
内部回路５０がＬレベルの信号を出力している時は、出力ドライバ２０はＰＭＯＳトランジスタがオンして、出力端子ＯＵＴの電位ＶＯＵＴはＨレベルになっている。
【００２４】
ここで、出力端子ＯＵＴに電流駆動能力の低い検査装置でソース駆動電流が供給されると、出力ドライバ２０のＰＭＯＳトランジスタのオン抵抗と検査装置の電流駆動能力の関係で出力端子ＯＵＴの電位ＶＯＵＴはＬレベルにすることが出来ない。そして、電位ＶＯＵＴは、閾値Ｖｔ２以上、閾値Ｖｔ３未満になる。
【００２５】
電圧判定回路１０ａは、出力端子ＯＵＴの電位ＶＯＵＴが閾値Ｖｔ１以上なのでＨレベルの出力信号Ｖ１０ａを出力する。電圧判定回路１０ｂは、出力端子ＯＵＴの電位ＶＯＵＴが閾値Ｖｔ２以上なのでＨレベルの出力信号Ｖ１０ｂを出力する。電圧判定回路１０ｃは、出力端子ＯＵＴの電位ＶＯＵＴが閾値Ｖｔ３未満なのでＬレベルの出力信号Ｖ１０ｃを出力する。即ち、符号化回路３０は、電圧判定回路１０ａ〜１０ｃからＨＨＬの信号が入力される。
【００２６】
符号化回路３０は、電圧判定回路１０ａ〜１０ｃからＨＨＬの信号が入力されると、Ｌレベルの信号を出力する。即ち、符号化回路３０は、電位ＶＯＵＴが閾値Ｖｔ１未満になった時と同様にＬレベルの信号を出力する。
【００２７】
モード切替回路４０は、内部回路５０がＬレベルの信号を出力している時に、符号化回路３０からＬレベルの信号を受けると、出力端子ＯＵＴの電位ＶＯＵＴが強制的にＬレベルにされたと認識して、内部回路５０をテストモードにするモード信号を出力する。
【００２８】
次に、内部回路５０がＨレベルの信号を出力している時に、出力端子ＯＵＴの電位ＶＯＵＴを強制的にＨレベルにして、内部回路５０をテストモードにする動作について説明する。
【００２９】
内部回路５０がＨレベルの信号を出力している時は、出力ドライバ２０はＮＭＯＳトランジスタがオンして、出力端子ＯＵＴの電位ＶＯＵＴはＬレベルになっている。
ここで、出力端子ＯＵＴに電流駆動能力の低い検査装置でシンク駆動電流が供給されると、出力ドライバ２０のＮＭＯＳトランジスタのオン抵抗と検査装置の電流駆動能力の関係で出力端子ＯＵＴの電位ＶＯＵＴはＨレベルにすることが出来ない。そして、電位ＶＯＵＴは、閾値Ｖｔ１以上、閾値Ｖｔ２未満になる。
【００３０】
電圧判定回路１０ａは、出力端子ＯＵＴの電位ＶＯＵＴが閾値Ｖｔ１以上なのでＨレベルの出力信号Ｖ１０ａを出力する。電圧判定回路１０ｂは、出力端子ＯＵＴの電位ＶＯＵＴが閾値Ｖｔ２未満なのでＬレベルの出力信号Ｖ１０ｂを出力する。電圧判定回路１０ｃは、出力端子ＯＵＴの電位ＶＯＵＴが閾値Ｖｔ３未満なのでＬレベルの出力信号Ｖ１０ｃを出力する。即ち、符号化回路３０は、電圧判定回路１０ａ〜１０ｃからＨＬＬの信号が入力される。
【００３１】
符号化回路３０は、電圧判定回路１０ａ〜１０ｃからＨＬＬの信号が入力されると、Ｈレベルの信号を出力する。即ち、符号化回路３０は、電位ＶＯＵＴが閾値Ｖｔ３以上になった時と同様にＨレベルの信号を出力する。
【００３２】
モード切替回路４０は、内部回路５０がＨレベルの信号を出力している時に、符号化回路３０からＨレベルの信号を受けると、出力端子ＯＵＴの電位ＶＯＵＴが強制的にＨレベルにされたと認識して、内部回路５０をテストモードにするモード信号を出力する。
【００３３】
以上説明したように、高い電流駆動能力の出力ドライバ２０を備えた第１の実施形態の半導体装置１００は、電圧判定回路１０ａ〜１０ｃと符号化回路３０を備えたので、電流駆動能力の低い検査装置であっても、内部回路５０をテストモードにすることが可能である。
【００３４】
＜第２の実施形態＞
図２は、第２の実施形態の半導体装置２００のブロック図である。第２の実施形態の半導体装置２００は、図１の半導体装置１００に追加して低域通過フィルタ６０を備えた。その他の構成については、図１の半導体装置１００と同一であるため、同一の構成要素には同一の符号を付し、説明は省略する。
【００３５】
低域通過フィルタ６０は、出力端子ＯＵＴと電圧判定回路１０ａ〜１０ｃの間に接続される。低域通過フィルタ６０は、出力端子ＯＵＴにパルス状のノイズが重畳した場合に、電圧判定回路１０ａ〜１０ｃに入力される出力端子ＯＵＴの電位ＶＯＵＴにそのノイズによる電位の変動を受けないようにする機能を有する。
【００３６】
内部回路５０がＨレベルの信号を出力している時は、出力ドライバ２０はＮＭＯＳトランジスタがオンして、出力端子ＯＵＴの電位ＶＯＵＴはＬレベルになっている。ここで、出力端子ＯＵＴにパルス状のＨレベルのノイズが重畳した場合、出力ドライバ２０のＮＭＯＳトランジスタのオン抵抗との関係で出力端子ＯＵＴの電位ＶＯＵＴはパルス状に閾値Ｖｔ１以上、閾値Ｖｔ２未満になる。
【００３７】
低域通過フィルタ６０は、入力される電位ＶＯＵＴがパルス状に変動しても、一定の時定数に従って応答するため、その出力電位は閾値Ｖｔ１を超ることがない。
【００３８】
第１の実施形態の半導体装置１００は、電流駆動能力の低い検査装置に対応するために、電圧判定回路１０ａの低い閾値Ｖｔ１によって出力端子ＯＵＴの強制Ｈレベル入力を検出するようにしたので、出力端子ＯＵＴに印加されるノイズの影響を受ける可能性がある。本実施形態の半導体装置２００は、出力端子ＯＵＴと電圧判定回路１０ａ〜１０ｃの間に低域通過フィルタ６０を設けることによって、外部から出力端子ＯＵＴに印加されるノイズの影響を排除することが可能である。
【００３９】
以上説明したように、第２の実施形態の半導体装置２００によれば、第１の実施形態の半導体装置１００と同様の効果を有し、更に、出力端子ＯＵＴに印加されるノイズの影響を排除することが可能なので、より信頼性の高い半導体装置を提供することが出来る。
【００４０】
＜第３の実施形態＞
図３は、第３の実施形態の半導体装置３００のブロック図である。第３の実施形態の半導体装置３００は、図１の半導体装置１００に追加してさらに電圧判定回路１０ｄ、１０ｅと、符号化回路３１を備えた。その他の構成については、図１の半導体装置１００と同一であるため、同一の構成要素には同一の符号を付し、説明は省略する。
【００４１】
電圧判定回路１０ｄは、閾値Ｖｔ４を有し、出力信号Ｖ１０ｄを出力する。電圧判定回路１０ｄの出力信号Ｖ１０ｄは、出力端子ＯＵＴの電位ＶＯＵＴが閾値Ｖｔ４以上の時にＨレベルになり、出力端子ＯＵＴの電位ＶＯＵＴが閾値Ｖｔ４未満の時にＬレベルになる。
【００４２】
電圧判定回路１０ｅは、閾値Ｖｔ５を有し、出力信号Ｖ１０ｅを出力する。電圧判定回路１０ｅの出力信号Ｖ１０ｅは、出力端子ＯＵＴの電位ＶＯＵＴが閾値Ｖｔ５以上の時にＨレベルになり、出力端子ＯＵＴの電位ＶＯＵＴが閾値Ｖｔ５未満の時にＬレベルになる。
【００４３】
ここで、閾値Ｖｔ１〜Ｖｔ５は、Ｖｔ１＜Ｖｔ２＜Ｖｔ３＜Ｖｔ４＜Ｖｔ５の関係を満たしている。
【００４４】
符号化回路３１は、２値論理回路であり、電圧判定回路１０ａ〜１０ｅの出力信号が入力され、その出力信号に応じて２値信号を出力する。ここで、２値信号は、電圧判定回路１０ａ〜１０ｅの出力信号が、ＬＬＬＬＬの時はＬレベル、ＨＬＬＬＬの時はＨレベル、ＨＨＬＬＬの時はＬレベル、ＨＨＨＬＬの時はＨレベル、ＨＨＨＨＬの時はＬレベル、ＨＨＨＨＨの時はＨレベル、である。
【００４５】
次に、第３の実施形態の半導体装置３００の動作について説明する。
【００４６】
先ず、内部回路５０がＬレベルの信号を出力している時に、出力端子ＯＵＴの電位ＶＯＵＴを強制的にＬレベルにして、内部回路５０をテストモードにする動作について説明する。
【００４７】
内部回路５０がＬレベルの信号を出力している時は、出力ドライバ２０はＰＭＯＳトランジスタがオンして、出力端子ＯＵＴの電位ＶＯＵＴはＨレベルになっている。
【００４８】
出力端子ＯＵＴに電流駆動能力の低い検査装置でソース駆動電流が供給されると、電位ＶＯＵＴは閾値Ｖｔ４以上、閾値Ｖｔ５未満になる。符号化回路３１は、電圧判定回路１０ａ〜１０ｅからＨＨＨＨＬの信号が入力されると、Ｌレベルの信号を出力する。
【００４９】
また、出力端子ＯＵＴの電位ＶＯＵＴが閾値Ｖｔ３以上、閾値Ｖｔ４未満になると、符号化回路３１は、電圧判定回路１０ａ〜１０ｅからＨＨＨＬＬの信号が入力されるので、Ｈレベルの信号を出力する。
【００５０】
従って、閾値Ｖｔ４と閾値Ｖｔ５を近い値に設定すると、内部回路５０をテストモードにするためには、出力端子ＯＵＴの電位ＶＯＵＴを正確に閾値Ｖｔ４以上、閾値Ｖｔ５未満にする必要がある。即ち、符号化回路３１は、外部から出力端子ＯＵＴに印加されるノイズの影響を受け難くなる、と言う効果がある。
【００５１】
更に、符号化回路３１は、電圧判定回路１０ａ〜１０ｅから入力される信号を適切な周期でサンプリングして、２値信号を出力するように構成すれば、よりノイズの影響を受け難くなる。
【００５２】
第１の実施形態の半導体装置１００は、電流駆動能力の低い検査装置に対応するために、電圧判定回路１０ａの低い閾値Ｖｔ１によって出力端子ＯＵＴの強制Ｈレベル入力を検出するようにしたので、出力端子ＯＵＴに印加されるノイズの影響を受ける可能性がある。本実施形態の半導体装置３００は、電圧判定回路１０ｄ、１０ｅを更に設けることによって、外部から出力端子ＯＵＴに印加されるノイズの影響を排除することが可能である。
【００５３】
以上説明したように、第３の実施形態の半導体装置３００によれば、第１の実施形態の半導体装置１００と同様の効果を有し、更に、出力端子ＯＵＴに印加されるノイズの影響を排除することが可能なので、より信頼性の高い半導体装置を提供することが出来る。
【００５４】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更や組合せが可能である。例えば、第三の実施形態の半導体装置に低域通過フィルタを設けても良い。また、出力ドライバにはＣＭＯＳドライバを用いた例を示したが、どのような回路の出力ドライバであっても適用が可能である。また、複数の出力端子に適用して、複数ビットからなるパラレル形式のテストモード信号をモード切替回路に供給する構成としてもよい。
【符号の説明】
【００５５】
１０ａ〜１０ｅ  電圧判定回路
２０  出力ドライバ
３０、３１  符号化回路
４０  モード切替回路
５０  内部回路
６０  低域通過フィルタ
【図１】
2018036253.tif 000003
【図２】
2018036253.tif 000004
【図３】
2018036253.tif 000005