(57)【要約】【課題】  表示品位を向上させることが可能な表示装置を提供する。【解決手段】  一実施形態に係る表示装置は、絶縁基板と、表示領域に配置された画素と、前記表示領域において第１方向に延びる走査線と、前記表示領域において前記第１方向と交差する第２方向に延びる信号線と、前記絶縁基板と前記走査線の間に配置され、前記走査線と対向して前記第１方向に延びるシールド配線と、前記画素に配置された画素電極と、第１半導体層を含み前記表示領域に配置された第１スイッチング素子と、を備える。前記第１半導体層は、前記走査線と前記シールド配線との間に配置され、前記走査線と交差する交差領域を有する。前記シールド配線は、平面視において前記交差領域と重畳するとともに、コンタクト部を通じて前記走査線と電気的に接続されている。【選択図】    図３
2018036315.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
表示領域に配置された画素と、
前記表示領域において第１方向に延びる走査線と、
前記表示領域において前記第１方向と交差する第２方向に延びる信号線と、
前記絶縁基板と前記走査線の間に配置され、前記走査線と対向して前記第１方向に延びるシールド配線と、
前記画素に配置された画素電極と、
第１半導体層を含み、前記表示領域に配置された第１スイッチング素子と、
を備え、
前記第１半導体層は、前記走査線と前記シールド配線との間に配置され、前記走査線と交差する交差領域を有し、
前記シールド配線は、平面視において前記交差領域と重畳するとともに、コンタクト部を通じて前記走査線と電気的に接続されている、
表示装置。
【請求項２】
前記表示領域の外に配置された第２スイッチング素子をさらに備え、
前記第２スイッチング素子は、第２半導体層と、当該第２半導体層に対向するゲート電極とを含み、
前記シールド配線は、前記ゲート電極と同一の材料で形成されている、
請求項１に記載の表示装置。
【請求項３】
前記コンタクト部は、
平面視において前記走査線から前記第１方向と交差する方向に突出する第１突起と、
平面視において前記シールド配線から前記第１方向と交差する方向に突出する第２突起と、
前記第１突起及び前記第２突起に接触する導電層と、
を備える、
請求項１又は２に記載の表示装置。
【請求項４】
前記絶縁基板、前記走査線、前記信号線、前記シールド配線、前記画素電極、及び前記第１スイッチング素子を備える第１基板と、
前記走査線、前記信号線、及び前記シールド配線と平面視において重畳するとともに前記画素において開口領域を有する遮光層を含み、前記第１基板に対向する第２基板と、
前記第１基板と前記第２基板の間に配置された表示機能層と、
をさらに備え、
前記コンタクト部は、平面視において前記遮光層と重畳している、
請求項１乃至３のうちいずれか１項に記載の表示装置。
【請求項５】
前記コンタクト部は、前記表示領域の外に配置されている、
請求項４に記載の表示装置。
【請求項６】
前記表示領域の外に配置されたダミー画素をさらに備え、
前記遮光層は、前記ダミー画素と平面視において重畳し、
前記コンタクト部は、前記ダミー画素に配置されている、
請求項５に記載の表示装置。
【請求項７】
前記コンタクト部は、前記表示領域に配置されている、
請求項４に記載の表示装置。
【請求項８】
前記表示領域において前記第１基板と前記第２基板の間に配置されたスペーサをさらに備え、
前記遮光層は、平面視において前記走査線及び前記信号線と重畳する格子形状を有するとともに、前記スペーサの周囲において幅が拡大した拡大部分を有し、
前記コンタクト部は、平面視において前記拡大部分と重畳している、
請求項７に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
例えば液晶表示装置などの表示装置においては、画素ごとにスイッチング素子が設けられている。このスイッチング素子において、半導体層のチャネル領域にバックライトなどからの光が照射されると、リーク電流が発生し得る。そこで、半導体層のチャネル領域を金属層で遮光する技術が提案されている。
【０００３】
この金属層は、通常、フローティングである。そのため、映像信号を供給する信号線や画素電極とカップリングし、画素電極の電位が信号線の電位に影響されて変動し得る。このような影響は、高精細な画素で顕著に現れる。画素電極の電位の変動は、フリッカとして視認され、表示品位を低下させる一因となる。低周波で画素を駆動する場合には、このフリッカが視認され易い。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−３９８１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本開示の一態様における目的は、表示品位を向上させることが可能な表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
一実施形態に係る表示装置は、絶縁基板と、表示領域に配置された画素と、前記表示領域において第１方向に延びる走査線と、前記表示領域において前記第１方向と交差する第２方向に延びる信号線と、前記絶縁基板と前記走査線の間に配置され、前記走査線と対向して前記第１方向に延びるシールド配線と、前記画素に配置された画素電極と、第１半導体層を含み前記表示領域に配置された第１スイッチング素子と、を備える。前記第１半導体層は、前記走査線と前記シールド配線との間に配置され、前記走査線と交差する交差領域を有する。前記シールド配線は、平面視において前記交差領域と重畳するとともに、コンタクト部を通じて前記走査線と電気的に接続されている。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１実施形態に係る表示装置の概略的な構成を示す平面図である。
【図２】図２は、上記表示装置における画素の配置例を示す概略的な平面図である。
【図３】図３は、１つの画素に含まれる３つの副画素の概略的な平面図である。
【図４】図４は、図３のIV−IV線に沿う表示パネルの概略的な断面図である。
【図５】図５は、図３のV−V線に沿う第１基板の概略的な断面図である。
【図６】図６は、図３のVI−VI線に沿う第１基板の概略的な断面図である。
【図７】図７は、図３のVII−VII線に沿う第１基板の概略的な断面図である。
【図８】図８は、第２スイッチング素子の概略的な断面図である。
【図９】図９は、第２実施形態におけるスペーサを概略的に示す断面図である。
【図１０】図１０は、スペーサの近傍における表示装置の概略的な平面図である。
【図１１】図１１は、第３実施形態におけるコンタクト部の配置例を示す概略的な平面図である。
【図１２】図１２は、ダミー画素及び当該ダミー画素に配置されたコンタクト部の概略的な平面図である。
【発明を実施するための形態】
【０００８】
いくつかの実施形態につき、図面を参照しながら説明する。  
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実際の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。
【０００９】
各実施形態においては、表示装置の一例として、液晶表示装置を開示する。ただし、各実施形態は、他種の表示装置に対する、各実施形態にて開示される個々の技術的思想の適用を妨げるものではない。他種の表示装置としては、例えば、有機エレクトロルミネッセンス表示素子を有する自発光型の表示装置や、電気泳動素子を有する電子ペーパ型の表示装置などが想定される。
【００１０】
［第１実施形態］  
図１は、第１実施形態に係る表示装置１の概略的な構成を示す平面図である。表示装置１は、表示パネル２と、ドライバＩＣ３と、バックライトＢＬとを備えている。表示パネル２は、第１基板ＳＵＢ１（アレイ基板）と、第２基板ＳＵＢ２（対向基板）と、液晶層ＬＣとを備えている。液晶層ＬＣは、表示機能層の一例である。図１の例において、第１基板ＳＵＢ１は第２基板ＳＵＢ２よりもサイズが大きい。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、３辺を揃えて貼り合わされている。液晶層ＬＣは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に封入されている。
【００１１】
表示パネル２は、第１基板ＳＵＢ１と第２基板ＳＵＢ２とが重なる領域において、画像表示のための画素ＰＸが形成された表示領域ＤＡと、表示領域ＤＡの周囲の周辺領域ＳＡとを有している。さらに、表示パネル２は、第１基板ＳＵＢ１と第２基板ＳＵＢ２とが重ならない端子領域ＴＡ（非対向領域）を有している。
【００１２】
第１基板ＳＵＢ１は、表示領域ＤＡにおいて、第１方向Ｘに延びるとともに第２方向Ｙに並ぶ複数の走査線Ｇと、第２方向Ｙに延びるとともに第１方向Ｘに並ぶ複数の信号線Ｓとを備えている。図１の例では、走査線Ｇ及び信号線Ｓを直線で示しているが、走査線Ｇ及び信号線Ｓは屈曲或いは蛇行していてもよい。以下、第１方向Ｘ及び第２方向Ｙと直交する方向（表示装置１の厚み方向）を第３方向Ｚと呼ぶ。また、第１基板ＳＵＢ１から第２基板ＳＵＢ２に向かう方向を上方（あるいは、単に上）と呼び、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かう方向を下方（あるいは、単に下）と呼ぶ。また、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かう方向に見ることを平面視と呼ぶ。
【００１３】
図１の例において、ドライバＩＣ３は、端子領域ＴＡに実装されている。バックライトＢＬは、表示パネル２の下方に配置され、表示領域ＤＡと対向している。バックライトＢＬは、表示領域ＤＡに下方から光を照射する。例えば、バックライトＢＬは、平板状の導光板と、導光板の端面に沿って配列された複数の光源とを備えている。
【００１４】
第１基板ＳＵＢ１は、各走査線Ｇが接続された第１ドライバ４（ゲートドライバ）と、各信号線Ｓが接続された第２ドライバ５（ソースドライバ）とを備えている。図１の例において、第１ドライバ４は、周辺領域ＳＡにおいて表示領域ＤＡの第２方向Ｙに延びる一方の辺に沿って設けられ、第２ドライバ５は、周辺領域ＳＡにおいて表示領域ＤＡと端子領域ＴＡとの間に設けられている。第１ドライバ４及び第２ドライバ５は、他の態様で第１基板ＳＵＢ１に設けられてもよいし、第１基板ＳＵＢ１の外部に設けられてもよい。また、表示領域ＤＡの第２方向Ｙに延びる両辺に沿って一対の第１ドライバ４が設けられてもよい。
【００１５】
画素ＰＸは、複数の副画素ＳＰを含む。各副画素ＳＰは、例えば、隣り合う２本の走査線Ｇと隣り合う２本の信号線Ｓとによって区画された領域に相当する。なお、本開示においては、副画素を単に画素と呼ぶこともある。
【００１６】
図１の例では、１つの画素ＰＸに３つの副画素ＳＰが含まれている。これら副画素ＳＰは、例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）をそれぞれ表示する。但し、画素ＰＸは、より多くの副画素ＳＰを含んでもよい。また、画素ＰＸに含まれる副画素ＳＰの色は赤色、緑色、青色に限られず、白色や黄色などの他の色であってもよい。
【００１７】
各副画素ＳＰにおいて、第１基板ＳＵＢ１は、第１スイッチング素子ＳＷ１と、画素電極ＰＥとを備えている。各副画素ＳＰには、複数の副画素ＳＰに対して共通に設けられた共通電極ＣＥが延在している。共通電極ＣＥは、第１基板ＳＵＢ１に設けられてもよいし、第２基板ＳＵＢ２に設けられてもよい。共通電極ＣＥには、ドライバＩＣ３から共通電圧Ｖｃｏｍが供給される。
【００１８】
ドライバＩＣ３は、第１ドライバ４及び第２ドライバ５を制御する。第２ドライバ５は、各信号線Ｓに映像信号を供給する。第２ドライバ５は、隣り合う信号線Ｓに供給する映像信号の極性を反転させるカラム反転駆動を実行してもよい。
【００１９】
第１ドライバ４は、複数の垂直回路４０を有している。例えば、各垂直回路４０は、シフトレジスタやバッファを含む。各垂直回路４０のシフトレジスタは、転送パルスを順次転送する。各垂直回路４０のバッファは、それぞれ対応する走査線Ｇに接続されている。転送パルスがシフトレジスタに入力された垂直回路４０のバッファは、走査信号を自身に接続された走査線Ｇに供給する。
【００２０】
垂直回路４０は、複数のスイッチング素子を備えている。これらスイッチング素子の協働により、走査線Ｇの電圧が制御される。これらスイッチング素子の少なくとも一部は、図８を用いて後述する第２スイッチング素子ＳＷ２に相当する。第２ドライバ５など周辺領域ＳＡにおける他の回路が第２スイッチング素子ＳＷ２を備えてもよい。
【００２１】
ある第１スイッチング素子ＳＷ１に対応する走査線Ｇに走査信号が供給されると、当該第１スイッチング素子ＳＷ１に接続された信号線Ｓに供給される映像信号が、当該第１スイッチング素子ＳＷ１に接続された画素電極ＰＥに供給される。このとき、画素電極ＰＥと共通電極ＣＥの間に電界が形成され、この電界が液晶層ＬＣに作用する。このような動作により、各副画素ＳＰを、バックライトＢＬからの光を透過する状態（オン）と、透過しない状態（オフ）とのいずれかに制御することができる。
【００２２】
図２は、画素ＰＸの配置例を示す概略的な平面図である。表示領域ＤＡにおいて、画素ＰＸは、第１方向Ｘ及び第２方向Ｙに沿ってマトリクス状に配列されている。図２の例では、各色（Ｒ，Ｇ，Ｂ）の副画素ＳＰが第１方向Ｘに並んでいる。また、赤色の副画素ＳＰ（Ｒ）が第２方向Ｙに並び、緑色の副画素ＳＰ（Ｇ）が第２方向Ｙに並び、青色の副画素ＳＰ（Ｂ）が第２方向Ｙに並んでいる。なお、副画素ＳＰの配置はこの例に限られない。
【００２３】
周辺領域ＳＡには、ダミー画素ＤＰＸが配置されている。ダミー画素ＤＰＸは、画像表示に寄与しない画素であり、後述する遮光層２１と平面視において重畳している。図２の例では、表示領域ＤＡの第１方向Ｘにおける両側において、副画素ＳＰに隣り合わせて２つのダミー画素ＤＰＸが配置されている。各副画素ＳＰに隣り合わせて配置されるダミー画素ＤＰＸの数は、１つであってもよいし、３つ以上であってもよい。
【００２４】
走査線Ｇは、表示領域ＤＡを横断するとともに、周辺領域ＳＡにも延出している。本実施形態では、シールド配線ＳＬＤが各走査線Ｇと並走している。シールド配線ＳＬＤは、走査線Ｇと同様に第１方向Ｘに延び、表示領域ＤＡを横断するとともに周辺領域ＳＡにも延出している。なお、シールド配線ＳＬＤは、周辺領域ＳＡに延出していなくてもよい。
【００２５】
シールド配線ＳＬＤは、コンタクト部ＣＰを通じて走査線Ｇと電気的に接続されている。本実施形態において、コンタクト部ＣＰは、表示領域ＤＡに設けられている。図２の例では１組の走査線Ｇ及びシールド配線ＳＬＤに対してコンタクト部ＣＰを１つのみ示しているが、より多くのコンタクト部ＣＰが設けられてもよい。また、図２の例では緑色の副画素ＳＰにコンタクト部ＣＰが設けられているが、他の色の副画素ＳＰにコンタクト部ＣＰが設けられてもよい。
【００２６】
図３は、１つの画素ＰＸに含まれる３つの副画素ＳＰの概略的な平面図である。第１スイッチング素子ＳＷ１は、例えば酸化物半導体からなる第１半導体層ＳＣ１を備えている。図３の例において、第１半導体層ＳＣ１は、隣り合う信号線Ｓの間に配置され、走査線Ｇと交差している。すなわち、第１半導体層ＳＣ１は、走査線Ｇと交差する交差領域ＣＡ（チャネル領域）を有している。なお、第１半導体層ＳＣ１の形状は図３に示すものに限られない。
【００２７】
第１半導体層ＳＣ１は、位置Ｐ１において中継電極ＲＥと電気的に接続されている。中継電極ＲＥは、位置Ｐ２において画素電極ＰＥと電気的に接続されている。さらに、第１半導体層ＳＣ１は、位置Ｐ３において信号線Ｓと電気的に接続されている。交差領域ＣＡは、位置Ｐ１，Ｐ２の間にある。図３の例では、位置Ｐ１において第１半導体層ＳＣ１の上面に導電性の第１保護層ＰＭ１が配置され、位置Ｐ２において第１半導体層ＳＣ１の上面に導電性の第２保護層ＰＭ２が配置されている。これら保護層ＰＭ１，ＰＭ２は、例えば金属材料で形成することができる。
【００２８】
図３の例において、画素電極ＰＥは、第２方向Ｙに延びる２本のスリットＳＬを有している。但し、画素電極ＰＥは、より多くのスリットＳＬを有してもよいし、スリットＳＬを有さなくてもよい。
【００２９】
シールド配線ＳＬＤは、走査線Ｇに沿って第１方向Ｘに延びている。シールド配線ＳＬＤは走査線Ｇの下方に配置され、シールド配線ＳＬＤと走査線Ｇの間に第１半導体層ＳＣ１が配置されている。図３の例では、シールド配線ＳＬＤが平面視において走査線Ｇの全てと重畳している。すなわち、第１半導体層ＳＣ１の交差領域ＣＡは、シールド配線ＳＬＤと平面視において重畳している。
【００３０】
バックライトＢＬからの光が交差領域ＣＡに照射されると、第１スイッチング素子ＳＷ１にリーク電流が発生し得る。シールド配線ＳＬＤは、上述のバックライトＢＬからの光を遮光する遮光膜としての役割を有し、この光が交差領域ＣＡに照射されることを防ぐ。なお、シールド配線ＳＬＤは、交差領域ＣＡと平面視において重畳すればよく、その形状は図３に示すものに限られない。
【００３１】
図３の例において、シールド配線ＳＬＤの第２方向Ｙにおける幅は、走査線Ｇの第２方向Ｙにおける幅よりも大きい。これにより、交差領域ＣＡをより確実に遮光することができる。シールド配線ＳＬＤの幅は図示したように一定である必要はなく、例えば交差領域ＣＡと重畳する部分と他の部分とで厚さが異なってもよい。
【００３２】
走査線Ｇ、信号線Ｓ、中継電極ＲＥ、及びシールド配線ＳＬＤは、いずれも金属材料で形成することができる。画素電極ＰＥは、例えばインジウム・ティン・オキサイド（ＩＴＯ）などの透明な導電材料で形成することができる。図３には示していないが、上述の共通電極ＣＥは、画素電極ＰＥと対向している。共通電極ＣＥについても、ＩＴＯなどの透明な導電材料で形成することができる。
【００３３】
図３中に１点鎖線で示す領域は、光を遮る遮光層２１に相当する。遮光層２１は、信号線Ｓ、走査線Ｇ、第１スイッチング素子ＳＷ１、シールド配線ＳＬＤ、及び中継電極ＲＥと対向している。遮光層２１は、副画素ＳＰにおいて、開口ＡＰを有している。画素電極ＰＥは、この開口ＡＰに延出している。
【００３４】
上述のコンタクト部ＣＰは、走査線Ｇから突出する第１突起ＰＴ１と、シールド配線ＳＬＤから突出する第２突起ＰＴ２と、導電層ＣＬとを備えている。導電層ＣＬは、位置Ｐ４において第１突起ＰＴ１及び第２突起ＰＴ２に接触している。導電層ＣＬは、例えば金属材料で形成することができるが、ＩＴＯなどの透明な導電材料で形成してもよい。図３の例において、第１突起ＰＴ１及び第２突起ＰＴ２は、いずれも第２方向Ｙに突出している。但し、第２突起ＰＴ１及び第２突起ＰＴ２は、第１方向Ｘと交差する他の方向に突出してもよい。
【００３５】
このように、図３のコンタクト部ＣＰにおいては、導電層ＣＬを介して走査線Ｇとシールド配線ＳＬＤとが電気的に接続される。なお、コンタクト部ＣＰの構造は図示したものに限られない。例えば、第１突起ＰＴ１及び第２突起ＰＴ２を用いずに、走査線Ｇとシールド配線ＳＬＤとが重畳する領域において、走査線Ｇとシールド配線ＳＬＤとを直接或いは導電層ＣＬを介して電気的に接続してもよい。
【００３６】
図３の例においては、コンタクト部ＣＰが緑色の副画素ＳＰに設けられている。さらに、コンタクト部ＣＰが設けられた位置において、遮光層２１の第２方向Ｙにおける幅が拡大し、これによりコンタクト部ＣＰの全てが平面視において遮光層２１と重畳している。
【００３７】
図４は、図３におけるIV−IV線に沿う表示パネル２の概略的な断面図である。第１基板ＳＵＢ１は、第１絶縁基板１０と、第１絶縁層１１と、第２絶縁層１２と、第３絶縁層１３と、第４絶縁層１４と、第５絶縁層１５と、第６絶縁層１６と、第７絶縁層１７と、第１配向膜１８と、上記第１スイッチング素子ＳＷ１と、上記中継電極ＲＥと、上記画素電極ＰＥと、上記共通電極ＣＥとを備えている。
【００３８】
第１絶縁基板１０は、例えば透明なガラス基板或いは樹脂基板である。第１絶縁層１１は、第１絶縁基板１０の上面（第２基板ＳＵＢ２との対向面）を覆っている。第２絶縁層１２は、第１絶縁層１１を覆っている。第３絶縁層１３は、第２絶縁層１２を覆っている。第１半導体層ＳＣ１は、第３絶縁層１３の上に形成されている。
【００３９】
第１保護層ＰＭ１は、上述の位置Ｐ１において、第１半導体層ＳＣ１の上面を覆っている。第４絶縁層１４は、第１保護層ＰＭ１、第１保護層ＰＭ１から露出した第１半導体層ＳＣ１、及び第３絶縁層１３を覆っている。第５絶縁層１５は、第４絶縁層１４を覆っている。
【００４０】
中継電極ＲＥは、第５絶縁層１５の上に形成されている。中継電極ＲＥは、位置Ｐ１において第４絶縁層１４及び第５絶縁層１５に設けられた第１コンタクトホールＣ１を通じて第１保護層ＰＭ１に接触している。
【００４１】
第６絶縁層１６は、中継電極ＲＥ及び第５絶縁層１５を覆っている。第６絶縁層１６は、例えば有機樹脂材料で形成され、各絶縁層１１〜１７の中で最も厚い。第６絶縁層１６により、第１スイッチング素子ＳＷ１により生じ得る凹凸が平坦化される。共通電極ＣＥは、第６絶縁層１６の上に形成されている。第７絶縁層１７は、共通電極ＣＥ及び第６絶縁層１６を覆っている。
【００４２】
画素電極ＰＥは、第７絶縁層１７の上に形成されている。第１配向膜１８は、画素電極ＰＥ及び第７絶縁層１７を覆っている。画素電極ＰＥは、上述の位置Ｐ２において第６絶縁層１６及び第７絶縁層１７に設けられた第２コンタクトホールＣ２を通じて中継電極ＲＥに接触している。
【００４３】
第２基板ＳＵＢ２は、第２絶縁基板２０と、カラーフィルタ層２２と、オーバーコート層２３と、第２配向膜２４と、上記遮光層２１とを備えている。第２絶縁基板２０は、例えば透明なガラス基板或いは樹脂基板である。遮光層２１は、第２絶縁基板２０の下面（第１基板ＳＵＢ１との対向面）に形成されている。カラーフィルタ層２２は、遮光層２１及び第２絶縁基板２０の下面を覆っている。カラーフィルタ層２２は、各副画素ＳＰに対応する色に着色されている。オーバーコート層２３は、カラーフィルタ層２２を覆っている。第２配向膜２４は、オーバーコート層２３を覆っている。液晶層ＬＣは、第１配向膜１８と第２配向膜２４の間に配置されている。
【００４４】
図４に示した構造は、画素電極ＰＥと共通電極ＣＥが第１基板ＳＵＢ１に設けられたＩＰＳ（In-Plane Switching）モード、特にＦＦＳ（Fringe Field Switching）モードに適用可能な構成である。但し、表示装置１の構造はこれに限られない。例えば、共通電極ＣＥは第２基板ＳＵＢ２に設けられもよい。また、共通電極ＣＥが第１基板ＳＵＢ１において画素電極ＰＥよりも液晶層ＬＣ側に配置されてもよい。
【００４５】
図５は、図３におけるV−V線に沿う第１基板ＳＵＢ１の概略的な断面図である。第２保護層ＰＭ２は、上述の位置Ｐ３において、第１半導体層ＳＣ１の上面を覆っている。第２保護層ＰＭ２は、第４絶縁層１４で覆われている。
【００４６】
信号線Ｓは、第５絶縁層１５の上に形成され、第６絶縁層１６で覆われている。信号線Ｓは、位置Ｐ３において第４絶縁層１４及び第５絶縁層１５に設けられた第３コンタクトホールＣ３を通じて第２保護層ＰＭ２に接触している。共通電極ＣＥの上には、金属配線ＭＬが形成されている。金属配線ＭＬは、信号線Ｓと対向して、信号線Ｓに沿って延びている（後述の図６も参照）。なお、図３においては金属配線ＭＬを図示していない。
【００４７】
図６は、図３におけるVI−VI線に沿う第１基板ＳＵＢ１の概略的な断面図である。シールド配線ＳＬＤは、第２絶縁層１２の上に形成され、第３絶縁層１３で覆われている。第１半導体層ＳＣ１の交差領域ＣＡは、下面が第３絶縁層１３を介してシールド配線ＳＬＤと対向するとともに、上面が第４絶縁層１４を介して走査線Ｇと対向している。
【００４８】
図７は、図３におけるVII−VII線に沿う第１基板ＳＵＢ１の概略的な断面図である。上述の位置Ｐ４には、第３絶縁層１３、第４絶縁層１４、及び第５絶縁層１５を貫通する第４コンタクトホールＣ４が設けられている。第４コンタクトホールＣ４において、走査線Ｇの一部が第５絶縁層１５から露出し、シールド配線ＳＬＤの一部が第３絶縁層１３、第４絶縁層１４、及び第５絶縁層１５から露出している。導電層ＣＬは、第４コンタクトホールＣ４を通じて、走査線Ｇ及びシールド配線ＳＬＤの双方に接触している。図７の例では、導電層ＣＬの一部が第５絶縁層１５の上にも延びている。導電層ＣＬは、第６絶縁層１６で覆われている。
【００４９】
図８は、第２スイッチング素子ＳＷ２の概略的な断面図である。第２スイッチング素子ＳＷ２は、例えば多結晶シリコンからなる第２半導体層ＳＣ２と、ゲート電極ＧＥと、ソース電極ＳＥと、ドレイン電極ＤＥとを備えている。
【００５０】
第２半導体層ＳＣ２は、第１絶縁層１１の上に形成され、第２絶縁層１２で覆われている。ゲート電極ＧＥは、第２絶縁層１２の上に形成され、第３絶縁層１３で覆われている。ゲート電極ＧＥは、第２絶縁層１２を介して第２半導体層ＳＣ２と対向している。
【００５１】
ソース電極ＳＥ及びドレイン電極ＤＥは、第５絶縁層１５の上に形成されている。第２絶縁層１２、第３絶縁層１３、第４絶縁層１４、及び第５絶縁層１５には、第５コンタクトホールＣ５及び第６コンタクトホールＣ６が設けられている。ソース電極ＳＥは、第５コンタクトホールＣ５を通じて第２半導体層ＳＣ２に接触している。ドレイン電極ＤＥは、第６コンタクトホールＣ６を通じて第２半導体層ＳＣ２に接触している。
【００５２】
以上の図２乃至図８に示した構造において、走査線Ｇは、第１層に形成されている。本実施形態における第１層は、第４絶縁層１４の上（他の観点から言えば第５絶縁層１５の下）の層に相当する。走査線Ｇは、例えばこれらの基となる金属層を第４絶縁層１４の上に成膜した後に当該金属層をパターニングすることにより形成することができる。
【００５３】
また、シールド配線ＳＬＤ及びゲート電極ＧＥは、第２層に形成されている。本実施形態における第２層は、第２絶縁層１２の上（他の観点から言えば第３絶縁層１３の下）の層に相当する。シールド配線ＳＬＤ及びゲート電極ＧＥは、例えばこれらの基となる金属層を第２絶縁層１２の上に成膜した後に当該金属層をパターニングすることにより、同一のプロセス及び材料で形成することができる。
【００５４】
また、信号線Ｓ、導電層ＣＬ、中継電極ＲＥ、ソース電極ＳＥ、及びドレイン電極ＤＥは、第３層に形成されている。本実施形態における第３層は、第５絶縁層１５の上（他の観点から言えば第６絶縁層１６の下）の層に相当する。信号線Ｓ、導電層ＣＬ、中継電極ＲＥ、ソース電極ＳＥ、及びドレイン電極ＤＥは、例えばこれらの基となる金属層を第５絶縁層１５及び各コンタクトホールＣ１，Ｃ３〜Ｃ６の上に成膜した後に当該金属層をパターニングすることにより、同一のプロセス及び材料で形成することができる。
【００５５】
各コンタクトホールＣ１，Ｃ３〜Ｃ６は、例えば同一のエッチングプロセスで形成することができる。多結晶シリコンからなる第２半導体層ＳＣ２とソース電極ＳＥ及びドレイン電極ＤＥとのコンタクト抵抗を低減するためには、これら電極を形成する前に、各コンタクトホールＣ５，Ｃ６により露出した第２半導体層ＳＣ２の表面をフッ酸水溶液により洗浄する必要がある。この洗浄に際しては、各コンタクトホールＣ１，Ｃ３の内部もフッ酸水溶液に晒される。酸化物半導体からなる第１半導体層ＳＣ１は、フッ酸水溶液に浸食され得るが、本実施形態では第１半導体層ＳＣ１の表面に各保護層ＰＭ１，ＰＭ２が設けられている。したがって、第１半導体層ＳＣ１を保護することができる。
【００５６】
信号線Ｓ、導電層ＣＬ、中継電極ＲＥ、ソース電極ＳＥ、及びドレイン電極ＤＥは、例えば、アルミニウム或いはアルミニウム合金をチタン或いはチタン合金で挟んだ積層構造を有している。但し、これらの要素は、金属材料の単層構造であってもよい。
【００５７】
走査線Ｇ、シールド配線ＳＬＤ、及びゲート電極ＧＥは、例えば、モリブデンタングステン（ＭｏＷ）合金などの金属材料によって形成されている。一例として、これらの要素は単層構造であるが、積層構造であってもよい。
【００５８】
以上説明した本実施形態では、第１半導体層ＳＣ１の交差領域ＣＡの下方にシールド配線ＳＬＤが配置されている。したがって、上述したリーク電流を抑制し、表示装置１の信頼性を高めることができる。
【００５９】
仮にシールド配線ＳＬＤがフローティングの場合、シールド配線ＳＬＤが信号線Ｓや画素電極ＰＥとカップリングし、画素電極ＰＥの電位が信号線Ｓの電位に影響されて変動し得る。画素電極ＰＥの電位の変動は、フリッカとして視認され、表示品位を低下させる一因となる。これに対し、本実施形態では、走査線Ｇとシールド配線ＳＬＤとが電気的に接続されている。そのため、走査線Ｇとシールド配線ＳＬＤとが同電位となり、シールド配線ＳＬＤを通じて画素電極ＰＥの電位が信号線Ｓの電位に影響されることはない。したがって、フリッカの発生が抑制され、表示装置１の表示品位が向上する。
【００６０】
近年では、画素の高精細化が進んでいる。高精細な画素においては、信号線Ｓと画素電極ＰＥとのカップリングに起因したフリッカが顕著に現れ得るが、本実施形態の構成であれば画素ＰＸを高精細化した場合でも、好適にフリッカを抑制できる。
【００６１】
また、低消費電力化を図るために、通常は６０Ｈｚ程度である表示装置１の駆動周波数を、例えば３０Ｈｚや１５Ｈｚといった低い値に設定することがある。上述の画素電位の変動に起因したフリッカは、高周波であれば人の目で視認され難いが、このような低周波駆動においては視認され易い。本実施形態のように画素電位の変動を抑制することで、低周波駆動においてもフリッカの視認を抑制することができる。
【００６２】
シールド配線ＳＬＤは、周辺領域ＳＡに配置された第２スイッチング素子ＳＷ２のゲート電極ＧＥと同層に同一材料で形成されている。したがって、シールド配線ＳＬＤとゲート電極ＧＥとを一つのプロセスで形成することが可能となり、製造コストを低減できる。
以上の他にも、本実施形態からは種々の好適な効果を得ることができる。
【００６３】
［第２実施形態］  
第２実施形態について説明する。第１実施形態と同一の要素には同一の符号を付す。特に言及しない構成及び効果は第１実施形態と同様である。  
本実施形態では、表示領域ＤＡにおけるコンタクト部ＣＰの好適な配置態様の例として、液晶層ＬＣのセルギャップを維持するためのスペーサとコンタクト部ＣＰとの関係を開示する。
【００６４】
図９は、スペーサＳＳの一例を概略的に示す断面図である。スペーサＳＳは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に配置されている。一例として、スペーサＳＳは、第２基板ＳＵＢ２に設けられ、その先端が第１基板ＳＵＢ１に接触している。スペーサＳＳは、上述のオーバーコート層２３と第２配向膜２４との間に配置されてもよいし、第２配向膜２４の下方に配置されてもよい。図９にはスペーサＳＳを１つのみ示しているが、表示領域ＤＡには複数のスペーサＳＳが配置されている。
【００６５】
図１０は、スペーサＳＳの近傍における表示装置１の概略的な平面図である。ここでは、図３に示した第１スイッチング素子ＳＷ１や画素電極ＰＥの図示を省略している。破線円は、スペーサＳＳの平面形状に相当する。スペーサＳＳは、例えば、走査線Ｇと信号線Ｓとが交差する領域に配置されている。
【００６６】
遮光層２１は、平面視において走査線Ｇ及び信号線Ｓと重畳する格子形状を有する。さらに、遮光層２１は、スペーサＳＳの周囲において拡大部分２１ａを有する。コンタクト部ＣＰは、拡大部分２１ａと平面視において重畳している。
【００６７】
図１０の例において、拡大部分２１ａは、スペーサＳＳよりも大きい直径でスペーサＳＳと同心円状になるように遮光層２１の幅が拡大した部分に相当する。スペーサＳＳの近傍においては、液晶層ＬＣにおける液晶分子の配向が乱れ得るが、拡大部分２１ａを設けることで当該乱れの表示画像への影響を防ぐことができる。
【００６８】
なお、図１０の例では、スペーサＳＳ及び拡大部分２１ａが赤色（Ｒ）の副画素ＳＰと緑色（Ｇ）の副画素ＳＰとの間に配置され、コンタクト部ＣＰが緑色の副画素ＳＰに配置されている。しかしながら、スペーサＳＳ、拡大部分２１ａ、及びコンタクト部ＣＰの配置態様はこの例に限られない。
【００６９】
以上の本実施形態の構成によれば、スペーサＳＳの近傍を遮光するための拡大部分２１ａにて、コンタクト部ＣＰを遮光することができる。これにより、コンタクト部ＣＰのためだけに遮光層２１を拡大する必要がなくなり、コンタクト部ＣＰを設けたことに起因する開口ＡＰの面積（開口率）の低下を防ぐことができる。
【００７０】
［第３実施形態］  
第３実施形態について説明する。上述の各実施形態と同一の要素には同一の符号を付す。特に言及しない構成及び効果は上述の各実施形態と同様である。  
図１１は、画素ＰＸ、ダミー画素ＤＰＸ、及びコンタクト部ＣＰの配置例を示す概略的な平面図である。本実施形態においては、コンタクト部ＣＰが周辺領域ＳＡに配置されている。より具体的には、図１１の例においては、コンタクト部ＣＰがダミー画素ＤＰＸに配置されている。
【００７１】
一例として、コンタクト部ＣＰは、表示領域ＤＡの第１方向Ｘにおける両側において、表示領域ＤＡに最も近いダミー画素ＤＰＸにそれぞれ配置することができる。但し、コンタクト部ＣＰは、他のダミー画素ＤＰＸに配置されてもよい。また、コンタクト部ＣＰは、周辺領域ＳＡにおいて、ダミー画素ＤＰＸ以外の位置に設けられてもよい。
【００７２】
図１２は、ダミー画素ＤＰＸ及び当該ダミー画素ＤＰＸに配置されたコンタクト部ＣＰの概略的な平面図である。ダミー画素ＤＰＸは、通常の副画素ＳＰと同様に、第１スイッチング素子ＳＷ１と、画素電極ＰＥとを備えている。但し、ダミー画素ＤＰＸの近傍には、信号線Ｓが配置されていない。したがって、第１スイッチング素子ＳＷ１の第１半導体層ＳＣ１は、信号線Ｓと接続されていない。
【００７３】
ダミー画素ＤＰＸは、周辺領域ＳＡに配置されているために、その全体が遮光層２１と平面視において重畳している。したがって、ダミー画素ＤＰＸが外部から視認されることはない。このようなダミー画素ＤＰＸを設けることで、表示領域ＤＡの各副画素ＳＰを静電破壊から保護し、表示装置１の信頼性を高めることができる。
【００７４】
コンタクト部ＣＰは、図３の例と同様の構造を有している。周辺領域ＳＡには全体的に遮光層２１が設けられているために、コンタクト部ＣＰも遮光層２１と重畳している。
【００７５】
本実施形態の構成によれば、コンタクト部ＣＰを周辺領域ＳＡに設けるので、コンタクト部ＣＰが表示領域ＤＡにおける各副画素ＳＰの開口率に影響を与えない。また、ダミー画素ＤＰＸにコンタクト部ＣＰを配置した場合には、コンタクト部ＣＰの配置スペースを周辺領域ＳＡに別途に確保する必要がなく、表示装置１の狭額縁化を実現できる。
【００７６】
以上、本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【００７７】
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【００７８】
また、各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【００７９】
１…表示装置、２…表示パネル、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、ＬＣ…液晶層、ＤＡ…表示領域、ＳＡ…周辺領域、ＰＸ…画素、ＳＰ…副画素、Ｇ…走査線、Ｓ…信号線、ＰＥ…画素電極、ＣＥ…共通電極、ＳＬＤ…シールド配線、ＣＰ…コンタクト部、ＣＡ…交差領域、ＲＥ…中継電極、Ｃ１〜Ｃ６…第１〜第６コンタクトホール、ＭＬ…金属配線、ＳＷ１…スイッチング素子、ＳＣ１…第１半導体層、ＰＭ１…第１保護層、ＰＭ２…第２保護層、ＰＴ１…第１突起、ＰＴ２…第２突起、ＣＬ…導電層、ＳＷ２…スイッチング素子、ＳＣ２…第２半導体層、ＧＥ…ゲート電極、ＳＥ…ソース電極、ＤＥ…ドレイン電極、ＳＳ…スペーサ、ＤＰＸ…ダミー画素。
【図１】
2018036315.tif 000003
【図２】
2018036315.tif 000004
【図３】
2018036315.tif 000005
【図４】
2018036315.tif 000006
【図５】
2018036315.tif 000007
【図６】
2018036315.tif 000008
【図７】
2018036315.tif 000009
【図８】
2018036315.tif 000010
【図９】
2018036315.tif 000011
【図１０】
2018036315.tif 000012
【図１１】
2018036315.tif 000013
【図１２】
2018036315.tif 000014