(57)【要約】【課題】狭額縁化及び低コスト化を可能とする。【解決手段】電子機器は、第１基板と、第２基板と、接続部材と、を具備している。第１基板は、第１ガラス基板と、第１導電層と、を備えている。第２基板は、第１貫通孔を有した第２ガラス基板と、第１貫通孔よりも大きな第２貫通孔を有した第２導電層と、を備えている。第２ガラス基板の第１主面は、第１導電層と対向し且つ第１導電層から離間している。第１主面とは反対側の第２主面は、第１貫通孔の縁と第２貫通孔の縁との間に第２導電層から露出した第１平坦部を有している。接続部材は、第１貫通孔に充填され、第１貫通孔を通じて第１導電層と第２導電層とを電気的に接続している。【選択図】図５
2018017984.tif 000002
【特許請求の範囲】
【請求項１】
第１ガラス基板と、第１導電層と、を備えた第１基板と、
前記第１導電層と対向し且つ前記第１導電層から離間した第１主面及び該第１主面とは反対側の第２主面を有した第２ガラス基板と、前記第２主面に設けられた第２導電層と、を備えた第２基板と、
前記第１導電層及び前記第２導電層を電気的に接続する接続部材と、を具備し、
前記第２ガラス基板は、該第２ガラス基板を貫通する第１貫通孔を有し、
前記第２導電層は、該第２導電層を貫通し且つ前記第１貫通孔よりも大きい第２貫通孔を有し、
前記第２主面は、前記第１貫通孔の縁と前記第２貫通孔の縁との間に前記第２導電層から露出した第１平坦部を有し、
前記接続部材は、前記第１貫通孔を通じて前記第１導電層及び前記第２導電層に接触している、電子機器。
【請求項２】
第１ガラス基板と、第１導電層と、を備えた第１基板と、
前記第１導電層と対向し且つ前記第１導電層から離間した第１主面及び該第１主面とは反対側の第２主面を有した第２ガラス基板と、前記第２主面に設けられた第２導電層と、を備えた第２基板と、
前記第１導電層及び前記第２導電層を電気的に接続する接続部材と、を具備し、
前記第２ガラス基板は、該第２ガラス基板を貫通する第１貫通孔を有し、
前記第２導電層は、該第２導電層を貫通する第２貫通孔を有し、
前記第２貫通孔の縁は、前記第１貫通孔の縁よりも該第１貫通孔の径方向において外側に位置され、
前記接続部材は、前記第１貫通孔を通じて前記第１導電層及び前記第２導電層に接触している、電子機器。
【請求項３】
前記第１貫通孔及び前記第２貫通孔の中心軸が一致している、請求項１又は２に記載の電子機器。
【請求項４】
前記第２基板は、前記第２導電層を覆う保護膜をさらに備え、
前記保護膜は、該保護膜を貫通するとともに前記第１貫通孔の周囲において前記第１平坦部及び前記第２導電層を露出させる第３貫通孔を有し、
前記第２主面は、前記第３貫通孔の縁と前記保護膜から露出した前記第２導電層との間に、該第２導電層から露出した第２平坦部を有している、請求項１に記載の電子機器。
【請求項５】
前記第３貫通孔は、前記第１貫通孔の周囲において前記保護膜から前記第１平坦部を露出させる第１部分と、前記第１部分の周囲において前記保護膜から前記第２導電層を部分的に露出させる第２部分と、を含む、請求項４に記載の電子機器。
【請求項６】
前記第３貫通孔は、前記第１部分よりも小径の複数の前記第２部分を含む、請求項５に記載の電子機器。
【請求項７】
前記第１部分は、前記第１貫通孔及び前記第２貫通孔の中心軸が一致している、請求項５又は６に記載の電子機器。
【請求項８】
前記第２導電層は、
第１領域に配置され、該第１領域に接触或いは接近する物体を検知する検出部と、
前記第１領域と隣り合う第２領域に配置され、且つ前記検出部に接続された端子部と、
を備え、
前記第１貫通孔は前記端子部に形成されている、請求項１乃至７のいずれか一項に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電子機器に関する。
【背景技術】
【０００２】
電子機器において、配線実装のさらなる効率化及び低コスト化が要望されている。例えば、電子機器の一例である表示装置に関し、樹脂製の第１基板の内面と外面とを貫通する孔の内部に孔内接続部を有する配線部と、樹脂製の第２基板の内面に設けられた配線部とが基板間接続部によって電気的に接続される技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−４０４６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態の目的は、配線実装の効率化及び低コスト化が可能な電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
一実施形態によれば、電子機器は、第１基板と、第２基板と、接続部材と、を具備している。第１基板は、第１ガラス基板と、第１導電層と、を備えている。第２基板は、第１貫通孔を有した第２ガラス基板と、第１貫通孔よりも大きな第２貫通孔を有した第２導電層と、を備えている。第２ガラス基板の第１主面は、第１導電層と対向し且つ第１導電層から離間している。第１主面とは反対側の第２主面は、第１貫通孔の縁と第２貫通孔の縁との間に第２導電層から露出した第１平坦部を有している。接続部材は、第１貫通孔に充填され、第１貫通孔を通じて第１導電層と第２導電層とを電気的に接続している。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１実施形態の表示装置ＤＳＰの一構成例を示す平面図である。
【図２】図２は、図１に示された表示パネルＰＮＬの基本構成及び等価回路を模式的に示す平面図である。
【図３】図３は、図１に示された表示パネルＰＮＬの表示領域ＤＡの構造を示す断面図である。
【図４】図４は、第１実施形態に係るセンサＳＳの一構成例を示す平面図である。
【図５】図５は、図１中のＦ５−Ｆ５線に沿う断面図である。
【図６】図６は、図５に示された第１及び第２導電層Ｌ１，Ｌ２並びに第１及び第２ガラス基板１０，２０の材料の融点の例を示す図である。
【図７】図７は、図５に示された接続用孔Ｖを第２基板ＳＵＢ２側から見た平面図である。
【図８】図８は、図５に示された第２貫通孔ＶＢを拡大して示す断面図である。
【図９】図９は、第１実施形態の表示装置ＤＳＰの製造方法を説明する断面図である。
【図１０】図１０は、図９に続いて、表示装置ＤＳＰの製造方法を説明する断面図である。
【図１１】図１１は、図１０に続いて、表示装置ＤＳＰの製造方法を説明する断面図である。
【図１２】図１２は、図１１に続いて、表示装置ＤＳＰの製造方法を説明する断面図である。
【図１３】図１３は、図１２に続いて、表示装置ＤＳＰの製造方法を説明する断面図である。
【図１４】図１４は、図１３に続いて、表示装置ＤＳＰの製造方法を説明する断面図である。
【図１５】図１５は、図１４に続いて、表示装置ＤＳＰの製造方法を説明する断面図である。
【図１６】図１６は、図１５に続いて、表示装置ＤＳＰの製造方法を説明する断面図である。
【図１７】図１７は、図１６に続いて、表示装置ＤＳＰの製造方法を説明する断面図である。
【図１８】図１８は、図１７に続いて、表示装置ＤＳＰの製造方法を説明する断面図である。
【図１９】図１９は、第２実施形態の表示装置ＤＳＰを第２基板ＳＵＢ２側から見た平面図である。
【発明を実施するための形態】
【０００７】
いくつかの実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者が発明の主旨を保って適宜変更について容易に想到し得るものは、当然に本発明の範囲に含まれる。また、図面は、説明をより明確にするため、実際の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一又は類似の要素について符号を省略することがある。また、本明細書及び各図において、既に説明した図と同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。
【０００８】
各実施形態において、電子機器の一例として表示装置を開示する。この表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、ノートブック型のパーソナルコンピュータ、ゲーム機器等の種々の装置に用いることができる。各実施形態で開示する主要な構成は、液晶表示装置、有機エレクトロルミネッセンス表示装置等の自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置等に適用可能である。
【０００９】
なお、電子機器は、表示装置に限られず、例えば表示装置に重ねて貼着される外付け型のタッチパネル基板であってもよい。本発明には、第１ガラス基板と第２ガラス基板とが間隔をあけて配置され、第２ガラス基板が第１貫通孔を有し、第１ガラス基板に位置する第１導電層と第２ガラス基板に位置する第２導電層とが当該第１貫通孔を通じて電気的に接続されている基板間導通構造を備えた種々の電子機器が含まれる。
【００１０】
[第１実施形態]  
図１は、第１実施形態の表示装置ＤＳＰの一例を示す平面図である。第１方向Ｘ、第２方向Ｙ及び第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。ここでは、表示装置ＤＳＰの一例として、センサＳＳを搭載した液晶表示装置について説明する。
【００１１】
表示装置ＤＳＰは、表示パネルＰＮＬ、ＩＣチップＩ１、配線基板ＳＵＢ３等を備えている。表示パネルＰＮＬは、液晶パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、シールＳＥと、液晶層ＬＣと、を備えている。第２基板ＳＵＢ２は、第３方向Ｚにおいて第１基板ＳＵＢ１に対向している。シールＳＥは、図１において右上がりの斜線で示す部分に相当し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着している。液晶層ＬＣは、シールＳＥの内側において第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に配置されている。
【００１２】
以下の説明において、第１基板ＳＵＢ１から第２基板ＳＵＢ２に向かう方向を上方と称し、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かう方向を下方と称する。また、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かって見ることを平面視と称する。
【００１３】
表示パネルＰＮＬは、画像を表示する表示領域ＤＡと、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡと、を備えている。表示領域ＤＡは、第１領域の一例であり、シールＳＥに囲まれた内側に位置している。非表示領域ＮＤＡは、第２領域の一例であり、表示領域ＤＡと隣接している。シールＳＥは、非表示領域ＮＤＡに位置している。
【００１４】
配線基板ＳＵＢ３は、第１基板ＳＵＢ１に実装されている。配線基板ＳＵＢ３は、例えば可撓性を有するフレキシブル基板である。なお、本実施形態で適用可能なフレキシブル基板とは、その少なくとも一部分に、屈曲可能な材料によって形成されたフレキシブル部を備えていればよい。つまり、配線基板ＳＵＢ３は、その全体がフレキシブル部として構成されたフレキシブル基板であってもよいし、ガラスエポキシ等の硬質材料によって形成されたリジッド部及びポリイミド等の屈曲可能な材料によって形成されたフレキシブル部を備えたリジッドフレキシブル基板であってもよい。
【００１５】
ＩＣチップＩ１は、配線基板ＳＵＢ３に実装されている。なお、図１に示す例に限らず、ＩＣチップＩ１は、第２基板ＳＵＢ２よりも外側に延出した第１基板ＳＵＢ１に実装されていてもよいし、配線基板ＳＵＢ３に接続される外部回路基板に実装されていてもよい。ＩＣチップＩ１は、例えば、画像を表示するのに必要な信号を出力するディスプレイドライバＤＤを内蔵している。ディスプレイドライバＤＤは、例えば、後述する信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、共通電極駆動回路ＣＤの少なくとも一部を含んでいる。また、図１に示す例では、ＩＣチップＩ１は、タッチパネルコントローラ等として機能する検出回路ＲＣを内蔵している。なお、検出回路ＲＣは、ＩＣチップＩ１とは異なる他のＩＣチップに内蔵されていてもよい。
【００１６】
表示パネルＰＮＬは、例えば、第１基板ＳＵＢ１の下方からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型であってもよいし、第２基板ＳＵＢ２の上方からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型であってもよい。或いは、透過表示機能及び反射表示機能を備えた半透過型であってもよい。
【００１７】
センサＳＳは、表示装置ＤＳＰへの被検出物の接触或いは接近を検出するためのセンシングを行うものである。センサＳＳは、複数の検出電極Ｒｘ（Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４…）を備えている。検出電極Ｒｘは、第２基板ＳＵＢ２に設けられている。各検出電極Ｒｘは、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔をあけて並んでいる。検出電極Ｒｘは、検出部ＲＳと、接続部ＣＮと、を備えている。また、各検出電極Ｒｘは、端子部ＲＴ（ＲＴ１，ＲＴ２，ＲＴ３，ＲＴ４…）を備えている。
【００１８】
検出部ＲＳは、表示領域ＤＡに位置し、第１方向Ｘに延出している。検出電極Ｒｘにおいて、主として検出部ＲＳがセンシングに利用される。一例として、検出部ＲＳは、微細な金属細線の集合体によって帯状に形成できる。また、図１に示す例では、１つの検出電極Ｒｘが２本の検出部ＲＳを備えているが、３本以上の検出部ＲＳを備えていてもよいし、１本の検出部ＲＳを備えていてもよい。
【００１９】
端子部ＲＴは、非表示領域ＮＤＡの第１方向Ｘに沿う一端側に位置し、検出部ＲＳと繋がっている。接続部ＣＮは、非表示領域ＮＤＡの第１方向Ｘに沿う一端側及び他端側に位置し、複数の検出部ＲＳを互いに接続するとともに端子部ＲＴと繋がっている。図１において、一端側は表示領域ＤＡよりも左側に相当し、他端側は表示領域ＤＡよりも右側に相当する。端子部ＲＴの一部は、平面視でシールＳＥと重なる位置に形成されている。
【００２０】
第１基板ＳＵＢ１は、パッドＰ（Ｐ１，Ｐ２，Ｐ３，Ｐ４…）及び配線Ｗ（Ｗ１，Ｗ２，Ｗ３，Ｗ４…）を備えている。パッドＰ及び配線Ｗは、非表示領域ＮＤＡの一端側や他端側に位置し、平面視でシールＳＥと重なっている。パッドＰは、平面視で端子部ＲＴと重なる位置に形成されている。配線Ｗは、パッドＰに接続され、第２方向Ｙに沿って延出し、配線基板ＳＵＢ３を介してＩＣチップＩ１の検出回路ＲＣと電気的に接続されている。
【００２１】
接続用孔Ｖ（Ｖ１，Ｖ２，Ｖ３，Ｖ４…）は、端子部ＲＴとパッドＰとが対向する位置に形成されている。また、接続用孔Ｖは、端子部ＲＴを含む第２基板ＳＵＢ２及びシールＳＥを貫通するとともに、パッドＰを貫通する場合もあり得る。図１に示す例では、接続用孔Ｖは、平面視で円形であるが、これに限らず楕円形等の他の形状であってもよい。端子部ＲＴは、接続用孔Ｖよりも一回り大きく形成されている。図１に示す例では、端子部ＲＴが円形であるが、これに限らず八角形等の他の形状であってもよい。
【００２２】
接続用孔Ｖには、後述する接続部材Ｃが設けられており、この接続部材Ｃを介して検出電極Ｒｘの端子部ＲＴとパッドＰとが電気的に接続される。検出電極Ｒｘは、第１基板ＳＵＢ１から離間した第２基板ＳＵＢ２に設けられている第２導電層Ｌ２の一例であり、パッドＰ及び配線Ｗは、第１基板ＳＵＢ１に設けられている第１導電層Ｌ１の一例である。
【００２３】
パッドＰと接続された検出電極Ｒｘは、第１基板ＳＵＢ１に接続された配線基板ＳＵＢ３を介して検出回路ＲＣと電気的に接続される。検出回路ＲＣは、検出電極Ｒｘから出力されたセンサ信号を読み取り、被検出物の接触或いは接近の有無や、被検出物の位置座標等を検出する。
【００２４】
図１に示す例では、奇数番目の検出電極Ｒｘ（Ｒｘ１，Ｒｘ３…）の各々の端子部ＲＴ（ＲＴ１，ＲＴ３…）、パッドＰ（Ｐ１，Ｐ３…）、配線Ｗ（Ｗ１，Ｗ３…）、接続用孔Ｖ（Ｖ１，Ｖ３…）は、いずれも非表示領域ＮＤＡの一端側に位置している。一方、偶数番目の検出電極Ｒｘ（Ｒｘ２，Ｒｘ４…）の各々の端子部ＲＴ（ＲＴ２，ＲＴ４…）、パッドＰ（Ｐ２，Ｐ４…）、配線Ｗ（Ｗ２，Ｗ４…）、接続用孔Ｖ（Ｖ２，Ｖ４…）は、いずれも非表示領域ＮＤＡの前記一端側とは反対側の他端側に位置している。このようなレイアウトによれば、非表示領域ＮＤＡにおける一端側の幅と他端側の幅とを均一化でき、狭額縁化に好適である。
【００２５】
図１に示すように、パッドＰ３がパッドＰ１よりも配線基板ＳＵＢ３に近接するレイアウトでは、配線Ｗ１は、パッドＰ３の内側すなわち表示領域ＤＡに近接する側を迂回し、パッドＰ３と配線基板ＳＵＢ３との間で配線Ｗ３の内側に並んで配置されている。同様に、配線Ｗ２は、パッドＰ４の内側を迂回し、パッドＰ４と配線基板ＳＵＢ３との間で配線Ｗ４の内側に並んで配置されている。
【００２６】
図２は、図１に示す表示パネルＰＮＬの基本構成及び等価回路を模式的に示す平面図である。  
表示パネルＰＮＬは、表示領域ＤＡにおいて複数の画素ＰＸを備えている。ここで、画素とは、画素信号に応じて個別に制御できる最小単位を示し、例えば、後述する走査線と信号線とが交差する位置に配置されたスイッチング素子を含む領域に存在する。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。また、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の走査線Ｇ（Ｇ１〜Ｇｎ）、複数の信号線Ｓ（Ｓ１〜Ｓｍ）、共通電極ＣＥ等を備えている。
【００２７】
走査線Ｇは、それぞれ第１方向Ｘに延出し、第２方向Ｙに並んでいる。信号線Ｓは、それぞれ第２方向Ｙに延出し、第１方向Ｘに並んでいる。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。共通電極ＣＥは、複数の画素ＰＸに亘って配置されている。
【００２８】
走査線Ｇ、信号線Ｓ及び共通電極ＣＥは、それぞれ非表示領域ＮＤＡに引き出されている。非表示領域ＮＤＡにおいて、走査線Ｇは走査線駆動回路ＧＤに接続され、信号線Ｓは信号線駆動回路ＳＤに接続され、共通電極ＣＥは共通電極駆動回路ＣＤに接続されている。信号線駆動回路ＳＤ、走査線駆動回路ＧＤ及び共通電極駆動回路ＣＤは、第１基板ＳＵＢ１上に形成されてもよいし、これらの一部或いは全部が図１に示すＩＣチップＩ１に内蔵されていてもよい。
【００２９】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。より具体的には、スイッチング素子ＳＷは、ゲート電極ＷＧと、ソース電極ＷＳと、ドレイン電極ＷＤと、を備えている。ゲート電極ＷＧは、走査線Ｇと電気的に接続されている。図２に示す例では、信号線Ｓと電気的に接続された電極がソース電極ＷＳであり、画素電極ＰＥと電気的に接続された電極がドレイン電極ＷＤである。
【００３０】
走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと画素電極ＰＥとの間に形成される。
【００３１】
図３は、表示領域ＤＡにおいて表示装置ＤＳＰを第１方向Ｘに沿って切断した断面図である。図３に示す例では、表示パネルＰＮＬは、主としてＸ−Ｙ平面にほぼ平行な横電界を利用する表示モードに対応した構成を有している。なお、表示パネルＰＮＬは、Ｘ−Ｙ平面に対して垂直な縦電界や、Ｘ−Ｙ平面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していてもよい。
【００３２】
横電界を利用する表示モードでは、例えば、第１基板ＳＵＢ１及び第２基板ＳＵＢ２のいずれか一方に画素電極ＰＥ及び共通電極ＣＥの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば、第１基板ＳＵＢ１に画素電極ＰＥ及び共通電極ＣＥのいずれか一方が備えられ、第２基板ＳＵＢ２に画素電極ＰＥ及び共通電極ＣＥのいずれか他方が備えられた構成が適用可能である。
【００３３】
第１基板ＳＵＢ１は、第１ガラス基板１０、信号線Ｓ、共通電極ＣＥ、金属層Ｍ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１等を備えている。第１ガラス基板１０は、第２基板ＳＵＢ２に対向する第３主面１０Ａと、第３主面１０Ａとは反対側の第４主面１０Ｂと、を有している。なお、図３において、スイッチング素子や走査線、これらの間に介在する各種絶縁膜等を省略して図示している。
【００３４】
第１絶縁膜１１は、第１ガラス基板１０の第３主面１０Ａに位置している。図示しない走査線やスイッチング素子の半導体層は、第１ガラス基板１０と第１絶縁膜１１の間に位置している。信号線Ｓは、第１絶縁膜１１の上に位置している。第２絶縁膜１２は、信号線Ｓ及び第１絶縁膜１１の上に位置している。共通電極ＣＥは、第２絶縁膜１２の上に位置している。
【００３５】
金属層Ｍは、信号線Ｓの直上において共通電極ＣＥに接触している。図３に示す例では、金属層Ｍは、共通電極ＣＥの上に位置しているが、共通電極ＣＥと第２絶縁膜１２との間に位置していてもよい。第３絶縁膜１３は、共通電極ＣＥ及び金属層Ｍの上に位置している。画素電極ＰＥは、第３絶縁膜１３の上に位置している。画素電極ＰＥは、第３絶縁膜１３を介して共通電極ＣＥと対向している。また、画素電極ＰＥは、共通電極ＣＥと対向する位置にスリットＳＬを有している。第１配向膜ＡＬ１は、画素電極ＰＥ及び第３絶縁膜１３を覆っている。
【００３６】
走査線Ｇ、信号線Ｓ及び金属層Ｍは、モリブデン、タングステン、チタン、アルミニウム等の金属材料によって形成されている。なお、走査線Ｇ、信号線Ｓ及び金属層Ｍは、単層構造であってもよいし、多層構造であってもよい。共通電極ＣＥ及び画素電極ＰＥは、ＩＴＯやＩＺＯ等の透明な導電材料によって形成されている。第１絶縁膜１１及び第３絶縁膜１３は無機絶縁膜であり、第２絶縁膜１２は有機絶縁膜である。
【００３７】
なお、第１基板ＳＵＢ１の構成は、図３に示す例に限らず、画素電極ＰＥが第２絶縁膜１２と第３絶縁膜１３との間に位置し、共通電極ＣＥが第３絶縁膜１３と第１配向膜ＡＬ１との間に位置していてもよい。このような場合、画素電極ＰＥはスリットを有していない平板状に形成され、共通電極ＣＥは画素電極ＰＥと対向するスリットを有する。また、画素電極ＰＥ及び共通電極ＣＥの双方が櫛歯状に形成され、互いに噛み合うように配置されていてもよい。
【００３８】
第２基板ＳＵＢ２は、第２ガラス基板２０、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第２配向膜ＡＬ２等を備えている。第２ガラス基板２０は、第１基板ＳＵＢ１に対向する第１主面２０Ａと、第１主面２０Ａとは反対側の第２主面２０Ｂと、を有している。
【００３９】
遮光層ＢＭ及びカラーフィルタＣＦは、第２ガラス基板２０の第１主面２０Ａに位置している。遮光層ＢＭは、各画素を区画し、信号線Ｓの直上に位置している。カラーフィルタＣＦは、画素電極ＰＥと対向し、その一部が遮光層ＢＭに重なっている。カラーフィルタＣＦは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタ等を含む。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。
【００４０】
なお、カラーフィルタＣＦは、第１基板ＳＵＢ１に配置されてもよい。カラーフィルタＣＦは、４色以上のカラーフィルタを含んでいてもよい。白色を表示する画素には、白色のカラーフィルタが配置されてもよいし、無着色の樹脂材料が配置されてもよいし、カラーフィルタを配置せずにオーバーコート層ＯＣを配置してもよい。
【００４１】
第１偏光板ＰＬ１は、第１ガラス基板１０と照明装置ＢＬとの間に位置している。第２偏光板ＰＬ２は、第２ガラス基板２０の第２主面２０Ｂに設けられた検出電極Ｒｘの上に位置している。なお、第１偏光板ＰＬ１及び第２偏光板ＰＬ２には、必要に応じて位相差板等を付設してもよい。
【００４２】
図４を参照し、本実施形態の表示装置ＤＳＰに搭載されるセンサＳＳの一構成例について説明する。図４に示すセンサＳＳは、例えば相互容量方式の静電容量型であり、誘電体を介して対向する一対の電極間の静電容量の変化に基づいて、被検出物の接触或いは接近を検出できる。センサＳＳは、例えばインセル型のタッチパネルである。
【００４３】
センサＳＳは、センサ駆動電極Ｔｘ及び検出電極Ｒｘを備えている。図４に示す例では、センサ駆動電極Ｔｘは、右下がりの斜線で示す部分に相当し、第１基板ＳＵＢ１に設けられている。また、検出電極Ｒｘは、右上がりの斜線で示す部分に相当し、第２基板ＳＵＢ２に設けられている。センサ駆動電極Ｔｘ及び検出電極Ｒｘは、Ｘ−Ｙ平面において、互いに交差している。検出電極Ｒｘは、第３方向Ｚにおいて、センサ駆動電極Ｔｘと対向している。
【００４４】
センサ駆動電極Ｔｘ及び検出電極Ｒｘは、表示領域ＤＡに位置し、センサ駆動電極Ｔｘ及び検出電極Ｒｘの一部が非表示領域ＮＤＡに延在している。図４に示す例では、センサ駆動電極Ｔｘは、それぞれ第２方向Ｙに延出した帯状の形状を有し、第１方向Ｘに間隔をあけて並んでいる。検出電極Ｒｘは、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔をあけて並んでいる。検出電極Ｒｘは、基板間導通構造によってパッドＰと電気的に接続され、配線Ｗを介して検出回路ＲＣに繋がっている。
【００４５】
センサ駆動電極Ｔｘの各々は、配線ＷＲを介して共通電極駆動回路ＣＤと電気的に接続されている。なお、センサ駆動電極Ｔｘ及び検出電極Ｒｘの個数やサイズ、形状は特に限定されるものではなく種々変更可能である。センサ駆動電極Ｔｘは、前述の共通電極ＣＥを含み、画素電極ＰＥとの間で電界を発生させる機能を有するとともに、検出電極Ｒｘとの間で容量を発生させることで被検出物の位置を検出するための機能を有している。
【００４６】
共通電極駆動回路ＣＤは、表示領域ＤＡに画像を表示する表示駆動時に、共通電極ＣＥを含むセンサ駆動電極Ｔｘに対してコモン駆動信号を供給する。また、共通電極駆動回路ＣＤは、センシングを行うセンシング駆動時に、センサ駆動電極Ｔｘに対してセンサ駆動信号を供給する。検出電極Ｒｘは、センサ駆動電極Ｔｘへのセンサ駆動信号の供給にともなって、センシングに必要なセンサ信号、つまり、センサ駆動電極Ｔｘと検出電極Ｒｘとの間の電極間容量の変化に基づいた信号を出力する。検出電極Ｒｘから出力された検出信号は、図１に示す検出回路ＲＣに入力される。
【００４７】
なお、センサＳＳは、一対の電極間の静電容量、すなわちセンサ駆動電極Ｔｘと検出電極Ｒｘとの間の静電容量の変化に基づいて被検出物を検出する相互容量方式に限らず、検出電極Ｒｘ自体の容量の変化に基づいて被検出物を検出する自己容量方式であってもよい。
【００４８】
次に、前述の接続用孔Ｖ（Ｖ１，Ｖ２，Ｖ３，Ｖ４…）について説明する。図５は、図１中のＦ５−Ｆ５線に沿う表示装置ＤＳＰの概略的な断面図である。  
図５に示す例では、表示装置ＤＳＰは、非表示領域ＮＤＡに設けられた基板間導通構造において、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、有機絶縁膜ＯＩと、保護膜ＰＦと、接続部材Ｃと、第１偏光板ＰＬ１と、第２偏光板ＰＬ２と、を備えている。第１偏光板ＰＬ１は、接着層ＡＤ１によって第１基板ＳＵＢ１に貼着されている。第２偏光板ＰＬ２は、接着層ＡＤ２によって第２基板ＳＵＢ２に貼着されている。
【００４９】
第１基板ＳＵＢ１は、前述の第１ガラス基板１０と、第１導電層Ｌ１と、を備えている。第１導電層Ｌ１は、前述のパッドＰ（Ｐ１，Ｐ２，Ｐ３，Ｐ４…）や配線Ｗ（Ｗ１，Ｗ２，Ｗ３，Ｗ４…）を含み、第２基板ＳＵＢ２に対向する第３主面１０Ａ側に位置している。第１ガラス基板１０とパッドＰとの間や、第１ガラス基板１０と第２絶縁膜１２との間には、図３に示す第１絶縁膜１１や、他の絶縁膜や他の導電層が配置されていてもよい。
【００５０】
第２基板ＳＵＢ２は、前述の第２ガラス基板２０と、第２導電層Ｌ２と、を備えている。第２ガラス基板２０の第１主面２０Ａは、第１導電層Ｌ１と対向し、且つ、第１導電層Ｌ１から第３方向Ｚに離間している。第２導電層Ｌ２は、前述の検出電極Ｒｘすなわち端子部ＲＴ（ＲＴ１，ＲＴ２，ＲＴ３，ＲＴ４…）や接続部ＣＮを含んでいる。第２導電層Ｌ２は、第２主面２０Ｂ側に位置し、保護膜ＰＦに覆われている。換言すると、第１ガラス基板１０、第１導電層Ｌ１、第２ガラス基板２０、第２導電層Ｌ２及び保護膜ＰＦは、この順に第３方向Ｚに並んでいる。
【００５１】
第１導電層Ｌ１と第２ガラス基板２０との間には、有機絶縁膜ＯＩが位置している。有機絶縁膜ＯＩに代えて、無機絶縁膜や他の導電層が位置していてもよいし、空気層が位置していてもよい。なお、第２ガラス基板２０と第２導電層Ｌ２との間や、第２導電層Ｌ２の上に各種絶縁膜や各種導電層が配置されてもよい。
【００５２】
例えば、有機絶縁膜ＯＩは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２を貼り合わせるシールＳＥ、第１基板ＳＵＢ１の第２絶縁膜１２、第２基板ＳＵＢ２の遮光層ＢＭ及びオーバーコート層ＯＣ等を含む。シールＳＥは、第２絶縁膜１２とオーバーコート層ＯＣとの間に位置している。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間隙に位置し、シールＳＥに囲まれている。
【００５３】
なお、第２絶縁膜１２とシールＳＥとの間には、図３に示す金属層Ｍ、第３絶縁膜１３、第１配向膜ＡＬ１が介在していてもよい。オーバーコート層ＯＣとシールＳＥとの間には、図３に示す第２配向膜ＡＬ２が介在していてもよい。
【００５４】
第１及び第２ガラス基板１０，２０は、例えば無アルカリガラスによって形成されている。保護膜ＰＦは、例えば、アクリル系樹脂等の有機絶縁材料によって形成されている。第１及び第２導電層Ｌ１，Ｌ２は、例えば、モリブデン、タングステン、チタン、アルミニウム、銀、銅、クロム等の金属材料や、これらの金属材料を組み合わせた合金や、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等の透明な導電材料等によって形成されている。第１及び第２導電層Ｌ１，Ｌ２は、単層構造であってもよいし、多層構造であってもよい。
【００５５】
図５に示すように、第２ガラス基板２０は、第２主面２０Ｂから第１主面２０Ａに貫通する第１貫通孔ＶＡを有している。第２導電層Ｌ２は、第２導電層Ｌ２を貫通し、且つ、第１貫通孔ＶＡよりも一回り大きく形成された第２貫通孔ＶＢを有している。保護膜ＰＦは、保護膜ＰＦを貫通し、且つ、第１及び第２貫通孔ＶＡ，ＶＢよりも一回り大きく形成された第３貫通孔ＶＣを有している。
【００５６】
表示装置ＤＳＰは、第１乃至第３貫通孔ＶＡ，ＶＢ，ＶＣに加え、第１導電層Ｌ１を貫通する第４貫通孔ＶＤと、各有機絶縁膜ＯＩを貫通する第５貫通孔ＶＥと、第１ガラス基板１０に形成された凹部ＣＣと、を有している。第１乃至第５貫通孔ＶＡ，ＶＢ，ＶＣ，ＶＤ，ＶＥ及び凹部ＣＣは、互いに連通しており、前述の接続用孔Ｖを構成する。
【００５７】
第４貫通孔ＶＤは、パッドＰにおいて第１導電層Ｌ１を貫通し、第１貫通孔ＶＡと第３方向Ｚで対向している。なお、図５に示す例では、第５貫通孔ＶＥは、第２絶縁膜１２を貫通する貫通孔、シールＳＥを貫通する貫通孔、遮光層ＢＭ及びオーバーコート層ＯＣを貫通する貫通孔等を含んでいる。
【００５８】
第５貫通孔ＶＥは、第１及び第４貫通孔ＶＡ，ＶＤと比較して第２方向Ｙに拡張されている。なお、第５貫通孔ＶＥは、第２方向ＹのみならずＸ−Ｙ平面上の全方位に亘って第１及び第４貫通孔ＶＡ，ＶＤよりも拡張されている。また、第１導電層Ｌ１の内面ＬＳ１は、第１ガラス基板１０の凹部ＣＣの縁と略面一に形成されている。そのため、第１導電層Ｌ１は、第４貫通孔ＶＤの近傍において、有機絶縁膜ＯＩに覆われていない上面ＬＴ１を有している。
【００５９】
凹部ＣＣは、第１ガラス基板１０の第３主面１０Ａから第４主面１０Ｂに向かって形成され、第４主面１０Ｂまで貫通していない。凹部ＣＣは、第３貫通孔ＶＣと第３方向Ｚで対向している。一例では、凹部ＣＣの第３方向Ｚに沿う深さは、第１ガラス基板１０の第３方向Ｚの厚さの約１／５〜約１／２である。
【００６０】
第４及び第５貫通孔ＶＤ，ＶＥ並びに凹部ＣＣは、いずれも第１乃至第３貫通孔ＶＡ，ＶＢ，ＶＣの直下に位置し、第３貫通孔ＶＣ、第２貫通孔ＶＢ、第１貫通孔ＶＡ、第５貫通孔ＶＥ、第４貫通孔ＶＤ、凹部ＣＣの順に第３方向Ｚに並んでいる。このような接続用孔Ｖは、第２基板ＳＵＢ２の上方からレーザー光を照射したり、エッチングしたりすることによって形成できる。第４貫通孔ＶＤが設けられた各種有機絶縁膜ＯＩは、第１貫通孔ＶＡが設けられた第２ガラス基板２０や第３貫通孔ＶＣが設けられた第１導電層Ｌ１と比較して、例えば、融点が低い材料から形成されている。或いは、エッチングされやすい材料から形成されている。
【００６１】
図５に示すように、接続用孔Ｖには、接続部材Ｃが配置されている。例えば、接続部材Ｃは、銀等の金属材料を含み、金属材料の粒径が数ナノメートルから数十ナノメートルのオーダーの微粒子を含むものであることが望ましい。接続部材Ｃは、接続用孔Ｖを通じて第１導電層Ｌ１と第２導電層Ｌ２とを電気的に接続している。図５に示す例では、接続部材Ｃは、第２導電層Ｌ２において、端子部ＲＴの内周面ＬＳ２と、上面ＬＴ２と、外周面ＬＵ２とにそれぞれ接触するとともに、第１導電層Ｌ１において、パッドＰの内面ＬＳ１と、上面ＬＴ１とにそれぞれ接触している。
【００６２】
図５に示す例では、接続部材Ｃは、第１乃至第５貫通孔ＶＡ，ＶＢ，ＶＣ，ＶＤ，ＶＥ及び凹部ＣＣの内面にそれぞれ設けられているが、それらの中心付近には接続部材Ｃが充填されていない。そのため、接続部材Ｃは、中空部分を有する。そのような形状の接続部材Ｃは、大気圧下、或いは大気圧よりも低い気圧の環境下で接続用孔Ｖに接続部材Ｃを注入し、接続部材Ｃに含まれる溶剤を除去することによって形成できる。
【００６３】
接続部材Ｃの中空部分は、充填部材ＦＩで満たされている。充填部材ＦＩは、例えば保護膜ＰＦと同様の材料によって形成されている。なお、接続部材Ｃは、中空部分を有さないように形成されてもよい。
【００６４】
接続部材Ｃは、第１導電層Ｌ１と第２導電層Ｌ２との間において途切れることなく連続的に形成されている。これにより、第２導電層Ｌ２は、接続部材Ｃ及び第１導電層Ｌ１を介して前述の配線基板ＳＵＢ３と電気的に接続される。そのため、第２導電層Ｌ２に対して信号を書き込んだり、第２導電層Ｌ２から出力された信号を読み取ったりする制御回路は、配線基板ＳＵＢ３を介して第２導電層Ｌ２と接続可能になる。したがって、第２導電層Ｌ２と制御回路とを接続するために、第２基板ＳＵＢ２用の配線基板を別途に設ける必要がなくなる。
【００６５】
ここで、第１及び第２ガラス基板１０，２０や第１及び第２導電層Ｌ１，Ｌ２に利用可能な主な材料と、それらの融点とを図６に示す。  
図６では、金属材料として、インジウム、アルミニウム、チタン、ニオブ、モリブデン、タングステンを例示している。また、ガラス材料として、シリコン、石英ガラスを例示している。  
第１導電層Ｌ１のうち、接続用孔Ｖが形成されるパッドＰの材料の融点と、第１ガラス基板１０の材料の融点との差は、例えば３００℃以内とすることが好ましい。そのようなパッドＰの一例として、チタンを含んだ金属膜が挙げられる。
【００６６】
パッドＰの材料の融点が第１ガラス基板１０の材料の融点よりも３００℃を超えて高い場合、パッドＰ１を溶かすためのレーザー光によって第１ガラス基板１０が過剰に加熱され、溶けた第１ガラス基板１０が接続用孔Ｖの内部に飛散してしまう。第１ガラス基板１０は電気抵抗が大きいため、飛散物の付着箇所において導通が阻害されてしまう。
【００６７】
一方、パッドＰの材料の融点が第１ガラス基板１０の材料の融点よりも３００℃を超えて低い場合、第１ガラス基板１０を溶かすためのレーザー光によってパッドＰが過剰に加熱されて大きく消失してしまう。パッドＰが小さくなると、パッドＰと接続部材Ｃとの接触面積が小さくなってしまうため、両者の接続信頼性が低下してしまう。  
なお、第２導電層Ｌ２のうち接続用孔Ｖが形成される端子部ＲＴの材料、及び第２ガラス基板２０の材料についても、同様の理由から融点の差が３００℃以内であることが好ましい。
【００６８】
図７は、接続用孔Ｖを第２基板ＳＵＢ２側から見た平面図である。図８は、図５に示された第２貫通孔ＶＢを拡大して示す断面図である。図７及び図８に示すように、第２ガラス基板２０の第２主面２０Ｂは、第２ガラス基板２０に開口した第１貫通孔ＶＡの縁Ｅ１と、検出電極Ｒｘに開口した第２貫通孔ＶＢの縁Ｅ２との間において、第２導電層Ｌ２から露出した第１平坦部ＦＰ１を有している。図８に示す例では、第１貫通孔ＶＡと第２貫通孔ＶＢとの境界近傍において、第１貫通孔ＶＡの内面２０Ｓが曲面状である。例えば、第１貫通孔ＶＡの縁Ｅ１は、この曲面状の内面２０Ｓと、Ｘ−Ｙ平面と平行な第２主面２０Ｂとの境界に相当する。
【００６９】
なお、第２主面２０Ｂがすり鉢状の窪みを有し、この窪みの底に第１貫通孔ＶＡが形成された場合、或いは、第２主面２０Ｂが第１貫通孔ＶＡを囲うように盛り上がる凸条を有していた場合等、第１貫通孔ＶＡの近傍において、第２主面２０Ｂの一部が必ずしもＸ−Ｙ平面と平行でない場合も考えられる。しかしながら、第１貫通孔ＶＡの近傍において第２主面２０Ｂが平坦でない場合であっても、第２導電層Ｌ２に開口した第２貫通孔ＶＢの内側には、第２ガラス基板２０の第２主面２０Ｂ（例えば、第１平坦部ＦＰ１）が残る。そのため、第２貫通孔ＶＢから露出した第２主面２０Ｂを第１平坦部ＦＰ１のことを主面残部ＦＰ１と称してもよい。
【００７０】
なお、第２主面２０ＢがＸ−Ｙ平面と平行であれば、第１貫通孔ＶＡの縁Ｅ１は、Ｙ−Ｚ平面で切断した第２ガラス基板２０の角度が変化する始点とみなすこともできる。第２貫通孔ＶＢの縁Ｅ２は、Ｙ−Ｚ平面で切断した第２導電層Ｌ２の角度が変化する始点とみなすこともできる。そのような場合であっても、第２貫通孔ＶＢの径は、第１貫通孔ＶＡの径よりも大きい。つまり、第２貫通孔ＶＢの縁Ｅ２は、第１貫通孔ＶＡの縁Ｅ１よりも径方向外側に位置される。
【００７１】
さらに、第２主面２０Ｂは、検出電極Ｒｘの端子部ＲＴの外縁Ｅ３と、保護膜ＰＦに開口した第３貫通孔ＶＣの縁Ｅ４との間において、検出電極Ｒｘから露出した第２平坦部ＦＰ２を有している。第２主面２０Ｂが露出した第２平坦部ＦＰ２と、保護膜ＰＦの上面との間には段差Ｇ（図１３に示す）が形成されている。
【００７２】
図７に示す例では、第１乃至第３貫通孔ＶＡ，ＶＢ，ＶＣが、その中心軸が一致するように配置されている。第１平坦部ＦＰ１は、第１貫通孔ＶＡを囲う円環状に形成されている。第２平坦部ＦＰ２は、検出電極Ｒｘの接続部ＣＮが配置された部分を除いて第１貫通孔ＶＡを囲う円環状に形成されている。図７に示す例では、第１及び第２平坦部ＦＰ１，ＦＰ２の幅が一定である。なお、第１及び第２平坦部ＦＰ１，ＦＰ２の幅は全周に亘って一定である必要はなく、部分的に異なっていてもよい。
【００７３】
次に、表示装置ＤＳＰの製造方法の一例について図９乃至図１８を参照しながら説明する。  
まず、図９に示すように、表示パネルＰＮＬを用意する。図９に示す表示パネルＰＮＬは、少なくとも第１ガラス基板１０及び第１導電層Ｌ１を備えた第１基板ＳＵＢ１と、少なくとも第２ガラス基板２０及び第２導電層Ｌ２を備えた第２基板ＳＵＢ２と、を備えている。この表示パネルＰＮＬは、第２ガラス基板２０が第１導電層Ｌ１と対向し、且つ、第２ガラス基板２０が第１導電層Ｌ１から離間した状態で、第１基板ＳＵＢ１と第２基板ＳＵＢ２とがシールＳＥによって接着されている。第２導電層Ｌ２は、第２貫通孔ＶＢがあらかじめ形成されており、表面を保護膜ＰＦに覆われている。
【００７４】
このような表示パネルＰＮＬの製造方法の一例について説明すると、第１ガラス基板１０の第３主面１０Ａ上に第１導電層Ｌ１や第２絶縁膜１２等を形成した第１基板ＳＵＢ１を用意する。第２ガラス基板２０の第１主面２０Ａ上に遮光層ＢＭ、オーバーコート層ＯＣ等を形成した第２基板ＳＵＢ２を用意する。
【００７５】
このとき、第２基板ＳＵＢ２の第２主面２０Ｂには、第２導電層Ｌ２は形成されていない。第１基板ＳＵＢ１及び第２基板ＳＵＢ２のいずれか一方に、ループ状のシールＳＥを形成し、シールＳＥの内側に液晶材料を滴下する。その後、第１基板ＳＵＢ１及び第２基板ＳＵＢ２を貼り合せ、シールＳＥを硬化させて、第１基板ＳＵＢ１及び第２基板ＳＵＢ２を接着する。
【００７６】
その後、フッ化水素酸（ＨＦ）等のエッチング液により第１ガラス基板１０及び第２ガラス基板２０をそれぞれエッチングし、第１ガラス基板１０及び第２ガラス基板２０を薄板化する。その後、第２ガラス基板２０の第２主面２０Ｂに第２導電層Ｌ２を形成する。このとき、第２貫通孔ＶＢを同時にパターン形成できる。これにより、図９に示す表示パネルＰＮＬが製造される。
【００７７】
また、表示パネルＰＮＬの製造方法の他の例について説明する。すなわち、前述の例と同様に第１基板ＳＵＢ１を用意する一方で、第２ガラス基板２０の第１主面２０Ａ上に遮光層ＢＭ、オーバーコート層ＯＣ等を形成し、第２ガラス基板２０の第２主面２０Ｂ上に第２貫通孔ＶＢをパターン形成した第２導電層Ｌ２を形成した第２基板ＳＵＢ２を用意する。その後、シールＳＥを形成し、液晶材料を滴下した後に、第１基板ＳＵＢ１及び第２基板ＳＵＢ２を接着する。これにより、図９に示す表示パネルＰＮＬが製造される。
【００７８】
続いて、図１０に示すように、第２基板ＳＵＢ２に第１レーザー光ＬＳＲ１を照射する。図１０に示す例では、第１レーザー光ＬＳＲ１は、第２導電層Ｌ２の上方から照射される。レーザー光源としては、例えば炭酸ガスレーザー装置などが適用可能であるが、ガラス材料及び有機系材料に穴あけ加工ができるものであればよく、エキシマレーザー装置なども適用可能である。
【００７９】
このような第１レーザー光ＬＳＲ１が照射されることにより、図１１に示すように、保護膜ＰＦが除去されて第３貫通孔ＶＣが形成される。第３貫通孔ＶＣにおいて、あらかじめ形成されていた第２貫通孔ＶＢから第２ガラス基板２０の第２主面２０Ｂが露出する。第１レーザー光ＬＳＲ１は、第２導電層Ｌ２や第２ガラス基板２０を溶融させない程度の強度のレーザー光である。したがって、第１レーザー光ＬＳＲ１を照射した際に第１導電層Ｌ２及び第２ガラス基板２０は損傷しない。
【００８０】
さらに、図１２に示すように、第２貫通孔ＶＢを通じて第２ガラス基板２０に第２レーザー光ＬＳＲ２を照射する。第２レーザー光ＬＳＲ２は、第１レーザー光ＬＳＲ１よりも小径である。また、第２レーザー光ＬＳＲ２は、第１及び第２ガラス基板１０，２０並びに第１導電層Ｌ１を溶融或いは昇華させることが可能な強度のレーザー光である。例えば、第１レーザー光ＬＳＲ１の光軸と、第２レーザー光ＬＳＲ２の光軸とを一致させる場合、レーザー光源を移動することなく続けてこれらレーザー光を照射できる。第２レーザー光ＬＳＲ２は、第２導電層Ｌ２が形成されていない領域である第２貫通孔ＶＢに照射されるため、第２導電層Ｌ２を損傷させない。
【００８１】
第２レーザー光ＬＳＲ２により、図１３に示すように、第２ガラス基板２０を貫通する第１貫通孔ＶＡが形成される。また、図１３に示す例では、第１レーザー光ＬＳＲ２が照射された際に、有機絶縁膜ＯＩ（遮光層ＢＭ、オーバーコート層、ＯＣシールＳＥ、第２絶縁膜１２等）を貫通する第５貫通孔ＶＥ、第１導電層Ｌ１を貫通する第４貫通孔ＶＤ、第１ガラス基板１０の凹部ＣＣも同時に形成される。これにより、第１導電層Ｌ１と第２導電層Ｌ２とを接続するための接続用孔Ｖが形成される。
【００８２】
第１導電層Ｌ１の材料の融点と第１ガラス基板１０の材料の融点との差は３００℃以内であり、第１導電層Ｌ１の第４貫通孔ＶＤと第１ガラス基板１０の凹部ＣＣとは、ほぼ同時に形成される。その結果、第４貫通孔ＶＤの内面ＬＳ１と凹部ＣＣの縁とが略面一に形成される。
【００８３】
続いて、第１導電層Ｌ１及び第２導電層Ｌ２を電気的に接続する接続部材Ｃを形成する。まず、図１４に示すように、チャンバＣＢの内部に表示パネルＰＮＬを設置したのち、チャンバＣＢの内部の空気を排出して例えば真空中（大気圧よりも減圧された環境下）で貫通用孔Ｖに接続部材Ｃを注入する。注入装置は、インクジェットであってもよいし、ディスペンサーであってもよい。
【００８４】
このとき、第２平坦部ＦＰ２と保護膜ＰＦとの間には、段差Ｇが形成されている。第２導電層Ｌ２の厚さを大幅に超える量の接続部材Ｃを注入しても、段差Ｇを有する保護膜ＰＦが堤防として機能することにより接続部材Ｃの漏洩を防止できる。その結果、注入された接続部材Ｃを、第２導電層Ｌ２の内周面ＬＳ２及び上面ＬＴ２のみならず外周面ＬＵ２にも回り込むように接触させることができる。
【００８５】
なお、注入された接続部材Ｃが第１導電層Ｌ１まで流れ込まずに、接続部材Ｃと第１導電層Ｌ１との間に内部空間が形成される場合がある。しかしながら、接続用孔Ｖの内部空間は真空である。そのため、チャンバＣＢの内部に空気や不活性ガス等の気体を導入して真空度を低下させると、図１５に示すように、内部空間と表示パネルＰＮＬとの周囲の気圧差によって接続部材Ｃが第１貫通孔ＶＡから第４及び第５貫通孔ＶＤ，ＶＥ並びに凹部ＣＣに流れ込む。これにより、接続部材Ｃが第１導電層Ｌ１に接触する。
【００８６】
その後、図１６に示すように、接続部材Ｃに含まれる溶剤を除去することにより、接続部材Ｃの体積が減少して中空部分が形成される。このように形成された接続部材Ｃは、第１貫通孔ＶＡにおいて第２ガラス基板２０に接触し、第２貫通孔ＶＢにおいて第２導電層Ｌ２に接触し、第５貫通孔ＶＥにおいて遮光層ＢＭ、オーバーコート層ＯＣ、シールＳＥ及び第２絶縁膜１２にそれぞれ接触し、第４貫通孔ＶＤにおいて第１導電層Ｌ１に接触し、凹部ＣＣにおいて第１ガラス基板１０に接触している。
【００８７】
なお、図１５及び図１６を参照して説明した接続部材Ｃの形成方法は一例にすぎず、これに限定されるものではない。例えば、大気圧下で第１貫通孔ＶＡから第４及び第５貫通孔ＶＤ，ＶＥ並びに凹部ＣＣに接続部材Ｃを注入した後に、接続部材Ｃに含まれる溶剤を除去する手法であっても、上記と同様の接続部材Ｃを形成することができる。
【００８８】
続いて、図１７に示すように、中空部分に充填部材ＦＩを充填する。充填部材ＦＩは、例えば保護膜ＰＦと同様の材料から形成されている。図１７に示す例では、充填部材ＦＩは、接続部材Ｃの中空部分に充填されるとともに、第２導電層Ｌ２及び接続部材Ｃを覆っている。これにより、第２基板ＳＵＢ２の表面は、ほぼ平坦化され、接続用孔Ｖと重なる部分の段差を緩和できる。
【００８９】
続いて、図１８に示すように、第１偏光板ＰＬ１を第１ガラス基板１０に接着し、第２偏光板ＰＬ２を保護膜ＰＦに接着する。なお、第１偏光板ＰＬ１と第１ガラス基板１０との間、第２偏光板ＰＬ２と保護膜ＰＦとの間には前述の接着層ＡＤ１，ＡＤ２が介在するが、ここでは図示を省略している。
【００９０】
図１８に示す例では、第２偏光板ＰＬ２は、接続用孔Ｖと重なる部分にも延在している。接続用孔Ｖに起因した段差が保護膜ＰＦによって緩和されているため、第２偏光板ＰＬ２を接着した際、第２偏光板ＰＬ２の下地の段差による第２偏光板ＰＬ２の剥離を抑制できる。
【００９１】
以上説明した表示装置ＤＳＰによれば、第２基板ＳＵＢ２に設けられた検出電極Ｒｘは、接続用孔Ｖに設けられた接続部材Ｃにより、第１基板ＳＵＢ１に設けられたパッドＰと接続されている。このため、検出電極Ｒｘと検出回路ＲＣとを接続するための配線基板を第２基板ＳＵＢ２に実装する必要がなくなる。つまり、第１基板ＳＵＢ１に実装された配線基板ＳＵＢ３は、表示パネルＰＮＬに画像を表示するのに必要な信号を伝送するための伝送路を形成するとともに、検出電極Ｒｘと検出回路ＲＣとの間で信号を伝送するための伝送路を形成する。
【００９２】
したがって、配線基板ＳＵＢ３の他に別個の配線基板を必要とする構成例と比較して、配線基板の個数を削減でき、コストを削減できる。また、第２基板ＳＵＢ２に配線基板を接続するためのスペースが不要となるため、表示パネルＰＮＬの非表示領域、特に、配線基板ＳＵＢ３が実装される端辺の幅を縮小できる。これにより、狭額縁化及び低コスト化が可能となる。
【００９３】
また、接続部材Ｃが第２貫通孔ＶＢにおける第２導電層Ｌ２の内周面ＬＳ２のみならず、第２導電層Ｌ２の上面ＬＴ２にも接触しているため、接続部材Ｃの第２導電層Ｌ２との接触面積を拡大でき、接続部材Ｃと第２導電層Ｌ２との接続不良を抑制できる。
【００９４】
また、接続部材Ｃが、第４貫通孔ＶＤにおける第１導電層Ｌ１の内面ＬＳ１のみならず第１導電層Ｌ１の上面ＬＴ１にも接触しているため、接続部材Ｃと第１導電層Ｌ１との接触面積を拡大でき、接続部材Ｃと第１導電層Ｌ１との接続不良を抑制できる。
【００９５】
また、接続部材Ｃの中空部分に充填部材ＦＩが充填されることにより、接続部材Ｃに中空部分が形成されたことに起因する第３方向Ｚの段差を緩和できる。また保護膜ＰＦは、接続部材Ｃ及び第２導電層Ｌ２を覆っているため、接続部材Ｃ及び第２導電層Ｌ２を保護できる。
【００９６】
本実施形態では、第２主面２０Ｂが、第１貫通孔ＶＡの縁Ｅ１と第２貫通孔ＶＢの縁Ｅ２との間に第１平坦部ＦＰ１を有している。少なくとも第１平坦部ＦＰ１の分、第２ガラス基板２０を貫通する第１貫通孔ＶＡは、第２貫通孔ＶＢよりも内側に形成される。
【００９７】
第２導電層Ｌ２と第２ガラス基板２０は、温度変化による膨張収縮が異なる。しかしながら、本実施形態によれば、第１貫通孔ＶＡを形成するための第２レーザー光ＬＳＲ２が照射され、第２ガラス基板２０が熱によって膨張または収縮しても、第２レーザー光ＬＳＲ２が照射された箇所には第２貫通孔ＶＢが形成されていて第２導電層Ｌ２に覆われていない。したがって、第２ガラス基板２０に掛かる負荷を最小限に抑えて第１貫通孔ＶＡを形成できる。
【００９８】
さらに、本実施形態によれば、接続部材Ｃと第２導電層Ｌ２との導通不良を未然に防ぐことができる。  
第２貫通孔ＶＢがなく、第２導電層Ｌ２及び第２ガラス基板２０を貫通する第１貫通孔ＶＡを形成する場合を考える。このとき、第２導電層Ｌ２の材料が第２ガラス基板２０の材料よりも融点が高いと、第２ガラス基板２０が過剰に加熱されて飛散することが考えられる。第２ガラス基板２０の飛散物が第２導電層Ｌ２の上面ＬＴ２に付着すると、導通が阻害されて接続部材Ｃと第２導電層Ｌ２との接続信頼性が低下するおそれがある。一方、本実施形態のように第２導電層Ｌ２の第２貫通孔ＶＢと、第２ガラス基板２０の第１貫通孔ＶＡとを各別に形成する場合、そのような第２ガラス基板２０の飛散を防止できる。
【００９９】
表示装置ＤＳＰは、第２導電層Ｌ２よりも外側に第２平坦部ＦＰ２を有している。第２平坦部ＦＰ２と保護膜ＰＦとの間の段差Ｇにより、接続部材Ｃを充填する際に保護膜ＰＦが堤防として機能する。第２導電層Ｌ２の外周面ＬＵ２にも回り込むように接続部材Ｃを充填できるため、本実施形態によれば、第２導電層Ｌ２と接続部材Ｃとの接触面積を大きくでき接続信頼性を向上させることができる。
【０１００】
本実施形態では、第１導電層Ｌ１の材料が一例ではチタンを含む金属膜であり、第１導電層Ｌ１の材料の融点と第１ガラス基板１０の材料の融点との差が３００℃以内である。そのため、第２レーザー光ＬＳＲ２が照射されたとき、第４貫通孔ＶＤと凹部ＣＣとがほぼ同時に形成され、第１導電層Ｌ１及び第１ガラス基板１０のいずれか一方が過剰に加熱されない。これにより、第１ガラス基板１０等が飛散しないため、接続部材Ｃと第１導電層Ｌ１との導通を阻害されることなく接続信頼性を確保できる。
【０１０１】
[第２実施形態]  
続いて、第２実施形態の表示装置ＤＳＰについて、図１９を参照して説明する。なお、第１実施形態の表示装置ＤＳＰと同様の機能を有する構成については同一の参照符号を付し、その説明を省略する。第２実施形態の表示装置ＤＳＰでは、保護膜ＰＦに形成される第３貫通孔ＶＣの構成が第１実施形態と相違している。それ以外の構成は第１実施形態と同様である。
【０１０２】
第２実施形態の第３貫通孔は、第１部分ＶＣＡと、第２部分ＶＣＢと、を含んでいる。第１部分ＶＣＡは、保護膜ＰＦから第１平坦部ＦＰ１を露出させる。第２部分ＶＣＢは、保護膜ＰＦから第２導電層Ｌ２（端部ＲＴ）を露出させる。
【０１０３】
第１部分ＶＣＡは、第２貫通孔ＶＢよりも小径の円形に形成され、例えば、第１及び第２貫通孔ＶＡ，ＶＢと中心軸が一致するように配置される。第２部分ＶＣＢは、第１部分ＶＣＡと繋がるように配置される。第２部分ＶＣＢは、一つであってもよいし、二つ以上であってもよい。図１９に示す例では、第２部分ＶＣＢが、第１部分ＶＣＡよりも小径の円形に形成され、等間隔に八つ配置されている。
【０１０４】
第１部分ＶＣＡ及び第２部分ＶＣＢは、第１実施形態における第３貫通孔ＶＣと同様に、レーザー光によって形成できる。例えば、第１レーザー光を照射して第１部分ＶＣＡを形成したのち、第１部分ＶＣＡの周方向に沿ってレーザー装置を移動させ、第１レーザー光よりも径が小さい第２レーザー光を複数回照射して第２部分ＶＣＢを形成すればよい。或いは、第２部分ＶＣＢを先に形成して、第２部分ＶＣＢと繋がる大きさの第１部分ＶＣＡを後から形成することもできる。
【０１０５】
図１９に示す例では、第１部分ＶＣＡの縁Ｅ４Ａは、第１貫通孔ＶＡの縁Ｅ１と第２貫通孔ＶＢの縁Ｅ２との間に位置している。第２部分ＶＣＢの縁Ｅ４Ｂは、第１部分ＶＣＡの縁Ｅ４Ａに繋がっている。この縁Ｅ４Ｂと端子部ＲＴの外縁Ｅ３との間には、端子部ＲＴから第２主面２０Ｂが露出した第２平坦部ＦＰ２が形成されている。
【０１０６】
前述の接続部材Ｃは、第１平坦部ＦＰ１と、第２平坦部ＦＰ２から露出した端子部ＲＴと、第２平坦部ＦＰ２とを覆う。さらに、前述の充填部材ＦＩは、第３貫通孔ＶＣの第１及び第２部分ＶＣＡ，ＶＣＢの内部を満たす。  
第２実施形態は、端子部ＲＴを全て露出させる第３貫通孔ＶＣ（図７参照）ではなく、端子部ＲＴを部分的に露出させる第２部分ＶＣＢを形成している。そのため、レーザー光の照射による端子部ＲＴのダメージを最小限に抑制できる。
【０１０７】
図１９に示す例では、表示装置ＤＳＰが複数の第２部分ＶＣＢを有している。これにより、接続部材Ｃと端子部ＲＴとが複数箇所で接触するため、端子部ＲＴの全体が露出していなくとも接続信頼性を確保できる。
【０１０８】
以上説明したように、本実施形態によれば、狭額縁化及び低コスト化が可能な電子機器並びにその製造方法を提供することができる。なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【０１０９】
本明細書に開示した構成から得られる表示装置の一例を以下に付記する。  
（１）  
第１ガラス基板と、第１導電層と、を備えた第１基板と、  
前記第１導電層と対向し且つ前記第１導電層から離間した第１主面及び該第１主面とは反対側の第２主面を有した第２ガラス基板と、前記第２主面に設けられた第２導電層と、を備えた第２基板と、  
前記第１導電層及び前記第２導電層を電気的に接続する接続部材と、を具備し、
前記第２ガラス基板は、該第２ガラス基板を貫通する第１貫通孔を有し、  
前記第２導電層は、該第２導電層を貫通し且つ前記第１貫通孔よりも大きい第２貫通孔を有し、  
前記第２主面は、前記第１貫通孔の縁と前記第２貫通孔の縁との間に前記第２導電層から露出した第１平坦部を有し、  
前記接続部材は、前記第１貫通孔を通じて前記第１導電層及び前記第２導電層に接触している、電子機器。  
（２）  
第１ガラス基板と、第１導電層と、を備えた第１基板と、
前記第１導電層と対向し且つ前記第１導電層から離間した第１主面及び該第１主面とは反対側の第２主面を有した第２ガラス基板と、前記第２主面に設けられた第２導電層と、を備えた第２基板と、
前記第１導電層及び前記第２導電層を電気的に接続する接続部材と、を具備し、
前記第２ガラス基板は、該第２ガラス基板を貫通する第１貫通孔を有し、
前記第２導電層は、該第２導電層を貫通する第２貫通孔を有し、
前記第２貫通孔の縁は、前記第１貫通孔の縁よりも該第１貫通孔の径方向において外側に位置され、
前記接続部材は、前記第１貫通孔を通じて前記第１導電層及び前記第２導電層に接触している、電子機器。  
（３）  
前記第１貫通孔及び前記第２貫通孔の中心軸が一致している、（１）又は（２）に記載の電子機器。  
（４）  
前記第２基板は、前記第２導電層を覆う保護膜をさらに備え、  
前記保護膜は、該保護膜を貫通するとともに前記第１貫通孔の周囲において前記第１平坦部及び前記第２導電層を露出させる第３貫通孔を有し、  
前記第２主面は、前記第３貫通孔の縁と前記保護膜から露出した前記第２導電層との間に、該第２導電層から露出した第２平坦部を有している、（１）に記載の電子機器。  
（５）  
前記第３貫通孔は、前記第１貫通孔の周囲において前記保護膜から前記第１平坦部を露出させる第１部分と、前記第１部分の周囲において前記保護膜から前記第２導電層を部分的に露出させる第２部分と、を含む、（４）に記載の電子機器。  
（６）  
前記第３貫通孔は、前記第１部分よりも小径の複数の前記第２部分を含む、（５）に記載の電子機器。  
（７）  
前記第１部分は、前記第１貫通孔及び前記第２貫通孔の中心軸が一致している、（５）又は（６）に記載の電子機器。  
（８）  
前記第２導電層は、  
第１領域に配置され、該第１領域に接触或いは接近する物体を検知する検出部と、  
前記第１領域と隣り合う第２領域に配置され、且つ前記検出部に接続された端子部と、  
を備え、  
前記第１貫通孔は前記端子部に形成されている、（１）乃至（７）のいずれか一に記載の電子機器。
【符号の説明】
【０１１０】
１０…第１ガラス基板、２０…第２ガラス基板、２０Ａ…第１主面、２０Ｂ…第２主面、Ｃ…接続部材、ＤＡ…表示領域（第１領域の一例）、ＤＳＰ…表示装置、Ｅ１…第１貫通孔の縁、Ｅ２…第２貫通孔の縁、ＦＰ１…第１平坦部、ＦＰ２…第２平坦部、Ｌ１…第１導電層、Ｌ２…第２導電層、ＮＤＡ…非表示領域（第２領域の一例）、ＰＦ…保護膜、ＲＳ…検出部、ＲＴ…端子部、ＳＥ…シール、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、ＶＡ…第１貫通孔、ＶＢ…第２貫通孔、ＶＣ…第３貫通孔、ＶＣＡ…第１部分、ＶＣＢ…第２部分。
【図１】
2018017984.tif 000003
【図２】
2018017984.tif 000004
【図３】
2018017984.tif 000005
【図４】
2018017984.tif 000006
【図５】
2018017984.tif 000007
【図６】
2018017984.tif 000008
【図７】
2018017984.tif 000009
【図８】
2018017984.tif 000010
【図９】
2018017984.tif 000011
【図１０】
2018017984.tif 000012
【図１１】
2018017984.tif 000013
【図１２】
2018017984.tif 000014
【図１３】
2018017984.tif 000015
【図１４】
2018017984.tif 000016
【図１５】
2018017984.tif 000017
【図１６】
2018017984.tif 000018
【図１７】
2018017984.tif 000019
【図１８】
2018017984.tif 000020
【図１９】
2018017984.tif 000021