(57)【要約】【課題】簡易な構造でダミー画素である第２画素に適切な表示動作をさせ得るアクティブマトリクス回路基板および表示装置、ならびに表示品位が高い電子機器を提供すること。【解決手段】第１画素および第２画素を含む画像表示部を備える基板と、前記第１画素に対応して設けられている第１画素電極と、前記第２画素に対応して設けられている第２画素電極と、走査線と、データ線と、前記第１画素に対応して設けられ、前記走査線および前記データ線に接続されているスイッチング素子と、前記スイッチング素子と前記第１画素電極および前記第２画素電極の双方とを接続し、前記データ線および前記スイッチング素子を介して入力される画像データに基づいて、前記第１画素電極および前記第２画素電極の駆動信号を出力する駆動信号出力回路と、を有することを特徴とするアクティブマトリクス回路基板。【選択図】図５
2018036423.tif 000002
【特許請求の範囲】
【請求項１】
第１画素および第２画素を含む画像表示部を備える基板と、
前記第１画素に対応して設けられている第１画素電極と、
前記第２画素に対応して設けられている第２画素電極と、
走査線と、
データ線と、
前記第１画素に対応して設けられ、前記走査線および前記データ線に接続されているスイッチング素子と、
前記スイッチング素子と前記第１画素電極および前記第２画素電極の双方とを接続し、前記データ線および前記スイッチング素子を介して入力される画像データに基づいて、前記第１画素電極および前記第２画素電極の駆動信号を出力する駆動信号出力回路と、
を有することを特徴とするアクティブマトリクス回路基板。
【請求項２】
前記第２画素は、前記画像表示部において前記第１画素よりも外縁側に位置している請求項１に記載のアクティブマトリクス回路基板。
【請求項３】
前記第２画素は、前記第１画素に対応して複数個設けられている請求項１または２に記載のアクティブマトリクス回路基板。
【請求項４】
前記駆動信号出力回路は、前記第１画素に設けられた、前記画像データを記憶するメモリー回路を含む請求項１ないし３のいずれか１項に記載のアクティブマトリクス回路基板。
【請求項５】
さらに、
第１制御線と、
第２制御線と、
を有し、
前記駆動信号出力回路は、さらに、前記第１画素に対応して設けられた、前記画像データに基づいて前記メモリー回路から出力される出力信号に基づいて、前記第１制御線または前記第２制御線のいずれか一方を前記第１画素電極および前記第２画素電極の双方と接続するスイッチ回路を含む請求項４に記載のアクティブマトリクス回路基板。
【請求項６】
前記駆動信号出力回路は、さらに、バッファー回路を含む請求項５に記載のアクティブマトリクス回路基板。
【請求項７】
前記駆動信号出力回路は、さらに、静電保護回路を含む請求項４または５に記載のアクティブマトリクス回路基板。
【請求項８】
さらに、
第１制御線と、
第２制御線と、
を有し、
前記駆動信号出力回路は、さらに、前記第１画素に対応して設けられた、前記画像データに基づいて前記メモリー回路から出力される出力信号に基づいて、前記第１制御線または前記第２制御線のいずれか一方を前記第１画素電極と接続する第１スイッチ回路と、前記第２画素に対応して設けられた、前記画像データに基づいて前記メモリー回路から出力される出力信号に基づいて、前記第１制御線または前記第２制御線のいずれか一方を前記第２画素電極と接続する第２スイッチ回路と、を含む請求項４に記載のアクティブマトリクス回路基板。
【請求項９】
請求項１ないし８のいずれか１項に記載のアクティブマトリクス回路基板を備えることを特徴とする表示装置。
【請求項１０】
さらに、
共通電極が設けられている対向基板と、
前記第１画素電極と前記共通電極との間および前記第２画素電極と前記共通電極との間にそれぞれ設けられている電気光学物質層と、
を備える請求項９に記載の表示装置。
【請求項１１】
請求項９または１０に記載の表示装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス回路基板、表示装置および電子機器に関するものである。
【背景技術】
【０００２】
電気泳動表示装置は、消費電力が小さいため、長時間の表示が可能な表示装置である。このため、各種モバイル機器用の表示装置として用いられる。このような電気泳動表示装置としては、画素内にスイッチング用のトランジスターとメモリー回路とを設けた装置が知られている（例えば、特許文献１参照）。
【０００３】
すなわち、特許文献１に記載されている電気泳動表示装置は、走査線と、データ線と、第１制御線と、第２制御線と、画素に設けられている画素電極と、画素に設けられている画素スイッチング素子およびメモリー回路と、画素電極に対向する対向電極と、を備えている。そして、画素電極と対向電極との間に電気泳動分散液を設けるとともに、画素電極と対向電極との間に電界を発生させることにより、電気泳動分散液中の電気泳動粒子を泳動させ、表示を行う。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−８６４０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような電気泳動表示装置では、表示面の外縁部がベゼル（額縁）によって覆われている。一般に、電気泳動表示装置の表示に用いられる多数の画素のうち、外縁部の画素については、実際にはベゼルの陰に隠れていて正視すること（表示面の法線方向から見ること）ができない。このため、ベゼルの陰に隠れている画素については、表示動作をさせない、いわゆるダミー画素として存在していることが多い。このダミー画素は、前述したように表示動作をしないので、ベゼルの陰に隠れていない画素、すなわち表示動作をする表示画素の状態に関わらず、一定の色を呈することになる。
【０００６】
その一方、表示面を斜めから見たときには、表示面とベゼルとの間からこのダミー画素の色が見えてしまうことがある。このように斜めから見たときだけ意図しない色が見えてしまうと、電気泳動表示装置の使用者は違和感を受けてしまい、表示品位の低下を招くこととなる。
【０００７】
そこで、ダミー画素についても、表示動作をさせることにより、表示品位の低下を防止することが検討されている。しかしながら、その場合、ダミー画素についても表示画素と同様に画像データ等を生成する必要があり、電気泳動表示装置が備えるホストコントローラーの負担や記憶装置の容量が増大する。その結果、装置の大型化や複雑化、製造コストの増加等を招くこととなる。
【０００８】
本発明の目的は、簡易な構造でダミー画素である第２画素に適切な表示動作をさせ得るアクティブマトリクス回路基板および表示装置、ならびに表示品位が高い電子機器を提供することにある。
【課題を解決するための手段】
【０００９】
このような目的は、下記の本発明により達成される。
本発明のアクティブマトリクス回路基板は、第１画素および第２画素を含む画像表示部を備える基板と、
前記第１画素に対応して設けられている第１画素電極と、
前記第２画素に対応して設けられている第２画素電極と、
走査線と、
データ線と、
前記第１画素に対応して設けられ、前記走査線および前記データ線に接続されているスイッチング素子と、
前記スイッチング素子と前記第１画素電極および前記第２画素電極の双方とを接続し、前記データ線および前記スイッチング素子を介して入力される画像データに基づいて、前記第１画素電極および前記第２画素電極の駆動信号を出力する駆動信号出力回路と、
を有することを特徴とする。
【００１０】
これにより、簡易な構造でダミー画素である第２画素に適切な表示動作をさせ得るアクティブマトリクス回路基板が得られる。
【００１１】
本発明のアクティブマトリクス回路基板では、前記第２画素は、前記画像表示部において前記第１画素よりも外縁側に位置していることが好ましい。
【００１２】
これにより、表示装置において通常は外縁側に用いられるベゼルに合わせて第２画素の位置を設定することができるので、ベゼルの開口部近傍において生じ易い表示の違和感を抑制することができる。
【００１３】
本発明のアクティブマトリクス回路基板では、前記第２画素は、前記第１画素に対応して複数個設けられていることが好ましい。
【００１４】
これにより、表示装置の表示面を斜めから見たときに使用者が受ける違和感を、より確実に緩和することができる。その結果、表示品位の低下をより確実に防止することができる。
【００１５】
本発明のアクティブマトリクス回路基板では、前記駆動信号出力回路は、前記第１画素に設けられた、前記画像データを記憶するメモリー回路を含むことが好ましい。
【００１６】
これにより、メモリー回路に記憶された画像データは、スイッチング素子をオフにしても維持されるので、表示装置の表示において定期的なリフレッシュ動作が不要になり、消費電力を削減することができる。
【００１７】
本発明のアクティブマトリクス回路基板では、さらに、
第１制御線と、
第２制御線と、
を有し、
前記駆動信号出力回路は、さらに、前記第１画素に対応して設けられた、前記画像データに基づいて前記メモリー回路から出力される出力信号に基づいて、前記第１制御線または前記第２制御線のいずれか一方を前記第１画素電極および前記第２画素電極の双方と接続するスイッチ回路を含むことが好ましい。
【００１８】
これにより、メモリー回路から出力される出力信号として電圧の低い信号を用いた場合でも、第１画素電極や第２画素電極とそれらと対向する共通電極との間により大きな電位差を生じさせることができる。その結果、消費電力を抑えつつ、電極間に強い電界を生じさせることができる。
【００１９】
本発明のアクティブマトリクス回路基板では、前記駆動信号出力回路は、さらに、バッファー回路を含むことが好ましい。
【００２０】
これにより、１つの第１画素に対応して設けられる第２画素の数が多くなった場合でも、第２画素電極と共通電極との間に十分な大きさの電位差を生じさせることができる。
【００２１】
本発明のアクティブマトリクス回路基板では、前記駆動信号出力回路は、さらに、静電保護回路を含むことが好ましい。
【００２２】
これにより、例えば第２画素電極にサージ電圧が発生したとしても、第１画素側の回路をサージ電圧から保護することができる。
【００２３】
本発明のアクティブマトリクス回路基板では、さらに、
第１制御線と、
第２制御線と、
を有し、
前記駆動信号出力回路は、さらに、前記第１画素に対応して設けられた、前記画像データに基づいて前記メモリー回路から出力される出力信号に基づいて、前記第１制御線または前記第２制御線のいずれか一方を前記第１画素電極と接続する第１スイッチ回路と、前記第２画素に対応して設けられた、前記画像データに基づいて前記メモリー回路から出力される出力信号に基づいて、前記第１制御線または前記第２制御線のいずれか一方を前記第２画素電極と接続する第２スイッチ回路と、を含むことが好ましい。
【００２４】
これにより、第２画素の数が多くなっても第２画素電極と共通電極との間に十分な大きさの電位差を生じさせることができる。
【００２５】
本発明の表示装置は、本発明のアクティブマトリクス回路基板を備えることを特徴とする。
【００２６】
これにより、簡易な構造で第２画素に適切な表示動作をさせ得る表示装置が得られる。その結果、表示面を斜めから見たとしても、意図しない色が見えてしまうことによる違和感を受け難いので、表示品位が低下し難い表示装置が得られる。
【００２７】
本発明の表示装置では、さらに、
共通電極が設けられている対向基板と、
前記第１画素電極と前記共通電極との間および前記第２画素電極と前記共通電極との間にそれぞれ設けられている電気光学物質層と、
を備えることが好ましい。
【００２８】
これにより、簡易な構造で第２画素に適切な表示動作をさせ得る表示装置が得られる。その結果、表示面を斜めから見たとしても、意図しない色が見えてしまうことによる違和感を受け難いので、表示品位が低下し難い表示装置が得られる。
【００２９】
本発明の電子機器は、本発明の表示装置を備えることを特徴とする。
これにより、表示品位が高い電子機器が得られる。
【図面の簡単な説明】
【００３０】
【図１】本発明の表示装置の第１実施形態を適用した電気泳動表示装置を示す断面図である。
【図２】図１に示す電気泳動表示装置の表示面を平面視したときの模式図である。
【図３】本発明のアクティブマトリクス回路基板の第１実施形態を示すブロック図である。
【図４】図３に示すアクティブマトリクス回路基板のうち１つの画素における回路構成を示す図である。
【図５】図４に示す回路構成を模式化して示す概略図である。
【図６】図２に対し、第１画素電極と第２画素電極との接続パターンの一例を追記した図である。
【図７】本発明のアクティブマトリクス回路基板の第２実施形態を示すブロック図である。
【図８】本発明のアクティブマトリクス回路基板の第３実施形態を示すブロック図である。
【図９】本発明のアクティブマトリクス回路基板の第４実施形態を示すブロック図である。
【図１０】本発明の電子機器の実施形態が適用された腕時計の正面図である。
【図１１】図１０に示す腕時計の側断面図である。
【図１２】本発明の電子機器の実施形態が適用された電子ペーパーの構成を示す斜視図である。
【図１３】本発明の電子機器の実施形態が適用された電子ノートの構成を示す斜視図である。
【発明を実施するための形態】
【００３１】
以下、本発明のアクティブマトリクス回路基板、表示装置および電子機器の好適な実施形態について、添付図面を参照しつつ説明する。
【００３２】
≪第１実施形態≫
＜表示装置＞
まず、本発明の第１実施形態について説明する。
【００３３】
図１は、本発明の表示装置の第１実施形態を適用した電気泳動表示装置を示す断面図であり、図２は、図１に示す電気泳動表示装置の表示面を平面視したときの模式図である。なお、図１は、図２のＡ−Ａ線断面図に相当する。また、以下の説明では、説明の便宜上、図１中の上側を「上」、下側を「下」として説明する。また、図２に示すように、電気泳動表示装置１の表示面内において、互いに直交する２方向を「Ｘ軸方向」および「Ｙ軸方向」とし、これらの２方向に直交する方向を「Ｚ軸方向」とする。
【００３４】
図１に示す電気泳動表示装置１は、粒子の泳動を利用して所望の画像を表示する表示装置である。この電気泳動表示装置１は、電極基板１２０や画素電極１２１を含むバックプレーン１０と、対向基板２０１や共通電極２０２を含むフロントプレーン２０と、ベゼル３０（額縁）と、を備えている。
【００３５】
このうち、バックプレーン１０は、平板状の電極基板１２０と、電極基板１２０の上面に設けられた複数の画素電極１２１と、この電極基板１２０に設けられた図示しない電気回路と、を備えている。なお、本明細書では、このようなバックプレーン１０を、アクティブマトリクス回路基板１００ともいう。また、電極基板１２０の上面のうち、画素電極１２１が設けられている領域を特に「画像表示部１０３」といい、画像表示部１０３のうち画素電極１２１を含んでマトリクス状に配列している領域を「画素１０２」という。
【００３６】
一方、フロントプレーン２０は、平板状の対向基板２０１と、対向基板２０１の下面に設けられた共通電極２０２と、共通電極２０２の下方に設けられ電気泳動粒子７１と分散媒７２とを含む電気泳動分散液７０が充填された電気泳動物質層７（電気光学物質層）と、を備えている。
【００３７】
また、フロントプレーン２０は、電極基板１２０と共通電極２０２との間を離間させるとともに画素１０２同士を隔離する隔壁９１を備えている。
【００３８】
各画素１０２において電気泳動粒子７１をそれぞれ泳動させ、各画素１０２の色を制御することにより、対向基板２０１の上面（表示面）を見た使用者に、画像を視認させることができる。
【００３９】
また、ベゼル３０は、フロントプレーン２０の上面に積層されている。ベゼル３０は、その中央に円形の開口部３１を備えており、電気泳動表示装置１の表示面を正視するようにこの開口部３１の内側を見たとき、複数の画素１０２のうちの一部が開口部３１を介して見える一方、ベゼル３０の陰に隠れている画素１０２は直視することができないようになっている。
【００４０】
なお、図２では、説明の便宜上、ベゼル３０の陰に隠れている画素１０２（開口部３１の外側に位置する画素１０２）も透視して図示している。また、本明細書では、開口部３１を介して見える画素１０２のことを「表示画素１０２１（第１画素）」という（図１、図２参照）。また、表示画素１０２１に設けられている画素電極１２１のことを「第１画素電極１２１１」という。
【００４１】
ここで、電気泳動表示装置１の表示面を正視したとき、すなわち、図１に示す矢印Ｓの方向から表示面を見たときには、前述したように、表示画素１０２１の色が見える一方、ベゼル３０の陰に隠れている画素１０２は直視することができない。
【００４２】
これに対し、表示面を斜めから見たとき、例えば、図１に示す矢印Ｔの方向から表示面を見たときには、表示画素１０２１の色に加え、ベゼル３０の陰に隠れている画素１０２のうち、一部の画素１０２の色も対向基板２０１を介して意図せず見えてしまうことがある。
【００４３】
そこで、本実施形態では、このように見えてしまうおそれのある画素１０２について、適切な表示動作を行い得るようにアクティブマトリクス回路基板１００を構成することにより、使用者が違和感を受けないようにしている。なお、かかる観点から、本明細書では、ベゼル３０の陰に隠れている画素１０２のうち、後述する適切な表示動作を行う対象となる画素１０２のことを「ダミー画素１０２２（第２画素）」という（図１、図２参照）。また、ダミー画素１０２２に設けられている画素電極１２１のことを「第２画素電極１２１２」という。さらに、併せて、本明細書では、ベゼル３０の陰に隠れている画素１０２のうち、見えてしまうおそれのない画素１０２のことを「非表示画素１０２３」という（図２参照）。
【００４４】
なお、図２では、縦１４個×横１４個の合計１９６個の画素１０２を図示しているが、この画素１０２の数は限定されず、さらに多くてもよく、少なくてもよい。また、図２では、説明の便宜上、表示画素１０２１に対して相対的に疎なドットを付し、ダミー画素１０２２に対して相対的に密なドットを付している。さらに、非表示画素１０２３にはドットを付していない。
【００４５】
このように、電気泳動表示装置１（表示装置）は、アクティブマトリクス回路基板１００と、共通電極２０２が設けられている対向基板２０１と、画素電極１２１（図１に示す第１画素電極１２１１および第２画素電極１２１２等）と共通電極２０２との間に設けられている電気泳動物質層７（電気光学物質層）と、を備える。このような電気泳動表示装置１によれば、詳細は後述するものの、簡易な構造であるにもかかわらず、ダミー画素１０２２についても適切な表示動作をさせることができる。これにより、電気泳動表示装置１の使用者は、表示面を斜めから見たとしても、意図しない色が見えてしまうことによる違和感を受け難くなる。その結果、装置の大型化や複雑化、製造コストの増加等を避けつつ、表示品位が低下し難い電気泳動表示装置１を実現することができる。
【００４６】
以下、各部の構成について順次説明する。
電極基板１２０および対向基板２０１は、それぞれシート状（平板状）の部材である。これらは、可撓性を有するもの、または、硬質なもののいずれであってもよい。
【００４７】
電極基板１２０および対向基板２０１の構成材料としては、例えば、各種樹脂材料、各種ガラス材料等が挙げられる。このうち、対向基板２０１は、特に透光性を有する材料で構成される。これにより、図１に示す対向基板２０１の上面が表示面となる。
【００４８】
また、画素電極１２１や共通電極２０２の他、電気回路に含まれる素子や配線等は、導電性材料によって構成される。この導電性材料としては、例えば、Ａｌ、Ｃｕのような各種金属材料、各種導電性高分子材料、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）のような各種導電性酸化物材料等が挙げられる。このうち、共通電極２０２は、特に透光性を有する材料で構成される。
【００４９】
また、隔壁９１の構成材料としては、それぞれ、例えば各種樹脂材料が挙げられる。なお、隔壁９１は、必要に応じて設けられればよく、省略されてもよい。
【００５０】
電気泳動分散液７０は、電気泳動粒子７１と分散媒７２とを含んでいる。
電気泳動粒子７１は、正または負に帯電し、分散媒７２とは異なる色を呈している。
【００５１】
電気泳動粒子７１が呈する色は、特に限定されず、例えば分散媒７２が淡色または白色を呈している場合には、濃色または黒色であるのが好ましく、反対に、分散媒７２が濃色または黒色を呈している場合には、淡色または白色であるのが好ましい。
【００５２】
また、電気泳動粒子７１として、呈する色が互いに異なる複数種の粒子が含まれていてもよい。
【００５３】
電気泳動粒子７１としては、例えば、酸化チタン、酸化亜鉛、酸化鉄、酸化クロム、酸化ジルコニウム等の酸化物系粒子や、窒化ケイ素、窒化チタン等の窒化物系粒子、硫化亜鉛等の硫化物系粒子、硼化チタン等の硼化物系粒子、クロム酸ストロンチウム、アルミン酸コバルト、亜クロム銅、ウルトラマリン等の無機顔料粒子、アゾ系、キナクリドン系、アントラキノン系、ジオキサジン系、ペリレン系等の有機顔料粒子等を用いることができる。また、アクリル系樹脂、ウレタン系樹脂、尿素系樹脂、エポキシ系樹脂、ポリスチレン、ポリエステル等で構成された樹脂粒子の表面に顔料を塗布した複合粒子を用いることもできる。
また、上述した粒子の表面に、各種表面処理を施した粒子であってもよい。
【００５４】
分散媒７２としては、沸点が１００℃以上であり絶縁性が高い液体が好ましく用いられる。具体的には、例えば各種水、ブタノールやグリセリン等のアルコール類、ブチルセロソルブ等のセロソルブ類、酢酸ブチル等のエステル類、ジブチルケトン等のケトン類、ペンタン等の脂肪族炭化水素類（流動パラフィン）、シクロヘキサン等の脂環式炭化水素類、キシレン等の芳香族炭化水素類、塩化メチレン等のハロゲン化炭化水素類、ピリジン等の芳香族複素環類、アセトニトリル等のニトリル類、Ｎ，Ｎ−ジメチルホルムアミド等のアミド類、カルボン酸塩、シリコーンオイルまたはその他の各種油類等が挙げられ、これらを単独または混合物として用いることができる。
【００５５】
また、電極基板１２０と共通電極２０２との間には、複数のマイクロカプセルが配置され、そのマイクロカプセル中に電気泳動分散液７０が封入されていてもよい。すなわち、隔壁９１を設けずに、電気泳動分散液７０が封入されたマイクロカプセルを配置して構成された電気泳動物質層７としてもよい。
【００５６】
このマイクロカプセルの構成材料としては、例えば、ゼラチン、アラビアゴムとゼラチンとの複合材料、ウレタン系樹脂、メラミン系樹脂、尿素樹脂、エポキシ系樹脂、フェノール系樹脂、アクリル系樹脂、ウレタン系樹脂、オレフィン系樹脂、ポリアミド、ポリエーテルのような各種樹脂材料が挙げられ、これらのうち１種または２種以上を組み合わせて用いることができる。
【００５７】
＜アクティブマトリクス回路基板＞
次に、本発明のアクティブマトリクス回路基板の第１実施形態について説明する。
【００５８】
図３は、本発明のアクティブマトリクス回路基板の第１実施形態を示すブロック図である。図４は、図３に示すアクティブマトリクス回路基板のうち１つの画素における回路構成を示す図である。図５は、図４に示す回路構成を模式化して示す概略図である。なお、図３は、図示の便宜のため、表示画素１０２１に係る回路構成のみを図示している。また、図４は、１つの表示画素１０２１の回路構成とそれに隣接する１つのダミー画素１０２２の一部とを図示している。さらに、図５は、図１と同様の範囲を図示したものであり、１つの表示画素１０２１の回路構成とそれに隣接する２つのダミー画素１０２２の各回路構成とを図示している。
【００５９】
図３に示すアクティブマトリクス回路基板１００は、複数の表示画素１０２１をマトリクス状に配列してなる画像表示部１０３と、画像表示部１０３の周辺に設けられた、走査線駆動回路１０６と、データ線駆動回路１０７と、共通電源変調回路１０８と、制御部１１０と、を備えている。
【００６０】
画像表示部１０３では、複数本の走査線１０４がＸ軸方向に延びている。一方、画像表示部１０３では、複数本のデータ線１０５がＹ軸方向に延びている。そして、走査線１０４とデータ線１０５の交差点近傍にそれぞれ画素１０２が設けられている。
【００６１】
また、全ての表示画素１０２１に共通の配線として、第１制御線１１１と、第２制御線１１２と、第１電源線１１３と、第２電源線１１４と、共通電極電源配線１１５（図４参照）と、を有している。
【００６２】
また、全ての表示画素１０２１に共通の電極として、図４に示す共通電極２０２を有している。
【００６３】
図４、図５に示す表示画素１０２１には、駆動用ＴＦＴ１２４（画素スイッチング素子）と、メモリー回路１２５と、スイッチ回路１２６と、画素電極１２１（第１画素電極１２１１）と、共通電極２０２と、第１画素電極１２１１と共通電極２０２との間に設けられた電気泳動物質層７と、が設けられている。これらは、個々の画素１０２に対応して設けられている。なお、ＴＦＴは、Thin Film Transistorである。
【００６４】
また、図４、図５に示すダミー画素１０２２には、それぞれ、図５に示すように画素電極１２１（第２画素電極１２１２）が設けられている。そして、第１画素電極１２１１および２つの第２画素電極１２１２は、互いに電気的に接続されている。
【００６５】
電気泳動物質層７は、画素電極１２１と共通電極２０２との間に挟持されており、これらの間に生じた電位差に伴う電界によって泳動し、表示面に画像を表示する。すなわち、電気泳動粒子７１が有する電荷の極性と電界の方向に応じて、電気泳動粒子７１が泳動する。本実施形態では、表示面が対向基板２０１側に設定されているので、例えば、電気泳動粒子７１が共通電極２０２側に集まったときは、電気泳動粒子７１が呈する色が表示されることとなり、一方、電気泳動粒子７１が画素電極１２１側に集まったときは、分散媒７２が呈する色が表示されることとなる。
【００６６】
ここで、表示画素１０２１に設けられる配線について説明する。
表示画素１０２１には、図４に示すように、走査線１０４、データ線１０５、第１制御線１１１、第２制御線１１２、第１電源線１１３、第２電源線１１４、および共通電極電源配線１１５が配置されている。
【００６７】
このうち、走査線１０４は、駆動用ＴＦＴ１２４のオンタイミングを規定する選択信号を供給する。
また、データ線１０５は、１ビットの画像データｄを規定する画像信号を供給する。
【００６８】
なお、本実施形態では、画像データｄとして「０」を規定する場合にはローレベル（低電位）の画像信号を供給し、画像データｄとして「１」を規定する場合にはハイレベル（高電位）の画像信号を供給するものとする。
【００６９】
したがって、アクティブマトリクス回路基板１００が、走査線１０４と、データ線１０５と、画素１０２に対応して設けられ走査線１０４およびデータ線１０５とメモリー回路１２５との間に設けられている駆動用ＴＦＴ１２４と、を有していることにより、データ線１０５から供給される画像信号に基づく画像データｄを、メモリー回路１２５に入力するように動作することができる。
【００７０】
また、第１電源線１１３および第２電源線１１４は、メモリー回路１２５の動作に必要な電圧を供給する。
【００７１】
なお、本実施形態では、第１電源線１１３が高電位側であり、第２電源線１１４が低電位側である。また、本実施形態では、一例として、第２電源線１１４の電位が接地電位になっているものとする。
【００７２】
一方、第１制御線１１１および第２制御線１１２は、スイッチ回路１２６を介して、電気泳動粒子７１を泳動させる駆動信号を画素電極１２１に供給する。
【００７３】
共通電極電源配線１１５は、共通電極２０２に接続されており、共通電極２０２に共通電位信号を供給する。
【００７４】
なお、共通電位信号としては、例えば、２値の電位からなるパルス波形の信号が挙げられる。
【００７５】
次に、画像表示部１０３に設けられる回路等について説明する。
駆動用ＴＦＴ１２４は、例えばＮ型ＭＯＳ（Metal Oxide Semiconductor）トランジスターである。そして、駆動用ＴＦＴ１２４のゲート電極は走査線１０４に接続され、ソース電極はデータ線１０５に接続され、ドレイン電極はメモリー回路１２５の入力端子（Ｐ型ＭＯＳトランジスター１２５２のドレイン電極およびＮ型ＭＯＳトランジスター１２５４のドレイン電極）およびスイッチ回路１２６の入力端子（後述するＰ型ＭＯＳトランジスター１２６１ａのゲート電極および後述するＮ型ＭＯＳトランジスター１２６２ａのゲート電極）に接続されている。
【００７６】
メモリー回路１２５は、１ビットの画像データを記憶可能な１入力１出力のメモリー回路である。記憶された画像データは、駆動用ＴＦＴ１２４が遮断状態になっても、メモリー回路１２５に維持される。
【００７７】
本実施形態に係るメモリー回路１２５は、３つのＰ型ＭＯＳトランジスター１２５１、１２５２、１２５３と、２つのＮ型ＭＯＳトランジスター１２５４、１２５５と、を含むＣ−ＭＯＳ（Complementary Metal Oxide Semiconductor）型ＳＲＡＭ（Static Random Access Memory）である。
【００７８】
このうち、Ｐ型ＭＯＳトランジスター１２５１のソース電極は第１電源線１１３に接続され、ドレイン電極はＰ型ＭＯＳトランジスター１２５２のソース電極に接続され、ゲート電極は走査線１０４に接続されている。また、Ｐ型ＭＯＳトランジスター１２５２のソース電極はＰ型ＭＯＳトランジスター１２５１のドレイン電極に接続され、ドレイン電極は駆動用ＴＦＴ１２４のドレイン電極に接続され、ゲート電極はＮ型ＭＯＳトランジスター１２５４のゲート電極に接続されている。また、Ｐ型ＭＯＳトランジスター１２５３のソース電極は第１電源線１１３に接続され、ドレイン電極はスイッチ回路１２６の入力端子に接続され、ゲート電極はＮ型ＭＯＳトランジスター１２５５のゲート電極に接続されている。
【００７９】
また、Ｎ型ＭＯＳトランジスター１２５４のソース電極は第２電源線１１４に接続され、ドレイン電極は駆動用ＴＦＴ１２４のドレイン電極に接続され、ゲート電極はＰ型ＭＯＳトランジスター１２５２のゲート電極に接続されている。また、Ｎ型ＭＯＳトランジスター１２５５のソース電極は第２電源線１１４に接続され、ドレイン電極はスイッチ回路１２６の入力端子に接続され、ゲート電極はＰ型ＭＯＳトランジスター１２５３のゲート電極に接続されている。
【００８０】
また、Ｐ型ＭＯＳトランジスター１２５２のドレイン電極およびＮ型ＭＯＳトランジスター１２５４のドレイン電極は、Ｐ型ＭＯＳトランジスター１２５３のゲート電極およびＮ型ＭＯＳトランジスター１２５５のゲート電極に接続されている。
【００８１】
さらに、Ｐ型ＭＯＳトランジスター１２５２のゲート電極およびＮ型ＭＯＳトランジスター１２５４のゲート電極は、Ｐ型ＭＯＳトランジスター１２５３のドレイン電極およびＮ型ＭＯＳトランジスター１２５５のドレイン電極に接続されている。
【００８２】
スイッチ回路１２６は、トランスファーゲート回路を含んでおり、駆動用ＴＦＴ１２４から供給される画像データと、メモリー回路１２５から出力される信号と、に基づいて、第１制御線１１１と画素電極１２１との接続と、第２制御線１１２と画素電極１２１との接続と、を切り替える。
【００８３】
具体的には、スイッチ回路１２６は、第１トランスファーゲート１２６１と、第２トランスファーゲート１２６２と、を含んでいる。
【００８４】
このうち、第１トランスファーゲート１２６１は、Ｐ型ＭＯＳトランジスター１２６１ａと、Ｎ型ＭＯＳトランジスター１２６１ｂと、を含んでいる。そして、Ｐ型ＭＯＳトランジスター１２６１ａのソース電極は第１制御線１１１に接続され、ドレイン電極は画素電極１２１に接続され、ゲート電極は駆動用ＴＦＴ１２４のドレイン電極に接続されている。また、Ｎ型ＭＯＳトランジスター１２６１ｂのソース電極は第１制御線１１１に接続され、ドレイン電極は画素電極１２１に接続され、ゲート電極はメモリー回路１２５の出力端子に接続されている。
【００８５】
一方、第２トランスファーゲート１２６２は、Ｎ型ＭＯＳトランジスター１２６２ａと、Ｐ型ＭＯＳトランジスター１２６２ｂと、を含んでいる。そして、Ｎ型ＭＯＳトランジスター１２６２ａのソース電極は第２制御線１１２に接続され、ドレイン電極は画素電極１２１に接続され、ゲート電極は駆動用ＴＦＴ１２４のドレイン電極に接続されている。また、Ｐ型ＭＯＳトランジスター１２６２ｂのソース電極は第２制御線１１２に接続され、ドレイン電極は画素電極１２１に接続され、ゲート電極はメモリー回路１２５の出力端子に接続されている。
【００８６】
このようなスイッチ回路１２６は、メモリー回路１２５に画像データ「０」を規定する画像信号が入力され、メモリー回路１２５からハイレベルの信号が出力された場合、第２トランスファーゲート１２６２がオンになり、第２制御線１１２を介して画素電極１２１に駆動信号が供給される。また、スイッチ回路１２６は、メモリー回路１２５に画像データ「１」を規定する画像信号が入力され、メモリー回路１２５からローレベルの信号が出力された場合、第１トランスファーゲート１２６１がオンになり、第１制御線１１１を介して画素電極１２１に駆動信号が供給される。
【００８７】
以上のように、アクティブマトリクス回路基板１００は、図５に示すように、表示画素１０２１（第１画素）およびダミー画素１０２２（第２画素）を含む画像表示部１０３を備える電極基板１２０（基板）と、表示画素１０２１に対応して設けられている第１画素電極１２１１と、ダミー画素１０２２に対応して設けられている第２画素電極１２１２と、走査線１０４と、データ線１０５と、表示画素１０２１に対応して設けられ、走査線１０４およびデータ線１０５に接続されている駆動用ＴＦＴ１２４（スイッチング素子）と、を有している。
【００８８】
そして、アクティブマトリクス回路基板１００は、さらに、駆動用ＴＦＴ１２４と第１画素電極１２１１および２つの第２画素電極１２１２、１２１２の双方とを接続し、データ線１０５および駆動用ＴＦＴ１２４を介して入力される画像データに基づいて、第１画素電極１２１１および２つの第２画素電極１２１２、１２１２の駆動信号を出力する駆動信号出力回路１０００を有している。
【００８９】
すなわち、駆動信号出力回路１０００は、表示画素１０２１に対応して設けられ、画像データを記憶するメモリー回路１２５と、画像データに基づいて出力される出力信号に基づいて、第１制御線１１１または第２制御線１１２のいずれか一方を第１画素電極１２１１および２つの第２画素電極１２１２、１２１２の双方と接続するスイッチ回路１２６と、を含んでいる。
【００９０】
なお、第１画素電極１２１１と第２画素電極１２１２との間、および、隣り合う第２画素電極１２１２同士の間は、配線１２７を介して電気的に接続されている。これにより、スイッチ回路１２６を介して第１制御線１１１または第２制御線１１２から供給される駆動信号は、第１画素電極１２１１と２つの第２画素電極１２１２、１２１２とに供給される。
【００９１】
次に、画像表示部１０３の周辺に設けられる回路等について説明する。
走査線駆動回路１０６は、複数の走査線１０４に接続されており、駆動用ＴＦＴ１２４のオンタイミングを規定する選択信号を、走査線１０４を介して駆動用ＴＦＴ１２４のゲート電極に供給する。
【００９２】
また、データ線駆動回路１０７は、複数のデータ線１０５に接続されており、１ビットの画像データを規定する画像信号を、データ線１０５を介して駆動用ＴＦＴ１２４のソース電極に供給する。
【００９３】
また、共通電源変調回路１０８は、第１制御線１１１、第２制御線１１２、第１電源線１１３、第２電源線１１４および共通電極電源配線１１５に接続されており、これらの各配線を電気的に接続および切断する。
【００９４】
なお、これらの走査線駆動回路１０６、データ線駆動回路１０７および共通電源変調回路１０８は、それぞれその動作が制御部１１０によって制御される。具体的には、制御部１１０（ホストコントローラー）は、図示しない外部の上位制御装置から入力される信号に基づいて、走査線駆動回路１０６、データ線駆動回路１０７および共通電源変調回路１０８の動作を制御する。
【００９５】
このようなアクティブマトリクス回路基板１００によれば、単に配線１２７を設けるという簡易な構造であるにもかかわらず、第１画素電極１２１１および２つの第２画素電極１２１２、１２１２に対して同じ駆動信号（共通の駆動信号）が供給される。このため、ダミー画素１０２２には表示画素１０２１と同じ色が表示されることとなる。これにより、電気泳動表示装置１の表示面を斜めから見たとき、ダミー画素１０２２の色が見えてしまったとしても、その色は、表示画素１０２１の色と同じ色である。このようにしてダミー画素１０２２に対して適切な表示動作がなされることにより、使用者は特に違和感を受けることがなく、表示品位の低下を防止することができる。
【００９６】
よって、かかる電気泳動表示装置１によれば、ダミー画素１０２２についての画像データを生成することなく、ダミー画素１０２２に設けられている第２画素電極１２１２に向けて駆動信号を出力することができる。これにより、ダミー画素１０２２の分だけ画像データの生成量を減らすことができるので、表示品位を低下させることなく、制御部１１０の負担や記憶装置の容量の増大を抑えることができる。その結果、電気泳動表示装置１の大型化や複雑化、製造コストの増加を防止することができる。
【００９７】
なお、ダミー画素１０２２（第２画素）は、図２に示すように、画像表示部１０３において表示画素１０２１（第１画素）よりも外縁側に位置しているのが好ましい。ベゼル３０は、通常、画像表示部１０３の外縁側に設けられるため、それに合わせてダミー画素１０２２の位置を設定すれば、ベゼル３０の開口部３１近傍において生じ易い表示の違和感を抑制することができる。
【００９８】
また、前述したように、駆動信号出力回路１０００は、表示画素１０２１（第１画素）に設けられた、画像データを記憶するメモリー回路１２５を含んでいるのが好ましい。これにより、メモリー回路１２５に記憶された画像データは、駆動用ＴＦＴ１２４をオフにしても維持される。その結果、電気泳動表示装置１の表示において定期的なリフレッシュ動作が不要になり、消費電力を削減することができる。
【００９９】
ここで、本実施形態に係るアクティブマトリクス回路基板１００は、前述したように、第１制御線１１１および第２制御線１１２を有している。
【０１００】
また、前述したように、本実施形態に係る駆動信号出力回路１０００は、表示画素１０２１（第１画素）に対応して設けられた、画像データに基づいてメモリー回路１２５から出力される出力信号に基づいて、第１制御線１１１または第２制御線１１２のいずれか一方を第１画素電極１２１１および２つの第２画素電極１２１２、１２１２の双方と接続するスイッチ回路１２６を含んでいる。これにより、メモリー回路１２５から出力される出力信号として電圧の低い信号を用いた場合でも、第１画素電極１２１１や２つの第２画素電極１２１２、１２１２とそれらと対向する共通電極２０２との間により大きな電位差を生じさせることができる。その結果、消費電力を抑えつつ、電極間に強い電界を生じさせ、電気泳動粒子７１の泳動速度を高めることができる。
【０１０１】
加えて、駆動信号を供給すべき画素電極１２１の数が増えた場合でも、十分な電位差を生じさせることができる。
【０１０２】
なお、図５に示す例では、１つの表示画素１０２１に対して２つのダミー画素１０２２、１０２２を付随させている（１つの第１画素電極１２１１に対して２つの第２画素電極１２１２、１２１２を接続している）が、このダミー画素１０２２の数は特に限定されず、１個であってもよく、３個以上であってもよい。また、上限は特に設定されないが、例えば１００個程度とされる。
【０１０３】
このように表示画素１０２１（第１画素）に対応して複数個のダミー画素１０２２（第２画素）を設けることにより、電気泳動表示装置１の表示面を斜めから見たときに使用者が受ける違和感を、より確実に緩和することができる。すなわち、表示面を斜めから見たときに意図せず見えてしまうダミー画素１０２２の数は、画素１０２のピッチに応じて決まり、近年はピッチが狭くなることに伴って多くなる傾向にある。このため、１つの表示画素１０２１に対応して複数個のダミー画素１０２２を設定することにより、表示品位の低下をより確実に防止することができる。
【０１０４】
また、表示画素１０２１に対してダミー画素１０２２を付随させるパターンは、特に限定されない。
【０１０５】
図６は、図２に対し、第１画素電極１２１１と第２画素電極１２１２との接続パターンの一例を追記した図である。なお、図６では、表示画素１０２１に対して相対的に疎なドットを付し、ダミー画素１０２２に対して相対的に密なドットを付している。また、第１画素電極１２１１を黒塗りの四角形で示し、第２画素電極１２１２を白抜きの四角形で示している。さらに、電極同士を繋ぐ配線を実線で示している。
【０１０６】
図６に示す例では、第２画素電極１２１２を、原則として最も近い位置にある第１画素電極１２１１と接続するように配線１２７を設けている。これにより、配線１２７の配線長をできるだけ短くすることができ、配線の電気抵抗に伴う電圧降下を抑制することができる。このとき、配線の延在方向は、図６に示すように、Ｘ軸方向であっても、Ｙ軸方向であっても、それらの双方に対して傾斜している方向（斜め方向）であってもよい。すなわち、表示画素１０２１に付随させるべきダミー画素１０２２の位置は、表示画素１０２１を基準にしてＸ軸方向に隣り合う画素１０２であってもよく、Ｙ軸方向に隣り合う画素１０２であってもよく、斜め方向に隣り合う画素１０２であってもよい。また、この配線１２７は、途中で分岐していてもよいし、１つの表示画素１０２１から異なる方向に複数本の配線１２７が枝分れしていてもよいし、１つのダミー画素１０２２から異なる方向に複数本の配線１２７が枝分れしていてもよい。
【０１０７】
このように隣り合う表示画素１０２１とダミー画素１０２２とを結ぶように配線１２７を敷設することにより、ダミー画素１０２２に表示される色は、それに隣り合う表示画素１０２１に表示される色と同じになる。このため、特に違和感の少ない画像の表示が可能になる。
【０１０８】
なお、メモリー回路１２５およびスイッチ回路１２６は、必要に応じて設けられればよく、省略されていてもよい。
【０１０９】
また、メモリー回路１２５は、上記の構成に限定されず、同様の機能を有する回路で代替されてもよい。同様の機能を有する回路としては、例えば、コンデンサー等を含む揮発性のメモリー回路等が挙げられる。
【０１１０】
また、スイッチ回路１２６も、上記の構成に限定されず、同様の機能を有する回路で代替されてもよい。同様の機能を有する回路としては、例えば、クロックドインバーター回路等が挙げられる。
【０１１１】
また、非表示画素１０２３の構成は特に限定されず、例えばダミー画素１０２２と同様の構成であってもよいし、画素電極等が設けられていなくてもよい。
【０１１２】
≪第２実施形態≫
次に、本発明の第２実施形態について説明する。
【０１１３】
図７は、本発明のアクティブマトリクス回路基板の第２実施形態を示すブロック図である。なお、図７は、１つの表示画素１０２１および２つのダミー画素１０２２における回路構成を示す図である。
【０１１４】
以下、第２実施形態について説明するが、以下の説明では第１実施形態との相違点を中心に説明し、同様の事項についてはその説明を省略する。なお、前述した第１実施形態と同様の構成には、同一符号を付してある。
【０１１５】
本実施形態に係るアクティブマトリクス回路基板１００は、前述した駆動信号出力回路１０００が、さらに、ダミー画素１０２２にそれぞれ設けられたスイッチ回路１２６を含んでいる以外、第１実施形態と同様である。
【０１１６】
本実施形態に係るアクティブマトリクス回路基板１００は、第１実施形態と同様、第１制御線１１１および第２制御線１１２を有している。
【０１１７】
ここで、スイッチ回路１２６のうち、表示画素１０２１に設けられているものを「第１スイッチ回路１２６３」とし、ダミー画素１０２２に設けられているものを「第２スイッチ回路１２６４」とする。
【０１１８】
図７に示す駆動信号出力回路１０００は、表示画素１０２１に対応して設けられている第１スイッチ回路１２６３と、２つのダミー画素１０２２に対応してそれぞれ設けられている第２スイッチ回路１２６４と、第１スイッチ回路１２６３と第２スイッチ回路１２６４との間および第２スイッチ回路１２６４同士の間をそれぞれ接続する配線１２９と、を含んでいる。すなわち、駆動信号出力回路１０００では、３つのスイッチ回路１２６の各入力端子とメモリー回路１２５の出力端子との間が接続されている。これにより、第２スイッチ回路１２６４は、メモリー回路１２５からの出力信号に応じて、そのダミー画素１０２２に対応して設けられている第２画素電極１２１２に対し、第１画素電極１２１１に出力されるのと同じ駆動信号を出力する。
【０１１９】
さらに換言すれば、本実施形態に係るアクティブマトリクス回路基板１００は、表示画素１０２１（第１画素）に対応して設けられた、画像データに基づいてメモリー回路１２５から出力される出力信号に基づいて、第１制御線１１１および第２制御線１１２のいずれか一方を第１画素電極１２１１に接続する第１スイッチ回路１２６３と、ダミー画素１０２２（第２画素）に対応して設けられた、画像データに基づいてメモリー回路１２５から出力される出力信号に基づいて、第１制御線１１１および第２制御線１１２のいずれか一方を第２画素電極１２１２に接続する第２スイッチ回路１２６４と、を含む。
【０１２０】
したがって、本実施形態は、表示画素１０２１からダミー画素１０２２に向けて、第２画素電極１２１２の駆動信号を出力するのではなく、第２スイッチ回路１２６４へ入力させる信号を出力するという点で相違している。一方、本実施形態に係る駆動信号出力回路１０００は、最終的に、画像データに基づいて第１画素電極１２１１および第２画素電極１２１２の双方に対して駆動信号を出力するという点では、第１実施形態と同様である。
【０１２１】
このような駆動信号出力回路１０００によれば、各画素１０２にスイッチ回路１２６が設けられているので、ダミー画素１０２２の数が多くなっても第２画素電極１２１２と共通電極２０２との間に十分な大きさの電位差を生じさせることができる。すなわち、各スイッチ回路１２６では、第１制御線１１１または第２制御線１１２から駆動信号が供給されるため、実質的に駆動信号の減衰が生じない。その結果、ダミー画素１０２２の数が多くなっても、電気泳動粒子７１の泳動速度が低下するのを防止することができる。
以上のような第２実施形態においても、第１実施形態と同様の効果が得られる。
【０１２２】
≪第３実施形態≫
次に、本発明の第３実施形態について説明する。
【０１２３】
図８は、本発明のアクティブマトリクス回路基板の第３実施形態を示すブロック図である。なお、図８は、１つの表示画素１０２１および２つのダミー画素１０２２における回路構成を示す図である。
【０１２４】
以下、第３実施形態について説明するが、以下の説明では第１実施形態との相違点を中心に説明し、同様の事項についてはその説明を省略する。なお、前述した第１実施形態と同様の構成には、同一符号を付してある。
【０１２５】
本実施形態に係るアクティブマトリクス回路基板１００は、前述した駆動信号出力回路１０００が、さらに、バッファー回路１３０を含んでおり、それ以外は、第１実施形態と同様である。
【０１２６】
バッファー回路１３０は、例えば表示画素１０２１に設けられ、第２画素電極１２１２に供給される駆動信号を増幅する機能を有する。このため、１つの表示画素１０２１に付随しているダミー画素１０２２の数が多くなっても、第２画素電極１２１２と共通電極２０２との間に十分な大きさの電位差を生じさせることができる。
【０１２７】
バッファー回路１３０としては、例えば、ドレイン接地回路（ソースフォロワー回路）等が挙げられる。
【０１２８】
なお、バッファー回路１３０は、表示画素１０２１ではなく、ダミー画素１０２２に設けられていてもよく、表示画素１０２１とダミー画素１０２２の双方に設けられていてもよい。
以上のような第３実施形態においても、第１実施形態と同様の効果が得られる。
【０１２９】
≪第４実施形態≫
次に、本発明の第４実施形態について説明する。
【０１３０】
図９は、本発明のアクティブマトリクス回路基板の第４実施形態を示すブロック図である。なお、図９は、１つの表示画素１０２１および２つのダミー画素１０２２における回路構成を示す図である。
【０１３１】
以下、第４実施形態について説明するが、以下の説明では第１実施形態との相違点を中心に説明し、同様の事項についてはその説明を省略する。なお、前述した第１実施形態と同様の構成には、同一符号を付してある。
【０１３２】
本実施形態に係るアクティブマトリクス回路基板１００は、前述した駆動信号出力回路１０００が、さらに、静電保護回路１４０を含んでおり、それ以外は、第１実施形態と同様である。
【０１３３】
具体的には、図９に示す駆動信号出力回路１０００は、配線１２７のうち、第１画素電極１２１１と第２画素電極１２１２との間に位置する接続点Ｐ１、および、第２画素電極１２１２同士の間に位置する接続点Ｐ２にそれぞれ設けられた静電保護回路１４０を備えている。すなわち、各ダミー画素１０２２に対応して静電保護回路１４０が設けられている。
【０１３４】
各静電保護回路１４０は、第１ダイオード１４１と第２ダイオード１４２の２つのダイオードを備えている。
【０１３５】
このうち、第１ダイオード１４１のアノード端子は、配線１２７に接続され、カソード端子は、第１電源線１１３に接続されている。一方、第２ダイオード１４２のアノード端子は、第２電源線１１４に接続され、カソード端子は、配線１２７に接続されている。
【０１３６】
このような静電保護回路１４０では、例えば第２画素電極１２１２にサージ電圧が発生したとしても、その電圧の極性に応じて、第１ダイオード１４１を介して第１電源線１１３に電流を流したり、反対に、第２ダイオード１４２を介して第２電源線１１４に電流を流したりすることができる。これにより、表示画素１０２１側の回路をサージ電圧から保護することができる。
【０１３７】
なお、静電保護回路１４０は、図示した構成に限定されず、サージ電圧を緩和し得る回路であれば同様の機能を有する任意の回路で代替することができる。
【０１３８】
また、静電保護回路１４０は、ダミー画素１０２２の全てに設けられる必要はなく、一部のダミー画素１０２２に限って設けられていてもよい。また、静電保護回路１４０は、表示画素１０２１や非表示画素１０２３（図２参照）に設けられていてもよい。
以上のような第４実施形態においても、第１実施形態と同様の効果が得られる。
【０１３９】
（電子機器）
次に、本発明の電子機器の実施形態について説明する。本実施形態に係る電子機器は、前記実施形態に係る表示装置を備えている。
【０１４０】
図１０は、本発明の電子機器の実施形態が適用された腕時計の正面図である。
図１０に示す腕時計４０１（本発明の電子機器の実施形態）は、時計ケース４０２と、時計ケース４０２に連結された一対のバンド４０３と、を備えている。時計ケース４０２の正面には、電気泳動表示装置４０５（本発明の表示装置の実施形態）と、秒針４２１と、分針４２２と、時針４２３と、が設けられている。時計ケース４０２の側面には、操作子としての竜頭４１０と操作ボタン４１１とが設けられている。
【０１４１】
図１１は、図１０に示す腕時計の側断面図である。
図１１に示す時計ケース４０２の内部には収容部４０２Ａが設けられている。収容部４０２Ａには、ムーブメント４０４と電気泳動表示装置４０５とが収容されている。収容部４０２Ａの一端側（時計正面側）には、ガラス製または樹脂製の透明カバー４０７が設けられている。収容部４０２Ａの他端側（時計裏側）には、パッキン４０８を介して裏蓋４０９が螺合され、裏蓋４０９および透明カバー４０７により時計ケース４０２が密封されている。
【０１４２】
ムーブメント４０４は、秒針４２１、分針４２２および時針４２３からなるアナログ指針が連結された運針機構（図示せず）を有している。この運針機構がアナログ指針を回転駆動し、設定された時刻を表示する時刻表示部として機能する。
【０１４３】
電気泳動表示装置４０５は、ムーブメント４０４の時計正面側に配置され、腕時計４０１の表示部を構成する。電気泳動表示装置４０５の表示面は、ここでは円形状であるが、例えば正八角形状、十六角形状など、他の形状としてもよい。電気泳動表示装置４０５の中央部には、電気泳動表示装置４０５の表裏を貫通する貫通孔４０５Ａが形成されている。貫通孔４０５Ａには、ムーブメント４０４の運針機構（図示せず）の秒車４２４、二番車４２５および筒車４２６の各軸が挿入されている。各軸の先端には秒針４２１、分針４２２および時針４２３がそれぞれ取り付けられている。
本発明の電子機器は、時計以外にも適用される。
【０１４４】
図１２は、本発明の電子機器の実施形態が適用された電子ペーパーの構成を示す斜視図である。
【０１４５】
図１２に示す電子ペーパー５００は、表示部５０１（本発明の表示装置の実施形態）を備えている。電子ペーパー５００は可撓性を有し、従来の紙と同様の質感および柔軟性を有する書換え可能なシートからなる本体５０２を備えている。
【０１４６】
図１３は、本発明の電子機器の実施形態が適用された電子ノートの構成を示す斜視図である。
【０１４７】
図１３に示す電子ノート６００は、図１２に示す電子ペーパー５００が複数枚束ねられ、かつ、カバー６０１に挟まれてなるものである。カバー６０１は、例えば外部の装置から送られる表示データを入力する表示データ入力手段（図示せず）を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【０１４８】
以上のような腕時計４０１、電子ペーパー５００および電子ノート６００等の電子機器は、本発明の表示装置を備えていることで、意図しない色が見えてしまうことによる違和感を受け難くなるため、表示品位が高く、信頼性の高いものとなる。
【０１４９】
以上、本発明のアクティブマトリクス回路基板、表示装置および電子機器について、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではない。
【０１５０】
例えば、アクティブマトリクス回路基板、表示装置および電子機器では、各部の構成は、同様の機能を有する任意の構成のものに置換することができ、また、他の任意の構成を付加することもできる。具体的には、メモリー回路、スイッチ回路、コンデンサー、ダイオード等は、同様の機能を有する回路や素子等で代替可能である。
【０１５１】
また、アクティブマトリクス回路基板を適用可能な表示装置は、電気泳動表示装置に限定されず、液晶表示装置、有機ＥＬ表示装置、無機ＥＬ表示装置等であってもよい。
【符号の説明】
【０１５２】
１…電気泳動表示装置、７…電気泳動物質層、１０…バックプレーン、２０…フロントプレーン、３０…ベゼル、３１…開口部、７０…電気泳動分散液、７１…電気泳動粒子、７２…分散媒、９１…隔壁、１００…アクティブマトリクス回路基板、１０２…画素、１０３…画像表示部、１０４…走査線、１０５…データ線、１０６…走査線駆動回路、１０７…データ線駆動回路、１０８…共通電源変調回路、１１０…制御部、１１１…第１制御線、１１２…第２制御線、１１３…第１電源線、１１４…第２電源線、１１５…共通電極電源配線、１２０…電極基板、１２１…画素電極、１２４…駆動用ＴＦＴ、１２５…メモリー回路、１２６…スイッチ回路、１２７…配線、１２９…配線、１３０…バッファー回路、１４０…静電保護回路、１４１…第１ダイオード、１４２…第２ダイオード、２０１…対向基板、２０２…共通電極、４０１…腕時計、４０２…時計ケース、４０２Ａ…収容部、４０３…バンド、４０４…ムーブメント、４０５…電気泳動表示装置、４０５Ａ…貫通孔、４０７…透明カバー、４０８…パッキン、４０９…裏蓋、４１０…竜頭、４１１…操作ボタン、４２１…秒針、４２２…分針、４２３…時針、４２４…秒車、４２５…二番車、４２６…筒車、５００…電子ペーパー、５０１…表示部、５０２…本体、６００…電子ノート、６０１…カバー、１０００…駆動信号出力回路、１０２１…表示画素、１０２２…ダミー画素、１０２３…非表示画素、１２１１…第１画素電極、１２１２…第２画素電極、１２５１…Ｐ型ＭＯＳトランジスター、１２５２…Ｐ型ＭＯＳトランジスター、１２５３…Ｐ型ＭＯＳトランジスター、１２５４…Ｎ型ＭＯＳトランジスター、１２５５…Ｎ型ＭＯＳトランジスター、１２６１…第１トランスファーゲート、１２６１ａ…Ｐ型ＭＯＳトランジスター、１２６１ｂ…Ｎ型ＭＯＳトランジスター、１２６２…第２トランスファーゲート、１２６２ａ…Ｎ型ＭＯＳトランジスター、１２６２ｂ…Ｐ型ＭＯＳトランジスター、１２６３…第１スイッチ回路、１２６４…第２スイッチ回路、Ｐ１…接続点、Ｐ２…接続点、Ｓ…矢印、Ｔ…矢印
【図１】
2018036423.tif 000003
【図２】
2018036423.tif 000004
【図３】
2018036423.tif 000005
【図４】
2018036423.tif 000006
【図５】
2018036423.tif 000007
【図６】
2018036423.tif 000008
【図７】
2018036423.tif 000009
【図８】
2018036423.tif 000010
【図９】
2018036423.tif 000011
【図１０】
2018036423.tif 000012
【図１１】
2018036423.tif 000013
【図１２】
2018036423.tif 000014
【図１３】
2018036423.tif 000015