(57)【要約】【課題】出力画像の階調性の低下を抑制すること。【解決手段】入力された画像データの所定の画素の主走査方向における位置に応じて、所定の画素についてビットデータ数を決定する画素サイズ出力部７０４と、変換後のビットデータ数が異なるように、かつ、画像データに応じてビットデータ数が異なるように設定されている複数の変換条件を有し、画素サイズ出力部７０４により決定されたビットデータ数に応じて複数の変換条件の中から所定の変換条件を選択する変換条件セレクタ７０６と、変換条件セレクタ７０６により選択された所定の変換条件と、所定の画素の濃度値とに基づいて、所定の画素の階調に対して駆動部３０４を駆動させるためのＰＷＭ信号を生成するためのビットパターンを生成するＰＷＭ変換部７０１と、を備える。【選択図】図３
2018069682.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向に回転する感光体と、
光ビームを照射する光源と、前記光源を駆動する駆動部と、を有し、前記感光体上の前記第１の方向に略直交する第２の方向に光ビームを走査して静電潜像を形成する露光手段と、
を備える画像形成装置であって、
入力された画像データの所定の画素の前記第２の方向における位置に応じて、前記所定の画素について１画素あたりのビットデータ数を決定する決定手段と、
前記画像データを、前記駆動部を駆動させるためのビットパターンに変換するための変換条件であって、変換後のビットパターンに含まれる光ビームを出射させるためのビットデータ数が異なるように、かつ、前記画像データに応じてビットデータ数が異なるように設定されている複数の変換条件を有し、前記決定手段により決定されたビットデータ数に応じて前記複数の変換条件の中から所定の変換条件を選択する選択手段と、
前記選択手段により選択された前記所定の変換条件と、前記所定の画素の濃度値とに基づいて、前記所定の画素に対して前記駆動部を駆動させるためのＰＷＭ信号を生成するためのビットパターンを生成する生成手段と、
を備えることを特徴とする画像形成装置。
【請求項２】
前記変換条件は、前記濃度値を示す階調データと前記ＰＷＭ信号を生成するためのビットパターンを対応付けた情報であることを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記変換条件は、前記濃度値を示す階調データと連続する所定の濃度の長さとを対応付けた情報であることを特徴とする請求項１に記載の画像形成装置。
【請求項４】
前記変換条件は、前記濃度値を示す階調データと、基準となる連続する所定の濃度の長さと連続する所定の濃度の長さとの差分と、を対応付けた情報であることを特徴とする請求項１に記載の画像形成装置。
【請求項５】
前記選択手段は、前記基準となる連続する所定の濃度の長さと前記差分に基づいて、前記所定の画素の階調データに対応する連続する所定の濃度の長さを復元することを特徴とする請求項４に記載の画像形成装置。
【請求項６】
前記露光手段は、前記光源から照射された光ビームを偏向する偏向手段を備え、
前記偏向手段から偏向された光ビームはそのまま前記感光体上を走査することを特徴とする請求項２から請求項５のいずれか１項に記載の画像形成装置。
【請求項７】
前記露光手段は、前記光源から照射された光ビームを偏向する偏向手段と、前記偏向手段から偏向された光ビームの光学補正を行い、光ビームを前記感光体に導くｆθレンズと、を有することを特徴とする請求項２から請求項５のいずれか１項に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル複写機等の画像形成装置に関し、特に、主走査方向の倍率補正を行う画像形成装置に関する。
【背景技術】
【０００２】
ディジタル複写機等の電子写真方式の画像形成装置では、画像信号に従いレーザを制御して、感光体に静電潜像を形成し、現像、転写、定着の工程を経て画像を形成する。感光体に照射されたレーザ光は、回転多面鏡に偏向されることによって、感光体上を感光体の回転方向に交差する方向（以下、主走査方向）に走査する。。回転多面鏡によって偏向されたレーザ光は、ｆθレンズを介して感光体上に導かれる。ｆθレンズを通過したレーザ光は、感光体上を略一定速度で走査する。
【０００３】
しかしながら、ｆθレンズの精度によって、感光体上における主走査方向のレーザ光の走査速度は走査位置によって微小に変動する。それに対して、従来の画像形成装置は、画像データを補正することによってレーザ光の走査速度が変動することによる主走査方向の倍率変動をしている。例えば、特許文献１は、１画素の濃度値を示す階調データ（複数ビット）を変換テーブルを用いてＰＷＭ信号を生成するための複数ビットのビットデータ列であるビットパターンを生成する。そして、変換したビットパターンに対してレーザ光の走査位置に応じてビットデータを挿入、あるいは変換したビットパターンからレーザ光の走査位置に応じて一部のビットデータを削除する。これにより、主走査方向の画像の幅を補正する画像形成装置を開示している。特許文献１の画像形成装置は、ビットデータを付加、あるいはビットデータを削除したビットパターンに含まれるビットデータをクロック信号に応じて１ビットずつ出力することによってレーザ制御回路に対してＰＷＭ信号を出力する装置である。特許文献１の画像形成装置によれば、レーザ光の走査位置に応じて１画素に対応するビットパターンに含まれるビットデータ数を異ならせることによって各走査位置に対応した画像の倍率補正を行うことができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−９６３５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１の画像形成装置は、階調データから変換して得られたビットパターンに対して、濃度値と無関係にビットデータの付加、あるいは削除を行う。このため、倍率補正量が大きくなればなるほど入力画像と出力画像との間に階調性に差が生じることになる。
【０００６】
本発明は、出力画像の階調性の低下を抑制することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明は、以下の構成を備える。
【０００８】
（１）第１の方向に回転する感光体と、光ビームを照射する光源と、前記光源を駆動する駆動部と、を有し、前記感光体上の前記第１の方向に略直交する第２の方向に光ビームを走査して静電潜像を形成する露光手段と、を備える画像形成装置であって、入力された画像データの所定の画素の前記第２の方向における位置に応じて、前記所定の画素について１画素あたりのビットデータ数を決定する決定手段と、前記画像データを、前記駆動部を駆動させるためのビットパターンに変換するための変換条件であって、変換後のビットパターンに含まれる光ビームを出射させるためのビットデータ数が異なるように、かつ、前記画像データに応じてビットデータ数が異なるように設定されている複数の変換条件を有し、前記決定手段により決定されたビットデータ数に応じて前記複数の変換条件の中から所定の変換条件を選択する選択手段と、前記選択手段により選択された前記所定の変換条件と、前記所定の画素の濃度値とに基づいて、前記所定の画素に対して前記駆動部を駆動させるためのＰＷＭ信号を生成するためのビットパターンを生成する生成手段と、を備えることを特徴とする画像形成装置。
【発明の効果】
【０００９】
本発明によれば、出力画像の階調性の低下を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】実施例１〜４の画像形成装置全体を示す図、感光ドラムと光走査装置周辺の構成を示す図
【図２】実施例１〜４のレーザ駆動回路の回路図
【図３】実施例１〜４のＣＰＵの機能を示すブロック図、主走査位置によるビットデータ数の変化を示す図
【図４】実施例１〜４の階調データとパルス幅を示す図、ＰＷＭデータとＰＷＭ信号を示す図
【図５】従来例のｆθレンズを有しない光走査装置を説明する図
【発明を実施するための形態】
【００１１】
以下、図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。なお、レーザ光が走査される方向であって感光ドラムの回転軸方向を第２の方向である主走査方向、主走査方向に略直交する方向であって感光ドラムの回転方向を第１の方向である副走査方向とする。
【００１２】
［ｆθレンズを備えていない画像形成装置における走査速度］
図５（Ａ）は、ｆθレンズを使わない構成、言い換えれば、回転多面鏡２０４から偏向されたレーザ光はそのまま感光ドラム１０２上（感光体上）を走査する構成の補正量を説明する図である。回転多面鏡２０４の角速度をω、感光ドラム１０２への入射角度をθとする。また、感光ドラム１０２にレーザビームが垂直に入射する際の入射角度を０度として、このときの回転多面鏡２０４から感光ドラム１０２までの距離をＲとする。入射角度θが０となる感光ドラム１０２上の位置を基準として、ある入射角度θに対する感光ドラム１０２上におけるレーザビームの走査方向（以下、主走査方向という）の距離をＬとする。レーザビームが時間ｔで距離Ｌを走査するとき、レーザビームの走査速度ｖ（θ）の、概算の導出を式（１）〜式（４）に示す。ここで、入射角度θからΔθだけ角度が変化したときに、感光ドラム１０２上でレーザビームが移動した距離をΔＬとする。
2018069682.tif 000003
【００１３】
図５（Ａ）に示すように、ｆθレンズを備えていない画像形成装置では、感光ドラム１０２の端部にいくほどレーザビームは感光ドラム１０２に対して斜めに照射される。このため、感光ドラム１０２の端部における走査速度ｖ（θ）は、感光ドラム１０２の中央部における走査速度ｖ（θ）に比べて速くなる。これにより、同じ時間で走査された画素の主走査方向における幅が、感光ドラム１０２の中央部よりも端部の方が大きくなってしまう。レーザビームのスポット形状に言い換えれば、レーザビームのスポット形状は、感光ドラム１０２の端部にいくほど、主走査方向につぶれた形状となってしまう。また、レーザビームの光量に言い換えれば、レーザビームの光量は、感光ドラム１０２の端部にいくほど、小さくなってしまう。
【００１４】
このように、１画素の主走査方向における伸縮の倍率は、走査速度ｖ（θ）に比例する。所定の距離Ｒについて、入射角度θを感光ドラム１０２の長手方向中心からの距離（以下、像高という文言を用いることもある）に直してプロットしたグラフを図５（Ｂ）に示す。図５（Ｂ）は、横軸に感光ドラム１０２の主走査方向の中心を０ｍｍとした像高を示し、縦軸に倍率を示す。像高が０ｍｍでは倍率は１．０であり、感光ドラム１０２の両端に向かって倍率は増加し、例えば端部では１．３に近い値となる。
【００１５】
［階調誤差の副走査方向の連続性］
ｆθレンズを用いた画像形成装置においてｆθレンズの誤差に起因する走査速度の変動に対しては１％未満のオーダーの倍率補正が必要となるのに対して、ｆθレンズを用いない画像形成装置において走査速度の変動に対しては数十％の倍率補正が必要となる。したがって、従来技術のようにビットデータの挿抜を行うことによって１画素未満の単位での倍率補正を行う場合、ｆθレンズを備えている画像形成装置とｆθレンズを備えていない画像形成装置とではビットデータの挿抜の頻度に１０倍程度の違いが生じる。図５（Ｃ）は階調誤差を説明する図である。図５（Ｃ）の（ａ）は１画素を８ビットのビットデータで表現した図である。図５（Ｃ）の（ａ）は、このような基準（８／８倍）の階調に対して、（ｂ）の黒丸で示す位置に黒のビットを挿入したり、（ｃ）の黒丸で示す位置に白のビットを挿入したりしている。そして、１画素のビットデータ数を９ビットとして倍率を変更する（９／８倍）。このように、倍率を変更することで、図５（Ｃ）の（ｂ）では濃度が濃くなり、（ｃ）では濃度が薄くなって、それぞれ階調が変化する。したがって、ビットデータ数の挿抜数が多くなる分、ｆθレンズを備えていない画像形成装置は、ｆθレンズを備えている画像形成装置に比較して階調特性の制御が困難となる。簡略的なｆθレンズを備え、ｆθレンズによって光学補正を行っている画像形成装置でも同様である。
【実施例１】
【００１６】
［画像形成装置全体の構成］
図１（ａ）は、複数色のトナーを用いて画像形成を行うデジタルフルカラープリンタ（カラー画像形成装置）の概略断面図である。図１（ａ）を用いて実施例１の画像形成装置１００について説明する。画像形成装置１００には色別に画像を形成する４つの画像形成部（画像形成手段）１０１Ｙ、１０１Ｍ、１０１Ｃ、１０１Ｂｋ（破線部）が備えられている。画像形成部１０１Ｙ、１０１Ｍ、１０１Ｃ、１０１Ｂｋはそれぞれ、イエロー、マゼンタ、シアン、ブラックのトナーを用いて画像形成を行う。Ｙ、Ｍ、Ｃ、Ｂｋは、それぞれイエロー、マゼンタ、シアン、ブラックを表しており、以下、特定の色について説明する場合を除き、添え字Ｙ、Ｍ、Ｃ、Ｂｋを省略する。
【００１７】
画像形成部１０１には感光体である感光ドラム１０２が備えられている。感光ドラム１０２の周りには、帯電装置１０３、露光手段である光走査装置１０４、現像装置１０５がそれぞれ設けられている。また、感光ドラム１０２の周りには、クリーニング装置１０６が配置されている。感光ドラム１０２の下方には無端ベルト状の中間転写ベルト１０７が配置されている。中間転写ベルト１０７は、駆動ローラ１０８と従動ローラ１０９、１１０とに張架され、画像形成中は図中の矢印Ｂ方向（時計回り方向）に回転する。また、中間転写ベルト１０７（中間転写体）を介して、感光ドラム１０２に対向する位置には、一次転写装置１１１が設けられている。また、本実施例の画像形成装置１００は、中間転写ベルト１０７上のトナー像を記録媒体である用紙Ｓに転写するための二次転写装置１１２、用紙Ｓ上のトナー像を定着するための定着装置１１３を備える。
【００１８】
画像形成装置１００の帯電工程から現像工程までの画像形成プロセスを説明する。各画像形成部１０１における画像形成プロセスは同一であるため、画像形成部１０１Ｙを例にして画像形成プロセスを説明し、画像形成部１０１Ｍ、１０１Ｃ、１０１Ｂｋにおける画像形成プロセスについては説明を省略する。画像形成部１０１Ｙの帯電装置１０３Ｙにより、図中矢印方向（反時計回り方向）に回転駆動される感光ドラム１０２Ｙを帯電する。帯電された感光ドラム１０２Ｙは、光走査装置１０４Ｙから出射される一点鎖線で示すレーザ光によって露光される。これにより、回転する感光ドラム１０２Ｙ上（感光体上）に静電潜像が形成される。感光ドラム１０２Ｙ上に形成された静電潜像は、現像装置１０５Ｙによってイエローのトナー像として現像される。画像形成部１０１Ｍ、１０１Ｃ、１０１Ｂｋでも、同様の工程が行われる。
【００１９】
転写工程以降の画像形成プロセスについて説明する。転写電圧が印加された一次転写装置１１１は、画像形成部１０１の感光ドラム１０２上に形成されたイエロー、マゼンタ、シアン、ブラックのトナー像を、中間転写ベルト１０７に転写する。これにより、中間転写ベルト１０７上で各色のトナー像が重ね合わされる。即ち、中間転写ベルト１０７に４色のトナー像が転写される（一次転写）。中間転写ベルト１０７上に転写された４色のトナー像は、二次転写装置１１２により、手差し給送カセット１１４又は給紙カセット１１５から二次転写部に搬送されてきた用紙Ｓ上に転写される（二次転写）。そして、用紙Ｓ上の未定着のトナー像は定着装置１１３で加熱定着され、用紙Ｓ上にフルカラー画像が得られる。画像が形成された用紙Ｓは排紙部１１６に排紙される。
【００２０】
［感光ドラムと光走査装置］
図１（ｂ）に、感光ドラム１０２、光走査装置１０４、及び、光走査装置１０４の制御部の構成を示す。光走査装置１０４は、レーザ光源２０１と、コリメータレンズ２０２と、シリンドリカルレンズ２０３と、偏向手段である回転多面鏡２０４とを備える。レーザ光源２０１は、レーザ光（光ビーム）を発生する発光素子を備える。コリメータレンズ２０２は、レーザ光を平行光に整形する。シリンドリカルレンズ２０３は、コリメータレンズ２０２を通過したレーザ光を副走査方向へ集光する。なお、本実施例ではレーザ光源２０１は単一の発光素子を備える光源を例にして記載するが、実施の形態は複数の発光素子を備えるマルチビームレーザ光源でも良い。レーザ光源２０１は、レーザ駆動回路（以下、単に駆動部）３０４によって駆動される。回転多面鏡２０４は、回転動作するモータ部とモータ軸に取り付けられた反射ミラーからなる。本実施例では回転多面鏡２０４のミラー面は５面であるが、他の面数でもよい。以下、回転多面鏡２０４の反射ミラーの面を、ミラー面という。回転多面鏡２０４は、回転多面鏡駆動部（以下、駆動部）３０５によって駆動される。また、光走査装置１０４は、種々の情報が格納された記憶手段であるメモリ３０２を有する。
【００２１】
更に、光走査装置１０４は、回転多面鏡２０４によって偏向されたレーザ光を検知し、レーザ光を検知したことに応じて水平同期信号（以下、ＢＤ信号）を出力する信号生成手段であるＢｅａｍ  Ｄｅｔｅｃｔｏｒ２０７（以下、ＢＤ２０７）を備える。光走査装置１０４から出射したレーザ光は、感光ドラム１０２上を走査する。レーザ光が感光ドラム１０２の回転軸に対して平行に走査されるように、光走査装置１０４と感光ドラム１０２の位置決めがなされている。光走査装置１０４は、回転多面鏡２０４のミラー面が感光ドラム１０２上を一回走査する度に、光ビームのスポットを主走査方向に走査させる。
【００２２】
次に、光走査装置１０４の制御部（ＣＰＵ３０３）について説明する。ＣＰＵ３０３には、画像データを生成する不図示のコントローラから画像データが入力され、ＢＤ２０７、メモリ３０２、駆動部３０４、駆動部３０５が接続されている。クロック信号生成部３１０は、基準クロック信号（以下、基準ＣＬＫ信号）を生成し、生成した基準クロック信号をＰＬＬ回路３１１とＣＰＵ３０３に出力する。ＰＬＬ回路３１１は、クロック信号生成部３１０から入力された基準クロック信号を逓倍した信号である逓倍クロック信号（以下、逓倍ＣＬＫ信号）を生成し、ＣＰＵ３０３に出力する。例えば、逓倍クロック信号の周波数は、基準クロック信号の周波数の２４倍の周波数となっている。
【００２３】
［レーザダイオード周辺の回路］
まず、光走査装置１０４が備える駆動部３０４の一例を、図２を用いて説明する。本実施例の光走査装置１０４は、レーザ光を出射する発光部であるところのレーザダイオード１３０１（以下、ＬＤとする）、レーザ光を受光する受光部であるところのフォトダイオード（以下、ＰＤとする）１３０２、抵抗１３０３を備える。ＬＤ１３０１とＰＤ１３０２は、例えば１つの半導体レーザチップに内蔵されている。抵抗１３０３は、半導体レーザチップと独立した電子部品である。
【００２４】
図２に示すように、ＬＤ１３０１は、トランジスタ１３０４のコレクタ端子に接続されている。一方、抵抗１３０３は、トランジスタ１３０５のコレクタ端子に接続されている。トランジスタ１３０４のベース端子には後述するＰＷＭ信号であるところのＶＩＤＥＯ信号（ＶＤＯ信号）が入力される。また、トランジスタ１３０５のベース端子にはＶＤＯ信号の反転信号である／ＶＩＤＥＯ信号（／ＶＤＯ信号）が入力される。トランジスタ１３０４のエミッタ端子とトランジスタ１３０５のエミッタ端子は接続されている。ＬＤ１３０１のカソード端子とトランジスタ１３０４のコレクタ端子の間にはバイアス電流源１３１３が接続されている。バイアス電流源１３１３は、一定のバイアス電流Ｉｂｉａｓを引き込む電流源である。なお、本実施例の光走査装置１０４は、バイアス電流Ｉｂｉａｓの値を可変とする回路構成を用いてもよい。
【００２５】
上記の回路構成において、ＶＤＯ信号が「Ｈｉｇｈ」レベルの場合、トランジスタ１３０４がＯＮとなるため、ＬＤ１３０１に電流Ｉとバイアス電流Ｉｂｉａｓを含む電流が流れる。ＶＤＯ信号が「Ｈｉｇｈ」レベルの場合、／ＶＤＯ信号は「Ｌｏｗ」となり、トランジスタ１３０５がＯＦＦとなるため、抵抗１３０３には流れない。一方、ＶＤＯ信号が「Ｌｏｗ」レベルの場合、トランジスタ１３０４がＯＦＦとなるため、ＬＤ１３０１には、バイアス電流Ｉｂｉａｓが流れ、電流Ｉは流れない。ＶＤＯ信号が「Ｌｏｗ」レベルの場合、／ＶＤＯ信号は「Ｈｉｇｈ」となり、トランジスタ１３０５がＯＮとなるため、抵抗１３０３には電流Ｉが流れる。なお、ＬＤ１３０１にバイアス電流Ｉｂｉａｓのみが流れる場合、ＬＤ１３０１から出射される光は、極わずかであり、感光ドラム上の電位を変位させる光量ではない。ＶＤＯ信号が「Ｈｉｇｈ」レベル、「Ｌｏｗ」レベルのいずれの場合においても、電流Ｉは、トランジスタ１３０６、コンパレータ１３０７、抵抗１３０８から構成される定電流回路を介してグランドに流れる。
【００２６】
ＰＤ１３０２は、ＬＤ１３０１から出射されたレーザ光を受光し、受光光量に応じた電流Ｉｐｄを生成する。電流Ｉｐｄの値は、抵抗１３１２によって電圧Ｖｐｄに変換される。電圧Ｖｐｄはコンパレータ１３１１の非反転端子に入力されている。コンパレータ１３１１の反転端子には、感光ドラム１０２上における目標光量に対応する電流値に対応する比較電圧Ｖｒｅｆが入力されている。なお、図２では、比較電圧Ｖｒｅｆは、駆動部３０４内で生成されているが、外部から入力される構成でもよい。
【００２７】
ＡＰＣ回路１３１０は、コンパレータ１３１１の比較結果に基づいてコンデンサ１３０９を充放電する。すなわち、ＡＰＣ回路１３１０は、Ｖｒｅｆ＞Ｖｐｄの場合、コンデンサ１３０９を充電する。ＡＰＣ回路１３１０は、Ｖｒｅｆ＜Ｖｐｄの場合、コンデンサ１３０９を放電する。ＡＰＣ回路１３１０は、Ｖｒｅｆ＝Ｖｐｄの場合、コンデンサ１３０９の電圧を維持する。コンデンサ１３０９の電圧を制御することによってＬＤ１３０１から出射されるレーザ光の光量を目標光量に制御することをＡＰＣ（Ａｕｔｏｍａｔｉｃ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）と呼ぶ。
【００２８】
コンデンサ１３０９は、定電流回路のコンパレータ１３０７の非反転端子に接続されている。すなわち、コンパレータ１３０７の非反転端子の電位はコンデンサ１３０９の電圧Ｖｃによって規定される。一方、コンパレータ１３０７の反転端子には、電流Ｉに対応する電圧Ｖｉが入力される。すなわち、電流Ｉは、抵抗１３０８によって電圧Ｖｉに変換される。図２に示すように、コンパレータ１３０７の反転端子の電圧はＶｉとなる。コンパレータ１３０７は、反転端子の電圧がＶｃとなるようにトランジスタ１３０６のベース電圧を制御する。
【００２９】
［回転多面鏡の制御］
ＣＰＵ３０３は、ＢＤ２０７から出力されるＢＤ信号に基づいて走査ラインの書き出し位置の検知と、ＢＤ信号の時間間隔をカウントする。これにより、ＣＰＵ３０３は、回転多面鏡２０４の回転速度を検知し、回転多面鏡２０４が所定の回転速度となるように駆動部３０５に加速減速を指示する。駆動部３０５は、入力された加速減速信号に対応して、回転多面鏡２０４のモータ部に駆動電流を供給し、モータを駆動する。
【００３０】
［画像データの制御］
また、ＣＰＵ３０３は、不図示のコントローラから入力された画像データをＰＷＭ信号に変換する。画像データは各画素の濃度を示す多値のビットパターン（例えば、４ｂｉｔ以上の階調データ）である。ＰＷＭ信号は、この階調データをＰＷＭデータに変換し、変換したＰＷＭデータに基づいて生成される信号である。ＰＷＭ信号は、階調データを後述するテーブル等の変換条件に基づいて得られる複数のビットデータを含むビットパターンである。図３（Ａ）は、ＣＰＵ３０３が階調データに基づいてＰＷＭ信号を生成する際の流れを説明するブロック図である。なお、図３（Ａ）に示すＰＷＭ信号は、上述した図２のＶＤＯ信号及び／ＶＤＯ信号に対応する。すなわち、ＶＤＯ信号及び／ＶＤＯ信号は、ＰＷＭ信号に基づいて生成される差動信号である。図３（Ａ）中、主走査カウンタ７０３、画素サイズ出力部７０４、変換条件セレクタ７０６、ＰＷＭ変換部７０１は、基準クロック信号に応じて動作する。コントローラから入力された階調データは、生成手段であるＰＷＭ変換部７０１によりＰＷＭデータ（図４（Ｂ）（ｂ）参照）に変換され、ＰＷＭデータはパラレル／シリアル変換部７０２に出力される。そして、ＰＷＭデータはパラレル／シリアル変換部７０２によりシリアル出力されることによってＰＷＭ信号（図４（Ｂ）（ａ）参照）として駆動部３０４に出力される。
【００３１】
主走査カウンタ７０３は、ＢＤ２０７からＢＤ信号が入力されることによってカウント値をリセットする。主走査カウンタ７０３は、上述した基準クロック信号の１パルス毎にカウント値を１つインクリメントする。主走査カウンタ７０３のカウント値は、コントローラからＰＷＭ変換部７０１に順次入力される各画像データに基づいて形成される画素の主走査方向における位置（ｘ）を示している。主走査カウンタ７０３は、決定手段である画素サイズ出力部７０４にカウント値を出力する。画素サイズ出力部７０４は、主走査カウンタ７０３から入力されたカウント値に応じて、予め用意されたテーブルから、カウント値に対応する画素サイズを読み出し、画素サイズを示す信号を変換条件セレクタ７０６に出力する。ここで、画素サイズとは、１画素のビットデータ数である。本実施例では、画素サイズは２４〜３２の複数の画素サイズがあり、複数の画素サイズに対応した複数の変換条件１〜Ｎ（Ｎ＝９）（以下、変換条件７０５ともいう）を対応付ける。例えば、１画素のビットデータ数である画素サイズが２４である場合、変換条件１、画素サイズが２５である場合変換条件２、以降、画素サイズを＋１する毎に、変換条件の番号に＋１した変換条件を対応付けている。変換条件７０５については後述する。
【００３２】
図３（Ｂ）は、画素サイズ出力部７０４が、主走査カウンタ７０３から入力されたカウント値、言い換えれば主走査方向における位置（以下、主走査位置）に応じて、画素サイズ、即ち１画素のビットデータ数を選択した様子を示す。図３（Ｂ）は、横軸に主走査位置（端部、中央部）ｘを示す。また、主走査位置に対応する１画素のビットデータ数も示す。例えば、主走査方向の両側の端部では、１画素のビットデータ数である画素サイズを２４とし、１画素を２４分割する。また、主走査方向の中央部では、１画素のビットデータ数である画素サイズを３２とし、１画素を３２分割する。図３（Ｂ）の端部と中央部との間の画素では、光走査装置に用いられる光学系の特性に合わせて、１画素のビットデータ数を変化させて設定する。なお、図中、見やすさのためビットデータ数を簡略化している。このように、画素サイズ出力部７０４は、画素毎にビットデータ数（画素サイズ）が対応付けられたテーブル等の情報を有している。
【００３３】
変換条件セレクタ７０６は、画素サイズ出力部７０４から入力された画素サイズを示す信号に基づいて変換条件７０５（変換条件１〜Ｎ）のうちいずれか１つを選択する。ここで、変換条件７０５とは、コントローラから入力される画素の画素値と出力される濃度とを対応付けるプロファイルであって、テーブル又は関数等で実現できる。本実施例では、画像データは駆動部３０４にＰＷＭ信号として出力されるため、変換条件７０５をビットパターンのテーブルで表現している。表１は、変換条件７０５の一例を示す図である。
【００３４】
【表１】
2018069682.tif 000004
表１（ａ）は、１画素のビットデータ数が３２分割である場合の変換条件９を示す。表１（ｂ）は、１画素のビットデータ数が２４分割である場合の変換条件１を示す。表１において、左の縦１列が入力された画像データの１画素の階調データ（０〜１５）を示し、各階調データに対応する各行でＰＷＭ信号のオン／オフのパターンを、１／０によって示している。上述したように、ＰＷＭ信号は、図２の駆動部３０４のＶＤＯ信号及び／ＶＤＯ信号に対応している。表１の「１」は、ハイレベルのＶＤＯ信号及びローレベルの／ＶＤＯ信号を生成するためのビットデータである。表１の「０」は、ローレベルのＶＤＯ信号及びハイレベルの／ＶＤＯ信号を生成するためのビットデータである。変換条件セレクタ７０６は、１画素のビットデータ数が２４〜３２に対応して、変換条件１〜９のテーブルを有し、画素サイズ出力部７０４から入力された画素サイズに応じた変換条件７０５を選択し、選択した変換条件をＰＷＭ変換部７０１に出力する。
【００３５】
変換条件７０５は、画像データを、駆動部３０５を駆動させるためのビットパターンに変換するための変換条件である。変換条件７０５は、変換後のビットパターンに含まれる光ビームを出射させるためのビットデータ数が異なるように、かつ、画像データに応じてビットデータ数が異なるように設定されている。図４（Ａ）は、表１の変換条件７０５を１画素の階調データとパルス幅で表したものである。ここで、パルス幅は、ＰＷＭ信号のオン幅であり、表１中「１」で表されている。図４（Ａ）で、（ａ）は１画素のビットデータ数（画素サイズ）が３２の場合を、（ｂ）は１画素のビットデータ数（画素サイズ）が２４の場合を、それぞれ示す。また、図４（Ａ）では、横軸は階調データ（４ビット１６階調）を、縦軸はＰＷＭ信号のパルス幅を、それぞれ示している。本実施例では、異なるビットデータ数でも変換条件が近似されるように設定している。
【００３６】
選択手段である変換条件セレクタ７０６は、画素サイズ出力部７０４から入力された画素サイズ＝２４〜３２に応じて、それぞれ変換条件１〜Ｎの中から選択した変換条件７０５をＰＷＭ変換部７０１に出力する。ＰＷＭ変換部７０１は、変換条件７０５（テーブル）に基づき、画像データ（４ビットの濃度データ）を変換条件に設定されたビット数のビットパターン（図４（Ｂ）（ｂ）のＰＷＭデータ）に変換する。変換条件７０５（テーブル）は、画素毎の階調に応じて変換条件セレクタ７０６から画素毎に選択された変換条件である。ＰＷＭ変換部７０１は、変換されたＰＷＭデータをパラレル／シリアル変換部７０２に出力する。ビットパターンは、例えば、０と１とで表されたデータである。パラレル／シリアル変換部７０２は、基準クロック信号に応じて、ＰＷＭ変換部７０１から入力されたビットパターンに含まれるビットデータをパラレルに受信する。パラレル／シリアル変換部７０２は、逓倍クロック信号に応じて１ビットずつビットデータを出力する（シリアル出力）。これによりシリアル信号に変換し、変換したシリアル信号をＰＷＭ信号として駆動部３０４へ出力する。
【００３７】
例えば、連続する画素が、画素サイズ＝３２、２４、２４、階調データ＝１０（‘１０１０’のビットパターン）、１（‘０００１’のビットパターン）、５（‘０１０１’のビットパターン）となっている場合、次のようになる。変換条件セレクタ７０６は、画素サイズ３２に対応する変換条件９（表１（ａ））、画素サイズ２４に対応する変換条件１（表１（ｂ））、画素サイズ２４に対応する変換条件１を順に選択する。変換条件セレクタ７０６は、選択した変換条件９、変換条件１、変換条件１をＰＷＭ変換部７０１に出力する。ＰＷＭ変換部７０１は、変換条件セレクタ７０６から入力された変換条件７０５に応じて、ＰＷＭ信号を生成するためのＰＷＭデータをパラレル／シリアル変換部７０２に出力する。パラレル／シリアル変換部７０２は、図４（Ｂ）に示すように、ＰＷＭデータをシリアル列に変換して１をハイレベル、０をローレベルとしたＰＷＭ信号を出力する。
【００３８】
図４（Ｂ）は、ＰＷＭデータ（ビットパターン）と、０をローレベル、１をハイレベルとして表したＰＷＭ信号との対応関係を説明する図である。図４（Ｂ）（ｂ）は、ＰＷＭ変換部７０１からパラレル／シリアル変換部７０２に出力されるＰＷＭデータを示す。図４（Ｂ）（ａ）は、パラレル／シリアル変換部７０２がＰＷＭデータをシリアル列に変換して１をハイレベル、０をローレベルとして出力するＰＷＭ信号を示す。例えば、１画素目は、画素サイズが３２、階調データが１０（‘１０１０’のビットパターン）である。ＰＷＭ変換部７０１は、表１（ａ）の画素サイズ３２に対応する変換条件９を用いて、階調データ１０に対応するＰＷＭデータを出力する。２画素目、３画素目についても同様であり、説明を省略する。
【００３９】
なお、本実施例において、画素サイズ出力部７０４が有するテーブルや変換条件７０５に関する情報は、不図示のハードディスクに格納されている。ＣＰＵ３０３は、起動時にハードディスクから読み出したこれらの情報をメモリ３０２にコピーして、画像処理時にはメモリ３０２にアクセスして高速処理できるよう制御している。
【００４０】
以上、本実施例によれば、出力画像の階調性の低下を抑制することができる。
【実施例２】
【００４１】
実施例２は実施例１と基本的な構成は同様で、変換条件７０５の表現方法が異なり、本実施例では、変換条件７０５を、連続する所定の濃度の長さ（以下、ランレングスともいう）で表現する。例えば、本実施例では、連続する白（ビット０）の長さと、連続する黒（ビット１）の長さとで、階調を表現する。実施例１の表１に対応する、本実施例の変換条件７０５を、表２に示す。
【００４２】
【表２】
2018069682.tif 000005
表２（ａ）、（ｂ）において、１列目が１画素の階調データを示し、２列目のＷはＰＷＭ信号の白→黒→白の先頭の白の長さを示し、３列目のＢは黒の長さを示す。１画素を所定のビットデータ数で分割したときに、１画素中の白で表すビットデータ数の長さ（幅）が白のランレングスであり（白の長さ（幅））、黒で表す場合にも、同様に黒のランレングス（黒の長さ（幅））である。４列目のＷ’はＰＷＭ信号の白→黒→白の末尾の白の長さを示すが、レジスタとしては存在せず、
Ｗ’＝画素サイズ−Ｗ−Ｂ・・・式（５）
から求められる。ＰＷＭ変換部７０１は、白、黒のランレングスの組合せをビットパターンに変換して、ビットパターンをパラレル／シリアル変換部７０２に出力する。なお、以降は実施例１と同じ動作となる。
【００４３】
上述した図４（Ｂ）を用いて、本実施例の構成により説明する。例えば、連続する画素が、画素サイズ＝３２、２４、２４、階調データ＝１０（‘１０１０’のビットパターン）、１（‘０００１’のビットパターン）、５（‘０１０１’のビットパターン）となっている場合、次のようになる。１画素目は、画素サイズが３２、階調データが１０（‘１０１０’のビットパターン）である。ＰＷＭ変換部７０１は、表２の（ａ）の階調データ１０に対応するＷ＝５、Ｂ＝２２を用いて、Ｗ’＝５と求め、Ｗ、Ｂ、Ｗ’に対応する０、１からなるＰＷＭデータを出力する。即ち、ＰＷＭ変換部７０１は、表２に基づいて、‘１０１０’のビットパターンを‘０００００１１１１１１１１１１１１１１１１１１１１１１０００００’に変換する。２画素目、３画素目についても、表２のＷ、Ｂと式（５）からＷ’を同様に求めるものとし、説明を省略する。
【００４４】
以上、本実施例によれば、出力画像の階調性の低下を抑制することができる。
【実施例３】
【００４５】
実施例３は実施例１と基本的な構成は同様で、変換条件７０５の表現方法が異なり、本実施例では、変換条件７０５を、ランレングス及びその差分で表現する。より詳細には、本実施例では、変換条件７０５を、基準となる連続する濃度の長さ（基準となるランレングス）と所定の連続する濃度の長さ（所定のランレングス）との差分で表現する。実施例１で説明した表１にそれぞれ対応する本実施例の変換条件７０５を、表３に示す。
【００４６】
【表３】
2018069682.tif 000006
表３（ａ）は、画素サイズが３２の場合の本実施例の変換条件７０５を示す。表３（ｃ）は、Ｗ、Ｂについての差分の情報が格納された表３（ａ）のテーブルから、Ｗ、Ｂについてのランレングスの情報が格納されたテーブルを復元する様子を示す。また、表３（ｂ）は、基準となる画素サイズのＷ、Ｂについてのランレングスの情報が格納されたテーブルを示す。表３（ｂ）において、１列目は１画素の階調データを示し、２列目のＷの列はＰＷＭ信号の白→黒→白の先頭の白の長さを示し、３列目のＢは黒の長さを示す。また、表３（ｂ）において、４列目のＷ’はＰＷＭ信号の白→黒→白の末尾の白の長さを示すが、レジスタとしては存在せず、上述した式（５）から求められる。変換条件セレクタ７０６は、基準値からの差分が格納された変換条件７０５（表３（ａ））と、基準値となるビットデータ数２４のテーブルの情報（表３（ｂ））を有している。なお、基準値となるビットデータ数については、基準値からの差分が格納された変換条件７０５に基づきテーブルを復元したものを用いてもよいし、基準値となるビットデータ数のテーブルの情報そのものを用いてもよい。変換条件セレクタ７０６は、画素サイズ出力部７０４から入力された画素サイズに応じた変換条件７０５を選択する。変換条件セレクタ７０６は、選択した変換条件７０５（例えばビットデータ数が３２の場合、表３（ａ））と基準となるテーブル（表３（ｂ））から、表３（ｃ）のテーブルを復元し、復元したテーブルをＰＷＭ変換部７０１に出力する。
【００４７】
表３（ａ）において、１列目は１画素の階調データを示し、２列目のＷの列はＰＷＭ信号の白→黒→白の先頭の白の長さの基準値からの差分を示す。ここで、基準値とは、１画素のビットデータ数（画素サイズ）が２４の場合のテーブルであり、基準値となるテーブルを表３（ｂ）に示す。表３（ｂ）は、表１（ｂ）に対応している。なお、基準値には他の画素サイズを設定してもよい。表３（ｃ）は、１画素のビットデータ数が３２の場合のＷ、Ｂのランレングスが格納されたテーブルであり、表１（ａ）に対応している。表３（ｃ）には、基準値からの差分が格納されている表３（ａ）と、基準値である表３（ｂ）とから、ビットデータ数３２の場合のＷ、Ｂのランレングスのテーブルが復元された様子を表中の各欄に示す。例えば、１画素の階調データが０のＷは、表３（ａ）、（ｂ）の２つのテーブルから、１２＋４＝１６と求められる。同様に、表３（ａ）のＢは黒の長さの基準値からの差分を示し、例えば、１画素の階調データが５のＢは表３（ａ）、（ｂ）の２つのテーブルから、９＋３＝１２と求められる。このように、本実施例では、変換条件セレクタ７０６は、表３（ａ）のテーブルの各階調データに対応するＷやＢの差分値を、基準値である表３（ｂ）の各階調データに対応するランレングスに加算して、所定の画素サイズのランレングスに復元する。また、Ｗ’のランレングスは、上述した式（５）から求められる。ＰＷＭ変換部７０１は、変換条件セレクタ７０６から入力された、復元されたテーブルに基づき、白、黒のランレングスの組合せをビットパターンに変換し、パラレル／シリアル変換部７０２に出力する。ＰＷＭ変換部７０１が階調データのビットパターンをＰＷＭデータのビットパターンに変換する構成は、実施例１、２と同様であり、説明を省略する。
【００４８】
実施例２では、１画素のビットデータ数２４〜３２のＷ、Ｂのテーブル値を表すビット数が６ｂｉｔ（≧ｌｏｇ２（３２＋１））である。これに対して、本実施例のビットデータ数２５〜３２のＷ、Ｂの基準値からの差分のテーブル値を表すビット数は、表３（ａ）のＢでは４ｂｉｔ（≧ｌｏｇ２（８＋１））で済む。したがって、本実施例における変換条件７０５のテーブルを記憶するために要する容量は、ランレングスそのものを格納しているテーブルと比べて、約３０％（６ｂｉｔ→４ｂｉｔ）以上、削減できる効果がある。
【００４９】
以上、本実施例によれば、出力画像の階調性の低下を抑制することができる。
【実施例４】
【００５０】
実施例４は実施例１と基本的な構成は同様で、変換条件７０５の表現方法が異なり、本実施例では、変換条件７０５を、黒のランレングスのみで表現する。表１に対応する、本実施例の変換条件７０５を表４に示す。
【００５１】
【表４】
2018069682.tif 000007
表４（ａ）は画素サイズが３２の場合の変換条件７０５（変換条件９）を示している。表４（ｂ）は画素サイズが２４の場合の変換条件７０５（変換条件１）を示している。
【００５２】
表４において、左の列は１画素の階調データを示す。表４で、右の列の「Ｂ」は、左の列の階調データに対応する１画素中を所定のビットデータ数で分割し、黒で表すビットデータ数の長さ（幅）を示しており、ＰＷＭ信号のオン幅となる。ＰＷＭデータを白→黒→白として表すとき、最初の白の長さをＷ、黒の長さをＢ、黒の次の白の長さをＷ’とする。画素サイズ（ビットデータ数）をＳとしたとき、Ｂは表４に示す長さとなり、ＷはＷ＝ＩＮＴ（（Ｓ−Ｂ）／２）となり、Ｗ’はＷ’＝Ｓ−Ｂ−Ｗとなるように決定する。ここで、ＩＮＴ（）は、引数の整数部を返す関数とする。例えば、画素サイズＳが２４（Ｓ＝２４）のとき、入力される階調データが６（‘０１１０’のビットパターン）である場合、ＰＷＭ変換部７０１は、表４から黒の長さＢを１１とする（Ｂ＝１１）。そうすると、黒の前の白の長さＷは、Ｗ＝ＩＮＴ（（２４−１１）／２）＝ＩＮＴ（６．５）＝６、黒の次の白の長さＷ’は、Ｗ’＝（２４−１１−６）＝７となる。即ち、ＰＷＭ変換部７０１は、表４に基づいて‘０１１０’のビットパターンを‘００００００１１１１１１１１１１１０００００００’に変換する。なお、Ｗ’＝ＩＮＴ（（Ｓ−Ｂ）／２）、Ｗ＝Ｓ−Ｂ−Ｗ’としてもよい。
【００５３】
本実施例では、画素の中央から黒の領域が成長するようなＰＷＭ信号となる（以下、中央成長のＰＷＭ信号）例を示している。しかし、例えば、画素の先端から黒の領域が成長するようなＰＷＭ信号となる（左成長のＰＷＭ信号）ようにしてもよい。左成長のＰＷＭ信号では、ＰＷＭ信号のオン幅を黒、オフ幅を白としたとき、黒の長さをＢ、白の長さをＷ、画素サイズＳとすると、白の長さＷはＷ＝Ｓ−Ｂの式で決定できる。また、黒の領域が画素の後端から成長するようなパターンや、画素の両端から中央に向かって成長するようなパターンでも同様に応用可能である。また、黒の領域の幅（ＰＷＭ信号のオン幅）だけでなく、画素内の位置などの付属情報を一組のセットにした情報を変換条件として扱ってもよく、この場合も同様に応用可能である。
【００５４】
また、以上の実施例では、１画素の最大のビットデータ数を３２としたが、ＤＬＬ（ＤｅｌａｙＬｏｃｋｅｄＬｏｏｐ）によるディジタル制御などの技術により更にビットデータ数が多い場合でも同様に実施できる。
【００５５】
また、以上の実施例では、変換条件はＰＷＭ信号（又はＰＷＭパターン）のパルス幅に対応付けたが、画素の階調を表す他のパラメータと関連付けてもよい。例えば、図４（Ａ）のような画素の階調をレーザ発光強度と対応付けてもよいし、また、レーザ発光強度とＰＷＭ信号との組合せで変換条件７０５を表してもよい。
【００５６】
以上、本実施例によれば、出力画像の階調性の低下を抑制することができる。
【符号の説明】
【００５７】
３０４    駆動部
７０１    ＰＷＭ変換部
７０４    画素サイズ出力部
７０６    変換条件セレクタ
【図１】
2018069682.tif 000008
【図２】
2018069682.tif 000009
【図３】
2018069682.tif 000010
【図４】
2018069682.tif 000011
【図５】
2018069682.tif 000012