(57)【要約】【課題】テストパタンの変換処理時間を短縮すること。【解決手段】スキャンテストのテストパタンを生成する生成部と、前記スキャンテストの対象回路内のクロックドメインにクロックが印加されるか否かを判定する判定部と、前記クロックドメインに所属するスキャンフリップフロップに入力する入力値と、前記クロックドメインに所属するスキャンフリップフロップから出力される値の期待値とを作成する作成部とを備え、前記作成部は、前記クロックが印加されると判定された前記クロックドメインでの前記入力値及び前記期待値を、前記生成部が生成した前記テストパタンを変換して作成し、前記クロックが印加されないと判定された前記クロックドメインでの前記入力値及び前記期待値を、予め決められた所定の値に設定する、テストパタン生成装置。【選択図】図５
2018017598.tif 000002
【特許請求の範囲】
【請求項１】
スキャンテストのテストパタンを生成する生成部と、
前記スキャンテストの対象回路内のクロックドメインにクロックが印加されるか否かを判定する判定部と、
前記クロックドメインに所属するスキャンフリップフロップに入力する入力値と、前記クロックドメインに所属するスキャンフリップフロップから出力される値の期待値とを作成する作成部とを備え、
前記作成部は、前記クロックが印加されると判定された前記クロックドメインでの前記入力値及び前記期待値を、前記生成部が生成した前記テストパタンを変換して作成し、前記クロックが印加されないと判定された前記クロックドメインでの前記入力値及び前記期待値を、予め決められた所定の値とする、テストパタン生成装置。
【請求項２】
前記判定部は、前記対象回路内のクロックドメインに所属するスキャンフリップフロップと前記対象回路内のクロックドメインに印加されるクロックとを規定したクロックドメイン情報と、前記生成部が生成した前記テストパタンとを用いて、前記クロックの印加の有無を判定する、請求項１に記載のテストパタン生成装置。
【請求項３】
前記対象回路内で共通のクロックで動作するクロックドメインと、当該クロックドメインに所属するスキャンフリップフロップとを特定することで、前記クロックドメイン情報を作成する情報作成部を備える、請求項２に記載のテストパタン生成装置。
【請求項４】
スキャンテストのテストパタンを生成し、
前記スキャンテストの対象回路内のクロックドメインにクロックが印加されるか否かを判定し、
前記クロックドメインに所属するスキャンフリップフロップに入力する入力値と、前記クロックドメインに所属するスキャンフリップフロップから出力される値の期待値とを作成し、
前記クロックが印加されると判定された場合、前記クロックドメインでの前記入力値及び前記期待値を、生成された前記テストパタンを変換して作成し、前記クロックが印加されないと判定された場合、前記クロックドメインでの前記入力値及び前記期待値を、予め決められた所定の値とする、テストパタン生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テストパタン生成装置及びテストパタン生成方法に関する。
【背景技術】
【０００２】
LSI（Large  Scale  Integration）を製造した際に混入する不良品を出荷しないために、LSIテスターと呼ばれる半導体試験装置を使用して、LSIが良品か不良品かを選別するLSIテストが行われる。LSIには、例えば、LSIウェハやLSIパッケージなどが含まれる。
【０００３】
図１は、LSIテストパタン生成システムとLSIテスターとの関係の一例を示す図である。LSIテストパタン生成システム１では、テストパタン自動生成部（ATPG（Automatic  Test  Pattern  Generator））１１でテストパタンを自動生成する。テストパタン変換部１２は、テスト仕様条件を規定するLSI試験仕様データに基づいて、テストパタン自動生成部１１によって生成された全てのテストパタンをLSIテスター２で使用する規定のフォーマットのテストパタンに変換する。LSIテスター２は、変換後のテストパタンをLSI試験データとして使用して、LSIが良品か不良品かの選別を行う。テストパタンには、LSIテスター２からテスト対象のチップに入力される入力信号の値（入力値）と、チップが良品の場合に当該チップからLSIテスター２に出力される出力信号の期待値とが、論理値（0、1、H、L、X、Z）で定義されている。
【０００４】
0,1は、入力値を表し、H,Lは、期待値を表す。Hは、1に対応するハイレベルを表し、Lは、0に対応するローレベルを表す。Xは、期待値がHでもLでもよい不定値であることを表す。Zは、ハイインピーダンス値であることを表す。
【０００５】
図２は、スキャン回路（SCAN  CIRCUIT）を使用したスキャンテスト（SCAN  TEST）の一例を説明するための図である。スキャン回路を使用したスキャンテストは、テスト容易化設計手法の一つである。LSIテスター２は、テストモードで、LSI回路内の複数のスキャンフリップフロップ（SCAN  FF）をシリアルに接続してスキャンチェーンを形成する。LSIテスター２は、入力信号の値（入力値）をスキャンイン端子からスキャンチェーンに設定し、スキャンチェーンから出力される出力信号の値（出力値）をスキャンアウト端子から観測する。これにより、スキャンチェーン上のSCAN  FFをLSIの外部入力端子又は外部出力端子と等価に扱うことができるので、SCAN  FF間の各被試験回路をLSI外部からテストすることができる。
【０００６】
スキャンテストで使用されるテストパタン（スキャンテストパタン）には、PI値、PO値、SI値、SO値が定義されている。PI値は、LSIの外部入力端子であるプライマリ入力端子に入力される入力値を表し、PO値は、LSIの外部出力端子であるプライマリ出力端子から出力される出力値として期待される値（期待値）を表す。SI値は、LSIの外部入力端子であるスキャンイン端子に入力される入力値を表し、SO値は、LSIの外部出力端子であるスキャンアウト端子から出力される出力値として期待される値（期待値）を表す。
【０００７】
なお、スキャンテストに関する先行技術文献として、例えば下記の特許文献１が挙げられる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−１０９１９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、近年のLSIの微細化や大規模化により、十分な試験品質を得るためにはスキャン回路数が増大し、テストパタン数も大幅に増加してきている。このため、ATPGが自動生成するすべてのテストパタンを規定のフォーマットのテストパタンに変換すると、その変換の処理に多くの計算時間がかかってしまう。その結果、LSIの試験コストが上昇し、LSIの製造コストが上昇するおそれがある。
【００１０】
そこで、本開示の一態様は、テストパタンの変換処理時間を短縮することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本開示の第１の態様では、
スキャンテストのテストパタンを生成する生成部と、
前記スキャンテストの対象回路内のクロックドメインにクロックが印加されるか否かを判断する判断部と、
前記クロックドメインに所属するスキャンフリップフロップに入力する入力値と、前記クロックドメインに所属するスキャンフリップフロップから出力される値の期待値とを作成する作成部とを備え、
前記作成部は、前記クロックが印加されると判断された前記クロックドメインでの前記入力値及び前記期待値を、前記生成部が生成した前記テストパタンを変換して作成し、前記クロックが印加されないと判断された前記クロックドメインでの前記入力値及び前記期待値を、予め決められた所定の値とする、テストパタン生成装置が提供される。
【００１２】
上記目的を達成するため、本開示の第２の態様では、
スキャンテストのテストパタンを生成し、
前記スキャンテストの対象回路内のクロックドメインにクロックが印加されるか否かを判定し、
前記クロックドメインに所属するスキャンフリップフロップに入力する入力値と、前記クロックドメインに所属するスキャンフリップフロップから出力される値の期待値とを作成し、
前記クロックが印加されると判定された場合、前記クロックドメインでの前記入力値及び前記期待値を、生成された前記テストパタンを変換して作成し、前記クロックが印加されないと判定された場合、前記クロックドメインでの前記入力値及び前記期待値を、予め決められた所定の値とする、テストパタン生成方法が提供される。
【発明の効果】
【００１３】
本開示の一態様によれば、テストパタンの変換処理時間を短縮することができる。
【図面の簡単な説明】
【００１４】
【図１】LSIテストパタン生成システムとLSIテスターとの関係の一例を示す図である。
【図２】スキャン回路を使用したスキャンテストの一例を説明するための図である。
【図３】スキャンテストされる回路の一例を示す図である。
【図４】スキャンテストパタンで適用するSI値及びSO値の一例を示す図である。
【図５】本開示技術に係るLSIテストパタン生成システムの構成の一例を示す図である。
【図６】SCANパタンの種類の一例を示す図である。
【図７】スキャンテストのテストパタンの構成の一例を説明するための図である。
【図８】テストパタン生成方法の一例を示すフローチャートである。
【図９】テストパタン生成方法の一例を示すフローチャートである。
【図１０】テストパタン生成方法の一例を示すフローチャートである。
【図１１】回路分割情報作成処理の一例を説明するための図である。
【図１２】回路分割情報の一例を示す図である。
【図１３】回路分割情報を使用してSIパタンを変換する処理の一例を説明するための図である。
【図１４】回路分割情報を使用してSOパタンを変換する処理の一例を説明するための図である。
【図１５】LSI情報作成処理部及び回路分割情報作成処理部が実行する処理の一例を示すフローチャートである。
【図１６】LSI回路情報DB入力処理での回路情報の構成例を示す図である。
【図１７】パタンアドレステーブルとネットテーブルの構成例を示す図である。
【図１８】サンプル回路の一例を示す図である。
【図１９】回路分割情報作成処理での回路分割情報の作成手順（１）を示す図である。
【図２０】サンプル回路の一例を示す図である。
【図２１】回路分割情報作成処理での回路分割情報の作成手順（２）を示す図である。
【図２２】回路分割情報の作成状態の一例を示す図である。
【図２３】回路分割情報作成処理での回路分割情報の作成手順（３）を示す図である。
【図２４】回路分割情報の作成状態の一例を示す図である。
【図２５】テストパタン変換処理部が実行する処理の一例を示すフローチャートである。
【図２６】PI/POパタン変換処理の一例を示すフローチャートである。
【図２７】クロック印加判定情報の作成手順の一例を示す図である。
【図２８】SCANパタン変換処理の一例を示すフローチャートである。
【図２９】回路分割情報、SCANパタンデータ及びPI/POパタンデータの構成例を示す図である。
【図３０】所定のSI値及びSO値の設定例を示す図である。
【図３１】テストパタン出力処理部が実行される処理の一例を示すフローチャートである。
【発明を実施するための形態】
【００１５】
以下、本開示の実施形態を図面に従って説明する。
【００１６】
＜本開示技術の概略＞
図３は、スキャンテストされる回路の一例を示す図である。図示のLSI回路は、第１の被試験回路１３と、２つのスキャンフリップフロップ（SCAN  FF1,SCAN  FF4）と、第２の被試験回路１４と、２つのスキャンフリップフロップ（SCAN  FF2,SCAN  FF3）とを備える。
【００１７】
クロックドメイン１は、第１のクロックツリー１５に供給される第１のクロックCK1に従って動作する回路領域を表す。クロックドメイン１には、第１の被試験回路１３と、第１の被試験回路１３と同一の第１のクロックCK1に従って動作する２つのスキャンフリップフロップ（SCAN  FF1,SCAN  FF4）とが所属する。SCAN  FF1は、第１の被試験回路１３に入力値をスキャンインして設定する。SCAN  FF4は、第１の被試験回路１３から測定される測定値をキャプチャーする。
【００１８】
クロックドメイン２は、第２のクロックツリー１６に供給される第２のクロックCK2に従って動作する回路領域を表す。クロックドメイン２には、第２の被試験回路１４と、第２の被試験回路１４と同一の第２のクロックCK2に従って動作する２つのスキャンフリップフロップ（SCAN  FF2,SCAN  FF3）とが所属する。SCAN  FF2は、第２の被試験回路１４に入力値をスキャンインして設定する。SCAN  FF3は、第２の被試験回路１４から測定される測定値をキャプチャーする。
【００１９】
図４は、スキャンテストパタンで適用するSI値及びSO値の一例を示す図である。
【００２０】
従来技術では、クロックドメインに印加されるクロックの有無にかかわらず、全てのSCAN  FFに適用されるSI値及びSO値は、ATPGが生成したスキャンテストパタンに含まれるSI値及びSO値を変換して得られる。そのため、ATPGが生成したスキャンテストパタンに含まれるSI値及びSO値を変換する必要のない無駄な変換処理が行われる場合がある。SI値及びSO値を変換する必要のない無駄な変換処理とは、例えば、変換処理結果が同じテストパタンになるSI値及びSO値を変換する処理や、変換処理結果が以前のスキャンテストパタンから推測可能なSI値及びSO値を変換する処理などである。
【００２１】
例えば、図３のようにSCAN  FFがクロックドメイン毎に分割された回路構成では、クロックドメイン毎に設定されるSI値は、当該クロックドメインの被試験回路にキャプチャーされていなければ、’0’でも’1’でもよいドントケア値である。したがって、ATPGが生成したドントケアなSI値を変換する処理は、変換処理結果が同じになるので、無駄な変換処理と考えられる。
【００２２】
また、例えば、図３のようにSCAN  FFがクロックドメイン毎に分割された回路構成では、被試験回路から測定される測定値を観測するSCAN  FFに当該測定値がキャプチャーされていなければ、当該SCAN  FFは直前のSI値を保持している。そのため、SO値は、当該SCANFFが保持している直前のSI値をSO値として書き換えた値でもよいし、不定値’X’でもよい。したがって、変換処理結果が以前のスキャンテストパタンから推定可能なので、ATPGが生成した不定のSO値を変換する処理は、無駄な変換処理と考えられる。
【００２３】
一方、本開示技術は、クロックドメインとSCAN  FFとの所属関係を特定し、SCAN  FFが所属するクロックドメインにクロックが印加されるか否かを判定することで、ATPGが生成したSI値及びSO値の変換が無駄な変換か必要な変換かを判断する。クロックドメインにクロックが印加されない場合、SI値及びSO値の変換は無駄な変換と判断され、クロックドメインにクロックが印加される場合、SI値及びSO値の変換は必要な変換と判断される。SI値及びSO値の変換は無駄と判断された場合、ATPGが生成したSI値及びSO値は変換処理されずに予め決められた所定のSI値及びSO値がテストパタンの値として設定される。したがって、ATPGが生成したSI値及びSO値がすべて変換処理されないので、テストパタンの変換処理時間を短縮することができる。
【００２４】
例えば、被試験回路から測定される測定値をSCAN  FFにキャプチャーする為のクロックが印加されないとき、クロックドメインに所属するSCAN  FFには、ATPGが生成したSI値及びSO値を変換処理せずに予め決められた所定のSI値及びSO値が適用される。例えば図３，４において、第１のクロックCK1がクロックドメイン１に印加されないとき、SCAN  FF1には、予め決められた所定のSI値が適用され、SCAN  FF4には、予め決められた所定のSO値が適用される。
【００２５】
一方、被試験回路から測定される測定値をSCAN  FFにキャプチャーする為のクロックが印加されるとき、クロックドメインに所属するSCAN  FFには、ATPGが生成したSI値及びSO値をLSIテスター用の規定のフォーマットで変換処理した値が適用される。例えば図３，４において、第２のクロックCK2がクロックドメイン２に印加されるとき、SCAN  FF2には、ATPGが生成したSI値を変換処理したSI値が適用され、SCAN  FF3には、ATPGが生成したSO値を変換処理したSO値が適用される。
【００２６】
図５は、本開示技術に係るLSIテストパタン生成システムの構成の一例を示す図である。LSIテストパタン生成システム２０は、テストパタン生成装置の一例である。LSIテストパタン生成システム２０は、テストパタン自動生成部（ATPG）２１と、テストパタン変換部２２とを備える。ATPG２１とテストパタン変換部２２の各機能は、例えばマイクロコンピュータにより実現される。
【００２７】
ATPG２１は、テスト対象のLSIの設計に関する情報（LSI設計情報）を含むLSIデザインデータを用いて、スキャンテストのテストパタン（スキャンテストパタン）を自動生成する。
【００２８】
テストパタン変換部２２は、テスト仕様条件を規定するLSI試験仕様データを用いて、ATPG２１によって生成されたテストパタンをLSIテスターで使用する規定のフォーマットのテストパタンに変換する。テストパタン変換部２２は、LSI情報作成処理部２３と、回路分割情報作成処理部２４と、クロック印加判定部２７と、テストパタン変換処理部２５と、テストパタン出力処理部２６とを有する。
【００２９】
以下、LSI情報作成処理部、回路分割情報作成処理部、クロック印加判定部、テストパタン変換処理部、テストパタン出力処理部を、それぞれ、LSI情報作成部、分割情報作成部、判定部、変換部、出力部とも称する。
【００３０】
LSI情報作成部２３は、LSIデザインデータからLSI設計情報を読み込んで、LSI内の論理回路に関する設計情報（LSI論理設計情報）を作成する処理を実行する。また、LSI情報作成部２３は、テスト仕様条件を規定するLSI試験仕様データに基づいて、LSIテスターを用いて試験する際のLSIの試験条件に関する情報（LSI試験条件情報）を作成する処理を実行する。
【００３１】
分割情報作成部２４は、LSI情報作成部２３により作成されたLSI論理設計情報に基づいて、複数のクロックに従って動作するLSI回路をクロック単位で分割したクロックドメインに関する情報（回路分割情報）を作成する処理を実行する。回路分割情報は、スキャンテストの対象回路内のクロックドメインに所属するスキャンフリップフロップと当該対象回路内のクロックドメインに印加されるクロックとを規定したクロックドメイン情報の一例である。回路分割情報には、例えば、SCAN  FFのクロックドメイン分割情報と、クロックドメインへのクロック印加情報とが含まれる。
【００３２】
SCAN  FFのクロックドメイン分割情報とは、クロックドメインと当該クロックドメインに所属するSCAN  FFとの対応関係を定めた情報である。SCAN  FFのクロックドメイン分割情報が参照されることで、どのSCAN  FFがどのクロックドメインに所属するのかを推定することが可能となる。
【００３３】
クロックドメインへのクロック印加情報とは、クロックドメインと当該クロックドメインに印加されるクロックとの対応関係を定めた情報である。クロックドメインへのクロック印加情報が参照されることで、どのクロックがどのクロックドメインに印加されるのかを推定することが可能となる。
【００３４】
分割情報作成部２４は、被試験回路にスキャンインで入力値を設定するSCAN  FFと、被試験回路から測定される測定値をキャプチャーするSCAN  FFとをクロックドメイン毎に特定して、分割したクロックドメイン毎の回路の分割情報（回路分割情報）を作成する。
【００３５】
分割情報作成部２４は、回路分割情報で定義されたクロックドメイン毎のSCAN  FFと、ATPG２１によって自動生成されたテストパタンで定義されたSCAN  FFとを関連付けるマップを作成する。変換部２５は、当該マップに基づいて、ATPG２１によって自動生成されたテストパタンをクロックドメイン毎に変換できる。
【００３６】
判定部２７は、ATPG２１が自動生成したテストパタンに含まれるクロック印加有無情報と、分割情報作成部２４によって作成された回路分割情報とを取得する。判定部２７は、取得したクロック印加有無情報及び回路分割情報を用いて、スキャンテストの対象回路内のクロックドメインにクロックが印加されるか否かを判定する。
【００３７】
変換部２５は、クロックドメイン毎のクロックの印加の有無の判定結果を判定部２７から取得する。変換部２５は、当該判定結果から、クロックドメインに所属するSCAN  FFのSI値とSO値を、ATPG２１によって自動生成されたSI値とSO値を変換して作成するのか、予め決められた所定のSI値とSO値に設定するのかを判断する。
【００３８】
クロックが印加されるクロックドメインに入力されるSI値は、被試験回路にキャプチャーされ、被試験回路から測定される測定値に影響を与える。そして、被試験回路から測定される測定値は、スキャンアウトのSCAN  FFでキャプチャーされる。よって、変換部２５は、クロックが印加されるときのクロックドメインの全てのSI値を、ATPG２１によって自動生成されたSI値を変換して作成する。また、クロックが印加されるクロックドメインでは、被試験回路から測定される測定値は、スキャンアウトのSCAN  FFにキャプチャーされる。よって、変換部２５は、クロックが印加されるときのクロックドメインの全てのSO値を、ATPG２１によって自動生成されたSO値を変換して作成する。
【００３９】
一方、クロックが印加されないクロックドメインでは、SI値の変化の影響が被試験回路の測定値としてスキャンアウトのSCAN  FFにキャプチャーされない。そのため、変換部２５は、クロックが印加されないときのクロックドメインの全てのSI値を、ATPG２１によって自動生成されたSI値を変換して作成するのではなく、予め決められた所定のSI値に設定する。予め決められた所定のSI値とは、0でも1でもよいドントケア値でもよいし、直前のSI値でもよい。また、クロックが印加されないクロックドメインでは、直前のスキャンインのテストパタンのSI値がスキャンアウトのSCAN  FFに保持され、被試験回路から測定される測定値は、スキャンアウトのSCAN  FFにキャプチャーされない。そのため、変換部２５は、クロックが印加されないときのクロックドメインの全てのSO値を、ATPG２１によって自動生成されたSO値を変換して作成するのではなく、予め決められた所定のSO値に設定する。予め決められた所定のSO値とは、直前のスキャンインのテストパタンのSI値でもよいし、不定値’X’でもよい。
【００４０】
このように、判定部２７は、スキャンテストパタンの変換可否をクロックドメイン単位で判断し、ATPG２１によって自動生成されたSI値とSO値を変換するのか、予め決められた所定のSI値とSO値を使用するのかを、クロックドメイン単位で判断する。そして、変換部２５は、判定部２７による判断結果に基づいて、スキャンテストパタンの全てSI値とSO値を作成する。
【００４１】
次に、予め決められたSI値とSO値について説明する。
【００４２】
変換部２５は、前述のように作成したスキャンテストパタンの全てのSI値とSO値を保存し、保存したSI値とSO値を、次のスキャンテストパタンの所定のSI値とSO値として使用する。
【００４３】
変換部２５は、例えば、次のスキャンテストパタンで所定のSI値を所定のSCAN  FFに使用するとき、保存されている直前のスキャンテストパタンの当該SCAN  FFのSI値を次のスキャンテストパタンでの所定のSI値としてそのままコピーする。
【００４４】
一方、変換部２５は、例えば、次のスキャンテストパタンで所定のSO値を所定のSCAN  FFに使用するとき、保存されている直前のスキャンテストパタンの当該SCAN  FFのSI値を次のスキャンテストパタンでの所定のSO値として書き換える。また、所定のSO値を不定値‘X’とするときは、スキャンアウトのSCAN  FF分の保存領域のSO値を不定値‘X’で初期化しておき、変換部２５は、ATPG２１で生成したスキャンアウトのテストパタンを変換する。これにより、初期化した不定値’X’をそのまま所定のSO値として使用可能となる。
【００４５】
このように、本開示技術によれば、ATPG２１によって自動生成されたスキャンテストパタンのSI値とSO値の無駄な変換を無くすことができる。
【００４６】
出力部２６は、変換部２５により作成されたテストパタンをLSI試験データとしてLSIテスターに出力する。
【００４７】
＜SCAN（スキャン）パタンの種類とスキャンテストのテストパタンの構成＞
図６は、SCANパタンの種類の一例を示す図である。次に、SCANパタンの種類とスキャンテストのテストパタンの構成について図６を参照して説明する。図６に示されるSCAN  FF1〜SCAN  FF4は、後述の図７に示されるSCAN  FF1〜SCAN  FF4に対応する。
【００４８】
SCANパタンには、スキャンチェーンの全てのSCAN  FFに入力するスキャンインの設定値（SI値）と、直前のSCANパタンで全てのSCAN  FFからスキャンアウトで出力される値の期待値（SO値）とが記述されている。このように、スキャンインとスキャンアウトが併用されているSCANパタンを、以下、SI/SOパタンと呼ぶ。
【００４９】
SI値の設定のみが目的でSO値での測定を行わないSCANパタンを、以下、SIパタンと呼ぶ。
【００５０】
SO値での測定のみが目的でSI値の設定を行わないSCANパタンを、以下、SOパタンと呼ぶ。
【００５１】
＜スキャンテストのテストパタンの構成＞
図７は、スキャンテストのテストパタンの構成の一例を説明するための図である。
【００５２】
スキャンテストは、「スキャンイン」→「キャプチャー」→「スキャンアウト」という一連の動作を繰り返して実行され、テストパタンもこのシーケンスで作成される。
【００５３】
SI/SOパタンによるスキャンチェーンへのスキャンシフト動作では、（1）スキャンインによるスキャンチェーンへのSI値の設定と、（2）直前のテストパタンのキャプチャー結果のスキャンアウトでの読み出しの動作が同時に行われる。
【００５４】
SI/SOパタンを使用したテストパタンの構成（テストパタン内の順序）の一例を説明する。
【００５５】
［順序１］
まず、図７に示されたSCANパタン（SI/SO）では、スキャンイン端子から、SI値として、SCAN  FF1に’0’、SCAN  FF2に’1’、SCAN  FF3に’0’、SCAN  FF4に’1’がスキャンインされる。スキャンインと同時に直前のテストパタンのキャプチャー結果の値（図７のSO-1のSOパタンで示す値）がスキャンシフトされ、スキャンアウト端子から読み出される。読み出された値は、LSIテスターで期待値と比較される。
【００５６】
［順序２］
次に、キャプチャーのテストパタン（図７でPI/POパタン（キャプチャー）と示されたテストパタン）で、クロックCKが入力され、前述のSCANパタン（SI/SO）でスキャンインしたSI値を被試験回路にキャプチャーして被試験回路を動作させる。そして、動作させた被試験回路の出力値がSCAN  FF3、SCAN  FF4に取り込まれる。
【００５７】
［順序３］
次に、図７に示されたSCANパタン＋１（SI/SO）では、スキャンイン端子から、SI値として、SCAN  FF1に’0’、SCAN  FF2に’0’、SCAN  FF3に’0’、SCAN  FF4に’0’がスキャンインされる。スキャンインと同時に前述のキャプチャーのテストパタンでSCAN  FF3、SCAN  FF4に取り込んだ、直前のテストパタンのキャプチャー結果の値（図７のSOのSOパタンで示す値）がスキャンシフトされ、スキャンアウト端子から読み出される。読み出された値は、LSIテスターで期待値と比較される。
【００５８】
＜テストパタン生成方法＞
図８〜１０は、テストパタン生成方法の一例を示すフローチャートである。図８〜１０に示されるテストパタン生成方法に従って、図５に示されるLSIテストパタン生成システム２０は、テストパタンを生成する。
【００５９】
ステップS100は、図５に示されるLSI情報作成部２３と分割情報作成部２４による処理動作を表す。
【００６０】
ステップS110では、LSI情報作成部２３は、LSIデザインデータからLSI設計情報を読み込んで、LSI内の論理回路に関する設計情報（LSI論理設計情報）を作成する。ステップS120では、分割情報作成部２４は、ステップS110で作成されたLSI論理設計情報に基づいて、回路分割情報を作成する。ステップS130では、LSI情報作成部２３は、LSI試験仕様データを読み込み、試験時の信号印加タイミング、測定タイミングなどの試験条件を規定したLSI試験条件情報を作成する。
【００６１】
＜回路分割情報作成処理＞
図８のステップS120に示した回路分割情報作成処理について説明する。回路分割情報作成処理では、分割情報作成部２４は、LSI論理設計情報に基づいて、LSIの論理回路中のスキャン回路をクロック別のグループに分割したクロックドメインに関する情報（回路分割情報）を作成する。
【００６２】
図１１は、回路分割情報作成処理の一例を説明するための図である。
【００６３】
［回路分割情報作成処理の工程１］
まず、分割情報作成部２４は、LSI論理設計情報に基づいて、LSI回路内で共通のクロックで動作するクロックドメインとその共通のクロックとを特定する。例えば、分割情報作成部２４は、クロックCK1に従って動作する回路領域をクロックドメイン１として特定し、クロックCK2に従って動作する回路領域をクロックドメイン２として特定する。
【００６４】
［回路分割情報作成処理の工程２］
次に、図１１内の（１）で示すように、分割情報作成部２４は、全てのSCAN  FF（SCAN  FF1,2,3,4,5,6,7,8）からクロックパスを後方へ探索する。そして、分割情報作成部２４は、回路分割情報作成処理の工程１で特定したクロックドメインと共通のクロックで動作するSCAN  FFを、当該クロックドメインに所属するSCAN  FFとして特定する。SCAN  FF1、2、7、8が、クロックドメイン１に所属するSCAN  FFと特定され、SCAN  FF3、4、5、6が、クロックドメイン２に所属するSCAN  FFと特定される。
【００６５】
［回路分割情報作成処理の工程３］
次に、図１１内の（２）で示すように、分割情報作成部２４は、クロックドメインに所属する一つ又は複数のSCAN  FFの中から、SI値をキャプチャーするSCAN  FFをクロックドメイン毎に検索する。そして、分割情報作成部２４は、各クロックドメインにおいて、SI値の変化がスキャンアウトのSCAN  FFにキャプチャーされるスキャンインのSCAN  FFを、当該クロックドメインのスキャンインのSCAN  FFとして特定する。また、分割情報作成部２４は、各クロックドメインにおいて、SI値の変化をキャプチャーするスキャンアウトのSCAN  FFを、当該クロックドメインのスキャンアウトのSCAN  FFとして特定する。
【００６６】
SCAN  FF1、2は、クロックドメイン１に所属するスキャンインのSCAN  FFと特定される。SCAN  FF7、8は、クロックドメイン１に所属するスキャンアウトのSCAN  FFと特定される。SCAN  FF3、4は、クロックドメイン２に所属するスキャンインのSCAN  FFと特定される。SCAN  FF5、6は、クロックドメイン２に所属するスキャンアウトのSCAN  FFと特定される。
【００６７】
図１２は、回路分割情報の一例を示す図である。図１１に示された上述の処理により、図１２に示される回路分割情報が作成される。図１２に示される回路分割情報には、クロックドメインと当該クロックドメインに所属するSCAN  FFとの対応関係を定めた情報（上述の「SCAN  FFのクロックドメイン分割情報」）が含まれている。また、図１２に示される回路分割情報には、クロックドメインと当該クロックドメインに印加されるクロックとの対応関係を定めた情報（上述の「クロックドメインへのクロック印加情報」）が含まれている。
【００６８】
＜テストパタン変換処理＞
次に、図９のステップS200に示したテストパタン変換処理について説明する。ステップS200は、図５に示される判定部２７と変換部２５による処理動作を表す。
【００６９】
テストパタン変換処理では、判定部２７は、回路分割情報とクロック印加有無情報を使用して、ATPG２１によって自動生成されたテストパタンが、クロックドメインにクロックが印加されるテストパタンか否かを判定する。クロック印加有無情報は、ATPG２１によって自動生成されたPI/POパタンに含まれる情報であって、クロックが印加されるか否かを表す情報である。
【００７０】
ステップS210では、LSI情報作成部２７は、ATPG２１によって自動生成されたテストパタンを当該テストパタンを格納するメモリから取得する。
【００７１】
ステップS220では、判定部２７は、ステップS210で取得されたテストパタンがPI/POパタンかSCANパタンかを判定する。テストパタンがPI/POパタンである場合、ステップS230の処理が実行され、テストパタンがSCANパタンである場合、ステップS250の処理が実行される。
【００７２】
ステップS230では、変換部２５は、ステップS120で作成された回路分割情報に含まれるクロックピン情報と、ATPG２１によって自動生成されたテストパタン（この場合、ステップS210で取得されたPI/POパタン）とから、クロック印加判定情報を作成する。クロック印加判定情報については後述する。
【００７３】
ステップS240では、変換部２５は、ATPG２１によって自動生成されたテストパタン（この場合、ステップS210で取得されたPI/POパタン）を、LSIテスターで使用する規定のフォーマットのパタンに変換する。
【００７４】
一方、ステップS250では、判定部２７は、回路分割情報に基づいて、クロックドメインに属するSCAN  FFをクロックドメイン毎に特定する。
【００７５】
ステップS260では、判定部２７は、ステップS230で作成されたクロック印加判定情報に基づいて、ステップS250で特定されたSCAN  FFのクロックの印加があるか否かを判定する。
【００７６】
変換部２５は、ステップS250で特定されたSCAN  FFがクロックの印加があるSCANFFであるとステップS270で判定された場合、ステップS290の処理を実行する。ステップS290では、変換部２５は、ATPG２１によって自動生成されたテストパタン（この場合、ステップS210で取得されたSCANパタン（例えば、SI/SOパタン））を、LSIテスターで使用する規定のフォーマットのパタンに変換する。
【００７７】
一方、変換部２５は、ステップS250で特定されたSCAN  FFがクロックの印加がないSCANFFであるとステップS270で判定された場合、ステップS280の処理を実行する。ステップS280では、変換部２５は、ATPG２１によって自動生成されたテストパタン（この場合、ステップS210で取得されたSCANパタン（例えば、SI/SOパタン））を変換しない。ステップS280では、変換部２５は、予め決められた所定のSCANパタンを、LSIテスターで使用するテストパタンとして設定する。
【００７８】
＜テストパタン変換処理の例＞
図１３は、ATPG２１によって自動生成されたSCANパタンの種類の一つであるSIパタンのSI値を、回路分割情報を使用して変換する手順の一例を示す図である。図１４は、ATPG２１によって自動生成されたSCANパタンの種類の一つであるSOパタンのSO値を回路分割情報を使用して変換する手順の一例を示す図である。次に、テストパタン変換処理の例について、図１３及び図１４を参照して説明する。
【００７９】
SCAN  FFは、スキャンインとスキャンアウトの両方の機能を持つため、SI/SO  FFと定義されている。クロックドメイン１の被試験回路に入力値を設定するスキャンインのSCAN  FFは、SI  FF  Ｎｏ．１、２（以下、SI  FF1、SI  FF2と呼ぶ）と定義されている。クロックドメイン１の被試験回路の測定値を観測するスキャンアウトのSCAN  FFは、SO  FF  Ｎｏ．７、８（以下、SO  FF7、SO  FF8と呼ぶ）と定義されている。クロックドメイン２の被試験回路に入力値を設定するスキャンインのSCAN  FFは、SI  FF  Ｎｏ．３、４（以下、SI  FF3、SI  FF4と呼ぶ）と定義されている。クロックドメイン２の被試験回路の測定値を観測するスキャンアウトのSCAN  FFは、SO  FF  Ｎｏ．５、６（以下、SO  FF5、SO  FF6と呼ぶ）と定義されている。
【００８０】
SI  FF1、SI  FF2、SI  FF3、SI  FF4とS0  FF5、SO  FF6、SO  FF7、SO  FF8は、スキャンインのテストパタンで全SCAN  FFにスキャンインされ、スキャンアウトのテストパタンで全SCAN  FFからスキャンアウトされる。
【００８１】
判定部２７は、図１２に示された回路分割情報に基づいて、SI  FF1、SI  FF2は、クロックドメイン１の被試験回路に入力値を設定するスキャンインのSCAN  FFであることを特定する。判定部２７は、図１２に示された回路分割情報に基づいて、SO  FF7、SO  FF8は、クロックドメイン１の被試験回路の測定値を観測するスキャンアウトのSCAN  FFであることを特定する。判定部２７は、図１２に示された回路分割情報に基づいて、SI  FF3、SI  FF4は、クロックドメイン２の被試験回路に入力値を設定するスキャンインのSCAN  FFであることを特定する。判定部２７は、図１２に示された回路分割情報に基づいて、SO  FF5、SO  FF6は、クロックドメイン２の被試験回路の測定値を観測するスキャンアウトのSCAN  FFであることを特定する。
【００８２】
次に、SIパタンのSI値の変換手順について図１３を参照して説明する。
【００８３】
［SIパタンのSI値の変換手順１］
直前のSIパタンである「SI-1パタン値」によって、クロックドメイン１では、SI  FF1に’0’、SI  FF2に’1’、SO  FF7に’１’、SO  FF8に’0’が、スキャンインされている。直前のSIパタンである「SI-1パタン値」によって、クロックドメイン２では、SI  FF3に’0’、SI  FF4に’0’、SO  FF5に’0’、SO  FF6に’0’が、スキャンインされている。つまり、SIパタンの直前のSI/SO  FF1〜8は、図１３に示される「SI-1パタン値」のSI値にスキャンインされている。
【００８４】
［SIパタンのSI値の変換手順２］
次に、ATPG２１によって自動生成されたSIパタンの変換を、図１３に示される「SIパタン値」を参照して説明する。判定部２７は、ATPG２１によって自動生成されたPI/POパタンと図１２に示される回路分割情報とに基づいて、クロックCK1,CK2がSIパタン後のPI/POパタンで印加されているかを特定する。
【００８５】
クロックCK1は、SI  FF1、SI  FF2のSIパタン値をクロックドメイン１の被試験回路にキャプチャーし、クロックドメイン１の被試験回路の測定値をSO  FF7、SO  FF8にキャプチャーするために、クロックドメイン１に入力されるクロックである。クロックCK2は、SI  FF3、SI  FF4のSIパタン値をクロックドメイン２の被試験回路にキャプチャーし、クロックドメイン２の被試験回路の測定値をSO  FF5、SO  FF6にキャプチャーするために、クロックドメイン２に入力されるクロックである。
【００８６】
まず、クロックドメイン１について説明する。クロックドメイン１では、SIパタン後のPI/POパタンで、クロックCK1が印加されない（PI/POパタンのクロック印加判定でCK1=OFF）。そのため、SI値の変化の影響が被試験回路の測定値としてスキャンアウトのSCAN  FFにキャプチャーされないので、SI  FF1、SI  FF2のSI値は、ドントケア値であり、’0’でも’1’でも直前のSI値でもよい。よって、SI  FF1、SI  FF2のSI値として、それぞれの直前のSI値が、予め決められた所定の値として使用される場合、SI  FF１に’0’、SI  FF2に’1’が設定される。つまり、ATPG２１によって自動生成されたSIパタンを変換する必要はない。
【００８７】
次に、クロックドメイン２について説明する。クロックドメイン２では、SIパタン後のPI/POパタンで、クロックCK2が印加される（PI/POパタンのクロック印加判定でCK2=ON）。そのため、SI値の変化の影響が被試験回路の測定値としてスキャンアウトのSCAN  FFにキャプチャーされるので、変換部２５は、SI  FF3、SI  FF4のSI値を、ATPG２１によって自動生成されたSIパタンのSI値を変換して作成する。SI  FF3、SI  FF4のSI値’A’は、ATPG２１によって自動生成されたSI値を表す。
【００８８】
［SIパタンのSI値の変換手順３］
次に、クロックドメイン１のSO  FF7、SO  FF8とクロックドメイン２のSO  FF5、SO  FF6のSI値の設定について説明する。クロックドメイン１のSO  FF7、SO  FF8とクロックドメイン２のSO  FF5、SO  FF6は、自身が所属するクロックドメインの被試験回路の測定値をキャプチャーするためだけのSCAN  FFであるので、SIパタンでは、SI値の変化が被試験回路に影響しない。また、クロックドメイン１のSO  FF7、SO  FF8とクロックドメイン２のSO  FF5、SO  FF6は、回路分割情報でそれぞれのクロックドメインのスキャンインのSCAN  FFとして特定されていない。そのため、クロックドメイン１のSO  FF7、SO  FF8のSI値とクロックドメイン２のSO  FF5、SO  FF6のSI値は、ドントケア値であり、’0’でも’1’でも直前のSI値でもよい。
【００８９】
よって、SO  FF7、SO  FF8、SO  FF5、SO  FF6のSI値として、それぞれの直前のSI値が、予め決められた所定の値として使用される場合、SO  FF7に’1’、SO  FF8に’0’、SO  FF5に’0’、SO  FF6に’0’が設定される。つまり、ATPG２１によって自動生成されたSIパタンを変換する必要はない。
【００９０】
次に、SOパタンのSO値の変換手順について図１４を参照して説明する。
【００９１】
［SOパタンのSO値の変換手順１］
直前のSIパタンである「SIパタン値」によって、クロックドメイン１では、SI  FF１に’0’、SI  FF  2に’0’、SO  FF  7に’１’、SO  FF  8に’0’が、スキャンインされている。直前のSIパタンである「SIパタン値」によって、クロックドメイン２では、SI  FF3に’1’、SI  FF4に’1’、SO  FF5に’1’、SO  FF6に’0’がスキャンインされている。つまり、SOパタンの直前のSI/SO  FF1〜8は、図１４に示される「SIパタン」のSI値にスキャンインされている。
【００９２】
［SOパタンのSO値の変換手順２］
次に、ATPG２１によって生成されたSOパタンの変換を、図１４に示される「SOパタン値」を参照して説明する。SO  FF7、SO  FF8は、クロックドメイン１の被試験回路の測定値をキャプチャーしてスキャンアウトで観測するためのSCAN  FFである。SO  FF5、SO  FF6は、クロックドメイン２の被試験回路の測定値をキャプチャーしてスキャンアウトで観測するためのSCAN  FFである。
【００９３】
判定部２７は、ATPG２１によって自動生成されたPI/POパタンと図１２に示される回路分割情報とに基づいて、クロックCK1,CK2がSIパタン後のPI/POパタンで印加されているかを特定する。クロックCK1は、SO  FF7、SO  FF8へクロックドメイン１の測定値をキャプチャーするために、クロックドメイン１に入力されるクロックである。クロックCK２は、SO  FF5、SO  FF6へクロックドメイン２の測定値をキャプチャーするために、クロックドメイン２に入力されるクロックである。
【００９４】
まず、クロックドメイン１について説明する。クロックドメイン１では、SIパタン後のPI/POパタンで、クロックCK1が印加されない（PI/POパタンのクロック印加判定でCK1=OFF）。そのため、被試験回路の測定値がスキャンアウトのSCAN  FFにキャプチャーされないので、SO  FF7、SO  FF8は、直前のSIパタンでスキャンインした値を保持している。よって、SO  FF7、SO  FF8のSO値として、それぞれの直前のSI値が、予め決められた所定の値として使用される場合、SO  FF7に’H’、SO  FF8に’L’が設定される。つまり、ATPG２１によって自動生成されたSOパタンを変換する必要はない。
【００９５】
次に、クロックドメイン２について説明する。クロックドメイン２では、SIパタン後のPI/POパタンで、クロックCK2が印加される（PI/PO  パタンのクロック印加判定でCK2=ON）。そのため、被試験回路の測定値がスキャンアウトのSCAN  FFにキャプチャーされるので、変換部２５は、SO  FF5、SO  FF6のSO値を、ATPG２１によって自動生成されたSOパタンのSO値を変換して作成する。SO  FF5、SO  FF6のSO値’Ｂ’は、ATPG２１によって自動生成されたSO値を表す。
【００９６】
［SOパタンのSO値の変換手順３］
次に、クロックドメイン１のSI  FF1、SI  FF2とクロックドメイン２のSI  FF3、SI  FF4のSO値の設定について説明する。
【００９７】
クロックドメイン１のSI  FF1、SI  FF2とクロックドメイン２のSI  FF3、SI  FF4は、自身が所属するクロックドメインの被試験回路にスキャンインで入力値を設定するだけのSCAN  FFである。SI  FF1、SI  FF2、SI  FF3、SI  FF4は、自身が所属するクロックドメインの被試験回路の測定値をキャプチャーするSCAN  FFではない。また、SI  FF1、SI  FF2、SI  FF3、SI  FF4は、回路分割情報でそれぞれのクロックドメインのスキャンアウトのSCAN  FFとして特定されていない。そのため、SI  FF1、SI  FF2、SI  FF3、SI  FF4は、直前のSIパタンでスキャンインした値を保持している。
【００９８】
よって、SI  FF1、SI  FF2、SI  FF3、SI  FF4のSO値として、それぞれの直前のSI値が、予め決められた所定の値として使用される場合、SI  FF1に’L’、SI  FF2に’L’、SI  FF3に’H’、SI  FF4に’H’が設定される。つまり、ATPG２１によって自動生成されたSOパタンを変換する必要はない。
【００９９】
＜テストパタン出力処理＞
次に、図１０のステップS400に示したテストパタン出力処理について説明する。ステップS400は、図５に示される出力部２６による処理動作を表す。
【０１００】
ステップS410にて、テストパタン出力処理では、出力部２６は、図９に示される上述のテストパタン変換処理で作成されたテストパタンをLSI試験データとしてLSIテスターに出力する。
【０１０１】
＜本開示技術の効果＞
本開示技術によれば、例えば、LSI回路の大規模化によってATPG２１が自動生成するスキャンテストのテストパタンでスキャンインのテストパタンとスキャンアウトのテストパタンのパタン数が増大する場合がある。このような場合でも、本開示技術によれば、クロックが印加されるクロックドメインのみのテストパタンが変換されるため、SI値とSO値を変換するビット数が削減される。その結果、ATPG２１で自動生成されたテストパタンを規定のフォーマットに書き換える変換処理の計算時間を短縮することができ、LSI試験のコストを低減することができる。
【０１０２】
更には、例えば、試験精度を強化したLSI試験パタンを短時間で変換できて高精度なLSI試験をタイムリーに実施することができる。そのため、LSIテストの品質が向上して製造コストの低減ができ、競争力のある製品が得られる。
【０１０３】
＜実施例＞
図１５は、LSI情報作成処理部及び回路分割情報作成処理部が実行する処理の一例を示すフローチャートである。図１５は、図８に示された上述の処理の一例を詳細に示している。
【０１０４】
＜ステップS1110＞
図１５のステップS1110のLSI回路情報DB（Data  Base）入力処理では、LSI情報作成部２３は、LSIデザインデータからLSI設計情報を読み込んで、LSI内の論理回路に関する設計情報（LSI論理設計情報）を内部テーブルとして作成する。LSI設計情報には、LSI回路情報とSCAN回路情報とが含まれている。LSI情報作成部２３は、LSI回路情報とSCAN回路情報とに関する７つの内部テーブルを作成する。７つの内部テーブルには、「（１）パタンアドレステーブル」、「（２）PI/POパタンデータテーブル」、「（３）SCANパタンデータテーブル」、「（４）Clockピンテーブル」、「（５）パタン種別毎データ数テーブル」、「（６）SCANチェーンデータテーブル」、「（７）NETテーブル」がある。
【０１０５】
図１６は、LSI回路情報DB入力処理での回路情報の構成例を示す図である。図１７は、パタンアドレステーブルとネットテーブルの構成例を示す図である。次に、図１６及び図１７を参照して、各内部テーブルの構成を説明する。
【０１０６】
なお、各テーブル要素に（n）で記述されている数字（nは自然数）は、本回路情報の構成例における参照テーブルの番号、又はデータ数を表す。各テーブルにおいて、昇順に並べられた数字は、テーブル要素の並び順の番号を表す。
【０１０７】
「（１）パタンアドレステーブル」は、「（２）PI/POパタンデータテーブル」と「（３）SCANパタンデータテーブル」を参照するための、それぞれのテーブルのアドレスが設定されている。
【０１０８】
「（１）パタンアドレステーブル」は、「（２）PI/POパタンデータテーブル」と「（３）SCANパタンデータテーブル」の合計の要素数を持つ。
【０１０９】
「（２）PI/POパタンデータテーブル」は、本LSI回路の入力端子と出力端子の総数の要素を持つ。後述の図２５のテストパタン入力処理では、LSI情報作成部２７は、ATPG２１で自動生成した１パタン分のPI/POパタンデータのPI値及びPO値を、「（２）PI/POパタンデータテーブル」に設定する。
【０１１０】
LSI情報作成部２７は、「（１）パタンアドレステーブル」のPIパタンとPOパタンの並び順にPI値及びPO値を並べて、「（２）PI/POパタンデータテーブル」を作成する。
【０１１１】
図１６で示されるように、「PI/POパタンアドレス」は、ATPG２１が自動生成したPI/POパタンの設定値を参照するための「（１）パタンアドレステーブル」の番号である。
【０１１２】
「（３）SCANパタンデータテーブル」は、本LSI回路の全てのスキャンチェーンの全てのビットのSI値とSO値の総数の要素を持つ。後述の図２５のテストパタン入力処理では、LSI情報作成部２７は、ATPG２１で自動生成した１パタン分のスキャンテストパタンの全てのSCAN  FFのSIパタンのSI値とSOパタンのSO値を、「（３）SCANパタンデータテーブル」に設定する。本例では、LSI情報作成部２７は、スキャンチェーン単位で、SCAN  FFの接続順を表すSCANアドレスの順にSI値及びSO値を並べて、「（３）SCANパタンデータテーブル」を作成する。
【０１１３】
LSI情報作成部２７は、「（１）パタンアドレステーブル」のSIパタンとSOパタンの並び順にSI値及びSO値を並べて、「（３）SCANパタンデータテーブル」を作成する。本例では、「（１）パタンアドレステーブル」の各パタンは、PIパタン→POパタン→SIパタン→SOパタンの順に並べられている。LSI情報作成部２７は、SIパタン及びSOパタン内で、それぞれのスキャンチェーン単位で、SCAN  FFの接続順を表す「SCANアドレス」の順にSI値及びSO値を並べて、「（３）SCANパタンデータテーブル」を作成する。
【０１１４】
図１６の右下を参照して「SCANアドレス」について説明する。本例では、スキャンチェーン1では、SCAN  FF1→SCAN  FF2の順に接続されている。スキャンチェーンのSCAN  FF1のスキャンインのSCANアドレスは1であり、SCAN  FF2のスキャンインのSCANアドレスは2である。また、スキャンチェーンのSCAN  FF1のスキャンアウトのSCANアドレスは3であり、SCAN  FF2のスキャンアウトのSCANアドレスは4である。
【０１１５】
更に、図１６で示されるように、「SCANパタンアドレス」は、ATPG２１が自動生成したSIパタン及びSOパタンの設定値を参照するための「（１）パタンアドレステーブル」の番号である。
【０１１６】
「（４）Clockピンテーブル」には、クロックピンのPI/POパタンデータのPI値及びPO値を参照するための「（１）パタンアドレステーブル」の番号と、クロックピンでの波形などの種別とが設定されている。論理回路へクロックを供給するクロックドメイン毎のクロックのピンが登録されている。
【０１１７】
「（５）パタン種別毎データ数テーブル」には、「（１）パタンアドレステーブル」のPIパタン、POパタン、SIパタン、SOパタンのそれぞれのデータ数が設定されている。パタン種別単位で「（１）パタンアドレステーブル」を参照することができる。
【０１１８】
「（６）スキャンチェーンデータテーブル」には、スキャンチェーン単位で「（１）パタンアドレステーブル」を参照するためのデータが設定されている。具体的には、スキャンチェーンごとに、スキャンインの「（１）パタンアドレステーブル」の先頭の番号と、スキャンインのデータ数と、スキャンアウトの「（１）パタンアドレステーブル」の先頭の番号と、スキャンアウトのデータ数が設定されている。
【０１１９】
「（７）ネットテーブル」は（図１７参照）、論理回路の接続を示すネットリストである。「（７）ネットテーブル」内の１つのゲートデータには、ゲートのデータと、そのゲートの入力ピンのデータと、そのゲートの出力ピンのデータとが含まれている。入力ピンのデータ及び出力ピンのデータは、それぞれの接続先のネットテーブルのアドレスを持ち、論理回路の接続を示している。
【０１２０】
図１８は、サンプル回路の一例を示す図である。図１８に示される接続構成の場合、「（７）ネットテーブル」において、”ゲートPO”、”ゲート1”、”ゲート2”、”ゲートPI”はゲートを表し、”PO1”、”O2”、”O4”、”PI6”はゲートの出力ピンを表し、”POI1”、”I3”、”I5”はゲートの入力ピンを表している。「（７）ネットテーブル」内の一つのゲートデータには、ゲートのデータと、そのゲートの入力ピンのデータと、そのゲートの出力ピンのデータとが含まれている。また、”ネット”は、ゲートの出力ピンと入力ピンの接続関係を表す用語である。
【０１２１】
「（１）パタンアドレステーブル」の”PO1のネットテーブルアドレス”は、POピン（PO1）の「（７）ネットテーブル」のデータ格納位置を示している。
【０１２２】
ゲートPOの入力ピン（POI1）には、ゲート１の出力ピン（O2）のネットテーブルアドレス（8）が設定されており、ゲートPOの入力ピン（POI1）は、ゲート１の出力ピン（O2）に接続されていることを表す。
【０１２３】
＜ステップS1120＞
図１５のステップS1120の回路分割情報作成処理では、分割情報作成部２４は、ステップS1110で作成されたLSI論理設計情報を使用して、図１９に示される「（８）回路分割情報」を内部テーブルとして作成する。「（８）回路分割情報」は、LSIの論理回路中のスキャン回路をクロック別のグループに分割したクロックドメインに関する情報である。次に、図１５のステップS1120の回路分割情報作成処理での回路分割情報の作成手順を説明する。
【０１２４】
［回路分割情報作成処理の工程１］
まず、分割情報作成部２４は、LSI論理設計情報に基づいて、共通のクロックで動作するクロックドメインとその共通のクロックとを特定する。
【０１２５】
分割情報作成部２４は、図１５のステップS1110のLSI回路情報DB入力処理で読み込んだ「（４）Clockピンテーブル」を参照して、クロックドメイン毎のグループを作成する。
【０１２６】
図１９は、回路分割情報作成処理での回路分割情報の作成手順（１）を示す図である。
【０１２７】
分割情報作成部２４は、「（４）Clockピンテーブル」を参照してクロックドメイン単位にクロックを供給するクロックピンを特定し、このクロックピン単位にクロックドメインのグループを作成する。
【０１２８】
図２０のサンプル回路の場合、「（４）Clockピンテーブル」には、クロックドメインの動作クロックとしてクロックCK1とクロックCK2のクロックピンが登録されている。
【０１２９】
まず、分割情報作成部２４は、クロックCK1で動作するクロックドメイン１に関しての「（８）回路分割情報」のクロックピン情報に、クロックCK1のピンの「（４）Clockピンテーブル」の番号（1）を設定する。
【０１３０】
次に、分割情報作成部２４は、クロックCK2で動作するクロックドメイン２に関しての「（８）回路分割情報」のクロックピン情報に、クロックCK2のピンの「（４）Clockピンテーブル」の番号（2）を設定する。
【０１３１】
これにより、クロックドメイン毎の動作クロックの「（２）PI/POパタンデータテーブル」の位置が特定でき、PI/POパタンでのクロックドメイン毎の動作クロックの印加判定が可能になる。
【０１３２】
［回路分割情報作成処理の工程２］
次に、分割情報作成部２４は、LSI論理設計情報から、クロックドメインと共通のクロックで動作するスキャンアウトのScan  FFを、当該クロックドメインに所属するスキャンアウトのSCAN  FFとして特定する。
【０１３３】
図２１は、回路分割情報作成処理の回路分割情報作成手順（２）を示す図である。
【０１３４】
まず、分割情報作成部２４は、「（６）SCANチェーンデータテーブル」の全てのスキャンアウトのSCAN  FFの「（１）パタンアドレステーブル」を参照する。
【０１３５】
次に、分割情報作成部２４は、参照した「（１）パタンアドレステーブル」から論理回路の接続情報の「（７）ネットテーブル」を参照して、スキャンアウトのSCAN  FFのCLKピン（クロック端子）を特定する。分割情報作成部２４は、特定したCLKピンから「（７）ネットテーブル」を検索して、スキャンアウトのSCAN  FFへ測定値をキャプチャーするためのクロックを供給するクロックピンを特定する。
【０１３６】
分割情報作成部２４は、特定したクロックピンが「（４）Clockピンテーブル」のどのピンであるかを判定する。
【０１３７】
特定したクロックピンがCK1であれば、このスキャンアウトのSCAN  FFに測定値をキャプチャーするためのクロックのピンはCK1である。分割情報作成部２４は、「（８）回路分割情報」の「クロックドメイン１に所属するスキャンアウトのSCAN  FF」に、スキャンアウトのSCAN  FFの「（１）パタンアドレステーブル」の番号を設定する。図２２に示される例では、SCAN  FF1の「（１）パタンアドレステーブル」の番号（9）とSCAN  FF2の「（１）パタンアドレステーブル」の番号（10）が、クロックCK1で動作するクロックドメイン１に所属するスキャンアウトのSCAN  FFとして設定される。
【０１３８】
特定したクロックピンがCK2であれば、このスキャンアウトのSCAN  FFに測定値をキャプチャーするためのクロックのピンはCK2である。分割情報作成部２４は、「（８）回路分割情報」の「クロックドメイン２に所属するスキャンアウトのSCAN  FF」に、スキャンアウトのSCAN  FFの「（１）パタンアドレステーブル」の番号を設定する。図２２に示される例では、SCAN  FF3の「（１）パタンアドレステーブル」の番号（11）とSCAN  FF4の「（１）パタンアドレステーブル」の番号（12）が、クロックCK2で動作するクロックドメイン２に所属するSCAN  FFとして設定される。
【０１３９】
［回路分割情報作成処理の工程３］
最後に、分割情報作成部２４は、LSI論理設計情報から、SI値の変化がクロックドメインに所属するスキャンアウトのSCAN  FFにキャプチャーされるスキャンインのSCAN  FFを、当該クロックドメインに所属するスキャンインのSCAN  FFとして特定する。
【０１４０】
図２３は、回路分割情報作成処理の回路分割情報作成手順（３）を示す図である。
【０１４１】
まず、分割情報作成部２４は、「（８）回路分割情報」のクロックドメインの分割データ単位に、「クロックドメインに所属するSOのSCAN  FF」から、「（１）パタンアドレステーブル」を参照する。
【０１４２】
次に、分割情報作成部２４は、参照した「（１）パタンアドレステーブル」から論理回路の接続情報の「（７）ネットテーブル」を参照して、スキャンアウトのSCAN  FFのDピン（データ入力端子）を特定する。分割情報作成部２４は、特定したDピンから「（７）ネットテーブル」を検索して、SI値の変化がスキャンアウトのSCAN  FFにキャプチャーされるスキャンインのSCAN  FFを特定する。
【０１４３】
分割情報作成部２４は、特定したスキャンインのSCAN  FFのQピン（SI値端子）の「（１）パタンアドレステーブル」の番号を判定する。分割情報作成部２４は、「（８）回路分割情報」の「クロックドメインに所属するSIのSCAN  FF」に、スキャンインのSCAN  FFの「（１）パタンアドレステーブル」の番号を設定する。
【０１４４】
図２４に示される例では、クロックドメイン１は、クロックCK1で動作する。クロックドメイン１のスキャンアウト（SO）のSCAN  FF1（パタンアドレステーブルの番号（9））のDピン（データ入力端子）から、スキャンイン（SI）のSCAN  FF2のQピンのパタンアドレステーブルの番号（6）が検索される。スキャンインのSCAN  FF2のQピンのパタンアドレステーブルの番号（6）が、クロックCK1で動作するクロックドメイン１に所属するスキャンインのSCAN  FFとして設定される。
【０１４５】
また、図２４に示される例では、クロックドメイン２は、クロックCK2で動作する。クロックドメイン２のスキャンアウトのSCAN  FF3（パタンアドレステーブルの番号（11））のDピン（データ入力端子）から、スキャンインのSCAN  FF4のQピンのパタンアドレステーブルの番号（8）が検索される。スキャンインのSCAN  FF4のQピンのパタンアドレステーブルの番号（8）が、クロックCK2で動作するクロックドメイン２に所属するスキャンインのSCAN  FFとして設定される。
【０１４６】
＜ステップS1130＞
図１５のステップS1130の試験条件作成処理では、LSI情報作成部２３は、LSI試験仕様データを読み込み、試験時の信号印加タイミング、測定タイミングなどの試験条件を規定したLSI試験条件情報を作成する。LSI試験仕様データは、例えば、LSI試験で適用される信号印加のタイミング、LSIテスターで信号を観測するタイミングなどの試験時のパラメータである。LSI情報作成部２３は、LSI試験仕様データを読み込み、テストパタンを印加してLSI試験を行うための「テスト条件データ」を作成する。
【０１４７】
＜テストパタン変換処理部での処理＞
図２５、図２６及び図２８は、テストパタン変換処理部が実行する処理の一例を示すフローチャートである。図２５、図２６及び図２８は、図９に示された上述の処理の一例を詳細に示している。
【０１４８】
＜ステップS1210＞
図２５のステップS1210のテストパタン入力処理では、LSI情報作成部２７は、ATPG２１で自動生成したテストパタンファイルから所定のテストパタンを１パタン単位で取得する。LSI情報作成部２７は、取得したテストパタンを、「（２）PI/POパタンデータテーブル」（図１６参照）と「（３）SCANパタンデータテーブル」（図１６参照）に読み込む。
【０１４９】
S1220にて、判定部２７は、全てのテストパタンの変換が完了したか否かを判定する。全てのテストパタンの変換が完了したと判定された場合、変換された全てのPI/POパタンと、変換された全てのSI/SOパタンとが、LSI試験データとしてLSIテスターに出力されるテストパタンとして得られる。一方、全てのテストパタンの変換が完了していないと判定された場合、ステップS1240の処理が実行される。
【０１５０】
＜ステップS1240＞
図２５のステップS1240のテストパタン種別判定処理では、判定部２７は、ステップS1210で読み込まれたテストパタンがPI/POパタンかSCANパタンかの識別を行う。変換部２５は、テストパタンがPI/POパタンである場合、図２６の「PI/POパタン変換処理」を実行し、テストパタンがSCANパタンである場合、図２８の「SCANパタン変換処理」を実行する。
【０１５１】
＜PI/POパタン変換処理＞
図２６は、変換部２５による「PI/POパタン変換処理」の手順の一例を示すフローチャートである。PI/POパタン変換処理では、変換部２５は、ATPG２１が自動生成したPI/POパタンを１パタン分、テストパタンに変換する。
【０１５２】
ステップS1260にて、判定部２７は、１パタン分のPI/POパタンの変換が完了したか否かを判定する。１パタン分のPI/POパタンの変換が完了したと判定された場合、図２５のステップS1220の処理が実行される。一方、１パタン分PI/POパタンの変換が完了していないと判定された場合、ステップS1270のClock印加判定処理が実行される。
【０１５３】
ステップS1270のClock印加判定処理では、判定部２７は、「回路分割情報」で分割されたクロックドメインのクロックが、ATPG２１が自動生成したPI/POパタンで印加されるか否か（以下、「ClockのON/OFF」とも称する）を判定する。印加されると判定されたとき、判定部２７は、クロックピンの種別を「（４）Clockピンテーブル」の（Clock種別）で識別する。
【０１５４】
図２７は、PI/POパタンのクロック印加判定情報の作成手順の一例を示す図である。図２７を参照して、PI/POパタンのクロック印加判定情報の作成手順の一例を説明する。
【０１５５】
手順（１）にて、判定部２７は、クロックピンのPI/PO  パタンアドレスを取得する。判定部２７は、「（８）回路分割情報」のCLOCKピン情報（Clockピンテーブルの番号）から、「（４）Clockピンテーブル」（パタンアドレステーブルの番号）で「（２）PI/POパタンデータテーブル」を参照する。手順（２）にて、判定部２７は、クロックピンのクロックの印加判定を行う。判定部２７は、手順（１）で取得したパタンアドレステーブルの番号を参照し、図２５のステップS1210のテストパタン入力処理で「（２）PI/POパタンデータテーブル」に読み込まれたPI/POパタンのクロックピンのPI値に基づいて、ClockのON/OFFを判定する。判定部２７は、ClockのON/OFFの判定結果を「（９）PI/POパタンClock印加判定情報」に登録する。
【０１５６】
図２９は、回路分割情報とSCANパタンデータ及びPI/POパタンデータの構成例を示す図である。図２９を参照して、PI/POパタンでのClockのON/OFFの判定手順について説明する。
【０１５７】
判定部２７は、図２５のステップS1210で読み込んだPI/POテストパタンでクロックが印加されるか否かを、図２６のステップS1270で作成した「（９）PI/POパタンClock印加判定情報」に基づいて判定する。図２９に示される「（９）PI/POパタンClock印加判定情報」は、テストパタンでCK1のピンは（ON）であるのでクロックが印加されることを表し、CK2のピンは（OFF）であるのでクロックが印加されないことを表す。
【０１５８】
図２６のステップS1280では、変換部２５は、ATPG２１によって自動生成されたテストパタン（この場合、図２５のステップS1210で取得されたPI/POパタン）を、LSIテスターで使用する規定のフォーマットのパタンに変換する。
【０１５９】
＜SCANパタン変換処理＞
図２８は、変換部２５による「SCANパタン変換処理」の手順の一例を示すフローチャートである。SCANパタン変換処理では、変換部２５は、ATPG２１が自動生成したSCANパタンを１パタン分、テストパタンに変換する。
【０１６０】
ステップS1290にて、判定部２７は、１パタン分のSCANパタンの変換が完了したか否かを判定する。１パタン分のSCANパタンの変換が完了したと判定された場合、図２５のステップS1220の処理が実行される。一方、１パタン分SCANパタンの変換が完了していないと判定された場合、ステップS1300のグループ特定処理が実行される。
【０１６１】
ステップS1300は、「SCAN  FFが所属するクロックドメインのグループ特定処理」を表す。判定部２７は、ATPG２１が自動生成したSCANパタンと、図１５のステップS1120で作成した回路分割情報と、前述のPI/POパタン変換処理で作成した「（９）PI/POパタンClock印加判定情報」とを、ステップS1300のグループ特定処理に使用する。判定部２７は、SCAN  FFがどのクロックドメインに所属するのかを特定し、SCAN  FFが所属するクロックドメインのクロックが印加されるか否かを判定する。
【０１６２】
ステップS1310にて、判定部２７は、回路分割情報を使用して、スキャンインのテストパタンではスキャンインのSCAN  FFがクロックドメインのグループに所属しているか否かを判定する。同様に、判定部２７は、回路分割情報を使用して、スキャンアウトのテストパタンではスキャンアウトのSCAN  FFがクロックドメインのグループに所属しているか否かを判定する。
【０１６３】
スキャンインのSCAN  FF及びスキャンアウトのSCAN  FFが何れのクロックドメイングループにも所属していないとき、スキャンインのテストパタンではSI値の被試験回路への取り込みがクロック印加により制御されない。また、スキャンインのSCAN  FF及びスキャンアウトのSCAN  FFが何れのクロックドメイングループにも所属していないとき、スキャンアウトのテストパタンでは被試験回路の出力値をスキャンアウトのSCAN  FFでキャプチャーすることがクロック印加により制御されない。したがって、スキャンインのSCAN  FF及びスキャンアウトのSCAN  FFが何れのクロックドメイングループにも所属していないとき、変換部２５は、SCAN  FFのSI値及びSCAN  FFのSO値に、ATPG２１が自動生成したSI値とSO値を使用する（S1330参照）。
【０１６４】
スキャンインのSCAN  FF又はスキャンアウトのSCAN  FFがクロックドメイングループに所属しているとき、判定部２７は、スキャンインのテストパタン又はスキャンアウトのテストパタンが所属するクロックドメイングループのクロックの印加有無を判定する。判定部２７は、「（９）PI/POパタンCLOCK印加判定情報」を使用して、スキャンインのテストパタン又はスキャンアウトのテストパタンが所属するクロックドメイングループのクロックの印加有無を判定する（S1330参照）。
【０１６５】
クロックの印加がない場合、当該クロックドメイングループに所属するSCAN  FFのSI値は、当該クロックドメイングループの被試験回路に取り込まれない。よって、変換部２５は、クロックの印加がないと判定された場合、直前のスキャンインのテストパタンのSI値又はドントケア値を、予め決められた所定のSI値として使用する（S1320参照）。一方、クロックの印加がない場合、当該クロックドメイングループに所属するSCAN  FFは、直前のスキャンインのテストパタンのSI値を保持する。よって、変換部２５は、クロックの印加がないと判定された場合、直前のスキャンインのテストパタンのSI値を、予め決められた所定のSO値として使用する（S1320参照）。
【０１６６】
図２９を参照して、クロックドメインに所属するSCAN  FFの特定について説明する。まず、「（８）回路分割情報」のクロックドメイン毎のSCANパタンのマップを参照して、クロックドメイン毎のSCAN  FFとスキャンテストパタンとの関連付けが行われる。スキャンインのテストパタンでは、スキャンインのSCAN  FFは、「（８）回路分割情報」のスキャンインのSCAN  FFのマップ（クロックドメインに所属するSI）から検索されて特定される。一方、スキャンアウトのテストパタンでは、スキャンアウトのSCAN  FFは、「（８）回路分割情報」のスキャンアウトのSCAN  FFのマップ（クロックドメインに所属するSO）から検索されて特定される。
【０１６７】
ステップS1320は、「所定のSCAＮパタンの作成処理」を表す。図３０は、所定のSI値及びSO値の設定例を示す図である。図３０を参照して、予め決められた所定のSI値及びSO値の作成手順について説明する。
【０１６８】
変換部２５は、作成した直前のスキャンテストパタンの全てのSI値及びSO値を保存し、保存したSI値及びSO値を、次のスキャンテストパタンでの所定のSI値及びSO値として使用する。
【０１６９】
次のスキャンテストパタンでSI値に所定のSI値を使用するとき、変換部２５は、保存されている直前のスキャンテストパタンの当該SCAN  FFのSI値を、次のスキャンテストパタンのSI値としてそのまま使用する。
【０１７０】
一方、次のスキャンテストパタンでSO値に所定のSI値を使用するとき、変換部２５は、保存されている直前のスキャンテストパタンの当該SCAN  FFのSI値を、次のスキャンテストパタンで使用するSO値として書き換える。
【０１７１】
また、不定値’X’を所定の値とするとき、変換部２５は、スキャンアウトのSCAN  FF分の保存領域のSO値を‘X’で初期化し、ATPG２１で生成したスキャンアウトのテストパタンを変換する。これにより、所定のSOパタンには、初期化した’X’が記録されており、初期化した’X’をそのまま使用することができる。
【０１７２】
図３０では、SCANパタン番号1のSCANパタンアドレス1と2のSCAN  FFのSI値が、１パタン前の直前のスキャンテストパタンとして保存されている。SCANパタン番号1のSCANパタンアドレス1と2のSCAN  FFのSI値（0,0）は、次のSCANパタン番号2のスキャンテストパタンのSCANパタンアドレス1と2のSCAN  FFのSI値に、所定のSI値（0,0）として使用される。また、SCANパタン番号1のSCANパタンアドレス1と2のSCAN  FFのSI値（0,0）は、次のSCANパタン番号2のSCANパタンアドレス1と2のSCAN  FFのSO値に、所定のSO値（L,L）として使用される。
【０１７３】
＜テストパタン出力処理部での処理＞
図３１は、テストパタン出力処理部が実行する処理の一例を示すフローチャートである。図３１は、図１０に示された上述の処理の一例を詳細に示している。
【０１７４】
図３１のステップS1410のテストパタン出力処理では、出力部２６は、上述のテストパタン変換処理で作成された変換後のテストパタン（ステップS1230参照）をLSI試験データとしてLSIテスターに出力する。また、出力部２６は、上述のLSI回路情報DB入力処理で作成されたLSI設計情報（図１５参照）と、上述の試験条件作成処理で作成されたLSI試験条件情報（図１５参照）とを、LSI試験データとしてLSIテスターに出力する。
【０１７５】
以上、テストパタン生成装置及びテストパタン生成方法を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【０１７６】
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
スキャンテストのテストパタンを自動生成する生成部と、
前記スキャンテストの対象回路内のクロックドメインにクロックが印加されるか否かを判定する判定部と、
前記クロックドメインに所属するスキャンフリップフロップに入力する入力値と、前記クロックドメインに所属するスキャンフリップフロップから出力される値の期待値とを作成する作成部とを備え、
前記作成部は、前記クロックが印加されると判定された前記クロックドメインでの前記入力値及び前記期待値を、前記生成部が自動生成した前記テストパタンを変換して作成し、前記クロックが印加されないと判定された前記クロックドメインでの前記入力値及び前記期待値を、予め決められた所定の値に設定する、テストパタン生成装置。
（付記２）
前記判定部は、前記対象回路内のクロックドメインに所属するスキャンフリップフロップと前記対象回路内のクロックドメインに印加されるクロックとを規定したクロックドメイン情報と、前記生成部が自動生成した前記テストパタンとを用いて、前記クロックの印加の有無を判定する、付記１に記載のテストパタン生成装置。
（付記３）
前記対象回路内で共通のクロックで動作するクロックドメインと、当該クロックドメインに所属するスキャンフリップフロップとを特定することで、前記クロックドメイン情報を作成する情報作成部を備える、付記２に記載のテストパタン生成装置。
（付記４）
スキャンテストのテストパタンを自動生成し、
前記スキャンテストの対象回路内のクロックドメインにクロックが印加されるか否かを判定し、
前記クロックドメインに所属するスキャンフリップフロップに入力する入力値と、前記クロックドメインに所属するスキャンフリップフロップから出力される値の期待値とを作成し、
前記クロックが印加されると判定された場合、前記クロックドメインでの前記入力値及び前記期待値を、自動生成した前記テストパタンを変換して作成し、前記クロックが印加されないと判定された場合、前記クロックドメインでの前記入力値及び前記期待値を、予め決められた所定の値に設定する、テストパタン生成方法。
（付記５）
前記対象回路内のクロックドメインに所属するスキャンフリップフロップと前記対象回路内のクロックドメインに印加されるクロックとを規定したクロックドメイン情報と、前記生成部が自動生成した前記テストパタンとを用いて、前記クロックの印加の有無を判定する、付記４に記載のテストパタン生成方法。
（付記６）
前記対象回路内で共通のクロックで動作するクロックドメインと、当該クロックドメインに所属するスキャンフリップフロップとを特定することで、前記クロックドメイン情報を作成する、付記５に記載のテストパタン生成方法。
【符号の説明】
【０１７７】
１１，２１  テストパタン自動生成部
１２，２２  テストパタン変換部
１３  第１の被試験回路
１４  第２の被試験回路
２０  LSIテストパタン生成システム
２３  LSI情報作成処理部
２４  回路分割情報作成処理部
２５  テストパタン変換処理部
２６  テストパタン出力処理部
２７  クロック印加判定部
【図１】
2018017598.tif 000003
【図２】
2018017598.tif 000004
【図３】
2018017598.tif 000005
【図４】
2018017598.tif 000006
【図５】
2018017598.tif 000007
【図６】
2018017598.tif 000008
【図７】
2018017598.tif 000009
【図８】
2018017598.tif 000010
【図９】
2018017598.tif 000011
【図１０】
2018017598.tif 000012
【図１１】
2018017598.tif 000013
【図１２】
2018017598.tif 000014
【図１３】
2018017598.tif 000015
【図１４】
2018017598.tif 000016
【図１５】
2018017598.tif 000017
【図１６】
2018017598.tif 000018
【図１７】
2018017598.tif 000019
【図１８】
2018017598.tif 000020
【図１９】
2018017598.tif 000021
【図２０】
2018017598.tif 000022
【図２１】
2018017598.tif 000023
【図２２】
2018017598.tif 000024
【図２３】
2018017598.tif 000025
【図２４】
2018017598.tif 000026
【図２５】
2018017598.tif 000027
【図２６】
2018017598.tif 000028
【図２７】
2018017598.tif 000029
【図２８】
2018017598.tif 000030
【図２９】
2018017598.tif 000031
【図３０】
2018017598.tif 000032
【図３１】
2018017598.tif 000033