(57)【要約】      （修正有）【課題】データ処理後のラインデータの再送要求に応答可能なデータ送信装置及び送信方法を提供する。【解決手段】データ送信装置は、シリアルデータ形式のラインデータを記憶する複数ラインメモリと、ラインメモリから読み出されるラインブロックのデータの処理後のラインデータの総データ量を、処理前のラインデータの総データ量未満とするデータ処理部と、データ処理部に入力されるデータを複数のラインメモリから同時期に読み出してパラレルデータ形式に変換しデータ処理部に入力し、データ処理部からパラレルデータ形式で出力される複数ライン分のラインデータをラインメモリで一時的に記憶して順次読み出してシリアルデータ形式の複数ライン分のラインデータに変換し出力する制御部とを有する。データ処理部の処理前のデータを記憶するラインメモリと、データ処理部の処理後のデータを一時的に記憶するラインメモリを、同一のラインメモリで構成する。【選択図】図２
2018181009.tif 000002
【特許請求の範囲】
【請求項１】
ラインデータを、転送経路を介してシリアルデータ形式でデータ受信装置に送信するデータ送信装置であって、
シリアルデータ形式で入力される複数ライン分のラインデータを記憶する複数のラインメモリと、
前記ラインメモリから読み出されるラインブロックのデータを処理して、処理された後の複数ライン分のラインデータの総データ量を、処理前の複数ライン分のラインデータの総データ量未満となるデータ処理部と、
データ処理部に入力されるデータを前記複数のラインメモリから同時期に読み出すことでパラレルデータ形式のデータラインブロックに変換して前記データ処理部に入力するとともに、前記データ処理部でデータラインブロック毎に処理されて、前記データ処理部からパラレルデータ形式で出力される複数ライン分のラインデータを前記ラインメモリで一時的に記憶して順次読み出すことでシリアルデータ形式の複数ライン分のラインデータに変換して出力する制御部と、を有し、
データ処理部で処理される前の複数ライン分のラインデータを記憶するラインメモリと、データ処理部で処理された後の複数ライン分のラインデータを一時的に記憶するラインメモリとを同一のラインメモリで構成し、
前記制御部は、データ処理部で処理された後の前記ラインブロックを構成している複数ライン分のすべてのラインデータを、前記ラインメモリにおける所定のラインメモリに記憶することを特徴とするデータ送信装置。
【請求項２】
前記制御部は、データ処理部で処理された後の前記ラインブロックを構成している複数ライン分のすべてのラインデータを、前記ラインメモリにおける所定のラインメモリに記憶し、データ受信装置から再送要求を受けると、再送要求されたラインデータをシリアルデータ形式の中途に挿入して送信することを特徴とする請求項１記載のデータ送信装置。
【請求項３】
前記制御部は、シリアルデータ形式で入力されるラインデータをラインメモリで記憶する処理前・メモリ入力タイミング、ラインメモリに記憶された処理前のラインデータをパラレルデータ形式で読み出す処理前・メモリ出力タイミング、データ処理部で処理された後のパラレルデータ形式の複数ライン分のラインデータをラインメモリで一時的に記憶する処理後・メモリ入力タイミング、ラインメモリで記憶された処理後のラインデータをシリアルデータ形式で読み出す処理後・メモリ出力タイミング、の４タイミングをラインメモリに対して制御するときに、処理前・メモリ出力タイミングの直後に処理後・メモリ入力タイミングを実行するように制御することを特徴とする請求項１または２に記載のデータ送信装置。
【請求項４】
前記制御部は、データ処理部で処理された後のラインデータを、データ処理部で処理される前のラインデータが記憶される時間的な遅延の相対的に大きいラインメモリの領域に記憶することを特徴とする請求項１〜３のいずれか１項に記載のデータ送信装置。
【請求項５】
前記制御部は、前記データ処理部で処理された後のラインデータが記憶されたラインメモリの領域に、前記データ処理部で処理される前のラインデータが記憶されるまで、ラインデータの再送要求に応答することを特徴とする請求項１〜４のいずれか１項に記載のデータ送信装置。
【請求項６】
前記制御部は、データ処理部で処理された後のラインデータをラインメモリに一時的に記憶してから、データ処理部で処理される前のラインデータが読み出された後のラインメモリの領域に、データ処理部で処理された後のラインデータを移動して記憶することを特徴とする請求項１〜５のいずれか１項に記載のデータ送信装置。
【請求項７】
ラインデータを、転送経路を介してシリアルデータ形式でデータ受信装置に送信するデータ送信方法であって、
シリアルデータ形式で入力される複数ライン分のラインデータを複数のラインメモリに記憶し、
前記複数のラインメモリからラインデータを同時に読み出すことでパラレルデータ形式のデータラインブロックに変換してデータ処理部に入力し、
前記データ処理部で、データラインブロック毎にデータを処理して、処理された後の複数ライン分のラインデータの総データ量を、処理前の複数ライン分のラインデータの総データ量未満とし、
前記データ処理部からパラレルデータ形式で出力される複数ライン分のラインデータをデータ処理部で処理される前の複数ライン分のラインデータを記憶するラインメモリと同一のラインメモリで一時的に記憶して順次読み出すことでシリアルデータ形式の複数ライン分のラインデータに変換するとともに、データ処理部で処理された後の前記ラインブロックを構成している複数ライン分のすべてのラインデータを、前記ラインメモリにおける所定のラインメモリに記憶することを特徴とするデータ送信方法。
【請求項８】
データ受信装置から再送要求を受けると、前記ラインメモリにおける所定のラインメモリに記憶された前記複数ライン分のラインデータに基づいて再送要求されたラインデータをシリアルデータ形式の中途に挿入して送信することを特徴とする請求項７記載のデータ送信方法。
【請求項９】
シリアルデータ形式で入力されるラインデータをラインメモリで記憶する処理前・メモリ入力タイミング、ラインメモリに記憶された処理前のラインデータをパラレルデータ形式で読み出す処理前・メモリ出力タイミング、データ処理部で処理された後のパラレルデータ形式の複数ライン分のラインデータをラインメモリで一時的に記憶する処理後・メモリ入力タイミング、ラインメモリで記憶された処理後のラインデータをシリアルデータ形式で読み出す処理後・メモリ出力タイミング、の４タイミングをラインメモリに対して制御するときに、処理前・メモリ出力タイミングの直後に処理後・メモリ入力タイミングを実行することを特徴とする請求項７または８に記載のデータ送信方法。
【請求項１０】
データ処理部で処理された後のラインデータを、データ処理部で処理される前のラインデータが記憶される時間的な遅延の相対的に大きいラインメモリの領域に記憶することを特徴とする請求項７〜９のいずれか１項に記載のデータ送信方法。
【請求項１１】
前記データ処理部で処理された後のラインデータが記憶されたラインメモリの領域に、前記データ処理部で処理される前のラインデータが記憶されるまで、ラインデータの再送要求に応答することを特徴とする請求項７〜１０のいずれか１項に記載のデータ送信方法。
【請求項１２】
データ処理部で処理された後のラインデータをラインメモリに一時的に記憶してから、データ処理部で処理される前のラインデータが読み出された後のラインメモリの領域に、データ処理部で処理された後のラインデータを移動して記憶することを特徴とする請求項７〜１１のいずれか１項に記載のデータ送信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、データ受信装置にデータを送信するデータ送信装置およびデータ送信方法に関するものである。
【背景技術】
【０００２】
近年、画像を紙等の印刷媒体に印刷する印刷工程において、画像データを画像処理し保存して管理する装置と、電子写真技術等を使用して印刷媒体上にインキ等の色材で画像を形成する装置とを分離して、それぞれの役目を別個に特化して担うようになってきている。前装置を「コントローラー」、後装置を「エンジン」と呼ぶことにする。コントローラーとエンジンはネットワークなどで接続されて、印刷形成される画像データはネットワークなどを介して、コントローラーとエンジンの間を転送される。
ネットワークなどは、その装置の規模等が要因となる対価、ノイズ耐性等の電気的性能、組み込むシステムの制限などを理由にシリアル転送方式が望まれる。一方、画像処理や画像記憶などでは、２次元データとして扱うことが便利な場合が多い。このため、シリアルデータをパラレルデータに変換する回路やパラレルデータをシリアルデータに変換する回路が必要になる。
【０００３】
２次元の画像データに対して画像処理を施す場合には、画像処理装置を対象として、シリアルデータとして入力されるラインデータを所定のライン数毎にブロック化して「ラインデータブロック」にしてから画像処理装置に入力する制御を実行する処理前メモリ制御装置と、画像処理装置で処理されて出力されるラインデータブロックをライン毎のラインデータに分解してシリアルデータに戻して出力する制御を実行する処理後メモリ制御装置とを、それぞれ別々に制御しているものが知られている。
この場合、画像処理装置の入力側にはラインメモリを用いたラインデータブロック生成（シリアル−パラレル変換）回路としての処理前メモリ制御装置を配置し、画像処理装置の出力側にはラインメモリを用いたラインデータブロック分解（パラレル−シリアル変換）回路としての処理後メモリ制御装置を配置している。
【０００４】
ラインメモリを用いたシリアル−パラレル変換回路とパラレル−シリアル変換回路とにおいて効率的なラインメモリの使用が可能なメモリ制御方法が特許文献１に記載されている。
特許文献１では、前記画像処理装置で処理前のラインデータを記憶する前記ラインメモリと前記画像処理装置で処理後のラインデータを記憶する前記ラインメモリとを同一のラインメモリで構成し、
前記シリアルデータ形式で入力される前記ラインデータを前記ラインメモリで記憶する処理前・メモリ入力タイミング、前記ラインメモリに記憶された処理前のラインデータを前記パラレルデータ形式で読み出す処理前・メモリ出力タイミング、前記画像処理装置で処理後のパラレルデータ形式の前記ラインデータを前記ラインメモリで記憶する処理後・メモリ入力タイミング、前記ラインメモリで記憶された処理後の前記ラインデータを前記シリアルデータ形式で読み出す処理後・メモリ出力タイミング、の４タイミングをラインメモリに対して制御する際に、同一ライン周期内に、処理前・メモリ出力タイミングの直後に処理後・メモリ入力タイミングを実行するように制御すると共に、同一ライン周期内に、処理後・メモリ出力タイミングの直後に処理前・メモリ入力タイミングを実行するように制御するものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−０８８９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の技術では、同一ライン周期内に、処理前・メモリ出力タイミングの直後に処理後・メモリ入力タイミングを実行するように制御すると共に、同一ライン周期内に、処理後・メモリ出力タイミングの直後に処理前・メモリ入力タイミングを実行するように制御している。このため、処理後のラインデータは、処理前のラインデータによって上書きされて消えてしまうことになる。
処理後のラインデータを、ネットワークを介して転送するとき、前述したようにネットワークの外的環境などのために、転送先に正確に受信されない場合がある。転送先では、エラーを検知すると、転送元に対して再送要求を出す。転送元では、再送要求に応答するためにあらかじめ処理後のラインデータを保持しておかなければならない。しかし、特許文献１の制御方法ではこれに対応するような構成は示されておらず、この要請に応えることは不可能である。
【０００７】
本発明は、以上の問題点に鑑みてなされたものであり、同一のラインメモリを使用したシリアルーパラレル変換およびパラレル−シリアル変換を実現しながら、データ処理後のラインデータの再送要求に応答することが可能なデータ送信装置およびデータ送信方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明のデータ送信装置のうち、第１の形態は、ラインデータを、転送経路を介してシリアルデータ形式でデータ受信装置に送信するデータ送信装置であって、
シリアルデータ形式で入力される複数ライン分のラインデータを記憶する複数のラインメモリと、
前記ラインメモリから読み出されるラインブロックのデータを処理して、処理された後の複数ライン分のラインデータの総データ量を、処理前の複数ライン分のラインデータの総データ量未満となるデータ処理部と、
データ処理部に入力されるデータを前記複数のラインメモリから同時期に読み出すことでパラレルデータ形式のデータラインブロックに変換して前記データ処理部に入力するとともに、前記データ処理部でデータラインブロック毎に処理されて、前記データ処理部からパラレルデータ形式で出力される複数ライン分のラインデータを前記ラインメモリで一時的に記憶して順次読み出すことでシリアルデータ形式の複数ライン分のラインデータに変換して出力する制御部と、を有し、
データ処理部で処理される前の複数ライン分のラインデータを記憶するラインメモリと、データ処理部で処理された後の複数ライン分のラインデータを一時的に記憶するラインメモリとを同一のラインメモリで構成し、
前記制御部は、データ処理部で処理された後の前記ラインブロックを構成している複数ライン分のすべてのラインデータを、前記ラインメモリにおける所定のラインメモリに記憶することを特徴とするデータ送信装置。
【０００９】
他の形態のデータ送信装置の形態は、他の形態において、前記制御部は、データ処理部で処理された後の前記ラインブロックを構成している複数ライン分のすべてのラインデータを、前記ラインメモリにおける所定のラインメモリに記憶し、データ受信装置から再送要求を受けると、再送要求されたラインデータをシリアルデータ形式の中途に挿入して送信することを特徴とする。
【００１０】
他の形態のデータ送信装置の形態は、他の形態において、前記制御部は、シリアルデータ形式で入力されるラインデータをラインメモリで記憶する処理前・メモリ入力タイミング、ラインメモリに記憶された処理前のラインデータをパラレルデータ形式で読み出す処理前・メモリ出力タイミング、データ処理部で処理された後のパラレルデータ形式の複数ライン分のラインデータをラインメモリで一時的に記憶する処理後・メモリ入力タイミング、ラインメモリで記憶された処理後のラインデータをシリアルデータ形式で読み出す処理後・メモリ出力タイミング、の４タイミングをラインメモリに対して制御するときに、処理前・メモリ出力タイミングの直後に処理後・メモリ入力タイミングを実行するように制御することを特徴とする。
【００１１】
他の形態のデータ送信装置の形態は、他の形態において、前記制御部は、データ処理部で処理された後のラインデータを、データ処理部で処理される前のラインデータが記憶される時間的な遅延の相対的に大きいラインメモリの領域に記憶することを特徴とする。
【００１２】
他の形態のデータ送信装置の形態は、他の形態において、前記制御部は、前記データ処理部で処理された後のラインデータが記憶されたラインメモリの領域に、前記データ処理部で処理される前のラインデータが記憶されるまで、ラインデータの再送要求に応答することを特徴とする。
【００１３】
他の形態のデータ送信装置の形態は、他の形態において、前記制御部は、データ処理部で処理された後のラインデータをラインメモリに一時的に記憶してから、データ処理部で処理される前のラインデータが読み出された後のラインメモリの領域に、データ処理部で処理された後のラインデータを移動して記憶することを特徴とする。
【００１４】
本発明のデータ送信方法のうち、第１の形態は、ラインデータを、転送経路を介してシリアルデータ形式でデータ受信装置に送信するデータ送信方法であって、
シリアルデータ形式で入力される複数ライン分のラインデータを複数のラインメモリに記憶し、
前記複数のラインメモリからラインデータを同時に読み出すことでパラレルデータ形式のデータラインブロックに変換してデータ処理部に入力し、
前記データ処理部で、データラインブロック毎にデータを処理して、処理された後の複数ライン分のラインデータの総データ量を、処理前の複数ライン分のラインデータの総データ量未満とし、
前記データ処理部からパラレルデータ形式で出力される複数ライン分のラインデータをデータ処理部で処理される前の複数ライン分のラインデータを記憶するラインメモリと同一のラインメモリで一時的に記憶して順次読み出すことでシリアルデータ形式の複数ライン分のラインデータに変換するとともに、データ処理部で処理された後の前記ラインブロックを構成している複数ライン分のすべてのラインデータを、前記ラインメモリにおける所定のラインメモリに記憶することを特徴とする。
【００１５】
他の形態のデータ送信方法の形態は、他の形態において、データ受信装置から再送要求を受けると、前記ラインメモリにおける所定のラインメモリに記憶された前記複数ライン分のラインデータに基づいて再送要求されたラインデータをシリアルデータ形式の中途に挿入して送信することを特徴とする。
【００１６】
他の形態のデータ送信方法の形態は、他の形態において、シリアルデータ形式で入力されるラインデータをラインメモリで記憶する処理前・メモリ入力タイミング、ラインメモリに記憶された処理前のラインデータをパラレルデータ形式で読み出す処理前・メモリ出力タイミング、データ処理部で処理された後のパラレルデータ形式の複数ライン分のラインデータをラインメモリで一時的に記憶する処理後・メモリ入力タイミング、ラインメモリで記憶された処理後のラインデータをシリアルデータ形式で読み出す処理後・メモリ出力タイミング、の４タイミングをラインメモリに対して制御するときに、処理前・メモリ出力タイミングの直後に処理後・メモリ入力タイミングを実行することを特徴とする。
【００１７】
他の形態のデータ送信方法の形態は、他の形態において、データ処理部で処理された後のラインデータを、データ処理部で処理される前のラインデータが記憶される時間的な遅延の相対的に大きいラインメモリの領域に記憶することを特徴とする。
【００１８】
他の形態のデータ送信方法の形態は、他の形態において、前記データ処理部で処理された後のラインデータが記憶されたラインメモリの領域に、前記データ処理部で処理される前のラインデータが記憶されるまで、ラインデータの再送要求に応答することを特徴とする。
【００１９】
他の形態のデータ送信方法の形態は、他の形態において、データ処理部で処理された後のラインデータをラインメモリに一時的に記憶してから、データ処理部で処理される前のラインデータが読み出された後のラインメモリの領域に、データ処理部で処理された後のラインデータを移動して記憶することを特徴とする。
【発明の効果】
【００２０】
本発明によれば、同じラインメモリを用いて、シリアルデータをパラレルデータ形式のデータラインブロックに変換し、画像処理後のデータラインパックをシリアルデータに変換することができ、画像処理装置で処理された後のラインデータがラインメモリに記憶されてから、画像処理装置で処理された後のラインデータが記憶されている所定のラインメモリの領域に、画像処理装置で処理される前のラインデータが記憶されるまでの間は、何度でも画像処理装置で処理された後のラインデータを読み出すことが可能になり、データ受信装置からの再送要求に対し、新たなラインメモリ等の記憶媒体を用いることなく応答することができ、またラインデータがシリアルデータ形式で入力される動作を停止させる必要がないためデータ転送システム全体のデータ転送効率を下げることがないという効果がある。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態のデータ送信装置と、データ受信装置とを接続したシステムを示す図である。
【図２】同じく、ブラックの色に関するデータ送信装置の一部を示す図である。
【図３】データ送信される画像データのデータストリームを説明する図である。
【図４】画像データをデータ処理して圧縮する内容を説明する図である。
【図５】圧縮データのデータストリームを説明する図である。
【図６】データ送信装置で送信されるデータのタイミングチャートを示す図である。
【図７】従来の装置でデータを送信する際の動作を説明する図である。
【図８】ラインメモリを共用する内容を説明する図である。
【図９】従来の装置において、データ送信時に、エラーが発生して圧縮部への入力を止めてデータを再送する内容を説明する図である。
【図１０】同じく、他のラインでエラーが発生して圧縮部への入力を止めてデータを再送する内容を説明する図である。
【図１１】従来の装置において、データ送信時に、エラーが発生して圧縮部への入力を止めることなくデータを再送する内容を説明する図である。
【図１２】同じく、他のラインでエラーが発生して圧縮部への入力を止めることなくデータを再送する内容を説明する図である。
【図１３】従来の装置において、ラインメモリの共用状態を説明する図である。
【図１４】本発明の実施形態１におけるラインメモリの共用状態を説明する図である。
【図１５】実施形態１において、データ送信時に、エラーが発生して圧縮部への入力を止めることなくデータを再送する内容を説明する図である。
【図１６】同じく、他のラインでエラーが発生して圧縮部への入力を止めることなくデータを再送する内容を説明する図である。
【図１７】本発明の実施形態２において、ラインデータに格納された処理済みのデータを移動する内容を説明する図である。
【図１８】実施形態２において、データ送信時に、エラーが発生して圧縮部への入力を止めることなくデータを再送する内容を説明する図である。
【図１９】同じく、他のラインでエラーが発生して圧縮部への入力を止めることなくデータを再送する内容を説明する図である。
【発明を実施するための形態】
【００２２】
以下に、本発明の実施形態のデータ送信装置と、データ受信装置と、からなる伝送システムについて説明する。
コントローラー１０とエンジン３０とはネットワーク２０により接続されており、画像形成装置の一部を構成している。コントローラー１０は本発明のデータ送信装置に相当し、エンジン３０はデータ受信装置に相当する。
コントローラー１０には、画像データ出力部２を有しており、色（Ｙ、Ｍ、Ｃ、Ｋ）毎に、３２ビットの画像データをシリアル形式で順次出力する。なお、本発明としては、伝送する色の数は特に限定されるものではなく、１色のものであってもよい。
【００２３】
画像データ出力部２には、各色用の信号線３Ｙ、３Ｍ、３Ｃ、３Ｋが接続されている。信号線３Ｙはイエローの画像データを送信し、信号線３Ｍはマゼンタの画像データを送信し、信号線３Ｃはシアンの画像データを送信し、信号線３Ｋはブラックの画像データを送信する。各信号線は、４つの信号線に分岐しており、３つの信号線には、それぞれ１つのＦＩＦＯが接続されており、他の１つの信号線にはＦＩＦＯが設けられていない。なお、全ての信号線がＦＩＦＯに接続されているものであってもよい。ＦＩＦＯに接続された信号線では、ＦＩＦＯに対する画像データの書き込み、読み出しを行うことができる。
分岐した各信号線の先端側は、各色において、それぞれ圧縮部４Ｙ、４Ｍ、４Ｃ、４Ｋに接続されている。ＦＩＦＯは本発明におけるラインメモリに相当する。
【００２４】
圧縮部４Ｙ、４Ｍ、４Ｃ、４Ｋは、ブロックデータの圧縮を行うことができ、例えばＢＴＣ圧縮を行うことができる。この結果、圧縮部４Ｙ、４Ｍ、４Ｃ、４Ｋでは、入力データの総容量よりも小さい総容量とした出力データが出力される。なお、圧縮率は本発明としては特に限定されるものではなく、圧縮方法も特に限定されるものではない。
圧縮部４Ｙ、４Ｍ、４Ｃ、４Ｋは、本発明のデータ処理部に相当する。本発明のデータ処理部は、圧縮に限らず、その他の画像処理などの処理を行うものであってもよい。本発明としてはデータ処理部の処理内容が特定のものに限定されるものではないが、少なくとも、入力画像データの総データ量に対し、出力画像データの総データ量が小さくなるものであることが必要である。
【００２５】
圧縮部４Ｙ、４Ｍ、４Ｃ、４Ｋでは、画像処理後の画像データを４ビットで出力する４つの信号線をそれぞれ有している。信号線は、図１では示していないが、３つの信号線では入力側で用いた３つのＦＩＦＯ（８ｋｗｏｒｄ、３２ビット）に接続されて、画像データの書き込み、読み出しが可能になっている。
圧縮部４Ｙ、４Ｍ、４Ｃ、４Ｋの出力側では、各色において、ＦＩＦＯを介した３つの信号線と、ＦＩＦＯを介していない１つの信号線は、各色においてパッキング部６Ｙ、６Ｍ、６Ｃ、６Ｋに接続されている。パッキング部６Ｙ、６Ｍ、６Ｃ、６Ｋでは４ビットのデータのパッキングがされて８ビットの画像データが作成される。パッキング部６Ｙ、６Ｍ、６Ｃ、６Ｋでは、２つの出力用の信号線７ＹＡ、７ＹＢ、７ＭＡ、７ＭＢ、７ＣＡ、７ＣＢ、７ＫＡ、７ＫＢを有している。
２つの出力信号線の１つは画像データ送信部８に接続され、他の１つはＦＩＦＯに接続されており、画像データの書き込み、読み出しが可能になっている。このＦＩＦＯから読み出された画像データは画像データ送信部８に送信される。
【００２６】
画像データ送信部８は、ネットワーク２０に接続されており、シリアル形式の画像データをネットワーク２０を通して画像データ受信部３１に送信することができる。画像データ送信部８と画像データ受信部３１における通信方法は本発明としては特に限定されるものではなく、既知の通信方法によって通信を行うことができる。この実施形態では、画像データ送信部８はＶｂｙＯｎｅ（商標）のインターフェースを有しており、ネットワーク２０を通じてデータのシリアル通信を行うことができる。
【００２７】
なお、この実施形態では、画像データの送受信を、ネットワークを通じて行うものとして説明しているが、本発明としては通信経路が特に限定されるものではなく、シリアルケーブルなどの通信経路で通信を行うものであってもよく、また、１つの装置内で通信線を介して通信を行うものでもよく、本発明としては通信を行う手段が特定のものに限定されるものではない。
コントローラー１０では、画像データ出力部２や、後述する遅延部やセレクタ、ＦＩＦＯの書き込み、読み出しの制御、画像データ送信部８などの制御を行う制御部１を有している。制御部１は、ＣＰＵやＣＰＵ上で動作するプログラムなどによって構成される。なお、制御部１は、他のユニット内に内蔵される形で備えられるものであってもよい。
【００２８】
エンジン３０は、画像データ送信部８から送信される８ビットのデータを受信するインターフェースを有する画像データ受信部３１を備えており、画像データ受信部３１は、ネットワーク２０に接続されている。
画像データ受信部３１には、受信した画像データに基づいて色毎にデータの送信を行う２つの信号線３２Ｙ、３２Ｍ、３２Ｃ、３２Ｋを有しており、各色において１つの信号線は、ＦＩＦＯに接続されて画像の書き込み、読み出しが可能になっており、読み出しの信号線は各色で伸長部３３Ｙ、３３Ｍ、３３Ｃ、３３Ｋに接続されている。伸長部３３Ｙ、３３Ｍ、３３Ｃ、３３Ｋでは、圧縮されたデータを伸長してＤＤＲ３のＳＤＲＡＭ３４に８ビットのデータを順次格納する。
【００２９】
次に、コントローラー１０の細部を図２に基づいて説明する。この図では、ブラックの画像データの送信構成について説明する。他色においても同様の構成を有しており、その説明は省略する。
画像データ出力部２から送られる信号線３Ｋでは、遅延部１１を介してセレクタ１２に接続されている。セレクタ１２の出力側の端子に４つの選択先の信号線が接続されており、セレクタ出力端子０にはＦＩＦＯ０が接続された信号線が接続され、セレクタ出力端子１にＦＩＦＯ１が接続された信号線が接続され、セレクタ出力端子２にＦＩＦＯ２が接続された信号線が接続されており、セレクタ出力端子３には、ＦＩＦＯを介在させていない信号線が接続されている。各信号線は、ＦＩＦＯを介在させたもの、ＦＩＦＯを介在させないものそれぞれが圧縮部４Ｋのデータインプット部ＤＩ０〜ＤＩ３にそれぞれ接続されており、データ処理後のデータは、データアウトプット部ＤＯ０〜ＤＯ３から出力されている。
【００３０】
データアウトプット部ＤＩ０の信号線は、セレクタ１４のセレクタ入力端子０にＦＩＦＯを介することなく接続されており、データアウトプット部ＤＩ１の信号線は、ＦＩＦＯ０を介してセレクタ１４のセレクタ入力端子１に接続されており、データアウトプット部Ｄ２の信号線は、ＦＩＦＯ１を介してセレクタ１４のセレクタ入力端子１に接続されており、データアウトプット部ＤＯ３の信号線は、ＦＩＦＯ２を介してセレクタ１４のセレクタ入力端子２に接続されている。
これらのＦＩＦＯ０〜ＦＩＦＯ２は、圧縮部４Ｋに入力される際に使用されるＦＩＦＯ０〜ＦＩＦＯ２と同じラインメモリである。
セレクタ１４では、出力側端子に接続された信号線がセレクタ１５のセレクタ入力端子０に接続されている。
また、入力された画像データは、圧縮部に送られるデータと同じデータがバイパスによってセレクタ１５のセレクタ入力端子１に入力されている。
【００３１】
セレクタ１５の出力端子からは、パッキング部６Ｋに４ビットの画像データで送信されており、パッキング部６Ｋでは４ビットのデータがパッキングされて８ビットのデータによって出力される。パッキング部６Ｋには、ＣＬＫ信号、ＰＣＬＫ信号、ＤＷＳＥＬ信号が入力されている。パッキング部６Ｋでは、２つのＦＩＦＯを利用しており、容量に余裕があれば圧縮部４Ｋの入力側で用いるＦＩＦＯの一部を用いることができる。
パッキング部６Ｋからは８ビットの画像データが出力され、ＣＲＣ付与・再送部１６Ｋに入力されている。
【００３２】
ＣＲＣ付与・再送部１６Ｋでは、データ送信装置からデータ受信装置に送信されるデータのライン毎に、ＣＲＣデータを付与する。この際に、ブロックデータから作成された複数ラインの全てについて圧縮部４Ｋに用いたＦＩＦＯのいずれかを用いて書き込みを行う。ブロックデータが更新されると、新しいブロックデータから作成された複数ラインの全てについて書き込みが更新される。
【００３３】
ＣＲＣ付与・再送部１６Ｋでは、ＰＣＬＫ信号、ＥＲＲＯＲ信号、ＲＥＳＥＮＤ＿ＥＮ信号が加えられる。ＥＲＲＯＲ信号を受けるとＦＩＦＯにおける複数ラインのデータの保持が継続される。画像データ受信装置からＲＥＳＥＮＤ＿ＥＮ信号による再送要求を受けると、ＦＩＦＯに書き込まれているデータの中から再送要求がされたラインデータを読み出して、データ送信部１０で送信しているシリアルデータの途中に加えて送信を行う。この送信は、ＣＲＣの判定によって不良判定がされたライン分を少なくとも送信する。再送要求がされたデータの前後のデータを含めて再送をするようにしてもよい。
【００３４】
次に、この実施形態のデータ送信装置で扱うデータストリームの例について説明する。
図３の左方上部に示す画像データのデータストリーム構成は、ラスタースキャンの順番に８つの画素が出力されており、１つのブロックを８列としている。
１画素の画像データは８ビットで構成されている。画像の扱いでは、データ効率を上げるために２走査分を１つにして扱っており、１画素パックは、隣接する２画素×２ラインにより構成する。すなわち１画素パックは８ビット×４＝３２ビットからなる。この画素パックの画素を、図示右上に示すように１ラインとして順次出力する。１画素ブロックは、１６画素パック（隣接する８画素×８ライン）で８画素×８ライン×８ビット＝５１２ビットからなる。
なお、本発明としては、画像データのデータストリームが特定のものに限定されるものではなく、任意のまとまりで画像データを送ることができる。また、画素の大きさや画素ブロックの大きさが特定のものに限定されるものではない。
【００３５】
図４は、原画像データを圧縮部で圧縮して圧縮データを得る内容を説明している。
図３で示した１画素ブロック（８画素×８ライン×８ビット）は、隣接する４画素が圧縮されて４ビットになり、全体として４画素×４ライン（４画素×４ライン×４ビット＝６４ビット）となる。
【００３６】
図５は、圧縮部でデータ処理された符号データのデータストリームを示すものである。
符号ブロックは、４画素×４ライン＝１６符号からなり、４画素×４ライン×４ビット＝６４ビットが同時に形成される。この結果、圧縮部で処理された画像データは、処理前の総データ量よりも総データ量が小さくなっている。
【００３７】
図６は、画像データ送信部でラインデータを送る際のタイミングチャート示すものである。図の上部からＶＶＩ信号、ＨＶＩ信号、ＩＮＤＩ信号、ＥＲＲＯＲ信号のチャートが表示され、その下方にブラックのＤＫＩ（３１、０）データのチャートが示されている。Ｎ〜（Ｎ＋７）の表示が、そのライン数におけるデータ送出を意味している。Ｘは、データを送信していない時間を示している。この例では、（Ｎ＋２）のデータを送出した後、（Ｎ＋３）のデータ送出時にＥＲＲＯＲ信号が一時的にローになってＥＲＲＯＲが生じていることを示している。その際に、再送のためにデータの入力が停止ししている。この状態は、再送を行っていない状態を示すものであり、従来装置における動作である。
【００３８】
図７は、圧縮部の入力、出力に際し、ＦＩＦＯを用いた従来の装置のタイミング例を示すものである。
各データの入力、送信のタイミングは、遅延部とセレクタの動作に基づいて決定され、以下の動作は制御部１によって制御される。
画像データのデータストリームに従って、セレクタ入力端子０の画素パック（以下、ライン０という）は、ＦＩＦＯ０に書き込まれる。次に、セレクタ入力端子１の画素パック（以下、ライン１という）は、ＦＩＦＯ１に書き込まれる。さらに、セレクタ入力端子２の画素パック（以下、ライン２という）は、ＦＩＦＯ２に書き込まれる。セレクタ入力端子３の画素パック（以下、ライン３という）は、ＦＩＦＯを介することなく送られる。
【００３９】
ライン３の画像データおよび、ＦＩＦＯに書き込まれたライン０、１、２の画像データは、遅延部１１の動作によって同時に読み出されることでデータブロックとされて圧縮部４Ｋに入力される。圧縮部ではデータブロックの状態で、圧縮された符号データ０、１、２、３が得られる。これらの符号データ０、１、２、３は、圧縮部の入力前に利用したＦＩＦＯに書き込まれる。すなわち、符号データ１は、ＦＩＦＯ０に書き込み、符号データ２はＦＩＦＯ１に書き込み、符号データ３はＦＩＦＯ２に書き込まれる。符号データ０は、ＦＩＦＯを介することなく送信される。これらのデータは、符号データ０、符号データ１、符号データ２、符号データ３の順で、読み出しおよび送出を行うことで、シリアル形式のデータを得ることができる。
なお、制御部１では、圧縮部で処理された後のラインデータを、圧縮部で処理される前のラインデータが記憶される時間的な遅延の相対的に大きいラインメモリの領域に記憶している。
【００４０】
続いて、ＦＩＦＯ０にライン４を書き込み、ＦＩＦＯ１にライン５を書き込み、ＦＩＦＯ２にライン６を書き込み、ライン７を、ＦＩＦＯを介することなく送り出す。これらのデータは同時に取得してデータブロックの状態で圧縮部に入力する。
上記の手順を以降も繰り返すことで、符号データをシリアル形式で得て送出することができる。
【００４１】
図８は、同一のＦＩＦＯを用いて圧縮部への画像データと入力と符号データの出力を行う状態を説明する図である。
原画像の３２ビットの画素パックは、順次、ＦＩＦＯ０、ＦＩＦＯ１、ＦＩＦＯ２、直接送信の順に画素パックが送られて同時に読み込まれて圧縮部に送り込まれることでデータブロック状のデータが送られる。これを繰り返すことで、データブロック毎にパラレル状にデータ入力される。圧縮部では、各画素が４ビットに圧縮されて、同時に直接送信、ＦＩＦＯ０、ＦＩＦＯ１、ＦＩＦＯ２に送信され、順次取り出されてシリアル状に送信がなされる。
【００４２】
上記メモリの動作では、シリアルデータ形式で入力されるラインデータをラインメモリで記憶する処理前・メモリ入力タイミング、ラインメモリに記憶された処理前のラインデータをパラレルデータ形式で読み出す処理前・メモリ出力タイミング、データ処理装置で処理された後のパラレルデータ形式の複数ライン分のラインデータをラインメモリで一時的に記憶する処理後・メモリ入力タイミング、ラインメモリで記憶された処理後のラインデータをシリアルデータ形式で読み出す処理後・メモリ出力タイミング、の４タイミングをラインメモリに対して制御するときに、処理前・メモリ出力タイミングの直後に処理後・メモリ入力タイミングが実行される。これらの動作は、制御部１の制御によって実行される。
なお、制御部１では、圧縮部で処理された後のラインデータを、圧縮部で処理される前のラインデータが記憶される時間的な遅延の相対的に大きいラインメモリの領域に記憶するのが望ましい。
【００４３】
上記構成では、シリアルデータ形式で入力される複数ライン分のラインデータを複数のラインメモリで記憶して複数ライン分を同時に読み出すことでパラレルデータ形式のラインデータブロックに変換して画像処理装置に入力すると共に、画像処理装置でラインデータブロック毎に処理されて、画像処理装置からパラレルデータ形式で出力される複数ライン分のラインデータをラインメモリで一時的に記憶して順次読み出すことでシリアルデータ形式の複数ライン分のラインデータに変換して出力することができる。
【００４４】
上記動作では、データ送信にエラーがないものとして説明しているが、データ送信において、ノイズなどによってエラーが発生する可能性がある。従来は、圧縮部の入力側と出力側で同一のＦＩＦＯを利用しているため、ＥＲＲＯＲが発生して再送するときは、ＦＩＦＯへのデータ入力を止めている。以下に従来の装置を前提に説明する。
【００４５】
図９の上段の図は、ライン０でエラーが生じて再送する状態を示している。ライン０を再送するために、ＦＩＦＯへのデータのライト、リードを行わないようにしている。
図９の中段の図は、ライン１でエラーが生じた場合であり、ライン１を再送する際にはＦＩＦＯへのデータのライト、リードを行わないようにしており、ＦＩＦＯに保持されているラインデータを再送する。
図９の下段の図は、ライン２でエラーが生じた場合であり、ライン２の再送ではＦＩＦＯへのデータのライト、リードを行わないようにしており、ＦＩＦＯに保持されているラインデータを再送する。
図１０は、上段の図が３ライン目でエラーが生じた場合であり、下段の図が４ライン目でエラーが生じた場合であり、再送の際にそれぞれＦＩＦＯへのデータのライト、リードを行わないようにしており、ＦＩＦＯに保持されているラインデータを再送する。
【００４６】
上記したように、エラーが生じて再送を行う場合にＦＩＦＯへの入力を停止するので、データ送信の効率が低下する。これに対し、エラーが発生した場合にＦＩＦＯへの入力を止めることなく再送を行ったときの状態を説明する。
図１１の上段の図は、ライン０でエラーが発生して再送を行う場合、ＦＩＦＯへの入力を止めないものとしている。このためＦＩＦＯ０に保持されていたライン１の符号ストリームがライン４に変わってしまい、ライン１を読み出すタイミングでライン１のデータを適正に読み出すことができなくなる。
図１１の中段の図は、ライン１でエラーが発生して再送を行う場合、ＦＩＦＯへの入力を止めないものとしている。このため、ＦＩＦＯ１に保持されていたライン２の符号ストリームがライン５に変わってしまい、ライン２を読み出すタイミングでライン２のデータを適正に読み出すことができなくなる。
図１１の下段の図は、ライン２でエラーが発生して再送を行う場合、ＦＩＦＯへの入力を止めないものとしている。このため、ＦＩＦＯ２に保持されていたライン３の符号ストリームがライン６に変わってしまい、データを適正に送信することができない。
図１２の上段の図は、ライン３でエラーが発生して再送を行う場合、ＦＩＦＯへの入力を止めなくても、再送用ＦＩＦＯからライン３の符号ストリームを読み出しながらライン４の符号ストリームを書き込めば問題は起きない。限られたラインのエラーのみで問題が生じないものとなっている。
図１２の下段の図は、ライン４でエラーが発生して再送を行う場合、ＦＩＦＯへの入力を止めないと、ＦＩＦＯ０に保持されていたライン５の符号ストリームがライン８に変わってしまい、データを適正に送信することができない。
上記のように、従来の手法では、エラーが生じて再送を行う場合には、圧縮部へのデータ送信を中止することが必要になる。
【００４７】
次に、圧縮部の入力および出力でＦＩＦＯを利用する形態について説明する。
従来技術におけるＦＩＦＯの共用では、データ処理された符号データは、図１３に示すように、入力で用いた各ＦＩＦＯのそれぞれについて一部領域（４ｋｗｏｒｄの４ビット）を用いて書き込み、読み出しを行っている。
一方、本実施形態では、図１４に示すように、符号データは、入力で用いた全てのＦＩＦＯを用いるのではなく、データブロックにおける全ての複数ラインを４ｋｗｏｒｄ３２ビットの領域で、１つのＦＩＦＯ（図ではＦＩＦＯ２）に書き込んでいる。これにより、全ての符号データを保持することが容易になり、エラー発生時の再送の際に、圧縮部に対するデータ入力を停止することなく再送を行うことが可能になる。
【００４８】
次に、本実施形態１における動作について説明する。
実施形態１では、図１５に示すように、画像データのデータストリームに従って、セレクタ入力端子０のライン０のデータは、ＦＩＦＯ０に書き込まれる。次に、セレクタ入力端子１のライン１のデータは、ＦＩＦＯ１に書き込まれる。さらに、セレクタ入力端子２のライン２のデータはＦＩＦＯ２に書き込まれる。セレクタ入力端子３のライン３のデータは、ＦＩＦＯを介することなく送られる。
ライン３のデータおよび、ＦＩＦＯに書き込まれたデータは、同時に読み出されることでデータブロックとされて圧縮部４Ｋに入力され、圧縮された符号データ０、１、２、３が得られる。これらの符号データ０、１、２、３は、圧縮部の入力前に利用したＦＩＦＯ２の前半アドレスに全て書き込まれる。これらのデータは、読み出しおよび送出を行うことで、シリアル形式のデータを得ることができる。また、これらの符号データは、次の符号データが書き込まれるまで保持される。また、圧縮部で処理される前のラインデータが記憶されるまで、ラインデータの再送要求に応答する。
【００４９】
続いて、ＦＩＦＯ０にライン４のデータを書き込み、ＦＩＦＯ１にライン５のデータを書き込み、ＦＩＦＯ２にライン６のデータを書き込み、ライン７のデータを、ＦＩＦＯを介することなく送り出す。これらのデータは同時に取得してデータブロックの状態で圧縮部に入力する。圧縮された符号データ４、５、６、７が得られる。これらの符号データ４、５、６、７は、圧縮部の入力前に利用したＦＩＦＯ２の前半アドレスに全て書き込まれる。これにより先に書き込まれた符号データ０、１、２、３に符号データ４、５、６、７が上書きされる。
符号データ４、５、６、７は、読み出しおよび送出を行うことで、シリアル形式のデータを得ることができる。
上記の手順を繰り返すことで、符号データをシリアル形式で送出することができる。
なお、本実施形態では、符号データの格納を所定のＦＩＦＯに全て行う点以外では、上記した装置構成および動作内容は従来装置として説明したものと同様である。
【００５０】
次に、データ受信装置からエラー通知があり、再送を行う場合について説明する。
図１５の上段の図に示すように、ライン０でエラーが発生したとする。この場合、ＦＩＦＯ２に保持されている複数ライン全ての符号データを用いてライン０のデータを再送し、以降のラインのデータを送信する。
図１５の中段の図で示すようにライン１でエラーが発生した場合、ライン０、１（エラー）は送信されているため、ＦＩＦＯ２に保持されているデータからライン１のデータを再送し、その後、ライン２、３以降のデータを送信する。
図１５の下段の図で示すように、ライン２でエラーが発生したとする。この場合、ライン０、１、２（エラー）が送信された後、ＦＩＦＯ２に保持されているデータを用いてライン２のデータを再送し、その後、ライン３以降のデータを送信する。
【００５１】
図１６の上段の図では、ライン３でエラーが発生した場合を示している。ライン０、１、２、３（エラー）が送信された後、ＦＩＦＯ２に保持されているデータからライン３のデータを再送する。その後、ＦＩＦＯには、ライン４以降のデータが書き込まれ、符号データ４〜７がＦＩＦＯ２の前半アドレスに書き込まれる。読み出しおよび送出では、符号データ４以降に対し行われる。
図１６の下段の図では、ライン４でエラーが発生した場合を示している。ライン０、１、２、３、４（エラー）が送信される。この際に、ＦＩＦＯ２の前半アドレスには、ライン４〜７のデータが保持されている。ＦＩＦＯ２に保持されているデータからライン４のデータを読み出し再送する。読み出しは符号データ５以降に対し行われて送出される。
【００５２】
本実施形態では、ラインデータブロック生成（シリアル−パラレル変換）と、ラインデータブロック分解（パラレル−シリアル変換）とについて、同じラインメモリを用いて実現することができる。圧縮部で処理された後のラインデータがラインメモリに記憶されてから、圧縮部で処理された後のラインデータが記憶されている所定のラインメモリの領域に、画像処理装置で処理される前のラインデータが記憶されるまでの間は、何度でも画像処理装置で処理された後のラインデータを読み出すことが可能になる。
したがって、データ送信装置は、データ受信装置からの再送要求に対して、新たなラインメモリ等の記憶媒体を用いることなく応答することができ、またラインデータがシリアルデータ形式で入力される動作を停止させる必要がないためデータ転送システム全体のデータ転送効率を下げることはない。
【００５３】
なお、上記実施形態では、符号データを一時記憶した際にＦＩＦＯ内のアドレス位置を変更しないものとしたが、保持の途中でアドレス位置を変更するようにしてもよい。
図１７は、ＦＩＦＯの前半のアドレスに複数ライン全ての符号データを格納保持した後、所定の時期にアドレス位置を前半から後半に移動する状態を示す図である。
この動作に基づいてデータストリームを行う実施形態２について説明する。
【００５４】
図１８に示すように、画像データのデータストリームに従って、セレクタ入力端子０のライン０のデータは、ＦＩＦＯ０に書き込まれる。次に、セレクタ入力端子１のライン１のデータは、ＦＩＦＯ１に書き込まれる。さらに、セレクタ入力端子２のライン２のデータはＦＩＦＯ２に書き込まれる。セレクタ端子３のライン３のデータは、ＦＩＦＯを介することなく送られる。
ライン３のデータおよび、ＦＩＦＯに書き込まれたデータは、同時に読み出されることでデータブロックとされて圧縮部４Ｋに入力され、圧縮された符号データ０、１、２、３が得られる。これらの符号データ０、１、２、３は、圧縮部の入力前に利用したＦＩＦＯ２の前半アドレスに全て書き込まれる。その後、適宜時期に、後半アドレスに移動する。これらのデータは、読み出しおよび送出を行うことで、シリアル形式のデータを得ることができる。また、これらの符号データは、次の符号データが書き込まれるまで保持される。また、圧縮部で処理される前のラインデータが記憶されるまで、ラインデータの再送要求に応答する
【００５５】
また、ＦＩＦＯ０にライン４を書き込み、ＦＩＦＯ１にライン５を書き込み、ＦＩＦＯ２にライン６を書き込み、ライン７を、ＦＩＦＯを介することなく送り出す。これらのデータは同時に取得してデータブロックの状態で圧縮部に入力する。圧縮された符号データ４、５、６、７が得られる。これらの符号データ４、５、６、７は、圧縮部の入力前に利用したＦＩＦＯ２の前半アドレスに全て書き込まれる。これにより先に書き込まれた符号データ０、１、２、３は後半アドレスに保持されており、上記符号データの書き込みで上書きされるものではないが、適宜時期に消去するか、前半に書き込まれたデータを後半に移動させることで上書きがなされる。
符号データ４、５、６、７は、読み出しおよび送出を行うことで、シリアル形式のデータを得ることができる。
上記の手順を繰り返すことで、符号データをシリアル形式で送出することができる。
【００５６】
次に、データ受信装置からエラー通知があり、再送を行う場合について説明する。
図１８の上段に示すように、ライン０でエラーが発生したとする。この場合、ＦＩＦＯ２の後半アドレスに保持されているデータを用いてライン０のデータを再送し、以降のラインのデータを送信する。
図１８の中段で示すようにライン１でエラーが発生した場合、ライン０は送信されているため、ＦＩＦＯ２の後半アドレスに保持されているデータからライン１のデータを再送し、その後、ライン２、３以降のデータを送信する。
図１８の下段で示すように、ライン２でエラーが発生したとする。この場合、ライン０、１が送信された後、ＦＩＦＯ２の後半アドレスに保持されているデータを用いてライン２のデータを再送し、その後、ライン３以降のデータを送信する。
【００５７】
図１９の上段では、ライン３でエラーが発生した場合を示している。ライン０、１、２、３（エラー）が送信された後、ＦＩＦＯ２の後半アドレスに保持されているデータからライン３のデータを再送する。その後、ＦＩＦＯには、ライン４以降のデータが書き込まれ、符号データ４〜７がＦＩＦＯ２の前半アドレスに書き込まれる。読み出しおよび送出では、符号データ４以降に対し行われる。
図１９の下段では、ライン４でエラーが発生した場合を示している。ライン０、１、２、３、４（エラー）が送信される。この際に、ＦＩＦＯ２の後半アドレスには、ライン４〜７のデータが保持されている。ＦＩＦＯ２に保持されているデータからライン４のデータを読み出し再送する。読み出しは符号データ５以降に対し行われて送出される。
【００５８】
なお、上記実施形態では、画像データの送信を前提に説明を行ったが、本発明は画像データの送信に限定されるものではなく、データを処理して送信を行う用途に広く利用することが可能である。
【００５９】
以上、上記実施形態に基づいて本発明の説明を行ったが、本発明の範囲が上記説明の内容に限定されるものではなく、本発明の範囲を逸脱しない限りは本実施形態に対する適宜の変更が可能である。
【符号の説明】
【００６０】
１    制御部
２    画像データ出力部
４Ｙ、４Ｍ、４Ｃ、４Ｋ  圧縮部
６Ｋ、６Ｍ、６Ｃ、６Ｋ  パッキング部
１０    コントローラー
１１    遅延部
１２    セレクタ
１３    遅延部
１４    セレクタ
１５    セレクタ
１６Ｋ  ＣＲＣ付加・再送部
【図１】
2018181009.tif 000003
【図２】
2018181009.tif 000004
【図３】
2018181009.tif 000005
【図４】
2018181009.tif 000006
【図５】
2018181009.tif 000007
【図６】
2018181009.tif 000008
【図７】
2018181009.tif 000009
【図８】
2018181009.tif 000010
【図９】
2018181009.tif 000011
【図１０】
2018181009.tif 000012
【図１１】
2018181009.tif 000013
【図１２】
2018181009.tif 000014
【図１３】
2018181009.tif 000015
【図１４】
2018181009.tif 000016
【図１５】
2018181009.tif 000017
【図１６】
2018181009.tif 000018
【図１７】
2018181009.tif 000019
【図１８】
2018181009.tif 000020
【図１９】
2018181009.tif 000021