(57)【要約】【課題】半導体集積回路に外付けされる振動子の長寿命化を図る。【解決手段】半導体集積回路３００は、センサ信号処理装置の一部を構成する。半導体集積回路３００は、圧電振動子ＸＯ（振動子の一例）の端部が接続される端子ＸＴＩＮ及びＸＴＯＵＴと、圧電振動子ＸＯを発振させる発振回路ＯＳＣ１２と、を有する。発振回路ＯＳＣ１２は制御信号ＣＴＲＬに基づいて圧電振動子ＸＯを間欠的に発振させる。圧電振動子ＸＯが発振している第１の期間と圧電振動子ＸＯが発振していない第２の期間とが交互に切り替わる。前記第１の期間では端子ＸＴＩＮ及びＸＴＯＵＴの電位がハイレベルとローレベルとに相補的に交互に切り替わる。前記第２の期間では端子ＸＴＩＮ及びＸＴＯＵＴの電位が前記ローレベルに固定される。【選択図】図８
2018042012.tif 000002
【特許請求の範囲】
【請求項１】
センサから出力されるセンサ信号を処理するセンサ信号処理装置の一部を構成する半導体集積回路であって、
前記半導体集積回路に外付けされる振動子の一端が接続される第１の端子と、
前記振動子の他端が接続される第２の端子と、
前記第１の端子及び前記第２の端子を介して接続される前記振動子を発振させる発振回路と、を有し、
前記発振回路は制御信号に基づいて前記振動子を間欠的に発振させ、
前記発振回路が前記振動子を発振させている第１の期間と前記発振回路が前記振動子を発振させていない第２の期間とが交互に切り替わり、
前記第１の期間では前記第１の端子及び前記第２の端子の電位がハイレベルとローレベルとに相補的に交互に切り替わり、
前記第２の期間では前記第１の端子及び前記第２の端子の電位が前記ローレベルに固定されることを特徴とする半導体集積回路。
【請求項２】
前記第１の期間が前記第２の期間より短い請求項１に記載の半導体集積回路。
【請求項３】
一の前記第１の期間において前記センサ信号処理装置が前記センサ信号を複数回処理する請求項１又は請求項２に記載の半導体集積回路。
【請求項４】
前記発振回路は前記振動子を発振させてクロック信号を生成する請求項１〜３のいずれか一項に記載の半導体集積回路。
【請求項５】
一の前記第１の期間の長さが前記クロック信号に基づいて定められる請求項４に記載の半導体集積回路。
【請求項６】
前記振動子が前記センサに内蔵されている請求項１〜３のいずれか一項に記載の半導体集積回路。
【請求項７】
前記半導体集積回路の外部から前記半導体集積回路に供給されるトリガー信号に基づいて前記第１の期間の開始タイミングが定められる請求項１〜６のいずれか一項に記載の半導体集積回路。
【請求項８】
前記発振回路が、
ＮＡＮＤ回路と、
前記ＮＡＮＤ回路の出力端子と前記第２の端子との間に設けられる第１のスイッチと、
電位が前記ローレベルに固定されている部分と前記第２の端子との間に設けられる第２のスイッチと、
一端が前記第１の端子に接続され他端が前記第２の端子に接続される抵抗と、を有し、
前記第１の期間では前記第１のスイッチがオン状態になり前記第２のスイッチがオフ状態になり、
前記第２の期間では前記第１のスイッチがオフ状態になり前記第２のスイッチがオン状態になる請求項１〜７のいずれか一項に記載の半導体集積回路。
【請求項９】
前記第１のスイッチ及び前記２のスイッチが前記制御信号に基づいて制御される請求項８に記載の半導体集積回路。
【請求項１０】
前記ＮＡＮＤ回路がＣＭＯＳ型ＮＡＮＤ回路である請求項８又は請求項９に記載の半導体集積回路。
【請求項１１】
センサと、
請求項１〜１０のいずれか一項に記載の半導体集積回路を含み前記センサから出力されるセンサ信号を処理するセンサ信号処理装置と、を有することを特徴とするセンサシステム。
【請求項１２】
請求項１１に記載のセンサシステムを有することを特徴とする車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ信号を処理するために使用される半導体集積回路に関する。
【背景技術】
【０００２】
センサから出力されるセンサ信号を処理するセンサ信号処理装置は、一般的に発振器を有する構成である（例えば特許文献１参照）。そして、センサ信号処理装置で用いられる発振器は通常圧電振動子を有する構成である。このため、一般的なセンサ信号処理装置は、半導体集積回路と、当該半導体集積回路に外付けされる圧電振動子と、を有する構成となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−２２５７２３号公報（段落０００３）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記の半導体集積回路に対して、例えば、上記の半導体集積回路の電源として一次電池を用い、電池交換を行うこと無く上記の半導体集積回路を長期間（例えば１０年間等）動作可能にする等の要望がある。このような要望を満たすためには、上記の半導体集積回路の低消費電力化を図る必要がある。
【０００５】
上記の半導体集積回路の低消費電力化を実現するための手法として、上記の半導体集積回路を間欠動作させることが考えられる。上記の半導体集積回路を間欠動作させる場合、低消費電力化を推進すればするほど、上記の半導体集積回路が動作を停止している期間が長くなる。したがって、上記の半導体集積回路を間欠動作させる場合において、上記の半導体集積回路に外付けされる圧電振動子の長寿命化を図るには、上記の半導体集積回路が動作を停止しているときに上記の半導体集積回路が圧電振動子に悪影響を与えないことが重要になる。
【０００６】
加速度センサや角速度センサなどのセンサがＭＥＭＳ（Micro Electro Mechanical Systems）技術を用いて形成した圧電振動子やシリコン振動子を内蔵して振動子の振動を利用してセンシングを行い、上記の半導体集積回路が当該センサに内蔵される振動子を発振させる発振回路を有し、センサ信号処理装置が当該センサから出力されるセンサ信号を処理する場合がある。この場合にも、当該センサに内蔵され上記の半導体集積回路に外付けされる振動子の長寿命化を図るには、上記の半導体集積回路が動作を停止しているときに上記の半導体集積回路が当該センサに内蔵される振動子に悪影響を与えないことが重要になる。
【０００７】
本発明は、上記の状況に鑑み、センサ信号を処理するために使用され間欠動作を行う半導体集積回路であって、外付けされる振動子の長寿命化を図ることができる半導体集積回路並びにこれを用いたセンサシステム及び車両を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本明細書中に開示されている半導体集積回路は、センサから出力されるセンサ信号を処理するセンサ信号処理装置の一部を構成する半導体集積回路であって、前記半導体集積回路に外付けされる振動子の一端が接続される第１の端子と、前記振動子の他端が接続される第２の端子と、前記第１の端子及び前記第２の端子を介して接続される前記振動子を発振させる発振回路と、を有し、前記発振回路は制御信号に基づいて前記振動子を間欠的に発振させ、前記発振回路が前記振動子を発振させている第１の期間と前記発振回路が前記振動子を発振させていない第２の期間とが交互に切り替わり、前記第１の期間では前記第１の端子及び前記第２の端子の電位がハイレベルとローレベルとに相補的に交互に切り替わり、前記第２の期間では前記第１の端子及び前記第２の端子の電位が前記ローレベルに固定される構成（第１の構成）である。
【０００９】
また、上記第１の構成の半導体集積回路において、前記第１の期間が前記第２の期間より短い構成（第２の構成）であってもよい。
【００１０】
また、上記第１又は第２の構成の半導体集積回路において、一の前記第１の期間において前記センサ信号処理装置が前記センサ信号を複数回処理する構成（第３の構成）であってもよい。
【００１１】
また、上記第１〜第３いずれかの構成の半導体集積回路において、前記発振回路は前記振動子を発振させてクロック信号を生成する構成（第４の構成）であってもよい。
【００１２】
また、上記第４の構成の半導体集積回路において、一の前記第１の期間の長さが前記クロック信号に基づいて定められる構成（第５の構成）であってもよい。
【００１３】
また、上記第１〜第３いずれかの構成の半導体集積回路において、前記振動子が前記センサに内蔵されている構成（第６の構成）であってもよい。
【００１４】
また、上記第１〜第６いずれかの構成の半導体集積回路において、前記半導体集積回路の外部から前記半導体集積回路に供給されるトリガー信号に基づいて前記第１の期間の開始タイミングが定められる構成（第７の構成）であってもよい。
【００１５】
また、上記第１〜第７いずれかの構成の半導体集積回路において、前記発振回路が、ＮＡＮＤ回路と、前記ＮＡＮＤ回路の出力端子と前記第２の端子との間に設けられる第１のスイッチと、電位が前記ローレベルに固定されている部分と前記第２の端子との間に設けられる第２のスイッチと、一端が前記第１の端子に接続され他端が前記第２の端子に接続される抵抗と、を有し、前記第１の期間では前記第１のスイッチがオン状態になり前記第２のスイッチがオフ状態になり、前記第２の期間では前記第１のスイッチがオフ状態になり前記第２のスイッチがオン状態になる構成（第８の構成）であってもよい。
【００１６】
また、上記第８の構成の半導体集積回路において、前記第１のスイッチ及び前記２のスイッチが前記制御信号に基づいて制御される構成（第９の構成）であってもよい。
【００１７】
また、上記第８又は第９の構成の半導体集積回路において、前記ＮＡＮＤ回路がＣＭＯＳ型ＮＡＮＤ回路である構成（第１０の構成）であってもよい。
【００１８】
本明細書中に開示されているセンサシステムは、センサと、上記第１〜第１０いずれかの構成の半導体集積回路を含み前記センサから出力されるセンサ信号を処理するセンサ信号処理装置と、を有する構成（第１１の構成）である。
【００１９】
本明細書中に開示されている車両は、上記第１１の構成のセンサシステムを有する構成（第１２の構成）である。
【発明の効果】
【００２０】
本明細書中に開示されている半導体集積回路、センサシステム及び車両によれば、発振回路が振動子を発振させていない期間に、第１の端子及び第２の端子の電位がローレベルに固定される。したがって、発振回路が振動子を発振させていない期間において、第１の端子及び第２の端子に外付け接続される振動子が電流及び高電位による悪影響を受けるおそれをなくすことができる。これにより、外付けされる振動子の長寿命化を図ることができる。
【図面の簡単な説明】
【００２１】
【図１】センサシステムの一構成例を示す図
【図２】流量測定の手順を示すタイムチャート
【図３】間欠動作を示すタイムチャート
【図４】発振回路の第１実施例を示す図
【図５】発振回路の比較例を示す図
【図６】ＣＯＳ型ＮＡＮＤ回路の構成を示す図
【図７】ＣＯＳ型ＮＯＲ回路の構成を示す図
【図８】発振回路の第２実施例を示す図
【図９】センサシステムが搭載される車両の外観図
【発明を実施するための形態】
【００２２】
＜センサシステム＞
図１は、センサシステムの一構成例を示す図である。図１に示すセンサシステムは、超音波センサ１００及び２００と、センサ信号処理装置と、を有する。センサ信号処理装置は、半導体集積回路３００と、半導体集積回路３００に外付けされる素子と、を有し、超音波センサ１００及び２００それぞれから出力されるセンサ信号を処理する。半導体集積回路３００は、マイクロコンピュータ４００に接続されており、センサ信号の処理結果をマイクロコンピュータ４００に出力する。
【００２３】
超音波センサ１００及び２００はパイプＰ１に設置される。超音波センサ１００の設置位置と超音波センサ２００の設置位置とはパイプＰ１の軸線方向Ｄ１において互いにずれている。パイプＰ１内では流体がパイプＰ１の軸線方向Ｄ１に沿って流れている。上記のセンサ信号処理装置は、パイプＰ１内を流れる流体の流量を時間ｔ１と時間ｔ２との差分に基づいて測定している。時間ｔ１は、超音波センサ１００から送信された超音波が超音波センサ２００で受信されるまでの時間である。時間ｔ２は、超音波センサ２００から送信された超音波が超音波センサ１００で受信されるまでの時間である。
【００２４】
半導体集積回路３００は、シーケンサ１と、ドライバ２と、パルス信号発生回路３と、アンプ４と、可変利得アンプ５と、波形整形回路６と、コンパレータ７と、可変電圧源８と、タイマー９と、多点平均演算部１０と、を有する。
【００２５】
半導体集積回路３００は発振回路を有している。当該発振回路と、外付け部品である圧電振動子ＸＯ並びにコンデンサＣ１及びＣ２とによってクロック信号が生成される。当該クロック信号は半導体集積回路３００の内部においてタイマー９等の動作基準として用いられる。発振回路の詳細については後述する。
【００２６】
ドライバ２は、シーケンサ１からの指令に基づいてパルス信号発生回路３及びタイマー９を動作させる。
【００２７】
パルス信号発生回路３はパルス信号列を生成してアンプ４に出力する。アンプ４によって増幅されたパルス信号列は、スイッチＳＷ１がオンである場合には超音波センサ１００に供給され、スイッチＳＷ３がオンである場合には超音波センサ２００に供給される。超音波センサ１００及び２００はアンプ４から送られてくるパルス信号列に基づいて超音波を送信する。ここで、流体の流れの上流側に超音波センサ１００が設置され、流体の流れの下流側に超音波センサ２００が設置されているので、以下の説明においては超音波センサ１００を上流側超音波センサ１００と呼び、超音波センサ２００を下流側超音波センサ２００と呼ぶ。
【００２８】
上流側超音波センサ１００及び下流側超音波センサ２００は、超音波を受信すると、受信した超音波に基づいた高周波信号を出力する。スイッチＳＷ２がオンである場合には上流側超音波センサ１００から出力される高周波信号が可変利得アンプ５に供給され、スイッチＳＷ４がオンである場合には下流側超音波センサ２００から出力される高周波信号が可変利得アンプ５に供給される。可変利得アンプ５によって増幅された高周波信号は、波形整形回路６によって波形整形されてパルス信号列に変換される。コンパレータ７は、波形整形回路６から出力されるパルス信号列と、可変電圧源８の出力電圧とを比較し、比較結果をタイマー９に出力する。タイマー９は、コンパレータ７の出力信号に基づいて、上述した時間ｔ１と時間ｔ２との差分を計測する。多点平均演算部１０は、タイマー９によって計測された時間ｔ１と時間ｔ２との差分の平均値を演算し、その演算結果に基づいてパイプＰ１内を流れる流体の流量を求めている。
【００２９】
スイッチＳＷ１及びＳＷ４とスイッチＳＷ２及びＳＷ３とは、シーケンサ１からの指令に基づいて相補的にオン状態とオフ状態とを切り替える。
【００３０】
図２は、パイプＰ１内を流れる流体の流量を測定する手順を示すタイムチャートである。
【００３１】
（上流側送信）
まず初めに、半導体集積回路３００のパルス信号列を送信するために必要な機能部（送信機能部）を起動し、その起動完了後に複数個のパルスを含むパルス信号列を送信し、パルス信号列の送信完了後に送信機能部をオフ状態にする。
【００３２】
（上流側受信）
その後、半導体集積回路３００の高周波信号を受信するために必要な機能部（受信機能部）及び半導体集積回路３００の差分値計測を行うために必要な機能部（計測機能部）を起動し、その起動完了後に複数個の極値を含む高周波信号の受信及び時間ｔ１の計測を順次行い、時間ｔ１の計測完了後に受信機能部及び計測機能部をオフ状態にする。
【００３３】
（下流側送信）
更にその後、送信機能部を再び起動し、その起動完了後に複数個のパルスを含むパルス信号列を送信し、パルス信号列の送信完了後に送信機能部をオフ状態にする。
【００３４】
（下流側受信）
更にその後、受信機能部及び計測機能部を再び起動し、その起動完了後に複数個の極値を含む高周波信号の受信及び時間ｔ２の計測を順次行い、時間ｔ２の計測完了後に受信機能部及び計測機能部をオフ状態にする。
【００３５】
送信機能部、受信機能部、及び計測機能部を必要なときのみオン状態にしているので、図２に示す通り送信機能部、受信機能部、及び計測機能部の消費電流を抑えることができ、低消費電力化を図ることができる。
【００３６】
図３は、間欠動作を示すタイムチャートである。半導体集積回路３００は、発振回路がクロック信号を生成している第１の期間ＰＤ１と、発振回路がクロック信号を生成していない第２の期間ＰＤ２とを交互に切り替えている。
【００３７】
このような発振回路の間欠動作によって低消費電力化を図ることができる。発振回路の間欠動作による消費電力の低減量を大きくする観点から、第１の期間ＰＤ１を第２の期間ＰＤ２により短くすることが望ましい。従って、本実施形態では、一の第１の期間ＰＤ１の長さを５００μＳとし、一の第２の期間ＰＤ２の長さを１．５ｍＳとする。なお、これらの数値はあくまで一例で有り、当然の事ながら他の数値も採用し得る。
【００３８】
一の第１の期間ＰＤ１において、図２に示した時間ｔ１及びｔ２の一対の計測が６４回（ｎ＝６４）繰り返される。図２に示した時間ｔ１及びｔ２の一対の計測並びに６４回の繰り返しは、発振回路によって生成されるクロック信号に基づいて実行される。このため、一の第１の期間ＰＤ１の長さは、発振回路によって生成されるクロック信号に基づいて定められることになる。
【００３９】
マイクロコンピュータ４００は２秒周期でトリガー信号を半導体集積回路３００に送信している。半導体集積回路３００は当該トリガー信号の受信タイミングで期間ＰＤ１を開始する。すなわち、マイクロコンピュータ４００から半導体集積回路３００に送信されるトリガー信号は、半導体集積回路３００にとってウェイクアップ信号となっている。なお、半導体集積回路３００は、時間ｔ１と時間ｔ２との差分の平均値を演算し、その演算結果に基づいてパイプＰ１内を流れる流体の流量を求める処理も期間ＰＤ１内で行っている。
【００４０】
＜発振回路の第１実施例＞
図４は、半導体集積回路３００内に設けられる発振回路の第１実施例を示す図である。発振回路ＯＳＣ１１は、ＮＯＴ回路Ａ１と、ＮＯＲ回路Ａ２と、抵抗Ａ３と、ＡＮＤ回路Ａ４と、を有する構成である。
【００４１】
ＮＯＴ回路Ａ１の入力端子及びＡＮＤ回路Ａ４の第１入力端子に制御信号ＣＴＲＬが供給される。制御信号ＣＴＲＬは、半導体集積回路３００内で生成される信号であって、上述した第１の期間ＰＤ１においてハイレベルになり、上述した第２の期間ＰＤ２においてローレベルになる。したがって、制御信号ＣＴＲＬは、例えばクロック信号ＣＫ及びマイクロコンピュータ４００から出力されるトリガー信号に基づいて生成される。
【００４２】
ＮＯＴ回路Ａ１の出力端子がＮＯＲ回路Ａ２の第１入力端子に接続される。ＮＯＲ回路Ａ２の第２入力端子がＡＮＤ回路Ａ４の第２入力端子、抵抗Ａ３の一端、及び端子ＸＴＩＮに接続される。ＮＯＲ回路Ａ２の出力端子が抵抗Ａ３の他端及び端子ＸＴＯＵＴに接続される。
【００４３】
外付け部品である圧電振動子ＸＯの一端及び外付け部品であるコンデンサＣ１の一端が半導体集積回路３００の端子ＸＴＩＮに接続される。また、圧電振動子ＸＯの他端及び外付け部品であるコンデンサＣ２の一端が半導体集積回路３００の端子ＸＴＯＵＴに接続される。コンデンサＣ１及びＣ２の他端の電位はローレベル（典型的にはグランド電位）に固定されている。
【００４４】
発振回路ＯＳＣ１１は、圧電振動子ＸＯを発振させてクロック信号ＣＫを生成し、ＡＮＤ回路Ａ４の出力端子からクロック信号ＣＫを出力する。また、発振回路ＯＳＣ１１は、制御信号ＣＴＲＬに基づいてクロック信号ＣＫを間欠的に生成する。すなわち、制御信号ＣＴＲＬがハイレベルである場合に発振回路ＯＳＣ１１はイネーブル状態となりクロック信号ＣＫを生成し、制御信号ＣＴＲＬがローレベルである場合に発振回路ＯＳＣ１１はディセーブル状態となりクロック信号ＣＫを生成しない。
【００４５】
発振回路ＯＳＣ１１がディセーブル状態である場合、ＡＮＤ回路Ａ４の出力端子、端子ＸＴＩＮ、及び端子ＸＴＯＵＴはローレベルに固定される。
【００４６】
次に、発振回路ＯＳＣ１１が奏する効果を比較例と対比しながら説明する。図５は、半導体集積回路３００内に設けられる発振回路の比較例を示す図である。発振回路ＯＳＣ１０は、ＮＡＮＤ回路Ｂ１と、抵抗Ｂ２と、ＡＮＤ回路Ｂ３と、を有する構成である。
【００４７】
ＮＡＮＤ回路Ｂ１の第１入力端子及びＡＮＤ回路Ｂ３の第１入力端子に制御信号ＣＴＲＬが供給される。制御信号ＣＴＲＬは、半導体集積回路３００内で生成される信号であって、上述した第１の期間ＰＤ１においてハイレベルになり、上述した第２の期間ＰＤ２においてローレベルになる。したがって、制御信号ＣＴＲＬは、例えばクロック信号ＣＫ及びマイクロコンピュータ４００から出力されるトリガー信号に基づいて生成される。
【００４８】
ＮＡＮＤ回路Ｂ１の第２入力端子がＡＮＤ回路Ｂ３の第２入力端子、抵抗Ｂ２の一端、及び端子ＸＴＩＮに接続される。ＮＡＮＤ回路Ｂ１の出力端子が抵抗Ｂ２の他端及び端子ＸＴＯＵＴに接続される。
【００４９】
外付け部品である圧電振動子ＸＯの一端及び外付け部品であるコンデンサＣ１の一端が半導体集積回路３００の端子ＸＴＩＮに接続される。また、圧電振動子ＸＯの他端及び外付け部品であるコンデンサＣ２の一端が半導体集積回路３００の端子ＸＴＯＵＴに接続される。コンデンサＣ１及びＣ２の他端の電位はローレベル（典型的にはグランド電位）に固定されている。
【００５０】
発振回路ＯＳＣ１０は、圧電振動子ＸＯを発振させてクロック信号ＣＫを生成し、ＡＮＤ回路Ｂ３の出力端子からクロック信号ＣＫを出力する。また、発振回路ＯＳＣ１０は、制御信号ＣＴＲＬに基づいてクロック信号ＣＫを間欠的に生成する。すなわち、制御信号ＣＴＲＬがハイレベルである場合に発振回路ＯＳＣ１０はイネーブル状態となりクロック信号ＣＫを生成し、制御信号ＣＴＲＬがローレベルである場合に発振回路ＯＳＣ１０はディセーブル状態となりクロック信号ＣＫを生成しない。
【００５１】
発振回路ＯＳＣ１０がディセーブル状態である場合、ＡＮＤ回路Ｂ３の出力端子がローレベルに固定され、端子ＸＴＩＮ及びＸＴＯＵＴがハイレベルに固定される。
【００５２】
発振回路ＯＳＣ１０を用いた場合、発振回路ＯＳＣ１０がディセーブル状態である期間において、端子ＸＴＩＮ及びＸＴＯＵＴがハイレベルに固定される。このため、コンデンサＣ１の両端電位差に応じた電荷がコンデンサＣ１に蓄えられるまで端子ＸＴＩＮからコンデンサＣ１に充電電流が流れ、コンデンサＣ２の両端電位差に応じた電荷がコンデンサＣ２に蓄えられるまで端子ＸＴＯＵＴからコンデンサＣ２に充電電流が流れる。したがって、発振回路ＯＳＣ１０がディセーブル状態である期間において、圧電振動子ＸＯが、コンデンサＣ１及びＣ２の充電電流及び圧電振動子ＸＯの両端のハイレベル電位による悪影響を受けるおそれがある。
【００５３】
これに対して、発振回路ＯＳＣ１１を用いた場合、発振回路ＯＳＣ１１がディセーブル状態である期間において、端子ＸＴＩＮ及びＸＴＯＵＴがローレベルに固定される。このため、端子ＸＴＩＮからコンデンサＣ１に充電電流が流れず、端子ＸＴＯＵＴからコンデンサＣ２に充電電流が流れない。したがって、発振回路ＯＳＣ１１がディセーブル状態である期間において、圧電振動子ＸＯが、コンデンサＣ１及びＣ２の充電電流及び圧電振動子ＸＯの両端のハイレベル電位による悪影響を受けるおそれをなくすことができる。これにより、発振回路ＯＳＣ１１を用いた場合、半導体集積回路３００に外付けされる圧電振動子ＸＯの長寿命化を図ることができる。
【００５４】
次に、発振回路ＯＳＣ１０及びＯＳＣ１１のサイズについて検討する。発振回路ＯＳＣ１０に設けられるＮＡＮＤ回路Ｂ１に図６に示すＣＭＯＳ型ＮＡＮＤ回路を適用し、発振回路ＯＳＣ１１に設けられるＮＯＲ回路Ａ２に図７に示すＣＭＯＳ型ＮＯＲ回路を適用した場合を考える。
【００５５】
図６に示すＣＭＯＳ型ＮＡＮＤ回路及び図７に示すＣＭＯＳ型ＮＯＲ回路はともに、ＰＭＯＳトランジスタＱ１及びＱ２と、ＮＭＯＳトランジスタＱ３及びＱ４と、によって構成される。
【００５６】
図６に示すＣＭＯＳ型ＮＡＮＤ回路では、ＰＭＯＳトランジスタＱ１及びＱ２が並列接続された並列回路と、ＮＭＯＳトランジスタＱ３及びＱ４が直列接続された直列回路と、が直列接続されている。これに対して、図７に示すＣＭＯＳ型ＮＯＲ回路では、ＰＭＯＳトランジスタＱ１及びＱ２が直列接続された直列回路と、ＮＭＯＳトランジスタＱ３及びＱ４が並列接続された並列回路と、が直列接続されている。
【００５７】
ＰＭＯＳトランジスタの電流供給能力とＮＭＯＳトランジスタの電流供給能力とを同一にした場合、ＰＭＯＳトランジスタの方がＮＭＯＳトランジスタよりも３倍程度大きくなることは周知の事実である。
【００５８】
そこで、ＮＭＯＳトランジスタの単位サイズを「１」として考えたときＰＭＯＳトランジスタの単位サイズが３倍の「３」になるとして、図６に示すＣＭＯＳ型ＮＡＮＤ回路及び図７に示すＣＭＯＳ型ＮＯＲ回路の大きさについて考察する。なお、２つのトランジスタが直列接続されている場合には、各トランジスタの電圧降下を半分にする必要があるため、各トランジスタのサイズを単位サイズの２倍すなわち「単位サイズ×２」とする。
【００５９】
したがって、図６に示すＣＭＯＳ型ＮＡＮＤ回路では、ＰＭＯＳトランジスタＱ１のサイズが「３」となり、ＰＭＯＳトランジスタＱ２のサイズが「３」となり、ＮＭＯＳトランジスタＱ３のサイズが「１×２」となり、ＮＭＯＳトランジスタＱ４のサイズが「１×２」となり、その合計サイズが「１０」（＝３＋３＋１×２＋１×２）になる。一方、図７に示すＣＭＯＳ型ＮＯＲ回路では、ＰＭＯＳトランジスタＱ１のサイズが「３×２」となり、ＰＭＯＳトランジスタＱ２のサイズが「３×２」となり、ＮＭＯＳトランジスタＱ３のサイズが「１」となり、ＮＭＯＳトランジスタＱ４のサイズが「１」となり、その合計サイズが「１４」（＝３×２＋３×２＋１＋１）になる。
【００６０】
すなわち、図６に示すＣＭＯＳ型ＮＡＮＤ回路の電流供給能力と図７に示すＣＭＯＳ型ＮＯＲ回路の電流供給能力を同一にした場合、図７に示すＣＭＯＳ型ＮＯＲ回路は図６に示すＣＭＯＳ型ＮＡＮＤ回路よりも１．４倍（＝１４÷１０）程度大きくなる。したがって、発振回路ＯＳＣ１０及びＯＳＣ１１の電流供給能力を同一にした場合、発振回路ＯＳＣ１１は発振回路ＯＳＣ１０よりも大きくなる。
【００６１】
上記の検討から明らかなように発振回路の大幅なサイズアップを回避するには、ＮＯＲ回路を有する構成である発振回路ＯＳＣ１１を用いるのではなく、ＮＯＲ回路を有さない構成である発振回路を用いる必要がある。
【００６２】
＜発振回路の第２実施例＞
図８は、半導体集積回路３００内に設けられる発振回路の第２実施例を示す図である。発振回路ＯＳＣ１２は、ＮＯＲ回路を有さない構成とすることで図５に示す発振回路ＯＳＣ１０からの変更点を少なくした構成を実現している。
【００６３】
発振回路ＯＳＣ１２は、ＮＯＴ回路Ｂ４、スイッチＢ５、及びＮＭＯＳトランジスタＢ６を発振回路ＯＳＣ１０に追加した構成である。すなわち、発振回路ＯＳＣ１２は、ＮＡＮＤ回路Ｂ１と、抵抗Ｂ２と、ＡＮＤ回路Ｂ３と、ＮＯＴ回路Ｂ４と、スイッチＢ５と、ＮＭＯＳトランジスタＢ６と、を有する構成である。
【００６４】
ＮＡＮＤ回路Ｂ１の第１入力端子、ＡＮＤ回路Ｂ３の第１入力端子、及びＮＯＴ回路Ｂ４の入力端子に制御信号ＣＴＲＬが供給される。制御信号ＣＴＲＬは、半導体集積回路３００内で生成される信号であって、上述した第１の期間ＰＤ１においてハイレベルになり、上述した第２の期間ＰＤ２においてローレベルになる。したがって、制御信号ＣＴＲＬは、例えばクロック信号ＣＫ及びマイクロコンピュータ４００から出力されるトリガー信号に基づいて生成される。
【００６５】
ＮＡＮＤ回路Ｂ１の第２入力端子がＡＮＤ回路Ｂ３の第２入力端子、抵抗Ｂ２の一端、及び端子ＸＴＩＮに接続される。ＮＡＮＤ回路Ｂ１の出力端子がスイッチＢ５の一端に接続される。スイッチＢ５の他端が抵抗Ｂ２の他端、ＮＭＯＳトランジスタＢ６のドレイン、及び端子ＸＴＯＵＴに接続される。
【００６６】
ＮＯＴ回路Ｂ４の出力端子がスイッチＢ５の開閉制御用端子及びＮＭＯＳトランジスタＢ６のゲートに接続される。スイッチＢ５は、開閉制御用端子の電位がハイレベルになると開状態になり、開閉制御用端子の電位がローレベルになると閉状態になる開閉スイッチである。ＮＭＯＳトランジスタＢ６のソースの電位はローレベル（典型的にはグランド電位）に固定されている。
【００６７】
外付け部品である圧電振動子ＸＯの一端及び外付け部品であるコンデンサＣ１の一端が半導体集積回路３００の端子ＸＴＩＮに接続される。また、圧電振動子ＸＯの他端及び外付け部品であるコンデンサＣ２の一端が半導体集積回路３００の端子ＸＴＯＵＴに接続される。コンデンサＣ１及びＣ２の他端の電位はローレベル（典型的にはグランド電位）に固定されている。
【００６８】
発振回路ＯＳＣ１２は、圧電振動子ＸＯを発振させてクロック信号ＣＫを生成し、ＡＮＤ回路Ｂ３の出力端子からクロック信号ＣＫを出力する。また、発振回路ＯＳＣ１２は、制御信号ＣＴＲＬに基づいてクロック信号ＣＫを間欠的に生成する。すなわち、制御信号ＣＴＲＬがハイレベルである場合に発振回路ＯＳＣ１２はイネーブル状態となりクロック信号ＣＫを生成し、制御信号ＣＴＲＬがローレベルである場合に発振回路ＯＳＣ１２はディセーブル状態となりクロック信号ＣＫを生成しない。
【００６９】
発振回路ＯＳＣ１２がディセーブル状態である場合、ＡＮＤ回路Ｂ３の出力端子がローレベルに固定される。また、発振回路ＯＳＣ１２がディセーブル状態である場合、スイッチＢ５が開状態になり且つＮＭＯＳトランジスタＢ６がオン状態になることによって端子ＸＴＩＮ及びＸＴＯＵＴがローレベルに固定される。
【００７０】
したがって、発振回路ＯＳＣ１２は、発振回路ＯＳＣ１１と同様に、半導体集積回路３００に外付けされる圧電振動子ＸＯの長寿命化を図ることができる。また、発振回路ＯＳＣ１２は、発振回路ＯＳＣ１１とは異なり、ＣＭＯＳ型ＮＯＲ回路を有さずＣＭＯＳ型ＮＡＮＤ回路を有する構成であるため、図５に示す発振回路ＯＳＣ１０からの変更点を少なくした構成を実現することができている。
【００７１】
＜センサシステムの用途例＞
上記したセンサシステムは、例えば図９に示す車両Ｚ１に搭載される。例えば、内燃機関の吸気経路と排気経路とを接続する再循環（Exhaust Gas Recirculation）経路に超音波センサ１００及び２００を配置し、再循環経路を流れるガスの流量を測定するセンサシステムとして上記したセンサシステムを利用することができる。
【００７２】
＜留意点＞
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【００７３】
例えば、上記実施形態では超音波センサから出力されるセンサ信号を処理するセンサ信号処理装置について挙げたが、センサは超音波センサに限定されることはなく、例えば温度センサ、圧力センサ、加速度センサ、角速度センサなどであってもよい。
【００７４】
ここで、加速度センサや角速度センサなどのセンサがＭＥＭＳ技術を用いて形成した圧電振動子やシリコン振動子を内蔵して振動子の振動を利用してセンシングを行い、半導体集積回路３００が当該センサに内蔵される振動子を発振させる発振回路を有し、センサ信号処理装置が当該センサから出力されるセンサ信号を処理する場合がある。この場合には、当該センサに内蔵される振動子の長寿命化を図るために、当該センサに内蔵される振動子を発振させる発振回路を例えば上述した発振回路ＯＳＣ１１又はＯＳＣ１２と同一の構成にすることが望ましい。当該センサに内蔵される振動子を発振させる発振回路を例えば上述した発振回路ＯＳＣ１１又はＯＳＣ１２と同一の構成にすることは、上述した第１実施例又は第２実施例と合わせて実施してもよく、上述した第１実施例又は第２実施例とは別に実施してもよい。
【００７５】
また、クロック信号ＣＫを用いるロジック回路を構成する素子の耐圧よりも高耐圧である素子（以下、「高耐圧素子」と称す）を上述した発振回路ＯＳＣ１１又はＯＳＣ１２において用いることが望ましい。上述した発振回路ＯＳＣ１１又はＯＳＣ１２において高耐圧素子を用いることで素子の電流供給能力を下げることができ、上述した発振回路ＯＳＣ１１又はＯＳＣ１２の消費電力を小さくすることができる。一方、上述した発振回路ＯＳＣ１１又はＯＳＣ１２の電流供給能力が不足する場合には、上述した発振回路ＯＳＣ１１又はＯＳＣ１２において高耐圧素子と高耐圧素子よりも耐圧の低い素子とを混在させせることによって、必要な電流供給能力を確保するようにすればよい。また、高耐圧素子ではオフリーク電流も低減されるので、上述した発振回路ＯＳＣ１１又はＯＳＣ１２において高耐圧素子を用いることで、図３に示す第２の期間ＰＤ２でのリーク電流も低減することができ、図３に示す第２の期間ＰＤ２での消費電力を低減することもできる。
【００７６】
また、発振回路ＯＳＣ１１及びＯＳＣ１２においてＮＯＴ回路の配置を変更して、上述した実施形態とは異なり、制御信号ＣＴＲＬがローレベルである場合に発振回路がイネーブル状態になるようにしてもよい。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【符号の説明】
【００７７】
１００、２００  超音波センサ
３００  半導体集積回路
４００  マイクロコンピュータ
Ａ１、Ｂ４  ＮＯＴ回路
Ａ２  ＮＯＲ回路
Ａ３、Ｂ２  抵抗
Ａ４、Ｂ３  ＡＮＤ回路
Ｂ１  ＮＡＮＤ回路
Ｂ５  スイッチ
Ｂ６  ＮＭＯＳトランジスタ
Ｃ１、Ｃ２  コンデンサ
ＯＳＣ１０〜ＯＳＣ１２  発振回路
ＸＯ  圧電振動子
ＸＴＩＮ、ＸＴＯＵＴ  端子
Ｚ１  車両
【図１】
2018042012.tif 000003
【図２】
2018042012.tif 000004
【図３】
2018042012.tif 000005
【図４】
2018042012.tif 000006
【図５】
2018042012.tif 000007
【図６】
2018042012.tif 000008
【図７】
2018042012.tif 000009
【図８】
2018042012.tif 000010
【図９】
2018042012.tif 000011