(57)【要約】【課題】  帯電器２に大電流が流れたとしても電流検出用の抵抗を流れる電流Ｉｓｎｓを一定にし、電流検出値ＩｓｎｓがＧＮＤレベルまで下がることを防止する。【解決手段】  負荷としての帯電器２の抵抗値が低下することで、負荷に流れる直流電流としての検出値であるＩｓｎｓが所定値を超える場合に、帯電電流ＩｏｕｔがオペアンプＩＣ２の第１入力端子側から電流検出用抵抗Ｒ７へ流れないように、オペアンプＩＣ２の出力端子へ電流を流すためのバイパス手段としての抵抗Ｒ１２とダイオードＤ２が設けられる。【選択図】  図３
2018042305.tif 000002
【特許請求の範囲】
【請求項１】
入力される電圧を昇圧するトランスと、
前記トランスの出力を整流して、負荷に直流電圧を供給する整流手段と、
前記負荷に流れる直流電流が第１入力端子に入力され、基準値が第２入力端子に入力されるオペアンプを有し、前記オペアンプの出力が電流検出用抵抗を介して前記オペアンプの第１入力端子にフィードバックされ、前記負荷に流れる直流電流を前記電流検出用抵抗に発生する電圧として検出する電流検出手段と、
前記オペアンプの第１入力端子に接続され、前記整流手段から前記負荷に供給される直流電圧を検出する電圧検出手段と、
を有し、
前記電流検出手段は、前記オペアンプの出力を前記負荷に流れる直流電流の検出値として分圧する分圧手段と、前記負荷に流れる直流電流の検出値が所定値より低下する場合に、前記電圧検出手段と前記オペアンプの第１入力端子との接続部から前記オペアンプの出力端子へ電流を流すためのバイパス手段と、を有することを特徴とする高圧発生装置。
【請求項２】
前記負荷は異物が混入することで抵抗値が低下するものであり、前記所定値は、前記負荷の抵抗値が低下していない状態での前記直流電流の検出値よりも低いことを特徴とする請求項１記載の高圧発生装置。
【請求項３】
前記負荷に流れる直流電流の検出値が前記所定値となるときに前記負荷に流れる直流電流は、前記バイパス手段がない場合に前記負荷に流れる直流電流の検出値がＧＮＤレベルになるときに前記負荷に流れる直流電流より低くなることを特徴とする請求項２記載の高圧発生装置。
【請求項４】
前記バイパス手段は、前記オペアンプの第１入力端子と前記電流検出用抵抗との接続部と前記オペアンプの出力端子との間に接続されることを特徴とする請求項１乃至３のいずれか１項記載の高圧発生装置。
【請求項５】
前記バイパス手段は、抵抗と、前記抵抗に直列に接続され、カソードが前記オペアンプの出力端子側になるダイオードとを含むことを特徴とする請求項４項記載の高圧発生装置。
【請求項６】
前記バイパス手段は、前記電流検出用抵抗に並列に接続されることを特徴とする請求項５記載の高圧発生装置。
【請求項７】
静電潜像が形成される感光体と、
前記感光体を帯電する帯電手段と、
請求項１乃至６の何れか１項記載の高圧発生装置を有し、
前記高圧発生装置は、前記帯電手段に負の高電圧を印加し、前記電流検出手段は前記帯電手段に流れる電流を検出することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高圧を発生する高圧発生装置及び該高圧発生装置を用いた画像形成装置に関する。
【背景技術】
【０００２】
従来、電子写真方式の画像形成装置においては、帯電ローラや一次転写ローラなどのプロセスユニットに高電圧を印加し、そのときに流れる電流を検出することで様々な制御にフィードバックしている。この高電圧出力および電流検出は装置内の高圧基板によって行われ、高圧基板には負荷への電圧印加、および負荷に流れる電流の検出を高精度に行うことが求められている。
【０００３】
例えば、特許文献１には、印加電圧を検出する電圧検出部が直接接地されず、オペアンプのフィードバックを用いた電流検出回路におけるオペアンプのフィードバック部に接続されている構成が記載されている。この電流検出回路には、基準電圧（オペアンプのプラス端子電圧）に所定のオフセット電位が与えられている。このようにすることで、他負荷からの流れ込み電流があった場合でも、オペアンプ出力部がＧＮＤレベルにならないため、電圧検出部の基準電圧を一定に保つことが可能となっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１６９５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の電流検出回路を用いて、例えば帯電ローラのように負の電圧を印加することによって流れる電流を検出する場合、電流検出値はオフセット電位から出力電流に比例して下がっていく。そのため、大電流が流れた場合、電流検出値がＧＮＤレベルに達してしまい、電流検出回路のフィードバック部の電圧を一定に保つことができなくなってしまう。このとき、フィードバック部の電圧は電圧検出の基準電圧であるため、定電圧制御ができず出力値は目標値と大きくずれてしまう。
【０００６】
本発明の目的は、大電流が流れた場合でも、電流検出値がＧＮＤレベルまで落ちてしまうことを防止することにある。
【課題を解決するための手段】
【０００７】
本発明の高圧発生装置は、入力される電圧を昇圧するトランスと、前記トランスの出力を整流して、負荷に直流電圧を供給する整流手段と、前記負荷に流れる直流電流が第１入力端子に入力され、基準値が第２入力端子に入力されるオペアンプを有し、前記オペアンプの出力が電流検出用抵抗を介して前記オペアンプの第１入力端子にフィードバックされ、前記負荷に流れる直流電流を前記電流検出用抵抗に発生する電圧として検出する電流検出手段と、前記オペアンプの第１入力端子に接続され、前記整流手段から前記負荷に供給される直流電圧を検出する電圧検出手段と、を有し、前記電流検出手段は、前記オペアンプの出力を前記負荷に流れる直流電流の検出値として分圧する分圧手段と、前記負荷に流れる直流電流の検出値が所定値より低下する場合に、前記電圧検出手段と前記オペアンプの第１入力端子との接続部から前記オペアンプの出力端子へ電流を流すためのバイパス手段と、を有することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、オペアンプのフィードバック端子部からオペアンプ出力端子部へ電流が流れるようなバイパス手段を設けることで、オペアンプ出力部がＧＮＤレベルになり高圧出力に異常が生じることを防止することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本実施例の画像形成装置１の構成説明図である。
【図２】本実施例の基板構成ブロック図である。
【図３】本実施例の帯電現像高圧基板２００ａの回路ブロック図である。
【図４】本実施例の電流検出回路における出力電流と各部電圧の説明図である。
【図５】本実施例の帯電ローラ２の抵抗値変化時における各部動作を説明図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を、図面を用いて説明する。図１は、本発明の実施形態である電子写真プロセスを用いた画像形成装置の概略構成図である。
【００１１】
同図において、画像形成部１０には、４つの画像形成部が設けられており、感光体ドラム１ａ〜１ｄ、帯電ローラ２ａ〜２ｄ、レーザスキャナ３ａ〜３ｄ、現像器４ａ〜４ｄ、中間転写ベルト５、一次転写ローラ６ａ〜６ｄ、二次転写ローラ７が配置されている。尚、数字の添え字であるａ〜ｄは、それぞれイエロー、マゼンタ、シアン、ブラックの画像形成部に対応している。を表しているが、各画像形成部の像形成色はこの限りではない。
【００１２】
画像形成動作の概略について説明する。帯電ローラ２ａ〜２ｄによって感光体ドラム１ａ〜１ｄが一様に帯電された後、形成すべき画像に対応する画像信号に基づく露光がレーザスキャナ３ａ〜３ｄによってなされることにより、感光体ドラム１ａ〜１ｄ上に静電潜像が形成される。その後、形成された静電潜像は現像器４ａ〜４ｄによってトナー像として現像され、各トナー像は一次転写ローラ６ａ〜６ｄによって中間転写ベルト５に多重転写される。中間転写ベルト５に転写されたトナー像は、二次転写ローラ７によって用紙カセット９から搬送された記録材Ｐに転写され、定着器８によって定着されることにより、カラー画像が得られる。
【００１３】
図２は帯電ローラ２ａ〜２ｄ、現像器４ａ〜４ｄに印加する高電圧を生成する高圧発生装置としての帯電現像基板２００ａ〜２００ｄ、および制御基板１００のブロック図である。
【００１４】
帯電現像基板２００ａは帯電ローラ２ａに印加する高電圧出力（帯電高圧）を生成する帯電高圧回路３００ａと、現像器４ａに印加する高電圧出力（現像高圧）を生成する現像高圧回路４００ａを有する高圧基板である。
【００１５】
帯電現像基板２００ｂは帯電ローラ２ｂに印加する高電圧出力（帯電高圧）を生成する帯電高圧回路３００ｂと、現像器４ｂに印加する高電圧出力（現像高圧）を生成する現像高圧回路４００ｂを有する高圧基板である。
【００１６】
帯電現像基板２００ｃは帯電ローラ２ｃに印加する高電圧出力（帯電高圧）を生成する帯電高圧回路３００ｃと、現像器４ｃに印加する高電圧出力（現像高圧）を生成する現像高圧回路４００ｃを有する高圧基板である。
【００１７】
帯電現像基板２００ｄは帯電ローラ２ｄに印加する高電圧出力（帯電高圧）を生成する帯電高圧回路３００ｄと、現像器４ｄに印加する高電圧出力（現像高圧）を生成する現像高圧回路４００ｄを有する高圧基板である。
【００１８】
制御基板１００は帯電現像基板２００ａ〜ｄのそれぞれに対し、動作開始や出力電圧の設定および検出値の取得を行い画像形成動作全般の制御を行う。
【００１９】
ここで、本実施形態における帯電現像基板２００ａ〜ｄは全て同一回路の基板となっているため、以後の説明では代表して帯電現像基板２００ａについてのみ説明する。
【００２０】
図３は高圧発生装置としての帯電高圧回路３００ａの説明図である。帯電高圧回路３００ａは、ＰＷＭ平滑部３０１、定電圧制御部３０２、トランス駆動部３０３、高圧整流部３０４、電圧検出部３０５、電流検出部３０６から構成され、帯電ローラ２へ負の直流の高電圧ＨＶｏｕｔを出力する。帯電高圧回路３００ａには、制御基板１００からＰＷＭ信号とトランス駆動クロックＣＬＫが入力され、更に、制御基板１００から出力される３．４Ｖ電圧と２４Ｖ電圧が供給されている。また、帯電ローラ２に流れる直流電流（帯電電流Ｉｏｕｔ）の検出値（帯電電流検出値Ｉｓｎｓ）が制御基板１００へフィードバックされる。
【００２１】
＜ＰＷＭ平滑部３０１＞
ＰＷＭ平滑部３０１は、抵抗Ｒ１、コンデンサＣ１から構成されるローパスフィルタであり、入力されたＰＷＭ信号を所定のカットオフ周波数にてＤＣ電圧に変換する。入力されるＰＷＭ信号のデューティ比を変えることで帯電出力（ＨＶｏｕｔ）を変えることができる。例えばデューティ比が５０％の場合、約−８００Ｖ、デューティ比が０％の場合約−１５００Ｖが出力される設定となる。
【００２２】
＜定圧制御部３０２＞
定圧制御部３０２は、オペアンプＩＣ１とコンデンサＣ２、トランジスタＱ１と電解コンデンサＣ３から構成される。オペアンプＩＣ１は、−端子にＰＷＭ平滑部３０１から出力されたＤＣ電圧が入力され、＋端子に後述の電圧検出値Ｖｓｎｓがフィードバックされ、＋端子と−端子の電圧が一致するように出力電圧を調整する反転増幅回路である。また、コンデンサＣ２は増幅回路の出力電圧の安定化を目的とした積分要素である。また、オペアンプＩＣ１の出力はコレクタ接地のトランジスタＱ１のベースに接続されており、トランジスタＱ１のエミッタはオペアンプＩＣ１の出力端子の電圧よりトランジスタＱ１のベースエミッタ間電圧分（約０．６Ｖ）低い電圧となる。トランジスタＱ１のエミッタには電圧安定化用の電解コンデンサＣ３が接続されている。
【００２３】
＜トランス駆動部３０３＞
トランス駆動部３０３は、入力電圧を昇圧するトランスＴ１を駆動するための回路であり、プルダウン抵抗Ｒ２、ダンピング抵抗Ｒ３、ＦＥＴ  Ｑ２から構成され、トランス駆動クロックＣＬＫに従ってＦＥＴＱ２のオン、オフを繰り返す。本実施形態では、トランス駆動クロックＣＬＫは周期が５０ｋＨｚ、デューティ比が２５％デューティ比である。これによりトランスＴ１の動作開始、停止を制御することが可能となる。
【００２４】
＜高圧整流部３０４＞
高圧整流部３０４は、高圧ダイオードＤ１、高圧セラミックコンデンサＣ４から構成され、トランスＴ１から出力された交流電圧の負の電圧を整流・平滑化し負の直流電圧を帯電出力ＨＶｏｕｔ（０Ｖ〜−１５００Ｖ出力）として出力する。
【００２５】
＜電圧検出部３０５＞
電圧検出部３０５は、二つの抵抗Ｒ４、Ｒ５で構成され、帯電出力ＨＶｏｕｔと後述のＶｒｅｆ２間の電圧をＲ４、Ｒ５で分圧した電圧を電圧検出値Ｖｓｎｓ（０〜３．０Ｖ）として出力する。
【００２６】
＜電流検出部３０６＞
電流検出部３０６は、オペアンプＩＣ２と複数の抵抗Ｒ７〜Ｒ１２、ダイオードＤ２から構成され、帯電出力ＨＶｏｕｔが帯電ローラに印加された際の帯電電流Ｉｏｕｔを０〜３．０Ｖの帯電電流検出値Ｉｓｎｓとして出力する回路である。ＩｓｎｓはオペアンプＩＣ２の出力を抵抗Ｒ８と抵抗Ｒ１１による分圧した値により検出される。ここで、回路を流れる電流（Ｉｏｕｔおよび後述のＩｒ７、Ｉｄ２、Ｉ１、Ｉ２）の向きは図３の向きを正として説明する。また、電流検出部３０６の各抵抗定数をＲ７：２０ｋΩ、Ｒ８：３．３ｋΩ、Ｒ９：２ｋΩ、Ｒ１０：１５ｋΩ、Ｒ１１：１ｋΩ、Ｒ１２：１ｋΩとしたときの、帯電電流Ｉｏｕｔにおける各部の電圧を図４に示す。
【００２７】
オペアンプＩＣ２の＋端子部の電圧Ｖｒｅｆ１は電圧３．４Ｖを抵抗Ｒ９とＲ１０で分圧した値であるため、下記式のように
Ｖｒｅｆ１［Ｖ］＝３．４×Ｒ１０／（Ｒ９＋Ｒ１０）＝３Ｖ  （１）
となる。
【００２８】
オペアンプＩＣ２の−端子（第１入力端子）には、帯電電流Ｉｏｕｔが入力され、＋端子（第２入力端子）には基準値としての電圧Ｖｒｅｆが入力される。また、オペアンプＩＣ２の出力端子部（ｃ点）は電流検出用抵抗としての抵抗Ｒ７でオペアンプＩＣ２の−端子部（ａ点）にフィードバックされているため、ａ点の電圧Ｖｒｅｆ２は仮想接地により＋端子部の電圧Ｖｒｅｆ１と等しく、一定値となる。
【００２９】
Ｖｒｅｆ２［Ｖ］＝３Ｖ  （２）
また、ａ点には電圧検出部３０５も接続され、ａ点電圧Ｖｒｅｆ２は電圧検出の基準電圧としても用いられる。
【００３０】
帯電出力ＨＶｏｕｔは負の高電圧出力であるため、帯電電流Ｉｏｕｔは図の点線矢印の経路で流れる。即ち、帯電電流Ｉｏｕｔは、帯電高圧出力端子からトランスＴ１を通り、ａ点からＲ７を介してｂ点およびＲ１１、ＧＮＤへと流れ込む。上述したようにａ点電圧Ｖｒｅｆ２は３Ｖで一定値のため、ｂ点の電圧はＶｒｅｆ２から帯電電流ＩｏｕｔがＲ７に流れることによるＲ７での電圧分下がった電圧となるため、ｂ点電圧を帯電電流検出値Ｉｓｎｓとして検出することが可能となる。Ｉｓｎｓは下記式のように
Ｉｓｎｓ［Ｖ］＝Ｖｒｅｆ２−Ｉｏｕｔ×Ｒ７  （３）
となり、図４の実線矢印で表されるようにＩｏｕｔが０μＡの場合３Ｖ、Ｉｏｕｔが１００μＡの場合１Ｖになる一次式で表される。
【００３１】
また、抵抗Ｒ１１はプルダウン抵抗であり、Ｒ１１に流れる電流Ｉ１は、
Ｉ１［μＡ］＝Ｉｓｎｓ／Ｒ１１  （４）
となるため、オペアンプＩＣ２の出力電流Ｉｉｃ２は
Ｉｉｃ２［μＡ］＝Ｉ１−Ｉｏｕｔ  （５）
となる。よって、オペアンプＩＣ２出力端子（ｃ）の電圧Ｖｉｃ２は
Ｖｉｃ２［Ｖ］＝Ｉｓｎｓ＋Ｉｉｃ２×Ｒ８  （６）
となる。図４の破線矢印で表されるようにＩｏｕｔが０μＡの場合１２．９Ｖ、１００μＡの場合３．９７Ｖであるため、Ｉｓｎｓと比較し変化が大きくなる。ここで、Ｒ８はオペアンプの出力端子が静電気によって破壊されないための保護用の抵抗である。尚、本実施形態において、Ｒ１１は帯電現像基板２００ａに配置されているが、制御基板１００に配置されていてもよく、その場合も計算式は同一となる。
【００３２】
一方、従来の回路構成では帯電電流Ｉｏｕｔが２００μＡなどのように大きい場合、計算上では（３）式からＩｓｎｓは−１Ｖとなる。しかし、実際にはＩｓｎｓは０Ｖ未満になることができないため、Ｖｒｅｆ２が３Ｖを維持できず、４Ｖまで上がってしまう（２００μＡ×２０ｋΩ）。Ｖｒｅｆ２が３Ｖを超えて、例えば４Ｖになると電圧検出の基準電圧がずれるため、電圧検出値Ｖｓｎｓが実際の値とはずれてしまい、結果として帯電出力ＨＶｏｕｔが適正値からずれてしまう。
【００３３】
これを防止するために、本実施形態では、ｃ点とａ点との間にダイオードＤ２と抵抗Ｒ１２との直列接続回路から構成されるバイパス手段が接続されている。このバイパス手段の機能は、帯電器２の抵抗値が低下して大電流が流れる時に、電圧検出手段３０５とオペアンプＩＣ２の第１入力端子との接続部から帯電電流Ｉｏｕｔが抵抗Ｒ７側ではなくダイオードＤ２側に流れるようにするものである。バイパス手段としての抵抗Ｒ１２とダイオードＤ２は、電流検出用抵抗としての抵抗Ｒ７に並列に接続され、ダイオードＤ２のカソードがオペアンプＩＣ２の出力端子側に配置される。このとき、ダイオードＤ２に電流が流れる条件は、ダイオードＤ２の順方向電圧をＶｆとすると、（６）式を用いて求められるＶｉｃ２に対して以下の式となる。
Ｖｒｅｆ２−Ｖｉｃ２≧Ｖｆ  （７）
【００３４】
例えば、帯電電流Ｉｏｕｔが５０μＡの場合、Ｖｒｅｆ２−Ｖｉｃ２は−５．４４ＶであるためダイオードＤ２には電流が流れない。帯電電流Ｉｏｕｔが２００μＡの場合、Ｖｒｅｆ２−Ｖｉｃ２は７．９６Ｖとなり、ダイオードＤ２に電流が流れる。
【００３５】
また、ダイオードＤ２に電流が流れ始める電流をＩｏｕｔ’とすると、Ｉｏｕｔ’は（７）式が成り立つ場合であり、（２）〜（７）式を用いて
Ｉｏｕｔ’［μＡ］＝（Ｒ１１／（Ｒ７×Ｒ８＋Ｒ８×Ｒ１１＋Ｒ１１×Ｒ７））
×（Ｖｆ＋（Ｒ８／Ｒ１１）×Ｖｒｅｆ２）（８）
となる。Ｖｆを０．６ＶとするとＩｏｕｔ’は１１７．６μＡとなる。また、ダイオードＤ２に電流が流れ始めるときの帯電電流検出値Ｉｓｎｓ’は（３）式から０．６４８Ｖとなる。この０．６４８Ｖという電圧は、帯電器２の抵抗値が異物混入で低下していない状態での帯電電流検出値Ｉｓｎｓの上限値となる。よって、Ｉｓｎｓが所定値としての０．６４８Ｖを超える場合、ダイオードＤ２に電流Ｉｄ２が流れることにより、Ｉｓｎｓは出力電流Ｉｏｕｔによらず０．６４８Ｖで一定値となる。従って、電圧Ｖｒｅｆ２は出力電流Ｉｏｕｔによらず３Ｖを維持することが可能となる。
【００３６】
また、図４から分かるようにＶｉｃ２は出力電流Ｉｏｕｔに対し、変化の大きい信号である。従って、電流検出部３０５内の抵抗値やＶｆの値がばらついた場合でもＩｏｕｔ’のばらつきは小さく、±５μＡ（Ｉｓｎｓ’で±０．１Ｖ）程度に抑えることが可能である。
【００３７】
図５は帯電ローラ２の抵抗値が２０ＭΩであり、帯電出力ＨＶｏｕｔとして−１０００Ｖ出力中に（Ｉｏｕｔ５０μＡ）、異物等の混入で帯電ローラ２の抵抗値が５ＭΩに変化する場合の各部の動作の説明図である。なお、同図（ａ）はダイオードＤ２、抵抗Ｒ１２がない場合を表しており、（ｂ）はダイオードＤ２、抵抗Ｒ１２が有る場合を表している。
【００３８】
ダイオードＤ２、抵抗Ｒ１２がない場合（図５（ａ））、帯電ローラ２の抵抗値が変化したタイミングＴｃでＩｏｕｔ（負の値）が５０μＡから徐々に上昇し、１５０μＡに達したところでＩｓｎｓがＧＮＤレベルに達する。ＩｓｎｓがＧＮＤレベルに達すると、Ｖｒｅｆ２を３Ｖに維持することができずＶｒｅｆ２は上昇する。Ｖｒｅｆ２が上昇すると、電圧検出値ＶＳＮＳも上昇するため、定電圧制御部３０２は帯電出力ＨＶｏｕｔが目標値よりも低いとみなして出力電圧を上げようとする。しかし、ＶＳＮＳが目標値と一致することは無いため、ＨＶｏｕｔは最大出力である−１５００Ｖとなり、出力電流は３００μＡまで達する。Ｒ７が２０ｋΩであるため、このときのＶｒｅｆ２は６Ｖ以上になる。
【００３９】
一方、ダイオードＤ２、抵抗Ｒ１２がある場合（図５（ｂ））、帯電ローラ２の抵抗値が変化したタイミングＴｃでＩｏｕｔ（負の値）が５０μＡから徐々に上昇し、１１７．６μＡに達したところでダイオードＤ２側に電流が流れる。このとき、Ｉｓｎｓは（３）式から３Ｖ−１１７．６μＡ×２０ｋΩ＝０．６４８Ｖで一定値となる。ダイオードＤ２を流れる電流によって、Ｖｒｅｆ２は３Ｖを維持することができるため、ＨＶｏｕｔは−１０００Ｖに維持される。即ち、Ｉｓｎｓが所定値である０．６４８Ｖとなるときに負荷に流れる直流電流Ｉｏｕｔ（−１１７．６μＡ）は、バイパス手段がない場合にＩｓｎｓがＧＮＤレベルになるときに負荷に流れる直流電流Ｉｏｕｔ（−１５０μＡ）より低くなる。
【００４０】
以上のように、本実施形態では、オペアンプのフィードバック端子と出力端子の間にダイオードを配置することで、帯電器に大電流が流れたとしても電流検出用の抵抗を流れる電流を一定にし、電流検出値がＧＮＤレベルまで下がることを防止できる。これにより定電圧制御を継続できる。
【符号の説明】
【００４１】
２  帯電ローラ
１００  制御基板
２００  帯電現像基板
３００  帯電高圧回路
３０６  電流検出部
Ｄ２  ダイオード
ＩＣ２  オペアンプ
【図１】
2018042305.tif 000003
【図２】
2018042305.tif 000004
【図３】
2018042305.tif 000005
【図４】
2018042305.tif 000006
【図５】
2018042305.tif 000007