(57)【要約】【課題】２つ以上の回路を用いて１つの電気光学パネルを駆動する際に、各回路間の負荷の相違に起因する輝度ムラの視認性を低減させること。【解決手段】電気光学装置は、データ線及び走査線の交差に対応した画素により構成された第１画素群及び第２画素群と、駆動回路とが設けられた電気光学パネルと、第１データ信号と駆動回路を制御するタイミング信号とを電気光学パネルに出力可能な第１回路と、第２データ信号と、タイミング信号とを電気光学パネルに出力可能な第２回路とを備え、少なくとも１本の走査線に接続された画素への書き込みが行われる１水平走査期間において、第２回路がタイミング信号の出力を停止した状態で、第１回路がタイミング信号を出力する回数と、第１回路がタイミング信号の出力を停止した状態で、第２回路がタイミング信号を出力する回数とが同数となるように制御される。【選択図】図６
2018036542.tif 000002
【特許請求の範囲】
【請求項１】
データ線及び走査線の交差に対応した画素により構成された、第１画素群及び第２画素群と、前記第１画素群への第１データ信号の書き込み、及び前記第２画素群への第２データ信号の書き込みを行うための駆動回路とが設けられた電気光学パネルと、
前記第１データ信号と前記駆動回路を制御するタイミング信号とを前記電気光学パネルに出力可能な第１回路と、
前記第２データ信号と、前記タイミング信号とを前記電気光学パネルに出力可能な第２回路とを備え、
少なくとも１本の前記走査線に接続された前記画素への書き込みが行われる１水平走査期間において、前記第２回路が前記タイミング信号の出力を停止した状態で、前記第１回路が前記タイミング信号を出力する回数と、前記第１回路が前記タイミング信号の出力を停止した状態で、前記第２回路が前記タイミング信号を出力する回数とが同数であることを特徴とする電気光学装置。
【請求項２】
前記第１画素群のうちの第１画素は、前記第１回路が前記タイミング信号を出力し、前記第１画素に対応する前記第１データ信号が書き込まれ、
前記第１画素群のうち、前記走査線に平行または直交した第１方向において前記第１画素に隣り合う第２画素は、前記第１回路が前記タイミング信号の出力を停止した状態で、前記第２画素に対応する前記第１データ信号が書き込まれ、
前記第１画素群のうち、前記第１方向と反対の方向で前記第１画素に隣り合う第３画素は、前記第１回路が前記タイミング信号の出力を停止した状態で、前記第３画素に対応する前記第１データ信号が書き込まれることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記電気光学パネルは、前記第１回路から前記タイミング信号が供給される第１端子と、
前記第２回路から前記タイミング信号が供給される第２端子と、
前記第１端子と前記第２端子と前記駆動回路とを電気的に接続する配線と、を備えることを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記駆動回路は、前記タイミング信号に基づいて前記第１画素群に属するＮ（Ｎは２以上の自然数）本のデータ線のうち選択した１本のデータ線に前記第１データ信号を出力する第１選択回路と、
前記タイミング信号に基づいて前記第２画素群に属するＮ本のデータ線のうち選択した１本のデータ線に前記第２データ信号を出力する第２選択回路と、を備えることを特徴とする請求項１乃至３のうちいずれか一項に記載の電気光学装置。
【請求項５】
前記第１回路の前記タイミング信号の出力を制御する第１制御信号、
前記第２回路の前記タイミング信号の出力を制御する第２制御信号、
前記タイミング信号、前記第１データ信号、及び前記第２データ信号を生成し、
前記第１制御信号、前記タイミング信号及び前記第１データ信号を前記第１回路に出力し、
前記第２制御信号、前記タイミング信号及び前記第２データ信号を前記第２回路に出力する制御部を備え、
前記第１回路は、前記第１制御信号に基づいて前記タイミング信号を前記電気光学パネルに出力し、
前記第２回路は、前記第２制御信号に基づいて前記タイミング信号を前記電気光学パネルに出力することを特徴とする請求項１乃至４のうちいずれか一項に記載の電気光学装置。
【請求項６】
前記第１回路及び前記第２回路は、集積回路であって、
前記第１回路は、第１のフレキシブル回路基板に設けられ、
前記第２回路は、第２のフレキシブル回路基板に設けられることを特徴とする請求項１乃至５のうちいずれか一項に記載の電気光学装置。
【請求項７】
請求項１乃至６のうちいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
【請求項８】
データ線及び走査線の交差に対応した画素により構成された、第１画素群及び第２画素群と、前記第１画素群への第１データ信号の書き込み、及び前記第２画素群への第２データ信号の書き込みを行うための駆動回路とが設けられた電気光学パネルと、前記第１データ信号と前記駆動回路を制御するタイミング信号とを前記電気光学パネルに出力可能な第１回路と、前記第２データ信号と前記タイミング信号とを前記電気光学パネルに出力可能な第２回路とを備えた電気光学装置の制御方法であって、
少なくとも１つの前記走査線に接続された前記画素への書き込みが行われる１水平走査期間において、
前記第２回路が前記タイミング信号の出力を停止した状態で、前記第１回路が前記タイミング信号を出力する回数と、
前記第１回路が前記タイミング信号の出力を停止した状態で、前記第２回路が前記タイミング信号を出力する回数と、が同数になるように制御することを特徴とする電気光学装置の制御方法。
【請求項９】
前記第１画素群のうちの第１画素に、前記第１回路が前記タイミング信号を出力し、前記第１画素に対応する前記第１データ信号を書き込むにように制御し、
前記第１画素群のうち、前記走査線に平行または直交した第１方向において前記第１画素に隣り合う第２画素に、前記第１回路が前記タイミング信号の出力を停止した状態で、前記第２画素に対応する前記第１データ信号を書き込むように制御し、
前記第１画素群のうち、前記第１方向と反対の方向で前記第１画素に隣り合う第３画素に、前記第１回路が前記タイミング信号の出力を停止した状態で、前記第３画素に対応する前記第１データ信号を書き込むように制御することを特徴とする、請求項８に記載の電気光学装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電子機器、及び電気光学装置の制御方法に関する。
【背景技術】
【０００２】
電気光学装置の一態様として、アクティブ駆動型の液晶パネルと、当該液晶パネルを駆動する駆動回路が実装されたフレキシブル基板（Flexible Printed Circuits；以下、ＦＰＣと称する。）と、を備える液晶装置が知られている（特許文献１）。この液晶装置では、例えば、ＣＯＦ（Chip On Film）と称される技術によって、データ線駆動回路としてＩＣ（Integrated Circuit）チップ等の半導体集積回路（以下、集積回路という。）がＦＰＣに実装されている。また、集積回路が実装されたＦＰＣを複数用いて、１つの液晶パネルを駆動する技術が開示されている。
【０００３】
アクティブ駆動型の液晶パネルは、複数の走査線と複数のデータ線とを有し、走査線とデータ線との交差に応じて、画素回路が設けられることが多い。また、高精細な画像を表示させる液晶パネルでは、画素の配置ピッチに起因してデータ線同士の間隔が狭くなる。データ線駆動回路を液晶パネルの外部に設ける場合には、各データ線にデータ信号を供給するための入力端子のピッチが狭くなってしまい、入力端子同士の短絡が問題となる。このため、１つの入力端子に供給されるデータ信号を、タイミング信号に応じてｋ（ｋは任意の自然数）本のデータ線のいずれかに供給する分配回路を設けることがある。
そのような液晶装置では、ＦＰＣに実装されているデータ線駆動回路に、データ信号を液晶パネルに供給するほか、タイミング信号を液晶パネルに供給する機能を持たせることが考えられる。この場合、タイミング信号は液晶パネルの内部の配線によって分配回路に供給されるところ、その配線は寄生容量が存在する。このため、タイミング信号は容量性の負荷に対して出力されることになる。
上記特許文献１に示されているように、複数のデータ線駆動回路を用いて、１つの液晶パネルを駆動する場合、タイミング信号は複数のデータ線駆動回路のうち１つから液晶パネルに供給するのが通常である。
一方で、上述したように、タイミング信号は容量性の負荷に対して出力されるので、データ線駆動回路におけるタイミング信号の出力段には、駆動性能が高いトランジスターを用いる必要がある。このため、データ線駆動回路にとってタイミング信号の出力に要する電力は小さくなく、タイミング信号を出力するデータ線駆動回路は、これを出力しないデータ線駆動回路と比較して負荷が大きくなり、発熱量も増大する。
データ線駆動回路を構成するトランジスターは温度によって入出力特性が変化する素子であるため、データ信号とタイミング信号とを液晶パネルに供給するデータ線駆動回路と、データ信号のみを液晶パネルに供給する他のデータ線駆動回路との間で、データ信号の出力特性に差が生じ、ひいては、表示される階調に差が生じるといった課題があった。
このような課題に対し、例えば特許文献２では、タイミング信号を出力するデータ線駆動回路を、１水平期間ごとに切り替えることで、各データ線駆動回路のタイミング信号の駆動負荷を、複数の水平走査期間で均一化する技術が開示されている。これにより、データ線駆動回路間の発熱量の差を低減し、データ線駆動回路間の出力特性の差を低減することができるとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１１２６６６号公報
【特許文献２】特開２０１５−２３２５９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献２の電気光学装置では、１水平走査期間に着目すると、各データ線駆動回路のタイミング信号の駆動負荷は揃っていない。そのため、データ線駆動回路間の発熱量に少なからず差が生じ、当該発熱量に係るデータ信号の出力特性の差の低減効果を得られないおそれがある。つまり、例えば全画面に亘って均一な同一階調を表示した際に、データ線駆動回路間のデータ信号の出力特性の差によって周期的な輝度ムラが生じてしまうという課題があった。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］
本適用例に係る電気光学装置は、データ線及び走査線の交差に対応した画素により構成された、第１画素群及び第２画素群と、前記第１画素群への第１データ信号の書き込み、及び前記第２画素群への第２データ信号の書き込みを行うための駆動回路とが設けられた電気光学パネルと、前記第１データ信号と前記駆動回路を制御するタイミング信号とを前記電気光学パネルに出力可能な第１回路と、前記第２データ信号と、前記タイミング信号とを前記電気光学パネルに出力可能な第２回路とを備え、少なくとも１本の前記走査線に接続された前記画素への書き込みが行われる１水平走査期間において、前記第２回路が前記タイミング信号の出力を停止した状態で、前記第１回路が前記タイミング信号を出力する回数と、前記第１回路が前記タイミング信号の出力を停止した状態で、前記第２回路が前記タイミング信号を出力する回数とが同数であることを特徴とする。
【０００８】
本適用例によれば、少なくとも１本の走査線に接続された画素への書き込みが行われる１水平走査期間において、第１回路及び第２回路のタイミング信号の駆動負荷を揃えることができる。これにより、例えば、第１回路及び第２回路がデータ線駆動回路ならば、従来技術に比べて、各データ線駆動回路の発熱量の差を低減できる。従って、各データ線駆動回路間の出力特性の差を軽減することができ、輝度ムラの視認性を低下させた電気光学装置を提供することができる。
なお、この態様において、「駆動回路」は例えば分配回路（デマルチプレクサー）であってもよく、第１回路及び第２回路は例えばデータ線駆動回路であってもよい。また、「駆動回路」が分配回路（デマルチプレクサー）である場合には、「タイミング信号」は分配回路（デマルチプレクサー）を動作させる選択信号であってもよい。
【０００９】
［適用例２］
上記適用例に記載の電気光学装置において、前記第１画素群のうちの第１画素は、前記第１回路が前記タイミング信号を出力し、前記第１画素に対応する前記第１データ信号が書き込まれ、前記第１画素群のうち、前記走査線に平行または直交した第１方向において前記第１画素に隣り合う第２画素は、前記第１回路が前記タイミング信号の出力を停止した状態で、前記第２画素に対応する前記第１データ信号が書き込まれ、前記第１画素群のうち、前記第１方向と反対の方向で前記第１画素に隣り合う第３画素は、前記第１回路が前記タイミング信号の出力を停止した状態で、前記第３画素に対応する前記第１データ信号が書き込まれることが好ましい。
【００１０】
上記適用例によれば、例えば全画面同一階調の表示をした際に、タイミング信号の駆動負荷により特性の変化したデータ信号を書き込まれた画素同士が、隣接することを防げる。その結果、画面内に分散して特性の変化したデータ信号を書き込まれた画素を配置できるため、画面内の部分領域ごとの輝度の平均値の差を低減することができる。つまり、より一層輝度ムラの視認性が低下する。
【００１１】
［適用例３］
上記適用例に記載の電気光学装置において、前記電気光学パネルは、前記第１回路から前記タイミング信号が供給される第１端子と、前記第２回路から前記タイミング信号が供給される第２端子と、前記第１端子と前記第２端子と前記駆動回路とを電気的に接続する配線と、を備えることが好ましい。
【００１２】
上記適用例によれば、第１回路から第１端子を介して電気光学パネルに入力されたタイミング信号が駆動回路へ伝送される経路と、第２回路から第２端子を介して電気光学パネルに入力されたタイミング信号が駆動回路へ伝送される経路とが、電気光学パネル内の配線で電気的に接続される。
これにより、第１回路及び第２回路のいずれか一方からタイミング信号が出力されれば、当該タイミング信号が電気光学パネル内の駆動回路に供給される構成が、電気光学パネル内部の簡略な配線で実現することができる。
【００１３】
［適用例４］
上記適用例に記載の電気光学装置において、前記駆動回路は、前記タイミング信号に基づいて前記第１画素群に属するＮ（Ｎは２以上の自然数）本のデータ線のうち選択した１本のデータ線に前記第１データ信号を出力する第１選択回路と、前記タイミング信号に基づいて前記第２画素群に属するＮ本のデータ線のうち選択した１本のデータ線に前記第２データ信号を出力する第２選択回路とを備えることが好ましい。
【００１４】
上記適用例によれば、電気光学パネル内の駆動回路は、いわゆるデマルチプレクサーとして機能し、第１回路及び第２回路は、いわゆるデータ線駆動回路として機能する。
これにより、第１回路及び第２回路と電気光学パネルとを電気的に接続する端子の構成を簡略化することが容易となる。
【００１５】
［適用例５］
上記適用例に記載の電気光学装置は、前記第１回路の前記タイミング信号の出力を制御する第１制御信号、前記第２回路の前記タイミング信号の出力を制御する第２制御信号、前記タイミング信号、前記第１データ信号、及び前記第２データ信号を生成し、前記第１制御信号、前記タイミング信号及び前記第１データ信号を前記第１回路に出力し、前記第２制御信号、前記タイミング信号及び前記第２データ信号を前記第２回路に出力する制御部を備え、前記第１回路は、前記第１制御信号に基づいて前記タイミング信号を前記電気光学パネルに出力し、前記第２回路は、前記第２制御信号に基づいて前記タイミング信号を前記電気光学パネルに出力することが好ましい。
【００１６】
上記適用例によれば、制御部から第１回路に供給される第１制御信号によって、第１回路によるタイミング信号の出力が制御され、制御部から第２回路に供給される第２制御信号によって、第２回路によるタイミング信号の出力が制御される。また、第１データ信号及びタイミング信号も制御部から第１回路に供給されると共に、第２データ信号及びタイミング信号も制御部から第２回路に供給される。
従って、それらの信号を纏めて例えばＬＶＤＳ方式（Low Voltage Differential Signaling；小振幅差動信号方式）で制御部から第１回路及び第２回路に送信することが可能となり、種々の信号の伝送経路を簡略化した電気光学装置を提供することができる。
【００１７】
［適用例６］
上記適用例に記載の電気光学装置において、前記第１回路及び前記第２回路は、集積回路であって、前記第１回路は、第１のフレキシブル回路基板に設けられ、前記第２回路は、第２のフレキシブル回路基板に設けられることが好ましい。
【００１８】
上記適用例によれば、第１回路及び第２回路は、それぞれフレキシブル回路基板の配線を介して電気光学パネルと電気的に接続され、構成の簡略化が実現した電気光学装置を提供することができる。
【００１９】
［適用例７］
本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えることが好ましい。
【００２０】
本適用例によれば、第１回路及び第２回路の出力特性の差が軽減されることにより、輝度ムラの視認性が低下するため、見栄えのよい表示が可能な電子機器を提供することができる。
【００２１】
［適用例８］
本適用例に係る電気光学装置の制御方法は、データ線及び走査線の交差に対応した画素により構成された、第１画素群及び第２画素群と、前記第１画素群への第１データ信号の書き込み、及び前記第２画素群への第２データ信号の書き込みを行うための駆動回路とが設けられた電気光学パネルと、前記第１データ信号と前記駆動回路を制御するタイミング信号とを前記電気光学パネルに出力可能な第１回路と、前記第２データ信号と、前記タイミング信号とを前記電気光学パネルに出力可能な第２回路とを備えた電気光学装置の制御方法であって、少なくとも１つの前記走査線に接続された前記画素への書き込みが行われる１水平走査期間において、前記第２回路が前記タイミング信号の出力を停止した状態で、前記第１回路が前記タイミング信号を出力する回数と、前記第１回路が前記タイミング信号の出力を停止した状態で、前記第２回路が前記タイミング信号を出力する回数とが、同数になるように制御することを特徴とする。
【００２２】
本適用例によれば、１本の走査線に接続する画素の書き込みが行われる１水平走査期間において、各集積回路のタイミング信号の駆動負荷を揃えることができる。これにより、例えば、第１回路及び第２回路がデータ線駆動回路ならば、従来技術に比べて、各データ線駆動回路の発熱量の差を低減できる。従って、各データ線駆動回路間の出力特性の差を軽減することができ、輝度ムラの視認性が低下する。
つまり、各集積回路（例えば、データ線駆動回路）間の負荷の相違に起因する生じる輝度ムラの視認性を低下させる電気光学装置の制御方法を提供することができる。なお、この態様において、「駆動回路」は例えば分配回路（デマルチプレクサー）であってもよく、第１回路及び第２回路は例えばデータ線駆動回路であってもよい。また、「駆動回路」が分配回路（デマルチプレクサー）である場合には、「タイミング信号」は分配回路（デマルチプレクサー）を動作させる選択信号であってもよい。
【００２３】
［適用例９］
上記適用例に記載の電気光学装置の制御方法において、前記第１画素群のうちの第１画素に、前記第１回路が前記タイミング信号を出力し、前記第１画素に対応する前記第１データ信号を書き込むにように制御し、前記第１画素群のうち、前記走査線に平行または直交した第１方向において前記第１画素に隣り合う第２画素に、前記第１回路が前記タイミング信号の出力を停止した状態で、前記第２画素に対応する前記第１データ信号を書き込むように制御し、前記第１画素群のうち、前記第１方向と反対の方向で前記第１画素に隣り合う第３画素に、前記第１回路が前記タイミング信号の出力を停止した状態で、前記第３画素に対応する前記第１データ信号を書き込むように制御することが好ましい。
【００２４】
上記適用例によれば、タイミング信号の出力で変化したデータ信号を書き込まれた画素同士が、隣接することを防げる。その結果、例えば全画面同一階調の表示をした際に、画面内に分散して配置することができるため、画面内の部分領域ごとの輝度の平均値の差を低減することができる。その結果、輝度ムラの視認性がさらに低下する。
【図面の簡単な説明】
【００２５】
【図１】実施形態１の電気光学装置の主要部の構成例を示す斜視図。
【図２】表示部の回路構成を示す図。
【図３】画素回路の回路図。
【図４】電気光学装置の動作を説明する図。
【図５】表示部への選択信号の供給形態を説明する図。
【図６】第１〜第４データ線駆動回路による選択信号の出力に係るタイミングを説明する図。
【図７】従来技術の輝度ムラの見え方を説明する図。
【図８】実施形態１の輝度ムラの見え方を説明する図。
【図９】実施形態１の変形例を説明する図。
【図１０】実施形態１の応用例を説明する図。
【図１１】電子機器としての投射型表示装置の構成を示す概略図。
【発明を実施するための形態】
【００２６】
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。
【００２７】
本実施形態において説明する電気光学装置は、後述する電子機器としての投射型表示装置（液晶プロジェクター）における光変調器（ライトバルブ）に好適に用いることができる、アクティブ駆動型の液晶表示装置である。投射型表示装置（液晶プロジェクター）は、スクリーンなどの被投射物に対して、液晶表示装置により表示された画像を拡大投射するものである。従って、光変調器として用いられる液晶表示装置は、これを直視する場合に比べて、輝度ムラなどが視認され易いため、高い表示品質を実現可能であることが求められている。
【００２８】
（実施形態１）
＜電気光学装置＞
図１は、電気光学装置の主要部の構成例を示す斜視図である。図１に示すように、本実施形態の電気光学装置１は、表示部１００を含む電気光学パネル１５０と、第１データ線駆動回路２００ａが実装された第１のフレキシブル回路基板（以下、第１ＦＰＣという）３００ａと、第２データ線駆動回路２００ｂが実装された第２のフレキシブル回路基板（以下、第２ＦＰＣという）３００ｂと、第３データ線駆動回路２００ｃが実装された第３のフレキシブル回路基板（以下、第３ＦＰＣという）３００ｃと、第４データ線駆動回路２００ｄが実装された第４のフレキシブル回路基板（以下、第４ＦＰＣという）３００ｄとを備える。第１データ線駆動回路２００ａ〜第４データ線駆動回路２００ｄの各々は、例えば、１チップの集積回路（ＩＣ）で構成され、第１ＦＰＣ３００ａ〜第４ＦＰＣ３００ｄの各々に、ＣＯＦ（Chip On Film）技術によって実装されている。
【００２９】
表示部１００における表示領域は、第１領域１００ａと、第２領域１００ｂと、第３領域１００ｃと、第４領域１００ｄとに区分されている。
第１ＦＰＣ３００ａ〜第４ＦＰＣ３００ｄには信号を伝送するための配線（不図示）が設けられ、当該配線の一方端部は電気光学パネル１５０における信号入力端子（不図示；本発明の第１端子、第２端子に該当）に接続されている。また、当該配線の他方端部は不図示の基板に接続されており、該基板には制御部２５０（図２参照）が設けられている。すなわち、第１データ線駆動回路２００ａ〜第４データ線駆動回路２００ｄは、第１ＦＰＣ３００ａ〜第４ＦＰＣ３００ｄの配線を介して、電気光学パネル１５０と制御部２５０（図２参照）とに電気的に接続されている。なお、第１データ線駆動回路２００ａは、本発明に係る「第１回路」の一例であり、第２データ線駆動回路２００ｂ〜第４データ線駆動回路２００ｄは、本発明の「第２回路」の一例である。また、第２データ線駆動回路２００ｂを、本発明に係る「第１回路」の一例とすると、第１データ線駆動回路２００ａ、第２データ線駆動回路２００ｂもしくは第４データ線駆動回路２００ｄは、本発明の「第２回路」の一例になる。
【００３０】
図２は、表示部１００の回路構成を示す図である。なお、第１領域１００ａ〜第４領域１００ｄの各々は同様の構成を採るので、説明の重複を避けるため、ここでは第１領域１００ａの構成について説明する。
【００３１】
画素部１０には、相互に交差するＭ本の走査線１２とＮ本のデータ線１４とが形成される（Ｍ，Ｎは２以上の自然数）。また、画素部１０には、走査線１２とデータ線１４との交差に対応して画素回路ＰIＸが配置されている。すなわち、画素回路ＰIＸは、縦Ｍ行×横Ｎ列の行列状に配列されている。
画素部１０内の画素回路ＰIＸは、図２に示すようにＪ個の画素ブロックＢ[１]〜Ｂ[Ｊ]のいずれかに区分される。詳細には、画素部１０内のＮ本のデータ線１４は、連続して配置された４本ごとに同一の分配回路５７[ｊ（ｊは１≦ｊ≦Ｊを満たす任意の自然数）]に接続されるところ、同一の分配回路５７[ｊ]に接続される画素回路ＰIＸの集合を、１つの画素ブロックＢ[ｊ]としている。なお、Ｊ＝Ｎ／４の関係が成立する。
【００３２】
分配回路５７[１]〜５７[Ｊ]は、画素ブロックＢ[１]〜Ｂ[Ｊ]の各々に対応するＪ本の制御線１５で、第１データ線駆動回路２００ａと相互に接続される。
第ｊ番目の分配回路５７[ｊ]は、第ｊ番目の制御線１５に供給される画像信号Ｄ[ｊ]を画素ブロックＢ[ｊ]に対応する４本のデータ線１４の各々に分配する回路（デマルチプレクサー）であり、画素ブロックＢ[ｊ]に対応するデータ線１４に係る４個のスイッチ５８[１]〜５８[４]を含んで構成される。分配回路５７[ｊ]の第ｘ番目のスイッチ５８[ｘ]は、画素ブロックＢ[ｊ]の４本のデータ線１４のうち第ｘ列目のデータ線１４とＪ本の制御線１５のうち第ｊ番目の制御線１５との間に介在して両者間の電気的な接続（導通／非導通）を制御する。
【００３３】
ここで、第１データ線駆動回路２００ａによって駆動される画素回路ＰIＸの集合を「第１画素群」といい、第２データ線駆動回路２００ｂによって駆動される画素回路ＰIＸの集合を「第２画素群」といい、第３データ線駆動回路２００ｃによって駆動される画素回路ＰIＸの集合を「第３画素群」といい、第４データ線駆動回路２００ｄによって駆動される画素回路ＰIＸの集合を「第４画素群」という。すなわち、第１画素群〜第４画素群の各々には、それぞれ複数の画素ブロックＢ［ｊ］が含まれる。具体的には、本実施形態では第１領域１００ａの画素ブロックＢ［１］〜Ｂ［Ｊ］は全て第１画素群に属し、第２領域１００ｂの画素ブロックは全て第２画素群に属し、第３領域１００ｃの画素ブロックは全て第３画素群に属し、第４領域１００ｄの画素ブロックＢ［１］〜Ｂ［Ｊ］は全て第４画素群に属す。
【００３４】
図３は、各画素回路ＰIＸの回路図である。図３に示すように、各画素回路ＰIＸは、液晶素子４２と選択スイッチ４４とを含んで構成される。液晶素子４２は、対向する画素電極４２１及び共通電極４２３と両電極間の液晶４２５とで構成された電気光学素子である。画素電極４２１と共通電極４２３との間の印加電圧に応じて液晶４２５の透過率が変化する。なお、以下の説明では便宜的に、画素電極４２１が共通電極４２３と比較して、高電位である場合の液晶素子４２の印加電圧を正極性と表記し、画素電極４２１が低電位である場合の液晶素子４２の印加電圧を負極性と表記する。
【００３５】
選択スイッチ４４は、走査線１２にゲートが接続されたＮチャネル型の薄膜トランジスターで構成され、液晶素子４２（画素電極４２１）とデータ線１４との間に介在して両者の電気的な接続（導通／非導通）を制御する。従って、画素回路ＰIＸ（液晶素子４２）は、選択スイッチ４４がオン状態に制御されたときのデータ線１４の電位に応じた階調（画像信号Ｄ[ｊ]に応じた階調）を表示する。なお、液晶素子４２に対して並列に接続される補助容量などの図示は省略されている。
【００３６】
説明を図２に戻す。制御部２５０は、例えばＬＶＤＳ（Low Voltage Differential Signaling；小振幅差動信号方式）と称されるデジタル伝送方式の信号を出力する。制御部２５０が出力するＬＶＤＳ方式の信号には、例えば垂直同期信号Ｖｓ、水平同期信号Ｈｓ、選択信号Ｓ１〜Ｓ４、画像信号Ｄ[１]〜Ｄ[Ｊ]、及び制御信号ＣＴＬａ〜ＣＴＬｄなどが含まれる。制御部２５０は、これら種々の信号を供給することで、第１データ線駆動回路２００ａ〜第４データ線駆動回路２００ｄを制御する。
【００３７】
また、制御部２５０は、各画素ブロックＢ[ｊ]内のデータ線１４の本数に相当する４系統の選択信号Ｓ１〜Ｓ４を生成して第１データ線駆動回路２００ａ〜第４データ線駆動回路２００ｄに出力する。選択信号Ｓ１〜Ｓ４は、上述したＪ個の分配回路５７[１]〜５７[Ｊ]によるデータ信号の書き込みのタイミングを制御するタイミング信号である。
ここでＪ個の分配回路５７[１]〜５７[Ｊ]は、それぞれ４個のスイッチ５８[１]〜５８[４]を備える。スイッチ５８[１]〜５８[４]は、そのオンとオフとを切り替えるための信号（選択信号Ｓ１〜Ｓ４）が入力される制御入力端子（不図示）を備え、当該制御入力端子（不図示）に入力された信号のレベルによってオンとオフとが切り替えられる。すなわち、分配回路５７[１]〜５７[Ｊ]は、所定の画素群にデータ信号の書き込みを行うための駆動回路として機能する、本発明における第１選択回路、第２選択回路の一例である。
【００３８】
ここで選択信号Ｓ１は、Ｊ個の分配回路５７[１]〜５７[Ｊ]の各々における第１番目のスイッチ５８[１]（信号分配回路５４内で合計Ｊ個のスイッチ５８[１]）の制御入力端子（不図示）に並列に供給され、当該スイッチ５８[１]のオン・オフを制御する信号である。同様に、選択信号Ｓ２は第２番目のスイッチ５８[２]の制御入力端子（不図示）に供給され、当該スイッチ５８[２]のオン・オフを制御する信号であり、選択信号Ｓ３は第３番目のスイッチ５８[３]の制御入力端子（不図示）に供給され、当該スイッチ５８[３]のオン・オフを制御する信号であり、選択信号Ｓ４は、第４番目のスイッチ５８[４]のオン・オフを制御する信号である。つまり、選択信号Ｓ１がｘ列目、選択信号Ｓ２がｘ＋１列目、選択信号Ｓ３がｘ＋２列目、選択信号Ｓ４がｘ＋３列目の書き込みを制御する。
【００３９】
図４は、電気光学装置１の動作を説明する図である。制御部２５０は、図４に示すように、液晶素子４２の印加電圧の極性が垂直走査期間毎に（図４の垂直走査期間Ｖ１と垂直走査期間Ｖ２とで）反転するような画像信号Ｄ[Ｊ]を第１データ線駆動回路２００ａ〜第４データ線駆動回路２００ｄに供給する。
【００４０】
第ｍ（ｍは、１≦ｍ≦Ｍの自然数）行の走査線１２に供給される走査信号Ｇ[ｍ]は、図４に示すように各垂直走査期間Ｖ内のＭ個の水平走査期間Ｈのうち第ｍ番目の水平走査期間Ｈにてハイレベル（走査線１２の選択を意味する電位）に設定される。走査線駆動回路２２が第ｍ行の走査線１２を選択すると、第ｍ行のＮ個の画素回路ＰIＸの各選択スイッチ４４がオフ状態からオン状態に遷移する。
【００４１】
ここで第１データ線駆動回路２００ａは、走査線駆動回路２２による各走査線１２の選択に同期してＮ本のデータ線１４の各々の電位を制御する。第１データ線駆動回路２００ａは、図２に示すように、画素ブロックＢ[１]〜Ｂ[Ｊ]に対応するＪ系統の画像信号Ｄ[１]〜Ｄ[Ｊ]を各制御線１５に並列に供給する。
【００４２】
説明を図４に戻す。走査線駆動回路２２が走査線１２を選択する各１水平走査期間Ｈは、プリチャージ期間ＴPREと書込期間ＴWRTとを含んで構成される。なお、図４に示す例では全ての水平走査期間Ｈにプリチャージ期間ＴPREを設けているが、一または二以上の水平走査期間Ｈにプリチャージ期間ＴPREを設ける構造としてもよい。また、図４に示す例では、図面の煩雑化を避けて本実施形態の特徴部に焦点を当てるため、水平走査期間Ｈ内に、いわゆるポストチャージ電位を各制御線１５に供給するポストチャージ期間を設けていないが、ポストチャージ期間を設ける構成としても勿論よい。なお、ポストチャージ期間とは、次の水平走査期間Ｈの開始時において、画素電極４２１と共通電極４２３との間の電位が各画素間でばらつかないようにするために、所定のポストチャージ電位を制御線１５に書き込む期間である。
【００４３】
選択信号Ｓ１〜Ｓ４の直後に記された括弧内の符号は、当該選択信号Ｓ１〜Ｓ４を出力するデータ線駆動回路の符号を示している。すなわち、図４に示す例では、各垂直走査期間Ｖ１，Ｖ２において、まず、１水平走査期間Ｈ内のプリチャージ期間ＴPREにて、第１データ線駆動回路２００ａが選択信号Ｓ１を、第２データ線駆動回路２００ｂが選択信号Ｓ２を、第３データ線駆動回路２００ｃが選択信号Ｓ３を、第４データ線駆動回路２００ｄが選択信号Ｓ４を一斉に出力する（アクティブレベルに設定する）。換言すれば、各データ線駆動回路が、水平走査期間Ｈ内のプリチャージ期間ＴPREにて、それぞれの選択信号をアクティブレベルに設定する。
このとき各１水平走査期間Ｈ内のプリチャージ期間ＴPREでは、信号分配回路５４内の全てのスイッチ５８[１]〜５８[４]がオン状態に遷移し、Ｎ本のデータ線１４の各々（さらには各画素回路ＰIＸ内の画素電極４２１）にプリチャージ電位ＶPREが供給される。
以上のように各画素回路ＰIＸに対する画像信号Ｄ[Ｊ]の供給前（書込前）に各データ線１４の電位がプリチャージ電位ＶPREに初期化されるので、表示画像の階調斑（縦クロストーク）が防止され得る。
ここで、プリチャージ電位ＶPREは、所定の基準電位ＶREF（例えば画像信号Ｄ[Ｊ]の振幅中心となる電位）に対して、垂直走査期間ごとに負極性または正極性の電位に設定される。
各１水平走査期間Ｈ内の書込期間ＴWRTでも同様に、第１データ線駆動回路２００ａが選択信号Ｓ１を、第２データ線駆動回路２００ｂが選択信号Ｓ２を、第３データ線駆動回路２００ｃが選択信号Ｓ３を、第４データ線駆動回路２００ｄが選択信号Ｓ４を順次出力する（アクティブレベルに設定する）。従って、第ｍ行の走査線１２が選択される水平走査期間Ｈ内の各単位期間Ｕ[ｋ（ｋは１≦ｋ≦４を満たす自然数）]では、分配回路５７[１]〜５７[Ｊ]の各々における４個のスイッチ５８[１]〜５８[４]のうち第ｋ番目のスイッチ５８[ｋ]（信号分配回路５４内で合計Ｊ個のスイッチ５８[ｋ]）がオン状態に遷移し、各画素ブロックＢ[ｊ]の第ｋ列目のデータ線１４に画像信号Ｄ[Ｊ]の階調電位が供給される。
すなわち、書込期間ＴWRTでは、Ｊ個の画素ブロックＢ[１]〜Ｂ[Ｊ]の各々において当該画素ブロックＢ[ｊ]内の４本のデータ線１４に階調電位が時分割で供給される。第ｍ番目の水平走査期間Ｈ内の単位期間Ｕ[ｋ]において、階調電位は、第ｍ行の走査線１２と画素ブロックＢ[ｊ]内の第ｋ列目のデータ線１４との交差に対応する画素回路ＰIＸの指定階調に応じて設定される。
【００４４】
上述したように、図４に示す例では、全てのデータ線駆動回路の出力が、プリチャージ期間ＴPREに１回と書込期間ＴWRTに１回の計２回ずつになる。つまり、１本の走査線１２に接続された画素への書き込みが行われる１水平走査期間において、各データ線駆動回路の選択信号の駆動負荷を揃えることができる。すなわち、従来技術（各データ線駆動回路における選択信号の出力回数を複数の水平走査期間で均一化する方法）に比べて、各データ線駆動回路の発熱量の差を低減し、各データ線駆動回路間の出力特性の差を低減できる。
【００４５】
以上、図２〜図４を参照して、電気光学パネル１５０の表示部１００を構成する第１領域１００ａ〜第４領域１００ｄのうち、第１領域１００ａについて説明したが、第２データ線駆動回路２００ｂによって駆動される第２領域１００ｂ、第３データ線駆動回路２００ｃによって駆動される第３領域１００ｃ、及び第４データ線駆動回路２００ｄによって駆動される第４領域１００ｄも、第１領域１００ａと同様に構成され、同様に動作する。また、第２データ線駆動回路２００ｂ〜第４データ線駆動回路２００ｄによる第２領域１００ｂ〜第４領域１００ｄの駆動方法は、第１データ線駆動回路２００ａによる第１領域１００ａの駆動方法と同様である。
【００４６】
図５は、電気光学パネル１５０への選択信号Ｓ１〜Ｓ４の供給態様を説明する図である。制御部２５０が生成した選択信号Ｓ１〜Ｓ４は、第１データ線駆動回路２００ａ〜第４データ線駆動回路２００ｄに出力される。そして、制御部２５０による制御で、第１データ線駆動回路２００ａ〜第４データ線駆動回路２００ｄのうち一の回路が、選択信号Ｓ１〜Ｓ４を、Ｊ個の分配回路５７[１]〜５７[Ｊ]に出力する。
【００４７】
図５に示すように、第１データ線駆動回路２００ａ〜第４データ線駆動回路２００ｄからの選択信号Ｓ１の供給経路同士は、電気光学パネル１５０内で、選択信号Ｓ１の伝送経路上のノードｎ１において相互に接続されている。第１データ線駆動回路２００ａ〜第４データ線駆動回路２００ｄからの選択信号Ｓ２の供給経路同士は、電気光学パネル１５０内で、選択信号Ｓ２の伝送経路上のノードｎ２において相互に接続されている。第１データ線駆動回路２００ａ〜第４データ線駆動回路２００ｄからの選択信号Ｓ３の供給経路同士は、電気光学パネル１５０内で、選択信号Ｓ３の伝送経路上のノードｎ３において相互に接続されている。第１データ線駆動回路２００ａ〜第４データ線駆動回路２００ｄからの選択信号Ｓ４の供給経路同士は、電気光学パネル１５０内で、選択信号Ｓ４の伝送経路上のノードｎ４において相互に接続されている。
【００４８】
＜電気光学装置の制御方法＞
図６は、選択信号Ｓ１〜Ｓ４を第１データ線駆動回路２００ａ〜第４データ線駆動回路２００ｄに出力させるタイミングの制御を説明する図である。図６において、選択信号Ｓ１〜Ｓ４の直後に記された括弧内の符号は、当該選択信号Ｓ１〜Ｓ４を出力するデータ線駆動回路の符号を示している。
【００４９】
上述したように本実施形態では、同一の１水平走査期間Ｈにおいて、制御部２５０は、第１データ線駆動回路２００ａ〜第４データ線駆動回路２００ｄから出力される上記選択信号の回数がそれぞれ同数（２回）になるように制御する。また、第１データ線駆動回路２００ａ〜第４データ線駆動回路２００ｄから出力されるデータ信号の回数は、同数になるように制御されている。これにより、各データ線駆動回路の発熱量の差を低減し、各データ線駆動回路間の出力特性の差を低減できる。この制御部２５０による制御は、第１データ線駆動回路２００ａへの制御信号ＣＴＬａの供給、第２データ線駆動回路２００ｂへの制御信号ＣＴＬｂの供給、第３データ線駆動回路２００ｃへの制御信号ＣＴＬｃの供給、及び第４データ線駆動回路２００ｄへの制御信号ＣＴＬｄの供給により行われる。制御信号ＣＴＬａが本発明の第１制御信号の一例であり、制御信号ＣＴＬｂが本発明の第２制御信号の一例である。また、第１データ線駆動回路２００ａから出力される選択信号の回数が本発明の第１回路がタイミング信号を出力する回数の一例であり、第２データ線駆動回路２００ｂから出力される選択信号の回数が本発明の第２回路がタイミング信号を出力する回数の一例である。また、第１データ線駆動回路２００ａから出力されるデータ信号が本発明の第１データ信号の一例であり、第２データ線駆動回路２００ｂから出力されるデータ信号が本発明の第２データ信号の一例である。
【００５０】
具体的には、制御信号ＣＴＬａ〜ＣＴＬｄが示す値が、「１」の場合に選択信号Ｓ１の制御を行い、「２」の場合に選択信号Ｓ２の制御を行い、「３」の場合に選択信号Ｓ３の制御を行い、「４」の場合に選択信号Ｓ４の制御を行う。
他方、第１データ線駆動回路２００ａ〜第４データ線駆動回路２００ｄは、アクティブレベルに設定された制御信号ＣＴＬａ〜ＣＴＬｄが供給された状態では、選択信号Ｓ１〜Ｓ４の出力段をアクティブに設定し、選択信号Ｓ１〜Ｓ４を出力して電気光学パネル１５０に供給する。
なお、プリチャージ期間ＴPRE及び書込期間ＴWRTにおける選択信号Ｓ１〜Ｓ４の具体的な出力態様は、図４を参照して説明した通りである。
【００５１】
図６に示す例では、制御部２５０は、水平同期信号Ｈｓを出力すると共に制御信号ＣＴＬａ〜ＣＴＬｄを、出力する選択信号Ｓ１〜Ｓ４に応じた値に設定する。ここで制御部２５０は、選択信号Ｓ１〜Ｓ４に応じた制御信号ＣＴＬａ〜ＣＴＬｄの値を、１水平走査期間Ｈごとに順次切り替える。具体的には、図６に示す通り、制御信号ＣＴＬａ〜ＣＴＬｄが示す値を、１→２→３→４と、１水平走査期間Ｈごとに順次切り替える。
【００５２】
図７は、従来技術（特許文献２）に記載の選択信号Ｓ１〜Ｓ４の出力に基づき、表示部１００に全画面同一階調表示をした際のスクリーン投影像のイメージ図である。詳しくは、後述する電気光学装置１を備えた投射型表示装置を用いて投射したときのスクリーン投影像である。ここで、第１領域１００ａに着目すると、第１データ線駆動回路２００ａが選択信号Ｓ１〜Ｓ４と第１データ信号を出力して書き込まれた画素ＰＩＸ１と、第１データ線駆動回路２００ａが選択信号Ｓ１〜Ｓ４の出力を停止し、第１データ信号を出力して書き込まれた画素ＰＩＸ２とが、画面に存在する。これらの輝度は、それぞれ異なるため、輝度ムラとして視認される。
【００５３】
一方、図８は、図６に示した本実施形態の選択信号Ｓ１〜Ｓ４の出力に基づき、表示部１００に全画面同一階調表示をした際のスクリーン投影像のイメージ図である。ここで、第１領域１００ａに着目すると、第１データ線駆動回路２００ａが選択信号Ｓ１〜Ｓ４の出力を停止し、第１データ信号を出力して書き込まれた画素ＰＩＸ２に対して上下方向と左右方向とにおいて隣り合うように、第１データ線駆動回路２００ａが選択信号Ｓ１〜Ｓ４と第１データ信号を出力して書き込まれた画素ＰＩＸ１が配置されている。これにより、図７で示した従来技術のスクリーン投影像に比べて、画面内に分散して特性の変化した第１データ信号を書き込まれた画素ＰＩＸ２を配置できるため、画面内の部分領域ごとの輝度の平均値の差を低減することができる。つまり、輝度ムラの視認性を低減することができる。なお、第１データ線駆動回路２００ａが選択信号Ｓ１〜Ｓ４と第１データ信号を出力して書き込まれた画素ＰＩＸ１は、本発明に係る「第１画素」の一例であり、第１データ線駆動回路２００ａが選択信号Ｓ１〜Ｓ４の出力を停止し、第１データ信号を出力して書き込まれた画素ＰＩＸ２は、本発明の「第２画素」あるいは「第３画素」の一例である。図８において、画素ＰＩＸ１，ＰＩＸ２が配列する例えば行において左から右に向かう方向が本発明の第１方向の一例である。あるいは、例えば列において上から下に向かう方向が第１方向の一例であってもよい。また、ここでは第１領域１００ａに着目したが、画素ＰＩＸ１と画素ＰＩＸ２は、第２領域１００ｂ〜第４領域１００ｄにおいても同様の関係を有する。
【００５４】
また、上述した実施形態においては、制御信号ＣＴＬａ〜ＣＴＬｄが示す値を、１→２→３→４と、１水平走査期間Ｈごとに順次切り替えているが、この態様に限られず、例えば制御信号ＣＴＬａ〜ＣＴＬｄが示す値を、１→３→２→４と切り替えても勿論よい。すると、図９に示すように、面内により分散して特性の変化したデータ信号を書き込まれた画素を配置できるため、輝度ムラの視認性をさらに低減することができる。
以上説明したように、本実施形態では、第１データ線駆動回路２００ａ〜第４データ線駆動回路２００ｄのうち特定の一のデータ線駆動回路のみに、１水平走査期間Ｈの選択信号Ｓ１〜Ｓ４を出力させる構成と比較して、第１データ線駆動回路２００ａ〜第４データ線駆動回路２００ｄの負荷を均一化できるため、各データ線駆動回路間の出力特性に差が生じてしまうことが抑制される。
【００５５】
（変形例１）
上述した実施形態においては、説明の便宜上、表示部１００の第１領域１００ａ〜第４領域１００ｄの各領域と、第１データ線駆動回路２００ａ〜第４データ線駆動回路２００ｄの各データ線駆動回路とを一対一で対応させて表示部１００を駆動している。しかしながら、このような駆動態様に限られないことは勿論であり、例えば、図１０に示すように画素ブロックＢ[ｊ]の「ｊ」の値が小さい順に、第１データ線駆動回路２００ａによる駆動→第２データ線駆動回路２００ｂによる駆動→第３データ線駆動回路２００ｃによる駆動→第４データ線駆動回路２００ｄによる駆動→第１データ線駆動回路２００ａによる駆動→・・・との順で、第１データ線駆動回路２００ａ〜第４データ線駆動回路２００ｄを、各画素ブロック[ｊ]のデータ線駆動回路として割り振っても勿論よい。
従って、ｘを零以上の整数とすると、本変形例では画素ブロックＢ［４ｘ＋１］は第１データ線駆動回路２００ａにより駆動される第１画素群であり、画素ブロックＢ［４ｘ＋２］は第２データ線駆動回路２００ｂにより駆動される第２画素群であり、画素ブロックＢ［４ｘ＋３］は第３データ線駆動回路２００ｃにより駆動される第３画素群であり、画素ブロックＢ［４ｘ＋４］は第４データ線駆動回路２００ｄにより駆動される第４画素群である。
【００５６】
（変形例２）
上述した実施形態においては、電気光学装置の一態様として液晶表示装置を例に説明したが、上述した実施形態は、例えば有機ＥＬディスプレイ（Organic  Electro−Luminescence  Display；ＯＬＥＤ）などの他の態様の表示装置にも適用可能である。
【００５７】
（実施形態２）
＜電子機器＞
上記実施形態１に係る電気光学装置１を適用した電子機器の一例について図１１を参照して説明する。図１１は、電子機器としての投射型表示装置（３板式の液晶プロジェクター）の模式図である。本実施形態の電子機器としての投射型表示装置４０００は、相異なる表示色（赤色，緑色，青色）に対応する３個の電気光学装置１（１Ｒ，１Ｇ，１Ｂ）を含んで構成される。照明光学系４００１は、照明装置（光源）４００２からの出射光のうち赤色成分ｒを電気光学装置１Ｒに供給し、緑色成分ｇを電気光学装置１Ｇに供給し、青色成分ｂを電気光学装置１Ｂに供給する。各電気光学装置１は、照明光学系４００１から供給される各単色光を表示画像に応じて変調する光変調器（ライトバルブ）として機能する。投射光学系４００３は、各電気光学装置１からの出射光を合成してスクリーンなどの投射面４００４に投射する。
【００５８】
投射型表示装置４０００によれば、光変調器（ライトバルブ）として電気光学装置１を用いていることから、輝度ムラが低減され見栄えのよい表示を投射可能な投射型表示装置４０００を提供することができる。なお、電気光学装置１が適用される電子機器は、投射型表示装置４０００に限定されず、例えば、ヘッドマウントディスプレイ（ＨＭＤ）やヘッドアップディスプレイ（ＨＵＤ）などにも適用可能である。
【符号の説明】
【００５９】
１…電気光学装置、１０…画素部、１２…走査線、１４…データ線、１５…制御線、２２…走査線駆動回路、２５０…制御部、４２…液晶素子、４４…選択スイッチ、５４…信号分配回路、５７…分配回路、５８…スイッチ、１００…表示部、１００ａ…第１領域、１００ｂ…第２領域、１００ｃ…第３領域、１００ｄ…第４領域、１５０…電気光学パネル、２００ａ…第１データ線駆動回路、２００ｂ…第２データ線駆動回路、２００ｃ…第３データ線駆動回路、２００ｄ…第４データ線駆動回路、４２１…画素電極、４２３…共通電極、Ｂ…画素ブロック、ＣＴＬａ〜ＣＴＬｄ…制御信号、ＰIＸ…画素回路、Ｓ１〜Ｓ４…選択信号。
【図１】
2018036542.tif 000003
【図２】
2018036542.tif 000004
【図３】
2018036542.tif 000005
【図４】
2018036542.tif 000006
【図５】
2018036542.tif 000007
【図６】
2018036542.tif 000008
【図７】
2018036542.tif 000009
【図８】
2018036542.tif 000010
【図９】
2018036542.tif 000011
【図１０】
2018036542.tif 000012
【図１１】
2018036542.tif 000013