(57)【要約】【課題】狭額縁化が可能な表示装置を提供する。【解決手段】第１絶縁基板と、第１方向に延出した走査線と、前記走査線に接続された駆動回路と、前記第１絶縁基板の第１辺と前記駆動回路との間において前記第１方向と交差する第２方向に並んだ第１パッド及び第２パッドと、を備えた第１基板と、前記第１基板と対向し且つ前記第１基板から離間した第１主面及び前記第１主面とは反対側の第２主面を有する第２絶縁基板と、前記第２主面に位置する検出電極と、を備え、前記第１主面と前記第２主面との間を貫通する貫通孔を有する第２基板と、前記貫通孔を通って前記第１パッド及び前記検出電極を電気的に接続する接続部材と、を備える表示装置。【選択図】      図７
2018017988.tif 000002
【特許請求の範囲】
【請求項１】
第１絶縁基板と、第１方向に延出した走査線と、前記走査線に接続された駆動回路と、前記第１絶縁基板の第１辺と前記駆動回路との間において前記第１方向と交差する第２方向に並んだ第１パッド及び第２パッドと、を備えた第１基板と、
前記第１基板と対向し且つ前記第１基板から離間した第１主面及び前記第１主面とは反対側の第２主面を有する第２絶縁基板と、前記第２主面に位置する検出電極と、を備え、前記第１主面と前記第２主面との間を貫通する貫通孔を有する第２基板と、
前記貫通孔を通って前記第１パッド及び前記検出電極を電気的に接続する接続部材と、を備える表示装置。
【請求項２】
前記第１基板は、さらに、前記第１パッドに接続された第１配線と、前記第２パッドに接続された第２配線と、を備え、前記第１配線及び前記第２配線は、前記第１方向に並び、前記第１辺と前記駆動回路との間において第２方向に延出している、請求項１に記載の表示装置。
【請求項３】
前記第１基板は、さらに、前記第１配線に接続された第１端子部と、前記第２配線に接続された第２端子部と、を備え、
前記第１端子部及び前記第２端子部は、前記第１絶縁基板の第２辺に沿って前記第１方向に並び、
前記第２パッドは、前記第１パッドよりも前記第２辺側に位置し、
前記第１配線は、前記第２パッドを迂回している、請求項２に記載の表示装置。
【請求項４】
第１絶縁基板と、画像を表示する表示領域においてそれぞれ第１方向に延出し前記第１方向と交差する第２方向に並んだ第１配線群及び第２配線群と、前記第１配線群に接続された第１シフトレジスタと、前記第２配線群に接続され前記第１シフトレジスタと間隔をおいて前記第２方向に並んだ第２シフトレジスタと、前記第１シフトレジスタと前記第２シフトレジスタとの間に配置された第１パッドと、を備えた第１基板と、
前記第１基板と対向し且つ前記第１基板から離間した第１主面及び前記第１主面とは反対側の第２主面を有する第２絶縁基板と、前記第２主面に位置する第１検出電極と、を備え、前記第１主面と前記第２主面との間を貫通する第１貫通孔を有する第２基板と、
前記第１貫通孔を通って前記第１パッド及び前記第１検出電極を電気的に接続する第１接続部材と、を備える表示装置。
【請求項５】
前記第１基板は、さらに、前記第１配線群に含まれる複数の走査線の各々に接続されたバッファ回路と、前記第１シフトレジスタからの出力信号に基づいて前記走査線のいずれかを選択する論理回路のいずれか一方を備える、請求項４に記載の表示装置。
【請求項６】
前記第１基板は、さらに、第２パッドを備え、
前記第１パッドは前記表示領域より外側の第１非表示領域に位置し、前記第２パッドは前記表示領域を挟んで前記第１非表示領域の反対側の第２非表示領域に位置し、
前記第１パッド及び前記第２パッドは、前記第１方向に平行な同一直線上に位置している、請求項４または５に記載の表示装置。
【請求項７】
前記第２基板は、さらに、前記第２主面に位置する第２検出電極を備え、前記第１検出電極及び前記第２検出電極は前記第２方向に並び、前記第１主面と前記第２主面との間を貫通する第２貫通孔を有し、
前記第２貫通孔を通って前記第２パッド及び前記第２検出電極を電気的に接続する第２接続部材を備える、請求項６に記載の表示装置。
【請求項８】
前記第１基板は、さらに、第３パッドを備え、
前記第１パッド及び前記第３パッドは、前記第２方向に並び、
前記第２シフトレジスタは、前記第１パッドと前記第３パッドとの間に位置している、請求項４または５に記載の表示装置。
【請求項９】
前記第１基板は、さらに、前記第１パッドに接続された第１配線と、前記第１配線に接続された第１端子部と、を備え、
前記第３パッドは、前記第１パッドよりも前記第１端子部側に位置し、
前記第１配線は、前記第３パッドと前記第２シフトレジスタとの間を迂回している、請求項８に記載の表示装置。
【請求項１０】
前記第１基板は、さらに、それぞれ前記第２方向に延出し前記第１方向に並んだ第３配線群を備え、
前記第３配線群は、前記第１パッドと前記第１シフトレジスタとの間、及び、前記第１パッドと前記第２シフトレジスタとの間を迂回し、
前記第３配線群のうち前記表示領域に最も近い最内配線は、前記第１シフトレジスタと前記第２シフトレジスタとの間において、前記第１シフトレジスタの第１出力端子と前記第２シフトレジスタの第２出力端子とを結ぶ同一直線上に位置し、前記第２方向に延出している、請求項４乃至９のいずれか１項に記載の表示装置。
【請求項１１】
前記第１パッドと前記第１シフトレジスタとの間隔は、前記第１パッドと前記第２シフトレジスタとの間隔とは異なる、請求項４乃至１０のいずれか１項に記載の表示装置。
【請求項１２】
第１方向に延出した第２辺、及び、前記第１方向と交差する第２方向に延出した第１辺を有する第１絶縁基板と、
前記第１方向に延出した走査線と、前記第２方向に延出した信号線と、前記第２方向に延出した共通電極と、を備える表示領域と、
前記走査線に接続された駆動回路と、前記第１辺と前記駆動回路との間に位置する第１パッドと、前記第１辺と前記駆動回路との間において前記第１パッドに接続され前記第２方向に延出した第１配線と、前記第１配線に接続された第１端子部と、を備える非表示領域と、を備える表示装置。
【請求項１３】
前記非表示領域は、前記共通電極に接続された金属配線と、前記金属配線に接続された第２端子部と、を備える、請求項１２に記載の表示装置。
【請求項１４】
前記第１端子部、前記金属配線、及び、前記第２端子部は、前記第２辺と前記表示領域との間に位置し、
前記第１端子部及び前記第２端子部は、前記第１方向に並んでいる、請求項１３に記載の表示装置。
【請求項１５】
前記第１配線は、前記金属配線と同一材料によって形成された第１部分を有している、請求項１３又は１４に記載の表示装置。
【請求項１６】
さらに、前記第１部分と重畳する透明導電層を備える、請求項１５に記載の表示装置。
【請求項１７】
前記透明導電層は、前記第１部分と同一幅を有する、請求項１６に記載の表示装置。
【請求項１８】
前記透明導電層は、前記第１部分よりも幅広である、請求項１６に記載の表示装置。
【請求項１９】
前記透明導電層は、フローティングである、請求項１６乃至１８のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
近年、表示装置を狭額縁化するための技術が種々検討されている。一例では、樹脂製の第１基板の内面と外面とを貫通する孔の内部に孔内接続部を有する配線部と、樹脂製の第２基板の内面に設けられた配線部とが基板間接続部によって電気的に接続される技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−４０４６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態の目的は、狭額縁化が可能な表示装置を提供することにある。
【課題を解決するための手段】
【０００５】
本実施形態によれば、第１絶縁基板と、第１方向に延出した走査線と、前記走査線に接続された駆動回路と、前記第１絶縁基板の第１辺と前記駆動回路との間において前記第１方向と交差する第２方向に並んだ第１パッド及び第２パッドと、を備えた第１基板と、前記第１基板と対向し且つ前記第１基板から離間した第１主面及び前記第１主面とは反対側の第２主面を有する第２絶縁基板と、前記第２主面に位置する検出電極と、を備え、前記第１主面と前記第２主面との間を貫通する貫通孔を有する第２基板と、前記貫通孔を通って前記第１パッド及び前記検出電極を電気的に接続する接続部材と、を備える表示装置が提供される。
【図面の簡単な説明】
【０００６】
【図１】図１は、本実施形態の表示装置の一構成例を示す平面図である。
【図２】図２は、図１に示した表示パネルの基本構成及び等価回路を示す図である。
【図３】図３は、図１に示した表示パネルの一部の構造を示す断面図である。
【図４】図４は、センサの一構成例を示す平面図である。
【図５】図５は、図１に示した検出電極の検出部の構成例を示す図である。
【図６】図６は、図１に示した接続用孔を含むＡ−Ｂ線で切断した表示パネルを示す断面図である。
【図７】図７は、第１基板における、第１ガラス基板、パッド、走査線駆動回路の位置関係を示す平面図である。
【図８】図８は、検出電極の形状、パッドの位置関係等を示す平面図である。
【図９】図９は、第１基板の一部の模式的な構成を示す平面図である。
【図１０】図１０は、図９に示したシフトレジスタ、論理回路、及びバッファ回路を示す回路図である。
【図１１】図１１は、図９及び図１０に示したシフトレジスタ、論理回路、及びバッファ回路を示すブロック図であり、走査線に与えられる制御信号のタイミングチャートを併せて示す図である。
【図１２】図１２は、図９に示したＣ−Ｄ線で切断した第１基板を示す断面図である。
【図１３】図１３は、第２方向Ｙに隣り合うシフトレジスタ、配線、パッドの位置関係を示す第１基板の平面図である。
【図１４】図１４は、シフトレジスタ、パッドの位置関係を示す第１基板の平面図である。
【発明を実施するための形態】
【０００７】
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【０００８】
本実施形態においては、電子機器の一例として表示装置を開示する。この表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、ノートブックタイプのパーソナルコンピュータ、ゲーム機器等の種々の装置に用いることができる。本実施形態にて開示する主要な構成は、液晶表示装置、有機エレクトロルミネッセンス表示装置等の自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などに適用可能である。
【０００９】
図１は、本実施形態の表示装置ＤＳＰの一構成例を示す平面図である。  
ここでは、表示装置ＤＳＰの一例として、センサＳＳを搭載した液晶表示装置について説明する。
【００１０】
第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していても良い。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。ここでは、図１は、第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面における表示装置ＤＳＰの平面図を示している。また、以下の説明において、第３方向ＺからＸ−Ｙ平面を見ることを平面視という。
【００１１】
表示装置ＤＳＰは、表示パネルＰＮＬ、ＩＣチップＩ１、ＩＣチップＩ２、配線基板ＳＵＢ３、配線基板ＳＵＢ４、走査線駆動回路ＧＤ（ＧＤ−Ｌ、ＧＤ−Ｒ）、接続部ＣＮＴなどを備えている。表示パネルＰＮＬは、液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、シールＳＥと、表示機能層（後述する液晶層ＬＣ）と、を備えている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向している。シールＳＥは、図１において斜線で示した部分に相当し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着している。
【００１２】
表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。シールＳＥは、非表示領域ＮＤＡに位置しており、表示領域ＤＡは、シールＳＥによって囲まれた内側に位置している。
【００１３】
配線基板ＳＵＢ３は、第１基板ＳＵＢ１に実装されている。また、配線基板ＳＵＢ４は、配線基板ＳＵＢ３に実装されている。このような配線基板ＳＵＢ３及びＳＵＢ４は、例えば可撓性を有するフレキシブル基板である。なお、本実施形態で適用可能なフレキシブル基板とは、その少なくとも一部分に、屈曲可能な材料によって形成されたフレキシブル部を備えていれば良い。例えば、本実施形態の配線基板ＳＵＢ３及びＳＵＢ４は、その全体がフレキシブル部として構成されたフレキシブル基板であっても良いし、ガラスエポキシなどの硬質材料によって形成されたリジッド部及びポリイミドなどの屈曲可能な材料によって形成されたフレキシブル部を備えたリジッドフレキシブル基板であっても良い。
【００１４】
走査線駆動回路ＧＤ（ＧＤ−Ｌ、ＧＤ−Ｒ）は、非表示領域ＮＤＡに位置している。接続部ＣＮＴは、第１基板ＳＵＢ１の第２基板ＳＵＢ２よりも外側に延出した実装部ＭＴに位置している。接続部ＣＮＴは、第１基板ＳＵＢ１に配置された各種配線等を配線基板ＳＵＢ３と電気的に接続する。
【００１５】
ＩＣチップＩ１は、配線基板ＳＵＢ３に実装されている。なお、図示した例に限らず、ＩＣチップＩ１は、第１基板ＳＵＢ１の実装部ＭＴに実装されていても良いし、配線基板ＳＵＢ４に実装されていても良い。ＩＣチップＩ１は、例えば、画像を表示するのに必要な信号を出力するディスプレイドライバＤＤを内蔵している。ここでのディスプレイドライバＤＤは、後述する信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤの少なくとも一部を含むものである。
【００１６】
ＩＣチップＩ２は、配線基板ＳＵＢ４に実装されている。なお、図示した例に限らず、ＩＣチップＩ２は、第１基板ＳＵＢ１の実装部ＭＴに実装されていても良いし、配線基板ＳＵＢ３に実装されていても良い。ＩＣチップＩ２は、タッチパネルコントローラなどとして機能する検出回路ＲＣを内蔵している。なお、検出回路ＲＣは、ＩＣチップＩ１に内蔵されていても良いし、ＩＣチップＩ１及びＩ２とは異なる他のＩＣチップに内蔵されていてもよい。
【００１７】
表示パネルＰＮＬは、例えば、第１基板ＳＵＢ１の下方からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の上方からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであっても良い。
なお、本実施形態においては、第１基板ＳＵＢ１から第２基板ＳＵＢ２に向かう方向を上方（あるいは、単に上）と称し、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かう方向を下方（あるいは、単に下）と称する。
【００１８】
センサＳＳは、表示装置ＤＳＰへの被検出物の接触あるいは接近を検出するためのセンシングを行うものである。センサＳＳは、複数の検出電極Ｒｘ（Ｒｘ１、Ｒｘ２、Ｒｘ３、Ｒｘ４…）を備えている。複数の検出電極Ｒｘは、それぞれ第２基板ＳＵＢ２に設けられている。これらの検出電極Ｒｘは、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔をおいて並んでいる。
【００１９】
図１では、検出電極Ｒｘとして、検出電極Ｒｘ１乃至Ｒｘ４が図示されているが、ここでは、検出電極Ｒｘ１に着目してその構造例について説明する。すなわち、検出電極Ｒｘ１は、検出部ＲＳ１と、端子部ＲＴ１と、接続部ＣＮ１とを備えている。
【００２０】
検出部ＲＳ１は、表示領域ＤＡに位置し、第１方向Ｘに延出している。検出電極Ｒｘ１においては、主として検出部ＲＳ１がセンシングに利用される。図示した例では、検出部ＲＳ１は、帯状に形成されているが、より具体的には、図５を参照して説明するように微細な金属細線の集合体によって形成されている。また、１つの検出電極Ｒｘ１は、２本の検出部ＲＳ１を備えているが、３本以上の検出部ＲＳ１を備えていても良いし、１本の検出部ＲＳ１を備えていても良い。
【００２１】
端子部ＲＴ１は、非表示領域ＮＤＡの第１方向Ｘに沿った一端側に位置し、検出部ＲＳ１に繋がっている。接続部ＣＮ１は、非表示領域ＮＤＡの第１方向Ｘに沿った他端側に位置し、複数の検出部ＲＳ１を互いに接続している。図１において、一端側とは表示領域ＤＡよりも左側に相当し、他端側とは表示領域ＤＡよりも右側に相当する。端子部ＲＴ１の一部は、平面視でシールＳＥと重なる位置に形成されている。
【００２２】
一方で、第１基板ＳＵＢ１は、配線基板ＳＵＢ３と電気的に接続されたパッドＰ１及び配線Ｗ１を備えている。パッドＰ１及び配線Ｗ１は、非表示領域ＮＤＡの一端側に位置し、平面視でシールＳＥと重なっている。パッドＰ１は、平面視で端子部ＲＴ１と重なる位置に形成されている。配線Ｗ１は、パッドＰ１に接続され、第２方向Ｙに沿って延出し、配線基板ＳＵＢ３を介してＩＣチップＩ１の検出回路ＲＣと電気的に接続されている。
【００２３】
接続用孔Ｖ１は、端子部ＲＴ１とパッドＰ１とが対向する位置に形成されている。接続用孔Ｖ１は、端子部ＲＴ１を含む第２基板ＳＵＢ２と、シールＳＥを貫通している。また、接続用孔Ｖ１は、パッドＰ１を貫通していてもよい。後述するが、接続用孔Ｖ１には、導電性を有する接続部材Ｃが設けられている。これにより、端子部ＲＴ１とパッドＰ１とが電気的に接続される。つまり、第２基板ＳＵＢ２に設けられた検出電極Ｒｘ１は、第１基板ＳＵＢ１に接続された配線基板ＳＵＢ３を介して検出回路ＲＣと電気的に接続される。検出回路ＲＣは、検出電極Ｒｘから出力されたセンサ信号を読み取り、被検出物の接触あるいは接近の有無や、被検出物の位置座標などを検出する。
【００２４】
なお、図示した例では、接続用孔Ｖ１は、平面視で円形であるが、その形状は図示した例に限らず、楕円形などの他の形状であっても良い。
【００２５】
図示した例では、奇数番目の検出電極Ｒｘ１、Ｒｘ３…の各々の端子部ＲＴ１、ＲＴ３…、パッドＰ１、Ｐ３…、配線Ｗ１、Ｗ３…、接続用孔Ｖ１、Ｖ３…は、いずれも非表示領域ＮＤＡの一端側に位置している。また、偶数番目の検出電極Ｒｘ２、Ｒｘ４…の各々の端子部ＲＴ２、ＲＴ４…、パッドＰ２、Ｐ４…、配線Ｗ２、Ｗ４…、接続用孔Ｖ２、Ｖ４…は、いずれも非表示領域ＮＤＡの他端側に位置している。このようなレイアウトによれば、非表示領域ＮＤＡにおける一端側の幅と他端側の幅とを均一化することができ、狭額縁化に好適である。
【００２６】
図示したように、パッドＰ３がパッドＰ１よりも配線基板ＳＵＢ３に近接するレイアウトでは、配線Ｗ１は、パッドＰ３の内側（つまり、表示領域ＤＡに近接する側）を迂回し、パッドＰ３と配線基板ＳＵＢ３との間で配線Ｗ３の内側に並んで配置されている。同様に、配線Ｗ２は、パッドＰ４の内側を迂回し、パッドＰ４と配線基板ＳＵＢ３との間で配線Ｗ４の内側に並んで配置されている。
【００２７】
図２は、図１に示した表示パネルＰＮＬの基本構成及び等価回路を示す図である。  
表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。ここで、画素とは、画素信号に応じて個別に制御することができる最小単位を示し、例えば、後述する走査線と信号線とが交差する位置に配置されたスイッチング素子を含む領域に存在する。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。また、表示パネルＰＮＬは、表示領域ＤＡにおいて、複数本の走査線Ｇ（Ｇ１〜Ｇｎ）、複数本の信号線Ｓ（Ｓ１〜Ｓｍ）、共通電極ＣＥなどを備えている。走査線Ｇは、各々第１方向Ｘに延出し、第２方向Ｙに並んでいる。信号線Ｓは、各々第２方向Ｙに延出し、第１方向Ｘに並んでいる。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。共通電極ＣＥは、複数の画素ＰＸに亘って配置されている。走査線Ｇ、信号線Ｓ、及び、共通電極ＣＥは、それぞれ非表示領域ＮＤＡに引き出されている。非表示領域ＮＤＡにおいて、走査線Ｇは走査線駆動回路ＧＤに接続され、信号線Ｓは信号線駆動回路ＳＤに接続され、共通電極ＣＥは共通電極駆動回路ＣＤに接続されている。信号線駆動回路ＳＤ、走査線駆動回路ＧＤ、及び、共通電極駆動回路ＣＤは、これらの一部或いは全部が、図１に示したＩＣチップＩ１に内蔵されていても良いし、第１基板ＳＵＢ１上に形成されても良い。
【００２８】
各画素ＰＸは、スイッチング素子ＰＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＰＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。より具体的には、スイッチング素子ＰＳＷは、ゲート電極ＷＧ、ソース電極ＷＳ、及び、ドレイン電極ＷＤを備えている。ゲート電極ＷＧは、走査線Ｇと電気的に接続されている。図示した例では、信号線Ｓと電気的に接続された電極をソース電極ＷＳと称し、画素電極ＰＥと電気的に接続された電極をドレイン電極ＷＤと称する。
【００２９】
走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＰＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＰＳＷと接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと画素電極ＰＥとの間に形成される。
【００３０】
図３は、図１に示した表示パネルＰＮＬの一部の構造を示す断面図である。ここでは、表示装置ＤＳＰを第１方向Ｘに沿って切断した断面図を示す。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、第３方向Ｚに対向している。
【００３１】
図示した表示パネルＰＮＬは、主として基板主面にほぼ平行な横電界を利用する表示モードに対応した構成を有している。なお、表示パネルＰＮＬは、基板主面に対して垂直な縦電界や、基板主面に対して斜め方向の電界、或いは、それらを組み合わせて利用する表示モードに対応した構成を有していても良い。横電界を利用する表示モードでは、例えば第１基板ＳＵＢ１及び第２基板ＳＵＢ２のいずれか一方に画素電極ＰＥ及び共通電極ＣＥの双方が備えられた構成が適用可能である。縦電界や斜め電界を利用する表示モードでは、例えば、第１基板ＳＵＢ１に画素電極ＰＥ及び共通電極ＣＥのいずれか一方が備えられ、第２基板ＳＵＢ２に画素電極ＰＥ及び共通電極ＣＥのいずれか他方が備えられた構成が適用可能である。なお、ここでの基板主面とは、Ｘ−Ｙ平面と平行な面である。
【００３２】
第１基板ＳＵＢ１は、絶縁性の第１ガラス基板１０、信号線Ｓ、共通電極ＣＥ、金属層Ｍ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。なお、ここでは、スイッチング素子や走査線、これらの間に介在する各種絶縁膜等の図示を省略している。
【００３３】
第１ガラス基板１０は、第２基板ＳＵＢ２と対向する主面１０Ａと、主面１０Ａとは反対側の主面１０Ｂとを有している。第１絶縁膜１１は、第１ガラス基板１０の主面１０Ａに位置している。信号線Ｓは、第１絶縁膜１１の上に位置している。第２絶縁膜１２は、信号線Ｓ、及び、第１絶縁膜１１の上に位置している。共通電極ＣＥは、第２絶縁膜１２の上に位置している。金属層Ｍは、信号線Ｓの直上において共通電極ＣＥに接触している。図示した例では、金属層Ｍは、共通電極ＣＥの上に位置しているが、共通電極ＣＥと第２絶縁膜１２との間に位置していても良い。第３絶縁膜１３は、共通電極ＣＥ、及び、金属層Ｍの上に位置している。画素電極ＰＥは、第３絶縁膜１３の上に位置している。画素電極ＰＥは、第３絶縁膜１３を介して共通電極ＣＥと対向している。また、画素電極ＰＥは、共通電極ＣＥと対向する位置にスリットＳＬを有している。第１配向膜ＡＬ１は、画素電極ＰＥ及び第３絶縁膜１３を覆っている。
【００３４】
なお、第１基板ＳＵＢ１の構成は、図示した例に限らず、画素電極ＰＥが第２絶縁膜１２と第３絶縁膜１３との間に位置し、共通電極ＣＥが第３絶縁膜１３と第１配向膜ＡＬ１との間に位置していても良い。このような場合、画素電極ＰＥはスリットを有していない平板状に形成され、共通電極ＣＥは画素電極ＰＥと対向するスリットを有する。また、画素電極ＰＥ及び共通電極ＣＥの双方が櫛歯状に形成され、互いに噛み合うように配置されていても良い。
【００３５】
第２基板ＳＵＢ２は、絶縁性の第２ガラス基板２０、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。
【００３６】
第２ガラス基板２０は、第１基板ＳＵＢ１と対向する主面２０Ａと、主面２０Ａとは反対側の主面２０Ｂとを有している。遮光層ＢＭ及びカラーフィルタＣＦは、第２ガラス基板２０の主面２０Ａに位置している。遮光層ＢＭは、各画素を区画し、信号線Ｓの直上に位置している。カラーフィルタＣＦは、画素電極ＰＥと対向し、その一部が遮光層ＢＭに重なっている。カラーフィルタＣＦは、赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタなどを含む。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。
【００３７】
なお、カラーフィルタＣＦは、第１基板ＳＵＢ１に配置されても良い。カラーフィルタＣＦは、４色以上のカラーフィルタを含んでいても良い。白色を表示する画素には、白色のカラーフィルタが配置されても良いし、無着色の樹脂材料が配置されても良いし、カラーフィルタを配置せずにオーバーコート層ＯＣを配置しても良い。
【００３８】
検出電極Ｒｘは、第２ガラス基板２０の主面２０Ｂに位置している。検出電極Ｒｘは、上記の通り、検出電極Ｒｘ１に相当し、金属を含む導電層、ＩＴＯやＩＺＯ等の透明な導電材料によって形成されていても良いし、金属を含む導電層の上に透明導電層が積層されていても良いし、導電性の有機材料や、微細な導電性物質の分散体などによって形成されていても良い。
【００３９】
第１偏光板ＰＬ１を含む第１光学素子ＯＤ１は、第１ガラス基板１０と照明装置ＢＬとの間に位置している。第２偏光板ＰＬ２を含む第２光学素子ＯＤ２は、検出電極Ｒｘの上に位置している。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、必要に応じて位相差板を含んでいても良い。
【００４０】
第１ガラス基板１０及び第２ガラス基板２０は、例えば無アルカリガラスによって形成されている。走査線、信号線Ｓ、及び、金属層Ｍは、モリブデン、タングステン、チタン、アルミニウムなどの金属材料によって形成され、単層構造であっても良いし、多層構造であっても良い。例えば、走査線はモリブデンとタングステンを有する金属材料によって形成され、信号線Ｓはチタンとアルミニウムを有する金属材料によって形成され、金属層Ｍはモリブデンとアルミニウムを有する金属材料によって形成され、走査線、信号線Ｓと金属層はそれぞれ異なる金属材料によって形成されている。共通電極ＣＥ及び画素電極ＰＥは、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。第１絶縁膜１１及び第３絶縁膜１３は無機絶縁膜であり、第２絶縁膜１２は有機絶縁膜である。
【００４１】
次に、本実施形態の表示装置ＤＳＰに搭載されるセンサＳＳの一構成例について説明する。以下に説明するセンサＳＳは、例えば相互容量方式の静電容量型であり、誘電体を介して対向する一対の電極間の静電容量の変化に基づいて、被検出物の接触あるいは接近を検出するものである。
【００４２】
図４は、センサＳＳの一構成例を示す平面図である。  
図示した構成例では、センサＳＳは、駆動電極Ｔｘ、及び、検出電極Ｒｘを備えている。図示した例では、駆動電極Ｔｘは、右下がりの斜線で示した部分に相当し、第１基板ＳＵＢ１に設けられている。また、検出電極Ｒｘは、右上がりの斜線で示した部分に相当し、第２基板ＳＵＢ２に設けられている。駆動電極Ｔｘ及び検出電極Ｒｘは、Ｘ−Ｙ平面において、互いに交差している。検出電極Ｒｘは、第３方向Ｚにおいて、駆動電極Ｔｘと対向している。
【００４３】
駆動電極Ｔｘ及び検出電極Ｒｘは、表示領域ＤＡに位置し、それらの一部が非表示領域ＮＤＡに延在している。図示した例では、駆動電極Ｔｘは、それぞれ第２方向Ｙに延出した帯状の形状を有し、第１方向Ｘに間隔を置いて並んでいる。検出電極Ｒｘは、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいる。検出電極Ｒｘは、図１を参照して説明したように、第１基板ＳＵＢ１に設けられたパッドに接続され、配線を介して検出回路ＲＣと電気的に接続されている。駆動電極Ｔｘの各々は、配線ＷＲを介して共通電極駆動回路ＣＤと電気的に接続されている。なお、駆動電極Ｔｘ及び検出電極Ｒｘの個数やサイズ、形状は特に限定されるものではなく種々変更可能である。
【００４４】
駆動電極Ｔｘは、上記の共通電極ＣＥを含み、画素電極ＰＥとの間で電界を発生させる機能を有するとともに、検出電極Ｒｘとの間で容量を発生させることで被検出物の位置を検出するための機能を有している。
【００４５】
共通電極駆動回路ＣＤは、表示領域ＤＡに画像を表示する表示駆動時に、共通電極ＣＥを含む駆動電極Ｔｘに対してコモン駆動信号を供給する。また、共通電極駆動回路ＣＤは、センシングを行うセンシング駆動時に、駆動電極Ｔｘに対してセンサ駆動信号を供給する。検出電極Ｒｘは、駆動電極Ｔｘへのセンサ駆動信号の供給に伴って、センシングに必要なセンサ信号（つまり、駆動電極Ｔｘと検出電極Ｒｘとの間の電極間容量の変化に基づいた信号）を出力する。検出電極Ｒｘから出力された検出信号は、図１に示した検出回路ＲＣに入力される。
【００４６】
なお、上記した各構成例におけるセンサＳＳは、一対の電極間の静電容量（上記の例では駆動電極Ｔｘと検出電極Ｒｘとの間の静電容量）の変化に基づいて被検出物を検出する相互容量方式に限らず、検出電極Ｒｘの静電容量の変化に基づいて被検出物を検出する自己容量方式であっても良い。
【００４７】
また、図示した例では、駆動電極Ｔｘは、それぞれ第２方向Ｙに延出し、第１方向Ｘに間隔を置いて並んでいたが、駆動電極Ｔｘがそれぞれ第１方向Ｘに延出し、第２方向Ｙに間隔を置いて並んでいても良い。また、このとき、検出電極Ｒｘは、それぞれ第２方向Ｙに延出し、第１方向Ｘに間隔を置いて並んでいる。
【００４８】
図５は、図１に示した検出電極Ｒｘ１の検出部ＲＳの構成例を示す図である。  
図５（Ａ）に示す例では、検出部ＲＳは、メッシュ状の金属細線ＭＳによって形成されている。金属細線ＭＳは、端子部ＲＴ１に繋がっている。図５（Ｂ）に示す例では、検出部ＲＳは、波状の金属細線ＭＷによって形成されている。図示した例では、金属細線ＭＷは、鋸歯状であるが、正弦波状などの他の形状であっても良い。金属細線ＭＷは、端子部ＲＴ１に繋がっている。  
端子部ＲＴ１は、例えば検出部ＲＳと同一材料によって形成されている。端子部ＲＴ１には、円形の接続用孔Ｖ１が形成されている。
【００４９】
図６は、図１に示した接続用孔Ｖ１を含むＡ−Ｂ線で切断した表示パネルＰＮＬを示す断面図である。ここでは、説明に必要な主要部のみを図示し、第１配向膜及び第２配向膜等の図示を省略している。
【００５０】
図示した例では、表示装置ＤＳＰは、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、シールＳＥと、液晶層ＬＣと、接続部材Ｃと、充填部材ＦＩと、を備えている。
【００５１】
第１基板ＳＵＢ１は、第１ガラス基板１０、パッドＰ１、配線Ｗ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３などを備えている。
【００５２】
第１絶縁膜１１は、絶縁膜１１１、絶縁膜１１２、及び、絶縁膜１１３を備えている。絶縁膜１１１、絶縁膜１１２、及び、絶縁膜１１３は、この順に、第１ガラス基板１０上に積層されている。第１絶縁膜１１は、凹部ＧＲを有している。図示した例では、凹部ＧＲは、絶縁膜１１２及び１１３を絶縁膜１１１まで貫通している。また、詳述しないが、表示領域において、絶縁膜１１１と絶縁膜１１２との間には、スイッチング素子の半導体層が配置され、絶縁膜１１２と絶縁膜１１３との間には、図２に示した走査線Ｇが配置されている。
【００５３】
図示した例では、パッドＰ１は、第１ガラス基板１０の主面１０Ａ側に位置し、凹部ＧＲの内部に配置されている。すなわち、パッドＰ１は、絶縁膜１１１に接している。また、配線Ｗは、絶縁膜１１３の上に配置されている。ここで、配線Ｗは、例えば、表示領域において形成された信号線と同一層に位置している。本実施形態においては、パッドＰ１は、例えば、図３に示した信号線Ｓと同一材料によって一括して形成されている。パッドＰ１は、シールＳＥと第３方向Ｚに対向する複数のスリットＳＬを有している。第２絶縁膜１２は、配線Ｗを覆い、絶縁膜１１３の上にも配置されている。図示した例では、第２絶縁膜１２は、パッドＰ１の上には配置されていない。パッド部Ｐ１は、主に絶縁膜１１１上に配置され、絶縁膜１１３上に形成される配線Ｗに接続されている。第３絶縁膜１３は、第２絶縁膜１２の上に配置されている。
【００５４】
なお、凹部ＧＲと重なる位置において、絶縁膜１１１が第１ガラス基板１０まで貫通していても良く、凹部ＧＲの内部に配置されたパッドＰ１が、第１ガラス基板１０に接していても良い。
【００５５】
第２基板ＳＵＢ２は、第２ガラス基板２０、検出電極Ｒｘ１、遮光層ＢＭ及びオーバーコート層ＯＣなどを備えている。
【００５６】
第２ガラス基板２０の主面２０Ａは、第１基板ＳＵＢ１と対向し且つ第１基板ＳＵＢ１から離間している。検出電極Ｒｘ１は、第２ガラス基板２０の主面２０Ｂに位置している。なお、図示しないが、第２ガラス基板２０と検出電極Ｒｘ２との間には、各種絶縁膜や各種導電膜が配置されていても良い。遮光層ＢＭは、第２ガラス基板２０の主面２０Ａに位置している。オーバーコート層ＯＣは、遮光層ＢＭを覆っている。
【００５７】
シールＳＥは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に位置している。なお、上述したように、パッドＰ１がシールＳＥと重なる位置にスリットＳＬを有することにより、シールＳＥを硬化するために紫外線を表示装置ＤＳＰの下方から照射した際に、紫外線をシールＳＥに到達させることが可能である。液晶層ＬＣは、第１基板ＳＵＢ１、第２基板ＳＵＢ２、及び、シールＳＥに囲まれた領域に位置している。
【００５８】
なお、図示しないが、第１基板ＳＵＢ１のシールＳＥ側に第１配向膜が配置されていても良い。また、第２基板ＳＵＢ２のシールＳＥ側に第２配向膜が配置されていても良い。この場合、第１配向膜は第１基板ＳＵＢ１の端部まで延出し、第２配向膜は第２基板ＳＵＢ２の端部まで延出する。
【００５９】
ここで、本実施形態におけるパッドＰ１と検出電極Ｒｘ１との接続構造について詳述する。第２基板ＳＵＢ２において、第２ガラス基板２０は、主面２０Ａと主面２０Ｂとの間を貫通する貫通孔ＶＡを有している。図示した例では、貫通孔ＶＡは、検出電極Ｒｘ１も貫通している。また、表示パネルＰＮＬは、遮光層ＢＭ、オーバーコート層ＯＣ、シールＳＥを貫通する貫通孔ＶＢを有している。貫通孔ＶＢは、貫通孔ＶＡと第３方向Ｚで対向している。
【００６０】
一方、第１基板ＳＵＢ１においては、パッドＰ１は、貫通孔ＶＡと第３方向Ｚで対向する貫通孔ＶＤを有している。絶縁膜１１１は、貫通孔ＶＤにつながる貫通孔ＶＧを有している。また、第１ガラス基板１０は、貫通孔ＶＤ及び貫通孔ＶＧと第３方向Ｚで対向する凹部ＣＣを有している。貫通孔ＶＡ、貫通孔ＶＢ、貫通孔ＶＤ、貫通孔ＶＧ、及び、凹部ＣＣは、この順に第３方向Ｚに並んでいる。凹部ＣＣは、主面１０Ａから主面１０Ｂに向かって形成されているが、図示した例では、主面１０Ｂまで貫通していない。一例では、凹部ＣＣの第３方向Ｚに沿った深さは、第１ガラス基板１０の第３方向Ｚに沿った厚さの約１／５〜約１／２程度である。なお、第１ガラス基板１０は、凹部ＣＣの代わりに、主面１０Ａと主面１０Ｂとの間を貫通する貫通孔を有していても良い。
【００６１】
第１基板ＳＵＢ１に形成された貫通孔ＶＤ、貫通孔ＶＧ、及び、凹部ＣＣは、いずれも貫通孔ＶＡの直下に位置している。貫通孔ＶＡ、貫通孔ＶＢ、貫通孔ＶＤ、貫通孔ＶＧ、及び、凹部ＣＣは、第３方向Ｚに沿った同一直線上に位置しており、接続用孔Ｖ１を形成している。
【００６２】
接続部材Ｃは、接続用孔Ｖ１を通って、パッドＰ１及び検出電極Ｒｘ１を電気的に接続している。すなわち、接続部材Ｃは、貫通孔ＶＡ、貫通孔ＶＢ、貫通孔ＶＤ、貫通孔ＶＧ、及び、凹部ＣＣのそれぞれの内面に設けられている。図示した例では、接続部材Ｃは、第２基板ＳＵＢ２において、検出電極Ｒｘ１の上面ＬＴ２、貫通孔ＶＡにおける検出電極Ｒｘ１の内面ＬＳ２、及び、貫通孔ＶＡにおける第２ガラス基板２０の内面２０Ｓ、貫通孔ＶＢにおける遮光層ＢＭの内面ＢＭＳ、貫通孔ＶＢにおけるオーバーコート層ＯＣの内面ＯＣＳにそれぞれ接触している。内面ＬＳ２及び２０Ｓは、貫通孔ＶＡの内面を形成している。また、接続部材Ｃは、貫通孔ＶＢにおけるシールＳＥの内面ＳＥＳに接している。内面ＢＭＳ、内面ＯＣＳ、及び内面ＳＥＳは、貫通孔ＶＢの内面を形成している。
【００６３】
また、接続部材Ｃは、第１基板ＳＵＢ１において、パッドＰ１の上面ＬＴ１、貫通孔ＶＤにおけるパッドＰ１の内面ＬＳ１、貫通孔ＶＧにおける絶縁膜１１１の内面１１１Ｓ、及び、凹部ＣＣにもそれぞれ接触している。接続部材Ｃは、貫通孔ＶＡ、貫通孔ＶＢ、貫通孔ＶＤ、貫通孔ＶＧ、及び、凹部ＣＣにおいて中空部分ＨＰを有している。
【００６４】
なお、図示した例では、接続部材Ｃは、貫通孔ＶＡ、貫通孔ＶＢ、貫通孔ＶＤ、貫通孔ＶＧ、及び、凹部ＣＣのそれぞれの内面に設けられているが、貫通孔ＶＡ、貫通孔ＶＢ、貫通孔ＶＤ、貫通孔ＶＧ、及び、凹部ＣＣの内部を埋めるように充填されていても良い。このような接続部材Ｃは、パッドＰ１と検出電極Ｒｘ１との間において途切れることなく連続的に形成されている。
【００６５】
パッドＰ１及び検出電極Ｒｘ１は、例えば、モリブデン、タングステン、チタン、アルミニウム、銀、銅、クロムなどの金属材料や、これらの金属材料を組み合わせた合金や、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明な導電材料などによって形成され、単層構造であっても良いし、多層構造であっても良い。接続部材Ｃは、銀などの金属材料を含み、その粒径が数ナノメートルから数十ナノメートルのオーダーの微粒子を含むものであることが望ましい。
【００６６】
充填部材ＦＩは、接続部材Ｃの中空部分ＨＰに充填されている。また、充填部材ＦＩは、検出電極Ｒｘ１の上にも配置されている。充填部材ＦＩは、例えば絶縁性を有し、有機絶縁材料によって形成されている。このように、充填部材ＦＩが配置されることにより、接続部材Ｃに中空部分ＨＰが形成されたことに起因する第３方向Ｚの段差を緩和することができる。また、接続部材Ｃを保護することができる。また、充填部材ＦＩは、導電性を有していても良く、例えば銀等の導電性粒子を含むペーストを硬化させたものであっても良い。充填部材ＦＩが導電性を有している場合には、接続部材Ｃが途切れたとしても、充填部材ＦＩがパッドＰ１及び検出電極Ｒｘ１を電気的に接続させることができ、信頼性を向上することができる。
【００６７】
上述したセンサＳＳを備える表示装置ＤＳＰによれば、第２基板ＳＵＢ２に設けられた検出電極Ｒｘ１は、接続用孔Ｖ１に設けられた接続部材Ｃにより、第１基板ＳＵＢ１に設けられたパッドＰ１と接続されている。このため、パッドＰ１と検出回路ＲＣとを接続するための配線基板を第２基板ＳＵＢ２に実装する必要がなくなる。つまり、第１基板ＳＵＢ１に実装された配線基板ＳＵＢ３は、表示パネルＰＮＬに画像を表示するのに必要な信号を伝送するための伝送路を形成するとともに、検出電極Ｒｘと検出回路ＲＣとの間で信号を伝送するための伝送路を形成する。したがって、配線基板ＳＵＢ３の他に別個の配線基板を必要とする構成例と比較して、配線基板の個数を削減することができる。また、第２基板ＳＵＢ２に配線基板を接続するためのスペースが不要となるため、表示パネルＰＮＬの非表示領域、特に、配線基板ＳＵＢ３が実装される端辺の幅を縮小することができ、また第２基板ＳＵＢ２の額縁のレイアウトの自由度が向上する。これにより、狭額縁化が可能となる。
【００６８】
図７は、第１基板ＳＵＢ１における、第１ガラス基板１０、パッドＰ、走査線駆動回路ＧＤ−Ｌ及びＧＤ−Ｒの位置関係を示す平面図である。  
第１ガラス基板１０は、長辺Ｅ１と、長辺Ｅ１とは反対側の長辺Ｅ２と、長辺Ｅ１及びＥ２に繋がった短辺Ｅ３と、を有している。長辺Ｅ１及びＥ２は、第２方向Ｙに延出している。短辺Ｅ３は、第１方向Ｘに延出している。ここで、長辺Ｅ１は第１辺に相当し、短辺Ｅ３は第２辺に相当する。第１基板ＳＵＢ１は、短辺Ｅ３に沿って配置された端子部Ｔを有している。後述するが、端子部Ｔには、パッドや共通電極に接続された配線等の各種配線が接続されている。また、表示領域ＤＡより外側の非表示領域ＮＤＡは、長辺Ｅ１に沿った第１非表示領域ＮＤＡ１と、長辺Ｅ２に沿った第２非表示領域ＮＤＡ２と、を有している。すなわち、第２非表示領域ＮＤＡ２は、表示領域ＤＡを挟んで第１非表示領域ＮＤＡ１の反対側に位置している。走査線駆動回路ＧＤ−Ｌは、第１非表示領域ＮＤＡ１に位置している。走査線駆動回路ＧＤ−Ｒは、第２非表示領域ＮＤＡ２に位置している。
【００６９】
パッドＰ１及びＰ３は、第１非表示領域ＮＤＡ１に位置し、長辺Ｅ１と走査線駆動回路ＧＤ−Ｌとの間に配置されている。パッドＰ１及びＰ３は、第２方向Ｙに並んでいる。また、パッドＰ２及びＰ４は、第２非表示領域ＮＤＡ２に位置し、長辺Ｅ２と走査線駆動回路ＧＤ−Ｒとの間に配置されている。パッドＰ２及びＰ４は、第２方向Ｙに並んでいる。パッドＰ１及びＰ２は、第１方向Ｘに平行な同一直線ＬＮ１上に位置している。また、パッドＰ３及びＰ４は、第１方向Ｘに平行な同一直線ＬＮ２上に位置している。ここでは、パッドＰ１乃至Ｐ４のみを図示しているが、その他のパッドも同様に配置されており、例えば、奇数番目のパッドは第１非表示領域ＮＤＡ１においてパッドＰ１及びＰ３と同一ピッチで第２方向Ｙに並んでおり、偶数番目のパッドは第２非表示領域ＮＤＡ２においてパッドＰ２及びＰ４と同一ピッチで第２方向Ｙに並んでいる。
【００７０】
図８は、検出電極Ｒｘ１及びＲｘ２の形状、パッドＰ１及びＰ２の位置関係等を示す平面図である。  
図示した例では、第２基板ＳＵＢ２は、主面２０Ｂに位置する検出電極Ｒｘ１及びＲｘ２を備えている。検出電極Ｒｘ１及びＲｘ２は、第２方向Ｙに並んでいる。端子部ＲＴ１は、長辺Ｅ１側に位置している。端子部ＲＴ１は、検出電極Ｒｘ２側へ突出した突出部ＲＴ１ａを有している。端子部ＲＴ２は、長辺Ｅ２側に位置している。端子部ＲＴ２は、検出電極Ｒｘ１側へ突出した突出部ＲＴ２ａを有している。突出部ＲＴ１ａ及び突出部ＲＴ２ａは、第１方向Ｘに平行な同一直線ＬＮ上に位置している。検出電極Ｒｘ１及びＲｘ２が上記した形状の端子部ＲＴ１及びＲＴ２を有することにより、同一直線ＬＮ上に位置するパッドＰ１及びＰ２と電気的に接続することができる。図示した例では、パッドＰ１と端子部ＲＴ１とを接続するための接続用孔Ｖ１、及び、パッドＰ２と端子部ＲＴ２とを接続するための接続用孔Ｖ２も同一直線ＬＮ上に位置している。なお、接続用孔Ｖ２は、図６に示した貫通孔ＶＡと同様に、主面２０Ａと主面２０Ｂとの間を貫通する貫通孔ＶＨを有している。また、表示装置は、貫通孔ＶＨを通ってパッドＰ２及び検出電極Ｒｘ２を電気的に接続する第２接続部材Ｃ２を備えている。
【００７１】
図９は、第１基板ＳＵＢ１の一部の模式的な構成を示す平面図である。  
図示した例では、第１基板ＳＵＢ１は、パッドＰ１、Ｐ３、Ｐ５、Ｐ７、配線Ｗ１、Ｗ３、Ｗ５、Ｗ７、シフトレジスタＳＲ１乃至ＳＲ３、論理回路ＬＧ１乃至ＬＧ１２、バッファ回路ＢＦ１乃至ＢＦ１２、配線群ＷＧ１乃至ＷＧ３、端子部Ｔ、駆動電極Ｔｘ１及びＴｘ２などを備えている。
【００７２】
駆動電極Ｔｘ１及びＴｘ２は、表示領域ＤＡに配置されている。駆動電極Ｔｘ１及びＴｘ２は、非表示領域ＮＤＡにおいて、それぞれ金属配線ＭＲに接続されている。金属配線ＭＲは、例えば、図３に示した金属層Ｍと同一材料によって形成され、金属層Ｍと同一層つまり第２絶縁膜１２と第３絶縁膜１３との間に位置している。金属配線ＭＲは、端子部Ｔに含まれる端子Ｔ１及びＴ２に接続されている。
【００７３】
第１配線群ＧＧ１、第２配線群ＧＧ２、第３配線群ＧＧ３は、表示領域ＤＡにおいてそれぞれ第１方向Ｘに延出し、この順に第２方向Ｙに並んでいる。第１配線群ＧＧ１は、走査線Ｇ１乃至Ｇ４を有している。第２配線群ＧＧ２は、走査線Ｇ５乃至Ｇ８を有している。第３配線群ＧＧ３は、走査線Ｇ９乃至Ｇ１２を有している。
なお、図示した構成は一例であって、例えば、第１乃至第３配線群ＧＧ１乃至ＧＧ３のそれぞれに接続される走査線の本数はこれに限るものではなく、４本より多くても良い。例えば、各配線群にそれぞれ走査線が４０本ずつ接続される構造であっても良い。
【００７４】
シフトレジスタＳＲ１乃至ＳＲ３は、この順に、第２方向Ｙにそれぞれ間隔をおいて並んでいる。シフトレジスタＳＲ１乃至ＳＲ３の各々は、後述するように複数のトランジスタなどの回路要素を備えている。図中に四角で示したシフトレジスタの領域は、回路要素が集積された領域である。第２方向Ｙに隣り合うシフトレジスタの間隙には、回路要素は配置されず、各種配線を配置することが可能な領域が確保されている。シフトレジスタＳＲ１は、論理回路ＬＧ１乃至ＬＧ４に接続されている。シフトレジスタＳＲ２は、論理回路ＬＧ５乃至ＬＧ８に接続されている。シフトレジスタＳＲ３は、論理回路ＬＧ９乃至ＬＧ１２に接続されている。
【００７５】
バッファ回路ＢＦ１乃至ＢＦ４は、第１配線群ＧＧ１に含まれる複数の走査線Ｇ１乃至Ｇ４の各々に接続されている。バッファ回路ＢＦ５乃至ＢＦ８は、第２配線群ＧＧ２に含まれる複数の走査線Ｇ５乃至Ｇ８の各々に接続されている。バッファ回路ＢＦ９乃至ＢＦ１２は、第３配線群ＧＧ３に含まれる複数の走査線Ｇ９乃至Ｇ１２の各々に接続されている。
【００７６】
論理回路ＬＧ１乃至ＬＧ１２は、それぞれバッファ回路ＢＦ１乃至ＢＦ１２に接続されている。論理回路ＬＧ１乃至ＬＧ４は、シフトレジスタＳＲ１からの出力信号に基づいて走査線Ｇ１乃至Ｇ４の何れかを選択する。論理回路ＬＧ５乃至ＬＧ８は、シフトレジスタＳＲ２からの出力信号に基づいて走査線Ｇ５乃至Ｇ８の何れかを選択する。論理回路ＬＧ９乃至ＬＧ１２は、シフトレジスタＳＲ３からの出力信号に基づいて走査線Ｇ９乃至Ｇ１２の何れかを選択する。
【００７７】
すなわち、シフトレジスタＳＲ１は、第１配線群ＧＧ１に接続されている。シフトレジスタＳＲ２は、第２配線群ＧＧ２に接続されている。シフトレジスタＳＲ３は、第３配線群ＧＧ３に接続されている。
【００７８】
パッドＰ１、Ｐ３、Ｐ５、Ｐ７は、第２方向Ｙに並んでいる。パッドＰ３は、パッドＰ１よりも短辺Ｅ３側に位置し、シフトレジスタＳＲ１とシフトレジスタＳＲ２との間に配置されている。パッドＰ５は、パッドＰ３よりも短辺Ｅ３側に位置し、シフトレジスタＳＲ２とシフトレジスタＳＲ３との間に配置されている。パッドＰ７は、パッドＰ５よりも短辺Ｅ３側に位置している。換言すると、シフトレジスタＳＲ１は、パッドＰ１とパッドＰ３との間に配置されている。シフトレジスタＳＲ２は、パッドＰ３とパッドＰ５との間に配置されている。シフトレジスタＳＲ３は、パッドＰ５とパッドＰ７との間に配置されている。
図示した例では、それぞれのパッドは２つのシフトレジスタの間に配置されているが、具体的にはそれぞれのシフトレジスタを構成する複数の半導体の中で最もパッドに近い半導体との間にある。より詳細にはパッドは第1方向Ｘにおいてシフトレジスタを構成する半導体層と重ならない位置に形成されるものである。ここで、パッドＰ３、シフトレジスタＳＲ１及びＳＲ２を例に説明する。シフトレジスタＳＲ１を構成する複数の半導体のうち、最もパッドＰ３側に配置された半導体ＳＣＤ１とし、シフトレジスタＳＲ２を構成する複数の半導体のうち、最もパッドＰ３側に配置された半導体ＳＣＤ２とすると、パッドＰ３は、第２方向Ｙに沿ってみたときに半導体ＳＣＤ１とＳＣＤ２との間に位置している。また、パッドＰ３は、第１方向Ｘにおいて半導体ＳＣＤ１及びＳＣＤ２と重なっていない。
【００７９】
なお、図示した例では、パッドＰ１、Ｐ３、Ｐ５、Ｐ７の形状は円であるが、この例によらず、パッドＰ１、Ｐ３、Ｐ５、Ｐ７は、八角形状や、図１に示したような台形状など、種々の形状に形成されていても良い。
【００８０】
配線Ｗ１は、パッドＰ１に接続されている。配線Ｗ３は、パッドＰ３に接続されている。配線Ｗ５は、パッドＰ５に接続されている。配線Ｗ７は、パッドＰ７に接続されている。配線Ｗ１及びＷ３は、長辺Ｅ１とシフトレジスタＳＲ２との間において第１方向Ｘに並び、第２方向Ｙに延出している。配線Ｗ１、Ｗ３、Ｗ５は、長辺Ｅ１とシフトレジスタＳＲ２との間において第１方向Ｘに並び、第２方向Ｙに延出している。また、配線Ｗ１は、パッドＰ３の走査線駆動回路ＧＤ側を迂回している。すなわち、配線Ｗ１は、シフトレジスタＳＲ１とパッドＰ３との間、及び、シフトレジスタＳＲ２とパッドＰ３との間を迂回している。また、配線Ｗ１及びＷ３は、パッドＰ５の走査線駆動回路ＧＤ側を迂回している。すなわち、配線Ｗ１及びＷ３は、シフトレジスタＳＲ２とパッドＰ５との間、及び、シフトレジスタＳＲ３とパッドＰ５との間を迂回している。なお、配線Ｗの各々が迂回するに際しては、配線長の増大（あるいは配線抵抗の増大）を抑制するために、配線Ｗは、最小経路で配置されることが望ましい。例えば、パッドＰ３を迂回する配線Ｗ１については、パッドＰ３における走査線駆動回路ＧＤ側のエッジとほぼ平行に且つほぼ一定間隔をおいて配置されることが望ましく、パッドＰ３が円形である場合には、配線Ｗ１の迂回路もパッドＰ３のエッジに沿った円形であることが望ましい。また、パッドが多角形状の場合には、配線の迂回路もパッドのエッジと相似形となることが望ましい。
なお、配線Ｗ１は、パッドＰ３の走査線駆動回路ＧＤ側とは反対側を迂回していても良い。配線Ｗ１及びＷ３は、パッドＰ５の走査線駆動回路ＧＤ側とは反対側を迂回していても良い。
【００８１】
配線Ｗ１は、端子部Ｔに含まれる端子Ｔ３と接続されている。配線Ｗ３は、端子部Ｔに含まれる端子Ｔ４と接続されている。配線Ｗ５は、端子部Ｔに含まれる端子Ｔ５と接続されている。配線Ｗ７は、端子部Ｔに含まれる端子Ｔ６と接続されている。配線Ｗ１、Ｗ３、Ｗ５、Ｗ７は、それぞれパッドＰ１、Ｐ３、Ｐ５、Ｐ７に接続される側の部分ＰＴ１と、端子部Ｔに接続される側の部分ＰＴ２と、を有している。部分ＰＴ１は、長辺Ｅ１と走査線駆動回路ＧＤとの間を第２方向Ｙに延出し、例えば、図３に示した信号線Ｓと同一材料によって形成され、信号線Ｓと同層に位置している。また、部分ＰＴ２は、非表示領域ＮＤＡにおいて第１方向Ｘ及び第２方向Ｙとは異なる斜め方向に延出し、例えば、金属配線ＭＲと同一材料によって、図３に示した金属層Ｍと同様に、第２絶縁膜１２と第３絶縁膜１３との間に位置している。端子Ｔ１乃至Ｔ６、部分ＰＴ２、金属配線ＭＲは、短辺Ｅ３と表示領域ＤＡとの間に位置している。短辺Ｅ３と表示領域ＤＡとの間の端子部Ｔの近傍において、例えば、金属配線ＭＲ及び部分ＰＴ２は、平行に配置されている。なお、端子Ｔ１乃至Ｔ６は、第１ガラス基板１０の短辺Ｅ３に沿って第１方向Ｘに並んでいる。
【００８２】
本実施形態によれば、第２基板ＳＵＢ２に設けられた検出電極Ｒｘとそれぞれ接続されるパッドＰは、第１基板ＳＵＢ１の長辺と走査線駆動回路ＧＤとの間において第２方向Ｙに並んでいる。また、パッドＰの各々は、第２方向Ｙに隣り合うシフトレジスタＳＲの間に配置され、隣り合うシフトレジスタＳＲの間隙には配線を配置可能な領域を確保することができる。各パッドＰと端子部Ｔとを接続するための配線Ｗは、パッドＰとシフトレジスタＳＲとの間を迂回しており、隣り合うシフトレジスタの間隙を利用して配置することができる。このため、配線ＷがパッドＰと基板の長辺Ｅ１との間に設けられる場合や、配線ＷがパッドＰを迂回することなくパッドＰと走査線駆動回路ＧＤとの間に直線的に設けられた場合と比較して、基板長辺Ｅ１から表示領域ＤＡまでの第１方向Ｘに沿った幅を縮小することができる。
【００８３】
図１０は、図９に示したシフトレジスタＳＲ、論理回路ＬＧ、及びバッファ回路ＢＦを示す回路図である。ここでは、シフトレジスタＳＲ２と、論理回路ＬＧ５乃至ＬＧ８と、バッファ回路ＢＦ５乃至ＢＦ８と、を例に説明する。  
図１０に示すように、シフトレジスタＳＲ２は、前段のシフトレジスタＳＲ１から出力される出力信号が入力される入力端子と、シフトレジスタＳＲ２自体の出力信号を出力する出力端子と、シフトレジスタＳＲ２自体の出力信号を反転した反転出力信号を出力する反転出力端子と、を備えている。シフトレジスタＳＲ２から出力される出力信号は、論理回路ＬＧ５乃至ＬＧ８と、後段のシフトレジスタＳＲ３に出力される。シフトレジスタＳＲ２から出力される反転出力信号は、論理回路ＬＧ５乃至ＬＧ８に出力される。
【００８４】
シフトレジスタＳＲ２は、スイッチＴｒ１、スイッチＴｒ２、及びスイッチＴｒ３を備えている。スイッチＴｒ１はＰ型のＴＦＴで構成され、スイッチＴｒ２はＮ型のＴＦＴで構成され、スイッチＴｒ３は並列に接続されたＰ型のＴＦＴとＮ型のＴＦＴとで構成されている。各論理回路ＬＧは、スイッチＴｒ４及びスイッチＴｒ５を備えている。各スイッチＴｒ４及びＴｒ５は、並列に接続されたＰ型のＴＦＴとＮ型のＴＦＴとで構成されている。各バッファ回路ＢＦは、スイッチＴｒ６及びスイッチＴｒ７を備えている。スイッチＴｒ６はＰ型のＴＦＴで構成され、スイッチＴｒ７はＮ型のＴＦＴで構成されている。
【００８５】
シフトレジスタＳＲ２、論理回路ＬＧ、及びバッファ回路ＢＦは、走査線Ｇに制御信号ＳＣを与え、走査線Ｇに第１レベルの電圧を与えたり、第２レベルの電圧を与えたり、することができる。上記第１レベル及び第２レベルのうち、一方がハイ（Ｈ）レベルであり、他方がロー（Ｌ）レベルである。
【００８６】
例えば、シフトレジスタＳＲ２及び論理回路ＬＧにＬレベルの信号ｘＤｉｓｃが入力されると、スイッチＴｒ１がオンし、スイッチＴｒ１をＨレベルの電圧信号ＶＧＨが流れる。すると、スイッチＴｒ２がオン、スイッチＴｒ３がオフとなる。スイッチＴｒ２をＬレベルの電圧信号ＶＧＬが流れる。これにより、シフトレジスタＳＲ２は、Ｌレベルの出力信号outeaを出力し、Ｈレベルの反転出力信号xouteaを出力する。  
論理回路ＬＧ５乃至ＬＧ８において、スイッチＴｒ４がオン、スイッチＴｒ５がオフとなる。これにより、Ｌレベルの信号ｘＤｉｓｃがスイッチＴｒ４を流れ、バッファ回路ＢＦに与えられる。  
バッファ回路ＢＦにおいて、スイッチＴｒ６がオン、スイッチＴｒ７がオフとなる。これにより、第１レベルの電圧ｉＶＧＨが、制御信号ＳＣとなり、スイッチＴｒ６を流れ、走査線Ｇに与えられる。これにより、走査線Ｇの電位をリセットすることができる。
【００８７】
その後、シフトレジスタＳＲ２に、前段のシフトレジスタＳＲ１からＨレベルの出力信号が入力されると、スイッチＴｒ２がオフ、スイッチＴｒ３がオンとなる。スイッチＴｒ３をパルス信号である信号ＣＫＶが流れる。そして、Ｈレベルの信号ＣＫＶがスイッチＴｒ３を流れることにより、シフトレジスタＳＲ２は、Ｈレベルの出力信号outeaを出力し、Ｌレベルの反転出力信号xouteaを出力する。  
論理回路ＬＧ５乃至ＬＧ８において、スイッチＴｒ４がオフ、スイッチＴｒ５がオンとなる。これにより、各論理回路ＬＧのスイッチＴｒ５を信号ixenbが流れ、対応するバッファ回路ＢＦに与えられる。詳しくは、信号ixenbaが論理回路ＬＧ５のスイッチＴｒ５を流れ、信号ixenbdが論理回路ＬＧ８のスイッチＴｒ５を流れる。図示しないが、信号ixenbbが論理回路ＬＧ６のスイッチＴｒ５を流れ、信号ixenbcが論理回路ＬＧ７のスイッチＴｒ５を流れる。信号ixenba，ixenbb，ixenbc，ixenbdの電圧レベルがシフトするタイミングは互いに異なっている。
【００８８】
図１０及び図１１に示すように、第１の期間ＰＲ１に、信号ixenbaの電圧レベルがＨレベルに切替り、信号ixenbb，ixenbc，ixenbdの電圧レベルがＬレベルに切替る。  
第１の期間ＰＲ１に続く第２の期間ＰＲ２に、信号ixenbaの電圧レベルがLレベルに切替り、信号ixenbbの電圧レベルがＨレベルに切替り、信号ixenbc，ixenbdの電圧レベルがＬレベルに維持される。  
第２の期間ＰＲ２に続く第３の期間ＰＲ３に、信号ixenbaの電圧レベルがLレベルに維持され、信号ixenbbの電圧レベルがＬレベルに切替り、信号ixenbcの電圧レベルがＨレベルに切替り、信号ixenbdの電圧レベルがＬレベルに維持される。  
第３の期間ＰＲ３に続く第４の期間ＰＲ４に、信号ixenba，ixenbbの電圧レベルがLレベルに維持され、信号ixenbcの電圧レベルがＬレベルに切替り、信号ixenbdの電圧レベルがＨレベルに切替る。  
バッファ回路ＢＦ５乃至ＢＦ８のスイッチＴｒ７は、時分割的にオンとなる。
【００８９】
これにより、上記第１の期間ＰＲ１に、バッファ回路ＢＦ５は、第２レベルの電圧ＶＧＬを制御信号ＳＣとして走査線Ｇ５に与える。上記第２の期間ＰＲ２に、バッファ回路ＢＦ６は、第２レベルの電圧ＶＧＬを制御信号ＳＣとして走査線Ｇ５に与える。上記第３の期間ＰＲ３に、バッファ回路ＢＦ７は、第２レベルの電圧ＶＧＬを制御信号ＳＣとして走査線Ｇ５に与える。上記第４の期間ＰＲ４に、バッファ回路ＢＦ８は、第２レベルの電圧ＶＧＬを制御信号ＳＣとして走査線Ｇ５に与える。上記のことから、走査線Ｇ５乃至Ｇ８を時分割的に駆動することができる。
【００９０】
図１２は、図９に示したＣ−Ｄ線で切断した第１基板ＳＵＢ１を示す断面図である。なお、図１２では、説明に必要な部分のみを図示している。  
図示した例では、第１基板ＳＵＢ１は、第３絶縁膜１３の上に配線の部分ＰＴ２と重畳する透明導電層ＴＣを備えている。部分ＰＴ２は、上記の通り、金属層Ｍなどと同一材料によって形成された配線の一部であり、第２絶縁膜１２と第３絶縁膜１３との間に位置している。透明導電層ＴＣは、例えば電気的にフローティングであるが、接地電位や特定の固定電位の端子に接続されていても良い。透明導電層ＴＣは、例えば、図３に示した画素電極ＰＥと同一材料によって形成され、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。
【００９１】
図１２（Ａ）に示した例では、透明導電層ＴＣは配線Ｗの部分ＰＴ２と同一形状であり、部分ＰＴ２の直上に位置している透明導電層ＴＣのＣ−Ｄ線に沿った幅ＷＴ１は、配線の部分ＰＴ２のＣ−Ｄ線に沿った幅ＷＴ２と同一である。このため、第１基板ＳＵＢ１を平面視した際には、透明導電層ＴＣは、部分ＰＴ２と重畳する。
【００９２】
図１２（Ｂ）に示した例では、透明導電層ＴＣは部分ＰＴ２とは異なる形状であって、透明導電層ＴＣの幅ＷＴ１は、部分ＰＴ２の幅ＷＴ２よりも幅広である。１つの透明導電層ＴＣは、複数の部分ＰＴ２（図示した例では６本の部分ＰＴ２）の直上に位置しているとともに、隣り合う部分ＰＴ２の間隙の直上にも位置している。第１基板ＳＵＢ１を平面視した際には、透明導電層ＴＣは、複数の部分ＰＴ２と重畳する。
【００９３】
このように、透明導電層ＴＣが部分ＰＴ２と重畳していることにより、第１基板ＳＵＢ１の上から部分ＰＴ２へ水分が侵入するのを抑制することができる。よって、金属で形成された部分ＰＴ２が腐食されるのを抑制することができる。
【００９４】
また、走査線及び信号線Ｓと同一層の配線のみの場合と比較して、走査線、信号線Ｓ及び金属層Ｍのそれぞれと同一層の配線を形成することができ、一層あたりの配線密度を低減することができる。このように、配線を多層化することにより、第１基板ＳＵＢ１を平面視した際の配線の設置面積を低減することができるため、表示領域ＤＡと短辺Ｅ３との間の非表示領域ＮＤＡの面積を縮小することができる。また、引き回し配線の配線長あるいは配線抵抗の増大を抑制することができる。
【００９５】
図１３は、第２方向Ｙに隣り合うシフトレジスタＳＲｎ−１及びＳＲｎ、配線Ｗ、パッドＰの位置関係を示す第１基板ＳＵＢ１の平面図である。  
第１基板ＳＵＢ１は、それぞれ第２方向Ｙに延出し第１方向Ｘに並んだ複数の配線Ｗから構成される配線群ＷＲＧを備えている。配線群ＷＲＧは、パッドＰとシフトレジスタＳＲｎ−１との間、及び、パッドＰとシフトレジスタＳＲｎとの間を迂回している。図示した例では、パッドＰは、八角形状に形成され、表示領域ＤＡ側に３つのエッジＥＧ１乃至ＥＧ３を有している。エッジＥＧ２は、第２方向Ｙに延出している。エッジＥＧ２に隣接するエッジＥＧ１及びＥＧ３は、互いに異なる斜め方向に延出している。配線群ＷＲＧのうち、長辺Ｅ１に最も近い最外配線ＷＯＵＴのパッドＰの迂回路は、エッジＥＧ１乃至ＥＧ３と平行な部分ＷＯ１乃至ＷＯ３を有している。エッジＥＧ１乃至ＥＧ３と部分ＷＯ１乃至ＷＯ３との間隔は一定である。配線群ＷＲＧのうち、最外配線ＷＯＵＴよりも表示領域ＤＡに近い側の配線は、部分ＷＯ１乃至ＷＯ３と同様の形状の迂回路を有している。配線群ＷＲＧのうち、表示領域ＤＡに最も近い最内配線ＷＩＮの迂回路は、シフトレジスタＳＲ１とシフトレジスタＳＲ２との間に位置している。最内配線ＷＩＮの迂回路のうち、部分ＷＯ１と平行な部分ＷＩ２は、シフトレジスタＳＲ１とシフトレジスタＳＲ２との間において、シフトレジスタＳＲｎ−１の出力端子ＯＵＴｎ−１とシフトレジスタＳＲｎの出力端子ＯＵＴｎとを結ぶ同一直線ＬＮ３上に位置し、第２方向Ｙに延出している。配線群ＷＲＧのうち、エッジＥＧ１と平行な部分については、パッドＰ１とシフトレジスタＳＲｎ−１との間に位置し、エッジＥＧ３と平行な部分については、パッドＰ１とシフトレジスタＳＲｎとの間に位置している。
また、この配線Ｗの迂回路部分については隣り合う２つのシフトレジスタＳＲｎ及びＳＲｎ−１を構成するいかなるトランジスタとも平面視において重ならない。
【００９６】
このようなレイアウトを適用することにより、長辺Ｅ１から表示領域ＤＡまでの第１方向Ｘに沿った幅を縮小することができる。
【００９７】
図１４は、シフトレジスタＳＲｎ−１及びＳＲｎ、パッドＰの位置関係を示す第１基板ＳＵＢ１の平面図である。  
パッドＰとシフトレジスタＳＲｎ−１との第２方向Ｙに沿った間隔ＩＶ１は、パッドＰとシフトレジスタＳＲｎとの第２方向Ｙに沿った間隔ＩＶ２とは異なっている。図示した例では、間隔ＩＶ１は、間隔ＩＶ２よりより大きい。換言すると、パッドＰは、シフトレジスタＳＲｎ−１とシフトレジスタＳＲｎとの第２方向Ｙに沿った間隔ＩＶ３の中間点ＭＤと交差する直線ＬＮよりもシフトレジスタＳＲｎ側に配置されている。
【００９８】
以上説明したように、本実施形態によれば、狭額縁化が可能な表示装置を得ることができる。
【００９９】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１００】
ＤＳＰ…表示装置、１０…第１ガラス基板、２０…第２ガラス基板、
Ｇ…走査線、ＧＤ…走査線駆動回路、Ｅ１、Ｅ２…長辺、Ｅ３…短辺、
Ｐ…パッド、Ｒｘ…検出電極、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、
ＶＡ…貫通孔、Ｃ…接続部材、２０Ａ、２０Ｂ…主面、Ｗ…配線、Ｔ…端子部
ＭＲ…金属配線、ＴＣ…透明導電層。
【図１】
2018017988.tif 000003
【図２】
2018017988.tif 000004
【図３】
2018017988.tif 000005
【図４】
2018017988.tif 000006
【図５】
2018017988.tif 000007
【図６】
2018017988.tif 000008
【図７】
2018017988.tif 000009
【図８】
2018017988.tif 000010
【図９】
2018017988.tif 000011
【図１０】
2018017988.tif 000012
【図１１】
2018017988.tif 000013
【図１２】
2018017988.tif 000014
【図１３】
2018017988.tif 000015
【図１４】
2018017988.tif 000016