(57)【要約】【課題】圧電体が有する過度な圧縮応力を補償し、外部からの加振に対して効率的／効果的に圧電体に歪を誘起させることにより大きな発電量を得ることが可能な発電素子を提供する。【解決手段】本発明の発電素子は、梁部と錘部を含む片持ち梁構造を有し、梁部は、(ａ)基板上に積層された２つの電極層で挟まれた圧電体と、(ｂ)上側の電極層の上面及び下側の電極層の下面の少なくとも一方に接する少なくとも１つの応力補償層と、あるいは(ｃ)圧電体の下面及び上面の少なくとも一方に接する少なくとも１つの応力補償層とを含む。【選択図】図１
2018181870.tif 000002
【特許請求の範囲】
【請求項１】
梁部と錘部を含む片持ち梁構造を有する発電素子であって、
梁部は、基板上に積層された２つの電極層で挟まれた圧電体と、上側の電極層の上面及び下側の電極層の下面の少なくとも一方に接する少なくとも１つの応力補償層とを含む、発電素子。
【請求項２】
梁部と錘部を含む片持ち梁構造を有する発電素子であって、
梁部は、基板上に積層された２つの電極層で挟まれた圧電体と、圧電体の下面及び上面の少なくとも一方に接する少なくとも１つの応力補償層とを含む、発電素子。
【請求項３】
前記圧電体は積層された２つの圧電体を含み、前記応力補償層は２つの圧電体の間に在る、請求項２の発電素子。
【請求項４】
前記圧電体はＳｃＡｌＮを含み、前記応力補償層はＡｌＮを含む、請求項１〜３のいずれかに記載の発電素子。
【請求項５】
前記２つの電極層は、白金(Ｐｔ)、モリブデン(Ｍｏ)、タングステン(Ｗ)、アルミニウム(Ａｌ)、白金とチタンとの積層膜(Ｐｔ／Ｔｉ)、ルテニウム(Ｒｕ)、Ｒｕとタンタル(Ｔａ)の積層膜(Ｒｕ／Ｔａ)、ＲｕとＷの積層膜(Ｒｕ／Ｗ)、および金とクロムの積層膜(Ａｕ／Ｃｒ)の中から選択された少なくとも１つを含む、請求項４に記載の発電素子。
【請求項６】
前記基板は前記錘部の先端まで延びるＳｉ基板またはＳＯＩ基板を含む、請求項５に記載の発電素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発電素子に関し、より具体的には、片持ち梁構造を有する振動発電素子に関する。
【背景技術】
【０００２】
圧電体を備える片持ち梁構造により、振動エネルギーを電力エネルギーに変換する振動発電素子がある。この片持ち梁構造は、錘と梁、及び２つの金属に挟まれた圧電体からなる。この振動発電素子として、半導体のＭＥＭＳ(Micro Electro Mechanical Systems)技術を用いて作製される片持ち梁が広く利用される。さらに、圧電体として高い圧電係数を有するスカンジウム窒化アルミニウム(ＳｃＡｌＮ)を用いることが提案されている(特許文献１)。
【０００３】
ＳｃＡｌＮは本質的に極めて大きな圧縮応力を有する材料であり、片持ち梁の梁上にＳｃＡｌＮを配置すると、ＳｃＡｌＮの圧縮応力により片持ち梁が下方向に大きく下方向に垂れ下がってしまう。変形した片持ち梁に対して上下方向に加振された場合に、錘が感じる慣性力は垂れ下がり角度に依存して小さくなり、得られる発電量が小さくなる。加えて、大きな応力は、片持ち梁の製造における歩留まり低下の原因となり、製造コストが上昇するといった課題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５１９０８４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、圧電体が有する過度な圧縮応力を補償し、加振に対して効率的／効果的に圧電体に歪を誘起させることにより大きな発電量を得ることが可能な発電素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の他の一態様では、梁部と錘部を含む片持ち梁構造を有し、梁部は、基板上に積層された２つの電極層で挟まれた圧電体と、上側の電極層の上面及び下側の電極層の下面の少なくとも一方に接する少なくとも１つの応力補償層とを含む、発電素子を提供する。
【０００７】
本発明の一態様では、梁部と錘部を含む片持ち梁構造を有し、梁部は、基板上に積層された２つの電極層で挟まれた圧電体と、圧電体の下面及び上面の少なくとも一方に接する少なくとも１つの応力補償層とを含む、発電素子を提供する。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態の発電素子の構成を示す断面図である。
【図２】本発明の一実施形態の発電素子の梁部の層構成を示す断面図である。
【図３】本発明の一実施形態の発電素子の梁部の層構成を示す断面図である。
【図４】本発明の一実施形態の発電素子の梁部の層構成を示す断面図である。
【図５】本発明の一実施形態の発電素子の梁部の層構成を示す断面図である。
【図６】本発明の一実施形態の発電素子の梁部の層構成を示す断面図である。
【図７】従来の発電素子の外観(ａ)と本発明の一実施例の発電素子の外観(ｂ)を示す断面図である。
【図８】本発明の一実施例の発電素子の梁部の層構成を示す断面図である。
【発明を実施するための形態】
【０００９】
図面を参照しながら本発明の実施形態について説明する。図１は、本発明の一実施形態の発電素子１００の構成を示す断面図である。発電素子１００は、基部(支点部)１から延びる片持ち梁(カンチレバー)構造を有する。片持ち梁構造は、梁部２と錘部３を含む。梁部２と錘部３は、例えば１つのＳｉ基板あるいはＳＯＩ基板を用いて作ることができる。その際、梁部２は基板を異方性エッチング等により薄くして利用し、錘部３は基板の厚さをそのまま、あるいは所定の厚さにして利用することができる。いずれも従来からある半導体の加工プロセス(ＭＥＭＳ技術)を用いて製造することができる。
【００１０】
図２から図６は、図１の一実施形態の発電素子１００の梁部２のＡ−Ａ断面の多層構成の例を示す図である。図２から図６の多層構成は、梁部２の全体あるいは少なくとも所定の範囲以上に設けることができる。なお、発電量を増やすことを考慮すると、多層構成は梁部２のほぼ全体に設けることが望ましい。
【００１１】
図２から図６では、基板２０としてＳｉ基板、２つの電極層２１、２１として白金(Ｐｔ)、圧電体２３としてスカンジウム窒化アルミニウム(ＳｃＡｌＮ)、応力補償層２４として窒化アルミニウム(ＡｌＮ)、絶縁層２５として酸化シリコン(ＳｉＯ2)をそれぞれ用いた場合の例を示している。基板２０としてはＳｉ単結晶基板、多結晶Ｓｉ基板、あるいは上述したＳＯＩ基板を用いることができる。
【００１２】
２つの電極層２１、２１としては、Ｐｔ以外に例えばモリブデン(Ｍｏ)、タングステン(Ｗ)、アルミニウム(Ａｌ)、白金とチタンとの積層膜(Ｐｔ／Ｔｉ)、ルテニウム(Ｒｕ)、Ｒｕとタンタル(Ｔａ)の積層膜(Ｒｕ／Ｔａ)、ＲｕとＷの積層膜(Ｒｕ／Ｗ)、および金とクロムの積層膜(Ａｕ／Ｃｒ)などを用いることができる。圧電体２３のＳｃＡｌＮにおけるＳｃの含有率は、０.５〜５０原子％の範囲、より具体的には例えば０.５〜３５原子％、１０〜３５原子％、あるいは４０〜５０原子％の範囲とすることができる。絶縁層２５としてＳｉＯ2以外に例えば窒化シリコン(ＳｉＮ)、あるいはＳｉＯ2とＳｉＮの積層膜などを用いることができる。
【００１３】
既に上述したように、圧電体２３のＳｃＡｌＮは本質的に極めて大きな圧縮応力を有する材料であることから、本発明の一実施形態では、ＳｃＡｌＮの持つ大きな圧縮応力を補償し、片持ち梁の変形を防ぐ方法として、ＳｃＡｌＮとともに応力補償層２４としてＡｌＮを利用する。ＡｌＮはＳｃＡｌＮとは反対の引張応力を有する絶縁体であり、２つの電極層２１、２１に挟まれたＳｃＡｌＮの外側にＡｌＮを配置することで、全体の応力を緩和することができる。
【００１４】
本発明の一実施形態の発電素子１００の発電動作は、従来からの発電動作と同様に、発電素子１００が加振されると錘部３が上下方向に変位し、梁部２上に配置された圧電体２３に歪が誘起される。その歪によって圧電体２３内に上下方向の分極が生じ、２つの電極層２１、２２間に起電力が発生する。
【００１５】
図２と図３は、いずれもＡｌＮの応力補償層２４を２つのＰｔ電極２１、２２の外側に配置した例を示す。図２は、Ｓｉ基板２０上にＡｌＮの応力補償層２４を設け、その上に２つのＰｔ電極２１、２２に挟まれたＳｃＡｌＮの圧電体２３を設けた積層構成を示す。ＡｌＮの応力補償層２４は下側のＰｔ電極２１の下面に接している。図２の構成では、ＡｌＮが絶縁性を有するので、Ｓｉ基板２０上に別途熱酸化膜(ＳｉＯ2)のような絶縁層を設ける必要がない。
【００１６】
熱酸化膜(ＳｉＯ2)は圧縮応力を有しており、ＳｃＡｌＮの大きな圧縮応力と合わせて、極めて大きな圧縮応力がＳｉ基板２０に加わることになる。Ｓｉ基板上に結晶性良く成膜可能であり、かつ良好な絶縁性を有しながら、引張応力を有するＡｌＮを絶縁体として、この場合は熱酸化膜(ＳｉＯ2)の替わりに用いることで全応力を大きく低減させることができる。
【００１７】
図３は、Ｓｉ基板２０上に絶縁層２５としてＳｉＯ2を設け、その上に２つのＰｔ電極２１、２２に挟まれたＳｃＡｌＮの圧電体２３を設け、さらに、上側のＰｔ電極２２上にＡｌＮの応力補償層２４を設けた積層構成を示す。ＡｌＮの応力補償層２４は上側のＰｔ電極２２の上面に接している。図３の構成では、Ｓｉ基板２０上にＳｉＯ2層２５を有するので、その分圧縮応力が大きくなるが、Ｐｔ電極２２上のＡｌＮの応力補償層２４によって全体の圧縮応力を補償／低減させることができる。
【００１８】
図４〜図６は、いずれもＡｌＮの応力補償層２４を２つのＰｔ電極２１、２２の間(内側)に配置した例を示す。ＡｌＮの応力補償層２４が、２つのＰｔ電極２１、２２の間にあることから、図２と図３の２つのＰｔ電極２１、２２の外側にある場合に比べて、発電性能が低下する。しかし、ＡｌＮが圧電材料であるため、その他の材料を用いた場合に比べてその発電性能の低下を小さく抑制することができる。
【００１９】
図４は、Ｓｉ基板２０上に絶縁層２５としてＳｉＯ2を設け、その上に２つのＰｔ電極２１、２２に挟まれたＳｃＡｌＮの圧電体２３を設け、さらに、下側のＰｔ電極２１とＳｃＡｌＮの圧電体２３の間にＡｌＮの応力補償層２４を設けた積層構成を示す。ＡｌＮの応力補償層２４はＳｃＡｌＮの圧電体２３の下面に接している。
【００２０】
図５は、Ｓｉ基板２０上に絶縁層２５としてＳｉＯ2を設け、その上に２つのＰｔ電極２１、２２に挟まれたＳｃＡｌＮの圧電体２３を設け、さらに、上側のＰｔ電極２２とＳｃＡｌＮの圧電体２３の間にＡｌＮの応力補償層２４を設けた積層構成を示す。ＡｌＮの応力補償層２４はＳｃＡｌＮの圧電体２３の上面に接している。
【００２１】
図６は、Ｓｉ基板２０上に絶縁層２５としてＳｉＯ2を設け、その上に２つのＰｔ電極２１、２２に挟まれた２つのＳｃＡｌＮの圧電体２３、２６を設け、さらに、２つのＳｃＡｌＮの圧電体２３、２６の間にＡｌＮの応力補償層２４を設けた積層構成を示す。ＡｌＮの応力補償層２４は、下側のＳｃＡｌＮの圧電体２３の上面及び上側のＳｃＡｌＮの圧電体２６の下面に接している。
【００２２】
図２から図６の実施形態では、ＡｌＮの応力補償層２４はいずれも１層のみ設けられているが、本発明の実施形態はその１層のみに限定されず、配置を変えた２層以上のＡｌＮの応力補償層２４を設けてもよい。例えば、図２の構成例では、さらに上側のＰｔ電極２２の上にもう一つのＡｌＮの応力補償層を追加し、全体で２つのＡｌＮの応力補償層を有する構成とすることができる。同様に、図４の構成例では、さらに上側のＰｔ電極２２の上に追加のＡｌＮの応力補償層を追加することができる。あるいは、図５の構成例において、下側のＰｔ電極２１とＳｃＡｌＮの圧電体２３の間に追加のＡｌＮの応力補償層を設けることもできる。
【００２３】
本発明の図２から図６の実施形態によると、その製造プロセス途中に応力補償層２４を形成することによって、常に基板の全応力を低い水準に保ったまま、製造プロセスを進めることができる。その結果、従来の製造プロセス途中で基板の大きな全応力が膜剥がれを引き起こし、製造歩留まりの低下を誘発してしまうことを改善することができる。
【実施例】
【００２４】
図７と図８を参照しながら本発明の一実施例の発電素子について説明する。図７は、実際に作製した、従来技術による発電素子(ａ)と、本発明の一実施例の発電素子(ｂ)の外観を示す図(写真)である。本発明の一実施例の発電素子(ｂ)は、ＳＯＩ基板(４インチウエハ)を用いて作製した。両図において、Ｂｅａｍが梁部を示し、Ｍａｓｓが錘部を示している。図７(ｂ)の幅Ｗは約４ｍｍであり、梁部(Ｂｅａｍ)の長さＬ１は約３.２ｍｍであり、錘部(Ｍａｓｓ)の長さＬ２は約３.６ｍｍである。また、錘部(Ｍａｓｓ)の厚さは約４００μｍである。
【００２５】
図８は、図７(ｂ)の本発明の一実施例の発電素子の梁部の多層構造の構成を示す図である。図８の積層構成は、上述した図４の構成、すなわち下側のＰｔ電極２１とＳｃＡｌＮの圧電体２３の間にＡｌＮの応力補償層２４を設けた構成に相当する。各層の厚さは図８に示した通りである。図８のＳｃＡｌＮ層２３のＳｃの含有率は約３９原子％である。
【００２６】
図７の外観から明らかなように、(ａ)の従来の発電素子では、ＡｌＮの応力補償層を用いていないので、錘部(Ｍａｓｓ)が大きく垂れ下がってしまっており、多層膜成膜後の４インチウエハにおける反り量は最大で約１７４μｍであった。一方、(ｂ)の本発明の一実施例の発電素子では、ＡｌＮの応力補償層を用いているので、多層膜成膜後の４インチウエハにおける反り量は約３μｍと大きく改善されることがわかった。
【００２７】
また、実際に発電素子を０.５ｍ／ｓ２の一定の大きさで加振しながら直流発電量(μＷ)を測定した。その結果、応力補償層の無い従来の発電素子(ａ)は、最大で１.６Ｖで０.１３μＷの発電量であったのに対して、本発明の応力補償層を設けた一実施例の発電素子(ｂ)は、最大で２.１Ｖで０.２１μＷの発電量を得ることができ、従来の発電素子(ａ)に比べて約６６％発電量が増加することが確認できた。
【００２８】
本発明の実施形態について、図を参照しながら説明をした。しかし、本発明はこれらの実施形態に限られるものではない。さらに、本発明はその趣旨を逸脱しない範囲で当業者の知識に基づき種々なる改良、修正、変形を加えた態様で実施できるものである。
【産業上の利用可能性】
【００２９】
本発明の発電素子は、既存の半導体ＭＥＭＳプロセスを利用して製作可能であり、小型で軽量な発電素子として産業上の幅広い利用が可能である。
【符号の説明】
【００３０】
１  基部(支点部)
２  梁部
３  錘部
２０  基板
２１、２２  電極層
２３、２６  圧電体
２４  応力補償層
２５  絶縁層
１００  発電素子
【図１】
2018181870.tif 000003
【図２】
2018181870.tif 000004
【図３】
2018181870.tif 000005
【図４】
2018181870.tif 000006
【図５】
2018181870.tif 000007
【図６】
2018181870.tif 000008
【図７】
2018181870.tif 000009
【図８】
2018181870.tif 000010