(57)【要約】【課題】メモリ部、および制御部を基板から取り外すことなく、両者の切り分けをして、市場不具合の要因調査を可能とする制御回路の検査方法を提供することにある。【解決手段】制御回路の検査方法において、出荷前段階において、予め基板に、メモリ部、および制御部を検査する検査装置を接続可能とするフットパターン部と、フットパターン部、および信号線の中間部を接続する接続線と、を設けておく。そして、市場不具合に基づく制御回路の回収後に、フットパターン部に検査装置を接続する接続工程と、信号線のメモリ部と中間部との間を接続状態に維持すると共に、制御部と中間部との間を切断状態にして、検査装置によってメモリ部の良否を検査する第１検査工程と、信号線の制御部と中間部との間を接続状態に維持すると共に、メモリ部と中間部との間を切断状態にして、検査装置によって制御部の良否を検査する第２検査工程とを設ける。【選択図】図２
2018036823.tif 000002
【特許請求の範囲】
【請求項１】
データを格納するメモリ部（１１０）と、
前記メモリ部に対して信号線（１６１）によって接続されて、前記メモリ部に対する前記データの読み出し、および書き込みを行う制御部（１４０）と、が基板（１０１）上に設けられた制御回路の検査方法において、
出荷前段階において、予め前記基板に、前記メモリ部、および前記制御部を検査する検査装置（１８１、１８２）を接続可能とするフットパターン部（１５０）と、前記フットパターン部、および前記信号線の中間部（１６１ａ）を接続する接続線（１７１）と、を設けておき、
市場不具合に基づく前記制御回路の回収後に、前記フットパターン部に前記検査装置を接続する接続工程と、
前記信号線の前記メモリ部と前記中間部との間を接続状態に維持すると共に、前記制御部と前記中間部との間を切断状態にして、前記検査装置によって前記メモリ部の良否を検査する第１検査工程と、
前記信号線の前記制御部と前記中間部との間を接続状態に維持すると共に、前記メモリ部と前記中間部との間を切断状態にして、前記検査装置によって前記制御部の良否を検査する第２検査工程と、を備える制御回路の検査方法。
【請求項２】
前記第２検査工程よりも前記第１検査工程を先に行う請求項１に記載の制御回路の検査方法。
【請求項３】
前記切断状態を、前記基板に対するドリル加工によって形成する請求項１または請求項２に記載の制御回路の検査方法。
【請求項４】
出荷前段階において、前記信号線の前記制御部と前記中間部との間で前記信号線の断続切替えする第１スイッチ部（１６１１）と、前記信号線の前記メモリ部と前記中間部との間で前記信号線の断続切替えする第２スイッチ部（１６１２）とを予め設けておき、
前記第１、第２検査工程において、前記信号線の接続状態、および切断状態を前記第１、第２スイッチ部によって形成する請求項１または請求項２に記載の制御回路の検査方法。
【請求項５】
前記メモリ部は、ＮＡＮＤ型のフラッシュメモリである請求項１〜請求項４のいずれか１つに記載の制御回路の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、制御用のＣＰＵと、ＮＡＮＤ型のフラッシュメモリとを有する制御回路の、市場における不具合発生時の検査方法に関するものである。
【背景技術】
【０００２】
従来の制御回路として、例えば、特許文献１に記載されたものが知られている。特許文献１の制御回路（情報処理装置）は、基板上に、データを格納する複数のメモリ部（ＮＡＮＤ型のフラッシュメモリ）と、複数のメモリ部に対してデータの書き込み、読み出しを行う制御部（コントローラ）とを備えている。複数のメモリ部のうち、少なくとも１つは、制御部に対して着脱可能な着脱メモリ部（着脱フラッシュメモリ）となっている。
【０００３】
特許文献１の制御回路では、複数のメモリ部のデータの書き込み、読み出しの頻度、使用時間等が予め定めた所定の状態になると、ユーザに対して、着脱メモリ部の交換を促す情報を通知するようになっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−２１５６５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のような制御回路において、市場での不具合が発生した場合、不具合の要因が、まず、制御部にあるのか、メモリ部にあるのかを切り分ける必要がある。このとき、メモリ部の調査のために、半田付け作業のように熱を伴う作業にてメモリ部を基板から取り外そうとすると、メモリ内容が損傷するおそれがある。また、制御部に対して、回収されたメモリ部を良品メモリ部に交換する場合では、時間を要し効率の悪い調査作業となってしまう。
【０００６】
本発明の目的は、上記問題に鑑み、メモリ部、および制御部を基板から取り外すことなく、両者の切り分けをして、市場不具合の要因調査を可能とする制御回路の検査方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は上記目的を達成するために、以下の技術的手段を採用する。
【０００８】
本発明では、データを格納するメモリ部（１１０）と、
メモリ部に対して信号線（１６１）によって接続されて、メモリ部に対するデータの読み出し、および書き込みを行う制御部（１４０）と、が基板（１０１）上に設けられた制御回路の検査方法において、
出荷前段階において、予め基板に、メモリ部、および制御部を検査する検査装置（１８１、１８２）を接続可能とするフットパターン部（１５０）と、フットパターン部、および信号線の中間部（１６１ａ）を接続する接続線（１７１）と、を設けておき、
市場不具合に基づく制御回路の回収後に、フットパターン部に検査装置を接続する接続工程と、
信号線のメモリ部と中間部との間を接続状態に維持すると共に、制御部と中間部との間を切断状態にして、検査装置によってメモリ部の良否を検査する第１検査工程と、
信号線の制御部と中間部との間を接続状態に維持すると共に、メモリ部と中間部との間を切断状態にして、検査装置によって制御部の良否を検査する第２検査工程と、を備えることを特徴としている。
【０００９】
この発明によれば、出荷前段階において、フットパターン部（１５０）と、接続線（１７１）とを設けるようにしているので、市場不具合に基づく制御回路（１００）の回収後に、フットパターン部に検査装置（１８１、１８２）を容易に接続することができる。
【００１０】
更に、第１検査工程で、信号線（１６１）において、メモリ部（１１０）と中間部（１６１ａ）との間を接続状態に維持すると共に、制御部（１４０）と中間部（１６１ａ）との間を切断状態にするようにしている。これにより、半田付けのような熱を伴う脱着作業を不要として、回収状態のままでメモリ部（１１０）と検査装置（１８１）とを接続状態にすることができ、検査装置（１８１）を用いたメモリ部（１１０）の良否検査（第１検査）を容易に実施することができる。
【００１１】
同様に、第２検査工程で、信号線（１６１）において、制御部（１４０）と中間部（１６１ａ）との間を接続状態に維持すると共に、メモリ部（１１０）と中間部（１６１ａ）との間を切断状態にするようにしている。これにより、半田付けのような熱を伴う脱着作業を不要として、回収状態のままで制御部（１４０）と検査装置（１８２）とを接続状態にすることができ、検査装置（１８２）を用いた制御部（１４０）の良否検査（第２検査）を容易に実施することができる。
【００１２】
尚、上記各手段の括弧内の符号は、後述する実施形態記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態における制御回路の構成を示す構成図である。
【図２】ＮＡＮＤ型のフラッシュメモリ、およびＣＰＵの良否検査の要領を示すフローチャートである。
【図３】ＮＡＮＤ型のフラッシュメモリの良否を検査する際の要領を示す説明図である。
【図４】ＣＰＵの良否を検査する際の要領を示す説明図である。
【図５】ＮＡＮＤ型のフラッシュメモリ、およびＣＰＵの良否判定を行うためのチャートである。
【図６】第２実施形態における制御回路の構成を示す構成図である。
【発明を実施するための形態】
【００１４】
以下に、図面を参照しながら本発明を実施するための複数の形態を説明する。各形態において先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を適用することができる。各実施形態で具体的に組み合わせが可能であることを明示している部分同士の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても実施形態同士を部分的に組み合せることも可能である。
【００１５】
（第１実施形態）
第１実施形態における制御回路１００の構成、および市場不具合に基づく回収後の制御回路１００の検査方法について、図１〜図５を用いて説明する。まず、制御回路１００の構成について説明する。図１に示すように、制御回路１００は、例えば、車両用のナビゲーション装置の作動を制御する回路となっており、ＮＡＮＤ型のフラッシュメモリ１１０、ＮＯＲ型のフラッシュメモリ１２０、ＤＲＡＭ１３０、ＣＰＵ１４０、およびフットパターン部１５０等を備えている。上記各部品１１０、１２０、１３０、１４０、１５０は、基板１０１上に半田付け等によって接合されている。
【００１６】
尚、制御回路１００のＣＰＵ１４０は、車両用ナビゲーション装置の表示・入力装置１０に、信号線１６４によって接続されている。表示・入力装置１０は、地図画像やタッチボタン等を表示する表示装置（ディスプレイ）と、表示装置の表面に設けられたタッチ操作入力装置（タッチパネル）とを有しており、ユーザが表示装置に表示されるタッチボタンをタッチ操作することで、地図画像の表示状態の変更、目的地案内の入力等を可能とする装置となっている。
【００１７】
制御回路１００において、ＮＡＮＤ型のフラッシュメモリ１１０は、地図データ、および目的地案内のためのアプリケーション等が予め格納された不揮発性の記憶素子となっている。フラッシュメモリ１１０は、本発明のメモリ部に対応する。フラッシュメモリ１１０は、例えば、通常のハードディスクに比べると構造がシンプルで、小型化、低電力化が可能であると共に、高速での読み書きが可能となっている。反面、フラッシュメモリ１１０は、データの書き込み回数がある程度制約されると共に、半田付け作業等の熱に対して、記憶（保持）したデータが損傷（変化）しやすいという短所もある。フラッシュメモリ１１０は、基板１０１に形成された信号線１６１によってＣＰＵ１４０と接続されており、ＣＰＵ１４０とフラッシュメモリ１１０との間で、相互にデータのやり取りが可能となっている。
【００１８】
ＮＯＲ型のフラッシュメモリ１２０は、ブート（起動）プログラム等が予め記憶された不揮発性の記憶素子であり、ナビゲーションシステムの起動の際に機能するようになっている。フラッシュメモリ１２０は、基板１０１に形成された信号線１６２によってＣＰＵ１４０と接続されており、ＣＰＵ１４０とフラッシュメモリ１２０との間で、相互にデータのやり取りが可能となっている。
【００１９】
ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１３０は、ナビゲーション装置の作動にあたり、ＣＰＵ１４０によって各種アプリケーションが実行される記憶部となっている。ＤＲＡＭ１３０は、基板１０１に形成された信号線１６３によってＣＰＵ１４０と接続されており、ＣＰＵ１４０とＤＲＡＭ１３０との間で、相互にデータのやり取りが可能となっている。
【００２０】
ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１４０は、各メモリ１１０、１２０、１３０の各種データを用いて演算処理や情報処理等をすることで、ナビゲーション装置の作動を制御する演算処理部となっている。ＣＰＵ１４０は、本発明の制御部に対応する。
【００２１】
フットパターン部１５０は、仮に市場で不具合が発生して、回収された制御回路１００を検査する際に、制御回路１００に検査装置１８１、１８２（詳細後述）を接続可能とする端子部となっている。端子部は、例えば、フラッシュメモリ１１０に合せて、クロック端子、コマンド端子、およびデータ用の００〜０７（８ビット）の端子等（合計１０端子）を有している。そして、フットパターン部１５０は、接続線１７１によって信号線１６１の中間部１６１ａに接続されている。
【００２２】
フットパターン部１５０は、市場において、本来の制御回路１００としては、製品（ナビゲーション装置）に対して寄与（機能）するものではないが、上記のように回収品検査時に使用される部位となっており、出荷前段階で、製品として、各部品１１０、１２０、１３０、１４０と共に、基板１０１に予め設けられている。
【００２３】
次に、市場不具合に基づく回収後の制御回路１００の検査方法について、図２〜図５を用いて説明する。
【００２４】
市場回収品の検査にあたっては、不具合の要因が、フラッシュメモリ１１０にあったのか、ＣＰＵ１４０にあったのか、あるいはその他の部品にあったのかを調査していく。市場回収品においては、経験的に、ＣＰＵ１４０よりもフラッシュメモリ１１０の方が、不具合の発生頻度が高いことを把握している。ここでは、フラッシュメモリ１１０とＣＰＵ１４０との検査を切り分けて、まず、フラッシュメモリ１１０における不具合の有無を調べる第１検査を行い、その次に、ＣＰＵ１４０における不具合の有無を調べる第２検査を行うようにしている。図２に示すように、検査員が行う第１検査の検査要領（第１検査工程）は、ステップＳ１００、Ｓ１２０〜Ｓ１７０となっており、また、第２検査の検査要領（第２検査工程）は、ステップＳ２００、Ｓ２２０〜Ｓ２５０となっている。
【００２５】
１．第１検査工程
まず、ステップＳ１００で、検査員は、回収された制御回路１００の信号線１６１において、図３に示すように、中間部１６１ａよりもフラッシュメモリ１１０側を接続状態に維持したまま、ＣＰＵ１４０側を切断状態にする。具体的には、検査員は、信号線１６１において、ＣＰＵ１４０と中間部１６１ａとの間において、ドリル加工によって基板１０１に孔あけをすることで、基板１０１に形成された信号線１６１を切断状態とする（図３中の×）。
【００２６】
次に、ステップＳ１１０で、検査員は、フットパターン部１５０に、検査装置としてフラッシュメモリ１１０を検査するためのホストエミュレータ１８１を接続する。ホストエミュレータ１８１は、検査員によって予め良品確認されているＣＰＵ（良品ＣＰＵ）である（図３中の符号１８１）。尚、ステップＳ１１０は、本発明の接続工程に対応する。
【００２７】
次に、ステップＳ１２０で、検査員は、フラッシュメモリ１１０の正常性の検査を行う。検査員は、ホストエミュレータ（良品ＣＰＵ）１８１を作動させることで、回収されたフラッシュメモリ１１０が正常であるか否かを検査する。
【００２８】
そして、ステップＳ１３０で良否判定（Ｐａｓｓ  ｏｒ  Ｆａｉｌ）を行い、Ｐａｓｓ判定を行うと、検査員は、ステップＳ１４０で、今回の市場不具合の要因はＣＰＵ１４０にあったものと判定する。
【００２９】
一方、ステップＳ１３０の良否判定（Ｐａｓｓ  ｏｒ  Ｆａｉｌ）で、Ｆａｉｌ判定を行うと、検査員は、ステップＳ１５０で、更に、回収されたフラッシュメモリ１１０の初期化を行う。ステップＳ１５０で、初期化がＯＫの場合は、検査員は、ステップＳ１６０で、フラッシュメモリ１１０の保持データに異常があったものと判定する。また、ステップＳ１５０で、初期化がＮＧの場合は、検査員は、ステップＳ１７０で、フラッシュメモリ１１０自体の故障であったと判定する。
【００３０】
上記ステップＳ１００〜Ｓ１７０の内容を、図５におけるチャート（表）の上段に示している。
【００３１】
２．第２検査工程
上記ステップＳ１６０、Ｓ１７０の後に、ステップＳ２００で、検査員は、回収された制御回路１００の信号線１６１において、図４に示すように、中間部１６１ａよりもＣＰＵ１４０側を接続状態に維持したまま、フラッシュメモリ１１０側を切断状態にする。具体的には、検査員は、信号線１６１において、上記の第１検査工程で、ドリル加工した信号線１６１の部位については、信号線相当品で補修接続すると共に、フラッシュメモリ１１０と中間部１６１ａとの間において、ドリル加工によって基板１０１に孔あけをすることで、基板１０１に形成された信号線１６１を切断状態とする（図４中の×）。
【００３２】
次に、ステップＳ２１０で、検査員は、フットパターン部１５０に、検査装置としてＣＰＵ１４０を検査するための良品フラッシュメモリ（良品ＮＡＮＤ）１８２を接続する。良品フラッシュメモリ１８２は、検査員によって予め良品確認されているフラッシュメモリである（図４中の符号１８２）。尚、ステップＳ２１０は、本発明の接続工程に対応する。
【００３３】
次に、ステップＳ２２０で、検査員は、ＤＲＡＭ１３０を含むＣＰＵ１４０の正常性の検査を行う。検査員は、接続した良品フラッシュメモリ１８２用いて、ＣＰＵ１４０を作動させることで、回収されたＣＰＵ１４０が正常であるか否かを検査する。
【００３４】
そして、ステップＳ２３０で良否判定（Ｐａｓｓ  ｏｒ  Ｆａｉｌ）を行い、Ｐａｓｓ判定を行うと、検査員は、ステップＳ２４０で、今回の市場不具合の要因はフラッシュメモリ１１０にあったものと判定する（保持データ異常、あるいは故障）。
【００３５】
一方、ステップＳ２３０の良否判定（Ｐａｓｓ  ｏｒ  Ｆａｉｌ）で、Ｆａｉｌ判定を行うと、検査員は、ステップＳ２５０で、今回の市場不具合の要因はＣＰＵ１４０にあったものと判定する。
【００３６】
上記ステップＳ２００〜Ｓ２５０の内容を、図５におけるチャート（表）の下段に示している。
【００３７】
尚、上記フローチャートにおいて、ステップＳ１３０でＰａｓｓ判定をし、且つ、ステップＳ２３０でもＰａｓｓ判定をすると、回収されたフラッシュメモリ１１０、およびＣＰＵ１４０は共に不具合がないことになり、検査員は、不具合の要因は、他の部品にあると判断して、更に検査を進めていく。
【００３８】
以上のように、本実施形態では、出荷前段階において、フットパターン部１５０と、接続線１７１とを設けるようにしているので、市場不具合に基づく制御回路１００の回収後に、フットパターン部１５０に検査装置としてのホストエミュレータ１８１、あるいは良品フラッシュメモリ１８２を容易に接続することができる。
【００３９】
更に、第１検査工程で、信号線１６１において、フラッシュメモリ１１０と中間部１６１ａとの間を接続状態に維持すると共に、ＣＰＵ１４０と中間部１６１ａとの間を切断状態にするようにしている。これにより、半田付けのような熱を伴う脱着作業を不要として、回収状態のままでフラッシュメモリ１１０とホストエミュレータ１８１とを接続状態にすることができ、ホストエミュレータ１８１を用いたフラッシュメモリ１１０の良否検査（第１検査）を容易に実施することができる。
【００４０】
同様に、第２検査工程で、信号線１６１において、ＣＰＵ１４０と中間部１６１ａとの間を接続状態に維持すると共に、フラッシュメモリ１１０と中間部１６１ａとの間を切断状態にするようにしている。これにより、半田付けのような熱を伴う脱着作業を不要として、回収状態のままでＣＰＵ１４０と良品フラッシュメモリ１８２とを接続状態にすることができ、良品フラッシュメモリ１８２を用いたＣＰＵ１４０の良否検査（第２検査）を容易に実施することができる。
【００４１】
また、本実施形態では、第２検査工程（ステップＳ２００〜Ｓ２５０）よりも第１検査工程（ステップＳ１００〜Ｓ１７０）を先に行うようにしている。
【００４２】
市場回収品においては、経験的に、ＣＰＵ１４０よりもフラッシュメモリ１１０の方が、不具合の発生頻度が高いことから、第２検査工程よりも第１検査工程を先に行うことで、より効率的に不具合要因の特定が可能となる。
【００４３】
また、本実施形態では、信号線１６１における切断状態を、基板１０１に対するドリル加工によって形成するようにしている。
【００４４】
これにより、容易に信号線１６１の切断状態を形成することができる。尚、ドリル加工を行った後の検査工程において、接続状態を必要とするときは、適宜、信号線相当品で、ドリル加工部を補修接続してやればよい。
【００４５】
また、本実施形態では、メモリ部として、ＮＡＮＤ型のフラッシュメモリ１１０を用いたものに適用している。
【００４６】
ＮＡＮＤ型のフラッシュメモリ１１０は、特に、熱によるデータの損傷の影響が大きいので、市場回収品における熱を伴う着脱を必要としない本検査方法を用いて好適である。
【００４７】
（第２実施形態）
第２実施形態の制御回路１００Ａを図６に示す。第２実施形態は、上記第１実施形態に対して、出荷前段階において、信号線１６１に第１スイッチ部１６１１、および第２スイッチ部１６１２を予め設けておくようにしたものである。
【００４８】
第１スイッチ部１６１１は、信号線１６１において、ＣＰＵ１４０と中間部１６１ａとの間で信号線１６１の断続を切替え可能とする開閉式のスイッチとなっている。第１スイッチ部１６１１は、開かれることで、ＣＰＵ１４０と中間部１６１ａとの間を切断状態にし、閉じられることでＣＰＵ１４０と中間部１６１ａとの間の接続状態を維持するようになっている。
【００４９】
また、第２スイッチ部１６１２は、信号線１６１において、フラッシュメモリ１１０と中間部１６１ａとの間で信号線１６１の断続を切替え可能とする開閉式のスイッチとなっている。第２スイッチ部１６１２は、開かれることで、フラッシュメモリ１１０と中間部１６１ａとの間を切断状態にし、閉じられることでフラッシュメモリ１１０と中間部１６１ａとの間の接続状態を維持するようになっている。
【００５０】
制御回路１００Ａが出荷される際には、両スイッチ部１６１１、１６１２は、共に閉状態とされて、信号線１６１によってフラッシュメモリ１１０とＣＰＵ１４０とが接続された状態が維持されるようになっている。
【００５１】
本施形態においては、市場回収品の検査をするにあたって、図２で説明したステップＳ１００で、検査員は、第１スイッチ部１６１１を開状態にして、ＣＰＵ１４０と中間部１６１ａとの間を切断状態とすると共に、第２スイッチ部１６１２を閉状態にしてフラッシュメモリ１１０と中間部１６１ａとの間を接続状態とする。
【００５２】
また、市場回収品の検査をするにあたって、図２で説明したステップＳ２００で、検査員は、第１スイッチ部１６１１を閉状態にして、ＣＰＵ１４０と中間部１６１ａとの間を接続状態とすると共に、第２スイッチ部１６１２を開状態にしてフラッシュメモリ１１０と中間部１６１ａとの間を切断状態とする。
【００５３】
これにより、簡単、且つ確実に信号線１６１における接続状態、および切断状態を形成することができる。
【００５４】
（その他の実施形態）
上記各実施形態では、フラッシュメモリ１１０は、１つのメモリ部から形成されるものとして説明したが、複数のメモリ部から形成されるものとしてもよい。
【００５５】
また、制御回路１００、１００Ａが適用される機器として、車両用のナビゲーション装置としたが、これに限定されることなく、種々の機器に使用される制御回路に適用可能である。
【符号の説明】
【００５６】
１００、１００Ａ  制御回路
１０１  基板
１１０ＮＡＮＤ型のフラッシュメモリ（メモリ部）
１４０  ＣＰＵ（制御部）
１６１  信号線
１６１ａ  中間部
１６１１  第１スイッチ部
１６１２  第２スイッチ部
１７１  接続線
１８１  ホストエミュレータ（検査装置）
１８２  良品フラッシュメモリ（検査装置）
【図１】
2018036823.tif 000003
【図２】
2018036823.tif 000004
【図３】
2018036823.tif 000005
【図４】
2018036823.tif 000006
【図５】
2018036823.tif 000007
【図６】
2018036823.tif 000008