(57)【要約】【課題】  電子機器と電力供給装置とが接続された場合に、制御状態の動作整合性の不一致を防止しつつ、電子機器が起動できるようにする。【解決手段】  電子機器と電力供給装置とが接続された場合に、電源を起動するハードウェア起動信号を発生し動作する電子機器において、前記電子機器のハードウェア起動信号とソフトウェア起動信号との論理の一致または不一致を検出し、起動信号の発生または非発生を制御する。【選択図】  図１
2018102072.tif 000002
【特許請求の範囲】
【請求項１】
電力供給装置の接続を検出可能な第１の検出手段と、
ハードウェア起動信号により電圧を出力する電源手段と、
ハードウェア起動信号を発生する操作手段と、
前記第１の検出手段で前記電力供給装置の接続を検出した場合に、ハードウェア起動信号を発生する外部装置検出起動信号発生手段と、
前記ハードウェア起動信号により前記電源手段の電圧を出力後にソフトウェアを起動し、ソフトウェア制御で前記電源手段の電圧出力状態を維持するソフトウェア起動信号を発生する制御手段と、
前記ハードウェア起動信号と前記ソフトウェア起動信号との論理一致を検出する論理一致検出手段と
を有し、
前記論理一致検出手段によって前記ハードウェア起動信号と前記ソフトウェア起動信号との論理不一致を検出した場合は、前記外部装置検出起動信号発生手段から前記ハードウェア起動信号を発生せず、
前記論理一致検出手段によって前記ハードウェア起動信号と前記ソフトウェア起動信号との論理一致を検出した場合は、前記外部装置検出起動信号発生手段から前記ハードウェア起動信号を発生することを特徴とする電子機器。
【請求項２】
電力供給装置の接続を検出可能な第１の検出手段と、
電池の接続を検出可能な第２の検出手段と、
ハードウェア起動信号により電圧を出力する電源手段と、
ハードウェア起動信号を発生する操作手段と、
前記第１の検出手段で前記電力供給装置の接続を検出し、かつ第２の検出手段で前記電池の接続を検出した場合に、ハードウェア起動信号を発生する外部装置検出起動信号発生手段と、
前記ハードウェア起動信号により前記電源手段の電圧を出力後にソフトウェアを起動し、ソフトウェア制御で前記電源手段の電圧出力状態を維持するソフトウェア起動信号を発生する制御手段と、
前記ハードウェア起動信号と前記ソフトウェア起動信号との論理一致を検出する論理一致検出手段と
を有し、
前記論理一致検出手段によって前記ハードウェア起動信号と前記ソフトウェア起動信号との論理不一致を検出した場合は、前記外部装置検出起動信号発生手段から前記ハードウェア起動信号を発生せず、
前記論理一致検出手段によって前記ハードウェア起動信号と前記ソフトウェア起動信号との論理一致を検出した場合は、前記外部装置検出起動信号発生手段から前記ハードウェア起動信号を発生することを特徴とする電子機器。
【請求項３】
前記外部装置検出起動信号発生手段から前記ハードウェア起動信号を発生する前に、前記ハードウェア起動信号を停止した状態で前記電源手段の出力電圧が垂下し、前記電源手段および制御手段のハードウェアリセットが掛かるのに必要な時間以上待機することを特徴とする請求項１または２に記載の電子機器。
【請求項４】
前記外部装置検出起動信号発生手段から前記ハードウェア起動信号を発生している間は、前記論理一致検出手段による検出結果を無効にすることを特徴とする請求項１乃至３のいずれか１項に記載の電子機器。
【請求項５】
前記外部装置検出起動信号発生手段から発生する前記ハードウェア起動信号の発生時間は、前記ハードウェア起動信号を発生した状態で前記電源手段および制御手段のハードウェアリセットが掛かってから前記制御手段のソフトウェアの起動が完了するまでの時間よりも長いことを特徴とする請求項１乃至４のいずれか１項に記載の電子機器。
【請求項６】
前記外部装置検出起動信号発生手段から発生する前記ハードウェア起動信号は、所定時間発生し所定時間後に停止するワンショット信号であることを特徴とする請求項１乃至５のいずれか１項に記載の電子機器。
【請求項７】
前記電池は充電可能な電池であって、
前記電力供給装置とエニュメレーション処理を行うエニュメレーション手段と、
前記電池との間で認証処理を行う認証手段と、
前記電池の充電を行う前記充電手段の制御を行う充電制御手段と
をさらに有し、
前記外部装置検出起動信号発生手段から発生する前記ハードウェア起動信号により起動した前記制御手段は、前記エニュメレーション手段による前記電力供給装置とのエニュメレーション処理と、前記認証手段による前記電池の認証処理と、前記充電制御手段による前記電池の充電を行う前記充電手段の制御とのの少なくとも１つを実施することを特徴とする請求項１乃至６のいずれか１項に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部装置から供給される電力で電池を充電する電子機器に関する。
【背景技術】
【０００２】
電子機器の電池は、小型化、高出力化、大容量化が進み、電子機器の電池には充電可能な電池が用いられることが多い。電子機器の電池を充電する手段として、電子機器から電池を取り出して専用充電器に装着して充電する外部充電が一般的であったが、近年、電子機器から電池を取り出さず電池の充電を電子機器内部で行う本体内充電が一般化してきた。
【０００３】
本体内充電においては、インターフェースとしてＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）を利用し、電力供給装置のＶＢＵＳラインから得られる電力で電子機器内の電池を充電する方法が普及してきた。電力供給装置から電子機器が得る電力は、電子機器がＵＳＢ接続先検出やエニュメレーションを行って電力供給装置の電力供給能力を検出し、検出した供給能力に従って電子機器がＵＳＢ  ＶＢＵＳラインから電力を得る構成が一般的である。
【０００４】
電子機器は、接続された電力供給装置の電力供給能力によって電力使用条件を変える場合があり、その場合は、電子機器に接続された電力供給装置の電力供給能力に適合するように電力供給装置からの受電制御を行う。電子機器は、電力供給装置が接続された場合に電池の充電機能、撮像機能、外部装置との通信機能、表示機能などの一連機能動作に関連するハードウェアおよびソフトウェアを起動して処理を行う。
【０００５】
電子機器は、電力供給装置が接続された場合にＵＳＢ  ＶＢＵＳラインの電圧を検出し、それをトリガとして電子機器の電源をハードウェア起動信号により起動し、所定時間の制御部ハードウェアリセットを経てソフトウェアを起動する。以降、電子機器は、ソフトウェアによるソフトウェア起動信号で電源の起動状態を維持する。電子機器のソフトウェアが起動した後、電子機器は、所定の操作を受け付けてソフトウェア起動信号をオフするが、電源の電圧が制御部ハードウェアリセットの掛かる電圧まで降下してからでないとソフトウェアは再起動することができない。
【０００６】
例えば、電子機器のソフトウェア起動信号をオフしても電源の電圧が制御部ハードウェアリセットの掛かる電圧まで降下しない状態が継続した場合、電力供給装置が接続されたとしてもソフトウェアが起動しない。そのため、使用者による電子機器と電力供給装置との接続と、電子機器の制御状態の動作整合性に不一致が生じる場合があった。電子機器において、電子機器と電力供給装置との接続と、電子機器の制御状態の動作整合性の不一致を防止して動作する電源制御方法が求められている。
【０００７】
特許文献１は、充電部がプリチャージ状態から急速充電状態に遷移すると、外部の起動管理回路に対して、充電回路が搭載される機器の起動の契機となる起動信号を出力する起動指示回路と、を有することを特徴とする充電回路を提案している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１３−１３２１８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１に記載された装置は、充電部がプリチャージ状態から急速充電状態に遷移すると、機器の起動の契機となる起動信号を出力するため、その信号をトリガに装置のハードウェアおよびソフトウェアを起動することが可能である。しかし、電子機器と電力供給装置との接続と、電子機器の制御状態の動作整合性の不一致を防止することは考慮されていない問題があった。
【００１０】
そこで、本発明は、電子機器と電力供給装置とが接続された場合に、制御状態の動作整合性の不一致を防止しつつ、電子機器が起動できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明に係る電子機器の一つは、電力供給装置の接続を検出可能な第１の検出手段と、ハードウェア起動信号により電圧を出力する電源手段と、ハードウェア起動信号を発生する操作手段と、前記第１の検出手段で前記電力供給装置の接続を検出した場合に、ハードウェア起動信号を発生する外部装置検出起動信号発生手段と、前記ハードウェア起動信号により前記電源手段の電圧を出力後にソフトウェアを起動し、ソフトウェア制御で前記電源手段の電圧出力状態を維持するソフトウェア起動信号を発生する制御手段と、前記ハードウェア起動信号と前記ソフトウェア起動信号との論理一致を検出する論理一致検出手段とを有し、前記論理一致検出手段によって前記ハードウェア起動信号と前記ソフトウェア起動信号との論理不一致を検出した場合は、前記外部装置検出起動信号発生手段から前記ハードウェア起動信号を発生せず、前記論理一致検出手段によって前記ハードウェア起動信号と前記ソフトウェア起動信号との論理一致を検出した場合は、前記外部装置検出起動信号発生手段から前記ハードウェア起動信号を発生することを特徴とする。
【００１２】
上記目的を達成するために、本発明に係る電子機器の一つは、電力供給装置の接続を検出可能な第１の検出手段と、電池の接続を検出可能な第２の検出手段と、ハードウェア起動信号により電圧を出力する電源手段と、ハードウェア起動信号を発生する操作手段と、前記第１の検出手段で前記電力供給装置の接続を検出し、かつ第２の検出手段で前記電池の接続を検出した場合に、ハードウェア起動信号を発生する外部装置検出起動信号発生手段と、前記ハードウェア起動信号により前記電源手段の電圧を出力後にソフトウェアを起動し、ソフトウェア制御で前記電源手段の電圧出力状態を維持するソフトウェア起動信号を発生する制御手段と、前記ハードウェア起動信号と前記ソフトウェア起動信号との論理一致を検出する論理一致検出手段とを有し、前記論理一致検出手段によって前記ハードウェア起動信号と前記ソフトウェア起動信号との論理不一致を検出した場合は、前記外部装置検出起動信号発生手段から前記ハードウェア起動信号を発生せず、前記論理一致検出手段によって前記ハードウェア起動信号と前記ソフトウェア起動信号との論理一致を検出した場合は、前記外部装置検出起動信号発生手段から前記ハードウェア起動信号を発生することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、電子機器と電力供給装置とが接続された場合に、制御状態の動作整合性の不一致を防止しつつ、電子機器を起動させることができる。
【図面の簡単な説明】
【００１４】
【図１】実施形態１における電子機器の電源制御部がハードウェアおよびソフトウェア起動信号状態の判定と電子機器の起動動作を行う手順を示すフローチャートである。
【図２】実施形態１における電子機器の電源制御部がハードウェアおよびソフトウェア起動信号状態の判定と電子機器の起動動作を行う信号制御手順を示すタイミングチャートである。
【図３】実施形態１における電子機器の構成例を示すブロック図である。
【図４】実施形態２における電子機器の電源制御部がハードウェアおよびソフトウェア起動信号状態の判定と電子機器の起動動作を行う手順を示すフローチャートである。
【図５】実施形態２における電子機器の電源制御部がハードウェアおよびソフトウェア起動信号状態の判定と電子機器の起動動作を行う信号制御手順を示すタイミングチャートである。
【図６】実施形態２における電子機器の構成例を示すブロック図である。
【図７】実施形態３における電子機器の構成例を示すブロック図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施形態を説明する。ただし、本発明は以下の実施形態に限定されるものではない。
［実施形態１］
実施形態１では、電子機器と電力供給装置とが接続された場合に、電源を起動するハードウェア起動信号を発生し動作する電子機器において、電子機器のハードウェア起動信号とソフトウェア起動信号との論理の一致または不一致を検出し、起動信号の発生または非発生を制御する方法を説明する。
【００１６】
図３は、本実施形態における電子機器３０１の構成例を示すブロック図である。本実施形態の説明に使用するブロック図は、本実施形態の説明に不要なブロックへの電源接続と各ブロックの入力および出力キャパシタの記載は省略している。また、本実施形態の説明に不要なブロックと動作の詳細な説明は省略している。
【００１７】
図３において、電力供給装置４０１は、後述する電子機器３０１へ電力供給が可能な装置である。電力供給装置４０１は、電力供給のみが可能な装置であってもよいし、電力供給以外の機能を有する装置であってもよい。また、ＵＳＢ対応規格は、ＵＳＢ２．０、ＵＳＢ３．０、ＵＳＢ３．１、ＵＳＢ  ＢＣ、ＵＳＢ  ＰＤ、ＵＳＢ  Ｔｙｐｅ−Ｃのいずれに対応していてもよい。ＶＢＵＳ電源４０２は、電力供給装置４０１から電子機器３０１へ電力を供給するＶＢＵＳの電源である。ＶＢＵＳ電源４０２の電力は、電力供給装置４０１の外部から供給される電力を用いてもよいし、電力供給装置４０１の内部に有する電池から供給される電力を用いてもよい。
【００１８】
ＵＳＢコネクタ４０３は、ＵＳＢ規格に対応したコネクタである。ＵＳＢコネクタ４０３は、電力供給装置４０１の装置構成を限定しないので定義は省略する。また、電力供給装置４０１側のＵＳＢインターフェースの各信号は、電力供給装置４０１の装置構成を限定しないので定義は省略する。ＵＳＢインターフェースケーブル４０４は、電力供給装置４０１と電子機器３０１のＵＳＢインターフェースを接続するケーブルである。
【００１９】
図３において、電子機器３０１は、上述した電力供給装置４０１から電力の受電が可能な装置の構成例である。ＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）３０４は、電子機器３０１の制御を司るＣＰＵ、ワークエリアとして使用されるＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、処理手順を記憶しているＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）を内包するＣＰＵである。ＣＰＵ３０４の主機能は、ＶＤＤ＿ＣＰＵ＿ＩＮ端子に外部から電圧入力を受け動作する。また、ＣＰＵ３０４のＵＳＢ機能であるＵＳＢ＿ＰＨＹは、端子ＶＢＵＳＩＮ＿Ｂに外部から電圧入力を受けて主機能とは別に動作可能であるとする。
【００２０】
ＣＰＵ３０４のＵＳＢ機能は、主機能動作時よりも低い電力で動作できるものとし、ＵＳＢ接続先検出とＵＳＢ信号処理機能を有するものとする。ＵＳＢ接続先検出機能とは、ＶＢＵＳ、Ｄ＋、Ｄ−、ＣＣ信号の論理検出および通信で、電子機器３０１に接続された相手装置がＵＳＢ２．０、ＵＳＢ３．０、ＵＳＢ３．１、ＵＳＢ  ＢＣ、ＵＳＢ  ＰＤ、ＵＳＢ  Ｔｙｐｅ−Ｃの何れかの規格に対応しているかを検出する機能であるとする。
【００２１】
ＣＰＵ３０４は、Ｄ＋Ｂ、Ｄ−Ｂ信号を用いて電子機器３０１に接続された相手装置とエニュメレーション処理を行うことが可能である。ＣＰＵ３０４は、エニュメレーション処理が成功であれば、電子機器３０１に接続された相手装置がＵＳＢ２．０、ＵＳＢ３．０、ＵＳＢ３．１のいずれかの規格に対応しているといえる。ＣＰＵ３０４は後述する電池パック３２０に接続し、電池パック３２０との間で認証処理を行うＡＵＴＨ＿Ｉ／Ｆを有する。ＣＰＵ３０４と電池パック３２０との間の認証処理は後述する。
【００２２】
ＣＰＵ３０４は、後述する電源ＩＣ＿Ｄ３１２の電圧出力を有効にするＳＷ＿ＬＡＴ信号を出力するＳＷ＿ＬＡＴ＿ＯＵＴ端子を有し、ＳＷ＿ＬＡＴ信号は後述する電源制御部３０３に接続する。ＣＰＵ３０４は、後述する電源制御部３０３からのＶＢＵＳ＿ＢＯＯＴ信号を受信するＶＢＵＳ＿ＢＯＯＴ＿ＩＮ端子を有する。
【００２３】
電源制御部３０３からのＶＢＵＳ＿ＢＯＯＴ信号出力はＩＮＶＥＲＴＥＲ３９４で受け、ＶＢＵＳ＿ＢＯＯＴ信号の論理を反転して出力し、ＣＰＵ３０４のＶＢＵＳ＿ＢＯＯＴ＿ＩＮ端子に入力する構成とする。また、ＶＢＵＳ＿ＢＯＯＴ＿ＩＮ端子への信号入力は、ＣＰＵ３０４からＳＷ＿ＬＡＴ信号が出力されているときのみＩＮＶＥＲＴＥＲ３９４の出力が有効となり、ＣＰＵ３０４のＶＢＵＳ＿ＢＯＯＴ＿ＩＮ端子への信号入力が可能な構成とする。ＣＰＵ３０４は、後述するボタンスイッチ３１８からのＰＷＲ＿ＳＷ信号を受信するＰＷＲ＿ＳＷ＿ＩＮ端子を有する。
【００２４】
ボタンスイッチ３１８からのＰＷＲ＿ＳＷ信号出力はＩＮＶＥＲＴＥＲ３９５で受け、ＰＷＲ＿ＳＷ信号の論理を反転して出力し、ＣＰＵ３０４のＰＷＲ＿ＳＷ＿ＩＮ端子に入力する構成とする。また、ＰＷＲ＿ＳＷ＿ＩＮ端子への信号入力は、ＣＰＵ３０４からＳＷ＿ＬＡＴ信号が出力されているときのみＩＮＶＥＲＴＥＲ３９５の出力が有効となり、ＣＰＵ３０４のＰＷＲ＿ＳＷ＿ＩＮ端子への信号入力が可能な構成とする。ＣＰＵ３０４は、外部からハードウェアリセット制御を行うための／ＲＥＳＥＴ＿ＩＮ端子を有する。
【００２５】
ＣＰＵ３０４は、／ＲＥＳＥＴ＿ＩＮ端子の入力が所定時間ＬにアサートされてＨに遷移した場合、内部ハードウェア回路を起動し、内包するＲＯＭに記憶している処理手順をロードしてソフトウェアを起動する動作を行うものとする。ＣＨＧＩＣ３０２は、後述する電池パック３２０の電池セル３２１を充電可能な電池充電ＩＣである。ＣＨＧＩＣ３０２は、端子ＶＢＵＳＩＮ＿Ａに外部から電圧入力を受け電池パック３２０を充電する機能の他に、端子ＶＢＵＳＩＮ＿Ａに外部から入力された電圧を定電圧出力ＶＯＵＴ＿ＰＷＲに変換し電源ＩＣ＿Ｄ３１２へ出力する機能も有するものとする。
【００２６】
ＣＨＧＩＣ３０２は端子ＶＢＵＳＩＮ＿Ａに外部からの電圧入力がない場合、端子ＢＡＴに電池パック３２０の電圧入力を受け、他の回路例えば電源ＩＣ＿Ｄ３１２へ電池パック３２０の電圧をＶＯＵＴ＿ＰＷＲとして出力する機能を有するものとする。また、ＣＨＧＩＣ３０２はＵＳＢ接続先検出機能も有するものとする。ＵＳＢ接続先検出機能はＣＰＵ３０４と同じ機能を有するものとしてＣＨＧＩＣ３０２のＵＳＢ接続先検出機能の説明は省略する。
【００２７】
ＣＨＧＩＣ３０２はＣＰＵ３０４とＢＵＳで接続しており、ＢＵＳを用いた通信でＣＰＵ３０４からＣＨＧＩＣ３０２の状態の取得、電池パック３２０の状態の取得、ＣＨＧＩＣ３０２のレジスタ制御が可能な構成とする。電池パック３２０は例として電子機器３０１との着脱が可能であり、リチウムイオン電池セル３２１と、サーミスタ３２２と、認証部３２３とを有する電池パックである。電池セル３２１の出力は信号名をＶＢＡＴＴと定義する。サーミスタ３２２は例えばＮＴＣ（Ｎｅｇａｔｉｖｅ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｅｆｆｉｃｉｅｎｔ）の特性であるとする。
【００２８】
認証部３２３は充電特性に適した専用設計電池であることを保証する認証部である。電子機器３０１のＣＰＵ３０４は、ＡＵＴＨ＿Ｉ／Ｆで電池パック３２０の認証部３２３と接続し、認証部３２３との間で認証を行って正常に認証できた場合、電池パック３２０の充電特性に適した電流値で充電を行う。電子機器３０１は認証を正常にできなかった場合、電池パック３２０の充電を停止するものとする。
【００２９】
本実施形態では、電子機器３０１は認証を正常にできなかった場合、電池パック３２０の充電を停止するものとするが、認証を正常にできなかった場合の対応は本実施形態に限ったものでない。例えば、電子機器３０１は認証を正常にできなかった場合、電池パック３２０の充電電流値を制限した充電を行ってもよい。電池パック３２０は、電池セル３２１の電圧出力端子ＴＭ＿ＶＢＡＴＴ、サーミスタ端子ＴＭ＿ＴＨＭ、グラウンド端子ＴＭ＿ＧＮＤ、認証端子ＴＭ＿ＡＵＴＨの４端子で電子機器３０１と接続するものとする。
【００３０】
サーミスタ端子ＴＭ＿ＴＨＭはＣＨＧＩＣ３０２のＴＨＭ端子に接続する。ＰＵ抵抗３９３は、サーミスタ端子ＴＭ＿ＴＨＭのプルアップ抵抗（ＰＵ抵抗と称する）である。ＰＵ抵抗３９３のプルアップ先はＣＨＧＩＣ３０２の電圧出力ＶＲＥＦＯＵＴである。電源ＩＣ＿Ｃ３１１は、端子ＶＩＮ＿Ｃに外部から電圧入力を受け、定電圧出力ＶＯＵＴ＿Ｃに変換し、ＣＰＵ３０４へ出力する電源ＩＣである。電源ＩＣ＿Ｃ３１１は、外部からの制御信号ＥＮ＿Ｃによって出力ＶＯＵＴ＿Ｃの出力ＯＮとＯＦＦを制御する。
【００３１】
電源ＩＣ＿Ｄ３１２は、端子ＶＩＮ＿Ｄに外部から電圧入力受け、定電圧出力ＶＯＵＴ＿Ｄに変換し、ＣＰＵ３０４へ出力する電源ＩＣである。電源ＩＣ＿Ｄ３１２は、外部からの制御信号入力ＥＮ＿Ｄによって出力ＶＯＵＴ＿Ｄの出力ＯＮとＯＦＦを制御する。電源ＩＣ＿Ｄ３１２の定電圧出力ＶＯＵＴ＿Ｄは信号名をＶＤＤ＿ＣＰＵと定義する。電源ＩＣ＿Ｄ３１２はＶＤＤ＿ＣＰＵ信号の電圧を監視し、ＶＤＤ＿ＣＰＵ信号の電圧が所定閾値の場合に／ＲＥＳＥＴ＿ＯＵＴ端子からハードウェアリセット信号を出力するリセットＩＣ機能を有する。
【００３２】
電源ＩＣ＿Ｄ３１２のハードウェアリセット信号は信号名を／ＲＥＳＥＴと定義する。／ＲＥＳＥＴ信号はＣＰＵ３０４の端子／ＲＥＳＥＴ＿ＩＮへ接続し、ＣＰＵ３０４のハードウェアリセットを行うものとする。電源ＩＣ＿Ｄ３１２の／ＲＥＳＥＴ信号のＬ出力時間はＴｒｓｔとしその後Ｈへ遷移するものとする。電源ＩＣ＿Ｄ３１２の／ＲＥＳＥＴ信号のＬ出力時間Ｔｒｓｔは、ＶＤＤ＿ＣＰＵ信号の電圧がＬからＨへ遷移した後、ＣＰＵ３０４の／ＲＥＳＥＴ＿ＩＮ端子へ入力する／ＲＥＳＥＴ信号によるハードウェアリセットに必要な時間を満たすものとする。
【００３３】
ＳＥＬＳＷ＿Ｅ３１３は、ＵＳＢ接続先検出に用いる信号をＣＰＵ３０４側かＣＨＧＩＣ３０２側かに接続を切り替えるセレクタスイッチである。ＳＥＬＳＷ＿Ｅ３１３は、ＢＵＳＳＥＬ＿ＩＮ端子の入力信号で接続を切り替え可能な構成とし、初期状態ではＵＳＢ接続先検出に用いる信号はＣＨＧＩＣ３０２側に接続されておりＣＨＧＩＣ３０２でＵＳＢ接続先検出を行うものとする。なお、本実施形態におけるＵＳＢ接続先検出はＣＰＵ３０４でも可能であるので、初期状態でのＵＳＢ接続先検出に用いる信号をＣＰＵ３０４側に接続し、ＣＰＵ３０４でＵＳＢ接続先検出を行う構成であってもよい。
【００３４】
ＵＳＢコネクタ３９０は、ＵＳＢ  Ｔｙｐｅ−Ｃ規格に対応したコネクタである。電子機器３０１側のＵＳＢインターフェースの各信号のうち、本実施形態の説明に不要な信号は省略する。ＦＵＮＣＴＩＯＮ＿Ａ３１５は、機能を限定しないが、例えばレンズおよびその駆動系で構成される光学ユニットと撮像素子と撮像素子で撮像された映像をデジタルデータに変換する撮像処理部などで構成する電子機器３０１の撮像機能部であるとする。
【００３５】
ＦＵＮＣＴＩＯＮ＿Ｂ３１６は、機能を限定しないが、例えばデジタルデータの書き込みおよび読み込みを行うことができるフラッシュメモリーカードを装着可能な外部装置記憶機能部であるとする。ＦＵＮＣＴＩＯＮ＿Ｃ３１７は、機能を限定しないが、例えば電子機器３０１の操作情報や映像を表示することのできるＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：液晶表示器）で構成する表示機能部であるとする。
【００３６】
ボタンスイッチ３１８は、電子機器３０１の電源ＩＣ＿Ｄ３１２をＯＮし、電子機器３０１のＣＰＵ３０４の主機能を動作するための電源ボタンスイッチである。ボタンスイッチ３１８を押下した場合にＶＢＡＴＴ信号とＰＷＲ＿ＳＷ信号を導通するものとする。すなわち、ボタンスイッチ３１８を押下した場合にボタンスイッチ３１８は、他の回路へＰＷＲ＿ＳＷ信号を出力することになる。ＰＷＲ＿ＳＷ信号はＣＰＵ３０４からのＳＷ＿ＬＡＴ信号と、後述する電源制御部３０３からのＶＢＵＳ＿ＢＯＯＴ信号を、ＯＲ３１９でＯＲ接続する。
【００３７】
ＯＲ３１９の出力は信号名をＨＷ＿ＬＡＴと定義し、後述する電源制御部３０３に接続する。電子機器３０１はＰＷＲ＿ＳＷ信号、ＶＢＵＳ＿ＢＯＯＴ信号、ＣＰＵ３０４のＳＷ＿ＬＡＴ信号のいずれかのＨ入力でＨＷ＿ＬＡＴ信号がＨになり、電源ＩＣ＿Ｄ３１２をＯＮすることのできる構成とする。
【００３８】
本実施形態では、ＰＷＲ＿ＳＷ信号、ＶＢＵＳ＿ＢＯＯＴ信号、ＳＷ＿ＬＡＴ信号、ＨＷ＿ＬＡＴ信号は起動信号と総称する。また、ＨＷ＿ＬＡＴ信号をハードウェア起動信号、ＳＷ＿ＬＡＴ信号をソフトウェア起動信号、ＶＢＵＳ＿ＢＯＯＴ信号をＶＢＵＳ起動信号と称する。ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）３９２のアノードは、抵抗３９１を介してＶＯＵＴ＿ＰＷＲと接続し、ＬＥＤ３９２のカソードはＣＨＧＩＣのＬＥＤ＿ＯＵＴ端子と接続している。
【００３９】
本実施形態では、ＣＨＧＩＣ３０２のＬＥＤ＿ＯＵＴ端子はオープンコレクタまたはオープンドレイン出力であり、ＣＨＧＩＣ３０２のＬＥＤ＿ＯＵＴ端子の信号出力によってＬＥＤ３９２の点灯、消灯を制御する。ＬＥＤ３９２は電子機器３０１の充電動作状態を示す表示として使用し、ＣＨＧＩＣ３０２による電池パック３２０の電池セル３２１の充電が行われている間ＬＥＤ３９２は点灯状態、充電が行われていない間ＬＥＤ３９２は消灯状態とする。
【００４０】
電源制御部３０３は、電力供給装置４０１からのＶＢＵＳラインの電圧と前記起動信号の論理とを検出し、電子機器３０１の起動信号の制御を行う電源制御部である。電源制御部３０３の詳細動作は後述する。電源制御部３０３全体の電源ＶＤＤＩＮ＿ＣＩＲは、電源ＩＣ＿Ｃ３１１の出力ＶＯＵＴ＿Ｃから得る構成とし、電力供給装置４０１のＶＢＵＳが接続されている場合は常に電源が供給される構成とする。電源制御部３０３全体の電源ＶＤＤＩＮ＿ＣＩＲが供給されていない状態から供給が開始された場合、以降説明する電源制御部３０３の各回路の論理は初期状態に設定されて機能はネゲートされるものとする。
【００４１】
また、電源制御部３０３全体の電源ＶＤＤＩＮ＿ＣＩＲが供給されている状態から供給が終了された場合、以降説明する電源制御部３０３の各回路の機能はネゲートされるものとし、本実施形態の説明に不要な各回路の過渡的状態の説明は省略する。
【００４２】
ＢＵＦＦＥＲ３３１は、ＶＤＤＩＮ＿ＣＩＲの論理を反転せず後述するＮｃｈＭＯＳＦＥＴ３３２およびＤＬＹ＿Ａ３４１へ出力する。ＢＵＦＦＥＲ３３１の出力は信号名をＶＢ＿ＤＥＴ＿ＥＮと定義する。ＶＢ＿ＤＥＴ＿ＥＮ信号はＮｃｈＭＯＳＦＥＴ３３２のゲートに接続し、ＶＢ＿ＤＥＴ＿ＥＮ信号によってＮｃｈＭＯＳＦＥＴ３３２のＯＮとＯＦＦを制御する。抵抗３３３はソースゲート間のプルダウン抵抗である。なお、ＮｃｈＭＯＳＦＥＴ３３２はＮｃｈＭＯＳＦＥＴに限ったものではなく、ＮＰＮトランジスタなどのように、ＯＮ時に導通状態になり、ＯＦＦ時に高インピーダンス状態となる素子であれば何でもよい。
【００４３】
ＮｃｈＭＯＳＦＥＴ３３２のドレインはＰｃｈＭＯＳＦＥＴ３３４のゲートに接続し、ＮｃｈＭＯＳＦＥＴ３３２のＯＮとＯＦＦによってＰｃｈＭＯＳＦＥＴ３３４のＯＮとＯＦＦを制御する。抵抗３３５はソースゲート間のプルアップ抵抗である。なお、ＰｃｈＭＯＳＦＥＴ３３４はＰｃｈＭＯＳＦＥＴに限ったものではなく、ＰＮＰトランジスタなどのように、ＯＮ時に導通状態になり、ＯＦＦ時に高インピーダンス状態となる素子であれば何でもよい。ＰｃｈＭＯＳＦＥＴ３３４のドレインは抵抗３３６と抵抗３３７を介してＧＮＤに接続する。
【００４４】
ＰｃｈＭＯＳＦＥＴ３３４がＯＮの場合、ＶＢＵＳ電圧はＰｃｈＭＯＳＦＥＴ３３４を介して抵抗３３６と抵抗３３７で分圧される。抵抗３３６と抵抗３３７で分圧されたＶＢＵＳ電圧は信号名をＶＢ＿ＣＯＭＰと定義する。ＣＯＭＰＡＲＡＴＯＲ３４２のＶＩＮ＋入力は基準電圧ＶｔＡ３４３を接続し、ＣＯＭＰＡＲＡＴＯＲ３４２のＶＩＮ−入力はＶＢ＿ＣＯＭＰ信号を接続する。
【００４５】
本実施形態では、基準電圧ＶｔＡ３４３の電圧を、例えばＶＢＵＳ電圧に換算してＵＳＢ  ＢＣ規格の定めるＣｈａｒｇｉｎｇ  Ｐｏｒｔ  Ｕｎｄｅｒｓｈｏｏｔ  Ｖｏｌｔａｇｅである４．１Ｖ相当と規定する。なお、基準電圧ＶｔＡ３４３の電圧は上記値に限ったものでなく、電子機器３０１の対応装置として規定する電力供給装置４０１の電力能力に従って基準電圧ＶｔＡ３４３を規定してもよい。しかし、基準電圧ＶｔＡ３４３の電圧は、ＶＢＵＳ電圧が電源ＩＣ＿Ｃ３１１やＣＨＧＩＣ３０２の回路動作下限電圧を下回ってリセットしないように規定することが望ましい。
【００４６】
ＣＯＭＰＡＲＡＴＯＲ３４２はＶＩＮ＋入力とＶＩＮ−入力を比較し、ＶＩＮ＋入力信号の方が大きい場合はＨを出力し、ＶＩＮ−入力信号の方が大きい場合はＬを出力する。ＣＯＭＰＡＲＡＴＯＲ３４２の出力は信号名をＶＢ＿ＣＰ＿ＯＵＴＡと定義し、ＡＮＤ３４５の入力に接続する。ＤＬＹ＿Ａ３４１は、入力を一定時間（時間：ＴｄｌｙＡとする）遅延させて信号を出力する遅延回路である。ＤＬＹ＿Ａ３４１の出力は信号名をＶＢ＿ＤＥＴ＿ＤＬＹと定義し、ＡＮＤ３４５の入力に接続する。
【００４７】
ここで、ＤＬＹ＿Ａ３４１の遅延時間ＴｄｌｙＡは、ＶＢ＿ＤＥＴ＿ＥＮ信号によりＰｃｈＭＯＳＦＥＴ３３４がＯＮし、ＣＯＭＰＡＲＡＴＯＲ３４２の被比較信号であるＶＢ＿ＣＯＭＰ信号が安定する時間を満足するものとする。ＡＮＤ３４５の出力はＤ−ＦＦ３４６のＣＬＫ１入力に接続する。Ｄ−ＦＦ３４６のＱ１出力は信号名をＶＢＵＳ＿ＢＯＯＴ＿ＬＡＴと定義し、後述するＡＮＤ３６１の入力に接続する。ＩＮＶＥＲＴＥＲ３５１の入力にＳＷ＿ＬＡＴ信号を接続し、ＩＮＶＥＲＴＥＲ３５３の入力にはＨＷ＿ＬＡＴ信号を接続する。
【００４８】
ＡＮＤ３５２の入力にＩＮＶＥＲＴＥＲ３５１の出力とＨＷ＿ＬＡＴ信号とを接続し、ＡＮＤ３５４の入力にＩＮＶＥＲＴＥＲ３５３の出力とＳＷ＿ＬＡＴ信号とを接続する。ＡＮＤ３５２とＡＮＤ３５４の出力はＯＲ３５５の入力に接続し、ＯＲ３５５の出力はＩＮＶＥＲＴＥＲ３５６を接続する。ここで、ＩＮＶＥＲＴＥＲ３５１、ＩＮＶＥＲＴＥＲ３５３、ＡＮＤ３５２、ＡＮＤ３５４、ＯＲ３５５、ＩＮＶＥＲＴＥＲ３５６の回路は、ＨＷ＿ＬＡＴ信号とＳＷ＿ＬＡＴ信号のＸＮＯＲ回路を形成している。
【００４９】
ＯＲ３５７の入力にＩＮＶＥＲＴＥＲ３５６の出力とＶＢＵＳ＿ＢＯＯＴ信号を接続し、ＯＲ３５７の出力は、ＶＢＵＳ＿ＢＯＯＴ＿ＬＡＴ信号と共にＡＮＤ３６１の入力に接続する。ＯＲ３５７の出力は信号名をＳＷ＿ＨＷ＿ＸＮＯＲ信号と定義する。ＡＮＤ３６１の出力はＤＬＹ＿Ｂ３６２の入力に接続する。ＤＬＹ＿Ｂ３６２は、入力を一定時間（時間：ＴｄｌｙＢとする）遅延させて信号を出力する。ＤＬＹ＿Ｂ３６２の出力はＯｎｅＳｈｏｔＴｉｍｅｒ＿Ｂ３６３の入力に接続する。
【００５０】
ここで、ＤＬＹ＿Ｂ３６２の遅延時間ＴｄｌｙＢは、ＨＷ＿ＬＡＴ信号がＨからＬへ遷移し、電源ＩＣ＿Ｄ３１２が出力するＶＤＤ＿ＣＰＵ信号の電圧が垂下し、ＣＰＵ３０４のハードウェアリセットが掛かる時間を満足するものとする。ＯｎｅＳｈｏｔＴｉｍｅｒ＿Ｂ３６３は入力のＬからＨへの立ち上がりエッジをトリガにワンショットタイマー時間（時間：ＴｏｓＢとする）信号Ｈを出力するワンショットタイマーである。ＴｏｓＢの間は再度立ち上がりエッジが入力されても信号Ｈを出力しないものとする。
【００５１】
ＯｎｅＳｈｏｔＴｉｍｅｒ＿Ｂ３６３の出力は信号名をＶＢＵＳ＿ＢＯＯＴと定義し、ＯＲ３１９を経て電源ＩＣ＿Ｄ３１２をＯＮする起動信号となる。ここで、ワンショットタイマー時間ＴｏｓＢは、ＶＢＵＳ＿ＢＯＯＴ信号により電源ＩＣ＿Ｄ３１２をＯＮして電子機器３０１のＣＰＵ３０４を起動するために必要なハードウェアとソフトウェアの起動時間を満足する時間であるとする。
【００５２】
電子機器３０１のＣＰＵ３０４のハードウェアとソフトウェア起動とが正常に行われた場合、ＴｏｓＢ時間経過前にＣＰＵ３０４はＳＷ＿ＬＡＴ信号にＨを出力する。よって、電子機器３０１はＴｏｓＢ時間経過後に電源制御部３０３からのＶＢＵＳ＿ＢＯＯＴ信号がＨからＬへ遷移しても起動状態を維持することができる。なお、何らかの問題によりハードウェアとソフトウェア起動とが正常に行われなった場合、ＴｏｓＢ時間経過後に電源制御部３０３からのＶＢＵＳ＿ＢＯＯＴ信号がＨからＬへ遷移するため、電源ＩＣ＿Ｄ３１２の出力ＶＯＵＴ＿Ｄは停止する。
【００５３】
そのため、ソフトウェアの制御無しに電源ＩＣ＿Ｄ３１２の出力ＶＯＵＴ＿Ｄの出力が継続することがなく電源制御を可能としている。また、電源制御部３０３は、ＯＲ３５７によりＯｎｅＳｈｏｔＴｉｍｅｒ＿Ｂ３６３がＶＢＵＳ＿ＢＯＯＴ信号を出力している間は、上述のＨＷ＿ＬＡＴ信号とＳＷ＿ＬＡＴ信号とのＸＮＯＲ回路の出力結果を参照しない構成としている。
【００５４】
図１は、本実施形態における電子機器において、電力供給装置を接続した場合に電子機器のハードウェア起動信号とソフトウェア起動信号との論理の一致または不一致を検出し、起動信号の発生または非発生を制御する手順の例を示すフローチャートである。本実施形態における図１のフローチャートは主に電源制御部３０３が処理を行うものとして説明を行う。図１のフローチャートにおいて、ＣＰＵ３０４が行う処理は破線で図示する。
【００５５】
Ｓ１０１で、電源制御部３０３はＶＢＵＳ電圧すなわちＶＤＤＩＮ＿ＣＩＲが供給されているか否かを判定する。Ｓ１０１において、電力供給装置４０１のＶＢＵＳは電源ＩＣ＿Ｃ３１１の端子ＶＩＮ＿Ｃに供給される。そして、電源ＩＣ＿Ｃ３１１から定電圧出力ＶＯＵＴ＿Ｃが出力されることで電源制御部３０３のＶＤＤＩＮ＿ＣＩＲに電圧が供給されるため、電源制御部３０３はＶＢＵＳ電圧の供給有無を判定できる。Ｓ１０１で、電源制御部３０３はＶＢＵＳ電圧が供給されていると判定したらＳ１０２へ進む。
【００５６】
Ｓ１０１で、電源制御部３０３はＶＢＵＳ電圧が供給されてないと判定したらＳ１０１へ戻る。Ｓ１０１で電源制御部３０３はＶＢＵＳ電圧が供給されてないと判定する場合は、例えばＶＢＵＳ電圧が不足していて電源制御部３０３が動作できない場合などが考えられる。Ｓ１０２で、電源制御部３０３はＶＢＵＳ起動信号にＬを出力する。ＶＢＵＳ起動信号とは、図３のブロック図で説明したＶＢＵＳ＿ＢＯＯＴ信号に相当する。Ｓ１０３で、電源制御部３０３はＶＢ＿ＣＯＭＰ電圧がＶｔＡ以上であるか否かを判定する。Ｓ１０３で、電源制御部３０３はＶＢ＿ＣＯＭＰ電圧がＶｔＡ以上であると判定したらＳ１０４へ進む。
【００５７】
Ｓ１０３で、電源制御部３０３はＶＢ＿ＣＯＭＰ電圧がＶｔＡ以上でないと判定したらＳ１０１へ戻る。Ｓ１０４で、電源制御部３０３はＶＢＵＳ起動要因を記憶する。ＶＢＵＳ起動要因とは、図３のブロック図で説明したＶＢＵＳ＿ＢＯＯＴ＿ＬＡＴ信号に相当する。Ｓ１０５で、電源制御部３０３はハードウェア起動信号とソフトウェア起動信号の論理が一致しているか否かを判定する。Ｓ１０５で、電源制御部３０３はハードウェア起動信号とソフトウェア起動信号の論理が一致していると判定したらＳ１０６へ進む。
【００５８】
Ｓ１０５で、電源制御部３０３はハードウェア起動信号とソフトウェア起動信号の論理が一致していないと判定したらＳ１０５へ戻る。Ｓ１０６で、ＶＢＵＳ起動信号Ｗａｉｔタイマーのカウントをスタートする。Ｗａｉｔタイマーとは、図３のブロック図で説明したＤＬＹ＿Ｂ３６２の遅延時間ＴｄｌｙＢに相当する。Ｓ１０７で、電源制御部３０３はＶＢＵＳ起動信号Ｗａｉｔタイマーのカウントが終了しているか否かを判定する。Ｓ１０７で、電源制御部３０３はＶＢＵＳ起動信号Ｗａｉｔタイマーのカウントが終了していると判定したらＳ１０８へ進む。
【００５９】
Ｓ１０７で、電源制御部３０３はＶＢＵＳ起動信号Ｗａｉｔタイマーのカウントが終了していないと判定したらＳ１０７へ戻る。Ｓ１０８で、電源制御部３０３はＶＢＵＳ起動信号にＨを出力し、電源ＩＣ＿Ｄ３１２をＯＮする。なお、図１のフローチャートでの説明は省略するが、Ｓ１０８で電源制御部３０３がＶＢＵＳ起動信号にＨを出力してから一定時間後にＶＢＵＳ起動信号にＬ出力する。電源制御部３０３がＶＢＵＳ起動信号にＨを出力してから一定時間後にＶＢＵＳ起動信号にＬを出力する時間は、図３のブロック図で説明したＯｎｅＳｈｏｔＴｉｍｅｒ＿Ｂ３６３のワンショットタイマー時間ＴｏｓＢに相当する。
【００６０】
Ｓ１１１で、ＣＰＵ３０４はハードウェアを起動する。Ｓ１１２で、ＣＰＵ３０４はソフトウェアを起動する。Ｓ１１２でソフトウェアを起動したＣＰＵ３０４は、ＶＢＵＳ＿ＢＯＯＴ＿ＩＮ端子への入力信号を検出することでＶＢＵＳ＿ＢＯＯＴ信号の論理がＨであることを検出可能である。Ｓ１１３からＳ１１７において、ＣＰＵ３０４は電池パック３２０の認証、ＵＳＢ接続先検出、電力供給装置４０１とのエニュメレーション、電池パック３２０の充電制御、ＦＵＮＣＴＩＯＮ＿Ｃ３１７等の他の機能の処理を行う。そして、図１のフローチャートを終了する。
【００６１】
なお、Ｓ１１３からＳ１１７において、ＣＰＵ３０４が行う処理は上述の処理だけに限ったものでない。例えば、ＦＵＮＣＴＩＯＮ＿Ａ３１５、ＦＵＮＣＴＩＯＮ＿Ｂ３１６等さらに他の機能の処理の実施、処理順の変更、処理の組み合わせ、処理の非実施なども可能である。
【００６２】
図２は、本実施形態における電子機器において、電力供給装置を接続した場合に電子機器のハードウェア起動信号とソフトウェア起動信号との論理の一致または不一致を検出し、起動信号の発生または非発生を制御する信号手順の例を示すタイミングチャートである。図２のタイミングチャートにおいて、信号名は図１と図３で説明したものと同じである。図２（Ａ）は、電子機器３０１のＨＷ＿ＬＡＴ信号がＬ、ＳＷ＿ＬＡＴ信号がＬの状態、すなわちＣＰＵ３０４がＯＦＦの状態から電力供給装置４０１を接続した場合に、ＶＢＵＳ＿ＢＯＯＴ信号を制御するタイミングチャートである。
【００６３】
タイミングＵＳＢ  ａｔｔａｃｈでＵＳＢコネクタ３９０からのＶＢＵＳ電圧が供給されると、ＶＢ＿ＤＥＴ＿ＥＮ信号はＬからＨへ遷移し、ＶＢ＿ＣＯＭＰ信号はＰｃｈＭＯＳＦＥＴ３３４のオン時間分遅延してから電圧が安定する。ＶＢ＿ＣＯＭＰ信号の電圧が基準電圧ＶｔＡ３４３よりも高い場合、ＶＢ＿ＣＰ＿ＯＵＴＡ信号はＨである。ＨＷ＿ＬＡＴ信号とＳＷ＿ＬＡＴ信号の論理とが一致しているのでＳＷ＿ＨＷ＿ＸＮＯＲ信号はＨである。ＴｄｌｙＡ経過後、ＶＢ＿ＤＥＴ＿ＤＬＹ信号はＬからＨへ遷移し、ＶＢＵＳ＿ＢＯＯＴ＿ＬＡＴ信号がＨにラッチされる。
【００６４】
ＶＢＵＳ＿ＢＯＯＴ＿ＬＡＴ信号がＨにラッチされてからＴｄｌｙＢ経過後、ＶＢＵＳ＿ＢＯＯＴ信号がＬからＨへ遷移し、ＨＷ＿ＬＡＴ信号もＬからＨへ遷移する。ＶＢＵＳ＿ＢＯＯＴ信号がＨを出力しているＴｏｓＢの期間に、電源ＩＣ＿Ｄ３１２はＶＤＤ＿ＣＰＵ信号の電圧をＬからＨへ遷移し、／ＲＥＳＥＴ信号をＴｒｓｔの期間Ｌを出力しＣＰＵ３０４のハードウェアリセットが行われる。ＣＰＵ３０４は／ＲＥＳＥＴ信号がＬからＨへ遷移してからＴｂｏｏｔ時間でハードウェア起動とソフトウェア起動を行い、ＳＷ＿ＬＡＴ信号にＨを出力する。
【００６５】
ソフトウェア起動したＣＰＵ３０４は、ＶＢＵＳ＿ＢＯＯＴ＿ＩＮ端子への入力信号を検出することでＶＢＵＳ＿ＢＯＯＴ信号の論理がＨであることを検出可能である。ＶＢＵＳ＿ＢＯＯＴ信号がＬからＨへ遷移してからＴｏｓＢ経過後、ＶＢＵＳ＿ＢＯＯＴ信号はＨからＬへ遷移する。
【００６６】
図２（Ｂ）は、電子機器３０１のＨＷ＿ＬＡＴ信号がＨ、ＳＷ＿ＬＡＴ信号がＨの状態、すなわちＣＰＵ３０４がＯＮの状態から電力供給装置４０１を接続した場合に、ＶＢＵＳ＿ＢＯＯＴ信号を制御するタイミングチャートである。タイミングＵＳＢ  ａｔｔａｃｈでＵＳＢコネクタ３９０からのＶＢＵＳ電圧が供給されると、ＶＢ＿ＤＥＴ＿ＥＮ信号はＬからＨへ遷移し、ＶＢ＿ＣＯＭＰ信号はＰｃｈＭＯＳＦＥＴ３３４のオン時間分遅延してから電圧が安定する。ＶＢ＿ＣＯＭＰ信号の電圧が基準電圧ＶｔＡ３４３よりも高い場合、ＶＢ＿ＣＰ＿ＯＵＴＡ信号はＨである。
【００６７】
ＨＷ＿ＬＡＴ信号とＳＷ＿ＬＡＴ信号の論理とが一致しているのでＳＷ＿ＨＷ＿ＸＮＯＲ信号はＨである。ＴｄｌｙＡ経過後、ＶＢ＿ＤＥＴ＿ＤＬＹ信号はＬからＨへ遷移し、ＶＢＵＳ＿ＢＯＯＴ＿ＬＡＴ信号がＨにラッチされる。ＶＢＵＳ＿ＢＯＯＴ＿ＬＡＴ信号がＨにラッチされてからＴｄｌｙＢ経過後、ＶＢＵＳ＿ＢＯＯＴ信号がＬからＨへ遷移する。ＨＷ＿ＬＡＴ信号は既にＨの状態である。
【００６８】
電源ＩＣ＿Ｄ３１２およびＣＰＵ３０４は既にＯＮ状態であるので、ＣＰＵ３０４はＶＢＵＳ＿ＢＯＯＴ＿ＩＮ端子への入力信号を検出することでＶＢＵＳ＿ＢＯＯＴ信号の論理がＨであることを検出可能である。ＶＢＵＳ＿ＢＯＯＴ信号がＬからＨへ遷移してからＴｏｓＢ経過後、ＶＢＵＳ＿ＢＯＯＴ信号はＨからＬへ遷移する。
【００６９】
図２（Ｃ）は、電子機器３０１のＨＷ＿ＬＡＴ信号がＨ、ＳＷ＿ＬＡＴ信号がＨの状態、すなわちＣＰＵ３０４がＯＮの状態からボタンスイッチ３１８が押下されてＰＷＲ＿ＳＷ信号にＨが出力され、ＣＰＵ３０４のソフトウェアが終了する。そして、ボタンスイッチ３１８押下中に電力供給装置４０１を接続した場合に、ＶＢＵＳ＿ＢＯＯＴ信号を制御するタイミングチャートである。タイミングＰＷＲ＿ＳＷ  ｐｒｅｓｓでボタンスイッチ３１８が押下されてＰＷＲ＿ＳＷ信号にＨが出力される。
【００７０】
電源ＩＣ＿Ｄ３１２およびＣＰＵ３０４は既にＯＮ状態であるので、ＣＰＵ３０４はＰＷＲ＿ＳＷ信号の論理を検出し、ソフトウェアを終了してＳＷ＿ＬＡＴ信号をＨからＬへ遷移する。ここで、ＣＰＵ３０４がソフトウェアを終了してＳＷ＿ＬＡＴ信号をＨからＬへ遷移する時間をＴｓｄとする。ボタンスイッチ３１８が押下されてＰＷＲ＿ＳＷ信号にＨが出力されている状態では、ＨＷ＿ＬＡＴ信号はＨのままであり、電源ＩＣ＿Ｄ３１２のＶＤＤ＿ＣＰＵ信号の電圧はＨ出力が維持される。ここで、ＨＷ＿ＬＡＴ信号とＳＷ＿ＬＡＴ信号の論理とが一致していないのでＳＷ＿ＨＷ＿ＸＮＯＲ信号はＬである。
【００７１】
タイミングＵＳＢ  ａｔｔａｃｈでＵＳＢコネクタ３９０からのＶＢＵＳ電圧が供給されると、ＶＢ＿ＤＥＴ＿ＥＮ信号はＬからＨへ遷移し、ＶＢ＿ＣＯＭＰ信号はＰｃｈＭＯＳＦＥＴ３３４のオン時間分遅延してから電圧が安定する。ＶＢ＿ＣＯＭＰ信号の電圧が基準電圧ＶｔＡ３４３よりも高い場合、ＶＢ＿ＣＰ＿ＯＵＴＡ信号はＨである。ＴｄｌｙＡ経過後、ＶＢ＿ＤＥＴ＿ＤＬＹ信号はＬからＨへ遷移し、ＶＢＵＳ＿ＢＯＯＴ＿ＬＡＴ信号がＨにラッチされる。ここでも、ＨＷ＿ＬＡＴ信号とＳＷ＿ＬＡＴ信号の論理とが一致していないのでＳＷ＿ＨＷ＿ＸＮＯＲ信号はＬである。
【００７２】
タイミングＰＷＲ＿ＳＷ  ｕｎｐｒｅｓｓでボタンスイッチ３１８の押下が解除されてＰＷＲ＿ＳＷ信号にＬが出力される。ここで、ＨＷ＿ＬＡＴ信号とＳＷ＿ＬＡＴ信号の論理とが一致するのでＳＷ＿ＨＷ＿ＸＮＯＲ信号はＬからＨに遷移する。ＳＷ＿ＨＷ＿ＸＮＯＲ信号がＬからＨに遷移してからＴｄｌｙＢの間にＨＷ＿ＬＡＴ信号はＬ、電源ＩＣ＿Ｄ３１２はＯＦＦしＶＤＤ＿ＣＰＵ信号の電圧がＨからＬへ遷移し、／ＲＥＳＥＴ信号がＨからＬへ遷移する。ＳＷ＿ＨＷ＿ＸＮＯＲ信号がＬからＨに遷移してからＴｄｌｙＢ経過後、ＶＢＵＳ＿ＢＯＯＴ信号がＬからＨへ遷移し、ＨＷ＿ＬＡＴ信号もＬからＨへ遷移する。
【００７３】
ＶＢＵＳ＿ＢＯＯＴ信号がＨを出力しているＴｏｓＢの期間に、電源ＩＣ＿Ｄ３１２はＶＤＤ＿ＣＰＵ信号の電圧をＬからＨへ遷移し、／ＲＥＳＥＴ信号をＴｒｓｔの期間Ｌを出力しＣＰＵ３０４のハードウェアリセットが行われる。ＣＰＵ３０４は／ＲＥＳＥＴ信号がＬからＨへ遷移してからＴｂｏｏｔ時間でハードウェア起動とソフトウェア起動を行い、ＳＷ＿ＬＡＴ信号にＨを出力する。ソフトウェア起動したＣＰＵ３０４は、ＶＢＵＳ＿ＢＯＯＴ＿ＩＮ端子への入力信号を検出することでＶＢＵＳ＿ＢＯＯＴ信号の論理がＨであることを検出可能である。ＶＢＵＳ＿ＢＯＯＴ信号がＬからＨへ遷移してからＴｏｓＢ経過後、ＶＢＵＳ＿ＢＯＯＴ信号はＨからＬへ遷移する。
【００７４】
本実施形態によれば、電子機器は電力供給装置とが接続された場合に、電子機器のハードウェア起動信号とソフトウェア起動信号との論理の一致または不一致を検出し、起動信号の発生または非発生を制御する。本実施形態によれば、電子機器は使用者による電源ボタンスイッチ押下などでハードウェア起動信号が入力されている状態において電力供給装置を接続した場合に、電源ボタンスイッチ押下の解除などでハードウェア起動信号の入力が解除されるのを待つ。
【００７５】
そして、電源の電圧がハードウェアリセットの掛かる電圧まで降下し、ＣＰＵのハードウェアリセットがかかる時間を確保してからハードウェア起動信号を出力し、電子機器のハードウェアおよびソフトウェアの起動を行うことができる。
【００７６】
［実施形態２］
実施形態１では、電子機器と電力供給装置とが接続された場合に、電源を起動するハードウェア起動信号を発生し動作する電子機器において、前記電子機器のハードウェア起動信号とソフトウェア起動信号との論理の一致または不一致を検出し、起動信号の発生または非発生を制御する方法を説明した。
【００７７】
実施形態２では、電子機器と電力供給装置とが接続され、電池が電子機器に装着された場合に、電源を起動するハードウェア起動信号を発生し動作する電子機器において、前記電子機器のハードウェア起動信号とソフトウェア起動信号との論理の一致または不一致を検出し、起動信号の発生または非発生を制御する方法を説明する。
【００７８】
図６は、本実施形態における電子機器６０１の構成例を示すブロック図である。図６は、図３で説明した電子機器３０１の構成例を示すブロック図の一部を変更したものであるので、変更点のみを説明し同様の部分の説明は省略する。
【００７９】
本実施形態の説明に使用するブロック図は、本実施形態の説明に不要なブロックへの電源接続と各ブロックの入力および出力キャパシタの記載は省略している。また、本実施形態の説明に不要なブロックと動作の詳細な説明は省略している。
【００８０】
図６において、電源制御部６０３は、図３で説明した電源制御部３０３にＩＮＶＥＲＴＥＲ６３１、ＳＷ＿Ｖ６３２、ＣＯＭＰＡＲＡＴＯＲ６３３、基準電圧ＶｔＣ６３４を追加し、電池パック３２０のＶＢＡＴＴ電圧を接続したものである。ＩＮＶＥＲＴＥＲ６３１は、電源制御部６０３の電源ＶＤＤＩＮ＿ＣＩＲの論理を反転してＳＷ＿Ｖ６３２のＯＮとＯＦＦとの制御入力へ出力する。ＩＮＶＥＲＴＥＲ６３１の出力がＨのときＳＷ＿Ｖ６３２はＯＦＦ、ＩＮＶＥＲＴＥＲ６３１の出力がＬのときＳＷ＿Ｖ６３２はＯＮであるとする。
【００８１】
ＳＷ＿Ｖ６３２がＯＮの場合、電池パック３２０のＶＢＡＴＴ電圧はＳＷ＿Ｖ６３２を介してＣＯＭＰＡＲＡＴＯＲ６３３のＶＩＮ−入力に接続する。ＣＯＭＰＡＲＡＴＯＲ６３３のＶＩＮ−入力は、図示しないがＳＷ＿Ｖ６３２を介して供給されるＶＢＡＴＴ電圧を抵抗により分圧して入力する構成としてもよい。ＳＷ＿Ｖ６３２はＰＮＰトランジスタまたはＰｃｈＭＯＳＦＥＴなどのように、ＯＮ時に導通状態になり、ＯＦＦ時に高インピーダンス状態となる素子であるとする。ＣＯＭＰＡＲＡＴＯＲ６３３のＶＩＮ−入力は、信号名をＶＢＡＴＴ＿ＣＯＭＰと定義する。ＣＯＭＰＡＲＡＴＯＲ６３３のＶＩＮ＋入力は基準電圧ＶｔＣ６３４を接続する。
【００８２】
本実施形態では、基準電圧ＶｔＣ６３４の電圧を、例えば電子機器６０１の電源ＩＣ＿Ｄ３１２をＯＮして電子機器６０１のＣＰＵ３０４含むハードウェアとソフトウェアとを起動可能な電池パック３２０のＶＢＡＴＴ電圧を満足する電圧であるとする。ＣＯＭＰＡＲＡＴＯＲ６３３はＶＩＮ＋入力とＶＩＮ−入力を比較し、ＶＩＮ＋入力信号の方が大きい場合はＨを出力し、ＶＩＮ−入力信号の方が大きい場合はＬを出力する。ＣＯＭＰＡＲＡＴＯＲ６３３の出力は信号名をＶＢＡＴＴ＿ＣＰ＿ＯＵＴＣと定義し、ＡＮＤ３６１の入力に接続する。
【００８３】
ＡＮＤ３６１の入力にはＶＢＵＳ＿ＢＯＯＴ＿ＬＡＴ信号、ＳＷ＿ＨＷ＿ＸＮＯＲ信号、ＶＢＡＴＴ＿ＣＰ＿ＯＵＴＣ信号を接続する。
【００８４】
電源制御部６０３全体の電源ＶＤＤＩＮ＿ＣＩＲが供給されていない状態から供給が開始された場合、実施形態１で説明した電源制御部３０３と同様に、電源制御部６０３の各回路の論理は初期状態に設定されて機能はネゲートされるものとする。また、電源制御部６０３全体の電源ＶＤＤＩＮ＿ＣＩＲが供給されている状態から供給が終了された場合、実施形態１で説明した電源制御部３０３と同様に、電源制御部６０３の各回路の機能はネゲートされるものとする。
【００８５】
本実施形態の説明に不要な各回路の過渡的状態の説明は省略する。図４は、本実施形態における電子機器において、電力供給装置の接続と電池パックの装着が行われた場合に電子機器のハードウェア起動信号とソフトウェア起動信号との論理の一致または不一致を検出する。そして、起動信号の発生または非発生を制御する手順の例を示すフローチャートである。
【００８６】
本実施形態における図４のフローチャートは主に電源制御部６０３が処理を行うものとして説明を行う。図４のフローチャートにおいて、ＣＰＵ３０４が行う処理は破線で図示する。図４のフローチャートにおいて、Ｓ４５１以外の処理は、図１のフローチャートと同様であり、その他の処理はフローチャートの実施順を変更しただけである。そのため、Ｓ４５１以外の動作の説明は省略し、Ｓ４５１とそれらに関係する動作のみ説明を行う。
【００８７】
Ｓ１０２で、電源制御部６０３はＶＢＵＳ起動信号にＬを出力する。Ｓ４５１で、電源制御部６０３は電池パック３２０が装着されているか否かを判定する。Ｓ４５１において、電源制御部６０３はＣＯＭＰＡＲＡＴＯＲ６３３によりＶＢＡＴＴ＿ＣＯＭＰ信号が基準電圧ＶｔＣ６３４より大きい場合に、電池パック３２０が装着されていると判定する。また、電源制御部６０３はＣＯＭＰＡＲＡＴＯＲ６３３によりＶＢＡＴＴ＿ＣＯＭＰ信号が基準電圧ＶｔＣ６３４より大きくない場合に、電池パック３２０装着されていないと判定する。
【００８８】
Ｓ４５１で、電源制御部６０３は電池パック３２０が装着されていると判定したらＳ１０３へ進む。Ｓ４５１で、電源制御部６０３は電池パック３２０が装着されてないと判定したらＳ１０１へ戻る。
【００８９】
図５は、本実施形態における電子機器において、電力供給装置の接続と電池パックの装着が行われた場合に電子機器のハードウェア起動信号とソフトウェア起動信号との論理の一致または不一致を検出する。そして、起動信号の発生または非発生を制御する信号手順の例を示すタイミングチャートである。
【００９０】
図５のタイミングチャートにおいて、信号名は図１と図３および図４と図６で説明したものと同じである。第１の実施形形態で説明した図２のタイミングチャートよりＶＢＡＴＴ信号とＶＢＡＴＴ＿ＣＰ＿ＯＵＴＣ信号を追加している。図５は、電子機器３０１のＨＷ＿ＬＡＴ信号がＬ、ＳＷ＿ＬＡＴ信号がＬの状態、すなわちＣＰＵ３０４がＯＦＦの状態から電力供給装置４０１を接続と電池パック３２０を装着した場合に、ＶＢＵＳ＿ＢＯＯＴ信号を制御するタイミングチャートである。
【００９１】
タイミングＵＳＢ  ａｔｔａｃｈでＵＳＢコネクタ３９０からのＶＢＵＳ電圧が供給されると、ＶＢ＿ＤＥＴ＿ＥＮ信号はＬからＨへ遷移し、ＶＢ＿ＣＯＭＰ信号はＰｃｈＭＯＳＦＥＴ３３４のオン時間分遅延してから電圧が安定する。ＶＢ＿ＣＯＭＰ信号の電圧が基準電圧ＶｔＡ３４３よりも高い場合、ＶＢ＿ＣＰ＿ＯＵＴＡ信号はＨである。ＨＷ＿ＬＡＴ信号とＳＷ＿ＬＡＴ信号の論理とが一致しているのでＳＷ＿ＨＷ＿ＸＮＯＲ信号はＨである。ＴｄｌｙＡ経過後、ＶＢ＿ＤＥＴ＿ＤＬＹ信号はＬからＨへ遷移し、ＶＢＵＳ＿ＢＯＯＴ＿ＬＡＴ信号がＨにラッチされる。
【００９２】
タイミングＢａｔｔｅｒｙ  ａｔｔａｃｈで電池パック３２０が装着されると、ＶＢＡＴＴ＿ＣＰ＿ＯＵＴＣ信号はＬからＨへ遷移する。ここで、上記装着される電池パック３２０のＶＢＡＴＴ＿ＣＯＭＰ電圧はＶｔＣ６３４以上であるとする。また、電池パック３２０のＶＢＡＴＴ＿ＣＯＭＰ電圧がＶｔＣ６３４未満である場合であっても、ＣＨＧＩＣ３０２により電池パック３２０の充電が行われることでＶＢＡＴＴ＿ＣＯＭＰ電圧がＶｔＣ６３４以上になる。
【００９３】
ＶＢＡＴＴ＿ＣＰ＿ＯＵＴＣ信号はＬからＨへ遷移してからＴｄｌｙＢ経過後、ＶＢＵＳ＿ＢＯＯＴ信号がＬからＨへ遷移し、ＨＷ＿ＬＡＴ信号もＬからＨへ遷移する。ＶＢＵＳ＿ＢＯＯＴ信号がＨを出力しているＴｏｓＢの期間に、電源ＩＣ＿Ｄ３１２はＶＤＤ＿ＣＰＵ信号の電圧をＬからＨへ遷移し、／ＲＥＳＥＴ信号をＴｒｓｔの期間Ｌを出力しＣＰＵ３０４のハードウェアリセットが行われる。ＣＰＵ３０４は／ＲＥＳＥＴ信号がＬからＨへ遷移してからＴｂｏｏｔ時間でハードウェア起動とソフトウェア起動を行い、ＳＷ＿ＬＡＴ信号にＨを出力する。
【００９４】
ソフトウェア起動したＣＰＵ３０４は、ＶＢＵＳ＿ＢＯＯＴ＿ＩＮ端子への入力信号を検出することでＶＢＵＳ＿ＢＯＯＴ信号の論理がＨであることを検出可能である。ＶＢＵＳ＿ＢＯＯＴ信号がＬからＨへ遷移してからＴｏｓＢ経過後、ＶＢＵＳ＿ＢＯＯＴ信号はＨからＬへ遷移する。
【００９５】
図５のタイミングチャートにおいて、電子機器６０１のＣＰＵ３０４は電池パック３２０装着時のみ動作可能であるものとする。よって、電池パック３２０無しの場合にＨＷ＿ＬＡＴ信号がＨ、ＳＷ＿ＬＡＴ信号がＨの状態から始まるケースは存在しない。電池パック３２０有りの場合にＨＷ＿ＬＡＴ信号がＨ、ＳＷ＿ＬＡＴ信号がＨの状態から始まるケースのタイミングチャートは図２（Ｂ）および図２（Ｃ）と同様であるので、その他の説明は省略する。
【００９６】
本実施形態によれば、電子機器は電力供給装置とが接続され、電池が電子機器に装着された場合に、電子機器のハードウェア起動信号とソフトウェア起動信号との論理の一致または不一致を検出し、起動信号の発生または非発生を制御する。本実施形態によれば、電子機器は使用者による電源ボタンスイッチ押下などでハードウェア起動信号が入力されている状態において電力供給装置を接続した場合に、電源ボタンスイッチ押下の解除などでハードウェア起動信号の入力が解除されるのを待つ。そして、電源の電圧がハードウェアリセットの掛かる電圧まで降下し、ＣＰＵのハードウェアリセットがかかる時間を確保してからハードウェア起動信号を出力し、電子機器のハードウェアおよびソフトウェアの起動を行うことができる。
【００９７】
［実施形態３］
実施形態１から実施形態２では、電源制御部３０３、電源制御部６０３の動作はハードウェア制御で行うことを例として説明した。実施形態３では、電源制御部の動作をＣＰＵ３０４とは異なるＣＰＵによるソフトウェア制御で行うことを説明する。図７は本実施形態における電子機器７０１の構成例を示すブロック図である。本実施形態の説明に使用するブロック図は、本実施形態の説明に不要なブロックへの電源接続は省略している。また、本実施形態の説明に不要なブロックと動作の詳細な説明は省略している。
【００９８】
図７において、電源制御部７０３は、実施形態２の図６で説明した電源制御部６０３の一部をＳＵＢ＿ＣＰＵ７０４に置き換えたものである。ＳＵＢ＿ＣＰＵ７０４は、電源制御部６０３で行っていたハードウェア制御の一部をソフトウェア制御として互換動作するために配置したＣＰＵ３０４とは異なるＣＰＵである。電源制御部７０３全体の電源ＶＤＤＩＮ＿ＣＩＲが供給されていない状態から供給が開始された場合、電源制御部７０３の各回路の論理は初期状態に設定されて機能はネゲートされるものとする。
【００９９】
さらに、図７の電源制御部７０３は電源制御部６０３にダイオードＯＲ７３１、電源制御部７０３全体の電源ＶＤＤＩＮ＿ＣＩＲを生成する電源生成部７３２を追加している。電源生成部７３２は、電源ＩＣ＿Ｃ３１１の出力ＶＯＵＴ＿Ｃと電池パック３２０のＶＢＡＴＴとをダイオードＯＲ７３１でＯＲした電圧が入力され、電源制御部７０３全体の電源ＶＤＤＩＮ＿ＣＩＲを生成する。電源制御部７０３全体の電源ＶＤＤＩＮ＿ＣＩＲは、電力供給装置４０１のＶＢＵＳ電圧と電池パック３２０のＶＢＡＴＴ電圧とのいずれかが供給されている場合に供給される。
【０１００】
そして、電源制御部７０３全体の電源ＶＤＤＩＮ＿ＣＩＲは、電力供給装置４０１のＶＢＵＳ電圧と電池パック３２０のＶＢＡＴＴ電圧とのどちらも供給が失われた場合に供給されなくなるものとする。電源制御部７０３全体の電源ＶＤＤＩＮ＿ＣＩＲが供給されていない状態から供給が開始された場合、電源制御部７０３の各回路の論理は初期状態に設定されて機能はネゲートされるものとする。また、電源制御部７０３全体の電源ＶＤＤＩＮ＿ＣＩＲが供給されている状態から供給が終了された場合、電源制御部７０３の各回路の機能はネゲートされるものとする。
【０１０１】
本実施形態の説明に不要な各回路の過渡的状態の説明は省略する。本実施形態における電子機器７０１の電源制御部７０３と、実施形態２の電子機器６０１の電源制御部６０３の構成は、ＣＰＵ３０４から見て同様の動作をする構成である。よって、本実施形態における電子機器７０１は、実施形態２の図４のフローチャートが適用可能である。さらに、本実施形態における図７のブロック図は電源制御部７０３のＩＮＶＥＲＴＥＲ６３１とＳＷ＿Ｖ６３２を削除し、電池パック３２０のＶＢＡＴＴ電圧の接続を削除する構成も可能である。
【０１０２】
上述の構成では、本実施形態における電子機器７０１の電源制御部７０３と、実施形態１の電子機器３０１の電源制御部３０３の構成は、ＣＰＵ３０４から見て同様の動作をする構成となる。よって、本実施形態における電子機器７０１は、図１のフローチャートが適用可能となる。本実施形態によれば、電子機器の電源制御部がハードウェア制御でなくソフトウェア制御であっても実施形態１および実施形態２と同様の効果を得ることができる。
【０１０３】
［実施形態４］
実施形態１〜３では、ＣＨＧＩＣと電源制御部とが別体である場合を説明したが、ＣＨＧＩＣと電源制御部とは別体でなくてもよい。例えば、ＣＨＧＩＣ内に電源制御部の機能が含まれ、一体に構成されてもよい。その場合、別体のＣＨＧＩＣと電源制御部との間で用いていた信号は、一体に構成されたＣＨＧＩＣ内部の信号として適宜論理合成し用いてもよい。
【０１０４】
実施形態１および２では、電子機器の電源制御部を標準ロジックで構成した場合を説明した。また、実施形態３では、電子機器の電源制御部をＣＰＵで構成した場合を説明した。しかしながら、電源制御部は、標準ロジックまたはＣＰＵで構成されたものに限らない。例えば、電源制御部は、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）などの再構成可能なＩＣを用いて構成してもよい。また、ＬＥＤ制御部は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などの再構成ができないＩＣを用いて構成してもよい。
【０１０５】
［実施形態５］
実施形態１〜４で説明した様々な機能、処理または方法は、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）、マイクロプロセッサなどがプログラムを用いて実現することもできる。以下、実施形態５では、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）、マイクロプロセッサなどを「コンピュータＸ」と呼ぶ。また、実施形態５では、コンピュータＸを制御するためのプログラムであって、実施形態１〜４で説明した様々な機能、処理または方法を実現するためのプログラムを「プログラムＹ」と呼ぶ。
【０１０６】
実施形態１〜４で説明した様々な機能、処理または方法は、コンピュータＸがプログラムＹを実行することによって実現される。この場合において、プログラムＹは、コンピュータ読み取り可能な記憶媒体を介してコンピュータＸに供給される。実施形態５におけるコンピュータ読み取り可能な記憶媒体は、ハードディスク装置、磁気記憶装置、光記憶装置、光磁気記憶装置、メモリカード、揮発性メモリ、不揮発性メモリなどの少なくとも一つを含む。実施形態５におけるコンピュータ読み取り可能な記憶媒体は、ｎｏｎ−ｔｒａｎｓｉｔｏｒｙな記憶媒体である。
【符号の説明】
【０１０７】
３０１  電子機器
３０２  ＣＨＧＩＣ
３０３  電源制御部
３０４  ＣＰＵ
３１１  電源ＩＣ
３１２  電源ＩＣ
３１３  セレクタスイッチ
３１８  ボタンスイッチ
３１９  ＯＲ
３２０  電池パック
３２１  電池セル
３２２  サーミスタ
３２３  認証部
３３１  ＢＵＦＦＥＲ
３３２  ＮｃｈＭＯＳＦＥＴ
３３３  抵抗
３３４  ＰｃｈＭＯＳＦＥＴ
３３５  抵抗
３３６  抵抗
３３７  抵抗
３４１  遅延回路
３４２  ＣＯＭＰＡＲＡＴＯＲ
３４３  基準電圧
３４５  ＡＮＤ
３４６  Ｄ−ＦＦ
３５１  ＩＮＶＥＲＴＥＲ
３５２  ＡＮＤ
３５３  ＩＮＶＥＲＴＥＲ
３５４  ＡＮＤ
３５５  ＯＲ
３５６  ＩＮＶＥＲＴＥＲ
３５７  ＯＲ
３６１  ＡＮＤ
３６２  遅延回路
３６３  ワンショットタイマー
３９０  ＵＳＢコネクタ
３９１  抵抗
３９２  ＬＥＤ
３９３  抵抗
３９４  ＩＮＶＥＲＴＥＲ
３９５  ＩＮＶＥＲＴＥＲ
【図１】
2018102072.tif 000003
【図２】
2018102072.tif 000004
【図３】
2018102072.tif 000005
【図４】
2018102072.tif 000006
【図５】
2018102072.tif 000007
【図６】
2018102072.tif 000008
【図７】
2018102072.tif 000009