(57)【要約】      （修正有）【課題】スイッチング特性を改善した、コンバータに最適のハーフブリッジ装置を提供する。【解決手段】２つのスイッチ素子Ｔ１、Ｔ２と、コンデンサ素子Ｃ１１、Ｃ１２と、これらを配線する回路基板８とを有するハーフブリッジ装置である。回路基板８は、少なくとも４つの導体路層１１〜１４を有する。転流事象中に回路基板８内に少なくとも２つの反対向きの双極子δ＋、δ−が生じるように、スイッチ素子Ｔ１、Ｔ２およびコンデンサ素子Ｃ１１、Ｃ１２が回路基板８に配置されて接続される。【選択図】図１１
2018130015.tif 000002
【特許請求の範囲】
【請求項１】
２つのスイッチ素子（Ｔ１，Ｔ２）と、コンデンサ素子（Ｃ１，Ｃ１１，Ｃ１２）と、回路基板（８）とを有し、前記回路基板（８）により前記スイッチ素子（Ｔ１，Ｔ２）と前記コンデンサ素子（Ｃ１，Ｃ１１，Ｃ１２）とが接続されてハーフブリッジを構成している、コンバータ用のハーフブリッジ装置であって、
前記回路基板（８）が、少なくとも４つの導体路層（１１，１２，１３，１４）を有し、
転流事象中に前記回路基板（８）内に少なくとも２つの反対向きの双極子が生じるように、前記スイッチ素子（Ｔ１，Ｔ２）と前記コンデンサ素子（Ｃ１，Ｃ１１，Ｃ１２）とが前記回路基板（８）に配置されて前記導体路層（１１，１２，１３，１４）により接続されている、ハーフブリッジ装置。
【請求項２】
前記コンデンサ素子（Ｃ１，Ｃ１１，Ｃ１２）として、前記回路基板（８）に対称的に配置された２つのコンデンサ素子（Ｃ１１，Ｃ１２）を有する、請求項１に記載のハーフブリッジ装置。
【請求項３】
前記スイッチ素子（Ｔ１，Ｔ２）と前記コンデンサ素子（Ｃ１１，Ｃ１２）とが、前記回路基板（８）の両面を使用して配置されている、請求項２に記載のハーフブリッジ装置。
【請求項４】
転流事象中に２つの反対向きの双極子（δ＋，δ−）が２つの異なる空間方向において生じるように、前記スイッチ素子（Ｔ１，Ｔ２）と前記コンデンサ素子（Ｃ１，Ｃ１１，Ｃ１２）とが配置されて接続されている、請求項１〜３のいずれか１項に記載のハーフブリッジ装置。
【請求項５】
前記回路基板（８）が４つの前記導体路層（１１，１２，１３，１４）を有し、転流事象中有に少なくとも４つの並列の転流回路（ＫＫ１，ＫＫ２，ＫＫ３，ＫＫ４）が生じる、請求項１〜４のいずれか１項に記載のハーフブリッジ装置。
【請求項６】
前記転流回路（ＫＫ１，ＫＫ２，ＫＫ３，ＫＫ４）が互いに対称的に配置される、請求項５に記載のハーフブリッジ装置。
【請求項７】
ドライバ素子（ＴＲ１，ＴＲ２）を有し、該ドライバ素子（ＴＲ１，ＴＲ２）の主電流のドライバ電流方向（１９）が転流事象中の主電流の転流電流方向（１８）に対し交差するように、前記ドライバ素子（ＴＲ１，ＴＲ２）が配置されている、請求項１〜６のいずれか１項に記載のハーフブリッジ装置。
【請求項８】
ハーフブリッジの中間タップが可能な限り小さく、好ましくは前記回路基板（８）の面積の５％よりも小さく、形成されている、請求項１〜７のいずれか１項に記載のハーフブリッジ装置。
【請求項９】
前記導体路層（１１，１２，１３，１４）の銅充填率が最大限に高い、請求項１〜８のいずれか１項に記載のハーフブリッジ装置。
【請求項１０】
請求項１〜９のいずれか１項に記載のハーフブリッジ装置を有するコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つのスイッチ素子とコンデンサ素子と回路基板とを用いて構成され、回路基板によりスイッチ素子とコンデンサ素子とが接続されてハーフブリッジを形成しているコンバータ用ハーフブリッジ装置に関する。さらに、本発明はこのようなハーフブリッジ装置を有するコンバータに関する。
【背景技術】
【０００２】
ハーフブリッジはパワーエレクトロニクスにおける基本構成要素である。ハーフブリッジは、例えば多くの場合に、アップ（昇圧）型、ダウン（降圧）型、そして電流型及び電圧型のコンバータ接続形態で使用される。図１に、従来技術に係る駆動部付きハーフブリッジ装置の回路図が示されている。このハーフブリッジ装置は、２つのスイッチ素子Ｔ１，Ｔ２を有し、これらスイッチ素子は、いずれも並列のフリーホイールダイオードを有するＭＯＳＦＥＴとして実現されている。両スイッチ素子は、接続点１において互いに接続されており、この接続点１に通常は出力電圧（一般的には交流電圧ＡＣ）が生じる。この例では、第１スイッチ素子Ｔ１のソースＳが第２スイッチ素子Ｔ２のドレインＤに接続点１を介して接続されている。第１スイッチ素子Ｔ１のドレインＤは、通常は正の直流電位ＤＣ＋にあって、中間回路コンデンサ素子Ｃ１の一方の極に接続されている。同様にこの例では、第２スイッチ素子Ｔ２のソースＳが負の直流電位ＤＣ−にあって、中間回路コンデンサ素子Ｃ１の他方の極に接続されている。
【０００３】
第１スイッチ素子Ｔ１のゲートＧは第１ドライバＴＲ１の出力端に接続されている。第１ドライバＴＲ１の電源端子には、第１電源電圧Ｖｃｃ１を供給するコンデンサＣ２が接続されている。第１ドライバＴＲ１は、基準電位を第１スイッチ素子Ｔ１のソースＳから得ている。
【０００４】
同様に、第２スイッチ素子Ｔ２は第２ドライバＴＲ２と接続されている。第２ドライバＴＲ２の出力端は、第２スイッチ素子Ｔ２のトランジスタのゲートＧに接続されている。第２ドライバＴＲ２の電源端子は、第２電源電圧Ｖｃｃ２を供給するコンデンサＣ３に接続されている。第２ドライバＴＲ２の基準電位は、ここでも先と同様に、第２スイッチ素子Ｔ２のソースＳである。
【０００５】
ハーフブリッジのスイッチング特性にとって転流回路内の寄生インダクタンスが重要である。転流回路とは、ある１つのスイッチング過程において電流が変化する電流回路のことである。この転流回路ＫＫが図１に示されており、スイッチ素子Ｔ１，Ｔ２及びコンデンサ素子Ｃ１を通る回路である。寄生インダクタンスは、第１ドライバＴＲ１のある第１駆動回路ＡＫ１及び第２ドライバＴＲ２のある第２駆動回路ＡＫ２によって生じる。各駆動回路ＡＫ１，ＡＫ２は、ソースＳ及びゲートＧを経て、それぞれのドライバＴＲ１，ＴＲ２の出力端へ延び、且つそれぞれの電源端子を経てそれぞれのコンデンサＣ２，Ｃ３へ延び、ソースＳに戻る。
【０００６】
パワーエレクトロニクスでは、スイッチング周波数が高められる傾向にある。それによって、多くの回路において受動部品（インダクタンス及びキャパシタンス）を小形化することができる。しかし、受動部品において、（電流又は電圧が零でない、まさに「ハード」なスイッチングの場合には）大きなスイッチング損失が生じる。すなわち、周波数の上昇に伴って、より多くのスイッチング操作が行われるからである。スイッチング損失は、スイッチング電流と、スイッチング電圧と、スイッチング時間とに比例する。システムに対する要求が同じ場合（電流及び電圧が固定の場合）、スイッチング損失は、より急峻なスイッチングエッジによって低減することができる。電流及び電圧のより急峻な立ち上がりもしくは立ち下り時間は、回路内に過電圧を生じさせ、そしてノイズ耐性に関する追加的な負担を生じさせる。この場合に、図１に示した転流回路ＫＫ及び駆動回路ＡＫ１，ＡＫ２における漏れインダクタンス又は寄生インダクタンスは、非常に大きな影響を及ぼす。
【０００７】
高出力（大電流）の場合には、通常の回路構造と比べて銅の層厚が明らかに高められている、いわゆる厚銅回路基板が使用される。大きな銅断面積と導電路縁部の自然の傾斜とに基づいて部品距離が長くなり、その結果、電流路のインダクタンスが大きくなる。したがって、高出力の場合と高周波数の場合とで相反する目標設定が生じる。
【０００８】
さらに、パワー半導体の場合には、スイッチング損失及び導通状態損失が熱の態様で発生する。この熱を放散することは、半導体の熱放散によって半導体を十分に利用できるようにするために重要である。
【０００９】
上述した問題は、様々なアプローチで最小化される。しかし、ほとんどの場合に各問題に対し個別に取り組みが行われることから、各問題が相反する結果を招く。例えば、放熱のために、図２及び図３に示すようないわゆるモジュールが使用される。この例では、パワー半導体、すなわちスイッチング素子Ｔ１，Ｔ２が、ＤＣＢ（Direct Copper Bonding：直接銅接合）基板２に実装されている。ＤＣＢ基板２自体は、多くの場合アルミニウム基板３に固定される。アルミニウム基板３の反対側には冷却体（ヒートシンク）４が配置されている。スイッチング素子Ｔ１，Ｔ２は絶縁体５中に封じ込められており、絶縁体を貫いてコネクタ６が突出する。したがって、アルミニウム基板３と、ＤＣＢ基板２と、封止されたスイッチ素子Ｔ１，Ｔ２と、コネクタ６を有する絶縁体層５とによって、モジュール７が構成される。冷却体４の反対側で、モジュール７は回路基板（プリント基板）８に実装される。コネクタ６が、スイッチ素子Ｔ１，Ｔ２から回路基板８への電気接続部である。回路基板８の反対側には、中間回路コンデンサ素子Ｃ１とドライバＴＲ１，ＴＲ２とを配置することができる。
【００１０】
図２では、駆動回路ＡＫ１，ＡＫ２が、主として内側にあるコネクタ６の間及びＤＣＢ基板２と回路基板８との間に生じることが示されている。これに対して図３では、外側にあるコネクタ６の間及びＤＣＢ基板２と回路基板８との間に転流回路ＫＫが生じることが示されている。駆動回路ＡＫ１，ＡＫ２及び転流回路ＫＫの漏れインダクタンスを最適化することが容易にはできない。これは、当該インダクタンスがモジュール７に支配されるからである。それ故、この構造は一般に高いスイッチング周波数用には適していない。
【００１１】
他のアプローチでは、例えばＴＨＴ部品（ＴＨＴ＝through-Hole-Technology：スルーホール実装技術）及びＳＭＤ部品（ＳＭＤ＝Surface Mounted Device：表面実装デバイス）のようなディスクリート部品を用いる構造がある。ＴＨＴ半導体の場合には、モジュール構造の場合と同様に低誘導性の接続が限られた範囲でしか可能とならない。この構造の場合にも冷却体への接合を条件とするとよい。しかし、それにより高い周波数は殆ど実現されず、したがってここではさらに詳しく述べることはしない。
【００１２】
回路基板上のＳＭＤ構造は、高い周波数に関して多くの最適化可能性をもたらす。図４及び図５と関連させて、よく使用される２つの構造、すなわち片面実装と両面実装とを説明する。図４に片面実装の例が示されている。この例では全ての部品Ｔ１，Ｔ２，ＴＲ１，ＴＲ２，Ｃ１，Ｃ２，Ｃ３が１つの回路基板（図示されていない）の片側に配置されている。駆動回路ＡＫ１，ＡＫ２及び転流回路ＫＫは一平面内にある。この場合、漏れインダクタンスに関する最大最適化はディスクリート部品のサイズ次第である。パワーエレクトロニクス装置における放熱は、この例の場合には実現困難である。
【００１３】
図５に示す両面実装の例は、ほぼ図４の場合と同じ駆動部を使用するが、３つの主要部品Ｔ１，Ｔ２，Ｃ１のうちの１つが回路基板８の裏側にある点で異なる。転流回路ＫＫは、図５から分かるように、回路基板８の厚さ（例えば、１．６ｍｍ）に依存する。しかし、この構造の場合にも上側スイッチ素子Ｔ１の放熱が非常に困難である。ほとんどのディスクリートのパワー半導体が放熱用パッドをソース電位に適用してあり、その放熱用パッドが、ノイズ耐性の理由から、できるだけ小さくされなければならないからである。
【００１４】
場合によって生じ得る漏れインダクタンスＬは、次の式により評価することができる。これにより構造の質的な改善を達成することができる。式［１］は、図６に示す通りの１つの導体９の場合に関係する。式［２］は、図７に示す通りの互いに反対の通電方向をもつ２つの導体９，１０が向かい合っている場合に関係する。導体９，１０の各幾何学的寸法ｔ，ｗ，ｌ、そして間隔ｈは、図６及び図７中に記載されており、式［１］及び［２］において使用されている。
【数１】
2018130015.tif 000003
【００１５】
ハーフブリッジにおける損失への転流インダクタンスの影響は、図８において考察することができる。ここには、漏れインダクタンスＬに対する電力損失ＰＶの変化が示されている。漏れインダクタンスＬが高まるに従って電力損失ＰＶが増大する。スイッチング周波数及び電流が高くなると、この影響、すなわちハーフブリッジ構成における主損失成分が目立つ。当該事項に関しては、非特許文献１，２に詳しい。
【先行技術文献】
【非特許文献】
【００１６】
【非特許文献１】Power Supply Design Seminar 2004/2005，T1［２０１６年６月改訂］， http://www.ti.com/lit/ml/slup224/slup224.pdf  で入手可能
【非特許文献２】Efficient Power Conversion Corporation “EPC2015-Enhancement-mode Power Transistor”，EPC2015 datasheet，March 2011［２０１６年６月改訂］，http://www.epc-co.com/epc/DesignSupport/ApplicationNotes/AN003-UsingEnhancementMode.aspx  で入手可能
【発明の概要】
【発明が解決しようとする課題】
【００１７】
以上の背景に鑑みて本発明の課題は、スイッチング事象の影響を受け難いハーフブリッジ装置を提供することにある。
【課題を解決するための手段】
【００１８】
上記課題は、本発明によれば、請求項１に記載のハーフブリッジ装置によって解決される。本発明の有利な態様が引用形式請求項に記載されている。
【００１９】
本発明によれば、２つのスイッチ素子と、コンデンサ素子と、回路基板とを用いて構成され、回路基板によりスイッチ素子とコンデンサ素子とが接続されてハーフブリッジを構成する、コンバータ用のハーフブリッジ装置が提供される。このハーフブリッジ装置は、基本的にはコンバータ以外の他の目的にも使用することができる。２つのスイッチ素子にはＩＧＢＴを使用可能である。ただし、他のパワースイッチも使用できる。コンデンサ素子は、エネルギ蓄積又はエネルギ中間蓄積のために使用されるものでおり、通常は中間回路（DC-link）コンデンサ素子として実現されている。２つのスイッチ素子は、通例の通り回路基板に配置されて、ハーフブリッジを構成するように相互接続されており、該ハーフブリッジがコンデンサ素子に接続されている。
【００２０】
回路基板は少なくとも４つの導電路層を有する。これによって、転流事象中、回路基板の内部に、回路基板の主表面に対し垂直方向の電流ループが形成される可能性が開かれる。一方又は両方のスイッチ素子のスイッチング状態が変化する転流事象の際に少なくとも１つの転流回路が生じ、この転流回路の寄生インダクタンスがハーフブリッジ装置のスイッチング特性にとって重要である。有利な態様では、１つの転流事象に際して回路基板内に少なくとも２つの反対向きの双極子が生じるように、スイッチ素子とコンデンサ素子とが回路基板に配置されて、導電路層により接続される。この場合は２つの並列の転流回路が生じ、各転流回路の電流が反対向きの双極子を生じさせる。双極子が反対に向けられていることによって、その作用は互いに弱められ、その結果として、ハーフブリッジ装置のスイッチング特性が改善される。
【００２１】
ハーフブリッジ装置は、好適には、回路基板に対称的に配置された２つのコンデンサ素子又はその他の偶数のコンデンサ素子を有する。この種の対称的な配置によって、１つの転流事象の際に、すなわち１つの転流時に、同じ大きさの反対向きの双極子が生成される。
【００２２】
このコンデンサ素子とスイッチ素子とは、回路基板の両面に配置することができる。この態様は、例えば構成要素の点対称配置が達成できるという利点を有する。このような配置の場合には、同時に回路基板の両面において十分な冷却面を提供することができる。
【００２３】
１つの転流事象の際に２つずつの反対向きの双極子が２つの異なる空間方向において生じるように、スイッチ素子とコンデンサ素子とが配置されて接続されているとよい。ハーフブリッジ装置の構造に関し、双極子のために、唯一の空間方向ではなくて、互いに異なっていて同一の方向ではない少なくとも２つの異なる空間方向が利用される。反対向きの双極子のそれぞれについて、一方の双極子が向けられた空間方向に対し、他方の双極子は反対の向きにされる。同じことが少なくとも１つの他の空間方向に対して当てはまる。
【００２４】
具体的な態様では、回路基板が４つの導電路層を有し、転流事象の際に少なくとも４つの並列な転流回路が生じ得るようにする。ハーフブリッジ装置の全体の寄生インダクタンスをできるだけ僅かにすることが目標である。転流回路が互いに並列に接続されるので、転流回路の少なくとも１つが非常に僅かなインダクタンスを有することで利点を得られる。その場合に結果として生じる総インダクタンスは、最小の個別インダクタンスよりも小さい。この目標は、転流回路を多く使用できるほど、より簡単に達成することができる。したがって、４つよりも多い転流回路が生じ得るように４つよりも多い導電路層を有する回路基板をもったハーフブリッジ装置を実現することもできる。
【００２５】
転流回路は互いに対称的に配置されていることが好ましい。この態様によれば、場合によっては転流電流が互いに打ち消し合い、ノイズ放射の低減という結果をもたらす。
【００２６】
他の態様では、ハーフブリッジ装置がドライバ素子を有し、このドライバ素子は、ドライバ素子の主電流のドライバ電流方向が、転流事象の際の主電流の転流電流方向に対して交差するように配置されている。この態様によれば、駆動回路、具体的にはドライバ素子が、転流回路、具体的には転流回路のスイッチ素子に、簡単に結合してハーフブリッジ装置のスイッチング特性を変化させることを防止することができる。さらに詳しく言えば、ドライバ電流方向と転流電流方向とを交差配置とすることによって、当該回路の電流を互いにほとんど干渉させないことが達成される。
【００２７】
他の有利な態様では、ハーフブリッジの中間タップが、できるだけ小さく、具体的には回路基板の面積の５％よりも小さく形成される。ハーフブリッジの中間タップは、通例は交流電圧を供給する。したがって、中間タップができるだけ小さく形成されていれば、他の要素への結合が減少することから、ハーフブリッジ装置全体のノイズ耐性が高められる。
【００２８】
導電路層は、それぞれできるだけ高い銅充填率をもっているのがよい。これによりハーフブリッジ装置の放熱に関して利点がもたらされる。すなわち、絶縁体に加えて殊に銅が放熱に利用され、後者が非常に高い熱伝導率をもつ。
【００２９】
有利な用途として、上述のハーフブリッジ装置を備えたコンバータが提供される。コンバータでは転流事象が絶えず発生する。したがって、スイッチング特性が寄生インダクタンスによってできるだけ影響されないようにすることがまさに必要である。
【図面の簡単な説明】
【００３０】
次に示す図面に基づいて本発明をさらに詳細に説明する。
【図１】従来技術に係る駆動部付きハーフブリッジの回路図。
【図２】従来技術に係る駆動回路を有するハーフブリッジモジュールの基本的断面図。
【図３】転流回路を備えた図２相当の断面図。
【図４】従来技術に係る片面実装の場合の駆動回路及び転流回路の概略図。
【図５】従来技術に係る転流回路を有する両面実装ボードの断面図。
【図６】漏れインダクタンスを算定するための個別導電体の概略図。
【図７】漏れインダクタンスを算定するための２つの平行な導電体の概略図。
【図８】従来技術に係る転流インダクタンスの損失への影響を示す図。
【図９】本発明に係るハーフブリッジ装置用の回路基板の複数の導電路層を示す図。
【図１０】駆動回路の断面図。
【図１１】第１転流回路を有するスイッチ素子に沿った回路基板の断面図。
【図１２】第２転流回路を有する図１１相当の断面図。
【図１３】第３転流回路を有する図１１相当の断面図。
【図１４】第４転流回路を有する図１１相当の断面図。
【発明を実施するための形態】
【００３１】
以下において詳細に説明する例は、本発明の好ましい実施形態である。個々の特徴は、説明されている組み合わせに限らず、単独の状態でも又は技術的に有意義な他の組み合わせでも実現できることは、当然理解される。
【００３２】
ここに示す例は、とりわけコンバータにおいて使用されるハーフブリッジ装置に関する。個々の要素は所望の出力に応じて設計される。
【００３３】
要素の配置とボードつまり回路基板８の構造が特に注目に値する。構成要素は、ここでは特に、複数のドライバ要素とコンデンサ素子の１つ又は複数の要素とを含んだハーフブリッジ自体の要素である。
【００３４】
図９には、最適な回路基板の４つの導電路層１１，１２，１３，１４が示されている。各層は、相応の導体層又は銅層である。一例として、第１層１１及び第３層１３が正電位ＤＣ＋に置かれ、第２層１２及び第４層１４が負電位ＤＣ−に置かれる。図９には導電路層１１〜１４に加えて、これら導電路層に直接的に付随する構成要素と、コネクタ（加圧接触部、ビアホール）６とが示されている。個々の層１１〜１４を互いに積み重ねることによって、図１０及び図１１に示す断面をもった回路基板装置、すなわちハーフブリッジ装置がもたらされる。
【００３５】
４つの層１１，１２，１３，１４はそれぞれ、この例では矩形に示されている主要部分１５を有し、該主要部分の長手方向１６が、スイッチ素子Ｔ１，Ｔ２の直列配置の方向に対して平行に延びている。そして注目すべきは、スイッチ素子Ｔ１，Ｔ２が回路基板８の異なる側にあることである。この例では中間回路コンデンサ素子が２つのコンデンサ素子Ｃ１１，Ｃ１２によって構成されている。これら２つのコンデンサ素子も回路基板８の異なる側にある（図１１参照）。当該配置では、２つのコンデンサ素子Ｃ１１，Ｃ１２がスイッチ素子Ｔ１，Ｔ２の直列接続と同一の線上に、すなわち長手方向１６に対して平行に存在する。図１１〜図１４に示した回路基板装置の断面は、長手方向１６に対して平行に延びている。
【００３６】
各導電路層１１〜１４における各主要部分１５の長手側面にはドライバ部分１７がある。このドライバ部分１７は、各駆動回路、すなわち駆動回路ＡＫ１，ＡＫ２の構成要素（図１参照）の電気接触のために使用される。例えば、第１層１１及び第２層１２のドライバ部分１７が、ドライバＴＲ１及びコンデンサＣ２を、付属のスイッチ素子Ｔ１に接続する。同様にして、第３層１３及び第４層１４のドライバ部分１７が、ドライバＴＲ２及びコンデンサＣ３を第２スイッチ素子Ｔ２に接続する。さらに個々の層について、スイッチ素子Ｔ１，Ｔ２の接触のためのいわゆるパッドを確認できる。特にスイッチ素子Ｔ１，Ｔ２のドレインＤ、ソースＳ及びゲートＧのためのパッドが示されている。
【００３７】
第３層１３については、長手方向１６に対して平行に延びている転流電流方向１８が示されている。この転流電流方向１８に沿って、転流電流が構成要素Ｔ１，Ｔ２，Ｃ１１，Ｃ１２を通って流れる。転流電流方向１８の双方向矢印によって、転流電流が長手方向１６の逆にも流れ得ることが示されている。
【００３８】
長手方向１６に対して交差する方向にドライバ電流方向１９が生じる。つまり、ドライバ電流の主電流方向はドライバ電流方向１９に相当する。ここでも双方向矢印で示すように、ドライバ電流は互いに逆向きの双方向に流れ得る。ドライバ電流方向１９と転流電流方向１８とが互いに直交するという、すなわち駆動経路が転流経路に対して交差方向にあるという特徴は、強調されるべき特徴である。これによって両電流は、したがってそれらの磁場（Ｈフィールド）も、ほぼ互いに直交する方向に向くので、これらは互いにほとんど干渉しない。その結果、ハーフブリッジ装置のノイズ耐性が増大する。
【００３９】
上述のごとく、一方のスイッチ素子Ｔ１はドライバ素子ＴＲ１，Ｃ２と共に回路基板８の一方の面、例えば上面にあり、他方のスイッチ素子Ｔ２はドライバ素子ＴＲ２，Ｃ３と共に回路基板８の他方の面、例えば下面にある。その結果、スイッチ素子と対応するドライバ素子とは熱的に減結合されている。放熱は、それぞれ空きエリア２０を介して行われる（図１０及び図１１参照）。当該エリアを介した放熱は、各銅層の厚さ及び内層の銅充填率によって増大させることができる。この種の放熱は、一般に回路基板８の絶縁体２１を介する放熱よりも効率的である。この場合には、ドレイン接続部に「サーマルパッド」を有するスイッチ素子を使用することが好ましい。この「サーマルパッド」は、ゲートＧ及びソースＳのための他の接続部に比べて大きく形成される。さらに、例えばＤＣ＋、ＤＣ−、ＤＣ＋、ＤＣ−というように、個々の層１１〜１４の電位が交互に現れるのが好ましい。
【００４０】
図１０には、完成した導電路装置、つまりハーフブリッジ装置のドライバ電流方向に沿った断面図が示されている。個々の導電路層１１〜１４は、重ね合わされて配置されており、絶縁体２１によって絶縁されて、本例では４層の回路基板８を形成している。第１導電路層１１の直ぐ上に構成要素Ｔ１，ＴＲ１，Ｃ２があり、第４導電路層１４の直ぐ下に構成要素Ｔ２，ＴＲ２，Ｃ３がある。コネクタ（スルーホール接続部）６が、スイッチ素子Ｔ１のソースＳをスイッチ素子Ｔ２のドレインＤに接続する。別のコネクタ６が、第１導電路層１１と第２導電路層１２との間、及び、第３導電路層１３と第４導電路層１４との間に示されている。
【００４１】
図１０から、スイッチ素子Ｔ１，Ｔ２の駆動回路の具体的構造を理解することができる。それぞれの側の最外層にゲートＧが接続され、その下にある層が、各スイッチ素子Ｔ１，Ｔ２の平面状の無負荷ソース接続部に戻される。この形態によって駆動回路インダクタンスが低減されると共に、付加的にノイズ耐性も高められる。
【００４２】
図１１〜図１４には、回路基板装置、すなわちハーフブリッジ装置の転流方向１８、すなわち長手方向１６に平行な断面図が概略的に示されている。ここでは、特に個々の構成要素Ｔ１，Ｔ２，Ｃ１１，Ｃ１２の点対称配置を確認できる。この点対称によって、各転流回路に関して特別な条件が生じる。これらの転流回路が図１１〜図１４に例示されている。これら転流回路は、１つの転流事象の際に、すなわちスイッチ素子Ｔ１及びスイッチ素子Ｔ２の一方又は両方のスイッチング状態の変化の際に、同時に発生する。
【００４３】
図１１には第１の転流回路ＫＫ１が示されている。当該転流回路は、第１導電路層１１においてコンデンサ素子Ｃ１１（中間回路コンデンサ素子Ｃ１の一部）から出発し、第２導電路層１２とコネクタ６とを経てスイッチ素子Ｔ２のソースＳ（第４導電路層１４）に向かい、それからスイッチ素子Ｔ２のドレインＤに向かい、さらにコネクタ６を経てスイッチ素子Ｔ１のソースＳからドレインＤ（第１導電路層１１）に向かい、そしてコンデンサ素子Ｃ１１の他方の極に戻る。この場合の電流経過に関して、反対方向に向いた２つのループが生じる。この結果として、「右手の法則」に従って双極子δ＋と反対向きの双極子δ−とが生じる。したがって、第１の転流回路ＫＫ１の２つの双極子の作用は、それらの正反対の方向に基づいて減少する。
【００４４】
これに対して対称的な、同様の転流回路ＫＫ２が、図１２に示されているように、対称的に配置された第２スイッチ素子Ｔ２と中間回路コンデンサ素子Ｃ１をなす対応コンデンサ素子Ｃ１２とによって生じる。同様にしてこの場合にも正反対の双極子δ＋及びδ−が生じる。
【００４５】
図１３に示されているように第３の転流回路ＫＫ３が生じる。この転流回路は、ここではスイッチ素子Ｔ１（第１導電路層１１）のドレインＤからソースＳを経てさらにスイッチ素子Ｔ２（第４導電路層１４）のドレインＤ及びソースＳに向かい、続いてコンデンサ素子Ｃ１２（第４導電路層１４）を通って第２導電路層１２を介し、スイッチ素子Ｔ１のドレインＤに戻る。相応のループ循環によってここでも２つの正反対の双極子δ＋及びδ−が生じる。
【００４６】
これと同様に図１４に従って、第４の転流回路ＫＫ４が対称配置に基づいて生じ、この転流回路は、スイッチ素子Ｔ２のソースＳから出発し、ドレインＤを経てさらに先へと経路を辿る。
【００４７】
内層の利用によって、上記転流経路は平面状態で互いにそばを通り過ぎ、このことが当該転流経路のインダクタンスを最小限にする。さらに、図１１〜図１４に示されているように、並列の転流回路ＫＫ１〜ＫＫ４が形成され、このことが各インダクタンスの並列接続をもたらし、したがって総インダクタンスの更なる低減をもたらす。この構想は、任意にさらに別の内層によって拡張することができ、したがって転流経路におけるインダクタンスの一層の低減をもたらす。
【００４８】
ここに示す例における注目点は転流回路の対称性にある。これによって、転流電流が付加的に互いに打ち消し合い、回路全体の少ないノイズ放射がもたらされる。
【００４９】
ハーフブリッジの中間タップ（図９の第３導電路層１３に「ＡＣ」で示されている）の遮蔽に関して、他の特徴がもたらされる。この中間タップは「固定」の中間回路電位に対して振動する。したがって、この中間タップはできるだけ小さくされ、このことが小さい寄生キャパシタンスをもたらし、したがって少ないノイズをもたらす。この場合に、次のことを強調することができる。すなわち、その完成した接続部が、当該形態によってＥＭＣ（電磁両立性）の観点から最適に遮蔽されているということである（その上の第２導電路層１２及びその下の第４導電路層１４参照）。
【００５０】
本例の回路の受動的な放熱のための好ましい配置として、垂直実装形態が推奨される。これによると、回路基板８の両面で放熱することができる。
【００５１】
本例に示された構造は、１つのドライバを備えた並列の数個のスイッチ素子の（特にＳｉ基板のＧａＮ系スイッチ素子の）接続のためにも使用することができる。これらスイッチ間の熱結合は非常に重要である。すなわち、スイッチ間の対称的な電流分配が達成される。
【００５２】
上述のハーフブリッジ装置の長所は、ハーフブリッジ構成要素の特殊な幾何学的配置にある。多層回路基板の使用と対称性の考慮とにより、非常に低いインダクタンスの構造がもたらされる。付加的に回路基板での受動的な放熱のための解決策が示されており、これによって追加的な冷却は必要としない。他の好ましい特徴は、最適化されたＥＭＣ特性（電磁両立性）にあり、この特性は高速スイッチング素子（Ｓｉ基板−ＧａＮ系又はＳｉ−Ｃ系）にとって非常に重要である。
【００５３】
並列の転流経路に基づく低インダクタンス構造により特別な利点がもたらされる。その結果は、開閉サージ電圧及びスイッチング損失の低減をもたらす。さらにスイッチング周波数の増大が可能であり、より多くの内層によってさらにインダクタンスを低減することができる。
【００５４】
ノイズ耐性に関して言及すると、有利なことに、必要とする外部接続回路が少なく、高いスイッチング速度及びスイッチング周波数が可能であり、ＥＭＣ負担が少ない。ＥＭＣ負担が少ないことは、特に中間タップの遮蔽と、転流回路及び駆動回路の磁場打ち消し（交差配置）と、並列の転流回路の磁場が互いに打ち消し合うという事実（対称構造）とからもたらされる。
【００５５】
他の利点は、インダクタンスが基板の厚さに関係しないことにある。特に、銅縁部における傾斜形状に起因して構成要素を互い離さなければならない厚い層厚の場合にも、低いインダクタンスがもたらされる。結局、上述のハーフブリッジ装置においては、最適化された放熱が可能となる。したがって、回路基板に関する改善された放熱と両面放熱を達成することができる。
【符号の説明】
【００５６】
６  コネクタ
８  回路基板（プリント基板）
１１  第１導電路層
１２  第２導電路層
１３  第３導電路層
１４  第４導電路層
１５  主要部分
１６  長手方向
１７  ドライバ部分
１８  転流電流方向
１９  ドライバ電流方向
２０  空きエリア
２１  絶縁体
ＡＫ１，ＡＫ２    駆動回路
Ｃ１，Ｃ１１，Ｃ１２  中間回路コンデンサ素子
Ｃ２，Ｃ３  コンデンサ
ＫＫ  転流回路
ＫＫ１〜ＫＫ４  転流回路
Ｔ１，Ｔ２  スイッチ素子
ＴＲ１，ＴＲ２  ドライバ
【図１】
2018130015.tif 000004
【図２】
2018130015.tif 000005
【図３】
2018130015.tif 000006
【図４】
2018130015.tif 000007
【図５】
2018130015.tif 000008
【図６】
2018130015.tif 000009
【図７】
2018130015.tif 000010
【図８】
2018130015.tif 000011
【図９】
2018130015.tif 000012
【図１０】
2018130015.tif 000013
【図１１】
2018130015.tif 000014
【図１２】
2018130015.tif 000015
【図１３】
2018130015.tif 000016
【図１４】
2018130015.tif 000017
【手続補正書】
【提出日】平成30年4月11日(2018.4.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
２つのスイッチ素子（Ｔ１，Ｔ２）と、コンデンサ素子（Ｃ１，Ｃ１１，Ｃ１２）と、回路基板（８）とを有し、前記回路基板（８）により前記スイッチ素子（Ｔ１，Ｔ２）と前記コンデンサ素子（Ｃ１，Ｃ１１，Ｃ１２）とが接続されてハーフブリッジを構成している、コンバータ用のハーフブリッジ装置であって、
前記回路基板（８）が、少なくとも４つの導体路層（１１，１２，１３，１４）を有し、
転流事象中に前記回路基板（８）内に少なくとも２つの反対向きの双極子が生じるように、前記スイッチ素子（Ｔ１，Ｔ２）と前記コンデンサ素子（Ｃ１，Ｃ１１，Ｃ１２）とが前記回路基板（８）に配置されて前記導体路層（１１，１２，１３，１４）により接続されている、ハーフブリッジ装置。
【請求項２】
前記コンデンサ素子（Ｃ１，Ｃ１１，Ｃ１２）として、前記回路基板（８）に対称的に配置された２つのコンデンサ素子（Ｃ１１，Ｃ１２）を有する、請求項１に記載のハーフブリッジ装置。
【請求項３】
前記スイッチ素子（Ｔ１，Ｔ２）と前記コンデンサ素子（Ｃ１１，Ｃ１２）とが、前記回路基板（８）の両面を使用して配置されている、請求項２に記載のハーフブリッジ装置。
【請求項４】
転流事象中に２つの反対向きの双極子（δ＋，δ−）が２つの異なる空間方向において生じるように、前記スイッチ素子（Ｔ１，Ｔ２）と前記コンデンサ素子（Ｃ１，Ｃ１１，Ｃ１２）とが配置されて接続されている、請求項１〜３のいずれか１項に記載のハーフブリッジ装置。
【請求項５】
前記回路基板（８）が４つの前記導体路層（１１，１２，１３，１４）を有し、転流事象中に少なくとも４つの並列の転流回路（ＫＫ１，ＫＫ２，ＫＫ３，ＫＫ４）が生じる、請求項１〜４のいずれか１項に記載のハーフブリッジ装置。
【請求項６】
前記転流回路（ＫＫ１，ＫＫ２，ＫＫ３，ＫＫ４）が互いに対称的に配置される、請求項５に記載のハーフブリッジ装置。
【請求項７】
ドライバ素子（ＴＲ１，ＴＲ２）を有し、該ドライバ素子（ＴＲ１，ＴＲ２）の主電流のドライバ電流方向（１９）が転流事象中の主電流の転流電流方向（１８）に対し交差するように、前記ドライバ素子（ＴＲ１，ＴＲ２）が配置されている、請求項１〜６のいずれか１項に記載のハーフブリッジ装置。
【請求項８】
ハーフブリッジの中間タップが可能な限り小さく形成されている、請求項１〜７のいずれか１項に記載のハーフブリッジ装置。
【請求項９】
ハーフブリッジの中間タップが前記回路基板（８）の面積の５％よりも小さく形成されている、請求項１〜７のいずれか１項に記載のハーフブリッジ装置。
【請求項１０】
前記導体路層（１１，１２，１３，１４）の銅充填率が最大限に高い、請求項１〜９のいずれか１項に記載のハーフブリッジ装置。
【請求項１１】
請求項１〜１０のいずれか１項に記載のハーフブリッジ装置を有するコンバータ。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2018130015.tif 000018