(57)【要約】【課題】  入力機能を備えた単純な構造の表示装置を提供すること。【解決手段】  実施形態によれば、表示装置は、基板上に２次元的に配列された複数の電極を備える表示部と、タッチ検出のための駆動信号を複数の電極に供給し、複数の電極からの信号を受信するタッチ検出回路と、タッチ検出回路と複数の電極の間に接続され、複数の電極に複数の駆動信号のいずれかを選択的に供給する複数のトランジスタを備えるスイッチ回路とを具備する。第１長さの配線を介して第１電極に接続される第１トランジスタのチャネル幅は、第１長さより長い第２長さの配線を介して第２電極に接続される第２トランジスタのチャネル幅より狭い。【選択図】図１６
2018181203.tif 000002
【特許請求の範囲】
【請求項１】
基板上に２次元的に配列された複数の電極を備える表示部と、
タッチ検出のための駆動信号を前記複数の電極に供給し、前記複数の電極からの信号を受信するタッチ検出回路と、
前記タッチ検出回路と前記複数の電極の間に接続され、前記複数の電極のうちの少なくとも１つを選択する複数のトランジスタを備えるスイッチ回路と、
を具備し、
前記複数のトランジスタは、第１長さの配線を介して前記複数の電極のうちの第１電極に接続される第１トランジスタと、前記第１長さより長い第２長さの配線を介して前記複数の電極のうちの第２電極に接続される第２トランジスタとを具備し、前記第１トランジスタのチャネル幅は前記第２トランジスタのチャネル幅より狭い表示装置。
【請求項２】
前記基板は表示エリアと前記表示エリアの外周の額縁エリアとを含み、
前記表示部は前記表示エリアに形成され、
前記スイッチ回路は前記額縁エリアに形成される請求項１記載の表示装置。
【請求項３】
前記タッチ検出回路は、前記基板とホスト装置とを接続するフレキシブル配線板に形成される請求項２記載の表示装置。
【請求項４】
前記フレキシブル配線板は、前記基板との接続箇所に、前記複数の電極と夫々接続される複数のパッドを具備し、
前記タッチ検出回路は前記複数のパッドに夫々接続され、前記複数のパッドに複数の駆動信号を夫々供給し、前記複数のパッドから供給された前記複数の電極からの信号を検出する複数の検出部を具備し、
前記複数の検出部は複数の信号線を介して前記複数のパッドにそれぞれ接続され、
前記複数のパッドは少なくとも２か所に纏められている請求項３記載の表示装置。
【請求項５】
前記複数の電極に映像信号を供給する映像信号線が前記基板に形成され、
前記映像信号線は２領域に形成され、
前記複数のパッドは、前記２領域の中間と、前記２領域の外側に纏められている請求項４記載の表示装置。
【請求項６】
前記基板は複数の配線層を具備し、
前記映像信号線は第１配線層に形成され、前記複数の信号線は第２配線層に形成され、
前記複数の信号線は前記映像信号線に重なって形成される請求項５記載の表示装置。
【請求項７】
前記基板は複数の配線層を具備し、
前記映像信号線は第１配線層に形成される部分と、前記第１配線層と第２配線層に形成される部分とを具備し、前記複数の信号線は前記第１配線層又は前記第２配線層に形成され、
前記複数の信号線は前記映像信号線に重ならず、前記映像信号線を避けて形成される請求項５記載の表示装置。
【請求項８】
前記額縁エリアに形成され、前記複数のトランジスタの導通を制御する制御信号発生器をさらに具備する請求項２記載の表示装置。
【請求項９】
前記制御信号発生器は、符号化パターンに基づいて、１行に配列される第１の数の電極のうちの第２の数の電極を同時に選択し、選択する電極を変更して各電極を前記第２の数だけ駆動させ、
前記タッチ検出回路は、前記第１の数の電極からの信号を前記符号化パターンの逆行列に基づいて演算する請求項８記載の表示装置。
【請求項１０】
前記タッチ検出回路は、外部物体の有無に応じて前記複数の電極の静電容量が変化することを検出する請求項１記載の表示装置。
【請求項１１】
前記タッチ検出回路は複数の検出部を具備し、各検出部は、各行に配列される電極、各列に配列される電極、あるいは複数行×複数列に配列される電極に接続される請求項１記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は入力機能を有する表示装置に関する。
【背景技術】
【０００２】
スマートフォン、タブレットパーソナルコンピュータ及びノート型パーソナルコンピュータ等の携帯端末が普及している。携帯端末は液晶又は有機ＥＬ素子などを用いた平面型の表示装置を備える。表示装置は、画素データやコマンド等を出力するホスト装置と接続され、表示パネルとコマンドを処理し表示パネルを駆動するドライバとを備える。
【０００３】
表示装置では、表示パネルに２次元配列された画素が共通電極と画素電極を備え、共通電極と画素電極との間に液晶又は有機ＥＬ素子が配置される。ドライバが表示パネルの画素に画素信号を書き込むと、共通電極及び画素電極との間の液晶又は有機ＥＬ素子が制御され、画像が表示される。
【０００４】
一方、画面に指やタッチペン（スタイラスペンとも称する）等の入力物体が近接又は接触していることを検出する表示装置が広く使用されている。画面に入力物体を近接又は接触させる動作をタッチ動作又はタッチと称し、入力物体の位置検出をタッチ検出と称する。タッチ検出方式には光学式、抵抗式、静電容量方式、電磁誘導方式等の種々の方式がある。静電容量方式は一対の電極（駆動電極と検出電極と称する）間の静電容量が入力物体の近接又は接触により変化することを利用する検出方式であり、比較的単純な構造であることと、消費電力が少ない利点がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開2015-230599号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
タッチ検出機能を備える表示装置は、画像表示動作やタッチ検出動作の性能を向上させるために、駆動電極や検出電極の数を増加させると、電極に接続される配線のレイアウト、あるいは画像表示動作やタッチ検出動作を制御する半導体チップの端子レイアウトが複雑化する。これに伴い、半導体チップの端子数が増加し、半導体チップが大型化し、構造が複雑になる。
【０００７】
本発明の目的は入力機能を備えた単純な構造の表示装置を提供することである。
【課題を解決するための手段】
【０００８】
実施形態によれば、表示装置は、基板上に２次元的に配列された複数の電極を備える表示部と、タッチ検出のための駆動信号を複数の電極に供給し、複数の電極からの信号を受信するタッチ検出回路と、タッチ検出回路と複数の電極の間に接続され、複数の電極に複数の駆動信号のいずれかを選択的に供給する複数のトランジスタを備えるスイッチ回路とを具備する。第１長さの配線を介して第１電極に接続される第１トランジスタのチャネル幅は、第１長さより長い第２長さの配線を介して第２電極に接続される第２トランジスタのチャネル幅より狭い。
【図面の簡単な説明】
【０００９】
【図１】図１は実施形態の表示装置の一例の概略構成を示す斜視図である。
【図２】図２は表示装置の一例を示す平面図である。
【図３】図３は表示装置の第１基板ＳＵＢ１の一例の断面図である。
【図４】図４は表示装置の共通電極ＣＥの配置の一例を示す平面図である。
【図５】図５は表示装置の画素Ｐｘの一例の回路図である。
【図６】図６は自己容量方式のタッチ検出の一例を示す。
【図７】図７は自己容量方式のタッチ検出の一例を示す。
【図８】図８は自己容量方式のタッチ検出の一例を示す。
【図９】図９は自己容量方式のタッチ検出の一例を示す。
【図１０】図１０は自己容量方式のタッチ検出の一例を示す回路図である。
【図１１】図１１は自己容量方式のタッチ検出の一例を示す信号波形図である。
【図１２】図１２はＣＤＭ駆動のためのスイッチ回路部ＳＷＧの動作の一例を示す。
【図１３】図１３はスイッチ回路部ＳＷＧの一例の詳細を示す回路図である。
【図１４】図１４はＣＤＭ駆動の一例の原理を示す。
【図１５】図１５はＣＤＭ駆動の一例を示す信号波形図である。
【図１６】図１６はスイッチ回路部ＳＷＧのＴＦＴの一例を示す。
【図１７】図１７はスイッチ回路部ＳＷＧのＴＦＴのチャネル幅を示す。
【図１８】図１８は共通電極とスイッチ回路部ＳＷＧのレイアウトの一例を示す。
【図１９】図１９は共通電極とスイッチ回路部ＳＷＧのレイアウトの他の一例を示す。
【図２０】図２０は共通電極とスイッチ回路部ＳＷＧのレイアウトのさらに他の一例を示す。
【図２１】図２１は第１基板ＳＵＢ１上の駆動信号線のレイアウトの一例を示す。
【図２２】図２２は第１基板ＳＵＢ１上の駆動信号線のレイアウトの他の例を示す。
【図２３】図２３は第１基板ＳＵＢ１上の駆動信号線のレイアウトのさらに他の例を示す。
【発明を実施するための形態】
【００１０】
以下、実施の形態について図面を参照して説明する。なお、開示はあくまで一例にすぎず、以下の実施形態に記載した内容により発明が限定されるものではない。当業者が容易に想到し得る変形は当然に開示の範囲に含まれる。説明をより明確にするため、図面において、各部分のサイズ、形状等を実物通りではなく変更して模式的に表す場合もあるし、構造物を区別するために付したハッチングを省略する場合もある。複数の図面において、対応する要素には同じ参照数字を付して詳細な説明を省略する場合もある。
【００１１】
タッチ検出機能付き表示装置は、表示装置とタッチ機能を実現するタッチパネルを別々に製造し、表示装置の画面にタッチパネルを貼り付けるオンセルタイプ（外付けタイプとも称する）及び表示装置とタッチパネルが一体となっているインセルタイプ（内蔵タイプとも称する）を含む。インセルタイプの表示装置は、タッチ検出機能を有する部品の一部又は全部が表示機能を有する部品の一部又は全部と兼用される装置や、タッチ検出機能を有する部品と表示機能を有する部品とが互いに兼用されない装置を含む。インセルタイプの表示装置では、例えばカラーフィルタと偏光板の間に検出電極が形成され、ＴＦＴ基板上に形成される共通電極が駆動電極としても使用される。インセルタイプの表示装置は、外付けタッチパネルが無いので、全体が薄型・軽量化されるとともに、表示の視認性も向上する。実施形態はインセルタイプの表示装置を説明する。しかし、本発明はオンセルタイプの表示装置にも適用可能である。
【００１２】
タッチ検出方式には光学式、抵抗式、静電容量方式、電磁誘導方式等の種々の方式がある。静電容量方式は一対の電極（駆動電極と検出電極と称する）間の静電容量が入力物体の近接又は接触により変化することを利用する検出方式であり、比較的単純な構造であることと、消費電力が少ない利点がある。実施形態として、静電容量方式のタッチ検出機能付きの表示装置を説明する。しかし、本発明は静電容量方式のタッチ検出に限らず、電磁誘導方式等の他の方式のタッチ検出にも適用可能である。
【００１３】
静電容量方式は、互いに離間した状態で対向配置された２つの検出電極の間の静電容量を検出する相互容量方式（Mutual Capacitive Sensing）及び１つの検出電極と例えば接地電位等の基準電位との間の静電容量を検出する自己容量方式（Self Capacitive Sensing）を含む。一例として自己容量方式を説明するが、本発明は相互容量方式のタッチ検出を行う表示装置にも適用可能である。自己容量方式においては、基準電位が供給される電極は、検出電極との間で検出可能な静電容量を形成できる程度の離間距離で検出電極の周囲に配置される導体パターンであって、固定電位の供給経路が接続されていればよく、形状等は特に限定されない。タッチ検出機能を有する表示装置は、入力装置の一態様であって、指、タッチペン等の入力器具がタッチ面に近づく又は接触すると入力信号を検出すると共にタッチ位置を算出する。タッチ位置はタッチ面の入力信号を検出した点の座標である。
【００１４】
表示装置は液晶表示装置、有機ＥＬ表示装置、プラズマディスプレイ表示装置等を利用することができるが、一例として、液晶表示装置を用いた実施形態を説明するが、本発明は有機ＥＬ表示装置、プラズマディスプレイ表示装置等にも適用可能である。液晶表示装置の表示モードは、表示機能層である液晶層の液晶分子の配向を変化させるための電界の印加方向により大きく２つに分類される。第１は表示装置の厚さ方向（あるいは面外方向）に電界が印加される所謂縦電界モードである。縦電界モードは、例えばＴＮ（Twisted Nematic）モードや、ＶＡ（Vertical Alignment）モード等を含む。第２は表示装置の平面方向（あるいは面内方向）に電界が印加される所謂横電界モードである。横電界モードは、例えばＩＰＳ（In-Plane Switching）モードや、ＩＰＳモードの一つであるＦＦＳ（Fringe Field Switching）モード等を含む。以下で説明する技術は縦電界モードおよび横電界モードのいずれにも適用できるが、実施形態としては、横電界モードの表示装置を説明するが、本発明は縦電界モードの表示装置にも適用可能である。
【００１５】
［第１実施形態（概略構成）］  
図１は実施形態によるタッチ検出機能付きの表示装置の一例の全体的な概略構成を示す斜視図である。表示装置はタッチ検出機構を有する表示パネルＰＮＬとタッチ検出チップＴＳＣとドライバチップＤＲＣと備える。表示パネルＰＮＬは、ガラスや樹脂等の透明な第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向配置されたガラスや樹脂等の透明な第２基板ＳＵＢ２と、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に配置された液晶層（図示せず）とを備える。第１基板ＳＵＢ１には画素（図５に示す）がＸ方向およびＹ方向に２次元アレイ状（マトリクス状とも称する）に配置されるので、第１基板ＳＵＢ１は画素基板又はアレイ基板とも称する。第２基板ＳＵＢ２は対向基板とも称する。表示パネルＰＮＬは第２基板ＳＵＢ２側から観察される。このため、第２基板ＳＵＢ２は上側基板、第１基板ＳＵＢ１は下側基板と称することもある。
【００１６】
表示パネルＰＮＬは矩形の平板形状であり、短辺が沿う方向をＸ方向、長辺が沿う方向をＹ方向とする。第１基板ＳＵＢ１と第２基板ＳＵＢ２は短辺のサイズは略同じであるが、長辺のサイズは異なる。第１基板ＳＵＢ１の長辺は第２基板ＳＵＢ２の長辺より長い。長辺が沿うＹ方向において第１基板ＳＵＢ１の一端と第２基板ＳＵＢ２の一端の位置が揃っているので、第１基板ＳＵＢ１の他端は第２基板ＳＵＢ２の他端より突出する。Ｙ方向において第２基板ＳＵＢ２より突出している第１基板ＳＵＢ１の部分には表示パネルＰＮＬを画像表示のために駆動するドライバチップＤＲＣが搭載される。ドライバチップＤＲＣはドライバＩＣ又は表示コントローラＩＣとも称する。画素が２次元アレイ状に配置される領域は表示領域又はアクティブエリアＤＡと称し、表示領域ＤＡ以外の非表示領域ＮＤＡは額縁領域とも称する。
【００１７】
表示装置はホスト装置ＨＯＳＴに接続され得る。表示パネルＰＮＬとホスト装置ＨＯＳＴとは２つのフレキシブル配線基板ＦＰＣ１、ＦＰＣ２を介して接続される。ホスト装置ＨＯＳＴはフレキシブル配線基板ＦＰＣ１を介して第１基板ＳＵＢ１に接続される。タッチ検出を制御するタッチ検出チップＴＳＣはフレキシブル配線基板ＦＰＣ１上に配置されるＣＯＦ（Chip on Film）チップである。タッチ検出チップＴＳＣはタッチ検出ＩＣ又はタッチコントローラＩＣとも称する。タッチ検出チップＴＳＣはフレキシブル配線基板ＦＰＣ１上ではなく、第１基板ＳＵＢ１上に配置されるＣＯＧ（Chip on Glass）チップでもよい。
【００１８】
ドライバチップＤＲＣとタッチ検出チップＴＳＣはタイミングパルス等で互いに電気的に接続され、動作タイミングが連携している。ドライバチップＤＲＣとタッチ検出チップＴＳＣは別々のＩＣではなく、同一のＩＣとして構成されても良い。この場合、単一のＩＣは第１基板ＳＵＢ１上に配置しても良いし、フレキシブル配線基板ＦＰＣ１上に配置しても良い。ドライバチップＤＲＣも第１基板ＳＵＢ１上ではなく、フレキシブル配線基板ＦＰＣ１上に配置しても良い。
【００１９】
第１基板ＳＵＢ１の裏側（つまり、表示パネルＰＮＬの背面側）には表示パネルＰＮＬを照明する照明装置としてのバックライトユニットＢＬが設けられる。ホスト装置ＨＯＳＴはフレキシブル配線基板ＦＰＣ２を介してバックライトユニットＢＬに接続される。バックライトユニットＢＬとして、種々の形態のバックライトユニットが利用可能であり、光源として発光ダイオード（ＬＥＤ）を利用したもの及び冷陰極管（ＣＣＦＬ）を利用したもの等がある。バックライトユニットＢＬとして、表示パネルＰＮＬの背面側に配置される導光板とその側面側に配置されるＬＥＤ又は冷陰極管を用いた照明装置が使用可能であるし、表示パネルＰＮＬの背面側に発光素子を平面的に配列した点状光源を用いた照明装置も使用可能である。照明装置としては、バックライトに限らず、表示パネルＰＮＬの表示面側に配置されるフロントライトも使用可能である。表示装置が反射型の表示装置である場合、又は表示パネルＰＮＬが有機ＥＬを用いる場合、照明装置を備えない構成でも良い。図示していないが、表示装置は２次電池と電源回路等を備える。
【００２０】
なお、図１の例はＹ方向の長さがＸ方向の長さより長く、Ｘ方向を左右方向とした場合の縦長の画面を説明したが、Ｘ方向の長さがＹ方向の長さより長い横長の画面に応用しても良い。
【００２１】
［回路構成］  
図２は実施形態の表示装置の一例を示す平面図である。図３は表示領域ＤＡの一部分の一例を示す断面図である。図４は共通電極の配置の一例を示す平面図である。図５は画素の一例を示す等価回路図である。見易さのため表示パネルＰＮＬの構成部材を図２と図４に分けて記載する。図３では第１基板ＳＵＢ１の厚さ方向における走査線ＧＬと信号線ＳＬとの位置関係の例を示すために、説明の便宜上、図３とは異なる断面に設けられた走査線ＧＬを一緒に示す。
【００２２】
図２に示すように、ドライバチップＤＲＣは表示パネルＰＮＬを駆動する信号線駆動回路ＳＤを備える。タッチ検出チップＴＳＣは静電容量方式でタッチ検出する機能を有する検出部ＳＥを備える。検出部ＳＥはタッチ検出動作を制御するとともに検出電極Ｒｘ（図４に示す）から出力された信号を処理する検出回路ＤＣＰ（図４）を備える。タッチ検出回路としての検出部ＳＥの構成及び検出部ＳＥによる検出方法については後述する。図示は省略するが、表示装置は表示パネルＰＮＬの外部に設けられた制御モジュール等を備え、制御モジュールがフレキシブル配線板ＦＰＣ１を介して表示パネルＰＮＬと電気的に接続されても良い。検出回路ＤＣＰはドライバチップＤＲＣの内部に配置されても良い。
【００２３】
図３に示すように、バックライトユニットＢＬは第１基板ＳＵＢ１の背面側に配置される。バックライトユニットＢＬと第１基板ＳＵＢ１との間には光学素子ＯＤ１が設けられる。第１基板ＳＵＢ１は絶縁基板１０、絶縁膜１１、１２、１３、１４、共通電極ＣＥ（検出電極Ｒｘとも称する）、画素電極ＰＥ、配向膜ＡＬ１を備える。第２基板ＳＵＢ２は配向膜ＡＬ２、オーバーコート層ＯＣＬ、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ、ブラックマトリクスＢＭ、絶縁基板２０、導電膜ＣＤＦを備える。第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に電気光学層としての液晶層ＬＱが配置される。光学素子ＯＤ２が第２基板ＳＵＢ２の表面側に配置される。光学素子ＯＤ２の面は画像が表示される表示面ＤＳ又はタッチ検出面ＴＤＳである。
【００２４】
図４に示すように、表示パネルＰＮＬは表示領域ＤＡ内においてＸ方向およびＹ方向に２次元アレイ状に配置された複数の検出電極Ｒｘを備える。詳細は後述するが、検出部ＳＥは複数の検出電極Ｒｘの各々の静電容量の変化を検出する。複数の検出電極Ｒｘが表示パネルＰＮＬの内部に設けられているので、実施形態はインセルタイプのタッチ検出機能付き表示装置である。検出電極Ｒｘの平面形状の一例は正方形であるが、正方形の角が若干切り取られた８角形、正方形の角が円弧状にされた形状等でもよい。
【００２５】
図２に示すように、ドライバチップＤＲＣは第１基板ＳＵＢ１上の表示パネルＰＮＬの表示領域ＤＡの外側の領域である非表示領域ＮＤＡに設けられる。ドライバチップＤＲＣは信号線配線ＳＣＬと信号線ＳＬを介して電気光学層である液晶層ＬＱ（図３に示す）を駆動する信号線駆動回路ＳＤ等を備える。信号線駆動回路ＳＤは図５に示すように、信号線配線ＳＣＬと信号線ＳＬを介して画素ＰＸが備える画素電極ＰＥに映像信号Ｓｐｉｃを供給する。
【００２６】
表示領域ＤＡにおいて、ｍ×ｎ個の画素ＰＸはＸ方向およびＹ方向に２次元アレイ状に配列される。ただし、ｍおよびｎは任意の正整数である。Ｙ方向に延びる複数の信号線ＳＬはＸ方向に互いに間隔を空けて配列される。ｍ本の信号線ＳＬ１、ＳＬ２、…ＳＬｍ（ＳＬと総称することもある）が、ＳＬ１、ＳＬ２、…ＳＬｍの順で、Ｘ方向の一方の側から他方の側に向かって配列される。複数の信号線ＳＬの一端は表示領域ＤＡの外側の非表示領域ＮＤＡに引き出され、接続配線（引き出し配線とも称する）としての信号用接続配線ＳＣＬを介してドライバチップＤＲＣと電気的に接続される。
【００２７】
信号線ＳＬおよび信号用接続配線ＳＣＬは映像信号を伝送する映像信号配線であるが、信号線ＳＬと信号用接続配線ＳＣＬとは以下のように区別することができる。ドライバチップＤＲＣに接続され、複数の画素ＰＸに映像信号を供給する信号伝送経路のうち、表示領域ＤＡ内に配置されるものを信号線ＳＬと称し、表示領域ＤＡの外側にあるものを信号用接続配線ＳＣＬと称する。複数の信号線ＳＬはＹ方向に直線的に互いに平行に延びる。信号用接続配線ＳＣＬは信号線ＳＬとドライバチップＤＲＣとを接続する配線なので、信号線ＳＬとドライバチップＤＲＣとの間に全体として扇状の屈曲部を含む。
【００２８】
信号線ＳＬとドライバチップＤＲＣとは信号用接続配線ＳＣＬを介して直接的に接続されても良いし、信号線ＳＬとドライバチップＤＲＣとの間に他の回路が配置されても良い。例えば信号線ＳＬとドライバチップＤＲＣとの間に、赤色の映像信号、緑色の映像信号、あるいは青色の映像信号を選択するＲＧＢ選択スイッチが介在しても良い。ＲＧＢ選択スイッチは例えばマルチプレクサ回路であり、赤色の映像信号、緑色の映像信号、青色の映像信号が多重化された信号を入力し、入力された映像信号を各色用の信号線ＳＬに選択的に出力する。この場合、ＲＧＢ選択スイッチとドライバチップＤＲＣとを接続する信号用接続配線ＳＣＬの数は信号線ＳＬの数より少ない。
【００２９】
複数の走査線ＧＬに対して走査信号を順次出力する走査信号出力回路としての走査線駆動回路ＧＤは第１基板ＳＵＢ１上の非表示領域ＮＤＡに設けられる。ドライバチップＤＲＣは配線Ｗ１を介して走査線駆動回路ＧＤに接続され、配線Ｗ１を介してクロック信号やイネーブル信号等の制御信号を走査線駆動回路ＧＤに供給する。Ｘ方向に延びる複数の走査線ＧＬはＹ方向に互いに間隔を空けて配列される。ｎ本の走査線ＧＬ１、ＧＬ２、…ＧＬｎ（ＧＬと総称することもある）が、ＧＬ１、ＧＬ２、…ＧＬｎの順で、Ｙ方向の一方の側から他方の側に向かって配列される。複数の走査線ＧＬの一端は表示領域ＤＡの外側の非表示領域ＮＤＡに引き出され、走査線駆動回路ＧＤに接続される。複数の走査線ＧＬは複数の信号線ＳＬと互いに交差する。
【００３０】
走査線駆動回路ＧＤは、例えば図示しない複数のシフトレジスタ回路と、シフトレジスタ回路に接続され、制御信号に基づいて走査線ＧＬに供給する電位を選択するスイッチ（スイッチング素子とも呼ぶ）とを備えても良い。図２は、Ｘ方向において一方の側に走査線駆動回路ＧＤが配置され、他方の側には走査線駆動回路ＧＤが配置されない例を示すが、走査線駆動回路ＧＤのレイアウトには種々の変形例が可能である。例えばＸ方向において一方の側および他方の側にそれぞれ走査線駆動回路ＧＤが配置され、２つの走査線駆動回路ＧＤの間に表示領域ＤＡが配置されても良い。ドライバチップＤＲＣと走査線駆動回路ＧＤとの間に、制御信号の波形を整形するバッファ回路が接続されても良い。
【００３１】
図４に示すように、複数の共通電極ＣＥはＸ方向およびＹ方向に２次元アレイ状に配列される。複数の共通電極ＣＥのそれぞれにはコモン線ＣＭＬが接続される。共通電極ＣＥはコモン線ＣＭＬを介してスイッチ回路部ＳＷＧに接続される。画像表示の際共通電極ＣＥを駆動する共通電極駆動回路（共通電位回路とも称する）は、フレキシブル配線板ＦＰＣ１上に配置され、コモン電位供給線ＶＣＤＬとスイッチ回路部とコモン線ＣＭＬとを介して複数の共通電極ＣＥと電気的に接続される。
【００３２】
実施形態では、共通電極ＣＥが自己容量方式のタッチ検出用の検出電極Ｒｘを兼ねる。このため、複数のコモン線ＣＭＬは検出電極Ｒｘで検出された信号を検出部ＳＥに伝送する検出信号伝送用の配線としての機能も含む。
【００３３】
詳細は後述するが、検出電極Ｒｘを利用して自己容量方式によるタッチ検出が行われるため、複数のコモン線ＣＭＬは複数の検出電極Ｒｘに対して、書き込み信号である駆動波形を入力するための信号伝送用の配線としての機能も含む。
【００３４】
共通電極ＣＥの数は図２に示す画素ＰＸの数と同じでも良いし、画素ＰＸより少なくても良い。検出電極Ｒｘとして動作する共通電極ＣＥの数が画素ＰＸの数と同じである場合、タッチ検出の解像度が表示画像の解像度と同程度になる。共通電極ＣＥの数が画素ＰＸの数より少ない場合、タッチ検出の解像度は表示画像の解像度より低いが、コモン線ＣＭＬの数を少なくすることができる。一般に、表示画像の解像度はタッチ検出の解像度と比較して高い。したがって、共通電極ＣＥの数は画素ＰＸの数より少なくても良い。例えば検出電極Ｒｘ一個分の平面積が、４ｍｍ２〜３６ｍｍ２程度であった場合、１つの検出電極Ｒｘは数十個〜数百個程度の画素ＰＸと重なる。
【００３５】
詳細は後述するが、複数のコモン線ＣＭＬが接続されるスイッチ回路部ＳＷＧはドライバチップＤＲＣの外部に配置される。スイッチ回路部ＳＷＧは第１基板ＳＵＢ１上の非表示領域ＮＤＡに配置される。スイッチ回路部ＳＷＧに制御パルス発生回路ＣＰＧが接続される。
【００３６】
制御パルス発生回路ＣＰＧはスイッチ回路部ＳＷＧが有する複数のスイッチ（詳細は後述する）を選択的にオン、オフする回路である。制御パルス発生回路ＣＰＧはドライバチップＤＲＣの外部、例えば第１基板ＳＵＢ１上の非表示領域ＮＤＡに配置される。制御パルス発生回路ＣＰＧがドライバチップＤＲＣの外部に配置される場合、ドライバチップＤＲＣの汎用性が向上する。制御パルス発生回路ＣＰＧはドライバチップＤＲＣの内部に配置されても良い。複数の検出電極Ｒｘのそれぞれと検出部ＳＥとを接続するスイッチ回路部ＳＷＧのレイアウトの詳細は図１３等を参照して後述する。制御パルス発生回路ＣＰＧはドライバチップＤＲＣの内部に配置されても良い。
【００３７】
走査線駆動回路ＧＤ（図２）や共通電極駆動回路ＣＤ（図４）の配置は図２や図４に示す態様に限られない。例えば走査線駆動回路ＧＤおよび共通電極駆動回路ＣＤのうちのいずれか一方又は両方がドライバチップＤＲＣに配置されても良い。共通電極駆動回路ＣＤが図２に示す第１基板ＳＵＢ１上に配置されても良い。共通電極駆動回路ＣＤが非表示領域ＮＤＡに配置されても良い。共通電極駆動回路ＣＤが表示パネルＰＮＬの外部に配置され、フレキシブル配線板ＦＰＣ１を介して表示パネルＰＮＬに接続されても良い。
【００３８】
図５に示すように、各画素ＰＸは画素スイッチＰＳＷと画素電極ＰＥを備える。複数の画素ＰＸが１つの共通電極ＣＥを共有してもよい。画素スイッチＰＳＷは例えば薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を備える。画素スイッチＰＳＷは走査線ＧＬおよび信号線ＳＬと電気的に接続される。画素スイッチＰＳＷの半導体層は例えば多結晶シリコン（ポリシリコン）からなるが、アモルファスシリコンからなるものでも良い。
【００３９】
画素電極ＰＥは画素スイッチＰＳＷに電気的に接続される。画素電極ＰＥは絶縁膜を介して共通電極ＣＥと対向する。画素電極ＰＥと共通電極ＣＥとの間に液晶層ＬＱが配置される。共通電極ＣＥ、絶縁膜および画素電極ＰＥは保持容量ＣＳを形成する。
【００４０】
映像信号に基づいて表示画像を形成する表示期間（図１５に示す）に各電極に印加される駆動信号に基づいて画素電極ＰＥと共通電極ＣＥとの間に電界が形成される。電気光学層である液晶層ＬＱを構成する液晶分子は、画素電極ＰＥと共通電極ＣＥとの間に形成される電界により駆動される。横電界モードを利用する表示装置では、図３に示すように、画素電極ＰＥおよび共通電極ＣＥは第１基板ＳＵＢ１に設けられる。液晶層ＬＱを構成する液晶分子は、画素電極ＰＥと共通電極ＣＥとの間に形成される電界（例えばフリンジ電界のうちの基板の主面にほぼ平行な電界）を利用して回転される。
【００４１】
表示期間に画素電極ＰＥおよび共通電極ＣＥのそれぞれは電気光学層である液晶層ＬＱを駆動する駆動電極として動作する。複数の画素電極ＰＥは電気光学層を駆動する第１駆動電極とも称する。複数の共通電極ＣＥは電気光学層を駆動する第２駆動電極とも称する。上述したように、共通電極ＣＥは自己容量方式のタッチ検出用の検出電極Ｒｘを兼ねるため、複数の検出電極Ｒｘは電気光学層を駆動する第２駆動電極とも称する。以下において、格別に説明する場合を除き、検出電極Ｒｘは共通電極ＣＥ又は電気光学層を駆動する駆動電極と同義である。
【００４２】
図３に示すように、第１基板ＳＵＢ１と第２基板ＳＵＢ２とは一定の間隔で互いに離れた状態で貼り合わされる。液晶層ＬＱは第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に封入される。第１基板ＳＵＢ１はガラス基板や樹脂基板等の光透過性を有する絶縁基板１０を備える。第１基板ＳＵＢ１は絶縁基板１０の第２基板ＳＵＢ２に対向する側に複数の導体パターンを有する。複数の導体パターンは、複数の走査線ＧＬ、複数の信号線ＳＬ、複数のコモン線ＣＭＬ、複数の共通電極ＣＥと複数の画素電極ＰＥを含む。絶縁膜が複数の導体パターンのそれぞれの間に介在する。隣り合う導体パターンの間に配置され、導体パターンを互いに絶縁する絶縁膜は、絶縁膜１１、絶縁膜１２、絶縁膜１３、絶縁膜１４及び配向膜ＡＬ１を含む。図３では走査線ＧＬと共通電極ＣＥとコモン線ＣＭＬとについてはそれぞれ１個ずつ示す。
【００４３】
上記した複数の導体パターンは積層された複数の配線層にそれぞれ形成される。共通電極ＣＥと画素電極ＰＥはそれぞれ異なる層に形成される。共通電極ＣＥが形成された層の下層に三層の配線層ＷＬ１、ＷＬ２、ＷＬ３が配置される。絶縁基板１０上に形成された三層の配線層のうち、最も絶縁基板１０側に設けられた第１層目の配線層ＷＬ１には主に走査線ＧＬが形成される。配線層ＷＬ１に形成された導体パターンは例えばクロム（Ｃｒ）、チタン（Ｔｉ）もしくはモリブデン（Ｍｏ）等の金属又はそれらの合金からなる。
【００４４】
絶縁膜１１は配線層ＷＬ１と絶縁基板１０の上に形成される。絶縁膜１１は例えば窒化シリコン又は酸化シリコン等からなる透明な絶縁膜を含む。走査線ＧＬの他に画素スイッチのゲート電極や半導体層等が絶縁基板１０と絶縁膜１１との間に配置される。
【００４５】
第２層目の配線層ＷＬ２が絶縁膜１１上に形成される。主に信号線ＳＬが配線層ＷＬ２に形成される。配線層ＷＬ２に形成された導体パターンは例えばアルミニウム（Ａｌ）をモリブデン（Ｍｏ）やチタン（Ｔｉ）等で挟んだ多層構造の金属膜を含む。配線層ＷＬ２の配線材料は配線層ＷＬ１の配線材料よりも比抵抗が低くても良い。画素スイッチのソース電極やドレイン電極等も絶縁膜１１上に形成される。信号線ＳＬおよび絶縁膜１１の各々の上に絶縁膜１２が配置される。信号線ＳＬはＸ方向に延びる。絶縁膜１２は例えばアクリル系の感光性樹脂を含む。
【００４６】
第３層目の配線層ＷＬ３が絶縁膜１２上に形成される。主にコモン線ＣＭＬが配線層ＷＬ３に形成される。配線層ＷＬ３に形成された導体パターンは配線層ＷＬ２と同様に、例えばアルミニウム（Ａｌ）をモリブデン（Ｍｏ）やチタン（Ｔｉ）等で挟んだ多層構造の金属膜を含む。コモン線ＣＭＬはＹ方向に延びる。絶縁膜１３はコモン線ＣＭＬおよび絶縁膜１２の各々の上に形成される。絶縁膜１３は例えばアクリル系の感光性樹脂からなる。
【００４７】
複数の共通電極ＣＥは絶縁膜１３上に形成される。共通電極ＣＥはタッチ検出用の検出電極Ｒｘを兼ねる。共通電極ＣＥはＩＴＯ（Indium tin oxide）又はＩＺＯ（Indium Zinc Oxide）等の透明な導電材料により構成されても良い。表示装置が縦電界モード（例えばＴＮモード又はＶＡモード）の表示装置である場合、共通電極ＣＥは第２基板ＳＵＢ２に形成されても良い。絶縁膜１３が共通電極ＣＥとコモン線ＣＭＬとの間に介在する。ただし、図４に示すように、コモン線ＣＭＬの一部分と共通電極ＣＥの一部分は電気的に接続される。表示装置が外光の反射を利用する反射型表示装置である場合、共通電極ＣＥは金属材料であっても良い。
【００４８】
絶縁膜１４は共通電極ＣＥの上に形成される。画素電極ＰＥは絶縁膜１４上に形成される。各画素電極ＰＥは互いに隣り合う２つの信号線ＳＬの間に配置され、共通電極ＣＥと対向する。画素電極ＰＥは例えばＩＴＯ又はＩＺＯ等の透明な導電材料又は金属材料からなる。配向膜ＡＬ１は画素電極ＰＥおよび絶縁膜１４を覆っている。
【００４９】
第２基板ＳＵＢ２はガラス基板や樹脂基板等の光透過性を有する絶縁基板２０を備える。第２基板ＳＵＢ２は絶縁基板２０の第１基板ＳＵＢ１に対向する側に、遮光膜であるブラックマトリクスＢＭ、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ、オーバーコート層ＯＣＬ、配向膜ＡＬ２及び導電膜ＣＤＦを備える。
【００５０】
ブラックマトリクスＢＭは絶縁基板２０の第１基板ＳＵＢ１側の面に形成され、各画素を区画する遮光領域である。カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢはそれぞれ絶縁基板２０の第１基板ＳＵＢ１側の面に形成される。表示パネルＰＮＬの表示面をその面に垂直な方向から視ると、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢの各々の一部がブラックマトリクスＢＭと重なっている。カラーフィルタＣＦＲは赤色成分の波長の光を透過するカラーフィルタであり、カラーフィルタＣＦＧは緑色成分の波長の光を透過するカラーフィルタであり、カラーフィルタＣＦＢは青色成分の波長の光を透過するカラーフィルタである。オーバーコート層ＯＣＬはカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢを覆っている。オーバーコート層ＯＣＬは透明な樹脂材料からなる。配向膜ＡＬ２はオーバーコート層ＯＣＬを覆っている。
【００５１】
共通電極ＣＥはＩＴＯ等の透明な材料からなるが、抵抗値が高い。この共通電極の抵抗値を下げるために、配線層ＷＬ３のブラックマトリクスＢＭで遮光されている領域に第３メタル配線と称するメタル配線３Ｍが設けられる。
【００５２】
導電膜ＣＤＦは絶縁基板２０が有する平面のうち、液晶層ＬＱと対向する面の反対側の平面に配置される。導電膜ＣＤＦは例えばＩＴＯ又はＩＺＯ等の透明な導電材料からなる。導電膜ＣＤＦは外部からの電磁波の影響が液晶層ＬＱ等に及ぶことを抑制するシールド層として機能する。液晶層ＬＱを駆動する方式が、ＴＮモードや、ＶＡモード等の縦電界モードの場合、電極が第２基板ＳＵＢ２に設けられ、この電極がシールド層としても機能するので、導電膜ＣＤＦは省略できる。相互容量方式によるタッチ検出を行う場合、パターニングされた複数の導電膜ＣＤＦが絶縁基板２０に形成される。この複数の導電膜ＣＤＦがタッチ検出用の検出電極として用いられても良い。
【００５３】
表示パネルＰＮＬは光学素子ＯＤ１、ＯＤ２を備える。光学素子ＯＤ１は絶縁基板１０とバックライトユニットＢＬとの間に配置される。光学素子ＯＤ２は絶縁基板２０の上方、すなわち絶縁基板２０を挟んで第１基板ＳＵＢ１と反対側に配置される。光学素子ＯＤ１と光学素子ＯＤ２はそれぞれ少なくとも偏光板を含んでおり、必要に応じて位相差板を含んでいてもよい。
【００５４】
［タッチ検出］  
表示パネルＰＮＬが検出電極Ｒｘを利用して指、タッチペン等の入力物体の位置、すなわち入力位置を検出する方法について説明する。表示パネルＰＮＬは自己容量方式を用いて検出電極Ｒｘにて検出した静電容量の変化に基づいて入力位置情報を判断することができる。これにより、表示パネルＰＮＬのタッチ検出面ＴＤＳ（図３）に指が接触する又は近接することを検出することができる。タッチ検出面ＴＤＳは光学素子ＯＤ２の一方の面であって、第２基板ＳＵＢ２と反対側の面である。
【００５５】
以下、自己容量方式を用いたタッチ検出の原理および方法について説明する。ただし、表示パネルＰＮＬは相互容量方式を用いて検出電極Ｒｘにて検出した静電容量の変化に基づいて入力位置情報を判断してもよい。自己容量方式の検出と相互容量方式の検出が交互に実施されてもよい。表示装置が自己容量方式用の検出電極と相互容量方式用の検出電極をそれぞれ独立して有する場合、自己容量方式と相互容量方式が同時に実施されてもよい。自己容量方式によるタッチ検出は、検出電極Ｒｘ自身に駆動信号を入力し、検出電極Ｒｘ自身から出力される信号の変化に基づいて行われる。
【００５６】
自己容量方式を用いたタッチ検出方法の原理を説明する。自己容量方式は検出電極Ｒｘが有する容量Ｃｘ１及び検出電極Ｒｘにタッチする利用者の指等により生じる容量Ｃｘ２を利用する。図６〜図９は自己容量方式によるタッチ検出の回路動作を模式的に示す説明図である。
【００５７】
図６および図７は表示パネルＰＮＬのタッチ検出面に利用者の指がタッチしていない状態を示す。この状態では、検出電極Ｒｘと指との間に静電容量結合は生じていない。図６はスイッチＳＷ１により検出電極Ｒｘが電源Ｖｄｄに接続された状態を示す。図７はスイッチＳＷ１により検出電極Ｒｘが電源Ｖｄｄとは分離され、検出電極Ｒｘがコンデンサとしての容量Ｃｙ１に接続された状態を示す。
【００５８】
図６に示す状態において、電源Ｖｄｄから容量Ｃｘ１に向かって電荷Ｑ１が流れ、容量Ｃｘ１は充電される。図７に示す状態において、容量Ｃｘ１から容量Ｃｙ１に向かって電荷Ｑ２が流れ、容量Ｃｘ１は放電される。容量Ｃｘ１が充電されることは検出電極Ｒｘに対して書込み信号が書込まれることを意味する。容量Ｃｘ１が放電されることは検出電極Ｒｘに生じた静電容量の変化を示す読取り信号を読取ることを意味する。
【００５９】
図８および図９は表示パネルＰＮＬのタッチ検出面ＴＤＳに利用者の指がタッチしている状態を示す。この状態では、検出電極Ｒｘと指との間に静電容量結合が生じている。図８はスイッチＳＷ１により検出電極Ｒｘが電源Ｖｄｄに接続された状態を示す。図９はスイッチＳＷ１により検出電極Ｒｘが電源Ｖｄｄから遮断され、検出電極Ｒｘが容量Ｃｙ１に接続された状態を示す。
【００６０】
図８に示す状態において、電源Ｖｄｄから容量Ｃｘ１に向かって電荷Ｑ３が流れ、容量Ｃｘ１は充電される。図９に示す状態において、容量Ｃｘ１から容量Ｃｙ１に向かって電荷Ｑ４が流れ、容量Ｃｘ１は放電される。
【００６１】
図７に示す容量Ｃｘ１の放電時に容量Ｃｙ１に充電される電圧の時間依存性と、図９に示す容量Ｃｘ１の放電時に容量Ｃｙ１に充電される電圧の時間依存性とは、図９の状態は容量Ｃｘ２が存在するために異なる。したがって、自己容量方式では容量Ｃｙ１の電圧の時間依存性が容量Ｃｘ２の有無により異なることを利用して、入力位置情報（例えば操作入力の有無）を判断する。
【００６２】
自己容量方式を実現する回路の例について説明する。図１０は自己容量方式を実現する回路の一例を示す。図１１は図１０に示す回路において、電源Ｖｄｄから出力される交流矩形波、検出電極Ｒｘの電圧及び検出器ＤＥＴの出力としての電圧の時間依存性の例を示す。図１０では検出電極Ｒｘの容量を容量Ｃｘ１と称する。図４に示すスイッチ回路部ＳＷＧが検出部ＳＥと検出電極Ｒｘとの間の検出信号線ＤＳＬの途中に接続される。
【００６３】
図１０に示すように、スイッチＳＷ１をオン、オフすることにより、検出電極Ｒｘは電源Ｖｄｄとの電気的な接続状態がオン、オフされる。スイッチＳＷ２をオン、オフすることにより、検出電極Ｒｘは検出器ＤＥＴ（例えば電圧検出器）との電気的な接続状態がオン、オフされる。検出器ＤＥＴは積分回路であって、例えばオペアンプＯＰｄと容量ＣｄとスイッチＳＷ３を備える。オペアンプＯＰｄの非反転入力端子はスイッチＳＷ２を介して検出電極Ｒｘと接続される。オペアンプＯＰｄの反転入力端子には参照信号Ｖｒｅｆが入力される。
【００６４】
図１１に示すように、電源Ｖｄｄは時刻Ｔ０１と時刻Ｔ０２との時間差を周期とし、電圧Ｖｄｒの波形高さを有する交流矩形波Ｓｇを出力する。交流矩形波Ｓｇは例えば数ｋＨｚ〜数百ｋＨｚ程度の周波数を有する。検出器ＤＥＴは交流矩形波Ｓｇに応じた電流の変動を電圧の変動（波形Ｖｄｅｔ０と波形Ｖｄｅｔ１）に変換する。波形Ｖｄｅｔ０と波形Ｖｄｅｔ１は波形Ｖｄｅｔと総称する。
【００６５】
図１０を用いて説明したように、スイッチＳＷ１およびスイッチＳＷ２をオン、オフすることにより検出電極Ｒｘと電源Ｖｄｄおよび検出器ＤＥＴとの電気的な接続状態を切り替えることができる。図１１において、時刻Ｔ０１で交流矩形波Ｓｇは電圧Ｖｄｒ分だけ上昇する。時刻Ｔ０１でスイッチＳＷ１をオンし、スイッチＳＷ２をオフする。このため、時刻Ｔ０１で検出電極Ｒｘの電圧Ｖｘも電圧Ｖｄｒ分だけ上昇する。時刻Ｔ１１より前にスイッチＳＷ１をオフする。このとき、スイッチＳＷ１およびスイッチＳＷ２の両方がオフであれば、検出電極Ｒｘは電気的に浮遊した状態、すなわちフローティング状態である。しかし、検出電極Ｒｘの容量Ｃｘ１（図６）又は検出電極Ｒｘの容量Ｃｘ１に指等のタッチにより追加された容量Ｃｘ２（図８）を加えた容量Ｃｘ１＋Ｃｘ２によって、検出電極Ｒｘの電圧Ｖｘは電圧Ｖｄｒの上昇が維持された電圧である。さらに、時刻Ｔ１１より前にスイッチＳＷ３をオンし、その後時刻Ｔ１１より前にスイッチＳＷ３をオフする。この動作により、検出器ＤＥＴの出力としての電圧Ｖｄｅｔがリセットされる。このリセット動作を行った後、検出器ＤＥＴの電圧Ｖｄｅｔは参照信号Ｖｒｅｆと略等しい電圧となる。
【００６６】
続いて、時刻Ｔ１１でスイッチＳＷ２をオンする。これにより、検出器ＤＥＴの非反転入力端子に入力される電圧は検出電極Ｒｘの電圧Ｖｘに等しくなる。その後、検出器ＤＥＴの反転入力部の電圧は検出電極Ｒｘの容量Ｃｘ１（又は上記した容量Ｃｘ１＋Ｃｘ２）及び検出器ＤＥＴに含まれる容量Ｃｄに起因した時定数に応じた応答速度で参照信号Ｖｒｅｆと同程度の値まで低下する。検出電極Ｒｘの容量Ｃｘ１（又は容量Ｃｘ１＋Ｃｘ２）に蓄積されていた電荷が検出器ＤＥＴに含まれる容量Ｃｄに移動するので、検出器ＤＥＴの電圧Ｖｄｅｔが上昇する。電圧Ｖｄｅｔは検出電極Ｒｘに指等の物体がタッチしていないときは実線で示す波形Ｖｄｅｔ０となる。Ｖｄｅｔ０＝Ｃｘ１×Ｖｄｒ／Ｃｄである。電圧Ｖｄｅｔは指等の物体がタッチしてその物体の影響による容量が付加されたときは破線で示す波形Ｖｄｅｔ１となる。Ｖｄｅｔ１＝（Ｃｘ１＋Ｃｘ２）×Ｖｄｒ／Ｃｄである。
【００６７】
その後、検出電極Ｒｘの容量Ｃｘ１（又は容量Ｃｘ１＋Ｃｘ２）の電荷が容量Ｃｄに十分移動した後の時刻Ｔ３１でスイッチＳＷ２をオフし、スイッチＳＷ１およびスイッチＳＷ３をオンする。この動作により、検出電極Ｒｘの電圧は交流矩形波Ｓｇのローレベル、すなわち矩形波のうち相対的に低い方の電圧レベルと等しい電圧になる。スイッチＳＷ２をオフしスイッチＳＷ３をオンするリセット動作により、検出器ＤＥＴからの出力としての電圧はリセットされる。なお、スイッチＳＷ１をオンするタイミングはスイッチＳＷ２をオフした後、時刻Ｔ０２以前であればいずれのタイミングでもよい。また、検出器ＤＥＴをリセットさせるタイミングはスイッチＳＷ２をオフした後、時刻Ｔ１２以前であればいずれのタイミングでもよい。
【００６８】
タッチ検出を行う期間では図４に示す複数の検出電極Ｒｘのそれぞれに対して図６〜図１１を用いて説明した動作を所定の周波数（例えば数ｋＨｚ〜数百ｋＨｚ程度）で繰り返す。波形Ｖｄｅｔ０と波形Ｖｄｅｔ１との差分の絶対値｜ΔＶ｜に基づいて、外部からタッチ検出面にタッチした物体の有無（タッチの有無）を測定することができる。
【００６９】
上記では自己容量方式の動作原理及び自己容量方式を実現する回路の代表的な例を説明した。しかし、自己容量方式を実現する方法には種々の変形例がある。例えば上記した自己容量方式によるタッチ検出に代えて、あるいは上記した自己容量方式によるタッチ検出に加えて、以下のような変形例のタッチ検出を実施してもよい。指等の物体がタッチ検出面にタッチしていない場合には検出電極Ｒｘの電圧Ｖｘの波形は実線で示す波形Ｖｘ０となる。指等の物体がタッチしてその物体の影響による容量Ｃｘ２が付加されたときは検出電極Ｒｘの電圧Ｖｘの波形は破線で示す波形Ｖｘ１となる。このため、波形Ｖｘ０と波形Ｖｘ１がそれぞれ図１１に二点鎖線を用いて例示的に示す閾値電圧Ｖｔｈまで下がる時間を測定し比較すれば、外部からタッチ検出面にタッチした物体の有無（タッチの有無）を判定できる。
【００７０】
［ＣＤＭ駆動］  
実施形態は、タッチ検出のための検出電極の駆動法として、検出感度を高めタッチ検出精度を向上させることにより短い時間でタッチ検出を行うことができる符号分割選択（ＣＤＭ：Code Division Multiplexing）駆動法を用いてもよい。ＣＤＭ駆動法では、各行又は各列において所定数の検出電極をグループ化し、グループ内で複数の検出電極を同時に駆動及び検出し、同時に駆動する複数の検出電極の組み合わせを変えて同時駆動を数回行う。同時駆動で得られた信号を演算することにより、個々の検出信号の検出値の増幅された値を得ることができる。
【００７１】
図１２はＣＤＭ駆動のためのスイッチ回路部ＳＷＧ（図４に概略を示す）の動作を示す。行毎の駆動信号線ＴＳｐＬ１、ＴＳｐＬ２、…の一端がタッチ検出チップＴＳＣ（検出部ＳＥ）に接続され、行毎の駆動信号線ＴＳｐＬ１、ＴＳｐＬ２、…の他端が行毎の検出素子Ｒｘに接続される行毎のスイッチ回路ＳＷの第１入力端に接続される。全検出電極Ｒｘに共通のガード信号線ＴＳｎＬの一端がタッチ検出チップＴＳＣ（検出部ＳＥ）に接続され、ガード信号線ＴＳｎＬの他端が全部の検出素子Ｒｘに接続される全スイッチ回路ＳＷの第２入力端に接続される。一端が共通電極駆動回路ＣＤに接続される共通電位供給線ＶＤＣＬの他端が全検出素子Ｒｘに接続される全スイッチ回路ＳＷの第３入力端に接続される。各スイッチ回路ＳＷは制御パルス発生回路ＣＰＧからの駆動信号により列毎に制御される。図１２では、説明の便宜上、各スイッチ回路ＳＷを各行の検出素子Ｒｘの下に記載するが、実際には、図４に示すように、全部のスイッチ回路ＳＷは検出素子Ｒｘのアレイ全体の下、非表示領域ＮＤＡに纏めてスイッチ回路部ＳＷＧとして設けられる。駆動信号線ＴＳｐＬ１、ＴＳｐＬ２、…が図１０の検出信号線ＤＳＬに対応する。
【００７２】
スイッチ回路ＳＷの切り替えに応じて選択された検出電極Ｒｘに駆動信号線ＴＳｐＬ１、ＴＳｐＬ２、…を介して駆動信号が供給される。検出素子Ｒｘのアレイにおいて、一部の検出電極に駆動信号が供給給されると、駆動信号が供給される検出電極と供給されない検出電極との間に電位差が生じ、寄生容量が発生する場合がある。実施形態では、駆動信号が供給されない非選択の検出電極に対して、駆動信号と同じ波形の信号を供給し、寄生容量の発生を抑える。この非選択の検出電極に対して入力される駆動信号と同じ波形を有する信号をガード信号と称する。ガード信号は全ての検出電極に対して共通である。
【００７３】
表示期間にスイッチ回路ＳＷは共通電極駆動回路ＣＤから共通電位供給線ＶＤＣＬを介して供給される一定の直流電圧を全検出素子Ｒｘに供給するように制御される。タッチ検出期間にスイッチ回路ＳＷは、選択された検出電極には検出部ＳＥから駆動信号線ＴＳｐＬ１、ＴＳｐＬ２、…を介して供給される駆動信号を供給し、選択されない検出電極には検出部ＳＥからガード信号線ＴＳｎＬを介して供給されるガード信号を供給するように制御される。
【００７４】
図１３は図４のスイッチ回路部ＳＷＧのうちの１行分のスイッチ回路ＳＷの回路図である。説明の便宜上、検出素子アレイは６列を含むとする。各列ｊのスイッチ回路ＳＷは３つのスイッチＳＷｄｊ、ＳＷｐｊ、ＳＷｎｊからなる。説明の便宜上、スイッチはオン／オフスイッチとして示すが、ＴＦＴにより構成される。各行の検出素子Ｒｘに接続されるスイッチＳＷｄｊ、ＳＷｐｊ、ＳＷｎｊの第１端子はそれぞれ共通電位供給線ＶＤＣＬ、駆動信号線ＴＳｐＬ１、ガード信号線ＴＳｎＬに接続される。スイッチＳＷｄｊ、ＳＷｐｊ、ＳＷｎｊの第２端子は共通に接続され、共通接続点がコモン線ＣＭＬを介して検出電極Ｒｘｊに接続される。
【００７５】
全列のスイッチＳＷｄｊは制御パルス発生回路ＣＰＧから制御信号線ＣＳｄＬを介して供給される制御信号により、タッチ検出期間にオフされ、表示期間にオンされる。この結果、表示期間に共通電位供給線ＶＤＣＬからの共通電位が検出電極Ｒｘに供給される。スイッチＳＷｐｊとスイッチＳＷｎｊは制御パルス発生回路ＣＰＧから制御信号線ＣＳｎＬを介して供給される制御信号により列毎に相補的に駆動（一方がオンの時、他方はオフ）される。スイッチＳＷｐｊ、ＳＷｎｊは表示期間にオフされ、タッチ検出期間は各列毎に選択的に順次オンされる。この結果、タッチ検出期間に駆動信号又はガード信号が検出電極Ｒｘに供給される。他の行の検出電極も図１３と同様にそれぞれの行のスイッチ回路ＳＷに接続され、行毎のスイッチ回路ＳＷは行毎の検出部ＳＥに接続される。
【００７６】
図１４を参照してＣＤＭの原理を説明する。説明の便宜上、４行６列の検出電極Ｒｘを“ＣＤＭ３”で駆動する場合を説明する。“ＣＤＭ３”は３個の検出電極を１グループとし、２個の検出電極の同時駆動を３回行う駆動方法である。各回の駆動をスキャンと称する。３回のスキャンで１グループの駆動が完了する。ＣＤＭ駆動では、全ての行の同じ列の検出電極は同時に駆動される。なお、検出電極を１個ずつ駆動することを“ＣＤＭ１”とも称する。
【００７７】
１回目のｓｃａｎ１では１列目、２列目の検出電極Ｒｘ１１〜Ｒｘ４１、Ｒｘ１２〜Ｒｘ４２は駆動信号線ＴＳｐＬ１〜ＴＳｐＬ４に接続され、他の検出電極はガード信号線ＴＳｎＬに接続される。このため、ｓｃａｎ１で検出部ＳＥが各行ｉについて検出するのは、１列目、２列目の検出電極Ｒｘｉ１、Ｒｘｉ２の検出値の合計である。２回目のｓｃａｎ２では２列目、３列目の検出電極Ｒｘ１２〜Ｒｘ４２、Ｒｘ１３〜Ｒｘ４３は駆動信号線ＴＳｐＬ１〜ＴＳｐＬ４に接続され、他の検出電極はガード信号線ＴＳｎＬに接続される。このため、ｓｃａｎ２で検出部ＳＥが各行ｉについて検出するのは、２列目、３列目の検出電極Ｒｘｉ２、Ｒｘｉ３の検出値の合計である。３回目のｓｃａｎ３では１列目、３列目の検出電極Ｒｘ１１〜Ｒｘ４１、Ｒｘ１３〜Ｒｘ４３は駆動信号線ＴＳｐＬ１〜ＴＳｐＬ４に接続され、他の検出電極はガード信号線ＴＳｎＬに接続される。このため、ｓｃａｎ３で検出部ＳＥが各行ｉについて検出するのは、１列目、３列目の検出電極Ｒｘｉ１、Ｒｘｉ３の検出値の合計である。３回のスキャンの間に１列目、２列目、３列目の検出電極は２回ずつ駆動される。
【００７８】
次に、４列目〜６列目の検出電極のスキャンが１列目〜３列目のスキャンと同様に行われる。すなわち、４回目のｓｃａｎ４では４列目、５列目の検出電極Ｒｘ１４〜Ｒｘ４４、Ｒｘ１５〜Ｒｘ４５は駆動信号線ＴＳｐＬ１〜ＴＳｐＬ４に接続され、他の検出電極はガード信号線ＴＳｎＬに接続される。このため、ｓｃａｎ４で検出部ＳＥが各行ｉについて検出するのは、４列目、５列目の検出電極Ｒｘｉ４、Ｒｘｉ５の検出値の合計である。５回目のｓｃａｎ５では５列目、６列目の検出電極Ｒｘ１５〜Ｒｘ４５、Ｒｘ１６〜Ｒｘ４６は駆動信号線ＴＳｐＬ１〜ＴＳｐＬ４に接続され、他の検出電極はガード信号線ＴＳｎＬに接続される。このため、ｓｃａｎ５で検出部ＳＥが各行ｉについて検出するのは、５列目、６列目の検出電極Ｒｘｉ５、Ｒｘｉ６の検出値の合計である。６回目のｓｃａｎ６では４列目、６列目の検出電極Ｒｘ１４〜Ｒｘ４４、Ｒｘ１６〜Ｒｘ４６は駆動信号線ＴＳｐＬ１〜ＴＳｐＬ４に接続され、他の検出電極はガード信号線ＴＳｎＬに接続される。このため、ｓｃａｎ６で検出部ＳＥが各行ｉについて検出するのは、４列目、６列目の検出電極Ｒｘｉ４、Ｒｘｉ６の検出値の合計である。３回のスキャンの間に４列目、５列目、６列目の検出電極は２回ずつ駆動される。もしも、７列目以降の検出電極Ｒｘがあれば、３列分の検出電極のスキャンが１列目〜３列目のスキャンと同様に行われる。
【００７９】
図１５は図１４の“ＣＤＭ３”駆動を説明するためのスイッチのオン／オフを示すタイミングチャートである。図のハイレベルはスイッチがオンされることを示し、ローレベルはオフされることを示す。言い換えると、図１５はスイッチを制御する制御パルス発生回路ＣＰＧの制御を示すタイミングチャートでもある。実施形態の表示装置は、表示面ＤＳ（図３参照）に表示される画像を形成する表示動作を実施する表示動作期間ＦＬＤ及びタッチ検出面ＴＤＳへの指などの物体のタッチを検出するタッチ検出動作を実施するタッチ検出動作期間ＦＬＴを有する。表示動作期間ＦＬＤは表示期間とも称する。タッチ検出動作期間ＦＬＴは検出期間とも称する。表示動作ＦＬＤとタッチ検出動作ＦＬＴは繰り返し実施される。このため、図１５に示すタイムチャートでは、複数の表示期間ＦＬＤと複数の検出期間ＦＬＴが時間軸（横方向）に沿って交互に繰り返し実施される。
【００８０】
全ての行の全ての列の検出素子に関するスイッチＳＷｄは、検出期間ＦＬＴにオフされ、表示期間ＦＬＤにオンされる。全ての行の全ての列の検出素子に関するスイッチＳＷｐ、ＳＷｎは、表示期間ＦＬＤにオフされる。そのため、表示期間ＦＬＤに、共通電位供給線ＶＤＣＬからの共通電位がスイッチＳＷｄを介して全ての検出電極Ｒｘに供給される。表示期間ＦＬＤに、電気光学層である液晶層ＬＱ（図２参照）は映像信号に基づいて駆動され、表示画像が形成される。
【００８１】
検出期間ＦＬＴに、各行の検出素子に関するスイッチＳＷｐ、ＳＷｎは図１４に示すように２列分ずつがオンされ、オンされるスイッチが順次変更される。スイッチＳＷｐｊがオン（又はオフ）される時は、スイッチＳＷｎｊはオフ（又はオン）される。検出電極Ｒｘが６列とすると、ｓｃａｎ６の次に、ｓｃａｎ１が繰り返される。検出部ＳＥは検出期間ＦＬＴに高周波パルス状の駆動信号ＤＳｐと駆動信号と同じ波形のガード信号ＤＳｎを駆動信号線ＴＳｐＬとガード信号線ＴＳｎＬにそれぞれ出力する。このため、オンされる２つのスイッチＳＷｐにより選択された２列の検出電極Ｒｘには駆動信号ＤＳｐが供給され、それ以外の列の検出電極Ｒｘにはガード信号ＤＳｎが供給される。これにより、図６〜図１１を用いて説明した自己容量方式によるタッチ検出動作が実施される。検出部ＳＥが検出信号線ＤＳＬとしての駆動信号線ＴＳｐＬを介して検出するのは各行の２列の検出電極Ｒｘの検出値の合計であり、次のような演算処理により合計の検出値から個々の検出電極Ｒｘの検出値が求められる。
【００８２】
タッチ検出期間において、各行の１グループを構成する３列の検出電極Ｒｘのうちいずれか２列の検出電極Ｒｘが駆動信号線ＴＳｐＬを介して駆動信号ＤＳｐにより駆動されることは、駆動信号ＤＳｐが符号パターン（１は駆動信号ＤＳｐ、０はガード信号ＤＳｎ）により符号化されていると言える。符号パターンはスイッチＳＷｐのオン、オフに対応する。
【００８３】
検出電極Ｒｘ１１、Ｒｘ１２、Ｒｘ１３の検出値をｓ１１、ｓ１２、ｓ１３とすると、各スキャンにより検出された検出電極Ｒｘ１１、Ｒｘ１２、Ｒｘ１３の合計検出値Ｓｃ１、Ｓｃ２、Ｓｃ３は式１に示される。
【数１】
2018181203.tif 000003
【００８４】
駆動信号ＤＳｐが符号化されているので、式２に示すように、複数の検出電極Ｒｘの検出値の合計検出値Ｓｃ１、Ｓｃ２、Ｓｃ３に駆動信号ＤＳｐの符号パターンの逆行列を演算することにより、個々の検出電極の検出値ｓ１１、ｓ１２、ｓ１３の２倍の値を得ることができる。
【数２】
2018181203.tif 000004
【００８５】
検出部ＳＥが式２の演算を行うことにより、２つの検出電極Ｒｘの合計検出値から個々の検出電極Ｒｘの検出値を求めることができ、しかも求めた検出値は実際の検出値の２倍の値である。これにより、検出信号の振幅を増幅することができ、検出感度を上げることができる。
【００８６】
一例として、タッチ部の検出値が１．２、非タッチ部の検出値が１．０であり、検出電極Ｒｘ１２がタッチ部とする。検出電極Ｒｘ１２の検出値ｓ１２は１．２であり、他の検出電極Ｒｘ１１、Ｒｘ１３の検出値ｓ１１、ｓ１３は１．０であるので、スキャン１、２、３毎の合計検出値Ｓｃ１、Ｓｃ２、Ｓｃ３は次のようになる。
【００８７】
Ｓｃ１＝１ｘ１．０＋１ｘ１．２＋０ｘ１．０＝２．２
Ｓｃ２＝０ｘ１．０＋１ｘ１．２＋０ｘ１．０＝２．２
Ｓｃ３＝１ｘ１．０＋０ｘ１．２＋１ｘ１．０＝２．０
符号パターンの逆行列を演算すると、検出器Ｒｘ１１、Ｒｘ１２、Ｒｘ１３の信号は次のようになる。
【００８８】
検出器Ｒｘ１１の信号
＝１ｘＳｃ１＋（−１）ｘＳｃ２＋１ｘＳｃ３
＝２．２−２．２＋２．０
＝２．０
検出器Ｒｘ１２の信号
＝１ｘＳｃ１＋１ｘＳｃ２＋（−１）ｘＳｃ３
＝２．２＋２．２−２．０
＝２．４
検出器Ｒｘ１３の信号
＝（−１）ｘＳｃ１＋１ｘＳｃ２＋１ｘＳｃ３
＝−２．２＋２．２＋２．０
＝２．０
このように検出器Ｒｘ１１、Ｒｘ１２、Ｒｘ１３の信号は検出値の２倍の値となる。検出電極Ｒｘ１２の信号が他の検出電極の信号より高いので、検出電極Ｒｘ１２がタッチ電極であると判断できる。以下、同様に３列の検出電極の検出値が３回のスキャンで得られる。
【００８９】
タッチが検出された検出電極Ｒｘがある場合、タッチ検出面ＴＤＳ（図２参照）においてタッチが検出された検出電極Ｒｘの位置の座標が算出され、座標データが外部回路に出力される。図示しない外部回路は、取得した座標データに基づいて表示領域ＤＡの画像を変更する。位置座標の算出および座標データの出力は、例えば検出部ＳＥ１に含まれる回路（例えば、演算処理回路などのデータ処理回路）が行っても良い。データ処理回路は基板ＳＵＢ１上に形成されても良いし、ドライバチップＤＲＣ１内に形成されても良い。データ処理回路がフレキシブル配線板ＦＰＣ１上に形成されても良いし、表示パネルＰＮＬとは離れた場所に形成され、フレキシブル配線板ＦＰＣ１を介して接続されても良い。
【００９０】
タッチが検出された検出電極Ｒｘがない場合、外部回路に座標データは出力されない。あるいは、上記したデータ処理回路が、タッチが検出された検出電極Ｒｘがない事を意味する信号を外部回路に出力しても良い。
【００９１】
ＣＤＭ３に限らず、ＣＤＭ４、ＣＤＭ５、…等も可能である。例えば、ＣＤＭ４では、４個の検出電極を１グループとし、３個の検出電極の同時駆動を４回行うことがある。ここでは、３つの検出電極Ｒｘの合計検出値から個々の検出電極Ｒｘの検出値を求めると、実際の検出値の４倍の値が求められる。ＣＤＭ９では、５個の検出電極の同時駆動を９回行うことがある。同時に駆動する電極の数と同時駆動の回数は任意に選択できる。同時駆動する電極の数が大きいほど感度は向上する。
【００９２】
［スイッチ回路部ＳＷＧ］  
図４に示すように、検出電極Ｒｘアレイは表示領域ＤＡに配置され、スイッチ回路部ＳＷＧは非表示領域ＮＤＡに配置される。そのため、図１６に示すように、各行の検出電極Ｒｘとスイッチ回路部ＳＷＧとの距離は行毎に異なる。スイッチ回路部ＳＷＧから一番離れた検出電極Ｒｘ、例えば１行目の検出電極Ｒｘ１１〜Ｒｘ１６とスイッチ回路部ＳＷＧとを接続するコモン線ＣＭＬは一番長く、一番近い検出電極Ｒｘ、例えば４行目の検出電極Ｒｘ４１〜Ｒｘ４６とスイッチ回路部ＳＷＧとを接続するコモン線ＣＭＬは一番短い。コモン線の抵抗は長さに比例するので、スイッチ回路部ＳＷＧと各行の検出電極との間の抵抗は行毎に異なる。そのため、スイッチ回路部ＳＷＧに含まれる各スイッチＳＷｄ、ＳＷｐ、ＳＷｎを構成するＴＦＴのオン抵抗は全て同じである必要は無く、離れた検出電極に長い配線を介して接続されるＴＦＴのオン抵抗は小さくする必要があるが、近い検出電極に短い配線を介して接続されるＴＦＴのオン抵抗は大きくても良い。ＴＦＴのオン抵抗はチャネル幅に反比例する。そのため、１行目〜４行目の検出電極に接続されるＴＦＴ１６１、１６２、１６３、１６４のチャネル幅は全て同じである必要は無く、異なっていてもよい。１行目の検出電極Ｒｘ１１〜Ｒｘ１６に接続されるＴＦＴ１６１のチャネル幅が最も広く、２行目、３行目の検出電極に接続されるＴＦＴ１６２、１６３のチャネル幅は順次狭くなり、４行目の検出電極Ｒｘ４１〜Ｒｘ４６に接続されるＴＦＴ１６４のチャネル幅は最も狭くてもよい。図１７はＴＦＴの一例の平面図である。図１７（ａ）は４行目の検出電極に接続されるＴＦＴ１６４の一例を示す。図１７（ｂ）は１行目の検出電極に接続されるＴＦＴ１６１の一例を示す。このようにゲート配線Ｇａに沿ったＴＦＴ１６４のチャネル幅Ｗ１はＴＦＴ１６１のチャネル幅Ｗ２より狭い。
【００９３】
このように、スイッチ回路部ＳＷＧに含まれるＴＦＴの中でスイッチ回路部ＳＷＧに近い距離にある検出電極Ｒｘに接続されるＴＦＴは他のＴＦＴよりチャネル幅を狭くすることができる。そのため、ＴＦＴの占有面積が減り、第１基板ＳＵＢ１にスペースの余裕が生まれ、回路の実装、配線が容易になる。配線の自由度が上がり、配線の密度が下がると、寄生容量や寄生抵抗の発生も抑えることができる。
【００９４】
［検出電極と検出部との配線例］  
図１３に示すように、行方向にＣＤＭ駆動する場合、１つの駆動信号線ＴＳｐＬはスイッチＳＷｐを介して各行の全ての列の検出電極に接続される。列方向にＣＤＭ駆動する場合、図１８、図２０に示すような接続も可能である。
【００９５】
図１８は１つの駆動信号線ＴＳｐＬがスイッチ回路部ＳＷＧ内のスイッチＳＷｐを介して各列の全ての行の検出電極Ｒｘに接続される変形例を示す。例えば、駆動信号ＴＳｐＬ１がスイッチ回路部ＳＷＧを介して全ての行の１列目の検出電極Ｒｘ１１〜Ｒｘ４１に接続される。図１９は、比較のために図１３に対応する配線、すなわち１つの駆動信号線ＴＳｐＬがスイッチ回路部ＳＷＧを介して各行の全ての列の検出電極Ｒｘに接続される配線例を示す。例えば、駆動信号ＴＳｐＬ１がスイッチ回路部ＳＷＧを介して１行目の全ての列の検出電極Ｒｘ１１〜Ｒｘ１４に接続される。図１８では、１つの駆動信号線ＴＳｐＬに接続される検出電極Ｒｘが縦方向（Ｙ方向）に並んでいる。この場合、図１８では、スイッチ回路部ＳＷＧより下の非表示領域ＮＤＡでは駆動信号線ＴＳｐＬ１、ＴＳｐＬ２、ＴＳｐＬ３、ＴＳｐＬ４はそれぞれ各列の駆動電極に接続されているだけであるので、非表示領域ＮＤＡを狭くすることができる。図１９では、スイッチ回路部ＳＷＧより下の非表示領域ＮＤＡでは駆動信号線ＴＳｐＬ１、ＴＳｐＬ２、ＴＳｐＬ３、ＴＳｐＬ４がそれぞれ１列目〜４列目の駆動電極に接続されているので、非表示領域ＮＤＡを狭くすることが困難である。
【００９６】
さらに、図１８の構成は、駆動電極を所定数ずつ時分割的に順次選択し、その選択された駆動電極に対して駆動信号ＤＳｐを印加することにより、走査ピッチが選択された所定数の駆動電極の全長さよりも小さくなるように走査駆動する所謂束ね駆動の場合、Ｘ方向（横方向）の解像度を高くすることができる。
【００９７】
図２０は１つの駆動信号線ＴＳｐＬがスイッチ回路部ＳＷＧを介して、複数行×複数列、例えば２×２の検出電極Ｒｘに接続される変形例を示す。例えば、駆動信号ＴＳｐＬ１がスイッチ回路部ＳＷＧを介して２行×２列の４つの検出電極Ｒｘ１１、Ｒｘ１２、Ｒｘ２１、Ｒｘ２２に接続される。図２０では、１つの駆動信号線ＴＳｐＬに接続される検出電極ＲｘがＸ、Ｙ方向にアレイ状に並んでいる。この構成は、所謂束ね駆動の場合、Ｘ、Ｙ方向の解像度は均一である。そのため、完全なタッチではなく、ある程度の距離だけ離れている状態を検出するホバーモードの検出にも適用可能である。
【００９８】
［第１基板ＳＵＢ１上の配線レイアウト例］  
図２や図４に示すように、検出部ＳＥはフレキシブル配線板ＦＰＣ１上に配置されるＣＯＦチップであるタッチ検出チップＴＳＣに含まれる。検出電極ＲｘがＣＤＭ方式で駆動される場合、図１３に示すように行毎の検出電極に接続される多数の検出部ＳＥがタッチ検出チップＴＳＣ内に形成される。多数の検出部ＳＥから出力される駆動信号が多数の駆動信号線ＴＳｐＬとスイッチＳＷｐをそれぞれ介して多数の検出電極Ｒｘに供給される。多数の検出電極Ｒｘからの検出信号もスイッチＳＷｐ、駆動信号線ＴＳｐＬをそれぞれ介して多数の検出部ＳＥに供給される。多数の検出部ＳＥから出力されるガード信号は共通のガード信号線ＴＳｎＬと多数のスイッチＳＷｎを介して多数の検出電極Ｒｘに供給される。  第１基板ＳＵＢ１上の駆動信号線ＴＳｐＬとガード信号線ＴＳｎＬと映像信号のレイアウトを説明する。図２１（ａ）は比較例における配線レイアウトを示す。タッチ検出チップＴＳＣ内の多数の検出部ＳＥ（説明の便宜上、図２１では１つのみ示す）に接続される出力端子群２２２に接続される多数の駆動信号線ＴＳｐＬと、１本のガード信号線ＴＳｎＬがフレキシブル配線板ＦＰＣ１上を直線的にＹ方向に延され、第１基板ＳＵＢ１との接続点に形成されたＦＯＧ（Film on Glass）パッド群２２４に接続される。フレキシブル配線板ＦＰＣ１上には映像信号線も形成される。第１基板ＳＵＢ１上の破線２１０ａ、２１０ｂは多数の映像信号線の集合を示し、図示しないが、第１基板ＳＵＢ１上の多数の映像信号線２１０ａ、２１０ｂはフレキシブル配線板ＦＰＣ１上にも延される。映像信号線２１０ａ、２１０ｂの上端は第１基板ＳＵＢ１のガラス基板上のセレクタスイッチに接続され、下端は信号線駆動回路ＳＤに接続される。フレキシブル配線板ＦＰＣ１上で駆動信号線ＴＳｐＬとガード信号線ＴＳｎＬは映像信号線と交差できないので、多数の検出部ＳＥに接続される出力端子群２２２はタッチ検出チップＴＳＣ内の端部、例えば右端又は左端に纏められていることが多い。そのため、フレキシブル配線板ＦＰＣ１のＦＯＧパッド２２４も右端又は左端に纏められている。
【００９９】
多数の駆動信号線ＴＳｐＬと１本のガード信号線ＴＳｎＬは一箇所に形成されたＦＯＧパッド群２２４から第１基板ＳＵＢ１上で放射状に広がり、スイッチＳＷｐ、ＳＷｎに接続される。スイッチＳＷｐ、ＳＷｎは検出電極にそれぞれ接続される。ＦＯＧパッド群２２４が右端に纏められている場合、ＦＯＧパッド群２２４から左端のスイッチＳＷｐ、ＳＷｎまでの信号線は長く。長い信号線は抵抗値が高い。例えば、駆動信号線ＴＳｐＬとガード信号線ＴＳｎＬの総数を３６本とすると、３６個の検出部ＳＥのスイッチＳＷｐ、ＳＷｎに接続される３６本の駆動信号線ＴＳｐＬ、ガード信号線ＴＳｎＬの抵抗値の合計は下記のように求められる。駆動信号線とガード信号線の抵抗値は低い方が好ましい。
【０１００】
抵抗値の合計
＝（ＲｘＬ１）／（（Ｄ／（Ｌ１／（Ｌ１＋Ｌ２）ｘＮ）−Sep）
≒５５５Ω          （式３）
Ｒは駆動信号線ＴＳｐＬの配線層のシート抵抗、Ｌ１，Ｌ２はＦＯＧパッド群２２４のＸ方向の位置を規定するパラメータ、Ｄは第１基板ＳＵＢ１上での駆動信号線ＴＳｐＬ／ガード信号線ＴＳｎＬのＹ方向の長さ、Sepは駆動信号線ＴＳｐＬ／ガード信号線ＴＳｎＬの配線間のセパレーション、Ｎは駆動信号線ＴＳｐＬ／ガード信号線ＴＳｎＬの総数（ここでは、３６）とする。
【０１０１】
実施形態では、映像信号線２１０ａ、２１０ｂの領域がＸ方向において二分割されているので、図２１（ｂ）に示すように、フレキシブル配線版ＦＰＣ１のＦＯＧパッド２２４ａ、２２４ｂ、２２４ｃは３箇所、例えば中央、左端、右端の３カ所に分散される。駆動信号線ＴＳｐＬとガード信号線ＴＳｎＬの総数を３６本とすると、中央に１８個のＦＯＧパッド群２２４ｂ、左端、右端に夫々９個のＦＯＧパッド群２２４ａ、２２４ｃが形成される。ＦＯＧパッドが３分割されることに対応して、検出部ＳＥが接続されるタッチ検出チップＴＳＣの出力端子群も９本の駆動信号線／ガード信号線、１８本の駆動信号線／ガード信号線、９本の駆動信号線／ガード信号線が接続される３グループの出力端子群２２２ａ、２２２ｂ、２２２ｃに分割されるが、出力端子群２２２ａ、２２２ｂ、２２２ｃは比較例と同様にタッチ検出チップＴＳＣ内の端部、例えば右端又は左端に纏められている。
【０１０２】
出力端子群２２２ｃからの９本の駆動信号線／ガード信号線はフレキシブル配線板ＦＰＣ１上を直線的にＹ方向に延び、右端のＦＯＧパッド群２２４ｃに接続され、さらに第１基板ＳＵＢ１上で放射状に広がり、右側に位置するスイッチＳＷｐ、ＳＷｎに接続される。出力端子群２２２ｂからの１８本の駆動信号線／ガード信号線はタッチ検出チップＴＳＣ上で直線的にＸ方向に延ばされ、タッチ検出チップＴＳＣの中央からタッチ検出チップＴＳＣ上で直線的にＹ方向に延ばされ、中央のＦＯＧパッド群２２４ｂに接続される。１８本の駆動信号／ガード信号線は中央のＦＯＧパッドから第１基板ＳＵＢ１上で放射状に広がり、中央部に位置するスイッチＳＷｐ、ＳＷｎに接続される。出力端子２２２ａからの９本の駆動信号線／ガード信号線はタッチ検出チップＴＳＣの周囲（上、右、下、左）のフレキシブル配線ＦＰＣ１上を迂回され、タッチ検出チップＴＳＣの左端の外縁に沿ってＹ方向に直線的に延ばされ、左端のＦＯＧパッド２２４ａに接続される。９本の駆動信号／ガード信号線は左端のＦＯＧパッド２２４ａから放射状に広がり、左側に位置するスイッチＳＷｐ、ＳＷｎに接続される。
【０１０３】
ＦＯＧパッド群２２４ａ、２２４ｂ、２２４ｃを三箇所に分散配置したことにより、各ＦＯＧパッド群からスイッチＳＷｐ、ＳＷｎまでの駆動信号線とガード信号線の長さが図２１（ａ）に比べると短くすることができる。このように、３６本の駆動信号線／ガード信号線を９本、１８本、８本と分割すると、（式３）のＬ１が短くなるので、駆動信号線ＴＳｐＬ／ガード信号線ＴＳｎＬの抵抗値の合計は最大で約５０Ωと小さくなる。図示しないが、中央には設けず、ＦＯＧパッドの位置を左端、右端の２箇所とし、３６本の駆動信号線とガード信号線を１８本ずつに分割すると、駆動信号線とガード信号線の抵抗値の合計値は約１３５Ωである。
【０１０４】
図３に示したように、第１基板ＳＵＢ１では、絶縁基板１０上に３つの配線層ＷＬ１、ＷＬ２、ＷＬ３が順に配置される。絶縁基板１０に最も近い最も下の配線層ＷＬ１に走査線ＧＬが形成される。その上の配線層ＷＬ２に信号線ＳＬが形成される。最も上の配線層ＷＬ３にコモン線ＣＭＬと第３メタル配線３Ｍが形成される。
【０１０５】
図２１（ｂ）に示すように、ＦＯＧパッド群が中央、左端、右端の３カ所に分散して配置される場合の第１基板ＳＵＢ１上の駆動信号線ＴＳｐＬ、ガード信号線ＴＳｎＬ、映像信号線のレイアウトを図２２に示す。
【０１０６】
図２２（ａ）に示す例では、駆動信号線ＴＳｐＬ、ガード信号線ＴＳｎＬは、配線層ＷＬ３の第３メタル配線３Ｍ（図３参照）により形成され、映像信号線２１０ａ、２１０ｂは配線層ＷＬ２の信号線ＳＬ（図３参照）により形成される。このように、駆動信号線ＴＳｐＬ、ガード信号線ＴＳｎＬと映像信号線が第１基板ＳＵＢ１の異なる配線層に形成されるので、図２１（ｂ）と同様にＦＯＧパッド群２２４ａ、２２４ｂ、２２４ｃからスイッチＳＷｐ、ＳＷｎに放射状に広がる駆動信号線ＴＳｐＬとガード信号線ＴＳｎＬを映像信号線２１０ａ、２１０ｂ上に形成することができる。
【０１０７】
図２２（ａ）では、映像信号線２１０ａ、２１０ｂは単層の配線により形成されるが、映像信号線を多層化してもよい。例えば、映像信号線を配線層ＷＬ２の信号線ＳＬと配線層ＷＬ３の第３メタル配線３Ｍによる２層化構造、あるいは映像信号線を配線層Ｗ１の走査線ＧＬと配線層ＷＬ２の信号線ＳＬと配線層ＷＬ３の第３メタル配線３Ｍによる３層化構造としてもよい。その場合、映像信号線と同じ配線層により形成される駆動信号線とガード信号線は映像信号線上に形成することは出来ず、図２２（ｂ）または（ｃ）に示すように駆動信号線とガード信号線は映像信号線を避けて形成される。
【０１０８】
図２２（ｂ）に示す例では、駆動信号線ＴＳｐＬとガード信号線ＴＳｎＬは配線層ＷＬ２の信号線ＳＬにより形成され、映像信号線２１０ａ、２１０ｂは大部分が配線層ＷＬ２の信号線ＳＬにより形成されるが、一部で２層化構造とされる。例えば、Ｘ方向に一定間隔で配列される複数本の映像信号線は配線層ＷＬ２の信号線ＳＬと配線層ＷＬ３の第３メタル配線３Ｍにより二層化される。このため、映像信号線２１０ａ、２１０ｂが形成される領域のＹ方向の長さ、すなわち額縁の幅が図２２（ａ）の例に比べて小さくできる。このように、駆動信号線ＴＳｐＬ、ガード信号線ＴＳｎＬと映像信号線が第１基板ＳＵＢ１の同じ配線層ＷＬ２に形成されるので、図２１（ｂ）のようにＦＯＧパッド群２２４ａ、２２４ｂ、２２４ｃからスイッチＳＷｐ、ＳＷｎに駆動信号線ＴＳｐＬとガード信号線ＴＳｎＬを映像信号線２１０ａ、２１０ｂ上に放射状に形成することができない。そのため、図２２（ｂ）に示すように、左右のＦＯＧパッド群２２４ａ、２２４ｃからの駆動信号線とガード信号線は映像信号線２１０ａ、２１０ｂが形成される領域の周囲に沿って映像信号線２１０ａ、２１０ｂを迂回するように配線され、映像信号線２１０ａ、２１０ｂが形成される領域の上側（表示領域ＤＡに近い側）から左右のスイッチＳＷｐ、ＳＷｎに接続される。中央のＦＯＧパッド群２２４ｂからの駆動信号線とガード信号線は映像信号線２１０ａ、２１０ｂが形成される領域の間を直線的にＹ方向に延ばされ、映像信号線２１０ａ、２１０ｂが形成される領域の上側（表示領域ＤＡに近い側）から中央のスイッチＳＷｐ、ＳＷｎに接続される。映像信号線２１０ａ、２１０ｂは上端から第１基板ＳＵＢ１の走査線線ＧＬ層の配線によりスイッチＳＷｐ、ＳＷｎに接続される。
【０１０９】
図２２（ｃ）に示すさらに他の例では、駆動信号線ＴＳｐＬとガード信号線ＴＳｎＬは配線層ＷＬ３の第３メタル配線３Ｍにより形成され、映像信号線２１０ａ、２１０ｂは大部分が配線層ＷＬ２の信号線ＳＬにより形成されるが、一部の領域２２０ａ、２２０ｂでは映像信号線が配線層ＷＬ２の信号線ＳＬと配線層ＷＬ３の第３メタル配線３Ｍにより２層化される。このため、図２２（ｂ）の例と同様に額縁の幅が図２２（ａ）の例に比べて小さくできる。ＦＯＧパッド群２２４ａ、２２４ｂ、２２４ｃからの駆動信号線ＴＳｐＬとガード信号線ＴＳｎＬは領域２２０ａ、２２０ｂを覆わないように領域２２０ａ、２２０ｂ以外の映像信号線２１０ａ、２１０ｂ上に放射状に形成される。
【０１１０】
図２３（ａ）は図２２（ｃ）の領域２２０ａ（２２０ｂも同様）の平面図である。実線は配線層ＷＬ２の信号線ＳＬによる映像信号線を示し、破線は配線層ＷＬ３の第３メタル配線３Ｍによる映像信号線を示す。このように、配線層ＷＬ２の信号線ＳＬによる映像信号線は部分的に途中で配線層ＷＬ３の第３メタル配線３Ｍに接続され、２層化される。図２３（ｂ）、（ｃ）は図２３（ａ）のｂ領域、ｃ領域を拡大して示す。図２３（ｂ）、（ｃ）の実線は配線層ＷＬ３の第３メタル配線３Ｍによる映像信号線を示し、破線は配線層ＷＬ２の信号線ＳＬによる映像信号線を示す。
【０１１１】
［実施形態の纏め］  
実施形態によれば、以下の表示装置が提供される。
【０１１２】
（１）基板ＳＵＢ１上に２次元的に配列された複数の電極Ｒｘ／ＣＥを備える表示部と、
タッチ検出のための駆動信号を複数の電極に供給し、複数の電極からの信号を受信するタッチ検出回路ＳＥと、
タッチ検出回路と複数の電極の間に接続され、複数の電極のうちの少なくとも１つを選択する複数のトランジスタＳＷｄ、ＳＷｎ、ＳＷｐを備えるスイッチ回路ＳＷＧと、
を具備し、
複数のトランジスタは、第１長さの配線を介して複数の電極のうちの第１電極に接続される第１トランジスタ１６４と、第１長さより長い第２長さの配線を介して複数の電極のうちの第２電極に接続される第２トランジスタ１６１とを具備し、第１トランジスタ１６４のチャネル幅Ｗ１は第２トランジスタ１６１のチャネル幅Ｗ２より狭い表示装置。
【０１１３】
（２）  （１）記載の表示装置であって、
基板は表示エリアＤＡと表示エリアの外周の額縁エリアとを含み、
表示部は表示エリアに形成され、
スイッチ回路は額縁エリアに形成される表示装置。
【０１１４】
（３）  （２）記載の表示装置であって、
タッチ検出回路は、基板とホスト装置とを接続するフレキシブル配線板ＦＰＣ１に形成される表示装置。
【０１１５】
（４）  （３）記載の表示装置であって、
フレキシブル配線板は、基板との接続箇所に、複数の電極と夫々接続される複数のパッドを具備し、
タッチ検出回路は複数のパッドに夫々接続され、複数のパッドに複数の駆動信号を夫々供給し、複数のパッドから供給された複数の電極からの信号を検出する複数の検出部を具備し、
複数の検出部は複数の信号線を介して複数のパッドにそれぞれ接続され、
複数のパッドは少なくとも２か所に纏められている表示装置。
【０１１６】
（５）  （４）記載の表示装置であって、
複数の電極に映像信号を供給する映像信号線が基板に形成され、
映像信号線は２領域に形成され、
複数のパッドは、２領域の中間と、２領域の外側に纏められている表示装置。
【０１１７】
（６）  （５）記載の表示装置であって、
基板は複数の配線層を具備し、
映像信号線は第１配線層に形成され、複数の信号線は第２配線層に形成され、
複数の信号線は映像信号線に重なって形成される表示装置。
【０１１８】
（７）  （５）記載の表示装置であって、
基板は複数の配線層を具備し、
映像信号線は第１配線層に形成される部分と、第１配線層と第２配線層に形成される部分とを具備し、複数の信号線は第１配線層又は第２配線層に形成され、
複数の信号線は映像信号線に重ならず、映像信号線を避けて形成される表示装置。
【０１１９】
（８）  （２）記載の表示装置であって、
額縁エリアに形成され、複数のトランジスタの導通を制御する制御信号発生器ＣＰＧをさらに具備する表示装置。
【０１２０】
（９）  （８）記載の表示装置であって、
制御信号発生器は、符号化パターンに基づいて、１行に配列される第１の数：３の電極のうちの第２の数：２の電極を同時に選択し、選択する電極を変更して各電極を第２の数だけ駆動させ、
タッチ検出回路は、第１の数の電極からの信号を符号化パターンの逆行列に基づいて演算する表示装置。
【０１２１】
（１０）  （１）記載の表示装置であって、
タッチ検出回路は、外部物体の有無に応じて複数の電極の静電容量が変化することを検出する表示装置。
【０１２２】
（１１）  （１）記載の表示装置であって、
タッチ検出回路は複数の検出部を具備し、各検出部は、各行に配列される電極、各列に配列される電極、あるいは複数行×複数列に配列される電極に接続される表示装置。
【０１２３】
（１２）  基板ＳＵＢ１の上に２次元的に配列された複数の電極Ｒｘ／ＣＥを備える表示部と、
基板と外部装置とを接続するフレキシブル配線板に形成され、タッチ検出のための駆動信号を複数の電極に供給し、複数の電極からの信号を受信するタッチ検出回路ＳＥと、
基板の上に形成され、複数の電極のうちの少なくとも１つを選択する複数のトランジスタＳＷｄ、ＳＷｎ、ＳＷｐを備えるスイッチ回路ＳＷＧと、
を具備し、
フレキシブル配線板は、基板との接続箇所に、複数の電極と夫々接続される複数のパッドを具備し、
タッチ検出回路は複数のパッドに夫々接続され、複数のパッドに複数の駆動信号を夫々供給し、複数のパッドから供給された複数の電極からの信号を検出する複数の検出部を具備し、
複数の検出部は複数の信号線を介して複数のパッドにそれぞれ接続され、
複数のパッドは少なくとも２か所に纏められている表示装置。
【０１２４】
（１３）  （１２）記載の表示装置であって、
基板上に複数の電極に映像信号を供給する映像信号線が形成され、
映像信号線は２領域に形成され、
複数のパッドは、２領域の中間と、２領域の外側に纏められている表示装置。
【０１２５】
（１４）  （１３）記載の表示装置であって、
基板は複数の配線層を具備し、
映像信号線は第１配線層に形成され、複数の信号線は第２配線層に形成され、
複数の信号線は映像信号線に重なって形成される表示装置。
【０１２６】
（１５）  （１３）記載の表示装置であって、
基板は複数の配線層を具備し、
映像信号線は第１配線層に形成される部分と、第１配線層と第２配線層に形成される部分とを具備し、複数の信号線は第１配線層又は第２配線層に形成され、
複数の信号線は映像信号線に重ならず、映像信号線を避けて形成される表示装置。
【０１２７】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【０１２８】
ＳＵＢ１、ＳＵＢ２…基板、ＴＳＣ…タッチ検出チップ、ＤＲＣ…ドライバチップ、ＦＰＣ１、ＦＰＣ２…フレキシブル配線基板、ＳＥ…検出部、ＣＥ…共通電極、ＣＭＬ…コモン線、ＤＳ…ガード信号、ＤＳ…駆動信号、ＧＬ…走査線、ＳＬ…信号線、ＰＥ…画素電極、ＰＸ…画素、Ｒｘ…検出電極、ＳＷＧ…スイッチ回路部、ＳＷｄ，ＳＷｎ，ＳＷｐ…スイッチ。
【図１】
2018181203.tif 000005
【図２】
2018181203.tif 000006
【図３】
2018181203.tif 000007
【図４】
2018181203.tif 000008
【図５】
2018181203.tif 000009
【図６】
2018181203.tif 000010
【図７】
2018181203.tif 000011
【図８】
2018181203.tif 000012
【図９】
2018181203.tif 000013
【図１０】
2018181203.tif 000014
【図１１】
2018181203.tif 000015
【図１２】
2018181203.tif 000016
【図１３】
2018181203.tif 000017
【図１４】
2018181203.tif 000018
【図１５】
2018181203.tif 000019
【図１６】
2018181203.tif 000020
【図１７】
2018181203.tif 000021
【図１８】
2018181203.tif 000022
【図１９】
2018181203.tif 000023
【図２０】
2018181203.tif 000024
【図２１】
2018181203.tif 000025
【図２２】
2018181203.tif 000026
【図２３】
2018181203.tif 000027