(57)【要約】【課題】データ信号のばらつきを低減する。【解決手段】電気光学装置は、複数の第１画素と、複数の第２画素と、第１画素に第１データ信号を供給して当該第１画素を駆動する第１供給部と、第２画素に第２データ信号を供給して当該第２画素を駆動する第２供給部と、第１供給部に第３データ信号を供給し、第２供給部に第４データ信号を供給する制御部と、を含む。第１供給部は、第３データ信号に基づいて第１データ信号を生成し、第２供給部は、第４データ信号に基づいて第２データ信号を生成し、制御部は、第３データ信号の元になる第５データ信号と、第４データ信号の元になる第６データ信号とを、個別に補正して第３データ信号と第４データ信号とを生成する。【選択図】図２
2018072653.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１画素と、
複数の第２画素と、
前記第１画素に第１データ信号を供給して当該第１画素を駆動する第１供給部と、
前記第２画素に第２データ信号を供給して当該第２画素を駆動する第２供給部と、
前記第１供給部に第３データ信号を供給し、前記第２供給部に第４データ信号を供給する制御部と、を含み、
前記第１供給部は、前記第３データ信号に基づいて前記第１データ信号を生成し、
前記第２供給部は、前記第４データ信号に基づいて前記第２データ信号を生成し、
前記制御部は、前記第３データ信号の元になる第５データ信号と、前記第４データ信号の元になる第６データ信号とを、個別に補正して前記第３データ信号と前記第４データ信号とを生成することを特徴とする電気光学装置。
【請求項２】
第１補正量と第２補正量とを記憶する記憶部を含み、
前記制御部は、前記第１補正量を用いて前記第５データ信号を補正し、前記第２補正量を用いて前記第６データ信号を補正する、
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１補正量は、正極性用の第１補正量と負極性用の第１補正量とを含み、前記第２補正量は、正極性用の第２補正量と負極性用の第２補正量とを含み、
前記制御部は、
前記第１データ信号の極性が正極性になる場合には、前記第５データ信号を前記正極性用の第１補正量を用いて補正し、当該極性が負極性になる場合には、前記第５データ信号を前記負極性用の第１補正量を用いて補正し、
前記第２データ信号の極性が正極性になる場合には、前記第６データ信号を前記正極性用の第２補正量を用いて補正し、当該極性が負極性になる場合には、前記第６データ信号を前記負極性用の第２補正量を用いて補正する、
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記制御部は、
前記第１データ信号の極性が正極性になる場合と、当該極性が負極性になる場合とで、前記第５データ信号に、前記第１補正量に基づく補正量を加算するか減算するかを切り換え、
前記第２データ信号の極性が正極性になる場合と、当該極性が負極性になる場合とで、前記第６データ信号に、前記第２補正量に基づく補正量を加算するか減算するかを切り換える、
ことを特徴とする請求項２に記載の電気光学装置。
【請求項５】
前記複数の第１画素は、複数の走査線と複数の第１信号線との交差の各々に対応して設けられ、
前記複数の第２画素は、前記複数の走査線と複数の第２信号線との交差の各々に対応して設けられ、
前記第１補正量および前記第２補正量は、前記走査線の延在方向の位置に応じた補正量であり、
前記制御部は、
前記第１データ信号の供給先となる第１画素の前記延在方向における位置に応じた第１補正量を用いて、前記第５データ信号を補正し、
前記第２データ信号の供給先となる第２画素の前記延在方向における位置に応じた第２補正量を用いて、前記第６データ信号を補正する、
ことを特徴とする請求項２から４のいずれか１項に記載の電気光学装置。
【請求項６】
前記記憶部は、前記延在方向の複数の第１位置と、前記複数の第１位置の各々についての前記第１補正量と、前記延在方向の複数の第２位置と、前記複数の第２位置の各々についての前記第２補正量と、を記憶し、
前記制御部は、
前記第１データ信号の供給先となる第１画素の前記延在方向における位置が、前記複数の第１位置のいずれとも異なる場合、前記第５データ信号についての補正量を、前記第１補正量を用いた線形補間で算出し、算出した補正量で前記第５データ信号を補正し、
前記第２データ信号の供給先となる第２画素の前記延在方向における位置が、前記複数の第２位置のいずれとも異なる場合、前記第６データ信号についての補正量を、前記第２補正量を用いた線形補間で算出し、算出した補正量で前記第６データ信号を補正する、
ことを特徴とする請求項５に記載の電気光学装置。
【請求項７】
前記第１補正量は、前記第５データ信号の階調レベルに応じた補正量であり、
前記第２補正量は、前記第６データ信号の階調レベルに応じた補正量であり、
前記制御部は、
前記第１補正量を用いて前記第５データ信号を補正し、
前記第２補正量を用いて前記第６データ信号を補正する、
ことを特徴とする請求項２から６のいずれか１項に記載の電気光学装置。
【請求項８】
前記記憶部は、複数の第１階調レベルと、前記複数の第１階調レベルの各々についての前記第１補正量と、複数の第２階調レベルと、前記複数の第２階調レベルの各々についての前記第２補正量と、を記憶し、
前記補正部は、
前記第５データ信号の階調レベルが前記複数の第１階調レベルのいずれとも異なる場合、前記第５データ信号についての補正量を、前記第１補正量を用いた線形補間で算出し、算出した補正量で前記第５データ信号を補正し、
前記第６データ信号の階調レベルが前記複数の第２階調レベルのいずれとも異なる場合、前記第６データ信号についての補正量を、前記第２補正量を用いた線形補間で算出し、算出した補正量で前記第６データ信号を補正する、
ことを特徴とする請求項７に記載の電気光学装置。
【請求項９】
請求項１から８のいずれか１項に記載の電気光学装置を備えることを特徴とする電子機器。
【請求項１０】
第１供給部が第１データ信号を供給して複数の第１画素を駆動し、第２供給部が第２データ信号を供給して複数の第２画素を駆動する電気光学装置の駆動方法において、
制御部が、第３データ信号の元になる第５データ信号と、第４データ信号の元になる第６データ信号とを、個別に補正して前記第３データ信号と前記第４データ信号とを生成し、
前記第１供給部が、前記第３データ信号に基づいて前記第１データ信号を生成し、
前記第２供給部が、前記第４データ信号に基づいて前記第２データ信号を生成する、
ことを特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電子機器および駆動方法に関する。
【背景技術】
【０００２】
高精細な電気光学装置（例えば、液晶表示装置）において複数の駆動回路を用いてデータ信号を出力する場合、駆動回路の個体差等に起因して駆動回路間でデータ信号がばらつくことがある。このばらつきは、電気光学装置での輝度むら等を引き起こす。
特許文献１には、隣り合った駆動回路間での出力偏差が小さくなるように駆動回路を配置することで輝度むらを低減する技術が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１００２３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の技術のように、隣り合った駆動回路の間での出力偏差が小さくなるように駆動回路が配置されても、駆動回路間でのデータ信号のばらつきは変わらない。このため、特許文献１に記載の技術では、データ信号のばらつきに起因する画質の低下が生じるおそれがある。
【０００５】
本発明は上述した事情に鑑みてなされたものであり、データ信号のばらつきに起因する画質の低下を抑制することを解決課題とする。
【課題を解決するための手段】
【０００６】
本発明の電気光学装置の一態様は、複数の第１画素と、複数の第２画素と、前記第１画素に第１データ信号を供給して当該第１画素を駆動する第１供給部と、前記第２画素に第２データ信号を供給して当該第２画素を駆動する第２供給部と、前記第１供給部に第３データ信号を供給し、前記第２供給部に第４データ信号を供給する制御部と、を含み、前記第１供給部は、前記第３データ信号に基づいて前記第１データ信号を生成し、前記第２供給部は、前記第４データ信号に基づいて前記第２データ信号を生成し、前記制御部は、前記第３データ信号の元になる第５データ信号と、前記第４データ信号の元になる第６データ信号とを、個別に補正して前記第３データ信号と前記第４データ信号とを生成することを特徴とする。
この態様によれば、制御部が、第３データ信号の元になる第５データ信号と、第４データ信号の元になる第６データ信号とを、個別に補正して、第３データ信号と第４データ信号とを生成する。このため、第３データ信号と第４データ信号との間に、第１供給部と第２供給部との個体差等に応じた差異を加えることができる。したがって、第１供給部と第２供給部との間の個体差等に応じた第１データ信号と第２データ信号との間の差異を、第３データ信号と第４データ信号との間の差異によって相殺もしくは低減することが可能になる。その結果、第１データ信号と第２データ信号との間のばらつきに起因する画質の低下を抑制可能になる。
【０００７】
上述した電気光学装置の一態様において、第１補正量と第２補正量とを記憶する記憶部を含み、前記制御部は、前記第１補正量を用いて前記第５データ信号を補正し、前記第２補正量を用いて前記第６データ信号を補正することが望ましい。
この態様によれば、第１補正量を用いて第５データ信号を補正して第３データ信号が生成され、第２補正量を用いて第６データ信号を補正して第４データ信号が生成される。このため、第１補正量と第２補正量を適宜設定することによって、第３データ信号と第４データ信号との間に、第１供給部と第２供給部との個体差等に応じた差異を加えることができる。したがって、第１供給部と第２供給部との間の個体差等に応じた第１データ信号と第２データ信号との間の差異を、第３データ信号と第４データ信号との間の差異によって相殺もしくは低減することが可能になる。その結果、第３データ信号を元に生成される第１データ信号と第４データ信号を元に生成される第２データ信号との間のばらつきに起因する画質の低下を抑制可能になる。
【０００８】
上述した電気光学装置の一態様において、前記第１補正量は、正極性用の第１補正量と負極性用の第１補正量とを含み、前記第２補正量は、正極性用の第２補正量と負極性用の第２補正量とを含み、前記制御部は、前記第１データ信号の極性が正極性になる場合には、前記第５データ信号を前記正極性用の第１補正量を用いて補正し、当該極性が負極性になる場合には、前記第５データ信号を前記負極性用の第１補正量を用いて補正し、前記第２データ信号の極性が正極性になる場合には、前記第６データ信号を前記正極性用の第２補正量を用いて補正し、当該極性が負極性になる場合には、前記第６データ信号を前記負極性用の第２補正量を用いて補正することが望ましい。
この態様によれば、第１データ信号と第２データ信号との間の極性に応じたばらつきを低減することができる。このため、第１データ信号と第２データ信号との間のばらつきに起因する画質の低下を抑制可能になる。
【０００９】
上述した電気光学装置の一態様において、前記制御部は、前記第１データ信号の極性が正極性になる場合と、当該極性が負極性になる場合とで、前記第５データ信号に、前記第１補正量に基づく補正量を加算するか減算するかを切り換え、前記第２データ信号の極性が正極性になる場合と、当該極性が負極性になる場合とで、前記第６データ信号に、前記第２補正量に基づく補正量を加算するか減算するかを切り換えることが望ましい。
この態様によれば、第１補正量に基づく補正量と、第２補正量に基づく補正量についての加減算の設定を容易に行うことが可能になる。
【００１０】
上述した電気光学装置の一態様において、前記複数の第１画素は、複数の走査線と複数の第１信号線との交差の各々に対応して設けられ、前記複数の第２画素は、前記複数の走査線と複数の第２信号線との交差の各々に対応して設けられ、前記第１補正量および前記第２補正量は、前記走査線の延在方向の位置に応じた補正量であり、前記制御部は、前記第１データ信号の供給先となる第１画素の前記延在方向における位置に応じた第１補正量を用いて、前記第５データ信号を補正し、前記第２データ信号の供給先となる第２画素の前記延在方向における位置に応じた第２補正量を用いて、前記第６データ信号を補正することが望ましい。
この態様によれば、第３データ信号と第４データ信号との間に、第１供給部と第２供給部との個体差等に起因する、画素位置に関する補正の差異を加えることができる。したがって、第１供給部と第２供給部との間の個体差等に応じた第１データ信号と第２データ信号との間の差異を、第３データ信号と第４データ信号との間の差異によって相殺もしくは低減することが可能になる。その結果、第３データ信号を元に生成される第１データ信号と第４データ信号を元に生成される第２データ信号との間のばらつきに起因する画質の低下を抑制可能になる。
【００１１】
上述した電気光学装置の一態様において、前記記憶部は、前記延在方向の複数の第１位置と、前記複数の第１位置の各々についての前記第１補正量と、前記延在方向の複数の第２位置と、前記複数の第２位置の各々についての前記第２補正量と、を記憶し、前記制御部は、前記第１データ信号の供給先となる第１画素の前記延在方向における位置が、前記複数の第１位置のいずれとも異なる場合、前記第５データ信号についての補正量を、前記第１補正量を用いた線形補間で算出し、算出した補正量で前記第５データ信号を補正し、前記第２データ信号の供給先となる第２画素の前記延在方向における位置が、前記複数の第２位置のいずれとも異なる場合、前記第６データ信号についての補正量を、前記第２補正量を用いた線形補間で算出し、算出した補正量で前記第６データ信号を補正することが望ましい。
この態様によれば、第１補正量および第２補正量の数が少なくても、第１データ信号と第２データ信号の間でのばらつきを低減することができる。
【００１２】
上述した電気光学装置の一態様において、前記第１補正量は、前記第５データ信号の階調レベルに応じた補正量であり、前記第２補正量は、前記第６データ信号の階調レベルに応じた補正量であり、前記制御部は、前記第１補正量を用いて前記第５データ信号を補正し、前記第２補正量を用いて前記第６データ信号を補正することが望ましい。
この態様によれば、データ信号のレベルに応じた補正を、第３データ信号と第４データ信号に対して個別に行え、第３データ信号を元に生成される第１データ信号と第４データ信号を元に生成される第２データ信号との間のばらつきに起因する画質の低下を抑制可能になる。
【００１３】
上述した電気光学装置の一態様において、前記記憶部は、複数の第１階調レベルと、前記複数の第１階調レベルの各々についての前記第１補正量と、複数の第２階調レベルと、前記複数の第２階調レベルの各々についての前記第２補正量と、を記憶し、前記補正部は、前記第５データ信号の階調レベルが前記複数の第１階調レベルのいずれとも異なる場合、前記第５データ信号についての補正量を、前記第１補正量を用いた線形補間で算出し、算出した補正量で前記第５データ信号を補正し、前記第６データ信号の階調レベルが前記複数の第２階調レベルのいずれとも異なる場合、前記第６データ信号についての補正量を、前記第２補正量を用いた線形補間で算出し、算出した補正量で前記第６データ信号を補正することが望ましい。
この態様によれば、第１補正量および第２補正量の数が少なくても、第１データ信号と第２データ信号の間でのばらつきを低減することができる。
【００１４】
本発明の電子機器の一態様は、上述した電気光学装置を備える。そのような電気光学装置は、画質の低下を抑制可能になる。
【００１５】
本発明の駆動方法の一態様は、第１供給部が第１データ信号を供給して複数の第１画素を駆動し、第２供給部が第２データ信号を供給して複数の第２画素を駆動する電気光学装置の駆動方法において、制御部が、第３データ信号の元になる第５データ信号と、第４データ信号の元になる第６データ信号とを、個別に補正して前記第３データ信号と前記第４データ信号とを生成し、前記第１供給部が、前記第３データ信号に基づいて前記第１データ信号を生成し、前記第２供給部が、前記第４データ信号に基づいて前記第２データ信号を生成する。
この態様によれば、制御部が、第３データ信号の元になる第５データ信号と、第４データ信号の元になる第６データ信号とを、個別に補正して、第３データ信号と第４データ信号とを生成する。このため、第３データ信号と第４データ信号との間に、第１供給部と第２供給部との個体差等に応じた差異を加えることができる。したがって、第１供給部と第２供給部との間の個体差等に応じた第１データ信号と第２データ信号との間の差異を、第３データ信号と第４データ信号との間の差異によって相殺もしくは低減することが可能になる。その結果、第１データ信号と第２データ信号との間のばらつきに起因する画質の低下を抑制可能になる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１実施形態の電気光学装置１の信号伝送系の一部の構成を示す図である。
【図２】電気光学装置１の構成を模式的に示す図である。
【図３】電気光学装置１の動作の説明図である。
【図４】信号処理フローを示す図である。
【図５】画素部１０の画素ＰIXを説明するための図である。
【図６】分配回路２１[１]〜２１[Ｊ]と、第１供給回路２００ａと、第２供給回路２００ｂとの一例を示した図である。
【図７】記憶部５０２ｂ１の一例を示した図である。
【図８】記憶部５０２ｂ２の一例を示した図である。
【図９】正極性用の第１補正量を記憶するＬＵＴ１−１を模式的に示した図である。
【図１０】負極性用の第１補正量を記憶するＬＵＴ１−２を模式的に示した図である。
【図１１】第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]を補正する例を示した図である。
【図１２】第１供給回路２００ａが駆動する画素のうち１００番の画素と階調２０４７とで表されるを位置を示した図である。
【図１３】水平同期信号ＨSYNCをカウントする動作を説明するためのフロー図である。
【図１４】補正動作を説明するためのフロー図である。
【図１５】第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]を補正する例を示した図である。
【図１６】第１供給回路２００ａが駆動する画素のうち０番の画素と階調１５２３とで表される位置を示した図である。
【図１７】本発明の第２実施形態の電気光学装置１Ａを示す図である。
【図１８】電子機器の形態（投射型表示装置）を示す図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照しながら本発明に係る実施の形態を説明する。なお、図面において各部の寸法や縮尺は実際のものと適宜異なる。また、以下に記載する実施の形態は、本発明の好適な具体例であるから技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
【００１８】
＜第１実施形態＞
図１は、本発明に係る第１実施形態である電気光学装置１の信号伝送系の一部の構成を示す図である。図２は、電気光学装置１の構成を模式的に示す図である。
【００１９】
＜電気光学装置１の概略＞
電気光学装置１は、電気光学パネル１００と、第１供給回路２００ａと、第２供給回路２００ｂと、フレキシブル（Flexible Printed Circuits）回路基板３００ａと、フレキシブル回路基板３００ｂと、制御回路５００を備えている。フレキシブル回路基板３００ａおよび３００ｂの一端は、電気光学パネル１００の一辺に接続され、フレキシブル回路基板３００ａおよび３００ｂの他端は、制御回路５００に接続されている。電気光学装置１は、例えば、電気光学パネル１００に、水平方向（ｘ方向）に４０９６個の画素が並んだ画素ラインを、垂直方向（ｙ方向）に２０４８個（２０４８ライン）を有する。このため、電気光学装置１は、フルハイビジョンの画素数に対して水平方向で２倍、垂直方向で２倍の画素数を有する。なお、電気光学装置１が有する画素数は適宜変更可能である。
【００２０】
電気光学パネル１００は、Ｒ（赤）とＧ（緑）とＢ（青）のいずれかに応じた階調を表示する。Ｒに応じた階調を表示するＲ用電気光学パネル１００を備えた電気光学装置１Ｒ、Ｇに応じた階調を表示するＧ用電気光学パネル１００を備えた電気光学装置１Ｇ、およびＢに応じた階調を表示するＢ用電気光学パネル１００を備えた電気光学装置１Ｂは、協働してカラー表示を行う（図１８参照）。
【００２１】
制御回路５００は、電気光学パネル１００の画素を駆動するためのデジタルデータ信号Ｄ−ＶIDを生成する。制御回路５００は、デジタルデータ信号Ｄ−ＶIDを、第１供給回路２００ａおよび第２供給回路２００ｂに供給する。制御回路５００は、データ信号補正部５０１および出力ばらつき補正部５０２を備える。出力ばらつき補正部５０２は、分配部５０２ａと、記憶部５０２ｂと、補正部５０２ｃとを含む。さらに、記憶部５０２ｂは、記憶部５０２ｂ１と記憶部５０２ｂ２を含み、補正部５０２ｃは、補正部５０２ｃ１と補正部５０２ｃ２とを含む。
【００２２】
フレキシブル回路基板３００ａおよびフレキシブル回路基板３００ｂには、信号を伝送するための配線（図１では省略）が設けられている。
フレキシブル回路基板３００ａおよびフレキシブル回路基板３００ｂの配線の一方の端部（接続端子３００ａ１、３００ｂ１）は、それぞれ、電気光学パネル１００の第１入力部１１０ａおよび第２入力部１１０ｂに接続されている。フレキシブル回路基板３００ａおよびフレキシブル回路基板３００ｂの配線の他方の端部は、制御回路５００が設けられている制御基板（不図示）に接続されている。第１供給回路２００ａおよび第２供給回路２００ｂは、それぞれフレキシブル回路基板３００ａおよびフレキシブル回路基板３００ｂの配線を介して、電気光学パネル１００と制御回路５００とに電気的に接続されている。
【００２３】
第１供給回路２００ａと第２供給回路２００ｂとの各々は、例えば、駆動用集積回路（ドライバーＩＣ）である。例えば、第１供給回路２００ａは、電気光学パネル１００の各画素ラインにおける水平方向の４０９６個の画素のうち、半分の２０４８個の画素を駆動する。第２供給回路２００ｂは、残りの２０４８個の画素を駆動する。第１供給回路２００ａおよび第２供給回路２００ｂは、それぞれ、フレキシブル回路基板３００ａおよびフレキシブル回路基板３００ｂにＣＯＦ（Chip On Film）技術によって実装されている。フレキシブル回路基板３００ａは、フレキシブル回路基板３００ｂに積層され、第１供給回路２００ａは、第２供給回路２００ｂに積層されている。このように本実施形態では、フレキシブル回路基板３００ａとフレキシブル回路基板３００ｂは、電気光学パネル１００の表示面に垂直な方向（ｚ方向）において一部が重なるように取り付けられる。第１供給回路２００ａおよび第２供給回路２００ｂは、制御回路５００から受信した信号に基づいて、データ信号ＶIDを生成して、電気光学パネル１００を駆動する。データ信号ＶIDは、いわゆるデータ信号であり、画像の表示に応じた異なる波形の信号であり、アナログ信号である。第１供給回路２００ａおよび第２供給回路２００ｂは、制御回路５００からデジタルデータ信号Ｄ−ＶIDおよび駆動制御のための各種の信号を受信する。デジタルデータ信号Ｄ−ＶIDは、電気光学パネル１００内の画素ＰIXの階調を時分割で指定するデジタル信号である。例えば、第１供給回路２００ａおよび第２供給回路２００ｂは、デジタルデータ信号Ｄ−ＶIDに基づいて、アナログのデータ信号ＶIDを生成し、それぞれが生成したデータ信号ＶIDを用いて、電気光学パネル１００の画素を駆動する。第１供給回路２００ａおよび第２供給回路２００ｂは、それぞれ、データ信号ＶIDが出力される複数のデータ線１６の各々に対してＤＡＣ（Ｄ／Ａコンバータ）２００ａ１（図２では、複数のＤＡＣ２００ａ１が１つにまとめて示されている）を備え、各ＤＡＣ２００ａ１がデジタルデータ信号Ｄ−ＶIDをアナログのデータ信号ＶIDに変換して出力する。
【００２４】
以降、第１供給回路２００ａが生成するデータ信号ＶIDと、第２供給回路２００ｂが生成するデータ信号ＶIDを区別する際、それぞれ、データ信号ＶID[ｏｄｄ]、データ信号ＶID[ｅｖｅｎ]と表記する。また、第１供給回路２００ａが受信するデジタルデータ信号Ｄ−ＶIDと、第２供給回路２００ｂが受信するデジタルデータ信号Ｄ−ＶIDを区別する際、それぞれ、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]、デジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]と表記する。データ信号ＶID[ｏｄｄ]は第１データ信号の一例である。データ信号ＶID[ｅｖｅｎ]は第２データ信号の一例である。デジタルデータ信号Ｄ−ＶID[ｏｄｄ]は第３データ信号の一例である。デジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]は第４データ信号の一例である。
【００２５】
電気光学パネル１００は、複数の画素ＰIXが行列状に配列されている画素部１０と、分配回路群２１と、走査線駆動回路２０と、第１入力部１１０ａと、第２入力部１１０ｂと、を備えている。
【００２６】
第１入力部１１０ａおよび第２入力部１１０ｂは入力端子群である。第１入力部１１０ａは、例えば、第１供給回路２００ａが出力した各種信号を、フレキシブル回路基板３００ａを介して受ける。第２入力部１１０ｂは、例えば、第２供給回路２００ｂが出力した各種信号を、フレキシブル回路基板３００ｂを介して受ける。電気光学パネル１００は、第１入力部１１０ａが受けた各種信号と、第２入力部１１０ｂが受けた各種信号と、に基づいて駆動する。
【００２７】
画素部１０には、走査線駆動回路２０から行方向（水平方向、ｘ方向）に沿って延びるＭ本（Ｍは自然数）の走査線１２と、分配回路群２１から列方向（垂直方向、ｙ方向）に沿って延びるＮ本（Ｎは自然数）の信号線１４とが形成されている。本実施形態では、Ｍ＝２０４８、Ｎ＝４０９６である。なお、Ｍは２０４８に限らず適宜変更可能であり、Ｎは４０９６に限らず適宜変更可能である。Ｍ本の走査線１２は、複数の走査線の一例である。Ｍ本の走査線１２とＮ本の信号線１４は、絶縁層を介して互いに交差している。
複数の画素ＰIXは、各走査線１２と各信号線１４との交差の各々に対応して設けられている。このため、複数の画素ＰIXは、縦Ｍ行×横Ｎ列の行列状に配列されている。各画素ＰIXは、走査線１２の選択時の信号線１４の電位に応じた階調を表示する。
画素部１０は、全領域を表示有効領域としてもよいが、周辺部の一部を非表示領域としてもよい。画素部１０の周辺部の走査線１２、信号線１４、画素ＰIXが、それぞれダミー走査線、ダミー信号線、ダミー画素として配置されてもよい。
Ｎ本の信号線１４は、Ｋ本を１単位としてＪ個の配線群（ブロック）Ｂ[ｊ]（ｊは、１≦ｊ≦Ｊの自然数、Ｊ＝Ｎ/Ｋ）に区分されている（Ｋ、Ｊは自然数）。すなわち、信号線１４は配線群Ｂごとにグループ化される。本実施形態ではＫ＝４である。なお、Ｋは４に限らず２以上の整数であればよい。本実施形態ではＮ＝４０９６でありＫ＝４であるため、信号線１４は、１０２４個の配線群Ｂに区分される。
Ｊ個の配線群Ｂ[１]〜Ｂ[Ｊ]は、Ｊ個のデータ線１６[１]〜１６[Ｊ]と１対１で対応する。データ線１６[１]〜１６[Ｊ]には、それぞれ、データ信号ＶID[ｏｄｄ]またはデータ信号ＶID[ｅｖｅｎ]が供給される。本実施形態では、Ｊは２以上の偶数であり、１単位のＫ本の信号線１４は相隣接（連続配置）するため、Ｊ個の配線群Ｂ[ｊ]は、奇数番目の配線群Ｂ[ｏｄｄ]と偶数番目の配線群Ｂ[ｅｖｅｎ]とが、交互に配置されている。配線群Ｂ[ｏｄｄ]は、奇数番目の配線群Ｂ[１]、Ｂ[３]・・・Ｂ[Ｊ−１]を含む。配線群Ｂ[ｏｄｄ]に属するＫ本の信号線１４に供給される電位を時分割で含むデータ信号ＶID[ｏｄｄ]が、第１入力部１１０ａを介して、第１供給回路２００ａから、配線群Ｂ[ｏｄｄ]に対応するデータ線１６[ｏｄｄ]に出力される。配線群Ｂ[ｅｖｅｎ]は、偶数番目の配線群Ｂ[２]、Ｂ[４]・・・Ｂ[Ｊ]を含む。配線群Ｂ[ｅｖｅｎ]に属するＫ本の信号線１４に供給される電位を時分割で含むデータ信号ＶID[ｅｖｅｎ]が、第２入力部１１０ｂを介して、第２供給回路２００ｂから、配線群Ｂ[ｅｖｅｎ]に対応するデータ線１６[ｅｖｅｎ]に出力される。
配線群Ｂ[ｏｄｄ]に属する信号線１４は、第１信号線の一例であり、配線群Ｂ[ｅｖｅｎ]に属する信号線１４は、第２信号線の一例である。
【００２８】
第１供給回路２００ａと第２供給回路２００ｂには個体差等が存在する。このため、例えば、第１供給回路２００ａと第２供給回路２００ｂに共通のデジタルデータ信号Ｄ−ＶIDが入力されても、データ信号ＶID[ｏｄｄ]とデータ信号ＶID[ｅｖｅｎ]とが互いに異なる状況が生じるおそれがある。この状況が生じると、データ信号ＶID[ｏｄｄ]とデータ信号ＶID[ｅｖｅｎ]とも間でばらつきが生じ、電気光学パネル１００の画質が低下してしまう。
そこで制御回路５００は、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]の元になるデータ信号と、デジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]の元になるデータ信号とを、個別に補正して、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]とデジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]とを生成する。
具体的には、補正部５０２ｃ１は、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]の元になるデータ信号（第５データ信号）を、記憶部５０２ｂ１に記憶されている第１補正量を用いて補正して、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]（第３データ信号）を生成する。また、補正部５０２ｃ２は、デジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]の元になるデータ信号（第６データ信号）を、記憶部５０２ｂ２に記憶されている第２補正量を用いて補正して、デジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]（第４データ信号）を生成する。
【００２９】
第１補正量と第２補正量を適宜設定することによって、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]とデジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]との間に、第１供給回路２００ａと第２供給回路２００ｂとの個体差等に応じた差異を加えることができる。よって、データ信号ＶID[ｏｄｄ]とデータ信号ＶID[ｅｖｅｎ]との間の、第１供給回路２００ａと第２供給回路２００ｂとの個体差等に応じた差異を、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]と、デジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]との間の差異によって相殺もしくは低減可能になる。その結果、データ信号ＶID[ｏｄｄ]とデータ信号ＶID[ｅｖｅｎ]との間のばらつきに起因する画質の低下を抑制可能になる。
【００３０】
＜電気光学装置の動作および信号処理の説明＞
次に、電気光学装置１の動作および補正処理を説明する。
図３は、電気光学装置１の動作の説明図である。制御回路５００は、走査線駆動回路２０、第１供給回路２００ａ、および第２供給回路２００ｂに、垂直走査期間Ｖを規定する垂直同期信号ＶSYNCと、水平走査期間Ｕを規定する水平同期信号ＨSYNCとを出力する。また、制御回路５００は、第１供給回路２００ａおよび第２供給回路２００ｂに、データ信号ＶID（図５に示す液晶素子４２の印加電圧）の極性が垂直走査期間Ｖごとに反転するように設定されたデジタルデータ信号Ｄ−ＶIDと、選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]とを出力する。
走査線駆動回路２０は、水平同期信号ＨSYNCに応じて、走査信号Ｇ[１]〜Ｇ[Ｍ]をＭ本の走査線１２の各々に単位期間Ｕごとに順次出力して、Ｍ本の走査線１２の各々を順次選択する。走査線駆動回路２０が第ｍ行（第ｍライン）の走査線１２を選択すると、第ｍ行のＮ個の画素ＰIXの各選択スイッチ４４（図５参照）がオン状態に遷移する。
第１供給回路２００ａおよび第２供給回路２００ｂは、第ｍ行の走査線１２が選択された期間において、選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]に同期して、対応する信号線１４に分配回路群２１を介してデータ信号ＶIDの電位を供給する。
【００３１】
図４は、信号処理フローを示す図である。
データ信号補正部５０１は、上位処理部より、画像データ信号Ｉ−ＶIDと垂直同期信号ＶSYNCと水平同期信号ＨSYNCを受け取り（ステップＳ１）、その画像データ信号Ｉ−ＶIDに対してγ補正を行って画像データ信号ＤＩ−ＶIDを生成する（ステップＳ２）。
【００３２】
分配部５０２ａは、画像データ信号ＤＩ−ＶIDを第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]と第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]とに分ける（ステップＳ３）。
補正部５０２ｃ１は、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]を補正してデジタルデータ信号Ｄ−ＶID[ｏｄｄ]を生成する（ステップＳ４−１）。補正部５０２ｃ２は、第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]を補正してデジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]を生成する（ステップＳ４−２）。
また、制御回路５００は、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]と垂直同期信号ＶSYNCと水平同期信号ＨSYNCとを第１供給回路２００ａに供給し（ステップＳ５−１）、デジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]と垂直同期信号ＶSYNCと水平同期信号ＨSYNCとを第２供給回路２００ｂに供給する（ステップＳ５−２）。
【００３３】
第１供給回路２００ａは、データ信号ＶID[ｏｄｄ]の電位を、第ｍ行の走査線１２と配線群Ｂ[ｏｄｄ]内の信号線１４との各交差に対応する画素ＰIX（図５参照）の指定階調に応じた電位に時分割で設定する（ステップＳ６）。各画素ＰIXの指定階調は、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]で規定されている。第１供給回路２００ａは、いわゆる焼き付きを防止するため、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]に基づいて、基準電位ＶREFに対するデータ信号ＶID[ｏｄｄ]の電位の極性を、周期的（例えば垂直走査期間Ｖごと）に順次に反転する。第２供給回路２００ｂは、データ信号ＶID[ｅｖｅｎ]の電位を、第ｍ行の走査線１２と配線群Ｂ[ｅｖｅｎ]内の信号線１４との各交差に対応する画素ＰIXの指定階調に応じた電位に時分割で設定する（ステップＳ６）。各画素ＰIXの指定階調は、デジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]で規定されている。また、第２供給回路２００ｂは、基準電位ＶREFに対するデータ信号ＶID[ｅｖｅｎ]の電位の極性を、周期的（例えば垂直走査期間Ｖごと）に順次に反転する。
【００３４】
第ｍ行の走査線１２が選択された期間において、選択期間Ｓ[ｋ] （図３参照、ｋは、１≦ｋ≦Ｋの自然数）では、分配回路群２１の分配回路２１[１]〜２１[Ｊ]の各々におけるＫ個のスイッチ４０[１]〜４０[Ｋ]のうち第ｋ番目のスイッチ４０[ｋ]（合計Ｊ個のスイッチ４０[ｋ]）が、第１供給回路２００ａが出力した選択信号ＳＥＬ[ｋ]によって、オン状態に遷移する。これにより、各配線群Ｂ[ｊ]の第ｋ列目の信号線１４に、データ信号ＶIDの電位が供給される。
すなわち、各単位期間Ｕ内の書込期間ＴWRTでは、Ｊ個の配線群Ｂ[１]〜Ｂ[Ｊ]の各々において、配線群Ｂ[ｊ]内のＫ本の信号線１４に、データ信号ＶIDの電位が時分割で供給される。そして、第ｍ行の走査線１２と配線群Ｂ[ｊ]内の第ｋ列目の信号線１４との各交差に対応する画素ＰIXに指定階調に応じた電位が書き込まれる。なお、第１供給回路２００ａが出力した選択信号ＳＥＬ[ｋ]は、制御回路５００が出力した選択信号ＳＥＬ[ｋ]に基づくタイミング信号である。
【００３５】
＜デジタルデータ信号Ｄ−ＶID[ｏｄｄ]とデジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]＞
上述したように、制御回路５００は、データ信号ＶID[ｏｄｄ]とデータ信号ＶID[ｅｖｅｎ]との間のばらつきが低減するように、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]とデジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]とを生成する。具体的には、制御回路５００に含まれるデータ信号補正部５０１および出力ばらつき補正部５０２は、以下のように動作する。
【００３６】
データ信号補正部５０１は、上位処理部からの画像データ信号Ｉ−ＶIDに対してγ補正等を行って画像データ信号ＤＩ−ＶIDを生成する。画像データ信号ＤＩ−ＶIDは、正極性か負極性かを示す極性情報を有している。
【００３７】
出力ばらつき補正部５０２は、画像データ信号ＤＩ−ＶIDを元にしてデジタルデータ信号Ｄ−ＶID[ｏｄｄ]とデジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]とを生成する。例えば、まず、出力ばらつき補正部５０２は、画像データ信号ＤＩ−ＶIDを、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]と、第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]とに分ける。第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]は、第５データ信号の一例である。第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]は、第６データ信号の一例である。
出力ばらつき補正部５０２は、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]と第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]とを個別に補正して、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]とデジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]とを生成する。
【００３８】
＜電気光学装置１の詳細＞
＜画素ＰIX＞
【００３９】
図５は、画素部１０の画素ＰIXを説明するための図である。各画素ＰIXは、液晶素子４２と選択スイッチ４４とを含んで構成されている。
【００４０】
液晶素子４２は、電気光学素子の一例である。液晶素子４２は、相対向する画素電極４２１および共通電極４２３と、画素電極４２１と共通電極４２３との間に介在する液晶４２５とを含んで構成されている。液晶４２５の透過率は、画素電極４２１と共通電極４２３との間の印加電圧に応じて変化する。上述したように、いわゆる焼き付きを防止するため、この印加電圧の極性を、周期的に反転させる。以下の説明では便宜的に、画素電極４２１が共通電極４２３よりも高電位である場合の液晶素子４２の印加電圧を「正極性」と称し、画素電極４２１が共通電極４２３よりも低電位である場合の印加電圧を「負極性」と称する。
【００４１】
選択スイッチ４４は、例えば、走査線１２にゲートが接続されたＮチャネル型の薄膜トランジスターで構成されている。選択スイッチ４４は、液晶素子４２（画素電極４２１）と信号線１４との間に介在して両者の電気的な接続（導通／非導通）を制御する。画素ＰIX（液晶素子４２）は、選択スイッチ４４がオン状態に制御されたときの信号線１４の電位に応じた階調を表示する。なお、液晶素子４２に対して並列に接続される補助容量等の図示は省略されている。また、画素ＰIXの構成は適宜に変更され得る。
【００４２】
＜走査線駆動回路２０＞
走査線駆動回路２０は、図３のように、水平同期信号ＨSYNCに応じて、走査信号Ｇ[１]〜Ｇ[Ｍ]をＭ本の走査線１２の各々に単位期間Ｕごとに順次出力して、Ｍ本の走査線１２の各々を順次選択する。単位期間Ｕは、水平同期信号ＨSYNCの１周期の時間長（水平走査期間（１Ｈ））に設定される。
【００４３】
走査線駆動回路２０は、第ｍ行（第ｍライン）の走査線１２に供給される走査信号Ｇ[m]を、各垂直走査期間Ｖ内のＭ個の単位期間Ｕのうち第ｍ番目の単位期間Ｕ内にてハイレベル（走査線１２の選択を意味する電位）に設定する。走査線１２が選択される期間はライン期間とも呼ばれ、本実施形態では、ほぼ、単位期間Ｕに相当する。
【００４４】
走査線駆動回路２０が第ｍ行の走査線１２を選択すると、第ｍ行のＮ個の画素ＰIXの各選択スイッチ４４がオン状態に遷移する。
【００４５】
単位期間Ｕは、プリチャージ期間ＴPREと書込期間ＴWRTとを含んでいる。プリチャージ期間ＴPREは、書込期間ＴWRTの開始前に設けられている。なお、図３では、書込期間ＴWRTの前に１つのプリチャージ期間ＴPREが設けられているが、書込期間ＴWRTの前に複数（例えば２つ）のプリチャージ期間ＴPREが設けられてもよい。書込期間ＴWRTでは、データ信号ＶID（電位）が各信号線１４に供給される。プリチャージ期間ＴPREでは、所定のプリチャージ電位ＶPRE（ＶPREa、ＶPREb）が、各信号線１４に供給される。
【００４６】
＜分配回路群２１＞
分配回路群２１は、図２のようにＪ個の分配回路２１[１]〜２１[Ｊ]を備えている。分配回路２１[１]〜２１[Ｊ]は、配線群Ｂ[１]〜Ｂ[Ｊ]に１対１で対応する。分配回路２１[１]〜２１[Ｊ]の各々として、例えば、デマルチプレクサーが用いられる。
【００４７】
図６は、分配回路２１[１]〜２１[Ｊ]と、第１供給回路２００ａと、第２供給回路２００ｂとの一例を示した図である。第ｊ番目の分配回路２１[ｊ]は、第ｊ番目の配線群Ｂ[ｊ]のＫ本の信号線１４に対応するＫ個のスイッチ４０[１]〜４０[Ｋ]を含んで構成される。スイッチ４０[１]〜４０[Ｋ]の各々としては、例えば、トランジスターが用いられる。分配回路２１[ｊ]内の第ｋ番目（ｋ＝１〜Ｋ）のスイッチ４０[ｋ]は、配線群Ｂ[ｊ]のＫ本の信号線１４のうち第ｋ列目の信号線１４と、Ｊ本のデータ線１６[１]〜１６[Ｊ]のうち第ｊ番目のデータ線１６[ｊ]との間に介在して、両者間の電気的な接続（導通／非導通）を制御する。
【００４８】
奇数番目の分配回路２１[ｏｄｄ]は、奇数番目のデータ線１６[ｏｄｄ]および第１入力部１１０ａを介して、第１供給回路２００ａと接続されている。第１供給回路２００ａは、第１入力部１１０ａおよびデータ線１６[ｏｄｄ]を介して、分配回路２１[ｏｄｄ]にデータ信号ＶID[ｏｄｄ]を出力する。分配回路２１[ｏｄｄ]は、Ｋ本の第１選択信号線６０ａ[１]〜６０ａ[Ｋ]を含む第１選択信号線群６０ａおよび第１入力部１１０ａを介して、第１供給回路２００ａと接続されている。第１供給回路２００ａは、第１選択信号線群６０ａ内の第ｋ番目の第１選択信号線６０ａ[ｋ]を介して、分配回路２１[ｏｄｄ]に選択信号ＳＥＬ[ｋ]を出力する。分配回路２１[ｏｄｄ]は、配線群Ｂ[ｏｄｄ]に属するＫ本の信号線１４へのデータ信号ＶID[ｏｄｄ]の分配を、第１供給回路２００ａが出力する選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]を用いて行う。
【００４９】
偶数番目の分配回路２１[ｅｖｅｎ]は、偶数番目のデータ線１６[ｅｖｅｎ]および第２入力部１１０ｂを介して、第２供給回路２００ｂと接続されている。第２供給回路２００ｂは、第２入力部１１０ｂおよびデータ線１６[ｅｖｅｎ]を介して、分配回路２１[ｅｖｅｎ]にデータ信号ＶID[ｅｖｅｎ]を出力する。分配回路２１[ｅｖｅｎ]は、第１選択信号線群６０ａを介して、第１供給回路２００ａと接続されている。第１供給回路２００ａは、第１選択信号線群６０ａ内の第ｋ番目の第１選択信号線６０ａ[ｋ]を介して、分配回路２１[ｅｖｅｎ]に選択信号ＳＥＬ[ｋ]を出力する。分配回路２１[ｅｖｅｎ]は、配線群Ｂ[ｅｖｅｎ]に属するＫ本の信号線１４へのデータ信号ＶID[ｅｖｅｎ]の分配を、第１供給回路２００ａが出力する選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]を用いて行う。
【００５０】
分配回路２１[ｏｄｄ]と分配回路２１[ｅｖｅｎ]は、相互に隣り合って配置されている。データ信号ＶID[ｏｄｄ]は、第１入力部１１０ａおよびデータ線１６[ｏｄｄ] を介して、分配回路２１ [ｏｄｄ]に供給される。また、データ信号ＶID[ｅｖｅｎ]は、第２入力部１１０ｂおよびデータ線１６[ｅｖｅｎ] を介して、分配回路２１ [ｅｖｅｎ]に供給される。
データ線１６[ｏｄｄ]とデータ線１６[ｅｖｅｎ]は、交互に並ぶように配置される。第１入力部１１０ａと第２入力部１１０ｂとは、電気光学パネル１００の縦方向（ｙ方向）に間隔を空けて並んで配置されている。この場合、データ線１６[ｊ]のピッチを、データ線１６[ｏｄｄ]のピッチおよびデータ線１６[ｅｖｅｎ]のピッチよりも小さくできる。また、データ信号ＶID[ｏｄｄ]が供給される画素群（複数の第１画素）とデータ信号ＶID[ｅｖｅｎ]が供給される画素群（複数の第２画素）とを交互に配置しやすくなる。このような画素群の配置が行われると、画素群間の画質の違いを目立ちにくくできる。また、電気光学パネル１００の横方向（ｘ方向）のサイズを大きくすることなく、高精細な画像を表示することが可能となる。
【００５１】
＜第１供給回路２００ａ＞
第１供給回路２００ａは、第１供給部の一例である。第１供給回路２００ａは、データ信号ＶID[ｏｄｄ]を出力するＤＡＣ２００ａ１を備えている。また、第１供給回路２００ａは、選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]を分配回路２１[ｏｄｄ]と分配回路２１[ｅｖｅｎ]とに供給する。選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]は、分配回路２１[ｊ]内のスイッチ４０[ｋ]を所定時間オンとするパルス信号である。
【００５２】
図２のように、第１供給回路２００ａは、制御回路５００から、垂直同期信号ＶSYNCと、水平同期信号ＨSYNCと、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]と、選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]とを受信する。第１供給回路２００ａは、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]（第３データ信号）からデータ信号ＶID[ｏｄｄ]（第１データ信号）を生成する。第１供給回路２００ａは、垂直同期信号ＶSYNCと水平同期信号ＨSYNCとに応じたタイミングで、データ信号ＶID[ｏｄｄ]をＤＡＣ２００ａ１からデータ線１６[ｏｄｄ]に出力し、選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]を第１選択信号線６０ａ[１]〜６０ａ[Ｋ]にそれぞれ出力する。分配回路２１[ｏｄｄ]は、第１選択信号線６０ａ[１]〜６０ａ[Ｋ]から選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]を受け取り、その選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]を用いて、データ信号ＶID[ｏｄｄ]を信号線１４（第１信号線）に分配する。
【００５３】
＜第２供給回路２００ｂ＞
第２供給回路２００ｂは、第２供給部の一例である。第２供給回路２００ｂは、データ信号ＶID[ｅｖｅｎ]を出力するＤＡＣ２００ｂ１を備えている。
図２のように、第２供給回路２００ｂは、制御回路５００から、垂直同期信号ＶSYNCと、水平同期信号ＨSYNCと、デジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]と、選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]とを受信する。第２供給回路２００ｂは、デジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]（第４データ信号）からデータ信号ＶID[ｅｖｅｎ]（第２データ信号）を生成する。第２供給回路２００ｂは、垂直同期信号ＶSYNCと水平同期信号ＨSYNCとに応じたタイミングで、データ信号ＶID[ｅｖｅｎ]をＤＡＣ２００ｂ１からデータ線１６[ｅｖｅｎ]に出力する。分配回路２１[ｅｖｅｎ]は、第１選択信号線６０ａ[１]〜６０ａ[Ｋ]から受け取った選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]を用いて、データ信号ＶID[ｅｖｅｎ]を信号線１４（第２信号線）に分配する。なお、第２供給回路２００ｂは、選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]を出力する出力部を有するが、その出力部はオープンとなっている。
【００５４】
＜制御回路５００＞
制御回路５００は、同期信号を含む各種の信号を用いて、走査線駆動回路２０と、第１供給回路２００ａと、第２供給回路２００ｂとを制御する。制御回路５００は、第１供給回路２００ａと第２供給回路２００ｂとを制御する制御部の一例である。以下、制御回路５００が有する機能の例を説明する。
【００５５】
制御回路５００は、図３に示すような垂直同期信号ＶSYNCと水平同期信号ＨSYNCを、走査線駆動回路２０と、第１供給回路２００ａと、第２供給回路２００ｂとに出力する。
制御回路５００は、Ｍ本の走査線１２と奇数番目の配線群Ｂ[ｏｄｄ]に属する信号線１４との交差の各々に対応して設けられた複数の画素（複数の第１画素）ＰIXの階調（階調レベル）を時分割で指定するデジタルデータ信号Ｄ−ＶID[ｏｄｄ] （第３データ信号）を、第１供給回路２００ａに出力する。
制御回路５００は、図３に示すように、データ信号ＶID[ｏｄｄ]の極性が垂直走査期間Ｖごとに反転するように設定されたデジタルデータ信号Ｄ−ＶID[ｏｄｄ]を、第１供給回路２００ａに出力する。データ信号ＶID[ｏｄｄ]は、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]が時分割で指定した階調に応じた電位を時分割で含む。
【００５６】
制御回路５００は、Ｍ本の走査線１２と偶数番目の配線群Ｂ[ｅｖｅｎ]に属する信号線１４との交差の各々に対応して設けられた複数の画素（複数の第２画素）ＰIXの階調を時分割で指定するデジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]（第４データ信号）を、第２供給回路２００ｂに出力する。
制御回路５００は、図３に示すように、データ信号ＶID[ｅｖｅｎ]の極性が垂直走査期間Ｖごとに反転するように設定されたデジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]を、第２供給回路２００ｂに出力する。データ信号ＶID[ｅｖｅｎ]は、デジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]が時分割で指定した階調に応じた電位を時分割で含む。
【００５７】
また、制御回路５００は、各配線群Ｂ[ｊ]内の信号線１４の本数（Ｋ本）に相当するＫ系統の選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]を生成する。制御回路５００は、選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]を、第１供給回路２００ａと第２供給回路２００ｂに出力する。選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]は、配線群Ｂ[ｏｄｄ]に属する信号線１４へのデータ信号ＶID[ｏｄｄ]の分配と、配線群Ｂ[ｅｖｅｎ]に属する信号線１４へのデータ信号ＶID[ｅｖｅｎ]の分配とを制御するタイミング信号である。
【００５８】
制御回路５００は、例えば、ＬＶＤＳ（Low Voltage Differential Signaling；小振幅差動信号方式）で、垂直同期信号ＶSYNCと、水平同期信号ＨSYNCと、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]と、選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]とを、第１供給回路２００ａに出力する。なお、制御回路５００は、ＬＶＤＳとは異なる方式で、垂直同期信号ＶSYNCと、水平同期信号ＨSYNCと、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]と、選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]とを、第１供給回路２００ａに出力してもよい。また、制御回路５００は、例えば、ＬＶＤＳで、垂直同期信号ＶSYNCと、水平同期信号ＨSYNCと、デジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]と、選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]とを、第２供給回路２００ｂに出力する。なお、制御回路５００は、ＬＶＤＳとは異なる方式で、垂直同期信号ＶSYNCと、水平同期信号ＨSYNCと、デジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]と、選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]とを、第２供給回路２００ｂに出力してもよい。
＜出力ばらつき補正部５０２＞
【００５９】
出力ばらつき補正部５０２は、図２のように、分配部５０２ａと、記憶部５０２ｂと、補正部５０２ｃとを含む。分配部５０２ａは、画像データ信号ＤＩ−ＶIDを、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]と、第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]とに分ける。記憶部５０２ｂは、第１補正量を記憶する記憶部５０２ｂ１と、第２補正量を記憶する記憶部５０２ｂ２と、を含む。補正部５０２ｃは、補正部５０２ｃ１と補正部５０２ｃ２とを含む。補正部５０２ｃ１は、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]を、記憶部５０２ｂ１に記憶されている第１補正量を用いて補正して、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]を生成する。補正部５０２ｃ２は、第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]を、記憶部５０２ｂ２に記憶されている第２補正量を用いて補正して、デジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]を生成する。
【００６０】
第１補正量は、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]を補正してデジタルデータ信号Ｄ−ＶID[ｏｄｄ]を生成するために用いられ、第２補正量は、第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]を補正してデジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]を生成するために用いられる。すなわち、本実施形態では、第１補正量は、第１供給回路２００ａが生成するデータ信号ＶID[ｏｄｄ]の元となるデジタルデータ信号Ｄ−ＶID[ｏｄｄ]の生成に用いられ、第２補正量は、第２供給回路２００ｂが生成するデータ信号ＶID[ｅｖｅｎ]の元となるデジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]の生成に用いられる。
【００６１】
第１補正量と第２補正量を適宜設定することによって、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]とデジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]との間に、第１供給回路２００ａと第２供給回路２００ｂとの個体差等に応じた差異を加えることができる。
＜ＬＵＴの構成＞
【００６２】
図７のように、第１補正量は、記憶部５０２ｂ１に、ＬＵＴ（ルックアップテーブル）１−１およびＬＵＴ１−２として記憶される。ＬＵＴ１−１は、正極性となる第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]を補正するための正極性用の第１補正量を記憶する。ＬＵＴ１−２は、負極性となる第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]を補正するための負極性用の第１補正量を記憶する。最適な補正量は、第１供給回路２００ａから、正極性のデータ信号ＶID[ｏｄｄ]が出力される場合と、負極性のデータ信号ＶID[ｏｄｄ]が出力される場合とで、異なる。このため、正極性用の第１補正量を記憶するＬＵＴ１−１と、負極性の第１補正量を記憶するＬＵＴ１−２が設けられている。正極性となる第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]は、補正部５０２ｃ１により、ＬＵＴ１−１に記憶された正極性用の第１補正量を用いて補正される。負極性となる第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]は、補正部５０２ｃ１により、ＬＵＴ１−２に記憶された負極性用の第１補正量を用いて補正される。
【００６３】
図８のように、第２補正量は、記憶部５０２ｂ２に、ＬＵＴ２−１およびＬＵＴ２−２として記憶される。ＬＵＴ２−１は、正極性となる第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]を補正するための正極性用の第２補正量を記憶する。ＬＵＴ２−２は、負極性となる第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]を補正するための負極性用の第２補正量を記憶する。最適な補正量は、第２供給回路２００ｂから、正極性のデータ信号ＶID[ｅｖｅｎ]が出力される場合と、負極性のデータ信号ＶID[ｅｖｅｎ]を出力される場合とで、異なる。このため、正極性用の第２補正量を記憶するＬＵＴ２−１と、負極性の第２補正量を記憶するＬＵＴ２−２が設けられている。正極性となる第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]は、補正部５０２ｃ２により、ＬＵＴ２−１に記憶された正極性用の第２補正量を用いて補正される。負極性となる第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]は、補正部５０２ｃ２により、ＬＵＴ２−２に記憶された負極性用の第２補正量を用いて補正される。
【００６４】
このように、例えば、補正の対象となる画像データ信号ＤＩ−ＶIDが正極性になる場合と負極性になる場合とで、異なる補正量が用いられるので、極性に応じた補正が可能になる。そして、この極性に応じた補正が、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]と第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]とについて個別に実行される。このため、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]とデジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]との間に、極性に応じた補正に関する第１供給回路２００ａと第２供給回路２００ｂとの差異を加えることができる。
よって、データ信号ＶID[ｏｄｄ]とデータ信号ＶID[ｅｖｅｎ]との間の極性に応じた補正に関する差異を、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]とデジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]との間の差異によって相殺もしくは低減することが可能になる。このため、データ信号ＶID[ｏｄｄ]とデータ信号ＶID[ｅｖｅｎ]との間のばらつきに起因する画質の低下を抑制可能になる。
【００６５】
図９は、正極性用の第１補正量を記憶するＬＵＴ１−１を模式的に示した図である。
ＬＵＴ１−１は、図２の画素部１０の水平方向（ｘ方向）の画素の位置と階調レベルとの２次元で構成され、水平方向の画素の位置と階調レベルとの組み合わせごとに正極性用の第１補正量を記憶する。つまり、第１補正量は、水平方向の画素の位置と階調レベルとに応じて設定されている。本実施形態では、ＬＵＴ１−１は、５つの画素位置と５つの階調レベルとの組み合わせに対して、補正量P0〜P24という２５個の補正量を記憶する。
【００６６】
画素部１０の水平方向に延びる走査線１２を通る走査信号は、走査線１２が有する抵抗に起因して、走査線駆動回路２０から離れるほどレベルが低くなる。このため、水平方向に配列する画素では、その位置に応じて走査信号のレベルが変わる。この走査信号のレベルの変化は、画質の低下を引き起こす。この画質の低下は、高精細な液晶表示装置において特に問題となる。第１補正量は、水平方向の画素の位置と階調レベルとに応じて設定されるため、第１供給回路２００ａが駆動する複数の画素（第１画素）の各位置での走査信号のレベル差を補償するように第１補正量が設定されてもよい。この場合、第１補正量は、階調レベルに応じて設定されてもよいし設定されなくてもよい。階調レベルに応じて設定がされない場合、ＬＵＴ１−１は、実質的に画素部１０の水平方向（ｘ方向）の画素の位置のみに応じた第１補正量を記憶することになる。
【００６７】
また、第１供給回路２００ａは、電気光学パネル１００の水平方向に並んだ複数のデータ線１６の各々に対してＤＡＣ２００ａ１を備え、各ＤＡＣ２００ａ１がデジタルデータ信号Ｄ−ＶIDをアナログのデータ信号ＶIDに変換して出力する。これらのＤＡＣ２００ａ１は、複数のデータ線１６に対応しており、ｘ方向に対応して並んでおり、共通の電源回路から電源配線を介して電源電圧を受け取る。電源配線は、抵抗を有しているため、ＤＡＣ２００ａ１に供給される電源電圧は、電源回路とＤＡＣ２００ａ１との距離（電源配線の長さ）に応じて変動する。ＤＡＣ２００ａ１は、ｘ方向に対応して並んでいることから、ＤＡＣ２００ａ１に供給される電源電圧は、ＤＡＣ２００ａ１のｘ方向に対応する位置に応じて変動することになる。電源電圧の変動に伴い、ＤＡＣ２００ａ１の出力レベルも変更してしまう。第１補正量は、水平方向の画素の位置と階調レベルとに応じて設定されるため、ＤＡＣ２００ａ１の位置に応じたＤＡＣ２００ａ１の出力レベル差を補償するように、第１補正量が設定されてもよい。この場合も、第１補正量は、階調レベルに応じて設定されてもよいし設定されなくてもよい。
【００６８】
また、ＤＡＣ２００ａ１の個体差によって、ＤＡＣ２００ａ１ごとに、階調レベルに関する入出力特性（デジタルデータ信号Ｄ−ＶIDとデータ信号ＶIDとの関係）が異なる場合がある。第１補正量は、水平方向の画素の位置と階調レベルとに応じて設定されるため、ＤＡＣ２００ａ１の階調レベルに関する入出力特性の差を補償するように、第１補正量が設定されてもよい。この場合、第１補正量は、水平方向の画素の位置に応じて設定されてもよいし設定されなくてもよい。水平方向の画素の位置に応じて設定がされない場合、ＬＵＴ１−１は、実質的に階調レベルのみに応じた第１補正量を記憶することになる。
【００６９】
なお、第１補正量は、水平方向の画素の位置と階調レベルとに応じて設定されるため、例えば、ＤＡＣ２００ａ１の位置に応じたＤＡＣ２００ａ１の出力レベル差と、ＤＡＣ２００ａ１の階調レベルに関する入出力特性の差との両方を補償するように、第１補正量が設定されてもよい。
【００７０】
図１０は、負極性用の第１補正量を記憶するＬＵＴ１−２を模式的に示した図である。ＬＵＴ１−２は、補正量P0〜P24という２５個の補正量の代わりに補正量M0〜M24という２５個の補正量を記憶する点を除いて、ＬＵＴ１−１と同一構成である。
【００７１】
正極性用の第２補正量を記憶するＬＵＴ２−１と負極性用の第２補正量を記憶するＬＵＴ２−２も、ＬＵＴ１−１、ＬＵＴ１−２と同様に水平方向の画素の位置と階調レベルとの２次元で構成され、水平方向の画素の位置と階調レベルとの組み合わせごとに第２補正量を記憶する。つまり、第２補正量も、水平方向の画素の位置と階調レベルとに応じて設定されている。このため、例えば、第２供給回路２００ｂが駆動する複数の画素（第２画素）の各位置での走査信号のレベル差と、ＤＡＣ２００ｂ１の位置に応じたＤＡＣ２００ｂ１の出力レベル差と、ＤＡＣ２００ｂ１の階調レベルに関する入出力特性の差とを補償するように、第２補正量が設定されてもよい。
【００７２】
本実施形態では、ＬＵＴ１−１に対応する第１供給回路２００ａは、電気光学パネル１００の水平方向の４０９６個の画素のうち、半分の２０４８個の画素を駆動する。また、ＬＵＴ２−１に対応する第２供給回路２００ｂは、電気光学パネル１００の水平方向の４０９６個の画素のうち、残りの２０４８個の画素を駆動する。以降、補正演算処理において、画素部１０の水平方向の物理上の１番目の画素を演算上では０番の画素、・・・、物理上の４０９６番目の画素を演算上４０９５番の画素として処理を行うものとして記載する。
【００７３】
図２のＫ＝４の例のように、電気光学パネル１００の水平方向の０〜３番の画素、８〜１１番の画素、・・・４０８８〜４０９１番の画素は、第１供給回路２００ａによって駆動される画素（第１画素）である。第１供給回路２００ａは、電気光学パネル１００の水平方向の０〜３番の画素を０〜３番の画素、電気光学パネル１００の水平方向の８〜１１番の画素を４〜７番の画素、・・・電気光学パネル１００の水平方向の４０８８〜４０９１番の画素を２０４４〜２０４７番の画素として信号を内部処理して、２０４８個の画素を駆動する。また、電気光学パネル１００の水平方向の４〜７番の画素、１２〜１５番の画素、・・・４０９２〜４０９５番の画素は、第２供給回路２００ｂによって駆動される画素（第２画素）である。第２供給回路２００ｂは、電気光学パネル１００の水平方向の４〜７番の画素を０〜３番の画素、電気光学パネル１００の水平方向の１２〜１５番の画素を４〜７番の画素、・・・電気光学パネル１００の水平方向の４０９２〜４０９５番の画素を２０４４〜２０４７番の画素として信号を内部処理して、２０４８個の画素を駆動する。
【００７４】
ＬＵＴ１−１には、第１供給回路２００ａが駆動する水平方向の２０４８個の画素のうち、第１供給回路２００ａが駆動する０番の画素の位置と、５１１番の画素の位置と、１０２３番の画素の位置と、１５３５番の画素の位置と、２０４７番の画素の位置との５つの画素位置が記憶されている。本実施形態では、第１供給回路２００ａが駆動する０番の画素、５１１番の画素、１０２３番の画素、１５３５番の画素、２０４７番の画素は、それぞれ、電気光学パネル１００の水平方向の０番の画素位置、１０１９番の画素位置、２０４３番の画素位置、３０６７番の画素位置、４０９１番の画素位置に対応する。なお、ＬＵＴ１−１が記憶する複数の画素位置（複数の第１位置）の数は５に限らず適宜変更可能である。
ＬＵＴ２−１には、第２供給回路２００ｂが駆動する水平方向の２０４８個の画素のうち、第２供給回路２００ｂが駆動する０番の画素と、５１１番の画素と、１０２３番の画素と、１５３５番の画素と、２０４７番の画素との５つの画素位置が記憶されている。本実施形態では、第２供給回路２００ｂが駆動する０番の画素、５１１番の画素、１０２３番の画素、１５３５番の画素、２０４７番の画素は、それぞれ、電気光学パネル１００の水平方向の４番の画素位置、１０２３番の画素位置、２０４７番の画素位置、３０７１番の画素位置、４０９５番の画素位置に対応する。なお、ＬＵＴ２−１が記憶する複数の画素位置（複数の第２位置）の数は５に限らず適宜変更可能である。
【００７５】
また、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]および第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]が共に１２ｂｉｔ（ビット）であるとすると、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ] および第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]が表すことができる階調レベルの数は、４０９６となる。
ＬＵＴ１−１は、階調レベルとして、階調０と、階調１０２３と、階調２０４７と、階調３０７１と、階調４０９５という５つの階調レベルを記憶している。なお、ＬＵＴ１−１が記憶する複数の階調レベル（複数の第１階調レベル）の数は５に限らず適宜変更可能である。ＬＵＴ１−１は、図９のように、５つの画素位置と５つの階調レベルとの組み合わせに対して、補正量P0〜P24という２５個の補正量を記憶する。
また、ＬＵＴ２−１も、階調レベルとして、階調０と、階調１０２３と、階調２０４７と、階調３０７１と、階調４０９５という５つの階調レベルを記憶している。なお、ＬＵＴ２−１が記憶する複数の階調レベル（複数の第２階調レベル）の数は５に限らず適宜変更可能である。ＬＵＴ２−１も、５つの画素位置と５つの階調レベルとの組み合わせごとに補正量を記憶する。
＜補正処理＞
【００７６】
制御回路５００の補正部５０２ｃ１が行う補正の例を説明する。
図１１は、第１供給回路２００ａが駆動する１００番の画素に階調２０４７を表示させるための第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]を補正する例を示した図である。図１２は、水平方向の画素位置と階調とで表される２次元の平面において、第１供給回路２００ａが駆動する１００番の画素と階調２０４７とで表されるを位置を示した図である。図１１および図１２において、補正対象の第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]は三角で示された位置に対応する。
【００７７】
図１３は、水平同期信号ＨSYNCをカウントする動作を説明するためのフロー図である。水平同期信号ＨSYNCは、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]の供給先となる画素の水平方向の位置を特定するために用いられる。
補正部５０２ｃ１は、垂直同期信号ＶSYNCを受けると（ステップＳ１０１）、内部カウンタ（不図示）をリセットする（ステップＳ１０２）。補正部５０２ｃ１は、その後、内部カウンタを用いて、水平同期信号ＨSYNCをカウントする（ステップＳ１０３）。ステップＳ１０３では、補正部５０２ｃ１は、まず、水平同期信号ＨSYNCを４パルスだけカウントし、その後、水平同期信号ＨSYNCを４パルスだけカウントしないという一連の動作を繰り返す。このカウント値は、第１供給回路２００ａが駆動する画素の位置（番号）に「１」を加算した値を表す。補正部５０２ｃ１は、図１３に示した動作を、垂直同期信号ＶSYNCを受けるごとに繰り返す。
【００７８】
図１４は、内部カウンタのカウント値を用いた補正動作を説明するためのフロー図である。補正部５０２ｃ１は、内部カウンタのカウント値を使って、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]が、第１供給回路２００ａの駆動する画素のうち何番の画素に対応するかを決定する（ステップＳ２０１）。
図１１および図１２に示した例では、補正部５０２ｃ１は、内部カウンタのカウント値を使って、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]が、第１供給回路２００ａの駆動する１００番の画素に対応することを決定する。
【００７９】
続いて、補正部５０２ｃ１は、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]の極性情報が正極性を示すか否かを判断する（ステップＳ２０２）。極性情報が正極性を示す場合（ステップＳ２０２：ＹＥＳ）、補正部５０２ｃ１は、ＬＵＴ１−１に記憶された補正量を用いて線形補間を実行して、今回使用する補正量を算出する（ステップＳ２０３）。一方、その極性情報が負極性を示す場合（ステップＳ２０２：ＮＯ）、補正部５０２ｃ１は、ＬＵＴ１−２に記憶された補正量を用いて線形補間を実行して、今回使用する補正量を算出する（ステップＳ２０４）。
図１１および図１２に示した例において、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]の極性情報が正極性を示す場合には、補正部５０２ｃ１は、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]が、第１供給回路２００ａの駆動する１００番の画素に対応する状況であるので、ＬＵＴ１−１に記憶された補正量P10と補正量P11と用いて線形補間を実行して、今回使用する補正量を算出する。
一方、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]の極性情報が負極性を示す場合には、補正部５０２ｃ１は、ＬＵＴ１−２に記憶された補正量M10と補正量M11と用いて線形補間を実行して、今回使用する補正量を算出する。
なお、本例では、図１１に示すように、補正量P10＝0、補正量P11＝10、補正量M10＝4、補正量M11＝14とする。なお、各補正量は、図１１に示された値に限らず適宜変更可能である。
【００８０】
ここで、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]に対して、今回使用する補正量を加算するか減算するかは、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]の極性情報が正極性を示すか負極性を示すかによって選択可能である。
本例では、補正部５０２ｃ１は、極性情報が正極性を示す場合は加算を実行し、極性情報が負極性を示す場合は減算を実行する。
【００８１】
図１１および図１２に示した例では、補正部５０２ｃ１は、極性情報が正極性を示す場合には、以下の演算を行う。
正極性補正量＝{P11×100＋P10×(512−100)}／512
＝{10×100＋0×412}／512＝2.0
正極性出力（Ｄ−ＶID[ｏｄｄ]）＝2047＋正極性補正量＝2049
【００８２】
一方、補正部５０２ｃ１は、極性情報が負極性を示す場合には、以下の演算を行う。
負極性補正量＝{M11×100＋M10×(512−100)}／512
＝{14×100＋4×412}／512＝6.0
負極性出力（Ｄ−ＶID[ｏｄｄ]）＝2047−負極性補正量＝2041
【００８３】
また、図１５は、第１供給回路２００ａが駆動する０番の画素に階調１５２３を表示させるための第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]を補正する例を示した図である。図１６は、画素位置と階調とで表される２次元の平面において、第１供給回路２００ａが駆動する画素のうち０番の画素と階調１５２３とで表される位置を示した図である。図１５および図１６において、補正対象の第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]は三角で示された位置に対応する。
【００８４】
この場合も、補正部５０２ｃ１は、上述したカウント値を使って、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]が、第１供給回路２００ａの駆動する０番の画素に対応することを決定する。
【００８５】
補正部５０２ｃ１は、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]の極性情報が正極性を示す場合には、ＬＵＴ１−１に記憶された補正量P5と補正量P10と用いて線形補間を実行して、今回使用する補正量を算出する。
一方、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]の極性情報が負極性を示す場合には、補正部５０２ｃ１は、ＬＵＴ１−２に記憶された補正量M5と補正量M10と用いて線形補間を実行して、今回使用する補正量を算出する。
なお、本例では、図１５に示すように、補正量P5＝30、補正量P10＝0、補正量M5＝34、補正量M10＝4とする。なお、各補正量は、図１５に示された値に限らず適宜変更可能である。
【００８６】
補正部５０２ｃ１は、極性情報が正極性を示す場合には、以下の演算を行う。
正極性補正量＝{P10×(1523−1023)＋P5×(2047−1523)}／1024
＝{0×500＋30×524}／1024＝15
正極性出力（Ｄ−ＶID[ｏｄｄ]）＝1523＋正極性補正量＝1538
【００８７】
一方、補正部５０２ｃ１は、極性情報が負極性を示す場合には、以下の演算を行う。
負極性補正量＝{M10×(1523−1023)＋M5×(2047−1523}／1024
＝{4×500＋34×524}／1024＝20
負極性出力（Ｄ−ＶID[ｏｄｄ]）＝1523−負極性補正量＝1503
【００８８】
図１１および図１２では、補正部５０２ｃ１が実行する補正を説明したが、補正部５０２ｃ２も、補正部５０２ｃ１と同様に、階調レベルと水平方向の画素位置に応じて、今回使用する補正量を算出し、今回使用する補正量を用いて、第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]を補正する。
なお、補正部５０２ｃ２は、補正部５０２ｃ１と同様に、垂直同期信号ＶSYNCを受けると内部カウンタ（不図示）をリセットする。しかしながら、その後、補正部５０２ｃ２は、補正部５０２ｃ１とは異なり、内部カウンタを用いて、まず、水平同期信号ＨSYNCを４パルスだけカウントせず、その後、水平同期信号ＨSYNCを４パルスだけカウントするという一連の動作を繰り返す。このカウント値は、第２供給回路２００ｂが駆動する画素の位置（番号）に「１」を加算した値を表す。補正部５０２ｃ２は、このカウント値を用いて、第２供給回路２００ｂが駆動する画素の位置を決定する。
【００８９】
補正部５０２ｃは、データ信号ＶID[ｏｄｄ]の極性が正極性になる場合と、当該極性が負極性になる場合とで、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]に、今回使用する補正量（第１補正量に基づく補正量）を加算するか減算するかを切り換る。また、補正部５０２ｃは、データ信号ＶID[ｅｖｅｎ]の極性が正極性になる場合と、当該極性が負極性になる場合とで、第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]に、今回使用する補正量（第２補正量に基づく補正量）を加算するか減算するかを切り換る。このため、今回使用する補正量についての加減算の設定を容易に行うことが可能になる。
【００９０】
また、補正部５０２ｃは、データ信号ＶID[ｏｄｄ]の供給先となる第１画素の水平方向（走査線の延在方向）における位置に応じた第１補正量を用いて、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]を補正する。そして、補正部５０２ｃは、データ信号ＶID[ｅｖｅｎ]の供給先となる第２画素の水平方向における位置に応じた第２補正量を用いて、第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]を補正する。このため、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]とデジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]との間に、第１供給回路２００ａと第２供給回路２００ｂとの個体差等に起因する、画素位置に関する補正の差異を加えることができる。よって、データ信号ＶID[ｏｄｄ]とデータ信号ＶID[ｅｖｅｎ]との間のばらつきに起因する画質の低下を抑制可能になる。
【００９１】
また、補正部５０２ｃは、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]のレベルに応じた第１補正量を用いて第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]を補正し、第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]のレベルに応じた第２補正量を用いて第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]を補正する。このため、データ信号のレベルに応じた補正の差異を、デジタルデータ信号Ｄ−ＶID[ｏｄｄ]とデジタルデータ信号Ｄ−ＶID[ｅｖｅｎ]と、に対して個別に反映できる。よって、データ信号ＶID[ｏｄｄ]とデータ信号ＶID[ｅｖｅｎ]との間のばらつきに起因する画質の低下を抑制可能になる。
【００９２】
なお、記憶部５０２ｂ１が、水平方向の画素の位置と階調レベルとの組み合わせごとに第１補正量を記憶せずに、水平方向の画素の複数の第１位置ごとに第１補正量を記憶し、記憶部５０２ｂ２が、水平方向の画素の位置と階調レベルとの組み合わせごとに第２補正量を記憶せずに、水平方向の画素の複数の第２位置ごとに第２補正量を記憶してもよい。
この場合、補正部５０２ｃは、データ信号ＶID[ｏｄｄ]の供給先となる第１画素の水平方向における位置が、複数の第１位置のいずれとも異なる場合、その第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]についての補正量を、第１補正量を用いた線形補間で算出し、算出した補正量で、その第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]を補正する。
また、この場合、補正部５０２ｃは、データ信号ＶID[ｅｖｅｎ]の供給先となる第２画素の水平方向における位置が、複数の第２位置のいずれとも異なる場合、その第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]についての補正量を、第２補正量を用いた線形補間で算出し、算出した補正量で、その第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]を補正する。
この構成によれば、第１補正量および第２補正量の数が少なくても、データ信号ＶID[ｏｄｄ]とデータ信号ＶID[ｅｖｅｎ]との間のばらつきに起因する画質の低下を抑制可能になる。
【００９３】
また、記憶部５０２ｂ１が、水平方向の画素の位置と階調レベルとの組み合わせごとに第１補正量を記憶せずに、複数の第１階調レベルごとに第１補正量を記憶し、記憶部５０２ｂ２が、水平方向の画素の位置と階調レベルとの組み合わせごとに第２補正量を記憶するのではなく、複数の第２階調レベルごとに第２補正量を記憶してもよい。
この場合、補正部５０２ｃは、第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]の階調レベルが複数の第１階調レベルのいずれとも異なる場合、その第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]についての補正量を、第１補正量を用いた線形補間で算出し、算出した補正量でその第１分配画像データ信号ＤＩ−ＶID[ｏｄｄ]を補正する。
そして、補正部５０２ｃは、第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]の階調レベルが複数の第２階調レベルのいずれとも異なる場合、その第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]についての補正量を、第２補正量を用いた線形補間で算出し、算出した補正量でその第２分配画像データ信号ＤＩ−ＶID[ｅｖｅｎ]を補正する。
この構成によれば、第１補正量および第２補正量の数が少なくても、データ信号ＶID[ｏｄｄ]とデータ信号ＶID[ｅｖｅｎ]との間のばらつきに起因する画質の低下を抑制可能になる。
【００９４】
＜第２実施形態＞
第１実施形態では、配線群Ｂ[ｏｄｄ]と配線群[ｅｖｅｎ]が互い違いに配置された。これに対して第２実施形態では、図１７に示すように、画素部１０をｘ方向で２つに分け、その一方（画素部１０ａ）を第１供給回路２００ａが駆動し、他方（画素部１０ｂ）を第２供給回路２００ｂが駆動する。具体的には、第１供給回路２００ａが分配回路２１[１]〜２１[Ｊ/２]までを駆動し、第２供給回路２００ｂが分配回路２１[（Ｊ/２）＋１]〜２１[Ｊ]までを駆動する。
この場合、分配回路２１[１]〜２１[Ｊ/２]と分配回路２１[（Ｊ/２）＋１]〜２１[Ｊ]は、位置的に容易に分けられるので、分配回路２１[１]〜２１[Ｊ]と、第１供給回路２００ａおよび第２供給回路２００ｂとの配線を単純化することが可能になる。
【００９５】
なお、この場合、電気光学パネル１００の水平方向の０〜２０４７番の画素は、第１供給回路２００ａによって駆動される。また、電気光学パネル１００の水平方向の２０４８〜４０９５番の画素は、第２供給回路２００ｂによって駆動される。よって、補正部５０２ｃ１は、垂直同期信号ＶSYNCを受けると内部カウンタをリセットした後、内部カウンタを用いて、まず、水平同期信号ＨSYNCを２０４８だけカウントし、その後、水平同期信号ＨSYNCを２０４８だけカウントしないという一連の動作を繰り返す。また、補正部５０２ｃ２は、垂直同期信号ＶSYNCを受けると内部カウンタをリセットした後、内部カウンタを用いて、まず、水平同期信号ＨSYNCを２０４８パルスだけカウントせず、その後、水平同期信号ＨSYNCを２０４８パルスだけカウントするという一連の動作を繰り返す。
【００９６】
＜変形例＞
以上の各形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は相矛盾しない限り適宜に併合され得る。
【００９７】
＜変形例１＞
電気光学パネル１００は、第１供給回路２００ａと第２供給回路２００ｂという２つの供給回路によって駆動されたが、第１供給回路２００ａと第２供給回路２００ｂとを含む３つ以上の供給回路によって駆動されてもよい。この場合、制御回路５００は、各供給回路に供給するデジタルデータ信号の元になるデータ信号を個別に補正して、各供給回路に供給するデジタルデータ信号を生成することが好ましい。
【００９８】
＜変形例２＞
電気光学パネルでは、ＲおよびＧに比べてＢに関して、供給回路（ドライバー）の違いによる画質の低下は小さい。このため、出力ばらつき補正部５０２は、Ｂに関するデジタルデータ信号については補正を行わなくてもよい。この場合、ＬＵＴ１−１、ＬＵＴ１−２の構成の簡略化を図ることができる。
【００９９】
＜変形例３＞
第２供給回路２００ｂは、選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]の出力を停止してもよい。例えば、第２供給回路２００ｂは、制御回路５００からの停止指示に応じて、選択信号ＳＥＬ[１]〜ＳＥＬ[Ｋ]の出力を停止する。
【０１００】
＜変形例４＞
上述した実施形態では、図１に示すように、フレキシブル回路基板３００ａとフレキシブル回路基板３００ｂとを、電気光学パネル１００の表示方向（ｚ方向）から見て重なるように取り付けられた構成について説明した。しかし、本発明はこのような構成に限定されるものではない。例えば、電気光学パネル１００に、フレキシブル回路基板３００ａとの接続端子３００ａ１およびフレキシブル回路基板３００ｂとの接続端子３００ｂ１を電気光学パネル１００の横方向（ｘ方向）に並べて配置してもよい。この場合、フレキシブル回路基板３００ａとフレキシブル回路基板３００ｂの電気光学パネル１００への実装は容易となる。しかし、この例では、図１の接続端子３００ａ１と接続端子３００ｂ１が縦方向（ｙ方向）に配置される構成と比較して、画素部１０に対してフレキシブル回路基板３００ａおよびフレキシブル回路基板３００ｂの実装領域が大きくなる場合や、画素部１０と実装領域とを接続する配線が長くなる場合がある。
【０１０１】
＜変形例５＞
制御回路５００は、電気光学パネル１００に、デジタルデータ信号Ｄ−ＶIDとして、Ｒ用デジタルデータ信号Ｄ−ＲＶIDと、Ｇ用デジタルデータ信号Ｄ−ＧＶIDと、Ｂ用デジタルデータ信号Ｄ−ＢＶIDとを、順番に（時分割に）供給してもよい。
【０１０２】
＜変形例６＞
電気光学装置として液晶装置が用いられたが、電気光学装置は、電気的なエネルギーで光学的な性質が変化する電気光学物質を有する装置であればよい。なお、電気光学物質には、液晶や有機ＥＬ（electro luminescence）などが該当する。
【０１０３】
＜応用例＞
以上の各形態や変形例に例示した電気光学装置は、各種の電子機器に利用され得る。図１８には、上述した電気光学装置を採用した電子機器の具体的な形態が例示されている。
【０１０４】
図１８は、上述した電気光学装置を適用した投射型表示装置（３板式のプロジェクタ）４０００の模式図である。投射型表示装置４０００は、相異なる表示色（赤色，緑色，青色）に対応する３個の電気光学装置１（１Ｒ，１Ｇ，１Ｂ）を含んで構成される。照明光学系４００１は、照明装置（光源）４００２からの出射光のうち赤色成分ｒを電気光学装置１Ｒに供給し、緑色成分ｇを電気光学装置１Ｇに供給し、青色成分ｂを電気光学装置１Ｂに供給する。各電気光学装置１は、照明光学系４００１から供給される各単色光を表示画像に応じて変調する光変調器（ライトバルブ）として機能する。投射光学系４００３は、各電気光学装置１からの出射光を合成して投射面４００４に投射する。上述した電気光学装置１を適用することにより、高精細表示が可能な小型の投射型表示装置４０００が容易に実現できる。また、電気光学装置１Ｒ、電気光学装置１Ｇ、電気光学装置１Ｂは、それぞれに、制御回路５００を備えてもよいし、電気光学装置１Ｒ、電気光学装置１Ｇ、電気光学装置１Ｂに一つの制御回路５００が備えられてもよい。一つの制御回路５００の場合、記憶部５０２ｂは、Ｒ、Ｇ、Ｂの各々について第１補正量および第２補正量のＬＵＴを備える。
【０１０５】
なお、本発明に係る電気光学装置が適用される電子機器としては、図１８に例示した機器のほか、可搬型のパーソナルコンピューター、携帯情報端末（ＰＤＡ：Personal Digital Assistants），デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置が挙げられる。さらに、該電子機器としては、車載用の表示器（インパネ），電子手帳，電子ペーパー，電卓，ワードプロセッサ，ワークステーション，テレビ電話，ＰＯＳ端末，プリンタ，スキャナ，複写機，ビデオプレーヤ，タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【０１０６】
１…電気光学装置、１０…画素部、１２…走査線、１４…信号線、２０…走査線駆動回路、２１[１]〜２１[Ｋ]…分配回路、２００ａ…第１供給回路、２００ｂ…第２供給回路、５００…制御回路。
【図１】
2018072653.tif 000003
【図２】
2018072653.tif 000004
【図３】
2018072653.tif 000005
【図４】
2018072653.tif 000006
【図５】
2018072653.tif 000007
【図６】
2018072653.tif 000008
【図７】
2018072653.tif 000009
【図８】
2018072653.tif 000010
【図９】
2018072653.tif 000011
【図１０】
2018072653.tif 000012
【図１１】
2018072653.tif 000013
【図１２】
2018072653.tif 000014
【図１３】
2018072653.tif 000015
【図１４】
2018072653.tif 000016
【図１５】
2018072653.tif 000017
【図１６】
2018072653.tif 000018
【図１７】
2018072653.tif 000019
【図１８】
2018072653.tif 000020