(57)【要約】【課題】適切な量子化周波数と量子化位相とをもとにＡＤ変換したデジタル映像信号を表示可能な表示装置を提供する。【解決手段】表示装置（１００）は、入力アナログ映像信号をデジタル映像信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段に与えるサンプリングクロックの周波数を変化させる第一のサンプリングクロック変更手段と、前記Ａ／Ｄ変換手段に与えるサンプリングクロックのクロック位相を変化させる第二のサンプリングクロック変更手段と、サンプリング周波数および位相の各組み合わせにおいて、前記Ａ／Ｄ変換手段されたデジタル信号に基づいて隣接画素間の差分値を計算する隣接画素差分値計算手段とを有し、サンプリングクロックの周波数と位相を決定する上で計算に用いる閾値を第一のサンプリングクロック変更手段に与えるサンプリングクロックの周波数に応じて変更する。【選択図】図２
2018072401.tif 000002
【特許請求の範囲】
【請求項１】
入力アナログ映像信号をデジタル映像信号に変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段に与えるサンプリングクロックの周波数を変化させる第一のサンプリングクロック変更手段と、
前記Ａ／Ｄ変換手段に与えるサンプリングクロックのクロック位相を変化させる第二のサンプリングクロック変更手段と、
サンプリング周波数および位相の各組み合わせにおいて、前記Ａ／Ｄ変換手段されたデジタル信号に基づいて隣接画素間の差分値を計算する隣接画素差分値計算手段と
を有し、
サンプリングクロックの周波数と位相を決定する上で計算に用いる閾値を第一のサンプリングクロック変更手段に与えるサンプリングクロックの周波数に応じて変更することを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置であって、
信号源からアナログ映像信号を前記表示装置に伝送する映像伝送ケーブルの長さに応じて、閾値を変更する手段をさらに有することを特徴とする表示装置。
【請求項３】
入力アナログ映像信号をデジタル映像信号に変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段に与えるサンプリングクロックの周波数を変化させる第一のサンプリングクロック変更手段と、
前記Ａ／Ｄ変換手段に与えるサンプリングクロックのクロック位相を変化させる第二のサンプリングクロック変更手段と、
サンプリング周波数および位相の各組み合わせにおいて、前記Ａ／Ｄ変換手段されたデジタル信号に基づいて隣接画素間の差分値を計算する隣接画素差分値計算手段と
を有し、
サンプリングクロックの周波数と位相を決定する上で計算に用いる計算式を第一のサンプリングクロック変更手段に与えるサンプリングクロックの周波数に応じて変更することを特徴とする表示装置。
【請求項４】
請求項３に記載の表示装置であって、
信号源からアナログ映像信号を前記表示装置に伝送する映像伝送ケーブルの長さに応じて、前記計算式を変更する手段をさらに有することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ映像信号をデジタル映像信号に変換して表示することができる表示装置に関するものである。
【背景技術】
【０００２】
従来、コンピュータから出力されるアナログ映像信号を受けて画像を表示するＣＲＴモニタなどの表示装置は、アナログ映像信号を受信してアナログの形態のまま映像を表示していた。アナログ映像信号は水平同期信号線、垂直同期信号線、Ｒデータ映像信号線、Ｇデータ映像線、Ｂデータ映像線の計５本のアナログデータ線があり、これにインタレース信号時のＦｉｅｌｄ情報を示すＦｉｅｌｄ信号線で構成される。
【０００３】
それに対して近年はＬＣＤモニタなどのアクティブマトリックス型表示装置はアナログ映像信号を受け、それをアナログ／デジタル変換（以下、ＡＤ変換）して表示している。この時、映像信号の量子化クロックや有効映像領域を信号源コンピュータと、信号受信側の表示装置とで一致させることが重要となる。表示装置では水平及び垂直同期信号の周波数や極性等の属性（以下、同期信号属性情報）と、量子化クロックや有効映像領域を関連付けた信号フォーマットテーブルを保有している。表示装置はコンピュータから出力される同期信号の同期信号属性情報を読み取ることで、信号フォーマットの判別が可能となる。
【０００４】
表示装置において、コンピュータからのアナログ映像信号を量子化する際に必要となる量子化クロックは、通常は水平同期信号を逓倍する事によって生成される。この量子化クロックの周波数（以下、量子化周波数）は、先に述べた同期信号の情報から適正値を知る事が可能となる場合が多いが、量子化クロックの位相（以下、量子化位相）に関してはコンピュータ毎に適正値が異なってしまう。
【０００５】
これは様々な要因により、コンピュータから伝送される水平同期信号と映像信号には、コンピュータ毎に異なる時間差が生じているためである。また、コンピュータから出力される信号フォーマットは多岐に渡っているため、ＶＥＳＡ（Ｖｉｄｅｏ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｓｔａｎｄａｒｄｓ  Ａｓｓｏｃｉａｔｉｏｎ）で規定された「Ｍｏｎｉｔｏｒ  Ｔｉｍｉｎｇ  Ｓｐｅｃｉｆｉｃａｔｉｏｎｓ」に準拠した信号フォーマットテーブルでそれらに対処することは極めて困難であり、表示装置側で量子化周波数の適正値が判らない場合も発生する。このため、良好な量子化を行う上で表示装置側にて上記の量子化周波数や量子化位相を最適化する機能が必要となり、それを自動的に実現する量子化クロック自動調整機能が発展してきた。
【０００６】
特許文献１では量子化回路に与える量子化クロックの量子化位相を全位相分だけ変化させ、その際の隣接画素間差分値の最大値と最小値との差を計算し、その差が最大となる周波数とし、その時の周波数の差分最大が最適量子化位相とすることが開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−１４４８４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に記載された技術には課題がある。例えば、映像信号を伝送するケーブルが長い場合などでは、量子化周波数が高いアナログ映像信号は信号減衰が大きいため、隣接画素差分結果を用いた方法では正しい信号フォーマットの検出を誤ってしまう可能性があった（図１参照）。
【０００９】
そこで、本発明は、表示装置に入力されるアナログ映像信号が伝送路系で減衰した場合や、アナログ映像信号自体のコントラストが低い場合であっても、適切な量子化周波数と量子化位相とをもとにＡＤ変換したデジタル映像信号を表示可能な表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る表示装置の一つは、入力アナログ映像信号をデジタル映像信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段に与えるサンプリングクロックの周波数を変化させる第一のサンプリングクロック変更手段と、前記Ａ／Ｄ変換手段に与えるサンプリングクロックのクロック位相を変化させる第二のサンプリングクロック変更手段と、サンプリング周波数および位相の各組み合わせにおいて、前記Ａ／Ｄ変換手段されたデジタル信号に基づいて隣接画素間の差分値を計算する隣接画素差分値計算手段とを有し、サンプリングクロックの周波数と位相を決定する上で計算に用いる閾値を第一のサンプリングクロック変更手段に与えるサンプリングクロックの周波数に応じて変更することを特徴とする。
【００１１】
本発明に係る表示装置の一つは、入力アナログ映像信号をデジタル映像信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段に与えるサンプリングクロックの周波数を変化させる第一のサンプリングクロック変更手段と、記Ａ／Ｄ変換手段に与えるサンプリングクロックのクロック位相を変化させる第二のサンプリングクロック変更手段と、サンプリング周波数および位相の各組み合わせにおいて、前記Ａ／Ｄ変換手段されたデジタル信号に基づいて隣接画素間の差分値を計算する隣接画素差分値計算手段とを有し、サンプリングクロックの周波数と位相を決定する上で計算に用いる計算式を第一のサンプリングクロック変更手段に与えるサンプリングクロックの周波数に応じて変更することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、本発明によれば、表示装置に入力されるアナログ映像信号が伝送路系で減衰した場合や、アナログ映像信号自体のコントラストが低い場合であっても、適切な量子化周波数と量子化位相とをもとにＡＤ変換したデジタル映像信号を表示可能な表示装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】隣接画素差分結果を用いた方法の課題を説明するための図である。
【図２】実施形態１及び２における表示装置の一例であるプロジェクタ１００の構成を説明するためのブロック図である。
【図３】実施形態１及び２におけるプロジェクタ１００で行われる処理の手順を説明するためのシーケンス図である。
【図４】第一の検知方法を説明するためのシーケンス図である。
【図５】第二の検知方法を説明するためのシーケンス図である。
【図６Ａ】フォーマット表の一例を示す図である。
【図６Ｂ】フォーマット表の一例を示す図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して本発明の実施形態を説明する。ただし、本発明の実施形態は以下の実施形態に限定されるものではない。
【００１５】
［実施形態１］
図２は、実施形態１及び２における表示装置の一例であるプロジェクタ１００の構成を説明するためのブロック図である。図２に示すように、プロジェクタ１００は、アナログ映像ＩＦ１０１、同期信号検出回路１０２、ＡＤ変換回路１０３、量子化クロック生成回路１０４、有効映像領域検出回路１０５、隣接画素差分値検出回路１０６、画像処理回路１０７、ＲＡＭ１０８、表示パネル１０９、パネル制御ドライバ１１０、ランプ制御部１１１、光源ランプ１１２、制御パネル１１３、ＣＰＵ１１４を有する。
【００１６】
次に、上記構成の各々について説明する。アナログ映像ＩＦ１０１はプロジェクタ１００に表示するアナログ映像信号を入力するインタフェースであり、例えばＤ−Ｓｕｂ１５ピン端子であり、図２ではコンピュータ２００からのアナログ映像信号を受信している。
【００１７】
同期信号検出回路１０２はアナログ映像ＩＦ１０１にコンピュータ２００から入力されたアナログ映像信号の同期信号属性情報を検出する回路であり、水平同期信号や垂直同期信号の周波数情報や極性、走査方式などの属性情報を検出する。ＡＤ変換回路１０３はアナログ映像信号をデジタル映像信号化する回路である。量子化クロック生成回路１０４はＡＤ変換回路１０３へ量子化クロックを供給する。量子化クロック生成回路１０４は、後述するＣＰＵ１１４が同期信号情報から判別した信号フォーマット情報からアナログ映像信号の水平総ドット数、位相情報を受ける。
【００１８】
有効映像領域検出回路１０５はＡＤ変換回路１０３からデジタル映像信号と同期信号を受け、その映像信号の有効映像領域を判別する。有効映像領域の検出方法は、設定した閾値以上の画素データが入力された座標を画像有り位置とし、その座標値の最小位置と最大位置をそれぞれ有効映像領域開始位置、終了位置とするもので、水平方向、垂直方向で各々判別を行う。隣接画素差分値検出回路１０６はＡＤ変換回路１０３からデジタル映像信号と同期信号を受け、その映像信号の隣接画素の差分値を計算しＣＰＵ１１４が設定した領域で和算する。
【００１９】
画像処理回路１０７はスケーリング処理やコントラスト制御、台形補正などの画像処理を行う回路である。これらの制御は後述するＣＰＵ１１４からの制御信号に応じて行う。ＲＡＭ１０８は画像処理回路１０７のワークメモリである。表示パネル１０９は２次元に配置された画像素子で構成される。パネル制御ドライバ１１０は画像処理回路１０７から受けたデジタル映像データに応じて表示パネル１０９を制御する。光源ランプ１１２は高圧水銀ランプやキセノンランプなどであり、表示パネル１０９へ投光する。ランプ制御部１１１は光源ランプ１１２を制御する。制御パネル１１３はプロジェクタ１００を制御するユーザー操作を受けてＣＰＵ１１４に制御コマンドを送る。
【００２０】
ＣＰＵ１１４は内部に駆動ファームウェアを保存する内部ＲＯＭと作業用メモリとを有する。内部ＲＯＭには図５で示すようなアナログ映像信号の検知用のフォーマットリストが保存されているＣＰＵ１１４は画像処理回路１０７、パネル制御ドライバ１１０、ランプ制御部１１１、アナログ映像信号からデジタル映像信号に変換するＡＤ変換回路１０３の制御などプロジェクタ１００全体を制御する。
【００２１】
図３は、実施形態１及び２におけるプロジェクタ１００で行われる処理の手順を説明するためのシーケンス図である。操作パネル１１３からのユーザーの起動操作を受けＣＰＵ１１４はプロジェクタ１００を構成している各モジュールの初期化を行う。その後、ＣＰＵ１１４は同期信号検出回路１０２をポーリングしアナログ映像信号の入力を監視する。
【００２２】
アナログ映像ＩＦ１０１にＤｓｕｂケーブルが挿入された時、アナログ映像信号を受け同期信号検出回路１０２は入力映像信号の水平周波数（以下Ｈｆｒｅｑ）、垂直総ライン数（以下Ｖｔｏｔａｌ）、走査方式（以下Ｓｃａｎｎｉｎｇ）、水平垂直同期信号極性（以下Ｈｐｏｌ、Ｖｐｏｌ）を検出する（Ｓ１０１）。ＣＰＵ１１４はそれらの情報を受けて入力映像信号のフォーマットを検知する（Ｓ１０２）。このフォーマットの検知方法については図４のシーケンス図で詳細を説明する。
【００２３】
図４のシーケンス図において、ＣＰＵ１１４は同期信号属性検出回路から取得したＳｃａｎｎｉｎｇ（Ｓ２０１）、Ｖｔｏｔａｌ（Ｓ２０２）、Ｈｆｒｅｑ（Ｓ２０３）の情報が、ＲＯＭに保存しているフォーマットリストと合致しているものがないかを比較する。ここで合致しているフォーマットリストがあれば候補フォーマットとして保持する（Ｓ２０４）。Ｓ２０１からＳ２０３の比較で合致するフォーマットがない場合は検知フォーマットがないと判定し、ＣＰＵ１１４はＧＵＩで「対応信号フォーマットがない」という旨を示すＧＵＩを表示する（Ｓ１０４）。ここでは、図６Ａで示す表が全フォーマットとしＲＯＭに保存されており、Ｓ２０１〜Ｓ２０３のシーケンスによって図６Ｂで示す３フォーマットが候補フォーマットとして検知されたとして以下のシーケンス説明を進める。
【００２４】
図３のＳ１０３で検知フォーマットが０でない場合、Ｓ１０５からＳ１０８のシーケンスをＳ１０２で検知したフォーマットの数だけ行う。上述したように図６Ｂで示す３フォーマットが同期信号属性情報から候補フォーマットとして保持している。
【００２５】
Ｓ１０５〜Ｓ１０８では画像データを解析することで最適フォーマットを決定する。まずＳ１０５で候補フォーマットとして検知されたフォーマットのサンプリングクロック周波数を量子化クロック生成回路１０４に設定し（Ｓ１０５）、そのクロックを基にＡＤ変換回路１０３がアナログ映像信号をＡＤ変換する（Ｓ１０６）。次にそのデジタル信号を有効映像領域検出回路１０５と隣接画素差分値検出回路１０６が受け、それぞれ有効映像領域と隣接画素差分値を計算する（Ｓ１０７、Ｓ１０８）。このＳ１０５〜Ｓ１０８の処理を候補フォーマットの３フォーマットに対して行う。
【００２６】
Ｓ１０９では、Ｓ１０７の有効映像領域結果とＳ１０８の隣接画素差分値結果を基に最適フォーマットを決定する。Ｓ１０９の詳細を図６に示す。Ｓ３０１で有効映像領域検知結果と候補フォーマットの有効映像領域値の差分が小さいフォーマットが最適フォーマット候補となる。次に、隣接画素差分結果を基に候補の更なる絞り込みを行うが入力映像信号が自然画などのようにコントラストが場合を考慮し、ある閾値以上であれば隣接画素差分結果が信用たる値とするという判定を行う（Ｓ３０２）。この閾値は、各フォーマットに計算する。一例で言えば、画素レベルが０−２５５の場合、閾値は、
閾値＝水平解像度×５％×垂直解像度×２５５×重み
により計算させる。
【００２７】
上記式の「重み」について。アナログ映像信号の場合、サンプリングクロック周波数が小さい場合、伝送路上の信号減衰は小さいが、周波数が大きい場合伝送路上の信号減衰が大きいので「重み」を変更する。例えば、
８００×６００解像度では重み・・・１．００
９６０×６００解像度では重み・・・０．９０
１０２４×６００解像度では重み・・・０．８５
として閾値を計算する。Ｓ３０３ではＳ３０２で信用たる値となったフォーマットの隣接画素差分結果を比較し、最大値となったフォーマットを最適フォーマットと決定する。
【００２８】
Ｓ１０９で最適フォーマットを決定後、次に最適位相の走査を行う。これは位相を３６０度変えて隣接画素差分値を計算し（Ｓ１１０）、その結果が最大となった位相を最適位相と決定する（Ｓ１１１）。
【００２９】
以上説明したように、実施形態１におけるアナログ映像信号の検知方法を用いれば、アナログ映像信号の信号減衰や信号自体のコントラストが低い場合において、最適なサンプリングクロックと最適位相を決定することができる。
【００３０】
なお、実施形態１では信号属性情報で検知した信号フォーマットから候補フォーマットを検出し、そのサンプリングクロック周波数に応じて閾値を決定している。しかしながら、映像信号を伝送するケーブルの長さが長い場合はさらに、サンプリングクロック周波数が高速になるにつれて信号減衰も激しくなる。そのため、ＯＳＤなどでケーブル長が「〜１０ｍ以下」、「１０〜２０ｍ以下」、「２０ｍ〜」、と表示し、ユーザーがそこを選んだ場合には、さらに閾値を決定する「重み」を変更してもよい。この場合、より精度よくフォーマット検知、及び適切なサンプリングクロック周波数の決定を行うことができる。
【００３１】
［実施形態２］
以下、図２〜図５及び図７を参照し、実施形態２における表示装置を説明する。
【００３２】
実施形態２における表示装置の一例であるプロジェクタ１００の構成は、実施形態１におけるプロジェクタ１００と同じであるため、その説明を省略する。実施形態２におけるプロジェクタ１００の基本的なシーケンスは、実施形態１におけるプロジェクタ１００と同じであるので、実施形態２では異なる部分のみを説明する。実施形態１と異なる部分は、Ｓ１０８（実施形態２ではＳ２０８）とＳ１０９（実施形態２ではＳ２０９）とにおける処理である。以下に、Ｓ２０８とＳ２０９とにおける処理を説明する。
【００３３】
Ｓ２０８では、隣接画素差分値を計算する。アナログ信号の特性上、サンプリングクロックが早いほどアナログ信号の最低電圧（通常０Ｖ）が高く、最大電圧（０．７Ｖ）が低いという特性がある。このため、隣接画素差分値において、例えば、
８００×６００の隣接画素差分値×１．００
９６０×６００の隣接画素差分値×１．０３
１０２４×６００の隣接画素差分値×１．０５
とする。
【００３４】
また、Ｓ２０９に対しては、Ｓ２０８にてサンプリングクロックに応じた計算方法を変更したので、隣接画素差分結果が信用たる値かどうかの判定に用いる閾値は固定としている。
【００３５】
以上説明したように、実施形態２におけるアナログ映像信号の検知方法を用いれば、アナログ映像信号の信号減衰や信号自体のコントラストが低い場合において、最適なサンプリングクロックと最適位相を決定することができる。
【００３６】
なお、実施形態２では信号属性情報で検知した信号フォーマットから候補フォーマットを検出し、そのサンプリングクロック周波数に応じて閾値を決定している。しかしながら、映像信号を伝送するケーブルの長さが長い場合はさらに、サンプリングクロック周波数が高速になるにつれて信号減衰も激しくなる。そのため、ＯＳＤなどでケーブル長が「〜１０ｍ以下」、「１０〜２０ｍ以下」、「２０ｍ〜」、と表示し、ユーザーがそこを選んだ場合には、さらに閾値を決定する「重み」を変更してもよい。この場合、より精度よくフォーマット検知、及び適切なサンプリングクロック周波数の決定を行うことができる。
【００３７】
なお、本発明は上述の実施形態に限定されず、その要旨の範囲内で種々の変形又は変更が可能である。
【符号の説明】
【００３８】
１００  プロジェクタ（表示装置）
１０１  アナログ映像ＩＦ（Ｄｓｕｂ１５ピン）
１０２  同期信号検出回路
１０３  ＡＤ変換回路
１０４  量子化クロック生成回路
１０５  有効映像領域検出回路
１０６  隣接画素差分値検出回路
１０７  画像処理回路
１０８  ＲＡＭ
１０９  表示パネル
１１０  パネル制御ドライバ
１１１  ランプ制御部
１１２  光源ランプ
１１３  制御パネル
１１４  ＣＰＵ
【図１】
2018072401.tif 000003
【図２】
2018072401.tif 000004
【図３】
2018072401.tif 000005
【図４】
2018072401.tif 000006
【図５】
2018072401.tif 000007
【図６Ａ】
2018072401.tif 000008
【図６Ｂ】
2018072401.tif 000009