(57)【要約】【課題】本開示は、画像センサアレイベースの検査技術の速度まで拡張できる方法及びシステムに関する。【解決手段】画像センシングデバイスは、インターポーザと、インターポーザに配置される光検出アレイセンサであって、インターポーザは基板と光検出アレイセンサとの間に配置されており、アナログ‐デジタル変換回路が光検出アレイセンサの出力をデジタル信号に変換するように構成されている、光検出アレイセンサと、アナログ‐デジタル変換回路からのデジタル信号を組み合わせるように構成されたマルチプレクサと、を備える。【選択図】図１Ａ
2018198427.tif 000002
【特許請求の範囲】
【請求項１】
インターポーザベースの画像センシングデバイスであって、
基板の表面に配置される少なくとも１つのインターポーザと、
前記少なくとも１つのインターポーザに配置される少なくとも１つの光検出アレイセンサであって、前記少なくとも１つの光検出アレイセンサは裏面入射型であり、前記少なくとも１つの光検出アレイセンサは背面照明用に構成されており、前記少なくとも１つの光検出アレイセンサは複数の列のピクセルを含み、前記少なくとも１つのインターポーザは、前記基板と前記少なくとも１つの光検出アレイセンサとの間に配置されており、少なくとも２つのアナログ‐デジタル変換回路が、前記少なくとも１つの光検出アレイセンサの１又は複数の出力を１又は複数のデジタル信号に変換するように構成されており、前記少なくとも２つのアナログ‐デジタル変換回路は、前記インターポーザ上に製作されている、前記少なくとも１つの光検出アレイセンサと、
前記インターポーザに動作可能なように接続されて、前記少なくとも２つのアナログ‐デジタル変換回路からの前記１つ又は複数のデジタル信号を組み合わせるように構成された少なくとも１つのマルチプレクサであって、前記インターポーザが前記少なくとも１つの光検出アレイセンサと前記少なくとも２つのアナログ‐デジタル変換回路とを電気的に結合するようの構成されている、前記少なくとも１つのマルチプレクサと、
を備えるインターポーザベースの画像センシングデバイス。
【請求項２】
前記少なくとも１つのマルチプレクサが、前記インターポーザ上に製作されている、
請求項１に記載のインターポーザベースの画像センシングデバイス。
【請求項３】
前記少なくとも１つの光検出アレイセンサのクロック信号又は制御信号の内の少なくとも１つを駆動するように構成された少なくとも１つのドライバ回路要素であって、動作可能なように前記インターポーザに接続されている前記少なくとも１つのドライバ回路要素を更に備える、
請求項１に記載のインターポーザベースの画像センシングデバイス。
【請求項４】
インターポーザベースの画像センシングデバイスであって、
基板の表面に配置される少なくとも１つのインターポーザと、
前記少なくとも１つのインターポーザに配置される少なくとも１つの光検出アレイセンサであって、前記少なくとも１つの光検出アレイセンサは裏面入射型であり、前記少なくとも１つの光検出アレイセンサは背面照明用に構成されており、前記少なくとも１つの光検出アレイセンサは複数の列のピクセルを含み、前記少なくとも１つのインターポーザは、前記基板と前記少なくとも１つの光検出アレイセンサとの間に配置されており、少なくとも２つのバッファ回路が、前記少なくとも１つの光検出アレイセンサの出力を受信するように構成されており、前記少なくとも２つのバッファ回路は、前記インターポーザ上に製作されている、前記少なくとも１つの光検出アレイセンサと、
前記インターポーザに動作可能なように接続されて、前記少なくとも２つのバッファ回路からの１又は複数の出力を受信するように構成された少なくとも２つの相関二重サンプリングモジュールであって、前記インターポーザが、前記インターポーザに電気的に接続された前記少なくとも１つの光検出アレイセンサの出力に近接して各バッファを配置するように構成されている、前記少なくとも２つの相関二重サンプリングモジュールと、
を備えるインターポーザベースの画像センシングデバイス。
【請求項５】
前記少なくとも２つの相関二重サンプリングモジュールの１又は複数の出力を１又は複数のデジタル信号に変換するように構成された少なくとも２つのアナログ‐デジタル変換回路要素であって、前記インターポーザに動作可能なように接続された前記少なくとも２つのアナログ‐デジタル変換回路要素を更に備える、
請求項４に記載のインターポーザベースの画像センシングデバイス。
【請求項６】
サンプルステージ上に配置される対象物体の表面に向かって照明を導くように構成された照明光源と、
検出器であって、前記検出器が少なくとも１つの光検出アレイデバイスを備え、前記少なくとも１つの光検出アレイデバイスが、少なくとも１つのインターポーザ上に配置される少なくとも１つの裏面入射型光検出アレイセンサを備え、前記少なくとも１つの裏面照射型光検出アレイセンサが背面照明用にさらに構成され、前記少なくとも１つのインターポーザが基板と前記少なくとも１つの光検出アレイセンサとの間に配置されており、少なくとも２つのアナログ‐デジタル変換回路が前記少なくとも１つのインターポーザ上に製作されており、前記少なくとも２つのアナログ‐デジタル変換回路が、前記少なくとも１つの光検出アレイセンサの１又は複数の出力を１又は複数のデジタル信号に変換するように構成されており、前記少なくとも１つの光検出アレイデバイスが、更に、前記インターポーザに動作可能なように接続されて、前記少なくとも２つのアナログ‐デジタル変換回路からの前記１又は複数のデジタル信号を組み合わせるように構成された少なくとも１つのマルチプレクサを備える、検出器と、
前記対象物体の前記表面の上に照明の焦点を合わせるように構成された焦点調節レンズのセットと、
前記対象物体の前記表面から反射される照明を前記検出器に導くように構成された集光レンズのセットと、
を備える検査システム。
【請求項７】
前記検査システムが、明視野検査システム又は暗視野検査システムの内の少なくとも１つを備える、
請求項６に記載の検査システム。
【請求項８】
前記照明システムが、紫外線（ＵＶ）光、深ＵＶ光、極ＵＶ（ＥＵＶ）光又は真空ＵＶ光の内の少なくとも１つを生成するように構成される、
請求項６に記載の検査システム。
【請求項９】
前記少なくとも１つのインターポーザが、更に、１又は複数のドライバ回路要素を備える、
請求項６に記載の検査システム。
【請求項１０】
前記１つ又は複数のドライバ回路要素が、４ボルトを超える電圧振幅で動作するように構成される、
請求項９に記載の検査システム。
【請求項１１】
前記１つ又は複数のドライバ回路要素が、負の電圧レベルと正の電圧レベルの両方で動作するように構成される、
請求項９に記載の検査システム。
【請求項１２】
前記対象物体が半導体ウェハを含む、
請求項６に記載の検査システム。
【請求項１３】
サンプルステージ上に配置される対象物体の表面に向かって照明を導くように構成された照明光源と、
検出器であって、前記検出器が少なくとも１つの光検出アレイデバイスを備え、前記少なくとも１つの光検出アレイデバイスが、少なくとも１つのインターポーザ上に配置される少なくとも１つの裏面入射型光検出アレイセンサを備え、前記少なくとも１つの裏面照射型光検出アレイセンサが背面照明用にさらに構成され、前記少なくとも１つのインターポーザが基板と前記少なくとも１つの光検出アレイセンサとの間に配置されており、少なくとも２つのバッファ回路が、前記少なくとも１つの光検出アレイセンサの出力を受信するように構成されており、前記少なくとも２つのバッファ回路は、前記インターポーザ上に製作されている、検出器と、
前記インターポーザに動作可能なように接続されて、前記少なくとも２つのバッファ回路からの１又は複数の出力を受信するように構成された少なくとも２つの相関二重サンプリングモジュールであって、前記インターポーザが、前記インターポーザに電気的に接続された前記少なくとも１つの光検出アレイセンサの出力に近接して各バッファを配置するように構成されている、前記少なくとも２つの相関二重サンプリングモジュールと、
前記対象物体の前記表面の上に照明の焦点を合わせるように構成された焦点調節レンズのセットと、
前記対象物体の前記表面から反射される照明を前記検出器に導くように構成された集光レンズのセットと、
を備える検査システム。
【請求項１４】
前記検査システムが、明視野検査システム又は暗視野検査システムの内の少なくとも１つを備える、
請求項１３に記載の検査システム。
【請求項１５】
前記照明システムが、紫外線（ＵＶ）光、深ＵＶ光、極ＵＶ（ＥＵＶ）光又は真空ＵＶ光の内の少なくとも１つを生成するように構成される、
請求項１３に記載の検査システム。
【請求項１６】
前記少なくとも１つのインターポーザが、更に、１又は複数のドライバ回路要素を備える、
請求項１３に記載の検査システム。
【請求項１７】
前記１つ又は複数のドライバ回路要素が、４ボルトを超える電圧振幅で動作するように構成される、
請求項１６に記載の検査システム。
【請求項１８】
前記１つ又は複数のドライバ回路要素が、負の電圧レベルと正の電圧レベルの両方で動作するように構成される、
請求項１６に記載の検査システム。
【請求項１９】
前記対象物体が半導体ウェハを含む、
請求項１３に記載の検査システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して半導体検査システムでの実装に適した画像センサに関し、より詳細にはシリコンインターポーザアーキテクチャで製作される電荷結合素子ベースの画像センサに関する。
【背景技術】
【０００２】
検査機能の改善に対する需要が高まり続けるにつれ、改善された画像センサデバイスに対する需要も高まるだろう。通常、検査システムは、１つのセンサごとに複数の読出しレジスタを備えた領域センサを活用し、それによって各読出しレジスタは１６、３２又はそれ以上の列を順次出力する。典型的な検査システムはこの点において１つ又は２つのセンサアレイを使用してよい。現在の検査技術に含まれる画像センサは、通常、その低ノイズ及び高量子効率のために電荷結合素子（ＣＣＤ）を含む。さらに、典型的なセンサアレイは、特に短い（深紫外線）波長で有利である量子効率を最大化するために、裏面入射型で、背部から照明されてよい。典型的なアレイセンサは、センサの各側に沿って数百ピクセルから数千ピクセルによって構成されてよい。ピクセル寸法は、通常、およそ約１０μｍと約２０μｍとの間である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２００６／０１８６３６３号公報
【特許文献２】米国特許出願公開第２００９／０２５６１５６号公報
【特許文献３】特開２０１１−１２４４３９号公報
【特許文献４】特開２００９−００５２６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
通常、各画像センサは、回路基板上に取り付けられる、又は回路基板に接続される。回路基板は、多様なクロック信号及びゲート信号を駆動するためのドライバ、増幅器、二重相関サンプリング回路、及びアナログ信号をデジタル信号に変換するためのデジタイザを含むことがある。回路基板は、デジタル信号を関連付けられた画像処理コンピュータに送信するための送信器を含んでもよい。いくつかの場合、回路基板にデジタイザを取り付けるのと比較して、センサの出力とデジタイザの入力との間のキャパシタンスを削減するのに役立てるために、最高１６台のデジタイザが画像センサ付きのアセンブリ内部に取り付けられてよい。しかしながら、先行技術の検査システムは、速度がおよそ毎秒１０９ピクセルに制限されており、スケーリング機能は毎秒１０１０ピクセルに近づいている。このレベルを超える継続的なスケーリングは実際的ではない。したがって、先行技術の欠陥を直し、画像センサアレイベースの検査技術の速度まで拡張できる方法及びシステムを提供することが望ましい。
【課題を解決するための手段】
【０００５】
インターポーザベースの画像センシングデバイスが開示される。一態様では、デバイスは、基板の表面に配置される少なくとも１つのインターポーザと、少なくとも１つのインターポーザに配置される少なくとも１つの検出アレイセンサであって、１つ又は複数の光検出アレイセンサが裏面入射型であり、１つ又は複数の光検出アレイセンサが背面照明用に構成され、１つ又は複数の光検出アレイセンサが複数の列のピクセルを含む、少なくとも１つの検出アレイセンサと、１つ又は複数の光検出アレイセンサの出力を増幅するように構成された少なくとも１つの増幅回路網要素であって、動作可能なようにインターポーザに接続されている１つ又は複数の増幅回路と、１つ又は複数の光検出アレイセンサの出力をデジタル信号に変換するように構成された少なくとも１つのアナログ‐デジタル変換回路網要素であって、動作可能なようにインターポーザに接続される１つ又は複数のアナログ‐デジタル変換回路と、１つ又は複数の光検出アレイセンサのクロック信号又は制御信号の内の少なくとも１つを駆動するように構成された少なくとも１つのドライバ回路網要素であって、動作可能なようにインターポーザに接続される１つ又は複数のドライバ回路網要素と、動作可能なように１つ又は複数のインターポーザに接続される少なくとも１つの追加回路網要素とを含むが、これに限定されるものではなく、インターポーザは、１つもしくは複数の光検出アレイセンサ、１つもしくは複数の増幅回路、１つもしくは複数の変換回路、１つもしくは複数のドライバ回路、または１つもしくは複数の追加回路の内の少なくとも２つを電気的に結合するように構成される。
【０００６】
インターポーザベースの画像センシングデバイスを製作するための方法が開示される。一態様では、方法は、基板を提供することと、基板の表面の上に少なくとも１つのインターポーザを配置することと、少なくとも１つのインターポーザの表面の上に光検出アレイセンサを配置することとを含んでよいが、これに限定されるものではなく、光検出アレイセンサは裏面入射型であり、背面照明用に構成され、少なくとも１つのインターポーザは、１つもしくは複数の光検出アレイセンサの出力を増幅するように構成された１つもしくは複数の増幅回路網要素、１つもしくは複数の光検出アレイセンサの出力をデジタル信号に変換するように構成された１つもしくは複数のアナログ‐デジタル変換回路網要素、１つもしくは複数のドライバ回路網要素、または１つもしくは追加の回路網要素の内の少なくとも１つを含む。
【０００７】
インターポーザベースのイメージングデバイスを組み込んだ検査システムが開示される。一態様では、システムは、サンプルステージ上に配置された対象物体の表面に向かって照明を導くように構成された照明光源と、検出器であって、少なくとも１つの感光性アレイデバイスを含み、少なくとも１つの感光性アレイデバイスが少なくとも１つのインターポーザに配置される少なくとも１つの裏面入射型感光性アレイセンサを含み、少なくとも１つの裏面入射型感光性アレイセンサが背面照明のためにさらに構成され、少なくとも１つのインターポーザが、１つもしくは複数の増幅回路網要素、１つもしくは複数のアナログ‐デジタル変換回路網要素、１つもしくは複数のドライバ回路網要素、又は１つもしくは追加の回路網要素の内の少なくとも１つを含む検出器と、ウェハの表面の上に照明の焦点を合わせるように構成された焦点調節レンズのセットと、対象物体の表面から反射される照明を検出器に導くように構成された集光レンズのセットを含んでよいが、これに限定されるものではない。
【０００８】
上記一般的な説明と以下の詳細な説明の両方とも、例示的かつ説明的でしかなく、請求されるように必ずしも本発明を制限しないことが理解されるべきである。明細書に組み込まれ、明細書の一部を構成する添付図面は、本発明の実施形態を示し、一般的な説明と共に本発明の原理を説明するのに役立つ。
【０００９】
本開示の多数の優位点は、添付図面を参照することによって当業者によってよりよく理解されてよい。
【図面の簡単な説明】
【００１０】
【図１Ａ】本発明の一実施形態に係る、インターポーザベースのイメージングデバイスの断面概略図である。
【図１Ｂ】本発明の一実施形態に係る、インターポーザベースのイメージングデバイスの平面図である。
【図１Ｃ】本発明の一実施形態に係る、ＴＤＩアレイセンサの平面図である。
【図２】本発明の一実施形態に係る、インターポーザベースのイメージングデバイスの断面図である。
【図３】本発明の実施形態に係る、インターポーザベースの光検出アレイセンサの電荷変換増幅器を示す図である。
【図４Ａ】本発明の一実施形態に係る、選択回路網要素インターポーザベースイメージングデバイスのプロセス‐チェーンを示す図である。
【図４Ｂ】本発明の一実施形態に係る、インターポーザベースのイメージングデバイスのクロック信号用のインターポーザの１つ又は複数のバッファ及びドライバを示す図である。
【図４Ｃ】本発明の一実施形態に係る、インターポーザベースのイメージングデバイスの制御信号用のインターポーザの１つ又は複数のバッファ及びドライバを示す図である。
【図５】本発明の一実施形態に係る、イメージングデバイスの光検出アレイセンサを駆動するために使用される多相クロック信号を示す図である。
【図６Ａ】本発明の一実施形態に係るＴＤＩセンサモジュールの平面図である。
【図６Ｂ】本発明の一実施形態に係るＴＤＩセンサモジュールの側面図である。
【図６Ｃ】本発明の一実施形態に係るＴＤＩセンサモジュールの側面図である。
【図７】本発明の一実施形態に係るＴＤＩセンサモジュールアレイの平面図である。
【図８Ａ】本発明の一実施形態に係るＴＤＩセンサモジュールアレイの平面図である。
【図８Ｂ】本発明の一実施形態に係る、非矩形のＴＤＩセンサモジュールアレイの平面図である。
【図９】本発明の一実施形態に係る、インターポーザベースのイメージングデバイスを組み込んだ検出器を有する検査システムを示す図である。
【発明を実施するための形態】
【００１１】
ここで、添付図面に示される、開示されている主題を詳しく参照する。
【００１２】
一般に図１Ａから図９を参照すると、インターポーザアーキテクチャに基づいたイメージングデバイス１００が、本発明に従って説明されている。
【００１３】
図１Ａ及び図１Ｂは、インターポーザ１０２を活用して構築される画像センシングデバイス１００の簡略化された概略図を示す。本発明の一態様では、インターポーザベースのイメージングデバイス１００は、インターポーザ１０２の表面に配置される１つ又は複数の光検出センサ１０４を含んでよい。いくつかの実施形態では、さらに詳しく本明細書に説明されるように、デバイス１００の１つまたは複数のインターポーザ１０２は、シリコンインターポーザを含んでよいが、これに限定されるものではない。本発明の追加の態様では、デバイス１００の１つ又は複数の光検出センサ１０４は裏面入射型であり、背面照明のためにさらに構成されている。当業者は、裏面入射型センサ１０４が、背面照明構成で配置されるときに、入射光ビームの光子捕捉率を増加してよく、それによって画像センシングデバイス１００の全体的な効率を高めることを認識するだろう。
【００１４】
本発明の別の態様では、画像センシングデバイス１００の多様な回路要素は、インターポーザ１０２上に配置されてよい、又はインターポーザ１０２の中に内蔵されてよい。一実施形態では、１つ又は複数の増幅回路（たとえば、電荷変換増幅器）（図１Ａ又は図１Ｂでは不図示）がインターポーザ１０２上に配置されてよい、又はインターポーザ１０２の中に内蔵されてよい。別の実施形態では、１つ又は複数の変換回路１０８（たとえば、アナログ‐デジタル変換回路（つまり、デジタイザ１０８））がインターポーザ１０２上に配置されてよい、又はインターポーザ１０２の中に内蔵されてよい。別の実施形態では、１つ又は複数のドライバ回路１０６が、インターポーザ１０２上に配置されてよい、又はインターポーザ１０２の中に内蔵されてよい。たとえば、１つ又は複数のドライバ回路１０６は、タイミング回路／直列駆動回路を含んでよい。たとえば、１つ又は複数のドライバ回路１０６は、クロックドライバ回路網要素又はリセットドライバ回路網要素を含んでよいが、これに限定されるものではない。別の実施形態では、１つ又は複数のピクセルゲートドライバ回路要素１１４は、インターポーザ１０２上に配置されてよい、又はインターポーザ１０２の中に内蔵されてよい。たとえば、１つ又は複数のピクセルゲートドライバ回路要素１１４は、ＣＣＤ／ＴＤＩピクセルゲートドライバ回路要素を含んでよい。別の実施形態では、１つ又は複数の光トランシーバ１１５が、インターポーザ１０２上に配置されてよい、又はインターポーザ１０２の中に内蔵されてよい。別の実施形態では、１つ又は複数のデカップリングコンデンサ（不図示）が、インターポーザ１０２上に配置されてよい、又はインターポーザ１０２の中に内蔵されてよい。追加の実施形態では、１つ又は複数のシリアルトランスミッタ（図１Ａ又は図１Ｂでは不図示）が、インターポーザ１０２上に配置されてよい、又はインターポーザ１０２の中に内蔵されてよい。
【００１５】
本明細書ではさらに、多様な追加回路要素がデバイス１００のインターポーザ１０２上に配置されてよい、又はインターポーザ１０２の中に直接的に内蔵されてよいことが認識される。たとえば、インターポーザ１０２上に配置される、又はインターポーザ１０２の中に内蔵される多様な回路網要素はさらに、ゲート信号制御回路網、相関二重サンプラ、及び信号調整回路（たとえば、フィルタ、マルチプレクサ、シリアルデータ出力装置、バッファ、デジタル信号プロセッサ、電圧レギュレータ、及び電圧変換器）を含んでよいが、これに限定されるものではない。別の例として、デバイス１００のインターポーザ１０２はさらに、トランジスタ（たとえば、電界効果トランジスタ、バイポーラトランジスタ等）、ダイオード、コンデンサ、インダクタ、及びレジスタ等の追加回路網要素を含んでよいが、これに限定されるものではない。本明細書ではさらに、一般的な意味で、画像センサのコンテキストで信号を受信する、処理する、調整する、制御する、及び／又は送信するために適した任意の１つ又は複数の回路網要素が本発明の範囲内で実装され得ることが意図される。したがって、インターポーザ１０２上に配置される又はインターポーザ１０２の中に内蔵される多様な回路要素に関係する上記説明は制限的ではなく、単に例示的として解釈されるべきである。
【００１６】
追加の実施形態では、本明細書に説明される回路要素（たとえば、ドライバ１０６又はデジタイザ１０８）の内の１つ又は複数が、インターポーザ１０２内の回路としてデバイス１００内に組み込まれてよい。代わりに、本明細書に説明される１つ又は複数の回路要素は、インターポーザ１０２の表面に配置される複数の金型を含んでよい。
【００１７】
本発明の追加の態様では、インターポーザ１０２はさらに、デバイス１００の出力のために複数のアナログ‐デジタル変換器の２つ以上の出力を、１つ又は複数の高速シリアルビットストリームに結合するように構成された論理回路を含んでよい。
【００１８】
本発明の別の態様では、センサ１０４に物理的なサポートを提供するために、１つ又は複数のサポート構造が、光検出アレイセンサ１０４の底面とインターポーザ１０２の上面との間に配置されてよい。一実施形態では、センサ１０４に物理的なサポートを提供するために、複数のソルダボール１１６が光検出アレイセンサ１０４の底面とインターポーザ１０２の上面との間に配置されてよい。本明細書では、センサ１０４の結像領域が外部電気接続を含まない可能性があるが、センサ１０４の背面入射によってセンサ１０４がますます可撓になることが認識される。したがって、ソルダボール１１６は、センサ１０４の結像部分を補強するように、センサ１０４をインターポーザ１０２に接続するために活用されてよい。代替実施形態では、センサ１０４に物理的なサポートを提供するために、光検出アレイセンサ１０４の底面とインターポーザ１０２の上面との間にアンダーフィル材料が配置されてよい。たとえば、エポキシ樹脂が、光検出アレイセンサ１０４の底面とインターポーザ１０２の上面との間に配置されてよい。
【００１９】
別の実施形態では、光検出アレイセンサ１０４は、紫外線（ＵＶ）反射防止コーティングを含んでよい。追加の実施形態では、反射防止コーティングはアレイセンサ１０４の背面に配置されてよい。この点で、反射防止コーティングは、アレイセンサ１０４の背面で成長してよい、一実施形態では、ＵＶ反射防止コーティングは、直接的にアレイセンサ１０４のシリコン表面上で成長する熱酸化物（たとえば、酸化ケイ素）を含んでよい。極紫外線（ＥＵＶ）検査システム（図９を参照）に関連して等の別の実施形態では、ＥＵＶ反射防止コーティングは、窒化物系の材料（たとえば、窒化ケイ素）を含んでよい。追加の実施形態では、１つ又は複数の追加の誘電体層が熱酸化物層または窒化物層の表面上に配置されてよい、又は表面上で成長してよい。
【００２０】
本発明の別の態様では、インターポーザ１０２及び多様な追加回路要素（たとえば、増幅回路、ドライバ回路１０６、デジタイザ回路等）が基板１１０の表面に配置される。追加の態様では、基板１１０は、高い熱伝導率を有する基板（たとえば、セラミック基板）を含む。この点で、基板１１０は、デバイス１００が、画像センサ１０４及び多様な他の回路要素（たとえば、デジタイザ１０６、ドライバ回路網１０８、増幅器等）から効率的に熱を伝導するための手段も提供する一方で、センサ１０４／インターポーザ１０２アセンブリに物理的なサポートを提供するように構成される。本明細書では、基板が技術で既知の任意の剛性のきわめて熱伝導性の基板材料を含んでよいことが認識される。たとえば、基板１１０は窒化アルミニウムを含んでよいが、これに限定されるものではない。
【００２１】
追加の態様では、デバイス１００が半導体ベースのインターポーザ１０２（たとえば、シリコンベースのインターポーザ）を含む環境では、インターポーザ１０２自体が、レジスタ、コンデンサ、及びトランジスタ等の内蔵された能動回路構成部品及び受動回路構成部品を含んでよい。さらに、ドライバ回路網１０８要件は、アナログ‐デジタル変換（ＡＤＣ）回路網要素及び他の読出し回路網要素と比較すると、異なる電圧要件を有することがある。この場合、ドライバ回路網に最適化された製造プロセスを介して構築されるインターポーザを実装し、次いでフリップチップアセンブリ又はワイヤボンドアセンブリ等の技術で既知の方法を使用してＡＤＣ回路網をインターポーザ１０２に取り付けることが有利である場合がある。ドライバ回路網は、通常、複数ボルト振幅を生成するために必要とされるより高い電圧能力を必要とし、負の電圧能力と正の電圧能力を含むことがある。
【００２２】
別の実施形態では、基板１１０は、ソケット又は下にあるプリント基板（ＰＣＢ）に対するインタフェースを提供するように構成されてよい。図１Ａに示されるように、基板１１０は、相互配線１１２を介してインターポーザ１０２とソケット又はＰＣＢとの間に相互接続を提供してよい。当業者は、基板１１０が動作可能なように下にあるＰＣＢに結合され、さらにさまざまな方法でソケット又はＰＣＢに電気的に結合されてよく、そのすべてが本発明の範囲内にあると解釈されることを認識するだろう。
【００２３】
図１Ｃは、本発明の一実施形態に係る、画像センサデバイス１００で使用するために適した二次元の光検出センサの平面図を示す。本発明の一実施形態では、二次元光検出アレイセンサが、電荷結合素子（ＣＣＤ）のアレイを含んでよい。追加の一実施形態では、本発明のデバイス１００のアレイセンサ１０４として活用される二次元センサアレイは、時間領域積分（ＴＤＩ）装置を含んでよいが、これに限定されるものではない。この点で、図１Ｃに示されるように、ピクセルのアレイが結像領域１２１を構成する。たとえば、ＴＤＩセンサは２５６×２０４８ピクセル以上を有するアレイを含んでよい。当業者は、照明光源が半導体ウェハ表面を照明するために働いてよいことを認識するだろう（図９の９０８を参照すること）。ウェハは、次いで１台又は複数のＴＤＩセンサ１０４の上に照明を反射する。受け取られる光子は、次いでセンサ１０４に対する入射点で光電子を生成する。
【００２４】
ＴＤＩセンサ１０４は、それがウェハを走査するにつれて電荷を継続的に蓄積してよい。ＴＤＩセンサは、同様に、センサ１０４がセンサ画像に関して移動するのと一般に同じ速度でピクセル１２２の列に沿って電荷を移動してよい。追加の実施形態では、ＴＤＩセンサ１０４は、１つ又は複数のチャネルストップ１２３を含んでよい。チャンネルストップ１２３は、電子又は電荷が結像領域１２１内部である列から別の列へ移動するのを防ぐ。ＴＤＩベースのアレイセンサは一般に、参照することにより本明細書に組み込まれる、２００９年１０月２７日に発行された米国特許第７，６０９，３０９号に説明される。
【００２５】
本発明の一実施形態では、アレイセンサ１０４に関連付けられた増幅器１２０は、光検出アレイセンサ１０４の単一の列のピクセルの出力を受け取るように構成される。代替実施形態では、アレイセンサ１０４に関連付けられた単一の増幅器１２０は、光検出アレイセンサ１０４の２列以上のピクセルの出力を受け取るように構成される。追加の実施形態では、センサ１０４に関連付けられた１台又は複数のバッファ増幅器は、センサの１つ又は複数の出力１２０に近接したインターポーザ１０２上に製作されてよい。
【００２６】
図２は、デバイス１００のインターポーザ１０２の一部の概略断面図を示す。一態様では、インターポーザ１０２は、ウェハ２０１（たとえば、シリコンウェハ）上に配置されてよい。追加の態様では、２つ以上の相互接続層２０２が、ウェハ２０１の上面に形成されてよい。図２に示される実施形態は係る２つの相互接続層を示しているが、本明細書では、任意の数の相互接続層が本発明の関連の中で実装されてよいことが留意される。たとえば、デバイス１００のインターポーザ１０２は、ウェハ２０１の上面に配置される３つ、４つ、５つ、６つ、７つ又は８つ（等々）の相互接続層を含んでよい。追加の一態様では、１つ又は複数のパッド２０４は、１つ又は複数の相互接続層２０２の上面に配置されてよい。当業者によって、インターポーザ１０２のパッド２０４が、多様な回路網構成部品及び金型のインターポーザ１０２に対する取付けを可能にしてよいことが認識されるだろう。係る回路網構成部品及び金型は、はんだバンプ又は銅のピラー（図１Ａの１１６を参照）を活用してパッドに接続されてよい。追加の態様では、インターポーザ１０２は、１つ又は複数のパッド２０４及び他の回路構成部品をともに電気的に結合するように構成された１つ又は複数の導電性のビア２０６を含んでよい。いくつかの実施形態では、導電性ビア２０６は、銅ビア又はタングステンビアを含んでよいが、これに限定されるものではない。さらに、インターポーザ１０２は、１つ又は複数のビア２０６をともに電気的に結合するように構成された１つ又は複数の導電性の相互配線２０８を含んでよい。いくつかの実施形態では、導電性相互配線２０８は、銅相互配線、アルミニウム相互配線、金相互配線、又はタングステン相互配線を含んでよいが、これに限定されるものではない。一般的な意味で、本明細書では、インターポーザ１０２の導電性ビア２０６及び導電性相互配線２０８が、画像センシング回路網構成部品の関連での実装に適するように、技術で既知の任意の導電材料を活用して製作されてよいことが認識される。
【００２７】
追加の態様では、インターポーザ１０２は、ウェハ２０３の上面に配置される１つ又は複数の回路要素を、ウェハ２０１の底面２０５に配置されるパッド２１２に電気的に結合するように構成された（つまり、シリコンビアを通して）１つ又は複数のウェハ貫通ビア２１０を含んでよい。いくつかの実施形態では、インターポーザ１０２のウェハ２０１は、ウェハ２０１の底部２０５に回路網要素が配置される前に、厚さ約１００μｍと２００μｍとの間に薄くされてよい。追加の一実施形態では、ソルダボール２１４はパッド２１２に取り付けられてよく、それによってインターポーザ１０２をデバイス１００の基板１１０（図１Ａ及び図１Ｂを参照）に取り付け、電気的に接続できるようにする。
【００２８】
本明細書では、本発明のインターポーザベースのアーキテクチャによって、センサ１０４および関連付けられた回路網要素（ドライバ、増幅器、信号処理回路及び信号デジタル化回路）が異なる製作技術を活用して製作されるが、互いに近接して配置され、それによって従来の基板に比べてより高い相互接続密度を生じさせることができることが意図される。
【００２９】
さらに、シリコンの高熱伝導率は、デバイスの電子回路からの熱の、関連付けられた基板又は追加のヒートシンクへの効率的な伝達を可能にする。
【００３０】
図３は、本発明の一実施形態に係る、電荷変換増幅器３００の回路図を示す。本発明のいくつかの実施形態では、デバイス１００は、各電荷変換増幅器１２０が光センサアレイ１０４の単一出力と関連付けられるように構成されてよい。代替実施形態では、デバイス１００は、各電荷変換増幅器１２０が、本開示の図１Ｃに示されるように光センサアレイ１０４の２つ以上（たとえば、２つ又は４つ）の出力と関連付けられるように構成されてよい。
【００３１】
本発明の一態様では、デバイス１００の光検出アレイ１０４の出力から移送される電荷は、接続３０２で増幅器１２０に入力される。一例では、リセット３０８がアサートされると、トランジスタ３０４が信号レベルを基準電圧Ｖｒｅｆ３０６にクランプしてよい。別の例では、リセット３０８がアサートされないとき、入力３０２からの電荷がセンスノードコンデンサ３１０に移動され、それによってコンデンサの電圧を改変する。追加の態様では、トランジスタ３０４及び３１２は、コンデンサ３１０で電圧をバッファに入れるように働き、結果的に出力電流を増幅する。別の態様では、レジスタ３１６及び３１８は、それぞれのトランジスタ３１２及び３１４のドレン電流を設定するために働く。さらに、増幅器１２０の出力３２０は、デバイス１００の次のステージへの入力のためにさらに構成されてよい。本明細書では、増幅器１２０の上記説明が制限的ではなく、単に例示的と解釈されるべきであることが認識される。本明細書では、他の増幅器構成が、本発明の関連での実装に適してよいことが意図される。たとえば、図３は、ツートランジスタ増幅器を示しているが、増幅器１２０のワントランジスタ構成及びスリートランジスタ構成も、本発明の実装に適してよいことが留意される。
【００３２】
いくつかの実施形態では、本発明の電荷変換増幅器１２０が、光検出アレイセンサ１０４の中に組み込まれてよい。このようにして、１つ又は複数のバッファ（不図示）が、光検出アレイセンサ１０４からの各信号出力にすぐ隣接するインターポーザ１０２内（又は上）に設置されてよい。係る実施形態では、出力３２０をロードするキャパシタンスは、通常、シリコンインターポーザが実装されていない例においてよりもはるかに小さく、それによってトランジスタ３１４をより小さくする、又は完全に省略することを可能にする。より小さなトランジスタ３１４は、同様に、デバイス１００のセンサ１０４に対する出力チャネル数の増加を可能にする。
【００３３】
図４Ａは、本発明に係るインターポーザベースデバイス１００の重要な回路要素の１つの配置のブロック図を示す。一実施形態では、インターポーザ１０２の回路機能は、インターポーザ１０２上に製作される１つ又は複数の回路要素によって実装されてよい。別の実施形態では、インターポーザの回路機能は、インターポーザ１０２の上面に接合される複数の金型内の１つ又は複数の回路要素によって実装されてよい。インターポーザ１０２の回路機能が、インターポーザ１０２上の関連付けられた回路要素の製作を介して、及びインターポーザ１０２の表面上の複数の金型接合を介して同時に実装されてよいことがさらに認識される。本明細書では、典型的な集積回路デバイスと比較したときにシリコンインターポーザの面積が相対的に大きいために、インターポーザ上の回路密度が低く保たれない限り、歩留まりが下がることがあることがさらに認識される。したがって、いくつかの実施形態では、インターポーザ１０２は、低回路密度を含むように構築されてよい。たとえば、インターポーザ１０２は、相互接続及び重大ではないバッファ回路要素を含むように構築されてよい。追加の実施形態では、すべての複雑な回路要素又は高度設計規則の回路要素が、インターポーザ１０２に取り付けられる前に製作され、試験される別々の金型に実装されてよい。
【００３４】
一態様では、光検出アレイセンサ１０４からの１つ又は複数の出力信号は、４０２でインターポーザ１０２回路網に入力されてよい。この意味では、入力信号（つまり、センサ１０４からの出力信号）は、図１Ｃに示されているそれらの増幅器又は図３に示される増幅器１２０の実施形態等の１つ又は複数の電荷変換増幅器１２０から発してよい。第１のステップで、信号はバッファ４０４に送信されてよい。本明細書では、バッファ４０４が光検出アレイセンサ１０４からの信号出力に課す容量性負荷の最小化が相対的に重要であることが認識される。いくつかの実施形態では、バッファ４０４は、バッファ４０４の中に送り込まれるセンサ１０４の出力コネクタに近接してバッファ４０４が位置決めされるようにインターポーザ１０２内で製作されてよい。次いで、バッファ４０４の出力は、相関二重サンプリングモジュール４０６に結合される。さらに、相関二重サンプリングモジュール４０６は、アナログ‐デジタル変換器４０８を活用してデジタル信号に変換される。次に、アナログ‐デジタル変換器４０８の出力がＦＩＦＯバッファ４１０を介してバッファに入れられてよい。ＦＩＦＯバッファ４１０からバッファに入れられたデジタル信号は、マルチプレクサ４１４の中に１つの入力４１２として送信されてよい。
【００３５】
追加の実施形態では、処理チェーン４１６（つまり、上述された回路要素）が複数回複製されて、光検出アレイセンサ１０４からの複数の出力に対応してよく、各処理チェーン４１６は、マルチプレクサ４１４の別個の入力（たとえば、入力４１６、入力４１８、入力４２０等）に接続されている。本明細書では、図４Ａに示されているマルチプレクサ４１４が制限的ではなく、単に例示的として解釈されるべきであることが認識される。たとえば、マルチプレクサ４１４は、４つ未満の入力又は４つを超える入力を含んでよいことが留意される。さらに、マルチプレクサ４１４からの出力は、直列変換器及びドライバ４２２によって高速直列信号に変換され、次いで出力コネクタ４２４でインターポーザから出力される。
【００３６】
追加の実施形態では、高速シリアルドライバ４２２からのシリアル出力（複数の場合がある）４２４は、１本又は複数の光ファイバケーブルによって、検査ツール（図９を参照）の画像処理コンピュータに送信されてよい。いくつかの実施形態では、光ファイバ送信機は、シリコンインターポーザ１０２上に取り付けられてよい。代替実施形態では、光ファイバ送信機は、基板１１０上に取り付けられてよい。追加の実施形態では、光ファイバ送信機は基板１１０用のコネクタに近接するプリント基板（ＰＣＢ）上に取り付けられてよい。直列伝送の速い速度のため、シリアルデータドライバ４２２の出力と光ファイバ送信機（複数の場合がある）との間のキャパシタンスを最小限に抑えることが必要である。インターポーザ１０２上又は基板１１０上に光ファイバ送信機を設置することによって、接続信号（複数の場合がある）に対するキャパシタンスを最小限に抑えた状態で、光ファイバ送信機をシリアルデータドライバ４２２の近くに設置することができる。本明細書では、キャパシタンスの削減は、デバイス１００の１つ又は複数の信号を駆動するために必要とされる駆動電流を削減し、それによってデバイス１００によって消費される総電力を削減するのに役立つことが認識される。
【００３７】
図４Ｂに示される別の実施形態では、インターポーザ１０２は、クロック信号用の１つ又は複数のバッファ及び／又はドライバを含んでよい。たとえば、クロック信号４３０はクロックドライバ４３２に送信されてよく、次いで信号４３４として光検出センサ１０４に送られてよい。追加実施形態では、センサ１０４ごとに複数の（たとえば、２つ、３つ、４以上の）クロック信号が存在することがあり、その場合、複数のドライバ４３２が活用されてよい。図４Ｃに示される別の例として、制御信号４４０は、バッファ／ドライバ４４２によってバッファに入れられ、次いで信号４４４として光検出アレイセンサ１０４に送られてよい。再び、複数の制御信号が存在してよく、それによって複数の関連付けられたバッファ／ドライバ４４２を必要とする。追加の実施形態では、クロック信号及び制御信号用のバッファ及びドライバは、インターポーザ１０２に取り付けられる回路網デバイス又はインターポーザ１０２内部の回路として実装されてよい。別の実施形態では、クロック信号及び制御信号用のバッファ及びドライバは、ＰＣＢ上で実装され、インターポーザ１０２を通して光検出センサ１０４に信号を渡すように構成されてよい。
【００３８】
本明細書では、図４Ａから図４Ｃの説明は制限的ではなく、単に例示的として解釈されるべきであることが認識される。さらに本明細書では、上記に示される機能のすべてがインターポーザアセンブリ内又はインターポーザアセンブリ上に実装されてよいことが認識される。さらに、追加の実施形態が図４Ａから図４Ｃに図示されていない追加の機能を含んでよいことが意図される。さらに、図４Ａから図４Ｃの機能が図４Ａから図４Ｃに示されるものから順番で接続されてよいことが意図されるため、図４Ａから図４Ｃに示されている特定の順序が制限的ではないことがさらに認識される。たとえば、信号がアナログ‐デジタル変換器４０８によってデジタル化された後、複数のデジタル信号を１つ又は複数の高速シリアルデータストリームの中に結合するさまざまな方法がある。
【００３９】
図５は、デバイス１００の光検出アレイセンサ１０４を駆動するために適した多相クロック信号を示す。図５は三相クロック信号を示しているが、追加の信号が本発明での実装に適してよいことが認識される。たとえば、クロック信号は、光検出アレイセンサ１０４の設計に応じて、２相クロック信号又は４相クロック信号を含んでよいが、これに限定されるものではない。図５に示されるように、特定の好ましい実施形態では、クロック信号はほぼ正弦曲線の形状をしている。他の実施形態では、本発明で活用されるクロック信号は、矩形波形又は台形波形等の追加の波形を含んでよいが、これに限定されるものでない。したがって、図５に示されている正弦波ベースのクロック信号は制限的ではなく、単に例示的であると解釈されるべきである。本発明での実装に適したクロック信号波形の例は一般に、参照することにより本明細書に組み込まれる、２００９年１０月２７日に発行された米国特許第７，６０９，３０９号に説明される。
【００４０】
図６Ａから図８Ｂは、デバイス１００内の複数の光検出アレイセンサ１０４の実装を示す。図６Ａから図６Ｃは、単一のＴＤＩベースの光検出センサモジュール６００の平面図及び側面図である。ＴＤＩベースのセンサモジュール６００は、局所化された駆動信号処理回路網を含んでよいが、これに限定されるものではない。たとえば、センサモジュール６００は、ＴＤＩセンサ６０２、センサ６０２からの信号を処理するように構成された処理回路６０４、タイミング回路及び直列駆動回路６０６、ならびにピクセルゲートドライバ回路６０８を含んでよい。図６Ｂに示されるように、センサモジュール６００はさらに、ＴＤＩセンサモジュール６００と実装側検査システム（図９を参照）の検査構成部品６１４との間の駆動データ／処理データの通信を可能にするために、モジュール６００のデータトランシーバ６１２（たとえば、光トランシーバ）に取り付けられた光ファイバ６１０を含んでよい。図６Ｃに示される代替実施形態では、光ファイバ６１０は、モジュール６００のインターポーザの、センサ６０２と同じ側に配置されるデータトランシーバ６１２に取り付けられてよい。
【００４１】
図７は、複数のＴＤＩベースのイメージセンサモジュール６００の、イメージセンサモジュールアレイ７００の中への実装を示す。一実施形態では、隣接行のモジュール６００のＴＤＩセンサ６０２は、連続スキャン構成で使用されるときにほぼ１００％の画像カバレージが達成されるように位置合わせされてよい。たとえば、図７に示される実施形態では、上部行７０２は、一行のＴＤＩセンサ６０２が隣接行の駆動回路／処理回路によって生じるギャップ内に位置決めされるように、下部行７０４に対してずらされることがある。さらに、画像カバレージ内にギャップが存在しないことを保証するために、各ＴＤＩセンサ６０２の幅はＴＤＩセンサ間の空間以上になる。この構成では、検査されるウェハ／マスク／レチクルがＴＤＩ画像スキャン方向７０６で移動中であるので、センサモジュールアレイ７００がＥＵＶ波長画像捕捉を最大化する上で役立つことがある。
【００４２】
図８Ａは、複数のＴＤＩベースの画像センサモジュール６００の、画像センサモジュールアレイ８００の中への代替実装を示す。本実施形態では、検出されたデータの統合は、ＴＤＩセンサモジュール６００の位置合わせによって増大されてよい。たとえば、センサモジュール６００の行８０２、８０４、及び８０６は、同じ又は類似した光学画像の結像データサンプルを捕捉し、処理してよい。したがって、アレイ８００は、検査されるウェハ、マスク、又はレチクルのスワスごとにデータストリームを提供してよい。このようにして、統合は、プラズマ光源に関連付けられる変動を最小限に抑えてよい。また、アレイ８００は検査システム（図９を参照）を実装する上で必要とされるプラズマ光源の均一性及び安定性の要件を削減し、それによって実装検査システムの製造容易性及び運転寿命を改善するために働いてもよい。
【００４３】
図８Ｂは、複数のＴＤＩベースの画像センサモジュール６００の、非矩形画像センサモジュールアレイ８５０の中への代替実装を示す。本実施形態では、センサモジュール６００の行８５４及び８５６は、図８Ｂに示されるパターン等の、インターポーザ８５２上の非矩形グリッドパターンで配置されてよい。さらに、行８５４及び８５６のモジュールは、それらがインタリーブされた画像出力データストリームを出力するように構成されてよい。センサモジュール６００の非矩形配置は、照明がフィールドで均一ではなく、収差を削減するのに役立つことがある環境で均一性を改善してよい。非矩形画像センサモジュールアレイは、さまざまな照明タイプを検出するために活用され得ることが期待される。特に、非矩形画像センサアレイ８５０は、ＥＵＶ用途で特に有利であってよいことが期待される。
【００４４】
ＴＤＩベースのセンサ、センサモジュール、及びセンサモジュールアレイは一般に、参照することにより本明細書に組み込まれる、２０１０年６月１８日に出願された米国特許出願第１２／８１２，９５０号に説明される。
【００４５】
追加の実施形態では、本明細書では、集光面積を増大するために、複数の画像センサ１０４（たとえば、ＴＤＩセンサ）がシリコンインターポーザ１０２上に取り付けられる可能性があること、又は複数のインターポーザ１０２が並列して取り付けられてよいこと、又は両方が意図される。アレイ７００、８００、及び８５０は、本開示のインターポーザベースのセンサ１０４がそれによって拡大されてよいセンサモジュールアレイを示している。さらに、本明細書では、モジュールアレイ７００、８００及び８５０の例が制限的ではなく、単に例示的として解釈されるべきであることが留意される。本明細書では、本開示を通して説明される光検出アレイセンサ１０４がさまざまなセンサモジュールアレイパターンの中に実装され得ることが期待される。
【００４６】
図９は、本開示を通して説明されるインターポーザベースのイメージングデバイス１００の内の１つ又は複数を組み込む検査システム９００を示す。
【００４７】
一態様では、検査システム９００は、サンプルステージ９１２に配置される半導体ウェハ９０８上の欠陥を検出するように構成される。検査システム９００は、明視野検査システム又は暗視野検査システム等であるが、これに限定されるものではない、技術で既知の任意の適切な検査システムを含んでよい。追加の態様では、検査システム９００は、明視野モードと暗視野モードの両方で動作するように構成されてよい。別の態様では、検査システム９００は、ＥＵＶ波長で動作する極紫外線（ＥＵＶ）フォトマスク検査システムとして動作するように、反射レンズとともに構成されてよい。たとえば、検査システム９００は、１３．５ｎｍの波長又は５ｎｍの波長で又は１３．５ｎｍの波長又は５ｎｍの波長近くで動作するように構成されてよい。一般的な意味では、検査システム９００は、示されていないが、１つ又は複数のウェハ、レチクル又はフォトマスクを検査するために適した任意の検査システムを含んでよい。
【００４８】
追加の態様では、検査システム９００は、照明光源９０２、インターポーザベースのイメージングデバイス９０６を備えた検出器９０４、及びビームスプリッタ９１０を含んでよい。本明細書では、本明細書中及び本開示を通して前述されるインターポーザベースのイメージングデバイス１００は、検査システム９００の１つ又は複数のイメージングデバイス９０６として活用してよいことが認識される。したがって、光検出アレイセンサ１０４及びイメージングデバイス１００の説明は、システム９００のイメージングデバイス９０６に適用すると解釈されるべきである。この意味で、イメージングデバイス９０６のＴＤＩセンサは、シリコンインターポーザ上に取り付けられる二次元光検出アレイを含む。シリコンインターポーザは、光検出アレイから各列出力に接続される増幅器回路を含んでよい。シリコンインターポーザアセンブリはさらに、光検出アレイのクロック信号及び他の制御信号を駆動するためのドライバ、相関二重サンプリング、及び該増幅器の出力をデジタル信号に変換し、シリアルビットストリームを出力するためのデジタイザを含んでよい。ドライバ機能及びデジタイザ機能は、インターポーザ内の回路として構築されてよい、又はシリコンインターポーザ上に配置される複数の金型から構成されてよい、又は両方の組合せであってよい。
【００４９】
照明光源９０２は、技術で既知の任意の照明光源を含んでよい。たとえば、照明光源１０６は、レーザ光源等の狭帯域光源を含んでよい。別の例として、照明光源９０２はキセノンランプ等の広帯域光源を含んでよい。追加の実施形態では、照明光源９０２はＥＵＶ光を生じさせるように構成されてよい。たとえば、ＥＵＶ光源は、ＥＵＶ範囲で光を発生するように構成された、放電生成プラズマ（ＤＰＰ）光源又はレーザ生成プラズマ（ＬＰＰ）光源を含んでよい。たとえば、ＥＵＶ照明源は、１３．５ｎｍの波長又は５ｎｍの波長で、又は１３．５ｎｍの波長又は５ｎｍの波長近くで光を生成してよい。
【００５０】
いくつかの実施形態では、図９に示されるように、照明光源９０２は、ビームスプリッタ９１０に光を導くように構成されてよい。同様に、ビームスプリッタ９１０は照明光源９０２からサンプルステージ９１２に配置されるウェハ９０８の表面に光を導くように構成されてよい。さらに、ビームスプリッタ９１０は、ウェハ９０８から反射される光を検出器９０４に伝達するように構成されてよい。
【００５１】
検出器９０４は、技術で既知の任意の適切な検出器を含んでよい。一態様では、検出器９０４は、電荷結合素子ベースの検出器を含んでよい。この点で、検出器９０４は、本開示を通して説明されるように、イメージングデバイス１００及び光検出アレイセンサ１０４を組み込んでよい。他の実施形態では、検出器９０４は、隣接して配置される複数のアレイセンサに対して構成されてよい。たとえば、検出器９０４は、本明細書に上述されるセンサモジュールアレイ７００、８００及び８５０等のセンサモジュールアレイを組み込んでよい。
【００５２】
別の実施形態では、検出器９０４の出力は、１つ又は複数のコンピューティングシステム９１４に通信で結合されてよい。この点で、１台又は複数のコンピューティングシステム９１４は、検出器９０４によって収集、伝送される検出データを使用してウェハ９０８上で実際の欠陥を検出するように構成されてよい。１つ又は複数のコンピューティングシステム９１４は、ウェハ上の欠陥を検出するために技術で既知の任意の方法及び／又はアルゴリズムを活用してよい。当業者は、検査システム９００が半導体ウェハ全体に分散している欠陥を検出するために活用されてよいことを認識すべきである。たとえば、検査システム９００は、ウェハ９０８の複数の金型全体に分散している複数の欠陥を検出するように構成されてよい。
【００５３】
さらに、１つ又は複数のコンピューティングシステム９１４は、コンピューティングシステム９１４が検出器９０４によって生成される出力を受け取ることができるように、任意の適切な方法で（たとえば、技術で既知の任意の適切な伝送媒体を含んでよい、図９に図示される点線で示される１つ又は複数の伝送媒体によって）検出器９０４に結合されてよい。さらに、検査システム９００が複数の検出器（不図示）を含む場合、１つ又は複数のコンピューティングシステム９１４は、上述される各検出器に結合されてよい。追加の実施形態では、ウェハ９０８はサンプルステージ９１２上に配置されてよい。サンプルステージ９１２は、技術で既知の任意の適切な機械アセンブリ及び／又はロボットアセンブリを含んでよい。
【００５４】
追加の実施形態では、検査システム９００は、半導体ウェハ９０８の欠陥を動的に識別するためにシステム９００の別のサブシステムからの命令を受け入れるように構成されてよい。たとえば、検査システム９００は、システム９００の１つ又は複数のコンピューティングシステム９１４から命令を受け入れてよい。１つ又は複数のコンピューティングシステム９１４から命令を受け取ると、検査システム９００は、提供された命令で識別された半導体ウェハ９０８の場所で検査プロセスを実行してよい。１つ又は複数のコンピューティングシステム９１４は、本明細書に説明される実施形態のいずれかの任意の他のステップ（複数の場合がある）を実行するように構成されてよい。
【００５５】
別の実施形態では、システム９００の１つ又は複数のコンピューティングシステム９１４が、ワイヤライン部分及び／又はワイヤレス部分を含んでよい伝送媒体によって他のシステムからデータ又は情報（たとえば、追加の検査システムからの検査結果又は計測学システムからの計測学結果）を受け取る及び／又は取得するように構成されてよい。このようにして、伝送媒体は１つ又は複数のコンピューティングシステム９１４とシステム９００の他のサブシステムとの間のデータリンクとして働いてよい。さらに、１つ又は複数のコンピューティングシステム９１４は、伝送媒体を介して外部システムにデータを送信してよい。
【００５６】
１つ又は複数のコンピューティングシステム９１４は、パーソナルコンピュータシステム、メインフレームコンピュータシステム、ワークステーション、画像コンピュータ、パラレルプロセッサ、又は技術で既知の任意の他の装置を含んでよいが、これに限定されるものではない。一般に、用語「コンピューティングシステム」は、メモリ媒体からの命令を実行する１台又は複数のプロセッサを有する任意の装置を包含すると広義に定義されてよい。
【００５７】
本明細書に説明される方法等の方法を実装するプログラム命令９１８は、キャリヤ媒体９１６上で送信されてよい、又はキャリヤ媒体９１６に記憶されてよい。キャリヤ媒体９１６は、有線伝送リンク、ケーブル伝送リンク又は無線伝送リンク等の伝送媒体であってよい。キャリヤ媒体９１６は、読取り専用メモリ、ランダムアクセスメモリ、磁気ディスクもしくは光ディスク、又は磁気テープ等の記憶媒体を含んでもよい。
【００５８】
本明細書に説明される本主題の特定の態様が図示され、説明されてきたが、本明細書の教示に基づいて、本明細書に説明される主題から逸脱することなく変更及び修正を加えることができ、そのより広い態様、したがって添付の特許請求の範囲が、本明細書に説明される主題の真の精神及び範囲内にあるとしてすべての係る変更及び修正をその範囲内に包含するべきであることが当業者に明らかになるだろう。さらに、本発明が添付の特許請求の範囲によって定められることが理解されるべきである。
【図１Ａ】
2018198427.tif 000003
【図１Ｂ】
2018198427.tif 000004
【図１Ｃ】
2018198427.tif 000005
【図２】
2018198427.tif 000006
【図３】
2018198427.tif 000007
【図４Ａ】
2018198427.tif 000008
【図４Ｂ】
2018198427.tif 000009
【図４Ｃ】
2018198427.tif 000010
【図５】
2018198427.tif 000011
【図６Ａ】
2018198427.tif 000012
【図６Ｂ】
2018198427.tif 000013
【図６Ｃ】
2018198427.tif 000014
【図７】
2018198427.tif 000015
【図８Ａ】
2018198427.tif 000016
【図８Ｂ】
2018198427.tif 000017
【図９】
2018198427.tif 000018