(57)【要約】【課題】一つの半導体基板上にスイッチング素子領域とダイオード領域が併設された半導体装置において、良好なダイオード特性と低コスト性の実現を目的とする。【解決手段】ＲＣ−ＩＧＢＴ１０４は、トランジスタ領域１０４Ａとダイオード領域１０４Ｂの上に亘り、半導体基体３５の一方主面上に形成される第１電極３１を備える。半導体基体はトランジスタ領域１０４Ａにおいて一方主面３５Ａ側にＭＯＳゲート構造３３を有する。ＲＣ−ＩＧＢＴ１０４は、ＭＯＳゲート構造３３のゲート電極７を覆い半導体層を露出するコンタクトホール１３を有する層間絶縁膜１１と、コンタクトホール１３の内部に形成されたバリアメタル１２とを備える。第１電極３１は、コンタクトホール１３に入り込みバリアメタル１２を介してＭＯＳゲート構造３３の半導体層と接触し、半導体基体３５のダイオード領域１０４Ｂにおける半導体層と直接接触する。【選択図】図４
2018181949.tif 000002
【特許請求の範囲】
【請求項１】
一方主面および他方主面を有し、一方主面から他方主面にわたりトランジスタを構成するトランジスタ領域と、一方主面から他方主面にわたりダイオードを構成するダイオード領域と、を有する半導体基体と、
前記トランジスタ領域と前記ダイオード領域の上に亘り、前記半導体基体の一方主面上に形成される第１電極と、
を備える半導体装置であって、
前記半導体基体は前記トランジスタ領域において一方主面側にＭＯＳゲート構造を有し、
前記半導体装置は、
前記ＭＯＳゲート構造のゲート電極を覆い、前記ＭＯＳゲート構造の半導体層を露出するコンタクトホールを有する層間絶縁膜と、
前記コンタクトホールの内部に形成されたバリアメタルとを備え、
前記第１電極は、前記コンタクトホールに入り込み、前記コンタクトホールの内部で前記バリアメタルを介して前記ＭＯＳゲート構造の半導体層と接触し、前記半導体基体の前記ダイオード領域における半導体層と直接接触する、
半導体装置。
【請求項２】
前記半導体基体は、前記トランジスタ領域において他方主面側に第２導電型のコレクタ層を備え、
前記トランジスタ領域はＩＧＢＴを構成する、
請求項１に記載の半導体装置。
【請求項３】
前記バリアメタルは、窒化チタン、炭化チタン、またはチタンシリサイドを含む、
請求項１または２に記載の半導体装置。
【請求項４】
前記第１電極はアルミニウム合金である、
請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
前記バリアメタルは、前記ＭＯＳゲート構造の半導体層との接触界面にシリサイドを有する、
請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
（ａ）半導体基体の一方主面側にＭＯＳゲート構造とダイオード構造を形成する工程と、
（ｂ）前記ＭＯＳゲート構造と前記ダイオード構造の上に層間絶縁膜を形成する工程と、
（ｃ）前記ＭＯＳゲート構造の上の前記層間絶縁膜に、前記ＭＯＳゲート構造の半導体層を露出させるコンタクトホールを開口する工程と、
（ｄ）前記コンタクトホール内の前記半導体層上および前記層間絶縁膜上にバリアメタルを形成する工程と、
（ｅ）前記ダイオード構造の上の前記層間絶縁膜と前記バリアメタルを除去する工程と、
（ｆ）前記コンタクトホール内、および前記ダイオード構造の上に第１電極を形成する工程と、を備える、
半導体装置の製造方法。
【請求項７】
前記工程（ｅ）は、前記ダイオード構造の上の前記層間絶縁膜と前記バリアメタルをドライエッチングで除去する工程である、
請求項６に記載の半導体装置の製造方法。
【請求項８】
前記工程（ｅ）は、
（ｅ１）前記ダイオード構造の上の、前記バリアメタルと、前記層間絶縁膜の一部の膜厚をドライエッチングで除去する工程と、
（ｅ２）前記工程（ｅ１）で残った前記ダイオード構造の上の前記層間絶縁膜をウェットエッチングで除去する工程と、を備える、
請求項６に記載の半導体装置の製造方法。
【請求項９】
請求項１から５のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、を備える、
電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置、半導体装置の製造方法、および電力変換装置に関する。
【背景技術】
【０００２】
従来、家電製品、電気自動車、または鉄道など幅広い分野で用いられているインバータ装置は、誘導モータなどの誘導性負荷を駆動する場合が多い。インバータ装置は、ＩＧＢＴ（insulated gate bipolar transistor）またはＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）などのスイッチング素子、並びに還流ダイオード(以下、単に「ダイオード」と称する)などの電力用半導体装置を複数個用いて構成される。インバータ装置は、高効率で小電力であることが求められるため、電力用半導体装置の高性能化と低コスト化が市場より要求されている。
【０００３】
電力用半導体装置の高性能化と低コスト化のため、トレンチＭＯＳゲート構造、半導体基板の薄板化、ＩＧＢＴとダイオードを同一半導体基板に内蔵して一体化した逆導通型ＩＧＢＴ（ＲＣ−ＩＧＢＴ：Reverse Conducting IGBT）などが開発されている。
【０００４】
ＲＣ−ＩＧＢＴに関する先行技術文献として、例えば特許文献１ないし４がある。特許文献１は、ＭＯＳトランジスタセルとダイオードセルが併設された半導体装置を開示している。特許文献１の半導体装置は、第１トレンチと第２トレンチを備えている。第１トレンチの内部には、ゲート絶縁膜とゲート電極が形成され、第２トレンチの内部にはエミッタ電極が埋め込まれている。
【０００５】
特許文献２には、ＲＣ−ＩＧＢＴのダイオード動作する領域のコンタクトホール幅を、ＩＧＢＴ動作するコンタクトホール幅よりも広くすることが開示されている。
【０００６】
特許文献３には、エミッタ電極のアルミニウムシリコンと半導体基板との接合に関し、ＩＧＢＴ領域においてはバリアメタルとタングステンプラグを介して接合し、ダイオード領域においては直接接合することが提案されている。
【０００７】
特許文献４は、ダイオード領域においてアノード層とアルミニウム電極とをタングステンプラグを介さず直接接合する構成を開示している。しかし、ダイオード領域の第１電極は、チタン（Ｔｉ）、チタンタングステン（ＴｉＷ）または窒化チタン（ＴｉＮ）などのバリアメタルである一方、ＩＧＢＴ領域の第１電極はアルミニウムであり、両者の材料が異なるため、半導体装置を用いたアセンブリプロセスでの問題が生じる。例えば、ワイヤボンディングの条件を変更しなければならない。また、製造手法において、ＩＧＢＴ領域にバリアメタルを形成する前に、アルミニウムを形成および除去する工程が必要であるため、アルミニウムがベース層へ拡散したり、ベース層へエッチングダメージが発生したりするおそれがある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−０２７１５２号公報
【特許文献２】特許第５９３７４１３号公報
【特許文献３】国際公開第２０１６／０８０２６９号
【特許文献４】特開２０１５−１０６６９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
従来のＲＣ−ＩＧＢＴでは、ＩＧＢＴ領域において、半導体基板、バリアメタル、タングステンプラグ、および表面電極の積層構造が設けられる。この積層構造は、ＩＧＢＴにおいて一般的に構成されている構造であり、同一半導体基板上のダイオード領域にも設けられる。しかし、ダイオード領域では、ｐ型アノード層とバリアメタルとのコンタクト抵抗が大きいため、その対策としてｐ型アノード層とバリアメタルとの間に高濃度のｐ＋型アノード層が設けられる。
【００１０】
しかしながら、ｐ＋型アノード層の不純物濃度が高いほど、動作オン時のキャリアの供給量が多くなるため、動作オフ時のキャリア排出が大幅に遅くなるという課題がある。
【００１１】
特許文献３では、バリアメタルとタングステンプラグをＩＧＢＴ領域のみに用い、ダイオード領域ではアルミニウムシリコンとｐ型アノード層とを直接接合することにより、上記の課題を解決している。しかし、ＩＧＢＴ領域にタングステンプラグを用いていることから製造コストが高くなるという課題がある。
【００１２】
また、特許文献４では、ＩＧＢＴ領域にタングステンプラグを用いていないが、ＩＧＢＴ領域とダイオード領域とで異なる材質の表面電極を用いている。従って、半導体装置を用いたアセンブリプロセスにおいて、ＩＧＢＴ領域とダイオード領域とでワイヤボンディングの条件を変更するなど、異なるプロセス条件を適用しなければならないという問題があった。
【００１３】
本発明は上記の課題に鑑みてなされたものであり、一つの半導体基板上にスイッチング素子領域とダイオード領域が併設された半導体装置において、良好なダイオード特性と低コスト性の実現を目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る半導体装置は、半導体基体、第１電極、層間絶縁膜、およびバリアメタルを備える。半導体基体は、一方主面および他方主面を有し、一方主面から他方主面にわたりトランジスタを構成するトランジスタ領域と、一方主面から他方主面にわたりダイオードを構成するダイオード領域と、を有する。第１電極は、トランジスタ領域とダイオード領域の上に亘り、半導体基体の一方主面上に形成される。半導体基体はトランジスタ領域において一方主面側にＭＯＳゲート構造を有する。層間絶縁膜は、ＭＯＳゲート構造のゲート電極を覆い、ＭＯＳゲート構造の半導体層を露出するコンタクトホールを有する。バリアメタルは、コンタクトホールの内部に形成される。第１電極は、コンタクトホールに入り込み、コンタクトホールの内部でバリアメタルを介してＭＯＳゲート構造の半導体層と接触し、半導体基体のダイオード領域における半導体層と直接接触する。
【発明の効果】
【００１５】
本発明に係る半導体装置において、ＭＯＳゲート構造の半導体層はバリアメタルを介して第１電極と接触する一方、ダイオード領域の半導体層はバリアメタルを介さず第１電極と接触する。従って、コンタクト抵抗を低くするためダイオード領域に高濃度のアノード層を設ける必要がなく、良好なダイオード特性を得ることができる。また、コンタクトホールの内部に第１電極が入り込むことによりＭＯＳゲート構造の半導体層と接触するため、タングステンプラグ等の高価なプラグコンタクトを必要とせず、低コストに半導体装置を製造することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の前提技術に係るＩＧＢＴの断面図である。
【図２】本発明の前提技術に係るダイオードの断面図である。
【図３】本発明の前提技術に係るＲＣ−ＩＧＢＴの断面図である。
【図４】本発明に係るＲＣ−ＩＧＢＴの断面図である。
【図５】本発明に係るＲＣ−ＩＧＢＴの要部拡大図である。
【図６】本発明に係るＲＣ−ＩＧＢＴの第１の製造方法を示すフローチャートである。
【図７】本発明に係るＲＣ−ＩＧＢＴの第１の製造方法を説明する断面図である。
【図８】本発明に係るＲＣ−ＩＧＢＴの第１の製造方法を説明する断面図である。
【図９】本発明に係るＲＣ−ＩＧＢＴの第１の製造方法を説明する断面図である。
【図１０】本発明に係るＲＣ−ＩＧＢＴの第１の製造方法を説明する断面図である。
【図１１】本発明に係るＲＣ−ＩＧＢＴの第１の製造方法を説明する断面図である。
【図１２】本発明に係るＲＣ−ＩＧＢＴの第１の製造方法を説明する断面図である。
【図１３】本発明に係るＲＣ−ＩＧＢＴの第２の製造方法を示すフローチャートである。
【図１４】本発明に係るＲＣ−ＩＧＢＴの第２の製造方法を説明する断面図である。
【図１５】本発明に係るＲＣ−ＩＧＢＴの第２の製造方法を説明する断面図である。
【図１６】本発明に係るＲＣ−ＩＧＢＴの第２の製造方法を説明する断面図である。
【図１７】本発明に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
【発明を実施するための形態】
【００１７】
以下、添付の図面を参照しながら実施形態について説明する。図面は模式的に示されたものであるため、異なる図面にそれぞれ示されている画像のサイズおよび位置の相互関係は、必ずしも正確ではなく適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
【００１８】
また、以下の説明では、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向を限定するものではない。
【００１９】
また、半導体の導電型について、第１導電型をｎ型、第２導電型をｐ型として説明を行う。しかし、これらを反対にし、第１導電型をｐ型、第２導電型をｎ型としても良い。また、ｎ＋型はｎ型よりも不純物濃度が高く、ｎ−型はｎ型よりも不純物濃度が低いことを意味する。同様に、ｐ＋型はｐ型よりも不純物濃度が高く、ｐ−型はｐ型よりも不純物濃度が低いことを意味する。
【００２０】
＜Ａ．前提技術＞
本発明の前提技術として、トレンチゲート型のＩＧＢＴ、ダイオード、ＲＣ−ＩＧＢＴの構成を説明する。まず、トレンチゲート型のＩＧＢＴについて説明する。図１は、トレンチゲート型のＩＧＢＴ１０１の断面図である。ＩＧＢＴ１０１は、ｎ−型ドリフト層１、ｐ型ベース層２、ｎ型バッファ層９、ｎ＋型エミッタ層４、ゲート絶縁膜６、ゲート電極７、ｐ型コレクタ層１０、ｐ＋型ベース層３、エミッタ電極１５、バリアメタル１２、タングステンプラグ１４、およびコレクタ電極１６を備えている。
【００２１】
ｎ−型ドリフト層１の上面にｐ型ベース層２が形成される。ｐ型ベース層２の上面には、ｎ＋型エミッタ層４とｐ＋型ベース層３が選択的に形成される。ｎ＋型エミッタ層４は、ｐ＋型ベース層３を囲って形成される。ｎ−型ドリフト層１の下面にはｎ型バッファ層９、ｐ型コレクタ層１０がこの順で形成される。ｐ型コレクタ層１０の下面にはコレクタ電極１６が形成される。
【００２２】
ｎ＋型エミッタ層４の上面からｎ＋型エミッタ層４とｐ型ベース層２を貫通しｎ−型ドリフト層１に達するトレンチ５が複数形成される。トレンチ５の内壁にはゲート絶縁膜６とゲート電極７が埋め込まれている。ゲート電極７は、ゲート絶縁膜６を介してｐ型ベース層２に対向している。
【００２３】
ＩＧＢＴ１０１は、トレンチＭＯＳゲート構造によりチャネル密度を増加させ、ｎ−型ドリフト層１を薄くすることで低損失化を実現する。ｎ−型ドリフト層１を薄くすると、スイッチングオフ時にｐ型ベース層２とｎ−型ドリフト層１のｐｎ接合から伸びる空乏層のストッパーが必要となるため、ストッパーとしてｎ−型ドリフト層１よりも不純物濃度が高いｎ型バッファ層９が設けられる。但し、ｎ型バッファ層９の有無は製品用途によって決まり、製品用途によってはｎ型バッファ層９が設けられない場合もある。
【００２４】
ＩＧＢＴ１０１のオン時には、ｐ型ベース層２、ｎ＋型エミッタ層４、ゲート絶縁膜６、およびゲート電極７によりｎチャネルＭＯＳＦＥＴが形成され、ｐ型コレクタ層１０、ｎ型バッファ層９、ｎ−型ドリフト層１、ｐ型ベース層２、ｎ＋型エミッタ層４の経路で電流が流れる。すなわち、ｐ型ベース層２、ｎ＋型エミッタ層４、ゲート絶縁膜６、およびゲート電極７はトランジスタ構造である。
【００２５】
ゲート電極７の上面は層間絶縁膜１１に覆われ、これによりゲート電極７とエミッタ電極１５の絶縁が図られている。層間絶縁膜１１にはコンタクトホール１３が形成されており、コンタクトホール１３からｐ＋型ベース層３とｎ＋型エミッタ層４が露出する。ｐ＋型ベース層３は、スイッチングオフ時に発生するキャリアの掃き出しと、エミッタ電極１５とのコンタクト抵抗を下げる効果を持つ。
【００２６】
層間絶縁膜１１上とコンタクトホール１３の内壁には、バリアメタル１２が形成される。バリアメタル１２は、コンタクトホール１３においてｐ＋型ベース層３およびｎ＋型エミッタ層４の上面に接触する。コンタクトホール１３には、バリアメタル１２の上からタングステンプラグ１４が埋め込まれる。タングステンプラグ１４は、デザインルールの微細化を実現するために使用されている。
【００２７】
バリアメタル１２はシリコン半導体基板と接触することでシリサイド化し、ｎ＋型エミッタ層４およびｐ＋型ベース層３との接触抵抗を低減する効果を持つ。また、タングステンプラグ１４を形成する際に使用するＷＦ６ガスとシリコン半導体基板が反応し、ケミカルエッチングされるのを防ぐ効果を持つ。コンタクトホール１３にタングステンプラグ１４を用いる場合、バリアメタル１２は、上述した効果を得るために遷移金属、例えばチタンや窒化チタンの多層構造を用いることが一般的である。
【００２８】
バリアメタル１２およびタングステンプラグ１４の上にはエミッタ電極１５が形成される。エミッタ電極１５には、一般的にアルミニウム合金が使用される。エミッタ電極１５は、バリアメタル１２およびタングステンプラグ１４を介して、ｎ＋型エミッタ層４およびｐ＋型ベース層３と接合している。以上が、ＩＧＢＴ１０１の構成である。
【００２９】
次に、ダイオードの構成を説明する。図２は、ダイオード１０２の断面図である。ダイオード１０２は、カソード電極２５、ｎ＋型カソード層２３、ｎ−型ドリフト層１、ｐ型アノード層２１、およびアノード電極２４がこの順に積層された構造である。
【００３０】
アノード電極２４には、一般的にｐ型拡散層と良好なオーミックコンタクトを形成するアルミニウム合金が使用される。
【００３１】
ダイオード１０２のオン時には、ｐ型アノード層２１、ｎ−型ドリフト層１、ｎ＋型カソード層２３の経路で電流が流れる。すなわち、ｐ型アノード層２１、およびｎ−型ドリフト層１はダイオード構造である。
【００３２】
次に、ＲＣ−ＩＧＢＴの構成を説明する。図３は、ＲＣ−ＩＧＢＴ１０３の断面図である。ＲＣ−ＩＧＢＴ１０３は、ＩＧＢＴとダイオードを同一の半導体基板に内蔵した構成であり、ＩＧＢＴを内蔵する領域をＩＧＢＴ領域１０３Ａ、ダイオードを内蔵する領域をダイオード領域１０３Ｂとする。ＩＧＢＴ領域１０３Ａには、複数のＩＧＢＴセルがまとまって形成されており、ダイオード領域１０３Ｂには、複数のダイオードセルがまとまって形成されている。
【００３３】
ＲＣ−ＩＧＢＴ１０３はＩＧＢＴ領域１０３Ａにおいて、ｎ−型ドリフト層１、ｐ型ベース層２、ｐ＋型ベース層３、ｎ＋型エミッタ層４、ゲート絶縁膜６、ゲート電極７、ｎ型バッファ層９、ｐ型コレクタ層１０、バリアメタル１２、タングステンプラグ１４、および層間絶縁膜１１を備えている。これらの構成は図１に示したＩＧＢＴ１０１と同様である。
【００３４】
また、ＩＧＢＴ領域１０３Ａにおいて、ｐ＋型ベース層３およびｎ＋型エミッタ層４はバリアメタル１２およびタングステンプラグ１４を介して第１電極３１と接合する。第１電極３１は、ＩＧＢＴ領域１０３Ａとダイオード領域１０３Ｂにおいて共用され、ＩＧＢＴ領域１０３Ａにおいてはエミッタ電極、ダイオード領域１０３Ｂにおいてはアノード電極として機能する。第１電極３１には、一般的にアルミニウム合金が使用される。
【００３５】
また、ＩＧＢＴ領域１０３Ａにおいて、ｐ型コレクタ層１０の下面には第２電極３２が形成されている。第２電極３２はダイオード領域１０３Ｂにも形成されており、ＩＧＢＴ領域１０３Ａとダイオード領域１０３Ｂにおいて共用される。第２電極３２はＩＧＢＴ領域１０３Ａにおいてコレクタ電極、ダイオード領域１０３Ｂにおいてカソード電極として機能する。第２電極３２には、一般的にアルミニウム合金が使用される。
【００３６】
ＲＣ−ＩＧＢＴ１０３はダイオード領域１０３Ｂにおいて、ｎ−型ドリフト層１、ｐ型アノード層２１、およびｎ＋型カソード層２３を備えている。これらの構成は図２に示したダイオード１０２と同様である。さらに、ＲＣ−ＩＧＢＴ１０３はダイオード領域１０３Ｂにおいて、ｎ−型ドリフト層１とｎ＋型カソード層２３の間にｎ型バッファ層９を備え、ｐ型アノード層２１の上にｐ＋型アノード層２２を備える。ＩＧＢＴ領域１０３Ａとダイオード領域１０３Ｂにおいて、ｎ−型ドリフト層１とｎ型バッファ層９は共通に使用される。
【００３７】
ダイオード領域１０３Ｂにおいて、ｐ＋型アノード層２２の上面からｐ＋型アノード層２２およびｐ型アノード層２１を貫通してｎ−型ドリフト層１に至るトレンチ５が形成される。トレンチ５の内壁にはゲート絶縁膜６とダミーゲート電極２６が形成される。ダミーゲート電極２６は、一般的にフローティングもしくは第１電極３１と接地される。
【００３８】
層間絶縁膜１１、バリアメタル１２およびタングステンプラグ１４は、ＩＧＢＴ領域１０３Ａと同様にダイオード領域１０３Ｂにも設けられる。すなわち、第１電極３１はダイオード領域１０３Ｂにおいて、タングステンプラグ１４およびバリアメタル１２を介してｐ＋型アノード層３０５と接触する。ここでは、バリアメタル１２とｐ型アノード層２１とを直接接触させると、オーミック性が悪くコンタクト抵抗が大きくなるため、高濃度のｐ＋型アノード層３０により実効的なコンタクト抵抗の低下を図っている。
【００３９】
以上が、ＲＣ−ＩＧＢＴ１０３の構成である。上述のとおり、ＲＣ−ＩＧＢＴ１０３のダイオード領域１０３Ｂには、バリアメタル１２とのコンタクト抵抗を低くするため高濃度のｐ＋型アノード層３０５が設けられている。しかし、ｐ＋型アノード層３０５の不純物濃度が高い程、ダイオードのオン時におけるキャリアの供給量が多くなるため、ダイオードのオフ時におけるキャリア排出が遅くなるという問題がある。
【００４０】
＜Ｂ．実施の形態１＞
本発明の実施の形態１では、ＲＣ−ＩＧＢＴのダイオード領域にバリアメタルを形成しないことにより上記の問題を解決する。
【００４１】
＜Ｂ−１．構成＞
図４は、本発明の実施の形態１に係る半導体装置であるＲＣ−ＩＧＢＴ１０４の断面図である。ＲＣ−ＩＧＢＴ１０４は、ＩＧＢＴとダイオードを同一の半導体基板に内蔵している。ＲＣ−ＩＧＢＴ１０４のトランジスタを内蔵する領域をトランジスタ領域１０４Ａ、ダイオードを内蔵する領域をダイオード領域１０４Ｂとする。ここで、半導体基板には、例えばケイ素（Ｓｉ）を含むものが用いられる。
【００４２】
ＲＣ−ＩＧＢＴ１０４は、前提技術で説明したＲＣ−ＩＧＢＴ１０３の構成と比較すると、トランジスタ領域１０４Ａとダイオード領域１０４Ｂにおいてタングステンプラグを有さず、ダイオード領域１０４Ｂにおいてさらにｐ＋型アノード層２２、層間絶縁膜１１、およびバリアメタル１２を有していない。ＲＣ−ＩＧＢＴ１０４のトランジスタ領域１０４Ａでは、層間絶縁膜１１のコンタクトホール１３には、タングステンプラグ１４ではなく表面電極３０４が埋め込まれている。ＲＣ−ＩＧＢＴ１０４のダイオード領域１０４Ｂでは、ｐ型アノード層２１と表面電極３０４とが直接接触する。上記以外のＲＣ−ＩＧＢＴ１０４の構成は、ＲＣ−ＩＧＢＴ１０３と同様であるため説明を省略する。
【００４３】
ＲＣ−ＩＧＢＴ１０４のトランジスタ領域１０４Ａでは、ｎ−型ドリフト層１、ｐ型ベース層２、ｐ＋型ベース層３、ｎ＋型エミッタ層４、ゲート絶縁膜６およびゲート電極７により、ＭＯＳゲート構造３３が構成される。また、ＲＣ−ＩＧＢＴ１０４のトランジスタ領域１０４Ａでは、ｎ−型ドリフト層１とｐ型アノード層２１により、ｐｎ接合を有するダイオード構造３４が構成される。本明細書では、ＭＯＳゲート構造３３、ダイオード構造３４、ｎ型バッファ層９、ｐ型コレクタ層１０、およびｎ＋型カソード層２３からなる構成を半導体基体３５と称する。また、半導体基体３５の図４の紙面における上側の面を一方主面３５Ａ、下側の面を他方主面３５Ｂと称する。
【００４４】
すなわち、ＲＣ−ＩＧＢＴ１０４は、トランジスタ領域１０４Ａにおいて半導体基体３５の一方主面３５Ａ側にＭＯＳゲート構造３３を有する。
【００４５】
また、半導体基体３５は、トランジスタ領域１０４Ａにおいて他方主面３５Ｂ側にｐ型コレクタ層１０を備え、トランジスタ領域１０４ＡはＩＧＢＴを構成する。
【００４６】
ＲＣ−ＩＧＢＴ１０４において、半導体基体３５の一方主面３５Ａから深さ方向（図４の上下方向）に、複数のトレンチ５が形成されている。図４において、トレンチ５はトランジスタ領域１０４Ａとダイオード領域１０４Ｂの夫々に設けられているが、ダイオード領域１０４Ｂにはトレンチ５が形成されなくても良い。トレンチ５の奥行方向は限定しないが、複数のトレンチ５間で奥行方向が同一となるように配置される。図４の例では、トランジスタ領域１０４Ａにとダイオード領域１０４Ｂにおいて、全てのトレンチ５の奥行方向は同一である。
【００４７】
トランジスタ領域１０４Ａにおいて、ｐ型ベース層２の下方にｎ型のキャリア蓄積（Ｃａｒｒｉｅｒ  Ｓｔｏｒｅｄ：ＣＳ）層を設けても良い。
【００４８】
ダイオード領域１０４Ｂにおいて、半導体基体３５の一方主面３５Ａ側には、トレンチ５に囲まれたｐ型アノード層２１が設けられている。ｐ型アノード層２１の不純物濃度は、所望の順方向電圧が得られるように定められる。
【００４９】
図４は、ダイオード領域１０４Ｂのダミーゲート電極２６が層間絶縁膜１３に覆われていない場合を示しているが、覆われていても良い。
【００５０】
バリアメタル１２には、例えば遷移金属となるチタンが用いられる。バリアメタル１２は、ｎ＋型エミッタ層１０とのコンタクト抵抗を下げることを目的として、半導体基板との界面でシリサイド化される。バリアメタルは、窒化チタン、炭化チタン、またはチタンシリサイドを含む。
【００５１】
第１電極３１には、Ａｌ−Ｓｉや、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕなどのアルミニウム合金が用いられる。アルミニウム合金におけるアルミニウム以外の成分の含有量は、シリコン半導体基板への相互拡散を抑えるため０．１％以上が望ましい。
【００５２】
層間絶縁膜１１のコンタクトホール１３にプラグコンタクトを用いず、第１電極３１を埋め込むことにより、低コストで良好な半導体装置を実現する。コンタクトホール１３への第１電極３１の埋め込み性には、層間絶縁膜１１の厚み、形状、および開口寸法などが影響する。図５は、層間絶縁膜１１のコンタクトホール１３周辺の拡大図である。一例として、図５に示す層間絶縁膜１１の下面におけるコンタクトホール１３の開口幅１３ａを５００ｎｍ、層間絶縁膜１１の上面におけるコンタクトホール１３の開口幅１３ｂを８００ｎｍ、層間絶縁膜１１の厚み１１ａを５００ｎｍとした場合に、コンタクトホール１３への第１電極３１の埋め込み性に問題はない。隣接する２つのトレンチ５間の距離であるピッチ幅５ａは、上述したコンタクトホール１３の各部の寸法との兼ね合いで設定することができる。例えば、コンタクトホール１３の各部の寸法を上記の通りとすれば、ピッチ幅５ａは２．４μｍとすることができる。
【００５３】
ダイオード領域１０４Ｂにはバリアメタルが設けられていない。ｐ型アノード層２１はバリアメタルと接合せず、第１電極３１と直接接触するため、低いコンタクト抵抗を得ることができる。第１電極３１にはアルミニウム合金を用いることにより、第１電極３１とｐ型アノード層２１との間でアルミニウム成分とシリコン成分の相互拡散を防ぐことができる。なお、ダイオード領域１０４Ｂのダミーゲート電極２６がトランジスタ領域１０４Ａのゲート電極７と同じく層間絶縁膜１１に覆われる場合、ダミーゲート電極２６を覆う層間絶縁膜１１の少なくとも一部の表面にバリアメタル１２が形成されても良い。なぜなら、ｐ型アノード層２１にバリアメタル１２が接合しない限り、低いコンタクト抵抗を得ることができるからである。
【００５４】
第１電極３１はトランジスタ領域１０４Ａからダイオード領域１０４Ｂに亘って形成される。すなわち、ＲＣ−ＩＧＢＴ１０４の上面は、トランジスタ領域１０４Ａもダイオード領域１０４Ｂも第１電極３１により共通化されている。従って、ＲＣ−ＩＧＢＴ１０４を用いてパッケージを製造するアセンブリプロセスにおいて、トランジスタ領域１０４Ａとダイオード領域１０４Ｂでワイヤボンディング等の条件を変更する必要がない。
【００５５】
＜Ｂ−２．第１の製造方法＞
次に、ＲＣ−ＩＧＢＴ１０４の第１の製造方法について説明する。図６はＲＣ−ＩＧＢＴ１０４の第１の製造方法において、表面素子構造の形成から第１電極３１の形成までの工程を示すフローチャートである。また、図７ないし図１２は、第１の製造方法によるＲＣ−ＩＧＢＴ１０４の製造途中の状態を示す断面図である。
【００５６】
まず、ＭＯＳゲート構造３３と、ダイオード構造３４を作成する（ステップＳ１）。具体的には、トランジスタ領域１０４Ａにおいて、ｎ−型ドリフト層１の上面にｐ型ベース層２を形成し、ｐ型ベース層２の上面に選択的にｐ＋型ベース層３とｎ＋型エミッタ層４を形成する。次に、ｎ＋型エミッタ層４の上面からｎ＋型エミッタ層４とｐ型ベース層２を貫通するとトレンチ５を形成する。そして、トレンチ５の内壁にゲート絶縁膜６を形成し、さらにトレンチ５内にゲート電極７を埋め込む。ダイオード領域１０４Ｂにおいては、ｎ−型ドリフト層１の上面にｐ型アノード層２１を形成する。そして、ｐ型アノード層２１の上面からｐ型アノード層２１を貫通するトレンチ５を形成する。そして、トレンチ５の内壁にゲート絶縁膜６を形成し、さらにトレンチ５内にダミーゲート電極２６を埋め込む。以上で、図７に示す構造が完成する。
【００５７】
次に、ＭＯＳゲート構造３３およびダイオード構造３４の上面に層間絶縁膜１１を形成する（ステップＳ２）。こうして、図８に示す構造を得る。
【００５８】
その後、フォトリソグラフィにより、層間絶縁膜１１上にレジストマスク３６を形成する。レジストマスク３６は、トランジスタ領域１０４Ａの層間絶縁膜１１上に選択的に開口を有している。レジストマスク３６を用いて、トランジスタ領域１０４Ａの層間絶縁膜１１にコンタクトホール１３を形成する（ステップＳ３）。例えば、トリフルオロメタン（ＣＨＦ３）またはテトラフルオロメタン（ＣＦ４）などを用いた反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）、あるいはフッ素系のウェットエッチングにより、コンタクトホール１３を形成することができる。こうして、図９に示す構造を得る。その後、レジストマスク３６を除去する。
【００５９】
次に、トランジスタ領域１０４Ａからダイオード領域１０４Ｂに亘り、コンタクトホール１３と層間絶縁膜１１上にバリアメタル１２を形成する（ステップＳ４）。バリアメタル１２はスパッタリングにより堆積され、その主成分はチタンなどの遷移金属である。バリアメタル１２は、コンタクトホール１３に露出するケイ素系のｐ＋型ベース層３またはｎ＋型エミッタ４と接触することにより、接触界面でシリサイド化する。また、スパッタリングの後、窒素雰囲気中の熱処理により、バリアメタル１２の表面は窒化される。こうして、図１０に示す構造を得る。すなわち、バリアメタルは、チタンシリサイド、チタン、および窒化チタンがこの順に積層された構造となる。
【００６０】
次に、トランジスタ領域１０４Ａにレジストマスク３７を形成し、レジストマスク３７を用いてダイオード領域１０４Ｂのバリアメタル１２と層間絶縁膜１１を除去する（ステップＳ５）。ダイオード領域１０４Ｂのバリアメタル１２と層間絶縁膜１１は、トリフルオロメタンまたはテトラフルオロメタンなどを用いたＲＩＥなどのドライエッチングにより除去される。ドライエッチングによりダイオード構造３４上の層間絶縁膜１１とバリアメタル１２を一度に除去することにより、低コストなプロセスとなる。こうして、図１１に示す構造を得る。その後、レジストマスク３７を除去する。
【００６１】
次に、トランジスタ領域１０４Ａとダイオード領域１０４Ｂに亘り、アルミニウム合金をスパッタリングで堆積することにより第１電極３１を形成する（ステップＳ６）。トランジスタ領域１０４Ａにおいて、第１電極１３はコンタクトホール１３内に入り込んで形成される。こうして、図１２に示す構造を得る。その後、ｎ−型ドリフト層１の下面側の構造、すなわちｎ型バッファ層９、ｐ型コレクタ層１０、ｎ＋型カソード層２３、および第２電極３２を形成し、図４に示したＲＣ−ＩＧＢＴ１０４が完成する。
【００６２】
＜Ｂ−３．効果＞
実施の形態１に係るＲＣ−ＩＧＢＴ１０４は、半導体基体３５と、第１電極３１を備える。半導体基体３５は、一方主面３５Ａと他方主面３５Ｂとを有し、一方主面３５Ａから他方主面３５Ｂに亘りトランジスタを構成するトランジスタ領域１０４Ａと、一方主面３５Ａから他方主面３５Ｂに亘りダイオードを構成するダイオード領域１０４Ｂとを備える。第１電極３１は、トランジスタ領域１０４Ａとダイオード領域１０４Ｂの上に亘り、半導体基体３５の一方主面３５Ａ上に形成される。半導体基体３５は、トランジスタ領域１０４Ａにおいて一方主面３５Ａ側にＭＯＳゲート構造３３を有する。ＲＣ−ＩＧＢＴ１０４は、層間絶縁膜１１と、バリアメタル１２とを備える。層間絶縁膜１１は、ＭＯＳゲート構造３３のゲート電極７を覆い、ＭＯＳゲート構造３３の半導体層を露出するコンタクトホール１３を有する。バリアメタル１２は、コンタクトホール１３の内部に形成される。第１電極３１は、コンタクトホール１３に入り込み、コンタクトホール１３の内部でバリアメタル１２を介してＭＯＳゲート構造３３の半導体層と接触し、半導体基体３５のダイオード領域１０４Ｂにおける半導体層と直接接触する。
【００６３】
以上の構成によれば、ＭＯＳゲート構造３３の半導体層はバリアメタル１２と接触するため、直接第１電極３１と接触する場合に比べてコンタクト抵抗が低くなる。また、第１電極３１の金属材料であるＡｌなどと半導体層の材料であるＳｉなどの相互拡散を抑制できる。また、ダイオード領域１０４Ｂの半導体層であるｐ型アノード層２１が第１電極３１と直接接触するため、ｐ型アノード層を高濃度にしなくてもコンタクト抵抗を低くすることができる。また、高濃度のｐ型アノード層が存在しないことで、オフ時のキャリア排出を遅くせずに済む。また、トランジスタ領域１０４Ａとダイオード領域１０４Ｂで第１電極を共用するため、ＲＣ−ＩＧＢＴ１０４を用いたアセンブリプロセスにおいて、ワイヤボンディングまたは半田濡れ性といった条件をトランジスタ領域１０４Ａとダイオード領域１０４Ｂで同一にすることができる。また、第１電極３１をコンタクトホール１３に入れ込んでＭＯＳゲート構造３３の半導体層と接触することにより、タングステンプラグなどの高価なコンタクトプラグを用いる必要がないため、ＲＣ−ＩＧＢＴ１０４の製造コストを下げることができる。
【００６４】
また、ＲＣ−ＩＧＢＴ１０４の第１の製造方法は、（ａ）半導体基体３５の一方主面３５Ａ側にＭＯＳゲート構造３３とダイオード構造３４を形成する工程と、（ｂ）ＭＯＳゲート構造３３とダイオード構造３４の上に層間絶縁膜１１を形成する工程と、（ｃ）ＭＯＳゲート構造３３の上の層間絶縁膜１１に、ＭＯＳゲート構造３３の半導体層を露出させるコンタクトホール１３を開口する工程と、（ｄ）コンタクトホール１３内の半導体層上および層間絶縁膜１１上にバリアメタル１２を形成する工程と、（ｅ）ダイオード構造３４の上の層間絶縁膜１１とバリアメタル１２を除去する工程と、（ｆ）コンタクトホール１３内、およびダイオード構造３４の上に第１電極３１を形成する工程と、を備える。この製造方法によれば、ｐ型アノード層２１に不要な電極層を一度も接合させずにＲＣ−ＩＧＢＴ１０４を製造することができる。
【００６５】
＜Ｃ．実施の形態２＞
＜Ｃ−１．第２の製造方法＞
実施の形態２では、ＲＣ−ＩＧＢＴ１０４の第２の製造方法を説明する。図１３は、ＲＣ−ＩＧＢＴ１０４の第２の製造方法を示すフローチャートである。図１３に示すように、第２の製造方法のステップＳ１ないしＳ４とステップＳ６は図６に示した第１の製造方法と同様であり、図６のステップＳ５に代えてステップＳ５ＡとステップＳ５Ｂを行う点のみが異なる。すなわち、第２の製造方法は、バリアメタル１２をＩＧＢＴ領域１０４Ａとダイオード領域１０４Ｂの全面に形成した後、ダイオード領域１０４Ｂからバリアメタル１２を除去する方法が第１の製造方法とは異なる。
【００６６】
図１３のステップＳ１からステップＳ４までは第１の製造方法と同様であるため、説明を省略する。ステップＳ４の後、ＩＧＢＴ領域１０４Ａにレジストマスク３７を形成し、レジストマスク３７を用いてダイオード領域１０４Ｂのバリアメタル１２と層間絶縁膜１１を除去する（ステップＳ５Ａ）。第１の製造方法では、ＲＩＥなどのドライエッチングによりダイオード領域１０４Ｂの層間絶縁膜１１を完全に除去したが、第２の製造方法では、ｐ型アノード層２１が露出しないよう層間絶縁膜１１を一部の膜厚だけ残す。図１４には、ステップＳ５Ａで残る層間絶縁膜を層間絶縁膜１１Ａとして示している。層間絶縁膜１１の一部の除去は、トリフルオロメタンまたはテトラフルオロメタンなどを用いたＲＩＥなどのドライエッチングにより行われる。残る層間絶縁膜１１Ａの厚みは、特に限定しない。
【００６７】
次に、レジストマスク３７を除去し、新たなレジストマスク３８を形成する。レジストマスク３８もレジストマスク３７と同様、ダイオード領域１０４Ｂに開口を有しているが、図１５に示すようにその開口はレジストマスク３７の開口よりも若干小さい。すなわち、レジストマスク３８がダイオード領域１０４Ｂの端部に重なっている。
【００６８】
次に、レジストマスク３８を用いたウェットエッチングにより層間絶縁膜１１Ａを完全に除去する（ステップＳ５Ｂ）。ここでは、例えばフッ素系のウェットエッチングが用いられる。層間絶縁膜１１Ａを除去してｐ型アノード層２１を露出する際、ドライエッチングではなくウェットエッチングを用いることにより、ｐ型アノード層２１へのダメージを抑えることができる。なお、ウェットエッチングにおいて、バリアメタル１２のエッチングレートが高くサイドエッチング量が多くなるが、上記の通り、レジストマスク３８がダイオード領域１０４Ｂの端部に重なるため、ＩＧＢＴ領域１０４Ａ側のバリアメタル１２がサイドエッチングにより除去されることはない。
【００６９】
次に、ＩＧＢＴ領域１０４Ａとダイオード領域１０４Ｂに亘り、アルミニウム合金をスパッタリングで堆積することにより第１電極３１を形成する（ステップＳ６）。こうして、図１６に示す構造を得る。その後、ｎ−型ドリフト層１の下面側の構造、すなわちｎ型バッファ層９、ｐ型コレクタ層１０、ｎ＋型カソード層２３、および第２電極３２を形成し、図４に示したＲＣ−ＩＧＢＴ１０４が完成する。
【００７０】
＜Ｃ−２．効果＞
また、ＲＣ−ＩＧＢＴ１０４の第２の製造方法は、（ａ）半導体基体３５の一方主面３５Ａ側にＭＯＳゲート構造３３とダイオード構造３４を形成する工程と、（ｂ）ＭＯＳゲート構造３３とダイオード構造３４の上に層間絶縁膜１１を形成する工程と、（ｃ）ＭＯＳゲート構造３３の上の層間絶縁膜１１に、ＭＯＳゲート構造３３の半導体層を露出させるコンタクトホール１３を開口する工程と、（ｄ）コンタクトホール１３内の半導体層上および層間絶縁膜１１上にバリアメタル１２を形成する工程と、（ｅ）ダイオード構造３４の上の層間絶縁膜１１とバリアメタル１２を除去する工程と、（ｆ）ダイオード構造３４の上に第１電極３１を形成する工程と、を備え、工程（ｅ）は、（ｅ１）ダイオード構造３４の上の、バリアメタル１２と、層間絶縁膜１１の一部の膜厚をドライエッチングで除去する工程と、（ｅ２）工程（ｅ１）で残ったダイオード構造３４の上の層間絶縁膜１１をウェットエッチングで除去する工程と、を備える。このように、ダイオード領域１０４Ｂのバリアメタル１２を除去してｐ型アノード層２１を露出させる際のエッチング処理に、ドライエッチングではなくウェットエッチングを用いることにより、エッチングによるｐ型アノード層２１へのダメージを抑制することができる。
【００７１】
＜Ｄ．実施の形態３＞
本実施の形態は、実施の形態１，２で説明したＲＣ−ＩＧＢＴ１０４を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態３として、三相のインバータに本発明を適用した場合について説明する。
【００７２】
図１７は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
【００７３】
図１７に示す電力変換システムは、電源４００、電力変換装置５００、負荷６００から構成される。電源４００は、直流電源であり、電力変換装置５００に直流電力を供給する。電源４００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源４００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
【００７４】
電力変換装置５００は、電源４００と負荷６００の間に接続された三相のインバータであり、電源４００から供給された直流電力を交流電力に変換し、負荷６００に交流電力を供給する。電力変換装置５００は、図１７に示すように、直流電力を交流電力に変換して出力する主変換回路５０１と、主変換回路５０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路５０２と、駆動回路５０２を制御する制御信号を駆動回路５０２に出力する制御回路５０３とを備えている。
【００７５】
負荷６００は、電力変換装置５００から供給された交流電力によって駆動される三相の電動機である。なお、負荷６００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
【００７６】
以下、電力変換装置５００の詳細を説明する。主変換回路５０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源４００から供給される直流電力を交流電力に変換し、負荷６００に供給する。主変換回路５０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路５０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路５０１の各スイッチング素子と各還流ダイオードには、実施の形態１，２で説明したＲＣ−ＩＧＢＴ１０４を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路５０１の３つの出力端子は、負荷６００に接続される。
【００７７】
駆動回路５０２は、主変換回路５０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路５０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路５０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
【００７８】
制御回路５０３は、負荷６００に所望の電力が供給されるよう主変換回路５０１のスイッチング素子を制御する。具体的には、負荷６００に供給すべき電力に基づいて主変換回路５０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路５０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路５０２に制御指令（制御信号）を出力する。駆動回路５０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
【００７９】
本実施の形態に係る電力変換装置では、主変換回路５０１のスイッチング素子として実施の形１，２で説明したＲＣ−ＩＧＢＴ１０４を適用するため、良好なダイオード特性と低コスト性を実現することができる。
【００８０】
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
【００８１】
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、または誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
【００８２】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【符号の説明】
【００８３】
１  ｎ−型ドリフト層、２  ｐ型ベース層、５  トレンチ、６  ゲート絶縁膜、７  ゲート電極、９  ｎ型バッファ層、１０  ｐ型コレクタ層、１１  層間絶縁膜、１２  バリアメタル、１３  コンタクトホール、１４  タングステンプラグ、１５  エミッタ電極、１６  コレクタ電極、２１  ｐ型アノード層、２４  アノード電極、２５  カソード電極、２６  ダミーゲート電極、３１  第１電極、３２  第２電極、３３  ＭＯＳゲート構造、３４  ダイオード構造、３５  半導体基体、１０４Ａ  トランジスタ領域、１０４Ｂ  ダイオード領域、３０４  表面電極、４００  電源、５００  電力変換装置、５０１  主変換回路、５０２  駆動回路、５０３  制御回路、６００  負荷。
【図１】
2018181949.tif 000003
【図２】
2018181949.tif 000004
【図３】
2018181949.tif 000005
【図４】
2018181949.tif 000006
【図５】
2018181949.tif 000007
【図６】
2018181949.tif 000008
【図７】
2018181949.tif 000009
【図８】
2018181949.tif 000010
【図９】
2018181949.tif 000011
【図１０】
2018181949.tif 000012
【図１１】
2018181949.tif 000013
【図１２】
2018181949.tif 000014
【図１３】
2018181949.tif 000015
【図１４】
2018181949.tif 000016
【図１５】
2018181949.tif 000017
【図１６】
2018181949.tif 000018
【図１７】
2018181949.tif 000019