(57)【要約】【課題】更新前後の輝度差によるフリッカをより低減することができる表示装置を提供する。【解決手段】表示装置は、発光素子を有する画素を有する表示部と、それぞれ異なる複数の電圧を生成する電圧生成部と、複数の電圧のうちいずれかの電圧が画素に印加されるよう切り替え可能に設けられた切替部と、切替部の動作を制御する制御部とを備え、制御部は、１フレームの画像表示期間内において画素に印加される電圧をより高い電圧に切り替えるよう切替部を１回以上動作させる。【選択図】図８
2018072780.tif 000002
【特許請求の範囲】
【請求項１】
発光素子を有する画素を有する表示部と、
それぞれ異なる複数の電圧を生成する電圧生成部と、
前記複数の電圧のうちいずれかの電圧が前記画素に印加されるよう切り替え可能に設けられた切替部と、
前記切替部の動作を制御する制御部とを備え、
前記制御部は、１フレームの画像表示期間内において前記画素に印加される電圧をより高い電圧に切り替えるよう前記切替部を１回以上動作させる
表示装置。
【請求項２】
前記電圧生成部は、前記画素に電圧を生じさせる低電位と高電位のうち高電位を複数生成し、
前記切替部は、前記高電位を切り替え可能に設けられている
請求項１に記載の表示装置。
【請求項３】
前記電圧生成部は、前記画素に電圧を生じさせる低電位と高電位のうち低電位を複数生成し、
前記切替部は、前記低電位を切り替え可能に設けられている
請求項１又は２に記載の表示装置。
【請求項４】
前記表示部は、前記１フレームの画像表示期間が相対的に短い高リフレッシュレートモードと前記１フレームの画像表示期間が相対的に長い低リフレッシュレートモードとを切り替え可能に設けられ、
前記制御部は、前記低リフレッシュレートモードの場合に前記切替部を動作させる
請求項１から３のいずれか一項に記載の表示装置。
【請求項５】
画素を有する表示部と、
それぞれ異なる複数の電圧を生成する電圧生成部と、
前記複数の電圧のうちいずれかの電圧が前記画素に印加されるよう切り替え可能に設けられた切替部と、
前記切替部の動作を制御する制御部とを備え、
前記画素は、
表示出力に応じた電荷を蓄積するコンデンサと、
流される電流の大きさに応じた発光量で点灯する発光素子と、
前記電圧生成部による電圧に応じた電流を前記発光素子に流す経路に設けられて、前記発光素子に流れる電流を前記コンデンサに蓄積された電荷に応じた電流とするトランジスタとを有し、
前記制御部は、１フレームの画像表示期間内において前記画素に印加される電圧をより高い電圧に切り替えるよう前記切替部を１回以上動作させる
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
有機エレクトロルミネセンス（Electroluminescence：ＥＬ）を利用した画素を有する表示装置が知られている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１０１２５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
有機ＥＬの表示装置では、フレーム画像の更新タイミングからの時間経過に伴い、各画素の輝度が低下する現象が発生する。このため、最も輝度が低下したフレーム画像の更新直前と最も輝度の低下が少ない更新直後との間で生じる輝度差がフリッカとして視認されることがあった。
【０００５】
本発明は、更新前後の輝度差によるフリッカをより低減することができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様による表示装置は、発光素子を有する画素を有する表示部と、それぞれ異なる複数の電圧を生成する電圧生成部と、前記複数の電圧のうちいずれかの電圧が前記画素に印加されるよう切り替え可能に設けられた切替部と、前記切替部の動作を制御する制御部とを備え、前記制御部は、１フレームの画像表示期間内において前記画素に印加される電圧をより高い電圧に切り替えるよう前記切替部を１回以上動作させる。
【図面の簡単な説明】
【０００７】
【図１】図１は、本発明の実施形態に係る表示装置の構成の一例を示すブロック図である。
【図２】図２は、実施形態に係る画像表示パネルの副画素の配列を示す図である。
【図３】図３は、実施形態に係る画像表示パネルの断面構造を示す図である。
【図４】図４は、実施形態に係る画像表示パネルの副画素の他の配列を示す図である。
【図５】図５は、画像表示パネルの各構成と副画素との接続関係の一例を示す模式図である。
【図６】図６は、切替回路と高電位用配線との接続関係の一例を示す模式図である。
【図７】図７は、第１高電位線、第２高電位線の電位と駆動用トランジスタを流れる電流との関係の一例を示すグラフである。
【図８】図８は、フレーム画像の更新タイミングからの経過時間と有機発光ダイオードの輝度との関係の一例を示すグラフである。
【図９】図９は、フレーム画像の更新タイミングからの経過時間と有機発光ダイオードの輝度との関係の比較例を示すグラフである。
【図１０】図１０は、高電位線の切り替えの一例を示すタイミングチャートである。
【図１１】図１１は、行方向に並ぶ複数の副画素でリセット用トランジスタを共有する場合の構成例を示す図である。
【図１２】図１２は、変形例に係る表示装置の構成の一例を示すブロック図である。
【図１３】図１３は、変形例における切替回路と低電位用配線との接続関係の一例を示す模式図である。
【図１４】図１４は、変形例において行方向に並ぶ複数の副画素でリセット用トランジスタを共有する場合の構成例を示す図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【０００９】
図１は、本発明の実施形態に係る表示装置１０の構成の一例を示すブロック図である。図１に示すように、実施形態の表示装置１０は、信号処理部２０と、画像表示パネル駆動部３０と、画像表示パネル４０とを有する。信号処理部２０は、制御装置１１の画像出力部１２からの入力信号（ＲＧＢデータ）が入力され、入力信号に所定のデータ変換処理を加えて生成した信号を表示装置１０の各部に送る。画像表示パネル駆動部３０は、信号処理部２０からの信号に基づいて画像表示パネル４０の駆動を制御する。画像表示パネル４０は、画像表示パネル駆動部３０からの信号に基づいて画素４８が有する副画素４９（図２参照）の自発光体を点灯させて画像を表示する自発光型の画像表示パネルである。
【００１０】
最初に、画像表示パネル４０の構成について説明する。図２は、実施形態に係る画像表示パネル４０の副画素の配列を示す図である。図３は、実施形態に係る画像表示パネル４０の断面構造を示す図である。図１に示すように、画像表示パネル４０は、画素４８が、Ｐ０×Ｑ０個（行方向にＰ０個、列方向にＱ０個）、２次元のマトリクス状（行列状）に配列されている。このように、画像表示パネル４０には、画素４８が設けられて表示出力が行われる領域としてアクティブエリアＡＡが設けられている。
【００１１】
画素４８は、複数の副画素４９を含む。具体的には、画素４８は、例えば図２に示すように、第１副画素４９Ｒと、第２副画素４９Ｇと、第３副画素４９Ｂとを有する。第１副画素４９Ｒは、第１色としての原色の赤色を表示する。第２副画素４９Ｇは、第２色としての原色の緑色を表示する。第３副画素４９Ｂは、第３色としての原色の青色を表示する。ただし、第１色、第２色、第３色は、それぞれ赤色、緑色、青色に限られず、補色などの任意の色を選択することができる。以下において、第１副画素４９Ｒと、第２副画素４９Ｇと、第３副画素４９Ｂとをそれぞれ区別する必要がない場合、副画素４９という。
【００１２】
図３に示すように、画像表示パネル４０は、基板５１と、絶縁層５２，５３と、反射層５４と、下部電極５５と、自発光層５６と、上部電極５７と、絶縁層５８，５９と、色変換層としてのカラーフィルタ６１と、遮光層としてのブラックマトリクス６２と、基板５０とを備えている。基板５１は、シリコンなどの半導体基板、ガラス基板、樹脂基板などであって、上述した点灯駆動回路などを形成又は保持している。絶縁層５２は、上述した点灯駆動回路などを保護する保護膜であり、シリコン酸化物、シリコン窒化物などを用いることができる。下部電極５５は、第１副画素４９Ｒと、第２副画素４９Ｇと、第３副画素４９Ｂとにそれぞれ設けられており、発光素子としての有機発光ダイオードＥＬ（図６参照）のアノード（陽極）となる導電体である。下部電極５５は、インジウム錫酸化物（Indium  Tin  Oxide：ＩＴＯ）等の透光性導電材料（透光性導電酸化物）で形成される透光性電極である。絶縁層５３は、バンクと呼ばれ、第１副画素４９Ｒと、第２副画素４９Ｇと、第３副画素４９Ｂとを区画する絶縁層である。反射層５４は、自発光層５６からの光を反射する金属光沢のある材料、例えば銀、アルミニウム、金などで形成されている。自発光層５６は、有機材料を含み、不図示のホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層を含む。
【００１３】
正孔を発生する層としては、例えば、芳香族アミン化合物と、その化合物に対して電子受容性を示す物質とを含む層を用いることが好ましい。ここで、芳香族アミン化合物とは、アリールアミン骨格を有する物質である。芳香族アミン化合物の中でも特に、トリフェニルアミンを骨格に含み、４００以上の分子量を有するものが好ましい。また、トリフェニルアミンを骨格に有する芳香族アミン化合物の中でも特にナフチル基のような縮合芳香環を骨格に含むものが好ましい。トリフェニルアミンと縮合芳香環とを骨格に含む芳香族アミン化合物を用いることによって、発光素子の耐熱性が良くなる。芳香族アミン化合物の具体例としては、例えば、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：α−ＮＰＤ）、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＴＰＤ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、４，４’−ビス［Ｎ−｛４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル｝−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＮＴＰＤ）、１，３，５−トリス［Ｎ，Ｎ−ジ（ｍ−トリル）アミノ］ベンゼン（略称：ｍ−ＭＴＤＡＢ）、４，４’，４’’−トリス（Ｎ−カルバゾリル）トリフェニルアミン（略称：ＴＣＴＡ）、２，３−ビス（４−ジフェニルアミノフェニル）キノキサリン（略称：ＴＰＡＱｎ）、２，２’，３，３’−テトラキス（４−ジフェニルアミノフェニル）−６，６’−ビスキノキサリン（略称：Ｄ−ＴｒｉＰｈＡＱｎ）、２，３−ビス｛４−［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］フェニル｝−ジベンゾ［ｆ，ｈ］キノキサリン（略称：ＮＰＡＤｉＢｚＱｎ）等が挙げられる。また、芳香族アミン化合物に対して電子受容性を示す物質について特に限定はなく、例えば、モリブデン酸化物、バナジウム酸化物、７，７，８，８−テトラシアノキノジメタン（略称：ＴＣＮＱ）、２，３，５，６−テトラフルオロ−７，７，８，８−テトラシアノキノジメタン（略称：Ｆ４−ＴＣＮＱ）等を用いることができる。
【００１４】
電子輸送性物質について特に限定はなく、例えば、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）等の金属錯体の他、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等を用いることができる。また、電子輸送性物質に対して電子供与性を示す物質について特に限定はなく、例えば、リチウム、セシウム等のアルカリ金属、マグネシウム、カルシウム等のアルカリ土類金属、エルビウム、イッテルビウム等の希土類金属等を用いることができる。また、リチウム酸化物（Ｌｉ２Ｏ）、カルシウム酸化物（ＣａＯ）、ナトリウム酸化物（Ｎａ２Ｏ）、カリウム酸化物（Ｋ２Ｏ）、マグネシウム酸化物（ＭｇＯ）等、アルカリ金属酸化物およびアルカリ土類金属酸化物の中から選ばれた物質を、電子輸送性物質に対して電子供与性を示す物質として用いても構わない。
【００１５】
例えば、赤色系の発光を得たいときには、４−ジシアノメチレン−２−イソプロピル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴＩ）、４−ジシアノメチレン−２−メチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔｅｒｔ−ブチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴＢ）やペリフランテン、２，５−ジシアノ−１，４−ビス［２−（１０−メトキシ−１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］ベンゼン等、６００ｎｍから６８０ｎｍに発光スペクトルのピークを有する発光を呈する物質を用いることができる。また緑色系の発光を得たいときは、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６やクマリン５４５Ｔ、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）等、５００ｎｍから５５０ｎｍに発光スペクトルのピークを有する発光を呈する物質を用いることができる。また、青色系の発光を得たいときは、９，１０−ビス（２−ナフチル）−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）、９，９’−ビアントリル、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）、９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−ガリウム（略称：ＢＧａｑ）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等、４２０ｎｍから５００ｎｍに発光スペクトルのピークを有する発光を呈する物質を用いることができる。以上のように、蛍光を発光する物質の他、ビス［２−（３，５−ビス（トリフルオロメチル）フェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）ピコリナート（略称：Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉｃ））、ビス［２−（４，６−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）アセチルアセトナート（略称：ＦＩｒ（ａｃａｃ））、ビス［２−（４，６−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）ピコリナート（ＦＩｒ（ｐｉｃ））、トリス（２−フェニルピリジナト−Ｎ，Ｃ２’）、イリジウム（略称：Ｉｒ（ｐｐｙ）３）等の燐光を発光する物質も発光物質として用いることができる。
【００１６】
上部電極５７は、インジウム錫酸化物（Indium  Tin  Oxide：ＩＴＯ）等の透光性導電材料（透光性導電酸化物）で形成される透光性電極である。なお本実施形態では、透光性導電材料の例としてＩＴＯを挙げたが、これに限定されない。透光性導電材料として、インジウム亜鉛酸化物（Indium  Zinc  Oxide：ＩＺＯ）等の別の組成を有する導電材料を用いてもよい。上部電極５７は、有機発光ダイオードＥＬのカソード（陰極）になる。絶縁層５８は、上部電極５７を封止する封止層であり、シリコン酸化物、シリコン窒化物などを用いることができる。絶縁層５９は、バンクにより生じる段差を抑制する平坦化層であり、シリコン酸化物、シリコン窒化物などを用いることができる。基板５０は、画像表示パネル４０全体を保護する透光性の基板であり、例えば、ガラス基板を用いることができる。なお、図３においては、下部電極５５がアノード（陽極）、上部電極５７がカソード（陰極）の例を示しているが、これに限定されない。下部電極５５がカソード及び上部電極５７がアノードであってもよく、その場合は、下部電極５５に電気的に接続されている駆動用トランジスタＤＲＴ（図６参照）の極性を適宜変えることも可能であり、また、キャリア注入層（ホール注入層及び電子注入層）、キャリア輸送層（ホール輸送層及び電子輸送層）、発光槽の積層順を適宜変えることも可能である。
【００１７】
画像表示パネル４０は、カラー表示パネルであり、自発光層５６の発光成分のうち、副画素４９と画像観察者との間に、副画素４９の色に応じた色の光を通過させるカラーフィルタ６１が配置されている。画像表示パネル４０は、赤色、緑色、青色、及び白色に対応する色の光を発光することができる。また、画像表示パネル４０は、自発光層５６の発光成分がカラーフィルタ６１などの色変換層を介さず、第１副画素４９Ｒ、第２副画素４９Ｇ、第３副画素４９Ｂの各々の色を発光することもできる。
【００１８】
図４は、実施形態に係る画像表示パネル４０の副画素の他の配列を示す図である。画像表示パネル４０が有する画素４８は、図２を参照して説明した第１副画素４９Ｒ、第２副画素４９Ｇ及び第３副画素４９Ｂを含む例に限られない。例えば、図４に示すように、第１副画素４９Ｒ、第２副画素４９Ｇ、第３副画素４９Ｂ及び第４副画素４９Ｗを含む副画素４９を２行２列で組み合わせた画素４８がマトリクス状に配置されていてもよい。第４副画素４９Ｗは、第１色、第２色及び第３色とは異なる第４色（例えば、白色）を表示する。このように、画像表示パネル４０は、画素４８内の副画素４９の配列を、任意に設定してもよい。なお、白色に対応する第４副画素４９Ｗと画像観察者との間のカラーフィルタ６１は、配置されていないようにしてもよいし、カラーフィルタ６１の代わりに透明な樹脂層が備えられていてもよい。透明な樹脂層を設けることで、第４副画素４９Ｗに大きな段差が生じることを抑制することができる。なお、１つの画素４８が含む副画素４９の数は３又は４に限られず、１つ以上の任意の数であってよい。また、副画素４９の色は、適宜変更可能である。
【００１９】
信号処理部２０は、制御装置１１から入力される入力信号ＩＰを処理して出力信号ＯＰを生成する。信号処理部２０は、例えば、赤色（第１色）、緑色（第２色）、青色（第３色）の色の組み合わせによる入力信号ＩＰ（所謂ＲＧＢ入力信号）が示す入力値を、副画素４９の色の組み合わせで再現される色空間の再現値を示す出力信号ＯＰに変換して生成する。そして、信号処理部２０は、生成した出力信号ＯＰを画像表示パネル駆動部３０に出力する。
【００２０】
画像表示パネル駆動部３０は、例えば、信号出力回路３１、走査回路３２、切替回路３３、電圧生成回路３４、制御回路３５を有する。信号出力回路３１は、所謂ソースドライバとして機能し、信号処理部２０から出力された出力信号ＯＰを副画素４９の各々に割り当て、信号線Ｖｓｉｇを介して副画素４９の各々に出力する。走査回路３２は、所謂ゲートドライバとして機能し、副画素４９を行単位で駆動する駆動信号を含む各種の信号を出力する。
【００２１】
切替回路３３は、電圧生成回路３４が生成する複数の電圧のうちいずれかの電圧が画素（例えば、画素４８が有する副画素４９）に印加されるよう切り替え可能に設けられている。
【００２２】
電圧生成回路３４は、有機発光ダイオードＥＬに流れる電流を生じさせる電圧を生成する。具体的には、電圧生成回路３４は、例えばそれぞれ異なる複数の電圧を生成する第１電圧生成部３４ａ、第２電圧生成部３４ｂを有する。本実施形態の電圧生成回路３４は、低電位用配線ＰＶＳＳ（図６参照）の電位よりも高い電位を示す電圧を生成して高電位用配線ＰＶＤＤに供給する。有機発光ダイオードＥＬは、流される電流の大きさに応じた発光量で点灯する。
【００２３】
制御回路３５は、信号出力回路３１及び走査回路３２の動作に係る信号（同期信号Ｓｉｇ１）を出力して信号出力回路３１と走査回路３２の動作を制御する。同期信号Ｓｉｇ１は、例えば信号出力回路３１及び走査回路３２に対するクロック信号等を含む。係るクロック信号は、例えば入力信号ＩＰに同期して制御回路３５を動作させるために制御装置１１から出力される同期信号ＣＬに応じて出力される。また、制御回路３５は、制御部として機能し、切替回路３３の動作を制御する。具体的には、制御回路３５は、１フレームの画像表示期間内において画素に印加される電圧をより高い電圧に切り替えるよう切替部を１回以上動作させる。ここでいう画素とは、本実施形態の場合、画素４８が有する副画素４９をさす。制御回路３５の詳細については後述する。
【００２４】
次に、画像表示パネル駆動部３０と副画素４９との関係についてより詳細に説明する。図５は、画像表示パネル駆動部３０の各構成と副画素４９との接続関係の一例を示す模式図である。図６は、切替回路３３と高電位用配線ＰＶＤＤとの接続関係の一例を示す模式図である。図６では、２行１列分の副画素４９ｍ，４９ｍ＋１を例示しているが、他の副画素４９も同様の構成を有する。
【００２５】
図１、図５に示すように、信号出力回路３１は、信号線ＤＴＬを介して画素４８が有する副画素４９の各々と接続されている。また、走査回路３２は、走査線ＳＣＬを介して画素４８が有する副画素４９の各々と接続されている。信号線ＤＴＬは、列方向に並ぶ複数の副画素４９で共有されている。走査線ＳＣＬは、行方向に並ぶ複数の副画素４９で共有されている。信号出力回路３１は、出力信号を信号線ＤＴＬに出力する。走査回路３２は、駆動信号を走査線ＳＣＬに出力する。
【００２６】
なお、図５では走査回路３２がアクティブエリアＡＡを挟んで対向する２辺に沿う２つの走査回路３２ａ，３２ｂとして設けられているが、これは走査回路３２の具体的構成例であってこれに限られるものでなく、適宜変更可能である。また、図５では切替回路３３がアクティブエリアＡＡを挟んで対向する２辺に沿う２つの走査回路３３ａ，３３ｂとして設けられているが、これは切替回路３３の具体的構成例であってこれに限られるものでなく、適宜変更可能である。
【００２７】
図６に示すように、副画素４９は、制御用トランジスタＳＳＴと、駆動用トランジスタＤＲＴと、電荷保持用コンデンサＣｓと、ＥＬ電源開閉用トランジスタＢＣＴとを含む。制御用トランジスタＳＳＴのゲートが走査線ＳＣＬに接続され、ドレインが信号線ＤＴＬに接続され、ソースが駆動用トランジスタＤＲＴのゲートに接続されている。電荷保持用コンデンサＣｓの一端が駆動用トランジスタＤＲＴのゲートに接続され、他端が駆動用トランジスタＤＲＴのソースに接続されている。駆動用トランジスタＤＲＴのドレインが高電位用配線ＰＶＤＤ側に接続されており、駆動用トランジスタＤＲＴのソースが自発光体である有機発光ダイオードＥＬのアノード側に接続されている。有機発光ダイオードＥＬのカソードは、例えばアース等の基準電位として機能する低電位用配線ＰＶＳＳに接続されている。
【００２８】
なお、図６では制御用トランジスタＳＳＴがｎチャネル型トランジスタ、駆動用トランジスタＤＲＴがｐチャネル型トランジスタの例を示しているが、それぞれのトランジスタの極性はこれに限定されない。必要に応じて、制御用トランジスタＳＳＴ及び駆動用トランジスタＤＲＴそれぞれの極性を決めればよい。また、図５では、低電位用配線ＰＶＳＳに隣接する副画素４９のみ低電位用配線ＰＶＳＳからの破線矢印が図示されているが、実際には低電位用配線ＰＶＳＳは例えばアクティブエリアＡＡ全体に広がる面部を有する電極を有し、全ての副画素４９が低電位用配線ＰＶＳＳと接続されている。
【００２９】
制御用トランジスタＳＳＴは、走査線ＳＣＬに駆動信号が出力されているタイミングで信号線ＤＴＬに出力されている出力信号に応じた電流を電荷保持用コンデンサＣｓに流すよう動作する。電荷保持用コンデンサＣｓは、出力信号に応じた電荷を静電容量として蓄積し、駆動用トランジスタＤＲＴのソース・ドレイン間を流れる電流を決定する。駆動用トランジスタＤＲＴのソース・ドレイン間には、高電位用配線ＰＶＤＤと低電位用配線ＰＶＳＳの電位差に応じた電圧が生じており、電荷保持用コンデンサＣｓに蓄積されている静電容量に応じて駆動用トランジスタＤＲＴが動作することで、当該電圧に基づいた電流が有機発光ダイオードＥＬに流れる。すなわち、駆動用トランジスタＤＲＴは、高電位用配線ＰＶＤＤ−低電位用配線ＰＶＳＳ間の電位差による電圧に応じた電流を発光素子（例えば、有機発光ダイオードＥＬ）に流す経路に設けられて、発光素子に流れる電流を電荷保持用コンデンサＣｓに蓄積された電荷に応じた電流とするよう機能する。このようにして出力信号に応じた電流が有機発光ダイオードＥＬに流れるようになっている。
【００３０】
さらに、高電位用配線ＰＶＤＤと低電位用配線ＰＶＳＳとの間には、駆動用トランジスタＤＲＴのドレイン側にＥＬ電源開閉用トランジスタＢＣＴが設けられている。ＥＬ電源開閉用トランジスタＢＣＴのゲートがＥＬ電源開閉信号線ＢＧに接続され、ドレインが高電位用配線ＰＶＤＤに接続され、ソースが低電位用配線ＰＶＳＳ側に設けられている駆動用トランジスタＤＲＴのドレイン側に接続されている。ＥＬ電源開閉用トランジスタＢＣＴは、ＥＬ電源開閉信号線ＢＧの信号の切り替わりに応じて動作してソース・ドレイン間の電圧に応じた出力を生じさせる。また、ＥＬ電源開閉用トランジスタＢＣＴと駆動用トランジスタＤＲＴとの間には、副画素４９の出力をリセットするためのリセット線Ｖｒｓｔが接続されている。リセット線Ｖｒｓｔの電位は、オフセットキャンセル動作時にＥＬ電源開閉用トランジスタＢＣＴと駆動用トランジスタＤＲＴとの間の電位をＰＶＳＳ以下にするためのリセット信号として機能する。また、リセット線Ｖｒｓｔには、リセット用トランジスタＲＳＴが設けられている。リセット用トランジスタＲＳＴのゲートがリセット信号線ＲＧと接続され、ソース及びドレインがリセット線Ｖｒｓｔに介在している。走査回路３２は、フレーム画像の更新に先立ってリセット信号をリセット線Ｖｒｓｔに出力して電荷保持用コンデンサＣｓの静電容量及び有機発光ダイオードＥＬの発光状態をリセットする。その後、再度走査回路３２が駆動信号を走査線ＳＣＬに出力するタイミングに応じて信号出力回路３１が出力信号を信号線ＤＴＬに出力する。
【００３１】
次に、高電位用配線ＰＶＤＤの電位切り替えについて説明する。切替回路３３は、複数の高電位線（例えば、第１高電位線ＰＶＤＤ１、第２高電位線ＰＶＤＤ２）のうちいずれか一方と高電位用配線ＰＶＤＤとを接続するスイッチＳＷを有する。スイッチＳＷは、制御部として機能する制御回路３５からの制御信号Ｓｉｇ２に応じて動作し、高電位用配線ＰＶＤＤと接続される高電位線を切り替える。
【００３２】
図７は、駆動用トランジスタＤＲＴを流れるドレイン電流（ＩＤ）及びドレイン電圧（ＶＤ）と、駆動用トランジスタＤＲＴのゲート−ソース間電圧を決定する第１高電位線ＰＶＤＤ１第１高電位線ＰＶＤＤ１、第２高電位線ＰＶＤＤ２との関係の一例を示すグラフである。ドレイン電圧（ＶＤ）が大きいほどドレイン電流（ＩＤ）が大きくなるため、第２高電位線ＰＶＤＤ２に接続されているときは第１高電位線ＰＶＤＤ１に接続されているときよりも駆動用トランジスタＤＲＴを流れるドレイン電流（ＩＤ）は大きくなる。第１高電位線ＰＶＤＤ１、第２高電位線ＰＶＤＤ２はそれぞれ異なる電圧を生成する第１電圧生成部３４ａ、第２電圧生成部３４ｂと接続されており、異なる電位を示す。本実施形態では、第１電圧生成部３４ａに比して第２電圧生成部３４ｂの方がより高い電圧を出力している。
【００３３】
出力信号に応じて静電容量が蓄積された直後のタイミングにおいて、切替回路３３のスイッチＳＷは、相対的に低い電位を示す第１高電位線ＰＶＤＤ１と高電位用配線ＰＶＤＤとを接続する。当該タイミングの電荷保持用コンデンサＣｓは出力信号に応じた静電容量を十分に蓄積しており、駆動用トランジスタＤＲＴのゲートを開く電圧を十分に生じさせているが、当該タイミングからの時間の経過に応じて漏電により電荷保持用コンデンサＣｓの静電容量が徐々に失われて駆動用トランジスタＤＲＴのソース・ドレイン間を流れる電流が徐々に小さくなる。このため、高電位用配線ＰＶＤＤ及び低電位用配線ＰＶＳＳの電位が一定であると仮定すると、有機発光ダイオードＥＬの発光量を決定する高電位用配線ＰＶＤＤと低電位用配線ＰＶＳＳとの間を流れる電流は、フレーム画像の更新タイミングＴ０から次のフレーム画像の更新タイミングＴ２までの間に電荷保持用コンデンサＣｓの静電容量が徐々に失われることに伴って徐々に小さくなる。従って、当該仮定の条件下では、フレーム画像の更新タイミングＴ０から次のフレーム画像の更新タイミングＴ２までの間に有機発光ダイオードＥＬの輝度が低下し続けることになる。
【００３４】
そこで、本実施形態では、フレーム画像の更新タイミングＴ０から次のフレーム画像の更新タイミングＴ２までの間に制御回路３５が制御信号Ｓｉｇ２を出力してスイッチＳＷを動作させ、高電位用配線ＰＶＤＤと接続される高電位線を、相対的に高い電位を示す第２高電位線ＰＶＤＤ２に切り替える。これによって、高電位用配線ＰＶＤＤと低電位用配線ＰＶＳＳとの電位差をより大きくして高電位用配線ＰＶＤＤと低電位用配線ＰＶＳＳとの間を流れる電流を大きくすることができる。
【００３５】
図７に示す例では、フレーム画像の更新タイミングＴ０に第２高電位線ＰＶＤＤ２と低電位用配線ＰＶＳＳとが接続されていたと仮定すると、フレーム画像の更新タイミングＴ０後に第１高電位線ＰＶＤＤ１と低電位用配線ＰＶＳＳとが接続されている場合に比して電流上昇分ＵＰだけ大きい電流が有機発光ダイオードＥＬに流れるものとしている。また、本実施形態では、フレーム画像の更新タイミングＴ０から次のフレーム画像の更新タイミングＴ２までの時間の半分の時間が経過したタイミングＴ１に生じる電荷保持用コンデンサＣｓの静電容量の減少（所謂リーク）によって第２高電位線ＰＶＤＤ２と低電位用配線ＰＶＳＳとの間の電圧に応じて流れる電流が電流上昇分ＵＰだけ減少し、フレーム画像の更新タイミングＴ０の際に第１高電位線ＰＶＤＤ１と高電位用配線ＰＶＤＤとが接続された場合のドレイン電流（ＩＤ）とタイミングＴ１の際に第２高電位線ＰＶＤＤ２と高電位用配線ＰＶＤＤとが接続された場合のドレイン電流（ＩＤ）とが等しくなるよう、第２高電位線ＰＶＤＤ２と接続される第２電圧生成部３４ｂの出力電圧が設定されている。係る電荷保持用コンデンサＣｓの静電容量の減少と第２高電位線ＰＶＤＤ２と低電位用配線ＰＶＳＳとの間の電圧に応じて流れる電流との関係は、予め行われた測定等の調査に基づいて特定されている。なお、例えば第１高電位線ＰＶＤＤ１から第２高電位線ＰＶＤＤ２への切り替えのように高電位用配線ＰＶＤＤの電圧が高くなることで高電位用配線ＰＶＤＤと低電位用配線ＰＶＳＳとの間の電位差が大きくなると、チャネル長変調効果が生じて駆動用トランジスタＤＲＴのチャネルの長さが短くなることから、ドレイン電流（ＩＤ）が増えることになる。
【００３６】
図８は、フレーム画像の更新タイミングＴ０からの経過時間と有機発光ダイオードＥＬの輝度との関係の一例を示すグラフである。本実施形態では、制御回路３５は、フレーム画像の更新タイミングＴ０に高電位用配線ＰＶＤＤと接続される高電位線を第１高電位線ＰＶＤＤ１にする。また、制御回路３５は、フレーム画像の更新タイミングＴ０後に所定時間が経過したタイミング（例えば、タイミングＴ１）で高電位用配線ＰＶＤＤと接続される高電位線を第２高電位線ＰＶＤＤ２にする。これによって、図７に示すように、タイミングＴ１で有機発光ダイオードＥＬに流れる電流を、フレーム画像の更新タイミングＴ０に第１高電位線ＰＶＤＤ１と低電位用配線ＰＶＳＳとの間の電圧に応じて流れる電流と同等にすることができる。従って、図８に示すように、フレーム画像の更新タイミングＴ０から次のフレーム画像の更新タイミングＴ２までの時間内で生じる有機発光ダイオードＥＬの輝度の低下をＤＷ１、ＤＷ２に抑えることができる。
【００３７】
図９は、フレーム画像の更新タイミングＴ０からの経過時間と有機発光ダイオードＥＬの輝度との関係の比較例を示すグラフである。フレーム画像の更新タイミングＴ０から次のフレーム画像の更新タイミングＴ２までの時間に高電位用配線ＰＶＤＤと接続されている電位が一定の電位（例えば、第１高電位線ＰＶＤＤ１が示す電位）であると仮定すると、図９に示すように、フレーム画像の更新タイミングＴ０から有機発光ダイオードＥＬの輝度が低下し続ける。このため、フレーム画像の更新タイミングＴ０から次のフレーム画像の更新タイミングＴ２までの時間内で生じる有機発光ダイオードＥＬの輝度の低下の度合いは、ＤＷ１、ＤＷ２よりも大きいＤＷ３になる。フレーム更新に伴う有機発光ダイオードＥＬの輝度の極端な変化は、画像表示パネル４０のフリッカとして視認されることがある。このため、図９に示す例の場合、図８に示す例に比してフリッカが視認されやすくなる。これに対し、本実施形態では高電位用配線ＰＶＤＤと接続される高電位線を切り替えることで、フリッカの発生を抑制することができる。
【００３８】
本実施形態の表示部は、１フレームの画像表示期間が相対的に短い高リフレッシュレートモードと１フレームの画像表示期間が相対的に長い低リフレッシュレートモードとを切り替え可能に設けられている。具体的には、高リフレッシュレートモードは、例えば画像表示パネル４０の表示出力内容を毎秒６０回更新する動作モード（６０Ｈｚ）である。低リフレッシュレートモードは、例えば画像表示パネル４０の表示出力内容を毎秒３０回更新する動作モード（３０Ｈｚ）である。
【００３９】
本実施形態の制御回路３５は、低リフレッシュレートモードの場合に切替部を動作させる。具体的には、制御回路３５は、フレーム画像の更新タイミングＴ０に高電位用配線ＰＶＤＤと接続される高電位線を第１高電位線ＰＶＤＤ１にする。また、制御回路３５は、フレーム画像の更新タイミングＴ０後、タイミングＴ１で高電位用配線ＰＶＤＤと接続される高電位線を第２高電位線ＰＶＤＤ２にする。これによって、図８に示すように、フレーム画像の更新タイミングＴ０から次のフレーム画像の更新タイミングＴ２までの時間内で生じる有機発光ダイオードＥＬの輝度の低下をＤＷ１、ＤＷ２に抑えることができる。一方、本実施形態の制御回路３５は、高リフレッシュレートモードの場合には、高電位用配線ＰＶＤＤと接続される高電位線を第１高電位線ＰＶＤＤ１とし、第２高電位線ＰＶＤＤ２への切り替えを行わない。これは、高リフレッシュレートモードの場合には、タイミングＴ１でフレーム画像の更新が行われることから、フレーム画像の更新後に生じる有機発光ダイオードＥＬの輝度の低下がＤＷ１で済むからである。
【００４０】
本実施形態では、フレーム画像の更新タイミングＴ０から次のフレーム画像の更新タイミングＴ２までの時間が３０Ｈｚにおける１つのフレーム画像の表示期間に対応する。また、フレーム画像の更新タイミングＴ０からタイミングＴ１までの時間が６０Ｈｚにおける１つのフレーム画像の表示期間に対応する。
【００４１】
高電位用配線ＰＶＤＤと接続される高電位線の切り替えタイミングは任意であるが、本実施形態の制御回路３５は、走査回路３２が行単位で行う走査線ＳＣＬへの駆動信号の出力タイミングと同期して行単位で高電位用配線ＰＶＤＤと接続される高電位線を第１高電位線ＰＶＤＤ１とする。また、制御回路３５は、当該タイミングから所定時間が経過したタイミング（例えば、タイミングＴ１）で高電位用配線ＰＶＤＤと接続される高電位線を第２高電位線ＰＶＤＤ２とする。これによって、高電位用配線ＰＶＤＤと接続される高電位線の切り替えタイミングを行単位で行われる副画素４９への出力信号の伝送タイミングと同期させることができる。
【００４２】
図１０は、高電位線の切り替えの一例を示すタイミングチャートである。本実施形態では、例えば図６に示す副画素４９ｍの電荷保持用コンデンサＣｓのリセット及びリロードを行うタイミングに同期して、制御回路３５は、スイッチＳＷｍに対する制御信号Ｓｉｇ２ｍを出力して副画素４９ｍの高電位用配線ＰＶＤＤに接続される高電位線を第１高電位線ＰＶＤＤ１にする。具体的には、まずリセット信号線ＲＧｍの信号がハイになることで、副画素４９ｍのＥＬ電源開閉用トランジスタＢＣＴ−有機発光ダイオードＥＬ間がリセット信号の電圧でリセットされる（図１０のＳ１）。このリセットの際、ＥＬ電源開閉信号線ＢＧｍの信号はロウになり、ＥＬ電源開閉用トランジスタＢＣＴのソース−ドレイン間は遮断される。また、このリセットの期間中に、副画素４９ｍの高電位用配線ＰＶＤＤに接続される高電位線は、前のフレーム画像の出力に際して接続されていた第２高電位線ＰＶＤＤ２から、第１高電位線ＰＶＤＤ１に切り替わる（図１０のＳ２）。高電位線の切り替わり後、電荷保持用コンデンサＣｓをリセットするためのリセット電位の出力（図１０のＳ３）及び画像の表示出力のための出力信号（図１０のＳ４）に応じて走査線ＳＣＬｍに駆動信号が出力されることで、電荷保持用コンデンサＣｓは、静電容量を蓄積する。なお、図１０のＳ３の期間は、副画素４９ｍのオフセットキャンセル期間である。高電位用配線ＰＶＤＤに接続される高電位線を第２高電位線ＰＶＤＤ２から第１高電位線ＰＶＤＤ１に切り替える動作は、オフセットキャンセル期間の開始前に行われる。
【００４３】
このような副画素４９ｍの動作に係る信号出力のタイミング制御と同様に、制御回路３５は、副画素４９ｍ＋１の電荷保持用コンデンサＣｓのリセット及びリロードを行うタイミングに同期して、スイッチＳＷｍ＋１に対する制御信号Ｓｉｇ２ｍ＋１を出力して副画素４９ｍ＋１の高電位用配線ＰＶＤＤに接続される高電位線を第１高電位線ＰＶＤＤ１にする。ただし、本実施形態では行単位で表示出力内容の更新が行われるので、副画素４９ｍの動作に係る信号出力の開始タイミングと副画素４９ｍ＋１の動作に係る信号出力の開始タイミングとの間には所定期間（例えば、１クロック期間）のずれがある。フレーム画像の更新タイミングＴ０からタイミングＴ１までの時間が経過すると、制御回路３５は、スイッチＳＷｍに対する制御信号Ｓｉｇ２ｍを出力して副画素４９ｍの高電位用配線ＰＶＤＤに接続される高電位線を第２高電位線ＰＶＤＤ２にする（図１０のＳ５）。また、所定期間経過後、制御回路３５は、スイッチＳＷｍ＋１に対する制御信号Ｓｉｇ２ｍ＋１を出力して副画素４９ｍ＋１の高電位用配線ＰＶＤＤに接続される高電位線を第２高電位線ＰＶＤＤ２にする（図１０のＳ６）。すなわち、本実施形態では、全ての副画素４９でフレーム画像の更新が完了した後に、高電位用配線ＰＶＤＤに接続される高電位線が第２高電位線ＰＶＤＤ２に切り替えられる。
【００４４】
図１１は、行方向に並ぶ複数の副画素４９でリセット用トランジスタＲＳＴを共有する場合の構成例を示す図である。図６では、副画素４９内にリセット用トランジスタＲＳＴが設けられている例が示されているが、リセット用トランジスタＲＳＴの動作タイミングは行方向に並ぶ複数の画素で共通であるので、行方向に並ぶ複数の画素で共有されてもいい。具体的には、例えば図１１及び後述する図１４で示すように、行方向に並ぶ複数の画素が共通のリセット線Ｖｒｓｔと接続されていてもよい。この場合、当該リセット線Ｖｒｓｔによるリセット信号の出力の有無を切り替えるためのリセット用トランジスタＲＳＴが、当該行方向に並ぶ複数の画素で共有されることになる。当該リセット用トランジスタＲＳＴは、例えば図１１及び図１４に示すように走査回路３２に設けられていてもよいし、走査回路３２の外に設けられていてもよい。図１１及び図１４では、１行２列分の副画素４９ｗ，４９ｗ＋１を例示しているが、同一の行に配置されている他の列の副画素４９も同様にリセット線Ｖｒｓｔを共有することができる。また、図１１及び図１４では、リセット信号線ＲＧｍの行を例示しているが、リセット信号線ＲＧｍ＋１等、他の行においても同一の行に配置されている複数の副画素４９でリセット線Ｖｒｓｔを共有することができる。
【００４５】
以上、本実施形態によれば、１フレームの画像表示期間内において画素４８が有する副画素４９に印加される電圧をより高い電圧に切り替えるので、１フレームの画像表示期間内に生じる副画素４９の輝度の低下の度合いをより小さくすることができる。従って、更新前後の輝度差によるフリッカをより低減することができる。
【００４６】
また、高電位を切り替えることで、低電位側の接続を固定したままでも１フレームの画像表示期間内に生じる副画素４９の輝度の低下の度合いをより小さくすることができる。
【００４７】
また、低リフレッシュレートモードの場合に切替部を動作させることで、高リフレッシュレートモードに比して１つのフレーム画像の表示期間が相対的に長いために副画素４９の輝度の低下の度合いがより激しくなってフリッカが顕在化しやすい傾向を示す低リフレッシュレートモードにおけるフリッカをより低減することができる。
【００４８】
（変形例）
以下、本発明に係る実施形態の変形例について説明する。変形例の説明に係り、実施形態と同様の構成については同じ符号を付して説明を省略することがある。
【００４９】
図１２は、変形例に係る表示装置１０の構成の一例を示すブロック図である。図１３は、変形例における切替回路３３と低電位用配線ＰＶＳＳとの接続関係の一例を示す模式図である。図１４は、変形例において行方向に並ぶ複数の副画素４９でリセット用トランジスタＲＳＴを共有する場合の構成例を示す図である。変形例では、図１２に示すように、第１電圧生成部３４ｃ、第２電圧生成部３４ｄが設けられている。変形例の電圧生成回路３４は、高電位用配線ＰＶＳＳの電位よりも低い電位を示す電圧を生成して低電位用配線ＰＶＳＳに供給する。また、変形例では、高電位用配線ＰＶＤＤが固定の高電位であり、例えば実施形態における低電位用配線ＰＶＳＳと同様の仕組みで設けられる。一方、変形例では、実施形態における切替回路３３に代えて、切替回路３３Ａが設けられている。切替回路３３Ａは、複数の低電位線（例えば、第１低電位線ＰＶＳＳ１、第２低電位線ＰＶＳＳ２）のうちいずれか一方と低電位用配線ＰＶＳＳとを接続するスイッチＳＷを有する。第１低電位線ＰＶＳＳ１、第２低電位線ＰＶＳＳ２はそれぞれ異なる電圧の第１電圧生成部３４ｃ、第２電圧生成部３４ｄと接続されており、異なる電位を示す。本実施形態では、第１電圧生成部３４ｃに比して第２電圧生成部３４ｄの方がより低い電圧を出力している。
【００５０】
変形例における切替回路３３Ａは、切り替えの対象が高電位用配線ＰＶＤＤではなく低電位用配線ＰＶＳＳであるという点を除いて、実施形態における切替回路３３と同様の構成である。すなわち、変形例では、フレーム画像の更新タイミングＴ０から次のフレーム画像の更新タイミングＴ２までの間に制御回路３５が制御信号Ｓｉｇ２を出力してスイッチＳＷを動作させ、低電位用配線ＰＶＳＳと接続される低電位線を、相対的に高い電位を示す第１低電位線ＰＶＳＳ１から相対的に低い電位を示す第２低電位線ＰＶＳＳ２に切り替える。これによって、高電位用配線ＰＶＤＤと低電位用配線ＰＶＳＳとの電位差をより大きくして高電位用配線ＰＶＤＤと低電位用配線ＰＶＳＳとの間を流れる電流を大きくすることができ、図８と同様の輝度の変化パターンを実現することができる。
【００５１】
具体的には、例えば図１３、図１４に示す副画素４９ｍの電荷保持用コンデンサＣｓのリセット及びリロードを行うタイミングに同期して、制御回路３５は、スイッチＳＷｍに対する制御信号Ｓｉｇ２ｍを出力して副画素４９ｍの低電位用配線ＰＶＳＳに接続される低電位線を第１低電位線ＰＶＳＳ１にする。その後、図８におけるフレーム画像の更新タイミングＴ０からタイミングＴ１までの時間が経過すると、制御回路３５は、スイッチＳＷｍに対する制御信号Ｓｉｇ２ｍを出力して副画素４９ｍの低電位用配線ＰＶＳＳに接続される低電位線を第２低電位線ＰＶＳＳ２にする。同様に、副画素４９ｍ＋１の電荷保持用コンデンサＣｓのリセット及びリロードを行うタイミングに同期して、制御回路３５は、スイッチＳＷｍ＋１に対する制御信号Ｓｉｇ２ｍ＋１を出力して副画素４９ｍ＋１の低電位用配線ＰＶＳＳに接続される低電位線を第１低電位線ＰＶＳＳ１にする。その後、図８におけるフレーム画像の更新タイミングＴ０からタイミングＴ１までの時間が経過すると、制御回路３５は、スイッチＳＷｍ＋１に対する制御信号Ｓｉｇ２ｍ＋１を出力して副画素４９ｍ＋１の低電位用配線ＰＶＳＳに接続される低電位線を第２低電位線ＰＶＳＳ２にする。
【００５２】
以上、変形例によれば、低電位を切り替えることでも、実施形態と同様の効果を得られる。また、高電位側の接続を固定したままでも、１フレームの画像表示期間内に生じる副画素４９の輝度の低下の度合いをより小さくすることができる。
【００５３】
なお、上記実施形態及び変形例（以下、実施形態等）では、フレーム画像の更新期間中に行われる電圧の切り替えが１回であるが、２回以上電圧の切り替えが行われるようにしてもよい。すなわち、ｎ回（ｎは、１以上の自然数）の切り替え回数に応じて、ｎ＋１パターンの電圧を高電位用配線ＰＶＤＤと低電位用配線ＰＶＳＳとの間の電位差で実現するための電圧生成部が設けられていればよい。具体例として、ｎ＝２の場合、電圧は３パターンあればよい。３パターンの電圧は、例えば高電位用配線ＰＶＤＤ又は低電位用配線ＰＶＳＳのいずれか一方で切り替えられる電位が３パターンであってもよいし、高電位用配線ＰＶＤＤ及び低電位用配線ＰＶＳＳの両方で切り替えられる電位が２パターンであってもよい。具体的には、高電位用配線ＰＶＤＤに第１高電位線ＰＶＤＤ１が接続され、低電位用配線ＰＶＳＳに第１低電位線ＰＶＳＳ１が接続されている状態から、高電位用配線ＰＶＤＤ又は低電位用配線ＰＶＳＳのいずれか一方が切り替えられ、その後他方が切り替えられることで高電位用配線ＰＶＤＤと低電位用配線ＰＶＳＳとの間の電位差を２回切り替えることができる。なお、複数回切り替えを行う場合、切り替え後の駆動用トランジスタＤＲＴのドレイン電流（ＩＤ）がフレーム画像の更新タイミングＴ０の際の電流と略等しくなるよう、予め第２高電位線ＰＶＤＤ２、第２低電位線ＰＶＳＳ２の電圧を設定しておく。また、制御回路３５は、駆動用トランジスタＤＲＴの各々のゲートーソース間電圧に応じたＶＤ−ＩＤ特性のカーブと電荷保持用コンデンサＣｓの放電特性のカーブをデータ（例えば、テーブル形式のデータ）として保持するとともに、第２高電位線ＰＶＤＤ２の電圧を可変とし、係るデータに基づいて切り替えタイミングと第２高電位線ＰＶＤＤ２の電圧を適宜変更することができるよう設けられていてもよい。その場合、第２高電位線ＰＶＤＤ２への切り替え後の駆動用トランジスタＤＲＴの電圧は、フレーム画像の更新タイミングＴ０の際の電流と略等しくなるよう、第２高電位線ＰＶＤＤ２の電圧が設定される。
【００５４】
また、本実施形態等において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【００５５】
１０  表示装置
２０  信号処理部
３０  画像表示パネル駆動部
３１  信号出力回路
３２  走査回路
３３  切替回路
３４  電圧生成回路
３５  制御回路
４０  画像表示パネル
４８  画素
４９  副画素
ＡＡ  アクティブエリア
ＢＣＴ  ＥＬ電源開閉用トランジスタ
ＢＧ  ＥＬ電源開閉信号線
Ｃｓ  電荷保持用コンデンサ
ＤＲＴ  駆動用トランジスタ
ＤＴＬ  信号線
ＥＬ  有機発光ダイオード（発光素子）
ＳＣＬ  走査線
ＳＳＴ  制御用トランジスタ
ＰＶＤＤ  高電位用配線
ＰＶＤＤ１  第１高電位線
ＰＶＤＤ２  第２高電位線
ＰＶＳＳ  低電位用配線
ＰＶＳＳ１  第１低電位線
ＰＶＳＳ２  第２低電位線
Ｖｒｓｔ  リセット線
【図１】
2018072780.tif 000003
【図２】
2018072780.tif 000004
【図３】
2018072780.tif 000005
【図４】
2018072780.tif 000006
【図５】
2018072780.tif 000007
【図６】
2018072780.tif 000008
【図７】
2018072780.tif 000009
【図８】
2018072780.tif 000010
【図９】
2018072780.tif 000011
【図１０】
2018072780.tif 000012
【図１１】
2018072780.tif 000013
【図１２】
2018072780.tif 000014
【図１３】
2018072780.tif 000015
【図１４】
2018072780.tif 000016