(57)【要約】【課題】  並列に接続されたスイッチング素子の発振を抑制する。【解決手段】  制御装置は、各スイッチング素子のゲート電圧の目標値をそれぞれ設定する設定回路と、各スイッチング素子のゲートに設定された目標値のゲート電圧を印加して、各スイッチング素子のスイッチングする駆動回路と、各スイッチング素子に流れる電流の間の差分を検出する差分検出回路と、ゲート駆動回路によるスイッチング後、差分検出回路による検出値に生じた振動回数を計数する計数回路とを備える。設定回路は、計数回路による計数値が所定回数以上となったときに、二つのスイッチング素子の少なくとも一方のゲート電圧の目標値を変更する。【選択図】図１
2018121471.tif 000002
【特許請求の範囲】
【請求項１】
並列に接続された二つのスイッチング素子を制御する制御装置であって、
前記二つのスイッチング素子の各ゲート電圧の目標値をそれぞれ設定する設定回路と、
前記二つのスイッチング素子の各ゲート電圧を、前記設定回路によって設定された前記目標値に調節することによって、前記二つのスイッチング素子をスイッチングする駆動回路と、
前記二つのスイッチング素子に流れる各電流の間の差分を検出する差分検出回路と、
前記ゲート駆動回路によるスイッチング後、前記差分検出回路による検出値に生じた振動回数を計数する計数回路と、
を備え、
前記設定回路は、前記計数回路による計数値が所定回数以上となったときに、前記二つのスイッチング素子の少なくとも一方の前記ゲート電圧の前記目標値を変更する、
制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する技術は、インバータやコンバータといった電力制御回路のスイッチング素子を制御する技術に関し、特に、並列に接続された二つのスイッチング素子を制御する技術に関する。
【背景技術】
【０００２】
特許文献１に、並列に接続された二つのスイッチング素子を制御する制御装置が開示されている。この制御装置は、二つのスイッチング素子のそれぞれに流れる電流を検出し、検出された電流に応じて、二つのスイッチング素子のそれぞれに印加するゲート電圧を変更する。具体的には、検出された電流が大きい方のスイッチング素子では、そのゲートに印加するゲート電圧（ゲート−エミッタ間の電圧）を低下させて、スイッチング素子に流れる電流を抑制する。これにより、二つのスイッチング素子に流れる電流のアンバランスが解消されると説明されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−１４５０７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
インバータやコンバータといった電力制御回路において、並列に接続された二つのスイッチング素子を同時にスイッチングしたときに、それぞれのスイッチング素子に流れる電流が逆位相で強く振動（発振）することがある。このような現象は、ゲート電圧の寄生発振によるものであり、二つのスイッチング素子に流れる電流のアンバランスによって誘発される。このようなスイッチング素子の発振は、無用なエネルギーの浪費につながるとともに、スイッチング素子の発振を放置したままでは、スイッチング素子を故障させるおそれがある。しかしながら、スイッチング素子の発振は高周波数であり、特許文献１の技術のようなフィードバック制御では、スイッチング素子の発振に追従することができず、スイッチング素子の発振を抑制することができない。
【０００５】
上述の実情を鑑み、本明細書は、並列に接続された二つのスイッチング素子の発振を抑制し得る技術を提供する。
【課題を解決するための手段】
【０００６】
本明細書は、並列に接続された二つのスイッチング素子を制御する制御装置を開示する。この制御装置は、二つのスイッチング素子の各ゲート電圧の目標値をそれぞれ設定する設定回路と、二つのスイッチング素子の各ゲート電圧を設定回路によって設定された目標値にそれぞれ調節することによって各スイッチング素子をスイッチングする駆動回路と、二つのスイッチング素子に流れる各電流の間の差分を検出する差分検出回路と、ゲート駆動回路によるスイッチング後、差分検出回路による検出値に生じた振動回数を計数する計数回路とを備える。設定回路は、計数回路による計数値が所定回数以上となったときに、二つのスイッチング素子の少なくとも一方のゲート電圧の目標値を変更する。
【０００７】
上記した制御装置では、二つのスイッチング素子に流れる各電流の間の差分に、所定回数以上の振動が生じたときに、スイッチング素子の発振が生じたものと判断され、少なくとも一方のスイッチング素子について、ゲート電圧の目標値が変更される。ゲート電圧の目標値が変更されることで、次回のスイッチング時では、二つのスイッチング素子に流れる電流のアンバランスが低減され、発振が抑制される。ここで、ゲート電圧の目標値を変更する態様としては、流れた電流が大きい方のスイッチング素子について、ゲート電圧の目標値を低下させるとよい。これに加えて、又は代えて、流れた電流が小さい方のスイッチング素子について、ゲート電圧の目標値を上昇させてもよい。これにより、電流のアンバランスが低減され、スイッチング素子の発振が抑制される。スイッチング素子の発振が抑制されることで、エネルギーの浪費やスイッチング素子の故障を避けることができる。
【図面の簡単な説明】
【０００８】
【図１】実施例の制御装置１０の構成を模式的に示すブロック図。
【図２】制御装置１０の動作の流れを示すフローチャート。
【図３】（Ａ）のグラフは、二つのスイッチング素子ＳＷ１、ＳＷ２に流れるコレクタ電流Ｉｃ１、Ｉｃ２の経時的変化をそれぞれ示す。（Ｂ）のグラフは、スイッチング素子ＳＷ１、ＳＷ２のコレクタ−エミッタ間電圧Ｖｃｅ１、Ｖｃｅ２の経時的変化をそれぞれ示す。（Ｃ）のグラフは、差動回路２０が出力する差分電圧ΔＶｅの経時的変化を示す。
【発明を実施するための形態】
【０００９】
図面を参照して、実施例の制御装置１０について説明する。図１に示すように、本実施例の制御装置１０は、インバータやＤＣ−ＤＣコンバータといった電力制御回路ＰＣにおいて、並列に接続された二つのスイッチング素子ＳＷ１、ＳＷ２のスイッチングを制御する。一例ではあるが、本実施例の制御装置１０は、電気自動車、ハイブリッド車又は燃料電池車といった車両の電力制御回路ＰＣにおいて、好適に採用することができる。なお、電力制御回路ＰＣが三相インバータである場合、二つのスイッチング素子ＳＷ１、ＳＷ２は、六つのアーム（Ｕ相、Ｖ相、Ｗ相の上下アーム）の一つに相当し、六つのアームのそれぞれに、図１に示す構成が設けられる。なお、電力制御回路ＰＣでは、二つのスイッチング素子ＳＷ１、ＳＷ２に加えて、第３の又はそれ以上のスイッチング素子がさらに並列に接続されていてもよい。
【００１０】
二つのスイッチング素子ＳＷ１、ＳＷ２は、それぞれゲートＧ１、Ｇ２を有し、ゲートＧ１、Ｇ２に印加されるゲート電圧Ｖｇ１、Ｖｇ２に応じてスイッチング（即ち、ターンオン及びターンオフ）される。各スイッチング素子ＳＷ１、ＳＷ２は、特に限定されないが、シリコン、炭化ケイ素又は窒化ガリウムといった各種の半導体素子であってよく、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）の素子構造を有することができる。本実施例におけるスイッチング素子ＳＷ１、ＳＷ２は、それぞれＩＧＢＴであり、前述したゲートＧ１、Ｇ２に加えて、コレクタＣ１、Ｃ２及びエミッタＥ１、Ｅ２をそれぞれ有する。
【００１１】
二つのスイッチング素子ＳＷ１、ＳＷ２はさらに、センス端子ＥＳ１、ＥＳ２をそれぞれ有する。センス端子ＥＳ１、ＥＳ２は、スイッチング素子ＳＷ１、ＳＷ２に流れるコレクタ電流Ｉｃ１、ＩＣ２（以下、単に電流Ｉｃ１、Ｉｃ２と称する）に比例して、微小なセンス電流Ｉｓ１、Ｉｓ２を出力する。このような構成によると、センス電流Ｉｓ１、Ｉｓ２に基づいて、スイッチング素子ＳＷ１、ＳＷ２に流れる電流Ｉｃ１、Ｉｃ２を検出することができる。センス端子ＥＳ１、ＥＳ２は、制御装置１０の後述する電流検出回路１８に接続されている。
【００１２】
制御装置１０は、第１ゲート電圧設定回路１２と、第２ゲート電圧設定回路１４と、駆動回路１６とを備える。第１ゲート電圧設定回路１２と第２ゲート電圧設定回路１４は、二つのスイッチング素子ＳＷ１、ＳＷ２のゲート電圧Ｖｇ１、Ｖｇ２の目標値をそれぞれ設定する。詳しくは、第１ゲート電圧設定回路１２が、第１スイッチング素子ＳＷ１のゲート電圧Ｖｇ１の目標値を設定し、第２ゲート電圧設定回路１４が、第２スイッチング素子ＳＷ２のゲート電圧Ｖｇ２の目標値を設定する。これらの回路が設定する目標値は、各スイッチング素子ＳＷ１、ＳＷ２のゲートしきい値電圧よりもそれぞれ高く、各スイッチング素子ＳＷ１、ＳＷ２をターンオフさせるのに十分な値である。ここでいうゲート電圧Ｖｇ１、Ｖｇ２とは、ゲートＧ１、Ｇ２−エミッタＥ１、Ｅ２間の電圧を意味する。各スイッチング素子ＳＷ１、ＳＷ２では、ゲート電圧Ｖｇ１、Ｖｇ２の目標値が大きな値に設定されたときほど、ターンオンされたときに流れる電流Ｉｃ１、Ｉｃ２は大きくなる。
【００１３】
駆動回路１６は、二つのスイッチング素子ＳＷ１、ＳＷ２の各ゲートＧ１、Ｇ２に接続されており、コントローラ３０からの駆動指令に応じて、二つのスイッチング素子ＳＷ１、ＳＷ２をそれぞれスイッチングする。特に、駆動回路１６は、第１スイッチング素子ＳＷ１をターンオンする場合、第１スイッチング素子ＳＷ１のゲート電圧Ｖｇ１を、第１ゲート電圧設定回路１２によって設定された目標値に調節する。加えて、駆動回路１６は、第２スイッチング素子ＳＷ２をターンオンする場合、第２スイッチング素子ＳＷ２のゲート電圧Ｖｇ２を、第２ゲート電圧設定回路１４によって設定された目標値に調節する。一方、各スイッチング素子ＳＷ１、ＳＷ２をターンオフする場合は、各ゲート電圧Ｖｇ１、Ｖｇ２がゼロに調整される。二つのスイッチング素子ＳＷ１、ＳＷ２のスイッチングは、同位相で実質的に同時に行われる。
【００１４】
制御装置１０は、電流検出回路１８と、差動回路２０と、立上り立下り検出回路２２と、カウンタ２４とをさらに備える。電流検出回路１８は、前述したように、二つのスイッチング素子ＳＷ１、ＳＷ２の各センス端子ＥＳ１、ＥＳ２に接続されており、各センス端子ＥＳ１、ＥＳ２から出力されるセンス電流Ｉｓ１、Ｉｓ２が、電流検出回路１８に入力される。電流検出回路１８は、各センス端子ＥＳ１、ＥＳ２から出力されるセンス電流Ｉｓ１、Ｉｓ２に応じて、二つのセンス電圧Ｖｓ１、Ｖｓ２をそれぞれ出力する。一方のセンス電圧Ｖｓ１は、一方のセンス電流Ｉｓ１に相関しており、第１スイッチング素子ＳＷ１に流れる電流Ｉｃ１に対応する。他方のセンス電圧Ｖｓ２は、他方のセンス電流Ｉｓ２に相関しており、第２スイッチング素子ＳＷ２に流れる電流Ｉｃ２に対応する。
【００１５】
差動回路２０は、電流検出回路１８に接続されており、電流検出回路１８から出力される二つのセンス電圧Ｖｓ１、Ｖｓ２が、差動回路２０に入力される。差動回路２０は、二つのセンス電圧Ｖｓ１、Ｖｓ２の差分に応じた差分電圧ΔＶｅを出力する。これまでの説明で明らかなように、差分電圧ΔＶｅは、二つのスイッチング素子ＳＷ１、ＳＷ２に流れる各電流Ｉｃ１、Ｉｃ２の間の差分に対応する電圧信号である。ここで、差分電圧ΔＶｅは、正負の値をとり得る。一例ではあるが、本実施例の制御装置１０では、差分電圧ΔＶｅが正の場合、第１スイッチング素子ＳＷ１の電流Ｉｃ１の方が、第２スイッチング素子ＳＷ２の電流Ｉｃ２よりも大きいことを示し、差分電圧ΔＶｅが負の場合は、第２スイッチング素子ＳＷ２の電流Ｉｃ２の方が、第１スイッチング素子ＳＷ１の電流Ｉｃ１よりも大きいことを示す。電流検出回路１８と差動回路２０は、二つのスイッチング素子ＳＷ１、ＳＷ２に流れる各電流Ｉｃ１、Ｉｃ２の間の差分を検出するための差分検出回路の一例である。なお、このような差分検出回路の構成は、本実施例で説明した構成（電流検出回路１８と差動回路２０との組み合わせ）に限定されず、様々に変更可能である。
【００１６】
立上り立下り検出回路２２は、差動回路２０に接続されており、差動回路２０から出力される差分電圧ΔＶｅが、立上り立下り検出回路２２に入力される。立上り立下り検出回路２２は、差分電圧ΔＶｅに振動が生じたときに、その振動の立上り及び立下りの各エッジを検出して、所定のエッジ信号を出力する。立上り立下り検出回路２２が出力するエッジ信号は、カウンタ２４に入力される。カウンタ２４は、所定回数のエッジ信号を受信したときに、所定の発振検出信号を出力する。カウンタ２４が出力する発振検出信号は、第１ゲート電圧設定回路１２及び第２ゲート電圧設定回路１４にそれぞれ入力される。立上り立下り検出回路２２とカウンタ２４は、前記した差分検出回路（ここでは電流検出回路１８と差動回路２０との組み合わせ）による検出値（ここでは差分電圧ΔＶｅ）に生じた振動回数を計数するための計数回路の一例である。なお、このような計数回路の構成は、本実施例で説明する構成（立上り立下り検出回路２２とカウンタ２４との組み合わせ）に限定されず、様々に変更可能である。
【００１７】
加えて、立上り立下り検出回路２２は、差分電圧ΔＶｅに振動が生じたときに、差分電圧ΔＶｅの振動開始時の符号（正／負）に応じて、第１ゲート電圧設定回路１２及び第２ゲート電圧設定回路１４へ、大電流特定信号と小電流特定信号を出力する。詳しくは、振動開始時の差分電圧ΔＶｅが正の場合、第１スイッチング素子ＳＷ１の電流Ｉｃ１の方が、第２スイッチング素子ＳＷ２の電流Ｉｃ２よりも大きいことを意味する。この場合、立上り立下り検出回路２２は、大電流特定信号を第１ゲート電圧設定回路１２へ出力し、小電流特定信号を第２ゲート電圧設定回路１４へ出力する。それに対して、振動開始時の差分電圧ΔＶｅが負の場合は、第２スイッチング素子ＳＷ２の電流Ｉｃ２の方が、第１スイッチング素子ＳＷ１の電流Ｉｃ１よりも大きいことを意味する。この場合、立上り立下り検出回路２２は、大電流特定信号を第２ゲート電圧設定回路１４へ出力し、小電流特定信号を第１ゲート電圧設定回路１２へ出力する。
【００１８】
第１ゲート電圧設定回路１２及び第２ゲート電圧設定回路１４は、カウンタ２４から出力された発振検出信号に応じて、スイッチング素子ＳＷ１、ＳＷ２のゲート電圧Ｖｇ１、Ｖｇ２の目標値を変更することができる。例えば、第１ゲート電圧設定回路１２及び第２ゲート電圧設定回路１４は、カウンタ２４から発振検出信号を受信するとともに、立上り立下り検出回路２２から大電流特定信号を受信しているときに、ゲート電圧Ｖｇ１、Ｖｇ２の目標値を低下させることができる。これに加えて、又は代えて、第１ゲート電圧設定回路１２及び第２ゲート電圧設定回路１４は、カウンタ２４から発振検出信号を受信するとともに、立上り立下り検出回路２２から小電流特定信号を受信しているときに、ゲート電圧Ｖｇ１、Ｖｇ２の目標値を上昇させることができる。
【００１９】
以上、制御装置１０の構成について説明した。以下、制御装置１０の動作及び作用効果について説明する。図２は、制御装置１０の動作の流れを示すフローチャートである。先ず、制御装置１０は通常動作を実行する（ステップＳ１２）。この通常動作では、駆動回路１６が、コントローラ３０からの駆動指令に基づいて、二つのスイッチング素子ＳＷ１、ＳＷ２のスイッチングを実施する。この駆動指令は、例えばパルス幅変調制御に基づくものであってよい。前述したように、二つのスイッチング素子ＳＷ１、ＳＷ２がターンオンされるときは、各スイッチング素子ＳＷ１、ＳＷ２のゲート電圧Ｖｇ１、Ｖｇ２が、第１ゲート電圧設定回路１２及び第２ゲート電圧設定回路１４によって設定された目標値まで上昇するように、それぞれ調節される。
【００２０】
図３（Ａ）、（Ｂ）に示すように、並列に接続された二つのスイッチング素子ＳＷ１、ＳＷ２を同時にスイッチングしたときに、各スイッチング素子ＳＷ１、ＳＷ２に流れる電流Ｉｃ１、Ｉｃ２が逆位相で強く振動（発振）することがある。このような現象は、ゲート電圧Ｖｇ１、Ｖｇ２の寄生発振によるものであり、二つのスイッチング素子ＳＷ１、ＳＷ２に流れる電流Ｉｃ１、Ｉｃ２のアンバランスによって誘発される。このようなスイッチング素子ＳＷ１、ＳＷ２の発振は、無用なエネルギーの浪費につながるとともに、スイッチング素子ＳＷ１、ＳＷ２の発振を放置したままでは、スイッチング素子ＳＷ１、ＳＷ２を故障させるおそれがある。
【００２１】
上記の点に関して、本実施例の制御装置１０では、スイッチング素子ＳＷ１、ＳＷ２の間で発振が生じると、図３（Ｃ）に示すように、差動回路２０から出力される差分電圧ΔＶｅが激しく振動する。差分電圧ΔＶｅに生じた振動は、立上り立下り検出回路２２によって検出される（Ｓ１４でＹＥＳ）。前述したように、立上り立下り検出回路２２は、差分電圧ΔＶｅに振動が生じると（図中の時刻Ｔ１）、差分電圧ΔＶｅの振動開始時の符号（正／負）に応じて、第１ゲート電圧設定回路１２及び第２ゲート電圧設定回路１４へ、大電流特定信号と小電流特定信号を出力する。図３（Ｃ）に示す例では、差分電圧ΔＶｅが負であることから、第１ゲート電圧設定回路１２に小電流特定信号が出力され、第２ゲート電圧設定回路１４に大電流特定信号が出力される。小電流特定信号及び大電流特定信号は、それぞれ第１ゲート電圧設定回路１２及び第２ゲート電圧設定回路１４において一時的に記憶される（図２のＳ１６）。
【００２２】
差分電圧ΔＶｅに振動が生じている間、立上り立下り検出回路２２からカウンタ２４へ、エッジ検出信号が出力される。前述したように、カウンタ２４は、所定回数のエッジ検出信号を受信すると、第１ゲート電圧設定回路１２及び第２ゲート電圧設定回路１４へ発振検出信号を出力する。即ち、差分電圧ΔＶｅに所定回数の振動が生じたときに、二つのスイッチング素子ＳＷ１、ＳＷ２の間で発振が生じたとして、カウンタ２４から発振検出信号が出力される（図２のＳ１８、図３の時刻Ｔ２）。
【００２３】
カウンタ２４から発振検出信号が出力されると、第１ゲート電圧設定回路１２及び第２ゲート電圧設定回路１４の少なくとも一方において、ゲート電圧Ｖｇ１、Ｖｇ２の目標値が変更される。図３（Ｃ）に示す例では、例えば大電流特定信号を受信して記憶している第２ゲート電圧設定回路１４において、第２スイッチング素子ＳＷ２のゲート電圧Ｖｇ２の目標値が、低下するように変更される。これに加えて、又は代えて、小電流特定信号を受信して記憶している第１ゲート電圧設定回路１２では、第１スイッチング素子ＳＷ１のゲート電圧Ｖｇ１の目標値が、上昇するように変更される。その後、通常動作（図２のＳ１２）へ戻る。これにより、次回のスイッチングから、二つのスイッチング素子ＳＷ１、ＳＷ２の間で電流Ｉｃ１、Ｉｃ２のアンバランスが低減され、スイッチング素子ＳＷ１、ＳＷ２の発振を抑制することができる。これらの目標値を変更するときの幅や割合は特に限定されず、例えば試験や計算に基づいて適宜設定するとよい。
【００２４】
以上のように、並列に接続された二つのスイッチング素子ＳＷ１、ＳＷ２を有する電力制御回路ＰＣでは、二つのスイッチング素子ＳＷ１、ＳＷ２のスイッチング時に、それらに流れる電流Ｉｃ１、Ｉｃ２のアンバランスに起因して、スイッチング素子ＳＷ１、ＳＷ２の間で発振が生じることがある。このような場合に、本実施例の制御装置１０では、二つのスイッチング素子ＳＷ１、ＳＷ２に流れる電流Ｉｃ１、Ｉｃ２のアンバランスが解消されるように、ゲート電圧Ｖｇ１、Ｖｇ２の目標値が変更される。これにより、スイッチング素子ＳＷ１、ＳＷ２の発振が早期に抑制され、エネルギーの浪費やスイッチング素子ＳＷ１、ＳＷ２の故障を避けることができる。
【００２５】
本実施例の制御装置１０では、二つのスイッチング素子ＳＷ１、ＳＷ２に流れる電流Ｉｃ１、Ｉｃ２の差分（ここでは、差分電圧ΔＶｅ）を監視することによって、スイッチング素子ＳＷ１、ＳＷ２に生じた発振を検出する。このような構成によると、電流Ｉｃ１、Ｉｃ２の大きさによらず、スイッチング素子ＳＷ１、ＳＷ２の発振をより確実に検出することができ、早期の対策（ここでは、ゲート電圧Ｖｇ１、Ｖｇ２の目標値の変更）を図ることができる。
【００２６】
また、本実施例の制御装置１０は、差分電圧ΔＶｅの振動回数に基づいて、スイッチング素子ＳＷ１、ＳＷ２の発振の有無を判定することから、電流Ｉｃ１、Ｉｃ２の大きさに基づいて発振を判定する方式と比較して、電流Ｉｃ１、Ｉｃ２が比較的に小さい段階（例えば、定格電流の範囲内）で、発振を早期に検出することができる。そして、発振がより確実に抑制されることから、例えばゲートＧ１、Ｇ２と駆動回路１６との間に介挿するゲート抵抗（図示省略）の抵抗値を比較的に小さくすることによって、スイッチング素子ＳＷ１、ＳＷ２のスイッチングに伴う損失のさらなる低減を図ることもできる。
【００２７】
以上、本技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。本明細書又は図面に記載された技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載された組合せに限定されるものではない。本明細書又は図面に例示された技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００２８】
１０：制御装置
１２：第１ゲート電圧設定回路
１４：第２ゲート電圧設定回路
１６：駆動回路
１８：電流検出回路
２０：差動回路
２２：立上り立下り検出回路
２４：カウンタ
３０：コントローラ
Ｃ１、Ｃ２：コレクタ
Ｅ１、Ｅ２：エミッタ
ＥＳ１、ＥＳ２：センス端子
Ｇ１、Ｇ２：ゲート
Ｉｃ１、Ｉｃ２：コレクタ電流（電流）
Ｉｓ１、Ｉｓ２：センス電流
ＰＣ：電力制御回路
ＳＷ１、ＳＷ２：スイッチング素子
Ｖｃｅ１、Ｖｃｅ２：コレクタ−エミッタ間電圧
Ｖｇ１、Ｖｇ２：ゲート電圧
Ｖｓ１、Ｖｓ２：センス電圧
ΔＶｅ：差分電圧
【図１】
2018121471.tif 000003
【図２】
2018121471.tif 000004
【図３】
2018121471.tif 000005