(57)【要約】【課題】位相欠陥を発生しない高品質な反射型マスクブランクの製造方法を提供すること。【解決手段】以下の１）〜６）の工程を順次含むことを特徴とする反射型マスクブランクの製造方法とする。１）最終的な層数よりも少ない多層反射層を成膜する工程。２）前記最終的な層数よりも少ない多層反射層の表面形状を欠陥検査する工程。３）１）の工程で成膜した多層反射層の、前記欠陥検査により検出された欠陥を含む領域を除去する工程。４）２）の工程で検出された欠陥の原因となっており、３）の工程で露出した凸状または凹状の欠陥を修正する工程。５）多層反射層を追加成膜する工程。６）最終的な層数よりも多くなった多層反射層の領域を研磨除去する工程。【選択図】図２
2018072665.tif 000002
【特許請求の範囲】
【請求項１】
基板上に多層反射層を備える反射型マスクブランクの製造方法であって、次の１）〜６）の工程を順次含むことを特徴とする反射型マスクブランクの製造方法。
１）最終的な層数よりも少ない多層反射層を成膜する工程。
２）前記最終的な層数よりも少ない多層反射層の表面形状を欠陥検査する工程。
３）１）の工程で成膜した多層反射層の、前記欠陥検査により検出された欠陥を含む領域を除去する工程。
４）２）の工程で検出された欠陥の原因となっており、３）の工程で露出した凸状または凹状の欠陥を修正する工程。
５）多層反射層を追加成膜する工程。
６）最終的な層数よりも多くなった多層反射層の領域を研磨除去する工程。
【請求項２】
前記１）〜５）の工程を繰り返すことを特徴とする請求項１に記載の反射型マスクブランクの製造方法。
【請求項３】
前記４）の工程における凸状または凹状の欠陥の修正は、電子線、集束イオンビーム、レーザー、プローブのいずれかを用いることを特徴とする請求項１、または２に記載の反射型マスクブランクの製造方法。
【請求項４】
基板上に多層反射層を備える反射型マスクブランクであって、多層反射層の表面に回転状の研磨痕を有する事を特徴とする反射型マスクブランク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、極端紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａ  Ｖｉｏｌｅｔ；ＥＵＶ）などを光源とするリソグラフィで使用する反射型マスクを作製するための反射型マスクブランクの製造方法及び反射型マスクブランクに関する。
【背景技術】
【０００２】
（ＥＵＶリソグラフィの説明）
近年、半導体デバイスの微細化に伴い、波長が１３．５ｎｍ近傍のＥＵＶ光源を用いるＥＵＶリソグラフィが提案されている。ＥＵＶリソグラフィは光源波長が短く光吸収性が非常に高いため、露光装置の真空チャンバー内で転写が行われる必要がある。またＥＵＶの波長領域においては、ほとんどの物質の屈折率は１よりもわずかに小さい値である。このため、ＥＵＶリソグラフィにおいては従来から用いられてきた透過型の屈折光学系を使用することができず、反射光学系となる。従って、原版となるフォトマスク（以下マスク）も、従来の透過型のマスクは使用できず、反射型のマスクとする必要がある。
【０００３】
（反射型マスクブランクとマスクの構造の説明）
前記のような反射型マスクの元となる反射型マスクブランク５００は、図８に示すようであり、低熱膨張基板（以下適宜、基板と記す）５０の上に光源波長に対して高い反射率を示す多層反射層５１（Ｍ）と光源波長の吸収膜５５が、通常スパッタリング法により順次形成されている。反射型マスクブランク５００から反射型マスク５６０へ加工する際には、ＥＢ（電子線）やレーザリソグラフィとエッチング技術により吸収膜５５を部分的に除去し、吸収膜パターン５５ａと高反射部５７からなる回路パターン５６を形成する。このように作製された反射型マスク５６０によって反射された光像が反射光学系を経て半導体基板（以下ウェハ）上に転写される。
【０００４】
尚、多層反射層上にキャッピング膜（保護膜）、またキャッピング膜上に吸収膜、キャッピング膜と吸収膜間に緩衝膜（バッファー膜）を形成した形態、さらに吸収膜上にリソグラフィ用のレジストを形成した形態をブランクと呼ぶ場合があるが、本発明では低熱膨張基板上に多層反射層までを形成した形態を、特に反射型マスクブランクと呼称する。
【０００５】
（反射型マスクブランクに発生する欠陥）
ＥＵＶリソグラフィ用の反射型マスクの回路パターン線幅は数十ｎｍ程度と非常に小さく、反射型マスクに発生する欠陥の影響を受け易い。反射型マスクの欠陥とは、反射型マスクブランクから反射型マスクへ加工する際に回路パターンに発生するパターン欠陥と、反射型マスクブランクを作製する際に低熱膨張基板の研磨により基板表面に発生する凹凸、あるいは基板上や多層反射層形成中に発生するパーティクルや異物などに起因する位相欠陥の二種類が存在する。
【０００６】
パターン欠陥については回路パターンを形成した後、フォトマスク用修正機を用いて、ＦＩＢ（Ｆｏｃｕｓｅｄ  Ｉｏｎ  Ｂｅａｍ＝集束イオンビーム）やＥＢ等を特定ガス雰囲気中で照射し、エッチングやデポジッション（部分的成膜）を行うことにより修復が可能である。一方、位相欠陥は、多層膜の界面反射の干渉により生成する反射光の、正常部と欠陥部の波面の位相ずれが重ね合わされる現象であるため、その修復は非常に困難である。
【０００７】
図１は、反射型フォトマスクブランクの位相欠陥となる凸状欠陥（ここでは断面視矩形で代表させている）が、図１（ａ）は基板上にある場合（１３ａ）、図１（ｂ）は多層反
射層中にある場合（１３ｂ）の模式断面図であり、図１（ｃ）は、それらの欠陥の高さを横軸として、正常部反射光Ｒ０と欠陥部反射光Ｒｄの位相差を計算した結果を示す特性図である。ここで、多層反射層は、ＥＵＶマスクブランクで一般的なＳｉ（シリコン：４．２ｎｍ厚）とＭｏ（モリブデン：２．８ｎｍ厚）を交互に４０ペア（８０層）積層したもの、凸型位相欠陥の原因となる基板凸状欠陥１２ａ、多層膜中凸状欠陥１２ｂはいずれもＳｉパーティクル、基板材料は低熱膨張基板に近い石英、波長は１３．５ｎｍとして計算している。また、計算で用いる材料の光学定数は、後述の計算も含め、表１の値を使用している。
【０００８】
【表１】
2018072665.tif 000003
【０００９】
図１（ｃ）で実線Ａは基板上にＳｉパーティクルがあり、その上に多層反射層を４０ペア積層した場合、一点鎖線Ｂは多層反射層を２０ペア積層した上にＳｉパーティクルがあり、その上に多層反射層を２０ペア積層した場合、点線Ｃは多層反射層を３０ペア積層した上にＳｉパーティクルがあり、その上に多層反射層を１０ペア積層した場合を示している。Ｓｉパーティクルが基板から遠く多層反射層の表面に近づくほど、位相差は小さくなるが、いずれもＳｉパーティクルの高さとともに大きな位相差を発生することが分る。
【００１０】
（Ｄｅｆｅｃｔ  Ａｖｏｉｄａｎｃｅ技術による位相欠陥の無効化）
位相欠陥の影響を回避する手法の一つに、位相欠陥部分を避けて回路パターンを作製するＤｅｆｅｃｔ  Ａｖｏｉｄａｎｃｅと呼ばれる手法が存在する（例えば特許文献１）。この方法では、基板にアライメントとなるマーキングを施し、その後多層反射層を成膜する。その後、反射型マスクブランクに発生している位相欠陥のアライメントからの相対座標を読み取り、位相欠陥座標を避けるように回路パターンデータを９０度、１８０度、２７０度と回転させたり、回路パターンデータを僅かに平行移動させたり、回路パターンデータを変更する等の方法により、位相欠陥箇所に重要な回路パターンが来ないように調整する。しかし、この方法で回避可能な位相欠陥の数は数点であり、複雑な回路パターンに対しては対応不可能である。
【００１１】
（コンペンセーショナルリペア技術による位相欠陥の修復）
位相欠陥の影響を回避する別の手法として、位相欠陥部分のＥＵＶ光反射率が低下する特性に着目し、位相欠陥に隣接する吸収膜パターンをエッチング修正することにより、位相欠陥の影響を光学的にキャンセルし、ウェハ上に転写される回路パターンを改善するコンペンセーショナルリペアと呼ばれる手法も提案されている（特許文献２）。
【００１２】
しかしながら、前記特許文献２の方法では、回路パターンの例えばＬｉｎｅ＆Ｓｐａｃｅにおいて２本以上のＬｉｎｅにまたがるサイズの位相欠陥が発生した場合は、原理的に修正が困難である。また、コンペンセーショナルリペアには露光転写後のウェハへの影響をシミュレーションし、吸収膜パターンのエッチング量を決定する工程が必要であるため、反射型マスクの生産性の低下が懸念される。更にシミュレーションソフトウェア等のインフラを整備する必要が有るため、コストの増加も懸念される。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０１３−１７９２７０号公報
【特許文献２】特表２００２−５３２７３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、反射型マスクブランクの作製時に、低熱膨張基板作製時の研磨により発生した基板の凹凸、あるいは低熱膨張基板上や多層反射層形成中に発生するパーティクルや異物などの位相欠陥となる要因を除去し、高品質な反射型マスクブランクを作製して、反射型マスクの作製時にＤｅｆｅｃｔ  Ａｖｏｉｄａｎｃｅやコンペンセーショナルリペア等の複雑な工程を必要とせず、生産性の高い反射型マスクの作製を可能とする反射型マスクブランクの製造方法及び反射型マスクブランクを提供することである。
【課題を解決するための手段】
【００１５】
上述の問題を解決するために、請求項１に記載の発明は、基板上に多層反射層を備える反射型マスクブランクの製造方法であって、次の１）〜６）の工程を順次含むことを特徴とする反射型マスクブランクの製造方法としたものである。
１）最終的な層数よりも少ない多層反射層を成膜する工程。
２）前記最終的な層数よりも少ない多層反射層の表面形状を欠陥検査する工程。
３）１）の工程で成膜した多層反射層の、前記欠陥検査により検出された欠陥を含む領域を除去する工程。
４）２）の工程で検出された欠陥の原因となっており、３）の工程で露出した凸状または凹状の欠陥を修正する工程。
５）多層反射層を追加成膜する工程。
６）最終的な層数よりも多くなった多層反射層の領域を研磨除去する工程。
【００１６】
請求項２に記載の発明は、前記１）〜５）の工程を繰り返すことを特徴とする請求項１に記載の反射型マスクブランクの製造方法としたものである。
【００１７】
請求項３に記載の発明は、前記４）の工程における凸状または凹状の欠陥の修正は、電子線、集束イオンビーム、レーザー、プローブのいずれかを用いることを特徴とする請求項１、または２）に記載の反射型マスクブランクの製造方法としたものである。
【００１８】
請求項４に記載の発明は、基板上に多層反射層を備える反射型マスクブランクであって、多層反射層の表面に回転状の研磨痕を有する事を特徴とする反射型マスクブランクとしたものである。
【発明の効果】
【００１９】
本発明によれば、請求項１に規定する工程を含む反射型マスクブランクの製造方法としたので、低熱膨張基板作製時の研磨により発生した基板の凹凸、あるいは低熱膨張基板上や多層反射層形成中に発生するパーティクルや異物などの位相欠陥となる要因が除去され、位相欠陥を発生しない高品質な反射型マスクブランクが作製でき、反射型マスクの作製時にＤｅｆｅｃｔ  Ａｖｏｉｄａｎｃｅやコンペンセーショナルリペア等の複雑な工程を必要としないので、反射型マスク製造のコスト低減、及び生産性の向上が見込まれる。
【図面の簡単な説明】
【００２０】
【図１】反射型フォトマスクブランクの凸状欠陥が、（ａ）基板上にある場合、（ｂ）多層反射層中にある場合の模式断面図、及び（ｃ）欠陥の高さに対する正常部反射光と欠陥部反射光の位相差を計算した特性図である。
【図２】本発明の反射型マスクブランクの製造工程フロー図である。
【図３】本発明の反射型マスクブランクの製造工程（基板凸状欠陥がある場合）を示す模式断面図である。
【図４】本発明の反射型マスクブランクの製造工程（基板凹状欠陥がある場合）を示す模式断面図である。
【図５】本発明の反射型マスクブランクの製造工程（多層膜中凸状欠陥がある場合）を示す模式断面図である。
【図６】多層反射層のペア数に対する紫外線（ＤＵＶ光、ＥＵＶ光）反射率を計算した特性図である。
【図７】（ａ）多層反射層最表面の凸部高さに対する正常部反射光と欠陥部反射光の位相差、（ｂ）同じく表面粗さに対するＥＵＶ光反射率、（ｃ）基板表面粗さ（＝多層反射層層間粗さ）に対するＥＵＶ光反射率を計算した特性図である。
【図８】反射型マスクブランクと反射型マスクの構造と製造工程の一部を示す模式断面図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施形態に係る反射型マスクブランクの製造方法及び反射型マスクブランクついて詳細に説明する。尚、同一の構成要素については便宜上の理由がない限り同一の符号を付け、重複する説明は省略する。また、以下の説明で用いる図面は、特徴をわかりやすくするために、特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じではない。
【００２２】
（本発明の反射型マスクブランクの製造工程フロー）
図２に、本発明の反射型マスクブランクの製造工程フロー図を示す。まず、低熱膨張基板上に多層反射層を数層（Ｎ層とする）スパッタリングにて成膜し（ＳＴＥＰ１）、全面に表面形状の欠陥検査を実施する（ＳＴＥＰ２）。そこで検出した欠陥に対してＳＥＭ（走査型電子顕微鏡）測定を実施し、凹凸の形状やサイズを確認する（ＳＴＥＰ３）。その後、欠陥部を含む多層反射層の領域を、修正機等を用いて除去し、前記欠陥を露出させる（ＳＴＥＰ４）。その後、欠陥が凹形状であればフォトマスク用修正機によりデポジッション修正を実施し（ＳＴＥＰ５）、凸形状であればエッチング修正を実施し（ＳＴＥＰ５’）、前記欠陥を除去する。
【００２３】
次に、前記修正後の形状を確認するため、ＡＦＭ（原子力間顕微鏡）により表面粗さ測定を実施し、ＲＭＳ（Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ＝二乗平均粗さ）が設定した許容値以下であるか、許容値外であるかの判定を行う（ＳＴＥＰ６）。許容値以下であれば修正成功（ＹＥＳ）とし、許容値外（ＮＯ）であれば再度修正、ＡＦＭ測定、判定をＹＥＳとなるまで繰り返す。ここで、許容値としては、ＥＵＶ露光で転写形成する回路パターンの種類、線幅や転写条件に応じて適宜設定すればよい。その後、ＳＴＥＰ１のＮ層スパッタリングからＳＴＥＰ６のＲＭＳ判定までをｋ回繰返し、その後ｋ＋１回目の成膜を行い、修正が１回もなかった部分は目的とするＭ（＝Ｎ×ｋ）層よりもＮ層多い多層反射層のスパッタリング成膜が終了する（ＳＴＥＰ７）。
【００２４】
前記でｋ＝１回目は基板作製時の研磨により発生した基板の凹凸欠陥に対する検査と修正であり、ｋ＝２回目以降は多層反射層形成中に発生するパーティクルや異物などの欠陥に対する検査と修正である。仮にｋ回までの繰返しで１か所ずつ修正したとすると、最終的に修正箇所はｋ個となるが、通常修正箇所は小さいため、ｋ個の修正箇所は各々異なった位置にあり、ｋ回までの成膜でこれらの修正箇所の層数はＮ×（ｋ−１）となっている。
【００２５】
従って、ＳＴＥＰ７の後は、ｋ＋１回目の成膜で生じたパーティクルと、修正が１回もなくＭ（＝Ｎ×ｋ）層よりもＮ層だけ厚く（過剰に）成膜された部分をＣＭＰ研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）よって除去すればよい（ＳＴＥＰ８）。以上により、位相欠陥の原因となる凹状欠陥または凸状欠陥が無い多層反射層を備えた本発明の反射型マスクブランクが完成する。
【００２６】
前記で、目的とするＭ層の多層反射層の成膜は、Ｎ層ずつをｋ回繰り返してＭ層とする例を説明したが、必ずしも毎回がＮ層ずつである必要はなく、成膜時のパーティクルや異物の発生が少なければ（多ければ）、ｋ＝２回目以降はＮ層よりも多い（少ない）層数ずつ成膜し、最終的にＭ層とすればよい。この場合、過剰に成膜された多層反射層のもっと
も多い層数は、前記でもっとも多く成膜されたときの層数に等しくなる。
【００２７】
（基板凸状欠陥がある場合の本発明の反射型マスクブランクの製造工程）
図３は、図２で説明した製造工程フロー図で、基板２０作製時の研磨により発生した凸状欠陥２２があり、説明の簡略化のためｋ＝１のみとし、本発明の反射型マスクブランク２４０を製造する工程を示す模式断面図である。
【００２８】
まず、基板２０に対してスパッタリングにてＮ層の多層反射層２１（Ｎ）を成膜すると、図３（ａ）に示す（凸型位相欠陥２３付きの）反射型マスクブランク２００が得られる。その後欠陥検査を実施して位相欠陥２３となる形状欠陥を検出した後、前記検査結果をもとに、ＳＥＭ測定を実施し、欠陥の形状やサイズを確認する。その後、欠陥部を含む多層反射層の領域を、修正機等を用いて除去し、２１（Ｎ）ａとして前記欠陥２２を露出させ、図３（ｂ）に示す欠陥領域の多層反射層除去済み反射型マスクブランク２１０を得る。
【００２９】
次に、基板上の凸状欠陥２２をフォトマスク用修正機によるエッチングにて除去し、図３（ｃ）に示す凸状欠陥修正済み反射型マスクブランク２２０を得る。その後、前記欠陥修正後の表面粗さをＡＦＭにて測定し、ＲＭＳが許容値内にあることを確認した後、多層反射層を目的のＭ層成膜し、図３（ｄ）に示す過剰多層反射層２１（＋Ｎ）ａを有する反射型マスクブランク２３０を得る。最後に、過剰多層反射層２１（＋Ｎ）ａをＣＭＰにより研磨して、図３（ｅ）に示すＣＭＰ研磨後の本発明の反射型マスクブランク２４０が得られる。
【００３０】
（基板凹状欠陥がある場合の本発明の反射型マスクブランクの製造工程）
図４は、図２で説明した製造工程フロー図で、基板３０作製時の研磨により発生したピット等の凹状欠陥３２があり、説明の簡略化のためｋ＝１のみとし、本発明の反射型マスクブランク３４０を製造する工程を示す模式断面図である。
【００３１】
まず、基板３０に対してスパッタリングにてＮ層の多層反射層３１（Ｎ）を成膜すると、図４（ａ）に示す（凹型位相欠陥３３付きの）反射型マスクブランク３００が得られる。その後欠陥検査を実施して位相欠陥３３となる形状欠陥を検出した後、前記検査結果をもとに、ＳＥＭ測定を実施し、欠陥の形状やサイズを確認する。その後、欠陥部を含む多層反射層の領域を、修正機等を用いて除去し、３１（Ｎ）ａとして前記欠陥３２を露出させ、図４（ｂ）に示す欠陥領域の多層反射層除去済み反射型マスクブランク３１０を得る。
【００３２】
次に、基板上の凹状欠陥３２をフォトマスク用修正機により埋め、デポジッション部３４とし、図４（ｃ）に示す凹状欠陥修正済み反射型マスクブランク３２０を得る。その後、前記欠陥修正後の表面粗さをＡＦＭにて測定し、ＲＭＳが許容値内にあることを確認した後、多層反射層を目的のＭ層成膜し、図４（ｄ）に示す過剰多層反射層３１（＋Ｎ）ａを有する反射型マスクブランク３３０を得る。最後に、過剰多層反射層３１（＋Ｎ）ａをＣＭＰにより研磨して、図４（ｅ）に示すＣＭＰ研磨後の本発明の反射型マスクブランク３４０が得られる。
【００３３】
（多層膜中凸状欠陥がある場合の本発明の反射型マスクブランクの製造工程）
図５は、図２で説明した製造工程フロー図で、多層反射層をＮ×ｐ層成膜した後に発生したパーティクルによる凸状欠陥４２があり、説明の簡略化のため、残りＮ層の成膜で目的のＭ層となることとし、本発明の反射型マスクブランク４４０を製造する工程を示す模式断面図である。
【００３４】
基板４０に対してスパッタリングにてＮ×ｐ層の多層反射層４１（Ｎｐ）を成膜した後までは欠陥検査で位相欠陥となる形状欠陥は検出されず、さらにＮ層の成膜を行い欠陥検査を行ったところ、図５（ａ）に示す凸型位相欠陥４３付きの反射型マスクブランク４００が得られたとする。そこで前記検査結果をもとに、ＳＥＭ測定を実施し、欠陥の形状やサイズを確認する。その後、欠陥部を含むＮ層の多層反射層の領域を、修正機等を用いて除去し、４１（Ｎ）ａとして前記欠陥４２を露出させ、図５（ｂ）に示す欠陥領域のＮ層の多層反射層除去済み反射型マスクブランク４１０を得る。
【００３５】
次に、多層反射層上の凸状欠陥４２をフォトマスク用修正機によるエッチングにて除去し、図５（ｃ）に示す凸状欠陥修正済み反射型マスクブランク４２０を得る。その後、前記欠陥修正後の表面粗さをＡＦＭにて測定し、ＲＭＳが許容値内にあることを確認した後、多層反射層を残りのＮ層成膜し、図５（ｄ）に示す過剰多層反射層４１（＋Ｎ）ａを有する反射型マスクブランク４３０を得る。最後に、過剰多層反射層４１（＋Ｎ）ａをＣＭＰにより研磨して、図５（ｅ）に示すＣＭＰ研磨後の本発明の反射型マスクブランク４４０が得られる。
【００３６】
図２のＳＴＥＰ２で行う欠陥検査は、検査速度が速い光学式とし、波長は紫外線（ＤＵＶ（深紫外線）光、またはＥＵＶ光）領域であることが好ましい。図６は、多層反射層のペア数（＝層数／２）に対する紫外線（ＤＵＶ光、ＥＵＶ光）反射率を計算した特性図である。ここで、多層反射層の材料は前述と同じＳｉとＭｏ、基板材料は石英とし、計算で用いる材料の光学定数は、表１の値を使用している。
【００３７】
図６から分るように、通常の光学的欠陥検査で用いられる波長＝２５７ｎｍや１９９ｎｍのＤＵＶ光では、１ペアの成膜で３０％程度、２ペアの成膜で５０％程度の高い反射率が得られ（これはＳｉやＭｏの金属性反射によるものである）、暗視野式の光学検査により表面の凹凸形状を検出することができる。一方、ＥＵＶ光では３０％の反射率を得るためには、１０ペア程度の成膜が必要である。従って、成膜層数が少ない段階ではＤＵＶ光を使う方が望ましい。また、同じ反射率であれば、分解能は波長が短いＥＵＶ光の方が高いため、検出したい欠陥サイズやスパッタリング装置のパーティクル発生状況に応じて、ＤＵＶ光またはＥＵＶ光の検査装置を使い分けることが好ましい。
【００３８】
本発明の反射型マスクブランクの製造方法では、図２の最終的なＳＴＥＰ８の工程で、過剰に成膜された多層反射層のＣＭＰ研磨を行う。ＣＭＰは、近年の半導体の高集積化、高性能化のための平坦化や、光学部品等の精密部品における平坦化のために必須の技術となっている。ＣＭＰでは、砥粒内包研磨パッドと被研磨物との双方を回転させた状態で、研磨液（スラリ）を研磨パッドの表面に供給して液体成分による化学的研磨と研磨粒子による機械的研磨との相乗効果によって研磨加工を行う。金属膜のＣＭＰでは、アルミナやシリカ等の無機化合物粒子と硝酸第二鉄や過酸化水素水などの酸化剤との混合物からなる研磨液が利用される。
【００３９】
しかしながらＣＭＰは、前記のように研磨粒子による機械的研磨を行うので、被研磨物の表面に対して研磨痕などの研磨変性層（ダメージ層）を完全に取り除くことは難しい。従って、本発明の反射型マスクブランクの製造方法においても、最終的なＳＴＥＰ８の工程で、多層反射層の表面に回転状の研磨痕が残ることが予想され、その影響が懸念される。
【００４０】
図７は、多層反射層の表面の研磨痕の影響を検討するために、（ａ）多層反射層最表面の凹凸形状の凸部高さに対する、ＥＵＶ光の正常部反射光と欠陥部反射光の位相差、（ｂ）同じく表面粗さに対する反射率を計算した特性図である。尚、多層反射層はこれまでと同様ＳｉとＭｏの４０ペア、最表面はＳｉとしている。これらの図から、最表面であれば高さや表面粗さが変化しても位相差や反射率への影響は問題とならないレベルであることが分る。図７（ｃ）は比較のために、石英基板表面の粗さが多層反射層の全層の層間にわたって継続したと仮定した場合の反射率であるが、このように位相欠陥同様、基板に近い表面粗さは反射率を大きく低下させることが分る。
【００４１】
以上より、本発明の反射型マスクブランクの製造方法で作製した反射型マスクには、多層反射層表面に回転状の研磨痕が残ることが予想されるが、ＣＭＰ工程の通常のレベルの研磨痕であれば、反射率や位相差への影響は小さく、マスク化したときの吸収膜パターンの線幅精度へ影響を与えないレベルであればよい。
【実施例】
【００４２】
以下、本発明の実施例を説明するが、本発明の趣旨を逸脱しない範囲で、以下の実施例に限定されるものではない。
【００４３】
＜実施例１＞
以下、図３の本発明の反射型マスクブランク２４０の製造方法の実施例を説明する。図３（ａ）に示す低熱膨張基板２０上に波長１３．５ｎｍのＥＵＶ光に対して反射率が６５％程度となるように設計されたＭｏとＳｉの４０ペア（＝８０層。合計２８０ｎｍ厚）のうち、最初の１ペア（＝２層。合計７ｎｍ厚）の多層反射層２１（Ｎ）をスパッタリング装置により成膜した。続いて、マスク用検査装置にて１９９ｎｍの波長を用いて多層反射層２１（Ｎ）全面の表面形状の欠陥検査を実施し、おおよそ平面視で３００ｎｍサイズの凸型位相欠陥２３を検出した。次にＳＥＭにて観察することで正確なサイズと形状を得た。当該箇所に対し、レーザー修正機にて、１ｕｍ角の領域に波長３５５ｎｍのレーザーを照射することで１ペアの多層反射層２１（Ｎ）を除去し、図３（ｂ）に示す低熱膨張基板上に凸状欠陥２２が露出した反射型マスクブランク２１０を得た。その後、レーザーよりもビーム径が小さいフォトマスク用ＥＢ修正機にて３００ｎｍサイズの凸状欠陥２２に対し、エッチングガスを吹き付けながらＥＢ照射することで凸状欠陥２２のみのエッチング修正を実施し、図３（ｃ）に示す凸状欠陥修正済み反射型マスクブランク２２０を得た。修正後形状を確認するため、ＡＦＭにて低熱膨張基板上における５００ｎｍ角のＲＭＳ粗さを測定した所、０．４５ｎｍと設定した許容値内であったため、判定合格とした。その後、ＳｉとＭｏの４０ペア（＝８０層。合計２８０ｎｍ厚）の多層反射層を成膜し、図３（ｄ）に示す過剰多層反射層２１（＋Ｎ）ａ（ここでは１ペア＝２層）を有する反射型マスクブランク２３０を得た。次に、２ペアの過剰多層反射層２１（＋Ｎ）ａをＣＭＰにより研磨して、図３（ｅ）に示すＣＭＰ研磨後の本発明の反射型マスクブランク２４０を得た。最後に多層反射層表面をＡＦＭにて測定したところ、回転状の研磨痕が見られたが、ＲＭＳ測定値は０．４０ｎｍであった。
【００４４】
＜実施例２＞
以下、図４の本発明の反射型マスクブランク３４０の製造方法の実施例を説明する。図４（ａ）に示す低熱膨張基板３０上に波長１３．５ｎｍのＥＵＶ光に対して反射率が６５％程度となるように設計されたＭｏとＳｉの４０ペア（＝８０層。合計２８０ｎｍ厚）のうち、最初の１ペア（＝２層。合計７ｎｍ厚）の多層反射層３１（Ｎ）をスパッタリング装置により成膜した。続いて、マスク用検査装置にて１９９ｎｍの波長を用いて多層反射層３１（Ｎ）全面の表面形状の欠陥検査を実施し、おおよそ平面視で３００ｎｍサイズの凹型位相欠陥３３を検出した。次にＳＥＭにて観察することで正確なサイズと形状を得た。当該箇所に対し、レーザー修正機にて、１ｕｍ角の領域に波長３５５ｎｍのレーザーを照射することで１ペアの多層反射層３１（Ｎ）を除去し、図４（ｂ）に示す低熱膨張基板上に凹状欠陥３２が露出した反射型マスクブランク３１０を得た。その後、レーザーよりもビーム径が小さいフォトマスク用ＥＢ修正機にて３００ｎｍサイズの凹状欠陥３２に対し、デポジッションガスを吹き付けながらＥＢ照射することで凹状欠陥３２のみのデポジッション修正を実施し、図４（ｃ）に示す凹状欠陥修正済み反射型マスクブランク３２０を得た。修正後形状を確認するため、ＡＦＭにて低熱膨張基板上における５００ｎｍ角のＲＭＳ粗さを測定した所、０．４８ｎｍと設定した許容値内であったため、判定合格とした。その後、ＳｉとＭｏの４０ペア（＝８０層。合計２８０ｎｍ厚）の多層反射層を成膜し、図４（ｄ）に示す過剰多層反射層３１（＋Ｎ）ａ（ここでは１ペア＝２層）を有する反射型マスクブランク３３０を得た。次に、２ペアの過剰多層反射層３１（＋Ｎ）ａをＣＭＰにより研磨して、図４（ｅ）に示すＣＭＰ研磨後の本発明の反射型マスクブランク３４０を得た。最後に多層反射層表面をＡＦＭにて測定したところ、回転状の研磨痕が見られたが、ＲＭＳ測定値は０．４１ｎｍであった。
【符号の説明】
【００４５】
２００、４００・・・凸型位相欠陥付き反射型マスクブランク
２１０、４１０・・・欠陥領域多層反射層除去済み反射型マスクブランク
２２０、４２０・・・凸状欠陥修正済み反射型マスクブランク
２３０、４３０・・・多層反射層成膜後反射型マスクブランク
２４０、４４０・・・ＣＭＰ研磨後反射型マスクブランク
３００・・・凹型位相欠陥付き反射型マスクブランク
３１０・・・欠陥領域多層反射層除去済み反射型マスクブランク
３２０・・・欠陥修正済み反射型マスクブランク
３３０・・・多層反射層成膜後反射型マスクブランク
３４０・・・ＣＭＰ研磨後反射型マスクブランク
１０、２０、３０、４０、５０・・・低熱膨張基板  
１１・・・・多層反射層
２１（Ｎ）、３１（Ｎ）、４１（Ｎ）・・・多層反射層（層数：Ｎ）
２１（Ｎ）ａ、３１（Ｎ）ａ、４１（Ｎ）ａ
・・・欠陥部が除去された多層反射層（層数：Ｎ）
２１（＋Ｎ）ａ、３１（＋Ｎ）ａ、４１（＋Ｎ）ａ・・・過剰多層反射層（層数：Ｎ）
４１（Ｎｐ）・・・・多層反射層（層数：Ｎ×ｐ）
２１（Ｍ）、３１（Ｍ）、４１（Ｍ）、５１（Ｍ）・・・多層反射層（層数：Ｍ）
１２ａ、２２・・・・基板凸状欠陥
１２ｂ、４２・・・・多層膜中凸状欠陥（パーティクルや異物）
１３ａ、１３ｂ、２３、４３・・・凸型位相欠陥
３２・・・・基板凹状欠陥（ピット等）
３３・・・・凹型位相欠陥
３４・・・・デポジッション部
Ｒ０・・・・正常部反射光
Ｒｄ・・・・欠陥部反射光
５００・・・反射型マスクブランク
５５０・・・吸収膜付き反射型マスクブランク
５６０・・・反射型マスク
５５・・・・吸収膜  
５５ａ・・・吸収膜パターン
５６・・・・回路パターン
５７・・・・高反射部
【図１】
2018072665.tif 000004
【図２】
2018072665.tif 000005
【図３】
2018072665.tif 000006
【図４】
2018072665.tif 000007
【図５】
2018072665.tif 000008
【図６】
2018072665.tif 000009
【図７】
2018072665.tif 000010
【図８】
2018072665.tif 000011