(57)【要約】      （修正有）【課題】スケルチ機能とＡＧＣ機能の両者を備え、チップコストの増大を抑制しつつ、高い精度の機能を実現する電気伝送ケーブルモジュールを提供する。【解決手段】電気伝送モジュール２００は、導電性ケーブルのケーブル損失を補償する第１のアンプ１０２と、利得可変機能を有する第２のアンプ１０３と、信号を増幅する通常状態と通常状態より消費電力の小さなアイドル状態の間を遷移可能な第３のアンプ１０４と、第１のアンプと第３のアンプの間の信号伝送路における信号レベルを検出する検波器２３０と、信号レベルをデジタル信号ＤＳに変換するアナログデジタル変換回路２３４と、デジタル信号に基づいて、第２のアンプの利得を制御するゲイン調整信号ＧＣを生成する第１の制御回路２３５と、デジタル信号に基づいて、第３のアンプの通常状態とアイドル状態の間の遷移を制御する第２の制御回路２３６と、を備える。【選択図】図２
2018198391.tif 000002
【特許請求の範囲】
【請求項１】
導電性ケーブルのケーブル損失を補償する第１のアンプと、
利得可変機能を有する第２のアンプと、
信号を増幅する通常状態と前記通常状態より消費電力の小さなアイドル状態の間を遷移可能な第３のアンプと、
前記第１のアンプと第３のアンプの間の信号伝送路における信号レベルを検出する検波器と、
前記信号レベルをデジタル信号に変換するアナログデジタル変換回路と、
前記デジタル信号に基づいて、前記第２のアンプの利得を制御するゲイン調整信号を生成する第１の制御回路と、
前記デジタル信号に基づいて、前記第３のアンプの前記通常状態と前記アイドル状態の間の遷移を制御する第２の制御回路と、
を備える電気伝送ケーブルモジュール。
【請求項２】
前記検波器は、ミキサを用いた２乗検波方式、あるいは、ダイオードの非線形性を利用する２乗検波方式を採用した検波器であり、コンデンサを構成要素とするローパスフィルタを含む、
請求項１記載の電気伝送ケーブルモジュール。
【請求項３】
前記第１の制御回路は、前記デジタル信号の出力レベルが安定するまで、前記第２のアンプの利得の制御を保留とする、
請求項１記載の電気伝送ケーブルモジュール。
【請求項４】
前記第１の制御回路は、前記デジタル信号の出力レベルに対する前記第２のアンプの利得を定めたデータを参照して、前記ゲイン調整信号を生成する、
請求項１記載の電気伝送ケーブルモジュール。
【請求項５】
前記検波器は、前記第１のアンプの出力、および、前記第２のアンプの出力の少なくともひとつを入力とする、
請求項１記載の電気伝送ケーブルモジュール。
【請求項６】
前記第２の制御回路は、前記デジタル信号と参照レベルの大小関係を検出し、検出結果に基づいて、前記第３のアンプの状態を切り替える２値の信号を出力する、
請求項１記載の電気伝送ケーブルモジュール。
【請求項７】
導電性ケーブルのケーブル損失を補償する第１のアンプと、
利得可変機能を有する第２のアンプと、
信号を増幅する通常状態と前記通常状態より消費電力の小さなアイドル状態の間を遷移可能な第３のアンプと、
前記第１のアンプと第３のアンプの間の信号伝送路における信号レベルを検出する検波器と、
前記信号レベルを基準信号と比較する比較器と、
前記基準信号を変化させる第１のモードと、前記基準信号を固定値とする第２のモードに切り替える制御回路とを備え、
前記第１のモードにおいては、前記第３のアンプを前記通常状態に維持するとともに、前記比較器の出力に基づいて、前記第２のアンプの利得を制御するゲイン調整信号を生成し、
前記第２のモードにおいては、前記比較器の出力に基づいて、前記第３のアンプの前記通常状態と前記アイドル状態の間の遷移を制御する、
電気伝送ケーブルモジュール。
【請求項８】
前記第１のモードの基準値は、前記第２のモードの基準値より大きい、
請求項７記載の電気伝送ケーブルモジュール。
【請求項９】
前記検波器は、ミキサを用いた２乗検波方式、あるいは、ダイオードの非線形性を利用する２乗検波方式を採用した検波器であり、コンデンサを構成要素とするローパスフィルタを含む、
請求項７記載の電気伝送ケーブルモジュール。
【請求項１０】
前記比較器の入力レベルが安定するまで、前記第２のアンプの利得の制御を保留とする、
請求項７記載の電気伝送ケーブルモジュール。
【請求項１１】
前記比較器の出力レベルに対する前記第２のアンプの利得を定めたデータを参照して、前記ゲイン調整信号を生成する、
請求項７記載の電気伝送ケーブルモジュール。
【請求項１２】
２入力１出力のスイッチを備え、
前記スイッチの第１の入力は、前記第３のアンプを通常状態に維持するイネーブル信号であり、
前記スイッチの第２の入力は、前記比較器の出力であり、
前記スイッチの出力は、前記第３のアンプを制御し、
前記第１のモードでは、前記スイッチは前記第１の入力を出力とし、
前記第２のモードでは、前記スイッチは前記第２の入力を出力とする、
請求項７記載の電気伝送ケーブルモジュール。
【請求項１３】
導電性ケーブルに接続される線形等化器と、
前記線形等化器の出力のレベルを制御する可変ゲイン・アンプと、
前記可変ゲイン・アンプの後段にある少なくともひとつのアンプと、
前記線形等化器および前記可変ゲイン・アンプの出力の少なくともひとつを入力とし、ローパスフィルタを用いて信号レベルを検出する検波器と、
前記検波器の出力に基づいて、前記可変ゲイン・アンプの利得を制御するＡＧＣ制御回路と、
前記検波器の出力に基づいて、前記アンプの少なくともひとつの消費電力を制御するスケルチ制御回路と、を備え、
前記ＡＧＣ制御回路および前記スケルチ制御回路は、前記検波器の出力をアナログデジタル変換したデジタル信号を入力とし、前記デジタル信号に基づいて制御を行うか、
あるいは、
前記検波器は、前記信号レベルおよび基準値を入力とする比較器を備え、前記ＡＧＣ制御回路および前記スケルチ制御回路は、前記比較器の出力に基づいて制御を行う、
伝送損失補償回路。
【請求項１４】
前記ＡＧＣ制御回路は、前記デジタル信号に基づいて、当該デジタル信号に対応して定められた、前記可変ゲイン・アンプの利得を制御するゲイン調整信号を生成し、
前記スケルチ制御回路は、前記デジタル信号と閾値を比較して、前記デジタル信号と前記閾値の大小関係に基づいて、前記アンプの少なくともひとつの消費電力を低下させるディスエーブル信号を生成する、
請求項１３記載の伝送損失補償回路。
【請求項１５】
前記ＡＧＣ制御回路は、前記比較器に複数レベルの第１の基準値を入力し、前記比較器の出力に基づいて、前記信号レベルを検知し、当該信号レベルに対応して定められた、前記可変ゲイン・アンプの利得を制御するゲイン調整信号を生成し、
前記スケルチ制御回路は、前記比較器に前記第１の基準値より低いレベルの固定値である第２の基準値を入力し、前記信号レベルと前記第２の基準値の比較結果に基づいて、前記アンプの少なくともひとつの消費電力を低下させるディスエーブル信号を生成する、
請求項１３記載の伝送損失補償回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信用ケーブルモジュールに関わり、特にケーブル損失を補償するアンプを搭載し、アイドル状態で省電力化する機能を有するケーブルモジュールに関する。
【背景技術】
【０００２】
特許文献１には、負荷抵抗と電源(GND)間にスイッチを接続し、動作時とアイドル時でスイッチのON/OFFを切り替える事によりアイドル時の電流を低減する技術について記載されている。
【０００３】
特許文献２には、ビル影など電波の届かないエリアに放送を送信するために、受信アンテナで信号を受信後、リピータで信号を再送する技術において、スケルチ制御を行うことついて記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−４９６７２号公報
【特許文献２】特開２００４−４８１４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えばデータセンターのラック内、ラック間通信向けに電気伝送ケーブルモジュール(ダイレクトアタッチケーブル(ＤＡＣ: Direct Attach Cable)とも呼称される)を用いた場合、伝送速度が増加すると、高周波帯での伝送損失が大きくなる為、伝送距離が短くなる。その為近年では、電気伝送ケーブルモジュール内に伝送損失補償用のＣＴＬＥ ＩＣ(Continuous Time Linear Equalizer Integrated Circuit)を実装する事で、長距離伝送を可能とするＡＣＣ(Active Copper Cable)モジュールが開発、製造されている。
【０００６】
ＡＣＣモジュールは、信号が無入力の時、消費電力を低減し且つ、接続対象装置内のホストＩＣを誤動作させるような不要波を出力しない為に、アイドル状態に遷移する事が望まれる。このような機能を、スケルチ(squelch)機能などと称することがある。
【０００７】
上記した特許文献１では、動作時とアイドル時に遷移する時に負荷抵抗と電源間に接続されたスイッチをON/OFFする方法が示されている。
【０００８】
一方、電気伝送ケーブルモジュールには、受信側回路との整合をとるために、出力レベルが一定となるように利得を自動調整する、ＡＧＣ（Auto Gain Control）回路を備えることがある。このようなＡＧＣ回路は、例えば、接続対象装置内の受信器で、大信号歪みによるＢＥＲ（Bit Error Rate）劣化を起こさない為に望まれる。
【０００９】
この点について、用途やシステム構成は異なるが、特許文献２では、スケルチ制御と出力制御の両方を行う回路構成について開示がある。
【００１０】
以上のように、電気伝送ケーブルモジュールは、スケルチ機能とＡＧＣ機能の両者を備えることが望ましい。そこで、発明者らは両者の機能を兼ね備えた電気伝送ケーブルモジュールの回路構成を検討した。
【００１１】
図１は、発明者らが検討した電気伝送ケーブルモジュールの回路ブロック図の例である。この電気伝送ケーブルモジュール１００は、任意の装置間で銅線ケーブル（Copper Cable）１０１により電気信号の伝送を行う。例えば、ある装置からの差動信号は、入力端子in P、 in Nから、銅線ケーブル１０１を伝送し、出力端子out P、 out Nから、接続対象装置であるホスト（HOST）１３０に入力される。銅線ケーブル１０１の出口から出力端子out P、 out Nまでは、例えば１チップ、あるいは１ボードの回路によりインタフェースが構成される。
【００１２】
銅線ケーブル１０１からの電気信号は、連続時間線形等化器（ＣＴＬＥ：Continuous Time Linear Equalizer）１０２に入力される。ＣＴＬＥ１０２は、一種のリニア・イコライザ・アンプとして機能し、伝送路（銅線ケーブル１０１）の周波数特性を補償する周波数特性を備えた増幅回路である。可変ゲイン・アンプ（ＶＧＡ：Variable Gain Amplifier）１０３は、出力レベルが一定となるように利得を自動調整する。自動調整された電気信号は、必要に応じてもうひとつのＣＴＬＥ１０４でさらに周波数特性を補償される。ＣＴＬＥ１０４は場合により省略してもよい。ＣＴＬＥ１０４の出力はバッファアンプ（ＢＵＦ）１０５で適切な値にされ、出力端子out P、 out Nから出力される。
【００１３】
一般に出力端子out P、 out Nに接続されるホスト１３０の回路は、高速な信号処理を可能とする微細なＣＭＯＳプロセスで製造される為、耐圧が低い。一方で、電気伝送ケーブルモジュール１００内に実装される回路は線形性とコストを重視して、微細なＣＭＯＳプロセスの耐圧を遥かに超える３.３Ｖ電源を印加可能なＢｉＣＭＯＳプロセスで製造されることがある。銅線ケーブル１０１を伝送する電気信号の周波数は、例えば５０ＧＢＰＳであり、取り扱う周波数帯域としては、１０ＧＨｚ以上の帯域を想定している。
【００１４】
このような電気伝送ケーブルモジュール１００に、スケルチ機能とＡＧＣ機能を実装するためには、それぞれについて検波器（Detector）が必要になる。スケルチ機能については、信号の有無を検出するためのスケルチ用検波器１１０が必要であり、ＡＧＣ機能については、信号のレベルを検出するＡＧＣ用検波器１２０が必要である。
【００１５】
スケルチ用検波器１１０では、ＣＴＬＥ１０２の差動出力をミキサ(掛け算器)１１１に入力し、入力信号を掛け算することでＤＣ帯に信号を周波数変換し、ＤＣ帯で電力を検出する。いわゆる２乗検波方式の検波器である。ミキサ１１１の出力は、ローパスフィルタ１１２でほぼ直流レベルまで周波数を低下させ、必要によりアンプ１１３で増幅して、比較器１１４に入力する。比較器１１４には、スケルチの参照電圧となるVref_SQLが入力されており、入力信号が例えばVref_SQLより小さい場合には、Disable信号を生成してＣＴＬＥ１０４およびバッファアンプ１０５の動作を停止する。
【００１６】
ＡＧＣ用検波器１２０では、基本的にスケルチ用検波器１１０と同様に、ＣＴＬＥ１０４の出力をミキサ１２１に入力し、ミキサ１２１の出力をローパスフィルタ１２２でほぼ直流レベルまで周波数を低下させ、必要によりアンプ１２３で増幅して、比較器１２４に入力する。比較器１２４には、ＡＧＣの参照電圧となるVref_AGCが入力されており、例えば入力信号がVref_SQL以下の場合には、所定の値利得を上昇させるGain Control信号を、可変ゲイン・アンプに入力して調整し、入力信号がVref_SQLと同じになるようにフィードバック制御を行う。
【００１７】
以上のように、図１の例では２つの検波器１１０，１２０が必要であり、各検波器は電力検波器として入力のレベルを検出する動作を行う。電力検波器のレベル検出精度を高めるためには、高精度のローパスフィルタ１１２、１２２が必要になる。すなわち、フィルタのカットオフ周波数を下げるためには、抵抗とキャパシタの積を大きくする必要があるが、抵抗を大きくし過ぎると雑音が悪くなり検出精度が下がる。このため、高精度のローパスフィルタを構成するためには、大きなキャパシタが必要となるため、回路面積が増大する。キャパシタの面積は、例えばひとつのアンプの面積の２〜３倍以上となる。このため、チップ面積が増大し、製造コストが増加してしまう。
【００１８】
そこで、本発明の目的は、スケルチ機能とＡＧＣ機能の両者を備え、チップコストの増大を抑制しつつ、高い精度の機能を実現する電気伝送ケーブルモジュールを提供する事にある。
【課題を解決するための手段】
【００１９】
本発明の一側面は、導電性ケーブルのケーブル損失を補償する第１のアンプと、利得可変機能を有する第２のアンプと、信号を増幅する通常状態と通常状態より消費電力の小さなアイドル状態の間を遷移可能な第３のアンプと、第１のアンプと第３のアンプの間の信号伝送路における信号レベルを検出する検波器と、信号レベルをデジタル信号に変換するアナログデジタル変換回路と、デジタル信号に基づいて、第２のアンプの利得を制御するゲイン調整信号を生成する第１の制御回路と、デジタル信号に基づいて、第３のアンプの通常状態とアイドル状態の間の遷移を制御する第２の制御回路と、を備える電気伝送ケーブルモジュールである。
【００２０】
本発明の一側面は、導電性ケーブルのケーブル損失を補償する第１のアンプと、利得可変機能を有する第２のアンプと、信号を増幅する通常状態と通常状態より消費電力の小さなアイドル状態の間を遷移可能な第３のアンプと、第１のアンプと第３のアンプの間の信号伝送路における信号レベルを検出する検波器と、信号レベルを基準信号と比較する比較器と、基準信号を変化させる第１のモードと、基準信号を固定値とする第２のモードに切り替える制御回路とを備え、第１のモードにおいては、第３のアンプを通常状態に維持するとともに、比較器の出力に基づいて、第２のアンプの利得を制御するゲイン調整信号を生成し、第２のモードにおいては、比較器の出力に基づいて、第３のアンプの通常状態とアイドル状態の間の遷移を制御する、電気伝送ケーブルモジュールである。
【００２１】
本発明の一側面は、導電性ケーブルに接続される線形等化器と、線形等化器の出力のレベルを制御する可変ゲイン・アンプと、可変ゲイン・アンプの後段にある少なくともひとつのアンプと、線形等化器および可変ゲイン・アンプの出力の少なくともひとつを入力とし、ローパスフィルタを用いて信号レベルを検出する検波器と、検波器の出力に基づいて、可変ゲイン・アンプの利得を制御するＡＧＣ制御回路と、検波器の出力に基づいて、アンプの少なくともひとつの消費電力を制御するスケルチ制御回路と、を備え、ＡＧＣ制御回路およびスケルチ制御回路は、検波器の出力をアナログデジタル変換したデジタル信号を入力とし、デジタル信号に基づいて制御を行うか、あるいは、検波器は、信号レベルおよび基準値を入力とする比較器を備え、ＡＧＣ制御回路およびスケルチ制御回路は、比較器の出力に基づいて制御を行う、伝送損失補償回路である。
【発明の効果】
【００２２】
本発明によれば、スケルチ機能とＡＧＣ機能の両者を備え、チップコストの増大を抑制しつつ、高い精度の機能を実現する電気伝送ケーブルモジュールを提供することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の課題を説明するための電気伝送ケーブルモジュールの比較例の回路ブロック図。
【図２】本発明の第１の実施例の回路ブロック図。
【図３】本発明の第１の実施例の動作を示す流れ図。
【図４】本発明の第１の実施例の動作時の波形図。
【図５】本発明の第２の実施例の回路ブロック図。
【図６】本発明の第２の実施例の動作時の波形図。
【図７】本発明の第２の実施例の各状態・モードにおける、基準値とスイッチの設定を示す表図。
【図８】本発明の第３の実施例の回路ブロック図。
【発明を実施するための形態】
【００２４】
以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、重複する説明は省略することがある。同一あるいは同様な機能を有する要素が複数ある場合には、同一の符号に異なる添字を付して説明する場合がある。ただし、複数の要素を区別する必要がない場合には、添字を省略して説明する場合がある。
【００２５】
本明細書等における「第１」、「第２」、「第３」などの表記は、構成要素を識別するために付するものであり、必ずしも、数、順序、もしくはその内容を限定するものではない。また、構成要素の識別のための番号は文脈毎に用いられ、一つの文脈で用いた番号が、他の文脈で必ずしも同一の構成を示すとは限らない。また、ある番号で識別された構成要素が、他の番号で識別された構成要素の機能を兼ねることを妨げるものではない。
【００２６】
図面等において示す各構成の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面等に開示された位置、大きさ、形状、範囲などに限定されない。
【００２７】
実施例の代表的なものの概略を示せば以下の通りである。即ち、本実施例の通信用ケーブルモジュールは、導電性ケーブルとして例えば銅線や銀線等からなるケーブルと、ケーブルロスを等化する為の線形アンプと、入力信号の有無を検波する検波器と、電流可変機能と、同相電圧調整機能とを具備しており、入力信号が無い時に、電流可変機能が線形アンプの電流を低減し、且つ同相電圧調整機能が線形アンプ出力同相電圧を一定にする。
【実施例１】
【００２８】
（１−１．回路構成）
図２は、本発明の第１の実施例の電気伝送ケーブルモジュールを示す回路ブロック図である。本実施例では、送信側装置である送信側ホストの送信ＩＣ２１０から、受信側装置である受信側ホストの受信ＩＣ２２０へ、銅線ケーブル１０１ａ，１０１ｂで電気信号を伝送する例を示している。伝送される信号の周波数は、５０ＧＢＰＳである。
【００２９】
信号は、送信ＩＣ２１０から、電気伝送ケーブルモジュール２００の入力端子２０１ａ，２０１ｂに入力される。本実施例では、差動信号の伝送を例にしているが、差動信号に限る必要はない。
【００３０】
送信ＩＣ２１０から送信された差動信号は、入力端子２０１ａ，２０１ｂから電気伝送ケーブルモジュール２００に入力される。電気伝送ケーブルモジュール２００では、送信ＩＣ２１０とＣＴＬＥ１０２の動作電圧を切り分ける為のＡＣカップル容量２０２ａ，２０２ｂを介して銅線ケーブル１０１ａ，１０１ｂに入力される。
【００３１】
銅線ケーブル１０１ａ，１０１ｂは送信ＩＣ２１０とインピーダンス整合が取られており、反射による損失は十分小さい。銅線ケーブル１０１ａ，１０１ｂから出力された差動信号は、ケーブル損失により、高周波成分の振幅が小さくなっている。銅線ケーブル１０１ａ，１０１ｂから出力された差動信号は、ＣＴＬＥ１０２に入力される。
【００３２】
ＣＴＬＥ１０２はケーブル損失の逆特性を有する増幅器であり、高周波成分の振幅を増幅する事で、差動信号は送信ＩＣ２１０の出力と近い波形となるように波形等化される。ＣＴＬＥ１０２から出力された差動信号は、ＶＧＡ１０３に入力される。ＶＧＡ１０３は、受信ＩＣ２２０への出力レベルが一定となるように利得を自動調整する。
【００３３】
自動調整された電気信号は、必要に応じてもうひとつのＣＴＬＥ１０４でさらに周波数特性を補償される。ＣＴＬＥ１０４は場合により省略してもよい。また、２以上のＣＴＬＥがあってもよい。ＣＴＬＥ１０４の出力はバッファアンプ１０５に入力される。
【００３４】
バッファアンプ１０５は、線形の増幅を行うアンプであり、受信側ホスト２２０内の回路とインピーダンス整合が取られている。バッファアンプ１０５から出力された差動信号は、出力端子２０３ａ，２０３ｂから出力される。受信側では、バッファアンプ１０５と受信ＩＣ２２０の動作電圧を切り分ける為のＡＣカップル容量２０４ａ，２０４ｂを介して受信ＩＣ２２０に入力される。
【００３５】
以上のように電気伝送ケーブルモジュール２００は、銅線ケーブル１０１ａ，１０１ｂのケーブル損失をＣＴＬＥ１０２、ＣＴＬＥ１０４で等化する事で、送信ＩＣ２１０と受信ＩＣ２２０の間での長距離伝送を可能とする。
【００３６】
本実施例では、スケルチ機能とＡＧＣ機能の両方に寄与する検波器２３０を備えている。検波器２３０は、入力信号レベルを検出する。検出された信号レベルはアナログデジタル変換器（ＡＤＣ）でデジタル化される。そして、デジタル化した電力情報を基にアイドル状態に遷移するかを決める判定回路と、デジタル化した電力情報を基に出力レベルが一定となるように利得を自動調整する回路を具備する。
【００３７】
ＣＴＬＥ１０２からの出力はＶＧＡ１０３とは別に検波器２３０に接続されており、検波器２３０は常時、ＣＴＬＥ１０２の出力レベルをモニタする。検波器２３０では、ＣＴＬＥ１０２からの差動出力をミキサ２３１でそれぞれ２乗し、ＤＣ帯に信号を周波数変換し、ＤＣ帯で電力を検出する。ミキサ２３１の出力からローパスフィルタ２３２で直流成分を抽出し、信号の２倍波成分等を抑圧して電圧レベルを検出する。ローパスフィルタ２３２は、一般にコンデンサを構成要素として含む。
【００３８】
電圧レベルは線形アンプ２３３により後段の回路に適切な出力レベルに変換される。線形アンプ２３３の出力レベルは、アナログデジタル変換器（ＡＤＣ）２３４により、デジタル化され、デジタル出力信号ＤＳが得られる。このデジタル出力信号ＤＳは、ＣＴＬＥ１０２の出力レベルを反映した数値となる。
【００３９】
図２に示した実施例では、検波器２３０はミキサ２３１を用いた２乗検波方式とした。他の方式としては、ミキサではなく、ダイオードの非線形性（偶数次歪み)を利用する２乗検波方式としてもよい。また、入力信号のレベルを検出できる、公知のその他の形式の検波器で構成してもよい。
【００４０】
ＡＧＣ機能を実現するため、ＡＤＣ２３４のデジタル出力信号ＤＳは、ゲインコントローラ２３５に入力される。ゲインコントローラ２３５は、例えばデジタル出力信号ＤＳの数値と、ＶＧＡ１０３の利得との対応表を記憶しており、デジタル出力信号ＤＳに対応したゲイン調整信号ＧＣを生成し、ＶＧＡ１０３の利得を制御する。
【００４１】
次に、スケルチ機能について説明する。送信ＩＣ２１０が信号を出力していない時には、電気伝送ケーブルモジュール２００はアイドルモードに遷移する。アイドルモード遷移の目的は、バッファアンプ１０５（あるいはさらにＣＴＬＥ１０４）の電流を小さくして消費電力を低減する事と、バッファアンプ１０５のＡＣ利得を下げて、例えばケーブルの抜き差し等で発生する不要波が受信ＩＣ２２０に入力され、ホスト間の通信が誤動作する事を防ぐことにある。
【００４２】
スケルチ機能を実現するため、ＡＤＣ２３４のデジタル出力信号ＤＳは、比較器２３６にも入力される。比較器２３６では、デジタル出力信号ＤＳが基準値V refと比較される。デジタル出力信号ＤＳが基準値V refより大きい場合には、例えば“１”の値がEnable(イネーブル)を示す信号としてＣＴＬＥ１０４およびバッファアンプ１０５に入力される。また、線形アンプ２３３の出力レベルが基準値V ref以下の場合には、例えば“０”の値がDisable（ディスエーブル）を示す信号としてＣＴＬＥ１０４およびバッファアンプ１０５に入力される。
【００４３】
“１”の値が入力されたバッファアンプ１０５は、バッファアンプ１０５の電流値と出力コモン電位が受信側ホスト２２０へ信号を出力する為に最適となるように、バッファアンプ１０５に供給される電流と電圧を制御する。“１”の値が入力されたＣＴＬＥ１０４は、出力信号が送信側ホストの送信ＩＣ２１０の出力と近い波形となるように波形等化するように、供給される電流と電圧を制御する。この状態を「通常状態」と呼ぶことにする。通常状態では、ＣＴＬＥ１０４およびバッファアンプ１０５が動作し、ＶＧＡ１０３が制御され、オートゲインコントロールが動作する。
【００４４】
一方、送信側ホストの送信ＩＣ２１０が信号を出力していないときは、デジタル出力信号ＤＳは基準値V ref以下になるので、比較器２３６は“０”の値をDisableを示す信号としてＣＴＬＥ１０４およびバッファアンプ１０５に入力する。“０”の値が入力されたＣＴＬＥ１０４およびバッファアンプ１０５は、“１”の値が入力されたときよりも電力が低減するように、少ない電流が供給される。この状態を「アイドル状態」と呼ぶことにする。
【００４５】
（１−２．動作シーケンス）
図３は、図２の回路の動作シーケンスを示す流れ図である。
【００４６】
図４は、図２の回路の動作時の波形である。図４では、上から順に、電気伝送ケーブルモジュール２００の状態、制御モード、電気伝送ケーブルモジュール２００への入力信号波形（入力端子２０１への入力）４０１、電気伝送ケーブルモジュール２００からの出力信号波形（出力端子２０４からの出力）４０２、ＡＤＣ２３４からの出力４０３、基準値V ref４０４とＡＤＣからの出力４０３の関係を示している。
【００４７】
図３と図４を参照しつつ図２の回路の動作を説明する。まず電気伝送ケーブルモジュール２００の電源がＯＮされる（Ｓ３０１）。これは、通常は電気伝送ケーブルモジュール２００を送信ＩＣ２１０（あるいは受信ＩＣ２２０）に接続することにより、ホストから電力が供給され、自動的にＯＮとなる。
【００４８】
次に、電気伝送ケーブルモジュール２００は、初期状態としてアイドル状態に遷移する（Ｓ３０２）。アイドル状態では、ＣＴＬＥ１０４およびバッファアンプ１０５には、“０”の値が、Disableを示す信号として入力される。
【００４９】
アイドル状態中、比較器２３６は、ＡＤＣ２３４のデジタル出力信号ＤＳと基準値V refを比較している（Ｓ３０３）。ＡＤＣ２３４の出力がV ref以下の場合には、送信ＩＣ２１０の出力がないと判断し、アイドル状態を維持する。
【００５０】
信号が入力されてＡＤＣ２３４のデジタル出力信号ＤＳ（比較器２３６の入力）がV refを超えた場合には、通常状態に遷移する（Ｓ３０４）。電源投入（Ｓ３０１）後のアイドル状態（Ｓ３０２）から通常状態（Ｓ３０４）への移行プロセスを、図３に加え図４も参照して詳しく説明する。アイドル状態（Ｓ３０２）中に、電気伝送ケーブルモジュール２００への入力信号波形４０１が、信号のない状態から信号のある状態（本実施例では５０ＧＢＰＳの高周波信号を含む状態）に遷移した場合、検波器２３０は信号レベルを検出し、線形アンプ２３３を介してＡＤＣ２３４に入力する。図４のＡＤＣ出力４０３に示すように、一般にはＡＤＣ出力４０３の立ち上がりには所定時間を要する。これはローパスフィルタ２３２の時定数により、検波器２３０の出力信号の立ち上がりが遅れることによる。そこで、ＡＤＣ出力４０３が安定するまでは、ＶＧＡ１０３によるオートゲインコントロールは待ち状態とする（Ｓ３０５）。すなわち、図４中では、Ｓで示すタイミングまで待ち状態（Ｓ３０５）が継続し、オートゲインコントロールが保留される。この構成により、安定してオートゲインコントロールを行うことができる。
【００５１】
本実施例では、オートゲインコントロールは出力レベルのチェックとＡＧＣアンプの制御を周期的に行う。すなわち図４に示すように、１サイクルのＡＧＣ制御４０５中に、信号レベルをチェックし、次の周期の出力レベルを、ＡＧＣアンプの利得を調整することにより制御する。電源投入時のシーケンスでは、ＡＤＣ出力の安定待ち（Ｓ３０５）に引き続いて、次のＡＧＣ周期の開始を待つ（Ｓ３０６）。
【００５２】
図４の例では、ＡＤＣ出力が安定した以降（図４のＳのタイミング以降）は、周期的にＡＧＣ制御４０５を行う（Ｓ３０６〜Ｓ３０９）。図３に示すように、ＡＧＣ制御の開始のタイミングを待ち（Ｓ３０６）、制御が開始すると、比較器２３６がＡＤＣ２３４のデジタル出力信号ＤＳと基準値V refの比較を行い（Ｓ３０７）、信号レベルがV ref以下の場合には、送信ＩＣ２１０の出力がないと判断し、アイドル状態（Ｓ３０２）に遷移する。図４に示すように、ＡＤＣ２３４の出力４０３のレベルがV ref以下となったＬのタイミングでアイドル状態へ遷移している。
【００５３】
ＡＤＣ２３４の出力（比較器２３６の入力）がV refを超えている場合には、通常状態を維持し、ゲインコントローラ２３５は、ＡＤＣのデジタル出力をリードする（Ｓ３０８）。ゲインコントローラ２３５は、ＡＤＣ２３４のデジタル出力信号ＤＳに基づいて、ＶＧＡ１０３のゲイン調整信号ＧＣを生成する。ひとつの例では、ゲインコントローラ２３５はデジタル出力信号ＤＳに対応して、ＶＧＡ１０３に求められる増幅率をあらかじめ定めたテーブルをデータとしてメモリに記憶しておく。ＶＧＡ１０３のゲイン調整信号ＧＣをＶＧＡ１０３に送信し、オートゲインコントロールを行う（Ｓ３０９）
ゲインコントロールにおいては、図４に示すように、例えばＡＧＣ制御４０５ａにおいて、ＣＴＬＥ１０２の出力レベルが低下すると、出力信号波形４０２も低下するが、当該レベルの低下を反映して低下したＡＤＣ２３４のデジタル出力信号ＤＳがゲインコントローラ２３５に入力される。ゲインコントローラ２３５では、デジタル出力信号ＤＳに基づいてゲイン調整信号ＧＣを生成し、ゲイン調整信号ＧＣは次のＡＧＣ制御４０５ｂで制御に反映される。なお、図４ではオートゲインコントロールの説明のために、出力信号波形４０２のレベルを変化させているが、出力信号波形以外の信号は、それとは無関係に一定（低下しない）として示している。
【００５４】
なお、特許文献２には、中継送信機の出力信号のレベルを、ＡＤＣでデジタル値に変換し、プロセッサを介して可変減衰器を制御するための制御信号を生成する点の記載がある（特許文献２の図４）。しかし、検波器からＡＤＣにいたる系のデジタル出力を、ＡＧＣだけでなくスケルチ制御でも使用して回路規模を縮小する点の記載がない。本実施例では、高い周波数の入力信号を検波器で低い周波数に変換し、信号レベルを示す数値をＡＤＣ２３４でデジタル化した後に、ＡＧＣ制御とスケルチ制御を行う。このため、伝播される高周波信号をアナログ信号のまま制御に使用した場合に比べ、ノイズに起因する誤動作を防ぐことができる利点もある。
【実施例２】
【００５５】
（２−１．回路構成）
図５は、本発明の第２の実施例の電気伝送ケーブルモジュールを示す回路ブロック図である。図２の第１の実施例と同様の構成は、同じ符号を付して説明を省略し、異なる部分を説明する。
【００５６】
図６は、図５の回路の動作時の波形である。図６では、上から順に、電気伝送ケーブルモジュール５００の状態、制御モード、電気伝送ケーブルモジュール５００への入力信号波形（入力端子２０１への入力）４０１、電気伝送ケーブルモジュール５００からの出力信号波形（出力端子２０４からの出力）４０２、比較器５３４への入力５０３、基準値V ref６０４と比較器５３４への入力５０３の関係を示している。
【００５７】
本実施例では、通常のＡＤＣを用いずに、比較器５３４のリファレンス電圧を可変する事で実施例１と等価な機能を実現する。また、図３および図４の例では、ＡＧＣ制御中にスケルチ制御のモニタを独立に平行して行っているが、本実施例では、ＡＧＣ制御とスケルチ制御が時間的に分離されている。当該制御は制御回路５１０によって制御されるスイッチ５２０で切り替えられる。スイッチ５２０はＡＧＣ制御中、”１“のレベルの信号源に接続され、ＣＴＬＥ１０４とバッファアンプ１０５にはEnable信号が供給され動作状態におかれる。また、スイッチ５２０はスケルチ制御中、比較器５３４の出力を入力とする。
【００５８】
本実施例でも、スケルチ機能とＡＧＣ機能の両方に寄与する検波器５３０を備えている。検波器５３０は、図２の実施例１と同様に信号レベルを検出する。
【００５９】
ＣＴＬＥ１０２からの出力はＶＧＡ１０３とは別に検波器５３０に接続されており、検波器５３０は常時、ＣＴＬＥ１０２の出力レベルをモニタする。検波器５３０では、ＣＴＬＥ１０２からの差動出力をミキサ２３１でそれぞれ２乗し、ＤＣ帯に信号を周波数変換し、ＤＣ帯で電力を検出する。ミキサ２３１の出力からローパスフィルタ２３２で直流成分を抽出し、電圧レベルを検出する。電圧レベルは線形アンプ２３３により後段の回路に適切な出力レベルに変換される。
【００６０】
線形アンプ２３３の出力レベルは、比較器５３４に入力される。比較器５３４に入力される基準値V refは、本実施例では、制御回路５１０によってその値が制御される。基準値V refを変化させることによって、比較器５３４は、スケルチ用の検出器とＡＤＣ用の検出器の両方の機能を実現できる。
【００６１】
（２−２．動作シーケンス）
図７は図５の回路の各状態・モードにおける、基準値V refとスイッチ５２０の設定を示す表図である。本実施例では、スイッチ５２０で信号を切り替えているが、論理回路など信号の切り替え可能な他の構成にしてもよい。
【００６２】
図５〜図７を参照しつつ図５の回路の動作を説明する。まず電気伝送ケーブルモジュール２００の電源がＯＮされると、電気伝送ケーブルモジュール２００は、初期状態としてアイドル状態に遷移する（Ｓ６０２）。
【００６３】
アイドル状態では、制御回路５１０は比較器５３４に入力される基準値V refを、スケルチ用の固定基準値にセットする。また、制御回路５１０は、スイッチ５２０を比較器５３４の出力を入力とするように切り替える。比較器５３４は、入力がスケルチ用の基準値V ref以下の場合は、“０”を、基準値V refを越える場合は“１”を出力する。スイッチ５２０は比較器５３４の出力をそのまま、ＣＴＬＥ１０４およびバッファアンプ１０５のEnable/ Disableを示す信号としてＣＴＬＥ１０４およびバッファアンプ１０５に入力する。
【００６４】
アイドル状態（Ｓ６０２）中に、電気伝送ケーブルモジュール２００への入力信号波形４０１が、信号のない状態から信号のある状態（高周波信号を含む状態）に遷移した場合、検波器５３０はローパスフィルタ２３２により信号レベルを検出し、線形アンプ２３３を介して比較器５３４に入力する。実施例１と同様に、比較器５３４の入力の立ち上がりには所定時間を要する。そこで、比較器５３４の入力がスケルチ用の基準値V refを越えた時点でアイドル状態から通常状態に遷移するが、比較器入力５０３が安定するまでは、ＶＧＡ１０３によるオートゲインコントロールは待ち状態とする（Ｓ６０５）。すなわち、図６中では、Ｓで示すタイミングまで待ち状態（Ｓ６０５）が継続し、オートゲインコントロールが保留される。
【００６５】
本実施例では、検波回路の判定電圧を可変にする事で、一つの検波器のみでスケルチ機能とＡＧＣ機能を両立する。またＡＤＣが不要で回路構成を簡略化できるという効果がある。このため、チップ面積が削減され、チップコスト低減効果がある。但し、スケルチ機能とＡＧＣ機能を同時に実行出来ないので、スケルチ機能とＡＧＣ機能を交互に動作させる。
【００６６】
図６に示すように、通常状態では、ＡＧＣモードとスケルチモードが交互に実行される。なお、図６のように単純に交互にするほか、ＡＧＣモード２回に対しスケルチモード１回のようにしてもよい。また、入力の変化が小さいと見込まれる場合には、ＡＧＣモードは、動作初期にのみ実施し、その後スケルチモードを継続するようにしてもよい。
【００６７】
図６および図７に示すように、通常状態のＡＧＣモードでは、制御回路５１０は基準値V refをスイープあるいは段階的に増加するように制御する。比較器５３４は入力と基準値V refが一致したタイミングで信号”１”を制御回路５１０に出力する。制御回路５１０は線形アンプ２３３の出力レベルが、当該タイミングにおける基準値V refと等しいことを検知できる。そこで、出力レベル（＝基準値）に応じたゲインを与えるように、ＶＧＡ１０３を制御する。そのためには、予め比較器の入力電力あるいは基準値とＶＧＡのゲインの対応テーブルのデータを準備しておき、そのテーブルに従って利得を決めればよい。ＡＧＣモード時は、ＣＴＬＥ１０４およびバッファアンプ１０５の動作が維持されるよう、スイッチ５２０の入力は”１”に固定され、ＣＴＬＥ１０４およびバッファアンプ１０５にはEnable信号が供給される。なお、本実施例では、基準値V refを段階的に増加させているが、入力信号レベルを検知できればよいので、基準値V refを段階的に減少させてもよい。あるいは、二分探索等の方法を用いてもよい。
【００６８】
図６および図７に示すように、通常状態のスケルチモードでは、制御回路５１０は基準値V refをスケルチ用の基準値V refに固定する。例えばスケルチ用の基準値は、ＡＧＣモードの基準値よりも小さく設定する。スケルチモード時には、スイッチ５２０の入力は、比較器５３４の出力となる。比較器５３４は入力が基準値V refを超えている間、信号”１”をスイッチ５２０に出力する。また、入力が基準値V ref以下になると信号”０”をスイッチ５２０に出力する。これらは、そのままＣＴＬＥ１０４およびバッファアンプ１０５に、Enable信号またはDisable信号として供給される。信号レベルがV ref以下の場合には、送信ＩＣ２１０の出力がないと判断し、アイドル状態（Ｓ６０２）に遷移する。図６に示すように、比較器５３４の入力５０３のレベルがV ref以下となったＬのタイミングでアイドル状態へ遷移している。
【００６９】
なお、図６ではオートゲインコントロールの説明のために、出力信号波形４０２のレベルを変化させているが、出力信号波形以外の信号は一定（低下しない）として示している。
【実施例３】
【００７０】
図８は、本発明の第３の実施例の電気伝送ケーブルモジュールを示す回路ブロック図である。図２の第１の実施例と同様の構成は、同じ符号を付して説明を省略し、異なる部分を説明する。
【００７１】
図２の実施例では、検波器２３０への入力信号はＣＴＬＥ１０２の出力を用いていたが、図８の実施例では、検波器８３０への入力信号はＣＴＬＥ８０４の出力を用いる。このため、第３の実施例では、ＶＧＡ１０３のゲイン制御は、フィードバック制御となっている。一般的には、後段からの信号を元にフィードバック制御を行うほうが、制御対象となる信号の状態を制御に反映しやすい。図８の実施例では、スケルチ制御はＣＴＬＥ８０４に対しては行わず、バッファアンプ１０５に対してのみ行っている。また、図８の例では２つのＣＴＬＥを備えるが、後段のＣＴＬＥ８０４を省略して、ＶＧＡ１０３の出力を検波器２３０の入力としてもよい。
【００７２】
以上説明した実施例によれば、スケルチ機能とＡＧＣ機能の両者を備え、チップコストの増大を抑制しつつ、高い精度の機能を実現する電気伝送ケーブルモジュールを提供することができる。
【００７３】
本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることが可能である。また、各実施例の構成の一部について、他の実施例の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００７４】
１１０，１２０，２３０，５３０，８３０：検波器
１１２，１２２，２３２：ローパスフィルタ
２３４：ＡＤＣ
５３４：比較器
【図１】
2018198391.tif 000003
【図２】
2018198391.tif 000004
【図３】
2018198391.tif 000005
【図４】
2018198391.tif 000006
【図５】
2018198391.tif 000007
【図６】
2018198391.tif 000008
【図７】
2018198391.tif 000009
【図８】
2018198391.tif 000010