(57)【要約】【課題】簡単な回路構成により、動作中のスイッチング素子に発生したさまざまな故障パターンを検出する。【解決手段】電圧変換装置１００は、直流電源１の直流電圧をスイッチングして交流電圧に変換する第１変換回路１１と、第１変換回路１１で変換された交流電圧を整流して直流電圧に変換する第２変換回路１２と、補助スイッチング素子Ｓ１と第１コンデンサＣ１との接続点Ｐの電圧を検出する電圧検出回路２０と、電圧検出回路２０で検出された接続点Ｐの電圧の所定期間における変化を監視し、当該電圧の変化に基づいて、動作中の主スイッチング素子Ｓ２および補助スイッチング素子Ｓ１の一方または両方に発生した故障を検出するＣＰＵ３０（故障検出部）とを備えている。【選択図】図１
2018023199.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の直流電圧をスイッチングして交流電圧に変換する第１変換回路と、
前記第１変換回路で変換された交流電圧を整流して直流電圧に変換する第２変換回路と、を備え、
前記第１変換回路と前記第２変換回路とは、トランスによって絶縁されており、
前記第１変換回路は、主スイッチング素子と、補助スイッチング素子と、入力インダクタと、前記トランスの一次巻線と、第１コンデンサと、第２コンデンサとを有し、
前記直流電源に対して、前記入力インダクタと前記主スイッチング素子とは直列に接続されており、
前記一次巻線と前記第２コンデンサとの直列回路が、前記主スイッチングに対して並列に接続されており、
前記第１コンデンサと前記補助スイッチング素子との直列回路が、前記一次巻線に対して並列に接続されており、
前記第２変換回路は、前記トランスの二次巻線と、前記二次巻線に発生した交流電圧を整流する整流素子と、を有している電圧変換装置において、
前記補助スイッチング素子と前記第１コンデンサとの接続点の電圧を検出する電圧検出回路と、
前記電圧検出回路で検出された前記接続点の電圧の所定期間における変化を監視し、当該電圧の変化に基づいて、動作中の前記主スイッチング素子および前記補助スイッチング素子の一方または両方に発生した故障を検出する故障検出部と、をさらに備えたことを特徴とする電圧変換装置。
【請求項２】
請求項１に記載の電圧変換装置において、
前記所定期間は、前記各スイッチング素子の駆動信号の周期を基準とする短周期および長周期であり、
前記故障検出部は、
前記短周期の期間において、前記各スイッチング素子の一方に、当該スイッチング素子が導通したままの状態となるＯＮ故障が発生したことを検出し、
前記長周期の期間において、前記各スイッチング素子の一方または両方に、当該スイッチング素子が遮断したままの状態となるＯＦＦ故障が発生したことを検出する、ことを特徴とする電圧変換装置。
【請求項３】
請求項２に記載の電圧変換装置において、
前記故障検出部は、
前記直流電源の直流電圧をＶｉｎとしたとき、
前記短周期の期間において、前記接続点の電圧が所定値Ｖｘ（０＜Ｖｘ＜Ｖｉｎ）まで低下した場合に、前記補助スイッチング素子がＯＮ故障したと判定する、ことを特徴とする電圧変換装置。
【請求項４】
請求項２に記載の電圧変換装置において、
前記故障検出部は、
前記長周期の期間において、前記接続点の電圧が上昇を継続している場合に、前記補助スイッチング素子がＯＦＦ故障したと判定する、ことを特徴とする電圧変換装置。
【請求項５】
請求項２に記載の電圧変換装置において、
前記故障検出部は、
前記短周期の期間において、前記接続点の電圧がゼロまたはゼロ近傍まで低下した場合に、前記主スイッチング素子がＯＮ故障したと判定する、ことを特徴とする電圧変換装置。
【請求項６】
請求項２に記載の電圧変換装置において、
前記故障検出部は、
前記長周期の期間において、前記接続点の電圧が所定の勾配αで低下を継続している場合に、前記主スイッチング素子がＯＦＦ故障したと判定する、ことを特徴とする電圧変換装置。
【請求項７】
請求項２に記載の電圧変換装置において、
前記故障検出部は、
前記直流電源の直流電圧をＶｉｎとしたとき、
前記短周期の期間において、前記接続点の電圧がＶｉｎまで低下した場合に、前記補助スイッチング素子がＯＮ故障し、かつ前記主スイッチング素子がＯＦＦ故障したと判定する、ことを特徴とする電圧変換装置。
【請求項８】
請求項２に記載の電圧変換装置において、
前記故障検出部は、
前記直流電源の直流電圧をＶｉｎ、前記主スイッチング素子のデューティをＤとしたとき、
前記短周期の期間において、前記接続点の電圧が［Ｄ／（１−Ｄ）］・Ｖｉｎまで低下した場合に、前記補助スイッチング素子がＯＦＦ故障し、かつ前記主スイッチング素子がＯＮ故障したと判定する、ことを特徴とする電圧変換装置。
【請求項９】
請求項２に記載の電圧変換装置において、
前記故障検出部は、
前記長周期の期間において、前記接続点の電圧が所定の勾配β（β≪α）で低下を継続している場合に、前記主スイッチング素子と前記補助スイッチング素子が共にＯＦＦ故障したと判定する、ことを特徴とする電圧変換装置。
【請求項１０】
請求項１ないし請求項９のいずれかに記載の電圧変換装置において、
前記第２変換回路で変換された直流電圧をスイッチングして交流電圧に変換する第３変換回路を設けた、ことを特徴とする電圧変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータなどの電圧変換装置に関し、特に、入力側のスイッチング素子が動作中に故障した場合の故障検出技術に関する。
【背景技術】
【０００２】
たとえば、入力側と出力側が絶縁された絶縁型ＤＣ−ＤＣコンバータでは、入力側に、直流電源の直流電圧をスイッチングして交流電圧に変換する第１変換回路が設けられ、出力側に、第１変換回路で変換された交流電圧を整流して直流電圧に変換する第２変換回路が設けられる。そして、第１変換回路と第２変換回路とは、トランスによって絶縁されている。
【０００３】
このような絶縁型ＤＣ−ＤＣコンバータには、昇圧チョッパ（ブーストコンバータ）とハーフブリッジ型のＤＣ−ＤＣコンバータとを複合化したブーストハーフブリッジ方式（以下「ＢＨＢ方式」と表記）と呼ばれるものがある。特許文献１〜１０および非特許文献１〜４には、このようなＢＨＢ方式の絶縁型ＤＣ−ＤＣコンバータが記載されている。
【０００４】
ＢＨＢ方式の絶縁型ＤＣ−ＤＣコンバータにおいては、入力側の第１変換回路に、主スイッチング素子と、補助スイッチング素子と、インダクタと、トランスの一次巻線と、２つのコンデンサとが設けられる。直流電源に対してインダクタと主スイッチング素子は直列に接続され、トランスの一次巻線と一方のコンデンサとの直列回路が、主スイッチングに対して並列に接続される。また、他方のコンデンサと補助スイッチング素子との直列回路が、トランスの一次巻線に対して並列に接続される。
【０００５】
出力側の第２変換回路には、たとえば特許文献１の図１１に示されているような、２つの整流素子と、２つのコンデンサと、トランスの二次巻線とを備えた回路、あるいは、特許文献２の図１に示されているような、２つの整流素子と、１つのコンデンサと、１つのインダクタと、中間タップを有するトランスの二次巻線とを備えた回路が設けられる。
【０００６】
第１変換回路の主スイッチング素子と補助スイッチング素子は、所定のデューティで片方づつＯＮする。主スイッチング素子がＯＮの期間では補助スイッチング素子はＯＦＦとなり、補助スイッチング素子がＯＮの期間では主スイッチング素子はＯＦＦとなる。主スイッチング素子がＯＮすると、トランスの一次巻線に一方のコンデンサの電圧が印加されて、トランスの二次巻線に電力が伝達される。このときの一次巻線の電圧は、入力電圧に等しくなる。一方、補助スイッチング素子がＯＮすると、トランスの一次巻線に他方のコンデンサの電圧が印加されて、トランスの二次巻線に電力が伝達される。このときの一次巻線の電圧は、入力電圧とデューティに依存する。
【０００７】
ところで、スイッチング素子の動作中に、何らかの原因によってスイッチング素子に故障が発生する場合がある。この故障には、スイッチング素子へ印加する駆動電圧を停止しても、素子がＯＦＦせずＯＮ（導通状態）のままとなるＯＮ故障と、スイッチング素子へ駆動電圧を印加しても、素子がＯＮせずにＯＦＦ（遮断状態）のままとなるＯＦＦ故障とがある。
【０００８】
動作中のスイッチング素子に発生した故障を検出するために、スイッチング素子の両端電圧を監視することが従来から行われている。たとえば特許文献１１においては、スイッチング素子の両端の電圧値を検出し、検出した電圧値を時系列的に複数回サンプリングし、サンプリングしたデータをウェーブレット変換する。そして、ウェーブレット変換の演算結果のピーク値を基準値と比較し、その比較結果に基づいてスイッチング素子に流れる電流の異常を検出する。
【０００９】
特許文献１１では、１つのスイッチング素子の両端電圧のみに基づいて異常を検出しているので、２つのスイッチング素子に発生するさまざまな故障パターンを検出することは困難である。一方、さまざまな故障パターンを検出するために、２つのスイッチング素子のそれぞれに対して電圧検出回路を設けると、回路構成が複雑となる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許公開２００４／０２６８９０８
【特許文献２】特開２００２−３１５３２４号公報
【特許文献３】特開２００３−９２８７６号公報
【特許文献４】特開２００３−９２８７７号公報
【特許文献５】特開２００３−９２８８１号公報
【特許文献６】特開２００７−１８９８３５号公報
【特許文献７】特開２００７−２３６１５５号公報
【特許文献８】特開２００７−２３６１５６号公報
【特許文献９】特開２００８−７９４５４号公報
【特許文献１０】特開２０１０−２２６９３１号公報
【特許文献１１】特開２００９−１１２１２３号公報
【非特許文献】
【００１１】
【非特許文献１】Shuai Jiang, Dong Cao, Fang Z. Peng and Yuan Li “Grid-Connected Boost-Half-Bridge Photovoltaic Micro Inverter System Using Repetitive Current Control and Maximum Power Point Tracking”, 5-9 Feb. 2012, 2012 Twenty-Seventh Annual IEEE Applied Power Electronics Conference and Exposition (APEC), pp. 590−597
【非特許文献２】Dong Cao, Shuai Jiang, Fang Z. Peng and Yuan Li “Low Cost Transformer Isolated Boost Half-bridge Micro-inverter for Single-phase Grid-connected Photovoltaic System”, 5-9 Feb. 2012 , 2012 Twenty-Seventh Annual IEEE Applied Power Electronics Conference and Exposition (APEC), pp. 71−78
【非特許文献３】Hossein Tahmasebi, “Boost Integrated High Frequency Isolated Half-Bridge ＤＣ−ＤＣ Converter: Analysis, Design, Simulation and Experimental Results”, 2015 A project Report Submitted in Partial Fulfillment of the Requirements for the Degree of MASTER OF ENGINEERING, University of Victoria （https://dspace.library.uvic.ca/bitstream/handle/1828/6427/Tahmasebi_Hossein_MEng_2015.pdf）
【非特許文献４】York Jr, John Benson, ”An Isolated Micro-Converter for Next-Generation Photovoltaic Infrastructure” 2013-04-19 Dissertation submitted to the Faculty of the Virginia Polytechnic Institute and State University （https://vtechworks.lib.vt.edu/bitstream/handle/10919/19326/York_JB_D_2013.pdf）
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明の課題は、簡単な回路構成により、動作中のスイッチング素子に発生したさまざまな故障パターンを検出することが可能な電圧変換装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明に係る電圧変換装置は、直流電源の直流電圧をスイッチングして交流電圧に変換する第１変換回路と、この第１変換回路で変換された交流電圧を整流して直流電圧に変換する第２変換回路とを備えている。第１変換回路と第２変換回路とは、トランスによって絶縁されている。第１変換回路は、主スイッチング素子と、補助スイッチング素子と、入力インダクタと、トランスの一次巻線と、第１コンデンサと、第２コンデンサとを有している。直流電源に対して、入力インダクタと主スイッチング素子とは直列に接続されており、一次巻線と第２コンデンサとの直列回路が、主スイッチングに対して並列に接続されている。また、第１コンデンサと補助スイッチング素子との直列回路が、一次巻線に対して並列に接続されている。第２変換回路は、トランスの二次巻線と、二次巻線に発生した交流電圧を整流する整流素子とを有している。本発明では、さらに、補助スイッチング素子と第１コンデンサとの接続点の電圧を検出する電圧検出回路と、この電圧検出回路で検出された上記接続点の電圧の所定期間における変化を監視し、当該電圧の変化に基づいて、動作中の主スイッチング素子および補助スイッチング素子の一方または両方に発生した故障を検出する故障検出部とが設けられる。
【００１４】
補助スイッチング素子と第１コンデンサとの接続点の電圧は、動作中の各スイッチング素子に発生した故障の態様に応じて、異なる変化を示す。したがって、この接続点の電圧の所定期間における変化を監視することにより、さまざまな故障パターンを検出することが可能となる。また、１箇所の電圧のみを監視すればよく、主スイッチング素子と補助スイッチング素子のそれぞれに対して電圧検出回路を設ける必要がないので、回路構成が簡単となる。
【００１５】
前記の所定期間は、たとえば、各スイッチング素子の駆動信号の周期を基準とする短周期および長周期である。故障検出部は、短周期の期間において、各スイッチング素子の一方に、当該スイッチング素子が導通したままの状態となるＯＮ故障が発生したことを検出する。また、故障検出部は、長周期の期間において、各スイッチング素子の一方または両方に、当該スイッチング素子が遮断したままの状態となるＯＦＦ故障が発生したことを検出する。
【００１６】
具体的には、故障検出部は、たとえば以下のようにして各スイッチング素子の動作中の故障を検出する。
【００１７】
直流電源の直流電圧をＶｉｎとしたとき、短周期の期間において、前記接続点の電圧が所定値Ｖｘ（０＜Ｖｘ＜Ｖｉｎ）まで低下した場合、故障検出部は、補助スイッチング素子がＯＮ故障したと判定する。
【００１８】
長周期の期間において、前記接続点の電圧が上昇を継続している場合、故障検出部は、補助スイッチング素子がＯＦＦ故障したと判定する。
【００１９】
短周期の期間において、前記接続点の電圧がゼロまたはゼロ近傍まで低下した場合、故障検出部は、主スイッチング素子がＯＮ故障したと判定する。
【００２０】
長周期の期間において、前記接続点の電圧が所定の勾配αで低下を継続している場合、故障検出部は、主スイッチング素子がＯＦＦ故障したと判定する。
【００２１】
直流電源の直流電圧をＶｉｎとしたとき、短周期の期間において、前記接続点の電圧がＶｉｎまで低下した場合、故障検出部は、補助スイッチング素子がＯＮ故障し、かつ主スイッチング素子がＯＦＦ故障したと判定する。
【００２２】
直流電源の直流電圧をＶｉｎ、主スイッチング素子のデューティをＤとしたとき、短周期の期間において、前記接続点の電圧が［Ｄ／（１−Ｄ）］・Ｖｉｎまで低下した場合、故障検出部は、補助スイッチング素子がＯＦＦ故障し、かつ主スイッチング素子がＯＮ故障したと判定する。
【００２３】
長周期の期間において、前記接続点の電圧が所定の勾配β（β≪α）で低下を継続している場合、故障検出部は、主スイッチング素子と補助スイッチング素子が共にＯＦＦ故障したと判定する。
【００２４】
本発明では、第２変換回路で変換された直流電圧をスイッチングして交流電圧に変換する第３変換回路を設けてもよい。
【発明の効果】
【００２５】
本発明によれば、簡単な回路構成により、動作中のスイッチング素子に発生したさまざまな故障パターンを検出することが可能な電圧変換装置を提供することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１実施形態に係る電圧変換装置の回路図である。
【図２】主スイッチング素子Ｓ２と補助スイッチング素子Ｓ１のゲート信号を示した図である。
【図３】電圧変換装置の各部の電圧および電流を示した図である。
【図４】電圧変換装置の各部の電圧および電流の波形図である。
【図５Ａ】正常状態における区間Ａの電流経路を示した回路図である。
【図５Ｂ】正常状態における区間Ｂの電流経路を示した回路図である。
【図５Ｃ】正常状態における区間Ｃの電流経路を示した回路図である。
【図５Ｄ】正常状態における区間Ｄの電流経路を示した回路図である。
【図５Ｅ】正常状態における区間Ｅの電流経路を示した回路図である。
【図５Ｆ】正常状態における区間Ｆの電流経路を示した回路図である。
【図６】動作中にＳ１がＯＮ故障した場合の動作を説明する図である。
【図７】動作中にＳ１がＯＦＦ故障した場合の動作を説明する図である。
【図８】動作中にＳ２がＯＮ故障した場合の動作を説明する図である。
【図９】動作中にＳ２がＯＦＦ故障した場合の動作を説明する図である。
【図１０】動作中にＳ１とＳ２がＯＮ故障した場合の動作を説明する図である。
【図１１】動作中にＳ１がＯＮ故障し、Ｓ２がＯＦＦ故障した場合の動作を説明する図である。
【図１２】動作中にＳ１がＯＦＦ故障し、Ｓ２がＯＮ故障した場合の動作を説明する図である。
【図１３】動作中にＳ１とＳ２がＯＦＦ故障した場合の動作を説明する図である。
【図１４】故障判定テーブルを示した図である。
【図１５】本発明の第２実施形態に係る電圧変換装置の回路図である。
【発明を実施するための形態】
【００２７】
本発明に係る電圧変換装置の実施形態につき、図面を参照しながら説明する。各図において、同一の部分または対応する部分には、同一の符号を付してある。
【００２８】
最初に、図１を参照して、第１実施形態に係る電圧変換装置の構成を説明する。図１において、電圧変換装置１００は、前述のＢＨＢ（ブーストハーフブリッジ）方式の絶縁型ＤＣ−ＤＣコンバータであって、リレー１０、第１変換回路１１、第２変換回路１２、ＣＰＵ３０、およびゲートドライバ４０を備えている。第１変換回路１１と第２変換回路１２は、トランスＴｒによって絶縁されている。この電圧変換装置１００は、たとえば車両に搭載され、バッテリ電圧を昇圧して車載機器などの負荷に供給するＤＣ−ＤＣコンバータとして利用される。
【００２９】
リレー１０は、直流電源１の正極と第１変換回路１１との間に接続されている。直流電源１の負極は、グランドＧに接地されている。リレー１０の動作は、ＣＰＵ３０からの信号によって制御される。
【００３０】
第１変換回路１１は、直流電源１の直流電圧をスイッチングし、かつ昇圧して交流電圧に変換する回路であり、補助スイッチング素子Ｓ１と、主スイッチング素子Ｓ２と、入力インダクタＬｉｎと、トランスＴｒの一次巻線Ｗ１と、コンデンサＣ１およびＣ２とを有している。スイッチング素子Ｓ１およびＳ２は、それぞれＦＥＴ（電界効果トランジスタ）からなる。コンデンサＣ１は本発明における「第１コンデンサ」に相当し、コンデンサＣ２は本発明における「第２コンデンサ」に相当する。第１変換回路１１の回路構成は、非特許文献３の図２．１に示されている回路構成と同じである。
【００３１】
補助スイッチング素子Ｓ１のソースは、主スイッチング素子Ｓ２のドレインに接続されており、これらの接続点とリレー１０との間に、入力インダクタＬｉｎが接続されている。
【００３２】
補助スイッチング素子Ｓ１のドレイン・ソース間には、等価的に寄生容量Ｃｓ１と寄生ダイオードＤ１の並列回路が接続されている。同様に、主スイッチング素子Ｓ２のドレイン・ソース間には、等価的に寄生容量Ｃｓ２と寄生ダイオードＤ２の並列回路が接続されている。また、トランスＴｒの一次巻線Ｗ１には、等価的に漏れインダクタンスＬｋが直列に接続されている。
【００３３】
補助スイッチング素子Ｓ１のドレインは、コンデンサＣ１の一端に接続されており、コンデンサＣ１の他端は、コンデンサＣ２の一端に接続されている。コンデンサＣ２の他端は、グランドＧに接地されている。コンデンサＣ１、Ｃ２の接続点と、スイッチング素子Ｓ１、Ｓ２の接続点との間に、トランスＴｒの一次巻線Ｗ１と漏れインダクタンスＬｋとの直列回路が接続されている。
【００３４】
以上の結果、第１変換回路１１においては、直流電源１に対して、入力インダクタＬｉｎと主スイッチング素子Ｓ２とが直列に接続され、一次巻線Ｗ１とコンデンサＣ２との直列回路が、主スイッチングＳ２に対して並列に接続され、コンデンサＣ１と補助スイッチング素子Ｓ１との直列回路が、一次巻線Ｗ１に対して並列に接続されている。
【００３５】
第２変換回路１２は、第１変換回路１１により昇圧された交流電圧を整流して、直流電圧に変換する回路であり、トランスＴｒの二次巻線Ｗ２と、この二次巻線Ｗ２に発生した交流電圧を整流するダイオードＤ３、Ｄ４と、整流された電圧を平滑化するコンデンサＣ３、Ｃ４とを有している。ダイオードＤ３、Ｄ４は、本発明における「整流素子」の一例である。この第２変換回路１２の回路構成も、非特許文献３の図２．１に示されている回路構成と同じである。
【００３６】
ダイオードＤ３のカソードは、コンデンサＣ３の一端に接続されており、ダイオードＤ３のアノードは、ダイオードＤ４のカソードに接続されている。ダイオードＤ４のアノードは、グランドＧに接地されている。コンデンサＣ３の他端は、コンデンサＣ４の一端に接続されており、コンデンサＣ４の他端は、グランドＧに接地されている。トランスＴｒの二次巻線Ｗ２は、ダイオードＤ３およびＤ４の接続点と、コンデンサＣ３およびＣ４の接続点との間に接続されている。ダイオードＤ３とコンデンサＣ３との接続点と、グランドＧとの間には、負荷Ｒｏが接続されている。
【００３７】
第１変換回路１１における補助スイッチング素子Ｓ１とコンデンサＣ１との接続点Ｐと、グランドＧとの間には、分圧抵抗Ｒ１、Ｒ２からなる電圧検出回路２０が接続されている。分圧抵抗Ｒ１、Ｒ２の接続点とグランドＧとの間には、ノイズ除去用のコンデンサＣｆが接続されている。さらに、抵抗Ｒ２およびコンデンサＣｆの両端は、ＣＰＵ３０の所定の入力ポート（図示省略）に接続されている。
【００３８】
ＣＰＵ３０は、電圧検出回路２０の出力、すなわち抵抗Ｒ２の両端の電圧を取り込んで、接続点ＰとグランドＧとの間の電圧（コンデンサＣ１の電圧とコンデンサＣ２の電圧との和）を監視する。そして、この電圧に基づいて、スイッチング素子Ｓ１、Ｓ２の動作中の故障を検出する。故障検出の具体的な方法については、後で詳しく説明する。また、ＣＰＵ３０は、スイッチング素子Ｓ１、Ｓ２のＯＮ・ＯＦＦを制御するための制御信号をゲートドライバ４０に与え、リレー１０のＯＮ・ＯＦＦを制御するための制御信号をリレー１０に与える。さらに、ＣＰＵ３０は、スイッチング素子Ｓ１、Ｓ２の故障を検出した場合に、これを報知するための故障報知信号を外部へ出力する。ＣＰＵ３０は、本発明における「故障検出部」の一例である。
【００３９】
ゲートドライバ４０は、ＣＰＵ３０からの制御信号に基づいて、スイッチング素子Ｓ１、Ｓ２をＯＮ・ＯＦＦさせるための駆動信号を生成する。この駆動信号は、たとえば所定のデューティを持ったＰＷＭ（Pulse Width Modulation）信号であり、スイッチング素子Ｓ１、Ｓ２の各ゲートへ与えられる。図２は、駆動信号（ゲート信号）の一例を示しており、（ａ）は主スイッチング素子Ｓ２のゲートに印加されるゲート信号、（ｂ）は補助スイッチング素子Ｓ１のゲートに印加されるゲート信号である。Ｔはゲート信号の周期を表しており、Ｄはデューティを表している。スイッチング素子Ｓ１、Ｓ２は、それぞれのゲート信号がＨ（High）レベルの区間でＯＮとなり、Ｌ（Low）レベルの区間でＯＦＦとなる。前述したように、スイッチング素子Ｓ１、Ｓ２は交互にＯＮし、一方がＯＮのときは他方はＯＦＦとなる。（実際には、スイッチング素子Ｓ１、Ｓ２が同時にＯＮ状態とならないようデッドタイム区間が設けられるが、図２ではこれを省略してある。）
【００４０】
上述した電圧変換装置１００の動作は、概略以下のとおりである。電圧変換装置１００は、リレー１０がＯＮとなり、スイッチング素子Ｓ１、Ｓ２の各ゲートに、ゲートドライバ４０からゲート信号が印加されることによって、動作を開始する。補助スイッチング素子Ｓ１がＯＦＦで、主スイッチング素子Ｓ２がＯＮのときは、直流電源１により入力インダクタＬｉｎにエネルギーが蓄積される。この蓄積エネルギーは、主スイッチング素子Ｓ２のデューティＤによって決まる。また、コンデンサＣ２の電圧がトランスＴｒの一次巻線Ｗ１に印加されて、二次巻線Ｗ２へ伝達され、負荷Ｒｏに電力が供給される。このときのコンデンサＣ２の電圧は、直流電源１の電圧とほぼ等しくなる。
【００４１】
次に、主スイッチング素子Ｓ２がＯＦＦになると、昇圧動作が開始され、入力インダクタＬｉｎに蓄積されたエネルギーが、寄生ダイオードＤ１を介してコンデンサＣ１、Ｃ２を充電する。そして、続く補助スイッチング素子Ｓ１のＯＮによって、コンデンサＣ１の電圧がトランスＴｒの一次巻線Ｗ１に印加されて、昇圧された電圧が二次巻線Ｗ２へ伝達され、負荷Ｒｏに電力が供給される。このときのコンデンサＣ１の電圧は、直流電源１の電圧とデューティＤとによって決まる。
【００４２】
図３は、電圧変換装置１００の各部の電圧および電流を示している。なお、図３においては、図１のＰ点より後段の部分の図示を省略してある。図３は、非特許文献３の図２．１と基本的に同じであり、図中の各符号の定義は、以下のとおりである。
Ｖｉｎ：入力電圧（直流電源１の電圧）
Ｖｏ：出力電圧
Ｖｓ１：補助スイッチング素子Ｓ１の両端電圧
Ｖｓ２：主スイッチング素子Ｓ２の両端電圧
Ｖｃ１：コンデンサＣ１の両端電圧
Ｖｃ２：コンデンサＣ２の両端電圧
Ｖｃ３：コンデンサＣ３の両端電圧
Ｖｃ４：コンデンサＣ４の両端電圧
Ｖｍ：監視電圧（Ｐ点の電圧）
Ｖｐ：トランスＴｒの一次巻線Ｗ１の両端電圧
Ｖｓ：トランスＴｒの二次巻線Ｗ２の両端電圧
ＶＬｉｎ：入力インダクタＬｉｎの両端電圧
ＶＬＫ：漏れインダクタンスＬｋの両端電圧
ｉｉｎ：入力電流
ｉｏ：出力電流
ｉＳＷ１：補助スイッチング素子Ｓ１に流れる電流
ｉＳＷ２：主スイッチング素子Ｓ２に流れる電流
ｉＬＫ：漏れインダクタンスＬｋに流れる電流
【００４３】
図３において、リレー１０がＯＮして回路が動作している定常状態では、図中にも示されているように、Ｖｃ１、Ｖｃ２、Ｖｍ、Ｖｃ３、Ｖｃ４、およびＶｏは、それぞれ以下の式から算出することができる。なお、Ｄは図２に示したデューティ、ＮはトランスＴｒの巻数比である。
Ｖｃ１＝［Ｄ／（１−Ｄ）］・Ｖｉｎ
Ｖｃ２＝Ｖｉｎ
Ｖｍ＝Ｖｃ１＋Ｖｃ２＝［１／（１−Ｄ）］・Ｖｉｎ
Ｖｃ３＝Ｖｃ１・Ｎ＝［Ｄ／（１−Ｄ）］・Ｖｉｎ・Ｎ
Ｖｃ４＝Ｖｃ２・Ｎ＝Ｖｉｎ・Ｎ
Ｖｏ＝Ｖｃ３＋Ｖｃ４＝［１／（１−Ｄ）］・Ｖｉｎ・Ｎ
【００４４】
上式より、コンデンサＣ２の電圧Ｖｃ２は入力電圧Ｖｉｎに等しく、コンデンサＣ１の電圧Ｖｃ１は、入力電圧ＶｉｎとデューティＤによって決まることがわかる。後述するように、本発明では、Ｖｃ１とＶｃ２の和である監視電圧Ｖｍの変化に基づいて、スイッチング素子Ｓ１、Ｓ２の故障を検出する。
【００４５】
図４は、図３の各部の電圧および電流の１周期分の波形を示している。本図は、非特許文献３の図２．２を引用したものである。横軸のｔ０〜ｔ６は、それぞれ以下のタイミングを表している。ｔ０は、補助スイッチング素子Ｓ１がＯＦＦした直後のタイミングである。ｔ１は、主スイッチング素子Ｓ２のゲート信号Ｖｇｓ２が立ち上がる（ＬからＨになる）タイミングである。ｔ２は、ゲート信号Ｖｇｓ２によって主スイッチング素子Ｓ２がＯＮするタイミングである。ｔ３は、主スイッチング素子Ｓ２のゲート信号Ｖｇｓ２が立ち下がる（ＨからＬになる）タイミングである。ｔ４は、補助スイッチング素子Ｓ１のゲート信号Ｖｇｓ１が立ち上がる（ＬからＨになる）タイミングである。ｔ５は、ゲート信号Ｖｇｓ１によって補助スイッチング素子Ｓ１がＯＮするタイミングである。ｔ６は、補助スイッチング素子Ｓ１のゲート信号Ｖｇｓ１が立ち下がる（ＨからＬになる）タイミングである。
【００４６】
図５Ａ〜図５Ｆは、１周期内の所定区間における第１変換回路１１と第２変換回路１２の電流経路を示している。各図の下の波形図は、区間Ａ〜Ｆを表示するために、図４の波形図の一部を抜粋したものである。
【００４７】
図５Ａは、区間Ａ（ｔ０〜ｔ１）における電流経路を示している。区間Ａでは、スイッチング素子Ｓ１、Ｓ２はいずれもＯＦＦ状態にある。第１変換回路１１においては、補助スイッチング素子Ｓ１のＯＦＦと同時に、寄生コンデンサＣｓ１の充電が開始され、電圧Ｖｓ１はＶｃ１＋Ｖｃ２まで上昇する。一方、主スイッチング素子Ｓ２の寄生コンデンサＣｓ２は放電し、電圧Ｖｓ２はゼロまで低下する。入力電流ｉｉｎは最小値となり、漏れインダクタンス電流ｉＬＫは正のピーク値となる。第２変換回路１２においては、ダイオードＤ３に流れていた電流ｉＤ３はそのまま流れ続ける。
【００４８】
図５Ｂは、区間Ｂ（ｔ１〜ｔ２）における電流経路を示している。区間Ｂでは、補助スイッチング素子Ｓ１はＯＦＦを継続し、主スイッチング素子Ｓ２はＯＮに切り替わる直前の状態にある。第１変換回路１１においては、ｔ１のタイミングでダイオードＤ２が導通する。このダイオードＤ２に流れる電流がゼロになるまでは、スイッチング素子Ｓ２はＯＮしない。入力電流ｉｉｎは最小値から増加し始め、漏れインダクタンス電流ｉＬＫはゼロまで減少する。第２変換回路１２においては、ダイオードＤ３に流れていた電流ｉＤ３は、ゼロまで減少する。
【００４９】
図５Ｃは、区間Ｃ（ｔ２〜ｔ３）における電流経路を示している。区間Ｃでは、主スイッチング素子Ｓ２がＯＮとなり、補助スイッチング素子Ｓ１はＯＦＦを維持する。第１変換回路１１においては、コンデンサＣ２の電圧Ｖｃ２が、一次巻線Ｗ１と漏れインダクタンスＬｋとの直列回路の両端に印加されて、一次巻線Ｗ１の電圧Ｖｐの極性が正から負へ反転する（図４参照）。入力電流ｉｉｎは増加を続け、漏れインダクタンス電流ｉＬＫはゼロから負方向へ増加し始める。第２変換回路１２においては、ダイオードＤ４が導通し、このダイオードＤ４に電流ｉＤ４が流れ始める。また、二次巻線Ｗ２の電圧Ｖｓの極性が正から負へ反転する（図４参照）。
【００５０】
図５Ｄは、区間Ｄ（ｔ３〜ｔ４）における電流経路を示している。区間Ｄでは、スイッチング素子Ｓ１はＯＦＦ状態を維持し、スイッチング素子Ｓ２もＯＮからＯＦＦに切り替わる。第１変換回路１１においては、寄生コンデンサＣｓ２がＶｓ２＝Ｖｃ１＋Ｖｃ２となるまで充電されるとともに、寄生コンデンサＣｓ１がＶｓ１＝０となるまで放電する。入力電流ｉｉｎは最大となり、漏れインダクタンス電流ｉＬＫは負のピーク値となる。第２変換回路１２においては、ダイオードＤ４に電流ｉＤ４が流れ続ける。
【００５１】
図５Ｅは、区間Ｅ（ｔ４〜ｔ５）における電流経路を示している。区間Ｅでは、主スイッチング素子Ｓ２はＯＦＦを維持し、補助スイッチング素子Ｓ１はＯＮに切り替わる直前の状態にある。第１変換回路１１においては、寄生コンデンサＣｓ１の放電終了と同時に、寄生ダイオードＤ１に電流が流れ始める。このダイオードＤ１の電流がゼロになるまで、補助スイッチング素子Ｓ１はＯＮしない。入力電流ｉｉｎは最大値から減少し始め、漏れインダクタンス電流ｉＬＫは負のピーク値からゼロまで減少する。第２変換回路１２においては、ダイオードＤ４に流れていた電流ｉＤ４は、ゼロまで減少する。
【００５２】
図５Ｆは、区間Ｆ（ｔ５〜ｔ６）における電流経路を示している。区間Ｆでは、補助スイッチング素子Ｓ１がＯＮとなり、主スイッチング素子Ｓ２はＯＦＦを維持する。第１変換回路１１においては、入力電流ｉｉｎは最小値まで減少し、漏れインダクタンス電流ｉＬＫはゼロから正のピーク値まで増加する。第２変換回路１２においては、ダイオードＤ３が導通して、このダイオードＤ３に電流ｉＤ３が流れる。タイミングｔ６で補助スイッチング素子Ｓ１がＯＦＦになると、図５Ａに戻って次の周期へ移行する。
【００５３】
次に、スイッチング素子Ｓ１、Ｓ２の一方または両方が動作中に故障した場合の故障検出方法について、図６〜図１３を参照しながら説明する。なお、故障が発生する前（正常状態）のコンデンサＣ１、Ｃ２の電圧Ｖｃ１、Ｖｃ２は、それぞれ、Ｖｃ１＝［Ｄ／（１−Ｄ）］・Ｖｉｎ、Ｖｃ２＝Ｖｉｎとする。
【００５４】
＜Ｓ１がＯＮ故障した場合＞
図６は、補助スイッチング素子Ｓ１が、動作中にＯＮ故障した状態を示している。ここでは、各スイッチング素子Ｓ１、Ｓ２を簡略化した回路記号で示してある（図７以下も同様）。この場合、（ａ）、（ｂ）のように、ＯＮ故障した補助スイッチング素子Ｓ１は導通したままの状態となり、主スイッチング素子Ｓ２は、正常にＯＮ・ＯＦＦ動作を行える状態にある。（ｃ）は、スイッチング素子Ｓ１、Ｓ２のＯＮ・ＯＦＦ動作と、各電圧Ｖｉｎ、Ｖｃ１、Ｖｃ２、Ｖｍの変化の様子を示したタイムチャートである。
【００５５】
補助スイッチング素子Ｓ１にＯＮ故障が発生すると、主スイッチング素子Ｓ２が図６（ａ）のようにＯＮしている区間では、コンデンサＣ１がグランドＧに接続されるため、Ｖｃ１は急速にゼロまたはゼロ近傍（以下、両者を含めて「ほぼゼロ」という）まで低下する（Ｖｃ１＝０、Ｖｃ１≒０）。そして、図６（ｂ）のように主スイッチング素子Ｓ２がＯＦＦになると、コンデンサＣ１がグランドＧから切り離されて、Ｖｃ１は急速に初期値まで戻る（Ｖｃ１＝［Ｄ／（１−Ｄ）］・Ｖｉｎ）。以後、主スイッチング素子Ｓ２のＯＮ・ＯＦＦに応じて、Ｖｃ１は上記の変化を繰り返す。この様子が図６（ｃ）のＶｃ１に示されている。
【００５６】
一方、主スイッチング素子Ｓ２がＯＮの区間では、コンデンサＣ２は、一次巻線Ｗ１および漏れインダクタンスＬｋを介してグランドＧに接続されるため、Ｖｃ２はＶｉｎから緩やかに減少する。そして、主スイッチング素子Ｓ２がＯＦＦになると、コンデンサＣ２がグランドＧから切り離されて、Ｖｃ２は再びＶｉｎまで上昇する（Ｖｃ２＝Ｖｉｎ）。この様子が図６（ｃ）のＶｃ２に示されている。
【００５７】
Ｖｃ１とＶｃ２が上記のように変化する結果、Ｐ点の電圧、すなわち監視電圧Ｖｍ（＝Ｖｃ１＋Ｖｃ２）は、図６（ｃ）のＶｍに示されるように、最初の１周期Ｔにおいて急速に低下する。但し、Ｖｃ２がゼロになることはないので、監視電圧Ｖｍもゼロまでは低下せず、０＜Ｖｘ＜Ｖｉｎの範囲にある所定値Ｖｘまで低下する。その後も、監視電圧Ｖｍは平均でＶｘを維持する（図６（ｃ）では便宜上、Ｖｘを平均値で表してある）。
【００５８】
なお、ここでは、Ｖｍの変化を監視する所定期間として１周期Ｔが設定されている。この１周期Ｔは、本発明における「短周期」の一例である。短周期と、これより長い後述の長周期とは、スイッチング素子Ｓ１、Ｓ２の駆動信号（図２のゲート信号）の周期Ｔを基準としている。短周期は、１周期Ｔに限らず、たとえば２周期（２Ｔ）であってもよい。
【００５９】
このように、補助スイッチング素子Ｓ１がＯＮ故障した場合は、監視電圧Ｖｍが所定値Ｖｘ（０＜Ｖｘ＜Ｖｉｎ）まで急速に低下するので、分圧抵抗Ｒ２（図１）の両端電圧、すなわち電圧検出回路２０の出力も急速に低下する。ＣＰＵ３０は、電圧検出回路２０の出力を取り込んで、監視電圧Ｖｍの変化を分析し、Ｖｍが１周期Ｔ内で所定値Ｖｘまで低下しておれば、補助スイッチング素子Ｓ１がＯＮ故障したと判定する。この判定に基づき、ＣＰＵ３０はゲートドライバ４０に対して、ゲート信号の停止を指令するとともに、リレー１０をＯＦＦに切り替える。これにより、電圧変換装置１００の動作が停止する。また、ＣＰＵ３０は、補助スイッチング素子Ｓ１がＯＮ故障したことを報知するための、故障報知信号を外部へ出力する。
＜Ｓ１がＯＦＦ故障した場合＞
図７は、補助スイッチング素子Ｓ１が、動作中にＯＦＦ故障した状態を示している。この場合、（ａ）、（ｂ）のように、ＯＦＦ故障した補助スイッチング素子Ｓ１は遮断したままの状態となり、主スイッチング素子Ｓ２は、正常にＯＮ・ＯＦＦ動作を行える状態にある。（ｃ）は、スイッチング素子Ｓ１、Ｓ２のＯＮ・ＯＦＦ動作と、各電圧Ｖｉｎ、Ｖｃ１、Ｖｃ２、Ｖｍの変化の様子を示したタイムチャートである。
【００６０】
補助スイッチング素子Ｓ１にＯＦＦ故障が発生すると、コンデンサＣ１は、放電経路が断たれる一方、主スイッチング素子Ｓ２のＯＮ・ＯＦＦによる昇圧電圧が寄生ダイオードＤ１を通して印加され、充電が継続される。このため、コンデンサＣ１の電圧Ｖｃ１は、図７（ｃ）のように上昇を続ける。一方、コンデンサＣ２の電圧Ｖｃ２は、Ｖｉｎのままである。
【００６１】
この結果、Ｐ点の電圧、すなわち監視電圧Ｖｍ（＝Ｖｃ１＋Ｖｃ２）は、図７（ｃ）に示されるように、複数周期Ｔ’にわたって、Ｖｃ１とともに上昇を続ける。そして、主スイッチング素子Ｓ２のデューティＤを小さくしても、監視電圧Ｖｍが上昇を続けることに変わりはない。複数周期Ｔ’は、本発明における「長周期」の一例である。
【００６２】
このように、補助スイッチング素子Ｓ１がＯＦＦ故障した場合は、監視電圧Ｖｍが上昇し続ける。ＣＰＵ３０は、電圧検出回路２０の出力を取り込んで、監視電圧Ｖｍの変化を分析し、Ｖｍが複数周期Ｔ’にわたって上昇を続けておれば、補助スイッチング素子Ｓ１がＯＦＦ故障したと判定する。この判定に基づき、ＣＰＵ３０はゲートドライバ４０に対して、ゲート信号の停止を指令するとともに、リレー１０をＯＦＦに切り替える。これにより、電圧変換装置１００の動作が停止する。また、ＣＰＵ３０は、補助スイッチング素子Ｓ１がＯＦＦ故障したことを報知するための、故障報知信号を外部へ出力する。
【００６３】
＜Ｓ２がＯＮ故障した場合＞
図８は、主スイッチング素子Ｓ２が、動作中にＯＮ故障した状態を示している。この場合、（ａ）、（ｂ）のように、ＯＮ故障した主スイッチング素子Ｓ２は導通したままの状態となり、補助スイッチング素子Ｓ１は、正常にＯＮ・ＯＦＦ動作を行える状態にある。（ｃ）は、スイッチング素子Ｓ１、Ｓ２のＯＮ・ＯＦＦ動作と、各電圧Ｖｉｎ、Ｖｃ１、Ｖｃ２、Ｖｍの変化の様子を示したタイムチャートである。
【００６４】
主スイッチング素子Ｓ２にＯＮ故障が発生すると、補助スイッチング素子Ｓ１のＯＮ区間（図８（ａ））において、コンデンサＣ１、Ｃ２が共にグランドＧに接続される。このため、図８（ｃ）のように、各コンデンサの電圧Ｖｃ１、Ｖｃ２は、急速にほぼゼロまで低下する。
【００６５】
この結果、Ｐ点の電圧、すなわち監視電圧Ｖｍ（＝Ｖｃ１＋Ｖｃ２）は、図８（ｃ）のように、最初の１周期Ｔにおいて急速にほぼゼロまで低下する（Ｖｍ＝０、Ｖｍ≒０）。
【００６６】
ＣＰＵ３０は、電圧検出回路２０の出力を取り込んで、監視電圧Ｖｍの変化を分析し、Ｖｍが１周期Ｔ内でほぼゼロまで低下しておれば、主スイッチング素子Ｓ２がＯＮ故障したと判定する。この判定に基づき、ＣＰＵ３０はゲートドライバ４０に対して、ゲート信号の停止を指令するとともに、リレー１０をＯＦＦに切り替える。これにより、電圧変換装置１００の動作が停止する。また、ＣＰＵ３０は、主スイッチング素子Ｓ２がＯＮ故障したことを報知するための、故障報知信号を外部へ出力する。
【００６７】
＜Ｓ２がＯＦＦ故障した場合＞
図９は、主スイッチング素子Ｓ２が、動作中にＯＦＦ故障した状態を示している。この場合、（ａ）、（ｂ）のように、ＯＦＦ故障した主スイッチング素子Ｓ２は遮断したままの状態となり、補助スイッチング素子Ｓ１は、正常にＯＮ・ＯＦＦ動作を行える状態にある。（ｃ）は、スイッチング素子Ｓ１、Ｓ２のＯＮ・ＯＦＦ動作と、各電圧Ｖｉｎ、Ｖｃ１、Ｖｃ２、Ｖｍの変化の様子を示したタイムチャートである。
【００６８】
主スイッチング素子Ｓ２にＯＦＦ故障が発生すると、補助スイッチング素子Ｓ１のＯＮ区間（図９（ａ））とＯＦＦ区間（図９（ｂ））のいずれにおいても、コンデンサＣ２の電圧Ｖｃ２は、図９（ｃ）のように、Ｖｉｎのままである。一方、主スイッチング素子Ｓ２による昇圧動作が行われないため、コンデンサＣ１の電圧Ｖｃ１は、図９（ｃ）のように、コンデンサＣ１の放電によって徐々に低下してゆき、最終的にゼロとなる。
【００６９】
この結果、Ｐ点の電圧、すなわち監視電圧Ｖｍ（＝Ｖｃ１＋Ｖｃ２）は、図９（ｃ）のように、複数周期Ｔ’にわたって勾配αで徐々に低下してゆき、最終的にはＶｉｎとなる。
【００７０】
このように、主スイッチング素子Ｓ２がＯＦＦ故障した場合は、監視電圧Ｖｍが低下し続ける。ＣＰＵ３０は、電圧検出回路２０の出力を取り込んで、監視電圧Ｖｍの変化を分析し、Ｖｍが複数周期Ｔ’にわたって低下を続けておれば、主スイッチング素子Ｓ２がＯＦＦ故障したと判定する。この判定に基づき、ＣＰＵ３０はゲートドライバ４０に対して、ゲート信号の停止を指令するとともに、リレー１０をＯＦＦに切り替える。これにより、電圧変換装置１００の動作が停止する。また、ＣＰＵ３０は、主スイッチング素子Ｓ２がＯＦＦ故障したことを報知するための、故障報知信号を外部へ出力する。
【００７１】
＜Ｓ１、Ｓ２がＯＮ故障した場合＞
図１０は、補助スイッチング素子Ｓ１と主スイッチング素子Ｓ２の双方が動作中にＯＮ故障した状態を示している。この場合、（ａ）のように、スイッチング素子Ｓ１、Ｓ２は共に導通したままの状態となる。（ｂ）はスイッチング素子Ｓ１、Ｓ２のＯＮ・ＯＦＦ動作と、各電圧Ｖｉｎ、Ｖｃ１、Ｖｃ２、Ｖｍの変化の様子を示したタイムチャートである。
【００７２】
双方のスイッチング素子Ｓ１、Ｓ２にＯＮ故障が発生すると、コンデンサＣ１、Ｃ２が共にグランドＧに接続されるため、図１０（ｂ）のように、各コンデンサの電圧Ｖｃ１、Ｖｃ２は、急速にほぼゼロまで低下する。この結果、監視電圧Ｖｍ（＝Ｖｃ１＋Ｖｃ２）は、図１０（ｂ）のように、最初の１周期Ｔにおいて急速にほぼゼロまで低下する（Ｖｍ＝０、Ｖｍ≒０）。
【００７３】
このように、双方のスイッチング素子Ｓ１、Ｓ２がＯＮ故障した場合は、１周期内で監視電圧Ｖｍが急速にほぼゼロまで低下する。しかしながら、この現象は、図８に示した、主スイッチング素子Ｓ２のＯＮ故障の場合と同じ現象である。したがって、少なくとも主スイッチング素子Ｓ２がＯＮ故障したことは判定可能である。しかるに、これに加えて、補助スイッチング素子Ｓ１もＯＮ故障したかどうかを判定することは不可能である。結局、図１０の場合は、図８の場合と区別がつかないことから、スイッチング素子Ｓ１、Ｓ２の同時ＯＮ故障は検出できないことになる。
【００７４】
＜Ｓ１がＯＮ故障、Ｓ２がＯＦＦ故障した場合＞
図１１は、補助スイッチング素子Ｓ１が動作中にＯＮ故障し、主スイッチング素子Ｓ２が動作中にＯＦＦ故障した状態を示している。この場合、（ａ）のように、ＯＮ故障した補助スイッチング素子Ｓ１は導通したままの状態となり、ＯＦＦ故障した主スイッチング素子Ｓ２は遮断したままの状態となる。（ｂ）は、スイッチング素子Ｓ１、Ｓ２のＯＮ・ＯＦＦ動作と、各電圧Ｖｉｎ、Ｖｃ１、Ｖｃ２、Ｖｍの変化の様子を示したタイムチャートである。
【００７５】
補助スイッチング素子Ｓ１がＯＮ故障し、主スイッチング素子Ｓ２がＯＦＦ故障すると、図１１（ｂ）のように、コンデンサＣ２の電圧Ｖｃ２は、Ｖｉｎのままとなり、コンデンサＣ１の電圧Ｖｃ１は、コンデンサＣ１の放電によってほぼゼロとなる。この結果、Ｐ点の電圧、すなわち監視電圧Ｖｍ（＝Ｖｃ１＋Ｖｃ２）は、図１１（ｂ）に示されるように、１周期Ｔ内でＶｉｎまで低下する。
【００７６】
ＣＰＵ３０は、電圧検出回路２０の出力を取り込んで、監視電圧Ｖｍの変化を分析し、Ｖｍが１周期Ｔ内でＶｉｎまで低下しておれば、補助スイッチング素子Ｓ１がＯＮ故障し、主スイッチング素子Ｓ２がＯＦＦ故障したと判定する。この判定に基づき、ＣＰＵ３０はゲートドライバ４０に対して、ゲート信号の停止を指令するとともに、リレー１０をＯＦＦに切り替える。これにより、電圧変換装置１００の動作が停止する。また、ＣＰＵ３０は、補助スイッチング素子Ｓ１がＯＮ故障し、主スイッチング素子Ｓ２がＯＦＦ故障したことを報知するための、故障報知信号を外部へ出力する。
【００７７】
＜Ｓ１がＯＦＦ故障、Ｓ２がＯＮ故障した場合＞
図１２は、補助スイッチング素子Ｓ１が動作中にＯＦＦ故障し、主スイッチング素子Ｓ２が動作中にＯＮ故障した状態を示している。この場合、（ａ）のように、ＯＦＦ故障した補助スイッチング素子Ｓ１は遮断したままの状態となり、ＯＮ故障した主スイッチング素子Ｓ２は導通したままの状態となる。（ｂ）は、スイッチング素子Ｓ１、Ｓ２のＯＮ・ＯＦＦ動作と、各電圧Ｖｉｎ、Ｖｃ１、Ｖｃ２、Ｖｍの変化の様子を示したタイムチャートである。
【００７８】
補助スイッチング素子Ｓ１がＯＦＦ故障し、主スイッチング素子Ｓ２がＯＮ故障すると、コンデンサＣ２がグランドＧに接続されるので、コンデンサＣ２の電圧Ｖｃ２は、図１２（ｂ）のように、１周期Ｔ内でほぼゼロとなる。一方、コンデンサＣ１の電圧Ｖｃ１は、そのままに維持される（Ｖｃ１＝［Ｄ／（１−Ｄ）］・Ｖｉｎ）。デューティＤを変えても、電圧Ｖｃ１は変化しない。この結果、Ｐ点の電圧、すなわち監視電圧Ｖｍ（＝Ｖｃ１＋Ｖｃ２）は、図１２（ｂ）のように、１周期Ｔ内で［Ｄ／（１−Ｄ）］・Ｖｉｎまで低下する。
【００７９】
ＣＰＵ３０は、電圧検出回路２０の出力を取り込んで、監視電圧Ｖｍの変化を分析し、Ｖｍが１周期Ｔ内で［Ｄ／（１−Ｄ）］・Ｖｉｎまで低下しておれば、補助スイッチング素子Ｓ１がＯＦＦ故障し、主スイッチング素子Ｓ２がＯＮ故障したと判定する。この判定に基づき、ＣＰＵ３０はゲートドライバ４０に対して、ゲート信号の停止を指令するとともに、リレー１０をＯＦＦに切り替える。これにより、電圧変換装置１００の動作が停止する。また、ＣＰＵ３０は、補助スイッチング素子Ｓ１がＯＦＦ故障し、主スイッチング素子Ｓ２がＯＮ故障したことを報知するための、故障報知信号を外部へ出力する。
【００８０】
＜Ｓ１、Ｓ２がＯＦＦ故障した場合＞
図１３は、補助スイッチング素子Ｓ１と主スイッチング素子Ｓ２の双方が、動作中にＯＦＦ故障した状態を示している。この場合、（ａ）のように、スイッチング素子Ｓ１、Ｓ２は共に遮断したままの状態となる。（ｂ）は、スイッチング素子Ｓ１、Ｓ２のＯＮ・ＯＦＦ動作と、各電圧Ｖｉｎ、Ｖｃ１、Ｖｃ２、Ｖｍの変化の様子を示したタイムチャートである。
【００８１】
双方のスイッチング素子Ｓ１、Ｓ２にＯＦＦ故障が発生すると、図１３（ｂ）のように、コンデンサＣ２の電圧Ｖｃ２はＶｉｎのままである。一方、コンデンサＣ１の電圧Ｖｃ１は、コンデンサＣ１の放電によってゆっくりと低下してゆく。デューティＤを変えても、電圧Ｖｃ１は影響を受けない。
【００８２】
この結果、監視電圧Ｖｍ（＝Ｖｃ１＋Ｖｃ２）は、図１３（ｂ）のように、複数周期Ｔ’にわたってＶｃ１とともに徐々に低下してゆく。このときのＶｍの勾配βは、図９のＶｍの勾配αに比較して十分小さいので（β≪α）、図１３の故障は、図９の故障と区別することが可能である。
【００８３】
ＣＰＵ３０は、電圧検出回路２０の出力を取り込んで、監視電圧Ｖｍの変化を分析し、Ｖｍが複数周期Ｔ’にわたってゆっくりと低下しておれば、双方のスイッチング素子Ｓ１、Ｓ２がＯＦＦ故障したと判定する。この判定に基づき、ＣＰＵ３０はゲートドライバ４０に対して、ゲート信号の停止を指令するとともに、リレー１０をＯＦＦに切り替える。これにより、電圧変換装置１００の動作が停止する。また、ＣＰＵ３０は、スイッチング素子Ｓ１、Ｓ２が共にＯＦＦ故障したことを報知するための、故障報知信号を外部へ出力する。
【００８４】
図１４は、以上説明した各種の故障パターンを判定基準とともに示した故障判定テーブルである。なお、前述のように、図１０の故障パターンは、図８の故障パターンと区別がつかないので、本テーブルには挙げていない。
【００８５】
このように、本実施形態においては、補助スイッチング素子Ｓ１とコンデンサＣ１との接続点Ｐの電圧（監視電圧Ｖｍ）を検出し、当該電圧の所定期間内での変化に基づいて、スイッチング素子Ｓ１、Ｓ２の故障を検出している。このため、１箇所の電圧を監視するだけで、動作中のスイッチング素子Ｓ１、Ｓ２に発生する、ＯＮ故障やＯＦＦ故障のさまざまな故障パターンを検出することができる。
【００８６】
また、スイッチング素子Ｓ１、Ｓ２のそれぞれに対して電圧検出回路を設ける必要がないので、回路構成が簡単となる。特に、上側の補助スイッチング素子Ｓ１の両端電圧を検出しようとすると、当該素子Ｓ１がグランドＧに接続されていないことから、電圧検出回路に工夫が必要となるが、本実施形態によれば、補助スイッチング素子Ｓ１の両端電圧を検出しなくても、当該素子Ｓ１の故障を検出することができる。
【００８７】
図１５は、第２実施形態に係る電圧変換装置２００を示している。第１実施形態の電圧変換装置１００（図１）は、ＤＣ−ＤＣコンバータであったが、第２実施形態の電圧変換装置２００は、ＤＣ−ＡＣコンバータである。なお、図１５では、Ｐ点より後段の部分の図示を省略してある。Ｐ点より後段には、図１の電圧検出回路２０、コンデンサＣｆ、ＣＰＵ３０、およびゲートドライバ４０が、図１と同じ回路構成で設けられる。
【００８８】
図１５において、電圧変換装置２００は、直流電源１、リレー１０、第１変換回路１１、第２変換回路２２、および第３変換回路２３を備えている。直流電源１、リレー１０、および第１変換回路１１については、図１と同じであるので説明を省略する。
【００８９】
第２変換回路２２は、第１変換回路１１により昇圧された交流電圧を整流して、直流電圧に変換する回路であり、整流用のダイオードＤ３およびＤ４と、平滑用のコンデンサＣ３〜Ｃ５と、トランスＴｒの二次巻線Ｗ２とを有している。
【００９０】
第３変換回路２３は、第２変換回路２２で得られた直流電圧をスイッチングして交流電圧に変換する回路であり、スイッチング素子Ｓ３〜Ｓ６と、インダクタＬ１およびＬ２と、コンデンサＣ６とを有している。スイッチング素子Ｓ３〜Ｓ６は、スイッチング素子Ｓ１、Ｓ２と同様にＦＥＴからなる。
【００９１】
このような３つの変換回路１１、２２、２３を備えた電圧変換装置（ＤＣ−ＡＣコンバータ）は、たとえば非特許文献１に記載されている。
【００９２】
上述した電圧変換装置２００においても、Ｐ点の電圧（監視電圧）の変化に基づいて、動作中のスイッチング素子Ｓ１、Ｓ２に発生するさまざまな故障パターンを検出することができる。また、初期状態でリレー１０をＯＮして、Ｐ点の電圧の変化を監視することで、初期診断を行うことができる。それらの手法は、第１実施形態の電圧変換装置１００の場合と同じであるので、重複説明を省略する。
【００９３】
本発明では、以上述べた実施形態以外にも、以下のような種々の実施形態を採用することができる。
【００９４】
電圧変換装置１００の第２変換回路１２において、図１の構成に代えて、トランスＴｒの二次巻線Ｗ２に中間タップを設け、特許文献２〜１０に示されている二次側回路のような構成としてもよい。電圧変換装置２００の第２変換回路２２についても同様である。
【００９５】
前記の各実施形態においては、第２変換回路１２、２２の整流素子としてダイオードＤ３、Ｄ４を用いたが、ダイオードの替わりにＦＥＴを用いてもよい。
【００９６】
前記の各実施形態においては、スイッチング素子Ｓ１、Ｓ２にＦＥＴを用いたが、ＦＥＴの替わりにトランジスタやＩＧＢＴなどを用いてもよい。電圧変換装置２００のスイッチング素子Ｓ３〜Ｓ６についても同様である。
【００９７】
前記の各実施形態においては、直流電源１と第１変換回路１１との間に設けられる開閉器として、リレー１０を例に挙げたが、リレー１０の替わりにスイッチ、ＦＥＴ、トランジスタなどを用いてもよい。
【００９８】
前記の各実施形態においては、ＣＰＵ３０は、スイッチング素子Ｓ１、Ｓ２の故障を検出したときに、ゲートドライバ４０に対してゲート信号の停止を指令し、かつ、リレー１０をＯＦＦに切り替えたが、これらのいずれか一方のみを実行してもよい。
【００９９】
前記の各実施形態においては、スイッチング素子Ｓ１、Ｓ２をＰＷＭ信号により駆動したが、ＰＷＭ信号以外の信号によりスイッチング素子Ｓ１、Ｓ２を駆動してもよい。
【０１００】
前記の各実施形態においては、車両に搭載される電圧変換装置を例に挙げたが、本発明は、車両用以外の電圧変換装置にも適用することができる。
【符号の説明】
【０１０１】
１    直流電源
１０  リレー
１１  第１変換回路
１２、２２  第２変換回路
２０  電圧検出回路
２３  第３変換回路
３０  ＣＰＵ（故障検出部）
４０  ゲートドライバ
１００、２００  電圧変換装置
Ｃ１  コンデンサ（第１コンデンサ）
Ｃ２  コンデンサ（第２コンデンサ）
Ｌｉｎ  入力インダクタ
Ｐ    接続点
Ｓ１  補助スイッチング素子
Ｓ２  主スイッチング素子
Ｔｒ  トランス
Ｗ１  一次巻線
Ｗ２  二次巻線
【図１】
2018023199.tif 000003
【図２】
2018023199.tif 000004
【図３】
2018023199.tif 000005
【図４】
2018023199.tif 000006
【図５Ａ】
2018023199.tif 000007
【図５Ｂ】
2018023199.tif 000008
【図５Ｃ】
2018023199.tif 000009
【図５Ｄ】
2018023199.tif 000010
【図５Ｅ】
2018023199.tif 000011
【図５Ｆ】
2018023199.tif 000012
【図６】
2018023199.tif 000013
【図７】
2018023199.tif 000014
【図８】
2018023199.tif 000015
【図９】
2018023199.tif 000016
【図１０】
2018023199.tif 000017
【図１１】
2018023199.tif 000018
【図１２】
2018023199.tif 000019
【図１３】
2018023199.tif 000020
【図１４】
2018023199.tif 000021
【図１５】
2018023199.tif 000022