(57)【要約】【課題】  労力と時間をより少なくすることによってデバイスの製作を容易にすること。【解決手段】  相補型金属酸化膜半導体（ＣＭＯＳ）超音波振動子（ＣＵＴ）とＣＵＴを形成するための方法が記載される。ＣＵＴはモノリシックに統合された超音波振動子および振動子に関連して動作するための集積回路を含んでよい。ＣＵＴは、超音波撮像デバイスおよび／または高強度焦点式超音波（ＨＩＦＵ）デバイスなどの超音波デバイスで使用されてよい。【選択図】  図２６
2018023165.tif 000002
【特許請求の範囲】
【請求項１】
超音波振動子と、
前記超音波振動子に結合された集積回路であって、ＣＭＯＳウェハ内に形成された集積回路と、を備え、
前記超音波振動子が、
前記ＣＭＯＳウェハ内に形成されたキャビティと、
前記キャビティの上を覆う、単結晶シリコン以外の材料で形成されたメンブレンと、
前記メンブレンと前記集積回路との間の電気的接続性を提供する電気接点と、を備える装置。
【請求項２】
ＣＭＯＳウェハ内にキャビティを形成することと、
単結晶シリコンを含まない材料で形成された前面を有する転写ウェハを前記ＣＭＯＳウェハに接合することと、を含み、
前記転写ウェハを前記ＣＭＯＳウェハに接合することが４５０℃未満で行われる、超音波振動子を形成する方法。
【請求項３】
内部に形成された集積回路（ＩＣ）を有する相補型金属酸化膜半導体（ＣＭＯＳ）ウェハと、
前記ＣＭＯＳウェハ内のキャビティ上方に設けられるメンブレンであって、前記ＣＭＯＳウェハと統合され、かつ前記キャビティに近い第１の側と前記キャビティから遠い第２の側を有するメンブレンと、
前記キャビティに近い前記メンブレンの前記第１の側に接触し、かつ前記メンブレンを前記ＩＣに電気的に接続する導電性電気経路と、を備える装置。
【請求項４】
前記キャビティが導電材料で形成された導電性側壁により少なくとも部分的に画定され、前記導電性電気経路が前記導電性側壁の少なくとも一部を備える、請求項３に記載の装置。
【請求項５】
前記導電性側壁が金属を含み、前記メンブレンの前記第１の側が前記金属の層を含む、請求項４またはその他の前記請求項のいずれかに記載の装置。
【請求項６】
前記金属が窒化チタン（ＴｉＮ）を含む、請求項５またはその他の前記請求項のいずれかに記載の装置。
【請求項７】
前記キャビティが非導電性側壁により少なくとも部分的に画定され、前記導電性電気経路が前記非導電性側壁内に埋め込みビアを備える、請求項３またはその他の前記請求項のいずれかに記載の装置。
【請求項８】
前記メンブレンがポリシリコンを含む、請求項３またはその他の前記請求項のいずれかに記載の装置。
【請求項９】
前記メンブレンがアモルファスシリコンを含む、請求項３またはその他の前記請求項のいずれかに記載の装置。
【請求項１０】
前記メンブレンが縮退ドープシリコンを含む、請求項３またはその他の前記請求項のいずれかに記載の装置。
【請求項１１】
前記メンブレンが、第１の厚さを有する中央部分と第２の厚さを有する外側部分とを含む不均一な厚さを有する、請求項３またはその他の前記請求項のいずれかに記載の装置。
【請求項１２】
前記第２の厚さが前記第１の厚さよりも小さい、請求項１１またはその他の前記請求項のいずれかに記載の装置。
【請求項１３】
前記第１の厚さが前記第２の厚さよりも小さい、請求項１１またはその他の前記請求項のいずれかに記載の装置。
【請求項１４】
前記メンブレンがピストンとして構成される、請求項１１またはその他の前記請求項のいずれかに記載の装置。
【請求項１５】
前記第２の厚さがおよそ１ミクロンとおよそ５ミクロンとの間である、請求項１１またはその他の前記請求項のいずれかに記載の装置。
【請求項１６】
前記第２の厚さがおよそ０．１ミクロンとおよそ２ミクロンとの間である、請求項１１またはその他の前記請求項のいずれかに記載の装置。
【請求項１７】
前記第１の厚さがおよそ１ミクロンとおよそ５０ミクロンとの間である、請求項１６またはその他の前記請求項のいずれかに記載の装置。
【請求項１８】
前記ＣＭＯＳウェハが、複数のキャビティと、複数の超音波振動子を画定する前記複数のキャビティのそれぞれのキャビティ上方の複数のメンブレンとを含む、請求項３またはその他の前記請求項のいずれかに記載の装置。
【請求項１９】
前記複数の超音波振動子が超音波撮像デバイスの少なくとも一部として構成される、請求項１８に記載の装置。
【請求項２０】
前記複数の超音波振動子が高強度焦点式超音波（ＨＩＦＵ）デバイスの少なくとも一部として構成される、請求項１８またはその他の前記請求項のいずれかに記載の装置。
【請求項２１】
前記複数の超音波振動子が超音波撮像デバイスおよび／または高強度焦点式超音波（ＨＩＦＵ）デバイスとして動作可能なデバイスを形成するように構成される、請求項１８またはその他の前記請求項のいずれかに記載の装置。
【請求項２２】
前記複数の超音波振動子が画像誘導ＨＩＦＵを行うように撮像デバイスおよびＨＩＦＵデバイスとして動作可能なデバイスを形成するように構成される、請求項２１またはその他の前記請求項のいずれかに記載の装置。
【請求項２３】
前記ＣＭＯＳウェハ内の前記キャビティ下方の電極をさらに備え、前記キャビティが第１の幅を有し、前記電極が第２の幅を有する、請求項３またはその他の前記請求項のいずれかに記載の装置。
【請求項２４】
前記第１の幅が前記第２の幅よりも大きい、請求項２３またはその他の前記請求項のいずれかに記載の装置。
【請求項２５】
前記第１の幅が前記第２の幅にほぼ等しい、請求項２３またはその他の前記請求項のいずれかに記載の装置。
【請求項２６】
前記第１の幅が前記第２の幅よりも小さい、請求項２３またはその他の前記請求項のいずれかに記載の装置。
【請求項２７】
前記電極がＴｉＮを含む、請求項２３またはその他の前記請求項のいずれかに記載の装置。
【請求項２８】
内部に形成されたキャビティを有する基板と、
前記基板と統合され、かつ前記キャビティの上を覆うメンブレンであって、およそ０．０５ミクロンとおよそ１ミクロンとの間の厚さを有するメンブレンと、を備える超音波振動子。
【請求項２９】
前記基板が、内部に形成された集積回路（ＩＣ）を有する相補型金属酸化膜半導体（ＣＭＯＳ）ウェハであり、かつ前記メンブレンが前記基板とモノリシックに統合される、請求項２８に記載の超音波振動子。
【請求項３０】
前記メンブレンがおよそ０．１ミクロンとおよそ０．５ミクロンとの間の厚さを有する、請求項２８に記載の超音波振動子。
【請求項３１】
前記メンブレンがポリシリコンを含む、請求項２８またはその他の前記請求項のいずれかに記載の超音波振動子。
【請求項３２】
前記メンブレンがアモルファスシリコンを含む、請求項２８またはその他の前記請求項のいずれかに記載の超音波振動子。
【請求項３３】
前記メンブレンが前記キャビティを封止する、請求項２８またはその他の前記請求項のいずれかに記載の超音波振動子。
【請求項３４】
前記メンブレンが、第１の厚さを有する中央部分と第２の厚さを有する外側部分とを含む不均一な厚さを有する、請求項２８またはその他の前記請求項のいずれかに記載の超音波振動子。
【請求項３５】
前記第１の厚さが前記第２の厚さよりも小さい、請求項３４またはその他の前記請求項のいずれかに記載の超音波振動子。
【請求項３６】
前記第２の厚さが前記第１の厚さよりも小さい、請求項３４またはその他の前記請求項のいずれかに記載の超音波振動子。
【請求項３７】
前記メンブレンがピストンとして構成される、請求項３４またはその他の前記請求項のいずれかに記載の超音波振動子。
【請求項３８】
前記第２の厚さがおよそ１ミクロンとおよそ５ミクロンとの間である、請求項３４またはその他の前記請求項のいずれかに記載の超音波振動子。
【請求項３９】
前記第２の厚さがおよそ０．１ミクロンとおよそ２ミクロンとの間である、請求項３４またはその他の前記請求項のいずれかに記載の超音波振動子。
【請求項４０】
前記第１の厚さがおよそ１ミクロンとおよそ５０ミクロンとの間である、請求項３４またはその他の前記請求項のいずれかに記載の超音波振動子。
【請求項４１】
前記中央部分が、前記メンブレンのための質量として構成される、請求項３４またはその他の前記請求項のいずれかに記載の超音波振動子。
【請求項４２】
相補型金属酸化膜半導体（ＣＭＯＳ）ウェハ内の集積回路（ＩＣ）を前記ＣＭＯＳウェハ内のキャビティを覆うメンブレンの第１の側であって、前記キャビティに近い前記メンブレンの第１の側に接続する導電性電気経路を形成し、前記メンブレンが前記キャビティから遠い第２の側をさらに有することにより、
超音波振動子を形成すること、を含む方法。
【請求項４３】
相補型金属酸化膜半導体（ＣＭＯＳ）ウェハ内の集積回路（ＩＣ）を前記ＣＭＯＳウェハ内のキャビティを覆うメンブレンの第１の側であって、前記キャビティに近い前記メンブレンの第１の側に接続する導電性電気経路を形成することを含み、前記メンブレンが前記キャビティから遠い第２の側をさらに有する、超音波振動子を形成する方法。
【請求項４４】
前記メンブレンが前記キャビティを封止する、請求項４３に記載の方法。
【請求項４５】
前記ＣＭＯＳウェハ内の前記ＩＣを前記メンブレンの前記第１の側に接続する前記導電性電気経路を形成することが、前記ＣＭＯＳウェハ内に前記導電性電気経路を形成することと、続いて前記メンブレンを前記ＣＭＯＳウェハとモノリシックに統合することとを含む、請求項４３に記載の方法。
【請求項４６】
前記メンブレンを前記ＣＭＯＳウェハとモノリシックに統合することが、転写ウェハを前記ＣＭＯＳウェハと接合するためにウェハボンディングプロセスを行うことを含み、前記ウェハボンディングプロセスが４５０℃未満で行われる、請求項４５に記載の方法。
【請求項４７】
前記転写ウェハを前記ＣＭＯＳウェハと接合することに続いて前記転写ウェハから前記メンブレンを形成することをさらに含む、請求項４６に記載の方法。
【請求項４８】
前記メンブレンが、第１の厚さを有する中央部分と前記第１の厚さよりも小さい第２の厚さを有する外側部分とを含む不均一な厚さを有し、前記メンブレンを前記ＣＭＯＳウェハとモノリシックに統合することが、前記メンブレンの前記外側部分と前記キャビティの側壁の上側との間に封止を形成することを含む、請求項４５またはその他の前記請求項のいずれかに記載の方法。
【請求項４９】
前記キャビティの導電性側壁を形成することにより少なくとも部分的に、前記ＣＭＯＳウェハ内に前記キャビティを形成することをさらに含む、請求項４３またはその他の前記請求項のいずれかに記載の方法。
【請求項５０】
前記導電性電気経路が前記導電性側壁の少なくとも一部を備える、請求項４９またはその他の前記請求項のいずれかに記載の方法。
【請求項５１】
前記導電性側壁が金属を含み、前記メンブレンの前記第１の側が前記金属の層を含む、請求項４９またはその他の前記請求項のいずれかに記載の方法。
【請求項５２】
前記金属が窒化チタン（ＴｉＮ）を含む、請求項５１またはその他の前記請求項のいずれかに記載の方法。
【請求項５３】
前記キャビティの非導電性側壁を形成することにより少なくとも部分的に、前記ＣＭＯＳウェハ内に前記キャビティを形成することをさらに含む、請求項４３またはその他の前記請求項のいずれかに記載の方法。
【請求項５４】
前記導電性電気経路を形成することが、前記キャビティの前記非導電性側壁内に埋め込みビアを形成することを含む、請求項５３またはその他の前記請求項のいずれかに記載の方法。
【請求項５５】
前記メンブレンをポリシリコンで形成することをさらに含む、請求項４３またはその他の前記請求項のいずれかに記載の方法。
【請求項５６】
前記メンブレンをアモルファスシリコンで形成することをさらに含む、請求項４３またはその他の前記請求項のいずれかに記載の方法。
【請求項５７】
前記メンブレンが、第１の厚さを有する中央部分と前記第１の厚さよりも小さい第２の厚さを有する外側部分とを含む不均一な厚さを有する、請求項４３またはその他の前記請求項のいずれかに記載の方法。
【請求項５８】
前記メンブレンがピストンとして構成される、請求項５７またはその他の前記請求項のいずれかに記載の方法。
【請求項５９】
前記第２の厚さがおよそ１ミクロンとおよそ５ミクロンとの間である、請求項５７またはその他の前記請求項のいずれかに記載の方法。
【請求項６０】
前記第２の厚さがおよそ０．１ミクロンとおよそ２ミクロンとの間である、請求項５７またはその他の前記請求項のいずれかに記載の方法。
【請求項６１】
前記第１の厚さがおよそ１ミクロンとおよそ５０ミクロンとの間である、請求項６０またはその他の前記請求項のいずれかに記載の方法。
【請求項６２】
キャビティをポリシリコンまたはアモルファスシリコンメンブレンで封止することにより、相補型金属酸化膜半導体（ＣＭＯＳ）ウェハ内に有蓋キャビティを形成することを含む、超音波振動子を作製する方法。
【請求項６３】
前記封止キャビティを形成することが、前記ＣＭＯＳウェハ内に前記キャビティを形成することと、前記ＣＭＯＳウェハをポリシリコンまたはアモルファスシリコンの層を備える転写ウェハと接合することと、前記転写ウェハの前記ポリシリコンまたはアモルファスシリコンの層から前記メンブレンを形成することとを含む、請求項６２に記載の方法。
【請求項６４】
前記ＣＭＯＳウェハを前記転写ウェハと接合することが、前記接合を４５０℃未満で行うことを含む、請求項６３に記載の方法。
【請求項６５】
前記転写ウェハの前記ポリシリコンまたはアモルファスシリコンの層から前記メンブレンを形成することが、前記ポリシリコンまたはアモルファスシリコンの層を薄膜化することを含む、請求項６３またはその他の前記請求項のいずれかに記載の方法。
【請求項６６】
前記転写ウェハが、ベースシリコン層と、絶縁層と、前記ポリシリコンまたはアモルファスシリコンの層とを含む多層ウェハである、請求項６５またはその他の前記請求項のいずれかに記載の方法。
【請求項６７】
前記ポリシリコンまたはアモルファスシリコンの層がポリシリコンの層である、請求項６６またはその他の前記請求項のいずれかに記載の方法。
【請求項６８】
前記ポリシリコンまたはアモルファスシリコンの層がアモルファスシリコンの層である、請求項６６またはその他の前記請求項のいずれかに記載の方法。
【請求項６９】
前記転写ウェハの前記ポリシリコンまたはアモルファスシリコンの層から前記メンブレンを形成することが、前記ベースシリコン層と前記絶縁層とを除去することを含む、請求項６６またはその他の前記請求項のいずれかに記載の方法。
【請求項７０】
前記ＣＭＯＳウェハ内に前記封止キャビティを形成することが、前記キャビティをポリシリコンメンブレンで封止することを含む、請求項６２またはその他の前記請求項のいずれかに記載の方法。
【請求項７１】
前記ＣＭＯＳウェハ内に前記封止キャビティを形成することが、前記キャビティをアモルファスシリコンメンブレンで封止することを含む、請求項６２またはその他の前記請求項のいずれかに記載の方法。
【請求項７２】
前記メンブレンが、第１の厚さを有する中央部分と前記第１の厚さよりも小さい第２の厚さを有する外側部分とを含む不均一な厚さを有する、請求項６２またはその他の前記請求項のいずれかに記載の方法。
【請求項７３】
前記メンブレンの外側部分が第１の厚さを有し、前記方法が、前記キャビティを前記ポリシリコンまたはアモルファスシリコンメンブレンで封止することに続いて、前記第１の厚さよりも大きい第２の厚さを有する前記メンブレンの中央部分を形成することをさらに含む、請求項６２またはその他の前記請求項のいずれかに記載の方法。
【請求項７４】
前記第２の厚さを有する前記メンブレンの前記中央部分を形成することが、前記メンブレン上に第１の材料を堆積させてパターニングすることを含む、請求項７３またはその他の前記請求項のいずれかに記載の方法。
【請求項７５】
前記第１の材料を堆積させてパターニングすることが４５０℃未満で行われる、請求項７４またはその他の前記請求項のいずれかに記載の方法。
【請求項７６】
前記第１の材料がポリシリコンやアモルファスシリコンではない、請求項７４またはその他の前記請求項のいずれかに記載の方法。
【請求項７７】
前記ポリシリコンまたはアモルファスシリコンメンブレンが縮退ドープされる、請求項６２またはその他の前記請求項のいずれかに記載の方法。
【請求項７８】
前記有蓋キャビティを形成することが前記キャビティを封止することを含む、請求項６２またはその他の前記請求項のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
[0001]  本出願は、整理番号Ｂ１３４８．７０００７ＵＳ００のもとに２０１３年３月１５日に出願された、「ＣＯＭＰＬＥＭＥＮＴＡＲＹ  ＭＥＴＡＬ  ＯＸＩＤＥ  ＳＥＭＩＣＯＮＤＵＣＴＯＲ（ＣＭＯＳ）  ＵＬＴＲＡＳＯＮＩＣ  ＴＲＡＮＳＤＵＣＥＲＳ  ＡＮＤ  ＭＥＴＨＯＤＳ  ＦＯＲ  ＦＯＲＭＩＮＧ  ＴＨＥ  ＳＡＭＥ」という名称の米国仮特許出願第６１／７９４，７４４号の米国特許法第１１９条（ｅ）のもとでの利益を主張し、その全体が参照により本明細書に組み込まれる。
【０００２】
[0002]  本明細書に記載の技術は、相補型金属酸化膜半導体（ＣＭＯＳ）振動子およびその形成方法に関する。
【背景技術】
【０００３】
[0003]  容量型微細加工超音波振動子（ＣＭＵＴ）は微細加工キャビティ上方のメンブレンを含む公知のデバイスである。メンブレンは音響信号を電気信号に、またはその逆に変換するために使用されてよい。したがって、ＣＭＵＴは超音波振動子として動作できる。
【０００４】
[0004]  ＣＭＵＴを製作するために２種類のプロセスが使用され得る。犠牲層プロセスは、ＣＭＵＴのメンブレンを犠牲層上方の第１の基板上に形成する。犠牲層の除去でキャビティ上方のメンブレンが残る。ウェハボンディングプロセスは、メンブレンと共にキャビティを形成させるために２つのウェハを互いに接合する。
【発明の概要】
【課題を解決するための手段】
【０００５】
[0005]  本技術の態様によれば、超音波振動子と、超音波振動子に結合された集積回路であって、ＣＭＯＳウェハ内に形成された集積回路とを備える装置が提供される。少なくともいくつかの実施形態において、そのような構成は小型で完全に統合された超音波デバイスが作製されることを可能にする。超音波振動子は、ＣＭＯＳウェハ内に形成されたキャビティと、キャビティの上を覆う、単結晶シリコン以外の材料で形成されたメンブレンと、メンブレンと集積回路との間の電気的接続性を提供する電気接点とを備える。少なくともいくつかの実施形態において、メンブレンとしての単結晶シリコン以外の材料の使用は、単結晶材料を含まないことによりデバイスの製作を容易にする。少なくともいくつかの実施形態において、単結晶材料の使用は、単結晶ではない材料の使用と比較して、費やされるべき製作労力と時間をより多く必要とする。
【０００６】
[0006]  本技術の態様によれば、ＣＭＯＳウェハ内にキャビティを形成することと、単結晶シリコンを含まない材料で形成された前面を有する転写ウェハをＣＭＯＳウェハに接合することとを含む、超音波振動子を形成する方法が提供される。前面は、ＣＭＯＳウェハに接触するように配置された転写ウェハの面であってよい。いくつかの実施形態において、転写ウェハは１つまたは複数のハンドル層を含んでよく、前面はハンドル層の反対側であってよい。転写ウェハをＣＭＯＳウェハに接合することは、いくつかの実施形態において、４５０℃未満で行われ、これは、接合前にＣＭＯＳウェハ上に形成済みの集積回路および／または金属層に損傷を与えることなく超音波振動子の製作を容易にする。前述のように、転写ウェハのために単結晶シリコン以外の材料を使用することは、単結晶材料が使用される場合と比較して、必要とする費やされるべき労力と時間をより少なくすることにより製作を容易にすることができる。
【０００７】
[0007]  本技術の態様によれば、内部に形成された集積回路（ＩＣ）を有する相補型金属酸化膜半導体（ＣＭＯＳ）ウェハと、ＣＭＯＳウェハ内のキャビティ上方に設けられるメンブレンであって、ＣＭＯＳウェハと統合され、かつキャビティに近い第１の側とキャビティから遠い第２の側を有するメンブレンと、キャビティに近いメンブレンの第１の側に接触し、かつメンブレンをＩＣに電気的に接続する導電性電気経路とを備える装置が提供される。いくつかの実施形態において、そのような構成は、統合された超音波振動子および集積回路を含むデバイスの基礎であるか、またはそれ自体を表す。したがって小型の超音波デバイスが、単一のＣＭＯＳウェハ上でデバイスコンポーネントの形成を可能にすることにより作製され得る。
【０００８】
[0008]  少なくともいくつかの実施形態において、キャビティに近いメンブレンの第１の側に接触し、かつメンブレンをＩＣに電気的に接続する導電性電気経路を備えることは、キャビティとは反対のメンブレンの側に電気接点を有する必要を排除することにより、超音波振動子とＩＣの統合を容易にする。
【０００９】
[0009]  いくつかの実施形態において、キャビティは導電材料で形成された導電性側壁により少なくとも部分的に画定され、導電性電気経路は導電性側壁の少なくとも一部分を備える。いくつかのそのような実施形態において、導電性電気経路の形成は、キャビティの境界を画定する側壁を活用することにより容易にされる。いくつかの実施形態において、導電性側壁は金属を含み、メンブレンの第１の側は金属の層を含み、この構成が、少なくともいくつかの実施形態において、たとえば接合により、導電性側壁とのメンブレンの統合を容易にする。いくつかの実施形態において、窒化チタン（ＴｉＮ）が導電性側壁および／またはメンブレンの第１の側上の層のために使用される。いくつかの実施形態において、キャビティは非導電性側壁により少なくとも部分的に画定され、導電性電気経路は非導電性側壁内に埋め込みビアを備える。そのような構成は、導電性電気経路をキャビティの境界として露出させておかないことにより有益な電気絶縁性を提供する。
【００１０】
[0010]  いくつかの実施形態において、メンブレンはポリシリコンを、またいくつかの実施形態において、アモルファスシリコンを含む。そのような材料の使用は、単結晶材料の使用を回避することにより製作を緩和してよい。前述のように、そのような材料の使用は、少なくともいくつかの実施形態において、単結晶材料を用いる製作よりも必要とする労力と時間が少ない。いくつかの実施形態において、メンブレンは縮退ドープシリコンを含み、これがいくつかの実施形態において、メンブレンが導電性であることに寄与する。
【００１１】
[0011]  いくつかの実施形態において、メンブレンは、第１の厚さを有する中央部分と第２の厚さを有する外側部分とを含む不均一な厚さを有する。いくつかの実施形態において、第２の厚さは第１の厚さよりも小さいので、メンブレンはピストンとして構成されてよい。いくつかの実施形態において、第１の厚さは第２の厚さよりも小さい。いくつかの実施形態において、第２の厚さはおよそ１ミクロンとおよそ５ミクロンとの間であり、またいくつかの実施形態において、およそ０．１ミクロンとおよそ２ミクロンとの間である。いくつかの実施形態において、第１の厚さはおよそ１ミクロンとおよそ５０ミクロンとの間である。
【００１２】
[0012]  不均一な厚さのメンブレンを備えることは、所望の周波数および／または電力特性などのメンブレンの所望の動作を実現することを容易にする。
【００１３】
[0013]  いくつかの実施形態において、ＣＭＯＳウェハは、複数のキャビティと、複数の超音波振動子を画定する複数のキャビティのそれぞれのキャビティ上方の複数のメンブレンとを含む。いくつかの実施形態において、メンブレンはそれぞれのキャビティを封止するように配置される。いくつかの実施形態において、複数の超音波振動子は、超音波画像を形成するのに適切な超音波データを収集するように機能してよい、超音波撮像デバイスの少なくとも一部として構成される。いくつかの実施形態において、複数の超音波振動子は、対象患者にＨＩＦＵエネルギーを印加するように機能してよい、高強度焦点式超音波（HIFU）デバイスの少なくとも一部として構成される。いくつかの実施形態において、複数の超音波振動子は、超音波撮像デバイスおよび／または高強度焦点式超音波（HIFU）デバイスとして動作可能なデバイスを形成するように構成され、またいくつかの実施形態において、たとえば超音波振動子の少なくともいくつかにより収集される超音波データが、患者にＨＩＦＵを適用する際に考慮されてよい超音波画像を形成するために使用される画像誘導ＨＩＦＵを行うように撮像デバイスおよびＨＩＦＵデバイスとして動作可能なデバイスを形成するように構成される。
【００１４】
[0014]  いくつかの実施形態において、装置は、たとえばメンブレンが位置される端の反対側のキャビティの端の近くに位置決めされる、ＣＭＯＳウェハ内のキャビティ下方の電極をさらに備える。いくつかの実施形態において、キャビティは第１の幅を有し、電極は第２の幅を有する。いくつかの実施形態において、第１の幅は第２の幅よりも大きく、これが、キャビティを備える超音波振動子が有益な容量特性を示すことを可能にしてよい。いくつかの実施形態において、第１の幅は第２の幅にほぼ等しく、またいくつかの実施形態において、第１の幅は第２の幅よりも小さく、これがいくつかの実施形態において、電極とキャビティの側壁との間の距離を増加させることにより、望ましくない容量挙動を最小化する。いくつかの実施形態において、電極はＴｉＮを含む。
【００１５】
[0015]  本技術の態様によれば、内部に形成されたキャビティを有する基板と、基板と統合され、かつキャビティの上を覆うメンブレンとを備える超音波振動子が提供される。いくつかの実施形態において、メンブレンはキャビティを封止するように構成される。いくつかの実施形態において、メンブレンはおよそ０．０５ミクロンとおよそ１ミクロンとの間の厚さを有し、これは、たとえば所望の周波数または範囲の周波数に関して、超音波振動子の有益な動作を容易にする。
【００１６】
[0016]  いくつかの実施形態において、基板は内部に形成された集積回路（ＩＣ）を有する相補型金属酸化膜半導体（ＣＭＯＳ）ウェハであり、メンブレンは基板とモノリシックに統合される。少なくともいくつかの実施形態において、そのような構成は、コンポーネントが同じ基板に統合されることを可能にすることにより、小型の超音波変換デバイスが作製されることを可能にする。
【００１７】
[0017]  いくつかの実施形態において、メンブレンはおよそ０．１ミクロンとおよそ０．５ミクロンとの間の厚さを有する。いくつかの実施形態において、メンブレンはポリシリコンを含み、またいくつかの実施形態において、メンブレンはアモルファスシリコンを含む。そのような材料の使用は、少なくともいくつかの実施形態において、単結晶材料を用いる製作よりも必要とする労力と時間が少ない。
【００１８】
[0018]  いくつかの実施形態において、メンブレンは、第１の厚さを有する中央部分と第２の厚さを有する外側部分とを含む不均一な厚さを有する。いくつかの実施形態において、第１の厚さは第２の厚さよりも小さい。いくつかの実施形態において、第２の厚さは第１の厚さよりも小さいので、メンブレンはピストンとして構成されてよい。いくつかの実施形態において、第２の厚さはおよそ１ミクロンとおよそ５ミクロンとの間であり、またいくつかの実施形態において、およそ０．１ミクロンとおよそ２ミクロンとの間である。いくつかの実施形態において、第１の厚さはおよそ１ミクロンとおよそ５０ミクロンとの間である。いくつかの実施形態において、中央部分は、たとえばメンブレンの周囲の厚さよりも大きい厚さを有するメンブレンのための質量として構成される。不均一な厚さのメンブレンを備えることは、所望の周波数および／または電力特性などのメンブレンの所望の動作を実現することを容易にする。
【００１９】
[0019]  本技術の態様によれば、相補型金属酸化膜半導体（ＣＭＯＳ）ウェハ内の集積回路（ＩＣ）をＣＭＯＳウェハ内のキャビティを覆うメンブレンの第１の側であって、キャビティに近いメンブレンの第１の側に接続する導電性電気経路を形成し、メンブレンがキャビティから遠い第２の側をさらに有することにより、超音波振動子を形成することを含む方法が提供される。記載されるような導電性電気経路を備えることは、キャビティとは反対のメンブレンの側に電気接点を有する必要を排除することにより、超音波振動子とＩＣの統合を容易にすることができる。
【００２０】
[0020]  いくつかの実施形態において、ＣＭＯＳウェハ内のＩＣをメンブレンの第１の側に接続する導電性電気経路を形成することは、ＣＭＯＳウェハ内に導電性電気経路を形成することと、続いてメンブレンをＣＭＯＳウェハとモノリシックに統合することとを含む。したがっていくつかの実施形態において、メンブレンへの電気的接続はメンブレンがＣＭＯＳウェハと統合されるときに完了されてよい。
【００２１】
[0021]  いくつかの実施形態において、メンブレンをＣＭＯＳウェハとモノリシックに統合することは、転写ウェハをＣＭＯＳウェハと接合するためにウェハボンディングプロセスを行うことを含む。ウェハボンディングプロセスは４５０℃未満で行われ、これは集積回路および／または金属層に損傷を与えない点から前述の利益を提供することができる。いくつかの実施形態において、方法は、転写ウェハをＣＭＯＳウェハと接合することに続いて転写ウェハからメンブレンを形成することをさらに含む。少なくともいくつかの実施形態において、接合後に転写ウェハからメンブレンを形成することは、ウェハボンディングを容易にする、より厚い転写ウェハの使用を可能にする。
【００２２】
[0022]  いくつかの実施形態において、メンブレンは、第１の厚さを有する中央部分と第１の厚さよりも小さい第２の厚さを有する外側部分とを含む不均一な厚さを有し、メンブレンをＣＭＯＳウェハとモノリシックに統合することは、メンブレンの外側部分とキャビティの側壁の上側との間に封止を形成することを含む。キャビティの側壁の上側は側壁の露出側であってよく、またいくつかの実施形態において、キャビティの深さを少なくとも部分的に画定してよい。いくつかの実施形態において、上側は接合面を表してよい。
【００２３】
[0023]  いくつかの実施形態において、方法は、キャビティの導電性側壁を形成することにより少なくとも部分的に、ＣＭＯＳウェハ内にキャビティを形成することをさらに含む。いくつかの実施形態において、導電性電気経路は導電性側壁の少なくとも一部分を備える。いくつかのそのような実施形態において、導電性電気経路の形成は、キャビティの境界を画定する側壁を活用することにより容易にされる。いくつかの実施形態において、導電性側壁は金属を含み、メンブレンの第１の側は金属の層を含み、この構成が、少なくともいくつかの実施形態において、たとえば接合により、導電性側壁とのメンブレンの統合を容易にする。いくつかの実施形態において、導電性側壁および／またはメンブレンの層は窒化チタン（ＴｉＮ）を含む。
【００２４】
[0024]  いくつかの実施形態において、方法は、キャビティの非導電性側壁を形成することにより少なくとも部分的に、ＣＭＯＳウェハ内にキャビティを形成することをさらに含む。いくつかの実施形態において、導電性電気経路を形成することは、キャビティの非導電性側壁内に埋め込みビアを形成することを含む。いくつかの実施形態において、そのような構成は、導電性電気経路をキャビティの境界として露出させておかないことにより有益な電気絶縁性を提供する。いくつかの実施形態において、方法は、メンブレンをポリシリコンで形成することをさらに含み、またいくつかの実施形態において、メンブレンをアモルファスシリコンで形成することをさらに含み、これは少なくともいくつかの実施形態において、単結晶材料を用いるよりも必要とする製作労力と時間が少ない。
【００２５】
[0025]  いくつかの実施形態において、メンブレンは、第１の厚さを有する中央部分と第１の厚さよりも小さい第２の厚さを有する外側部分とを含む不均一な厚さを有する。いくつかの実施形態において、第２の厚さはおよそ１ミクロンとおよそ５ミクロンとの間であり、またいくつかの実施形態において、第２の厚さはおよそ０．１ミクロンとおよそ２ミクロンとの間である。いくつかの実施形態において、第１の厚さはおよそ１ミクロンとおよそ５０ミクロンとの間である。いくつかの実施形態において、メンブレンはピストンとして構成される。不均一な厚さのメンブレンを備えることは、所望の周波数および／または電力特性などのメンブレンの所望の動作を実現することを容易にする。
【００２６】
[0026]  本技術の態様によれば、キャビティをポリシリコンまたはアモルファスシリコンメンブレンで封止することにより、相補型金属酸化膜半導体（CMOS）ウェハ内に有蓋キャビティを形成することを含む、超音波振動子を作製する方法が提供される。少なくともいくつかの実施形態において、そのような構成は、単結晶材料を使用する必要に迫られた場合よりも少ない製作労力と時間での超音波振動子の製作を可能にする。
【００２７】
[0027]  いくつかの実施形態において、封止キャビティを形成することは、ＣＭＯＳウェハ内にキャビティを形成することと、ＣＭＯＳウェハをポリシリコンまたはアモルファスシリコンの層を備える転写ウェハと接合することと、転写ウェハのポリシリコンまたはアモルファスシリコンの層からメンブレンを形成することとを含む。いくつかの実施形態において、ＣＭＯＳウェハを転写ウェハと接合することは、接合を４５０℃未満で行うことを含み、これは集積回路および／または金属層に損傷を与えない点から前述の利益を提供することができる。いくつかの実施形態において、転写ウェハのポリシリコンまたはアモルファスシリコンの層からメンブレンを形成することは、ポリシリコンまたはアモルファスシリコンの層を薄膜化することを含み、この技法はいくつかの実施形態において、ウェハボンディングでより厚い転写ウェハの使用を可能にする。いくつかの実施形態において、転写ウェハは、ベースシリコン層と、絶縁層と、ポリシリコンまたはアモルファスシリコンの層とを含む多層ウェハである。いくつかの実施形態において、ポリシリコンまたはアモルファスシリコンの層はポリシリコンの層であり、またいくつかの実施形態において、アモルファスシリコンの層であり、これらの実施形態は、単結晶材料を使用する必要に迫られた場合よりも必要とする製作労力と時間が少ないことにより製作を容易にすることができる。いくつかの実施形態において、転写ウェハのポリシリコンまたはアモルファスシリコンの層からメンブレンを形成することは、ベースシリコン層と絶縁層とを除去することを含む。
【００２８】
[0028]  いくつかの実施形態において、ＣＭＯＳウェハ内に封止キャビティを形成することは、キャビティをポリシリコンメンブレンで封止することを含み、またいくつかの実施形態において、キャビティをアモルファスシリコンメンブレンで封止することを含む。少なくともいくつかの実施形態において、そのような技法は、単結晶材料を使用する必要に迫られた場合よりも少ない製作労力と時間での超音波振動子の製作を可能にする。
【００２９】
[0029]  いくつかの実施形態において、メンブレンは、第１の厚さを有する中央部分と第１の厚さよりも小さい第２の厚さを有する外側部分とを含む不均一な厚さを有する。いくつかの実施形態において、メンブレンの外側部分は第１の厚さを有し、方法は、キャビティをポリシリコンまたはアモルファスシリコンメンブレンで封止することに続いて、第１の厚さよりも大きい第２の厚さを有するメンブレンの中央部分を形成することをさらに含む。いくつかの実施形態において、第２の厚さを有するメンブレンの中央部分を形成することは、メンブレン上に第１の材料を堆積させてパターニングすることを含む。いくつかの実施形態において、第１の材料を堆積させてパターニングすることは４５０℃未満で行われ、これは集積回路および／または金属層に損傷を与えない点から前述の利益を提供することができる。いくつかの実施形態において、第１の材料はポリシリコンやアモルファスシリコンではない。いくつかの実施形態において、ポリシリコンまたはアモルファスシリコンメンブレンは縮退ドープされ、これが少なくともいくつかの実施形態において、メンブレンに電気的に接触させることを容易にする。
【００３０】
[0030]  メンブレンがキャビティ上方に設けられるすべてのそのような実施形態において、メンブレンは任意選択によりキャビティを封止するように構成されてよい。
【００３１】
[0031]  本出願の様々な態様と実施形態が以下の図を参照しつつ記載される。図は必ずしも一定の縮尺で描かれてはいないことが認識されるべきである。複数の図に現れる部材は、それらが現れるすべての図において同じ参照番号で示される。
【図面の簡単な説明】
【００３２】
【図１Ａ】[0032]本出願の非限定的な実施形態に係る、ＣＭＯＳウェハ内のキャビティ上方に形成されたメンブレンを有するＣＭＯＳ超音波振動子（ＣＵＴ）を製作するためのプロセスシーケンスを例示する図である。
【図１Ｂ】本出願の非限定的な実施形態に係る、ＣＭＯＳウェハ内のキャビティ上方に形成されたメンブレンを有するＣＭＯＳ超音波振動子（ＣＵＴ）を製作するためのプロセスシーケンスを例示する図である。
【図１Ｃ】本出願の非限定的な実施形態に係る、ＣＭＯＳウェハ内のキャビティ上方に形成されたメンブレンを有するＣＭＯＳ超音波振動子（ＣＵＴ）を製作するためのプロセスシーケンスを例示する図である。
【図１Ｄ】本出願の非限定的な実施形態に係る、ＣＭＯＳウェハ内のキャビティ上方に形成されたメンブレンを有するＣＭＯＳ超音波振動子（ＣＵＴ）を製作するためのプロセスシーケンスを例示する図である。
【図１Ｅ】本出願の非限定的な実施形態に係る、ＣＭＯＳウェハ内のキャビティ上方に形成されたメンブレンを有するＣＭＯＳ超音波振動子（ＣＵＴ）を製作するためのプロセスシーケンスを例示する図である。
【図１Ｆ】本出願の非限定的な実施形態に係る、ＣＭＯＳウェハ内のキャビティ上方に形成されたメンブレンを有するＣＭＯＳ超音波振動子（ＣＵＴ）を製作するためのプロセスシーケンスを例示する図である。
【図１Ｇ】本出願の非限定的な実施形態に係る、ＣＭＯＳウェハ内のキャビティ上方に形成されたメンブレンを有するＣＭＯＳ超音波振動子（ＣＵＴ）を製作するためのプロセスシーケンスを例示する図である。
【図１Ｈ】本出願の非限定的な実施形態に係る、ＣＭＯＳウェハ内のキャビティ上方に形成されたメンブレンを有するＣＭＯＳ超音波振動子（ＣＵＴ）を製作するためのプロセスシーケンスを例示する図である。
【図１Ｉ】本出願の非限定的な実施形態に係る、ＣＭＯＳウェハ内のキャビティ上方に形成されたメンブレンを有するＣＭＯＳ超音波振動子（ＣＵＴ）を製作するためのプロセスシーケンスを例示する図である。
【図１Ｊ】本出願の非限定的な実施形態に係る、ＣＭＯＳウェハ内のキャビティ上方に形成されたメンブレンを有するＣＭＯＳ超音波振動子（ＣＵＴ）を製作するためのプロセスシーケンスを例示する図である。
【図１Ｋ】本出願の非限定的な実施形態に係る、ＣＭＯＳウェハ内のキャビティ上方に形成されたメンブレンを有するＣＭＯＳ超音波振動子（ＣＵＴ）を製作するためのプロセスシーケンスを例示する図である。
【図２Ａ】[0033]本出願の非限定的な実施形態に係る、ピストンメンブレンが転写ウェハから転写される、ピストンメンブレンを有するＣＵＴを製作するためのプロセスシーケンスを例示する図である。
【図２Ｂ】本出願の非限定的な実施形態に係る、ピストンメンブレンが転写ウェハから転写される、ピストンメンブレンを有するＣＵＴを製作するためのプロセスシーケンスを例示する図である。
【図２Ｃ】本出願の非限定的な実施形態に係る、ピストンメンブレンが転写ウェハから転写される、ピストンメンブレンを有するＣＵＴを製作するためのプロセスシーケンスを例示する図である。
【図３Ａ】[0034]本出願の非限定的な実施形態に係る、ピストンメンブレンがウェハボンディング後に形成される、ピストンメンブレンを有する代替のＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図３Ｂ】本出願の非限定的な実施形態に係る、ピストンメンブレンがウェハボンディング後に形成される、ピストンメンブレンを有する代替のＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図４Ａ】[0035]本出願の非限定的な実施形態に係る、ピストンメンブレンが転写ウェハから転写される、ピストンメンブレンを有するＣＵＴを形成するための代替のプロセスシーケンスを例示する図である。
【図４Ｂ】本出願の非限定的な実施形態に係る、ピストンメンブレンが転写ウェハから転写される、ピストンメンブレンを有するＣＵＴを形成するための代替のプロセスシーケンスを例示する図である。
【図４Ｃ】本出願の非限定的な実施形態に係る、ピストンメンブレンが転写ウェハから転写される、ピストンメンブレンを有するＣＵＴを形成するための代替のプロセスシーケンスを例示する図である。
【図５】[0036]本出願の非限定的な実施形態に係る、ＣＵＴのキャビティの底面に設けられるメンブレンストッパを有するＣＵＴを例示する図である。
【図６】[0037]本出願の非限定的な実施形態に係る、ピストンメンブレンとＣＵＴのキャビティの底部分に設けられるメンブレンストッパとを有するＣＵＴを例示する図である。
【図７Ａ】[0038]本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの底側に電気的に接触するためにＣＭＯＳウェハ内に埋め込まれるビアを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図７Ｂ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの底側に電気的に接触させるためにＣＭＯＳウェハ内に埋め込まれるビアを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図７Ｃ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの底側に電気的に接触させるためにＣＭＯＳウェハ内に埋め込まれるビアを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図７Ｄ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの底側に電気的に接触させるためにＣＭＯＳウェハ内に埋め込まれるビアを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図７Ｅ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの底側に電気的に接触させるためにＣＭＯＳウェハ内に埋め込まれるビアを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図７Ｆ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの底側に電気的に接触させるためにＣＭＯＳウェハ内に埋め込まれるビアを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図７Ｇ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの底側に電気的に接触させるためにＣＭＯＳウェハ内に埋め込まれるビアを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図７Ｈ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの底側に電気的に接触させるためにＣＭＯＳウェハ内に埋め込まれるビアを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図８Ａ】[0039]本出願の非限定的な実施形態に係る、図７Ａ〜７Ｈのプロセスから得られるデバイスからピストンメンブレンを形成するためのプロセスシーケンスを例示する図である。
【図８Ｂ】本出願の非限定的な実施形態に係る、図７Ａ〜７Ｈのプロセスから得られるデバイスからピストンメンブレンを形成するためのプロセスシーケンスを例示する図である。
【図９Ａ】[0040]本出願の非限定的な実施形態に係る、転写ウェハから転写されるピストンメンブレンを有し、かつメンブレンの底側に電気的に接触させるためにＣＭＯＳウェハ内に埋め込みビアを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図９Ｂ】本出願の非限定的な実施形態に係る、転写ウェハから転写されるピストンメンブレンを有し、かつメンブレンの底側に電気的に接触させるためにＣＭＯＳウェハ内に埋め込みビアを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１０Ａ】[0041]本出願の非限定的な実施形態に係る、ＣＭＯＳウェハに電気的に接触させるためにピストンメンブレンとメンブレンを貫通する埋め込みビアとを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１０Ｂ】本出願の非限定的な実施形態に係る、ＣＭＯＳウェハに電気的に接触させるためにピストンメンブレンとメンブレンを貫通する埋め込みビアとを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１０Ｃ】本出願の非限定的な実施形態に係る、ＣＭＯＳウェハに電気的に接触させるためにピストンメンブレンとメンブレンを貫通する埋め込みビアとを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１０Ｄ】本出願の非限定的な実施形態に係る、ＣＭＯＳウェハに電気的に接触させるためにピストンメンブレンとメンブレンを貫通する埋め込みビアとを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１０Ｅ】本出願の非限定的な実施形態に係る、ＣＭＯＳウェハに電気的に接触させるためにピストンメンブレンとメンブレンを貫通する埋め込みビアとを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１０Ｆ】本出願の非限定的な実施形態に係る、ＣＭＯＳウェハに電気的に接触させるためにピストンメンブレンとメンブレンを貫通する埋め込みビアとを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１０Ｇ】本出願の非限定的な実施形態に係る、ＣＭＯＳウェハに電気的に接触させるためにピストンメンブレンとメンブレンを貫通する埋め込みビアとを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１０Ｈ】本出願の非限定的な実施形態に係る、ＣＭＯＳウェハに電気的に接触させるためにピストンメンブレンとメンブレンを貫通する埋め込みビアとを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１１】[0042]図１０ＨのＣＵＴのものよりも厚い中央部分を有するピストンメンブレンを含む、図１０Ａ〜１０Ｈのプロセスから得られるものの代替のＣＵＴを例示する図である。
【図１２】[0043]本出願の非限定的な実施形態に係る、ＣＭＯＳウェハとＣＵＴのメンブレンの上側との間を電気的に接触させるためにライニングビアを有するＣＵＴを例示する図である。
【図１３Ａ】[0044]本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１３Ｂ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１３Ｃ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１３Ｄ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１３Ｅ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１３Ｆ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１３Ｇ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１３Ｈ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１３Ｉ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１４】[0045]本出願の非限定的な実施形態に係る、キャビティの幅よりも狭いＣＵＴのキャビティ下方の電極を含む、図１３Ａ〜１３Ｉのプロセスから得られるものの代替のＣＵＴを例示する図である。
【図１５】[0046]本出願の非限定的な実施形態に係る、ＣＵＴがピストンメンブレンを含む、図１４のものの代替のＣＵＴを例示する図である。
【図１６Ａ】[0047]本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有する代替のＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１６Ｂ】本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有する代替のＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１７Ａ】[0048]本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１７Ｂ】本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１７Ｃ】本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図１８Ａ】[0049]本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するＣＵＴを形成するための代替のプロセスシーケンスを例示する図である。
【図１８Ｂ】本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するＣＵＴを形成するための代替のプロセスシーケンスを例示する図である。
【図１８Ｃ】本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するＣＵＴを形成するための代替のプロセスシーケンスを例示する図である。
【図１８Ｄ】本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するＣＵＴを形成するための代替のプロセスシーケンスを例示する図である。
【図１８Ｅ】本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するＣＵＴを形成するための代替のプロセスシーケンスを例示する図である。
【図１９Ａ】[0050]本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するＣＵＴを形成するためのさらなる代替のプロセスシーケンスを例示する図である。
【図１９Ｂ】本出願の非限定的な実施形態に係る、ピストンメンブレンとメンブレンへの上側電気接点とを有するＣＵＴを形成するためのさらなる代替のプロセスシーケンスを例示する図である。
【図２０Ａ】[0051]本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有し、かつＣＵＴのキャビティの底面にメンブレンストッパを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図２０Ｂ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有し、かつＣＵＴのキャビティの底面にメンブレンストッパを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図２０Ｃ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有し、かつＣＵＴのキャビティの底面にメンブレンストッパを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図２０Ｄ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有し、かつＣＵＴのキャビティの底面にメンブレンストッパを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図２０Ｅ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有し、かつＣＵＴのキャビティの底面にメンブレンストッパを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図２０Ｆ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有し、かつＣＵＴのキャビティの底面にメンブレンストッパを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図２０Ｇ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有し、かつＣＵＴのキャビティの底面にメンブレンストッパを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図２０Ｈ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有し、かつＣＵＴのキャビティの底面にメンブレンストッパを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図２０Ｉ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有し、かつＣＵＴのキャビティの底面にメンブレンストッパを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図２１Ａ】[0052]本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有し、かつメンブレンの底側にメンブレンストッパを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図２１Ｂ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有し、かつメンブレンの底側にメンブレンストッパを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図２１Ｃ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有し、かつメンブレンの底側にメンブレンストッパを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図２１Ｄ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有し、かつメンブレンの底側にメンブレンストッパを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図２１Ｅ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有し、かつメンブレンの底側にメンブレンストッパを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図２１Ｆ】本出願の非限定的な実施形態に係る、ＣＵＴのメンブレンの上側に電気接点を有し、かつメンブレンの底側にメンブレンストッパを有するＣＵＴを形成するためのプロセスシーケンスを例示する図である。
【図２２Ａ】[0053]本出願の非限定的な実施形態に係る、ＣＵＴのキャビティのための様々な形状を例示する図である。
【図２２Ｂ】本出願の非限定的な実施形態に係る、ＣＵＴのキャビティのための様々な形状を例示する図である。
【図２２Ｃ】本出願の非限定的な実施形態に係る、ＣＵＴのキャビティのための様々な形状を例示する図である。
【図２２Ｄ】本出願の非限定的な実施形態に係る、ＣＵＴのキャビティのための様々な形状を例示する図である。
【図２３Ａ】[0054]本出願の非限定的な実施形態に係る、内部に形成されたピストンを有する転写ウェハを製作するためのプロセスシーケンスを例示する図である。
【図２３Ｂ】本出願の非限定的な実施形態に係る、内部に形成されたピストンを有する転写ウェハを製作するためのプロセスシーケンスを例示する図である。
【図２３Ｃ】本出願の非限定的な実施形態に係る、内部に形成されたピストンを有する転写ウェハを製作するためのプロセスシーケンスを例示する図である。
【図２３Ｄ】本出願の非限定的な実施形態に係る、内部に形成されたピストンを有する転写ウェハを製作するためのプロセスシーケンスを例示する図である。
【図２４Ａ】[0055]本出願の非限定的な実施形態に係る、メンブレンストッパを有する転写ウェハを製作するためのプロセスシーケンスを例示する図である。
【図２４Ｂ】本出願の非限定的な実施形態に係る、メンブレンストッパを有する転写ウェハを製作するためのプロセスシーケンスを例示する図である。
【図２５Ａ】[0056]本出願の非限定的な実施形態に係る、内部に形成されたピストンを有する転写ウェハを製作するための代替のプロセスシーケンスを例示する図である。
【図２５Ｂ】本出願の非限定的な実施形態に係る、内部に形成されたピストンを有する転写ウェハを製作するための代替のプロセスシーケンスを例示する図である。
【図２６】[0057]ＣＭＯＳウェハ内の集積回路に接続された図１Ｋの超音波振動子を、集積回路が超音波振動子下方に設けられる状態で例示する図である。
【発明を実施するための形態】
【００３３】
[0058]  ＣＭＵＴを形成するための既存の方法は、ＣＭＯＳウェハと統合された超音波振動子や、したがって、そのようなウェハ上のＣＭＯＳ集積回路（ＩＣ）を形成するためには実用的ではない。したがって、そのような統合された超音波振動子およびＩＣは今日存在しない。たとえばＣＭＵＴを形成するための既存の方法は、ＣＭＯＳウェハ上のＣＭＵＴと集積回路との間を電気的に接続するための実用的な手法を提供しない。また既存の方法は、低電圧ＣＭＯＳ集積回路との互換に適切なサイズへのＣＭＵＴのスケーリングを十分には可能にしない。さらにＣＭＵＴ製造プロセスは、たとえばそれらが複合材料での処理やあまりに多くの処理工程を必要とするので、商用デバイスの大規模生産に適する費用効果の高い手法で行われるにはあまりに複雑すぎる。
【００３４】
[0059]  したがって本出願の態様は、ＣＭＯＳウェハと統合された超音波振動子や、いくつかの実施形態において、ＣＭＯＳウェハ上に形成されたＣＭＯＳ  ＩＣを製作するスケーラブルな、比較的低コストの方法を提供する。そのような方法は、本明細書でＣＭＯＳ超音波振動子（ＣＵＴ: ＣＭＯＳ Ｕｌｔｒａｓｏｎｉｃ Ｔｒａｎｓｄｕｃｅｒ）と呼ぶ、モノリシックに統合された超音波振動子およびＣＭＯＳ  ＩＣを含む新しい部類のデバイスの形成を可能にする。ＣＵＴは、超音波撮像および／もしくは高強度焦点式超音波（ＨＩＦＵ）用途ならびに／または他の超音波用途のための超音波デバイスを形成するために使用されてよい。
【００３５】
[0060]  ＣＵＴのスケーラブルな大規模生産に適する手法でＣＭＯＳ処理技法との超音波振動子技術の統合を容易にするため、製造プロセスが様々な特性のうちの１つまたは複数を発揮することが望ましい場合がある。たとえばプロセスは、ＣＭＯＳウェハとその上に形成された任意の回路（たとえば、ＩＣ）に損傷を与えることなく超音波振動子を形成するのに適したものにすることができる。したがってプロセスは、ＣＭＯＳウェハとＣＭＯＳ  ＩＣに損傷をもたらすのに十分なだけ高い温度を必要とする処理工程を回避してよい。むしろ、低温プロセスが利用されてよい。プロセスは、単一結晶（単結晶）形よりもむしろ多結晶および／または非晶形の材料など、ＣＭＯＳプロセスラインに一般的であり、また製作および／または堆積のために莫大な労力または時間を必要としない材料を活用してよい。プロセスは、個別の超音波振動子セルに直接的または間接的に電気的に接続する適切な手法を提供してよい。プロセスはまた、低電圧動作（たとえば、７０Ｖ未満、５０Ｖ未満、３０Ｖ未満、または振動子動作のための他の適切な低電圧）を可能にするのに適したサイズの超音波振動子を作製するのに適したものにすることができ、それらが低電圧ＣＭＯＳ  ＩＣとより互換的となる。たとえばプロセスは、所望の振動子挙動（たとえば、所望の動作周波数、帯域幅、電力、または他の特性）を依然果たしながら、低電圧デバイスとしての動作のための十分なサイズ（たとえば、十分に小さい厚さ）と形状のメンブレンを作製するのに適したものにすることができる。製造プロセスのその他の特性も、ＣＭＯＳウェハとの超音波振動子の統合を容易にするためにいくつかの実施形態において望ましいものにすることができる。
【００３６】
[0061]  したがって本出願の態様は、ＣＭＯＳウェハ上に超音波振動子メンブレンを形成するために低温（たとえば、４５０℃未満）ウェハボンディングを実装する。この状況下での低温は、いくつかの実施形態において、４５０℃未満、４００℃未満、３５０℃未満、２００℃と４５０℃との間、その範囲内の任意の温度、またはＣＭＯＳウェハ上の構造を保持するのに適切な任意の温度であってよい）。したがって、いくつかの実施形態に係るＣＵＴを形成するためのボンディングプロセスだけでなく他の製作工程も４５０℃超の任意のアニールを回避してよい。いくつかの実施形態において、メンブレンは、多結晶シリコンやアモルファスシリコン、二酸化ケイ素、窒化ケイ素（ＳｉＮ）、窒化チタン（ＴｉＮ）など、比較的単純かつ安価な材料で形成されてよい。メンブレンはまた薄くてよく、また少なくともいくつかの実施形態において、ＣＭＵＴでこれまでに達成可能なものよりも薄くてよい。そのような薄いメンブレンの使用は、ＣＭＯＳ技術に準拠するのに十分なだけ低い電圧で動作可能な超音波振動子の形成を容易にすることができ、したがってＣＵＴの形成を容易にすることができる。
【００３７】
[0062]  本出願の態様は、ＣＭＯＳ集積回路との超音波振動子の統合を容易にする手法で超音波振動子のメンブレンに電気的に接続するための様々な設計とプロセスを提供する。いくつかの実施形態において、接続はメンブレンのキャビティ側（たとえば、底側）から行われてよい。そのような接続は、埋め込みビアや導電性スタンドオフもしくはキャビティ壁経由で、または任意の他の適切な手法で行われてよい。そのような電気的相互接続は、全体的接続よりはむしろメンブレンへの局所的接続を提供してよく、それにより個別のメンブレンへの接続は、関連する回路から大きく離れかつ複数メンブレン的によりはむしろ関連する回路の近くでかつ個別的に行われてよい。そのようなメンブレンへの局所的接続の機能は、たとえばメンブレンの個別的な制御の機能のため、全体的相互接続によりもたらされるものよりも広い範囲の動作体系を可能にしてよい。
【００３８】
[0063]  本出願の態様は、メンブレンが１つまたは複数の比較的厚い中央部分と比較的薄い周辺（または外側）部分とを含む、ピストン構成を有するＣＵＴを提供する。そのような構造は本明細書でピストンメンブレンと呼ばれてよい。いくつかの実施形態において、ピストンメンブレンはウェハボンディング前に転写ウェハ上に完全に形成されてよい。転写ウェハは次いで低温処理方法でＣＭＯＳウェハに接合されてよく、ピストンメンブレンが転写ウェハの残りから除去されてよい。この手法で、一体の本体を画定する単一の材料で形成されたピストンメンブレンが形成されてよく、そのようなピストンメンブレンは、ウェハボンディング後にそのような処理が行われたならばＣＭＯＳ  ＩＣに損傷を与えるのに十分なだけ高い温度で処理された材料で形成されてよい。
【００３９】
[0064]  上述の態様と実施形態だけでなく追加の態様と実施形態も以下にさらに記載される。これらの態様および／または実施形態は、個別に、すべて一緒に、または２つ以上の任意の組み合わせで使用されてよく、本出願はこの点では限定されない。
【００４０】
[0065]  ＣＭＯＳウェハ内のキャビティ上方にメンブレンを有する超音波振動子を形成するための第１のプロセスがここで記載される。図１Ａを参照すると、プロセスは、基板１０２、誘電または絶縁層１０４、第１の金属化層１０６および、いくつかの実施形態においてＣＭＯＳウェハ１００の最上部金属化層であってよい第２の金属化層１０８を含むＣＭＯＳウェハ１００で開始してよい。
【００４１】
[0066]  基板１０２はシリコンまたは任意の他の適切なＣＭＯＳ基板であってよい。いくつかの実施形態において、ＣＭＯＳウェハ１００はＣＭＯＳ集積回路（ＩＣ）を含んでよく、したがって基板１０２はそのような回路を支持するのに適した基板であってよい。
【００４２】
[0067]  絶縁層１０４はＳｉＯ２または任意の他の適切な誘電絶縁材料で形成されてよい。いくつかの実施形態において、絶縁層１０４はオルトケイ酸テトラエチル（ＴＥＯＳ）を介して形成されてよいが、代替のプロセスが使用されてもよい。
【００４３】
[0068]  ＣＭＯＳウェハ１００は２つの金属化層１０６および１０８を含むものとして示されるが、本出願の様々な態様に係るＣＭＯＳウェハは２つの金属化層を有することに限定されず、むしろいくつかの実施形態においての３つ以上を含み、任意の適切な数の金属化層を有してよいことが認識されるべきである。そのような金属化層はいくつかの実施形態において配線のために（たとえば、配線層として）使用されてよいが、すべての実施形態がこの点で限定されるわけではない。
【００４４】
[0069]  第１および第２の金属化層１０６および１０８は任意の適切な構造を有してよい。例示の実施形態において、少なくとも第２の金属化層１０８は、中間導電層１１２（たとえば、アルミニウムまたは他の適切な導電材料で形成される）と上ライナ層１１０および下ライナ層１１４とを含む多層構造を有してよい。ライナ層１１０および１１４は窒化チタン（ＴｉＮ）または他の適切な導電材料（たとえば、タンタル、または他のライナとして作用するのに適切な金属など、ＴｉＮ以外の金属）で形成されてよい。いくつかの実施形態において、上ライナ層１１０は、たとえば超音波振動子のためのキャビティを形成するためのプロセスの一部として使用される１つまたは複数のエッチング工程の間に、エッチングストッパとして使用されてよい。したがって、ライナ層１１０はいくつかの実施形態においてエッチングストッパとして作用するのに適した材料で形成されてよい。その上、図示しないが、第１および第２の金属化層１０６および１０８だけでなく本明細書に記載の任意の他の金属化層も任意選択により、リソグラフィ段階の間に反射防止コーティングとして役立つように酸窒化ケイ素（ＳｉＯＮ）を上層として（たとえば、ライナ層１１０の上に）含んでよい。
【００４５】
[0070]  いくつかの実施形態において、超音波振動子の電極として働く第２の金属化層１０８から電極を形成することが望ましい場合がある。また第２の金属化層１０８は、ＣＭＯＳウェハ上に形成されるべきＣＵＴのメンブレンに電気的に接触させるために使用されてよい。したがって図１Ｂに示すように、第２の金属化層１０８は、電極１１６と１つまたは複数の接点１１８とを形成するように適切にパターニングされてよい。
【００４６】
[0071]  図１Ｂは、電極と電気接点とがＣＭＯＳウェハ上に金属化層から形成された構成を例示するが、電極（たとえば、電極１１６）および／または電気接点（たとえば、電気接点１１８）を形成する他の手法が実装されてもよいことが認識されるべきである。たとえば、金属以外であるが電極および／または電気接点として作用するのに適する導電材料が、例示の電極および／または電気接点を形成するためにＣＭＯＳウェハ上で適切に処理されてよい。
【００４７】
[0072]  絶縁層１２０が次いで図１Ｃに示すように堆積されてよい。絶縁層１２０はＳｉＯ２または任意の他の適切な絶縁体であってよく、また任意の適切な手法で形成されてよい。いくつかの実施形態において、絶縁層１２０は高密度プラズマ（ＨＤＰ）堆積により形成されてよい。絶縁層１２０は次いで、たとえば化学機械研磨（ＣＭＰ）または他の適切な平坦化技法を用いて平坦化されてよい（図示せず）。
【００４８】
[0073]  図１Ｄでは、絶縁層１２０は、電極１１６と電気接点１１８との上面を露出するように図示のようにエッチングされてよい。いくつかの実施形態において、上ライナ層１１０は、絶縁層１２０をエッチングするために使用される選択エッチングのためのエッチングストッパとして使用されてよい。例として、ライナ層１１０はＴｉＮで形成されてよく、またエッチングストッパとして使用されてよいが、すべての実施形態がこの点で限定されるのではない。
【００４９】
[0074]  さらなる絶縁層１２２が、図１Ｅに示すように、電極１１６と電気接点１１８との上面を覆うように堆積されてよく、また次いで図１Ｆに示すように、電気接点１１８のためのコンタクトホール１２４を開放するようにパターニングされてよい。絶縁層１２２はＳｉＯ２または任意の他の適切な絶縁体であってよい。
【００５０】
[0075]  図１Ｇに示すように、導電層１２６が堆積されてよい。導電層は、図１Ｊに関連して後に示すように、超音波振動子のメンブレンへの電気接点を形成するために使用されてよい。また導電層１２６は、ＣＵＴために内部にキャビティを形成するようにパターニングされてよく、導電層１２６の残りの部分は、キャビティの１つまたは複数の側壁を画定する。いくつかの実施形態において、次いで導電層１２６は、メンブレンが導電層１２６の高さだけＣＭＯＳウェハ１００の面から分離されてよいという点でスペーサを表してもよい。したがって導電層１２６は、複数の可能な機能のうちの１つまたは複数を果たしてよい。
【００５１】
[0076]  導電層１２６は任意の適切な導電材料で形成されてよい。いくつかの実施形態において、導電層１２６は金属で形成されてよい。たとえば導電層１２６は、いくつかの実施形態においてＴｉＮであってよい。
【００５２】
[0077]  導電層１２６はＣＭＰまたは他の適切な平坦化技法を用いて平坦化されてよく（図示せず）、また次いで図１Ｈに示すように、接点１２８を形成するようにパターニングされてよい。この段階ではキャビティ１３０は、接点１２８がキャビティを少なくとも部分的に画定する役目となり、ＣＭＯＳウェハ内に形成されていることが見られ得る。すなわち接点１２８（いくつかの実施形態において、閉輪郭を形成する単一の接点を表してよい）は、例示の実施形態においてキャビティ１３０の側壁として機能し、また図１Ｋの考慮から後にさらに認識されるように、電極１１６とキャビティ１３０の上を覆うメンブレンとの間のスタンドオフを作製する。
【００５３】
[0078]  図１Ｉ〜１Ｊに示すように、第２のウェハ１３１がＣＭＯＳウェハに接合されてよい。一般に第２のウェハは、バルクシリコンウェハ、シリコン・オン・インシュレータ（SOI）ウェハ、またはポリシリコンまたはアモルファスシリコン層を含み、単結晶シリコン層とポリシリコンまたはアモルファスシリコン層との間に絶縁層を持つエンジニアド基板など、任意の適切な種類のウェハであってよい。例示の実施形態において、第２のウェハ１３１は、ベース層またはハンドル層１３２、絶縁層１３４、層１３６、および層１３８を含む４つの層を含んでよい。第２のウェハ１３１は、キャビティ１３０上方にメンブレンを形成するように層１３６および１３８をＣＭＯＳウェハに転写するために使用されてよく、したがって本明細書で転写ウェハと呼ばれてよい。
【００５４】
[0079]  第２のウェハ１３１を構成する適切な材料の非限定的な例として、ベース層１３２はシリコン層（たとえば、単結晶シリコン）であってよく、絶縁層１３４はＳｉＯ２であってよく、また埋め込み酸化物（ＢＯＸ）層を表してよく、かつ層１３６はシリコンであってよい。いくつかの実施形態において、層１３６は縮退ドープリン化ケイ素（ＳｉＰ＋）であってよい。いくつかの実施形態において、層１３６はポリシリコンまたはアモルファスシリコンであってよいが、他の実施形態は単結晶シリコンを活用してよい。層１３８はＣＭＯＳウェハ上の接点１２８への接合に適する材料で形成されてよい。たとえば、接点１２８と層１３８は同じ材料で形成されてよい。いくつかの実施形態において、接点１２８と層１３８はＴｉＮで形成されてよい。
【００５５】
[0080]  ＣＭＯＳウェハ１００に第２のウェハ１３１を接合するために使用されるプロセスは、たとえば４５０℃を超えない低温接合プロセスであってよい。いくつかの実施形態において、接合プロセスの温度はおよそ２００℃と４５０℃との間、およそ３００℃とおよそ４００℃との間、それらの範囲内の任意の温度、低温接合に関して本明細書に記載した任意の他の温度、または任意の他の適切な温度であってよい。したがって、ＣＭＯＳウェハ上の金属化層やＣＭＯＳウェハ上の任意のＩＣへの損傷が回避され得る。
【００５６】
[0081]  ウェハボンディングプロセスは様々な種類のうちの１つであってよい。いくつかの実施形態において、ウェハボンディングは直接接合（すなわち、融着）であってよい。したがってウェハボンディングは、ＣＭＯＳおよび第２のウェハのそれぞれの面に通電することと、次いで接合を生成するのに適切な圧力でウェハを押し合わせることとを必要とする場合がある。低温アニールが行われてよい。融着は適切な接合技法の一例を表すものの、たとえば１つまたは複数の中間層（たとえば、接着剤）の使用を通して２つのウェハを接合することを含め、他の接合技法が代替で使用されてよい。いくつかの実施形態において、陽極またはプラズマ支援接合が使用されてよい。
【００５７】
[0082]  図１Ｉ〜１Ｊに例示する接合は、第２のウェハ１３１がＣＭＯＳウェハ１００とモノリシックに統合されるという結果になってよい。したがって、両者はいくつかの状況では一体の本体を形成してよい。
【００５８】
[0083]  メンブレンが次いで第２のウェハ１３１から形成されてよい。第２のウェハ１３１は裏側から薄膜化されてよい。そのような薄膜化は段階的に行われてよい。たとえば、粗い厚さ制御（たとえば、１０ミクロン制御）を提供する機械研削が、比較的多量のバルクウェハを除去するために最初に実施されてよい。いくつかの実施形態において、機械研削の厚さ制御は、薄膜化プロセスが進行するにつれて粗い状態から細かい状態へ変化してよい。次いで、たとえば層１３６に近い点に達するために、ＣＭＰが裏面に行われてよい。次に、選択化学エッチングなどの選択エッチングが層１３６上で停止するように行われてよい。他の薄膜化の手法も可能である。
【００５９】
[0084]  したがって図１Ｋに示すように、ベース層またはハンドル層１３２と絶縁層１３４とが除去されてよい。層１３６と層１３８とで形成されたメンブレン１４０が残ってよい。メンブレンは任意の適切な厚さＴＭであってよく、その非限定的な例は以下に記載される。いくつかの実施形態において、層１３６は、所望のメンブレン厚を提供するようにエッチングまたは他の方法で薄膜化されてよい。
【００６０】
[0085]  図１Ｋに例示する構造の様々な特徴に言及する。最初に、構造はメンブレン１４０により封止された封止キャビティ１３０を含む。また、キャビティの側壁は導電性であり、すなわち、接点１２８が導電性であり、封止キャビティの側壁を形成する。この点で接点１２８は、ＣＭＯＳウェハの面からメンブレン１４０のための導電性スタンドオフを表す。接点１２８は比較的大面積の電気接点であり、メンブレンの比較的大面積に接触してもよく、したがってメンブレンに又はメンブレンから低抵抗の電気経路を提供する。たとえば接点は、メンブレンと、電気信号を提供又は受信するためにメンブレンと相互作用し、したがっていくつかの実施形態においてメンブレンの動作を制御してよい、ＣＭＯＳウェハ上のＩＣ（たとえば、キャビティ下方に設けられる）との間の電気的制御を提供してよい。
【００６１】
[0086]  その上、メンブレン１４０はキャビティ１３０に近い第１の側１４２とキャビティから遠い第２の側１４４とを有すること、および第１の側１４２に接点１２８を介して直接電気的に接触させることが留意される。第１の側１４２はメンブレンの底側と呼ばれてよく、第２の側１４４はメンブレンの上側と呼ばれてよい。メンブレン１４０への局所的接続はこの手法で行われてよく、またメンブレン１４０はこの接続を介して（たとえば、接点１１８を介して）ＣＭＯＳウェハ内の集積回路に接続されてよい。いくつかの実施形態において、ＩＣはキャビティ１３０下方に位置決めされてよく、例示の導電性経路構成はキャビティ下方の集積回路とメンブレン１４０との間を接続することを容易にしてよい。図１Ｋの構成は、電気的接触が第２の側１４４上で行われる接触よりもむしろＣＭＯＳウェハ内の導電性経路（たとえば、接点１１８へ）を経由して提供されるという点で、メンブレンへの埋め込み接点の非限定的な例を提供する。第２の側１４４上の接触はメンブレン１４０の振動に（悪）影響を与えかねないので、上記のような構成は第２の側１４４上で電気的に接触させることよりも好ましくてよい。
【００６２】
[0087]  また図１Ｋの実施形態において、電極１１６はキャビティ１３０よりも狭いことが留意される。すなわち、電極１１６はキャビティ１３０の幅Ｗ２よりも小さい幅Ｗ１を有する。そのような構成は、少なくとも、キャビティが導電性側壁（たとえば、接点１２８）を有するような実施形態において、側壁と電極との間を電気的に分離するために望ましい場合がある。
【００６３】
[0088]  その上、図１Ｋの構造は実施形態において層１３８を含まないことにより変更されてよいことが留意される。したがって実施形態において、直接接合が接点１２８（たとえば、ＴｉＮで形成される）と層１３６（たとえば、シリコン）との間に形成されてよい。
【００６４】
[0089]  図１Ｋに例示の構造は任意の適切な寸法を有してよい。メンブレン１４０とキャビティ１３０の寸法の非限定的な例が以下にさらに記載される。
【００６５】
[0090]  非限定的な例として、キャビティ１３０の幅Ｗ２はおよそ５ミクロンとおよそ５００ミクロンとの間、およそ２０ミクロンとおよそ１００ミクロンとの間であってよく、またおよそ３０ミクロン、およそ４０ミクロン、およそ５０ミクロン、その間の任意の幅もしくは幅の範囲、または任意の他の適切な幅であってよい。いくつかの実施形態において、幅は、間隙率、すなわち、周囲の構造により占有される領域の量と比較したキャビティにより占有される領域の量を最大化するように選択されてよい。幅寸法はまた、キャビティの開口サイズを識別するために使用されてよく、したがってキャビティは上述の値のうちのいずれか、または任意の他の適切な値の開口を有してよい。
【００６６】
[0091]  深さＤ１はおよそ０．０５ミクロンとおよそ１０ミクロンとの間、およそ０．１ミクロンとおよそ５ミクロンとの間、およそ０．５ミクロンとおよそ１．５ミクロンとの間、その間の任意の深さもしくは深さの範囲、または任意の他の適切な深さであってよい。接点１２８がＴｉＮで形成される場合、ＴｉＮは一般に薄膜として形成されるので、Ｄ１が５ミクロンよりも小さいことが、そのような実施形態において好ましい場合がある。いくつかの実施形態において、キャビティ寸法および／またはキャビティの上を覆う任意のメンブレンのメンブレン厚はメンブレンの周波数挙動に影響を与えかねず、したがって所望の周波数挙動（たとえば、メンブレンの所望の共振周波数）を提供するように選択されてよい。たとえば、およそ２０ｋＨｚとおよそ２００ＭＨｚとの間、およそ１ＭＨｚとおよそ１０ＭＨｚとの間、およそ２ＭＨｚとおよそ５ＭＨｚとの間、およそ５０ｋＨｚとおよそ２００ｋＨｚとの間、およそ２．５ＭＨｚ、およそ４ＭＨｚ、その間の任意の周波数もしくは周波数の範囲、または任意の他の適切な周波数の中心共振周波数を持つ超音波振動子を有することがいくつかの実施形態において望まれる場合がある。たとえば、例として医用撮像や材料分析のため、または様々な動作周波数が望まれる場合がある他の理由で、空気、ガス、水、または他の環境でデバイスを使用することが望まれる場合がある。キャビティおよび／またはメンブレンの寸法は適宜選択されてよい。
【００６７】
[0092]  メンブレン厚ＴＭ（たとえば、深さＤ１に略平行な方向に測定されるような）は１００ミクロンよりも小さく、５０ミクロンよりも小さく、４０ミクロンよりも小さく、３０ミクロンよりも小さく、２０ミクロンよりも小さく、１０ミクロンよりも小さく、５ミクロンよりも小さく、１ミクロンよりも小さく、０．１ミクロンよりも小さく、その間の任意の厚さの範囲、または任意の他の適切な厚さであってよい。厚さは、メンブレンの所望の共振周波数などのメンブレンの所望の音響挙動に基づいて、いくつかの実施形態において選択されてよい。
【００６８】
[0093]  また、キャビティ１３０、およびより一般的に本明細書に記載の任意の実施形態のキャビティは様々な形状を有してよいこと、および複数のキャビティが形成されるとき、すべてのキャビティが同じ形状またはサイズを有する必要はないことが認識されるべきである。たとえば図２２Ａ〜２２Ｄは、キャビティ１３０および本明細書に記載のその他のキャビティのための様々な可能な形状を例示する。具体的には、図２２Ａ〜２２Ｄは、様々な形状の内部に形成されたキャビティ１３０を有するＣＭＯＳウェハの部分２２００の上面図を例示する。図２２Ａは、キャビティ１３０が正方形の開口を有してよいことを例示する。図２２Ｂは、キャビティ１３０が円形の開口を有してよいことを例示する。図２２Ｃは、キャビティが六角形の開口を有してよいことを例示する。図２２Ｄは、キャビティ１３０が八角形の開口を有してよいことを例示する。他の形状も可能である。
【００６９】
[0094]  部分２２００は４つのキャビティを含むとして示されるが、本出願の態様はＣＭＯＳウェハ内に形成された１つまたは複数のそのようなキャビティを提供することが認識されるべきである。いくつかの実施形態において、単一の基板（たとえば、単一のＣＭＯＳウェハ）は数十、数百、数千、数万、数十万、または数百万のＣＵＴ（および対応するキャビティ）が内部に形成されてよい。
【００７０】
[0095]  図１Ｋは、キャビティ１３０の上を覆うメンブレン１４０を有する超音波振動子を例示し、メンブレンは実質的に均一な厚さを有する。いくつかの実施形態において、メンブレンが不均一な厚さを有することが望ましい場合がある。たとえば、メンブレンがピストンとして構成され、中央部分がメンブレンの外側部分よりも大きい厚さを有することが望ましい場合があり、その非限定的な例は以下に記載される。
【００７１】
[0096]  図１Ｋに例示するもののような超音波振動子は、音響信号を送信および／または受信するために使用されてよい。発生電力、動作周波数（たとえば、帯域幅）、およびメンブレンの振動を制御するために必要とされる電圧の点からの振動子の動作はメンブレンの形状およびサイズに依存してよい。より薄い周辺部分によりＣＭＯＳウェハに接続される、中央質量状部分を持つピストン形状のメンブレンは様々な有益な動作特性を提供してよい。
【００７２】
[0097]  したがって、本出願の態様はピストンメンブレンを有する超音波振動子を提供する。そのような振動子は、本出願のいくつかの実施形態に係るウェハボンディングプロセスにより形成されてよい。一般に、そのようなメンブレンのより厚い中央部分はメンブレンの上側または底側に形成されてよく、またウェハボンディング前または後に形成されてよい。適切な製作プロセスの非限定的な例がここで記載される。
【００７３】
[0098]  本出願の実施形態によれば、メンブレンの上側により厚い中央部分を有し、転写ウェハから形成されたピストンメンブレンを作製する方法が提供される。方法は、図１Ｈの構造に到達するために、図１Ａ〜１Ｈに関連して前述した同じ処理工程を含んでよい。その点から、図２Ａ〜２Ｂに示すように、転写ウェハ２０１がたとえば前述のような低温（４５０℃未満）直接接合技法を用いて、ＣＭＯＳウェハと接合されてよい。
【００７４】
[0099]  図２Ａ〜２Ｂの転写ウェハ２０１はベース層１３２、絶縁層１３４、および層１３８を含む。転写ウェハはまたピストン２０２、およびいくつかの実施形態においてＳｉＯ２（たとえば、オルトケイ酸テトラエチル（ＴＥＯＳ）または他の適切なプロセスを介して形成される）などの絶縁層であってよいが、任意の特定の種類の材料で形成されることに限定されない層２０４を含む。ピストン２０２はいくつかの実施形態においてシリコンで形成されてよく、またいくつかの実施形態においてポリシリコンまたはアモルファスシリコンで形成されるが、他の実施形態は単結晶シリコンを使用してよい。ポリシリコンまたはアモルファスシリコンの使用は、いくつかの場合では、他の可能な利益の中で、製造プロセスを簡略化および／またはコストを低減することができる。いくつかの実施形態において、ピストン２０２は縮退ドープされてよい。いくつかの実施形態において、ピストン２０２はＳｉＰ＋で形成される。
【００７５】
[00100]  図２Ｂに示すように、転写ウェハ２０１は接合プロセスの結果として、ＣＭＯＳウェハとモノリシックに統合されてよい。続いて図２Ｃに示すように、ベース層１３２、絶縁層１３４および層２０４がウェハ研削、次いでエッチング、そして埋め込み酸化物の除去、または任意の他の適切な手法で除去されてよい。結果はしたがって、キャビティ１３０の上を覆うピストン２０２を含んでよい。ピストン２０２と層１３８とは図示のようなメンブレンを形成してよく、したがってピストンメンブレンとみなされてよい。ピストンメンブレンは厚さＴ１の周辺（または外側）部分と厚さＴ２の中央部分を有してよい。いくつかの実施形態において、Ｔ１は可能な限り薄くされてよく、かつたとえばおよそ１ミクロンとおよそ１０ミクロンとの間であってよい。ピストン２０２は幅ＷＰを有してよい。いくつかの実施形態において、幅ＷＰは電極１１６の幅Ｗ１と実質的に同じであってよい。しかしながら、すべての実施形態がこの点で限定されるとは限らず、幅ＷＰはいくつかの実施形態においてＷ１よりも大きくてよくまたはいくつかの実施形態においてＷ１より小さくてよい。
【００７６】
[00101]  寸法の非限定的な例として、図２Ｃに例示するキャビティ１３０は、本明細書で前述したキャビティ寸法のうちのいずれか、または任意の他の適切な寸法を有してよい。たとえば、Ｄ１およびＷ２は、それらの寸法に関して前述したいくつかのうちのいずれかを有してよい。
【００７７】
[00102]  厚さＴ１は、Ｔ１に関して前述した値のうちのいずれかまたはＴＭに関して記載した値のうちのいずれかであってよい。同様に厚さＴ２は、ＴＭに関連して前述した値のうちのいずれか、または任意の他の適切な値を有してよい。いくつかの実施形態において、厚さＴ１は可能な限り小さくされてよく、厚さＴ２はＴＭに関連して前述した値のうちのいずれかをとってよい。たとえば、厚さＴ２は１ミクロンとおよそ１００ミクロンとの間、およそ１０ミクロンとおよそ５０ミクロンとの間、そのような範囲内の任意の値、または任意の他の適切な値であってよい。
【００７８】
[00103]  キャビティの上を覆うピストンメンブレンを形成するための非限定的な代替のプロセスが図３Ａ〜３Ｂに例示され、ピストンのより厚い中央部分がメンブレンの上側にある。プロセスは図１Ｋの構造で開始し、そこから図３Ａに示すようにパッシベーション層３０２を追加してよい。パッシベーション層は窒化ケイ素（Ｓｉ３Ｎ４）またはＣＭＯＳウェハへの損傷を防止するのに十分なだけ低い温度で形成されてよい他の適切なパッシベーション材料であってよい。
【００７９】
[00104]  パッシベーション層３０２は次いで、ピストンメンブレンのための中央部分３０４を作製するために図３Ｂに示すように適切にエッチングされてよい。本実施形態において、中央部分３０４が層１３６のものとは異なる材料で形成されることが留意されるべきである。
【００８０】
[00105]  図３Ｂのピストンメンブレンは厚さＴ３を持つ外側部分を有してよく、中央部分は厚さＴ４を有してよい。厚さＴ３はＴ１に関連して前述した値のうちのいずれかであってよい一方、Ｔ４はＴ２に関連して前述した値のうちのいずれかであってよい。
【００８１】
[00106]  ピストンメンブレンを形成するためのさらなる代替のプロセスが図４Ａ〜４Ｃに例示される。プロセスは図１Ｈのものと類似の、実質的に同じ、または同一の構造で開始してよい。しかしながら接点１２８は、図４Ａ〜４Ｃの実施形態においてより小さい高さを有してよい。たとえば、図１Ｈでの接点１２８が図１Ｈにより表される実施形態においてキャビティ１３０の深さＤ１と同じ高さであってよく、したがってＤ１に関して本明細書に前述した値（たとえば、１ミクロンと１０ミクロンとの間や、５ミクロンよりも小さいなど）のうちのいずれかを有してよいのに対して、図４Ａでの接点１２８の高さはより小さくてよい（たとえば、前述のＤ１の２分の１の高さや、Ｄ１の４分の１の高さなど）。ベース層１３２、絶縁層１３４、層４０２（たとえばいくつかの実施形態において、単結晶シリコンや、ポリシリコン、アモルファスシリコン、ＳｉＰ＋）およびパターン化層４０４を有する転写ウェハが低温接合を用いてＣＭＯＳウェハに接合されてよい。パターン化層４０４はおよそ１ミクロンとおよそ１０ミクロンとの間、およそ３ミクロンとおよそ７ミクロンとの間、それらの範囲内の任意の値、５ミクロンよりも小さい、３ミクロンよりも小さい、または任意の他の適切な値の厚さを有してよい。
【００８２】
[00107]  パターン化層４０４は接点１２８への接合に適する材料で形成されてよく、またいくつかの実施形態において接点１２８と同じ材料で形成されてよい。実施形態においてパターン化層４０４はＴｉＮで形成されてよい。
【００８３】
[00108]  図４Ｃに示すように、ベース層１３２と絶縁層１３４とが、ＣＭＯＳウェハとの転写ウェハの接合に続いて除去されてよい。そのような除去は、研削、エッチングおよび／もしくは埋め込み酸化物の除去、または他の適切な技法を用いて行われてよい。いくつかの実施形態において、層４０２は所望のメンブレン厚に薄膜化されてよい。図示のように、得られる構造は、より厚い中央部分がメンブレンの下側に形成されたピストンを含んでよい。この構成では、電気的接続性がパターン化層４０４から層４０２を通じてキャビティ側壁に提供されてよいが、これはこれらのコンポーネントを構成する材料が導電性であってよいからである。
【００８４】
[00109]  図４Ａ〜４Ｃの考察から、例示のＣＵＴは２つのウェハと単一のウェハボンディングプロセスのみで形成されてよいことが認識されるべきである。層４０２はいくつかの実施形態においてエッチングストッパとして機能してよく、これがピストンメンブレン（４０２と４０４の組み合わせ）の形成物が単一の転写ウェハから形成されることを可能にしてよい。したがってプロセスは、ピストンメンブレンを形成するために３つ以上のウェハと複数のウェハボンディング工程が使用される場合と比べて、比較的単純であって比較的少数の処理工程を含んでよい。
【００８５】
[00110]  本出願の態様に係る超音波振動子の一部として形成されてよい別の構造はメンブレンストッパであり、これはいくつかの実施形態において分離柱として機能してよく、また様々な利益を提供してよい。メンブレンストッパは、メンブレンがより容易にキャビティの底に接触できる（崩壊と呼ばれる）ようにキャビティの深さを効果的に変更してよく、また超音波振動子の周波数挙動を変更してよい。すなわち、十分な距離引き下げられると、メンブレンはキャビティの底に接触する。そのような動作は有利であってよく、それはメンブレンをキャビティの底に衝突または接触させることが特定の共振モードを減衰でき、それにより振動子の周波数応答を広げるからである。しかしながら「電荷トラップ」効果が存在し、電荷が最終的に振動子の電極上に堆積してしまい、それにより振動子の動作特性が変更され（たとえば、必要なバイアス電圧が増加し）、またヒステリシスを引き起こしかねない。メンブレンストッパは、電荷トラップ効果とヒステリシスの問題とを実質的に低減しつつ、メンブレンを「底付け」する利益を提供することができる。メンブレンストッパを持つ超音波振動子は、そのようなメンブレンストッパを欠く超音波デバイスよりも崩壊後の信頼性を高くすることができる。その上、メンブレンストッパはメンブレンがキャビティの最底部に接触することを防止することができるので、すべての実施形態においてキャビティの底面に絶縁体が形成される必要はなくなり、したがって、超音波振動子を製作する際の処理工程および時間を低減できる。しかしながら、メンブレンとキャビティの底との間に予期せぬ接触がある（いかなるメンブレンストッパがあってとしても）場合、および／またはキャビティにわたる放電を防止するためには、キャビティの底面上の絶縁体が使用されてよい。
【００８６】
[00111]  メンブレンストッパは超音波振動子の異なる位置に形成されてよい。たとえば、メンブレンストッパは超音波振動子のキャビティの底に形成されてよい。いくつかの実施形態において、メンブレンストッパは超音波振動子のメンブレンの底に（たとえば、転写ウェハから転写されたメンブレンの底側に）形成されてよい。他の実施形態において、メンブレンストッパは超音波振動子のキャビティの底とメンブレンの底との両方に形成されてよい。非限定的な例がここで記載される。
【００８７】
[00112]  図５は図１Ｋのものの代替の超音波振動子を例示する。図示のように、超音波振動子は図１Ｋの構造に加えて、キャビティ１３０の底に形成されたメンブレンストッパ５０２を含む。
【００８８】
[00113]  メンブレンストッパ５０２は、図１Ｄおよび図１Ｅの段階間で形成されてよい。すなわち工程１Ｄに続いて、メンブレンストッパが電極１１６上に堆積されてパターニングされてよい。図５の構造に到達するために、図１Ｅ〜１Ｋの処理工程が次いで行われてよい。
【００８９】
[00114]  本出願の態様によれば、超音波振動子はピストンメンブレンと１つまたは複数のメンブレンストッパとを有してよい。非限定的な例が図６に関連して例示され、これは前述した図４Ｃおよび図５の特徴の組み合わせである。
【００９０】
[00115]  図１Ａ〜１Ｋは、超音波振動子のメンブレンの底側に接続する埋め込み電気接点の非限定的な一例を例示する。その非限定的な例では、導電性接点は超音波振動子のキャビティの側壁でもあり、超音波振動子が導電性側壁を有したことを意味する。ＣＭＯＳウェハから超音波振動子のメンブレンの下側に直接電気的に接触させるための代替の構成は埋め込みビアを使用することである。図７Ａ〜７Ｈは非限定的な例を例示する。
【００９１】
[00116]  図１Ａ〜１Ｃの処理段階が行われてよい。次いで図７Ａに示すように、絶縁層７０２が、たとえば高密度プラズマ堆積を用いて堆積されてよい。絶縁層７０２はＳｉＯ２または任意の他の適切な絶縁体であってよい。絶縁層は、たとえばＣＭＰにより平坦化されてよい。
【００９２】
[00117]  図７Ｂに示すように、１つまたは複数のビア７０４が、たとえばエッチングストッパとして機能してよい第２の金属化層１０８上に行き着くようにエッチングされてよい。任意選択により、ライナ材料（たとえば、ＴｉＮ）の比較的薄い層７０６が共形に堆積され、したがってビア７０４とＣＭＯＳウェハの上面を覆ってよい。
【００９３】
[00118]  図７Ｃに示すように、ビアは次いで、たとえばタングステン（Ｗ）などの導電材料の層を堆積させることにより、導電性プラグ７０８で充填されてよい。図７Ｄに示すように、導電層はエッチバックされてよい。
【００９４】
[00119]  図７Ｅでは、キャビティ１３０が次いで絶縁層７０２からエッチングされてよく、内部に埋め込まれる導電性プラグ（すなわち、導電性プラグ７０８）を有する側壁７１０が残る。
【００９５】
[00120]  図７Ｆでは、ＣＭＯＳウェハの上面が絶縁層７１２で覆われていてよく、これは続いてウェハボンディングの準備のために側壁７１０の頂部から除去されてよい。
【００９６】
[00121]  図７Ｇでは、図１Ｉの転写ウェハと類似または同じであるが、層１３８を欠いてよい転写ウェハ７１１が、ＣＭＯＳウェハとウェハ接合されてよい。図７Ｈに示すように、ベース層１３２と絶縁層１３４とが次いで適切な技法により除去されてよく、したがってメンブレン７１４が残る。
【００９７】
[00122]  図７Ｇに例示の接合はプラグ７０８をプラグの頂部上の層１３６と直接接触させ、すなわち交点でのプラグ７０８と層１３６との間にライナは形成されなくてよいことが認識されるべきである。いくつかの実施形態において、層１３６はシリコン（たとえば、単結晶、多結晶、またはアモルファス）であってよい。従来の処理技法は、たとえばタングステンで形成されるプラグのそのような直接接続を回避しようと努めるが、本出願人らはそのような直接接続は、直接接続がプラグと高品質集積回路を支持するためには使用されていない層（たとえば、層１３６）との間であるシナリオでは、許容可能であってよいことを認識した。むしろ、層１３６はメンブレンを形成するために使用されているので、層１３６へのプラグ７０８からの材料の拡散は、いくつかの実施形態において許容可能であってよい。
【００９８】
[00123]  図８Ａ〜８Ｂは、図７Ｈの構造からピストンを形成するための方法を例示する。すなわち、Ｓｉ３Ｎ４または任意の他の適切なパッシベーション材料のパッシベーション層８０２がメンブレン７１４上に堆積されてよい。次いで図８Ｂに示すように、パッシベーション層８０２は適切にパターニングされてよい。
【００９９】
[00124]  図９Ａ〜９Ｂは、キャビティが内部に埋め込みビアを有する非導電性側壁により囲まれる、ＣＭＯＳウェハ内のキャビティ上方にピストンメンブレンを形成する代替の手法を例示する。図９Ａに示すように、図７Ｆの構造が、図２Ｂに関連して前述した種類から層１３８を除いたものと類似の転写ウェハ１８０３と接合されてよい。図２Ｃに関連して前述のように、ベース層１３２、絶縁層１３４および層２０４は除去されてよい。
【０１００】
[00125]  本出願のいくつかの実施形態は、ＣＭＯＳウェハ内のキャビティ上方にあり、メンブレンの上側への接触を行う埋め込みビアを有するメンブレンを製作するための実用的な方法を提供する。図１０Ａ〜１０Ｈは例を例示する。
【０１０１】
[00126]  図７Ａの構造で開始すると、絶縁層７０２は、図１０Ａに示すように、キャビティ１３０を少なくとも部分的に画定する側壁１００２を形成するようにパターニングされてよい。図１０Ｂでは、絶縁体（たとえば、ＳｉＯ２）１００４が堆積され、次いで側壁１００２の上側を別のウェハとの接合のために調整するようにＣＭＰが行われてよい。
【０１０２】
[00127]  図１０Ｃに示すように、次いでウェハボンディングがＣＭＯＳウェハと第２のウェハ（たとえば、転写ウェハ）を用いて行われてよい。転写ウェハは、図７Ｇに関連して前述したものと同じ種類であってよいが、他の種類の転写ウェハも可能である。接合プロセスは、ＣＭＯＳウェハ上の任意のシリコン回路（たとえば、ＩＣ）を保持してよい低温（たとえば、４５０℃未満）直接接合プロセスであってよい。
【０１０３】
[00128]  図１０Ｄに示すように、ベース層１３２と絶縁層１３４とが、たとえばそのような除去に関して前述した技法のうちのいずれかを用いて除去されてよい。したがって、メンブレン１００６はＣＭＯＳウェハとモノリシックに統合され、キャビティ１３０の上を覆ってよい。
【０１０４】
[00129]  図１０Ｅに示すように、ビア１００８がメンブレン１００６と側壁１００２とを通して形成されてよく、接点１１８上で行き止まる。エッチングは選択エッチングであってよく、また深堀り反応性イオンエッチング（ＤＲＩＥ）のように指向性であり、または任意の他の適切なエッチングであってよい。ライナ１０１０が次いでビア内およびメンブレン１００６の上側に形成されてよい。ライナは導電性であってよく、金属であってよく、またいくつかの実施形態においてＴｉＮであるが、他の材料が代替で使用されてもよい。
【０１０５】
[00130]  図１０Ｆに示すように、プラグ１０１２が次いで、適当な堆積およびエッチバックによりビア１００８内に形成されてよい。たとえば、プラグ１０１２はタングステンで形成されよく、またビア１００８を充填するためにタングステンを堆積させ、次いでライナ１０１０（たとえば、ＴｉＮ）をエッチングストッパとして使用してタングステンをエッチバックすることにより形成されてよい。
【０１０６】
[00131]  続いて図１０Ｇでは、層１０１４および１０１６がメンブレン１００６の上側に堆積されてよい。層はパッシベーション層を含んでよい。たとえば、層１０１４はＳｉＯ２または任意の他の適切なパッシベーション層であってよい。層１０１６もパッシベーション層であってよく、いくつかの実施形態においてＳｉ３Ｎ４であってよい。
【０１０７】
[00132]  したがって図１０Ｇは、ＣＭＯＳウェハとモノリシックに統合されたメンブレン（したがってメンブレンの上側）を通じて電気接点を提供する超音波振動子の構成を例示し、ここで接点は、ＣＭＯＳウェハのキャビティの側壁内に埋め込まれるビアにより少なくとも部分的に形成された導電性経路を含む。任意選択により、図１０Ｈに示すように、層１０１４および１０１６はピストンメンブレン１０１８を画定するようにパターニングされてよい。
【０１０８】
[00133]  図１０Ｈのピストンメンブレン１０１８は、図１０Ａ〜１０Ｇの処理工程を用いて形成されてよいピストンメンブレンの非限定的な例である。ピストンメンブレンは、Ｔ１に関して本明細書に前述した値のうちのいずれかをとる厚さを持つ外側部分（メンブレンが側壁１００２に接触する箇所に近い）と、Ｔ２に関して本明細書に前述した値のうちのいずれかをとる厚さを有する中央部分とを有してよい。例として、中央部分は５０ミクロンよりも小さい厚さを有してよい。代替として、いくつかの実施形態において、ピストンが図１０Ｈに示すものよりも厚いことが望ましい場合がある。図１１は非限定的な例を例示する。
【０１０９】
[00134]  図示のように、図１１のピストンメンブレン１１０２は、図１０Ｈのピストンメンブレン１０１８よりも厚くてよい（たとえば、１．５倍の厚さ、２倍の厚さ、３倍の厚さ、または任意の他の適切な厚さ）が、超音波振動子の残りは図１０Ｈに例示のものと実質的に同じであってよい。そのような構成は、層１０１６を図１１の実施形態で図１０Ｇの実施形態でよりも大きい厚さに形成することにより達成されてよい。
【０１１０】
[00135]  ＣＭＯＳウェハの金属化層からメンブレンの上側に電気的に接触させるためのさらなる代替の構成として、図１２は図１０Ｅの構造に実質的に対応する実施形態を例示する。しかしながら図１２の実施形態において、ライナ１０１０は図１０Ｅの実施形態のものよりも厚くてよい。たとえばライナ１０１０は、図１０Ｅの実施形態においては１ミクロンよりも小さくてよいが、図１２の実施形態においてはおよそ２ミクロンと３ミクロンとの間であってよい。図１２でのライナ１０１０はそこで、ビア内に形成される導電性プラグなしに、一次電気接点として働いてよい。そのような構成は、ビア内にプラグを形成することに関連するさらなる処理工程を回避することにより、超音波振動子の処理を簡略化してよい。
【０１１１】
[00136]  いくつかの実施形態において、上側電気接点を有するが、埋め込み電気接点を有しないＣＵＴが提供される。本出願の態様は、そのようなＣＵＴのいくつかの異なる設計を製作する実用的で、費用効果の高い手法を提供する。いくつかの非限定的な例がここで記述される。
【０１１２】
[00137]  図１３Ａ〜１３Ｉは、上側電気接点を有するＣＵＴを製作するためのプロセスの第１の非限定的な実施形態を例示する。図１Ａの構造から開始すると、第２の金属化層１０８が、電極１３０２を形成するように、図１３Ａに示すようにパターニングされてよい。
【０１１３】
[00138]  図１３Ｂに示すように、絶縁層１３０４が次いで堆積されてよい。絶縁層はいくつかの実施形態において、たとえばＴＥＯＳまたは他の適切な堆積技法により形成されたＳｉＯ２であってよい。
【０１１４】
[00139]  図１３Ｃに示すように、絶縁層１３０４は、キャビティを少なくとも部分的に画定する側壁またはスペーサ１３０６を有するキャビティ１３０８を形成するようにエッチングされてよい。絶縁層の任意の適切なエッチングが行われてよい。いくつかの実施形態において、エッチングは選択エッチングであってよく、第２の金属化層１０８はエッチングストッパとして機能してよい。たとえば第２の金属化層１０８は、エッチングストッパとして機能してよいＴｉＮ（たとえば、上面のＴｉＮライナ）を含んでよい。
【０１１５】
[00140]  図１３Ｄに示すように、絶縁層１３０９（たとえば、ＳｉＯ２）が次いで堆積されてよい。ＣＭＯＳウェハは、表面処理を行うことにより、ウェハボンディングのために平坦化され（たとえば、ＣＭＰを用いて）調製されてよい。したがって絶縁層１３０９は、側壁１３０６の頂部から除去されてよい。
【０１１６】
[00141]  ウェハボンディングは次いで、図１０Ｃに前述した種類の転写ウェハ、または任意の他の適切なウェハを用いて、図１３Ｅで行われてよい。転写ウェハのベース層１３２と絶縁層１３４とが次いで、図１３Ｆに示すように前述の手法で除去されてよく、キャビティ１３０８を封止するメンブレン１３１０が残る。本実施形態において、電極１３０２がキャビティ１３０８よりも広いことが認識されるべきである。たとえば、キャビティはＷ２に関して本明細書に前述した値のうちのいずれかをとる幅を有してよく、電極１３０２はその幅よりも２ミクロン大きく、その幅よりも５ミクロン大きく、その幅よりも１０ミクロン大きく、その幅よりも１ミクロンと１５ミクロンとの間大きく、または任意の他の適切な値であってよい。
【０１１７】
[00142]  図１３Ｇに示すように、接点１３１２がメンブレン１３１０の上側に形成されてよい。接点は任意の適切な構造を有してよい。いくつかの実施形態において、接点は、メンブレンの上側に金属化層を形成し、次いで例示の構造に到達するために金属化層をパターニングすることにより形成されてよい。金属化層は、たとえば、第２の金属化層１０８に関連して前述した３層構造または任意の他の適切な構造を有する、多層構造を含んでよい。したがって非限定的な例として、接点１３１２は上下のＴｉＮ層の間に挟まれるアルミニウムの層を含んでよいが、他の構成も可能である。
【０１１８】
[00143]  図１３Ｈに示すように、パッシベーション工程が次いで、たとえば層１３１４および１３１６を堆積させることにより行われてよい。層１３１４はたとえばＳｉＯ２で形成された絶縁層であってよい。層１３１６はＳｉ３Ｎ４または任意の他の適切な材料で形成されてよい。
【０１１９】
[00144]  図１３Ｉに示すように、層１３１４および１３１６は次いでメンブレン１３１０の上側にパッシベーション接点１３１８を形成するようにパターニングされてよい。
【０１２０】
[00145]  図１４は、図１３Ｉのものの代替のＣＵＴを例示する。図１３ＩのＣＵＴに類似するものの、図１４のＣＵＴはキャビティ１３０８ほど広くない底電極１４０２を有し、これがキャビティ側壁との静電容量を低減してよい。たとえば、キャビティ１３０８は、Ｗ２に関して本明細書に前述した値のうちのいずれかをとる幅を有してよく、電極１４０２は４分の３の大きさ、２分の１の大きさ、３分の１の大きさ、または任意の他の適切な値の幅を有してよい。図１４のＣＵＴを製作するために使用される処理工程は、図１３ＩのＣＵＴを製作するために使用されるものと実質的に同じであってよいが、電極がより狭いがゆえに、図１３Ｄで堆積された絶縁層は、図１３Ｃの間に起こり得るオーバーエッチングを補償するために、図１４のＣＵＴを製作する状況ではより厚くてよい。たとえば図１３Ｄで堆積された絶縁層は、図１３ＩのＣＵＴを製作するために使用されるものの２倍の厚さ、３倍の厚さ、または任意の他の適切な厚さであってよい。
【０１２１】
[00146]  前述のように、いくつかの実施形態においてＣＵＴはピストンを含んでよく、そのようなピストンを製作するためのプロセスは本明細書に記載される。さらなる非限定的な例として、図１５のＣＵＴがピストン１５０２を含むように製作されてよい。例示のＣＵＴは図１４に示すものと類似する。しかしながら、層１３１４および１３１６をパターニングする際に、これらの層の一部が、ピストン構造を形成するようにメンブレン１３１０の中心上の適所に残されてよい。
【０１２２】
[00147]  他の可能な要件の中で、周波数応答、電力処理能力、および堅牢性の点で様々な超音波振動子挙動を提供するために様々な厚さのピストンが望ましい場合がある。図１５のものの代替であり厚いピストンを有するＣＵＴ構造が図１６Ａおよび図１６Ｂに関連して記載される。
【０１２３】
[00148]  図１６Ａの構造は前述の図１３Ｈのものと類似する。しかしながら、図１５で提供されるものよりも厚いピストンを形成することを見越して、層１３１４および１３１６は図１６Ａの実施形態においてより大きい厚さに形成されてよい。たとえば、層１３１４および１３１６は各々およそ２ミクロンと２０ミクロンとの間、およそ３ミクロンと１０ミクロンとの間、これらの範囲内の任意の値、または任意の他の適切な値であってよい。
【０１２４】
[00149]  図１６Ｂでは、層１３１４および１３１６は、パッシベーション接点１６０２およびピストン１６０４を形成するために適切なエッチング技術を用いてパターニングされてよい。
【０１２５】
[00150]  図１６ＢのＣＵＴは、前述のようにキャビティの幅よりも小さい幅を有する電極１４０２を有することが留意される。しかしながら、図１６Ｂのピストン構成は代替で、ＣＵＴのキャビティと同じ幅またはそれよりも大きい幅を有する電極を有するＣＵＴの一部として形成されてよい。
【０１２６】
[00151]  図１７Ａ〜１７Ｃは、キャビティの下にある電極の幅に一致した幅を有するピストンメンブレンを含む、図１５および図１６Ｂのものの代替のＣＵＴ設計を製作する非限定的な手法を例示する。
【０１２７】
[00152]  図１７Ａに示すように、プロセスは（たとえば、本明細書に記載の任意の適切な処理工程を用いて）ＣＭＯＳウェハとモノリシックに統合されたメンブレン１７０４で封止された封止キャビティ１７０２を有する構造で開始してよい。電極１７０６がキャビティの下に設けられてよい。接点１３１２が前述の手法で形成されてよい。絶縁層１７０８がメンブレン１７０４と接点１３１２との上部上側に堆積されてよい。絶縁層１７０８はＳｉＯ２または他の適切な絶縁材料であってよい。
【０１２８】
[00153]  図１７Ｂに示すように、絶縁層１７０８はパターニングされてよく、次いで層１７１０がメンブレン１７０４の上側に堆積されてよい。層１７１０はいくつかの実施形態においてパッシベーション層として機能してよく、またＳｉ３Ｎ４または他の適切なパッシベーション材料で形成されてよい。
【０１２９】
[00154]  図１７Ｃに示すように、層１７１０は次いで、パッシベーション接点１７１２とピストン１７１４とを形成するために適切にパターニングされてよい。層１７１０はそれがパッシベーション接点１７１２の絶縁層１７０８を完全に覆う、すなわち層１７１０がメンブレン１７０４の上面まで延下するように、パターニングされてよいことが見られ得る。この手法で、層１７１０は湿気が絶縁層１７０８を通過して接点１３１２を害する（たとえば、腐食させる）のを防止することができる。
【０１３０】
[00155]  前述のように、いくつかの実施形態において、プロセスは、ピストンメンブレンが最初に転写ウェハ上に形成され、低温ウェハボンディングによりＣＭＯＳウェハとモノリシックに統合される、ピストンメンブレンを有するＣＵＴを製作するために提供される。この手法で形成され、かつメンブレンへの上側電気接点を有するＣＵＴの非限定的な例が図１８Ａ〜１８Ｅに関連して記載される。
【０１３１】
[00156]  図１８Ａに示すように、そのようなＣＵＴを製作するためのプロセスは、ＣＭＯＳウェハ１８０１を図２Ａの転写ウェハ２０１に関して前述したようなものと同じ層のいくつかを有する（すなわち、層１３２、１３４、２０２、および２０４を有するが、１３８を欠く）転写ウェハ１８０３とウェハ接合することにより開始してよい。ＣＭＯＳウェハは電極１８０５と側壁１８０７とを含んでよく、その後者は例示の非限定的な実施形態において、絶縁層１８０９および１８１１により形成されてよい。ウェハボンディングは、ＣＭＯＳウェハ上のシリコン回路などの構造を保持するのに適した低温接合プロセスであってよく、また封止キャビティ１８１３を作製してよい。図示のように、本実施形態において、電極１８０５の幅Ｗ５はキャビティ１８１３の幅Ｗ２よりも小さくてよい。
【０１３２】
[00157]  ベース層１３２、絶縁層１３４、および層２０４は、そのような除去に関して前述した手法のうちのいずれかで転写ウェハ１８０３から除去されてよい。次いで図１８Ｂに示すように、たとえば第２の金属化層１０８に関連して前述した構造を有する金属層１８０２が堆積されてよい。
【０１３３】
[00158]  図１８Ｃに示すように、金属層１８０２は接点１８０４を形成するようにパターニングされてよく、絶縁層（たとえば、ＳｉＯ２）１８０６が堆積されてよい。
【０１３４】
[00159]  図１８Ｄに示すように、絶縁層１８０６はパターニングされてよく、次いで層１８０８がパッシベーション層として堆積されてよい。いくつかの実施形態において、層１８０８はＳｉ３Ｎ４であってよいが、他の材料が使用されてもよい。図１８Ｅに示すように、層１８０８はそれがピストン２０２に接触し、それにより層１８０６の残りの部分を完全に覆うような手法でパターニングされてよい。この手法で、層１８０８は湿気が絶縁層１８０６を通過して接点１８０４を害する（たとえば、腐食させる）のを防止することができる。
【０１３５】
[00160]  図１９Ａ〜１９Ｂは、ピストン幅がＣＵＴのキャビティ下の電極の幅と一致したピストンメンブレンを有するＣＵＴを製作するためのプロセスを例示する。図１９Ａに示すように、プロセスは、キャビティ下方の電極１９０２がより狭くてよいことを除き図１６Ａに関連して前述したものと類似の構造で開始してよい。
【０１３６】
[00161]  図１９Ｂに示すように、層１３１４および１３１６は、電極１９０２の幅Ｗ４と同じまたは実質的に同じ幅Ｗ３を有するピストン１９０４を形成するようにパターニングされてよい。
【０１３７】
[00162]  前述のように、いくつかの実施形態においてＣＵＴはメンブレンストッパを含んでよい。メンブレンストッパはいくつかの実施形態においてＣＵＴのキャビティの底に位置決めされてよい。ＣＵＴのメンブレンの上側の電気接点を持つようなＣＵＴの非限定的な例が図２０Ａ〜２０Ｉと関連して示される。
【０１３８】
[00163]  図２０Ａに示すように、プロセスは、絶縁層２００４により覆われる電極２００２を含むＣＭＯＳウェハで開始してよい。エッチングが次いで図２０Ｂに示すように、側壁またはスペーサ２００８を有するキャビティ２００６を形成するように行われてよい。
【０１３９】
[00164]  続いて図２０Ｃでは、絶縁層２０１０が堆積されてよい。絶縁層２０１０はＳｉＯ２または任意の他の適切な絶縁材料であってよい。絶縁層２０１０は図２０Ｄに示すように、キャビティ２００６内にメンブレンストッパ２０１２を形成するようにパターニングされてよい。
【０１４０】
[00165]  図２０Ｅに示すように、絶縁層（たとえば、ＳｉＯ２）２０１４が堆積されてよい。絶縁層２０１４は、ＣＵＴ（図２０Ｉに示す）のメンブレンが底付く場合に、電気的短絡を防止するように作用してよい。しかしながら、メンブレンストッパ２０１２自体が絶縁材料で形成されてよいので、絶縁層２０１４はいくつかの実施形態において省略されてよい。
【０１４１】
[00166]  絶縁層２０１４の堆積後、ＣＭＯＳウェハは平坦化されてよく（たとえば、ＣＭＰを用いて）、表面はウェハボンディングのために調製されてよい。したがって、絶縁層２０１４は側壁２００８の頂部から除去されてよい。
【０１４２】
[00167]  図２０Ｆに示すように、ウェハボンディングが次いで、ＣＭＯＳウェハを図７Ｇに関連して前述した種類の転写ウェハ７１１（たとえば、ベースシリコン基板と、埋め込み酸化物層と、いくつかの実施形態において単結晶シリコン、ポリシリコンまたはアモルファスシリコンで形成されたシリコンメンブレン層とを有する多層ウェハ）と接合するように行われてよい。ウェハボンディングプロセスは、ＣＭＯＳウェハ上のＣＭＯＳ構造（たとえば、ＩＣ）を保持するために低温プロセス（たとえば、４５０℃未満）であってよい。ウェハボンディングプロセスは封止キャビティ２０２６という結果になってよい。
【０１４３】
[00168]  図２０Ｇに示すように、ベース層１３２と絶縁層１３４とが除去されてよく（本明細書で前述した、そのような層を除去するための技法のうちのいずれかを用いて）、金属化層２０１６が堆積されてよい。金属化層２０１６はいくつかの実施形態において第２の金属化層１０８と同じ構造を有してよいが、代替の構成が可能である。
【０１４４】
[00169]  図２０Ｈに示すように、金属化層２０１６は接点２０１８を形成するようにパターニングされてよく、層２０２０および２０２２が堆積されてよい。いくつかの実施形態において、層２０２０および２０２２はパッシベーション層として働いてよく、またそれぞれＳｉＯ２およびＳｉ３Ｎ４で形成されてよい。
【０１４５】
[00170]  図２０Ｉに示すように、層２０２０および２０２２は、ＣＵＴのメンブレンの上側にパッシベーション接点２０２４を生成するようにパターニングされてよい。パッシベーション接点２０２４はメンブレンに電気信号を印加するおよび／またはそこから電気信号を受信するために使用されてよい。動作に際して、メンブレンは振動時にメンブレンストッパ２０１２と接触してよい。メンブレンストッパ２０１２はメンブレンストッパに関して前述した手法でＣＵＴの周波数挙動を変更してよい。
【０１４６】
[00171]  図２１Ａ〜２１Ｆは、メンブレンストッパとＣＵＴのメンブレンへの上側電気接点とを有するＣＵＴを製作するための代替のプロセスを例示する。本実施形態において、メンブレンストッパはＣＵＴのキャビティの底によりもむしろＣＵＴのメンブレンの下側にあってよい。
【０１４７】
[00172]  プロセスは図２１Ａに示すように、ウェハボンディングのために調製されたＣＭＯＳウェハで開始してよい。ＣＭＯＳウェハは、側壁またはスペーサ２１０６を画定するようにパターニングされた絶縁層２１０４に形成されたキャビティ２１０２を有してよい。第２の絶縁層２１０８が電極２１１０を覆ってよい。
【０１４８】
[00173]  図２１Ｂに示すようにＣＭＯＳウェハは、メンブレンストッパ２１１２を形成するパターニングされた絶縁層を有する転写ウェハに接合されてよい。接合は図２１Ｃに示すように封止キャビティ２１２２という結果になってよい。
【０１４９】
[00174]  図２１Ｃに示すように、ベース層１３２と絶縁層１３４とが除去されてよく、メンブレン２１１４が残る。
【０１５０】
[00175]  次いで電気接点２１１６が、たとえば金属化層を堆積させてパターニングすることにより、図２１Ｄに示すようにメンブレン２１１４の上側に形成されてよい。続いて図２１Ｅでは、電気接点２１１６をパッシベートするためにパッシベーション層２１１８が堆積されてパターニングされてよい。パッシベーション層２１１８はいくつかの実施形態においてＳｉＯ２で形成されてよい。
【０１５１】
[00176]  図２１Ｆでは、たとえばＳｉ３Ｎ４で形成された第２のパッシベーション層が電気接点２１１６上に堆積されてパターニングされてよい。
【０１５２】
[00177]  したがって図２１ＦのＣＵＴは、メンブレンへの上側電気接点を持つメンブレンの底側のメンブレンストッパを含んでよい。ＣＵＴを形成するためのプロセスは低温処理のみを含んでよく、したがってＩＣなど、ＣＭＯＳウェハ上に形成された構造を保持する。
【０１５３】
[00178]  本明細書に記載の構造は、たとえば超音波撮像用途および／またはＨＩＦＵ用途における超音波振動子としての使用に適する様々な寸法を有してよい。たとえば、キャビティサイズ（たとえば、幅、またはより一般的には開口サイズ、および深さ）は所望の周波数特性を提供する任意の適切な値をとってよい。メンブレンおよびピストンメンブレンは同様に任意の適切な値をとってよい。いくつかの実施形態において、寸法は、ＣＵＴを低電圧動作に適合させるように選択されてよく、したがって低電圧ＣＭＯＳ  ＩＣとのそれらの統合を容易にするが、すべての実施形態がこの点で限定されるのではない。たとえば高電圧設計も、たとえばＣＵＴがＨＩＦＵを提供するために動作する状況では、使用されてよい。低電圧動作用に設計されると、ＣＵＴはたとえば、７０Ｖよりも低く、５０Ｖよりも低く、３０Ｖよりも低く、２０Ｖよりも低く、１０Ｖよりも低く、２Ｖと６０Ｖの間で、１０Ｖと３０Ｖの間で、１５Ｖと２５Ｖとの間で、それらの範囲内の任意の電圧で、または任意の他の適切な電圧で動作するのに適切な寸法を有してよい。これらのより低電圧での動作は、少なくとも部分的にはメンブレンをこれらのより低電圧で適切に撓むように十分に薄くすることにより、可能にされてよい。本出願の実施形態で達成可能なメンブレン厚の非限定的な例がさらに以下に記述される。
【０１５４】
[00179]  非限定的な例として、本明細書に記載のようなＣＵＴのキャビティが有してよい幅、またはより一般的には開口は、およそ５ミクロンとおよそ５００ミクロンとの間、およそ２０ミクロンとおよそ１００ミクロンとの間、およそ３０ミクロン、およそ４０ミクロン、およそ５０ミクロン、その間の任意の幅もしくは幅の範囲、または任意の他の適切な幅である。いくつかの実施形態において、幅は、間隙率、すなわち、周囲の構造により占有される領域の量と比較したキャビティにより占有される領域の量を最大化するように選択されてよい。
【０１５５】
[00180]  本明細書に記載のＣＵＴのキャビティは任意の適切な深さを有してよく、たとえば、およそ０．０５ミクロンとおよそ１０ミクロンとの間、およそ０．１ミクロンとおよそ５ミクロンとの間、およそ０．５ミクロンとおよそ１．５ミクロンとの間、その間の任意の深さもしくは深さの範囲、または任意の他の適切な深さである。いくつかの実施形態において、キャビティ寸法および／またはキャビティの上を覆う任意のメンブレンのメンブレン厚はメンブレンの周波数挙動に影響を与えかねず、したがって所望の周波数挙動（たとえば、メンブレンの所望の共振周波数）を提供するように選択されてよい。たとえば、およそ２０ｋＨｚとおよそ２００ＭＨｚとの間、およそ１ＭＨｚとおよそ１０ＭＨｚとの間、およそ２ＭＨｚとおよそ５ＭＨｚとの間、およそ５０ｋＨｚとおよそ２００ｋＨｚとの間、およそ２．５ＭＨｚ、およそ４ＭＨｚ、その間の任意の周波数もしくは周波数の範囲、または任意の他の適切な周波数の中心共振周波数を持つ超音波振動子を有することがいくつかの実施形態において望まれる場合がある。たとえば、例として医用撮像や材料分析のため、または様々な動作周波数が望まれる場合がある他の理由で、空気、ガス、水、または他の環境でデバイスを使用することが望まれる場合がある。キャビティおよび／またはメンブレンの寸法は適宜選択されてよい。
【０１５６】
[00181]  本明細書に記載のようなＣＵＴは任意の適切なメンブレン厚を有してよい。たとえば、本明細書に記載のメンブレンが有してよい厚さ（たとえば、対応するキャビティの深さに略平行な方向に測定されるような）は、１００ミクロンよりも小さく、５０ミクロンよりも小さく、４０ミクロンよりも小さく、３０ミクロンよりも小さく、２０ミクロンよりも小さく、１０ミクロンよりも小さく、５ミクロンよりも小さく、１ミクロンよりも小さく、０．１ミクロンよりも小さく、その間の任意の厚さの範囲、または任意の他の適切な厚さである。厚さは、メンブレンの所望の共振周波数などのメンブレンの所望の音響挙動に基づいて、いくつかの実施形態において選択されてよい。
【０１５７】
[00182]  ピストンメンブレンが形成される場合、ピストンメンブレンの中央および外側部分は任意の適切な厚さと任意の適切な厚さ比を有してよい。いくつかの実施形態において、メンブレンの外側部分（メンブレンをＣＭＯＳウェハに接続する）は可能な限り薄くされてよい（たとえば、非限定的な例としておよそ５０ｎｍとおよそ１００ｎｍとの間）。ピストンメンブレンの中央部分は、メンブレンに関して前述したものに応じて任意の厚さを有してよい。いくつかの実施形態において、ピストンメンブレンの外側および中央部分の両方は、およそ１ミクロンとおよそ１００ミクロンとの間、およそ１０ミクロンとおよそ５０ミクロンとの間、そのような範囲での任意の値、または任意の他の適切な値の厚さを有してよい。
【０１５８】
[00183]  前述のように、本出願の態様は、回路が振動子下方に設けられる、ＣＭＯＳ回路と統合された超音波振動子セルを提供する。図２６は、図１Ｋの超音波振動子を用いて、そのようなデバイスの非限定的な例を例示する。
【０１５９】
[00184]  図示のように、デバイス２６００は、図１Ｋの超音波振動子に加えて、集積回路２６０２を含んでよい。集積回路はＣＭＯＳウェハのベース層１０２に形成されてよい。たとえば、ベース層はバルクシリコン層であってよく、集積回路は１つまたは複数の能動シリコン回路素子（たとえば、シリコン内にドープされたソースおよびドレイン領域を有するＭＯＳトランジスタ）、コンデンサ、抵抗器、または他の回路部品を含んでよい。集積回路２６０２は、送信および／または受信モードで超音波振動子を動作させるのに適したものにすることができる。
【０１６０】
[00185]  図示のように、電極１１６と接点１１８の両方が集積回路２６０２に接続されてよい。電極１１６は、たとえばベース層１０２内のＭＯＳトランジスタのドープされたソース／ドレイン端子に直接接触してよい例示のビア２６０４により接続されてよい。接点１１８は、いくつかの実施形態においてビアであってよい導電性ライン２６０６により集積回路２６０２に接続されてよい。電極１１６と接点１１８から集積回路２６０２に接続する他の手法も可能である。
【０１６１】
[00186]  前述のように、かつ図２６に示すように、いくつかの実施形態において、ＣＵＴのメンブレンに対して全体的接続よりもむしろ局所的接続が行われてよい。たとえば接点１１８は、例示のＣＵＴのメンブレンへの局所的接続を提供する。そのような局所的接続は、局所的接続により提供される他の潜在的な利益の中で、メンブレンにバイアスを印加する際の不要な電気的挙動（たとえば、長い信号線で発生し得る不要な静電容量）を軽減する点で有益であってよい。
【０１６２】
[00187]  いくつかの態様において、ＣＵＴのメンブレンはバイアスを印加されてよく、いくつかのそのような実施形態において、接点１１８はバイアス信号を供給するために使用されてよい。そのような状況では、接点１１８は所望のバイアスレベルを提供または維持するためのコンデンサ（図示せず）を介して集積回路２６０２に接続されてよい。他のバイアス構成も可能である。
【０１６３】
[00188]  いくつかの実施形態において、電極１１６は駆動されてよく、したがって集積回路２６０２は電極を駆動するために適切に接続されてよい。いくつかの実施形態において、メンブレンよりもむしろ、電極１１６がバイアスを印加されてよい。
【０１６４】
[00189]  したがって、超音波振動子に関して様々な動作シナリオが可能であることが認識されるべきである。集積回路２６０２は、メンブレンの駆動、電極１１６の駆動、または他の動作モードを含む様々な動作モードを可能にするために、適切な回路（たとえば、スイッチング回路、コンデンサなど）を含んでよい。
【０１６５】
[00190]  転写ウェハの様々な例が、様々な実施形態と共に用いるために本明細書に記載されてきた。いくつかの実施形態において、従来のＳＯＩウェハが使用されてよく、これはハンドル層、埋め込み酸化物層、および単結晶シリコン層としてシリコンバルクウェハを有する。しかしながら前述のように、いくつかの実施形態は、ポリシリコンまたはアモルファスシリコン層を有する転写ウェハを含む、代替の種類の転写ウェハを実装する。転写ウェハは、高品質回路を支持するためのシリコン層を提供するために使用されるよりもむしろ、メンブレン、ピストン、および／またはメンブレンストッパを形成するために使用されてよいので、本出願人らは、高品質単結晶シリコン層はすべての実施形態において使用される必要はないことを認識した。むしろ前述のように、メンブレン、ピストン、およびメンブレンストッパはポリシリコン、アモルファスシリコン、酸化物、ＴｉＮ、または他の適切な材料で形成されてよい。したがって出願人らは、そのような材料を有する転写ウェハがいくつかの実施形態において従来のＳＯＩウェハの代わりに実装されてよいこと、およびそのような代替の種類の転写ウェハが、従来のＳＯＩウェハを形成するために必要とされるよりも有意に少ない労力とコストで製作され得ることを認識した。したがって、そのような比較的単純な多層転写ウェハの使用がＣＵＴの生産を有意に単純化することができ、またＣＵＴの費用効果的な大規模生産を可能にすることができる。
【０１６６】
[00191]  本明細書に記載の転写ウェハの一部の製作の仕方の非限定的な例がここで記載される。たとえば、転写ウェハ１３１が層１３６としてポリシリコン（たとえば、ドープされたポリシリコン）またはアモルファスシリコンを有する実施形態において、転写ウェハは、ベース層１３２としてシリコンバルクウェハから始めて、次いで絶縁層１３４としてＳｉＯ２の層を堆積させ、次いでポリシリコンまたはアモルファスシリコンを堆積させて製作してよい。次に、層１３８（たとえば、ＴｉＮ）が堆積されてよい。これらの工程を行うことは、従来のＳＯＩウェハを形成するために使用されるものよりも必要とする精度が有意に低くてよく、したがってこの手法で転写ウェハ１３１を製作することは、ＣＵＴを形成するための全体的なプロセスを単純化し、そのコストを低減し得る。
【０１６７】
[00192]  図２３Ａ〜２３Ｄは、本出願の非限定的な実施形態に係る、内部に形成されたピストンを有する、図９Ａおよび図１８Ａの転写ウェハ１８０３を製作するためのプロセスシーケンスを例示する。
【０１６８】
[00193]  ベース層１３２（たとえば、シリコン）から始まり、図２３Ａに示すように、絶縁層１３４（たとえば、ＳｉＯ２）が堆積されてよく、続いて層２３０２の堆積となる。層２３０２は前述のピストン２０２の一部を形成してよく、したがってピストンのために望まれる材料で作製されてよい。たとえば、層２３０２はいくつかの実施形態においてドープされたポリシリコンであってよく、またはいくつかの実施形態においてアモルファスシリコンであってよい。
【０１６９】
[00194]  図２３Ｂに示すように、層２３０２がパターニングされてよく、前述の層２０４が堆積されてよい。層２０４は、ＴＥＯＳまたは他の適切な絶縁材料により形成されたＳｉＯ２などの絶縁材料であってよい。ＣＭＰが行われてよく、ウェハが平坦化されてよい。
【０１７０】
[00195]  次いで図２３Ｃに示すように、層２３０４が堆積されてよい。層２３０４はピストン２０２の一部を形成してよく、したがってピストンのために望まれる材料で形成されてよい。たとえば、層２３０２はいくつかの実施形態においてドープされたポリシリコンであってよく、またはいくつかの実施形態においてアモルファスシリコンであってよい。次いでＣＭＰが行われてよい。
【０１７１】
[00196]  図２３Ｃに例示する処理の段階で、ピストン２０２を構成する層２３０２および２３０４は適所にある。しかしながら、二層間の水平線により反映されるように、それらは別工程で堆積されているので、それらは一体の本体を画定はしない。したがって、ピストン２０２が一体の本体を表す転写ウェハ１８０３を実現するために、アニールが行われてよく、したがって図２３Ｄに示すような最終転写ウェハ１８０３が生成される。アニールは低温アニールである必要はないが、そうであってもよく、というのも、転写ウェハは本明細書に記載のＣＭＯＳウェハとは別に製作され、したがって転写ウェハの製作は、ＣＭＯＳウェハ上で行われたならばＣＭＯＳ回路に損傷を与えるであろう温度での処理工程を含んでよいためである。その上、転写ウェハ１８０３を形成するための記載の工程は、従来のＳＯＩウェハを形成するために必要とされるものと比較して比較的に単純であることが認識されるべきである。
【０１７２】
[00197]  任意選択により、図２３Ｄに示す転写ウェハ１８０３は前述の層１３８（たとえば、ＴｉＮ）を堆積させることによりさらに処理されて、図２Ａの転写ウェハ２０１を生成してよい。
【０１７３】
[00198]  図２４Ａ〜２４Ｂは、本出願の非限定的な実施形態に係る、メンブレンストッパを有する、図２１Ｂに示す種類の転写ウェハを製作するためのプロセスシーケンスを例示する。ベース層１３２（たとえば、シリコン）から始まり、絶縁層１３４（たとえば、ＳｉＯ２）が堆積されてよい。次いで前述の層１３６が堆積されてよい。絶縁層２４０２が次いで図２４Ａの構造を生成するように堆積されてよい。絶縁層２４０２はＳｉＯ２であってよく、またＴＥＯＳまたは他の適切な堆積方法により形成されてよい。
【０１７４】
[00199]  図２４Ｂに示すように、絶縁層２４０２はメンブレンストッパ２１１２を形成するようにパターニングされてよい。したがって、図２４Ｂに示す種類の転写ウェハの製作は、層１３６が単結晶シリコンではない実施形態において、従来のＳＯＩウェハの製作と比較して比較的に単純であってよいことが認識されるべきである。
【０１７５】
[00200]  図２５Ａ〜２５Ｂは、本出願の非限定的な実施形態に係る、内部に形成されたピストンを有する転写ウェハを製作するための代替のプロセスシーケンスを例示する。転写ウェハは図４Ａに関連して前述した種類であってよい。
【０１７６】
[00201]  ベース層１３２はバルクシリコンであってよい。絶縁層１３４（たとえば、ＳｉＯ２）がシリコン上に堆積されてよい。次いで層４０２が絶縁層１３４上に堆積されてよい。いくつかの実施形態において、層４０２はポリシリコンまたはアモルファスシリコンであってよいが、単結晶シリコンがいくつかの実施形態において使用されてよい。次に、層４０４が図２５Ａに示す構造を提供するように堆積されてよい。
【０１７７】
[00202]  続いて図２５Ｂに示すように、層４０４はピストン構成を提供するようにパターニングされてよい。したがって、例示の転写ウェハは比較的単純な堆積およびエッチング工程により製作されてよく、また層４０２が単結晶シリコンではない実施形態において、従来のＳＯＩウェハの製作と比較して製作が比較的単純であってよいことが認識されるべきである。
【０１７８】
[00203]  上記の説明は、単純化の目的で、単一のＣＵＴとその形成に焦点を当ててきた。しかしながら、本出願の様々な態様は単一のＣＵＴに限定されないことが認識されるべきである。むしろ、本明細書に開示の方法はウェハレベルで行われてよく、したがって本明細書に記載の種類のＣＵＴを複数製作するために使用されてよく、すなわち本出願の態様はＣＵＴのウェハレベルの処理を提供する。たとえば、単一の基板（たとえば、単一のＣＭＯＳウェハ）は数十、数百、数千、数万、数十万、または数百万のＣＵＴが内部に形成されてよい。
【０１７９】
[00204]  本出願の態様によれば、本明細書に記載のＣＵＴは完全なレチクルを用いて製作されてよい。そのような能力は、単一チップ上の多数のＣＵＴの製作を容易にし得る。
【０１８０】
[00205]  その上、本出願の態様は、これまでに達成可能であったよりも多数の所与チップ面積当たりの超音波振動子を提供し得る。ここまで記載のように、本出願の態様は、従来可能であったよりも小さい超音波振動子の形成を提供する。本出願の態様に係るメンブレンのために使用されてよい多種多様な種類の材料のため、および本明細書に記載の転写ウェハからメンブレンが形成されてよい手法のため、メンブレンは従来の超音波振動子のものよりも（たとえば、従来のＣＭＵＴよりも）薄くされてよい。振動子挙動はメンブレン厚とキャビティサイズ（たとえば、振動子開口）との間の関係に少なくとも部分的に依存してよいので、より薄いメンブレンを作製することは、これまでに可能であったよりも小さな振動子を作製可能にし得る。したがって、これまでに可能であったよりも多くの振動子が単一のチップ上に作成され得る。
【０１８１】
[00206]  複数のＣＵＴが形成される場合、それらは所望のデバイスを形成するために様々な手法で電気的に相互接続されてよい。単一のＣＵＴは本明細書でセルと呼ばれてよい。いくつかの実施形態において、複数のＣＵＴは要素を形成するように相互接続されてよく、すなわち要素は１つまたは複数のＣＵＴセルを含んでよい。セルおよび／または要素は、たとえば、超音波撮像および／またはＨＩＦＵのために動作可能な超音波振動子配置を形成するように適切に配置されて電気的に接続されてよい。したがって、たとえばセルおよび／または要素は、超音波撮像および／またはＨＩＦＵデバイスに所望の周波数挙動（たとえば、帯域幅、中心周波数など）を提供するように適切に配置されて電気的に接続されてよい。マルチセル要素へのＣＵＴセルのグルーピングまたは接続は、いくつかの実施形態において、ＣＭＯＳウェハのＩＣへのＣＵＴの適切な接続を通じて達成されてよい。
【０１８２】
[00207]  様々な態様と実施形態が、内部に形成されたＩＣを有する、モノリシックに統合された超音波振動子およびＣＭＯＳウェハを提供するものであると記載されてきたが、すべての態様と実施形態がこの点で限定されるのではない。たとえば本出願のいくつかの態様は、フリップチップ接合およびマルチチップ構成にも適用されてよい。たとえば、メンブレンの底側に電気的に接触させることは、フリップチップ接合構成で行われてよい。他の態様も非モノリシックデバイスに適用されてよい。
【０１８３】
[00208]  本出願の態様は１つまたは複数の利益を提供してよく、そのうちのいくつかが前述されている。ここで記述されるのはそのような利益のいくつかの非限定的な例である。すべての態様と実施形態が必ずしもここで記述される利益のうちのすべてを提供するわけではないことが認識されるべきである。さらには、本出願の態様はここで記述されるものへの付加の利益を提供してよいことが認識されるべきである。
【０１８４】
[00209]  本出願の態様は、モノリシックに統合された超音波振動子とＣＭＯＳ構造（たとえば、ＣＭＯＳ ＩＣ）の形成に適した製造プロセスを提供する。少なくともいくつかの実施形態において、プロセスは実行が比較的安価であってよく、また多量の超音波振動子に拡張可能であってよい。本出願の態様は、低電圧ＣＭＯＳ  ＩＣに関連して動作するための適切なサイズの超音波振動子を製造するためのプロセスを提供する。本出願の態様は、様々な構成の超音波振動子を作製するための堅牢なプロセスを提供する。他の利益も本出願の１つまたは複数の態様に従って提供され得る。
【０１８５】
[00210]  このように本出願の技術のいくつかの態様と実施形態を記述してきたが、当業者には様々な変更、修正、および改良が容易に想起されることが認識されるべきである。そのような変更、修正、および改良は、本出願に記載の技術の精神および範囲内であると意図される。たとえば当業者は、機能を行うためかつ／または結果および／もしくは本明細書に記載の利点のうちの１つまたは複数を得るための種々の他の手段および／または構造を容易に想定し、そのような変形および／または修正の各々は本明細書に記載の実施形態の範囲内であると考えられる。当業者は、本明細書に記載の特定の実施形態に対する多くの等価物を認識する、または通常程度の実験のみを用いて確認することができるであろう。したがって、上記の実施形態は単に例として提示されること、および添付の特許請求の範囲およびその均等物の範囲内で、発明の実施形態は具体的に記載した以外の方法で実施されてよいことが理解されるべきである。加えて、本明細書に記載の２つ以上の特徴、システム、物品、材料、キット、および／または方法の任意の組み合わせは、そのような特徴、システム、物品、材料、キット、および／または方法が互いに矛盾しない限り、本開示の範囲内に含まれる。
【０１８６】
[00211]  上述の実施形態は多数の方法のうちのいずれかで実装できる。プロセスまたは方法の性能に関係する本出願の１つまたは複数の態様と実施形態は、そのプロセスまたは方法を行う、またはその性能を制御するためにデバイス（たとえば、コンピュータ、プロセッサ、または他のデバイス）により実行可能なプログラム命令を活用してよい。この点で、様々な発明の概念は、１つまたは複数のコンピュータまたは他のプロセッサ上で実行されると、上述の様々な実施形態のうちの１つまたは複数を実装する方法を実施する１つまたは複数のプログラムで符号化されたコンピュータ可読記憶媒体（または複数のコンピュータ可読記憶媒体）（たとえば、コンピュータメモリ、１つまたは複数のフロッピーディスク、コンパクトディスク、光ディスク、磁気テープ、フラッシュメモリ、フィールド・プログラマブル・ゲート・アレイもしくは他の半導体デバイスの回路構成、または他の有形のコンピュータ記憶媒体）として具現化されてよい。１つまたは複数のコンピュータ可読媒体は、その上に記憶された１つまたは複数のプログラムが、上述の態様の様々なものを実装するために、１つまたは複数の異なるコンピュータまたは他のプロセッサ上にロードされ得るように、可搬型であり得る。いくつかの実施形態において、コンピュータ可読媒体は、非一時的な媒体であってよい。
【０１８７】
[00212]  用語「プログラム」または「ソフトウェア」は、コンピュータまたは他のプロセッサを上述のような様々な態様を実装するようにプログラムするために利用され得る、任意の種類のコンピュータコードまたはコンピュータ実行可能命令のセットを指すために本明細書中で一般的な意味で使用される。加えて、一態様によれば、実行されると本出願の方法を実施する１つまたは複数のコンピュータプログラムは、単一のコンピュータまたはプロセッサ上に常駐する必要はなく、本出願の様々な態様を実装するために多数の異なるコンピュータまたはプロセッサ間でモジュール方式で分散されてよいことが認識されるべきである。
【０１８８】
[00213]  コンピュータ実行可能命令は、１つまたは複数のコンピュータまたは他のデバイスにより実行されるプログラムモジュールなどの多くの形態であってよい。一般にプログラムモジュールは、特定のタスクを実施するかまたは特定の抽象データ型を実装するルーチン、プログラム、オブジェクト、コンポーネント、データ構造などを含む。プログラムモジュールの機能は典型的に、様々な実施形態において望まれるように組み合わされるかまたは分散されてよい。
【０１８９】
[00214]  またデータ構造は、任意の適切な形態のコンピュータ可読媒体に記憶されてよい。例証を簡単にするため、データ構造は、データ構造内の位置を介して関連するフィールドを有することが示されてよい。そのような関係は同様に、フィールド間の関係を伝えるコンピュータ可読媒体内の位置をフィールドのための記憶領域に割り当てることにより達成されてよい。しかしながら、任意の適切な機構が、ポインタ、タグ、またはデータ要素間の関係を確立する他の機構の使用を含め、データ構造のフィールドの情報間の関係を確立するために使用されてよい。
【０１９０】
[00215]  ソフトウェアで実装される場合、ソフトウェアコードは、単一のコンピュータに設けられようと複数のコンピュータ間で分散されようと、任意の適切なプロセッサまたはプロセッサの集合上で実行され得る。
【０１９１】
[00216]  さらには、コンピュータは、非限定的な例としては、ラックマウントコンピュータ、デスクトップコンピュータ、ラップトップコンピュータ、またはタブレットコンピュータのような多数の形態のうちのいずれかで具現化されてよいことが認識されるべきである。加えて、コンピュータは、携帯情報端末（PDA）、スマートフォンまたは任意の他の適切な携帯用または固定型電子デバイスを含め、一般にはコンピュータとみなされないものの適切な処理能力を持つデバイスに埋め込まれてよい。
【０１９２】
[00217]  また、コンピュータは１つまたは複数の入出力デバイスを有してよい。これらのデバイスは、とりわけユーザインタフェースを提示するために使用され得る。ユーザインタフェースを提供するために使用され得る出力デバイスの例は、出力の視覚提示のためのプリンタまたはディスプレイスクリーン、および出力の可聴提示のためのスピーカまたは他の音声発生デバイスを含む。ユーザインタフェースのために使用され得る入力デバイスの例は、キーボード、ならびにマウス、タッチパッド、およびデジタル化タブレットなどのポインティングデバイスを含む。別の例として、コンピュータは音声認識を介してまたは他の可聴フォーマットで入力情報を受信してよい。
【０１９３】
[00218]  そのようなコンピュータは、ローカルエリアネットワークまたは企業ネットワークなどのワイドエリアネットワーク、およびインテリジェントネットワーク（IN）またはインターネットを含む、任意の好適な形態の１つまたは複数のネットワークにより相互接続されてよい。そのようなネットワークは任意の適切な技術に基づいてよく、任意の適切なプロトコルに従って動作してよく、また無線ネットワークまたは有線ネットワークを含んでよい。
【０１９４】
[00219]  また記載のように、いくつかの態様は１つまたは複数の方法として具現化されてよい。方法の一部として行われる行為は、任意の適切な様式で順序付けされてよい。したがって実施形態は、例示的な実施形態では一連の行為として示されるとしても、いくつかの行為を同時に行うことを含め、行為が例示とは異なる順序で行われるように構成されてよい。
【０１９５】
[00220]  すべての定義は、本明細書で定義されて使用される場合、辞書の定義、参照により組み込まれる文書における定義、および／または定義された用語の通常の意味を支配すると理解されるべきである。
【０１９６】
[00221]  不定冠詞「ａ（ある１つ）」および「ａｎ（ある１つ）」は、本明細書および特許請求の範囲において使用される場合、明確にそうではないと示されない限り、「少なくとも１つ」を意味すると理解されるべきである。
【０１９７】
[00222]  句「ａｎｄ／ｏｒ（および／または）」は、本明細書および特許請求の範囲において使用される場合、そのように結合される要素、すなわち、いくつかの場合に接続的に存在し、他の場合に離接的に存在する要素の「ｅｉｔｈｅｒ  ｏｒ  ｂｏｔｈ（いずれか一方または両方）」を意味すると理解されるべきである。「および／または」で列記される複数の要素は同様に、すなわち、そのように結合される要素の「ｏｎｅ  ｏｒ  ｍｏｒｅ（１つまたは複数）」と解釈されるべきである。「および／または」節により具体的に識別されるもの以外の要素は、具体的に識別される要素に関連するかまたは関連しないかを問わず、任意選択により存在してよい。したがって非限定的な例として、「Ａおよび／またはＢ」への言及は、「ｃｏｍｐｒｉｓｉｎｇ（備える）」などのオープンエンド言語と併用される場合、一実施形態において、Ａのみ（任意選択によりＢ以外の要素を含む）、別の実施形態において、Ｂのみ（任意選択によりＡ以外の要素を含む）、さらに別の実施形態において、ＡとＢの両方（任意選択により他の要素を含む）、などを表し得る。
【０１９８】
[00223]  本明細書および特許請求の範囲において使用される場合、１つまたは複数の要素の列記に関する句「ａｔ  ｌｅａｓｔ  ｏｎｅ（少なくとも１つ）」は、要素の列記内の要素のうちの任意の１つまたは複数から選択される少なくとも１つの要素を意味するが、必ずしも要素の列記内に具体的に列記されるあらゆる要素のうちの少なくとも１つを含むわけではなく、かつ要素の列記内の要素の任意の組み合わせを除外するわけでもないと理解されるべきである。この定義はまた、句「少なくとも１つ」の対象となる要素の列記内に具体的に識別される要素以外の要素が、具体的に識別される要素に関連するかまたは関連しないかを問わず、任意選択により存在してよいことを認める。したがって非限定的な例として、「ａｔ  ｌｅａｓｔ  ｏｎｅ  ｏｆ  Ａ  ａｎｄ  Ｂ（ＡおよびＢの少なくとも１つ）」（または同等に、「at least one of A or B（ＡまたはＢの少なくとも１つ）」、または同等に、「at least one of A and/or B（Ａおよび／またはＢの少なくとも１つ）」）は、一実施形態において、少なくとも１つの、任意選択により２つ以上のＡでありＢは存在しない（さらに任意選択によりＢ以外の要素を含む）、別の実施形態において、少なくとも１つの、任意選択により２つ以上のＢでありＡは存在しない（さらに任意選択によりＡ以外の要素を含む）、さらに別の実施形態において、少なくとも１つの、任意選択により２つ以上のＡ、かつ少なくとも１つの、任意選択により２つ以上のＢ（さらに任意選択により他の要素を含む）、などを表し得る。
【０１９９】
[00224]  また、本明細書で使用される語法および術語は説明のためであり、限定的とみなされるべきではない。本明細書での「ｉｎｃｌｕｄｉｎｇ（含む）」、「ｃｏｍｐｒｉｓｉｎｇ（備える）」、「ｈａｖｉｎｇ（有する）」、「ｃｏｎｔａｉｎｉｎｇ（含有する）」、「ｉｎｖｏｌｖｉｎｇ（伴う）」、およびその変形の使用は、その後に列記される項目およびその均等物、ならびに追加の項目を包含することを意味する。
【０２００】
[00225]  特許請求の範囲、および上記明細書において、「ｃｏｍｐｒｉｓｉｎｇ（備える）」、「ｉｎｃｌｕｄｉｎｇ（含む）」、「ｃａｒｒｙｉｎｇ（運ぶ）」、「ｈａｖｉｎｇ（有する）」、「ｃｏｎｔａｉｎｉｎｇ（含有する）」、「ｉｎｖｏｌｖｉｎｇ（伴う）」、「ｈｏｌｄｉｎｇ（保持する）」、「ｃｏｍｐｏｓｅｄ  ｏｆ（構成される）」などのすべての移行句はオープンエンドである、すなわち、含むがこれらに限定されないことを意味すると理解されるべきである。移行句「ｃｏｎｓｉｓｔｉｎｇ  ｏｆ（から成る）」と「ｃｏｎｓｉｓｔｉｎｇ  ｅｓｓｅｎｔｉａｌｌｙ  ｏｆ（から本質的に成る）」のみがそれぞれクローズド、セミクローズドの移行句であるべきである。
【図１Ａ】
2018023165.tif 000003
【図１Ｂ】
2018023165.tif 000004
【図１Ｃ】
2018023165.tif 000005
【図１Ｄ】
2018023165.tif 000006
【図１Ｅ】
2018023165.tif 000007
【図１Ｆ】
2018023165.tif 000008
【図１Ｇ】
2018023165.tif 000009
【図１Ｈ】
2018023165.tif 000010
【図１Ｉ】
2018023165.tif 000011
【図１Ｊ】
2018023165.tif 000012
【図１Ｋ】
2018023165.tif 000013
【図２Ａ】
2018023165.tif 000014
【図２Ｂ】
2018023165.tif 000015
【図２Ｃ】
2018023165.tif 000016
【図３Ａ】
2018023165.tif 000017
【図３Ｂ】
2018023165.tif 000018
【図４Ａ】
2018023165.tif 000019
【図４Ｂ】
2018023165.tif 000020
【図４Ｃ】
2018023165.tif 000021
【図５】
2018023165.tif 000022
【図６】
2018023165.tif 000023
【図７Ａ】
2018023165.tif 000024
【図７Ｂ】
2018023165.tif 000025
【図７Ｃ】
2018023165.tif 000026
【図７Ｄ】
2018023165.tif 000027
【図７Ｅ】
2018023165.tif 000028
【図７Ｆ】
2018023165.tif 000029
【図７Ｇ】
2018023165.tif 000030
【図７Ｈ】
2018023165.tif 000031
【図８Ａ】
2018023165.tif 000032
【図８Ｂ】
2018023165.tif 000033
【図９Ａ】
2018023165.tif 000034
【図９Ｂ】
2018023165.tif 000035
【図１０Ａ】
2018023165.tif 000036
【図１０Ｂ】
2018023165.tif 000037
【図１０Ｃ】
2018023165.tif 000038
【図１０Ｄ】
2018023165.tif 000039
【図１０Ｅ】
2018023165.tif 000040
【図１０Ｆ】
2018023165.tif 000041
【図１０Ｇ】
2018023165.tif 000042
【図１０Ｈ】
2018023165.tif 000043
【図１１】
2018023165.tif 000044
【図１２】
2018023165.tif 000045
【図１３Ａ】
2018023165.tif 000046
【図１３Ｂ】
2018023165.tif 000047
【図１３Ｃ】
2018023165.tif 000048
【図１３Ｄ】
2018023165.tif 000049
【図１３Ｅ】
2018023165.tif 000050
【図１３Ｆ】
2018023165.tif 000051
【図１３Ｇ】
2018023165.tif 000052
【図１３Ｈ】
2018023165.tif 000053
【図１３Ｉ】
2018023165.tif 000054
【図１４】
2018023165.tif 000055
【図１５】
2018023165.tif 000056
【図１６Ａ】
2018023165.tif 000057
【図１６Ｂ】
2018023165.tif 000058
【図１７Ａ】
2018023165.tif 000059
【図１７Ｂ】
2018023165.tif 000060
【図１７Ｃ】
2018023165.tif 000061
【図１８Ａ】
2018023165.tif 000062
【図１８Ｂ】
2018023165.tif 000063
【図１８Ｃ】
2018023165.tif 000064
【図１８Ｄ】
2018023165.tif 000065
【図１８Ｅ】
2018023165.tif 000066
【図１９Ａ】
2018023165.tif 000067
【図１９Ｂ】
2018023165.tif 000068
【図２０Ａ】
2018023165.tif 000069
【図２０Ｂ】
2018023165.tif 000070
【図２０Ｃ】
2018023165.tif 000071
【図２０Ｄ】
2018023165.tif 000072
【図２０Ｅ】
2018023165.tif 000073
【図２０Ｆ】
2018023165.tif 000074
【図２０Ｇ】
2018023165.tif 000075
【図２０Ｈ】
2018023165.tif 000076
【図２０Ｉ】
2018023165.tif 000077
【図２１Ａ】
2018023165.tif 000078
【図２１Ｂ】
2018023165.tif 000079
【図２１Ｃ】
2018023165.tif 000080
【図２１Ｄ】
2018023165.tif 000081
【図２１Ｅ】
2018023165.tif 000082
【図２１Ｆ】
2018023165.tif 000083
【図２２Ａ】
2018023165.tif 000084
【図２２Ｂ】
2018023165.tif 000085
【図２２Ｃ】
2018023165.tif 000086
【図２２Ｄ】
2018023165.tif 000087
【図２３Ａ】
2018023165.tif 000088
【図２３Ｂ】
2018023165.tif 000089
【図２３Ｃ】
2018023165.tif 000090
【図２３Ｄ】
2018023165.tif 000091
【図２４Ａ】
2018023165.tif 000092
【図２４Ｂ】
2018023165.tif 000093
【図２５Ａ】
2018023165.tif 000094
【図２５Ｂ】
2018023165.tif 000095
【図２６】
2018023165.tif 000096
【手続補正書】
【提出日】平成29年11月8日(2017.11.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
相補型金属酸化膜半導体（ＣＭＯＳ）集積回路を有する半導体ウェハと、
電極と、
少なくとも部分的にキャビティが形成された絶縁材料と、
前記絶縁材料に接触し、前記キャビティを封止し、前記キャビティに近い第１の側と前記キャビティから遠い第２の側とを有する導電メンブレンであって、前記電極と前記導電メンブレンとの間に前記キャビティを挟んだ状態で、前記電極と、前記キャビティと、前記導電メンブレンとが合わせて超音波振動子を少なくとも部分的に画定する、導電メンブレンと、
前記電極を前記ＣＭＯＳ集積回路に結合する導電性接点と、
前記絶縁材料に埋め込まれた導電性プラグであって、前記導電メンブレンを貫通することなく前記キャビティに近い前記導電メンブレンの前記第１の側を終端とすることで、前記導電性プラグの表面が前記導電メンブレンの前記第１の側と前記絶縁材料との間の接合界面の少なくとも一部を形成し、前記導電性プラグは前記導電メンブレンを前記ＣＭＯＳ集積回路に電気的に接続する、導電性プラグと、を備え、
前記電極と前記導電性プラグとは互いに電気的に絶縁され、
前記装置は、前記導電メンブレンの前記第２の側にあり前記キャビティの上を覆う電極を欠いている、装置。
【請求項２】
前記絶縁材料、前記電極、および前記導電性プラグが前記半導体ウェハ上にある、請求項１に記載の装置。
【請求項３】
前記導電メンブレンがドープシリコンを含む、請求項２に記載の装置。
【請求項４】
前記ドープシリコンが単結晶シリコンである、請求項３に記載の装置。
【請求項５】
前記ドープシリコンがポリシリコンである、請求項３に記載の装置。
【請求項６】
前記ドープシリコンがアモルファスシリコンである、請求項３に記載の装置。
【請求項７】
前記導電性プラグがタングステンを含む、請求項３に記載の装置。
【請求項８】
前記絶縁材料が前記キャビティの側壁を画定する、請求項２に記載の装置。
【請求項９】
前記電極が少なくとも部分的に前記絶縁材料の内部にある、請求項８に記載の装置。
【請求項１０】
前記キャビティが０．１ミクロンと１０ミクロンとの間の深さおよび２０ミクロンと１００ミクロンとの間の幅を有し、前記導電メンブレンが３０ミクロン未満の厚さを有する、請求項２に記載の装置。
【請求項１１】
前記導電メンブレンがドープシリコンを含む、請求項１に記載の装置
【請求項１２】
前記ドープシリコンが単結晶シリコンである、請求項１１に記載の装置。
【請求項１３】
前記ドープシリコンがポリシリコンである、請求項１１に記載の装置。
【請求項１４】
前記ドープシリコンがアモルファスシリコンである、請求項１１に記載の装置。
【請求項１５】
前記導電性プラグがタングステンを含む、請求項１１に記載の装置。
【請求項１６】
前記絶縁材料が前記キャビティの側壁を画定する、請求項１に記載の装置。
【請求項１７】
前記電極の幅が前記キャビティの幅よりも小さい、請求項１に記載の装置。
【請求項１８】
前記キャビティが０．１ミクロンと１０ミクロンとの間の深さおよび２０ミクロンと１００ミクロンとの間の幅を有し、前記導電メンブレンが３０ミクロン未満の厚さを有する、請求項１に記載の装置。
【外国語明細書】
2018023165000001.pdf