(57)【要約】【課題】線形変調に基づく高速光通信のためのＬＥＤドライバを提供する。【解決手段】光送信機（１００）において使用される発光ダイオード駆動回路（１０１）は、発光ダイオード（１１０）の線形変調のために入力信号を出力信号に線形変換するように構成された高速トランスコンダクタンスアンプ（１１４）を含む高速信号経路（１０２）と、入力信号（１０６）の低周波成分に応じてトランスコンダクタンス（１１５）を生成するように構成された低周波制御経路（１０３）とを備え、低周波制御経路（１０３）は、高速トランスコンダクタンスアンプ（１１４）のトランスコンダクタンス（１１６）を制御するように構成されている。【選択図】図１
2018023107.tif 000002
【特許請求の範囲】
【請求項１】
光送信機（１００）において使用される発光ダイオード駆動回路（１０１）であって、  発光ダイオード（１１０）の線形変調のために入力電圧信号（１１８）を出力電流信号（１０９）に線形変換するように構成された高速トランスコンダクタンスアンプ（１１４）を含む高速信号経路（１０２）と、
入力信号（１０６）の低周波成分に応じてトランスコンダクタンス（１１５）を生成するように構成された低周波制御経路（１０３）とを備え、
前記低周波制御経路（１０３）は、前記高速トランスコンダクタンスアンプ（１１４）のトランスコンダクタンス（１１６）を制御するように構成されている、発光ダイオード駆動回路（１０１）。
【請求項２】
前記入力信号（１０６）は差動入力信号たとえば差動電圧信号であり、
前記高速信号経路（１０２）は、ゲインを前記差動入力信号に与えるおよび／または前記入力信号のコモンモードに適合するための高速差動入力信号コンディショナ（１１１）をさらに含む、請求項１に記載の発光ダイオード駆動回路（１０１）。
【請求項３】
前記低周波制御経路（１０３）は、
前記入力信号の振幅に応じて信号（１１７）を生成するように構成された低周波入力信号振幅推定器（１１２）と、
前記低周波入力信号振幅推定器（１１２）によって生成された前記信号（１１７）に応じてトランスコンダクタンス（１１５）を生成するように構成された低周波制御回路（１１３）とをさらに含み、
前記低周波制御回路（１１３）は、前記低周波入力信号振幅推定器（１１２）によって生成された前記信号（１１７）に応じて前記低周波制御回路（１１３）によって生成された前記トランスコンダクタンス（１１５）に基づいて前記高速トランスコンダクタンスアンプ（１１４）のトランスコンダクタンス（１１６）を制御するように構成されている、請求項１または２に記載の発光ダイオード駆動回路（１０１）。
【請求項４】
前記低周波制御回路（１１３）は、低速トランスコンダクタンスアンプ（１１９）と比例積分コントローラ（１２０）とを含む、請求項３に記載の発光ダイオード駆動回路（１０１）。
【請求項５】
前記発光ダイオード駆動回路（１０１）は、たとえば、不変分極電流たとえばＩＢＩＡＳ（１２３）によって前記発光ダイオードの消光比および分極を一定に保つように構成されている、請求項１〜４のいずれか一項に記載の発光ダイオード駆動回路（１０１）。
【請求項６】
プリエンファシスブロック（３２３）をさらに備え、
前記プリエンファシスブロック（３２３）は、前記入力信号に対し高速ゲインを用いてプリエンファシスを与えるための高速プリエンファシスブロック（３２４）と、低周波入力信号振幅推定器（３１２）によって生成された信号に低周波ゲインを与える低速レプリカブロック（３２５）とを含み、
前記高速ゲインの値は、前記低周波ゲインの値にマッチングまたは比例する、請求項１〜５のいずれか一項に記載の発光ダイオード駆動回路（３０１）。
【請求項７】
前記プリエンファシスブロック（３２３）は入力信号コンディショナ（３０４）と組合わされて１つのブロックを形成し、
高速差動入力信号コンディショナ（３１１）は前記高速プリエンファシスブロック（３２４）と統合され、前記低周波入力信号振幅推定器（３１２）は前記低速レプリカブロック（３２５）と統合されている、請求項６に記載の発光ダイオード駆動回路（３０１）。
【請求項８】
前記高速信号経路において生じ得るオフセットを補正するための較正ブロック（６２８）をさらに備え、たとえば前記較正ブロック（６２８）は前記高速トランスコンダクタンスアンプ（６１４）内で実現されている、請求項１〜７のいずれか一項に記載の発光ダイオード駆動回路（６０１）。
【請求項９】
前記高速差動入力信号コンディショナ（８０３）はユニティバッファと２つの抵抗器とを含み、および／または低周波入力信号振幅推定器（８０４）はユニティバッファと２つの抵抗器とを含む、請求項２〜８のいずれか一項に記載の発光ダイオード駆動回路。
【請求項１０】
前記高速差動入力信号コンディショナ（９０３）は負のフィードバックを伴う少なくとも１つのオペアンプ（９０５）を含み、および／または低周波入力信号振幅推定器（９０４）は負のフィードバックを伴う少なくとも１つのオペアンプ（９０６）を含む、請求項２〜８のいずれか一項に記載の発光ダイオード駆動回路。
【請求項１１】
前記プリエンファシスブロック（１０００）は負のフィードバックを伴う少なくとも１つのオペアンプ（１００４）を含む、請求項６または７に記載の発光ダイオード駆動回路。
【請求項１２】
前記発光ダイオード（１２０３）を流れる電流と値は同じであるが方向が逆の電流がダミー抵抗（１２０９）にも流れるように構成された、シングルエンドの高速トランスコンダクタンスアンプ（１１０１）または全差動高速トランスコンダクタンスアンプ（１２０１）と、
シングルエンドの低速トランスコンダクタンスアンプおよび比例積分コントローラを含む低周波制御回路（１１０２，１２０２）とを備える、請求項１〜１１のいずれか一項に記載の発光ダイオード駆動回路。
【請求項１３】
低周波入力信号振幅推定器（１１２）はエンベロープ検出器および／または二乗平均平方根値検出器および／またはコモンモード電圧検出器を含む、請求項１〜１２のいずれか一項に記載の発光ダイオード駆動回路。
【請求項１４】
少なくとも１つの発光ダイオード（１１０）と、
請求項１〜１３のいずれか一項に記載の少なくとも１つの発光ダイオード駆動回路（１０１）とを備える、光通信システムにおいて使用される光送信機。
【発明の詳細な説明】
【技術分野】
【０００１】
従来技術
本発明は、特許請求項１のプリアンブルに記載されている種類の発光ダイオード駆動回路、および、特許請求項１４のプリアンブルに記載の光送信機に関する。
【背景技術】
【０００２】
現在光通信システムはホームネットワークおよび産業用途において広く用いられており、たとえば、高速マルチメディアネットワーク用として自動車産業で用いられているＭＯＳＴ（Media Oriented Systems Transport）技術は、プラスチック・ファイバ（plastic over fiber：ＰＯＦ）技術に基づいている。
【０００３】
たとえばＵＳ２０１３／０３３００８２Ａ１に記載の上記光通信システムでは、光送信機である発光素子が光信号を出力し、この光信号は光ファイバリンク、たとえばプラスチックファイバに与えられ、光ファイバリンクはこの光信号を光受信機である受光素子に導く。
【０００４】
このような光通信システムには、特に、銅線による従来の非光通信システムと比較して、たとえば、減衰が少ない、電磁干渉照射に強い、送信データレートが高い等の、いくつかの利点がある。このため、近年では、光通信システムが車載データ通信でも使用されることが増えている。
【０００５】
しかしながら、現在の光通信システムには、特に、電源電圧や温度の望ましくない変動または変化が原因で、および／または、局所的なプロセスの変動（略してプロセス変動とも呼ばれる）が原因で、すなわち電子集積回路の製造時に必然的に発生するトランジスタ等の電子部品の属性の変動が原因で、光通信システムの性能、具体的には光送信機の性能が低下するという問題がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】ＵＳ２０１３／０３３００８２Ａ１
【発明の概要】
【発明が解決しようとする課題】
【０００７】
課題
したがって、本発明の目的は、光通信システムを改善するための手段を提供することである。たとえば、この目的は、光通信システムの性能と信頼性を改善することを含み得る。
【課題を解決するための手段】
【０００８】
解決策
本発明に従い、上記目的は、請求項１に記載の電子回路および請求項１４に記載の光送信機によって達成される。好ましい実施形態およびさらなる発展形態が、従属請求項の主題である。
【０００９】
たとえば、光送信機において使用される、本発明に従う発光ダイオード駆動回路または発光ダイオードドライバは、
・発光ダイオードの線形変調のために入力電圧信号を出力信号たとえば出力電流信号に線形変換するように構成された高速トランスコンダクタンスアンプを含む高速信号経路と、
・入力信号の低周波成分に応じてトランスコンダクタンスを生成するように構成された低周波制御経路とを備える。
【００１０】
さらに、低周波制御経路は、この低周波制御経路が生成したトランスコンダクタンスに基づいて高速トランスコンダクタンスアンプのトランスコンダクタンスを制御するように構成されていてもよい。
【００１１】
したがって、発光ダイオードの線形変調のための入力信号から出力信号への変換として可能な変換は、いわゆるパルス振幅変調（ＰＡＭ）技術に基づいた発光ダイオードの変調を含み得る。従来の２値オンオフキーイング変調と異なり、パルス振幅変調（ＰＡＭ）技術は、複数のビットにマッピングされた複数の明確なパルス振幅レベルを用いて情報を伝達することができる。たとえば、１つの振幅レベルが２つ以上のビットを表わすことができるよう、各振幅レベルが複数のビット、たとえば一対のビットを表わすようにすることによって、帯域幅効率を高めることができる。
【００１２】
入力信号は、差動入力信号であってもよく、たとえば、２つの電圧入力の差によって、たとえば反転入力の電圧ＶＩＮおよび非反転入力の電圧ＶＩＰによって定められる、以下の差動電圧入力信号（ＶＤＩＦＦ，ＩＮ）であってもよい。
【００１３】
ＶＤＩＦＦ，ＩＮ＝ＶＩＰ−ＶＩＮ
本明細書において、低周波という用語は、たとえば５ｋＨｚよりも低い周波数を意味し得る。一方、高速または高周波という用語は、たとえば１００ＭＨｚよりも高い周波数を意味する。
【００１４】
高速トランスコンダクタンス（ＧＭ）アンプは、たとえば、電圧入力信号たとえば差動電圧入力信号を、発光ダイオード（ＬＥＤ）を流れる電流に変換することができる。上記発光ダイオードはさらに、電源に、たとえばＶＤＤピンを介して接続されてもよい。
【００１５】
本発明に従う発光ダイオード駆動回路により、光ファイバとリンクされたたとえばプラスチック光ファイバとリンクされた光通信システムにおいて線形変調に基づいた高速および高帯域幅の光通信を実現できる。
【００１６】
さらに、本発明に従う発光ダイオード駆動回路により、光通信システムにおけるプロセス／電圧／温度（ＰＶＴ）の変動および入力信号振幅の変動を補償することができる。
【００１７】
高速信号経路は、任意でゲイン（ＧＨＳ）を、ある／上記差動入力信号に与えることにより、
ＶＤＩＦＦ＝ＧＨＳ・（ＶＩＰ−ＶＩＮ）＝ＧＨＳ・ＶＤＩＦＦ，ＩＮ
を生成するための、高速差動入力信号コンディショナをさらに含み得る。
【００１８】
加えて、高速差動入力信号コンディショナは、入力信号のコモンモードに適合することもできる。
【００１９】
変調された電流（ＩＭＯＤＵＬＡＴＥＤ）、すなわち、たとえばＬＥＤを流れる発光ダイオードの線形変調のための出力信号は、アンプのトランスコンダクタンス（ＧＭ）に比例してもよく、ＶＤＩＦＦ，ＩＮに比例してもよく、または、高速差動入力信号コンディショナを適用する場合は、ＶＤＩＦＦに比例してもよい。たとえば、線形変調された電流（ＩＭＯＤＵＬＡＴＥＤ）は次のように定義できる。
【００２０】
ＩＭＯＤＵＬＡＴＥＤ＝ＧＭ・ＶＤＩＦＦ
さらに、それに加えてバイアス電流（ＩＢＩＡＳ）がＬＥＤを流れてもよく、そうすると、ＬＥＤを流れる総電流（ＩＬＥＤ）は次のように定義できる。
【００２１】
ＩＬＥＤ＝ＩＭＯＤＵＬＡＴＥＤ＋ＩＢＩＡＳ
上記バイアス電流（ＩＢＩＡＳ）はたとえば次のように定義できる。
【００２２】
【数１】
2018023107.tif 000003
【００２３】
さらに、消光比（ＥＲ）は次のように定義できる。
【００２４】
【数２】
2018023107.tif 000004
【００２５】
式中、ＰＭＡＸは最大光強度レベル、ＰＭＩＮは最小光強度レベルである。
上記消光比（ＥＲ）はたとえばデシベル（ｄＢ）で測定することができ、次のように表わすこともできる。
【００２６】
【数３】
2018023107.tif 000005
【００２７】
消光比（ＥＲ）を用いて、ＩＭＡＸおよびＩＭＩＮを、たとえば次のようにＩＢＩＡＳおよびＥＲの関数として定義できる。
【００２８】
【数４】
2018023107.tif 000006
【００２９】
そうすると、変調電流変調振幅（ＩＡＭＰ）は次のように定義できる。
【００３０】
【数５】
2018023107.tif 000007
【００３１】
言換えると、この例において、ＩＡＭＰは２つの変数と、変調電流変調振幅ＩＢＩＡＳと、消光比（ＥＲ）のみに応じて決まる関数である。
【００３２】
低周波制御経路は、入力信号の振幅に応じて信号を生成するように、特に、入力信号の振幅に応じて低周波直流電流成分を生成するように構成された低周波入力信号振幅推定器を含み得る。
【００３３】
入力信号振幅（ＶＡＭＰ，ＶＩＮ）は、以下のように、差動電圧入力信号（ＶＤＩＦＦ，ＩＮ）について、到達可能な最大値および最小値を定義できる。
【００３４】
ＶＤＩＦＦ，ＩＮ＝ＶＡＭＰ，ＩＮ・ｘ（−１＜ｘ＜１）
低周波入力信号振幅推定器による、入力信号（ＶＡＭＰ，ＩＮ）の振幅に応じた信号（ＶＡＭＰ）の例示的な生成は、特に、以下を生成することを含み得る。
【００３５】
ＶＡＭＰ＝ＧＤＣ・ｋ・ＶＡＭＰ，ＩＮ
式中、ｋは低周波入力信号振幅推定器のゲインであり次のように定義される。
【００３６】
【数６】
2018023107.tif 000008
【００３７】
式中、ＶＡＭＰ，ＥＳＴＩＭＡＴＯＲは、推定されたまたは検出された入力信号振幅であり、ＧＤＣは、次のように定義される低周波制御経路の直流成分のゲインである。
【００３８】
【数７】
2018023107.tif 000009
【００３９】
推定されたまたは検出された入力信号振幅ＶＡＭＰ，ＥＳＴＩＭＡＴＯＲは、たとえば、エンベロープ検出器（ｋ＝１）、二乗平均平方根（ＲＭＳ）値検出器（ｋ＝１／√３、ファイバープラスチックオプティクスで使用される均一分布信号の場合）、またはその他の手段たとえばコモンモード値電圧検出器によって、得られる。
【００４０】
言換えると、低周波入力信号振幅推定器は、エンベロープ検出器および／または二乗平均平方根値検出器および／またはコモンモード値電圧検出器を含み得る。
【００４１】
低周波制御経路はさらに、低周波入力信号振幅推定器によって生成された信号に応じてトランスコンダクタンスを生成するように構成された低周波性制御回路を含み得る。
【００４２】
たとえば、低周波制御回路は、上記のように、たとえばＶＡＭＰ＝ＧＤＣ・ｋ・ＶＡＭＰ，ＩＮによって入力信号振幅（ＶＡＭＰ，ＩＮ）から低周波入力信号振幅推定器により生成することができるＶＡＭＰに応じてトランスコンダクタンス（ＧＭ）を生成するように構成し得る。
【００４３】
さらに、低周波制御回路は、低周波入力信号振幅推定器によって生成された信号に応じて低周波制御回路によって生成されたトランスコンダクタンスに基づいて高速トランスコンダクタンスアンプのトランスコンダクタンス（ＧＭ）を制御するように構成し得る。
【００４４】
低周波制御回路は比例積分（ＰＩ）コントローラに基づき得る。たとえば、低周波制御回路は、低速トランスコンダクタンスアンプおよび比例積分コントローラを含み得る。
【００４５】
高速信号経路の高速トランスコンダクタンスアンプのトランスコンダクタンス（ＧＭ）を制御するために、低周波制御回路を、たとえば以下の例示的な制御関係式に従い制御フィードバックループとして動作するように構成し得る。
【００４６】
【数８】
2018023107.tif 000010
【００４７】
４．結果として、ＩＲＥＦは、ＥＲ、ＩＢＩＡＳ、ｋおよびＧＤＣ／ＤＨＳマッチングの関数であってもよい。さらに、ＧＤＣはＧＨＳと等しい場合がある。
【００４８】
５．したがって、ＧＭ・ＶＡＭＰ＝ＩＲＥＦを調整することにより、消光比ＥＲを制御して一定に保つことができる。なぜなら、他のすべての変数（ＩＢＩＡＳ、ｋおよびＧＤＣ／ＤＨＳ）も一定にできるからである。
【００４９】
また、たとえば、入力信号振幅（ＶＡＭＰ，ＩＮ）を減じる（増す）と、低周波制御回路は、トランスコンダクタンス（ＧＭ）を増す（減じる）ことにより入力信号振幅（ＶＡＭＰ，ＩＮ）の変動を補償することができる。
【００５０】
加えて、低速または低周波制御経路ゲイン（ＧＭ・ＧＤＣ）のＰＶＴ変動もそのようにして補償できる。
【００５１】
さらに、ＩＢＩＡＳはたとえば周知のバンドギャップおよび低周波制御回路の周知の電流コンベア回路によって一定に保つことができる。
【００５２】
ＩＢＩＡＳを制御する、たとえばＩＢＩＡＳを一定に保つことにより、ＬＥＤから発せられた光の分極を固定し制御することができる。
【００５３】
この例示的なアーキテクチャによって、ＰＶＴの変動を原因とするＩＢＩＡＳの望ましくない小さな変動さえ補償することができる。上記変動は消光比ＥＲの値には影響しない。なぜならＩＭＩＮおよびＩＭＩＮはいずれもＩＢＩＡＳに比例し得るからである。これはなぜなら、低周波制御回路が消光比ＥＲを一定に保つためにＩＢＩＡＳとともにＩＲｅｆを移動させる／変更する／制御することができるからである。
【００５４】
たとえば、本明細書に記載の発光ダイオード駆動回路の例示的なアーキテクチャによって、物理的なパラメータ変動、たとえば、ＰＶＴの変動を原因とする、ＩＢＩＡＳ、抵抗、容量、トランスコンダクタンスの値等の変動を、補償し得る。特に、たとえば、ＰＶＴによって生じた上記物理的パラメータの変動を、最大１５％、２０％またはそれ以上、補償できる。さらに、ＰＶＴの変動を原因とする電流コンベアのバンドギャップまたは電流コンベア等の回路構成要素の物理的パラメータの変動も、容易に補償できる。
【００５５】
言換えると、発光ダイオード駆動回路は、発光ダイオードの分極および消光比を一定に保つように構成し得る。
【００５６】
発光ダイオード駆動回路はさらにプリエンファシスブロックを含み得る。プリエンファシスブロックは、入力信号に対し高速ゲインを用いてプリエンファシスを与えることができ、低速レプリカブロックは低周波入力信号振幅推定器によって生成された信号に低周波ゲインを与えることができ、高速ゲインの値は低周波ゲインの値にマッチングまたは比例し得る。
【００５７】
このようなプリエンファシスを与えることによって、ＬＥＤの帯域幅を、結果としてドライバおよびＬＥＤを含む光通信システムの帯域幅を改善できる。
【００５８】
たとえば、赤色ＡｌＧａＩｎＰ（アルミニウムガリウムインジウムリン）ＬＥＤの帯域幅は、その通常の８０ＭＨｚから１５０ＭＨｚを超える帯域幅まで増すことができる。
【００５９】
【数９】
2018023107.tif 000011
【００６０】
結果として、これらのゲインのマッチングにより、先に例示した、プリエンファシスがない場合と同様に、正確な消光比ＥＲの制御を保証することができる。
【００６１】
ここでおよび以下における、ブロックのレプリカという用語は特に、ブロックのコピーと理解することができ、レプリカは、元の複製されたブロックと比較して、異なるスケールたとえば異なる空間寸法を有し得る。ブロックは、たとえば、抵抗器およびトランジスタ等の電子部品を含み得る。
【００６２】
たとえば、低周波制御経路駆動回路の部品、たとえば抵抗器およびトランジスタは、高速信号経路駆動回路の部品よりも、物理的寸法が大きい可能性がある。低周波制御経路駆動回路の部品のサイズが大きいことによって、特に、局所的なプロセス変動を減じることができ、結果として消光比誤差を減じることができる。
【００６３】
逆に、高速信号経路駆動回路の部品が小さいことによって、たとえば、特に、高い信号速度と高い線形性を適度の消費電力レベルで提供することができる。
【００６４】
たとえば、高周波／高速信号経路駆動回路との比較における、低周波制御経路駆動回路の部品のスケールの違いを説明する典型的なレプリカファクタまたはスケールファクタは、１０、２０以上までの範囲に含まれ得る。よって、たとえば、抵抗値２ｋΩを、１０または２０のレプリカファクタで複製して複製された抵抗値が２０ｋΩまたは４０ｋΩになるようにしてもよい。
【００６５】
信頼性のために光クリッピングを回避しかつＬＥＤから出た最大電流を制限するために、プリエンファシス関数を、そのゼロ位置ｆＺＥＲＯおよび極周波数位置ｆＰＯＬＥを正確に制御できるようにかつその高周波ゲインを制限できるように、構成することができる。
【００６６】
ここで、たとえば、ゼロはゲインを引き上げる単一周波数ポイント、極はゲインを引き下げる単一周波数ポイントと理解できる。
【００６７】
たとえば、１極−１ゼロ（one pole-one zero）ベースのプリエンファシス関数を用いることができ、これは、たとえば以下の形態を取ることができる。
【００６８】
【数１０】
2018023107.tif 000012
【００６９】
式中、パラメータｓは複素角周波数を表わすことができ、ＡＶは定数とすることができる。
【００７０】
しかしながら、他のプリエンファシス関数を用いることもできる。
さらに、任意のプリエンファシスブロックを入力信号コンディショナと組合わせて１つのブロックにすることができ、高速差動入力信号コンディショナは高速プリエンファシスブロックと統合することができ、低周波入力信号振幅推定器は低速プリエンファシスレプリカブロックと統合することができる。
【００７１】
発光ダイオード駆動回路はさらに、高速信号経路において生じ得るオフセットを補正するための較正ブロックを含み得る。たとえば、較正ブロックは高速トランスコンダクタンスアンプにおいて実現することができる。
【００７２】
このような任意の追加の較正ブロックは特に、訂正されていない消光比誤差を訂正することができ、たとえば、高速信号経路における抵抗器およびトランジスタ等の電子部品の物理的なスケールの違いから発生する、たとえば、高速信号経路の部品で生じる局所的なプロセス変動から発生する、起こり得る消光比誤差を訂正することができる。
【００７３】
上記任意の追加の較正ブロックは、比例積分（ＰＩ）コントローラを含み得る。さらに、このような較正ブロックは、より効果的にするために、たとえば高速トランスコンダクタンスアンプ等の発光ダイオード駆動回路の後の段階で、実現することができる。
【００７４】
この較正ブロックは、特に、極較正周波数ｆＰＯＬＥ，ＣＡＬＩＢＲＡＴＩＯＮを、較正動作中に対象の送信信号周波数を削除するリスクを回避するために、たとえば最小信号周波数ｆＭＩＮ，ＳＩＧＮＡＬよりも小さい信号に加えることができる。
【００７５】
発光ダイオード駆動回路は、ユニティバッファと２つの抵抗器とを含む高速差動入力信号コンディショナを含み得る、および／または発光ダイオード駆動回路は、ユニティバッファと２つの抵抗器とを含む低速入力信号振幅推定器を含み得る。
【００７６】
たとえば、高速差動入力信号コンディショナのＣＭＯＳ（相補型金属酸化膜半導体）ユニティバッファは、以下の電圧によって、かつ以下のゲインを与えることによって、入力終端インピーダンスを分離することができ、電圧レベル信号を高める（減じる）ことができる。上記電圧は下記の通りである。
【００７７】
【数１１】
2018023107.tif 000013
【００７８】
式中、
ＶＧＳはＣＭＯＳトランジスタのゲート−ソース電圧、
ＶＴＨはＣＭＯＳトランジスタのしきい値電圧、
ＩＰＯＬＡＲ，ＨＳは高速入力信号コンディショナバッファのＣＭＯＳトランジスタを流れる分極電流、
μは電荷キャリアの移動度、
ＣＯＸはＣＭＯＳトランジスタのゲート酸化膜容量、
ＷおよびＬはそれぞれＣＭＯＳトランジスタの幅および長さである。
上記ゲインは下記の通りである。
【００７９】
【数１２】
2018023107.tif 000014
【００８０】
式中、
ｇｍは、ＣＭＯＳトランジスタにおけるゲート−ソース電圧に関連する小信号トランスコンダクタンスであり、
ｇｍｂは、ＣＭＯＳトランジスタにおけるバルク−ソース電圧に関連する小信号トランスコンダクタンスである。
【００８１】
低周波制御経路の対応するレプリカユニディバッファと、２つの抵抗器とを用いることにより、以下のように、入力信号振幅との厳密な関係を保つ入力信号コモンモード電圧検出器（ＶＣＭ）に基づいて推定入力信号振幅を生成することができる。
【００８２】
【数１３】
2018023107.tif 000015
【００８３】
このようにして、正確で高速かつ低雑音の差動入力信号の調整を、特に、数ｍＡたとえば２ｍＡの範囲のＩＰＯＬＡＲ，ＨＳの適度な値に対して実行することができる。
【００８４】
さらに、高速入力信号コンディショナおよび低周波入力信号振幅推定器における電流密度を同一にして、ゲインＧＤＣおよびＧＨＳのゲインマッチングを容易にすることができる。
【００８５】
高速差動入力信号コンディショナは、たとえば、負のフィードバックを伴う少なくとも１つのオペアンプ（ｏｐａｍｐ）も含んでいてもよく、および／または発光ダイオード駆動回路は、負のフィードバックを伴う少なくとも１つのオペアンプを含む低周波入力信号振幅推定器を含んでいてもよい。
【００８６】
たとえば、信号経路および制御経路のゲインは次の通りでもよい。
【００８７】
【数１４】
2018023107.tif 000016
【００８８】
式中、Ｒ１およびＲ２は抵抗でありｆＲＥＰＬＩＣＡはスケールファクタである。
言換えると、低周波入力信号振幅推定器におけるフィードバック抵抗器は、複製された高速差動入力信号コンディショナにおけるフィードバック抵抗器のｆＲＥＰＬＩＣＡ倍になるように設計することができる。低周波入力信号振幅推定器についてより大きな構成要素の使用を選択することにより、低周波入力信号振幅推定器の精度およびマッチングを改善し消費電力を低減することができる。
【００８９】
それでもなお、低周波入力信号振幅推定器および高速差動入力信号コンディショナにおける抵抗器は、たとえば、すべてのＰＶＴ条件についてマッチングを改善できるようにするために、同一のフォームファクタを有していてもよい。
【００９０】
同一のコモンモードフィードバック（ＣＭＦＢ）回路を、マッチングの改善のために、高速信号経路および低周波経路のオペアンプで用いてもよい。
【００９１】
さらに、Ｒ１として、ＬＥＤドライバ入力終端抵抗ＲＴＥＲＭ，ＤＲＩＶＥＲよりも大きいものを選択することにより、ドライバ入力終端インピーダンスがＲ１の影響を受けないようにすることができる。
【００９２】
また、より大きなＲ１は特に、以下で示すようにコモンモード入力電圧の誤差を減じることができる。
【００９３】
たとえば、高速差動入力信号コンディショナのオペアンプの出力のコモンモード（ＣＭ）電圧（ＶＤＩＦＦ，ＣＭ）および入力のコモンモード（ＣＭ）電圧（ＶＣＭ＝０．５・（ＶＩＮ＋ＶＩＰ））の相違が原因で、誤差コモンモード電流（ＩＣＭ，ＥＲＲＯＲ）がオペアンプの出力から入力終端インピーダンスに流れる可能性がある。
【００９４】
【数１５】
2018023107.tif 000017
【００９５】
式中、ＲＴＥＲＭ，ＤＡＣは、たとえば、発光ダイオード駆動回路が受ける入力信号を生成する役割を果たすことができる電流ステアリングデジタルアナログ変換器（ＤＡＣ）の抵抗である。
【００９６】
例示した、負のフィードバックの使用により、発光ダイオード駆動回路における信号処理の高い線形性を保証することができる。フィードバックネットワーク抵抗器から発生する熱雑音、オペアンプが要する大きな消費電力、および、上記コモンモード電圧誤差（ＶＣＭ，ＥＲＲＯＲ）は、例示した負のフィードバックを伴う１つのオペアンプ（ｏｐａｍｐ）の使用の短所である。
【００９７】
ある／上記任意のプリエンファシスブロックが負のフィードバックを伴う少なくとも１つのオペアンプを含み得ることも考えられる。
【００９８】
【数１６】
2018023107.tif 000018
【００９９】
言換えると、この例において、ゼロ／極位置および高周波ゲインは、すべてが全体的に十分に制御されプロセス変動がほんのわずかである受動素子（Ｃ１，Ｃ２およびＲ１，Ｒ２）のみに依存する。
【０１００】
低周波経路において、同一のゲインを得るためにプリエンファシスレプリカ経路を用いることができる。
【０１０１】
【数１７】
2018023107.tif 000019
【０１０２】
たとえば上述した負のフィードバックのオペアンプの構成を、入力信号コンディショナおよびプリエンファシス回路双方で用いることにより、信号の調整およびプリエンファシスという２つの機能を１つのブロックまたは回路に統合して消費電力を低減することが可能である。
【０１０３】
発光ダイオード駆動回路は、シングルエンド（１出力）の高速トランスコンダクタンスアンプ、または、全差動高速トランスコンダクタンスアンプを含み得る。
【０１０４】
このように、可能な全差動高速トランスコンダクタンスアンプは、発光ダイオードを流れる電流と値は同一であるが方向が逆の電流がＬＥＤの等価低周波インピーダンスを複製できるダミー抵抗も流れるように、構成することができる。
【０１０５】
これにより、特に電源電圧変動除去比（ＰＳＲＲ）を改善することができる。
低周波制御回路は、シングルエンドのまたは全差動低速トランスコンダクタンスアンプおよび比例積分コントローラを含み得る。
【０１０６】
たとえば上述のような高速信号経路において生じ得るオフセットを補正するための較正ブロック（オフセット較正ブロック）を、高速トランスコンダクタンスアンプの入力（複数の入力）において、または、高速トランスコンダクタンスアンプの内部の後の段において実現することも可能である。
【０１０７】
高速差動信号におけるオフセットを除去するための較正ブロックは、その帯域幅をキャパシタＣＬＡＲＧＥによって定義できる高直流（ＤＣ）ゲインＡＶ，ＣＡＬＩＢＲＡＴＩＯＮ，ＰＩ  ＣＯＮＴＲＯＬアンプを用いて実現される比例積分（ＰＩ）コントローラを含み得る。
【０１０８】
ｆＰＯＬＥ，ＣＡＬＩＢＲＡＴＩＯＮ＜ｆＭＩＮ，ＳＩＧＮＡＬを満たすために、ＡＶ，ＣＡＬＩＢＲＡＴＩＯＮ，ＰＩ  ＣＯＮＴＲＯＬアンプの帯域幅を制限することができる。十分に低いｆＰＯＬＥ，ＣＡＬＩＢＲＡＴＩＯＮは、たとえば、１つ以上の十分に大きなキャパシタＣＬＡＲＧＥを用いることによって得ることができる。
【０１０９】
光通信システムにおいて使用される本発明に従う例示的な光送信機は、
少なくとも１つの発光ダイオードと、
上記構成のうちのいずれかに従うおよび／または上記例示的な特徴のいずれかの可能な組合せに従う少なくとも１つの発光ダイオード駆動回路とを含み得る。
【０１１０】
要約すると、例示した、光通信システムにおいて使用される発光ダイオード駆動回路のまたは光送信機のアーキテクチャは、特に、
・十分に制御された消光比、
・入力信号振幅およびＰＶＴ変動の補償、
・高速信号経路のオフセット較正、
・一定のＬＥＤ分極（一定のＩＢＩＡＳ）、
・プリエンファシス極／ゼロ周波数位置およびプリエンファシス高周波ゲインの制御、
・十分に制御された光クリッピングおよび信頼性が高い最大ＬＥＤピーク電流、および
・線形変調に基づく高速光通信に対応するための高帯域幅および高線形性
を、提供できる。
【０１１１】
図面が例示しているものは次の通りである。
【図面の簡単な説明】
【０１１２】
【図１】光送信機において使用される発光ダイオード駆動回路の例示的な概略アーキテクチャを示す図である。
【図２】例示的なプリエンファシス関数を示す図である。
【図３】例示的なプリエンファシスとともに発光ダイオード駆動回路の例示的な概略アーキテクチャを示す図である。
【図４】例示的なプリエンファシスを伴う例示的な発光ダイオード駆動回路内の例示的な概略信号フローを示す図である。
【図５】例示的な較正関数を示す図である。
【図６】例示的なプリエンファシスおよび例示的なオフセット較正とともに発光ダイオード駆動回路の例示的な概略アーキテクチャを示す図である。
【図７】例示的なデジタルアナログ変換器（ＤＡＣ）を示す図である。
【図８】入力信号コンディショナブロックの例示的な概略アーキテクチャを示す図である。
【図９】入力信号コンディショナブロックの他の例示的な例を示す図である。
【図１０】負のフィードバックを伴う例示的なプリエンファシスブロックを示す図である。
【図１１】例示的なトランスコンダクタンスアンプブロックを示す図である。
【図１２】トランスコンダクタンスアンプブロックの他の例を示す図である。
【図１３】例示的な較正オフセット回路を含む高速トランスコンダクタンスアンプの例を示す図である。
【図１４】光通信システムの例を示す図である。
【発明を実施するための形態】
【０１１３】
図１は、光送信機１００において使用される、発光ダイオード１１０を駆動する発光ダイオード駆動回路１０１の可能なアーキテクチャを例示する図である。
【０１１４】
駆動回路またはドライバ１０１はしたがって、たとえば、発光ダイオード１１０の線形変調のために入力信号１０６を出力信号１０９に線形変換するように構成された高速トランスコンダクタンスアンプ１１４を含む高速信号経路１０２を含み得る。
【０１１５】
駆動回路１０１はさらに、入力信号１０６の低周波成分に依存して、たとえば入力信号の振幅に依存してトランスコンダクタンス１１５（ＧＭ）を生成するように構成し得る低周波制御経路１０３を含み得る。
【０１１６】
さらに、低周波制御経路１０３は、低周波制御経路１０３が生成したトランスコンダクタンスに基づいて高速トランスコンダクタンスアンプのトランスコンダクタンス１１６を制御するように構成し得る。
【０１１７】
入力信号１０６は、差動入力信号（ＶＤＩＦＦ，ＩＮ）、たとえば、２つの電圧入力の差、たとえば、反転入力１０８（ＶＩＮ）の電圧と非反転入力１０７（ＶＩＰ）の電圧との差によって定められる。
【０１１８】
高速信号経路１０２はさらに、ゲイン、たとえばＧＨＳを差動入力信号１０６に与えることにより、高速トランスコンダクタンスアンプ１１４の入力として機能し得る信号１１８（ＶＤＩＦＦ）を生成するための高速差動入力信号コンディショナ１１１を含み得る。
【０１１９】
低周波制御回路１０３はさらに、入力信号１０６の振幅に応じて信号１１７（ＶＡＭＰ）を生成するように構成できる低周波入力信号振幅推定器１１２を含み得る。例として、ゲイン、たとえばＧＤＣを、推定されたまたは検出された入力信号振幅ＶＡＭＰ，ＥＳＴＩＭＡＴＯＲに与えることができる。
【０１２０】
さらに、低周波制御経路１０３は、低周波入力信号振幅推定器１１２によって生成された信号１１７に応じてトランスコンダクタンス１１５を生成するように構成された低周波制御回路１１３を含み得る。また、低周波制御回路１１３はさらに、低周波入力信号振幅推定器１１２によって生成された信号１１７に応じて低周波制御回路１１３によって生成されたトランスコンダクタンス１１５に基づいて高速トランスコンダクタンスアンプ１１４のトランスコンダクタンス１１６を制御するように構成することができる。
【０１２１】
低周波制御回路１１３によって生成されたトランスコンダクタンス１１５に基づく高速トランスコンダクタンスアンプ１１４のトランスコンダクタンス１１６の上記制御は、たとえば、上述の制御法則に基づいていてもよい。
【０１２２】
したがって、低周波制御回路１１３は、たとえば、低速トランスコンダクタンスアンプ１１９と比例積分コントローラ１２０とを含み得る。
【０１２３】
変調された電流（ＩＭＯＤＵＬＡＴＥＤ）、すなわち、たとえばＬＥＤ１１０を流れる発光ダイオードの線形変調のための出力信号１０９は、アンプのトランスコンダクタンス１１６（ＧＭ）に比例してもよく、差動電圧入力信号ＶＤＩＦＦ，ＩＮに比例してもよく、または、本明細書に示すように高速差動入力信号コンディショナを適用する場合は、調整された信号１１８（ＶＤＩＦＦ）に比例してもよい。たとえば、線形変調された電流（ＩＭＯＤＵＬＡＴＥＤ）は、先に示したように次のように表わすことができる。
【０１２４】
ＩＭＯＤＵＬＡＴＥＤ＝ＧＭ・ＶＤＩＦＦ
さらに、それに加えてバイアス電流（ＩＢＩＡＳ）１２３がＬＥＤ１１０を流れてもよく、そうすると、ＬＥＤを流れる総電流１２１（ＩＬＥＤ）は、これも先に示したように次のように表わすことができる。
【０１２５】
ＩＬＥＤ＝ＩＭＯＤＵＬＡＴＥＤ＋ＩＢＩＡＳ
言換えると、示されている例示的な発光ダイオード駆動回路１０１のアーキテクチャは、入力信号１０６を受け高速差動入力信号コンディショナ１１１と低周波入力信号振幅推定器１１２とを含み得る入力信号コンディショナブロック１０４を含むと説明することもできる。
【０１２６】
さらに、示されている例示的な発光ダイオード駆動回路１０１のアーキテクチャは、高速トランスコンダクタンスアンプ１１４と低周波制御回路１１３とを含み得るトランスコンダクタンスアンプブロック１０５を含み得る。低周波制御回路１１３は、高速トランスコンダクタンスアンプ１１４のトランスコンダクタンス１１６を制御するように構成し得る。
【０１２７】
図２は、プリエンファシス関数２００の可能な一例を例示し、グラフに示されるそのゲイン２０２は周波数２０１に依存する。
【０１２８】
特に、プリエンファシス関数２０２は、たとえば、ゼロ位置２０３（ｆＺＥＲＯ）および極位置２０４（ｆＰＯＬＥ）を有する１極−１ゼロプリエンファシス関数２０２であってもよく、プリエンファシス関数２００は、たとえば、値２０５（ＡＶ）および２０６（ＡＶ・ＧＰＥＡＫＩＮＧ）を取ることができる。
【０１２９】
図３は、光送信機３００で使用される発光ダイオード３１０を駆動するための発光ダイオード駆動回路３０１の可能なアーキテクチャの他の例を示す。
【０１３０】
図１の例示的な発光ダイオード駆動回路１０１と同様、駆動回路またはドライバ３０１は、たとえば、発光ダイオード３１０の線形変調のために入力信号３０６を出力信号３０９に線形変換するように構成された高速トランスコンダクタンスアンプ３１４を含む高速信号経路３０２を含み得る。
【０１３１】
駆動回路３０１はさらに、入力信号３０６の低周波成分に応じて、たとえば、入力信号振幅に応じて、トランスコンダクタンス３１５（ＧＭ）を生成するように構成し得る低周波制御経路３０３を含み得る。
【０１３２】
さらに、低周波信号経路３０３は、低周波制御経路３０３によって生成されたトランスコンダクタンス３１５に基づいて高速トランスコンダクタンスアンプのトランスコンダクタンス３１６を制御するように構成し得る。
【０１３３】
また、入力信号３０６は、差動入力信号、たとえば、２つの電圧入力の差によって、たとえば、反転入力３０８の電圧（ＶＩＮ）と非反転入力３０７の電圧（ＶＩＰ）との差によって定められる、差動電圧入力信号（ＶＤＩＦＦ，ＩＮ）であってもよい。
【０１３４】
高速信号経路３０２はさらに、ゲイン、たとえばＧＨＳを差動入力信号３０６に与えることにより信号３１８（ＶＤＩＦＦ）を生成するための高速差動入力信号コンディショナ３１１を含み得る。
【０１３５】
また、低速制御経路３０３はさらに、入力信号３０６の振幅に応じて信号３１７（ＶＡＭＰ）を生成するように構成し得る低周波入力信号振幅推定器３１２を含み得る。例として、ゲイン、たとえばＧＤＣを推定または検出された入力信号振幅ＶＡＭＰ，ＥＳＴＩＭＡＴＯＲに与えることができる。
【０１３６】
しかしながら、図１のドライバ１０１と比較して、さらに駆動回路３０１はプリエンファシスブロック３２３を含み得る。
【０１３７】
例示的なプリエンファシスブロック３２３は、入力信号に対し高速ゲインを用いてプリエンファシスを与えるための高速ブロック３２４を含み得る。低速レプリカブロック３２５は低周波入力信号振幅推定器３１２によって生成された信号に低周波ゲインを与えることができ、高速ゲインの値は、低周波ゲインの値にマッチングまたは比例し得る。
【０１３８】
【数１８】
2018023107.tif 000020
【０１３９】
さらに、低周波制御経路３０３は、低速レプリカブロック３２５によって生成された信号３２６（ＶＡＭＰ，ＰＥ）に応じてトランスコンダクタンス３１５を生成するように構成された低周波制御回路３１３を含み得る。
【０１４０】
低周波制御回路３１３はさらに、低速レプリカブロック３２５からの信号３２６に応じて低周波制御回路３１３によって生成されたトランスコンダクタンス３１５に基づいて高速トランスコンダクタンスアンプ３１４のトランスコンダクタンス３１６を制御するように構成し得る。
【０１４１】
また、低速制御回路３１３によって生成されたトランスコンダクタンス３１５に基づく高速トランスコンダクタンスアンプ３１４のトランスコンダクタンス３１６の制御は、たとえば、概ね先に述べた通りである制御法則に基づき得る。
【０１４２】
低周波制御回路３１３はまた、たとえば、低速トランスコンダクタンスアンプ３１９と比例積分コントローラ３２０とを含み得る。
【０１４３】
変調された電流（ＩＭＯＤＵＬＡＴＥＤ）、すなわち、たとえばＬＥＤ３１０を流れる発光ダイオードの線形変調のための出力信号３０９は、アンプのトランスコンダクタンス３１６（ＧＭ）に比例してもよく、差動電圧入力信号ＶＤＩＦＦ，ＩＮに比例してもよく、または、本明細書に示すように高速差動入力信号コンディショナを適用する場合は、プリエンファシス関数は調整されプリエンファシスされた信号３２７（ＶＤＩＦＦ，ＰＥ）に比例してもよい。
【０１４４】
たとえば、線形変調された電流（ＩＭＯＤＵＬＡＴＥＤ）は次のように表わすことができる。
【０１４５】
ＩＭＯＤＵＬＡＴＥＤ＝ＧＭ・ＶＤＩＦＦ
さらに、それに加えてバイアス電流（ＩＢＩＡＳ）がＬＥＤ３１０を流れてもよく、そうすると、ＬＥＤを流れる総電流１２１（ＩＬＥＤ）は、これも先に示したように次のように表わすことができる。
【０１４６】
ＩＬＥＤ＝ＩＭＯＤＵＬＡＴＥＤ＋ＩＢＩＡＳ
示されている例示的な発光ダイオード駆動回路３０１のアーキテクチャは、入力信号３０６を受け高速差動入力信号コンディショナ３１１と低周波入力信号振幅推定器３１２とを含み得る入力信号コンディショナブロック３０４を含むと説明することもできる。
【０１４７】
さらに、示されている例示的な発光ダイオード駆動回路３０１のアーキテクチャは、高速トランスコンダクタンスアンプ３１４と低周波制御回路３１３とを含み得るトランスコンダクタンスアンプブロック３０５を含み得る。低周波制御回路３１３は、高速トランスコンダクタンスアンプ３１４のトランスコンダクタンス３１６を制御するように構成し得る。
【０１４８】
プリエンファシスブロック３２３は、たとえば示されているように、入力信号コンディショナブロック３０４とトランスコンダクタンスアンプブロック３０５との間に配置されていてもよい。
【０１４９】
図４は、プリエンファシスを伴う例示的な発光ダイオード駆動回路における例示的な信号の流れ４００、たとえば、図３の発光ダイオード駆動回路３０１と同様または同一のプリエンファシスを伴う例示的な発光ダイオード駆動回路で発生し得る信号の流れを示す。
【０１５０】
たとえば、経時変化する差動電圧入力信号４０１は、発光ダイオード駆動回路（図示せず）の低周波制御経路４０８および高速信号経路４０７への入力として供給し得る。
【０１５１】
低周波制御経路４０８の一部または全体の電圧信号および／またはトランスコンダクタンスは、たとえば、本質的に平坦で安定したものであってもよい。
【０１５２】
言換えると、低周波入力信号振幅推定器における電圧信号４０２ａおよび／または低速レプリカブロック（図示せず）における電圧信号４０３ａおよび／または低速／低周波制御回路（図示せず）におけるトランスコンダクタンス信号４０４ａは、時間が経過しても事実上一定であってもよい。
【０１５３】
これに対し、高速信号経路４０７の電圧信号は、入力信号４０１に応じて比例的に変化し、すなわち、高速差動入力信号コンディショナ（図示せず）における電圧信号４０２ｂおよび／または高速プリエンファシスブロック（図示せず）における電圧信号４０３ｂは、入力信号４０１に応じて比例的に変化し、結果として、高速トランスコンダクタンスアンプ（図示せず）の例示的な線形変調された電流出力信号４０４ｂになってもよい。
【０１５４】
完璧を期すために、例示的な、結果として生じるＬＥＤ（図示せず）を流れる総電流の時系列４０５が、プリエンファシスを伴う例示的な発光ダイオード駆動回路によって駆動されたときのＬＥＤの光強度出力の例示的な時系列４０６とともに、示されている。
【０１５５】
図５は、高速信号経路において生じ得るオフセットを訂正するために光較正（図示せず）によって高速信号に適用し得る例示的な較正関数５００を示し、たとえば、較正ブロックは、高速トランスコンダクタンスアンプ（図示せず）において実現することができる。
【０１５６】
図６は、光送信機６００で使用される発光ダイオード駆動回路６０１のさらなる例示的な概略アーキテクチャを示す。
【０１５７】
示されているアーキテクチャは、ほとんどの部分が図３に示される例示的な発光ダイオード駆動回路３０１と同様または同一である、すなわち、参照番号６００〜６２７で示される回路および光送信機の構成要素は、図３の参照番号３００〜３２７によって示される回路および光送信機の構成要素と同様または同一であってもよい。
【０１５８】
しかしながら、示されている発光ダイオード駆動回路６０１はさらに、高速信号経路６０２において発生し得るオフセットを訂正するための、たとえば、高速信号経路６０２の構成要素における局所的なプロセス変動から発生し得るオフセットを訂正するための、例示的なオフセット較正ブロック６２８を有する。
【０１５９】
例示的なオフセット較正ブロック６２８は、たとえば、高速トランスコンダクタンスアンプ６１４に収容されていてもよい。
【０１６０】
較正ブロック６２８はしたがって、先に述べたように比例積分（ＰＩ）コントローラ６２９を含み得る。
【０１６１】
図７は、発光ダイオード駆動回路に対する差動電圧入力信号７０２を与えるために、発光ダイオード駆動回路の入力終端７０１に対して入力信号たとえば通信信号を与えるために使用し得る電流ステアリングデジタルアナログ変換器（ＤＡＣ）７００の一例を示す。
【０１６２】
本明細書において、差動入力信号振幅ＶＡＭＰ，ＩＮおよびコモンモード入力信号ＶＣＭは以下の厳密な関係に従い得る。
【０１６３】
【数１９】
2018023107.tif 000021
【０１６４】
そうすると、ＤＡＣフルスケール電流ＩＦＣの変動および発光ダイオード駆動回路またはＤＡＣ終端抵抗器ＲＴＥＲＭ，ＤＡＣの変動は、コモンモード信号および差動信号ゲイン双方に対して同じ影響を有し得る。
【０１６５】
図８は、高速入力信号コンディショナ８０３と低周波入力信号振幅推定器８０４とを含み、図７に示される入力終端７０１と同様または同一であってもよい入力終端８０１から差動電圧入力信号８０２が与えられる、入力信号コンディショナブロック８００の概略アーキテクチャの一例を示す。
【０１６６】
たとえば、ＰＭＯＳ（ｐチャネル金属酸化膜半導体）電界効果トランジスタもしくはＣＭＯＳ（相補型金属酸化膜半導体）電界効果トランジスタのソースフォロワ構成、または、ＤＡＣステアリングがドレイン電流の場合はＮＭＯＳすなわちｎチャネル金属酸化膜半導体電界効果トランジスタ）、または、より一般的には、高速差動入力信号コンディショナ８０３におけるユニティバッファは、以下の電圧によって、かつ以下のゲインを与えることによって、入力終端インピーダンスを分離することができ、電圧レベル信号を高める（減じる）ことができる。
上記電圧は以下の通りである。
【０１６７】
【数２０】
2018023107.tif 000022
【０１６８】
式中、
ＶＧＳはＣＭＯＳトランジスタのゲート−ソース電圧、
ＶＴＨはＣＭＯＳトランジスタのしきい値電圧、
ＩＰＯＬＡＲ，ＨＳは高速入力信号コンディショナバッファのＣＭＯＳトランジスタを流れる分極電流、
μは電荷キャリアの移動度、
ＣＯＸはＣＭＯＳトランジスタのゲート酸化膜容量、
ＷおよびＬはそれぞれＣＭＯＳトランジスタの幅および長さである。
上記ゲインは以下の通りである。
【０１６９】
【数２１】
2018023107.tif 000023
【０１７０】
式中、
ｇｍは、ＣＭＯＳトランジスタにおけるゲート−ソース電圧に関連する小信号トランスコンダクタンスであり、
ｇｍｂは、ＣＭＯＳトランジスタにおけるバルク−ソース電圧に関連する小信号トランスコンダクタンスである。
【０１７１】
低周波制御経路の低周波入力信号振幅推定器８０４における対応するレプリカユニディバッファと、２つの抵抗器とを用いることにより、以下のように、入力信号振幅との厳密な関係を保つ入力信号コモンモード電圧検出器（ＶＣＭ）に基づいて推定入力信号振幅を生成することができる。
【０１７２】
【数２２】
2018023107.tif 000024
【０１７３】
図９は、高速入力信号コンディショナ９０３と低周波入力信号振幅推定器９０４とを含み、図７に示される入力終端７０１と同様または同一であってもよい入力終端９０１から差動電圧入力信号９０２が与えられる、入力信号コンディショナブロック９００の概略アーキテクチャの他の例を示す。
【０１７４】
高速信号経路の高速差動入力信号コンディショナ９０３は、たとえば、負のフィードバックを伴う少なくとも１つのオペアンプ（ｏｐａｍｐ）９０５を含み得る。
【０１７５】
また、低周波入力信号振幅推定器９０４は、負のフィードバックを伴う少なくとも１つのオペアンプ９０６を含み得る。
【０１７６】
よって、たとえば、高速信号経路のゲインＧＨＳおよび低速／低周波制御経路のゲインＧＤＣは以下の通りであってもよい。
【０１７７】
【数２３】
2018023107.tif 000025
【０１７８】
式中、Ｒ１およびＲ２は抵抗でありｆＲＥＰＬＩＣＡはスケールファクタである。
言換えると、低周波入力信号振幅推定器９０４におけるフィードバック抵抗器は、高速差動入力信号コンディショナ９０３におけるフィードバック抵抗器のｆＲＥＰＬＩＣＡ倍になるように設計することができる。
【０１７９】
低周波入力信号振幅推定器９０４についてより大きな構成要素の使用を選択することにより、低周波入力信号振幅推定器９０４の精度およびマッチングを改善し消費電力を低減することができる。
【０１８０】
それでもなお、低周波入力信号振幅推定器９０４および高速差動入力信号コンディショナ９０３における抵抗器は、たとえば、すべてのＰＶＴ条件についてマッチングを改善できるようにするために、同一のフォームファクタを有していてもよい。
【０１８１】
同一のコモンモードフィードバック（ＣＭＦＢ）回路９０７、９０８を、マッチングの改善のために、高速信号経路および低周波経路のオペアンプで用いてもよい。
【０１８２】
さらに、Ｒ１として、ＬＥＤドライバ入力終端抵抗ＲＴＥＲＭ，ＤＲＩＶＥＲよりも大きいものを選択することにより、ドライバ入力終端インピーダンスがＲ１の影響を受けないようにすることができる。
【０１８３】
また、より大きなＲ１は特に、上記概要で述べたようにコモンモード入力電圧の誤差を減じることができる。
【０１８４】
図１０は、入力信号１００３に対し高速ゲインを用いてプリエンファシスを与えるための高速プリエンファシスブロック１００１と、制御信号経路の信号に低周波ゲインを与える低速レプリカブロック１００２とを含むプリエンファシスブロック１０００の例示的なアーキテクチャを示し、高速ゲインの値は低速ゲインの値にマッチングまたは比例する。
【０１８５】
よって、制御信号経路の信号は、任意で、低周波入力信号振幅推定器（図示せず）によって生成されたものであってもよい。
【０１８６】
入力信号１００３は差動電圧入力信号であってもよく、入力信号１００３は、たとえば高速差動入力信号コンディショナおよび／または低周波入力信号振幅推定器（図示せず）を介して先に入力信号調整を受けたものであってもよい。
【０１８７】
例示的なプリエンファシスブロック１００１は、たとえば、入力信号コンディショナブロック（図示せず）とは別に配置されてもよく、または、上記／あるプリエンファシスブロックを入力信号コンディショナブロックと組合わせて消費電力を低減してもよい。
【０１８８】
プリエンファシスブロックは、高速プリエンファシスブロック１００１および低速レプリカブロック１００２双方における負のフィードバックを伴うオペアンプ（ｏｐａｍｐ）の使用、すなわち、高速プリエンファシスブロック１００１における高速オペアンプ１００４およびコモンモードフィードバック（ＣＭＦＢ）回路１００６と、低速レプリカブロック１００２における低速オペアンプ１００５およびコモンモードフィードバック（ＣＭＦＢ）回路１００７の使用に基づいていてもよく、コモンモードフィードバック（ＣＭＦＢ）回路１００６、１００７は同じ種類であってもよい。
【０１８９】
【数２４】
2018023107.tif 000026
【０１９０】
この例において、ゼロ／極位置および高周波ゲインはしたがって、全体的に十分に制御されプロセス変動がほんのわずかである受動素子（Ｃ１，Ｃ２およびＲ１，Ｒ２）のみに依存する。
【０１９１】
低速プリエンファシスレプリカブロック１００２において、同じゲインを以下のようにして得ることができる。
【０１９２】
【数２５】
2018023107.tif 000027
【０１９３】
図１１は、高速トランスコンダクタンスアンプ１１０１と低周波制御回路１１０２とを含む可能なトランスコンダクタンスアンプブロック１１００の例示的なアーキテクチャを示す。
【０１９４】
高速トランスコンダクタンスアンプ１１０１は、シングルエンドであってもよい、すなわち信号出力１１０８を有してもよい。
【０１９５】
可能なトランスコンダクタンスアンプブロックの例示的なアーキテクチャはしたがって、電源ＶＤＤ１１０４に接続されたＬＥＤ１１０３から電流を引くのに特に適している。同じ原理を適用して電流を接地（ＧＮＤ）に接続されたＬＥＤに与えることもできる。
【０１９６】
トランスコンダクタンスの値ＧＭは、信号ＧＭ−制御（ＧＭ−ｃｏｎｔｒｏｌ）１１０５によって、すなわち、高速トランスコンダクタンスアンプ１１０１のトランスコンダクタンスを制御するように構成された低周波消光比制御回路１１０２によって変化させることができる。
【０１９７】
この制御信号１１０５は、たとえば、入力ペア電流分極を変化させる、または、縮退した入力ペアの縮退抵抗を変化させることができる。ＧＭの他の制御方法も可能である。たとえば、コモンソース段のコモンモード入力電圧を変化させることにより、ＧＭの制御方法を提供することも可能である。
【０１９８】
低周波制御回路１１０２は、比例トランスコンダクタンスＧＭ／ｆＲＥＰＬＩＣＡ，ＥＲを有する高速トランスコンダクタンスアンプ１１０１のレプリカであってもよく、ＧＭ−cｃｏｎｔｒｏｌ信号１１０５によりフィードバックループにおいて制御されてもよい。
【０１９９】
低周波制御回路１１０２は、たとえば、その帯域幅をキャパシタＣＬＡＲＧＥ１１０７によって定義できる高直流（ＤＣ）ゲインＡＶ，ＥＲ，ＰＩ  ＣＯＮＴＲＯＬアンプ１１０６を用いる、比例積分（ＰＩ）コントローラを含み得る。
【０２００】
【数２６】
2018023107.tif 000028
【０２０１】
図１２は、高速トランスコンダクタンスアンプ１２０１と低周波制御回路１２０２とを含む可能なトランスコンダクタンスアンプブロック１２００の他の例示的なアーキテクチャを示す。
【０２０２】
トランスコンダクタンスアンプブロック１２００は、ほとんどの部分がトランスコンダクタンスアンプブロック１１００と同様または同一であってもよい、すなわち、参照番号１２０１〜１２０７で示される構成要素は、図１１のトランスコンダクタンスアンプブロック１１００の参照番号１１０１〜１１０７で示されるものと同様または同一であってもよい。
【０２０３】
しかしながら、示されている高速トランスコンダクタンスアンプ１２０１は、全差動バージョンで実現されてもよい、すなわちダブルエンドであってもよい、すなわち差動出力１２０８を有していてもよい。
【０２０４】
このような可能な全差動高速トランスコンダクタンスアンプ１２０１はしたがって、発光ダイオード１２０３を流れる電流と値は同一であるが方向が逆の電流がＬＥＤの等価低周波インピーダンスを複製できるダミー抵抗１２０９も流れるように、構成することができる。
【０２０５】
これにより、特に電源電圧変動除去比（ＰＳＲＲ）を改善することができる。
図１３は、低周波制御回路（図示せず）によって制御される可能なトランスコンダクタンスアンプ１３００の他の例示的なアーキテクチャを示す。
【０２０６】
上述の概要で述べたように、高速信号経路において生じ得るオフセットを補正するための較正ブロック（オフセット較正ブロック）１３０１を、図示のように高速トランスコンダクタンスアンプの入力１３０２において、または、高速トランスコンダクタンスアンプの内部の後の段において実現することも可能である。
【０２０７】
高速差動信号におけるオフセットを除去するための較正ブロック１３０１は、その帯域幅をキャパシタＣＬＡＲＧＥ１３０３によって定義できる高直流（ＤＣ）ゲインＡＶ，ＣＡＬＩＢＲＡＴＩＯＮ，ＰＩ  ＣＯＮＴＲＯＬアンプ１３０４を用いて実現される比例積分（ＰＩ）コントローラを含み得る。
【０２０８】
ｆＰＯＬＥ，ＣＡＬＩＢＲＡＴＩＯＮ＜ｆＭＩＮ，ＳＩＧＮＡＬを満たすために、ＡＶ，ＣＡＬＩＢＲＡＴＩＯＮ，ＰＩ  ＣＯＮＴＲＯＬアンプ１３０４の帯域幅を制限することができる。十分に低いｆＰＯＬＥ，ＣＡＬＩＢＲＡＴＩＯＮは、たとえば、１つ以上の十分に大きなキャパシタＣＬＡＲＧＥを用いることによって得ることができる。
【０２０９】
例示した発光ダイオード駆動回路のための電子構成要素またはブロックまたは回路、たとえば、高速トランスコンダクタンスアンプ、低周波制御回路、高速（差動）入力信号コンディショナ、および低周波入力信号振幅推定器は、すべて相互に互換性があり、他の順序および／または他の組合わせで配置されていてもよい。
【０２１０】
たとえば、光プリエンファシスブロックは、トランスコンダクタンスアンプブロックの前または入力信号コンディショナブロックの前に配置されてもよい。
【０２１１】
図１４は、光送信機１４０１と、光ファイバリンク１４０２たとえばプラスチックファイバと、光受信機１４０３とを含む光通信システム１４００を例示する。
【０２１２】
この例示的な光通信システム１４００において、発光素子、たとえば光送信機の発光ダイオード（ＬＥＤ）１４０６は、受光素子すなわち光受信機１４０３に光信号を案内するたとえばプラスチックファイバである光ファイバリンク１４０２に与えられる光信号を出力し、この光をたとえばフォトダイオード１４０７が受ける。フォトダイオード１４０７が受けた光は光電流を生成し、この光電流は、たとえばトランスインピーダンスアンプ（ＴＩＡ）１４０８によって電圧出力信号１４０９に変換される。
【０２１３】
さらに、例示的な光通信システム１４００において、例示的な入力電圧信号１４０５を受ける送信機１４０１は、上記発光ダイオード駆動回路の例示的なアーキテクチャに従い、発光ダイオード（ＬＥＤ）１４０６を駆動し制御する発光ダイオード駆動回路１４０４を含む。
【０２１４】
完璧を期すために、上記発光ダイオード駆動回路の例示的なアーキテクチャ（複数のアーキテクチャ）は、ＭＯＳ（金属酸化物半導体）アーキテクチャに基づいた実装に限定されないことに注意されたい。先に例示した発光ダイオード駆動回路のアーキテクチャの設計は、他の技術、たとえばバイポーラ（バイポーラ接合トランジスタ技術）、ＢｉＣＭＯＳ（バイポーラ接合トランジスタ技術と相補型金属酸化膜半導体技術とを組合わせたもの）、ＧａＡｓ（ガリウムヒ素）に基づく技術等の他の技術にも対応し得る。
【０２１５】
１４の図面を含む１４枚を添付する。
【符号の説明】
【０２１６】
参照番号は以下の構成要素を特定する。
１００  例示的な光送信機
１０１  例示的な発光ダイオード駆動回路
１０２  例示的な高速信号経路
１０３  例示的な低周波制御経路／例示的な低速制御経路
１０４  例示的な入力信号コンディショナ、例示的な入力信号コンディショナブロック
１０５  例示的なトランスコンダクタンスアンプ、例示的なトランスコンダクタンスアンプブロック
１０６  例示的な入力信号たとえば差動入力信号、差動電圧入力信号
１０７  例示的な第１の電圧入力
１０８  例示的な第２の電圧入力
１０９  例示的な出力信号たとえば発光ダイオードを駆動するための変調された電流
１１０  例示的な発光ダイオード（ＬＥＤ）
１１１  例示的な高速差動入力信号コンディショナ
１１２  例示的な低周波入力信号振幅推定器
１１３  例示的な低周波制御回路
１１４  例示的な高速トランスコンダクタンスアンプ
１１５  例示的なトランスコンダクタンス、例示的なトランスコンダクタンス制御信号
１１６  高速トランスコンダクタンスアンプの例示的なトランスコンダクタンス、例示的なトランスコンダクタンス制御信号
１１７  低周波入力信号振幅推定器によって生成された例示的な信号
１１８  高速差動入力信号コンディショナによって生成された例示的な信号
１１９  例示的な低速トランスコンダクタンスアンプ
１２０  低周波制御回路の例示的な比例積分コントローラ
１２１  ＬＥＤを流れる例示的な総電流
１２２  例示的な光強度出力
１２３  例示的なバイアス電流
２００  例示的なプリエンファシス関数
２０１  例示的な周波数軸
２０２  例示的なゲイン軸
２０３  プリエンファシス関数の例示的なゼロ位置
２０４  プリエンファシス関数の例示的な極位置
２０５  ゼロ位置の前のプリエンファシス関数の例示的な値
２０６  極位置の後のプリエンファシス関数の例示的な値
３００  例示的な光送信機
３０１  例示的な発光ダイオード駆動回路
３０２  例示的な高速信号経路
３０３  例示的な低周波制御経路／例示的な低速制御経路
３０４  例示的な入力信号コンディショナ、例示的な入力信号コンディショナブロック
３０５  例示的なトランスコンダクタンスアンプ、例示的なトランスコンダクタンスアンプブロック
３０６  例示的な入力信号、たとえば差動入力信号、差動電圧入力信号
３０７  例示的な第１の電圧入力
３０８  例示的な第２の電圧入力
３０９  例示的な出力信号、たとえば発光ダイオードを駆動するための変調された電流
３１０  例示的な発光ダイオード（ＬＥＤ）
３１１  例示的な高速差動入力信号コンディショナ
３１２  例示的な低周波入力信号振幅推定器
３１３  例示的な低周波制御回路
３１４  例示的な高速トランスコンダクタンスアンプ
３１５  例示的なトランスコンダクタンス、例示的なトランスコンダクタンス制御信号
３１６  高速トランスコンダクタンスアンプの例示的なトランスコンダクタンス、例示的なトランスコンダクタンス制御信号
３１７  低周波入力信号振幅推定器によって生成された例示的な信号
３１８  高速差動入力信号コンディショナによって生成された例示的な信号
３１９  例示的な低速トランスコンダクタンスアンプ
３２０  低周波制御回路の例示的な比例積分コントローラ
３２１  ＬＥＤを流れる例示的な総電流
３２２  例示的な光強度出力
３２３  例示的なプリエンファシスブロック
３２４  例示的な高速プリエンファシスブロック
３２５  例示的な低速プリエンファシスレプリカブロック
３２６  低速プリエンファシスレプリカブロックによって生成された例示的な信号
３２７  高速プリエンファシスブロックによって生成された例示的な信号
４００  例示的な発光ダイオード駆動回路における例示的な信号の流れの挙動
４０１  例示的な時系列の例示的な差動入力信号
４０２ａ  低周波入力信号振幅推定器における例示的な時系列の電圧信号
４０２ｂ  高速差動入力信号コンディショナにおける例示的な時系列の電圧信号
４０３ａ  低速プリエンファシスレプリカブロックにおける例示的な時系列の電圧信号
４０３ｂ  高速プリエンファシスブロックにおける例示的な時系列の電圧信号
４０４ａ  低速／低周波制御回路における例示的な時系列のトランスコンダクタンス
４０４ｂ  高速トランスコンダクタンスアンプの例示的な時系列の出力信号
４０５  ＬＥＤを流れる例示的な時系列の電流
４０６  ＬＥＤの例示的な時系列の光強度出力
４０７  例示的な高速信号経路
４０８  例示的な低周波制御経路
５００  例示的な較正関数
６００  例示的な光送信機
６０１  例示的な発光ダイオード駆動回路
６０２  例示的な高速信号経路
６０３  例示的な低周波制御経路／例示的な低速制御経路
６０４  例示的な入力信号コンディショナ、例示的な入力信号コンディショナブロック
６０５  例示的なトランスコンダクタンスアンプ、例示的なトランスコンダクタンスアンプブロック
６０６  例示的な入力信号、たとえば差動入力信号、差動電圧入力信号
６０７  例示的な第１の電圧入力
６０８  例示的な第２の電圧入力
６０９  例示的な出力信号、たとえば発光ダイオードを駆動するための変調された電流
６１０  例示的な発光ダイオード（ＬＥＤ）
６１１  例示的な高速差動入力信号コンディショナ
６１２  例示的な低周波入力信号振幅推定器
６１３  例示的な低周波制御回路
６１４  例示的な高速トランスコンダクタンスアンプ
６１５  例示的なトランスコンダクタンス、例示的なトランスコンダクタンス制御信号
６１６  高速トランスコンダクタンスアンプの例示的なトランスコンダクタンス、例示的なトランスコンダクタンス制御信号
６１７  例示的な信号によって生成された低周波入力信号振幅推定器
６１８  例示的な信号によって生成された高速差動入力信号コンディショナ
６１９  例示的な低速トランスコンダクタンスアンプ
６２０  低周波制御回路の例示的な比例積分コントローラ
６２１  ＬＥＤを流れる例示的な総電流
６２２  例示的な光強度出力
６２３  例示的なプリエンファシスブロック
６２４  例示的な高速プリエンファシスブロック
６２５  例示的な低速プリエンファシスレプリカブロック
６２６  例示的な信号によって生成された低速プリエンファシスレプリカブロック
６２７  例示的な信号によって生成された高速プリエンファシスブロック
６２８  例示的な較正ブロック／オフセット較正ブロック
６２９  例示的な比例積分（ＰＩ）コントローラ
７００  例示的なデジタルアナログ変換器（ＤＡＣ）
７０１  発光ダイオード駆動回路の例示的な入力終端／ＬＥＤドライバ入力終端インピーダンス
７０２  例示的な差動電圧入力信号（Ｖ＿（ＡＭＰ，ＩＮ））
８００  例示的な入力信号コンディショナブロック
８０１  発光ダイオード駆動回路の例示的な入力終端／ＬＥＤドライバ入力終端インピーダンス
８０２  例示的な差動電圧入力信号（Ｖ＿（ＡＭＰ，ＩＮ））
８０３  例示的な高速入力信号コンディショナ／高速差動ｉｎｐｕｔ
信号コンディショナ
８０４  例示的な低周波入力信号振幅推定器／ＤＣ入力信号振幅推定器
９００  例示的な入力信号コンディショナブロック
９０１  発光ダイオード駆動回路の例示的な入力終端／ＬＥＤドライバ入力終端インピーダンス
９０２  例示的な差動電圧入力信号（Ｖ＿（ＡＭＰ，ＩＮ））
９０３  例示的な高速入力信号コンディショナ／高速差動入力信号コンディショナ
９０４  例示的な低周波入力信号振幅推定器／ＤＣ入力信号振幅推定器
９０５  例示的な高速オペアンプ
９０６  例示的な低速オペアンプ
９０７  高速入力信号コンディショナにおける例示的なコモンモードフィードバック（ＣＭＦＢ）回路
９０８  低周波入力信号振幅推定器における例示的なコモンモードフィードバック（ＣＭＦＢ）回路
１０００  例示的なプリエンファシスブロック
１００１  例示的な高速プリエンファシスブロック／高速プリエンファシス回路
１００２  例示的な低速プリエンファシスレプリカブロック／ＤＣプリエンファシスレプリカ回路／低速プリエンファシスレプリカブロック
１００３  例示的な入力信号
１００４  例示的な高速オペアンプ
１００５  例示的な低速オペアンプ
１００６  高速プリエンファシスブロックにおける例示的なコモンモードフィードバック（ＣＭＦＢ）回路
１００７  低速プリエンファシスレプリカブロックにおける例示的なコモンモードフィードバック（ＣＭＦＢ）回路
１１００  例示的なトランスコンダクタンスアンプブロック
１１０１  例示的な高速トランスコンダクタンスアンプ
１１０２  例示的な低周波制御回路／直流（ＤＣ）消光比回路
１１０３  例示的な発光ダイオード（ＬＥＤ）
１１０４  例示的な電源ＶＤＤ
１１０５  例示的な制御信号／トランスコンダクタンス制御信号／トランスコンダクタンス
１１０６  例示的な高直流（ＤＣ）ゲインアンプ
１１０７  例示的なキャパシタ
１１０８  高速トランスコンダクタンスアンプの例示的なシングルエンド／シングル出力
１２００  例示的なトランスコンダクタンスアンプブロック
１２０１  例示的な高速トランスコンダクタンスアンプ
１２０２  例示的な低周波制御回路／直流（ＤＣ）消光比回路
１２０３  例示的な発光ダイオード（ＬＥＤ）
１２０４  例示的な電源ＶＤＤ
１２０５  例示的な制御信号／トランスコンダクタンス制御信号／トランスコンダクタンス
１２０６  例示的な高直流（ＤＣ）ゲインアンプ
１２０７  例示的なキャパシタ
１２０８  高速トランスコンダクタンスアンプの例示的な全差動出力
１２０９  例示的なダミー抵抗
１３００  例示的な高速トランスコンダクタンスアンプ
１３０１  例示的な較正ブロック（オフセット較正ブロック）
１３０２  例示的な高速トランスコンダクタンスアンプ入力
１３０３  例示的なキャパシタ
１３０４  例示的な高直流（ＤＣ）ゲインアンプ
１４００  例示的な光通信システム
１４０１  例示的な光送信機
１４０２  例示的な光ファイバリンク
１４０３  例示的な光受信機
１４０４  例示的な発光ダイオード駆動回路
１４０５  例示的な入力信号、たとえば電圧信号
１４０６  例示的な発光ダイオード
１４０７  例示的な受光素子、たとばフォトダイオード
１４０８  例示的なトランスインピーダンスアンプ（ＴＩＡ）
１４０９  例示的な出力信号、たとえば光通信システムの電圧出力信号
【図１】
2018023107.tif 000029
【図２】
2018023107.tif 000030
【図３】
2018023107.tif 000031
【図４】
2018023107.tif 000032
【図５】
2018023107.tif 000033
【図６】
2018023107.tif 000034
【図７】
2018023107.tif 000035
【図８】
2018023107.tif 000036
【図９】
2018023107.tif 000037
【図１０】
2018023107.tif 000038
【図１１】
2018023107.tif 000039
【図１２】
2018023107.tif 000040
【図１３】
2018023107.tif 000041
【図１４】
2018023107.tif 000042