(57)【要約】【課題】グラフェン膜とグラフェン膜の一部上に配置されたオーミック電極との接触抵抗が低いグラフェントランジスタおよびその製造方法を提供する。【解決手段】グラフェントランジスタ１は、支持基板１１と、支持基板１１上に配置されたグラフェン膜１３と、グラフェン膜１３の一部上に配置されたオーミック電極１４と、を含み、グラフェン膜１３は、オーミック電極１４の直下領域に凹凸面部１３ｗを有する。【選択図】図１
2018014360.tif 000002
【特許請求の範囲】
【請求項１】
支持基板と、前記支持基板上に配置されたグラフェン膜と、前記グラフェン膜の一部上に配置されたオーミック電極と、を含み、
前記グラフェン膜は、前記オーミック電極の直下領域に凹凸面部を有するグラフェントランジスタ。
【請求項２】
前記グラフェン膜の前記凹凸面部における凹部の密度が１×１０3ｃｍ-2以上１×１０8ｃｍ-2以下である請求項１に記載のグラフェントランジスタ。
【請求項３】
前記グラフェン膜の前記凹凸面部における凹部の深さが０．０１μｍ以上３μｍ以下である請求項１または請求項２に記載のグラフェントランジスタ。
【請求項４】
前記グラフェン膜の前記凹凸面部における凹部の形状が、円錐状、円柱状、多角錐状、多角柱状、溝状の少なくとも１つである請求項１から請求項３のいずれか１項に記載のグラフェントランジスタ。
【請求項５】
前記グラフェン膜の前記凹凸面部を前記支持基板の厚さ方向に垂直な平面に垂直投影した面積に対して、前記グラフェン膜の前記凹凸面部の表面積が２倍以上である請求項１から請求項４のいずれか１項に記載のグラフェントランジスタ。
【請求項６】
前記支持基板が炭化ケイ素基板である請求項１から請求項５のいずれか１項に記載のグラフェントランジスタ。
【請求項７】
前記支持基板と前記グラフェン膜との間に配置されている中間層をさらに含む請求項１から請求項６のいずれか１項に記載のグラフェントランジスタ。
【請求項８】
支持基板の一主面の一部に凹凸部を形成する工程と、
前記支持基板上にグラフェン膜を形成することにより、前記支持基板の前記凹凸部の直上領域に凹凸面部を含む前記グラフェン膜を得る工程と、
前記グラフェン膜の前記凹凸面部の直上にオーミック電極を形成する工程と、を含むグラフェントランジスタの製造方法。
【請求項９】
前記支持基板は炭化ケイ素基板であり、
前記支持基板の一主面の一部に凹凸部を形成する工程を、前記炭化ケイ素基板の一部をエッチングすることにより行ない、
前記支持基板上に前記グラフェン膜を形成することにより、前記支持基板の前記凹凸部の直上領域に凹凸面部を含む前記グラフェン膜を得る工程を、前記支持基板を熱処理することにより行なう、請求項８に記載のグラフェントランジスタの製造方法。
【請求項１０】
下地基板の一主面の一部に凹凸部を形成する工程と、
前記下地基板上にグラフェン膜を形成することにより、前記下地基板の前記凹凸部の直上領域に凹凸面部を含む前記グラフェン膜を得る工程と、
前記グラフェン膜を、下地基板から、支持基板の一主面上に配置された中間層に転写する工程と、
前記グラフェン膜の前記凹凸面部の直上にオーミック電極を形成する工程と、を含むグラフェントランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、グラフェントランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
グラフェンは、室温における電子移動度が極めて高いことから、トランジスタのチャネル層として注目されており、グラフェンをチャネル層として用いたトランジスタの開発が要望されている。
【０００３】
たとえば、国際公開第２０１１／０５８６５１号（特許文献１）は、ソース電極およびドレイン電極と、ソース電極およびドレイン電極により懸架されたグラフェン層を含むチャネルと、グラフェン層のバンド構造を変化させるゲート電極と、ゲート電極とチャネルとの間に形成されたゲート絶縁膜と、を有することを特徴とする半導体装置およびその製造方法を開示する。
【０００４】
また、特開２０１４−２４１３８７号公報（特許文献２）は、ケイ素基板の上面に設けられた窒化物半導体層と、窒化物半導体層の上面に設けられた炭化ケイ素層と、炭化ケイ素層の上面に設けられたグラフェン層と、を備える基板、およびかかる基板に、さらに、グラフェン層上に設けられたゲート電極と、ゲート電極を挟んで設けられたソース電極およびドレイン電極と、を備え、ゲート電極下のグラフェン層にチャネルが形成されている電子装置を開示する。
【０００５】
また、特開２０１４−２４０３４０号公報（特許文献３）および特開２０１４−２４０１７３号公報（特許文献４）は、ケイ素基板上に設けられた炭化ケイ素層と、炭化ケイ素層の上面に設けられたグラフェン層と、を備える基板、およびかかる基板に、さらに、グラフェン層上に設けられたゲート電極と、ゲート電極を挟んで設けられたソース電極およびドレイン電極と、を備え、ゲート電極下のグラフェン層にチャネルが形成されている電子装置を開示する。ここで、特開２０１４−２４０３４０号公報（特許文献３）は、炭化ケイ素層の上面を平坦化した後、炭化ケイ素層の上面にグラフェン層を形成することを開示し、特開２０１４−２４０１７３号公報（特許文献４）は、炭化ケイ素層の上面に対して水素を含むガスを用いた熱処理を行なった後、炭化ケイ素層の上面にグラフェン層を形成することを開示する。
【０００６】
さらに、特開２００８−２０５２７２号公報（特許文献５）は、カーボンナノチューブの成長過程において、その先端に形成されたグラフェンをチャネルとして、その一方の端部にソース電極を形成し、かつ、他方の端部にドレイン電極を形成するとともに、ゲート電極を設けたトランジスタを開示する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開第２０１１／０５８６５１号
【特許文献２】特開２０１４−２４１３８７号公報
【特許文献３】特開２０１４−２４０３４０号公報
【特許文献４】特開２０１４−２４０１７３号公報
【特許文献５】特開２００８−２０５２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記の国際公開第２０１１／０５８６５１号（特許文献１）、特開２０１４−２４１３８７号公報（特許文献２）、特開２０１４−２４０３４０号公報（特許文献３）、特開２０１４−２４０１７３号公報（特許文献４）、および特開２００８−２０５２７２号公報（特許文献５）に開示されているトランジスタは、いずれも、グラフェンに対するオーミック電極であるソース電極およびドレイン電極とグラフェンとの接触抵抗が高いという問題があった。
【０００９】
そこで、グラフェン膜とグラフェン膜の一部上に配置されたオーミック電極との接触抵抗が低いグラフェントランジスタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明のある態様にかかるグラフェントランジスタは、支持基板と、支持基板上に配置されたグラフェン膜と、グラフェン膜の一部上に配置されたオーミック電極と、を含み、グラフェン膜は、オーミック電極の直下領域に凹凸面部を有する。
【００１１】
本発明の別の態様にかかるグラフェントランジスタの製造方法は、支持基板の一主面の一部に凹凸部を形成する工程と、支持基板上にグラフェン膜を形成することにより、支持基板の凹凸部の直上領域に凹凸面部を含むグラフェン膜を得る工程と、グラフェン膜の凹凸面部の直上にオーミック電極を形成する工程と、を含む。
【発明の効果】
【００１２】
上記によれば、グラフェン膜とグラフェン膜の一部上に配置されたオーミック電極との接触抵抗が低いグラフェントランジスタおよびその製造方法を提供できる。
【図面の簡単な説明】
【００１３】
【図１】本発明のある態様にかかるグラフェントランジスタのある例を示す概略断面図である。
【図２】本発明のある態様にかかるグラフェントランジスタの別の例を示す概略断面図である。
【図３】本発明の別の態様にかかるグラフェントランジスタの製造方法のある例を示す概略断面図である。
【図４】本発明の別の態様にかかるグラフェントランジスタの製造方法の別の例の前半の工程を示す概略断面図である。
【図５】本発明の別の態様にかかるグラフェントランジスタの製造方法の別の例の後半の工程を示す概略断面図である。
【発明を実施するための形態】
【００１４】
[本発明の実施形態の説明]
本発明のある実施形態にかかるグラフェントランジスタは、支持基板と、支持基板上に配置されたグラフェン膜と、グラフェン膜の一部上に配置されたオーミック電極と、を含み、グラフェン膜は、オーミック電極の直下領域に凹凸面部を有する。本実施形態のグラフェントランジスタは、グラフェン膜とオーミック電極との接触面積が大きいため、接触抵抗が低い。
【００１５】
本実施形態のグラフェントランジスタにおいて、グラフェン膜の凹凸面部における凹部の密度を１×１０3ｃｍ-2以上１×１０8ｃｍ-2以下とすることができる。かかるグラフェントランジスタは、グラフェン膜とオーミック電極との接触面積がより大きいため、接触抵抗がより低い。
【００１６】
本実施形態のグラフェントランジスタにおいて、グラフェン膜の凹凸面部における凹部の深さを０．０１μｍ以上３μｍ以下とすることができる。かかるグラフェントランジスタは、グラフェン膜とオーミック電極との接触面積がより大きいため、接触抵抗がより低い。
【００１７】
本実施形態のグラフェントランジスタにおいて、グラフェン膜の凹凸面部における凹部の形状を、円錐状、円柱状、多角錐状、多角柱状、溝状の少なくとも１つとすることができる。かかるグラフェントランジスタは、グラフェン膜とオーミック電極との接触面積がより大きいため、接触抵抗がより低い。
【００１８】
本実施形態のグラフェントランジスタにおいて、グラフェン膜の凹凸面部を支持基板の厚さ方向に垂直な平面に垂直投影した面積に対して、グラフェン膜の凹凸面部の表面積を２倍以上とすることができる。かかるグラフェントランジスタは、グラフェン膜とオーミック電極との接触面積がより大きいため、接触抵抗がより低い。
【００１９】
本実施形態のグラフェントランジスタにおいて、支持基板を炭化ケイ素基板とすることができる。かかるグラフェントランジスタは、グラフェン膜とオーミック電極との接触がより良好なため、接触抵抗がより低い。
【００２０】
本実施形態のグラフェントランジスタにおいて、支持基板とグラフェン膜との間に配置されている中間層をさらに含むことができる。かかるグラフェントランジスタは、グラフェン膜とオーミック電極との接触面積が大きいため、接触抵抗が低い。
【００２１】
本発明の別の実施形態にかかるグラフェントランジスタの製造方法のある例は、支持基板の一主面の一部に凹凸部を形成する工程と、支持基板上にグラフェン膜を形成することにより、支持基板の凹凸部の直上領域に凹凸面部を含むグラフェン膜を得る工程と、グラフェン膜の凹凸面部の直上にオーミック電極を形成する工程と、を含む。本実施形態のグラフェントランジスタの製造方法により、グラフェン膜とオーミック電極との接触面積が大きく接触抵抗が低いグラフェントランジスタが効率よく得られる。
【００２２】
本実施形態のグラフェントランジスタの製造方法のある例において、支持基板は炭化ケイ素基板であり、支持基板の一主面の一部に凹凸部を形成する工程を、炭化ケイ素基板の一部をエッチングすることにより行ない、支持基板上にグラフェン膜を形成することにより、支持基板の凹凸部の直上領域に凹凸面部を含むグラフェン膜を得る工程を、支持基板を熱処理することにより行なうことができる。かかるグラフェントランジスタの製造方法により、グラフェン膜に凹凸面部を効率よく形成できるため、グラフェン膜とオーミック電極との接触面積が大きく接触抵抗が低いグラフェントランジスタがより効率よく得られる。
【００２３】
また、本実施形態の別の実施形態にかかるグラフェントランジスタの製造方法の別の例は、下地基板の一主面の一部に凹凸部を形成する工程と、下地基板上にグラフェン膜を形成することにより、下地基板の凹凸部の直上領域に凹凸面部を含むグラフェン膜を得る工程と、グラフェン膜を、下地基板から、支持基板の一主面上に配置された中間層に転写する工程と、グラフェン膜の凹凸面部の直上にオーミック電極を形成する工程と、を含む。本実施形態のグラフェントランジスタの製造方法により、グラフェン膜とオーミック電極との接触面積が大きく接触抵抗が低いグラフェントランジスタが効率よく得られる。
【００２４】
[本発明の実施形態の詳細]
本願の図面（図１〜図５）は、いずれも、本発明を説明するための概略断面図であり、その形状および寸法は、実際の形状および寸法を反映するものではない。本願の図面は、本発明の理解を助けるために、特に、グラフェン膜１３、中間層１２、オーミック電極１４、ゲート絶縁膜１５、およびゲート電極１６の厚さ、ならびに、支持基板１１、下地基板１０および中間層１２の凹凸部１１ｃ，１０ｃ，１２ｃ、ならびにグラフェン膜１３の凹凸面部１３ｗの形状および深さが大きく強調されている。
【００２５】
＜実施形態１：グラフェントランジスタ＞
図１および図２を参照して、本実施形態にかかるグラフェントランジスタ１は、支持基板１１と、支持基板１１上に配置されたグラフェン膜１３と、グラフェン膜の一部上に配置されたオーミック電極１４と、を含み、グラフェン膜１３は、オーミック電極１４の直下領域に凹凸面部１３ｗを有する。本実施形態のグラフェントランジスタ１は、グラフェン膜１３がオーミック電極１４の直下領域に凹凸面部１３ｗを有することから、グラフェン膜１３とオーミック電極１４との接触面積が大きいため、接触抵抗が低い。
【００２６】
本実施形態のグラフェントランジスタ１において、グラフェン膜１３は、後述するように極めて薄いことから、グラフェン膜１３は、支持基板１１、下地基板１０または中間層１２の凹凸部１１ｃ，１０ｃ，１２ｃによく追従しているため、グラフェン膜１３の凹凸面部１３ｗは、その上面および下面のいずれもが、支持基板１１、下地基板１０または中間層１２の凹凸部と同様の形状および深さを有している。
【００２７】
（支持基板）
本実施形態のグラフェントランジスタ１に含まれる支持基板１１は、特に制限はないが、グラフェン膜１３がチャネル層としての機能を発現する観点から、それに十分な絶縁性を有することが好ましく、たとえばその抵抗率が、１×１０4Ωｍ以上であることが好ましく、１×１０20Ωｍ以上であることがより好ましい。
【００２８】
図１を参照して、支持基板１１は、特に制限はないが、オーミック電極１４の直下領域に凹凸部１１ｃを有することが好ましい。支持基板１１の凹凸部１１ｃ上に凹凸面部１３ｗを有するグラフェン膜１３が得られやすい。ここで、支持基板１１の凹凸部１１ｃの形状に対応してグラフェン膜１３の凹凸面部１３ｗの形状が形成されるため、支持基板１１の凹凸部の凹部の密度、凹部の深さ、および凹部の形状は、後述のグラフェン膜１３の凹凸面部１３ｗの凹部の密度、凹部の深さ、および凹部の形状と同じである。
【００２９】
図１を参照して、支持基板１１は、特に制限はないが、炭化ケイ素（ＳｉＣ）基板であることが好ましい。ＳｉＣ基板は、エッチングなどの表面処理により、ＳｉＣ基板の一部（たとえばオーミック電極１４の直下領域）に凹凸部１１ｃを形成しやすく、グラフェン膜１３の一部（たとえばオーミック電極１４の直下領域）に凹凸面部１３ｗを形成しやすい。また、ＳｉＣ基板は、熱処理により、ＳｉＣ基板の表面のケイ素（Ｓｉ）が昇華して、ＳｉＣ基板の表面に残された炭素（Ｃ）が互いに結合してグラフェン膜１３が形成される。これにより、かかるグラフェントランジスタ１は、グラフェン膜とオーミック電極との接触がより良好なため、接触抵抗がより低い。
【００３０】
（グラフェン膜）
本実施形態のグラフェントランジスタ１に含まれるグラフェン膜１３は、Ｃ原子の六員環が連なった構造のシートを１層または数層積層で形成される膜である。グラフェン膜１３の厚さは、０．１ｎｍ以上１ｎｍ以下程度である。かかるグラフェン膜１３は、室温（たとえば２５℃）における電子移動度が極めて高い。
【００３１】
図１および図２を参照して、グラフェン膜１３は、オーミック電極１４の直下領域に凹凸面部１３ｗを有する。これにより、グラフェン膜１３とオーミック電極１４とは、接触面積が大きいため、接触抵抗が低い。グラフェン膜１３における凹凸面部１３ｗの存在は、ＡＦＭ（原子間力顕微鏡）により観察できる。
【００３２】
グラフェン膜１３の凹凸面部１３ｗにおける凹部の密度は、グラフェン膜１３とオーミック電極１４との接触面積をより大きくすることにより、接触抵抗をより低くするために、凹凸面部の凹凸の形成を可能とするとともに品質のよいグラフェン膜を形成する観点から、１×１０3ｃｍ-2以上１×１０8ｃｍ-2以下が好ましく、１×１０4ｃｍ-2以上１×１０7ｃｍ-2以下がより好ましく、１×１０5ｃｍ-2以上１×１０6ｃｍ-2以下がさらにより好ましい。ここで、グラフェン膜１３の凹凸面部１３ｗにおける凹部の密度は、ＡＦＭにより測定する。
【００３３】
グラフェン膜１３の凹凸面部１３ｗにおける凹部の深さは、グラフェン膜１３とオーミック電極１４との接触面積をより大きくすることにより、接触抵抗をより低くするために、凹凸面部の凹凸の形成を可能とするとともに品質のよいグラフェン膜を形成する観点から、０．０１μｍ以上３μｍ以下が好ましく、０．０５μｍ以上２μｍ以下がより好ましく、１μｍ以上１．５μｍ以下がさらに好ましい。ここで、グラフェン膜１３の凹凸面部１３ｗにおける凹部の深さは、ＡＦＭにより測定する。
【００３４】
グラフェン膜１３の凹凸面部１３ｗにおける凹部の形状は、グラフェン膜１３とオーミック電極１４との接触面積をより大きくすることにより、接触抵抗をより低くする観点から、円錐状、円柱状、多角錐状、多角柱状、溝状の少なくとも１つが好ましい。ここで、上記溝は、ストライプ状に形成されていても、格子状に形成されていてもよい。
【００３５】
また、グラフェン膜１３とオーミック電極１４との接触面積をより大きくすることにより、接触抵抗をより低くする観点から、グラフェン膜１３の凹凸面部１３ｗを支持基板１１の厚さ方向に垂直な平面に垂直投影した面積に対して、グラフェン膜１３の凹凸面部１３ｗの表面積が２倍以上が好ましく、３倍以上がより好ましく、５倍以上がさらに好ましい。ここで、グラフェン膜１３の凹凸面部１３ｗを支持基板１１の厚さ方向に垂直な平面に垂直投影した面積は、ＡＦＭによる２次元的解析から算出し、グラフェン膜１３の凹凸面部１３ｗの表面積は、ＡＦＭによる３次元的解析から算出する。
【００３６】
（オーミック電極）
本実施形態のグラフェントランジスタ１に含まれるオーミック電極１４は、グラフェン膜１３とオーミック接触するものであれば特に制限はなく、Ｎｉ電極、Ｐｔ電極、Ｎｉ／Ａｕ電極、Ｐｔ／Ａｕ電極などが好適に挙げられる。オーミック電極１４として、たとえばソース電極１４ｓおよびドレイン電極１４ｄが挙げられる。
【００３７】
（ゲート絶縁膜）
図１および図２を参照して、本実施形態のグラフェントランジスタ１は、ＦＥＴ（電界効果トランジスタ）を形成する観点から、ゲート絶縁膜１５を含むことができる。ゲート絶縁膜１５は、絶縁膜であれば特に制限はないが、誘電率および絶縁破壊電界が高い観点から、ＳｉＯ2膜、ＳｉＮ膜、ＳｉＣＮ膜などが好適に挙げられる。
【００３８】
（ゲート電極）
図１および図２を参照して、本実施形態のグラフェントランジスタ１は、ＦＥＴを形成する観点から、ゲート電極１６を含むことができる。ゲート電極１６は、特に制限はないが、ゲート絶縁膜１５との密着性が高い観点から、Ｎｉ電極、Ｔｉ電極、Ｎｉ／Ａｕ電極、Ｔｉ／Ａｕ電極などが好適に挙げられる。
【００３９】
（中間層）
図２を参照して、本実施形態のグラフェントランジスタ１は、グラフェン膜１３とオーミック電極１４との接触面積を大きくすることにより、接触抵抗を低くする観点から、支持基板１１とグラフェン膜１３との間に配置されている中間層１２をさらに含むことが好ましい。かかるグラフェントランジスタ１は、支持基板１１に凹凸部が形成されていなくても、中間層１２によりオーミック電極１４の直下領域のグラフェン膜１３の凹凸面部１３ｗが保持されるため、グラフェン膜１３とオーミック電極１４との接触面積が大きくなり、接触抵抗が低くなる。
【００４０】
中間層１２は、特に制限はないが、グラフェン膜１３の凹凸面部１３ｗを保持するとともに、グラフェン膜１３がチャネル層としての機能を発現する観点から、たとえばその抵抗率が、好ましくは１×１０12Ωｍ以上、より好ましくは１×１０16Ωｍ以上の十分な絶縁性を有することが好ましく、エポキシ樹脂層、ポリエチレン樹脂層、ポリカーボネート樹脂層などの絶縁性の樹脂層が好ましい。また、中間層１２を形成する材料である樹脂は、特に制限はないが、中間層１２を効率よく形成する観点から、ＵＶ（紫外線）硬化性樹脂、熱硬化性樹脂、熱可塑性樹脂などが好適に挙げられる。
【００４１】
｛第１例｝
図１を参照して、本実施形態のグラフェントランジスタ１の第１例は、凹凸部１１ｃを有する支持基板１１と、支持基板１１上に配置された凹凸面部１３ｗを有するグラフェン膜１３と、グラフェン膜１３の凹凸面部１３ｗ上に配置されたオーミック電極１４であるソース電極１４ｓおよびドレイン電極１４ｄと、グラフェン膜１３の凹凸面部１３ｗ以外の部分上に配置されたゲート絶縁膜１５と、ゲート電極１６と、を含む。ここで、支持基板１１の凹凸部１１ｃの直上領域にグラフェン膜１３の凹凸面部１３ｗが配置され、グラフェン膜１３の凹凸面部１３ｗの直上領域にオーミック電極１４が配置されている。第１例のグラフェントランジスタ１は、グラフェン膜１３がオーミック電極１４の直下領域に凹凸面部１３ｗを有することから、グラフェン膜１３とオーミック電極１４との接触面積が大きいため、接触抵抗が低い。第１例のグラフェントランジスタ１においては、凹凸面部１３ｗを有するグラフェン膜１３を形成しやすい観点から、支持基板１１は、ＳｉＣ基板が好ましい。
【００４２】
｛第２例｝
図２を参照して、本実施形態のグラフェントランジスタ１の第２例は、支持基板１１と、支持基板１１上に配置された凹凸部１２ｃを有する中間層１２と、凹凸部１２ｃを有する中間層１２上に配置された凹凸面部１３ｗを有するグラフェン膜１３と、グラフェン膜１３の凹凸面部１３ｗ上に配置されたオーミック電極１４であるソース電極１４ｓおよびドレイン電極１４ｄと、グラフェン膜１３の凹凸面部１３ｗ以外の部分上に配置されたゲート絶縁膜１５と、ゲート電極１６と、を含む。ここで、中間層１２の凹凸部１２ｃの直上領域にグラフェン膜１３の凹凸面部１３ｗが配置され、グラフェン膜１３の凹凸面部１３ｗの直上領域にオーミック電極１４が配置されている。第２例のグラフェントランジスタ１は、グラフェン膜１３がオーミック電極１４の直下領域に凹凸面部１３ｗを有することから、グラフェン膜１３とオーミック電極１４との接触面積が大きいため、接触抵抗が低い。
【００４３】
＜実施形態２：グラフェントランジスタの製造方法＞
｛第１例｝
図３を参照して、本実施形態のグラフェントランジスタ１の製造方法のある例は、支持基板１１の一主面の一部に凹凸部１１ｃを形成する工程（図３（Ａ）および（Ｂ））と、支持基板１１上にグラフェン膜１３を形成することにより、支持基板１１の凹凸部１１ｃの直上領域に凹凸面部１３ｗを含むグラフェン膜１３を得る工程（図３（Ｃ））と、グラフェン膜１３の凹凸面部１３ｗの直上にオーミック電極１４を形成する工程（図３（Ｄ））と、を含む。本実施形態の本例のグラフェントランジスタ１の製造方法により、グラフェン膜１３とオーミック電極１４との接触面積が大きく接触抵抗が低いグラフェントランジスタ１が効率よく得られる。
【００４４】
（支持基板の凹凸部の形成工程）
図３（Ａ）および（Ｂ）を参照して、支持基板１１の一主面の一部に凹凸部１１ｃを形成する工程は、支持基板１１の一主面の一部を表面処理Ｔすることにより行なう。表面処理Ｔの方法は、特に制限はないが、支持基板１１の一部に凹凸部１１ｃを形成しやすい観点から、ＨＣｌ、ＣＦ4、および／またはＳＦ6などを用いるドライエッチング、ＫＯＨなどを用いるウエットエッチングなどが、好適に挙げられる。
【００４５】
ここで、支持基板１１はＳｉＣ（炭化ケイ素）基板であり、支持基板１１の一主面の一部に凹凸部１１ｃを形成する工程は、支持基板の一主面の一部に凹凸部を形成する工程を、ＳｉＣ基板の一部をエッチングすることにより行なうことが好ましい。支持基板１１であるＳｉＣ基板に効率よく凹凸部を形成することができる。具体的には、図３（Ｂ）に示すように、支持基板１１であるＳｉＣ基板の一部にマスク２１を形成した後に、支持基板１１のマスク２１が形成されていない一主面を、ＫＯＨを用いてウエットエッチングすることにより、凹凸部１１ｃを形成する。その後、マスク２１を除去する。
【００４６】
（グラフェン膜の形成工程）
図３（Ｃ）を参照して、上記の凹凸部１１ｃが形成された支持基板１１上にグラフェン膜１３を形成することにより、支持基板１１の凹凸部１１ｃの直上領域に凹凸面部１３ｗを含むグラフェン膜１３を得る工程において、グラフェン膜１３を形成する方法は、特に制限はなく、グラファイトから剥離したグラフェン膜１３を貼り合わせる方法、ＣＶＤ（化学気相堆積）法によりグラフェン膜１３を成長させる方法、支持基板１１がＳｉＣ基板である場合にＳｉＣ基板を熱処理することにより表面のＳｉを昇華させてＳｉＣ基板の表面に残された炭素（Ｃ）を互いに結合させてグラフェン膜１３を形成する方法（表面再構成法）などが好適に挙げられる。
【００４７】
上記のグラフェン膜１３を形成する方法において、凹凸面部１３ｗを有するグラフェン膜１３を効率よく成形する観点から、支持基板１１がＳｉＣ基板であり、凹凸部１１ｃを有する支持基板１１を熱処理することにより、グラフェン膜１３を形成する方法が好ましい。かかる方法によれば、支持基板１１の凹凸部１１ｃの直上領域に凹凸面部１３ｗを有するグラフェン膜１３に効率よく形成することができる。支持基板１１であるＳｉＣ基板の熱処理の条件としては、熱処理雰囲気は不活性ガス雰囲気（不活性ガスとしては、Ａｒ（アルゴン）ガスなどが好ましい。）が好ましく、熱処理温度は１０００℃以上２０００℃以下が好ましく、１３００℃以上１６００℃以下がより好ましく、熱処理時間は１分以上６０分以下が好ましく、５分以上１５分以下がより好ましい。
【００４８】
（オーミック電極の形成工程）
図３（Ｄ）を参照して、グラフェン膜１３の凹凸面部１３ｗの直上にオーミック電極１４を形成する工程において、オーミック電極１４を形成する方法は、形成するオーミック電極１４の材質に適したものであれば特に制限はなく、蒸着法、スパッタ法などが好適に挙げられる。このようにして、オーミック電極１４として、ソース電極１４ｓおよびドレイン電極１４ｄが形成される。
【００４９】
（ゲート絶縁膜の形成工程）
図３（Ｅ）を参照して、本実施形態のグラフェントランジスタ１の製造方法は、グラフェン膜１３のオーミック電極１４が形成されていない主面上に、ゲート絶縁膜１５を形成する工程を含むことができる。ゲート絶縁膜１５を形成する方法は、形成するゲート絶縁膜１５の材質に適したものであれば特に制限はなく、ＣＶＤ（化学気相堆積）法、ＥＣＲ（電子サイクロトロン共鳴）スパッタ法、ＡＬＤ（原子層堆積）法などが好適に挙げられる。
【００５０】
（ゲート電極の形成方法）
図３（Ｅ）を参照して、本実施形態のグラフェントランジスタ１の製造方法は、ゲート絶縁膜１５上にゲート電極１６を形成する工程を含むことができる。ゲート電極１６を形成する方法は、形成するゲート電極１６の材質に適したものであれば特に制限はなく、蒸着法、スパッタ法などが好適に挙げられる。
【００５１】
｛第２例｝
図４および図５を参照して、本実施形態のグラフェントランジスタ１の製造方法の別の例は、下地基板１０の一主面の一部に凹凸部１０ｃを形成する工程（図４（Ａ）および（Ｂ））と、下地基板１０上にグラフェン膜１３を形成することにより、下地基板１０の凹凸部１０ｃの直上領域に凹凸面部１３ｗを含むグラフェン膜１３を得る工程（図４（Ｃ））と、グラフェン膜１３を、下地基板１０から、支持基板１１の一主面上に配置された中間層１２に転写する工程（図４（Ｄ）、図５（Ａ）および（Ｆ））と、グラフェン膜１３の凹凸面部１３ｗの直上にオーミック電極１４を形成する工程（図５（Ｇ））と、を含む。本実施形態の本例のグラフェントランジスタ１の製造方法により、グラフェン膜１３とオーミック電極１４との接触面積が大きく接触抵抗が低いグラフェントランジスタが効率よく得られる。
【００５２】
（下地基板に凹凸部を形成する工程）
図４（Ａ）を参照して、下地基板１０の一主面の一部に凹凸部１０ｃを形成する工程は、下地基板１０の一主面の一部を表面処理Ｔすることにより行なう。表面処理Ｔの方法は、特に制限はないが、下地基板１０の一部に凹凸部１０ｃを形成しやすい観点から、ＨＣｌおよび／またはＣＦ4などを用いるドライエッチング、ＫＯＨなどを用いるウエットエッチングなどが、好適に挙げられる。ここで、下地基板１０としては、その上にグラフェン膜１３を形成できるものであれば特に制限はないが、グラフェン膜１３を形成させやすい観点から、Ｃｕ（銅）基板、ＢＮ（窒化ホウ素）基板、ＳｉＣ（炭化ケイ素）基板などが好適に挙げられる。
【００５３】
（グラフェン膜の形成工程）
上記の凹凸部１０ｃが形成された下地基板１０上にグラフェン膜１３を形成することにより、下地基板１０の凹凸部１０ｃの直上領域に凹凸面部１３ｗを含むグラフェン膜１３を得る工程において、グラフェン膜１３を形成する方法は、特に制限はなく、グラファイトから剥離したグラフェン膜１３を貼り合わせる方法、ＣＶＤ法によりグラフェン膜１３を成長させる方法などが好適に挙げられる。
【００５４】
（グラフェン膜の下地基板から中間層への転写工程）
図４（Ｄ）、図５（Ｅ）および（Ｆ）を参照して、グラフェン膜１３を、下地基板１０から、支持基板１１の一主面上に配置された中間層１２に転写する工程は、特に制限はなく、たとえば、下地基板１０の凹凸部１０ｃの直上領域に凹凸面部１３ｗを有するグラフェン膜１３上に中間層１２を配置するサブ工程（図４（Ｄ））と、中間層１２上に支持基板１１を配置するサブ工程（図５（Ｅ））と、凹凸面部１３ｗを有するグラフェン膜１３から下地基板１０を除去するサブ工程（図５（Ｆ））と、を含むことができる。かかる転写工程により、凹凸面部１３ｗを有するグラフェン膜１３は、その凹凸面部１３ｗの形状を維持したまま、下地基板１０から中間層１２に転写される。
【００５５】
図４（Ｄ）に示すグラフェン膜１３上に中間層１２を配置するサブ工程において、中間層１２を配置する方法は、特に制限はなく、たとえば中間層１２を形成する材料を塗布する方法などが好適に挙げられる。
【００５６】
図５（Ｅ）に示す中間層１２上に支持基板１１を配置するサブ工程において、支持基板１１を配置する方法は、特に制限はなく、たとえば中間層１２上に支持基板１１を配置した後、中間層１２を形成する材料を硬化する方法などが好適に挙げられる。
【００５７】
図５（Ｆ）に示すグラフェン膜１３から下地基板１０を除去するサブ工程において、下地基板１０を除去する方法は、特に制限はなく、Ｃｌ2および／またはＡｒなどを用いるドライエッチング、Ｈ2ＳＯ4などを用いるウエットエッチングなどが、好適に挙げられる。
【００５８】
（オーミック電極の形成工程）
図５（Ｇ）を参照して、グラフェン膜１３の凹凸面部１３ｗの直上にオーミック電極１４を形成する工程は、上記の第１例の場合と同様である。
【００５９】
（ゲート絶縁膜の形成工程）
図５（Ｈ）を参照して、グラフェン膜１３のオーミック電極１４が形成されていない主面上に、ゲート絶縁膜１５を形成する工程は、上記の第１例の場合と同様である。
【００６０】
（ゲート電極の形成方法）
図５（Ｈ）を参照して、ゲート絶縁膜１５上にゲート電極１６を形成する工程は、上記の第１例の場合と同様である。
【実施例】
【００６１】
（実施例１）
本実施例は、上記の第１例のグラフェントランジスタ１についての実施例である。
【００６２】
１．支持基板の凹凸部の形成
まず、図３（Ａ）および（Ｂ）を参照して、支持基板１１である直径１５０ｍｍで厚さ４００μｍのＳｉＣ基板の一主面であるＣ面（０００−１）面上の一部に、ＳｉＨ4を用いたプラズマＣＶＤ法によりマスク２１として厚さ２μｍのＳｉＯ2層を形成した後、表面処理ＴとしてＫＯＨを用いてウエットエッチングすることにより、支持基板１１の一主面の一部に凹凸部１１ｃを形成した。支持基板１１の一主面について、ＡＦＭにより測定したところ、凹凸部１１ｃにおける凹部の密度は５×１０5ｃｍ-2であり、凹部の深さは１μｍ以上１．５μｍ以下であり、凹部の形状が多角柱状であった。
【００６３】
２．グラフェン膜の形成
次に、図３（Ｃ）を参照して、凹凸部１１ｃが形成された支持基板１１を、１０１．３ｋＰａのＡｒガス雰囲気中で、１６００℃で３時間熱処理することにより、支持基板１１の一主面上に、支持基板１１の凹凸部１１ｃの直上領域に凹凸面部１３ｗを有する厚さ０．１ｎｍのグラフェン膜１３を形成した。得られたグラフェン膜１３について、ＡＦＭにより測定したところ、凹凸面部１３ｗにおける凹部の密度は５×１０5ｃｍ-2であり、凹部の深さは０．１μｍ以上０．５μｍ以下であり、凹部の形状が多角柱状であった。グラフェン膜１３の凹凸面部１３ｗの表面積は、ＡＦＭによる３次元的解析から算出したところ、３００μｍ2であった。グラフェン膜１３の凹凸面部１３ｗを支持基板１１の厚さ方向に垂直な平面に垂直投影した面積は、ＡＦＭによる２次元的解析から算出したところ、１００μｍ2であった。すなわち、グラフェン膜１３の凹凸面部１３ｗを支持基板１１の厚さ方向に垂直な平面に垂直投影した面積に対して、グラフェン膜１３の凹凸面部１３ｗの表面積は、３倍であり、２倍以上であった。
【００６４】
３．オーミック電極の形成
次に、図３（Ｄ）を参照して、グラフェン膜１３の凹凸面部１３ｗの直上に、オーミック電極１４として、蒸着法により、ソース電極１４ｓである大きさ０．２ｍｍ×０．２ｍｍで厚さ５０ｎｍのＮｉ電極と、ドレイン電極１４ｄである大きさ０．２ｍｍ×０．２ｍｍで厚さ５０ｎｍのＮｉ電極と、を形成した。ソース電極１４ｓとドレイン電極１４ｄとの両端間の距離は６μｍであった。
【００６５】
４．ゲート絶縁膜の形成
次に、図３（Ｅ）を参照して、ソース電極１４ｓとドレイン電極１４ｄとの両端間に、ゲート絶縁膜１５として、ＣＶＤ法により、大きさ０．５ｍｍ×０．５ｍｍで厚さ３０ｎｍのＳｉＯ2層を形成した。
【００６６】
５．ゲート電極の形成
次に、図３（Ｅ）を参照して、ゲート絶縁膜１５上に、ゲート電極１６として、蒸着法により、ゲート長０．２５ｍｍ×ゲート幅２μｍで厚さ２５ｎｍのＮｉ電極を形成することにより、ＦＥＴであるグラフェントランジスタ１を得た。
【００６７】
得られたグラフェントランジスタ１について、オーミック電極１４とグラフェン膜１３との接触抵抗は、半導体パラメータアナライザ（アジレント社製４１５５Ｂ）により測定したところ、０．２Ωｍｍであった。
【００６８】
（比較例１）
支持基板に凹凸部を形成しないで、グラフェン膜に凹凸面部を形成しなかったこと以外は、実施例１と同様にして、ＦＥＴであるグラフェントランジスタを作製した。得られたグラフェントランジスタについて、オーミック電極とグラフェン膜との接触抵抗は、５Ωｍｍであった。
【００６９】
（実施例２）
１．下地基板の凹凸部の形成
まず、図４（Ａ）および（Ｂ）を参照して、下地基板１０である直径１５０ｍｍで厚さ４００μｍのＣｕ基板の一主面の一部に、表面処理Ｔとして、ＫＯＨを用いてウエットエッチングすることにより、下地基板１０の一主面の一部に凹凸部１０ｃを形成した。支持基板１１の一主面について、ＡＦＭにより測定したところ、凹凸部１０ｃにおける凹部の密度は５×１０5ｃｍ-2であり、凹部の深さは０．１μｍ以上０．５μｍ以下であり、凹部の形状が多角柱状であった。
【００７０】
２．グラフェン膜の形成
次に、図４（Ｃ）を参照して、凹凸部１０ｃが形成された下地基板１０上に、ＣＶＤ法により、厚さ０．１ｎｍのグラフェン膜１３を成長させた。得られたグラフェン膜１３について、ＡＦＭにより測定したところ、凹凸面部１３ｗにおける凹部の密度は５×１０5ｃｍ-2であり、凹部の深さは０．１μｍ以上０．５μｍ以下であり、凹部の形状が多角柱状であった。グラフェン膜１３の凹凸面部１３ｗの表面積は３００μｍ2であり、グラフェン膜１３の凹凸面部１３ｗを支持基板１１の厚さ方向に垂直な平面に垂直投影した面積は１００μｍ2であり、グラフェン膜１３の凹凸面部１３ｗを支持基板１１の厚さ方向に垂直な平面に垂直投影した面積に対して、グラフェン膜１３の凹凸面部１３ｗの表面積は、３倍であり、２倍以上であった。
【００７１】
３．グラフェン膜の下地基板から中間層への転写
次に、図４（Ｄ）を参照して、凹凸面部１３ｗを有するグラフェン膜１３上に、中間層１２を形成する材料として、エポキシ樹脂系のＵＶ硬化性樹脂（アセック社製ＥＸ０９−３８０−１ＬＶ３）を４０００ｒｐｍおよび４０秒の条件のスピンコートにより厚さ５μｍで塗布した。次いで、図５（Ｅ）を参照して、上記樹脂層上に支持基板１１として直径１５０ｍｍで厚さ４００μｍのエポキシ樹脂基板を配置した後、上記樹脂基板をＵＶ硬化させることにより、中間層１２上に支持基板１１を配置した。次いで、図５（Ｆ）を参照して、下地基板１０であるＣｕ基板を、Ｈ2ＳＯ4を用いてウエットエッチングすることにより、除去した。こうして、グラフェン膜１３は、その凹凸面部１３ｗの形状を維持したまま、下地基板１０から支持基板１１上に配置された中間層１２に転写された。
【００７２】
４．オーミック電極の形成
次に、図５（Ｇ）を参照して、実施例１と同様にして、オーミック電極１４であるソース電極１４ｓおよびドレイン電極１４ｄを形成した。
【００７３】
５．ゲート絶縁膜の形成
次に、図５（Ｈ）を参照して、実施例１と同様にして、ゲート絶縁膜１５を形成した。
【００７４】
６．ゲート電極の形成
次に、図５（Ｈ）を参照して、実施例１と同様にして、ゲート電極を形成することにより、ＦＥＴであるグラフェントランジスタ１を得た。
【００７５】
得られたグラフェントランジスタ１について、オーミック電極１４とグラフェン膜１３との接触抵抗は、０．２Ωｍｍであった。
【００７６】
（比較例２）
下地基板に凹凸部を形成しないで、グラフェン膜に凹凸面部を形成しなかったこと以外は、実施例２と同様にして、ＦＥＴであるグラフェントランジスタを作製した。得られたグラフェントランジスタについて、オーミック電極とグラフェン膜との接触抵抗は、５Ωｍｍであった。
【００７７】
比較例１に対する実施例１の対比から、第１例のグラフェントランジスタにおいては、オーミック電極の直下領域のグラフェン膜に凹凸面部を形成することにより、オーミック電極とグラフェン膜との接触抵抗が５Ωｍｍから０．２Ωｍｍへと、０．５Ωｍｍ未満の低い値まで低減できた。また、比較例２に対する実施例２の対比から、第２例のグラフェントランジスタにおいては、オーミック電極の直下領域のグラフェン膜に凹凸面部を形成することにより、オーミック電極とグラフェン膜との接触抵抗が５Ωｍｍから０．２Ωｍｍへと、０．５Ωｍｍ未満の低い値まで低減できた。
【００７８】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７９】
１  グラフェントランジスタ
１０  下地基板
１０ｃ，１１ｃ，１２ｃ  凹凸部
１１  支持基板
１２  中間層
１３  グラフェン膜
１３ｗ  凹凸面部
１４  オーミック電極
１４ｄ  ドレイン電極
１４ｓ  ソース電極
１５  ゲート絶縁膜
１６  ゲート電極
２１  マスク
【図１】
2018014360.tif 000003
【図２】
2018014360.tif 000004
【図３】
2018014360.tif 000005
【図４】
2018014360.tif 000006
【図５】
2018014360.tif 000007