(57)【要約】【課題】内部電極層と外部電極の接続性を確保しつつ、積層体と外部電極の固着力を向上させることにより、外部電極の欠損を防止することができる積層セラミック電子部品の製造方法を提供する。【解決手段】複数のセラミック層３０と複数の内部電極層４０ａ，４０ｂとが交互に積層されることにより形成された積層体２０と、積層体２０の表面に形成されることにより複数の内部電極層４０ａ，４０ｂと電気的に接続された一対の外部電極５０ａ，５０ｂとを備える積層セラミック電子部品１０の製造方法であって、積層体２０の表面を平滑にしつつ、積層体２０の表面に内部電極層の一部を露出させる初回の研磨を行うステップと、初回の研磨を行うステップにおいて平滑にされた積層体２０の表面のうち、少なくとも一対の外部電極５０ａ，５０ｂと接触する部分を粗くする２回目以降の研磨を行うステップとを備える。【選択図】図２
2018014407.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層と複数の内部電極層とが交互に積層されることにより形成された積層体と、前記積層体の表面に形成されることにより前記複数の内部電極層と電気的に接続された一対の外部電極とを備える積層セラミック電子部品の製造方法であって、
セラミックグリーンシート及び内部電極用の導電性ペーストを準備するステップと、
前記内部電極用の導電性ペーストを用いて、前記セラミックグリーンシートの表面に内部電極パターンを形成するステップと、
前記内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その表面に前記内部電極パターンが形成されたセラミックグリーンシートを所定枚数積層し、その表面に前記内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、積層シートを作製するステップと、
前記積層シートを積層方向にプレスすることにより、積層ブロックを作製するステップと、
前記積層ブロックを所定の寸法にカットすることにより、積層チップを作製するステップと、
前記積層チップを焼成することにより、積層体を作製するステップと、
前記積層体を複数回に分けて研磨するステップと、
前記積層体の端面それぞれに一対の外部電極を形成するステップとを備え、
前記積層体を複数回に分けて研磨するステップは、
前記積層体の表面を平滑にしつつ、前記積層体の表面に前記内部電極層の一部を露出させる初回の研磨を行うステップと、
前記初回の研磨を行うステップにおいて平滑にされた前記積層体の表面のうち、少なくとも前記一対の外部電極と接触する部分を粗くする２回目以降の研磨を行うステップとを含むことを特徴とする、積層セラミック電子部品の製造方法。
【請求項２】
前記初回の研磨を行うステップにおいて、前記積層体の表面の粗さＲｑが０．０９以上０．１７以下となるように研磨し、
前記２回目以降の研磨を行うステップにおいて、前記積層体の表面の粗さＲｑが０．３０以上０．４５以下となるように研磨する、請求項１に記載の積層セラミック電子部品の製造方法。
【請求項３】
前記初回の研磨を行うステップ、及び前記２回目以降の研磨を行うステップにおいて行われる前記研磨がバレル研磨である、請求項１または２に記載の積層セラミック電子部品の製造方法。
【請求項４】
前記初回の研磨を行うステップにおいて行われるバレル研磨の条件は、バレル時間が９０分以上２５０分以下、玉石量が０ｃｃ以上６００ｃｃ以下、及びチャージ量が１個以上９０００個以下である、請求項３に記載の積層セラミック電子部品の製造方法。
【請求項５】
前記２回目以降の研磨を行うステップにおいて行われるバレル研磨の条件は、バレル時間が３０分以上６０分以下、玉石量が０ｃｃ以上１００ｃｃ以下、及びチャージ量が５０００個以上１００００個以下である、請求項３または４に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層セラミック電子部品の製造方法に関し、特に、複数のセラミック層と複数の内部電極層とが交互に積層されることにより形成された積層体と、積層体の表面に形成されることにより複数の内部電極層と電気的に接続された一対の外部電極とを備える、積層セラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
チップ型の積層セラミック電子部品（例えば、積層セラミックコンデンサ）が広く用いられている。積層セラミックコンデンサは、例えば、チタン酸バリウム（ＢａＴｉＯ3）などからなる複数のセラミック層と、複数の内部電極層とが交互に積層されることにより形成された積層体と、積層体の表面に形成された一対の外部電極とを備える。複数の内部電極層は、積層体の一方の端面に露出する内部電極層と、積層体の他方の端面に露出する内部電極層とを含む。これらは、セラミック層を介して交互に積層され、一対の外部電極に対して交互に接続される。積層セラミックコンデンサを用いてより大きな静電容量を得る方法としては、例えば、内部電極層の面積を大きくする方法、大きな誘電常数を有する誘電体を用いる方法、セラミック層を薄くする方法、及び内部電極層の積層数を増やす方法などが挙げられる。ここで、内部電極層の積層数を増やす方法を採用した場合、積層セラミックコンデンサの寸法が大きくなってしまう。したがって、この場合には、併せて内部電極層を薄くする必要がある。内部電極層を薄くするには、内部電極層に含まれる金属粉末を小さくすることが考えられる。しかしながら、このように金属粉末を小さくすると、内部電極層の融点が低くなることが知られている。これにより、内部電極層とセラミック層との収縮率の差が大きくなるため、内部電極層に途切れが生じたり、内部電極層が全体的に収縮したりしてしまう。すなわち、内部電極層が、焼結工程において、セラミック層に対して収縮し過ぎてしまう。これにより、内部電極層が積層体の内部に引っ込んだ態様となり、積層体の端面から露出しなくなってしまう。その結果、内部電極層と外部電極との接続性が低下してしまうという問題があった。特許文献１には、このような問題を解決することを目的とした積層セラミック電子部品が開示されている。
【０００３】
特許文献１の積層セラミック電子部品は、複数の内部電極が所定の位置に配設されたセラミックグリーンシートを交互に複数枚積層、圧着して、切断線に対応する位置に内部電極が存在しない圧着ブロックを形成した後、ブレードにより、圧着ブロックを、所定の切断線に沿って切断した素子に対して、研磨をすることにより、所定の端面から内部電極を露出させている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−２３５４４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の積層セラミック電子部品の製造方法は、内部電極層と外部電極との接続性を向上させることを目的として、積層体の端面をバレルなどで研磨することにより、内部電極層を積層体の端面から露出させている。しかしながら、このように積層体の端面を研磨すると、積層体の表面の粗さが失われてしまう。これにより、積層体と外部電極の固着力が低下するため、外部電極に欠損が生じてしまうという問題があった。
【０００６】
それゆえに、この発明の目的は、内部電極層と外部電極の接続性を確保しつつ、積層体と外部電極の固着力を向上させることにより、外部電極の欠損を防止することができる積層セラミック電子部品の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
この発明に係る積層セラミック電子部品の製造方法は、複数のセラミック層と複数の内部電極層とが交互に積層されることにより形成された積層体と、積層体の表面に形成されることにより複数の内部電極層と電気的に接続された一対の外部電極とを備える積層セラミック電子部品の製造方法であって、セラミックグリーンシート及び内部電極用の導電性ペーストを準備するステップと、内部電極用の導電性ペーストを用いて、セラミックグリーンシートの表面に内部電極パターンを形成するステップと、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その表面に内部電極パターンが形成されたセラミックグリーンシートを所定枚数積層し、その表面に内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、積層シートを作製するステップと、積層シートを積層方向にプレスすることにより、積層ブロックを作製するステップと、積層ブロックを所定の寸法にカットすることにより、積層チップを作製するステップと、積層チップを焼成することにより、積層体を作製するステップと、積層体を複数回に分けて研磨するステップと、積層体の端面それぞれに一対の外部電極を形成するステップとを備え、積層体を複数回に分けて研磨するステップは、積層体の表面を平滑にしつつ、積層体の表面に内部電極層の一部を露出させる初回の研磨を行うステップと、初回の研磨を行うステップにおいて平滑にされた積層体の表面のうち、少なくとも一対の外部電極と接触する部分を粗くする２回目以降の研磨を行うステップとを含むことを特徴とする。
【０００８】
好ましくは、初回の研磨を行うステップにおいて、積層体の表面の粗さＲｑが０．０９以上０．１７以下となるように研磨し、且つ２回目以降の研磨を行うステップにおいて、積層体の表面の粗さＲｑが０．３０以上０．４５以下となるように研磨する。
【０００９】
好ましくは、初回の研磨を行うステップ、及び２回目以降の研磨を行うステップにおいて行われる研磨はバレル研磨である。
【００１０】
より好ましくは、初回の研磨を行うステップにおいて行われるバレル研磨の条件は、バレル時間が９０分以上２５０分以下、玉石量が０ｃｃ以上６００ｃｃ以下、及びチャージ量が１個以上９０００個以下である。
【００１１】
より好ましくは、２回目以降の研磨を行うステップにおいて行われるバレル研磨の条件は、バレル時間が３０分以上６０分以下、玉石量が０ｃｃ以上１００ｃｃ以下、及びチャージ量が５０００個以上１００００個以下である。
【発明の効果】
【００１２】
この発明によれば、内部電極層と外部電極の接続性を確保しつつ、積層体と外部電極の固着力を向上させることにより、外部電極の欠損を防止することができる積層セラミック電子部品の製造方法を提供し得る。
【００１３】
この発明の上述の目的、その他の目的、特徴及び利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【００１４】
【図１】この発明の一実施の形態に係る積層セラミック電子部品の製造方法により製造された積層セラミックコンデンサを示す外観斜視図である。
【図２】この発明の一実施の形態に係る積層セラミック電子部品の製造方法により製造された積層セラミックコンデンサを示す長さ方向に沿った断面図である。
【図３】この発明の一実施の形態に係る積層セラミック電子部品の製造方法により製造された積層セラミックコンデンサを示す幅方向に沿った断面図である。
【発明を実施するための形態】
【００１５】
１．積層セラミック電子部品
以下、この発明の一実施の形態に係る積層セラミック電子部品の製造方法により製造された積層セラミックコンデンサについて、図１〜３に基づいて説明する。図１は、この発明の一実施の形態に係る積層セラミック電子部品の製造方法により製造された積層セラミックコンデンサを示す外観斜視図である。図２は、この発明の一実施の形態に係る積層セラミック電子部品の製造方法により製造された積層セラミックコンデンサを示す長さ方向に沿った断面図（図１のＩＩ−ＩＩ断面図）である。図３は、この発明の一実施の形態に係る積層セラミック電子部品の製造方法により製造された積層セラミックコンデンサを示す幅方向に沿った断面図（図１のＩＩＩ−ＩＩＩ断面図）である。
【００１６】
積層セラミックコンデンサ１０は、直方体状に形成された積層体２０と、積層体２０の表面に形成された第１の外部電極５０ａ及び第２の外部電極５０ｂ（一対の外部電極）とを備える。
【００１７】
（積層体２０）
積層体２０は、複数のセラミック層３０と、複数の第１の内部電極層４０ａと、複数の第２の内部電極層４０ｂとが交互に積層されることにより直方体状に形成される。すなわち、積層体２０は、積層方向（図１〜３に示すＴ方向）において相対する第１の主面２２ａ及び第２の主面２２ｂと、積層方向に直交する幅方向（図１〜３に示すＷ方向）において相対する第１の側面２４ａ及び第２の側面２４ｂと、積層方向及び幅方向に直交する長さ方向（図１〜３に示すＬ方向）において相対する第１の端面２６ａ及び第２の端面２６ｂとを含む。積層体２０は、その角部及び稜線部に丸みを形成されることが好ましい。ここで、積層体２０の角部とは、上記した積層体２０の面のうち３面が交わる部分である。また、積層体２０の稜線部とは、上記した積層体２０の面のうち２面が交わる部分である。なお、積層体２０の長さ寸法は、その幅寸法よりも短く形成され得る。
【００１８】
積層体２０は、第１の内部電極層４０ａと第２の内部電極層４０ｂとがセラミック層３０を介して対向する領域（すなわち、複数の第１の内部電極層４０ａ及び複数の第２の内部電極層４０ｂの一部である後述する対向電極部が位置する領域。以下、単に「対向電極部が位置する領域」という）と第１の側面２４ａとの間に位置する第１の側部３４ａ（Ｗギャップ）と、対向電極部が位置する領域と第２の側面２４ｂとの間に位置する第２の側部３４ｂ（同前）とを含む。また、積層体２０は、対向電極部が位置する領域と第１の端面２６ａとの間に位置する第１の端部３６ａ（Ｌギャップ）と、対向電極部が位置する領域と第２の端面２６ｂとの間に位置する第２の端部３６ｂ（同前）とを含む。
【００１９】
セラミック層３０は、第１の内部電極層４０ａと第２の内部電極層４０ｂとの間に挟まれて積層される。複数のセラミック層３０は、積層体２０の第１の主面２２ａの側及び第２の主面２２ｂの側それぞれに位置する外層部と、これらの外層部に積層方向において挟まれた領域に位置する内層部とを含む。具体的には、複数のセラミック層３０の外層部は、積層体２０の第１の主面２２ａと当該第１の主面２２ａに最も近い内部電極層（第１の内部電極層４０ａ又は第２の内部電極層４０ｂ）との間に位置するセラミック層３０、及び積層体２０の第２の主面２２ｂと当該第２の主面２２ｂに最も近い内部電極層（同前）との間に位置するセラミック層３０のことである。
【００２０】
セラミック層３０の１層あたりの厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。また、セラミック層３０のセラミック材料としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、又はＣａＺｒＯ3などの主成分を含む誘電体セラミックを用いることができる。また、これらの主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
【００２１】
第１の内部電極層４０ａは、セラミック層３０の界面を平板状に延び、その端部が積層体２０の第１の端面２６ａに露出する。一方、第２の内部電極層４０ｂは、セラミック層３０を介して第１の内部電極層４０ａと対向するようにセラミック層３０の界面を平板状に延び、その端部が積層体２０の第２の端面２６ｂに露出する。したがって、第１の内部電極層４０ａは、セラミック層３０を介して第２の内部電極層４０ｂに対向する対向電極部と、当該対向電極部から積層体２０の第１の端面２６ａまでの引出電極部とを有する。同様に、第２の内部電極層４０ｂは、セラミック層３０を介して第１の内部電極層４０ａに対向する対向電極部と、当該対向電極部から積層体２０の第２の端面２６ｂまでの引出電極部とを有する。第１の内部電極層４０ａの対向電極部と、第２の内部電極層４０ｂの対向電極部とがセラミック層３０を介して対向することにより、静電容量が発生する。その結果、この実施の形態に係る積層セラミック電子部品の製造方法により製造された積層セラミックコンデンサ１０は、コンデンサとして機能する。
【００２２】
第１の内部電極層４０ａ及び第２の内部電極層４０ｂそれぞれの１層あたりの厚みは、０．２μｍ以上２．０μｍ以下程度であることが好ましい。また、第１の内部電極層４０ａ及び第２の内部電極層４０ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属のうち少なくとも１種を含む合金（例えば、Ａｇ−Ｐｄ合金）など、適宜の導電材料により構成することができる。
【００２３】
（第１の外部電極５０ａ及び第２の外部電極５０ｂ）
第１の外部電極５０ａは、積層体２０の第１の端面２６ａに形成されることにより第１の内部電極層４０ａと電気的に接続され、そこから延長されて、第１の主面２２ａ、第２の主面２２ｂ、第１の側面２４ａ及び第２の側面２４ｂそれぞれの一部まで至るように形成される。なお、第１の外部電極５０ａは、積層体２０の第１の端面２６ａにのみ形成されてもよい。一方、第２の外部電極５０ｂは、積層体２０の第２の端面２６ｂに形成されることにより第２の内部電極層４０ｂと電気的に接続され、そこから延長されて、第１の主面２２ａ、第２の主面２２ｂ、第１の側面２４ａ及び第２の側面２４ｂそれぞれの一部まで至るように形成される。なお、第２の外部電極５０ｂは、積層体２０の第２の端面２６ｂにのみ形成されてもよい。
【００２４】
第１の外部電極５０ａは、積層体２０の表面に形成される第１の下地電極層５２ａと、第１の下地電極層５２ａの表面に形成される第１のめっき層６０ａとを有する。同様に、第２の外部電極５０ｂは、積層体２０の表面に形成される第２の下地電極層５２ｂと、第２の下地電極層５２ｂの表面に形成される第２のめっき層６０ｂとを有する。
【００２５】
（第１の下地電極層５２ａ及び第２の下地電極層５２ｂ）
第１の下地電極層５２ａは、積層体２０の第１の端面２６ａに形成され、そこから延長されて、第１の主面２２ａ、第２の主面２２ｂ、第１の側面２４ａ及び第２の側面２４ｂそれぞれの一部まで至るように形成される。なお、第１の下地電極層５２ａは、積層体２０の第１の端面２６ａにのみ形成されてもよい。一方、第２の下地電極層５２ｂは、積層体２０の第２の端面２６ｂに形成され、そこから延長されて、第１の主面２２ａ、第２の主面２２ｂ、第１の側面２４ａ及び第２の側面２４ｂそれぞれの一部まで至るように形成される。なお、第２の下地電極層５２ｂは、積層体２０の第２の端面２６ｂにのみ形成されてもよい。
【００２６】
第１の下地電極層５２ａ及び第２の下地電極層５２ｂそれぞれは、焼付け層、樹脂層、薄膜層などから選ばれる少なくとも１つを含む。焼付け層の最も厚い部分の厚みは、１０μｍ以上５０μｍ以下であることが好ましい。焼付け層は、ガラス及び金属を含む。焼付け層のガラスは、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉなどを含む。また、焼付け層の金属は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどから選ばれる少なくとも１つを含む。焼付け層は、ガラス及び金属を含む導電性ペーストを積層体２０に塗布して焼き付けることにより形成される。焼付け層は、第１の内部電極層４０ａ及び第２の内部電極層４０ｂと同時焼成することにより形成されてもよいし、第１の内部電極層４０ａ及び第２の内部電極層４０ｂを焼成した後に焼き付けることにより形成されてもよい。なお、焼付け層は複数層であってもよい。樹脂層は、焼付け層の表面に形成されてもよいし、焼付け層を形成せずに積層体２０の表面に直接形成されてもよい。樹脂層の最も厚い部分の厚みは、１０μｍ以上１５０μｍ以下であることが好ましい。樹脂層は、導電性粒子及び熱硬化性樹脂を含んでもよい。なお、樹脂層は複数層であってもよい。薄膜層は、スパッタ法又は蒸着法などの薄膜形成法により形成され、金属粒子が堆積した１μｍ以下の層である。
【００２７】
（第１のめっき層６０ａ及び第２のめっき層６０ｂ）
第１のめっき層６０ａは、積層体２０の第１の端面２６ａに形成された第１の下地電極層５２ａの表面に形成され、そこから延長されて、第１の主面２２ａ、第２の主面２２ｂ、第１の側面２４ａ及び第２の側面２４ｂそれぞれに形成された第１の下地電極層５２ａの表面に形成される。なお、第１のめっき層６０ａは、積層体２０の第１の端面２６ａにのみ形成された第１の下地電極層５２ａの表面に形成されてもよい。一方、第２のめっき層６０ｂは、積層体２０の第２の端面２６ｂに形成された第２の下地電極層５２ｂの表面に形成され、そこから延長されて、第１の主面２２ａ、第２の主面２２ｂ、第１の側面２４ａ及び第２の側面２４ｂそれぞれに形成された第２の下地電極層５２ｂの表面に形成される。なお、第２のめっき層６０ｂは、積層体２０の第２の端面２６ｂにのみ形成された第２の下地電極層５２ｂの表面に形成されてもよい。
【００２８】
第１のめっき層６０ａ及び第２のめっき層６０ｂそれぞれは、複数層により形成されてもよい。好ましくは、第１のめっき層６０ａ及び第２のめっき層６０ｂそれぞれは、下層めっき層と、下層めっき層の表面に形成された上層めっき層とからなる２層構造である。より好ましくは、下層めっき層がＮｉめっき層であり、上層めっき層がＳｎめっき層である。Ｎｉめっき層は、積層セラミックコンデンサ１０が実装されるとき、第１の下地電極層５２ａ及び第２の下地電極層５２ｂがはんだにより侵食されることを防止することができる。また、Ｓｎめっき層は、はんだの濡れ性を向上させるため、積層セラミックコンデンサ１０の実装作業を容易にすることができる。なお、第１の内部電極層４０ａ及び第２の内部電極層４０ｂとして、例えばＮｉを用いた場合、下層めっき層として、Ｎｉと接合性の良好なＣｕを用いることが好ましい。また、上層めっき層として、Ｓｎめっき層の代わりに、同じくはんだ濡れ性の良好なＡｕめっき層を用いてもよい。なお、上層めっき層は形成されなくてもよい。また、上層めっき層が最外層であってもよいし、上層めっき層の表面にさらに他のめっき層が形成されてもよい。
【００２９】
第１のめっき層６０ａ及び第２のめっき層６０ｂそれぞれの１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。第１のめっき層６０ａ及び第２のめっき層６０ｂは、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、Ｂｉ、及びＺｎなどから選ばれる少なくとも１つの金属、又は当該金属を含む合金（例えば、Ａｇ−Ｐｄ合金など）を含むことが好ましい。第１のめっき層６０ａ及び第２のめっき層６０ｂは、ガラスを含まないことが好ましい。第１のめっき層６０ａ及び第２のめっき層６０ｂは、単位体積あたりの金属割合が９９体積％以上であることが好ましい。第１のめっき層６０ａ及び第２のめっき層６０ｂは、厚み方向に沿って粒成長した柱状である。
【００３０】
第１のめっき層６０ａは、第１の下地電極層５２ａを形成せずに積層体２０の表面に直接形成されてもよい。このとき、第１のめっき層６０ａは、積層体２０の第１の端面２６ａに露出した第１の内部電極層４０ａに直接接続される。同様に、第２のめっき層６０ｂは、第２の下地電極層５２ｂを形成せずに積層体２０の表面に直接形成されてもよい。このとき、第２のめっき層６０ｂは、積層体２０の第２の端面２６ｂに露出した第２の内部電極層４０ｂに直接接続される。このような構造とするとき、前処理として、積層体２０の表面に触媒を配設してもよい。
【００３１】
２．積層セラミック電子部品の製造方法
この発明に係る積層セラミック電子部品の製造方法の一例について、上記した積層セラミックコンデンサ１０の製造方法を例にして説明する。
【００３２】
まず、セラミックグリーンシート及び内部電極用の導電性ペーストを準備する。セラミックグリーンシートや内部電極用の導電性ペーストには、バインダ及び溶剤が含まれる。バインダや溶剤としては、公知の有機バインダや有機溶剤を用いることができる。
【００３３】
次に、内部電極用の導電性ペーストを用いて、セラミックグリーンシートの表面に内部電極パターンを形成する。当該内部電極パターンの形成は、例えば、スクリーン印刷やグラビア印刷などにより、セラミックグリーンシートの表面に所定のパターンで内部電極用の導電性ペーストを印刷することにより行われてもよい。
【００３４】
さらに、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その表面に内部電極パターンが形成されたセラミックグリーンシートを所定枚数積層し、その表面に内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、積層シートを作製する。
【００３５】
そして、積層シートを積層方向にプレスすることにより、積層ブロックを作製する。当該プレスの手段としては、静水圧プレスなどを用いることができる。
【００３６】
次に、積層ブロックを所定の寸法にカットすることにより、積層チップを切り出す。
【００３７】
さらに、積層チップを焼成することにより、積層体を作製する。焼成温度は、セラミックや内部電極の材料にも依るが、９００℃以上１３００℃以下であることが好ましい。
【００３８】
そして、積層体を複数回に分けて研磨する。研磨方法としては、バレル研磨やサンドブラスト研磨などが挙げられるが、この実施の形態ではバレル研磨を採用する。バレル研磨は、複数の研磨玉石及び複数の積層体を小型ポッドに収容し、当該小型ポッドを回転させることにより行われる。
【００３９】
初回のバレル研磨は、積層体の表面を平滑にしつつ、積層体の表面に内部電極層の一部を十分に露出させる。なお、初回のバレル研磨において、積層体の角部及び稜線部に丸みを形成することが好ましい。初回のバレル研磨では、積層体の表面の粗さＲｑが０．０９以上０．１７以下となるように研磨することが好ましい。初回のバレル研磨の条件は、例えば、バレル時間が９０分以上２５０分以下、玉石量が０ｃｃ以上６００ｃｃ以下、及びチャージ量が１個以上９０００個以下であることが好ましい。
【００４０】
２回目以降のバレル研磨は、初回のバレル研磨において平滑にされた積層体の表面のうち、少なくとも一対の外部電極と接触する部分を粗くする。２回目以降のバレル研磨では、積層体の表面の粗さＲｑが０．３０以上０．４５以下となるように研磨することが好ましい。２回目以降のバレル研磨の条件は、例えば、バレル時間が３０分以上６０分以下、玉石量が０ｃｃ以上１００ｃｃ以下、及びチャージ量が５０００個以上１００００個以下であることが好ましい。
【００４１】
最後に、積層体の端面それぞれに一対の外部電極を形成する。積層体の端面それぞれに外部電極用の導電性ペーストを塗布して焼き付けることにより、外部電極の焼付け層を形成することができる。焼付け温度は、７００℃以上９００℃以下であることが好ましい。必要に応じて、焼付け層の表面にめっき処理を施してもよい。なお、焼付け層を形成せずに積層体の表面に直接めっき電極を形成してもよい。この場合、積層体の表面にめっき処理を施したうえで、内部電極層の積層体から露出した部分の表面に下地めっき膜を形成する。めっき処理を行うにあたっては、電解めっき又は無電解めっきのどちらかを採用することができる。なお、無電解めっきは、めっき析出速度の向上を目的として、触媒などによる前処理が必要となるため、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。必要に応じて、めっき電極の表面に第１のめっき層６０ａ又は第２のめっき層６０ｂを形成してもよい。
【００４２】
なお、最外層のセラミックグリーンシートに予め表面導体パターンを印刷することにより、表面導体を形成してもよい。表面導体は、積層体と同時焼成することにより形成されてもよいし、焼成後の積層体の主面に表面導体パターンを印刷してから焼き付けることにより形成されてもよい。
【００４３】
上記のようにして、この発明の一実施の形態に係る積層セラミック電子部品の製造方法により、積層セラミックコンデンサ１０を製造することができる。
【００４４】
（効果）
この発明の一実施の形態に係る積層セラミック電子部品の製造方法は、焼成後の積層体２０を複数回に分けて研磨するステップを備える。まず、初回の研磨を行うステップでは、積層体２０の表面を平滑にしつつ、積層体２０の表面に複数の第１の内部電極層４０ａ及び複数の第２の内部電極層４０ｂそれぞれの一部を露出させる。これにより、複数の第１の内部電極層４０ａそれぞれが積層体２０の内部に引っ込んだ態様となることを回避できる。また、複数の第２の内部電極層４０ｂそれぞれと第２の外部電極５０ｂとについても同様である。したがって、この発明に係る積層セラミック電子部品の製造方法は、内部電極層と外部電極との接続性を確保することができる。なお、初回の研磨を行うステップにより、積層体２０の角部及び稜線部に丸みが形成される。これにより、積層体２０の角部及び稜線部において外部電極用の導電性ペーストを均一な厚みで塗布することが可能となるため、当該角部及び稜線部において生じ得る外部電極用の導電性ペーストの切れを抑制することができる。したがって、この発明に係る積層セラミック電子部品の製造方法は、外部電極の形状不良を防止することができるという効果も奏する。そして、２回目以降の研磨を行うステップでは、初回の研磨を行うステップにおいて平滑にされた積層体２０の表面のうち、少なくとも第１の外部電極５０ａ及び第２の外部電極５０ｂ（一対の外部電極）と接触する部分を粗くする。このように、初回の研磨を行うステップにおいて一度平滑にされた積層体２０の表面を敢えて粗くすることにより、積層体２０と第１の外部電極５０ａ及び第２の外部電極５０ｂ（一対の外部電極）それぞれとの良好なアンカー効果を得ることができる。したがって、積層体２０と第１の外部電極５０ａ及び第２の外部電極５０ｂそれぞれとの固着力を向上させることができる。その結果、第１の外部電極５０ａ及び第２の外部電極５０ｂの欠損を防止することができる。以上の通りであるため、この発明に係る積層セラミック電子部品の製造方法は、内部電極層と外部電極の接続性を確保しつつ、積層体と外部電極の固着力を向上させることにより、外部電極の欠損を防止することができる。
【００４５】
また、この発明の一実施の形態に係る積層セラミック電子部品の製造方法は、初回の研磨を行うステップにおいて、積層体２０の表面の粗さＲｑが０．０９以上０．１７以下となるように研磨し、且つ２回目以降の研磨を行うステップにおいて、積層体２０の表面の粗さＲｑが０．３０以上０．４５以下となるように研磨する。これにより、積層体２０と第１の外部電極５０ａ及び第２の外部電極５０ｂ（一対の外部電極）それぞれとの一層良好なアンカー効果を得ることができる。
【００４６】
さらに、この発明の一実施の形態に係る積層セラミック電子部品の製造方法は、初回の研磨を行うステップ、及び２回目以降の研磨を行うステップにおいて行われる研磨がバレル研磨である。これにより、研磨作業を容易且つ効率的に行うことができる。
【００４７】
そして、この発明の一実施の形態に係る積層セラミック電子部品の製造方法は、初回の研磨を行うステップにおいて行われるバレル研磨の条件が、バレル時間が９０分以上２５０分以下、玉石量が０ｃｃ以上６００ｃｃ以下、及びチャージ量が１個以上９０００個以下である。これにより、この発明が奏する上記の効果をより顕著にすることができる。
【００４８】
また、この発明の一実施の形態に係る積層セラミック電子部品の製造方法は、２回目以降の研磨を行うステップにおいて行われるバレル研磨の条件が、バレル時間が３０分以上６０分以下、玉石量が０ｃｃ以上１００ｃｃ以下、及びチャージ量が５０００個以上１００００個以下である。これにより、この発明が奏する上記の効果をより顕著にすることができる。
【００４９】
（変形例）
上記では、この発明に係る積層セラミック電子部品の製造方法の一例として、積層セラミックコンデンサ１０を製造する場合について説明したが、これに限定されない。すなわち、この発明に係る積層セラミック電子部品の製造方法は、積層セラミック電子部品として、圧電部品を製造してもよいし、サーミスタを製造してもよいし、インダクタを製造してもよい。積層セラミック電子部品として圧電部品を製造する場合、セラミック材料としてＰＺＴ系セラミックなどの圧電体セラミックを用いることができる。また、積層セラミック電子部品としてサーミスタを製造する場合、セラミック材料としてスピネル系セラミックなどの半導体セラミックを用いることができる。さらに、積層セラミック電子部品としてインダクタを製造する場合、セラミック材料としてフェライトなどの磁性体セラミックを用いることができる。なお、積層セラミック電子部品としてインダクタを製造する場合、第１の内部電極層４０ａ及び第２の内部電極層４０ｂは、コイル状の導体となる。
【００５０】
３．実験例
以下、この発明の効果を確認するために発明者らが行った実験例について説明する。実験例では、バレル研磨を行うステップの内容が互いに異なる実施例１並びに比較例１及び比較例２の試料（積層セラミックコンデンサ）をそれぞれ製造した。そして、これらの試料について、外部電極と内部電極層のコンタクト性を確認するための容量試験、及び外部電極の剥れの有無などを確認するための積層体と外部電極の密着性試験を行うことにより評価した。
【００５１】
（実施例１並びに比較例１及び比較例２）
上記した製造方法にしたがって、実施例１並びに比較例１及び比較例２の試料（積層セラミックコンデンサ）をそれぞれ１００個ずつ作製した。実施例１の仕様は次の通りである。
・積層セラミックコンデンサの寸法（Ｌ寸法×Ｗ寸法×Ｔ寸法）：３．２０ｍｍ×２．５０ｍｍ×２．００ｍｍ（設計値）
・セラミック材料：ＣａＴｉＺｒＯ3
・静電容量：１０ｎＦ
・定格電圧：６３０Ｖ
・外部電極の構造
下地電極層：導電性金属（Ｃｕ）及びガラス成分を含む。最大厚み１２０μｍ
めっき層  ：Ｎｉめっき層（厚み４．０μｍ）及びＳｎめっき層（同前）からなる２層構造
・バレル研磨の条件
初回のバレル研磨の条件
バレル時間：２５０分
玉石量    ：６００ｃｃ
チャージ量：９０００個
２回目のバレル研磨の条件
バレル時間：４５分
玉石量    ：１００ｃｃ
チャージ量：９０００個
【００５２】
実施例１は、上記した条件にしたがって、バレル研磨を２回行うことにより作製した。一方、比較例１は、上記した初回のバレル研磨の条件にしたがって、バレル研磨を１回のみ行うことにより作製した。また、比較例２は、上記した２回目のバレル研磨の条件にしたがって、バレル研磨を１回のみ行うことにより作製した。比較例１及び比較例２のバレル研磨を除いた作製条件は、実施例１と同じである。
【００５３】
（容量試験）
容量試験は、積層セラミックコンデンサの充放電前後の容量変化率を測定し、内部電極層と外部電極の耐電流性能を把握する試験である。具体的な手順は次の通りである。まず、試料それぞれに対し、エスペック製ＳＴ１１０で熱処理（１５０℃６０分）を行い、常温で２４時間放置した。その後、アジレント製４２６８Ａを用いて静電容量を測定し、これを初期値とした。そして、積層セラミックコンデンサに電荷を充電させるために、菊水製ＴＯＳ５０５１を用いて、電圧１２６０Ｖを印加して充電処理を行った。その後、充電処理済みの積層セラミックコンデンサをアルミ板の上に載置して放電させ、この処理を５回繰り返した。さらに、オーブンを用いて熱処理を行い、常温で２４時間放置した。その後、再度静電容量を測定し、これを処理後の値とした。実施例１並びに比較例１及び比較例２それぞれについて、試験個数５０個とした。なお、表１に示した実験結果は、初期値と充放電処理を行った後との容量変化率が０．５％以上の試料をＮＧと判定している。
【００５４】
（密着性試験）
密着性試験は、積層体の表面に外部電極用の導電性ペーストを塗布して乾燥させた後、外部電極の端面に接着剤を用いて引っ張り冶具を取り付け、積層セラミックコンデンサの長さ方向と平行になるように引っ張ることにより、外部電極が剥離したときの力を剥離力として測定する試験である。実施例１並びに比較例１及び比較例２それぞれについて、試験個数５０個とした。なお、表１に示した実験結果は、引っ張り強度１００ｇ以下の試料をＮＧと判定している。
【００５５】
（実験結果）
実験例の結果を表１に示す。
【００５６】
【表１】
2018014407.tif 000003
【００５７】
表１に示すように、実施例１は、容量試験及び密着性試験におけるＮＧ試料個数がいずれも０個であった。一方、比較例１は、密着性試験におけるＮＧ試料個数が３個であった。また、比較例２は、容量試験における試料個数が５個であった。この実験結果から、この発明の一実施の形態に係る積層セラミック電子部品の製造方法により作製した積層セラミックコンデンサは、内部電極層と外部電極の接続性を確保しつつ、積層体と外部電極の固着力を向上させることにより、外部電極の欠損を防止することができることを確認できた。
【００５８】
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
【符号の説明】
【００５９】
１０  積層セラミックコンデンサ
２０  積層体
２２ａ  第１の主面
２２ｂ  第２の主面
２４ａ  第１の側面
２４ｂ  第２の側面
２６ａ  第１の端面
２６ｂ  第２の端面
３０  セラミック層
３４ａ  第１の側部
３４ｂ  第２の側部
３６ａ  第１の端部
３６ｂ  第２の端部
４０ａ  第１の内部電極層
４０ｂ  第２の内部電極層
５０ａ  第１の外部電極
５０ｂ  第２の外部電極
５２ａ  第１の下地電極層
５２ｂ  第２の下地電極層
６０ａ  第１のめっき層
６０ｂ  第２のめっき層
【図１】
2018014407.tif 000004
【図２】
2018014407.tif 000005
【図３】
2018014407.tif 000006