(57)【要約】【課題】スイッチ素子の両端に大きなサージ電圧が印加されることを防止する。【解決手段】フライバック方式の電源装置１０に、一端が節点Ｎ１に接続された第１スナバ回路と、一端が１次巻線Ｗ１の途中に設けられたタップＴＰに接続された第２スナバ回路とを設ける。第１スナバ回路はダイオードＤ１と抵抗器Ｒ１、Ｒ２とコンデンサＣ１、２とを含み、第２スナバ回路はダイオードＤ２と抵抗器Ｒ２とコンデンサＣ２とを含む。２個のスナバ回路を好適に設計し、１次巻線Ｗ１の好適な位置にタップＴＰを設けることにより、スイッチ素子Ｑ１の両端に大きなサージ電圧が印加されることを防止する。【選択図】図１
2018014804.tif 000002
【特許請求の範囲】
【請求項１】
フライバック方式の電源装置であって、
一端が第１節点に接続され、他端が第２節点に接続された１次巻線と、２次巻線とを含むトランスと、
前記第１節点において前記１次巻線と直列に接続されたスイッチ素子と、
一端が前記第１節点に接続された第１スナバ回路と、
一端が前記１次巻線の途中に設けられたタップに接続された第２スナバ回路とを備えた、電源装置。
【請求項２】
前記第１スナバ回路は、前記第１節点に接続された第１端子を有する第１素子と、一端が前記第１素子の第２端子に接続された第１本体部とを含み、
前記第２スナバ回路は、前記タップに接続された第１端子を有する第２素子と、一端が前記第２素子の第２端子に接続された第２本体部とを含むことを特徴とする、請求項１に記載の電源装置。
【請求項３】
前記第１スナバ回路は、前記第２本体部をさらに含み、
前記第１本体部の他端は、前記第２素子の第２端子と前記第２本体部の一端とに接続され、
前記第２本体部の他端は、前記第２節点に接続されていることを特徴とする、請求項２に記載の電源装置。
【請求項４】
前記第１および第２本体部の他端は、前記第２節点に接続されていることを特徴とする、請求項２に記載の電源装置。
【請求項５】
前記第１本体部の他端は、前記タップと前記第２素子の第１端子とに接続され、
前記第２本体部の他端は、前記第２節点に接続されていることを特徴とする、請求項２に記載の電源装置。
【請求項６】
前記トランスは、前記１次巻線の途中に設けられた複数のタップを有し、
前記複数のタップに対応した複数の第２スナバ回路を備えることを特徴とする、請求項２に記載の電源装置。
【請求項７】
前記複数の第２スナバ回路は、対応する前記タップの位置に従い順序付けられ、
前記第１スナバ回路は、すべての前記第２本体部をさらに含み、
各前記第２スナバ回路は、後方の前記第２スナバ回路に含まれる第２本体部をさらに含み、
前記第１本体部の他端は、最初の前記第２スナバ回路に含まれる第２素子の第２端子と、最初の前記第２スナバ回路に対応する第２本体部の一端とに接続され、
最後以外の前記第２スナバ回路に対応する第２本体部の他端は、１つ後の前記第２スナバ回路に含まれる第２素子の第２端子と、１つ後の前記第２スナバ回路に対応する第２本体部の一端とに接続され、
最後の前記第２スナバ回路に対応する第２本体部の他端は、前記第２節点に接続されていることを特徴とする、請求項６に記載の電源装置。
【請求項８】
前記第１本体部の他端とすべての前記第２本体部の他端とは、前記第２節点に接続されていることを特徴とする、請求項６に記載の電源装置。
【請求項９】
前記複数の第２スナバ回路は、対応する前記タップの位置に従い順序づけられ、
前記第１本体部の他端は、最初の前記第２スナバ回路に対応するタップと、最初の前記第２スナバ回路に含まれる第２素子の第１端子とに接続され、
最後以外の前記第２スナバ回路に含まれる第２本体部の他端は、１つ後の前記第２スナバ回路に対応するタップと、１つ後の前記第２スナバ回路に含まれる第２素子の第１端子とに接続され、
最後の前記第２スナバ回路に含まれる第２本体部の他端は、前記第２節点に接続されていることを特徴とする、請求項６に記載の電源装置。
【請求項１０】
前記第１および第２素子は、前記スイッチ素子がオフしたときに前記第１端子側から電流を流すことを特徴とする、請求項３〜９のいずれかに記載の電源装置。
【請求項１１】
前記第１および第２素子は、前記第１端子としてアノード端子を有し、前記第２端子としてカソード端子を有するダイオードであることを特徴とする、請求項１０に記載の電源装置。
【請求項１２】
前記第１および第２素子は、前記第１および第２端子として導通端子を有し、前記スイッチ素子のオフ期間の一部でオンする整流用スイッチ素子であることを特徴とする、請求項１０に記載の電源装置。
【請求項１３】
前記第１および第２本体部は、抵抗器とコンデンサの並列接続回路、および、ツェナーダイオードのいずれかを含むことを特徴とする、請求項１０に記載の電源装置。
【請求項１４】
ダイオードブリッジと、
前記ダイオードブリッジの第１出力端子に接続されたアノード端子と、前記第２節点に接続されたカソード端子とを有する第１ダイオードと、
前記ダイオードブリッジの第１出力端子に接続されたアノード端子を有する第２ダイオードと、
一端が前記第２ダイオードのカソード端子に接続され、他端が前記タップに接続されたコイルとをさらに備えた、請求項２に記載の電源装置。
【請求項１５】
ダイオードブリッジと、
前記ダイオードブリッジの第１入力端子に接続されたアノード端子を有する第１ダイオードと、
前記ダイオードブリッジの第２入力端子に接続されたアノード端子と、前記第１ダイオードのカソード端子に接続されたカソード端子とを有する第２ダイオードと、
一端が前記第１および第２ダイオードのカソード端子に接続され、他端が前記タップに接続されたコイルとをさらに備えた、請求項２に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関し、特に、フライバック方式の電源装置に関する。
【背景技術】
【０００２】
電子機器に直流電圧を供給するために、交流電圧を直流電圧に変換する電源装置や、直流電圧を異なるレベルの直流電圧に変換する電源装置が使用される。このような電源装置として、スイッチ素子の状態を高速に切り替えて、入力電圧（交流電圧または直流電圧）を所定レベルの直流電圧に変換するスイッチング電源装置が広く使用されている。
【０００３】
以下、スイッチング電源装置の一種であるフライバック方式の電源装置について検討する。フライバック方式の電源装置は、回路構成が簡単であるので、少数の部品を用いて低コストで製造できるという利点を有する。
【０００４】
図１４は、フライバック方式の電源装置の一例（ＤＣ／ＤＣコンバータ）を示す回路図である。図１４に示す電源装置では、スイッチ素子Ｑｘは、トランスＴｒｘの１次巻線と直列に接続されており、所定の周期でオン状態とオフ状態に切り替えられる。スイッチ素子Ｑｘがオン状態のときにはトランスＴｒｘにエネルギーが蓄積され、スイッチ素子Ｑｘがオフ状態のときにはトランスＴｒｘからエネルギーが供給される。
【０００５】
スイッチ素子Ｑｘがオン状態のときに、１次巻線を流れる電流により、トランスＴｒｘにエネルギーが蓄積される。トランスＴｒｘに蓄積されたエネルギーは、スイッチ素子Ｑｘがオフ状態のときに、２次側回路に供給されるエネルギーと、２次側回路に供給されず、１次側回路に戻ってくるエネルギーとに分かれる。前者のエネルギーは、電源装置の２次側回路に伝搬する。これに対して、後者のエネルギーは２次側回路に伝搬しないので、１次側回路で熱に変換する必要がある。このため、図１４に示す電源装置には、抵抗器とコンデンサの並列接続回路にダイオードを直列に接続した構成を有するスナバ回路が設けられる。スナバ回路は、スイッチ素子Ｑｘがオフしたときに、後者のエネルギーをダイオードを用いて整流し、整流後のエネルギーをコンデンサに蓄積し、抵抗器を用いて熱に変換する。スナバ回路を設けることにより、スイッチ素子Ｑｘがオフしたときにスイッチ素子Ｑｘの両端に大きなサージ電圧が印加されることを防止し、スイッチ素子Ｑｘを保護することができる。
【０００６】
本願発明に関連して特許文献１には、図１５に示す電源装置（ＡＣ／ＤＣコンバータ）が記載されている。図１５に示す電源装置は、コイルＬｙとダイオードＤｙの直列接続回路が１次巻線Ｗ１ｙのタップＡｙに接続されているという特徴を有する。この特徴により、力率を改善することができる。電源装置（ＡＣ／ＤＣコンバータ）は、ＩＥＣ６１０００−３−２などの高調波規制に対応する必要がある場合がある。このためには、電源装置の力率を改善する必要がある。特許文献１に記載された電源装置は、力率改善機能を有している。
【０００７】
特許文献２の図１０には、図１６に示す電源装置（ＡＣ／ＤＣコンバータ）が記載されている。図１６に示す電源装置は、ダイオードＤ１ｚ、Ｄ２ｚ、抵抗器Ｒ１ｚ、Ｒ２ｚ、および、コンデンサＣ１ｚ、Ｃ２ｚを含むクランプ回路（スナバ回路とも呼ばれる）を用いて、ダイオードＤ３ｚ、Ｄ４ｚの電圧とスイッチ素子Ｑｚの電圧とをクランプする。特許文献２には、抵抗器Ｒｚ１、Ｒｚ２の抵抗とコンデンサＣ１ｚ、Ｃ２ｚの容量を好適に選択することにより、ダイオードＤ３ｚ、Ｄ４ｚに対する電圧クランプレベルとスイッチ素子Ｑｚに対する電圧クランプレベルを最適化することが記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平８−８００３２号公報
【特許文献２】特開２００４−３４３９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図１４に示す電源装置において出力電力を大きくするためには、スイッチ素子Ｑｘを流れる電流を増やす必要がある。スイッチ素子Ｑｘがオン状態のときにトランスＴｒｘに蓄積されるエネルギーは、スイッチ素子Ｑｘを流れる電流の２乗に比例する。このため、出力電力を大きくすると、スイッチ素子Ｑｘがオフ状態のときに１次側回路に戻ってくるエネルギーも大幅に増加する。したがって、出力電力を大きくした電源装置に従来のスナバ回路を設けただけでは、スイッチ素子Ｑｘがオフしたときにスイッチ素子Ｑｘの両端に大きなサージ電圧が印加され、スイッチ素子Ｑｘが故障したり、破壊されたりすることがある。
【００１０】
図１７は、スイッチ素子Ｑｘの両端電圧の変化を示す波形図である。スイッチ素子Ｑｘの両端電圧は、スイッチ素子Ｑｘがオン状態のときにはゼロになり、スイッチ素子Ｑｘがオフ状態のときはＶｘ（＞０）になる。実際には、スイッチ素子Ｑｘがオフしたときに、スイッチ素子Ｑｘの両端電圧は、Ｖｘよりも高い状態とＶｘよりも低い状態とを交互に繰り返し、最終的にＶｘに収束する（この現象はリンギングと呼ばれる）。図１４に示すスナバ回路においてトランスＴｒｘの１次巻線の漏れインダクタンスをＬ、スナバ回路に付随する容量をＣとしたとき、リンギングの周波数は１／｛２π√（ＬＣ）｝である。従来の電源装置は、スイッチ素子Ｑｘの両端に大きなサージ電圧が印加されるために、出力電力を容易に大きくできないという問題を有する。
【００１１】
それ故に、本発明は、スイッチ素子の両端に大きなサージ電圧が印加されることを防止した電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
第１の発明は、フライバック方式の電源装置であって、
一端が第１節点に接続され、他端が第２節点に接続された１次巻線と、２次巻線とを含むトランスと、
前記第１節点において前記１次巻線と直列に接続されたスイッチ素子と、
一端が前記第１節点に接続された第１スナバ回路と、
一端が前記１次巻線の途中に設けられたタップに接続された第２スナバ回路とを備える。
【００１３】
第２の発明は、第１の発明において、
前記第１スナバ回路は、前記第１節点に接続された第１端子を有する第１素子と、一端が前記第１素子の第２端子に接続された第１本体部とを含み、
前記第２スナバ回路は、前記タップに接続された第１端子を有する第２素子と、一端が前記第２素子の第２端子に接続された第２本体部とを含むことを特徴とする。
【００１４】
第３の発明は、第２の発明において、
前記第１スナバ回路は、前記第２本体部をさらに含み、
前記第１本体部の他端は、前記第２素子の第２端子と前記第２本体部の一端とに接続され、
前記第２本体部の他端は、前記第２節点に接続されていることを特徴とする。
【００１５】
第４の発明は、第２の発明において、
前記第１および第２本体部の他端は、前記第２節点に接続されていることを特徴とする。
【００１６】
第５の発明は、第２の発明において、
前記第１本体部の他端は、前記タップと前記第２素子の第１端子とに接続され、
前記第２本体部の他端は、前記第２節点に接続されていることを特徴とする。
【００１７】
第６の発明は、第２の発明において、
前記トランスは、前記１次巻線の途中に設けられた複数のタップを有し、
前記複数のタップに対応した複数の第２スナバ回路を備えることを特徴とする。
【００１８】
第７の発明は、第６の発明において、
前記複数の第２スナバ回路は、対応する前記タップの位置に従い順序付けられ、
前記第１スナバ回路は、すべての前記第２本体部をさらに含み、
各前記第２スナバ回路は、後方の前記第２スナバ回路に含まれる第２本体部をさらに含み、
前記第１本体部の他端は、最初の前記第２スナバ回路に含まれる第２素子の第２端子と、最初の前記第２スナバ回路に対応する第２本体部の一端とに接続され、
最後以外の前記第２スナバ回路に対応する第２本体部の他端は、１つ後の前記第２スナバ回路に含まれる第２素子の第２端子と、１つ後の前記第２スナバ回路に対応する第２本体部の一端とに接続され、
最後の前記第２スナバ回路に対応する第２本体部の他端は、前記第２節点に接続されていることを特徴とする。
【００１９】
第８の発明は、第６の発明において、
前記第１本体部の他端とすべての前記第２本体部の他端とは、前記第２節点に接続されていることを特徴とする。
【００２０】
第９の発明は、第６の発明において、
前記複数の第２スナバ回路は、対応する前記タップの位置に従い順序づけられ、
前記第１本体部の他端は、最初の前記第２スナバ回路に対応するタップと、最初の前記第２スナバ回路に含まれる第２素子の第１端子とに接続され、
最後以外の前記第２スナバ回路に含まれる第２本体部の他端は、１つ後の前記第２スナバ回路に対応するタップと、１つ後の前記第２スナバ回路に含まれる第２素子の第１端子とに接続され、
最後の前記第２スナバ回路に含まれる第２本体部の他端は、前記第２節点に接続されていることを特徴とする。
【００２１】
第１０の発明は、第３〜第９のいずれかの発明において、
前記第１および第２素子は、前記スイッチ素子がオフしたときに前記第１端子側から電流を流すことを特徴とする。
【００２２】
第１１の発明は、第１０の発明において、
前記第１および第２素子は、前記第１端子としてアノード端子を有し、前記第２端子としてカソード端子を有するダイオードであることを特徴とする。
【００２３】
第１２の発明は、第１０の発明において、
前記第１および第２素子は、前記第１および第２端子として導通端子を有し、前記スイッチ素子のオフ期間の一部でオンする整流用スイッチ素子であることを特徴とする。
【００２４】
第１３の発明は、第１０の発明において、
前記第１および第２本体部は、抵抗器とコンデンサの並列接続回路、および、ツェナーダイオードのいずれかを含むことを特徴とする。
【００２５】
第１４の発明は、第２の発明において、
ダイオードブリッジと、
前記ダイオードブリッジの第１出力端子に接続されたアノード端子と、前記第２節点に接続されたカソード端子とを有する第１ダイオードと、
前記ダイオードブリッジの第１出力端子に接続されたアノード端子を有する第２ダイオードと、
一端が前記第２ダイオードのカソード端子に接続され、他端が前記タップに接続されたコイルとをさらに備える。
【００２６】
第１５の発明は、第２の発明において、
ダイオードブリッジと、
前記ダイオードブリッジの第１入力端子に接続されたアノード端子を有する第１ダイオードと、
前記ダイオードブリッジの第２入力端子に接続されたアノード端子と、前記第１ダイオードのカソード端子に接続されたカソード端子とを有する第２ダイオードと、
一端が前記第１および第２ダイオードのカソード端子に接続され、他端が前記タップに接続されたコイルとをさらに備える。
【発明の効果】
【００２７】
上記第１の発明によれば、第１および第２スナバ回路を好適に設計し、１次巻線の好適な位置にタップを設けることにより、スイッチ素子の両端に大きなサージ電圧が印加されることを防止することができる。また、発熱を第１および第２スナバ回路に分散させて、出力電力を大きくすることができる。
【００２８】
上記第２の発明によれば、第１素子と第１本体部を用いて一端が第１節点に接続された第１スナバ回路を構成し、第２素子と第２本体部を用いて一端がタップに接続された第２スナバ回路を構成することにより、スイッチ素子の両端に大きなサージ電圧が印加されることを防止することができる。
【００２９】
上記第３〜第５のいずれかの発明によれば、第１スナバ回路の第１本体部と第２スナバ回路の第２本体部とを上記いずれかの態様に接続することにより、スイッチ素子の両端に大きなサージ電圧が印加されることを防止することができる。
【００３０】
上記第６の発明によれば、複数のタップに対応した複数の第２スナバ回路を設けることにより、スイッチ素子の両端に大きなサージ電圧が印加されることを防止する効果と、発熱を分散させて出力電力を大きくする効果とを高めることができる。
【００３１】
上記第７〜第９のいずれかの発明によれば、第１スナバ回路の第１本体部と複数の第２スナバ回路に含まれる複数の第２本体部とを上記いずれかの態様に接続することにより、スイッチ素子の両端に大きなサージ電圧が印加されることを防止する効果と、発熱を分散させて出力電力を大きくする効果とを高めることができる。
【００３２】
上記第１０の発明によれば、スイッチ素子がオフしたときに第１端子側から電流を流す第１および第２素子を用いて第１および第２スナバ回路を構成することにより、スイッチ素子の両端に大きなサージ電圧が印加されることを防止することができる。
【００３３】
上記第１１の発明によれば、第１および第２素子としてダイオードを用いることにより、スイッチ素子がオフしたときに、第１節点から第１スナバ回路の第１本体部に電流を流し、タップから第２スナバ回路の第２本体部に電流を流して、スイッチ素子の両端に大きなサージ電圧が印加されることを防止することができる。
【００３４】
上記第１２の発明によれば、第１および第２素子として整流用スイッチ素子を用いることにより、スイッチ素子がオフしたときに、第１節点から第１スナバ回路の第１本体部に電流を流し、タップから第２スナバ回路の第２本体部に電流を流して、スイッチ素子の両端に大きなサージ電圧が印加されることを防止することができる。
【００３５】
上記第１３の発明によれば、第１または第２本体部に抵抗器とコンデンサの並列接続回路を設けることにより、スイッチ素子がオフしたときにトランスの１次側回路に戻ってくるエネルギーをコンデンサに蓄積し、抵抗器を用いて熱に変換することができる。第１または第２本体部にツェナーダイオードを設けることにより、スイッチ素子がオフしたときに、第１または第２本体部の両端の電圧を所定以下に制限することができる。これにより、スイッチ素子の両端に大きなサージ電圧が印加されることを防止することができる。
【００３６】
上記第１４の発明によれば、第２ダイオードとコイルを設けて力率を改善した電源装置についても、一端が第１節点に接続された第１スナバ回路と一端がタップに接続された第２スナバ回路とを用いて、スイッチ素子の両端に大きなサージ電圧が印加されることを防止する効果と、発熱を分散させて出力電力を大きくする効果とを高めることができる。
【００３７】
上記第１５の発明によれば、第１および第２ダイオードとコイルを設けて力率を改善した電源装置についても、一端が第１節点に接続された第１スナバ回路と一端がタップに接続された第２スナバ回路とを用いて、スイッチ素子の両端に大きなサージ電圧が印加されることを防止する効果と、発熱を分散させて出力電力を大きくする効果とを高めることができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１の実施形態に係る電源装置の回路図である。
【図２】図１に示す電源装置のスイッチ素子の両端電圧の変化を示す波形図である。
【図３Ａ】第１の実施形態の第１変形例に係る電源装置の回路図である。
【図３Ｂ】第１の実施形態の第２変形例に係る電源装置の回路図である。
【図３Ｃ】第１の実施形態の第３変形例に係る電源装置の回路図である。
【図３Ｄ】第１の実施形態の第４変形例に係る電源装置の回路図である。
【図３Ｅ】第１の実施形態の第５変形例に係る電源装置の回路図である。
【図３Ｆ】第１の実施形態の第６変形例に係る電源装置の回路図である。
【図４】本発明の第２の実施形態に係る電源装置の回路図である。
【図５】図４に示す電源装置のＲＣ回路の回路図である。
【図６Ａ】第２の実施形態の第１変形例に係る電源装置のＲＣ回路の回路図である。
【図６Ｂ】第２の実施形態の第２変形例に係る電源装置のＲＣ回路の回路図である。
【図７】本発明の第３の実施形態に係る電源装置の回路図である。
【図８】本発明の第４の実施形態に係る電源装置の回路図である。
【図９】本発明の第５の実施形態に係る電源装置の回路図である。
【図１０】本発明の第６の実施形態に係る電源装置の回路図である。
【図１１】図１０に示す電源装置のタイミングチャートである。
【図１２Ａ】第６の実施形態の第１変形例に係る電源装置の回路図である。
【図１２Ｂ】第６の実施形態の第２変形例に係る電源装置の回路図である。
【図１３】本発明の第７の実施形態に係る電源装置の回路図である。
【図１４】フライバック方式の電源装置の一例を示す回路図である。
【図１５】従来の電源装置の回路図である。
【図１６】従来の電源装置の回路図である。
【図１７】図１４に示す電源装置のスイッチ素子の両端電圧の変化を示す波形図である。
【発明を実施するための形態】
【００３９】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る電源装置の回路図である。図１に示す電源装置１０は、トランスＴｒ１とスイッチ素子Ｑ１を含むフライバック方式のＤＣ／ＤＣコンバータである。電源装置１０は、入力端子Ｐ１、Ｐ２と出力端子Ｐ３、Ｐ４を有する。入力端子Ｐ１、Ｐ２には直流電源（図示せず）が接続され、出力端子Ｐ３、Ｐ４には負荷（図示せず）が接続される。電源装置１０は、入力端子Ｐ１、Ｐ２から入力された直流電圧を所定レベルの直流電圧に変換し、変換後の直流電圧を出力端子Ｐ３、Ｐ４から出力する。
【００４０】
電源装置１０は、トランスＴｒ１、スイッチ素子Ｑ１、ダイオードＤ１、Ｄ２、Ｅ１、抵抗器Ｒ１、Ｒ２、コンデンサＣ１、Ｃ２、および、電解コンデンサＣ３、Ｃ４を含んでいる。トランスＴｒ１は、１次巻線Ｗ１と２次巻線Ｗ２を含んでいる。２次巻線Ｗ２の巻き方向は、１次巻線Ｗ１の巻き方向の反対である。電源装置１０の１次側回路は、１次巻線Ｗ１、スイッチ素子Ｑ１、ダイオードＤ１、Ｄ２、抵抗器Ｒ１、Ｒ２、コンデンサＣ１、Ｃ２、および、電解コンデンサＣ３を含んでいる。電源装置１０の２次側回路は、２次巻線Ｗ２、ダイオードＥ１、および、電解コンデンサＣ４を含んでいる。
【００４１】
スイッチ素子Ｑ１には、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor ）が使用される。以下の説明では、スイッチ素子Ｑ１はＮチャネル型のＭＯＳＦＥＴであるとする。図１において、１次巻線Ｗ１の下端が接続された節点をＮ１、１次巻線Ｗ１の上端が接続された節点をＮ２という。
【００４２】
スイッチ素子Ｑ１は節点Ｎ１において１次巻線Ｗ１と直列に接続され、ダイオードＥ１は２次巻線Ｗ２と直列に接続される。より詳細には、節点Ｎ２は、入力端子Ｐ１に接続される。スイッチ素子Ｑ１の第１導通端子（図１では上側の端子。ＭＯＳＦＥＴのドレイン端子）は、節点Ｎ１に接続される。スイッチ素子Ｑ１の第２導通端子（ＭＯＳＦＥＴのソース端子）は、入力端子Ｐ２に接続される。２次巻線Ｗ２の一端（図１では上端）は、ダイオードＥ１のアノード端子に接続される。ダイオードＥ１のカソード端子は、出力端子Ｐ３に接続される。２次巻線Ｗ２の他端は、出力端子Ｐ４に接続される。電解コンデンサＣ３の両端は入力端子Ｐ１、Ｐ２にそれぞれ接続され、電解コンデンサＣ４の両端は出力端子Ｐ３、Ｐ４にそれぞれ接続される。
【００４３】
ダイオードＤ１のアノード端子は、節点Ｎ１に接続される。ダイオードＤ１のカソード端子は、抵抗器Ｒ１の一端（図１では下端）とコンデンサＣ１の一端（図１では下端）に接続される。抵抗器Ｒ１の他端、コンデンサＣ１の他端、抵抗器Ｒ２の一端、コンデンサＣ２の一端、および、ダイオードＤ２のカソード端子は、１個の節点に接続される。抵抗器Ｒ２の他端とコンデンサＣ２の他端は、節点Ｎ２に接続される。トランスＴｒ１は、１次巻線Ｗ１の途中に設けられたタップＴＰを有する。ダイオードＤ２のアノード端子は、タップＴＰに接続される。
【００４４】
電源装置１０は、以下のように動作する。スイッチ素子Ｑ１は、所定の周期でオン状態とオフ状態に切り替えられる。スイッチ素子Ｑ１がオン状態のときには、電解コンデンサＣ３と１次巻線Ｗ１とスイッチ素子Ｑ１を経由する電流が流れ、トランスＴｒ１にエネルギーが蓄積される。このとき、２次巻線Ｗ２には、１次巻線Ｗ１とは逆方向の電圧が発生する。２次巻線Ｗ２に発生した電圧をダイオードＥ１がブロックすることで、２次巻線Ｗ２には電流が流れない。スイッチ素子Ｑ１がオフ状態のときには、電解コンデンサＣ３からスイッチ素子Ｑ１に電流は流れず、トランスＴｒ１から２次側回路にエネルギーが供給される。このとき、２次巻線Ｗ２とダイオードＥ１を経由する電流が電解コンデンサＣ４へと流れる。電源装置１０の出力電圧（出力端子Ｐ３、Ｐ４間の電圧）は、ダイオードＥ１の順方向電圧と、入力電圧（入力端子Ｐ１、Ｐ２間の電圧）と、スイッチ素子Ｑ１のデューティー比（１周期のうちスイッチ素子Ｑ１がオン状態である期間の割合）とによって決定される。エネルギーは、主にトランスＴｒ１のギャップ（図示せず）に蓄積される。
【００４５】
スイッチ素子Ｑ１がオフしたときに、トランスＴｒ１の１次側回路に戻ってくるエネルギーを１次側回路で熱に変換するために、電源装置１０は２個のスナバ回路を有する。電源装置１０では、ダイオードＤ１、抵抗器Ｒ１、Ｒ２、および、コンデンサＣ１、Ｃ２が第１スナバ回路として機能し、ダイオードＤ２、抵抗器Ｒ２、および、コンデンサＣ２が第２スナバ回路として機能する。このように第１スナバ回路は、ダイオードＤ１、抵抗器Ｒ１とコンデンサＣ１の並列接続回路、および、抵抗器Ｒ２とコンデンサＣ２の並列接続回路を含み、第２スナバ回路は、ダイオードＤ２、および、抵抗器Ｒ２とコンデンサＣ２の並列接続回路を含んでいる。
【００４６】
第１スナバ回路は、一端が節点Ｎ１に接続され、スイッチ素子Ｑ１がオフしたときに節点Ｎ１側から電流が流れるように構成されている。第１スナバ回路は、アノード端子が節点Ｎ１に接続され、スイッチ素子Ｑ１がオフしたときにアノード側（節点Ｎ１側）から電流を流すダイオードＤ１を含んでいる。第２スナバ回路は、一端がタップＴＰに接続され、スイッチ素子Ｑ１がオフしたときにタップＴＰ側から電流が流れるように構成されている。第２スナバ回路は、アノード端子がタップＴＰに接続され、スイッチ素子Ｑ１がオフしたときにアノード側（タップＴＰ側）から電流を流すダイオードＤ２を含んでいる。
【００４７】
ダイオードＤ１は第１素子として機能し、ダイオードＤ２は第２素子として機能する。抵抗器Ｒ１とコンデンサＣ１の並列接続回路は第１本体部として機能し、抵抗器Ｒ２とコンデンサＣ２の並列接続回路は第２本体部として機能する。第１スナバ回路は、第１素子、第１本体部、および、第２本体部を含んでいる。第２スナバ回路は、第２素子、および、第２本体部を含んでいる。第１本体部の一端はダイオードＤ１のカソード端子に接続され、第１本体部の他端はダイオードＤ２のカソード端子と第２本体部の一端とに接続され、第２本体部の他端は節点Ｎ２に接続される。
【００４８】
図２は、スイッチ素子Ｑ１の両端電圧の変化を示す波形図である。上述したように、図１４に示す電源装置では、スイッチ素子Ｑｘの両端には、大きなサージ電圧が印加される（図１７を参照）。これに対して電源装置１０では、抵抗器Ｒ１、Ｒ２の抵抗とコンデンサＣ１、Ｃ２の容量とを好適に決定し、１次巻線Ｗ１の好適な位置にタップＴＰを設けることにより、スイッチ素子Ｑ１の両端に大きなサージ電圧が印加されることを防止することができる（図２を参照）。
【００４９】
また、図１４に示す電源装置では、１次側回路に戻ってくるエネルギーは１個のスナバ回路で吸収されるので、スナバ回路における発熱が大きい。これに対して電源装置１０では、１次側回路に戻ってくるエネルギーは２個のスナバ回路で吸収されるので、発熱を２個のスナバ回路に分散することができる。したがって、電源装置１０によれば、出力電力を大きくすることができる。
【００５０】
ここで、電源装置１０と図１６に示す電源装置との差異を説明する。上述したように、図１６に示す電源装置は、ダイオードＤ１ｚ、Ｄ２ｚなどを含むクランプ回路（スナバ回路とも呼ばれる）を用いて、ダイオードＤ３ｚ、Ｄ４ｚの電圧とスイッチ素子Ｑｚの電圧とをクランプする。これに対して、電源装置１０は、一端が節点Ｎ１に接続された第１スナバ回路に加えて、一端がトランスＴｒ１のタップＴＰに接続された第２スナバ回路を用いることにより、スイッチ素子Ｑ１の両端に大きなサージ電圧が印加されることを防止する。図１６に示す電源装置では、ダイオードＤ２ｚと抵抗器Ｒ２ｘとコンデンサＣ２ｚとからなるクランプ回路は、コイルＬｚに電流が流れている間はクランプ回路として機能しない。これに対して、電源装置１０では、ダイオードＤ１を含む第１スナバ回路とダイオードＤ２を含む第２スナバ回路とが、常に両方ともスナバ回路として機能する。
【００５１】
以上に示すように、本実施形態に係る電源装置１０は、フライバック方式の電源装置であって、一端が第１節点Ｎ１に接続され、他端が第２節点Ｎ２に接続された１次巻線Ｗ１と、２次巻線Ｗ２とを含むトランスＴｒ１と、第１節点Ｎ１において１次巻線Ｗ１と直列に接続されたスイッチ素子Ｑ１と、一端が第１節点Ｎ１に接続された第１スナバ回路と、一端が１次巻線Ｗ１の途中に設けられたタップＴＰに接続された第２スナバ回路とを備えている。
【００５２】
このため、第１および第２スナバ回路（具体的には、抵抗器Ｒ１、Ｒ２の抵抗とコンデンサＣ１、Ｃ２の容量）を好適に設計し、１次巻線Ｗ１の好適な位置にタップＴＰを設けることにより、スイッチ素子Ｑ１の両端に大きなサージ電圧が印加されることを防止することができる。また、発熱を第１および第２スナバ回路に分散させて、出力電力を大きくすることができる。
【００５３】
また、第１スナバ回路は、第１節点Ｎ１に接続された第１端子（アノード端子）を有する第１素子（ダイオードＤ１）と、一端が第１素子の第２端子（カソード端子）に接続された第１本体部（抵抗器Ｒ１とコンデンサＣ１の並列接続回路）とを含み、第２スナバ回路は、タップＴＰに接続された第１端子を有する第２素子（ダイオードＤ２）と、一端が第２素子の第２端子に接続された第２本体部（抵抗器Ｒ２とコンデンサＣ２の並列接続回路）とを含んでいる。したがって、第１素子と第１本体部を用いて一端が第１節点Ｎ１に接続された第１スナバ回路を構成し、第２素子と第２本体部を用いて一端がタップＴＰに接続された第２スナバ回路を構成することにより、スイッチ素子Ｑ１の両端に大きなサージ電圧が印加されることを防止することができる。
【００５４】
また、第１スナバ回路は第２本体部をさらに含み、第１本体部の他端は第２素子の第２端子（ダイオードＤ２のカソード端子）と第２本体部の一端とに接続され、第２本体部の他端は第２節点Ｎ２に接続されている。このように第１スナバ回路の第１本体部と第２スナバ回路の第２本体部と接続することにより、スイッチ素子Ｑ１の両端に大きなサージ電圧が印加されることを防止することができる。
【００５５】
また、第１および第２素子は、第１端子としてアノード端子を有し、第２端子としてカソード端子を有するダイオードであり、スイッチ素子Ｑ１がオフしたときに第１端子側（アノード側）から電流を流す。このため、スイッチ素子Ｑ１がオフしたときに、第１節点Ｎ１から第１本体部に電流が流れ、タップＴＰから第２本体部に電流が流れる。このような第１および第２素子を用いて第１および第２スナバ回路を構成することにより、スイッチ素子Ｑ１の両端に大きなサージ電圧が印加されることを防止することができる。
【００５６】
また、第１本体部は抵抗器Ｒ１とコンデンサＣ１の並列接続回路を含み、第２本体部は抵抗器Ｒ２とコンデンサＣ２の並列接続回路を含んでいる。このように第１および第２本体部に抵抗器とコンデンサの並列接続回路を設けることにより、スイッチ素子Ｑ１がオフしたときにトランスＴｒ１の１次側回路に戻ってくるエネルギーをコンデンサＣ１、Ｃ２に蓄積し、抵抗器Ｒ１、Ｒ２を用いて熱に変換することができる。これにより、スイッチ素子Ｑ１の両端に大きなサージ電圧が印加されることを防止することができる。
【００５７】
本実施形態に係る電源装置１０については、以下の変形例を構成することができる。図３Ａ〜図３Ｆは、それぞれ、第１〜第６変形例に係る電源装置の回路図である。第１および第２変形例に係る電源装置は、電源装置１０とは異なる２個のスナバ回路を備えている。第３〜第６変形例に係る電源装置は、電源装置１０に１個以上のコンデンサを追加したものである。
【００５８】
第１変形例に係る電源装置１１（図３Ａ）では、抵抗器Ｒ１の他端とコンデンサＣ１の他端は、抵抗器Ｒ２の他端とコンデンサＣ２の他端と共に、節点Ｎ２に接続される。ダイオードＤ２のカソード端子は、抵抗器Ｒ２の一端とコンデンサＣ２の一端に接続される。ダイオードＤ１と抵抗器Ｒ１とコンデンサＣ１とは第１スナバ回路として機能し、ダイオードＤ２と抵抗器Ｒ２とコンデンサＣ２とは第２スナバ回路として機能する。
【００５９】
第２変形例に係る電源装置１２（図３Ｂ）では、抵抗器Ｒ１の他端とコンデンサＣ１の他端は、ダイオードＤ２のアノード端子と共に、１次巻線Ｗ１のタップＴＰに接続される。ダイオードＤ２のカソード端子は、抵抗器Ｒ２の一端とコンデンサＣ２の一端に接続される。ダイオードＤ１と抵抗器Ｒ１とコンデンサＣ１とは第１スナバ回路として機能し、ダイオードＤ２と抵抗器Ｒ２とコンデンサＣ２とは第２スナバ回路として機能する。
【００６０】
電源装置１１、１２でも、ダイオードＤ１は第１素子として機能し、ダイオードＤ２は第２素子として機能し、抵抗器Ｒ１とコンデンサＣ１の並列接続回路は第１本体部として機能し、抵抗器Ｒ２とコンデンサＣ２の並列接続回路は第２本体部として機能する。第１本体部の一端（抵抗器Ｒ１とコンデンサＣ１の一端）は第１素子の第２端子（ダイオードＤ１のカソード端子）に接続され、第２本体部の一端（抵抗器Ｒ２とコンデンサＣ２の一端）は第２素子の第２端子（ダイオードＤ２のカソード端子）に接続されている。電源装置１１では、第１および第２本体部の他端（抵抗器Ｒ１、Ｒ２とコンデンサＣ１、Ｃ２の他端）は、第２節点Ｎ２に接続されている。電源装置１２では、第１本体部の他端（抵抗器Ｒ１とコンデンサＣ１の他端）はタップＴＰと第２素子の第１端子（ダイオードＤ２のアノード端子）とに接続され、第２本体部の他端（抵抗器Ｒ２とコンデンサＣ２の他端）は第２節点Ｎ２に接続されている。電源装置１１、１２によれば、電源装置１０と同じ効果が得られる。
【００６１】
第３変形例に係る電源装置１３（図３Ｃ）は、スイッチ素子Ｑ１と並列に接続されたコンデンサＣ１１を有する。第４変形例に係る電源装置１４（図３Ｄ）は、ダイオードＤ１と並列に接続されたコンデンサＣ１２と、ダイオードＤ２と並列に接続されたコンデンサＣ１３とを有する。第５変形例に係る電源装置１５（図３Ｅ）は、ダイオードＤ１のカソード端子と節点Ｎ２との間に接続されたコンデンサＣ１４、ダイオードＤ２のアノード端子と節点Ｎ２との間に接続されたコンデンサＣ１５、および、ダイオードＤ２のアノード端子と節点Ｎ１との間に接続されたコンデンサＣ１６を有する。第６変形例に係る電源装置１６（図３Ｆ）は、ダイオードＤ２のアノード端子と入力端子Ｐ２との間に接続されたコンデンサＣ１７を有する。
【００６２】
また、変形例に係る電源装置は、コンデンサＣ１１〜Ｃ１７の中から任意に選択した１個以上７個以下のコンデンサを有していてもよい。また、第１および第２変形例に係る電源装置１１、１２にコンデンサＣ１１〜Ｃ１７の中から任意に選択した１個以上７個以下のコンデンサを追加してもよい。このように電源装置１０〜１２にコンデンサＣ１１〜Ｃ１７を追加することにより、スイッチ素子Ｑ１がオフしたときに発生するサージ電圧のリンギングの周波数を調節することができる。
【００６３】
また、変形例に係る電源装置は、ダイオードＤ１、Ｄ２の前段、後段、または、その両方に、フェライトビーズなどのインダクタ素子、抵抗器、または、その両方を有していてもよい。これにより、ダイオードＤ１、Ｄ２を流れる電流の急激な変化に対応することができる。
【００６４】
（第２の実施形態）
図４は、本発明の第２の実施形態に係る電源装置の回路図である。図４に示す電源装置２０は、第１の実施形態に係る電源装置１０と同じ構成を有するフライバック方式のＤＣ／ＤＣコンバータである。電源装置２０は、ｎ個（ｎは３以上の整数）のスナバ回路を備えている。以下に示す各実施形態において、先に述べた実施形態と同一の構成要素については、同一の参照符号を付して説明を省略する。以下、第１の実施形態との差異を説明する。
【００６５】
電源装置２０は、トランスＴｒ１、スイッチ素子Ｑ１、（ｎ＋１）個のダイオードＤ１〜Ｄｎ、Ｅ１、ＲＣ回路２１、および、電解コンデンサＣ３、Ｃ４を含んでいる。電源装置２０の１次側回路は、トランスＴｒ１の１次巻線Ｗ１、スイッチ素子Ｑ１、ｎ個のダイオードＤ１〜Ｄｎ、ＲＣ回路２１、および、電解コンデンサＣ３を含んでいる。電源装置２０の２次側回路は、電源装置１０の２次側回路と同じである。電源装置２０では、トランスＴｒ１は、１次巻線Ｗ１の途中に設けられた（ｎ−１）個のタップＴＰ２〜ＴＰｎを有する。ダイオードＤ１のアノード端子は節点Ｎ１に接続され、ダイオードＤ２〜Ｄｎのアノード端子はタップＴＰ２〜ＴＰｎにそれぞれ接続される。
【００６６】
図５は、ＲＣ回路２１の回路図である。図５に示すように、ＲＣ回路２１は、ｎ個の抵抗器Ｒ１〜Ｒｎとｎ個のコンデンサＣ１〜Ｃｎを含んでいる。ダイオードＤ１のカソード端子は、抵抗器Ｒ１の一端（図５では下端）とコンデンサＣ１の一端（図５では下端）に接続される。ダイオードＤ２のカソード端子は、抵抗器Ｒ１の他端、コンデンサＣ１の他端、抵抗器Ｒ２の一端、および、コンデンサＣ２の一端に接続される。同様に３以上ｎ以下の整数ｉについて、ダイオードＤｉのカソード端子は、抵抗器Ｒｉ−１の他端、コンデンサＣｉ−１の他端、抵抗器Ｒｉの一端、および、コンデンサＣｉの一端に接続される。抵抗器Ｒｎの他端とコンデンサＣｎの他端は、節点Ｎ２に接続される。
【００６７】
ダイオードＤ１、抵抗器Ｒ１〜Ｒｎ、および、コンデンサＣ１〜Ｃｎは、第１スナバ回路として機能する。ダイオードＤ２、抵抗器Ｒ２〜Ｒｎ、および、コンデンサＣ２〜Ｃｎは、第２スナバ回路として機能する。同様に３以上ｎ以下の整数ｉについて、ダイオードＤｉ、抵抗器Ｒｉ〜Ｒｎ、および、コンデンサＣｉ〜Ｃｎは、第２スナバ回路として機能する。このように電源装置２０は、第１スナバ回路と、（ｎ−１）個のタップに対応した（ｎ−１）個の第２スナバ回路とを備えている。
【００６８】
ダイオードＤ１は第１素子として機能し、ダイオードＤ２〜Ｄｎはそれぞれ第２素子として機能する。抵抗器Ｒ１とコンデンサＣ１の並列接続回路は第１本体部として機能し、２以上ｎ以下の整数について、抵抗器ＲｉとコンデンサＣｉの並列接続回路は第２本体部として機能する。（ｎ−１）個の第２スナバ回路は、対応するタップＴＰ２〜ＴＰｎの位置に従い順序付けられる。第１スナバ回路は、第１素子、第１本体部、および、すべての第２本体部（（ｎ−１）個の第２本体部）を含んでいる。各第２スナバ回路は、第２素子、対応する第２本体部、および、後方の第２スナバ回路に含まれる第２本体部を含んでいる。なお、対応する第２本体部とは、第２スナバ回路に含まれる１個以上の第２本体部のうち、１つ後の第２スナバ回路に含まれない第２本体部をいう。
【００６９】
第１本体部の一端はダイオードＤ１のカソード端子に接続され、第１本体部の他端は最初の第２スナバ回路に含まれるダイオードＤ２のカソード端子と、最初の第２スナバ回路に対応する第２本体部の一端とに接続されている。最後以外の第２スナバ回路に対応する第２本体部の他端は、１つ後の第２スナバ回路に含まれるダイオードのカソード端子と、１つ後の第２スナバ回路に対応する第２本体部の一端とに接続されている。最後の第２スナバ回路に対応する第２本体部の他端は、第２節点Ｎ２に接続されている。
【００７０】
電源装置２０では、抵抗器Ｒ１〜Ｒｎの抵抗とコンデンサＣ１〜Ｃｎの容量とを好適に決定し、１次巻線Ｗ１の好適な位置にタップＴＰ２〜ＴＰｎを設けることにより、スイッチ素子Ｑ１の両端に大きなサージ電圧が印加されることを防止することができる。
【００７１】
また、１次側回路に戻ってくるエネルギーをｎ個のスナバ回路で吸収することにより、発熱をｎ個のスナバ回路に分散し、出力電力を大きくすることができる。電源装置２０によれば、複数のタップＴＰ２〜ＴＰｎに対応した複数の第２スナバ回路を設けることにより、スイッチ素子Ｑ１の両端に大きなサージ電圧が印加されることを防止する効果と、発熱を分散させて出力電力を大きくする効果とを高めることができる。
【００７２】
以上に示すように、本実施形態に係る電源装置２０では、トランスＴｒ１は、１次巻線Ｗ１の途中に設けられた複数のタップＴＰ２〜ＴＰｎを有している。電源装置２０は、複数のタップＴＰ２〜ＴＰｎに対応した複数の第２スナバ回路を備えている。したがって、電源装置２０によれば、複数のタップＴＰ２〜ＴＰｎに対応した複数の第２スナバ回路を設けることにより、スイッチ素子Ｑ１の両端に大きなサージ電圧が印加されることを防止する効果と、発熱を分散させて出力電力を大きくする効果とを高めることができる。
【００７３】
また、複数の第２スナバ回路は、対応するタップＴＰ２〜ＴＰｎの位置に従い順序付けられ、第１スナバ回路はすべての第２本体部を含み、各第２スナバ回路は、後方の第２スナバ回路に含まれる第２本体部を含んでいる。第１本体部の他端（抵抗器Ｒ１とコンデンサＣ１の他端）は、最初の第２スナバ回路に含まれる第２素子の第２端子（ダイオードＤ２のカソード端子）と、最初の第２スナバ回路に対応する第２本体部の一端（抵抗器Ｒ２とコンデンサＣ２の一端）とに接続されている。最後以外の第２スナバ回路に対応する第２本体部の他端（抵抗器ＲｉとコンデンサＣｉの他端）は、１つ後の第２スナバ回路に含まれる第２素子の第２端子（ダイオードＤｉ＋１のカソード端子）と、１つ後の第２スナバ回路に対応する第２本体部の一端（抵抗器Ｒｉ＋１とコンデンサＣｉ＋１の一端）とに接続されている。最後の第２スナバ回路に対応する第２本体部の他端（抵抗器ＲｎとコンデンサＣｎの他端）は、第２節点Ｎ２に接続されている。
【００７４】
このように第１スナバ回路の第１本体部と複数の第２スナバ回路に含まれる複数の第２本体部とを接続することにより、スイッチ素子Ｑ１の両端に大きなサージ電圧が印加されることを防止する効果と、発熱を分散させて出力電力を大きくする効果とを高めることができる。
【００７５】
本実施形態に係る電源装置２０については、以下の変形例を構成することができる。図６Ａおよび図６Ｂは、それぞれ、第１および第２変形例に係る電源装置のＲＣ回路の回路図である。図６Ａおよび図６Ｂに示すＲＣ回路２２、２３は、ｎ個の抵抗器Ｒ１〜Ｒｎとｎ個のコンデンサＣ１〜Ｃｎを含んでいる。
【００７６】
第１変形例に係るＲＣ回路２２（図６Ａ）では、１以上ｎ以下の整数ｉについて、ダイオードＤｉのカソード端子は、抵抗器Ｒｉの一端とコンデンサＣｉの一端に接続される。抵抗器Ｒｉの他端とコンデンサＣｉの他端は、節点Ｎ２に接続される。第２変形例に係るＲＣ回路２３（図６Ｂ）では、ダイオードＤ１のカソード端子は、抵抗器Ｒ１の一端とコンデンサＣ１の一端に接続される。１以上（ｎ−１）以下の整数ｉについて、抵抗器Ｒｉの他端とコンデンサＣｉの他端は、トランスＴｒ１のタップＴＰｉ＋１とダイオードＤｉ＋１のアノード端子とに接続される。抵抗器Ｒｎの他端とコンデンサＣｎの他端は、節点Ｎ２に接続される。第１および第２変形例に係る電源装置では、ダイオードＤ１と抵抗器Ｒ１とコンデンサＣ１とは第１スナバ回路として機能し、２以上ｎ以下の整数ｉについて、ダイオードＤｉと抵抗器ＲｉとコンデンサＣｉとは第２スナバ回路として機能する。
【００７７】
第１および第２変形例に係る電源装置でも、ダイオードＤ１は第１素子として機能し、ダイオードＤ２〜Ｄｎはそれぞれ第２素子として機能する。抵抗器Ｒ１とコンデンサＣ１の並列接続回路は第１本体部として機能し、２以上ｎ以下の整数について、抵抗器ＲｉとコンデンサＣｉの並列接続回路は第２本体部として機能する。第１本体部の一端（抵抗器Ｒ１とコンデンサＣ１の一端）は、第１素子の第２端子（ダイオードＤ１のカソード端子）に接続されている。タップＴＰｉに対応する第２スナバ回路の第２本体部の一端（抵抗器ＲｉとコンデンサＣｉの一端）は、第１素子の第２端子（ダイオードＤｉのカソード端子）に接続されている。
【００７８】
第１変形例に係る電源装置では、第１本体部の他端とすべての第２本体部の他端（抵抗器Ｒ１〜ＲｎとコンデンサＣ１〜Ｃｎの他端）とは、第２節点Ｎ２に接続されている。第２変形例に係る電源装置では、複数の第２スナバ回路は、対応するタップＴＰ２〜ＴＰｎの位置に従い順序づけられ、第１本体部の他端（抵抗器Ｒ１とコンデンサＣ１の他端）は、最初の第２スナバ回路に対応するタップＴＰ２と、最初の第２スナバ回路に含まれる第２素子の第１端子（ダイオードＤ２のアノード端子）とに接続され、最後以外の第２スナバ回路に含まれる第２本体部の他端（抵抗器ＲｉとコンデンサＣｉの他端）は、１つ後の第２スナバ回路に対応するタップＴＰｉ＋１と、１つ後の第２スナバ回路に含まれる第２素子の第１端子（ダイオードＤｉ＋１のアノード端子）とに接続され、最後の第２スナバ回路に含まれる第２本体部の他端（抵抗器ＲｎとコンデンサＣｎの他端）は、第２節点Ｎ２に接続されている。第１および第２変形例に係る電源装置によれば、電源装置２０と同じ効果が得られる。
【００７９】
（第３の実施形態）
図７は、本発明の第３の実施形態に係る電源装置の回路図である。図７に示す電源装置３０は、トランスＴｒ１とスイッチ素子Ｑ１を含むフライバック方式のＡＣ／ＤＣコンバータである。電源装置３０は、入力端子Ｐ１、Ｐ２と出力端子Ｐ３、Ｐ４を有する。入力端子Ｐ１、Ｐ２には交流電源９が接続され、出力端子Ｐ３、Ｐ４には負荷（図示せず）が接続される。電源装置３０は、入力端子Ｐ１、Ｐ２から入力された交流電圧を所定レベルの直流電圧に変換して、変換後の直流電圧を出力端子Ｐ３、Ｐ４から出力する。電源装置３０は、２個のスナバ回路を備えている。２個のスナバ回路の構成は、第１の実施形態に係る電源装置１０の２個のスナバ回路の構成と同じである。
【００８０】
電源装置３０は、入力フィルタ３１、ダイオードブリッジ３２、トランスＴｒ１、スイッチ素子Ｑ１、ダイオードＤ１、Ｄ２、Ｅ１〜Ｅ３、抵抗器Ｒ１、Ｒ２、コンデンサＣ１、Ｃ２、Ｃ５、電解コンデンサＣ３、Ｃ４、および、コイルＬ１を含んでいる。電源装置３０の１次側回路は、入力フィルタ３１、ダイオードブリッジ３２、トランスＴｒ１の１次巻線Ｗ１、スイッチ素子Ｑ１、ダイオードＤ１、Ｄ２、Ｅ２、Ｅ３、抵抗器Ｒ１、Ｒ２、コンデンサＣ１、Ｃ２、Ｃ５、電解コンデンサＣ３、および、コイルＬ１を含んでいる。電源装置３０の２次側回路は、電源装置１０の２次側回路と同じである。
【００８１】
ダイオードブリッジ３２の２個の入力端子は、入力フィルタ３１を介して交流電源９の両端にそれぞれ接続される。ダイオードブリッジ３２の第１出力端子（図７では上側の端子）は、ダイオードＥ２、Ｅ３のアノード端子に接続される。ダイオードＥ３のカソード端子には、電源装置１０において入力端子Ｐ１に接続された端子（節点Ｎ２など）が接続される。ダイオードブリッジ３２の第２出力端子には、電源装置１０において入力端子Ｐ２に接続された端子（スイッチ素子Ｑ１の他端など）が接続される。
【００８２】
１次巻線Ｗ１、スイッチ素子Ｑ１、ダイオードＤ１、Ｄ２、抵抗器Ｒ１、Ｒ２、コンデンサＣ１、Ｃ２、および、電解コンデンサＣ３は、電源装置１０と同様の態様に接続される。コンデンサＣ５の両端は、ダイオードブリッジ３２の２個の出力端子にそれぞれ接続される。ダイオードＥ２のカソード端子は、コイルＬ１の一端（図７では左端）に接続される。コイルＬ１の他端は、ダイオードＤ２のアノード端子と共に、トランスＴｒ１のタップＴＰに接続される。
【００８３】
電源装置３０には、ダイオードブリッジ３２の第１出力端子と１次巻線Ｗ１の一端との間にダイオードＥ３が設けられ、ダイオードブリッジ３２の第１出力端子と１次巻線Ｗ１のタップＴＰとの間に直列に接続されたダイオードＥ２とコイルＬ１が設けられている。このようにダイオードＥ２とコイルＬ１を設けることにより、電源装置３０の力率を改善することができる。
【００８４】
以上に示すように、本実施形態に係る電源装置３０は、ダイオードブリッジ３２と、ダイオードブリッジ３２の第１出力端子に接続されたアノード端子と、第２節点Ｎ２に接続されたカソード端子とを有する第１ダイオードＥ３と、ダイオードブリッジ３２の第１出力端子に接続されたアノード端子を有する第２ダイオードＥ２と、一端が第２ダイオードＥ２のカソード端子に接続され、他端がタップＴＰに接続されたコイルＬ１とを備えている。したがって、第２ダイオードＥ２とコイルＬ１を設けて力率を改善した電源装置３０についても、一端が第１節点Ｎ１に接続された第１スナバ回路と、一端がタップＴＰに接続された第２スナバ回路とを用いて、スイッチ素子Ｑ１の両端に大きなサージ電圧が印加されることを防止することができる。
【００８５】
（第４の実施形態）
図８は、本発明の第４の実施形態に係る電源装置の回路図である。図８に示す電源装置４０は、第３の実施形態に係る電源装置３０と同じ構成を有するフライバック方式のＡＣ／ＤＣコンバータである。電源装置４０は、ｎ個（ｎは３以上の整数）のスナバ回路を備えている。ｎ個のスナバ回路の構成は、第２の実施形態に係る電源装置２０のｎ個のスナバ回路の構成と同じである。
【００８６】
電源装置４０は、入力フィルタ３１、ダイオードブリッジ３２、トランスＴｒ１、スイッチ素子Ｑ１、（ｎ＋３）個のダイオードＤ１〜Ｄｎ、Ｅ１〜Ｅ３、ＲＣ回路２１、電解コンデンサＣ３、Ｃ４、コンデンサＣ５、および、コイルＬ１を含んでいる。電源装置４０の１次側回路は、入力フィルタ３１、ダイオードブリッジ３２、トランスＴｒ１の１次巻線Ｗ１、スイッチ素子Ｑ１、（ｎ＋２）個のダイオードＤ１〜Ｄｎ、Ｅ２、Ｅ３、ＲＣ回路２１、電解コンデンサＣ３、コンデンサＣ５、および、コイルＬ１を含んでいる。電源装置４０の２次側回路は、第１の実施形態に係る電源装置１０の２次側回路と同じである。
【００８７】
入力フィルタ３１、ダイオードブリッジ３２、１次巻線Ｗ１、スイッチ素子Ｑ１、ダイオードＥ２、Ｅ３、電解コンデンサＣ３、コンデンサＣ５、および、コイルＬ１は、第３の実施形態に係る電源装置３０と同じ態様に接続される。ダイオードＤ１〜ＤｎとＲＣ回路２１は、電源装置２０と同じ態様に接続される。
【００８８】
このように本実施形態に係る電源装置４０は、電源装置３０に含まれる２個のスナバ回路を電源装置２０に含まれるｎ個のスナバ回路に置換することにより構成される。したがって、第２ダイオードＥ２とコイルＬ１を設けて力率を改善した電源装置４０についても、スイッチ素子Ｑ１の両端に大きなサージ電圧が印加されることを防止する効果と、発熱を分散させて出力電力を大きくする効果とを高めることができる。
【００８９】
（第５の実施形態）
図９は、本発明の第５の実施形態に係る電源装置の回路図である。図９に示す電源装置５０は、トランスＴｒ１とスイッチ素子Ｑ１を含むフライバック方式のＡＣ／ＤＣコンバータである。電源装置５０は、第４の実施形態に係る電源装置４０において、ダイオードＥ２、Ｅ３の接続形態を変更したものである。以下、電源装置４０との差異を説明する。
【００９０】
電源装置５０では、ダイオードＥ３のアノード端子は、ダイオードブリッジ３２の第１入力端子（図９では入力フィルタ３１に接続された端子のうち上側の端子）に接続される。ダイオードＥ２のアノード端子は、ダイオードブリッジ３２の第２入力端子に接続される。ダイオードＥ２、Ｅ３のカソード端子は、コイルＬ１の一端（図９では左側の端子）に接続される。コイルＬ１の他端は、ダイオードＤｉのアノード端子と共に、トランスＴｒ１のタップＴＰｉに接続される。
【００９１】
電源装置５０には、ダイオードブリッジ３２の第１入力端子に接続されたアノード端子を有するダイオードＥ３と、ダイオードブリッジ３２の第２入力端子に接続されたアノード端子を有するダイオードＥ２と、ダイオードＥ２、Ｅ３のカソード端子と１次巻線Ｗ１のタップＴＰｉとの間に接続されたコイルＬ１とが設けられている。このようにダイオードＥ２、Ｅ３とコイルＬ１を設けることにより、電源装置５０の力率を改善することができる。
【００９２】
以上に示すように、本実施形態に係る電源装置５０は、ダイオードブリッジ３２と、ダイオードブリッジ３２の第１入力端子に接続されたアノード端子を有する第１ダイオードＥ３と、ダイオードブリッジ３２の第２入力端子に接続されたアノード端子と、第１ダイオードＥ３のカソード端子に接続されたカソード端子とを有する第２ダイオードＥ２と、一端が第１および第２ダイオードＥ３、Ｅ２のカソード端子に接続され、他端がタップＴＰｉに接続されたコイルＬ１とを備えている。したがって、第１ダイオードＥ３と第２ダイオードＥ２とコイルＬ１とを設けて力率を改善した電源装置５０についても、一端が第１節点Ｎ１に接続された第１スナバ回路と、一端がタップＴＰｉに接続された第２スナバ回路とを用いて、スイッチ素子Ｑ１の両端に大きなサージ電圧が印加されることを防止する効果と、発熱を分散させて出力電力を大きくする効果とを高めることができる。
【００９３】
（第６の実施形態）
図１０は、本発明の第６の実施形態に係る電源装置の回路図である。図１０に示す電源装置６０は、第１の実施形態に係る電源装置１０と同じ構成を有するフライバック方式のＤＣ／ＤＣコンバータである。電源装置６０は、電源装置１０においてダイオードＤ１、Ｄ２をそれぞれスイッチ素子Ｑ１１、Ｑ１２に置換したものである。
【００９４】
スイッチ素子Ｑ１１、Ｑ１２には、例えば、ＭＯＳＦＥＴが使用される。以下の説明では、スイッチ素子Ｑ１１、Ｑ１２はＮチャネル型のＭＯＳＦＥＴであるとする。スイッチ素子Ｑ１１の第１導通端子（図１０では右側の端子。ＭＯＳＦＥＴのドレイン端子）は、節点Ｎ１に接続される。スイッチ素子Ｑ１１の第２導通端子（ＭＯＳＦＥＴのソース端子）は、コンデンサＣ１の一端（図１０では下端）に接続される。スイッチ素子Ｑ１２の第１導通端子は、トランスＴｒ１のタップＴＰに接続される。コンデンサＣ１の他端、コンデンサＣ２の一端、および、スイッチ素子Ｑ１２の第２導通端子は、１個の節点に接続される。コンデンサＣ２の他端は、節点Ｎ２に接続される。
【００９５】
図１１は、電源装置６０のタイミングチャートである。図１１には、スイッチ素子Ｑ１、Ｑ１１、Ｑ１２の制御信号（ＭＯＳＦＥＴのゲート信号）の変化が記載されている。スイッチ素子Ｑ１、Ｑ１１、Ｑ１２は、制御信号がハイレベルのときにオンし、制御信号がローレベルのときにオフする。スイッチ素子Ｑ１は、所定の周期でオン状態とオフ状態に切り替えられる。スイッチ素子Ｑ１１、Ｑ１２は、スイッチ素子Ｑ１のオフ期間の一部でオンする。なお、スイッチ素子Ｑ１２をスイッチ素子Ｑ１１と同じタイミングでオン状態とオフ状態に切り替えてもよい。
【００９６】
電源装置６０では、スイッチ素子Ｑ１１と抵抗器Ｒ１、Ｒ２とコンデンサＣ１、Ｃ２が第１スナバ回路として機能し、スイッチ素子Ｑ１２と抵抗器Ｒ２とコンデンサＣ２が第２スナバ回路として機能する。このように第１スナバ回路は、スイッチ素子Ｑ１１、抵抗器Ｒ１とコンデンサＣ１の並列接続回路、および、抵抗器Ｒ２とコンデンサＣ２の並列接続回路を含み、第２スナバ回路は、スイッチ素子Ｑ１２、および、抵抗器Ｒ２とコンデンサＣ２の並列接続回路を含んでいる。
【００９７】
第１スナバ回路は、一端が節点Ｎ１に接続され、スイッチ素子Ｑ１がオフすると、節点Ｎ１側からボディダイオードを通して電流が流れるスイッチ素子Ｑ１１を含んでいる。また、スイッチ素子Ｑ１１をオン状態に制御することにより、ボディダイオードを通さず、チャネルを通して電流を流し、損失を低減することができる。第２スナバ回路は、一端がタップＴＰに接続され、スイッチ素子Ｑ１がオフすると、タップＴＰ側からボディダイオードを通して電流が流れるスイッチ素子Ｑ１２を含んでいる。また、スイッチ素子Ｑ１２をオン状態に制御することにより、ボディダイオードを通さず、チャネルを通して電流を流し、損失を低減することができる。
【００９８】
スイッチ素子Ｑ１１は第１素子として機能し、スイッチ素子Ｑ１２は第２素子として機能する。これ以外の点では、電源装置６０における第１および第２スナバ回路の構成、並びに、第１および第２本体部の接続形態は、電源装置１０と同じである。
【００９９】
電源装置６０では、電源装置１０と同様に、抵抗器Ｒ１、Ｒ２の抵抗とコンデンサＣ１、Ｃ２の容量とを好適に決定し、１次巻線Ｗ１の好適な位置にタップＴＰを設けることにより、スイッチ素子Ｑ１の両端に大きなサージ電圧が印加されることを防止することができる。また、発熱を２個のスナバ回路に分散させて、出力電力を大きくすることができる。
【０１００】
以上に示すように、本実施形態に係る電源装置６０では、第１および第２素子は、第１および第２端子として導通端子を有し、スイッチ素子Ｑ１のオフ期間の一部でオンする整流用スイッチ素子（スイッチ素子Ｑ１１、Ｑ１２）である。このように第１および第２素子として整流用スイッチ素子を用いることにより、スイッチ素子Ｑ１がオフしたときに、第１節点Ｎ１から第１スナバ回路の第１本体部に電流を流し、タップＴＰから第２スナバ回路の第２本体部に電流を流して、スイッチ素子Ｑ１の両端に大きなサージ電圧が印加されることを防止することができる。
【０１０１】
本実施形態に係る電源装置６０については、以下の変形例を構成することができる。図１２Ａおよび図１２Ｂは、それぞれ、第１および第２変形例に係る電源装置の回路図である。第１および第２変形例に係る電源装置は、図１１に示すタイミングチャートに従い動作する。
【０１０２】
第１変形例に係る電源装置６１（図１２Ａ）は、第１の実施形態の第１変形例に係る電源装置１１（図３Ａ）において、ダイオードＤ１、Ｄ２をそれぞれスイッチ素子Ｑ１１、Ｑ１２に置換したものでる。第２変形例に係る電源装置６２（図１２Ｂ）は、第１の実施形態の第１変形例に係る電源装置１２（図３Ｂ）において、ダイオードＤ１、Ｄ２をそれぞれスイッチ素子Ｑ１１、Ｑ１２に置換したものである。電源装置６１、６２によれば、電源装置６０と同じ効果が得られる。
【０１０３】
（第７の実施形態）
図１３は、本発明の第７の実施形態に係る電源装置の回路図である。図１３に示す電源装置７０は、第１の実施形態に係る電源装置１０と同じ構成を有するフライバック方式のＤＣ／ＤＣコンバータである。電源装置７０は、電源装置１０において抵抗器Ｒ２とコンデンサＣ２をツェナーダイオードＺＤ１に置換したものである。
【０１０４】
ツェナーダイオードＺＤ１は、ダイオードＤ１、Ｄ２と逆接続される。より詳細には、電源装置７０では、抵抗器Ｒ１の他端、コンデンサＣ１の他端、ツェナーダイオードＺＤ１のカソード端子、および、ダイオードＤ２のカソード端子は、１個の節点に接続される。ツェナーダイオードＺＤ１のアノード端子は、節点Ｎ２に接続される。ツェナーダイオードＺＤ１は、第２スナバ回路の第２本体部として機能する。ツェナーダイオードＺＤ１は、スイッチ素子Ｑ１がオフしたときに、第２スナバ回路の両端の電圧を所定以下に制限する。これにより、スイッチ素子Ｑ１の両端に大きなサージ電圧が印加されることを防止することができる。
【０１０５】
以上に示すように、本実施形態に係る電源装置７０では、第１スナバ回路の第１本体部は抵抗器Ｒ１とコンデンサＣ１の並列接続回路を含み、第２スナバ回路の第２本体部はツェナーダイオードＺＤ１を含んでいる。第１本体部に抵抗器Ｒ１とコンデンサＣ１の並列接続回路を設けることにより、スイッチ素子Ｑ１がオフしたときにトランスＴｒ１の１次側回路に戻ってくるエネルギーをコンデンサＣ１に蓄積し、抵抗器Ｒ１を用いて熱に変換することができる。第２本体部にツェナーダイオードＺＤ１を設けることにより、第２本体部の両端の電圧を所定以下に制限することができる。これにより、スイッチ素子Ｑ１の両端に大きなサージ電圧が印加されることを防止することができる。
【０１０６】
本実施形態に係る電源装置７０については、以下の変形例を構成することができる。ここまでに述べた電源装置では、スナバ回路は、本体部として抵抗器とコンデンサの並列接続回路を含むことした。変形例に係る電源装置は、抵抗器とコンデンサの並列接続回路をツェナーダイオードに置換することにより得られる。置換される抵抗器とコンデンサの並列接続回路の種類および個数は任意でよい。例えば、図１に示す電源装置１０については、抵抗器Ｒ２とコンデンサＣ２の並列接続回路だけをツェナーダイオードに置換してもよく（図１３を参照）、抵抗器Ｒ１とコンデンサＣ１の並列接続回路だけをツェナーダイオードに置換してもよく、抵抗器Ｒ１とコンデンサＣ１の並列接続回路、および、抵抗器Ｒ２とコンデンサＣ２の並列接続回路の両方をツェナーダイオードに置換してもよい。他の電源装置についても、これと同様である。
【０１０７】
なお、第１〜第７の実施形態およびこれらの変形例に係る電源装置の特徴をその性質に反しない限り任意に組み合わせて、各実施形態の特徴と各変形例の特徴を併せ持つ電源装置を構成してもよい。また、ここまでに述べた電源装置は、トランスＴｒ１の第２巻線Ｗ２に直列に接続されたダイオードＥ１を備えることとした。本発明の変形例に係る電源装置は、ダイオードＥ１に代えて、トランスＴｒ１の第２巻線Ｗ２に直列に接続され、スイッチ素子Ｑ１のオフ期間の一部でオンするスイッチ素子（例えば、ＭＯＳＦＥＴ）を備えていてもよい。
【符号の説明】
【０１０８】
１０〜１６、２０、３０、４０、５０、６０〜６２、７０…電源装置
２１〜２３…ＲＣ回路
３１…入力フィルタ
３２…ダイオードブリッジ
【図１】
2018014804.tif 000003
【図２】
2018014804.tif 000004
【図３Ａ】
2018014804.tif 000005
【図３Ｂ】
2018014804.tif 000006
【図３Ｃ】
2018014804.tif 000007
【図３Ｄ】
2018014804.tif 000008
【図３Ｅ】
2018014804.tif 000009
【図３Ｆ】
2018014804.tif 000010
【図４】
2018014804.tif 000011
【図５】
2018014804.tif 000012
【図６Ａ】
2018014804.tif 000013
【図６Ｂ】
2018014804.tif 000014
【図７】
2018014804.tif 000015
【図８】
2018014804.tif 000016
【図９】
2018014804.tif 000017
【図１０】
2018014804.tif 000018
【図１１】
2018014804.tif 000019
【図１２Ａ】
2018014804.tif 000020
【図１２Ｂ】
2018014804.tif 000021
【図１３】
2018014804.tif 000022
【図１４】
2018014804.tif 000023
【図１５】
2018014804.tif 000024
【図１６】
2018014804.tif 000025
【図１７】
2018014804.tif 000026