(57)【要約】【課題】電源電圧の変動及び放射ノイズの発生を抑えながら複数の入力信号を伝達することができる信号伝達回路を提供する。【解決手段】Ｎ（Ｎは２以上の自然数）個の入力信号を伝達する信号伝達回路は、Ｎ個の前記入力信号に応じて２Ｎ個の伝達信号を生成する伝達信号生成部（１）と、電気的に絶縁しながら、前記伝達信号生成部から出力される２Ｎ個の前記伝達信号をそれぞれ伝達する２Ｎ個の伝達部（２〜１３）と、２Ｎ個の前記伝達部によって伝達された２Ｎ個の前記伝達信号に基づいて、Ｎ個の前記入力信号をそれぞれ表すＮ個の出力信号を生成して出力する出力部（１４〜１９）と、を有する。前記伝達信号生成部は、Ｎ個の前記入力信号に応じてパルスを生成し、前記パルスを同一時点においては２Ｎ個の前記伝達信号のうち一の信号のみに含める。【選択図】図１
2018014549.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ（Ｎは２以上の自然数）個の入力信号を伝達する信号伝達回路であって、
Ｎ個の前記入力信号に応じて２Ｎ個の伝達信号を生成する伝達信号生成部と、
電気的に絶縁しながら、前記伝達信号生成部から出力される２Ｎ個の前記伝達信号をそれぞれ伝達する２Ｎ個の伝達部と、
２Ｎ個の前記伝達部によって伝達された２Ｎ個の前記伝達信号に基づいて、Ｎ個の前記入力信号をそれぞれ表すＮ個の出力信号を生成して出力する出力部と、を有し、
前記伝達信号生成部は、Ｎ個の前記入力信号に応じてパルスを生成し、前記パルスを同一時点においては２Ｎ個の前記伝達信号のうち一の信号のみに含める、信号伝達回路。
【請求項２】
前記出力部は、２Ｎ−１個の入力端子を有するＯＲゲートを２Ｎ個有し、ラッチ回路をＮ個有し、
Ｎ個の前記ラッチ回路それぞれは、自己の入力端子に接続されている２個の前記ＯＲゲートの出力に基づいて動作する、請求項１に記載の信号伝達回路。
【請求項３】
前記伝達信号生成部は、Ｎ個の前記入力信号のうち一の信号での論理の切り替わりを検出すると、前記パルスを生成し、論理の切り替わった信号、論理の切り替わり方向、及び論理の切り替わった信号を除く（Ｎ−１）個の前記入力信号の各論理に応じて、前記パルスを含める信号を決定する、請求項１または請求項２に記載の信号伝達回路。
【請求項４】
前記伝達信号生成部は、Ｎ個の前記入力信号のうち一の信号での論理の切り替わりを検出する度に、前記パルスを所定周期でＭ（Ｍは２以上の自然数）個生成する、請求項１〜３のいずれか一項に記載の信号伝達回路。
【請求項５】
前記伝達信号生成部は、Ｎ個の前記入力信号のうち一の信号での論理の切り替わりを検出し、前記パルスを所定周期でＭ（Ｍは２以上の自然数）個生成している途中で、Ｎ個の前記入力信号のうち一の信号での論理の切り替わりを検出した場合に、前者の検出に伴うＭ個の前記パルスの生成を途中で中止し、後者の検出に伴うＭ個の前記パルスの生成を実行する、請求項４に記載の信号伝達回路。
【請求項６】
２Ｎ個の前記伝達部と前記出力部との間に設けられる中継部を有し、
前記中継部は、２Ｎ個の前記伝達部によって伝達された２Ｎ個の前記伝達信号のうち一の信号に前記パルスが含まれている時点において、２Ｎ個の前記伝達部によって伝達された２Ｎ個の前記伝達信号のうち残りの信号の少なくとも一つが前記パルスと同一の論理になっている場合に、前記パルスの前記出力部への伝達を中止する、請求項１〜５のいずれか一項に記載の信号伝達回路。
【請求項７】
Ｎ個の前記出力信号のうち一の信号に応じて２個の帰還伝達信号を生成する帰還伝達信号生成部を１つのみ有し、
電気的に絶縁しながら、前記帰還伝達信号生成部から出力される２個の前記帰還伝達信号をそれぞれ伝達する帰還伝達部を２つのみ有し、
２個の前記帰還伝達部によって伝達された２個の前記帰還伝達信号に基づいて、Ｎ個の前記出力信号のうち一の信号を表す帰還信号を生成して出力する帰還出力部を１つのみ有する、請求項１〜６のいずれか一項に記載の信号伝達回路。
【請求項８】
前記帰還伝達信号生成部は、Ｎ個の前記入力信号のうち最も周期が短い信号を表す前記出力信号に応じて２個の前記帰還伝達信号を生成する、請求項７に記載の信号伝達回路。
【請求項９】
請求項１〜８のいずれか一項に記載の信号伝達回路を有する、車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は絶縁素子を用いて入力信号を伝達する信号伝達回路及びこれを用いた車両に関する。
【背景技術】
【０００２】
絶縁素子を用いて単一の入力信号を伝達する信号伝達回路の一例として、特許文献１で開示されている信号伝達回路を挙げることができる。
【０００３】
図１２は、特許文献１で開示されている信号伝達回路の構成を示す図である。また、図１３は、図１２に示す信号伝達回路の動作例を示すタイミングチャートである。
【０００４】
図１２に示す信号伝達回路は、パルス生成部１０１と、励磁回路１０２及び１０３と、パルストランス１０４及び１０５と、パルス検出部１０６及び１０７と、ラッチ回路１０８とを有する。
【０００５】
パルス生成部１０１は、入力信号Ｓｉｎに応じた伝達信号Ｓｔｒ１０１及びＳｔｒ１０２を生成して出力する。入力信号Ｓｉｎがローレベルからハイレベルに切り替わると、パルス生成部１０１はパルスを発生させて当該パルスを伝達信号Ｓｔｒ１０１に含める。一方、入力信号Ｓｉｎがハイレベルからローレベルに切り替わると、パルス生成部１０１はパルスを発生させて当該パルスを伝達信号Ｓｔｒ１０２に含める。なお、特許文献１では、入力信号Ｓｉｎの論理が切り替わる度にパルスを１個生成しているのに対して、図１３では、入力信号Ｓｉｎの論理が切り替わる度にパルスを所定周期で３個生成している。
【０００６】
伝達信号Ｓｔｒ１０１は第１の伝達部によってラッチ回路１０８のセット入力端子（Ｓ）に伝達される。第１の伝達部は、励磁回路１０２と、パルストランス１０４と、パルス検出部１０６とによって構成される。
【０００７】
伝達信号Ｓｔｒ１０２は第２の伝達部によってラッチ回路１０８のリセット入力端子（Ｒ）に伝達される。第２の伝達部は、励磁回路１０３と、パルストランス１０５と、パルス検出部１０７とによって構成される。
【０００８】
ラッチ回路１０８は出力信号Ｓｏｕｔを出力端子（Ｑ）から出力する。パルスがセット入力端子（Ｓ）に入力されると、ラッチ回路１０８は出力信号Ｓｏｕｔをハイレベルにする。一方、パルスがリセット入力端子（Ｒ）に入力されると、ラッチ回路１０８は出力信号Ｓｏｕｔをローレベルにする。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１４−７５０２号公報（図３、図４参照）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
複数の入力信号を伝達する場合、上述した図１２に示す信号伝達回路を単純に複数使用することが考えられる。以下、２つの入力信号を伝達する場合を例に挙げて説明する。図１４は２つの入力信号を伝達する信号伝達回路である。また、図１５は、図１４に示す信号伝達回路の動作例を示すタイミングチャートである。
【００１１】
図１４に示す信号伝達回路は、上述した図１２に示す信号伝達回路と同一構成の信号伝達回路を二系統有する。
【００１２】
図１４に示す信号伝達回路においてパルスの発生タイミングが複数の伝達信号で偶然一致した場合（図１５中の期間Ｐ１参照）、図１４に示す信号伝達回路に供給される電源電圧の変動が増大する。これにより、図１４に示す信号伝達回路自身又は図１４に示す信号伝達回路と電源電圧を共用する他の回路が誤動作するおそれがある。
【００１３】
また、図１４に示す信号伝達回路においてパルスの発生タイミングが複数の伝達信号で偶然一致した場合（図１５中の期間Ｐ１参照）、複数のパルストランスが同時に駆動するため、図１４に示す信号伝達回路からの放射ノイズが増大する。これにより、図１４に示す信号伝達回路からの放射ノイズが許容範囲を超えるおそれがある。
【００１４】
なお、入力信号の伝達に異常がないかを確認するために、出力信号の伝達によって入力信号を表す信号を帰還させる帰還回路を図１４に示す信号伝達回路に追加する場合がある。このような追加を行う場合、複数の入力信号の伝達に異常がないかを確認するためには、伝達異常の有無を確認する入力信号と同数の帰還回路を用意する必要があり、電源電圧の変動増大及び放射ノイズの増大による問題がより一層深刻になる。
【００１５】
本発明は、上記の状況に鑑み、電源電圧の変動及び放射ノイズの発生を抑えながら複数の入力信号を伝達することができる信号伝達回路及びこれを用いた車両を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本明細書中に開示されている信号伝達回路は、Ｎ（Ｎは２以上の自然数）個の入力信号を伝達する信号伝達回路であって、Ｎ個の前記入力信号に応じて２Ｎ個の伝達信号を生成する伝達信号生成部と、電気的に絶縁しながら、前記伝達信号生成部から出力される２Ｎ個の前記伝達信号をそれぞれ伝達する２Ｎ個の伝達部と、２Ｎ個の前記伝達部によって伝達された２Ｎ個の前記伝達信号に基づいて、Ｎ個の前記入力信号をそれぞれ表すＮ個の出力信号を生成して出力する出力部と、を有し、前記伝達信号生成部は、Ｎ個の前記入力信号に応じてパルスを生成し、前記パルスを同一時点においては２Ｎ個の前記伝達信号のうち一の信号のみに含める構成（第１の構成）である。
【００１７】
また、上記第１の構成の信号伝達回路において、前記出力部は、２Ｎ−１個の入力端子を有するＯＲゲートを２Ｎ個有し、ラッチ回路をＮ個有し、Ｎ個の前記ラッチ回路それぞれは、自己の入力端子に接続されている２個の前記ＯＲゲートの出力に基づいて動作する構成（第２の構成）としてもよい。
【００１８】
また、上記第１又は第２の構成の信号伝達回路において、前記伝達信号生成部は、Ｎ個の前記入力信号のうち一の信号での論理の切り替わりを検出すると、前記パルスを生成し、論理の切り替わった信号、論理の切り替わり方向、及び論理の切り替わった信号を除く（Ｎ−１）個の前記入力信号の各論理に応じて、前記パルスを含める信号を決定する構成（第３の構成）としてもよい。
【００１９】
また、上記第１〜３いずれかの構成の信号伝達回路において、前記伝達信号生成部は、Ｎ個の前記入力信号のうち一の信号での論理の切り替わりを検出する度に、前記パルスを所定周期でＭ（Ｍは２以上の自然数）個生成する構成（第４の構成）としてもよい。
【００２０】
また、上記第４の構成の信号伝達回路において、前記伝達信号生成部は、Ｎ個の前記入力信号のうち一の信号での論理の切り替わりを検出し、前記パルスを所定周期でＭ（Ｍは２以上の自然数）個生成している途中で、Ｎ個の前記入力信号のうち一の信号での論理の切り替わりを検出した場合に、前者の検出に伴うＭ個の前記パルスの生成を途中で中止し、後者の検出に伴うＭ個の前記パルスの生成を実行する構成（第５の構成）としてもよい。
【００２１】
また、上記第１〜５いずれかの構成の信号伝達回路において、２Ｎ個の前記伝達部と前記出力部との間に設けられる中継部を有し、前記中継部は、２Ｎ個の前記伝達部によって伝達された２Ｎ個の前記伝達信号のうち一の信号に前記パルスが含まれている時点において、２Ｎ個の前記伝達部によって伝達された２Ｎ個の前記伝達信号のうち残りの信号の少なくとも一つが前記パルスと同一の論理になっている場合に、前記パルスの前記出力部への伝達を中止する構成（第６の構成）としてもよい。
【００２２】
また、上記第１〜６いずれかの構成の信号伝達回路において、Ｎ個の前記出力信号のうち一の信号に応じて２個の帰還伝達信号を生成する帰還伝達信号生成部を１つのみ有し、電気的に絶縁しながら、前記帰還伝達信号生成部から出力される２個の前記帰還伝達信号をそれぞれ伝達する帰還伝達部を２つのみ有し、２個の前記帰還伝達部によって伝達された２個の前記帰還伝達信号に基づいて、Ｎ個の前記出力信号のうち一の信号を表す帰還信号を生成して出力する帰還出力部を１つのみ有する構成（第７の構成）としてもよい。
【００２３】
また、上記第７の構成の信号伝達回路において、前記帰還伝達信号生成部は、Ｎ個の前記入力信号のうち最も周期が短い信号を表す前記出力信号に応じて２個の前記帰還伝達信号を生成する構成（第８の構成）としてもよい。
【００２４】
本明細書中に開示されている車両は、上記第１〜第８のいずれかの構成の信号伝達回路を有する構成（第９の構成）である。
【発明の効果】
【００２５】
本明細書中に開示されている信号伝達回路及びこれを用いた車両によれば、電源電圧の変動及び放射ノイズの発生を抑えながら複数の入力信号を伝達することができる。
【図面の簡単な説明】
【００２６】
【図１】信号伝達回路の第１構成例を示す図
【図２Ａ】図１に示す信号伝達回路の動作例を示すタイミングチャート
【図２Ｂ】図１に示す信号伝達回路の動作例を示すタイミングチャート
【図３Ａ】図１に示す信号伝達回路の他の動作例を示すタイミングチャート
【図３Ｂ】図１に示す信号伝達回路の他の動作例を示すタイミングチャート
【図４】信号伝達回路の第２構成例を示す図
【図５】信号伝達回路の第３構成例を示す図
【図６】図５に示す信号伝達回路の動作例を示すタイミングチャート
【図７】伝達信号と出力信号との関係を示す図
【図８】信号伝達回路の第４構成例を示す図
【図９Ａ】図８に示す信号伝達回路の動作例を示すタイミングチャート
【図９Ｂ】図８に示す信号伝達回路の動作例を示すタイミングチャート
【図９Ｃ】図８に示す信号伝達回路の動作例を示すタイミングチャート
【図９Ｄ】図８に示す信号伝達回路の動作例を示すタイミングチャート
【図９Ｅ】図８に示す信号伝達回路の動作例を示すタイミングチャート
【図９Ｆ】図８に示す信号伝達回路の動作例を示すタイミングチャート
【図９Ｇ】図８に示す信号伝達回路の動作例を示すタイミングチャート
【図９Ｈ】図８に示す信号伝達回路の動作例を示すタイミングチャート
【図９Ｉ】図８に示す信号伝達回路の動作例を示すタイミングチャート
【図９Ｊ】図８に示す信号伝達回路の動作例を示すタイミングチャート
【図９Ｋ】図８に示す信号伝達回路の動作例を示すタイミングチャート
【図９Ｌ】図８に示す信号伝達回路の動作例を示すタイミングチャート
【図１０】車両の外観図
【図１１】車両に搭載されるモータ駆動システムの概略構成例を示す図
【図１２】特許文献１で開示されている信号伝達回路の構成を示す図
【図１３】図１２に示す信号伝達回路の動作例を示すタイミングチャート
【図１４】図１２に示す信号伝達回路と同一構成の信号伝達回路を二系統有する信号伝達回路の構成を示す図
【図１５】図１４に示す信号伝達回路の動作例を示すタイミングチャート
【発明を実施するための形態】
【００２７】
＜第１構成例＞
図１は、信号伝達回路の第１構成例を示す図である。また、図２Ａ、図２Ｂ、図３Ａ、及び図３Ｂは、本構成例の信号伝達回路の動作例を示すタイミングチャートである。
【００２８】
本構成例の信号伝達回路は、パルス生成部１と、励磁回路２〜５と、パルストランス６〜９と、パルス検出部１０〜１３と、ＯＲゲート１４〜１７と、ラッチ回路１８及び１９と、を有する。
【００２９】
パルス生成部１は、入力信号Ｓｉｎ１及びＳｉｎ２それぞれの論理の切り替わりを検出し、その検出結果に応じてパルスを生成する。パルス生成部１は、当該パルスを同一時点においては４個の伝達信号Ｓｔｒ１〜Ｓｔｒ４のうち一の信号のみに含める。
【００３０】
入力信号Ｓｉｎ２がローレベルであるときに入力信号Ｓｉｎ１がローレベルからハイレベルに切り替わると、パルス生成部１はパルスを所定周期で３個発生させて３個の当該パルスを伝達信号Ｓｔｒ１に含める（図２Ａ参照）。一方、入力信号Ｓｉｎ２がローレベルであるときに入力信号Ｓｉｎ１がハイレベルからローレベルに切り替わると、パルス生成部１はパルスを所定周期で３個発生させて３個の当該パルスを伝達信号Ｓｔｒ２に含める（図２Ａ参照）。
【００３１】
入力信号Ｓｉｎ２がハイレベルであるときに入力信号Ｓｉｎ１がローレベルからハイレベルに切り替わると、パルス生成部１はパルスを所定周期で３個発生させて３個の当該パルスを伝達信号Ｓｔｒ３に含める（図２Ａ参照）。一方、入力信号Ｓｉｎ２がハイレベルであるときに入力信号Ｓｉｎ１がハイレベルからローレベルに切り替わると、パルス生成部１はパルスを所定周期で３個発生させて３個の当該パルスを伝達信号Ｓｔｒ４に含める（図２Ａ参照）。
【００３２】
入力信号Ｓｉｎ１がローレベルであるときに入力信号Ｓｉｎ２がローレベルからハイレベルに切り替わると、パルス生成部１はパルスを所定周期で３個発生させて３個の当該パルスを伝達信号Ｓｔｒ４に含める（図２Ａ参照）。一方、入力信号Ｓｉｎ１がローレベルであるときに入力信号Ｓｉｎ２がハイレベルからローレベルに切り替わると、パルス生成部１はパルスを所定周期で３個発生させて３個の当該パルスを伝達信号Ｓｔｒ２に含める（図２Ａ参照）。
【００３３】
入力信号Ｓｉｎ１がハイレベルであるときに入力信号Ｓｉｎ２がローレベルからハイレベルに切り替わると、パルス生成部１はパルスを所定周期で３個発生させて３個の当該パルスを伝達信号Ｓｔｒ３に含める（図２Ａ参照）。一方、入力信号Ｓｉｎ１がハイレベルであるときに入力信号Ｓｉｎ２がハイレベルからローレベルに切り替わると、パルス生成部１はパルスを所定周期で３個発生させて３個の当該パルスを伝達信号Ｓｔｒ１に含める（図２Ａ参照）。
【００３４】
なお、パルス生成部１は、入力信号Ｓｉｎ１での論理の切り替わりを検出し、パルスを所定周期で３個生成している途中で、入力信号Ｓｉｎ２での論理の切り替わりを検出した場合に、前者の検出に伴う３個のパルスの生成を途中で中止し、後者の検出に伴う３個のパルスの生成を実行する。これにより、入力信号Ｓｉｎ１で論理が切り替わった直後に入力信号Ｓｉｎ２で論理が切り替わったときでも、パルスを同一時点においては４個の伝達信号Ｓｔｒ１〜Ｓｔｒ４のうち一の信号のみに含めることができる。
【００３５】
図２Ｂは、パルス生成部１が、入力信号Ｓｉｎ１でのローレベルからハイレベルへの切り替わりを検出し、パルスを所定周期で３個生成している途中で、入力信号Ｓｉｎ２でのローレベルからハイレベルへの切り替わりを検出した場合の動作を示している。図２Ｂに示す動作では、伝達信号Ｓｔｒ１に含まれるパルスが３個ではなく１個になる。しかしながら、ラッチ回路１８のセット入力端子（Ｓ）には、伝達信号Ｓｔｒ１に含まれる１個のパルスに続いて伝達信号Ｓｔｒ２に含まれる３個のパルスが入力される。
【００３６】
パルス生成部１は、以下の（１）〜（７）の場合も同様に、前者の検出に伴う３個のパルスの生成を途中で中止し、後者の検出に伴う３個のパルスの生成を実行する。
（１）入力信号Ｓｉｎ２でのローレベルからハイレベルへの切り替わりを検出し、パルスを所定周期で３個生成している途中で、入力信号Ｓｉｎ１でのローレベルからハイレベルへの切り替わりを検出した場合
（２）入力信号Ｓｉｎ１でのハイレベルからローレベルへの切り替わりを検出し、パルスを所定周期で３個生成している途中で、入力信号Ｓｉｎ２でのハイレベルからローレベルへの切り替わりを検出した場合
（３）入力信号Ｓｉｎ２でのハイレベルからローレベルへの切り替わりを検出し、パルスを所定周期で３個生成している途中で、入力信号Ｓｉｎ１でのハイレベルからローレベルへの切り替わりを検出した場合
（４）入力信号Ｓｉｎ１でのローレベルからハイレベルへの切り替わりを検出し、パルスを所定周期で３個生成している途中で、入力信号Ｓｉｎ２でのハイレベルからローレベルへの切り替わりを検出した場合
（５）入力信号Ｓｉｎ２でのローレベルからハイレベルへの切り替わりを検出し、パルスを所定周期で３個生成している途中で、入力信号Ｓｉｎ１でのハイレベルからローレベルへの切り替わりを検出した場合
（６）入力信号Ｓｉｎ１でのハイレベルからローレベルへの切り替わりを検出し、パルスを所定周期で３個生成している途中で、入力信号Ｓｉｎ２でのローレベルからハイレベルへの切り替わりを検出した場合
（７）入力信号Ｓｉｎ２でのハイレベルからローレベルへの切り替わりを検出し、パルスを所定周期で３個生成している途中で、入力信号Ｓｉｎ１でのローレベルからハイレベルへの切り替わりを検出した場合
【００３７】
パルス生成部１は、４個の伝達信号Ｓｔｒ１〜Ｓｔｒ４それぞれを第１〜第４の伝達部に出力する。
【００３８】
伝達信号Ｓｔｒ１は第１の伝達部によってＯＲゲート１４の第１入力端子及びＯＲゲート１６の第１入力端子に伝達される。第１の伝達部は、励磁回路２と、パルストランス６と、パルス検出部１０とによって構成される。
【００３９】
伝達信号Ｓｔｒ２は第２の伝達部によってＯＲゲート１５の第１入力端子及びＯＲゲート１６の第２入力端子に伝達される。第２の伝達部は、励磁回路３と、パルストランス７と、パルス検出部１１とによって構成される。
【００４０】
伝達信号Ｓｔｒ３は第３の伝達部によってＯＲゲート１４の第２入力端子及びＯＲゲート１７の第１入力端子に伝達される。第３の伝達部は、励磁回路４と、パルストランス８と、パルス検出部１２とによって構成される。
【００４１】
伝達信号Ｓｔｒ４は第４の伝達部によってＯＲゲート１５の第２入力端子及びＯＲゲート１７の第２入力端子に伝達される。第４の伝達部は、励磁回路５と、パルストランス９と、パルス検出部１３とによって構成される。
【００４２】
励磁回路２〜５それぞれは、伝達信号Ｓｔｒ１〜Ｓｔｒ４に基づいてパルストランス６〜９を励磁する。パルス検出部１０〜１３それぞれは、パルストランス６〜９の二次側から出力されるパルスを検出する。第１〜第４の伝達部それぞれは、パルストランス６〜９により、入力側と出力側とを電気的に絶縁しながら伝達信号Ｓｔｒ１〜Ｓｔｒ４を伝達する。
【００４３】
ＯＲゲート１４の出力はラッチ回路１８のセット入力端子（Ｓ）に伝達され、ＯＲゲート１５の出力はラッチ回路１８のリセット入力端子（Ｒ）に伝達される。ラッチ回路１８は出力信号Ｓｏｕｔ１を出力端子（Ｑ）から出力する。パルスがセット入力端子（Ｓ）に入力されると、ラッチ回路１８は出力信号Ｓｏｕｔ１をハイレベルにする。一方、パルスがリセット入力端子（Ｒ）に入力されると、ラッチ回路１８は出力信号Ｓｏｕｔ１をローレベルにする。出力信号Ｓｏｕｔ１は入力信号Ｓｉｎ１を表す信号となる（図２Ａ参照）。
【００４４】
ＯＲゲート１６の出力はラッチ回路１９のリセット入力端子（Ｒ）に伝達され、ＯＲゲート１７の出力はラッチ回路１９のセット入力端子（Ｓ）に伝達される。ラッチ回路１９は出力信号Ｓｏｕｔ２を出力端子（Ｑ）から出力する。パルスがセット入力端子（Ｓ）に入力されると、ラッチ回路１９は出力信号Ｓｏｕｔ２をハイレベルにする。一方、パルスがリセット入力端子（Ｒ）に入力されると、ラッチ回路１９は出力信号Ｓｏｕｔ２をローレベルにする。出力信号Ｓｏｕｔ２は入力信号Ｓｉｎ２を表す信号となる（図２Ａ参照）。
【００４５】
図１に示す信号伝達回路は、パルスを同一時点においては４個の伝達信号Ｓｔｒ１〜Ｓｔｒ４のうち一の信号のみに含めているため、図１に示す信号伝達回路に供給される電源電圧の変動を抑えることができる。これにより、図１に示す信号伝達回路自身又は図１に示す信号伝達回路と電源電圧を共用する他の回路が誤動作することを防止することができる。
【００４６】
また、図１に示す信号伝達回路は、パルスを同一時点においては４個の伝達信号Ｓｔｒ１〜Ｓｔｒ４のうち一の信号のみに含めているため、図１に示す信号伝達回路からの放射ノイズを抑えることができる。これにより、図１に示す信号伝達回路からの放射ノイズが許容範囲を超えることを防止することができる。
【００４７】
本構成例では、入力信号の論理が切り替わると、パルス生成部１は原則としてパルスを所定周期で３個発生させているが、入力信号の論理の切り替わり１回につき発生させるパルスの個数は最低限１個でよい。また、入力信号の論理の切り替わり１回につきパルスを複数個発生させる場合も３個に限定されず、２個又は４個以上であってもよい。本構成例のように入力信号の論理の切り替わり１回につきパルスを複数個発生させることにより、何らかの不具合でラッチ回路が最初のパルスを認識することができなかった場合でもラッチ回路が残りのパルスのいずれかを認識できれば信号伝達に不具合が生じない。
【００４８】
なお、ラッチ回路１８及び１９それぞれにセット入力端子（Ｓ）用カウンタ及びリセット入力端子（Ｒ）用カウンタを内蔵し、図１に示す信号伝達回路が図３Ａに示す動作を実行するようにしてもよい。
【００４９】
図３Ａに示す動作では、ラッチ回路１８は、２個のパルスがセット入力端子（Ｓ）に入力されると、出力信号Ｓｏｕｔ１をハイレベルにし、２個のパルスがリセット入力端子（Ｒ）に入力されると、出力信号Ｓｏｕｔ１をローレベルにする。また、図３Ａに示す動作では、ラッチ回路１９は、２個のパルスがセット入力端子（Ｓ）に入力されると、出力信号Ｓｏｕｔ２をハイレベルにし、２個のパルスがリセット入力端子（Ｒ）に入力されると、出力信号Ｓｏｕｔ２をローレベルにする。
【００５０】
そして、パルス生成部１は、上述した通り、入力信号Ｓｉｎ１での論理の切り替わりを検出し、パルスを所定周期で３個生成している途中で、入力信号Ｓｉｎ２での論理の切り替わりを検出した場合に、前者の検出に伴う３個のパルスの生成を途中で中止し、後者の検出に伴う３個のパルスの生成を実行する。これにより、入力信号Ｓｉｎ１で論理が切り替わった直後に入力信号Ｓｉｎ２で論理が切り替わったときでも、パルスを同一時点においては４個の伝達信号Ｓｔｒ１〜Ｓｔｒ４のうち一の信号のみに含めることができる。
【００５１】
図３Ｂは、パルス生成部１が、入力信号Ｓｉｎ１でのローレベルからハイレベルへの切り替わりを検出し、パルスを所定周期で３個生成している途中で、入力信号Ｓｉｎ２でのローレベルからハイレベルへの切り替わりを検出した場合の動作を示している。図３Ｂに示す動作では、伝達信号Ｓｔｒ１に含まれるパルスが３個ではなく１個になる。しかしながら、ラッチ回路１８のセット入力端子（Ｓ）には、伝達信号Ｓｔｒ１に含まれる１個のパルスに続いて伝達信号Ｓｔｒ２に含まれる３個のパルスが入力される。そのため、ラッチ回路１８のセット入力端子（Ｓ）に２個のパルスが入力された時点で、出力信号Ｓｏｕｔ１がハイレベルになっている。
【００５２】
ラッチ回路１８及び１９それぞれにセット入力端子（Ｓ）用カウンタ及びリセット入力端子（Ｒ）用カウンタを内蔵する場合、入力信号の論理の切り替わり１回につき発生させるパルスの個数は最低限２個でよい。ただし、入力信号の論理の切り替わり１回につき発生させるパルスの個数は、ラッチ回路１８及び１９のセット及びリセットに必要なパルスの個数以上にする必要がある。入力信号の論理の切り替わり１回につき発生させるパルスの個数を、ラッチ回路１８及び１９のセット及びリセットに必要なパルスの個数より多くすると、何らかの不具合でラッチ回路がいくつかのパルスを認識することができなかった場合でもラッチ回路がセット及びリセットに必要な個数のパルスを認識できれば信号伝達に不具合が生じない。
【００５３】
＜第２構成例＞
図４は、信号伝達回路の第２構成例を示す図である。本構成例の信号伝達回路は、第１構成例の信号伝達回路に中継部を追加した構成である。なお、本構成例において第１構成例と同様の部分については説明を省略する。
【００５４】
中継部は、パルス検出部１０〜１３とＯＲゲート１４〜１７との間に設けられる。中継部は、ＮＯＲゲートＮ１〜Ｎ４と、ＡＮＤゲートＡ１〜Ａ４とによって構成される。
【００５５】
ＮＯＲゲートＮ１の第１入力端子にはパルス検出部１１の出力が伝達され、ＮＯＲゲートＮ１の第２入力端子にはパルス検出部１２の出力が伝達され、ＮＯＲゲートＮ１の第３入力端子にはパルス検出部１３の出力が伝達される。ＡＮＤゲートＡ１の第１入力端子にはパルス検出部１０の出力が伝達され、ＡＮＤゲートＡ１の第２入力端子にはＮＯＲゲートＮ１の出力が伝達される。そして、ＡＮＤゲートＡ１の出力がＯＲゲート１４の第１入力端子及びＯＲゲート１６の第１入力端子に伝達される。したがって、伝達信号Ｓｔｒ１にパルスが含まれている時点において、第２〜第４の伝達部によって伝達された伝達信号Ｓｔｒ２〜Ｓｔｒ４の少なくとも一つがハイレベルになっている場合に、中継部は、伝達信号Ｓｔｒ１に含まれているパルスのＯＲゲート１４及び１６への伝達を中止する。
【００５６】
ＮＯＲゲートＮ２の第１入力端子にはパルス検出部１０の出力が伝達され、ＮＯＲゲートＮ２の第２入力端子にはパルス検出部１２の出力が伝達され、ＮＯＲゲートＮ２の第３入力端子にはパルス検出部１３の出力が伝達される。ＡＮＤゲートＡ２の第１入力端子にはパルス検出部１１の出力が伝達され、ＡＮＤゲートＡ２の第２入力端子にはＮＯＲゲートＮ２の出力が伝達される。そして、ＡＮＤゲートＡ２の出力がＯＲゲート１５の第１入力端子及びＯＲゲート１６の第２入力端子に伝達される。したがって、伝達信号Ｓｔｒ２にパルスが含まれている時点において、第１、第３、及び第４の伝達部によってそれぞれ伝達された伝達信号Ｓｔｒ１、Ｓｔｒ３、及びＳｔｒ４の少なくとも一つがハイレベルになっている場合に、中継部は、伝達信号Ｓｔｒ２に含まれているパルスのＯＲゲート１５及び１６への伝達を中止する。
【００５７】
ＮＯＲゲートＮ３の第１入力端子にはパルス検出部１０の出力が伝達され、ＮＯＲゲートＮ３の第２入力端子にはパルス検出部１１の出力が伝達され、ＮＯＲゲートＮ３の第３入力端子にはパルス検出部１３の出力が伝達される。ＡＮＤゲートＡ３の第１入力端子にはパルス検出部１２の出力が伝達され、ＡＮＤゲートＡ３の第２入力端子にはＮＯＲゲートＮ３の出力が伝達される。そして、ＡＮＤゲートＡ３の出力がＯＲゲート１４の第１入力端子及びＯＲゲート１７の第１入力端子に伝達される。したがって、伝達信号Ｓｔｒ３にパルスが含まれている時点において、第１、第２、及び第４の伝達部によってそれぞれ伝達された伝達信号Ｓｔｒ１、Ｓｔｒ２、及びＳｔｒ４の少なくとも一つがハイレベルになっている場合に、中継部は、伝達信号Ｓｔｒ３に含まれているパルスのＯＲゲート１４及び１７への伝達を中止する。
【００５８】
ＮＯＲゲートＮ４の第１入力端子にはパルス検出部１２の出力が伝達され、ＮＯＲゲートＮ４の第２入力端子にはパルス検出部１１の出力が伝達され、ＮＯＲゲートＮ４の第３入力端子にはパルス検出部１０の出力が伝達される。ＡＮＤゲートＡ４の第１入力端子にはパルス検出部１３の出力が伝達され、ＡＮＤゲートＡ４の第２入力端子にはＮＯＲゲートＮ４の出力が伝達される。そして、ＡＮＤゲートＡ４の出力がＯＲゲート１５の第２入力端子及びＯＲゲート１７の第２入力端子に伝達される。したがって、伝達信号Ｓｔｒ４にパルスが含まれている時点において、第１〜第３の伝達部によってそれぞれ伝達された伝達信号Ｓｔｒ１〜Ｓｔｒ３の少なくとも一つがハイレベルになっている場合に、中継部は、伝達信号Ｓｔｒ４に含まれているパルスのＯＲゲート１５及び１７への伝達を中止する。
【００５９】
以上により、中継部は、伝達信号Ｓｔｒ１〜Ｓｔｒ４の少なくとも一つがノイズ等により誤ってハイレベルになっているときに、伝達信号Ｓｔｒ１〜Ｓｔｒ４に含まれているパルスの伝達を中止し、誤った信号が伝達されることを防止する。なお、ＮＯＲゲートＮ１を設けずにパルス検出部１１〜１３の各出力のうちどれか一つをＡＮＤゲートＡ１の第２入力端子に伝達する構成、または、３入力ＮＯＲゲートであるＮＯＲゲートＮ１の代わりに２入力ＮＯＲゲートを設けてパルス検出部１１〜１３の各出力のうちどれか二つを２入力ＮＯＲゲートに伝達する構成にしてもよい。ＮＯＲゲートＮ２〜Ｎ４それぞれに関しても同様の変形が可能である。
【００６０】
＜第３構成例＞
図５は、信号伝達回路の第３構成例を示す図である。本構成例の信号伝達回路は、第１構成例の信号伝達回路に帰還回路を追加した構成である。なお、本構成例において第１構成例と同様の部分については説明を省略する。
【００６１】
帰還回路は、パルス生成部２０と、励磁回路２１及び２２と、パルストランス２３及び２４と、パルス検出回路２５及び２６と、ラッチ回路２７とによって構成される。
【００６２】
パルス生成部２０は、出力信号Ｓｏｕｔ１の論理の切り替わりを検出し、その検出結果に応じてパルスを生成する。パルス生成部２０は、当該パルスを同一時点においては２個の帰還伝達信号Ｓｔｒ５及びＳｔｒ６のうち一の信号のみに含める。
【００６３】
出力信号Ｓｏｕｔ１がローレベルからハイレベルに切り替わると、パルス生成部２０はパルスを所定周期で３個発生させて３個の当該パルスを帰還伝達信号Ｓｔｒ５に含める（図６参照）。一方、出力信号Ｓｏｕｔ１がハイレベルからローレベルに切り替わると、パルス生成部２０はパルスを所定周期で３個発生させて３個の当該パルスを帰還伝達信号Ｓｔｒ６に含める（図６参照）。
【００６４】
パルス生成部２０は、２個の帰還伝達信号Ｓｔｒ５及びＳｔｒ６それぞれを第１及び第２の帰還伝達部に出力する。
【００６５】
帰還伝達信号Ｓｔｒ５は第１の帰還伝達部によってラッチ回路２７のセット入力端子（Ｓ）に伝達される。第１の帰還伝達部は、励磁回路２１と、パルストランス２３と、パルス検出部２５とによって構成される。
【００６６】
帰還伝達信号Ｓｔｒ６は第２の帰還伝達部によってラッチ回路２７のリセット入力端子（Ｒ）に伝達される。第２の帰還伝達部は、励磁回路２２と、パルストランス２４と、パルス検出部２６とによって構成される。
【００６７】
励磁回路２１及び２２それぞれは、帰還伝達信号Ｓｔｒ５及びＳｔｒ６に基づいてパルストランス２３及び２４を励磁する。パルス検出部２５及び２６それぞれは、パルストランス２３及び２４の二次側から出力されるパルスを検出する。第１及び第２の帰還伝達部それぞれは、パルストランス２３及び２４により、入力側と出力側とを電気的に絶縁しながら帰還伝達信号Ｓｔｒ５及びＳｔｒ６を伝達する。
【００６８】
ラッチ回路２７は帰還信号Ｓｆｂを出力端子（Ｑ）から出力する。パルスがセット入力端子（Ｓ）に入力されると、ラッチ回路２７は帰還信号Ｓｆｂをハイレベルにする。一方、パルスがリセット入力端子（Ｒ）に入力されると、ラッチ回路２７は帰還信号Ｓｆｂをローレベルにする。
【００６９】
入力信号Ｓｉｎ１の伝達及び出力信号Ｓｏｕｔ１の帰還伝達に異常がなければ、帰還信号Ｓｆｂは入力信号Ｓｉｎ１を表す信号となる（図６参照）。したがって、本構成例の信号伝達回路では、パルストランス６〜９の一次側及びパルストランス２３及び２４の二次側において、入力信号Ｓｉｎ１と帰還信号Ｓｆｂとの関係を検証することによって、入力信号Ｓｉｎ１の伝達に異常が発生しているか否かを判定することができる。
【００７０】
また、出力信号Ｓｏｕｔ１の論理を切り替えるパルスは伝達信号Ｓｔｒ１〜Ｓｔｒ４のいずれかに含まれているが、伝達信号Ｓｔｒ１〜Ｓｔｒ４に含まれているパルスは出力信号Ｓｏｕｔ２の論理を切り替えるパルスでもある（図７参照）。したがって、図６に示すように入力信号Ｓｉｎ１の周期が入力信号Ｓｉｎ２の周期に比べて十分に短い場合、入力信号Ｓｉｎ１と帰還信号Ｓｆｂとの関係を検証することによって、入力信号Ｓｉｎ１の伝達に異常が発生しているか否かを判定することだけでなく、入力信号Ｓｉｎ２の伝達に異常が発生しているか否かを判定することもできる。
【００７１】
本構成例の信号伝達回路は、帰還回路を１つのみに制限しているので、帰還回路の追加に伴う電源電圧の変動増大及び放射ノイズの増大を最低限に抑えることができる。
【００７２】
＜第４構成例＞
上述した第１〜第３構成例の信号伝達回路は、２個の入力信号Ｓｉｎ１及びＳｉｎ２を伝達する回路であったが、伝達する入力信号の個数は３個以上であってもよい。
【００７３】
図８は、信号伝達回路の第４構成例を示す図である。また、図９Ａ〜図９Ｌは、本構成例の信号伝達回路の動作例を示すタイミングチャートである。本構成例の信号伝達回路は入力信号Ｓｉｎ１〜Ｓｉｎ３を伝達する回路である。
【００７４】
第１〜第４構成例の信号伝達回路を一般化すると、Ｎ（Ｎは２以上の自然数）個の入力信号を信号伝達回路であって、Ｎ個の前記入力信号に応じて２Ｎ個の伝達信号を生成する伝達信号生成部と、電気的に絶縁しながら、前記伝達信号生成部から出力される２Ｎ個の前記伝達信号をそれぞれ伝達する２Ｎ個の伝達部と、２Ｎ個の前記伝達部によって伝達された２Ｎ個の前記伝達信号に基づいて、Ｎ個の前記入力信号をそれぞれ表すＮ個の出力信号を生成して出力する出力部と、を有し、前記伝達信号生成部は、Ｎ個の前記入力信号に応じてパルスを生成し、前記パルスを同一時点においては２Ｎ個の前記伝達信号のうち一の信号のみに含める構成となる。
【００７５】
＜信号伝達回路の用途例＞
上記した信号伝達回路は、例えば図１０に示す車両Ｘ１に搭載されるモータ駆動システムの一部として用いることができる。図１１は、車両Ｘ１に搭載されるモータ駆動システムの概略構成例を示す図である。
【００７６】
図１１に示すモータ駆動システムは、制御装置Ｙ１と、信号伝達部Ｙ４１〜Ｙ４６と、駆動部Ｙ７１〜Ｙ７６と、三相モータＹ２と、を有する。
【００７７】
制御装置Ｙ１は、モータＹ２を駆動するための駆動信号ＤＲＶ１〜ＤＲＶ６と、温度セレクト信号ＴＳＥＬ１〜ＴＳＥＬ６と、を生成する。
【００７８】
信号伝達部Ｙ４１は、２入力２出力信号伝達回路Ｙ１１と、１入力１出力信号伝達回路Ｙ２１と、スイッチＹ３１と、を有する。２入力２出力信号伝達回路Ｙ１１としては例えば図１に示す第１構成例の信号伝達回路を用いることができ、１入力１出力信号伝達回路Ｙ２１としては例えば図１２に示す信号伝達回路を用いることができる。２入力２出力信号伝達回路Ｙ１１は、駆動信号ＤＲＶ１を駆動部Ｙ７１に伝達し、温度セレクト信号ＴＳＥＬ１をスイッチＹ３１に伝達する。スイッチＹ３１は、駆動部Ｙ７１から出力される温度情報ＴＩＮＦ１Ａ及びＴＩＮＦ１Ｂを入力する。スイッチＹ３１は、温度セレクト信号ＴＳＥＬ１に応じて温度情報ＴＩＮＦ１Ａ及びＴＩＮＦ１Ｂのいずれか一方を１入力１出力信号伝達回路Ｙ２１に温度入力信号ＴＩＮ１として供給する。１入力１出力信号伝達回路Ｙ２１は、スイッチＹ３１から出力される温度入力信号ＴＩＮ１を入力して制御装置Ｙ１に伝達する。信号伝達部Ｙ４２〜Ｙ４６も信号伝達部Ｙ４１と同様の構成である。
【００７９】
駆動部Ｙ７１は、絶縁ゲートバイポーラトランジスタ（以下、「トランジスタ」と略す）Ｙ５１Ａ及びＹ５１Ｂと、温度センサＹ６１Ａ及びＹ６１Ｂと、を有する。温度センサＹ６１ＡはトランジスタＹ５１Ａの近傍に配置され、温度センサＹ６１ＢはトランジスタＹ５１Ｂの近傍に配置される。温度センサＹ６１ＡはトランジスタＹ５１Ａの温度情報である温度情報ＴＩＮＦ１Ａを出力し、温度センサＹ６１ＢはトランジスタＹ５１Ｂの温度情報である温度情報ＴＩＮＦ１Ｂを出力する。トランジスタＹ５１Ａ及びＹ５１Ｂのコレクタには定電圧Ｖｃｃが印加される。トランジスタＹ５１Ａ及びＹ５１Ｂのベースには駆動信号ＤＲＶ１が供給される。トランジスタＹ５１Ａ及びＹ５１ＢのエミッタにはモータＹ２のＵ相巻線が接続される。駆動部Ｙ７２〜Ｙ７６も駆動部Ｙ７１と同様の構成である。なお、駆動部Ｙ７２〜Ｙ７６のコレクタ及びエミッタは次のような接続状態である。駆動部Ｙ７３及びＹ７５の各コレクタは定電圧Ｖｃｃが印加される。駆動部Ｙ７２、Ｙ７４、及びＹ７６の各エミッタは接地される。駆動部Ｙ７２のコレクタにはモータＹ２のＵ相巻線が接続される。駆動部Ｙ７３のエミッタ及び駆動部Ｙ７４のコレクタにはモータＹ２のＶ相巻線が接続される。駆動部Ｙ７５のエミッタ及び駆動部Ｙ７６のコレクタにはモータＹ２のＷ相巻線が接続される。
【００８０】
なお、例えば信号伝達回路Ｙ１１に図５に示す第３構成例の信号伝達回路を用いた場合、制御装置Ｙ１が、駆動信号ＤＲＶ１と帰還信号Ｓｆｂとの関係を検証することによって、駆動信号ＤＲＶ１及び温度セレクト信号ＴＳＥＬ１の伝達に異常が発生しているか否かを判定することが好ましい。
【００８１】
＜留意点＞
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【００８２】
例えば、上記実施形態では、伝達部及び帰還伝達部に設けられる絶縁素子としてパルストランスを用いたが、パルストランス以外の絶縁素子を用いてもよい。例えば、パルストランスの代わりにフォトカプラを用いることができる。フォトカプラを用いる場合、励磁回路を取り除かれてもよく、或いは増幅回路等に置換されてもよい。また例えば、パルストランスの代わりにキャパシタを用いることができる。キャパシタを用いる場合、励磁回路の代わりに放電回路等を設けるとよい。
【００８３】
また例えば、第１の構成例における各種変形例を他の構成例に適用してもよい。また第１構成例から第２構成例への変更と同様の変更を第３及び第４構成例に対して行ってもよく、第１構成例から第３構成例への変更と同様の変更を第４構成例に対して行ってもよい。
【００８４】
すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【符号の説明】
【００８５】
１、２０  パルス生成部
２〜５、２１、２２  励磁回路
６〜９、２３、２４  パルストランス
１０〜１３、２５、２６  パルス検出部
１４〜１７  ＯＲゲート
１８、１９、２７  ラッチ回路
Ａ１〜Ａ４  ＡＮＤゲート
Ｎ１〜Ｎ４  ＮＯＲゲート
Ｘ１０  車両
Ｙ１  制御装置
Ｙ２  三相モータ
Ｙ１１〜Ｙ１６  ２入力２出力信号伝達回路
Ｙ２１〜Ｙ２６  １入力１出力信号伝達回路
Ｙ３１〜Ｙ３６  スイッチ
Ｙ４１〜Ｙ４６  信号伝達部
Ｙ５１Ａ〜Ｙ５６Ａ、Ｙ５１Ｂ〜Ｙ５６Ｂ  絶縁ゲートバイポーラトランジスタ
Ｙ６１Ａ〜Ｙ６６Ａ、Ｙ６１Ｂ〜Ｙ６６Ｂ  温度センサ
Ｙ７１〜Ｙ７６  駆動部
【図１】
2018014549.tif 000003
【図２Ａ】
2018014549.tif 000004
【図２Ｂ】
2018014549.tif 000005
【図３Ａ】
2018014549.tif 000006
【図３Ｂ】
2018014549.tif 000007
【図４】
2018014549.tif 000008
【図５】
2018014549.tif 000009
【図６】
2018014549.tif 000010
【図７】
2018014549.tif 000011
【図８】
2018014549.tif 000012
【図９Ａ】
2018014549.tif 000013
【図９Ｂ】
2018014549.tif 000014
【図９Ｃ】
2018014549.tif 000015
【図９Ｄ】
2018014549.tif 000016
【図９Ｅ】
2018014549.tif 000017
【図９Ｆ】
2018014549.tif 000018
【図９Ｇ】
2018014549.tif 000019
【図９Ｈ】
2018014549.tif 000020
【図９Ｉ】
2018014549.tif 000021
【図９Ｊ】
2018014549.tif 000022
【図９Ｋ】
2018014549.tif 000023
【図９Ｌ】
2018014549.tif 000024
【図１０】
2018014549.tif 000025
【図１１】
2018014549.tif 000026
【図１２】
2018014549.tif 000027
【図１３】
2018014549.tif 000028
【図１４】
2018014549.tif 000029
【図１５】
2018014549.tif 000030