(57)【要約】【課題】新規な半導体装置、又は、信頼性が高い半導体装置の提供。【解決手段】データの書き込み用スイッチとしての機能を有するトランジスタの導通状態を、電位保持部の電位によって制御する。また、電位保持部の電位を、複数の容量を用いて制御する。これにより、電位保持部に正の電位と負の電位の双方を保持することができ、データの書き込み用スイッチとしての機能を有するトランジスタの劣化を防止して、特性を維持することができる。よって、信頼性が高い半導体装置を提供することができる。【選択図】図１
2018014489.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第３のトランジスタと、第４のトランジスタと、第２の容量素子と、を有し、
前記第１のトランジスタのゲートは、前記第３のトランジスタのソース又はドレインの一方、前記第４のトランジスタのゲート、及び前記第２の容量素子の一方の電極と電気的に接続され、
前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの一方、前記第２のトランジスタのゲート、及び前記第１の容量素子の一方の電極と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
前記第１の容量素子の他方の電極は、第４の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、第５の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、第６の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、第７の配線と電気的に接続され、
前記第２の容量素子の他方の電極は、第８の配線と電気的に接続されている半導体装置。
【請求項２】
請求項１において、
前記第１のトランジスタのソース又はドレインの一方と電気的に接続されたノードと、前記第３のトランジスタのソース又はドレインの一方と電気的に接続されたノードに、正の電位及び負の電位を保持する機能を有する半導体装置。
【請求項３】
請求項１又は２において、
前記第２の配線又は前記第４の配線の電位を制御することにより、前記第１のトランジスタのソース又はドレインの一方と電気的に接続されたノードの電位を制御する機能を有し、
前記第６の配線又は前記第８の配線の電位を制御することにより、前記第３のトランジスタのソース又はドレインの一方と電気的に接続されたノードの電位を制御する機能を有する半導体装置。
【請求項４】
請求項１乃至３のいずれか一項において、
前記第１のトランジスタ及び前記第３のトランジスタは、チャネル形成領域に金属酸化物を有する半導体装置。
【請求項５】
請求項１乃至４のいずれか一項に記載の半導体装置と、第１の駆動回路と、第２の駆動回路と、第３の駆動回路と、を有し、
前記第１の駆動回路は、前記第１の配線、前記第２の配線、前記第５の配線、及び前記第６の配線の電位を制御する機能を有し、
前記第２の駆動回路は、前記第３の配線及び前記第７の配線の電位を制御する機能を有し、
前記第３の駆動回路は、前記第４の配線及び前記第８の配線の電位を制御する機能を有する記憶装置。
【請求項６】
請求項１乃至４のいずれか一項に記載の半導体装置又は請求項５に記載の記憶装置を用いたフレームメモリ、画像処理部、及び駆動回路を有する制御回路と、表示部と、を有し、
前記フレームメモリは、画像データを記憶する機能を有し、
前記画像処理部は、前記フレームメモリから入力された画像データに画像処理を行い、映像信号を生成する機能を有し、
前記駆動回路は、前記画像処理部から入力された前記映像信号を、前記表示部に出力する機能を有する表示システム。
【請求項７】
請求項６において、
前記表示部は、第１の表示ユニットと、第２の表示ユニットと、を有し、
前記第１の表示ユニットは、反射型の液晶素子を有し、
前記第２の表示ユニットは、発光素子を有する表示システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、記憶装置及び表示システムに関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、表示システム、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。
【０００３】
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
【背景技術】
【０００４】
近年、パーソナルコンピュータ、スマートフォン、デジタルカメラなどさまざまな電子機器に、セントラルプロセシングユニット（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ（ＣＰＵ））や記憶装置、センサなどの電子部品が用いられている。
【０００５】
特許文献１には、酸化物半導体を用いたトランジスタと、単結晶シリコンを用いたトランジスタによって構成された記憶装置が記載されている。また、酸化物半導体を用いたトランジスタは、オフ電流が極めて小さいことが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−２５６４００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一態様は、新規な半導体装置の提供を課題とする。又は、本発明の一態様は、信頼性が高い半導体装置の提供を課題とする。又は、本発明の一態様は、消費電力が低い半導体装置の提供を課題とする。又は、本発明の一態様は、正の電位と負の電位の双方を保持することが可能なメモリセルを有する半導体装置の提供を課題とする。又は、本発明の一態様は、電位保持部の電位によってデータの書き込み用スイッチの導通状態を制御することが可能なメモリセルを有する半導体装置の提供を課題とする。又は、本発明の一態様は、複数の容量を用いて電位保持部の電位を制御することが可能なメモリセルを有する半導体装置の提供を課題とする。
【０００８】
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る半導体装置は、第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第３のトランジスタと、第４のトランジスタと、第２の容量素子と、を有し、第１のトランジスタのゲートは、第３のトランジスタのソース又はドレインの一方、第４のトランジスタのゲート、及び第２の容量素子の一方の電極と電気的に接続され、第３のトランジスタのゲートは、第１のトランジスタのソース又はドレインの一方、第２のトランジスタのゲート、及び第１の容量素子の一方の電極と電気的に接続され、第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、第２のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、第２のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、第１の容量素子の他方の電極は、第４の配線と電気的に接続され、第３のトランジスタのソース又はドレインの他方は、第５の配線と電気的に接続され、第４のトランジスタのソース又はドレインの一方は、第６の配線と電気的に接続され、第４のトランジスタのソース又はドレインの他方は、第７の配線と電気的に接続され、第２の容量素子の他方の電極は、第８の配線と電気的に接続されている半導体装置である。
【００１０】
また、本発明の一態様に係る半導体装置は、第１のトランジスタのソース又はドレインの一方と電気的に接続されたノードと、第３のトランジスタのソース又はドレインの一方と電気的に接続されたノードに、正の電位及び負の電位を保持する機能を有していてもよい。
【００１１】
また、本発明の一態様に係る半導体装置は、第２の配線又は第４の配線の電位を制御することにより、第１のトランジスタのソース又はドレインの一方と電気的に接続されたノードの電位を制御する機能を有し、第６の配線又は第８の配線の電位を制御することにより、第３のトランジスタのソース又はドレインの一方と電気的に接続されたノードの電位を制御する機能を有していてもよい。
【００１２】
また、本発明の一態様に係る半導体装置において、第１のトランジスタ及び第３のトランジスタは、チャネル形成領域に金属酸化物を有していてもよい。
【００１３】
また、本発明の一態様にかかる記憶装置は、上記半導体装置と、第１の駆動回路と、第２の駆動回路と、第３の駆動回路と、を有し、第１の駆動回路は、第１の配線、第２の配線、第５の配線、及び第６の配線の電位を制御する機能を有し、第２の駆動回路は、第３の配線及び第７の配線の電位を制御する機能を有し、第３の駆動回路は、第４の配線及び第８の配線の電位を制御する機能を有する。
【００１４】
また、本発明の一態様にかかる表示システムは、上記半導体装置又は上記記憶装置を用いたフレームメモリ、画像処理部、及び駆動回路を有する制御回路と、表示部と、を有し、フレームメモリは、画像データを記憶する機能を有し、画像処理部は、フレームメモリから入力された画像データに画像処理を行い、映像信号を生成する機能を有し、駆動回路は、画像処理部から入力された映像信号を、表示部に出力する機能を有する表示システムである。
【００１５】
また、本発明の一態様にかかる表示システムにおいて、表示部は、第１の表示ユニットと、第２の表示ユニットと、を有し、第１の表示ユニットは、反射型の液晶素子を有し、第２の表示ユニットは、発光素子を有していてもよい。
【発明の効果】
【００１６】
本発明の一態様により、新規な半導体装置を提供することができる。又は、本発明の一態様により、信頼性が高い半導体装置を提供することができる。又は、本発明の一態様により、消費電力が低い半導体装置を提供することができる。又は、本発明の一態様により、正の電位と負の電位の双方を保持することが可能なメモリセルを有する半導体装置を提供することができる。又は、本発明の一態様により、電位保持部の電位によってデータの書き込み用スイッチの導通状態を制御することが可能なメモリセルを有する半導体装置を提供することができる。又は、本発明の一態様により、複数の容量を用いて電位保持部の電位を制御することが可能なメモリセルを有する半導体装置を提供することができる。
【００１７】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００１８】
【図１】半導体装置の構成例を示す図、及びメモリセルの構成例を示す図。
【図２】メモリセルの構成例を示す図。
【図３】タイミングチャート。
【図４】タイミングチャート。
【図５】メモリセルの構成例を示す図。
【図６】メモリセルの構成例を示す図。
【図７】記憶装置の構成例を示す図。
【図８】コンピュータの構成例を示す図。
【図９】表示システムの構成例を示す図。
【図１０】表示装置の構成例を説明する図。
【図１１】画素の構成例を説明する図。
【図１２】画素の構成例を説明する図。
【図１３】表示装置の構成例を示す図。
【図１４】表示装置の構成例を示す図。
【図１５】トランジスタの構成例を示す図。
【図１６】エネルギーバンド構造を示す図。
【図１７】メモリセルの構成例を示す図。
【図１８】半導体ウエハの上面図。
【図１９】電子部品の作製工程を示すフローチャート図及び斜視図。
【図２０】電子機器の構成例を示す図。
【図２１】電子機器の構成例を示す図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２０】
また、本発明の一態様には、半導体装置、記憶装置、表示装置、撮像装置、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）タグなど、あらゆる装置がその範疇に含まれる。また、表示装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）などが、その範疇に含まれる。
【００２１】
また、本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳ  ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
【００２２】
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【００２３】
また、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
【００２４】
また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【００２５】
また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【００２６】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【００２７】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【００２８】
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【００２９】
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００３０】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００３１】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００３２】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００３３】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
【００３４】
また、異なる図面間で同じ符号が付されている構成要素は、特に説明がない限り、同じものを表す。
【００３５】
また、図面上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００３６】
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置及び記憶装置について説明する。
【００３７】
＜半導体装置の構成例＞
図１（Ａ）に、半導体装置１０の構成例を示す。半導体装置１０は複数のメモリセルＭＣを有する。メモリセルＭＣは、データを記憶する機能を有する回路である。図１（Ａ）には、半導体装置１０がｍ列ｎ行のメモリセルＭＣを有する構成例を示す。以下、ｘ列ｙ行（ｘは１以上ｍ以下の整数、ｙは１以上ｎ以下の整数）のメモリセルＭＣを、ＭＣ［ｘ，ｙ］と表記する。半導体装置１０に複数のメモリセルＭＣを設けることにより、半導体装置１０を記憶装置のメモリセルアレイとして用いることができる。
【００３８】
メモリセルＭＣは、複数の配線ＷＬ（ＷＬａ、ＷＬｂ）、複数の配線ＳＬ（ＳＬａ、ＳＬｂ）、複数の配線ＲＢＬ（ＲＢＬａ、ＲＢＬｂ）、複数の配線ＷＢＬ（ＷＢＬａ、ＷＢＬｂ）と接続されている。配線ＷＬは、データの書き込み、読み出し、消去、又は保持を行うための電位を、所定の行のメモリセルＭＣに供給する機能を有する。配線ＳＬ、配線ＲＢＬ、配線ＷＢＬは、データの書き込み、読み出し、消去、又は保持を行うための電位を、所定の列のメモリセルＭＣに供給する機能を有する。また、配線ＲＢＬは、メモリセルＭＣに記憶されたデータに対応する電位（以下、読み出し電位ともいう）を伝える機能を有し、配線ＷＢＬは、メモリセルＭＣに書き込むデータに対応する電位（以下、書き込み電位ともいう）を伝える機能を有する。なお、ＭＣ［ｘ，ｙ］と接続された配線ＷＬａ、ＷＬｂ、ＳＬａ、ＳＬｂ、ＲＢＬａ、ＲＢＬｂ、ＷＢＬａ、ＷＢＬｂを、それぞれ配線ＷＬａ［ｙ］、ＷＬｂ［ｙ］、ＳＬａ［ｘ］、ＳＬｂ［ｘ］、ＲＢＬａ［ｘ］、ＲＢＬｂ［ｘ］、ＷＢＬａ［ｘ］、ＷＢＬｂ［ｘ］と表記する。
【００３９】
図１（Ａ）においては、配線ＷＬａ、ＷＬｂが同じ行のメモリセルＭＣに共有され、配線ＳＬａ、ＳＬｂ、ＲＢＬａ、ＲＢＬｂ、ＷＢＬａ、ＷＢＬｂが同じ列のメモリセルＭＣに共有されている構成例を示している。しかし、これらの配線は、メモリセルＭＣごとに個別に設けられていてもよい。
【００４０】
メモリセルＭＣは、トランジスタや容量素子によって構成することができる。ここで、メモリセルＭＣには、チャネル形成領域に金属酸化物を有するトランジスタ（以下、ＯＳトランジスタともいう）を用いることが好ましい。金属酸化物は、シリコンなどの半導体よりもエネルギーギャップが大きく、少数キャリア密度を低くすることができ、そのような金属酸化物を用いたトランジスタのオフ電流は極めて小さい。そのため、メモリセルＭＣにＯＳトランジスタを用いた場合、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタともいう）などを用いる場合と比較して、メモリセルＭＣに保持された電位を長期間にわたって保持することができる。これにより、所定の周期で再度書き込みを行う動作（リフレッシュ動作）が不要となるか、または、リフレッシュ動作の頻度を極めて少なくすることができる。また、メモリセルＭＣへの信号の供給が停止された期間においても、長期間データを保持することができる。従って、半導体装置１０における消費電力を低減することができる。
【００４１】
図１（Ｂ）に、メモリセルＭＣの構成の一部を示す。本発明の一態様において、メモリセルＭＣは回路ＭＣａ、ＭＣｂを有する。回路ＭＣａ、ＭＣｂはそれぞれ、データを記憶する機能を有する。回路ＭＣａは、トランジスタＴｒ１ａ、容量素子Ｃ１ａ、容量素子Ｃ２ａを有する。回路ＭＣｂは、トランジスタＴｒ１ｂ、容量素子Ｃ１ｂ、容量素子Ｃ２ｂを有する。
【００４２】
トランジスタＴｒ１ａのソース又はドレインの一方は容量素子Ｃ１ａの一方の電極、及び容量素子Ｃ２ａの一方の電極と接続され、ソース又はドレインの他方は配線Ｌ１ａと接続されている。容量素子Ｃ１ａの他方の電極は配線Ｌ２ａと接続され、容量素子Ｃ２ａの他方の電極は配線Ｌ３ａと接続されている。なお、配線Ｌ１ａ、配線Ｌ２ａ、配線Ｌ３ａは、所定の電位が供給される配線である。ここで、トランジスタＴｒ１ａのソース又はドレインの一方、容量素子Ｃ１ａの一方の電極、及び容量素子Ｃ２ａの一方の電極と接続されたノードを、ノードＦＮａと表記する。ノードＦＮａは、メモリセルＭＣの電位保持部としての機能を有する。なお、回路ＭＣｂも回路ＭＣａと同様の回路構成を有する。
【００４３】
トランジスタＴｒ１ａ、Ｔｒ１ｂは、データの書き込み用スイッチとしての機能を有する。また、配線Ｌ１ａ、Ｌ１ｂは、書き込み電位を伝える機能を有する。トランジスタＴｒ１ａがオン状態になると、配線Ｌ１ａの電位がトランジスタＴｒ１ａを介してノードＦＮａに供給される。これにより、回路ＭＣａへのデータの書き込みが行われる。その後、トランジスタＴｒ１ａがオフ状態となると、ノードＦＮａがフローティング状態となり、データが保持される。回路ＭＣｂにおいても、同様の動作によりデータの書き込み及び保持が行われる。
【００４４】
ここで、データの書き込み用スイッチとしての機能を有するトランジスタＴｒ１ａ、Ｔｒ１ｂには、ＯＳトランジスタを用いることが好ましい。これにより、トランジスタＴｒ１ａ、Ｔｒ１ｂがオフ状態の期間において、ノードＦＮａ、ＦＮｂの電位を極めて長期間にわたって保持することができ、メモリセルＭＣにおける消費電力を低減することができる。
【００４５】
なお、チャネル幅で規格化したＯＳトランジスタのオフ電流は、ソースドレイン間電圧が１０Ｖ、室温（２５℃程度）の状態で１０×１０−２１Ａ／μｍ（１０ゼプトＡ／μｍ）以下とすることが可能である。トランジスタＴｒ１ａ、Ｔｒ１ｂに用いるＯＳトランジスタのオフ電流は、室温（２５℃程度）にて１×１０−１８Ａ以下、又は、１×１０−２１Ａ以下、又は１×１０−２４Ａ以下が好ましい。又は、オフ電流は８５℃にて１×１０−１５Ａ以下、又は１×１０−１８Ａ以下、又は１×１０−２１Ａ以下であることが好ましい。
【００４６】
また、ＯＳトランジスタのチャネル形成領域に含まれる金属酸化物は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含むことが好ましい。このような金属酸化物としては、Ｉｎ酸化物、Ｚｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）が代表的である。これら金属酸化物は、電子供与体（ドナー）となる水素などの不純物を低減し、かつ酸素欠損も低減することで、金属酸化物をｉ型半導体（真性半導体）にする、あるいはｉ型半導体に限りなく近づけることができる。このような金属酸化物は、高純度化された金属酸化物と呼ぶことができる。例えば、金属酸化物のキャリア密度は、８×１０１５ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、より好ましくは１×１０１０ｃｍ−３未満であり、且つ、１×１０−９ｃｍ−３以上とすることができる。
【００４７】
また、金属酸化物はエネルギーギャップが大きく、電子が励起されにくく、ホールの有効質量が大きい。このため、ＯＳトランジスタはＳｉトランジスタと比較して、アバランシェ崩壊等が生じにくい場合がある。アバランシェ崩壊に起因するホットキャリア劣化等が抑制されることで、ＯＳトランジスタは高いドレイン耐圧を有することとなり、高いドレイン電圧で駆動することが可能である。そのため、トランジスタＴｒ１ａ、Ｔｒ１ｂにＯＳトランジスタを用いることにより、ノードＦＮａ、ＦＮｂに保持される電位の範囲を広げることができる。
【００４８】
なお、トランジスタＴｒ１ａ、Ｔｒ１ｂとして、ＯＳトランジスタ以外のトランジスタを用いてもよい。例えば、金属酸化物以外の単結晶半導体を有する基板の一部にチャネル形成領域が形成されるトランジスタを用いてもよい。このような基板としては、単結晶シリコン基板や単結晶ゲルマニウム基板などが挙げられる。また、トランジスタＴｒ１ａ、Ｔｒ１ｂとして、金属酸化物以外の半導体材料を含む膜にチャネル形成領域が形成されるトランジスタを用いることもできる。このようなトランジスタとしては、例えば、非晶質シリコン膜、微結晶シリコン膜、多結晶シリコン膜、単結晶シリコン膜、非晶質ゲルマニウム膜、微結晶ゲルマニウム膜、多結晶ゲルマニウム膜、又は単結晶ゲルマニウム膜を半導体層に用いたトランジスタが挙げられる。
【００４９】
メモリセルＭＣが有する容量素子として、寄生容量を用いることもできる。また、メモリセルＭＣが有する容量素子として、トランジスタのゲートと、ソース又はドレインと、の間の容量を利用することもできる。また、ノードＦＮと接続された容量素子を３つ以上設けることもできる。
【００５０】
ここで、本発明の一態様においては、トランジスタＴｒ１ａのゲートがノードＦＮｂと接続され、トランジスタＴｒ１ｂのゲートがノードＦＮａと接続されている。これにより、トランジスタＴｒ１ａ、Ｔｒ１ｂの導通状態を、ノードＦＮａ、ＦＮｂの電位によって制御することができる。
【００５１】
また、本発明の一態様において、ノードＦＮａは、容量素子Ｃ１ａを介して配線Ｌ２ａと接続され、容量素子Ｃ２ａを介して配線Ｌ３ａと接続されている。そのため、容量素子Ｃ１ａの容量結合を利用して、配線Ｌ２ａの電位を変化させることによりノードＦＮａの電位を制御することができる。また、容量素子Ｃ２ａの容量結合を利用して、配線Ｌ３ａの電位を変化させることによりノードＦＮａの電位を制御することができる。このように、複数の容量を用いてノードＦＮａの電位を制御することができる。同様に、複数の容量を用いてノードＦＮｂの電位を制御することができる。
【００５２】
ここで、例えばノードＦＮａに正の電位又は負の電位の一方のみが保持された状態が長期間にわたると、トランジスタＴｒ１ａの劣化が誘起され得る。そして、劣化によってトランジスタＴｒ１ａの特性が変動すると、回路ＭＣａにおけるデータの読み書きや保持などに支障をきたす場合がある。しかしながら、本発明の一態様は、ノードＦＮａ、ＦＮｂの電位を制御することによって、トランジスタＴｒ１ａのゲートの電位、及びソース又はドレインの電位を制御することができ、これによって、ノードＦＮａに正の電位と負の電位の双方を供給し、保持することができる。また、ノードＦＮａの電位を複数の容量を用いて制御することができるため、メモリセルＭＣに記憶されたデータに応じてノードＦＮａの電位を自由に制御することができ、データの読み書きや保持の動作を正確に行うことができる。なお、上記はノードＦＮｂについても同様である。
【００５３】
図１（Ｂ）の構成をメモリセルＭＣに適用することにより、ノードＦＮａ、ＦＮｂの電位の正負を切り替えることができ、ノードＦＮａ、ＦＮｂに正の電位又は負の電位の一方のみが長期間保持される状態を回避することが可能なメモリセルＭＣを構成することができる。そして、このようなメモリセルＭＣを用いることにより、トランジスタＴｒ１ａ、Ｔｒ１ｂの劣化及び特性の変動を防止し、半導体装置１０の信頼性を向上させることができる。上記の構成を備えたメモリセルＭＣの具体的な構成例、動作例について、以下説明する。
【００５４】
＜メモリセルの構成例＞
図２に、メモリセルＭＣの具体的な構成例を示す。なお、図２には代表例としてメモリセルＭＣ［１，１］、［２，１］、［１，２］、［２，２］を示しているが、その他のメモリセルＭＣも同様の構成とすることができる。
【００５５】
メモリセルＭＣ［１，１］、［２，１］、［１，２］、［２，２］はそれぞれ、回路ＭＣａ及び回路ＭＣｂを有する。回路ＭＣａは、トランジスタＴｒ１ａ、Ｔｒ２ａ、容量素子Ｃ１ａを有する。回路ＭＣｂは、トランジスタＴｒ１ｂ、Ｔｒ２ｂ、容量素子Ｃ１ｂを有する。
【００５６】
トランジスタＴｒ１ａのゲートはノードＦＮｂと接続され、ソース又はドレインの一方はトランジスタＴｒ２ａのゲート及び容量素子Ｃ１ａの一方の電極と接続され、ソース又はドレインの他方は配線ＷＢＬａと接続されている。トランジスタＴｒ２ａのソース又はドレインの一方は配線ＲＢＬａと接続され、ソース又はドレインの他方は配線ＳＬａと接続されている。容量素子Ｃ１ａの他方の電極は、配線ＷＬａと接続されている。なお、トランジスタＴｒ２ａのゲートと、ソース又はドレインの一方と、によって形成される容量が、図１（Ｂ）における容量素子Ｃ２ａに相当する。
【００５７】
トランジスタＴｒ１ｂのゲートはノードＦＮａと接続され、ソース又はドレインの一方はトランジスタＴｒ２ｂのゲート及び容量素子Ｃ１ｂの一方の電極と接続され、ソース又はドレインの他方は配線ＷＢＬｂと接続されている。トランジスタＴｒ２ｂのソース又はドレインの一方は配線ＲＢＬｂと接続され、ソース又はドレインの他方は配線ＳＬｂと接続されている。容量素子Ｃ１ｂの他方の電極は、配線ＷＬｂと接続されている。なお、トランジスタＴｒ２ｂのゲートと、ソース又はドレインの一方と、によって形成される容量が、図１（Ｂ）における容量素子Ｃ２ｂに相当する。
【００５８】
なお、トランジスタＴｒ２ａ、Ｔｒ２ｂに用いることができるトランジスタの例は、トランジスタＴｒ１ａ、Ｔｒ１ｂと同様である。
【００５９】
図２には、配線ＷＬａ、ＷＬｂが同一の行のメモリセルＭＣ（ここでは、ＭＣ［１，１］とＭＣ［２，１］、及び、ＭＣ［１，２］とＭＣ［２，２］）によって共有され、配線ＳＬａ、ＳＬｂ、ＲＢＬａ、ＲＢＬｂ、ＷＢＬａ、ＷＢＬｂが同一の列のメモリセルＭＣ（ここでは、ＭＣ［１，１］とＭＣ［１，２］、及び、ＭＣ［２，１］とＭＣ［２，２］）によって共有されている構成例を示している。ただし、これらの配線は、メモリセルＭＣごとに個別に設けられていてもよい。
【００６０】
トランジスタＴｒ１ａのゲートはノードＦＮｂと接続され、トランジスタＴｒ１ｂのゲートはノードＦＮａと接続されている。これにより、トランジスタＴｒ１ａの導通状態をノードＦＮｂの電位によって制御し、トランジスタＴｒ１ｂの導通状態をノードＦＮａの電位によって制御することができる。
【００６１】
また、ノードＦＮａは、容量素子Ｃ１ａを介して配線ＷＬａと接続され、トランジスタＴｒ２ａのゲートと、ソース又はドレインの一方と、によって形成される容量を介して配線ＲＢＬａと接続されている。従って、配線ＷＬａ及び配線ＲＢＬａの電位を制御することにより、ノードＦＮａの電位を制御することができる。同様に、配線ＷＬｂ及び配線ＲＢＬｂの電位を制御することにより、ノードＦＮｂの電位を制御することができる。
【００６２】
メモリセルＭＣは上記の回路構成を有することにより、ノードＦＮａ、ＦＮｂにそれぞれ、正の電位と負の電位の双方を供給し、保持することができる。これにより、トランジスタＴｒ１ａ、Ｔｒ１ｂの劣化を防止することができる。以下、ノードＦＮに正の電位と負の電位の双方が供給、保持されるときの、メモリセルＭＣの具体的な動作例について説明する。
【００６３】
＜メモリセルの動作例＞
図３に、メモリセルＭＣからデータを読み出す動作の例を表すタイミングチャートを示す。また、図４に、メモリセルＭＣにデータを書き込む動作、及び、メモリセルＭＣに記憶されたデータを消去する動作の例を示す。
【００６４】
以下、図２におけるメモリセルＭＣにそれぞれ２ビットのデータを記憶する場合について説明する。ここでは具体例として、ノードＦＮａ及びノードＦＮｂの電位が負である状態がメモリセルＭＣにデータ“１１”が記憶された状態に対応し、ノードＦＮａ及びノードＦＮｂの電位が０である状態がメモリセルＭＣにデータ“００”が記憶された状態に対応し、ノードＦＮａの電位が正、ノードＦＮｂの電位が０である状態がメモリセルＭＣにデータ“０１”が記憶された状態に対応し、ノードＦＮａの電位が０、ノードＦＮｂの電位が正である状態がメモリセルＭＣにデータ“１０”が記憶された状態に対応する場合について説明する。
【００６５】
なお、ノードＦＮａ、ＦＮｂの電位は上記に限られない。すなわち、ノードＦＮａ、ＦＮｂには、正、０、負の３値だけでなく、４値以上の電位を保持することもできる。この場合、メモリセルＭＣに記憶することが可能な情報量を増加させることができる。また、ノードＦＮａ、ＦＮｂの電位とデータの対応も上記に限られず、任意に定義することができる。
【００６６】
また、以下の説明においては一例として、電位ＶＲ、電位ＶＬ、電位ＶＨを用いたメモリセルＭＣの動作例を説明する。これらの電位の絶対値の関係は、０＜ＶＲ≦ＶＬ＜ＶＨとする。
【００６７】
［読み出し動作］
まず、図３のタイミングチャートを用いて、図２に示すメモリセルＭＣの読み出し動作の例を説明する。図３において、期間Ｔ１１乃至Ｔ１８は、メモリセルＭＣに記憶されたデータ“１１”を読み出す期間であり、期間Ｔ２１乃至Ｔ２８は、メモリセルＭＣに記憶されたデータ“１０”を読み出す期間である。すなわち、期間Ｔ１１の直前では、ノードＦＮａ及びノードＦＮｂに負の電位（電位ＶＭ）が保持されている。また、期間Ｔ２１の直前では、ノードＦＮａに０の電位、ノードＦＮｂに正の電位（電位ＶＰ）が保持されている。
【００６８】
まず、期間Ｔ１１において、配線ＲＢＬａの電位を０とし、配線ＳＬａの電位を＋ＶＲとする。このとき、ノードＦＮａはフローティング状態であるため、配線ＳＬａの電位が上昇すると、トランジスタＴｒ２ａによって形成される容量結合により、ノードＦＮａの電位も上昇する。
【００６９】
次に、期間Ｔ１２において、配線ＲＢＬａをフローティング状態とし、配線ＷＬａの電位を０とする。ここで、期間Ｔ１１の直前においてノードＦＮａの電位が負（ＶＭ）であった場合は、期間Ｔ１２においてトランジスタＴｒ２ａはオフ状態に維持される。そのため、配線ＲＢＬａの電位は０に維持される。
【００７０】
次に、期間Ｔ１４において、配線ＲＢＬａをフローティング状態とし、配線ＷＬａの電位を＋ＶＲとする。このとき、ノードＦＮａはフローティング状態であるため、配線ＷＬａの電位が上昇すると、容量素子Ｃ１ａによって形成される容量結合により、ノードＦＮａの電位も上昇する。しかしながら、期間Ｔ１１の直前においてノードＦＮａの電位が負（ＶＭ）であった場合は、期間Ｔ１４においてもトランジスタＴｒ２ａはオフ状態に維持される。そのため、配線ＲＢＬａの電位は０に維持される。
【００７１】
このような動作により、回路ＭＣａからデータの読み出しを行うことができる。上記のように、期間Ｔ１２及び期間Ｔ１４において配線ＲＢＬａの電位が０に維持されている場合、回路ＭＣａに保持されている電位が負であることを示している。
【００７２】
次に、期間Ｔ１５乃至Ｔ１８において、回路ＭＣａと同様の動作により、回路ＭＣｂからデータの読み出しを行う。ここで、期間Ｔ１６及び期間Ｔ１８において配線ＲＢＬｂの電位が０に維持されているため、回路ＭＣｂに保持されている電位は負であることが分かる。
【００７３】
以上の動作により、メモリセルＭＣに記憶されているデータ“１１”を読み出すことができる。
【００７４】
次に、期間Ｔ２１乃至Ｔ２４において、期間Ｔ１１乃至Ｔ１４と同様の動作により、回路ＭＣａからデータの読み出しを行う。ここで、期間Ｔ２１の直前においてノードＦＮａの電位が０であった場合、期間Ｔ２２においてトランジスタＴｒ２ａはオフ状態に維持される。しかしながら、期間Ｔ２４においては、配線ＷＬａの電位の上昇に伴い、ノードＦＮａの電位が上昇し、トランジスタＴｒ２ａのゲート−ソース間の電位がトランジスタＴｒ２ａの閾値電圧よりも高くなる。そのため、トランジスタＴｒ２ａはオン状態となり、配線ＲＢＬａの電位は＋ＶＲとなる。
【００７５】
このように、期間Ｔ２２において配線ＲＢＬａの電位が０に維持されており、期間Ｔ２４において配線ＲＢＬａの電位が＋ＶＲとなる場合、回路ＭＣａに保持されている電位が０であることを示している。
【００７６】
次に、期間Ｔ２５乃至Ｔ２８において、期間Ｔ１５乃至Ｔ１８と同様の動作により、回路ＭＣｂからデータの読み出しを行う。ここで、期間Ｔ２５の直前においてノードＦＮｂの電位が正（ＶＰ）であった場合、期間Ｔ２５における配線ＳＬｂの電位の上昇に伴い、ノードＦＮｂの電位が上昇し、トランジスタＴｒ２ｂのゲート−ソース間の電位がトランジスタＴｒ２ｂの閾値電圧よりも高くなる。そのため、トランジスタＴｒ２ｂはオン状態となり、配線ＲＢＬｂの電位は＋ＶＲとなる。このように、期間Ｔ２６において配線ＲＢＬｂの電位が＋ＶＲとなる場合、回路ＭＣｂに保持されている電位が正であることを示している。
【００７７】
以上の動作により、メモリセルＭＣに記憶されているデータ“１０”を読み出すことができる。
【００７８】
なお、メモリセルＭＣに記憶されたデータが“００”である場合は、回路ＭＣａ及び回路ＭＣｂが、期間Ｔ２１乃至Ｔ２４における回路ＭＣａと同様な動作をする。また、メモリセルＭＣに記憶されたデータが“０１”である場合は、回路ＭＣａが期間Ｔ２５乃至Ｔ２８における回路ＭＣｂと同様な動作をし、回路ＭＣｂが期間Ｔ２１乃至Ｔ２４における回路ＭＣａと同様な動作をする。よって、いずれの場合も、配線ＲＢＬａ及び配線ＲＢＬｂの電位からメモリセルＭＣに記憶されたデータを認識することができる。
【００７９】
以上のように、配線ＳＬ及び配線ＷＬの電位を制御することにより、ノードＦＮの電位を制御し、データの読み出しを行うことができる。
【００８０】
なお、図３においては、回路ＭＣａと回路ＭＣｂの読み出し動作をそれぞれ異なる期間に行う動作例を示したが、同時に行うこともできる。また、データの読み出しは、同一の行のメモリセルＭＣで同時に行ってもよいし、順番に行ってもよい。
【００８１】
また、ある行のメモリセルＭＣにおいてデータの読み出しを行う際、その他の行のメモリセルＭＣには、トランジスタＴｒ１ａ、Ｔｒ１ｂがオフ状態を維持できるような電位を供給することが好ましい。例えば、図２におけるメモリセルＭＣ［１，１］、［２，１］を選択してデータを読み出す場合、メモリセルＭＣ［１，２］、［２，２］と接続された配線ＷＬａ［２］、ＷＬｂ［２］には、負の電位−ＶＲを印加することが好ましい。これにより、非選択状態のメモリセルＭＣから配線ＲＢＬに意図しない電位が出力されることを防止することができる。
【００８２】
［書き込み動作・消去動作］
次に、図４のタイミングチャートを用いて、図２に示すメモリセルＭＣの書き込み動作及び消去動作の例を説明する。図４において、期間Ｔ３１、Ｔ３２は、データ“１１”の書き込み及び消去を行う期間であり、期間Ｔ４１、Ｔ４２は、データ“０１”の書き込み及び消去を行う期間であり、期間Ｔ５１、Ｔ５２は、データ“１０”の書き込み及び消去を行う期間である。
【００８３】
なお、期間Ｔ３１の直前では、ノードＦＮａ及びノードＦＮｂに０の電位が保持されており、メモリセルＭＣにデータ“００”が記憶されているものとする。
【００８４】
まず、期間Ｔ３１において、配線ＷＢＬａ、ＷＢＬｂの電位を−ＶＬとする。これにより、トランジスタＴｒ１ａ、Ｔｒ１ｂがオン状態となり、配線ＷＢＬａの電位（負）がトランジスタＴｒ１ａを介してノードＦＮａに供給され、配線ＷＢＬｂの電位（負）がトランジスタＴｒ１ｂを介してノードＦＮｂに供給される。これにより、メモリセルＭＣにデータ“１１”が書き込まれる。そして、ノードＦＮａ、ＦＮｂの電位が一定以下になると、トランジスタＴｒ１ａ、Ｔｒ１ｂがオフ状態になる。
【００８５】
次に、期間Ｔ３２において、配線ＷＢＬａ、ＷＢＬｂの電位を０にした状態で、配線ＷＬａ、ＷＬｂの電位を＋ＶＨとする。これにより、ノードＦＮａ、ＦＮｂの電位が上昇し、トランジスタＴｒ１ａ、Ｔｒ１ｂがオン状態となる。そして、配線ＷＢＬａの電位（０）がトランジスタＴｒ１ａを介してノードＦＮａに供給され、配線ＷＢＬｂの電位（０）がトランジスタＴｒ１ｂを介してノードＦＮｂに供給される。これにより、データ“１１”が消去され、メモリセルＭＣはデータ“００”が記憶された状態に戻る。
【００８６】
次に、期間Ｔ４１において、配線ＷＢＬｂの電位を０にした状態で、配線ＷＢＬａ、配線ＷＬｂの電位を＋ＶＬとする。これにより、ノードＦＮｂの電位が上昇し、トランジスタＴｒ１ａがオン状態となる。そして、配線ＷＢＬａの電位（＋ＶＬ）がトランジスタＴｒ１ａを介してノードＦＮａに供給される。そして、ノードＦＮａの電位が一定以上になると、トランジスタＴｒ１ａがオフ状態になる。一方、ノードＦＮｂの電位はこの書き込み動作後、０に維持される。これにより、メモリセルＭＣにデータ“０１”が書き込まれる。
【００８７】
次に、期間Ｔ４２において、配線ＷＢＬａ、ＷＢＬｂの電位を０にした状態で、配線ＷＬａ、ＷＬｂの電位を＋ＶＬとする。これにより、ノードＦＮａ、ＦＮｂの電位が上昇し、トランジスタＴｒ１ａ、Ｔｒ１ｂがオン状態となる。そして、配線ＷＢＬａの電位（０）がトランジスタＴｒ１ａを介してノードＦＮａに供給され、配線ＷＢＬｂの電位（０）がトランジスタＴｒ１ｂを介してノードＦＮｂに供給される。これにより、データ“０１”が消去され、メモリセルＭＣはデータ“００”が記憶された状態に戻る。
【００８８】
次に、期間Ｔ５１において、配線ＷＢＬａの電位を０にした状態で、配線ＷＢＬｂ、配線ＷＬａの電位を＋ＶＬとする。これにより、ノードＦＮａの電位が上昇し、トランジスタＴｒ１ｂがオン状態となる。そして、配線ＷＢＬｂの電位（＋ＶＬ）がトランジスタＴｒ１ｂを介してノードＦＮｂに供給される。一方、ノードＦＮａの電位は０に維持される。これにより、メモリセルＭＣにデータ“１０”が書き込まれる。そして、ノードＦＮｂの電位が一定以上になると、トランジスタＴｒ１ｂがオフ状態になる。一方、ノードＦＮａの電位はこの書き込み動作後、０に維持される。これにより、メモリセルＭＣにデータ“１０”が書き込まれる。
【００８９】
次に、期間Ｔ５２において、配線ＷＢＬａ、ＷＢＬｂの電位を０にした状態で、配線ＷＬａ、ＷＬｂの電位を＋ＶＬとする。これにより、ノードＦＮａ、ＦＮｂの電位が上昇し、トランジスタＴｒ１ａ、Ｔｒ１ｂがオン状態となる。そして、配線ＷＢＬａの電位（０）がトランジスタＴｒ１ａを介してノードＦＮａに供給され、配線ＷＢＬｂの電位（０）がトランジスタＴｒ１ｂを介してノードＦＮｂに供給される。これにより、データ“１０”が消去され、メモリセルＭＣはデータ“００”が記憶された状態に戻る。
【００９０】
以上のように、配線ＷＢＬ及び配線ＷＬの電位を制御することにより、ノードＦＮの電位を制御し、データの書き込み及び消去を行うことができる。なお、図４に示す動作では、メモリセルＭＣに記憶されているデータの内容によって、各配線に供給される電位が異なる。そのため、データを消去する際は、あらかじめメモリセルＭＣからデータを読み出し、読み出したデータの内容に応じて消去動作を行う。
【００９１】
なお、ある行のメモリセルＭＣにおいてデータの書き込みを行う際、その他の行のメモリセルＭＣには、トランジスタＴｒ１ａ、Ｔｒ１ｂがオフ状態を維持できるような電位を供給することが好ましい。例えば、図２におけるメモリセルＭＣ［１，１］、［２，１］を選択してデータを書き込む場合、メモリセルＭＣ［２，１］、［２，２］と接続された配線ＳＬａ［２］、ＳＬｂ［２］、ＲＢＬａ［２］、ＲＢＬｂ［２］には０の電位を印加し、メモリセルＭＣ［１，２］、［２，２］と接続されたＷＬａ［２］、ＷＬｂ［２］には負の電位−ＶＬを印加することが好ましい。これにより、非選択状態のメモリセルＭＣにおいて意図しないデータの変動が生じることを防止することができる。
【００９２】
また、ある行のメモリセルＭＣにおいてデータの消去を行う際、その他の行のメモリセルＭＣには、トランジスタＴｒ１ａ、Ｔｒ１ｂがオフ状態を維持できるような電位を供給することが好ましい。例えば、図２におけるメモリセルＭＣ［１，１］、［２，１］を選択してデータ“１１”を削除する場合、メモリセルＭＣ［２，１］、［２，２］と接続された配線ＳＬａ［２］、ＳＬｂ［２］、ＲＢＬａ［２］、ＲＢＬｂ［２］には０の電位を、配線ＷＢＬａ［２］、ＷＢＬｂ［２］には正の電位＋ＶＨをそれぞれ印加し、メモリセルＭＣ［１，２］、［２，２］と接続されたＷＬａ［２］、ＷＬｂ［２］には負の電位−ＶＬを印加することが好ましい。また、図２におけるメモリセルＭＣ［１，１］、［２，１］を選択してデータ“０１”又は“１０”を削除する場合、メモリセルＭＣ［２，１］、［２，２］と接続された配線ＳＬａ［２］、ＳＬｂ［２］、ＲＢＬａ［２］、ＲＢＬｂ［２］には０の電位を、配線ＷＢＬａ［２］、ＷＢＬｂ［２］には正の電位＋ＶＬをそれぞれ印加し、メモリセルＭＣ［１，２］、［２，２］と接続されたＷＬａ［２］、ＷＬｂ［２］には負の電位−ＶＬを印加することが好ましい。これにより、非選択状態のメモリセルＭＣにおいて意図しないデータの変動が生じることを防止することができる。
【００９３】
［データの保持］
メモリセルＭＣは、ノードＦＮの電位が正、０、負のいずれであっても、その電位を保持することができる。
【００９４】
メモリセルＭＣにデータ“１１”が記憶されている場合、ノードＦＮａ、ＦＮｂの電位は負となる。このとき、トランジスタＴｒ１ａ、Ｔｒ１ｂのゲートの電位も負となるため、トランジスタＴｒ１ａ、Ｔｒ１ｂはオフ状態となり、ノードＦＮａ、ＦＮｂの電位を保持することができる。このようにメモリセルＭＣは、トランジスタＴｒ１ａのゲートがノードＦＮｂと接続され、トランジスタＴｒ１ｂのゲートがノードＦＮａと接続された構成を有することにより、ノードＦＮａ、ＦＮｂに負の電位を保持することができる。
【００９５】
メモリセルＭＣにデータ“００”が記憶されている場合、ノードＦＮａ、ＦＮｂの電位は０であり、トランジスタＴｒ１ａ、Ｔｒ１ｂのゲート−ソース間の電位差、及びソース−ドレイン間の電位差が０となるため、ノードＦＮａ、ＦＮｂの電位は０に維持される。
【００９６】
メモリセルＭＣにデータ“０１”が記憶されている場合、ノードＦＮａの電位は正となるが、ノードＦＮｂの電位は０となる。そのため、トランジスタＴｒ１ａはオフ状態となり、ノードＦＮａの電位を保持することができる。メモリセルＭＣにデータ“１０”が記憶されている場合も同様である。
【００９７】
ここで、表１に、メモリセルＭＣにデータ“１１”、“００”、“０１”、“１０”が記憶されている状態において、トランジスタＴｒ１ａ、Ｔｒ１ｂにかかる電圧ストレスを示す。表１において、「Ｇ−ＦＮ」は、トランジスタＴｒ１ａ、Ｔｒ１ｂのソース又はドレイン（ノードＦＮａ、ＦＮｂ側）を基準として、トランジスタＴｒ１ａ、Ｔｒ１ｂのゲートにかかる電圧ストレス（以下、ゲート電圧ストレスともいう）を表す。「ＷＢＬ−ＦＮ」は、トランジスタＴｒ１ａ、Ｔｒ１ｂのソース又はドレイン（ノードＦＮａ、ＦＮｂ側）を基準として、トランジスタＴｒ１ａ、Ｔｒ１ｂのソース又はドレイン（配線ＷＢＬａ、ＷＢＬｂ側）にかかる電圧ストレス（以下、ドレイン電圧ストレスともいう）を表す。また、表１中の「＋」は正の電圧ストレスを表し、「−」は負の電圧ストレスを表す。なお、ここではデータの保持期間における配線ＷＢＬａ、ＷＢＬｂの電位は０であるとする。
【００９８】
【表１】
2018014489.tif 000003
【００９９】
トランジスタにかかる電圧ストレスが正と負の一方のみである場合、トランジスタが劣化し、特性が変動する場合がある。しかしながら、表１に示すように、トランジスタＴｒ１ａ、Ｔｒ１ｂにはそれぞれ正と負のゲート電圧ストレス、及び正と負のドレイン電圧ストレスがかかる。そのため、トランジスタＴｒ１ａ、Ｔｒ１ｂに正と負の一方の電圧ストレスのみがかかることを防止し、トランジスタＴｒ１ａ、Ｔｒ１ｂの劣化を抑えることができる。
【０１００】
例えば、長期間にわたって正のゲート電圧ストレスがかかると、マイナスの電荷をもつイオンや粒子がトランジスタＴｒ１ａ、Ｔｒ１ｂのゲート絶縁膜中に注入され、トランジスタＴｒ１ａ、Ｔｒ１ｂの閾値電圧が変化する劣化が引き起こされる場合がある。しかしながら、メモリセルＭＣに記憶されたデータが変わり、負のゲート電圧ストレスがかかることにより、マイナスの電荷をもつイオンや粒子がトランジスタＴｒ１ａ、Ｔｒ１ｂのゲート絶縁膜中から放出され、劣化の修復を行うことができる。
【０１０１】
データ“１１”、“００”、“０１”、“１０”がメモリセルＭＣに記憶される確率が概ね等しいと考えると、表１より、トランジスタＴｒ１ａ、Ｔｒ１ｂには正と負のストレスが均等に印加されることになる。そのため、トランジスタＴｒ１ａ、Ｔｒ１ｂの劣化をより効果的に抑制することができる。なお、メモリセルＭＣに記憶された特定のデータの保持期間が長くなると予想される場合は、データを記憶するメモリセルＭＣを意図的に変える動作などを行い、トランジスタＴｒ１ａ、Ｔｒ１ｂに印加される電圧ストレスを制御してもよい。
【０１０２】
以上のように、メモリセルＭＣが有するトランジスタに印加される電圧ストレスが正と負の両方の値をとることにより、トランジスタの特性の変動・劣化を抑制することができ、半導体装置１０の信頼性を向上させることができる。
【０１０３】
＜メモリセルの変形例＞
メモリセルＭＣの回路構成は、図２に示すものに限られない。図５、６に、メモリセルＭＣの他の構成例を示す。
【０１０４】
図５（Ａ）に示すメモリセルＭＣは、トランジスタＴｒ３ａ、Ｔｒ３ｂを有する点で、図２と異なる。トランジスタＴｒ３ａのゲートは配線ＳＥＬａと接続され、ソース又はドレインの一方はトランジスタＴｒ２ａのソース又はドレインの一方と接続され、ソース又はドレインの他方は配線ＳＬａと接続されている。トランジスタＴｒ３ｂの接続関係も、トランジスタＴｒ３ａと同様である。なお、配線ＳＥＬａと配線ＳＥＬｂは、同一の配線であってもよい。また、トランジスタＴｒ３ａ、Ｔｒ３ｂに用いることができるトランジスタの例は、トランジスタＴｒ１ａ、Ｔｒ１ｂと同様である。
【０１０５】
トランジスタＴｒ３ａ、Ｔｒ３ｂを設けることにより、データの読み出し動作時において、配線ＲＢＬａ、配線ＲＢＬｂに電位を出力するタイミングを制御することができる。電位を出力するタイミングの制御は、配線ＳＥＬａ、ＳＥＬｂの電位によってトランジスタＴｒ３ａ、Ｔｒ３ｂの導通状態を制御することにより行うことができる。
【０１０６】
なお、図５（Ｂ）に示すように、トランジスタＴｒ３ａは、トランジスタＴｒ２ａと配線ＲＢＬａの間に設けられていてもよく、トランジスタＴｒ３ｂは、トランジスタＴｒ２ｂと配線ＲＢＬｂの間に設けられていてもよい。
【０１０７】
また、トランジスタＴｒ１ａ、Ｔｒ１ｂは、一対のゲートを有していてもよい。トランジスタＴｒ１ａ、Ｔｒ１ｂが一対のゲート電極を有する構成例を図６に示す。ここでは、トランジスタＴｒ１ａ、Ｔｒ１ｂとしてＯＳトランジスタを用いている。なお、トランジスタが一対のゲートを有する場合、一方のゲートを第１のゲート、トップゲート、又は単にゲートとよぶことがあり、他方のゲートを第２のゲート、又はボトムゲートとよぶことがある。
【０１０８】
図６（Ａ）に示すトランジスタＴｒ１ａ、Ｔｒ１ｂはボトムゲートを有し、ボトムゲートはトップゲートと接続されている。この場合、トップゲートの電位とボトムゲートの電位は等しくなる。
【０１０９】
図６（Ｂ）に示すトランジスタＴｒ１ａ、Ｔｒ１ｂは、ボトムゲートが配線ＢＧＬと接続されている。配線ＢＧＬは、ボトムゲートに所定の電位を供給する機能を有する配線である。配線ＢＧＬの電位を制御することにより、トランジスタＴｒ１ａ、Ｔｒ１ｂの閾値電圧を制御することができる。配線ＢＧＬに供給される電位は、固定電位であってもよいし、変動する電位であってもよい。配線ＢＧＬに変動する電位を供給する場合、例えば、トランジスタＴｒ１ａ、Ｔｒ１ｂをオン状態とする期間とオフ状態とする期間で配線ＢＧＬの電位を変えることにより、トランジスタＴｒ１ａ、Ｔｒ１ｂの閾値電圧を変化させてもよい。
【０１１０】
なお、トランジスタＴｒ１ａと接続された配線ＢＧＬと、トランジスタＴｒ１ｂと接続された配線ＢＧＬを個別に設けることもできる。また、配線ＢＧＬは、半導体装置１０が有する全てのメモリセルＭＣで共有されていてもよいし、一部のメモリセルＭＣで共有されていてもよい。
【０１１１】
以上の通り、本発明の一態様は、トランジスタＴｒ１ａ、Ｔｒ１ｂの導通状態を、電位保持部（ノードＦＮａ、ＦＮｂ）の電位によって制御することができる。また、本発明の一態様は、複数の容量を用いて電位保持部の電位を制御することができる。これにより、電位保持部に、正の電位と負の電位の双方を保持することが可能なメモリセルＭＣを実現することができる。よって、メモリセルＭＣが有するトランジスタの劣化を防止して特性を維持することができ、信頼性が高い半導体装置を提供することができる。
【０１１２】
また、本発明の一態様は、メモリセルＭＣにＯＳトランジスタを用いることにより、消費電力が低い半導体装置を提供することができる。
【０１１３】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０１１４】
（実施の形態２）
本実施の形態では、上記の実施の形態で説明した半導体装置１０を用いた記憶装置の構成例について説明する。
【０１１５】
図７に、記憶装置１００の構成例を示す。記憶装置１００は、セルアレイ１１０、駆動回路部１２０を有する。
【０１１６】
セルアレイ１１０は複数のメモリセルＭＣを有し、データを記憶する機能を有する。セルアレイ１１０として、上記実施の形態で説明した半導体装置１０を用いることができる。
【０１１７】
駆動回路部１２０は、駆動回路１３０、駆動回路１４０、駆動回路１５０、制御回路１６０、出力回路１７０を有する。駆動回路１３０は、配線ＷＬａ、ＷＬｂの電位を制御する機能を有する。駆動回路１４０は、配線ＲＢＬａ、ＲＢＬｂ、及び配線ＷＢＬａ、ＷＢＬｂの電位を制御する機能を有する。駆動回路１５０は、配線ＳＬａ、ＳＬｂの電位を制御する機能を有する。
【０１１８】
駆動回路１３０は、デコーダ１３１、行ドライバ１３２、センスアンプ１３３を有する。
【０１１９】
デコーダ１３１は、外部から入力されたアドレス信号ＡＤＤＲをデコードして、行ドライバ１３２又はセンスアンプ１３３に制御信号を供給する機能を有する。
【０１２０】
行ドライバ１３２は、所定の行のメモリセルＭＣと接続された配線ＷＬａ、ＷＬｂを選択する機能と、配線ＷＬａ、ＷＬｂにデータの書き込み、読み出し、又は消去を行うための電位を供給する機能を有する。配線ＷＬａ、ＷＬｂの選択は、デコーダ１３１から入力される制御信号に基づいて行われる。また、データの書き込みを行う際に、配線ＷＬａ、ＷＬｂに供給される電位は、外部から入力されるデータＷＤＡＴＡを用いて生成される。データＷＤＡＴＡは、セルアレイ１１０に書き込むデータに対応する。
【０１２１】
センスアンプ１３３は、行ドライバ１３２で生成された電位を増幅して、配線ＷＬａ、ＷＬｂに供給する機能を有する。なお、行ドライバ１３２で生成された電位を増幅する必要がない場合は、センスアンプ１３３を省略することができる。
【０１２２】
駆動回路１４０は、デコーダ１４１、列ドライバ１４２、センスアンプ１４３、プリチャージ回路１４４を有する。
【０１２３】
デコーダ１４１は、外部から入力されたアドレス信号ＡＤＤＲをデコードして、列ドライバ１４２又はセンスアンプ１４３に制御信号を供給する機能を有する。
【０１２４】
列ドライバ１４２は、所定の列のメモリセルＭＣと接続された配線ＲＢＬａ、ＲＢＬｂ、ＷＢＬａ、ＷＢＬｂを選択する機能と、配線ＲＢＬａ、ＲＢＬｂ、ＷＢＬａ、ＷＢＬｂにデータの書き込み、読み出し、又は消去を行うための電位を供給する機能を有する。配線ＲＢＬａ、ＲＢＬｂ、ＷＢＬａ、ＷＢＬｂの選択は、デコーダ１４１から入力される制御信号に基づいて行われる。また、データの書き込みを行う際に、配線ＲＢＬａ、ＲＢＬｂ、ＷＢＬａ、ＷＢＬｂに供給される電位は、外部から入力されるデータＷＤＡＴＡを用いて生成される。
【０１２５】
センスアンプ１４３は、列ドライバ１４２で生成された電位を増幅して、配線ＲＢＬａ、ＲＢＬｂ、ＷＢＬａ、ＷＢＬｂに供給する機能を有する。また、センスアンプ１４３は、セルアレイ１１０に記憶されたデータに対応する電位を増幅して、出力回路１７０に出力する機能を有する。なお、列ドライバ１４２で生成された電位、及びセルアレイ１１０から出力された電位を増幅する必要がない場合は、センスアンプ１４３を省略することができる。
【０１２６】
プリチャージ回路１４４は、配線ＲＢＬａ、ＲＢＬｂを所定の電位にプリチャージする機能と、配線ＲＢＬａ、ＲＢＬｂをフローティング状態にする機能を有する。なお、プリチャージ回路１４４は、配線ＷＢＬａ、ＷＢＬｂを所定の電位にプリチャージする機能と、配線ＷＢＬａ、ＷＢＬｂをフローティング状態にする機能を有していてもよい。
【０１２７】
駆動回路１５０は、デコーダ１５１、列ドライバ１５２、センスアンプ１５３を有する。
【０１２８】
デコーダ１５１は、外部から入力されたアドレス信号ＡＤＤＲをデコードして、列ドライバ１５２又はセンスアンプ１５３に制御信号を供給する機能を有する。
【０１２９】
列ドライバ１５２は、所定の列のメモリセルＭＣと接続された配線ＳＬａ、ＳＬｂを選択する機能と、配線ＳＬａ、ＳＬｂにデータの書き込み、読み出し、又は消去を行うための電位を供給する機能を有する。配線ＳＬａ、ＳＬｂの選択は、デコーダ１５１から入力される制御信号に基づいて行われる。また、データの書き込みを行う際に、配線ＳＬａ、ＳＬｂに供給する電位は、外部から入力されるデータＷＤＡＴＡを用いて生成される。
【０１３０】
センスアンプ１５３は、列ドライバ１５２で生成された電位を増幅して、配線ＳＬａ、ＳＬｂに供給する機能を有する。なお、列ドライバ１５２で生成された電位を増幅する必要がない場合は、センスアンプ１４３を省略することができる。
【０１３１】
制御回路１６０は、駆動回路部１２０の動作全般を制御する機能を有するロジック回路であり、駆動回路１３０、駆動回路１４０、駆動回路１５０の動作を制御するための信号を生成する機能を有する。具体的には、制御回路１６０は、外部から入力された信号を用いて論理演算を行うことにより、制御信号を生成し、当該制御信号を駆動回路１３０、駆動回路１４０、駆動回路１５０に供給する機能を有する。制御回路１６０に入力される信号としては、例えば、チップイネーブル信号、書き込みイネーブル信号、読み出しイネーブル信号などが挙げられる。
【０１３２】
出力回路１７０は、セルアレイ１１０から読み出されたデータの、外部への出力を制御する機能を有する。データの読み出し動作が行われると、セルアレイ１１０から読み出し電位が駆動回路１４０に供給される。読み出し電位は、センスアンプ１４３で増幅された後、出力回路１７０を介して、データＲＤＡＴＡとして外部に出力される。
【０１３３】
なお、図７では、配線ＲＢＬ及び配線ＷＢＬの電位を制御する機能を有する駆動回路１４０と、配線ＳＬの電位を制御する機能を有する駆動回路１５０が個別に設けられた構成例を示しているが、配線ＲＢＬ、配線ＷＢＬ、配線ＳＬの電位が同じ駆動回路によって制御される構成としてもよい。また、配線ＲＢＬの電位を制御する機能を有する駆動回路と、配線ＷＢＬの電位を制御する機能を有する駆動回路が、個別に設けられた構成としてもよい。
【０１３４】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０１３５】
（実施の形態３）
本実施の形態では、上記の実施の形態で説明した半導体装置又は記憶装置の応用例について説明する。
【０１３６】
＜コンピュータ＞
半導体装置１０又は記憶装置１００は、コンピュータの記憶装置に用いることができる。図８に、コンピュータ３００の構成例を示す。コンピュータ３００は、入力装置３１０、出力装置３２０、中央演算処理装置３３０、主記憶装置３４０を有する。
【０１３７】
中央演算処理装置３３０は、制御回路３３１、演算回路３３２、記憶装置３３３及び記憶装置３３４を有する。
【０１３８】
入力装置３１０は、コンピュータ３００の外部からのデータを受信する機能を有する。出力装置３２０は、コンピュータ３００の外部にデータを出力する機能を有する。
【０１３９】
制御回路３３１は、入力装置３１０、出力装置３２０、主記憶装置３４０、演算回路３３２、記憶装置３３３及び記憶装置３３４に制御信号を出力する機能を有する。演算回路３３２は、入力されたデータを用いて演算を行う機能を有する。記憶装置３３３は、演算回路３３２における演算に用いられるデータを保持することができ、レジスタとしての機能を有する。記憶装置３３４は、主記憶装置３４０内のデータの一部を記憶することができ、キャッシュメモリとしての機能を有する。
【０１４０】
なお、図８において記憶装置３３４は中央演算処理装置３３０の内部に設けられているが、中央演算処理装置３３０の外に設けられていてもよいし、中央演算処理装置３３０の内部と外部の両方に設けられていてもよい。また、記憶装置３３４は、中央演算処理装置３３０の内部と外部の両方に、それぞれ複数設けられていてもよい。記憶装置３３４が中央演算処理装置３３０の内部と外部の両方に設けられている場合、内部に設けられた記憶装置３３４は一次キャッシュとして用いることができ、外部に設けられた記憶装置３３４は二次キャッシュとして用いることができる。
【０１４１】
記憶装置３３３、記憶装置３３４は、主記憶装置３４０よりも高速な動作が可能である。また、主記憶装置３４０の容量は記憶装置３３４の容量よりも大きく、記憶装置３３４の容量は記憶装置３３３の容量よりも大きい構成とすることができる。
【０１４２】
キャッシュメモリとしての機能を有する記憶装置３３４を設けることにより、中央演算処理装置３３０の処理速度を向上させることができる。
【０１４３】
上記実施の形態における半導体装置１０又は記憶装置１００は、記憶装置３３４、又は主記憶装置３４０に用いることが好ましい。これにより、信頼性の高いコンピュータを実現することができる。
【０１４４】
＜表示システム＞
半導体装置１０又は記憶装置１００は、コンピュータ以外の装置、例えば、表示装置の駆動に用いる回路に内蔵された記憶装置などにも用いることもできる。図９に、表示部４１０と、表示部４１０を駆動する機能を有する制御回路４２０と、を有する表示システム４００の構成例を示す。
【０１４５】
制御回路４２０は、インターフェース４２１、フレームメモリ４２２、デコーダ４２３、センサコントローラ４２４、コントローラ４２５、クロック生成回路４２６、画像処理部４３０、記憶装置４４１、タイミングコントローラ４４２、レジスタ４４３、駆動回路４５０、タッチセンサコントローラ４６１を有する。
【０１４６】
制御回路４２０は、所定の映像を表示するための信号（以下、映像信号ともいう）を生成し、表示部４１０に出力する機能を有する。表示部４１０は、制御回路４２０から入力された映像信号を用いて、表示ユニット４１１ａ、４１１ｂに映像を表示する機能を有する。また、表示部４１０は、タッチの有無、タッチ位置などの情報を得る機能を有するタッチセンサユニット４１２を有していてもよい。表示部４１０がタッチセンサユニット４１２を有しない場合、タッチセンサコントローラ４６１は省略することができる。
【０１４７】
表示ユニット４１１ａ、４１１ｂには、液晶素子を用いて表示を行う表示ユニットや、発光素子を用いて表示を行う表示ユニットなどを用いることができる。なお、表示部４１０に設けられる表示ユニットは、１つであっても２以上であってもよい。図９には一例として、表示部４１０が、反射型の液晶素子を用いて表示を行う表示ユニット４１１ａと、発光素子を用いて表示を行う表示ユニット４１１ｂを有する構成を示している。
【０１４８】
また、表示ユニット４１１ａには、反射型の液晶素子以外の反射型の表示素子を用いることもできる。例えば、表示ユニット４１１ａには、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した表示素子などを用いることができる。
【０１４９】
また、発光素子としては、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、半導体レーザなどの自発光性の発光素子を用いることができる。
【０１５０】
駆動回路４５０は、ソースドライバ４５１ａ、４５１ｂを有する。ソースドライバ４５１ａ、４５１ｂは、表示ユニット４１１ａ、４１１ｂに映像信号を供給する機能を有する回路である。図９においては、表示部４１０が表示ユニット４１１ａ、４１１ｂを有するため、駆動回路４５０はソースドライバ４５１ａ、４５１ｂを有する。ソースドライバ４５１ａは、表示ユニット４１１ａに映像信号を供給する機能を有し、ソースドライバ４５１ｂは、表示ユニット４１１ｂに映像信号を供給する機能を有する。なお、ソースドライバ４５１ａ、４５１ｂは、表示部４１０に設けられていてもよい。
【０１５１】
制御回路４２０とホスト４７０との通信は、インターフェース４２１を介して行われる。ホスト４７０から制御回路４２０には、表示部４１０に表示する画像に対応するデータ（以下、画像データともいう）、各種制御信号などが送られる。また、制御回路４２０からホスト４７０には、タッチセンサコントローラ４６１が取得したタッチの有無、タッチ位置などの情報が送られる。なお、制御回路４２０が有するそれぞれの回路は、ホスト４７０の規格、表示部４１０の仕様等によって、適宜取捨される。
【０１５２】
フレームメモリ４２２は、制御回路４２０に入力された画像データを記憶する機能を有する記憶回路である。ホスト４７０から制御回路４２０に圧縮された画像データが送られる場合、フレームメモリ４２２は、圧縮された画像データを格納することができる。デコーダ４２３は、圧縮された画像データを伸長するための回路である。画像データを伸長する必要がない場合、デコーダ４２３は処理を行わない。なお、デコーダ４２３は、フレームメモリ４２２とインターフェース４２１との間に配置することもできる。
【０１５３】
画像処理部４３０は、フレームメモリ４２２又はデコーダ４２３から入力された画像データに対して、各種の画像処理を行い、映像信号を生成する機能を有する。例えば、画像処理部４３０は、ガンマ補正回路４３１、調光回路４３２、調色回路４３３を有する。
【０１５４】
また、ソースドライバ４５１ｂが、表示ユニット４１１ｂが有する発光素子に流れる電流を検出する機能を有する回路（電流検出回路）を有する場合、画像処理部４３０にはＥＬ補正回路４３４を設けてもよい。ＥＬ補正回路４３４は、電流検出回路から送信される信号に基づいて、発光素子の輝度を調節する機能を有する。
【０１５５】
画像処理部４３０で生成された映像信号は、記憶装置４４１を経て、駆動回路４５０に出力される。記憶装置４４１は、映像信号を一時的に格納する機能を有する。ソースドライバ４５１ａ、４５１ｂはそれぞれ、記憶装置４４１から入力された映像信号に対して各種の処理を行い、表示ユニット４１１ａ、４１１ｂに出力する機能を有する。
【０１５６】
タイミングコントローラ４４２は、駆動回路４５０、タッチセンサコントローラ４６１、表示ユニット４１１ａ、４１１ｂが有するゲートドライバで用いられるタイミング信号などを生成する機能を有する。
【０１５７】
タッチセンサコントローラ４６１は、タッチセンサユニット４１２の動作を制御する機能を有する。タッチセンサユニット４１２で検出されたタッチ情報を含む信号は、タッチセンサコントローラ４６１で処理された後、インターフェース４２１を介してホスト４７０に送信される。ホスト４７０は、タッチ情報を反映した画像データを生成し、制御回路４２０に送信する。なお、制御回路４２０が画像データにタッチ情報を反映させる機能を有していてもよい。また、タッチセンサコントローラ４６１は、タッチセンサユニット４１２に設けられていてもよい。
【０１５８】
クロック生成回路４２６は、制御回路４２０で使用されるクロック信号を生成する機能を有する。コントローラ４２５は、インターフェース４２１を介してホスト４７０から送られる各種制御信号を処理し、制御回路４２０内の各種回路を制御する機能を有する。また、コントローラ４２５は、制御回路４２０内の各種回路への電源供給を制御する機能を有する。例えばコントローラ４２５は、停止状態の回路への電源供給を一時的に遮断することができる。
【０１５９】
レジスタ４４３は、制御回路４２０の動作に用いられるデータを格納する機能を有する。レジスタ４４３が格納するデータとしては、画像処理部４３０が補正処理を行うために使用するパラメータ、タイミングコントローラ４４２が各種タイミング信号の波形生成に用いるパラメータなどが挙げられる。レジスタ４４３は、複数のレジスタで構成されるスキャンチェーンレジスタによって構成することができる。
【０１６０】
また、制御回路４２０には、光センサ４８０と接続されたセンサコントローラ４２４を設けることができる。光センサ４８０は、外光４８１を検知して、検知信号を生成する機能を有する。センサコントローラ４２４は、検知信号に基づいて制御信号を生成する機能を有する。センサコントローラ４２４で生成された制御信号は、例えば、コントローラ４２５に出力される。
【０１６１】
表示ユニット４１１ａと表示ユニット４１１ｂが同じ映像を表示する場合、画像処理部４３０は、表示ユニット４１１ａの映像信号と表示ユニット４１１ｂの映像信号とを分けて生成する機能を有する。この場合、光センサ４８０およびセンサコントローラ４２４を用いて測定した外光４８１の明るさに応じて、表示ユニット４１１ａが有する反射型の液晶素子の反射強度と、表示ユニット４１１ｂが有する発光素子の発光強度を調整することができる。ここでは、当該調整を調光、あるいは調光処理と呼ぶ。また、当該処理を実行する回路を調光回路と呼ぶ。
【０１６２】
例えば、晴れの日の日中に外で表示部４１０に映像を表示する場合は、発光素子を光らせずに反射型の液晶素子のみで表示を行い、夜間や暗所で表示部４１０に映像を表示する場合は、発光素子を光らせて表示を行うことができる。
【０１６３】
また、画像処理部４３０は、外光の明るさに応じて、表示ユニット４１１ａのみで表示を行うための映像信号、表示ユニット４１１ｂのみで表示を行うための映像信号、表示ユニット４１１ａと表示ユニット４１１ｂを組み合わせて表示を行うための映像信号のいずれかを選択して生成することができる。これにより、外光の明るい環境においても、外光の暗い環境においても、良好な表示を行うことができる。さらに、外光の明るい環境においては、発光素子を光らせない、もしくは発光素子の輝度を低くすることで、消費電力を低減することができる。
【０１６４】
また、反射型の液晶素子の表示に、発光素子の表示を組み合わせることで、色調を補正することができる。このような色調補正のためには、光センサ４８０およびセンサコントローラ４２４に、外光４８１の色調を測定する機能を追加すればよい。例えば、夕暮れ時の赤みがかった環境において表示部４１０に映像を表示する場合、反射型の液晶素子による表示のみではＢ（青）成分が足りないため、発光素子を発光させることで、色調を補正することができる。ここでは、当該補正を調色、あるいは調色処理と呼ぶ。また、当該処理を実行する回路を調色回路と呼ぶ。
【０１６５】
画像処理部４３０は、表示部４１０の仕様によって、ＲＧＢ−ＲＧＢＷ変換回路など、他の処理回路を有していてもよい。ＲＧＢ−ＲＧＢＷ変換回路とは、ＲＧＢ（赤、緑、青）画像データを、ＲＧＢＷ（赤、緑、青、白）画像信号に変換する機能をもつ回路である。すなわち、表示部４１０がＲＧＢＷ４色の画素を有する場合、画像データ内のＷ（白）成分を、Ｗ（白）画素を用いて表示することで、消費電力を低減することができる。なお、表示部４１０がＲＧＢＹ４色の画素を有する場合、例えば、ＲＧＢ−ＲＧＢＹ（赤、緑、青、黄）変換回路を用いることができる。
【０１６６】
また、表示ユニット４１１ａと表示ユニット４１１ｂには、互いに異なる映像を表示することもできる。反射型の液晶素子は、発光素子と比較して動作速度が遅く、映像を表示するまでに時間を要する場合がある。そのため、例えば反射型の液晶素子で背景となる静止画を表示し、発光素子で動画を表示することができる。また、このとき、反射型の液晶素子で表示する映像の書き換え頻度を減らし、映像の書き換えが行われない期間において、ソースドライバ４５１ａや、表示ユニット４１１ａが有するゲートドライバの動作を停止することができる。これにより、なめらかな動画表示と低消費電力を両立することができる。この場合、フレームメモリ４２２には、反射型の液晶素子に供給する映像信号を記憶する領域と、発光素子に供給する映像信号を記憶する領域が設けられる。
【０１６７】
図９における、フレームメモリ４２２又は記憶装置４４１には、上記実施の形態で説明した半導体装置１０、又は記憶装置１００を用いることができる。これにより、信頼性が高い制御回路、又は表示システムを実現することができる。
【０１６８】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０１６９】
（実施の形態４）
本実施の形態では、実施の形態３で説明した表示システムに用いることができる表示装置の構成例について説明する。以下に説明する表示装置は、図９における表示部４１０に用いることができる。ここでは特に、反射型の液晶素子と発光素子を用いて表示を行うことが可能な表示装置について説明する。
【０１７０】
図１０（Ａ）は、表示装置５００の構成の一例を示すブロック図である。表示装置５００は、画素部５０１にマトリクス状に配列した複数の画素ユニット５０２を有する。また、表示装置５００は、駆動回路５０３ａ、５０３ｂと、駆動回路５０４ａ、５０４ｂを有する。また、表示装置５００は、方向Ｒに配列した複数の画素ユニット５０２、及び駆動回路５０３ａと接続された複数の配線ＧＬａと、方向Ｒに配列した複数の画素ユニット５０２、及び駆動回路５０３ｂと接続された複数の配線ＧＬｂを有する。また、表示装置５００は、方向Ｃに配列した複数の画素ユニット５０２、及び駆動回路５０４ａと接続された複数の配線ＳＬａと、方向Ｃに配列した複数の画素ユニット５０２、及び駆動回路５０４ｂと接続された複数の配線ＳＬｂを有する。
【０１７１】
駆動回路５０４ａ、５０４ｂはそれぞれ、図９におけるソースドライバ４５１ａ、４５１ｂに対応する。すなわち、表示装置５００は、図９におけるソースドライバ４５１ａ、４５１ｂが表示部４１０に設けられた構成に対応する。ただし、駆動回路５０４ａ、５０４ｂは図９における制御回路４２０に設けられていてもよい。なお、図１０（Ａ）、図１１、図１２（Ａ）に示す配線ＳＬは、実施の形態１で説明した配線ＳＬとは別の配線である。
【０１７２】
画素ユニット５０２は、反射型の液晶素子と、発光素子を有する。画素ユニット５０２において、液晶素子と発光素子とは、互いに重なる部分を有する。
【０１７３】
図１０（Ｂ１）は、画素ユニット５０２が有する導電層５３０ｂの構成例を示す。導電層５３０ｂは、画素ユニット５０２における液晶素子の反射電極として機能する。また導電層５３０ｂには、開口５４０が設けられている。
【０１７４】
図１０（Ｂ１）には、導電層５３０ｂと重なる領域に位置する発光素子５２０を破線で示している。発光素子５２０は、導電層５３０ｂが有する開口５４０と重ねて配置されている。これにより、発光素子５２０が発する光は、開口５４０を介して表示面側に射出される。
【０１７５】
図１０（Ｂ１）では、方向Ｒに隣接する画素ユニット５０２が異なる色に対応する画素である。このとき、図１０（Ｂ１）に示すように、方向Ｒに隣接する２つの画素において、開口５４０が一列に配列されないように、導電層５３０ｂの異なる位置に設けられていることが好ましい。これにより、２つの発光素子５２０を離すことが可能で、発光素子５２０が発する光が隣接する画素ユニット５０２が有する着色層に入射してしまう現象（クロストークともいう）を抑制することができる。また、隣接する２つの発光素子５２０を離して配置することができるため、発光素子５２０のＥＬ層をシャドウマスク等により作り分ける場合であっても、高い精細度の表示装置を実現できる。
【０１７６】
また、図１０（Ｂ２）に示すような配列としてもよい。
【０１７７】
非開口部の総面積に対する開口５４０の総面積の比の値が大きすぎると、液晶素子を用いた表示が暗くなってしまう。また、非開口部の総面積に対する開口５４０の総面積の比の値が小さすぎると、発光素子５２０を用いた表示が暗くなってしまう。
【０１７８】
また、反射電極として機能する導電層５３０ｂに設ける開口５４０の面積が小さすぎると、発光素子５２０が射出する光から取り出せる光の効率が低下してしまう。
【０１７９】
開口５４０の形状は、例えば多角形、四角形、楕円形、円形または十字等の形状とすることができる。また、細長い筋状、スリット状、市松模様状の形状としてもよい。また、開口５４０を隣接する画素に寄せて配置してもよい。好ましくは、開口５４０を同じ色を表示する他の画素に寄せて配置する。これにより、クロストークを抑制できる。
【０１８０】
＜回路の構成例＞
図１１は、画素ユニット５０２の構成例を示す回路図である。図１１では、隣接する２つの画素ユニット５０２を示している。画素ユニット５０２はそれぞれ、画素５０５ａと画素５０５ｂを有する。
【０１８１】
画素５０５ａは、スイッチＳＷ１、容量素子Ｃ１０、液晶素子５１０を有し、画素５０５ｂは、スイッチＳＷ２、トランジスタＭ、容量素子Ｃ２０、及び発光素子５２０を有する。また、画素５０５ａは、配線ＳＬａ、配線ＧＬａ、配線ＣＳＣＯＭと接続されており、画素５０５ｂは、配線ＧＬｂ、配線ＳＬｂ、配線ＡＮＯと接続されている。なお、図１１では、液晶素子５１０と接続された配線ＶＣＯＭ１、及び発光素子５２０と接続された配線ＶＣＯＭ２を示している。また、図１１では、スイッチＳＷ１及びスイッチＳＷ２に、トランジスタを用いた場合の例を示している。
【０１８２】
スイッチＳＷ１のゲートは配線ＧＬａと接続され、ソース又はドレインの一方は配線ＳＬａと接続され、ソース又はドレインの他方は容量素子Ｃ１０の一方の電極、及び液晶素子５１０の一方の電極と接続されている。容量素子Ｃ１０の他方の電極は、配線ＣＳＣＯＭと接続されている。液晶素子５１０の他方の電極は、配線ＶＣＯＭ１と接続されている。
【０１８３】
スイッチＳＷ２のゲートは配線ＧＬｂと接続され、ソース又はドレインの一方は配線ＳＬｂと接続され、ソース又はドレインの他方は容量素子Ｃ２０の一方の電極、トランジスタＭのゲートと接続されている。容量素子Ｃ２０の他方の電極はトランジスタＭのソース又はドレインの一方、配線ＡＮＯと接続されている。トランジスタＭのソース又はドレインの他方は発光素子５２０の一方の電極と接続されている。発光素子５２０の他方の電極は配線ＶＣＯＭ２と接続されている。
【０１８４】
図１１では、トランジスタＭが一対のゲートを有し、これらが接続されている例を示している。これにより、トランジスタＭが流すことのできる電流を増大させることができる。
【０１８５】
配線ＶＣＯＭ１及び配線ＣＳＣＯＭには、それぞれ所定の電位を供給することができる。また、配線ＶＣＯＭ２及び配線ＡＮＯにはそれぞれ、発光素子５２０を発光させることが可能となる電位差を生じさせるための電位を供給することができる。
【０１８６】
図１１に示す画素ユニット５０２は、例えば反射モードの表示を行う場合には、配線ＧＬａ及び配線ＳＬａに供給される信号により画素５０５ａを駆動することにより、液晶素子５１０による光学変調を利用して映像を表示することができる。また、透過モードで表示を行う場合には、配線ＧＬｂ及び配線ＳＬｂに供給される信号により画素５０５ｂを駆動することにより、発光素子５２０を発光させて映像を表示することができる。また両方のモードで駆動する場合には、配線ＧＬａ、配線ＧＬｂ、配線ＳＬａ及び配線ＳＬｂのそれぞれに供給される信号により、画素５０５ａ及び画素５０５ｂを駆動することができる。
【０１８７】
なお、図１１では一つの画素ユニット５０２に、一つの液晶素子５１０と一つの発光素子５２０とを有する例を示したが、これに限られない。例えば、図１２（Ａ）に示すように、画素５０５ｂが複数の副画素５０６ｂ（５０６ｂｒ、５０６ｂｇ、５０６ｂｂ、５０６ｂｗ）を有していてもよい。副画素５０６ｂｒ、５０６ｂｇ、５０６ｂｂ、５０６ｂｗはそれぞれ、発光素子５２０ｒ、５２０ｇ、５２０ｂ、５２０ｗを有する。図１２（Ａ）に示す画素ユニット５０２は、図１１とは異なり、１つの画素ユニットでフルカラーの表示が可能な画素である。
【０１８８】
図１２（Ａ）では、画素５０５ｂに配線ＧＬｂａ、ＧＬｂｂ、ＳＬｂａ、ＳＬｂｂが接続されている。
【０１８９】
図１２（Ａ）に示す例では、例えば４つの発光素子５２０として、それぞれ赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、及び白色（Ｗ）を呈する発光素子を用いることができる。また液晶素子５１０として、白色を呈する反射型の液晶素子を用いることができる。これにより、反射モードの表示を行う場合には、反射率の高い白色の表示を行うことができる。また透過モードで表示を行う場合には、演色性の高い表示を低い電力で行うことができる。
【０１９０】
また、図１２（Ｂ）には、画素ユニット５０２の構成例を示している。画素ユニット５０２は、導電層５３０が有する開口部と重なる発光素子５２０ｗと、導電層５３０の周囲に配置された発光素子５２０ｒ、発光素子５２０ｇ、及び発光素子５２０ｂとを有する。発光素子５２０ｒ、発光素子５２０ｇ、及び発光素子５２０ｂは、発光面積がほぼ同等であることが好ましい。
【０１９１】
＜表示装置の構成例＞
図１３は、本発明の一態様の表示装置５００の斜視概略図である。表示装置５００は、基板５５１と基板５６１とが貼り合わされた構成を有する。図１３では、基板５６１を破線で示している。
【０１９２】
表示装置５００は、表示領域５６２、回路５６４、配線５６５等を有する。基板５５１には、例えば回路５６４、配線５６５、及び画素電極として機能する導電層５３０ｂ等が設けられる。また、図１３では基板５５１上にＩＣ５７３とＦＰＣ５７２が実装されている例を示している。そのため、図１３に示す構成は、表示装置５００とＦＰＣ５７２及びＩＣ５７３を有する表示モジュールと言うこともできる。
【０１９３】
回路５６４は、例えば駆動回路５０４として機能する回路を用いることができる。
【０１９４】
配線５６５は、表示領域５６２や回路５６４に信号や電力を供給する機能を有する。当該信号や電力は、ＦＰＣ５７２を介して外部、またはＩＣ５７３から配線５６５に入力される。
【０１９５】
また、図１３では、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式等により、基板５５１にＩＣ５７３が設けられている例を示している。ＩＣ５７３は、例えば駆動回路５０３、または駆動回路５０４などとしての機能を有するＩＣを適用できる。なお表示装置５００が駆動回路５０３及び駆動回路５０４として機能する回路を備える場合や、駆動回路５０３や駆動回路５０４として機能する回路を外部に設け、ＦＰＣ５７２を介して表示装置５００を駆動するための信号を入力する場合などでは、ＩＣ５７３を設けない構成としてもよい。また、ＩＣ５７３を、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）方式等により、ＦＰＣ５７２に実装してもよい。
【０１９６】
図１３には、表示領域５６２の一部の拡大図を示している。表示領域５６２には、複数の表示素子が有する導電層５３０ｂがマトリクス状に配置されている。導電層５３０ｂは、可視光を反射する機能を有し、後述する液晶素子５１０の反射電極として機能する。
【０１９７】
また、図１３に示すように、導電層５３０ｂは開口を有する。さらに導電層５３０ｂよりも基板５５１側に、発光素子５２０を有する。発光素子５２０からの光は、導電層５３０ｂの開口を介して基板５６１側に射出される。
【０１９８】
図１４に、図１３で例示した表示装置の、ＦＰＣ５７２を含む領域の一部、回路５６４を含む領域の一部、及び表示領域５６２を含む領域の一部をそれぞれ切断したときの断面の一例を示す。
【０１９９】
表示装置５００は、基板５５１と基板５６１の間に、絶縁層７２０を有する。また基板５５１と絶縁層７２０の間に、発光素子５２０、トランジスタ７０１、トランジスタ７０５、トランジスタ７０６、着色層６３４等を有する。また絶縁層７２０と基板５６１の間に、液晶素子５１０、着色層６３１等を有する。また基板５６１と絶縁層７２０は接着層６４１を介して接着され、基板５５１と絶縁層７１６は接着層６４２を介して接着されている。
【０２００】
トランジスタ７０６は、液晶素子５１０と接続され、トランジスタ７０５は、発光素子５２０と接続されている。トランジスタ７０５とトランジスタ７０６は、いずれも絶縁層７２０の基板５５１側の面上に形成されているため、これらを同一の工程を用いて作製することができる。
【０２０１】
基板５６１には、着色層６３１、遮光層６３２、絶縁層６２１、及び液晶素子５１０の共通電極として機能する導電層６１３、配向膜６３３ｂ、絶縁層６１７等が設けられている。絶縁層６１７は、液晶素子５１０のセルギャップを保持するためのスペーサとして機能する。
【０２０２】
絶縁層７２０の基板５５１側には、絶縁層７１１、絶縁層７１２、絶縁層７１３、絶縁層７１４、絶縁層７１５、絶縁層７１６等の絶縁層が設けられている。絶縁層７１１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁層７１２、絶縁層７１３、及び絶縁層７１４は、各トランジスタを覆って設けられている。また絶縁層７１４を覆って絶縁層７１５が設けられている。絶縁層７１４及び絶縁層７１５は、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層７１２、絶縁層７１３、絶縁層７１４の３層を有する場合について示しているが、これに限られず４層以上であってもよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁層７１４は、不要であれば設けなくてもよい。
【０２０３】
また、トランジスタ７０１、トランジスタ７０５、及びトランジスタ７０６は、一部がゲートとして機能する導電層７２１、一部がソース又はドレインとして機能する導電層７２２、半導体層７３１を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。
【０２０４】
液晶素子５１０は反射型の液晶素子である。液晶素子５１０は、導電層５３０ａ、液晶６１２、導電層６１３が積層された積層構造を有する。また導電層５３０ａの基板５５１側に接して、可視光を反射する導電層５３０ｂが設けられている。導電層５３０ｂは開口５４０を有する。また導電層５３０ａ及び導電層６１３は可視光を透過する材料を含む。また液晶６１２と導電層５３０ａの間に配向膜６３３ａが設けられ、液晶６１２と導電層６１３の間に配向膜６３３ｂが設けられている。また、基板５６１の外側の面には、偏光板６３０を有する。
【０２０５】
液晶素子５１０において、導電層５３０ｂは可視光を反射する機能を有し、導電層６１３は可視光を透過する機能を有する。基板５６１側から入射した光は、偏光板６３０により偏光され、導電層６１３、液晶６１２を透過し、導電層５３０ｂで反射する。そして液晶６１２及び導電層６１３を再度透過して、偏光板６３０に達する。このとき、導電層５３０ｂと導電層６１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板６３０を介して射出される光の強度を制御することができる。また光は着色層６３１によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。
【０２０６】
発光素子５２０は、ボトムエミッション型の発光素子である。発光素子５２０は、絶縁層７２０側から導電層６９１、ＥＬ層６９２、及び導電層６９３ｂの順に積層された積層構造を有する。また導電層６９３ｂを覆って導電層６９３ａが設けられている。導電層６９３ｂは可視光を反射する材料を含み、導電層６９１及び導電層６９３ａは可視光を透過する材料を含む。発光素子５２０が発する光は、着色層６３４、絶縁層７２０、開口５４０、導電層６１３等を介して、基板５６１側に射出される。
【０２０７】
ここで、図１４に示すように、開口５４０には可視光を透過する導電層５３０ａが設けられていることが好ましい。これにより、開口５４０と重なる領域においてもそれ以外の領域と同様に液晶６１２が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。
【０２０８】
ここで、基板５６１の外側の面に配置する偏光板６３０として直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、偏光板の種類に応じて、液晶素子５１０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。
【０２０９】
また、導電層６９１の端部を覆う絶縁層７１６上には、絶縁層７１７が設けられている。絶縁層７１７は、絶縁層７２０と基板５５１が必要以上に接近することを抑制するスペーサとしての機能を有する。またＥＬ層６９２や導電層６９３ａを遮蔽マスク（メタルマスク）を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制するためのスペーサとしての機能を有していてもよい。なお、絶縁層７１７は不要であれば設けなくてもよい。
【０２１０】
トランジスタ７０５のソース又はドレインの一方は、導電層７２４を介して発光素子５２０の導電層６９１と接続されている。
【０２１１】
トランジスタ７０６のソース又はドレインの一方は、接続部７０７を介して導電層５３０ｂと接続されている。導電層５３０ｂと導電層５３０ａは互いに接して設けられ、これらは接続されている。ここで、接続部７０７は、絶縁層７２０に設けられた開口を介して、絶縁層７２０の両面に設けられる導電層同士を接続する部分である。
【０２１２】
基板５５１と基板５６１が重ならない領域には、接続部７０４が設けられている。接続部７０４は、接続層７４２を介してＦＰＣ５７２と接続されている。接続部７０４は接続部７０７と同様の構成を有している。接続部７０４の上面は、導電層５３０ａと同一の導電膜を加工して得られた導電層が露出している。これにより、接続部７０４とＦＰＣ５７２とを接続層７４２を介して接続することができる。
【０２１３】
接着層６４１が設けられる一部の領域には、接続部７５２が設けられている。接続部７５２において、導電層５３０ａと同一の導電膜を加工して得られた導電層と、導電層６１３の一部が、接続体７４３により接続されている。したがって、基板５６１側に形成された導電層６１３に、基板５５１側に接続されたＦＰＣ５７２から入力される信号または電位を、接続部７５２を介して供給することができる。
【０２１４】
接続体７４３としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体７４３として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体７４３は、図１４に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体７４３と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。
【０２１５】
接続体７４３は、接着層６４１に覆われるように配置することが好ましい。例えば硬化前の接着層６４１に接続体７４３を分散させておけばよい。
【０２１６】
図１４では、回路５６４の例としてトランジスタ７０１が設けられている例を示している。
【０２１７】
図１４では、トランジスタ７０１及びトランジスタ７０５の例として、チャネルが形成される半導体層７３１を一対のゲートで挟持する構成が適用されている。一方のゲートは導電層７２１により、他方のゲートは絶縁層７１２を介して半導体層７３１と重なる導電層７２３により構成されている。このような構成とすることで、トランジスタのしきい値電圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示装置を大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。
【０２１８】
なお、回路５６４が有するトランジスタと、表示領域５６２が有するトランジスタは、同じ構造であってもよい。また回路５６４が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示領域５６２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。
【０２１９】
各トランジスタを覆う絶縁層７１２、絶縁層７１３のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層７１２または絶縁層７１３はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示装置を実現できる。
【０２２０】
基板５６１側において、着色層６３１、遮光層６３２を覆って絶縁層６２１が設けられている。絶縁層６２１は、平坦化層としての機能を有していてもよい。絶縁層６２１により、導電層６１３の表面を概略平坦にできるため、液晶６１２の配向状態を均一にできる。
【０２２１】
表示装置５００を作製する方法の一例について説明する。例えば剥離層を有する支持基板上に、導電層５３０ａ、導電層５３０ｂ、絶縁層７２０を順に形成し、その後、トランジスタ７０５、トランジスタ７０６、発光素子５２０等を形成した後、接着層６４２を用いて基板５５１と支持基板を貼り合せる。その後、剥離層と絶縁層７２０、及び剥離層と導電層５３０ａのそれぞれの界面で剥離することにより、支持基板及び剥離層を除去する。またこれとは別に、着色層６３１、遮光層６３２、導電層６１３等をあらかじめ形成した基板５６１を準備する。そして基板５５１または基板５６１に液晶６１２を滴下し、接着層６４１により基板５５１と基板５６１を貼り合せることで、表示装置５００を作製することができる。
【０２２２】
剥離層としては、絶縁層７２０及び導電層５３０ａとの界面で剥離が生じる材料を適宜選択することができる。特に、剥離層としてタングステンなどの高融点金属材料を含む層と当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層７２０として、窒化シリコンや酸化窒化シリコン、窒化酸化シリコン等を複数積層した層を用いることが好ましい。剥離層に高融点金属材料を用いると、これよりも後に形成する層の形成温度を高めることが可能で、不純物の濃度が低減され、信頼性の高い表示装置を実現できる。
【０２２３】
導電層５３０ａとしては、金属酸化物や金属窒化物などを用いることが好ましい。金属酸化物を用いる場合には、水素、ボロン、リン、窒素、及びその他の不純物の濃度、並びに酸素欠損量の少なくとも一が、トランジスタに用いる半導体層に比べて高められた材料を、導電層５３０ａに用いればよい。
【０２２４】
以下では、上記に示す各構成要素について説明する。
【０２２５】
［基板］
表示装置が有する基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイア、有機樹脂などの材料を用いることができる。
【０２２６】
厚さの薄い基板を用いることで、表示装置の軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示装置を実現できる。
【０２２７】
また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙げた基板の他に、金属基板等を用いることもできる。金属基板は熱伝導性が高く、基板全体に熱を容易に伝導できるため、表示装置の局所的な温度上昇を抑制することができ、好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、１０μｍ以上２００μｍ以下が好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。
【０２２８】
金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用いることができる。
【０２２９】
また、金属基板の表面を酸化する、又は表面に絶縁膜を形成するなどにより、絶縁処理が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電着法、蒸着法、又はスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰囲気で放置する又は加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形成してもよい。
【０２３０】
可撓性及び可視光に対する透過性を有する材料としては、例えば、可撓性を有する程度の厚さのガラスや、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、熱膨張係数が３０×１０−６／Ｋ以下であるポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用いた表示装置も軽量にすることができる。
【０２３１】
上記材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物の高強度繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のことを言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。これらは、織布または不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を、可撓性を有する基板として用いてもよい。可撓性を有する基板として、繊維体と樹脂からなる構造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好ましい。
【０２３２】
または、可撓性を有する程度に薄いガラス、金属などを基板に用いることもできる。または、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。
【０２３３】
可撓性を有する基板に、表示装置の表面を傷などから保護するハードコート層（例えば、窒化シリコン、酸化アルミニウムなど）や、押圧を分散可能な材質の層（例えば、アラミド樹脂など）等が積層されていてもよい。また、水分等による表示素子の寿命の低下等を抑制するために、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい。例えば、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム等の無機絶縁材料を用いることができる。
【０２３４】
基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とすると、水や酸素に対するバリア性を向上させ、信頼性の高い表示装置とすることができる。
【０２３５】
［トランジスタ］
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示している。
【０２３６】
なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。
【０２３７】
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
【０２３８】
また、トランジスタに用いる半導体材料としては、例えば、第１４族の元素（シリコン、ゲルマニウム等）、又は金属酸化物を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む金属酸化物などを適用できる。
【０２３９】
特にシリコンよりもバンドギャップの大きな金属酸化物を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。
【０２４０】
シリコンよりもバンドギャップの大きな金属酸化物を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。
【０２４１】
半導体層は、例えば少なくともインジウム、亜鉛及びＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜を含むことが好ましい。また、該半導体層を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
【０２４２】
スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム、スズ、ハフニウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム等がある。
【０２４３】
半導体層を構成する金属酸化物として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０２４４】
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【０２４５】
また、半導体層と導電層は、上記酸化物のうち同一の金属元素を有していてもよい。半導体層と導電層を同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで、製造コストを低減させることができる。また半導体層と導電層を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし、半導体層と導電層は、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
【０２４６】
半導体層を構成する金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上であることが好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【０２４７】
半導体層を構成する金属酸化物がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、４：２：４．１等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
【０２４８】
半導体層には、キャリア密度の低い金属酸化物を用いることが好ましい。例えば、半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の金属酸化物を用いることができる。このような半導体層は、不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する。
【０２４９】
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【０２５０】
半導体層を構成する金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう場合がある。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。
【０２５１】
また、アルカリ金属及びアルカリ土類金属は、金属酸化物と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
【０２５２】
また、半導体層を構成する金属酸化物に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
【０２５３】
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高い。
【０２５４】
非晶質構造の金属酸化物は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
【０２５５】
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
【０２５６】
または、トランジスタのチャネルが形成される半導体に、シリコンを用いることが好ましい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また極めて高精細な表示部とする場合であっても、駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。
【０２５７】
本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも低温で形成できるため、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型のトランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを低減することができるため好ましい。このとき特に、多結晶シリコンや単結晶シリコンなどを用いる場合に適している。
【０２５８】
［導電層］
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
【０２５９】
また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線および電極などの導電層や、表示素子が有する導電層（画素電極や共通電極として機能する導電層）にも用いることができる。
【０２６０】
［絶縁層］
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シリコーンなどのシロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
【０２６１】
また発光素子は、一対の透水性の低い絶縁膜の間に設けられていることが好ましい。これにより、発光素子に水等の不純物が侵入することを抑制でき、装置の信頼性の低下を抑制できる。
【０２６２】
透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。
【０２６３】
例えば、透水性の低い絶縁膜の水蒸気透過量は、１×１０−５［ｇ／（ｍ２・ｄａｙ）］以下、好ましくは１×１０−６［ｇ／（ｍ２・ｄａｙ）］以下、より好ましくは１×１０−７［ｇ／（ｍ２・ｄａｙ）］以下、さらに好ましくは１×１０−８［ｇ／（ｍ２・ｄａｙ）］以下とする。
【０２６４】
［液晶素子］
液晶素子としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）モードなどを用いることができる。
【０２６５】
また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。
【０２６６】
なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【０２６７】
また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。
【０２６８】
また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
【０２６９】
また、液晶素子として、透過型の液晶素子、反射型の液晶素子、または半透過型の液晶素子などを用いることができる。本発明の一態様では、特に反射型の液晶素子を用いることが好ましい。
【０２７０】
透過型または半透過型の液晶素子を用いる場合、一対の基板を挟むように、２つの偏光板を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、直下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を備える直下型のバックライトを用いると、ローカルディミングが容易となり、コントラストを高めることができるため好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュールの厚さを低減できるため好ましい。
【０２７１】
反射型の液晶素子を用いる場合には、表示面側に偏光板を設ける。またこれとは別に、表示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。
【０２７２】
また、反射型、または半透過型の液晶素子を用いる場合、偏光板よりも外側に、フロントライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用いることが好ましい。ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を備えるフロントライトを用いると、消費電力を低減できるため好ましい。
【０２７３】
［発光素子］
発光素子としては、自発光が可能な素子を用いることができ、電流又は電圧によって輝度が制御される素子をその範疇に含んでいる。例えば、ＬＥＤ、有機ＥＬ素子、無機ＥＬ素子等を用いることができる。
【０２７４】
発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型などがある。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。本発明の一態様では、特にボトムエミッション型の発光素子を用いることが好ましい。
【０２７５】
ＥＬ層は少なくとも発光層を有する。ＥＬ層は、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を含む層をさらに有していてもよい。
【０２７６】
ＥＬ層には低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。ＥＬ層を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
【０２７７】
陰極と陽極の間に、発光素子の閾値電圧より高い電圧を印加すると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
【０２７８】
発光素子として、白色発光の発光素子を適用する場合には、ＥＬ層に２種類以上の発光物質を含む構成とすることが好ましい。例えば２以上の発光物質の各々の発光が補色の関係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質、またはＲ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含む発光を示す発光物質のうち、２以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の波長（例えば３５０ｎｍ以上７５０ｎｍ以下）の範囲内に２以上のピークを有する発光素子を適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクトルは、緑色及び赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。
【０２７９】
ＥＬ層は、一の色を発光する発光材料を含む発光層と、他の色を発光する発光材料を含む発光層とが積層された構成とすることが好ましい。例えば、ＥＬ層における複数の発光層は、互いに接して積層されていてもよいし、いずれの発光材料も含まない領域を介して積層されていてもよい。例えば、蛍光発光層と燐光発光層との間に、当該蛍光発光層または燐光発光層と同一の材料（例えばホスト材料、アシスト材料）を含み、且ついずれの発光材料も含まない領域を設ける構成としてもよい。これにより、発光素子の作製が容易になり、また、駆動電圧が低減される。
【０２８０】
また、発光素子は、ＥＬ層を１つ有するシングル素子であってもよいし、複数のＥＬ層が電荷発生層を介して積層されたタンデム素子であってもよい。
【０２８１】
可視光を透過する導電膜は、例えば、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いて形成することができる。また、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む合金、又はこれら金属材料の窒化物（例えば、窒化チタン）等も、透光性を有する程度に薄く形成することで用いることができる。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。また、グラフェン等を用いてもよい。
【０２８２】
可視光を反射する導電膜は、例えば、アルミニウム、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、又はこれら金属材料を含む合金を用いることができる。また、上記金属材料や合金に、ランタン、ネオジム、又はゲルマニウム等が添加されていてもよい。また、チタン、ニッケル、またはネオジムと、アルミニウムを含む合金（アルミニウム合金）を用いてもよい。また銅、パラジウム、マグネシウムと、銀を含む合金を用いてもよい。銀と銅を含む合金は、耐熱性が高いため好ましい。さらに、アルミニウム膜またはアルミニウム合金膜に接して金属膜又は金属酸化物膜を積層することで、酸化を抑制することができる。このような金属膜、金属酸化物膜の材料としては、チタンや酸化チタンなどが挙げられる。また、上記可視光を透過する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀とインジウム錫酸化物の積層膜、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いることができる。
【０２８３】
電極は、それぞれ、蒸着法やスパッタリング法を用いて形成すればよい。そのほか、インクジェット法などの吐出法、スクリーン印刷法などの印刷法、又はメッキ法を用いて形成することができる。
【０２８４】
なお、上述した、発光層、ならびに正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、及び電子注入性の高い物質、バイポーラ性の物質等を含む層は、それぞれ量子ドットなどの無機化合物や、高分子化合物（オリゴマー、デンドリマー、ポリマー等）を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。
【０２８５】
なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム、セレン、亜鉛、硫黄、リン、インジウム、テルル、鉛、ガリウム、ヒ素、アルミニウム等の元素を含む量子ドット材料を用いてもよい。
【０２８６】
［接着層］
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
【０２８７】
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入することを抑制でき、表示装置の信頼性が向上するため好ましい。
【０２８８】
また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジルコニウム等を用いることができる。
【０２８９】
［接続層］
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）などを用いることができる。
【０２９０】
［着色層］
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。
【０２９１】
［遮光層］
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
【０２９２】
以上が各構成要素についての説明である。
【０２９３】
［作製方法例］
次に、可撓性を有する基板を用いた表示装置の作製方法の例について説明する。
【０２９４】
ここでは、表示素子、回路、配線、電極、着色層や遮光層などの光学部材、及び絶縁層等が含まれる層をまとめて素子層と呼ぶこととする。例えば、素子層は表示素子を含み、表示素子の他に表示素子と電気的に接続する配線、画素や回路に用いるトランジスタなどの素子を備えていてもよい。
【０２９５】
また、ここでは、表示素子が完成した（作製工程が終了した）段階において、素子層を支持し、可撓性を有する部材のことを、基板と呼ぶこととする。例えば、基板には、厚さが１０ｎｍ以上３００μｍ以下の、極めて薄いフィルム等も含まれる。
【０２９６】
可撓性を有し、絶縁表面を備える基板上に素子層を形成する方法としては、代表的には以下に挙げる２つの方法がある。一つは、基板上に直接、素子層を形成する方法である。もう一つは、基板とは異なる支持基板上に素子層を形成した後、素子層と支持基板を剥離し、素子層を基板に転置する方法である。なお、ここでは詳細に説明しないが、上記２つの方法に加え、可撓性を有さない基板上に素子層を形成し、当該基板を研磨等により薄くすることで可撓性を持たせる方法もある。
【０２９７】
基板を構成する材料が、素子層の形成工程にかかる熱に対して耐熱性を有する場合には、基板上に直接、素子層を形成すると、工程が簡略化されるため好ましい。このとき、基板を支持基板に固定した状態で素子層を形成すると、装置内、及び装置間における搬送が容易になるため好ましい。
【０２９８】
また、素子層を支持基板上に形成した後に、基板に転置する方法を用いる場合、まず支持基板上に剥離層と絶縁層を積層し、当該絶縁層上に素子層を形成する。続いて、支持基板と素子層の間で剥離し、素子層を基板に転置する。このとき、支持基板と剥離層の界面、剥離層と絶縁層の界面、または剥離層中で剥離が生じるような材料を選択すればよい。この方法では、支持基板や剥離層に耐熱性の高い材料を用いることで、素子層を形成する際にかかる温度の上限を高めることができ、より信頼性の高い素子を有する素子層を形成できるため、好ましい。
【０２９９】
例えば剥離層として、タングステンなどの高融点金属材料を含む層と、当該金属材料の酸化物を含む層を積層して用い、剥離層上の絶縁層として、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどを複数積層した層を用いることが好ましい。なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を指す。
【０３００】
素子層と支持基板とを剥離する方法としては、機械的な力を加えることや、剥離層をエッチングすること、または剥離界面に液体を浸透させることなどが、一例として挙げられる。または、剥離界面を形成する２層の熱膨張の違いを利用し、加熱または冷却することにより剥離を行ってもよい。
【０３０１】
また、支持基板と絶縁層の界面で剥離が可能な場合には、剥離層を設けなくてもよい。
【０３０２】
例えば、支持基板としてガラスを用い、絶縁層としてポリイミドなどの有機樹脂を用いることができる。このとき、レーザ光等を用いて有機樹脂の一部を局所的に加熱する、または鋭利な部材により物理的に有機樹脂の一部を切断、または貫通すること等により剥離の起点を形成し、ガラスと有機樹脂の界面で剥離を行ってもよい。
【０３０３】
または、支持基板と有機樹脂からなる絶縁層の間に発熱層を設け、当該発熱層を加熱することにより、当該発熱層と絶縁層の界面で剥離を行ってもよい。発熱層としては、電流を流すことにより発熱する材料、光を吸収することにより発熱する材料、磁場を印加することにより発熱する材料など、様々な材料を用いることができる。例えば発熱層としては、半導体、金属、絶縁体から選択して用いることができる。
【０３０４】
なお、上述した方法において、有機樹脂からなる絶縁層は、剥離後に基板として用いることができる。
【０３０５】
以上が可撓性を有する表示装置を作製する方法についての説明である。
【０３０６】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０３０７】
（実施の形態５）
本実施の形態では、上記実施の形態において用いることができるＯＳトランジスタの構成例について説明する。
【０３０８】
＜トランジスタの構成例＞
図１５（Ａ）は、トランジスタの構成例を示す上面図である。図１５（Ｂ）は、図１５（Ａ）のＸ１−Ｘ２線断面図であり、図１５（Ｃ）はＹ１−Ｙ２線断面図である。ここでは、Ｘ１−Ｘ２線の方向をチャネル長方向と、Ｙ１−Ｙ２線方向をチャネル幅方向と呼称する場合がある。図１５（Ｂ）は、トランジスタのチャネル長方向の断面構造を示す図であり、図１５（Ｃ）は、トランジスタのチャネル幅方向の断面構造を示す図である。なお、デバイス構造を明確にするため、図１５（Ａ）では、一部の構成要素が省略されている。
【０３０９】
本発明の一態様に係る半導体装置は、絶縁層８１２乃至８２０、金属酸化物膜８２１乃至８２４、導電層８５０乃至８５３を有する。トランジスタ８０１は絶縁表面に形成される。図１５では、トランジスタ８０１が絶縁層８１１上に形成される場合を例示している。トランジスタ８０１は絶縁層８１８及び絶縁層８１９で覆われている。
【０３１０】
なお、トランジスタ８０１を構成している絶縁層、金属酸化物膜、導電層等は、単層であっても、複数の膜が積層されたものであってもよい。これらの作製には、スパッタリング法、分子線エピタキシー法（ＭＢＥ法）、パルスレーザアブレーション法（ＰＬＡ法）、ＣＶＤ法、原子層堆積法（ＡＬＤ法）などの各種の成膜方法を用いることができる。なお、ＣＶＤ法は、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属ＣＶＤ法などがある。
【０３１１】
導電層８５０は、トランジスタ８０１のゲート電極として機能する領域を有する。導電層８５１、導電層８５２は、ソース電極又はドレイン電極として機能する領域を有する。導電層８５３は、バックゲート電極として機能する領域を有する。絶縁層８１７は、ゲート電極（フロントゲート電極）側のゲート絶縁層として機能する領域を有し、絶縁層８１４乃至絶縁層８１６の積層で構成される絶縁層は、バックゲート電極側のゲート絶縁層として機能する領域を有する。絶縁層８１８は層間絶縁層としての機能を有する。絶縁層８１９はバリア層としての機能を有する。
【０３１２】
金属酸化物膜８２１乃至８２４をまとめて酸化物層８３０と呼ぶ。図１５（Ｂ）、図１５（Ｃ）に示すように、酸化物層８３０は、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４が順に積層されている領域を有する。また、一対の金属酸化物膜８２３は、それぞれ導電層８５１、導電層８５２上に位置する。トランジスタ８０１がオン状態のとき、チャネル形成領域は酸化物層８３０のうち主に金属酸化物膜８２２に形成される。
【０３１３】
金属酸化物膜８２４は、金属酸化物膜８２１乃至８２３、導電層８５１、導電層８５２を覆っている。絶縁層８１７は金属酸化物膜８２４と導電層８５０との間に位置する。導電層８５１、導電層８５２はそれぞれ、金属酸化物膜８２３、金属酸化物膜８２４、絶縁層８１７を介して、導電層８５０と重なる領域を有する。
【０３１４】
導電層８５１及び導電層８５２は、金属酸化物膜８２１及び金属酸化物膜８２２を形成するためのハードマスクから作製されている。そのため、導電層８５１及び導電層８５２は、金属酸化物膜８２１および金属酸化物膜８２２の側面に接する領域を有していない。例えば、次のような工程を経て、金属酸化物膜８２１、８２２、導電層８５１、導電層８５２を作製することができる。まず、積層された２層の金属酸化物膜上に導電膜を形成する。この導電膜を所望の形状に加工（エッチング）して、ハードマスクを形成する。ハードマスクを用いて、２層の金属酸化物膜の形状を加工し、積層された金属酸化物膜８２１及び金属酸化物膜８２２を形成する。次に、ハードマスクを所望の形状に加工して、導電層８５１及び導電層８５２を形成する。
【０３１５】
絶縁層８１１乃至８１８に用いられる絶縁材料には、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどがある。絶縁層８１１乃至８１８はこれらの絶縁材料でなる単層、又は積層して構成される。絶縁層８１１乃至８１８を構成する層は、複数の絶縁材料を含んでいてもよい。
【０３１６】
なお、本明細書等において、酸化窒化物とは、酸素の含有量が窒素よりも多い化合物であり、窒化酸化物とは、窒素の含有量が酸素よりも多い化合物のことを意味する。
【０３１７】
酸化物層８３０の酸素欠損の増加を抑制するため、絶縁層８１６乃至絶縁層８１８は、酸素を含む絶縁層であることが好ましい。絶縁層８１６乃至絶縁層８１８は、加熱により酸素が放出される絶縁膜（以下、「過剰酸素を含む絶縁膜」ともいう）で形成されることがより好ましい。過剰酸素を含む絶縁膜から酸化物層８３０に酸素を供給することで、酸化物層８３０の酸素欠損を補償することができる。トランジスタ８０１の信頼性および電気的特性を向上することができる。
【０３１８】
過剰酸素を含む絶縁膜とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）において、膜の表面温度が１００℃以上７００℃以下、又は１００℃以上５００℃以下の範囲における酸素分子の放出量が１．０×１０１８［分子／ｃｍ３］以上である膜とする。酸素分子の放出量は、３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることがより好ましい。
【０３１９】
過剰酸素を含む絶縁膜は、絶縁膜に酸素を添加する処理を行って形成することができる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理などを用いて行うことができる。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガス又はオゾンガスなどを用いることができる。
【０３２０】
酸化物層８３０の水素濃度の増加を防ぐために、絶縁層８１２乃至８１９中の水素濃度を低減することが好ましい。特に絶縁層８１３乃至８１８の水素濃度を低減することが好ましい。具体的には、水素濃度は、２×１０２０ａｔｏｍｓ／ｃｍ３以下であり、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下が好ましく、１×１０１９ａｔｏｍｓ／ｃｍ３以下がより好ましく、５×１０１８ａｔｏｍｓ／ｃｍ３以下がさらに好ましい。
【０３２１】
酸化物層８３０の窒素濃度の増加を防ぐために、絶縁層８１３乃至８１８の窒素濃度を低減することが好ましい。具体的には、窒素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満であり、５×１０１８ａｔｏｍｓ／ｃｍ３以下であり、１×１０１８ａｔｏｍｓ／ｃｍ３以下がより好ましく、５×１０１７ａｔｏｍｓ／ｃｍ３以下がより好ましい。
【０３２２】
上掲の水素濃度、窒素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定された値である。
【０３２３】
トランジスタ８０１において、酸素および水素に対してバリア性をもつ絶縁層（以下、バリア層ともいう）によって酸化物層８３０が包み込まれる構造であることが好ましい。このような構造であることで、酸化物層８３０から酸素が放出されること、酸化物層８３０に水素が侵入することを抑えることができる。トランジスタ８０１の信頼性、電気的特性を向上できる。
【０３２４】
例えば、絶縁層８１９をバリア層として機能させ、かつ絶縁層８１１、８１２、８１４の少なくとも１つをバリア層と機能させればよい。バリア層は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの材料で形成することができる。
【０３２５】
絶縁層８１１乃至８１８の構成例を記す。この例では、絶縁層８１１、８１２、８１５、８１９は、それぞれ、バリア層として機能する。絶縁層８１６乃至８１８は過剰酸素を含む酸化物層である。絶縁層８１１は窒化シリコンであり、絶縁層８１２は酸化アルミニウムであり、絶縁層８１３は酸化窒化シリコンである。バックゲート電極側のゲート絶縁層としての機能を有する絶縁層８１４乃至８１６は、酸化シリコン、酸化アルミニウム、酸化シリコンの積層である。フロントゲート側のゲート絶縁層としての機能を有する絶縁層８１７は、酸化窒化シリコンである。層間絶縁層としての機能を有する絶縁層８１８は、酸化シリコンである。絶縁層８１９は酸化アルミニウムである。
【０３２６】
導電層８５０乃至８５３に用いられる導電材料には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属、又は上述した金属を成分とする金属窒化物（窒化タンタル、窒化チタン、窒化モリブデン、窒化タングステン）等がある。インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を用いることができる。
【０３２７】
導電層８５０乃至８５３の構成例を記す。導電層８５０は窒化タンタル、又はタングステン単層である。あるいは、導電層８５０は窒化タンタル、タンタルおよび窒化タンタルでなる積層である。導電層８５１は、窒化タンタル単層、又は窒化タンタルとタングステンとの積層である。導電層８５２の構成は導電層８５１と同じである。導電層８５３は窒化タンタル単層、又は窒化タンタルとタングステンとの積層（導電層８５３ａ、８５３ｂ）である。
【０３２８】
トランジスタ８０１のオフ電流の低減のために、金属酸化物膜８２２は、例えば、エネルギーギャップが大きいことが好ましい。金属酸化物膜８２２のエネルギーギャップは、２．５ｅＶ以上４．２ｅＶ以下であり、２．８ｅＶ以上３．８ｅＶ以下が好ましく、３ｅＶ以上３．５ｅＶ以下がさらに好ましい。
【０３２９】
酸化物層８３０は、結晶性を有することが好ましい。少なくとも、金属酸化物膜８２２は結晶性を有することが好ましい。上記構成により、信頼性、および電気的特性の良いトランジスタ８０１を実現できる。
【０３３０】
金属酸化物膜８２２に適用できる酸化物は、例えば、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）である。金属酸化物膜８２２は、インジウムを含む酸化物層に限定されない。金属酸化物膜８２２は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物、Ｚｎ−Ｍｇ酸化物等で形成することができる。金属酸化物膜８２１、８２３、８２４も、金属酸化物膜８２２と同様の酸化物で形成することができる。特に、金属酸化物膜８２１、８２３、８２４は、それぞれ、Ｇａ酸化物で形成することができる。
【０３３１】
金属酸化物膜８２２と金属酸化物膜８２１の界面に界面準位が形成されると、界面近傍の領域にもチャネル形成領域が形成されるために、トランジスタ８０１の閾値電圧が変動してしまう。そのため、金属酸化物膜８２１は、構成要素として、金属酸化物膜８２２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜８２２と金属酸化物膜８２１の界面には、界面準位が形成されにくくなり、トランジスタ８０１の閾値電圧等の電気的特性のばらつきを低減することができる。
【０３３２】
金属酸化物膜８２４は、構成要素として、金属酸化物膜８２２を構成する金属元素の少なくとも１つを含むことが好ましい。これにより、金属酸化物膜８２２と金属酸化物膜８２４との界面では、界面散乱が起こりにくくなり、キャリアの動きが阻害されにくくなるので、トランジスタ８０１の電界効果移動度を高くすることができる。
【０３３３】
金属酸化物膜８２１乃至８２４のうち、金属酸化物膜８２２のキャリア移動度が最も高いことが好ましい。これにより、絶縁層８１６、８１７から隔離している金属酸化物膜８２２にチャネルを形成することができる。
【０３３４】
例えば、Ｉｎ−Ｍ−Ｚｎ酸化物等のＩｎ含有金属酸化物は、Ｉｎの含有率を高めることで、キャリア移動度を高めることができる。Ｉｎ−Ｍ−Ｚｎ酸化物では主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることにより、より多くのｓ軌道が重なるため、インジウムの含有率が多い酸化物はインジウムの含有率が少ない酸化物と比較して移動度が高くなる。そのため、金属酸化物膜にインジウムの含有量が多い酸化物を用いることで、キャリア移動度を高めることができる。
【０３３５】
そのため、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物で金属酸化物膜８２２を形成し、Ｇａ酸化物で金属酸化物膜８２１、８２３を形成する。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物で、金属酸化物膜８２１乃至８２３を形成する場合、金属酸化物膜８２２のＩｎの含有率を金属酸化物膜８２１、８２３よりも高くする。Ｉｎ−Ｍ−Ｚｎ酸化物をスパッタリング法で形成する場合、ターゲットの金属元素の原子数比を変えることで、Ｉｎ含有率を変化させることができる。
【０３３６】
例えば、金属酸化物膜８２２の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：１：１、３：１：２、又は４：２：４．１が好ましい。例えば、金属酸化物膜８２１、８２３の成膜に用いるターゲットの金属元素の原子数比Ｉｎ：Ｍ：Ｚｎは、１：３：２、又は１：３：４が好ましい。Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１のターゲットで成膜したＩｎ−Ｍ−Ｚｎ酸化物の原子数比は、およそＩｎ：Ｍ：Ｚｎ＝４：２：３である。
【０３３７】
トランジスタ８０１に安定した電気的特性を付与するには、酸化物層８３０の不純物濃度を低減することが好ましい。金属酸化物において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンおよび炭素は金属酸化物中で不純物準位の形成に寄与する。不純物準位はトラップとなり、トランジスタの電気的特性を劣化させることがある。
【０３３８】
例えば、酸化物層８３０は、シリコン濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは、２×１０１７ａｔｏｍｓ／ｃｍ３以下の領域を有する。酸化物層８３０の炭素濃度も同様である。
【０３３９】
酸化物層８３０は、アルカリ金属濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下の、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下の領域を有する。酸化物層８３０のアルカリ土類金属の濃度についても同様である。
【０３４０】
酸化物層８３０は、窒素濃度が５×１０１９ａｔｏｍｓ／ｃｍ３未満の、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下の、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下の、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下の領域を有する。
【０３４１】
酸化物層８３０は、水素濃度が１×１０２０ａｔｏｍｓ／ｃｍ３未満の、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満の、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満の、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満の領域を有する。
【０３４２】
上掲した酸化物層８３０の不純物濃度は、ＳＩＭＳにより得られる値である。
【０３４３】
金属酸化物膜８２２が酸素欠損を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。その結果、トランジスタ８０１のオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、金属酸化物膜８２２中の酸素欠損を低減することで、トランジスタ８０１のオン電流を大きくすることができる場合がある。よって、金属酸化物膜８２２の水素を低減することで、酸素欠損のサイトに水素が入りこまないようにすることが、オン電流特性に有効である。
【０３４４】
金属酸化物に含まれる水素は、金属原子に結合している酸素と反応して水になるため、酸素欠損を形成することがある。酸素欠損に水素が入ることで、キャリアである電子が生成されることがある。また、水素の一部が金属原子に結合している酸素と結合して、キャリアである電子を生成することがある。金属酸化物膜８２２にチャネル形成領域が設けられるので、金属酸化物膜８２２に水素が含まれていると、トランジスタ８０１はノーマリーオン特性となりやすい。このため、金属酸化物膜８２２中の水素はできる限り低減されていることが好ましい。
【０３４５】
図１５は、酸化物層８３０が４層構造の例であるが、これに限定されない。例えば、酸化物層８３０を金属酸化物膜８２１又は金属酸化物膜８２３のない３層構造とすることができる。又は、酸化物層８３０の任意の層の間、酸化物層８３０の上、酸化物層８３０の下のいずれか二箇所以上に、金属酸化物膜８２１乃至８２４と同様の金属酸化物膜を１層又は複数を設けることができる。
【０３４６】
図１６を参照して、金属酸化物膜８２１、８２２、８２４の積層によって得られる効果を説明する。図１６は、トランジスタ８０１のチャネル形成領域のエネルギーバンド構造の模式図である。
【０３４７】
図１６中、Ｅｃ８１６ｅ、Ｅｃ８２１ｅ、Ｅｃ８２２ｅ、Ｅｃ８２４ｅ、Ｅｃ８１７ｅは、それぞれ、絶縁層８１６、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４、絶縁層８１７の伝導帯下端のエネルギーを示している。
【０３４８】
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう）は、真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ  ＪＯＢＩＮ  ＹＶＯＮ社  ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社  ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
【０３４９】
絶縁層８１６、８１７は絶縁体であるため、Ｅｃ８１６ｅとＥｃ８１７ｅは、Ｅｃ８２１ｅ、Ｅｃ８２２ｅ、およびＥｃ８２４ｅよりも真空準位に近い（電子親和力が小さい）。
【０３５０】
金属酸化物膜８２２は、金属酸化物膜８２１、８２４よりも電子親和力が大きい。例えば、金属酸化物膜８２２と金属酸化物膜８２１との電子親和力の差、および金属酸化物膜８２２と金属酸化物膜８２４との電子親和力の差は、それぞれ、０．０７ｅＶ以上１．３ｅＶ以下である。電子親和力の差は、０．１ｅＶ以上０．７ｅＶ以下が好ましく、０．１５ｅＶ以上０．４ｅＶ以下がさらに好ましい。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
【０３５１】
トランジスタ８０１のゲート電極（導電層８５０）に電圧を印加すると、金属酸化物膜８２１、金属酸化物膜８２２、金属酸化物膜８２４のうち、電子親和力が大きい金属酸化物膜８２２に主にチャネルが形成される。
【０３５２】
インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、金属酸化物膜８２４がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
【０３５３】
また、金属酸化物膜８２１と金属酸化物膜８２２との間には金属酸化物膜８２１と金属酸化物膜８２２の混合領域が存在する場合がある。また、金属酸化物膜８２４と金属酸化物膜８２２との間には金属酸化物膜８２４と金属酸化物膜８２２の混合領域が存在する場合がある。混合領域は、界面準位密度が低くなるため、金属酸化物膜８２１、８２２、８２４の積層されている領域は、それぞれの界面近傍においてエネルギーが連続的に変化する（連続接合ともいう）バンド構造となる。
【０３５４】
このようなエネルギーバンド構造を有する酸化物層８３０において、電子は主に金属酸化物膜８２２を移動することになる。そのため、金属酸化物膜８２１と絶縁層８１６との界面に、又は、金属酸化物膜８２４と絶縁層８１７との界面に準位が存在したとしても、これらの界面準位により、酸化物層８３０中を移動する電子の移動が阻害されにくくなるため、トランジスタ８０１のオン電流を高くすることができる。
【０３５５】
また、図１６に示すように、金属酸化物膜８２１と絶縁層８１６の界面近傍、および金属酸化物膜８２４と絶縁層８１７の界面近傍には、それぞれ、不純物や欠陥に起因したトラップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅが形成され得るものの、金属酸化物膜８２１、８２４があることにより、金属酸化物膜８２２をトラップ準位Ｅｔ８２６ｅ、Ｅｔ８２７ｅから隔離することができる。
【０３５６】
なお、Ｅｃ８２１ｅとＥｃ８２２ｅとの差が小さい場合、金属酸化物膜８２２の電子が該エネルギー差を越えてトラップ準位Ｅｔ８２６ｅに達することがある。トラップ準位Ｅｔ８２６ｅに電子が捕獲されることで、絶縁膜の界面にマイナスの固定電荷が生じ、トランジスタの閾値電圧はプラス方向にシフトしてしまう。Ｅｃ８２２ｅとＥｃ８２４ｅとのエネルギー差が小さい場合も同様である。
【０３５７】
トランジスタ８０１の閾値電圧の変動が低減され、トランジスタ８０１の電気的特性を良好なものとするため、Ｅｃ８２１ｅとＥｃ８２２ｅとの差、Ｅｃ８２４ｅとＥｃ８２２ｅとの差を、それぞれ０．１ｅＶ以上とすることが好ましく、０．１５ｅＶ以上とすることがより好ましい。
【０３５８】
なお、トランジスタ８０１はバックゲート電極を有さない構造とすることもできる。
【０３５９】
＜積層構造の例＞
次に、ＯＳトランジスタと他のトランジスタを積層した構造について説明する。ここでは一例として、積層構造をメモリセルＭＣに適用した場合について説明するが、積層構造は上記実施の形態で説明した他の回路に適用することもできる。
【０３６０】
図１７に、図２に示すトランジスタＴｒ１と、トランジスタＴｒ２と、容量素子Ｃ１と、の積層構造の例を示す。
【０３６１】
メモリセルＭＣは、ＣＭＯＳ層８６１、配線層Ｗ１乃至Ｗ５、トランジスタ層８６２、配線層Ｗ６、Ｗ７の積層で構成されている。
【０３６２】
ＣＭＯＳ層８６１には、トランジスタＴｒ２が設けられている。トランジスタＴｒ２はＳｉトランジスタである。トランジスタＴｒ２の活性層は、単結晶シリコンウエハ８６０に設けられている。トランジスタＴｒ２のゲート電極８６３は、配線層Ｗ１乃至Ｗ５を介して、容量素子Ｃ１の一方の電極８６５と接続されている。
【０３６３】
トランジスタ層８６２には、トランジスタＴｒ１が設けられている。トランジスタＴｒ１はＯＳトランジスタである。図１７では、トランジスタＴｒ１がトランジスタ８０１（図１５）と同様の構造を有する。トランジスタＴｒ１のソース又はドレインの一方に相当する電極８６４は、容量素子Ｃ１の一方の電極８６５と接続されている。なお、図１７には、トランジスタＴｒ１がバックゲート電極を配線層Ｗ５に有する場合を例示している。また、配線層Ｗ６には、容量素子Ｃ１が設けられている。
【０３６４】
以上のように、ＯＳトランジスタとその他の素子を積層することにより、メモリセルＭＣ又はその他の回路の面積を縮小することができる。
【０３６５】
＜ＣＡＣ−ＯＳ＞
次に、ＣＡＣ−ＯＳについて説明する。ＣＡＣ−ＯＳは、ＯＳトランジスタのチャネル形成領域に含まれていてもよい。
【０３６６】
ＣＡＣ−ＯＳは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
【０３６７】
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０３６８】
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
【０３６９】
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【０３７０】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【０３７１】
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
【０３７２】
一方、ＣＡＣ−ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
【０３７３】
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【０３７４】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
【０３７５】
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
【０３７６】
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
【０３７７】
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ  ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
【０３７８】
またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
【０３７９】
また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
【０３８０】
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【０３８１】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
【０３８２】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
【０３８３】
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
【０３８４】
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、さまざまな半導体装置に最適である。
【０３８５】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【０３８６】
（実施の形態６）
本実施の形態では、上記実施の形態で説明した半導体装置などを電子部品に適用する例、及び該電子部品を具備する電子機器の例について、図１８乃至２１を用いて説明する。
【０３８７】
＜ウエハ・チップ＞
図１８（Ａ）は、ダイシング処理が行なわれる前の基板１００１の上面図を示している。基板１００１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板１００１上には、複数の回路領域１００２が設けられている。回路領域１００２には、上記実施の形態に示す半導体装置などを設けることができる。
【０３８８】
複数の回路領域１００２は、それぞれが分離領域１００３に囲まれている。分離領域１００３と重なる位置に分離線（「ダイシングライン」ともいう。）１００４が設定される。分離線１００４に沿って基板１００１を切断することで、回路領域１００２を含むチップ１００５を基板１００１から切り出すことができる。図１８（Ｂ）にチップ１００５の拡大図を示す。
【０３８９】
また、分離領域１００３に導電層や半導体層を設けてもよい。分離領域１００３に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程の歩留まり低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に流しながら行なわれる。分離領域１００３に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
【０３９０】
分離領域１００３に設ける半導体層としては、バンドギャップが２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．７ｅＶ以上３．５ｅＶ以下の材料を用いることが好ましい。このような材料を用いると、蓄積された電荷をゆっくりと放電することができるため、ＥＳＤによる電荷の急激な移動が抑えられ、静電破壊を生じにくくすることができる。
【０３９１】
＜電子部品＞
チップ１００５を電子部品に適用する例について、図１９を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
【０３９２】
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
【０３９３】
図１９（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において上記実施の形態に示した半導体装置を有する素子基板が完成した後、該素子基板の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ１）。研削により素子基板を薄くすることで、素子基板の反りなどを低減し、電子部品の小型化を図ることができる。
【０３９４】
次に、素子基板を複数のチップに分離する「ダイシング工程」を行う（ステップＳ２）。そして、分離したチップを個々ピックアップしてリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ３）。ダイボンディング工程におけるチップとリードフレームとの接合は、樹脂による接合や、テープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップを接合してもよい。
【０３９５】
次いで、リードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
【０３９６】
ワイヤーボンディングされたチップは、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップに内蔵される回路部やチップとリードを接続するワイヤーを機械的な外力から保護することができ、また水分や埃による特性の劣化（信頼性の低下）を低減することができる。
【０３９７】
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ６）。めっき処理によりリードの錆を防止し、後にプリント基板に設ける際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形加工工程」を行なう（ステップＳ７）。
【０３９８】
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ８）。そして外観形状の良否や動作不良の有無などを調べる「検査工程」（ステップＳ９）を経て、電子部品が完成する。
【０３９９】
また、完成した電子部品の斜視模式図を図１９（Ｂ）に示す。図１９（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）の斜視模式図を示している。図１９（Ｂ）に示す電子部品１１０１は半導体装置を有している。当該半導体装置としては、上記実施の形態に示した半導体装置などを用いることができる。
【０４００】
図１９（Ｂ）に示す電子部品１１０１は、例えばプリント基板１１０２に設けられる。このような電子部品１１０１が複数組み合わされて、それぞれがプリント基板１１０２上で電気的に接続されることで電子部品が設けられた基板１１０３が完成する。完成した基板１１０３は、電子機器などに用いられる。
【０４０１】
＜電子機器＞
上記の基板１１０３は、デジタル信号処理、ソフトウェア無線、アビオニクス（通信機器、航法システム、自動操縦装置、飛行管理システム等の航空に関する電子機器）、ＡＳＩＣのプロトタイピング、医療用画像処理、音声認識、暗号、バイオインフォマティクス（生物情報科学）、機械装置のエミュレータ、および電波天文学における電波望遠鏡等、幅広い分野の電子機器の電子部品（ＩＣチップ）に適用することが可能である。このような電子機器としては、カメラ（ビデオカメラ、デジタルスチルカメラ等）、表示装置、パーソナルコンピュータ（ＰＣ）、携帯電話、携帯型を含むゲーム機、携帯型情報端末（スマートフォン、タブレット型情報端末など）、電子書籍端末、ウエアラブル型情報端末（時計型、ヘッドマウント型、ゴーグル型、眼鏡型、腕章型、ブレスレット型、ネックレス型等）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、家庭用電化製品などが挙げられる。
【０４０２】
以下に、図２０、２１を参照して、電子機器の構成例を示す。なお、電子機器の表示部には、タッチセンサを有するタッチパネル装置を用いることが好ましい。タッチパネル装置を用いることで、表示部を電子機器の入力部としても機能させることができる。
【０４０３】
図２０（Ａ）、（Ｂ）に、携帯情報端末２０００の一例を示す。携帯情報端末２０００は、筐体２００１、筐体２００２、表示部２００３、表示部２００４、及びヒンジ部２００５等を有する。
【０４０４】
筐体２００１と筐体２００２は、ヒンジ部２００５で連結されている。携帯情報端末２０００は、図２０（Ａ）に示すように折り畳んだ状態から、図２０（Ｂ）に示すように筐体２００１と筐体２００２を開くことができる。
【０４０５】
例えば表示部２００３及び表示部２００４に文書情報を表示することが可能であり、電子書籍端末としても用いることができる。また、表示部２００３及び表示部２００４に静止画像や動画像を表示することもできる。また、表示部２００３は、タッチパネルを有していてもよい。
【０４０６】
このように、携帯情報端末２０００は、持ち運ぶ際には折り畳んだ状態にできるため、汎用性に優れる。
【０４０７】
なお、筐体２００１及び筐体２００２には、電源ボタン、操作ボタン、外部接続ポート、スピーカ、マイク等を有していてもよい。
【０４０８】
なお、携帯情報端末２０００は、表示部２００３に設けられたタッチセンサを用いて、文字、図形、イメージを識別する機能を有していてもよい。この場合、例えば、数学又は言語などを学ぶための問題集などを表示する情報端末に対して、指、又はスタイラスペンなどで解答を書き込んで、携帯情報端末２０００で正誤の判定を行うといった学習を行うことができる。また、携帯情報端末２０００は、音声解読を行う機能を有していてもよい。この場合、例えば、携帯情報端末２０００を用いて外国語の学習などを行うことができる。このような携帯情報端末は、教科書などの教材、又はノートなどとして利用する場合に適している。
【０４０９】
図２０（Ｃ）に携帯情報端末の一例を示す。図２０（Ｃ）に示す携帯情報端末２０１０は、筐体２０１１、表示部２０１２、操作ボタン２０１３、外部接続ポート２０１４、スピーカ２０１５、マイク２０１６、カメラ２０１７等を有する。
【０４１０】
携帯情報端末２０１０は、表示部２０１２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部２０１２に触れることで行うことができる。
【０４１１】
また、操作ボタン２０１３の操作により、電源のオン、オフ動作や、表示部２０１２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
【０４１２】
また、携帯情報端末２０１０の内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けることで、携帯情報端末２０１０の向き（縦か横か）を判断して、表示部２０１２の画面表示の向きを自動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部２０１２を触れること、操作ボタン２０１３の操作、またはマイク２０１６を用いた音声入力等により行うこともできる。
【０４１３】
携帯情報端末２０１０は、例えば、電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。例えば、携帯情報端末２０１０はスマートフォンとして用いることができる。また、携帯情報端末２０１０は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生、動画再生、インターネット通信、ゲームなどの種々のアプリケーションを実行することができる。
【０４１４】
図２０（Ｄ）に、カメラの一例を示す。カメラ２０２０は、筐体２０２１、表示部２０２２、操作ボタン２０２３、シャッターボタン２０２４等を有する。またカメラ２０２０には、着脱可能なレンズ２０２６が取り付けられている。
【０４１５】
ここではカメラ２０２０として、レンズ２０２６を筐体２０２１から取り外して交換することが可能な構成としたが、レンズ２０２６と筐体が一体となっていてもよい。
【０４１６】
カメラ２０２０は、シャッターボタン２０２４を押すことにより、静止画、または動画を撮像することができる。また、表示部２０２２はタッチパネルとしての機能を有し、表示部２０２２をタッチすることにより撮像することも可能である。
【０４１７】
なお、カメラ２０２０は、ストロボ装置や、ビューファインダーなどを別途装着することができる。または、これらが筐体２０２１に組み込まれていてもよい。
【０４１８】
図２１（Ａ）に示すノート型ＰＣ（パーソナルコンピュータ）２０５０は、筐体２０５１、表示部２０５２、キーボード２０５３、ポインティングデバイス２０５４を有する。表示部２０５２のタッチ操作で、ノート型ＰＣ２０５０を操作することができる。
【０４１９】
図２１（Ｂ）に示す携帯型遊技機２１１０は、筐体２１１１、表示部２１１２、スピーカ２１１３、ＬＥＤランプ２１１４、操作キーボタン２１１５、接続端子２１１６、カメラ２１１７、マイクロホン２１１８、記録媒体読込部２１１９を有する。
【０４２０】
図２１（Ｃ）に示す自動車２１７０は、車体２１７１、車輪２１７２、ダッシュボード２１７３、およびライト２１７４等を有する。なお、自動車２１７０は表示部を有していてもよい。
【０４２１】
上記の各種電子機器には、本発明の一態様に係る記憶装置、コンピュータなどを設けることができる。これにより、信頼性の高い電子機器を実現することができる。また、上記の電子機器に本発明の一態様に係る記憶装置を搭載した制御回路を設け、電子機器の表示部に本発明の一態様に係る表示部を設けることにより、信頼性の高い表示システムを実現することができる。
【０４２２】
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
【符号の説明】
【０４２３】
１０    半導体装置
１００    記憶装置
１１０    セルアレイ
１２０    駆動回路部
１３０    駆動回路
１３１    デコーダ
１３２    行ドライバ
１３３    センスアンプ
１４０    駆動回路
１４１    デコーダ
１４２    列ドライバ
１４３    センスアンプ
１４４    プリチャージ回路
１５０    駆動回路
１５１    デコーダ
１５２    列ドライバ
１５３    センスアンプ
１６０    制御回路
１７０    出力回路
３００    コンピュータ
３１０    入力装置
３２０    出力装置
３３０    中央演算処理装置
３３１    制御回路
３３２    演算回路
３３３    記憶装置
３３４    記憶装置
３４０    主記憶装置
４００    表示システム
４１０    表示部
４１１ａ    表示ユニット
４１１ｂ    表示ユニット
４１２    タッチセンサユニット
４２０    制御回路
４２１    インターフェース
４２２    フレームメモリ
４２３    デコーダ
４２４    センサコントローラ
４２５    コントローラ
４２６    クロック生成回路
４３０    画像処理部
４３１    ガンマ補正回路
４３２    調光回路
４３３    調色回路
４３４    ＥＬ補正回路
４４１    記憶装置
４４２    タイミングコントローラ
４４３    レジスタ
４５０    駆動回路
４５１ａ    ソースドライバ
４５１ｂ    ソースドライバ
４６１    タッチセンサコントローラ
４７０    ホスト
４８０    光センサ
４８１    外光
５００    表示装置
５０１    画素部
５０２    画素ユニット
５０３    駆動回路
５０４    駆動回路
５０５    画素
５０６    副画素
５１０    液晶素子
５１８    絶縁層
５２０    発光素子
５２３    金属酸化物膜
５２４    金属酸化物膜
５３０    導電層
５４０    開口
５５１    基板
５６１    基板
５６２    表示領域
５６４    回路
５６５    配線
５７２    ＦＰＣ
５７３    ＩＣ
６１２    液晶
６１３    導電層
６１７    絶縁層
６２１    絶縁層
６３０    偏光板
６３１    着色層
６３２    遮光層
６３３    配向膜
６３４    着色層
６４１    接着層
６４２    接着層
６９１    導電層
６９２    ＥＬ層
６９３    導電層
７０１    トランジスタ
７０４    接続部
７０５    トランジスタ
７０６    トランジスタ
７０７    接続部
７１１    絶縁層
７１２    絶縁層
７１３    絶縁層
７１４    絶縁層
７１５    絶縁層
７１６    絶縁層
７１７    絶縁層
７２０    絶縁層
７２１    導電層
７２２    導電層
７２３    導電層
７２４    導電層
７３１    半導体層
７４２    接続層
７４３    接続体
７５２    接続部
８０１    トランジスタ
８１１    絶縁層
８１２    絶縁層
８１３    絶縁層
８１４    絶縁層
８１５    絶縁層
８１６    絶縁層
８１７    絶縁層
８１８    絶縁層
８１９    絶縁層
８２０    絶縁層
８２１    金属酸化物膜
８２２    金属酸化物膜
８２３    金属酸化物膜
８２４    金属酸化物膜
８３０    酸化物層
８５０    導電層
８５１    導電層
８５２    導電層
８５３    導電層
８５３ａ    導電層
８５３ｂ    導電層
８６０    単結晶シリコンウエハ
８６１    ＣＭＯＳ層
８６２    トランジスタ層
８６３    ゲート電極
８６４    電極
８６５    電極
１００１    基板
１００２    回路領域
１００３    分離領域
１００４    分離線
１００５    チップ
１１０１    電子部品
１１０２    プリント基板
１１０３    基板
２０００    携帯情報端末
２００１    筐体
２００２    筐体
２００３    表示部
２００４    表示部
２００５    ヒンジ部
２０１０    携帯情報端末
２０１１    筐体
２０１２    表示部
２０１３    操作ボタン
２０１４    外部接続ポート
２０１５    スピーカ
２０１６    マイク
２０１７    カメラ
２０２０    カメラ
２０２１    筐体
２０２２    表示部
２０２３    操作ボタン
２０２４    シャッターボタン
２０２６    レンズ
２０５０    ノート型ＰＣ
２０５１    筐体
２０５２    表示部
２０５３    キーボード
２０５４    ポインティングデバイス
２１１０    携帯型遊技機
２１１１    筐体
２１１２    表示部
２１１３    スピーカ
２１１４    ＬＥＤランプ
２１１５    操作キーボタン
２１１６    接続端子
２１１７    カメラ
２１１８    マイクロホン
２１１９    記録媒体読込部
２１７０    自動車
２１７１    車体
２１７２    車輪
２１７３    ダッシュボード
２１７４    ライト
【図１】
2018014489.tif 000004
【図２】
2018014489.tif 000005
【図３】
2018014489.tif 000006
【図４】
2018014489.tif 000007
【図５】
2018014489.tif 000008
【図６】
2018014489.tif 000009
【図７】
2018014489.tif 000010
【図８】
2018014489.tif 000011
【図９】
2018014489.tif 000012
【図１０】
2018014489.tif 000013
【図１１】
2018014489.tif 000014
【図１２】
2018014489.tif 000015
【図１３】
2018014489.tif 000016
【図１４】
2018014489.tif 000017
【図１５】
2018014489.tif 000018
【図１６】
2018014489.tif 000019
【図１７】
2018014489.tif 000020
【図１８】
2018014489.tif 000021
【図１９】
2018014489.tif 000022
【図２０】
2018014489.tif 000023
【図２１】
2018014489.tif 000024