(57)【要約】【課題】保護継電装置では、光ファイバー伝送路で情報交換し、サンプリング同期を取っているため専用のハードウェアが必要になっている。【解決手段】保護継電装置に、IEEE1588で規定するPTPプロトコルで時間同期をとるよう構成されたハブと、同期タイミング生成手段を設ける。同期タイミング生成手段は、前記ハブのIEEE1588で規定するPTPプロトコルで時間同期がとられて前記電力系統の周波数に対応した周波数信号と電力系統周波数を逓倍した周波数信号を生成するよう構成する。【選択図】  図１
2018014878.tif 000002
【特許請求の範囲】
【請求項１】
電力系統に複数の保護継電装置を接続し、各保護継電装置で所定の電気角毎にサンプリングして交流電気量を取り込み、他の保護継電装置と交流電気量情報をＩＰ通信で交換する保護継電システムにおいて、
前記各保護継電装置に、IEEE1588で規定するPTPプロトコルで時間同期をとるよう構成されたハブと、同期タイミング生成手段を設け、
同期タイミング生成手段は、前記ハブのIEEE1588で規定するPTPプロトコルで時間同期がとられて前記電力系統の周波数に対応した周波数信号と電力系統周波数を逓倍した周波数信号を生成するよう構成されたことを特徴とする保護継電システムのサンプリング同期装置。
【請求項２】
前記同期タイミング生成手段は、IEEE1588による時間カウンタからのカウント信号をラッチするラッチ回路と、
IEEE1588による時間カウント信号を入力し、系統周波数に対応した時間カウンタ信号に変換するコンパレータと、
前記コンパレータからの信号を入力して系統周波数に対応した周期タイミング信号を生成する位相比較回路と、
前記コンパレータからの信号とエンコーダによるDPLLの自走パルス信号を入力して位相差信号を検出する位相差検出回路と、
前記位相比較回路からの周期タイミング信号と位相差検出回路からの位相差信号を入力して制御信号を生成するDPLL用のデコード回路と、
デコード回路からの同期タイミング制御信号を入力し、電力系統周波数に対応したDPLL用のカウント信号を出力するカウンタ回路と、
前記カウンタ回路によるカウント信号から電力系統周波数を逓倍した周波数のサンプリング信号と、電力系統周波数に対応した周波数の同期タイミング生成手段により、自身の自走用のパルス信号を生成するエンコーダと、
を備えたことを特徴とした請求項１記載の保護継電システムのサンプリング同期装置。
【請求項３】
前記デコード回路は、前記位相差検出回路からの位相差信号が予め設定された位相差の範囲内のときには、＋１，０，−１の制御信号から選択した信号を出力して従属同期をとり、位相差の範囲外のときには、＋α，−α（αは１より大の任意値）の制御信号を選択出力して従属同期性能を速めることを特徴とした請求項２記載の保護継電システムのサンプリング同期装置。
【請求項４】
前記同期タイミング生成手段は、水晶発信器の発振パルスをクロックとして位相制御信号に応じて分周するカウンタ回路と、
カウンタ回路による分周されたカウント信号を入力して前記電力系統の周波数に対応した周波数のパルス信号ａと電力系統周波数を逓倍したパルス信号ｂ、および1Hzのパルス信号ｃを生成するデコード回路と、
デコード回路で生成された1Hz信号ｃと前記ハブのIEEE1588で規定するPTPの1Hz信号ｄを入力して差分時間パルスｅを得る位相比較回路と、
得られた差分時間パルスｅを入力し、差分時間パルス量に応じて予め設定された従属同期のための位相補正量の領域を選定し、領域に対応した位相補正信号ｆを出力して前記カウンタ回路の分周率を可変する1Hz用の差分量検定回路と、
を備えたことを特徴とした請求項１記載の保護継電システムのサンプリング同期装置。
【請求項５】
前記1Hz用の差分量検定回路は、サンプリングタイミング誤差を20μsとして前記ハブのIEEE1588で規定するPTPの1Hz信号に対して時間位相差が±20μs内を同期領域とし、同期領域±20μsの同期領域外では時間位相差20μsを逓倍した複数段の従属同期のための位相補正量を出力することを特徴とした請求項４記載の保護継電システムのサンプリング同期装置。
【請求項６】
前記同期タイミング生成手段は、前記デコード回路により生成された電力系統周波数を逓倍したパルス信号ｂと前記ハブのIEEE1588で規定するPTPプロトコルの1Hz信号ｄを入力し、PTP信号と電力系統周波数を逓倍した同期タイミング生成手段自身の自走カウント信号との位相差量ｈを得る逓倍自走用の位相比較回路と、
前記逓倍自走用の位相比較回路で得られた位相差量ｈを入力し、位相差量が予め設定された所定時間に対して速いか遅いかを判定し、所定時間内外に応じてPTP信号からのタイミング信号を可変した差分時間の位相補正量ｉを前記カウンタ回路に出力すると共に、位相差量ｈが所定時間内にあるときには前記デコード回路に対してリセット信号ｊを出力する逓倍自走用の差分量検定回路と、
備えたことを特徴とした請求項４又は５記載の保護継電システムのサンプリング同期装置。
【請求項７】
前記逓倍自走用の位相比較回路は、前記1Hz用の差分量検定回路からの位相補正信号ｆと前記PTPの1Hz信号ｄの論理積の状変でスタートし、
PTP信号ｄと電力系統周波数を逓倍したDPLLの自走カウント信号ｂとの論理積の状変でストップするまでの時間差をカウントし、
位相差量ｈとして前記逓倍自走用の差分量検定回路に出力することを特徴とした請求項４乃至６の何れか１項記載の保護継電システムのサンプリング同期装置。
【請求項８】
前記逓倍自走用の位相比較回路の出力側に、前記電力系統周波数を逓倍した周波数ｂの半周期に相当する時間を位相調整時間幅として固定設定した差分パルス数計算回路を設け、
差分パルス数計算回路は、入力した差分時間信号ｈを設定された位相調整幅の時間で除し、その商を位相補正回数ｍ、余り分補正時間ｎを演算して前記逓倍自走用の差分量検定回路に出力し、
逓倍自走用の差分量検定回路は、入力された位相補正回数ｍの回数分の位相制御信号ｋを前記カウンタ回路に出力し、余り分補正時間ｎに応じた時間は位相制御信号ｋに加算して出力することを特徴とした請求項７記載の保護継電システムのサンプリング同期装置。
【請求項９】
前記同期タイミング生成手段は、水晶発信器の発振パルスをクロックとして位相制御信号に応じて分周するカウンタ回路と、
カウンタ回路による分周されたカウント信号を入力して前記電力系統の周波数に対応したパルス信号ａを生成するデコード回路と、
前記ハブから取得するPTP信号を電力系統の周波数に対応した周波数信号ｄとし、周波数信号ｄと前記デコード回路で生成された周波数信号ａを入力して差分時間パルスｅを得る位相比較回路と、
得られた差分時間パルスｅを入力して差分時間に対応した位相補正信号ｆを得る差分量検定回路と、
位相補正信号ｆとPTP信号、および前記カウンタ回路により分周されたPTP信号ｄより高い周波数領域で従属同期引込み用の位相比較を行って差分時間信号ｈを出力する位相比較回路と、
差分時間信号hに対応した補正量を変更して位相制御信号を生成し前記カウンタ回路に出力する位相差量検定回路と、
を備えたことを特徴とした請求項１記載の保護継電システムのサンプリング同期装置。
【請求項１０】
前記差分量検定回路は、前記デコード回路によりデコードされたパルス信号ａとハブから取得されたPTP信号ｄの位相差が同期の誤差領域以上であるとき、位相補正信号ｆをアクティブにして位相補正し、その後、PTP信号ｄのタイミングでデコード回路からのパルス信号ａを一度セットすることを特徴とした請求項９記載の保護継電システムのサンプリング同期装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サンプリング同期装置に係わり、特にハブを用いてＩＰネットワークを構成した保護継電装置のサンプリング情報を送受信するシステムのサンプリング同期装置に関するものである。
【背景技術】
【０００２】
保護継電システムにおけるサンプリング同期は、例えば、図１６で示すＰＣＭ電流差動リレーなどに用いられている。サンプリング同期方式としては、各装置を通過する同期フレームの通過タイミングを高精度で計測し、その中間点をサンプリング同期点とする方式がある。図１６（ａ）で示すＰＣＭ電流差動リレーでは、マスタステーションMSからリモートステーションRS-0→RS-1→RS-2→RS-3→RS-4の順に同期フレームを流し、リモートステーションRS-4で折り返してマスタステーションMSに戻る。図１６（ｂ）で示すように上りと下りの同期フレーム通過時間の中間点が同期点となる。
【０００３】
図１６で示すような保護継電システムに、イーサネット（登録商標）で利用可能な時刻同期プロトコルであるIEEE1588が、システムに実運用されつつある。
【０００４】
IEEE1588は、各ノード間の伝搬遅延時間測定データを基に、これまで不可能であったイーサネットのマイクロ秒精度の時刻同期の実現が可能となる。これにより、基盤技術として広く普及しているイーサネットで、複数装置間の同時処理が可能となる。PCM電流差動保護継電装置や、系統安定化装置など系統の広範囲に亘って電気量を監視し保護を行う保護継装置、系統安定化装置においては、異なる地点に存在する電気所に配置された装置間で、高精度に同期したタイミングで電流情報、電圧情報の電気量を取得することが重要となっている。
【０００５】
保護継装置における保護演算では、同時刻に取得した電気量のサンプリングデータを用いる必要があるため、サンプリングタイミングの精度が重要となる。サンプリングタイミング信号としては、系統周波数50Hz／60Hzの１２倍の600Hz／720Hzと９６倍の4.8KHz／5.76 KHzが主に使用されている。これら電力系統の周波数を逓倍した各サンプリング周波数のタイミング誤差は２０μs秒程度で管理する必要がある。以後、誤差管理を２０μｓと表記しているが、管理精度を定義したもので、誤差管理を１０μｓとしても良い。例として２０μｓとして説明を続ける。
【０００６】
IEEE1588による時刻同期は、LANやWANなどを介してPTP（Precision Time Protocol）による時刻同期機能である。IEEE1588の通信技術を保護継電装置に使用したものとしては、特許文献１と２が公知になっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−７８７４０号公報
【特許文献２】特開２０１１−２００１００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１には、サンプリング同期回路として、各保護継電装置のサンプリング同期を絶対時間に同期させたサンプリング時間で管理し、分散した保護継電装置のサンプリング信号の性能を損なうことなく各装置で計測データを有効利用することが記載されている。同期の取り方として、PCM電流差動継電装置や環線系統保護継電装置は、光ファイバー伝送路で時分割多重伝送装置の情報交換によりサンプリング同期を取っている。
【０００９】
光ファイバー伝送路では、専用の時分割多重伝送装置や、光信号端子装置などが必要になる。なお、保護継電装置が直接に時分割多重機能を有して、それぞれの地点間を結ぶ専用の光ファイバー伝送路を敷設する装置もあるが、何れにしても、光ファイバー伝送路と時分割多重伝送フレームの構成では、光ファイバー伝送路の構築、時分割多重伝送フレームを構成した専用のハードウェア、または、光信号端子装置などを必要とし、専用装置でのシステム構築が設備費用及び技術の継承などが課題となっている。
【００１０】
特許文献２に記載の保護リレーシステムは、IEEE1588により同期したサンプリング周期内で電気角を時間分割によりパケット送出タイミングを管理する方式であり、複数パケットにより情報を系統電流情報のパケットと、IEEE1588時間管理用パケットを分割している。IEEE1588時刻同期によるサンプリング同期方式は新しい概念であるが、例えば、200kmのように離れた電気所間での広域に運用する場合、保護継電装置に適用する性能を保証するための監視方式については記載されていない。
【００１１】
本発明が目的とするところは、専用の装置やハードウェアを必要とせず、且つ性能の保証されたサンプリング同期装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、電力系統に複数の保護継電装置を接続し、各保護継電装置で所定の電気角毎にサンプリングして交流電気量を取り込み、他の保護継電装置と交流電気量情報をＩＰ通信で交換する保護継電システムにおいて、
前記各保護継電装置に、IEEE1588で規定するPTPプロトコルで時間同期をとるよう構成されたハブと、同期タイミング生成手段を設け、
同期タイミング生成手段は、前記ハブのIEEE1588で規定するPTPプロトコルで時間同期がとられて前記電力系統の周波数に対応した周波数信号と電力系統周波数を逓倍した周波数信号を生成するよう構成したものである。
【００１３】
本発明の請求項２によれば、同期タイミング生成手段は、IEEE1588による時間カウンタからのカウント信号をラッチするラッチ回路と、
IEEE1588による時間カウント信号を入力し、系統周波数に対応した時間カウンタ信号に変換するコンパレータと、
前記コンパレータからの信号を入力して系統周波数に対応した周期タイミング信号を生成する位相比較回路と、
前記コンパレータからの信号とエンコーダによるDPLLの自走パルス信号を入力して位相差信号を検出する位相差検出回路と、
前記位相比較回路からの周期タイミング信号と位相差検出回路からの位相差信号を入力して制御信号を生成するDPLL用のデコード回路と、
デコード回路からの同期タイミング制御信号を入力し、電力系統周波数に対応したDPLL用のカウント信号を出力するカウンタ回路と、
前記カウンタ回路によるカウント信号から電力系統周波数を逓倍した周波数のサンプリング信号と、電力系統周波数に対応した周波数の同期タイミング生成手段により、自身の自走用のパルス信号を生成するエンコーダと、
を備えたものである。
【００１４】
本発明の請求項３によれば、デコード回路は、前記位相差検出回路からの位相差信号が予め設定された位相差の範囲内のときには、＋１，０，−１の制御信号から選択した信号を出力して従属同期をとり、位相差の範囲外のときには、＋α，−α（αは１より大の任意値）の制御信号を選択出力して従属同期性能を速めるものである。
【００１５】
本発明の請求項４によれば、同期タイミング生成手段は、水晶発信器の発振パルスをクロックとして位相制御信号に応じて分周するカウンタ回路と、
カウンタ回路による分周されたカウント信号を入力して前記電力系統の周波数に対応した周波数のパルス信号ａと電力系統周波数を逓倍したパルス信号ｂ、および1Hzのパルス信号ｃを生成するデコード回路と、
デコード回路で生成された1Hz信号ｃと前記ハブのIEEE1588で規定するPTPの1Hz信号ｄを入力して差分時間パルスｅを得る位相比較回路と、
得られた差分時間パルスｅを入力し、差分時間パルス量に応じて予め設定された従属同期のための位相補正量の領域を選定し、領域に対応した位相補正信号ｆ１〜ｆｎを出力して前記カウンタ回路の分周率を可変する1Hz用の差分量検定回路と、
を備えたものである。
【００１６】
本発明の請求項５によれば、1Hz用の差分量検定回路は、サンプリングタイミング誤差を20μsとして前記ハブのIEEE1588で規定するPTPの1Hz信号に対して時間位相差が±20μs内を同期領域とし、同期領域±20μsの同期領域外では時間位相差20μsを逓倍した複数段の従属同期のための位相補正量を出力するものである。
【００１７】
本発明の請求項６によれば、同期タイミング生成手段は、前記デコード回路により生成された電力系統周波数を逓倍したパルス信号ｂと前記ハブのIEEE1588で規定するPTPプロトコルの1Hz信号ｄを入力し、PTP信号と電力系統周波数を逓倍した同期タイミング生成手段自身の自走カウント信号との位相差量ｈを得る逓倍自走用の位相比較回路と、
前記逓倍自走用の位相比較回路で得られた位相差量ｈを入力し、位相差量が予め設定された所定時間に対して速いか遅いかを判定し、所定時間内外に応じてPTP信号からのタイミング信号を可変した差分時間の位相補正量ｉ１〜ｉ５を前記カウンタ回路に出力すると共に、位相差量ｈが所定時間内にあるときには前記デコード回路に対してリセット信号ｊを出力する逓倍自走用の差分量検定回路と、
備えたものである。
【００１８】
本発明の請求項７によれば、逓倍自走用の位相比較回路は、前記1Hz用の差分量検定回路からの位相補正信号ｆと前記PTPの1Hz信号ｄの論理積の状変でスタートし、
PTP信号ｄと電力系統周波数を逓倍したDPLLの自走カウント信号ｂとの論理積の状変でストップするまでの時間差をカウントし、
位相差量ｈとして前記逓倍自走用の差分量検定回路に出力するものである。
【００１９】
本発明の請求項８によれば、逓倍自走用の位相比較回路の出力側に、前記電力系統周波数を逓倍した周波数ｂの半周期に相当する時間を位相調整時間幅として固定設定した差分パルス数計算回路を設け、
差分パルス数計算回路は、入力した差分時間信号ｈを設定された位相調整幅の時間で除し、その商を位相補正回数ｍ、余り分補正時間ｎを演算して前記逓倍自走用の差分量検定回路に出力し、
逓倍自走用の差分量検定回路は、入力された位相補正回数ｍの回数分の位相制御信号ｋを前記カウンタ回路に出力し、余り分補正時間ｎに応じた時間は位相制御信号ｋに加算して出力するものである。
【００２０】
本発明の請求項９によれば、前記同期タイミング生成手段は、水晶発信器の発振パルスをクロックとして位相制御信号に応じて分周するカウンタ回路と、
カウンタ回路による分周されたカウント信号を入力して前記電力系統の周波数に対応したパルス信号ａを生成するデコード回路と、
前記ハブから取得するPTP信号を電力系統の周波数に対応した周波数信号ｄとし、周波数信号ｄと前記デコード回路で生成された周波数信号ａを入力して差分時間パルスｅを得る位相比較回路と、
得られた差分時間パルスｅを入力して差分時間に対応した位相補正信号ｆを得る差分量検定回路と、
位相補正信号ｆとPTP信号、および前記カウンタ回路により分周されたPTP信号ｄより高い周波数領域で従属同期引込み用の位相比較を行って差分時間信号ｈを出力する位相比較回路と、
差分時間信号hに対応した補正量を変更して位相制御信号を生成し前記カウンタ回路に出力する位相差量検定回路と、
を備えたものである。
【００２１】
本発明の請求項１０によれば、差分量検定回路は、前記デコード回路によりデコードされたパルス信号ａとハブから取得されたPTP信号ｄの位相差が同期の誤差領域以上であるとき、位相補正信号ｆをアクティブにして位相補正し、その後、PTP信号ｄのタイミングでデコード回路からのパルス信号ａを一度セットするものである。
【発明の効果】
【００２２】
以上のとおり、本発明によれば、光ファイバー伝送路の構築、時分割多重フレームを構成した専用のハードウェア、または光信号端子装置などのハードウェアは不要になる。また、保護継電装置の伝送ボードに設置されるPTP同期回路とIEEE1588の機能を持たせた同時同期（PTP）対応のハブと組み合わせたことにより、保護継電装置が備えなければならない性能である時刻同期性能を、ネットワーク機器であるハブで補償できる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態を示すハブを用いた保護継電システムの接続図。
【図２】本発明のPTP同期タイミング生成回路の構成図。
【図３】本発明の保護継電装置の概略構成図。
【図４】分周回路の構成図。
【図５】分周概念図。
【図６】本発明の他の実施例による同期タイミング生成回路の構成図。
【図７】従属同期の位相補正説明図。
【図８】本発明の他の実施例による同期タイミング生成回路の構成図。
【図９】従属同期の位相補正の説明図。
【図１０】位相同期補正の説明図。
【図１１】本発明の他の実施例による同期タイミング生成回路の構成図。
【図１２】分周概念図。
【図１３】本発明の他の実施例による同期タイミング生成回路の構成図。
【図１４】位相同期補正の説明図。
【図１５】位相同期補正の説明図。
【図１６】従来のＰＣＭ電流差動リレーで、（ａ）は構成図、（ｂ）はサンプリング説明図。
【発明を実施するための形態】
【００２４】
図１は、本発明の保護継電システムの大略の構成図を示したもので、複数台の保護継電装置（リレー盤）にはそれぞれIEEE1588対応のハブ（HUB）を用いたＩＰネットワーク構成となっている。各ハブ（HUB）を介して情報を授受する保護継電システムでは、全ての保護継電装置の時間同期が必要となる。各保護継電装置では、ハブから時間同期出力される信号を受信し、リレー演算に出力する信号をその信号に同期するDPLL（ディジタル形フェーズロックループ）制御を行う。このような条件を備え、各保護継電装置の系統電気情報となるサンプリングデータ（瞬時値）の共通利用を図ったもので、以下図に基づいて詳述する。
【実施例１】
【００２５】
図２は、本発明のIEEE1588によるPTP同期タイミング生成回路を示したものである。ここでは、図１で示したリレー盤を保護継電装置という。以後、例えば、５０Hzの例で説明する。系統周波数が６０Hzの場合には６０Hzとすれば良い。
【００２６】
１はIEEE1588によるPTPのカウンタ回路、８はIEEE1588によるカウンタ回路１による時間カウント信号ｋのラッチ回路で、ラッチした絶対時刻カウンタ信号ｉを出力する。時間のカウンタ回路１によるカウント信号ｋはIEEE1588用絶対時刻カウント値で、このカウント値は、ここでは50 Hz（系統周波数が60 Hzの場合には60 Hz）のコンパレータ２にも出力される。50 Hzのコンパレータ２には、予め同期すべきタイミング信号を生成するためにIEEE1588によるカウンタ回路１の50 Hzに同期すべき時刻が設定される。これにより、IEEE1588で同期した50 Hzの同期信号ａが得られる。
【００２７】
３は50 Hz周期の位相比較回路、４は位相差検出回路で、この位相差検出回路４にはコンパレータ２から出力された50 Hzの同期信号ａとエンコーダ７からのタイミング信号（自走50 Hzのパルス信号）ｂを入力して時間の位相差信号ｄ（△ｔ）を検出する。５は50 HzのDPLL制御用デコード回路で信号ｅ1〜ｅ5を出力する。各信号でｅ1は＋α制御、ｅ2は+１制御、ｅ3は０制御、ｅ4は−１制御、ｅ5は−α制御を行う。
【００２８】
６は50 HzのDPLLのカウンタ回路で、カウント信号ｆをエンコーダ７とデコード回路５に出力する。エンコーダ７は、50 Hzのパルス信号ｂの他に、50 HzのDPLLによる自走600Hzサンプリング信号ｇ１と50 HzのDPLLによる自走可能な4.8kHzサンプリング信号ｇ２を出力する。
【００２９】
図２で示すPTP同期タイミング生成回路は保護継電装置内に設けられる。例としてタイミング信号ｂは、DPLL回路から生成する50 Hz、ｇ1は、DPLL回路から生成する600 Hzパルス、ｇ２は、DPLL回路から生成する4.8kHzサンプリング信号としているが、同期すべき周波数が60 Hzの場合には、ｂは、DPLL回路から生成する60Hz、ｇ1は、720Hzパルス、ｇ２は、5.76kHzサンプリング信号となる。
【００３０】
コンパレータ２に同期すべき周波数50 Hzを設定し、カウンタ回路６では得られたIEEE1588で同期したタイミング信号50 Hzを利用して、自走できるサンプリング信号を得るために50 HzのDPLLが用いられる。50 HzのDPLLのカウンタ回路６のクロックは、サンプリング同期信号の許容する揺らぎを考慮してマイクロ秒程度の精度でカウンタを制御すればよい。例えば、1MHzによるクロックで動作する20,000カウンタ回路であれば、50Hz刻むことか出来る。５０HzDPLLのカウンタ回路６をDPLL制御用のデコード回路５とすることで、50 HzのDPLLによる自走可能な600 Hzパルスｇ１と、50 HzのDPLLによる自走可能な4.8kHzサンプリング信号ｇ2を得ることができる。
【００３１】
図１で示す離れた各保護継電装置（または系統安定化装置など）においても、装置間でそれぞれIEEE1588による時刻同期回路によるタイミング生成回路によって、得られた50 HzのDPLLによる自走可能な4.8kHzサンプリング信号ｇ2は、保護リレーシステム、系統電圧電流情報のアナログ信号の瞬時値の同時性を補償したサンプリング信号を得ることができる。
【００３２】
IEEE1588による時刻同期のタイミング生成回路の動作について説明する。
位相差検出回路４は、50 HzのDPLLによる自走可能な50Hzパルスｂと、IEEE1588による時間カウント信号であるコンパレータ２で生成された50 Hzパルスａの二つの信号を入力して位相比較を行いながら、DPLL動作をする。50 Hz周期の位相比較回路３は、入力信号ａの位相進みまたは位相遅れを判定し、その位相比較信号ｃをデコード回路５に出力する。
【００３３】
位相差検出回路４は、入力信号ａとｂの位相差の大きさをみて、予め設定された位相差△ｔ以下か否かを判定し、以下の場合に信号ｄを出力する。この場合、入力信号ａとｂの位相差の大きさをみて、DPLLの追従性能を位相差△ｔより上か下かの２段階とすることもできるが、ここでは、位相差△ｔの時間差以内であるなら、DPLL制御用のデコード回路５において、＋１制御（ｅ2）、０制御（ｅ3）、−１制御（ｅ4）の信号を出力する。
【００３４】
また、デコード回路５は、位相差△ｔの時間差以外であるなら、＋α制御（ｅ1）、−α制御（ｅ5）の信号を出力する。この動作により、位相差が大きくなれば、αクロックで追従性能を高め、位相差が△ｔの管理された領域であれば、＋１、０、−１の従属同期をとり、DPLLとしてはロックされた状態となる。つまり、同期状態とすることが可能となる。ここで、αは１より大の任意値である。αを例えば、６とすると、引き込みに６倍速く引き込むことが可能となる。
【００３５】
以上のように構成された時刻同期のタイミング生成回路を保護継電装置にハブ（図１のHUB）と共に搭載し、装置間での同期性能の分担を行っている。ハブにIEEE1588機能を持たせたことで、同期性能をネットワーク機器で性能を保障することとなれば、保護継電装置とのインタフェースを時刻同期後のタイミング信号を基準に保護継電装置内で生成すればよい。
【００３６】
この実施例によれば、光ファイバー伝送路の構築、時分割多重フレームを構成した専用のハードウェア、または光信号端子装置などのハードウェアは不要になる。また、今後、拡大する標準的なＩＰ通信方式を採用することで、これらの専用装置でのシステム構築が設備費用、技術の継承課題の解消が可能となる。
【実施例２】
【００３７】
図３は、図２で示したIEEE1588の機能を持たせたPTPタイミング信号生成回路をハブと組み合わせた保護継電装置のタイミング生成部の構成図を示したものである。ハブ１０は、IEEE1588による時間カウンタ１１とこの時間カウンタ１１のラッチ回路１２などを有したPTPプロトコルによりPTP（1PPS）のタイミング信号を生成する。1PPSとは、１秒間周期のパルス信号を言う。また、ハブ１０は故障ステータス及び同期ステータスを生成して、伝送ボード３０に設けられたPTP同期回路２０に送出する。
【００３８】
PTP同期回路２０は、DPLL２１に対する同期監視部２５、故障ステータスと同期ステータスを入力してステータスの検定を行うステータス検定部２３、およびステータス検定信号とPTP（1PTP）信号との論理積を得る論理積回路２４を備えている。２２はステータス検定部２３に対する状態監視部である。
【００３９】
PTP同期回路２０では、ハブ１０からのPTP（1PPS）信号を受信し、PTP（1PPS）のタイミング信号、同期ステータス及び故障ステータスの３信号を入力して保護継電装置の保護演算に必要とするタイミング信号を生成し、図示省略された保護演算部と、伝送CPU４０に対して、伝送処理を実行して動作するための信号SYNC1（600Hz又は720Hz），SYNC4（50Hz又は60Hz）を出力する。また、伝送ボード３０には、ハブ１０と伝送CPU４０間にPHY３４、LANコントローラ３３が接続され、水晶発振器３２によるクロックでEthernet伝送の授受が実行される。５０はメインCPUである。
【００４０】
図４は、PTP同期回路２０に設けられる分周回路例を示したもので、水晶発振器３１のクロックを分周し、SYNC1およびSYNC4を出力する。例えば、水晶発振器３１の出力周波数が1.8432MHzであった場合、
SYNC4＝60Hz→SYNC1＝720Hz  １周期0.1388ms（2560カウント）
SYNC4＝50Hz→SYNC1＝600Hz  １周期0.1666ms（3072カウント）
が、算出可能となる。
図５は分周概念図を示したものである。
【００４１】
PTP同期回路２０では、SYNC1およびSYNC4がPTP（1PPS）信号と同位相になるように位相補正を行う。水晶発振器３１の精度によってPPS信号との誤差が生じるため、その誤差をハブ１０からのPTP（1PPS）信号を受信する度に従属同期を可能としている。従属同期は、自走カウント信号からSYNC1およびSYNC4を分周して作成する際の分周率を変化させて行う。ただし、次の（１）〜（３）の場合には自走カウント信号の従属同期は行わない。
（１）ハブ１０が、IEEE1588のPTPプロトコルで非同期である状態。非同期であることは、ハブ１０からの「同期ステータス信号」で判断する。
（２）その他の信号間監視で従属同期制御が可能の場合には従属同期を行う。
（３）ハブ間では同期が取れているが、ハブから出力されるPPS信号が自走カウント信号との許容誤差±20μsを同期領域として±20μsの範囲内で従属同期を行う場合、前方保護により連続回数による同期外れを検出して非同期状態とする。
【００４２】
また、（１），（２）で従属同期制御可能な状態であり、位相比較動作により同期引込み状態であれば、後方保護による連続回数により同期引込みを行う。また、同期外れについては、前方保護による連続回数による同期外れ判定を行う。これらの動作状態はステータスLED３５での表示や伝送CPU４０からのレジスタアクセスにより状態が確認できるようタイミング生成回路は構成されている。
【００４３】
この実施例によれば、保護継電装置の伝送ボードに設置されるPTP同期回路２０とIEEE1588の機能を持たせた同時同期（PTP）対応のハブ１０と組み合わせたことにより、保護継電装置が備えなければならない性能である時刻同期性能を、ネットワーク機器であるハブ１０で補償できる。これにより、伝送ボード３０とハブ１０による時刻同期の責務の分担が明確になる。他は、実施例１と同様の効果が生じる。
【実施例３】
【００４４】
図６は、DPLL２１（従属同期カウンタ）の回路構成を示したもので、PTP信号と自走カウント信号の位相差量を段階的に可変するDPLL同期回路図である。図６において、211は１Hzのカウンタ（分周）回路、212はデコード回路、213は位相比較回路、214は差分量検定回路である。カウンタ回路211は、自走カウンタ用の水晶発振器３１の発振パルスをクロックとし、差分量検定回路214による比較結果から生成される位相補正信号ｆに応じて１ｓの従属同期カウント信号が生成される。
【００４５】
デコード回路212は、カウンタ回路211からの信号をデコードして所定の同期パルスａ，ｂ，ｃを得る。ここで、パルスａは例えば50Hz、パルスｂは例えば600Hz、パルスｃは例えば1 Hz（自走カウント信号）である。また、デコード回路212は、デコードした1 Hzパルスｃを位相比較回路213に対し比較入力ｃとして出力する。位相比較回路213には、ハブ１０からのPTP信号ｄが入力されてｃとｄとの位相比較が行われ、差分の時間パルスｅが差分量検定回路214に入力される。
【００４６】
図７は、図６の差分量検定回路214で行われる従属同期のための位相制御の説明図である。PTP信号と自走カウンタの差分時間に応じて従属同期のために位相補正量ｆを位相差量ｅから判定して同期の引込みを段階的に可変する。水晶発振器３１の発振周波数が、例えば1.8432MHzの場合、発振回路のDPLL動作は、１clk時間は、1／1.8432MHz≒542.53nsであることから、約１μsの制御は２カウント分の位相制御を行う。下記（１１）〜（１６）を実現するように、位相差ｅに対して位相補正量ｆを出力し、分周率を変化させる。
【００４７】
位相比較回路213での位相比較の結果、自走カウント信号ｃとPTP信号ｄの時間差が図７で示す±Ｆの領域であれば、位相補正量を100ms（184320カウント）として、カウンタ回路211のプリセット／リセットを行う。1PPS（１秒）に対してＦ領域からであれば、100msの同期引込み能力で±500msを５秒間で引き込むことができる。
【００４８】
図7で示す６段の従属同期では以下の位相制御となる。
（１１）位相差20μs以下（位相差36カウント以下）であれば、1PPS間に1μs（2カウント）の位相制御ｆ1（領域Ａ）。
（１２）位相差20μs以上100μs以下（36カウント以上184カウント以下）であれば、1PPS間に20μs（36カウント）ｆ2の位相制御（領域Ｂ）。
（１３）位相差100μs以上1ms以下（184カウント以上1843カウント以下）であれば、1PPS間に100μs（184カウント）ｆ3の位相制御（領域Ｃ）。
（１４）位相差1ms以上10ms以下（1843カウント以上18432カウント以下）であれば、1PPS間に1ms（1843カウント）ｆ4の位相制御（領域Ｄ）。
（１５）位相差10ms以上100ms以下（18432カウント以上184320カウント以下）であれば、1PPS間に10ms（18432カウント）ｆ5の位相制御（領域Ｅ）。
（１６）位相差100ms以上500ms以下（184320カウント以上921600カウント以下）であれば、1PPS間に100ms（184320カウント）ｆ6の位相制御（領域Ｆ）。
【００４９】
例えば、位相差量ｅがＦ領域にあるとすると、1PPS(1秒)に対して100msの同期引込み能力で調節し、最大位相差量±500msを5秒で引込み、位相差は領域Ｅに入る。領域Ｅでは1PPS(1秒)に対して10msの同期引込み能力で制御し、最大位相差量±100msを10秒で引込み、位相差は領域Ｄに入る。同様に、領域Ｄで最大10秒、領域Ｃで最大10秒、領域Ｂで最大５秒かけて同期引込みを行うことで、位相差は領域Ａ（同期領域）に入る。
【００５０】
よって、実施例３によれば、最大４０秒（=5秒+10秒+10秒+10秒+５秒）で同期引込みが行われる。
【実施例４】
【００５１】
図８は、図３で示す DPLL２１において、PTP信号ｄと600Hz信号ｂとの位相差でDPLL制御を行う同期回路図を示したものである。この実施例は、図６で示す従属同期カウンタ方式による同期引込み時間よりも、その同期引込み時間を短縮するもので、従属同期カウンタを600Hzカウンタで構成したものである。
【００５２】
デコード回路２２２は、600Hzのカウンタ回路221の出力信号をデコード回路222に入力して分周することで所定の600Hz÷12=50Hzのパルス信号ａと、600Hz÷1=600Hzのパルス信号ｂと、600Hz÷600=1Hzのパルス信号ｃを得る。得られた600Hz信号bは位相比較回路223に出力され、位相比較回路223に入力されるハブ１０からのPTP信号ｄ(1Hz)との差分量ｅを算出する。差分量検定回路224では差分量ｅを検定して許容差分を±20μsとすると、±20μs以上であれば非同期状態と見なす。非同期時には位相補正を実行する従属制御用の信号ｆをアクティブにする。
【００５３】
信号ｆがアクティブの期間にPTP信号ｄを起点として位相制御する。AND1およびAND2は位相補正を実行する信号ｆをアクティブにすることにより、自走の600Hz信号ｂおよびPTP信号ｄを出力する。エッジ抽出回路225，226からのエッジ信号ｇ1，ｇ2の位相比較を行う位相比較回路227は、位相補正実行信号ｆとPTP信号ｄの論理積の変化によりスタートし、PTP信号ｄと600Hz信号ｂの論理積の変化によりストップするまでの時間差をカウントし、位相差量ｈとして出力する。
【００５４】
AND３の出力がアクティブになるのは、PTP信号ｄがアクティブになった後に600Hz信号ｂの一回目のアクティブになるタイミングである。したがって、位相比較回路２２７から出力される差分時間信号ｈはPTP信号ｄに対して600Hz信号ｂの遅れ時間を意味する信号として位相差量検定回路228に入力される。ただし、位相差量検定回路228は、この差分時間信号ｈは、位相差であり、位相差量ｈとして説明するが、600Hzの半周期である833μs以上である場合、位相差量ｈ−833μsした時間分、PTP信号ｄに対して600Hz信号ｂが速いものと認識する。
【００５５】
図９はこの実施例による従属同期のための位相補正の概念図であり、図１０は位相同期補正の説明図である。位相差量検定回路228は、位相差量ｈの差分時間に応じて以下の（２１）〜（２３）を実現するように従属制御信号ｉを出力し、600Hzカウンタのリセットタイミングを制御して600Hzの周期を変化させる。
（２１）位相差20μs以下（位相差36カウント以下）であれば、1PPS間に±1μs（2カウント）の位相制御ｉ1（Ａ領域）。
（２２）位相差20μs以上100μs以下（36カウント以上184カウント以下）であれば、1PPS間に20μs（36カウント）の位相制御ｉ2（Ｂ領域）。
（２３）位相差100μs以上833μs以下（184カウント以上1536カウント以下）であれば、1PPS間に100μs（184カウント）の位相制御ｉ3（C領域）。
【００５６】
位相差量検定回路228で、ハブ１０からのPTP信号ｄとデコード回路222からの自走カウント値ｂの時間差が図９のｃ領域であれば、位相補正量を100μs（184カウント）として600Hzのカウンタ回路221のリセットを行う。位相差がｃ領域にある場合、1PPS(1秒)に対して100μsの同期引込み能力で、833μsを8秒で引き込むことができ、位相差はＢ領域に入る。位相差がＢ領域にある場合、1PPS(1秒)に対して20μsの同期引込み能力で、位相差±20μsを5秒で引き込むことができ、位相差はA領域である同期領域に入る。
【００５７】
よって、実施例４によれば、PTP信号ｄ（1Hz）と600Hz信号ｂの最大の位相差833μsを13秒（=5秒+8秒）で同期引込みが可能となる。位置差量検定回路228は、位相比較回路227からの位相差量ｈからPTP信号ｄと600Hz信号ｂの差分時間が20μsより短くなったことを判定し、デコード回路222による600Hz信号ｂの立ち上がりと共にデコード回路222に対してリセット信号ｊを出力する。これにより、デコード回路222からの50Hz信号ａ、600Hz信号ｂ、および1Hz信号ｃをそれぞれリセットすることで、同期基準となるハブ１０からのPTP信号ｄに同期した各信号ａ，ｂ，ｃが得られる。
【実施例５】
【００５８】
図１１は第５の実施例を示したもので、図８で示した第４の実施例と同一部分若しくは相当する部分に同一符号を付してその説明を省略する。この実施例で図８との相違点は、位相比較回路227の出力側に差分パルス数計算回路229を設けると共に、位相差量検定回路228は差分パルス数計算回路229からの位相補正回数信号を基に位相調整回数信号を出力するよう構成したものである。これにより、第４の実施例よりも更に同期引込みを高速化したものである。
【００５９】
図１１において、デコード回路222は、600Hzのカウンタ回路221の出力信号をデコード回路２２２に入力して分周することで、所定の600Hz ÷１２＝50Hzのパルス信号ａと、600Hz ÷１＝600Hzのパルス信号ｂと、600Hz ÷600＝1Hzのパルス信号ｃを得る。得られた1Hz信号ｃは位相比較回路２２３に出力され、位相比較回路２２３に入力されるハブ１０からのPTP信号ｄ(1Hz)との差分量ｅが算出される。差分量検定回路224では差分量ｅを検定して許容差分を±20μsとすると、±20μs以上であれば非同期状態と見なす。非同期時には、位相補正を実行する従属制御用の信号ｆをアクティブにする。
【００６０】
この実施例は、従属制御用の信号ｆがアクティブの期間にPTP信号ｄを起点とした位相制御を行う。AND1および AND2は、位相補正を実行する信号ｆをアクティブにすることにより、自走の600Hz信号ｂおよびPTP信号ｄを出力する。エッジ抽出回路225，226が出力したエッジ信号ｇ1，ｇ2との位相比較を行うから位相比較回路２２７は、位相補正実行信号ｆとPTP信号ｄの論理積の変化によりスタートし、PTP信号ｄと600Hz信号ｂの論理積の変化によりストップするまでの時間差をカウントし、位相差量ｈとして出力する。
【００６１】
AND3の出力信号がアクティブになるのは、PTP信号ｄがアクティブになった後に600Hz信号ｂの一回目のアクティブになるタイミングである。したがって、位相比較回路227から出力される差分時間信号ｈは、PTP信号ｄに対して600Hz信号ｂの遅れ時間を意味し、この差分時間信号ｈは差分パルス数計算回路229に入力される。差分パルス数計算回路229は、入力された差分時間信号ｈが600Hzの半周期である833μs以上である場合、差分時間信号ｈ−833μsした時間分、PTP信号ｄに対して600Hz信号ｂが速いものと認識し、位相調整のための位相調整幅を例えば2.7μs補正（5カウント）として、説明する。
【００６２】
差分パルス数計算回路229では、差分時間信号ｈを前述で決めた位相調整幅2.7μsで除し、その商を位相補正回数ｍ、余りを余り分補正時間ｎ（ｎは2.7μs以下）を演算して位置差量検定回路228に出力する。位相差量検定回路228は、600Hzのカウンタ回路221に対して位相補正回数ｍの回数分の位相制御信号ｋ5（3072±５カウント）を出力し、カウンタ回路221は3072±5カウントを600Hz信号として出力する。その後、位相補正回数回処理した最後に、位置差量検定回路228は一回だけ余りを余り分補正時間ｎに応じた位相制御信号ｋ（ｋ1（±１）~ｋ4（±４）の何れか）を出力し、カウンタ回路221は位相制御信号ｋに応じた位相補正を行う。これにより、±833μsを約0.5秒（833μs ÷2.7μs ×1/600Hz＝0.514s）で同期に引き込むことができる。
【００６３】
図１２は具体的な説明図で、例えば、水晶発振器３１の周波数を1.8432MHzとすると、1カウント1／1.843200＝542.53nsであり、600Hzのカウンタ回路221では600Hz１パルスを、水晶発振器３１の（1/600）／(1/1.843200)＝3072カウント分として出力する。ハブ１０からのPTP信号ｄと600Hz信号ｂの最大位相差ｈは600Hzの半周期(1/600Hz)／2＝0.833msである。よって、水晶発信器３１のカウント値は、0.833ms／542.53ns＝1536である。この誤差分を1PPSの半分である0.5sで位相補正を行うようにした例である。
【００６４】
600Hzは0.5sで300パルスであることから、600Hzのカウンタ回路221の１パルスに対するカウンタ調整量は半位相分のカウント値／０．５ｓで引き込むとしたときの補正回数＝1536／300＝5.12（≒5）カウントで、（542.53ns×5カウント=2.712267μs）である。つまり、水晶発振器３１の出力±5カウント分を補正することで、０．５ｓ以内に±０．８３３ｍｓ引き込むことができる。そして、5カウントずつの位相補正をすると、PTP信号ｄと600Hz信号ｂの誤差カウントが5の倍数でなければ4カウント以下の余りが生じる。この余りカウント分は600Hz周期の補正タイミングの最後のタイミングで余り分の補正調整を行う。例えば、位相比較回路227による位相差ｈが±999カウントとすると、±999／5＝±199余り4カウントとなり、カウンタ回路221において199回分は3072±5カウント調整を行い、200回目で±4カウント調整を行う。
【００６５】
PTP信号ｄと600Hz信号ｂの差分時間が20μsより短くなった後、600Hz信号ｂの立ち上がりと共に、位相比較回路227からリセット信号ｊを出力して50Hz信号ａ、600Hz信号ｂ、および1Hz信号ｃをそれぞれリセットし、同期基準となるハブ１０からのPTP信号ｄに同期した各信号ａ，ｂ，ｃが得られる。
【００６６】
なお、600Hz信号が大きく変動すると、それを受け取って動作しているメインCPU５０のオーバーランの原因となるが、この実施例によれば、メインCPU５０のオーバーランを防止しながら、実施例３および実施例４よりも高速に同期の引込みを行うことができる。
【実施例６】
【００６７】
図１３は、PTP信号を50Hzとしたときの実施例を示したものである。デコード回路232は水晶発振器３１の発振パルスをクロックとし、カウンタ回路231の出力を入力して分周し、50Hzのパルス信号ａを得る。位相比較回路233は、デコード回路232からの50Hzのパルス信号ａと、ハブ１０からの同期基準となる50HzのPTP信号ｄを比較して差分量ｅを得る。
【００６８】
差分量検定回路234は、パルス信号ａとPTP信号ｄの位相差が±20μs以上である場合、位相補正信号ｆをアクティブにする。位相補正を実行する信号ｆがアクティブになったことで、AND1， AND2及びAND３は、同期基準となるPTP信号ｄとカウンタ回路231からの600Hzパルス信号ｂとの論理積に基づいてエッジ抽出回路235，236を介してエッジ信号ｇ1，ｇ2を位相比較回路237に出力する。
【００６９】
位相比較回路237では、PTP信号ｄと600Hz自走カウント信号との位相比較を行って位相差量ｈを生成し、位相差量検定回路238に出力する。位相差量検定回路238は、位相差量ｈに対応して位相制御信号ｉ（ｉ1〜ｉ5）をカウンタ回路231に出力し、カウンタ回路231は位相制御信号ｉに応じた位相補正を行い、パルス信号ａとPTP信号ｄの位相差が±20μs以下となったとき、デコード回路232に対しリセット信号ｊを出力して同期した信号ａを得る。
【００７０】
図１４は、PTP信号ｄと600Hz自走カウント信号との位相差説明図であり、図１５が動作説明図ある。
位相差量検定回路238は、位相差量ｈに応じて次の（３１）〜（３４）の動作をする。
（３１）位相差＋20μs以下（位相差＋36カウント以下）であれば、20ms間に−0.5μs（−1カウント）の位相制御ｉ1（領域Ａ−）。
（３２）位相差−20μs以下（位相差−36カウント以下）であれば、20ms間に＋0.5μs（＋1カウント）の位相制御ｉ2（領域Ａ＋）。
（３３）位相差＋20μs以上（位相差＋36カウント以上）であれば、20ms間に−39μs（−72カウント）の位相制御ｉ3（領域Ｂ−）。
（３４）位相差−20μs以上（位相差−36カウント以上）であれば、20ms間に＋39μs（＋72カウント）の位相制御ｉ4（領域Ｂ＋）。
【００７１】
同期の引込みを行う際、50Hzパルスａに対し、±39μsの調整を行う。これは600Hzパルス信号ｂに対して±3.25μsの調整を12回行うことで実現できる（600Hz＝50Hz×12 ±39μs／12＝3.25μs）。600Hzパルス信号ｂおよび、50HzパルスａはメインＣＰＵ５０が動作する周波数となり、保護継電装置のメインＣＰＵ５０は600Hzパルス毎に定められた処理を行う。同期の引込みを行う際、この周期が短くなると定められた処理が終わる前に次の処理開始となってメインＣＰＵ５０はオーバーランする。
【００７２】
この実施例では、オーバーランを防止するために、600Hz信号＝1.66ms周期のうち、調整幅を±3.25μsと小さくしている。しかし、位相の調整幅を小さくすれば小さいほど、位相調整には時間がかかる。この実施例では、図１５で示すように、ハブ１０からのPTP信号ｄに対して50Hzパルス信号ａが同期するまで600Hzパルス信号ｂの調整を行うのではなく、PTP信号ｄに対して600Hzパルス信号ｂの１２回分を同位相とした後に、600Hzパルス信号ｂの立上がりのタイミングで一度だけ50Hzパルスをセットすることで、高速にハブ１０からのPTP信号ｄに対して同期した50Hzパルス信号ａを得ることができる。
【００７３】
位相差が図１４におけるＢ＋領域またはＢ−領域にあるとすると、20μsに対して39μsの同期引込み能力で制御し、最大位相差±10msを
10ms／39μs＝256回（600Hzパルス）
600Hzは50Hzの１２倍であるので、
256／12＝21.33回（50Hzパルス）
よって、図１４の領域Ｂから領域Ａへ位相補正するにかかる最大時間は、
21回×20μs＝420ms
となり、420msが最大の位相補正時間となる。
【００７４】
したがって、この実施例によれば、同期引込み時に、600Hzの時間幅を微調整することで、高速での同期引込みが可能となり、且つ後段で処理するメインＣＰＵのオーバーラン発生を抑制して安定したメインＣＰＵの動作が可能となる。他は、実施例１〜５と同様の効果を有するものである。
【符号の説明】
【００７５】
１０…  ハブ
２０…  ＰＴＰ同期回路
３０…  伝送ボード
４０…  伝送CPU
５０…  メインCPU
２１１，２２１，２３１…  カウンタ回路
２１２，２２２，２３２…  デコード回路
２１３，２２３，２３３…  位相比較回路
２１４，２２４，２３４…  差分量検定回路
２２７，２３７…  逓倍自走用の位相比較回路
２２８，２３８…  逓倍自走用の位相差量検定回路
２２９…  差分パルス数計算回路
【図１】
2018014878.tif 000003
【図２】
2018014878.tif 000004
【図３】
2018014878.tif 000005
【図４】
2018014878.tif 000006
【図５】
2018014878.tif 000007
【図６】
2018014878.tif 000008
【図７】
2018014878.tif 000009
【図８】
2018014878.tif 000010
【図９】
2018014878.tif 000011
【図１０】
2018014878.tif 000012
【図１１】
2018014878.tif 000013
【図１２】
2018014878.tif 000014
【図１３】
2018014878.tif 000015
【図１４】
2018014878.tif 000016
【図１５】
2018014878.tif 000017
【図１６】
2018014878.tif 000018