(57)【要約】【課題】入力信号にサージ電圧や高周波ノイズが重畳された場合でも、入力信号の信号レベルを正確に判定することができる入力判定回路を備えた半導体装置を提供する。【解決手段】互いに分離された第１基準電位Ｇ１及び第２基準電位Ｇ２と、第１基準電位及び第２基準電位より高い電位の第３電位と、第１基準電位を基準に駆動され、入力電圧端子及び参照電圧端子を有するコンパレータ２２と、第２基準電位と第３電位との間に介挿された定電流源及び抵抗の接続点から生成される参照電圧をコンパレータの参照電圧端子に入力する参照電圧生成回路２３とを有する入力判定回路４と、コンパレータの入力電圧端子に接続される信号入力系統と第２基準電位との間に介挿された第１ローパスフィルタ２１とを備えている。【選択図】図２
2018014561.tif 000002
【特許請求の範囲】
【請求項１】
互いに分離された第１基準電位及び第２基準電位と、
前記第１基準電位及び前記第２基準電位より高い電位の第３電位と、
前記第１基準電位を基準に駆動され、入力電圧端子及び参照電圧端子を有するコンパレータと、
前記第２基準電位と前記第３電位との間に介挿された定電流源及び抵抗の接続点から生成される参照電圧を前記コンパレータの参照電圧端子に入力する参照電圧生成回路とを有する入力判定回路と、
前記コンパレータの入力電圧端子に接続される信号入力系統と前記第２基準電位との間に介挿された第１ローパスフィルタとを備えたことを特徴とする半導体装置。
【請求項２】
互いに分離された第１基準電位及び第２基準電位と、
前記第１基準電位及び前記第２基準電位より高い電位の第３電位と、
前記第１基準電位を基準に駆動され、入力電圧端子及び参照電圧端子を有するコンパレータと、
前記第２基準電位と前記第３電位との間に介挿された定電流源及び抵抗の接続点から生成される参照電圧を前記コンパレータの参照電圧端子に入力する参照電圧生成回路とを有する入力判定回路と、
前記コンパレータの入力電圧端子に接続される信号入力系統及び前記第１基準電位との間に介挿された第２ローパスフィルタと、
前記参照電圧生成回路と前記参照電圧端子との間の参照電圧系統及び前記第１基準電位との間に介挿された第３ローパスフィルタと
を備えたことを特徴とする半導体装置。
【請求項３】
互いに分離された第１基準電位及び第２基準電位と、
前記第１基準電位及び前記第２基準電位より高い電位の第３電位と、
前記第１基準電位を基準に駆動され、入力電圧端子及び参照電圧端子を有するコンパレータと、
前記第２基準電位と前記第３電位との間に介挿された定電流源及び抵抗の接続点から生成される参照電圧を前記コンパレータの参照電圧端子に入力する参照電圧生成回路とを有する入力判定回路と、
前記コンパレータの入力電圧端子に接続される信号入力系統と前記第２基準電位との間に介挿された第１ローパスフィルタと、
前記コンパレータの入力電圧端子に接続される信号入力系統及び前記第１基準電位との間に介挿された第２ローパスフィルタと、
前記参照電圧生成回路と前記参照電圧端子との間の参照電圧系統及び前記第１基準電位との間に介挿された第３ローパスフィルタと
を備えたことを特徴とする半導体装置。
【請求項４】
前記定電流源と並列に第２定電流源とスイッチ素子との直列回路を接続し、該スイッチ素子を前記コンパレータの出力信号によって制御してヒステリシス特性を持たせたことを特徴とする請求項１から３の何れか１項に記載の半導体装置。
【請求項５】
前記スイッチ素子は、ＰチャネルＭＯＳＦＥＴ及びＮチャネルＭＯＳＦＥＴの一方で構成されていることを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号レベルを判定する入力判定回路を備えた半導体装置に関する。
【背景技術】
【０００２】
一般的に入力信号に基づいて半導体スイッチ素子を駆動する半導体装置では、入力信号電圧レベルを判定するコンパレータを有する入力判定回路を設ける。また、絶縁ゲートバイポーラトランジスタ（以下ＩＧＢＴ）に代表される大電流を可能としたパワースイッチを駆動する場合、電流経路である配線等の微小抵抗成分が無視出来ず、例えばパワースイッチ素子直近のグランドがこの微小抵抗と大電流の積算した分だけ上昇し、誤動作の原因になる事がある為、信号伝達用のグランドとを分けて使用される場合がある（例えば、特許文献１参照）。
【０００３】
特許文献１に記載された入力判定回路では、図６に示すように、直流入力端子１０１からと第１基準電位Ｇ１のグランドＧＮＤ１との間に接続されて直流電源が供給されるコンパレータ１０２を有する。このコンパレータ１０２でＥＣＵ１０３から入力される入力信号電圧Ｖｉｎと参照信号電圧Ｖｒｅｆとを比較してレベル判定を行なうようにしている。ここで、コンパレータ１０２に入力される参照電圧Ｖｒｅｆは、直流入力端子１０１と第１基準電位とは異なる第２基準電位Ｇ２のグランドＧＮＤ２との間に接続された定電流回路１０５及び抵抗１０６間の接続点から出力される。そして、定電流回路１０５と並列に定電流回路１０７とＰチャネルＭＯＳＦＥＴ１０８との直列回路が接続され、ＰチャネルＭＯＳＦＥＴ１０８のゲートにコンパレータ１０２から出力される判定信号Ｓｊが供給されている。これにより、入力信号電圧Ｖｉｎと参照信号電圧Ｖｒｅｆが同一基準電位（グランドＧＮＤ２）で形成されている為、コンパレータ１０２で精度良い入力判定が可能となっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第５９００１４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、特許文献１に記載された入力判定回路では、基準電圧源の電位やコンパレータの駆動電圧が変動した場合でも、コンパレータの同相入力電圧範囲を逸脱しない限り、入力信号電圧と参照信号電圧との電位差を一定にして入力信号電圧を正確に判定することができる。しかしながら、ＥＣＵからの入力信号が直接コンパレータの入力電圧端子に供給されるので、この入力信号にサージ電圧やノイズが重畳されている場合には、サージ電圧や高周波ノイズによって判定結果が影響を受けてしまうという課題がある。
【０００６】
一方で、特許文献１に記載された入力判定回路で、サージ電圧や高周波ノイズを除去するためには、図６に示すように、抵抗１０６とグランドＧＮＤ２との接続点と、コンパレータ１０２とグランドＧＮＤ１との接続点との間にノイズ対策用のコンデンサ１０９を接続することが考えられる。本来十分なノイズ除去の為には、入力信号電圧ＶＩＮとグランドＧＮＤ１との間にもコンデンサがあるべきだが、コンデンサ１０９でも十分にノイズに対し耐性を持つ事が確認されている。
【０００７】
しかしながら、グランドＧＮＤ１及ＧＮＤ２間に接続するコンデンサ１０９でノイズ対策を行なうには、コンデンサ１０９の容量が数１０ｎＦ程度必要となり、コンデンサが大型化し半導体チップに内蔵することができず、コンデンサを外付けすることになり、部品点数が増加するという課題がある。
そこで、本発明は、コンデンサを外付けすることなく、サージ電圧や高周波ノイズを除去することができる入力判定回路を備えた半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る半導体装置の一態様は、互いに分離された第１基準電位及び第２基準電位と、第１基準電位及び第２基準電位より高い電位の第３電位と、第１基準電位を基準に駆動され、入力電圧端子及び参照電圧端子を有するコンパレータと、第２基準電位と前記第３電位との間に介挿された定電流源及び抵抗の接続点から生成される参照電圧をコンパレータの参照電圧端子に入力する参照電圧生成回路とを有する入力判定回路と、コンパレータの入力電圧端子に接続される信号入力系統と第１基準電位または第２基準電位との間に介挿されたローパスフィルタとを備えている。
【発明の効果】
【０００９】
本発明によれば、コンデンサを外付けすることなくサージ電圧や高周波ノイズの影響を受けることなく安定して入力信号レベルを判定することができる為、機能を維持しながらにして安価に半導体装置が製造できる。
【図面の簡単な説明】
【００１０】
【図１】本発明に係る半導体装置の一実施形態を示す回路図である。
【図２】図１に適用し得る入力判定回路の第１の実施形態を示す回路図である。
【図３】入力判定回路の第２の実施形態を示す回路図である。
【図４】入力判定回路の第３の実施形態を示す回路図である。
【図５】入力判定回路の第４の実施形態を示す回路図である。
【図６】半導体装置の従来例を示す回路図である。
【発明を実施するための形態】
【００１１】
次に、図面を参照して、本発明の一実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
【００１２】
以下、本発明に従った第１の実施形態に係る入力判定回路を備えた半導体装置について図１を伴って説明する。
本発明の第１実施形態に係る半導体装置は、例えば点火コイルの誘導負荷を駆動するイグナイタなどに用いられる。この半導体装置は、誘導性負荷１を駆動するＩＧＢＴ２を備えている。また、半導体装置は、ＩＧＢＴ２のオンオフをさせる為の信号を出力する信号発生装置３と、この信号発生装置３から出力される入力信号の電圧レベルを判定しオンオフを認識する入力判定回路４と、入力判定回路４の判定出力に基づいてＩＧＢＴ２を制御および駆動する駆動回路５とを備えている。
【００１３】
ＩＧＢＴ２は、コレクタが誘導性負荷１を介して直流電源端子６に接続され、エミッタが第１基準電位Ｇ１に設定されたグランドＧＮＤ１に接続され、ゲートが駆動回路５に接続されている。
信号発生装置３は、例えばエンジン制御ユニット（ＥＣＵ）等で構成され、第１基準電位Ｇ１とは分離された第２基準電位Ｇ２を有するグランドＧＮＤ２に接続されてＩＧＢＴ２を駆動するパルス状の制御電圧を出力する。
【００１４】
入力判定回路４は、信号発生装置３から入力される入力信号電圧を参照電圧と比較して電圧レベルを判定し、判定結果を駆動回路５に出力する。
駆動回路５は、入力判定回路４から入力される判定信号に基づいてＩＧＢＴ２に対するゲート信号を形成するとともに、ＩＧＢＴ２に対する電流制限制御、過通電時の自己遮断などの保護制御も担う。
【００１５】
次に、入力判定回路４は、図２に示すように構成されている。
すなわち、信号発生装置３から入力される入力電圧Ｖｉｎの分圧回路２０と、この分圧回路２０の抵抗を使用した入力電圧Ｖｉｎのノイズを除去する第１ローパスフィルタ２１と、この第１ローパスフィルタ２１の出力電圧と参照電圧Ｖｒｅｆとを比較するコンパレータ２２と、このコンパレータ２２に参照電圧Ｖｒｅｆを供給する参照電圧生成回路２３とを備えている。
【００１６】
分圧回路２０は、信号発生装置３の出力側とグランドＧＮＤ２との間に直列に接続された抵抗２０ａ及び２０ｂを有する。これら抵抗２０ａ及び２０ｂの接続点から分圧電圧が出力される。
第１ローパスフィルタ２１は、分圧回路２０の抵抗２０ａと、この抵抗２０ａとコンパレータ２２の入力電圧端子との間の接続点と、グランドＧＮＤ２との間に接続されたコンデンサ２１ａとで一次のＲＣフィルタの構成を有する。ここで、コンデンサ２１ａの容量は、必要とするカットオフ周波数によるが数ｐＦ〜数１００ｐＦ程度に設定される。
【００１７】
コンパレータ２２は、第１基準電位Ｇ１及び第２基準電位Ｇ２より高い第３電位ＶＤＤを有する直流電源端子２４と第１基準電位Ｇ１を有するグランドＧＮＤ１との間に接続されて駆動される。このコンパレータ２２は、入力電圧端子に第１ローパスフィルタ２１から出力されるフィルタ出力電圧が入力電圧Ｖｉｎとして供給され、参照電圧端子に参照電圧生成回路２３から出力される参照電圧Ｖｒｅｆが供給され、Ｖｉｎ＜Ｖｒｅｆのときにローレベルの判定信号Ｓｊを出力し、Ｖｉｎ≧Ｖｒｅｆのときにハイレベルの判定信号Ｓｊを出力する。
【００１８】
参照電圧生成回路２３は、第１基準電位Ｇ１及び第２基準電位Ｇ２より高い第３電位ＶＤＤを有する直流電源端子２４と第２基準電位Ｇ２のグランドＧＮＤ２との間に接続されている。
この参照電圧生成回路２３は、直流電源端子２４及びグランドＧＮＤ２間に直列に接続された第１定電流源２３ａ及び抵抗２３ｂとの直列回路と、第１定電流源２３ａと並列に接続された第２定電流源２３ｃとＰチャネルＭＯＳＦＥＴ２３ｄとの直列回路とを備えている。そして、第１定電流源２３ａ及びＰチャネルＭＯＳＦＥＴ２３ｄと抵抗２３ｂとの接続点から出力される参照電圧Ｖｒｅｆがコンパレータ２２の参照電圧端子に入力される。
【００１９】
ここで、ＰチャネルＭＯＳＦＥＴ２３ｄは、ソースが第２定電流源２３ｃに接続され、ドレインが第１定電流源２３ａ及び抵抗２３ｂの接続点に接続され、ボディ端子が直流電源端子２４に接続され、さらにゲートがコンパレータ２２の出力側に接続されている。
したがって、ＰチャネルＭＯＳＦＥＴ２３ｄは、コンパレータ２２から出力される判定信号Ｓｊがローレベルであるときにオン状態となり、判定信号Ｓｊがハイレベルであるときにオフ状態となる。
【００２０】
このため、参照電圧生成回路２３から出力される参照電圧Ｖｒｅｆは、ＰチャネルＭＯＳＦＥＴ２３ｄがオン状態であるときに、第１定電流源２３ａの定電流Ｉｃ１と第２定電流源２３ｃの定電流Ｉｃ２とが抵抗２３ｂに流れるので、抵抗２３ｂの抵抗値をＲ０とすると、参照電圧Ｖｒｅｆ１は次式となり、入力信号オンを認識する参照電圧となる。
Ｖｒｅｆ１＝（Ｉｃ１＋Ｉｃ２）×Ｒ０
これに対して、ＰチャネルＭＯＳＦＥＴ２３ｄがオフ状態であるときには、第１定電流源２３ａの定電流Ｉｃ１のみが抵抗２３ｂに流れるので、参照電圧Ｖｒｅｆ２は、
Ｖｒｅｆ２＝Ｉｃ１×Ｒ０
となり、入力信号オフを認識する参照電圧となる。
【００２１】
次に、上記第１実施形態の動作を説明する。
今、ＩＧＢＴ２がオフ状態にある状態で、信号発生装置３から出力される入力信号がローレベルからハイレベルに反転すると、この出力信号は入力判定回路４にて電圧レベルで判定され、参照電圧Ｖｒｅｆ以上となると、判定信号Ｓｊがローレベルからハイレベルに反転される。この判定信号Ｓｊが駆動回路５に伝達されてＩＧＢＴ２を通電させ、誘導性負荷１に電流を供給する。
【００２２】
このとき、入力判定回路４では、信号発生装置３から出力される入力信号がローレベルであるときには、コンパレータ２２の入力電圧Ｖｉｎが参照電圧Ｖｒｅｆより低いので、コンパレータ２２から出力される判定信号Ｓｊはローレベルを維持する。
したがって、参照電圧生成回路２３では、ローレベルの判定信号ＳｊがＰチャネルＭＯＳＦＥＴ２３ｄのゲートに供給されるので、このＰチャネルＭＯＳＦＥＴ２３ｄがオン状態となっている。このため、抵抗２３ｂには、第１定電流源２３ａの定電流Ｉｃ１及び第２定電流源２３ｃの定電流Ｉｃ２が合算された電流Ｉｃ１＋Ｉｃ２が供給されることになる。したがって、入力信号がローからハイに変わる時の参照電圧はＶｒｅｆ１であり、コンパレータ２２の参照電圧端子に入力される。
【００２３】
この状態で、信号発生装置３から出力される入力信号がローレベルからハイレベルに反転すると、入力判定回路４のコンパレータ２２に入力される入力電圧Ｖｉｎが参照電圧Ｖｒｅｆ１以上となった時点で判定信号Ｓｊがローレベルからハイレベルに反転する。
このように、判定信号Ｓｊがハイレベルとなると、参照電圧生成回路２３のＰチャネルＭＯＳＦＥＴ２３ｄがオフ状態となり、第１定電流源２３ａの定電流Ｉｃ１のみが抵抗２３ｂに流れることになる。
【００２４】
したがって、参照電圧生成回路２３から出力される参照電圧Ｖｒｅｆは、参照電圧Ｖｒｅｆ１から参照電圧Ｖｒｅｆ２に切り換わる。このため、入力電圧Ｖｉｎにチャタリングが生じた場合でもコンパレータ２２から出力される判定信号Ｓｊはハイレベルを維持する。
そして、信号発生装置３から出力される入力信号がハイレベルからローレベルに反転することにより、コンパレータ２２の入力電圧端子に入力される入力電圧Ｖｉｎが参照電圧Ｖｒｅｆ２未満にまで低下すると、判定信号Ｓｊがハイレベルからローレベルに反転する。このため、参照電圧生成回路２３の参照電圧Ｖｒｅｆも参照電圧Ｖｒｅｆ１に復帰し、入力電圧Ｖｉｎがチャタリングを起こしてもコンパレータ２２から出力される判定信号Ｓｊはローレベルを維持する。
【００２５】
したがって、入力判定回路４では、入力電圧Ｖｉｎに対してヒステリシス特性を形成しており、チャタリングに影響を受ける事なく正確な判定信号Ｓｊを得ることができる。
このコンパレータ２２に入力される入力電圧Ｖｉｎ及び参照電圧Ｖｒｅｆは、ともにグランドＧＮＤ２の第２基準電位Ｇ２を基準としている。このため、第２基準電位Ｇ２が変動した場合でも、入力電圧Ｖｉｎと参照電圧Ｖｒｅｆとの関係は正確に維持する事が可能であり、コンパレータの同相入力電圧範囲内であれば、入力判定回路は、入力電圧Ｖｉｎを正確に判定することができる。
【００２６】
ところで、信号発生装置３から出力される入力信号が入力される入力電圧系統と第２基準電位Ｇ２を有するグランドＧＮＤ２との間には、第１ローパスフィルタ２１が接続されている。このため、信号発生装置３から出力される入力信号にサージ電圧や高周波ノイズが重畳された場合には、これらサージ電圧や高周波ノイズのノイズ成分が第１ローパスフィルタ２１を通じてグランドＧＮＤ２に逃がされるので、コンパレータ２２に印加される入力電圧Ｖｉｎと参照電圧Ｖｒｅｆの関係、即ち差動成分は、ノイズ成分の除去された信号電圧となっている。
【００２７】
したがって、コンパレータ２２では入力信号に重畳されるノイズ成分の影響を受けることなく入力電圧Ｖｉｎのレベル判定を正確に行なうことができる。
このように、信号発生装置３から出力される入力信号に重畳されるサージ電圧や高周波ノイズを除去するために、コンパレータ２２の入力信号系統にローパスフィルタ２１を設けるだけで済む。また、分圧回路２０にて入力信号を分圧しておく事で、コンパレータ２２の同相入力電圧範囲を実質的に広げる事が出来る為、基準電圧Ｇ１と基準電圧Ｇ２の電位差が比較的広がっても入力電圧のレベル判定を正確認行う事が出来る。そして、分圧回路２０を担う抵抗２０ａとローパスフィルタを構成するコンデンサ２１ａの容量は例えば数ｐＦ〜数１００ｐＦ程度に小さく抑えることができ、コンデンサを外付けする必要がなくなり、ローパスフィルタを設けた入力判定回路を半導体チップに収めて小型化することができる。
【００２８】
次に、本発明に係る入力判定回路４の第２の実施形態について図３を伴って説明する。
この第２の実施形態では、前述した第１の実施形態における第２基準電位を基準とする第１ローパスフィルタが省略され、これに代えて、コンパレータの基準電位となる第１基準電位を基準とするローパスフィルタを設けるようにしたものである。
すなわち、第２の実施形態では、入力判定回路４が、図３に示すように、第１実施形態における第１ローパスフィルタ２１を構成するコンデンサ２１ａが省略され、これに代えて、コンパレータ２２の入力電圧端子及び参照電圧端子の直前に第２ローパスフィルタ３１及び第３ローパスフィルタ３２が設けられている。
【００２９】
その他の構成については前述した第１の実施形態と同様の構成を有するので、図１との対応部分には同一符号を付し、その詳細説明はこれを省略する。
この第２実施形態においては、第２ローパスフィルタ３１は、分圧回路２０の抵抗２０ａ及び２０ｂの接続点と、コンパレータ２２の入力電圧端子との間に接続された抵抗３１ａと、この抵抗３１ａとコンパレータ２２の入力電圧端子との接続点と第１基準電位Ｇ１を有するグランドＧＮＤ１との間に接続されたコンデンサ３１ｂとで一次のＲＣフィルタ構成とされている。
【００３０】
また、第３ローパスフィルタ３２は、参照電圧生成回路２３の第１定電流源２３ａ及びＰチャネルＭＯＳＦＥＴ２３ｄと抵抗２３ｂとの接続点とコンパレータ２２の参照電圧端子との間に接続された抵抗３２ａと、この抵抗３２ａと、コンパレータ２２の参照電圧端子との接続点と、第１基準電位Ｇ１を有するグランドＧＮＤ１との間に接続されたコンデンサ３２ｂとで一次のＲＣフィルタ構成とされている。
【００３１】
この第２の実施形態では、入力判定回路４の基本動作については前述した第１の実施形態と同様の動作を行なうが、コンパレータ２２に接続される入力電圧系統及び参照電圧系統にサージ電圧や高周波ノイズのノイズ成分が重畳されたときに、これらノイズ成分を共通の第１基準電位Ｇ１のグランドＧＮＤ１に逃がすことができる。
したがって、コンパレータ２２に入力される入力電圧系統及び参照電圧系統に重畳されたノイズ成分をコンパレータ２２の直前で確実に除去することができる。また、フィルタ３１を構成する抵抗３１ａとおよびコンデンサ３１ｂとフィルタ３２を構成する抵抗３２ａおよびコンデンサ３２ｂの定数を同一にしておく事で、基準電位Ｇ１と基準電位Ｇ２の過渡的な電位変化に対し入力電圧及び参照電圧の電位関係は維持される。即ち同相ノイズに対して耐性を持たせる事ができる為、より正確で安定した入力判定を行なうことができる。
【００３２】
次に、本発明の第３の実施形態に係る入力判定回路について図４を伴って説明する。
この第３の実施形態では、前述した第１の実施形態の第１ローパスフィルタと第２実施形態の第２ローパスフィルタ及び第３ローパスフィルタとの双方を配置したものである。
すなわち、第３の実施形態では、図４に示すように、入力判定回路４の信号発生装置３に近い入力側の入力電圧系統と第２基準電位Ｇ２のグランドＧＮＤ２との間に第１ローパスフィルタ２１を接続している。
【００３３】
また、入力判定回路４のコンパレータ２２の入力側の入力電圧系統と第１基準電位Ｇ１を有するグランドＧＮＤ１との間に第２ローパスフィルタ３１を接続している。
さらに、入力判定回路４のコンパレータ２２の入力側の参照電圧系統と第１基準電位Ｇ１を有するグランドＧＮＤ１との間に第３ローパスフィルタ３２を接続している。
その他の構成については前述した第１及び第２の実施形態と同様の構成を有し、図１及び図３との対応部分には同一符号を付し、その詳細説明はこれを省略する。
【００３４】
この第３の実施形態によると、入力判定回路４に信号発生装置３側に第１ローパスフィルタ２１を接続し、コンパレータ２２の入力側の入力電圧端子側に第２ローパスフィルタ３１を接続し、コンパレータ２２の入力側の参照電圧端子側に第３ローパスフィルタ３２を接続している。このため、コンパレータ２２に入力される入力電圧系統及び参照電圧系統に重畳されるサージ電圧や高周波ノイズ等のノイズ成分に対し、差動成分及び同相成分共に確実に除去することができ、ノイズに影響されない高精度の入力判定を行なうことができる。
【００３５】
次に、本発明の第４の実施形態に係る入力判定回路について図５を伴って説明する。
この第４の実施形態では、第１〜第３の実施形態における参照電圧生成回路の第２定電流源を選択するスイッチ素子を変更したものである。
すなわち、第４の実施形態では、図５に示すように、上述した第３の実施形態において、入力判定回路４の参照電圧生成回路２３のＰチャネルＭＯＳＦＥＴ２３ｄを、ＮチャネルＭＯＳＦＥＴ２３ｅに置換している。これに応じて、コンパレータ２２の出力側に判定信号Ｓｊとは逆相の逆相判定信号Ｓｊｂを出力する出力端子を設け、この逆相判定信号ＳｊｂをＮチャネルＭＯＳＦＥＴ２３ｅのゲートに供給している。
【００３６】
この４の実施形態では、第３の実施形態における参照電圧生成回路２３の第２定電流源２３ｃの接続を選択する半導体スイッチ素子をＮチャネルＭＯＳＦＥＴ２３ｅに変更しているだけで、その他の構成は図４と同様の構成を有する。このため、前述した第３の実施形態と同様のノイズ除去機能を有することができる。
また、入力判定回路４のヒステリシス特性を得るための構成が、ＰチャネルＭＯＳＦＥＴ２３ｄからＮチャネルＭＯＳＦＥＴ２３ｅに変更されているが、コンパレータ２２に判定信号Ｓｊと逆相の判定信号Ｓｊｂを出力する端子を設け、この逆相判定信号ＳｊｂをＮチャネルＭＯＳＦＥＴ２３ｅのゲートに供給している。
【００３７】
したがって、コンパレータ２２の判定信号Ｓｊがローレベルであるときには、逆相判定信号Ｓｊｂがハイレベルとなり、これに応じてＮチャネルＭＯＳＦＥＴ２３ｅがオン状態となる。このため、参照電圧生成回路２３から参照電圧Ｖｒｅｆ１を得ることができる。
逆に、コンパレータの判定信号Ｓｊがローレベルからハイレベルに反転したときには、逆相判定信号Ｓｊｂがローレベルとなり、これに応じてＮチャネルＭＯＳＦＥＴ２３ｅがオフ状態となる。このため、参照電圧生成回路２３から参照電圧Ｖｒｅｆ２を得ることができる。
【００３８】
なお、上記第４の実施形態では、コンパレータ２２に逆相判定信号Ｓｊｂを出力する出力端子を設けた場合について説明したが、これに限定されるものではなく、判定信号Ｓｊを論理反転回路となるＮＯＴ回路（インバータ）を介してＮチャネルＭＯＳＦＥＴ２３ｅのゲートに供給するようにしてもよい。
また、上記第２〜第４の実施形態では、第２ローパスフィルタ３１及び第３ローパスフィルタ３２のコンデンサ３１ｂ及び３２ｂを用いる場合について説明したが、これに代えて、コンパレータ２２を構成するＭＯＳＦＥＴの寄生ゲート容量を適用することもできる。
【００３９】
さらに、上記第１〜第４の実施形態では、誘導性負荷１にＩＧＢＴ２を直列に接続して誘導性負荷１に流れる電流を制御する場合について説明したが、これに限定されるものではなく、電源端子とＩＧＢＴ２のコレクタとの接続点を誘導性負荷に接続するようにしてもよい。
また、上記第１〜第４の実施形態において、信号発生装置３の構成はエンジン制御装置に限らず他の任意の信号発生装置の構成とすることができ、出力する制御信号もパルス状信号に限らず、正弦波信号、三角波信号等の任意の信号形態を適用することができる。
【００４０】
さらに、上記第１〜第４の実施形態では、入力判定回路４にヒステリシス特性を持たせた場合について説明したが、これに限定されるものではなく、第２定電流源２３ｃ及びＰチャネルＭＯＳＦＥＴ２３ｄ又はＮチャネルＭＯＳＦＥＴ２３ｅを省略して、ヒステリシス特性のない入力判定回路とすることもできる。
【符号の説明】
【００４１】
１…誘導性負荷、２…ＩＧＢＴ、３…信号発生装置、４…入力判定回路、５…駆動回路、ＧＮＤ１，ＧＮＤ２…グランド、２０…分圧回路、２０ａ，２０ｂ…抵抗２１…第１ローパスフィルタ、２１ａ…コンデンサ、２２…コンパレータ、２３…参照電圧生成回路、２３ａ…第１定電流源、２３ｂ…抵抗、２３ｃ…第２定電流源、２３ｄ…ＰチャネルＭＯＳＦＥＴ、２３ｅ…ＮチャネルＭＯＳＦＥＴ、２４…直流電源端子、３１…第２ローパスフィルタ、３１ａ…抵抗、３１ｂ…コンデンサ、３２…第３ローパスフィルタ、３２ａ…抵抗、３２ｂ…コンデンサ
【図１】
2018014561.tif 000003
【図２】
2018014561.tif 000004
【図３】
2018014561.tif 000005
【図４】
2018014561.tif 000006
【図５】
2018014561.tif 000007
【図６】
2018014561.tif 000008