(57)【要約】【課題】半導体スイッチ素子のターンオン時において、環流ダイオードのリカバリノイズの低減、ターンオン遅延時間増加の抑制、及びターンオン損失増加の抑制を実現する。【解決手段】ゲート駆動装置１は、半導体スイッチ素子２１のゲート電流を検出するゲート電流検出器３１と、ゲート電流検出器３１の出力を積分して半導体スイッチ素子２１に注入したゲート電荷量を求め、該ゲート電荷量に基づいて半導体スイッチ素子２１のゲート抵抗を変化させる制御回路１１と、を備える。【選択図】図１
2018153006.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチ素子を駆動するゲート駆動装置であって、
前記半導体スイッチ素子のゲート電流を検出するゲート電流検出器と、
前記ゲート電流検出器の出力を積分して前記半導体スイッチ素子に注入したゲート電荷量を求め、該ゲート電荷量に基づいて前記半導体スイッチ素子のゲート抵抗を変化させる制御回路と、
を備えることを特徴とするゲート駆動装置。
【請求項２】
前記制御回路は、
前記半導体スイッチ素子のターンオン期間中において主端子電流が第１の閾値を超えたときのゲート電荷量に相当する値がプリセットされた第１の比較値設定器と、
前記半導体スイッチ素子のターンオン期間中において主端子電流が前記第１の閾値よりも大きい第２の閾値を超えたときのゲート電荷量に相当する値がプリセットされた第２の比較値設定器と、を備え、
前記ゲート電流検出器の出力を積分したゲート電荷量に対し、前記第１の比較値設定器にプリセットされた値と、前記第２の比較値設定器にプリセットされた値とをそれぞれ比較することで、主端子電流のターンオンの過渡期間を検出し、該過渡期間における前記ゲート抵抗を該過渡期間以外よりも大きくなるように制御することを特徴とする、請求項１に記載のゲート駆動装置。
【請求項３】
複数の前記半導体スイッチ素子はブリッジを構成し、
直流ステージ電圧を検出する直流電圧検出器と、
前記ブリッジの出力電流を検出する出力電流検出器と、
前記直流電圧検出器と前記出力電流検出器の出力により前記第１の比較値設定器と前記第２の比較値設定器にプリセットされた値を補正するゲート電荷量補正値設定器と、
を備えることを特徴とする、請求項２に記載のゲート駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置等に使用される半導体スイッチ素子のオン・オフを制御するゲート駆動装置に関するものである。
【背景技術】
【０００２】
インバータ装置に代表される電力変換装置は、電流をオン・オフ制御する半導体スイッチ素子の性能改善により、高効率・小型化を実現してきた。近年は従来の半導体材料であるシリコンに対し、低損失・高速化を期待できるワイドバンドギャップ半導体を材料としたスイッチ素子が実用化され始め、応用製品が製品化されている。
【０００３】
ワイドバンドギャップ半導体素子のなかで実用化が早かったシリコンカーバイド（ＳｉＣ）製ショットキーバリアダイオード（ＳｉＣ−ＳＢＤ）は、ダイオード単品として製品化されたほか、シリコン製のＩＧＢＴやシリコンカーバイド製のＭＯＳＦＥＴ（ＳｉＣ−ＭＯＳＦＥＴ）と組合せ、環流ダイオード（ＦＷＤ）としてモジュール製品に組み込まれることも多い。しかし、高速なリカバリ動作のため急峻な電圧変化や、ＳｉＣ−ＳＢＤの寄生容量と回路の寄生インダクタンスによるリンギングのため、放射ノイズの増加が懸念されるようになってきた。
【０００４】
この弊害を緩和する方法として、リカバリの発端となる転流動作を緩慢にする手法が挙げられる。インバータ回路を例にとると、ＩＧＢＴとＳｉＣ−ＳＢＤをモジュール化した素子を２個用いてレグを構成し、これを２レグ用意して単相ブリッジとしてインバータを構成した場合、ＳｉＣ−ＳＢＤのリカバリは同レグ中の対アームＩＧＢＴのターンオンで発生する。そのため、ターンオン用のゲート抵抗を大きくして転流時の電流変化を緩和し、リカバリの電圧変化を緩和する手法がある。しかし、この手法ではＩＧＢＴのターンオン遅延時間が増加し、デッドタイムの増加による制御性の悪化や、コレクタ電流の立ち上がり時間の増加や、転流後のコレクターエミッタ間電圧の下降が緩慢になることによるターンオン損失の増加などが新たな弊害となる。
【０００５】
この改善策として、ターンオン中にゲート抵抗値を切替え、遅延時間やターンオン損失を低減する手法がある。特許文献１には、ゲート電圧を検出し、閾値電圧の前後でゲート抵抗を切替える手法が記載されている。ターンオン遅延時間中は抵抗値の小さいゲート抵抗によりゲート容量を高速に充電して遅延時間の増加を抑制し、ゲート電圧が閾値付近に到達したらゲート抵抗値を増加させてターンオン中の電流変化を抑制し、対アームのダイオードリカバリを緩慢にするものである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−９２６６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の手法は、高速スイッチング動作している素子のゲート電圧を検出する手段にノイズが重畳しやすく、またゲート駆動装置からゲート端子までの配線に寄生するインダクタンスとゲート電流により発生する電圧がゲート電圧検出値に重畳するなど、ゲート電圧が閾値を超えたか正確に判断できないおそれがあり、誤動作する懸念がある。
【０００８】
かかる事情に鑑みてなされた本発明の目的は、ノイズが重畳しやすいゲート電圧の検出を用いないで、半導体スイッチ素子のターンオン時において、環流ダイオードのリカバリノイズの低減、ターンオン遅延時間増加の抑制、及びターンオン損失増加の抑制を実現することが可能なゲート駆動装置を提供するものである。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明に係るゲート駆動装置は、半導体スイッチ素子を駆動するゲート駆動装置であって、前記半導体スイッチ素子のゲート電流を検出するゲート電流検出器と、前記ゲート電流検出器の出力を積分して前記半導体スイッチ素子に注入したゲート電荷量を求め、該ゲート電荷量に基づいて前記半導体スイッチ素子のゲート抵抗を変化させる制御回路と、を備えることを特徴とする。
【００１０】
さらに、本発明に係るゲート駆動装置において、前記制御回路は、前記半導体スイッチ素子のターンオン期間中において主端子電流が第１の閾値を超えたときのゲート電荷量に相当する値がプリセットされた第１の比較値設定器と、前記半導体スイッチ素子のターンオン期間中において主端子電流が前記第１の閾値よりも大きい第２の閾値を超えたときのゲート電荷量に相当する値がプリセットされた第２の比較値設定器と、を備え、前記ゲート電流検出器の出力を積分したゲート電荷量に対し、前記第１の比較値設定器と前記第２の比較値設定器とをそれぞれ比較することで、主端子電流のターンオンの過渡期間を検出し、該過渡期間における前記ゲート抵抗を該過渡期間以外よりも大きくなるように制御することを特徴とする。
【００１１】
さらに、本発明に係るゲート駆動装置において、複数の前記半導体スイッチ素子はブリッジを構成し、直流ステージ電圧を検出する直流電圧検出器と、前記ブリッジの出力電流を検出する出力電流検出器と、前記直流電圧検出器と前記出力電流検出器の出力により前記第１の比較値設定器と前記第２の比較値設定器にプリセットされた値を補正するゲート電荷量補正値設定器と、を備えることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、ターンオン中にゲート抵抗値を変化させることで、環流ダイオードのリカバリノイズの低減、ターンオン遅延時間増加の抑制、及びターンオン損失増加の抑制を実現することができる。また、半導体スイッチ素子のゲート電流を検出し積分することでゲート電荷量を算出し、ゲートに注入した電荷量で切替えタイミングを判断するため、積分要素によるフィルタ効果でノイズの影響を受けにくいという利点がある。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態に係るゲート駆動装置の構成例を示す図である。
【図２】本発明の第１の実施形態に係るゲート駆動装置のタイミングチャートである。
【図３】本発明の第２の実施形態に係るゲート駆動装置の構成例を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について、図面を参照して詳細に説明する。
【００１５】
（第１の実施形態）
本発明の第１の実施形態に係るゲート駆動装置について、以下に説明する。図１は、本発明の第１の実施形態に係るゲート駆動装置の構成例を示す図である。
【００１６】
ゲート駆動装置１は、ゲート駆動回路１０と、ゲート電流検出器３１とを備え、ゲート駆動回路１０には駆動対象２０が接続される。
【００１７】
駆動対象２０は絶縁ゲート型の半導体スイッチ素子２１を備える。本実施形態では半導体スイッチ素子２１をＮチャンネルのＭＯＳＦＥＴとするが、同様のゲート構造を持つＩＧＢＴであってもよい。
【００１８】
半導体スイッチ素子２１には環流ダイオード２２が逆並列に接続される。シリコンのＰｉＮダイオードのほか、上述のとおりＳｉＣ−ＳＢＤを適用するモジュール製品を駆動対象２０に含めてもよい。
【００１９】
ゲート駆動回路１０は、半導体スイッチ素子２１のゲートを駆動する。図１に示すように、ゲート駆動回路１０は、制御回路１１と、オン用電源１２と、第１のオン用スイッチ１３と、第１のオン用ゲート抵抗１４と、第２のオン用ゲート抵抗１５と、第２のオン用スイッチ１６と、オフ用ゲート抵抗１７と、オフ用スイッチ１８と、オフ用電源１９とを備える。
【００２０】
ゲート電流検出器３１は、半導体スイッチ素子２１のゲート電流を検出し、ゲート駆動回路１０の制御回路１１に出力する。
【００２１】
半導体スイッチ素子２１をオンさせる場合、ゲート指令をオンとすると第１のオン用スイッチ１３が閉、オフ用スイッチ１８が開となる。オフ用スイッチ１８は、第１のオン用スイッチ１３及び後述する第２のオン用スイッチ１６とは逆論理で動作する。この状態で、電流はオン用電源１２の正極から、第１のオン用スイッチ１３、第１のオン用ゲート抵抗１４、第２のオン用ゲート抵抗１５、及びゲート端子２３を経て、駆動対象２０の半導体スイッチ素子２１のゲート容量を充電し始める。
【００２２】
ゲート容量を充電する電流は、半導体スイッチ素子２１のソースから流出してオン用電源１２の負極へ戻るが、この配線上にゲート電流検出器３１が挿入される。すなわち、ゲート電流検出器３１はゲート端子２３の前に挿入されてもよい。
【００２３】
制御回路１１は、ゲート電流検出器３１の出力を積分してゲート電荷量を算出し、半導体スイッチ素子２１に注入したゲート電荷量に基づいて、半導体スイッチ素子２１のゲート抵抗を変化させる。図１に示すように、制御回路１１は、積分器１１１と、第１の比較値設定器１１２と、第２の比較値設定器１１３と、第１の比較器１１４と、第２の比較器１１５と、ＮＡＮＤ演算部１１６と、ＡＮＤ演算部１１７とを備える。
【００２４】
図２は、ゲート駆動装置１の動作を示すタイミングチャートの一例であり、ゲート指令ａと、積分器１１１の出力ｂと、第１の比較器１１４の出力ｃと、第２の比較器１１５の出力ｄと、ゲート抵抗切替指令ｅと、ゲート電流ｆと、ドレイン電流ｇと、ドレイン−ソース間電圧ｈのタイミングチャートを示している。以下、図２を参照してゲート駆動装置１の動作を説明する。
【００２５】
ゲート駆動回路１０には、外部からゲート指令ａが入力される。図２に示すように、ゲート指令ａは時刻ｔ１でオンになり、時刻ｔ４でオフになる。
【００２６】
積分器１１１は、ゲート電流検出器３１により検出されたゲート電流を積分してゲート電荷量に相当する値（積分器出力値）を求め、第１の比較器１１４の非反転入力端子、及び第２の比較器１１５の反転入力端子に出力する。また、積分器１１１は、ゲート指令ａをリセット信号として入力し、ゲート指令ａがオン指令である時刻ｔ１から時刻ｔ４の間で積分動作し、ゲート指令ａがオフ指令のときは積分器１１１の出力ｂを０にリセットする。
【００２７】
第１の比較値設定器１１２には、駆動対象２０の半導体スイッチ素子２１のターンオン期間中においてドレイン電流（主端子電流）が上昇し始めるとき（第１の閾値を超えたとき）のゲート電荷量に相当する値がプリセットされ、この値を第１の比較器１１４の反転入力端子に入力する。図２では、ゲート電荷量が第１の比較値設定器１１２にプリセットされた値に到達する時刻を時刻ｔ２とする。
【００２８】
第２の比較値設定器１１３には、駆動対象２０のターンオン期間中において半導体スイッチ素子２１のドレイン電流（主端子電流）が十分に上昇したとき（第１の閾値よりも大きい第２の閾値を超えたとき）のゲート電荷量に相当する値がプリセットされ、この値を第２の比較器１１５の非反転入力に入力する。図２では、ゲート電荷量が第２の比較値設定器１１３にプリセットされた値に到達する時刻を時刻ｔ３とする。
【００２９】
制御回路１１は、第１の比較値設定器１１２にプリセットされた値と、第２の比較値設定器１１３にプリセットされた値とを比較することで、主端子電流が上昇を開始してから上昇を完了するまでのターンオンの過渡期間（時刻ｔ２から時刻ｔ３の期間）を検出し、過渡期間のみゲート抵抗が大きくなり、過渡期間以外の期間はゲート抵抗が小さくなるように制御する。
【００３０】
第１の比較器１１４は、第２の比較値設定器１１３にプリセットされた値と、積分器１１１により求められた積分器出力値とを比較し、積分器出力値がプリセットされた値を超えた場合に“１”を、それ以外の場合には“０”をＮＡＮＤ演算部１１６に出力する。
【００３１】
第２の比較器１１５は、積分器１１１により求められた積分器出力値と、第２の比較値設定器１１３にプリセットされた値とを比較し、積分器出力値がプリセットされた値を超えた場合に“０”を、それ以外の場合には“１”をＮＡＮＤ演算部１１６に出力する。
【００３２】
ＮＡＮＤ演算部１１６は、第１の比較器１１４の出力値と、第２の比較器１１５の出力値とをＮＡＮＤ演算し、演算値をＡＮＤ演算部１１７に出力する。
【００３３】
ＡＮＤ演算部１１７は、ゲート指令ａと、ＮＡＮＤ演算部１１６の出力値とをＡＮＤ演算してゲート抵抗切替指令ｅを生成し、第２のオン用スイッチ１６に出力する。
【００３４】
第２のオン用スイッチ１６は、第１のオン用スイッチ１３と第１のオン用ゲート抵抗１４の直列体に並列に接続されている。そのため、第２のオン用スイッチ１６が閉となる期間は、上記直列体をバイパスし、ゲート電流ｆを制限するゲート抵抗は、第２のオン用ゲート抵抗１５のみとなる。また、第２のオン用スイッチ１６が開となる期間は、ゲート電流ｆを制限するゲート抵抗は、第１のオン用ゲート抵抗１４と第２のオン用ゲート抵抗１５の直列体となる。
【００３５】
ゲート抵抗切替指令ｅに従い、第２のオン用スイッチ１６はターンオンを開始した時刻ｔ１からドレイン電流ｇが上昇し始める直前の時刻ｔ２まで閉となり、ゲート電流ｆは第２のオン用ゲート抵抗１５のみで制限される。これによりゲート抵抗値が小の状態となるため、半導体スイッチ素子２１のゲート容量を急速に充電し、ターンオン遅延時間の増加を抑制することができる。
【００３６】
その後、第２のオン用スイッチ１６はドレイン電流が十分上昇する時刻ｔ３まで開となり、この期間のゲート電流は第１のオン用ゲート抵抗１４と第２のオン用ゲート抵抗１５の直列体で制限される。これによりゲート抵抗値が大の状態となるため、ゲート容量の充電は緩慢となりドレイン電流ｇの上昇は緩慢となる。ゲート駆動回路１０をインバータ回路等の半導体スイッチ素子２１に適用した場合、ドレイン電流ｇの緩慢な上昇により同レグ中の対アームの環流ダイオード２２の電流変化も抑制されることで環流ダイオード２２の電圧変化も抑制され、リンギングを緩和することができる。
【００３７】
ドレイン電流が十分上昇した後は、ゲート指令ａがオフとなるまで第２のオン用スイッチ１６が再び閉となり、ゲート抵抗値が小の状態に切り替わる。ドレイン−ソース間電圧ｈは、図２のタイミングチャートのとおりドレイン電流が上昇する期間で下降し始めるが、ドレイン電流が十分に上昇しゲート抵抗値が小に切り替わった直後では、ドレイン−ソース間電圧ｈは下降途中である。この電圧はゲート抵抗が大のままでは下降が緩慢になるが、ゲート抵抗値を小に切り替えることで速やかに下降する。これによりターンオン損失の増加を抑制することができる。
【００３８】
オン期間後、ゲート指令ａがオフになると、第１のオン用スイッチ１３と第２のオン用スイッチ１６は開となる。代わりにオフ用スイッチ１８が閉となる。この状態では半導体スイッチ素子２１のゲート電荷を、ゲート端子２３、オフ用ゲート抵抗１７、オフ用スイッチ１８、及びオフ用電源１９の負極の経路で放電する。ゲート−ソース間電圧が閾値電圧を下回ると、半導体スイッチ素子２１はターンオフする。
【００３９】
このように、ゲート駆動装置１は、ゲート電流検出器３１の出力を積分して半導体スイッチ素子２１に注入したゲート電荷量を求め、該ゲート電荷量に基づいて半導体スイッチ素子２１のゲート抵抗を変化させる。すなわち、ゲート電流を検出・積分してゲート電荷量を算出し、注入したゲート電荷量でターンオンの過渡期間を検出し、これに基づきゲート抵抗切替えタイミングを判断することを、最小構成で実現する。かかる構成により、半導体スイッチ素子２１のターンオン時において、環流ダイオード２２のリカバリノイズを低減するとともに、ターンオン遅延時間及びターンオン損失の増加を抑制することができる。
【００４０】
（第２の実施形態）
次に、本発明の第２の実施形態に係るゲート駆動装置について説明する。
【００４１】
図１に示した第１の実施形態では、第１の比較器１１４の比較値は第１の比較値設定器１１２で、第２の比較器１１５の比較値は第２の比較値設定器１１３で、それぞれ一意にプリセットしている。しかしながら、駆動対象２０の半導体スイッチ素子２１の種類（型式）によっては、ドレイン−ソース間電圧やドレイン電流の大小によりドレイン電流が上昇し始めるゲート電荷量やドレイン電流が十分上昇したときのゲート電荷量が変動する例もある。
【００４２】
ドレイン−ソース間電圧及びドレイン電流の変動が小さいアプリケーションや、ゲート電荷量の変動幅が小さいものを駆動対象２０とする場合には、図１に示したゲート駆動装置１で問題なく対応できるが、そうでない場合には、ゲート抵抗切替えタイミングを誤判断し、リカバリノイズの増大やターンオン損失の増加など悪影響が出る場合がある。そこで、第２の実施形態では、ドレイン−ソース間電圧やドレイン電流の大小により、第１の比較値設定器１１２及び第２の比較値設定器１１３のプリセット値を補正する手段を付加する。
【００４３】
図３は、本発明の第２の実施形態に係るゲート駆動装置２の構成例を示す図である。この例では、駆動対象２０−１及び駆動対象２０−２を直列接続して、電力変換装置（インバータ）のブリッジの１レグ分を構成している。
【００４４】
ゲート駆動装置２は、ゲート駆動回路１０−１，１０−２と、ゲート電流検出器３１と、出力電流検出器３２と、直流電圧検出器３３とを備える。ゲート駆動回路１０−１とゲート駆動回路１０−２は同一の構成である。ゲート駆動回路１０−１には駆動対象２０−１が接続され、ゲート駆動回路１０−１は半導体スイッチ素子２１−１のゲートを駆動する。ゲート駆動回路１０−２には駆動対象２０−２が接続され、ゲート駆動回路１０−２は半導体スイッチ素子２１−２のゲートを駆動する。
【００４５】
第２の実施形態に係る制御回路１１は、第１の実施形態に係る制御回路１１と比較して、更にゲート電荷量補正値設定器１１８を備える。
【００４６】
出力電流検出器３２は、レグの出力電流を検出し、ゲート電荷量補正値設定器１１８に出力する。
【００４７】
直流電圧検出器３３は、直流ステージの正極側バス３４と、直流ステージの負極側バス３５との間に印加された電圧である直流ステージ電圧を検出し、ゲート電荷量補正値設定器１１８に出力する。
【００４８】
ゲート電荷量補正値設定器１１８は、出力電流検出器３２と直流電圧検出器３３の出力を入力とし、これに応じたゲート電荷量補正値を導出し、第１の比較値設定器１１２及び第２の比較値設定器１１３に出力することにより、ドレイン電流が上昇し始めるゲート電荷量、及びドレイン電流が十分上昇したときの電荷量を最適な値に補正する。そのため、ドレイン−ソース間電圧やドレイン電流の変動によるゲート抵抗切替えタイミングの誤判断を防止することができる。
【００４９】
ゲート電荷量補正値設定器１１８は、具体的には、使用する半導体スイッチ素子２１ごとに、レグの出力電流を可変にした場合の補正係数Ｃｉ及び直流ステージ電圧を可変にした場合の補正係数Ｃｖをあらかじめ測定して記憶しておく。そして、出力電流検出器３２により検出された電流に対応する補正係数Ｃｉ、及び直流電圧検出器３３により検出された電圧に対応する補正係数Ｃｖを出力する。第１の比較値設定器１１２及び第２の比較値設定器１１３は、例えばそれぞれプリセットされた値に補正係数Ｃｉ及び補正係数Ｃｖを乗じた値に設定しなおす。
【００５０】
上述の実施形態は代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【００５１】
例えば、図１に示した第１の実施形態では、ゲート駆動回路１０及び駆動対象２０を１つずつ備える構成としているが、図３に示した第２の実施形態と同様に、ゲート駆動回路１０及び駆動対象２０をそれぞれ複数備える構成としてもよいのはもちろんである。
【産業上の利用可能性】
【００５２】
このように、本発明によれば、ダイオードのリカバリノイズの低減、ターンオン遅延時間増加の抑制、ターンオン損失増加の抑制を実現できるため、例えば、ワイドギャップ半導体を使用した電力変換装置に適用することができる。
【符号の説明】
【００５３】
１，２  ゲート駆動装置
１０，１０−１，１０−２  ゲート駆動回路
１１    制御回路
１２    オン用電源
１３    第１のオン用スイッチ
１４    第１のオン用ゲート抵抗
１５    第２のオン用ゲート抵抗
１６    第２のオン用スイッチ
１７    オフ用ゲート抵抗
１８    オフ用スイッチ
１９    オフ用電源
２０，２０−１，２０−２  駆動対象
２１    半導体スイッチ素子
２２    環流ダイオード
２３    ゲート端子
３１    ゲート電流検出器
３２    出力電流検出器
３３    直流電圧検出器
３４    正極側バス
３５    負極側バス
１１１  積分器
１１２  第１の比較値設定器
１１３  第２の比較値設定器
１１４  第１の比較器
１１５  第２の比較器
１１６  ＮＡＮＤ演算部
１１７  ＡＮＤ演算部
１１８  ゲート電荷量補正値設定器
【図１】
2018153006.tif 000003
【図２】
2018153006.tif 000004
【図３】
2018153006.tif 000005