(57)【要約】【課題】Ａ／Ｄ変換器ごとの非直線性誤差のばらつきに起因する画質の低下を抑制するための新たな技術を提供する。【解決手段】放射線撮像装置は、画素アレイと、画素アレイで得られた画素信号をデジタル形式に変換する複数のＡ／Ｄ変換器と、複数のＡ／Ｄ変換器のそれぞれの入力にオフセット信号を重畳するオフセット補正部と、オフセット信号の値を決定する制御部と、を備える。制御部は、Ａ／Ｄ変換器の出力レンジの一部である目標範囲を、当該Ａ／Ｄ変換器の非直線性誤差に基づいてＡ／Ｄ変換器ごとに個別に決定し、画素信号が入力された場合のＡ／Ｄ変換器の出力が目標範囲に収まるように各Ａ／Ｄ変換器についてオフセット信号の値を決定する。【選択図】図８
2018014691.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイと、
前記画素アレイで得られた画素信号をデジタル形式に変換する複数のＡ／Ｄ変換器と、
前記複数のＡ／Ｄ変換器のそれぞれの入力にオフセット信号を重畳するオフセット補正部と、
前記オフセット信号の値を決定する制御部と、を備える放射線撮像装置であって、
前記制御部は、
Ａ／Ｄ変換器の出力レンジの一部である目標範囲を、当該Ａ／Ｄ変換器の非直線性誤差に基づいてＡ／Ｄ変換器ごとに個別に決定し、
前記画素信号が入力された場合のＡ／Ｄ変換器の出力が前記目標範囲に収まるように各Ａ／Ｄ変換器について前記オフセット信号の値を決定する
ことを特徴とする放射線撮像装置。
【請求項２】
前記制御部は、前記複数のＡ／Ｄ変換器の少なくとも１つについて、複数の候補範囲から、各候補範囲の小さい側の部分の非直線性誤差に基づいて選択された候補範囲を前記目標範囲として決定することを特徴とする請求項１に記載の放射線撮像装置。
【請求項３】
前記制御部は、前記複数のＡ／Ｄ変換器の少なくとも１つについて、複数の候補範囲のうち、非直線性誤差の代表値が最小となる候補範囲を前記目標範囲として決定することを特徴とする請求項１又は２に記載の放射線撮像装置。
【請求項４】
前記制御部は、前記複数のＡ／Ｄ変換器の少なくとも１つについて、複数の候補範囲のうち、非直線性誤差の代表値が所定の条件を満たす候補範囲を前記目標範囲として決定することを特徴とする請求項１又は２に記載の放射線撮像装置。
【請求項５】
前記画素アレイは、互いに隣り合って配置された第１画素ブロック及び第２画素ブロックを含み、
前記複数のＡ／Ｄ変換器は、前記第１画素ブロックに対して設けられた第１Ａ／Ｄ変換器と、前記第２画素ブロックに対して設けられた第２Ａ／Ｄ変換器とを含み、
前記制御部は、前記第１Ａ／Ｄ変換器について決定された前記目標範囲における非直線性誤差と、前記第２Ａ／Ｄ変換器の非直線性誤差とを比較することによって前記第２Ａ／Ｄ変換器の前記目標範囲を決定することを特徴とする請求項１乃至４の何れか１項に記載の放射線撮像装置。
【請求項６】
前記制御部は、前記複数のＡ／Ｄ変換器のそれぞれの前記目標範囲を独立に決定することを特徴とする請求項１乃至４の何れか１項に記載の放射線撮像装置。
【請求項７】
基準信号を前記Ａ／Ｄ変換器に供給する供給部をさらに備え、
前記制御部は、前記基準信号に前記オフセット信号が重畳された信号が前記Ａ／Ｄ変換器に供給された場合の出力によって定まる値と、前記目標範囲によって定まる目標値とを比較することによって前記オフセット信号の値を決定する
ことを特徴とする請求項１乃至６の何れか１項に記載の放射線撮像装置。
【請求項８】
前記画素アレイは、
前記画素信号を生成する検出部と、
前記画素信号を保持する保持部と、を備え
前記制御部はさらに、
前記検出部で生成された画素信号を前記保持部に保持させる動作と、
前記保持部に保持された画素信号を前記Ａ／Ｄ変換器でデジタル形式に変換する動作とを行い、
前記制御部はさらに、
前記保持させる動作を実行している間に、前記オフセット信号の値の決定を繰り返し行い、
前記変換する動作を実行している間に、前記オフセット信号の値の決定を行わない
ことを特徴とする請求項１乃至７の何れか１項に記載の放射線撮像装置。
【請求項９】
前記複数のＡ／Ｄ変換器のそれぞれの非直線性誤差を記憶する記憶部をさらに備え、
前記制御部は、前記記憶部から非直線性誤差を読み出す
ことを特徴とする請求項１乃至８の何れか１項に記載の放射線撮像装置。
【請求項１０】
前記制御部は、前記Ａ／Ｄ変換器にランプ信号を供給することによって前記Ａ／Ｄ変換器の非直線性誤差を測定し、当該測定した非直線性誤差を前記記憶部に記憶させることを特徴とする請求項９に記載の放射線撮像装置。
【請求項１１】
前記オフセット補正部は、
前記制御部から信号が供給されるＤ／Ａ変換器と、
前記Ｄ／Ａ変換器の出力を減衰することによって前記オフセット信号を生成する増幅器と、
を含むことを特徴とする請求項１乃至１０の何れか１項に記載の放射線撮像装置。
【請求項１２】
前記画素アレイは、アレイ状に配された複数の画素ブロックを含み、
前記複数のＡ／Ｄ変換器は、前記複数の画素ブロックに対応して設けられる
ことを特徴とする請求項１乃至１１の何れか１項に記載の放射線撮像装置。
【請求項１３】
前記非直線性誤差は、積分非直線性誤差であることを特徴とする請求項１乃至１２の何れか１項に記載の放射線撮像装置。
【請求項１４】
請求項１乃至１３の何れか１項に記載の放射線撮像装置と、
前記放射線撮像装置によって得られた信号を処理する信号処理手段と
を備えることを特徴とする放射線撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放射線撮像装置及び放射線撮像システムに関する。
【背景技術】
【０００２】
画素アレイで得られた画素信号を複数のＡ／Ｄ変換器で並列にＡ／Ｄ変換することによって高速に画像データを取得可能な放射線撮像装置が知られている。Ａ／Ｄ変換器は固有の非直線性誤差を有しうる。そのため、Ａ／Ｄ変換器ごとの非直線性誤差のばらつきに起因して、放射線撮像装置で得られる画像に段差等のアーチファクトが発生することがある。特許文献１及び特許文献２はこのようなアーチファクトを軽減するための手法を提案する。特許文献１の放射線撮像装置は、同一の入力に対する複数のＡ／Ｄ変換器の出力の差分を事前に記憶しておき、その差分を用いてＡ／Ｄ変換後の画素信号を補正する。特許文献２の放射線撮像装置は、１つのＡ／Ｄ変換器が複数の画素信号を変換する際の基準電圧の値をばらつかせることによって、相異なるＡ／Ｄ変換器間の非直線性誤差に起因する段差を目立たなくする。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２１０３９６号公報
【特許文献２】特開２０１０−１４１７１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の放射線撮像装置では、画素信号をデジタル形式に変換するごとに補正を行うので、画像データの生成処理が複雑になる。特許文献２の放射線撮像装置では、視覚のフィルタ効果によってアーチファクトが低減したように感じられるだけであり、実際にアーチファクトが低減しているわけではない。本発明は、Ａ／Ｄ変換器ごとの非直線性誤差のばらつきに起因する画質の低下を抑制するための新たな技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
画素アレイと、前記画素アレイで得られた画素信号をデジタル形式に変換する複数のＡ／Ｄ変換器と、前記複数のＡ／Ｄ変換器のそれぞれの入力にオフセット信号を重畳するオフセット補正部と、前記オフセット信号の値を決定する制御部と、を備える放射線撮像装置であって、前記制御部は、Ａ／Ｄ変換器の出力レンジの一部である目標範囲を、当該Ａ／Ｄ変換器の非直線性誤差に基づいてＡ／Ｄ変換器ごとに個別に決定し、前記画素信号が入力された場合のＡ／Ｄ変換器の出力が前記目標範囲に収まるように各Ａ／Ｄ変換器について前記オフセット信号の値を決定することを特徴とする放射線撮像装置が提供される。
【発明の効果】
【０００６】
上記手段により、Ａ／Ｄ変換器ごとの非直線性誤差のばらつきに起因する画質の低下を抑制するための新たな技術が提供される。
【図面の簡単な説明】
【０００７】
【図１】一部の実施形態の放射線撮像システムの構成例を説明する図。
【図２】図１の放射線撮像装置の構成例を説明する図。
【図３】積分非直線性誤差を説明する図。
【図４】図１の半導体基板の構成例を説明する図。
【図５】図４の画素の構成例を説明する図。
【図６】図１の放射線撮像装置の動作例を説明する図。
【図７】図１の放射線撮像装置の動作例を説明する図。
【図８】図１の放射線撮像装置の動作例を説明する図。
【図９】図１の放射線撮像装置の動作例を説明する図。
【図１０】図１の放射線撮像装置の動作例を説明する図。
【図１１】図１の放射線撮像装置の効果を説明する図。
【図１２】図１の放射線撮像装置の変形例を説明する図。
【発明を実施するための形態】
【０００８】
添付の図面を参照しつつ本発明の実施形態について以下に説明する。様々な実施形態を通じて同様の要素には同一の参照符号を付し、重複する説明を省略する。また、各実施形態は適宜変更、組み合わせが可能である。以下の説明において、放射線は、Ｘ線、アルファ線、ベータ線、ガンマ線、宇宙線を含みうる。
【０００９】
図１を参照して、一部の実施形態に係る放射線撮像システムの構成例について説明する。放射線撮像システムは、放射線撮像装置１００、制御装置１１０と、画像表示装置１２０と、放射線発生装置１３０と、放射線源１４０とを有する。放射線撮像システムは、例えば大面積フラットパネル式の放射線動画撮像システムである。制御装置１１０は、放射線撮像システム全体の制御を司るほか、放射線撮像装置１００によって得られた信号を処理する信号処理部を有する。放射線撮像システムの撮影時に、制御装置１１０は、放射線撮像装置１００及び放射線発生装置１３０を同期制御する。放射線撮像装置１００は、被写体を透過した放射線を不図示のシンチレータにより可視光に変換し、この可視光を光電変換し、光量に応じた信号をアナログ／デジタル変換（Ａ／Ｄ変換）する。その後、放射線撮像装置１００は、Ａ／Ｄ変換された信号から、放射線照射に対応した画像データを生成し、制御装置１１０内の信号処理部に転送する。制御装置１１０は、画像データに対して画像処理を行った後、画像表示装置１２０に放射線画像をリアルタイムに表示する。
【００１０】
放射線撮像装置１００は、フラットパネルセンサ１０１と、複数の処理回路１０３＿１〜１０３＿８と、制御部１０４と、記憶部１０５とを有する。フラットパネルセンサ１０１には、光電変換素子と、光電変換素子からの信号をサンプルホールドするサンプルホールド回路とを有する複数の画素が２次元の画素アレイを構成するように配置されている。画素の詳細については後述する。フラットパネルセンサ１０１は、シリコン半導体ウエハから矩形状に切り出された複数の半導体基板１０２が、不図示の平面基台上にマトリクス状にタイリングされることによって構成される。半導体基板１０２は、つなぎ用エリアセンサとして利用可能なものであり、等ピッチで２次元状に配置された複数のＣＭＯＳ撮像素子を有する。フラットパネルセンサ１０１と上述のシンチレータとにより、放射線を検出して画像を得る放射線画像センサが構成される。また、平面基台上で隣接する２つの半導体基板１０２は、半導体基板間の境界を挟んで光電変換素子が半導体基板１０２上と同じピッチになるようにタイリングされている。図１には、半導体基板１０２が１４列×２行のマトリクス状にタイリングされた例を示しているが、この配置に限定されるものではなく、タイリングされる半導体基板１０２の行方向の数、及び列方向の数は任意である。
【００１１】
フラットパネルセンサ１０１の上辺部及び下辺部には、マトリクス状に並んだ半導体基板１０２の不図示の外部端子（電極パッド）が配されている。半導体基板１０２の電極パッドは不図示のフライングリード式プリント配線板で複数の処理回路１０３＿１〜１０３＿８に接続される。処理回路１０３＿１〜１０３＿８はそれぞれ、複数の半導体基板１０２によって得られたアナログ形式の画素信号を順にデジタル形式に変換し、このデジタル信号を制御部１０４に供給する。フラットパネルセンサ１０１は、それぞれが複数（図１では３つ又は４つ）の半導体基板１０２を含む画素ブロックに分割される。複数の画素ブロックもアレイ状に配されている。複数の処理回路１０３＿１〜１０３＿８は、複数の画素ブロックに１対１に対応して設けられている。
【００１２】
制御部１０４は、放射線撮像装置１００の全体の動作を司る。制御部１０４は、ＡＳＩＣなどの専用の回路で構成されてもよいし、汎用プロセッサとプログラムとの組み合わせによって構成されてもよい。例えば、制御部１０４は、複数の処理回路１０３＿１〜１０３＿８から供給された画素ブロックごとの画素信号を画像データに統合し、制御装置１１０に転送する。制御部１０４は、制御装置１１０と制御コマンドの通信、同期信号の通信、制御装置１１０内の信号処理部への画像データの送信などを行う。制御部１０４はさらに、フラットパネルセンサ１０１の制御機能も有しており、フラットパネルセンサ１０１の駆動制御や撮影モード制御を行う。例えば、制御部１０４は、制御装置１１０から、撮影モードの設定、各種パラメータの設定、撮影開始設定、撮影終了設定などを受信する。
【００１３】
続いて、図２を参照して、図１の処理回路１０３＿１の構成例について説明する。図１の他の処理回路１０３＿２〜１０３＿８も、接続される半導体基板１０２の個数が異なる場合がある点を除いて、処理回路１０３＿１と同一の構成を有する。処理回路１０３＿１は、マルチプレクサ２０１と、マルチプレクサ２０２と、加算器２０３と、増幅器２０４と、Ａ／Ｄ変換器２０５と、Ｄ／Ａ変換器２０６と、増幅器２０７とを有する。マルチプレクサ２０１は、制御部１０４からの制御信号ＣＳ０〜ＣＳ３に応じて、複数の半導体基板１０２から供給されるアナログ信号の何れかを選択してマルチプレクサ２０２に供給する供給部として機能する。マルチプレクサ２０２は、制御部１０４からの制御信号ＳＥＬに応じて、マルチプレクサ２０１から供給されるアナログ信号と、基準信号（例えば、基準電圧Ｖｒｅｆ）との何れかを選択して加算器２０３に供給する。加算器２０３は、マルチプレクサ２０２から供給されるアナログ信号に、増幅器２０７から供給されるアナログ信号を重畳して、増幅器２０４に供給する。増幅器２０４は、例えば差動増幅器であり、加算器２０３から供給されるアナログ信号を増幅してＡ／Ｄ変換器２０５に供給する。Ａ／Ｄ変換器２０５は、増幅器２０４から供給されるアナログ信号を、制御部１０４から供給される同期クロックに従ってデジタル形式に変換して制御部１０４に供給する。増幅器２０４から供給されるアナログ信号は、例えば画素アレイで得られた画素信号や、基準信号（例えば、基準電圧Ｖｒｅｆ）である。Ｄ／Ａ変換器２０６は、制御部１０４から供給されるデジタル信号をアナログ形式に変換して増幅器２０７に供給する。増幅器２０７は、Ｄ／Ａ変換器２０６から供給されるアナログ信号を減衰して加算器２０３に供給する。増幅器２０７が加算器２０３に供給するアナログ信号をオフセット信号と呼ぶ。Ｄ／Ａ変換器２０６及び増幅器２０７は、Ａ／Ｄ変換器２０５の入力にオフセット信号を重畳するオフセット補正部として機能する。
【００１４】
放射線撮像装置１００の記憶部１０５は、複数の処理回路１０３＿１〜１０３＿８のそれぞれのＡ／Ｄ変換器２０５の非直線性誤差を記憶する。非直線性誤差とは、Ａ／Ｄ変換器２０５のアナログ入力とデジタル出力との関係が理想直線からどれだけ外れているかを示す値のことである。非直線性誤差として、微分非直線性誤差（ＤＮＬ）と、積分非直線性誤差（ＩＮＬ）とが知られている。本実施形態では、非直線性誤差として積分非直線性誤差を用いる。これにかえて、非直線性誤差として微分非直線性誤差を用いてもよい。
【００１５】
図３を参照して、ＩＮＬについて説明する。図３のグラフの横軸はＡ／Ｄ変換器の入力値を示し、縦軸はＡ／Ｄ変換器の出力値を示す。入力値の単位は例えばボルトであり、出力値の単位はＬＳＢである。破線３０１で示されるように、理想的なＡ／Ｄ変換器では、入力値がΔＶだけ増加するごとに、出力値が１ずつ増加する。しかし、現実のＡ／Ｄ変換器では、実線３０２で示されるように、出力値を１だけ増加させるために必要な入力値の増加量が出力値ごとに異なる。出力値Ｎに対するＩＮＬは、出力値Ｎを出力させるための現実の入力値と理想的な入力値との差を、ΔＶで規格化した値として定義される。
【００１６】
出力値Ｎ［ＬＳＢ］を出力させるための理想的な入力値をＶｉＮとし、Ａ／Ｄ変換器が有するオフセットをＶｏｆｆｓｅｔとすると、ＶｉＮは以下の式で与えられる。
【００１７】
ＶｉＮ＝Ｎ×ΔＶ＋Ｖｏｆｆｓｅｔ    …（式１）
そして、出力値Ｎ［ＬＳＢ］を出力させるための現実の入力値をＶｒＮとすると、出力値Ｎ［ＬＳＢ］に対するＩＮＬは以下の式で与えられる。
【００１８】
ＩＮＬ＝（ＶｒＮ−ＶｉＮ）／ΔＶ    …（式２）
放射線撮像装置１００の記憶部１０５は、複数の処理回路１０３＿１〜１０３＿８のそれぞれのＡ／Ｄ変換器２０５のＩＮＬを記憶する。記憶部１０５は、Ａ／Ｄ変換器２０５の出力レンジ内のすべての出力値に対するＩＮＬを記憶してもよいし、後述するオフセット信号の値の算出に必要は範囲のみについてＩＮＬを記憶してもよい。ＩＮＬは工場出荷時に放射線撮像装置１００の製造者によって記憶部１０５に記憶されてもよい。これに代えて、制御部１０４が、放射線撮像装置１００の電源投入時にＤ／Ａ変換器２０６にランプ信号を生成させることによってこのランプ信号をＡ／Ｄ変換器２０５に供給してもよい。そして、制御部１０４は、ランプ信号に応じたＡ／Ｄ変換器２０５の出力に基づいてＩＮＬを測定し、このＩＮＬを記憶部１０５に記憶させてもよい。
【００１９】
続いて、図４を参照して、図１の半導体基板１０２の具体的な構成例について説明する。半導体基板１０２は、複数の画素４０１と、垂直走査回路４０２と、水平走査回路４０３と、信号を伝達するために複数の端子とを有する。複数の画素４０１は２次元アレイ状に配置されており、それぞれの画素４０１は、画素信号Ｓとノイズ信号Ｎとを生成する。垂直走査回路４０２は、行方向（横方向）の画素群を選択し、垂直走査クロックＣＬＫＶに同期して画素群を順次副走査方向である列方向（垂直方向）に走査する。水平走査回路４０３は、垂直走査回路４０２により選択された主査方向である横方向の画素群の列信号線を水平走査クロックＣＬＫＨに同期して順次１画素ずつ選択する。画素４０１は、垂直走査回路４０２の出力線である行信号線４０４がイネーブルになることにより、列信号線４０５、４０６に画素信号Ｓ、ノイズ信号Ｎをそれぞれ出力する。列信号線４０５、４０６に出力された信号を水平走査回路４０３が順次選択することにより、アナログ出力線４０７、４０８を通じて各画素の信号が半導体基板１０２から順次出力される。以上のように、半導体基板１０２では、垂直走査回路４０２及び水平走査回路４０３を使用したＸＹアドレス方式によるスイッチング動作によって画素選択が行われる。
【００２０】
続いて、図５を参照して、図４の画素４０１の具体的な構成例について説明する。図５において、フォトダイオードＰＤは、光電変換を行う光電変換素子であり、画素信号を生成する検出部として機能する。トランジスタＭ２は、フローティングディフュージョンに蓄積された電荷を放電させるためのリセットＭＯＳトランジスタである。容量Ｃｆｄは、フローティングディフュージョンの容量である。トランジスタＭ１は、高ダイナミックレンジモードと高感度モードを切り換えるための感度切り換え用ＭＯＳトランジスタである。容量Ｃ１は、ダイナミックレンジ拡大用の容量であり、トランジスタＭ１がオンの場合に電荷の蓄積が可能となる。トランジスタＭ１がオンになると、フローティングディフュージョンの容量値が増えることによって、ダイナミックレンジが拡大するとともに感度が低下する。制御部１０４は、例えば高感度が必要な透視撮影モードにおいてトランジスタＭ１をオフにし、高ダイナミックレンジが必要なＤＳＡ撮影モードにおいてトランジスタＭ１をオンにする。トランジスタＭ４は、ソースフォロアとして動作する増幅ＭＯＳトランジスタである。トランジスタＭ３は、トランジスタＭ４を動作状態とさせるための選択ＭＯＳトランジスタである。
【００２１】
トランジスタＭ４の後段に、フォトダイオードＰＤで発生するｋＴＣノイズを除去するクランプ回路が設けられている。容量Ｃｃｌはクランプ容量であり、トランジスタＭ５はクランプ用ＭＯＳトランジスタである。トランジスタＭ７は、ソースフォロアとして動作する増幅ＭＯＳトランジスタである。トランジスタＭ６は、トランジスタＭ７を動作状態とするための選択ＭＯＳトランジスタである。
【００２２】
トランジスタＭ７の後段に、２つのサンプルホールド回路が設けられている。２つのサンプルホールド回路は、画素信号及びノイズ信号を保持する保持部として機能する。トランジスタＭ８は、画素信号を蓄積するためのサンプルホールド回路を構成するサンプルホールド用ＭＯＳトランジスタである。容量ＣＳは、画素信号を保持するための容量である。トランジスタＭ９は、ノイズ信号を蓄積するためのサンプルホールド回路を構成するサンプルホールドＭＯＳトランジスタである。容量ＣＮは、ノイズ信号を保持するための容量である。トランジスタＭ１０は、ソースフォロアとして動作する画素信号増幅用ＭＯＳトランジスタである。Ｍ１１は、ソースフォロアとしての動作するノイズ信号増幅用ＭＯＳトランジスタである。
【００２３】
続いて、図６及び図７を参照して、放射線撮像装置１００の動作例について説明する。図７のフローチャートに示される動作は、例えば、ユーザが放射線撮像装置１００の電源をオンにすることによって開始されてもよいし、ユーザが放射線撮像装置１００に対して動作開始を指示することによって開始されてもよい。
【００２４】
図７のＳＡ０１で、制御部１０４は、Ａ／Ｄ変換器の出力レンジの一部である目標範囲を、当該Ａ／Ｄ変換器のＩＮＬに基づいてＡ／Ｄ変換器ごとに個別に決定する。さらに、制御部１０４は、決定された目標範囲を用いて、後続の処理に用いられる値を算出する。図６では、時刻ｔ０〜ｔ１にかけて図７のＳＡ０１の処理が行われる。
【００２５】
図８を参照して、図７のＳＡ０１の処理の詳細について説明する。ＳＢ０１で、制御部１０４は、制御信号ＳＥＬをハイレベルにする。これによって、マルチプレクサ２０２は基準電圧Ｖｒｅｆを選択して出力する。ＳＢ０２で、制御部１０４は、変数ｓを０に初期化する。変数ｓは、Ａ／Ｄ変換器を表す０以上７以下の整数である。以下の説明におけるＡ／Ｄ変換器［ｓ］（ただし、０≦ｓ≦７）は、図１の処理回路１０３＿１〜１０３＿８のＡ／Ｄ変換器２０５にそれぞれ対応する。
【００２６】
ＳＢ０３で、制御部１０４は、記憶部１０５から、Ａ／Ｄ変換器［ｓ］のＩＮＬを読み出す。ＳＢ０４で、制御部１０４は、読み出したＩＮＬに基づいてＡ／Ｄ変換器［ｓ］の目標範囲を決定する。Ａ／Ｄ変換器［ｓ］の目標範囲とは、Ａ／Ｄ変換器［ｓ］の出力レンジのうち、画素信号を表現するために用いられる範囲のことである。本実施形態のＡ／Ｄ変換器２０５が１６ビットの出力レンジ、すなわち０〜６５５３５［ＬＳＢ］の出力レンジを有するとする。放射線撮像装置１００では、使用される放射線の強度が最大のときの画素信号でＡ／Ｄ変換器２０５が飽和しないように増幅器２０４のゲインが設定されている。増幅器２０４のゲインのばらつきを考慮して、放射線が照射されていない状態から放射線の強度が最大の状態までの画素信号を表現するために必要な範囲が５００００［ＬＳＢ］であるとする。この場合に、制御部１０４は、Ａ／Ｄ変換器２０５の出力レンジ０〜６５５３５から、画素信号の表現に用いる５００００［ＬＳＢ］を含む範囲を任意に選択できる。そこで、制御部１０４は、複数のＡ／Ｄ変換器２０５のＩＮＬのばらつきに起因する画像のアーチファクトを軽減するように、画素信号の表現に用いるための目標範囲を決定する。
【００２７】
まず、制御部１０４は、Ａ／Ｄ変換器［ｓ］の出力レンジのうち、目標範囲の複数の候補範囲を決定する。例えば、制御部１０４は、１０００［ＬＳＢ］ずつずれた複数の候補範囲、例えば範囲の下限が１［ＬＳＢ］、１００１［ＬＳＢ］、２００１［ＬＳＢ］、…、１５００１［ＬＳＢ］となる候補範囲を決定する。下限が１５５３５［ＬＳＢ］を超えると画素信号の表現に必要は範囲を確保できないので、この決定方法では、下限の最大値が１５００１［ＬＳＢ］となる。続いて、制御部１０４は、各候補範囲について、それぞれの範囲におけるＩＮＬの代表値を決定する。ＩＮＬの代表値は、候補範囲のそれぞれの値におけるＩＮＬの平均値であってもよいし、分散であってもよい。そして、制御部１０４は、ＩＮＬの代表値に基づいて、複数の候補範囲から、いずれかの候補範囲を目標範囲として決定する。例えば、制御部１０４は、複数の候補範囲のうち、ＩＮＬの代表値が最小となる候補範囲を目標範囲として決定する。これに代えて、制御部１０４は、複数の候補範囲のうち、ＩＮＬの代表値が所定の条件を満たすいずれかの候補範囲を目標範囲として決定してもよい。所定の条件とは、例えばＩＮＬの代表値が閾値（例えば、±ｎ［ＬＳＢ］）以下となることである。
【００２８】
ＩＮＬの代表値は、候補範囲の全体から決定されてもよいし、候補範囲の一部から決定されてもよい。候補範囲の一部からＩＮＬの代表値を決定することによって、その部分におけるＩＮＬのばらつきに起因する画像のアーチファクトを軽減できる。例えば、候補範囲のうち小さい側にある部分（例えば、５００００個の値で構成される候補範囲のうち、最小値を含む連続した１０００個の値で構成される部分）からＩＮＬの代表値を決定すると、放射線の線量が低い場合の画像のアーチファクトを軽減できる。
【００２９】
ＳＢ０５で、制御部１０４は、Ａ／Ｄ変換器［ｓ］の目標値Ｔ［ｓ］を算出する。目標値Ｔ［ｓ］とは、Ａ／Ｄ変換器［ｓ］に、オフセット信号が重畳された基準電圧Ｖｒｅｆが供給された場合のＡ／Ｄ変換器［ｓ］の出力がとるべき値のことである。Ａ／Ｄ変換器２０５でサンプリングされたデータは、マルチプレクサ２０２、増幅器２０４及びＡ／Ｄ変換器２０５で発生するショットノイズや熱ノイズなどによりばらつきうる。Ａ／Ｄ変換後のデータは、サンプリング数が多いほど平均値の精度がよくなることが知られている。具体的に、サンプリングされたＮ個のデータは正規分布するので、サンプリング数が多ければ多いほど、その平均値は真値に近づく。そこで、制御部１０４は、Ｎ個のサンプリングデータの合計で比較を行う。例えば、制御部１０４は、以下の式に従って目標値Ｔ［ｓ］を算出する。
【００３０】
Ｔ［ｓ］＝（Ｒ［ｓ］＋ＩＮＬ［ｓ，Ｒ［ｓ］］）×Ｎ    …（式３）
ここで、ＩＮＬ［ｓ，Ｒ［ｓ］］は、Ａ／Ｄ変換器［ｓ］の出力値がＲ［ｓ］である場合のＩＮＬである。また、Ｎは２以上の所定の整数である。
【００３１】
ＳＢ０６で、制御部１０４は、オフセット信号が重畳された基準電圧Ｖｒｅｆが供給された場合のＡ／Ｄ変換器［ｓ］の出力が目標値Ｔ［ｓ］となるようにするためにＤ／Ａ変換器２０６に入力すべき値Ｉ［ｓ］を決定する。例えば、制御部１０４は、Ａ／Ｄ変換器［ｓ］の出力値をＮ回サンプリングすることによって、Ｎ個のデジタル値を取得し、それらの和が目標値Ｔ［ｓ］以上となる最小のＤ／Ａ変換器２０６への入力値をＩ［ｓ］として決定する。例えば、制御部１０４は、Ｄ／Ａ変換器２０６への入力値を０からインクリメントしていき、Ｎ個のデジタル値の和が目標値Ｔ［ｓ］以上となった時点の入力値をＩ［ｓ］とする。
【００３２】
ＳＢ０７で、制御部１０４は、ＳＢ０５で算出された目標値Ｔ［ｓ］及びＳＢ０６で決定された入力値Ｉ［ｓ］を記憶部１０５に記憶する。
【００３３】
ＳＢ０８で、制御部１０４は、Ｓ＞７を満たすか否かを判定する。ｓ≦７の場合に（ＳＢ０８で「ＮＯ」）、目標値Ｔ［ｓ］及び入力値Ｉ［ｓ］が決定されていないＡ／Ｄ変換器２０５が存在するので、制御部１０４は、ＳＢ０９でｓの値をインクリメントして、次のＡ／Ｄ変換器２０５に対する処理を行う。
【００３４】
ＳＢ１０で、制御部１０４は、記憶部１０５から、Ａ／Ｄ変換器［ｓ］のＩＮＬを読み出す。ＳＢ１１で、制御部１０４は、読み出したＡ／Ｄ変換器［ｓ］のＩＮＬと、Ａ／Ｄ変換器［ｓ−１］の目標範囲におけるＩＮＬとを比較することによって、Ａ／Ｄ変換器［ｓ］の目標範囲を決定する。
【００３５】
図１に示されるように、Ａ／Ｄ変換器［ｓ−１］とＡ／Ｄ変換器［ｓ］とは、互いに隣り合って配置された複数の画素ブロックに対して設けられた処理回路に含まれる。そのため、本実施形態で、制御部１０４は、Ａ／Ｄ変換器［ｓ−１］の目標範囲におけるＩＮＬ特性とＡ／Ｄ変換器［ｓ］の目標範囲におけるＩＮＬ特性とが互いに近くなるように、Ａ／Ｄ変換器［ｓ］の目標範囲を決定する。例えば、制御部１０４は、Ａ／Ｄ変換器［ｓ］の目標範囲の複数の候補範囲を、ＳＢ０４と同様にして決定する。そして、制御部１０４は、Ａ／Ｄ変換器［ｓ］の目標範囲の複数の候補範囲のそれぞれのＩＮＬ代表値と、Ａ／Ｄ変換器［ｓ］の目標範囲のＩＮＬ代表値とを比較し、その差が最小となるような候補範囲をＡ／Ｄ変換器［ｓ］の目標範囲として決定する。これに代えて、制御部１０４は、複数の候補範囲のうち、ＩＮＬの代表値の差が所定の条件を満たすいずれかの候補を目標範囲として決定してもよい。所定の条件とは、例えばＩＮＬの代表値の差が閾値（例えば、±ｐ［ＬＳＢ］）以下となることである。さらに、制御部１０４は、Ａ／Ｄ変換器［ｓ−１］の目標範囲の各値のＩＮＬと、Ａ／Ｄ変換器［ｓ］の候補の対応する値のＩＮＬとの差の代表値に基づいてＡ／Ｄ変換器［ｓ］の目標範囲を決定してもよい。さらに、制御部１０４は、それぞれの範囲同士のＩＮＬ特性の近似式を算出し、この近似式の傾きと係数が近くなるように目標範囲を選択してもよい。また、制御部１０４は、ｒ個ずつの移動平均を求めることによって、目標範囲を決定してもよい。ＳＢ０４と同様に、Ａ／Ｄ変換器［ｓ］の目標範囲の候補範囲の全体をＡ／Ｄ変換器［ｓ−１］の目標範囲の全体と比較してもよいし、それぞれの範囲の一部のみを比較してもよい。
【００３６】
制御部１０４は、処理をＳＢ０５に戻し、上述と同様にして、処理対象のＡ／Ｄ変換器［ｓ］について目標値Ｔ［ｓ］及び入力値Ｉ［ｓ］を記憶部１０５に記憶する。
【００３７】
ＳＢ０８でＳ＞７を満たす場合に（ＳＢ０８で「ＹＥＳ」）、制御部１０４は、ＳＢ１１で、制御信号ＳＥＬをローレベルにして処理を終了する。以上の動作によって、複数の処理回路１０３＿１〜１０３＿８のそれぞれのＡ／Ｄ変換器２０５についての目標値Ｔ［ｓ］及び入力値Ｉ［ｓ］が記憶部１０５に記憶される。
【００３８】
続いて、図７のＳＡ０２で、制御部１０４は、複数のＡ／Ｄ変換器２０５のそれぞれについて、オフセット信号の値の決定処理の反復を開始する。図６では、時刻ｔ１に図７のＳＡ０２の処理が開始され、時刻ｔ１１まで継続する。
【００３９】
図９を参照して、図７のＳＡ０２の処理の詳細について説明する。図７のＳＡ０２の処理は、処理回路１０３＿１〜１０３＿８のそれぞれのＡ／Ｄ変換器２０５に対して個別に（例えば、並行して）行われる。ＳＣ０１で、制御部１０４は、制御信号ＳＥＬをハイレベルにする。この動作によって、マルチプレクサ２０２は電圧Ｖｒｅｆを選択して出力する。ＳＣ０２で、制御部１０４は、Ａ／Ｄ変換器２０５が出力するデジタル値をＮ個、サンプリングする。Ａ／Ｄ変換器［ｉ］（ｉは１以上８以下の整数）で得られたＮ個のデジタル値の和をＢ［ｉ］で表す。
【００４０】
ＳＣ０３で、制御部１０４は、以下の式に従ってオフセット補正値Ｄ［ｉ］を算出する。
【００４１】
Ｄ［ｉ］＝（Ｔ［ｉ］−Ｂ［ｉ］）／（Ｎ／Ｍ）＋Ｉ［ｉ］    …（４）
ここで、Ｍは、増幅器２０７の減衰率の逆数である。Ｔ［ｉ］及びＩ［ｉ］は、図８の処理で記憶部１０５に記憶された値である。Ｎは式（３）のＮである。Ｂ［ｉ］を得るためのＮ個のデータは、正規分布する。１/ｆノイズに起因してＢ［ｉ］とＴ［ｉ］とは互いに異なる値となりうるので、式（４）によってＤ／Ａ変換器２０６に供給する信号の値を補正する。
【００４２】
ＳＣ０４で、制御部１０４は、式（４）で算出されたＤ［ｉ］をＤ／Ａ変換器２０６に供給する。Ｄ／Ａ変換器２０６に供給された補正値Ｄ［ｉ］は、アナログ信号に変換され、増幅器２０７で１／Ｍに減衰され、オフセット信号として、Ａ／Ｄ変換器［ｉ］の入力に重畳される。したがって、制御部１０４は、補正値Ｄ［ｉ］の値を決定することによって、オフセット信号の値を決定している。このように決定されたオフセット信号の値は、画素信号が入力された場合のＡ／Ｄ変換器［ｉ］の出力が目標範囲に収まるような値となる。
【００４３】
例えば、Ａ／Ｄ変換器２０５の分解能を１６ビット、入力範囲を４Ｖとすると、１ビットに相当する電圧値は６１μＶとなる。また、Ｄ／Ａ変換器２０６の分解能を１６ビット、出力範囲を４Ｖとすると、１ビットに相当する電圧値は６１μＶとなる。そこで、増幅器２０７の減衰率を１／４とすると、増幅器２０７の出力分解能は１５．３μＶとなり、Ａ／Ｄ変換器２０５の分解能の約４倍の分解能でオフセット補正を行うことができる。この場合のＤ／Ａ変換器２０６の動作範囲は０〜１Ｖとなり、Ａ／Ｄ変換器出力で、０〜約１６０００［ＬＳＢ］となり、各Ａ／Ｄ変換器の目標値を選択するために十分である。このように、本実施形態の構成では、Ａ／Ｄ変換器２０５の分解能に対して、増幅器２０７の出力分解能を小さくすることが可能となり、１／ｆノイズによるオフセットを精度よく補正することが可能となる。
【００４４】
ＳＣ０５で、制御部１０４は、制御信号ＳＥＬをローレベルにする。ＳＣ０６で、制御部１０４は、オフセット補正値の決定処理を停止すべきか否かを判定する。後述するように、制御部１０４は、各画素が画素信号を生成し保持する動作を行う期間にオフセット補正値の決定処理を反復し、保持された画素信号からデジタルデータを生成する動作を行う期間にオフセット補正値の決定処理を行わない。停止すべきである場合に（ＳＣ０６で「ＹＥＳ」）、制御部１０４は処理を終了する。
【００４５】
停止すべきでない場合に（ＳＣ０６で「ＮＯ」）、制御部１０４は、ＳＣ０７で、所定の時間、待機し、処理をＳＣ０１に戻す。これによって、所定の時間間隔で、オフセット補正値の決定の処理が反復される。この待機時間は、使用する各種半導体で発生する１／ｆノイズによって、実験的に決定されてもよい。
【００４６】
続いて、図７のＳＡ０３で、制御部１０４は、撮影モードが設定されたか否かを判定する。撮影モードが設定されていない場合に（ＳＡ０３で「ＮＯ」）、制御部１０４はＳＡ０３を反復する。撮影モードが設定された場合に（ＳＡ０３で「ＹＥＳ」）、制御部１０４は必要に応じて制御信号ＷＩＤＥのレベルを切り替える。上述のように、制御信号ＷＩＤＥのレベルに応じてトランジスタＭ１のオン・オフが切り替わり、撮影モードが高ダイナミックレンジモード又は高感度モードに設定される。そのほか、撮影間隔を示すフレームレート、放射線を蓄積するための蓄積時間、出力画像のサイズ情報などが設定されてもよい。図６では、時刻ｔ４に図７のＳＡ０３の処理が行われる。
【００４７】
続いて、図７のＳＡ０４で、制御部１０４は、制御装置１１０から同期信号が送信されたか否かを判定する。同期信号が送信されていない場合に（ＳＡ０４で「ＮＯ」）、制御部１０４はＳＡ０４を反復する。同期信号が送信された場合に（ＳＡ０４で「ＹＥＳ」）、制御部１０４は処理をＳＡ０５に進める。図６では、時刻ｔ５に図７のＳＡ０４で「ＹＥＳ」と判定される。
【００４８】
続いて、図７のＳＡ０５で、制御部１０４は、各画素で画素信号を生成し、各画素に保持させる。図６では、時刻ｔ６〜ｔ１１にかけて図７のＳＡ０５の処理が行われる。以下、ＳＡ０５の詳細について説明する。以下の動作は画素アレイに含まれる全画素に対して同時に行われる。
【００４９】
まず、制御部１０４は、制御信号ＥＮをハイレベルにすることによって、トランジスタＭ４及びトランジスタＭ７を動作状態にするとともに、制御信号ＰＲＥＳをハイレベルにすることによって、トランジスタＭ２をオンとする。この動作によって、フォトダイオードＰＤ及び容量Ｃｆｄに電圧ＶＲＥＳが印加され、画素がリセットされる。次に、制御部１０４は、制御信号ＰＣＬをハイレベルにすることによって、トランジスタＭ５をオンにする。この動作によって、クランプ容量Ｃｃｌに電圧ＶＣＬが印加される。次に、制御部１０４は、トランジスタＭ２をオフにし、続いてトランジスタＭ５をオフにし、最後に制御信号ＥＮをローレベルにする。この動作によって、画素のリセット動作およびクランプ動作が終了し、フォトダイオードＰＤが電荷の蓄積を開始できる状態になる。電荷の蓄積が可能になったので、制御部１０４は、曝射許可信号をイネーブルにすることによって、制御装置１１０に放射線の曝射を要求する。
【００５０】
その後、所定の時間が経過し、フォトダイオードＰＤで発生した光電荷が容量Ｃｆｄに蓄積された後に、制御部１０４は、制御信号ＥＮをハイレベルにすることによって、トランジスタＭ３及びトランジスタＭ６をオンする。この動作によって、容量Ｃｆｄに蓄積されている電荷は電荷／電圧変換され、ソースフォロアとして動作するトランジスタＭ４により電圧として容量Ｃｃｌに出力される。トランジスタＭ４の出力はリセットノイズを含むが、クランプ回路によりリセット時にトランジスタＭ７側を電圧ＶＣＬにセットしているので、リセットノイズが除去された画素信号となってトランジスタＭ７に出力される。
【００５１】
次に、制御部１０４は、制御信号ＴＳをハイレベルにすることによって、トランジスタＭ８をオンにする。この動作によって、画素信号はトランジスタＭ７を通じて容量ＣＳに一括転送される。次に、制御部１０４は、制御信号ＴＳをローレベルにすることによって、トランジスタＭ８をオフする。この動作によって、容量ＣＳに画素信号が保持される。この時点で、制御部１０４は、曝射許可信号をディセーブルとすることによって、放射線曝射を禁止する。
【００５２】
次に、制御部１０４は、制御信号ＰＲＥＳをハイレベルにすることによって、トランジスタＭ２をオンにする。この動作によって、容量Ｃｆｄが電圧ＶＲＥＳにリセットされる。次に、制御部１０４は、制御信号ＰＣＬをハイレベルにする。この動作によって、容量Ｃｃｌに、電圧ＶＣＬと電圧ＶＲＥＳの差分の電圧にリセットノイズが重畳した電荷が蓄積される。次に、制御部１０４は、制御信号ＰＲＥＳをローレベルにすることによって、リセットを完了する。さらに、制御部１０４は、制御信号ＴＮをハイレベルにすることによって、トランジスタＭ９をオンにする。この動作によって、電圧ＶＣＬにセットされた時のノイズ信号が容量ＣＮに転送される。次に、制御部１０４は、制御信号ＴＮをローレベルとすることによって、トランジスタＭ９をオフにする。この動作によって、容量ＣＮにノイズ信号が保持される。次に、制御部１０４は、制御信号ＰＣＬをローレベルにし、続いて制御信号ＥＮをローレベルとする。以上の動作によって、画素信号及びノイズ信号が各画素に保持される。
【００５３】
続いて、図７のＳＡ０６で、制御部１０４は、オフセット信号の値の決定の反復を停止する。図６では、時刻ｔ１１に図７のＳＡ０６の処理が行われる。続いて、図７のＳＡ０７で、制御部１０４は、各画素に保持された画像信号から画像データを生成する。図６では、時刻ｔ１１〜ｔ１２にかけて図７のＳＡ０７の処理が行われる。
【００５４】
図１０を参照して、図７のＳＡ０７の処理の詳細について説明する。制御信号ＣＳ０〜ＣＳ３は、制御部１０４からマルチプレクサ２０１に供給される。制御信号ＣＳ０がハイレベルになると、マルチプレクサ２０１は、マルチプレクサ２０１に信号を供給する複数（図１の例では３つ又は４つ）の半導体基板１０２のうち対応する１つからの信号を選択して出力する。同様に、制御信号ＣＳ１〜ＣＳ３がハイレベルになると、マルチプレクサ２０１は、対応する１つの半導体基板１０２からの信号を選択して出力する。
【００５５】
ＳＡ０７の処理が開始されると、制御部１０４は、制御信号ＣＳ０〜ＣＳ３のうちＣＳ０のみをハイレベルにする。これによって、対応する半導体基板１０２から信号が読み出され、デジタルデータに変換される。まず、制御部１０４は、制御信号ＶＳＴがハイレベルの状態で制御信号ＣＬＫＶをハイレベルにする。これにより、図４の垂直走査回路４０２の行信号線Ｖ１がイネーブルとなり、行信号線Ｖ１で選択される画素群（１，１）〜（ｎ，１）の出力が有効になり、列信号線に画素群（１，１）〜（ｎ，１）の各画素の画素信号が出力される。
【００５６】
その後、制御部１０４は、制御信号ＨＳＴがハイレベルの状態で制御信号ＣＬＫＨをハイレベルにする。これによって、水平走査回路４０３の列選択信号Ｈ１がイネーブルとなる。制御信号ＣＬＫＨの立ち上がりに同期して、水平走査回路４０３の列選択信号がＨ２，・・Ｈｎと切り換わり、画素が（１，１）から順番に（ｎ，１）まで選択され、処理対象の半導体基板１０２の横方向画素群の走査が終了する。ＣＬＫＨのクロックに同期して半導体基板１０２の画素信号が順次マルチプレクサ２０１から出力される、また、制御信号ＳＥＬがローレベルであるので、マルチプレクサ２０２は、マルチプレクサ２０１からの出力を選択して、加算器２０３に供給する。Ａ／Ｄ変換器２０５はＣＬＫＨのクロックに同期する制御信号ＣＬＫＡＤに従ってＡ／Ｄ変換を行う。このＡ／Ｄ変換では、画素信号に、ＳＣ０３で算出されたオフセット補正値を有するオフセット信号が重畳される。そのため、制御部１０４は、得られたデジタル値から、オフセット補正値に相当する値を減算する。
【００５７】
次に、制御部１０４は、制御信号ＣＳ０〜ＣＳ３のうちＣＳ１のみをハイレベルにすることによって、処理対象の半導体基板１０２を切り替え、同様にして１行目の画素の画素信号をデジタルデータに変換する。制御部１０４は、ＣＳ２、ＣＳ３についても同様の処理を行う。以降、制御部１０４は、制御信号ＣＬＫＶにより垂直走査回路４０２の行信号線を順次切り換えながら、同様に水平走査をＶｍまで行うことにより、各半導体基板１０２の全画素の読み出しを行い、それによって画像データが得られる。
【００５８】
続いて、図７のＳＡ０８で、制御部１０４は、オフセット信号の値の決定の反復を開始する。図６では、時刻ｔ１２に図７のＳＡ０８の処理が行われる。
【００５９】
続いて、図７のＳＡ０９で、制御部１０４は、撮影が終了されるか否かを判定する。撮影が終了されない場合に（ＳＡ０９で「ＮＯ」）、制御部１０４は処理をＳＡ０４に戻し、次の画像データを取得するための同期信号が送信されるのを待機する。撮影が終了される場合に（ＳＡ０９で「ＹＥＳ」）、制御部１０４は処理を終了する。これに代えて、制御部１０４は処理をＳＡ０３に戻し、次の撮影の開始を待機してもよい。この待機中も、図９のオフセット補正値の決定処理が繰り返し行われる。そのため、１／ｆノイズによるオフセット変動が常に補正された状態に維持される。
【００６０】
図１１を参照して、本実施形態の効果について説明する。図１１の各グラフの横軸は、Ａ／Ｄ変換器の出力値を示し、縦軸は各出力値におけるＩＮＬを示す。図１１（ａ）のグラフＧ１〜Ｇ４はそれぞれ、処理回路１０３＿１〜１０３＿４に含まれるＡ／Ｄ変換器２０５のＩＮＬ特性を示す。Ｒ１〜Ｒ４は、本実施形態で決定された各Ａ／Ｄ変換器の目標範囲の下限値を示す。図１１（ｂ）は、各Ａ／Ｄ変換器の目標範囲の下限値を重ねた状態の各Ａ／Ｄ変換器のＩＮＬ特性を示す。本実施形態では、複数のＡ／Ｄ変換器の目標範囲をＡ／Ｄ変換器ごとに個別に決定しているので、複数のＡ／Ｄ変換器のＩＮＬ特性のばらつきが低減される。
【００６１】
また、画素データの読出しを行わない間に、所定の間隔で、オフセット補正値の決定処理が行われるので、マルチプレクサ２０２、増幅器２０４およびＡ／Ｄ変換器２０５で発生する１/ｆノイズによるオフセット変動を常に補正可能である。
【００６２】
上述の実施形態では、制御部１０４は、半導体基板１０２の画素の読み出し動作中に、オフセット補正値の決定処理を停止した。これに代えて、制御部１０４は、所定のラインの画素の読出しが終了してから、制御信号ＣＬＫＶを立ち上げて次のラインを選択し、制御信号ＨＳＴをハイレベルの状態とするまでのラインブランキング時間にオフセット補正値の決定処理を行ってもよい。その場合、ライン単位でもオフセット補正値の決定処理が行われることにより、さらにアーチファクトを低減した画像を生成することが可能である。
【００６３】
上述の実施形態では、フラットパネルセンサ１０１の外部に設けられたマルチプレクサ２０２によって、画素信号と基準電圧Ｖｒｅｆとの供給の切り替えが行われた。これに代えて、各半導体基板１０２が、画素信号の供給と基準電圧の供給とを切り替える切り替え部を有してもよい。この場合に、マルチプレクサ２０２は省略可能である。
【００６４】
上記実施例では、Ａ／Ｄ変換器のＩＮＬ特性により発生する濃度段差が目立つ範囲を１ＬＳＢ〜１０００ＬＳＢとしたが、これに限らず、範囲を１０００ＬＳＢ以上としてもよいし、１０００ＬＳＢ以下としてもよい。また、本実施例では、１６ビットのＡ／Ｄ変換器であったが、これに限らず、１２ビットや１４ビットといった低い分解能のＡ／Ｄ変換器や、１８ビットや２０ビットといった高い分階能のＡ／Ｄ変換器にも適用可能である。
【００６５】
続いて、図１２を参照して、図７のＳＡ０１の処理の変形例について説明する。この変形例で、制御部１０４は、ＳＢ０９の実行後、処理をＳＢ０３に戻す。これによって、複数のＡ／Ｄ変換器のそれぞれの目標範囲がＳＢ０４の処理によって独立に決定される。この変形例は、各Ａ／Ｄ変換器のＩＮＬ特性が小さくなるように独立して目標範囲が設定されるので、結果として複数のＡ／Ｄ変換器のＩＮＬ特性のばらつきも低減する。
【符号の説明】
【００６６】
１００  放射線撮像装置、１０４  制御部、２０５  Ａ／Ｄ変換器
【図１】
2018014691.tif 000003
【図２】
2018014691.tif 000004
【図３】
2018014691.tif 000005
【図４】
2018014691.tif 000006
【図５】
2018014691.tif 000007
【図６】
2018014691.tif 000008
【図７】
2018014691.tif 000009
【図８】
2018014691.tif 000010
【図９】
2018014691.tif 000011
【図１０】
2018014691.tif 000012
【図１１】
2018014691.tif 000013
【図１２】
2018014691.tif 000014