(57)【要約】      （修正有）【課題】モータ駆動の集積回路及びモータ装置を提供する。【解決手段】モータ駆動の集積回路は、８ビットのマイクロ制御装置を有するむき出しダイを含むことができる。８ビットのマイクロ制御装置は０．１５μｍ半導体プロセスによって組み立てる。【選択図】図１
2018121512.tif 000002
【特許請求の範囲】
【請求項１】
モータ駆動の集積回路であって、
０．１５μｍ半導体プロセスによって組み立てた８ビットのマイクロ制御装置を有するむき出しダイを備えること、を特徴とするモータ駆動の集積回路。
【請求項２】
前記８ビットのマイクロ制御装置のシステムクロック信号の最高周波数は、５０ＭＨｚよりも大きい、請求項１に記載のモータ駆動の集積回路。
【請求項３】
前記８ビットのマイクロ制御装置のシステムクロック信号の最高周波数は、少なくとも８０ＭＨｚである、請求項１に記載のモータ駆動の集積回路。
【請求項４】
前記むき出しダイの面積の大きさは、１２ｍｍ2未満である、請求項１に記載のモータ駆動の集積回路。
【請求項５】
前記８ビットのマイクロ制御装置にシステムクロック信号を出力するクロック回路をさらに備え、前記モータ駆動の集積回路の電源オン期間中、クロック回路によって出力されるシステムクロック信号の周波数は、前記システムクロック信号の最高周波数の４分の１である、請求項１に記載のモータ駆動の集積回路。
【請求項６】
前記モータ駆動の集積回路の前記電源オン期間中、前記システムクロック信号の周波数は、２０ＭＨｚ〜３０ＭＨｚである、請求項５に記載のモータ駆動の集積回路。
【請求項７】
前記８ビットのマイクロ制御装置にシステムクロック信号を出力するクロック回路をさらに備え、前記モータ駆動の集積回路の電源オン期間中における前記システムクロック信号の周波数は、前記モータ駆動の集積回路の正常な動作状態中におけるシステムクロック信号の周波数とは異なる、請求項１に記載のモータ駆動の集積回路。
【請求項８】
前記電源オン期間中の前記システムクロック信号は、前記クロック回路の特定のクロック信号で除する、請求項７に記載のモータ駆動の集積回路。
【請求項９】
ＲＣ発振器を有するクロック回路をさらに備え、前記ＲＣ発振器は、抵抗器ユニット及び／又はコンデンサユニットを備え、システムクロック信号の周波数は、前記抵抗器ユニットの抵抗及び／又はコンデンサユニットの電気容量を調整することによって調整される、請求項１に記載のモータ駆動の集積回路。
【請求項１０】
請求項１〜９の何れか１つに記載のモータ駆動の集積回路を備えること、を特徴とするモータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
[0002]  この開示は、回路技術の分野に関する。特に、本開示は、モータを駆動するためのモータ駆動の集積回路、及びモータ装置に関する。
【背景技術】
【０００２】
[0003]  モータは、電磁誘導法則に基づきエネルギ転換を達成するための電磁気装置であり、今日モータは、家庭電化製品、動力工具、医療用具及び光工業設備で広く使用される。モータは、マイクロ制御装置によって制御され、８ビットのマイクロ制御装置は、クロック周波数が２０ＭＨｚ〜５０ＭＨｚのように低く、低いクロック周波数はモータのためのリアルタイム制御を満たすことができない。１６ビットのマイクロ制御装置は、モータのためのリアルタイム制御を、高いコストで満たすことができる。
【発明の概要】
【０００３】
[0004]  モータ駆動の集積回路は、８ビットのマイクロ制御装置を有するむき出しダイを含むことができる。８ビットのマイクロ制御装置は、０．１５μｍ半導体プロセスによって組み立てる。
【０００４】
[0005]  ８ビットのマイクロ制御装置のシステムクロック信号の最高周波数は、５０ＭＨｚよりも大きいことが好ましい。
【０００５】
[0006]  ８ビットのマイクロ制御装置のシステムクロック信号の最高周波数は、少なくとも８０ＭＨｚであることが好ましい。
【０００６】
[0007]  むき出しダイの面積の大きさは、１２ｍｍ2未満であることが好ましい。
【０００７】
[0008]  むき出しダイの面積の大きさは、１０ｍｍ2未満であることが好ましい。
【０００８】
[0009]  モータ駆動の集積回路は、８ビットのマイクロ制御装置にシステムクロック信号を出力するクロック回路をさらに備えることが好ましい。モータ駆動の集積回路の電源オン期間中、クロック回路によって出力されるシステムクロック信号の周波数は、システムクロック信号の最高周波数の４分の１である。
【０００９】
[0010]  モータ駆動の集積回路の電源オン期間中、システムクロック信号の周波数は、２０ＭＨｚ〜３０ＭＨｚであることが好ましい。
【００１０】
[0011]  モータ駆動の集積回路は、８ビットのマイクロ制御装置にシステムクロック信号を出力するクロック回路をさらに備えることが好ましい。モータ駆動の集積回路の電源オン期間中におけるシステムクロック信号の周波数は、モータ駆動の集積回路の正常な動作状態中におけるシステムクロック信号の周波数とは異なる。
【００１１】
[0012]  電源オン期間中のシステムクロック信号は、クロック回路の特定のクロック信号で除することが好ましい。
【００１２】
[0013]  モータ駆動の集積回路は、ＲＣ発振器を有するクロック回路をさらに備えることが好ましい。ＲＣ発振器は、少なくとも一組の補償抵抗器を有する抵抗器ユニットを備え、システムクロック信号の周波数は、抵抗器ユニットの抵抗を調整することによって焼成される。
【００１３】
[0014]  モータ駆動の集積回路は、ＲＣ発振器を有するクロック回路をさらに備え、ＲＣ発振器は、抵抗器ユニット及び／又はコンデンサユニットを備え、システムクロック信号の周波数は、抵抗器ユニットの抵抗及び／又はコンデンサユニットの電気容量を調整することによって調整されることが好ましい。
【００１４】
[0015]  モータ駆動の集積回路は、ＲＣ発振器を有するクロック回路をさらに備え、ＲＣ発振器は、少なくとも一組の補償抵抗器を備えることが好ましい。各組の補償抵抗器は、正の温度係数抵抗器と、正の温度係数抵抗器と直列に結合された負の温度係数抵抗器とを備える。
【００１５】
[0016]  正の温度係数抵抗器は、Ｎ＋ diff w/o シリサイド、Ｐ＋ poly w/i シリサイド、Ｐ＋ diff w/o シリサイド、Ｐ＋ diff w/i シリサイド、Ｎ＋ poly w/i シリサイド、Ｎ＋ diff w/i シリサイドの少なくとも１つで作ることが好ましい。
【００１６】
[0017]  負の温度係数抵抗器は、Ｐ＋ poly w/o シリサイド及びＮ＋ poly w/o シリサイドの少なくとも１つで作ることが好ましい。
【００１７】
[0018]  モータ装置は、上述したモータ駆動の集積回路を備える。
【００１８】
[0020]  以下に、本発明の好ましい実施形態が、添付図面の各図を参照して、ほんの一例として説明される。各図において、２つ以上の図に現われる同一の構造、要素又は部品には、それらが現われる全ての図で全般に同じ参照符号が付される。各図に示す構成部品及び機能の寸法は、全般に表現の便宜及び明確性のために選ばれ、必ずしも一定の縮尺で示さない。各図を以下に列挙する。
【図面の簡単な説明】
【００１９】
【図１】本開示の１つの実施形態によるモータ装置のブロック図である。
【図２】図１のインバータの回路図及びモータ巻線を示す図である。
【図３】図１のホールセンサの波形図である。
【図４】１つの実施形態による、論理選択回路を介してタイマに結合されたモータ駆動の集積回路におけるＣＰＵのブロック図である。
【図５】１つの実施形態による、抵抗器ユニットを有するＲＣ発振器のブロック図である。
【図６】図５の抵抗器ユニットの回路図である。
【図７】別の実施形態によるＲＣ発振器のブロック図である。
【図８】別の実施形態によるＲＣ発振器のブロック図である。
【発明を実施するための形態】
【００２０】
[0028]  以下に、本開示の具体的な実施形態が図面と併せて詳しく説明され、その結果本開示の技術的解決策及び他の有益な効果は明らかである。図面は、参照及び説明のためにのみ与えられ、本開示を限定するために用いないことを理解されたい。図面中に示す寸法は、明確な説明を容易にするのみであり、比例する関係に限定されない。 
【００２１】
[0029]  図１は、１つの実施形態によるモータ装置１００を示す。モータ装置１００は、モータ３０、モータ駆動の集積回路１０、及びインバータ２０を含むことができる。実施形態では、モータ３０は、ブラシレス直流電動機（ＢＬＤＣ）又は永久磁石同期モータ（ＰＭＳＭ）とすることができる。モータ３０は、ステータと、ステータ内に回転可能に収容されたロータとを含むことができる。ステータは、ステータコアと、ステータコアの周りに巻き付けたステータ巻線とを含むことができる。ステータコアは、純鉄、鋳鉄、鋳鋼、電炉鋼、ケイ素鋼のような軟磁性材料で作ることができる。ロータは複数の永久磁石を含むことができる。
【００２２】
[0030]  実施形態では、モータ３０は三相ＢＬＤＣとすることができる。ステータコアは、Ｕ、Ｖ及びＷの符号を付した三相を含むことができる。三相Ｕ、Ｖ及びＷの一端は、インバータ２０に電気的に結合され、三相Ｕ、Ｖ及びＷの他端は、中性点に電気的に結合される。実施形態では、ステータ巻線はＹ形に接続される。別の実施形態では、ステータ巻線は、三角形状に接続することができる。
【００２３】
[0031]  実施形態では、インバータ２０は、三相のブリッジインバータとすることができる。インバータ２０は、６つの半導体スイッチを含むことができる。Ｕ相巻線は、上側スイッチＵＨと下側スイッチＵＬとの間のノードに電気的に結合される。Ｖ相巻線は、上側スイッチＶＨと下側スイッチＶＬとの間のノードに電気的に結合される。Ｗ相巻線は、上側スイッチＷＨと下側スイッチＷＬとの間のノードに電気的に結合される。モータ駆動の集積回路１０は、ＰＷＭ信号のような駆動信号をインバータ２０に出力する。各スイッチは、制御信号により制御されてスイッチオン及びスイッチオフする。各ブリッジ中の２つのスイッチは連動し、すなわち各ブリッジでは１つのスイッチのみがオンすることができる。実施形態では、各スイッチはＭＯＳＦＥＴとすることができる。別の実施形態では、各スイッチは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、又はＢＪＴから選ぶことができる。
【００２４】
[0032]  別の実施形態では、モータ３０は、単相、二相又は多相のＢＬＤＣとすることができる。
【００２５】
[0033]  モータ３０は、ロータの位置を感知するために位置センサをさらに含むことができる。実施形態では、モータ３０は、それぞれ、Ｈ１、Ｈ２及びＨ３の符号を付した３つのホールセンサを含むことができる。３つのホールセンサＨ１、Ｈ２及びＨ３は、ロータの円周方向にて１２０度の電気角で配置される。別の実施形態中において、３つのホールセンサＨ１、Ｈ２、Ｈ３は、今度はロータの円周方向に沿って６０度のような他の電気角で配置することができる。ホールセンサＨ１、Ｈ２及びＨ３は、ホールセンサＨ１、Ｈ２及びＨ３を通る磁束の方向に応じて論理ハイレベル又はローレベルの磁極検出信号を出力し、磁極検出信号の各エッジは、ロータの極性の変化を示す。
【００２６】
[0034]  モータ駆動の集積回路２０は、ハウジングと、ハウジング内に配置された半導体基体と、ハウジングから延びる複数の入出力（Ｉ／Ｏ）インタフェースとを含むことができる。モータ駆動の集積回路２０は、中央処理装置（ＣＰＵ）１１５、メモリ１３０、多重時間プログラム可能な（ＭＴＰ）メモリ１２０、タイマ１５０、シフタ１６０、ＰＷＭ出力ユニット１２５、過電流比較器１８０、複数の位置比較器１９０、複数の演算増幅器１９５、第１のフィルタ１８２、第２のフィルタ１９２、アナログデジタル変換器（ＡＤＣ）１７０、及びクロック回路３００を含むことができる。ＰＷＭ出力ユニット１２５、過電流比較器１８０、複数の位置比較器１９０、複数の増幅器１９５、ＡＤＣ１７０は、入出力インタフェースに電気的に結合される。実施形態では、ＣＰＵ１１５は、８ビットの単一チップマイクロコントローラ（ＳＣＭ）とすることができ、ＳＣＭの動作周波数は８０ＭＨｚとすることができる。
【００２７】
[0035]  ＣＰＵ１１５は、バスによってメモリ１３０、ＭＴＰメモリ１２０、シフタ１６０、タイマ１５０、ＰＷＭ出力ユニット１２５、第１のフィルタ１８２、第２のフィルタ１９２、及びＡＤＣ１７０に電気的に結合される。
【００２８】
[0036]  ＣＰＵ１１５は、モータ装置１００の中央管理センタである。メモリ１３０は、ＣＰＵ１１５の演算データを一時的に保存することができる。ＭＴＰメモリ１２０は、モータ装置１００のコンフィギュレーションデータ、及びモータ装置１００の複数の駆動のプログラムを保存することができる。
【００２９】
[0037]  モータ駆動の集積回路２０は、３つの位置比較器１９０を含むことができる。各位置比較器は、ロータの位置を表示する磁極検出信号を受信することができる。各位置比較器は、磁極検出信号を基準値と比較し、比較結果信号を出力することができる。３つの位置比較器１９０の出力端は、第２のフィルタ１９２を介してＣＰＵ１１５に電気的に結合される。ロータ極位置は、３つのホールセンサにより出力される磁極検出信号に応じてＣＰＵ１１５によって得る。実施形態では、磁極検出信号は、３６０度の電気周波間で０１１、００１、１０１、１００、１１０及び０１０として表示される。ＣＰＵ１１５は、ＰＷＭ出力ユニット１２５を制御して、モータ３０を駆動するための駆動信号を出力させる。３つの磁極検出信号が０１１であるとき、ＣＰＵ１１５は、ＰＷＭ出力ユニット１２５を制御して、上側スイッチＵＨ及び下側スイッチＷＬをオンするための駆動信号を出力させる。実施形態では、望ましい検出信号は方形波である。
【００３０】
[0038]  別の実施形態では、位置センサは省略することができる。ＣＰＵは、センサレスの方法によってロータ位置を得ることができる。モータ３０が回転するとき、ステータ巻線に逆起電力が発生する。ロータ位置は、逆起電力と位置比較器１９０とのゼロ交差を検出することによって得ることができる。
【００３１】
[0039]  複数の演算増幅器１９５は、ＰＭＳＭの現場重視制御（ＦＯＣ）で使用することができる。実施形態では、複数の演算増幅器１９５は、三相の巻線のうち二相の巻線の電流を同時に集め、次いで、それらを増幅してアナログデジタル変換器１７０に送り、変換の結果に応じて別の相を計算する。中央処理装置１１５は、各相巻線の電流に基づくパーク（Park）正及び負の変換によって、モータの回転速度を得る。実施形態では、演算増幅器１９５によって獲得した電流は正弦波であり、演算増幅器１９５によって獲得した電流は他の波形にできることを理解されたい。
【００３２】
[0040]  複数の演算増幅器１９５の出力端は、アナログデジタル変換器１７０に電気的に結合される。アナログデジタル変換器１７０は、サンプルホールド回路１７２及びアナログデジタルユニット１７４を含む。アナログデジタルユニット１７４は、演算増幅器１９５によって出力されるアナログ信号をデジタル信号に変換することができる。サンプルホールド回路１７２は、アナログデジタルユニット１７４の精度を保証するように構成される。
【００３３】
[0041]  ＰＷＭ出力ユニット１２５は、複数の出力端を含むことができる。実施形態では、ＰＷＭ出力ユニット１２５は、６つの出力端を含むことができる。各出力端は、インバータ２０の１つの半導体スイッチに電気的に結合される。ＰＷＭ出力ユニット１２５は、ＣＰＵ１１５により制御されて、インバータ２０の半導体スイッチをオン又はオフするための駆動信号を出力する。
【００３４】
[0042]  過電流比較器１８０の一方の入力端は、モータ３０の動作電流を表示する検出信号を受信し、過電流比較器１８０の他方の入力端は、基準値ＶＲＥＦを受信する。過電流比較器１８０の出力端は、第１のフィルタ１８２を介してＰＷＭ出力ユニット１２５及びＣＰＵ１１５に電気的に結合される。
【００３５】
[0043]  クロック回路３００は、モータ駆動の集積回路１０のために安定システムクロックを設けるように構成される。実施形態では、クロック回路３００は、ＲＣ発振器３０１を含むことができる。図５に示すように、ＲＣ発振器３０１は、抵抗器ユニット３１０、コンデンサＣ、比較器３２０及び電気スイッチ３３０を含むことができる。抵抗器ユニット３１０及びコンデンサＣは、電源Ｖ１とアース端子との間に直列に結合される。抵抗器ユニット３１０とコンデンサＣとの間のノードは、比較器３２０の非反転入力端子に結合される。比較器３２０の反転入力端子は、基準電圧Ｖ２を受け取る。電気スイッチ３３０は、比較器３２０の反転入力端子とアース端子との間に結合される。電気スイッチ３３０の制御端子は、比較器３２０の出力端子に電気的に結合される。コンデンサＣは、抵抗器ユニット３１０を介して電源Ｖ１によって充電される。コンデンサＣの両端の電圧が基準電圧Ｖ２を超えるとき、比較器３２０はひっくり返され、電気スイッチ３３０は、オンしてコンデンサＣを放電する。コンデンサＣの両端の電圧が基準電圧Ｖ２よりも低いとき、電気スイッチ３３０は、オフしてコンデンサ３を再び充電する。所定周波数を持つシステムクロック信号は、コンデンサＣを交互に充電及び放電することによって、比較器３２０の出力端子によって出力される。モータ駆動の集積回路１０内のＲＣ発振器３０１は、各図に示した形態に限定されず、あらゆる他の公知のＲＣ発振器を使用することができる。
【００３６】
[0044]  ＲＣ発振器３０１のシステムクロック信号の周波数ｆは、公式
2018121512.tif 000003
で決定され、式中Ｒは、抵抗器ユニット３１０の抵抗であり、Ｃは、コンデンサＣの電気容量である。システムクロック信号の周波数は、抵抗器ユニット３１０の抵抗を変化させることによって変更可能である。実施形態では、システムクロック信号の最高周波数は、５０ＭＨｚよりも大きく、少なくとも８０ＭＨｚである。
【００３７】
[0045]  図６を参照すると、抵抗器ユニット３１０は、少なくとも一組の補償抵抗器３１２を含むことができる。実施形態では、抵抗器３１０は、８組の補償抵抗器３１２を含むことができる。各組の補償抵抗器３１２は、正の温度補償係数を持つ第１の抵抗器Ｒ１と、負の温度補償係数を持つ第２の抵抗器Ｒ２とを含むことができる。抵抗器ユニット３１０は、７つの選択スイッチＱ１〜Ｑ７をさらに含むことができる。８組の補償抵抗器３１２は、第１のノードＡと第２のノードＢとの間に直列に結合される。第１のノードＡは電源１に結合され、第２のノードはコンデンサＣに結合される。各選択スイッチは、一組の補償抵抗器３１２を除き、一組の補償抵抗器３１２と並列に結合される。
【００３８】
[0046]  実施形態では、選択スイッチＱ１〜Ｑ７は、Ｎ型金属酸化膜半導体（ＮＭＯＳ）トランジスタである。各々の選択スイッチＱ１〜Ｑ７のゲートに制御信号が入力される。各々の選択スイッチＱ１〜Ｑ７のドレイン及びソースは、各々の補償抵抗器３１２の２つの端部に接続される。選択スイッチＱ１〜Ｑ７にハイレベルの制御信号が入力されると、選択スイッチＱ１〜Ｑ７はオンし、オンした選択スイッチに対応する補償抵抗器３１２が短絡する。選択スイッチＱ１〜Ｑ７に低レベルの制御信号が入力されると、選択スイッチＱ１〜Ｑ７はオフし、オフした選択スイッチ対応する補償抵抗器が導通する。選択スイッチＱ１からＱ７に出力された制御信号のレベルを制御することによって、導通する補償抵抗器３１２を選択することができ、結果としてＲＣ発振器３０１は、周波数が異なるシステムクロック信号を出力する。上記公式から分かるように、ＲＣ発振器３０１中のより大きな抵抗及びシステムクロック信号中のより低い周波数を達成することができる。
【００３９】
[0047]  第１の抵抗器Ｒ１及び第２の抵抗器Ｒ２の各抵抗は、モータ駆動の集積回路１０の動作中に、温度変化により互いに実質的にずれる。各組の補償抵抗器３１２の抵抗は、実質的に一定である。抵抗器の温度係数は、抵抗器の材料によって決まる。第１の抵抗器Ｒ１及び第２の抵抗器Ｒ２の材料は、室温にて公称抵抗値を持つ抵抗に応じて選択される。
【００４０】
[0048]  実施形態では、負の温度係数を持つ第２の抵抗器Ｒ２は、Ｐ＋ poly w/o シリサイド及びＮ＋ poly w/o シリサイドから選ぶことができる。正の温度係数を持つ第１の抵抗器Ｒ１は、Ｎ＋ diff w/o シリサイド、Ｐ＋ poly w/i シリサイド、Ｐ＋ diff w/o シリサイド、Ｐ＋ diff w/i シリサイド、Ｎ＋ poly w/i シリサイド、Ｎ＋ diff w/i シリサイドから選ぶことができる。
【００４１】
[0049]  実施形態では、正及び負の温度係数を持つ各抵抗器の公称値の合計は、各組の補償抵抗器３１２の抵抗と等しい、すなわちＲ’＝Ｒ１＋Ｒ２である。正の温度係数を持つ第１の抵抗器Ｒ１の抵抗（Ｒ１）と、一次温度係数（ＴＣ１）Ｋ１との積（Ｒ１*Ｋ１）は、負の温度係数を持つ第２の抵抗器Ｒ２の抵抗（Ｒ２）と一次温度係数Ｋ２との積（Ｒ２*Ｋ２）に等しい。組の補償抵抗器３１２の抵抗がＲ’であるとき、第１の抵抗器Ｒ１の抵抗がＲ１であり、第２の抵抗器Ｒ２の抵抗がＲ２であり、正の温度係数を持つ抵抗器の一次温度係数がＫ１であり、負の温度係数を持つ抵抗器の一次温度係数がＫ２である。実施形態では、抵抗器の二次温度係数は実質的に一定である。一組の補償抵抗器３１２の抵抗Ｒ’が５Ｋオームである場合、温度係数−１及び４Ｋオームを持つ負の温度係数抵抗器、並びに温度係数−４及び１Ｋオームを持つ正の温度係数抵抗器が選択されて、直列に接続することができる。
【００４２】
[0050]  実施形態では、コンデンサＣは、金属絶縁体金属コンデンサとすることができる。第１の抵抗器Ｒ１はＮ＋ diff w/o シリサイド抵抗器であり、第２の抵抗器Ｒ２はＰ＋ poly w/i シリサイド抵抗器である。第１の抵抗器Ｒ１の温度係数の絶対値が第２の抵抗器Ｒ２の温度係数の絶対値よりも大きいとき、より詳しくは、第１の抵抗器Ｒ１の温度係数及び第２の抵抗器Ｒ２の温度係数の絶対値の比が１０未満であるとき、ＲＣ発振器のシステムクロック信号の周波数は、−４０℃から＋８５℃までは実質的に変化せず、周波数の変化変動は２％未満である。実施形態では、正の温度係数及び負の温度係数の二次温度係数が、１Ｅ−６／°Ｃ未満である。実施形態では、Ｎ＋ diff w/o シリサイド抵抗器Ｒ１は、一次温度係数が１．４６Ｅ−３／℃であり、二次温度係数が５．５７Ｅ−７／℃であり、Ｐ＋ poly w/i シリサイド抵抗器Ｒ２は、一次温度係数が１．６８Ｅ−４／℃であり、二次温度係数が７．０４Ｅ−７／℃である。
【００４３】
[0051]  ８ビットのマイクロプロセッサは、２０ＭＨｚ〜５０ＭＨｚのような低周波で通常動作する。低周波の８ビットのマイクロプロセッサは、モータ制御のためのリアルタイム要求を満たすことができず、リアルタイムモータ駆動チップは、少なくとも１６ビットのマイクロプロセッサにて高コストで通常使用される。実施形態では、モータ駆動の集積回路は、動作周波数が高い（例えば８０ＭＨｚ）０．１５μｍ半導体プロセスを用いて組み立て、それによりモータ制御のための処理速度が改善され、リアルタイム要求が満たされる。他方、８ビットマイクロプロセッサは、コストを大幅に下げることができ、０．１５μｍプロセスは、むき出しダイの面積の大きさを１２ｍｍ2未満、好ましくは１０ｍｍ2未満に減らすことができる。実施形態では、むき出し面積の大きさは８ｍｍ2〜９ｍｍ2である。対照的に、０．２５μｍプロセスの場合、動作周波数は５０ＭＨｚ未満であり、０．３５μｍプロセスの場合、クロック周波数は２０ＭＨｚ〜３０ＭＨｚであり、ダイ面積が比例的に増加する。
【００４４】
[005]  モータ装置１００が給電され又はリセットされると、ＣＰＵ１１５は、まず起動転送プログラムを実行し、多重時間プログラム可能なメモリ１２０からの全てのプログラムコードをメモリ１３０にコピーする。多重時間プログラム可能なメモリ１２０は、モータコンフィギュレーションデータ及びモータ駆動のプログラムを保存する。実施形態では、コンフィギュレーションデータ及びモータ駆動のプログラムは、多重時間プログラム可能なメモリ１２０に保存することができる。フラッシュメモリ、特に大規模製造と比較して、多重時間プログラム可能なメモリ１２０は、コストを下げることができる。実施形態では、多重時間プログラム可能なメモリ１２０の容量は３２ＫＢである。別の実施形態では、多重時間プログラム可能なメモリ１２０の容量は、４８ＫＢ、６４ＫＢとすることができる。メモリ１３０の容量は４８ＫＢであり、メモリ１３０の容量は、多重時間プログラム可能なメモリ１２０の容量よりも大きい。実施形態では、メモリ１３０はランダムアクセスメモリ（ＲＡＭ）とすることができる。メモリ１３０は、動作周波数が多重時間プログラム可能なメモリ１２０よりも高いので、ＭＴＰ１３０の全てのプログラムコードはメモリにコピーされ、モータ駆動の集積回路１０は、低コストで動作周波数を加速する。
【００４５】
[0053]  モータ駆動の集積回路の電源オン期間では、クロック回路３００はより低い周波数システムクロックを供給し、それによりモータ駆動の集積回路は低周波で動作する。次いで、モータ駆動の集積回路は高周波動作に切り変わり、こうして電源オン期間中のモータ駆動の集積回路の崩壊の可能性を回避することができる。実施形態では、モータ駆動の集積回路は、正常な動作状態では８０ＭＨｚを持つシステムクロックで動作することができる。システムクロック周波数は、電源オン期間中は３０ＭＨｚ以下である。１つの実施形態では、電源オン期間中に、クロック回路３００は、システムクロック信号の最高周波数の４分の１、即ち周波数が２０ＭＨｚであるシステムクロック信号を出力する。
【００４６】
[0054]  システムクロック周波数の調整は、選択スイッチＱ１〜Ｑ７を設定することによって達成できる。電源オン期間中、７つの選択スイッチＱ１〜Ｑ７はオフし、８組の補償抵抗器３１２は導通し、低周波のシステムクロックが達成される。正常な動作状態中に、一部の選択スイッチＱ１〜Ｑ７はオンし、残部の選択スイッチＱ１〜Ｑ７はオフし、特定周波数のシステムクロックが達成される。実施形態では、システムクロックの周波数は、図５及び図６に示す、ＲＣ発振器３０１に接続された補償抵抗器３１２の抵抗を調整することによって調整され、別の実施形態では、システムクロックの周波数は、ＲＣ発振器の電気容量を個々に調整することによって、又はＲＣ発振器の抵抗及び電気容量を調整することによっても調整可能であり、ＲＣ発振器は、例えば図７に示すＲＣ発振器７００及び図８に示すＲＣ発振器８００を参照する。
【００４７】
[0055]  図７に示すように、ＲＣ発振器７００は、比較器７１０、複数の抵抗器Ｒ７１、Ｒ７５〜Ｒ７７、コンデンサＣ７１、並びに２つの電気スイッチＳ７１及びＴ７１を含むことができる。電源Ｖ１は、抵抗器Ｒ７５及びＲ７６を介して接地される。抵抗器Ｒ７５とＲ７６との間のノードが、比較器７１０の非反転入力端子に電気的に結合される。比較器７１０は、特定の周波数を持つシステムクロック信号を出力する。比較器７１０の出力端子は、抵抗器Ｒ７７を介して比較器７１０の非反転入力端子に電気的に結合される。比較器７１０の出力端子と比較器７１０の反転入力端子との間に、複数の抵抗器分岐が並列に接続され、各抵抗器分岐は、直列に接続された抵抗器Ｒ７１及び電気スイッチＳ７１を含むことができる。比較器７１０の出力端子とアース端子との間に、複数のコンデンサ分岐が並列に接続され、各コンデンサ分岐は、コンデンサＣ７１及び電気スイッチＴ７１を含むことができる。システムクロック信号の周波数は、複数の抵抗器分岐の抵抗及び／又は複数のコンデンサ分岐の電気容量を調整することによって調整可能である。
【００４８】
[0056]  図８では、ＲＣ発振器８００は３つのノットゲート８１０、８２０及び８３０、コンデンサＣ８１、複数の抵抗器Ｒ８１、Ｒ８２、Ｒ８１０及びＲ８２０、並びに２つの電気スイッチＳ８１０及びＳ８２０を含むことができる。ノットゲート８１０、８２０及び８３０は直列に結合される。ノットゲート８３０の出力端子は、ノットゲート８１０の入力端子に結合される。ノットゲート８２０と８３０との間のノードが、コンデンサＣ８１を介して抵抗器Ｒ８１とＲ８２との間のノードに電気的に結合される。抵抗器Ｒ８２の２つの端部に複数の抵抗器分岐が並列に結合され、各抵抗器分岐は、抵抗器Ｒ８２０及び電気スイッチＳ８２０を直列に含むことができる。システムクロック信号の周波数は、複数の抵抗器分岐の抵抗を調整することによって調整可能である。
【００４９】
[0057]  別の実施形態では、モータ駆動集積回路１０は、ＬＣ発振器を含むことができる。システムクロック信号の周波数は、ＬＣ発振器によって出力されるクロック周波数を調整することによって調整可能である。別の実施形態では、システムクロック信号の周波数は、外部の水晶発振器によって出力されるクロック周波数で除し又はこれを乗ずることによって調整可能である。ホールセンサＨ１、Ｈ２及びＨ３は、それぞれ、３つの位置比較器１９０に３つの磁極検出信号を出力する。図３に示すように、３つの磁極検出信号は、電気角１２０度だけ相互に異なる。位置比較器１９０が磁極検出信号のレベル推移、即ち上昇エッジ又は降下エッジを得ると、位置比較器１９０は、タイマ１５０にタイミング割込信号を出力する。
【００５０】
[0058]  第１の位置比較器が上昇エッジＨ１ａを得て、第１の位置比較器は、タイマ１５０にタイミング割込信号を出力し、タイマ１５０は時間ｔ０を記録する。降下エッジＨ３ｂのような次のエッジが発生すると、第３の位置比較器は、タイマ１５０にタイミング割込信号を出力し、タイマ１５０は時間ｔ１を記録する。ＣＰＵ１１５は、ｔ０とｔ１との間の時間差Δｔを介してモータ３０の回転速度を得る。
【００５１】
[0059]  時間ｔ１が記録された後、タイマ１５０は、時間ｔ０を消去し、時間ｔ０として時間ｔ１を記録する。上昇エッジＨ２ａのような次のエッジが発生すると、第２の比較器は、タイマ１５０にタイミング割込信号を出力する。ＣＰＵ１１５は、ｔ０とｔ１との間の時間差Δｔを介してモータの回転速度を得る。次いで、モータの回転速度は、上昇エッジＨ２ａと降下エッジＨ１ｂとの間の時間差を計算することによって以下のように得る。モータ走行段階では、ＣＰＵ１１５は、隣接する２つのエッジごとの時間差によってモータの回転速度を計算し、これによりモータの動作条件を決定する。
【００５２】
[0060]  実施形態では、隣接するエッジの時間差のみならず、ホール信号の隣接するエッジ又は隣接する上昇及び降下エッジを検出できる時間差も、必要に応じて検出可能である。別の実施形態では、位置比較器１９０は、中央処理装置１１５及びタイマ１５０に結合された論理選択回路１９３に電気的に接続される。論理選択回路１９３は、中央処理装置１１５の設定値に応じて、１つのホール信号の２つの隣接するエッジ、１つのホール信号の２つの隣接する上昇エッジ、１つのホール信号の２つの隣接する降下エッジ、２つのホール信号の２つの隣接するエッジ、２つのホール信号の２つの隣接する上昇エッジ、又は２つのホール信号の２つの隣接する降下エッジを選択する。タイマ１５０は、論理選択回路１９３によって選択された２つのエッジに応じて計時するように制御される。
【００５３】
[0061]  各位置比較器は、割込制御装置につながることが必要である。実施形態では、位置比較器１９０は、タイマ１５０に直接結合され、又は論理選択回路１９３を介してタイマ１５０に結合される。割込制御装置は省略することができる。タイマ１５０は、各ホール信号のエッジに応答して数を数え、サンプリング周波数が速い。より速いサンプリング、より良い動的応答が得られることは明らかである。モータは、より滑らかに動作し、速度変動を減少することができる。論理選択回路は、モータ駆動の集積回路１０に設けて、異なるエッジを選択してモータの回転速度を計算することができ、結果としてモータ駆動の集積回路１０は、異なるモータ装置に適合してモータの多用途性を改善することができる。
【００５４】
[0062]  モータ駆動の集積回路１０は、シフタ１６０をさらに含むことができる。実施形態では、シフタ１６０はバレルシフタとすることができる。シフタ１６０は、掛算及び割算のような複数のやり方で、単一のサイクルにてシフト動作ビットを行なうことができる。例えば、全ての動作がＣＰＵ１１５によって行なわれる場合、システムの動作は速度が遅くなり、掛算及び割算のような動作がシフタ１６０によって行なわれると、シフト動作はより速くなる。ソフト動作がＣＰＵ１１５によって行なわれないとき、ＣＰＵ１１５は、他の動作を行なうために解除することができ、モータ駆動の集積回路１０全体の効率が上昇することができる。
【００５５】
[0063]  モータの動作中に、過電流比較器１８０は、モータの動作電流を表す検出信号を受信する。実施形態では、サンプリング抵抗器Ｒがインバータ２０及び接地に結合される。モータの動作電流は、サンプリング抵抗器Ｒによってサンプリング電圧に変換される。過電流比較器１８０は、サンプリング電圧を受け取り、サンプリング電圧を基準値ＶＲＥＦと比較する。サンプリング電圧が基準値ＶＲＥＦよりも高いとき、モータに過電流が発生し、過電流比較器１８０は、ＰＷＭ出力ユニット１２５に過電流防止信号を出力する。ＰＷＭ出力ユニット１２５は、過電流防止信号に応じて過電流防止モードに入ることができる。こうして、モータに過電流が発生するとき、過電流比較器１８０は、ＰＷＭ出力ユニット１２５を直接制御して過電流防止モードに入れ、ＰＷＭ出力ユニット１２５は、モータの過電流に素早く応答して、モータを素早くかつ効率的に保護することができる。別の実施形態では、過電流比較器１８０は、過電流防止信号を中央処理装置１１５に出力し、次いで中央処理装置１１５は、ＰＷＭ出力ユニット１２５を制御して、過電流防止モードに入れる。
【００５６】
[0064]  ＰＷＭ出力ユニット１２５が過電流防止モードに入ると、ＰＷＭ出力ユニット１２５は、次の動作、すなわち例えば、インバータ２０への駆動信号の出力を停止すること、インバータ２０に出力される駆動信号のデューティを低下させること、インバータ２０への駆動信号の出力を停止し、プリセット時間遅れの後に駆動信号を出力するようにリセットすることの１つを実行することができる。過電流防止モードにおける特定の動作は、モータ応用例のデザイン要件又は環境に応じて実行することができる。
【００５７】
[0065]  第１のフィルタ１８２は、過電流比較器１８０、ＰＷＭ出力ユニット１２５及び中央処理装置１１５の間に結合される。第１のフィルタ１８２は、過電流防止信号を所定の様式でサンプリングするように構成できる。所定の様式は、第１のフィルタ１８２が過電流保護信号を所定のサイクルで所定回数だけサンプリングし、第１のフィルタ１８２が過電流保護信号を２つのサイクルでサンプリングするような様式である。第１のフィルタ１８２は、過電流がサンプル値に応じて発生したかどうかを決定する。第１のフィルタ１８２は、異常信号を除去するように構成される。第２のフィルタ１９２は、同様の機能を有するので重ねて説明しない。実施形態では、第１のフィルタ１８２及び第２のフィルタ１９２はグリッチフィルタである。
【００５８】
[0066]  別の実施形態では、モータ駆動の集積回路１０は、割込制御装置１４０を含むことができる。モータに過電流が発生すると、過電流比較器は、割込制御装置１４０及びＰＷＭ出力ユニット１２５に過電流防止信号を同時に出力する。割込制御装置１４０は、ＣＰＵ１１５に割込信号を送り、ＣＰＵ１１５は、割込信号に基づきディスプレイ、アラームなどのような外部機器を制御して、モータ３０が故障状態であることを示す。
【００５９】
[0067]  実施形態では、過電流比較器１８０は、モータ駆動の集積回路１０内に一体化され、それにより先行技術と比較して使用する電子部品の数が減少し、モータ制御回路の外形寸法が縮小する。モータ駆動の集積回路は、低い電力消費及び高い信頼度で作動することができる。
【００６０】
[0068]  実施形態によるモータ装置１００は、ポンプ、ファン、家庭電化製品、車両などの１つとすることができる応用装置に応用可能である。家庭電化製品は、洗浄機、皿洗い機、レンジフード、排気ファンなどにすることができる。
【００６１】
[0069]  本出願の明細書及び請求項において、動詞「備える（comprise）」、「含む（include）」、「含む（contain）」及び「有する（have）」、並びにそれらの派生語の各々は、記述した特徴の存在を具体化するために包括的な意味で使用され、追加の品目の存在を排除しない。
【００６２】
[0070]  本発明の所定の複数の特徴は、明瞭さのために個別の実施形態の文脈に記載されるが、これらは、単一の実施形態に組み合せて設けても良いことを認識されたい。反対に、簡潔さのために単一の実施形態の文脈に記載された本発明の様々な特徴は、別個に又は任意の適切な副結合で設けることもできる。
【００６３】
[0071]  上述した実施形態は、ほんの一例として提示され、当業者には、添付した請求項によって規定される本発明の範囲から逸脱しない他の様々な修正が明らかである。
【符号の説明】
【００６４】
１０  モータ駆動の集積回路
２０  インバータ
３０  モータ
１００  モータ装置
１１５  中央処理装置
１２０  多重時間プログラム可能なメモリ
１２５  ＰＷＭ出力ユニット
１３０  メモリ
１４０  割込制御装置
１５０  タイマ
１６０  シフタ
１７０  アナログデジタル変換器
１７２  サンプルホールド回路
１７４  アナログデジタルユニット
１８０  過電流比較器
１８２  第１のフィルタ
１９０  位置比較器
１９２  第２のフィルタ
１９５  演算増幅器
３００  クロック回路
【図１】
2018121512.tif 000004
【図２】
2018121512.tif 000005
【図３】
2018121512.tif 000006
【図４】
2018121512.tif 000007
【図５】
2018121512.tif 000008
【図６】
2018121512.tif 000009
【図７】
2018121512.tif 000010
【図８】
2018121512.tif 000011
【外国語明細書】
2018121512000001.pdf