(57)【要約】【課題】画素の微細化に伴い分離領域の上方に広がって分布する不純物に起因する転送トランジスタの特性低下を抑制することが可能な固体撮像素子及び固体撮像素子の製造方法を得る。【解決手段】固体撮像素子の転送トランジスタのドレイン領域を囲むように形成され、第１導電型の不純物濃度がドレイン領域よりも低い第１導電型のカウンタードープ領域と、固体撮像素子の出力部は、複数のトランジスタのチャネル領域の下方の深い領域に形成されて第２導電型の不純物濃度がウェル領域よりも高い第２導電型の分離領域とを有し、カウンタードープ領域の下面の深さ位置が埋め込みチャネル領域の下面の深さ位置よりも深くなっている。【選択図】図３
2018014409.tif 000002
【特許請求の範囲】
【請求項１】
入射光を光電変換して生じた電荷を蓄積する光電変換部と、前記光電変換部から浮遊拡散部へ前記電荷を転送するＭＯＳ型の転送トランジスタと、前記浮遊拡散部に転送された前記電荷の量に応じた信号を出力する出力部とを、第２導電型のウェル領域に配した画素を備える固体撮像素子であって、
前記ウェル領域の第１半導体領域において、
前記転送トランジスタの第１導電型のドレイン領域の下方の深い領域に形成され、第２導電型の不純物濃度が前記ウェル領域よりも高い第２導電型の第１分離領域と、
前記第１半導体領域の上面から前記光電変換部の第１導電型の不純物濃度がピークとなる深さ位置までの領域に、前記ドレイン領域を囲むように形成され、第１導電型の不純物濃度が前記ドレイン領域よりも低い第１導電型のカウンタードープ領域とを有し、
平面視において前記第１半導体領域と直交する方向に延びる第２半導体領域において、
前記出力部が有する複数のトランジスタのチャネル領域に形成された第１導電型の埋め込みチャネル領域と、
前記埋め込みチャネル領域の下方の深い領域に形成され、第２導電型の不純物濃度が前記ウェル領域よりも高い第２導電型の第２分離領域とを有し、
前記カウンタードープ領域の下面の深さ位置が、前記埋め込みチャネル領域の下面の深さ位置よりも深いことを特徴とする固体撮像素子。
【請求項２】
前記転送トランジスタは、前記光電変換部と前記ドレイン領域の間のチャネル領域の上方に、絶縁膜を介して形成されたゲート電極を更に有し、
前記カウンタードープ領域が、平面視において前記ゲート電極と一部重なっている
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記第１半導体領域の前記第１分離領域の上方において、深さが浅くなるほど第２導電型の不純物濃度が高くなっている第３分離領域を更に有し、
前記第２半導体領域の前記第２分離領域の上方において、深さが浅くなるほど第２導電型の不純物濃度が高くなっている第４分離領域を更に有する
ことを特徴とする請求項１又は２に記載の固体撮像素子。
【請求項４】
前記複数のトランジスタは、
前記浮遊拡散部に転送された前記電荷の量に応じた信号を出力する増幅トランジスタと、
前記浮遊拡散部に転送された前記電荷をリセットするリセットトランジスタと、
前記増幅トランジスタが出力する信号を列信号線に出力する選択トランジスタと、
を含む
ことを特徴とする請求項１から３のいずれか１項に記載の固体撮像素子。
【請求項５】
前記光電変換部は、第１光電変換部及び第２光電変換部を含み、
前記転送トランジスタは、前記ドレイン領域を共用する第１転送トランジスタ及び第２転送トランジスタを含み、前記第１転送トランジスタは前記第１光電変換部から前記浮遊拡散部へ前記電荷を転送し、前記第２転送トランジスタは前記第２光電変換部から前記浮遊拡散部へ前記電荷を転送し、
前記第１転送トランジスタ及び前記第２転送トランジスタは、前記光電変換部と前記ドレイン領域の間のチャネル領域の上方に、絶縁膜を介して形成された第１ゲート電極及び第２ゲート電極をそれぞれ有し、
前記ドレイン領域は、平面視における前記第１ゲート電極と前記第２ゲート電極との間に延長部を有している
ことを特徴とする請求項１から４のいずれか１項に記載の固体撮像素子。
【請求項６】
前記延長部の下面の深さ位置が、前記ドレイン領域の下面の深さ位置よりも浅い
ことを特徴とする請求項５に記載の固体撮像素子。
【請求項７】
前記光電変換部は、第１光電変換部及び第３光電変換部を含み、
前記転送トランジスタは、前記ドレイン領域を共用する第１転送トランジスタ及び第３転送トランジスタを含み、前記第１転送トランジスタは前記第１光電変換部から前記浮遊拡散部へ前記電荷を転送し、前記第３転送トランジスタは前記第３光電変換部から前記浮遊拡散部へ前記電荷を転送し、
前記第１光電変換部と前記第３光電変換部とは、平面視において、前記ドレイン領域を通る線を対称軸として互いに線対称に配置されている
ことを特徴とする請求項１から６のいずれか１項に記載の固体撮像素子。
【請求項８】
隣接する画素との境界部に形成された画素分離部を更に有し、前記画素分離部が、前記ドレイン領域及び前記カウンタードープ領域と接していない
ことを特徴とする請求項７に記載の固体撮像素子。
【請求項９】
入射光を光電変換して生じた電荷を蓄積する光電変換部と、前記光電変換部から浮遊拡散部へ前記電荷を転送するＭＯＳ型の転送トランジスタと、前記浮遊拡散部に転送された前記電荷の量に応じた信号を出力する出力部とを、第２導電型のウェル領域に配した画素を備える固体撮像素子の製造方法であって、
前記ウェル領域の第１半導体領域の深い領域に、第２導電型の不純物濃度が前記ウェル領域よりも高い第２導電型の第１分離領域を形成するステップと、
前記第１半導体領域の上面から前記光電変換部の第１導電型の不純物濃度がピークとなる深さ位置までの前記第１半導体領域に、第１導電型の不純物を注入し、第１導電型のカウンタードープ領域を形成するステップと、
前記カウンタードープ領域に、第１導電型の不純物濃度が前記カウンタードープ領域よりも高い第１導電型のドレイン領域を形成するステップと、
平面視において前記第１半導体領域と直交する方向に延びる第２半導体領域の深い領域に、第２導電型の不純物濃度が前記ウェル領域よりも高い第２導電型の第２分離領域を形成するステップと、
前記第２分離領域の上方に、複数のトランジスタを形成するとともに、前記複数のトランジスタのチャネル領域に、第１導電型の埋め込みチャネル領域を形成するステップと、
を有し、
前記カウンタードープ領域を形成するステップと、前記埋め込みチャネル領域を形成するステップとが、異なるフォトマスクを用いて行われることを特徴とする固体撮像素子の製造方法。
【請求項１０】
前記第１分離領域を形成するステップと、前記第２分離領域を形成するステップとが、異なるフォトマスクを用いて行われる
ことを特徴とする請求項９に記載の固体撮像素子の製造方法。
【請求項１１】
前記第１分離領域を形成するステップと、前記カウンタードープ領域を形成するステップとが、同一のフォトマスクを用いて行われ、
前記第２分離領域を形成するステップと、前記埋め込みチャネル領域を形成するステップとが、同一のフォトマスクを用いて行われる
ことを特徴とする請求項１０に記載の固体撮像素子の製造方法。
【請求項１２】
請求項１から８のいずれか１項に記載の固体撮像素子と、
前記固体撮像素子から出力される信号を処理する信号処理部と、
を備えることを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子に関するものであり、より詳細には、画素内において信号電荷を転送する転送トランジスタの特性向上に関するものである。
【背景技術】
【０００２】
デジタルスチルカメラやデジタルカムコーダーに用いられる固体撮像素子において、画素の微細化が進んでいる。特許文献１では、微細化に伴って増加する画素間の電荷の混合（クロストーク）を抑制するために、画素の周囲の半導体領域の下方の深い領域に、光電変換素子から信号電荷がリークする際の障壁となる分離領域を設けている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−９１３６７号公報
【特許文献２】特開２０１１−４０５４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術には以下のような課題が存在する。
分離領域を形成する際には、注入する不純物がレジストの側壁等に衝突してエネルギーを失い、分離領域の上方の半導体領域において不純物濃度が高くなってしまういわゆるレジスト近接効果が発生することが知られている（例えば、特許文献２参照）。特に、固体撮像素子の微細化に伴って隣接する画素間の距離が短くなると、トランジスタ等が配される半導体領域の面積も小さくなるため、レジスト近接効果による影響が無視できなくなる。
【０００５】
特許文献１では、分離領域を、転送トランジスタ等が配される半導体領域の下方の深い領域に設けている。このため、レジスト近接効果によって分離領域の上方に広がって分布する不純物に起因するポテンシャル障壁により、転送トランジスタの閾値がばらついて、転送トランジスタの転送特性が低下してしまうという課題があった。
【課題を解決するための手段】
【０００６】
本発明に係る固体撮像素子は、入射光を光電変換して生じた電荷を蓄積する光電変換部と、光電変換部から浮遊拡散部へ電荷を転送するＭＯＳ型の転送トランジスタと、浮遊拡散部に転送された電荷の量に応じた信号を出力する出力部とを、第２導電型のウェル領域に配した画素を備える固体撮像素子であって、ウェル領域の第１半導体領域において、転送トランジスタの第１導電型のドレイン領域の下方の深い領域に形成され、第２導電型の不純物濃度がウェル領域よりも高い第２導電型の第１分離領域と、第１半導体領域の上面から光電変換部の第１導電型の不純物濃度がピークとなる深さ位置までの領域に、ドレイン領域を囲むように形成され、第１導電型の不純物濃度がドレイン領域よりも低い第１導電型のカウンタードープ領域とを有し、平面視において第１半導体領域と直交する方向に延びる第２半導体領域において、出力部が有する複数のトランジスタのチャネル領域に形成された第１導電型の埋め込みチャネル領域と、埋め込みチャネル領域の下方の深い領域に形成され、第２導電型の不純物濃度がウェル領域よりも高い第２導電型の第２分離領域とを有し、カウンタードープ領域の下面の深さ位置が、埋め込みチャネル領域の下面の深さ位置よりも深いことを特徴とする。
【０００７】
また、本発明に係る固体撮像素子の製造方法は、入射光を光電変換して生じた電荷を蓄積する光電変換部と、光電変換部から浮遊拡散部へ電荷を転送するＭＯＳ型の転送トランジスタと、浮遊拡散部に転送された電荷の量に応じた信号を出力する出力部とを、第２導電型のウェル領域に配した画素を備える固体撮像素子の製造方法であって、ウェル領域の第１半導体領域の深い領域に、第２導電型の不純物濃度がウェル領域よりも高い第２導電型の第１分離領域を形成するステップと、第１半導体領域の上面から光電変換部の第１導電型の不純物濃度がピークとなる深さ位置までの第１半導体領域に、第１導電型の不純物を注入し、第１導電型のカウンタードープ領域を形成するステップと、カウンタードープ領域に、第１導電型の不純物濃度がカウンタードープ領域よりも高い第１導電型のドレイン領域を形成するステップと、平面視において第１半導体領域と直交する方向に延びる第２半導体領域の深い領域に、第２導電型の不純物濃度がウェル領域よりも高い第２導電型の第２分離領域を形成するステップと、第２分離領域の上方に、複数のトランジスタを形成するとともに、複数のトランジスタのチャネル領域に、第１導電型の埋め込みチャネル領域を形成するステップと、を有し、カウンタードープ領域を形成するステップと、埋め込みチャネル領域を形成するステップとが、異なるフォトマスクを用いて行われることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、画素の微細化に伴い分離領域の上方に広がって分布する不純物に起因する転送トランジスタの特性低下を抑制することが可能な固体撮像素子及び固体撮像素子の製造方法を得ることができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態に係る固体撮像素子における画素の等価回路を示す概略図である。
【図２】第１実施形態に係る固体撮像素子における画素の一部のレイアウトを示す概略図である。
【図３】第１実施形態に係る固体撮像素子における転送トランジスタの断面を示す第１の概略図である。
【図４】第１実施形態に係る固体撮像素子の分離領域における深さ方向のｐ型の不純物濃度分布を示す図である。
【図５】第１実施形態に係る固体撮像素子における転送トランジスタの断面を示す第２の概略図である。
【図６】第２実施形態に係る固体撮像素子における画素の等価回路を示す概略図である。
【図７】第２実施形態に係る固体撮像素子における画素の一部のレイアウトを示す概略図である。
【図８】第２実施形態に係る固体撮像素子における画素の断面を示す概略図である。
【図９】第３実施形態に係る固体撮像素子における画素の等価回路を示す概略図である。
【図１０】第３実施形態に係る固体撮像素子における画素の一部のレイアウトを示す概略図である。
【図１１】第３実施形態に係る固体撮像素子における画素の断面を示す概略図である。
【図１２】第４実施形態に係る撮像システムの構成例を示すブロック図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について図面を用いて説明する。なお、本発明は以下の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において適宜変更可能である。また、以下で説明する図面において、同じ機能を有するものは同一の符号を付し、その説明を省略又は簡潔にすることもある。
【００１１】
（第１実施形態）
図１〜図５を参照しながら、第１実施形態に係る固体撮像素子について説明する。図１は、第１実施形態に係る固体撮像素子における画素１の等価回路を示す概略図である。
【００１２】
図１に示す本実施形態の画素１は、光電変換部ＰＤ、転送トランジスタＴＸ、増幅トランジスタＳＦ、リセットトランジスタＲＥＳ、及び選択トランジスタＳＥＬを有する。転送トランジスタＴＸ、リセットトランジスタＲＥＳ、及び選択トランジスタＳＥＬは、不図示の垂直走査回路が出力する制御信号により制御される。本実施形態の画素１は、少なくとも光電変換部ＰＤ及び転送トランジスタＴＸを有していればよく、その他のトランジスタについては省略されることもある。以下の説明において、増幅トランジスタＳＦ、選択トランジスタＳＥＬ、リセットトランジスタＲＥＳを併せて出力部と称することがある。
【００１３】
光電変換部ＰＤは入射光を光電変換するとともに、光電変換によって生じた電子及び正孔のうちの電子を蓄積する。画素１の出力部は光電変換部ＰＤに蓄積された電子の電荷量に応じた画素信号を出力する。なお、光電変換によって生じた電子及び正孔のうちの正孔を蓄積するように光電変換部ＰＤを構成し、蓄積された正孔の電荷量に応じた画素信号を出力するように出力部を構成してもよい。
【００１４】
転送トランジスタＴＸは、光電変換部ＰＤが蓄積している信号電荷を浮遊拡散部ＦＤへ転送する。ここで浮遊拡散部ＦＤ（Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ）とは、転送トランジスタＴＸのドレイン、増幅トランジスタＳＦのゲート、及びリセットトランジスタＲＥＳのソースの３つの端子の接続点に形成される浮遊容量のことをいう。浮遊拡散部ＦＤは、光電変換部ＰＤから転送された信号電荷を保持する。
【００１５】
増幅トランジスタＳＦは、浮遊拡散部ＦＤに転送された信号電荷の量に応じた信号を出力する。選択トランジスタＳＥＬは、増幅トランジスタＳＦが出力する信号を列信号線１３へ出力する。リセットトランジスタＲＥＳは、浮遊拡散部ＦＤに転送された信号電荷をリセットする。列信号線１３の一端には、不図示の電流源が接続されており、増幅トランジスタＳＦ、不図示の電流源、及び列信号線１３が、画素１のソースフォロワ（Ｓｏｕｒｃｅ  Ｆｏｌｌｏｗｅｒ）回路を構成している。これらのトランジスタ、及び光電変換部ＰＤには、接地電位等の基準電位が供給される。また、増幅トランジスタＳＦのドレイン端子及びリセットトランジスタＲＥＳのドレイン端子には、電位Ｖｄｄが供給される。
【００１６】
図２は、第１実施形態に係る固体撮像素子における画素１の一部のレイアウト（平面図）を示す概略図である。図２には２行×２列で構成される４つの画素１を示しているが、実際の固体撮像素子はより多くの行及び列を有している。以下の説明では、１つの画素１が１つの光電変換部ＰＤを有することを想定するが、このような構成に限定されるものではなく、後の第２〜第３実施形態で説明するように、１つの画素１が複数の光電変換部ＰＤを有していてもよい。
【００１７】
画素１の光電変換部ＰＤの周囲には、光電変換部ＰＤの一辺に沿って第１方向に延びる第１半導体領域１１と、第１方向と直交する第２方向に延びる第２半導体領域１２が設けられている。第１半導体領域１１には、転送トランジスタＴＸのドレイン領域ｄＴＸが形成されている。また、光電変換部ＰＤと転送トランジスタＴＸのドレイン領域ｄＴＸとの間の領域を覆うように、転送トランジスタＴＸのゲート電極ｇＴＸが形成されている。また、第２半導体領域１２には、増幅トランジスタＳＦのゲート電極ｇＳＦ、リセットトランジスタＲＥＳのゲート電極ｇＲＥＳ、及び選択トランジスタＳＥＬのゲート電極ｇＳＥＬが形成されている。
【００１８】
図１で説明したように、浮遊拡散部ＦＤは、転送トランジスタＴＸのドレイン領域ｄＴＸ、増幅トランジスタＳＦのゲート電極ｇＳＦ、及びリセットトランジスタＲＥＳのソース端子に接続されている。また、列信号線１３は、選択トランジスタＳＥＬのソース端子に接続されている。また、電位Ｖｄｄは、増幅トランジスタＳＦのドレイン端子及びリセットトランジスタＲＥＳのドレイン端子に接続されている。
【００１９】
図３は、第１実施形態に係る固体撮像素子における画素１の断面を示す概略図であって、図２に示す平面図におけるＸ１−Ｙ１線に沿った断面を示している。画素１の隣接する画素との境界部には、画素間の電気的な干渉を防止するための画素分離部１０４が形成されている。画素分離部１０４は、例えばＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）分離、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）分離、ｐ型拡散層分離等により形成される。
【００２０】
画素１のｐ型のウェル領域１００には、ｎ型領域１０１及びｐ型領域１０２を有する光電変換部ＰＤが形成される。また、ウェル領域１００の第１半導体領域１１の上面には、ＭＯＳ型の転送トランジスタＴＸのドレイン領域ｄＴＸが形成される。前述のように、転送トランジスタＴＸのドレイン領域ｄＴＸは、コンタクト１０５を介して浮遊拡散部ＦＤと電気的に接続されている。光電変換部ＰＤのｎ型領域１０１とドレイン領域ｄＴＸとの間のチャネル領域の上方には、不図示の絶縁膜を介して転送トランジスタＴＸのゲート電極ｇＴＸが形成される。ここで、チャネル領域とはトランジスタが動作している時にチャネルが形成され得る領域をいう。
【００２１】
光電変換部ＰＤのｐ型領域１０２の上方には不図示のカラーフィルタ、マイクロレンズ等が形成される。図３の上方から入射した光は、光電変換部ＰＤにおいて光電変換され、生じた信号電荷は光電変換部ＰＤのｎ型領域１０１に蓄積される。光電変換部ＰＤに蓄積された信号電荷は、転送トランジスタＴＸのゲート電極ｇＴＸがオンされると、浮遊拡散部ＦＤへ転送される。
【００２２】
第１半導体領域１１の深い領域には、隣接する画素１の光電変換部ＰＤへリークする信号電荷の障壁となるｐ型の第１分離領域１１１が形成される。第１分離領域１１１は、例えばイオン注入により、ウェル領域１００にホウ素を注入して形成される。第１分離領域１１１のｐ型の不純物濃度は、ウェル領域１００のｐ型の不純物濃度よりも高くなっている。
【００２３】
第１半導体領域１１の深い領域にイオンを注入して第１分離領域１１１を形成する際には、注入するイオンの入射角がイオンビームの特性によりばらついてしまう場合がある。微細パターンを形成する際に斜めに入射されるイオンの一部は、高アスペクト比のフォトレジストの開口端を通過したり、フォトレジストの側壁で反射したりし、所定の注入エネルギーよりもエネルギーを損失した状態で半導体基板に進入する。このようなエネルギーを損失したイオンは所望の深さに達せず、第１分離領域１１１の上方に分布する。第３分離領域１１２は、このようないわゆるレジスト近接効果によって、第１分離領域１１１を形成する際に、第１分離領域１１１の上方に副次的に形成される。
【００２４】
図４は、第１実施形態に係る固体撮像素子の分離領域における深さ方向のｐ型の不純物濃度分布を示す図である。第１分離領域１１１におけるｐ型の不純物濃度は、注入イオンの射影飛程近傍にピークを持つガウシアンに近い分布である。他方、第３分離領域１１２の不純物濃度は、レジスト近接効果により、深さが浅くなるほどｐ型の不純物濃度が高くなる分布となっている。
【００２５】
近年の固体撮像素子の微細化に伴い、隣接する画素間の距離が短くなり、転送トランジスタＴＸのドレイン領域ｄＴＸが配される第１分離領域１１１の幅も狭くなって、レジスト近接効果による影響が無視できなくなっている。特に、第３分離領域１１２が、光電変換部ＰＤのｎ型領域１０１やゲート電極ｇＴＸの直下の領域にまで広がると、ｎ型領域１０１とゲート電極ｇＴＸとの間にｐ型の不純物によるポテンシャル障壁が生じる。この結果、例えば、転送トランジスタＴＸの閾値が上昇して、光電変換部ＰＤが蓄積している信号電荷を浮遊拡散部ＦＤへ転送することが困難となってしまう。
【００２６】
そこで、本実施形態の転送トランジスタＴＸは、図３に示すように、ドレイン領域ｄＴＸと第３分離領域１１２の間に、レジスト近接効果によるｐ型の不純物濃度を相殺するように形成されたｎ型のカウンタードープ領域１１３を有している。カウンタードープ領域１１３は、レジスト近接効果によってｐ型の不純物濃度が高くなった領域に、例えばヒ素をイオン注入して形成される。カウンタードープ領域１１３のｎ型の不純物濃度は、ドレイン領域ｄＴＸのｎ型の不純物濃度よりも低い。このような構成により、光電変換部ＰＤのｎ型領域１０１とゲート電極ｇＴＸの間にポテンシャル障壁が生じることが抑制されるので、画素１の微細化に伴う転送トランジスタＴＸの転送特性の低下を抑制することができる。
【００２７】
本実施形態では、図３に示すように、カウンタードープ領域１１３の下面の深さ位置を、光電変換部ＰＤのｎ型の不純物濃度がピークとなる深さ位置と同程度としている。これにより、第３分離領域１１２が、光電変換部ＰＤのｎ型領域１０１にまで広がることを抑制できる。また、カウンタードープ領域１１３は、平面視においてゲート電極ｇＴＸと一部重なっており、ドレイン領域ｄＴＸを囲むように形成されている。これにより、第３分離領域１１２が、ゲート電極ｇＴＸの直下のチャネル領域にまで広がることを抑制できる。
【００２８】
この結果、第１分離領域１１１によって画素間のクロストークを抑制しつつ、カウンタードープ領域１１３によって転送トランジスタＴＸの転送特性の低下を抑制することができる。すなわち、画素間のクロストークの抑制と転送トランジスタＴＸの転送特性の低下の抑制とをバランスよく両立させることができる。
【００２９】
なお、カウンタードープ領域１１３は、必ずしも図３に示すような構成には限定されず、第１半導体領域１１の上面から光電変換部ＰＤのｐ型の不純物濃度がピークとなる深さ位置まで、ドレイン領域ｄＴＸを囲むように形成されていればよい。このような構成によれば、第３分離領域１１２が、光電変換部ＰＤやゲート電極ｇＴＸの直下のチャネル領域にまで広がることを抑制できるので、光電変換部ＰＤのｎ型領域１０１とゲート電極ｇＴＸの間にポテンシャル障壁が生じることを抑制できる。
【００３０】
図５は、第１実施形態に係る固体撮像素子における画素１の断面を示す概略図であって、図２に示す平面図におけるＸ２−Ｙ２線に沿った断面を示している。画素１の隣接する画素との境界部には、図３と同様に、画素間の電気的な干渉を防止するための画素分離部１０４が形成されている。
【００３１】
また、第２半導体領域１２の深い領域には、第１半導体領域１１と同様に、隣接する画素１の光電変換部ＰＤへリークする信号電荷の障壁となるｐ型の第２分離領域１２１が形成される。第２分離領域１２１は、例えばイオン注入により、ウェル領域１００にホウ素を注入して形成される。第２分離領域１２１のｐ型の不純物濃度は、ウェル領域１００のｐ型の不純物濃度よりも高くなっている。また、第４分離領域１２２は、第２分離領域１２１を形成する際に、レジスト近接効果によって副次的に形成される。
【００３２】
第２分離領域１２１及び第４分離領域１２２におけるｐ型の不純物濃度の分布は、図４に示す第１分離領域１１１及び第３分離領域１１２におけるｐ型の不純物濃度の分布と同様である。
【００３３】
ウェル領域１００の第２半導体領域１２の上面には、増幅トランジスタＳＦ、リセットトランジスタＲＥＳ、選択トランジスタＳＥＬが形成される。図５には、各トランジスタを構成する各領域を、各トランジスタの名称に「ｇ」（ゲート電極）、「ｃ」（埋め込みチャネル領域）、「ｓ」（ソース領域）、「ｄ」（ドレイン領域）等の接頭辞を付加して示している。例えば、増幅トランジスタＳＦのゲート電極は、「ｇＳＦ」と示している。これらの複数のトランジスタのゲート電極は、例えばポリシリコン（多結晶シリコン）により形成される。また、埋め込みチャネル領域、ソース領域及びドレイン領域は、第２半導体領域１２の上面に例えばヒ素を注入して形成される。
【００３４】
トランジスタのソース領域及びドレイン領域は、異なるトランジスタで共用されることがある。例えば図５では、増幅トランジスタＳＦのソース領域ｓＳＦと、選択トランジスタＳＥＬのドレイン領域ｄＳＥＬが共用されている。また、増幅トランジスタＳＦのドレイン領域ｄＳＦと、リセットトランジスタＲＥＳのドレイン領域ｄＲＥＳが共用されている。
【００３５】
浮遊拡散部ＦＤは、コンタクト１０５を介してリセットトランジスタＲＥＳのソース領域ｓＲＥＳに接続されるとともに、前述のように、増幅トランジスタＳＦのゲート電極ｇＳＦとも接続される。列信号線１３は、別のコンタクト１０５を介して選択トランジスタＳＥＬのソース領域ｓＳＥＬに接続される。また、電位Ｖｄｄは、別のコンタクト１０５を介して、増幅トランジスタＳＦのドレイン領域ｄＳＦ及びリセットトランジスタＲＥＳのドレイン領域ｄＲＥＳに接続される。
【００３６】
増幅トランジスタＳＦは、浮遊拡散部ＦＤが保持する信号電荷の量に応じた信号を出力する。選択トランジスタＳＥＬは、増幅トランジスタＳＦが出力する信号を列信号線１３に出力する。リセットトランジスタＲＥＳは、浮遊拡散部ＦＤが保持する信号電荷をリセットする。
【００３７】
本実施形態では、図３に示す第１分離領域１１１及びカウンタードープ領域１１３と、図５に示す第２分離領域１２１及び複数のトランジスタの埋め込みチャネル領域とを、異なるフォトマスクを用いて形成する。これにより、複数のトランジスタの埋め込みチャネル領域の深さとは独立に、カウンタードープ領域１１３をより深い領域にまで形成させることができる。例えば、第１半導体領域１１のカウンタードープ領域１１３の下面の深さ位置を、複数のトランジスタの埋め込みチャネル領域の深さ位置よりも深くして、光電変換部ＰＤのｎ型の不純物濃度がピークとなる深さ位置と同程度にまで深くすることができる。
【００３８】
また、本実施形態では、図３に示す第１分離領域１１１及びカウンタードープ領域１１３を、同一のフォトマスクを用いて第１半導体領域１１に形成する。また、図５に示す第２分離領域１２１及び複数のトランジスタの埋め込みチャネル領域を、同一のフォトマスクを用いて第２半導体領域１２に形成する。これにより、製造プロセスを簡素化できる。
【００３９】
以上のように、本実施形態の固体撮像素子は、第１半導体領域の上面から光電変換部の第１導電型の不純物濃度がピークとなる深さ位置までの第１半導体領域において、ドレイン領域を囲むように形成されたカウンタードープ領域を有している。そして、カウンタードープ領域の下面の深さ位置が、複数のトランジスタの埋め込みチャネル領域の下面の深さ位置よりも深くなっている。これにより、画素１の微細化に伴い分離領域の上方に広がって分布する不純物に起因する転送トランジスタの特性低下を抑制することが可能な固体撮像素子及び固体撮像素子の製造方法を得ることができる。
【００４０】
（第２実施形態）
次に、図６〜図８を参照しながら、第２実施形態に係る固体撮像素子について説明する。第１実施形態では、１つの画素１が１つの光電変換部ＰＤを有する構成について説明した。これに対し本実施形態では、１つの画素１が２つの光電変換部を有する構成について説明する。以下、第１実施形態と異なる構成を中心に説明する。
【００４１】
図６は、第２実施形態に係る固体撮像素子における画素１ｂの等価回路を示す概略図である。図６に示す本実施形態の画素１ｂは、２つの光電変換部ＰＤ１、ＰＤ２を有している点が図１に示す画素１と主に異なる。換言すると、本実施形態の画素１ｂは、２つの光電変換部ＰＤ１、ＰＤ２が１つの浮遊拡散部ＦＤを共用する構成を有している。
【００４２】
また、本実施形態の画素１ｂは、光電変換部ＰＤ１に生じた信号電荷を浮遊拡散部ＦＤへ転送する転送トランジスタＴＸ１と、光電変換部ＰＤ２に生じた信号電荷を浮遊拡散部ＦＤへ転送する転送トランジスタＴＸ２を有する。このような構成によれば、撮像用の信号電荷に加えて、撮像以外の用途に用いる信号電荷を蓄積することができる。撮像以外の信号とは、例えば、位相差検出方式による焦点検出用の信号、距離測定のための信号、異なる波長域の光を光電変換した信号等である。
【００４３】
図７は、第２実施形態に係る固体撮像素子における画素１ｂの一部のレイアウト（平面図）を示す概略図である。図７に示す本実施形態の画素１ｂは、図２に示した光電変換部ＰＤが、２つの光電変換部ＰＤ１、ＰＤ２に分割された構成を有している。光電変換部ＰＤ１、ＰＤ２と浮遊拡散部ＦＤとの間には、それぞれ転送トランジスタＴＸ１、ＴＸ２が形成される。図７には、転送トランジスタＴＸ１、ＴＸ２のゲート電極ｇＴＸ１、ｇＴＸ２を示している。ドレイン領域ｄＴＸは、転送トランジスタＴＸ１と転送トランジスタＴＸ２で共用される。
【００４４】
更に、本実施形態の転送トランジスタＴＸ１、ＴＸ２は、図７に示すように、共通のドレイン領域ｄＴＸにその延長部１０６を有している。延長部１０６は、平面視において、ゲート電極ｇＴＸ１とゲート電極ｇＴＸ２の間に形成される。このような構成により、転送トランジスタＴＸ１、ＴＸ２がオンした際に形成される実効チャネル長を短化することが可能となり、転送トランジスタＴＸ１、ＴＸ２の転送特性を向上させることができる。また、後述するように、光電変換部ＰＤ１、ＰＤ２のそれぞれから延長部１０６を介してドレイン領域ｄＴＸへリークする信号電荷の量が等しくなるので、リーク電荷によるノイズの影響が相殺されて焦点検出等の精度を向上させることができる。
【００４５】
図８は、第２実施形態に係る固体撮像素子における画素１ｂの断面を示す概略図であって、図７に示す平面図におけるＸ３−Ｙ３線に沿った断面を示している。
【００４６】
図７及び図８に示すカウンタードープ領域１１３は、平面視においてゲート電極ｇＴＸ１、ｇＴＸ２とほとんど重なっておらず、かつ、深い位置まで形成されているので、ゲート電極ｇＴＸ１、ｇＴＸ２による制御が及びにくくなっている。このため、光電変換部ＰＤ１、ＰＤ２に蓄積されている信号電荷は、画素１ｂ内においてポテンシャルが相対的に低くなっているカウンタードープ領域１１３へとリークしやすい。
【００４７】
一方で、光電変換部ＰＤ１、ＰＤ２が、例えば製造上のばらつき等によって、図７に示す第１方向にずれて形成された場合、光電変換部ＰＤ１、ＰＤ２の各々からカウンタードープ領域１１３までの距離が異なってしまう。この結果、光電変換部ＰＤ１、ＰＤ２の各々からカウンタードープ領域１１３へリークする信号電荷の量も異なってしまう。これにより、光電変換部ＰＤ１に生じた信号電荷と光電変換部ＰＤ２に生じた信号電荷を比較する際に、リーク電荷による影響が相殺されず、焦点検出等の精度が低下してしまう。
【００４８】
本実施形態では、共通のドレイン領域ｄＴＸに延長部１０６を有しているので、光電変換部ＰＤ１、ＰＤ２に蓄積されている信号電荷は、カウンタードープ領域１１３ではなく共通のドレイン領域ｄＴＸの延長部１０６へとリークする。光電変換部ＰＤ１、ＰＤ２の各々から延長部１０６までの距離は等しいので、光電変換部ＰＤ１、ＰＤ２の各々から延長部１０６を介してドレイン領域ｄＴＸへリークする信号電荷の量も等しくなる。この結果、リーク電荷による影響が相殺されて焦点検出等の精度を向上させることができる。
【００４９】
なお、図８では、平面視において延長部１０６とカウンタードープ領域１１３とが一部重なっているが、重なっていなくてもよい。また、図８では、延長部１０６の下面とカウンタードープ領域１１３の上面とが接触しているが、接触していなくてもよい。例えば、延長部１０６の下面の深さ位置を、ｄＴＸドレイン領域の下面の深さ位置よりも浅くすることによって、光電変換部ＰＤ１、ＰＤ２から延長部１０６へリークする信号電荷の量が大きくなりすぎないよう調整することができる。
【００５０】
以上のように、本実施形態の画素１ｂは、第１光電変換部（光電変換部ＰＤ１）及び第２光電変換部（光電変換部ＰＤ２）を有し、第１転送トランジスタ（転送トランジスタＴＸ１）及び第２転送トランジスタ（転送トランジスタＴＸ２）を有している。そして、共用されるドレイン領域ｄＴＸは、平面視における第１転送トランジスタの第１ゲート電極と第２転送トランジスタの第２ゲート電極との間に延長部１０６を有している。これにより、焦点検出等の精度を向上させることができる。
【００５１】
（第３実施形態）
次に、図９〜図１１を参照しながら、第３実施形態に係る固体撮像素子について説明する。本実施形態では、複数の光電変換部が、共通のドレイン領域ｄＴＸを通る対称軸に対して互いに線対称に配置される。以下、第２実施形態と異なる構成を中心に説明する。
【００５２】
図９は、第３実施形態に係る固体撮像素子における画素１ｃの等価回路を示す概略図である。図９に示す本実施形態の画素１ｃは、４つの光電変換部ＰＤ１〜ＰＤ４を有している点が図６に示す画素１ｂと主に異なる。換言すると、本実施形態の画素１ｃは、４つの光電変換部ＰＤ１〜ＰＤ４が１つの浮遊拡散部ＦＤを共用する構成を有している。また、本実施形態の画素１ｃは、光電変換部ＰＤ１〜ＰＤ４に生じた信号電荷を、浮遊拡散部ＦＤへそれぞれ転送する転送トランジスタＴＸ１〜ＴＸ４を有する。
【００５３】
図１０は、第３実施形態に係る固体撮像素子における画素１ｃの一部のレイアウト（平面図）を示す概略図である。図１０に示す本実施形態の画素１ｃでは、図７において第２方向に隣接する２つの画素１ｂが、１つの画素１ｃとして統合されている、あるいは第２方向に隣接する２つの画素１ｂを仮想的に１つの画素１ｃとして扱えるように構成されている。
【００５４】
この結果、本実施形態の画素１ｃは、４つの光電変換部ＰＤ１〜ＰＤ４を有している。光電変換部ＰＤ１及びＰＤ２と、光電変換部ＰＤ３及びＰＤ４とは、図１０に示すドレイン領域ｄＴＸを通る線を対称軸として互いに線対称に配置されている。また、光電変換部ＰＤ１〜ＰＤ４と浮遊拡散部ＦＤとの間には、転送トランジスタＴＸ１〜ＴＸ４がそれぞれ形成される。図１０には、転送トランジスタＴＸ１〜ＴＸ４のゲート電極ｇＴＸ１〜ｇＴＸ４を示している。ドレイン領域ｄＴＸは、転送トランジスタＴＸ１〜ＴＸ４で共用される。
【００５５】
図１１は、第３実施形態に係る固体撮像素子における画素１ｃの断面を示す概略図であって、図１０に示す平面図におけるＸ４−Ｙ４線に沿った断面を示している。ゲート電極ｇＴＸ１及びｇＴＸ２と、ゲート電極ｇＴＸ３及びｇＴＸ４とは、ドレイン領域ｄＴＸに対して互いに反対側に配置されている。
【００５６】
このような構成によれば、ドレイン領域ｄＴＸ及びカウンタードープ領域１１３が、画素１ｃの中央部に配置されるので、画素分離部１０４が、ドレイン領域ｄＴＸ及びカウンタードープ領域１１３と接さなくなる。これにより、例えば図８に示す画素分離部１０４とドレイン領域ｄＴＸの界面や、画素分離部１０４とカウンタードープ領域１１３との界面に生じた暗電子が、ドレイン領域ｄＴＸ及びカウンタードープ領域１１３へ流れることを抑制できる。そして、画素信号のＳＮ比を向上させることができる。
【００５７】
以上のように、本実施形態の画素１ｃは、第１光電変換部（光電変換部ＰＤ１）及び第３光電変換部（光電変換部ＰＤ３）を有し、第１転送トランジスタ（転送トランジスタＴＸ１）及び第３転送トランジスタ（転送トランジスタＴＸ３）を有している。そして、第１光電変換部と第３光電変換部とは、平面視において、共用されるドレイン領域ｄＴＸを通る線を対称軸として互いに線対称に配置されている。これにより、画素信号のＳＮ比を向上させることができる。
【００５８】
（第４実施形態）
次に、図１２を参照しながら、第４実施形態に係る撮像システム１２００について説明する。本実施形態の撮像システム１２００は、第１〜第３実施形態の固体撮像素子を備えるものであり、例えば、デジタルスチルカメラ、デジタルカムコーダー、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、撮像システム１２００には、レンズなどの光学系と固体撮像素子とを備えるカメラモジュールも含まれる。図１２には、撮像システム１２００の一例としてデジタルスチルカメラのブロック図を示す。図１２に示す撮像システム１２００は、レンズ保護バリア１２０６、レンズ１２０２、絞り１２０４、固体撮像素子１２０１、信号処理部１２０８を備える。また、タイミング発生部１２１０、全体制御・演算部１２１２、メモリ部１２１４、記録媒体制御Ｉ／Ｆ部１２１６、記録媒体１２２０、外部Ｉ／Ｆ部１２１８を備える。
【００５９】
レンズ保護バリア１２０６は、レンズ１２０２を保護する。レンズ１２０２は、被写体の光学像を固体撮像素子１２０１に結像させる。絞り１２０４は、レンズ１２０２を通った光量を可変する。固体撮像素子１２０１は、第１〜第３実施形態で説明した固体撮像素子であって、レンズ１２０２により結像された光学像を画像データに変換する。信号処理部１２０８は、固体撮像素子１２０１から出力された画像データに対して、各種の補正やデータ圧縮を行う。タイミング発生部１２１０は、固体撮像素子１２０１及び信号処理部１２０８に対して各種タイミング信号を出力する。全体制御・演算部１２１２は、デジタルスチルカメラ全体を制御する。メモリ部１２１４は、画像データを一時的に記憶する。記録媒体制御Ｉ／Ｆ部１２１６は、記録媒体１２２０の記録又は読み出しを行う。記録媒体１２２０は、画像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。外部Ｉ／Ｆ部１２１８は、外部コンピュータ等と通信する。
【００６０】
なお、タイミング信号は撮像システム１２００の外部から供給されてもよく、本実施形態の撮像システム１２００は、少なくとも固体撮像素子１２０１と、固体撮像素子１２０１から出力された撮像信号を処理する信号処理部１２０８とを備えていればよい。ＡＤ変換部は、固体撮像素子１２０１の半導体基板に設けられていてもよく、固体撮像素子１２０１の半導体基板とは別の半導体基板に設けられていてもよい。また、固体撮像素子１２０１と信号処理部１２０８とは、同一の半導体基板に形成されていてもよい。
【００６１】
（その他の実施形態）
なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、上述の実施形態では、トランジスタの多数キャリアの導電型（第１導電型）がｎ型であり、少数キャリアの導電型（第２導電型）がｐ型であることを想定したが、多数キャリアの導電型と少数キャリアの導電型とが逆であってもよい。また、上述の各実施形態は、組み合わせて適用することも可能である。
【符号の説明】
【００６２】
１、１ｂ、１ｃ：画素
１１          ：第１半導体領域
１２          ：第２半導体領域
１３          ：列信号線
１００        ：ウェル領域
１０１        ：ｎ型領域
１０２        ：ｐ型領域
１０４        ：画素分離部
１０５        ：コンタクト
１０６        ：延長部
１１１        ：第１分離領域
１１２        ：第３分離領域
１２１        ：第２分離領域
１２２        ：第４分離領域
１１３        ：カウンタードープ領域
ＰＤ          ：光電変換部
ＦＤ          ：浮遊拡散部
ＲＥＳ        ：リセットトランジスタ
ＳＥＬ        ：選択トランジスタ
ＳＦ          ：増幅トランジスタ
ＴＸ          ：転送トランジスタ
【図１】
2018014409.tif 000003
【図２】
2018014409.tif 000004
【図３】
2018014409.tif 000005
【図４】
2018014409.tif 000006
【図５】
2018014409.tif 000007
【図６】
2018014409.tif 000008
【図７】
2018014409.tif 000009
【図８】
2018014409.tif 000010
【図９】
2018014409.tif 000011
【図１０】
2018014409.tif 000012
【図１１】
2018014409.tif 000013
【図１２】
2018014409.tif 000014