(57)【要約】【課題】サブスレッショルド係数を低く抑えながら高いドレイン電流を得ることができる半導体装置を提供する。【解決手段】ソース半導体領域１０２及びドレイン半導体領域１０３と、ソース半導体領域１０２とドレイン半導体領域１０３との間のチャネル半導体領域１０１と、が含まれる。チャネル半導体領域１０１は、層状物質又は線状物質の第１の半導体を含み、ソース半導体領域１０２は、ｐ型の第２の半導体を含み、第１の半導体の伝導帯の下端及び第２の半導体の価電子帯の上端が波数空間中で同一の点にあり、ソース半導体領域１０２からチャネル半導体領域１０１へのキャリアの移動がバンド間トンネル効果により生じる。【選択図】図１
2018014359.tif 000002
【特許請求の範囲】
【請求項１】
ソース半導体領域及びドレイン半導体領域と、
前記ソース半導体領域と前記ドレイン半導体領域との間のチャネル半導体領域と、
を有し、
前記チャネル半導体領域は、層状物質又は線状物質の第１の半導体を含み、
前記ソース半導体領域は、ｐ型の第２の半導体を含み、
前記第１の半導体の伝導帯の下端及び前記第２の半導体の価電子帯の上端が波数空間中で同一の点にあり、
前記ソース半導体領域から前記チャネル半導体領域へのキャリアの移動がバンド間トンネル効果により生じることを有することを特徴とする半導体装置。
【請求項２】
ソース半導体領域及びドレイン半導体領域と、
前記ソース半導体領域と前記ドレイン半導体領域との間のチャネル半導体領域と、
を有し、
前記チャネル半導体領域は、層状物質又は線状物質の第１の半導体を含み、
前記ソース半導体領域は、ｎ型の第２の半導体を含み、
前記第１の半導体の価電子帯の上端及び前記第２の半導体の伝導帯の下端が波数空間中で同一の点にあり、
前記ソース半導体領域から前記チャネル半導体領域へのキャリアの移動がバンド間トンネル効果により生じることを有することを特徴とする半導体装置。
【請求項３】
前記第２の半導体は層状物質又は線状物質を含むことを特徴とする請求項１又は２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
近年、消費電力が低いトランジスタとして、バンド間トンネル効果を動作原理とするトンネル電界効果トランジスタ（ＴＦＥＴ）が注目されている。ＴＦＥＴでは、ゲート電圧変化に対するドレイン電流変化が大きい。例えば、トランジスタのサブスレッショルド領域においてドレイン電流を１桁増加させるのに必要なゲート電圧変化と定義されるサブスレッショルド係数（subthreshold slope：ＳＳ）が６０ｍＶ未満のＴＦＥＴもある。なお、ＭＯＳＦＥＴのＳＳは原理的に６０ｍＶ以上である。従来のＴＦＥＴとしては、ソース及びチャネルにバルクＳｉを用いたもの、及び、ソースにｐ型のバルクＧｅを用い、チャネルに２原子層ＭｏＳ2を用いたものが例示される。消費電力の低減の観点から、チャネルに層状物質半導体が用いられた後者が好ましい。
【０００３】
しかしながら、従来のＴＦＥＴでは、ＳＳを低く抑えながら高いドレイン電流を得ることが困難である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１５９２５２号公報
【非特許文献】
【０００５】
【非特許文献１】D. Sarkar et al., nature 526, 91 (2015)
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、サブスレッショルド係数を低く抑えながら高いドレイン電流を得ることができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
半導体装置の一態様には、ソース半導体領域及びドレイン半導体領域と、前記ソース半導体領域と前記ドレイン半導体領域との間のチャネル半導体領域と、が含まれる。前記チャネル半導体領域は、層状物質又は線状物質の第１の半導体を含み、前記ソース半導体領域は、ｐ型の第２の半導体を含み、前記第１の半導体の伝導帯の下端及び前記第２の半導体の価電子帯の上端が波数空間中で同一の点にあり、前記ソース半導体領域から前記チャネル半導体領域へのキャリアの移動がバンド間トンネル効果により生じる。
【０００８】
半導体装置の他の一態様には、ソース半導体領域及びドレイン半導体領域と、前記ソース半導体領域と前記ドレイン半導体領域との間のチャネル半導体領域と、が含まれる。前記チャネル半導体領域は、層状物質又は線状物質の第１の半導体を含み、前記ソース半導体領域は、ｎ型の第２の半導体を含み、前記第１の半導体の価電子帯の上端及び前記第２の半導体の伝導帯の下端が波数空間中で同一の点にあり、前記ソース半導体領域から前記チャネル半導体領域へのキャリアの移動がバンド間トンネル効果により生じる。
【発明の効果】
【０００９】
上記の半導体装置によれば、適切な第１の半導体及び第２の半導体が含まれるため、サブスレッショルド係数を低く抑えながら高いドレイン電流を得ることができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る半導体装置を示す図である。
【図２Ａ】第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２Ｂ】図２Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図３】層状物質半導体を設ける方法を工程順に示す断面図である。
【図４】第２の実施形態に係る半導体装置の構造を示す断面図である。
【図５】第３の実施形態に係る半導体装置の構造を示す断面図である。
【図６】第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【発明を実施するための形態】
【００１１】
本発明者は、従来のＴＦＥＴにおいて高いドレイン電流が得られない原因を究明すべく鋭意検討を行った。この結果、従来のＴＦＥＴに用いられている材料では、キャリアがバンド間トンネルする２つの半導体の間で、波数空間における価電子帯の上端の位置と伝導帯の下端の位置とが相違しており、この影響で高いドレイン電流が得られないことが判明した。
【００１２】
例えば、Ｓｉをソース及びチャネルに用いた従来のＴＦＥＴでは、Ｓｉの価電子帯の上端が波数空間におけるΓ点（０，０，０）にあるのに対し、Ｓｉの伝導帯の下端はＸ点のややΓ点寄りにある。このＴＦＥＴがｎ型ＴＦＥＴである場合、ｐ型のソースの価電子帯にある電子がチャネルの伝導帯にバンド間トンネルする際にΓ点からＸ点へ移動することになるため、このままでは運動量が保存されない。散乱、通常はフォノン散乱、の関与により運動量が保存され得るが、そのような過程の生ずる確率は小さい。具体的には、フォノン散乱が不要な場合のバンド間トンネルの確率Ｔ1は「ｅｘｐ（−αＥg3/2）」に比例するのに対し、フォノン散乱が必要な場合のバンド間トンネルの確率Ｔ2は「ｅｘｐ（−α（Ｅg＋Ｅp）3/2）」に比例し、確率Ｔ2は確率Ｔ1より低い。係数αは「４（２ｍ）1/2／３ｑｈＦ」で表され、ｍは電子の有効質量、ｑは素電荷、ｈはプランク定数／２π、Ｆは接合部の電界であり、Ｅgはバンドギャップ、Ｅpはフォノンのエネルギーである。このような理由で、Ｓｉをソース及びチャネルに用いたＴＦＥＴでは、波数空間における価電子帯の上端の位置と伝導帯の下端の位置とが相違しており、高いドレイン電流が得られないのである。以下、波数空間における価電子帯の上端の位置と伝導帯の下端の位置とが相違する半導体の組み合わせを用いたＴＦＥＴを間接遷移型ＴＦＥＴということがある。
【００１３】
ソースにｐ型のＧｅを用い、チャネルに２原子層ＭｏＳ2を用いた従来のＴＦＥＴでは、Ｇｅの価電子帯の上端が波数空間におけるΓ点（０，０，０）にあるのに対し、２原子層ＭｏＳ2の伝導帯の下端はＫ点（１／３，１／３，０）にある。このＴＦＥＴでも、バンド間トンネルに際してフォノンの関与が必要とされるため、トンネル確率が低く、十分なドレイン電流が得られない。
【００１４】
本発明者は、これらの新たな知見に基づき、チャネルに層状物質半導体又は線状物質半導体を用いたＴＦＥＴにおいて、波数空間における価電子帯の上端の位置と伝導帯の下端の位置とが一致する半導体の組み合わせを用いることで高いドレイン電流が得られることに想到した。層状物質半導体は２次元半導体とよばれることがあり、線状物質半導体は１次元半導体とよばれることがある。以下、波数空間における価電子帯の上端の位置と伝導帯の下端の位置とが一致する半導体の組み合わせを用いたＴＦＥＴを直接遷移型ＴＦＥＴということがある。更に、本発明者は、種々の層状物質半導体及び線状物質半導体について、バンド計算により波数空間における価電子帯の上端の位置及び伝導帯の下端の位置を調べた。この結果を表１−１〜表１−４に示す。また、表２−１〜表２−２にバルク半導体の波数空間における価電子帯の上端の位置及び伝導帯の下端の位置を示す。表１−１〜表１−４において、材料の欄中の層数を記載していないものは単原子層を示し、Ｐはフォスフォレン（単原子層黒リン）を示し、ＡＧＮＲはアームチェアエッジグラフェンナノリボンを示し、ＣＮＴはカーボンナノチューブを示す。また、表１−１〜表１−４又は表２−１〜表２−２において、伝導帯又は価電子帯の欄中のΓＫは極値がΓ−Ｋを結んだ線上にあることを示し、ΓＭは極値がΓ−Ｍを結んだ線上にあることを示し、ΓＸは極値がΓ−Ｘを結んだ線上にあることを示し、ΓＹは極値がΓ−Ｙを結んだ線上にあることを示す。
【００１５】
【表１−１】
2018014359.tif 000003
【００１６】
【表１−２】
2018014359.tif 000004
【００１７】
【表１−３】
2018014359.tif 000005
【００１８】
【表１−４】
2018014359.tif 000006
【００１９】
【表２−１】
2018014359.tif 000007
【００２０】
【表２−２】
2018014359.tif 000008
【００２１】
チャネルに表１−１〜表１−４の層状物質又は線状物質の半導体が用いられ、ソースに表１−１〜表１−４又は表２−１〜表２−２の層状物質、線状物質又はバルクの半導体が用いられ、これらの間で伝導帯の下端及び価電子帯の上端が波数空間中の同一の点にあれば、バンド間トンネルの確率が高く、高いドレイン電流が得られる。ｎ型ＴＦＥＴに関しては、チャネルの伝導帯の下端及びソースの価電子帯の上端が波数空間中の同一の点にあればよく、ｐ型ＴＦＥＴに関しては、チャネルの価電子帯の上端及びソースの伝導帯の下端が波数空間中の同一の点にあればよい。
【００２２】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００２３】
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態は、ｎ型トンネル電界効果トランジスタ（ｎ型ＴＦＥＴ）を含む半導体装置に関する。図１は、第１の実施形態に係る半導体装置を示す図である。図１（ａ）は、構造を示す断面図であり、図１（ｂ）は特性を示す図である。
【００２４】
第１の実施形態に係る半導体装置１００では、図１に示すように、下地１２１上にｐ型層１０２及び誘電体膜１２２が設けられ、ｐ型層１０２及び誘電体膜１２２上に層状物質半導体１０４が設けられている。ｐ型層１０２上にソース電極１１１が設けられ、誘電体膜１２２上にドレイン電極１１２が設けられ、層状物質半導体１０４はドレイン電極１１２と接触し、ソース電極１１１から離間している。層状物質半導体１０４を覆う誘電体膜１１４がｐ型層１０２及び誘電体膜１２２上に設けられている。誘電体膜１１４の一部は層状物質半導体１０４及びソース電極１１１を互いから絶縁分離している。半導体装置１００には、誘電体膜１１４上のゲート電極１１３が含まれる。ｐ型層１０２はソース半導体領域の一例であり、層状物質半導体１０４のｐ型層１０２上の部分がチャネル半導体領域１０１として機能し、ドレイン電極１１２と接する部分がドレイン半導体領域１０３として機能する。例えば、誘電体膜１２２はＳｉＯ2膜であり、誘電体膜１１４は厚さが５ｎｍ程度のＡｌ2Ｏ3膜である。
【００２５】
第１の実施形態では、層状物質半導体１０４の第１の半導体の伝導帯の下端及びｐ型層１０２の第２の半導体の価電子帯の上端が波数空間中の同一の点にある。例えば、第１の半導体と第２の半導体との組み合わせとして、Ｂｉ2Ｓｅ3とＧｅとの組み合わせ、及びフォスフォレンとＳｉとの組み合わせが例示される。どちらの組み合わせでも、第１の半導体の伝導帯の下端及び第２の半導体の価電子帯の上端が波数空間中のΓ点にある。
【００２６】
従って、第１の実施形態によれば、直接遷移でバンド間トンネルが生じる。このため、トンネル確率が高く、優れたドレイン電流を得ることができる。この効果について、具体的な数値を用いて説明する。ここでは、電子の有効質量ｍが自由電子の質量ｍ0の０．５倍であり、接合部の電界が５×１０7Ｖ／ｍ（幅が１０ｎｍ、電位差が０．５Ｖ）であるものとし、トンネルの確率の比Ｔ2／Ｔ1を計算した。この結果を図１（ｂ）に示す。図１（ｂ）では、フォノンのエネルギーＥpが０．０１ｅＶ（実線）、０．０３ｅＶ（二点鎖線）、０．０５ｅＶ（破線）の場合のバンドギャップＥgとＴ2／Ｔ1との関係をグラフ化してある。実際のＭｏＳ2の電子の有効質量は０．５ｍ0、バンドギャップＥgは１．５Ｖ、Ｋ点における音響フォノンのエネルギーＥpは３０ｍｅＶ程度なので、比Ｔ2／Ｔ1は２．１×１０2程度である。すなわち、他の条件が同じであると仮定した場合、直接遷移型にすることによりドレイン電流は２．１×１０2倍程度向上するといえる。
【００２７】
層状物質半導体１０４に代えて線状物質半導体である半導体カーボンナノチューブが用いられてもよい。半導体カーボンナノチューブの伝導帯の下端の位置がΓ点であるため、第２の半導体としてはＧｅ、Ｓｉ及びＧａＮが例示される。
【００２８】
次に、第１の実施形態に係る半導体装置の製造方法について説明する。図２Ａ乃至図２Ｂは、第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００２９】
先ず、図２Ａ（ａ）に示すように、下地１２１上にｐ型層１０２を形成する。例えば、ｐ型層１０２は有機金属気相成長（metal organic chemical vapor deposition：ＭＯＣＶＤ）法等の結晶成長法により形成することができる。
【００３０】
次いで、図２Ａ（ｂ）に示すように、ｐ型層１０２に素子分離溝等の開口部１２３を形成する。例えば、開口部１２３は反応性イオンエッチング（reactive ion etching：ＲＩＥ）又は酸を用いたウェットエッチングにより形成することができる。
【００３１】
その後、図２Ａ（ｃ）に示すように、開口部１２３内に誘電体膜１２２を形成する。誘電体膜１２２の形成では、例えば、ＣＶＤ法によりＳｉＯ2膜を開口部１２３内及びｐ型層１０２上に形成し、ＲＩＥによりＳｉＯ2膜のエッチバックを行う。
【００３２】
続いて、図２Ａ（ｄ）に示すように、ｐ型層１０２及び誘電体膜１２２上に層状物質半導体１０４を設ける。層状物質半導体１０４は、例えば後述の成長基板上への成長及び転写により形成することができる。次いで、層状物質半導体１０４をパターニングする。層状物質半導体１０４は、例えばフォトリソグラフィ技術及びエッチング技術によりパターニングすることできる。エッチング技術としては、ＲＩＥ及びＡｒイオンエッチングが例示される。
【００３３】
その後、図２Ｂ（ｅ）に示すように、層状物質半導体１０４を覆う誘電体膜１１４をｐ型層１０２及び誘電体膜１２２上に形成する。例えば、誘電体膜１１４は原子層堆積（atomic layer deposition：ＡＬＤ）法により形成することができる。
【００３４】
続いて、図２Ｂ（ｆ）に示すように、誘電体膜１１４にソース用の開口部１２４及びドレイン用の開口部１２５を形成する。開口部１２４及び開口部１２５は、例えばフォトリソグラフィ技術及びエッチング技術により形成することできる。
【００３５】
次いで、図２Ｂ（ｇ）に示すように、開口部１２４内にソース電極１１１を、開口部１２５内にドレイン電極１１２を形成する。ソース電極１１１及びドレイン電極１１２の形成では、例えば、これらを形成する予定の領域を露出するマスクを形成し、真空蒸着法により金属膜を形成し、マスクをその上の金属膜と共に除去する。すなわち、ソース電極１１１及びドレイン電極１１２はリフトオフ法により形成することができる。金属膜の形成では、例えば、厚さが５ｎｍのＴｉ膜を形成し、その上に厚さが２００ｎｍのＡｕ膜を形成する。
【００３６】
その後、図２Ｂ（ｈ）に示すように、誘電体膜１１４上にゲート電極１１３を形成する。ゲート電極１１３の形成では、例えば、これを形成する予定の領域を露出するマスクを形成し、真空蒸着法により金属膜を形成し、マスクをその上の金属膜と共に除去する。すなわち、ゲート電極１１３はリフトオフ法により形成することができる。金属膜の形成では、例えば、厚さが５ｎｍのＴｉ膜を形成し、その上に厚さが２００ｎｍのＡｕ膜を形成する。
【００３７】
このようにして第１の実施形態に係る半導体装置を製造することができる。
【００３８】
ここで、層状物質半導体１０４をｐ型層１０２及び誘電体膜１２２上に設ける方法について説明する。図３は、層状物質半導体１０４をｐ型層１０２及び誘電体膜１２２上に設ける方法を工程順に示す断面図である。
【００３９】
先ず、図３（ａ）に示すように、成長基板１４１上に層状物質半導体１０４を成長させる。次いで、図３（ｂ）に示すように、層状物質半導体１０４上に支持体１４２を形成する。支持体１４２としては、例えばポリメタクリル酸メチル（polymethyl methacrylate：ＰＭＭＡ）膜を用いることができる。その後、図３（ｃ）に示すように、成長基板１４１を除去する。続いて、図３（ｄ）に示すように、層状物質半導体１０４をｐ型層１０２及び誘電体膜１２２上に配置する。そして、有機溶剤を用いて支持体１４２を除去する。
【００４０】
このようにして、層状物質半導体１０４をｐ型層１０２及び誘電体膜１２２上に設けることができる。
【００４１】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は、ｐ型ＴＦＥＴを含む半導体装置に関する。図４は、第２の実施形態に係る半導体装置の構造を示す断面図である。
【００４２】
第２の実施形態に係る半導体装置２００では、図４に示すように、下地２２１上にｎ型層２０２及び誘電体膜１２２が設けられ、ｎ型層２０２及び誘電体膜１２２上に層状物質半導体２０４が設けられている。ｎ型層２０２上にソース電極１１１が設けられ、誘電体膜１２２上にドレイン電極１１２が設けられ、層状物質半導体２０４はドレイン電極１１２と接触し、ソース電極１１１から離間している。層状物質半導体２０４を覆う誘電体膜１１４がｎ型層２０２及び誘電体膜１２２上に設けられている。誘電体膜１１４の一部は層状物質半導体２０４及びソース電極１１１を互いから絶縁分離している。半導体装置２００には、誘電体膜１１４上のゲート電極１１３が含まれる。ｎ型層２０２はソース半導体領域の一例であり、層状物質半導体２０４のｎ型層２０２上の部分がチャネル半導体領域２０１として機能し、ドレイン電極１１２と接する部分がドレイン半導体領域２０３として機能する。例えば、誘電体膜１２２はＳｉＯ2膜であり、誘電体膜１１４は厚さが５ｎｍ程度のＡｌ2Ｏ3膜である。
【００４３】
第２の実施形態では、層状物質半導体２０４の第１の半導体の価電子帯の上端及びｎ型層２０２の第２の半導体の伝導帯の下端が波数空間中の同一の点にある。例えば、第１の半導体と第２の半導体との組み合わせとして、２層ＷＳ2とＧａＡｓとの組み合わせ、及びＨｆＳ2とＩｎＳｂとの組み合わせが例示される。どちらの組み合わせでも、第１の半導体の価電子帯の上端及び第２の半導体の伝導帯の下端が波数空間中のΓ点にある。層状物質半導体２０４に代えて線状物質半導体である半導体カーボンナノチューブが用いられてもよい。半導体カーボンナノチューブの価電子帯の上端の位置がΓ点であるため、第２の半導体としてはＧａＮ、ＧａＡｓ及びＩｎＰが例示される。
【００４４】
第２の実施形態によっても、第１の実施形態と同様に、直接遷移でバンド間トンネルが生じるため、トンネル確率が高く、優れたドレイン電流を得ることができる。
【００４５】
第２の実施形態に係る半導体装置２００は、下地１２１に代えて下地２２１を用い、ｐ型層１０２に代えてｎ型層２０２を形成し、層状物質半導体１０４に代えて層状物質半導体２０４を設けることを除き、第１の実施形態と同様にして製造することができる。例えば、下地２２１として半絶縁性ＧａＡｓ基板を用い、ｎ型層２０２として、Ｓｉを５×１０18ｃｍ-3程度含むＧａＡｓ層を結晶成長させ、層状物質半導体２０４として２層ＷＳ2を用いる。
【００４６】
ここで、層状物質半導体２０４として２層ＷＳ2を成長させる方法について説明する。先ず、成長基板として表面にＳｉＯ2膜が形成されたＳｉ基板を用い、ＳｉＯ2膜上にＷＯ3パウダーを原料とした真空蒸着法により酸化Ｗ膜を成長させる。この方法は、例えば「A. L. Elias et al., ACSnano 7, 5235 (2013)」に記載されている。次いで、酸化Ｗ膜が成長した成長基板をＳパウダーと共に石英チューブ加熱炉内に配置し、成長基板を８００℃に、Ｓパウダーを２００℃に加熱する。Ｓパウダー側を上流としてＡｒガスを導入することにより、酸化Ｗ膜が硫化される。このようにしてＷＳ2が得られる。ＷＳ2の層数は酸化Ｗ膜の厚さに依存し、２層ＷＳ2を成長させる場合、酸化Ｗ膜の厚さは２ｎｍとする。例えば、ＳｉＯ2膜をフッ酸によるエッチングで取り除くことで、２層ＷＳ2の転写の際の成長基板を除去することができる。
【００４７】
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態は、ｎ型ＴＦＥＴを含む半導体装置に関する。図５は、第３の実施形態に係る半導体装置の構造を示す断面図である。
【００４８】
第３の実施形態に係る半導体装置３００では、図５に示すように、下地３２１上に誘電体膜３２２が設けられ、誘電体膜３２２上にｐ型の層状物質半導体３０２及び層状物質半導体３０４が設けられている。層状物質半導体３０４は、層状物質半導体３０２に乗り上げるようにして設けられており、層状物質半導体３０２の層状物質半導体３０４とは重なっていない部分上にソース電極１１１が設けられ、層状物質半導体３０４の層状物質半導体３０２とは重なっていない部分上にドレイン電極１１２が設けられている。従って、層状物質半導体３０２はソース電極１１１と接触し、ドレイン電極１１２から離間しており、層状物質半導体３０４はドレイン電極１１２と接触し、ソース電極１１１から離間している。層状物質半導体３０４の層状物質半導体３０２に乗り上げた部分を覆う誘電体膜１１４が誘電体膜３２２上に設けられている。半導体装置３００には、誘電体膜１１４上のゲート電極１１３が含まれる。層状物質半導体３０２はソース半導体領域の一例であり、層状物質半導体３０４の層状物質半導体３０２上の部分がチャネル半導体領域３０１として機能し、ドレイン電極１１２と接する部分がドレイン半導体領域３０３として機能する。例えば、誘電体膜３２２はＳｉＯ2膜であり、誘電体膜１１４は厚さが５ｎｍ程度のＡｌ2Ｏ3膜である。
【００４９】
第３の実施形態では、層状物質半導体３０４の第１の半導体の伝導帯の下端及び層状物質半導体３０２の第２の半導体の価電子帯の上端が波数空間中の同一の点にある。例えば、第１の半導体と第２の半導体との組み合わせとして、Ｂｉ2Ｓｅ3とフォスフォレンとの組み合わせ、及びフォスフォレンとＨｆＳ2との組み合わせが例示される。どちらの組み合わせでも、第１の半導体の伝導帯の下端及び第２の半導体の価電子帯の上端が波数空間中のΓ点にある。層状物質半導体３０２又は３０４に代えて線状物質半導体である半導体カーボンナノチューブが用いられてもよい。
【００５０】
第３の実施形態によっても、第１の実施形態と同様に、直接遷移でバンド間トンネルが生じるため、トンネル確率が高く、優れたドレイン電流を得ることができる。また、層状物質半導体３０２が可撓性を有するため、下地３２１及び誘電体膜３２２に代えてポリイミド膜等のフレキシブル基板を用いれば、応用範囲を広げることができる。
【００５１】
次に、第３の実施形態に係る半導体装置の製造方法について説明する。図６は、第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００５２】
先ず、図６Ａ（ａ）に示すように、下地３２１上に誘電体膜３２２を形成する。次いで、図６（ｂ）に示すように、誘電体膜３２２上に転写により層状物質半導体３０２を設け、層状物質半導体３０２をパターニングする。その後、層状物質半導体３０２の一部と重なるように転写により層状物質半導体３０４を設け、層状物質半導体３０２をパターニングする。続いて、図６（ｃ）に示すように、誘電体膜１１４、ソース電極１１１、ドレイン電極１１２及びゲート電極１１３を形成する。
【００５３】
このようにして第３の実施形態に係る半導体装置を製造することができる。
【００５４】
チャネル半導体領域及びソース半導体領域の両方に層状物質半導体を用いてｐ型ＴＦＥＴを含む半導体装置を構成してもよい。この場合、チャネル半導体領域の第１の半導体の価電子帯の上端及びｎ型のソース半導体領域の第２の半導体の伝導帯の下端が波数空間中の同一の点にある。例えば、第１の半導体と第２の半導体との組み合わせとして、２層ＭｏＳ2又は２層ＷＳ2とＢｉ2Ｔｅ3との組み合わせ、及びＨｆＳ2とフォスフォレンとの組み合わせが例示される。どちらの組み合わせでも、第１の半導体の価電子帯の上端及び第２の半導体の伝導帯の下端が波数空間中のΓ点にある。層状物質半導体に代えて線状物質半導体である半導体カーボンナノチューブが用いられてもよい。
【００５５】
また、ｎ型ＴＦＥＴ及びｐ型ＴＦＥＴのいずれにおいても、チャネル半導体領域及びソース半導体領域の両方に同一の層状物質又は線状物質の半導体が用いられてもよい。例えば、両方に単層のＭｏＳ2、フォスフォレン、ＭｇＢｒ2、アームチェアエッジグラフェンナノリボン、又は半導体カーボンナノチューブが用いられてもよい。
【００５６】
誘電体膜１１４の材料として、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、ゲルマニウム酸化物、高誘電率絶縁物及び層状絶縁物が例示される。高誘電率絶縁物として、アルミニウム、チタン、タンタル若しくはハフニウム又はこれらの任意の組み合わせを含む絶縁物、例えばアルミニウム酸化物及びハフニウム酸化物が例示される。層状絶縁物として、六方晶窒化ホウ素（ＢＮ）及び窒化ホウ素とグラファイトとの混晶である六方晶炭窒化ホウ素（ＢＣＮ）が例示される。
【００５７】
チャネル半導体領域１０１、２０１又は３０１に含まれる層状物質半導体の単位層の数は限定されないが、作製プロセスの容易さ等の要因を勘案し、１層〜１０層であることが好ましい。
【００５８】
以下、本発明の諸態様を付記としてまとめて記載する。
【００５９】
（付記１）
ソース半導体領域及びドレイン半導体領域と、
前記ソース半導体領域と前記ドレイン半導体領域との間のチャネル半導体領域と、
を有し、
前記チャネル半導体領域は、層状物質又は線状物質の第１の半導体を含み、
前記ソース半導体領域は、ｐ型の第２の半導体を含み、
前記第１の半導体の伝導帯の下端及び前記第２の半導体の価電子帯の上端が波数空間中で同一の点にあり、
前記ソース半導体領域から前記チャネル半導体領域へのキャリアの移動がバンド間トンネル効果により生じることを有することを特徴とする半導体装置。
【００６０】
（付記２）
ソース半導体領域及びドレイン半導体領域と、
前記ソース半導体領域と前記ドレイン半導体領域との間のチャネル半導体領域と、
を有し、
前記チャネル半導体領域は、層状物質又は線状物質の第１の半導体を含み、
前記ソース半導体領域は、ｎ型の第２の半導体を含み、
前記第１の半導体の価電子帯の上端及び前記第２の半導体の伝導帯の下端が波数空間中で同一の点にあり、
前記ソース半導体領域から前記チャネル半導体領域へのキャリアの移動がバンド間トンネル効果により生じることを有することを特徴とする半導体装置。
【００６１】
（付記３）
前記第２の半導体は層状物質又は線状物質を含むことを特徴とする付記１又は２に記載の半導体装置。
【００６２】
（付記４）
前記第１の半導体が、金属元素又は１４族元素と１６族元素又は１７族元素との化合物であることを特徴とする付記１乃至３のいずれか１項に記載の半導体装置。
【００６３】
（付記５）
前記第１の半導体が黒リン、グラフェンナノリボン又はカーボンナノチューブであることを特徴とする付記１乃至３のいずれか１項に記載の半導体装置。
【００６４】
（付記６）
前記チャネル半導体領域に含まれる層状物質の半導体の層数は１層〜１０層であることを特徴とする付記１乃至５のいずれか１項に記載の半導体装置。
【符号の説明】
【００６５】
１００、２００、３００：半導体装置
１０１：チャネル半導体領域
１０２：ｐ型層（ソース半導体領域）
１０３：ドレイン半導体領域
１０４：層状物質半導体
２０１：チャネル半導体領域
２０２：ｎ型層（ソース半導体領域）
２０３：ドレイン半導体領域
２０４：層状物質半導体
３０１：チャネル半導体領域
３０２：層状物質半導体（ソース半導体領域）
３０３：ドレイン半導体領域
３０４：層状物質半導体
【図１】
2018014359.tif 000009
【図２Ａ】
2018014359.tif 000010
【図２Ｂ】
2018014359.tif 000011
【図３】
2018014359.tif 000012
【図４】
2018014359.tif 000013
【図５】
2018014359.tif 000014
【図６】
2018014359.tif 000015