(57)【要約】      （修正有）【課題】警報発生の要因を特定するための状態情報の消失を防止できる伝送装置等を提供する。【解決手段】伝送装置は、第１の記憶部３３と、第２の記憶部３４と、制御部３６，３７とを有する。第１の記憶部は、ネットワーク回線から受信する警報または装置本体に発生する警報を示す警報情報を記憶する。第２の記憶部は、所定期間毎に抽出される前記ネットワーク回線または前記装置本体の状態を示す状態情報を記憶する。制御部は、前記警報の発生通知を受信したタイミングで前記第２の記憶部への前記状態情報の書込みを停止する。【選択図】図３
2018014571.tif 000002
【特許請求の範囲】
【請求項１】
ネットワーク回線から受信する警報または装置本体に発生する警報を示す警報情報を記憶する第１の記憶部と、
所定期間毎に抽出される前記ネットワーク回線または前記装置本体の状態を示す状態情報を記憶する第２の記憶部と、
前記警報の発生通知を受信したタイミングで前記第２の記憶部への前記状態情報の書込みを停止する制御部と
を有することを特徴とする伝送装置。
【請求項２】
ネットワーク回線から受信する警報または装置本体に発生する警報を示す警報情報を第１の記憶部に記憶し、
所定期間毎に抽出される前記ネットワーク回線または前記装置本体の状態を示す状態情報を第２の記憶部に記憶し、
前記警報の発生通知を受信したタイミングで前記第２の記憶部への前記状態情報の書込みを停止する
処理を実行することを特徴とする記憶方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送装置及び記憶方法に関する。
【背景技術】
【０００２】
光伝送システムでは、例えば、トラフィックの急激な増加により、伝送装置の高速化及び大容量化は勿論のこと、高度な信頼性が求められている。従って、伝送装置では、高度な信頼性を確保するために、伝送装置間及び伝送装置内部で監視する警報の種類も増加している。
【０００３】
伝送装置は、警報の発生を示す警報情報を記憶すると共に、所定期間毎に装置の状態を示す状態情報を記憶している。伝送装置は、警報発生を検出した場合、例えば、警報発生時の状態情報を読み出し、読み出した状態情報に基づき、警報発生の原因を解析する。
【０００４】
伝送装置では、所定期間毎に装置の状態を示す状態情報を収集し、収集した状態情報を記憶部に記憶するが、警報情報の種類の増加に応じて状態情報の種類も増加する。その結果、伝送装置では、その状態情報を記憶する容量が大規模化するものの、状態情報を上書き更新することで記憶容量の節減を図っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−１６２４２０号公報
【特許文献２】特開平８−２５１１１９号公報
【特許文献３】特開平１１−６５８９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、伝送装置では、所定期間毎に収集した状態情報を記憶部に記憶した場合、状態情報を記憶する容量には制約があるため、その記憶容量が満杯になると、最新の状態情報で過去の状態情報を上書き更新することになる。伝送装置では、警報発生後もシステムが稼働している場合、警報発生時の状態情報が最新の状態情報に上書きされて警報発生時の状態情報が消失してしまう。その結果、警報発生の要因を特定できず、システム復旧までに時間がかかる。
【０００７】
一つの側面では、警報発生の要因を特定するための状態情報の消失を防止できる伝送装置及び記憶方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
一つの案では、伝送装置が、第１の記憶部と、第２の記憶部と、制御部とを有する。第１の記憶部は、ネットワーク回線から受信する警報または装置本体に発生する警報を示す警報情報を記憶する。第２の記憶部は、所定期間毎に抽出される前記ネットワーク回線または前記装置本体の状態を示す状態情報を記憶する。制御部は、前記警報の発生通知を受信したタイミングで前記第２の記憶部への前記状態情報の書込みを停止する。
【発明の効果】
【０００９】
開示の態様では、警報発生の要因を特定するための状態情報の消失を防止できる。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施例１の伝送装置の構成の一例を示すブロック図である。
【図２】図２は、ＩＦカードの構成の一例を示すブロック図である。
【図３】図３は、実施例１のカード制御チップの構成の一例を示すブロック図である。
【図４】図４は、警報メモリのエントリ構成の一例を示す説明図である。
【図５】図５は、状態メモリのエントリ構成の一例を示す説明図である。
【図６】図６は、警報処理に関わるカード制御チップ及びローカルＣＰＵの処理動作の一例を示すフローチャートである。
【図７】図７は、書込み制御処理に関わる第２の書込み制御部の処理動作の一例を示すフローチャートである。
【図８Ａ】図８Ａは、正常時の第２の書込み制御部の書込み制御の一例を示すタイミングチャートである。
【図８Ｂ】図８Ｂは、警報発生時の第２の書込み制御部の書込み制御の一例を示すタイミングチャートである。
【図９】図９は、実施例２のカード制御チップの構成の一例を示すブロック図である。
【図１０Ａ】図１０Ａは、正常時の書込み制御部の書込み制御の一例を示すタイミングチャートである。
【図１０Ｂ】図１０Ｂは、警報発生時の書込み制御部の書込み制御の一例を示すタイミングチャートである。
【発明を実施するための形態】
【００１１】
以下、図面に基づいて、本願の開示する伝送装置及び記憶方法の実施例を詳細に説明する。尚、本実施例により、開示技術が限定されるものではない。また、以下に示す各実施例は、矛盾を起こさない範囲で適宜組み合わせても良い。
【実施例１】
【００１２】
図１は、実施例１の伝送装置１の構成の一例を示すブロック図である。図１に示す伝送装置１は、複数のＩＦ（Interface）カード２と、ＳＷ（Switch）カード３と、制御カード４とを実装している。ＩＦカード２は、例えば、光ファイバ５等と接続し、例えば、Ｅｔｈｅｒｎｅｔ（登録商標）、ＯＴＮ（Optical  Transport  Network）やＦｉｂｅｒ  Ｃｈａｎｎｅｌ等の各種アプリを収容する通信カードである。ＳＷカード３は、複数のＩＦカード２の通信方路を切替えて接続するカードである。制御カード４は、伝送装置１全体を制御するカードである。制御カード４は、各ＩＦカード２及びＳＷカード３の状態を監視する。
【００１３】
ＩＦカード２は、光モジュール１１と、主信号制御チップ１２と、ＳＷＩＦ（Switch  Interface）チップ１３と、複数の周辺部品１４と、カード制御チップ１５と、ローカルＣＰＵ(Central  Processing  Unit)１６とを有する。光モジュール１１は、光ファイバ５と接続して光信号を電気信号、電気信号を光信号に変換するモジュールである。主信号制御チップ１２は、各種アプリに対応した主信号の信号処理を実行する処理部である。ＳＷＩＦチップ１３は、ＳＷカード３内のＳＷチップ３Ａと接続するＩＦである。周辺部品１４は、例えば、クロックオシレータ、タイマや各種センサ等の周辺部品である。カード制御チップ１５は、光モジュール１１、主信号制御チップ１２、ＳＷＩＦチップ１３及び周辺部品１４等の各種回路と、ローカルＣＰＵ１６との間のブリッジの役割を果たし、例えば、ＩＦカード２内の状態情報及び警報情報を収集する処理部である。尚、カード制御チップ１５は、種別単位、ポート単位やフロー単位で警報情報及び状態情報を収集する。警報情報は、例えば、ＬＯＳ（Loss  Of  Signal）、ＬＯＦ(Loss  Of  Frame)やＬＯＰ（Loss  Of  Pointer）等の主信号やシステム断に影響がある優先度の高い情報である。これに対して、状態情報は、例えば、温度上昇や１ビットソフトエラー等の主信号やシステム断に直接影響がない優先度の低い情報である。状態情報は、警報の発生の原因を特定するのに役立つ情報である。カード制御チップ１５は、警報情報及び状態情報を記憶する。
【００１４】
ＳＷカード３は、複数のＳＷチップ３Ａを有する。ＳＷチップ３Ａは、各ＩＦカード２内のＳＷＩＦチップ１３と切替接続するチップである。制御カード４は、複数の周辺部品２１と、メインＣＰＵ２２とを有する。周辺部品２１は、センサ等の各種回路である。メインＣＰＵ２２は、制御カード４全体を制御する。
【００１５】
各ＩＦカード２内のローカルＣＰＵ１６は、記憶中の状態情報及び警報情報を読み出し、読み出した状態情報及び警報情報を制御カード４内のメインＣＰＵ２２に通知する。その結果、メインＣＰＵ２２は、各ＩＦカード２の状態情報及び警報情報に基づき、各ＩＦカード２の状態を監視し、伝送装置１内の信頼性を確保している。
【００１６】
図２は、ＩＦカード２の構成の一例を示すブロック図である。図２に示す光モジュール１１は、ＯＥ変換部１１Ａと、監視部１１Ｂとを有する。主信号制御チップ１２は、主信号処理部１２Ａと、監視部１２Ｂとを有する。ＳＷＩＦチップ１３は、生成部１３Ａと、監視部１３Ｂとを有する。カード制御チップ１５は、モジュールＩＦ１５Ａと、第１のメモリ制御部１５Ｂと、外部ＩＦ１５Ｃを有する。
【００１７】
モジュールＩＦ１５Ａは、例えば、光モジュール１１に接続するポート単位や警報単位で状態及び警報を検出する。尚、光モジュール１１の警報情報には、例えば、ＬＯＳ、ＬＯＦやＬＯＰ等のエラーの情報、光モジュール１１の状態情報には、例えば、光モジュール１１の温度上昇等の情報がある。モジュールＩＦ１５Ａは、例えば、主信号制御チップ１２を通過する信号のフロー単位や警報種別単位で状態及び警報を検出する。尚、主信号制御チップ１２の警報情報には、例えば、内部ＲＡＭの２ビット以上のソフトエラー、主信号制御チップ１２の状態情報には、例えば、内部ＲＡＭの１ビットソフトエラー等の情報がある。モジュールＩＦ１５Ａは、例えば、ＳＷＩＦチップ１３を通過する信号のフロー単位及び警報単位で状態及び警報を検出する。尚、ＳＷＩＦチップ１３の警報情報には、例えば、例えば、内部ＲＡＭの２ビット以上のソフトエラー、ＳＷＩＦチップ１３の状態情報には、例えば、内部ＲＡＭの１ビットソフトエラー等の情報がある。また、モジュールＩＦ１５Ａは、周辺部品１４単位で状態及び警報を検出する。尚、周辺部品１４の警報情報には、周辺部品１４がクロックオシレータの場合、例えば、同期エラーがある。
【００１８】
図３は、実施例１のカード制御チップ１５の構成の一例を示すブロック図である。図３に示すモジュールＩＦ１５Ａは、複数の警報検出部３１と、複数の状態検出部３２とを有する。警報検出部３１は、例えば、２０種類の警報情報を検出する。尚、警報情報毎に個別に警報検出部３１を配置しているものとする。警報検出部３１は、各監視部１１Ｂ、１２Ｂ及び１３Ｂ、周辺部品１４及びカード制御チップ１５内の監視ポイントからの警報を検出する。
【００１９】
状態検出部３２は、例えば、３０種類の状態情報を検出する。尚、状態情報毎に個別に情報検出部３２を配置しているものとする。状態検出部３２は、各監視部１１Ｂ、１２Ｂ及び１３Ｂ、周辺部品１４及びカード制御チップ１５内の監視ポイントからの状態を検出する。尚、状態情報は、警報情報の警報内容の原因を特定するのに役立つ情報である。
【００２０】
第１のメモリ制御部１５Ｂは、警報メモリ３３と、状態メモリ３４と、複数の警報集約部３５と、第１の書込み制御部３６と、第２の書込み制御部３７と、読出し制御部３８とを有する。警報メモリ３３は、警報情報を記憶する第１の記憶部である。状態メモリ３４は、状態情報を記憶する第２の記憶部である。警報集約部３５は、各警報検出部３１で検出した警報の内容を集約して所定ビット幅の警報情報を生成する。警報情報は、後述する、警報種別、警報発生ポート番号、連続性、発生カウント及びタイムスタンプである。尚、所定ビット幅は、警報メモリ３３内の１エントリ分の情報のビット幅である。
【００２１】
第１の書込み制御部３６は、警報集約部３５で集約した警報情報を警報メモリ３３に書込む制御部である。第１の書込み制御部３６は、警報メモリ３３への書込み制御、例えば、書込みＥｎａｂｌｅ／Ｄｉｓａｂｌｅ、書込みアドレス及び書込みデータを生成する。また、第１の書込み制御部３６は、ローカルＣＰＵ１６に割り込み信号を通知すると共に、第２の書込み制御部３７に対して状態メモリ３４への書込み停止指示を通知する。
【００２２】
第２の書込み制御部３７は、状態検出部３２で検出した状態を示す状態情報を生成し、状態情報を状態メモリ３４に書込む制御部である。第２の書込み制御部３７は、状態メモリ３４への書込みの書込み制御、例えば、書込みＥｎａｂｌｅ／Ｄｉｓａｂｌｅ、書込みアドレス及び書込みデータを生成する。第２の書込み制御部３７は、第１の書込み制御部３６からの書込み停止指示を検出した場合、書込みＥｎａｂｌｅを書込みＤｉｓａｂｌｅにして、状態メモリ３４への状態情報の書込みを停止する。
【００２３】
読出し制御部３８は、ローカルＣＰＵ１６からの読出要求に応じて警報メモリ３３及び状態メモリ３４を読出し制御、例えば、読出しＥｎａｂｌｅや読出しアドレスを生成する。読出し制御部３８は、ローカルＣＰＵ１６からの状態情報の読出し要求に応じて状態メモリ３４から所望の状態情報を読み出し、読み出した所望の状態情報をローカルＣＰＵ１６に通知する。読出し制御部３８は、ローカルＣＰＵ１６からの警報情報の読出し要求に応じて警報メモリ３３から所望の警報情報を読み出し、読み出した所望の警報情報をローカルＣＰＵ１６に通知する。
【００２４】
外部ＩＦ１５Ｃは、ローカルＣＰＵ１６と読出し制御部３８との間のＩＦである。外部ＩＦ１５Ｃは、ローカルＣＰＵ１６からの読出し要求を機能毎に振り分ける。外部ＩＦ１５Ｃは、例えば、読出しアドレスをデコードして各機能セレクト信号を生成する。
【００２５】
図４は、警報メモリ３３のエントリ構成の一例を示す説明図である。図４に示す警報メモリ３３は、アドレス毎にＤ０〜Ｄ３１のデータ領域を構成し、Ｄ０〜Ｄ３１のデータ領域に警報情報を格納する。警報情報は、警報種別と、警報発生ポート番号と、連続性と、発生カウントと、タイムスタンプとを有する。
【００２６】
警報種別は、Ｄ０〜Ｄ３のデータ領域を使用し、警報の種別を示す情報である。警報発生ポート番号は、Ｄ４〜Ｄ８のデータ領域を使用し、警報発生のポート番号を識別する情報である。連続性は、Ｄ９及びＤ１０のデータ領域を使用し、警報の連続性を識別する情報である。発生カウントは、Ｄ１１〜Ｄ１５のデータ領域を使用し、警報の発生回数を示す情報である。タイムスタンプは、Ｄ１６〜Ｄ３１のデータ領域を使用し、警報の発生日時を示す情報である。図５に示す警報メモリ３３内のアドレス“０ｘ００００００００”には、監視開始１６０ｎ秒後に光モジュール１１のポート番号“１”でＬＯＳが１回発生している警報の一例を示している。また、アドレス“０ｘ０００００００１”には、監視開始３４０ｎ秒後に光モジュール１１のポート番号“３”でＬＯＦが３回連続発生している警報の一例を示している。
【００２７】
図５は、状態メモリ３４のエントリ構成の一例を示す説明図である。図５に示す状態メモリ３４は、アドレス毎にＤ０〜Ｄ３１のデータ領域を構成し、Ｄ０〜Ｄ３１のデータ領域に状態情報を格納する。状態メモリ３４内の各アドレスには、任意の状態情報を割り当てる。例えば、状態メモリ３４内のアドレス“０ｘ００００００００”には、“ＲＡＭ１の１ｂｉｔ  ｓｏｆｔ  Ｅｒｒｏｒ”、アドレス“０ｘ０００００００１”には、“光モジュール温度上昇警報”等を割り当てる。図５の例では、アドレス“０ｘ０００００００１”の“光モジュール温度上昇警報”において、“Ｐ２”すなわち、光モジュール１１のポート番号“２”の温度上昇の発生の状態を示している。
【００２８】
次に実施例１の伝送装置１の動作について説明する。図６は、警報処理に関わるカード制御チップ１５及びローカルＣＰＵ１６の処理動作の一例を示すフローチャートである。
【００２９】
図６においてカード制御チップ１５内の第１のメモリ制御部１５Ｂ内の警報集約部３５は、警報検出部３１を通じて警報発生を検出した場合（ステップＳ１１）、警報に関わる情報を集約して警報情報を生成する（ステップＳ１２）。
【００３０】
第１のメモリ制御部１５Ｂ内の第１の書込み制御部３６は、警報集約部３５から警報情報を受信した場合、第２の書込み制御部３７に対して状態メモリ３４への状態情報の書込み停止を指示する（ステップＳ１３）。その結果、第２の書込み制御部３７は、書込み停止の指示に応じて状態メモリ３４に対する書込みＥｎａｂｌｅを書込みＤｉｓａｂｌｅに設定する。
【００３１】
また、第１の書込み制御部３６は、警報集約部３５から警報情報を受信した場合、警報情報を警報メモリ３３に書込む書込み制御を実行する（ステップＳ１４）。その結果、第１の書込み制御部３６は、警報情報を警報メモリ３３に書込む。また、第１の書込み制御部３６は、警報集約部３５から警報情報を受信した場合、警報発生をローカルＣＰＵ１６に通知する（ステップＳ１５）。
【００３２】
ローカルＣＰＵ１６は、第１の書込み制御部３６からの警報発生を受信した場合、第１のメモリ制御部１５Ｂ内の読出し制御部３８に対して警報情報の読出し要求を通知する（ステップＳ１６）。読出し制御部３８は、警報情報の読出し要求に応じて警報メモリ３３から警報発生の警報情報を読み出す読出し制御を実行する（ステップＳ１７）。尚、読出し制御部３８は、警報発生の警報情報を読み出す。読出し制御部３８は、読み出した警報発生の警報情報をローカルＣＰＵ１６に通知する（ステップＳ１８）。
【００３３】
ローカルＣＰＵ１６は、警報情報に基づき、警報発生原因を解析する（ステップＳ１９）。ローカルＣＰＵ１６は、警報発生原因の解析結果に基づき、警報発生の原因を特定したか否かを判定する（ステップＳ２０）。ローカルＣＰＵ１６は、警報発生の原因を特定した場合（ステップＳ２０肯定）、図６に示す処理動作を終了する。ローカルＣＰＵ１６は、警報発生の原因を特定しなかった場合（ステップＳ２０否定）、第１のメモリ制御部１５Ｂ内の読出し制御部３８に対して状態情報の読出し要求を通知する（ステップＳ２１）。
【００３４】
読出し制御部３８は、状態情報の読出し要求に応じて状態メモリ３４から状態情報を読み出す読出し制御を実行する（ステップＳ２２）。尚、読出し制御部３８は、例えば、警報発生の状態情報を読み出す。読出し制御部３８は、読み出した状態情報をローカルＣＰＵ１６に通知する（ステップＳ２３）。ローカルＣＰＵ１６は、状態情報に基づき、警報発生の原因を解析し（ステップＳ２４）、図６に示す処理動作を終了する。
【００３５】
図７は、書込み制御処理に関わる第２の書込み制御部３７の処理動作の一例を示すフローチャートである。図７において第２の書込み制御部３７は、第１の書込み制御部３６から停止指示を検出したか否かを判定する（ステップＳ３１）。第２の書込み制御部３７は、停止指示を検出した場合（ステップＳ３１肯定）、書込みＥｎａｂｌｅを書込みＤｉｓａｂｌｅに設定して状態メモリ３４に対する状態情報の書込みを停止し（ステップＳ３２）、図７に示す処理動作を終了する。その結果、第２の書込み制御部３７は、状態検出部３２から状態情報を検出した場合でも、状態情報の状態メモリ３４への書込みを停止するため、状態メモリ３４への状態情報の上書き更新を回避できる。
【００３６】
第２の書込み制御部３７は、停止指示を検出しなかった場合（ステップＳ３１否定）、状態メモリ３４に対する状態情報の書込み制御を継続し（ステップＳ３３）、図７に示す処理動作を終了する。その結果、第２の書込み制御部３７は、状態検出部３２から状態情報を検出した場合、状態情報を状態メモリ３４に書込む。
【００３７】
図８Ａは、正常時の第２の書込み制御部３７の書込み制御の一例を示すタイミングチャートである。第２の書込み制御部３７は、書込みＥｎａｂｌｅ中に、例えば、１０ｎ秒単位で１つの書込みアドレスに状態情報に関わるデータを書込むことになる。先ず、第２の書込み制御部３７は、警報なしの正常時、例えば、０ｎ秒から１００ｎ秒までの間に書込みアドレスＡ０〜Ａ９に書込みデータＤ０〜Ｄ９を１０ｎ秒単位で順次書込むことで、１回目の更新を完了する。次に、第２の書込み制御部３７は、１００ｎ秒から２００ｎ秒までの間に書込みアドレスＡ０〜Ａ９に書込みデータＤ０〜Ｄ９を１０ｎ秒単位で順次書込むことで、２回目の更新を完了する。第２の書込み制御部３７は、状態情報を受信する都度、データを書込みアドレスに１０ｎ秒単位で順次書込むことになる。
【００３８】
図８Ｂは、警報発生時の第２の書込み制御部３７の書込み制御の一例を示すタイミングチャートである。第２の書込み制御部３７は、１回目の更新が完了した後、２回目の更新の途中にＬＯＳ発生による停止指示を第１の書込み制御部３６から検出した場合、書込みＥｎａｂｌｅを書込みＤｉｓａｂｌｅにする。その結果、第２の書込み制御部３７は、書込みＤｉｓａｂｌｅに応じて書込みアドレスへのデータの書込みを停止する。その結果、状態メモリ３４は、ＬＯＳ発生後に状態情報が上書き更新されることがなくなるため、ＬＯＳ発生の原因の究明に使用するＬＯＳ発生前の状態情報の消失を防止できる。
【００３９】
実施例１の伝送装置１内の第１の書込み制御部３６は、警報発生の警報情報を検出した場合に状態情報の書込みを停止する停止指示を第２の書込み制御部３７に通知した。第２の書込み制御部３７は、書込みＥｎａｂｌｅを書込みＤｉｓａｂｌｅに設定するため、状態メモリ３４への状態情報の書込みを停止する。その結果、警報発生後の状態情報の書込み更新による警報発生以前の状態情報の消失を防止し、警報発生の原因究明に役立てることができる。そして、警報発生の原因特定が容易になるため、システム復旧までの時間を短縮化できる。
【００４０】
実施例１の警報メモリ３３及び状態メモリ３４は、カード制御チップ１５内に内蔵したが、カード制御チップ１５内に限定されるものではなく、ＩＦカード２内若しくはＩＦカード２以外の外部記憶装置に配置しても良い。
【実施例２】
【００４１】
図９は、実施例２のカード制御チップ１５の構成の一例を示す説明図である。尚、実施例１の伝送装置１と同一の構成には同一符号を付すことで、その重複する構成及び動作の説明ついては省略する。
【００４２】
図９に示すカード制御チップ１５が図３に示すカード制御チップ１５と異なるところは、第２のメモリ制御部１５Ｄの内部構成にある。第２のメモリ制御部１５Ｄは、複数の警報集約部３５の他に、共有メモリ４１と、書込み制御部４２と、読出し制御部４３とを有する。共有メモリ４１は、例えば、デュアルポートメモリで構成する。共有メモリ４１は、第１のポート及び第２のポートを有する。共有メモリ４１は、警報通知領域と、状態通知領域とをアドレスで区分する。
【００４３】
書込み制御部４２は、警報集約部３５からの警報情報を第１のポートから共有メモリ４１内の警報通知領域に書込む。書込み制御部４２は、状態検出部３２からの状態情報を第２のポートから共有メモリ４１に書込む。書込み制御部４２は、警報なしの正常時に、共有メモリ４１内の第１のポートを書込みＤｉｓａｂｌｅ、第２のポートを書込みＥｎａｂｌｅに設定する。この際、書込み制御部４２は、状態検出部３２から状態情報を検出した場合、第２のポートが書込みＥｎａｂｌｅのため、状態情報を共有メモリ４１に書込む。
【００４４】
また、書込み制御部４２は、警報情報を検出した場合、第１のポートを書込みＥｎａｂｌｅ、第２のポートを書込みＤｉｓａｂｌｅに設定する。この際、書込み制御部４２は、警報集約部３５からの警報情報を検出した場合、第１のポートが書込みＥｎａｂｌｅ中のため、警報情報を共有メモリ４１に書込む。また、書込み制御部４２は、状態検出部３２から状態情報を検出した場合でも、第２のポートが書込みＤｉｓａｂｌｅ中のため、状態情報の共有メモリ４１への書込みを停止する。また、書込み制御部４２は、警報集約部３５からの警報情報を検出した場合、警報発生をローカルＣＰＵ１６に通知する。
【００４５】
読出し制御部４３は、ローカルＣＰＵ１６から警報発生に関わる警報情報の読出し要求を検出した場合、第１のポートを読出しＥｎａｂｌｅにし、第１のポートを通じて共有メモリ４１の警報通知領域から警報発生の警報情報を読み出す。また、読出し制御部４３は、ローカルＣＰＵ１６から警報発生に関わる状態情報の読出し要求を検出した場合、第２のポートを読出しＥｎａｂｌｅにし、第２のポートを通じて共有メモリ４１の状態通知領域から状態情報を読み出す。ローカルＣＰＵ１６は、警報発生に関わる警報情報及び状態情報に基づき、警報発生の原因を解析して特定できる。
【００４６】
図１０Ａは、正常時の書込み制御部４２の書込み制御の一例を示すタイミングチャートである。書込み制御部４２は、第１のポートの書込みＤｉｓａｂｌｅ、第２のポートの書込みＥｎａｂｌｅ中に、例えば、１０ｎ秒単位で１つの書込みアドレスに状態情報のデータを書込む。先ず、書込み制御部４２は、警報なしの正常時、例えば、０ｎ秒から１００ｎ秒までの間に、第２のポートを通じて書込みデータＤ０〜Ｄ９を書込みアドレスＡ０〜Ａ９に１０ｎ秒単位で順次書込むことで、１回目の更新を完了する。次に、書込み制御部４２は、１００ｎ秒から２００ｎ秒までの間に第２のポートを通じて書込みデータＤ０〜Ｄ９を書込みアドレスＡ０〜Ａ９に１０ｎ秒単位で順次書込むことで、２回目の更新を完了する。第２の書込み制御部３７は、状態情報を受信する都度、第２のポートを通じてデータを書込みアドレスに１０ｎ秒単位で順次書込む。
【００４７】
図１０Ｂは、警報発生時の書込み制御部４２の書込み制御の一例を示すタイミングチャートである。書込み制御部４２は、１回目の更新が完了した後、２回目の更新の途中にＬＯＳ発生を示す警報情報を検出した場合、第２のポートを書込みＤｉｓａｂｌｅに設定すると共に、第１のポートを書込みＥｎａｂｌｅに設定する。書込み制御部４２は、第１のポートの書込みＥｎａｂｌｅに応じて書込みアドレスに警報情報を書き込む。また、書込み制御部４２は、第２のポートの書込みＤｉｓａｂｌｅに応じて書込みアドレスへの状態情報の書込みを停止する。その結果、共有メモリ４１は、ＬＯＳ発生後に状態情報が上書き更新されることがなくなるため、ＬＯＳ発生の原因の究明に使用するＬＯＳ発生前の状態情報の消失を防止できる。
【００４８】
実施例２の伝送装置１内の書込み制御部４２は、警報発生の警報情報を検出した場合に状態情報の書込みを停止すべく、第２のポートを書込みＤｉｓａｂｌｅに設定したので、共有メモリ４１への状態情報の書込みを停止する。その結果、警報発生後の状態情報の上書き更新による警報発生前の状態情報の消失を防止し、警報発生の原因究明に役立てることができる。
【００４９】
実施例２の共有メモリ４１は、カード制御チップ１５内に内蔵したが、カード制御チップ１５内に限定されるものではなく、ＩＦカード２内若しくはＩＦカード２以外の外部記憶装置に配置しても良い。
【００５０】
上記実施例では、警報の種別を２０種類、状態情報の種別を３０種類としたが、これらに限定されるものではなく、適宜変更可能である。
【００５１】
また、図示した各部の各構成要素は、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各部の分散・統合の具体的形態は図示のものに限られず、その全部又は一部を、各種の負荷や使用状況等に応じて、任意の単位で機能的又は物理的に分散・統合して構成することができる。
【００５２】
更に、各装置で行われる各種処理機能は、ＣＰＵ（Central  Processing  Unit）（又はＭＰＵ（Micro  Processing  Unit）、ＭＣＵ（Micro  Controller  Unit）等のマイクロ・コンピュータ）上で、その全部又は任意の一部を実行するようにしても良い。また、各種処理機能は、ＣＰＵ（又はＭＰＵ、ＭＣＵ等のマイクロ・コンピュータ）で解析実行するプログラム上、又はワイヤードロジックによるハードウェア上で、その全部又は任意の一部を実行するようにしても良いことは言うまでもない。
【符号の説明】
【００５３】
１  伝送装置
１５  カード制御チップ
１５Ｂ  第１のメモリ制御部
１５Ｄ  第２のメモリ制御部
３１  警報検出部
３２  状態検出部
３３  警報メモリ
３４  状態メモリ
３６  第１の書込み制御部
３７  第２の書込み制御部
３８  読出し制御部
４１  共有メモリ
４２  書込み制御部
【図１】
2018014571.tif 000003
【図２】
2018014571.tif 000004
【図３】
2018014571.tif 000005
【図４】
2018014571.tif 000006
【図５】
2018014571.tif 000007
【図６】
2018014571.tif 000008
【図７】
2018014571.tif 000009
【図８Ａ】
2018014571.tif 000010
【図８Ｂ】
2018014571.tif 000011
【図９】
2018014571.tif 000012
【図１０Ａ】
2018014571.tif 000013
【図１０Ｂ】
2018014571.tif 000014