(57)【要約】【課題】アクティブゲート制御により、動作の遅延を伴うことなくサージ電圧の発生を防止する。【解決手段】本実施形態に係るゲート駆動装置４０は、オン状態の半導体スイッチ５１に流れる電流量に応じて変化する検出値を検出する検出部１０、検出値に応じて、半導体スイッチがオン状態からターンオフするまでのゲート電圧の遷移波形を選択する選択部２０、及び選択された遷移波形により半導体スイッチのゲート電圧を制御してターンオフさせるゲート制御部３０を備える。それにより、サージ電圧の対策を行いつつスイッチング損失も抑制することができる。【選択図】図１
2018153007.tif 000002
【特許請求の範囲】
【請求項１】
オン状態の半導体スイッチに流れる電流量に応じて変化する検出値を検出する検出部と、
前記検出値に応じて、前記半導体スイッチが前記オン状態からターンオフするまでの前記半導体スイッチのゲート電圧の遷移波形を選択する選択部と、
前記選択された遷移波形により前記半導体スイッチのゲート電圧を制御してターンオフさせるゲート制御部と、
を備えるゲート駆動装置。
【請求項２】
前記検出値は、前記半導体スイッチのオン電圧に基づく値である、請求項１に記載のゲート駆動装置。
【請求項３】
前記ゲート制御部は、前記選択された遷移波形に応じて、前記半導体スイッチのターンオフ遷移期間中にアクティブゲート制御を行うか否かを決定する、請求項１又は２に記載のゲート駆動装置。
【請求項４】
前記ゲート制御部は、前記選択された遷移波形に応じて前記半導体スイッチのゲートと基準電位との間に接続する抵抗を切り換える、請求項１から３のいずれか一項に記載のゲート駆動装置。
【請求項５】
前記ゲート制御部は、前記半導体スイッチのゲートと基準電位との間に並列に接続可能な複数の抵抗を有し、前記選択された遷移波形に応じて前記複数の抵抗のうちの接続される抵抗の組み合わせを切り換える、請求項４に記載のゲート駆動装置。
【請求項６】
前記ゲート制御部は、前記オン状態から予め定められた遅延時間経過後に前記抵抗を切り換える、請求項４又は５に記載のゲート駆動装置。
【請求項７】
前記選択部は、オン状態の前記半導体スイッチに流れる電流量に応じて変化する検出値と前記オン状態からターンオフするまでに前記半導体スイッチに加わるサージ電圧との相関関係に基づいて、前記検出値に応じた前記遷移波形を選択する、請求項１から６のいずれか一項に記載のゲート駆動装置。
【請求項８】
前記選択部は、前記検出値を前記相関関係に基づいて定められる閾値と比較し、その比較結果に応じて前記遷移波形を選択する、請求項７に記載のゲート駆動装置。
【請求項９】
半導体スイッチと、
請求項１から８のいずれか一項に記載のゲート駆動装置と、
を備える半導体装置。
【請求項１０】
オン状態の半導体スイッチに流れる電流量に応じて変化する検出値を検出する段階と、
前記検出値に応じて、前記半導体スイッチが前記オン状態からターンオフするまでの前記半導体スイッチのゲート電圧の遷移波形を選択する段階と、
前記選択された遷移波形により前記半導体スイッチのゲート電圧を制御してターンオフさせる段階と、
を備えるゲート駆動方法。
【請求項１１】
前記検出値は、前記半導体スイッチのオン電圧に基づく値である、請求項１０に記載のゲート駆動方法。
【請求項１２】
前記制御する段階では、前記選択された遷移波形に応じて、前記半導体スイッチのターンオフ遷移期間中にアクティブゲート制御を行うか否かを決定する、請求項１０又は１１に記載のゲート駆動方法。
【請求項１３】
前記制御する段階では、前記選択された遷移波形に応じて前記半導体スイッチのゲートと基準電位との間に接続する抵抗を切り換える、請求項１０から１２のいずれか一項に記載のゲート駆動方法。
【請求項１４】
前記制御する段階では、前記選択された遷移波形に応じて、前記半導体スイッチのゲートと基準電位との間に並列に接続可能な複数の抵抗のうちの接続される抵抗の組み合わせを切り換える、請求項１３に記載のゲート駆動方法。
【請求項１５】
前記制御する段階では、前記オン状態から予め定められた遅延時間経過後に前記抵抗を切り換える、請求項１３又は１４に記載のゲート駆動方法。
【請求項１６】
前記選択する段階では、オン状態の前記半導体スイッチに流れる電流量に応じて変化する検出値と前記オン状態からターンオフするまでに前記半導体スイッチに加わるサージ電圧との相関関係に基づいて、前記検出値に応じた前記遷移波形を選択する、請求項１０から１５のいずれか一項に記載のゲート駆動方法。
【請求項１７】
前記選択する段階では、前記検出値を前記相関関係に基づいて定められる閾値と比較し、その比較結果に応じて前記遷移波形を選択する、請求項１６に記載のゲート駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート駆動装置、ゲート駆動方法、及び半導体装置に関する。
【背景技術】
【０００２】
近年、シリコンカーバイド化合物半導体（ＳｉＣ）素子、窒化ガリウム化合物半導体（ＧａＮ）素子等の次世代半導体素子を搭載したパワー半導体モジュール（半導体装置とも呼ぶ）の開発が進められている。ＳｉＣ素子及びＧａＮ素子は、従来のシリコン半導体（Ｓｉ）素子に対して絶縁破壊電界強度が高いことから高耐圧であり、また不純物濃度をより高く、活性層をより薄くすることができることから高効率且つ高速スイッチング動作が可能な小型の半導体装置を実現することができる。一例としてこのような次世代半導体素子を用いる場合などにおいて高速スイッチング動作を行うと、ターンオフ動作において半導体素子に接続する配線の配線インダクタンス等によりサージ電圧が発生するおそれがある。
【０００３】
サージ電圧の発生を回避するために、例えばスイッチング時に半導体素子のゲートと基準電位との間に接続する抵抗を高速で切り換えることによってゲート電圧の遷移波形を変える、アクティブゲート制御を適用することができる。例えば特許文献１には、半導体素子（ここでは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）とする）のコレクタ電圧がターンオフ期間中にある設定電圧以上になった時にゲート抵抗をより大きくすることで、跳ね上がり電圧（すなわち、サージ電圧）を抑制する電力変換装置が開示されている。
【特許文献１】特開２００９−５４６３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１におけるアクティブゲート制御においては、毎回ターンオフ期間中にゲート抵抗を切り換えるのでゲート電圧の切り換えが常に遅延する。この結果、サージ電圧が問題とならない領域では、ゲート電圧の変化の遅延に伴うスイッチング速度の低下に起因するスイッチング損失の増大が問題となる。
【課題を解決するための手段】
【０００５】
（項目１）
ゲート駆動装置は、オン状態の半導体スイッチに流れる電流量に応じて変化する検出値を検出する検出部を備えてよい。
ゲート駆動装置は、検出値に応じて、半導体スイッチがオン状態からターンオフするまでの半導体スイッチのゲート電圧の遷移波形を選択する選択部を備えてよい。
ゲート駆動装置は、選択された遷移波形により半導体スイッチのゲート電圧を制御してターンオフさせるゲート制御部を備えてよい。
【０００６】
（項目２）
検出値は、半導体スイッチのオン電圧に基づく値であってよい。
【０００７】
（項目３）
ゲート制御部は、選択された遷移波形に応じて、半導体スイッチのターンオフ遷移期間中にアクティブゲート制御を行うか否かを決定してよい。
【０００８】
（項目４）
ゲート制御部は、選択された遷移波形に応じて半導体スイッチのゲートと基準電位との間に接続する抵抗を切り換えてよい。
【０００９】
（項目５）
ゲート制御部は、半導体スイッチのゲートと基準電位との間に並列に接続可能な複数の抵抗を有し、選択された遷移波形に応じて複数の抵抗のうちの接続される抵抗の組み合わせを切り換えてよい。
【００１０】
（項目６）
ゲート制御部は、オン状態から予め定められた遅延時間経過後に抵抗を切り換えてよい。
【００１１】
（項目７）
選択部は、オン状態の半導体スイッチに流れる電流量に応じて変化する検出値とオン状態からターンオフするまでに半導体スイッチに加わるサージ電圧との相関関係に基づいて、検出値に応じた遷移波形を選択してよい。
【００１２】
（項目８）
選択部は、検出値を相関関係に基づいて定められる閾値と比較し、その比較結果に応じて遷移波形を選択してよい。
【００１３】
（項目９）
半導体装置は、半導体スイッチを備えてよい。
半導体装置は、項目１から８のいずれか一項に記載のゲート駆動装置を備えてよい。
【００１４】
（項目１０）
ゲート駆動方法は、オン状態の半導体スイッチに流れる電流量に応じて変化する検出値を検出する段階を備えてよい。
ゲート駆動方法は、検出値に応じて、半導体スイッチがオン状態からターンオフするまでの半導体スイッチのゲート電圧の遷移波形を選択する段階を備えてよい。
ゲート駆動方法は、選択された遷移波形により半導体スイッチのゲート電圧を制御してターンオフさせる段階を備えてよい。
【００１５】
（項目１１）
検出値は、半導体スイッチのオン電圧に基づく値であってよい。
【００１６】
（項目１２）
制御する段階では、選択された遷移波形に応じて、半導体スイッチのターンオフ遷移期間中にアクティブゲート制御を行うか否かを決定してよい。
【００１７】
（項目１３）
制御する段階では、選択された遷移波形に応じて半導体スイッチのゲートと基準電位との間に接続する抵抗を切り換えてよい。
【００１８】
（項目１４）
制御する段階では、選択された遷移波形に応じて、半導体スイッチのゲートと基準電位との間に並列に接続可能な複数の抵抗のうちの接続される抵抗の組み合わせを切り換えてよい。
【００１９】
（項目１５）
制御する段階では、オン状態から予め定められた遅延時間経過後に抵抗を切り換えてよい。
【００２０】
（項目１６）
選択する段階では、オン状態の半導体スイッチに流れる電流量に応じて変化する検出値とオン状態からターンオフするまでに半導体スイッチに加わるサージ電圧との相関関係に基づいて、検出値に応じた遷移波形を選択してよい。
【００２１】
（項目１７）
選択する段階では、検出値を相関関係に基づいて定められる閾値と比較し、その比較結果に応じて遷移波形を選択してよい。
【００２２】
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明の効果】
【００２３】
半導体スイッチに流れる電流量に応じて半導体スイッチがオン状態からターンオフするまでのゲート電圧の遷移波形を選択するので、サージ電圧の対策を行いつつスイッチング損失も抑制することができる。
【図面の簡単な説明】
【００２４】
【図１】本実施形態に係るゲート駆動装置及びこれを含んで構成される半導体装置の回路構成を示す。
【図２】選択回路の回路構成の一例を示す。
【図３】本実施形態に係るアクティブゲート制御のフローを示す。
【図４】非アクティブゲート制御時におけるスイッチング信号、半導体スイッチの動作状態、ゲート抵抗、ＤＳ間電圧の時間遷移を示すタイミングチャートの一例を示す。
【図５】アクティブゲート制御時におけるスイッチング信号、半導体スイッチの動作状態、ゲート抵抗、ＤＳ間電圧の時間遷移を示すタイミングチャートの一例を示す。
【発明を実施するための形態】
【００２５】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２６】
図１は、本実施形態に係るゲート駆動装置４０を含んで構成される半導体装置１００の回路構成を示す。半導体装置１００は、半導体スイッチ５１、ダイオード５２、及びゲート駆動装置４０を備える。なお、これらの素子及び装置は、外部からスイッチング信号Ｓ１を入力するためのスイッチング端子５７、電流を通電するためのドレイン端子５８及びソース端子５９の間に接続されている。
【００２７】
なお、半導体装置１００において、半導体スイッチ５１、ダイオード５２、及びゲート駆動装置４０より下側アームを構成し、これに接続する上側アームをさらに設けてインバータ装置等に搭載される半導体モジュールを構成してもよい。上側アームは、ドレイン端子５８にソースを接続する半導体スイッチ、半導体スイッチに逆並列に接続するダイオード、及び半導体スイッチのゲートに接続するゲート駆動装置を備えてよい。
【００２８】
半導体スイッチ５１は、ＳｉＣ等の化合物半導体からなるスイッチング素子であり、一例として、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。これに代えて、半導体スイッチ５１は、Ｓｉ半導体等のＩＶ族半導体で実現されてもよく、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等を採用したものであってもよい。本実施形態では、一例として、ＭＯＳＦＥＴを採用する。半導体スイッチ５１は、ゲート電極（単にゲートとも呼ぶ）Ｇ、ドレイン電極（単にドレインとも呼ぶ）Ｄ、及びソース電極（単にソースとも呼ぶ）Ｓを有し、それぞれ後述するゲート駆動装置４０、ドレイン端子５８、及びソース端子５９に接続されている。
【００２９】
ダイオード５２は、ＳｉＣ等の化合物半導体からなる整流素子であり、一例として、ショットキーバリアダイオード（ＳＢＤ）を採用することができる。これに代えて、ダイオード５２は、Ｓｉ半導体等のＩＶ族半導体で実現されてもよい。ダイオード５２は、アノード電極及びカソード電極を有し、それぞれ半導体スイッチ５１のソースＳ及びドレインＤに接続される。それにより、半導体スイッチ５１及びダイオード５２が逆並列に接続されてスイッチング装置を構成する。なお、通常、ＭＯＳＦＥＴは寄生ダイオードを含むため、半導体スイッチ５１がＭＯＳＦＥＴである場合は、必ずしも、ダイオード５２を新たに設けなくてもよい。
【００３０】
ゲート駆動装置４０は、スイッチング端子５７に入力されるスイッチング信号に応じてゲートを駆動することにより半導体スイッチ５１をスイッチングさせるとともに、アクティブゲート制御によりサージ電圧の発生を抑制することができる装置である。ゲート駆動装置４０は、検出部１０、選択部２０、タイミング生成部２４、及びゲート制御部３０を備える。なお、ゲート駆動装置４０は、一例として、スイッチング端子５７がパルス幅変調器（不図示）に接続され、パルス幅変調器からのＰＷＭ制御に応じたスイッチング信号Ｓ１がスイッチング端子５７に入力される。
【００３１】
検出部１０は、オン状態の半導体スイッチ５１に流れる電流量に応じて変化する検出値を検出するユニットである。ＭＯＳＦＥＴ，ＩＧＢＴ等の半導体スイッチ５１は、ゲート電圧が変化しなければ、流れる電流が大きくなるにつれてオン電圧（すなわち、半導体スイッチ５１のオン時のドレイン−ソース間電圧）が大きくなる性質を有する。そこで、本実施形態では、電流量に応じて変化する検出値として、半導体スイッチ５１のオン電圧Ｖｏｎに基づく値（例えば、オン電圧Ｖｏｎ、オン電圧Ｖｏｎの分圧値など）を採用する。ここで、オン電圧は、電流と異なり抵抗に通電して検出する必要がないため、ほぼ損失を生じることなく検出することができる。
【００３２】
サージ電圧は、半導体スイッチ５１がオン状態からオフ状態に変化したことで半導体スイッチ５１を流れる電流が急速に減少することに伴い、半導体スイッチ５１に接続された配線のインダクタンスに電流変化に応じた電圧が生じることにより発生する。ここで、発明者は、後述するように、ターンオフ前に半導体スイッチ５１に流れていた電流の大きさとサージ電圧とに相関があるという知見を得た。この知見に対して、上記のように、半導体スイッチ５１のオン電圧によりオン状態の半導体スイッチ５１に流れる電流量をスケールすることができ、オン電圧が大きいほど電流量が大きくなることから、半導体スイッチ５１のオン電圧が高いほどサージ電圧が生じる可能性が高いと言える。従って、サージ電圧との相関のあるオン電圧を検出して、オン電圧に応じて動的にアクティブゲート制御適用の有無を切り替えることにより、半導体スイッチ５１にサージ電圧が発生するのを回避しつつ、スイッチング損失の抑制を計ることが可能となる。
【００３３】
検出部１０は、半導体スイッチ５１のドレインＤ及びソースＳに接続され、それらの間の電位差（ＤＳ間電圧）Ｖｄｓを検出することで、半導体スイッチ５１がオン状態にあるときにはオン電圧Ｖｏｎを検出する。得られた検出値は、選択部２０に送信される。
【００３４】
選択部２０は、検出部１０から送信される検出値に応じて、オン状態から半導体スイッチ５１がターンオフするまでのゲート電圧の遷移波形を選択するユニットである。遷移波形は、一例として、非アクティブゲート制御用の遷移波形１及びアクティブゲート制御用の遷移波形２の２つの遷移波形を選択肢として含む。選択部２０は、比較回路２１、基準電圧源２２、及びＤフリップフロップ２３を有する。
【００３５】
比較回路２１は、検出部１０及び基準電圧源２２に接続され、検出部１０から受信するオン電圧Ｖｏｎの検出値と基準電圧源２２から入力されるリファレンス（閾値の一例である）とを比較して、その比較結果よりゲート電圧の遷移波形を選択する選択信号を出力する。例えば、比較回路２１は、２つの遷移波形１及び２のいずれかを指定する選択信号を出力することができ、オン電圧Ｖｏｎの検出値がリファレンス電位より小さい場合に遷移波形１を選択する選択信号「０」（Ｌ（ロー）レベル）を出力し、大きい場合に遷移波形２を選択する選択信号「１」（Ｈ（ハイ）レベル）を出力する。選択信号は、Ｄフリップフロップ２３に送信される。
【００３６】
基準電圧源２２は、比較回路２１によりオン電圧Ｖｏｎの検出値と比較するためのリファレンスとして、基準電圧を出力する定電圧源である。ここで、オフされる前に半導体スイッチ５１に流れる電流の大きさによって発生するサージ電圧の大きさが変わる、すなわち、オフされる前の半導体スイッチ５１に流れている電流量とオン状態からターンオフするまでの半導体スイッチ５１に加わるサージ電圧との間に相関があることが本出願の発明者の実験により見出されている。上記のとおり、オン状態の半導体スイッチ５１に流れる電流量はオン電圧により見積もることができることから、遷移波形を選択するためのオン電圧の基準値、すなわちリファレンスとなる基準電圧値を、オン電圧とオン状態からターンオフするまでに半導体スイッチ５１に加わるサージ電圧との相関関係に基づいて定めることとする。
【００３７】
ゲート駆動装置４０は、上述のとおり定められるリファレンスを用いて検出値を比較し、その比較結果に応じて遷移波形を選択することで、検出値がリファレンスを超えて許容範囲を超えるサージ電圧が発生することが予想される場合にゲート電圧の遷移を緩やかにする遷移波形２を選択してサージ電圧を抑え、検出値がリファレンスを超えずサージ電圧が発生しない又は発生する可能性が小さいと予想される場合にゲート電圧をより急速に遷移させる遷移波形１を選択して高速でターンオフさせてスイッチング損失を抑制することができる。
【００３８】
Ｄフリップフロップ２３は、スイッチング端子５７を介して外部入力されるスイッチング信号Ｓ１（Ｃ）の立ち上がりによりトリガされて比較回路２１が出力する選択信号（Ｄ）をラッチし、ラッチした選択信号（Ｑ）を出力する。それにより、後述するゲート制御部３０により、スイッチング信号Ｓ１により規定されるタイミング（すなわち、ターンオフ動作の開始時）で選択信号を取り込んで、遷移波形を切り換えることができる。ここで、スイッチング信号Ｓ１は、「０」が半導体スイッチ５１のオンを指示し、「１」が半導体スイッチ５１のオフを指示する信号である。なお、オンが継続している状態におけるＤＳ間電圧（すなわち、オン電圧）の変化は通常緩やかであることから、ターンオフ動作の開始時に限らず、ターンオフ動作の開始前、例えば、オン電圧の検出値がリファレンスを超えた時（選択信号が「１」に変更された時）の選択信号に従って遷移波形を切り換えてもよい。
【００３９】
タイミング生成部２４は、スイッチング端子５７を介して外部入力されるスイッチング信号Ｓ１を基にして、ゲート電圧にアクティブゲート制御用の遷移波形２を生成させるための第１タイミング信号Ｓ０１及び第２タイミング信号Ｓ０２を生成するユニットである。ゲート駆動装置４０においては、第１タイミング信号Ｓ０１は、一例としてスイッチング信号Ｓ１に等しい、すなわちスイッチング信号Ｓ１の立ち上がりと立ち下がりに同期した立ち上がりと立ち下がりを有する信号である。第２タイミング信号Ｓ０２は、一例としてスイッチング信号Ｓ１の立ち上がりに同期して立ち上がり、予め定められた第１遅延時間後に立下り、さらに第２遅延時間経過後に再度立ち上がり、スイッチング信号Ｓ１の立ち下がりに同期して立ち下がる信号である。第１タイミング信号Ｓ０１及び第２タイミング信号Ｓ０２は、ゲート制御部３０に送信される。
【００４０】
なお、本実施形態では、選択部２０は、ゲート電圧の遷移波形として２つの遷移波形１及び２のうちからいずれかを選択するよう構成したが、異なる基準電圧源２２にそれぞれ接続される複数の比較回路２１を用いて、オン電圧Ｖｏｎの検出値を異なるリファレンスとそれぞれ比較することで、オン電圧Ｖｏｎの検出値に応じて３以上の遷移波形の中からいずれかを選択するよう構成してもよい。これに対応して、３以上の遷移波形をそれぞれ生成するタイミング生成部２４をさらに設けてもよい。また、ゲート駆動装置４０は、オン電圧Ｖｏｎの検出値に応じて連続的に遷移波形を変えるようにゲート制御部３０を制御してもよい。
【００４１】
ゲート制御部３０は、選択部２０により選択された遷移波形により半導体スイッチ５１のゲート電圧を制御してターンオフさせるユニットであり、選択回路３１，３２、半導体スイッチ３３，３４、及び抵抗素子３５〜３７を有する。
【００４２】
選択回路３１，３２は、それぞれ、選択部２０から受信する選択信号に応じて半導体スイッチ３３，３４を制御するスイッチング信号Ｓ２及びＳ３を出力する回路である。選択回路３１（３２）は、スイッチング端子５７、タイミング生成部２４、及び選択部２０（すなわち、Ｄフリップフロップ２３）に接続する３つの入力ＩＮ１，ＩＮ２，ＳＥＬ（以下において、これらの表記ＩＮ１，ＩＮ２，ＳＥＬを入力端子及びその入力端子に入力される信号の両方に適用する）を有し、これらの入力を介してスイッチング端子５７からスイッチング信号Ｓ１、タイミング生成部２４から第１タイミング信号Ｓ０１と第２タイミング信号Ｓ０２、及び選択部２０から選択信号を受信する。
【００４３】
図２に、選択回路３１の構成の一例を示す。選択回路３１は、ＮＡＮＤ回路３１ａ，３１ｂ，３１ｃ及びＮＯＴ回路３１ｄを有する。ＮＡＮＤ回路３１ａは、入力ＩＮ１とＮＯＴ回路３１ｄを介して入力ＳＥＬとに接続され、入力ＩＮ１と入力ＳＥＬの論理否定との否定論理積を出力する。ＮＡＮＤ回路３１ｂは、入力ＩＮ２と入力ＳＥＬとに接続され、それらの否定論理積を出力する。ＮＡＮＤ回路３１ｃは、ＮＡＮＤ回路３１ａ，３１ｂに接続され、それぞれの出力の否定論理積（ＯＵＴ）を出力する。ＮＯＴ回路３１ｄは、入力ＳＥＬとＮＡＮＤ回路３１ａとの間に接続され、入力ＳＥＬの論理否定をＮＡＮＤ回路３１ａに入力する。このように構成された選択回路３１において、入力ＳＥＬが「０」の場合に入力ＩＮ１が出力され、入力ＳＥＬが「１」の場合に入力ＩＮ２が出力される。選択回路３２も、選択回路３１と同様に構成される。
【００４４】
従って、選択回路３１（３２）は、入力ＳＥＬに入力される選択信号が「０」の場合に入力ＩＮ１から入力されるスイッチング信号Ｓ１を、選択信号が「１」の場合に入力ＩＮ２から入力される第１タイミング信号Ｓ０１（第２タイミング信号Ｓ０２）を、スイッチング信号Ｓ２（Ｓ３）として出力する。これにより、ゲート制御部３０は、選択部２０により選択された非アクティブゲート制御用の遷移波形１を指示する選択信号「０」、又はアクティブゲート制御用の遷移波形２を指示する選択信号「１」に応じて、半導体スイッチ５１のターンオフ遷移期間中にアクティブゲート制御を行うか否かを切り換え可能とする。
【００４５】
半導体スイッチ３３，３４は、それぞれ、スイッチング信号Ｓ２，Ｓ３を受けて抵抗素子３５，３６を基準電位ＶＬ（半導体スイッチ５１のソース電位）に接続するスイッチング素子である。
【００４６】
抵抗素子３５〜３７は、半導体スイッチ５１のゲートＧに接続して、ゲート電圧の変化速度を変更するための可変ゲート抵抗（単に、ゲート抵抗とも呼ぶ）Ｒｇとして機能する。抵抗素子３７は、半導体スイッチ５１のゲートＧ及び不図示の回路素子を介して上アーム側の高電位側の基準電位（不図示）に一端を接続し、抵抗素子３５，３６は、一端を抵抗素子３７の他端に、他端をそれぞれ半導体スイッチ３３，３４を介して基準電位ＶＬに接続する。
【００４７】
例えば、選択回路３１，３２によりそれぞれオン信号「１」のスイッチング信号Ｓ２，Ｓ３が出力されると、半導体スイッチ３３，３４がともにオンされることで、抵抗素子３５，３６が抵抗素子３７と基準電位ＶＬとの間に並列に接続される。それにより、半導体スイッチ５１のゲートＧに合成抵抗値の小さいゲート抵抗Ｒｇが接続されて、ゲート電圧が急速に遷移することとなる。一方、選択回路３１，３２によりそれぞれオン信号「１」のスイッチング信号Ｓ２及びオフ信号「０」のスイッチング信号Ｓ３が出力されると、半導体スイッチ３３がオンされ、半導体スイッチ３４がオフされることで、抵抗素子３５のみが抵抗素子３７と基準電位ＶＬとの間に接続される。それにより、半導体スイッチ５１のゲートＧに合成抵抗値の大きいゲート抵抗Ｒｇが接続されて、ゲート電圧が緩やかに遷移することとなる。
【００４８】
上述のとおり構成されたゲート制御部３０において、選択部２０により選択された遷移波形に応じて半導体スイッチ５１のゲートＧと基準電位ＶＬとの間に接続するゲート抵抗Ｒｇの大きさが変更される。本実施形態では、半導体スイッチ５１のゲートＧと基準電位ＶＬとの間に並列に接続可能な２つの抵抗素子３５，３６のうちの接続される抵抗の組み合わせを切り換えることで、半導体スイッチ５１のゲートＧに接続するゲート抵抗Ｒｇの大きさを変更する。それにより、半導体スイッチ５１のゲート電圧の遷移を制御する。
【００４９】
例えば、ゲート制御部３０は、選択部２０から非アクティブゲート制御用の遷移波形１を選択する選択信号「０」を受けると、選択回路３１，３２はそれぞれ入力ＩＮ１に入力されるスイッチング信号Ｓ１をスイッチング信号Ｓ２，Ｓ３として出力する。それにより、スイッチング信号Ｓ１の立ち上がりに応じて半導体スイッチ３３，３４がともにオンされて小さいゲート抵抗Ｒｇに変更されることで、ゲート電圧を急速に遷移させ、半導体スイッチ５１を高速にスイッチングすることができる。
【００５０】
一方、ゲート制御部３０は、選択部２０からアクティブゲート制御用の遷移波形２を選択する選択信号「１」を受けると、選択回路３１，３２はそれぞれの入力ＩＮ２に入力される第１タイミング信号Ｓ０１及び第２タイミング信号Ｓ０２をスイッチング信号Ｓ２，Ｓ３として出力する。それにより、第１タイミング信号Ｓ０１及び第２タイミング信号Ｓ０２の立ち上がりに応じて半導体スイッチ３３，３４がともにオンされ、立ち上がり（すなわち、オン状態の終了）から予め定められた第１遅延時間経過するまで小さいゲート抵抗Ｒｇに変更されることで、ゲート電圧を急速に遷移させ、半導体スイッチ５１を高速にスイッチングすることができる。また、第１遅延時間経過後に、第２タイミング信号Ｓ０２の立下りに応じて半導体スイッチ３４がオフされ、さらに第２遅延時間経過するまで大きいゲート抵抗Ｒｇに変更されることで、ゲート電圧を緩やかに遷移させ、半導体スイッチ５１に加わるサージ電圧を抑えることができる。また、第２遅延時間経過後、第２タイミング信号Ｓ０２の立ち上がりに応じて半導体スイッチ３４がオンされ、小さいゲート抵抗Ｒｇに変更されることで、ゲート電圧を急速に遷移させ、半導体スイッチ５１のターンオフ動作を早急に終了させることができる。
【００５１】
図３に、本実施形態に係るゲート駆動装置４０による半導体スイッチ５１に対するアクティブゲート制御のフローを示す。
【００５２】
ステップＳ１０では、ゲート駆動装置４０によるアクティブゲート制御の制御パラメータを初期設定する。制御パラメータは、例えば、選択部２０において、電圧Ｖｏｎの検出値と比較するリファレンス（すなわち、閾値Ｖｏｎ＿ｔｈ）及びタイミング生成部２４により生成される第２タイミング信号Ｓ０２における第１及び第２遅延時間を含む。
【００５３】
リファレンスは、オン電圧とオン状態からターンオフするまでの半導体スイッチ５１に加わるサージ電圧との間の相関関係に基づいて定めることができる。相関関係は、半導体スイッチ５１のゲート電圧を制御してターンオフさせる際に、ターンオフ前のオン状態においてオン電圧を検出し、オン状態から半導体スイッチ５１がターンオフするまでのＤＳ間電圧Ｖｄｓを測定してサージ電圧（例えば、ピーク電圧）を検出し、これを様々なゲート電圧に対して実行してオン電圧とサージ電圧との検出結果を複数収集することで得られる。相関関係は、例えば、一次関数を用いて表すことができる。そこで、半導体スイッチ５１に対して許容できる電圧（例えば、許容電圧Ｖｄｓ＿ｔｈ＝１２００Ｖ）を超えるサージ電圧が生じ得るオン電圧の下限をリファレンスとして定める。
【００５４】
第１及び第２遅延時間は、半導体スイッチ５１においてサージ電圧が発生し得る期間（サージ期間と呼ぶ）に基づいて定めることができる。サージ期間は、例えば、半導体スイッチ５１のゲート電圧を制御してターンオフさせる際に、オン状態から半導体スイッチ５１がターンオフするまでのＤＳ間電圧Ｖｄｓを測定してサージ電圧の遷移波形を検出し、半導体スイッチ５１に対して許容できる電圧を超える期間或いはピーク電圧に対して一定割合を超える期間を検出し、これを様々なゲート電圧の遷移波形に対して実行して複数収集することで得られる。ＤＳ間電圧Ｖｄｓの立ち上がり速度を考慮して、サージ期間の始期より前の時刻ｔ１より第１遅延時間（例えば、約３０ナノ秒）を定め、またゲート抵抗Ｒｇを変更して観測した終期より後の時刻ｔ２より第２遅延時間（例えば、約６０ナノ秒）を定めることができる。なお、第１及び第２遅延時間を設定することは、ゲート電圧の遷移波形を設定することに等しい。
【００５５】
なお、ゲート駆動装置４０の制御パラメータの初期設定は、ゲート駆動装置４０を半導体装置１００に組み込み、半導体装置１００を稼働した状態において実行してもよい。
【００５６】
初期設定が完了すると、ゲート駆動装置４０は半導体装置１００に組み込まれ、半導体スイッチ５１のゲートに接続される。なお、ゲート駆動装置４０を半導体装置１００に組み込んだ後、ゲート駆動装置４０の制御パラメータの調整をしてもよい。
【００５７】
半導体装置１００を稼働すると、制御装置から半導体スイッチ５１を制御するためのスイッチング信号Ｓ１が入力され、この信号に従ってゲート駆動装置４０は半導体スイッチ５１をスイッチング動作することで、例えば誘導性の負荷に電流が供給される。半導体スイッチ５１のスイッチング動作、特に半導体スイッチ５１がオン状態からオフ状態に遷移するターンオフ動作において、ゲート駆動装置４０によるゲート制御が実行される。
【００５８】
ステップＳ１１では、検出部１０により、オン状態の半導体スイッチ５１に流れる電流量に応じて変化する検出値、すなわちオン電圧に基づく値を検出する。検出部１０は、検出値の検出結果を選択部２０に送信する。
【００５９】
ステップＳ１２では、選択部２０により、ステップＳ１１で検出された検出値に応じて、オン状態から半導体スイッチ５１がターンオフするまでのゲート電圧の遷移波形を選択する。選択部２０は、検出値をリファレンスと比較し、その比較結果に応じて遷移波形を選択する。ここで、検出値がリファレンスより小さい場合、サージ電圧が発生しないと判断できるので、非アクティブゲート制御用の遷移波形１を選択し、検出値がリファレンスを超える場合、許容範囲を超えるサージ電圧が発生し得ると判断できるので、選択部２０はアクティブゲート制御用の遷移波形２を選択する。選択部２０は、遷移波形１を選択する選択信号「０」又は遷移波形２を選択する選択信号「１」をゲート制御部３０に送信する。
【００６０】
ステップＳ１３では、ゲート制御部３０により、遷移波形１及び２のうち選択された遷移波形により半導体スイッチ５１のゲート電圧を制御して半導体スイッチ５１をターンオフさせる。
【００６１】
半導体装置１００は、スイッチング信号Ｓ１に同期して、半導体スイッチ５１がオン状態からオフ状態にターンオフされる都度（スイッチング信号Ｓ１が立ち上がる毎に）、ステップＳ１１〜Ｓ１３を繰り返す。
【００６２】
図４は、非アクティブゲート制御時におけるスイッチング信号Ｓ１〜Ｓ３、スイッチング信号Ｓ１が指示する半導体スイッチ５１の動作状態、ゲート抵抗Ｒｇ、ＤＳ間電圧Ｖｄｓの時間遷移の一例を示す。この例では、半導体スイッチ５１のオン状態の間のＤＳ間電圧Ｖｄｓ（すなわち、オン電圧）が、閾値Ｖｏｎ＿ｔｈを超えない。
【００６３】
この場合において、時刻ｔ０で、検出部１０はオン電圧を検出し（ステップＳ１１）、選択部２０はオン電圧の検出値をリファレンス（すなわち、閾値Ｖｏｎ＿ｔｈ）と比較する（ステップＳ１２）。ここで、選択部２０は、検出値がリファレンスより小さいことから、非アクティブゲート制御用の遷移波形１を選択して、選択信号「０」をゲート制御部３０に送信する。ゲート制御部３０は、選択された遷移波形により半導体スイッチ５１のゲート電圧を制御してターンオフさせる（ステップＳ１３）。ここで、ゲート制御部３０は、選択部２０から選択信号「０」を受けて非アクティブゲート制御用の遷移波形１により半導体スイッチ５１を制御する。
【００６４】
遷移波形１による非アクティブゲート制御において、ゲート制御部３０は、スイッチング端子５７を介して外部から入力されるスイッチング信号Ｓ１をスイッチング信号Ｓ２，Ｓ３として用いて、半導体スイッチ３３，３４を制御する。ここで、スイッチング信号Ｓ１が立ち上がる時刻ｔ０にて、半導体スイッチ５１のターンオフ動作が開始するとともに、小さいゲート抵抗Ｒｇに変更される。抵抗素子３５〜３７の切り換え接続によるゲート抵抗Ｒｇの変更の詳細は、先述のとおりである。小さいゲート抵抗Ｒｇによりゲート電圧が急速に遷移し、それによりＤＳ間電圧Ｖｄｓが急速に立ち上がり且つ飽和する。
【００６５】
上述の例では、オン電圧が閾値Ｖｏｎ＿ｔｈを超えないことで、オン状態から半導体スイッチ５１がターンオフするまでにＤＳ間電圧Ｖｄｓは許容電圧Ｖｄｓ＿ｔｈを超えない、すなわちサージ電圧は発生しないと判断される。斯かる場合、非アクティブゲート制御用の遷移波形１により半導体スイッチ５１を制御することで、つまり、小さいゲート抵抗Ｒｇに変更してゲート電圧を急速に遷移させることで、半導体スイッチ５１を高速にスイッチングして、スイッチング損失を抑制することができる。
【００６６】
図５は、アクティブゲート制御時における、スイッチング信号Ｓ１〜Ｓ３、半導体スイッチ５１の動作状態、ゲート抵抗Ｒｇ、ＤＳ間電圧Ｖｄｓの時間遷移の一例を示す。この例では、半導体スイッチ５１のオン状態のＤＳ間電圧Ｖｄｓ（すなわち、オン電圧）が増加し、時刻ｔｍにて閾値Ｖｏｎ＿ｔｈを超える。
【００６７】
この場合において、時刻ｔ０（又はＤＳ間電圧Ｖｄｓが閾値Ｖｏｎ＿ｔｈを超える時刻ｔｍ）で、検出部１０はオン電圧を検出し（ステップＳ１１）、選択部２０はオン電圧の検出値をリファレンス（すなわち、閾値Ｖｏｎ＿ｔｈ）と比較する（ステップＳ１２）。ここで、選択部２０は、検出値がリファレンスより大きいことで、アクティブゲート制御用の遷移波形２を選択して、選択信号「１」をゲート制御部３０に送信する。ゲート制御部３０は、選択された遷移波形により半導体スイッチ５１のゲート電圧を制御してターンオフさせる（ステップＳ１３）。ここで、ゲート制御部３０は、選択部２０から選択信号「１」を受けてアクティブゲート制御用の遷移波形２により半導体スイッチ５１を制御する。
【００６８】
遷移波形２によるアクティブゲート制御において、ゲート制御部３０は、タイミング生成部２４により生成される第１タイミング信号Ｓ０１及び第２タイミング信号Ｓ０２をスイッチング信号Ｓ２，Ｓ３として用いて、半導体スイッチ３３，３４を制御する。ここで、スイッチング信号Ｓ２，Ｓ３（第１タイミング信号Ｓ０１及び第２タイミング信号Ｓ０２）がともに立ち上がる時刻ｔ０にて、半導体スイッチ５１のターンオフ動作が開始するとともに、小さいゲート抵抗Ｒｇに変更される。抵抗素子３５〜３７の切り換え接続によるゲート抵抗Ｒｇの変更の詳細は、先述のとおりである。オン状態の終了から予め定められた第１遅延時間経過するまで小さいゲート抵抗Ｒｇによりゲート電圧が急速に遷移し、それによりＤＳ間電圧Ｖｄｓは急速に立ち上がる。
【００６９】
第１遅延時間経過後、スイッチング信号Ｓ３（第２タイミング信号Ｓ０２）が立ち下がる時刻ｔ１にて、大きいゲート抵抗Ｒｇに変更される。抵抗素子３５〜３７の切り換え接続によるゲート抵抗Ｒｇの変更の詳細は、先述のとおりである。図中、本実施形態のアクティブゲート制御を実行した場合のＤＳ間電圧Ｖｄｓを実線を用いて示し、ゲート制御を実行しなかった場合（常時、小さいゲート抵抗Ｒｇを使用した場合）のＤＳ間電圧Ｖｄｓを点線を用いて示している。点線で示す波形から分かるように、オン電圧の検出値が閾値Ｖｏｎ＿ｔｈより大きい場合に常時小さいゲート抵抗Ｒｇを使用すると、ＤＳ間電圧Ｖｄｓのオーバーシュートおよびその後の発振波形の振幅が大きくなり、ＤＳ間電圧Ｖｄｓが許容電圧Ｖｄｓ＿ｔｈを超えてしまう、すなわちサージ電圧が発生することが分かる。これに対し、実線で示す波形では、第１遅延時間の経過後、第２遅延時間が経過するまで大きいゲート抵抗Ｒｇによりゲート電圧が緩やかに遷移するので、半導体スイッチ５１に加わるサージ電圧が抑えられることが分かる。
【００７０】
第２遅延時間経過後、スイッチング信号Ｓ３（第２タイミング信号Ｓ０２）が再度立ち上がる時刻ｔ２にて、小さいゲート抵抗Ｒｇに変更される。抵抗素子３５〜３７の切り換え接続によるゲート抵抗Ｒｇの変更の詳細は、先述のとおりである。小さいゲート抵抗Ｒｇによりゲート電圧が急速に遷移し、それによりＤＳ間電圧Ｖｄｓは急速に飽和して、半導体スイッチ５１のターンオフ動作が終了する。
【００７１】
上述の例では、オン電圧の検出値が閾値Ｖｏｎ＿ｔｈを超えることで、オン状態から半導体スイッチ５１がターンオフするまでにＤＳ間電圧Ｖｄｓは許容電圧Ｖｄｓ＿ｔｈを超える、すなわちサージ電圧が発生すると判断される。斯かる場合、アクティブゲート制御用の遷移波形２により半導体スイッチ５１を制御することで、つまり、第１遅延時間が経過するまで小さいゲート抵抗Ｒｇに変更してゲート電圧を急速に遷移させることで半導体スイッチ５１を高速にスイッチングし、さらに第２遅延時間が経過するまで大きいゲート抵抗Ｒｇに変更してゲート電圧を緩やかに遷移させることでサージ電圧を抑え、さらに第２遅延時間が経過した後、再度小さいゲート抵抗Ｒｇに変更してゲート電圧を急速に遷移させることで半導体スイッチ５１のターンオフ動作を急速に終了させることができる。従って、半導体スイッチ５１がターンオフする前のオン状態の間にオン電圧を検出し、この検出結果に応じてターンオフ動作時に予め定められた第１及び第２遅延時間でゲート抵抗を変更することで、サージ電圧を抑えることができる。
【００７２】
なお、本実施形態に係るゲート駆動装置４０では、選択部２０により非アクティブゲート制御用の遷移波形１及びアクティブゲート制御用の遷移波形２の２つの遷移波形からいずれかを選択することとしたが、これに代えて、遷移速度の異なる（例えば、遷移の速い及び遅い）２つのアクティブゲート制御用の遷移波形からいずれかを選択することとしてもよい。
【００７３】
なお、本実施形態に係るゲート駆動装置４０では、ターンオフ動作の開始から第１遅延時間が経過するまで小さいゲート抵抗に変更し、その後第２遅延時間が経過するまで大きいゲート抵抗に変更するアクティブゲート制御を採用したが、これに代えて、オン状態の間に選択された遷移波形に応じて、半導体スイッチ５１のターンオフ遷移期間中にアクティブゲート制御を行うか否かを決定してもよい。例えば、ゲート駆動装置４０は、検出部１０によりターンオフ動作中にＤＳ間電圧Ｖｄｓをモニタし、選択部２０によりＤＳ間電圧Ｖｄｓが予め定められた閾値を超えるか否かを判断し、超える場合にそのタイミングでゲート駆動装置４０によりゲート抵抗Ｒｇを変更してもよい。
【００７４】
なお、本実施形態に係るゲート駆動装置４０では、半導体スイッチ５１のゲートＧに接続するゲート抵抗Ｒｇを変更することでゲート電圧の遷移波形を変更することとしたが、これに代えて、選択された遷移波形に対応する電流源を用いてゲートＧから電荷を引き抜く、ゲート抵抗Ｒｇを選択された遷移波形に応じて異なる電位を有する基準電位に接続するなどにより、ゲートＧの電荷変動速度を変更することとしてもよい。
【００７５】
また、ゲート抵抗Ｒｇを構成する複数の抵抗を切り替えるのではなく、複数の電流源を切り替えるようにしてもよいし、複数の駆動能力が異なるトランジスタをゲート駆動回路が備えてこれらのトランジスタを切り替えるようにしてもよい。
【００７６】
また、上記のうちのいくつかの方式を組み合わせてもよい。
【００７７】
なお、本実施形態では、オン状態の半導体スイッチ５１に流れる電流量に応じて変化する検出値として、半導体スイッチ５１のオン電圧Ｖｏｎに基づく値を採用したが、電流量に応じて変化する量であれば任意の量を採用してよい。例えば、半導体スイッチ５１に流れる電流又はこれから分流した電流の値を採用してもよい。
【００７８】
なお、本実施形態に係るゲート駆動装置４０及びこれを備える半導体装置１００は、例えば、パワーコンディショナ（ＰＣＳ）、インバータ、スマートグリッド等の電力装置である外部システムに組み込むことができる。
【００７９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００８０】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００８１】
１０…検出部、２０…選択部、２１…比較回路、２２…基準電圧源、２３…Ｄフリップフロップ、２４…タイミング生成部、３０…ゲート制御部、３１ａ〜３１ｃ…ＮＯＲ回路、３１ｄ…ＮＯＴ回路、３１，３２…選択回路、３３，３４…半導体スイッチ、３５〜３７…抵抗素子、４０…ゲート駆動装置、５１…半導体スイッチ、５２…ダイオード、５７…スイッチング端子、５８…ドレイン端子、５９…ソース端子、１００…半導体装置、Ｓ１〜Ｓ３…スイッチング信号、Ｓ０１，Ｓ０２…タイミング信号。
【図１】
2018153007.tif 000003
【図２】
2018153007.tif 000004
【図３】
2018153007.tif 000005
【図４】
2018153007.tif 000006
【図５】
2018153007.tif 000007