(57)【要約】【課題】省エネルギー化、高効率化を実現すること可能な絶縁型ＤＣ／ＤＣコンバータを提供する。【解決手段】１次側スイッチ回路１４と第１共振コイルＬ１１および第２共振コイルＬ１２とを備えた絶縁型ＤＣ／ＤＣコンバータ１０であって、低負荷電流時において第２共振コイルＬ１２のインダクタンス値が第１共振コイルＬ１１のインダクタンス値よりも高く支配的になり、高負荷電流時において前記第１共振コイルのインダクタンス値が第２共振コイルＬ１２のインダクタンス値よりも高く支配的になり、かつ、合成インダクタンス値の変化率が、高負荷電流時よりも低負荷電流時の方が大きくなるように構成され、低負荷電流時および高負荷電流時の双方において１次側スイッチ回路１４がゼロ電圧スイッチングで動作することを特徴とする。【選択図】図１
2018014852.tif 000002
【特許請求の範囲】
【請求項１】
１次巻線および２次巻線を有する絶縁変圧部と、
前記絶縁変圧部の１次側に設けられた１次側スイッチ回路を含む１次側回路と、
前記絶縁変圧部の２次側に設けられた２次側回路と、
前記１次側スイッチ回路に対して位相シフト制御を行う制御回路と、
を備えた絶縁型ＤＣ／ＤＣコンバータであって、
前記１次側回路は、前記１次側スイッチ回路と前記１次巻線との間に設けられた第１共振コイルおよび第２共振コイルを備え、
前記第１共振コイル、前記第２共振コイル、前記１次巻線は、互いに直列接続されており、
前記第１共振コイルおよび前記第２共振コイルは、
低負荷電流時において前記第２共振コイルのインダクタンス値が前記第１共振コイルのインダクタンス値よりも高く支配的になり、高負荷電流時において前記第１共振コイルのインダクタンス値が前記第２共振コイルのインダクタンス値よりも高く支配的になり、かつ、
前記第１共振コイルおよび前記第２共振コイルの合成インダクタンス値の変化率が、前記高負荷電流時よりも前記低負荷電流時の方が大きくなるように構成されており、
前記制御回路は、
前記低負荷電流時および前記高負荷電流時の双方において、前記１次側スイッチ回路をゼロ電圧スイッチングで動作させる
ことを特徴とする絶縁型ＤＣ／ＤＣコンバータ。
【請求項２】
前記１次側スイッチ回路は、フルブリッジ回路であり、
前記第１共振コイルは、一端が前記フルブリッジ回路の第１レグを構成する第１スイッチ素子および第２スイッチ素子の接続点に接続され、他端が前記１次巻線の一端に接続され、
前記第２共振コイルは、一端が前記フルブリッジ回路の第２レグを構成する第３スイッチ素子および第４スイッチ素子の接続点に接続され、他端が前記１次巻線の他端に接続された
ことを特徴とする請求項１に記載の絶縁型ＤＣ／ＤＣコンバータ。
【請求項３】
アノードが前記第１共振コイルの他端に接続され、カソードが前記第１レグの一端に接続された第１整流素子と、
アノードが前記第１レグの他端に接続され、カソードが前記第１共振コイルの他端に接続された第２整流素子と、
アノードが前記第２共振コイルの他端に接続され、カソードが前記第２レグの一端に接続された第３整流素子と、
アノードが前記第２レグの他端に接続され、カソードが前記第２共振コイルの他端に接続された第４整流素子と、を備え、
前記２次側回路は、２次側スイッチ回路を含み、
前記制御回路は、前記２次側スイッチ回路に対して同期整流制御を行い、前記絶縁変圧部の２次側から１次側に電力を供給する逆方向電力変換動作を行わせる
ことを特徴とする請求項２に記載の絶縁型ＤＣ／ＤＣコンバータ。
【請求項４】
前記第１共振コイルと前記第２共振コイルとは、材質、形状、大きさ、または巻き数の少なくとも１つが異なる
ことを請求項１〜３のいずれか一項に記載の絶縁型ＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁型ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
近年、地球温暖化対策として循環型社会の実現のため、電源機器の省エネルギー化、高効率化の実現が急務となっている。その中でも、エアコンをはじめ、太陽光発電装置や、家庭用蓄電池、自動車等に搭載される絶縁型ＤＣ／ＤＣコンバータは、電源機器の中核として多様な用途に用いられている。特に、位相シフト方式フルブリッジ型ＤＣ／ＤＣコンバータは、数キロから数十キロワットの中型高効率で、幅広い電圧に対応できる。このため、位相シフト方式フルブリッジ型ＤＣ／ＤＣコンバータの省エネルギー化、高効率化を実現することで、循環型社会の実現が大きく前進する。
【０００３】
図１０に、非特許文献１に記載の位相シフト方式フルブリッジ型ＤＣ／ＤＣコンバータ１を示す。位相シフト方式フルブリッジ型ＤＣ／ＤＣコンバータ１では、省エネルギー化、高効率化を実現するために、変圧器ＴＲ１の漏れインダクタンスおよび／または外付け共振コイルＬ１と、スイッチ素子Ｑ１〜Ｑ４の寄生キャパシタおよび／または外付けコンデンサＣ１〜Ｃ４の働きにより、スイッチ素子Ｑ１〜Ｑ４をゼロ電圧スイッチング（ＺＶＳ）でＯＮ／ＯＦＦ動作させることが好ましい。
【０００４】
外付け共振コイルＬ１と外付けコンデンサＣ１〜Ｃ４の働きによりゼロ電圧スイッチングを実現する場合、外付けコンデンサＣ１〜Ｃ４の充放電時間がスイッチ素子Ｑ１〜Ｑ４のターンオフ時間よりも長くなるように、外付けコンデンサＣ１〜Ｃ４の容量を決定するとともに、外付け共振コイルＬ１に蓄積されるエネルギーを、外付けコンデンサＣ１〜Ｃ４の充放電を完了させるのに十分な大きさにする必要がある。
【０００５】
しかしながら、外付け共振コイルＬ１に蓄積されるエネルギーは外付け共振コイルＬ１に流れる負荷電流の自乗に比例するので、低負荷電流時は、上記エネルギーが不足してゼロ電圧スイッチングを実現することができない。この場合、スイッチ素子Ｑ１〜Ｑ４をハードスイッチングでＯＮ／ＯＦＦ動作させることになり、スイッチング損失が増大し、効率が低下してしまう。一方、これを回避しようとして外付け共振コイルＬ１のインダクタンス値を高くすると、共振時間が長くなりすぎるため、スイッチ素子Ｑ１〜Ｑ４のＯＮデューティを確保することができず、出力が低下したり、高負荷電流時に損失が増大したりするおそれがある。
【０００６】
ところで、特許文献１には、可飽和リアクトルで構成された可変インピーダンス型の共振コイルとスイッチ素子とを備えた単純なインバータ装置において、共振振幅検知手段を設け、当該共振振幅検知手段の出力が一定値以下のときに共振コイルのインダクタンス値を増加させることが提案されている。
【０００７】
しかしながら、特許文献１に記載のインバータ装置は、上記の位相シフト方式フルブリッジ型ＤＣ／ＤＣコンバータ１とは構成が大きく異なる。しかも、可飽和リアクトルは、一般にインダクタンス値が急峻に変化する特性を有する。このため、位相シフト方式フルブリッジ型ＤＣ／ＤＣコンバータ１において特許文献１の提案を採用しても、低負荷電流時および高負荷電流時の双方において所望のインダクタンス値を得るのは困難である。
【０００８】
特許文献２には、ＤＣ／ＤＣコンバータにおいてゼロ電圧スイッチングを実現するためには共振回路のインダクタンス値を調整することが有効であるとの知見に基づき、電流値に応じてインダクタンス値が変化するインダクタとして、特殊な曲面形状を有するギャップ型のコイル形状のコアを有する可変インダクタを使用することが提案されている。
【０００９】
しかしながら、上記可変インダクタによって要求されるインダクタンス値を得ることができるかについての記載がなく、また、上記可変インダクタは、加工コストの増加、発熱による冷却対策の必要性、インダクタンス値の調整が困難、温度上昇で使用できない等の問題がある。このため、位相シフト方式フルブリッジ型ＤＣ／ＤＣコンバータ１において特許文献２の可変インダクタを使用することは、現実的に困難である。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平７−８７７４７号公報
【特許文献２】特許第３６８２７７３号公報
【非特許文献】
【００１１】
【非特許文献１】平地克也、“平地研究室技術メモＮｏ．２０１１０９２８  位相シフト方式フルブリッジ型ＤＣ／ＤＣコンバータのソフトスイッチングの原理”、［online］、２０１１年９月２８日、舞鶴高専、［平成２８年６月２４日検索］、インターネット<ＵＲＬ：http://hirachi.cocolog-nifty.com/kh/files/20110928-1.pdf>
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は上記事情に鑑みてなされたものであって、その課題とするところは、省エネルギー化、高効率化を実現すること可能な絶縁型ＤＣ／ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明に係る絶縁型ＤＣ／ＤＣコンバータは、
１次巻線および２次巻線を有する絶縁変圧部と、
前記絶縁変圧部の１次側に設けられた１次側スイッチ回路を含む１次側回路と、
前記絶縁変圧部の２次側に設けられた２次側回路と、
前記１次側スイッチ回路に対して位相シフト制御を行う制御回路と、
を備えた絶縁型ＤＣ／ＤＣコンバータであって、
前記１次側回路は、前記１次側スイッチ回路と前記１次巻線との間に設けられた第１共振コイルおよび第２共振コイルを備え、
前記第１共振コイル、前記第２共振コイル、前記１次巻線は、互いに直列接続されており、
前記第１共振コイルおよび前記第２共振コイルは、
低負荷電流時において前記第２共振コイルのインダクタンス値が前記第１共振コイルのインダクタンス値よりも高く支配的になり、高負荷電流時において前記第１共振コイルのインダクタンス値が前記第２共振コイルのインダクタンス値よりも高く支配的になり、かつ、
前記第１共振コイルおよび前記第２共振コイルの合成インダクタンス値の変化率が、前記高負荷電流時よりも前記低負荷電流時の方が大きくなるように構成されており、
前記制御回路は、
前記低負荷電流時および前記高負荷電流時の双方において、前記１次側スイッチ回路をゼロ電圧スイッチングで動作させる
ことを特徴とする。
【００１４】
この構成によれば、低負荷電流時および高負荷電流時の双方において、１次側スイッチ回路をゼロ電圧スイッチングで動作させるので、１次側スイッチ回路を構成するスイッチ素子のスイッチング損失を低減し、低負荷電流時および高負荷電流時の双方を含む広い負荷電流範囲に渡り効率の改善を行うことができ、省エネルギー化に貢献することができる。また、スイッチング損失が低減することで、当該絶縁型ＤＣ／ＤＣコンバータを備える電源機器において、ヒートシンクの小型化および冷却ファンの能力低下による低騒音化を図ることができる。
【００１５】
上記絶縁型ＤＣ／ＤＣコンバータでは、
前記１次側スイッチ回路は、フルブリッジ回路であり、
前記第１共振コイルは、一端が前記フルブリッジ回路の第１レグを構成する第１スイッチ素子および第２スイッチ素子の接続点に接続され、他端が前記１次巻線の一端に接続され、
前記第２共振コイルは、一端が前記フルブリッジ回路の第２レグを構成する第３スイッチ素子および第４スイッチ素子の接続点に接続され、他端が前記１次巻線の他端に接続された構成にすることができる。
【００１６】
上記絶縁型ＤＣ／ＤＣコンバータでは、
アノードが前記第１共振コイルの他端に接続され、カソードが前記第１レグの一端に接続された第１整流素子と、
アノードが前記第１レグの他端に接続され、カソードが前記第１共振コイルの他端に接続された第２整流素子と、
アノードが前記第２共振コイルの他端に接続され、カソードが前記第２レグの一端に接続された第３整流素子と、
アノードが前記第２レグの他端に接続され、カソードが前記第２共振コイルの他端に接続された第４整流素子と、を備え、
前記２次側回路は、２次側スイッチ回路を含み、
前記制御回路は、前記２次側スイッチ回路に対して同期整流制御を行い、前記絶縁変圧部の２次側から１次側に電力を供給する逆方向電力変換動作を行わせる
ことが好ましい。
【００１７】
この構成によれば、第１共振コイルおよび第２共振コイルによりフルブリッジ回路−絶縁変圧部間にインピーダンスをもたせ、かつ第１〜第４整流素子により第１〜第４スイッチ素子を迂回する電流経路を形成して、逆方向電力変換動作時に第１〜第４スイッチ素子に電流が流れにくくすることで、第１〜第４スイッチ素子のスイッチング時に当該第１〜第４スイッチ素子の寄生キャパシタまたは外付けの共振コンデンサの電荷が放出されることにより発生する電圧振動を抑制することができる。
【００１８】
上記絶縁型ＤＣ／ＤＣコンバータでは、
前記第１共振コイルと前記第２共振コイルとは、材質、形状、大きさ、または巻き数の少なくとも１つが異なる
ように構成することができる。
【発明の効果】
【００１９】
本発明によれば、省エネルギー化、高効率化を実現すること可能な絶縁型ＤＣ／ＤＣコンバータを提供することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１実施形態に係る絶縁型ＤＣ／ＤＣコンバータの回路図である。
【図２】共振コイルの理想インダクタンス特性を示す図である。
【図３】第１共振コイルのインダクタンス特性を示す図である。
【図４】第２共振コイルのインダクタンス特性を示す図である。
【図５】第１共振コイルおよび第２共振コイルの合成インダクタンス特性と理想インダクタンス特性とを示す図である。
【図６】共振コイルの巻き数とインダクタンス特性との関係を示す図である。
【図７】本発明の第２実施形態に係る絶縁型ＤＣ／ＤＣコンバータの回路図である。
【図８】逆方向電力変換動作時におけるスイッチ素子のタイミングチャートである。
【図９】順方向電力変換動作時におけるスイッチ素子のタイミングチャートである。
【図１０】従来の絶縁型ＤＣ／ＤＣコンバータの回路図である。
【発明を実施するための形態】
【００２１】
以下、添付図面を参照して、本発明に係る絶縁型ＤＣ／ＤＣコンバータ１０の実施形態について説明する。
【００２２】
［第１実施形態］
図１に、本発明の第１実施形態に係る絶縁型ＤＣ／ＤＣコンバータ１０を示す。絶縁型ＤＣ／ＤＣコンバータ１０は、１次巻線および２次巻線を有するトランスＴＲ１０（本発明の「絶縁変圧部」に相当）と、トランスＴＲ１０の１次側（１次巻線側）に設けられた電圧型の１次側回路１１と、トランスＴＲ１０の２次側（２次巻線側）に設けられた電流型の２次側回路１２と、制御回路１３とを備える。ここで、トランスＴＲ１０は変換効率と発熱の抑制を考慮し、比較的結合度の高い（もれ磁束が少ない）トランスの使用を想定している。
【００２３】
絶縁型ＤＣ／ＤＣコンバータ１０は、位相シフト−同期整流方式フルブリッジ型ＤＣ／ＤＣコンバータであり、トランスＴＲ１０の１次側から２次側に電力を供給する順方向電力変換動作と、トランスＴＲ１０の２次側から１次側に電力を供給する逆方向電力変換動作とを行う。
【００２４】
１次側回路１１は、平滑コンデンサＣ１０と、フルブリッジ回路１４と、第１共振コイルＬ１１と、第２共振コイルＬ１２とを備える。
【００２５】
平滑コンデンサＣ１０は、一端が高電位側の入出力端Ｔ１１に接続され、他端が低電位側の入出力端Ｔ１１’に接続されている。
【００２６】
フルブリッジ回路１４は、第１スイッチ素子Ｑ１１と、第２スイッチ素子Ｑ１２と、第３スイッチ素子Ｑ１３と、第４スイッチ素子Ｑ１４とを含む。第１スイッチ素子Ｑ１１は第１レグの上アーム、第２スイッチ素子Ｑ１２は第１レグの下アーム、第３スイッチ素子Ｑ１３は第２レグの上アーム、第４スイッチ素子Ｑ１４は第２レグの下アームを構成する。第１〜第４スイッチ素子Ｑ１１〜Ｑ１４は、制御回路１３の制御下で、位相シフトでＯＮ／ＯＦＦ動作を行う。すなわち、デューティ５０％でＯＮ／ＯＦＦ動作する第１スイッチ素子Ｑ１１と当該第１スイッチ素子Ｑ１１に対して１８０度位相反転した第２スイッチ素子Ｑ１２を基準として、デューティ５０％でＯＮ／ＯＦＦ動作する第３スイッチ素子Ｑ１３と当該第３スイッチ素子Ｑ１３に対して１８０度位相反転した第４スイッチ素子Ｑ１４とが、負荷に応じた位相シフト量で制御される。第１〜第４スイッチ素子Ｑ１１〜Ｑ１４としては、例えば、ＩＧＢＴやＭＯＳＦＥＴ等のパワー素子を用いることができる。
【００２７】
第１〜第４スイッチ素子Ｑ１１〜Ｑ１４のそれぞれには、ダイオードＤ１１〜Ｄ１４が逆並列接続されている。ダイオードとしては、第１〜第４スイッチ素子Ｑ１１〜Ｑ１４の各寄生ダイオードや、当該寄生ダイオードとは別の外付けダイオード素子を用いることができる。さらに、第１〜第４スイッチ素子Ｑ１１〜Ｑ１４のそれぞれには、コンデンサＣ１１〜Ｃ１４が並列接続されている。コンデンサＣ１１〜Ｃ１４としては、第１〜第４スイッチ素子Ｑ１１〜Ｑ１４の各寄生キャパシタや、当該寄生キャパシタとは別の外付け共振コンデンサを用いることができる。
【００２８】
第１共振コイルＬ１１は、一端が第１スイッチ素子Ｑ１１および第２スイッチ素子Ｑ１２の接続点に接続され、他端がトランスＴＲ１０の１次巻線の一端に接続されている。第２共振コイルＬ１２は、一端が第３スイッチ素子Ｑ１３および第４スイッチ素子Ｑ１４の接続点に接続され、他端がトランスＴＲ１０の１次巻線の他端に接続されている。すなわち、順方向電力変換動作時において、第１共振コイルＬ１１、第２共振コイルＬ１２およびコンデンサＣ１１〜Ｃ１４は、第１〜第４スイッチ素子Ｑ１１〜Ｑ１４のスイッチング時に部分共振回路を構成し、第１〜第４スイッチ素子Ｑ１１〜Ｑ１４のソフトスイッチング動作（ゼロ電圧スイッチング動作）を実現する。
【００２９】
上記部分共振回路の共振インダクタンスの適正範囲は、共振時間と第１〜第４スイッチ素子Ｑ１１〜Ｑ１４のＯＮデューティとの関係から、絶縁型ＤＣ／ＤＣコンバータ１０の入力電圧および電流範囲によって定めることができる。例えば、共振インダクタンスの最小値および最大値は、下記の式によって定めることができる。
最小値＝共振キャパシタンス×入力電圧／最小共振動作電流
最大値＝トランス１次側電圧×トランスデッドタイム／トランス１次側ピーク電流
【００３０】
上記の式において、共振キャパシタンスは、コンデンサＣ１１〜Ｃ１４のキャパシタンス値である。入力電圧は、絶縁型ＤＣ／ＤＣコンバータ１０の入出力端Ｔ１１、Ｔ１１’に入力される電圧の電圧値である。最小共振動作電流は、第１共振コイルＬ１１、第２共振コイルＬ１２およびコンデンサＣ１１〜Ｃ１４が部分共振を行うために必要な最小電流値である。なお、トランスＴＲ１０のもれ磁束が少ない場合を想定して、第１共振コイルＬ１１、第２共振コイルＬ１２のインダクタ値が支配的であるとするが、トランスＴＲ１０のもれ磁束が大きい場合はトランスＴＲ１０のもれ磁束を考慮する必要がある。トランス１次側電圧は、トランスＴＲ１０の１次巻線に印加される電圧の電圧値である。トランスデッドタイムは、フルブリッジ回路１４において対角に位置するスイッチ素子が双方ＯＦＦ状態となる時間である。トランス１次側ピーク電流は、トランスＴＲ１０の１次巻線に流れる電流のピーク値である。
【００３１】
より実用的には、共振インダクタンスの理想インダクタンス特性は、規定の電流範囲において実験的に求めることができる。表１に、実験的に求めた共振インダクタンスのインダクタンス値および負荷電流値（トランスＴＲ１０の１次巻線に流れるピーク電流値）を示し、図２に、表１から近似算出した理想インダクタンス特性を示す。
【表１】
2018014852.tif 000003
【００３２】
図２に示すように、理想インダクタンス特性は、低負荷電流時（本実施形態では、４〜１１［Ａ］）において、負荷電流に対するインダクタンス値の変化率が大となる一方、高負荷電流時（本実施形態では、１１〜２２［Ａ］）においては、上記変化率が小となる。一般的には低負荷電流時にインダクタンス値が大きいフェライトのようなコアは電流に対するインダクタンス値の変化率が大きく、高負荷電流時にはコアが飽和し、インダクタンス値を失ってしまう。一方、高負荷電流時にも所望のインダクタンス値を保持する鉄ダスト材のコアの場合、電流に対するインダクタンス値の変化率が小さく、低負荷電流時でも所望のインダクタンス値を得ることは難しい。このため、理想インダクタンス特性を１つの共振コイルで実現するのは、現実的ではない。
【００３３】
そこで、本実施形態では、第１共振コイルＬ１１と第２共振コイルＬ１２の２つの特性の異なる共振コイルで、上記の理想インダクタンス特性を実現している。すなわち、低負荷電流時にインダクタンス値が低く、高負荷電流時でもインダクタンス値の低下がゆるやかな特性を有する鉄ダスト材等の第１共振コイルＬ１１と、低負荷電流時にインダクタンス値が高く、高負荷電流時にインダクタンス値の低下が大きい特性を有するフェライトやアモルファス材等の第２共振コイルＬ１２との合成インダクタンスで、上記の理想インダクタンス特性を実現している。
【００３４】
言い換えれば、低負荷電流時において第２共振コイルＬ１２のインダクタンス値が第１共振コイルＬ１１のインダクタンス値よりも高く支配的になり、高負荷電流時において第１共振コイルＬ１１のインダクタンス値が第２共振コイルＬ１２のインダクタンス値よりも高く支配的になる。そして、第１共振コイルＬ１１および第２共振コイルＬ１２の合成インダクタンス値の変化率が、高負荷電流時よりも低負荷電流時の方が大きくなる。
【００３５】
表２に、実験的に求めた第１共振コイルＬ１１のインダクタンス値および負荷電流値を示す。図３に、表１の高負荷電流の範囲（本実施形態では、１１〜２２［Ａ］）に合わせて表２から近似算出したインダクタンス特性を示す。
【表２】
2018014852.tif 000004
【００３６】
表３に、実験的に求めた第２共振コイルＬ１２のインダクタンス値および負荷電流値を示す。図４に、表１の低負荷電流の範囲（本実施形態では、４〜１１［Ａ］）に合わせて表３から近似算出したインダクタンス特性を示す。
【表３】
2018014852.tif 000005
【００３７】
表４に、図４のインダクタンス特性から算出した第２共振コイルＬ１２のインダクタンス値と、図３のインダクタンス特性から算出した第１共振コイルＬ１１のインダクタンス値と、第１共振コイルＬ１１および第２共振コイルＬ１２の合成インダクタンス値とを示す。図５に、表４から近似算出した合成インダクタンス特性と、図２の理想インダクタンス特性とを示す。
【表４】
2018014852.tif 000006
【００３８】
図５から、本実施形態では、第１共振コイルＬ１１と第２共振コイルＬ１２の合成インダクタンスにより、共振インダクタンスの理想インダクタンス特性を実現していることが分かる。これにより、本実施形態では、低負荷電流時および高負荷電流時の双方において、第１〜第４スイッチ素子Ｑ１１〜Ｑ１４のソフトスイッチング動作（ゼロ電圧スイッチング動作）を実現することができるので、省エネルギー化に貢献することができる。また、ソフトスイッチング動作によりスイッチング損失が低減することで、絶縁型ＤＣ／ＤＣコンバータ１０を備える電源機器において、ヒートシンクの小型化および冷却ファンの能力低下による低騒音化を図ることができる。
【００３９】
本実施形態では、第１共振コイルＬ１１と第２共振コイルＬ１２の合成インダクタンスで理想インダクタンス特性を実現するために、第１共振コイルＬ１１は、飽和しにくい磁気コアとして鉄ダスト系を使用し、第２共振コイルＬ１２は飽和し易い磁気コアとしてフェライト系やアモルファス材を使用している。
【００４０】
また、第１共振コイルＬ１１と第２共振コイルＬ１２の巻き数を変えることで、図６に示すように、低負荷電流時におけるインダクタンス特性を変更することができる。具体的には、巻き数を増やすことで（巻き数Ｃ＜巻き数Ｂ＜巻き数Ａ）、低負荷電流時におけるインダクタンス値を増加させることができる。
【００４１】
再び図１を参照して、２次側回路１２は、第５スイッチ素子Ｑ１５および第６スイッチ素子Ｑ１６からなる２次側スイッチ回路（プッシュプル回路）１５と、コイルＬ１３および平滑コンデンサＣ１５からなるＬＣ回路とを備える。
【００４２】
制御回路１３は、例えば、マイコンやＦＰＧＡ（フィールドプログラマブル・ゲートアレイ）等の制御用ＩＣ（集積回路）により構成される。順方向電力変換時における制御回路１３は、フルブリッジ回路１４に対して第１〜第４スイッチ素子Ｑ１１〜Ｑ１４のＰＷＭ信号の位相をシフトさせる位相シフト制御を行い、２次側スイッチ回路１５に対して第５、第６スイッチ素子Ｑ１５、Ｑ１６のスイッチング動作を第１〜第４スイッチ素子Ｑ１１〜Ｑ１４のスイッチング動作に同期させる同期整流制御を行う。
【００４３】
制御回路１３は、順方向電力変換時に２次側の端子間電圧ＶＯＵＴが保持されるように位相シフト制御および同期整流制御を行うが、端子間電圧ＶＯＵＴが外部電源等により予め規定された規定電圧よりも上昇した場合、上記の制御（フルブリッジ回路１４に対して位相シフト制御、２次側スイッチ回路１５に対して同期整流制御）を行ったまま、２次側から１次側に逆方向電力変換する。
【００４４】
具体的には、制御回路１３は、第２スイッチ素子Ｑ１２のＯＦＦ時間を第１スイッチ素子Ｑ１１のＯＮ時間よりも若干長くして、第１スイッチ素子Ｑ１１と第２スイッチ素子Ｑ１２とがともにＯＦＦ状態になるデッドタイムを含むように、第１スイッチ素子Ｑ１１と第２スイッチ素子Ｑ１２の位相を反転させるとともに、第３スイッチ素子Ｑ１３のＯＦＦ時間を第４スイッチ素子Ｑ１４のＯＮ時間よりも若干長くして、第３スイッチ素子Ｑ１３と第４スイッチ素子Ｑ１４とがともにＯＦＦ状態になるデッドタイムを含むように、第３スイッチ素子Ｑ１３と第４スイッチ素子Ｑ１４の位相を反転させる。さらに、制御回路１３は、第１スイッチ素子Ｑ１１および第２スイッチ素子Ｑ１２の位相に対して、第３スイッチ素子Ｑ１３および第４スイッチ素子Ｑ１４の位相をシフトさせる。逆方向電力変換動作時における位相のシフト量は、順方向の電力変換量を最小にするように制御されるため、最小化されている。
【００４５】
また、制御回路１３は、第１スイッチ素子Ｑ１１および第４スイッチ素子Ｑ１４がともにＯＮ状態のときにのみ第５スイッチ素子Ｑ１５をＯＦＦ状態にし、第２スイッチ素子Ｑ１２および第３スイッチ素子Ｑ１３がともにＯＮ状態のときにのみ第６スイッチ素子Ｑ１６をＯＦＦ状態にする。
【００４６】
なお、順方向電力変換動作時における位相シフト制御は、位相のシフト量を除き、逆方向電力変換動作時における位相シフト制御と共通している。順方向電力変換動作時における位相のシフト量は、順方向の電力変換の量によって制御されるので、一般に逆方向電力変換動作時における位相のシフト量よりも大きな値に設定されている。一方、順方向電力変換動作時における同期整流制御は、逆方向電力変換動作時における同期整流制御と共通している。
【００４７】
［第２実施形態］
図７に、本発明の第２実施形態に係る絶縁型ＤＣ／ＤＣコンバータ２０を示す。絶縁型ＤＣ／ＤＣコンバータ２０は、１次巻線および２次巻線を有するトランスＴＲ２０（本発明の「絶縁変圧部」に相当）と、トランスＴＲ２０の１次側（１次巻線側）に設けられた電圧型の１次側回路２１と、トランスＴＲ２０の２次側（２次巻線側）に設けられた電流型の２次側回路２２と、制御回路２３とを備える。
【００４８】
絶縁型ＤＣ／ＤＣコンバータ２０は、位相シフト−同期整流方式フルブリッジ型ＤＣ／ＤＣコンバータであり、トランスＴＲ２０の１次側から２次側に電力を供給する順方向電力変換動作と、トランスＴＲ２０の２次側から１次側に電力を供給する逆方向電力変換動作とを行う。
【００４９】
１次側回路２１は、平滑コンデンサＣ２０と、１次側フルブリッジ回路２４と、第１共振コイルＬ２１と、第２共振コイルＬ２２と、第１整流素子ＤＡと、第２整流素子ＤＢと、第３整流素子ＤＣと、第４整流素子ＤＤとを備える。１次側回路２１は、第１〜第４整流素子ＤＡ〜ＤＤを備える点を除いて、第１実施形態における１次側回路１１と大部分が共通している。
【００５０】
第１整流素子ＤＡは、ダイオードからなり、アノードが第１共振コイルＬ２１の他端に接続され、カソードが１次側フルブリッジ回路２４の第１レグの一端に接続されている。すなわち、第１整流素子ＤＡは、第１共振コイルＬ２１を介して第１スイッチ素子Ｑ２１に並列接続され、逆方向電力変換動作におけるスイッチング時に第１共振コイルＬ２１および第１スイッチ素子Ｑ２１を迂回する電流経路を形成する。
【００５１】
第２整流素子ＤＢは、ダイオードからなり、カソードが第１共振コイルＬ２１の他端に接続され、アノードが１次側フルブリッジ回路２４の第１レグの他端に接続されている。すなわち、第２整流素子ＤＢは、第１共振コイルＬ２１を介して第２スイッチ素子Ｑ２２に並列接続され、逆方向電力変換動作におけるスイッチング時に第１共振コイルＬ２１および第２スイッチ素子Ｑ２２を迂回する電流経路を形成する。
【００５２】
第３整流素子ＤＣは、ダイオードからなり、アノードが第２共振コイルＬ２２の他端に接続され、カソードが１次側フルブリッジ回路２４の第２レグの一端に接続されている。すなわち、第３整流素子ＤＣは、第２共振コイルＬ２２を介して第３スイッチ素子Ｑ２３に並列接続され、逆方向電力変換動作におけるスイッチング時に第２共振コイルＬ２２および第３スイッチ素子Ｑ２３を迂回する電流経路を形成する。
【００５３】
第４整流素子ＤＤは、ダイオードからなり、カソードが第２共振コイルＬ２２の他端に接続され、アノードが１次側フルブリッジ回路２４の第２レグの他端に接続されている。すなわち、第４整流素子ＤＤは、第２共振コイルＬ２２を介して第４スイッチ素子Ｑ２４に並列接続され、逆方向電力変換動作におけるスイッチング時に第２共振コイルＬ２２および第４スイッチ素子Ｑ２４を迂回する電流経路を形成する。
【００５４】
第１共振コイルＬ２１は、一端が第１スイッチ素子Ｑ２１および第２スイッチ素子Ｑ２２の接続点に接続され、他端がトランスＴＲ２０の１次巻線の一端に接続されている。第２共振コイルＬ２２は、一端が第３スイッチ素子Ｑ２３および第４スイッチ素子Ｑ２４の接続点に接続され、他端がトランスＴＲ２０の１次巻線の他端に接続されている。すなわち、順方向電力変換動作時において、第１共振コイルＬ２１、第２共振コイルＬ２２、各寄生キャパシタおよび外付け共振コンデンサＣＡ〜ＣＤは、第１〜第４スイッチ素子Ｑ２１〜Ｑ２４のスイッチング時に部分共振回路を構成し、第１〜第４スイッチ素子Ｑ２１〜Ｑ２４のソフトスイッチング動作（ゼロ電圧スイッチング動作）を実現する。
【００５５】
さらに、第１実施形態と同様に、低負荷電流時において第２共振コイルＬ２２のインダクタンス値は第１共振コイルＬ２１のインダクタンス値よりも高く支配的になり、高負荷電流時において第１共振コイルＬ２１のインダクタンス値は第２共振コイルＬ２２のインダクタンス値よりも高く支配的になる。そして、第１共振コイルＬ２１および第２共振コイルＬ２２の合成インダクタンス値の変化率が、高負荷電流時よりも低負荷電流時の方が大きくなる。このため、低負荷電流時および高負荷電流時の双方において、第１〜第４スイッチ素子Ｑ２１〜Ｑ２４のソフトスイッチング動作（ゼロ電圧スイッチング動作）を実現することができ、省エネルギー化に貢献することができる。
【００５６】
２次側回路２２は、２次側フルブリッジ回路２５と、２次側フルブリッジ回路２５の後段に設けられたコイルＬ２３および平滑コンデンサＣ２５からなる２次側ＬＣ回路とを備える。
【００５７】
２次側フルブリッジ回路２５は、第５スイッチ素子Ｑ２５と、第６スイッチ素子Ｑ２６と、第７スイッチ素子Ｑ２７と、第８スイッチ素子Ｑ２８とを含む。第５〜第８スイッチ素子Ｑ２５〜Ｑ２８は、制御回路２３の制御下でスイッチング動作を行う。第５〜第８スイッチ素子Ｑ２５〜Ｑ２８としては、ＩＧＢＴやＭＯＳＦＥＴ等のパワー素子を用いることができる。
【００５８】
第５〜第８スイッチ素子Ｑ２５〜Ｑ２８のそれぞれには、ダイオードが逆並列接続されている。ダイオードとしては、第５〜第８スイッチ素子Ｑ２５〜Ｑ２８の各寄生ダイオードや、当該寄生ダイオードとは別のダイオード素子を用いることができる。さらに、第５〜第８スイッチ素子Ｑ２５〜Ｑ２８のそれぞれには、コンデンサが並列接続されている。コンデンサとしては、第５〜第８スイッチ素子Ｑ２５〜Ｑ２８の各寄生キャパシタや、当該寄生キャパシタとは別の外付け共振コンデンサを用いることができる。
【００５９】
制御回路２３は、例えば、マイコンやＦＰＧＡ（フィールドプログラマブル・ゲートアレイ）等の制御用ＩＣ（集積回路）により構成される。制御回路２３は、１次側フルブリッジ回路２４に対して、第１〜第４スイッチ素子Ｑ２１〜Ｑ２４のＰＷＭ信号の位相をシフトさせる位相シフト制御を行い、２次側フルブリッジ回路２５に対して、第５〜第８スイッチ素子Ｑ２５〜Ｑ２８のスイッチング動作を１次側フルブリッジ回路２４のスイッチング動作に同期させる同期整流制御を行う。
【００６０】
図８に、逆方向電力変換動作時における第１〜第８スイッチ素子Ｑ２１〜Ｑ２８のタイミングチャートを示す。なお、図８に示すとおり、１次側フルブリッジ回路２４のＰＷＭデューティ（第１スイッチ素子Ｑ２１および第３スイッチ素子Ｑ２３のＰＷＭデューティ）が５０％に設定されているものとする。
【００６１】
制御回路２３は、順方向電力変換動作時に２次側の端子Ｔ２２、Ｔ２２’間電圧が外部電源等により予め規定された規定電圧より上昇すると、１次側フルブリッジ回路２４に対して位相シフト制御、２次側フルブリッジ回路２５に対して同期整流制御を行ったまま、２次側から１次側に逆方向電力変換する。
【００６２】
具体的には、制御回路２３は、第２スイッチ素子Ｑ２２のＯＦＦ時間を第１スイッチ素子Ｑ２１のＯＮ時間よりも若干長くして、第１スイッチ素子Ｑ２１と第２スイッチ素子Ｑ２２とがともにＯＦＦ状態になるデッドタイム（図８の時間ｔ２〜ｔ３）を含むように、第１スイッチ素子Ｑ２１と第２スイッチ素子Ｑ２２の位相を反転させるとともに、第３スイッチ素子Ｑ２３のＯＦＦ時間を第４スイッチ素子Ｑ２４のＯＮ時間よりも若干長くして、第３スイッチ素子Ｑ２３と第４スイッチ素子Ｑ２４とがともにＯＦＦ状態になるデッドタイム（図８の時間ｔ４〜ｔ５）を含むように、第３スイッチ素子Ｑ２３と第４スイッチ素子Ｑ２４の位相を反転させる。さらに、制御回路２３は、第１スイッチ素子Ｑ２１および第２スイッチ素子Ｑ２２の位相に対して、第３スイッチ素子Ｑ２３および第４スイッチ素子Ｑ２４の位相をシフトさせる。逆方向電力変換動作時における位相のシフト量は、順方向の電力変換量を最小にするように制御されるため、最小化されている。
【００６３】
また、制御回路２３は、第１スイッチ素子Ｑ２１および第４スイッチ素子Ｑ２４がともにＯＮ状態のときにのみ第６スイッチ素子Ｑ２６および第７スイッチ素子Ｑ２７をＯＦＦ状態にし、第２スイッチ素子Ｑ２２および第３スイッチ素子Ｑ２３がともにＯＮ状態のときにのみ第５スイッチ素子Ｑ２５および第８スイッチ素子Ｑ２８をＯＦＦ状態にする。
【００６４】
時間ｔ２〜ｔ５における絶縁型ＤＣ／ＤＣコンバータ２０では、第５〜第８スイッチ素子Ｑ２５〜Ｑ２８がＯＮ状態となるので、トランスＴＲ２０の２次巻線に電流が流れることなく２次側ＬＣ回路のコイルＬ２３に電流が流れ、当該コイルＬ２３にエネルギーが蓄積される。
【００６５】
時間ｔ５〜ｔ６において第５スイッチ素子Ｑ２５および第８スイッチ素子Ｑ２８がＯＦＦ状態となると、トランスＴＲ２０の２次巻線に電流が流れ、１次側に電力が供給される。１次側では、第３スイッチ素子Ｑ２３がターンＯＮして第２スイッチ素子Ｑ２２および第３スイッチ素子Ｑ２３がＯＮ状態となるが、第１共振コイルＬ２１、第２共振コイルＬ２２が第２スイッチ素子Ｑ２２および第３スイッチ素子Ｑ２３に流れる電流を阻害するように働くので、第２整流素子ＤＢおよび第３整流素子ＤＣに電流が流れる。このため、第３スイッチ素子Ｑ２３のターンＯＮ時に当該第３スイッチ素子Ｑ２３の寄生キャパシタおよび外付けの共振コンデンサＣＣの電荷が放出されることにより発生する電圧振動が抑制される。
【００６６】
時間ｔ６〜ｔ９における絶縁型ＤＣ／ＤＣコンバータ２０では、第５〜第８スイッチ素子Ｑ２５〜Ｑ２８がＯＮ状態となるので、トランスＴＲ２０の２次巻線に電流が流れることなく、コイルＬ２３にエネルギーが蓄積される。
【００６７】
時間ｔ９〜ｔ１０において第６スイッチ素子Ｑ２６および第７スイッチ素子Ｑ２７がＯＦＦ状態となると、トランスＴＲ２０の２次巻線に時間ｔ５〜ｔ６のときと逆向きの電流が流れ、１次側に電力が供給される。１次側では、第４スイッチ素子Ｑ２４がターンＯＮして第１スイッチ素子Ｑ２１および第４スイッチ素子Ｑ２４がＯＮ状態となるが、第１共振コイルＬ２１、第２共振コイルＬ２２が第１スイッチ素子Ｑ２１および第４スイッチ素子Ｑ２４に流れる電流を阻害するように働くので、第１整流素子ＤＡおよび第４整流素子ＤＤに電流が流れる。このため、第４スイッチ素子Ｑ２４のターンＯＮ時に当該第４スイッチ素子Ｑ２４の寄生キャパシタおよび外付けの共振コンデンサＣＤの電荷が放出されることにより発生する電圧振動が抑制される。
【００６８】
図９に、順方向電力変換動作時における第１〜第８スイッチ素子Ｑ２１〜Ｑ２８のタイミングチャートを示す。図９に示すとおり、順方向電力変換動作時における位相シフト制御は、位相のシフト量を除き、逆方向電力変換動作時における位相シフト制御と共通している。位相のシフト量は、順方向の電力変換の量によって制御されるので、逆方向電力変換動作時よりも大きな値になる。一方、順方向電力変換動作時における同期整流制御は、逆方向電力変換動作時における同期整流制御と共通している。
【００６９】
結局、本実施形態では、第１共振コイルＬ２１と第２共振コイルＬ２２の合成インダクタンスにより理想インダクタンス特性を実現しているので、低負荷電流時および高負荷電流時の双方において、第１〜第４スイッチ素子Ｑ２１〜Ｑ２４のソフトスイッチング動作（ゼロ電圧スイッチング動作）を実現することができ、省エネルギー化に貢献することができる。また、ソフトスイッチング動作によりスイッチング損失が低減することで、絶縁型ＤＣ／ＤＣコンバータ２０を備える電源機器において、ヒートシンクの小型化および冷却ファンの能力低下による低騒音化を図ることができる。
【００７０】
さらに、本実施形態では、第１〜第４整流素子ＤＡ〜ＤＤにより第１〜第４スイッチ素子Ｑ２１〜Ｑ２４を迂回する電流経路を形成して、逆方向電力変換動作時に第１〜第４スイッチ素子Ｑ２１〜Ｑ２４に電流が流れにくくすることで、第１〜第４スイッチ素子Ｑ２１〜Ｑ２４のスイッチング時に当該第１〜第４スイッチ素子Ｑ２１〜Ｑ２４の寄生キャパシタおよび／または外付けの共振コンデンサＣＡ〜ＣＤの電荷が放出されることにより発生する電圧振動を抑制することができる。したがって、絶縁型ＤＣ／ＤＣコンバータ２０によれば、１次側から２次側への電力供給と２次側から１次側への電力供給とを効率よく行うことが可能になる。
【００７１】
以上、本発明に係る絶縁型ＤＣ／ＤＣコンバータの実施形態について説明したが、本発明は上記各実施形態に限定されるものではない。
【００７２】
本発明では、位相シフト制御におけるスイッチングパターンまたは同期整流制御におけるスイッチングパターンの少なくとも一方を適宜変更することができる。例えば、上記第２実施形態において、第１スイッチ素子Ｑ２１の立ち上がりかつ第４スイッチ素子Ｑ２４の立ち下がり間で位相シフトを行うようにし、第１スイッチ素子Ｑ２１および第４スイッチ素子Ｑ２４が同時にＯＮするときに、第６スイッチ素子Ｑ２６および第７スイッチ素子Ｑ２７をＯＦＦして同期整流させるようにしてもよい。
【００７３】
本発明の１次側回路は、回路トポロジが電圧型であり、１次側スイッチ回路、第１共振コイルおよび第２共振コイルを備え、第１共振コイル、第２共振コイル、絶縁変圧部の１次巻線が互いに直列接続されているのであれば、適宜構成を変更することができる。例えば、上記第１実施形態の第１共振コイルＬ１１は、一端が第１スイッチ素子Ｑ１１および第２スイッチ素子Ｑ１２の接続点に接続され、他端が第２共振コイルＬ１２を介してトランスＴＲ１０の１次巻線の一端に接続されていてもよい。
【００７４】
本発明の第１共振コイルおよび第２共振コイルは、低負荷電流時において第２共振コイルのインダクタンス値が第１共振コイルのインダクタンス値よりも高く支配的になり、高負荷電流時において第１共振コイルのインダクタンス値が第２共振コイルのインダクタンス値よりも高く支配的になり、かつ、第１共振コイルおよび第２共振コイルの合成インダクタンス値の変化率が、高負荷電流時よりも低負荷電流時の方が大きくなるように構成されており、さらに、低負荷電流時および高負荷電流時の双方においてフルブリッジ回路のゼロ電圧スイッチングを実現できるのであれば、適宜構成を変更することができる。
【００７５】
本発明の２次側回路に含まれる２次側スイッチ回路は、本発明の制御回路により同期整流制御が行われるのであれば、適宜構成を変更することができる。
【００７６】
本発明に係る絶縁型ＤＣ／ＤＣコンバータは、第１共振コイルおよび第２共振コイルを用いる部分共振または共振型等のソフトスイッチング型であればよい。例えば、上記第１実施形態のような電圧型フルブリッジ＋電流型プッシュプル回路や、上記第２実施形態のような電圧型フルブリッジ＋電流型フルブリッジ回路に代えて、電圧型ハーフブリッジ＋電流型プッシュプル回路や、電圧型ハーフブリッジ＋電流型フルブリッジ回路等を採用してもよい。
【００７７】
本発明の絶縁変圧部は、例えば、直列または並列接続された複数のトランスで構成されていてもよい。
【符号の説明】
【００７８】
１０、２０    絶縁型ＤＣ／ＤＣコンバータ
１１、２１    １次側回路
１２、２２    ２次側回路
１３、２３    制御回路
１４    フルブリッジ回路
１５    ２次側スイッチ回路（プッシュプル回路）
２４    １次側フルブリッジ回路
２５    ２次側フルブリッジ回路
【図１】
2018014852.tif 000007
【図２】
2018014852.tif 000008
【図３】
2018014852.tif 000009
【図４】
2018014852.tif 000010
【図５】
2018014852.tif 000011
【図６】
2018014852.tif 000012
【図７】
2018014852.tif 000013
【図８】
2018014852.tif 000014
【図９】
2018014852.tif 000015
【図１０】
2018014852.tif 000016