(57)【要約】【課題】ＥＭＩ対策の容易な電源モジュールを提供する。【解決手段】電源モジュール１はＤＣ／ＤＣコンバータ１０を備え、ひとつのパッケージに収容される。ＤＣ／ＤＣコンバータ１０の入力端子は第３ピン（ＶＣＣ）と接続され、その出力端子は出力ピン（ＶＯＵＴ）と接続される。第１インダクタンス素子Ｌ１は、第１ピン（ＶＩＮ）と第２ピン（ＥＭＩ）の間に設けられ、第２インダクタンス素子Ｌ２は、第２ピン（ＥＭＩ）と第３ピン（ＶＣＣ）の間に設けられる。【選択図】図１
2018014793.tif 000002
【特許請求の範囲】
【請求項１】
第１ピンと、
第２ピンと、
第３ピンと、
出力ピンと、
前記第３ピンと接続される入力端子および前記出力ピンと接続される出力端子を有するＤＣ／ＤＣコンバータと、
前記第１ピンと前記第２ピンの間に設けられる第１インダクタンス素子と、
前記第２ピンと前記第３ピンの間に設けられる第２インダクタンス素子と、
を備え、ひとつのパッケージに収容されることを特徴とする電源モジュール。
【請求項２】
前記第１インダクタンス素子、前記第２インダクタンス素子の少なくともひとつは、フェライトビーズであることを特徴とする請求項１に記載の電源モジュール。
【請求項３】
前記第３ピンと接地ラインの間に設けられるキャパシタをさらに備えることを特徴とする請求項１または２に記載の電源モジュール。
【請求項４】
請求項１から３のいずれかに記載の電源モジュールを備えることを特徴とする電子機器。
【請求項５】
第１ピンと、
第２ピンと、
第３ピンと、
その出力端子または電源端子が、前記第３ピンと接続される内部回路と、
前記第１ピンと前記第２ピンの間に設けられる第１インダクタンス素子と、
前記第２ピンと前記第３ピンの間に設けられる第２インダクタンス素子と、
を備え、ひとつのパッケージに収容されることを特徴とする半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源モジュールなどの半導体モジュールに関する。
【背景技術】
【０００２】
近年のスマートホン、タブレットＰＣ（Personal Computer）、デジタルカメラ等の電子機器には、電池電圧を昇圧もしくは降圧し、その他の回路ブロックに適切な電圧レベルに変換するＤＣ／ＤＣコンバータが搭載される。ＤＣ／ＤＣコンバータは、そのスイッチングに応じて放射ノイズや輻射ノイズを発生する。これらのノイズはＥＭＩ（Electro-Magnetic Interference）とも称される。
【０００３】
電子機器が放射するＥＭＩのレベルが高いと、他の電子機器に悪影響を及ぼすため、電子機器には規制値が規定されており、規制値を超える商品の出荷は原則として許されない。したがって電子機器の設計者は、ＥＭＩが規制値を下回るように、シールドを施したり、回路的な工夫を凝らす必要があった。ＥＭＩはシミュレーションなどによる予測が難しく、したがって電子機器の最終開発段階において実際にその値を測定するまで、規制をクリアしているかを判断することができない。したがって完成後、ＥＭＩを測定した結果、規制をクリアしていなければ、電子機器を再設計する必要がある。このようにＥＭＩ対策には膨大なコスト、労力が費やされている。
【０００４】
ＤＣ／ＤＣコンバータに限らず、その他の用途のＩＣ（Integrated Circuit）についてもＥＭＩ対策は重要な技術である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−０５７００５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、ＥＭＩ対策の容易な電源モジュールあるいは半導体モジュールの提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様は電源モジュールに関する。電源モジュールは、第１ピンと、第２ピンと、第３ピンと、出力ピンと、第３ピンと接続される入力端子および出力ピンと接続される出力端子を有するＤＣ／ＤＣコンバータと、第１ピンと第２ピンの間に設けられる第１インダクタンス素子と、第２ピンと第３ピンの間に設けられる第２インダクタンス素子と、を備え、ひとつのパッケージに収容される。
【０００８】
この態様によると、第１ピン、第２ピン、第３ピンに接続する外付け回路部品に応じて、および／または電源モジュールが実装されるプリント基板上での第１ピン、第２ピン、第３ピンの結線態様に応じて、ＤＣ／ＤＣコンバータの前段に形成されるフィルタの特性を変更することができ、適切なＥＭＩ対策を施すことができる。
【０００９】
第１インダクタンス素子、第２インダクタンス素子の少なくともひとつは、フェライトビーズであってもよい。
【００１０】
ある態様の電源モジュールは、第３ピンと接地ラインの間に設けられるキャパシタをさらに備えてもよい。
【００１１】
本発明の別の態様は電子機器に関する。電子機器は、電源モジュールを備えてもよい。これにより電子機器のＥＭＩ対策に要するコスト、労力を低減できる。
【００１２】
本発明の別の態様は、半導体モジュールに関する。半導体モジュールは、第１ピンと、第２ピンと、第３ピンと、その出力端子または電源端子が、第３ピンと接続される内部回路と、第１ピンと第２ピンの間に設けられる第１インダクタンス素子と、第２ピンと第３ピンの間に設けられる第２インダクタンス素子と、を備え、ひとつのパッケージに収容される。
【００１３】
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１４】
本発明のある態様によれば、ＥＭＩ対策を容易化できる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態に係る電源モジュールの回路図である。
【図２】電源モジュールの具体的な構成例を示す回路図である。
【図３】図３（ａ）〜図３（ｃ）は、電源モジュールの使用態様のバリエーションを示す周辺回路図である。
【図４】図４（ａ）〜図４（ｃ）は、電源モジュールの使用態様のさらなるバリエーションを示す周辺回路図である。
【図５】実施の形態に係る電源モジュールを備える電子機器の斜視図である。
【図６】図６（ａ）、（ｂ）は、変形例に係る半導体モジュールの回路図である。
【発明を実施するための形態】
【００１６】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１７】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００１８】
図１は、実施の形態に係る電源モジュール１の回路図である。電源モジュール１は、直流電圧を受け、それを降圧あるいは昇圧し、所定の電圧レベルに安定化された出力電圧ＶＯＵＴを生成する。電源モジュール１は、第１ピン（ＶＩＮ）、第２ピン（ＥＭＩ）、第３ピン（ＶＣＣ）、出力ピン（ＶＯＵＴ）、接地ピン（ＧＮＤ）、センスピン（ＶＳＥＮＳＥ）、を有し、ひとつのパッケージに収容される。パッケージに収容されるとは、外部からひとつの部品とみなされることを意味し、樹脂によりモールドされ、金属や樹脂のケースに収容されることを含みうる。パッケージの態様は特に限定されない。
【００１９】
電源モジュール１は、第１インダクタンス素子Ｌ１、第２インダクタンス素子Ｌ２、キャパシタＣｉ、ＤＣ／ＤＣコンバータ１０を備える。ＤＣ／ＤＣコンバータ１０は、その入力端子ＰＩＮの電圧を降圧もしくは昇圧し、所定の電圧レベルに安定化された出力電圧ＶＯＵＴをその出力端子ＰＯＵＴに発生する。ＤＣ／ＤＣコンバータ１０の入力端子はＶＣＣピンと接続され、その出力端子は、ＶＯＵＴピンと接続される。ＶＳＥＮＳＥピンには、負荷（不図示）に供給される電源電圧ＶＯＵＴを示す検出電圧ＶＦＢがフィードバックされる。ＤＣ／ＤＣコンバータ１０は、検出電圧ＶＦＢが基準電圧ＶＲＥＦと一致するように、スイッチングのデューティ比あるいはスイッチング周波数を調節する。
【００２０】
第１インダクタンス素子Ｌ１は、ＶＩＮピンとＥＭＩピンの間に設けられる。第２インダクタンス素子Ｌ２は、ＥＭＩピンとＶＣＣピンの間に設けられる。キャパシタＣｉは、ＶＣＣピンと接地ラインの間に設けられる。第１インダクタンス素子Ｌ１および第２インダクタンス素子Ｌ２の少なくとも一方はフェライトビーズであることが好ましい。なお第１インダクタンス素子Ｌ１、第２インダクタンス素子Ｌ２の両方をフェライトビーズとしてもよいし、一方をチョークコイルとしてもよいし、両方をチョークコイルとしてもよい。インダクタンス素子Ｌ１、Ｌ２は同一部品を用いてもよいし、回路定数の異なる部品を用いてもよい。
【００２１】
図２は、電源モジュール１の具体的な構成例を示す回路図である。ＤＣ／ＤＣコンバータ１０は、制御ＩＣ（Integrated Circuit）２０と、周辺回路を構成するいくつかのチップ部品を含む。図２のＤＣ／ＤＣコンバータ１０は、降圧コンバータ（Ｂｕｃｋコンバータ）である。
【００２２】
ＤＣ／ＤＣコンバータ１０は、制御ＩＣ２０に加えて、抵抗Ｒ１１，Ｒ１２，Ｒ１３、入力キャパシタＣｉ１，Ｃｉ２、出力キャパシタＣｏ１，Ｃｏ２、インダクタンス素子Ｌ１，Ｌ２、インダクタＬ３、ブートストラップ用キャパシタＣ３を含む。たとえばインダクタンス素子Ｌ１，Ｌ２のインダクタンスは等しくてもよい。抵抗Ｒ１１〜Ｒ１３は、ＤＣ／ＤＣコンバータ１０の出力ライン１２と接地ライン１４の間に直列に接続される。また抵抗Ｒ１１，Ｒ１２，Ｒ１３の接続ノードＮ１，Ｎ２は、ＶＳＥＮＳＥピンおよびＦＢピンと接続される。入力キャパシタＣｉ１，Ｃｉ２は、入力ライン１６と接地ライン１４の間に並列に接続される。出力キャパシタＣｏ１，Ｃｏ２は、出力ライン１２と接地ライン１４の間に並列に接続される。出力キャパシタＣｏ１，Ｃｏ２の容量値は、入力キャパシタＣｉ１，Ｃｉ２の容量値より大きいことが好ましい。インダクタＬ３の一端は出力ライン１２と接続され、その他端は制御ＩＣ２０のスイッチングノードＬＸと接続される。ＳＷ端子には、外付けのブートストラップ用コンデンサを接続することができる。
【００２３】
制御ＩＣ２０は、ハイサイドトランジスタ（スイッチングトランジスタ）Ｍ１、ローサイドトランジスタ（同期整流トランジスタ）Ｍ２、エラーアンプ２２、ソフトスタート回路２４、パルス変調器２６、ドライバ２８、基準電圧源３０、保護回路３２、ＯＲゲート３４、および位相補償用のキャパシタＣ２１および抵抗Ｒ２１を含む。
【００２４】
ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２は、入力ライン１６と接地ライン１４の間に直列に設けられる。本実施の形態においてハイサイドトランジスタＭ１、ローサイドトランジスタＭ２はいずれもＮチャンネルＭＯＳＦＥＴである。ハイサイドトランジスタＭ１をターンオン可能なゲート信号を生成するために、ブートストラップ用のキャパシタＣ３が設けられる。またキャパシタＣ３の一端はＢＯＯＴピンと接続される。ＢＯＯＴピンには、キャパシタＣ３を充電するためのダイオードおよび電圧源が外付けされる。
【００２５】
ハイサイドトランジスタＭ１とローサイドトランジスタＭ２の接続ノードＬＸには、インダクタＬ３が接続される。エラーアンプ２２の反転入力端子は、ＦＢピンと接続される。エラーアンプ２２のひとつの非反転入力端子には基準電圧ＶＲＥＦが、もうひとつの非反転入力端子にはソフトスタート回路２４が生成するソフトスタート電圧ＶＳＳが入力される。ソフトスタート回路２４はＤＣ／ＤＣコンバータ１０の起動時に、ソフトスタート電圧ＶＳＳを時間とともに緩やかに増大させる。エラーアンプ２２は、基準電圧ＶＲＥＦとソフトスタート電圧ＶＳＳのうち低い一方とフィードバック電圧ＶＦＢとの誤差を増幅する。たとえばエラーアンプ２２はトランスコンダクタンスアンプである。キャパシタＣ２１および抵抗Ｒ２１は、エラーアンプ２２の出力と接地の間に直列に設けられる。またエラーアンプ２２の出力はＣＯＭＰピンと接続され、キャパシタＣ２１と抵抗Ｒ２１の接続ノードは、ＲＣＯＭＰピンと接続される。ＣＯＭＰピンおよびＲＣＯＭＰピンには、必要に応じて位相補償用の回路素子が外付けされる。
【００２６】
パルス変調器２６は、エラーアンプ２２の出力に生ずる誤差電圧ＶＥＲＲ
に応じたデューティ比（あるいは周波数）を有するパルス信号Ｓｐを生成する。パルス変調器２６は、電圧モードの変調器あるいはピーク電流モード、平均電流モードの変調器であってもよい。ドライバ２８は、パルス信号ＳｐにもとづいてハイサイドトランジスタＭ１、ローサイドトランジスタＭ２を駆動する。制御ＩＣ２０は、エラーアンプ２２およびパルス変調器２６に代えて、ヒステリシス制御（Bang-Bang制御）のパルス変調器を含んでもよい。
【００２７】
基準電圧源３０は、入力ライン１６の電圧を受け、基準電圧ＶＲＥＦを生成する。たとえば基準電圧源３０はバンドギャップリファレンス回路である。保護回路３２は、制御ＩＣ２０およびＤＣ／ＤＣコンバータ１０が正常であるとき、その出力である保護信号ＰＲＯＴＥＣＴをアサート（たとえばハイレベル）し、異常を検出するとネゲート（ローレベル）する。保護回路３２は、ＴＳＤ（Thermal Shutdown）回路、ＵＶＬＯ（Under Voltage Lockout）回路、ＯＣＰ（Over Current Protection）回路、ＲＣＰ（Reverse Current Protection）回路、ＳＣＰ（Short Circuit Protection）回路などを含みうる。
【００２８】
ＥＮピンには外部からイネーブル信号が入力される。ＯＲゲート３４は、イネーブル信号と保護信号の論理和をとり、シャットダウン信号ＳＨＴＤＮを生成する。ドライバ２８は、イネーブル信号ＥＮおよびシャットダウン信号ＳＨＴＤＮにもとづいて、その動作が停止する。
【００２９】
以上が電源モジュール１の構成である。続いてその利点を説明する。
図３（ａ）〜図３（ｃ）は、電源モジュール１の使用態様のバリエーションを示す周辺回路図である。図３（ａ）の使用形態において、電源モジュール１のＶＩＮピンと接地間には第１キャパシタＣｅ１が、ＥＭＩピンと接地間には第２キャパシタＣｅ２が、それぞれ外付けされる。電池などの外部電源ＰＳからの直流電圧ＶＤＣは、ＶＩＮピンに供給される。この使用形態において電源モジュール１の前段には、２段π型フィルタ４０が形成される。
【００３０】
図３（ｂ）の使用形態において電源モジュール１のＶＩＮピンと接地間には第１キャパシタＣｅ１が設けられる。また外部電源ＰＳからの直流電圧ＶＤＣは、ＶＩＮピン、ＥＭＩピンに供給される。ＶＩＮピンとＥＭＩピンの間は、配線Ｗ１により短絡されており、したがって電源モジュール１に内蔵されるインダクタンス素子Ｌ１はバイパスされている。この使用形態において電源モジュール１の前段は、Ｃｅ１，Ｌ２，Ｃｉからなる１段π型フィルタ４２が形成される。
【００３１】
図３（ｃ）の使用形態において電源モジュール１のＶＩＮピンと接地間には第１キャパシタＣｅ１が設けられる。また外部電源ＰＳからの直流電圧ＶＤＣは、ＶＩＮピンに供給される。ＥＭＩピンとＶＣＣピンの間は、配線Ｗ２により短絡されており、したがって電源モジュール１に内蔵されるインダクタンス素子Ｌ２はバイパスされている。この使用形態において電源モジュール１の前段は、Ｃｅ，Ｌ１，Ｃ２からなる１段π型フィルタ４４が形成される。
【００３２】
図４（ａ）〜図４（ｃ）は、電源モジュール１の使用態様のさらなるバリエーションを示す周辺回路図である。図４（ａ）の使用形態において電源モジュール１のＶＩＮピンと接地間には第１キャパシタＣｅ１が設けられる。また外部電源ＰＳからの直流電圧ＶＤＣは、ＶＩＮピンに供給される。この使用形態において電源モジュール１の前段は、Ｃｅ１，Ｌ１，Ｌ２，Ｃｉからなる１段π型フィルタ４６が形成される。
【００３３】
図４（ｂ）の使用形態において電源モジュール１のＶＩＮピンと接地間には第１キャパシタＣｅ１が設けられる。また外部電源ＰＳからの直流電圧ＶＤＣは、ＶＩＮピン、ＥＭＩピン、ＶＣＣピンに供給される。ＶＩＮピンとＥＭＩピンの間は、配線Ｗ１により短絡され、ＥＭＩピンとＶＣＣピンの間は、配線Ｗ２により短絡されており、したがって電源モジュール１に内蔵されるインダクタンス素子Ｌ１，Ｌ２はバイパスされている。この使用形態において電源モジュール１の前段は、フィルタレス構成となる。
【００３４】
図４（ｃ）の使用形態において外部電源ＰＳからの直流電圧ＶＤＣは、ＶＣＣピンに供給される。この使用形態において電源モジュール１の前段は、フィルタレス構成となる。またＤＣ／ＤＣコンバータ１０の入力平滑コンデンサは、キャパシタＣｉのみとなる。あるいは直流電圧ＶＤＣを安定化するために、第１入力キャパシタＣｅ１を追加してもよい。
【００３５】
そのほかの使用形態として、図４（ｂ）において、ＶＩＮピンをオープンとしたものも有効である。
【００３６】
電源モジュール１によれば、図３（ａ）〜（ｃ）あるいは図４（ａ）〜（ｃ）に示すように、電源モジュール１が使用されるプラットフォームごとに、ＤＣ／ＤＣコンバータ１０の前段の回路形式を変更することができる。
【００３７】
図５は、実施の形態に係る電源モジュール１を備える電子機器１００の斜視図である。電子機器１００としてはスマートホン、タブレットＰＣ、ラップトップコンピュータ、デジタルカメラ、デジタルビデオカメラ、携帯電話端末、ポータブルオーディオプレイヤなどが例示される。電子機器１００は、電源モジュール１に加えて、バッテリ１０２、機能ＩＣ１０４を備える。バッテリ１０２は、リチウムイオン電池などであり、直流の電池電圧ＶＢＡＴを生成する。電池電圧ＶＢＡＴは、電源モジュール１のＶＩＮピン、ＥＭＩピン、ＶＣＣピンに供給される。電源モジュール１の周辺には、必要に応じて図３（ａ）〜（ｃ）あるいは図４（ａ）〜（ｃ）に示したＥＭＩ対策用の外付けのチップ部品（Ｃｅ１，Ｃｅ２）が実装される。電源モジュール１の出力電圧ＶＯＵＴは、機能ＩＣ１０４に供給される。機能ＩＣ１０４の機能は特に限定されない。たとえば機能ＩＣ１０４は、ＣＰＵやＧＰＵ、メモリ、オーディオＩＣなどであってもよい。電子機器１００がスマートホンや携帯電話端末の場合、機能ＩＣ１０４は、ベースバンドＩＣあるいはアプリケーションプロセッサであってもよい。
【００３８】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００３９】
（第１変形例）
実施の形態では、電源モジュール１の入力電流（電源電流）に起因するＥＭＩの抑止を説明したが、本発明は、電源モジュール１には限らずに、その他の機能を有する半導体モジュールに適用可能である。図６（ａ）、（ｂ）は、変形例に係る半導体モジュールの回路図である。図６（ａ）の半導体モジュール２は、第１ピンＰ１、第２ピンＰ２、第３ピンＰ３、内部キャパシタＣｉ、内部回路４を備える。第１インダクタンス素子Ｌ１は第１ピンＰ１と第２ピンＰ２の間に、第２インダクタンス素子Ｌ２は第２ピンＰ２と第３ピンＰ３の間に接続される。内部回路４の電源端子ＶＤＤは、内部キャパシタＣｉおよび第３ピンＰ３と接続されている。第１ピンＰ１〜第３ピンＰ３は、上述のＶＩＮピン、ＥＭＩピン、ＶＣＣピンに相当する。このような半導体モジュール２としては、スイッチングレギュレータのほか、モータドライバ、オーディオアンプなどが例示される。
【００４０】
図６（ｂ）の半導体モジュール３では、内部回路４の出力端子ＯＵＴが、内部キャパシタＣｉおよび第３ピンＰ３と接続されている。第１インダクタンス素子Ｌ１は第１ピンＰ１と第２ピンＰ２の間に、第２インダクタンス素子Ｌ２は第２ピンＰ２と第３ピンＰ３の間に接続される。内部回路４は、ＥＭＩの要因となり得る電圧を出力端子ＯＵＴから出力し、あるいはそのような電流ＩＯＵＴを出力端子ＯＵＴを介して出力（ソース、もしくはシンク）する。第１ピンＰ１〜第３ピンＰ３、インダクタンス素子Ｌ１，Ｌ２およびそれらに接続される外付けの部品の組み合わせによって、ＥＭＩの要因となりうる電圧や電流ＩＯＵＴからノイズを除去できる。このような半導体モジュール３としては、電流源、電圧源などが例示される。
【００４１】
図６（ａ）や（ｂ）の変形例によれば、電源電流ＩＤＤや電流ＩＯＵＴに起因するＥＭＩに適切な対策を講ずることができる。
【００４２】
（第２変形例）
実施の形態では、内部のキャパシタＣｉを備える構成を説明したが、キャパシタＣｉは必須ではなく、ＶＣＣ端子に外付けすることを前提としてもよい。
【００４３】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００４４】
１…電源モジュール、２，３…半導体モジュール、４…内部回路、１０…ＤＣ／ＤＣコンバータ、１２…出力ライン、１４…接地ライン、１６…入力ライン、Ｌ１…第１インダクタンス素子、Ｌ２…第２インダクタンス素子、Ｃｉ…入力キャパシタ、Ｍ１…ハイサイドトランジスタ、Ｍ２…ローサイドトランジスタ、２０…制御ＩＣ、２２…エラーアンプ、２４…ソフトスタート回路、２６…パルス変調器、２８…ドライバ、３０…基準電圧源、３２…保護回路、３４…ＯＲゲート、１００…電子機器。
【図１】
2018014793.tif 000003
【図２】
2018014793.tif 000004
【図３】
2018014793.tif 000005
【図４】
2018014793.tif 000006
【図５】
2018014793.tif 000007
【図６】
2018014793.tif 000008