(57)【要約】      （修正有）【課題】半導体素子の温度を正確に検出できる半導体装置を提供する。【解決手段】第１基盤２０および第２基板３０は、所定の間隔をおいて互いに対向する。複数の半導体素子４０は、第１基板の第２基板に対向する面に実装される。複数の温度検出素子５０は、第２基板の第１基板に対向する面に実装されて複数の半導体素子と熱的に接触することで、熱クロストークが抑制される。【選択図】図１
2018014356.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、
前記第１基板と所定の間隔をおいて対向する第２基板と、
前記第１基板の前記第２基板に対向する面に実装される複数の半導体素子と、
前記第２基板の前記第１基板に対向する面に実装されて前記複数の半導体素子と熱的に接触する複数の温度検出素子とを備えている
ことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第２基板の剛性は、前記第１基板の剛性よりも低くなっている
ことを特徴とする半導体装置。
【請求項３】
請求項２において、
前記第２基板は、可撓性を有するフレキシブル基板により構成されている
ことを特徴とする半導体装置。
【請求項４】
請求項２において、
制御回路が実装される制御基板をさらに備え、
前記第２基板は、前記制御基板とは異なる基板により構成されている
ことを特徴とする半導体装置。
【請求項５】
請求項２において、
前記第２基板は、制御回路が実装される制御基板により構成されている
ことを特徴とする半導体装置。
【請求項６】
請求項１〜５のいずれか１項において、
前記温度検出素子の個数は、前記半導体素子の個数と同数となっており、
前記複数の温度検出素子は、前記複数の半導体素子と一対一で熱的に接触している
ことを特徴とする半導体装置。
【請求項７】
請求項１〜６のいずれか１項において、
前記複数の半導体素子と前記複数の温度検出素子との間に介在する熱伝導体をさらに備えている
ことを特徴とする半導体装置。
【請求項８】
請求項６において、
前記複数の半導体素子と前記複数の温度検出素子との間にそれぞれ介在する複数の熱伝導体を備えている
ことを特徴とする半導体装置。
【請求項９】
請求項７または８において、
前記熱伝導体は、熱伝導グリスまたは熱伝導接着剤により構成されている
ことを特徴とする半導体装置。
【請求項１０】
請求項１〜９のいずれか１項において、
前記温度検出素子は、サーミスタにより構成されている
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この開示は、半導体装置に関する。
【背景技術】
【０００２】
従来、半導体素子を備えた半導体装置が知られている。例えば、特許文献１には、基板上に実装される半導体素子と、基板と半導体素子との間に配置されて半導体素子の温度を検出する温度検出素子とを備えた半導体装置が開示されている。具体的には、特許文献１の半導体装置では、略矩形状のインバータ回路部（本体部）と複数の端子とからインバータ回路（半導体素子）が構成され、インバータ回路の複数の端子が半田により基板の配線パターンに電気的に接続されている。そして、インバータ回路部と基板との間に位置するように温度検出素子が基板（インバータ回路が実装された基板）に実装されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１３５１６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の半導体装置では、半導体素子の本体部の熱が半導体素子の端子を経由して温度検出素子が実装された基板に伝達されることになる。すなわち、特許文献１の半導体装置では、半導体素子の本体部から温度検出素子に至る本来の熱伝達経路（具体的には、半導体素子の端子を経由しない熱伝達経路）だけでなく、半導体素子の本体部から半導体素子の端子を経由して温度検出素子に至る別の熱伝達経路も形成されている。そのため、温度検出素子において熱クロストーク（ここでは、本来の熱伝達経路を経由して伝達された熱に別の熱伝達経路を経由して伝達された熱が混ざり込む現象と定義する。）が発生してしまうので、温度検出素子において半導体素子の温度を正確に検出することが困難である。
【０００５】
そこで、この開示は、温度検出素子において半導体素子の温度を正確に検出することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この開示における半導体装置は、第１基板と、前記第１基板と所定の間隔をおいて対向する第２基板と、前記第１基板の前記第２基板に対向する面に実装される複数の半導体素子と、前記第２基板の前記第１基板に対向する面に実装されて前記複数の半導体素子と熱的に接触する複数の温度検出素子とを備えている。
【発明の効果】
【０００７】
この開示によれば、温度検出素子において半導体素子の温度を正確に検出することができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態による半導体装置の構成例を示す概略断面図である。
【図２】半導体装置の具体例について説明するための回路図である。
【図３】半導体装置の具体例について説明するための概略平面図である。
【図４】実施形態による半導体装置の変形例１を示す概略断面図である。
【図５】実施形態による半導体装置の変形例２を示す概略断面図である。
【発明を実施するための形態】
【０００９】
以下、実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。
【００１０】
（半導体装置）
図１は、実施形態による半導体装置１０の構成例を示している。半導体装置１０は、筐体１１と、制御基板１５と、第１基板２０と、第２基板３０とを備えている。第１基板２０には、複数の半導体素子４０が設けられ、第２基板３０には、複数の温度検出素子５０が設けられ、複数の半導体素子４０と複数の温度検出素子５０との間には、複数の熱伝導体６０が設けられている。なお、この例では、半導体装置１０は、図２に示すようなスイッチング電源装置を構成している。半導体装置１０の具体例（スイッチング電源装置）については、後で詳しく説明する。
【００１１】
〈筐体〉
筐体１１は、制御基板１５と第１基板２０と第２基板３０とを収納している。この例では、筐体１１は、金属材料（例えばアルミニウム）により構成されて中空の直方体状に形成され、その内部に支柱１２が設けられている。支柱１２は、筐体１１の底部に立設されて制御基板１５を支持している。
【００１２】
〈制御基板〉
制御基板１５は、平板状に形成されている。また、制御基板１５の一方面（図１における上面）には、制御回路１６が実装されている。具体的には、制御基板１５は、絶縁材料（例えばエポキシ樹脂など）により構成されて平板状に形成された絶縁基材と、導電性材料（例えば銅など）により構成されて絶縁基材の一方面に設けられた配線パターン（導電層、図示省略）とを有し、その配線パターンに制御回路１６が電気的に接続されている。
【００１３】
この例では、制御基板１５は、支柱１２により支持されて筐体１１の底部と所定の間隔をおいて対向している。また、制御基板１５の他方面（図１における下面）には、コネクタ１７が実装されている。具体的には、制御基板１５の絶縁基材の他方面にも配線パターン（導電層、図示省略）が設けられ、その配線パターンにコネクタ１７が電気的に接続されている。なお、制御基板１５の他方面に設けられた配線パターンは、絶縁基材に設けられたビア（図示省略）などを介して制御基板１５の一方面に設けられた配線パターンと電気的に接続されている。すなわち、コネクタ１７は、制御基板１５の他方面側の配線パターンと一方面側の配線パターンとを介して制御回路１６と電気的に接続されている。
【００１４】
〈第１基板〉
第１基板２０は、平板状に形成されている。この例では、第１基板２０は、電界効果トランジスタ（ＦＥＴ）などのパワー素子が実装されるパワー基板であり、第１基板２０の剛性は、制御基板１５の剛性よりも高くなっている。具体的には、第１基板２０は、絶縁層２１と導電層２２と放熱層２３とを有している。
【００１５】
絶縁層２１は、絶縁材料（例えばエポキシ樹脂など）により構成され、平板状に形成されている。
【００１６】
導電層２２は、導電材料（例えば銅など）により構成され、絶縁層２１の一方面（図１における上面）に設けられ、箔状に形成されている。導電層２２には、配線パターンが形成されている。図１の例では、配線パターンは、１つまたは複数の電源配線ＷＰと、１つまたは複数の接地配線ＷＧ（図示省略）と、１つまたは複数の出力配線ＷＯとを含んでいる。導電層２２において、電源配線ＷＰと接地配線ＷＧと出力配線ＷＯは、互いに短絡しないように分断されている。なお、電源配線ＷＰと接地配線ＷＧと出力配線ＷＯについては、後で詳しく説明する。
【００１７】
放熱層２３は、熱伝導材料（例えばアルミニウムなど）により構成され、絶縁層２１の他方面（図１における下面）に設けられている。放熱層２３には、水冷（冷却水による冷却）や油冷（冷却油による冷却）により冷却されるように構成された冷却部材（図示省略）が接続されていてもよい。
【００１８】
この例では、絶縁層２１の厚みは、導電層２２および放熱層２３の各々の厚みよりも薄くなっている。放熱層２３の厚みは、導電層２２の厚みよりも厚くなっている。例えば、絶縁層２１の厚みは、１００μｍ程度に設定され、導電層２２の厚みは、２００μｍ程度に設定され、放熱層２３の厚みは１〜３ｍｍ程度に設定されていてもよい。そして、絶縁層２１の熱伝導率は、導電層２２および放熱層２３の各々の熱伝導率よりも低くなっている。導電層２２の熱伝導率は、放熱層２３の熱伝導率よりも高くなっている。
【００１９】
また、この例では、第１基板２０は、筐体１１の底部に載置されて放熱層２３が筐体１１の底部と接触している。そして、第１基板２０は、支柱１２に支持された制御基板１５と所定の間隔をおいて対向している。
【００２０】
〈第２基板〉
第２基板３０は、第１基板２０とは異なる独立した基板であり、平板状に形成されている。そして、第２基板３０は、第１基板２０と所定の間隔をおいて対向するように設けられている。この例では、第２基板３０の剛性は、第１基板２０の剛性よりも低くなっている。具体的には、第２基板３０は、可撓性を有するフレキシブル基板３１により構成されている。
【００２１】
フレキシブル基板３１は、制御基板１５とは異なる基板であり、平板状に形成されている。そして、フレキシブル基板３１は、第１基板２０と所定の間隔をおいて対向するように、第１基板２０と制御基板１５との間に配置され、その一部（この例では一端）が制御基板１５の他方面（図１における下面）に接続されて固定されている。なお、フレキシブル基板３１の剛性は、制御基板１５の剛性よりも低くなっている。具体的には、フレキシブル基板３１は、絶縁材料（例えばエポキシ樹脂）により構成されて平板状に形成されたフレキシブル基材（可撓性を有する絶縁基材）と、導電性材料（例えば銅など）により構成されてフレキシブル基材の一方面（図１における下面）に設けられた配線パターン（導電層、図示省略）とを有している。そして、フレキシブル基板３１の一端がコネクタ１７に嵌め込まれて固定され、フレキシブル基板３１の配線パターンがコネクタ１７を介して制御基板１５の他方面に設けられた配線パターンと電気的に接続されている。
【００２２】
〈半導体素子〉
複数の半導体素子４０は、第１基板２０の第２基板３０に対向する面（図１における上面）に実装されている。具体的には、半導体素子４０は、第１基板２０の一方面（図１にける上面）に設けられた配線パターン（導電層２２）と電気的に接続されている。
【００２３】
この例では、半導体素子４０は、面実装型の電界効果トランジスタ（ＦＥＴ）により構成されている。なお、半導体素子４０は、面実装型の電界効果トランジスタ（ＦＥＴ）ではない他の部品（例えばダイオードなど）により構成されていてもよい。
【００２４】
〈温度検出素子〉
複数の温度検出素子５０は、第２基板３０の第１基板２０に対向する面（図１における下面）に実装されている。具体的には、複数の温度検出素子５０は、第２基板３０（この例ではフレキシブル基板３１）の一方面（図１における下面）に設けられた配線パターン（図示省略）と電気的に接続されている。なお、フレキシブル基板３１の一方面側の配線パターンは、コネクタ１７を介して制御基板１５の他方面（図１における下面）に設けられた配線パターン（図示省略）と電気的に接続されている。そして、制御基板１５の他方面側（図１における下面側）の配線パターンは、制御基板１５の一方面側（図１における上面側）の配線パターン（図示省略）と電気的に接続され、制御基板１５の一方面側の配線パターンには、制御回路１６が電気的に接続されている。したがって、複数の温度検出素子５０は、フレキシブル基板３１の配線パターンとコネクタ１７と制御基板１５の他方面側の配線パターンと制御基板１５の一方面側の配線パターンとを介して制御回路１６と電気的に接続されている。
【００２５】
また、複数の温度検出素子５０は、複数の半導体素子４０と熱的に接触している。この例では、温度検出素子５０の個数は、半導体素子４０の個数と同数となっており、複数の温度検出素子５０は、複数の半導体素子４０と一対一で熱的に接触している。そして、温度検出素子５０は、その一部または全部が平面視において半導体素子４０（その温度検出素子５０に対応する半導体素子４０）の一部または全部と重複するように半導体素子４０と対向している。
【００２６】
また、温度検出素子５０は、熱的に接触している半導体素子４０の温度を検出するように構成されている。具体的には、温度検出素子５０は、設置場所の温度に応じた電気信号を出力するように構成されている。温度検出素子５０から出力された電気信号（温度検出素子５０において検出された温度に応じた電気信号）は、フレキシブル基板３１の配線パターンとコネクタ１７と制御基板１５の他方面側の配線パターンと制御基板１５の一方面側の配線パターンとを介して制御回路１６に伝送される。この例では、温度検出素子５０は、サーミスタにより構成されている。なお、温度検出素子５０は、サーミスタとは異なる他の部品（例えば熱電対など）により構成されていてもよい。
【００２７】
〈熱伝導体〉
熱伝導体６０は、複数の半導体素子４０と複数の温度検出素子５０との間に介在している。この例では、熱伝導体６０の個数は、温度検出素子５０の個数と同数となっている。すなわち、この例では、半導体素子４０の個数と温度検出素子５０の個数と熱伝導体６０の個数とが同数となっている。そして、複数の熱伝導体６０は、複数の半導体素子４０と複数の温度検出素子５０の間にそれぞれ介在している。また、この例では、熱伝導体６０は、熱伝導グリスまたは熱伝導接着剤により構成されている。なお、熱伝導体６０は、熱伝導グリスまたは熱伝導接着剤とは異なる他の部材（例えば熱伝導ゴムなど）により構成されていてもよい。
【００２８】
〈半導体装置の具体例：スイッチング電源装置〉
上述のとおり、この例では、半導体装置１０は、図２に示すようなスイッチング電源装置を構成している。スイッチング電源装置（半導体装置１０）は、電源（この例では直流電源Ｐ）から供給された電力をスイッチング動作により出力電力に変換して出力電力を駆動対象（この例ではモータＭ）に供給するように構成されている。図２の例では、スイッチング電源装置（半導体装置１０）は、直流電力を三相交流電力に変換するインバータを構成している。
【００２９】
図２に示すように、スイッチング電源装置（半導体装置１０）は、電源ラインＬＰと、接地ラインＬＧと、１つまたは複数の出力ラインＬＯと、１つまたは複数のスイッチング部ＳＷと、容量部ＣＰとを備えている。この例では、電源ラインＬＰが直流電源Ｐの一端（正極）に接続され、接地ラインＬＧが直流電源Ｐの他端（負極）に接続されている。また、スイッチング電源装置（半導体装置１０）に３つの出力ラインＬＯと３つのスイッチング部ＳＷが設けられ、３つのスイッチング部ＳＷが３つの出力ラインＬＯを経由してモータＭの３つの相（Ｕ，Ｖ，Ｗ）にそれぞれ接続されている。
【００３０】
スイッチング部ＳＷは、電源ラインＬＰと接地ラインＬＧとの間に接続されている。そして、スイッチング部ＳＷの中間ノードは、出力ラインＬＯを経由してモータＭに接続されている。スイッチング部ＳＷは、第１スイッチング素子７１と、第２スイッチング素子７２とを有している。なお、図中の第１スイッチング素子７１（または第２スイッチング素子７２）に並列に接続された還流ダイオードは、第１スイッチング素子７１（または第２スイッチング素子７２）に寄生する寄生ダイオードに該当する。第１スイッチング素子７１は、１つまたは複数（この例では３つ）の半導体素子４０により構成され、第２スイッチング素子７２は、１つまたは複数（この例では３つ）の半導体素子４０により構成されている。第１および第２スイッチング素子７１，７２の構成については、後で詳しく説明する。
【００３１】
容量部ＣＰは、電源ラインＬＰと接地ラインＬＧとの間に接続されている。容量部ＣＰは、キャパシタ８０を有している。また、容量部ＣＰには、キャパシタ８０と電源ラインＬＰとを接続する接続ラインＬＣが設けられている。
【００３２】
〈スイッチング電源装置の構造〉
次に、図３を参照して、スイッチング電源装置（半導体装置１０）の構造について説明する。図３は、第２基板３０側から見た第１基板２０の概略平面図である。
【００３３】
図３の例では、導電層２２が３つの電源配線ＷＰと３つの接地配線ＷＧと３つの出力配線ＷＯを有し、１つの電源配線ＷＰと１つの接地配線ＧＰと１つの出力配線ＷＯが１つの配線セットを構成し、３つの配線セットが第１方向（図３における左右方向）に配列されている。また、図２に示すように、スイッチング電源装置（半導体装置１０）が３つの第１スイッチング素子７１と３つの第２スイッチング素子７２を備え、１つの第１スイッチング素子７１と１つの第２スイッチング素子７２が１つのスイッチング部ＳＷを構成している。そして、図３に示すように、３つのスイッチング部ＳＷが３つの配線セットにそれぞれ対応している。なお、図３の例では、３つの半導体素子４０が並列に接続されて１つの第１スイッチング素子７１を構成し、３つの半導体素子４０が並列に接続されて１つの第２スイッチング素子７２を構成している。ゆえに、図３の例では、１８個の半導体素子４０が存在している。以下では、１つの配線セットと１つのスイッチング部ＳＷとに着目してスイッチング電源装置（半導体装置１０）の各部の説明を行う。
【００３４】
〈電源配線と接地配線と出力配線〉
電源配線ＷＰは、図２に示した電源ラインＬＰの一部を構成し、接地配線ＷＧは、図２に示した接地ラインＬＧの一部を構成し、出力配線ＷＯは、図２に示した出力ラインＬＯの一部を構成している。
【００３５】
また、電源配線ＷＰと接地配線ＷＧと出力配線ＷＯは、互いに並行するように形成されている。出力配線ＷＯは、電源配線ＷＰと接地配線ＷＧとの間に配置されている。図３の例では、電源配線ＷＰと接地配線ＷＧと出力配線ＷＯの各々は、第１方向と直交する第２方向（図３における上下方向）に延びる板状に形成されている。
【００３６】
〈第１スイッチング素子〉
上述のとおり、図３の例では、第１スイッチング素子７１は、３つの半導体素子４０により構成されている。第１スイッチング素子７１を構成する３つの半導体素子４０は、電源配線ＷＰの延伸方向に沿うように配列され、それぞれが電源配線ＷＰに面実装されて出力配線ＷＯと接続されている。具体的には、第１スイッチング素子７１を構成する半導体素子４０は、電源配線ＷＰに載置され、その一端（ドレイン/放熱面）が半田により電源配線ＷＰの表面と接合され、その他端（ソース）がボンディングワイヤなどの配線用部材により出力配線ＷＯと接続され、そのゲートが配線用部材により第１ゲート配線（図示省略）と接続されている。
【００３７】
〈第２スイッチング素子〉
上述のとおり、図３の例では、第２スイッチング素子７２は、３つの半導体素子４０により構成されている。第２スイッチング素子７２を構成する３つの半導体素子４０は、出力配線ＷＯの延伸方向に沿うように配列され、それぞれが出力配線ＷＯに面実装されて接地配線ＷＧと接続されている。具体的には、第２スイッチング素子７２を構成する半導体素子４０は、出力配線ＷＯに載置され、その一端（ドレイン/放熱面）が半田により出力配線ＷＯの表面と接合され、その他端（ソース）がボンディングワイヤなどの配線用材料により接地配線ＷＧと接続され、そのゲートが配線用部材により第２ゲート配線（図示省略）と接続されている。
【００３８】
〈キャパシタと接続配線〉
また、スイッチング電源装置（半導体装置１０）は、キャパシタ８０と接続配線８５とを備えている。キャパシタ８０は、接地配線ＷＧに実装されて電源配線ＷＰと電気的に接続されている。接続配線８５は、図２に示した接続ラインＬＣを構成し、キャパシタ８０と電源配線ＷＰとを電気的に接続している。具体的には、キャパシタ８０は、接地配線ＷＧに載置され、その一端（負極）が半田により接地配線ＷＧと接合され、その他端（正極）が接続配線８５により電源配線ＷＰと電気的に接続されている。
【００３９】
図３の例では、キャパシタ８０は、９つの分割キャパシタ８１により構成されている。また、接続配線８５は、９つの分割配線８６により構成されている。そして、３つの接地配線ＷＧの各々に３つの分割キャパシタ８１と３つの分割配線８６が配置されている。
【００４０】
１つの接地配線ＷＧに配置された３つの分割キャパシタ８１は、その接地配線ＷＧの延伸方向に沿うように配列され、その接地配線ＷＧに面実装されて電源配線ＷＰ（具体的には、その接地配線ＷＧと同一の配線セットに属する電源配線ＷＰ）と電気的に接続されている。図３の例では、分割キャパシタ８１は、平面視において接地配線ＷＧの外縁よりも内側に配置されている。すなわち、この例では、分割キャパシタ８１は、平面視において接地配線ＷＧからはみ出していない。なお、分割キャパシタ８１は、例えば、面実装型の電解コンデンサにより構成されていてもよいし、面実装型のフィルムコンデンサにより構成されていてもよい。
【００４１】
１つの接地配線ＷＧに配置された３つの分割配線８６は、その接地配線ＷＧに配置された３つの分割キャパシタ８１と電源配線ＷＰ（詳しくは、その接地配線ＷＧと同一の配線セットに属する電源配線ＷＰ）とをそれぞれ電気的に接続している。図３の例では、分割配線８６は、第１方向（図３における左右方向）に沿うように延びる細長い板状に形成されている。なお、分割配線８６は、例えば、バスバーにより構成されていてもよいし、ジャンパーにより構成されていてもよいし、その他の配線用部材により構成されてもよい。
【００４２】
また、図３の例では、第１スイッチング素子７１を構成する３つの半導体素子４０の１つと第２スイッチング素子７２を構成する３つの半導体素子４０の１つと分割キャパシタ８１とが第１方向（図３における左右方向）に一直線に並ぶように配置されている。
【００４３】
〈平面視における各部の配置〉
図３の例では、１８個の半導体素子４０は、平面視において３行６列の行列状に配列されている。これと同様に、１８個の温度検出素子５０および１８個の熱伝導体６０（図示省略）も、平面視において３行６列の行列状に配列されて１８個の半導体素子４０とそれぞれ対向している。また、図３の例では、温度検出素子５０および熱伝導体６０（図示省略）は、平面視において半導体素子４０の中心部に位置するように配置されている。
【００４４】
〈実施形態による効果〉
以上のように、半導体素子４０が実装された第１基板２０とは異なる第２基板３０に温度検出素子５０を実装することにより、半導体素子４０の熱が本来の熱伝達経路（この例では、半導体素子４０から熱伝導体６０を経由して温度検出素子５０に至る熱伝達経路）とは異なる別の熱伝達経路を経由して温度検出素子５０に伝達されることを阻止（または抑制）することができる。これにより、温度検出素子５０において熱クロストークを抑制することができ、温度検出素子５０において半導体素子４０の温度を正確に検出することができる。
【００４５】
また、第２基板３０（この例ではフレキシブル基板３１）の剛性は、第１基板２０の剛性よりも低いので、第２基板３０の柔軟性を第１基板２０に比べて向上させることができる。そのため、第２基板３０を変形させて第１基板２０に実装された半導体素子４０と第２基板３０に実装された温度検出素子５０との間の対向距離を調節することができる。これにより、半導体素子４０と温度検出素子５０との間の対向距離を短縮して半導体素子４０から温度検出素子５０への熱伝達を促進させることができるので、温度検出素子５０において半導体素子４０の温度をさらに正確に検出することができる。また、温度検出素子５０と半導体素子４０との間の対向距離のばらつき（半導体素子４０との間の対向距離が複数の温度検出素子５０の間でばらつくこと）を抑制することができる。例えば、複数の半導体素子４０の間で実装高さがばらついていたとしても、第２基板３０が柔軟に変形することができるので、温度検出素子５０と半導体素子４０との間の対向距離のばらつきを抑制することができる。これにより、温度検出素子５０と半導体素子４０との間の対向距離のばらつきに起因する温度検出素子５０の検出値のばらつき（複数の温度検出素子５０の間で温度に応じた検出値がばらつくこと）を抑制することができる。
【００４６】
また、制御基板１５とは異なる基板（この例ではフレキシブル基板３１）に複数の温度検出素子５０を実装することにより、複数の半導体素子４０が実装される第１基板２０と複数の温度検出素子５０が実装される基板（第２基板３０）との間の対向距離を任意に調節することができる。これにより、温度検出素子５０と半導体素子４０との間の対向距離を容易に調節することができるので、半導体素子４０と温度検出素子５０との間の対向距離の短縮や温度検出素子５０と半導体素子４０との間の対向距離のばらつきの抑制を容易に行うことができる。
【００４７】
また、複数の半導体素子４０と複数の温度検出素子５０とを一対一で熱的に接触させることにより、複数の半導体素子４０と複数の温度検出素子５０とを一対一で熱的に接触させていない場合（例えば、複数の半導体素子４０に１つの温度検出素子５０を熱的に接触させている場合）よりも、複数の半導体素子４０の温度を個別に正確に検出することができる。
【００４８】
また、半導体素子４０と温度検出素子５０との間に熱伝導体６０を介在させることにより、半導体素子４０と温度検出素子５０との間に熱伝導体６０を介在させていない場合よりも、半導体素子４０から温度検出素子５０への熱伝達を促進させることができる。これにより、温度検出素子５０において半導体素子４０の温度をより正確に検出することができる。また、半導体素子４０から温度検出素子５０への熱伝達のばらつき（温度検出素子５０への熱伝達のしやすさが複数の半導体素子の間でばらつくこと）を抑制することができるので、半導体素子４０から温度検出素子５０への熱伝達のばらつきに起因する温度検出素子５０の検出値のばらつきを抑制することができる。
【００４９】
また、熱伝導体６０を熱伝導グリスまたは熱伝導接着剤で構成することにより、熱伝導体６０を熱伝導ゴムで構成する場合よりも、半導体素子４０と温度検出素子５０との間の対向距離を短縮することができる。これにより、半導体素子４０から温度検出素子５０への熱伝達を促進させることができるので、温度検出素子５０において半導体素子４０の温度をさらに正確に検出することができる。
【００５０】
また、温度検出素子５０をサーミスタで構成することにより、温度検出素子５０を熱電対で構成する場合よりも、温度検出素子５０の感度を向上させることができる。
【００５１】
また、温度検出素子５０において半導体素子４０の温度を正確に検出することにより、半導体素子４０の温度異常を正確に検出することができる。これにより、半導体素子４０の温度異常に基づいて半導体装置１０の異常を的確に検出することができる。例えば、１つの第１スイッチング素子７１（または第２スイッチング素子７２）を構成する３つの半導体素子４０（並列に接続された３つの半導体素子４０）のうち１つ（または２つ）の半導体素子４０が駆動不能（導通故障）となると、その駆動不能となった半導体素子４０の負荷を残りの２つ（または１つ）の半導体素子４０が負担することとなるので、その残りの２つ（または１つ）の半導体素子４０に流れる電流が多くなり、その結果、その残りの２つ（または１つ）の半導体素子４０の温度が高くなる傾向となる。したがって、１つの第１スイッチング素子７１（または第２スイッチング素子７２）を構成する３つの半導体素子４０の温度を正確に検出して比較することにより、この３つの半導体素子４０の中に駆動不能（導通故障）となっている半導体素子４０が存在しているか否かを判定することができる。
【００５２】
（実施形態の変形例１）
図４に示すように、半導体装置１０において、第２基板３０は、センサ基板３２により構成されていてもよい。センサ基板３２は、制御基板１５とは異なる基板であり、平板状に形成されている。そして、センサ基板３２は、第１基板２０と所定の間隔をおいて対向するように、第１基板２０と制御基板１５との間に設けられている。なお、センサ基板３２は、センサ基板３２の剛性は、第１基板２０の剛性よりも低く、制御基板１５の剛性と同等となっている。具体的には、センサ基板３２は、絶縁材料（例えばエポキシ樹脂）により構成されて平板状に形成された絶縁基材と、導電性材料（例えば銅など）により構成されて絶縁基材の一方面（図４における下面）に設けられた配線パターン（導電層、図示省略）とを有している。このように、センサ基板３２は、制御基板１５と同様の構成を有している。そして、センサ基板３２の一方面に設けられた配線パターンは、１つまたは複数のリード線１８を介して制御基板１５の一方面側（図４における上面側）の配線パターン（図示省略）と電気的に接続されている。
【００５３】
また、図４の例では、複数の温度検出素子５０は、センサ基板３２の一方面（第１基板２０に対向する面）に実装されている。具体的には、複数の温度検出素子５０は、センサ基板３２の一方面に設けられた配線パターンと電気的に接続されている。そして、複数の温度検出素子５０は、センサ基板３２の一方面側の配線パターンとリード線１８と制御基板１５の一方面側の配線パターンとを介して制御回路１６と電気的に接続されている。
【００５４】
以上のように構成した場合も、半導体素子４０が実装された第１基板２０とは異なるセンサ基板３２に温度検出素子５０が実装されているので、温度検出素子５０において熱クロストークを抑制することができ、温度検出素子５０において半導体素子４０の温度を正確に検出することができる。
【００５５】
また、センサ基板３２の剛性は、第１基板２０の剛性よりも低いので、センサ基板３２の柔軟性を第１基板２０に比べて向上させることができる。そのため、センサ基板３２を撓ませて第１基板２０に実装された半導体素子４０とセンサ基板３２に実装された温度検出素子５０との間の対向距離を調節することができる。これにより、半導体素子４０と温度検出素子５０との間の対向距離を短縮して半導体素子４０から温度検出素子５０への熱伝達を促進させることができるので、温度検出素子５０において半導体素子４０の温度をさらに正確に検出することができる。また、温度検出素子５０と半導体素子４０との間の対向距離のばらつきに起因する温度検出素子５０の検出値のばらつきを抑制することができる。
【００５６】
また、制御基板１５とは異なる基板（この例ではセンサ基板３２）に複数の温度検出素子５０を実装することにより、複数の半導体素子４０が実装される第１基板２０と複数の温度検出素子５０が実装される基板（第２基板３０）との間の対向距離を任意に調節することができる。これにより、温度検出素子５０と半導体素子４０との間の対向距離を容易に調節することができるので、半導体素子４０と温度検出素子５０との間の対向距離の短縮や温度検出素子５０と半導体素子４０との間の対向距離のばらつきの抑制を容易に行うことができる。
【００５７】
なお、第２基板３０がセンサ基板３２により構成されている場合、熱伝導体６０を熱伝導グリスまたは熱伝導接着剤により構成することが好ましい。このように構成することにより、複数の半導体素子４０の間で実装高さがばらついて半導体素子４０と温度検出素子５０との間の対向距離がばらついていたとしても、熱伝導グリスまたは熱伝導接着剤の粘着性により半導体素子４０と温度検出素子５０との間の熱的な接触を確保することができる。これにより、半導体素子４０から温度検出素子５０への熱伝達のばらつきを抑制することができ、その結果、半導体素子４０から温度検出素子５０への熱伝達のばらつきに起因する温度検出素子５０の検出値のばらつきを抑制することができる。
【００５８】
（実施形態の変形例２）
図５に示すように、半導体装置１０において、第２基板３０は、制御基板１５により構成されていてもよい。制御基板１５は、第１基板２０と所定の間隔をおいて対向するように設けられている。なお、制御基板１５の剛性は、第１基板２０の剛性よりも低くなっている。
【００５９】
また、図５の例では、複数の温度検出素子５０は、制御基板１５の他方面（第１基板２０に対向する面）に実装されている。具体的には、複数の温度検出素子５０は、制御基板１５の他方面側（図５における下面側）の配線パターン（図示省略）と電気的に接続されている。そして、複数の温度検出素子５０は、制御基板１５の他方面側の配線パターンと制御基板１５の一方面側（図５における上面側）の配線パターン（図示省略）とを介して制御回路１６と電気的に接続されている。
【００６０】
以上のように構成した場合も、半導体素子４０が実装された第１基板２０とは異なる制御基板１５に温度検出素子５０が実装されているので、温度検出素子５０において熱クロストークを抑制することができ、温度検出素子５０において半導体素子４０の温度を正確に検出することができる。
【００６１】
また、制御基板１５の剛性は、第１基板２０の剛性よりも低いので、制御基板１５の柔軟性を第１基板２０に比べて向上させることができる。そのため、制御基板１５を撓ませて第１基板２０に実装された半導体素子４０と制御基板１５に実装された温度検出素子５０との間の対向距離を調節することができる。これにより、半導体素子４０と温度検出素子５０との間の対向距離を短縮して半導体素子４０から温度検出素子５０への熱伝達を促進させることができるので、温度検出素子５０において半導体素子４０の温度をさらに正確に検出することができる。また、温度検出素子５０と半導体素子４０との間の対向距離のばらつきに起因する温度検出素子５０の検出値のばらつきを抑制することができる。
【００６２】
また、制御基板１５の他方面（第１基板２０に対向する面）に複数の温度検出素子５０の実装することにより、制御基板１５とは異なる他の基板に複数の温度検出素子５０を実装する場合よりも、複数の温度検出素子５０と制御回路１６との電気的な接続を容易にすることができる。
【００６３】
なお、第２基板３０が制御基板１５により構成されている場合、熱伝導体６０を熱伝導グリスまたは熱伝導接着剤により構成することが好ましい。このように構成することにより、複数の半導体素子４０の間で実装高さがばらついて半導体素子４０と温度検出素子５０との間の対向距離がばらついていたとしても、熱伝導グリスまたは熱伝導接着剤の粘着性により半導体素子４０と温度検出素子５０との間の熱的な接触を確保することができる。これにより、半導体素子４０から温度検出素子５０への熱伝達のばらつきを抑制することができ、その結果、半導体素子４０から温度検出素子５０への熱伝達のばらつきに起因する温度検出素子５０の検出値のばらつきを抑制することができる。
【００６４】
（その他の実施形態）
以上の説明では、温度検出素子５０の個数が半導体素子４０の個数と同数となっている場合を例に挙げたが、温度検出素子５０の個数は、半導体素子４０の個数と異なる数であってもよい。これと同様に、熱伝導体６０の個数は、温度検出素子５０の個数や半導体素子４０の個数と同数であってもよいし異なる数であってもよい。例えば、１つの第１スイッチング素子７１（または第２スイッチング素子７２）を構成する３つの半導体素子４０と３つの温度検出素子５０とが一対一で対応し、その３つの半導体素子４０とその３つの温度検出素子との間に、平板状に形成された１つの熱伝導体６０が介在していてもよい。または、１つの第１スイッチング素子７１（または第２スイッチング素子７２）を構成する３つの半導体素子４０と１つの温度検出素子とが対応し、その３つの半導体素子４０とその１つの温度検出素子との間に、平板状に形成された１つの熱伝導体６０が介在していてもよい。
【００６５】
また、以上の説明では、複数の半導体素子４０と複数の温度検出素子５０との間に複数の熱伝導体６０がそれぞれ介在している場合を例に挙げたが、複数の半導体素子４０と複数の温度検出素子５０との間に、平板状に形成された１つの熱伝導体６０が介在していてもよい。
【００６６】
また、以上の説明では、複数の半導体素子４０と複数の温度検出素子５０との間に１つまたは複数の熱伝導体６０が介在している場合を例に挙げたが、複数の半導体素子４０と複数の温度検出素子５０との間に熱伝導体６０を介在させずに、複数の半導体素子４０と複数の温度検出素子５０とが互いに接触していてもよい。
【００６７】
また、以上の説明において、第１スイッチング素子７１を構成する半導体素子４０の個数は、３つに限らず、２つ以下であってもよいし、４つ以上であってもよい。これと同様に、第２スイッチング素子７２を構成する半導体素子４０の個数，キャパシタ８０を構成する分割キャパシタ８１の個数，接続配線８５を構成する分割配線８６の個数についても同様である。また、第１スイッチング素子７１を構成する半導体素子４０の個数は、第２スイッチング素子７２を構成する半導体素子４０の個数と同じであってもよいし、異なっていてもよい。また、接続配線８５を構成する分割配線８６の個数は、キャパシタ８０を構成する分割キャパシタ８１の個数と同じであってもよいし、多くなっていてもよい。
【００６８】
また、以上の説明では、キャパシタ８０が複数の分割キャパシタ８１により構成されている場合を例に挙げたが、キャパシタ８０は、１つの分割キャパシタ８１により構成されていてもよい。例えば、キャパシタ８０は、１つの面実装型の電解コンデンサ（または１つの面実装型のフィルムコンデンサなど）により構成されていてもよい。
【００６９】
また、以上の説明では、接続配線８５が複数の接続配線８５により構成されている場合を例に挙げたが、接続配線８５は、１つの分割配線８６により構成されていてもよい。例えば、接続配線８５は、１つのバスバー（または１つのジャンパーや１つの配線用部材など）により構成されていてもよい。
【００７０】
また、以上の説明では、キャパシタ８０が接続配線８５により電源配線ＷＧと電気的に接続されている場合を例に挙げたが、キャパシタ８０は、接続配線８５により出力配線ＷＯと電気的に接続されていてもよい。なお、具体例については、後で詳しく説明する。
【００７１】
また、スイッチング電源装置（半導体装置１０）は、直流電力（または交流電力）をスイッチング動作により交流電力に変換するインバータを構成するものであってよいし、直流電力（または交流電力）をスイッチング動作により直流電力に変換するコンバータを構成するものであってもよい。例えば、スイッチング電源装置（半導体装置１０）は、ＤＣ/ＤＣコンバータ（入力直流電力をスイッチング動作により入力直流電力とは異なる電圧値を有する出力直流電力に変換するコンバータ）を構成していてもよい。なお、ＤＣ/ＤＣコンバータには、降圧コンバータと、昇圧コンバータと、双方向ＤＣ/ＤＣコンバータとが含まれる。
【００７２】
スイッチング電源装置（半導体装置１０）が降圧コンバータを構成している場合、キャパシタ８０は、その一端が接地配線ＷＧと接続され、その他端がインダクタを介して出力配線ＷＯと電気的に接続されている。
【００７３】
スイッチング電源装置（半導体装置１０）が昇圧コンバータを構成している場合、キャパシタ８０は、その一端が接地配線ＷＧと接続され、その他端が電源配線ＷＰと接続されている。なお、昇圧コンバータでは、電流の流れる方向を考慮すると出力配線ＷＯが電源側となり電源配線ＷＰが出力側となるが、ここでは、配線ＷＯが電源側となっていても配線ＷＯを「出力配線ＷＯ」と呼び、配線ＷＰが出力側となっていても配線ＷＰを「電源配線ＷＰ」と呼ぶことと定義する。
【００７４】
スイッチング電源装置（半導体装置１０）が双方向ＤＣ/ＤＣコンバータを構成している場合、スイッチング電源装置（半導体装置１０）には２つのキャパシタ８０が設けられている。そして、一方のキャパシタ８０は、その一端が接地配線ＷＧと接続され、その他端が出力配線ＷＯと接続されている。他方のキャパシタ８０は、その一端が接地配線ＷＧと接続され、その他端が電源配線ＷＰと接続されている。
【００７５】
以上のように、スイッチング電源装置（半導体装置１０）では、キャパシタ８０は、接地配線ＷＧに面実装されて電源配線ＷＰまたは出力配線ＷＯと電気的に接続されている。また、キャパシタ８０を複数の分割キャパシタ８１により構成する場合、キャパシタ８０と電源配線ＷＰまたは出力配線ＷＯとを電気的に接続するための接続配線８５を、複数の分割キャパシタ８１と電源配線ＷＰまたは出力配線ＷＯとをそれぞれ電気的に接続する複数の分割配線８６により構成してもよい。
【００７６】
また、以上の実施形態や変形例を適宜組み合わせて実施してもよい。以上の実施形態や変形例は、本質的に好ましい例示であって、この開示、その適用物、あるいはその用途の範囲を制限することを意図するものではない。
【産業上の利用可能性】
【００７７】
以上説明したように、上述の半導体装置は、スイッチング電源装置などとして有用である。
【符号の説明】
【００７８】
１０          半導体装置
１１          筐体
１５          制御基板
１６          制御回路
１７          コネクタ
１８          リード線
２０          第１基板
２１          絶縁層
２２          導電層
２３          放熱層
３０          第２基板
３１          フレキシブル基板
３２          センサ基板
４０          半導体素子
５０          温度検出素子
６０          熱伝導体
７１          第１スイッチング素子
７２          第２スイッチング素子
８０          キャパシタ
８５          接続配線
ＷＰ          電源配線
ＷＧ          接地配線
ＷＯ          出力配線
ＳＷ          スイッチング部
ＣＰ          容量部
【図１】
2018014356.tif 000003
【図２】
2018014356.tif 000004
【図３】
2018014356.tif 000005
【図４】
2018014356.tif 000006
【図５】
2018014356.tif 000007