(57)【要約】【課題】加熱部が発生する熱流を効率良く活性層に伝達する。【解決手段】活性層１３を有した半導体レーザ１０ａとシリコンフォトニクス基板４１とが接合した半導体光学素子１００ａにおいて、半導体レーザ１０ａは、活性層１３が加熱部としての抵抗加熱膜２８により加熱されるものであり、活性層１３とシリコンフォトニクス基板４１との距離ｄ３は、抵抗加熱膜２８とシリコンフォトニクス基板４１との距離よりも短い。【選択図】図７
2018133466.tif 000002
【特許請求の範囲】
【請求項１】
活性層を有した半導体レーザとシリコンフォトニクス基板とが接合した半導体光学素子において、
前記半導体レーザは、前記活性層が加熱部により加熱されるものであり、
前記活性層と前記シリコンフォトニクス基板との距離は、前記加熱部と前記シリコンフォトニクス基板との距離よりも短い
ことを特徴とする半導体光学素子。
【請求項２】
請求項１に記載の半導体光学素子であって、
前記加熱部は、前記半導体レーザが有する抵抗加熱膜である
ことを特徴とする半導体光学素子。
【請求項３】
請求項２に記載の半導体光学素子であって、
前記半導体レーザは、前記活性層の両側に溝部を形成したダブルチャネル構造を有し、
前記抵抗加熱膜は、前記溝部の最深部周辺に配設されている
ことを特徴とする半導体光学素子。
【請求項４】
請求項１に記載の半導体光学素子であって、
前記半導体レーザの基板反対側の表面が前記シリコンフォトニクス基板と接合しており、
前記活性層の光軸と前記シリコンフォトニクス基板のシリコン光導波路の光軸とが一致している
ことを特徴とする半導体光学素子。
【請求項５】
活性層を有した半導体レーザとシリコンフォトニクス基板とが接合した半導体光学素子において、
前記半導体レーザは、前記活性層の両側に溝部を形成したダブルチャネル構造を有し、
前記溝部は、その最深部と前記シリコンフォトニクス基板との距離が前記活性層と前記シリコンフォトニクス基板との距離よりも長く形成されており、
前記溝部の開口側が前記シリコンフォトニクス基板に面しており、
前記活性層を加熱する抵抗加熱膜が前記最深部の周辺に配設されている
ことを特徴とする半導体光学素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光学素子に関し、例えば、光ファイバ通信で使用される化合物半導体レーザと、Ｓｉ細線導波路を形成したＳｉ基板とを異種接合した半導体光学素子に関する。
【背景技術】
【０００２】
現在、導入が進展しているＦＴＴＨ（Fiber to the Home）システム、特にＰＯＮ（Passive Optical Network）システムには、ＬＤ（Laser Diode）やＰＤ（Photo Diode）等の電子デバイスを、光回路の基板表面に実装した半導体光学素子を用いる方法が提案されている。ここで、光回路は、Ｓｉを材料として用いる光導波路、例えば、Ｓｉをコアとし、Ｓｉよりも極めて屈折率が小さいＳｉＯ２をクラッドとしたＳｉ細線導波路を用いたものが知られている。
【０００３】
ところで、半導体レーザは、活性層の温度変化により、その発振波長を可変することが可能である。このような波長可変半導体レーザは、電流注入用電極とは別に、結晶成長側上面に抵抗加熱膜を備え、活性層を温度制御させ、発振波長を可変できるように構成されている。抵抗加熱膜は、材料、膜厚、幅を変更することにより所望の抵抗値にして、抵抗値に準じた発熱量を得るようにしている。通常は、半導体レーザに電流を流し、実際にレーザ発振した状態で、抵抗加熱膜に電流を流している。これにより、半導体レーザは、所望の発熱量を得て、発振波長を制御している。このとき、ＤＦＢ（Distributed Feedback）レーザの場合、活性層の温度が１０℃上昇すると、約１ｎｍほど長波長側にシフトする。
【０００４】
特許文献１は、Ｐ側ＩｎＰクラッド層とＮ側ＩｎＰクラッド層との間に活性層を介挿し、Ｐ側ＩｎＰクラッド層の上部に抵抗加熱膜を形成した波長可変半導体レーザを開示している。また、特許文献２は、ｎ−ＩｎＰ基板を用い、基板反対側の表面にヒータ電極を形成した波長可変半導体レーザを開示している。
【先行技術文献】
【非特許文献】
【０００５】
【特許文献１】特開平６−３５０２０３号公報
【特許文献２】特開２００３−２３３０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１，２に示すような抵抗加熱膜を備えた波長可変半導体レーザは、結晶成長面が上になるように（ジャンクションアップ）、サブキャリアと呼ばれる基板に実装していた。つまり、抵抗加熱膜は、ｎ−ＩｎＰ基板の反対側表面に形成されていた。ところが、半導体レーザは、光導波路を有するシリコン基板上に実装するときには、結晶成長面を下にして（ジャンクションダウン）、シリコン基板に実装する必要がある。
【０００７】
つまり、ｎ−ＩｎＰ基板の結晶成長面は、結晶の厚み制御を精密に行なうことができるので、結晶成長面とシリコン基板とを接合した半導体光学素子は、光軸の高さを高精度に合わせることができるからである。これに対して、
【０００８】
ここで、ｎ−ＩｎＰ基板の結晶成長面とシリコン基板とを接合した半導体光学素子は、特許文献１，２に記載の抵抗加熱膜とシリコン基板とを接合することになる。半導体レーザ材料であるIII−Ｖ族化合物（例えば、ＩｎＰやＧａＡｓ）よりもシリコン基板の方が熱伝導率が高いので、半導体レーザは、抵抗加熱膜（加熱部）が発生した熱流が、シリコン基板（シリコンフォトニクス基板）に流れてしまう。つまり、半導体レーザは、活性層の温度制御が困難になり、効率良い波長可変ができないという、新たな問題が生じる。
【０００９】
本発明は、このような問題点を解決するためになされたものであり、加熱部が発生する熱流を効率良く活性層に伝達することができる半導体光学素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記目的を達成するために、本発明の一の手段は、活性層を有した半導体レーザとシリコンフォトニクス基板とが接合した半導体光学素子において、前記半導体レーザは、前記活性層が加熱部（例えば、抵抗加熱膜２８）により加熱されるものであり、前記活性層と前記シリコンフォトニクス基板との距離は、前記加熱部と前記シリコンフォトニクス基板との距離よりも短いことを特徴とする。
【００１１】
シリコン基板の熱伝導率は、１．３［Ｗ／（ｃｍＫ）］であり、ＩｎＰ基板の熱伝導率は、０．６８［Ｗ／（ｃｍＫ）］である。また、シリコン基板の方がＩｎＰ基板よりも体積が大きいので、熱容量も大きい。また、ＩｎＰ基板の方がシリコン基板よりも熱伝導率が悪いので、加熱部で発熱した熱は、一部がシリコン基板に伝導し、吸収されるが、他の熱が熱流として活性層に伝達し、活性層の加熱や昇温に寄与する。特に、加熱部と活性層との距離は、シリコンフォトニクス基板と加熱部との距離よりも短いので、活性層を加熱する熱流の方がシリコン基板を熱吸収させる熱流よりも寄与が大きい。
【００１２】
本発明の他の手段は、活性層を有した半導体レーザとシリコンフォトニクス基板とが接合した半導体光学素子において、前記半導体レーザは、前記活性層の両側に溝部（例えば、チャネル構造２３，２３）を形成したダブルチャネル構造を有し、前記溝部は、その最深部と前記シリコンフォトニクス基板との距離が前記活性層と前記シリコンフォトニクス基板との距離よりも長く形成されており、前記溝部の開口側が前記シリコンフォトニクス基板に面しており、前記活性層を加熱する抵抗加熱膜が前記最深部の周辺に配設されていることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、加熱部が発生する熱流を効率良く活性層に伝達することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態である半導体光学素子の斜視図である。
【図２】本発明の実施形態である半導体光学素子が備える半導体レーザの斜視図である。
【図３】半導体光学素子の作製工程を示すフローチャートである。
【図４】半導体光学素子が備える半導体レーザを作製する作製工程を示すフローチャートである。
【図５Ａ】レーザ構造結晶成長の工程を説明する斜視図である。
【図５Ｂ】ストライプマスク形成の工程を説明する斜視図である。
【図５Ｃ】メサストライプ形成の工程を説明する斜視図である。
【図５Ｄ】電流ブロック層埋め込み成長の工程を説明する斜視図である。
【図５Ｅ】クラッド層及びコンタクト層結晶成長の工程を説明する斜視図である。
【図５Ｆ】ダブルチャネル形成の工程を説明する斜視図である。
【図５Ｇ】コンタクトストライプ形成の工程を説明する斜視図である。
【図５Ｈ】Ｐ側電極及びアライメントマーク形成の工程を説明する斜視図である。
【図５Ｉ】抵抗加熱膜形成の工程を説明する斜視図、及び平面図である。
【図５Ｊ】抵抗加熱膜用電極形成の工程を説明する斜視図、及び平面図である。
【図５Ｋ】基板薄膜化とＮ側電極形成との工程を説明する斜視図である。
【図６】半導体レーザとシリコンフォトニクスチップとを接合する接合工程を説明する斜視図である。
【図７】本発明の実施形態である半導体光学素子の断面図である。
【図８】本発明の変形例（１）である半導体光学素子が備える半導体レーザの斜視図である。
【図９】本発明の変形例（２）である半導体光学素子の斜視図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）について詳細に説明する。なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。
【００１６】
（構成の説明）
図１は、本発明の実施形態である半導体光学素子を説明する斜視図であり、半導体レーザ１０（１０ａ）とシリコンフォトニクスチップ４０とが接合された状態を示している。
シリコンフォトニクスチップ４０に所望の光回路及び電気配線・電気回路が形成されているが、図１は、特に、半導体レーザ１０ａとの光結合部周辺の構造を示している。
【００１７】
半導体光学素子１００（１００ａ）は、ｎ−ＩｎＰ基板１１（図２）を備えた半導体レーザ１０ａとシリコンフォトニクスチップ４０とを接合したものであり、半導体レーザ１０ａの基板反対側表面３２（図２）とシリコンフォトニクスチップ４０とが接合されている。つまり、半導体レーザ１０ａは、その基板反対側表面３２とシリコンフォトニクスチップ４０との接合面以外は、空気に露出している。
【００１８】
シリコンフォトニクスチップ４０は、シリコンフォトニクス基板４１と、下側クラッド層４２と、上側クラッド層４４と、シリコン光導波路４３と、半導体レーザ１０ａを固定する複数のシリコン台座４５，４５，４５，４５と、アライメントマーク４６，４６と、４つの抵抗加熱用電極４７，４７，４７，４７と、Ｐ側用電極４８とを備える。半導体レーザ１０ａは、シリコン光導波路４３側（ｙ方向）の端面が出射面であり、反対側の端面が後端面である。
【００１９】
シリコンフォトニクス基板４１は、シリコン（Ｓｉ）の単結晶基板であり、熱伝導率が１．３［Ｗ／（ｃｍＫ）］である。下側クラッド層４２は、シリコンフォトニクス基板４１の表面に積層されたＳｉＯ２の酸化物層である。シリコン光導波路４３は、下側クラッド層４２の表面に線状に積層されたシリコン層であり、Ｓｉ細線光導波路を形成する。上側クラッド層４４は、下側クラッド層４２の表面に積層され、シリコン光導波路４３を覆うＳｉＯ２の酸化物層である。なお、シリコンフォトニクス基板４１と、下側クラッド層４２と、シリコン光導波路４３とは、ＳＯＩ基板から形成される。
【００２０】
シリコン台座４５は、ＳｉＯ２で形成されており、半導体レーザ１０ａの活性層１３（図２）の位置とシリコンフォトニクスチップ４０のシリコン光導波路４３とが同じ高さになるように形成されている。アライメントマーク４６は、半導体レーザ１０ａの位置決めに使用されるものであり、アライメントマーク２７（図２）と一致させる。抵抗加熱用電極４７は、半導体レーザ１０ａの抵抗加熱膜用電極２９（図２）に接続され、抵抗加熱膜２８を通電する通電電極である。Ｐ側用電極４８は、半導体レーザ１０のＰ側電極２６（図２）に接続され、半導体レーザ１０ａを駆動する駆動電極である。
【００２１】
図２は、本発明の実施形態である半導体光学素子で使用される半導体レーザの斜視図である。なお、図２は、図１の半導体レーザ１０ａの上下（ｚ方向）を逆に示している。
半導体レーザ１０ａは、ｎ−ＩｎＰ基板１１と、ｎ−ＩｎＰ基板１１の表面に積層されたｎ−ＩｎＰバッファ層１２と、ｎ−ＩｎＰバッファ層１２の基板反対側表面に積層されたｐ−ＩｎＰ層１７と、ｙ方向に線状に形成された活性層１３と、活性層１３の両側に形成されたｎ−ＩｎＰ層１８と、活性層１３の基板反対側表面に線状に形成されたｐ−ＩｎＰ層１４と、ｐ−ＩｎＰ層１９と、ｐ−ＩｎＰ層１９の基板反対側表面に積層されたｐ−ＩｎＰクラッド層２０とを備えている。
【００２２】
ｎ−ＩｎＰバッファ層１２は、ｘｚ面がメサ形状になるように、凸部が延在している。活性層１３は、ｎ−ＩｎＰバッファ層１２の中央部の凸部の基板反対側表面に線状に形成されたものである。ｐ−ＩｎＰ層１９は、ｎ−ＩｎＰ層１８の基板反対側表面であって、ｐ−ＩｎＰ層１４の両側に積層されたものである。半導体レーザ１０ａは、ファブリペロー（ＦＰ）型のIII−Ｖ属の化合物半導体レーザであり、活性層１３の後端面に全反射ミラーがコートされており、出射面に透過率数％のミラーがコートされている。
【００２３】
さらに、半導体レーザ１０ａは、活性層１３の両側にチャネル構造２３，２３が形成されている。チャネル構造２３，２３は、基板反対側表面３２からｎ−ＩｎＰ基板１１の一部まで形成された互いに平行な線状の溝部（凹部）である。チャネル構造２３，２３は、ｎ−ＩｎＰ基板１１の一部まで形成されているので、最深部が活性層１３よりもｎ−ＩｎＰ基板１１側に形成されている。半導体レーザ１０は、チャネル構造２３，２３の最深部周辺に、抵抗加熱膜２８が線状に配設されている。この抵抗加熱膜２８は、例えば、チタン（Ｔｉ）膜であり、通電によって発熱し、活性領域の温度制御を可能とする。
【００２４】
抵抗加熱膜用電極２９，２９は、抵抗加熱膜２８の端部から基板反対側表面３２まで、チャネル構造２３，２３の表面に積層された電極である。Ｐ側電極２６は、ｐ−ＩｎＧａＡｓコンタクト層２１の基板反対側表面であって、活性層１３やｐ−ＩｎＰ層１４の上方に線状に形成されている。Ｎ側電極３０は、ｎ−ＩｎＰ基板１１の非成長側に形成されている。半導体レーザ１０ａは、Ｐ側電極２６とＮ側電極３０との間に駆動電流を流すと、活性層１３で励起が行われる。なお、Ｐ側電極２６は、電極２６ａを含み、抵抗加熱膜用電極２９は、電極２９ａを含む。
【００２５】
アライメントマーク２７，２７は、円形の開口部を有した矩形状の金属膜であり、基板反対側表面の両側に設けられている。アライメントマーク２７，２７は、シリコンフォトニクスチップ４０のアライメントマーク４６（図１）と中心が一致させられる。なお、アライメントマーク２７とアライメントマーク４６との位置合わせは、ｎ−ＩｎＰ基板１１が可視光を透過しないので、赤外カメラで行う。
【００２６】
図１に示す半導体光学素子１００ａは、半導体レーザ１０ａの基板反対側表面であるＮ側電極３０とシリコンフォトニクスチップ４０のシリコンフォトニクス基板４１とが接合されている。このため、活性層１３とシリコンフォトニクス基板４１との距離ｄ３は、加熱部としての抵抗加熱膜２８とシリコンフォトニクス基板４１との距離ｄ２よりも短い（図７の断面図参照）。また、溝部としてのチャネル構造２３，２３は、その開口側がシリコンフォトニクス基板４１と接している。
【００２７】
図３は、半導体光学素子の作製工程を示すフローチャートである。
半導体光学素子１００（１００ａ）の作成工程は、半導体レーザ１０ａの作成工程と（Ｓ１０）、作製された半導体レーザ１０ａとシリコンフォトニクスチップ４０とを接合する接合工程と（Ｓ４０）、を備える。
【００２８】
図４は、半導体光学素子が備える半導体レーザを作製する作製工程を示すフローチャートである。
半導体レーザ１０ａは、レーザ構造の結晶成長が行われ（Ｓ１２）、ストライプマスクが形成され（Ｓ１４）、メサストライプが形成され（Ｓ１６）、電流ブロック層の埋め込み成長が行われ（Ｓ１８）、クラッド層及びコンタクト層の結晶成長が行われ（Ｓ２０）、ダブルチャネルが形成され（Ｓ２２）、コンタクトストライプが形成され（Ｓ２４）、Ｐ側電極及びアライメントマークが形成され（Ｓ２６）、抵抗加熱膜が形成され（Ｓ２８）、抵抗加熱膜用電極が形成され（Ｓ３０）、基板薄膜化とＮ側電極形成（Ｓ３２）とにより作製される。
【００２９】
図５Ａ乃至図５Ｋは、半導体レーザの製造工程を説明する斜視図である。以下、各製造工程について説明するが、各製造工程に関しては一般的なプロセスを用いて実施し、その詳細な条件等は本発明の本質ではないので割愛する。
【００３０】
図５Ａは、レーザ構造結晶成長の工程を説明する斜視図である。
ｎ−ＩｎＰ基板１１の表面に半導体レーザ構造用として、ｎ−ＩｎＰバッファ層１２と、多重量子井戸（ＭＱＷ）構造の活性層１３と、ｐ−ＩｎＰ層１４とを有機金属気相（ＭＯＶＰＥ）法により結晶成長させる。このとき、ｐ−ＩｎＰ層１４の厚みは、２０〜３００ｎｍ程度とする。また、ＭＱＷ構造の活性層１３は、所望の波長及び特性が得られるように最適化された構造とする。なお、ＤＦＢレーザの場合、活性層１３の下面又は上面に、所望の発振波長が得られる屈折率差の周期構造を形成するため、グレーティング構造を導入する。
【００３１】
図５Ｂは、ストライプマスク形成の工程を説明する斜視図である。
ｐ−ＩｎＰ層１４は、化学気相堆積（ＣＶＤ）法等によって、ＳｉＯ２等の絶縁膜が堆積される。絶縁膜が堆積されたｐ−ＩｎＰ層１４は、フォトリソプロセスが行われ、絶縁膜マスク１５が形成される。絶縁膜マスク１５は、次工程のメサストライプ幅を考慮して、所望のストライプ形状となるように形成される。
【００３２】
図５Ｃは、メサストライプ形成の工程を説明する斜視図である。
ｐ−ＩｎＰ層１４、ＭＱＷ構造の活性層１３、及びｎ−ＩｎＰバッファ層１２は、絶縁膜マスク１５でマスクされたストライプ領域以外の領域が塩酸の混合エッチング液（例えば、臭化水素、塩酸、過酸化水素水、及び純水を組み合わせた混合液）により除去される。このウェットエッチングにより、ｐ−ＩｎＰ層１４、及びＭＱＷ構造の活性層１３のストライプ構造と、ｎ−ＩｎＰバッファ層１２のメサ構造とが形成される。ｎ−ＩｎＰバッファ層１２、活性層１３、及びｐ−ＩｎＰ層１４は、サイドエッチングが入り、絶縁膜マスク１５の幅よりも細く形成される。この構造は、埋め込み成長の際に、異常成長を抑制させる効果がある。
【００３３】
また、ｐ−ＩｎＰ層１４、ＭＱＷ構造の活性層１３、及びｎ−ＩｎＰバッファ層１２は、メサストライプ構造を形成する。なお、このエッチング工程は、ドライエッチング法と併用し、ドライエッチング後に、前記した混合エッチング液によるウェットエッチングを行ってもよい。
【００３４】
図５Ｄは、電流ブロック層埋め込み成長の工程を説明する斜視図である。
ｎ−ＩｎＰバッファ層１２の表面は、ｐ−ＩｎＰ層１７、ｎ−ＩｎＰ層１８、及びｐ−ＩｎＰ層１９の順に、ＭＯＶＰＥ法による結晶成長がｐ−ＩｎＰ層１４の高さまで行われる。これにより、ｐ−ＩｎＰ層１９、ｎ−ＩｎＰ層１８、ｐ−ＩｎＰ層１７、及びｎ−ＩｎＰバッファ層１２は、ｐｎｐｎのサイリスタ構造を成している。なお、各ＩｎＰ層１７，１８，１９の厚みや、ドーパント及びそのキャリア密度は、これらの層が、電流ブロック層として機能するように設定される。また、ｐ−ＩｎＰ層１４と、その両側のｐ−ＩｎＰ層１９とは、ドーパントや、そのキャリア密度が異なっている。なお、ＩｎＰのアクセプタ原子は、Ｃ，Ｂｅ，Ｍｇ，Ｚｎが代表的であり、ドナー原子は、Ｌｉ，Ｓｎ，Ｓｉ，Ｔｅが代表的である。
【００３５】
図５Ｅは、クラッド層及びコンタクト層結晶成長の工程を説明する斜視図である。
絶縁膜マスク１５（図５Ｄ）が除去された後、ｐ−ＩｎＰ層１９の表面は、ｐ−ＩｎＰクラッド層２０、ｐ−ＩｎＧａＡｓコンタクト層２１がＭＯＶＰＥ法によって、結晶成長される。このときの各層の厚みやドーパント及びキャリア密度は、光の閉じ込めや電流注入時の直列抵抗を考慮して設定される。結晶成長後、ｐ−ＩｎＧａＡｓコンタクト層２１の表面は、絶縁膜マスク２２が中央、及び両側に形成される。絶縁膜マスク２２の形成後、フォトリソが行われ、２本のストライプ形状３１が形成される。
【００３６】
図５Ｆは、ダブルチャネル形成の工程を説明する斜視図である。
２本のストライプ形状３１（図５Ｅ）の形成後、臭素系エッチャント（例えば、臭素ＢｒとメタノールＣＨ３ＯＨとの混合液）により、２つの溝部としてのチャネル構造２３，２３が形成される。２つのチャネル構造２３，２３の間隔は、電極形成後のレーザ素子の電気容量が所望の値になるように設定される。なお、２本のチャネル構造２３，２３は、ダブルチャネル構造と呼ばれる。
【００３７】
図５Ｇは、コンタクトストライプ形成の工程を説明する斜視図である。
２本のチャネル構造２３，２３（図５Ｆ）の形成後、絶縁膜マスク２２（図５Ｆ）の除去と、ＣＶＤ法、及びフォトリソによる絶縁膜マスク２４，２４，２４，２４の形成とが行われる。絶縁膜マスク２４，２４，２４，２４の形成後、フォトリソが行われ、コンタクトストライプ２５が形成される。
【００３８】
図５Ｈは、Ｐ側電極及びアライメントマーク形成の工程を説明する斜視図である。
コンタクトストライプ２５（図５Ｇ）の形成後、Ｐ側オーミック電極として、例えば、ＡｕＺｎ及びＡｕが蒸着される。Ｐ側オーミック電極の蒸着後、フォトリソ又はリフトオフにより、Ｐ側電極２６、及びアライメントマーク２７が形成される。なお、Ｐ側電極２６は、一方のチャネル構造２３を介して引き出される電極２６ａを含む。
【００３９】
図５Ｉ（ａ）は、抵抗加熱膜形成の工程を説明する斜視図であり、図５（ｂ）は、その平面図である。
Ｐ側電極２６、及びアライメントマーク２７（図５Ｈ）の形成後、再度、フォトリソ技術を用いて、加熱部としての抵抗加熱膜２８が形成される。このとき、ネガタイプのレジストを用いて、ダブルチャネル上にマスクを合わせて、ダブルチャネル溝の中以外を露光する。この露光によって、ダブルチャネル溝内のレジストが除去される。
【００４０】
レジストの除去後、Ｔｉ（チタン）薄膜の蒸着やスパッタ等が行われ、２本の抵抗加熱膜２８，２８が形成される。抵抗加熱膜２８，２８は、例えば、厚さ２５ｎｍであり、チャネル構造２３の幅が１０μｍ程度である。抵抗加熱膜２８，２８は、材料及び厚みによって、抵抗率（面積抵抗率）が決定するので、幅に応じて単位長さ当りの抵抗値が決定される。つまり、材料、厚み、幅やｙ方向の長さの設定変更は、注入電流による発熱量を制御する。なお、一方の抵抗加熱膜２８は、その長さが半導体レーザ１０ａの全長に略等しいが、他方の抵抗加熱膜２８は、電極２６ａの部分で分割されている。
【００４１】
図５Ｊ（ａ）は、抵抗加熱膜用電極形成の工程を説明する斜視図であり、図５（ｂ）は、その平面図である。
抵抗加熱膜２８（図５Ｉ）の形成後、フォトリソ及び蒸着によって、抵抗加熱膜用電極２９が形成される。この抵抗加熱膜用電極２９は、電流通流用なので、Ａｕ（金）などの抵抗率の低い金属材料を用いる。また、抵抗加熱膜用電極２９は、電極２６ａ（図５Ｉ（ｂ））の部分で分割された抵抗加熱膜２８を互いに接続する電極２９ａを含む。
【００４２】
図５Ｋは、基板薄膜化とＮ側電極形成との工程を説明する斜視図である。
抵抗加熱膜用電極２９の形成後、ｎ−ＩｎＰ基板１１の裏面は、研磨又はエッチングによる薄膜化プロセスが施される。そして、研磨等された裏面は、例えば、Ａｕ−Ｇｅ−Ｎｉなどが蒸着され、Ｎ側電極３０が形成される。このとき、アライメントマーク２７は、フォトリソなどによって、電極用の蒸着物質が除去され、円形の絶縁膜マスク２４が露出する。
【００４３】
図６は、半導体レーザとシリコンフォトニクスチップとを接合する接合工程を説明する斜視図である。
半導体レーザ１０ａの基板反対側表面３２としてのＰ側電極２６、及びアライメントマーク２７の面と、シリコンフォトニクスチップ４０のシリコンフォトニクス基板４１とが接合され、半導体光学素子１００ａが構成される。このとき、アライメントマーク４６と半導体レーザ１０ａのアライメントマーク２７とは、位置合わせ用のマークである。位置合わせにより、シリコン光導波路４３と半導体レーザ１０ａの活性層１３とが光結合させられる。なお、シリコン光導波路４３と活性層１３との高さは、半導体レーザ１０ａの結晶成長の厚み制御で、予め一致させられているものとする。
【００４４】
抵抗加熱用電極４７及びＰ側用電極４８に金錫（ＡｕＳｎ）半田を塗布し、フリップチップ実装により、半導体レーザ１０ａを実装する。その後、ワイヤーボンディングにより、半導体レーザ１０ａのＮ側電極３０（図５Ｋ）とシリコンフォトニクスチップ４０の電子回路とをＡｕワイヤで接続する。
【００４５】
図７は、本発明の実施形態である半導体光学素子の断面図である。
図６の接合工程により、半導体光学素子１００ａは、半導体レーザ１０ａの基板反対側表面３２であるＮ側電極３０とシリコンフォトニクス基板４１とが接合させられる。このため、半導体レーザ１０ａの活性層１３は、シリコンフォトニクス基板４１との間隔がシリコンフォトニクス基板４１と抵抗加熱膜２８との間隔の中間になる領域（中間領域）に配設されることになる。言い換えれば、シリコンフォトニクス基板４１と抵抗加熱膜２８との長さｄ２の方が活性層１３と抵抗加熱膜２８との長さｄ１よりも長い。
【００４６】
シリコンフォトニクス基板４１の熱伝導率は、１．３［Ｗ／（ｃｍＫ）］であり、ｎ−ＩｎＰ基板１１の熱伝導率は、０．６８［Ｗ／（ｃｍＫ）］である。また、シリコンフォトニクス基板４１の方がｎ−ＩｎＰ基板１１よりも体積が大きいので、熱容量も大きい。また、ｎ−ＩｎＰ基板１１の方がシリコンフォトニクス基板４１よりも熱伝導率が悪い。
【００４７】
このため、加熱部としての抵抗加熱膜２８で発熱した熱は、一部がＰ側電極２６（図５Ｈ）を介して、シリコンフォトニクス基板４１に伝導し、吸収されるが、他の熱が熱流としてｎ−ＩｎＰ基板１１を介して、活性層１３に伝達し、活性層の加熱や昇温に寄与する。特に、抵抗加熱膜２８と活性層１３との距離ｄ１は、シリコンフォトニクス基板４１と抵抗加熱膜２８との距離ｄ２よりも短いので、活性層１３を加熱する熱流の方がシリコンフォトニクス基板４１を熱吸収させる熱流よりも寄与が大きい。
【００４８】
また、シリコンフォトニクス基板４１の熱容量は大きいが、半導体レーザ１０ａ自体の熱容量は小さい。このため、半導体レーザ１０ａの活性層１３は、高速に温度上昇し、急速に温度低下する。
【００４９】
（効果の説明）
以上説明したように、活性層１３の温度制御により発振波長を制御する機能を有する半導体レーザ１０ａをシリコンフォトニクスチップ４０に実装する場合、本実施形態のように、活性層１３よりもｎ−ＩｎＰ基板１１側に抵抗加熱膜２８を配設することにより、抵抗加熱膜２８で発熱した熱量は、シリコンフォトニクスチップ４０への伝達が少なくなり、効率よく活性層１３に伝達できる。このため、半導体レーザ１０ａは、抵抗加熱膜２８に必要な発熱電力が少なくなり、消費電力の削減が可能となる。
【００５０】
（変形例）
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
（１）前記実施形態の半導体レーザ１０ａは、図５Ｆのように２本のチャネル構造２３，２３を形成し、ダブルチャネル構造としたが、図８の半導体レーザ１０ｂのように、チャネル構造２３を１本のみ形成しても構わない。
【００５１】
（２）前記実施形態の半導体光学素子１００ａは、半導体レーザ１０ａの内部に加熱部としての抵抗加熱膜２８（図５Ｉ）を形成したが、図９に示すように、半導体レーザ１０ｃの外部に加熱部５０を設けても構わない。つまり、加熱部５０は、半導体レーザ１０ｃのＮ側電極３０に接合させても構わない。この状態においても、半導体光学素子１００ｂは、活性層１３がシリコンフォトニクス基板４１と加熱部５０との中間である中間領域に配設されている。なお、この場合は、半導体レーザ１０ａは、ダブルチャネル構造にする必要はない。また、シリコンフォトニクスチップ４０ｂは、シリコンフォトニクスチップ４０ａ（図１，６）と比較して、抵抗加熱用電極４７が削除されている。
【００５２】
（３）前記実施形態の半導体レーザ１０ａは、埋め込み型の半導体レーザであったが、リッジ導波路を用いたリッジ導波路型半導体レーザに関しても適応可能である。
（４）前記実施形態の半導体レーザ１０ａは、ｎ−ＩｎＰ基板１１を用いたが、ＧａＡｓ基板を用いた半導体レーザ構造でも適応可能である。なお、ＧａＡｓの熱伝導率は、０．５５［Ｗ／（ｃｍＫ）］である。
【００５３】
（５）前記実施形態の半導体レーザ１０ａは、ファブリペロー（ＦＰ）型であったが、分布帰還型（Distributed Feedback：ＤＦＢ）レーザや、ブラッグ反射を用いた分布反射型（Distributed Bragg Reflector :ＤＢＲ）レーザに関しても適応可能である。ＤＦＢレーザの場合、活性層１３の下面又は上面に、所望の発振波長が得られる屈折率差の周期構造を形成するため、グレーティング構造を導入すればよい。
【００５４】
（６）前記実施形態の半導体レーザ１０ａは、シングルストライプの単波長発振構造であったが、マルチストライプ構造による半導体レーザアレイ構造に関しても適応可能である。
（７）前記実施形態の半導体レーザ１０ａは、シングルストライプ方向に単電極構造であったが、多電極構造（活性層領域、位相調整領域、ＤＢＲ領域等を有する）に関しても適応可能である。
【００５５】
（８）前記実施形態の半導体レーザ１０ａのチャネル構造２３は、正面視Ｕ字状に形成したが、両側面を底面に対して、垂直に形成したチャネル構造でも構わない。
【符号の説明】
【００５６】
１０，１０ａ，１０ｂ，１０ｃ  半導体レーザ
１１  ｎ−ＩｎＰ基板
１２  ｎ−ＩｎＰバッファ層
１３  活性層（ＭＱＷ）
１４，１７，１９  ｐ−ＩｎＰ層
１５，２２，２４  絶縁膜マスク
１６  メサストライプ構造
１８  ｎ−ＩｎＰ層
２０  ｐ−ＩｎＰクラッド層
２１  ｐ−ＩｎＧａＡｓコンタクト層
２３  チャネル構造（溝部）
２５  コンタクトストライプ
２６  Ｐ側電極
２７  アライメントマーク
２８  抵抗加熱膜（加熱部）
２９  抵抗加熱膜用電極
３０  Ｎ側電極
３１  ストライプ形状
３２  基板反対側表面
４０  シリコンフォトニクスチップ
４１  シリコンフォトニクス基板
４２  下側クラッド層
４３  シリコン光導波路
４４  上側クラッド層
４５  シリコン台座
４６  アライメントマーク
４７  抵抗加熱用電極
４８  Ｐ側用電極
５０  加熱部
１００，１００ａ，１００ｂ  半導体光学素子
【図１】
2018133466.tif 000003
【図２】
2018133466.tif 000004
【図３】
2018133466.tif 000005
【図４】
2018133466.tif 000006
【図５Ａ】
2018133466.tif 000007
【図５Ｂ】
2018133466.tif 000008
【図５Ｃ】
2018133466.tif 000009
【図５Ｄ】
2018133466.tif 000010
【図５Ｅ】
2018133466.tif 000011
【図５Ｆ】
2018133466.tif 000012
【図５Ｇ】
2018133466.tif 000013
【図５Ｈ】
2018133466.tif 000014
【図５Ｉ】
2018133466.tif 000015
【図５Ｊ】
2018133466.tif 000016
【図５Ｋ】
2018133466.tif 000017
【図６】
2018133466.tif 000018
【図７】
2018133466.tif 000019
【図８】
2018133466.tif 000020
【図９】
2018133466.tif 000021