(57)【要約】【課題】半導体素子と配線部材との間の接合において、低コスト化を図るだけでなく、放熱性を維持し、耐熱性に優れた信頼性の高い電力用半導体装置を提供することを目的とする。【解決手段】電力用半導体素子２と配線部材１とを接合する焼結性金属接合材料で形成された接合層３を備え、接合層３は、電力用半導体素子２のゲート電極部２３に対応する領域の接合層３の空隙率が、電力用半導体素子２のゲート電極部２３以外の領域に対応する領域の接合層３の空隙率よりも大きくすることで、低コスト化を図り、放熱性を維持し、耐熱性に優れた信頼性の高い電力用半導体装置を得る。【選択図】図１
2018148106.tif 000002
【特許請求の範囲】
【請求項１】
配線部材と、
表面にゲート電極が形成された半導体素子と、
前記配線部材と前記半導体素子の裏面とを接合する接合層とを備え、
前記接合層は、前記半導体素子の前記ゲート電極に対応する領域の空隙率が、前記半導体素子の前記ゲート電極以外の領域に対応する領域の空隙率よりも大きいことを特徴とする電力用半導体装置。
【請求項２】
前記接合層は、前記半導体素子の前記ゲート電極に対応する領域の空隙率が、３％より大きく、２０％以下であり、前記半導体素子の前記ゲート電極以外の領域に対応する領域の空隙率が、３％以下であることを特徴とする請求項１に記載の電力用半導体装置。
【請求項３】
前記半導体素子は、矩形であり、前記半導体素子裏面の一短辺側の端部領域に前記空隙率が大きい接合層が形成され、前記ゲート電極は、矩形であり、前記ゲート電極の一長辺に対応する位置が前記端部領域の中央部の一長辺寄りに配置され、前記ゲート電極の長辺が前記端部領域の長辺と平行し、前記ゲート電極の短辺が前記端部領域の短辺と平行し、前記空隙率の大きい接合層が前記ゲート電極に対応する領域を含むことを特徴とする請求項１または請求項２に記載の電力用半導体装置。
【請求項４】
前記半導体素子は、ワイドバンドギャップ半導体であることを特徴とする請求項１から請求項３のいずれか１項に記載の電力用半導体装置。
【請求項５】
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料または、ダイヤモンドを用いた半導体であることを特徴とする請求項４に記載の電力用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、金属微粒子を含む接合材料を用いて半導体素子を実装する電力用半導体装置に関する。
【背景技術】
【０００２】
半導体装置の中でも電力用半導体装置は、産業用機器から家電・情報端末まで幅広い機器の主電力（パワー）の制御に用いられ、とくに輸送機器等においては高い信頼性が求められている。一方で、従来のシリコン（Ｓｉ）を用いた半導体素子に代えて、炭化珪素（ＳｉＣ）等のワイドバンドギャップ半導体を用いた半導体素子を備えた電力用半導体装置の開発が進められており、高パワー密度化と高温動作化が進んでいる。
【０００３】
上記のような高温動作での接合信頼性を高めるためには、半導体素子自体の耐熱性を向上させるだけでなく、回路部材を接合する接合部分の信頼性を高める必要がある。そこで、焼結金属体を形成する接合材を用いて半導体素子を回路基板やヒートシンク等の回路部材に接合する、いわゆる焼結接合を用いた電力用半導体装置の製造方法が提案されている（例えば、特許文献１参照）。
【０００４】
一般的に、金属粒子は粒子径が所定のサイズよりも小さくなると、バルク金属に比べて非常に活性な表面状態を有するようになり、表面エネルギーを減らす方向へと容易に反応が進行する。そこで、焼結接合に用いる接合材には、ナノオーダーから数マイクロオーダーの焼結性金属粒子が含まれる。その結果、バルク金属の融点よりも低温で凝固するため、低温での接合が可能となるが、接合後はバルク金属の融点まで再溶融することがない。したがって、焼結接合を用いることで、融点よりも低い温度での接合が可能となるため、接合温度の上昇に伴う部材の損傷や製造コストの増加を抑制できるとともに、接合温度よりも高い耐熱性を有する電力用半導体装置が得られる。
【０００５】
このように、反応性の高い焼結性金属粒子は、接合前の状態での反応の進行を抑制するために、表面が有機保護膜で覆われている。そして、接合時の加熱により有機保護膜を分解させ、加圧により金属粒子同士の接触を促すことで焼結を進行させ接合が可能となる。そのため、焼結接合では、接合面全域に十分な圧力を加えることが必要となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−４４７５４号公報（段落００１２〜００１４、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
焼結性金属粒子を用いた接合材は、多くの場合、はんだ材よりも高価であるため、電力用半導体装置の製造コストを増加させる要因となる。したがって、接合材の使用量を低減する必要があった。接合材の使用量を低減する方法として、接合層の厚さを薄くする方法や空隙率を大きくする方法があるが、信頼性や放熱性能が低下する問題があった。
【０００８】
本発明は、上記のような課題を解決するためになされたものであり、半導体素子と配線部材との間の接合において、低コスト化を図るだけでなく、放熱性を維持し、耐熱性に優れた信頼性の高い電力用半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の電力用半導体装置は、配線部材と、表面にゲート電極が形成された半導体素子と、前記配線部材と前記半導体素子の裏面とを接合する接合層とを備え、前記接合層は、前記半導体素子の前記ゲート電極に対応する領域の空隙率が、前記半導体素子の前記ゲート電極以外の領域に対応する領域の空隙率よりも大きいことを特徴とするものである。
【発明の効果】
【００１０】
本発明によれば、半導体素子のゲート電極に対応する領域の接合層の空隙率を、半導体素子のゲート電極以外の領域に対応する領域の接合層の空隙率よりも大きくすることで、低コスト化を図るだけでなく、放熱性を維持し、耐熱性に優れた信頼性の高い電力用半導体装置を得ることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１による電力用半導体装置の構成を示す平面図と断面図である。
【図２】従来の電力用半導体装置の構成を示す平面図と断面図である。
【図３】本発明の実施の形態１による電力用半導体装置の接合層の製造工程を示すフローチャート図である。
【図４】本発明の実施の形態１による電力用半導体装置の他の構成を示す平面図と断面図である。
【図５】本発明の実施の形態２による電力用半導体装置の構成を示す平面図と断面図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
図１は、本発明の実施の形態１による電力用半導体装置１０１の要部の構成を示す図である。図１（ａ）は、平面図を示し、図１（ｂ）は、図１（ａ）のＡＡ線での矢視断面図を示す。図１に示すように、電力用半導体装置１０１は、配線部材１と、電力用半導体素子２と、配線部材１と電力用半導体素子２を接合する接合層３とから構成されている。
【００１３】
配線部材１には、電気導電性と熱伝導性に優れた銅（Ｃｕ）や銅合金または、アルミニウム（Ａｌ）等の金属の矩形状ブロックを用いた。なお、配線部材１は、これに限るものではなく、実際には様々な形態のものが適用できる。例えば、リードフレームと称される板材、あるいは、絶縁性を有するセラミックの基材に金属配線パターンを形成したセラミック絶縁基板などである。
【００１４】
電力用半導体素子２としては、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field-Effect Transistor)、ＳＢＤ（Schottky Barrier diode）、ＩＧＢＴ（insulated gate bipolar transistor）などを用いる。また、電力用半導体素子２は、材質が珪素（Ｓｉ）やワイドバンドギャップ半導体材料としての炭化珪素（ＳｉＣ、シリコンカーバイド）、窒化ガリウム（ＧａＮ）、ダイヤモンドなどのものが用いられる。本実施の形態１ではスイッチング素子としてＳｉのＩＧＢＴを用いた。電力用半導体素子２は、厚み０．１〜０．４ｍｍ程度で主面２１が矩形状をなしている。裏面にはコレクタ電極（図示せず）が形成され、主面２１には主電力電極であるエミッタ電極（図示せず）と、制御電極であるゲート電極２３が形成されている。主面２１側には配線部材等が接合されたり、配線部材１の下面側には冷却部材が設けられることもある。さらに、電力用半導体素子２を含む回路面が例えば封止樹脂によって封止されることもある。
【００１５】
接合層３は、例えばＡｕや、Ａｇ、Ｃｕなどの骨材たる金属微粒子が有機成分中に分散されてペースト状になった焼結性金属接合材料を用いて形成される。焼結性金属接合材料は、ナノメーターレベルの金属微粒子が非常に大きな表面積を有し、表面エネルギーを多く備えることから反応性が高くなっており、その金属がバルクで示す融点よりも低い温度で金属接合が拡散により進むという現象を利用したものである。ただし、金属微粒子は、その反応性の高さから、常温でも接触するだけで焼結すなわち拡散接合が進行する。そのため、焼結性金属接合材料では、金属微粒子が凝集して焼結反応が進行するのを抑制するため、金属微粒子の表面は保護膜で覆われている。保護膜は、金属微粒子間を独立した状態で分散保持するための有機分散材によって形成されている。さらに、接合工程において焼結反応を生じさせるため、加熱により有機分散材と反応して金属微粒子を裸にする分散材捕捉材と、有機分散材と分散材捕捉材との反応物質を捕捉して揮散する揮発性有機成分等が添加されている。
【００１６】
接合層３中には、空隙率が大きい接合層３１ｓと空隙率が小さい接合層３１ｍが存在する。接合層３の一部に空隙率が大きい部分を適用することで、低コスト化を図ることができる。空隙率が大きい接合層３１ｓは、矩形である電力用半導体素子２の主面２１の一短辺側の端部領域である領域２１ｓに対応する位置に形成されている。この領域２１ｓには、矩形のゲート電極２３が、一短辺が領域２１ｓの中央部の外側寄り（電力用半導体素子２の側面２２に近い側）に位置し、短辺２３ｓが領域２１ｓの長辺２１ｓｌと平行するように、長辺２３ｌが領域２１ｓの短辺２１ｓｓと平行するように配置されている。
【００１７】
空隙率が大きい接合層３１ｓは、空隙率が小さい接合層３１ｍに比べて熱伝導率が低く、電力用半導体素子２の熱を配線部材１に放熱する能力が小さい。電力用半導体素子２は動作時に発熱を伴うが、ゲート電極２３はエミッタ電極部に比べて温度が低い。そのため、空隙率が大きい接合層３１ｓの直上の領域に電力用半導体素子２のゲート電極２３を配置し、高温になる図示しないエミッタ電極部（電力用半導体素子２の主面２１のうちゲート電極２３を除く領域）のうち、接合層３１ｓの直上に配置されるエミッタ電極部の面積を最小にすることで、半導体素子と配線部材との間の接合において、低コスト化を図るだけでなく、放熱性を維持し、耐熱性に優れた信頼性の高い電力用半導体装置を得ることができる。
【００１８】
図２は、従来の電力用半導体装置１００の要部の構成を示す図である。図２（ａ）は、平面図を示し、図２（ｂ）は、図２（ａ）のＡＡ線での矢視断面図を示す。図１に示す本実施の形態１にかかる電力用半導体装置１０１と比較すると、従来の電力用半導体装置１００は、図２に示すように、前述の領域２１ｓのうち、エミッタ電極部が占める面積が小さいことが分かる。
【００１９】
また、空隙率の大きい接合層３１ｓを設けることで、電力用半導体装置１０１の動作時に接合層３に発生する曲げ応力を低減することができる。これは、以下の理由による。電力用半導体素子２は動作時に発熱を伴い、非動作時には冷却されるため、高温と低温に繰り返し曝される。この温度履歴と、電力用半導体素子２と配線部材１の線膨張係数差に起因して、電力用半導体装置１０１には反りが生じる。一般的に、電力用半導体素子２は配線部材１よりも線膨張係数が小さい。よって、電力用半導体素子２を上として、高温時に凹反り、低温時には凸反りを繰り返すこととなる。この挙動により、接合層３には繰り返し曲げ応力が発生し、過度に繰り返した場合には、接合層３にクラックが発生することがあった。接合層３に発生する曲げ応力は、電力用半導体装置１０１の反りが大きいほど大きい。また、電力用半導体装置１０１の反りは、接合層３の弾性率が大きいほど大きい。空隙率の大きい接合層３１ｓは空隙率が小さい接合層３１ｍに比べて弾性率が小さい。そのため、接合層３１ｓを設けることで、設けない場合に比べて接合層３全体としての弾性率を下げることができ、接合層３に発生する曲げ応力を低減、ひいては接合層３に発生するクラックを抑制することができる。
【００２０】
なお、空隙率が大きい接合層３１ｓおよび空隙率が小さい接合層３１ｍの空隙率は、電力用半導体装置１０１に求められる信頼性・性能によって決定されるが、例えば、高信頼性・高性能が求められる輸送機器向けの電力用半導体装置では、空隙率が大きい接合層３１ｓの空隙率は３％より大きく、２０％以下であることが好ましい。一方、空隙率が小さい接合層３１ｍの空隙率は３％以下で、０％よりも大きいことが好ましい。空隙率が大きい接合層３１ｓの空隙率が、３％以下の場合は、電力用半導体装置１０１の動作時に接合層３に発生する曲げ応力を低減する効果はない。また、空隙率が大きい接合層３１ｓの空隙率が、２０％より大きい場合は、前述の曲げ応力によりクラックが容易に接合層３１ｓ内に伸展し、放熱性、電気伝導性が低下する。一方、接合層３１ｍの空隙率が、３％より大きい場合には、エミッタ電極部下の大部分の接合層の放熱性が低下し、半導体素子２の温度上昇をまねく。
【００２１】
次に、本発明の実施の形態１による電力用半導体装置１０１の製造方法について、図３に基づき説明する。図３は、本発明の実施の形態１による電力用半導体装置１０１の主な製造工程を示すフローチャート図であり、配線部材１と電力用半導体素子２を接合する接合層３の製造工程を示す。
【００２２】
図３に示すように、まず最初に、接合材塗布工程（ステップＳ３０１）で、スクリーン印刷法により配線部材１上に接合材料である焼結性金属接合材料を塗布する。焼結性金属接合材料の印刷には、印刷マスクとスキージが用いられ、焼結性金属接合材料のペーストを印刷マスクの表面に供給し、スキージをＢ方向（図１参照）に移動してペーストを掻き取ることによりペーストを塗布する。ここで、接合条件の調整や、部分的に塗布量を調整して空隙率を制御することで、接合後の接合材中の空隙率を制御することができる。空隙率が小さい接合層３１ｍと相対的に空隙率の大きい接合層３１ｓを所望の領域に形成することで、はんだ材等の接合材に比べて高価な焼結性金属粒子による接合材の使用量を減らすことができる。なお、接合材の使用量を減らす方法として、塗布面積を減らしたり、塗布領域全域にわたって塗布厚さを低減する方法があるが、放熱性能の低下や、電気抵抗の増加、信頼性の低下をまねくため好ましくない。
【００２３】
続いて、マウント工程（ステップＳ３０２）で、配線部材１上に供給された接合材料上の適正な位置に電力用半導体素子２を搭載する。最後に、加圧接合工程（ステップＳ３０３）では、加熱（例えば、８０℃、３０分）して乾燥することにより、有機溶媒成分を除去した後、電力用半導体素子２を押下して焼結性金属接合材料を加圧しながら接合に必要な温度（例えば、２００℃〜３５０℃、３０分）に加熱した状態で加圧（例えば、１０Ｍｐａ）することで、焼結性金属接合材料は、配線部材１および電力用半導体素子２の接合面および金属微粒子同士と焼結接合し、空隙率が大きい接合層３１ｓと空隙率が小さい接合層３１ｍが存在する接合層３が形成される。
【００２４】
以上のように、この発明の実施の形態１における電力用半導体装置１０１では、電力用半導体素子２と配線部材１とを接合する焼結性金属接合材料で形成された接合層３を備え、接合層３は、電力用半導体素子２のゲート電極２３に対応する領域の接合層３の空隙率が、電力用半導体素子２のゲート電極２３以外の領域に対応する領域の接合層３の空隙率よりも大きくしたことにより、低コスト化を図るだけでなく、放熱性を維持し、耐熱性に優れた信頼性の高い電力用半導体装置を得ることができる。また、電力用半導体装置の動作時に接合層に発生する曲げ応力を低減することができる。
【００２５】
なお、本実施の形態１では、１つの配線部材１に１つの電力用半導体素子２を接合する場合について説明したが、これに限るものではない。図４に示すように、１つの配線部材１に複数の電力用半導体素子２を接合してもよい。この場合、各電力用半導体素子２を接合する接合材料を一括で塗布し、各電力用半導体素子２を一括で加圧接合することが生産性の観点から望ましい。
【００２６】
実施の形態２．
実施の形態１では、ゲート電極２３の短手方向が電力用半導体素子２の長手方向に対応するように配置したが、実施の形態２では、ゲート電極の長手方向が電力用半導体素子の長手方向に対応するように配置する場合について説明する。
【００２７】
図５は、本発明の実施の形態２による電力用半導体装置１０２の要部の構成を示す図である。図５（ａ）は、平面図を示し、図５（ｂ）は、図５（ａ）のＡＡ線での矢視断面図を示す。図５に示すように、電力用半導体装置１０２では、ゲート電極２４が、ゲート電極２４の一長辺が領域２１ｓの中央部の外側寄り（電力用半導体素子２の側面２２に近い側）に位置し、ゲート電極２４の長辺２４ｌが領域２１ｓの長辺２１ｓｌと平行するように、ゲート電極２４の短辺２４ｓが領域２１ｓの短辺２１ｓｓと平行するように配置されている。この発明の実施の形態２による電力用半導体装置のその他の構成および製造方法については、実施の形態１の電力用半導体装置１０１と同様であり、対応する部分には同符号を付してその説明を省略する。
【００２８】
これにより、領域２１ｓの長手方向にゲート電極２４の長手方向を対応させて配置することで、配線部材と電力用半導体素子を接合する接合層の製造工程において、空隙率が大きい接合層をゲート電極に対応する位置に確実に配置できる。
【００２９】
以上のように、この発明の実施の形態２における電力用半導体装置１０２では、ゲート電極２４が、ゲート電極２４の一長辺が領域２１ｓの中央部の外側寄り（電力用半導体素子２の側面２２に近い側）に位置し、ゲート電極２４の長辺２４ｌが領域２１ｓの長辺２１ｓｌと平行し、ゲート電極２４の短辺２４ｓが領域２１ｓの短辺２１ｓｓと平行し、空隙率の大きい接合層３１ｓがゲート電極２４の位置に対応する領域を含むようにしたので、実施の形態１での効果だけでなく、配線部材と電力用半導体素子を接合する接合層の製造工程において、空隙率が大きい接合層をゲート電極に対応する位置に確実に配置できる。
【００３０】
なお、この発明は、発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００３１】
１  配線部材、２  半導体素子、３  接合層、２１  半導体素子の主面、２１ｓ  半導体素子の端部領域、２１ｓｌ  半導体素子の端部領域の長辺、２１ｓｓ  半導体素子の端部領域の短辺、２３、２４  ゲート電極、２３ｌ、２４ｌ  ゲート電極の長辺、２３ｓ、２４ｓ  ゲート電極の短辺、３１ｓ  空隙率の大きい接合層、１０１、１０１  電力用半導体装置
【図１】
2018148106.tif 000003
【図２】
2018148106.tif 000004
【図３】
2018148106.tif 000005
【図４】
2018148106.tif 000006
【図５】
2018148106.tif 000007