(57)【要約】【課題】回路インダクタンスを効果的に抑制することができる電力変換装置を得る。【解決手段】４つのパワー半導体モジュール装置１００Ａ〜１００Ｃの組み合わせによって４並列構成のインバータ回路を有する電力変換装置を実現している。そして、モジュール装置群２００ＡＢ１及び２００ＡＢ２それぞれにおいて、一単位のパワー半導体モジュール装置１００Ａと一単位のパワー半導体モジュール装置１００Ｂとが交互に配置されるように混合配置している。さらに、パワー半導体モジュール装置１００Ａ〜１００Ｃは、トランジスタＴｒ１及びＴｒ２のうち少なくとも一つとダイオードＤｉ１及びＤｉ２とを有する点で共通する回路素子群を有している。【選択図】図１１
2018133869.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１の半導体モジュール及び複数の第２の半導体モジュールを有する電力変換装置であって、
前記複数の第１及び第２の半導体モジュールの組み合わせによってインバータ回路の少なくとも一部が構成され、
前記インバータ回路は、
高電位側の第１の電位端子と低電位側の第２の電位端子との間に直列に設けられる第１〜第４のスイッチング素子と、
前記第１〜第４のスイッチング素子に対応して設けられ、各々のアノードが前記第２の電位端子側になるように逆接続される第１〜第４のダイオードと、
中間電位端子と第１の中間接続端子との間にアノードが前記中間電位端子側になるように接続される第５のダイオードと、
中間電位端子と第２の中間接続端子との間にカソードが前記中間電位端子側になるように接続される第６のダイオードとを含み、
前記第１及び第２のスイッチング素子間の接続点が前記第１の中間接続端子となり、前記第３及び第４のスイッチング素子間の接続点が前記第２の中間接続端子となり、前記第２及び第３のスイッチング素子間の接続点が出力電位端子に規定される、３レベルＩタイプ構成を呈し、
前記複数の第１及び第２の半導体モジュールは、それぞれ
第１の外部端子と第２の外部端子との間に、アノードが前記第２の外部端子側になるように直列に接続される第１及び第２のモジュール内ダイオードと、
第１及び第２のモジュール内ダイオードのうち少なくとも一つに並列に接続される、少なくとも一つのモジュール内スイッチング素子とを含む回路素子群を有し、前記第１及び第２のモジュール内ダイオード間の接続点が第３の外部端子となり、
前記複数の第１の半導体モジュールそれぞれの前記回路素子群に対し、前記インバータ回路における前記第１のスイッチング素子、前記第１のダイオード及び前記第５のダイオードが割り当てられ、
前記複数の第２の半導体モジュールそれぞれの前記回路素子群に対し、前記インバータ回路における前記第４のスイッチング素子、前記第４のダイオード及び前記第６のダイオードが割り当てられ、
前記複数の第１及び第２の半導体モジュール間において、一単位の第１の半導体モジュールと一単位の第２の半導体モジュールとが交互に配置されるように混合配置したことを特徴とする、
電力変換装置。
【請求項２】
請求項１記載の電力変換装置であって、
前記回路素子群を有する複数の第３の半導体モジュールをさらに備え、
前記複数の第１及び第２の半導体モジュールと前記複数の第３の半導体モジュールと組み合わせによって前記インバータ回路が構成され、
前記複数の第３半導体モジュールそれぞれの前記回路素子群に対し、前記インバータ回路における前記第２のスイッチング素子、前記第３のスイッチング素子、前記第２のダイオード及び前記第３のダイオードが割り当てられる、
電力変換装置。
【請求項３】
請求項２項に記載の電力変換装置であって、
前記複数の第１及び第２の半導体モジュール間の前記混合配置は第１及び第２の列に分離する分離混合配置を含む、
電力変換装置。
【請求項４】
請求項３記載の電力変換装置であって、
前記複数の第１及び第２の半導体モジュールそれぞれにおいて、
前記第１及び第２の外部端子が第１の側面に設けられ、前記第３の外部端子が前記第１の側面に対向する第２の側面に設けられ、
前記分離混合配置は、前記第１及び第２の列との間の列間領域に、前記複数の第１及び第２の半導体モジュールの前記第３の外部端子が位置する配置を含む、
電力変換装置。
【請求項５】
請求項２記載の電力変換装置であって、
前記複数の第１及び第２の半導体モジュール間の前記混合配置は分離することなく一列に配置する一列混合配置を含む、
電力変換装置。
【請求項６】
請求項２から請求項５のうち、いずれか１項に記載の電力変換装置であって、
前記複数の第３の半導体モジュールを、前記複数の第１及び第２の半導体モジュールと混在させることなく、非混在配置したことを特徴とする、
電力変換装置。
【請求項７】
請求項２から請求項６のうち、いずれか１項に記載の電力変換装置であって
前記複数の第１〜第３の半導体モジュールはそれぞれ前記第３の外部端子として、一方の第３の外部端子と他方の第３の外部端子を有することを特徴とする、
電力変換装置。
【請求項８】
請求項１記載の電力変換装置であって、
前記複数の第１及び第２の半導体モジュールの組み合わせによって前記インバータ回路が構成され、
前記複数の第１半導体モジュールはそれぞれの前記回路素子群に対し、前記インバータ回路における前記第２のスイッチング素子及び前記第２のダイオードがさらに割り当てられ、
前記複数の第２半導体モジュールはそれぞれの前記回路素子群に対し、前記インバータ回路における前記第３のスイッチング素子及び前記第３のダイオードがさらに割り当てられる、
電力変換装置。
【請求項９】
請求項１から請求項８のうちいずれか１項に記載の電力変換装置を内部に有する、
太陽光パワーコンディショナーシステム。
【請求項１０】
請求項１から請求項８のうちいずれか１項に記載の電力変換装置を内部に有する、
蓄電システム。
【請求項１１】
請求項１から請求項８のうちいずれか１項に記載の電力変換装置を内部に有する、
無停電電源システム。
【請求項１２】
請求項１から請求項８のうちいずれか１項に記載の電力変換装置を内部に有する、
風力発電システム。
【請求項１３】
請求項１から請求項８のうちいずれか１項に記載の電力変換装置を内部に有する、
モータ駆動システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パワー半導体モジュールに代表される半導体モジュールを複数並列接続して構成する電力変換装置に関するものである。
【背景技術】
【０００２】
アプリケーションシステムであるインバータ回路装置において、高電圧化及び低損失化の要求が強まり、３レベルＩタイプインバータ構成のインバータ回路の需要が拡大する中、２ｉｎ１構成のパワー半導体モジュールを複数並列接続して上記インバータ回路を形成している。
【０００３】
例えば、２ｉｎ１構成のパワー半導体モジュールを用いて、３レベルＩタイプインバータを実現した従来技術として、特許文献１に開示された３レベル電力変換装置が挙げられる。
【０００４】
特許文献１で開示された従来の３レベル電力変換装置は、ダイオードを逆並列接続した第１及び第２の半導体スイッチを直列接続した第１の半導体スイッチ直列回路と、ダイオードを逆並列接続した第３及び第４の半導体スイッチを直列接続した第２の半導体スイッチ直列回路との並列回路で双方向スイッチを構成し、上記第１及び第２の半導体スイッチまたは上記第３及び第４の半導体スイッチと並列に半導体スイッチ素子の両端電圧を直流電源電圧にクランプする電圧クランプ形スナバを接続した構成である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−５９２４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１で開示された技術に代表される従来の３レベルＩタイプ構成のインバータ回路は、半導体スイッチのスイッチングに伴い電流変化（ｄｉ／ｄｔ）が生じる電流ループを要因とする回路インダクタンスが大きくなってしまう問題点があり、この問題点によりサージ電圧が過大に発生してしまう。
【０００７】
また、上述した過大なサージ電圧により、電力変換装置の運転範囲を制限せざるを得ない等の問題があった。加えて、過大なサージ電圧を抑制するため、スナバ回路を別途搭載する必要があり、装置の大型化やコストアップを招いてしまう問題点があった。
【０００８】
この発明は上記問題点を解決するためになされたもので、スイッチング素子のスイッチングに伴い電流変化（ｄｉ／ｄｔ）が生じる電流ループにおける回路インダクタンスを効果的に抑制することができる電力変換装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る請求項１記載の電力変換装置は、複数の第１の半導体モジュール及び複数の第２の半導体モジュールを有する電力変換装置であって、前記複数の第１及び第２の半導体モジュールの組み合わせによってインバータ回路の少なくとも一部が構成され、前記インバータ回路は、高電位側の第１の電位端子と低電位側の第２の電位端子との間に直列に設けられる第１〜第４のスイッチング素子と、前記第１〜第４のスイッチング素子に対応して設けられ、各々のアノードが前記第２の電位端子側になるように逆接続される第１〜第４のダイオードと、中間電位端子と第１の中間接続端子との間にアノードが前記中間電位端子側になるように接続される第５のダイオードと、中間電位端子と第２の中間接続端子との間にカソードが前記中間電位端子側になるように接続される第６のダイオードとを含み、前記第１及び第２のスイッチング素子間の接続点が前記第１の中間接続端子となり、前記第３及び第４のスイッチング素子間の接続点が前記第２の中間接続端子となり、前記第２及び第３のスイッチング素子間の接続点が出力電位端子に規定される、３レベルＩタイプ構成を呈し、前記複数の第１及び第２の半導体モジュールはそれぞれ、第１の外部端子と第２の外部端子との間に、アノードが前記第２の外部端子側になるように直列に接続される第１及び第２のモジュール内ダイオードと、第１及び第２のモジュール内ダイオードのうち少なくとも一つに並列に接続される、少なくとも一つのモジュール内スイッチング素子とを含む回路素子群を有し、前記第１及び第２のモジュール内ダイオード間の接続点が第３の外部端子となり、前記複数の第１の半導体モジュールそれぞれの前記回路素子群に対し、前記インバータ回路における前記第１のスイッチング素子、前記第１のダイオード及び前記第５のダイオードが割り当てられ、前記複数の第２の半導体モジュールそれぞれの前記回路素子群に対し、前記インバータ回路における前記第４のスイッチング素子、前記第４のダイオード及び前記第６のダイオードが割り当てられ、前記複数の第１及び第２の半導体モジュール間において、一単位の第１の半導体モジュールと一単位の第２の半導体モジュールとが交互に配置されるように混合配置したことを特徴とする。
【発明の効果】
【００１０】
請求項１記載の本願発明の電力変換装置は、複数の第１及び第２の半導体モジュール間において、一単位の第１の半導体モジュールと一単位の第２の半導体モジュールとが交互に配置されるように混合配置したことを特徴とする。
【００１１】
請求項１記載の本願発明は上記特徴を有することにより、複数の第１及び第２の半導体モジュールのうち互いに隣接して配置される一対の第１及び第２の半導体モジュール間において、第１の半導体モジュールの第２の外部端子及び第２の半導体モジュールの第１の外部端子に接続される中間電位用電流経路に対し、第１の半導体モジュールの第１の外部端子に接続される第１の電位用電流経路と、第２の半導体モジュールの第２の外部端子に接続される第２の電位用電流経路とをそれぞれ比較的近い位置関係で配置することができる。
【００１２】
したがって、請求項１記載の本願発明の電力変換装置は、インバータ回路における第１〜第４のスイッチング素子のスイッチング動作に伴う電流変化（ｄｉ／ｄｔ）によって生じる電流ループにおける回路インダクタンスを小さくすることができ、特に回生動作時に生じる電流ループにおける回路インダクタンスを小さくすることができる。
【００１３】
その結果、本願発明の電力変換装置は、上記回路インダクタンスの低減に伴い、装置内のスナバ回路の削除または小型化を可能とし、電力変換装置の小型化かつ低コスト化を図ることができる。
【００１４】
さらに、本願発明の電力変換装置は、上記回路インダクタンスの低減に伴い、サージ電圧を抑制でき、運転範囲を拡大することができる。
【００１５】
加えて、本願発明の電力変換装置は、サージ電圧を抑制することにより、急峻なスイッチング動作を適用でき、スイッチング動作を低損失で実行することができる。
【図面の簡単な説明】
【００１６】
【図１】３レベルＩタイプインバータ構成のインバータ回路における１アームの基本構成を示す回路図である。
【図２】３レベルＩタイプインバータ構成のインバータ回路における１アームの他の構成を示す回路図である。
【図３】２ｉｎ１構成のパワー半導体モジュールの内部構成を示す説明図である。
【図４】他のパワー半導体モジュールの内部構成を示す説明図（その１）である。
【図５】他のパワー半導体モジュールの内部構成を示す説明図（その２）である。
【図６】図３で示したパワー半導体モジュールを回路装置として実現したパワー半導体モジュール装置の構成を模式的に示す説明図である。
【図７】図３〜図５で示したパワー半導体モジュールを用いて、図１で示したインバータ回路を実現する本願発明のモジュール割り当て内容を示す回路図である。
【図８】図６で示したパワー半導体モジュール装置を用いて４並列構成で実現した場合の電力変換装置における、第１の比較技術の構成を示す説明図である。
【図９】図８で示す電力変換装置と等価な回路構成を模式的に示す説明図である。
【図１０】図６で示したパワー半導体モジュール装置を用いて４並列構成で実現した場合の電力変換装置における、第２の比較技術の構成を示す説明図である。
【図１１】図６で示したパワー半導体モジュール装置１００を用いて４並列構成で実現した場合の電力変換装置における、実施の形態１の構成を示す説明図である。
【図１２】図１０で示した第２の比較技術の電力変換装置における回路インダクタンス解析結果を示すグラフである。
【図１３】図１１で示した実施の形態１の電力変換装置における回路インダクタンス解析結果を示すグラフである。
【図１４】定常状態での電流ループを説明する説明図である。
【図１５】図１２及び図１３で示すインダクタンスと電流ループを説明する説明図（その２）である。
【図１６】力行動作の電流吐き出しモードにおける電流ループを説明する説明図である。
【図１７】力行動作の電流吸い込みモードにおける電流ループを説明する説明図である。
【図１８】回生動作の電流吐き出しモードにおける電流ループを説明する説明図である。
【図１９】回生動作の電流吸い込みモードにおける電流ループを説明する説明図である。
【図２０】実施の形態１の第１の中間点共通接続構成を模式的に示す回路図である。
【図２１】他の２ｉｎ１構成のパワー半導体モジュールの内部構成を示す説明図（その３）である。
【図２２】他の２ｉｎ１構成のパワー半導体モジュールの内部構成を示す説明図（その４）である。
【図２３】図６で示したパワー半導体モジュール装置を用いて４並列構成で実現した場合の電力変換装置における、実施の形態２の構成を示す説明図である。
【図２４】実施の形態３であるアプリケーションシステムを示す説明図である。
【図２５】図３で示したパワー半導体モジュールを用いて、図１で示したインバータ回路を実現する従来のモジュール割り当て内容を示す回路図である。
【図２６】図６で示したパワー半導体モジュール装置を用いて４並列構成で実現した場合の従来の電力変換装置の構成を示す説明図である。
【図２７】特許文献１で開示された従来の電力変換装置の構成を示す回路図である。
【図２８】特許文献１で開示された従来の電力変換装置の構成を示す説明図である。
【発明を実施するための形態】
【００１７】
＜前提技術＞
（インバータ回路）
図１は３レベルＩタイプインバータ構成のインバータ回路における１アームの基本構成を示す回路図である。同図に示すように、３レベルＩタイプのインバータ回路６０は、ＤＣ電圧の高電位側(High side)の第１の電位端子である電位端子Ｐと、低電位側(Low side)の第２の電位端子である電位端子Ｎとを有している。
【００１８】
そして、図１に示すように、インバータ回路６０は、第１〜第４のスイッチング素子であるトランジスタＱ１〜Ｑ４と、トランジスタＱ１〜Ｑ４に対応して設けられる第１〜第４のダイオードであるダイオードＤ１〜Ｄ４と、第５及び第６のダイオードであるダイオードＤ５及びＤ６とを有している。
【００１９】
そして、トランジスタＱ１〜Ｑ４は、電位端子Ｐ側を一方電極とし電位端子Ｎ側を他方電極として、電位端子Ｐと電位端子Ｎとの間に直列に設けられる。図１ではトランジスタＱ１〜Ｑ４としてＩＧＢＴ（Insulated Gate Bipolar Transistor）を示している。なお、トランジスタＱ１〜Ｑ４をＭＯＳトランジスタ等の他のスイッチング素子で実現しても良い。
【００２０】
ダイオードＤ１〜Ｄ４は各々のアノードが電位端子Ｎ側になるようにトランジスタＱ１〜Ｑ４に逆接続される。
【００２１】
中間電位端子である電位端子Ｃと第１の中間接続端子である中間接続端子Ｍ１との間にアノードが電位端子Ｃ側になるようにダイオードＤ５が接続される。
【００２２】
電位端子Ｃと第２の中間接続端子である中間接続端子Ｍ２との間にカソードが電位端子Ｃ側になるようにダイオードＤ６が接続される。
【００２３】
中間接続端子Ｍ１は第１及び第２のスイッチング素子間であるトランジスタＱ１及びＱ２間の接続点であり、中間接続端子Ｍ２は第３及び第４のスイッチング素子間であるトランジスタＱ３及びＱ４間の接続点であり、第２及び第３のスイッチング素子間であるトランジスタＱ２及びＱ３間の接続点が出力電位端子ＡＣとして規定される。
【００２４】
端子７１〜７４はトランジスタＱ１〜Ｑ４の制御電極に接続される端子であり、端子８１〜８４はトランジスタＱ１〜Ｑ４における電位端子Ｎ側の他方電極に接続される端子である。
【００２５】
このように、トランジスタＱ１〜Ｑ４とダイオードＤ１〜Ｄ６とにより、出力電位端子ＡＣから負荷へ電力を供給する３レベルＩタイプインバータ構成のインバータ回路６０が構成される。
【００２６】
図２は３レベルＩタイプインバータ構成のインバータ回路６０Ｂにおける１アームの他の構成を示す回路図である。
【００２７】
同図に示すように、ダイオードＤ５及びＤ６に対応してトランジスタＱ５及びＱ６をさらに有している点が基本構成と異なる。
【００２８】
トランジスタＱ５は一方電極が中間接続端子Ｍ１に接続され、他方電極が電位端子Ｃに接続される。トランジスタＱ６は一方電極が電位端子Ｃに接続され、他方電極が中間接続端子Ｍ２に接続される。
【００２９】
端子７５及び７６はトランジスタＱ５及びＱ６の制御電極に接続される端子であり、端子８５及び８６はトランジスタＱ５及びＱ６の他方電極に接続される端子である。
【００３０】
図２で示したインバータ回路６０ＢからトランジスタＱ５及びＱ６をオフ状態に設定すれば、図１で示したインバータ回路６０と等価となる。
【００３１】
なお、トランジスタＱ１〜Ｑ６がＩＧＢＴの場合、制御電極がゲート電極、一方電極がコレクタ電極、他方電極がエミッタ電極となる。以降、トランジスタＱ１〜Ｑ６がＩＧＢＴの場合を前提として、上述したゲート電極、コレクタ電極及びエミッタ電極を、ゲート、コレクタ及びエミッタと略記して説明する。
【００３２】
（パワー半導体モジュール）
図３は２ｉｎ１構成のパワー半導体モジュール１０１の内部構成を示す説明図である。
【００３３】
パワー半導体モジュール１０１は内部に、第１及び第２のモジュール内スイッチング素子であるトランジスタＴｒ１及びＴｒ２と、第１及び第２のモジュール内ダイオードであるダイオードＤｉ１及びＤｉ２を有している。図３ではトランジスタＴｒ１及びＴｒ２としてＩＧＢＴを示している。
【００３４】
また、２ｉｎ１構成の半導体モジュールであるパワー半導体モジュール１０１は、第１の外部端子であるコレクタ端子Ｃ１、第２の外部端子であるエミッタ端子Ｅ２、第３の外部端子であるコレクタ・エミッタ端子Ｃ２Ｅ１、端子Ｇ１、及び端子Ｇ２を外部端子として有している。
【００３５】
トランジスタＴｒ１及びＴｒ２は、コレクタをコレクタ端子Ｃ１側、エミッタをエミッタ端子Ｅ２側として、コレクタ端子Ｃ１とエミッタ端子Ｅ２との間に直列に接続される。ダイオードＤｉ１及びＤｉ２はトランジスタＴｒ１及びＴｒ２に対応して設けられ、アノードがエミッタ端子Ｅ２側になるように逆接続される。
【００３６】
したがって、トランジスタＴｒ１のコレクタ及びダイオードＤｉ１のカソードがコレクタ端子Ｃ１に接続され、トランジスタＴｒ１のエミッタ、ダイオードＤｉ１のアノード、トランジスタＴｒ２のコレクタ及びダイオードＤｉ２のカソードがコレクタ・エミッタ端子Ｃ２Ｅ１に接続され、トランジスタＴｒ２のエミッタ及びダイオードＤｉ２のアノードがエミッタ端子Ｅ２に接続される。また、端子Ｇ１及びＧ２がトランジスタＴｒ１及びＴｒ２のゲートに接続される。上述したコレクタ・エミッタ端子Ｃ２Ｅ１はダイオードＤｉ１及びＤｉ２間並びにトランジスタＴｒ１及びＴｒ２間の接続点となる。
【００３７】
このように、２ｉｎ１構成のパワー半導体モジュール１０１はトランジスタＴｒ１及びＴｒ２並びにダイオードＤｉ１及びＤｉ２を含む回路素子群を有している。
【００３８】
図４は２ｉｎ１構成のパワー半導体モジュール１０２の内部構成を示す説明図である。
【００３９】
パワー半導体モジュール１０２は内部に、第１のモジュール内スイッチング素子であるトランジスタＴｒ１と、第１及び第２のモジュール内ダイオードであるダイオードＤｉ１及びＤｉ２とを有している。
【００４０】
また、２ｉｎ１構成の半導体モジュールであるパワー半導体モジュール１０２は、パワー半導体モジュール１０１と同様、第１の外部端子であるコレクタ端子Ｃ１、第２の外部端子であるエミッタ端子Ｅ２、第３の外部端子であるコレクタ・エミッタ端子Ｃ２Ｅ１、及び端子Ｇ１を外部端子として有している。
【００４１】
そして、ダイオードＤｉ１及びＤｉ２は、コレクタ端子Ｃ１とエミッタ端子Ｅ２との間に、アノードがエミッタ端子Ｅ２側になるように直列に接続される。トランジスタＴｒ１はダイオードＤｉ１に並列に接続され、コレクタがコレクタ端子Ｃ１にエミッタがコレクタ・エミッタ端子Ｃ２Ｅ１に接続される。
【００４２】
このように、２ｉｎ１構成のパワー半導体モジュール１０２はトランジスタＴｒ１並びにダイオードＤｉ１及びＤｉ２を含む回路素子群を有している。すなわち、図３で示したパワー半導体モジュール１０１からトランジスタＴｒ２及び端子Ｇ２が省略された構成がパワー半導体モジュール１０２となる。したがって、図３で示したパワー半導体モジュール１０１において、トランジスタＴｒ２をオフ状態に設定すれば、図４で示すパワー半導体モジュール１０２と等価になる。
【００４３】
図５は２ｉｎ１構成のパワー半導体モジュール１０３の内部構成を示す説明図である。
【００４４】
パワー半導体モジュール１０３は内部に、第２のモジュール内スイッチング素子であるトランジスタＴｒ２と、第１及び第２のモジュール内ダイオードであるダイオードＤｉ１及びＤｉ２を有している。
【００４５】
また、２ｉｎ１構成の半導体モジュールであるパワー半導体モジュール１０３は、パワー半導体モジュール１０１，１０２と同様、コレクタ端子Ｃ１、エミッタ端子Ｅ２、コレクタ・エミッタ端子Ｃ２Ｅ１、及び端子Ｇ２を外部端子として有している。
【００４６】
そして、ダイオードＤｉ１及びＤｉ２は、コレクタ端子Ｃ１とエミッタ端子Ｅ２との間に、アノードがエミッタ端子Ｅ２側になるように直列に接続される。トランジスタＴｒ２はダイオードＤｉ２に並列に接続され、コレクタがコレクタ・エミッタ端子Ｃ２Ｅ１に接続され、エミッタがエミッタ端子Ｅ２に接続される。
【００４７】
このように、２ｉｎ１構成のパワー半導体モジュール１０３はトランジスタＴｒ２並びにダイオードＤｉ１及びＤｉ２を含む回路素子群を有している。すなわち、図３で示したパワー半導体モジュール１０１からトランジスタＴｒ１及び端子Ｇ１が省略された構成がパワー半導体モジュール１０３となる。したがって、図３で示したパワー半導体モジュール１０１において、トランジスタＴｒ１をオフ状態に設定すれば、図５で示すパワー半導体モジュール１０３と等価になる。
【００４８】
パワー半導体モジュール１０１〜１０３それぞれの回路素子群は、コレクタ端子Ｃ１とエミッタ端子Ｅ２との間に、アノードがエミッタ端子Ｅ２側になるように直列に接続されるダイオードＤｉ１及びＤｉ２と、ダイオードＤｉ１及びＤｉ２のうち少なくとも一つに並列に接続される少なくとも一つのモジュール内スイッチング素子を含む点で共通する。
【００４９】
上記少なくとも一つのモジュール内スイッチング素子として、パワー半導体モジュール１０１はトランジスタＴｒ１及びＴｒ２、パワー半導体モジュール１０２はトランジスタＴｒ１、パワー半導体モジュール１０３はトランジスタＴｒ２がそれぞれ相当する。
【００５０】
図２５は図３で示したパワー半導体モジュール１０１を用いて、図１で示したインバータ回路６０を実現する従来のモジュール割り当て内容を示す回路図である。
【００５１】
同図に示すように、トランジスタＱ１及びＱ２並びにダイオードＤ１及びＤ２からなる部分回路部３０Ａと、トランジスタＱ３及びＱ４並びにダイオードＤ３及びＤ４からなる部分回路部３０Ｂと、ダイオードＤ５及びＤ６からなる部分回路部３０Ｃとに分類し、３つのパワー半導体モジュール１０１を部分回路部３０Ａ〜３０Ｃ用に割り当てる。以下、割り当て内容を詳述する。
【００５２】
部分回路部３０Ａに関し、パワー半導体モジュール１０１のトランジスタＴｒ１及びＴｒ２をトランジスタＱ１及びＱ２に割り当て、ダイオードＤｉ１及びＤｉ２をダイオードＤ１及びＤ２に割り当てる。
【００５３】
部分回路部３０Ｂに関し、パワー半導体モジュール１０１のトランジスタＴｒ１及びＴｒ２をトランジスタＱ３及びＱ４に割り当て、ダイオードＤｉ１及びＤｉ２をダイオードＤ３及びＤ４に割り当てる。
【００５４】
部分回路部３０Ｃに関し、パワー半導体モジュール１０１のダイオードＤｉ１及びＤｉ２をダイオードＤ５及びＤ６に割り当てる。この際、トランジスタＴｒ１及びＴｒ２は無効化される。なお、部分回路部３０Ｃについてはパワー半導体モジュール１０１に代えてパワー半導体モジュール１０２あるいはパワー半導体モジュール１０３を用いることもできるし、ダイオードのみを有するパワー半導体モジュールを用いることもできる。
【００５５】
上記のように割り当てた場合、電位端子Ｐが部分回路部３０Ａ用のパワー半導体モジュール１０１のコレクタ端子Ｃ１となり、電位端子Ｎが部分回路部３０Ｂ用のパワー半導体モジュール１０１のエミッタ端子Ｅ２端子となる。
【００５６】
なお、図１、図２及び図２５は、便宜上、電気回路記号で示したが、各電気回路記号を複数のパワー半導体モジュールを並列接続して構成する場合、並列接続されるパワー半導体モジュール（２ｉｎ１）はひと固まりにまとめられて配置されるのが一般的である。
【００５７】
図６は図３で示したパワー半導体モジュール１０１を回路装置として実現したパワー半導体モジュール装置１００の構成を模式的に示す説明図である。
【００５８】
同図に示すように、図３で示したパワー半導体モジュール１０１が筐体６５内に設けられる。そして、トランジスタＴｒ１のコレクタに接続される端子１１が第１の外部端子であるコレクタ端子Ｃ１に電気的に接続され、トランジスタＴｒ２のエミッタに接続される端子１０が第２の外部端子であるエミッタ端子Ｅ２に電気的に接続される。
【００５９】
さらに、トランジスタＴｒ１のエミッタは端子７を介して一方のコレクタ・エミッタ端子Ｃ２Ｅ１に電気的に接続され、端子８を介して他方のコレクタ・エミッタ端子Ｃ２Ｅ１に電気的に接続される。すなわち、パワー半導体モジュール装置１００は、第３の外部端子が２つ存在し、一方の第３の外部端子として端子７に電気的に接続されるコレクタ・エミッタ端子Ｃ２Ｅ１が設けられ、他方の第３の外部端子として端子８に電気的に接続されるコレクタ・エミッタ端子Ｃ２Ｅ１が設けられる。
【００６０】
なお、サーミスタ１５は端子１，２間に設けられる。また、端子３はトランジスタＴｒ１のゲート用の信号端子であり、端子４はトランジスタＴｒ１のエミッタ用の信号端子であり、端子５はトランジスタＴｒ１のコレクタ用の信号端子であり、端子１２はトランジスタＴｒ２のゲート用の信号端子であり、端子１３はトランジスタＴｒ２のエミッタ用の信号端子である。
【００６１】
パワー半導体モジュール装置１００では、コレクタ端子Ｃ１及びエミッタ端子Ｅ２が図中左側の第１の側面側に設けられ、一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１が第１の側面に対向する図中右側の第２の側面に設けられる。
【００６２】
（従来技術の問題点の詳細）
図２６は図６で示したパワー半導体モジュール装置１００を用いて４並列構成で実現した場合の従来の電力変換装置の平面構成を示す説明図である。
【００６３】
図２６において、４つのパワー半導体モジュール装置１００Ａ、４つのパワー半導体モジュール装置１００Ｂ及び４つのパワー半導体モジュール装置１００Ｃはそれぞれ図６で示すパワー半導体モジュール装置１００と同一構成である。
【００６４】
そして、４つのパワー半導体モジュール装置１００Ａはそれぞれ図２５で示す部分回路部３０Ａに割り当てられる。モジュール装置群２００Ａ内に、コレクタ端子Ｃ１及びエミッタ端子Ｅ２を有する第１側面を図中左側にして、４つのパワー半導体モジュール装置１００Ａがまとめて配置されることにより、Ｐａｒｔ−Ａを担当する。したがって、４つのパワー半導体モジュール装置１００Ａそれぞれにおいて、コレクタ端子Ｃ１を電位端子Ｐに、エミッタ端子Ｅ２を出力電位端子ＡＣに、一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つを中間接続端子Ｍ１にそれぞれ電気的に接続する必要がある。
【００６５】
一方、４つのパワー半導体モジュール装置１００Ｂはそれぞれ図２５で示す部分回路部３０Ｂに割り当てられ、図中、モジュール装置群２００Ａの下方に位置するモジュール装置群２００Ｂ内に、コレクタ端子Ｃ１及びエミッタ端子Ｅ２を有する第１側面を図中左側にしてまとめて配置されることにより、Ｐａｒｔ−Ｂを担当する。したがって、４つのパワー半導体モジュール装置１００Ｂそれぞれにおいて、コレクタ端子Ｃ１を出力電位端子ＡＣに、エミッタ端子Ｅ２を電位端子Ｎに、一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つを中間接続端子Ｍ２にそれぞれ電気的に接続する必要がある。
【００６６】
さらに、４つのパワー半導体モジュール装置１００Ｃはそれぞれ図２５で示す部分回路部３０Ｃに割り当てられ、図中、モジュール装置群２００Ａの左方に位置するモジュール装置群２００Ｃ内に、コレクタ端子Ｃ１及びエミッタ端子Ｅ２を有する第１側面を図中左側にしてまとめて配置されることにより、Ｐａｒｔ−Ｃを担当する。したがって、４つのパワー半導体モジュール装置１００Ｃそれぞれにおいて、コレクタ端子Ｃ１を中間接続端子Ｍ１に、エミッタ端子Ｅ２を中間接続端子Ｍ２に、一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つを電位端子Ｃに電気的に接続する必要がある。
【００６７】
さらに、モジュール装置群２００Ａ及びモジュール装置群２００Ｂとモジュール装置群２００Ｃとの間の領域にバスバー５１が設けられ、モジュール装置群２００Ａ及び２００Ｂの図中右側の領域にバスバー５２が設けられ、モジュール装置群２００Ｃの左側の領域にバスバー５３が設けられる。
【００６８】
図２７及び図２８は、特許文献１で開示された電力変換装置の構成を示す回路図及び説明図である。図２７及び図２８の特許文献１の図８及び図９と等価な図面であり、一部の符号を変更して示している。なお、図２７で示す符号３０１〜３０６、３０９〜３１２は、特許文献１の図８に示す符号１〜６，９〜１２に対応している。
【００６９】
特許文献１で開示された電力変換装置は、図３で示すパワー半導体モジュール１０１を用いて、３レベル電力変換装置を実現した構成である。図２７において、ＭＤ５〜ＭＤ７が、図２５の部分回路部３０Ａ〜３０Ｃを実現するための半導体モジュールとなる。
【００７０】
図２８に各半導体モジュールを３個並列接続した時のモジュール配置と配線構造を示している。図中、半導体モジュールＭＤ５用の３並列の半導体モジュールＭＤ５ａ〜ＭＤ５ｃ、半導体モジュールＭＤ６用の３並列の半導体モジュールＭＤ６ａ〜ＭＤ６ｃ、半導体モジュールＭＤ７用の３並列の半導体モジュールＭＤ７ａ〜ＭＤ７ｃそれぞれを図３に示すパワー半導体モジュール１０１を用いて実現している。
【００７１】
なお、図２８において、２０７ａ〜２０７ｃが電圧クランプ形スナバである。また、ＵＢ２は交流端子配線バー、ＵＰＢ２、ＵＮＢ２は中性点クランプダイオード回路の配線バー、ＭＢ２が零極の配線バーで、並列接続される各々の半導体モジュールを接続している。
【００７２】
配線インダクタンスを小さくし、サージ電圧を効果的に抑制するために、スナバ２０７ａを接続した半導体モジュールＭＤ７ａは半導体モジュールＭＤ６ａ及びＭＤ５ａ間に設けられる。同様にして、スナバ２０７ｂを接続した半導体モジュールＭＤ７ｂは半導体モジュールＭＤ６ｂ及びＭＤ５ｂ間に設けられ、スナバ２０７ｃを接続した半導体モジュールＭＤ７ｃは半導体モジュールＭＤ６ｃ及びＭＤ５ｃ間に設けられる。
【００７３】
図２７及び図２８で示す特許文献１で開示された電力変換装置も、２ｉｎ１構成のパワー半導体モジュールを用いて、３レベルＩタイプインバータ構成のインバータ回路を有する電力変換装置を実現すべく、図２５の部分回路部３０Ａ〜３０Ｃそれぞれに２ｉｎ１構成のパワー半導体モジュールを割り当てている。すなわち、図２６で示す電力変換装置と実質等価な平面構成となる。
【００７４】
図２６で代表される従来の電力変換装置は、回路インダクタンスの増大により、サージ電圧が過大に発生することが問題点となる。さらに、過大なサージ電圧の発生により、電力変換装置の運転範囲を制限せざるを得ない等の問題を有する。一方、過大なサージ電圧を抑制するため、スナバ回路を別途搭載する必要が生じ、装置の大型化やコストアップを招いてしまう問題点があった。
【００７５】
図２７及び図２８で示す特許文献１に開示の従来技術では、電流経路を考慮すると、電流往復路での電磁界キャンセリング効果を得て回路インダクタンスを小さくするために近くに配置すべき、電位端子Ｐから電位端子Ｃに至る電流経路、電位端子Ｃから電位端子Ｎに至る電流経路、中間接続端子Ｍ１から出力電位端子ＡＣを介して中間接続端子Ｍ２に至る電流経路がそれぞれ大きなループ状に配置されることなる。このため、電力変換装置の回路インダクタンスが大きくなり、３レベルインバータの利点を充分に引き出せない問題点を有している。仮に、上記問題点課題を解消すべく、上述した複数の電流経路の全体を覆うように大きくして重ね合わせた構成の配線バスバーを設ける場合、当該配線バスバーが３層より多くなり、形状が複雑化したり、製造を困難にしたりするため、装置の重量やコストの増加を招いてしまう。
【００７６】
具体的には、図６に示すパワー半導体モジュール装置１００を用いて、特許文献１に開示の電力変換装置を構成した場合、図２５に示す部分回路部３０Ａ〜３０Ｃの回路割振りであるため、バスバー５１は、出力電位端子ＡＣ用、電位端子Ｐ用、電位端子Ｎ用、電位端子Ｃ用に少なくとも４層構成する必要があり、構成層が多くなる。また、４層のうちの出力電位端子ＡＣの層以外の層により、出力電位端子ＡＣから負荷への配線を設けることが難しくなる問題点も生じてしまう。
【００７７】
このように、３レベルＩタイプインバータ構成のインバータ回路を有する従来の電力変換装置は、図２６のように構成されているため、後に詳述するように、バスバー５１によって電気的に接続されるバンクキャパシタ１６及び１７からの電流往路と電流復路とが互いのキャンセル効果を期待できない比較的離れた位置に存在することになる。したがって、従来の電力変換装置は、力行動作及び回生動作のうち少なくとも一方の動作時に、トランジスタＱ１〜Ｑ４のスイッチング動作に伴い電流変化（ｄｉ／ｄｔ）が生じる電流ループにおける回路インダクタンスが大きくなってしまう問題点があった。この問題点の解消を図ったのが本願発明の電力変換装置である。
【００７８】
＜実施の形態１＞
（発明の原理）
図７は図３〜図５で示したパワー半導体モジュール１０１〜１０３を用いて、図１で示したインバータ回路６０を実現する本願発明のモジュール割り当て内容を示す回路図である。
【００７９】
同図に示すように、トランジスタＱ１、ダイオードＤ１及びダイオードＤ５からなる部分回路部２０Ａと、トランジスタＱ４、ダイオードＤ４及びＤ６からなる部分回路部２０Ｂと、トランジスタＱ２及びＱ３並びにダイオードＤ２及びＤ３からなる部分回路部２０Ｃとに分類し、３つのパワー半導体モジュール１０１を部分回路部２０Ａ〜２０Ｃ用に割り当てる。以下、割り当て内容を詳述する。
【００８０】
部分回路部２０Ａに関し、パワー半導体モジュール１０１あるいはパワー半導体モジュール１０２のトランジスタＴｒ１をトランジスタＱ１に割り当て、ダイオードＤｉ１及びＤｉ２をダイオードＤ１及びＤ５に割り当てる。
【００８１】
部分回路部２０Ｂに関し、パワー半導体モジュール１０１あるいはパワー半導体モジュール１０３のダイオードＤｉ１及びＤｉ２をダイオードＤ６及びＤ４に割り当て、トランジスタＴｒ２をトランジスタＱ４に割り当てる。
【００８２】
部分回路部２０Ｃに関し、パワー半導体モジュール１０１のトランジスタＴｒ１及びＴｒ２をトランジスタＱ２及びＱ３に割り当て、ダイオードＤｉ１及びＤｉ２を第２及び第３のダイオードであるダイオードＤ２及びＤ３に割り当てる。
【００８３】
上記のように割り当てた場合、電位端子Ｐが部分回路部２０Ａ用のパワー半導体モジュール１０１あるいは１０２のコレクタ端子Ｃ１となり、電位端子Ｎが部分回路部２０Ｂ用のパワー半導体モジュール１０１あるいは１０３のエミッタ端子Ｅ２端子となる。
【００８４】
さらに、電位端子Ｃが部分回路部２０Ａ用のパワー半導体モジュール１０１あるいは１０２のエミッタ端子Ｅ２と、部分回路部２０Ｂ用のパワー半導体モジュール１０１あるいは１０３のコレクタ端子Ｃ１とになる。
【００８５】
また、出力電位端子ＡＣが部分回路部２０Ｃ用のパワー半導体モジュール１０１のコレクタ・エミッタ端子Ｃ２Ｅ１端子となる。
【００８６】
このように、本願発明では、図７の部分回路部２０Ａ〜２０Ｃに、パワー半導体モジュール１０１〜１０３を割り当てるようにしたことを特徴とする。
【００８７】
（比較技術）
（第１の比較技術）
図８は図６で示したパワー半導体モジュール装置１００を用いて４並列構成で実現した場合の電力変換装置における第１の比較技術の平面構成を示す説明図である。
【００８８】
図９は図８で示す電力変換装置と等価な回路構成を模式的に示す説明図である。同図に示すように、図１で示したインバータ回路６０に対し、電位端子ＰにＰバスバー４０Ｐが電気的に接続され、電位端子ＮにＮバスバー４０Ｎが電気的に接続され、電位端子ＣにＣバスバー４０Ｃが電気的に接続され、中間接続端子Ｍ１にＭ１バスバー４０Ｍ１が電気的に接続され、中間接続端子Ｍ２にＭ２バスバー４０Ｍ２が電気的に接続される。
【００８９】
そして、Ｐバスバー４０Ｐ，Ｃバスバー４０Ｃ間に上位バンクキャパシタであるバンクキャパシタ１６が介挿され、Ｃバスバー４０Ｃ，Ｎバスバー４０Ｎ間に下位バンクキャパシタであるバンクキャパシタ１７が介挿される。
【００９０】
インバータ回路による動作はＤＣ／ＡＣ変換することを基本動作としているが、インバータ入力側のＤＣ電圧の安定化用のバンクキャパシタ１６及び１７が必要となり、Ｃバスバー４０Ｃの電位は、Ｐバスバー４０Ｐの電位とＮバスバー４０Ｎの電位との中間電位となる。
【００９１】
図８に戻って、４つのパワー半導体モジュール装置１００Ａ、４つのパワー半導体モジュール装置１００Ｂ及び４つのパワー半導体モジュール装置１００Ｃはそれぞれ図６で示すパワー半導体モジュール装置１００と同一構成である。
【００９２】
４つのパワー半導体モジュール装置１００Ａはそれぞれ図７で示す部分回路部２０Ａに割り当てられる。モジュール装置群２００Ａ内に、コレクタ端子Ｃ１及びエミッタ端子Ｅ２を有する第１側面を図中左側にして、４つのパワー半導体モジュール装置１００Ａがまとめて配置されることにより、Ｐａｒｔ−Ａを担当する。したがって、４つのパワー半導体モジュール装置１００Ａそれぞれにおいて、コレクタ端子Ｃ１を電位端子Ｐに、エミッタ端子Ｅ２を電位端子Ｃに、一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つを中間接続端子Ｍ１に電気的に接続する必要がある。
【００９３】
一方、４つのパワー半導体モジュール装置１００Ｂはそれぞれ図７で示す部分回路部２０Ｂに割り当てられる。図中、モジュール装置群２００Ａの下方に位置するモジュール装置群２００Ｂ内に、コレクタ端子Ｃ１及びエミッタ端子Ｅ２を有する第１側面を図中左側にして、４つのパワー半導体モジュール装置１００Ｂがまとめて配置されることにより、Ｐａｒｔ−Ｂを担当する。したがって、４つのパワー半導体モジュール装置１００Ｂそれぞれにおいて、コレクタ端子Ｃ１を電位端子Ｃに、エミッタ端子Ｅ２を電位端子Ｎに、一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つを中間接続端子Ｍ２に電気的に接続する必要がある。
【００９４】
さらに、４つのパワー半導体モジュール装置１００Ｃはそれぞれ図７で示す部分回路部２０Ｃに割り当てられる。図中、モジュール装置群２００Ａの右方に位置するモジュール装置群２００Ｃ内に、コレクタ端子Ｃ１及びエミッタ端子Ｅ２を有する第１側面を図中左側にして、４つのパワー半導体モジュール装置１００Ｃがまとめて配置されることにより、Ｐａｒｔ−Ｃを担当する。したがって、４つのパワー半導体モジュール装置１００Ｃそれぞれにおいて、コレクタ端子Ｃ１を中間接続端子Ｍ１に、エミッタ端子Ｅ２を中間接続端子Ｍ２に、一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１を出力電位端子ＡＣに電気的に接続する必要がある。
【００９５】
さらに、モジュール装置群２００Ａ及びモジュール装置群２００Ｂとモジュール装置群２００Ｃとの間の領域にバスバー４２が設けられ、モジュール装置群２００Ａ及び２００Ｂの図中左側の領域から図中下方で屈曲して、バスバー４２の図中下方に延び、最終的に先端部がバスバー４２の右側に位置するバスバー４１が設けられる。
【００９６】
バスバー４１は図９で示すＰバスバー４０Ｐ、Ｃバスバー４０Ｃ及びＮバスバー４０Ｎの３層構造で実現され、例えば、Ｐバスバー４０Ｐ上に絶縁層を介してＣバスバー４０Ｃを配置し、Ｃバスバー４０Ｃ上に絶縁層を介してＮバスバー４０Ｎを配置することにより実現される。Ｐバスバー４０Ｐ、Ｃバスバー４０Ｃ及びＮバスバー４０Ｎはラミネート構成により平面視重複して積層しても、平面視重複することなく平面視分離して絶縁層を介して積層してもよい。また、バスバー４１の先端部において、平面視重複してバンクキャパシタ１６及び１７が設けられる。なお、バスバー４１とバンクキャパシタ１６及び１７とは異なる形成高さに形成される。
【００９７】
また、絶縁紙等の絶縁物を介してＰバスバー４０Ｐ、Ｃバスバー４０Ｃ及びＮバスバー４０Ｎの積層構成を実現しても良い。また、Ｐバスバー４０Ｐ、Ｃバスバー４０Ｃ及びＮバスバー４０Ｎの重ね順としては、電流の往路と復路とでの電磁界キャンセリング効果を加味して、Ｃバスバー４０ＣをＰバスバー４０ＰとＮバスバー４０Ｎとの中間層とするのが望ましいが、これに限定されない。
【００９８】
そして、Ｐバスバー４０Ｐは４つのパワー半導体モジュール装置１００Ａのコレクタ端子Ｃ１に電気的に接続され、Ｃバスバー４０Ｃは４つのパワー半導体モジュール装置１００Ａのエミッタ端子Ｅ２及び４つのパワー半導体モジュール装置１００Ｂのコレクタ端子Ｃ１に電気的に接続され、Ｎバスバー４０Ｎは４つのパワー半導体モジュール装置１００Ｂのエミッタ端子Ｅ２に電気的に接続される。
【００９９】
Ｐバスバー４０Ｐ、Ｃバスバー４０Ｃ及びＮバスバー４０Ｎはラミネート構成により平面視重複して積層する場合、Ｐバスバー４０Ｐ及びＣバスバー４０Ｃに適宜開口部を設け、当該開口部を介して上層のＣバスバー４０Ｃ及びＮバスバー４０Ｎとの電気的接続を図ることができる。
【０１００】
バスバー４２は図９で示すＭ１バスバー４０Ｍ１及びＭ２バスバー４０Ｍ２の２層構造で実現され、例えば、Ｍ１バスバー４０Ｍ１上に絶縁層を介してＭ２バスバー４０Ｍ２を配置することにより実現される。Ｍ１バスバー４０Ｍ１及びＭ２バスバー４０Ｍ２をラミネート構成により平面視重複して積層しても、平面視重複することなく平面視分離して積層してもよい。
【０１０１】
そして、Ｍ１バスバー４０Ｍ１は４つのパワー半導体モジュール装置１００Ａの一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つに電気的に接続され、かつ、４つのパワー半導体モジュール装置１００Ｃのコレクタ端子Ｃ１に電気的に接続される。
【０１０２】
Ｍ２バスバー４０Ｍ２は４つのパワー半導体モジュール装置１００Ｂの一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つに電気的に接続され、かつ、４つのパワー半導体モジュール装置１００Ｃのエミッタ端子Ｅ２に電気的に接続される。
【０１０３】
Ｍ１バスバー４０Ｍ１及びＭ２バスバー４０Ｍ２はラミネート構成により平面視重複して積層する場合、Ｍ１バスバー４０Ｍ１に適宜開口部を設け、当該開口部を介して上層のＭ２バスバー４０Ｍ２との電気的接続を図ることができる。
【０１０４】
（第２の比較技術）
図１０は図６で示したパワー半導体モジュール装置１００を用いて４並列構成で実現した場合の電力変換装置における第２の比較技術の平面構成を示す説明図である。
【０１０５】
図１０で示す電力変換装置と等価な回路構成は第１の比較技術と同様に図９で示す構成となる。
【０１０６】
図１０において、４つのパワー半導体モジュール装置１００Ａ、４つのパワー半導体モジュール装置１００Ｂ及び４つのパワー半導体モジュール装置１００Ｃはそれぞれ図６で示すパワー半導体モジュール装置１００と同一構成である。
【０１０７】
４つのパワー半導体モジュール装置１００Ａはそれぞれ図７で示す部分回路部２０Ａに割り当てられる。モジュール装置群２００Ａ内に、コレクタ端子Ｃ１及びエミッタ端子Ｅ２を有する第１側面を図中左側にして、４つのパワー半導体モジュール装置１００Ａがまとめて配置されることにより、Ｐａｒｔ−Ａを担当する。したがって、４つのパワー半導体モジュール装置１００Ａそれぞれにおいて、コレクタ端子Ｃ１を電位端子Ｐに、エミッタ端子Ｅ２を電位端子Ｃに、一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つを中間接続端子Ｍ１にそれぞれ電気的に接続する必要がある。
【０１０８】
一方、４つのパワー半導体モジュール装置１００Ｂはそれぞれ図７で示す部分回路部２０Ｂに割り当てられる。図中、後述するバスバー４４を挟んでモジュール装置群２００Ａの右側に位置するモジュール装置群２００Ｂ内に、コレクタ端子Ｃ１及びエミッタ端子Ｅ２を有する第１側面を図中右側にして、４つのパワー半導体モジュール装置１００Ｂがまとめて配置されることにより、Ｐａｒｔ−Ｂを担当する。したがって、４つのパワー半導体モジュール装置１００Ｂそれぞれにおいて、コレクタ端子Ｃ１を電位端子Ｃに、エミッタ端子Ｅ２を電位端子Ｎに、一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つを中間接続端子Ｍ２にそれぞれ電気的に接続する必要がある。
【０１０９】
さらに、４つのパワー半導体モジュール装置１００Ｃはそれぞれ図７で示す部分回路部２０Ｃに割り当てられる。図中、モジュール装置群２００Ａ及び２００Ｂの下方に位置するモジュール装置群２００Ｃ内に、４つのパワー半導体モジュール装置１００Ｃのうち、２つのパワー半導体モジュール装置１００Ｃがバスバー４４の左側に、他の２つのパワー半導体モジュール装置１００Ｃがバスバー４４の右側に配置されることにより、Ｐａｒｔ−Ｃを担当する。この際、バスバー４４の左側の２つのパワー半導体モジュール装置１００Ｃは、コレクタ端子Ｃ１及びエミッタ端子Ｅ２を有する第１側面を図中右側にして、バスバー４４の右側の他の２つのパワー半導体モジュール装置１００Ｃは、コレクタ端子Ｃ１及びエミッタ端子Ｅ２を有する第１側面を図中左側に配置している。
【０１１０】
したがって、４つのパワー半導体モジュール装置１００Ｃにおいて、コレクタ端子Ｃ１を中間接続端子Ｍ１に、エミッタ端子Ｅ２を中間接続端子Ｍ２に、一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つを出力電位端子ＡＣに電気的に接続する必要がある。
【０１１１】
さらに、モジュール装置群２００Ａ及び２つのパワー半導体モジュール装置１００Ｃと、モジュール装置群２００Ｂ及び他の２つのパワー半導体モジュール装置１００Ｃとの間にバスバー４４が設けられる。
【０１１２】
そして、バスバー部分領域４３ａ〜４３ｃを有するバスバー４３が設けられる。バスバー部分領域４３ａは、図中、モジュール装置群２００Ａの左側に形成され、バスバー部分領域４３ｂは、図中、モジュール装置群２００Ｂの右側に形成され、バスバー部分領域４３ｃはバスバー部分領域４３ａ及び４３ｂに連結して、モジュール装置群２００Ａ、バスバー４４及びモジュール装置群２００Ｂの図中上方に形成される。
【０１１３】
バスバー４３のバスバー部分領域４３ａは図９で示すＰバスバー４０Ｐ及びＣバスバー４０Ｃの２層構造で実現され、例えば、Ｐバスバー４０Ｐ上に絶縁層を介してＣバスバー４０Ｃを配置することにより実現される。
【０１１４】
バスバー４３のバスバー部分領域４３ｂは図９で示すＮバスバー４０Ｎ及びＣバスバー４０Ｃの２層構造で実現され、例えば、Ｃバスバー４０Ｃ上に絶縁層を介してＮバスバー４０Ｎを配置することにより実現される。
【０１１５】
バスバー４３のバスバー部分領域４３ｃは図９で示すＰバスバー４０Ｐ、Ｃバスバー４０Ｃ及びＮバスバー４０Ｎの３層構造で実現され、例えば、Ｐバスバー４０Ｐ上に絶縁層を介してＣバスバー４０Ｃを配置し、Ｃバスバー４０Ｃ上に絶縁層を介してＮバスバー４０Ｎを配置することにより実現される。また、バスバー部分領域４３ｃに平面視重複してバンクキャパシタ１６及び１７が設けられる。なお、バスバー４３のバスバー部分領域４３ｃとバンクキャパシタ１６及び１７とは異なる形成高さに形成される。
【０１１６】
また、Ｐバスバー４０Ｐはバスバー部分領域４３ａ及び４３ｃ間で連結されており、Ｎバスバー４０Ｎはバスバー部分領域４３ｂ及び４３ｃ間で連結されており、Ｃバスバー４０Ｃはバスバー部分領域４３ａ〜４３ｃ間で連結されている。
【０１１７】
そして、Ｐバスバー４０Ｐは４つのパワー半導体モジュール装置１００Ａのコレクタ端子Ｃ１に電気的に接続され、Ｃバスバー４０Ｃは４つのパワー半導体モジュール装置１００Ａのエミッタ端子Ｅ２及び４つのパワー半導体モジュール装置１００Ｂのコレクタ端子Ｃ１に電気的に接続され、Ｎバスバー４０Ｎは４つのパワー半導体モジュール装置１００Ｂのエミッタ端子Ｅ２に電気的に接続される。
【０１１８】
バスバー４４は図９で示すＭ１バスバー４０Ｍ１及びＭ２バスバー４０Ｍ２の２層構造で実現され、例えば、Ｍ１バスバー４０Ｍ１上に絶縁層を介してＭ２バスバー４０Ｍ２を配置することにより実現される。
【０１１９】
そして、Ｍ１バスバー４０Ｍ１は４つのパワー半導体モジュール装置１００Ａの一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つに電気的に接続され、かつ、４つのパワー半導体モジュール装置１００Ｃのコレクタ端子Ｃ１に電気的に接続される。
【０１２０】
Ｍ２バスバー４０Ｍ２は４つのパワー半導体モジュール装置１００Ｂの一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つに電気的に接続され、かつ、４つのパワー半導体モジュール装置１００Ｃのエミッタ端子Ｅ２に電気的に接続される。
【０１２１】
（実施の形態１の具体的構成）
図１１は図６で示したパワー半導体モジュール装置１００を用いて４並列構成で実現した場合の電力変換装置における実施の形態１の平面構成を示す説明図である。
【０１２２】
図１１で示す電力変換装置と等価な回路構成は第１及び第２の比較技術と同様に図９で示す構成となる。
【０１２３】
図１１において、４つのパワー半導体モジュール装置１００Ａ、４つのパワー半導体モジュール装置１００Ｂ及び４つのパワー半導体モジュール装置１００Ｃはそれぞれ図６で示すパワー半導体モジュール装置１００と同一構成である。
【０１２４】
複数の第１の半導体モジュールに相当する４つのパワー半導体モジュール装置１００Ａはそれぞれ図７で示す部分回路部２０Ａに割り当てられる。複数の第２の半導体モジュールに相当する４つのパワー半導体モジュール装置１００Ｂはそれぞれ図７で示す部分回路部２０Ｂに割り当てられる。
【０１２５】
図１１に示すように、モジュール装置群２００ＡＢ１内に、２つのパワー半導体モジュール装置１００Ａと２つのパワー半導体モジュール装置１００Ｂとが一単位毎に図中上下方向に交互に配置される。すなわち、モジュール装置群２００ＡＢ１内において、左列１番目Ｌ１及び左列３番目Ｌ３にパワー半導体モジュール装置１００Ａが配置され、左列２番目Ｌ２及び左列４番目Ｌ４にパワー半導体モジュール装置１００Ｂが配置される。
【０１２６】
なお、モジュール装置群２００ＡＢ１内では２つのパワー半導体モジュール装置１００Ａ及び２つのパワー半導体モジュール装置１００Ｂは共にコレクタ端子Ｃ１及びエミッタ端子Ｅ２を有する第１側面が図中左側に配置される。
【０１２７】
さらに、後述するバスバー４６を挟んでモジュール装置群２００ＡＢ１の右側に位置するモジュール装置群２００ＡＢ２内に、２つのパワー半導体モジュール装置１００Ａと２つのパワー半導体モジュール装置１００Ｂとが一単位毎に図中上下方向に交互に配置される。すなわち、モジュール装置群２００ＡＢ２において、右列１番目Ｒ１及び右列３番目Ｒ３にパワー半導体モジュール装置１００Ｂが配置され、右列２番目Ｒ２及び右列４番目Ｒ４にパワー半導体モジュール装置１００Ａが配置される。
【０１２８】
なお、モジュール装置群２００ＡＢ２内では２つのパワー半導体モジュール装置１００Ａ及び２つのパワー半導体モジュール装置１００Ｂは共にコレクタ端子Ｃ１及びエミッタ端子Ｅ２を有する第１側面が図中右側に配置される。
【０１２９】
このように、実施の形態１の電力変換装置は、モジュール装置群２００ＡＢ１及び２００ＡＢ２に４つのパワー半導体モジュール装置１００Ａ及び４つのパワー半導体モジュール装置１００Ｂを混在して配置している。
【０１３０】
そして、実施の形態１の電力用半導体装置は、Ｐａｒｔ−Ａを担当する４つのパワー半導体モジュール装置１００Ａ及びＰａｒｔ−Ｂを担当する４つのパワー半導体モジュール装置１００Ｂ間において、一単位のパワー半導体モジュール装置１００Ａと一単位のパワー半導体モジュール装置１００Ｂが図中上下方向に沿って交互に配置されるように混合配置したことを特徴とする。
【０１３１】
さらに、上記混合配置は第１の列となるモジュール装置群２００ＡＢ１と第２の列となるモジュール装置群２００ＡＢ２とに分離する分離混合配置となる。
【０１３２】
４つのパワー半導体モジュール装置１００Ａそれぞれにおいて、コレクタ端子Ｃ１を電位端子Ｐに、エミッタ端子Ｅ２を電位端子Ｃに、一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つを中間接続端子Ｍ１にそれぞれ電気的に接続する必要がある。
【０１３３】
一方、４つのパワー半導体モジュール装置１００Ｂにおいて、コレクタ端子Ｃ１を電位端子Ｃに、エミッタ端子Ｅ２を電位端子Ｎに、一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つを中間接続端子Ｍ２にそれぞれ電気的に接続する必要がある。
【０１３４】
さらに、複数の第３の半導体モジュールに相当する４つのパワー半導体モジュール装置１００Ｃはそれぞれ図７で示す部分回路部２０Ｃに割り当てられる。図中、モジュール装置群２００ＡＢ１及び２００ＡＢ２の下方に位置するモジュール装置群２００Ｃ内に、４つのパワー半導体モジュール装置１００Ｃのうち、２つのパワー半導体モジュール装置１００Ｃがバスバー４６の左側に、他の２つのパワー半導体モジュール装置１００Ｃがバスバー４６の右側に配置されることにより、Ｐａｒｔ−Ｃを担当する。この際、バスバー４６の左側の２つのパワー半導体モジュール装置１００Ｃは、コレクタ端子Ｃ１及びエミッタ端子Ｅ２を有する第１側面を図中右側にして、バスバー４６の右側の他の２つのパワー半導体モジュール装置１００Ｃは、コレクタ端子Ｃ１及びエミッタ端子Ｅ２を有する第１側面を図中左側に配置している。
【０１３５】
したがって、４つのパワー半導体モジュール装置１００Ｃそれぞれにおいて、コレクタ端子Ｃ１を中間接続端子Ｍ１に、エミッタ端子Ｅ２を中間接続端子Ｍ２に、一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つを出力電位端子ＡＣに電気的に接続する必要がある。
【０１３６】
さらに、モジュール装置群２００ＡＢ１及び２つのパワー半導体モジュール装置１００Ｃと、モジュール装置群２００ＡＢ２及び他の２つのパワー半導体モジュール装置１００Ｃとの間にバスバー４６が設けられる。
【０１３７】
そして、バスバー部分領域４５ａ〜４５ｃを有するバスバー４５が設けられる。バスバー部分領域４５ａは、図中、モジュール装置群２００ＡＢ１の左側に形成され、バスバー部分領域４５ｂは、図中、モジュール装置群２００ＡＢ２の右側に形成され、バスバー部分領域４５ｃはバスバー部分領域４５ａ及び４５ｂに連結して、モジュール装置群２００ＡＢ１、バスバー４６及びモジュール装置群２００ＡＢ２の図中上方に形成される。バスバー部分領域４５ｃに平面視重複してバンクキャパシタ１６及び１７が設けられる。なお、バスバー４３のバスバー部分領域４３ｃとバンクキャパシタ１６及び１７とは異なる形成高さに形成される。
【０１３８】
バスバー４５のバスバー部分領域４５ａ〜４５ｃはそれぞれ図９で示すＰバスバー４０Ｐ、Ｃバスバー４０Ｃ及びＮバスバー４０Ｎの３層構造で実現され、例えば、Ｐバスバー４０Ｐ上に絶縁層を介してＣバスバー４０Ｃを配置し、Ｃバスバー４０Ｃ上に絶縁層を介してＮバスバー４０Ｎを配置することにより実現される。
【０１３９】
なお、バスバー４５のバスバー部分領域４５ａ〜４５ｃにおいて、Ｐバスバー４０Ｐ、Ｃバスバー４０Ｃ及びＮバスバー４０Ｎはラミネート構成により平面視重複して積層しても、平面視重複することなく平面視分離して積層してもよい。
【０１４０】
また、Ｐバスバー４０Ｐはバスバー部分領域４５ａ〜４５ｃ間で連結されており、Ｎバスバー４０Ｎはバスバー部分領域４５ａ〜４５ｃ間で連結されており、Ｃバスバー４０Ｃはバスバー部分領域４５ａ〜４５ｃ間で連結されている。
【０１４１】
そして、Ｐバスバー４０Ｐは４つのパワー半導体モジュール装置１００Ａのコレクタ端子Ｃ１に電気的に接続され、Ｃバスバー４０Ｃは４つのパワー半導体モジュール装置１００Ａのエミッタ端子Ｅ２及び４つのパワー半導体モジュール装置１００Ｂのコレクタ端子Ｃ１に電気的に接続され、Ｎバスバー４０Ｎは４つのパワー半導体モジュール装置１００Ｂのエミッタ端子Ｅ２に電気的に接続される。
【０１４２】
Ｐバスバー４０Ｐ、Ｃバスバー４０Ｃ及びＮバスバー４０Ｎはラミネート構成により平面視重複して積層する場合、下層側のＰバスバー４０Ｐ及びＣバスバー４０Ｃに適宜開口部を設け、当該開口部を介して上層側のＣバスバー４０Ｃ及びＰバスバー４０Ｐとの電気的接続を図ることができる。
【０１４３】
バスバー４６は図９で示すＭ１バスバー４０Ｍ１及びＭ２バスバー４０Ｍ２の２層構造で実現され、例えば、Ｍ１バスバー４０Ｍ１上に絶縁層を介してＭ２バスバー４０Ｍ２を配置することにより実現される。Ｍ１バスバー４０Ｍ１及びＭ２バスバー４０Ｍ２はラミネート構成により平面視重複して積層しても、平面視重複することなく平面視分離して積層してもよい。
【０１４４】
そして、Ｍ１バスバー４０Ｍ１は４つのパワー半導体モジュール装置１００Ａの一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つに電気的に接続され、かつ、４つのパワー半導体モジュール装置１００Ｃのコレクタ端子Ｃ１に電気的に接続される。
【０１４５】
Ｍ２バスバー４０Ｍ２は４つのパワー半導体モジュール装置１００Ｂの一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つに電気的に接続され、かつ、４つのパワー半導体モジュール装置１００Ｃのエミッタ端子Ｅ２に電気的に接続される。
【０１４６】
Ｍ１バスバー４０Ｍ１及びＭ２バスバー４０Ｍ２をラミネート構成により平面視重複して積層する場合、下層のＭ１バスバー４０Ｍ１に適宜開口部を設け、当該開口部を介して上層のＭ２バスバー４０Ｍ２との電気的接続を図ることができる。
【０１４７】
なお、４つのパワー半導体モジュール装置１００Ｃそれぞれの一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つに電気的に接続される出力電位端子ＡＣは、負荷に配線される端子である。このため、全てのコレクタ・エミッタ端子Ｃ２Ｅ１を近接して低インダクタンスに接続する等の配慮は特に必要なく、複数のコレクタ・エミッタ端子Ｃ２Ｅ１をバスバー等で接続してまとめても良いし、複数のコレクタ・エミッタ端子Ｃ２Ｅ１それぞれをワイヤーやバスバー等で個別に負荷へ配線するようにしても良い。
【０１４８】
（効果）
上述したように、実施の形態１の電力変換装置は、図７に示す部分回路部２０Ａ及び２０Ｂに、パワー半導体モジュール装置１００Ａ及び１００Ｂを割り当てている。この際、実施の形態１の電力変換装置は、４つのパワー半導体モジュール装置１００Ａ及び１００Ｂをそれぞれひと固まりで配置せず、モジュール装置群２００ＡＢ１及び２００ＡＢ２それぞれにおいて、一単位のパワー半導体モジュール装置１００Ａと一単位のパワー半導体モジュール装置１００Ｂとが交互に配置されるように混合配置したことを特徴としている。
【０１４９】
実施の形態１の電力変換装置は上記のように構成することにより、Ｐバスバー４０Ｐ、Ｃバスバー４０Ｃ及びＮバスバー４０Ｎで代表される電流経路間で電磁界キャンセリング効果が生じ、力行動作時及び回生動作時において、トランジスタＱ１〜Ｑ４のスイッチングに伴い電流変化（ｄｉ／ｄｔ）が生じる電流ループにおける回路インダクタンスを小さくした３レベルＩタイプのインバータ回路を実現することができる。
【０１５０】
図１２は図１０で示した第２の比較技術の電力変換装置における回路インダクタンス(Circuit Inductance)解析結果を示すグラフであり、図１３は図１１で示した実施の形態１の電力変換装置における回路インダクタンス解析結果を示すグラフである。図１２及び図１３において、横軸に周波数(Frequency；単位ＧＨｚ)、縦軸に回路インダクタンス値（単位ｎＨ）を示している。なお、周波数はトランジスタＱ１〜Ｑ４におけるオン，オフ間の切り替わりに要するスイッチング時間の逆数、すなわち、図１６〜図１９それぞれにおいて、(a) の状態から(b)の状態への変化に要する時間の逆数、あるいは(b) の状態から(c) の状態への変化に要する時間の逆数を意味する。
【０１５１】
図１４は通常のスイッチング動作時に流れる電流を説明する説明図である。図１５は図１２及び図１３で示すインダクタンスＬ１１〜Ｌ１４の要因となる電流ループを説明する説明図（その２）である。
【０１５２】
図１６〜図１９は図１５で示した電流ループを生じさせる電流変化を詳細に示した説明図である。
【０１５３】
以下、図１２〜図１９を参照して、３レベルＩタイプのインバータ回路の動作を１アームに着目して説明する。
【０１５４】
図１４は通常のスイッチング(Switching)における高電位側(High side)及び低電位側(Low side)における電流を示している。同図に示すように、高電位側では電位端子Ｐ，出力電位端子ＡＣ間に電流Ｉ１が流れ、出力電位端子ＡＣ，電位端子Ｃ間に電流Ｉ２が流れる。一方、低電位側では、出力電位端子ＡＣ，電位端子Ｎ間に電流Ｉ３が流れ、電位端子Ｃ，出力電位端子ＡＣ間に電流Ｉ４が流れる。
【０１５５】
図１５はターンオフ(turn off)あるいは回復(Recovery)時におけるサージループ(surge loop)を、力行動作(Generative mode)及び回生動作(Regenerative mode)に分けて示している。
【０１５６】
同図に示すように、力行動作時において高電位側では電位端子Ｐ，電位端子Ｃ間の電流ループＩ５に電流変化が発生し、低電位側では電位端子Ｃ，電位端子Ｎ間の電流ループＩ６に電流変化が発生する。一方、回生動作時において、高電位側では電位端子Ｐ，電位端子Ｃ間の電流ループＩ７に電流変化が発生し、低電位側では電位端子Ｃ，電位端子Ｎの電流ループＩ８に電流変化が発生する。
【０１５７】
図１６は力行動作でインバータ回路から電流を吐き出す、電流吐き出しモードにおける電流ループＩ５を説明する説明図であり、図１７は力行動作でインバータ回路に電流を吸い込む、電流吸い込みモードにおける電流ループＩ６を説明する説明図ある。
【０１５８】
図１８は回生動作でインバータ回路から電流を吐き出す、電流吐き出しモードにおける電流ループＩ８を説明する説明図であり、図１９は回生動作でインバータに電流を吸い込む、電流吸い込みモードにおける電流ループＩ７を説明する説明図である。
【０１５９】
なお、図１６〜図１９それぞれにおいて、(a) はオン状態時、(b) はターンオフ(turn off)時のサージ(surge)電圧発生時、(c) はターンオン時の回復サージ(Recovery surge)電圧発生時を示し、(d) は(a) 〜(c) で示すスイッチング動作に伴い電流変化（ｄｉ／ｄｔ）が生じる電流ループＩ５〜Ｉ８を示している。
【０１６０】
また、図１６〜図１９において、「ｄｉ／ｄｔ  ｏｃｃｕｒｓ」で示され破線で囲まれた素子は電流変化（ｄｉ／ｄｔ）が発生した素子を示し、「ｄｉ／ｄｔ  ｄｏｅｓｎ’ｔ  ｏｃｃｕｒｓ」で示され破線で囲まれた箇所は電流変化（ｄｉ／ｄｔ）が発生していない素子を示している。
【０１６１】
図１６(a) で示すオン状態時に電流Ｉ５１が流れ、図１６(b) で示すターンオフ時に電流Ｉ５２が流れ、図１６(c) で示すターンオン時に電流Ｉ５３が流れる。その結果、力行動作の電流吐き出しモードでは、図１６(d) に示すように、トランジスタＱ１〜Ｑ４のスイッチング動作に伴い電流変化（ｄｉ／ｄｔ）が生じる、Ｐ−Ｃ間のサージ電圧(surge voltage)用の電流ループＩ５が電位端子Ｐから電位端子Ｃにかけて発生する。
【０１６２】
図１７(a) で示すオン状態時に電流Ｉ６１が流れ、図１７(b) で示すターンオフ時に電流Ｉ６２が流れ、図１７(c) で示すターンオン時に電流Ｉ６３が流れ、その結果、力行動作の電流吸い込みモードでは、図１７(d) に示すように、トランジスタＱ１〜Ｑ４のスイッチング動作に伴い電流変化（ｄｉ／ｄｔ）が生じる、Ｃ−Ｎ間のサージ電圧用の電流ループＩ６が電位端子Ｃから電位端子Ｎにかけて発生する。
【０１６３】
図１８(a) で示すオン状態時に電流Ｉ８１が流れ、図１８(b) で示すターンオフ時に電流Ｉ８２が流れ、図１８(c) で示すターンオン時に電流Ｉ８３が流れる。その結果、回生動作の電流吐き出しモードでは、図１８(d) に示すように、トランジスタＱ１〜Ｑ４のスイッチング動作に伴い電流変化（ｄｉ／ｄｔ）が生じる、Ｃ−Ｎ間のサージ電圧用の電流ループＩ８が電位端子Ｃから電位端子Ｎにかけて発生する。
【０１６４】
図１９(a) で示すオン状態時に電流Ｉ７１が流れ、図１９(b) で示すターンオフ時に電流Ｉ７２が流れ、図１９(c) で示すターンオン時に電流Ｉ７３が流れる。その結果、力行動作の電流吸い込みモードでは、図１９(d) に示すように、トランジスタＱ１〜Ｑ４のスイッチング動作に伴い電流変化（ｄｉ／ｄｔ）が生じる、Ｐ−Ｃ間のサージ電圧用の電流ループＩ７が電位端子Ｐから電位端子Ｃにかけて発生する。
【０１６５】
なお、図１６(b) 〜図１９(b) で示すターンオフ時に電流が流れるのは、出力電位端子ＡＣには誘導性の負荷が接続されるため、ターンオフ時においても負荷がオン状態時の電流を維持しようとする作用が働くためである。
【０１６６】
図１６〜図１９それぞれにおいて、(a) 〜(c) にかけて動作ステップが進み、各ステップの切り替わり時に「ｄｉ／ｄｔ  ｏｃｃｕｒｓ」と記した破線箇所に電流変化（ｄｉ／ｄｔ）が発生する。これらの動作を考慮すると、図１６(a) 〜図１９(d) で示した力行動作あるいは回生動作時において、上述した電流変化が生じる電流ループＩ５〜Ｉ８における回路インダクタンスの低減化を図ることが重要であることが分かる。
【０１６７】
このように、力行動作時(Generative mode)におけるＰ−Ｃ間の電流ループＩ５、及びＣ−Ｎ間の電流ループＩ６、回生動作時(Regenerative mode)におけるＰ−Ｃ間の電流ループＩ７、及びＣ−Ｎ間の電流ループＩ８による回路インダクタンスを小さくすることが重要となっている。なお、Ｐ−Ｃ間は電位端子Ｐ，電位端子Ｃ間を意味し、Ｃ−Ｎ間は電位端子Ｃ，電位端子Ｎ間を意味する。
【０１６８】
図１２及び図１３に戻って、図１２及び図１３に示されたインダクタンスＬ１１〜Ｌ１４について説明する。インダクタンスＬ１１は高電位側の力行動作時に生じるＰ−Ｃ間の電流ループＩ５における回路インダクタンスを示している。インダクタンスＬ１２は低電位側の力行動作時に生じるＣ−Ｎ間の電流ループＩ６における回路インダクタンスを示している。
【０１６９】
インダクタンスＬ１３は高電位側の回生動作時に生じるＰ−Ｃ間の電流ループＩ７における回路インダクタンスを示している。インダクタンスＬ１４は低電位側の回生動作時に生じるＣ−Ｎ間の電流ループＩ８における回路インダクタンスを示している。
【０１７０】
図１２と図１３との比較から明らかなように、実施の形態１の電力変換装置は、第２の比較技術の電力変換装置よりも大幅に回路インダクタンスを低減できることが確認できる。
【０１７１】
特に、回生動作(Regenerative mode)時では、約１０分の１に低減できている。回生動作は、電力変換装置を利用するアプリケーションシステムにおいて、インバータの出力電圧と出力電流とが位相がずれる動作に当たる。したがって、ちょうど力率“１”で動作するようなシステムでは実施の形態１の効果を得ることは難しいが、力率が“１”から少しでもずれる場合には本実施の形態の効果を大きく得られることを意味する。
【０１７２】
以下、図１０で示す第２の比較技術と図１１で示す実施の形態１とにおけるキャンセリング効果（cancelling effect）の差異について説明する。
【０１７３】
図１０で示す第２の比較技術は、各パワー半導体モジュール装置１００Ａ内のＰ−Ｃ間の内部電流経路に、力行動作の電流吐き出しモード時に発生する電流ループＩ５の電流方向が逆方向となる、電流ループＩ５用の逆方向電流往復経路を設けることにより第１のキャンセリング効果ＣＥ１を発揮している。
【０１７４】
加えて、第２の比較技術では、図１０に示すように、図中、上下方向に隣接する位置関係にあるパワー半導体モジュール装置１００Ａ，１００Ｃ間において、回生動作の電流吸い込みモード時におけるＰ−ＡＣ間の内部電流経路に、電流ループＩ７用の逆方向電流往復経路を設けることにより第２のキャンセリング効果ＣＥ２を発揮することができる。
【０１７５】
さらに、第２の比較技術は、図９及び図１０に示すように、モジュール装置群２００Ｃ内に位置するバスバー４４に設けられるＭ１バスバー４０Ｍ１及びＭ２バスバー４０Ｍ２によって、回生動作の電流吸い込みモード時及び電流吐き出しモード時におけるＭ１−Ｍ２間の外部電流経路に、電流ループＩ８及びＩ７用の逆方向電流往復経路を設けることにより第３のキャンセリング効果ＣＥ３を発揮することができる。なお、Ｐ−ＡＣ間は電位端子Ｐ，出力電位端子ＡＣ間を意味し、Ｍ１ーＭ２間は中間接続端子Ｍ１，中間接続端子Ｍ２間を意味する。
【０１７６】
一方、図１１で示す実施の形態１においても、第２の比較技術と同様に、上記第１〜第３のキャンセリング効果ＣＥ１〜ＣＥ３を発揮できる。
【０１７７】
さらに、実施の形態１の電力変換装置は、図９及び図１１に示すように、バスバー４５に設けられるＰバスバー４０Ｐ及びＣバスバー４０Ｃによって、回生動作時の電流吸い込みモードにおけるＰ−Ｃ間の外部電流経路に電流ループＩ７用の逆方向電流往復経路を設けることにより第４のキャンセリング効果ＣＥ４を発揮できる。
【０１７８】
その理由は以下の通りである。電流ループＩ７に関し、上位側のバンクキャパシタ１６の正極からＰバスバー４０Ｐを介して電位端子Ｐからパワー半導体モジュール装置１００Ａに電流が注入する電流往路と、パワー半導体モジュール装置１００Ｂの電位端子ＣからＣバスバー４０Ｃを介してバンクキャパシタ１６の負極に電流が帰還する電流復路が設けられる。そして、Ｐバスバー４０Ｐ及びＣバスバー４０Ｃはラミネート等により積層され互いに電磁界の影響を強く受ける位置関係となっているため、電流往路となるＰバスバー４０Ｐと電流復路となるバスバー４０Ｃを流れる電流ループＩ７の電流方向が互いに逆方向となり、Ｐバスバー４０Ｐ及びＣバスバー４０Ｃにより生じる電磁界を互いに打ち消し合い、第４のキャンセリング効果ＣＥ４を効果的に発揮できる。
【０１７９】
同様な理由により、実施の形態１の電力変換装置は、バスバー４５に設けられるＮバスバー４０Ｎ及びＣバスバー４０Ｃによって、回生動作時の電流吐き出しモードにおけるＮ−Ｃ間の外部電流経路に、電流ループＩ８用の逆方向電流往復経路を設けることによりに第５のキャンセリング効果ＣＥ５を発揮できる。
【０１８０】
その理由は以下の通りである。電流ループＩ８に関し、下位側のバンクキャパシタ１７の正極からＣバスバー４０Ｃを介して電位端子Ｃからパワー半導体モジュール装置１００Ａに電流が流入する電流往路と、パワー半導体モジュール装置１００Ｂの電位端子ＮからＮバスバー４０Ｎを介してバンクキャパシタ１６７負極に電流が帰還する電流復路が設けられる。そして、Ｎバスバー４０Ｎ及びＣバスバー４０Ｃはラミネート等により積層され互いに電磁界の影響を強く受ける位置関係となっているため、電流往路となるＣバスバー４０Ｃと電流復路となるＮバスバー４０Ｎを流れる電流ループＩ８の電流方向が互いに逆方向となり、Ｎバスバー４０Ｎ及びＣバスバー４０Ｃにより生じる電磁界を互いに打ち消し合い、第５のキャンセリング効果ＣＥ５を効果的に発揮できる。
【０１８１】
第４のキャンセリング効果ＣＥ４及び第５のキャンセリング効果ＣＥ５は、隣接配置される一対のパワー半導体モジュール装置１００Ａ及び１００Ｂ間において、Ｃバスバー４０Ｃにはパワー半導体モジュール装置１００Ａのエミッタ端子Ｅ２に加え、パワー半導体モジュール装置１００Ｂのコレクタ端子Ｃ１が電気的に接続されていることが重要となる。
【０１８２】
一方、図１０で示す第２の比較技術では、４つのパワー半導体モジュール装置１００Ａ及び１００Ｂはモジュール装置群２００Ａ及び２００Ｂに分離して配置されているため、電流ループＩ７の電流往路Ｉ７ａがバスバー部分領域４３ａに設けられ、電流ループＩ７の電流復路Ｉ７ｂがバスバー部分領域４３ｂに設けられることになる。このように、電流ループＩ７の電流往路と電流復路とは大きく離れて形成されるため、電流ループＩ７用の第４のキャンセリング効果ＣＥ４を発揮することはできず、キャンセリング不能（Ｎｏ  Ｃａｎｃｅｌｉｎｇ）となる。同様な理由で電流ループＩ８用の第５のキャンセリング効果ＣＥ５も発揮することができない。
【０１８３】
なお、アプリケーションシステムにおいて、例えば、基本的に力率“１”で動作する太陽光パワーコンディショナーであっても力率０．９９や０．９８等の動作が必ず存在し、ちょうど力率“１”で動作し続けることは稀であるため、本実施の形態の電力変換装置を用いるシステムにおいて、本実施の形態の効果を得ることができる。
【０１８４】
本実施の形態の効果を図１２と図１３とを比較して示したが、実施の形態１の比較対象は図１０で示す第２の比較技術であった。
【０１８５】
したがって、図８で示した第１の比較技術や図２６で示した従来技術であれば、第２の比較技術と比較しても、少なくとも上記第４及び第５のキャンセリング効果及びＣＥ４及びＣＥ５は発揮できず、第２の比較技術よりも優れたキャンセリング効果を発揮することができないため、第２の比較技術による回路インダクタンス以上の回路インダクタンススとなることが推測される。また、第１の比較技術や従来技術は回路配線がさらに複雑になるという問題点も有している。
【０１８６】
したがって、実施の形態１の電力変換装置は、図１２及び図１３の比較によるインダクタンス効果の差異分以上の効果を第１の比較技術や従来技術に対して有している。
【０１８７】
このように、実施の形態１の電力変換装置は、モジュール装置群２００ＡＢ１及び２００ＡＢ２それぞれにおいて、一単位のパワー半導体モジュール装置１００Ａと一単位のパワー半導体モジュール装置１００Ｂとが交互に配置されるように混合配置したことを特徴とする。
【０１８８】
実施の形態１の電力変換装置は、上記特徴を有することにより、４つのパワー半導体モジュール装置１００Ａ及び１００Ｂのうち互いに隣接して配置される一対のパワー半導体モジュール装置１００Ａ及び１００Ｂ間において、パワー半導体モジュール装置１００Ａのコレクタ端子Ｃ１に電気的に接続されるＰバスバー４０Ｐと、パワー半導体モジュール装置１００Ａのエミッタ端子Ｅ２及びパワー半導体モジュール装置１００Ｂのコレクタ端子Ｃ１に電気的に接続されるＣバスバー４０Ｃとを互いに電磁界の影響を受ける近い距離に配置することができる。すなわち、回生動作時に生じる電流ループＩ７に関し、第１の電位用電流経路であるＰバスバー４０Ｐと中間電位用電流経路となるＣバスバー４０Ｃとの間隔を、第２の比較技術を含む従来構成に比べ短くして配置することができる。
【０１８９】
同様にして、パワー半導体モジュール装置１００Ｂのエミッタ端子Ｅ２に電気的に接続されるＮバスバー４０ＮとＣバスバー４０Ｃとを互いに電磁界の影響を受ける近い距離に配置することができる。すなわち、回生動作時に生じる電流ループＩ８に関し、第２の電位用電流経路であるＮバスバー４０ＮとＣバスバー４０Ｃとの間隔を、従来構成に比べ短くして配置することができる。
【０１９０】
したがって、実施の形態１の電力変換装置は、インバータ回路におけるトランジスタＱ１〜Ｑ４のスイッチング動作に伴い電流変化（ｄｉ／ｄｔ）が生じる電流ループにおける回路インダクタンスを小さくすることができ、特に回生動作時に生じる電流ループＩ７及びＩ８における回路インダクタンスを小さくすることができる。
【０１９１】
そして、実施の形態１の電力変換装置は、上記回路インダクタンスの低減に伴い、システムから、図２７で示したスナバ２０７ａ〜２００７ｃのようにスナバ回路を不要とするスナバ回路レスまたはスナバ回路の小型化を実現して、小型かつ低コストに装置を実現することができる。
【０１９２】
さらに、実施の形態１の電力変換装置は、上記回路インダクタンスの低減に伴い、サージ電圧を抑制でき、運転範囲を拡大することができる。
【０１９３】
加えて、実施の形態１の電力変換装置は、サージ電圧を抑制することにより、急峻なスイッチング動作を適用でき、スイッチング動作を低損失で行うことができる。
【０１９４】
さらに、実施の形態１の電力変換装置は、トランジスタＴｒ１及びＴｒ２のうち少なくとも一つとダイオードＤｉ１及びＤｉ２とを有する点で共通する回路素子群を各々が有するパワー半導体モジュール装置１００Ａ〜１００Ｃを組み合わせてインバータ回路を構成することにより、既存のパワー半導体モジュール装置１００を用いて効率的にインバータ回路を構成することができる効果を奏する。
【０１９５】
加えて、実施の形態１の電力変換装置は、４つのパワー半導体モジュール装置１００Ａ及び４つのパワー半導体モジュール装置１００Ｂをモジュール装置群２００ＡＢ１及び２００ＡＢ２の２つの列に分離する分離混合配置を採用している。このため、一列に配置する場合に比べ、長手方向（図６の上下方向）の配置長さを抑制することができ、全体としてコンパクトに構成することができる。
【０１９６】
その結果、実施の形態１の電力変換装置は、４つのパワー半導体モジュール装置１００Ａ〜１００Ｃを取付け・冷却するための放熱フィンを比較的簡単に装着することができる。
【０１９７】
さらに、実施の形態１の電力変換装置は、第１及び第２の電位用電流経路として用いるＰバスバー４０Ｐ及びＮバスバー４０Ｎ、並びに中間電位用電流経路に用いるＣバスバー４０Ｃをそれぞれ細長いバスバーを使用せずに済むため、運搬や振動による変形が生じ難く、信頼性を高めることができる。
【０１９８】
また、実施の形態１の半導体装置は、４つのパワー半導体モジュール装置１００Ａ及び１００Ｂそれぞれにおいて、コレクタ端子Ｃ１及びエミッタ端子Ｅ２を同一の第１の側面に設けている。このため、バスバー４５のバスバー部分領域４５ａ及び４５ｂにおいて、Ｐバスバー４０Ｐ、Ｎバスバー４０Ｎ及びＣバスバー４０Ｃをラミネート構成等で比較的簡単に形成することができる。したがって、Ｐバスバー４０Ｐ，Ｃバスバー４０Ｃ間及びＮバスバー４０Ｎ，Ｃバスバー４０Ｃ間において互いに電磁界の影響を強く受ける位置関係の配置を比較的容易に実現することができる効果を奏する。
【０１９９】
さらに、実施の形態１の電力変換装置の上記分離混合配置において、第１の列を構成するモジュール装置群２００ＡＢ１と、第２の列を構成するモジュール装置群２００ＡＢ２との間の列間領域に、４つのパワー半導体モジュール装置１００Ａ及び１００Ｂ第３の外部端子である一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の全てを配置している。
【０２００】
このため、実施の形態１の電力変換装置は、上記列間領域内に設けられる第１の中間点用電流経路となるＭ１バスバー４０Ｍ１によって、４つのパワー半導体モジュール装置１００Ａのコレクタ・エミッタ端子Ｃ２Ｅ１間の共通に電気的に接続する第１の中間点共通接続構成を行うことができる。同様にして、上記列間領域に設けられる第２の中間点用電流経路となるＭ２バスバー４０Ｍ２によって、４つのパワー半導体モジュール装置１００Ｂのコレクタ・エミッタ端子Ｃ２Ｅ１を共通に電気的に接続する第２の中間点共通接続構成を比較的簡単に行うことができる。
【０２０１】
図２０は実施の形態１の第１の中間点共通接続構成を模式的に示す回路図である。同図に示すように、４つのパワー半導体モジュール装置１００Ａのコレクタ・エミッタ端子Ｃ２Ｅ１端子間をＭ１バスバー４０Ｍ１により共通に接続することにより第１の中間点共通接続構成を比較的簡単に実現している。なお、第２の中間点共通接続構成も、同様にして、比較的簡単に実現することができる。
【０２０２】
その結果、実施の形態１の電力変換装置は、上述した第１及び第２の中間点共通接続構成によって、４つのパワー半導体モジュール装置１００Ａ間の電流アンバランス、及び４つのパワー半導体モジュール装置１００Ｂ間の電流アンバランスを抑制することができる。
【０２０３】
また、実施の形態１の電力変換装置は、４つのパワー半導体モジュール装置１００Ｃに関し、４つのパワー半導体モジュール装置１００Ａ及び１００Ｂと混在させない、非混在配置を採用している。
【０２０４】
その結果、実施の形態１の電力変換装置は、比較的簡単な配置構成で、かつ電流バランスの良いインバータ回路を有することができる。
【０２０５】
実施の形態１の電力変換装置は、一方のコレクタ・エミッタ端子Ｃ２Ｅ１と他方のコレクタ・エミッタ端子Ｃ２Ｅ１とを有する。このため、４つのパワー半導体モジュール装置１００Ａの一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つの端子をＭ１バスバー４０Ｍ１に共通に電気的に接続することにより、第１の中間点共通接続構成を実現することができる。同様にして、４つのパワー半導体モジュール装置１００Ｂの一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１うち少なくとも一つの端子を共通にＭ２バスバー４０Ｍ２に電気的に接続することにより、第２の中間点共通接続構成を実現することができる。
【０２０６】
その結果、本願発明の電力変換装置は、比較的簡単に第１及び第２の中間点共通接続構成を実現することによって、複数の第１の半導体モジュール間の電流アンバランス、及び複数の第２の半導体モジュール間の電流アンバランスを抑制することができる。
【０２０７】
さらに、実施の形態１の電力変換装置では、バスバーの積層構造は、バスバー４５において最大で３層の積層構造ととなり、図２６で示した従来技術よりも簡素に回路インダクタンスが小さい３レベルＩタイプのインバータ回路を有することができる。
【０２０８】
（その他）
なお、図１１で示す実施の形態１において、モジュール装置群２００ＡＢ１及び２００ＡＢ２の２列に、４つのパワー半導体モジュール装置１００Ａと４つのパワー半導体モジュール装置１００Ｂとを混在配置したが、他の混合配置も考えられる。
【０２０９】
図１１で示す例では、モジュール装置群２００ＡＢ１とモジュール装置群２００ＡＢ２との間でも、左列１番目Ｌｉ（ｉ＝１〜４のいずれか）と右列１番目Ｒｉとの関係において、一方がパワー半導体モジュール装置１００Ａ、他方がパワー半導体モジュール装置１００Ｂとなるように配置した。すなわち、モジュール装置群２００ＡＢ１，２００ＡＢ２間でもパワー半導体モジュール装置１００Ａとパワー半導体モジュール装置１００Ｂとが交互になるように配置した。
【０２１０】
この混合配置以外に、左列１番目Ｌｉ（ｉ＝１〜４のいずれか）と右列１番目Ｒｉとの関係において、共にパワー半導体モジュール装置１００Ａあるいは、共にパワー半導体モジュール装置１００Ｂとなるように配置しても良い。すなわち、モジュール装置群２００ＡＢ１，２００ＡＢ２間で左右対称になるように、パワー半導体モジュール装置１００Ａ及び１００Ｂを配置しても良く、同様の効果が得られる。
【０２１１】
また、図１１において、モジュール装置群２００ＡＢ１とモジュール装置群２００ＡＢ２とを入れ替えて構成しても、同様の効果が得られる。この場合、モジュール装置群２００ＡＢ１及び２００ＡＢ２それぞれで個別にバスバー４６に相当するバスバーを設けることを想定している。
【０２１２】
但し、この場合には、並列接続している４つのパワー半導体モジュール装置１００Ａの中間接続端子Ｍ１及び４つのパワー半導体モジュール装置１００Ｂの中間接続端子Ｍ２が全てバスバー４６側になるように揃えている効果を消失するため、電流バランスは多少崩れやすい傾向が考えられる。
【０２１３】
図１１に示す実施の形態１では、出力電位端子ＡＣに接続され、Ｐａｒｔ−Ｃとなる４つのパワー半導体モジュール装置１００Ｃのみは、モジュール装置群２００Ｃ内にまとめて配置している。
【０２１４】
一方、４つのパワー半導体モジュール装置１００Ｃもパワー半導体モジュール装置１００Ａ及びパワー半導体モジュール装置１００Ｂと混在して、パワー半導体モジュール装置１００Ａ、１００Ｂ及び１００が共に混合しつつ交互に配置しても類似の効果が得られる。
【０２１５】
すなわち、一単位のパワー半導体モジュール装置１００Ａと一単位のパワー半導体モジュール装置１００Ｂとが交互に配置される際、パワー半導体モジュール装置１００Ａ及び１００Ｂ間の一部にパワー半導体モジュール装置１００Ｃを混合配置しても良い。但し、この場合には、出力電位端子ＡＣの接続の容易性を欠く恐れがある。
【０２１６】
パワー半導体モジュール装置１００Ａ〜１００Ｃそれぞれの内部構成は、図６に示すパワー半導体モジュール装置１００のように、図中左側の一方側面にコレクタ端子Ｃ１及びエミッタ端子Ｅ２を設け、一方側面に対向する反対側の他方側面に一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１を配置した端子構成を採用している。
【０２１７】
しかしながら、上記端子構成に限ったものではなく、別の形状、別の端子構成でも同様な効果を得ることができる。ただし、Ｐバスバー４０Ｐ、Ｎバスバー４０Ｎ及びＣバスバー４０Ｃをラミネート構成等で比較的簡単に形成する効果を得るためには、パワー半導体モジュール装置１００Ａ及び１００Ｂの同一側面にコレクタ端子Ｃ１及びエミッタ端子Ｅ２を設けることが望ましい。
【０２１８】
図６では一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１を有する端子構成であるが、一単位のコレクタ・エミッタ端子Ｃ２Ｅ１を有する端子構成を採用しても、本実施の形態の効果を奏することができる。但し、コレクタ・エミッタ端子Ｃ２Ｅ１を２つ有する形状の方が並列接続しやすく、その際の回路インダクタンスを小さくする効果を得やすい。
【０２１９】
また、実施の形態１では、パワー半導体モジュール装置１００Ａ〜１００Ｃ内の回路構成として、図３に示すパワー半導体モジュール１０１のように、逆接続のダイオードＤｉ１及びＤｉ２を有するトランジスタＴｒ１及びＴｒ２が２つ直列接続されている回路構成を採用した。
【０２２０】
パワー半導体モジュール装置１００Ａ〜１００Ｃとして他の回路構成を採用することも可能である。例えば、パワー半導体モジュール装置１００Ａとして図４で示すパワー半導体モジュール１０２の回路構成を採用しても良く、パワー半導体モジュール装置１００Ｃとして図５で示すパワー半導体モジュール１０３の回路構成を採用しても良い。
【０２２１】
図２１は他の２ｉｎ１構成のパワー半導体モジュール１０４の内部構成を示す説明図である。
【０２２２】
パワー半導体モジュール１０４は内部に、第１及び第２のモジュール内スイッチング素子であるトランジスタＴｒ１及びＴｒ２と、第１及び第２のモジュール内ダイオードであるダイオードＤｉ１及びＤｉ２を有している。さらに、パワー半導体モジュール１０４はダイオードＤｉ３を有しており、ダイオードＤｉ３のアノードにコレクタ・エミッタ端子Ｃ２Ｅ１が接続され、カソードがトランジスタＴｒ１及びＴｒ２間のノードＮ１に接続される。また、トランジスタＴｒ２のエミッタ及びダイオードＤｉ２のアノードがエミッタ端子Ｅ２に接続されている。なお、他の構成は図３で示したパワー半導体モジュール１０１と同様である。
【０２２３】
図２２は他の２ｉｎ１構成のパワー半導体モジュール１０５の内部構成を示す説明図である。
【０２２４】
パワー半導体モジュール１０５は内部に、第１及び第２のモジュール内スイッチング素子であるトランジスタＴｒ１及びＴｒ２と、第１及び第２のモジュール内ダイオードであるダイオードＤｉ１及びＤｉ２を有している。さらに、パワー半導体モジュール１０５はダイオードＤｉ４を有しており、ダイオードＤｉ４のカソードにコレクタ・エミッタ端子Ｃ２Ｅ１が接続され、アノードがトランジスタＴｒ１及びＴｒ２間のノードＮ１に接続される。また、トランジスタＴｒ２のエミッタ及びダイオードＤｉ２のアノードがエミッタ端子Ｅ２に接続され。なお、他の構成は図３で示したパワー半導体モジュール１０１と同様である。
【０２２５】
上述したパワー半導体モジュール１０４あるいは１０５の回路構成を実施の形態１のパワー半導体モジュール装置１００Ａ〜１００Ｃの回路構成として採用しても良い。例えば、パワー半導体モジュール装置１００Ａとして図２１で示すパワー半導体モジュール１０４の回路構成を用い、パワー半導体モジュール装置１００Ｂとして図２２で示すパワー半導体モジュール１０５を用いる回路構成を変形例として採用しても良い。
【０２２６】
上記変形例では、パワー半導体モジュール１０４のエミッタ端子Ｅ２とパワー半導体モジュール１０５のコレクタ端子Ｃ１とを電気的に接続し、かつ、パワー半導体モジュール１０４のコレクタ・エミッタ端子Ｃ２Ｅ１とパワー半導体モジュール１０５のコレクタ・エミッタ端子Ｃ２Ｅ１とを電気的に接続することにより、図１で示すインバータ回路を実現することができる。
【０２２７】
上記変形例において図１１と類似の配置構造を実現する場合、４つのパワー半導体モジュール装置１００Ａ及び１００Ｂを以下のように配置することが望ましい。
【０２２８】
モジュール装置群２００ＡＢ１及び２００ＡＢ２内の配置において、各々がパワー半導体モジュール１０４を有する４つのパワー半導体モジュール装置１００Ａのコレクタ端子Ｃ１及びコレクタ・エミッタ端子Ｃ２Ｅ１を同一側面してバスバー部分領域４５ａあるいはバスバー部分領域４５ｂに配置し、エミッタ端子Ｅ２をバスバー４６側に配置する。
【０２２９】
モジュール装置群２００ＡＢ１及び２００ＡＢ２内の配置において、各々がパワー半導体モジュール１０５を有する４つのパワー半導体モジュール装置１００Ｂのエミッタ端子Ｅ２及びコレクタ・エミッタ端子Ｃ２Ｅ１を同一側面してバスバー部分領域４５ａあるいはバスバー部分領域４５ｂに配置し、コレクタ端子Ｃ１をバスバー４６側に配置する。
【０２３０】
なお、上記変形例において、４つのパワー半導体モジュール装置１００Ａそれぞれの回路素子群に対し、インバータ回路６０におけるトランジスタＱ２及びダイオードＤ２がさらに割り当てられ、４つのパワー半導体モジュール装置１００Ｂはそれぞれの回路素子群に対し、インバータ回路６０におけるトランジスタＱ３及びダイオードＤ３がさらに割り当てられる。
【０２３１】
したがって、パワー半導体モジュール装置１００Ａ及び１００Ｂの組み合わせにより、図１で示すインバータ回路を構成することができるため、Ｐａｒｔ−Ｃを担当するパワー半導体モジュール装置１００Ｃが不要となる。
【０２３２】
このように実施の形態１の変形例では、パワー半導体モジュール１０４を採用した４つのパワー半導体モジュール装置１００Ａと、パワー半導体モジュール１０５を採用した４つのパワー半導体モジュール装置１００Ｂとの組み合わせにより、パワー半導体モジュール装置１００Ｃを不要にしてインバータ回路を構成することができる。
【０２３３】
その結果、電力変換装置の上記変形例は、２種類のパワー半導体モジュール装置１００Ａ及び１００Ｂを用いてコンパクトにインバータ回路を構成することができる。
【０２３４】
図１１で示した実施の形態１では、パワー半導体モジュール装置１００Ａ〜１００Ｃそれぞれを４並列接続する例を示して説明したが、もちろん、２並列や３並列、或いはそれ以外の並列数の場合でも同様に本発明を適用して効果を得ることができる。
【０２３５】
＜実施の形態２＞
上述した実施の形態１では、４つのパワー半導体モジュール装置１００Ａと、４つのパワー半導体モジュール装置１００Ｂとを混在配置する際、モジュール装置群２００ＡＢ１とモジュール装置群２００ＡＢ２との２列配置を採用した。実施の形態２では、４つのパワー半導体モジュール装置１００Ａ及び４つのパワー半導体モジュール装置１００Ｂを１列に配置する構成を採用する。
【０２３６】
図２３は図６で示したパワー半導体モジュール装置１００を用いて４並列構成で実現した場合の電力変換装置における、実施の形態２の平面構成を示す説明図である。
【０２３７】
図２３で示す電力変換装置と等価な回路構成は第１及び第２の比較技術並びに図１１で示す実施の形態１と同様に図９で示す構成となる。
【０２３８】
図２３において、４つのパワー半導体モジュール装置１００Ａ、４つのパワー半導体モジュール装置１００Ｂ及び４つのパワー半導体モジュール装置１００Ｃはそれぞれ図６で示すパワー半導体モジュール装置１００と同一構成である。
【０２３９】
４つのパワー半導体モジュール装置１００Ａはそれぞれ図７で示す部分回路部２０Ａに割り当てられる。４つのパワー半導体モジュール装置１００Ｂはそれぞれ図７で示す部分回路部２０Ｂに割り当てられる。
【０２４０】
図２３に示すように、後述するバスバー４７及び４８間の領域に配置されるモジュール装置群２００ＡＢ内に、４つのパワー半導体モジュール装置１００Ａと４のパワー半導体モジュール装置１００Ｂとが一単位毎に図中上下方向に交互に配置される。すなわち、モジュール装置群２００ＡＢにおいて、左列１番目Ｌ１、左列３番目Ｌ３、左列５番目Ｌ５及び左列７番目Ｌ７がパワー半導体モジュール装置１００Ａ、左列２番目Ｌ２、左列４番目Ｌ４、左列６番目Ｌ６及び左列８番目Ｌ８がパワー半導体モジュール装置１００Ｂになるように配置される。
【０２４１】
このように、実施の形態２の電力変換装置は、モジュール装置群２００ＡＢ内に４つのパワー半導体モジュール装置１００Ａ及び１００Ｂを交互に混在させる一列混合配置を採用している。
【０２４２】
なお、モジュール装置群２００ＡＢ内では４つのパワー半導体モジュール装置１００Ａ及び４つのパワー半導体モジュール装置１００Ｂは共にコレクタ端子Ｃ１及びエミッタ端子Ｅ２を有する第１側面が図中左側に配置される。
【０２４３】
一方、４つのパワー半導体モジュール装置１００Ｃはそれぞれ図７で示す部分回路部２０Ｃに割り当てられる。バスバー４８の右側に位置するモジュール装置群２００Ｃ内に、４つのパワー半導体モジュール装置１００Ｃが図中上下方向に沿ってまとまって配置される。すなわち、右列１番目Ｒ１〜右列４番目Ｒ４にかけて４つのパワー半導体モジュール装置１００Ｃが１列に配置される。
【０２４４】
したがって、コレクタ端子Ｃ１を中間接続端子Ｍ１に、エミッタ端子Ｅ２を中間接続端子Ｍ２に、一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つを出力電位端子ＡＣに電気的に接続する必要がある。
【０２４５】
なお、モジュール装置群２００Ｃ内では４つパワー半導体モジュール装置１００Ｃはコレクタ端子Ｃ１及びエミッタ端子Ｅ２を有する第１側面が図中左側に配置される。
【０２４６】
このように、実施の形態２の電力変換装置は、モジュール装置群２００ＡＢ内に４つのパワー半導体モジュール装置１００Ａと４つのパワー半導体モジュール装置１００Ｂが混在配置される。
【０２４７】
そして、Ｐａｒｔ−Ａを担当する４つのパワー半導体モジュール装置１００Ａ及びＰａｒｔ−Ｂを担当する４つのパワー半導体モジュール装置１００Ｂ間において、一単位のパワー半導体モジュール装置１００Ａと一単位のパワー半導体モジュール装置１００Ｂが図中上下方向に沿って交互に配置されるように混合配置したことを特徴とする。
【０２４８】
４つのパワー半導体モジュール装置１００Ａそれぞれは、コレクタ端子Ｃ１を電位端子Ｐに、エミッタ端子Ｅ２を電位端子Ｃに、一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つを中間接続端子Ｍ１に電気的に接続する必要がある。
【０２４９】
一方、４つのパワー半導体モジュール装置１００Ｂそれぞれは、コレクタ端子Ｃ１を電位端子Ｃに、エミッタ端子Ｅ２を電位端子Ｎに、一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つを中間接続端子Ｍ２に電気的に接続する必要がある。
【０２５０】
そして、モジュール装置群２００ＡＢとモジュール装置群２００Ｃとの間にバスバー４８が設けられる。
【０２５１】
さらに、モジュール装置群２００ＡＢの図中左側の領域から下方で屈折してモジュール装置群２００ＡＢ及びバスバー４８の図中下方に延在し、上方に屈折して最終的に端部がバスバー４８の右側に位置するバスバー４７が設けられる。バスバー４７の端部領域に平面視重複してバンクキャパシタ１６及び１７が設けられる。なお、バスバー４７とバンクキャパシタ１６及び１７とは異なる形成高さに形成される。
【０２５２】
バスバー４７は図９で示すＰバスバー４０Ｐ、Ｃバスバー４０Ｃ及びＮバスバー４０Ｎの３層構造で実現され、例えば、Ｐバスバー４０Ｐ上に絶縁層を介してＣバスバー４０Ｃを配置し、Ｃバスバー４０Ｃ上に絶縁層を介してＮバスバー４０Ｎを配置することにより実現される。
【０２５３】
なお、バスバー４７において、Ｐバスバー４０Ｐ、Ｃバスバー４０Ｃ及びＮバスバー４０Ｎはラミネート構成により平面視重複して積層しても、平面視重複することなく平面視分離して積層してもよい。
【０２５４】
そして、Ｐバスバー４０Ｐは４つのパワー半導体モジュール装置１００Ａのコレクタ端子Ｃ１に電気的に接続され、Ｃバスバー４０Ｃは４つのパワー半導体モジュール装置１００Ａのエミッタ端子Ｅ２及び４つのパワー半導体モジュール装置１００Ｂのコレクタ端子Ｃ１に電気的に接続され、Ｎバスバー４０Ｎは４つのパワー半導体モジュール装置１００Ｂのエミッタ端子Ｅ２に電気的に接続される。
【０２５５】
バスバー４８は図９で示すＭ１バスバー４０Ｍ１及びＭ２バスバー４０Ｍ２の２層構造で実現され、例えば、Ｍ１バスバー４０Ｍ１上に絶縁層を介してＭ２バスバー４０Ｍ２を配置することにより実現される。Ｍ１バスバー４０Ｍ１及びＭ２バスバー４０Ｍ２はラミネート構成により平面視重複して積層しても、平面視重複することなく平面視分離して積層してもよい。
【０２５６】
そして、Ｍ１バスバー４０Ｍ１は４つのパワー半導体モジュール装置１００Ａの一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つに電気的に接続され、かつ、４つのパワー半導体モジュール装置１００Ｃのコレクタ端子Ｃ１に電気的に接続される。
【０２５７】
Ｍ２バスバー４０Ｍ２は４つのパワー半導体モジュール装置１００Ｂの一方及び他方のコレクタ・エミッタ端子Ｃ２Ｅ１の少なくとも一つに電気的に接続され、かつ、４つのパワー半導体モジュール装置１００Ｃのエミッタ端子Ｅ２に電気的に接続される。
【０２５８】
実施の形態２の電力変換装置においても、モジュール装置群２００ＡＢ１及び２００ＡＢ２の２列配置の効果以外の効果を、実施の形態１と同様に発揮することができる。ただし、パワー半導体モジュール装置１００Ａ，１００Ｃ間は離れているので第２のキャンセリング効果ＣＥ２はあまり期待できない。
【０２５９】
したがって、実施の形態２の電力変換装置によって、トランジスタＱ１〜Ｑ４のスイッチングに伴う電流変化（ｄｉ／ｄｔ）が生じる電流ループにおける回路インダクタンスを小さくしたインバータ回路を実現し、それに伴い、スイッチング動作に伴うサージ電圧の抑制、システムの運転範囲の拡大、スナバ回路レスやスナバ回路の小型化の実現、装置の小型化、低コスト化、装置の低損失化・高効率化等の効果を発揮することができる。
【０２６０】
さらに、実施の形態２の電力変換装置は、４つのパワー半導体モジュール装置１００Ａ及び１００Ｂの一列混合配置を採用しているため、バスバー４７を長手方向に細長い形状にして、幅方向の長さが短い形状の構造を呈することができる。
【０２６１】
実施の形態２においても、実施の形態１と同様、パワー半導体モジュール装置１００の回路構成、端子配置等の変形は勿論可能である。
【０２６２】
また、図２３で示す実施の形態２では、パワー半導体モジュール装置１００Ａ〜１００Ｃをそれぞれ４並列接続する場合を例に挙げた。しかしながら、図２３では図示はしないが、２並列接続やその他の数の並列接続時にも同様の考え方により、本発明を適用し、同様の効果を得ることができる。
【０２６３】
＜実施の形態３＞
図２４は実施の形態３であるアプリケーションシステムを示す説明図である。同図に示すように、アプリケーションシステム３００内に電力変換装置４００を有している。電力変換装置４００の具体的構成として図１１で示した実施の形態１の電力変換装置、あるいは図２３で示した実施の形態２の電力変換装置が該当する。
【０２６４】
実施の形態３のアプリケーションシステム３００は、内部に電力変換装置４００を有することにより、内部の電力変換装置４００に関し、回路インダクタンスが小さく、スナバ回路レス、小型かつ低コスト、低損失で、運転範囲を拡大するという効果を奏する。
【０２６５】
（第１の態様）
アプリケーションシステム３００の第１の態様として、太陽光パワーコンディショナーシステムを構成する態様がある。太陽光パワーコンディショナーシステムにおいて、電力変換装置４００は太陽光パネルから得られる直流電圧を交流電圧に変換する装置として用いられ、電力変換装置４００より得られた交流電圧は電力系統に供給される。
【０２６６】
実施の形態３の第１の態様により、回路インダクタンスが小さく、スナバ回路レス、小型かつ低コスト、低損失で、運転範囲を拡大した太陽光パワーコンディショナーシステムを実現できる。
【０２６７】
（第２の態様）
アプリケーションシステム３００の第２の態様として、蓄電システムを構成する態様がある。蓄電システムにおいて、電力変換装置４００は蓄電池から得られる直流電圧を交流電圧に変換する装置として用いられ、電力変換装置４００より得られた交流電圧は電力系統や電力負荷に供給される。
【０２６８】
実施の形態３の第２の態様により、回路インダクタンスが小さく、スナバ回路レス、小型かつ低コスト、低損失で、運転範囲を拡大した蓄電システムを実現できる。
【０２６９】
（第３の態様）
アプリケーションシステム３００の第３の態様として、無停電電源システムを構成する態様がある。無停電電源システムにおいて、電力変換装置４００は無停電電源装置内の蓄電池から得られる直流電圧を交流電圧に変換する装置として用いられ、電力変換装置４００より得られた交流電圧は電力系統や電力負荷に供給される。
【０２７０】
実施の形態３の第３の態様により、回路インダクタンスが小さく、スナバ回路レス、小型かつ低コスト、低損失で、運転範囲を拡大した無停電電源システムを実現できる。
【０２７１】
（第４の態様）
アプリケーションシステム３００の第４の態様として、風力発電システムを構成する態様がある。風力発電システムにおいて、電力変換装置４００は風車発電器より生成された交流電圧を直流電圧に変換するロータコンバータ、あるいはロータコンバータと電力系統との間に設けられるグリットインバータとして用いられる。
【０２７２】
実施の形態３の第４の態様により、回路インダクタンスが小さく、スナバ回路レス、小型かつ低コスト、低損失で、運転範囲を拡大した風力発電システムを実現できる。
【０２７３】
（第５の態様）
アプリケーションシステム３００の第５の態様として、モータ駆動システムを構成する態様がある。モータ駆動システムにおいて、電力変換装置４００は直流電圧を交流電圧に変換する装置として用いられ、電力変換装置４００より得られた交流電圧はモータに供給される。
【０２７４】
実施の形態３の第５の態様により、回路インダクタンスが小さく、スナバ回路レス、小型かつ低コスト、低損失で、運転範囲を拡大したモータ駆動システムを実現できる。
【０２７５】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【符号の説明】
【０２７６】
２０Ａ〜２０Ｃ  部分回路部、４１〜４８  バスバー、１００，１００Ａ〜１００Ｃ  パワー半導体モジュール装置、１０１〜１０５  パワー半導体モジュール、Ｄ１〜Ｄ６，Ｄｉ１〜Ｄｉ４  ダイオード、Ｑ１〜Ｑ６，Ｔｒ１，Ｔｒ２  トランジスタ。
【図１】
2018133869.tif 000003
【図２】
2018133869.tif 000004
【図３】
2018133869.tif 000005
【図４】
2018133869.tif 000006
【図５】
2018133869.tif 000007
【図６】
2018133869.tif 000008
【図７】
2018133869.tif 000009
【図８】
2018133869.tif 000010
【図９】
2018133869.tif 000011
【図１０】
2018133869.tif 000012
【図１１】
2018133869.tif 000013
【図１２】
2018133869.tif 000014
【図１３】
2018133869.tif 000015
【図１４】
2018133869.tif 000016
【図１５】
2018133869.tif 000017
【図１６】
2018133869.tif 000018
【図１７】
2018133869.tif 000019
【図１８】
2018133869.tif 000020
【図１９】
2018133869.tif 000021
【図２０】
2018133869.tif 000022
【図２１】
2018133869.tif 000023
【図２２】
2018133869.tif 000024
【図２３】
2018133869.tif 000025
【図２４】
2018133869.tif 000026
【図２５】
2018133869.tif 000027
【図２６】
2018133869.tif 000028
【図２７】
2018133869.tif 000029
【図２８】
2018133869.tif 000030