(57)【要約】【課題】  液晶表示装置において、シャットダウン時に放電時に全てのゲート配線をＨｉｇｈ状態に一定時間維持するための電圧を確保する方法を提供する。【解決手段】  ゲートドライバ５と、ソース配線９を駆動するソースドライバ４と、電源生成部２とを具備し、その電源生成部に入力する入力電源電圧１１が所定の電圧以下に降下すると電圧降下信号１４を内部生成し、複数の放電用トランジスタ１０からなり、前記ソース配線の電位を放電するソース線放電回路２３において、前記電圧降下信号に応じて前記放電用トランジスタをＯＮさせて全ての前記ソース配線と放電用ドレイン配線６を導通状態とし、液晶表示パネル１内の残留電荷を、前記放電用ドレイン配線を介して放電させて、前記残留電荷を前記電源生成部のゲート配線ＯＮ電圧１２の電圧生成回路に電荷回収するようにした。【選択図】  図１
2018180414.tif 000002
【特許請求の範囲】
【請求項１】
複数のゲート配線および複数のソース配線とで囲まれる複数の画素電極がマトリクス状に配置され、前記画素電極に接続された複数の画素トランジスタを前記ゲート配線により供給されるゲート選択信号によって導通制御し、前記画素トランジスタを介して前記ソース配線により供給される画素書き込み電圧を、前記画素電極とその画素電極に対向して配置された対向電極との間に供給するようにした構成したマトリクス基板と、該マトリクス基板に液晶層を挟持するよう対向配置された対向基板とからなる液晶表示パネルと、前記ゲート配線に前記ゲート選択信号を供給するゲート配線制御回路と、前記ソース配線に前記画素書き込み電圧を供給するソース配線駆動回路と、前記ゲート配線制御回路と前記ソース配線駆動回路と前記対向電極の駆動電圧生成回路に電源電圧を供給する電源生成部とを具備する液晶表示装置において、
前記電源生成部に入力する入力電源電圧が所定の電圧以下に降下すると電圧降下信号を出力する電圧降下検出回路と、
複数の放電用トランジスタからなり、前記ソース配線の電位を放電するソース線放電回路と、
前記電圧降下信号に応じて前記放電用トランジスタのＯＮ／ＯＦＦを制御する放電制御信号を生成する放電制御信号生成回路を備え、
前記ソース線放電回路は、前記放電制御信号に応じて、前記放電用トランジスタをＯＮさせて全ての前記ソース配線と放電用ドレイン配線を導通状態とし、
前記液晶表示パネル内の残留電荷を、前記放電用ドレイン配線を介して放電させ、
前記残留電荷を前記電源生成部内のゲート配線ＯＮ電源の電圧生成回路に電荷回収するようにしたことを特徴とする液晶表示装置。
【請求項２】
請求項１の液晶表示装置であって、
前記電圧降下検出回路が前記入力電源電圧の電圧降下を検出すると、前記対向電極の残留電荷を前記電源生成部の前記ゲート配線ＯＮ電源の電圧生成回路に電荷回収するようにしたことを特徴とする液晶表示装置。
【請求項３】
請求項１または２の液晶表示装置であって、
前記電圧降下検出回路が前記ソース配線駆動回路に含まれた液晶表示装置。
【請求項４】
請求項１または２の液晶表示装置であって、
前記電圧降下検出回路が前記ゲート配線駆動回路に含まれた液晶表示装置。
【請求項５】
前記画素トランジスタが酸化物半導体ＴＦＴから構成される請求項１から４のいずれか一項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示装置の電源停止時の残像現象や表示焼付き防止に関する。
【背景技術】
【０００２】
液晶表示装置は、表示パネル内の対向電極と画素電極間にかかる電圧の強弱により、その間で挟持されている液晶層の偏光作用を用いて階調表示制御を行っている。その電圧は、対向電圧生成を伴う電源生成部や、入力信号によって画素電極への印加電圧を決めるソース配線駆動回路（以後、「ソースドライバ」と称する）や、画素電極への印加電圧を与える際のスイッチとして機能する薄膜トランジスタ（以降、ＴＦＴと称する）や、ＴＦＴをＯＮ/ＯＦＦ制御するゲート配線制御回路（以後、「ゲートドライバ」と称する）によって制御される。
【０００３】
液晶表示装置の表示部である液晶表示パネルは、液晶層にかかる電圧によって階調表現をしているが、一定時間同極性電位を印加し続けると所望の偏光作用ができなくなり、入力画像が切り替わったときにもそれまでの画像が残って見える「焼き付き」と言われる現象が発生する。通常これを解消するため、６０Ｈｚ程度の周期で印加電圧の極性を切り替えている。通常動作時はこのように印加電圧の極性切り替え動作で焼きつきが防止できるが、システムの電源停止（シャットダウンとも言う）時にはＴＦＴのＯＦＦリーク特性により、残留電荷が緩やかに放電され、「残像現象」と呼ばれる表示上の事象が発生する。
【０００４】
さらに近年では酸化物半導体を利用したＴＦＴなどによりＯＦＦリーク特性が向上し、ＴＦＴがＯＦＦ状態（非導通状態）時に電荷が抜けにくくなった。画素電極の印加電圧が残ったままになると最終画像がそのまま残るという残像現象が発生すると共に、次の電源立ち上げ時に上述した焼きつきが発生してしまう。
【０００５】
これを解決するためシステム停止時には入力信号の有無を判断し、表示パネル内の残留電荷を放電する回路を取り入れるなどの対策が周知であるが、入力信号と電源が通常入力状態から入力コネクタを抜く、など定常動作から突然電源をＯＦＦするときは上記残留電荷が放電されず、残像現象や焼き付きが発生する。
【０００６】
また、特許文献１では電源停止時の放電方法が記載されているが、放電動作を行うためのロジック回路を動作させるための仕組みとしてアナログ電源を電圧レギュレータで降圧してロジック電源に用いるようになっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１５−２１０２９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、放電時にゲート配線を全てＯＮさせるための電源確保の方法について不明であるため、ロジック動作が確保されたとしてもパネル内のＴＦＴを全てＯＮさせる電源確保の方法が明確でなく、放電が完全に成されるか不確かであり、残像現象や表示焼付きの原因となる可能性がある。
【課題を解決するための手段】
【０００９】
この発明に係る液晶表示装置の態様は、複数のゲート配線および複数のソース配線とで囲まれる複数の画素電極がマトリクス状に配置され、前記画素電極に接続された複数の画素トランジスタを前記ゲート配線により供給されるゲート選択信号によって導通制御し、前記画素トランジスタを介して前記ソース配線により供給される画素書き込み電圧を、前記画素電極とその画素電極に対向して配置された対向電極との間に供給するようにした構成したマトリクス基板と、該マトリクス基板に液晶層を挟持するよう対向配置された対向基板とからなる液晶表示パネルと、前記ゲート配線に前記ゲート選択信号を供給するゲートドライバと、前記ソース配線に前記画素書き込み電圧を供給するソースドライバと、前記ゲートドライバと前記ソースドライバと前記対向電極の駆動電圧生成回路に電源電圧を供給する電源生成部とを具備する液晶表示装置において、  前記電源生成部に入力する入力電源電圧が所定の電圧以下に降下すると電圧降下信号を出力する電圧降下検出回路と、  複数の放電用トランジスタからなり、前記ソース配線の電位を放電するソース線放電回路と、  前記電圧降下信号に応じて前記放電用トランジスタのＯＮ／ＯＦＦを制御する放電制御信号を生成する放電制御信号生成回路を備え、  前記ソース線放電回路は、前記放電制御信号に応じて、前記放電用トランジスタをＯＮさせて全ての前記ソース配線と放電用ドレイン配線を導通状態とし、  前記液晶表示パネル内の残留電荷を、前記放電用ドレイン配線を介して放電させ、  前記残留電荷を前記電源生成部内のゲート配線ＯＮ電源の電圧生成回路に電荷回収するようにしたことを特徴とする。
【発明の効果】
【００１０】
液晶表示装置において、電源停止時にパネル内電荷を有効的に用いて、画素に溜まった電荷を早期に放電させ、残像現象や表示焼付きを低減する。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る液晶表示装置の構成を表すブロック図である。
【図２】シャットダウン時のソース線放電回路に係る信号のタイミングチャートである。
【図３】実施の形態２に係る液晶表示装置の構成を表すブロック図である。
【図４】図３中のＶＣＯＭ配線のシャットダウン時における信号波形のタイミングチャートである。
【図５】実施の形態３に係る液晶表示装置の構成を表すブロック図である。
【図６】図５中のソースドライバの検出信号出力ポート構成例である。
【図７】実施の形態４に係る液晶表示装置の構成を表すブロック図である。
【図８】図１の電源生成部の構成図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
本発明の実施の形態ついて以下に図面を参照して説明する。以下の説明は、本発明の好適な実施の形態を示すものであって、本発明の範囲が以下の実施の形態に限定されるものではない。以下の説明において、同一の符号が付されたものは実質的に同様の内容を示している。
【００１３】
図１は本実施の形態１に係る液晶表示装置の構成を表すブロック図である。図１おいて、液晶表示装置１００は、複数の表示用ゲート配線８および複数の表示用ソース配線９とで囲まれる複数の表示用画素電極（非図示）が行列状に配置され、その画素電極に接続された複数の画素ＴＦＴを前記ゲート配線８により供給されるゲート選択信号によってＯＮ／ＯＦＦ制御し、前記画素ＴＦＴを介して、表示用ソース配線９により供給される画素書き込み電圧を前記画素電極と、この画素電極に対向して配置された対向電極（非図示）との間に供給するようにしたマトリクス基板と、このマトリクス基板に、液晶層を挟持して対向配置された対向基板（非図示）と、前記ゲート配線に前記ゲート選択信号を供給するゲートドライバ５と、前記表示用ソース配線９に前記画素書き込み電圧を供給するソースドライバ４と、これらソースドライバ４とゲートドライバ５に、アナログ電圧（ＶＤＤＡ）、ゲートＯＮ電圧（ＶＧＨ）、ゲートＯＦＦ電圧（ＶＧＬ）などの各種電源を供給する電源生成部２などから構成される。図８に電源生成部２の構成図を示す。
【００１４】
本実施の形態１においては、さらに液晶表示パネル１の中に放電用ドレイン配線６と放電用ゲート配線７と複数の放電用ＴＦＴ１０から成るソース線放電回路２３を設ける。ソース線放電回路２３内の複数の放電用ＴＦＴ１０の各ソース電極はそれぞれ前記複数の表示用ソース配線９に接続され、各ドレイン電極は共通の一本の放電用ドレイン配線６に接続され、各ゲート電極は共通の一本の放電用ゲート配線７に接続されている。
【００１５】
電源生成部２に入力する入力電源１１の電源電圧は、通常３．３Ｖまたは５Ｖが規定電圧であるが、その電圧降下を検出するため入力電源１１が電圧降下検出回路３にも入力している。電圧降下検出回路３は入力電源１１の電圧低下を検出すると、電圧低下検出信号１４を放電用スイッチ１５（第１の放電用スイッチ）、ソースドライバ４およびゲートドライバ５に出力する。放電用スイッチ１５は、電圧低下検出信号１４によって切り換え制御される切換回路（放電制御信号生成回路）であり、電圧低下検出信号１４がＬｏｗのときは、放電用ゲート配線７がゲートＯＦＦ電圧１３に接続され、電圧低下検出信号１４がＨｉｇｈの時は、放電用ゲート配線７がゲートＯＮ電圧１２（ＶＧＨ）に接続される。また、ゲートＯＮ電圧１２およびゲートＯＦＦ電圧１３（ＶＧＬ）は、電源生成部２からゲートドライバ５にも入力され、ゲートドライバ５の出力段用電源となる。対向電極の駆動電位（以後、ＶＣＯＭ駆動電圧と称する）も電源生成部２にて生成され、ＶＣＯＭ配線１７を介してＶＣＯＭ駆動電圧１８が液晶パネル１に供給される。
【００１６】
上述したような構成を採用した本実施の形態１の液晶表示装置１００は、通常表示状態では、入力電源１１が所定の電圧以上であり、電圧低下検出信号１４がＬｏｗとなり、放電用スイッチ１５内の放電用ゲート配線７はゲートＯＦＦ電圧１３に接続され、その結果ソース線放電回路２３内の各放電用ＴＦＴ１０のゲート電極にはＬｏｗの電圧が印加され、各放電用ＴＦＴ１０は全てＯＦＦ状態（非導通状態）である。この場合、液晶パネル１の表示への影響はない。
【００１７】
一方、シャットダウン時は、入力電源１１が降下し、所定の電圧を下回ると、電圧降下検出回路３から出力する電圧低下検出信号１４がＨｉｇｈ状態となり、放電用スイッチ１５内で放電用ゲート配線７がゲートＯＮ電圧１２に接続され、ソース線放電回路２３内の各放電用ＴＦＴ１０のゲート電極にはＨｉｇｈの電圧が印加され、各放電用ＴＦＴ１０は全てＯＮ状態となる。これにより表示用ソース配線９は全て放電用ドレイン配線６と導通状態となる。
【００１８】
このようにゲート配線７の電圧は、ゲートＯＮ電圧１２またはゲートＯＦＦ電圧１３のどちらか択一であり、ソース線放電回路２３の放電機能ＯＮ／ＯＦＦを制御する信号（放電制御信号）である。この放電制御信号が、ソース線放電回路２３内の複数の放電用ＴＦＴ１０のＯＮ／ＯＦＦを制御する。従って、放電用スイッチ１５は、ソース線放電回路２３の放電制御信号生成回路である。
【００１９】
このように入力電源１１の電圧降下を検出した時は、また、電圧低下検出信号１４のＨｉｇｈの状態がゲートドライバ５とソースドライバ４に入力し、先ずゲートドライバ５は表示用ゲート配線８の全出力端子をＨｉｇｈ出力（以後、ＡＬＬ＿ＯＮと称する）となるよう制御する。また同時に電圧低下検出信号１４のＨｉｇｈの状態が入力したソースドライバ４はその全出力をハイ・インピーダンス状態（以後、Ｈｉ-Ｚと称する）となるよう制御し、その結果、全ての表示用ソース配線９がソースドライバ４の出力部から切り離される。この状態で、表示用ゲート配線８の全出力端子がＨｉｇｈであるため、全ての画素ＴＦＴ（非図示）がＯＮ状態（導通状態）となり、液晶パネル１内の全ての表示用画素電極が各表示用ソース配線９と接続される。こうして画素電極（補助容量も含む）から各表示用ソース配線９への放電経路が確保される。
【００２０】
上述したように、入力電源１１の電圧降下を検出によって、液晶パネル１内の全画素電極が、画素ＴＦＴ、表示用ソース配線９および放電用ＴＦＴ１０を介して放電用ドレイン配線６と接続されるため、液晶パネル１内の残留電荷が放電用ドレイン配線６を経由してＧＮＤに放電される。
【００２１】
上述した液晶パネル１内の残留電荷の一連の動作を図２に示す。図２は、シャットダウン時の残像現象対策回路のタイミングチャートである。図中破線より左側が通常動作期間を表し、右側がシャットダウン後のパネル内電荷放電期間の状態を示している。図中の破線のタイミングが、シャットダウンが発生したあとシステム側から液晶表示装置へ入力する入力電源１１の電圧Ｖ１１が漸減して所定の電圧（閾値電圧）Ｖｔｈを下回り、電圧降下検出回路３から電圧低下検出信号１４がＨｉｇｈとなる時点である。
【００２２】
電圧低下検出信号１４がＨｉｇｈとなることにより、ゲートドライバ５の出力電圧Ｖ８（ゲート選択信号）はＡＬＬ＿ＯＮとなり、ソースドライバ４の出力電圧Ｖ９（画素書込み電圧）は出力を停止する。また、放電用ゲート配線７の電圧Ｖ７（放電制御信号）がＨｉｇｈとなることにより、放電用ＴＦＴ１０のＯＮ／ＯＦＦ状態Ｓ１０は、ＯＮ状態となる。その結果、液晶パネル１内の全画素電極が放電用ドレイン配線６と接続されるため、放電用ドレイン配線６の電圧Ｖ６は、一旦電圧が上昇し、その後、放電抵抗やダイオード２２（第１のダイオード）、電荷回収経路１６（第１の電荷回収経路）さらに電源生成部２を経由してパネル内の電荷がＧＮＤに放電されため、ＧＮＤレベルに向かって漸減する波形となる。
【００２３】
また、本実施の形態１では、上述したようにシャットダウンの過渡状態でパネル内電荷を全て放電させるため、放電用ドレイン配線６から得られる放電電荷を、ダイオード２２を介して電源生成部へ回収する電荷回収機能を有する。上述したように、パネル内電荷放電期間の初期状態において、放電用ドレイン配線６の電圧Ｖ６は、一旦電圧が上昇する。図８に示したように、この上昇電圧を逆流防止用のダイオード２２を介して電源生成部２のゲートＯＮ電圧１２生成用のＤＣ／ＤＣコンバータ回路（ＶＧＨ電圧生成回路）の出力段に印加する。こうすることで、ゲートＯＮ電圧１２の電圧を一定期間維持することができ、液晶パネル１内の電荷放電作業を早期に完結させることができる。
【００２４】
さらに、本実施の形態１では、ソース線放電回路２３内の放電用ＴＦＴ１０として、活性層に酸化物半導体ＴＦＴを採用している。酸化物半導体ＴＦＴは、駆動能力が高く、ＯＮ抵抗が低いため、シャットダウン時の放電用ドレイン配線６の電圧Ｖ６の瞬時上昇電圧が高くなり、ゲートＯＮ電圧１２の電圧降下を遅らせることができる。また、放電用ＴＦＴ１０のサイズを小型化することもでき、液晶パネル１の非表示領域の狭小化にも有利である。なお、上記酸化物半導体ＴＦＴには、活性層に、酸化亜鉛（ＺｎＯ）系材料、またはインジウム（Ｉｎ）とガリウム（Ｇａ）と亜鉛（Ｚｎ）と酸素（Ｏ）とを含むＩｎＧａＺｎＯなどの酸化物などが用いられる。
【００２５】
なお、電源生成部２の停止閾値電圧に対して電圧降下検出回路３の閾値電圧Ｖｔｈを高く設定することで電源が動作中にいち早く放電作業を始めることができる。
【００２６】
さらには、電圧降下検出回路３の閾値電圧Ｖｔｈを通常動作時の入力電圧の変動などで電圧降下の誤検出が発生しない電圧に設定することは言うまでもない。
【００２７】
実施の形態２．
図３は、本実施の形態２に係る液晶表示装置の構成を表すブロック図である。本実施の形態２における液晶表示装置の構成は、上述の実施の形態１の構成中の電源生成部２からＶＣＯＭ配線１７への経路中に放電用スイッチ１９（第２の放電用スイッチ）を挿入し、さらに電荷回収経路２０（第２の電荷回収経路）、ダイオード２４（第２のダイオード）、放電抵抗などを追加した構成である。また、電源生成部２からＶＣＯＭ配線１７から放電用スイッチ１９までの配線の電圧がＶＣＯＭ駆動電圧１８となる。それ以外の構成および動作は、上述の実施の形態１と同様であるので、ここでは詳細な説明は省略する。
【００２８】
図３において、通常動作時は電圧降下検出回路３から出力する電圧低下検出信号１４がＬｏｗであるので、ＶＣＯＭ配線１７が放電用スイッチ１９を経由してＶＣＯＭ駆動電圧１８側に接続され、電源生成部２からＶＣＯＭ駆動電圧１８が液晶パネル１に供給さる。次に、シャットダウンにより入力電源１１の電圧が低下して電圧降下検出回路３の閾値電圧Ｖｔｈを下回ると、電圧低下検出信号１４がＨｉｇｈとなり、放電用スイッチ１９がＶＣＯＭ配線１７をＶＣＯＭ駆動電圧１８側から切り離して、ダイオード２４のアノード側に接続し、ＶＣＯＭ配線１７の放電経路が確保される。このときＶＣＯＭ配線１７から得られる電荷を、ダイオード２４を介して電源生成部２へ回収し、ゲートＯＮ電圧１２の電圧降下を遅らせることで放電作業を完結させる。このＶＣＯＭ配線１７から得られる電荷は、液晶パネル１全体で一つの大きな電極と考えられる対向電極の電圧が放電することにより得られる電荷である。従って、電源生成部２へ電荷回収量も多く、この電荷回収によるゲートＯＮ電圧１２の電圧保持効果も高い。
【００２９】
これら一連の動作を図４に示す。同図は、図３中のＶＣＯＭ配線のシャットダウン時における信号波形のタイミングチャートを示したものであり、入力電源１１の電圧Ｖ１１、ゲートドライバ５の出力電圧Ｖ８（ゲート選択信号）、ソースドライバ４の出力電圧Ｖ９（画素書き込み電圧）、放電用ＴＦＴ１０のＯＮ／ＯＦＦ状態Ｓ１０、放電用ドレイン配線６の電圧Ｖ６、放電用ゲート配線７の電圧Ｖ７は、上述の実施の形態１で説明した図２と同様であるので、ここでは説明を省略する。図４に示したように、ＶＣＯＭ配線１７の電圧Ｖ１７は、破線の時点でＶＣＯＭ配線１７がＶＣＯＭ駆動電圧１８から切り離されて、ダイオード２４のアノード側に接続されたことにより、比較的低インピーダンスの放電路が確保され、短時間でＧＮＤレベルに到達する。なお、ダイオード２４のカソード側の電荷回収経路２０は、上述のダイオード２２のカソード側の電荷回収経路１６と同様に、電源生成部２のゲートＯＮ電圧１２生成用のＤＣ／ＤＣコンバータ回路の入力段に印加する。
【００３０】
実施の形態３．
図５は本実施の形態３に係る液晶表示装置の構成を表すブロック図である。図５に図示したように、本実施の形態では図上の右側に配置されたソースドライバ４ａが電圧検出回路３を有し、入力電源１１(ロジック電源)の電圧降下を検出すると外部に電圧検出信号１４を出力するように構成されている。その他の構成は、上述の実施の形態２と同様であるので、詳しい説明は省略する。図５おいて、液晶パネル１に実装された２つのソースドライバ４ａ、４ｂは、両方とも同一のソースドライバであり、２つとも圧降下検出回路３を内蔵している。しかし、本例では、ソースドライバは外部からの設定で電圧降下検出回路３の動作がＯＮ/ＯＦＦできるように構成されており、本実施の形態では右側のソースドライバ４ａだけ電圧降下検出回路３を動作させて電圧低下検出信号１４を制御している。液晶パネル１内の配線の都合で、左側のソースドライバ４ｂ内の電圧降下検出回路３を動作させて電圧低下検出信号１４を制御してもよい。
【００３１】
ソースドライバ４ａに電圧降下検出回路３を内蔵したことにより、液晶表示装置１００内の制御回路基板（非図示）内に電圧降下検出回路３を設ける必要が無くなり、安価な構成で残像現象の改善ができる。
【００３２】
＜変形例＞
図６は、本変形例のおけるソースドライバの検出信号出力ポート構成例である。図６に示したように、ソースドライバ４ａ、４ｂの電圧降下検出信号１４の電圧検出信号出力ポート２１をオープンドレイン出力として、外部でプルアップにするなどして２つのソースドライバの電圧降下検出信号１４間を接続する。その結果、ソースドライバ４ａ，４ｂが両方とも電圧降下を検出した場合に電圧降下検出信号１４がＨｉｇｈとなり、入力電源電圧１１へのノイズ重畳による影響を低下することができる。
【００３３】
実施の形態４．
図７は本実施の形態３に係る液晶表示装置の構成を表すブロック図である。図７に図示したように、本実施の形態では液晶パネル１上に実装されたゲートドライバ５が電圧検出回路３を有し、入力電源１１(ロジック電源)の電圧降下を検出すると外部に電圧検出信号１４を出力するように構成されている。その他の構成は、上述の実施の形態２と同様であるので、詳しい説明は省略する。
【００３４】
ゲートドライバ５に電圧降下検出回路３を内蔵したことにより、液晶表示装置１００内の制御回路基板（非図示）内に電圧降下検出回路３を設ける必要が無くなり、安価な構成で残像現象の改善ができる。
【００３５】
＜変形例＞
上述の実施の形態４の構成の変形例として、放電用スイッチ１５をゲートドライバ５に内蔵した事例を説明する。図７で示されているように、ゲートドライバ５には、ゲートＯＮ電圧１２とゲートＯＦＦ電圧１３が入力しており、ゲートドライバ５に放電用スイッチ１５を内蔵することは容易である。出力として放電用ゲート配線７が増えるだけである。その配線の配置も表示用ゲート配線８と隣接して容易に配置できる。
【００３６】
ゲートドライバ５に放電用スイッチ１５を内蔵したことにより、液晶表示装置１００内の制御回路基板（非図示）内に放電用スイッチ１５を設ける必要が無くなり、さらに安価な構成で残像現象の改善ができる。
【００３７】
実施の形態５．
上述の実施の形態１では、ソース線放電回路２３が酸化物半導体ＴＦＴにて構成されていたが、ゲートドライバ５を構成するトランジスタ素子として、酸化物半導体ＴＦＴを採用する。そして、液晶表示パネル１にソース線放電回路２３を形成する工程と同一行程で液晶パネル１上に形成する。
【００３８】
＜その他の変形例＞
上述の実施の形態１〜５では、入力電源１１の電圧降下を検出した場合、電圧低下検出信号１４のＨｉｇｈ信号がソースドライバ４に入力し、そのＨｉｇｈ信号を入力したソースドライバ４はその全出力をＨｉ-Ｚとなるよう制御し、さらに、全ての表示用ソース配線９がソースドライバ４の出力部から切り離されるよう構成した。そこで、ソースドライバ４内にその切り離された表示用ソース配線９の隣接端子同士を接続するスイッチを設けておき、前記Ｈｉｇｈ信号がソースドライバ４に入力した場合に、隣接する異極性の駆動信号（画素書き込み電圧）が印加されていた端子同士を前記スイッチでショートし、表示用ソース配線９の電位を急速に中心電位に到達させるチャージシェア回路を追加することも有効である。
【００３９】
上述の実施の形態１〜５では、画素電極への書き込み電圧を与える際のスイッチＴＦＴ（画素ＴＦＴ）については、特に説明していなかったが、アモルファスシリコンＴＦＴ（ａ−ＳｉＴＦＴ）や低温ポリシリコンＴＦＴ（ＬＴＰＳ−ＴＦＴ）だけでなく、酸化物半導体ＴＦＴであっても良いのは無論である。
【００４０】
また、上述の実施の形態５では、ゲートドライバ５を構成するトランジスタ素子として、酸化物半導体ＴＦＴを採用したが、アモルファスシリコンＴＦＴ（ａ−ＳｉＴＦＴ）や低温ポリシリコンＴＦＴ（ＬＴＰＳ−ＴＦＴ）であっても良い。さらに、上述の実施の形態４の変形例で、放電用スイッチ１５をゲートドライバ５に内蔵した事例を示したが、ゲートドライバ５を酸化物半導体ＴＦＴ、アモルファスシリコンＴＦＴ（ａ−ＳｉＴＦＴ）または低温ポリシリコンＴＦＴ（ＬＴＰＳ−ＴＦＴ）で構成すると、放電用スイッチ１５もゲートドライバ５と同一のＴＦＴで構成でき、ゲートドライバ５への内蔵化も容易である。
【００４１】
さらには、ソース線放電回路２３の放電制御信号生成回路である放電用スイッチ１５は、ゲートＯＮ電圧１２とゲートＯＦＦ電圧１３を切り替えるスイッチ回路として例示したが、スイッチ回路に代えて電圧低下検出信号１４を入力とするレベルシフタ回路と出力バッファ回路で構成してもよい。すなわち、レベルシフタ回路で電圧低下検出信号１４をゲートＯＮ電圧１２とゲートＯＦＦ電圧１３間の信号レベルに増幅し、ゲートドライバ５の出力段と同一の出力バッファ回路で放電用ゲート配線７を駆動する構成とすることも容易であり、ゲートドライバ５内の他のゲート配線制御回路との共通部分が多い。当該レベルシフタ回路と出力バッファ回路は、ゲート配線制御回路内のシフトレジスタ回路からの出力回路と同様の回路でよく、少しのＴＦＴ素子の追加で容易に実現できる。
【符号の説明】
【００４２】
１  液晶表示パネル
２  電源生成部
３  電圧降下検出回路
４、４ａ、４ｂ  ソースドライバ（ソース配線駆動回路）
５  ゲートドライバ（ゲート配線制御回路）
６  放電用ドレイン配線
７  放電用ゲート配線
８  表示用ゲート配線
９  表示用ソース配線
１０  放電用ＴＦＴ
１１  入力電源電圧
１２  ゲートＯＮ電圧
１３  ゲートＯＦＦ電圧
１４  電圧低下検出信号
１５  放電用スイッチ（放電制御信号生回路）
２３  ソース線放電回路
【図１】
2018180414.tif 000003
【図２】
2018180414.tif 000004
【図３】
2018180414.tif 000005
【図４】
2018180414.tif 000006
【図５】
2018180414.tif 000007
【図６】
2018180414.tif 000008
【図７】
2018180414.tif 000009
【図８】
2018180414.tif 000010