(57)【要約】      （修正有）【課題】一方の無線通信方式の信号に対する遅延調整の影響によって、他方の無線通信方式の信号に対する遅延調整に誤差が生じた場合に、その誤差を低減させる。【解決手段】送信装置は、第１の無線通信方式に対応する第１の信号と第２の無線通信方式に対応する第２の信号とを多重化した信号を共通インタフェースを利用して送信するマルチプレクサ１３０と、第２の信号を出力する第１のベースバンド部１１１と、マルチプレクサ１３０から送信される信号の送信タイミングがマルチプレクサ１３０から送信される第１の信号の送信タイミングに対応し、マルチプレクサ１３０から送信される信号の送信タイミングに対して第１の所定時間異なる第２の信号を、第１のベースバンド部１１１から受け取ったときのタイミングに対して第１の所定時間に基づく第１の遅延調整時間遅延させてマルチプレクサ１３０へ出力する第１の遅延調整部１１２とを備える。【選択図】図５
2018148412.tif 000002
【特許請求の範囲】
【請求項１】
第１の無線通信方式に対応する第１の信号と第２の無線通信方式に対応する第２の信号とを多重化し、多重化した前記第１及び第２の信号を、共通インタフェースを利用して送信するマルチプレクサと、
前記第２の信号を出力する第１のベースバンド部と、
前記マルチプレクサから送信される信号の送信タイミングが前記マルチプレクサから送信される前記第１の信号の送信タイミングに対応し、前記マルチプレクサから送信される信号の送信タイミングに対して第１の所定時間異なる前記第２の信号を、前記第１のベースバンド部から受け取ったときのタイミングに対して該第１の所定時間に基づく第１の遅延調整時間遅延させて、前記マルチプレクサへ出力する第１の遅延調整部と
を備えることを特徴とする送信装置。
【請求項２】
前記マルチプレクサは、前記第１の信号の送信タイミングで前記第２の信号を送信するときに、前記第２の信号を前記第１のベースバンド部から受け取ったときのタイミングと前記第２の信号を送信する送信タイミングとの時間差を測定し、該時間差を前記第１の所定時間として前記第１の遅延調整部へ出力し、
前記第１の遅延調整部は、前記マルチプレクサから受け取った前記第２の所定時間に基づいて前記第１の遅延調整時間を算出する
ことを特徴とする請求項１記載の送信装置。
【請求項３】
更に、ＲＥＣ（Radio Equipment Control）制御部を備え、
前記ＲＥＣ制御部は、前記第１の所定時間に基づいて、前記送信装置が前記第２の信号に対応する第１の無線信号を受信装置へ無線送信後、前記第１の無線信号に対応する第２の無線信号を前記送信装置が前記受信装置から受信するまでにかかる時間を算出することを特徴とする請求項１記載の送信装置。
【請求項４】
更に、
前記第２の無線通信方式に対応する第３の信号を出力する第２のベースバンド部と、
第２の遅延調整部とを備え、
前記マルチプレクサは、前記共通インタフェースを利用して前記第２の信号を送信後、前記共通インタフェースを利用して前記第３の信号を送信するまでの時間の時間差と前記第１の所定時間とを加算した時間を表す冗長遅延を算出し、
前記第２の遅延調整部は、前記マルチプレクサから送信される信号の送信タイミングに対して第２の所定時間異なる前記第３の信号を、前記第２のベースバンド部から受け取ったときのタイミングに対して該第２の所定時間に基づく第２の遅延調整時間と、前記マルチプレクサで算出された前記冗長遅延とを加算した時間遅延させて、前記マルチプレクサへ出力することを特徴とする請求項１記載の送信装置。
【請求項５】
第１の無線通信方式に対応する第１の信号と第２の無線通信方式に対応する第２の信号とを多重化し、多重化した前記第１及び第２の信号を、共通インタフェースを利用して送信するマルチプレクサと
第１のベースバンド部と、
第１の遅延調整部を備える送信装置における遅延調整方法であって、
前記第１のベースバンド部により、前記第２の信号を出力し、
前記第１の遅延調整部により、前記マルチプレクサから送信される信号の送信タイミングが前記マルチプレクサから送信される前記第１の信号の送信タイミングに対応し、前記マルチプレクサから送信される信号の送信タイミングに対して第１の所定時間異なる前記第２の信号を、前記第１のベースバンド部から受け取ったときのタイミングに対して該第１の所定時間に基づく第１の遅延調整時間遅延させて、前記マルチプレクサへ出力する
ことを特徴とする遅延調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信装置及び遅延調整方法に関する。
【背景技術】
【０００２】
無線基地局装置においてはＣＰＲＩ（Common Public Radio Interface）が利用される場合がある。ＣＰＲＩは、例えば、Ｒａｄｉｏ  Ｅｑｕｉｐｍｅｎｔ  Ｃｏｎｔｒｏｌ（REC）と、Ｒａｄｉｏ  Ｅｑｕｉｐｍｅｎｔ（RE）との間のインタフェースのオープンな仕様を定義することを目的として設立された団体である。このようなインタフェースの仕様そのものを、例えば、ＣＰＲＩと称する場合もある。
【０００３】
無線基地局装置においてＣＰＲＩインタフェースが用いられることで、例えば、装置の小型化を図ったり、保守の点検を容易にしたりすることが可能となる。また、ＲＥＣとＲＥとの間が光ケーブルで接続されることで、ＲＥＣとＲＥとの距離が数ｋｍ程度まで離れて設置することが可能となり、山間部など、無線基地局装置の設置が困難な地域にＲＥを設置することができ、ユーザへのサービスの提供範囲を拡大させることもできる。
【０００４】
さらに、ＣＰＲＩにおいては、例えば、最初に３Ｇ（3rd Generation）方式による信号を伝送させ、その後、ＬＴＥ（Long Term Evolution）方式と３Ｇ方式の２つの信号を混在させて伝送させることも可能である。このように、ＣＰＲＩは、例えば、３Ｇ方式からＬＴＥ方式へなど、無線通信方式を異なる方式へスムーズに移行させ、無線基地局装置の機能を柔軟に拡張させることも可能となっている。
【０００５】
このような無線基地局装置に関する技術として、例えば、以下がある。すなわち、主導ＢＳ（Base Station）における第１ＲＥＣと従属ＢＳにおける第２ＲＥとの間の伝送遅延時間と、従属ＢＳにおける第２ＲＥＣと第２ＲＥとの間の伝送遅延時間とに基づいて、第２ＲＥＣの基準フレームのタイミングを補正する無線基地局装置がある。この技術によれば、無線基地局間の同期を適切に確立することが可能となる、とされる。
【０００６】
また、ＲＥＣは、予め定められた最大遅延量からＲＥの装置内遅延量およびＲＥＣとＲＥとを接続するケーブルの遅延量を減算した遅延量を算出し、バッファに入力されるデータからＯＦＤＭ（Orthogonal Frequency Division Multiplexing）シンボルの先頭を検出する。そして、ＲＥＣは、検出したＯＦＤＭシンボルの先頭の送信タイミングが所定周期の基準信号から、算出した遅延量だけ遅延したタイミングになるように、ＯＦＤＭシンボルの送出タイミングを決定する。この技術によれば、精度よく遅延量を吸収することができる、とされる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−２０６７３７号公報
【特許文献２】特開２０１２−１９９７１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、伝送遅延時間に基づいて基準フレームのタイミングを補正する技術と、ＯＦＤＭの送信タイミングを決定する技術は、いずれも、ＬＴＥと３Ｇなど、異なる２つの無線通信方式による信号を混在させて伝送させることについては何ら議論されていない。従って、これら２つの技術は、一方の無線通信方式の信号に対する遅延調整の影響によって、他方の無線通信方式の信号に対する遅延調整に誤差が生じた場合にどのようにその誤差を削減させれば良いか、については何ら解決方法を提示していない。
【０００９】
また、伝送遅延時間に基づいて基準フレームのタイミングを補正する技術では、従属ＢＳ側の第２ＲＥに対し、主導ＢＳ側の第１ＲＥＣからの伝送ケーブルと、従属ＢＳ側の第２ＲＥＣからの伝送ケーブルの２本の伝送ケーブルが設置されている。従って、かかる技術では、１本の伝送ケーブが設置される場合と比較して、コスト増となる。
【００１０】
そこで、一開示は、一方の無線通信方式の信号に対する遅延調整の影響によって、他方の無線通信方式の信号に対する遅延調整に誤差が生じた場合に、その誤差を低減させるようにした送信装置及び遅延調整方法を提供することにある。
【００１１】
また、一開示は、コスト増を防止するようにした送信装置及び遅延調整方法を提供することにある。
【課題を解決するための手段】
【００１２】
一開示は、送信装置において、第１の無線通信方式に対応する第１の信号と第２の無線通信方式に対応する第２の信号とを多重化し、多重化した前記第１及び第２の信号を、共通インタフェースを利用して送信するマルチプレクサと、前記第２の信号を出力する第１のベースバンド部と、前記マルチプレクサから送信される信号の送信タイミングが前記マルチプレクサから送信される前記第１の信号の送信タイミングに対応し、前記マルチプレクサから送信される信号の送信タイミングに対して第１の所定時間異なる前記第２の信号を、前記第１のベースバンド部から受け取ったときのタイミングに対して該第１の所定時間に基づく第１の遅延調整時間遅延させて、前記マルチプレクサへ出力する第１の遅延調整部とを備える。
【発明の効果】
【００１３】
一開示によれば、一方の無線通信方式の信号に対する遅延調整の影響によって、他方の無線通信方式の信号に対する遅延調整に誤差が生じた場合に、その誤差を低減させることが可能となる。また、一開示によれば、コスト増を防止することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】図１は無線通信システムの構成例を表す図である。
【図２】図２は遅延調整部の構成例を表す図である。
【図３】図３はマルチプレクサの構成例を表す図である。
【図４】図４はＲＥの構成例を表す図である。
【図５】図５は遅延調整の例を表す図である。
【図６】図６は伝送路遅延の例を表す図である。
【図７】図７は遅延調整の例を表す図である。
【図８】図８は遅延調整の例を表す図である。
【図９】図９は遅延調整の例を表す図である。
【図１０】図１０（Ａ）から図１０（Ｋ）はタイミングの例を表す図である。
【図１１】図１１は遅延調整の例を表す図である。
【図１２】図１２（Ａ）から図１２（Ｋ）はタイミングの例を表す図である。
【図１３】図１３は動作例を表すフローチャートである。
【図１４】図１４はＲＴＴの計算例を表す図である。
【図１５】図１５は送信装置の構成例を表す図である。
【図１６】図１６はマルチプレクサの構成例を表す図である。
【図１７】図１７（Ａ）から図１７（Ｅ）はタイミングの例を表す図である。
【図１８】図１８（Ａ）から図１８（Ｋ）はタイミングの例を表す図である。
【図１９】図１９（Ａ）から図１９（Ｆ）はタイミングの例を表す図である。
【図２０】図２０は送信装置のハードウェア構成例を表す図である。
【図２１】図２１（Ａ）は送信装置の構成例、図２１（Ｂ）から図２１（Ｄ）はタイミングの例をそれぞれ表す図である。
【発明を実施するための形態】
【００１５】
以下、本発明を実施するための形態について説明する。なお、以下の実施例は開示の技術を限定するものではない。そして、各実施の形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。また、本明細書に記載された用語や技術的内容は、ＣＰＲＩ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ  Ｖ７．０（２０１５−１０−０９）など、通信に関する規格として仕様書に記載された用語や技術的内容が適宜用いられてもよい。
【００１６】
［第１の実施の形態］
＜無線通信システムの構成例＞
図１は第１の実施の形態における無線通信システム１０の構成例を表す図である。無線通信システム１０は、送信装置１００と受信装置２００とを備える。
【００１７】
送信装置１００は、例えば、ＬＴＥ方式による信号と３Ｇ方式による信号とを送信する無線基地局装置又は無線通信装置である。送信装置１００は、有線ネットワークと接続され、有線ネットワークを介して、通話サービスやＷｅｂ閲覧サービスなど、様々なサービスを受信装置へ提供することが可能である。なお、送信装置１００は、受信装置２００から送信された信号を受信することも可能である。
【００１８】
受信装置２００は、例えば、送信装置１００から送信された無線信号を受信する端末装置又は無線通信装置である。受信装置２００は、送信装置１００のサービス提供可能範囲において、送信装置１００と無線通信を行って、送信装置１００からサービスの提供を受けることが可能となる。なお、受信装置２００は、送信装置１００へ信号を送信することも可能である。
【００１９】
送信装置１００と受信装置２００は、例えば、ＬＴＥ方式による無線通信を行って、ＬＴＥ方式による信号を交換し、３Ｇ方式よる無線通信を行って、３Ｇ方式による信号を交換する。無線通信方式は、一例であって、送信装置１００と受信装置は、ＬＴＥ−Ａｄｖａｎｃｅｄ方式による無線通信を行って、ＬＴＥ−Ａｄｖａｎｃｅｄ方式による信号を交換し、５Ｇ方式による無線通信を行って、５Ｇ方式による信号を交換することも可能である。送信装置１００と受信装置２００は、複数の無線通信方式を利用して各無線通信方式による信号を交換することが可能となっている。
【００２０】
＜送信装置の構成例＞
図１に示すように送信装置１００は、ＲＥＣ（ＬＴＥ）１１０、ＲＥＣ（３Ｇ）１２０、マルチプレクサ１３０、ＲＥ１５０、及びアンテナ１７１，１７２を備える。
【００２１】
ＲＥＣ（ＬＴＥ）１１０は、例えば、ＬＴＥ方式に対応するＩＱ信号（又はＩＱデータ。以下では「ＩＱ信号」と称する場合がある。）を生成し、生成したＩＱ信号をマルチプレクサ１３０へ出力する。
【００２２】
ＲＥＣ（ＬＴＥ）１１０は、ＢＢ（Base Band）部１１１と遅延調整部１１２、及びＲＥＣ制御部１１４を備える。
【００２３】
ＢＢ部１１１は、ＬＴＥ方式に対応するベースバンド信号を生成し、生成したベースバンド信号に対してシリアル／パラレル変換などを行うことで、ベースバンド信号を互いに直交するＩ（In-Phase）信号成分とＱ（Quadrature-Phase）信号成分に分離する。ＢＢ部１１１は、分離した信号成分を有する信号を遅延調整部１１２へ出力する。なお、以下では、分離したＩ信号成分とＱ信号成分を有する信号を、例えば、ベースバンド信号と称したり、ＩＱ信号と称したりし、ベースバンド信号とＩＱ信号とを区別しないで用いる場合がある。ＢＢ部１１１は、例えば、ＲＥＣ制御部１１４の制御に従って、ＩＱ信号を生成する。
【００２４】
遅延調整部１１２は、例えば、ＬＴＥ方式のＩＱ信号に対する遅延調整値（又は遅延調整時間。以下、「遅延調整値」と称する場合がある。）（Ｔｘ＿Ｌ）を算出し、ＢＢ部１１１から受け取ったＩＱ信号を、遅延調整値（Ｔｘ＿Ｌ）分遅延させて、マルチプレクサ１３０へ出力する。遅延調整値（Ｔｘ＿Ｌ）の算出方法は後述する。
【００２５】
ＲＥＣ制御部１１４は、ＢＢ部１１１と遅延調整部１１２に対して種々の制御を行う。また、ＲＥＣ制御部１１４は、マルチプレクサ１３０との間で制御信号などを交換することで、マルチプレクサ１３０との間で種々の情報を交換する。
【００２６】
ＲＥＣ（３Ｇ）１２０は、例えば、３Ｇ方式に対応するＩＱ信号を生成し、生成したＩＱ信号をマルチプレクサ１３０へ出力する。
【００２７】
ＲＥＣ（３Ｇ）１２０は、ＢＢ部１２１、遅延調整部１２２、ＲＥＣ制御部１２４を備える。
【００２８】
ＢＢ部１２１は、３Ｇ方式に対応するベースバンド信号を生成し、生成したベースバンド信号に対してシリアル／パラレル変換などを行うことで、３Ｇ方式に対応するＩＱ信号へ変換する。ＢＢ部１２１は、生成したＩＱ信号を遅延調整部１２２へ出力する。
【００２９】
なお、２つのＢＢ部１１１，１２１は、例えば、有線ネットワークを介して他の装置から音声データなどのユーザデータを受信することも可能であり、この場合、受信したユーザデータに対して誤り訂正符号化処理などのベースバンド処理を施すことで、ＩＱ信号を生成してもよい。
【００３０】
遅延調整部１２２は、例えば、３Ｇ方式のＩＱ信号に対する遅延調整値（Ｔｘ＿３Ｇ）を算出し、ＢＢ部１２１から受け取ったＩＱ信号を、遅延調整値（Ｔｘ＿３Ｇ）分遅延させて、マルチプレクサ１３０へ出力する。遅延調整値（Ｔｘ＿３Ｇ）の算出方法は後述する。
【００３１】
ＲＥＣ制御部１２４は、ＢＢ部１２１と遅延調整部１２２に対して種々の制御を行う。また、ＲＥＣ制御部１２４は、マルチプレクサ１３０との間で制御信号などを交換することで、マルチプレクサ１３０との間で種々の情報を交換する。
【００３２】
マルチプレクサ１３０は、ＲＥＣ（ＬＴＥ）１１０から受け取ったＬＴＥ方式に対応するＩＱ信号と、ＲＥＣ（３Ｇ）１２０から受け取った３Ｇ方式に対応するＩＱ信号とを多重化（又はマルチプレクス）し、多重化した２つの信号を、ＣＰＲＩインタフェースを利用してＲＥ１５０へ送信する。ＣＰＲＩインタフェースは、例えば、ＬＴＥ方式に対応するＩＱ信号も３Ｇ方式に対応するＩＱ信号も共通に利用可能な共通インタフェースとなっている。本実施の形態では、２つの信号が混在された（多重化された）形式でＣＰＲＩインタフェースが利用される。
【００３３】
例えば、マルチプレクサ１３０は以下の処理を行う。すなわち、マルチプレクサ１３０は、２つのＩＱ信号をＡｘＣコンテナブロックに埋めていき（又は挿入し）、所定数のＡｘＣコンテナブロックで１つのベーシックフレームを生成する。１ベーシックフレームの時間長は、１チップ時間（１／ｆｃ＝１／３．８４ＭＨｚ＝２６０．４２ｎｓ）となっている。マルチプレクサ１３０は、例えば、１チップ時間に同期して、各ベーシックフレームをＲＥ１５０へ送信している。
【００３４】
なお、２５６個のベーシックフレームで１つのハイパーフレームが形成され、１５０個のハイパーフレームにより１つのＣＰＲＩフレームが形成される。従って、１つのＣＰＲＩフレームには、２５６×１５０＝３８４００個のベーシックフレームが含まれる。１つ１つのＣＰＲＩフレームには、ＢＦＮ（Node B Frame Number）と呼ばれるフレーム番号が付される場合もある。
【００３５】
ＲＥ１５０は、ＣＰＲＩインタフェースを利用して、マルチプレクサ１３０から送信された２つのＩＱ信号を受信する。例えば、ＲＥ１５０は、各ベーシックフレームからＡｘＣコンテナを取り出し、ＡｘＣコンテナから、ＬＴＥ方式に対応するＩＱ信号と、３Ｇ方式に対応するＩＱ信号の２つのＩＱ信号を抽出する。
【００３６】
ＲＥ１５０は、ＬＴＥ方式に対応するＩＱ信号に対して、ＬＴＥ方式に対応する変調処理や周波数変換処理などを施して、ＬＴＥ方式に対応する無線信号へ変換する。ＲＥ１５０は、ＬＴＥ方式に対応する無線信号をアンテナ１７１へ出力する。
【００３７】
また、ＲＥ１５０は、３Ｇ方式に対応するＩＱ信号に対して、３Ｇ方式に対応する変調処理や周波数変換処理などを施して、３Ｇ方式に対応する無線信号へ変換する。ＲＥ１５０は、３Ｇ方式に対応する無線信号をアンテナ１７２へ出力する。ＲＥ１５０は、送信装置１００内においては、例えば、２つの無線通信方式に対応する信号を送信する送信部となっている。
【００３８】
アンテナ１７１は、ＬＴＥ方式の無線信号を受信装置２００へ送信する。また、アンテナ１７２は、３Ｇ方式の無線信号を受信装置２００へ送信する。なお、図１においては、アンテナ１７１，１７２は、２本の例を示しているが、１本でもよいし、３本以上あってもよい。
【００３９】
受信装置２００では、アンテナ２０１でＬＴＥ方式の無線信号を受信し、アンテナ２０２で３Ｇ方式の無線信号を受信する。受信装置２００では、ＬＴＥ方式の無線信号に対して、ＬＴＥ方式に対応する周波数変換処理や復調処理などを施すことで、音声データなどのユーザデータを抽出することが可能である。また、受信装置２００は、３Ｇ方式の無線信号に対して、３Ｇ方式に対応する周波数変換処理や復調処理などを施すことで、ユーザデータを抽出することが可能である。図１においては、アンテナ２０１，２０２は、２本の例を示しているが、１本でもよいし、３本以上あってもよい。
【００４０】
なお、送信装置１００は、受信装置２００から送信された無線信号を受信することも可能である。その場合、受信装置２００と送信装置１００は、例えば、以下の処理を行う。すなわち、受信装置２００は、生成した音声データなどに対して、ＬＴＥ方式や３Ｇ方式に対応する変調処理や周波数変換処理などを施すことで、ＬＴＥ方式や３Ｇ方式に対応する無線信号を生成し、送信装置１００へ送信する。送信装置１００は、アンテナ１７１によりＬＴＥ方式の無線信号を受信し、アンテナ１７２により３Ｇ方式の無線信号を受信する。ＲＥ１５０は、アンテナ１７１，１７２から受け取った２つの無線信号に対して、ＬＴＥ方式や３Ｇ方式にそれぞれ対応する周波数変換処理や復調処理などを施して２つの方式に対応するＩＱ信号を生成する。そして、ＲＥ１５０は、ＣＰＲＩインタフェースを利用して、ＩＱ信号をマルチプレクサ１３０へ送信する。マルチプレクサ１３０は、ＣＰＲＩインタフェースを利用して、ＩＱ信号を受信し、ＬＴＥ方式のＩＱ信号をＲＥＣ（ＬＴＥ）１１０、３Ｇ方式のＩＱ信号をＲＥＣ（３Ｇ）１２０へそれぞれ出力する。遅延調整部１１２，１２２は、マルチプレクサ１３０から受け取ったＩＱ信号を遅延調整値（Ｔｘ＿Ｌ，Ｔｘ＿３Ｇ）分遅延させて、ＢＢ部１１１，１２１へそれぞれ出力する。ＢＢ部１１１，１２１は、ＩＱ信号に対してベースバンド処理を施して、受信装置２００で生成された音声データなどを抽出することができる。
【００４１】
なお、図１の点線で示すように、送信装置１００は、ＲＥＣ（ＬＴＥ）１１０とＲＥＣ（３Ｇ）１２０、及びマルチプレクサ１３０を備え、ＲＥ１５０とアンテナ１７１，１７２は含まない構成例であってもよい。
【００４２】
次に、遅延調整部１１２，１２２、マルチプレクサ１３０、及びＲＥ１５０の各構成例について説明する。
【００４３】
＜遅延調整部の構成例＞
図２は、ＬＴＥ側の遅延調整部１１２の構成例を表す図である。遅延調整部１１２は、ＦＩＦＯ（First In First Out）制御部１１２１とＦＩＦＯ部１１２２とを備える。ＦＩＦＯ制御部１１２１は、例えば、ＲＥＣ制御部１１４との間で制御信号などを交換して、ＬＴＥ方式に対するＩＱ信号の遅延調整値（Ｔｘ＿Ｌ）を算出する。ＦＩＦＯ制御部１１２１は、遅延調整値（Ｔｘ＿Ｌ）をＦＩＦＯ部１１２２へ出力する。これにより、ＦＩＦＯ制御部１１２１は、ＢＢ部１１１から出力されて遅延調整部１１２に入力されたＩＱデータに対して、遅延調整値（Ｔｘ＿Ｌ）の分、遅延させて、マルチプレクサ１３０へ出力させるようＦＩＦＯ部１１２２を制御することが可能となる。
【００４４】
ＦＩＦＯ部１１２２は、送信用ＦＩＦＯ１１２２−１と受信用ＦＩＦＯ１１２２−２とを備える。送信用ＦＩＦＯ１１２２−１と受信用ＦＩＦＯ１１２２−２は、例えば、ＦＩＦＯ形式で書き込みや読み出しが可能なメモリを含む。
【００４５】
送信用ＦＩＦＯ１１２２−１は、ＢＢ部１１１から出力されたＩＱデータを受け取ると、遅延調整値（Ｔｘ＿Ｌ）の時間分、メモリに記憶し、遅延調整値（Ｔｘ＿Ｌ）の時間が経過すると、記憶したＩＱデータをメモリから読み出してマルチプレクサ１３０へ出力する。
【００４６】
一方、受信用ＦＩＦＯ１１２２−２は、マルチプレクサ１３０から出力されたＩＱデータを受け取ると、遅延調整値（Ｔｘ＿Ｌ）の時間分、メモリに記憶し、遅延調整値（Ｔｘ＿Ｌ）の時間が経過すると、記憶したＩＱデータをメモリから読み出してＢＢ部１１１へ出力する。
【００４７】
また、図２は、３Ｇ側の遅延調整部１２２の構成例も表している。遅延調整部１２２は、ＦＩＦＯ制御部１２２１とＦＩＦＯ部１２２２とを備え、ＦＩＦＯ部１２２２は、送信用ＦＩＦＯ１２２２−１と受信用ＦＩＦＯ１２２２−２とを備える。
【００４８】
ＦＩＦＯ制御部１１２１は、例えば、ＲＥＣ制御部１２４と制御信号などを交換して、遅延調整値（Ｔｘ＿３Ｇ）を算出する。ＦＩＦＯ制御部１１２１は、算出した遅延調整値（Ｔｘ＿３Ｇ）をＦＩＦＯ部１２２２へ出力する。送信用ＦＩＦＯ１２２２−１は、例えば、送信用ＦＩＦＯ１１２２−１と同様に、メモリを含み、ＢＢ部１２１から出力されたＩＱデータをメモリに記憶させ、遅延調整値（Ｔｘ＿３Ｇ）の時間経過すると、メモリからＩＱデータを読み出してマルチプレクサ１３０へ出力する。受信用ＦＩＦＯ１２２２−２も、例えば、メモリを含み、マルチプレクサ１３０から出力されたＩＱデータをメモリに記憶させ、遅延調整値（Ｔｘ＿３Ｇ）の時間経過すると、メモリからＩＱデータを読み出してＢＢ部１２１へ出力する。ＦＩＦＯ制御部１２２１は、算出した遅延調整値（Ｔｘ＿３Ｇ）をＦＩＦＯ部１２２２へ出力することで、このような遅延調整をＦＩＦＯ部１２２２において行わせることが可能となっている。
【００４９】
＜マルチプレクサの構成例＞
図３はマルチプレクサ１３０の構成例を表す図である。マルチプレクサ１３０は、マルチプレクサ制御部１３１とＩＱ信号マルチプレクサ１３２、及びＦｒａｍｅ（フレーム）生成部１３４を備える。
【００５０】
マルチプレクサ制御部１３１は、例えば、ＲＥＣ制御部１１４，１２４と制御信号などを交換し、ＩＱ信号マルチプレクサ１３２とＦｒａｍｅ生成部１３４を制御する。
【００５１】
ＩＱ信号マルチプレクサ１３２は、ＬＴＥ方式に対応するＩＱ信号と３Ｇ方式に対応するＩＱ信号とを多重化し、多重化したＩＱ信号をＦｒａｍｅ生成部１３４へ出力する。ＩＱ信号マルチプレクサ１３２は、ＦＩＦＯ１３２１，１３２２，１３２４とマルチプレクサ及びデマルチプレクサ１３２３とを備える。ＦＩＦＯ１３２１，１３２２，１３２４は、例えば、メモリを含む。
【００５２】
ＦＩＦＯ１３２１は、ＬＴＥ側の遅延調整部１１２から出力されたＩＱ信号を記憶し、記憶したＩＱ信号を適宜読み出してマルチプレクサ及びデマルチプレクサ１３２３へ出力する。また、ＦＩＦＯ１３２２は、３Ｇ側の遅延調整部１２２から出力されたＩＱ信号を記憶し、記憶したＩＱ信号を適宜読み出してマルチプレクサ及びデマルチプレクサ１３２３へ出力する。
【００５３】
マルチプレクサ及びデマルチプレクサ１３２３は、ＦＩＦＯ１３２１から出力されたＩＱ信号とＦＩＦＯ１３２２から出力されたＩＱ信号とを多重化し、多重化したＩＱ信号をＦＩＦＯ１３２４へ出力する。
【００５４】
ＦＩＦＯ１３２４は、マルチプレクサ及びデマルチプレクサ１３２３から出力されたＩＱ信号（多重化されたＩＱ信号）を記憶し、記憶したＩＱ信号を適宜読み出してＦｒａｍｅ生成部１３４へ出力する。
【００５５】
Ｆｒａｍｅ生成部１３４は、ＩＱ信号マルチプレクサ１３２から出力されたＩＱ信号（多重化されたＩＱ信号）を、ＣＰＲＩで規定されたフレーム（例えばベースフレーム。以下では、ベースフレームのことを「フレーム」と称する場合がある。）内に挿入し、ＩＱ信号が挿入されたフレームをＲＥ１５０へ送信する。Ｆｒａｍｅ生成部１３４は、多重化されたＩＱ信号のうち、ＬＴＥ方式に対応するＩＱ信号をフレーム内の第１の位置に挿入し、３Ｇ方式に対応するＩＱ信号をフレーム内の第２の位置に挿入してもよい。この際、Ｆｒａｍｅ生成部１３４は、マルチプレクサ制御部１３１から制御信号を受け取り、フレーム内の第３の位置に制御信号（又は制御ワード（Control Word））を挿入してもよい。
【００５６】
なお、マルチプレクサ１３０は、ＲＥ１５０から送信されたフレームを受信することも可能である。この場合、マルチプレクサ１３０は、例えば、以下の処理を行う。すなわち、Ｆｒａｍｅ生成部１３４は、ベースフレームを受信すると、ベースフレームからＩＱ信号を抽出し、抽出したＩＱ信号をＦＩＦＯ１３２４へ出力する。ＦＩＦＯ１３２４はＩＱ信号を記憶し、記憶したＩＱ信号を適宜読み出して、マルチプレクサ及びデマルチプレクサ１３２３へ出力する。マルチプレクサ及びデマルチプレクサ１３２３は、多重化されたＩＱ信号を、ＬＴＥ方式に対応するＩＱ信号と、３Ｇ方式に対応するＩＱ信号に分離（又はデマルチ）する。マルチプレクサ及びデマルチプレクサ１３２３は、フレームの第１の位置に挿入されたＩＱ信号を、ＬＴＥ方式に対応するＩＱ信号、第２の位置に挿入されたＩＱ信号を、３Ｇ方式に対応するＩＱ信号として処理を行う。マルチプレクサ及びデマルチプレクサ１３２３は、ＬＴＥ方式に対応するＩＱ信号をＦＩＦＯ１３２１へ、３Ｇ方式に対応するＩＱ信号をＦＩＦＯ１３２２へ出力する。ＦＩＦＯ１３２１，１３２２は、受け取ったＩＱ信号を記憶し、記憶したＩＱ信号を適宜読み出して、遅延調整部１１２，１２２へそれぞれ出力する。
【００５７】
＜ＲＥの構成例＞
図４はＲＥ１５０の構成例を表す図である。ＲＥ１５０は、ＣＰＲＩ  Ｆｒａｍｅｒ１５１と、ＲＥ制御部１５２、ＬＴＥ無線処理部１５３、３Ｇ無線処理部１５４を備える。
【００５８】
ＣＰＲＩ  Ｆｒａｍｅｒ１５１は、マルチプレクサ１３０から送信されたＣＰＲＩによるフレームを受信し、受信したフレームから制御信号、ＬＴＥ方式に対応するＩＱ信号、３Ｇ方式に対応するＩＱ信号を抽出することで、多重化された信号を分離する。例えば、ＣＰＲＩ  Ｆｒａｍｅｒ１５１は、受信したフレームの第１の位置からＬＴＥ方式に対応するＩＱ信号、第２の位置から３Ｇ方式の対応するＩＱ信号、第３の位置から制御信号をそれぞれ抽出する。ＣＰＲＩ  Ｆｒａｍｅｒ１５１は、抽出した制御信号をＲＥ制御部１５２へ、ＬＴＥ方式に対応するＩＱ信号をＬＴＥ無線処理部１５３へ、３Ｇ方式に対応するＩＱ信号を３Ｇ無線処理部１５４へそれぞれ出力する。
【００５９】
ＲＥ制御部１５２は、例えば、制御信号に基づいて、ＬＴＥ無線処理部１５３や３Ｇ無線処理部１５４を制御する。
【００６０】
ＬＴＥ無線処理部１５３は、ＬＴＥ方式に対応するＩＱ信号に対して、Ｄ／Ａ（Digital to Analogue）変換や、ＬＴＥ方式に対応する周波数変換処理などを施して、ＬＴＥ方式に対応する無線信号へ変換する。ＬＴＥ無線処理部１５３は、ＬＴＥ方式に対応する無線信号をアンテナ１７１へ出力する。
【００６１】
３Ｇ無線処理部１５４は、３Ｇ方式に対応するＩＱ信号に対して、Ｄ／Ａ変換や、３Ｇ方式に対応する周波数変換処理などを施して、３Ｇ方式に対応する無線信号へ変換する。３Ｇ無線処理部１５４は、３Ｇ方式に対応する無線信号をアンテナ１７２へ出力する。
【００６２】
なお、ＲＥ１５０は、ＣＰＲＩに対応するフレームをマルチプレクサ１３０へ出力することも可能である。ＲＥ１５０は、例えば、以下の処理を行う。すなわち、ＬＴＥ無線処理部１５３は、アンテナ１７１からＬＴＥ方式に対応する無線信号を受け取り、受け取った無線信号に対して周波数変換処理やＡ／Ｄ（Analogue to Digital）変換処理などを施して、ＩＱ信号へ変換する。また、３Ｇ無線処理部１５４も、アンテナ１７２から３Ｇ方式に対応する無線信号を受け取り、受け取った無線信号に対して周波数変換処理やＡ／Ｄ変換処理などを施して、ＩＱ信号へ変換する。ＣＰＲＩ  Ｆｒａｍｅｒ１５１は、ＬＴＥ無線処理部１５３から受け取ったＩＱ信号をベースフレームの第１の位置、３Ｇ無線処理部１５４から受け取ったＩＱ信号を第２の位置、ＲＥ制御部１５２から受け取った制御信号を第１の位置にそれぞれ挿入する。そして、ＣＰＲＩ  Ｆｒａｍｅｒ１５１は、制御信号と、ＬＴＥ方式及び３Ｇ方式に対応するＩＱ信号とを挿入したフレームをマルチプレクサ１３０へ送信する。
【００６３】
＜動作例＞
次に動作例について説明する。
【００６４】
＜遅延調整の方法＞
図５は遅延調整の方法の例を表す図である。図５では、ＬＴＥ側の遅延調整例を表している。遅延調整に関しては、遅延規定値が規定される。遅延規定値は、例えば、ＢＢ部１１１の出力からアンテナ１７１の出力までにかかる予め規定された時間（又は目標値）である。
【００６５】
例えば、ＢＢ部１１１がＩＱ信号を出力した後、アンテナ１７１が無線信号を送信するまでにはある程度の時間を要する。送信装置１００では、その時間を遅延規定値に一致させるように遅延調整を行うことで、アンテナ１７１から送信される無線信号をあるタイミングで送信することが可能となる。
【００６６】
図７は遅延調整の数値例を表す図である。詳細は後述するが、図７の例では、遅延規定値は５００ｃｈｉｐとし、ＢＢ部１１１から出力されるＩＱ信号の出力タイミングを（０，−５００（ｃｈｉｐ））とすることで、アンテナ１７１から（０，０）のタイミングで信号を送信することが可能となる。
【００６７】
そして、３Ｇ側の遅延規定値も５００ｃｈｉｐの場合、３Ｇ側のＢＢ部１２１からＩＱ信号を出力するタイミングを（０，−５００）となるように遅延調整することで、３Ｇ側のアンテナ１７２の出力タイミングも（０，０）となり、ＬＴＥ側と一致させることが可能となる。
【００６８】
すなわち、このような遅延調整により、例えば、複数のＲＥＣ１１０，１２０が生成したＩＱ信号を、ＲＥ１５０（又はアンテナ１７１，１７２）から同時に送信することが可能となる。
【００６９】
遅延調整とは、例えば、ＢＢ部１１１，１２１がＩＱ信号を出力後、伝送路を経由して、アンテナ１７１，１７２から無線信号が送信されるまでの経過時間を、遅延規定値に一致させることである。
【００７０】
図５に戻り、ＢＢ部１１１からアンテナ１７１までの遅延は、ＲＥＣ装置内遅延、遅延調整値、ｇａｐ（ギャップ）、伝送路遅延、ＲＥ装置内遅延がある。これらを、例えば、遅延要素と称する場合がある。
【００７１】
ＲＥＣ装置内遅延は、例えば、ＢＢ部１１１がＩＱ信号を出力後、遅延調整部１１２に入力されるまでにかかる遅延時間を表す。ＲＥＣ装置内遅延は、例えば、ＲＥＣ（ＬＴＥ）１１０やＲＥＣ（３Ｇ）１２０など、ＲＥＣ装置固有の時間（又は固定値）となり得る。
【００７２】
遅延調整値は、例えば、遅延調整部１１２により調整される時間である。例えば、遅延調整部１１２は、遅延調整値を調整することで、遅延要素の合計が遅延規定値となるようにすることができる。遅延調整は、例えば、遅延調整部１１２により行われる。
【００７３】
ｇａｐは、例えば、ベースフレームの待ち合わせ時間を表す。Ｆｒａｍｅ生成部１３４は、例えば、ＩＱデータを含む１つ１つのベースフレームを、１ｃｈｉｐ単位で（又は１ｃｈｉｐに同期して）送信している。この場合、Ｆｒａｍｅ生成部１３４に入力されるＩＱデータの入力タイミングと、１ｃｈｉｐ単位で送信している送信タイミングとが一致する場合もあれば、一致しない場合もある。例えば、Ｆｒａｍｅ生成部１３４が、最初に０ｃｈｉｐ目でベースフレームを送信し、次に１ｃｈｉｐ目で次のベースフレームを送信する場合、ＩＱデータが０．４ｃｈｉｐ目に入力される場合もある。この場合、ＩＱデータは０．６ｃｈｉｐ待てば、次の１ｃｈｉｐ目のベースフレームで送信が可能となるため、ｇａｐは「０．６（ｃｈｉｐ）」となる。
【００７４】
伝送路遅延は、例えば、Ｆｒａｍｅ生成部１３４からＲＥ１５０までの伝送路における遅延時間を表す。すなわち、伝送路遅延は、例えば、Ｆｒａｍｅ生成部１３４（又はマルチプレクサ）からベースフレームが送信された後、ＲＥ１５０においてそのベースフレームを受信するまでにかかる時間を表している。伝送路遅延は、例えば、Ｆｒａｍｅ生成部１３４が測定することで得られる遅延要素である。測定方法は後述する。
【００７５】
ＲＥ装置内遅延は、例えば、Ｆｒａｍｅ生成部１３４から送信されたベースフレームをＲＥ１５０が受信後、アンテナ１７１から無線信号を出力するまでの時間を表す。ＲＥ装置内遅延も、ＲＥ１５０固有の時間（又は固定値）となっている。
【００７６】
＜伝送路遅延の計測例＞
図６は伝送路遅延の測定方法の例を表す図である。図６において、（ＢＦＮ，ｃｈｉｐ番号）により遅延時間が表現されている。（０，１００）は「０」番目のＢＦＮで、「１００」番目のｃｈｉｐ（又はベースフレーム）を表している。
【００７７】
図６に示すように、Ｆｒａｍｅ生成部１３４は、（０，１００）、すなわち、「０」番目のＢＦＮで、「１００」番目までのベースフレーム（例えば測定用の信号を含むベースフレーム）を送信したとき、（０，５０）、すなわち、「０」番目のＢＦＮで、「５０」番目までのベースフレームを受信している。すなわち、ＣＰＲＩが利用される伝送路においては、（０，１００）−（０，５０）＝（０，５０）、５０ベースフレーム（ｃｈｉｐ）分のベースフレームが伝送路やＲＥ１５０内に存在しており、５０ベースフレーム（ｃｈｉｐ）分の遅延が生じている。ＲＥ１５０内の折り返し遅延時間を「０．３」（ｃｈｉｐ）としたとき、Ｆｒａｍｅ生成部１３４は、（５０−０．３）／２＝２３．５ｃｈｉｐを、伝送路遅延として計測する。
【００７８】
すなわち、Ｆｒａｍｅ生成部１３４は、あるタイミングでベースフレームを送信したときの、ＢＦＮとｃｈｉｐ番号を計測し、その時に受信したベースフレームのＢＦＮとｃｈｉｐ番号を計測する。そして、Ｆｒａｍｅ生成部１３４は、以下の式（１）を用いて伝送路遅延を計測する。
【００７９】
伝送路遅延＝（（送信時のＢＦＮとｃｈｉｐ番号）−（受信時のＢＦＮとｃｈｉｐ番号）−（ＲＥ１５０内の折り返し遅延時間））／２  ・・・（１）
例えば、この式とＲＥ１５０内の折り返し遅延時間は、Ｆｒａｍｅ生成部１３４内の内部メモリなどに保持され、Ｆｒａｍｅ生成部１３４は、伝送路遅延測定の際に適宜読み出し、計測したＢＦＮとｃｈｉｐ番号とを式に代入することで、伝送路遅延を計測する。
【００８０】
＜遅延調整値の計算例＞
図７は、図５と同様に、ＬＴＥ側の各遅延要素の数値例を表す図である。図７の例では、ＲＥＣ装置内遅延は「９．６」（ｃｈｉｐ）、伝送路遅延は「２３．５」（ｃｈｉｐ）、ＲＥ装置内遅延は「４２．２」（ｃｈｉｐ）となっている。この場合において、遅延調整部１１２は、以下の式（２）を用いて、遅延調整値を計算する。
【００８１】
遅延調整値＝ｆｌｏｏｒ（遅延規定値−（ＲＥＣ装置内遅延＋伝送路遅延＋ＲＥ装置内遅延））  ・・・（２）
なお、式（２）において、ｆｌｏｏｒ（）は、床関数を表し、（）内において小数点を切り捨てた数値を返す関数となっている。図７の例では、遅延調整値＝ｆｌｏｏｒ（５００−（９．６＋２３．５＋＋４２．２））＝ｆｌｏｏｒ（５００−７５．３）＝ｆｌｏｏｒ（４２４．７）＝４２４となる。
【００８２】
しかし、遅延調整値を「４２４」として遅延要素を加算すると、９．６＋４２４＋０．７＋２３．５＋４２．２＝４９９．３となり、遅延規定値である「５００」にならない。この差分である「０．７」がｇａｐとなる。すなわち、遅延調整部１１２は、以下の式（３）を用いて、ｇａｐを計算することが可能である。
【００８３】
ｇａｐ＝遅延規定値−（ＲＥＣ装置内遅延＋遅延調整値＋伝送路遅延＋ＲＥ装置内遅延）  ・・・（３）
ｇａｐは、例えば、式（２）によりｆｌｏｏｒ関数を用いて計算した場合の、（）内の小数点（「４２４．７」の「０．７」）を表している。ｇａｐを含む場合の遅延調整値の値は、以下の式（４）となる。
【００８４】
遅延調整値＝ｆｌｏｏｒ（遅延規定値−（ＲＥＣ装置内遅延＋ｇａｐ＋伝送路遅延＋ＲＥ装置内遅延））  ・・・（４）
図７の例で数値を代入すると、遅延調整値＝ｆｌｏｏｒ（５００−（９．６＋０．７＋２３．５＋４２．２））＝ｆｌｏｏｒ（５００−７６）＝ｆｌｏｏｒ（４２４）＝４２４となる。
【００８５】
遅延調整値自体は、ｇａｐを含まない場合（式（２））も含む場合（式（４））も同一であるが、ｇａｐを含む場合は、（）内の数値は、小数点が減算されて、小数点のない数値となり得る。
【００８６】
図７の例では、遅延調整部１１２では、入力されたＩＱデータを「４２４」ｃｈｉｐ分遅延させ、Ｆｒａｍｅ生成部１３４において「０．７」ｃｈｉｐ分の待ち合わせがあれば、全体として、遅延規定値である「５００」ｃｈｉｐを満たすことが可能となる。従って、この場合、送信装置１００は、（０，０）のタイミングでアンテナ１７１から信号を送信することが可能となる。
【００８７】
ｇａｐは、例えば、Ｆｒａｍｅ生成部１３４における入出力タイミングの時間差（０≦ｇａｐ＜１）を表している。すなわち、ｇａｐは、例えば、遅延調整部１１２からＩＱデータが出力されてＦｒａｍｅ生成部１３４に入力されたタイミングと、Ｆｒａｍｅ生成部１３４から、そのＩＱデータを含むフレームを送信するタイミングとの時間差を表している。ｇａｐは、例えば、ＩＱ信号がＦｒａｍｅ生成部１３４内のバッファなどで滞留する時間として消費される。
【００８８】
以上、遅延調整の基本的な計算方法の例を説明した。次に、３Ｇ側の遅延調整も含む場合の遅延調整の計算方法の例について説明する。
【００８９】
＜ＬＴＥ側の遅延調整と３Ｇ側の遅延調整値＞
図８は遅延調整の計算例を表す図である。図８に示すように、ＬＴＥ側について、遅延規定値をＴ０＿Ｌ、ＲＥＣ装置内遅延をＴ１＿Ｌ、遅延調整値をＴｘ＿Ｌ、ｇａｐをＴ２＿Ｌ、伝送路遅延をＴ３＿Ｌ、ＲＥ装置内遅延をＴ４＿Ｌとして表されている。式（２）について、以上の表記に書き換えた場合、遅延調整値Ｔｘ＿Ｌを算出する式は以下の式（５）となる。
【００９０】
Ｔｘ＿Ｌ＝ｆｌｏｏｒ（Ｔ０＿Ｌ−（Ｔ１＿Ｌ＋Ｔ３＿Ｌ＋Ｔ４＿Ｌ））  ・・・（５）
例えば、遅延調整部１１２は、以下の計算を行う。すなわち、遅延調整部１１２は、Ｆｒａｍｅ生成部１３４からマルチプレクサ制御部１３１、ＲＥＣ制御部１１４を経由して、Ｆｒａｍｅ生成部１３４で計測した伝送路遅延Ｔ３＿Ｌを取得する。遅延調整部１１２は、内部メモリに記憶された、式（５）とＲＥＣ装置内遅延Ｔ１＿Ｌ、ＲＥ装置内遅延Ｔ４＿Ｌ、遅延規定値Ｔ０＿Ｌを適宜読み出して、式（５）に各数値を代入することで、遅延調整値Ｔｘ＿Ｌを得る。
【００９１】
マルチプレクサ１３０とＲＥ１５０との間のＣＰＲＩによる伝送路において、マルチプレクサ１３０から送信されるフレームの送信タイミングは、マルチプレクサ１３０から送信されるＬＴＥ方式に対応するフレームの送信タイミングに対応している。すなわち、図８においては、マルチプレクサ１３０からＲＥ１５０へのフレームの送信タイミングは、ＬＴＥ側の遅延調整値Ｔｘ＿Ｌにより調整されたタイミングとなっている。これは、例えば、マルチプレクサ１３０とＲＥ１５０との間の伝送路が１本しかないため、代表して、ＬＴＥ側の遅延調整値Ｔｘ＿Ｌにより調整されたタイミングで、マルチプレクサ１３０の送信タイミングが決定されている。
【００９２】
一方、３Ｇ側では、例えば、ＬＴＥ側で調整されたマルチプレクサ１３０の送信タイミングに合わせて、遅延調整値Ｔｘ＿３Ｇなどが計算される。すなわち、３Ｇ側の遅延調整は、ＬＴＥ側が決定した遅延調整に合わせて行われる。
【００９３】
図８に示すように、３Ｇ側の遅延規定値をＴ０＿３Ｇ、３Ｇ側のＲＥＣ内装置遅延をＴ１＿３Ｇ、３Ｇ側の遅延調整値をＴｘ＿３Ｇ、伝送路遅延をＴ３＿３Ｇ（＝Ｔ３＿Ｌ）、３Ｇ側のＲＥ装置内遅延をＴ４＿３Ｇと表記する。遅延調整部１２２は、以下の式（６）を用いて、遅延調整値Ｔｘ＿３Ｇを計算する。
【００９４】
Ｔｘ＿３Ｇ＝ｒｏｕｎｄ（Ｔ０＿３Ｇ−（Ｔ１＿３Ｇ＋Ｔ３＿３Ｇ＋Ｔ４＿３Ｇ））  ・・・（６）
式（６）において、ｒｏｕｎｄ（）は四捨五入関数である。ここで、ＬＴＥ側では、式（２）に示すようにＦｌｏｏｒ関数を用いて遅延調整値を計算し、３Ｇ側では、式（６）に示すようにｒｏｕｎｄ関数を用いているのは、例えば、以下の理由による。
【００９５】
すなわち、ＬＴＥ側の方が３Ｇ側よりも先に送信時間を決定し、３Ｇ側は、ＬＴＥ側で決定した送信時間に合わせて調整するためである。具体的には、遅延規定時間が「５００」の場合、ＬＴＥ側では、４９９≦［全体の遅延］＜５００に設定することで、不足分はｇａｐ計算（０＜ｇａｐ≦１）により埋めることができ、遅延規定時間を「５００」に設定することが可能となる。一方、３Ｇ側は、ＬＴＥ側の遅延調整に影響を受けてしまう。遅延規定時間「５００」に対して、ｒｏｕｎｄ関数（−０．５＜誤差≦０．５）を用いることで、４９９．５＜［全体の遅延］≦５００．５に設定することが可能となる。この場合、−１＜誤差≦０としたい場合は、ｆｌｏｏｒ関数を用いればよい。
【００９６】
図９は数値例を表す図である。各数値はｃｈｉｐで表されている。ＬＴＥ側の数値は図７の例と同一である。各数値を式（６）に代入すると、３Ｇ側の遅延調整値Ｔｘ＿３Ｇ＝ｒｏｕｎｄ（５００−（７．７＋２３．５＋３６．９））＝ｒｏｕｎｄ（５００−６８．１）＝ｒｏｕｎｄ（４３１．９）＝４３２を得る。
【００９７】
しかし、この場合、３Ｇ側の遅延調整部１２２では、ＬＴＥ側の数値が何もない状態で遅延調整値を計算している。従って、遅延調整部１２２が計算した遅延調整値（例えば、「４３２」）でマルチプレクサ１３０からフレームを送信させると、ＬＴＥ側で調整された送信タイミングと一致しない場合もある。ＬＴＥ側で計算された遅延調整値で調整されたフレームの送信タイミングと、３Ｇ側で計算された遅延調整値で調整されたフレームの送信タイミングが一致しない場合、３Ｇ側の遅延調整に誤差が生じ、全体として最適な遅延調整が行われないことになる。
【００９８】
図１０（Ａ）から図１０（Ｋ）はＩＱデータやフレームのタイミングの例を表す図である。なお、図１０（Ａ）から図１０（Ｋ）において、四角の部分はフレームを表している。例えば、図１０（Ａ）〜図１０（Ｇ）における「０」番目のフレームを表す「＃０」は、「０」番目のフレームに挿入されるＩＱデータを表している。また、図１０（Ｈ）から１０（Ｋ）はフレームそのものを表している。
【００９９】
図１０（Ａ）から図１０（Ｄ）は、ＬＴＥ側の各タイミングの例を表している。ＢＢ部１１１から出力されたＩＱデータ（例えば図１０（Ａ））は、ＲＥＣ内遅延調整値Ｔ１＿Ｌ分、遅延して、遅延調整部１１２に入力される（例えば図１０（Ｂ））。ＩＱデータは、遅延調整部１１２で遅延調整値Ｔｘ＿Ｌの時間滞留した後、出力されて、マルチプレクサ１３０に入力される（例えば図１０（Ｃ））。そして、ＩＱデータは、ベースフレームとなって、ｇａｐＴｘ＿Ｌ分遅延後、マルチプレクサ１３０から出力される。
【０１００】
マルチプレクサ１３０から出力されるフレームの送信タイミング（Ｔ１＿Ｌ＋Ｔｘ＿Ｌ＋Ｔ２＿Ｌ）は、遅延調整部１１２により遅延調整値（Ｔｘ＿Ｌ）が調整されたタイミングとなっている。
【０１０１】
他方、３Ｇ側の遅延調整部１２２は、式（６）を用いて遅延調整値Ｔｘ＿３Ｇを計算する。図１０（Ｇ）の例では、３Ｇ側の「０」番目のフレームに挿入されるＩＱデータが、マルチプレクサ１３０に入力されるタイミングで、既に、ＬＴＥ側の「０」番目のフレームの送信が開始されている。したがって、図１０（Ｈ）に示すように、ＬＴＥ側の「１」番目のフレームの送信タイミングで、３Ｇ側の「０」番目のフレームが送信されることになる。結果として、マルチプレクサ１３０から出力されて、ＲＥ１５０に入力される各フレームは、例えば図１０（Ｉ）に示すように、ＬＴＥ側と３Ｇ側で一致しないタイミング（又は一致しないフレーム番号）となっている。例えば、ＬＴＥ側の「１」番目のフレームが送信されるタイミングで、３Ｇ側では「０」番目のフレームが送信されるものとなっている。
【０１０２】
図９に戻り、３Ｇ側の遅延調整について、式（６）を利用して計算したように、Ｔｘ＿３Ｇ＝ｒｏｕｎｄ（４３１．９）＝４３２となった。（）内の小数点の部分「０．９」は、例えば、３Ｇ側単独で遅延調整を行った場合の３Ｇ側におけるｇａｐを表している。このｇａｐ分を減算した場合の遅延調整値Ｔｘ＿３Ｇは、ｒｏｕｎｄ（４３１．９−０．９）＝ｒｏｕｎｄ（４３１）＝４３１となる。この場合、遅延要素を全て加算すると、７．７＋４３１＋０．９＋２３．５＋３６．９＝５００ｃｈｉｐとなって、遅延規定値である「５００」ｃｈｉｐと一致することになる。
【０１０３】
本第１の実施の形態では、遅延調整部１２２は、式（６）で示すように、ｇａｐを考慮しないで３Ｇ側の遅延調整値Ｔｘ＿３Ｇを計算している。そのため、３Ｇ側で計算したマルチプレクサ１３０からの送信タイミングは、ＬＴＥ側の送信タイミング（全体としては遅延規定値５００ｃｈｉｐと合致したタイミング）に対して、ｇａｐ分の誤差（０≦ｇａｐ＜１ｃｈｉｐ）が含まれる。さらに、遅延調整部１２２では、式（６）で示すように、ｒｏｕｎｄ関数を用いて遅延調整値Ｔｘ＿３Ｇを計算している。従って、３Ｇ側で計算したマルチプレクサ１３０の送信タイミングは、ＬＴＥ側の送信タイミングに対して、四捨五入分の誤差（−０．５以上、０．５未満）が含まれる。２つの誤差をまとめた誤差を、例えば、ΔＲＥとすると、ΔＲＥは、
−０．５≦ΔＲＥ＜１．５  ・・・（７）
となる。
【０１０４】
ΔＲＥは、例えば、図９で示すように、ＬＴＥ側のＲＥ装置内遅延（ＬＴＥ）と３Ｇ側のＲＥ装置内遅延（３Ｇ）の差として表される。全体として見ると、ΔＲＥは、ＬＴＥ側の各遅延要素を加算した値（＝遅延規定値５００）に対して、３Ｇ側の各遅延要素を加算した値（ＲＥＣ−ＲＥ間遅延）（＝５００．１）の差分となっている。ΔＲＥは、例えば、ＬＴＥ方式の信号に対する遅延調整の影響によって生じた３Ｇ方式の信号に対する遅延調整の誤差、と言うこともできる。図９の例では、ΔＲＥ＝５００−（７．７＋４３２＋２３．５＋３６．９）＝５００−５００．１＝−０．１となる。
【０１０５】
図１０（Ｋ）に示すように、３Ｇ側の遅延調整部１２２がｇａｐを考慮しないで遅延調整値Ｔｘ＿３Ｇを計算し、さらに、ｒｏｕｎｄ計算により遅延調整値を計算することで、ＬＴＥ出力に対する３Ｇ出力の出力タイミング差が、例えば、ΔＲＥとなり得る。
【０１０６】
このような誤差により受信装置２００においてどのような影響が出るのか、について以下述べる。
【０１０７】
例えば、ＬＴＥ側の無線信号に対して３Ｇ側の無線信号が１ｃｈｉｐ以上ずれた場合、受信装置２００では、ＬＴＥ側について「１」番目のベースフレームを受信しているときに、３Ｇ側について「０」番目のベースフレームを受信する。この場合、受信装置２００において、ＬＴＥ側の信号から３Ｇ側の信号に切り替えたとき、ベースフレームの番号がずれていることから、「１」番目のフレームが「０」番目のフレームへ切替えられるなど、スムーズな切り替えを行うことができない。また、受信装置２００では、ＬＴＥ側では「１」番目のベースフレームに対して、３Ｇ側では「０」番目のベースフレームを受信していることから、３Ｇ側の信号がＬＴＥ側の信号よりも遠い基地局装置から送信されたものとして把握する場合もある。その場合の受信装置２００と基地局装置との間の距離が受信装置２００の処理の限界範囲を超えていると、受信装置２００では３Ｇ側の信号を処理できなくなる場合もある。
【０１０８】
そこで、送信装置１００では、３Ｇ側のｇａｐを考慮して、遅延調整値を算出する。詳細は第２の実施の形態で説明する。
【０１０９】
なお、第１の実施の形態においては、送信装置１００は、ＬＴＥ方式に対応するフレームと３Ｇ方式に対応するフレームとを１つの伝送路で送信している。従って、送信装置１００は、ＬＴＥ方式に対応するフレームの伝送路と、３Ｇ方式に対応するフレームの伝送路とを別々にする場合と比較して、１つの伝送路としているため、コスト削減を図ることが可能となる。
【０１１０】
［第２の実施の形態］
本第２の実施の形態における無線通信システム１０の構成例と送信装置１００の構成例は第１の実施の形態と同様である（例えば、図１から図４）。
【０１１１】
図１１は本第２の実施の形態における数値例を表している。３Ｇ側の遅延調整値Ｔｘ＿３Ｇの値が異なり、３Ｇ側のｇａｐＴ２＿３Ｇが追加される以外は、第１の実施の形態と同一の数値が用いられる（例えば図８）。
【０１１２】
本第２の実施の形態においても、マルチプレクサ１３０から送信されるＩＱ信号の送信タイミングは、マルチプレクサ１３０から送信されるＬＴＥ方式に対応する信号の送信タイミングに対応している。
【０１１３】
遅延調整部１２２では、マルチプレクサ１３０から送信される信号の送信タイミングに対して所定時間（Ｔ２＿３Ｇ）異なる３Ｇ方式に対応する信号を、ＢＢ部１２１から受け取ったときのタイミングに対して、所定時間（Ｔ２＿３Ｇ）に基づく時間（Ｔｘ＿３Ｇ）遅延させる。遅延調整部１２２は、ＩＱデータの入力タイミングに対して、Ｔｘ＿３Ｇ時間分遅延させて、入力したＩＱデータをマルチプレクサ１３０へ出力する。
【０１１４】
具体的には、３Ｇ側の遅延調整部１２２から出力されてマルチプレクサ１３０に入力されるＩＱデータの入力タイミングから、マルチプレクサ１３０から出力されるタイミングの時間差Ｔ２＿３Ｇを、マルチプレクサ１３０が測定する。マルチプレクサ１３０は、測定した時間差Ｔ２＿３Ｇを、３Ｇ側の遅延調整部１２２へ出力する。
【０１１５】
この測定された時間差Ｔ２＿３Ｇは、例えば、ＬＴＥ側で調整された遅延調整を考慮した場合のＦｒａｍｅ生成部１３４における、３Ｇ側の入力と出力のタイミング差を表している。この時間差Ｔ２＿３Ｇのことを、例えば、ＬＴＥ側の遅延調整を考慮した３Ｇ側のｇａｐ、と称する場合がある。例えば、ＬＴＥ側を考慮した３Ｇ側のｇａｐは、第１の実施の形態で説明した３Ｇ側のｇａｐ（３Ｇ側単独で遅延調整を行った場合の３Ｇ側におけるｇａｐ）とは異なるｇａｐとなっている。
【０１１６】
本第２の実施の形態における遅延調整部１２２は、以下の式（８）を用いて、遅延調整値Ｔｘ＿３Ｇを計算する。
【０１１７】
Ｔｘ＿３Ｇ＝ｒｏｕｎｄ（Ｔ０＿３Ｇ−（Ｔ１＿３Ｇ＋Ｔ２＿３Ｇ＋Ｔ３＿３Ｇ＋Ｔ４＿３Ｇ））  ・・・（８）
第１の実施の形態で遅延調整値Ｔｘ＿３Ｇを計算する際に用いた式（６）と比較して、式（８）では、ＬＴＥ側の遅延調整を考慮した３Ｇ側のｇａｐＴ２＿３Ｇが追加されている。
【０１１８】
図１１に示す数値で、式（８）により、３Ｇ側の遅延調整値Ｔｘ＿３Ｇを計算すると、Ｔｘ＿３Ｇ＝ｒｏｕｎｄ（５００−（７．７＋０．６＋２３．５＋３６．９））＝ｒｏｕｎｄ（５００−６８．７）＝ｒｏｕｎｄ（４３１．３）＝４３１となる。第１の実施の形態の場合（Ｔｘ＿３Ｇ＝４３２）と比較すると、第２の実施の形態では、１ｃｈｉｐ分早く、遅延調整部１２２からマルチプレクサ１３０へＩＱデータが送信されることになる。この１ｃｈｉｐ分早めて、遅延調整部１２２からマルチプレクサ１３０へＩＱデータが出力されることで、ＬＴＥ側とのフレームずれを解消することが可能となる。
【０１１９】
図１２（Ａ）から図１２（Ｋ）はタイミングの例を表す図である。各タイミングがどの位置に対応するタイミングを表しているかは、第１の実施の形態で説明した図１０（Ａ）から図１０（Ｋ）とそれぞれ同一である。
【０１２０】
図１２（Ｇ）に示すように、遅延調整部１２２の出力タイミング（＝マルチプレクサ１３０の入力タイミング）は、Ｔｘ＿３Ｇとなっているものの、Ｔｘ＿３ＧにはＬＴＥ側の遅延調整を考慮した３Ｇ側のｇａｐＴ２＿３Ｇが追加されている。そのため、例えば、３Ｇ側の「０」番目のベースフレームに含まれるＩＱデータのマルチプレクサ１３０への入力タイミングは、マルチプレクサ１３０からＬＴＥ側の「０」番目のベースフレームが送信されるタイミングより前となっている。従って、図１２（Ｈ）に示すように、３Ｇ側の「０」番目のベースフレームとＬＴＥ側の「０」番目のベースフレームは同一のタイミングで、マルチプレクサ１３０から出力されることが可能となっている。この場合、図１２（Ｉ）に示すように、ＲＥ１５０へのフレームの入力タイミングは３Ｇ方式とＬＴＥ方式で同一のタイミングとなっているものの、図１２（Ｊ）と図１２（Ｋ）に示すように、ΔＲＥの誤差が生じている。
【０１２１】
図１１に戻り、３Ｇ側の遅延要素をすべて加算すると、７．７＋４３１＋０．６＋２３．５＋３６．９＝４９９．７（＝ＲＥＣ−ＲＥ間遅延（３Ｇ））となる。従って、３Ｇ側全体では、ＬＴＥ側全体（＝遅延規定値５００ｃｈｉｐ）に対して、ΔＲＥ＝５００−４９９．７＝０．３ｃｈｉｐのずれが生じる。
【０１２２】
第２の実施の形態においては、ＲＥＣ−ＲＥ間遅延（３Ｇ）には、ｇａｐＴ２＿３Ｇが含まれている。従って、ＲＥＣ−ＲＥ間遅延（３Ｇ）において、ｇａｐＴ２＿３Ｇが含まれない場合と比較して、第２の実施の形態におけるＲＥＣ−ＲＥ間遅延（３Ｇ）には、ｇａｐＴ２＿３Ｇ分の遅延（０≦ｇａｐ＜１）が解消され、ｒｏｕｎｄ計算による誤差が残る。そして、このｒｏｕｎｄ計算による誤差（−０．５以上、０．５未満）が、ΔＲＥとなる。すなわち、ΔＲＥの取り得る値の範囲は、
−０．５≦ΔＲＥ＜０．５  ・・・（９）
となる。
【０１２３】
第１の実施の形態では、３Ｇ側のｇａｐの値は「０．９」として説明した。このｇａｐ値は、例えば、３Ｇ側単独で遅延調整を行った場合のｇａｐ値である。従って、このｇａｐ値を含むＲＥＣ−ＲＥ間遅延（３Ｇ）は５００ｃｈｉｐとなり、ΔＲＥ＝０となる。
【０１２４】
一方、第２の実施の形態では、３Ｇ側のｇａｐ値は「０．６」として説明した。これは上述したように、例えば、ＬＴＥ側の遅延調整により調整されたタイミングでマルチプレクサ１３０からの送信タイミングに合わせた場合に測定されたｇａｐ値である。従って、３Ｇ側のｇａｐ値を「０．９」とすればΔＲＥ＝０となるものの、「０．６」としたことで、その差分「０．３」が残り、この差分がΔＲＥとなったのである。
【０１２５】
なお、図１１の例ではΔＲＥ＝０．３となっているのに対して、第１の実施の形態の例（例えば図９）ではΔＲＥ＝０．１となっている。すなわち、第２の実施の形態の方がΔＲＥは大きくなる結果となった。ただし、これは、取り得る数値の関係でそのような値となったものであって、第２の実施の形態のΔＲＥの取り得る値の範囲は式（９）で示され、第１の実施の形態の場合のΔＲＥの取り得る値の範囲である式（７）と比較して、誤差が小さくなっている。
【０１２６】
このようにΔＲＥの取り得る範囲が小さくなったのは、上述したように、送信装置１００では、ＬＴＥ側で調整された遅延調整を考慮したｇａｐＴ２＿３Ｇを含む式（８）により、遅延調整値Ｔｘ＿３Ｇを計算している。そして、ｇａｐＴ２＿３Ｇの取り得る範囲である０≦Ｔ２＿３Ｇ＜０が、ｇａｐＴ２＿３Ｇを含む式（８）により、その範囲による誤差が解消された分がΔＲＥに反映されて、式（７）から式（９）へとなったためである。
【０１２７】
よって、本第２の実施の形態においては、一方の無線通信方式の信号に対する遅延調整の影響によって、他方の無線通信方式の信号に対する遅延調整に誤差が生じた場合に、その誤差を低減させることが可能となる。また、本第２の実施の形態も第１の実施の形態と同様に、複数本の伝送路が設置されず、１本の伝送路により実現可能であるため、複数本の伝送路が設置される場合と比較してコスト削減を図ることも可能である。
【０１２８】
＜動作例＞
図１３は本第２の実施の形態における動作例を表す図である。
【０１２９】
送信装置１００は処理を開始すると（Ｓ１０）、ＣＰＲＩを起動する（Ｓ１１）。例えば、ＲＥＣ制御部１１４，１２４は、内部メモリに記憶されたプログラムを読み出して実行することで、ＢＢ部１１１，１２１と遅延調整部１１２，１２２、及びマルチプレクサ１３０を起動させ、ＣＰＲＩインタフェースの機能を実行できるようにする。
【０１３０】
次に、送信装置１００は、ＲＥ１５０の遅延調整用の値を入手する（Ｓ１２）。例えば、Ｆｒａｍｅ生成部１３４は、内部メモリからＲＥ装置内遅延Ｔ４＿Ｌ，Ｔ４＿３Ｇを読み出し、さらに、ＲＥ内折り返し遅延も読み出す。
【０１３１】
次に、送信装置１００は、伝送路遅延Ｔ３＿Ｌ，Ｔ３＿３Ｇを測定する（Ｓ１３）。例えば、Ｆｒａｍｅ生成部１３４は、式（１）を利用して、＜伝送路遅延の計測例＞で説明した方法（例えば図６）で伝送路遅延Ｔ３＿Ｌ，Ｔ３＿３Ｇを測定する。Ｔ３＿Ｌ＝Ｔ３＿３Ｇとした場合、Ｆｒａｍｅ生成部１３４は、Ｔ３＿Ｌ又はＴ３＿３Ｇのいずれか一方を測定すればよい。なお、Ｆｒａｍｅ生成部１３４は、例えば、測定した伝送路遅延Ｔ３＿Ｌ，Ｔ３＿３Ｇを、マルチプレクサ制御部１３１とＲＥＣ制御部１１４を経由して、遅延調整部１１２，１２２へそれぞれ出力する。
【０１３２】
次に、送信装置１００は、伝送路の送信ｆｒａｍｅ位置を決定する（Ｓ１４）。例えば、Ｆｒａｍｅ生成部１３４は、Ｓ１２とＳ１３で入手及び計測した、ＲＥ装置内遅延Ｔ４＿Ｌ，Ｔ４＿３Ｇと伝送路遅延Ｔ３＿Ｌ，Ｔ３＿３Ｇを用いて、以下の計算を行うことで、送信ｆｒａｍｅ位置を決定する。
【０１３３】
ＬＴＥ側の送信ｆｒａｍｅ位置＝Ｔ３＿Ｌ＋Ｔ４＿Ｌ  ・・・（１０）
３Ｇ側の送信ｆｒａｍｅ位置＝Ｔ３＿３Ｇ＋Ｔ４＿３Ｇ  ・・・（１１）
例えば、Ｆｒａｍｅ生成部１３４は、内部メモリに記憶した式（１０）と式（１１）とを読み出して、Ｓ１２とＳ１３で入手及び計測したＲＥ装置内遅延Ｔ４＿Ｌ，Ｔ４＿３Ｇと伝送路遅延Ｔ３＿Ｌ，Ｔ３＿３Ｇを式（１０）と式（１１）に代入することで計算を行う。Ｆｒａｍｅ生成部１３４は、決定した送信ｆｒａｍｅ位置を、マルチプレクサ制御部１３１とＲＥＣ制御部１１４を経由して、遅延調整部１１２，１２２へ出力する。
【０１３４】
次に、送信装置１００は、遅延規定値Ｔ０＿Ｌ，Ｔ０＿３ＧとＲＥＣ装置内遅延Ｔ１＿Ｌ，Ｔ１＿３Ｇとを入手する（Ｓ１５）。例えば、遅延調整部１１２は、内部メモリに記憶した遅延規定値Ｔ０＿ＬとＲＥＣ装置内遅延Ｔ１＿Ｌとを内部メモリから読み出す。また、遅延調整部１２２は、例えば、内部メモリに記憶した遅延規定値Ｔ０＿３ＧとＲＥＣ装置内遅延Ｔ１＿３Ｇとを内部メモリから読み出す。
【０１３５】
次に、送信装置１００は、ＬＴＥ側の信号に対する処理、又は３Ｇ側の信号に対する処理を判別する（Ｓ１６）。例えば、遅延調整部１１２は、ＢＢ部１１１から出力されたＩＱ信号を受け取ると、ＬＴＥ側の信号に対する処理として、Ｓ１７の処理を行う。また、例えば、遅延調整部１２２は、ＢＢ部１２１から出力されたＩＱ信号を受け取ると、３Ｇ側の信号に対する処理としてＳ１９とＳ２０の処理を行う。
【０１３６】
送信装置１００は、ＬＴＥ側の信号に対する処理を行う場合（Ｓ１６で「ＬＴＥ」）、遅延調整値Ｔｘ＿Ｌを算出する（Ｓ１７）。例えば、遅延調整部１１２は、式（２）を利用して遅延調整値Ｔｘ＿Ｌを算出する。式（２）の表記を変えると、以下の式となる。
【０１３７】
Ｔｘ＿Ｌ＝ｆｌｏｏｒ（Ｔ０＿Ｌ−（Ｔ１＿Ｌ＋Ｔ３＿Ｌ＋Ｔ４＿Ｌ））  ・・・（１２）
例えば、遅延調整部１１２は、内部メモリに記憶した式（１２）を読み出して、Ｓ１２，Ｓ１３，及びＳ１５で取得した値を式（１２）に代入して計算を行うことで、遅延調整値Ｔｘ＿Ｌを算出する。そして、ＲＥＣ（ＬＴＥ）１１０は、ＬＴＥ対応のＩＱデータを含むフレームを、遅延調整値Ｔｘ＿Ｌにより遅延調整されたタイミングでマルチプレクサ１３０から送信する。この場合、図８などに示すように、遅延要素を全て加算するとＬＴＥ側では遅延規定値Ｔ０＿Ｌと一致しでおり、遅延規定値と合致したタイミングで、ＰＲＩを利用したフレームの送信が可能となる。
【０１３８】
そして、送信装置１００は、一連の処理を終了する（Ｓ１８）。
【０１３９】
一方、送信装置１００は、３Ｇ側の信号に対する処理を行う場合（Ｓ１６で「３Ｇ」）、マルチプレクサ１３０にて、ｇａｐＴ２＿３Ｇを測定する（Ｓ１９）。上述したように、例えば、Ｆｒａｍｅ生成部１３４は、ＬＴＥ側の遅延調整を考慮した３Ｇ側のｇａｐＴ２＿３Ｇを測定する。具体的には、例えば、Ｆｒａｍｅ生成部１３４は、３Ｇ方式に対応するＩＱデータの入力タイミング（＝遅延調整部１２２の出力タイミング）と、このＩＱデータを含むフレームの送信タイミングとの時間差をカウントすることで、ｇａｐＴ２＿３Ｇを測定する。Ｆｒａｍｅ生成部１３４は、測定したｇａｐＴ２＿３Ｇを、マルチプレクサ制御部１３１とＲＥＣ制御部１２４を経由して、遅延調整部１２２へ出力する。
【０１４０】
次に、送信装置１００は、３Ｇ側の遅延調整値Ｔｘ＿３Ｇを算出する（Ｓ２０）。例えば、遅延調整部１２２は、内部メモリに記憶した式（８）を読み出して、Ｓ１２，Ｓ１３，Ｓ１６，Ｓ１９で取得した値を式（８）に代入することで、遅延調整値Ｔｘ＿３Ｇを算出する。３Ｇ側は、遅延調整部１２２で遅延調整された送信タイミングで、３Ｇ方式に対応するＩＱデータが、ＣＰＲＩを利用して、マルチプレクサ１３０からＲＥ１５０へ送信される。
【０１４１】
そして、送信装置１００は一連の処理を終了する（Ｓ１８）。
【０１４２】
なお、マルチプレクサ１３０の送信タイミングは、ＬＴＥ側の遅延調整部１１２で調整されるため、図１３の処理では、少なくとも１回、ＬＴＥ側の処理（Ｓ１７）が３Ｇ側の処理（Ｓ１９，Ｓ２０）よりも先に行われることになる。
【０１４３】
［第３の実施の形態］
次に第３の実施の形態について説明する。第３の実施の形態は、３Ｇ側において、無線区間のＲＴＴ（Round Trip Time）を、３Ｇ側のｇａｐＴ２＿３Ｇを利用して測定する例である。このように測定されたＲＴＴは、例えば、端末装置（以下、「端末」と称する場合がある。）２００の正確な位置を推定するのに用いられる。
【０１４４】
図１４は、ＲＴＴの例を表す図である。ＲＴＴは以下の式で表される。
【０１４５】
ＲＴＴ＝Ｔ＿Ｒａｄｉｏ＿０＋Ｔ＿Ｒａｄｉｏ＿１  ・・・（１３）
式（１３）において、Ｔ＿Ｒａｄｉｏ＿０は、例えば、送信装置１００側のアンテナ１７２から無線信号が送信された後、端末（ＵＥ：User Equipment）２００のアンテナ２０２がその無線信号を受信するまでにかかる時間を表す。また、Ｔ＿Ｒａｄｉｏ＿１は、例えば、端末２００のアンテナ２０２から無線信号が送信された後、送信装置１００側のアンテナ１７２がその無線信号を受信するまでにかかる時間を表す。すなわち、Ｔ＿Ｒａｄｉｏ＿０は、例えば、無線区間における往路（送信装置１００から端末２００へ向かう方向）における経過時間を表す。また、Ｔ＿Ｒａｄｉｏ＿１は、例えば、無線区間における復路（端末２００から送信装置１００へ向かう方向）における経過時間を表している。この２つの経過時間を加算したものが、ＲＴＴとなっている。すなわち、ＲＴＴは、例えば、送信装置１００から受信装置２００へ無線信号を無線送信後、この無線信号に対応する無線信号を送信装置１００が受信装置２００から受信するまでにかかる時間を表している。
【０１４６】
ここで、３Ｇ側について、送信装置１００内の往路側の装置内遅延（以下、「装置内遅延往路」と称する場合がある。）をＴ＿ＲＥＣ＿ＲＥ＿０、復路側の装置内遅延（以下、「装置内遅延復路」と称する場合がある。）をＴ＿ＲＥＣ＿ＲＥ＿１とする。ここで、Ｔ＿ＲＥＣ＿ＲＥＣ＿０とＴ＿ＲＥＣ＿ＲＥ＿１は、ＲＥＣ−ＲＥ間遅延（３Ｇ）（例えば図１１のＴ＿ＲＥＣ＿ＲＥ）の往路と復路の時間をそれぞれ表している。
【０１４７】
また、ＲＥＣ（３Ｇ）１２０のＢＢ部１２１がＩＱデータを端末２００へ送信後、ＢＢ部１２１がそのＩＱデータを端末２００から受信するまでにかかる時間を、測定値ｔとする。さらに、端末２００において、アンテナ２０２においてフレームを受信後、そのフレームに対応するフレームをアンテナ２０２から送信するまでにかかる時間を、例えば、端末内の遅延Ｔ＿ＵＥとする。
【０１４８】
式（１３）を変形すると、ＲＴＴは、
ＲＴＴ＝ｔ−（Ｔ＿ＲＥＣ＿ＲＥ＿０＋Ｔ＿ＲＥＣ＿ＲＥ＿１＋Ｔ＿ＵＥ）  ・・・（１４）
となる。
【０１４９】
式（１４）から理解されるように、例えば、端末内遅延Ｔ＿ＵＥは固定値とすると、往路と復路の送信装置１００の装置内遅延（Ｔ＿ＲＥＣ＿ＲＥ＿０とＴ＿ＲＥＣ＿ＲＥ＿１）が分かれば、測定値ｔからＲＴＴの算出が可能となる。
【０１５０】
図１１に示すように、ＲＥＣ−ＲＥ間遅延（３Ｇ）Ｔ＿ＲＥＣ＿ＲＥは、各遅延要素の加算値となる。すなわち、
Ｔ＿ＲＥＣ＿ＲＥ＝Ｔ１＿３Ｇ＋Ｔｘ＿３Ｇ＋Ｔ２＿３Ｇ＋Ｔ３＿３Ｇ＋Ｔ４＿３Ｇ  ・・・（１５）
となる。往路と復路の装置内遅延（Ｔ＿ＲＥＣ＿ＲＥ＿０とＴ＿ＲＥＣ＿ＲＥ＿１）が、例えば、式（１５）で共に表される場合、式（１４）は、
ＲＴＴ＝ｔ−（２Ｔ＿ＲＥＣ＿ＲＥ＋Ｔ＿ＵＥ）  ・・・（１６）
となる。
【０１５１】
ＲＴＴの測定は、例えば、以下のようにして行われる。すなわち、ＢＢ部１２１からＩＱデータを出力後、そのＩＱデータを受信するまでの時間を、ＲＥＣ制御部１２４が測定することで、測定値ｔを得る。また、ＲＥＣ制御部１２４は、遅延調整部１２２で算出された各遅延要素を遅延調整部１２２から受け取る。そして、ＲＥＣ制御部１２４は、内部メモリに記憶した端末内遅延Ｔ＿ＵＥと式（１４）（又は式（１６））を読み出して、測定値ｔ、端末内遅延Ｔ＿ＵＥ、各遅延要素を、式（１４）（又は式（１６））に代入することで、ＲＴＴを得る。
【０１５２】
このように、本第３の実施の形態における送信装置１００は、ＲＴＴの計算に際して、３Ｇ側のｇａｐＴ２＿３Ｇを含めて計算するようにしている。例えば、図１１などから明らかなように、ｇａｐＴ２＿３Ｇを含むＲＥＣ−ＲＥ間遅延（３Ｇ）が用いられるため、ｇａｐＴ２＿３Ｇを含まないでＲＥＣ−ＲＥ間遅延（３Ｇ）が算出される場合と比較して、ｇａｐＴ２＿３Ｇによる誤差（０≦Ｔ２＿３Ｇ＜１）が低減される。従って、ｇａｐＴ２＿３Ｇを含まない場合と比較して、ＲＴＴの精度の向上を図ることが可能となる。
【０１５３】
［第４の実施の形態］
次に第４の実施の形態について説明する。第４の実施の形態では、送信装置１００に複数のＲＥＣ（３Ｇ）１２０が設けられる例である。
【０１５４】
図１５は第４の実施の形態における送信装置１００の構成例を表す図である。送信装置１００は、さらに、２つのＲＥＣ（３Ｇ＃１，３Ｇ＃２）１２０−１，１２０−２を備える。ＲＥＣ１２０−１を運用側、ＲＥＣ１２０−２を冗長側と称する場合がある。
【０１５５】
各ＲＥＣ１２０−１，１２０−２は、ＢＢ部１２１−１，１２１−２、遅延調整部１２２−１，１２２−２、及びＲＥＣ制御部１２４−１，１２４−２を備える。
【０１５６】
マルチプレクサ１３０は、例えば、遅延調整部１２２−１から出力されたＩＱデータを、遅延調整部１２２−２から出力されたＩＱデータに切り替えて、切り替えたＩＱデータを含むフレームをＲＥ１５０へ送信する。また、マルチプレクサ１３０は、例えば、遅延調整部１２２−２から出力されたＩＱデータを、遅延調整部１２２−１から出力されたＩＱデータに切り替えて、切り替えたＩＱデータを含むフレームをＲＥ１５０へ送信する。さらに、マルチプレクサ１３０は、ＲＥ１５０から送信されたフレームに含まれるＩＱデータを、遅延調整部１２２−１から遅延調整部１２２−２へ、又は遅延調整部１２２−２から遅延調整部１２２−１へ切り替えて出力することもできる。
【０１５７】
図１６はマルチプレクサ１３０の構成例を表す図である。マルチプレクサ１３０は、更に、Ｔ０検出部１３２６とＴ１検出部１３５とを備える。
【０１５８】
Ｔ０検出部１３２６は、例えば、遅延調整部１２２−１から出力された遅延調整後のＩＱデータの入力タイミングと、遅延調整部１２２−２から出力された遅延調整後のＩＱデータの入力タイミングとの時間差を検出する。この時間差のことを、例えば、「遅延差分Ｔ２＿３Ｇ＃２＿＃１」と称する場合がある。遅延差分Ｔ２＿３Ｇ＃２＿＃１は、例えば、運用側の遅延調整部１２２−１から出力されてマルチプレクサ１３０に入力されるＩＱデータと、冗長側の遅延調整部１２２−２から出力されてマルチプレクサ１４０に入力されるＩＱデータの時間差を表している。Ｔ０検出部１３２６は、検出した遅延差分Ｔ２＿３Ｇ＃２＿＃１をマルチプレクサ制御部１３１へ出力する。
【０１５９】
Ｔ１検出部１３５は、例えば、３Ｇ側の遅延調整部１２２−１からマルチプレクサ１３０に入力された遅延調整後のＩＱデータと、マルチプレクサ１３０からＲＥに送信されたＩＱデータの出力タイミングの時間差を検出する。この時間差は、例えば、第２の実施の形態でも説明したように、ＬＴＥ側の遅延調整を考慮した３Ｇ側（ＲＥＣ１２０−１側）のｇａｐ（ｇａｐＴ２＿３Ｇ＃１）となっている。Ｔ１検出部１３５は、検出したｇａｐＴ２＿３Ｇ＃１をマルチプレクサ制御部１３１へ出力する。
【０１６０】
マルチプレクサ制御部１３１は、本第４の実施の形態においては、冗長遅延検出部として機能する。以下では、マルチプレクサ制御部１３１を冗長遅延検出部１３１と称する場合がある。冗長遅延検出部１３１は、以下の式（１７）を用いて冗長遅延ΔＴ２を算出する。
【０１６１】
ΔＴ２＝−ｆｌｏｏｒ（Ｔ２＿３Ｇ＃１＋Ｔ２＿３Ｇ＃２＿＃１）  ・・・（１７）
例えば、冗長遅延検出部１３１は、内部メモリに記憶した式（１７）を読み出して、Ｔ０検出部１３２６とＴ１検出部１３５とからそれぞれ受け取ったＴ２＿３Ｇ＃１，Ｔ２＿３Ｇ＃２＿＃１を式（１７）に代入して計算することで、冗長遅延ΔＴ２を算出する。冗長遅延検出部１３１は、算出した冗長遅延ΔＴ２を、冗長側のＲＥＣ制御部１２４−２を介して、遅延調整部１２２−２へ出力する。遅延調整部１２２−２では、冗長遅延ΔＴ２に基づいて遅延調整値を計算し、計算した遅延調整値に従って、遅延調整したＩＱデータをマルチプレクサ１３０へ出力する。
【０１６２】
図１７（Ａ）から図１７（Ｅ）はタイミングの例を表す図である。これらの図は、冗長遅延ΔＴ２を計算しない場合の各タイミングの例を表している。
【０１６３】
図１７（Ａ）は、マルチプレクサ１３０の出力タイミングの例を表している。図１７（Ｂ）は、運用側のＲＥＣ１２０−１から出力されたＩＱデータのマルチプレクサ１３０の入力タイミングの例を表している。このＩＱデータは、マルチプレクサ１３０の出力タイミングに対して、ｇａｐＴ２＿３Ｇ＃１だけずれて、マルチプレクサ１３０に入力される。
【０１６４】
一方、図１７（Ｃ）は冗長側のＲＥＣ１２０−２から出力されたＩＱデータのマルチプレクサ１３０への入力タイミングの例を表している。上述したように、２つのＩＱデータの入力タイミングは、遅延差分Ｔ２＿３Ｇ＃２＿＃１だけずれている。
【０１６５】
図１７（Ｄ）は、マルチプレクサ１３０から出力されるＬＴＥ側のフレームのタイミング例を表し、図１７（Ｅ）は、３Ｇ側のフレームのタイミング例を表している。この場合に、図１７の（ｘ）で示すタイミングで、運用側のＲＥＣ１２０−１から冗長側のＲＥＣ１２０−２への切り替えがおこなわれた場合を考える。この場合、マルチプレクサ１３０には運用側の「＃２」のフレームに対応するＩＱデータの一部が入力しているにも拘わらず、（ｘ）のタイミングで切り替えが行われたため、他のＩＱデータは入力されない。他方、マルチプレクサ１３０には冗長側の「＃３」のフレームに対応するＩＱデータが入力され、タイミングをずらして「＃３」のフレームの先頭となるＩＱデータをマルチプレクサ１３０から出力することは可能である。よって、タイミング（ｘ）で運用側から冗長側への切り替えが行われた場合、３Ｇ側のマルチプレクサ１３０からの出力フレームは、「＃１」の次は「＃２」ではなく「＃３」となる。従って、「＃２」のフレームがマルチプレクサ１３０から出力されず、「ｃｈｉｐとび」が生じる。
【０１６６】
これは、例えば、冗長側のＲＥＣ１２０−２では、運用側のＲＥＣ１２０−１で使用した遅延調整値Ｔｘ＿３Ｇ＃１を得ることなく、ＬＴＥ側で遅延調整されたタイミングで遅延調整を行っているからである。
【０１６７】
そこで、本第４の実施の形態では、冗長遅延検出部１３１が式（１７）を利用して冗長遅延ΔＴ２（図１７においてＴ２＿３Ｇ＃２＿＃１とＴ２＿３Ｇ＃１を加算した値）を計算し、冗長側の遅延調整部１２２−２は、冗長遅延ΔＴ２を利用して遅延調整を行う。
【０１６８】
図１８（Ａ）から図１８（Ｋ）はタイミングの例を表す図である。図１８（Ｄ）に示すように、マルチプレクサ１３０からの出力タイミングはＬＴＥ側で調整される。
【０１６９】
図１８（Ｅ）から図１８（Ｇ）は運用側のタイミングの例を表している。図１８（Ｇ）に示すように、運用側では、マルチプレクサ１３０からの出力タイミングに対して、ｇａｐＴ２＿３Ｇ＃１の差が生じている。
【０１７０】
他方、図１８（Ｈ）から図１８（Ｊ）は冗長側のタイミングの例を表している。図１８（Ｊ）に示すように、冗長側は、運用側の遅延調整部１２２−１の出力タイミング（＝マルチプレクサ１３０の入力タイミング）に対して、遅延差分Ｔ２＿３Ｇ＃２＿＃１ずれている。この遅延差分Ｔ２＿３Ｇ＃２＿＃１と、運用側のｇａｐＴ２＿３Ｇ＃１（図１８（Ｇ））とを加算した冗長遅延ΔＴ２を、遅延調整部１２２−２で算出した遅延調整値Ｔｘ＿３Ｇに加算する。これにより、図１８（Ｊ）に示すように、冗長遅延ΔＴ２を使用しない場合と比較して、遅延調整部１２２−２の出力タイミングが１ｃｈｉｐ分早くなっている。
【０１７１】
この理由は、例えば、以下となる。すなわち、遅延調整部１２２−２では、式（８）を利用して、遅延調整値Ｔｘ＿３Ｇ＃２を算出する。その際、遅延調整部１２２−２は、算出した遅延調整値Ｔｘ＿３Ｇ＃２に冗長遅延ΔＴ２を加算して、式（８）を計算する。式（８）ではｒｏｕｎｄ計算により（）内の数は四捨五入するが、延調整値Ｔｘ＿３Ｇ＃２に冗長遅延ΔＴ２を加算することで、切り上げや切り下げによって、加算しない場合と比較して、「±１」となる可能性が高くなる。よって、冗長遅延ΔＴ２を加算した場合は、加算しない場合と比較して、１ｃｈｉｐ早くしたり、遅くしたりする可能性が高くなる。これにより、例えば、図１５に示す場合でも、ｃｈｉｐずれを防止することが可能となる。
【０１７２】
図１９（Ａ）から図１９（Ｆ）はタイミングの例を表す図である。図１９（Ｄ）に示すように、図１９（Ｃ）の場合と比較して冗長遅延ΔＴ２を遅延調整値Ｔｘ＿３Ｇ＃２に加算しているため、運用側のマルチプレクサ１３０への入力タイミングが１ｃｈｉｐ遅れる。このため、タイミング（ｘ）で運用側から冗長側への切り替えが行われても、図１９（Ｆ）に示すように、「＃１」のフレームの次は「＃２」のフレームとなり、「ｃｈｉｐ」とびは生じない。
【０１７３】
なお、ＴＯ検出部１３２６とＴ１検出部１３５に代えて、冗長遅延検出部１３１とＦＩＦＯ１３２１，１３２２，１３２５により、Ｔ０検出部１３２６とＴ１検出部１３５の機能を実現するようにしてもよい。
【０１７４】
［その他の実施の形態］
図２０は、送信装置１００のハードウェア構成例を表す図である。
【０１７５】
ＲＥＣ（ＬＴＥ）１１０は、更に、ＲＯＭ（Read Only Memory）１１６、ＲＡＭ（Random Access Memory）１１７、ＣＰＵ（Central Processing Unit）１１８、及びメモリ１１９を備える。ＣＰＵ１１８は、ＲＯＭ１１６に記憶されたプログラムを読み出してＲＡＭ１１７にロードし、ロードしたプログラムを実行することで、ＢＢ部１１１と遅延調整部１１２、及びＲＥＣ制御部１１４の機能を実現することができる。ＣＰＵ１１８は、例えば、ＢＢ部１１１、遅延調整部１１２、及びＲＥＣ制御部１１４に対応する。また、メモリ１１９は、例えば、内部メモリに対応する。
【０１７６】
ＲＥＣ（３Ｇ）１２０は、更に、ＲＯＭ１２６、ＲＡＭ１２７、ＣＰＵ１２８、メモリ１２９を備える。ＣＰＵ１２８は、ＲＯＭ１２６に記憶されたプログラムを読み出してＲＡＭ１２７にロードし、ロードしたプログラムを実行することで、ＢＢ部１２１、遅延調整部１２２、ＲＥＣ制御部１２４の機能を実現することができる。ＣＰＵ１２８じゃ、例えば、ＢＢ部１２１、遅延調整部１２２、及びＲＥＣ制御部１２４に対応する。また、メモリ１２９は、例えば、内部メモリに対応する。
【０１７７】
マルチプレクサ１３０は、更に、ＣＰＵ１３６、ＲＡＭ１３７、ＲＯＭ１３８、メモリ１３９、及びＩＦ（Interface）１４０を備える。ＣＰＵ１３６は、ＲＯＭ１３８に記憶されたプログラムを読み出してＲＡＭ１３７にロードし、ロードしたプログラムを実行することで、マルチプレクサ制御部１３１、及びＩＱ信号マルチプレクサ１３２の機能を実現することができる。ＣＰＵ１３６は、例えば、マルチプレクサ制御部１３１、及びＩＱ信号マルチプレクサ１３２に対応する。また、メモリ１３９は、例えば、内部メモリに対応する。さらに、ＩＦ１４０は、例えば、Ｆｒａｍｅ生成部１３４に対応する。
【０１７８】
ＲＥ１５０は、更に、ＩＦ１５６、ＣＰＵ１５７、ＲＡＭ１５８、ＲＯＭ１５９、ＤＳＰ（Digital Signal Processor）１６０を備える。ＣＰＵ１５７は、ＲＯＭ１５９に記憶されたプログラムを読み出して、ＲＡＭ１５８にロードし、ロードしたプログラムを実行することで、ＲＥ制御部１５２の機能を実現することができる。ＣＰＵ１５７は、例えば、ＲＥ制御部１５２に対応する。また、ＩＦ１５６は、例えば、ＣＰＲＩ  ｆｒａｍｅｒ１５１に対応する。さらに、ＤＳＰ１６０は、例えば、ＬＴＥ無線処理部１５３と３Ｇ無線処理部１５４に対応する。
【０１７９】
なお、ＣＰＵ１１８，１２８，１３６，１５７は、例えば、ＦＰＧＡ（Field-Programmable Gate Array）やＭＰＵ（Micro Processing Unit）などのコントローラであってもよい。
【０１８０】
図２１（Ａ）は送信装置１００の他の構成例を表す図である。送信装置１００は、第１のＢＢ部（ベースバンド部）１２１と、第１の遅延調整部１２２、及びマルチプレクサ１３０を備える。
【０１８１】
マルチプレクサ１３０は、第１の無線通信方式に対応する第１の信号と第２の無線通信方式に対応する第２の信号とを多重化し、多重化した前記第１及び第２の信号を、共通インタフェースを利用して送信する。マルチプレクサ１３０から送信される信号の送信タイミングは、マルチプレクサ１３０から送信される第１の信号の送信タイミングに対応している。
【０１８２】
第１のＢＢ部１２１は、第２の信号を出力する。
【０１８３】
第１の遅延調整部１２２は、マルチプレクサ１３０から送信される信号の送信タイミングに対して第１の所定時間Ｔ２＿３Ｇ異なる第２の信号に対して以下の処理を行う。すなわち、第１の遅延調整部１２２は、第２の信号を、第１のベースバンド部１２１から受け取ったときのタイミングＴ１＿３Ｇに対して第１の所定時間Ｔ２＿３Ｇに基づく第１の遅延調整時間Ｔｘ＿３Ｇ遅延させて、マルチプレクサ１３０へ出力する。
【０１８４】
この場合、図２１（Ｂ）と図２１（Ｃ）に示すように、第２の信号は第１の所定時間Ｔ２＿３Ｇに基づいた第１の遅延調整時間Ｔｘ＿３Ｇ、遅延されて、第２の遅延調整部１２２から出力される。従って、図２１（Ｄ）に示すように、第２の信号は、これまでよりも早いタイミングで、第１の遅延調整部１２２からマルチプレクサ１３０へ送信される。これにより、第１の信号とフレーム番号とタイミングと第２の信号のフレーム番号が一致して（又はフレームタイミングが一致して）、マルチプレクサ１３０から信号の送信が可能となる。よって、一方の無線通信方式の信号に対する遅延調整の影響によって、他方の無線通信方式の信号に対する遅延調整に誤差が生じた場合に、その誤差を低減させることが可能となる。
【０１８５】
以上まとめると付記のようになる。
【０１８６】
（付記１）
第１の無線通信方式に対応する第１の信号と第２の無線通信方式に対応する第２の信号とを多重化し、多重化した前記第１及び第２の信号を、共通インタフェースを利用して送信するマルチプレクサと、
前記第２の信号を出力する第１のベースバンド部と、
前記マルチプレクサから送信される信号の送信タイミングが前記マルチプレクサから送信される前記第１の信号の送信タイミングに対応し、前記マルチプレクサから送信される信号の送信タイミングに対して第１の所定時間異なる前記第２の信号を、前記第１のベースバンド部から受け取ったときのタイミングに対して該第１の所定時間に基づく第１の遅延調整時間遅延させて、前記マルチプレクサへ出力する第１の遅延調整部と
を備えることを特徴とする送信装置。
【０１８７】
（付記２）
前記マルチプレクサは、前記第１の信号の送信タイミングで前記第２の信号を送信するときに、前記第２の信号を前記第１のベースバンド部から受け取ったときのタイミングと前記第２の信号を送信する送信タイミングとの時間差を測定し、該時間差を前記第１の所定時間として前記第１の遅延調整部へ出力し、
前記第１の遅延調整部は、前記マルチプレクサから受け取った前記第２の所定時間に基づいて前記第１の遅延調整時間を算出する
ことを特徴とする付記１記載の送信装置。
【０１８８】
（付記３）
前記第１の所定時間は、前記マルチプレクサにおいて前記第２の信号を入力したときの時間と、前記第１の信号の送信タイミングで前記マルチプレクサから該第２の信号を送信したときの時間との時間差を表すことを特徴とする付記１記載の送信装置。
【０１８９】
（付記４）
更に、前記共通インタフェースを利用して前記マルチプレクサから出力された前記第１及び第２の信号を受信し、多重化された前記第１及び第２の信号を前記第１及び第２の信号に分離して、前記第１及び第２の信号にそれぞれ対応する第１及び第２の無線信号を送信する送信部を備え、
前記第１の遅延調整部は、前記第１のベースバンド部から前記第２の信号が出力された後、前記第１の遅延調整部に入力されるまでのＲＥＣ装置内遅延と、前記マルチプレクサから受け取った前記第１の所定時間と、前記マルチプレクサから前記第２の信号が送信されて前記送信部で受信するまでにかかる時間を表す伝送路遅延と、前記送信部で前記第２の信号を受信後、前記第２の無線信号を送信するまでにかかる時間を表すＲＥ装置内遅延と、前記第１のベースバンド部から前記第２の信号が出力された後、前記送信部から前記第２の無線信号が送信されるまでにかかる予め決められた時間を表す遅延規定値とに基づいて、前記第１の遅延調整時間を算出することを特徴とする付記２記載の送信装置。
【０１９０】
（付記５）
前記送信部は、前記第１又は第２の信号に基づいて前記伝送路遅延を測定し、
前記第１の遅延調整部は、メモリを備え、
前記メモリには、前記ＲＥＣ装置内遅延、前記ＲＥ装置内遅延、前記遅延規定値、及び式（１８）を記憶し、
前記第１の遅延調整部は、前記メモリから、前記ＲＥＣ装置内遅延、前記ＲＥ装置内遅延、前記遅延規定値、式（１８）を読み出し、式（１８）に、前記ＲＥＣ装置内遅延、前記ＲＥ装置内遅延、前記遅延規定値、前記送信部から受け取った前記伝送路遅延と前記マルチプレクサから受け取った前記第１の所定時間を、代入して計算することで、前記第１の遅延調整時間を算出することを特徴とする付記３記載の送信装置。
第１の遅延調整時間＝ｒｏｕｎｄ（遅延規定値−（ＲＥＣ装置内遅延＋第１の所定時間＋伝送路遅延＋ＲＥ装置内遅延））  ・・・（１８）（ただし、ｒｏｕｎｄ（）は四捨五入関数を表す）
【０１９１】
（付記６）
更に、ＲＥＣ（Radio Equipment Control）制御部を備え、
前記ＲＥＣ制御部は、前記第１の所定時間に基づいて、前記送信装置が前記第２の信号に対応する第１の無線信号を受信装置へ無線送信後、前記第１の無線信号に対応する第２の無線信号を前記送信装置が前記受信装置から受信するまでにかかる時間を算出することを特徴とする付記１記載の送信装置。
【０１９２】
（付記７）
更に、
前記第２の無線通信方式に対応する第３の信号を出力する第２のベースバンド部と、
第２の遅延調整部とを備え、
前記マルチプレクサは、前記共通インタフェースを利用して前記第２の信号を送信後、前記共通インタフェースを利用して前記第３の信号を送信するまでの時間の時間差と前記第１の所定時間とを加算した時間を表す冗長遅延を算出し、
前記第２の遅延調整部は、前記マルチプレクサから送信される信号の送信タイミングに対して第２の所定時間異なる前記第３の信号を、前記第２のベースバンド部から受け取ったときのタイミングに対して該第２の所定時間に基づく第２の遅延調整時間と、前記マルチプレクサで算出された前記冗長遅延とを加算した時間遅延させて、前記マルチプレクサへ出力することを特徴とする付記１記載の送信装置。
【０１９３】
（付記８）
前記マルチプレクサは、Ｔ０検出部とＴ１検出部、及び冗長遅延検出部とを含み、
前記Ｔ０検出部は、前記共通インタフェースを利用して前記第２の信号を送信後、前記共通インタフェースを利用して前記第３の信号を送信するまでの時間の時間差を検出し、検出した時間差を前記冗長遅延検出部へ出力し、
前記Ｔ１検出部は、前記第１のベースバンド部から前記第２の信号を入力後、前記共通インタフェースを利用して該第２の信号を送信するまでの時間を前記第１の所定時間として検出し、検出した前記第１の所定時間を前記冗長遅延検出部へ出力し、
前記冗長遅延検出部は、前記時間差と前記第１の所定時間とを加算して前記冗長遅延を算出することを特徴とする付記７記載の送信装置。
【０１９４】
（付記９）
第１の無線通信方式に対応する第１の信号と第２の無線通信方式に対応する第２の信号とを多重化し、多重化した前記第１及び第２の信号を、共通インタフェースを利用して送信するマルチプレクサと
第１のベースバンド部と、
第１の遅延調整部を備える送信装置における遅延調整方法であって、
前記第１のベースバンド部により、前記第２の信号を出力し、
前記第１の遅延調整部により、前記マルチプレクサから送信される信号の送信タイミングが前記マルチプレクサから送信される前記第１の信号の送信タイミングに対応し、前記マルチプレクサから送信される信号の送信タイミングに対して第１の所定時間異なる前記第２の信号を、前記第１のベースバンド部から受け取ったときのタイミングに対して該第１の所定時間に基づく第１の遅延調整時間遅延させて、前記マルチプレクサへ出力する
ことを特徴とする遅延調整方法。
【符号の説明】
【０１９５】
１０：無線通信システム              １００：送信装置（無線基地局装置）
１１０：ＲＥＣ（ＬＴＥ）            １１１：ＢＢ部
１１２：遅延調整部                  １１４：ＲＥＣ制御部
１１８：ＣＰＵ                      １２０：ＲＥＣ（３Ｇ）
１２１：ＢＢ部                      １２２：遅延調整部
１２４：ＲＥＣ制御部                １３０：マルチプレクサ
１３１：マルチプレクサ制御部（冗長遅延検出部）
１３２：ＩＱ信号マルチプレクサ      １３４：Ｆｒａｍｅ生成部
１３５：Ｔ１検出部                  １３６：ＣＰＵ
１５０：ＲＥ                        １７１，１７２：アンテナ
２００：受信装置（端末装置）
１１２１，１２２１：ＦＩＦＯ制御部  １１２２，１２２２：ＦＩＦＯ部
１１２２−１，１２２２−１：送信用ＦＩＦＯ
１１２２−２，１２２２−２：受信用ＦＩＦＯ
１３２１，１３２２，１３２４：ＦＩＦＯ
１３２３：マルチプレクサ及びデマルチプレクサ
１３２６：Ｔ０検出部
【図１】
2018148412.tif 000003
【図２】
2018148412.tif 000004
【図３】
2018148412.tif 000005
【図４】
2018148412.tif 000006
【図５】
2018148412.tif 000007
【図６】
2018148412.tif 000008
【図７】
2018148412.tif 000009
【図８】
2018148412.tif 000010
【図９】
2018148412.tif 000011
【図１０】
2018148412.tif 000012
【図１１】
2018148412.tif 000013
【図１２】
2018148412.tif 000014
【図１３】
2018148412.tif 000015
【図１４】
2018148412.tif 000016
【図１５】
2018148412.tif 000017
【図１６】
2018148412.tif 000018
【図１７】
2018148412.tif 000019
【図１８】
2018148412.tif 000020
【図１９】
2018148412.tif 000021
【図２０】
2018148412.tif 000022
【図２１】
2018148412.tif 000023