(57)【要約】      （修正有）【課題】信号の伝達に障害が生じることを抑制することができる電子デバイスを提供する。【解決手段】電子デバイスは、複数の貫通部が設けられた基材と、基材に設けられ、第１方向及び第１方向に交差する第２方向に並ぶ複数の素子と、素子に接続された複数の第１ラインと、素子に接続され、複数の第１ラインと交差する複数の第２ラインと、を備える。第１ラインは、第１方向に並ぶ複数の素子に接続された第１主ラインと、第１主ラインとの組み合わせによって少なくとも１つの貫通部を囲うように第１主ラインに接続された第１補助ラインと、を有する。【選択図】図２
2018044794.tif 000002
【特許請求の範囲】
【請求項１】
複数の貫通部が設けられた基材と、
前記基材に設けられ、第１方向及び前記第１方向に交差する第２方向に並ぶ複数の素子と、
前記素子に接続された複数の第１ラインと、
前記素子に接続され、前記複数の第１ラインと交差する複数の第２ラインと、を備え、
前記第１ラインは、前記第１方向に並ぶ複数の素子に接続された第１主ラインと、前記第１主ラインとの組み合わせによって少なくとも１つの前記貫通部を囲うように前記第１主ラインに接続された第１補助ラインと、を有する、電子デバイス。
【請求項２】
前記第２ラインは、前記第２方向に並ぶ複数の素子に接続された第２主ラインと、前記第２主ラインとの組み合わせによって少なくとも１つの前記貫通部を囲うように前記第２主ラインに接続された第２補助ラインと、を有する、請求項１に記載の電子デバイス。
【請求項３】
前記第１補助ラインは、隣り合う２本の前記第１主ラインの間に位置する、請求項１又は２に記載の電子デバイス。
【請求項４】
前記基材は、前記素子を支持する複数の素子部分と、前記素子部分に接続された複数の線状部分と、を含み、
前記第１主ライン及び前記第１補助ラインのいずれもが、前記基材の前記素子部分において前記素子の一側の領域を通る、請求項１乃至３のいずれか一項に記載の電子デバイス。
【請求項５】
前記基材は、前記素子を支持する複数の素子部分と、前記素子部分に接続された複数の線状部分と、を含み、
前記第１主ラインは、前記基材の前記素子部分において前記素子の一側の領域を通り、
前記第１補助ラインは、前記基材の前記素子部分において前記素子の他側の領域を通る、請求項１乃至３のいずれか一項に記載の電子デバイス。
【請求項６】
前記線状部分は、前記素子部分に接する第１部分と、前記第１部分とは反対側で前記素子部分に接する第２部分と、一端が前記第１部分に接するとともに他端が前記第２部分に接し、前記第１部分及び前記第２部分に対して傾斜した方向に延びる中間部分と、を含む、請求項４又は５に記載の電子デバイス。
【請求項７】
前記基材の厚みは、１０μｍ以上且つ１ｍｍ以下である、請求項１乃至６のいずれか一項に記載の電子デバイス。
【請求項８】
前記素子の一部に電気的に接続され、加えられる圧力に応じて電気抵抗又は静電容量が変化する感圧体を更に備える、請求項１乃至７のいずれか一項に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の実施形態は、複数の素子を備える電子デバイスに関する。
【背景技術】
【０００２】
近年、変形性を有する電子デバイスの研究がおこなわれている。例えば特許文献１は、フィルム上にマトリクス状に有機トランジスタ及び画素電極を設けることにより、丸めることができるディスプレイを構成することを提案している。また、例えば特許文献２は、マトリクス状に有機トランジスタが設けられたフィルムと、加えられる圧力に応じて抵抗値が変化する感圧導電体とを組み合わせて、人体の表面に取り付けることができる圧力センサを構成することを提案している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１５９９３５号公報
【特許文献２】国際公開第２０１５／１１９２１１号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電子デバイスを変形させると、電子デバイスを構成する基材や配線が破損し易くなり、この結果、配線における信号の伝達に障害が生じ易くなってしまう懸念がある。
【０００５】
本開示の実施形態は、このような点を考慮してなされたものであり、信号の伝達に障害が生じることを抑制することができる電子デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の一実施形態は、複数の貫通部が設けられた基材と、前記基材に設けられ、第１方向及び前記第１方向に交差する第２方向に並ぶ複数の素子と、前記素子に接続された複数の第１ラインと、前記素子に接続され、前記複数の第１ラインと交差する複数の第２ラインと、を備え、前記第１ラインは、前記第１方向に並ぶ複数の素子に接続された第１主ラインと、前記第１主ラインとの組み合わせによって少なくとも１つの前記貫通部を囲うように前記第１主ラインに接続された第１補助ラインと、を有する、電子デバイスである。
【０００７】
本開示の一実施形態による電子デバイスにおいて、前記第２ラインは、前記第２方向に並ぶ複数の素子に接続された第２主ラインと、前記第２主ラインとの組み合わせによって少なくとも１つの前記貫通部を囲うように前記第２主ラインに接続された第２補助ラインと、を有していてもよい。
【０００８】
本開示の一実施形態による電子デバイスにおいて、前記第１補助ラインは、隣り合う２本の前記第１主ラインの間に位置していてもよい。
【０００９】
本開示の一実施形態による電子デバイスにおいて、前記基材は、前記素子を支持する複数の素子部分と、前記素子部分に接続された複数の線状部分と、を含み、前記第１主ライン及び前記第１補助ラインのいずれもが、前記基材の前記素子部分において前記素子の一側の領域を通っていてもよい。若しくは、前記第１主ラインは、前記基材の前記素子部分において前記素子の一側の領域を通り、前記第１補助ラインは、前記基材の前記素子部分において前記素子の他側の領域を通っていてもよい。
【００１０】
本開示の一実施形態による電子デバイスにおいて、前記線状部分は、前記素子部分に接する第１部分と、前記第１部分とは反対側で前記素子部分に接する第２部分と、一端が前記第１部分に接するとともに他端が前記第２部分に接し、前記第１部分及び前記第２部分に対して傾斜した方向に延びる中間部分と、を含んでいてもよい。
【００１１】
本開示の一実施形態による電子デバイスにおいて、前記基材の厚みは、１０μｍ以上且つ１ｍｍ以下であってもよい。
【００１２】
本開示の一実施形態による電子デバイスは、前記素子の一部に電気的に接続され、加えられる圧力に応じて電気抵抗又は静電容量が変化する感圧体を更に備えていてもよい。
【発明の効果】
【００１３】
本開示の実施形態によれば、信号の伝達に障害が生じることを抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】一実施の形態に係る電子デバイスを示す平面図である。
【図２】図１の電子デバイスを拡大して示す平面図である。
【図３】図２の電子デバイスの素子及びその周辺を拡大して示す平面図である。
【図４】図３のトランジスタ素子を線IV−IVに沿って切断した場合を示す断面図である。
【図５】基材の一部が破断した状態を示す平面図である。
【図６】電子デバイスを用いて圧力センサを構成する例を示す図である。
【図７】圧力センサの回路を示す図である。
【図８】電子デバイスを備える実装基板を示す図である。
【図９】電子デバイスを製造する製造装置を示す図である。
【図１０】支持基板及び支持基板上に設けられた剥離層を備える支持体を準備する工程を示す図である。
【図１１】支持体上に基材を設ける基材準備工程を示す図である。
【図１２】基材上に素子を形成する素子形成工程を示す図である。
【図１３】第１の変形例に係る電子デバイスを示す平面図である。
【図１４】第２の変形例に係る電子デバイスを示す平面図である。
【図１５】第３の変形例に係る電子デバイスを示す平面図である。
【図１６】第４の変形例に係る電子デバイスを示す平面図である。
【図１７】第５の変形例に係る電子デバイスを示す平面図である。
【図１８】第６の変形例に係る電子デバイスを示す平面図である。
【図１９】図１８の電子デバイスを拡大して示す平面図である。
【図２０】第６の変形例に係る電子デバイスの基材及び貫通部を説明するための平面図である。
【図２１】張力が加えられていない状態の、第６の変形例に係る電子デバイスの基材の一具体例を示す図である。
【図２２】張力が加えられている状態の、第６の変形例に係る電子デバイスの基材の一具体例を示す図である。
【図２３】図１９の電子デバイスの素子及びその周辺を拡大して示す平面図である。
【発明を実施するための形態】
【００１５】
以下、本開示の実施形態に係る電子デバイスの構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
【００１６】
以下、図１乃至図１２を参照して、本開示の一実施の形態について説明する。
【００１７】
（電子デバイス）
まず、図１を参照して、本実施の形態に係る電子デバイス１０について説明する。図１は、電子デバイス１０を示す平面図である。
【００１８】
電子デバイス１０は、基材２０、基材２０の第１面２０ａに設けられた複数のトランジスタ素子３０、トランジスタ素子３０に接続された複数の複数の第１ラインＸ１〜Ｘｍ及び複数の第２ラインＹ１〜Ｙｎを備える。図１に示すように、複数のトランジスタ素子３０は、規則的に二次元配列されている。具体的には、複数のトランジスタ素子３０は、第１方向Ｄ１及び前記第１方向に交差する第２方向Ｄ２に並んでいる。図１に示す例において、第２方向Ｄ２は、第１方向Ｄ１に直交している。
【００１９】
複数の第１ラインＸ１〜Ｘｍはそれぞれ、第１方向Ｄ１に並ぶ複数のトランジスタ素子３０に接続されている。また、複数の第２ラインＹ１〜Ｙｎはそれぞれ、第２方向Ｄ２に並ぶ複数のトランジスタ素子３０に接続されている。このため、基材２０の法線方向に沿って電子デバイス１０を見た場合、電子デバイス１０の領域は、図１に示すように、複数の第１ラインＸ及び複数の第２ラインＹによって、マトリクス状に区画される。ｍ及びｎは、任意の正の整数である。複数のトランジスタ素子３０はそれぞれ、複数の第１ラインＸ１〜Ｘｍと複数の第２ラインＹ〜Ｙｎとの交点に対応して設けられている。以下の説明において、第１ラインＸ１〜Ｘｍに共通する事項を説明する際には、第１ラインＸ１〜Ｘｍを第１ラインＸと記す場合がある。また、第２ラインＹ１〜Ｙｎに共通する事項を説明する際には、第２ラインＹ１〜Ｙｎを第２ラインＹと記す場合がある。
【００２０】
後述するように、第１ラインＸは、トランジスタ素子３０のゲート電極に電気的に接続される。第１ラインＸは、走査線、スキャンライン、ワードラインなどとも称されるラインである。また、第２ラインＹは、トランジスタ素子３０のソース電極に電気的に接続される。第２ラインＹは、信号線、データライン、ビットラインなどとも称されるラインである。
【００２１】
図１に示すように、基材２０には、複数の貫通部２５が設けられている。貫通部２５は、例えば、第１方向Ｄ１においてトランジスタ素子３０と同一のピッチで並んでおり、且つ、第２方向Ｄ２においてもトランジスタ素子３０と同一のピッチで並んでいる。貫通部２５は、例えば、基材２０の第１面２０ａ側から、第１面２０ａの反対側に位置する第２面２０ｂ側へ貫通する貫通孔や切れ目である。基材２０に貫通部２５を設けることにより、基材２０の変形性を増大させることができる。
【００２２】
複数の貫通部２５が形成された基材２０は、複数の素子部分２１及び複数の線状部分２２を少なくとも含む。素子部分２１は、トランジスタ素子３０を支持する部分であり、線状部分２２は、素子部分２１に接続された部分である。図１に示す例において、線状部分２２は、隣り合う２つの貫通部２５によって挟まれた部分である。また、素子部分２１は、第１方向Ｄ１に延びる線状部分２２と第２方向Ｄ２に延びる線状部分２２とが交差する部分である。基材２０を変形させる場合、素子部分２１よりも線状部分２２が変形に寄与する。線状部分２２の幅は、好ましくは、基材２０の厚み以上になっている。
【００２３】
基材２０の厚みは、例えば１０μｍ以上且つ２００μｍ以下が好ましく、２０μｍ以上且つ２００μｍ以下がさらに好ましい。基材２０の厚みを１０μｍ以上にすることにより、基材２０の強度を確保し、これによって、電子デバイス１０を伸縮させたときに基材２０が降伏するまで変形してしまうことを抑制することができる。また、基材２０の厚みを２００μｍ以下にすることにより、基材２０の十分な伸縮性を確保することができる。
【００２４】
基材２０を構成する材料としては、貫通部２５が形成された基材２０を伸縮させた場合に基材２０が破断しない程度の柔軟性を有する材料が用いられる。例えば、基材２０を構成する材料として、エポキシ樹脂、アクリル樹脂、スチレン樹脂、ポリイミド樹脂、ポリビニルアルコール樹脂、ポリパラキシリレン樹脂などの樹脂材料を用いることができる。また、フォトリソグラフィー法によって貫通部２５を形成する場合、基材２０を構成する材料として、上記の樹脂材料と光酸発生剤等とを混合して感光性を持たせた材料が用いられる。
【００２５】
ところで、基材２０を変形させると、基材２０の例えば線状部分２２が破断し、この結果、線状部分２２に設けられた第１ラインＸの一部が断線してしまうことが考えられる。また、基材２０の変形に第１ラインＸが追従できず、第１ラインＸの一部が断線したり破損したりしてしまうことも考えられる。このような課題を考慮し、本実施の形態においては、第１ラインＸの一部が断線又は破損したとしても第１ラインＸにおける信号の伝達に障害が生じないよう、第１ラインＸに冗長性を持たせることを提案する。
【００２６】
以下、図２を参照して、冗長性を有する第１ラインＸを備えた電子デバイス１０の構成について詳細に説明する。図２は、電子デバイス１０を拡大して示す平面図である。なお、図２などの平面図においては、後述するゲート絶縁膜３２及び絶縁層３６を省略している。
【００２７】
図２に示すように、第１ラインＸは、第１主ライン及び第１補助ラインを有する。例えば、第１ラインＸ１は、第１主ラインＸ１１及び第１補助ラインＸ１２を有する。また、第１ラインＸ２は、第１主ラインＸ２１及び第１補助ラインＸ２２を有し、第１ラインＸ３は、第１主ラインＸ３１及び第１補助ラインＸ３２を有する。以下の説明において、第１主ラインＸ１１〜Ｘｍ１に共通する事項を説明する際には、第１主ラインＸ１１〜Ｘｍ１を第１主ラインＸａと記す場合がある。また、第１補助ラインＸ１２〜Ｘｍ２に共通する事項を説明する際には、第１補助ラインＸ１２〜Ｘｍ２を第１補助ラインＸｂと記す場合がある。
【００２８】
第１主ラインＸａは、第１方向Ｄ１に並ぶ複数のトランジスタ素子３０に接続される。例えば、第１主ラインＸａは、第１方向Ｄ１に沿って線状部分２２上を直線状に延びている。なお、第１主ラインＸａの形状が直線に限られることはない。例えば、第１主ラインＸａは、部分的に屈曲したり湾曲していたりしてもよい。
【００２９】
第１補助ラインＸｂは、第１主ラインＸａとの組み合わせによって少なくとも１つの貫通部２５を囲うように、第１主ラインＸａに接続されている。例えば図２に示すように、第１補助ラインＸ１２は、第１主ラインＸ１１との組み合わせによって２つの貫通部２５を囲うように、第１主ラインＸ１１に接続されている。具体的には、第１補助ラインＸ１２は、第１主ラインＸ１１に平行する第１主ラインＸ２１と同一の線状部分２２上に延びている。また、第１補助ラインＸ１２は、第１主ラインＸ１１と第２ラインＹ１との交点の近傍、及び第１主ラインＸ１１と第２ラインＹ３との交点の近傍において、第１主ラインＸ１１に接続されている。この場合、図５に示すように、第２ラインＹ１と第２ラインＹ３の間に位置する部分で第１主ラインＸ１１に断線が生じたとしても、信号は、第１主ラインＸ１１の断線箇所２３を迂回するよう第１補助ラインＸ１２を通ることができる。このため、信号の伝達に障害が生じることを抑制することができる。
【００３０】
第１補助ラインＸｂは、隣り合う２本の第１主ラインＸａの間に位置する。例えば、第１補助ラインＸ１２は、第１主ラインＸ１１と第１主ラインＸ２１との間に位置する。第１補助ラインＸ１２が第１主ラインＸ２１と交差しないことにより、第１補助ラインＸ１２及び第１主ラインＸ２１の層構成を簡略化できる。
【００３１】
図２に示す例において、第１主ラインＸａ及び第１補助ラインＸｂはいずれも、素子部分２１においてトランジスタ素子３０の一側の領域、具体的にはトランジスタ素子３０よりも図２において下側の領域を通る。しかしながら、素子部分２１において第１主ラインＸａ及び第１補助ラインＸｂが通る領域が特に限られることはない。例えば、後に変形例として示すように、素子部分２１において、第１主ラインＸａがトランジスタ素子３０の一側の領域を通り、第１補助ラインＸｂがトランジスタ素子３０の他側の領域を通ってもよい。
【００３２】
ところで、基材２０を変形させた時に線状部分２２の一部で破断が生じると、破断が生じた箇所の周囲で基材２０の内部応力が緩和される。例えば、破断箇所に近接する貫通部２５の周囲の線状部分２２においては、内部応力が、破断が生じる前に比べて減少する。このため、破断箇所に近接する貫通部２５の周囲の線状部分２２においては、破断が生じにくくなる。この点を考慮し、第１主ラインＸａ及び第１補助ラインＸｂは、１つの貫通部２５を挟んで対向していることが好ましい。これにより、第１主ラインＸａを支持する線状部分２２及び第１補助ラインＸｂを支持する線状部分２２の両方が同時に破断してしまうことを抑制することができる。
【００３３】
図２に示すように、第２ラインＹは、少なくとも第２主ラインを有する。例えば、第２ラインＹ１〜Ｙ３はそれぞれ、第２主ラインＹ１１〜Ｙ３１を有する。以下の説明において、第２主ラインＹ１〜Ｙｎ１に共通する事項を説明する際には、第２主ラインＹ１１〜Ｙｎ１を第２主ラインＹａと記す場合がある。
【００３４】
第２主ラインＹａは、第２方向Ｄ２に並ぶ複数のトランジスタ素子３０に接続される。例えば、第２主ラインＹａは、第２方向Ｄ２に沿って線状部分２２上を直線状に延びている。なお、第２主ラインＹａの形状が直線に限られることはない。例えば、第２主ラインＹａは、部分的に屈曲したり湾曲していたりしてもよい。
【００３５】
次に、トランジスタ素子３０の構成の一例について、図３及び図４を参照して説明する。図３は、図２の電子デバイス１０のトランジスタ素子３０及びその周辺を拡大して示す平面図である。また、図４は、図３のトランジスタ素子３０を線IV−IVに沿って切断した場合を示す断面図である。トランジスタ素子３０は、ゲート電極３１、ゲート絶縁膜３２、ソース電極３３、ドレイン電極３４、半導体層３５、及び絶縁層３６を含む。
【００３６】
図４に示すトランジスタ素子３０は、いわゆるトップゲート型のトランジスタ素子である。この場合、ソース電極３３、ドレイン電極３４、及び半導体層３５は、基材２０の第１面２０ａ上に設けられる。また、ゲート絶縁膜３２は、ソース電極３３、ドレイン電極３４及び半導体層３５を覆うように設けられ、ゲート電極３１は、ゲート絶縁膜３２上に設けられる。また、絶縁層３６は、ゲート電極３１及びゲート絶縁膜３２を覆うように設けられる。図示はしないが、トランジスタ素子３０は、トランジスタ素子３０の表面を構成するパッシベーション層など、その他の層を更に含んでいてもよい。
【００３７】
ゲート電極３１は、第１ラインＸの第１主ラインＸａに電気的に接続されている。例えば、図３に示すように、第１ラインＸ２と第２ラインＹ３の交点に対応して設けられたトランジスタ素子３０のゲート電極３１は、第１ラインＸ２の第１主ラインＸ２１に電気的に接続されている。また、ソース電極３３は、第２ラインＹの第２主ラインＹａに電気的に接続されている。例えば、図２に示すように、第１ラインＸ２と第２ラインＹ３の交点に対応して設けられたトランジスタ素子３０のソース電極３３は、第２ラインＹ３の第２主ラインＹ３１に電気的に接続されている。
【００３８】
図３及び図４に示すように、ドレイン電極３４にドレインパッド３４ａが接続されていてもよい。この場合、図４に示すように、ゲート絶縁膜３２及び絶縁層３６のうちドレインパッド３４ａと重なる部分に開口部３７を形成し、開口部３７に、ドレインパッド３４ａに接続される貫通電極３８を設けてもよい。貫通電極３８は、後述するように、電子デバイス１０を用いて圧力センサを構成する場合などに利用される。
【００３９】
ゲート電極３１、ゲート絶縁膜３２、ソース電極３３、ドレイン電極３４、絶縁層３６及び貫通電極３８を構成する材料としては、トランジスタ素子において用いられる公知の材料が用いられる。例えば、特開２０１０−７９１９６号公報において開示されている材料を用いることができる。
【００４０】
半導体層３５を構成する材料としては、無機半導体材料または有機半導体材料のいずれが用いられてもよいが、好ましくは有機半導体材料が用いられる。有機半導体材料は一般に、無機半導体材料に比べて低い温度で基材２０上に形成され得る。このため、耐熱性の低い材料を用いて基材２０を構成することが可能になる。また、印刷法等の塗布プロセスを用いて有機半導体材料を基材２０上に形成することが可能になる。
【００４１】
有機半導体材料としては、ペンタセン等の低分子有機半導体材料や、ポリピロール類等の高分子有機半導体材料が用いられ得る。より具体的には、特開２０１３−２１１９０号公報において開示されている低分子有機半導体材料や高分子有機半導体材料を用いることができる。ここで「低分子有機半導体材料」とは、例えば、分子量が１００００未満の有機半導体材料を意味している。また「高分子有機半導体材料」とは、例えば、分子量が１００００以上の有機半導体材料を意味している。
【００４２】
（本実施の形態の作用）
本実施の形態に係る電子デバイス１０によれば、基材２０に複数の貫通部２５を設けることにより、基材２０の変形性を高めることができる。また、基材２０に設けられた第１ラインＸは、第１方向Ｄ１に並ぶ複数のトランジスタ素子３０に接続された第１主ラインＸａに加えて、第１補助ラインＸｂを更に有する。第１補助ラインＸｂは、第１主ラインＸａとの組み合わせによって少なくとも１つの貫通部２５を囲うように、第１主ラインＸａに接続されている。このため、第１主ラインＸａの一部が断線した場合であっても、信号が第１補助ラインＸｂを通ることによって第１主ラインＸａの断線箇所を迂回することができる。これにより、信号の伝達に障害が生じることを抑制することができる。
【００４３】
（圧力センサ）
以下、図６及び図７を参照して、本実施の形態による電子デバイス１０の一応用例について説明する。ここでは、電子デバイス１０を用いて圧力センサを構成する例について説明する。図６は、電子デバイス１０を用いて構成された圧力センサを示す図である。また、図７は、圧力センサの回路を示す図である。
【００４４】
図６に示すように、電子デバイス１０は、第１電極４１、感圧体４２及び第２電極４３を更に備える。第１電極４１は、トランジスタ素子３０上に設けられ、且つ、図７に示すように、トランジスタ素子３０の貫通電極３８に電気的に接続されている。感圧体４２は、第１電極４１上に設けられ、第２電極４３は、感圧体４２上に設けられている。
【００４５】
感圧体４２は、感圧体４２に加えられる圧力に応じて、圧力が加えられた方向における感圧体４２の電気抵抗または静電容量が変化するよう構成されたものである。感圧体４２としては、例えば、感圧体に加えられる圧力に応じて、圧力が加えられた方向ここでは厚み方向における感圧体の電気抵抗が変化するよう構成された、いわゆる感圧導電体が用いられ得る。感圧導電体は例えば、シリコーンゴムなどのゴムと、ゴムに添加されたカーボンなどの導電性を有する複数の粒子と、を含んでいる。
【００４６】
図６に示す圧力センサに圧力Ｆが加えられると、圧力Ｆを加えられた部分において、感圧体４２が厚み方向において圧縮される。この結果、厚み方向において感圧体４２内の粒子が互いに接触し、厚み方向における感圧体４２の電気抵抗値が低くなる。このため、圧力Ｆが加えられた部分の感圧体４２に接続されたトランジスタ素子３０においては、ソース電極３３およびドレイン電極３４に流れる電流が増加する。このような圧力センサによれば、各トランジスタ素子３０に流れる電流値を検出することにより、圧力センサに加えられている圧力Ｆの分布を算出することができる。
【００４７】
圧力センサをヘルスケア、スポーツ用品、建材等の分野において広く応用するためには、圧力センサを曲面に固定可能であることが重要であると考えられる。ここで、本実施の形態による電子デバイス１０を用いた圧力センサによれば、基材２０の網目構造に起因する伸縮性のため、曲面に対する圧力センサの固定のし易さを向上させることができる。
【００４８】
（実装基板）
以下、電子デバイス１０を基板５２に搭載して実装基板５０を構成する例について、図８を参照して説明する。
【００４９】
図８に示すように、実装基板５０は、基板５２と、基板５２に設けられた電子デバイス１０とを備える。図８に示す例によれば、基板５２が電子デバイス１０を支持するので、電子デバイス１０が損傷してしまうことを抑制することができる。また、電子デバイス１０の取り扱い性を高めることができる。実装基板５０の用途は、例えば、ディスプレイ、圧力センサなどである。
【００５０】
基板５２の表面がある程度の平坦性を有する限りにおいて、基板５２が特に限られることはない。例えば、基板５２は、ガラス板やステンレス板などである。また、基板５２は、樹脂フィルムや、１ｍｍ以下の厚みを有する薄ガラスなど、可撓性を有する部材であってもよい。樹脂フィルムの材料は、例えば、ポリエチレンテレフタレート、ペンタセン、ポリカーボネート、ポリイミドなどである。なお、「可撓性」とは、室温例えば２５℃の環境下で基板５２を直径１０ｍｍのロール状の形態に巻き取った場合に、基板５２に折れ目が生じない程度の柔軟性を意味している。「折れ目」とは、基板５２に現れる変形であって、変形を元に戻すように基板５２を逆向きに巻き取ったとしても元には戻らない程度の変形を意味している。
【００５１】
本実施の形態による電子デバイス１０を備えた実装基板５０によれば、基材２０の網目構造により、実装基板５０に伸縮性を持たせることができる。このため、ゴム材料で構成されたリストバンドのような伸縮性の可動部材などに、電子的な機能を備えた実装基板５０を搭載することができる。従って、電子デバイス１０の用途を広げることができ、また、電子的な機能を様々な部材に持たせることが可能になる。
【００５２】
（電子デバイスの製造方法）
以下、図９乃至図１２を参照して、電子デバイス１０の製造方法について説明する。ここでは、後述する支持体７０上に電子デバイス１０を形成し、次に、電子デバイス１０を支持体７０から分離することによって、電子デバイス１０を得る例について説明する。
【００５３】
図９は、電子デバイス１０を製造する製造装置６０を示す図である。製造装置６０は、支持基板７２上に剥離層７４を形成する剥離層形成部６２と、剥離層７４上に電子デバイス１０を形成する電子デバイス形成部６４と、電子デバイス１０を支持体７０から分離する分離部６５と、を備える。
【００５４】
（支持体準備工程）
電子デバイス１０の製造工程においては、まず、可撓性を有する支持基板７２が巻き取られた巻回体７２ｍを準備する。次に、巻回体７２ｍから支持基板７２を巻き出して、搬送方向Ｐ１に沿って支持基板７２を搬送する。その後、支持基板７２を搬送しながら、剥離層形成部６２を用いて支持基板７２上に剥離層７４を形成する。このようにして、支持基板７２と、支持基板７２上に設けられた剥離層７４と、を備える支持体７０を準備する。図１０は、支持体７０の搬送方向Ｐ１に直交する、支持体７０の幅方向Ｐ２における支持体７０の断面図である。
【００５５】
支持基板７２は、電子デバイス１０の製造工程において電子デバイス１０を支持する部材である。支持基板７２を構成する材料としては、ガラス、金属、シリコンなどを用いることができる。
【００５６】
剥離層７４は、電子デバイス１０を支持基板７２から分離する分離工程の際に、溶解用流体によって溶解される層である。溶解用流体に溶解可能である限り、剥離層７４を構成する材料は特には限られない。例えば、溶解用流体が水成分を含む場合、剥離層７４は、水成分に対する溶解性を有する無機化合物を含む。特に好ましくは、剥離層７４は、潮解によって水成分に溶解する無機化合物の塩またはホウ素を有する化合物を含む。なお、塩とは、酸に含まれている水素イオンの全部または一部が金属イオンなどの陽イオンで置換された無機化合物のことである。水成分に対する溶解性を有する無機化合物の塩の例としては、塩酸の塩、ヨウ化水素酸の塩、フッ化水素酸の塩、臭化水素酸の塩、硫酸の塩、炭酸の塩、硝酸の塩などを挙げることができる。ホウ素を含む化合物としては、３酸化２ホウ素、４ホウ酸ナトリウム、ホウ砂、４ホウ酸カリウムを挙げることができる。
【００５７】
図１０に示すように、支持体７０は、剥離層７４の一対の側部７４ｅを覆う封止層７６をさらに有していてもよい。これによって、電子デバイス１０を支持体７０から分離する前に何らかの処理液が支持基板７２と剥離層７４との間に浸入してしまうことを抑制することができる。このことにより、電子デバイス１０を支持体７０から分離する前に剥離層７４が支持基板７２から剥離してしまうことを抑制することができる。封止層７６を構成する材料としては、酸化珪素など、剥離層７４を構成する材料とは異なる材料を用いることができる。
【００５８】
（基材準備工程）
次に、図１１に示すように、複数の貫通部２５が形成された基材２０を支持体７０上に設ける基材準備工程を実施する。例えば、はじめに、感光性を有する樹脂層を、コーティング法などによって支持体７０上に設ける。次に、貫通部２５に対応したパターンで樹脂層を露光し、現像することにより、複数の貫通部２５が形成された基材２０を得ることができる。その他の例としては、スクリーン印刷法やインクジェット印刷法などによって、貫通部２５に対応したパターンで樹脂層を支持体７０に印刷することにより、複数の貫通部２５が形成された基材２０を得てもよい。
【００５９】
（素子形成工程）
次に、図１２に示すように、基材２０のうち貫通部２５が形成されていない領域に第１ラインＸ、第２ラインＹ及びトランジスタ素子３０を形成する素子形成工程を実施する。
【００６０】
例えば、はじめに、基材２０上に導電層を設け、次に、導電層をパターニングし、これによって、基材２０上に第２ラインＹ、ソース電極３３及びドレイン電極３４を形成する。導電層は、例えば、銀、銅、アルミニウムやそれらの合金などの金属材料や、酸化物導電材料などを含む層である。
【００６１】
次に、ソース電極３３とドレイン電極３４との間に半導体層３５を設ける。その後、ソース電極３３、ドレイン電極３４及び半導体層３５の上にゲート絶縁膜３２を設ける。また、ゲート絶縁膜３２の上に導電層を設け、次に、導電層をパターニングして、ゲート絶縁膜３２上にゲート電極３１を形成する。ゲート電極３１用の導電層から更に第１ラインＸを形成してもよい。なお、第１ラインＸと第２ラインＹとが交差する部分においては、第１ラインＸと第２ラインＹとの間にゲート絶縁膜３２を設ける。
【００６２】
その後、ゲート電極３１及びゲート絶縁膜３２の上に絶縁層３６を設ける。また、絶縁層３６上にパッシベーション層を設けてもよい。また、ゲート絶縁膜３２及び絶縁層３６に開口部３７を形成し、開口部３７に貫通電極３８を設けてもよい。
【００６３】
（分離工程）
次に、分離部６５を用いて電子デバイス１０を支持体７０から分離する分離工程を実施する。図９に示すように、分離部６５は、搬送方向Ｐ１における剥離層７４の先端部７４ｄに向けて溶解用流体６８を吐出する吐出部６７と、溶解用流体６８が剥離層７４の先端部７４ｄに接触する位置において支持体７０及び電子デバイス１０にそれぞれ接する一対のローラー６６と、を備える。
【００６４】
溶解用流体６８の状態は、剥離層７４の先端部７４ｄに接触することができるよう設定される。例えば、溶解用流体６８は、液体状態、気体状態、又はプラズマ状態である。例えば、溶解用流体６８が水成分を含む場合、溶解用流体６８は水蒸気である。
【００６５】
分離工程においては、剥離層７４の先端部７４ｄに溶解用流体６８を接触させることにより、搬送方向Ｐ１に沿って連続的に剥離層７４を溶解させる。これによって、電子デバイス１０を支持基板７２から連続的に分離することができる。このようにして、搬送方向Ｐ１に沿って延びる形態の電子デバイス１０を製造することができる。
【００６６】
上述の製造方法によれば、電子デバイス１０を形成する間、電子デバイス１０の構成要素を、支持体７０によって支持することができる。このため、伸びや湾曲などの変形が電子デバイス１０の基材２０やその他の構成要素に生じてしまうことを抑制することができる。従って、高い寸法精度を有する電子デバイス１０を得ることができる。
【００６７】
また、上述の製造方法によれば、水成分を含む溶解用流体６８を用いて電子デバイス１０を支持基板７２から分離することができる。このため、溶解用流体６８が電子デバイス１０に接触することによって電子デバイス１０の物性や電気特性が劣化してしまうことを抑制することができる。
【００６８】
なお、上述した実施の形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述した実施の形態と同様に構成され得る部分について、上述の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、上述した実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。
【００６９】
（第１の変形例）
本変形例においては、第２ラインＹが、第２方向Ｄ２に並ぶ複数のトランジスタ素子３０に接続された第２主ラインＹａに加えて、第２補助ラインを更に有する例について説明する。図１３は、本変形例に係る電子デバイス１０を拡大して示す平面図である。
【００７０】
図１３に示すように、第２ラインＹ１は、第２主ラインＹ１１及び第２補助ラインＹ１２を有する。また、第２ラインＹ２は、第２主ラインＹ２１及び第２補助ラインＹ２２を有し、第２ラインＹ３は、第２主ラインＹ３１及び第２補助ラインＹ３２を有する。以下の説明において、第２補助ラインＹ１２〜Ｙｎ２に共通する事項を説明する際には、第２補助ラインＹ１２〜Ｙｎ２を第２補助ラインＹｂと記す場合がある。
【００７１】
第２補助ラインＹｂは、第２主ラインＹａとの組み合わせによって少なくとも１つの貫通部２５を囲うように、第２主ラインＹａに接続されている。例えば図１３に示すように、第２補助ラインＹ１２は、第２主ラインＹ１１との組み合わせによって２つの貫通部２５を囲うように、第２主ラインＹ１１に接続されている。具体的には、第２補助ラインＹ１２は、第２主ラインＹ１１に平行する第２主ラインＹ２１と同一の線状部分２２上に延びている。また、第２補助ラインＹ１２は、第１主ラインＸ１１と第２主ラインＹ１１との交点の近傍、及び第１主ラインＸ３１と第２主ラインＹ１１との交点の近傍において、第２主ラインＹ１１に接続されている。この場合、第１主ラインＸ１１と第１主ラインＸ３１の間に位置する部分で第２主ラインＹ１１に断線が生じたとしても、信号は、第２主ラインＹ１１の断線箇所を迂回するよう第２補助ラインＹ１２を通ることができる。このため、信号の伝達に障害が生じることを抑制することができる。
【００７２】
第２補助ラインＹｂは、第１補助ラインＸｂの場合と同様に、隣り合う２本の第２主ラインＹａの間に位置する。例えば、第２補助ラインＹ１２は、第２主ラインＹ１１と第２主ラインＹ２１との間に位置する。また、図１３に示す例において、第２主ラインＹａ及び第２補助ラインＹｂはいずれも、素子部分２１においてトランジスタ素子３０の一側の領域、具体的にはトランジスタ素子３０よりも図１３において左側の領域を通る。しかしながら、これに限られることはなく、図示はしないが、素子部分２１において、第２主ラインＹａがトランジスタ素子３０の一側の領域、例えば左側の領域を通り、第２補助ラインＹｂがトランジスタ素子３０の他側の領域、例えば右側の領域を通ってもよい。
【００７３】
（第２の変形例）
第１の変形例においては、第１ラインＸが第１主ラインＸａ及び第１補助ラインＸｂを有し、且つ第２ラインＹも第２主ラインＹａ及び第２補助ラインＹｂを有する例を示した。しかしながら、これに限られることはなく、図１４に示すように、第２ラインＹは第２主ラインＹａ及び第２補助ラインＹｂを有するが、第１ラインＸは第１補助ラインＸｂを有していなくてもよい。すなわち、本開示の電子デバイス１０においては、第１ラインＸ又は第２ラインＹの少なくともいずれか一方が、主ラインに加えて補助ラインを有していればよい。
【００７４】
（第３の変形例）
上述の実施の形態においては、第１主ラインＸａ及び第１補助ラインＸｂはいずれも、素子部分２１においてトランジスタ素子３０の一側の領域を通る例を示した。しかしながら、これに限られることはなく、図１５に示すように、素子部分２１において、第１主ラインＸａがトランジスタ素子３０の一側の領域、具体的には下側の領域を通り、第１補助ラインＸｂがトランジスタ素子３０の他側の領域、具体的には上側の領域を通ってもよい。例えば、図１５に示す例において、第１主ラインＸ２１は、素子部分２１においてトランジスタ素子３０の下側の領域を通り、第１補助ラインＸ２２は、素子部分２１においてトランジスタ素子３０の上側の領域を通る。素子部分２１においてトランジスタ素子３０の一側の領域及び他側の領域の両方にラインを設けることにより、電子デバイス１０の強度や弾性率が場所によってばらつくことを抑制することができる。
【００７５】
（第４の変形例）
上述の実施の形態においては、第１補助ラインＸｂが２箇所で第１主ラインＸａに接続される例を示した。しかしながら、第１補助ラインＸｂを第１主ラインＸａに接続する箇所の数が特に限られることはない。例えば、図１６に示すように、第１補助ラインＸｂは３箇所で第１主ラインＸａに接続されていてもよい。また、図示はしないが、第１補助ラインＸｂは４箇所以上で第１主ラインＸａに接続されていてもよい。また、１つの第１主ラインＸａに２つ以上の第１補助ラインＸｂが接続されていてもよい。
【００７６】
（第５の変形例）
上述の実施の形態においては、隣り合う２本の第１主ラインＸａによって１つの貫通部２５が挟まれる例を示した。しかしながら、これに限られることはなく、図１７に示すように、第１方向Ｄ１に延びる第１主ラインＸａに直交する方向、ここでは第２方向Ｄ２において、隣り合う２本の第１主ラインＸａの間に複数の貫通部２５が並んでいてもよい。この場合、図１７に示すように、第１方向Ｄ１に延びる第１主ラインＸａに直交する方向において、第１方向Ｄ１に延びる複数の第１補助ラインＸｂが並んでいてもよい。図１７に示す例において、例えば第１ラインＸ１の第１補助ラインＸ１２は、第１方向Ｄ１に延びる第１主ラインＸａに直交する第２方向Ｄ２に並ぶ２つのラインＸ１２１及びＸ１２２を含む。このうちラインＸ１２１は、２つの貫通部２５によって挟まれた領域に位置する。また、ラインＸ１２２は、貫通部２５と第１主ラインＸ２１によって挟まれた領域に位置する。このように第１補助ラインＸ１２が第２方向Ｄ２に並ぶ複数のラインを含むことにより、第１ラインＸ１の冗長性を更に高めることができる。
【００７７】
（第６の変形例）
図１８は、本変形例に係る電子デバイス１０を示す平面図である。また、図１９は、図１８の電子デバイスを拡大して示す平面図である。本変形例において、基材２０に設けられた貫通部２５は、第１方向Ｄ１及び第２方向Ｄ２のいずれに対しても傾斜する第３方向Ｄ３に細長い形状を有している。第３方向Ｄ３が第１方向Ｄ１及び第２方向Ｄ２に対して成す角度θ１及びθ２はいずれも、３０°以上且つ６０°以下である。
【００７８】
図２０は、本変形例に係る電子デバイス１０の基材２０及び貫通部２５を説明するための図である。図２０においては、第１ラインＸ、第２ラインＹ及びトランジスタ素子３０を省略している。
【００７９】
図２０に示すように、貫通部２５は、第３方向Ｄ３に延びる本体部分２５１と、本体部分２５１の一端に位置する一対の第１枝部２５２と、本体部分２５１の他端に位置する一対の第２枝部２５３と、を含む。本体部分２５１は、第３方向Ｄ３に細長い形状を有する。例えば、第３方向Ｄ３における本体部分２５１の寸法Ｓ１は、第３方向Ｄ３に直交する方向における本体部分２５１の寸法Ｓ２よりも大きい。
【００８０】
一対の第１枝部２５２はいずれも、本体部分２５１が延びる第３方向Ｄ３に傾斜する方向に延びている。例えば、一対の第１枝部２５２のうちの一方は第１方向Ｄ１に延び、他方は第２方向Ｄ２に延びている。一対の第１枝部２５２がそれぞれ第３方向Ｄ３に対して成す角度θ３は、例えば３０°以上且つ６０°以下である。なお、一対の第１枝部２５２のうちの一方が第３方向Ｄ３に対して成す角度と、他方が第３方向Ｄ３に対して成す角度とは、同一であってもよく、異なっていてもよい。
【００８１】
同様に、一対の第２枝部２５３はいずれも、本体部分２５１が延びる第３方向Ｄ３に傾斜する方向に延びている。例えば、一対の第２枝部２５３のうちの一方は第１方向Ｄ１に延び、他方は第２方向Ｄ２に延びている。一対の第２枝部２５３がそれぞれ第３方向Ｄ３に対して成す角度θ４は、例えば３０°以上且つ６０°以下である。なお、一対の第２枝部２５３のうちの一方が第３方向Ｄ３に対して成す角度と、他方が第３方向Ｄ３に対して成す角度とは、同一であってもよく、異なっていてもよい。
【００８２】
上述の実施の形態の場合と同様に、貫通部２５が設けられた基材２０は、複数の貫通部２５が形成された基材２０は、複数の素子部分２１及び複数の線状部分２２に区画される。素子部分２１は、第３方向Ｄ３において隣り合う２つの貫通部２５の間に位置する。線状部分２２は、図２０に示すように、第１部分２２１、第２部分２２２及び中間部分２２３を含む。第１部分２２１は、素子部分２１に接している。第２部分２２２は、第１部分２２１とは反対側で素子部分２１に接している。第１部分２２１及び第２部分２２２はいずれも、貫通部２５の本体部分２５１に沿って第３方向Ｄ３に延びている。
【００８３】
中間部分２２３は、その一端が第１部分２２１に接するとともにその他端が第２部分２２２に接している。また、中間部分２２３は、第１方向Ｄ１又は第２方向Ｄ２において隣り合う２つの貫通部２５の間であって、一方の貫通部２５の第１枝部２５２と他方の貫通部２５の第２枝部２５３との間に位置している。そして、第２枝部２５３は、一方の貫通部２５の第１枝部２５２及び他方の第２枝部２５３に沿って延びている。このため、中間部分２２３は、第１部分２２１及び第２部分２２２に対して傾斜した方向に延びることになる。
【００８４】
図２１は、張力が加えられていない状態の、本変形例に係る電子デバイスの基材２０の一具体例を示す図である。また、図２２は、張力が加えられている状態の、本変形例に係る電子デバイスの基材２０の一具体例を示す図である。図２２に示すように、基材２０に張力が加えられると、第１部分２２１及び第２部分２２２が延びる方向に対して中間部分２２３が延びる方向が成す角度が小さくなるように中間部分２２３が変形することにより、基材２０が伸びることができる。
【００８５】
以下、第１ラインＸについて説明する。本変形例においても、上述の実施の形態の場合と同様に、第１ラインＸは、第１主ラインＸａ及び第１補助ラインＸｂを有する。図１８及び図１９に示すように、第１主ラインＸａは、第１方向Ｄ１に並ぶ複数のトランジスタ素子３０に接続される。本変形例において、第１主ラインＸａの一部は、貫通部２５の輪郭に沿って屈曲している。
【００８６】
本変形例においても、上述の実施の形態の場合と同様に、第１補助ラインＸｂは、第１主ラインＸａとの組み合わせによって少なくとも１つの貫通部２５を囲うように、第１主ラインＸａに接続されている。例えば図１９に示すように、第１補助ラインＸ１２は、第１主ラインＸ１１との組み合わせによって２つの貫通部２５を囲うように、第１主ラインＸ１１に接続されている。このため、第２ラインＹ１と第２ラインＹ３の間に位置する部分で第１主ラインＸ１１に断線が生じたとしても、信号は、第１主ラインＸ１１の断線箇所を迂回するよう第１補助ラインＸ１２を通ることができる。このため、信号の伝達に障害が生じることを抑制することができる。
【００８７】
図２３は、本変形例に係る電子デバイス１０のトランジスタ素子３０及びその周辺を拡大して示す図である。本変形例においても、上述の実施の形態の場合と同様に、第１主ラインＸａ及び第１補助ラインＸｂはいずれも、素子部分２１においてトランジスタ素子３０の一側の領域を通る。例えば、図２３に示すように、第１主ラインＸ２１及び第１補助ラインＸ１２はいずれも、素子部分２１においてトランジスタ素子３０の右下側を通る。なお、図示はしないが、上述の第３の変形例の場合と同様に、素子部分２１において、第１主ラインＸａがトランジスタ素子３０の一側の領域を通り、第１補助ラインＸｂがトランジスタ素子３０の他側の領域を通ってもよい。
【００８８】
本変形例によれば、基材２０の線状部分２２が第１部分２２１、第２部分２２２及び中間部分２２３を有することにより、基材２０の変形性を高めることができる。また、本変形例においても、第１ラインＸが第１主ラインＸａに加えて第１補助ラインＸｂを更に有することにより、信号の伝達に障害が生じることを抑制することができる。
【００８９】
なお、図示はしないが、本変形例においても、上述の第１の変形例の場合と同様に、第２ラインＹが、第２方向Ｄ２に並ぶ複数のトランジスタ素子３０に接続された第２主ラインＹａに加えて、第２補助ラインＹｂを更に有していてもよい。また、上述の第４の変形例の場合と同様に、第１補助ラインＸｂは３箇所以上で第１主ラインＸａに接続されていてもよい。また、上述の第５の変形例の場合と同様に、第１方向Ｄ１に延びる第１主ラインＸａに直交する方向、ここでは第２方向Ｄ２において、隣り合う２本の第１主ラインＸａの間に複数の貫通部２５が並んでいてもよい。
【００９０】
（その他の変形例）
上述の実施の形態及び変形例においては、トランジスタ素子３０がいわゆるトップゲート型である例を示したが、これに限られることはない。例えば、図示はしないが、トランジスタ素子３０は、ゲート電極３１がソース電極３３、ドレイン電極３４及び半導体層３５よりも基材２０に近い位置に配置される、いわゆるボトムゲート型であってもよい。
【００９１】
上述の実施の形態及び変形例においては、単位領域１５に配置される素子が、トランジスタ素子３０である例を示した。しかしながら、単位領域１５に配置される素子が特に限られることはない。例えば、抵抗器やインダクタなどの受動素子を単位領域１５に配置してもよい。
【００９２】
上述の実施の形態においては、支持体７０を搬送しながら電子デバイス１０を支持体７０の支持基板７２から分離して電子デバイス１０を製造する例を示した。すなわち、いわゆるロールトゥーロール方式で電子デバイス１０を製造する例を示した。しかしながら、これに限られることはなく、いわゆる枚葉方式で電子デバイス１０を製造してもよい。例えば、はじめに、可撓性を有さない支持基板７２と、支持基板７２上に設けられた剥離層７４と、を備える支持体７０を準備する。次に、支持体７０上に電子デバイス１０を形成する。その後、溶解用流体を用いて剥離層７４を溶解させて、電子デバイス１０を支持体７０の支持基板７２から分離することにより、電子デバイス１０を得ることができる。
【００９３】
上述の実施の形態においては、支持体７０上に電子デバイス１０を形成し、支持体７０の支持基板７２から電子デバイス１０を分離することによって、電子デバイス１０を製造する例を示した。しかしながら、上述の実施の形態による電子デバイス１０や、各変形例による電子デバイス１０を得ることができる限りにおいて、電子デバイス１０の製造方法が特に限られることはない。例えば、基板５２上に電子デバイス１０を形成して、製品として流通可能な実装基板５０を得てもよい。
【００９４】
なお、上述した実施の形態に対するいくつかの変形例を説明してきたが、当然に、複数の変形例を適宜組み合わせて適用することも可能である。
【符号の説明】
【００９５】
１０  電子デバイス
１５  単位領域
２０  基材
２１  素子部分
２２  線状部分
２２１  第１部分
２２２  第２部分
２２３  中間部分
２５  貫通部
２５１  本体部分
２５２  第１枝部
２５３  第２枝部
３０  トランジスタ素子
３１  ゲート電極
３２  ゲート絶縁膜
３３  ソース電極
３４  ドレイン電極
３４ａ  ドレインパッド
３５  半導体層
３６  絶縁層
３７  開口部
３８  貫通電極
４１  第１電極
４２  感圧体
４３  第２電極
５０  実装基板
Ｒ１  第１領域
Ｒ２  第２領域
Ｘ１〜Ｘｍ  第１ライン
Ｙ１〜Ｙｎ  第２ライン
【図１】
2018044794.tif 000003
【図２】
2018044794.tif 000004
【図３】
2018044794.tif 000005
【図４】
2018044794.tif 000006
【図５】
2018044794.tif 000007
【図６】
2018044794.tif 000008
【図７】
2018044794.tif 000009
【図８】
2018044794.tif 000010
【図９】
2018044794.tif 000011
【図１０】
2018044794.tif 000012
【図１１】
2018044794.tif 000013
【図１２】
2018044794.tif 000014
【図１３】
2018044794.tif 000015
【図１４】
2018044794.tif 000016
【図１５】
2018044794.tif 000017
【図１６】
2018044794.tif 000018
【図１７】
2018044794.tif 000019
【図１８】
2018044794.tif 000020
【図１９】
2018044794.tif 000021
【図２０】
2018044794.tif 000022
【図２１】
2018044794.tif 000023
【図２２】
2018044794.tif 000024
【図２３】
2018044794.tif 000025