(57)【要約】【課題】幅の狭い検出梁を有しながら、外部からのノイズがセンサ出力に与える影響が小さい、ピエゾ抵抗型センサを提供する。【解決手段】ピエゾ抵抗型センサ１００は、第１のピエゾ抵抗部３２ａｒと、第１のピエゾ抵抗部３２ａｒが埋め込まれている第１の基材部３２ａｓとを含む第１の検出梁３２ａを備える。第１の基材部３２ａｓは、第１のピエゾ抵抗部３２ａｒを囲む空乏層ＤＬと、第１のピエゾ抵抗部３２ａｒと異なる極性の半導体である第１の領域３２ａｓ1と、ピエゾ抵抗部３２ａｒと異なる極性で不純物濃度が第１の領域３２ａｓ1より高い半導体である第２の領域３２ａｓ2とを含む。第２の領域３２ａｓ2は、第１の検出梁３２ａの側面に露出している。空乏層ＤＬは、第１の領域３２ａｓ1と第２の領域３２ａｓ2とにより形成される領域により囲まれている。他の検出梁も同様の構造である。【選択図】図４
2018044811.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型半導体またはｐ型半導体である線状のピエゾ抵抗部と、前記ピエゾ抵抗部が埋め込まれている基材部とを含む検出梁を備えたピエゾ抵抗型センサであって、
前記ピエゾ抵抗部は、前記検出梁の一方主面側に設けられており、
前記基材部は、前記ピエゾ抵抗部を囲むようにして前記ピエゾ抵抗部と隣接している空乏層と、前記ピエゾ抵抗部と異なる極性の半導体である第１の領域と、前記ピエゾ抵抗部と異なる極性で、領域内の不純物濃度が前記第１の領域より高い半導体である第２の領域とを含み、
前記第２の領域は、前記検出梁の側面に露出しており、
前記空乏層は、前記第１の領域と前記第２の領域とにより形成される領域により囲まれていることを特徴とする、ピエゾ抵抗型センサ。
【請求項２】
前記検出梁は、前記ピエゾ抵抗部を１つ含み、かつ前記検出梁と前記ピエゾ抵抗部とは、同じ方向に延伸しており、
前記第２の領域は、２つあって、第２の領域の一方は、前記検出梁の側面のうちの一方に露出しており、第２の領域の他方は、前記検出梁のうちの他方に露出していることを特徴とする、請求項１に記載のピエゾ抵抗型センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、角加速度および角速度、ならびに加速度などの慣性力を検出するために用いられるピエゾ抵抗型センサに関する。
【背景技術】
【０００２】
ピエゾ抵抗型センサは、線状のピエゾ抵抗部を有する検出梁と、支持梁と、錘部と、固定部とを含んで構成されている。一部のピエゾ抵抗型センサでは、支持梁が検出梁を兼ねる場合もある。検出梁と支持梁と錘部と固定部とは、１枚の半導体基板がエッチング加工されることにより形成されている。ピエゾ抵抗型センサの一例として、特開２０１０−１３９２６３号公報（特許文献１）に記載のピエゾ抵抗型センサが挙げられる。
【０００３】
図９（Ａ）は、上記のピエゾ抵抗型センサの、検出梁１３２の断面を仮想的に示した模式図である。検出梁１３２は、ピエゾ抵抗型センサにおいて、ピエゾ抵抗型センサの主面に垂直な軸周りの角加速度を検出するためのものである。検出梁１３２は、ピエゾ抵抗部１３２ｒと、基材部１３２ｓとを含んでいる。ピエゾ抵抗部１３２ｒは、半導体基板の一部１３２ｓ1にドナーまたはアクセプタが拡散された領域であり、半導体基板の一部１３２ｓ1とは異なる極性を有している。図９（Ａ）において、ピエゾ抵抗部１３２ｒは、図面に直交する方向に延伸している。
【０００４】
ピエゾ抵抗部１３２ｒの形成時には、元の半導体基板の一部１３２ｓ1のキャリアとピエゾ抵抗部１３２ｒのキャリアとが再結合する。そのため、ピエゾ抵抗部１３２ｒの周囲には、キャリアのほとんど存在しない空乏層ＤＬが形成されると考えられる。すなわち、基材部１３２ｓは、残存する元の半導体基板の一部１３２ｓ1と、空乏層ＤＬとを含んでいる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１３９２６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ピエゾ抵抗型センサにおいては、検出梁１３２は、図面の左右方向の幅が狭くされることで、ピエゾ抵抗部１３２ｒに作用する応力が増大し、角加速度の検出感度が向上することが知られている。一方、検出梁１３２において、上記の方向の幅が狭くされると、図９（Ｂ）に示されるように、ピエゾ抵抗部１３２ｒの周囲に形成されている空乏層ＤＬが検出梁１３２の両側面に到達する。
【０００７】
図９（Ａ）に示されるように、検出梁１３２の幅が広く、空乏層ＤＬが検出梁１３２の両側面に到達していない場合、検出梁１３２は電気的に安定な状態となっている。そのため、外部からのノイズの影響は小さく抑えられており、検出信号とノイズとの比（以後、Ｓ／Ｎ比と呼称する）が大きくなっている。
【０００８】
一方、図９（Ｂ）に示されるように、空乏層ＤＬが検出梁１３２の両側面に到達している場合、検出梁１３２内は、電気的に不安定な状態となっている。そのため、外部からのノイズの影響が大きくなり、Ｓ／Ｎ比が小さくなってしまうという虞がある。
【０００９】
以上では角加速度を検出する検出梁について考察したが、加速度を検出する検出梁においても、検出梁の幅が狭くなってピエゾ抵抗部の周囲の空乏層が検出梁の側面に１つに到達するような場合は、同様の懸念がある。
【００１０】
すなわち、この発明の目的は、外部からのノイズの影響が小さく抑えられた、ピエゾ抵抗型センサを提供することである。
【課題を解決するための手段】
【００１１】
この発明では、線状のピエゾ抵抗部と、ピエゾ抵抗部が埋め込まれている基材部とを含む検出梁を備えたピエゾ抵抗型センサにおいて、基材部の構造についての改良が図られる。
【００１２】
この発明に係るピエゾ抵抗型センサは、ｎ型半導体またはｐ型半導体である線状のピエゾ抵抗部と、ピエゾ抵抗部が埋め込まれている基材部とを含む検出梁を備えている。
【００１３】
ピエゾ抵抗部は、検出梁の一方主面側に設けられている。基材部は、空乏層と、第１の領域と、第２の領域とを含んでいる。空乏層は、ピエゾ抵抗部を囲むようにしてピエゾ抵抗部に隣接している。第１の領域は、ピエゾ抵抗部と異なる極性の半導体である。第２の領域は、ピエゾ抵抗部と異なる極性で、領域内の不純物濃度が第１の領域より高い半導体である。第２の領域は、検出梁の側面に露出している。そして、空乏層は、第１の領域と第２の領域とにより形成される領域により囲まれている。
【００１４】
上記の構成を有しているピエゾ抵抗型センサでは、第２の領域により空乏層の検出梁の側面への露出が抑制されているので、検出梁は電気的に安定な状態となっている。そのため、外部からのノイズの影響は小さく抑えられており、Ｓ／Ｎ比が大きくなっている。
【００１５】
この発明に係るピエゾ抵抗型センサは、以下の特徴を備えることが好ましい。すなわち、検出梁は、ピエゾ抵抗部を１つ含み、かつ検出梁とピエゾ抵抗部とは、同じ方向に延伸している。そして、第２の領域は、２つあって、第２の領域の一方は、検出梁の側面のうちの一方に露出している。また、第２の領域の他方は、検出梁の側面のうちの他方に露出している。
【００１６】
上記の構成を有しているピエゾ抵抗型センサでは、第２の領域が２つあり、一方が検出梁の一方の側面に露出しており、他方が検出梁の一方の側面に露出している。したがって、例えば角加速度の検出感度を高くするため、検出梁の幅が狭くされた場合であっても、第２の領域により空乏層の検出梁の側面への露出が抑制されているので、検出梁は電気的に安定な状態となっている。そのため、外部からのノイズの影響は小さく抑えられており、Ｓ／Ｎ比が大きくなっている。
【発明の効果】
【００１７】
この発明に係るピエゾ抵抗型センサでは、外部からのノイズの影響は小さく抑えられており、Ｓ／Ｎ比が大きくなっている。
【図面の簡単な説明】
【００１８】
【図１】この発明に係るピエゾ抵抗型センサの実施形態であるピエゾ抵抗型センサ１００の外観斜視図である。
【図２】ピエゾ抵抗型センサ１００の検出部Ａを拡大して示した平面図である。
【図３】検出部Ａを構成する第１の検出梁３２ａを含む領域Ｃを拡大して示した平面図と、検出部Ａにおける各検出梁中のピエゾ抵抗部の接続を示した回路図である。
【図４】第１の検出梁３２ａの、図３に示したＡ−Ａ線を含む矢視断面の模式図である。
【図５】第１の検出梁３２ａの製造方法の一例を説明するための模式図である。
【図６】ピエゾ抵抗型センサ１００の検出部Ｂを拡大して示した平面図である。
【図７】検出部Ｂを構成する第５の検出梁５２を含む領域Ｄを拡大して示した平面図と、第５の検出梁５２中の各抵抗部の接続を示した回路図である。
【図８】第５の検出梁５２の、図６に示したＢ−Ｂ線を含む矢視断面の模式図である。
【図９】背景技術のピエゾ抵抗型センサの、検出梁１３２の断面を仮想的に示した模式図である。
【発明を実施するための形態】
【００１９】
以下にこの発明の実施形態を示して、この発明の特徴とするところをさらに詳しく説明する。この発明が適用されるピエゾ抵抗型センサとしては、例えばハードディスクドライブにおいてヘッド位置制御および衝撃検知時の書き込み停止に用いられるセンサなどが挙げられるが、これに限られるものではない。
【００２０】
−ピエゾ抵抗型センサの実施形態−
この発明に係るピエゾ抵抗型センサの実施形態であるピエゾ抵抗型センサ１００について、図１ないし図８を用いて説明する。各図面は模式図であり、実際の製品の寸法は必ずしも反映されていない。また、製造工程上で発生する各構成要素の形状のばらつきなども、各図面に必ずしも反映されていない。すなわち、以後で用いる図面は、たとえ実際の製品と異なる部分があったとしても、本質的な面で実際の製品を表すものと言うことができる。
【００２１】
図１は、ピエゾ抵抗型センサ１００の外観斜視図である。ピエゾ抵抗型センサ１００は、固定部１０と、第１の錘部２０と、第１の梁部３０と、第２の錘部４０と、第２の梁部５０と、不図示の制御部とを含んで構成されている。上記の各部は、１枚の半導体基板がエッチング加工されることにより形成されている。半導体基板は、ｎ型半導体であり、不純物としてＰなどのドナーが、誤差範囲において一様な濃度となるようにＳｉ基板中に拡散されたものである。ここで、ドナーの濃度は、１×１０16（ａｔｏｍｓ／ｃｍ3）未満である。なお、ドナーの濃度は、後述する駆動電圧に合わせて設定される。
【００２２】
固定部１０は、枠状に形成されており、第１の錘部２０と、第１の梁部３０と、第２の錘部４０と、第２の梁部５０とを含む領域を囲んでいる。なお、固定部１０は、不図示の筺体などに固定されている。また、上記の各部の形状は、図１に示された形状に限られるものではない。
【００２３】
第１の錘部２０は、第１の梁部３０によって固定部１０に対して弾性支持されている。固定部１０と第１の錘部２０と第１の梁部３０と不図示の制御部とは、ピエゾ抵抗型センサ１００の回転により発生する、ピエゾ抵抗型センサ１００の主面に垂直な軸周りに作用する角加速度を検出している（検出部Ａ）。
【００２４】
第２の錘部４０は、第２の梁部５０によって固定部１０に対して弾性支持されている。固定部１０と第２の錘部４０と第２の梁部５０と不図示の制御部とは、ピエゾ抵抗型センサ１００に対する衝撃などにより発生する、ピエゾ抵抗型センサ１００の主面に平行な軸方向に作用する加速度を検出している（検出部Ｂ）。なお、第２の錘部４０の設計を図１に示されたものから変更し、重心位置を調整することにより、ピエゾ抵抗型センサ１００の主面に直交する軸方向に作用する加速度を検出するようにしてもよい。
【００２５】
図２は、上記のピエゾ抵抗型センサ１００の主面に垂直な軸周りの回転に係る角加速度の検出に係る検出部Ａの拡大図である。第１の梁部３０は、第１の支持梁３１と、第１の検出梁３２ａと、第２の検出梁３２ｂと、第３の検出梁３２ｃと、第４の検出梁３２ｄとを含んで構成されている。第１の支持梁３１は、固定部１０と第１の錘部２０とに接続されている。第１の検出梁３２ａと第２の検出梁３２ｂとは、固定部１０と第１の支持梁３１とに接続されている。一方、第３の検出梁３２ｃと第４の検出梁３２ｄとは、第１の錘部２０と第１の支持梁３１とに接続されている。
【００２６】
図３（Ａ）は、検出部Ａを構成する第１の検出梁３２ａを含む領域Ｃを拡大して示した平面図である。第１の検出梁３２ａは、１つの線状の第１のピエゾ抵抗部３２ａｒと、第１のピエゾ抵抗部３２ａｒが埋め込まれている第１の基材部３２ａｓとを含んで構成されている。第１のピエゾ抵抗部３２ａｒは、第１の検出梁３２ａの一方主面側に設けられており、第１の検出梁３２ａと第１のピエゾ抵抗部３２ａｒとは、同じ方向に延伸している。また、第１のピエゾ抵抗部３２ａｒは、一端が固定部１０側に設けられている不図示の配線部に、他端が第１の錘部２０に設けられている不図示の配線部にそれぞれ接続されている。
【００２７】
第１のピエゾ抵抗部３２ａｒは、ｐ型半導体であり、不純物としてＢなどのアクセプタの濃度が、第１の検出梁３２ａの一方主面より深い位置でピークとなるようにＳｉ基板中に拡散されたものである。アクセプタの濃度のピーク値は、１×１０16（ａｔｏｍｓ／ｃｍ3）以上、１×１０18（ａｔｏｍｓ／ｃｍ3）未満である。また、配線部もｐ型半導体である。配線部におけるＢなどのアクセプタの濃度のピーク値は、１×１０18（ａｔｏｍｓ／ｃｍ3）以上である。第２の検出梁３２ｂ、第３の検出梁３２ｃ、および第４の検出梁３２ｄも、同様の構造を有している。上記の濃度は、抵抗値（消費電力）と温度特性により設定される。
【００２８】
図３（Ｂ）は、検出部Ａにおける第１の検出梁３２ａ、第２の検出梁３２ｂ、第３の検出梁３２ｃおよび第４の検出梁３２ｄ中の各ピエゾ抵抗部の接続を示した回路図である。検出部Ａでは、接地端子ＧＮＤを基準とした電圧（例えば１０Ｖ）が電源端子Ｖddに印加されている。ピエゾ抵抗型センサ１００の主面に垂直な軸周りの回転によって各ピエゾ抵抗部が弾性変形することにより、第１の出力端子ＯＵＴ+と第２の出力端子ＯＵＴ-とに異なる電圧が出力される。そして、各出力端子の電圧の差分が不図示の制御部で算出されることにより、ピエゾ抵抗型センサ１００の主面に垂直な軸周りに作用する角加速度が求められる。
【００２９】
図４は、第１の検出梁３２ａの、図３に示したＡ−Ａ線を含む矢視断面の模式図である。前述したように、第１の検出梁３２ａは、１つの線状の第１のピエゾ抵抗部３２ａｒと、第１の基材部３２ａｓとを含んで構成されている。第１の基材部３２ａｓは、空乏層ＤＬと、第１の領域３２ａｓ1と、２つの第２の領域３２ａｓ2とを含んでいる。空乏層ＤＬは、第１のピエゾ抵抗部３２ａｒを囲むようにして第１のピエゾ抵抗部３２ａｒに隣接している。第１のピエゾ抵抗部３２ａｒは、前述のアクセプタの濃度を有している。また、空乏層ＤＬには、キャリア（電子または正孔）がほとんど存在していない。
【００３０】
第１の領域３２ａｓ1は、この実施形態においては領域内における不純物濃度が第１のピエゾ抵抗部３２ａｒより低いｎ型半導体であり、前述の半導体基板と同じものである。ここで、領域内における不純物濃度が第１のピエゾ抵抗部３２ａｒより低いとは、第１の領域３２ａｓ1における一様なドナーの濃度が、第１のピエゾ抵抗部３２ａｒにおけるアクセプタの濃度のピーク値よりも低いことを指す。なお、第１の領域３２ａｓ1の領域内における不純物濃度は、第１のピエゾ抵抗部３２ａｒより高くてもよい。
【００３１】
第２の領域３２ａｓ2は、領域内における不純物濃度が第１の領域３２ａｓ1より高いｎ型半導体である。ここで、領域内における不純物濃度が第１の領域３２ａｓ1より高いとは、第２の領域３２ａｓ2におけるドナーの濃度のピーク値が、第１の領域３２ａｓ1におけるドナーの濃度のピーク値よりも高いことを指す。第２の領域３２ａｓ2におけるドナーの濃度のピーク値は、１×１０18（ａｔｏｍｓ／ｃｍ3）以上である。
【００３２】
第２の領域３２ａｓ2は、空乏層ＤＬおよび第１の領域３２ａｓ1のそれぞれに隣接している。すなわち、空乏層ＤＬは、第１の領域３２ａｓ1と第２の領域３２ａｓ2とにより形成される領域により囲まれている。その際、図４に示されるように、空乏層ＤＬが第１の検出梁３２ａの側面および他方主面に露出していないことが好ましい。そして、２つの第２の領域３２ａｓ2は、一方が第１の検出梁３２ａが延伸している方向と平行な側面のうちの一方に露出しており、他方が第１の検出梁３２ａが延伸している方向と平行な側面のうちの他方に露出している。第２の検出梁３２ｂ、第３の検出梁３２ｃおよび第４の検出梁３２ｄも同様の構造を有している。
【００３３】
各検出梁においては、第２の領域が２つあり、一方が検出梁の一方の側面に露出しており、他方が検出梁の一方の側面に露出している。したがって、例えば角加速度の検出感度を高くするため、各検出梁の幅が狭くされた場合であっても、第２の領域により空乏層の検出梁の側面への露出が抑制されているので、各検出梁は電気的に安定な状態となっている。そのため、外部からのノイズの影響は小さく抑えられており、Ｓ／Ｎ比が大きくなっている。
【００３４】
図５（Ａ）ないし（Ｄ）は、第１の検出梁３２ａの製造方法の一例を説明するための模式図である。なお、図５（Ａ）ないし（Ｄ）の各図は、第１の検出梁３２ａの、図３に示したＡ−Ａ線を含む矢視断面の模式図に相当する。なお、第１のピエゾ抵抗部３２ａｒが接続される配線部の形成については、図示および説明を省略する。
【００３５】
図５（Ａ）は、Ｐなどのドナーの濃度が１×１０16（ａｔｏｍｓ／ｃｍ3）未満となるようにＳｉ基板中に拡散されたｎ型半導体である半導体基板（第１の領域３２ａｓ1）を作製または準備する工程を示す模式図である。この時点では、半導体基板の幅は、第１の検出梁３２ａの幅より広くなっている。半導体基板中のドナーは、誤差範囲において一様な濃度となっている。なお、半導体基板の表面に、Ｐなどのドナー濃度が１×１０16（ａｔｏｍｓ／ｃｍ3）以上、１×１０18（ａｔｏｍｓ／ｃｍ3）未満であるシールド層を形成してもよい。
【００３６】
図５（Ｂ）は、半導体基板（第１の領域３２ａｓ1）中に、Ｂなどのアクセプタを、その濃度が第１の検出梁３２ａの一方主面より深い位置でピークとなるようにＳｉ基板中に拡散させる工程を示す模式図である。アクセプタの濃度のピーク値は、１×１０16（ａｔｏｍｓ／ｃｍ3）以上、１×１０18（ａｔｏｍｓ／ｃｍ3）未満である。この工程により、第１のピエゾ抵抗部３２ａｒが形成される。その際、半導体基板のキャリア（電子）と第１のピエゾ抵抗部３２ａｒのキャリア（正孔）とが再結合することにより、第１のピエゾ抵抗部３２ａｒの周囲には、キャリアのほとんど存在しない空乏層ＤＬが同時に形成される。
【００３７】
図５（Ｃ）は、空乏層ＤＬを含む半導体基板中に、Ｐなどのドナーを、その濃度が第１の検出梁３２ａの一方主面より深い位置でピークとなるようにＳｉ基板中に拡散させる工程を示す模式図である。ドナーの濃度のピーク値は、１×１０18（ａｔｏｍｓ／ｃｍ3）以上である。この工程により、２つの第２の領域３２ａｓ2が形成される。また、残った元の半導体基板が第１の領域３２ａｓ1となる。すなわち、空乏層ＤＬは、第１の領域３２ａｓ1と第２の領域３２ａｓ2とにより形成される領域により囲まれることになる。ただし、この時点では、第２の領域３２ａｓ2は露出していない。
【００３８】
図５（Ｄ）は、半導体基板をドライエッチングなどにより加工し、第１の検出梁３２ａとして必要な幅に調整する工程を示す模式図である。この工程により、２つの第２の領域３２ａｓ2のうち、一方が第１の検出梁３２ａの側面のうちの一方に露出し、他方が第１の検出梁３２ａのうちの他方に露出するようになる。以上の各工程により、第１の検出梁３２ａが形成されるが、第２の検出梁３２ｂ、第３の検出梁３２ｃおよび第４の検出梁３２ｄも、同様の工程により形成される。
【００３９】
図６は、前述のピエゾ抵抗型センサ１００の主面に平行な軸方向に作用する加速度の検出に係る検出部Ｂの拡大図である。第２の梁部５０は、第２の支持梁５１ａと、第３の支持梁５１ｂと、第５の検出梁５２とを含んで構成されている。第２の支持梁５１ａ、第３の支持梁５１ｂおよび第５の検出梁５２は、固定部１０と第２の錘部４０とに接続されている。
【００４０】
図７（Ａ）は、検出部Ｂを構成する第５の検出梁５２を含む領域Ｄを拡大して示した平面図である。第５の検出梁５２は、それぞれ線状の第５のピエゾ抵抗部５２ｒ1と、第６のピエゾ抵抗部５２ｒ2と、第７のピエゾ抵抗部５２ｒ3と、第８のピエゾ抵抗部５２ｒ4と、各ピエゾ抵抗部が埋め込まれている第２の基材部５２ｓとを含んで構成されている。各ピエゾ抵抗部は、第５の検出梁５２の一方主面側に設けられている。
【００４１】
第５の検出梁５２中において、第５のピエゾ抵抗部５２ｒ1と第８のピエゾ抵抗部５２ｒ4とは、第５の検出梁５２が延伸する方向と直交する方向に延伸している。また、第６のピエゾ抵抗部５２ｒ2と第７のピエゾ抵抗部５２ｒ3とは、第５の検出梁５２が延伸する方向と同じ方向に延伸している。また、各ピエゾ抵抗部は、不図示の配線部にそれぞれ接続されている。
【００４２】
第５のピエゾ抵抗部５２ｒ1、第６のピエゾ抵抗部５２ｒ2、第７のピエゾ抵抗部５２ｒ3および第８のピエゾ抵抗部５２ｒ4は、ｐ型半導体であり、前述した第１のピエゾ抵抗部３２ａｒと同様のアクセプタの濃度を有する。また、不図示の配線部もｐ型半導体であって、前述の同様のアクセプタの濃度を有する。
【００４３】
図７（Ｂ）は、検出部Ｂにおける各ピエゾ抵抗部の接続を示した回路図である。検出部Ｂでは、検出部Ａと同様に、接地端子ＧＮＤを基準とした電圧（例えば１０Ｖ）が電源端子Ｖddに印加されている。ピエゾ抵抗型センサ１００の主面に平行な軸方向に作用する衝撃によって各ピエゾ抵抗部が弾性変形することにより、第１の出力端子ＯＵＴ+と第２の出力端子ＯＵＴ-とに異なる電圧が出力される。そして、各出力端子の電圧の差分が不図示の制御部で算出されることにより、ピエゾ抵抗型センサ１００の主面に平行な軸方向に作用する加速度が求められる。
【００４４】
図８は、第５の検出梁５２の、図７に示したＢ−Ｂ線を含む矢視断面の模式図である。前述したように、第５の検出梁５２は、それぞれ線状の第５のピエゾ抵抗部５２ｒ1と、第６のピエゾ抵抗部５２ｒ2と、第７のピエゾ抵抗部５２ｒ3と、第８のピエゾ抵抗部５２ｒ4と、第２の基材部５２ｓとを含んで構成されている。第２の基材部５２ｓは、空乏層ＤＬと、第１の領域５２ｓ1と、２つの第２の領域５２ｓ2とを含んでいる。
【００４５】
第１の領域５２ｓ1は、前述の領域Ｃにおける第１の領域３２ａｓ1と同様の半導体であり、第２の領域５２ｓ2も、前述の領域Ｃにおける第２の領域３２ａｓ2と同様の半導体である。第１の領域５２ｓ1、第２の領域５２ｓ2および空乏層ＤＬの位置関係も、前述の領域Ｃと同様である。すなわち、空乏層ＤＬは、第１の領域５２ｓ1と第２の領域５２ｓ2とにより形成される領域により囲まれている。その際、図８に示されるように、空乏層ＤＬが第５の検出梁５２の側面および他方主面に露出していないことが好ましい。
【００４６】
そして、２つの第２の領域５２ｓ2は、一方が第５の検出梁５２の側面のうちの一方に露出しており、他方が第５の検出梁５２の側面のうちの他方に露出している。すなわち、第５の検出梁５２においては、２つの第２の領域５２ｓ2のうち一方が検出梁の一方の側面に露出しており、他方が検出梁の一方の側面に露出している。したがって、第２の領域５２ｓ2により空乏層ＤＬの第５の検出梁５２の側面への露出が抑制されているので、第５の検出梁５２は電気的に安定な状態となっている。そのため、外部からのノイズの影響は小さく抑えられており、Ｓ／Ｎ比が大きくなっている。
【００４７】
なお、この明細書に記載の実施形態は、例示的なものであって、この発明は上記の実施形態に限定されるものではなく、この発明の範囲内において、種々の応用、変形を加えることができる。例えば、ピエゾ抵抗部は、ｎ型半導体であってもよく、第１の領域、第２の領域および必要に応じて設けられるシールド層は、ｐ型半導体であってもよい。
【００４８】
また、この発明に係るピエゾ抵抗型センサは、励振部（常時共振振動部）をさらに備えるようにしてもよい。この場合、回転に伴うコリオリ力に基づく角速度を検出することができる。
【符号の説明】
【００４９】
１００    ピエゾ抵抗型センサ
１０    固定部
２０    第１の錘部
３０    第１の梁部
３１    第１の支持梁
３２ａ    第１の検出梁
３２ｂ    第２の検出梁
３２ｃ    第３の検出梁
３２ｄ    第４の検出梁
３２ａｒ    第１のピエゾ抵抗部
３２ｂｒ    第２のピエゾ抵抗部
３２ｃｒ    第３のピエゾ抵抗部
３２ｄｒ    第４のピエゾ抵抗部
３２ａｓ    第１の基材部
３２ａｓ1    第１の領域
３２ａｓ2    第２の領域
４０    第２の錘部
５０    第２の梁部
５１ａ    第２の支持梁
５１ｂ    第３の支持梁
５２    第５の検出梁
５２ｒ1    第５のピエゾ抵抗部
５２ｒ2    第６のピエゾ抵抗部
５２ｒ3    第７のピエゾ抵抗部
５２ｒ4    第８のピエゾ抵抗部
５２ｓ    第２の基材部
５２ｓ1    第１の領域
５２ｓ2    第２の領域
ＤＬ    空乏層
【図１】
2018044811.tif 000003
【図２】
2018044811.tif 000004
【図３】
2018044811.tif 000005
【図４】
2018044811.tif 000006
【図５】
2018044811.tif 000007
【図６】
2018044811.tif 000008
【図７】
2018044811.tif 000009
【図８】
2018044811.tif 000010
【図９】
2018044811.tif 000011