(57)【要約】【課題】チップ間の処理遅延差を減少し、誤り訂正回路数を削減できる伝送装置、伝送方法およびプログラムを提供する。【解決手段】伝送装置１００は、信号処理チップ１０１（信号処理チップＴｘ１）が第１の誤り訂正符号符号化部１０２１−１，１０２１−２を備え、第１の誤り訂正符号符号化部１０２１−１，１０２１−２は、チップ間配線５５を介して信号処理チップ１０２（信号処理チップＴｘ２）の第２のライン側誤り訂正符号符号化部５２２に接続される。第１の誤り訂正符号符号化部１０２１−１，１０２１−２と第１の誤り訂正符号復号化部１０４１−１，１０４１−２は、伝送用に信号に付加する誤り訂正回路を、チップ間の誤り訂正回路と共用にし、伝送区間で発生するエラーと、チップ間の転送で発生するエラーの両方を訂正する。【選択図】図１
2018133726.tif 000002
【特許請求の範囲】
【請求項１】
クライアント信号に対する信号処理を行って送信すべきライン信号を生成する複数の送信側の信号処理部と、
前記ライン信号に対する信号処理を行って前記クライアント信号を生成する複数の受信側の信号処理部と、
送信側の各前記信号処理部間で信号を転送するチップ間配線と、を備え、
送信側の各前記信号処理部のうち、前記信号の転送元の前記信号処理部は、伝送用に信号に付加する誤り訂正符号化回路を、伝送区間で発生するエラーとチップ間の転送で発生するエラーとの両方を訂正する訂正回路として備える
ことを特徴とする伝送装置。
【請求項２】
クライアント信号に対する信号処理を行って送信すべきライン信号を生成する複数の送信側の信号処理部と、
前記ライン信号に対する信号処理を行って前記クライアント信号を生成する複数の受信側の信号処理部と、
受信側の各前記信号処理部間で信号を転送するチップ間配線と、を備え、
受信側の各前記信号処理部のうち、前記信号の転送先の前記信号処理部は、伝送用に信号に付加された誤り訂正符号を復号化する誤り訂正復号化回路を、伝送区間で発生するエラーとチップ間の転送で発生するエラーとの両方を訂正する訂正回路として備える
ことを特徴とする伝送装置。
【請求項３】
送信側の各前記信号処理部のうち、前記信号の転送元の前記信号処理部は、伝送用に信号に付加する誤り訂正回路を、チップ間の誤り訂正回路と共用にする
ことを特徴とする請求項１に記載の伝送装置。
【請求項４】
受信側の各前記信号処理部のうち、前記信号の転送先の前記信号処理部は、伝送用に信号に付加された誤り訂正符号を復号化する誤り訂正復号化回路を、チップ間の誤り訂正復号化回路と共用にする
ことを特徴とする請求項２に記載の伝送装置。
【請求項５】
前記チップ間の誤り訂正回路は、ＦＥＣ（Forward Error Correction）機能部である
ことを特徴とする請求項１に記載の伝送装置。
【請求項６】
クライアント信号に対する信号処理を行って送信すべきライン信号を生成する複数の送信側の信号処理部と、
前記ライン信号に対する信号処理を行って前記クライアント信号を生成する複数の受信側の信号処理部と、
送信側の各前記信号処理部間で信号を転送する送信側チップ間配線と、
受信側の各前記信号処理部間で信号を転送する受信側チップ間配線と、を有する伝送装置の伝送方法であって、
送信側の各前記信号処理部では、
クライアント信号を受信するステップと、
前記クライアント信号に対する信号処理を行って送信すべきライン信号を生成するステップと、
さらに、信号の転送元の前記信号処理部では、
チップ間の誤り訂正回路を用いて、信号に誤り訂正符号を付加して転送するステップと、を有し、
受信側の各前記信号処理部では、
前記ライン信号を受信するステップと、
前記ライン信号に対する信号処理を行って前記クライアント信号を生成するステップと、
さらに、信号の転送先の前記信号処理部では、
誤り訂正復号化回路を用いて、信号に付加された誤り訂正符号を復号化するステップと、
を有する
ことを特徴とする伝送方法。
【請求項７】
伝送装置としてのコンピュータを、
クライアント信号に対する信号処理を行って送信すべきライン信号を生成する複数の送信側の信号処理手段、
前記ライン信号に対する信号処理を行って前記クライアント信号を生成する複数の受信側の信号処理手段、
送信側の各前記信号処理手段間で信号を転送するチップ間配線手段、
送信側の各前記信号処理手段のうち、信号の転送元の前記信号処理手段が、伝送用に信号に付加する誤り訂正符号化回路を、伝送区間で発生するエラーとチップ間の転送で発生するエラーとの両方を訂正する訂正回路手段、
として機能させるためのプログラム。
【請求項８】
伝送装置としてのコンピュータを、
クライアント信号に対する信号処理を行って送信すべきライン信号を生成する複数の送信側の信号処理手段、
前記ライン信号に対する信号処理を行って前記クライアント信号を生成する複数の受信側の信号処理手段、
受信側の各前記信号処理手段間で信号を転送するチップ間配線手段、
受信側の各前記信号処理手段のうち、信号の転送先の前記信号処理手段が、伝送用に信号に付加された誤り訂正符号を復号化する誤り訂正復号化回路を、伝送区間で発生するエラーとチップ間の転送で発生するエラーとの両方を訂正する訂正回路手段、
として機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送装置、伝送方法およびプログラムに関する。
【背景技術】
【０００２】
１００Ｇｂｐｓの伝送装置は、例えば１００ＧＥ（１００Ｇイーサネット（登録商標））のクライアント信号を入力し、このクライアント信号をフレーミング処理部でＯＴＵ４（Optical-channel Transport Unit 4）トランスポートフレームにマッピングする。
１００Ｇｂｐｓまでの伝送装置は、一般的に、クライアント信号が１であるのに対し、ライン信号の出力は１である。そのため、入力された１つのクライアント信号を、伝送装置内の１つの信号処理部（以下、適宜、チップ（chip）と呼称する）で処理し、信号処理後の信号をライン側に出力している。１つのクライアント信号とは、伝送装置で処理できるビットレートに相当するクライアント信号である。
【０００３】
伝送装置は、一つ以上のクライアント信号を多重し、１波長にマッピングしてライン側に転送している。また、高速な信号伝送において、誤り訂正のためのＦＥＣ（Forward Error Correction）機能を具備することが一般的になっている。
一方、信号の伝送距離は、波長の変調方式（多値度）に依存するため、多値度を上げて１波長で４００Ｇｂｐｓの高速な信号を伝送しようとすると、伝送距離が短くなる。
したがって、長距離伝送向けには、複数波長（マルチキャリア）を用いた伝送が主流になると予想され、例えば４００Ｇクライアント信号をクライアント信号よりも低速な２００Ｇ×２波長に収容する方法が考えられている。
複数波長で伝送する際、１波長ごとに１つの信号処理チップを用いるとすると、波長数分だけ信号処理チップを用意することとなる。
高速なクライアント信号については、複数波長にマッピングするために、複数の信号処理チップ間で、信号をやり取りする必要が生じる（例えば、特許文献１および非特許文献１参照）。
従来では、チップ間での送受信のために、誤り訂正回路を用意している。また、伝送用には、このチップ間での送受信のための誤り訂正回路に加えて、伝送用の誤り訂正回路が実装される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１５／１４１０６１号
【非特許文献】
【０００５】
【非特許文献１】“Interfaces for the optical transport network”, ITU-T G.709/Y.1331, February 2012
【非特許文献２】“Anritsu 56G/64G bit/s テストソリューション”, P5 Chip to Chip CEI-56G-MR,  (Target BER  1E-6), ［online］,［平成２８年１２月１９日検索］,インターネット  〈 URL: https://dl.cdn-anritsu.com/ja-jp/test-measurement/files/Product-Introductions/Product-Introduction/MP1861A_62A_JL1200.pdf〉
【非特許文献３】“Juniper Understanding Pre-FEC BER Monitoring and BER Thresholds” Table 2: Example - Signal Degrade and Clear Thresholds After Configuration , FEC Type G.709 GFEC, （FEC Limit BER 8.0E-5） , ［online］,［平成２８年１２月１９日検索］,インターネット  〈 URL: http://www.juniper.net/documentation/en_US/junos15.1/topics/concept/otn-signal-degrade-monitoring-understanding.html〉
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来では、チップ間での送受信のために、誤り訂正回路を複数用意していたため、処理遅延量の差分が大きくなるという課題があった。また、誤り訂正回路が複数あるために、回路規模が大きくなるという課題があった。
【０００７】
本発明は、このような事情に鑑みてなされたものであり、チップ間の処理遅延差を減少し、誤り訂正回路数を削減できる伝送装置、伝送方法およびプログラムを提供することを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するための手段として、請求項１に係る発明は、クライアント信号に対する信号処理を行って送信すべきライン信号を生成する複数の送信側の信号処理部と、前記ライン信号に対する信号処理を行って前記クライアント信号を生成する複数の受信側の信号処理部と、送信側の各前記信号処理部間で信号を転送するチップ間配線と、を備え、送信側の各前記信号処理部のうち、前記信号の転送元の前記信号処理部は、伝送用に信号に付加する誤り訂正符号化回路を、伝送区間で発生するエラーとチップ間の転送で発生するエラーとの両方を訂正する訂正回路として備えることを特徴とする伝送装置である。
【０００９】
請求項２に係る発明は、クライアント信号に対する信号処理を行って送信すべきライン信号を生成する複数の送信側の信号処理部と、前記ライン信号に対する信号処理を行って前記クライアント信号を生成する複数の受信側の信号処理部と、受信側の各前記信号処理部間で信号を転送するチップ間配線と、を備え、受信側の各前記信号処理部のうち、前記信号の転送先の前記信号処理部は、伝送用に信号に付加された誤り訂正符号を復号化する誤り訂正復号化回路を、伝送区間で発生するエラーとチップ間の転送で発生するエラーとの両方を訂正する訂正回路として備えることを特徴とする伝送装置である。
【００１０】
請求項６に係る発明は、クライアント信号に対する信号処理を行って送信すべきライン信号を生成する複数の送信側の信号処理部と、前記ライン信号に対する信号処理を行って前記クライアント信号を生成する複数の受信側の信号処理部と、送信側の各前記信号処理部間で信号を転送する送信側チップ間配線と、受信側の各前記信号処理部間で信号を転送する受信側チップ間配線と、を有する伝送装置の伝送方法であって、送信側の各前記信号処理部では、クライアント信号を受信するステップと、前記クライアント信号に対する信号処理を行って送信すべきライン信号を生成するステップと、さらに、信号の転送元の前記信号処理部では、チップ間の誤り訂正回路を用いて、信号に誤り訂正符号を付加して転送するステップと、を有し、受信側の各前記信号処理部では、前記ライン信号を受信するステップと、前記ライン信号に対する信号処理を行って前記クライアント信号を生成するステップと、さらに、信号の転送先の前記信号処理部では、誤り訂正復号化回路を用いて、信号に付加された誤り訂正符号を復号化するステップと、を有することを特徴とする伝送方法である。
【００１１】
請求項７に係る発明は、伝送装置としてのコンピュータを、クライアント信号に対する信号処理を行って送信すべきライン信号を生成する複数の送信側の信号処理手段、前記ライン信号に対する信号処理を行って前記クライアント信号を生成する複数の受信側の信号処理手段、送信側の各前記信号処理手段間で信号を転送するチップ間配線手段、送信側の各前記信号処理手段のうち、信号の転送元の前記信号処理手段が、伝送用に信号に付加する誤り訂正符号化回路を、伝送区間で発生するエラーとチップ間の転送で発生するエラーとの両方を訂正する訂正回路手段、として機能させるためのプログラムである。
【００１２】
請求項８に係る発明は、伝送装置としてのコンピュータを、クライアント信号に対する信号処理を行って送信すべきライン信号を生成する複数の送信側の信号処理手段、前記ライン信号に対する信号処理を行って前記クライアント信号を生成する複数の受信側の信号処理手段、受信側の各前記信号処理手段間で信号を転送するチップ間配線手段、受信側の各前記信号処理手段のうち、信号の転送先の前記信号処理手段が、伝送用に信号に付加された誤り訂正符号を復号化する誤り訂正復号化回路を、伝送区間で発生するエラーとチップ間の転送で発生するエラーとの両方を訂正する訂正回路手段、として機能させるためのプログラムである。
【００１３】
上記の請求項１，２，６，７，８によれば、チップ間の処理遅延差を減少し、誤り訂正回路数を削減できる。よって、効率的なマルチキャリア伝送の実現方法を提供することができる。
【００１４】
請求項３に係る発明は、送信側の各前記信号処理部のうち、前記信号の転送元の前記信号処理部は、伝送用に信号に付加する誤り訂正回路を、チップ間の誤り訂正回路と共用にすることを特徴とする伝送装置である。
【００１５】
この構成によれば、信号の転送先の信号処理部には、伝送用に信号に付加する誤り訂正回路がチップ間の誤り訂正回路と共用化されるので、誤り訂正回路数を削減でき、信号の転送先の信号処理部における処理遅延を減少させることができる。
【００１６】
請求項４に係る発明は、受信側の各前記信号処理部のうち、前記信号の転送先の前記信号処理部は、伝送用に信号に付加された誤り訂正符号を復号化する誤り訂正復号化回路を、チップ間の誤り訂正復号化回路と共用にすることを特徴とする伝送装置である。
【００１７】
この構成によれば、信号の転送元の信号処理部には、伝送用に信号に付加する誤り訂正回路がチップ間の誤り訂正回路と共用化されるので、誤り訂正回路数を削減でき、信号の転送元の信号処理部における処理遅延を減少させることができる。
【００１８】
請求項５に係る発明は、前記チップ間の誤り訂正回路は、ＦＥＣ機能部であることを特徴とする伝送装置である。
【００１９】
この構成によれば、誤り訂正のための一般的に使用されるＦＥＣ機能部を用いることで汎用的に使用することができる。
【発明の効果】
【００２０】
本発明によれば、チップ間の処理遅延差を減少し、誤り訂正回路数を削減できる伝送装置、伝送方法およびプログラムを提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施形態に係る伝送装置を示す構成図である。
【図２】上記第１の実施形態に係る伝送装置の信号処理チップ（信号処理チップＴｘ１）側の動作を示すフローチャートである。
【図３】上記第１の実施形態に係る伝送装置の信号処理チップ（信号処理チップＴｘ２）側の動作を示すフローチャートである。
【図４】上記第１の実施形態に係る伝送装置の信号処理チップ（信号処理チップＲｘ１）側の動作を示すフローチャートである。
【図５】上記第１の実施形態に係る伝送装置の信号処理チップ（信号処理チップＲｘ２）側の動作を示すフローチャートである。
【図６】本発明の第２の実施形態に係る伝送装置を示す構成図である。
【図７】上記第２の実施形態に係る伝送装置の信号処理チップ（信号処理チップＴｘ１）側の動作を示すフローチャートである。
【図８】上記第２の実施形態に係る伝送装置の信号処理チップ（信号処理チップＴｘ２）側の動作を示すフローチャートである。
【図９】上記第２の実施形態に係る伝送装置の信号処理チップ（信号処理チップＲｘ１）側の動作を示すフローチャートである。
【図１０】上記第２の実施形態に係る伝送装置の信号処理チップ（信号処理チップＲｘ２）側の動作を示すフローチャートである。
【図１１】本発明の第３の実施形態に係る伝送装置を示す構成図である。
【図１２】上記第３の実施形態に係る伝送装置の信号処理チップ（信号処理チップＴｘ１）側の動作を示すフローチャートである。
【図１３】上記第３の実施形態に係る伝送装置の信号処理チップ（信号処理チップＴｘ２）側の動作を示すフローチャートである。
【図１４】上記第３の実施形態に係る伝送装置の信号処理チップ（信号処理チップＲｘ１）側の動作を示すフローチャートである。
【図１５】上記第３の実施形態に係る伝送装置の信号処理チップ（信号処理チップＲｘ２）側の動作を示すフローチャートである。
【図１６】背景説明の送信側の伝送装置の構成を示す図である。
【図１７】背景説明のＯＴＵＣｎフレームと誤り訂正符号の関係を模式化したブロック図である。
【図１８】比較例１の伝送装置の構成を示す機能ブロック図である。
【図１９】比較例２の伝送装置の構成を示す機能ブロック図である。
【発明を実施するための形態】
【００２２】
以下、図面を参照して本発明を実施するための形態（以下、「本実施形態」という）における伝送装置および伝送方法等について説明する。
（背景説明）
図１６は、送信側の伝送装置の構成を示す図である。
図１６に示すように、伝送装置１は、信号伝送を行うための部品を１つの基板に実装したものであり、ラインカードと呼ばれる。伝送装置１は、４００Ｇ送受信器１１と、信号処理チップ１０−１，１０−２と、光送受信器１２−１，１２−２と、を備える。
信号処理チップ１０−１（信号処理チップＴｘ１）は、複数のＳｅｒＤｅｓ（SERializer/DE Serializer）１０−１ａ〜１０−１ｆを有し、信号処理チップ１０−２（信号処理チップＴｘ２）は、複数のＳｅｒＤｅｓ１０−２ａ〜１０−２ｆを有する。
【００２３】
以上の構成において、伝送装置１の４００Ｇ送受信器１１は、４００Ｇのクライアント信号を受信する。４００Ｇ送受信器１１が受信した４００Ｇのクライアント信号を、信号処理チップ１０−１（信号処理チップＴｘ１）のＳｅｒＤｅｓ１０−１ａ〜１０−１ｄに一度収容する。４００Ｇのクライアント信号は、１００Ｇの信号に分けてＳｅｒＤｅｓ１０−１ａ〜１０−１ｄにそれぞれ収容される。
【００２４】
図１６の送信側の伝送装置の動作の一例について説明する。
信号処理チップ１０−１（信号処理チップＴｘ１）に一度収容された４００Ｇのクライアント信号のうち、ＳｅｒＤｅｓ１０−１ａ〜１０−１ｂに収容された２００Ｇのクライアント信号は、図１６の白抜き矢印ａに示すように、光送受信器１２−１に転送される。光送受信器１２−１は、この２００Ｇのクライアント信号を受信し、電気−光（Ｅ／Ｏ：Electric-Optic）変換して、変換された光信号（波長♯１）をライン側に出力する。
【００２５】
また、実装によっては、ＳｅｒＤｅｓ１０−１ａ〜１０−１ｂに収容された２００Ｇのクライアント信号が、図１６の白抜き矢印ａに収容されず、図１６の白抜き矢印ｂのように収容されたり、図１６の白抜き矢印ａ，ｂに分散されて収容される場合もある。
【００２６】
ＳｅｒＤｅｓ１０−１ｃ〜１０−１ｄに収容されたクライアント信号は、図１６の白抜き矢印ｂに示すように、ＳｅｒＤｅｓ１０−１ｅ〜１０−１ｆに転送され、チップ間配線１３を経由して、信号処理チップ１０−２（信号処理チップＴｘ２）のＳｅｒＤｅｓ１０−２ｅ〜１０−２ｆに転送される。ＳｅｒＤｅｓ１０−２ｅ〜１０−２ｆに収容されたクライアント信号は、図１６の白抜き矢印ｃに示すように、光送受信器１２−２に転送される。光送受信器１２−２は、この２００Ｇのクライアント信号を受信し、電気−光変換して、変換された光信号（波長♯２）をライン側に出力する。
このように、伝送装置１に入力された４００Ｇのクライアント信号は、信号処理チップ１０−１（信号処理チップＴｘ１）に一度収容された後、サブキャリア数に応じて、他の信号処理チップ１０−２（信号処理チップＴｘ２）に分配される。
【００２７】
<ＯＴＵＣｎを用いた伝送の概要>
高速な信号伝送においては、End-Endで誤り訂正のためのＦＥＣ（Forward Error Correction）機能を具備することが一般的になっている。
図１７は、ＯＴＵＣｎフレームと誤り訂正符号の関係を模式化したブロック図である。ＯＴＵＣｎがＯＴＵＣ４である場合の例である。
図１７に示すように、クライアント信号４００ＧＥがＯＴＵＣ４に収容される。クライアント信号４００ＧＥが収容されたＯＴＵＣ４は、クライアント信号４００ＧＥを４つに分割（スライス）し、４つの１００Ｇスライス３０−１〜３０−４とする。そして、１００Ｇスライス３０−１〜３０−４について、伝送用信号に付加するための第１の誤り訂正符号３１−１〜３１−４（図１７のハッチング部参照）を付加する。第１の誤り訂正符号３１−１〜３１−４は、小さい冗長度（冗長部分が６〜７％程度）の誤り訂正符号である。
【００２８】
そして、第１の誤り訂正符号３１−１〜３１−４が付加された１００Ｇスライス３０−１〜３０−４に対してさらに、ライン側伝送のための第２のライン側誤り訂正符号３２−１〜３２−４（図１７のクロスハッチング部参照）を付加する。第２のライン側誤り訂正符号３２−１〜３２−４、大きい冗長度（冗長部分が２０％程度）の誤り訂正符号である。
図示は省略されているが、第１の誤り訂正符号３１−１〜３１−４および第２のライン側誤り訂正符号３２−１〜３２−４が付加された１００Ｇスライス３０−１〜３０−４は、波長＃１と波長＃２とにマッピングされ、マッピングされた波長＃１と波長＃２の信号がライン側伝送される。
【００２９】
（比較例）
<比較例１>
図１８は、比較例１の伝送装置の構成を示す機能ブロック図である。
図１８に示すように、比較例１の伝送装置５０は、信号処理チップ５１（信号処理チップＴｘ１）と、信号処理チップ５２（信号処理チップＴｘ２）と、信号処理チップ５３（信号処理チップＲｘ１）と、信号処理チップ５４（信号処理チップＲｘ２）と、を備える。信号処理チップ５１（信号処理チップＴｘ１）と信号処理チップ５２（信号処理チップＴｘ２）との間に、チップ間配線５５が設けられ、信号処理チップ５３（信号処理チップＲｘ１）と信号処理チップ５４（信号処理チップＲｘ２）との間に、チップ間配線５６が設けられる。
【００３０】
信号処理チップ５１（信号処理チップＴｘ１）は、クライアント信号送受信部５０１と、フレーミング処理部５０２と、第１の誤り訂正符号符号化部５１１−１，５１１−２と、第２のライン側誤り訂正符号符号化部５１２と、ＤＳＰ（Digital Signal Processor）５１３と、ＤＡＣ（Digital to Analog Converter）５１４と、を備える。
信号処理チップ５２（信号処理チップＴｘ２）は、第１の誤り訂正符号符号化部５２１−１，５２１−２と、第２のライン側誤り訂正符号符号化部５２２と、ＤＳＰ５２３と、ＤＡＣ５２４と、を備える。
信号処理チップ５３（信号処理チップＲｘ１）は、ＡＤＣ（Analog to Digital Converter）５３４と、ＤＳＰ５３３と、第２のライン側誤り訂正符号復号化部５３２と、第１の誤り訂正符号復号化部５３１−１，５３１−２と、フレーミング処理部５３５と、クライアント信号送受信部５３６と、を備える。
信号処理チップ５４（信号処理チップＲｘ２）は、ＡＤＣ５４４と、ＤＳＰ５４３と、第２のライン側誤り訂正符号復号化部５４２と、第１の誤り訂正符号復号化部５４１−１，５４１−２と、を備える。
【００３１】
次に、比較例１の伝送装置５０が、（４００ＧＥ×１）のクライアント信号を受信して、受信したクライアント信号を（２００Ｇ×２）のライン信号として転送する場合について説明する。
図１８に示すように、クライアント信号送受信部５０１は、４００ＧＥクライアント信号を受信し、受信した４００ＧＥクライアント信号をフレーミング処理部５０２に転送する。フレーミング処理部５０２は、クライアント信号を４００Ｇトランスポートフレーム（ＯＴＵＣ４）に収容した後、１００Ｇトランスポートフレーム（１００Ｇスライス）に分割する。フレーミング処理部５０２は、分割した１００Ｇトランスポートフレームを第１の誤り訂正符号符号化部５１１−１，５１１−２と、信号処理チップ５２（信号処理チップＴｘ２）の第１の誤り訂正符号符号化部５２１−１，５２１−２とに出力する。
【００３２】
第１の誤り訂正符号符号化部５１１−１，５１１−２は、１００Ｇトランスポートフレームに誤り訂正符号（第１の誤り訂正符号）を付加し、誤り訂正符号が付加された１００Ｇトランスポートフレームを第２のライン側誤り訂正符号符号化部５１２に出力する。第２のライン側誤り訂正符号符号化部５１２は、第１の誤り訂正符号が付加された１００Ｇトランスポートフレームにさらに誤り訂正符号（第２のライン側誤り訂正符号）を付加し、第１および第２のライン側誤り訂正符号が付加された１００ＧトランスポートフレームをＤＳＰ５１３に送る。ＤＳＰ５１３は、第１および第２のライン側誤り訂正符号が付加された１００Ｇトランスポートフレームに対して伝送劣化の等化処理等のためにデジタル信号処理を行う。ＤＡＣ５１４は、ＤＳＰ５１３から出力された信号をアナログ信号に変換し、図示しない光送受信器を介して、２００Ｇの信号を電気−光変換して、変換された光信号をライン側に出力する。
【００３３】
信号処理チップ５２（信号処理チップＴｘ２）についても同様に、第１の誤り訂正符号符号化部５２１−１，５２１−２は、フレーミング処理部５０２からチップ間配線５５を介して送られた１００Ｇトランスポートフレームに誤り訂正符号（第１の誤り訂正符号）を付加し、誤り訂正符号が付加された１００Ｇトランスポートフレームを第２のライン側誤り訂正符号符号化部５２２に出力する。第２のライン側誤り訂正符号符号化部５２２は、第１の誤り訂正符号が付加された１００Ｇトランスポートフレームにさらに誤り訂正符号（第２のライン側誤り訂正符号）を付加し、第１および第２のライン側誤り訂正符号が付加された１００ＧトランスポートフレームをＤＳＰ５２３に送る。ＤＳＰ５２３は、第１および第２のライン側誤り訂正符号が付加された１００Ｇトランスポートフレームに対して伝送劣化の等化処理等のためにデジタル信号処理を行う。ＤＡＣ５２４は、ＤＳＰ５２３から出力された信号をアナログ信号に変換し、図示しない光送受信器を介して、２００Ｇの信号を電気−光変換して、変換された光信号をライン側に出力する。
【００３４】
次に、比較例１の伝送装置５０が、（２００Ｇ×２）のライン信号を受信して、受信したライン信号を（４００ＧＥ×１）のクライアント信号として転送する場合について説明する。
信号処理チップ５３（信号処理チップＲｘ１）および信号処理チップ５４（信号処理チップＲｘ２）で受信した（２００Ｇ×２）の信号は、図示しないライン信号送受信部およびＡＤＣ５３４，５４４を介して信号処理チップ５３（信号処理チップＲｘ１）のＤＳＰ５３３、および信号処理チップ５４（信号処理チップＲｘ２）のＤＳＰ５４３に入力される。
信号処理チップ５３（信号処理チップＲｘ１）のＤＳＰ５３３は、（２００Ｇ）のライン信号に対して伝送劣化の等化処理等のためにデジタル信号処理を行い、２００Ｇトランスポートフレームの信号を復元する。第２のライン側誤り訂正符号復号化部５３２は、復元された２００Ｇトランスポートフレームに誤り訂正処理（第２のライン側誤り訂正処理）を行い、２つに分割して第１の誤り訂正符号復号化部５３１−１，５３１−２に出力する。第１の誤り訂正符号復号化部５３１−１，５３１−２は、第２のライン側誤り訂正処理が行われた１００Ｇトランスポートフレームに対してそれぞれ誤り訂正処理（第１の誤り訂正処理）を行い、フレーミング処理部５３５に転送する。
【００３５】
同様に、信号処理チップ５４（信号処理チップＲｘ２）のＤＳＰ５４３は、（２００Ｇ）のライン信号に対して伝送劣化の等化処理等のためにデジタル信号処理を行い、２００Ｇトランスポートフレームの信号を復元する。第２のライン側誤り訂正符号復号化部５４２は、復元された２００Ｇトランスポートフレームに誤り訂正処理（第２のライン側誤り訂正処理）を行い、２つに分割して第１の誤り訂正符号復号化部５４１−１，５４１−２に出力する。第１の誤り訂正符号復号化部５４１−１，５４１−２は、第２のライン側誤り訂正処理が行われた１００Ｇトランスポートフレームに対してそれぞれ誤り訂正処理（第１の誤り訂正処理）を行い、チップ間配線５６を介してフレーミング処理部５３５に転送する。
【００３６】
フレーミング処理部５３５は、第２および第１の誤り訂正処理が行われた（１００Ｇ×４）の信号から、（４００ＧＥ×１）のクライアント信号を復元する。復元した（４００ＧＥ×１）は、クライアント信号送受信部５３６へ転送される。クライアント信号送受信部５３６は、４００ＧＥ信号を伝送装置５０外へ出力する。
【００３７】
以上説明したように、比較例１の伝送装置５０は、４００Ｇ信号を２チップ（信号処理チップＴｘ１とＴｘ２、信号処理チップＲｘ１とＲｘ２）に分割する際、フレーミング処理部５０２の信号を分岐、またはフレーミング処理部５３５の信号を合流している。しかしながら、この構成では、チップ間渡しの際の誤り訂正ができないデメリットがある。
【００３８】
<比較例２>
図１９は、比較例２の伝送装置の構成を示す機能ブロック図である。図１９の説明に当たり、図１８と同一構成部分には同一符号を付して重複箇所の説明を省略する。
図１９に示すように、比較例２の伝送装置６０は、信号処理チップ６１（信号処理チップＴｘ１）と、信号処理チップ６２（信号処理チップＴｘ２）と、信号処理チップ６３（信号処理チップＲｘ１）と、信号処理チップ６４（信号処理チップＲｘ２）と、を備える。信号処理チップ６１（信号処理チップＴｘ１）と信号処理チップ６２（信号処理チップＴｘ２）との間に、チップ間配線５５が設けられ、信号処理チップ６３（信号処理チップＲｘ１）と信号処理チップ６４（信号処理チップＲｘ２）との間に、チップ間配線５６が設けられる。
【００３９】
信号処理チップ６１（信号処理チップＴｘ１）は、クライアント信号送受信部５０１と、フレーミング処理部５０２と、第１の誤り訂正符号符号化部５１１−１，５１１−２，６１１−１，６１１−２と、第２のライン側誤り訂正符号符号化部５１２と、ＤＳＰ５１３と、ＤＡＣ５１４と、を備える。
信号処理チップ６２（信号処理チップＴｘ２）は、第１の誤り訂正符号復号化部６２１−１，６２１−２と、第１の誤り訂正符号符号化部５２１−１，５２１−２と、第２のライン側誤り訂正符号符号化部５２２と、ＤＳＰ５２３と、ＤＡＣ５２４と、を備える。
信号処理チップ６３（信号処理チップＲｘ１）は、ＡＤＣ５３４と、ＤＳＰ５３３と、第２のライン側誤り訂正符号復号化部５３２と、第１の誤り訂正符号復号化部５３１−１，５３１−２，６３１−１，６３１−２と、フレーミング処理部５３５と、クライアント信号送受信部５３６と、を備える。
信号処理チップ６４（信号処理チップＲｘ２）は、ＡＤＣ５４４と、ＤＳＰ５４３と、第２のライン側誤り訂正符号復号化部５４２と、第１の誤り訂正符号復号化部５４１−１，５４１−２と、第１の誤り訂正符号符号化部６４１−１，６４１−２と、を備える。
【００４０】
信号処理チップ６２（信号処理チップＴｘ２）の第１の誤り訂正符号復号化部６２１−１，６２１−２と信号処理チップ６３（信号処理チップＲｘ１）の第１の誤り訂正符号復号化部６３１−１，６３１−２は、ＯＴＮ（Optical Transport Network）規格に準拠した誤り訂正符号をチップ間渡しの誤り訂正の復号化に使用したものである。同様に、信号処理チップ６３（信号処理チップＲｘ１）の第１の誤り訂正符号符号化部６１１−１，６１１−２と信号処理チップ６４（信号処理チップＲｘ２）の第１の誤り訂正符号符号化部６４１−１，６４１−２は、ＯＴＮの誤り訂正符号をチップ間渡しの誤り訂正の符号化に使用したものである。
【００４１】
このように、比較例２の伝送装置６０は、４００Ｇ信号を２チップ（信号処理チップＴｘ１とＴｘ２、信号処理チップＲｘ１とＲｘ２）に分割する際、ＯＴＮの誤り訂正符号をチップ間渡しの誤り訂正に使用することで、チップ間渡しの際の誤り訂正を行うことができる。
しかしながら、比較例２の伝送装置６０は、信号処理チップ６２（信号処理チップＴｘ２）と信号処理チップ６４（信号処理チップＲｘ２）における誤り訂正処理により遅延が発生する。このため、フレーミング処理部５３５において、遅延補償量が増加してしまうという課題がある。
【００４２】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る伝送装置を示す構成図である。図１８と同一構成部分には同一符号を付している。
図１に示すように、伝送装置１００は、信号処理チップ１０１（信号処理チップＴｘ１）（「信号の転送元の信号処理部」）と、信号処理チップ１０２（信号処理チップＴｘ２）と、信号処理チップ１０３（信号処理チップＲｘ１）（「信号の転送先の信号処理部」）と、信号処理チップ１０４（信号処理チップＲｘ２）と、を備える。信号処理チップ１０１（信号処理チップＴｘ１）と信号処理チップ１０２（信号処理チップＴｘ２）との間に、チップ間配線５５（チップ間配線手段，送信側チップ間配線手段）が設けられ、信号処理チップ１０３（信号処理チップＲｘ１）と信号処理チップ１０４（信号処理チップＲｘ２）との間に、チップ間配線５６（チップ間配線手段，受信側チップ間配線手段）が設けられる。
【００４３】
<信号処理チップ１０１（信号処理チップＴｘ１）>
信号処理チップ１０１（信号処理チップＴｘ１）は、クライアント信号送受信部５０１と、フレーミング処理部５０２と、第１の誤り訂正符号符号化部５１１−１，５１１−２，１０２１−１，１０２１−２と、第２のライン側誤り訂正符号符号化部５１２と、ＤＳＰ５１３と、ＤＡＣ５１４と、を備える。
第１の誤り訂正符号符号化部１０２１−１，１０２１−２は、「誤り訂正符号化回路」（訂正回路手段）であり、例えばＦＥＣ機能部である。
【００４４】
第１の誤り訂正符号符号化部１０２１−１，１０２１−２と第１の誤り訂正符号復号化部１０４１−１，１０４１−２（後記）は、上記チップ間の誤り訂正を行うが、それだけではなく、伝送区間で発生するエラーの訂正も行う。すなわち、第１の誤り訂正符号符号化部１０２１−１，１０２１−２と第１の誤り訂正符号復号化部１０４１−１，１０４１−２は、チップ間の転送で発生するエラーの訂正と、伝送区間で発生するエラーの訂正の両方を訂正する（共用する）。具体的には、第１の誤り訂正符号符号化部１０２１−１，１０２１−２と第１の誤り訂正符号復号化部１０４１−１，１０４１−２の誤り訂正回路では、チップ間の転送の誤り訂正と、
信号処理チップ１０４（信号処理チップＲｘ２）の第２のライン側誤り訂正符号復号化部５４２（後記）で訂正しきれなかった伝送区間のエラー訂正も行う。
なお、本実施形態の誤り訂正回路削減の考え方については、動作説明において後記する。
【００４５】
<信号処理チップ１０２（信号処理チップＴｘ２）>
信号処理チップ１０２（信号処理チップＴｘ２）は、第２のライン側誤り訂正符号符号化部５２２と、ＤＳＰ５２３と、ＤＡＣ５２４と、を備える。
【００４６】
<信号処理チップ１０３（信号処理チップＲｘ１）>
信号処理チップ１０３（信号処理チップＲｘ１）は、ＡＤＣ５３４と、ＤＳＰ５３３と、第２のライン側誤り訂正符号復号化部５３２と、第１の誤り訂正符号復号化部５３１−１，５３１−２，１０４１−１，１０４１−２と、フレーミング処理部５３５と、クライアント信号送受信部５３６と、を備える。
第１の誤り訂正符号復号化部１０４１−１，１０４１−２は、「誤り訂正復号化回路」（訂正回路手段）であり、例えばＦＥＣ機能部である。
【００４７】
第１の誤り訂正符号復号化部１０４１−１，１０４１−２と第１の誤り訂正符号符号化部１０２１−１，１０２１−２は、チップ間の誤り訂正を行うとともに、伝送区間で発生するエラーの両方を訂正する（共用する）。具体的には、第１の誤り訂正符号復号化部１０４１−１，１０４１−２の誤り訂正回路では、チップ間の転送の誤り訂正と、信号処理チップ１０４（信号処理チップＲｘ２）の第２のライン側誤り訂正符号復号化部５４２（後記）で訂正しきれなかった伝送区間のエラー訂正も行う。
ちなみに、第１の誤り訂正符号符号化部１０２１−１，１０２１−２は、誤り訂正符号を付加するだけであり、第１の誤り訂正符号復号化部１０４１−１，１０４１−２でエラー訂正を行う。第１の誤り訂正符号符号化部１０２１−１，１０２１−２と第１の誤り訂正符号復号化部１０４１−１，１０４１−２は、誤り訂正回路として一対で具備されるが、上記のように役割が異なる。
【００４８】
<信号処理チップ１０４（信号処理チップＲｘ２）>
信号処理チップ１０４（信号処理チップＲｘ２）は、ＡＤＣ５４４と、ＤＳＰ５４３と、第２のライン側誤り訂正符号復号化部５４２と、を備える。
ここで、第２のライン側誤り訂正符号復号化部５４２で訂正しきれなかった伝送区間のエラー訂正は、第１の誤り訂正符号復号化部１０４１−１，１０４１−２の誤り訂正回路において、エラー訂正される。
【００４９】
信号処理チップ１０１（信号処理チップＴｘ１）の第１の誤り訂正符号符号化部１０２１−１，１０２１−２は、チップ間配線５５を介して信号処理チップ１０２（信号処理チップＴｘ２）の第２のライン側誤り訂正符号符号化部５２２に接続されている。
信号処理チップ１０３（信号処理チップＲｘ１）の第１の誤り訂正符号復号化部１０４１−１，１０４１−２は、チップ間配線５６を介して信号処理チップ１０４（信号処理チップＲｘ２）の第２のライン側誤り訂正符号復号化部５４２に接続されている。
【００５０】
本実施形態の伝送装置１００は、比較例１の伝送装置５０（図１８参照）と下記の点で構成が異なる。
まず、伝送装置１００の送信側のチップ構成（信号処理チップ１０１および信号処理チップ１０２）の特徴について述べる。
（１）本実施形態の伝送装置１００は、信号処理チップ１０２（信号処理チップＴｘ２）が、伝送用に信号に付加するための第１の誤り訂正符号符号化部５２１−１，５２１−２（図１８参照）を有さない。すなわち、本実施形態の伝送装置１００は、信号処理チップ１０２（信号処理チップＴｘ２）から、比較例１の伝送装置５０（図１８参照）の信号処理チップ５２（信号処理チップＴｘ２）に設けられていた伝送用に信号に付加するための第１の誤り訂正符号符号化部５２１−１，５２１−２が削除されている。
（２）本実施形態の伝送装置１００は、信号処理チップ１０１（信号処理チップＴｘ１）が、チップ間の転送の誤り訂正を行うとともに、伝送区間で発生するエラーの両方を訂正する（共用する）第１の誤り訂正符号符号化部１０２１−１，１０２１−２を備える。
【００５１】
上記（１）（２）から、本実施形態の伝送装置１００は、比較例１の伝送装置５０（図１８参照）の信号処理チップ５２（信号処理チップＴｘ２）に設けられていた第１の誤り訂正符号符号化部５２１−１，５２１−２が、信号処理チップ１０１（信号処理チップＴｘ１）側に、第１の誤り訂正符号符号化部１０２１−１，１０２１−２として、移設された構成となっている。したがって、回路規模は同じである。しかし、第１の誤り訂正符号符号化部１０２１−１，１０２１−２の配置場所が異なることで、第１の誤り訂正処理を行うべき対象が異なる。すなわち、比較例１の第１の誤り訂正符号符号化部５２１−１，５２１−２（図１８参照）では、伝送用に信号に付加するための第１の誤り訂正処理であったのに対し、本実施形態の第１の誤り訂正符号符号化部１０２１−１，１０２１−２は、信号送出側（分配元）の信号処理チップ１０１（信号処理チップＴｘ１）に設置されることで、チップ間の転送の誤り訂正を行うとともに、伝送区間で発生するエラーの両方を訂正する（共用する）第１の誤り訂正処理となっている。
【００５２】
次に、伝送装置１００の受信側のチップ構成（信号処理チップ１０３および信号処理チップ１０４）について述べる。送信側のチップ構成と同様な差異がある。
（３）本実施形態の伝送装置１００は、信号処理チップ１０４（信号処理チップＲｘ２）が、伝送用に信号に付加された誤り訂正符号を復号化するための第１の誤り訂正符号復号化部５４１−１，５４１−２（図１８参照）を有さない。すなわち、本実施形態の伝送装置１００は、信号処理チップ１０４（信号処理チップＲｘ２）から、比較例１の伝送装置５０（図１８参照）の信号処理チップ５４（信号処理チップＲｘ２）に設けられていた第１の誤り訂正符号復号化部５４１−１，５４１−２が削除されている。
（４）本実施形態の伝送装置１００は、信号処理チップ１０３（信号処理チップＲｘ１）が、チップ間の転送の誤り訂正を行うとともに、伝送区間で発生するエラーの両方を訂正する（共用する）第１の誤り訂正符号復号化部１０４１−１，１０４１−２を備える。
【００５３】
上記（３）（４）から、本実施形態の伝送装置１００は、比較例１の伝送装置５０（図１８参照）の信号処理チップ５４（信号処理チップＲｘ２）に設けられていた第１の誤り訂正符号復号化部５４１−１，５４１−２が、信号処理チップ１０３（信号処理チップＲｘ１）側に、第１の誤り訂正符号復号化部１０４１−１，１０４１−２として、移設された構成となっている。第１の誤り訂正符号復号化部１０４１−１，１０４１−２が、信号処理チップ１０３（信号処理チップＲｘ１）に移設されることで、信号処理チップ１０４（信号処理チップＲｘ２）と信号処理チップ１０３（信号処理チップＲｘ１）についても第１の誤り訂正処理を行うことができる。
【００５４】
以下、上述のように構成された伝送装置１００の動作について説明する。
<誤り訂正回路削減の考え方>
まず、誤り訂正回路削減の考え方について説明する。
信号処理チップＴｘ１とＴｘ２との間、Ｒｘ２とＲｘ１との間（チップ間）で発生するビットエラーをエラー(1)とする。例えば、非特許文献２に示すように、ＢＥＲ（Bit error rate：符号誤り率）をＢＥＲ＝１×１０−６とする。
また、信号処理チップＴｘ２とＲｘ２との間（伝送区間）で発生するビットエラーをエラー(2)とする。
【００５５】
図１の符号ｄに示すように、信号処理チップＴｘ１とＴｘ２との間（チップ間）で、上記エラー(1)が発生する。図１の符号ｅに示すように、信号処理チップＴｘ２の第２のライン側誤り訂正符号符号化部５２２に入力される信号にエラー(1)が重畳される。
【００５６】
また、図１の符号ｆに示すように、信号処理チップＴｘ２とＲｘ２との間（伝送区間）上記エラー(2)が発生する。このため、図１の符号ｇに示すように、信号処理チップＲｘ２のＡＤＣ５４４を介してＤＳＰ５４３に入力される信号には上記エラー(1) とエラー(2)が重畳されている。図１の符号ｈに示すように、信号処理チップＲｘ２の第２のライン側誤り訂正符号復号化部５４２は、上記エラー(2)を訂正する。ただし、第２のライン側誤り訂正符号復号化部５４２では、上記エラー(1)を訂正しないので、このエラー(1)と上記エラー(2)の残りが信号処理チップＲｘ１に伝送される（図１の符号ｉ参照）。なお、ライン側誤り訂正符号復号化部５４２で訂正しきれなかった「エラー(2)の残り」は、比較例２においても存在しており、第1の誤り訂正符号復号化部５４１−２（図１８参照）で訂正していた。
【００５７】
さらに、図１の符号ｊに示すように、Ｒｘ２とＲｘ１との間（チップ間）で、上記エラー(1)が発生する。図１の符号ｋに示すように、信号処理チップＲｘ１の第１の誤り訂正符号復号化部１０４１−１，１０４１−２に入力される信号にエラー(1)×２とエラー(2)の残りが重畳される。
図１の符号ｌに示すように、第１の誤り訂正符号復号化部１０４１−１，１０４１−２は、エラー(1)×２とエラー(2)の残りを訂正する。
【００５８】
ここで、信号処理チップＲｘ１において、エラー(1)×２とエラー(2)の残りが、第１の誤り訂正符号復号化部１０４１−１，１０４１−２（例えばＧ．７０９ ＧＦＥＣ）のＦＥＣ訂正能力の限界（例：ＢＥＲ＝８×１０−５、非特許文献３参照）を超えない場合に、チップ間の誤り訂正回路を伝送用の誤り訂正回路と共用にすることができる。また、第１の誤り訂正符号復号化部１０４１−１，１０４１−２として、ＧＦＥＣ以外の高性能ＦＥＣ（ＦＥＣ訂正能力が高いＦＥＣ）を利用するとマージンは大きくなる。
【００５９】
次に、クライアント信号受信／ライン信号転送およびライン信号受信／クライアント信号転送の動作について説明する。
<クライアント信号受信／ライン信号転送>
まず、本実施形態の伝送装置１００が、（４００ＧＥ×１）のクライアント信号を受信して、受信したクライアント信号を（２００Ｇ×２）のライン信号として転送する場合について説明する。
信号処理チップ１０１（信号処理チップＴｘ１）側では、下記となる。
【００６０】
図２は、信号処理チップ１０１（信号処理チップＴｘ１）側の動作を示すフローチャートである。
図２に示すように、ステップＳ１００１でクライアント信号送受信部５０１は、４００ＧＥクライアント信号を受信し、受信した４００ＧＥクライアント信号をフレーミング処理部５０２に転送する。
ステップＳ１００２でフレーミング処理部５０２は、クライアント信号をトランスポートフレームの信号に変換し、変換した１００Ｇトランスポートフレームを第１の誤り訂正符号符号化部５１１−１，５１１−２，１０２１−１，１０２１−２に出力する。
【００６１】
第１の誤り訂正符号符号化部５１１−１，５１１−２，１０２１−１，１０２１−２のうち、第１の誤り訂正符号符号化部５１１−１，５１１−２と第１の誤り訂正符号符号化部１０２１−１，１０２１−２とでは、第１の誤り訂正処理を行うべき対象が異なる。
ステップＳ１００３で第１の誤り訂正符号符号化部５１１−１，５１１−２は、１００Ｇトランスポートフレームに誤り訂正符号（第１の誤り訂正符号）を付加し、誤り訂正符号が付加された１００Ｇトランスポートフレームを第２のライン側誤り訂正符号符号化部５１２に出力する。
ステップＳ１００４で第２のライン側誤り訂正符号符号化部５１２は、第１の誤り訂正符号が付加された１００Ｇトランスポートフレームにさらに誤り訂正符号（第２のライン側誤り訂正符号）を付加し、第１および第２のライン側誤り訂正符号が付加された１００ＧトランスポートフレームをＤＳＰ５１３に送る。
ステップＳ１００５でＤＳＰ５１３は、第１および第２のライン側誤り訂正符号が付加された１００Ｇトランスポートフレームに対して伝送劣化の等化処理等のためにデジタル信号処理を行う。
ステップＳ１００６でＤＡＣ５１４は、ＤＳＰ５１３から出力された信号をアナログ信号に変換し、図示しない光送受信器を介して、２００Ｇの信号を電気−光変換して、変換された光信号をライン側に出力する。
【００６２】
一方、第１の誤り訂正符号符号化部１０２１−１，１０２１−２は、信号送出側（転送元：分配元）の信号処理チップ１０１（信号処理チップＴｘ１）に設置されるので、チップ間の転送の誤り訂正を行うとともに、伝送区間で発生するエラーの両方を訂正する（共用する）第１の誤り訂正処理となる。
ステップＳ１００７で第１の誤り訂正符号符号化部１０２１−１，１０２１−２は、１００Ｇトランスポートフレームに誤り訂正符号（第１の誤り訂正符号）を付加し、誤り訂正符号が付加された１００Ｇトランスポートフレームを、チップ間配線５５を介して信号処理チップ１０２（信号処理チップＴｘ２）の第２のライン側誤り訂正符号符号化部５２２に出力する。
信号処理チップ１０２（信号処理チップＴｘ２）側では、下記となる。
【００６３】
図３は、信号処理チップ１０２（信号処理チップＴｘ２）側の動作を示すフローチャートである。
図３に示すように、ステップＳ１０２１で信号処理チップ１０２（信号処理チップＴｘ２）の第２のライン側誤り訂正符号符号化部５２２は、第１の誤り訂正符号が付加され、かつ、チップ間配線５５を介して送られた１００Ｇトランスポートフレームにさらに誤り訂正符号（第２のライン側誤り訂正符号）を付加し、第１および第２のライン側誤り訂正符号が付加された１００ＧトランスポートフレームをＤＳＰ５２３に送る。
ステップＳ１０２２でＤＳＰ５２３は、第１および第２のライン側誤り訂正符号が付加された１００Ｇトランスポートフレームに対して伝送劣化の等化処理等のためにデジタル信号処理を行う。
ステップＳ１０２３でＤＡＣ５２４は、ＤＳＰ５２３から出力された信号をアナログ信号に変換し、図示しない光送受信器を介して、２００Ｇの信号を電気−光変換して、変換された光信号をライン側に出力する。
【００６４】
<ライン信号受信／クライアント信号転送>
次に、本実施形態の伝送装置１００が、（２００Ｇ×２）のライン信号を受信して、受信したライン信号を（４００ＧＥ×１）のクライアント信号として転送する場合について説明する。
信号処理チップ１０３（信号処理チップＲｘ１）側では、下記となる。
【００６５】
図４は、信号処理チップ１０３（信号処理チップＲｘ１）側の動作を示すフローチャートである。
図４に示すように、信号処理チップ１０３（信号処理チップＲｘ１）で受信した（２００Ｇ）の信号は、図示しないライン信号送受信部を介してＡＤＣ５３４を介してＤＳＰ５３３に入力される。
ステップＳ１０３１でＤＳＰ５３３は、（２００Ｇ）のライン信号に対して伝送劣化の等化処理等のためにデジタル信号処理を行い、２００Ｇトランスポートフレームの信号を復元して第２のライン側誤り訂正符号復号化部５３２に出力する。
ステップＳ１０３２で第２のライン側誤り訂正符号復号化部５３２は、復元された１００Ｇトランスポートフレームに誤り訂正処理（第２のライン側誤り訂正処理）を行い、第１の誤り訂正符号復号化部５３１−１，５３１−２に出力する。
ステップＳ１０３３で第１の誤り訂正符号復号化部５３１−１，５３１−２は、第２のライン側誤り訂正処理が行われた１００Ｇトランスポートフレームに対してそれぞれ誤り訂正処理（第１の誤り訂正処理）を行い、フレーミング処理部５３５に転送する。
【００６６】
ここで、ステップＳ１０３４で第１の誤り訂正符号復号化部１０４１−１，１０４１−２は、信号処理チップ１０４（信号処理チップＲｘ２）の第２のライン側誤り訂正符号復号化部５４２において第２のライン側誤り訂正符号が付加され、かつ、チップ間配線５６を介して転送された１００Ｇトランスポートフレームに誤り訂正処理（第１の誤り訂正処理）を行う。
ステップＳ１０３５でフレーミング処理部５３５は、第２および第１の誤り訂正処理が行われた（１００Ｇ×４）の信号から、（４００ＧＥ×１）のクライアント信号を復元する。復元した（４００ＧＥ×１）は、クライアント信号送受信部５３６へ転送される。
ステップＳ１０３６でクライアント信号送受信部５３６は、４００ＧＥ信号を伝送装置１００外へ出力する。
信号処理チップ１０４（信号処理チップＲｘ２）側では、下記となる。
【００６７】
図５は、信号処理チップ１０４（信号処理チップＲｘ２）側の動作を示すフローチャートである。
図５に示すように、信号処理チップ１０４（信号処理チップＲｘ２）で受信した（２００Ｇ）の信号は、図示しないライン信号送受信部およびＡＤＣ５４４を介してＤＳＰ５４３に入力される。
ステップＳ１０４１でＤＳＰ５４３は、（２００Ｇ）のライン信号に対して伝送劣化の等化処理等のためにデジタル信号処理を行い、２００Ｇトランスポートフレームの信号を復元する。
ステップＳ１０４２で第２のライン側誤り訂正符号復号化部５４２は、復元された２００Ｇトランスポートフレームに誤り訂正処理（第２のライン側誤り訂正処理）を行い、２つに分割して、チップ間配線５６を介して信号処理チップ１０３（信号処理チップＲｘ１）の第１の誤り訂正符号復号化部１０４１−１，１０４１−２に出力する。
【００６８】
以上説明したように、本実施形態の伝送装置１００は、信号処理チップ１０１（信号処理チップＴｘ１）が第１の誤り訂正符号符号化部１０２１−１，１０２１−２を備え、第１の誤り訂正符号符号化部１０２１−１，１０２１−２は、チップ間配線５５を介して信号処理チップ１０２（信号処理チップＴｘ２）の第２のライン側誤り訂正符号符号化部５２２に接続される。第１の誤り訂正符号符号化部１０２１−１，１０２１−２は、伝送用に信号に付加する誤り訂正回路を、チップ間の誤り訂正回路（例えば、ＦＥＣ機能部で構成）と共用にし、伝送区間で発生するエラーと、チップ間の転送で発生するエラーの両方を訂正する。
【００６９】
同様に、信号処理チップ１０３（信号処理チップＲｘ１）が第１の誤り訂正符号復号化部１０４１−１，１０４１−２を備え、第１の誤り訂正符号復号化部１０４１−１，１０４１−２は、チップ間配線５６を介して信号処理チップ１０４（信号処理チップＲｘ２）の第２のライン側誤り訂正符号復号化部５４２に接続される。第１の誤り訂正符号復号化部１０４１−１，１０４１−２は、伝送用に信号に付加された誤り訂正符号を復号化する誤り訂正復号化回路を、チップ間の誤り訂正復号化回路と共用にし、伝送区間で発生するエラーと、チップ間の転送で発生するエラーの両方を訂正する。
【００７０】
このように、本実施形態では、第１の誤り訂正符号符号化部１０２１−１，１０２１−２を伝送区間で発生するエラーと、チップ間の転送で発生するエラーの訂正回路として、共用化している。これにより、チップ間の処理遅延差を減少し、誤り訂正回路数を削減できる。
【００７１】
以下、本実施形態の伝送装置１００と、比較例２の伝送装置６０（図１９参照）とを比較して本実施形態の効果を説明する。
まず、伝送装置１００の送信側のチップ構成（信号処理チップ１０１および信号処理チップ１０２）について述べる。
（１）本実施形態の伝送装置１００は、信号処理チップ１０２（信号処理チップＴｘ２）において、比較例２の伝送装置６０（図１９参照）の信号処理チップ６２（信号処理チップＴｘ２）の第１の誤り訂正符号復号化部６２１−１，６２１−２と、第１の誤り訂正符号符号化部５２１−１，５２１−２と、が削除されている。また、信号処理チップ１０１（信号処理チップＴｘ１）の第１の誤り訂正符号符号化部１０２１−１，１０２１−２と、比較例２の伝送装置６０（図１９参照）の信号処理チップ６１（信号処理チップＴｘ１）の第１の誤り訂正符号符号化部６１１−１，６１１−２とは、回路規模の点で同じである。
【００７２】
次に、伝送装置１００の受信側のチップ構成（信号処理チップ１０３および信号処理チップ１０４）について述べる。送信側のチップ構成と同様な差異がある。
（２）本実施形態の伝送装置１００は、信号処理チップ１０４（信号処理チップＲｘ２）において、比較例２の伝送装置６０（図１９参照）の信号処理チップ６４（信号処理チップＲｘ２）の第１の誤り訂正符号復号化部５４１−１，５４１−２と、第１の誤り訂正符号符号化部６４１−１，６４１−２と、が削除されている。また、信号処理チップ１０３（信号処理チップＲｘ１）の第１の誤り訂正符号復号化部１０４１−１，１０４１−２と、比較例２の伝送装置６０（図１９参照）の信号処理チップ６３（信号処理チップＲｘ１）の第１の誤り訂正符号復号化部６３１−１，６３１−２とは、回路規模の点で同じである。
【００７３】
このように、本実施形態では、チップ間渡しの誤り訂正回路と、伝送区間の誤り訂正回路とを共用化している。チップ間で発生する誤りのみを訂正する訂正回路が存在しないので、信号処理チップＴｘ２−Ｒｘ２間の処理遅延の補償量を削減することができる。また、比較例２と比較して誤り訂正処理回路削減により回路規模削減することができる。
【００７４】
すなわち、本実施形態では、送信側の各信号処理部のうち、信号の転送先の信号処理部は、チップ間の誤り訂正回路を設置しないので、信号の転送先の信号処理部における処理遅延を減少させることができる。同様に、受信側の各信号処理部のうち、信号の転送元の信号処理部は、チップ間の誤り訂正復号化回路を設置しないので、信号の転送先の信号処理部における処理遅延を減少させることができる。
【００７５】
（第２の実施形態）
図６は、本発明の第２の実施形態に係る伝送装置を示す構成図である。図１と同一構成部分には同一符号を付し、その説明を省略する。
本実施形態の伝送装置２００は、（４００ＧＥ×３）のクライアント信号を受信する構成例である。図６の破線で囲んだ部分が、図１に示す伝送装置１００に対応している。
図６に示すように、伝送装置２００は、信号処理チップ２０１（信号処理チップＴｘ１）（「信号の転送元の信号処理部」）と、信号処理チップ２０２（信号処理チップＴｘ２）と、信号処理チップ２０３（信号処理チップＲｘ１）（「信号の転送先の信号処理部」）と、信号処理チップ２０４（信号処理チップＲｘ２）と、を備える。信号処理チップ２０１（信号処理チップＴｘ１）と信号処理チップ２０２（信号処理チップＴｘ２）との間に、チップ間配線５５が設けられ、信号処理チップ２０３（信号処理チップＲｘ１）と信号処理チップ２０４（信号処理チップＲｘ２）との間に、チップ間配線５６が設けられる。
【００７６】
<信号処理チップ２０１（信号処理チップＴｘ１）>
信号処理チップ２０１（信号処理チップＴｘ１）は、クライアント信号送受信部５０１，２００１と、フレーミング処理部５０２，２００２と、第１の誤り訂正符号符号化部５１１−１，５１１−２，１０２１−１，１０２１−２，２０１１−１〜２０１１−４と、第２のライン側誤り訂正符号符号化部５１２，２０１２−１，２０１２−２と、ＤＳＰ５１３と、ＤＡＣ５１４と、を備える。第１の誤り訂正符号符号化部２０１１−１〜２０１１−４は、フレーミング処理部２００２から出力された（１００Ｇ×４）のトランスポートフレームのそれぞれの１００Ｇの信号に誤り訂正符号（第１の誤り訂正符号）を付加するために４つ設ける（以下同様）。
フレーミング処理部５０２，２００２は、クライアント側の入力信号数と、ライン側の送信信号数または転送速度（ビットレート）が異なる場合、入力信号の一部を分割し、ライン側の送信信号数と整合させて伝送する整合手段を構成する。
【００７７】
<信号処理チップ２０２（信号処理チップＴｘ２）>
信号処理チップ２０２（信号処理チップＴｘ２）は、クライアント信号送受信部２１０１と、フレーミング処理部２１０２と、第１の誤り訂正符号符号化部２０２１−１〜２０２１−４と、第２のライン側誤り訂正符号符号化部５２２，２０２２−１，２０２２−２と、ＤＳＰ５２３と、ＤＡＣ５２４と、を備える。
【００７８】
<信号処理チップ２０３（信号処理チップＲｘ１）>
信号処理チップ２０３（信号処理チップＲｘ１）は、ＡＤＣ５３４と、ＤＳＰ５３３と、第２のライン側誤り訂正符号復号化部５３２，２０３２−１，２０３２−２と、第１の誤り訂正符号復号化部５３１−１，５３１−２，１０４１−１，１０４１−２，２０３１−１〜２０３１−４と、フレーミング処理部５３５，２０３５と、クライアント信号送受信部５３６，２０３６と、を備える。
【００７９】
<信号処理チップ２０４（信号処理チップＲｘ２）>
信号処理チップ２０４（信号処理チップＲｘ２）は、ＡＤＣ５４４と、ＤＳＰ５４３と、第２のライン側誤り訂正符号復号化部５４２，２０４２−１，２０４２−２と、第１の誤り訂正符号復号化部２０４１−１〜２０４１−４と、フレーミング処理部２０４５と、クライアント信号送受信部２０４６と、を備える。
【００８０】
信号処理チップ２０１（信号処理チップＴｘ１）の第１の誤り訂正符号符号化部１０２１−１，１０２１−２は、チップ間配線５５を介して信号処理チップ２０２（信号処理チップＴｘ２）の第２のライン側誤り訂正符号符号化部５２２に接続されている。
信号処理チップ２０３（信号処理チップＲｘ１）の第１の誤り訂正符号復号化部１０４１−１，１０４１−２は、チップ間配線５６を介して信号処理チップ２０４（信号処理チップＲｘ２）の第２のライン側誤り訂正符号復号化部５４２に接続されている。
【００８１】
以下、上述のように構成された伝送装置２００の動作について説明する。
<クライアント信号受信／ライン信号転送>
まず、本実施形態の伝送装置２００が、（４００ＧＥ×３）のクライアント信号を受信して、受信したクライアント信号を（６００Ｇ×２）のライン信号として転送する場合について説明する。
信号処理チップ２０１（信号処理チップＴｘ１）側では、下記となる。
【００８２】
図７は、信号処理チップ２０１（信号処理チップＴｘ１）側の動作を示すフローチャートである。
図７に示すように、ステップＳ２００１で信号処理チップ２０１（信号処理チップＴｘ１）のクライアント信号送受信部２００１，５０１は、４００ＧＥクライアント信号をそれぞれ受信し、受信した４００ＧＥクライアント信号を信号処理チップ２０１（信号処理チップＴｘ１）のフレーミング処理部２００２，５０２に転送する。
ステップＳ２００２でフレーミング処理部２００２，５０２は、クライアント信号をトランスポートフレームの信号に変換し、変換した１００Ｇトランスポートフレームを第１の誤り訂正符号符号化部２０１１−１〜２０１１−４，５１１−１，５１１−２，１０２１−１，１０２１−２に出力する。
【００８３】
第１の誤り訂正符号符号化部２０１１−１〜２０１１−４，５１１−１，５１１−２，１０２１−１，１０２１−２のうち、第１の誤り訂正符号符号化部２０１１−１〜２０１１−４，５１１−１，５１１−２と第１の誤り訂正符号符号化部１０２１−１，１０２１−２とでは、第１の誤り訂正処理を行うべき対象が異なる。
ステップＳ２００３で第１の誤り訂正符号符号化部２０１１−１〜２０１１−４，５１１−１，５１１−２は、１００Ｇトランスポートフレームに誤り訂正符号（第１の誤り訂正符号）を付加し、誤り訂正符号が付加された１００Ｇトランスポートフレームを第２のライン側誤り訂正符号符号化部２０１２−１，２０１２−２，５１２に出力する。
ステップＳ２００４で第２のライン側誤り訂正符号符号化部２０１２−１，２０１２−２，５１２は、第１の誤り訂正符号が付加された１００Ｇトランスポートフレームにさらに誤り訂正符号（第２のライン側誤り訂正符号）を付加し、第１および第２のライン側誤り訂正符号が付加された１００ＧトランスポートフレームをＤＳＰ５１３に送る。
ステップＳ２００５でＤＳＰ５１３は、第１および第２のライン側誤り訂正符号が付加された１００Ｇトランスポートフレームに対して伝送劣化の等化処理等のためにデジタル信号処理を行う。
ステップＳ２００６でＤＡＣ５１４は、ＤＳＰ５１３から出力された信号をアナログ信号に変換し、図示しない光送受信器を介して、６００Ｇの信号を電気−光変換して、変換された光信号をライン側に出力する。
【００８４】
ここで、第１の誤り訂正符号符号化部１０２１−１，１０２１−２は、信号送出側（転送元：分配元）の信号処理チップ２０１（信号処理チップＴｘ１）に設置されるので、チップ間の転送の誤り訂正を行うとともに、伝送区間で発生するエラーの両方を訂正する（共用する）第１の誤り訂正処理となる。
ステップＳ２００７で第１の誤り訂正符号符号化部１０２１−１，１０２１−２は、１００Ｇトランスポートフレームに誤り訂正符号（第１の誤り訂正符号）を付加し、誤り訂正符号が付加された１００Ｇトランスポートフレームを、チップ間配線５５を介して信号処理チップ２０２（信号処理チップＴｘ２）の第２のライン側誤り訂正符号符号化部５２２（後記）に出力する。
信号処理チップ２０２（信号処理チップＴｘ２）側では、下記となる。
【００８５】
図８は、信号処理チップ２０２（信号処理チップＴｘ２）側の動作を示すフローチャートである。
図８に示すように、ステップＳ２０２１で信号処理チップ２０２（信号処理チップＴｘ２）のクライアント信号送受信部２１０１は、４００ＧＥクライアント信号を受信し、受信した４００ＧＥクライアント信号をフレーミング処理部２１０２に転送する。
ステップＳ２０２２でフレーミング処理部２１０２は、クライアント信号をトランスポートフレームの信号に変換し、変換した１００Ｇトランスポートフレームを第１の誤り訂正符号符号化部２０２１−１〜２０２１−４に出力する。
【００８６】
ステップＳ２０２３で第１の誤り訂正符号符号化部２０２１−１〜２０２１−４は、１００Ｇトランスポートフレームに誤り訂正符号（第１の誤り訂正符号）を付加し、誤り訂正符号が付加された１００Ｇトランスポートフレームを第２のライン側誤り訂正符号符号化部２０２２−１，２０２２−２に出力する。
ステップＳ２０２４で第２のライン側誤り訂正符号符号化部２０２２−１，２０２２−２は、第１の誤り訂正符号が付加された１００Ｇトランスポートフレームにさらに誤り訂正符号（第２のライン側誤り訂正符号）を付加し、第１および第２のライン側誤り訂正符号が付加された１００ＧトランスポートフレームをＤＳＰ５２３に送る。
【００８７】
また、ステップＳ２０２５で第２のライン側誤り訂正符号符号化部５２２は、信号処理チップ２０１（信号処理チップＴｘ１）側で第１の誤り訂正符号が付加され、かつ、チップ間配線５５を介して送られた１００Ｇトランスポートフレームにさらに誤り訂正符号（第２のライン側誤り訂正符号）を付加し、第１および第２のライン側誤り訂正符号が付加された１００ＧトランスポートフレームをＤＳＰ５２３に送る。
ステップＳ２０２６でＤＳＰ５２３は、第１および第２のライン側誤り訂正符号が付加された１００Ｇトランスポートフレームに対して伝送劣化の等化処理等のためにデジタル信号処理を行う。
ステップＳ２０２７でＤＡＣ５２４は、ＤＳＰ５２３から出力された信号をアナログ信号に変換し、図示しない光送受信器を介して、６００Ｇの信号を電気−光変換して、変換された光信号をライン側に出力する。
【００８８】
<ライン信号受信／クライアント信号転送>
次に、本実施形態の伝送装置２００が、（６００Ｇ×２）のライン信号を受信して、受信したライン信号を（４００ＧＥ×３）のクライアント信号として転送する場合について説明する。
信号処理チップ２０３（信号処理チップＲｘ１）側では、下記となる。
【００８９】
図９は、信号処理チップ２０３（信号処理チップＲｘ１）側の動作を示すフローチャートである。
図９に示すように、信号処理チップ２０３（信号処理チップＲｘ１）で受信した（６００Ｇ）の信号は、図示しないライン信号送受信部およびＡＤＣ５３４を介して信号処理チップ２０３（信号処理チップＲｘ１）のＤＳＰ５３３に入力される。
ステップＳ２０３１でＤＳＰ５３３は、（６００Ｇ）のライン信号に対して伝送劣化の等化処理等のためにデジタル信号処理を行い、６００Ｇトランスポートフレームの信号を復元して第２のライン側誤り訂正符号復号化部２０３２−１，２０３２−２，５３２に出力する。
ステップＳ２０３２で第２のライン側誤り訂正符号復号化部２０３２−１，２０３２−２，５３２は、復元された２００Ｇトランスポートフレームに誤り訂正処理（第２のライン側誤り訂正処理）を行い、第１の誤り訂正符号復号化部２０３１−１〜２０３１−４，５３１−１，５３１−２に出力する。
ステップＳ２０３３で第１の誤り訂正符号復号化部２０３１−１〜２０３１−４，５３１−１，５３１−２は、第２のライン側誤り訂正処理が行われた１００Ｇトランスポートフレームに対してそれぞれ誤り訂正処理（第１の誤り訂正処理）を行い、フレーミング処理部２０３５，５３５に転送する。
【００９０】
ここで、第１の誤り訂正符号復号化部１０４１−１，１０４１−２は、信号処理チップ２０４（信号処理チップＲｘ２）の第２のライン側誤り訂正符号復号化部５４２において第２のライン側誤り訂正符号が付加され、かつ、チップ間配線５６を介して転送された１００Ｇトランスポートフレームに対して誤り訂正処理（第１の誤り訂正処理）を行う。
ステップＳ２０３４でフレーミング処理部２０３５，５３５は、第２および第１の誤り訂正処理が行われた（１００Ｇ×４）の信号から、（４００ＧＥ×１）のクライアント信号を復元する。復元した（４００ＧＥ×１）は、クライアント信号送受信部２０３６，５３６へ転送される。
ステップＳ２０３５でクライアント信号送受信部２０３６，５３６は、４００ＧＥ信号を伝送装置２００外へ出力する。
信号処理チップ２０４（信号処理チップＲｘ２）側では、下記となる。
【００９１】
図１０は、信号処理チップ２０４（信号処理チップＲｘ２）側の動作を示すフローチャートである。
図１０に示すように、信号処理チップ２０４（信号処理チップＲｘ２）で受信した（６００Ｇ）の信号は、図示しないライン信号送受信部およびＡＤＣ５４４を介してＤＳＰ５４３に入力される。
ステップＳ２０４１でＤＳＰ５４３は、（６００Ｇ）のライン信号に対して伝送劣化の等化処理等のためにデジタル信号処理を行い、２００Ｇトランスポートフレームの信号を復元して第２のライン側誤り訂正符号復号化部５４２，２０４２−１，２０４２−２に出力する。
ステップＳ２０４２で第２のライン側誤り訂正符号復号化部５４２は、復元された２００Ｇトランスポートフレームに誤り訂正処理（第２のライン側誤り訂正処理）を行い、２つに分割して、チップ間配線５６を介して信号処理チップ２０３（信号処理チップＲｘ１）の第１の誤り訂正符号復号化部１０４１−１，１０４１−２に出力する。
【００９２】
一方、ステップＳ２０４３で第２のライン側誤り訂正符号復号化部２０４２−１，２０４２−２は、復元された２００Ｇトランスポートフレームに誤り訂正処理（第２のライン側誤り訂正処理）を行い、第１の誤り訂正符号復号化部２０４１−１〜２０４１−４に出力する。
ステップＳ２０４４で第１の誤り訂正符号復号化部２０４１−１〜２０４１−４は、第２のライン側誤り訂正処理が行われた１００Ｇトランスポートフレームに対してそれぞれ誤り訂正処理（第１の誤り訂正処理）を行い、フレーミング処理部２０４５に転送する。
【００９３】
ステップＳ２０４５でフレーミング処理部２０４５は、第２および第１の誤り訂正処理が行われた（１００Ｇ×４）の信号から、（４００ＧＥ×１）のクライアント信号を復元する。復元した（４００ＧＥ×１）は、クライアント信号送受信部２０４６へ転送される。
ステップＳ２０４６でクライアント信号送受信部２０４６は、４００ＧＥ信号を伝送装置２００外へ出力する。
【００９４】
このように、本実施形態の伝送装置２００は、信号処理チップ２０１（信号処理チップＴｘ１）の第１の誤り訂正符号符号化部１０２１−１，１０２１−２が、伝送用に信号に付加する誤り訂正回路を、チップ間の誤り訂正回路（例えば、ＦＥＣ機能部で構成）と共用にし、伝送区間で発生するエラーと、チップ間の転送で発生するエラーの両方を訂正する。また、信号処理チップ２０３（信号処理チップＲｘ１）の第１の誤り訂正符号復号化部１０４１−１，１０４１−２は、伝送用に信号に付加された誤り訂正符号を復号化する誤り訂正復号化回路を、チップ間の誤り訂正復号化回路と共用にし、伝送区間で発生するエラーと、チップ間の転送で発生するエラーの両方を訂正する。
【００９５】
この構成により、ＯＴＮの誤り訂正回路を伝送区間で発生するエラーと、チップ間の転送で発生するエラーの訂正回路として、共用化しているので、誤り訂正処理回路を削減でき、伝送装置２００の回路規模を削減することができる。また、チップ間の誤り訂正回路が存在しないので、第１の実施形態と同様に、信号処理チップＴｘ２−Ｒｘ２間の処理遅延の補償量を削減することができる。
【００９６】
また、本実施形態では、４００ＧＥ信号×３を２ＳＣ（Sub Carrier）伝送する場合において、伝送装置２００は、４００ＧＥ信号を伝送距離に合わせて、経済的に収容することができる。このため、高密度伝送に向けたフレーミングに適している。
【００９７】
（第３の実施形態）
図１１は、本発明の第３の実施形態に係る伝送装置を示す構成図である。図６と同一構成部分には同一符号を付し、その説明を省略する。
本実施形態の伝送装置３００は、（１００ＧＥ×３）のクライアント信号を受信する構成例である。
図１１に示すように、伝送装置３００は、信号処理チップ３０１（信号処理チップＴｘ１）（「信号の転送元の信号処理部」）と、信号処理チップ３０２（信号処理チップＴｘ２）と、信号処理チップ３０３（信号処理チップＲｘ１）（「信号の転送先の信号処理部」）と、信号処理チップ３０４（信号処理チップＲｘ２）と、を備える。信号処理チップ３０１（信号処理チップＴｘ１）と信号処理チップ３０２（信号処理チップＴｘ２）との間に、チップ間配線５５が設けられ、信号処理チップ３０３（信号処理チップＲｘ１）と信号処理チップ３０４（信号処理チップＲｘ２）との間に、チップ間配線５６が設けられる。
【００９８】
<信号処理チップ３０１（信号処理チップＴｘ１）>
信号処理チップ３０１（信号処理チップＴｘ１）は、クライアント信号送受信部５０１，２００１と、フレーミング処理部５０２，２００２と、信号分離部３００１と、第１の誤り訂正符号符号化部２０１１，１０２１−１，１０２１−２と、第２のライン側誤り訂正符号符号化部２０１２−１，２０１２−２と、ＤＳＰ５１３と、ＤＡＣ５１４と、を備える。
【００９９】
<信号処理チップ３０２（信号処理チップＴｘ２）>
信号処理チップ３０２（信号処理チップＴｘ２）は、クライアント信号送受信部２１０１と、フレーミング処理部２１０２と、第１の誤り訂正符号符号化部２０２１と、第２のライン側誤り訂正符号符号化部５２２，２０２２と、ＤＳＰ５２３と、ＤＡＣ５２４と、を備える。
【０１００】
<信号処理チップ３０３（信号処理チップＲｘ１）>
信号処理チップ３０３（信号処理チップＲｘ１）は、ＡＤＣ５３４と、ＤＳＰ５３３と、第２のライン側誤り訂正符号復号化部２０３２−１，２０３２−２と、第１の誤り訂正符号復号化部２０３１，１０４１−１，１０４１−２と、信号多重部３０３１と、フレーミング処理部２０３５，５３５と、クライアント信号送受信部２０３６，５３６と、を備える。
【０１０１】
<信号処理チップ３０４（信号処理チップＲｘ２）>
信号処理チップ３０４（信号処理チップＲｘ２）は、ＡＤＣ５４４と、ＤＳＰ５４３と、第２のライン側誤り訂正符号復号化部５４２−１，５４２−２と、第１の誤り訂正符号復号化部２０４１と、フレーミング処理部２０４５と、クライアント信号送受信部２０４６と、を備える。
【０１０２】
信号処理チップ３０１（信号処理チップＴｘ１）の第１の誤り訂正符号符号化部２０１１，１０２１−１，１０２１−２のうち、一方の第１の誤り訂正符号符号化部１０２１−１は、信号処理チップ３０１内で第２のライン側誤り訂正符号符号化部２０１２−２に接続され、他方の第１の誤り訂正符号符号化部１０２１−２は、チップ間配線５５を介して信号処理チップ３０２（信号処理チップＴｘ２）の第２のライン側誤り訂正符号符号化部５２２に接続されている。
【０１０３】
また、信号処理チップ３０３（信号処理チップＲｘ１）の第１の誤り訂正符号復号化部１０４１−１，１０４１−２のうち、第１の誤り訂正符号復号化部１０４１−１は、第２のライン側誤り訂正符号復号化部２０３２−２に接続され、第１の誤り訂正符号復号化部１０４１−２は、チップ間配線５６を介して信号処理チップ３０４（信号処理チップＲｘ２）の第２のライン側誤り訂正符号復号化部５４２−１に接続されている。
【０１０４】
以下、上述のように構成された伝送装置３００の動作について説明する。
<クライアント信号受信／ライン信号転送>
まず、本実施形態の伝送装置３００が、（１００ＧＥ×３）のクライアント信号を受信して、受信したクライアント信号を（１５０ＧＥ×２）のライン信号として転送する場合について説明する。
信号処理チップ３０１（信号処理チップＴｘ１）側では、下記となる。
【０１０５】
図１２は、信号処理チップ３０１（信号処理チップＴｘ１）側の動作を示すフローチャートである。
図１２に示すように、ステップＳ３００１で信号処理チップ３０１（信号処理チップＴｘ１）のクライアント信号送受信部２００１，５０１は、１００ＧＥクライアント信号をそれぞれ受信し、受信した１００ＧＥクライアント信号をフレーミング処理部２００２，５０２にそれぞれ転送する。
ステップＳ３００２でフレーミング処理部２００２は、クライアント信号をトランスポートフレームの信号に変換し、変換した１００Ｇトランスポートフレームを第１の誤り訂正符号符号化部２０１１に出力する。
【０１０６】
一方、ステップＳ３００３でフレーミング処理部５０２は、クライアント信号をトランスポートフレームの信号に変換し、変換した１００Ｇトランスポートフレームを信号分離部３００１に出力する。
ステップＳ３００４で信号分離部３００１は、フレーミング処理部５０２で変換されたトランスポートフレームの信号を（１：１）で分離する。信号分離部３００１での分離の比率は、ライン信号のビットレートに合わせ、任意の値でもよいが、特に望ましい分離の比率は、（１：１）となる。この場合、信号分離部３００１は、１００Ｇトランスポートフレームを５０Ｇの２つの信号に分離する。
そして、ステップＳ３００５で信号分離部３００１は、分離した一方の５０Ｇの信号を第１の誤り訂正符号符号化部１０２１−１に転送し、他方の５０Ｇの信号を第１の誤り訂正符号符号化部１０２１−２に転送する。
【０１０７】
第１の誤り訂正符号符号化部１０２１−１，１０２１−２のうち、第１の誤り訂正符号符号化部１０２１−１と第１の誤り訂正符号符号化部１０２１−２では、第１の誤り訂正処理を行うべき対象が異なる。
ステップＳ３００６で第１の誤り訂正符号符号化部１０２１−１は、分離した一方の５０Ｇの信号（トランスポートフレーム）に誤り訂正符号（第１の誤り訂正符号）を付加し、誤り訂正符号が付加された５０Ｇトランスポートフレームを第２のライン側誤り訂正符号符号化部２０１２−２に出力する。
また、ステップＳ３００７で第１の誤り訂正符号符号化部１０２１−２は、チップ間配線５５を介して、信号処理チップ３０２（信号処理チップＴｘ２）の第２のライン側誤り訂正符号符号化部５２２に転送する。
【０１０８】
ステップＳ３００８で第１の誤り訂正符号符号化部２０１１は、１００Ｇトランスポートフレームに誤り訂正符号（第１の誤り訂正符号）を付加し、誤り訂正符号が付加された１００Ｇトランスポートフレームを第２のライン側誤り訂正符号符号化部２０１２−１に出力する。
ステップＳ３００９で第２のライン側誤り訂正符号符号化部２０１２−１は、第１の誤り訂正符号が付加された１００Ｇトランスポートフレームにさらに誤り訂正符号（第２のライン側誤り訂正符号）を付加し、第１および第２のライン側誤り訂正符号が付加された１００ＧトランスポートフレームをＤＳＰ５１３に送る。
【０１０９】
一方、ステップＳ３０１０で第１の誤り訂正符号符号化部２０２１−１は、信号分離部３００１により分離した５０Ｇの信号（トランスポートフレーム）に誤り訂正符号（第１の誤り訂正符号）を付加し、誤り訂正符号が付加された５０Ｇトランスポートフレームを第２のライン側誤り訂正符号符号化部２０１２−２に出力する。
ステップＳ３０１１で第２のライン側誤り訂正符号符号化部２０１２−２は、第１の誤り訂正符号が付加された５０Ｇトランスポートフレームにさらに誤り訂正符号（第２のライン側誤り訂正符号）を付加し、第１および第２のライン側誤り訂正符号が付加された５０ＧトランスポートフレームをＤＳＰ５１３に送る。
ステップＳ３０１２でＤＳＰ５１３は、第１および第２のライン側誤り訂正符号が付加された（１００Ｇ＋５０Ｇ）トランスポートフレームに対して伝送劣化の等化処理等のためにデジタル信号処理を行う。
ステップＳ３０１３でＤＡＣ５１４は、ＤＳＰ５１３から出力された信号をアナログ信号に変換し、図示しない光送受信器を介して、１５０Ｇの信号を電気−光変換して、変換された光信号をライン側に出力する。
信号処理チップ３０２（信号処理チップＴｘ２）側では、下記となる。
【０１１０】
図１３は、信号処理チップ２０２（信号処理チップＴｘ２）側の動作を示すフローチャートである。
図１３に示すように、ステップＳ３０２１で信号処理チップ３０２（信号処理チップＴｘ２）のクライアント信号送受信部２１０１は、１００ＧＥクライアント信号を受信し、受信した１００ＧＥクライアント信号をフレーミング処理部２１０２に転送する。
ステップＳ３０２２でフレーミング処理部２１０２は、クライアント信号をトランスポートフレームの信号に変換し、変換した１００Ｇトランスポートフレームを第１の誤り訂正符号符号化部２０２１に出力する。
【０１１１】
ステップＳ３０２３で第１の誤り訂正符号符号化部２０２１は、１００Ｇトランスポートフレームに誤り訂正符号（第１の誤り訂正符号）を付加し、誤り訂正符号が付加された１００Ｇトランスポートフレームを第２のライン側誤り訂正符号符号化部２０２２に出力する。
ステップＳ３０２４で第２のライン側誤り訂正符号符号化部２０２２は、第１の誤り訂正符号が付加された１００Ｇトランスポートフレームにさらに誤り訂正符号（第２のライン側誤り訂正符号）を付加し、第１および第２のライン側誤り訂正符号が付加された１００ＧトランスポートフレームをＤＳＰ５２３に送る。
【０１１２】
また、ステップＳ３０２５で第２のライン側誤り訂正符号符号化部５２２は、信号処理チップ３０１（信号処理チップＴｘ１）側で、第１の誤り訂正符号が付加され、かつ、チップ間配線５５を介して送られた５０Ｇトランスポートフレームにさらに誤り訂正符号（第２のライン側誤り訂正符号）を付加し、第１および第２のライン側誤り訂正符号が付加された５０ＧトランスポートフレームをＤＳＰ５２３に送る。
ステップＳ３０２６でＤＳＰ５２３は、第１および第２のライン側誤り訂正符号が付加された（１００Ｇ＋５０Ｇ）トランスポートフレームに対して伝送劣化の等化処理等のためにデジタル信号処理を行う。
ステップＳ３０２７でＤＡＣ５２４は、ＤＳＰ５２３から出力された信号をアナログ信号に変換し、図示しない光送受信器を介して、１５０Ｇの信号を電気−光変換して、変換された光信号をライン側に出力する。
【０１１３】
<ライン信号受信／クライアント信号転送>
次に、本実施形態の伝送装置３００が、（１５０Ｇ×２）のライン信号を受信して、受信したライン信号を（１００Ｅ×３）のクライアント信号として転送する場合について説明する。
信号処理チップ３０３（信号処理チップＲｘ１）側では、下記となる。
【０１１４】
図１４は、信号処理チップ３０３（信号処理チップＲｘ１）側の動作を示すフローチャートである。
図１４に示すように、信号処理チップ３０３（信号処理チップＲｘ１）で受信した（１５０Ｇ）の信号は、図示しないライン信号送受信部およびＡＤＣ５３４を介して信号処理チップ３０３（信号処理チップＲｘ１）のＤＳＰ５３３に入力される。
ステップＳ３０３１でＤＳＰ５３３は、（１５０Ｇ）のライン信号に対して伝送劣化の等化処理等のためにデジタル信号処理を行い、１５０Ｇトランスポートフレームの信号を復元して第２のライン側誤り訂正符号復号化部２０３２−１，２０３２−２に出力する。ＤＳＰ５３３には、１５０Ｇの信号を１００Ｇの信号と５０Ｇの信号に分岐する信号分岐部（図示省略）を備えており、１００Ｇの信号を第２のライン側誤り訂正符号復号化部２０３２−１に出力し、５０Ｇの信号を第２のライン側誤り訂正符号復号化部２０３２−２に出力する。
【０１１５】
ステップＳ３０３２で第２のライン側誤り訂正符号復号化部２０３２−１は、復元された１００Ｇトランスポートフレームに誤り訂正処理（第２のライン側誤り訂正処理）を行い、第１の誤り訂正符号復号化部２０３１に出力する。
ステップＳ３０３３で第１の誤り訂正符号復号化部２０３１は、第２のライン側誤り訂正処理が行われた１００Ｇトランスポートフレームに対して誤り訂正処理（第１の誤り訂正処理）を行い、フレーミング処理部２０３５に転送する。
ステップＳ３０３４で第２のライン側誤り訂正符号復号化部２０３２−２は、復元された５０Ｇトランスポートフレームに誤り訂正処理（第２のライン側誤り訂正処理）を行い、第１の誤り訂正符号復号化部１０４１−１に出力する。
ステップＳ３０３５で第１の誤り訂正符号復号化部１０４１−１は、第２のライン側誤り訂正処理が行われた５０Ｇトランスポートフレームに対して誤り訂正処理（第１の誤り訂正処理）を行い、信号多重部３０３１に転送する。
【０１１６】
一方、ステップＳ３０３６で第１の誤り訂正符号復号化部１０４１−２は、信号処理チップ３０４（信号処理チップＲｘ２）の第２のライン側誤り訂正符号復号化部５４２−１において第２のライン側誤り訂正符号が付加され、かつ、チップ間配線５６を介して転送された５０Ｇトランスポートフレームに対して誤り訂正処理（第１の誤り訂正処理）を行い、信号多重部３０３１に転送する。
【０１１７】
ステップＳ３０３７で信号多重部３０３１は、第２および第１の誤り訂正処理が行われた（５０Ｇ）の信号と（５０Ｇ）の信号とを多重化する。
ステップＳ３０３８でフレーミング処理部５３５は、多重化された（１００Ｇ）の信号から、（１００ＧＥ）のクライアント信号を復元する。復元した（１００ＧＥ）は、クライアント信号送受信部５３６へ転送される。
ステップＳ３０３９でクライアント信号送受信部５３６は、１００ＧＥ信号を伝送装置３００外へ出力する。
信号処理チップ３０４（信号処理チップＲｘ２）側では、下記となる。
【０１１８】
図１５は、信号処理チップ２０４（信号処理チップＲｘ２）側の動作を示すフローチャートである。
図１５に示すように、信号処理チップ３０４（信号処理チップＲｘ２）で受信した（１５０Ｇ）の信号は、図示しないライン信号送受信部およびＡＤＣ５４４を介してＤＳＰ５４３に入力される。
ステップＳ３０４１でＤＳＰ５４３は、（１５０Ｇ）のライン信号に対して伝送劣化の等化処理等のためにデジタル信号処理を行い、１５０Ｇトランスポートフレームの信号を復元して第２のライン側誤り訂正符号復号化部５４２−１，５４２−２に出力する。ＤＳＰ５４３には、１５０Ｇの信号を１００Ｇの信号と５０Ｇの信号に分岐する信号分岐部（図示省略）を備えており、５０Ｇの信号を第２のライン側誤り訂正符号復号化部５４２−１に出力し、１００Ｇの信号を第２のライン側誤り訂正符号復号化部５４２−２に出力する。
【０１１９】
ステップＳ３０４２で第２のライン側誤り訂正符号復号化部５４２−１は、復元された５０Ｇトランスポートフレームに誤り訂正処理（第２のライン側誤り訂正処理）を行い、チップ間配線５６を介して信号処理チップ３０３（信号処理チップＲｘ１）の第１の誤り訂正符号復号化部１０４１−２に出力する。
一方、ステップＳ３０４３で第２のライン側誤り訂正符号復号化部５４２−２は、復元された１００Ｇトランスポートフレームに誤り訂正処理（第２のライン側誤り訂正処理）を行い、第１の誤り訂正符号復号化部２０４１に出力する。
ステップＳ３０４４で第１の誤り訂正符号復号化部２０４１は、第２のライン側誤り訂正処理が行われた１００Ｇトランスポートフレームに対して誤り訂正処理（第１の誤り訂正処理）を行い、フレーミング処理部２０４５に転送する。
【０１２０】
ステップＳ３０４５でフレーミング処理部２０４５は、第２および第１の誤り訂正処理が行われた（１００Ｇ）の信号から、（１００ＧＥ）のクライアント信号を復元する。復元した（１００ＧＥ）は、クライアント信号送受信部２０４６へ転送される。
ステップＳ３０４６でクライアント信号送受信部２０４６は、１００ＧＥ信号を伝送装置３００外へ出力する。
【０１２１】
このように、本実施形態の伝送装置３００は、クライアント側１００ＧＥ×３、ライン側１５０Ｇ×２で伝送を行う際に、信号処理チップＴｘ２−Ｒｘ２間の処理遅延の補償量を削減することができる。
【０１２２】
なお、上記各実施形態では、２チップに分ける例を採り説明したが、２チップに限らず、２以上の複数チップに拡張してもよい。また、伝送装置であればどのような装置にも適用できる。
【０１２３】
また、上記各実施形態において説明した各処理のうち、自動的に行われるものとして説明した処理の全部または一部を手動的に行うこともでき、あるいは、手動的に行われるものとして説明した処理の全部または一部を公知の方法で自動的に行うこともできる。この他、上述文書中や図面中に示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。
【０１２４】
また、上記の各構成、機能、処理部、処理手段等は、それらの一部または全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行するためのソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、ＳＳＤ（Solid State Drive）等の記録装置、または、ＩＣ（Integrated Circuit）カード、ＳＤ（Secure Digital）カード、光ディスク等の記録媒体に保持することができる。
【符号の説明】
【０１２５】
５５，５６  チップ間配線（チップ間配線手段）
１００，２００，３００  伝送装置
１０１，２０１，３０１  信号処理チップ（信号処理チップＴｘ１）（「信号の転送元の信号処理部」）
１０２，２０２，３０２  信号処理チップ（信号処理チップＴｘ２）
１０３，２０３，３０３  信号処理チップ（信号処理チップＲｘ１）（「信号の転送先の信号処理部」）
１０４，２０４，３０４  信号処理チップ（信号処理チップＲｘ２）
５０１，５３６，２００１，２０３６，２０４６，２１０１  クライアント信号送受信部
５０２，５３５，２００２，２０３５，２０４５，２１０２  フレーミング処理部
５１１−１，５１１−２，２０１１−１〜２０１１−４，２０２１−１，２０２１−２  第１の誤り訂正符号符号化部
５１２，５２２，２０１２−１，２０１２−２  第２のライン側誤り訂正符号符号化部
５１３，５２３，５３３，５４３  ＤＳＰ
５１４，５２４  ＤＡＣ
５３２，５４２，５４２−１，５４２−２，２０３２−１，２０３２−２，２０４２−１，２０４２−２  第２のライン側誤り訂正符号復号化部
５４１−１，５４１−２，２０４１−１〜２０４１−４  第１の誤り訂正符号復号化部
１０２１−１，１０２１−２  第１の誤り訂正符号符号化部（誤り訂正符号化回路，ＦＥＣ機能部，訂正回路手段）
１０４１−１，１０４１−２  第１の誤り訂正符号復号化部（誤り訂正復号化回路，ＦＥＣ機能部，訂正回路手段）
３００１  信号分離部
３０３１  信号多重部
【図１】
2018133726.tif 000003
【図２】
2018133726.tif 000004
【図３】
2018133726.tif 000005
【図４】
2018133726.tif 000006
【図５】
2018133726.tif 000007
【図６】
2018133726.tif 000008
【図７】
2018133726.tif 000009
【図８】
2018133726.tif 000010
【図９】
2018133726.tif 000011
【図１０】
2018133726.tif 000012
【図１１】
2018133726.tif 000013
【図１２】
2018133726.tif 000014
【図１３】
2018133726.tif 000015
【図１４】
2018133726.tif 000016
【図１５】
2018133726.tif 000017
【図１６】
2018133726.tif 000018
【図１７】
2018133726.tif 000019
【図１８】
2018133726.tif 000020
【図１９】
2018133726.tif 000021