(57)【要約】【課題】  本発明は、通信システムに適用されることができるエンベロープトラッキング電流バイアス回路及び電力増幅装置に関する。【解決手段】  本発明の一実施形態によるエンベロープトラッキング電流バイアス回路は、電力増幅器を含む電力増幅回路のエンベロープトラッキング電流バイアス回路において、基準電圧を用いて第１バイアス電流を生成するように構成される第１電流源回路と、入力信号のエンベロープ電圧を用いて第２バイアス電流を生成するように構成される第２電流源回路と、上記第１バイアス電流と第２バイアス電流を用いて第１エンベロープトラッキングバイアス電流を生成し、上記第１エンベロープトラッキングバイアス電流を上記電力増幅回路のベースに供給するように構成して、上記電力増幅回路の振幅変調−位相変調歪みを減少させるバイアス電流生成部と、を含む。【選択図】図１
2018074560.tif 000002
【特許請求の範囲】
【請求項１】
電力増幅器を含む電力増幅回路のエンベロープトラッキング電流バイアス回路において、
基準電圧を用いて第１バイアス電流を生成する第１電流源回路と、
入力信号のエンベロープ電圧を用いて第２バイアス電流を生成する第２電流源回路と、
前記第１バイアス電流と第２バイアス電流を用いて第１エンベロープトラッキングバイアス電流を生成し、第１エンベロープトラッキングバイアス電流を前記電力増幅回路に供給して、前記電力増幅回路の振幅変調−位相変調歪みを減少させるバイアス電流生成部と、を含む、エンベロープトラッキング電流バイアス回路。
【請求項２】
前記第１電流源回路は、第１制御信号に応じて前記第１バイアス電流の値を調節するように構成される、請求項１に記載のエンベロープトラッキング電流バイアス回路。
【請求項３】
前記第２電流源回路は、第２制御信号に応じて前記第２バイアス電流の値を調節するように構成される、請求項１または請求項２に記載のエンベロープトラッキング電流バイアス回路。
【請求項４】
前記バイアス電流生成部は、前記第１電流源回路の出力ノードと前記第２電流源回路の出力ノードとの間に接続され、前記第１バイアス電流と第２バイアス電流を合算して前記第１エンベロープトラッキングバイアス電流を生成するように構成される、請求項１から請求項３の何れか一項に記載のエンベロープトラッキング電流バイアス回路。
【請求項５】
入力信号のエンベロープ電圧を用いて第１エンベロープトラッキングバイアス電流を生成するエンベロープトラッキング電流バイアス回路と、
前記第１エンベロープトラッキングバイアス電流により電流バイアスされ、入力信号の電力を増幅する電力増幅回路と、を含む電力増幅装置であって、
前記電力増幅回路は、
ベースに入力信号が受信され、前記入力信号の電力を増幅するように構成される電力増幅器と、
前記第１エンベロープトラッキングバイアス電流を用いて第２エンベロープトラッキングバイアス電流を生成し、前記第１エンベロープトラッキングバイアス電流を前記電力増幅器のベースに供給するように構成され、前記電力増幅回路の振幅変調−位相変調歪みを減少させる緩衝性バイアス回路と、を含む、電力増幅装置。
【請求項６】
前記エンベロープトラッキング電流バイアス回路は、
基準電圧を用いて第１バイアス電流を生成する第１電流源回路と、
エンベロープ電圧を用いて第２バイアス電流を生成する第２電流源回路と、
前記第１バイアス電流と第２バイアス電流を用いて前記第１エンベロープトラッキングバイアス電流を生成し、前記緩衝性バイアス回路に供給するバイアス電流生成部と、を含む、請求項５に記載の電力増幅装置。
【請求項７】
前記第１電流源回路は、第１制御信号に応じて前記第１バイアス電流の値を調節するように構成される、請求項６に記載の電力増幅装置。
【請求項８】
前記第２電流源回路は、第２制御信号に応じて前記第２バイアス電流の値を調節するように構成される、請求項６または請求項７に記載の電力増幅装置。
【請求項９】
前記バイアス電流生成部は、前記第１電流源回路の出力ノードと前記第２電流源回路の出力ノードとの間に接続され、前記第１バイアス電流と第２バイアス電流を合算するように構成される、請求項６から請求項８の何れか一項に記載の電力増幅装置。
【請求項１０】
入力信号のエンベロープ電圧を前記電力増幅回路に電源電圧として供給するように構成されるエンベロープトラッキング回路をさらに含み、
前記エンベロープトラッキング電流バイアス回路は、前記エンベロープトラッキング回路からの電源電圧を前記エンベロープ電圧として受信するように構成される、請求項６から請求項９の何れか一項に記載の電力増幅装置。
【請求項１１】
入力信号のエンベロープ電圧を検出するように構成されるエンベロープ検出回路をさらに含み、
前記エンベロープトラッキング電流バイアス回路は、前記エンベロープ検出回路から前記エンベロープ電圧を受信するように構成される、請求項６から請求項１０の何れか一項に記載の電力増幅装置。
【請求項１２】
前記緩衝性バイアス回路は、
前記エンベロープトラッキング電流バイアス回路の出力端と接地との間に接続された電流バイアス回路と、
前記電流バイアス回路により電流バイアスされ、前記第１エンベロープトラッキングバイアス電流を増幅して前記第２エンベロープトラッキングバイアス電流を生成するように構成される電流増幅器と、を含む、請求項６から請求項１１の何れか一項に記載の電力増幅装置。
【請求項１３】
前記電流バイアス回路は、
前記エンベロープトラッキング電流バイアス回路の出力端と前記電流増幅器のベースとの間に接続された第１バイアス抵抗と、
前記電流増幅器のベースと接地との間に接続され、温度によって可変される抵抗値を有する温度補償回路と、を含む、請求項１２に記載の電力増幅装置。
【請求項１４】
前記温度補償回路は、
前記電流増幅器のベースと接地との間に直列に接続される少なくとも２個のダイオード接続トランジスタを含む、請求項１３に記載の電力増幅装置。
【請求項１５】
前記温度補償回路は、
前記電流増幅器のベースと接地との間に直列に接続される少なくとも２個のダイオードを含む、請求項１３または請求項１４に記載の電力増幅装置。
【請求項１６】
前記電流増幅器は、
前記第２エンベロープトラッキングバイアス電流を出力する前記電流増幅器の出力端に接続されて熱暴走を防止するための抵抗を含む、請求項１２から請求項１５の何れか一項に記載の電力増幅装置。
【請求項１７】
ベースを含み、前記ベースに印加される入力信号を増幅するように構成される電力増幅器と、
固定基準値、及び入力信号の経時変化パラメータ（ｔｉｍｅ−ｖａｒｙｉｎｇ  ｐａｒａｍｅｔｅｒ）に基づいて第１トラッキングバイアス電流を生成するように構成されるトラッキング電流バイアス回路と、
前記第１トラッキングバイアス電流を増幅して第２トラッキングバイアス電流を生成するように構成され、前記第２トラッキングバイアス電流を前記電力増幅器のベースに印加して前記電力増幅器の振幅変調−位相変調歪みを減らす緩衝性バイアス回路と、を含む、電力増幅装置。
【請求項１８】
前記入力信号の経時変化パラメータ（ｔｉｍｅ−ｖａｒｙｉｎｇ  ｐａｒａｍｅｔｅｒ）は、入力信号のエンベロープ信号のパラメータである、請求項１７に記載の電力増幅装置。
【請求項１９】
前記トラッキング電流バイアス回路は、
前記固定基準値に基づいて第１バイアス電流を生成するように構成される第１電流源回路と、
前記入力信号の経時変化パラメータ（ｔｉｍｅ−ｖａｒｙｉｎｇ  ｐａｒａｍｅｔｅｒ）に基づいて第２バイアス電流を生成するように構成される第２電流源回路と、
前記第１バイアス電流と前記第２バイアス電流を合算して前記第１トラッキングバイアス電流を生成するように構成されるバイアス電流生成部と、を含む、請求項１７または請求項１８に記載の電力増幅装置。
【請求項２０】
前記トラッキング電流バイアス回路は、前記第１トラッキングバイアス電流内の前記第１バイアス電流と前記第２バイアス電流の比率を調整するように構成される、請求項１９に記載の電力増幅装置。
【請求項２１】
入力信号を増幅するように構成され、前記入力信号の電圧レベルに応じて変わる振幅変調−位相変調歪みを生産する特性を有する電力増幅回路と、
前記入力信号のエンベロープ電圧及び固定基準電圧に基づいて第１トラッキングバイアス電流を生成するように構成され、前記第１トラッキングバイアス電流を前記電力増幅回路に印加して前記電力増幅回路の振幅変調−位相変調歪みを減らすエンベロープトラッキング電流バイアス回路と、を含む、電力増幅装置。
【請求項２２】
前記電力増幅回路は、
前記入力信号が印加されるベースを含み、前記ベースに印加される前記入力信号を増幅するように構成される電力増幅器と、
前記第１トラッキングバイアス電流を増幅して第２トラッキングバイアス電流を生成するように構成され、前記第２トラッキングバイアス電流を前記電力増幅器のベースに印加して前記電力増幅回路の振幅変調−位相変調歪みを減らす緩衝性バイアス回路と、を含む、請求項２１に記載の電力増幅装置。
【請求項２３】
前記電力増幅器は、
ベース、コレクター、エミッター、前記入力信号の電圧レベルに応えて変わるベース−エミッター直流電圧（ＶＢＥ）、及び前記ベース−エミッター直流電圧に応えて変わるコレクター−ベースのキャパシタンス（Ｃｃｂ）を有し、前記振幅変調−位相変調歪みを生産するバイポーラ接合トランジスタ（ｂｉｐｏｌａｒ  ｊｕｎｃｔｉｏｎ  ｔｒａｎｓｉｓｔｏｒ、ＢＪＴ）を含む、請求項２２に記載の電力増幅装置。
【請求項２４】
前記入力信号のエンベロープ電圧に基づいて電源電圧（ＶＣＣ）を生成して、前記バイポーラ接合トランジスタのコレクターに前記電源電圧を印加するように構成されるエンベロープトラッキング回路をさらに含み、
前記バイポーラ接合トランジスタのコレクターは前記増幅された入力信号を出力するように構成され、
前記バイポーラ接合トランジスタのエミッターは接地に接続される、請求項２３に記載の電力増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信システムに適用されることができるエンベロープトラッキング式の電流バイアス回路及び電力増幅装置に関する。
【背景技術】
【０００２】
通常、電力増幅モジュール（ＰＡＭ：Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ  Ｍｏｄｕｌｅ）は、送信機（ｔｒａｎｓｍｉｔｔｅｒ）でＲＦ信号を増幅してアンテナに伝達する役割を果たす。このようなＰＡＭは様々な周波数帯域を支援するため、複数のスイッチ、フィルター、及びＲＦ信号を増幅する複数の電力増幅器（ＰＡ：Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ）を含むことができる。
【０００３】
このような電力増幅モジュール（ＰＡＭ）の性能は、最大出力、効率、線形性、及び他の性能測定などで評価することができ、この他にも、電力増幅モジュール（ＰＡＭ）は携帯電話で相対的に多くの電流を使用する部品であるため、電流消費も電力増幅モジュール（ＰＡＭ）の性能評価項目の一つである。
【０００４】
電力増幅モジュール（ＰＡＭ）の電流消費を低減するための方法の一つとして、包絡線追跡技術とも呼ばれるエンベロープトラッキング（ＥＴ：Ｅｎｖｅｌｏｐｅ  Ｔｒａｃｋｉｎｇ）技術を用いる。エンベロープトラッキング（ＥＴ）技術とは、電力増幅器（ＰＡ）の電源電圧がＲＦ信号のエンベロープ（ｅｎｖｅｌｏｐｅ、包絡線）の波形に応じて変わるようにする方法である。すなわち、ＲＦ信号の電力が小さい場合には、電力増幅器（ＰＡ）の電源電圧の大きさを低めて平均的な電流消費を低減する方法である。反対に、ＲＦ信号の電力が大きい場合には、電力増幅器（ＰＡ）の電源電圧を高めて線形性が劣化しないようにする。
【０００５】
従来の電力増幅モジュールの一つでは、電流消費を低減して効率を高めるために、エンベロープトラッキングモジュレータ（ＥＴＭ：Ｅｎｖｅｌｏｐｅ  Ｔｒａｃｋｉｎｇ  Ｍｏｄｕｌｅ）またはエンベロープトラッカー（ＥＴ：Ｅｎｖｅｌｏｐｅ  Ｔｒａｃｋｅｒ）を用いて、エンベロープ状信号を適切に加工して電力増幅器（ＰＡ）の電源電圧（ＶＣＣ  ｏｒ  ＶＣＣ＿ＰＡ）として用いる。
【０００６】
ところが、このような従来の電力増幅モジュールでは、電流消費をさらに低減するためにバイアス電流を効率的に供給する方法に関する技術を提供していない。
【０００７】
また、従来の電力増幅モジュールの他の一例では、電源電圧（ＶＣＣ）はＲＦ信号のエンベロープ信号（包絡線波形）に応じて変わるように設定し、バイアス電流は既に設定されたテーブル値によって予め決定される固定値として提供される。
【０００８】
ところが、このような電力増幅モジュールでは、バイアス電流が固定値として提供され、ＲＦ信号の電力が大きくなった場合であっても、バイアスが劣化しない状態を維持し続けるために比較的大きいバイアス電流を提供しなければならない。逆に、ＲＦ信号の電力が小さい場合には、必要以上に高いバイアス電流を提供することとなるため、相対的に電流消費が多くなってしまうという問題点がある。
【０００９】
また、従来の電力増幅モジュールでは、固定バイアス電流を用いながらエンベロープ信号に応じて電源電圧を供給する場合、電力増幅器の出力信号を入力側にカップリングする際、電力増幅器の出力信号位相に対して入力側が逆位相となるようにカップリングされ得る。この場合には、ＰＡＭのＡＭ−ＰＭ歪み（ｄｉｓｔｏｒｔｉｏｎ）特性が劣化し、ＰＡＭのＡＣＰＲ（Ａｄｊａｃｅｎｔ  Ｃｈａｎｎｅｌ  Ｐｏｗｅｒ  Ｒａｔｉｏ）性能が劣化する恐れがあるという問題点がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許公開第２０１６−０１２６９０１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の一実施形態によると、エンベロープトラッキング（包絡線追跡）技術に基づいて供給されるバイアス電流を用いることで、ＡＭ−ＰＭ歪みを低減することができ、ＡＣＰＲを改善することができるエンベロープトラッキング電流バイアス回路及び電力増幅装置を提供することができる。
【課題を解決するための手段】
【００１２】
本発明の一実施形態によると、電力増幅器を含む電力増幅回路のエンベロープトラッキング電流バイアス回路において、基準電圧を用いて第１バイアス電流を生成する第１電流源回路と、入力信号のエンベロープ電圧を用いて第２バイアス電流を生成する第２電流源回路と、上記第１バイアス電流と第２バイアス電流を用いて第１エンベロープトラッキングバイアス電流を生成し、第１エンベロープトラッキングバイアス電流を上記電力増幅回路に供給して、上記電力増幅回路の振幅変調−位相変調歪みを減少させるバイアス電流生成部と、を含むエンベロープトラッキング電流バイアス回路が提供される。
【００１３】
上記第１電流源回路は、第１制御信号に応じて上記第１バイアス電流の値を調節するように構成することができる。
【００１４】
上記第２電流源回路は、第２制御信号に応じて上記第２バイアス電流の値を調節するように構成することができる。
【００１５】
上記バイアス電流生成部は、上記第１電流源回路の出力ノードと上記第２電流源回路の出力ノードとの間に接続され、上記第１バイアス電流と第２バイアス電流を合算して上記第１エンベロープトラッキングバイアス電流を生成するように構成することができる。
【００１６】
本発明の他の実施形態によると、入力信号のエンベロープ電圧を用いて第１エンベロープトラッキングバイアス電流を生成するエンベロープトラッキング電流バイアス回路と、上記第１エンベロープトラッキングバイアス電流により電流バイアスされ、入力信号の電力を増幅する電力増幅回路と、を含む電力増幅装置であって、上記電力増幅回路は、ベースに入力信号が受信され、上記入力信号の電力を増幅するように構成される電力増幅器と、上記第１エンベロープトラッキングバイアス電流を用いて第２エンベロープトラッキングバイアス電流を生成し、上記第１エンベロープトラッキングバイアス電流を上記電力増幅器のベースに供給するように構成され、上記電力増幅回路の振幅変調−位相変調歪みを減少させる緩衝性バイアス回路と、を含む電力増幅装置が提供される。
【００１７】
上記エンベロープトラッキング電流バイアス回路は、基準電圧を用いて第１バイアス電流を生成する第１電流源回路と、エンベロープ電圧を用いて第２バイアス電流を生成する第２電流源回路と、上記第１バイアス電流と第２バイアス電流を用いて上記第１エンベロープトラッキングバイアス電流を生成し、上記緩衝性バイアス回路に供給するバイアス電流生成部と、を含むことができる。
【００１８】
上記第１電流源回路は、第１制御信号に応じて上記第１バイアス電流の値を調節するように構成することができる。
【００１９】
上記第２電流源回路は、第２制御信号に応じて上記第２バイアス電流の値を調節するように構成することができる。
【００２０】
上記バイアス電流生成部は、上記第１電流源回路の出力ノードと上記第２電流源回路の出力ノードとの間に接続され、上記第１バイアス電流と第２バイアス電流を合算するように構成することができる。
【００２１】
上記電力増幅装置は、入力信号のエンベロープ電圧を上記電力増幅回路に電源電圧として供給するように構成されるエンベロープトラッキング回路をさらに含み、上記エンベロープトラッキング電流バイアス回路は、上記エンベロープトラッキング回路からの電源電圧を上記エンベロープ電圧として受信するように構成することができる。
【００２２】
上記電力増幅装置は、入力信号のエンベロープ電圧を検出するように構成されるエンベロープ検出回路をさらに含み、上記エンベロープトラッキング電流バイアス回路は、上記エンベロープ検出回路から上記エンベロープ電圧を受信するように構成することができる。
【００２３】
上記緩衝性バイアス回路は、上記エンベロープトラッキング電流バイアス回路の出力端と接地との間に接続された電流バイアス回路と、上記電流バイアス回路により電流バイアスされ、上記第１エンベロープトラッキングバイアス電流を増幅して上記第２エンベロープトラッキングバイアス電流を生成するように構成される電流増幅器と、を含むことができる。
【００２４】
上記電流バイアス回路は、上記エンベロープトラッキング電流バイアス回路の出力端と上記電流増幅器のベースとの間に接続された第１バイアス抵抗と、上記電流増幅器のベースと接地との間に接続され、温度によって可変される抵抗値を有する温度補償回路と、を含むことができる。
【００２５】
上記温度補償回路は、上記電流増幅器のベースと接地点（アース電位）との間に直列に接続される少なくとも２個のダイオード接続トランジスタを含むことができる。
【００２６】
上記温度補償回路は、上記電流増幅器のベースと接地点との間に直列に接続される少なくとも２個のダイオードを含むことができる。
【００２７】
上記電流増幅器は、上記第２エンベロープトラッキングバイアス電流を出力する上記電流増幅器の出力端に接続されて熱暴走を防止するための抵抗を含むことができる。
【００２８】
本発明のさらに他の実施形態によると、ベースを含み、上記ベースに印加される入力信号を増幅するように構成される電力増幅器と、固定基準値、及び入力信号の経時変化パラメータ（ｔｉｍｅ−ｖａｒｙｉｎｇ  ｐａｒａｍｅｔｅｒ）に基づいて第１トラッキングバイアス電流を生成するように構成されるトラッキング電流バイアス回路と、上記第１トラッキングバイアス電流を増幅して第２トラッキングバイアス電流を生成するように構成され、上記第２トラッキングバイアス電流を上記電力増幅器のベースに印加して上記電力増幅器の振幅変調−位相変調歪みを減らす緩衝性バイアス回路と、を含む電力増幅装置が提供される。
【００２９】
上記入力信号の経時変化パラメータ（ｔｉｍｅ−ｖａｒｙｉｎｇ  ｐａｒａｍｅｔｅｒ）は、入力信号のエンベロープ信号のパラメータであってもよい。
【００３０】
上記トラッキング電流バイアス回路は、上記固定基準値に基づいて第１バイアス電流を生成するように構成される第１電流源回路と、上記入力信号の経時変化パラメータ（ｔｉｍｅ−ｖａｒｙｉｎｇ  ｐａｒａｍｅｔｅｒ）に基づいて第２バイアス電流を生成するように構成される第２電流源回路と、上記第１バイアス電流と上記第２バイアス電流を合算して上記第１トラッキングバイアス電流を生成するように構成されるバイアス電流生成部と、を含むことができる。
【００３１】
上記トラッキング電流バイアス回路は、上記第１トラッキングバイアス電流内の上記第１バイアス電流と上記第２バイアス電流の比率を調整するように構成することができる。
【００３２】
本発明のさらに他の実施形態によると、上記入力信号を増幅するように構成され、上記入力信号の電圧レベルに応じて変わる振幅変調−位相変調歪みを生産する特性を有する電力増幅回路と、上記入力信号のエンベロープ電圧及び固定基準電圧に基づいて第１トラッキングバイアス電流を生成するように構成され、上記第１トラッキングバイアス電流を上記電力増幅回路に印加して上記電力増幅回路の振幅変調−位相変調歪みを減らすエンベロープトラッキング電流バイアス回路と、を含む電力増幅装置が提供される。
【００３３】
上記電力増幅回路は、上記入力信号が印加されるベースを含み、上記ベースに印加される上記入力信号を増幅するように構成される電力増幅器と、上記第１トラッキングバイアス電流を増幅して第２トラッキングバイアス電流を生成するように構成され、上記第２トラッキングバイアス電流を上記電力増幅器のベースに印加して上記電力増幅回路の振幅変調−位相変調歪みを減らす緩衝性バイアス回路と、を含むことができる。
【００３４】
上記電力増幅器は、ベース、コレクター、エミッター、上記入力信号の電圧レベルに応えて変わるベース−エミッター直流電圧（ＶＢＥ）、及び上記ＶＢＥに応えて変わるコレクター−ベースのキャパシタンス（Ｃｃｂ）を有し、上記振幅変調−位相変調歪みを生産するバイポーラ接合トランジスタ（ｂｉｐｏｌａｒ  ｊｕｎｃｔｉｏｎ  ｔｒａｎｓｉｓｔｏｒ、ＢＪＴ）を含むことができる。
【００３５】
上記入力信号のエンベロープ電圧に基づいて電源電圧（ＶＣＣ）を生成して、上記バイポーラ接合トランジスタのコレクターにＶＣＣを印加するように構成されるエンベロープトラッキング回路をさらに含み、上記バイポーラ接合トランジスタのコレクターは上記増幅された入力信号を出力するように構成され、上記バイポーラ接合トランジスタのエミッターは接地に接続されることができる。
【発明の効果】
【００３６】
本発明の一実施形態によると、エンベロープトラッキング（包絡線追跡）技術に基づいて供給されるバイアス電流を用いることで、入力信号の電力が大きくなった場合には電力増幅回路のベース−エミッター間の直流電圧が減少する変動を防止し、反対に、入力信号の電力が小さくなった場合には電力増幅回路のベース−エミッター間の直流電圧が上昇する変動を防止する。その結果、本発明の一実施形態によれば、入力信号の電力変動及び電源電圧（ＶＣＣ）の変動が生じても上記電力増幅回路のベース−エミッター間の直流電圧の変動が抑制されることにより、ＡＭ−ＰＭ歪みを低減することができ、ＡＣＰＲを改善することができるという効果がある。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施形態による電力増幅装置の一例示図である。
【図２】本発明の一実施形態による電力増幅装置の他の例示図である。
【図３】本発明の一実施形態によるエンベロープトラッキング電流バイアス回路の一例示図である。
【図４】本発明の一実施形態によるエンベロープトラッキング電流バイアス回路の他の例示図である。
【図５】本発明の一実施形態による第１電流源回路１１０の一例示図である。
【図６】本発明の一実施形態による第２電流源回路１３０の一例示図である。
【図７】本発明の一実施形態による第１電流源回路１１０の他の例示図である。
【図８】本発明の一実施形態による第２電流源回路１３０の他の例示図である。
【図９】本発明の一実施形態による電力増幅装置のさらに他の例示図である。
【図１０】本発明の一実施形態による電力増幅装置のさらに他の例示図である。
【図１１】本発明の一実施形態による電力増幅回路の一例示図である。
【図１２】本発明の一実施形態による緩衝性バイアス回路の一例示図である。
【図１３】本発明の一実施形態による緩衝性バイアス回路の他の例示図である。
【図１４】本発明の一実施形態による緩衝性バイアス回路のさらに他の例示図である。
【図１５】電力増幅装置の振幅変調−位相変調（ＡＭ−ＰＭ）歪みの概念を説明するための図である。
【図１６】（ａ）及び（ｂ）は、本発明による電力増幅装置の振幅変調−位相変調（ＡＭ−ＰＭ）歪みの改善を説明するための図である。
【図１７】本発明の一実施形態による第１エンベロープトラッキングバイアス電流の一例示図である。
【図１８】本発明の一実施形態によるバイアス電流によるベース−エミッター間の直流電圧の変化を説明するための図である。
【図１９】本発明の一実施形態による振幅変調−位相変調（ＡＭ−ＰＭ）歪みのシミュレーションの一例示図である。
【図２０】本発明の一実施形態によるＡＣＰＲ（隣接チャネル電力比）のシミュレーション結果を示すグラフである。
【図２１】（ａ）〜（ｉ）は、本発明の一実施形態による第２バイアス電流と第１バイアス電流の比率による振幅変調−位相変調（ＡＭ−ＰＭ）歪みのシミュレーションの例示図である。
【発明を実施するための形態】
【００３８】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。
【００３９】
図１は本発明の一実施形態による電力増幅装置の一例示図であり、図２は本発明の一実施形態による電力増幅装置の他の例示図である。
【００４０】
図１及び図２を参照すると、本発明の一実施形態による電力増幅装置は、エンベロープトラッキング（包絡線追跡）式の電流バイアス回路１００と、電力増幅回路３００と、を含む。
【００４１】
図２を参照すると、上記電力増幅装置は、入力信号ＲＦｉｎのエンベロープ電圧（包絡線波形電圧）に基づいて上記電力増幅回路３００に電源電圧ＶＣＣを供給するエンベロープトラッキング回路２００をさらに含むことができる。
【００４２】
上記エンベロープトラッキング式の電流バイアス回路１００は、上記入力信号ＲＦｉｎのエンベロープ電圧Ｖｅｎｖを用いて第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１を生成することができる。
【００４３】
上記電力増幅回路３００は、上記第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１により電流バイアスされ、入力信号ＲＦｉｎの電力を増幅することができる。
【００４４】
上記電力増幅回路３００は、電力増幅器３１０と、緩衝性バイアス回路３３０と、を含むことができる。
【００４５】
上記電力増幅器３１０は上記電力増幅回路３００の入力端子を介し受信される入力信号ＲＦｉｎの電力を増幅して、上記電力増幅回路３００の出力端子に増幅された出力信号ＲＦｏｕｔを生産する。
【００４６】
上記緩衝性バイアス回路３３０は、上記第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１を用いて第２エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ２を生成し、上記電力増幅器３１０のベースに供給することができる。
【００４７】
一例として、上記緩衝性バイアス回路３３０は、少なくとも１００倍程度の電流利得を有する場合、マイクロアンペア（μＡ）レベルの上記第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１をミリアンペア（ｍＡ）レベルの第２エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ２に増幅することができる。
【００４８】
また、上記エンベロープトラッキング電流バイアス回路１００は、上記第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１を上記電力増幅回路３００のベースに供給することで、上記電力増幅回路３００の振幅変調−位相変調（ＡＭ−ＰＭ）歪みを低減することができる。
【００４９】
図１及び図２において、Ｃ３００は上記入力信号ＲＦｉｎ内の直流電圧をブロッキングするためのキャパシターであり、Ｌ３００は電源電圧ＶＣＣ内の電源ノイズを遮断するためのインダクターである。
【００５０】
図３は本発明の一実施形態によるエンベロープトラッキング電流バイアス回路の一例示図である。
【００５１】
図３を参照すると、上記エンベロープトラッキング電流バイアス回路１００は、第１電流源回路１１０と、第２電流源回路１３０と、バイアス電流生成部１５０と、を含むことができる。
【００５２】
上記第１電流源回路１１０は基準電圧Ｖｒｅｆを用いて第１バイアス電流Ｉｂｉａｓ１を生成することができる。上記第１バイアス電流Ｉｂｉａｓ１は基準電圧Ｖｒｅｆを用いて生成されるため、一定の電流である。
【００５３】
上記第２電流源回路１３０は入力信号のエンベロープ電圧Ｖｅｎｖを用いて第２バイアス電流Ｉｂｉａｓ２を生成することができる。上記第２バイアス電流Ｉｂｉａｓ２はエンベロープ電圧Ｖｅｎｖを用いて生成されるため、入力信号のエンベロープに応じて変わる電流である。
【００５４】
そして、上記バイアス電流生成部１５０は、上記第１バイアス電流Ｉｂｉａｓ１と第２バイアス電流Ｉｂｉａｓ２を用いて第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１を生成し、上記電力増幅回路３００に供給することができる。
【００５５】
この際、上記バイアス電流生成部１５０は、上記第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１を上記電力増幅回路３００のベースに供給することで、上記電力増幅回路３００の振幅変調−位相変調（ＡＭ−ＰＭ）歪みを低減することができる。
【００５６】
この際、上記図３に示す第１電流源回路１１０及び第２電流源回路１３０については、図５及び図６を参照して後述する。
【００５７】
一例として、上記バイアス電流生成部１５０は、上記第１電流源回路１１０の出力ノードと上記第２電流源回路１３０の出力ノードに接続され、上記第１バイアス電流Ｉｂｉａｓ１と第２バイアス電流Ｉｂｉａｓ２を合算して上記第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１を生成することができる。
【００５８】
図４は本発明の一実施形態によるエンベロープトラッキング電流バイアス回路の他の例示図である。
【００５９】
図４を参照すると、上記第１電流源回路１１０は、第１制御信号ＶＣ１に応じて上記基準電圧Ｖｒｅｆに基づいて生成された上記第１バイアス電流Ｉｂｉａｓ１の値を調節することができる。
【００６０】
また、上記第２電流源回路１３０は、第２制御信号ＶＣ２に応じて上記エンベロープ電圧Ｖｅｎｖに基づいて生成された上記第２バイアス電流Ｉｂｉａｓ２の値を調節することができる。
【００６１】
これにより、後述する図２１（ａ）〜（ｉ）に示すように、上記バイアス電流生成部１５０で生成される第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１は、上記第１制御信号ＶＣ１及び上記第２制御信号ＶＣ２に応じて調節される第１バイアス電流Ｉｂｉａｓ１と上記第２バイアス電流Ｉｂｉａｓ２の調整比率を有することができる。
【００６２】
上記図４に示す第１電流源回路１１０及び第２電流源回路１３０については、図７及び図８を参照して後述する。
【００６３】
図５は本発明の一実施形態による第１電流源回路１１０の一例示図である。
【００６４】
図５を参照すると、上記第１電流源回路１１０は、第１電流源１１１と、第１電流ミラー回路１１３と、を含むことができる。
【００６５】
上記第１電流源１１１は、第１演算増幅器Ａ１と、第１抵抗Ｒ１１と、第１ＭＯＳトランジスタＭ１１と、第２ＭＯＳトランジスタＭ１２と、を含むことができる。
【００６６】
上記第１演算増幅器Ａ１は、上記基準電圧Ｖｒｅｆが入力される第１入力端と、上記第１抵抗Ｒ１１の一端に接続された第２入力端と、上記第１ＭＯＳトランジスタＭ１１のゲートに接続された出力端と、を含む。
【００６７】
上記第１電流源１１１は、上記第１ＭＯＳトランジスタＭ１１により上記第１演算増幅器Ａ１の出力電圧に応じて内部電流を調節し、上記第２ＭＯＳトランジスタＭ１２を第１ＭＯＳトランジスタＭ１１に積層する形で実装した構造を有することができる。
【００６８】
上記第１演算増幅器Ａ１により基準電圧Ｖｒｅｆが上記第１抵抗Ｒ１１の一端に印加され、上記第１抵抗Ｒ１１の他端は接地に接続される。これにより、上記基準電圧Ｖｒｅｆと第１抵抗Ｒ１１の抵抗値に応じて内部電流が生成され、上記第２ＭＯＳトランジスタＭ１２及び第１ＭＯＳトランジスタＭ１１を介して流れる。
【００６９】
上記第１電流ミラー回路１１３は、上記第２ＭＯＳトランジスタＭ１２のゲートに共通接続されたゲートを有し、上記内部電流のミラーリングを行うＭＯＳトランジスタＭ１−１を含むことができる。
【００７０】
ここで、上記ＭＯＳトランジスタＭ１−１は、上記第２ＭＯＳトランジスタＭ１２のサイズとの比率に応じて上記内部電流がミラーリングされることで生じたミラーリング電流を提供することができ、上記ＭＯＳトランジスタＭ１−１によってミラーリングされた電流が第１バイアス電流Ｉｂｉａｓ１として上記バイアス電流生成部１５０に提供されることができる。
【００７１】
図６は本発明の一実施形態による第２電流源回路１３０の一例示図である。
【００７２】
図６を参照すると、上記第２電流源回路１３０は、第２電流源１３１と、第２電流ミラー回路１３３と、を含むことができる。
【００７３】
上記第２電流源１３１は、第２演算増幅器Ａ２と、第２抵抗Ｒ２１と、第３ＭＯＳトランジスタＭ２１と、第４ＭＯＳトランジスタＭ２２と、を含むことができる。
【００７４】
上記第２演算増幅器Ａ２は、エンベロープ電圧Ｖｅｎｖが入力される第１入力端と、上記第２抵抗Ｒ２１の一端に接続された第２入力端と、上記第３ＭＯＳトランジスタＭ２１のゲートに接続された出力端と、を含む。
【００７５】
上記第３ＭＯＳトランジスタＭ２１は上記第２演算増幅器Ａ２の出力電圧に応じて内部電流を調節し、上記第４ＭＯＳトランジスタＭ２２は第３ＭＯＳトランジスタＭ２１にスタックされた構造からなることができる。
【００７６】
上記第２演算増幅器Ａ２によりエンベロープ電圧Ｖｅｎｖが上記第２抵抗Ｒ２１の一端に印加され、上記第２抵抗Ｒ２１の他端は接地に接続される。これにより、上記エンベロープ電圧Ｖｅｎｖと第２抵抗Ｒ２１の抵抗値に応じて内部電流が生成され、上記第４ＭＯＳトランジスタＭ２２及び第３ＭＯＳトランジスタＭ２１を介して流れる。
【００７７】
上記第２電流ミラー回路１３３は、上記第４ＭＯＳトランジスタＭ２２のゲートに共通接続されたゲートを有し、電流ミラーリングを行うＭＯＳトランジスタＭ２−１を含むことができる。
【００７８】
上記ＭＯＳトランジスタＭ２−１は、上記第４ＭＯＳトランジスタＭ２２のサイズとの比率に応じて上記内部電流がミラーリングされたミラーリング電流を提供することができ、上記ＭＯＳトランジスタＭ２−１によりミラーリングされたミラーリング電流が第２バイアス電流Ｉｂｉａｓ２として上記バイアス電流生成部１５０に提供されることができる。
【００７９】
図７は本発明の一実施形態による第１電流源回路１１０の他の例示図である。
【００８０】
図７を参照すると、上記第１電流源回路１１０は、第１電流源１１１と、第１電流ミラー回路１１３と、を含むことができる。
【００８１】
上記第１電流源１１１は、第１演算増幅器Ａ１と、第１抵抗Ｒ１１と、第１ＭＯＳトランジスタＭ１１と、第２ＭＯＳトランジスタＭ１２と、を含むことができる。
【００８２】
上記第１演算増幅器Ａ１は、基準電圧Ｖｒｅｆが入力される第１入力端と、上記第１抵抗Ｒ１１の一端に接続された第２入力端と、上記第１ＭＯＳトランジスタＭ１１のゲートに接続された出力端と、を含む。
【００８３】
上記第１電流源１１１は、上記第１ＭＯＳトランジスタＭ１１により上記第１演算増幅器Ａ１の出力電圧に応じて内部電流を調節し、上記第２ＭＯＳトランジスタＭ１２を第１ＭＯＳトランジスタＭ１１に積層する形で実装した構造を有することができる。
【００８４】
上記第１演算増幅器Ａ１により基準電圧Ｖｒｅｆが上記第１抵抗Ｒ１１の一端に印加され、上記第１抵抗Ｒ１１の他端は接地に接続される。これにより、上記基準電圧Ｖｒｅｆと第１抵抗Ｒ１１の抵抗値に応じて内部電流が生成され、上記第２ＭＯＳトランジスタＭ１２及び第１ＭＯＳトランジスタＭ１１を介して流れる。
【００８５】
上記第１電流ミラー回路１１３は、上記第２ＭＯＳトランジスタＭ１２のゲートに共通接続されたゲートを有し、上記内部電流のミラーリングを行う複数のＭＯＳトランジスタＭ１−１、Ｍ１−２、Ｍ１−３〜Ｍ１−Ｎと、上記複数のＭＯＳトランジスタＭ１−１〜Ｍ１−Ｎと上記第１電流ミラー回路１１３の出力端との間にそれぞれ接続された複数のスイッチＳＷ１−１、ＳＷ１−２、ＳＷ１−３〜ＳＷ１−Ｎと、を含むことができる。
【００８６】
上記複数のＭＯＳトランジスタＭ１−１〜Ｍ１−Ｎのそれぞれは、上記複数のＭＯＳトランジスタＭ１−１〜Ｍ１−Ｎのそれぞれのサイズと上記第２ＭＯＳトランジスタＭ１２のサイズとの比率に応じて上記内部電流がミラーリングされることで生じたミラーリング電流を提供することができる。
【００８７】
上記複数のスイッチＳＷ１−１〜ＳＷ１−Ｎのそれぞれは、上記第１制御信号ＶＣ１＜０＞、ＶＣ１＜１＞、ＶＣ１＜２＞〜ＶＣ１＜Ｎ＞のそれぞれに応じてオン状態またはオフ状態になり、上記複数のスイッチがオン状態になると、上記複数のＭＯＳトランジスタＭ１−１〜Ｍ１−Ｎのそれぞれによりミラーリングされたミラーリング電流を選択する。その後、選択されたミラーリング電流が合算されて第１バイアス電流Ｉｂｉａｓ１が生成され、上記バイアス電流生成部１５０に提供されることができる。
【００８８】
これにより、上記第１バイアス電流Ｉｂｉａｓ１は、複数のＭＯＳトランジスタＭ１−１〜Ｍ１−Ｎのうち第１制御信号ＶＣ１＜０＞〜ＶＣ１＜Ｎ＞に応じてオン状態になるトランジスタの個数に応じてその電流値が決定されることができる。
【００８９】
図７には４個以上のＭＯＳトランジスタＭ１−１〜Ｍ１−Ｎ、４個以上のスイッチＳＷ１−１〜ＳＷ１−Ｎ、及び４個以上の第１制御信号ＶＣ１＜０＞〜ＶＣ１＜Ｎが示されているが、これは単に例示に過ぎず、２個または３個以上のＭＯＳトランジスタＭ１−１〜Ｍ１−Ｎ、２個または３個以上のスイッチＳＷ１−１〜ＳＷ１−Ｎ、及び２個または３個以上の第１制御信号ＶＣ１＜０＞〜ＶＣ１＜Ｎであってもよい。
【００９０】
図８は本発明の一実施形態による第２電流源回路１３０の他の例示図である。
【００９１】
図８を参照すると、上記第２電流源回路１３０は、第２電流源１３１と、第２電流ミラー回路１３３と、を含むことができる。
【００９２】
上記第２電流源１３１は、第２演算増幅器Ａ２と、第２抵抗Ｒ２１と、第３ＭＯＳトランジスタＭ２１と、第４ＭＯＳトランジスタＭ２２と、を含むことができる。
【００９３】
上記第２演算増幅器Ａ２は、エンベロープ電圧Ｖｅｎｖが入力される第１入力端と、上記第２抵抗Ｒ２１の一端に接続された第２入力端と、上記第３ＭＯＳトランジスタＭ２１のゲートに接続された出力端と、を含む。
【００９４】
上記第３ＭＯＳトランジスタＭ２１は上記第２演算増幅器Ａ２の出力電圧に応じて内部電流を調節し、上記第４ＭＯＳトランジスタＭ２２は第３ＭＯＳトランジスタＭ２１にスタックされた構造からなることができる。
【００９５】
上記第２演算増幅器Ａ２によりエンベロープ電圧Ｖｅｎｖが上記第２抵抗Ｒ２１の一端に印加され、上記第２抵抗Ｒ２１の他端は接地に接続される。これにより、上記エンベロープ電圧Ｖｅｎｖと第２抵抗Ｒ２１の抵抗値に応じて内部電流が生成され、上記第４ＭＯＳトランジスタＭ２２及び第３ＭＯＳトランジスタＭ２１を介して流れる。
【００９６】
上記第２電流ミラー回路１３３は、上記第４ＭＯＳトランジスタＭ２２のゲートに共通接続されたゲートを有し、上記内部電流のミラーリングを行う複数のＭＯＳトランジスタＭ２−１、Ｍ２−２、Ｍ２−３〜Ｍ２−Ｎと、上記複数のＭＯＳトランジスタＭ２−１、Ｍ２−２、Ｍ２−３〜Ｍ２−Ｎのそれぞれと上記第２電流ミラー回路１３３の出力端との間に接続された複数のスイッチＳＷ２−１、ＳＷ２−２、ＳＷ２−３〜ＳＷ２−Ｎと、を含むことができる。
【００９７】
上記複数のＭＯＳトランジスタＭ２−１〜Ｍ２−Ｎのそれぞれは、上記第４ＭＯＳトランジスタＭ２２のサイズと上記複数のＭＯＳトランジスタＭ２−１〜Ｍ２−Ｎのそれぞれのサイズの比率に応じて上記内部電流がミラーリングされることで生じたミラーリング電流を提供することができる。
【００９８】
上記複数のスイッチＳＷ２−１〜ＳＷ２−Ｎのそれぞれは、各第２制御信号ＶＣ２＜０＞、ＶＣ２＜１＞、ＶＣ２＜２＞〜ＶＣ２＜Ｎ＞に応じてオン状態またはオフ状態になり、上記複数のスイッチＳＷ２−１〜ＳＷ２−Ｎがオン状態になると、上記複数のＭＯＳトランジスタＭ２−１〜Ｍ２−Ｎのそれぞれによってミラーリングされたミラーリング電流を選択する。その後、選択されたミラーリング電流が合算されて第２バイアス電流Ｉｂｉａｓ２が生成され、上記バイアス電流生成部１５０に提供されることができる。
【００９９】
これにより、上記第２バイアス電流Ｉｂｉａｓ２は、複数のＭＯＳトランジスタＭ２−１〜Ｍ２−Ｎのうち第２制御信号ＶＣ２に応じてオン状態になったトランジスタの個数に応じて、その電流値が決定されることができる。
【０１００】
図８には４個以上のＭＯＳトランジスタＭ２−１〜Ｍ２−Ｎ、４個以上のスイッチＳＷ２−１〜ＳＷ２−Ｎ、及び４個以上の第２制御信号ＶＣ１＜０＞〜ＶＣ２＜Ｎ＞が示されているが、これは単に例示に過ぎず、２個または３個以上のＭＯＳトランジスタＭ２−１〜Ｍ２−Ｎ、２個または３個以上のスイッチＳＷ２−１〜ＳＷ２−Ｎ、及び２個または３個以上の第２制御信号ＶＣ２＜０＞〜ＶＣ２＜Ｎ＞であってもよい。
【０１０１】
図９は本発明の一実施形態による電力増幅装置のさらに他の例示図である。
【０１０２】
図９を参照すると、上記電力増幅装置は、図１の構造に加えて、エンベロープトラッキング回路２００をさらに含むことができる。上記エンベロープトラッキング回路２００は、入力信号のエンベロープ電圧Ｖｅｎｖを上記電力増幅回路３００に電源電圧ＶＣＣとして供給することができる。
【０１０３】
一例として、上記エンベロープトラッキング電流バイアス回路１００は、上記エンベロープトラッキング回路２００からの電源電圧ＶＣＣを上記エンベロープ電圧Ｖｅｎｖとして受信することができる。
【０１０４】
図１０は本発明の一実施形態による電力増幅装置のさらに他の例示図である。
【０１０５】
図１０を参照すると、上記電力増幅装置は、図２の構造に加えて、エンベロープ検出回路５０をさらに含むことができる。上記エンベロープ検出回路５０は、入力信号のエンベロープ電圧Ｖｅｎｖを検出することができ、このエンベロープ電圧Ｖｅｎｖは上記エンベロープトラッキング電流バイアス回路１００に供給される。
【０１０６】
これにより、上記エンベロープトラッキング電流バイアス回路１００は上記エンベロープ検出回路５０から上記エンベロープ電圧Ｖｅｎｖを受信することができる。
【０１０７】
図１１は本発明の一実施形態による電力増幅回路の一例示図である。
【０１０８】
図１１を参照すると、上記緩衝性バイアス回路３３０は、電流バイアス回路３３１と、電流増幅器３３３と、を含むことができる。
【０１０９】
上記電流バイアス回路３３１は上記エンベロープトラッキング電流バイアス回路１００の出力端と接地との間に接続されることができる。一例として、上記電流バイアス回路３３１は、上記エンベロープトラッキング電流バイアス回路１００の出力と接地との間に直列に接続された２個の抵抗Ｒ３１、Ｒ３２を含んで電圧分配バイアス回路からなることができる。
【０１１０】
上記電流増幅器３３３は、上記電流バイアス回路３３１により電流バイアスされ、上記第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１を増幅して上記第２エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ２を生成することができる。一例として、上記電流増幅器３３３は、基準電圧Ｖｒｅｆを受信するコレクターと、電力増幅器３１０のベースで接続されたエミッターと、上記電流バイアス回路３３１の２個の抵抗Ｒ３１、Ｒ３２の間のノードに接続されたベースを有するバイポーラ接合トランジスタ（ＢＪＴ）Ｑ３３０と、を含むことができる。
【０１１１】
また、上記電力増幅回路３００に含まれた電力増幅器３１０は、上記第２エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ２を受信するベースを有するバイポーラ接合トランジスタＱ３００を含む。
【０１１２】
上記バイポーラ接合トランジスタＱ３００のコレクターはコイルＬ３００を介して電源電圧ＶＣＣを受信し、上記電力増幅回路３００の信号入力端ＲＦｉｎに接続されたＤＣ遮断用キャパシターＣ３００を介して入力信号の入力を受ける。
【０１１３】
図１２は本発明の一実施形態による緩衝性バイアス回路の一例示図である。
【０１１４】
図１２を参照すると、上記電流バイアス回路３３１は、第１バイアス抵抗Ｒ３１と、温度補償回路３３１−ＴＣと、を含むことができる。
【０１１５】
上記第１バイアス抵抗Ｒ３１は、上記エンベロープトラッキング電流バイアス回路１００の出力端と上記電流増幅器３３３のベースとの間に接続されることができる。
【０１１６】
上記温度補償回路３３１−ＴＣは、電流増幅器３３３のベースと接地との間に接続され、温度を補償するために、温度によって可変される抵抗値を有する。
【０１１７】
この場合、上記第１バイアス抵抗Ｒ３１の抵抗値と上記温度補償回路３３１−ＴＣの抵抗値に応じて上記温度補償回路３３１−ＴＣにかかる電圧が決定され、この電圧に応じてバイアス電流が決定されることができる。
【０１１８】
図１３は本発明の一実施形態による緩衝性バイアス回路の他の例示図である。
【０１１９】
図１３を参照すると、上記温度補償回路３３１−ＴＣは、上記電流増幅器３３３のベースと接地との間に直列に接続される少なくとも２個のダイオード接続トランジスタＱ３１、Ｑ３２を含むことができる。上記ダイオード接続トランジスタＱ３１、Ｑ３２は温度による抵抗値を有するため、温度補償を行うことができる。
【０１２０】
図１４は本発明の一実施形態による緩衝性バイアス回路のさらに他の例示図である。
【０１２１】
図１４を参照すると、上記温度補償回路３３１−ＴＣは、上記電流増幅器３３３のベースと接地との間に直列に接続される少なくとも２個のダイオードＤ３１、Ｄ３２を含むことができる。上記２個のダイオードＤ３１、Ｄ３２は、温度による抵抗値を有するため、温度補償を行うことができる。
【０１２２】
上記電流増幅器３３３は、上記第２エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ２を出力する出力端に熱暴走を防止するための抵抗Ｒ３３０を含むことができる。
【０１２３】
図１５は電力増幅装置の振幅変調−位相変調（ＡＭ−ＰＭ）歪みの概念を説明するための図である。
【０１２４】
図１５を参照すると、電力増幅装置に含まれた電力増幅回路のベース−エミッター間の直流電圧ＶＢＥ（ＤＣ）が入力信号の電圧レベルに応じて変化し、これにより、電力増幅回路のコレクター−ベース（Ｃ−Ｂ）間のダイオードによるコレクター−ベースのキャパシタンスＣｃｂが変化して、その結果、ＡＭ−ＰＭ歪みが発生し得る。
【０１２５】
上記電力増幅回路のベースに供給されるバイアス電流が固定値であると、上述のようなＡＭ−ＰＭ歪みが発生するが、本発明の一実施形態によると、エンベロープトラッキング（ＥＴ）バイアス電流を電力増幅回路のベースに供給して、入力信号の電力が大きくなった場合には電力増幅回路のベース−エミッター間の直流電圧が減少する変動を防止し、反対に、入力信号の電力が小さくなった場合には電力増幅回路のベース−エミッター間の直流電圧が上昇する変動を防止する。その結果、本発明の一実施形態によれば、入力信号の電力変動及び電源電圧ＶＣＣの変動が生じても上記電力増幅回路のベース−エミッター間の直流電圧の変動を抑制することができる。これにより、ＡＭ−ＰＭ歪みを低減することができ、ＡＣＰＲを改善することができる。
【０１２６】
図１６の（ａ）及び（ｂ）は、本発明による電力増幅装置の振幅変調−位相変調（ＡＭ−ＰＭ）歪みの改善を説明するための図である。
【０１２７】
図１６の（ａ）で、エンベロープトラッキング（ＥＴ）バイアス電流がない電力増幅回路３００のバイポーラ接合トランジスタＱ３００に入力される信号を参照すると、入力信号の電力が大きいと、バイポーラ接合トランジスタＱ３００のベース−エミッター間の直流電圧ＶＢＥ（ＤＣ）が下がり、これによってバイポーラ接合トランジスタＱ３００のコレクター−ベースのキャパシタンスＣｃｂが増加して、ＡＭ−ＰＭ歪みが増加し得る。
【０１２８】
図１６の（ｂ）で、エンベロープトラッキング（ＥＴ）バイアス電流を有する電力増幅回路３００のバイポーラ接合トランジスタＱ３００に入力される信号である従来のＶＢＥ（ＤＣ）、及び本発明のＶＢＥ（ＤＣ）を参照すると、入力信号の電力が大きいと、バイポーラ接合トランジスタＱ３００のベース−エミッター間の直流電圧ＶＢＥ（ＤＣ）が下がることが、エンベロープトレッキング（ＥＴ）バイアス電流の印加により抑制される。これにより、バイポーラ接合トランジスタＱ３００のコレクター−ベースのキャパシタンスＣｃｂが減少し、ＡＭ−ＰＭ歪みが減少することができる。
【０１２９】
図１７は本発明の一実施形態による第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１の一例示、及び従来の時間μｓに伴う固定電流バイアスＩｂｉａｓ＿ｆｉｘｅｄの一例示を示す図であり、図１８は本発明の一実施形態による第１エンベロープトラッキングバイアスＩｂｉａｓ＿ＥＴ１によるベース−エミッター間の直流電圧ＶＢＥ（ＤＣ）の一例示、及び時間μｓに伴う固定電流バイアスＩｂｉａｓ−ｆｉｘｅｄによるベース−エミッター間の直流電圧ＶＢＥ（ＤＣ）の一例示を示す図である。
【０１３０】
図１８を参照すると、第１エンベロープトラッキングバイアス電流Ｉｂｉａｓ＿ＥＴ１（本発明）によるベース−エミッター間の直流電圧ＶＢＥ（ＤＣ）の変動が、固定電流バイアスＩｂｉａｓ−ｆｉｘｅｄによるベース−エミッター間の直流電圧ＶＢＥ（ＤＣ）（従来）の変動より減少したことが分かる。
【０１３１】
図１９は本発明の一実施形態による振幅変調−位相変調（ＡＭ−ＰＭ）歪みのシミュレーションの一例示図であり、図２０は本発明の一実施形態によるＡＣＰＲ（隣接チャネル電力比）のシミュレーション結果を示すグラフである。
【０１３２】
図１９において、Ｇ１１は従来の固定バイアス電流によるＡＭ−ＰＭ歪みを示すグラフであり、Ｇ１２は本発明の一実施形態によるエンベロープトラッキングバイアス電流によるＡＭ−ＰＭ歪みを示すグラフである。
【０１３３】
図１９のＧ１１及びＧ１２を参照すると、本発明の一実施形態によるエンベロープトラッキングバイアス電流によるＡＭ−ＰＭ歪みが、従来の固定バイアス電流によるＡＭ−ＰＭ歪みに比べて約５度程度減少したことが分かる。
【０１３４】
図２０において、Ｇ２１は従来の固定バイアス電流によるＡＣＰＲを示すグラフであり、Ｇ２２は本発明の一実施形態によるエンベロープトラッキングバイアス電流によるＡＣＰＲを示すグラフである。
【０１３５】
図２０のＧ２１及びＧ２２を参照すると、本発明の一実施形態によるエンベロープトラッキングバイアス電流によるＡＣＰＲが、従来の固定バイアス電流によるＡＣＰＲに比べて、上側チャンネル（Ｕｐｐｅｒ  Ｃｈａｎｎｅｌ）は７ｄＢ（例えば、−３３．０７６ｄＢ〜−４１．７７２ｄＢ）程度、下側チャンネル（Ｌｏｗｅｒ  Ｃｈａｎｎｅｌ）は４ｄＢ（例えば、−３２．８４９ｄＢ〜−３６．９０２ｄＢ）程度改善したことを確認することができる。
【０１３６】
図２１の（ａ）〜（ｉ）は、本発明の一実施形態による、第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率による振幅変調−位相変調（ＡＭ−ＰＭ）歪みのシミュレーションの例示図である。
【０１３７】
図２１の（ａ）は第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率が８０％及び２０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪みを示すグラフであり、図２１の（ｂ）は第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率が７０％及び３０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪みを示すグラフであり、図２１の（ｃ）は第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率が６０％及び４０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪みを示すグラフであり、図２１の（ｄ）は第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率が５０％及び５０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪みを示すグラフであり、図２１の（ｅ）は第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率が４０％及び６０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪みを示すグラフであり、図２１の（ｆ）は第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率が３０％及び７０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪みを示すグラフであり、図２１の（ｇ）は第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率が２０％及び８０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪みを示すグラフであり、図２１の（ｈ）は第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率が１０％及び９０％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪みを示すグラフであり、図２１の（ｉ）は第２バイアス電流Ｉｂｉａｓ２と第１バイアス電流Ｉｂｉａｓ１の比率が０％及び１００％である場合における振幅変調−位相変調（ＡＭ−ＰＭ）歪みを示すグラフである。ここで、０％の比率において、上記第２バイアス電流Ｉｂｉａｓ２は上記エンベロープ電圧Ｖｅｎｖに基づいて生成され、１００％の比率において、上記第１バイアス電流Ｉｂｉａｓ１は上記基準電圧Ｖｒｅｆに基づいて生成されるため、エンベロープトラッキング（ＥＴ）バイアス電流がないことを意味する。
【０１３８】
図２１の（ａ）〜（ｉ）において、Ｇ１１は従来の固定バイアス電流によるＡＭ−ＰＭ歪みを示すグラフであり、Ｇ１２は本発明の一実施形態によるエンベロープトラッキングバイアス電流によるＡＭ−ＰＭ歪みを示すグラフである。
【０１３９】
図２１の（ａ）〜（ｉ）のＧ１１及びＧ１２を参照すると、本発明の一実施形態によるエンベロープトラッキングバイアス電流中に、エンベロープ電圧によって生成された第２バイアス電流Ｉｂｉａｓ２の比率が、基準電圧によって生成された第１バイアス電流Ｉｂｉａｓ１より多い場合に、相対的にＡＭ−ＰＭ歪みが改善することが分かる。
【０１４０】
上述のような本発明の実施形態によると、ＲＦ信号の電力が大きいと、ＶＣＣ（電源電圧）が上がり、ベース−エミッター間の直流電圧は反対に下がるようになり、この場合、ＡＭ−ＰＭ歪みの発生を防止するために、エンベロープトラッキング（ＥＴ）バイアス電流の値を増加させることで、ベース−エミッター間の直流電圧が下がることを低減することができる。反対に、ＲＦ信号の電力が小さいと、ＶＣＣ（電源電圧）が下がり、ベース−エミッター間の直流電圧は反対に上がるようになり、この場合、エンベロープトラッキング（ＥＴ）バイアス電流の値を減少させることで、ベース−エミッター間の直流電圧が上がることを低減することができる。
【０１４１】
その結果、電源電圧ＶＣＣの変動によるベース−エミッター間の直流電圧の変動を最小化してＡＭ−ＰＭ歪みを低減することができ、ＡＣＰＲを改善することができる。
【０１４２】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【０１４３】
１００  エンベロープトラッキング電流バイアス回路
１１０  第１電流源回路
１３０  第２電流源回路
１５０  バイアス電流生成部
３００  電力増幅回路
３１０  電力増幅器
３３０  緩衝性バイアス回路
３３１  電流バイアス回路
３３３  電流増幅器
Ｖｅｎｖ  エンベロープ電圧
Ｉｂｉａｓ＿ＥＴ１  第１エンベロープトラッキングバイアス電流
Ｉｂｉａｓ＿ＥＴ２  第２エンベロープトラッキングバイアス電流
Ｖｒｅｆ  基準電圧
【図１】
2018074560.tif 000003
【図２】
2018074560.tif 000004
【図３】
2018074560.tif 000005
【図４】
2018074560.tif 000006
【図５】
2018074560.tif 000007
【図６】
2018074560.tif 000008
【図７】
2018074560.tif 000009
【図８】
2018074560.tif 000010
【図９】
2018074560.tif 000011
【図１０】
2018074560.tif 000012
【図１１】
2018074560.tif 000013
【図１２】
2018074560.tif 000014
【図１３】
2018074560.tif 000015
【図１４】
2018074560.tif 000016
【図１５】
2018074560.tif 000017
【図１６】
2018074560.tif 000018
【図１７】
2018074560.tif 000019
【図１８】
2018074560.tif 000020
【図１９】
2018074560.tif 000021
【図２０】
2018074560.tif 000022
【図２１】
2018074560.tif 000023