(57)【要約】【課題】チップサイズを縮小可能な回路ユニットを提供する。【解決手段】デジタル回路４００において、複数の回路ユニット５００は、複数の制御対象に対応する。マルチプレクサ５０２は、複数の信号からひとつを選択する。複数の回路ユニット５００のひとつ５００＿１に含まれるマルチプレクサ５０２＿１は、複数の制御対象それぞれの第１情報を示す複数の第１信号Ｓ２１＿１〜Ｓ２１＿２を受けるよう接続され、複数の第１信号Ｓ２１＿１〜Ｓ２１＿２を時分割で選択する。複数の回路ユニット５００の別のひとつ５００＿２に含まれるマルチプレクサ５０２＿２は、複数の制御対象それぞれの第２情報を示す複数の第２信号Ｓ２２＿１〜Ｓ２２＿２を受けるよう接続され、複数の第２信号Ｓ２２＿１〜Ｓ２２＿２を時分割で選択する。上位コントローラ４０２は、複数の回路ユニット５００を制御する。【選択図】図４
2018074831.tif 000002
【特許請求の範囲】
【請求項１】
複数の制御対象に対応する複数の回路ユニットを備え、
前記複数の回路ユニットはそれぞれ、
複数の信号からひとつを選択するマルチプレクサと、
前記マルチプレクサの出力信号をデジタル信号に変換するＡ／Ｄコンバータと、
を含み、
前記複数の回路ユニットのひとつに含まれる前記マルチプレクサは、前記複数の制御対象それぞれの第１情報を示す複数の第１信号を受信可能に接続され、前記複数の第１信号を時分割で選択し、
前記複数の回路ユニットの別のひとつに含まれる前記マルチプレクサは、前記複数の制御対象それぞれの第２情報を示す複数の第２信号を受信可能に接続され、前記複数の第２信号を時分割で選択することを特徴とするデジタル回路。
【請求項２】
前記複数の回路ユニットを制御する上位コントローラをさらに備えることを特徴とする請求項１に記載のデジタル回路。
【請求項３】
前記上位コントローラは、前記複数の回路ユニットそれぞれに含まれる前記マルチプレクサを制御することを特徴とする請求項２に記載のデジタル回路。
【請求項４】
前記上位コントローラは、前記複数の回路ユニットのそれぞれのＡ／Ｄコンバータが生成するデジタル信号を受信可能に接続されることを特徴とする請求項２または３に記載のデジタル回路。
【請求項５】
前記複数の回路ユニットの前記ひとつと前記別のひとつのレイアウトは鏡像であることを特徴とする請求項１から４のいずれかに記載のデジタル回路。
【請求項６】
前記複数の回路ユニットはそれぞれ、ローカルコントローラをさらに含み、
前記複数の回路ユニットそれぞれに含まれる前記ローカルコントローラは、同じ回路ユニットに含まれる前記Ａ／Ｄコンバータが生成する前記デジタル信号を直接受けるよう接続されることを特徴とする請求項１から５のいずれかに記載のデジタル回路。
【請求項７】
前記第１情報、前記第２情報の少なくともひとつは、前記デジタル回路の外部の状態であることを特徴とする請求項１から６のいずれかに記載のデジタル回路。
【請求項８】
前記第１情報、前記第２情報の少なくともひとつは、前記回路ユニットの内部の状態であることを特徴とする請求項１から７のいずれかに記載のデジタル回路。
【請求項９】
前記複数の回路ユニットはそれぞれ、当該回路ユニットの内部の状態を示す信号を生成する検出回路をさらに含むことを特徴とする請求項８に記載のデジタル回路。
【請求項１０】
マルチフェーズまたはマルチチャンネルのデジタル制御電源のコントロール回路であることを特徴とする請求項１から９のいずれかに記載のデジタル回路。
【請求項１１】
複数チャンネルのモータ駆動回路であることを特徴とする請求項１から９のいずれかに記載のデジタル回路。
【請求項１２】
複数の制御対象に対応する複数の回路ユニットと、
セレクタと、
を備え、
前記複数の回路ユニットはそれぞれ、
複数の信号からひとつを選択するマルチプレクサと、
前記マルチプレクサの出力信号をデジタル信号に変換するＡ／Ｄコンバータと、
を含み、
前記セレクタは、（i）前記複数の回路ユニットのひとつに含まれる前記マルチプレクサに、前記複数の制御対象それぞれの第１情報を示す複数の第１信号を入力し、前記複数の回路ユニットの別のひとつに含まれる前記マルチプレクサに、前記複数の制御対象それぞれの第２情報を示す複数の第２信号を入力する第１状態と、（ii）前記複数の回路ユニットのひとつに含まれる前記マルチプレクサに、対応する制御対象の第１情報および第２情報を示す第１信号および第２信号を入力し、前記複数の回路ユニットの別のひとつに含まれる前記マルチプレクサに、対応する制御対象の第１情報および第２情報を示す第１信号および第２信号を入力する第２状態と、が切りかえ可能に構成されることを特徴とするデジタル回路。
【請求項１３】
前記複数の回路ユニットの前記Ａ／Ｄコンバータの出力を受け、前記複数の回路ユニットを制御する上位コントローラをさらに備え、
前記複数の回路ユニットはそれぞれ、ローカルコントローラをさらに含み、
前記複数の回路ユニットそれぞれに含まれる前記ローカルコントローラは、（i）前記セレクタが前記第１状態であるとき、同じ回路ユニットに含まれる前記Ａ／Ｄコンバータが生成する前記デジタル信号を、前記上位コントローラを経由して受信し、（ii）前記セレクタが前記第２状態であるとき、同じ回路ユニットに含まれる前記Ａ／Ｄコンバータが生成する前記デジタル信号を直接受信することを特徴とする請求項１２に記載のデジタル回路。
【請求項１４】
デジタル回路を構成するための回路ユニットであって、
前記デジタル回路の上位コントローラから制御に応じて、複数の信号からひとつを選択するマルチプレクサと、
前記マルチプレクサの出力信号をデジタル信号に変換するＡ／Ｄコンバータと、
を備え、
前記マルチプレクサは、当該回路ユニットの外部からの信号が入力可能に配線される少なくともひとつの入力ノードを有し、
前記Ａ／Ｄコンバータは、前記デジタル信号を前記回路ユニットの外部に取り出し可能に配線される出力ノードを有することを特徴とする回路ユニット。
【請求項１５】
前記回路ユニットの内部の状態を示す信号を生成する検出回路をさらに備え、
前記マルチプレクサは、前記検出回路の出力信号を受けるよう接続されるひとつの入力ノードを有し、
前記検出回路の出力ノードは、前記検出回路の出力信号を前記回路ユニットの外部に取り出し可能に配線されることを特徴とする請求項１４に記載の回路ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル回路に関する。
【背景技術】
【０００２】
電源回路のコントロールＩＣ（Integrated Circuit）、モータ駆動ＩＣ、オーディオ信号処理回路をはじめとする機能ＩＣは、従来、アナログ回路による実装が主流であったが、近年、デジタル回路により実装された機能ＩＣが普及し始めている。機能ＩＣをデジタル回路で実装した場合、ハードウェアの変更をすることなく、内部のソフトウェアを変更することにより、機能ＩＣの機能や処理を変更、修正できるという利点がある。この利点は、規格が頻繁に変更されるような用途や、多品種展開を要求される用途において、機能ＩＣの開発期間を短縮できるため特に重要である。
【０００３】
図１は、デジタル制御電源の回路図である。デジタル制御電源１００ｒは、アナログ回路で構成される出力回路１０２と、デジタル回路で構成されるコントロールＩＣ２００ｒを備える。この例では出力回路１０２は、ドライバ２２２、インダクタＬ１、出力キャパシタＣ１を含む降圧型である。
【０００４】
コントロールＩＣ２００ｒは、ドライバ２２２に加えて、Ａ／Ｄコンバータ２０２、２０４、デジタルコントローラ２２０を備える。Ａ／Ｄコンバータ２０２は、デジタル制御電源１００ｒの出力電圧ＶＯＵＴをデジタル信号ＤＶＯＵＴに変換する。また別のＡ／Ｄコンバータ２０４は、デジタル制御電源１００ｒの出力電流（インダクタ電流）ＩＬをデジタル信号ＤＩＬに変換する。デジタルコントローラ２２０は、デジタル信号ＤＶＯＵＴやＤＩＬにもとづいて変調されるパルス信号Ｓ１９を生成する。ドライバ２２２は、パルス信号Ｓ１９に応じてインダクタＬ１に、矩形のスイッチング電圧ＶＬＸを供給する。
【０００５】
大規模な回路システムにおいては、マルチフェーズあるいはマルチチャンネルのデジタル制御電源が用いられる場合がある。図２は、本発明者が検討した、マルチフェーズφ１〜φｎ（ｎは２以上の整数）のデジタル制御電源の回路図である。なお図２のデジタル制御電源１００ｓを公知技術と認定してはならない。
【０００６】
デジタル制御電源１００ｓは、コントロールＩＣ２００ｓと、複数フェーズφ１〜φｎに対応する複数の出力回路１０２＿１〜１０２＿ｎを備える。コントロールＩＣ２００ｓは、複数フェーズに対応する制御回路ユニット３００ｓ＿１〜３００ｓ＿ｎと、上位コントローラ３０２ｓを有する。制御回路ユニット３００ｓはそれぞれ、図１のコントロールＩＣ２００ｒと同じ回路構成を有している。複数の制御回路ユニット３００ｓは、同一の素子レイアウトを有し、複数の制御回路ユニット３００ｓそれぞれにおいて、複数の素子は同一の配線パターンで結線される。
【０００７】
図２ではコントロールＩＣ２００ｓは、複数フェーズφ１〜φｎの出力回路１０２＿１〜１０２＿ｎの出力が共通に接続されるプラットフォームに使用される形態を示すが、出力回路１０２＿１〜１０２＿ｎの出力が独立であるプラットフォームで使用される場合もある。
【０００８】
各フェーズのデジタルコントローラ２２０は、対応するフェーズのデジタル信号ＤＶＯＵＴ、ＤＩＬに基づいてパルス信号Ｓ１９を生成する。また上位コントローラ３０２ｓは、複数フェーズそれぞれにおいて得られるデジタル信号ＤＶＯＵＴ、ＤＩＬにもとづいて、複数フェーズのデジタルコントローラ２２０を統合的に制御する。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明者は、図２のコントロールＩＣ２００ｓについて検討した結果、以下の課題を認識するに至った。図２のコントロールＩＣ２００ｓでは、フェーズごとに、複数のＡ／Ｄコンバータ２０２、２０４が設けられる。デジタル回路においてＡ／Ｄコンバータが占有する面積は相対的に大きく、したがってフェーズ数が増加すると、コントロールＩＣ２００ｓのチップサイズおよびコストが増大するという問題がある。なおこのような問題は、デジタル制御電源に限らず、幅広いデジタル回路において生じうる。
【００１０】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、チップサイズを縮小可能な回路ユニットの提供にある。
【課題を解決するための手段】
【００１１】
本発明のある態様はデジタル回路に関する。デジタル回路は、複数の制御対象に対応する複数の回路ユニットを備える。複数の回路ユニットはそれぞれ、複数の信号からひとつを選択するマルチプレクサと、マルチプレクサの出力信号をデジタル信号に変換するＡ／Ｄコンバータと、を含む。複数の回路ユニットのひとつに含まれるマルチプレクサは、複数の制御対象それぞれの第１情報を示す複数の第１信号を受信可能に接続され、複数の第１信号を時分割で選択し、複数の回路ユニットの別のひとつに含まれるマルチプレクサは、複数の制御対象それぞれの第２情報を示す複数の第２信号を受信可能に接続され、複数の第２信号を時分割で選択する。
【００１２】
マルチプレクサの回路面積はＡ／Ｄコンバータのそれに比べて格段に小さい。したがってこの態様によれば、複数の制御対象に関する同じ情報を、ひとつの回路ユニットに含まれるＡ／Ｄコンバータを用いて時分割処理することにより、Ａ／Ｄコンバータの総数を削減でき、回路面積を削減できる。加えて、同じ情報を共通のＡ／Ｄコンバータで処理することにより、複数の制御対象間のＡ／Ｄコンバータの特性のばらつきの影響を低減でき、ひいては複数の制御対象間の制御ばらつきを抑制し、デジタル回路の性能を高めることができる。また、デジタル回路を、同じ回路ユニット（ＩＰコア）を複数、組み合わせて設計することができるため、設計・レイアウトの期間を短縮でき、回路規模の変更に容易に対応できる。
【００１３】
ある態様においてデジタル回路は、複数の回路ユニットを制御する上位コントローラをさらに備えてもよい。上位コントローラは、複数の回路ユニットそれぞれに含まれるマルチプレクサを制御してもよい。上位コントローラは、複数の回路ユニットそれぞれのＡ／Ｄコンバータが生成するデジタル信号を受信可能に接続されてもよい。
【００１４】
複数の回路ユニットのひとつと別のひとつのレイアウトは鏡像であってもよい。
これにより、複数の回路ユニットのひとつと別のひとつを隣接配置した場合に、それらの間を結線する配線パターンのレイアウトが容易となる。
【００１５】
複数の回路ユニットはそれぞれ、ローカルコントローラをさらに含んでもよい。複数の回路ユニットそれぞれに含まれるローカルコントローラは、同じ回路ユニットに含まれるＡ／Ｄコンバータが生成するデジタル信号を直接受けるよう接続されてもよい。
これにより、上位コントローラを介在せずに、各回路ユニットで閉じた処理を実行可能となる。
【００１６】
第１情報、第２情報の少なくともひとつは、デジタル回路の外部の状態であってもよい。
【００１７】
第１情報、第２情報の少なくともひとつは、回路ユニットの内部の状態であってもよい。
【００１８】
複数の回路ユニットはそれぞれ、当該回路ユニットの内部の状態を示す信号を生成する検出回路をさらに含んでもよい。
【００１９】
ある態様において、デジタル回路は、マルチフェーズまたはマルチチャンネルのデジタル制御電源のコントロール回路であってもよい。
【００２０】
ある態様においてデジタル回路は、複数チャンネルのモータ駆動回路であってもよい。
【００２１】
本発明の別の態様は、デジタル回路を構成するための回路ユニットに関する。回路ユニットは、デジタル回路の上位コントローラから制御信号に応じて、複数の信号からひとつを選択するマルチプレクサと、マルチプレクサの出力信号をデジタル信号に変換するＡ／Ｄコンバータと、を備える。マルチプレクサは、当該回路ユニットの外部からの信号が入力可能に配線される少なくともひとつの入力ノードを有する。Ａ／Ｄコンバータは、デジタル信号を回路ユニットの外部に取り出し可能に配線される出力ノードを有する。
【００２２】
この回路ユニットを複数個組み合わせ、複数の回路ユニットの間を適切に接続し、複数の制御対象に関する同じ情報を、ひとつの回路ユニットに含まれるＡ／Ｄコンバータを用いて時分割処理することにより、Ａ／Ｄコンバータの総数を削減できる。加えて、同じ情報を共通のＡ／Ｄコンバータで処理することにより、複数の制御対象間のＡ／Ｄコンバータの特性のばらつきの影響を低減でき、ひいては複数の制御対象間の制御ばらつきを抑制し、デジタル回路の性能を高めることができる。
【００２３】
ある態様において回路ユニットは、回路ユニットの内部の状態を示す信号を生成する検出回路をさらに備えてもよい。マルチプレクサは、検出回路の出力信号を受けるよう接続されるひとつの入力ノードを有してもよい。検出回路の出力ノードは、回路ユニットの外部に取り出し可能に配線されてもよい。
【００２４】
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２５】
本発明のある態様によれば、チップサイズを縮小可能できる。
【図面の簡単な説明】
【００２６】
【図１】デジタル制御電源の回路図である。
【図２】本発明者が検討した、マルチフェーズのデジタル制御電源の回路図である。
【図３】第１の実施の形態に係る回路ユニットのブロック図である。
【図４】図３の回路ユニットを備えるデジタル回路の第１構成例のブロック図である。
【図５】図３の回路ユニットを備えるデジタル回路の第２構成例のブロック図である。
【図６】図３の回路ユニットを備えるデジタル回路の第３構成例のブロック図である。
【図７】第２の実施の形態に係る回路ユニットのブロック図である。
【図８】図７の回路ユニットを備えるデジタル回路のブロック図である。
【図９】第３の実施の形態に係るデジタル回路のブロック図である。
【図１０】回路ユニットを備えるマルチフェーズデジタル制御電源のブロック図である。
【図１１】回路ユニットを備えるマルチチャンネルデジタル制御電源のブロック図である。
【図１２】図１０の回路ユニットの構成例を示すブロック図である。
【図１３】回路ユニットを備えるモータ駆動ＩＣのブロック図である。
【発明を実施するための形態】
【００２７】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２８】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。また、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２９】
（第１の実施の形態）
図３は、第１の実施の形態に係る回路ユニット（コア）５００のブロック図である。回路ユニット５００は、デジタル回路の基本構成要素であり、図４〜図６に示すようにデジタル回路４００は、少なくともひとつの制御対象４１０とともに使用され、少なくともひとつの制御対象４１０に対応する回路ユニット５００を備えており、（i）複数の回路ユニット５００の間、（ii）回路ユニット５００と回路ユニット以外の回路の間、（iii）回路ユニット５００とパッドの間を適切に結線することで構成される。
【００３０】
図３の回路ユニット５００は、マルチプレクサ５０２、Ａ／Ｄコンバータ５０４、ローカルコントローラ５０６を備える。回路ユニット５００には、制御対象４１０の一部が含まれてもよい。
【００３１】
マルチプレクサ５０２は、デジタル回路の上位コントローラ（不図示）から制御信号ＣＮＴ１に応じて、複数の入力信号からひとつを選択する。Ａ／Ｄコンバータ５０４は、マルチプレクサ５０２の出力信号Ｓ１１を受け、デジタル信号Ｓ１２に変換する。
【００３２】
マルチプレクサ５０２の少なくともひとつの入力ノード（もしくはライン）Ｎ１，Ｎ２は、当該回路ユニット５００の外部からのアナログ信号Ｓ１３，Ｓ１４が入力可能に配線される。Ａ／Ｄコンバータ５０４の出力ノードＮ３は、デジタル信号Ｓ１２を回路ユニット５００の外部に取り出し可能に配線される。また、出力ノードＮ３はローカルコントローラ５０６と結線され、ローカルコントローラ５０６は、デジタル信号Ｓ１２にもとづいて制御対象を制御可能に構成される。
【００３３】
ローカルコントローラ５０６は、外部の上位コントローラからの制御指令Ｓ１０にもとづいて、制御対象を制御するための制御信号Ｓ１７を生成する。繰り返しになるが、回路ユニット５００には、制御対象４１０の一部が含まれてもよい。以上が回路ユニット５００の構成である。
【００３４】
図４は、図３の回路ユニット５００を備えるデジタル回路４００の第１構成例のブロック図である。デジタル回路４００は２つの制御対象４１０＿１，４１０＿２とともに使用され、回路ユニット５００は制御対象４１０ごとに設けられる。
【００３５】
回路ユニット５００＿１，５００＿２それぞれの構成は、図３を参照して説明した通りである。図４において第１の回路ユニット５００＿１と第２の回路ユニット５００＿２のレイアウトは鏡像（線対称）となっている。これにより、隣接配置される２個の回路ユニット５００＿１，５００＿２の間を結線する配線パターンのレイアウトが容易となる。
【００３６】
複数の回路ユニット５００のひとつ回路ユニット５００＿１に含まれるマルチプレクサ５０２＿１は、複数の制御対象４１０＿１，４１０＿２それぞれの第１情報を示す複数の第１信号Ｓ２１＿１，Ｓ２１＿２を受けるよう接続される。マルチプレクサ５０２＿１は、上位コントローラ４０２からの制御信号ＣＮＴ１＿１に応じて、複数の制御対象４１０＿１，４１０＿２の第１信号Ｓ２１＿１〜Ｓ２１＿２を時分割でサイクリックに選択する。
【００３７】
複数の回路ユニット５００の別のひとつ５００＿２に含まれるマルチプレクサ５０２＿２は、制御対象４１０＿１，４１０＿２それぞれの第２情報を示す複数の第２信号Ｓ２２＿１，Ｓ２２＿２を受けるよう接続される。マルチプレクサ５０２＿２は、上位コントローラ４０２からの制御信号ＣＮＴ１＿２に応じて、複数の制御対象４１０＿１，４１０＿２の第２信号Ｓ２２＿１〜Ｓ２２＿２を時分割でサイクリックに選択する。
【００３８】
第１信号Ｓ２１が示す第１情報、第２信号Ｓ２２が示す第２情報は、いずれもデジタル回路４００の外部の電気的、物理的もしくは化学的状態を示すものと理解される。たとえば制御対象４１０の第１信号Ｓ２１もしくは第２信号Ｓ２２が示す状態は、制御対象４１０において観測される（i）あるノードの電圧、（ii）あるノードに流れる電流、（iii）抵抗値、（iv）温度、（v）光量、などであり得る。
【００３９】
Ａ／Ｄコンバータ５０４＿１，５０４＿２の出力信号Ｓ１２＿１，Ｓ１２＿２は、上位コントローラ４０２に入力される。つまり上位コントローラ４０２には、複数の制御対象４１０＿１，４１０＿２の第１信号Ｓ２１＿１，Ｓ２１＿２が時分割で入力され、また複数の制御対象４１０＿１，４１０＿２の第２信号Ｓ２２＿１，Ｓ２２＿２が時分割で入力される。上位コントローラ４０２は、受信した信号を、任意のローカルコントローラ５０６に送信可能に構成されている。たとえば上位コントローラ４０２は、時分割で複数の制御対象４１０＿１，４１０＿２の第１信号Ｓ２１＿１，２１＿２を受け、ｉ番目の第１信号Ｓ２１＿ｉを、第ｉ番目のローカルコントローラ５０６＿ｉに分配してもよい。同様に上位コントローラ４０２は、時分割で複数の制御対象４１０＿１，４１０＿２の第２信号Ｓ２２＿１，Ｓ２２＿２を受け、ｉ番目の第２信号Ｓ２２＿ｉを、第ｉ番目のローカルコントローラ５０６＿ｉに分配してもよい。また上位コントローラ４０２は、受信した信号にもとづいて、複数のローカルコントローラ５０６を制御するための制御指令Ｓ１０を生成してもよい。
【００４０】
図４のデジタル回路４００においては、各回路ユニット５００において、Ａ／Ｄコンバータ５０４が生成するデジタル信号Ｓ１２は、上位コントローラ４０２を介してローカルコントローラ５０６に供給可能である。したがって、Ａ／Ｄコンバータ５０４からローカルコントローラ５０６への経路（破線）は不使用としてもよい。
【００４１】
あるいは回路ユニット５００＿１において、制御対象４１０＿１の第１信号Ｓ２１＿１に対応するデジタル値は、上位コントローラ４０２を経由せずに、破線の経路を介してローカルコントローラ５０６＿１に入力してもよい。また回路ユニット５００＿２において、制御対象４１０＿２の第２信号Ｓ２２＿２に対応するデジタル値は、上位コントローラ４０２を経由せずに、破線の経路を介してローカルコントローラ５０６＿２に入力してもよい。
【００４２】
以上がデジタル回路４００の構成である。デジタル回路４００は以下の利点を有する。
【００４３】
図２のアーキテクチャを用いて２つの制御対象を制御するデジタル回路を構成しようとすれば、制御対象ごと、言い換えれば回路ユニットごとに２個のＡ／Ｄコンバータが必要となり、合計４個のＡ／Ｄコンバータが必要となる。これに対して図３の回路ユニット５００を用いれば、Ａ／Ｄコンバータは２個で足りるため、デジタル回路４００のチップサイズを小さくでき、コストを下げることができる。
【００４４】
また複数の制御対象４１０それぞれの第１信号Ｓ２１が、共通のＡ／Ｄコンバータ５０４＿１で処理されるため、制御対象ごとにＡ／Ｄコンバータを設ける場合に比べてばらつきの影響を低減でき、デジタル回路の性能を高めることができる。第２信号Ｓ２２についても同様である。
【００４５】
また、デジタル回路４００を、同じ回路ユニット５００（ＩＰコア）を複数、組み合わせて設計することができるため、設計・レイアウトの期間を短縮でき、回路規模の変更に容易に対応できる。
【００４６】
図５は、図３の回路ユニットを備えるデジタル回路の第２構成例のブロック図である。図５の第２構成例と図４の第１構成例との差異は、回路ユニット５００＿１，５００＿２の結線態様が異なっている。具体的には図５では、ｉ番目（ｉ＝１，２）の回路ユニット５００＿ｉのマルチプレクサ５０２＿ｉに、対応する制御対象４１０＿ｉの第１信号Ｓ２１＿ｉおよび第２信号Ｓ２２＿ｉが入力されるよう結線される。
【００４７】
マルチプレクサ５０２＿ｉは、上位コントローラ４０２からの制御信号ＣＮＴ１＿ｉに応じて、対応する制御対象４１０＿ｉからの第１信号Ｓ２１＿ｉ〜Ｓ２２＿ｉを時分割でサイクリックに選択する。ローカルコントローラ５０６＿ｉは、Ａ／Ｄコンバータ５０４＿ｉの出力Ｓ１２＿ｉにもとづいて制御対象４１０＿ｉを制御する。図５の構成例では、Ａ／Ｄコンバータ５０４から上位コントローラ４０２への経路（破線）は不使用となる。
【００４８】
図５のデジタル回路４００によれば、回路ユニット５００を利用して構成することにより、Ａ／Ｄコンバータの個数を減らせるため、チップサイズを小さくでき、コストを下げることができる。また、上位コントローラ４０２を介在せずに、複数の回路ユニット５００を独立に動作させることが可能となる。
【００４９】
図６は、図３の回路ユニットを備えるデジタル回路の第３構成例のブロック図である。図６のデジタル回路４００は、セレクタ４０４をさらに備える。セレクタ４０４は、複数のマルチプレクサ５０２＿１〜５０２＿２の入力ポートと、制御対象４１０との間の結線を切りかえるために設けられる。たとえばセレクタ４０４は、少なくとも、図４の結線態様と図５の結線態様が切りかえ可能に構成される。当業者によれば、セレクタ４０４の構成が特に限定されず、セレクタ４０４が複数のスイッチの組み合わせで構成できることが理解される。
【００５０】
図６のデジタル回路４００によれば、図４および図５の利用形態を切りかえて使用することができる。
【００５１】
（第２の実施の形態）
図７は、第２の実施の形態に係る回路ユニット５００ｂのブロック図である。回路ユニット５００ｂは、図３の回路ユニット５００に加えて、検出回路５１０をさらに備える。検出回路５１０は、回路ユニット５００ｂの内部の状態を示すアナログの検出信号Ｓ１８を生成する。マルチプレクサ５０２の入力ノードＮ７は、検出回路５１０からの検出信号Ｓ１８を受けるよう接続される。また検出回路５１０の出力ノードＮ８は、その検出信号Ｓ１８を回路ユニット５００ｂの外部に取り出し可能に配線される。
【００５２】
図８は、図７の回路ユニット５００ｂを備えるデジタル回路４００ｂのブロック図である。デジタル回路４００ｂは２つの制御対象とともに使用され、回路ユニット５００ｂは制御対象４１０ごとに設けられる。
【００５３】
回路ユニット５００ｂ＿１，５００ｂ＿２それぞれの構成は、図７を参照して説明した通りである。図８において回路ユニット５００ｂ＿１と回路ユニット５００ｂ＿２のレイアウトは鏡像（線対称）となっている。これにより回路ユニット５００ｂ＿１と回路ユニット５００ｂ＿２を隣接配置した場合に、それらの間を結線する配線パターンのレイアウトが容易となる。
【００５４】
複数の回路ユニット５００ｂのひとつ５００ｂ＿１に含まれるマルチプレクサ５０２＿１が、複数の制御対象４１０＿１，４１０＿２それぞれの第１情報を示す複数の第１信号Ｓ２１＿１，Ｓ２１＿２を受けるように、セレクタ４０４が制御される。マルチプレクサ５０２＿１は、上位コントローラ４０２からの制御信号ＣＮＴ１＿１に応じて、複数の制御対象４１０＿１，４１０＿２の第１信号Ｓ２１＿１〜Ｓ２１＿２を時分割でサイクリックに選択する。マルチプレクサ５０２＿１の入力ノードＮ７は選択されない。
【００５５】
また、複数の回路ユニット５００ｂの別のひとつ５００ｂ＿２に含まれるマルチプレクサ５０２＿２が、複数の制御対象４１０＿１，４１０＿２それぞれの第２情報を示す複数の第２信号Ｓ２２＿１，Ｓ２２＿２を受けるように、セレクタ４０４が制御される。図８において、第２信号Ｓ２２＿１，Ｓ２２＿２は、検出回路５１０が生成する検出信号Ｓ１８に相当する。マルチプレクサ５０２＿２は、上位コントローラ４０２からの制御信号ＣＮＴ１＿２に応じて、複数の制御対象４１０＿１，４１０＿２の第２信号Ｓ２２＿１〜Ｓ２２＿２を時分割でサイクリックに選択する。マルチプレクサ５０２＿２の入力ノードＮ２は選択されない。
【００５６】
第２の実施の形態においても、第１の実施の形態と同様の効果が得られる。
【００５７】
（第３の実施の形態）
図９は、第３の実施の形態に係るデジタル回路４００ｃのブロック図である。デジタル回路４００ｃは、４個の回路ユニット５００ｃを備える。回路ユニット５００ｃのマルチプレクサ５０２には、４個もしくはそれより多い信号が入力可能となっている。制御対象４１０は、内部の状態を示す第１信号Ｓ２１〜第３信号Ｓ２３を生成する。
【００５８】
図９には、セレクタ４０４ｃの第１状態が示される。第１状態においてセレクタ４０４ｃは、複数の制御対象４１０＿１〜４１０＿４の第１信号Ｓ２１＿１〜Ｓ２１＿４を、回路ユニット５００ｃ＿１のマルチプレクサ５０２に入力する。また第１状態においてセレクタ４０４ｃは、複数の制御対象４１０＿１〜４１０＿４の第２信号Ｓ２２＿１〜Ｓ２２＿４を、回路ユニット５００ｃ＿２のマルチプレクサ５０２に入力する。またセレクタ４０４ｃは、複数の制御対象４１０＿１〜４１０＿４の第３信号Ｓ２３＿１〜Ｓ２３＿４を、回路ユニット５００ｃ＿３のマルチプレクサ５０２に入力する。
【００５９】
第４信号が存在する場合、セレクタ４０４ｃは、複数の制御対象４１０＿１〜４１０＿４の第４信号を、回路ユニット５００ｃ＿４のマルチプレクサ５０２に入力すればよい。
【００６０】
回路ユニット５００ｃ＿１のＡ／Ｄコンバータ５０４の出力信号Ｓ１２＿１は、対応するローカルコントローラ５０６に供給されるとともに、上位コントローラ４０２を介して、そのほかの回路ユニット５００ｃ＿２〜５００ｃ＿４のローカルコントローラ５０６にも供給可能である。
【００６１】
このように、マルチプレクサ５０２の入力数を増やすことで、より大きな規模を容易かつ小面積で構成することができる
【００６２】
セレクタ４０４ｃは第２状態において、ｉ番目（ｉ＝１，２，３，４）の制御対象４１０＿ｉの検出信号Ｓ２１＿ｉ，Ｓ２２＿ｉ，Ｓ２３＿ｉを、対応する回路ユニット５００ｃ＿ｉのマルチプレクサ５０２に入力してもよい。
【００６３】
（用途）
続いて、回路ユニット５００の用途を説明する。図１０は、回路ユニット５００を備えるマルチフェーズデジタル制御電源１００のブロック図である。コントロールＩＣ２００は、第１〜第３の実施の形態で説明したデジタル回路４００に対応する。ここでは２フェーズφ１〜φ２の電源を示すが、フェーズ数は３個以上であってもよい。また降圧コンバータに限らず、昇圧コンバータ、昇降圧コンバータ、フライバックコンバータ、フォワードコンバータ、チャージポンプ回路、リニアレギュレータなど、さまざまな形式の電源回路に本発明は適用可能である。
【００６４】
ＯＵＴ１〜ＯＵＴ２端子は、対応する出力回路１０２＿１，１０２＿２と接続される。また複数の出力回路１０２＿１，１０２＿２の出力は共通に接続される。ＶＳ（電圧検出）端子には、第１情報である出力電圧ＶＯＵＴを示すアナログの電圧検出信号（第１信号）Ｓ２１が入力される。ＣＳ（電流検出）端子には、第２情報であるインダクタＬ１に流れる電流を示すアナログの電流検出信号（第２信号）Ｓ２２が入力される。
【００６５】
セレクタ４０４は、回路ユニット５００＿１に含まれるマルチプレクサ５０２＿１に、複数のフェーズφ１〜φ２の第１信号Ｓ２１＿１，Ｓ２１＿２を入力する。マルチプレクサ５０２＿１は、各フェーズφ１、φ２の電圧検出信号Ｓ２１を時分割でサイクリックに選択し、Ａ／Ｄコンバータ５０４＿１は、マルチプレクサ５０２＿１により選択される電圧検出信号Ｓ２１をデジタルの電圧検出信号ＤＶＯＵＴ（Ｓ１２＿１）に変換する。
【００６６】
マルチフェーズ電源では、複数フェーズのφ１〜φ２の第１信号Ｓ２１＿１，Ｓ２１＿２は、共通の出力電圧ＶＯＵＴを表す。したがって、セレクタ４０４は、いずれかひとつのフェーズの第１信号のみを、マルチプレクサ５０２＿１に入力してもよい。
【００６７】
第１フェーズφ１のローカルコントローラ５０６＿１は、出力電圧ＶＯＵＴを示すデジタル信号ＤＶＯＵＴを受け、当該デジタル信号ＤＶＯＵＴ１が目標値に近づくように、パルス変調されたパルス信号Ｓ１７を生成する。このパルス信号Ｓ１７は、上述の制御信号Ｓ１７に対応する。
【００６８】
回路ユニット５００は、ローカルコントローラ５０６に加えて、制御対象の一部であるドライバ２２２およびトランジスタＭ１，Ｍ２を含む。ドライバ２２２は、パルス信号Ｓ１７に応じてスイッチングトランジスタＭ１、整流トランジスタＭ２を駆動し、ＯＵＴ１端子にスイッチング出力ＶＬＸ１を発生させる。
【００６９】
またＡ／Ｄコンバータ５０４＿１の出力ＤＶＯＵＴは、上位コントローラ４０２を経由して第２チャンネルＣＨ２の回路ユニット５００＿２にも供給される。第２フェーズφ２のローカルコントローラ５０６＿２は、出力電圧ＶＯＵＴを示すデジタル信号ＤＶＯＵＴを受け、当該デジタル信号ＤＶＯＵＴが目標値に近づくように、パルス信号Ｓ１７を生成する。ドライバ２２２は、パルス信号Ｓ１７に応じてスイッチングトランジスタＭ１、整流トランジスタＭ２を駆動し、ＯＵＴ２端子にスイッチング出力ＶＬＸ２を発生させる。
【００７０】
セレクタ４０４は、回路ユニット５００＿２に含まれるマルチプレクサ５０２＿２に、複数フェーズφ１，φ２の電流検出信号（第２信号）Ｓ２２＿１，Ｓ２２＿２を入力する。マルチプレクサ５０２＿２は、各フェーズの電流検出信号Ｓ２２を時分割でサイクリックに選択し、Ａ／Ｄコンバータ５０４＿２は、マルチプレクサ５０２＿２により選択される電流検出信号Ｓ２２をデジタルの電流検出信号ＤＩＬ（Ｓ１２＿２）に変換する。Ａ／Ｄコンバータ５０４＿２により生成される各フェーズφ１，φ２の電流検出信号ＤＩＬは、上位コントローラ４０２へと時分割で供給される。
【００７１】
上位コントローラ４０２は、複数フェーズの回路ユニット５００＿１，５００＿２の動作モードを設定するとともに、複数フェーズの電圧検出信号ＤＶＯＵＴ，電流検出信号ＤＩＬにもとづいて、複数の回路ユニット５００＿１，５００＿２を調停する。
【００７２】
以上が、コントロールＩＣ２００を、マルチフェーズ電源に利用した場合の構成例である。以下で説明するように、コントロールＩＣ２００を用いて、マルチチャンネル電源を構成することも可能である。
【００７３】
図１１は、回路ユニット５００を備えるマルチチャンネルデジタル制御電源１００のブロック図である。ここでは２チャンネルＣＨ１，ＣＨ２の電源を示すが、チャンネル数は３個以上であってもよい。
【００７４】
セレクタ４０４は、第１チャンネルＣＨ１の回路ユニット５００＿１に含まれるマルチプレクサ５０２＿１に、同じチャンネルＣＨ１の第１信号Ｓ２１＿１および第２信号Ｓ２２＿１を入力する。またセレクタ４０４は、第２チャンネルＣＨ２の回路ユニット５００＿２に含まれるマルチプレクサ５０２＿２に、同じチャンネルＣＨ２の第１信号Ｓ２１＿２および第２信号Ｓ２２＿２を入力する。
【００７５】
第１チャンネルＣＨ１のマルチプレクサ５０２＿１は、同じチャンネルの電圧検出信号Ｓ２１＿１および電流検出信号Ｓ２２＿１を時分割でサイクリックに選択し、Ａ／Ｄコンバータ５０４＿１は、マルチプレクサ５０２＿１により選択される電圧検出信号Ｓ２１＿１、電流検出信号Ｓ２２＿１を、デジタルの電圧検出信号ＤＶＯＵＴ１、電流検出信号ＤＩＬ１に変換する。第１チャンネルＣＨ１のローカルコントローラ５０６＿１は、第１チャンネルＣＨ１のデジタル信号ＤＶＯＵＴ１およびＤＩＬ１を受け、デジタル信号ＤＶＯＵＴ１が目標値に近づくように、パルス信号Ｓ１７をパルス変調する。ドライバ２２２は、パルス信号Ｓ１７に応じてトランジスタＭ１，Ｍ２を駆動し、ＯＵＴ１端子にスイッチング出力ＶＬＸ１を発生させ、出力電圧ＶＯＵＴ１を目標値に安定化させる。
【００７６】
第２チャンネルＣＨ２においても同様であり、マルチプレクサ５０２＿２は、同じチャンネルの電圧検出信号Ｓ２１＿２および電流検出信号Ｓ２２＿２を時分割でサイクリックに選択し、Ａ／Ｄコンバータ５０４＿２は、マルチプレクサ５０２＿２により選択される電圧検出信号Ｓ２１＿２、電流検出信号Ｓ２２＿２を、デジタルの電圧検出信号ＤＶＯＵＴ２、電流検出信号ＤＩＬ２に変換する。第２チャンネルＣＨ２のローカルコントローラ５０６＿２は、第２チャンネルＣＨ２のデジタル信号ＤＶＯＵＴ２およびＤＩＬ２を受け、デジタル信号ＤＶＯＵＴ２が目標値に近づくように、パルス信号Ｓ１７をパルス変調する。ドライバ２２２は、パルス信号Ｓ１７に応じて、出力段のトランジスタＭ１，Ｍ２を駆動し、ＯＵＴ２端子にスイッチング出力ＶＬＸ２を発生させ、出力電圧ＶＯＵＴ２を目標値に安定化させる。
【００７７】
電流検出信号の生成方法は特に限定されない。たとえばフィルタによって、インダクタＬ１の電圧降下に含まれる、インダクタＬ１の直流抵抗（寄生抵抗）の電圧降下を抽出し、電流ＩＬを検出してもよい。あるいはインダクタＬ１と直列に電流センス抵抗を挿入し、その電圧降下にもとづいて電流ＩＬを検出してもよい。
【００７８】
あるいは、ローカルコントローラ５０６の内部で電流を検出してもよい。図１２は、図１０または図１１の回路ユニットの構成例５００ｄを示すブロック図である。回路ユニット５００ｄは、検出回路５１０を備える。検出回路５１０は、トランジスタＭ３と、抵抗Ｒ３を含む。トランジスタＭ３は、スイッチングトランジスタＭ１とゲート、ソースが共通に接続されている。トランジスタＭ３には、スイッチングトランジスタＭ１に流れるコイル電流ＩＬに比例する電流ＩＭ３が流れる。抵抗Ｒ３には、電流ＩＭ３に比例する、すなわちコイル電流ＩＬに比例する電圧降下ＶＣＳ（電流検出信号Ｓ１８）が発生する。電流検出信号Ｓ１８は、マルチプレクサ５０２に入力される。また回路ユニット５００ｄは、電流検出信号Ｓ１８を外部に引き出し可能となっている。
【００７９】
図１３は、回路ユニット５００を備えるモータ駆動ＩＣ６００のブロック図である。モータ駆動ＩＣ６００は、第１〜第３の実施の形態で説明したデジタル回路４００に対応する。ここでは２チャンネルの駆動回路を示すが、チャンネル数は３個以上であってもよい。モータ６０２の種類やモータ駆動回路の形式は特に限定されない。モータ６０２は単相モータでも多相モータであってもよい。またブラシ付きモータであってもよいし、ブラシレスモータであってもよい。ブラシレスモータの場合、モータ駆動回路は、ホールセンサを利用した回路であってもよいし、逆起電力を検出するセンサレス方式であってもよい。
【００８０】
モータ駆動ＩＣ６００は、チャンネルごとに制御対称のモータ６０２と接続されるＯＵＴＰ，ＯＵＴＮ端子を有する。各チャンネルの回路ユニット５００は制御対象の一部であるドライバ２２２、Ｈブリッジ回路を形成する複数のトランジスタＭ２１〜Ｍ２４を備える。また各チャンネルの回路ユニット５００は検出回路５１０，５１２を含む。検出回路５１０は、ホール信号あるいはモータ６０２のコイルの逆起電力を検出するアンプを含み、検出信号Ｓ２１を生成する。また検出回路５１２は、モータのコイル電流ＩＬを検出し、検出信号Ｓ２２を生成する。
【００８１】
第１チャンネルの回路ユニット５００＿１に含まれるマルチプレクサ５０２＿１には、複数チャンネルＣＨ１，ＣＨ２の検出信号Ｓ２１＿１，Ｓ２１＿２が入力される。マルチプレクサ５０２＿１は、各チャンネルの検出信号Ｓ２１＿１，２１＿２を時分割でサイクリックに選択し、Ａ／Ｄコンバータ５０４＿１は、マルチプレクサ５０２＿１により選択される検出信号Ｓ２１をデジタルの検出信号Ｓ１２＿１に変換する。
【００８２】
第１チャンネルＣＨ１のローカルコントローラ５０６＿１は、第１チャンネルＣＨ１の検出信号Ｓ２１＿１を示すデジタル信号Ｓ１２＿１を受ける。ローカルコントローラ５０６＿１は、モータ６０２＿１のトルク（もしくは回転数）の指令にもとづいて、制御信号Ｓ１７を生成する。ドライバ２２２は、制御信号Ｓ１７に応じて複数のトランジスタＭ２１〜Ｍ２４を駆動し、ＯＵＴＰ１，ＯＵＴＮ１の間に、駆動電圧ＶＯＵＴ１を発生させる。これによりモータ６０２＿１が所望のトルク（あるいは回転数）で回転する。
【００８３】
Ａ／Ｄコンバータ５０４＿１の出力Ｓ１２＿１は、第２チャンネルＣＨ２の回路ユニット５００＿２にも供給される。第２チャンネルＣＨ２のローカルコントローラ５０６＿２は、第２チャンネルＣＨ２の検出信号Ｓ２１＿２を示すデジタル信号Ｓ１２＿１を受ける。ローカルコントローラ５０６＿２は、モータ６０２＿２のトルク（もしくは回転数）の指令にもとづいて、制御信号Ｓ１７を生成する。ドライバ２２２は、制御信号Ｓ１７に応じて複数のトランジスタＭ２１〜Ｍ２４を駆動し、ＯＵＴＰ２，ＯＵＴＮ２の間に、駆動電圧ＶＯＵＴ２を発生させる。これによりモータ６０２＿２が所望のトルク（あるいは回転数）で回転する。
【００８４】
各チャンネルの検出回路５１２が生成する検出信号Ｓ２２＿１，Ｓ２２＿２は、第２チャンネルＣＨ２のマルチプレクサ５０２＿２に入力され、Ａ／Ｄコンバータ５０４によりデジタル信号Ｓ１２＿２に変換される。デジタル信号Ｓ１２＿２は、上位コントローラ４０２に供給されてもよいし、各チャンネルのローカルコントローラ５０６に供給されてもよい。
【００８５】
以上、本発明について実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００８６】
回路ユニット５００の用途は特に限定されず、デジタル制御電源、モータ駆動回路のほか、オーディオ信号処理回路、コンバータやインバータの制御回路、ＬＥＤドライバ、液晶ドライバにも適用可能である。
【００８７】
実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。
【符号の説明】
【００８８】
１００…デジタル制御電源、１０２…出力回路、２００…コントロールＩＣ、２２０…デジタルコントローラ、２２２…ドライバ、Ｍ１…スイッチングトランジスタ、Ｍ２…整流トランジスタ、４００…デジタル回路、４０２…上位コントローラ、４１０…制御対象、５００…回路ユニット、５０２…マルチプレクサ、５０４…Ａ／Ｄコンバータ、５０６…ローカルコントローラ、５１０…検出回路、６００…モータ駆動ＩＣ、６０２…モータ。
【図１】
2018074831.tif 000003
【図２】
2018074831.tif 000004
【図３】
2018074831.tif 000005
【図４】
2018074831.tif 000006
【図５】
2018074831.tif 000007
【図６】
2018074831.tif 000008
【図７】
2018074831.tif 000009
【図８】
2018074831.tif 000010
【図９】
2018074831.tif 000011
【図１０】
2018074831.tif 000012
【図１１】
2018074831.tif 000013
【図１２】
2018074831.tif 000014
【図１３】
2018074831.tif 000015