(57)【要約】【課題】パルストランスを大型化させることなくサイリスタの消弧を防ぐことが可能なゲートパルス発生回路を提供する。【解決手段】パルストランスに第１電流を出力する第１ゲートドライブ回路１１１，１１２，１１３，１１４，１１５と、パルストランスに第２電流を出力する第２ゲートドライブ回路１２１，１２２，１２３，１２４，１２５と、第１電流を出力させた後に第２電流を出力させる制御回路１３１，１３２，１３３，１４１，１４４とを備え、第１スイッチ回路１１５は、第１電流として単極性のパルス電流を生成する一方、第２スイッチ回路１２５は、第２電流として両極性のパルス電流を生成することを特徴とする。【選択図】図１
2018074619.tif 000002
【特許請求の範囲】
【請求項１】
パルストランスを介して、前記パルストランスの２次側に接続されたサイリスタのゲートにゲートパルス電流を供給するためのゲートパルス発生回路であって、
前記パルストランスに第１電流を出力する第１ゲートドライブ回路と、
前記パルストランスに第２電流を出力する第２ゲートドライブ回路と、
前記第１ゲートドライブ回路に前記第１電流を出力させた後に、前記第２ゲートドライブ回路に前記第２電流を出力させる制御回路と、
を備え、
前記第１ゲートドライブ回路は、
第１コンデンサと、
前記制御回路の制御下でオン状態とオフ状態とが切り替わり、前記第１コンデンサの放電電流に基づいて前記第１電流として単極性のパルス電流を生成する第１スイッチ回路と、を備え、
前記第２ゲートドライブ回路は、
第２コンデンサと、
前記制御回路の制御下でオン状態とオフ状態とが切り替わり、前記第２コンデンサの放電電流に基づいて前記第２電流として両極性のパルス電流を生成する第２スイッチ回路と、を備える
ことを特徴とするゲートパルス発生回路。
【請求項２】
前記第２スイッチ回路は、
正極側スイッチング素子および負極側スイッチング素子を直列接続したハーフブリッジ回路と、
前記正極側スイッチング素子および前記負極側スイッチング素子の接続点に接続された直列共振コンデンサと、を備え、
前記正極側スイッチング素子および前記負極側スイッチング素子は、前記制御回路の制御下で交互にオン状態とオフ状態とが切り替わることで、前記第２電流を生成する
ことを特徴とする請求項１に記載のゲートパルス発生回路。
【請求項３】
前記第２スイッチ回路は、
第１正極側スイッチング素子と第１負極側スイッチング素子を直列接続し、かつ第２正極側スイッチング素子と第２負極側スイッチング素子を直列接続したフルブリッジ回路と、
１次巻線の一端が前記第１正極側スイッチング素子と前記第１負極側スイッチング素子との接続点に接続され、前記１次巻線の他端が前記第２正極側スイッチング素子と前記第２負極側スイッチング素子との接続点に接続されたインバータトランスと、
前記インバータトランスの２次巻線と前記第２スイッチ回路の出力端との間に介装された結合コンデンサと、を備え、
前記第１正極側スイッチング素子、前記第１負極側スイッチング素子、前記第２正極側スイッチング素子および前記第２負極側スイッチング素子は、前記制御回路の制御下でオン状態とオフ状態とが切り替わることで、前記第２電流を生成する
ことを特徴とする請求項１に記載のゲートパルス発生回路。
【請求項４】
サイリスタと、前記サイリスタのアノード側に設けられた主コンデンサと、前記サイリスタのカソード側に設けられた負荷コイルと、前記負荷コイルに並列に設けられたサージ吸収回路とを備え、前記サイリスタがオン状態のときに前記主コンデンサに蓄積された電力を前記負荷コイルに供給する電源回路と、
パルストランスを備え、前記パルストランスの２次巻線の一端側が前記サイリスタのゲートに接続されたサイリスタゲート回路と、
前記パルストランスの１次巻線側に接続されたゲートパルス発生回路と、
を含むパルス電源装置であって、
前記ゲートパルス発生回路は、
前記パルストランスに第１電流を出力する第１ゲートドライブ回路と、
前記パルストランスに第２電流を出力する第２ゲートドライブ回路と、
前記第１ゲートドライブ回路に前記第１電流を出力させた後に、前記第２ゲートドライブ回路に前記第２電流を出力させる制御回路と、
を備え、
前記第１ゲートドライブ回路は、
第１コンデンサと、
前記制御回路の制御下でオン状態とオフ状態とが切り替わり、前記第１コンデンサの放電電流に基づいて前記第１電流として単極性のパルス電流を生成する第１スイッチ回路と、を備え、
前記第２ゲートドライブ回路は、
第２コンデンサと、
前記制御回路の制御下でオン状態とオフ状態とが切り替わり、前記第２コンデンサの放電電流に基づいて前記第２電流として両極性のパルス電流を生成する第２スイッチ回路と、を備える
ことを特徴とするパルス電源装置。
【請求項５】
前記第２スイッチ回路は、
正極側スイッチング素子および負極側スイッチング素子を直列接続したハーフブリッジ回路と、
前記正極側スイッチング素子および前記負極側スイッチング素子の接続点に接続された直列共振コンデンサと、を備え、
前記正極側スイッチング素子および前記負極側スイッチング素子は、前記制御回路の制御下で交互にオン状態とオフ状態とが切り替わることで、前記第２電流を生成する
ことを特徴とする請求項４に記載のパルス電源装置。
【請求項６】
前記第２スイッチ回路は、
第１正極側スイッチング素子と第１負極側スイッチング素子を直列接続し、かつ第２正極側スイッチング素子と第２負極側スイッチング素子を直列接続したフルブリッジ回路と、
１次巻線の一端が前記第１正極側スイッチング素子と前記第１負極側スイッチング素子との接続点に接続され、前記１次巻線の他端が前記第２正極側スイッチング素子と前記第２負極側スイッチング素子との接続点に接続されたインバータトランスと、
前記インバータトランスの２次巻線と前記第２スイッチ回路の出力端との間に介装された結合コンデンサと、を備え、
前記第１正極側スイッチング素子、前記第１負極側スイッチング素子、前記第２正極側スイッチング素子および前記第２負極側スイッチング素子は、前記制御回路の制御下でオン状態とオフ状態とが切り替わることで、前記第２電流を生成する
ことを特徴とする請求項４に記載のパルス電源装置。
【請求項７】
前記サイリスタゲート回路は、
前記パルストランスの前記２次巻線に接続された整流回路と、
前記整流回路に接続された平滑回路と、
一端が前記平滑回路に接続され、他端が前記サイリスタの前記ゲートに接続されたゲート直列抵抗器と、を備え、
前記平滑回路は、
一端が前記ゲート直列抵抗器の一端に接続された抵抗器と、一端が前記抵抗器の他端に接続され、他端が前記サイリスタのカソードに接続された平滑コンデンサと、を備える
ことを特徴とする請求項４〜６のいずれか一項に記載のパルス電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲートパルス発生回路および当該ゲートパルス発生回路を含むパルス電源装置に関する。
【背景技術】
【０００２】
ゲートパルス発生回路としては、例えば、特許文献１に記載のものが知られている。このゲートパルス発生回路は、定電圧直流電源に、ＲＣ直列回路および抵抗器の並列回路とスイッチ素子とを直列接続したものであり、スイッチ素子がオン状態のときに、パルストランスを介してサイリスタのゲートにゲートパルス電流を供給する。
【０００３】
また、別の例として、図９に示すようなゲートパルス発生回路１’も存在する。このゲートパルス発生回路１’は、交流電源１０１に、ブレーカ１０２、電磁接触器１０３および摺動電圧調整器１０４を介して接続された第１ゲートドライブ回路および第２ゲートドライブ回路と、制御回路とを備える。ゲートパルス発生回路１’は、出力端２０１，２０２に接続されたパルストランスを介してサイリスタのゲートにゲートパルス電流を供給する。
【０００４】
第１ゲートドライブ回路は、１次側が摺動電圧調整器１０４に接続された第１の変圧器１１１と、その２次側に接続された第１の整流ブリッジ回路１１２と、第１充電抵抗器１１３と、これを介して充電される第１コンデンサ１１４と、第１スイッチ素子１１６とを備える。第１ゲートドライブ回路は、第１スイッチ素子１１６がオン状態のときに、第１コンデンサ１１４の放電電流を出力端２０１，２０２から出力する。
【０００５】
第２ゲートドライブ回路は、１次側が摺動電圧調整器１０４に接続された第２の変圧器１２１と、その２次側に接続された第２の整流ブリッジ回路１２２と、第２充電抵抗器１２３と、これを介して充電される第２コンデンサ１２４と、第２スイッチ素子１２６と、逆流防止用のダイオード１２７とを備える。第２ゲートドライブ回路は、第２スイッチ素子１２６がオン状態のときに、第２コンデンサ１２４の放電電流を出力端２０１，２０２から出力する。
【０００６】
制御回路は、制御信号を出力するゲートパルス制御回路１３４と、制御信号に基づいて生成したタイミング制御信号を出力するタイミング制御回路１３５と、タイミング制御信号に基づいて第１駆動信号および第２駆動信号を生成するスイッチ素子駆動回路１４３とを備える。スイッチ素子駆動回路１４３は、第１駆動信号を第１スイッチ素子１１６に出力して第１スイッチ素子１１６をオン状態にするとともに、第２駆動信号を第２スイッチ素子１２６に出力して第２スイッチ素子１２６をオン状態にする。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−５２０３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、ゲートパルス発生回路１’を含むインパルス電流発生装置やパルス電磁石電源装置等の従来のパルス電源装置は、サイリスタのアノード側に設けられた主コンデンサと、サイリスタのカソード側に設けられた負荷コイルと、負荷コイルに並列に設けられたサージ吸収回路とを備え、サイリスタがオン状態のときに主コンデンサに蓄積された電力を負荷コイルに供給する。
【０００９】
図１０（Ａ）に、サイリスタのアノード−カソード間を流れるサイリスタ電流ｉｔと、サイリスタ電流ｉｔのうち負荷コイルに供給される負荷コイル電流ｉＬと、サイリスタのオン状態を保持するのに必要なサイリスタ保持電流値ｉｈとの関係を示す。図１０（Ａ）において、時間ｔ１は、サイリスタ電流ｉｔがサイリスタ保持電流値ｉｈを下回る期間の開始時点であり、時間ｔ２は、上記期間の終了時点である。
【００１０】
図１０（Ｂ）に、パルストランスの二次側に生じるパルストランス電圧ｖｔ１，ｖｔ２と、サイリスタのゲートに供給されるゲートパルス電流ｉｇ１，ｉｇ２（初期大電流ｉｇ１および持続小電流ｉｇ２）との関係を示す。
【００１１】
サイリスタが点弧した直後はサージ吸収回路に立ち上がりの早いサイリスタ電流ｉｔを流す必要があること、およびサイリスタのゲートが加熱により破壊してしまうのを防ぐ必要があることから、電流値の大きいゲートパルス電流（初期大電流ｉｇ１）をサイリスタのゲートに供給する必要がある。そして、負荷コイルのインダクタンスが大きく、負荷コイルに流れる負荷コイル電流ｉＬの立ち上がりが遅い場合には、負荷コイル電流ｉＬがサイリスタ保持電流値ｉｈに達するまで１０［ｍｓ］以上の比較的長い時間を要することから、持続時間の長いゲートパルス電流（持続小電流ｉｇ２）を必要とする。
【００１２】
しかしながら、ゲートパルス発生回路１’では、初期大電流ｉｇ１に対応する第１コンデンサ１１４および第２コンデンサ１２４の放電電流と、持続小電流ｉｇ２に対応する第２コンデンサ１２４の放電電流とが連続してパルストランスに供給されるので、図１０（Ｂ）に示すように、初期大電流ｉｇ１と持続小電流ｉｇ２とが連続した形になり、パルストランス電圧ｖｔ１，ｖｔ２も連続した形になる。これにより、パルストランスが連続的に一方向に励磁され、パルストランスの磁束が一方向にのみ増加するので、パルストランスが比較的短時間で飽和してしまう。
【００１３】
パルストランスが飽和すると、２次側のパルストランス電圧が生じなくなり、サイリスタにゲートパルス電流を供給することができなくなる。サイリスタ電流ｉｔがサイリスタ保持電流値ｉｈを下回る期間（時間ｔ１〜ｔ２）に、サイリスタへのゲートパルス電流（持続小電流ｉｇ２）の供給が停止してしまうと、サイリスタの消弧が生じてしまう。一方、パルストランスの鉄心断面積を増やす方法によりパルストランスの飽和を遅らせることができるが、この方法では、パルストランスが大型化してしまう。
【００１４】
なお、パルストランスの巻数を増やす方法によりパルストランスの飽和を遅らせることもできるが、パルストランスの巻数を増やすとゲートパルス電流（初期大電流ｉｇ１）の立ち上がりが遅くなる。サージ吸収回路に立ち上がりの早いサイリスタ電流ｉｔを流す必要があるパルス電源装置においては、ゲートパルス電流（初期大電流ｉｇ１）の立ち上がりも約２［μｓ］以下にする必要があるので、この方法は適用できない。
【００１５】
本発明は上記事情に鑑みてなされたものであって、その課題とするところは、パルストランスを大型化させることなくサイリスタの消弧を防ぐことが可能なゲートパルス発生回路およびパルス電源装置を提供することにある。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、本発明に係るゲートパルス発生回路は、
パルストランスを介して、前記パルストランスの２次側に接続されたサイリスタのゲートにゲートパルス電流を供給するためのゲートパルス発生回路であって、
前記パルストランスに第１電流を出力する第１ゲートドライブ回路と、
前記パルストランスに第２電流を出力する第２ゲートドライブ回路と、
前記第１ゲートドライブ回路に前記第１電流を出力させた後に、前記第２ゲートドライブ回路に前記第２電流を出力させる制御回路と、
を備え、
前記第１ゲートドライブ回路は、
第１コンデンサと、
前記制御回路の制御下でオン状態とオフ状態とが切り替わり、前記第１コンデンサの放電電流に基づいて前記第１電流として単極性のパルス電流を生成する第１スイッチ回路と、を備え、
前記第２ゲートドライブ回路は、
第２コンデンサと、
前記制御回路の制御下でオン状態とオフ状態とが切り替わり、前記第２コンデンサの放電電流に基づいて前記第２電流として両極性のパルス電流を生成する第２スイッチ回路と、を備える
ことを特徴とする。
【００１７】
この構成によれば、第２ゲートドライブ回路が第２電流として両極性のパルス電流を生成して出力するので、パルストランスには両極性の電圧が印加されることになる。その結果、パルストランスが連続的に一方向に励磁されるのを防ぐことができる。したがって、パルストランスを大型化させることなく、パルストランスの飽和を防ぐことができる。さらに、この構成によれば、少ないパルストランスの磁束でサイリスタのゲートパルス電流を長時間流すことが可能となり、パルストランスの小型化が可能となる。
【００１８】
上記ゲートパルス発生回路において、
前記第２スイッチ回路は、
正極側スイッチング素子および負極側スイッチング素子を直列接続したハーフブリッジ回路と、
前記正極側スイッチング素子および前記負極側スイッチング素子の接続点に接続された直列共振コンデンサと、を備え、
前記正極側スイッチング素子および前記負極側スイッチング素子は、前記制御回路の制御下で交互にオン状態とオフ状態とが切り替わることで、前記第２電流を生成する
ように構成することができる。
【００１９】
上記ゲートパルス発生回路において、
前記第２スイッチ回路は、
第１正極側スイッチング素子と第１負極側スイッチング素子を直列接続し、かつ第２正極側スイッチング素子と第２負極側スイッチング素子を直列接続したフルブリッジ回路と、
１次巻線の一端が前記第１正極側スイッチング素子と前記第１負極側スイッチング素子との接続点に接続され、前記１次巻線の他端が前記第２正極側スイッチング素子と前記第２負極側スイッチング素子との接続点に接続されたインバータトランスと、
前記インバータトランスの２次巻線と前記第２スイッチ回路の出力端との間に介装された結合コンデンサと、を備え、
前記第１正極側スイッチング素子、前記第１負極側スイッチング素子、前記第２正極側スイッチング素子および前記第２負極側スイッチング素子は、前記制御回路の制御下でオン状態とオフ状態とが切り替わることで、前記第２電流を生成する
ように構成することができる。
【００２０】
また、上記課題を解決するために、本発明に係るパルス電源装置は、
サイリスタと、前記サイリスタのアノード側に設けられた主コンデンサと、前記サイリスタのカソード側に設けられた負荷コイルと、前記負荷コイルに並列に設けられたサージ吸収回路とを備え、前記サイリスタがオン状態のときに前記主コンデンサに蓄積された電力を前記負荷コイルに供給する電源回路と、
パルストランスを備え、前記パルストランスの２次巻線の一端側が前記サイリスタのゲートに接続されたサイリスタゲート回路と、
前記パルストランスの１次巻線側に接続されたゲートパルス発生回路と、
を含むパルス電源装置であって、
前記ゲートパルス発生回路は、
前記パルストランスに第１電流を出力する第１ゲートドライブ回路と、
前記パルストランスに第２電流を出力する第２ゲートドライブ回路と、
前記第１ゲートドライブ回路に前記第１電流を出力させた後に、前記第２ゲートドライブ回路に前記第２電流を出力させる制御回路と、
を備え、
前記第１ゲートドライブ回路は、
第１コンデンサと、
前記制御回路の制御下でオン状態とオフ状態とが切り替わり、前記第１コンデンサの放電電流に基づいて前記第１電流として単極性のパルス電流を生成する第１スイッチ回路と、を備え、
前記第２ゲートドライブ回路は、
第２コンデンサと、
前記制御回路の制御下でオン状態とオフ状態とが切り替わり、前記第２コンデンサの放電電流に基づいて前記第２電流として両極性のパルス電流を生成する第２スイッチ回路と、を備える
ことを特徴とする。
【００２１】
この構成によれば、第２ゲートドライブ回路が第２電流として両極性のパルス電流を生成して出力するので、パルストランスには両極性の電圧が印加されることになる。その結果、パルストランスが連続的に一方向に励磁されるのを防ぐことができる。したがって、パルストランスを大型化させることなく、パルストランスの飽和を防ぐことができる。さらに、この構成によれば、少ないパルストランスの磁束でサイリスタのゲートパルス電流を長時間流すことが可能となり、パルストランスの小型化が可能となる。
【００２２】
上記パルス電源装置において、
前記第２スイッチ回路は、
正極側スイッチング素子および負極側スイッチング素子を直列接続したハーフブリッジ回路と、
前記正極側スイッチング素子および前記負極側スイッチング素子の接続点に接続された直列共振コンデンサと、を備え、
前記正極側スイッチング素子および前記負極側スイッチング素子は、前記制御回路の制御下で交互にオン状態とオフ状態とが切り替わることで、前記第２電流を生成する
ように構成することができる。
【００２３】
上記パルス電源装置において、
前記第２スイッチ回路は、
第１正極側スイッチング素子と第１負極側スイッチング素子を直列接続し、かつ第２正極側スイッチング素子と第２負極側スイッチング素子を直列接続したフルブリッジ回路と、
１次巻線の一端が前記第１正極側スイッチング素子と前記第１負極側スイッチング素子との接続点に接続され、前記１次巻線の他端が前記第２正極側スイッチング素子と前記第２負極側スイッチング素子との接続点に接続されたインバータトランスと、
前記インバータトランスの２次巻線と前記第２スイッチ回路の出力端との間に介装された結合コンデンサと、を備え、
前記第１正極側スイッチング素子、前記第１負極側スイッチング素子、前記第２正極側スイッチング素子および前記第２負極側スイッチング素子は、前記制御回路の制御下でオン状態とオフ状態とが切り替わることで、前記第２電流を生成する
ように構成することができる。
【００２４】
上記パルス電源装置において、
前記サイリスタゲート回路は、
前記パルストランスの前記２次巻線に接続された整流回路と、
前記整流回路に接続された平滑回路と、
一端が前記平滑回路に接続され、他端が前記サイリスタの前記ゲートに接続されたゲート直列抵抗器と、を備え、
前記平滑回路は、
一端が前記ゲート直列抵抗器の一端に接続された抵抗器と、一端が前記抵抗器の他端に接続され、他端が前記サイリスタのカソードに接続された平滑コンデンサと、を備える
ことが好ましい。
【００２５】
この構成によれば、第２スイッチ回路から出力された両極性のパルス電流（第２電流）は、パルストランスを介して整流回路に流れ、整流回路で整流された後、平滑回路の抵抗器とゲート直列抵抗器に分流する。抵抗器に流れた電流は平滑コンデンサの充電電荷となり、この充電電荷によりパルス電流（ゲート直列抵抗器に流れたパルス電流）の谷間の期間においても、平滑コンデンサ−抵抗器−ゲート直列抵抗器の経路でサイリスタのゲートに電流が供給され続ける。したがって、サイリスタの消弧が生じてしまうのを確実に防ぐことができる。
【発明の効果】
【００２６】
本発明によれば、パルストランスを大型化させることなくサイリスタの消弧を防ぐことが可能なゲートパルス発生回路およびパルス電源装置を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明に係るゲートパルス発生回路の一実施例の回路図である。
【図２】本発明に係るパルス電源装置の回路図である。
【図３】本発明の第２スイッチ回路の一実施例の回路図である。
【図４】本発明のサイリスタゲート回路の回路図である。
【図５】（Ａ）は、サイリスタ電流、負荷コイル電流およびサイリスタ保持電流値の関係を示す図である。（Ｂ）は、本発明におけるパルストランス電圧、ゲートパルス電流およびゲートパルス電圧の波形図である。
【図６】（Ａ）は、本発明の第１タイミング制御回路の回路図である。（Ｂ）は、本発明の第２タイミング制御回路の回路図である。
【図７】本発明に係るゲートパルス発生回路の他の実施例の回路図である。
【図８】本発明の第２スイッチ回路の他の実施例の回路図である。
【図９】従来例に係るゲートパルス発生回路の回路図である。
【図１０】（Ａ）は、サイリスタ電流、負荷コイル電流およびサイリスタ保持電流値の関係を示す図である。（Ｂ）は、従来例におけるパルストランス電圧およびゲートパルス電流の波形図である。
【発明を実施するための形態】
【００２８】
以下、添付図面を参照して、本発明に係るゲートパルス発生回路、および当該ゲートパルス発生回路を含むパルス電源装置の実施形態について説明する。
【００２９】
図１に、本発明の一実施形態に係るゲートパルス発生回路１Ａを示し、図２に、ゲートパルス発生回路１Ａを含むパルス電源装置１００を示す。なお、図１に示されている各構成のうち、図９と同一の符号を付した構成については従来例で説明したものと同様なので、ここでは説明を一部省略する。
【００３０】
図２に示すように、パルス電源装置１００は、ゲートパルス発生回路１Ａと、少なくとも１つ（本実施形態では、２つ）のサイリスタゲート回路２と、サイリスタゲート回路２と同数の電源回路と、を含むインパルス電流発生装置である。
【００３１】
ゲートパルス発生回路１Ａは、サイリスタゲート回路２を介してサイリスタ３のゲートにゲートパルス電流を供給する。サイリスタゲート回路２は、パルストランス２１および整流平滑回路２２を備える。なお、ゲートパルス発生回路１および整流平滑回路２２の詳細な構成については、後述する。
【００３２】
電源回路は、サイリスタ３と、サイリスタ３のアノード側に設けられた主コンデンサ４と、サイリスタ３のカソード側に同軸ケーブル５を介して設けられたサージ吸収回路６（抵抗器６１およびコンデンサ６２の直列回路）と、サージ吸収回路６に並列に設けられた負荷コイル７と、主コンデンサ４に接続された充電抵抗器８と、充電抵抗器８を介して主コンデンサ４に並列接続された放電抵抗器９および放電器１０の直列回路と、充電抵抗器８および放電抵抗器９の前段に設けられた断路器１１および充電器１２とを備える。
【００３３】
電源回路は、サイリスタ３がオン状態のときに主コンデンサ４に蓄積された電力を負荷コイル７に供給する。また、同軸ケーブル５、サージ吸収回路６、負荷コイル７および充電器１２は、各電源回路で共有されている。
【００３４】
図１に示すように、ゲートパルス発生回路１Ａは、交流電源１０１に、ブレーカ１０２、電磁接触器１０３および摺動電圧調整器１０４を介して接続された第１ゲートドライブ回路および第２ゲートドライブ回路と、制御回路とを備える。
【００３５】
第１ゲートドライブ回路は、１次側が摺動電圧調整器１０４に接続された変圧器１１１と、変圧器１１１の２次側に接続された整流ブリッジ回路１１２と、整流ブリッジ回路１１２の後段に設けられた第１充電抵抗器１１３と、第１充電抵抗器１１３を介して充電される第１コンデンサ１１４と、第１スイッチ回路１１５とを備える。
【００３６】
第１スイッチ回路１１５は、制御回路の制御下でオン状態とオフ状態とが切り替わり、第１コンデンサ１１４の放電電流に基づいて単極性のパルス電流（第１電流）を生成する。具体的には、第１スイッチ回路１１５は、スイッチング素子からなり、当該スイッチング素子がオン状態のときに、第１コンデンサ１１４の放電電流を第１電流として出力端２０１，２０２から出力する。
【００３７】
変圧器１１１の２次側の電圧は、第１コンデンサ１１４の放電電流（第１電流）を供給できるだけの電圧値とする。また第１コンデンサ１１４の静電容量は、第１コンデンサ１１４の放電電流（第１電流）を後述する「第１期間」の間流したときのパルストランス電圧の低下が大きくなり過ぎないような値とする。
【００３８】
第２ゲートドライブ回路は、変圧器１１１と、整流ブリッジ回路１１２と、整流ブリッジ回路１１２の後段に設けられた第２充電抵抗器１２３と、第２充電抵抗器１２３を介して充電される第２コンデンサ１２４と、第２スイッチ回路１２５とを備える。
【００３９】
第２スイッチ回路１２５は、制御回路の制御下でオン状態とオフ状態とが切り替わり、第２コンデンサ１２４の放電電流に基づいて両極性のパルス電流（第２電流）を生成する。具体的には、第２スイッチ回路１２５は、図３に示すように、正極側スイッチング素子１２５１および負極側スイッチング素子１２５２を直列接続したハーフブリッジ回路と、正極側スイッチング素子１２５１および負極側スイッチング素子１２５２の接続点に接続された直列共振コンデンサ１２５３と、直列共振コンデンサ１２５３に直列接続された直列共振リアクトル１２５４とを備える。
【００４０】
正極側スイッチング素子１２５１および負極側スイッチング素子１２５２は、制御回路の制御下で交互にオン状態とオフ状態とが切り替わる。これにより、直列共振コンデンサ１２５３および直列共振リアクトル１２５４に振動電流が流れ、両極性のパルス電流（第２電流）が生成される。その結果、パルストランス２１には両極性のパルス電圧が印加されるので、パルストランス２１が連続的に一方向に励磁されるのを防ぐことができる。したがって、本実施形態では、パルストランス２１を大型化させることなく、パルストランス２１の飽和を防ぐことができる。
【００４１】
正極側スイッチング素子１２５１および負極側スイッチング素子１２５２は、例えば、ＩＧＢＴからなる。正極側スイッチング素子１２５１のコレクタは、第２コンデンサ１２４の正極側に接続され、負極側スイッチング素子１２５２のエミッタは、第２コンデンサ１２４の負極側に接続されている。また、直列共振リアクトル１２５４は、第２電流を抑制する必要がない場合は、省略することができる。
【００４２】
第２コンデンサ１２４の静電容量は、第２コンデンサ１２４の放電電流（第２電流）を後述する「第３期間」の間流したときのパルストランス電圧の低下が大きくなり過ぎないような値とする。第２コンデンサ１２４の種類は問わないが、比較的大きな静電容量を確保するため、電解コンデンサを用いることが好ましい。
【００４３】
再び図１を参照して、制御回路は、制御信号を出力するゲートパルス制御回路１３１と、制御信号に基づいて第１タイミング制御信号を生成する第１タイミング制御回路１３２と、制御信号に基づいて第２タイミング制御信号を生成する第２タイミング制御回路１３３と、第１タイミング制御信号に基づいて第１駆動信号を生成する第１スイッチ素子駆動回路１４１と、第２タイミング制御信号に基づいて第２駆動信号および第３駆動信号を生成する第２スイッチ素子駆動回路１４２とを備える。
【００４４】
第１スイッチ素子駆動回路１４１は、第１駆動信号を第１スイッチ回路１１５に出力して第１スイッチ回路１１５をオン状態（導通状態）にする。第２スイッチ素子駆動回路１４２は、第２駆動信号を第２スイッチ回路１２５の正極側スイッチング素子１２５１に出力して正極側スイッチング素子１２５１をオン状態（導通状態）にする一方、第３駆動信号を第２スイッチ回路１２５の負極側スイッチング素子１２５２に出力して負極側スイッチング素子１２５２をオン状態（導通状態）にする。第２スイッチ素子駆動回路１４２は所定の周期で第２駆動信号および第３駆動信号を交互に出力する。
【００４５】
図４に示すように、サイリスタゲート回路２は、パルストランス２１および整流平滑回路２２を備え、パルストランス２１の２次巻線の一端側が整流平滑回路２２を介してサイリスタ３のゲートに接続されている。
【００４６】
整流平滑回路２２は、整流回路２２１と、抵抗器２２２および平滑コンデンサ２２３からなる平滑回路と、ゲート直列抵抗器２２４と、ゲート並列抵抗器２２５と、ゲート並列コンデンサ２２６とを備える。
【００４７】
整流回路２２１は、ダイオードブリッジ回路であり、パルストランス２１の２次巻線に接続されている。抵抗器２２２は、一端がゲート直列抵抗器２２４を介してサイリスタ３のゲートに接続され、他端が平滑コンデンサ２２３の一端（正極側）に接続されている。平滑コンデンサ２２３の他端は、サイリスタ３のカソードに接続されている。ゲート並列抵抗器２２５およびゲート並列コンデンサ２２６は、それぞれ一端がサイリスタ３のゲートに接続され、他端がサイリスタ３のカソードに接続されている。
【００４８】
図５（Ａ）に、サイリスタ３のアノード−カソード間を流れるサイリスタ電流ｉｔと、サイリスタ電流ｉｔのうち負荷コイル７に供給される負荷コイル電流ｉＬと、サイリスタ３のオン状態を保持するのに必要なサイリスタ保持電流値ｉｈとの関係を示す。図５（Ａ）において、時間ｔ１は、サイリスタ電流ｉｔがサイリスタ保持電流値ｉｈを下回る期間の開始時点であり、時間ｔ２は、上記期間の終了時点である。
【００４９】
図５（Ｂ）に、パルストランス２１の二次側に生じるパルストランス電圧ｖｔ１，ｖｔ２と、サイリスタ３のゲートに供給されるゲートパルス電流ｉｇ１，ｉｇ２（初期大電流ｉｇ１および持続小電流ｉｇ２）と、パルストランス電圧ｖｔ２に応じてサイリスタ３のゲートに印加されるゲートパルス電圧ｖｇ２との関係を示す。
【００５０】
時間ｔ０において、制御回路の制御下で第１スイッチ回路１１５がターンオンし、第１コンデンサ１１４の放電電流（第１電流）がパルストランス２１に供給され、パルストランス２１から整流平滑回路２２を介してサイリスタ３のゲートにゲートパルス電流が供給されると、サイリスタ３が点弧してサイリスタ電流ｉｔがサージ吸収回路６および負荷コイル７に供給され始める。
【００５１】
サイリスタ３が点弧してからサイリスタ電流ｉｔが増加する第１期間において、制御回路は、第１スイッチ回路１１５をオン状態に維持し、第２スイッチ回路１２５の正極側スイッチング素子１２５１および負極側スイッチング素子１２５２をオフ状態に維持する。これにより、第１コンデンサ１１４の放電電流（第１電流）がパルストランス２１に供給され続け、パルストランス２１の２次側にパルストランス電圧ｖｔ１が発生する。
【００５２】
第１スイッチ回路１１５から出力された放電電流（第１電流）は、パルストランス２１および整流平滑回路２２を介して、電流値の大きいゲートパルス電流（初期大電流ｉｇ１）としてサイリスタ３のゲートに供給される。なお、初期大電流ｉｇ１は、平滑回路の抵抗器２２２の存在により、平滑回路の平滑コンデンサ２２３の影響をほとんど受けない。
【００５３】
第１期間終了時からサイリスタ電流ｉｔがサイリスタ保持電流値ｉｈを下回るまでの第２期間において、制御回路は、第１期間終了時（第２期間開始時）に第１スイッチ回路１１５をターンオフした後、第１スイッチ回路１１５をオフ状態に維持する一方、第２スイッチ回路１２５の正極側スイッチング素子１２５１および負極側スイッチング素子１２５２を交互にオンオフさせる動作を開始する。これにより、直列共振コンデンサ１２５３および直列共振リアクトル１２５４に振動電流が流れ、第２スイッチ回路１２５からパルストランス２１に両極性のパルス電流（第２電流）が供給される。その結果、パルストランス２１の２次側に両極性のパルストランス電圧ｖｔ２が発生する。
【００５４】
第２スイッチ回路１２５から出力された両極性のパルス電流（第２電流）は、パルストランス２１を介して整流回路２２１に流れ、整流回路２２１で整流された後、抵抗器２２２とゲート直列抵抗器２２４に分流する。抵抗器２２２に流れた電流は平滑コンデンサ２２３の充電電荷となり、この充電電荷によりパルス電流（ゲート直列抵抗器２２４に流れたパルス電流）の谷間の期間においても、平滑コンデンサ２２３−抵抗器２２２−ゲート直列抵抗器２２４の経路でサイリスタ３のゲートに電流が供給され続ける。その結果、サイリスタ３のゲートには、図５（Ｂ）に示すゲートパルス電流（持続小電流）ｉｇ２が供給され、ゲートパルス電流ｉｇ２に応じたゲートパルス電圧ｖｇ２が印加される。
【００５５】
サイリスタ電流ｉｔがサイリスタ保持電流値ｉｈを下回る第３期間（時間ｔ１〜ｔ２の期間）において、制御回路は、第２スイッチ回路１２５の正極側スイッチング素子１２５１および負極側スイッチング素子１２５２を交互にオンオフさせ続ける。これにより、上記第２期間と同様に、第２スイッチ回路１２５からパルストランス２１に両極性のパルス電流（第２電流）が供給され、パルストランス２１の２次側に両極性のパルストランス電圧ｖｔ２が発生する。このため、パルストランス２１は、第１電流による励磁状態から変わらない磁束を保つことができ、連続的に一方向に励磁されるのを防ぐことができる。また、サイリスタ３のゲートにはゲートパルス電流ｉｇ２が供給され続けるので、サイリスタ３の消弧が生じてしまうのを確実に防ぐことができる。
【００５６】
図６（Ａ）に、第１タイミング制御回路１３２の回路図を示す。第１タイミング制御回路１３２は、ゲートパルス制御回路１３１側の入力端３０１，３０２と、第１スイッチ素子駆動回路１４１側の出力端３０３，３０４とを備える。入力端３０１は、抵抗器３０５を介してＮＰＮ型のトランジスタ３０６のベースに接続されている。トランジスタ３０６のエミッタは、グランドに接続されている。トランジスタ３０６のコレクタは、抵抗器３０７およびコンデンサ３０８からなる並列回路と当該並列回路に直列に接続された抵抗器３０９とを介して、ＰＮＰ型のトランジスタ３１０のベースに接続されている。トランジスタ３１０のベースは、抵抗器３１１を介して電源Ｖｃｃに接続され、トランジスタ３１０のエミッタは電源Ｖｃｃに直接接続されている。トランジスタ３１０のコレクタは、抵抗器３１２を介して出力端３０３に接続されるとともに、抵抗器３１３を介してグランドに接続されている。
【００５７】
第１タイミング制御回路１３２は、制御信号が入力されるとトランジスタ３０６がオンし、抵抗器３０９を介してコンデンサ３０８を充電している期間だけトランジスタ３１０がオンして、出力端３０３，３０４から第１タイミング制御信号を出力するので、抵抗器３０９およびコンデンサ３０８の時定数を調整することで、第１期間すなわちサイリスタ３のゲートに初期大電流ｉｇ１が供給される期間を調整することができる。なお、抵抗器３０７は、制御信号が入力されない時にコンデンサ３０８の電荷を放電するためのもので、通常は抵抗器３０９に比べて十分に大きい抵抗値をもつ。
【００５８】
図６（Ｂ）に、第２タイミング制御回路１３３の回路図を示す。第２タイミング制御回路１３３は、ゲートパルス制御回路１３１側の入力端４０１，４０２と、第２スイッチ素子駆動回路１４２側の出力端４０３，４０４とを備える。入力端４０１は、抵抗器４０５を介してＮＰＮ型のトランジスタ４０６のベースに接続されている。トランジスタ４０６のエミッタは、グランドに接続されている。トランジスタ４０６のベース−エミッタ間にはコンデンサ４０７および抵抗器４０８が接続されている。トランジスタ４０６のコレクタは、抵抗器４０９を介してＰＮＰ型のトランジスタ４１０のベースに接続されている。トランジスタ４１０のベースは、抵抗器４１１を介して電源Ｖｃｃに接続され、トランジスタ４１０のエミッタは電源Ｖｃｃに直接接続されている。トランジスタ４１０のコレクタは、抵抗器４１２を介して出力端４０３に接続されるとともに、抵抗器４１３を介してグランドに接続されている。
【００５９】
第２タイミング制御回路１３３は、制御信号が入力されると抵抗器４０５、コンデンサ４０７および抵抗器４０８からなる回路の時定数に応じた遅延時間を経てトランジスタ４０６がオンし、抵抗器４０９を介してトランジスタ４１０がオンして、出力端４０３，４０４から第２タイミング制御信号を出力する。
【００６０】
第２スイッチ素子駆動回路１４２は、第２タイミング制御信号が入力されると、所定の周期で第２駆動信号および第３駆動信号を交互に出力する。これにより、正極側スイッチング素子１２５１および負極側スイッチング素子１２５２は、交互にオン状態とオフ状態とが切り替わる。
【００６１】
以上、本発明に係るゲートパルス発生回路、および当該ゲートパルス発生回路を含むパルス電源装置の実施形態について説明したが、本発明は上記実施形態に限定されるものではない。
【００６２】
［変形例］
例えば、第１ゲートドライブ回路および第２ゲートドライブ回路の構成は、第１ゲートドライブ回路が制御回路の制御下でパルストランス２１に単極性のパルス電流を出力し、第２ゲートドライブ回路が制御回路の制御下でパルストランス２１に両極性のパルス電流を出力するのであれば、適宜変更することができる。
【００６３】
制御回路の構成は、第１期間において、第１ゲートドライブ回路に第１電流を出力させ、第２期間において、第１ゲートドライブ回路に第１電流の出力を停止させるとともに第２ゲートドライブ回路に第２電流を出力させ、第３期間において、第２ゲートドライブ回路に第２電流を出力させ続けることができるのであれば、適宜変更することができる。
【００６４】
第１タイミング制御回路１３２および第２タイミング制御回路１３３の構成は、適宜変更することができる。
【００６５】
また、上記実施形態では、第２スイッチ回路１２５をハーフブリッジ回路として構成したが、他の実施形態においては、図７に示すゲートパルス発生回路１Ｂのように、フルブリッジ回路として構成した第２スイッチ回路１５５を用いることが可能である。第２スイッチ回路１２５は、図８に示すように、出力側にインバータトランス１５５７および結合コンデンサ１５５８を有する。
【００６６】
ゲートパルス発生回路１Ｂの第２ゲートドライブ回路は、変圧器１１１と、整流ブリッジ回路１１２と、整流ブリッジ回路１１２の後段に設けられた第２充電抵抗器１２３と、第２充電抵抗器１２３を介して充電される第２コンデンサ１２４と、第２スイッチ回路１５５とを備える。
【００６７】
第２スイッチ回路１５５は、第１正極側スイッチング素子１５５１および第１負極側スイッチング素子１５５２を直列接続して第２コンデンサ１２４の極間に接続する第一の回路枝と、第２正極側スイッチング素子１２５３および第２負極側スイッチング素子１２５４を直列接続して第２コンデンサ１２４の極間に接続する第二の回路枝を有するフルブリッジ回路を含む。これらの回路枝の２個のスイッチング素子の直列接続点の間には、直列共振コンデンサ１５５５と直列共振リアクトル１５５６とインバータトランス１５５７の１次巻線が直列に接続されている。また、インバータトランス１５５７の２次巻線は、結合コンデンサ１５５８を介して第１および第２ゲートドライブ回路出力端２０１および２０２に接続されている。
【００６８】
第２スイッチ回路１５５は、動作時には第２スイッチ素子駆動回路１４２の制御下で２つのオン状態とオフ状態とが切り替わり、第２コンデンサ１２４の放電電流に基づいて両極性のパルス電流（第２電流）を生成する。具体的には、第１正極側スイッチング素子１５５１および第２負極側スイッチング素子１５５４がオンして直列共振コンデンサ１５５５に図の右向きの電流が流れる第一のオン状態と、第２正極側スイッチング素子１５５３および第１負極側スイッチング素子１５５２がオンして直列共振コンデンサ１５５５に図の左向きの電流が流れる第二のオン状態と、オフ状態とが切り替わる。これにより、直列共振リアクトル１５５６とインバータトランス１５５７の１次巻線に両極性のパルス電流（第２電流）が生成され、インバータトランス１５５７の２次巻線および結合コンデンサ１５５８を介して両極性のパルス電流（第２電流）がパルストランス２１に通流される。パルストランス２１には両極性のパルス電圧が印加されるので、パルストランス２１が連続的に一方向に励磁されるのを防ぐことができる。したがって、本実施形態においても、パルストランス２１を大型化させることなく、パルストランス２１の飽和を防ぐことができる。
【００６９】
第２スイッチ回路１５５をフルブリッジ回路として構成した場合には、直列共振コンデンサ１５５５には直流電圧が印加されないので、これを小型化することができるという利点がある。
【００７０】
さらに、フルブリッジ回路の駆動方法等によりインバータトランス１５５７の偏磁や飽和を防ぐ配慮をすれば、結合コンデンサ１５５８を直列共振コンデンサ１５５５と兼用することが可能で、この場合は直列共振コンデンサ１５５５を省略することができる。また、上記実施形態と同様に、直列共振リアクトル１５５６を省略することもできる。
【００７１】
第２ゲートドライブ回路の主要部をハーフブリッジ回路として構成する場合とフルブリッジ回路として構成とする場合との得失を表１に記載した。なお、直列共振コンデンサ１２５３、１５５５が、表１の１次側コンデンサに相当する。
【表１】
2018074619.tif 000003
【００７２】
本発明に係るパルス電源装置は、ゲートパルス発生回路１Ａ（または１Ｂ）と、３つ以上のサイリスタゲート回路２と、サイリスタゲート回路２と同数の電源回路とを含んでもよい。ゲートパルス発生回路１Ａ（または１Ｂ）によりパルストランス２１の小型化が可能になるので、例えば、数十個以上のサイリスタゲート回路２および電源回路を並列駆動する大型のインパルス電流発生装置においては、装置全体におけるサイリスタゲート回路２の占有体積を縮小することができ、装置全体を小型化することができる。
【００７３】
本発明に係るゲートパルス発生回路は、インパルス電流発生装置以外のパルス電源装置にも適用可能である。
【符号の説明】
【００７４】
１Ａ、１Ｂ、１’    ゲートパルス発生回路
２    サイリスタゲート回路
３    サイリスタ
４    主コンデンサ
５    同軸ケーブル
６    サージ吸収回路
７    負荷コイル
８    充電抵抗器
９    放電抵抗器
１０    放電器
１１    断路器
１２    充電器
２１    パルストランス
２２    整流平滑回路
１００    パルス電源装置
１０１    交流電源
１０２    ブレーカ
１０３    電磁接触器
１０４    摺動電圧調整器
１１１,１２１    変圧器
１１２,１２２    整流ブリッジ回路
１１３    第１充電抵抗器
１１４    第１コンデンサ
１１５    第１スイッチ回路
１１６    第１スイッチ素子
１２３    第２充電抵抗器
１２４    第２コンデンサ
１２５    第２スイッチ回路
１２６    第２スイッチ素子
１２７    逆流防止用のダイオード
１３１    ゲートパルス制御回路
１３２    第１タイミング制御回路
１３３    第２タイミング制御回路
１３４    ゲートパルス制御回路
１３５    タイミング制御回路
１４１    第１スイッチ素子駆動回路
１４２    第２スイッチ素子駆動回路
１４３    スイッチ素子駆動回路
１５５    第２スイッチ回路
２０１,２０２    第１および第２ゲートドライブ回路出力端
２２１    整流回路
２２２    抵抗器
２２３    平滑コンデンサ
２２４    ゲート直列抵抗器
２２５    ゲート並列抵抗器
２２６    ゲート並列コンデンサ
３０１,３０２    第１タイミング制御回路入力端
３０３,３０４    第１タイミング制御回路出力端
３０５,３０７，３０９，３１１，３１２，３１３    抵抗器
３０６    ＮＰＮトランジスタ
３０８    コンデンサ
３１０    ＰＮＰトランジスタ
４０１,４０２    第２タイミング制御回路入力端
４０３,４０４    第２タイミング制御回路出力端
４０５,４０８，４０９，４１１，４１２，４１３    抵抗器
４０６    ＮＰＮトランジスタ
４０７    コンデンサ
４１０    ＰＮＰトランジスタ
１２５１    正極側スイッチング素子
１２５２    負極側スイッチング素子
１２５３    直列共振コンデンサ
１２５４    直列共振リアクトル
１５５１    第１正極側スイッチング素子
１５５２    第１負極側スイッチング素子
１５５３    第２正極側スイッチング素子
１５５４    第２負極側スイッチング素子
１５５５    直列共振コンデンサ
１５５６    直列共振リアクトル
１５５７    インバータトランス
１５５８    結合コンデンサ
【図１】
2018074619.tif 000004
【図２】
2018074619.tif 000005
【図３】
2018074619.tif 000006
【図４】
2018074619.tif 000007
【図５】
2018074619.tif 000008
【図６】
2018074619.tif 000009
【図７】
2018074619.tif 000010
【図８】
2018074619.tif 000011
【図９】
2018074619.tif 000012
【図１０】
2018074619.tif 000013