(57)【要約】      （修正有）【課題】商用電源を断続するためパワーＭＯＳＦＥＴなどを用いるには、制御するのに微小だが電力が必要である。制御用の直流電源の構成は、複雑になる、部品数も多くなり、無負荷時でも電力を消費するなどの欠点があった。また、パワーＭＯＳＦＥＴなどを用いて理想ダイオードを構成することができるが、いわゆる同期整流方式であるため、数千ボルトの耐圧のパワーＭＯＳＦＥＴがあっても、商用電源の整流回路に適用することができなかった。【解決手段】理想ダイオード及び電子スイッチは、ディプレッション型ＭＯＳＦＥＴ８５ｄのゲートに高抵抗の抵抗器８９を接続し、ディプレッション型ＭＯＳＦＥＴに動作遅れを生じさせ、電圧降下を伴わずに微小な電力を得る、電圧非降下型電源回路８０並びに、電圧非降下型電源回路とパワーＭＯＳＦＥＴを用いた、２端子として取り扱うことができる。【選択図】図１
2018133854.tif 000002
【特許請求の範囲】
【請求項１】
デプレッション型ＦＥＴ（８５ｄ、Ｎ型及びＰ型並びにＭＯＳ型及びジャンクション型の電界効果トランジスタ。以下同じ。）、コンデンサー（８６）、並びに、ダイオード（８２）を備え、
前記デプレッション型ＦＥＴ（８５ｄ）の
ドレインを、前記ダイオード（８２）を通して電源（１、１１、１２、２）に、
ゲートを、抵抗器（８８）を通してあるいは直接２つの分圧抵抗器（８９）に、
ソースを、前記分圧抵抗器（８９）の１つに、前記コンデンサー（８６）及び出力端子（８０ｏ）に、
前記コンデンサ（８６）と前記分圧抵抗器（８９）の他の１つを共通線（８０ｃ）に、それぞれ接続し、
共通線（８０ｃ）と出力端子（８０ｏ）を出力とする回路を構成し、
電源（２、２３）の電圧が、必要とする電圧前後の電圧となるときに、
前記デプレッション型ＦＥＴ（８５ｄ）のゲート−ソース間の静電容量（ＣＧ、Ｃｇ）とゲートに直列に入る抵抗（前記抵抗器８８および前記分圧抵抗器８９の合成抵抗値）との時定数に比例する動作遅延により、前記デプレッション型ＦＥＴ（８５ｄ）を通して、前記コンデンサー（８６）に前記分圧抵抗器（８９）の分圧比により決まる電圧より高い電圧まで充電を行うことで、直流電力を得ることを特徴とする電圧非降下型電源（８０）。
【請求項２】
電圧非降下型電源（８０）及びエンハンスメント型ＭＯＳＦＥＴ（８５ｅ、Ｎ型及びＰ型のＭＯＳ型電界効果トランジスタ。電流容量を増すために複数のＦＥＴを並列接続したものを含む。以下同じ。）を備え、
ドレインを電圧非降下型電源（８０）に、
ソースを共通線（８０ｃ）と出力端子（８０Ｏ）に接続し、
前記電圧非降下型電源（８０）で得た電力により、前記エンハンスメント型ＭＯＳＦＥＴ（８５ｅ）のソースとゲートとの間に電圧を加え制御する電子スイッチ（８４）を構成することを特徴とする請求項１に記載の電圧非降下型電源（８０）の応用回路。
【請求項３】
電圧非降下型電源（８０）及びエンハンスメント型ＭＯＳＦＥＴ（８５ｅ、Ｎ型及びＰ型のＭＯＳ型電界効果トランジスタ。電流容量を増すために複数のＦＥＴを並列接続したものを含む。以下同じ。）を２個（複数のＦＥＴを並列接続したものである場合は、２組）を備え、
前記２個（２組）のエンハンスメント型ＭＯＳＦＥＴ（８５ｅ）のソース同志及びゲート同志を接続したものであって、
一方のドレインを電圧非降下型電源（８０）に、
他方のドレインを出力端子（８０Ｏ）に
双方のソースを共通線（８０ｃ）に接続し、
前記電圧非降下型電源（８０）で得た電力により、前記エンハンスメント型ＭＯＳＦＥＴ（８５ｅ）のソースとゲートとの間に電圧を加え制御する電子スイッチ（８４）を構成することを特徴とする請求項１に記載の電圧非降下型電源（８０）の応用回路。
【請求項４】
電圧非降下型電源（８０）及びエンハンスメント型ＭＯＳＦＥＴ（８５ｅ、Ｎ型及びＰ型のＭＯＳ型電界効果トランジスタ。電流容量を増すために複数のＦＥＴを並列接続したものを含む。以下同じ。）並びに、
電流方向検出器（８３Ｄ、オペアンプ８３等により構成するものを含む。以下同じ。）を備え、
電源（１、１１、１２、２）と負荷との間に直列接続した前記電圧非降下型電源（８０）に電圧が加えられた時に必要な電圧の電力を蓄積し、
電流方向検出器（８３Ｄ）により電流の方向を検出し、出力端子（８０Ｏ）に接続された前記エンハンスメント型ＭＯＳＦＥＴ（８５ｅ）の寄生ダイオード（８２ｐ）の導通方向に電流が流れるときのみ、前記エンハンスメント型ＭＯＳＦＥＴ（８５ｅ）のゲートに電圧を加えることで、
２端子として取り扱うことが可能な理想ダイオード（８２ｉ）を構成することを特徴とする、
請求項１から３のいずれか１項に記載の電圧非降下型電源（８０）の応用回路。
【請求項５】
電圧非降下型電源（８０）及びエンハンスメント型ＭＯＳＦＥＴ（８５ｅ、Ｎ型及びＰ型のＭＯＳ型電界効果トランジスタ。電流容量を増すために複数のＦＥＴを並列接続したものを含む。以下同じ。）並びに、
ＦＥＴドライバ（８４ｄ）、周期パルス発生器（８４Ｐ）、過電流検出器（８４Ｉ）、保安電極電流検出器（８４ｇ）、各種センサー（８４ｓ）のうち１つ以上を備え、
電源（１、１１、１２、２）と負荷との間に直列接続した前記電圧非降下型電源（８０）に電圧が加えられた時に必要な電圧の電力を蓄積し、
前記エンハンスメント型ＭＯＳＦＥＴ（８５ｅ）により負荷に供給する電流を断続する電子スイッチ（８４）を構成することを特徴とする、
請求項１から４のいずれか１項に記載の電圧非降下型電源（８０）の応用回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧が変化する電源から、電圧降下を避けて、高い電力効率で、微小な直流電力を得る電子回路の構成方法とその応用回路に関するものである。
【背景技術】
【０００２】
微小な直流電源として一般に使用されている回路構成では、待機電力を完全に０とすることが出来ていない。
また、順方向電圧を減少し、整流効率を改善する理想ダイオードと称している回路構成が存在するが、いわゆる同期整流方式であり、駆動用の電源を別に必要とし、２端子として取り扱うことができないから、「理想」と呼ぶことができない整流方式しかなかった。
さらに、直流配電は効率が高いとされるが、放電を生じると自然に停止しないという欠点があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】ＪＰＡ_２００３３４８７５０  直流電源回路およびその電源を用いた待機電力回路
【特許文献２】ＪＰＡ_２００７２３６１７５、特許３６１０３９号  電源およびその電源を用いた待機電力回路ならびに蓄電池充電回路
【特許文献３】ＪＰＡ_２０１２５０６６９３、ＪＰＡ_２０１３２５５４２５  電力制御装置の理想ダイオードを模倣するシステム及びその方法
【特許文献４】ＷＯＡ１２００３０３２１０５  待機電力回路
【特許文献５】特願２０１６-１８００３８他  直流配電システム
【特許文献６】国際公開第２００５／０４１２３１電気接点開閉ディバイスおよび消費電力抑制回路」
【特許文献７】ＪＰＡ＿２０１３２５５４２５  理想ダイオード
【特許文献８】ＪＰＡ＿２００９１５９３０８  直流電源スイッチ
【非特許文献】
【０００４】
【非特許文献１】ｈｔｔｐ：//ｗｗｗ.ｌｉｎｅａｒ−ｔｅｃｈ.ｃｏ.ｊｐ／ｐｒｏｄｕｃｔ／ＬＴＣ４３５７  正の高電圧の理想ダイオード・コントローラ（ＬＴＣ４３５７）
【非特許文献２】ｈｔｔｐ：／／ｗｗｗ．ｌｉｎｅａｒ−ｔｅｃｈ．ｃｏ。ｊｐ／ｐｒｏｄｕｃｔｓ／Ｉｄｅａｌ＿Ｄｉｏｄｅ＿Ｂｒｉｄｇｅ  理想ダイオード・ブリッジ
【発明の概要】
【発明が解決しようとする課題】
【０００５】
パワーＭＯＳＦＥＴなどを用いて商用電力を電気的に制御しようとすると、制御回路のための直流数ボルトから十数ボルトの微小な電力が必要となるが、商用電源の電圧では大きすぎ、一般的な直流電源回路を用いると、パワーＭＯＳＦＥＴなどの制御に要するよりもかなり大きな電力を消費することになり。部品数が多くなるとともに、無負荷時も待機電力を消費してしまう欠点があった。
【０００６】
ＦＥＴを使用して電圧を降下させる回路など、簡易な回路構成の直流電源が使用されることもあるが、電力効率が低く、負荷が無いときの待機電力を完全に０とすることが出来ないなどの欠点があった。
【０００７】
また、パワーＭＯＳＦＥＴなどを用いて整流用ダイオードの順方向電圧を減少することができる、理想ダイオードと称している回路構成が存在するが、制御回路用の電源が別に必要な、いわゆる同期整流方式であるため、数千ボルトの耐圧のパワーＭＯＳＦＥＴがあっても、制御集積回路の耐圧が不足するため、商用交流の整流回路に使用することも出来ない欠点があった。
【０００８】
さらに、直流配電は効率が良いとされるが、一旦放電が始まると簡単には停止しないため、放電を停止させる手段を確保しておく必要がある。
その１つの方法として、間欠的に断続を繰り返す方法が考えられるが、前述のとおり商用の１００Ｖ〜２２０Ｖを整流して制御回路用の電源として直接利用するのには電圧が高過ぎ、待機電力を０にすることができない欠点があった。
【０００９】
簡単な回路構成で、容易に直流電力を得る方法が求められていた。
【課題を解決するための手段】
【００１０】
図１（ａ）に、電圧非降下型電源８０の基本回路構成を示す。
ディプレッション型ＦＥＴ８５ｄ（図は、ＮｃｈのＭＯＳＦＥＴである。極性が逆になったＰｃｈ型のＭＯＳＦＥＴ、あるいはジャンクション型のＦＥＴでも構成可能である。）のソースに分圧抵抗器Ｒ１、Ｒ２とコンデンサーＣ１とを並列に接続し、逆電圧保護のダイオード８２をとおしてドレインに交流電源２の電圧Ｖ１を加え、ゲートを分圧抵抗器Ｒ１、Ｒ２の中点に接続している。
【００１１】
ディプレッション型ＦＥＴ８５ｄであるから、ゲートとソースとの間の電圧が０Ｖであっても、ドレインとソースとの間に電流Ｉ１が流れるので、交流電源２の電圧が正のときは、電流Ｉ１によってコンデンサーＣ１を充電する。
分圧抵抗器Ｒ１、Ｒ２によって分圧された電圧がゲートに加わり、ゲートしきい値電圧ＶＧｔｈに達すると、ドレインとソースとの間が遮断され、充電が停止する。
分圧抵抗器Ｒ１、Ｒ２の比により、コンデンサーＣ１の充電電圧Ｖｃｃｈｇを調整できる。
Ｖｃｃｈｇ＝ＶＧｔｈ×Ｒ１／（Ｒ１＋Ｒ２）
【００１２】
ここで、分圧抵抗器Ｒ１、Ｒ２の抵抗値を高く設定すると、ディプレッション型ＦＥＴ８５ｄのゲート-ソース間には静電容量ＣＧが存在するから、その時定数τ（分圧抵抗器Ｒ１、Ｒ２の並列合成抵抗値とゲート-ソース間静電容量ＣＧとの積）の影響を受けて動作遅れを生じるため、コンデンサーＣ１にＶｃｃｈｇより高い電圧まで充電されることになる。負荷ＲＬによって消費されてコンデンサーＣ１の電圧Ｖ２がゲートしきい値電圧ＶＧｔｈ以下に下がるまで次の充電は行われない。
τ＝ＣＧ×Ｒ１×Ｒ２／（Ｒ１＋Ｒ２）
【００１３】
この回路を交流電源２に接続すると、図１（ｂ）に示すように、交流電圧Ｖ１が上昇するときに充電が行われ、電圧Ｖｃｃｈｇより高い電圧まで充電された後に、遅延して電圧ＶＧが上昇し、ディプレッション型ＦＥＴ８５ｄのゲートしきい値電圧ＶＧｔｈに達して遮断状態になり、充電が終了する。
【００１４】
交流電源２の電圧Ｖ１が低いときにディプレッション型ＦＥＴ８５ｄが導通するから、充電の際の電力損失が少なく、充電終了後ディプレッション型ＦＥＴ８５ｄの遮断状態が続けば、さらに電源電圧Ｖ１が上昇しても電流が流れないから電圧降下による電力消費が少ない。
コンデンサーＣ１の両端の電圧Ｖ２は、使用するディプレッション型ＦＥＴ８５ｄの特性などによって異なるが、数ボルトから十数ボルトの直流を得ることができる。
【００１５】
図２（ａ）に示すように、ゲートとソース間にコンデンサーＣｇを、ゲートに直列に高抵抗Ｒｇを追加して時定数を調整することもできる。（分圧抵抗器Ｒ１，Ｒ２で分圧しない構成の場合は、高抵抗Ｒｇが必須である。）
直列のＲｆ、分圧抵抗に並列のＣｓなどは、電圧非降下型電源８０のパルス状の充電を阻害する要素であることを示す。
図２（ｂ）のような動作波形Ｖ２となり、充電電流Ｉ１はパルス状から崩れ、電源電圧の高いときも電流Ｉ１が流れ続ける状態となる。
【００１６】
時定数の設定によっては、図２（ｃ）の動作波形２のＶ２のように、一時的に過剰な充電が行われ、毎サイクルの安定した充電が行われないことも生じる。
ツェナーダイオード８２ｚ、抵抗Ｒｚは、過剰な電圧を低減する方法を示している。
【００１７】
ディプレッション型ＦＥＴ８５ｄに、ジャンクション型のＦＥＴを用いる場合は、ゲートの漏れ電流の影響を考慮しなければならない。
【発明の効果】
【００１８】
少数の部品で、電圧降下を避けて微小な直流電力を得ることができる。高い電力効率で直流電力を得ることができ、多くの応用回路を提供できる。
完全な２端子化が可能な理想特性のダイオード及び直流配電等に必要な電子スイッチを提供できる。
【図面の簡単な説明】
【００１９】
【図１】電圧非降下型電源８０（ａ）回路構成、（ｂ）動作波形
【図２】動作を阻害する要素（ａ）調整要素、（ｂ）動作波形１、（ｃ）動作波形２
【図３】理想ダイオード８２ｉ（ａ）回路構成、（ｂ）動作波形、            （ｃ）記号、（ｄ）外付け記号、（ｅ）ブリッジ整流回路、（ｆ）整流波形
【図４】二重化した理想ダイオード８２ｉ（ａ）回路構成、（ｂ）太陽電池の並列接続
【図５】電子スイッチ８４（ａ）回路構成、（ｂ）動作波形、（ｃ）記号、（ｄ）外付け記号
【図６】二重化した電子スイッチ８４（ａ）回路構成、（ｂ）記号表記
【図７】直流配電システムへの応用例
【発明を実施するための形態】
【００２０】
図３（ａ）は、電圧非降下型電源８０を用いて構成した応用回路１の理想ダイオード８２ｉである。
パワーＭＯＳＦＥＴ（エハンスメント型ＦＥＴ）８５ｅを理想ダイオード８２ｉとして用いるので、その寄生ダイオード８２Ｐの導通方向（アノードからカソード）が理想ダイオード８２ｉの導通方向となる。
電圧非降下型電源８０の負極をパワーＭＯＳＦＥＴ８５ｅのソースに接続し、理想ダイオード８２ｉのアノードＡとなる。
【００２１】
電圧非降下型電源８０からオペアンプ８３に電源を供給し、パワーＭＯＳＦＥＴ８５ｅのソースとドレインとの間の電圧を、抵抗Ｒｓを通してオペアンプ８３に加えて、極性検出器８３Ｄを構成している。
電流の方向が理想ダイオード８３ｉの導通方向であるときのみゲートの電圧Ｖ４を加えてパワーＭＯＳＦＥＴ８５ｅのゲートを駆動し、寄生ダイオード８２ｐの電圧降下をパワーＭＯＳＦＥＴ８５ｅの低い導通抵抗により減少させている。
【００２２】
図３（ｂ）は、動作波形である。上段はパワーＭＯＳＦＥＴ８５ｅのドレインからソースに流れる電流Ｉ２の流れを、下段はオペアンプ８３の入力の電圧Ｖ３（鎖線）とオペアンプ８３の出力電圧Ｖ４（実線：ゲートに加わる電圧でもある。）を表している。
電流は、寄生ダイオード８２Ｐの導通方向に流れるので、Ｉ２は、負で表されている。
Ｖ３が負になったときは、ゲートに電圧Ｖ４が正の電圧を加えるようにオペアンプ８３により反転増幅を行っている。電流Ｉ２の方向が反転し、Ｖ３が正となったときに素早く電圧Ｖ４を０Ｖに下げてパワーＭＯＳＦＥＴ８５ｅを遮断する。
【００２３】
この例では、単一電源で動作するオペアンプ８３を用いているが、数ミリオームの導通抵抗に流れる電流の向きが反転したことを、数ミリボルトの負電圧の領域で比較を行って検出する必要があるため、図３（а）に示すように、オペアンプ８３の反転入力端子に高抵抗Ｒｈを接続し、抵抗分圧器Ｒａｄｊにより正電圧を加えて、反転入力端子の電圧を正電圧側にシフトしている。
【００２４】
オペアンプ８３の反転入力の電圧Ｖ３が正のときは、その反転出力Ｖ４が接地電位に向かうので、パワーＭＯＳＦＥＴ８５ｅの内部抵抗が上昇し、その結果さらに比較入力電圧が上昇して正帰還となるから、パワーＭＯＳＦＥＴ８５ｅが遮断状態に向かう。
【００２５】
Ｖ３が負のときは、パワーＭＯＳＦＥＴ８５ｅの内部抵抗が減少すると、オペアンプの入力電圧Ｖ３も減少するので、負帰還となるから、パワーＭＯＳＦＥＴ８５ｅのドレイン−ソース間の電圧が一定値を保つように動作をする。
【００２６】
また、負帰還となっているから、電流Ｉ２が減少したときにパワーＭＯＳＦＥＴ８５ｅのオン抵抗が上昇するが、電流の方向転換を検出し易い条件を得ることができる。
電流容量を増すために複数のパワーＭＯＳＦＥＴを並列接続し、ゲートをそれぞれ異なる分圧抵抗器を通して、ＯＮとなる電圧が異なるように接続した場合において、電流の方向転換の検出を容易にできる。（ループゲインの制限と同じ。）
【００２７】
電圧非降下型電源８０を用いた理想ダイオード８２ｉは、回路全体を２端子の理想ダイオード８２ｉとして取り扱うことができる。
図３（ｃ）は、電圧非降下型電源８０を用いた理想ダイオード８２ｉを記号化して表現したものである。
記号は、カソードＫから延びる矢印（ＮｃｈＭＯＳＦＥＴの場合。）で、内部回路に電源を供給していることを示している。
【００２８】
図３（ｄ）は、同じく理想ダイオード８２ｉを記号化して表現したものであるが、電圧非降下型電源８０のコンデンサーＣ１を外付けにしたことを明示している。（２端子として取り扱い可能なことに変わりはない。）
【００２９】
図３（ｅ）に理想ダイオード８２ｉで構成したブリッジ整流回路２４を（ｄ）の記号を使用して示している。
ＤｃとＤｄは、アノード同志を接続しているから、双方の共通線８０ｃが同電位であるので、互いに電圧非降下型電源８０を共有することができる。（モジュールを構成する場合などに有効である。）
【００３０】
ＤａとＤｂは、電源を供給する矢印の線がカソード側であるから、共通線８０ｃが同電位でなく、内蔵する電圧非降下型電源回路８０を共有することはできない。
ＰｃｈのＦＥＴを用いて理想ダイオード８２ｉ（電圧非降下型電源８０を含む。）を構成した場合は、カソード同志が共通線８０ｃとなるので、ＤａとＤｂの電圧非降下型電源８０を互いに共有させることが可能である。この場合、使用するオペアンプ８３は、入力端子が正の電源電圧付近の同相入力電圧となった場合においても、正常に動作する単一電源で動作可能なオペアンプを用いる必要がある。
【００３１】
ＮｃｈとＰｃｈのＦＥＴを用いて構成した理想ダイオード８２ｉを、それぞれＤａ、Ｄｃとすると、交流電源２に接続する端子が共通線８０ｃとなるので、内部回路には正電源と負電源の両方が使用可能となるから、オペアンプ８３に両電源用を使用することができる。（Ｄｂ、Ｄｄの組合せでも同様である。）
コンデンサーＣ１を外付けとする記号について説明したが、使用するオペアンプの消費電流が小さい場合は、コンデンサーＣ１の容量も小さくできるので、全てを１つの集積回路にして完全な２端子化も可能と考えられる。
【００３２】
直流を得るための整流回路では、平滑用コンデンサーＣ２の電圧が加わるから、順方向に流れる電流の導通角が小さくなるが、非導通角では理想ダイオード８２ｉに逆方向の電圧が加わるので、電圧非降下型電源８０により、回路を駆動するための電力を得ることができる。
本応用回路１の理想ダイオード８２ｉは、整流回路など、繰返し逆方向の電圧が加えられる用途に限られる。
【００３３】
これに対して、例えば太陽電池の複数の系統を並列に接続するために用いるダイオードでは、常時順方向の電流が流れ続けるため、図３の応用回路１では、回路駆動用の電力を得ることができない。  
図４（ａ）は、電圧非降下型電源８０を用いた応用回路２の二重化した理想ダイオード８２ｉでは、回路を一時的に切断させて駆動用の電力を得る。
【００３４】
２つのパワーＭＯＳＦＥＴ８５ｅを使用し、逆方向に電圧が加えられた場合でも耐えることができ、順方向では電圧非降下型電源８０を通して電力を得た後、ゲートに電圧を加えて、２つのパワーＭＯＳＦＥＴ８５ｅを低い導通抵抗にすることができる。
Ｉ２の方向が理想ダイオード８２ｉの順方向となるので、オペアンプ８３の極性が応用回路２とは逆になっており、電流の方向に応じて、２つのパワーＭＯＳＦＥＴ８５ｅの導通と遮断の制御を行う。
【００３５】
ＭＯＳＦＥＴ８５ｅ−３のゲート閾値電圧ＶＧｔｈ−３まで、電圧非降下型電源８０の電圧が低下したとき、オペアンプ８３の反転入力に電圧を加えて出力を反転させて、２つのパワーを遮断する構成となっている。
ＶＧｔｈ−３は、図に示していないが、ゲート側に分圧抵抗器を加えることで調整することができる。
【００３６】
オペアンプ８３の出力は、抵抗Ｒｏを通して２つのパワーＭＯＳＦＥＴ８５ｅのゲートに接続されているので、ゲート-ソース間の静電容量ＣＧとの時定数により動作遅れを生じるので、コンデンサーＣ１に余分にチャージを行う。
【００３７】
ディプレッション型ＦＥＴ８５ｄと分圧抵抗器８９を省略して設計することも可能である。
モジュール化して、コンデンサーＣ１を外付けとする場合は、共通線８０ｃを外部に引き出す必要があるため、４端子となる。（理想ダイオード８２ｉとしては、２端子として取り扱うことが出来る。）
【００３８】
図４（ｂ）は、理想ダイオード８２ｉの記号（内部構成が異なるので、ダイオード記号の棒状の部分を白抜きにしている。）を使用して、太陽電池パネル１１を並列接続した場合の接続例を示している。
【００３９】
複数の系統の太陽電池パネルが並列接続され、パワーコンディショナー１３が最適条件の入力電圧で動作していた場合、１つの系統を遮断した場合、５％程度の電圧上昇（系統の電圧が４００Ｖの場合、約２０Ｖ）が見込まれるから、系統毎に数十ｍ秒程度の短時間の遮断を行なうことで駆動用の電力を得ることができる。
【００４０】
コンデンサーＣ１の容量などにもよるが、数十ｍ秒程度の充電で数分間以上の導通動作が期待できる。
太陽光パネル１１の配線の持つインダクタンスによる影響も考慮する必要がある。
２つのパワーＭＯＳＦＥＴ８５ｅを使用する回路構成の場合、共通線８０ｃが外部回路と共通に出来ないので、他の理想ダイオード８２ｉと内蔵する電圧非降下型電源８０を共有することはできない。
【００４１】
図５（ａ）は、電圧非降下型電源８０を用いた応用回路３の二重化した電子スイッチ８４である。
直流電力を安全に配電するため、配電区間内で放電が発生した場合に消弧出来る必要があるので、周期パルス発生器８４Ｐを内蔵し、パワーＭＯＳＦＥＴ８５ｅの断続を繰り返すとともに、遮断した瞬間に電圧非降下型電源８０に電流Ｉ１が流れ、コンデンサーＣ１に駆動用の電力を得る構成としている。
また、無負荷時には、電圧非降下型電源８０が完全に停止するので、無駄な電力を消費しない。
さらに、図５（ａ）の出力は、断続する直流が出力されるから、電圧が変化する電源１２である。
【００４２】
図５（ｂ）は、各部の動作波形である。Ｖ４は、ゲート-ソース間の電圧を、Ｉ１は、電圧非降下型電源８０の充電電流を示している。
図５（ｃ）は、（ａ）の電圧非降下型電源８０を用いて、周期パルス発生器８４Ｐにより駆動する電子スイッチ８４を記号化して表現したものである。
【００４３】
図５（ｄ）の記号は、コンデンサーＣ１を外付けとした３端子の記号で、外部に小さい電力を供給できる。
周期パルス発生器８０Ｐを内蔵しない場合は、その電圧が変化する電源１２に接続して使用する必要があるから、図５（ａ）の直流電圧を断続する回路と負荷ＲＬとの間に挿入して動作する電子スイッチ８４として使用することができる。
【００４４】
いずれも、寄生ダイオード８２ｐの影響が残るので、電子スイッチ８４に加える電圧の向きが制限される。
【００４５】
図６（ａ）は、２つのパワーＭＯＳＦＥＴ８５ｅを使用し、発電要素を含む逆方向の電圧等にも対応でき、電圧非降下型電源８０により動作する過電流検出器８４I、保安電極電流検出器８４ｇ、あるいは図には示していないが、その他のセンサーからの信号などにより多彩な動作ができる電子スイッチ８４を備えた、応用回路４の安全ブレーカー３１である。
【００４６】
直流電源１に接続する場合は、周期パルス発生器８０Ｐを内蔵することが必須である。
周期パルス発生器８０Ｐを内蔵しない場合は、その電圧が変化する直流電源に接続して使用する必要があり、図５（ａ）または図６（ａ）の直流電圧を断続する回路と負荷ＲＬとの間に挿入して使用することができる。
また、応用回路として図に示していないが、交流電源２の電子スイッチ（周期パルス発生器８０Ｐは、必要ない）として構成することもできる。  
【００４７】
図６（ｂ）は、安全ブレーカー３１を電子スイッチ８４の記号等を使用して表現したものである。
コンデンサーＣ１を外付けとした場合の記号表記は掲載しなかったが、センサー等の周辺回路への電力供給が可能であり、センサー入力端子が必要である。
【００４８】
図７は、電圧非降下型電源８０を含む電子スイッチ８４を特許文献５の「直流配電システム」への応用回路５である。
特許文献５の直流配電システムでは、異なる時刻に断続する２系統の配線により供給し、電気機器側で合成することで、断続の無い直流電力を受け取ることができる構成を採っている。  
【００４９】
１系統のみを接続する場合は、切断期間中も電力消費が続くから、コンデンサーＣ６の電圧が下がるので、電圧非降下型電源８０によって電子スイッチ８４の動作用の電力を得ることができる。
【００５０】
消費電力の大きな電気機器６では、２系統を使用して接続されるので、１系統が切断されても、他方から電力が供給されるため、コンデンサーＣ６の電圧の低下が少ないから、電子スイッチ８４（ＳａまたはＳｂ）の動作用の電力を得ることができない。
【００５１】
電流を断続すると不要な電磁波を発生するため、通常、回路にはフィルターが装着される。
そのチョークコイルＬａ、Ｌｂのインダクタンスが１００μＨ、１Ａの電流が流れる回路を１秒間に６０回断続すると、回生電力Ｕは、
Ｕ＝（１／２）×Ｉ２×Ｌ×６０
＝  ３［ｍＷ］
【００５２】
チョークコイル８７を経由して得られる電力Ｕは、３［ｍＷ］と計算される。
電流Ｉの２乗に比例して回生電力Ｕが増加するから、余剰分の電流はダイオード８２によりバイパスする。
【００５３】
電力の回生効率とパワーＭＯＳＦＥＴの駆動に要する電力の詳細が不明であるから、決めることが出来ないが、消費電力が小さな電気機器６は、電子スイッチ８４の電圧非降下型電源８０を動作させるために、１系統のみに接続する必要がある。
【００５４】
また、２つの系統を交互に断続するためには、相互に同期させなければならないが、図７に示すようにＮｃｈのＦＥＴを使用した電子スイッチ８４を直流電源１の正極側に配置して、回路の断続をしようとすると、２つの電子スイッチ８４の共通線８０ｃが共通でないため、同期のための回路を直接接続することができない。
【００５５】
図に示していないが、ＰｃｈのパワーＭＯＳＦＥＴを用いると、直流電源の正極側が共通線８０ｃ（２つのパワーＭＯＳＦＥＴを使用する場合を除く。）となるので、同期のための回路などを容易に接続することができる。
【００５６】
なお、フォトカプラー８４ｐなどを使用すれば、電位の異なる回路間においても簡単に接続することが出来、電子スイッチ８４の開閉の他、図７に示すように商用交流電源と周期パルス発生器の同期も容易にできる。
【産業上の利用可能性】
【００５７】
商用電源に電子スイッチなどを使用する場合、駆動するための微小な電源が必要である。
本願は、微小な直流電力を効率的にかつ簡単に得る方法と、その電力を使用してパワーＭＯＳＦＥＴを駆動して、実用的な理想ダイオードや電子スイッチを構成し、効率のよい整流回路及び直流配電システム実現することができる。
【符号の説明】
【００５８】
１  直流電源  １１  太陽電池  １２  半波・両波整流（非平滑）、断続された直流  
（変換器）１３  パワーコンディショナー（直流交流変換器）
２  交流電源  
（整流器）２４  両波整流器（ブリッジ整流器）
３  配線盤    ３０  メインブレーカー  ３１  安全ブレーカー  ３ｆ  フィルター
４  コンセント  ５  プラグ  ６  電気機器
８  部品      ８０  電圧非降下型電源  ８０ｃ  共通線  ８０ｏ  出力端子
８０Ｏ  出力端子（応用回路の出力端子）  ８１  電源入力端子
８２  ダイオード  ８２ｐ  寄生ダイオード  
８２ｉ  理想ダイオード（Ｄａ〜Ｄｄ）  
８２ｂ  ブリッジ整流器
８３  オペアンプ（単一電源用）  ８３Ｄ  極性検出器  
８４  電子スイッチ（Ｓａ〜Ｓｆ）  ８４ｄ  ＦＥＴドライバ
８４Ｐ  周期パルス発生器  ８４Ｉ  過電流検出器  
８４ｇ  保安電極電流検出器  ８４ｍ  信号変調器  
８４ｓ  各種センサー（人感センサー・照度センサー等）
８４ｐ  フォトカップラー  
８５ｄ  ＭＯＳＦＥＴ（Ｎｃｈ、Ｄｅｐｌｅｔｉｏｎ  ｍｏｄｅ）
８５ｅ  ＭＯＳＦＥＴ（Ｎｃｈ、Ｅｎｈａｎｃｅｍｅｎｔ  ｍｏｄｅ）
８６  コンデンサー（Ｃ１、Ｃ２、Ｃ６、Ｃｉ、Ｃ１ａ〜Ｃ１ｄ）  
８７  チョークコイル（Ｌ、Ｌａ、Ｌｂ）
８８  抵抗器（Ｒｆ、Ｒｇ、Ｒｈ、ＲＬ、Ｒｓ、Ｒｚ）
８９  分圧抵抗器（Ｒ１、Ｒ２、Ｒａｄｊ）
９  その他    ９０  接地（大地）  ９１  筐体
Ｉ  電流（Ｉ１、Ｉ２）
Ｖ  電圧（Ｖ１〜Ｖ４、Ｖ０：電圧の基準、共通線８０ｃ）
【図１】
2018133854.tif 000003
【図２】
2018133854.tif 000004
【図３】
2018133854.tif 000005
【図４】
2018133854.tif 000006
【図５】
2018133854.tif 000007
【図６】
2018133854.tif 000008
【図７】
2018133854.tif 000009
【手続補正書】
【提出日】平成29年3月1日(2017.3.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
デプレッション型ＦＥＴ（８５ｄ、Ｎ型及びＰ型並びにＭＯＳ型及びジャンクション型の電界効果トランジスタ。以下同じ。）、コンデンサー（８６）、並びに、ダイオード（８２）を備え、
前記デプレッション型ＦＥＴ（８５ｄ）の
ドレインを、前記ダイオード（８２）を通して電源入力端子（８１）に、
ゲートを、抵抗器（８８）を通してあるいは直接２つの分圧抵抗器（８９）に、
ソースを、前記分圧抵抗器（８９）の１つに、前記コンデンサー（８６）及び出力端子（８０ｏ）に、
前記コンデンサ（８６）と前記分圧抵抗器（８９）の他の１つを共通線（８０ｃ）に、それぞれ接続し、
共通線（８０ｃ）と出力端子（８０ｏ）を出力とする回路を構成し、
前記電源入力端子（８１）の電圧が、必要とする電圧前後の電圧となるときに、
前記デプレッション型ＦＥＴ（８５ｄ）のゲート−ソース間の静電容量（ＣＧ、Ｃｇ）とゲートに直列に入る抵抗（前記抵抗器８８および前記分圧抵抗器８９の合成抵抗値）との時定数に比例する動作遅延により、前記デプレッション型ＦＥＴ（８５ｄ）を通して、前記コンデンサー（８６）に前記分圧抵抗器（８９）の分圧比により決まる電圧より高い電圧まで充電を行うことで、直流電力を得ることを特徴とする電圧非降下型電源（８０）。
【請求項２】
電圧非降下型電源（８０）及びエンハンスメント型ＭＯＳＦＥＴ（８５ｅ、Ｎ型及びＰ型のＭＯＳ型電界効果トランジスタ。電流容量を増すために複数のＦＥＴを並列接続したものを含む。以下同じ。）を備え、
ドレインを前記電圧非降下型電源（８０）及び電源入力端子（８１）に、
ソースを共通線（８０ｃ）と出力端子（８０Ｏ）に接続し、
前記電圧非降下型電源（８０）で得た電力により、前記エンハンスメント型ＭＯＳＦＥＴ（８５ｅ）のソースとゲートとの間に電圧を加え制御する電子スイッチ（８４）を構成することを特徴とする請求項１に記載の電圧非降下型電源（８０）の応用回路。
【請求項３】
電圧非降下型電源（８０）及びエンハンスメント型ＭＯＳＦＥＴ（８５ｅ、Ｎ型及びＰ型のＭＯＳ型電界効果トランジスタ。電流容量を増すために複数のＦＥＴを並列接続したものを含む。以下同じ。）を２個（複数のＦＥＴを並列接続したものである場合は、２組。）を備え、
前記２個（２組）のエンハンスメント型ＭＯＳＦＥＴ（８５ｅ）のソース同志及びゲート同志を接続し、ＦＥＴを直列接続したものであって、
一方のドレインを前記電圧非降下型電源（８０）及び電源入力端子（８１）に、
他方のドレインを出力端子（８０Ｏ）に
双方のソースを共通線（８０ｃ）に接続し、
前記電圧非降下型電源（８０）で得た電力により、前記エンハンスメント型ＭＯＳＦＥＴ（８５ｅ）のソースとゲートとの間に電圧を加え制御する電子スイッチ（８４）を構成することを特徴とする請求項１に記載の電圧非降下型電源（８０）の応用回路。
【請求項４】
電圧非降下型電源（８０）及びエンハンスメント型ＭＯＳＦＥＴ（８５ｅ、Ｎ型及びＰ型のＭＯＳ型電界効果トランジスタ。並列接続したもの及び直列接続したもの並びに両方を行ったものを含む。以下同じ。）並びに、
電流方向検出器（８３Ｄ、オペアンプ８３等により構成するものを含む。以下同じ。）を備え、
電源（１、１１、１２、２）と負荷との間に直列接続した前記電圧非降下型電源（８０）に電圧が加えられた時に必要な電圧の電力を蓄積し、
前記電流方向検出器（８３Ｄ）により電流の方向を検出し、出力端子（８０Ｏ）に接続された前記エンハンスメント型ＭＯＳＦＥＴ（８５ｅ）の寄生ダイオード（８２ｐ）の導通方向に電流が流れるときのみ、前記エンハンスメント型ＭＯＳＦＥＴ（８５ｅ）のゲートに電圧を加えて導通させることで、
２端子として取り扱うことが可能な理想ダイオード（８２ｉ）を構成することを特徴とする、
請求項１から３のいずれか１項に記載の電圧非降下型電源（８０）の応用回路。
【請求項５】
電圧非降下型電源（８０）及びエンハンスメント型ＭＯＳＦＥＴ（８５ｅ、Ｎ型及びＰ型のＭＯＳ型電界効果トランジスタ。並列接続したもの及び直列接続したもの並びに両方を行ったものを含む。以下同じ。）並びに、
ＦＥＴドライバ（８４ｄ）、周期パルス発生器（８４Ｐ）、過電流検出器（８４Ｉ）、保安電極電流検出器（８４ｇ）、各種センサー（８４ｓ）のうち１つ以上を備え、
電源（１、１１、１２、２）と負荷との間に直列接続した前記電圧非降下型電源（８０）に電圧が加えられた時に必要な電圧の電力を蓄積し、
前記エンハンスメント型ＭＯＳＦＥＴ（８５ｅ）により負荷に供給する電流を断続する電子スイッチ（８４）を構成することを特徴とする、
請求項１から４のいずれか１項に記載の電圧非降下型電源（８０）の応用回路。
【請求項６】
電圧非降下型電源（８０）及びエンハンスメント型ＭＯＳＦＥＴ（８５ｅ、Ｎ型及びＰ型のＭＯＳ型電界効果トランジスタ。並列接続したもの及び直列接続したもの並びに両方を行ったものを含む。以下同じ。）を備え、
前記電圧非降下型電源（８０）に必要以上の電圧が加えられない環境（加えられる電圧が低い、あるいは、必要な電圧の電力を蓄積した後、前記電圧非降下型電源８０と並列に接続された前記エンハンスメント型ＭＯＳＦＥＴ８５ｅを導通させ、必要以上の電圧が加えらることがない環境。）で使用する場合において、前記電圧非降下型電源（８０）を構成するデプレッション型ＦＥＴ（８５ｄ）を省略（ゲートに接続された抵抗器８８、分圧抵抗器８９を含めて取り除き、除去したデプレッション型ＦＥＴ８５ｄのドレインとソースへの配線を直結する。）したことを特徴とする、
請求項１から５のいずれか１項に記載の電圧非降下型電源（８０）の応用回路。