(57)【要約】【課題】新規な構成の半導体装置を提供すること。【解決手段】入力ニューロン回路、隠れニューロン回路、出力ニューロン回路が複数のシナプス回路を介して階層的に接続する。シナプス回路は、入力ニューロン回路と隠れニューロン回路間、もしくは、隠れニューロン回路と出力ニューロン回路間の結合強度に相当するデータを記憶するアナログメモリと、アナログメモリのデータを変更する書込回路と、アナログメモリのデータにしたがって入力信号に重み付けされた出力信号を出力する乗算回路と、を有する。アナログメモリとして、極めてオフ電流の低い酸化物半導体を用いたトランジスタで構成する。記憶保持のための大規模な容量素子を搭載する必要が無く、また、定期的なリフレッシュ動作によるアナログデータの回復の必要が無いため、チップ面積の縮小、消費電力の低減が可能となる。【選択図】図１
2018074305.tif 000002
【特許請求の範囲】
【請求項１】
映像データをエンコードする機能を有する半導体装置であって、
前記半導体装置は、入力ニューロン回路、隠れニューロン回路、出力ニューロン回路が複数のシナプス回路を介して階層的に接続され、
前記シナプス回路は、前記入力ニューロン回路と前記隠れニューロン回路との間、または、前記隠れニューロン回路と前記出力ニューロン回路との間の結合強度に相当するデータを記憶するアナログメモリと、前記アナログメモリのデータを変更する書込回路と、前記アナログメモリのデータにしたがって入力信号に重み付けされた出力信号を出力する乗算回路と、を有し、
前記アナログメモリは、チャネル形成領域に酸化物半導体を有するトランジスタを有する半導体装置。
【請求項２】
請求項１において、
前記入力ニューロン回路は、他の半導体装置からの入力信号を増幅して前記シナプス回路に出力する機能を有する半導体装置。
【請求項３】
請求項１または請求項２において、
前記隠れニューロン回路は、前記シナプス回路が出力する電流を電圧に変換して他の前記シナプス回路に出力する機能を有する半導体装置。
【請求項４】
請求項１乃至３のいずれか一項において、
前記出力ニューロン回路は、前記シナプス回路が出力する電流を電圧に変換して他の半導体装置に出力信号を出力する機能と、
他の半導体装置から与えられる教師信号と前記出力信号との差分から生成する誤差信号を生成する機能を有する半導体装置。
【請求項５】
映像データを記憶する機能を備える録画装置であって、
記憶装置と、請求項１乃至請求項４のいずれか一項に記載の半導体装置とを有し、
前記半導体装置は、前記映像信号を圧縮処理した圧縮データを生成する機能を有し、
前記記憶装置は、前記圧縮データを記憶する機能を有する録画装置。
【請求項６】
表示部と、請求項５に記載の録画装置とを有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、録画装置、および電子機器に関する。
【背景技術】
【０００２】
テレビジョン（ＴＶ）は、大画面化に伴い、高精細度の映像を視聴できることが望まれている。例えば、８Ｋ放送に対応するための受像装置が開発されている（非特許文献１）。
【０００３】
一方、デジタルテレビ放送で用いる放送衛星などでは送信可能な放送帯域に限界がある。フルハイビジョン（ＦｕｌｌＨＤ、２Ｋ）に対して４Ｋでは４倍、８Ｋでは１６倍の画像データを送信する必要があるため、放送局など送信側で画像データを圧縮（エンコード）し、各家庭のテレビなど受信側で伸長（デコード）する技術（コーデック）が重要になる。
【０００４】
エンコーダでは、圧縮アルゴリズムとして、フレーム内予測（隣接画素間の差分データ取得）、フレーム間予測（フレーム間の各画素の差分データ取得）、動き補償予測（移動体の動きを予測して、当該移動体が移動した画像との各画素の差分データ取得）、直交変換（離散コサイン変換）、符号化などにより、画像データの圧縮を実現している。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Ｓ．Ｋａｗａｓｈｉｍａ，  ｅｔ  ａｌ．，”１３．３−Ｉｎ．  ８Ｋ  Ｘ  ４Ｋ  ６６４−ｐｐｉ  ＯＬＥＤ  Ｄｉｓｐｌａｙ  Ｕｓｉｎｇ  ＣＡＡＣ−ＯＳ  ＦＥＴｓ”、ＳＩＤ  ２０１４  ＤＩＧＥＳＴ，ｐｐ．６２７―６３０．
【発明の概要】
【発明が解決しようとする課題】
【０００６】
送信側で圧縮した画像データをリアルタイムで送出するためには、限られた時間内で、且つ高い圧縮率で画像データの圧縮を行う必要がある。すなわち、高効率のエンコーダが必要である。特に、動き補償予測では、画像データから移動体のパターン抽出を効率的に行う必要がある。その一方で、リアルタイム性を重視する場合には、放送信号を送出時には時間的な余裕がないため、送信帯域に収まる範囲に圧縮できていれば、それ以上の圧縮は不要とも言える。
【０００７】
さて、８Ｋデジタルテレビ放送は４Ｋデジタルテレビ放送と混在することが予定されており、従来のフルハイビジョン放送などの継続あるいは併存も含め、８Ｋデジタルテレビ単独でのコンテンツ配信は通常の視聴時間内には少なくなることが予想される。そのため、８Ｋの高画質コンテンツを楽しみたい特定のユーザーへのコンテンツ配信については、契約したユーザーへの配信（ケーブルテレビなど）、特定の時間帯での配信（夜間など）、特定のメディアを購入しての配信（ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ブルーレイディスクなど、ホームシアター用途など）、などから普及していく可能性がある。そのため、当該コンテンツを記録（録画）する装置や録画したコンテンツを再生する装置などが必要になる。しかしながら、上述のように、送信される放送信号は必ずしも圧縮が十分ではない可能性があり、録画用の記憶装置を膨大に要するなど、利便性を損なう恐れがある。
【０００８】
そこで本発明の一態様は、既存の半導体装置、録画装置、および電子機器とは異なる構成を有する、新規な半導体装置、録画装置、および電子機器を提供することを課題の一とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、放送信号を再度圧縮して圧縮率を高めた状態、すなわち、データ量を少なくした状態で記録する半導体装置、録画装置、および電子機器を提供するものである。当該圧縮処理に用いるパターン抽出には、入力ニューロン回路、隠れニューロン回路、出力ニューロン回路が複数のシナプス回路を介して階層的に接続された半導体装置を利用する構成とする。
【００１０】
シナプス回路は、入力ニューロン回路と隠れニューロン回路間、もしくは、隠れニューロン回路と出力ニューロン回路間の結合強度に相当するデータを記憶するアナログメモリと、アナログメモリのデータを変更する書込回路と、アナログメモリのデータにしたがって入力信号に重み付けされた出力信号を出力する乗算回路と、を有する。
【００１１】
隠れニューロン回路は、入力信号の電流量に応じた出力信号を生成する。入力ニューロン回路は、半導体装置外部からの入力信号から出力信号を生成する。出力ニューロン回路は、入力信号の電流量に応じた半導体装置外部への出力信号を生成し、半導体装置外部から与えられる教師信号と出力信号との差分から生成する誤差信号を生成する。
【００１２】
アナログメモリとして、酸化物半導体を用いたトランジスタで構成することで、理想的なアナログメモリを構成することができ、したがって、記憶保持のための大規模な容量素子を搭載する必要が無く、また、定期的なリフレッシュ動作によるアナログデータの回復の必要が無いため、チップ面積の縮小、消費電力の低減が可能となる。
【００１３】
アナログメモリとして、酸化物半導体を用いたトランジスタで構成することで、理想的なアナログメモリを構成することができ、したがって、記憶保持のための大規模な容量素子を搭載する必要が無く、また、定期的なリフレッシュ動作によるアナログデータの回復の必要が無いため、チップ面積の縮小、消費電力の低減が可能となる。
【００１４】
半導体装置において、入力ニューロン回路の入力信号として学習データを与え、出力ニューロン回路の入力信号として当該学習データに対応する教師信号を与え、誤差信号に応じてアナログメモリのデータを更新することで学習し、入力ニューロン回路の入力信号として対象データを与えた時に、対象データと学習データとが一致もしくは類似であることを判定することが可能となる。ここで、対象となる物体（移動体）のデータを学習データとすることで、画像データに当該物体を検出することが可能となる。すなわち、画像データからの移動体の効率的なパターン抽出が可能となり、動き補償予測が効率的に実行でき、当該半導体装置を利用した、放送信号のデータ量を少なくした状態で記録する録画装置を提供することができる。
【００１５】
以下、本発明の一態様について示す。
【００１６】
本発明の一態様は、映像データをエンコードする機能を有する半導体装置であって、半導体装置は、入力ニューロン回路、隠れニューロン回路、出力ニューロン回路が複数のシナプス回路を介して階層的に接続され、シナプス回路は、入力ニューロン回路と隠れニューロン回路との間、または、隠れニューロン回路と出力ニューロン回路との間の結合強度に相当するデータを記憶するアナログメモリと、アナログメモリのデータを変更する書込回路と、アナログメモリのデータにしたがって入力信号に重み付けされた出力信号を出力する乗算回路と、を有し、アナログメモリは、チャネル形成領域に酸化物半導体を有するトランジスタを有する半導体装置である。
【００１７】
本発明の一態様において、入力ニューロン回路は、他の半導体装置からの入力信号を増幅してシナプス回路に出力する機能を有する半導体装置が好ましい。
【００１８】
本発明の一態様において、隠れニューロン回路は、シナプス回路が出力する電流を電圧に変換して他のシナプス回路に出力する機能を有する半導体装置が好ましい。
【００１９】
本発明の一態様において、出力ニューロン回路は、シナプス回路が出力する電流を電圧に変換して他の半導体装置に出力信号を出力する機能と、他の半導体装置から与えられる教師信号と出力信号との差分から生成する誤差信号を生成する機能を有する半導体装置が好ましい。
【００２０】
本発明の一態様は、映像データを記憶する機能を備える録画装置であって、記憶装置と、上記記載の半導体装置とを有し、半導体装置は、映像信号を圧縮処理した圧縮データを生成する機能を有し、記憶装置は、圧縮データを記憶する機能を有する録画装置である。
【００２１】
本発明の一態様は、表示部と、上記記載の録画装置とを有する電子機器である。
【発明の効果】
【００２２】
本発明の一態様により、動き補償予測を効率良く実行することで、効率的な画像データ圧縮が可能である。また本発明の一態様により、画像データに合わせて、効率的に移動体のパターンを抽出することができる。
【図面の簡単な説明】
【００２３】
【図１】ブロック図の一例を説明する図。
【図２】回路図の一例を説明する図。
【図３】ブロック図の一例を説明する図。
【図４】回路図の一例を説明する図。
【図５】ブロック図の一例を説明する図。
【図６】回路図の一例を説明する図。
【図７】回路図の一例を説明する図。
【図８】回路図の一例を説明する図。
【図９】回路図の一例を説明する図。
【図１０】回路図の一例を説明する図。
【図１１】回路図の一例を説明する図。
【図１２】ブロック図の一例を説明する図。
【図１３】フローチャートの一例を説明する図。
【図１４】フローチャートの一例を説明する図。
【図１５】動作の一例を説明するための図。
【図１６】フローチャートの一例を説明する図。
【図１７】ブロック図の一例を説明する図。
【図１８】ブロック図の一例を説明する図。
【図１９】ブロック図の一例を説明する図。
【発明を実施するための形態】
【００２４】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２５】
なお本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。
【００２６】
なお図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
【００２７】
（実施の形態１）
本発明における実施の形態を、図１乃至図１２を用いて説明する。
【００２８】
図１は、半導体装置のブロック図である。図１には、半導体装置を構成するｌ個（ｌは自然数）の入力ニューロン回路ＩＮ、ｍ個（ｍは自然数）の隠れニューロン回路ＨＮ、ｎ個（ｎは自然数）の出力ニューロン回路ＯＮ、（ｌ＋１）×ｍ個の隠れシナプス回路ＨＳ、（ｍ＋１）×ｎ個の出力シナプス回路ＯＳ、ｍ個の隠れ誤差回路ＨＥ、およびｎ個の出力誤差回路ＯＥを図示している。
【００２９】
以下、図１に示す回路ブロックについて説明する。
【００３０】
図２（Ａ）は、入力ニューロン回路ＩＮ［ｉ］の構成を示している。入力ニューロン回路ＩＮ［ｉ］は半導体装置外部からの入力信号Ｉ［ｉ］を増幅した出力信号ｘ［ｉ］を生成するアンプ１０１を有している。なお、当該アンプは、図２（Ｂ）に図示するように、ユニティゲインバッファ１０２とする構成が可能である。また、図２（Ｃ）に図示するように、増幅回路１０３を用いて出力信号ｘ［ｉ］の基準信号レベルを変更する機能を有していてもよい。また図２（Ｄ）に図示するように差動信号を生成するバッファ１０４を用いて、出力信号として差動信号対（ｘ［ｉ］とｘｂ［ｉ］）を生成する機能を有していてもよい。なお入力ニューロン回路ＩＮは、単に回路という場合がある。
【００３１】
図３は、隠れシナプス回路ＨＳ［ｊ，ｉ］（ｊ，ｉは自然数）の構成を示している。隠れシナプス回路ＨＳ［ｊ，ｉ］は、アナログメモリＡＭ１、乗算回路ＭＵＬ１及び乗算回路ＭＵＬ２、から構成される。アナログメモリＡＭ１は、重み係数ｗ［ｊ，ｉ］に相当するデータを格納し、対応する電圧を出力する機能を有する。乗算回路ＭＵＬ１は、入力ニューロン回路ＩＮの出力信号ｘ［ｉ］とアナログメモリＡＭ１の重み係数ｗ［ｊ，ｉ］との乗算を行い、出力信号ｗ［ｊ，ｉ］ｘ［ｉ］を生成する。なお、出力信号ｗ［ｊ，ｉ］ｘ［ｉ］として、乗算結果に対応した電流が供給される。乗算回路ＭＵＬ２は、入力ニューロン回路ＩＮの出力信号ｘ［ｉ］と隠れ誤差回路ＨＥ［ｊ］の出力信号ｄｘ［ｊ］との乗算を行い、信号ｄｗを生成する。信号ｄｗとして、乗算結果に対応した電流が供給される。信号ｄｗは、アナログメモリＡＭ１に格納された重み係数ｗ［ｊ，ｉ］の変更分に相当する電流として供給される。つまり乗算回路ＭＵＬ２は、アナログメモリＡＭ１のデータを変更する書込回路に相当する。なお、隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［ｍ，０］において、入力信号ｘ［０］は−１、重み係数ｗ［１，０］乃至ｗ［ｍ，０］はθＨ［１］乃至θＨ［ｍ］が与えられており、出力信号ｗ［１，０］ｘ［０］乃至ｗ［ｍ，０］ｘ［０］として、−θＨ［１］乃至−θＨ［ｍ］に相当する電流が供給される。なお隠れシナプス回路ＨＳは、単に回路という場合がある。
【００３２】
図４（Ａ）は、隠れニューロン回路ＨＮ［ｊ］の構成を示している。隠れニューロン回路ＨＮ［ｊ］は、各隠れシナプス回路ＨＳ［ｊ，ｉ］の出力信号ｗ［ｊ，ｉ］ｘ［ｉ］（電流）の和Σｉ＝０〜ｌｗ［ｊ，ｉ］ｘ［ｉ］を入力信号とし、出力信号ｙ［ｊ］を生成する。隠れニューロン回路ＨＮ［ｊ］は、入力信号を電圧に変換する抵抗１２１と、出力信号ｙ［ｊ］を生成するアンプ１２２を有する。ここでアンプ１２２の出力信号は、入力信号Ｘを変数とすると式（１）のｆＨ（Ｘ）となる特性、あるいは、当該特性に近似できる特性とする。
【００３３】
【数１】
2018074305.tif 000003
【００３４】
式（１）においてαＨは任意の定数で、Ｘ＝０における出力信号の変化率に相当する。
【００３５】
隠れニューロン回路ＨＮ［ｊ］の出力信号ｙ［ｊ］は、式（２）で表す特性となる。
【００３６】
【数２】
2018074305.tif 000004
【００３７】
ここでΣｉ＝０〜ｌｗ［ｊ，ｉ］ｘ［ｉ］が０を超えた場合、すなわちΣｉ＝１〜ｌｗ［ｊ，ｉ］ｘ［ｉ］が閾値θＨ［ｊ］を超えた場合に、出力信号ｙ［ｊ］は１に近づく、つまり”Ｈ”（ハイレベル、Ｈレベルという）となるが、これを、隠れニューロン回路ＨＮ［ｊ］が発火する、と表現する。すなわち、閾値θＨは隠れニューロン回路ＨＮ［ｊ］が発火する際の閾値に相当する。
【００３８】
なお、アンプ１２２は図４（Ｂ）に図示するように、ユニティゲインバッファ１２３とする構成が可能である。また図４（Ｃ）に図示するように、増幅回路１２４を用いて出力信号ｙ［ｊ］の基準信号レベルを変更する機能を有していてもよい。また図４（Ｄ）に図示するように差動信号を生成するバッファ１２５を用いて、出力信号として差動信号対（ｙ［ｊ］とｙｂ［ｊ］）を生成する機能を有していてもよい。また図４（Ｅ）に図示するように、非反転入力信号としてΣｉ＝０〜ｌｗ［ｊ，ｉ］ｘ［ｉ］を抵抗１２１により電圧に変換した電圧、反転入力信号として閾値θＨ［ｊ］に対応した電圧ＶθＨ［ｊ］、としたオペアンプ１２６とする構成が可能である。この場合、隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［ｍ，０］は不要となる。なお隠れニューロン回路ＨＮは、単に回路という場合がある。
【００３９】
図５は、出力シナプス回路ＯＳ［ｋ，ｊ］の構成を示している。出力シナプス回路ＯＳ［ｋ，ｊ］は、アナログメモリＡＭ２、乗算回路ＭＵＬ３、乗算回路ＭＵＬ４、および乗算回路ＭＵＬ５、から構成される。アナログメモリＡＭ２は、重み係数ｖ［ｋ，ｊ］に相当するデータを格納し、対応する電圧を出力する機能を有する。乗算回路ＭＵＬ３は、隠れニューロン回路ＨＮ［ｊ］の出力信号ｙ［ｊ］とアナログメモリＡＭ２の重み係数ｖ［ｋ，ｊ］との乗算を行い、出力信号ｖ［ｋ，ｊ］ｙ［ｊ］として、乗算結果に対応した電流を出力する。乗算回路ＭＵＬ４からは、隠れニューロン回路ＨＮ［ｊ］の出力信号ｙ［ｊ］と出力誤差回路ＯＥ［ｋ］の出力信号ｄｙ［ｋ］との乗算を行い、信号ｄｖとして、乗算結果に対応した電流がアナログメモリＡＭ２に供給される。信号ｄｖは、アナログメモリＡＭ２に格納された重み係数ｖ［ｋ，ｊ］の変更分に相当する電流として供給される。乗算回路ＭＵＬ５は、出力誤差回路ＯＥ［ｋ］の出力信号ｄｙ［ｋ］とアナログメモリＡＭ２の重み係数ｖ［ｋ，ｊ］との乗算を行い、出力信号ｖ［ｋ，ｊ］ｄｙ［ｋ］として、乗算結果に対応した電流を供給する。なお、出力シナプス回路ＯＳ［１，０］乃至ＯＳ［ｎ，０］において、入力信号ｙ［０］は−１、重み係数ｖ［１，０］乃至ｖ［ｎ，０］はθＯ［１］乃至θＯ［ｎ］が与えられており、出力信号ｖ［１，０］ｙ［０］乃至ｖ［ｎ，０］ｙ［０］として、−θＯ［１］乃至−θＯ［ｎ］に相当する電流が供給される。なお出力シナプス回路ＯＳは、単に回路という場合がある。
【００４０】
図６（Ａ）は、出力ニューロン回路ＯＮ［ｋ］の構成を示している。出力ニューロン回路ＯＮ［ｋ］は、各出力シナプス回路ＯＳ［ｋ，ｊ］の出力信号ｖ［ｋ，ｊ］ｙ［ｊ］（電流）の和Σｊ＝０〜ｍｖ［ｋ，ｊ］ｙ［ｊ］を入力信号とし、出力信号Ｏ［ｋ］を生成する。出力ニューロン回路ＯＮ［ｋ］は、入力信号を電圧に変換する抵抗１４１と、出力信号Ｏ［ｋ］を生成するアンプ１４２を有する。ここで、アンプ１４２の出力信号は、入力信号Ｙを変数とすると式（３）のｆＯ（Ｙ）となる特性、あるいは、当該特性に近似できる特性とする。
【００４１】
【数３】
2018074305.tif 000005
【００４２】
式（３）においてαＯは任意の定数で、Ｙ＝０における出力信号の変化率に相当する。
【００４３】
出力ニューロン回路ＯＮ［ｋ］の出力信号Ｏ［ｋ］は、式（４）で表す特性となる。
【００４４】
【数４】
2018074305.tif 000006
【００４５】
ここでΣｊ＝０〜ｍｖ［ｋ，ｊ］ｙ［ｊ］が０を超えた場合、すなわちΣｊ＝１〜ｍｖ［ｋ，ｊ］ｙ［ｊ］が閾値θＯ［ｋ］を超えた場合に、出力信号Ｏ［ｋ］は１に近づく、つまり”Ｈ”となるが、これを、出力ニューロン回路ＯＮ［ｋ］が発火する、と表現する。すなわち、閾値θＯ［ｋ］は出力ニューロン回路ＯＮ［ｋ］が発火する際の閾値に相当する。
【００４６】
なお、アンプ１４２は図６（Ｂ）に図示するように、ユニティゲインバッファ１４４とする構成が可能である。また図６（Ｃ）に図示するように、増幅回路１４５を用いて出力信号Ｏ［ｋ］の基準信号レベルを変更する機能を有していてもよい。また図６（Ｄ）に図示するように差動信号を生成するバッファ１４６を用いて、出力信号として差動信号対（Ｏ［ｋ］とＯｂ［ｋ］）を生成する機能を有していてもよい。また図６（Ｅ）に図示するように、非反転入力信号としてΣｊ＝０〜ｍｖ［ｋ，ｊ］ｙ［ｋ］を抵抗１４１により電圧に変換した電圧、反転入力信号として閾値θＯ［ｋ］に対応した電圧ＶθＯ［ｋ］としたオペアンプ１４７とする構成が可能である。この場合、出力シナプス回路ＯＳ［１，０］乃至ＯＳ［ｎ，０］は不要となる。なお出力ニューロン回路ＯＮは、単に回路という場合がある。
【００４７】
半導体装置において、入力信号Ｉ［１］乃至Ｉ［ｌ］に対して所望の出力信号Ｏ［１］乃至Ｏ［ｎ］が得られるように、重み係数ｗ［ｊ，ｉ］、ｖ［ｋ，ｊ］に相当するデータを各アナログメモリＡＭ１、ＡＭ２に格納することが学習に相当する。より具体的には、重み係数ｗ［ｊ，ｉ］、ｖ［ｋ，ｊ］に初期値として任意の値を与え、学習に用いる入力データを入力ニューロン回路の入力信号Ｉ［１］乃至Ｉ［ｌ］に与え、出力期待値として教師信号を出力ニューロン回路の入力信号Ｔ［１］乃至Ｔ［ｎ］に与え、出力ニューロン回路の出力信号Ｏ［１］乃至Ｏ［ｎ］と入力信号Ｔ［１］乃至Ｔ［ｎ］との２乗誤差和が最小となるような重み係数ｗ［ｊ，ｉ］、ｖ［ｋ，ｊ］に収束させていくことが学習に相当する。
【００４８】
出力ニューロン回路の出力信号Ｏ［１］乃至Ｏ［ｎ］と入力信号Ｔ［１］乃至Ｔ［ｎ］との２乗誤差和は、式（５）で表すことができる。
【００４９】
【数５】
2018074305.tif 000007
【００５０】
ｅｙ［ｋ］＝Ｔ［ｋ］−Ｏ［ｋ］とすると、式（５）は式（６）のように書き表すことができる。
【００５１】
【数６】
2018074305.tif 000008
【００５２】
当該２乗誤差和の最小値を求めることは、勾配法により、重み係数ｗ［ｊ，ｉ］、ｖ［ｋ，ｊ］に対する局所最小値、つまり、式（７）、（８）を満たすｗ［ｊ，ｉ］、ｖ［ｋ，ｊ］を求めることに相当する。
【００５３】
【数７】
2018074305.tif 000009
【００５４】
【数８】
2018074305.tif 000010
【００５５】
つまり、式（７）、（８）の左辺の値に応じて、重み係数ｗ［ｊ，ｉ］、ｖ［ｋ，ｊ］を更新していくことに相当する。
【００５６】
ここで、重み係数ｖ［ｋ，ｊ］については、式（９）の関係となる。
【００５７】
【数９】
2018074305.tif 000011
【００５８】
なお、式（９）において、Ｙ＝α０Σｊ＝０〜ｍｖ［ｋ，ｊ］ｙ［ｊ］）である。よって、重み係数ｖ［ｋ，ｊ］は、ηｖ・ｅｙ［ｋ］・ｆＯ’（Ｙ）・ｙ［ｊ］に相当する分だけ値を変化させればよいことになる。なお、ηｖは定数である。
【００５９】
また、重み係数ｗ［ｊ，ｉ］については、式（１０）の関係となる。
【００６０】
【数１０】
2018074305.tif 000012
【００６１】
なお、式（１０）において、Ｘ＝αＨΣｊ＝０〜ｍｗ［ｊ，ｉ］ｘ［ｉ］、Ｙ＝α０Σｖ［ｋ，ｊ］ｙ［ｊ］である。重み係数ｗ［ｊ，ｉ］は、ηｗ・（Σｊ＝０〜ｍｅｙ［ｋ］・ｆＯ’（Ｙ）・ｖ［ｋ，ｊ］）・ｆＨ’（Ｘ）・ｘ［ｉ］に相当する分だけ値を変化させればよいことになる。図６（Ａ）乃至（Ｅ）の出力ニューロン回路ＯＮ［ｋ］において、教師信号Ｔ［ｋ］と出力信号Ｏ［ｋ］との差分をアンプ１４３で取得し、差分信号ｅｙ［ｋ］として出力する。なお、ηｗは定数である。なお出力ニューロン回路ＯＮは、単に回路という場合がある。
【００６２】
図７（Ａ）は、出力誤差回路ＯＥ［ｋ］の構成を示している。出力誤差回路ＯＥ［ｋ］は、出力シナプス回路ＯＳ［ｋ，ｊ］の出力信号ｖ［ｋ，ｊ］ｙ［ｊ］（電流）の和である信号Σｊ＝０〜ｍｖ［ｋ，ｊ］ｙ［ｊ］と、出力ニューロン回路ＯＮ［ｋ］の出力信号である差分信号ｅｙ［ｋ］と、を入力信号とし、信号Ｙを生成する。出力誤差回路ＯＥ［ｋ］は、入力信号Σｊ＝０〜ｍｖ［ｋ，ｊ］ｙ［ｊ］を電圧に変換する抵抗１５１と、信号Ｙを生成するアンプ１５２を有する。当該アンプ１５２は、図７（Ｂ）に図示するように、ユニティゲインバッファ１５５とする構成が可能である。図７（Ｃ）に図示するように、増幅回路１５６を用いて信号Ｙの基準信号レベルを変更する機能を有していてもよい。また図７（Ｄ）に図示するように差動信号を生成するバッファ１５７を用いて、信号Ｙとして差動信号対（ＹとＹｂ）を生成する機能を有していてもよい。なお出力誤差回路ＯＥは、単に回路という場合がある。
【００６３】
また、出力誤差回路ＯＥ［ｋ］は、図７（Ａ）乃至（Ｄ）に示すように、信号Ｙに対して出力信号ｆＯ’（Ｙ）を生成する微分回路ＤＶ１と、出力信号ｆＯ’（Ｙ）と誤差信号ｅｙ［ｋ］とを入力信号とする乗算回路ＭＵＬ６を有し、乗算回路ＭＵＬ６の乗算結果であるｄｙ［ｋ］＝ｅｙ［ｋ］・ｆＯ’（Ｙ）を出力信号とする。前述のように、信号ｄｙ［ｋ］は出力シナプス回路ＯＳ［ｋ，ｊ］の入力信号であり、ｄｖ＝ｄｙ［ｋ］・ｙ［ｊ］＝ｅｙ［ｋ］・ｆＯ’（Ｙ）・ｙ［ｊ］に相当する量（ηｖ・ｄｖ＝ηｖ・ｅｙ［ｋ］・ｆＯ’（Ｙ）・ｙ［ｊ］）だけアナログメモリＡＭ２のデータ（重み係数ｖ［ｋ，ｊ］）が変化することになる。なお、出力シナプス回路ＯＳ［ｋ，ｊ］の出力信号ｖ［ｋ，ｊ］ｄｙ［ｋ］＝ｅｙ［ｋ］・ｆＯ’（Ｙ）・ｖ［ｋ，ｊ］である。
【００６４】
図８（Ａ）は、隠れ誤差回路ＨＥ［ｊ］の構成を示している。隠れ誤差回路ＨＥ［ｊ］は、隠れシナプス回路ＨＳ［ｊ，ｉ］の出力信号ｗ［ｊ，ｉ］ｘ［ｉ］（電流）の和である信号Σｉ＝０〜ｌｗ［ｊ，ｉ］ｘ［ｉ］と、出力シナプス回路ＯＳ［ｋ，ｊ］の出力信号であるｖ［ｋ，ｊ］ｄｙ［ｋ］、つまり電流ｅｙ［ｋ］・ｆＯ’（Ｙ）・ｖ［ｋ，ｊ］の和である信号Σｋ＝１〜ｌｖ［ｋ，ｊ］ｄｙ［ｋ］＝Σｋ＝１〜ｌｅｙ［ｋ］・ｆＯ’（Ｙ）・ｖ［ｋ，ｊ］＝ｅｘ［ｊ］と、を入力信号とし、信号ＥＸを生成する。隠れ誤差回路ＨＥ［ｊ］は、入力信号Σｉ＝０〜ｌｗ［ｊ，ｉ］ｘ［ｉ］を電圧に変換する抵抗１６３と、信号ＥＸを生成するアンプ１６４を有する。アンプ１６２、１６４は図８（Ｂ）に図示するように、ユニティゲインバッファ１６５、１６６とする構成が可能である。また図８（Ｃ）に図示するように、増幅回路１６７、１６８を用いて信号Ｘ及び信号ＥＸの基準信号レベルを変更する機能を各々有していてもよい。また図８（Ｄ）に図示するように差動信号を生成するバッファ１６９、１７０を用いて、信号Ｘ及び信号ＥＸは差動信号対（ＸとＸｂ及びＥＸとＥＸｂ）を生成する機能を有していてもよい。
【００６５】
また、隠れ誤差回路ＨＥ［ｊ］は、図８（Ａ）乃至（Ｄ）に示すように、信号Ｘに対して出力信号ｆＨ’（Ｘ）を生成する微分回路ＤＶ２と、ｆＨ’（Ｘ）と信号ＥＸとを入力信号とする乗算回路ＭＵＬ７を有し、乗算回路ＭＵＬ７の乗算結果であるｄｘ［ｊ］＝ｅｘ［ｊ］・ｆＨ’（Ｘ）＝Σｋ＝１〜ｌｅｙ［ｋ］・ｆＯ’（Ｙ）・ｖ［ｋ，ｊ］・ｆＨ’（Ｘ）を出力信号とする。前述のように、信号ｄｘ［ｊ］は隠れシナプス回路ＨＳ［ｊ，ｉ］の入力信号であり、ｄｗ＝ｄｘ［ｊ］・ｘ［ｉ］＝Σｋ＝１〜ｌｅｙ［ｋ］・ｆＯ’（Ｙ）・ｖ［ｋ，ｊ］・ｆＨ’（Ｘ）・ｘ［ｉ］に相当する量（ηｗ・ｄｗ＝ηｗ・Σｋ＝１〜ｌｅｙ［ｋ］・ｆＯ’（Ｙ）・ｖ［ｋ，ｊ］・ｆＨ’（Ｘ）・ｘ［ｉ］）だけアナログメモリＡＭ１のデータ（重み係数ｗ［ｊ，ｉ］）が変化することになる。なお隠れ誤差回路ＨＥは、単に回路という場合がある。
【００６６】
以上のように、半導体装置において、重み係数ｗ［ｊ，ｉ］、ｖ［ｋ，ｊ］を更新していくことができ、半導体装置において、入力信号Ｉ［１］乃至Ｉ［ｌ］に対して所望の出力信号Ｏ［１］乃至Ｏ［ｎ］が得られるような、重み係数ｗ［ｊ，ｉ］、ｖ［ｋ，ｊ］に相当するデータを各アナログメモリに格納することができる。すなわち、半導体装置の学習が可能となる。
【００６７】
図９は、隠れシナプス回路ＨＳ［ｊ，ｉ］、出力シナプス回路ＯＳ［ｋ，ｊ］、出力誤差回路ＯＥ［ｋ］、隠れ誤差回路ＨＥ［ｊ］における乗算回路ＭＵＬ１乃至ＭＵＬ７に適用可能な乗算回路ＭＵＬの構成を示す。乗算回路ＭＵＬは、第１のトランジスタＴｒ０１乃至第１４のトランジスタＴｒ１４から構成される。当該乗算回路は、Ｃｈｉｂｌｅの乗算回路を応用した構成で、入力信号Ａの電位と入力信号Ｂの電位との積に比例した電流が出力信号Ｙとして得られる。
【００６８】
図１０は、出力誤差回路ＯＥ［ｋ］、隠れ誤差回路ＨＥ［ｊ］における微分回路ＤＶ１、ＤＶ２に適用可能な微分回路ＤＶの構成を示す。微分回路ＤＶは、オペアンプ１７１、オペアンプ１７２、乗算回路１７３から構成される。ここで、オペアンプ１７１は、非反転入力信号Ａと反転入力信号Ｖｒｅｆの差分Ｘ＝Ａ−Ｖｒｅｆに対して、出力信号Ｙ１＝ｆ（Ｘ）＝１／（１＋ｅ−αＸ）となる特性、あるいは、当該特性に近似できる特性を有するものとする。また、オペアンプ１７２は、非反転入力信号Ｖｒｅｆと反転入力信号Ａの差分Ｘ２＝Ｖｒｅｆ−Ａ＝−Ｘに対して、出力信号Ｙ２＝ｆ（Ｘ２）＝１／（１＋ｅ−αＸ２）となる特性、あるいは、当該特性に近似できる特性を有するものとする。ここで、Ｙ２＝ｆ（−Ｘ）＝１／（１＋ｅ＋αＸ）＝ｅ−αＸ／（ｅ−αＸ＋１）＝１−１／（１＋ｅ−αＸ）＝１−ｆ（Ｘ）である。そのため、乗算回路１７３の出力Ｙ＝Ｙ１・Ｙ２＝ｆ（Ｘ）（１−ｆ（Ｘ））＝ｆ’（Ｘ）（＝ｄｆ（Ｘ）／ｄＸ）である。すなわち、ｆ（Ｘ）の微分回路が実現できていることがわかる。
【００６９】
図１１は、隠れシナプス回路ＨＳ［ｊ，ｉ］、出力シナプス回路ＯＳ［ｋ，ｊ］におけるアナログメモリＡＭ１、ＡＭ２に適用可能なアナログメモリＡＭの構成を示す。アナログメモリＡＭは、トランジスタＴｒ１５と容量素子Ｃから構成される。トランジスタＴｒ１５を、極めてオフ電流が低い酸化物半導体を用いたトランジスタとすることで、理想的なアナログメモリが構成できる。したがって、記憶保持のための大規模な容量素子を搭載する必要が無く、また、定期的なリフレッシュ動作によるアナログデータの回復の必要が無いため、チップ面積の縮小、消費電力の低減が可能となる。なお、データ更新の際、変更分に相当する電流が供給される構成のため、信号線ＷＬを”Ｈ”とする期間を調整することで、上述のηｖ若しくはηｗ（定数）を変更することができる。
【００７０】
なお図１に示す半導体装置が有する構成を簡略化したブロック図を図１２（Ａ）に示す。図１２（Ａ）では、入力ニューロン回路ＩＮ、隠れニューロン回路ＨＮ、出力ニューロン回路ＯＮ、隠れシナプス回路ＨＳ、出力シナプス回路ＯＳ、隠れ誤差回路ＨＥ、および出力誤差回路ＯＥを図示している。図１２（Ａ）に示す構成において、入力ニューロン回路ＩＮは入力層ＩＬに相当する。また、隠れニューロン回路ＨＮ、隠れシナプス回路ＨＳ、隠れ誤差回路ＨＥは隠れ層ＨＬに相当する。また出力誤差回路ＯＥ、出力ニューロン回路ＯＮ、出力シナプス回路ＯＳは、出力層に相当する。なお信号Ｉは入力信号、信号Ｔは教師信号Ｔ、信号Ｏは出力信号に相当する。
【００７１】
なお図１２（Ａ）に示す隠れ層ＨＬは、図１２（Ｂ）に示すように２層以上としてもよい。当該構成とすることで、より深い学習を行うことができる。
【００７２】
上記半導体装置において、入力ニューロン回路の入力信号として学習データを与え、出力ニューロン回路の入力信号として当該学習データに対応する教師信号を与え、誤差信号に応じてアナログメモリのデータを更新することで学習する。学習により、入力ニューロン回路の入力信号として対象データを与えた時に、対象データと学習データとが一致もしくは類似であることを判定することが可能となる。ここで、画像データにおいて対象となる物体（移動体）のデータを学習データとすることで、画像データに当該物体を検出することが可能となる。すなわち、画像データからの移動体の効率的なパターン抽出が可能となり、動き補償予測が効率的に実行できる。
【００７３】
以上のような構成とすることで、アナログ回路で構成し、回路規模を縮小でき、アナログメモリのデータ保持にリフレッシュ動作が不要な、ニューラルネットワークを利用した半導体装置を提供することができる。
【００７４】
（実施の形態２）
本実施の形態では、図１の半導体装置の動作例について説明する。
【００７５】
＜動作例＞
半導体装置の動作とは、上記実施の形態の図１で説明した半導体装置に学習データを入力し、半導体装置に該学習データを学ばせた後、半導体装置に対象データを入力して、該学習データと該対象データとが一致、類似、又は不一致などの判定をするまでのことをいう。図１３及び図１４に、半導体装置の動作を示すフローチャートを示す。なお以下の説明では、図１に示す半導体装置の動作を一例として説明する。
【００７６】
＜＜学習＞＞
初めに半導体装置がデータを学習する動作について、図１、図１３を用いて説明する。
【００７７】
〔ステップＳ１−１〕
ステップＳ１−１では、入力ニューロン回路ＩＮに外部から学習データが入力される。学習データは、図１でいう入力信号Ｉ［１］乃至Ｉ［ｌ］に相当する。なお、ここでの学習データとは、２進数で表せられるデータであり、その学習データのビット数に応じて、入力される入力ニューロン回路ＩＮの個数が決まる。当該学習データの入力に必要の無い入力ニューロン回路ＩＮには出力信号ｘが固定値となるデータを入力する構成が好ましい。また、当該入力ニューロン回路ＩＮへの電源の供給を遮断するなどの構成を適用するのが好ましい。ここでは、学習データの種類はｌ個あり、学習データのｉビット目の値を学習データＩ［ｉ］と記載する。学習データＩ［１］乃至学習データＩ［ｌ］が、それぞれ入力ニューロン回路ＩＮ［１］乃至ＩＮ［ｌ］に入力されるとする。
【００７８】
〔ステップＳ１−２〕
ステップＳ１−２では、入力ニューロン回路ＩＮ［１］乃至ＩＮ［ｌ］から隠れシナプス回路ＨＳ［１，１］乃至ＩＮ［１，ｌ］に出力信号ｘ［１］乃至ｘ［ｌ］が入力される。ステップＳ１−２では、隠れシナプス回路ＨＳ［１，０］乃至［ｍ，０］に値が一定の信号ｘ［０］が入力される。隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［１，ｌ］は、出力信号ｘ［ｉ］に、アナログメモリＡＭ１に保持された重み係数ｗ［１，ｉ］を乗じた出力信号ｗ［１，ｉ］ｘ［ｉ］を、隠れ誤差回路ＨＥ［１］および隠れニューロン回路ＨＮ［１］に出力する。
【００７９】
前述の動作は、隠れシナプス回路ＨＳ［ｍ，０］乃至ＨＳ［ｍ，ｌ］でも行われ、出力信号ｗ［ｍ，ｉ］ｘ［ｉ］を、隠れ誤差回路ＨＥ［ｍ］および隠れニューロン回路ＨＮ［ｍ］に出力する。
【００８０】
〔ステップＳ１−３〕
ステップＳ１−３では、隠れニューロン回路ＨＮ［１］に、隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［１，ｌ］の出力信号の和であるΣｗ［１，ｉ］ｘ［ｉ］が入力される。同様に隠れニューロン回路ＨＮ［ｍ］に、隠れシナプス回路ＨＳ［ｍ，０］乃至ＨＳ［ｍ，ｌ］の出力信号の和であるΣｗ［ｍ，ｉ］ｘ［ｉ］が入力される。
【００８１】
なお、隠れニューロン回路ＨＮ［１］乃至ＨＮ［ｍ］の個数は学習データに応じて変更することも可能である。必要の無い隠れニューロン回路ＨＮには出力信号ｙが固定値となるデータを入力する構成が好ましい。また、当該隠れニューロン回路ＨＮへの電源の供給を遮断するなどの構成を適用するのが好ましい。ここでは、隠れニューロン回路ＨＮの個数はｍ個あり、ｊ番目の隠れニューロン回路ＨＮの入力値をΣｗ［ｊ，ｉ］ｘ［ｉ］と記載する。
【００８２】
〔ステップＳ１−４〕
ステップＳ１−４では、隠れニューロン回路ＨＮ［１］乃至ＨＮ［ｍ］から出力シナプス回路ＯＳ［１，１］乃至ＯＳ［１，ｍ］に出力信号ｙ［１］乃至ｙ［ｍ］が入力される。ステップＳ１−４では、出力シナプス回路ＯＳ［１，０］乃至ＯＳ［ｎ，０］に値が一定の信号ｙ［０］が入力される。出力シナプス回路ＯＳ［１，０］乃至ＯＳ［１，ｍ］は、出力信号ｙ［ｊ］に、アナログメモリＡＭ２に保持された重み係数ｖ［１，ｊ］を乗じた出力信号ｖ［１，ｊ］ｙ［ｊ］を、出力誤差回路ＯＥ［１］およびＯＥ［ｎ］に出力する。
【００８３】
前述の動作は、出力シナプス回路ＯＳ［ｎ，０］乃至ＯＳ［ｎ，ｍ］でも行われ、出力信号ｖ［ｎ，ｊ］ｙ［ｊ］を、出力ニューロン回路ＯＮ［１］およびＯＮ［ｎ］に出力する。
【００８４】
〔ステップＳ１−５〕
ステップＳ１−５では、出力ニューロン回路ＯＮ［１］に、出力シナプス回路ＯＳ［１，０］乃至ＯＳ［１，ｍ］の出力信号の和であるΣｖ［１，ｊ］ｙ［ｊ］が入力される。同様に出力ニューロン回路ＯＮ［ｎ］に、出力シナプス回路ＯＳ［ｎ，０］乃至ＯＳ［ｎ，ｍ］の出力信号の和であるΣｖ［ｎ，ｊ］ｙ［ｊ］が入力される。出力ニューロン回路ＯＮ［１］乃至［ｎ］は、出力信号Ｏ［１］乃至Ｏ［ｎ］を出力する。
【００８５】
出力ニューロン回路ＯＮ［１］は、出力シナプス回路ＯＳ［１，０］乃至ＯＳ［１，ｍ］の出力信号の和であるΣｖ［１，ｊ］ｙ［ｊ］および外部からの教師信号Ｔ［１］をもとに、差分信号ｅｙ［１］を出力誤差回路ＯＥ［１］に出力する。同様に、出力ニューロン回路ＯＮ［ｎ］は、出力シナプス回路ＯＳ［ｎ，０］乃至ＯＳ［ｎ，ｍ］の出力信号の和であるΣｖ［ｎ，ｊ］ｙ［ｊ］および外部からの教師信号Ｔ［ｎ］をもとに、差分信号ｅｙ［ｎ］を出力誤差回路ＯＥ［ｎ］に出力する。
【００８６】
〔ステップＳ１−６〕
ステップＳ１−６では、出力ニューロン回路ＯＮ［１］から差分信号ｅｙ［１］、および出力シナプス回路ＯＳ［１，０］乃至ＯＳ［１，ｍ］の出力信号の和であるΣｖ［１，ｊ］ｙ［ｊ］が、出力誤差回路ＯＥ［１］に入力される。出力誤差回路ＯＥ［１］は、差分信号ｅｙ［１］に、Σｖ［１，ｊ］ｙ［ｊ］を微分することで得られる信号を乗じた出力信号ｄｙ［１］を、出力シナプス回路ＯＳ［１，０］乃至ＯＳ［１，ｍ］に出力する。
【００８７】
同様にステップＳ１−６では、出力ニューロン回路ＯＮ［ｎ］から差分信号ｅｙ［ｎ］、および出力シナプス回路ＯＳ［ｎ，０］乃至ＯＳ［ｎ，ｍ］の出力信号の和であるΣｖ［ｎ，ｊ］ｙ［ｊ］が、出力誤差回路ＯＥ［ｎ］に入力される。出力誤差回路ＯＥ［ｎ］は、差分信号ｅｙ［ｎ］に、Σｖ［ｎ，ｊ］ｙ［ｊ］を微分することで得られる信号を乗じた出力信号ｄｙ［ｎ］を、隠れシナプス回路ＯＳ［ｎ，０］乃至ＯＳ［ｎ，ｍ］に出力する。
【００８８】
〔ステップＳ１−７〕
ステップＳ１−７では、出力信号ｄｙ［１］をもとに、出力シナプス回路ＯＳ［１，０］乃至ＯＳ［１，ｍ］内のアナログメモリＡＭ２に保持された重み係数ｖ［１，ｊ］を更新する。同様にステップＳ１−７では、出力信号ｄｙ［ｎ］をもとに、出力シナプス回路ＯＳ［ｎ，０］乃至ＯＳ［ｎ，ｍ］内のアナログメモリＡＭ２に保持された重み係数ｖ［ｎ，ｊ］を更新する。
【００８９】
加えて、出力シナプス回路ＯＳ［１，１］乃至ＯＳ［ｎ，１］では、更新した重み係数ｖ［１，１］乃至ｖ［ｎ，１］に出力信号ｄｙ［１］乃至ｄｙ［ｎ］を乗じた出力信号ｖ［１，１］ｄｙ［１］乃至ｖ［ｎ，１］ｄｙ［ｎ］を、隠れ誤差回路ＨＥ［１］に出力する。同様に出力シナプス回路ＯＳ［１，ｍ］乃至ＯＳ［ｎ，ｍ］では、更新した重み係数ｖ［１，ｍ］乃至ｖ［ｎ，ｍ］に出力信号ｄｙ［１］乃至ｄｙ［ｎ］を乗じた出力信号ｖ［１，ｍ］ｄｙ［１］乃至ｖ［ｎ，１］ｄｙ［ｎ］を、隠れ誤差回路ＨＥ［ｍ］に出力する。
【００９０】
〔ステップＳ１−８〕
ステップＳ１−８では、隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［１，ｌ］の出力信号の和であるΣｗ［１，ｉ］ｘ［ｉ］、および出力シナプス回路ＯＳ［１，１］乃至ＯＳ［ｎ，１］の出力信号の和であるｅｘ［１］が、隠れ誤差回路ＨＥ［１］に入力される。隠れ誤差回路ＨＥ［１］は、信号ｅｘ［１］に、Σｗ［１，ｉ］ｘ［ｉ］をもとに微分することで得られる信号を乗じた出力信号ｄｘ［１］を、隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［１，ｌ］に出力する。
【００９１】
同様にステップＳ１−８では、隠れシナプス回路ＨＳ［ｍ，０］乃至ＨＳ［ｍ，ｌ］の出力信号の和であるΣｗ［ｍ，ｉ］ｘ［ｉ］、および出力シナプス回路ＯＳ［１，ｍ］乃至ＯＳ［ｎ，ｍ］の出力信号の和であるｅｘ［ｍ］が、隠れ誤差回路ＨＥ［ｍ］に入力される。隠れ誤差回路ＨＥ［ｍ］は、信号ｅｘ［ｍ］に、Σｗ［ｍ，ｉ］ｘ［ｉ］をもとに微分することで得られる信号を乗じた出力信号ｄｘ［ｍ］を、隠れシナプス回路ＨＳ［ｍ，０］乃至ＨＳ［ｍ，ｌ］に出力する。
【００９２】
〔ステップＳ１−９〕
ステップＳ１−９では、出力信号ｄｘ［１］をもとに、隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［１，ｌ］内のアナログメモリＡＭ１に保持された重み係数ｗ［１，ｉ］を重み係数ｄｗ［１，ｉ］に更新する。同様にステップＳ１−９では、出力信号ｄｘ［ｍ］をもとに、隠れシナプス回路ＨＳ［ｍ，０］乃至ＨＳ［ｍ，ｌ］内のアナログメモリＡＭ１に保持された重み係数ｗ［ｍ，ｉ］を重み係数ｄｗ［ｍ，ｉ］にを更新する。
【００９３】
以降は、更新された重み係数ｄｗ［１，ｉ］乃至ｄｗ［ｍ，ｉ］をもとに、ステップＳ１−２乃至Ｓ１−９を所定の回数繰り返す。
【００９４】
〔ステップＳ１−１０〕
ステップＳ１−１０では、ステップＳ１−２乃至Ｓ１−９を所定の回数を繰り返したかどうかの判定が行われる。所定の回数に達したとき当該学習データに対する学習を終了する。
【００９５】
なお、ここでの所定の回数は、理想的には出力信号Ｏ［１］乃至Ｏ［ｎ］と教師信号Ｔ［１］乃至Ｔ［ｎ］との誤差が規定値内に収まるまで繰り返すことが好ましいが、経験的に決めた任意の回数としてもよい。
【００９６】
〔ステップＳ１−１１〕
ステップＳ１−１１では、全ての学習データにおいて学習したか否かを判定する。未終了の学習データがある場合はステップＳ１−１乃至Ｓ１−１０を繰り返し、全ての学習データについて学習を終了した場合には終了する。なお、一度学習した学習データについて、一通り全ての学習データに対する学習が終った後に、再度学習する構成としてもよい。
【００９７】
階層型パーセプトロンのニューラルネットワークでは、隠れ層、すなわち隠れシナプス回路および隠れニューロン回路を多層に設けることが好ましい。隠れシナプス回路および隠れニューロン回路を多層に設ける場合、重み係数の更新を繰り返し行うことができるため、学習効率を高めることができる。
【００９８】
＜＜比較＞＞
次に、先にデータを学習させた図１の半導体装置に、対象データを入力して、結果を出力する動作について、図１４を用いて説明する。ここで学習した複数のデータのうち、対象データに最も近いと連想されるデータを結果として出力する。
【００９９】
〔ステップＳ２−１〕
ステップＳ２−１では、入力ニューロン回路ＩＮに外部から対象データが入力される。なお、ここでの対象データとは、２進数で表せられるデータであり、図１０のステップＳ１−１で入力した学習データのビット数と同じｌビットであり、それぞれが入力ニューロン回路ＩＮ［１］乃至入力ニューロン回路ＩＮ［ｌ］に入力されるとする。
【０１００】
〔ステップＳ２−２〕
ステップＳ２−２では、入力ニューロン回路ＩＮ［１］乃至ＩＮ［ｌ］から隠れシナプス回路ＨＳ［１，１］乃至ＩＮ［１，ｌ］に、対象データに相当する出力信号ｘ［１］乃至ｘ［ｌ］が入力される。ステップＳ２−２では、隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［ｍ，０］に値が一定の信号ｘ［０］が入力される。隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［１，ｌ］は、出力信号ｘ［ｉ］に、学習のステップＳ１−９で保持された重み係数ｗ［１，ｉ］を乗じた出力信号ｗ［１，ｉ］ｘ［ｉ］を、隠れニューロン回路ＨＮ［１］に出力する。
【０１０１】
前述の動作は、隠れシナプス回路ＨＳ［ｍ，０］乃至ＨＳ［ｍ，ｌ］でも行われ、出力信号ｗ［ｍ，ｉ］ｘ［ｉ］を、隠れニューロン回路ＨＮ［ｍ］に出力する。
【０１０２】
〔ステップＳ２−３〕
ステップＳ２−３では、隠れニューロン回路ＨＮ［１］に、隠れシナプス回路ＨＳ［１，０］乃至ＨＳ［１，ｌ］の出力信号の和であるΣｗ［１，ｉ］ｘ［ｉ］が入力される。同様に隠れニューロン回路ＨＮ［ｍ］に、隠れシナプス回路ＨＳ［ｍ，０］乃至ＨＳ［ｍ，ｌ］の出力信号の和であるΣｗ［ｍ，ｉ］ｘ［ｉ］が入力される。
【０１０３】
〔ステップＳ２−４〕
ステップＳ２−４では、隠れニューロン回路ＨＮ［１］乃至ＨＮ［ｍ］から出力シナプス回路ＯＳ［１，１］乃至ＯＳ［ｎ，１］に出力信号ｙ［１］乃至ｙ［ｍ］が入力される。ステップＳ２−４では、出力シナプス回路ＯＳ［１，０］乃至ＯＳ［ｎ，０］に値が一定の信号ｙ［０］が入力される。出力シナプス回路ＯＳ［１，０］乃至ＯＳ［１，ｍ］は、出力信号ｙ［ｊ］に、アナログメモリＡＭ２に保持された重み係数ｖ［１，ｊ］を乗じた出力信号ｖ［１，ｊ］ｙ［ｊ］を、出力ニューロン回路ＯＮ［１］に出力する。
【０１０４】
前述の動作は、出力シナプス回路ＯＳ［ｎ，０］乃至ＯＳ［ｎ，ｍ］でも行われ、出力信号ｖ［ｎ，ｊ］ｙ［ｊ］を、出力ニューロン回路ＯＮ［ｎ］に出力する。
【０１０５】
〔ステップＳ２−５〕
ステップＳ２−５では、出力ニューロン回路ＯＮ［１］に、出力シナプス回路ＯＳ［１，０］乃至ＯＳ［１，ｍ］の出力信号の和であるΣｖ［１，ｊ］ｙ［ｊ］が入力される。同様に出力ニューロン回路ＯＮ［ｎ］に、出力シナプス回路ＯＳ［ｎ，０］乃至ＯＳ［ｎ，ｍ］の出力信号の和であるΣｖ［ｎ，ｊ］ｙ［ｊ］が入力される。出力ニューロン回路ＯＮ［１］乃至［ｎ］は、出力信号Ｏ［１］乃至Ｏ［ｎ］を出力する。
【０１０６】
ここで、出力された出力信号Ｏ［１］乃至Ｏ［ｎ］は、学習した複数のデータのうち、一致するデータもしくは非常に近いデータがある場合には、当該学習データを学習した際に教師信号として与えたデータである。すなわち、学習データと対象データが一致（類似を含む）、又は不一致の判定を行うことができる。
【０１０７】
上記のステップＳ１−１乃至ステップＳ１−１０、及びステップＳ２−１乃至ステップＳ２−５を行うことによって、図１の半導体装置に学習データを学習させ、その後、対象データが、学習データに一致、又は不一致したデータに対応した信号を出力することができる。これにより、図１の半導体装置は、パターン認識や連想記憶などの処理を行うことができる。
【０１０８】
（実施の形態３）
本実施の形態では、実施の形態１で説明した図１の半導体装置をエンコーダとして利用した場合の動作例について説明する。
【０１０９】
＜物体の動きの検出例＞
初めに、物体の動きの検出する方法の一例について説明する。図１５は、画像データに対してエンコーダで実行する物体の動き検出のアルゴリズムを説明するものである。
【０１１０】
図１５（Ａ）は、画像データ１０を示し、画像データ１０は、三角形１１及び円１２を有する。図１５（Ｂ）は、画像データ２０を示し、画像データ２０は、画像データ１０が有する三角形１１及び円１２が右上方向に移動した画像データとする。
【０１１１】
図１５（Ｃ）の画像データ３０は、画像データ１０から三角形１１及び円１２を含む領域３１を抽出する操作を示している。画像データ３０は、抽出した領域３１の左上のマスを基準（０，０）とし、左右方向及び上下方向の位置を示す数値を添字として、画像データ１０に付したものである。ここで、図１５（Ｃ）で抽出した領域３１を、図１５（Ｅ）に示す。
【０１１２】
図１５（Ｄ）の画像データ４０は、画像データ２０から一領域を切り出して、領域４１を複数抽出する操作を示している。画像データ４０は、画像データ３０に付した左右方向及び上下方向の位置を示す数値を、画像データ２０にも付したものである。つまり、画像データ３０、及び画像データ４０から、領域３１がどの位置に移動したかを変位（移動ベクトル）で表すことができる。図１５（Ｆ）は、抽出した複数の領域４１の一部を示している。
【０１１３】
領域４１の複数抽出の動作後では、物体の動きを検出するため、領域３１を複数の領域４１と順次比較する動作が行われる。この動作によって、領域３１と移動ベクトル（１，−１）の領域４１とが一致していることを検出し、且つ領域３１と移動ベクトル（１，−１）以外の領域４１とが不一致していることを検出する。これにより、領域３１から領域４１への移動ベクトル（１，−１）を取得することができる。
【０１１４】
なお、本明細書では、上述の領域３１のデータを学習データと表記する場合があり、上述の複数の領域４１の一のデータを対象データと表記する場合がある。
【０１１５】
なお、図１５では、４×４からなる領域で、抽出、比較、そして検出の動作を行っているが、本動作例では、領域の大きさはこれに限定されない。抽出する画像データの大きさに合わせて適宜領域を変更する構成にしてもよい。例えば、３×５からなる領域で抽出、比較、そして検出の動作を行ってもよい。また、マスを形成する画素の数についても限定せず、例えば、１０ピクセル×１０ピクセルを１マスとしてもよいし、１ピクセルを１マスとして定義して領域を構成してもよい。また、例えば、５ピクセル×１０ピクセルを１マスとして定義して領域を構成してもよい。
【０１１６】
なお、映像の内容によっては、領域３１に含まれる画像データが変化する場合がある。例えば、領域３１に含まれる三角形１１又は円１２が、画像データ４０では拡大、又は縮小している場合がある。また、例えば、領域３１に含まれる三角形１１又は円１２が、画像データ４０では回転している場合がある。この場合、領域３１と複数の領域４１との比較でどの程度一致しているかを求めるのが有効である。具体的には、初めに、領域３１と複数の領域４１との外部出力信号を算出し、次に、領域３１との外部出力信号の差が最小となる場合の領域４１の変位（移動ベクトル）を検出する構成にすればよい。そのためには、領域３１と複数の領域４１とで特徴抽出などにより物体が同一であることを確認する構成であることが好ましい。なお、領域３１の画像データから、領域３１が該移動ベクトル方向に移動した画像データを生成し、当該画像データと複数の領域４１との差分を取得することで、動き補償予測が可能となる。また、領域３１の画像データの移動量が画素ピッチの整数倍に一致しない場合、領域３１と複数の領域４１との比較でそれぞれの外部出力信号を算出し、それらの外部出力信号の差が最小となる変位を推測し、これを物体の変位（移動ベクトル）として検出する構成が可能である。
【０１１７】
＜画像データの一致、類似、不一致の判定＞
次に、エンコーダを用いた、動き補償予測の方法について、図１６を用いて説明する。
【０１１８】
〔ステップＳ３−１〕
ステップＳ３−１では、領域３１のデータを学習データとして、図１の半導体装置の入力ニューロン回路ＩＮ［１］乃至入力ニューロン回路ＩＮ［ｌ］に入力する。なお、学習データは領域３１のデータを２進数で表したデータであり、ｌビットで構成されたデータであるとする。
【０１１９】
〔ステップＳ３−２〕
ステップＳ３−２では、領域３１のデータの入力について、ステップＳ１−２乃至ステップＳ１−１０と同様の動作を行う。つまり、全ての隠れシナプス回路ＨＳおよび出力シナプス回路ＯＳに対して、それぞれの重み係数ｖおよび重み係数ｗの更新を繰り返し行い、領域３１のデータに応じた隠れシナプス回路ＨＳおよび出力シナプス回路ＯＳの重み係数ｖおよび重み係数ｗを更新する。
【０１２０】
〔ステップＳ３−３〕
ステップＳ３−３では、複数の領域４１の一を対象データとして、ステップＳ３−２で更新した重み係数ｖおよび重み係数ｗを有する図１の半導体装置に入力する。なお、対象データは領域４１の一のデータを、２進数で表したデータであり、ｌビットで構成されたデータであるとする。
【０１２１】
〔ステップＳ３−４〕
ステップＳ３−４では、複数の領域４１の一の入力について、ステップＳ２−２乃至ステップＳ２−５と同様の動作を行う。つまり、領域３１のデータを学習させた半導体装置１００に対して、複数の領域４１の一のデータを入力することで、連想されるデータに対応したデータを出力する。
【０１２２】
ここで、領域３１のデータと複数の領域４１の一と、が一致する、又は一致しない、のいずれかの判定を行う。
【０１２３】
〔ステップＳ３−５〕
ステップＳ３−５では、上述の判定結果に応じて、どのステップに進むかの判定が行われる。
【０１２４】
該判定結果が、領域３１のデータと複数の領域４１の一とが一致しなかったとき、複数の領域４１の一とは別の領域４１を対象データとして、ステップＳ３−３とステップＳ３−４の動作が再度行われる。
【０１２５】
また、該判定結果が、領域３１のデータと複数の領域４１の一とが一致したとき、領域３１を基準とした複数の領域４１の一の移動ベクトルを取得して、本動作が終了する。移動ベクトルを取得したことにより、移動ベクトルを差分とした、動き補償予測が可能となる。動き補償予測を行うことで、画像データの圧縮を効率よく行うことができる。
【０１２６】
また、領域３１のデータと複数の領域４１の一とが類似する場合にも、該判定結果は一致となる。なお、複数の領域４１のデータと類似する場合は、当該複数の領域４１に対して一致と判定される。この場合、当該複数の領域４１との一致度を各々判定することで、物体の変位を推測して、これを物体の移動ベクトルとして取得を行う。その後、本動作は終了する。
【０１２７】
また、該判定結果で、全ての領域４１のデータを対象データとして比較を行い、学習データと全ての対象データとが一致しなかったとき、または、類似しなかったとき、領域３１のデータと複数の領域４１のデータから動き補償予測を行うための移動ベクトルの取得ができないと判断して、本動作が終了する。
【０１２８】
上記の動作を行うことによって、階層型パーセプトロンのニューラルネットワークを画像データの圧縮を行うエンコーダとして利用することができる。これにより、大容量の画像データの圧縮を行うことができる高効率のエンコーダを実現することができる。
【０１２９】
（実施の形態４）
本実施の形態では、実施の形態１で説明した図１の半導体装置をエンコーダとして利用した場合の録画装置、および録画装置が有するエンコーダの構成について説明する。
【０１３０】
図１７は、録画装置２００のブロック図を図示している。図１７では、録画装置２００の他、チューナー２０１、ＳＴＢ２０２（セットトップボックス）、外部入力機器２０５、映像音声表示部２１４およびリモコン２１５を図示している。
【０１３１】
また録画装置２００は、信号入力部２０３、切り替え部２０４、エンコーダ２０６、ＨＤＤ２０７（ハードディスクドライブ）、切り替え部２０８、ディスクドライブ２０９、再生部２１０、デコーダ２１１、切り替え部２１２、映像音声出力部２１３、受光部２１６、Ｉ／Ｆ２１７（インターフェース）、制御部２１８を有する。
【０１３２】
図１７において、アンテナ（図示せず）は放送電波（地上波もしくは衛星信号波を利用、もしくはケーブルテレビなど有線放送の受信機とすることもできる）を受信し、チューナー２０１に出力する。チューナー２０１は放送電波から受信したいチャンネルの信号を抽出して復調して放送信号を出力する。ＳＴＢ２０２（セットトップボックス）はチューナー２０１が出力した放送信号をテレビジョンで視聴可能なデータに変換して出力する。例えば、画像データや音声データが圧縮符合化されている場合は復号伸長し、データ放送を利用している場合は当該データを追加する。アンテナを介した放送電波から変換されたデータ（第１のデータ）は信号入力部２０３から録画装置２００に入力する。なお、アンテナを介した放送電波だけでなく、外部入力機器２０５からもデータを入力することができる。外部入力機器２０５としては、例えば、有線放送や外部メディア（再生機器、情報端末など）などが考えられる。第１の入力データと外部入力から入力されたデータ（第２のデータ）は切り替え部２０４で何れか一方が選択される（外部入力データＤＢＥ）。
【０１３３】
外部入力データＶＢＥは、エンコーダ２０６により圧縮されて、データ量を少なくした圧縮データＤＡＥとしてからＨＤＤ２０７に保存される。ここで、上記半導体装置を動き検出に利用したエンコーダ２０６を利用する構成が好ましい。なお、リアルタイム性が要求される放送信号の送出時に用いるデータ圧縮とは異なり、時間をかけてのデータ圧縮方法を利用することが可能となる。そのため、動き検出を精度良く実行できる上記方法を利用することが好ましい。
【０１３４】
ＨＤＤ２０７に保存された圧縮データ（第１の圧縮データ）と、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）やブルーレイディスクなどのディスクドライブ２０９に保存された圧縮データ（第２の圧縮データ、再生部を利用してメディアから取り出される）と、を切り替え部２０８で何れか一方を選択され、選択された圧縮データＤＢＤは、デコーダ２１１で伸長される（内部再生データＤＡＤ）。
【０１３５】
外部入力データＤＢＥと、内部再生データＤＡＤと、の何れか一方が切り替え部２１２で選択され、映像音声出力部２１３を介して映像音声表示部２１４（テレビジョンなど）に出力される。
【０１３６】
切り替え部２０４，２０８および２１２は、リモコン２１５を利用してユーザーが入力した信号から生成する構成が可能である。リモコン２１５から出力される赤外線などを受光部２１６で受光して、Ｉ／Ｆ２１７を介して電気信号として取り込まれ、マイコンなどを利用した制御部２１８で制御信号として生成される。
【０１３７】
図１８は、エンコーダ２０６のブロック図を図示している。図１８でエンコーダ２０６は、外部入力データＤＢＥから圧縮データＤＡＥを生成する機能を有する。
【０１３８】
エンコーダ２０６は、ブロック分割回路２２１、ＤＣＴ（離散コサイン変換）量子化回路２２２、エントロピー符号化回路２２３、ローカルデコーダ２３０および動き検出回路２２８を有する。ローカルデコーダは、逆ＤＣＴ逆量子化回路２２４、ループ内フィルタ２２５、画面内予測回路２２６、動き補償回路２２７および切り替え部２２９を有する。
【０１３９】
図１８において、エンコーダ２０６は、画像信号（外部入力データＤＢＥ）をブロック分割回路２２１でブロック分割（圧縮の単位となるブロックに切り分ける）してブロックデータを生成する。当該ブロックデータに対してＤＣＴ量子化回路２２２で、ブロックサイズに応じたＤＣＴ（離散コサイン変換）やＤＳＴ（離散サイン変換）などの直交変換及び量子化（画素値を離散化する）により量子化データを生成する。その後、エントロピー符号化回路２２３でエントロピー符合化（統計的性質を利用して冗長度を削減する）により符合化信号（圧縮データＤＡＥ）を生成する。なお、量子化データに対してローカルデコーダ２３０において、ローカルデコード処理を施したローカルデコードデータとブロックデータとの差分に対してあらためて直交変換及び量子化を実行することで、圧縮率を向上することができる。
【０１４０】
ここで、ローカルデコーダ２３０で行うローカルデコード処理は、逆ＤＣＴ逆量子化回路２２４において、量子化データを逆量子化及び逆直交変換して逆量子化データを生成する。そして、当該逆量子化データに対して、画面内予測回路２２６または動き補償回路２２７において、画面内（イントラ）予測及び動き補償による補正を加える処理である。なお、画面内予測回路２２６において、画面内（イントラ）予測は隣接する画素の画素値から画素値を推定できる場合、例えば、面内変化が緩やかな場合などに有効である。また、動き補償回路２２７において、動き補償は、動き検出回路２２８での動き検出により移動する物体を検出した場合に利用できる。物体を精度良く検出する必要があるため、上記の半導体装置を利用する構成が有効である。なお、ブロック化による境界での不連続性を補正する目的で、ループ内フィルタ２２５、においてループ内フィルタ（デブロッキングフィルタ）を利用する構成も有効である。なお、エンコーダ２０６における画面内（イントラ）予測及び動き補償に対応するデータは符合化信号に付加されて送出される。
【０１４１】
図１９は、デコーダ２１１のブロック図を図示している。図１９でデコーダ２１１は、圧縮データＤＢＤから内部再生データＤＡＤを生成する機能を有する。
【０１４２】
デコーダ２１１は、エントロピー復号回路２４１、逆ＤＣＴ逆量子化回路２４２、ループ内フィルタ２４３、画面内予測回路２４４、動き補償回路２４５および切り替え部２４６を有する。
【０１４３】
図１９において、デコーダ２１１に入力される符合化信号（圧縮データＤＢＤ）は、エントロピー復号回路２４１でエントロピー復号データに変換された後、逆ＤＣＴ逆量子化回路２４２で逆量子化及び逆直交変換して逆量子化データとされ、ループ内フィルタ２４３によるデブロッキング処理により復号画像信号（内部再生データＤＡＤ）となる。なお、エンコーダ２０６における画面内（イントラ）予測及び動き補償に対応するデータとして符合化信号に付加されているデータを利用して、デコーダ２１１内の画面内予測回路２４４および動き補償回路２４５における画面内（イントラ）予測及び動き補償による補正が加えられる。
【０１４４】
以上のような構成とすることで、動き補償予測を効率良く実行することで、効率的な画像データ圧縮ができるエンコーダを利用した、放送信号のデータ量を少なくした状態で記録する録画装置を提供することができる。
【０１４５】
（実施の形態５）
＜ＣＡＣ−ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
【０１４６】
ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
【０１４７】
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０１４８】
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
【０１４９】
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【０１５０】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【０１５１】
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
【０１５２】
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。
【０１５３】
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【０１５４】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
【０１５５】
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
【０１５６】
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
【０１５７】
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ  ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
【０１５８】
またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。
【０１５９】
また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
【０１６０】
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【０１６１】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
【０１６２】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
【０１６３】
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
【０１６４】
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
【０１６５】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
【０１６６】
（本明細書等の記載に関する付記）
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。
【０１６７】
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
【０１６８】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
【０１６９】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
【０１７０】
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
【０１７１】
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
【０１７２】
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【０１７３】
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソース又はドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソース又はドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【０１７４】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【０１７５】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【０１７６】
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【０１７７】
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
【０１７８】
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
【０１７９】
電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。
【０１８０】
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
【０１８１】
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
【０１８２】
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。
【０１８３】
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
【０１８４】
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
【符号の説明】
【０１８５】
ＡＭ１    アナログメモリ
ＡＭ２    アナログメモリ
ＤＶ１    微分回路
ＤＶ２    微分回路
ＭＵＬ１    乗算回路
ＭＵＬ２    乗算回路
ＭＵＬ３    乗算回路
ＭＵＬ４    乗算回路
ＭＵＬ５    乗算回路
ＭＵＬ６    乗算回路
ＭＵＬ７    乗算回路
Ｔｒ０１    トランジスタ
Ｔｒ１４    トランジスタ
Ｔｒ１５    トランジスタ
１０    画像データ
１１    三角形
１２    円
２０    画像データ
３０    画像データ
３１    領域
４０    画像データ
４１    領域
１００    半導体装置
１０１    アンプ
１０２    ユニティゲインバッファ
１０３    増幅回路
１０４    バッファ
１２１    抵抗
１２２    アンプ
１２３    ユニティゲインバッファ
１２４    増幅回路
１２５    バッファ
１２６    オペアンプ
１４１    抵抗
１４２    アンプ
１４３    アンプ
１４４    ユニティゲインバッファ
１４５    増幅回路
１４６    バッファ
１４７    オペアンプ
１５１    抵抗
１５２    アンプ
１５５    ユニティゲインバッファ
１５６    増幅回路
１５７    バッファ
１６２    アンプ
１６３    抵抗
１６４    アンプ
１６５    ユニティゲインバッファ
１６６    ユニティゲインバッファ
１６７    増幅回路
１６８    増幅回路
１６９    バッファ
１７０    バッファ
１７１    オペアンプ
１７２    オペアンプ
１７３    乗算回路
２００    録画装置
２０１    チューナー
２０２    ＳＴＢ
２０３    信号入力部
２０４    切り替え部
２０５    外部入力機器
２０６    エンコーダ
２０７    ＨＤＤ
２０８    切り替え部
２０９    ディスクドライブ
２１０    再生部
２１１    デコーダ
２１２    切り替え部
２１３    映像音声出力部
２１４    映像音声表示部
２１５    リモコン
２１６    受光部
２１８    制御部
２２１    ブロック分割回路
２２２    ＤＣＴ量子化回路
２２３    エントロピー符号化回路
２２４    逆ＤＣＴ逆量子化回路
２２５    ループ内フィルタ
２２６    画面内予測回路
２２７    補償回路
２２８    検出回路
２２９    切り替え部
２３０    ローカルデコーダ
２４１    エントロピー復号回路
２４２    逆ＤＣＴ逆量子化回路
２４３    ループ内フィルタ
２４４    画面内予測回路
２４５    補償回路
２４６    切り替え部
【図１】
2018074305.tif 000013
【図２】
2018074305.tif 000014
【図３】
2018074305.tif 000015
【図４】
2018074305.tif 000016
【図５】
2018074305.tif 000017
【図６】
2018074305.tif 000018
【図７】
2018074305.tif 000019
【図８】
2018074305.tif 000020
【図９】
2018074305.tif 000021
【図１０】
2018074305.tif 000022
【図１１】
2018074305.tif 000023
【図１２】
2018074305.tif 000024
【図１３】
2018074305.tif 000025
【図１４】
2018074305.tif 000026
【図１５】
2018074305.tif 000027
【図１６】
2018074305.tif 000028
【図１７】
2018074305.tif 000029
【図１８】
2018074305.tif 000030
【図１９】
2018074305.tif 000031