(57)【要約】【課題】低ノイズかつ高速に信号を読み出すことができる撮像装置を提供することを課題とする。【解決手段】撮像装置は、第１及び第２の光電変換部により変換された電荷をＦＤに転送する第１及び第２の転送スイッチと、ＦＤの電圧に応じた信号をアナログからデジタルに変換するアナログデジタル変換器とを有し、アナログデジタル変換器は、ＦＤのリセット解除後のＦＤの電圧に基づく第１の信号をアナログからデジタルに変換し、その後、ＦＤをリセットせずに第１の転送スイッチが第１の光電変換部により変換された電荷を転送した後のＦＤの電圧に基づく第２の信号をアナログからデジタルに変換し、その後、ＦＤをリセットせずに第２の転送スイッチが第２の光電変換部により変換された電荷を転送した後のＦＤの電圧に基づく第３の信号をアナログからデジタルに変換し、第２の転送スイッチが転送する期間は、第２の信号をデジタルに変換する期間と重なっている。【選択図】図４
2018074311.tif 000002
【特許請求の範囲】
【請求項１】
光を電荷に変換する第１の光電変換部と、
光を電荷に変換する第２の光電変換部と、
電荷を蓄積するフローティングディフュージョンと、
前記第１の光電変換部により変換された電荷を前記フローティングディフュージョンに転送する第１の転送スイッチと、
前記第２の光電変換部により変換された電荷を前記フローティングディフュージョンに転送する第２の転送スイッチと、
前記フローティングディフュージョンをリセットするリセット部と、
前記フローティングディフュージョンの電圧に応じた信号をアナログからデジタルに変換するアナログデジタル変換器とを有し、
前記アナログデジタル変換器は、
前記リセット部が前記フローティングディフュージョンのリセットを解除した後の前記フローティングディフュージョンの電圧に基づく第１の信号をアナログからデジタルに変換し、
その後、前記リセット部がリセットせずに前記第１の転送スイッチが前記第１の光電変換部により変換された電荷を転送した後の前記フローティングディフュージョンの電圧に基づく第２の信号をアナログからデジタルに変換し、
その後、前記リセット部がリセットせずに前記第２の転送スイッチが前記第２の光電変換部により変換された電荷を転送した後の前記フローティングディフュージョンの電圧に基づく第３の信号をアナログからデジタルに変換し、
前記第２の転送スイッチが前記第２の光電変換部により変換された電荷を転送する期間は、前記アナログデジタル変換器が前記第２の信号をアナログからデジタルに変換する期間と重なっていることを特徴とする撮像装置。
【請求項２】
さらに、前記フローティングディフュージョンと前記アナログデジタル変換器の間に設けられ、前記フローティングディフュージョンの電圧に基づく信号を保持する保持部を有することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記保持部と前記アナログデジタル変換器の間に設けられるアンプを有することを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記アナログデジタル変換器は、前記アンプを介さずに入力した前記第１の信号をアナログからデジタルに変換し、前記アンプを介して入力した前記第２の信号をアナログからデジタルに変換し、前記アンプを介さずに入力した前記第３の信号をアナログからデジタルに変換することを特徴とする請求項３に記載の撮像装置。
【請求項５】
さらに、前記アナログデジタル変換器が変換した前記デジタルの第２の信号に対して、前記アンプに対応するオフセット又はゲインを補正するデジタル処理部を有することを特徴とする請求項４に記載の撮像装置。
【請求項６】
光を電荷に変換する第１の光電変換部と、
光を電荷に変換する第２の光電変換部と、
電荷を蓄積するフローティングディフュージョンと、
前記第１の光電変換部により変換された電荷を前記フローティングディフュージョンに転送する第１の転送スイッチと、
前記第２の光電変換部により変換された電荷を前記フローティングディフュージョンに転送する第２の転送スイッチと、
前記フローティングディフュージョンをリセットするリセット部と、
前記フローティングディフュージョンの電圧に基づく信号が出力される第１のノードと、
第２のノードと、
前記第１のノードと前記第２のノードの間に設けられる第１のスイッチと、
前記第２のノードの信号を保持する保持部と、
第３のノードと、
前記第２のノードと前記第３のノードの間に設けられる第２のスイッチと、
前記第１のノードと前記第３のノードの間に設けられる第３のスイッチと、
前記第３のノードの信号をアナログからデジタルに変換するアナログデジタル変換器と
を有することを特徴とする撮像装置。
【請求項７】
さらに、前記第２のノードと前記第３のノードの間に設けられるアンプを有することを特徴とする請求項６に記載の撮像装置。
【請求項８】
前記アナログデジタル変換器は、
前記リセット部が前記フローティングディフュージョンのリセットを解除した後の前記フローティングディフュージョンの電圧に基づく第１の信号を前記第３のスイッチを介して入力してアナログからデジタルに変換し、
その後、前記リセット部がリセットせずに前記第１の転送スイッチが前記第１の光電変換部により変換された電荷を転送した後の前記フローティングディフュージョンの電圧に基づく第２の信号を前記第１のスイッチ及び前記第２のスイッチを介して入力してアナログからデジタルに変換し、
その後、前記リセット部がリセットせずに前記第２の転送スイッチが前記第２の光電変換部により変換された電荷を転送した後の前記フローティングディフュージョンの電圧に基づく第３の信号を前記第３のスイッチを介して入力してアナログからデジタルに変換し、
前記第２の転送スイッチが前記第２の光電変換部により変換された電荷を転送する期間は、前記アナログデジタル変換器が前記第２の信号をアナログからデジタルに変換する期間と重なっていることを特徴とする請求項６又は７に記載の撮像装置。
【請求項９】
前記アナログデジタル変換器は、
前記リセット部が前記フローティングディフュージョンのリセットを解除した後の前記フローティングディフュージョンの電圧に基づく第１の信号を前記第１のスイッチ及び第２のスイッチを介して入力してアナログからデジタルに変換し、
その後、前記リセット部がリセットせずに前記第１の転送スイッチが前記第１の光電変換部により変換された電荷を転送した後の前記フローティングディフュージョンの電圧に基づく第２の信号を前記第１のスイッチ及び前記第２のスイッチを介して入力してアナログからデジタルに変換し、
その後、前記リセット部がリセットせずに前記第２の転送スイッチが前記第２の光電変換部により変換された電荷を転送した後の前記フローティングディフュージョンの電圧に基づく第３の信号を前記第１のスイッチ及び第２のスイッチを介して入力してアナログからデジタルに変換し、
前記第１の転送スイッチが前記第１の光電変換部により変換された電荷を転送する期間は、前記アナログデジタル変換器が前記第１の信号をアナログからデジタルに変換する期間と重なり、
前記第２の転送スイッチが前記第２の光電変換部により変換された電荷を転送する期間は、前記アナログデジタル変換器が前記第２の信号をアナログからデジタルに変換する期間と重なっていることを特徴とする請求項６乃至８のいずれか１項に記載の撮像装置。
【請求項１０】
前記アナログデジタル変換器は、
前記リセット部が前記フローティングディフュージョンのリセットを解除した後の前記フローティングディフュージョンの電圧に基づく第１の信号を前記第３のスイッチを介して入力してアナログからデジタルに変換し、
その後、前記リセット部がリセットせずに前記第１の転送スイッチが前記第１の光電変換部により変換された電荷を転送した後の前記フローティングディフュージョンの電圧に基づく第２の信号を前記第３のスイッチを介して入力してアナログからデジタルに変換し、
その後、前記リセット部がリセットせずに前記第２の転送スイッチが前記第２の光電変換部により変換された電荷を転送した後の前記フローティングディフュージョンの電圧に基づく第３の信号を前記第３のスイッチを介して入力してアナログからデジタルに変換することを特徴とする請求項６乃至９のいずれか１項に記載の撮像装置。
【請求項１１】
前記アナログデジタル変換器は、
前記リセット部が前記フローティングディフュージョンのリセットを解除した後の前記フローティングディフュージョンの電圧に基づく第１の信号を前記第３のスイッチを介して入力してアナログからデジタルに変換し、
その後、前記リセット部がリセットせずに前記第１及び第２の転送スイッチが前記第１及び第２の光電変換部により変換された電荷を転送した後の前記フローティングディフュージョンの電圧に基づく第３の信号を前記第３のスイッチを介して入力してアナログからデジタルに変換することを特徴とする請求項６乃至１０のいずれか１項に記載の撮像装置。
【請求項１２】
光を電荷に変換する第１の光電変換部と、
光を電荷に変換する第２の光電変換部と、
電荷を蓄積するフローティングディフュージョンと、
前記第１の光電変換部により変換された電荷を前記フローティングディフュージョンに転送する第１の転送スイッチと、
前記第２の光電変換部により変換された電荷を前記フローティングディフュージョンに転送する第２の転送スイッチと、
前記フローティングディフュージョンをリセットするリセット部と、
前記フローティングディフュージョンの電圧に応じた信号をアナログからデジタルに変換するアナログデジタル変換器とを有する撮像装置の駆動方法であって、
前記アナログデジタル変換器により、前記リセット部が前記フローティングディフュージョンのリセットを解除した後の前記フローティングディフュージョンの電圧に基づく第１の信号をアナログからデジタルに変換するステップと、
その後、前記アナログデジタル変換器により、前記リセット部がリセットせずに前記第１の転送スイッチが前記第１の光電変換部により変換された電荷を転送した後の前記フローティングディフュージョンの電圧に基づく第２の信号をアナログからデジタルに変換するステップと、
その後、前記アナログデジタル変換器により、前記リセット部がリセットせずに前記第２の転送スイッチが前記第２の光電変換部により変換された電荷を転送した後の前記フローティングディフュージョンの電圧に基づく第３の信号をアナログからデジタルに変換するステップとを有し、
前記第２の転送スイッチが前記第２の光電変換部により変換された電荷を転送する期間は、前記アナログデジタル変換器が前記第２の信号をアナログからデジタルに変換する期間と重なっていることを特徴とする撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及び撮像装置の駆動方法に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサを撮像素子として使用し、撮影した画像を記録するデジタルカメラやデジタルビデオカメラ等の撮像装置が知られている。近年では、列毎にアナログデジタル変換装置（以下、ＡＤＣという）を配置し、デジタル出力を行うＣＭＯＳイメージセンサが知られている（特許文献１参照）。ＡＤＣを設けることにより、列毎の信号を出力する水平転送をデジタルで行うことが可能となり、デジタル信号転送の技術の発展にともない、水平転送の高速化が可能となる。特許文献１では、ＡＤＣの方式として、シングルスロープ方式が採用されている。シングルスロープ方式は、比較器とカウンタを有し、比較器の一方の入力にアナログの画素信号を入力した状態で、他方の入力に参照信号として、時刻とともに傾きをもって変動する電圧であるスロープ電圧を入力している。画素信号と参照信号の大小関係が逆転する時刻で、比較器の出力信号が反転する。カウンタは、時刻とともにデジタルのカウントを進め、比較器の出力信号が反転すると、カウントの進行が止まる。カウンタの出力がアナログの画素信号を示すデジタル値となることで、ＡＤＣを構成する。
【０００３】
さらに、特許文献１では、画素信号のリセット信号（以下、Ｎ信号という）と画素の中のフォトダイオードで発生した信号（以下、Ｓ信号という）の差分をとるための手段として、カウンタの進行方向を反転させることで、Ｓ信号とＮ信号の差分をとる。これにより、カウンタは一つでよく、Ｓ信号とＮ信号の差分を行う差分器も不要なため、回路規模の縮小を図っている。
【０００４】
ところで、近年のＣＭＯＳイメージセンサの画素の特徴として、フォトダイオードで発生した信号をフローティングディフュージョン（以下、ＦＤという）に転送し、ＦＤ以降の読み出し回路を２つ以上のフォトダイオードで共有する。これにより、画素内のスイッチの数を減らし、画素の微細化に対応している。
【０００５】
２つ以上のフォトダイオードで読み出し回路を共有している特徴を生かして、ＣＭＯＳイメージセンサの高速化を行う技術が特許文献２に開示されている。特許文献２では、ＦＤを共有する２つのフォトダイオードの信号を読み出す際に、まずＮ信号を読み出し、次に第１のフォトダイオードのＳ信号を読み出す。そして、さらにＦＤをリセットしない状態で、第１のフォトダイオードのＳ信号に重ねて第２のフォトダイオードのＳ信号を混合信号として読み出す。そして、混合信号から第１のフォトダイオードのＳ信号を減算することで、２つのフォトダイオードの信号ともリセット信号を除外した信号を取得する。この方法によって、Ｎ信号の読み出し時間を減らし、リセット信号を除外した低ノイズの信号を高速で読み出している。
【０００６】
さらに、特許文献３では、オートフォーカスのための検知機能を導入したＣＭＯＳイメージセンサが開示されている。特許文献３では、１つのマイクロレンズに対応するフォトダイオードを２つに分割することによって、各フォトダイオードが撮像レンズの異なる瞳面の光を受光する。そして、２つのフォトダイオードの出力を比較することによって、焦点検出を行っている。また、そのようなＣＭＯＳイメージセンサの出力を、焦点検出だけでなく、画像信号に用いることも可能である。特許文献３でも、２つのフォトダイオードの信号を１つのＦＤに転送する。
【０００７】
また、特許文献４では、焦点検出可能な特許文献３に示す構成において、特許文献２に示す高速駆動方式と、特許文献１に示すデジタル出力化による高速駆動方式を併用することが可能である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−２７８１３５号公報
【特許文献２】特開２００４−１３４８６７号公報
【特許文献３】特開２００１−８３４０７号公報
【特許文献４】特開２０１５−４６７６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、特許文献３のように焦点検出を行う場合、通常の画像信号の他に、焦点検出用の信号を読み出す必要があるため、特許文献２に示す高速駆動方式を採用したとしても、通常の画像信号のみを読み出す場合に比べて、時間がかかってしまう。
【００１０】
さらに、特許文献４に示されるように、デジタル出力化をするために、列毎にＡＤＣを配置したとすると、アナログデジタル変換のための時間が、焦点検出用の信号に対しても、追加で必要になってしまう。
【００１１】
本発明の目的は、低ノイズかつ高速に信号を読み出すことができる撮像装置及び撮像装置の駆動方法を提供することである。
【課題を解決するための手段】
【００１２】
本発明の撮像装置は、光を電荷に変換する第１の光電変換部と、光を電荷に変換する第２の光電変換部と、電荷を蓄積するフローティングディフュージョンと、前記第１の光電変換部により変換された電荷を前記フローティングディフュージョンに転送する第１の転送スイッチと、前記第２の光電変換部により変換された電荷を前記フローティングディフュージョンに転送する第２の転送スイッチと、前記フローティングディフュージョンをリセットするリセット部と、前記フローティングディフュージョンの電圧に応じた信号をアナログからデジタルに変換するアナログデジタル変換器とを有し、前記アナログデジタル変換器は、前記リセット部が前記フローティングディフュージョンのリセットを解除した後の前記フローティングディフュージョンの電圧に基づく第１の信号をアナログからデジタルに変換し、その後、前記リセット部がリセットせずに前記第１の転送スイッチが前記第１の光電変換部により変換された電荷を転送した後の前記フローティングディフュージョンの電圧に基づく第２の信号をアナログからデジタルに変換し、その後、前記リセット部がリセットせずに前記第２の転送スイッチが前記第２の光電変換部により変換された電荷を転送した後の前記フローティングディフュージョンの電圧に基づく第３の信号をアナログからデジタルに変換し、前記第２の転送スイッチが前記第２の光電変換部により変換された電荷を転送する期間は、前記アナログデジタル変換器が前記第２の信号をアナログからデジタルに変換する期間と重なっている。
【発明の効果】
【００１３】
本発明によれば、低ノイズかつ高速に信号を読み出すことができる。
【図面の簡単な説明】
【００１４】
【図１】撮像素子の構成例を示す図である。
【図２】画素の構成及びその画素から信号を読み出す回路の構成例を示す図である。
【図３】１画素の構成例を示す図である。
【図４】第１の実施形態の撮像素子の駆動方法を示すタイミングチャートである。
【図５】撮像装置の構成例を示す図である。
【図６】第２の実施形態の撮像素子の駆動方法を示すタイミングチャートである。
【図７】第３の実施形態の撮像素子の駆動方法を示すタイミングチャートである。
【図８】第４の実施形態の撮像素子の駆動方法を示すタイミングチャートである。
【図９】駆動方法の切り替えを示す図である。
【発明を実施するための形態】
【００１５】
（第１の実施形態）
図１は、本発明の第１の実施形態による撮像素子１００の構成例を示す図である。撮像素子１００は、画素部１０１、垂直選択回路１０２、列回路１０３、スロープ電圧発生手段１０４、列メモリ１０５、水平選択回路１０６、デジタル処理部１０７、及び出力アンプ１０８を有する。
【００１６】
画素部１０１は、行列状に配置された複数の画素２０１（図２）を有する。複数の画素２０１の各々は、光電変換により画素信号を生成する。画素部１０１は、２次元の画像信号を生成する。垂直選択回路１０２は、画素部１０１内の行列状の画素２０１の行を順に行単位で選択する。画素部１０１は、垂直選択回路１０２により選択された行の各列の画素２０１の信号を各列の列信号線１０９に出力する。
【００１７】
各列の列回路１０３は、各列の列信号線１０９に接続され、図２に示すように、増幅器及びアナログデジタル変換器等を有する。スロープ電圧発生手段１０４は、例えばデジタルアナログ変換器等を有し、時間と共にレベルが変化する参照電圧（スロープ電圧）を生成する。各列の列回路１０３内のアナログデジタル変換器は、スロープ電圧発生手段１０４により生成された参照電圧を用いて、各列の列信号線１０９の信号をアナログからデジタルに変換し、各列の列メモリ１０５に出力する。各列の列メモリ１０５は、各列の列回路１０３が出力するデジタルデータを保持する。
【００１８】
水平選択回路１０６は、各列の列メモリ１０５が保持しているデジタルデータを順にデジタル処理部１０７に出力させる。デジタル処理部１０７は、列メモリ１０５のデジタルデータを処理する。具体的には、デジタル処理部１０７は、オフセット成分の減算処理、ゲイン処理、ＯＢクランプ等の補正処理、及び並び替え等のデータ処理を行う。出力アンプ１０８は、ＬＶＤＳ出力等のデジタルデータの高速伝送が可能であり、デジタル処理部１０７の出力データを外部に出力する。
【００１９】
画素部１０１内の画素２０１の内、垂直選択回路１０２により選択された行の画素２０１の信号が列回路１０３に転送される。列回路１０３は、画素２０１のアナログ信号をデジタルデータに変換する。列メモリ１０５は、列回路１０３により変換されたデジタルデータを保持する。各列の列メモリ１０５のデジタルデータは、水平選択回路１０６の制御により、デジタル処理部１０７及び出力アンプ１０８を介して、撮像素子１００の外部に順に出力される。
【００２０】
なお、撮像素子１００は、例えば、垂直選択回路１０２、水平選択回路１０６、列回路１０３、スロープ電圧発生手段１０４等にタイミングを提供する図５のタイミング発生部（制御回路）５０７を内部に備えてもよい。
【００２１】
図２は、図１の画素部１０１及び列回路１０３の構成例を示す。画素部１０１は、行列状の複数の画素２０１を有する。画素２０１は、複数のフォトダイオード２０２及び２０３に共通のフローティングディフュージョン（以下、ＦＤという）２０６を有する。以下、画素２０１の構成を説明する。第１のフォトダイオード２０２は、光を電荷に変換する第１の光電変換部である。第１の転送スイッチ２０４は、第１の転送パルスφＴＸ１に応じて、第１のフォトダイオード２０２により変換された電荷をＦＤ２０６に転送する。第２のフォトダイオード２０３は、光を電荷に変換する第２の光電変換部である。第２の転送スイッチ２０５は、第２の転送パルスφＴＸ２に応じて、第２のフォトダイオード２０３により変換された電荷をＦＤ２０６に転送する。転送パルスφＴＸ１及びφＴＸ２は、図１の垂直選択回路１０２により生成される。ＦＤ２０６は、電荷を一時的に蓄積し、電荷を電圧に変換する。増幅ＭＯＳアンプ２０７は、ソースフォロアとして機能し、ＦＤ２０６の電圧を増幅して出力する。選択スイッチ２０８は、選択パルスφＳＥＬに応じて、増幅ＭＯＳアンプ２０７の出力電圧を列信号線１０９に出力する。各列の定電流源２１０は、各列の列信号線１０９に接続される。ＦＤ２０６、増幅ＭＯＳアンプ２０７、及び定電流源２１０は、フローティングディフュージョンアンプを構成する。選択スイッチ２０８により選択された画素２０１の信号は、列回路１０３に出力される。リセットスイッチ２０９は、リセットパルスφＲＥＳに応じて、ＦＤ２０６の電圧を電源電圧ＶＤＤにリセットするリセット部である。選択パルスφＳＥＬ及びリセットパルスφＲＥＳは、図１の垂直選択回路１０２により生成される。
【００２２】
次に、列回路１０３の構成について説明する。アンプ２１１は、列信号線１０９の信号を増幅する。アンプ２１１は、低ノイズの観点からゲインをかけるゲインアンプであることが好ましいが、必ずしも必要ではなく、アンプ２１１がなくてもよい。第１のスイッチ２１４は、ノードＡとノードＢの間に設けられ、パルスφＰ１に応じて、アンプ２１１の出力ノードＡとコンデンサ２１２のノードＢとの間の接続状態を制御する。コンデンサ２１２は、ノードＢの信号を一時的に保持する保持部である。アンプ２１３は、ノードＢとノードＣの間に設けられ、コンデンサ２１２の電位に応じた電圧を出力する。第２のスイッチ２１５は、ノードＢとノードＣの間に設けられ、パルスφＰ２に応じて、アンプ２１３の出力ノードとコンパレータ２１７の入力ノードＣとの間の接続状態を制御する。第３のスイッチ２１６は、ノードＡとノードＣの間に設けられ、パルスφＰ３に応じて、アンプ２１１の出力ノードＡとコンパレータ２１７の入力ノードＣとの間の接続状態を制御する。ノードＡは第１のノードであり、ノードＢは第２のノードであり、ノードＣは第３のノードである。
【００２３】
コンパレータ２１７は、スロープ電圧発生手段１０４から供給された参照電圧ＶｓｌｏｐとノードＣの電圧（画素信号）を比較し、比較結果信号Ｃｏｕｔを出力する。参照電圧Ｖｓｌｏｐは、例えば時間と共にリニアにレベルが大きくなる。比較結果信号Ｃｏｕｔは、参照電圧ＶｓｌｏｐｅがノードＣの電圧より低い時はローレベルになり、参照電圧ＶｓｌｏｐｅがノードＣの電圧より高い時はハイレベルになる。カウンタ２１８は、クロック信号ＣＬＫに対応してカウンタ値のカウントアップを行う。クロック信号ＣＬＫは、参照電圧Ｖｓｌｏｐｅのレベル遷移開始と同時に動き出す。カウンタ２１８は、比較結果信号Ｃｏｕｔがローレベルの時にはカウントアップを行い、比較結果信号Ｃｏｕｔがハイレベルになると同時にカウントの進行を停止する。この時のカウンタ２１８のカウンタ値は、ノードＣの電圧（画素信号）をアナログからデジタルに変換したデジタルデータである。コンパレータ２１７とカウンタ２１８は、アナログデジタル変換器を構成する。列メモリ１０５は、列回路１０３により変換されたデジタルデータを保持する。デジタル処理部１０７は、列メモリ１０５に保持されているデジタルデータを処理する。出力アンプ１０８は、デジタル処理部１０７により処理されたデジタルデータを、撮像素子１００の外部に出力する。
【００２４】
上述したように、フォトダイオード２０２及び２０３は、それぞれ、転送スイッチ２０４及び２０５に接続される。また、フォトダイオード２０２及び２０３は、画素２０１内において、ＦＤ２０６、リセットスイッチ２０９、増幅ＭＯＳアンプ２０７、及び選択スイッチ２０８を含む信号読み出し回路を共用する。この共用により、画素２０１を縮小化することができる。
【００２５】
図３は、１個の画素２０１の構成例を示すレイアウト図である。画素２０１は、１個のマイクロレンズ３０１と、２個のフォトダイオード２０２及び２０３とを有する。フォトダイオード２０２及び２０３は、オートフォーカスのための検知機能を持たせるためマイクロレンズ３０１を共有する。以下、フォトダイオード２０２の光電変換に基づく信号をＡ信号と呼び、フォトダイオード２０３の光電変換に基づく信号をＢ信号と呼ぶ。
【００２６】
図４は、第１の実施形態による撮像素子１００の駆動方法を示すタイミングチャートであり、各駆動パルスのタイミング、アナログデジタル変換（ＡＤ変換）の期間、ノードＡ〜Ｃの電位を示す。水平同期信号Ｈｓｙｎｃの時刻ｔ４０１から次の水平同期信号Ｈｓｙｎｃの時刻ｔ４１５までが、１行の読み出しにかかる画素部２０１及び列回路１０３の動作の期間である。
【００２７】
まず、時刻ｔ４０１では、パルスφＲＥＳがハイレベルからローレベルになり、リセットスイッチ２０９はオンからオフになり、ＦＤ２０６のリセットを解除する。また、パルスφＳＥＬがローレベルからハイレベルになり、選択スイッチ２０８はオフからオンになり、１行の列方向に並ぶ各列の画素２０１はそれぞれ各列の列回路１０３に接続される。１行の画素２０１の動作が終了する時刻ｔ４１４では、パルスφＲＥＳがハイレベルになり、再びリセットスイッチ２０９がオンし、パルスφＳＥＬがローレベルになり、再び選択スイッチ２０８がオフする。
【００２８】
時刻ｔ４０１でリセットスイッチ２０９がオフすると、ＦＤ２０６はＮ信号を保持する。Ｎ信号は、ＦＤ２０６のリセット解除に基づく信号である。アンプ２１１は、Ｎ信号に応じた信号をノードＡに出力する。
【００２９】
また、パルスφＰ１がローレベルであり、スイッチ２１４はオフになる。パルスφＰ２がローレベルであり、スイッチ２１５はオフになる。パルスφＰ３がハイレベルであり、スイッチ２１６はオンになり、ノードＡとノードＣの電位は等価になり、Ｎ信号の電位になる。ノードＣのＮ信号は、第１の信号である。
【００３０】
期間Ｔ４０２は、アンプ２１１の出力が安定してＮ信号に応じた電位を出力するための安定待ち期間である。期間Ｔ４０２の後、期間Ｔ４０３の間に、列回路１０３内のアナログデジタル変換器は、Ｎ信号のＡＤ変換を行う。前述のように、コンパレータ２１７は、ノードＣの電圧と参照電圧Ｖｓｌｏｐｅを比較する。カウンタ２１８は、参照電圧ＶｓｌｏｐｅがノードＣの電圧より低い期間ではカウントアップし、参照電圧ＶｓｌｏｐｅがノードＣの電圧より高くなるとカウントアップを停止することにより、ＡＤ変換を行い、デジタルのＮ信号を出力する。列メモリ１０５は、そのデジタルのＮ信号を保持する。
【００３１】
Ｎ信号のＡＤ変換が終了した後の時刻ｔ４０４では、パルスφＰ１がローレベルからハイレベルになり、スイッチ２１４がオフからオンになる。パルスφＰ２がローレベルからハイレベルになり、スイッチ２１５がオフからオンになる。パルスφＰ３がハイレベルからローレベルになり、スイッチ２１６がオンからオフになる。
【００３２】
期間Ｔ４０７の間では、パルスφＴＸ１がハイレベルになり、転送スイッチ２０４は、オンし、フォトダイオード２０２の光電変換による信号（電荷）をＦＤ２０６に転送する。この際、リセットスイッチ２０９は、ＦＤ２０６をリセットしていない。それによって、ＦＤ２０６は、フォトダイオード２０２の光電変換による信号を、先ほどのＮ信号に重畳したＳ信号（Ａ信号）を保持する。
【００３３】
期間Ｔ４０５は、アンプ２１１の出力が安定してＳ信号（Ａ信号）に応じた電位を出力するための安定待ち期間である。その間、パルスφＰ１がハイレベルであり、スイッチ２１４はオンする。アンプ２１１は、Ｓ信号（Ａ信号）に応じた信号をノードＡに出力する。期間Ｔ４０５では、スイッチ２１４がオンになっているため、ノードＢの電位は、ノードＡの電位と等価になり、コンデンサ２１２で保持される。また、スイッチ２１５もオンになっているため、アンプ２１３は、ノードＢの電位に応じた電位をノードＣに出力する。
【００３４】
その後、期間Ｔ４０５の終了にともない、パルスφＰ１がローレベルになり、スイッチ２１４はオフする。ここで、アンプ２１１とコンデンサ２１２との間が切断されるので、コンデンサ２１２は、期間Ｔ４０５の電位を保持する。
【００３５】
期間Ｔ４０８の間では、アンプ２１３は、コンデンサ２１２に保持されているＳ信号（Ａ信号）に応じた信号をノードＣに出力する。ノードＣのＳ信号（Ａ信号）は、第２の信号である。Ｎ信号と同様に、コンパレータ２１７とカウンタ２１８は、ノードＣのＳ信号（Ａ信号）のＡＤ変換を行い、デジタルのＳ信号（Ａ信号）を出力する。列メモリ１０５は、そのデジタルのＳ信号（Ａ信号）を保持する。
【００３６】
次に、スイッチ２１４をオフにした状態で、時刻ｔ４０９から開始する期間Ｔ４１０の間では、パルスφＴＸ２がハイレベルになる。それによって、転送スイッチ２０５は、オンし、フォトダイオード２０３の光電変換による信号（電荷）をＦＤ２０６に転送する。ＦＤ２０６は、フォトダイオード２０２の光電変換による信号とフォトダイオード２０３の光電変換による信号がＮ信号に重畳したＳ信号（Ａ＋Ｂ信号）を保持する。アンプ２１１は、Ｓ信号（Ａ＋Ｂ信号）に応じた信号をノードＡに出力する。このとき、スイッチ２１４がオフであり、スイッチ２１６がオフであるため、ノードＢ及びノードＣの電位は、Ｓ信号（Ａ信号）を維持する。
【００３７】
期間Ｔ４０６の間では、パルスφＰ２がハイレベルであり、スイッチ２１５がオンであり、パルスφＰ３がローレベルであり、スイッチ２１６がオフである。Ｓ信号（Ａ信号）のＡＤ変換が終了した後の時刻ｔ４１１では、パルスφＰ２がハイレベルからローレベルになり、スイッチ２１５がオフになる。パルスφＰ３がローレベルからハイレベルになり、スイッチ２１６がオンになる。アンプ２１１は、Ｓ信号（Ａ＋Ｂ信号）に応じた信号をノードＡに出力する。ノードＣの電位は、ノードＡの電位と等価になり、Ｓ信号（Ａ＋Ｂ信号）の電位になる。ノードＣのＳ信号（Ａ＋Ｂ信号）は、第３の信号である。
【００３８】
期間Ｔ４１２は、アンプ２１１の出力が安定してＳ信号（Ａ＋Ｂ信号）に応じた電位を出力するための安定待ち期間である。その後、期間Ｔ４１３の間では、列回路１０３内のアナログデジタル変換器は、ノードＣのＳ信号（Ａ＋Ｂ信号）のＡＤ変換を行い、デジタルのＳ信号（Ａ＋Ｂ信号）を出力する。列メモリ１０５は、そのデジタルのＳ信号（Ａ＋Ｂ信号）を保持する。
【００３９】
次に、時刻ｔ４１４では、パルスφＳＥＬがハイレベルからローレベルになり、選択スイッチ２０８はオフし、画素２０１が非選択状態になる。パルスφＲＥＳがローレベルからハイレベルになり、リセットスイッチ２０９は、オンし、ＦＤ２０６を電源電圧ＶＤＤにリセットすることで、次行の読み出しに備える。上述のように、時刻ｔ４０１から時刻ｔ４１５までが、１行の読み出しにかかる動作となる。すべての行が１行ずつ順に処理される。
【００４０】
デジタル処理部１０７は、列毎に、列メモリ１０５に保持されているＳ信号（Ａ信号）からＮ信号を減算することにより、ＦＤ２０６をリセットした際に生じるノイズ及びアンプ２１１のオフセットノイズ等をキャンセルしたＡ信号を出力する。同様に、デジタル処理部１０７は、列毎に、列メモリ１０５に保持されているＳ信号（Ａ＋Ｂ信号）からＮ信号を減算することにより、ＦＤ２０６をリセットした際に生じるノイズ及びアンプ２１１のオフセットノイズ等をキャンセルしたＡ＋Ｂ信号を出力する。これにより、リセットノイズ及びアンプ２１１のオフセットを含まない低ノイズの信号が得られる。
【００４１】
上記の動作では、Ｎ信号及びＳ信号（Ａ＋Ｂ信号）は、アンプ２１１を介して出力され、ＡＤ変換される。これに対し、Ｓ信号（Ａ信号）は、アンプ２１１に加えて、コンデンサ２１２及びアンプ２１３を介して出力され、ＡＤ変換される。Ｓ信号（Ａ＋Ｂ信号）及びＮ信号は、アンプ２１３のノイズが重畳されないため、低ノイズで読み出せる。また、Ｓ信号（Ａ信号）をＡＤ変換する期間Ｔ４０８とアンプ２１１がＳ信号（Ａ＋Ｂ信号）を読み出すのに安定する期間Ｔ４１２の一部が同時刻に重なるため、高速で読み出せるという利点がある。
【００４２】
列回路１０３内のアナログデジタル変換器は、コンデンサ２１２及びアンプ２１３を介さずにスイッチ２１６を介して入力したＮ信号をアナログからデジタルに変換する。Ｎ信号は、リセットスイッチ２０９がＦＤ２０６のリセットを解除した後のＦＤ２０６の電圧に基づく信号である。
【００４３】
また、列回路１０３内のアナログデジタル変換器は、スイッチ２１４、コンデンサ２１２、アンプ２１３及びスイッチ２１５を介して入力したＳ信号（Ａ信号）をアナログからデジタルに変換する。Ｓ信号（Ａ信号）は、リセットスイッチ２０９がリセットせずに転送スイッチ２０４がフォトダイオード２０２により変換された電荷を転送した後のＦＤ２０６の電圧に基づく信号である。
【００４４】
また、列回路１０３内のアナログデジタル変換器は、コンデンサ２１２及びアンプ２１３を介さずにスイッチ２１６を介して入力したＳ信号（Ａ＋Ｂ信号）をアナログからデジタルに変換する。Ｓ信号（Ａ＋Ｂ信号）は、リセットスイッチ２０９がリセットせずに転送スイッチ２０５がフォトダイオード２０３により変換された電荷を転送した後のＦＤ２０６の電圧に基づく信号である。
【００４５】
これにより、画像信号として使用されるＳ信号（Ａ＋Ｂ信号）を低ノイズにすることができる。なお、Ｓ信号（Ａ信号）は、画像信号としては使用されず、焦点検出に使用される信号であるので、低ノイズでなくてもよい。
【００４６】
期間Ｔ４１０は、転送スイッチ２０５がフォトダイオード２０３により変換された電荷をＦＤ２０６に転送する期間である。期間Ｔ４０８は、列回路１０３内のアナログデジタル変換器がＳ信号（Ａ信号）をアナログからデジタルに変換する期間である。期間Ｔ４１０は、期間Ｔ４０８と重なっているため、高速読み出しが可能である。
【００４７】
その結果として、Ｓ信号（Ａ＋Ｂ信号）からＮ信号を減算した画像信号については低ノイズで読み出すことができる。また、Ｓ信号（Ａ信号）を読み出す動作の一部とＳ信号（Ａ＋Ｂ信号）を読み出す動作の一部が同時刻に行われるので、高速に読み出すことが可能となる。つまり、低ノイズと高速化を両立することができる。
【００４８】
また、アンプ２１３を削除しても、上述の動作が可能である。この際、Ｓ信号（Ａ信号）には、アンプ２１３のノイズが重畳しないが、コンデンサ２１２で保持された信号をアンプ２１３を介さずに読むと、出力が低下するので、後段でゲインをかける必要がある。そのため、結果として、アンプ２１３を介して読み出した際と同じく、コンデンサ２１２を介して読み出すと、アンプ２１３がなかったとしても、結果としてノイズは悪化してしまう。
【００４９】
上述の動作を行った際には、Ｓ信号（Ａ信号）は、アンプ２１１及びアンプ２１３を介して読み出されるため、より厳密には、アンプ２１１のみを介して読み出したＮ信号と、発生する列毎のノイズが異なったり、ゲインが異なったりしてしまう。そのため、Ｓ信号（Ａ信号）からＮ信号を減算した信号は、縦すじ等の列毎のオフセットノイズが発生したり、ゲインのずれが発生してしまう。そこで、デジタル処理部１０７は、事前に取得したデータに基づいて、Ｓ信号（Ａ信号）に対して、アンプ２１３に対応する列毎のオフセット又はゲインを補正してもよい。
【００５０】
図５は、本実施形態による撮像装置の構成例を示す図である。撮像装置は、本実施形態による撮像素子１００を含み、例えばデジタルカメラである。撮像素子５０５は、本実施形態の撮像素子１００である。撮像装置は、デジタルカメラ、ビデオカメラの他、スマートフォン、タブレット、工業用カメラ、医療用カメラ等に適用可能である。
【００５１】
レンズ部５０１は、レンズ駆動装置５０２によりズーム制御、フォーカス制御、及び絞り制御等が行われ、被写体の光学像を撮像素子５０５に結像させる。メカニカルシャッタ５０３は、シャッタ駆動装置５０４により制御される。撮像素子５０５は、レンズ部５０１により結像された被写体を光電変換し、画像信号を出力する。撮像信号処理回路５０６は、撮像素子５０５により出力された画像信号に各種の補正を行い、画像信号を圧縮する。タイミング発生部５０７は、撮像素子５０５及び撮像信号処理回路５０６に、各種タイミング信号を出力する。全体制御・演算部５０９は、各種演算と撮像装置全体を制御する。メモリ部５０８は、画像データを一時的に記憶する。記録媒体制御インターフェース部５１０は、記録媒体５１１に記録又は読み出しを行うためのインターフェースである。記録媒体５１１は、画像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。表示部５１２は、各種情報や撮影画像を表示する。測光装置５１３は、外部の明るさや色等を検知する。測距装置５１４は、撮像素子５０５以外で、測距を行う。
【００５２】
次に、撮像装置の動作について説明する。メイン電源がオンされると、コントロール系の電源がオンし、更に撮像信号処理回路５０６等の撮像系回路の電源がオンされる。それから、レリーズボタンが押されると、全体制御・演算部５０９は、測距装置５１４から出力された信号を基に、高周波成分を取り出し、被写体までの距離を演算する。その後、レンズ駆動装置５０２は、被写体までの距離に応じてレンズ部５０１を駆動し、合焦か否かを判断し、合焦していないと判断した時は、再びレンズ部５０１を駆動し、測距装置５１４が測距を行う。測距装置５１４ではなく、撮像素子５０５にて測距を行う際には、メカニカルシャッタ５０３を開き、撮像素子５０５に被写体像を投影させ、撮像素子５０５は測距信号を出力する。撮像信号処理回路５０６及び全体制御・演算部５０９は、その測距信号を基に、被写体までの距離を演算する。例えば、撮像信号処理回路５０６は、Ａ＋Ｂ信号からＡ信号を減算することにより、Ｂ信号を生成する。全体制御・演算部５０９は、Ａ信号及びＢ信号の位相差を検出し、その位相差を基に被写体までの距離を演算する。
【００５３】
そして、合焦が確認された後に、撮像装置は、撮影動作が開始する。撮影動作を開始するに当たり、撮像装置で設定されている感度設定に応じて、撮像素子５０５のゲイン設定を行う。感度設定は、測光装置５１３で検出した測光値から求めてもよいし、感度設定ボタン等によって設定してもよい。撮像素子５０５は、光電変換により画像信号を出力する。撮像信号処理回路５０６は、撮像素子５０５が出力するＡ＋Ｂ信号を撮像画像として処理する。全体制御・演算部５０９は、撮像信号処理回路５０６により処理された撮像画像をメモリ部５０８に書き込む。そして、全体制御・演算部５０９は、記録媒体制御インターフェース部５１０を介して、メモリ部５０８に蓄積されたデータを記録媒体５１１に記録する。また、全体制御・演算部５０９は、外部インターフェース部を介して、直接コンピュータ等に出力し、画像の加工を行わせてもよい。
【００５４】
上記のように、Ｓ信号（Ａ＋Ｂ信号）からＮ信号を減算した画像信号については低ノイズで読み出せる。また、Ｓ信号（Ａ信号）を読み出す動作の一部とＳ信号（Ａ＋Ｂ信号）を読み出す動作の一部を同時刻に行うので、高速に読み出すことが可能となる。つまり、低ノイズと高速化を両立することが可能となる。
【００５５】
（第２の実施形態）
図６は、本発明の第２の実施形態による撮像素子１００の駆動方法を示すタイミングチャートであり、各駆動パルスのタイミング、ＡＤ変換の期間、ノードＡ〜Ｃの電位を示す。図６が図４と同一の動作がなされる箇所については、同一の番号を付与する。以下、第２の実施形態が第１の実施形態と異なる点を説明する。
【００５６】
まず、時刻ｔ４０１では、パルスφＲＥＳがハイレベルからローレベルになり、リセットスイッチ２０９は、オンからオフになり、ＦＤ２０６のリセットを解除する。また、パルスφＳＥＬがローレベルからハイレベルになり、選択スイッチ２０８は、オンし、１行の列方向に並ぶ各列の画素２０１を各列の列回路１０３に接続する。
【００５７】
１行の画素２０１の動作が終了する時刻ｔ４１４では、パルスφＲＥＳがハイレベルになり、リセットスイッチ２０９はオンし、パルスφＳＥＬがローレベルになり、選択スイッチ２０８はオフする。
【００５８】
時刻ｔ４０１でリセットスイッチ２０９がオフすると、ＦＤ２０６は、Ｎ信号を保持する。アンプ２１１は、Ｎ信号に応じた信号をノードＡに出力する。期間Ｔ４０２は、アンプ２１１の出力が安定してＮ信号に応じた電位を出力するための安定待ち期間である。
【００５９】
時刻ｔ６０１から開始する期間Ｔ６０２の間では、パルスφＰ１がハイレベルになり、スイッチ２１４がオンし、ノードＢの電位は、ノードＡの電位と等価になり、Ｎ信号の電位になる。コンデンサ２１２は、ノードＢのＮ信号を保持する。
【００６０】
次に、時刻ｔ６０３から開始する期間Ｔ６０４の間では、パルスφＰ２がハイレベルになり、スイッチ２１５がオンする。すると、アンプ２１３は、ノードＢのＮ信号に応じた信号をノードＣに出力する。ノードＣの電位は、Ｎ信号の電位になる。期間Ｔ４０３の間では、コンパレータ２１７とカウンタ２１８は、ノードＣのＮ信号をＡＤ変換し、デジタルのＮ信号を出力する。列メモリ１０５は、そのデジタルのＮ信号を保持する。
【００６１】
次に、時刻ｔ４０４から開始する期間Ｔ４０７の間では、パルスφＴＸ１がハイレベルになり、転送スイッチ２０４は、オンし、フォトダイオード２０２の光電変換による信号（電荷）をＦＤ２０６に転送する。ＦＤ２０６は、フォトダイオード２０２の光電変換による信号を、先ほどのＮ信号に重畳したＳ信号（Ａ信号）を保持する。アンプ２１１は、Ｓ信号（Ａ信号）に応じた信号をノードＡに出力する。ノードＡの電位は、Ｓ信号（Ａ信号）の電位になる。
【００６２】
時刻ｔ４０４から時刻ｔ６０５の間では、パルスφＰ１がローレベルであり、スイッチ２１４がオフし、パルスφＰ３がローレベルであり、スイッチ２１６がオフする。そのため、ノードＢ及びノードＣは、ノードＡに接続されず、Ｎ信号の電位を維持する。
【００６３】
時刻ｔ６０５から開始する期間Ｔ６０６の間では、パルスφＰ１がハイレベルになり、スイッチ２１４がオンする。すると、ノードＢの電位は、ノードＡの電位と等価になり、Ｓ信号（Ａ信号）の電位になる。コンデンサ２１２は、ノードＢのＳ信号（Ａ信号）を保持する。
【００６４】
期間Ｔ４０５は、アンプ２１１の出力が安定してＳ信号（Ａ信号）に応じた電位を出力するための安定待ち期間である。時刻ｔ６０５では、スイッチ２１４はオンになっているが、スイッチ２１５はオフになっている。そのため、ノードＢの電位はＳ信号（Ａ信号）の電位であるが、ノードＣの電位はＮ信号の電位を維持する。
【００６５】
その後、時刻ｔ６０７から開始する期間Ｔ６０８の間では、パルスφＰ２がハイレベルになり、スイッチ２１５がオンになる。すると、アンプ２１３は、ノードＢのＳ信号（Ａ信号）に応じた信号をノードＣに出力する。ノードＣは、Ｓ信号（Ａ信号）の電位になる。
【００６６】
期間Ｔ４０７の間では、コンパレータ２１７とカウンタ２１８は、ノードＣのＳ信号（Ａ信号）をＡＤ変換し、デジタルのＳ信号（Ａ信号）を出力する。列メモリ１０５は、そのデジタルのＳ信号（Ａ信号）を保持する。
【００６７】
期間Ｔ６０６の後、時刻ｔ４０９から開始する期間Ｔ４１０の間では、パルスφＴＸ２がハイレベルになり、転送スイッチ２０５は、オンし、フォトダイオード２０３の光電変換による信号（電荷）をＦＤ２０６に転送する。ＦＤ２０６は、フォトダイオード２０３の光電変換による信号を、Ｓ（Ａ）信号に重畳したＳ信号（Ａ＋Ｂ信号）を保持する。アンプ２１１は、Ｓ信号（Ａ＋Ｂ信号）に応じた信号をノードＡに出力する。ノードＡの電位は、Ｓ信号（Ａ＋Ｂ信号）の電位になる。
【００６８】
時刻ｔ４０９から時刻ｔ６０９の間では、パルスφＰ１がローレベルであり、スイッチ２１４がオフし、パルスφＰ３がローレベルであり、スイッチ２１６がオフする。そのため、ノードＢ及びノードＣは、Ｓ信号（Ａ信号）の電位を維持する。
【００６９】
時刻ｔ６０９から開始する期間Ｔ６１０の間では、パルスφＰ１がハイレベルになり、スイッチ２１４がオンする。すると、ノードＢは、ノードＡと同じく、Ｓ信号（Ａ＋Ｂ信号）の電位になる。コンデンサ２１２は、ノードＢのＳ信号（Ａ＋Ｂ信号）を保持する。期間Ｔ４１２は、アンプ２１１の出力が安定してＳ信号（Ａ＋Ｂ信号）に応じた電位を出力するための安定待ち期間である。
【００７０】
時刻ｔ６０９では、パルスφＰ１がハイレベルであり、スイッチ２１４はオンになっているが、パルスφＰ３がローレベルであり、スイッチ２１５はオフになっている。そのため、ノードＢは、Ｓ信号（Ａ＋Ｂ信号）の電位になり、ノードＣは、Ｓ信号（Ａ信号）を維持する。
【００７１】
その後、時刻ｔ６１１から開始する期間Ｔ６１２の間では、パルスφＰ２がハイレベルになり、スイッチ２１５がオンになる。すると、アンプ２１３は、ノードＢのＳ信号（Ａ＋Ｂ信号）に応じた信号をノードＣに出力する。ノードＣは、Ｓ信号（Ａ＋Ｂ信号）の電位になる。
【００７２】
期間Ｔ４１３の間では、コンパレータ２１７とカウンタ２１８は、ノードＣのＳ信号（Ａ＋Ｂ信号）をＡＤ変換し、デジタルのＳ信号（Ａ＋Ｂ信号）を出力する。列メモリ１０５は、そのデジタルのＳ信号（Ａ＋Ｂ信号）を保持する。
【００７３】
時刻ｔ４１４では、パルスφＳＥＬがハイレベルからローレベルになり、選択スイッチ２０８がオフし、画素２０１が非選択状態になる。また、パルスφＲＥＳがローレベルからハイレベルになり、リセットスイッチ２０９は、オンし、ＦＤ２０６をリセットし、次行の読み出しに備える。
【００７４】
上述のように、時刻ｔ４０１から時刻ｔ４１５までが、１行の読み出しにかかる動作となる。デジタル処理部１０７は、第１の実施形態と同様に、列メモリ１０５のＮ信号、Ｓ信号（Ａ信号）及びＳ信号（Ａ＋Ｂ信号）を用いて減算処理等を行う。
【００７５】
上記の動作では、Ｎ信号、Ｓ信号（Ａ信号）及びＳ信号（Ａ＋Ｂ信号）は、アンプ２１１に加えて、アンプ２１３を介して読み出され、ＡＤ変換される。また、Ｎ信号、Ｓ信号（Ａ信号）及びＳ信号（Ａ＋Ｂ信号）をＡＤ変換する期間Ｔ４０３、Ｔ４０７、Ｔ４１３に、アンプ２１１がＮ信号、Ｓ信号（Ａ信号）及びＳ信号（Ａ＋Ｂ信号）を読み出すのに安定する期間Ｔ４０２、Ｔ４０５、Ｔ４１２の一部の動作を行う。したがって、上記の動作では、高速化が可能となる。
【００７６】
列回路１０３内のアナログデジタル変換器は、Ｎ信号をスイッチ２１４及び２１５を介して入力してアナログからデジタルに変換する。Ｎ信号は、リセットスイッチ２０９がＦＤ２０６のリセットを解除した後のＦＤ２０６の電圧に基づく信号である。
【００７７】
また、列回路１０３内のアナログデジタル変換器は、Ｓ信号（Ａ信号）をスイッチ２１４及び２１５を介して入力してアナログからデジタルに変換する。Ｓ信号（Ａ信号）は、リセットスイッチ２０９がリセットせずに転送スイッチ２０４がフォトダイオード２０２により変換された電荷を転送した後のＦＤ２０６の電圧に基づく信号である。
【００７８】
また、列回路１０３内のアナログデジタル変換器は、Ｓ信号（Ａ＋Ｂ信号）をスイッチ２１４及び２１５を介して入力してアナログからデジタルに変換する。Ｓ信号（Ａ＋Ｂ信号）は、リセットスイッチ２０９がリセットせずに転送スイッチ２０５がフォトダイオード２０３により変換された電荷を転送した後のＦＤ２０６の電圧に基づく信号である。
【００７９】
転送スイッチ２０４がフォトダイオード２０２により変換された電荷を転送する期間Ｔ４０７は、アナログデジタル変換器がＮ信号をアナログからデジタルに変換する期間Ｔ４０３と重なっている。また、転送スイッチ２０５がフォトダイオード２０３により変換された電荷を転送する期間Ｔ４１０は、アナログデジタル変換器がＳ信号（Ａ信号）をアナログからデジタルに変換する期間Ｔ４０７と重なっている。これにより、高速読み出しが可能である。
【００８０】
（第３の実施形態）
図７は、本発明の第３の実施形態による撮像素子１００の駆動方法を示すタイミングチャートであり、各駆動パルスのタイミング、ＡＤ変換の期間、ノードＡ〜Ｃの電位を示す。図７が図４と同一の説明については、同一の番号を付与し、説明を省略する。以下、第３の実施形態が第１の実施形態と異なる点を説明する。
【００８１】
本実施形態では、パルスφＰ１が常時ローレベルであり、パルスφＰ２が常時ローレベルであり、パルスφＰ３が常時ハイレベルである。そのため、スイッチ２１４及びスイッチ２１５は常時オフであり、スイッチ２１６は常時オンである。Ｎ信号、Ｓ信号（Ａ信号）及びＳ信号（Ａ＋Ｂ信号）をＡＤ変換する期間Ｔ４０３、Ｔ４０７、Ｔ４１３に、アンプ２１１がＮ信号、Ｓ信号（Ａ信号）及びＳ信号（Ａ＋Ｂ信号）を読み出すのに安定する期間Ｔ４０２、Ｔ４０５、Ｔ４１２の一部の動作を行わない。
【００８２】
一方、Ｎ信号、Ｓ信号（Ａ信号）及びＳ信号（Ａ＋Ｂ信号）は、コンデンサ２１２及びアンプ２１３を経由しない。そのため、Ｓ信号（Ａ＋Ｂ信号）からＮ信号を減算した画像信号についても、Ｓ信号（Ａ信号）からＮ信号を減算した焦点検出信号も、低ノイズで読み出せる。
【００８３】
列回路１０３内のアナログデジタル変換器は、Ｎ信号をスイッチ２１６を介して入力してアナログからデジタルに変換する。Ｎ信号は、リセットスイッチ２０９がＦＤ２０６のリセットを解除した後のＦＤ２０６の電圧に基づく信号である。
【００８４】
また、列回路１０３内のアナログデジタル変換器は、Ｓ信号（Ａ信号）をスイッチ２１６を介して入力してアナログからデジタルに変換する。Ｓ信号（Ａ信号）は、リセットスイッチ２０９がリセットせずに転送スイッチ２０４がフォトダイオード２０２により変換された電荷を転送した後のＦＤ２０６の電圧に基づく信号である。
【００８５】
また、列回路１０３内のアナログデジタル変換器は、Ｓ信号（Ａ＋Ｂ信号）をスイッチ２１６を介して入力してアナログからデジタルに変換する。Ｓ信号（Ａ＋Ｂ信号）は、リセットスイッチ２０９がリセットせずに転送スイッチ２０５がフォトダイオード２０３により変換された電荷を転送した後のＦＤ２０６の電圧に基づく信号である。
【００８６】
（第４の実施形態）
図８は、本発明の第４の実施形態による撮像素子１００の駆動方法を示すタイミングチャートであり、各駆動パルスのタイミング、ＡＤ変換の期間、ノードＡ〜Ｃの電位を示す。図８が図４と同一の説明については、同一の番号を付与し、説明を省略する。以下、第４の実施形態が第１の実施形態と異なる点を説明する。
【００８７】
時刻ｔ８０１から開始する期間Ｔ８０２の間では、パルスφＴＸ１とφＴＸ２が同時にハイレベルになり、転送スイッチ２０４及び２０５は、同時にオンする。すると、転送スイッチ２０４は、フォトダイオード２０２の光電変換による信号をＦＤ２０６に転送し、転送スイッチ２０５は、フォトダイオード２０３の光電変換による信号をＦＤ２０６に転送する。ＦＤ２０６は、Ｓ信号（Ａ＋Ｂ信号）を保持する。
【００８８】
列回路１０３内のアナログデジタル変換器は、Ｎ信号をスイッチ２１６を介して入力してアナログからデジタルに変換する。Ｎ信号は、リセットスイッチ２０９がＦＤ２０６のリセットを解除した後のＦＤ２０６の電圧に基づく信号である。
【００８９】
また、列回路１０３内のアナログデジタル変換器は、Ｓ信号（Ａ＋Ｂ信号）をスイッチ２１６を介して入力してアナログからデジタルに変換する。Ｓ信号（Ａ＋Ｂ信号）は、リセットスイッチ２０９がリセットせずに転送スイッチ２０４及び２０５がフォトダイオード２０２及び２０３により変換された電荷を転送した後のＦＤ２０６の電圧に基づく信号である。
【００９０】
図８の駆動方法は、図７の駆動方法に対して、Ｓ信号（Ａ信号）の読み出しを行わないものである。つまり、本実施形態では、画像信号として使うＳ信号（Ａ＋Ｂ信号）のみの読み出しを行い、焦点検出にのみ使うＳ信号（Ａ信号）の読み出しを行わない。
【００９１】
図６の駆動方法は、高速性に優れる。図７の駆動方法は、ノイズが少ない。図８の駆動方法は、焦点検出にのみ使うＳ信号（Ａ信号）の読み出しを行わないため、焦点検出はできないが、ノイズは少ない。また、図８の駆動方法は、Ｓ信号（Ａ信号）の読み出しを行わないため、高速性に優れる。図４の駆動方法は、画像信号に使うＳ信号（Ａ＋Ｂ信号）を低ノイズで読み出し、高速性と両立させている。
【００９２】
そこで、これらの駆動方法を組み合わせ、さらに、低ノイズと高速性を両立させることが可能となる。具体的には、焦点検出のための位相差検出を精度よく行いたいフレームでは、図６の駆動方法で駆動し、それ以外のフレームでは、図４の駆動方法で、位相差検出もそれなりの精度で行いつつ、高速性も両立できる。
【００９３】
また、画質優先モードでは、図７又は図４の駆動方法で駆動し、それ以外のフレームでは、図８の駆動方法で位相差検出を行わず、画質と高速性を両立することもできる。
【００９４】
上記の組み合わせに限定されず、それ以外の組み合わせも、シーンに応じて切り替えることで、高速性と低ノイズを両立することが可能となる。
【００９５】
また、上述のように、フレーム毎に各駆動方法を切り替えてもよいが、１フレームの中で切り替えてもよい。図９は、１フレームの中で駆動方法を切り替える例を示す図である。図９（ａ）では、水平同期信号Ｈｓｙｎｃの度に、ａ方式の駆動方法とｂ方式の駆動方法を切り替えている。図９（ｂ）では、２回の水平同期信号Ｈｓｙｎｃ毎に、ａ方式の駆動方法とｂ方式の駆動方法を切り替えている。例えば、ａ方式の駆動方法は、図４の駆動方法であり、ｂ方式の駆動方法は、図６の駆動方法である。これにより、位相差検出を精度よく行いたい画面の位置に応じて、駆動方法を切り替えるといったことも可能となる。もちろん、特定部分だけ連続的にａ方式の駆動方法を使用し、それ以外ではｂ方式の駆動方法を使用することもできる。上記の駆動方法によって、被写体に応じて高速性と低ノイズを両立することが可能となる。
【００９６】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００９７】
２０２，２０３  フォトダイオード、２０４，２０５  転送スイッチ、２０６  フローティングディフュージョン（ＦＤ）、２０９  リセットスイッチ、２１７  コンパレータ、２１８  カウンタ
【図１】
2018074311.tif 000003
【図２】
2018074311.tif 000004
【図３】
2018074311.tif 000005
【図４】
2018074311.tif 000006
【図５】
2018074311.tif 000007
【図６】
2018074311.tif 000008
【図７】
2018074311.tif 000009
【図８】
2018074311.tif 000010
【図９】
2018074311.tif 000011