(57)【要約】【課題】電力損失の抑制とスイッチング素子の電圧上昇の抑制とを高いレベルで両立させることに適した技術を提供する。【解決手段】第２スイッチング素子４１２がオンからオフに切り替わるタイミングは、第１スイッチング素子４１１がオンからオフに切り替わるタイミングと同じである。第２スイッチング素子４１２のデューティ比である第２デューティ比は、第１スイッチング素子４１１のデューティ比である第１デューティ比よりも小さい。第２デューティ比は、第１デューティ比に応じて定められる。【選択図】図１
2018074679.tif 000002
【特許請求の範囲】
【請求項１】
トランス、第１スイッチング素子および第１スナバ回路を備えた電気回路であって、
前記トランスは、第１巻線を有し、
前記第１スナバ回路は、第１ダイオード、第１コンデンサおよび第１直列回路を有し、
前記第１直列回路は、第１抵抗器および第２スイッチング素子を含み、
前記第１巻線および前記第１スイッチング素子を接続する第１経路であって、前記第１巻線、第１分岐点および前記第１スイッチング素子をこの順に通る第１経路が存在し、
前記第１巻線、前記第１ダイオードおよび前記第１コンデンサを接続する第２経路であって、前記第１巻線、前記第１分岐点、前記第１ダイオードのアノード、前記第１ダイオードのカソード、第２分岐点および前記第１コンデンサをこの順に通る第２経路が存在し、
前記第１コンデンサおよび前記第１直列回路を接続する第３経路であって、前記第１コンデンサ、前記第２分岐点および前記第１直列回路をこの順に通る第３経路が存在し、
前記第２スイッチング素子がオンからオフに切り替わるタイミングは、前記第１スイッチング素子がオンからオフに切り替わるタイミングと同じであり、
前記第２スイッチング素子のデューティ比である第２デューティ比は、前記第１スイッチング素子のデューティ比である第１デューティ比よりも小さく、
前記第２デューティ比は、前記第１デューティ比に応じて定められる、電気回路。
【請求項２】
前記第１スイッチング素子は、前記第１分岐点と第３分岐点を接続する経路上に存在し、
前記第１コンデンサは、前記第２分岐点と前記第３分岐点を接続する経路上に存在し、
前記第１直列回路は、前記第２分岐点と前記第３分岐点を接続する経路上に存在し、前記第１コンデンサに対して並列接続されている、請求項１に記載の電気回路。
【請求項３】
前記第１デューティ比が第１範囲にあるときにおいて、前記第２デューティ比は、前記第１デューティ比が小さくなるにつれて大きくなり、前記第１デューティ比が大きくなるにつれて小さくなる、請求項１または２に記載の電気回路。
【請求項４】
前記第１デューティ比が前記第１範囲にあるときにおいて、前記第２デューティ比は、前記第１デューティ比および前記第２デューティ比の合計が一定となるように定められる、請求項３に記載の電気回路。
【請求項５】
前記第２デューティ比は、前記第２デューティ比が第１下限値よりも大きいときには前記第１デューティ比が大きくなるにつれて小さくなり、前記第２デューティ比が前記第１下限値であるときには前記第１デューティ比が大きくなっても小さくならない、請求項１〜４のいずれか一項に記載の電気回路。
【請求項６】
前記電気回路は、第３スイッチング素子および第２スナバ回路を備え、
前記トランスは、１次巻線である前記第１巻線および第２巻線を有し、
前記第２スナバ回路は、第２ダイオード、第２コンデンサおよび第２直列回路を有し、
前記第２直列回路は、第２抵抗器および第４スイッチング素子を含み、
前記第２巻線および前記第３スイッチング素子を接続する第４経路であって、前記第２巻線、第４分岐点および前記第３スイッチング素子をこの順に通る第４経路が存在し、
前記第２巻線、前記第２ダイオードおよび前記第２コンデンサを接続する第５経路であって、前記第２巻線、前記第４分岐点、前記第２ダイオードのアノード、前記第２ダイオードのカソード、第５分岐点および前記第２コンデンサをこの順に通る第５経路が存在し、
前記第２コンデンサおよび前記第２直列回路を接続する第６経路であって、前記第２コンデンサ、前記第５分岐点、前記第２直列回路をこの順に通る第６経路が存在し、
前記第４スイッチング素子がオンからオフに切り替わるタイミングは、前記第３スイッチング素子がオンからオフに切り替わるタイミングと同じであり、
前記第４スイッチング素子のデューティ比である第４デューティ比は、前記第３スイッチング素子のデューティ比である第３デューティ比よりも小さく、
前記第４デューティ比は、前記第３デューティ比に応じて定められ、
前記第１巻線および前記第１スイッチング素子を含む直列回路と、前記第２巻線および前記第３スイッチング素子を含む直列回路とは、並列接続されており、
前記電気回路では、プッシュプル電流共振型スイッチング回路が構成されている、請求項１に記載の電気回路。
【請求項７】
前記第１スイッチング素子は、前記第１分岐点と第３分岐点を接続する経路上に存在し、
前記第１コンデンサは、前記第２分岐点と前記第３分岐点を接続する経路上に存在し、
前記第１直列回路は、前記第２分岐点と前記第３分岐点を接続する経路上に存在し、前記第１コンデンサに対して並列接続されており、
前記第３スイッチング素子は、前記第４分岐点と第６分岐点を接続する経路上に存在し、
前記第２コンデンサは、前記第５分岐点と前記第６分岐点を接続する経路上に存在し、
前記第２直列回路は、前記第５分岐点と前記第６分岐点を接続する経路上に存在し、前記第２コンデンサに対して並列接続されている、請求項６に記載の電気回路。
【請求項８】
前記第１デューティ比が第１範囲にあるときにおいて、前記第２デューティ比は、前記第１デューティ比が小さくなるにつれて大きくなり、前記第１デューティ比が大きくなるにつれて小さくなり、
前記第３デューティ比が第２範囲にあるときにおいて、前記第４デューティ比は、前記第３デューティ比が小さくなるにつれて大きくなり、前記第３デューティ比が大きくなるにつれて小さくなる、請求項６または７に記載の電気回路。
【請求項９】
前記第１デューティ比が前記第１範囲にあるときにおいて、前記第２デューティ比は、前記第１デューティ比および前記第２デューティ比の合計が一定となるように定められ、
前記第３デューティ比が前記第２範囲にあるときにおいて、前記第４デューティ比は、前記第３デューティ比および前記第４デューティ比の合計が一定となるように定められる、請求項８に記載の電気回路。
【請求項１０】
前記第２デューティ比は、前記第２デューティ比が第１下限値よりも大きいときには前記第１デューティ比が大きくなるにつれて小さくなり、前記第２デューティ比が前記第１下限値であるときには前記第１デューティ比が大きくなっても小さくならず、
前記第４デューティ比は、前記第４デューティ比が第２下限値よりも大きいときには前記第３デューティ比が大きくなるにつれて小さくなり、前記第４デューティ比が前記第２下限値であるときには前記第３デューティ比が大きくなっても小さくならない、請求項６〜９のいずれか一項に記載の電気回路。
【請求項１１】
請求項１〜１０のいずれか一項に記載の電気回路と、前記電気回路に直流電力を供給する直流電源と、を備えた、スイッチング電源。
【請求項１２】
請求項１１に記載のスイッチング電源を備え、
前記直流電源は、水素と酸素とを用いて発電する燃料電池である、燃料電池システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電気回路、スイッチング電源および燃料電池システムに関する。
【背景技術】
【０００２】
スイッチング素子およびスナバ回路を有する電気回路が知られている。スイッチング素子がオンからオフに切り替わると、スイッチング素子の電圧が過渡的に上昇する。スナバ回路は、この電圧上昇を抑制する。特許文献１には、そのような電気回路の一例が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第２６０４６６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来から、様々な方式のスナバ回路が提案されている。よく採用される方式としては、抵抗器で電力損失を発生させ、スイッチング素子の電圧上昇を抑制する方式が挙げられる。この方式のスナバ回路は、簡素かつ安価に構成し易い。しかしながら、従来のこの方式のスナバ回路では、電力損失の抑制とスイッチング素子の電圧上昇の抑制とを高いレベルで両立させることは容易ではない。
【０００５】
このような事情に鑑み、本開示は、これらの両立に適した技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
すなわち、本開示は、
トランス、第１スイッチング素子および第１スナバ回路を備えた電気回路であって、
前記トランスは、第１巻線を有し、
前記第１スナバ回路は、第１ダイオード、第１コンデンサおよび第１直列回路を有し、
前記第１直列回路は、第１抵抗器および第２スイッチング素子を含み、
前記第１巻線および前記第１スイッチング素子を接続する第１経路であって、前記第１巻線、第１分岐点および前記第１スイッチング素子をこの順に通る第１経路が存在し、
前記第１巻線、前記第１ダイオードおよび前記第１コンデンサを接続する第２経路であって、前記第１巻線、前記第１分岐点、前記第１ダイオードのアノード、前記第１ダイオードのカソード、第２分岐点および前記第１コンデンサをこの順に通る第２経路が存在し、
前記第１コンデンサおよび前記第１直列回路を接続する第３経路であって、前記第１コンデンサ、前記第２分岐点および前記第１直列回路をこの順に通る第３経路が存在し、
前記第２スイッチング素子がオンからオフに切り替わるタイミングは、前記第１スイッチング素子がオンからオフに切り替わるタイミングと同じであり、
前記第２スイッチング素子のデューティ比である第２デューティ比は、前記第１スイッチング素子のデューティ比である第１デューティ比よりも小さく、
前記第２デューティ比は、前記第１デューティ比に応じて定められる、電気回路を提供する。
【発明の効果】
【０００７】
本開示の技術は、電力損失の抑制とスイッチング素子の電圧上昇の抑制とを高いレベルで両立させることに適している。
【図面の簡単な説明】
【０００８】
【図１】本実施形態の電気回路およびスイッチング電源を示す図
【図２】１次側回路を流れる電流の経路を説明するための図
【図３】本実施形態のスナバ回路を説明するための図
【図４】本実施形態のスナバ回路の動作を説明するための図
【図５】比較形態の電気回路およびスイッチング電源を示す図
【図６】比較形態の電気回路を流れる電流の経路を説明するための図
【図７】比較形態のスナバ回路を説明するための図
【図８】比較形態のスナバ回路の動作を説明するための図
【図９】２次側回路を説明するための図
【図１０】２次側回路を流れる電流の経路を説明するための図
【図１１】２次側回路を流れる電流の経路を説明するための図
【図１２】２次側回路の変形例を説明するための図
【図１３】燃料電池システムの構成図
【発明を実施するための形態】
【０００９】
（本発明者らによる知見）
本発明者らは、図５に示すスイッチング電源８００を作製した。スイッチング電源８００は、直流電源７００と、電気回路６００と、を有している。電気回路６００は、トランス６９０と、第１のＭＯＳＦＥＴ６１１と、第２のＭＯＳＦＥＴ６１２と、第１スナバ回路６５１と、第２スナバ回路６５２と、を有している。トランス６９０は、１次巻線である第１巻線６９１および第２巻線６９２と、２次巻線である第３巻線６９３とを有している。第１スナバ回路６５１は、第１ダイオード６２１と、第１コンデンサ６３１と、第１抵抗器６４１と、を有している。第２スナバ回路６５２は、第２ダイオード６２２と、第２コンデンサ６３２と、第２抵抗器６４２と、を有している。
【００１０】
図６に示すように、スイッチング電源８００では、第１のＭＯＳＦＥＴ６１１がオンである定常状態において、第１巻線６９１および第１のＭＯＳＦＥＴ６１１を電流がこの順で流れる第１電流経路６７１が形成される。第１のＭＯＳＦＥＴ６１１がオンからオフに切り替わった直後の過渡期において、第１巻線６９１、第１ダイオード６２１および第１コンデンサ６３１を電流がこの順で流れる第２電流経路６７２が形成される。第１のＭＯＳＦＥＴ６１１がオフからオンに切り替わった直後の過渡期において、第１コンデンサ６３１、第１抵抗器６４１および第１のＭＯＳＦＥＴ６１１を電流がこの順で流れる第３電流経路６７３が形成される。第２のＭＯＳＦＥＴ６１２がオンである定常状態において、第２巻線６９２および第２のＭＯＳＦＥＴ６１２を電流がこの順で流れる第４電流経路６７４が形成される。第２のＭＯＳＦＥＴ６１２がオンからオフに切り替わった直後の過渡期において、第２巻線６９２、第２ダイオード６２２および第２コンデンサ６３２を電流がこの順で流れる第５電流経路６７５が形成される。第２のＭＯＳＦＥＴ６１２がオフからオンに切り替わった直後の過渡期において、第２コンデンサ６３２、第２抵抗器６４２および第２のＭＯＳＦＥＴ６１２を電流がこの順で流れる第６電流経路６７６が形成される。
【００１１】
以下、図７および図８を参照しながら、第１スナバ回路６５１の動作を説明する。図７および図８のＶdsは、第１のＭＯＳＦＥＴ６１１のドレイン・ソース電圧である。Ｉdsは、第１のＭＯＳＦＥＴ６１１のドレイン・ソース電流である。Ｖgsは、第１のＭＯＳＦＥＴ６１１のゲート電圧である。Ｖsnbは、第１コンデンサ６３１の端子間電圧である。図８の横軸は、時間である。第２スナバ回路６５２は第１スナバ回路６５１と同様に動作するため、以下では、第２スナバ回路６５２の動作の説明は省略する。また、図７では、第２のＭＯＳＦＥＴ６１２および第２スナバ回路６５２の図示を省略している。
【００１２】
図８の（Ａ）の例では、第１のＭＯＳＦＥＴ４１１のゲート電圧Ｖgsは、デューティ比（第１デューティ比）が所定値であるパルス波である。具体的に、この例では、第１デューティ比は５０％である。この例では、スイッチング電源８００は、デューティ比が上記所定値であるときに電流共振回路が構成されるように設計されている。そのような設計がなされているため、第１のＭＯＳＦＥＴ６１１のドレイン・ソース電流Ｉdsが小さいときに、ゲート電圧Ｖgsが上昇したり低下したりする。
【００１３】
ドレイン・ソース電流Ｉdsが小さいときにゲート電圧Ｖgsが低下するとはいえ、ゲート電圧Ｖgsが低下するときには、第１のＭＯＳＦＥＴ６１１にサージ電圧が発生する。図８の（Ａ）でドレイン・ソース電圧Ｖdsが鋭く上昇しているのは、このためである。しかし、ドレイン・ソース電圧Ｖdsの上昇は、スナバ回路６５１により抑制されている。
【００１４】
第１デューティ比が所定値であるときに電流共振回路が構成されるように設計されている場合に、第１デューティ比を上記所定値から別の値に変更すると、サージ電圧が生じ易くなる。図８の（Ｂ）は、第１デューティ比を図８の（Ａ）の所定値から別の値に変更した場合の各種波形を示している。具体的に、この例では、当該別の値は２５％である。図８の（Ｂ）の例では、ドレイン・ソース電流Ｉdsが大きいときに、ゲート電圧Ｖgs1が低下している。このため、大きなサージ電圧が発生する。そして、ドレイン・ソース電圧Ｖdsは、図８の（Ａ）の場合に比べて大きく上昇している。
【００１５】
ドレイン・ソース電圧Ｖdsが大きく上昇することを避けるためには、第１スナバ回路６５１を強力にすることが考えられる。具体的には、第１コンデンサ６３１の容量を大きくしたり、第１抵抗器６４１の抵抗値を小さくしたりすることが考えられる。図８の（Ｃ）は、第１スナバ回路６５１を強力にした場合の各種波形を示している。図８の（Ｃ）では、図８の（Ｂ）に比べて、ドレイン・ソース電圧Ｖdsの上昇が抑制されている。
【００１６】
しかしながら、第１スナバ回路６５１を強力にすると、第１デューティ比を上記別の値から上記所定値に戻したときに、問題が発生する。図８の（Ｄ）は、第１デューティ比を上記別の値から上記所定値に戻したとき場合の各種波形を示している。図８の（Ｄ）の波形からは、第１スナバ回路６５１が必要以上に強力であり、第１コンデンサ６３１から必要以上に電荷が放電され、第１抵抗器６４１において不必要な電力損失が発生していることが把握される。
【００１７】
図８の（Ａ）〜（Ｄ）から理解されるように、電力損失の抑制とスイッチング素子の電圧上昇の抑制とを高いレベルで両立させることは容易ではない。そこで、本発明者らは、これらの両立に適したスナバ回路を有する電気回路の作製を目指した。
【００１８】
すなわち、本開示の第１態様は、
トランス、第１スイッチング素子および第１スナバ回路を備えた電気回路であって、
前記トランスは、第１巻線を有し、
前記第１スナバ回路は、第１ダイオード、第１コンデンサおよび第１直列回路を有し、
前記第１直列回路は、第１抵抗器および第２スイッチング素子を含み、
前記第１巻線および前記第１スイッチング素子を接続する第１経路であって、前記第１巻線、第１分岐点および前記第１スイッチング素子をこの順に通る第１経路が存在し、
前記第１巻線、前記第１ダイオードおよび前記第１コンデンサを接続する第２経路であって、前記第１巻線、前記第１分岐点、前記第１ダイオードのアノード、前記第１ダイオードのカソード、第２分岐点および前記第１コンデンサをこの順に通る第２経路が存在し、
前記第１コンデンサおよび前記第１直列回路を接続する第３経路であって、前記第１コンデンサ、前記第２分岐点および前記第１直列回路をこの順に通る第３経路が存在し、
前記第２スイッチング素子がオンからオフに切り替わるタイミングは、前記第１スイッチング素子がオンからオフに切り替わるタイミングと同じであり、
前記第２スイッチング素子のデューティ比である第２デューティ比は、前記第１スイッチング素子のデューティ比である第１デューティ比よりも小さく、
前記第２デューティ比は、前記第１デューティ比に応じて定められる、電気回路を提供する。
【００１９】
第１態様の技術は、電力損失の抑制と第１スイッチング素子の電圧上昇の抑制とを高いレベルで両立させることに適している。
【００２０】
本開示の第２態様は、第１態様に加え、
前記第１スイッチング素子は、前記第１分岐点と第３分岐点を接続する経路上に存在し、
前記第１コンデンサは、前記第２分岐点と前記第３分岐点を接続する経路上に存在し、
前記第１直列回路は、前記第２分岐点と前記第３分岐点を接続する経路上に存在し、前記第１コンデンサに対して並列接続されている、電気回路を提供する。
【００２１】
第２態様の電気回路は、第１態様の電気回路の具体例である。
【００２２】
本開示の第３態様は、第１態様または第２態様に加え、
前記第１デューティ比が第１範囲にあるときにおいて、前記第２デューティ比は、前記第１デューティ比が小さくなるにつれて大きくなり、前記第１デューティ比が大きくなるにつれて小さくなる、電気回路を提供する。
【００２３】
第３態様によれば、第１コンデンサからの電荷の放電量（放電時間）が適切に調節され得る。
【００２４】
本開示の第４態様は、第３態様に加え、
前記第１デューティ比が前記第１範囲にあるときにおいて、前記第２デューティ比は、前記第１デューティ比および前記第２デューティ比の合計が一定となるように定められる、電気回路を提供する。
【００２５】
第４態様によれば、第２デューティ比を容易に設定できる。
【００２６】
本開示の第５態様は、第１態様〜第４態様のいずれか１つに加え、
前記第２デューティ比は、前記第２デューティ比が第１下限値よりも大きいときには前記第１デューティ比が大きくなるにつれて小さくなり、前記第２デューティ比が前記第１下限値であるときには前記第１デューティ比が大きくなっても小さくならない、電気回路を提供する。
【００２７】
第５態様によれば、第２デューティ比が過度に小さくなることを防止できる。このようにすれば、第１コンデンサからの電荷の放電不足が発生し難い。すなわち、第１スナバ回路による電圧上昇抑制が不十分となり難い。
【００２８】
本開示の第６態様は、第１態様に加え、
前記電気回路は、第３スイッチング素子および第２スナバ回路を備え、
前記トランスは、１次巻線である前記第１巻線および第２巻線を有し、
前記第２スナバ回路は、第２ダイオード、第２コンデンサおよび第２直列回路を有し、
前記第２直列回路は、第２抵抗器および第４スイッチング素子を含み、
前記第２巻線および前記第３スイッチング素子を接続する第４経路であって、前記第２巻線、第４分岐点および前記第３スイッチング素子をこの順に通る第４経路が存在し、
前記第２巻線、前記第２ダイオードおよび前記第２コンデンサを接続する第５経路であって、前記第２巻線、前記第４分岐点、前記第２ダイオードのアノード、前記第２ダイオードのカソード、第５分岐点および前記第２コンデンサをこの順に通る第５経路が存在し、
前記第２コンデンサおよび前記第２直列回路を接続する第６経路であって、前記第２コンデンサ、前記第５分岐点、前記第２直列回路をこの順に通る第６経路が存在し、
前記第４スイッチング素子がオンからオフに切り替わるタイミングは、前記第３スイッチング素子がオンからオフに切り替わるタイミングと同じであり、
前記第４スイッチング素子のデューティ比である第４デューティ比は、前記第３スイッチング素子のデューティ比である第３デューティ比よりも小さく、
前記第４デューティ比は、前記第３デューティ比に応じて定められ、
前記第１巻線および前記第１スイッチング素子を含む直列回路と、前記第２巻線および前記第３スイッチング素子を含む直列回路とは、並列接続されており、
前記電気回路では、プッシュプル電流共振型スイッチング回路が構成されている、電気回路を提供する。
【００２９】
第６態様の技術は、電力損失の抑制と第１スイッチング素子および第３スイッチング素子の電圧上昇の抑制とを高いレベルで両立させることに適している。
【００３０】
本開示の第７態様は、第６態様に加え、
前記第１スイッチング素子は、前記第１分岐点と第３分岐点を接続する経路上に存在し、
前記第１コンデンサは、前記第２分岐点と前記第３分岐点を接続する経路上に存在し、
前記第１直列回路は、前記第２分岐点と前記第３分岐点を接続する経路上に存在し、前記第１コンデンサに対して並列接続されており、
前記第３スイッチング素子は、前記第４分岐点と第６分岐点を接続する経路上に存在し、
前記第２コンデンサは、前記第５分岐点と前記第６分岐点を接続する経路上に存在し、
前記第２直列回路は、前記第５分岐点と前記第６分岐点を接続する経路上に存在し、前記第２コンデンサに対して並列接続されている、電気回路を提供する。
【００３１】
第７態様の電気回路は、第６態様の電気回路の具体例である。
【００３２】
本開示の第８態様は、第６態様または第７態様に加え、
前記第１デューティ比が第１範囲にあるときにおいて、前記第２デューティ比は、前記第１デューティ比が小さくなるにつれて大きくなり、前記第１デューティ比が大きくなるにつれて小さくなり、
前記第３デューティ比が第２範囲にあるときにおいて、前記第４デューティ比は、前記第３デューティ比が小さくなるにつれて大きくなり、前記第３デューティ比が大きくなるにつれて小さくなる、電気回路を提供する。
【００３３】
第８態様によれば、第１コンデンサからの電荷の放電量（放電時間）が適切に調節され得る。また、第８態様によれば、第２コンデンサからの電荷の放電量（放電時間）が適切に調節され得る。
【００３４】
本開示の第９態様は、第８態様に加え、
前記第１デューティ比が前記第１範囲にあるときにおいて、前記第２デューティ比は、前記第１デューティ比および前記第２デューティ比の合計が一定となるように定められ、
前記第３デューティ比が前記第２範囲にあるときにおいて、前記第４デューティ比は、前記第３デューティ比および前記第４デューティ比の合計が一定となるように定められる、電気回路を提供する。
【００３５】
第９態様によれば、第２デューティ比を容易に設定できる。また、第９態様によれば、第４デューティ比を容易に設定できる。
【００３６】
本開示の第１０態様は、第６態様〜第９態様のいずれか１つに加え、
前記第２デューティ比は、前記第２デューティ比が第１下限値よりも大きいときには前記第１デューティ比が大きくなるにつれて小さくなり、前記第２デューティ比が前記第１下限値であるときには前記第１デューティ比が大きくなっても小さくならず、
前記第４デューティ比は、前記第４デューティ比が第２下限値よりも大きいときには前記第３デューティ比が大きくなるにつれて小さくなり、前記第４デューティ比が前記第２下限値であるときには前記第３デューティ比が大きくなっても小さくならない、電気回路を提供する。
【００３７】
第１０態様によれば、第２デューティ比が過度に小さくなることを防止できる。このようにすれば、第１コンデンサからの電荷の放電不足が発生し難い。すなわち、第１スナバ回路による電圧上昇抑制が不十分となり難い。また、第１０態様によれば、第４デューティ比が過度に小さくなることを防止できる。このようにすれば、第２コンデンサからの電荷の放電不足が発生し難い。すなわち、第２スナバ回路による電圧上昇抑制が不十分となり難い。
【００３８】
本開示の第１１態様は、
第１態様〜第１０態様のいずれか１つの電気回路と、前記電気回路に直流電力を供給する直流電源と、を備えた、スイッチング電源を提供する。
【００３９】
第１１態様によれば、第１〜１０態様の電気回路を活かしたスイッチング電源を提供することができる。
【００４０】
本開示の第１２態様は、
第１１態様のスイッチング電源を備え、
前記直流電源は、水素と酸素とを用いて発電する燃料電池である、燃料電池システムを提供する。
【００４１】
第１２態様によれば、第１１態様のスイッチング電源を活かした燃料電池システムを提供することができる。
【００４２】
以下、本開示の実施形態について、図面を参照しながら説明する。本開示は、以下の実施形態に限定されない。
【００４３】
図１は、本実施形態のスイッチング電源１００を示す。スイッチング電源１００は、直流電源２００と、電気回路３００と、を有している。電気回路３００は、トランス３５０を有している。電気回路３００では、１次側回路４００と、２次側回路５００と、が形成されている。
【００４４】
直流電源２００は、電気回路３００に直流電力を供給する。直流電源２００は、電気回路３００に接続されている。直流電源２００としては公知の電源を用いることができる。直流電源２００は、水素と酸素とを用いて発電する燃料電池であってもよい。この場合、スイッチング電源１００を備えた燃料電池システムを構成することができる（詳細は後述）。
【００４５】
トランス３５０は、１次巻線である第１巻線３５１および第２巻線３５２と、２次巻線である第３巻線３５３を有している。
【００４６】
［１次側回路４００］
１次側回路４００は、第１巻線３５１と、第２巻線３５２と、第１スイッチング素子４１１と、第３スイッチング素子４１３と、第１スナバ回路４５１と、第２スナバ回路４５２と、を有している。
【００４７】
第１巻線３５１と第１スイッチング素子４１１は、直列回路を構成している。この直列回路に対し、直流電源２００の電圧が印加される。第２巻線３５２と第２スイッチング素子４１２は、直列回路を構成している。この直列回路に対し、直流電源２００の電圧が印加される。これらの２つの直列回路は、並列接続されている。具体的には、これらの２つの直列回路は、直流電源２００に対して並列接続されている。
【００４８】
第１スナバ回路４５１は、第１スイッチング素子４１１がオンからオフに切り替わるとき（ターンオフ時）に発生するサージエネルギーを吸収する。第２スナバ回路４５２は、第３スイッチング素子４１３がオンからオフに切り替わるときに発生するサージエネルギーを吸収する。第１スナバ回路４５１は、第１ダイオード４２１と、第１コンデンサ４３１と、第１直列回路４５５と、を含んでいる。第２スナバ回路４５２は、第２ダイオード４２２と、第２コンデンサ４３２と、第２直列回路４５６と、を含んでいる。第１直列回路４５５は、第１抵抗器４４１と、第２スイッチング素子４１２と、を含んでいる。第２直列回路４５６は、第２抵抗器４４２と、第４スイッチング素子４１４と、含んでいる。
【００４９】
第１スイッチング素子４１１、第２スイッチング素子４１２、第３スイッチング素子４１３および第４スイッチング素子４１４としては、公知のスイッチング素子を用いることができる。第２スイッチング素子４１２および第４スイッチング素子４１４としては、第１スイッチング素子４１１および第３スイッチング素子４１３よりも電流容量の小さいものを用いることができる（理由は後述）。このようにすれば、電気回路３００を安価に構成し易くなる。
【００５０】
本実施形態では、第１スイッチング素子４１１、第２スイッチング素子４１２、第３スイッチング素子４１３および第４スイッチング素子４１４は、図示していない制御装置によって、ＰＷＭ（Pulse Width Modulation）制御される。本実施形態では、第１スイッチング素子４１１、第２スイッチング素子４１２、第３スイッチング素子４１３および第４スイッチング素子４１４は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。以下、第１スイッチング素子４１１、第２スイッチング素子４１２、第３スイッチング素子４１３および第４スイッチング素子４１４を、それぞれ、第１のＭＯＳＦＥＴ４１１、第２のＭＯＳＦＥＴ４１２、第３のＭＯＳＦＥＴ４１３および第４のＭＯＳＦＥＴ４１４と称することがある。
【００５１】
本実施形態では、第１のＭＯＳＦＥＴ４１１のゲートには、パルス波である電圧（第１のゲート電圧）が印加される。第３のＭＯＳＦＥＴ４１３のゲートには、第１のゲート電圧の位相を１８０°ずらした電圧（第２のゲート電圧）が印加される。こうして、電気回路３００において、プッシュプル電流共振型スイッチング回路が構成される。
【００５２】
第１ダイオード４２１および第２ダイオード４２２としては、公知のダイオードを用いることができる。
【００５３】
第１コンデンサ４３１および第２コンデンサ４３２としては、公知のコンデンサを用いることができる。
【００５４】
１次側回路４００には、第１経路と、第２経路と、第３経路と、第４経路と、第５経路と、第６経路と、が存在する。また、１次側回路４００では、第１電流経路４７１と、第２電流経路４７２と、第３電流経路４７３と、第４電流経路４７４と、第５電流経路４７５と、第６電流経路４７６と、が形成される。
【００５５】
第１経路は、第１巻線３５１および第１スイッチング素子４１１を接続する経路である。第１経路は、第１巻線３５１、第１分岐点４６１および第１スイッチング素子４１１をこの順に通っている。第１スイッチング素子４１１がオンである定常状態において、第１経路を電流が流れる。つまり、図２に示すような、第１巻線３５１、第１分岐点４６１および第１スイッチング素子４１１をこの順に電流が流れる第１電流経路４７１が形成される。
【００５６】
第２経路は、第１巻線３５１、第１ダイオード４２１および第１コンデンサ４３１を接続する経路である。第２経路は、第１巻線３５１、第１分岐点４６１、第１ダイオード４２１のアノード、第１ダイオード４２１のカソード、第２分岐点４６２および第１コンデンサ４３１をこの順に通っている。第１スイッチング素子４１１がオンからオフに切り替わった直後の過渡期において、第２経路を電流が流れる。つまり、図２に示すような、第１巻線３５１、第１分岐点４６１、第１ダイオード４２１のアノード、第１ダイオード４２１のカソード、第２分岐点４６２および第１コンデンサ４３１をこの順に電流が流れる第２電流経路４７２が形成される。
【００５７】
第３経路は、第１コンデンサ４３１および第１直列回路４５５を接続する経路である。本実施形態の第３経路は、第１コンデンサ４３１、第２分岐点４６２および第１直列回路４５５をこの順に通っている。第１スイッチング素子４１１がオンからオフに切り替わるよりも前の期間において、第３経路を電流が流れる。つまり、図２に示すような、第１コンデンサ４３１、第２分岐点４６２および第１直列回路４５５をこの順に電流が流れる第３電流経路４７３が形成される。
【００５８】
具体的に、本実施形態の第３経路は、第１コンデンサ４３１、第２分岐点４６２、第１抵抗器４４１および第２スイッチング素子４１２をこの順に通っている。第３電流経路４７３は、第１コンデンサ４３１、第２分岐点４６２、第１抵抗器４４１および第２スイッチング素子４１２をこの順に電流が流れる経路である。図２の例では、第２のＭＯＳＦＥＴ（第２スイッチング素子）４１２のソースと直流電源２００のマイナス端子が同電位に接続されている（後述の第３分岐点４６３の電位が直流電源２００のマイナス端子の電位と同じである）。このようにすれば、ソースの電位が安定し、第２のＭＯＳＦＥＴ４１２のゲート・ソース間の電圧（ゲート電圧）を適切に制御し易くなる。ただし、第１抵抗器４４１の位置と第２スイッチング素子４１２の位置を逆にすることもできる。この場合、第３経路は、第１コンデンサ４３１、第２分岐点４６２、第２スイッチング素子４１２および第１抵抗器４４１をこの順に通ることになる。また、第３電流経路４７３は、第１コンデンサ４３１、第２分岐点４６２、第２スイッチング素子４１２および第１抵抗器４４１をこの順に電流が流れるものとなる。
【００５９】
第４経路は、第２巻線３５２および第３スイッチング素子４１３を接続する経路である。第４経路は、第２巻線３５２、第４分岐点４６４および第３スイッチング素子４１３をこの順に通っている。第３スイッチング素子４１３がオンである定常状態において、第４経路を電流が流れる。つまり、図２に示すような、第２巻線３５２、第４分岐点４６４および第３スイッチング素子４１３をこの順に電流が流れる第４電流経路４７４が形成される。
【００６０】
第５経路は、第２巻線３５２、第２ダイオード４２２および第２コンデンサ４３２を接続する経路である。第５経路は、第２巻線３５２、第４分岐点４６４、第２ダイオード４２２のアノード、第２ダイオード４２２のカソード、第５分岐点４６５および第２コンデンサ４３２をこの順に通っている。第３スイッチング素子４１３がオンからオフに切り替わった直後の過渡期において、第５経路を電流が流れる。つまり、図２に示すような、第２巻線３５２、第４分岐点４６４、第２ダイオード４２２のアノード、第２ダイオード４２２のカソード、第５分岐点４６５および第２コンデンサ４３２をこの順に電流が流れる第５電流経路４７５が形成される。
【００６１】
第６経路は、第２コンデンサ４３２および第２直列回路４５６を接続する経路である。本実施形態の第６経路は、第２コンデンサ４３２、第５分岐点４６５および第２直列回路４５６をこの順に通っている。第３スイッチング素子４１３がオンからオフに切り替わるよりも前の期間において、第６経路を電流が流れる。つまり、図２に示すような、第２コンデンサ４３２、第５分岐点４６５および第２直列回路４５６をこの順に電流が流れる第６電流経路４７６が形成される。
【００６２】
具体的に、本実施形態の第６経路は、第２コンデンサ４３２、第５分岐点４６５、第２抵抗器４４２および第４スイッチング素子４１４をこの順に通っている。第６電流経路４７６は、第２コンデンサ４３２、第５分岐点４６５、第２抵抗器４４２および第４スイッチング素子４１４をこの順に電流が流れる経路である。図２の例では、第４のＭＯＳＦＥＴ（第４スイッチング素子）４１４のソースと直流電源２００のマイナス端子が同電位に接続されている（後述の第６分岐点４６６の電位が直流電源２００のマイナス端子の電位と同じである）。ただし、第２抵抗器４４２の位置と第４スイッチング素子４１４の位置を逆にすることもできる。この場合、第６経路は、第２コンデンサ４３２、第５分岐点４６５、第４スイッチング素子４１４および第２抵抗器４４２をこの順に通ることになる。また、第６電流経路４７６は、第２コンデンサ４３２、第５分岐点４６５、第４スイッチング素子４１４および第２抵抗器４４２をこの順に電流が流れるものとなる。
【００６３】
本実施形態では、第１スイッチング素子４１１は、第１分岐点４６１と第３分岐点４６３を接続する経路上に存在する。第１コンデンサ４３１は、第２分岐点４６２と第３分岐点４６３を接続する経路上に存在する。第１直列回路４５５は、第２分岐点４６２と第３分岐点４６３を接続する経路上に存在し、第１コンデンサ４３１に対して並列接続されている。第３スイッチング素子４１３は、第４分岐点４６４と第６分岐点４６６を接続する経路上に存在する。第２コンデンサ４３２は、第５分岐点４６５と第６分岐点４６６を接続する経路上に存在する。第２直列回路４６６は、第５分岐点４６５と第６分岐点４６６を接続する経路上に存在し、第２コンデンサ４３２に対して並列接続されている。
【００６４】
以下、図３および図４を参照しながら、第１スナバ回路４５１の動作を説明する。図３および図４のＶdsは、第１のＭＯＳＦＥＴ４１１のドレイン・ソース電圧である。Ｉdsは、第１のＭＯＳＦＥＴ４１１のドレイン・ソース電流である。Ｖgs1は、第１のＭＯＳＦＥＴ４１１のゲート電圧である。Ｖgs2は、第２のＭＯＳＦＥＴ４１２のゲート電圧である。Ｖsnbは、第１コンデンサ４３１の端子間電圧である。図４の横軸は、時間である。なお、図３では、第３のＭＯＳＦＥＴ４１３および第２スナバ回路４５２の図示を省略している。
【００６５】
図４の（Ａ）の例では、第１のＭＯＳＦＥＴ４１１のゲート電圧Ｖgs1は、デューティ比（第１デューティ比）が所定値であるパルス波である。具体的に、この例では、第１デューティ比は５０％である。この例では、電気回路３００は、デューティ比が上記所定値であるときに電流共振回路が構成されるように設計されている。そのような設計がなされているため、第１のＭＯＳＦＥＴ４１１のドレイン・ソース電流Ｉdsが小さいときに、ゲート電圧Ｖgs1が上昇したり低下したりする。改めて断るまでもないが、ＭＯＳＦＥＴ等のスイッチング素子がオンである期間をオン期間と定義し、オフである期間をオフ期間と定義したとき、デューティ比は、オン期間とオフ期間の合計に対するオン期間のパーセンテージである。
【００６６】
ドレイン・ソース電流Ｉdsが小さいときにゲート電圧Ｖgs1が低下するとはいえ、ゲート電圧Ｖgs1が低下するときには、第１のＭＯＳＦＥＴ４１１にサージ電圧が発生する。図４の（Ａ）でドレイン・ソース電圧Ｖdsが鋭く上昇しているのは、このためである。しかし、ドレイン・ソース電圧Ｖdsの上昇は、第１スナバ回路４５１により抑制されている。具体的に、第２のＭＯＳＦＥＴ４１２のゲート電圧Ｖgs2は、ゲート電圧Ｖgs1が上昇するタイミングｔ1より後であってゲート電圧Ｖgs1が低下するタイミングｔ3よりも前のタイミングｔ2において、上昇している。これにより、サージ電圧が発生する前に、第１コンデンサ４３１の電荷が第３電流経路４７３（第３経路）を通じて放電され、第１コンデンサ４３１がサージ電圧の吸収に適した状態となる。このようにして、ドレイン・ソース電圧Ｖdsの上昇が抑制される。ゲート電圧Ｖgs2は、タイミングｔ3において低下する。
【００６７】
電気回路３００は、第１デューティ比が所定値であるときに電流共振回路が構成されるように設計されている場合に、第１デューティ比を上記所定値から別の値に変更しても、サージ電圧が生じ難くなるように構成されている。図４の（Ｂ）は、第１デューティ比を図４の（Ａ）の所定値から別の値に変更した場合の各種波形を示している。具体的に、この例では、当該別の値は２５％である。図４の（Ｂ）の例では、ドレイン・ソース電流Ｉdsが大きいときに、ゲート電圧Ｖgs1が低下している。しかし、ドレイン・ソース電圧Ｖdsの上昇は、図４の（Ａ）の場合と同程度に抑制されている。具体的に、図４の（Ｂ）の例では、図４の（Ａ）の場合に比べて、タイミングｔ2からタイミングｔ3までの期間が長い。これにより、図４の（Ｂ）の例では、図４の（Ａ）の場合に比べて、第１コンデンサ４３１の電荷の放電量は大きくなり、第１コンデンサ４３１はサージ電圧の吸収により適した状態となる。このようにして、ドレイン・ソース電圧Ｖdsの上昇が抑制される。
【００６８】
サージ電圧の吸収のみを考慮するのであれば、第１コンデンサ４３１の電荷の放電量が大きくなるように、タイミングｔ2からタイミングｔ3までの期間を常に長く設定すればよい。しかし、そのようにすると、図４の（Ａ）の例のような、ドレイン・ソース電流Ｉdsが小さいときにゲート電圧Ｖgs1が低下する場合には、第１コンデンサ４３１から必要以上に電荷が放電され、第１抵抗器４４１における不必要な電力損失が発生する。すなわち、図４の（Ａ）および（Ｂ）を用いて説明したようにタイミングｔ2からタイミングｔ3までの期間を変更することにより、ドレイン・ソース電圧Ｖdsの上昇を抑制しつつ、不必要な電力損失を抑制することが可能となる。電荷の放電時間を可変とすることには、このような優れた利点がある。
【００６９】
第２スナバ回路４５２は第１スナバ回路４５１と同様に動作する。電気回路３００は、スイッチング電源１００からの出力電力を上げたり下げたりする制御を行う場合（つまり、第１デューティ比および第３デューティ比の変更を伴う制御を行う場合）等に、好適に用いられ得る。
【００７０】
以上の説明から理解されるように、本実施形態では、第２スイッチング素子４１２がオンからオフに切り替わるタイミングが、第１スイッチング素子４１１がオンからオフに切り替わるタイミングと同じである。第２スイッチング素子４１２のデューティ比である第２デューティ比は、第１スイッチング素子４１１のデューティ比である第１デューティ比よりも小さい。そして、第２デューティ比は、第１デューティ比に応じて定められる。本実施形態の電気回路３００は、このように構成されているため、電力損失の抑制と第１スイッチング素子４１１の電圧上昇の抑制とを高いレベルで両立させることに適している。
【００７１】
本実施形態の電気回路３００では、プッシュプル電流共振型スイッチング回路が構成されている。第４スイッチング素子４１４がオンからオフに切り替わるタイミングは、第３スイッチング素子４１３がオンからオフに切り替わるタイミングと同じである。第４スイッチング素子４１４のデューティ比である第４デューティ比は、第３スイッチング素子４１３のデューティ比である第３デューティ比よりも小さい。第４デューティ比は、第３デューティ比に応じて定められる。本実施形態の電気回路３００は、このように構成されているため、電力損失の抑制と第１スイッチング素子４１１および第３スイッチング素子４１３の電圧上昇の抑制とを高いレベルで両立させることに適している。
【００７２】
本実施形態では、第１デューティ比が第１範囲（例えば、２５％〜５０％）にあるときにおいて、第２デューティ比は、第１デューティ比が小さくなるにつれて大きくなり、第１デューティ比が大きくなるにつれて小さくなる。この構成は、第１コンデンサ４３１からの電荷の放電量を適切に調節することに適している。また、本実施形態では、第３デューティ比が第２範囲（例えば、２５％〜５０％）にあるときにおいて、第４デューティ比は、第３デューティ比が小さくなるにつれて大きくなり、第３デューティ比が大きくなるにつれて小さくなる。この構成は、第２コンデンサ４３２からの電荷の放電量を適切に調節することに適している。
【００７３】
本実施形態では、第１デューティ比が上記第１範囲にあるときにおいて、第２デューティ比は、第１デューティ比および第２デューティ比の合計が一定となるように定められる。この構成によれば、第２デューティ比を容易に設定できる。また、本実施形態では、第３デューティ比が上記第２範囲にあるときにおいて、第４デューティ比は、第３デューティ比および第４デューティ比の合計が一定となるように定められる。この構成によれば、第４デューティ比を容易に設定できる。
【００７４】
本実施形態では、第２デューティ比は、第２デューティ比が第１下限値（例えば、０％〜５％から選択される値（０％は除く））よりも大きいときには第１デューティ比が大きくなるにつれて小さくなり、第２デューティ比が第１下限値であるときには第１デューティ比が大きくなっても小さくならない。この構成によれば、第２デューティ比が過度に小さくなることを防止でき、従って第１コンデンサ４３１からの電荷の放電不足が発生し難い。すなわち、第１スナバ回路４５１による電圧上昇抑制が不十分となり難い。また、本実施形態では、第４デューティ比は、第４デューティ比が第２下限値（例えば、０％〜５％から選択される値（０％は除く））よりも大きいときには第３デューティ比が大きくなるにつれて小さくなり、第４デューティ比が第２下限値であるときには第３デューティ比が大きくなっても小さくならない。この構成によれば、第４デューティ比が過度に小さくなることが防止でき、従って第２コンデンサ４３２からの電荷の放電不足が発生し難い。すなわち、第２スナバ回路４５２による電圧上昇抑制が不十分となり難い。
【００７５】
本実施形態では、第１直列回路４５５は、第２スイッチング素子４１２のみならず、第１抵抗器４４１を含んでいる。第１抵抗器４４１の存在により、第１コンデンサ４３１の放電時に、第２スイッチング素子４１２を流れる電流が抑制される。このため、第１スイッチング素子４１１に比べて、第２スイッチング素子４１２として、電流容量の小さい素子すなわち安価な素子を用いることができる。第２直列回路４５６は、第４スイッチング素子４１４のみならず、第２抵抗器４４２を含んでいる。第２抵抗器４４２の存在により、第２コンデンサ４３２の放電時に、第４スイッチング素子４１４を流れる電流が抑制される。このため、第３スイッチング素子４１３に比べて、第４スイッチング素子４１４として、電流容量の小さい素子すなわち安価な素子を用いることができる。
【００７６】
［２次側回路５００］
図９に、電気回路３００の２次側回路５００を示す。２次側回路５００は、トランス３５０の第３巻線３５３と、第１ダイオード５３１と、第２ダイオード５３２と、第１の共振コンデンサ５１１と、第２の共振コンデンサ５１２と、整流コンデンサ５２１と、インバータ５８０と、を有している。
【００７７】
第３巻線３５３の一端３０７ｔ１と他端３０７ｔ２との間には、交流電圧Ｖacが印加される。
【００７８】
第１ダイオード５３１と、第２ダイオード５３２と、第１の共振コンデンサ５１１と、第２の共振コンデンサ５１２と、整流コンデンサ５２１と、が協働して、交流電圧Ｖacから直流電圧Ｖdcを生成する。インバータ５８０が、直流電圧Ｖdcから交流電圧を生成する。
【００７９】
第１ダイオード５３１は、第１アノード５３１ａおよび第１のカソード５３１ｃを有している。第２ダイオード５３２は、第２アノード５３２ａおよび第２のカソード５３２ｃを有している。第１ダイオード５３１および第２ダイオード５３２としては、公知のダイオードを使用することができる。
【００８０】
第１の共振コンデンサ５１１および第２の共振コンデンサ５１２は、電流共振を発生させるためのコンデンサである。第１の共振コンデンサ５１１および第２の共振コンデンサ５１２としては、公知のコンデンサを使用することができる。
【００８１】
整流コンデンサ５２１には、直流電圧Ｖdcが印加される。整流コンデンサ５２１としては、公知のコンデンサを使用することができる。
【００８２】
第１の共振コンデンサ５１１の容量は、整流コンデンサ５２１の容量に比べて小さい。第２の共振コンデンサ５１２の容量は、整流コンデンサ５２１の容量に比べて小さい。具体的に、本実施形態では、第１の共振コンデンサ５１１の容量に対する整流コンデンサ５２１の容量の比率は、１０倍以上である。上記比率は、５０倍以上であってもよく、１００倍以上であってもよく、５００倍以上であってもよい。上記比率は、例えば１０００倍以下である。本実施形態では、第２の共振コンデンサ５１２の容量に対する整流コンデンサ５２１の容量の比率は、１０倍以上であり、５０倍以上であってもよく、１００倍以上であってもよく、５００倍以上であってもよい。上記比率は、例えば１０００倍以下である。
【００８３】
特に限定されないが、第１の共振コンデンサ５１１の容量は、例えば０．０１〜５０μＦである。第２の共振コンデンサ５１２の容量は例えば、０．０１〜５０μＦである。整流コンデンサ５２１の容量は、例えば１００〜１００００μＦである。
【００８４】
本実施形態では、第１の共振コンデンサ５１１の容量と、第２の共振コンデンサ５１２の容量は同じである。ただし、第１の共振コンデンサ５１１の容量は、第２の共振コンデンサ５１２の容量と異なっていてもよい。
【００８５】
インバータ５８０は、直流電圧Ｖdcを交流電圧に変換する。インバータ５８０としては、公知のインバータを使用できる。
【００８６】
図９から理解されるように、トランス３５０の第３巻線３５３の一端３０７ｔ１と他端３０７ｔ２とを接続する経路として、４つの経路が存在する。４つの経路のうちの１つ目は、一端３０７ｔ１から他端３０７ｔ２に向かって順に、第１アノード５３１ａ、第１のカソード５３１ｃおよび第１の共振コンデンサ５１１を通る経路である。２つ目は、一端３０７ｔ１から他端３０７ｔ２に向かって順に、第１アノード５３１ａ、第１のカソード５３１ｃ、整流コンデンサ５２１および第２の共振コンデンサ５１２を通る経路である。３つ目は、他端３０７ｔ２から一端３０７ｔ１に向かって順に、第２の共振コンデンサ５１２、第２アノード５３２ａおよび第２のカソード５３２ｃを通る経路である。４つ目は、他端３０７ｔ２から一端３０７ｔ１に向かって順に、第１の共振コンデンサ５１１、整流コンデンサ５２１、第２アノード５３２ａおよび第２のカソード５３２ｃを通る経路である。
【００８７】
具体的に、第１の共振コンデンサ５１１の一端５１１ｍと、第１のカソード５３１ｃとは、同電位に接続されている。第２の共振コンデンサ５１２の一端５１２ｍと、第２アノード５３２ａとは、同電位に接続されている。第１の共振コンデンサ５１１の他端５１１ｎと、第２の共振コンデンサ５１２の他端５１２ｎとは、同電位に接続されている。
【００８８】
上述のように、第３巻線３５３の一端３０７ｔ１と他端３０７ｔ２とを接続する経路として、４つの経路が存在する。これらの経路の存在により、４つの電流経路が構成されることになる。すなわち、図１０に示すように、第３巻線３５３の他端３０７ｔ２の電位に比べて一端３０７ｔ１の電位が高い第１モードにおいて、一端３０７ｔ１から他端３０７ｔ２に至る第１電流経路５５１および第２電流経路５５２が構成される。図１１に示すように、一端３０７ｔ１の電位に比べ他端３０７ｔ２の電位が高い第２モードにおいて、他端３０７ｔ２から一端３０７ｔ１に至る第３電流経路５５３および第４電流経路５５４が構成される。第１電流経路５５１は、一端３０７ｔ１と、第１ダイオード５３１と、第１の共振コンデンサ５１１と、他端３０７ｔ２とをこの順に電流が流れる電流経路である。第２電流経路５５２は、一端３０７ｔ１と、第１ダイオード５３１と、整流コンデンサ５２１と、第２の共振コンデンサ５１２と、他端３０７ｔ２とをこの順に電流が流れる電流経路である。第３電流経路５５３は、他端３０７ｔと、第２の共振コンデンサ５１２と、第２ダイオード５３２と、一端３０７ｔ１とをこの順に電流が流れる電流経路である。第４電流経路５５４は、他端３０７ｔ２と、第１の共振コンデンサ５１１と、整流コンデンサ５２１と、第２ダイオード５３２と、一端３０７ｔ１とをこの順に電流が流れる電流経路である。
【００８９】
２次側回路５００は、以下で説明する理由で、昇圧および整流の機能、具体的には倍電圧整流の機能を有する。以下の説明では、第１の共振コンデンサ５１１の容量はＣ1であり、第２の共振コンデンサ５１２の容量はＣ2であり、整流コンデンサ５２１の容量はＣ3であり、Ｃ3はＣ1に比べて十分に大きく、Ｃ3はＣ2に比べて十分に大きいこととする。第２電流経路５５２では、整流コンデンサ５２１と第２の共振コンデンサ５１２とが直列に接続されている。Ｃ3はＣ2に比べて十分に大きいことを考慮すると、これらのコンデンサの合成容量Ｃ32に関し、以下の数式が成立する。
１／Ｃ32＝１／Ｃ3／＋１／Ｃ2≒１／Ｃ2
従って合成容量Ｃ32はＣ2に近似される。第１電流経路５５１におけるコンデンサ（第１の共振コンデンサ５１１）と、第２電流経路５５２におけるコンデンサ（整流コンデンサ５２１および第２の共振コンデンサ５１２）とが並列コンデンサ回路を構成している考えることができる。この並列コンデンサ回路の合成容量Ｃxに関し、以下の数式が成立する。
Ｃx＝Ｃ1＋Ｃ32≒Ｃ1＋Ｃ2
第４電流経路５５４では、第１の共振コンデンサ５１１と整流コンデンサ５２１とが直列に接続されている。Ｃ3はＣ1に比べて十分に大きいことを考慮すると、これらのコンデンサの合成容量Ｃ31に関し、以下の数式が成立する。
１／Ｃ31＝１／Ｃ3／＋１／Ｃ1≒１／Ｃ1
従って合成容量Ｃ31はＣ1に近似される。第３電流経路５５３におけるコンデンサ（第２の共振コンデンサ５１２）と、第４電流経路５５４におけるコンデンサ（第１の共振コンデンサ５１１および整流コンデンサ５２１）とが並列コンデンサ回路を構成している考えることができる。この並列コンデンサ回路の合成容量Ｃyに関し、以下の数式が成立する。
Ｃy＝Ｃ2＋Ｃ31≒Ｃ2＋Ｃ1
すなわち、第１モードにおける合成容量Ｃxと第２モードにおけるＣyとは実質的に同じであると考えることができる。このため、第１モードにおいても、第２モードにおいても、整流コンデンサ５２１の一端５２１ｍの電位が他端５２１ｎの電位に比べて高くなるように、整流コンデンサ５２１が実質的に同様に充電される。このようにして、２次側回路５００における昇圧および整流の機能、具体的には倍電圧整流の機能が実現される。これにより、整流コンデンサ５２１に直流電圧Ｖdcが印加される。
【００９０】
２次側回路５００は、以下で説明する理由で、電流共振の機能を有する。すなわち、トランス３５０の第３巻線３５３は、周波数Ｆの交流電圧を出力する。そして、第１モードにおいて、トランス３５０のリーケージインダクタンス（１次側のリーケージインダクタンス）と、第１電流経路５５１における容量成分および誘導成分とが、周波数Ｆを共振周波数とする第１の直列共振回路を構成する。第２モードにおいて、トランス３５０のリーケージインダクタンスと、第３電流経路５５３における容量成分および誘導成分とが、周波数Ｆを共振周波数とする第２の直列共振回路を構成する。このようにして、電流共振回路の機能が実現される。
【００９１】
本実施形態では、整流コンデンサ５２１の容量の半分の容量を基準容量と定義し、第１電流経路５５１、第２電流経路５５２、第３電流経路５５３および第４電流経路５５４の少なくとも１つが占める領域を領域Ｒと定義したとき、領域Ｒにおいて、基準容量よりも小さい容量のコンデンサの数は、基準容量よりも大きい容量のコンデンサの数よりも多い。具体的に、領域Ｒにおける基準容量よりも大きい容量のコンデンサは整流コンデンサ５２１のみである。これらの特徴は、２次側回路５００のサイズおよび価格を小さくするのに有利である。
【００９２】
図９に示す例では、電気回路３００（２次側回路５００）は、第１の接続経路５７１と、第２の接続経路５７２とを有している。第１の接続経路５７１は、第１の共振コンデンサ５１１の他端５１１ｎと第２の共振コンデンサ５１２の他端５１２ｎとを接続する。第２の接続経路５７２は、第１の接続経路５７１と第３巻線３５３の他端３０７ｔ２とを接続する。本実施形態では、第２の接続経路５７２は、コンデンサを有しない。このことは、低コストで電気回路３００を実現するのに有利である。具体的には、本実施形態では、第１の共振コンデンサ５１１の他端５１１ｎと、第２の共振コンデンサ５１２の他端５１２ｎと、第３巻線３５３の他端３０７ｔ２とが同電位に接続されている。より具体的には、第１の接続経路５７１および第２の接続経路５７２は電線によって構成されている。
【００９３】
ただし、第２の接続経路５７２は、コンデンサを有していてもよい。図１２に示す変形実施形態では、第２の接続経路５７２は、設計余裕度を改善するためのコンデンサ５６０を有している。なお、設計余裕度は、電気回路３００が所望の動作を行うために、電気回路３００における抵抗成分、容量成分、誘導成分等が設計値からどの程度の誤差範囲に収まっていればよいのかを表す指標である。具体的に、寄生抵抗、寄生容量、寄生インダクタンス等が誤差の要因となり得る。コンデンサ５６０によれば、上記誤差が原因で電流共振が発生しなくなる事態を回避し易くなる。この例では、コンデンサ５６０の容量は、第１の共振コンデンサ５１１の容量よりも小さく、かつ、第２の共振コンデンサ５１２の容量よりも小さい。コンデンサ５６０の容量は小さいので、コンデンサ５６０の追加は、２次側回路５００の大幅な大型化を招いたり大幅なコスト増を招いたりし難い。コンデンサ５６０の容量は、例えば、第１の共振コンデンサ５１１または第２の共振コンデンサ５１２の容量の半分以下であり、１／５以下であってもよい。
【００９４】
［燃料電池システムへの応用］
スイッチング電源１００を含む燃料電池システムを構成することができる。図１３に、そのような燃料電池システムの例を示す。図１３に示す燃料電池システム９００は、家庭用の燃料電池コージェネレーションシステムである。ただし、スイッチング電源１００を含む燃料電池システムの用途は家庭用に限定されない。また、スイッチング電源１００を含む燃料電池システムは、コージェネレーションシステムを構成していなくてもよい。
【００９５】
燃料電池システム９００は、燃料電池ユニット９２０と、貯湯ユニット９３０と、を有している。
【００９６】
燃料電池ユニット９２０は、燃料処理器９２１と、セルスタック９２２と、電力変換部９２３と、熱交換器９２７と、を有している。
【００９７】
燃料処理器９２１は、燃料ガス９５１から水素９５３を生成する。燃料ガス９５１としては、都市ガス、液化石油ガス（ＬＰガス）および灯油が例示される。
【００９８】
セルスタック９２２は、酸素９５２および水素９５３から直流電力９６１を生成する。直流電力９６１の生成の際に、排熱９７１が生成される。
【００９９】
電力変換機部９２３は、直流電力９６１を交流電力９６２に変換する。交流電力９６２は、負荷において利用される。
【０１００】
貯湯ユニット９３０は、貯湯タンク９３１と、バックアップ給湯器９３２と、を有している。
【０１０１】
貯湯ユニット９３０の冷水９８１は、燃料電池ユニット９２０の熱交換器９２７に供給される。熱交換器９２７では、排熱９７１により、冷水９８１から温水９８２が生成される。生成された温水９８２は、貯湯タンク９３１に蓄えられる。貯湯タンク９３１に蓄えられた温水９８２は、必要なときに取り出される。
【０１０２】
バックアップ給湯器９３２は、温水９８２が不足しているときに冷水９８１から温水９８２を生成する。
【０１０３】
セルスタック９２２は、燃料電池を構成する。セルスタック９２２は、図１の直流電源２００として利用できる。電力変換部９２３として、図１のスイッチング電源１００を利用できる。すなわち、図１３に示す燃料電池システム９００は、水素９５３と酸素９５２とから電源電力を発電する燃料電池を直流電源２００とする図１のスイッチング電源１００を含んでいる。
【産業上の利用可能性】
【０１０４】
本明細書に開示された技術は、燃料電池システム等に適用可能である。
【符号の説明】
【０１０５】
１００，８００  スイッチング電源
２００，７００  直流電源
３００，６００  電気回路
３０７ｔ１  一端
３０７ｔ２  他端
３５０，６９０  トランス
３５１，３５２，３５３，６９１，６９２，６９３  巻線
４００  １次側回路
４１１，４１２，４１３，４１４，６１１，６１２  スイッチング素子
４２１，４２２，５３１，５３２，６２１，６２２  ダイオード
４３１，４３２，５１１，５１２，５２１，５６０，６３１，６３２  コンデンサ
４４１，４４２，６４１，６４２  抵抗器
４５１，４５２，６５１，６５２  スナバ回路
４５５，４５６  直列回路
４６１，４６２，４６３，４６４，４６５，４６６  分岐点
４７１，４７２，４７３，４７４，４７５，４７６，５５１，５５２，５５３，５５４，６７１，６７２，６７３，６７４，６７５，６７６  電流経路
５００  ２次側回路
５７１，５７２  接続経路
５８０  インバータ
９００  燃料電池システム
９２０  燃料電池ユニット
９２１  燃料処理器
９２２  セルスタック
９２３  電力変換部
９２７  熱交換器
９３０  貯湯ユニット
９３１  貯湯タンク
９３２  バックアップ給湯器
９５１  燃料ガス
９５２  酸素
９５３  水素
９６１  直流電力
９６２  交流電力
９６３  余剰電力
９７１  排熱
９８１  冷水
９８２  温水
【図１】
2018074679.tif 000003
【図２】
2018074679.tif 000004
【図３】
2018074679.tif 000005
【図４】
2018074679.tif 000006
【図５】
2018074679.tif 000007
【図６】
2018074679.tif 000008
【図７】
2018074679.tif 000009
【図８】
2018074679.tif 000010
【図９】
2018074679.tif 000011
【図１０】
2018074679.tif 000012
【図１１】
2018074679.tif 000013
【図１２】
2018074679.tif 000014
【図１３】
2018074679.tif 000015