(57)【要約】【課題】  複数列の狭ピッチかつ多ピン配列を有する半導体チップ検査、複数の半導体チップの同時検査、高周波信号路を有する半導体チップ検査、広範囲な温度環境下における検査等に同時に対応可能なプローブカードを実現すると共にプローブと配線との接続問題を解決した安価なプローブカードを提供する。【解決手段】  複数の導電性導体パターンを１つの絶縁フィルム上に設置した配線フィルムであって、導体パターンの一端において単列プローブ集合体整列手段と、単列プローブ集合体をＸＹ平面に対し概略垂直方向に折り曲げて設置する方向転換手段を有し、他端において外部端子接続手段と導体パターン拡張手段を有することにより、同一の導体パターンでプローブの機能と配線パターンの機能を兼ね備えるプローブカードを実現する。又、複数の配線フィルムを積層した多層配線フィルムにより、千鳥配列や格子配列等の複雑な半導体チップ端子配列に対応できる。【選択図】図１
2018132515.tif 000002
【特許請求の範囲】
【請求項１】
被検査半導体端子に接触するプローブ群と、外部検査装置とのインターフェース部とを有するプローブカードにおいて、複数の導電性導体パターンを１つの絶縁フィルム上に設置した配線フィルムであって、前記配線フィルム平面（ＸＹ平面）上に、
前記導体パターンの一端におけるプローブ集合体整列手段と、
前記プローブ集合体の方向転換手段と、
前記導体パターンの他端における外部端子接続手段と、
前記プローブ集合体と前記外部接続端子との間における導体パターン拡張手段と、
を有することを特徴とするプローブカード。
【請求項２】
前記プローブ集合体における一部又は全部のプローブ先端が、前記配線フィルム平面（ＸＹ平面）内において任意の直線上に配置された単列プローブ集合体であって、前記プローブ先端のＸＹ平面座標における配置間隔が、対象となる被検査半導体電極端子のＸＹ平面座標における配置間隔と同一であることを特徴とする請求項１記載のプローカード。
【請求項３】
前記配線フィルム平面（ＸＹ平面）内において、第１の前記単列プローブ集合体と概略平行に直線状に配置した第２の単列プローブ集合体であって、前記第１及び第２の単列プローブ集合体の一部又は全部のプローブ先端のＸＹ平面座標における配置間隔が、対象となる被検査半導体端子のＸＹ平面座標における配列間隔と同一であることを特徴とする請求項１記載のプローカード。
【請求項４】
前記配線フィルム平面（ＸＹ平面）内において、第１の前記単列プローブ集合体と概略平行に直線状に配置した第２の単列プローブ集合体と、前記第１の単列プローブ集合体と概略直角方向に直線状に配置した第３又は第４の単列プローブ集合体により概略四辺形を構成するプローブ集合体であって、前記第１乃至第４の単列プローブ集合体の一部又は全部のプローブ先端のＸＹ平面座標における配置間隔が、対象となる被検査半導体端子のＸＹ平面座標における配置間隔と同一であることを特徴とする請求項１記載のプローカード。
【請求項５】
ＸＹ平面上の一つ又は全部の前記単列プローブ集合体において、前記プローブ先端を結ぶ直線軸から任意の距離における導体パターン上の直線を中心軸として、前記単列プローブ集合体をＸＹ平面に対し概略垂直方向に折り曲げることにより前記プローブ集合体の方向転換手段としたこと特徴とする請求項１記載のプローカード。
【請求項６】
１つ又は複数の前記単列プローブ集合体を組み合わせたプローブ組立体であって、前記プローブ組立体の一部又は全部のプローブ先端のＸＹ平面座標における配置間隔が、対象となる被検査半導体電極端子のＸＹ平面座標における配置間隔と同一であることを特徴とする請求項１記載のプローカード。
【請求項７】
前記プローブ組立体における前記プローブの一部又は全部を、前記配線フィルムの垂直方向に対し予め傾斜を設けたことを特徴とする請求項１記載のプローカード。
【請求項８】
前記プローブ組立体における前記プローブに予め変形部を設けたことを特徴とする請求項１記載のプローカード。
【請求項９】
前記プローブ組立体における前記プローブにおいて、前記プローブ先端部の被検査半導体端子との接触部を通過する中心軸と、プローブ変形部の重心を通過する中心軸との間に偏心があることを特徴とする請求項１記載のプローカード。
【請求項１０】
一端を前記単列プローブにおける１つ又は複数の任意のプローブとし、他端を１つ又は複数の外部接続端子として前記導体パターンを形成したことを特徴とする請求項１記載のプローカード。
【請求項１１】
前記導体パターンにおける前記外部接続端子が、コネクター装置であることを特徴とする請求項１記載のプローカード。
【請求項１２】
前記導体パターンにおける前記外部接続端子が、半田付けを可能とする導体パッドであることを特徴とする請求項１記載のプローカード。
【請求項１３】
前記導体パターンにおける前記外部接続端子が、前記絶縁フィルムの裏面に伝達するスルーホールであることを特徴とする請求項１記載のプローカード。
【請求項１４】
前記導体パターンにおける一部又は全ての前記外部接続端子のＸＹ平面座標における配置間隔が、前記インターフェース部のＸＹ平面座標における配置間隔と同一であることを特徴とする請求項１記載のプローカード。
【請求項１５】
前記導体パターンが直線の集合体で形成され、前記プローブから前記外部接続端子に至るまで段階的に前記導体パターン間ピッチ又は前記導体パターン幅が大きくなることを特徴とする請求項１記載のプローカード。
【請求項１６】
前記導体パターンの一部又は全部の形状が連続した曲線（例えばスプライン曲線）であり、前記プローブから前記外部接続端子に至るまで連続的に前記導体パターン間ピッチ又は前記導体パターン幅が大きくなることを特徴とする請求項１記載のプローカード。
【請求項１７】
１つの前記配線フィルムの一部又は全部に、１つ又は複数の前記配線フィルムを積層した多層配線フィルムにより、２つ以上のプローブ集合体を配置する手段を有することを特徴とする請求項１記載のプローカード。
【請求項１８】
前記多層配線フィルムであって、前記単列プローブ集合体を２つ又は３つ以上積層したプローブ組立体において、一部又は全てのプローブ先端の垂直方向（Ｚ方向）位置が同一であり、前記プローブ先端のＸＹ平面座標における配置間隔が、対象となる被検査半導体電極端子のＸＹ平面座標における配置間隔と同一であることを特徴とする請求項１記載のプローカード。
【請求項１９】
前記多層配線フィルムであって、前記単列プローブ集合体を２つ又は３つ以上積層し、複数の前記プローブ集合体のプローブ先端を近接並列させたプローブ組立体において、第１の前記単列プローブ集合体と第２の前記単列プローブ集合体プローブの先端を相互に、前記プローブ先端を結ぶ直線方向（Ｘ方向）に一定の値にずらし、かつ、一部又は全ての前記プローブ先端の垂直方向（Ｚ方向）位置が同一であり、前記プローブ先端のＸＹ平面座標における配置間隔が、対象となる被検査半導体電極端子のＸＹ平面座標における配置間隔と同一であることを特徴とする請求項１記載のプローカード。
【請求項２０】
前記多層配線フィルムであって、前記単列プローブ集合体をＮ個積層し第１乃至第Ｎの前記単列プローブ集合体のプローブ先端を等間隔又は任意の間隔に近接並列させたプローブ組立体において、一部又は全ての前記プローブ先端の垂直方向（Ｚ方向）位置が同一であり、前記プローブ先端のＸＹ平面座標における配置間隔が、対象となる被検査半導体電極端子のＸＹ平面座標における配置間隔と同一であることを特徴とする請求項１記載のプローカード。
【請求項２１】
前記単列プローブ集合体の同一平面上の前記プローブ先端近傍に、位置決め用穴を有するダミーパターンを設けたことを特徴とする請求項１記載のプローカード。
【請求項２２】
複数の前記配線フィルムにおける前記単列プローブ集合体の前記プローブ近傍を固定し前記プローブ組立体を形成するハウジングであって、前記ダミーパターン上に設置した前記位置決め穴と同一のピッチの固定用穴を有することを特徴とする請求項１記載のプローカード。
【請求項２３】
複数の前記配線フィルムにおける前記単列プローブ集合体の前記プローブ近傍を固定し前記プローブ組立体を形成する前記ハウジングにおいて、前記プローブ組立体における前記配線フィルム間の前記単列プローブ集合体近傍に所定の厚さを有するスペーサを設置し、前記プローブ組立体の一部又は全部のプローブ先端のＸＹ平面座標における配置間隔が、対象となる被検査半導体電極端子のＸＹ平面座標における配置間隔と同一となる手段としたことを特徴とする請求項１記載のプローカード。
【請求項２４】
１つの前記配線フィルム平面（ＸＹ平面）において複数の前記プローブ組立体を形成し、前記プローブ組立体の一部又は全部のプローブ先端のＸＹ平面座標における配置間隔が、対象となる半導体ウエハ上の複数の被検査半導体の各々の電極端子のＸＹ平面座標における配置間隔と同一であることを特徴とする請求項１記載のプローカード。
【請求項２５】
１つの前記配線フィルムにおける全ての前記導体パターンを、導電性基板上で１つ又は２つ以上の金属材料、又は２種以上の金属の合金材料からなる層を電鋳により形成することを特徴とする請求項１記載のプローブカード。
【請求項２６】
前記導体パターンにおける少なくとも前記プローブ変形部を含む前記プローブが、電気的導通が可能なバネ材から成ることを特徴とする請求項１記載のプローブカード。
【請求項２７】
複数の前記配線フィルムを、例えばポリイミド等の非導電性のシート又は樹脂による絶縁層を介して重ね合わせたことを特徴とする請求項１記載のプローブカード。
【請求項２８】
前記配線フィルムの片面又は両面に前記絶縁層を介して金属導体シートを貼り付け、接地用パターン層を設けたことを特徴とする請求項１記載のプローブカード。
【請求項２９】
前記配線フィルムの一部又は全部の導体パターンと前記絶縁層と接地用パターン層との断面方向の寸法関係（例えば導体パターン幅、厚さ、絶縁層厚さ等）及び各々の電気的特性（例えば比誘電率等）が、予め所定の特性インピーダンス値となるべく設定したことを特徴とする請求項１記載のプローブカード。
【請求項３０】
一部又は全部の前記導体パターンの同一平面上に、空気層又はポリイミド等の絶縁層を介して前記導体パターンの近傍に接地用配線パターンを設けたことを特徴とする請求項１記載のプローブカード。
【請求項３１】
１つの絶縁フィルム上に、１つ又は複数の導体パターンと前記導体パターンの両端に中継用電極端子を設置した中継用配線フィルムであって、前記中継用電気端子の一端を前記配線フィルム上に設置した接続端子と接続し、他端を前記配線フィルム上に設置した他の前記接続端子と接続したことを特徴とする請求項１記載のプローブカード。
【請求項３２】
前記配線フィルムの前記単列プローブ集合体において、プローブ配置面（ＸＺ平面）と平行に前記プローブ配置方向（Ｘ方向）に沿って支持体を設置し、前記プローブの一部又は全部のＸ方向位置が、前記支持体の熱収縮に伴うＸ方向変位に追従する手段を有することを特徴とする請求項１記載のプローブカード。
【請求項３３】
前記単列プローブ集合体の片側又は両側から、前記支持体を前記プローブ配置面（ＸＺ平面）方向に押し付け、機械的に保持したことを特徴とする請求項３２記載のプローブカード。
【請求項３４】
前記単列プローブ集合体の前記絶縁フィルムにおいて、一部又は全部の前記プローブ間にスリットを設置し（前記絶縁フィルムの熱膨張に伴う前記絶縁フィルムの内部応力の前記プローブへの伝達を減少させたことを特徴とする請求項３２記載のプローブカード。
【請求項３５】
前記単列プローブ集合体の前記絶縁フィルムにおいて、一部又は全部の前記プローブ間にスリットを設置し、前記支持体の前記プローブ側に突起部を設置し、前記スリットと前記突起部とを勘合させたことを特徴とする請求項３２記載のプローブカード。
【請求項３６】
前記支持体の線膨張係数が、被検査半導体ウエハの線膨張係数に近似であることを特徴とする請求項３２記載のプローブカード。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、半導体ウエハ上に形成された複数の半導体チップの回路検査に使用するプローブカードに関するものである。
【背景技術】
【０００２】  半導体回路の検査に用いるプローブカードは、半導体チップ上の端子パッド数の増加、パッド面積の縮小化、パッド間ピッチの狭小化に対応すべくプローブ配列の高密度化が要求されている。現在、最も狭ピッチパッドであり、かつ多くの端子数を有するＩＣの例としては、主として液晶パネル駆動用に使用されるＩＣ（以下、ＬＣＤドライバＩＣ）である。特に、液晶の全画素に対応して信号を出力する端子パッド列においては、複数列の千鳥配列を用いた１５μｍ以下のパッド間ピッチで２０００端子を超える端子数のＩＣが開発され、さらなる高画質化に応じて狭ピッチかつ多ピン化の傾向にある。【０００３】  又、デバイス特性の向上及び消費電力低減効果並びに省スペース化を目的として、シリコン貫通電極（ＴＳＶ）を使用して複数のＩＣチップを三次元に実装する技術が開発されている。代表的な例として、スマートフォンや画像機器等に使用される中央処理装置（ＣＰＵ）用ＩＣと複数の半導体メモリ（例えばＤＲＡＭ）をＴＳＶにて三次元実装したものが実用化されつつある。ＴＳＶを使用した三次元実装ＩＣでは、４０μｍピッチレベルの狭ピッチ格子状配列が特徴であり、ますます配列が困難なものとなってくる。【０００４】  プローブカードは、狭ピッチで配列された多ピンのプローブ組立における各プローブ端子部から、プローブカード周辺部に比較的粗いピッチで設置された外部テスター接続用端子へ効率良く配線しなければならず、プローブ端子部のピッチが小さい程、又、プローブ端子数が多い程、配線基板が多層構造となる。【０００５】  又、メモリーＩＣ等の検査では、検査コストの低減のため、半導体ウエハ上の複数又は全数のチップを同時に検査することが一般的である。このためには、半導体ウエハ全体の広範囲に相当するプローブの配置と、その検査環境温度変化を含めた相互配置精度向上が課題となっている。【０００６】  さらに、ＩＣの動作速度の高速化に伴い、高機能化されたＩＣでは、特定の入出力ピンの信号周波数が増加する傾向にあり、高周波特性の優れたプローブカードが必要となってくる。従来のプローブカードに使用されている印刷配線板における高周波用パターンとしては、マイクロストリップライン構造やストリップライン構造が一般的であり、各々の信号線の上下のグランド層又は電源層と共に多層化構造となっている。また、特に信号周波数の高い信号ラインにおいては、特性インピーダンスが確保されたシールド付き同軸線を使用する場合が多く、プローブ針直近まで、如何にインピーダンス整合を維持できるかが課題となっている。【０００７】  このように、小型かつ高機能となる次世代の半導体デバイスの共通課題である、端子の多ピン狭ピッチ化、信号の高速化等の多岐の要求に対応可能なプローブカード技術が要求されている。【０００８】  狭ピッチ千鳥配列を含むパッド配列に対し効率的なプローブ組立及び狭ピッチのプローブ配列から配線基板への効率的配線方法としては、例えば特開２０１６−２０６１６０号公報で開示されているように、主基板の表層に、銅箔シートを加工してプローブとインターフェース部とを接続する配線パターンを形成した１枚又は複数枚の配線パターンシートを設け、配線パターンの片端がプローブ端子部と電気的に接続する手段を有し、また、プローブの製造において、垂直プローブ部とプローブ変形部プローブ導体パターン部とプローブ端子部とを含む複数のプローブが導電性金属箔から一括微細加工され絶縁性フィルムに貼り付けて同一平面上に配置されたプローブ集合体であって、プローブ集合体のプローブ垂直部先端の間隔が、検査パッド列の何れかのパッド間隔と同一であり、一つのプローブ集合体における全てのプローブ外形が、一つの導電性金属箔から連続して加工される手段を有するものである。【０００９】  又、特開２０１６−２０６１６０号公報では、プローブ導体パターン部の片面又は両面にポリイミド等の絶縁層を介して金属導体シートを貼り付け、導体シートに接地用垂直プローブ部と接地用プローブ端子部を設ける手段と、配線パターンシートの片面又は両面に、ポリイミド等の絶縁層を介して銅箔シートを貼り付け接地用配線パターンを設ける手段と、接地用プローブ端子部が接地用配線パターンの一部と接続する手段とを有することにより、信号線パターンと接地用パターンとの組合せをプローブと配線パターンとの両方に施すことができるため、高周波信号等の電気的特性に優れた構造とすることが可能となっている。【００１０】  さらに、特開２０１４−２０２７３９号公報で開示されているように、基板内の配線を介さず、基板表面にてワイヤ配線を行い、プローブ端子部とワイヤ片端部を接続することにより、少ない層数基板にて配線接続を容易にしたものがある。
【先行技術文献】
【特許文献１】特開２０１６−２０６１６０号公報
【特許文献２】特開２０１４−２０２７３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】  しかしながら、特開２０１６−２０６１６０号公報で開示されている方法によれば、狭ピッチ化したプローブ群と基板上パターンとの接続が困難となり非接続箇所の増加の原因となることや、接続部の電気的な不連続個所が生じることにより抵抗値のバラツキや高周波特性の反射による劣化に繋がるという問題が生じる。又、特開２０１４−２０２７３９号公報で開示されている方法によれば、ワイヤ接続工程に時間がかかるという問題が生じてくる。さらにこれらの問題は、半導体チップの端子配列数又は半導体ウエハ上での同時に検査を行う半導体チップ数が増加するほど、顕著に表れてくるものである。【００１２】  本発明は、上記プローブカードにおける共通的な問題点を同時に解決するためになされたもので、複数列の狭ピッチかつ多ピン配列を有する半導体チップ検査、複数の半導体チップの同時検査、高周波信号路を有する半導体チップ検査、広範囲な温度環境下における検査等に対応可能なプローブカードを実現すると共にプローブと配線との接続問題を解決した安価なプローブカードを提供するものである。
【課題を解決するための手段】
【００１３】  本発明は、複数の導電性導体パターンを１つの絶縁フィルム上に設置した配線フィルムであって、前記配線フィルム平面（ＸＹ平面）上に、前記導体パターンの一端におけるプローブ集合体整列手段と、前記プローブ集合体の方向転換手段と、前記導体パターンの他端における外部端子接続手段と、前記プローブ集合体と前記外部接続端子との間における導体パターン拡張手段を有しているため、狭ピッチ化したプローブ群と配線パターンとの接続工程が不要であり、電気的に安定した安価なプローブカードを供給することが可能となる。【００１４】  又、本発明は、前記プローブ集合体における一部又は全部のプローブ先端が、前記配線フィルム平面（ＸＹ平面）内において任意の直線上に配置された単列プローブ集合体であって、前記プローブ先端のＸＹ平面座標における配置間隔が、対象となる被検査半導体電極端子のＸＹ平面座標における配置間隔と同一であり、前記プローブ先端を結ぶ直線軸から任意の距離における導体パターン上の直線を中心軸として、前記単列プローブ集合体をＸＹ平面に対し概略垂直方向に折り曲げて設置する方向転換手段を有しているため、高精度のプローブ先端配列を実現することができる。【００１５】  又、本発明は、第１の前記単列プローブ集合体と概略平行に直線状に配置した第２の単列プローブ集合体と、前記第１の単列プローブ集合体と概略直角方向に直線状に配置した第３又は第４の単列プローブ集合体であって、前記第１乃至第４の単列プローブ集合体の一部又は全部のプローブ先端のＸＹ平面座標における配置間隔が、対象となる被検査半導体電極端子のＸＹ平面座標における配置間隔と同一である手段を有するため、如何なる配列の半導体デバイスの電極端子にも容易に対応可能なプローブ組立を実現させることができる。【００１６】  又、本発明は、一端を前記単列プローブにおける１つ又は複数の任意のプローブとし、他端を１つ又は複数の外部接続端子として前記導体パターンを形成する手段を有するため、同一の前記導体パターンでプローブの機能と配線パターンの機能を兼ね備えることが可能となり、電気抵抗が少なく配線層数の少ないプローブカードを実現することが可能である。【００１７】  又、本発明は、前記導体パターンが直線の集合体で形成され、前記プローブから前記外部接続端子に至るまで段階的に前記導体パターン間ピッチ又は前記導体パターン幅が大きくなること、又は、前記導体パターンの一部又は全部の形状が連続した曲線であり、前記プローブから前記外部接続端子に至るまで連続的に前記導体パターン間ピッチ又は前記導体パターン幅が大きくなる手段を有するため、電気抵抗が少なく配線層数の少ない配線パターンを実現することが可能となる。【００１８】  又、本発明は、１つの前記配線フィルムの一部又は全部に、１つ又は複数の前記配線フィルムを積層した多層配線フィルムにより、２つ以上のプローブ集合体を配置する手段を有し、前記多層配線フィルムであって、前記単列プローブ集合体を２つ以上積層したプローブ組立体において、一部又は全てのプローブ先端の垂直方向（Ｚ方向）位置が同一であり、前記プローブ先端のＸＹ平面座標における配置間隔が対象となる被検査半導体電極端子のＸＹ平面座標における配置間隔と同一である手段を有するため、如何なる配列の半導体デバイスの電極端子にも容易に対応可能なプローブ組立を実現させることができる。【００１９】  又、本発明は、前記配線フィルムの一部又は全部の導体パターンと前記絶縁層と接地用パターン層との断面方向の寸法関係（例えば導体パターン幅、厚さ、絶縁層厚さ等）及び各々の電気的特性（例えば比誘電率等）が、予め所定の特性インピーダンス値となるべく設定する手段を有するため、プローブ先端から配線パターンの終端部まで不連続点がなく、優れた高周波特性を有するプローブカードを実現することが可能となる。【００２０】  又、本発明は、一部又は全部の前記導体パターンの同一平面上に、空気層又はポリイミド等の絶縁層を介して前記導体パターンの近傍に接地用配線パターンを設ける手段を有するため、微小電流測定に必要な漏れ電流の極めて少ないプローブカードを実現することが可能となる。【００２１】  又、本発明は、１つの絶縁フィルム上に、１つ又は複数の導体パターンと前記導体パターンの両端に中継用電極端子を設置した中継用配線フィルムであって、前記中継用電気端子の一端を前記配線フィルム上に設置した接続端子と接続し、他端を前記配線フィルム上に設置した他の前記接続端子と接続する手段を有するため、ＸＹ平面上で複数の配線パターンが交差するものであっても、少ない枚数の配線フィルムで効率的な配線パターンを構成することが可能となる。【００２２】  さらに、本発明は、前記配線フィルムの前記単列プローブ集合体において、プローブ配置面（ＸＺ平面）と平行に前記プローブ配置方向（Ｘ方向）に沿って支持体を設置し、前記プローブの一部又は全部のＸ方向位置が、前記支持体の熱収縮に伴うＸ方向変位に追従する手段を有し、前記支持体の線膨張係数が被検査半導体ウエハの線膨張係数に近似である材料を選定することにより、広範囲な温度環境下における検査に対応可能なプローブカードを実現することが可能となる。
【発明の効果】
【００２３】  本発明のプローブカードによれば、複数の導電性導体パターンを１つの絶縁フィルム上に設置した配線フィルムであって、前記配線フィルム平面（ＸＹ平面）上に、前記導体パターンの一端におけるプローブ集合体整列手段と、前記プローブ集合体の方向転換手段と、前記導体パターンの他端における外部端子接続手段と、前記プローブ集合体と前記外部接続端子との間における導体パターン拡張手段とを有することにより、複数列の狭ピッチかつ多ピン配列を有する半導体チップ検査、複数の半導体チップの同時検査、高周波信号路を有する半導体チップ検査、広範囲な温度環境下における検査等に対応可能なプローブカードを実現すると共にプローブと配線との接続問題を解決した安価なプローブカードを提供するものである。
【図面の簡単な説明】
【００２４】
【図１】  本発明の実施形態であるプローブカードの基本構成を示す斜視図である。
【図２】  本発明の実施形態である配線フィルムの基本構造を示す平面図である。
【図３】  本発明の実施形態である配線フィルムの部分詳細図である。
【図４】  本発明の実施形態であるプローブ集合体の配置関係を示す図である。
【図５】  本発明の実施形態である配線フィルムの複数積層構造を示す図である。
【図６】  本発明の実施形態である多層配線フィルムにおけるプローブ組立体の例を示す図である。
【図７】  本発明の実施形態である多層配線フィルムにおけるプローブ組立体の例を示す図である。
【図８】  本発明の実施形態である多層配線フィルムにおけるプローブ組立体の例を示す図である。
【図９】  本発明の実施形態である多層配線フィルムにおけるプローブ組立体の例を示す図である。
【図１０】  本発明の実施形態である多層配線フィルムにおけるプローブ組立体の例を示す図である。
【図１１】  本発明の実施形態である多層配線フィルムにおけるプローブ組立体の例を示す図である。
【図１２】  本発明の実施形態である高周波信号用プローブ集合体の構成を示す図である。
【図１３】  本発明の実施形態である高周波信号用配線フィルムの積層状態を示す図である。
【図１４】  本発明の実施形態である微小電流測定用配線フィルムの構造を示す図である。
【図１５】  本発明の実施形態である導体パターンの製造方法と構造を示す図である。
【図１６】  本発明の実施形態である配線フィルムのプローブ変形部構造を示す図である。
【図１７】  プローブ組立体における熱膨張によるプローブ集合体の挙動を説明する図である。
【図１８】  本発明の実施形態である熱収縮追従構造によるプローブ組立体について説明する図である。
【発明を実施するための形態】
【００２５】  次に、本発明の実施の形態について図面を参照して詳細に説明する。
図１は、本発明の実施の形態におけるプローブカードの基本構成を示す斜視図である。図１において、１は本発明の実施の形態におけるプローブカードで、半導体ウエハ５０に作製された被検査半導体チップ５の検査に使用するためのものである。前記プローブカード１は、主としてプローブ組立体２と主基板３と配線フィルム４で構成され、前記主基板３は、一般的には絶縁材（例えばＦＲ−４等）を基材とした多層配線基板であり、図示例の如く円形型のものや矩形型のものがある。前記主基板３の周辺部に外部接続端子３１１が設置され、主基板３内のスルーホールを経由して外部検査装置（図示せず）との検査信号の授受を行うため、テスター接続端子３１２とのインターフェース部３０１を構成するものである。
【００２６】  又、前記配線フィルム４は、前記主基板３の表層（上面）３１に、前記プローブ組立体２と、前記外部接続端子３１１、又は前記主基板３上の電気端子３０２若しくは電気部品３０５若しくはコネクター３０６と接続する導電材による配線パターン４２を形成した１枚又は複数枚の前記配線フィルム４を、前記主基板３に形成された表層（上面）３１、中間層３５又は表層（下面）３２における配線パターンと独立して前記主基板３に設置している。
【００２７】  図２は、１つの前記配線フィルム４の基本構成を詳細に示す図である。図２（ａ）は前記配線フィルム４の全体構成を、図２（ｂ）は前記導体パターン４１の一つの形態を示す。図２（ａ）、（ｂ）において、４０は絶縁フィルム（例えばポリイミドフィルム）、４１は前記絶縁フィルム４０上に設置した導電材から成る複数の導体パターンであり、一端をプローブ部２０、他端を端子接続部４３とする。前記プローブ部２０は、少なくとも１つの単列プローブ集合体を含むプローブ集合体２１０を形成し、本図では、４つの前記単列プローブ集合体２１１乃至２１４が向かい合って配列された例を示す。
【００２８】  本発明において前記プローブ部２０は、前記導体パターン４１の一部として、前記配線パターン４と継続し一体化したことに特徴を有する。
【００２９】  前記配線フィルム４は、前述のように主として前記絶縁フィルム４０上の複数の前記導体パターン４１で構成され、一端は、ウエハ上の被検査半導体チップ５の電極端子の位置に合致すべく配置された前記プローブ集合体２１０に接続され、他端は前記外部接続端子３１１に接続するための接続端子４３１等を構成する。前記接続端子４３１と前記外部接続端子３１１との半田接続３０８を可能にするために、前記絶縁フィルム４０には切り欠き４０１を設けてある。
【００３０】  前記導体パターン４１の前記プローブ部２０の他端の構成としては、前記主基板３上の電気端子３０２（例えば前記主基板３の前記表層（下面）３２や前記中間層３５に接続するスルーホール等）に接続する接続端子４３２が、切り欠き４０２と共に設置され、チップ抵抗やチップコンデンサー等（図示せず）と接続するための接続端子４３４、又はコネクター等（図示せず）と接続するための接続端子４３３を同時に形成することが可能である。前記接続端子４３１乃至４３４は、前記外部接続端子３１１、前記電気端子３０２等の前記主基板３平面のＸＹ平面座標における配置間隔と同一の位置に予め配置することにより、各々の前記接続端子４３１乃至４３４の位置合わせを不要としている。
【００３１】  前記プローブカード１において、一般的に前記プローブ部２０は狭ピッチ（例えば数十μｍ間隔）で構成され、一方、前記主基板３における前記インターフェース部３０１では、比較的粗いピッチ（例えば数ｍｍ間隔）で構成されている。
【００３２】  一方、図２（ａ）では、前記導体パターン４１は幾つかの曲線の集合体で構成された例を示す。図２（ｂ）は、２つの隣接した前記導体パターン４１を示すものであるが、図２（ｂ）に示すように、前記プローブ部２０から前記インターフェース部３１１に接続する前記接続端子４３１に至るまで、複数の点を結ぶ連続した曲線（例えばスプライン曲線）とし、導体パターン幅Ｗｐ及び導体パターン間ピッチＰｐを連続的に増加する設定が可能である。このように、導体パターン幅Ｗｐ及び導体パターン間隔Ｐｐを段階的又は連続的に増加させることにより電気抵抗の少ないパターンを実現し、それ故に高周波信号における反射損失等を低減し易いといった効果がある。
【００３３】  前記配線フィルム４は、前記絶縁フィルム４０上に導電性金属（例えば銅、ニッケル等又はそれらの合金）による前記導体パターン４１を形成したものである。前記導体パターン４１の作製方法は、導電性金属シートをエッチング又はレーザ加工により作製する方法、又は、後述する電極基板上で導電性金属材料からなるパターンを電鋳により形成し、前記絶縁フィルム４０を貼り付ける方法等がある。
【００３４】  図３は、図２における前記配線フィルム４の部分詳細図を示すものである。図３（ａ）は、前記プローブ部２０を示すもので、４つの前記単列プローブ集合体２１１乃至２１４が向かい合って配列された例で示す。前記単列プローブ集合体２１１及び２１２は、各々のプローブ先端部２１で構成されるプローブ先端列２１−１、２１−２が前記配線フィルム４平面（ＸＹ平面）上でＸ方向に直線となるべく配置され、前記単列プローブ集合体２１３及び２１４は、各々のプローブ先端列２１−３、２１−４がＸＹ平面上でＹ方向に直線となるべく配置され、概略四辺形を構成するものである。このとき、前記プローブ先端２１は、図４にて後述するように、各々の配置間隔が、対象となる被検査半導体チップ５の電極端子パッド５１のＸＹ平面座標における配置間隔と同一となるべく設置される。すなわち、前記プローブ部２０は、対象となる被検査半導体の電極端子パッド配列に基づき、プローブ本数及びプローブ間ピッチが決定される。
【００３５】  図２において、４５は中継用配線フィルムを示す。また、Ｓ１−１等は前記外部接続端子３１１の端子番号を示すものである。前記端子番号Ｓ「ｍ」−「ｎ」の「ｍ」は前記外部接続端子３１１の列番号を、「ｎ」は前記外部接続端子３１１の任意の列における前記主基板３の内側からの番号を示す。Ｓ１列からＳ１７列までは、前記プローブ集合体２１０の各プローブから順番にＳ１−１乃至Ｓ１７−５に割り当てられた例を示した。
【００３６】  図３（ｂ）は、前記中継用配線フィルム４５を含む詳細図である。前記中継用配線フィルム４５は、１つの絶縁フィルム４５３上に、複数の配線パターン４５２と前記配線パターン４５２の両端に中継用接続端子４５１を設置したものである。
【００３７】  導体パターン４１−２乃至４１−５は、順番に前記外部接続端子３１１の端子番号Ｓ１８−２乃至１８−５に接続しているが、導体パターン４１−１は端子番号Ｓ２１−１に接続されるべきものとする。このとき、前記中継用配線フィルム４５において、前記配線パターン４５２の一端に設置した中継用接続端子４５１ａと導体パターン４１−１の接続端子４３５ａとを接続し、前記配線パターン４５２の他端に設置した前記中継用接続端子４５１ｂと前記端子番号Ｓ２１−１へ連絡する接続端子４３５ｂとを接続した。この前記中継用配線フィルム４５を設置することにより、導体パターン同士が交差する場合の効率的な配線手段とすることができる。
【００３８】  図４は、前記プローブ集合体２１１乃至２１４における前記プローブ先端列２１−１乃至２１−４と、前記被検査半導体チップ５における電極端子パッド５１との配置関係を説明するものである。
【００３９】  図３（ａ）にて示したＸＹ平面上に設置した前記プローブ先端列２１−１乃至２１−４において、各々の前記プローブ先端を結ぶ直線軸から一定の距離ｄにおける導体パターン上の直線を中心軸として、前記単列プローブ集合体２１１乃至２１４をＸＹ平面に対し概略垂直方向に折り曲げることにより、前記プローブ先端列２１−１乃至２１−４の方向転換を行った状態を図４に示した。前記プローブ先端列２１−１乃至２１−４は、前記被検査半導体チップ５上の端子と前記主基板３平面に対して概略垂直方向に接触するため、少なくとも前記プローブ先端部２１並びに前記プローブ変形部２２、及び前記プローブ導体パターン部２３の一部又は全部を、前記主基板３平面に対し概略垂直方向に配置している。
【００４０】  図４において、前記単列プローブ集合体２１１は、前記電極端子パッド５１の１つのパッド列５１−１と、前記単列プローブ集合体２１２はパッド列５１−２と、前記単列プローブ集合体２１３はパッド列５１−３と、前記単列プローブ集合体２１４はパッド列５１−４と対応すべく、前記プローブ先端列２１−１乃至２１−４のＸＹ平面座標における配置間隔が、対象となる被検査半導体電極端子のＸＹ平面座標における配置間隔と同一とした。これにより、電極端子パッド５１の配列に対応する、いわゆる周辺配列プローブ組立体２５１を形成することができる。
【００４１】  図５は、前記配線フィルム２１０を複数積層した多層配線フィルム構成を示したものである。図５において、前記単列プローブ集合体２１１の上にさらに２つの単列プローブ集合体を積層し、３枚構成の単列プローブ集合体２１１−１、２１１−２、２１１−３とした。本構成による効果について、図６に示す。
【００４２】  図６において、５２は、４列の電極端子パッド列５２−１乃至５２−４を有する被検査半導体である。本例は、液晶駆動（ＬＣＤドライバ）ＩＣ等に多く見られる電極端子パッド配列である。前記電極端子パッド列５２−４を画像信号入力等の信号を司る電極端子列に対し、前記電極端子パッド列５２−１乃至５２−３は、液晶画素への出力を司る電極端子パッド列であり、数十μｍの狭ピッチに数百個配列された電極端子パッド列を２〜３段設置し、各々の電極端子パッド列を、概ねパッド幅ｐだけ相互にずれた位置関係にて平行に配置され、いわゆる千鳥配列を形成し、液晶画面への出力信号の狭ピッチ多ピン化に対応しているものである。
【００４３】  図６の下部は、前記プローブ集合体２１１−１乃至２１１−３のＸ方向の相互の位置関係を示すものである。前記プローブ集合体２１１−１乃至２１１−３には、ダミーパターン部２７０を設置し、前記ダミーパターン部２７０に基準穴２７１、２７２を設けている。前記ダミーパターン部２７０は、前記プローブ２１１−１乃至２１１−３の各々の同一面に同一金属材料で同一の製造方法で作製してもよい。
【００４４】  前記プローブ集合体２１１−１乃至２１１−３の各々のプローブ左端から前記基準穴２７１までの距離を各々、Ｘｒ０＋２ｐ、Ｘｒ０＋ｐ、Ｘｒ０、と設置することにより、前記プローブ集合体２１１−１乃至２１１−３の各々のプローブ間距離と、前記電極端子パッド列５２−１乃至５２−３の各々のパッド間距離のＸ方向における相対的位置関係が決定される。
【００４５】  図７は、前記プローブ集合体２１１−１乃至２１１−３、及び２１１−４のＹ方向の位置決め手段を示すものである。前記電極端子パッド列５２−１乃至５２−４の各々のパッド列間距離、Ｙｒ１、Ｙｒ２，Ｙｒ３に合致すべくスペーサ２８０−１、２８０−２、２８０−３を挿入し、前記プローブ集合体２１１−１乃至２１１−３の各前記基準穴２７１、２７２に固定ピン２８２を貫通させ、ハウジング２６０と共に前記主基板３に固定ネジ２８１にて固定する。
【００４６】  これにより、前記電極端子パッド列５２−１乃至５２−４に対し、例えば、前記プローブ集合体２１１−１の先端が前記パッド列５２−１に、前記プローブ２１１−２の先端が前記パッド列５２−２に、前記プローブ２１１−３の先端が前記パッド列５２−３に、前記プローブ２１１−４の先端が前記パッド列５２−４に、一括して高精度に接触可能となる。
【００４７】  図８は、前記配線フィルム２１０を複数積層した多層配線フィルム構成による格子配列用プローブ組立体２５４を構成する手段を示すものである。５４は格子型電極端子パッド配列であり、パッド列５４−１１〜５４−８８から成るＸ方向ピッチがＰｘ、Ｙ方向ピッチがＰｙの８×８の格子状のパッド列で構成されている。
【００４８】  前記電極端子パッド配列５４に対応する前記プローブ組立体２５４は、８個の単列プローブ集合体２１５−１〜２１５−８で構成され前記プローブ集合体２１５−１〜２１５−８は、各々８個のプローブから成り、例えば、前記プローブ集合体２１５−１はＰｘのピッチのプローブ先端部２１−１１〜２１−１８を有するものである。
【００４９】  さらに前記プローブ集合体２１５−１〜２１５−８は、図７にて説明した方法と同様に、各々のプローブ集合体の間隔を決定するスペーサ（図示せず）等により各々Ｐｙの間隔に設置され、前記プローブ集合体２１５−１は前記パッド列５４−１１〜５４−１８に、前記プローブ集合体２１５−２は前記パッド列５４−２１〜５４−２８に、同様に前記プローブ集合体２１５−３〜２１５−８は、前記パッド列５４−３１〜５４−８１の列に対応している。
【００５０】  以上で構成された前記プローブ組立体２５４により、全ての前記プローブ先端部２１−１１〜２１−８８が全ての前記パッド５４−１１〜５４−８８に、一括して高精度に接触することができる。
【００５１】  前記プローブ集合体２１５−１〜２１５−８と継続する導体パターン４１−１１〜４１−１８等の片端（図示せず）は、前記接続端子４３１等を形成し、前記主基板３の各接続部に接続することが可能である。
【００５２】  図９は、半導体ウエハ上における複数の被検査半導体チップ５３−１乃至５３−３を、同時に検査を行うためのプローブ集合体の構成手段を示すものである。半導体ウエハ検査では検査時間短縮の有力な手段として、複数の被検査半導体チップを同時に検査する方法が多く採用されている。
【００５３】  図９において、２１６−１は、一つの絶縁フィルム上に形成された導体パターンによるプローブ集合体で、２１６−２は、他の絶縁フィルム上に形成された導体パターンによるプローブ集合体であり、各々積層することにより多層配線フィルムを形成している。前記プローブ集合体２１６−１のプローブ先端部２１−２１乃至２１−２３は、前記被検査半導体チップ５３−１乃至５３−３の一方の全ての電極端子パッドを含む列５３Ａと、前記プローブ集合体２１６−２のプローブ先端部２１−２１乃至２１−２３は、前記被検査半導体チップ５３−１乃至５３−３の他方の全ての電極端子パッドを含む列５３Ｂと合致すべく積層されている。この手段により、同一の配線フィルム上に複数の被検査半導体の電極端子パッドと接触可能なプローブ集合体を設置することができ、高精度なプローブ配列を一括して製造することが可能となる。
【００５４】  図１０は、図９にて説明した複数の被検査半導体チップを同時に検査することが可能なプローブ集合体を含む配線フィルム４−１０を示したものである。図９にて示した方法では、前記プローブ集合体２１６−１及び２１６−２の導体パターンが同一方向に伸長した場合の例であるが、図１０の方法では、前記プローブ集合体２１６−１及び２１６−２の導体パターンが相対する方向へ伸長した例を示す。この手段によれば、一つの配線フィルムで１列の被検査半導体チップ５３−１乃至５３−４の電極端子パッド列に接触可能な配線フィルムを構成することができる。
【００５５】  図１１は、半導体ウエハ５０上における全ての被検査半導体チップを同時に検査するためのプローブ集合体の構成手段を示すものである。図１１において、５３−１１乃至５３−２９は、Ｘ方向の被検査半導体チップ列を示す。例えば、半導体ウエハ中央部の前記半導体チップ列５３−１１の全ての電極端子パッドに対応する配線フィルムを４−１１とし、一つの絶縁フィルム上に、前記半導体チップ列５３−１１の電極端子パッド列のＸ方向ピッチと合致させたプローブ部と、＋Ｙ方向に伸長した導体パターンを構成している。同様に、前記半導体チップ列５３−１２乃至５３−２０の各々の全ての電極端子パッド列に対応する配線フィルムを４−１２乃至４−２０とし、多層配線フィルムを構成している。
【００５６】  一方、前記半導体チップ列５３−１２乃至５３−２９の各々の全ての電極端子パッド列に対応する配線フィルムを４−２１乃至４−２９（４−２１と４−２２のみ図示）とし、各々の電極端子パッド列のＸ方向ピッチと合致させたプローブ部と、−Ｙ方向に伸長した導体パターンにて多層配線フィルムを構成している。
【００５７】  この手段によれば、半導体ウエハ５０上における全ての被検査半導体チップを同時に検査するためのプローブ集合体を、配線フィルムの複数構成で安価に作製することができる。各々の配線フィルム４−１１乃至４−２９のプローブ部の他端は、主基板３上の接続端子への接続であっても、また、主基板３と独立にコネクターにて外部接続端子と接続することが可能である。
【００５８】  本例では、フラッシュメモリーＩＣ検査に見られるような、一つの半導体チップにおける電極端子パッド列が片側１列の例を示したが、一つの半導体チップにおける電極端子パッド列が複数列であっても、対応する配線フィルムを増やすことによって実現可能となる。
【００５９】  図１２は、高周波信号用プローブ集合体及び配線パターンシートの構成を説明する図である。図１２において、高周波信号用プローブ集合体２２０は、信号層プローブ集合体２２１、接地層プローブ集合体２２２と２２３、及び絶縁フィルム４０−２と４０−３で構成される前記信号層プローブ集合体２２１は、絶縁フィルム４０−１上にプローブ２０１−１〜２０１−６が設置され、本例では、前記プローブ２０１−１、２０１−２、２０１−４、２０１−５をそれぞれ信号線用とし、前記プローブ２０１−３、２０１−６をそれぞれ接地用とした例を示した。
【００６０】  一方、前記接地層プローブ集合体２２２は、銅箔シート４１０から、接地層プローブ２０２−１乃至２０２−４を一体形成し、前記接地層プローブ２０２乃至１乃至２０２−４を含む全ての前記接地用プローブ集合体２２２を接地用とする。
【００６１】  同様に、前記接地層プローブ集合体２２３は、同様に前記銅箔シート４１０から前記接地層プローブ２０３−１乃至２０３−４を形成し、前記接地層プローブ２０３−１乃至２０３−４を含む全ての前記接地層プローブ集合体２２３を接地用とする。
【００６２】  又、前記信号層プローブ集合体２２１は、配線フィルム上に設置した導体パターン４２−１乃至４２−６を継続設置し、前記導体パターン４２−１、４２−２、４２−４、４２−５を信号線用とし、前記導体パターン４２−３、４２−６を接地用とした。
【００６３】  上記で構成される前記信号層プローブ集合体２２１、接地層プローブ集合体２２２、２２３を含む配線フィルムを重ね合わせると、図１３のようになる。図１３（ａ）で示すように、前記接地層プローブ２０２−１と２０３−１及び前記接地層プローブ２０２−２と２０３−２は、前記信号層プローブ２０１−１と２０１−２の両側に位置するように予め配置作製する。又、前記接地層プローブ２０２−３と２０３−３及び前記接地層プローブ２０２−４と２０３−４は、前記信号層プローブ２０１−３と２０１−６のＸ方向位置と一致する位置に予め配置作製する。以上のように構成された前記高周波信号用プローブ集合体２２０の各々のプローブは、図１３（ａ）の電極端子パッド列５３−３１乃至５３−３８の黒丸で示す如き位置に接触するものである。
【００６４】  図１３（ａ）の断面Ａ−Ａ図において、前記高周波信号用プローブ集合体２２０の構造による効果を説明する。断面Ａ−Ａ（１）は、前記プローブ２０１−１、２０１−２、２０２−１、２０２−２、２０３−１、２０３−２で構成される部分の前記信号層プローブ２０１−１、２０１−２における断面図を示すものである。前記信号層プローブ２０１−１、２０１−２の幅ｗ、厚さｔ、間隔ｃ及び前記銅箔シート４１０間の距離ｈを適切に選択することにより、本例では、差動ストリップラインの特性インピーダンスが確保された配線構造にすることが可能となる。
【００６５】  又、断面Ａ−Ａ（２）は、前記プローブ２０１−３乃至２０１−６、２０２−３、２０２−４、２０３−３、２０３−４で構成される部分の前記信号層プローブ２０１−３乃至２０１−６における断面図を示すものである。前記信号層プローブ２０１−３乃至２０１−６の幅ｗ、厚さｔ、間隔ｃ１、ｃ２及び前記銅箔シート４１０間の距離ｈを適切に選択することにより、本実施例では、コプレナ−差動ストリップラインの特性インピーダンスが確保された配線構造にすることが可能となる。
【００６６】  図１３（ｂ）は、図１３（ａ）で説明した前記高周波信号用プローブ集合体２２０を含む高周波用配線フィルム４２０を示したものである。図１３（ｂ）において、前記高周波信号用プローブ集合体２２０から継続伸長した信号線用前記配線パターン４２−１と４２−２又は４２−４と４２−５は、主基板３上の信号線用接続端子３０７に半田付け（３０８）され、スルーホール３０３等を介して他の回路等に接続される。又、接地用前記配線パターン４２−３と４２−６、及び接地層を構成する銅箔４１０は、主基板３上の接地用接続端子３１７に半田付け（３０８）される。
【００６７】  以上のように、前記高周波信号用プローブ集合体２２０或いは前記高周波用配線フィルム４２０構造によれば、プローブ先端から主基板上の接続部まで不連続点の少ないインピーダンス整合された配線を容易に構成することができ、高周波信号に適した構造とすることが可能となる。
【００６８】  図１４は、微小電流測定用のプローブ集合体を含む配線フィルムの構成を説明する図である。図１４において、微小電流測定用プローブ集合体２３０は、信号線プローブ２０５−１乃至２０５−８が設置され、前記信号線プローブ２０５−１乃至２０５−８の各々の両側近傍に平行して接地用パターン２０６ａと２０６ｂが設置されている。例えば、前記信号線プローブ２０５−１の両側に、前記接地用パターン２０６−１ａと２０６−１ｂが設置されている。
【００６９】  又、前記配線フィルム上には、導体パターン４６−１乃至４６−８が設置され、片端は各々前記信号線プローブ２０５−１乃至２０５−８と継続し、他端は、例えばスルーホール４６−１１で主基板（図示せず）等に接続される。さらに、前記導体パターン４６−１乃至４６−８の各々の概略全周近傍に、接地用パターン４７−１乃至４７−８が設置され、片端は各々前記接地用パターン２０６ａ、２０６ｂと継続している。前記接地用パターン４７−１乃至４７−８は、スルーホール４７−１１で主基板（図示せず）等の接地パターンに接続される。前記スルーホール４７−１１は、例えば前記前記接地用パターン４７−１の裏面に設けたバンプを熱圧着等の手段で主基板上の接地用パターンと接続することも可能である。
【００７０】  以上のように、前記微小電流測定用プローブ集合体２３０を含む配線フィルム構造によれば、隣接した信号線間における漏れ電流を小さくすることができ、例えば半導体ウエハ検査の初期工程におけるパラメトリックテストのような、微小電流を測定する際の漏れ電流の極めて小さい配線構造を有するプローブカードが実現可能となる。
【００７１】  図１５は、２つ以上の金属材料からなる前記導体パターン４１を電鋳により形成する方法及び構成を説明する図である。図１５（ａ）において、４９０は電鋳形成のための電極である導電性基板で、前記電極４９０上でまず、第１の導電性金属４１１を形成し、前記第１の導電性金属４１１上に第２の導電性金属４１２を形成するものである。
【００７２】  前記配線フィルム４を形成するために、図１５（ｂ）に示すように、前記第１及び第２の導電性金属４１１、４１２を前記電極４９０から取り外し、前記絶縁フィルム４０上に貼り付けたものである。
【００７３】  プローブカードにおいて、プローブは半導体電極パッドとの安定した電気的接触を保持するため、適切なストロークに対する十分な接触力を有する金属材料でなければならない。一方、プローブを含むプローブカード上の配線パターンは電気的抵抗の低減のため、優れた導電性を有する金属材料であることが望ましい。又、電源ライン等を司るプローブ及び配線パターンでは、十分な厚さを有する導体で構成されなければならない。
【００７４】  図１５（ｂ）に示すように、前記導体パターン４１の前記プローブ変形部２２を有する前記プローブ２０においては、十分な弾性変形領域を有する材料から成る前記第１の導電性金属４１１のみとし、前記導体パターン４１におけるその他の部分（主として前記配線パターン４２を構成する部分）には、良好な導電性を有する材料から成る前記第２の導電性金属４１２を積層する構造とした。前記第１の導電性金属４１１の例としては、ベリリウム銅合金、ニッケル−コバルト合金、鉄−ニッケル合金等が可能である。又、前記第２の導電性金属４１２の例としては、銅又は金等が可能である。本構成とすることにより、前記プローブ部２０ではバネ特性の優れたプローブ特性を有し、前記配線パターン４２では優れた導電性を有する前記導体パターン４１を形成することが可能となる。
【００７５】  又、図１５（ｃ）は、前記プローブ先端部２１の先端厚さＴｐを増加させる方法を示した図であり、前記第２の導電性金属４１２を前記プローブ部２０の範囲を形成し、その後エッチングにてＴｐの厚さまで制御することが可能である。
【００７６】  さらに、図１５（ｄ）は、バネ特性及び導電性の両方を兼ね備える第３の導電性金属４１３による構成を示した図であり、前記導体パターン４１の全域に前記第３の導電性金属４１３を形成し、その後エッチングにて所望の厚さまで制御することも可能である。前記第３の導電性金属４１３の例としては、鉄−ニッケル合金等が可能である。
【００７７】  図１６は、前記プローブ変形部２２のバネ特性をより有効にするための実施例を示す。図１６（ａ）は、少なくとも前記プローブ先端部２１及び前記プローブ変形部２２を、角度設定用スペーサ２６３により、垂直軸（Ｚ軸）に対して予めθ°傾斜を持たせて前記絶縁フィルム４０を介してハウジング２６１に設置したものである。これにより、前記プローブ先端部２１が電極パッド５５と接触を開始した後、前記プローブ変形部２２の変形をより確実にすることができる。
【００７８】  又、図１６（ｂ）は、前記プローブ変形部２２に予め変形を生じさせた後、ハウジング２６２に設置したものである。同様に、前記プローブ先端部２１が前記電極パッド５５と接触を開始した後、前記プローブ変形部２２の変形をより確実にすることができる。
【００７９】  図１６（ｃ）〜（ｄ）は、前記プローブ先端部２１の偏心荷重による変形の動作を示す図である。図１６（ｃ）は、前記電極パッド５５と接触する前の状態を示す図である。前記プローブ部２０を構成する前記プローブ２０の導体と前記絶縁フィルム４０が前記絶縁フィルム４０−６を介してハウジング２６４に固定設置されたものである。また、前記絶縁フィルム４０は前記ハウジング２６４からＬ２の長さだけ前記ハウジング２６４から露出し、さらに前記プローブ部２０の導体がＬ１の長さだけ前記絶縁フィルム４０から露出した状態にある。前記プローブ部２０の導体と前記絶縁フィルム４０は貼付けているため一体と看做した場合、前記プローブ部２０のＬ１とＬ２部を合成した重心を通るプローブ中心軸Ｃｐに対し、前記電極パッド５５と接触する前記プローブ先端部２１を通るプローブ先端中心軸Ｃ２１はΔＣｐだけ偏心していることになる。従って、前記プローブ先端部２１が前記電極パッド５５と接触を開始すると、前記プローブ部２０のＬ１とＬ２部は偏心荷重としての動作を行うことになる。
【００８０】  図１６（ｃ）にて、前記プローブ先端部２１の偏心荷重による変形動作を説明する。前記プローブ先端部２１が前記電極パッド５５と接触を開始すると、ΔＣｐだけ軸偏心しているため前記プローブ先端部２１に反時計方向の回転モーメントが働く。これにより、前記電極パッド５５との接触が進行すると前記プローブ先端部２１が−Ｙ方向に向かって変形し、前記プローブ部２０のＬ１とＬ２部が前記プローブ変形部２２として図示のように変形する。
【００８１】  前記電極パッド５５との接触がさらに進行すると、前記プローブ先端部２１が−Ｙ方向に向かってさらに変形し、前記プローブ先端中心軸Ｃ２１と前記プローブ先端部２１との距離Ｓｃ、すなわちスクラブ長が増加し前記プローブ先端部２１が前記電極パッド５５から外れてしまうという問題が生じる。これを防ぐため、図１６（ｅ）に示すように、前記プローブ先端部２１の変形方向（図において左側）のハウジング２６４ａを、前記プローブ先端部２１の近傍まで伸長させることにより、必要以上のスクラブ動作を抑止することが可能である。
【００８２】  プローブカードは一般的に、被検査半導体ウエハと共にプローバー装置内に設置され検査が実施される。プローバー装置内は、検査時において比較的高温状態（例えば８５℃前後）となり、従って被検査半導体及びプローブカードも同等温度の環境下となる。又、製品化された半導体チップの使用環境温度も高温下（例えば１００℃以上）で使用される場合が多く、実環境温度に則した検査も要求される。この時、プローブカードとして問題になるのは、温度変化に伴う半導体の熱膨張による電極パッド間の位置変動に対し、プローブ先端位置が追従出来なければならないということにある。
【００８３】  図１７は、本発明の実施の形態における前記プローブ集合体２１０における、前記プローブ部２０の熱膨張による挙動の例を示したものである。図１７（ｃ）に示す前記プローブ集合体２１０において、前記ダミーパターン部２７０に設置した前記基準穴２７３を基準として、前記プローブ集合体２１０の両端を前記固定ピン２８２によりハウジング２６５に少なくともＸ方向を固定した場合について説明する。
【００８４】  図１７（ａ）において、電極パッド列５３を有する被検査半導体チップ５が、常温時（ｉ）（例えば２５℃）における前記電極パッド＃１−＃１６間距離がＬｔ０で、高温時（ｉｉ）（例えば１２５℃）に前記被検査半導体チップ５の熱膨張に伴い、前記電極パッド＃１６が前記電極パッド＃１を基準として常温時における位置よりΔｔ１移動したとすると、前記電極パッド＃１−＃１６間距離はＬｔ１＝Ｌｔ０＋Δｔ１となる。
【００８５】  図１７（ｂ）は、前記温度変化に伴う前記プローブ集合体２１０のプローブ先端部２１の挙動を示したものである。図１７（ｂ）（ｉ）に示すように、常温時の前記電極パッド５３の＃１−＃１６間距離Ｌｔ０に合致すべく前記プローブ先端部２１の＃１−＃１６間距離をＬｐ０として設置した前記プローブ集合体２１０において、高温時での前記プローブ先端２１の挙動を図１７（ｂ）（ｉｉ）にて説明する。
【００８６】  前記プローブ集合体２１０の前記絶縁フィルム４０はポリイミド等の材料が一般的であるが、ポリイミドの線膨張係数は約４０〜５４（×１０−６／℃）であり、半導体ウエハの材料であるシリコンの線膨張係数約２．５（×１０−６／℃）と比較して約２０倍の線膨張係数を有する。そのため、前記絶縁フィルム４０に搭載した前記プローブ部２０単体における先端移動量Δｐ２は、前記電極パッド５３の＃１６の移動量と比較し、非常に大きなものとなってしまう。又、図１７（ｂ）（ｉｉ）に示すように、前記固定ピン２８２により、前記ハウジング２６５に前記プローブ部２０の両端を固定した場合に、前記ハウジング２６５の熱膨張による移動量（ハウジングの右端としてΔｅｈ１移動）に対し、前記プローブ部２０が前記絶縁フィルム４０と共に歪んでしまい、プローブ先端が電極パッドから外れるといった問題が生じる。
【００８７】  図１８は、本発明の実施の形態における熱収縮追従構造によるプローブ組立体を説明する図である。図１８（ａ）は、図１７（ａ）同様、電極パッド列５３を有する被検査半導体チップ５の、常温時と高温時との温度変化に対する、前記電極パッド５３の＃１−＃１６間距離（Ｌｔ１＝Ｌｔ０＋Δｔ１）の関係を示すものである。又、図１８（ｂ）（ｃ）は、熱収縮追従型プローブ組立体２５６の構造と、常温時と高温時との温度変化に対する、前記プローブ部２０と前記プローブ部２０に継続する前記配線パターン４２の挙動を示すものである。
【００８８】  図１８（ｂ）（ｃ）において、２４０は、熱収縮追従型プローブ組立体２５６を構成するプローブ集合体で、絶縁フィルム４０−４上に前記プローブ部２０と前記配線パターン４２を有する。２６６ａと２６６ｂは支持体で、前記プローブ集合体２４０を絶縁フィルム４０−５と共に機械的に挟み、前記固定ピン２８２で固定している。又、前記絶縁フィルム４０−４及び４０−５は、図１８（ｃ）に示すように、前記プローブ部２０の各々のプローブ間に応力緩和用スリット４０４を設置し、複数のプローブ毎（図の例では８個毎）に絶縁フィルム保持用スリット４０５を設置している。一方、前記支持体２６６ａ又は２６６ｂには突起部２６６ｓを設け、それぞれ前記絶縁フィルム保持用スリット４０５と勘合し、前記絶縁フィルム保持用スリット４０５が少なくともＸ方向に前記突起部２６６ｓに拘束すべく位置、大きさを設定している。
【００８９】  以上の構成による前記熱収縮追従型プローブ組立体２５６の動作を、図１８を用いて説明する。前記プローブ集合体２４０における前記プローブ先端部２１の＃１−＃１６間距離Ｌｐ０は、常温時（ｉ）における前記電極パッド５３の＃１−＃１６間距離Ｌｔ０と合致すべく設置されている。温度が上昇し高温時（ｉｉ）においては、前記支持体２６６ａ及び２６６ｂがＸ方向に膨張移動する（支持体右端としてΔｅｈ２移動）と共に、前記支持体２６６ａ及び２６６ｂに設けた突起部２６６ｓが、前記絶縁フィルム保持用スリット４０５と勘合しているため、各々の前記絶縁フィルム保持用スリット４０５において前記絶縁フィルム４０−４及び４０−５がＸ方向に拘束され、前記支持体２６６ａ及び２６６ｂのＸ方向への伸び量に追従しながら移動することになる（絶縁フィルムとしてΔｅｐ２移動）。
【００９０】  一方、図１７（ｂ）にて前述したようなポリイミドの熱膨張による内部の歪みは、前記支持体２６６ａと２６６ｂによる前記プローブ部２０への機械的押し付け力と、前記プローブ部２０の各プローブ間に設置した前記応力緩和用スリット４０４により、各プローブ間でのたわみ４０ｂを生じ易くすることになり、熱膨張による内部応力を緩和することができる。前記配線パターン４２においては、前記プローブ部２０のようなＸ方向の高精度な位置精度は必要としないためＸ方向の拘束は不要であり、前記配線パターン４２の熱膨張による拡張Ｌｐ２が生じるが、前記プローブ部２０への影響はない。
【００９１】  以上のような前記熱収縮追従型プローブ組立体２５６の構成により、前記プローブ先端部２１のＸ方向位置が、前記支持体２６６ａ及び２６６ｂの熱膨張に伴うＸ方向変位に追従する手段とすることができる。又、前記支持体２６６ａ及び２６６ｂの材料としては、線膨張係数が被検査半導体シリコンウエハの線膨張係数に近似である鉄ニッケル合金（ニッケル含有量３６％：インバー、線膨張係数約２（×１０−６／℃））が最も適切である。
【００９２】  メモリーＩＣ等のウエハ検査では、検査コストの低減のため半導体ウエハ上の複数又は全数のチップを同時に検査することが一般的である。このためには、半導体ウエハ全体の広範囲に相当する電極パッド間の距離（例えば直径３００ｍｍウエハにおける概略直径相当距離）について、対応するプローブが電極パッドの移動量に追従しなければならない。前記鉄ニッケル合金（ニッケル含有量３６％：インバー）を適用すると、電極パッド間の距離が３００ｍｍで相対温度変化１００℃のとき、半導体シリコンウエハ上の電極パッド（線膨張係数約２．５（×１０−６／℃））の最大移動量が約０．０７５ｍｍであるのに対し、対応するプローブの最大移動量は約０．０６ｍｍとすることができ、一般的な電極パッド幅寸法５０〜８０μｍにおいては十分に追従可能である。従って、前記熱収縮追従型プローブ組立体２５６の構成が、広範囲面積における半導体ウエハ検査に非常に有効である。
【００９３】  以上説明した実施形態により、本発明のプローブカードによれば、複数の導電性導体パターンを１つの絶縁フィルム上に設置した配線フィルムであって、前記配線フィルム平面（ＸＹ平面）上に、前記導体パターンの一端におけるプローブ集合体整列手段と、前記プローブ集合体の方向転換手段と、前記導体パターンの他端における外部端子接続手段と、前記プローブ集合体と前記外部接続端子との間における導体パターン拡張手段とを有することにより、複数列の狭ピッチかつ多ピン配列を有する半導体チップ検査、複数の半導体チップの同時検査、高周波信号路を有する半導体チップ検査、広範囲な温度環境下における検査等に対応可能なプローブカードを実現すると共にプローブと配線との接続問題を解決した安価なプローブカードを提供するものである。
【産業上の利用可能性】
【００９４】  半導体ウエハにおける高周波帯域の信号を含む多ピン狭ピッチ検査端子を有する半導体の電気的検査に使用するプローブカードに利用することができる。
【符号の説明】
【００９５】１  プローブカード
２  プローブ組立体
２０  プローブ部
２１、２１−１〜４、２１−１１〜８８、２１−２１，２２  プローブ先端部
２２  プローブ変形部
２３  プローブ導体パターン部
２０１−１，２，４，５  信号線プローブ
２０１−３，６  接地用プローブ
２０２−１，４  接地用プローブ
２０３−１，４  接地用プローブ
２０５−１〜８  信号線プローブ
２０６−１〜８  接地用パターン
２１０  プローブ集合体
２１１、２１２、２１３、２１４  単列プローブ集合体
２１１−１〜３  単列プローブ集合体
２１５−１〜８  単列プローブ集合体
２１６−１，２  単列プローブ集合体
２２０  高周波信号用プローブ集合体
２２１  信号層プローブ集合体
２２２，２２３  接地層プローブ集合体
２３０  微小電流測定用プローブ集合体
２４０  熱収縮追従型プローブ集合体
２５１  周辺配列プローブ組立体
２５２  千鳥配列プローブ組立体
２５４  格子配列プローブ組立体
２５６  熱収縮追従型プローブ組立体
２６０、２６１、２６２、２６４、２６５  ハウジング
２６３  角度設定用スペーサ
２６６ａ、２６６ｂ  支持体
２６６ｓ  突起部
２７０  ダミーパターン部
２７１、２７２、２７３  基準穴
２８０、２８０−１〜３  スペーサ
２８１  固定ネジ
２８２  固定ピン
３  主基板
３１  表層（上面）
３２  表層（下面）
３５  中間層
３０１  インターフェース部
３１１  外部接続端子
３１２  テスター接続端子
３０２  電気端子
３０３  スルーホール
３０５  電気部品
３０６  コネクター
３０７、３１７  電気端子
３０８  半田
３１１  外部接続端子
４  配線フィルム
４−１０、４−１１〜２２  配線フィルム
４０、４０−１〜６  絶縁フィルム
４０ｂ  たわみ部
４１、４１−１〜５、４１−１１〜１８  導体パターン
４２  配線パターン部
４２−１〜６  配線パターン
４５  中継用配線フィルム
４６−１〜８  導体パターン
４６−１１〜１８  スルーホール
４７−１〜８  接地用パターン
４７−１１〜１８  接地用スルーホール
４０１、４０２  切り欠き
４０４  応力緩和用スリット
４０５  絶縁フィルム保持スリット
４１０  銅箔
４１１  第１の導電性金属
４１２  第２の導電性金属
４１３  第３の導電性金属
４２０  高周波信号用配線フィルム
４３１〜４３４  接続端子
４３５  接続端子（中継用配線フィルム）
４３６  スルーホール
４５１  接続端子
４５２  配線パターン
４５３  絶縁フィルム
４９０  電極板
５  被検査半導体
５０  半導体ウエハ
５１−１〜４  電極端子パッド列
５２  被検査半導体
５２−１〜４  電極端子パッド列
５３  電極端子パッド列
５３Ａ、Ｂ  電極端子パッド列
５３−１〜４  被検査半導体
５３−１１〜２２  被検査半導体列
５４  被検査半導体
５４−１１〜８８  電極端子パッド列
５５  電極端子パッド
【図１】
2018132515.tif 000003
【図２】
2018132515.tif 000004
【図３】
2018132515.tif 000005
【図４】
2018132515.tif 000006
【図５】
2018132515.tif 000007
【図６】
2018132515.tif 000008
【図７】
2018132515.tif 000009
【図８】
2018132515.tif 000010
【図９】
2018132515.tif 000011
【図１０】
2018132515.tif 000012
【図１１】
2018132515.tif 000013
【図１２】
2018132515.tif 000014
【図１３】
2018132515.tif 000015
【図１４】
2018132515.tif 000016
【図１５】
2018132515.tif 000017
【図１６】
2018132515.tif 000018
【図１７】
2018132515.tif 000019
【図１８】
2018132515.tif 000020