(57)【要約】【課題】集積回路のパワーオンリセットの解除後の不定状態を回避するオルタネータ用レギュレータを提供する。【解決手段】レギュレータ１は、交流発電機２を制御する制御回路１０に入力されるクロックＣＬＫを生成するクロック生成回路１１と、制御回路１０に電源電圧が供給開始されると制御回路１０のリセットを行い、制御回路１０に電源電圧が供給開始されてから所定時間が経過すると制御回路１０のリセットを解除するパワーオンリセット回路１２と、を備える。クロック生成回路１１は、パワーオンリセット信号ＰＯＲに基づいてクロックＣＬＫの生成タイミングを制御するＮチャネル型ＭＯＳトランジスタ１１４を備える。Ｎチャネル型ＭＯＳトランジスタ１１４は、パワーオンリセット信号ＰＯＲがリセットの解除を行うことを示すレベルになってから予め決められた時間が経過したタイミングでクロックＣＬＫの生成を開始させる。【選択図】図１
2018045319.tif 000002
【特許請求の範囲】
【請求項１】
クロックに基づいて動作する集積回路に入力される前記クロックを生成するクロック生成回路であって、
前記集積回路に電源電圧が供給開始されると前記集積回路のリセットを行い、前記集積回路に前記電源電圧が供給開始されてから所定時間が経過すると前記集積回路のリセットを解除するパワーオンリセット回路によって生成される前記リセットと前記リセットの解除とを行うためのパワーオンリセット信号に基づいて前記クロックの生成タイミングを制御する制御部を備え、
前記制御部は、前記パワーオンリセット信号が前記リセットの解除を行うことを示すレベルになってから予め決められた時間が経過したタイミングで前記クロックの生成を開始するクロック生成回路。
【請求項２】
請求項１記載のクロック生成回路であって、
コンデンサと、
前記電源電圧に基づいて前記コンデンサを充放電する充放電回路と、を更に備え、
前記コンデンサの電圧変化に応じた信号が前記クロックとして出力され、
前記制御部は、前記パワーオンリセット信号が前記リセットを行うことを示すレベルである場合には、前記充放電回路による前記コンデンサの充放電を停止させ、前記パワーオンリセット信号が前記リセットの解除を行うことを示すレベルである場合には、前記充放電回路による前記コンデンサの充放電を開始させるクロック生成回路。
【請求項３】
請求項２記載のクロック生成回路であって、
前記充放電回路は、前記電源電圧に基づいて動作する定電流源であり、
前記コンデンサは、前記定電流源とグランドの間に接続されており、
前記制御部は、前記パワーオンリセット信号が前記リセットを行うことを示すレベルである場合にオンし、前記パワーオンリセット信号が前記リセットの解除を行うことを示すレベルである場合にオフする、前記コンデンサの両端に接続されたスイッチング素子によって構成されるクロック生成回路。
【請求項４】
請求項１〜３のいずれか１項記載のクロック生成回路であって、
前記集積回路は、交流発電機から出力される電圧を一定に制御する制御回路であるクロック生成回路。
【請求項５】
請求項４記載のクロック生成回路と、
前記集積回路と、
前記パワーオンリセット回路と、を備えるオルタネータ用レギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック生成回路、オルタネータ用レギュレータに関する。
【背景技術】
【０００２】
最近の電子機器の多くは、フリップフロップ、カウンタ、レジスタ、マイクロプロセッサ等のデジタルデバイス、又は、このデジタルデバイス及びアナログデバイスを含む集積回路を搭載している。
【０００３】
集積回路内部のフリップフロップ、レジスタ、カウンタ等の状態は、一般に、例えばレジスタにより予め決められた初期状態が与えられ、その後の動作過程において、レジスタ値の変更や入力信号に応じて状態が遷移する。
【０００４】
しかし、集積回路に電源電圧が供給されるパワーオン時には、集積回路の内部状態は不定となり、期待する動作が得られない或いは外部に影響のある不具合を生じさせてしまう可能性がある。
【０００５】
そこで、パワーオン時には、レジスタや入力信号によって内部状態が確定するまでの時間を確保するために、強制的にレジスタ等を初期化するパワーオンリセットが一般的に行われている（特許文献１−４参照）。
【０００６】
特許文献１、特許文献２、及び、特許文献４には、集積回路に入力されるクロック（集積回路が動作するときにタイミングを取るための周期的な信号）を利用して、この集積回路のパワーオンリセットの解除を行うタイミングを制御するパワーオンリセット回路が記載されている。
【０００７】
特許文献３には、入力されるパワーオンリセット信号を利用して、外部から入力されるクロックに内部クロックを同期させるＤＬＬ（ディレイロックループ）回路が記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−１７１０１号公報
【特許文献２】特開２００４−２６０６４８号公報
【特許文献３】特開平８−１３０４６４号公報
【特許文献４】特開平５−３３３９６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
外部から入力されるクロックに基づいてタイミングをとって動作する集積回路においては、クロックの入力とパワーオンリセット信号の入力とが同時に行われると、パワーオンリセットの解除後も内部状態が不定となり、正常に動作を開始することができなくなる可能性がある。
【００１０】
特許文献１、特許文献２、及び、特許文献４に記載の技術によれば、クロックを利用してパワーオンリセット信号を制御するため、クロック入力とパワーオンリセット信号の入力とをずらすことは可能である。しかし、パワーオンリセット信号を制御するためにデジタル回路を多用する必要があり、チップサイズの大型化、故障、及び、歩留まり悪化等が懸念される。
【００１１】
特許文献３に記載のＤＬＬ回路は、クロックとパワーオンリセット信号とが同時に入力されるのを防ぐことはできない。
【００１２】
本発明は、上記事情に鑑みてなされたものであり、集積回路のパワーオンリセットの解除後の内部状態の不定を回避することのできるクロック生成回路と、これを備えるオルタネータ用レギュレータを提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明のクロック発生回路は、クロックに基づいて動作する集積回路に入力される前記クロックを生成するクロック生成回路であって、前記集積回路に電源電圧が供給開始されると前記集積回路のリセットを行い、前記集積回路に前記電源電圧が供給開始されてから所定時間が経過すると前記集積回路のリセットを解除するパワーオンリセット回路によって生成される前記リセットと前記リセットの解除とを行うためのパワーオンリセット信号に基づいて前記クロックの生成タイミングを制御する制御部を備え、前記制御部は、前記パワーオンリセット信号が前記リセットの解除を行うことを示すレベルになってから予め決められた時間が経過したタイミングで前記クロックの生成を開始するものである。
【００１４】
本発明のオルタネータ用レギュレータは、前記クロック生成回路と、前記集積回路と、前記パワーオンリセット回路と、を備えるものである。
【発明の効果】
【００１５】
本発明によれば、集積回路のパワーオンリセットの解除後の内部状態の不定を回避することのできるクロック生成回路と、これを備えるオルタネータ用レギュレータとを提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態であるオルタネータ用レギュレータ１の概略構成を示す図である。
【図２】図１に示すオルタネータ用レギュレータ１のパワーオン時の動作を説明するためのタイミングチャートである。
【図３】図１に示すオルタネータ用レギュレータ１の変形例を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について図面を参照して説明する。
【００１８】
図１は、本発明の一実施形態であるオルタネータ用レギュレータ１の概略構成を示す図である。オルタネータ用レギュレータ１は、自動車に搭載される交流発電機を制御対象とするレギュレータである。
【００１９】
オルタネータ用レギュレータ１は、自動車の内燃機関によって駆動される交流発電機２から出力される電圧を一定に制御するための制御回路１０と、制御回路１０が動作するために用いられるクロックＣＬＫを生成するクロック生成回路１１と、制御回路１０のパワーオンリセットを行うパワーオンリセット回路１２と、これら各回路に電源電圧を供給する電源１３と、を備える。
【００２０】
制御回路１０、クロック生成回路１１、及び、パワーオンリセット回路１２の各々には、電源ラインＲＥＧを介して電源１３が接続されている。電源１３は、自動車に搭載されるバッテリ３とスイッチ４を介して接続されている。電源１３は、バッテリ３から供給される電圧を安定化させて電源ラインＲＥＧに出力する。
【００２１】
スイッチ４は、具体的には自動車のイグニッションスイッチであり、スイッチ４がオンすることで、バッテリ３から電圧が電源１３に供給され、電源１３から電源ラインＲＥＧを介して制御回路１０、クロック生成回路１１、及び、パワーオンリセット回路１２の各々に電源電圧が供給される。
【００２２】
制御回路１０は、フリップフロップ、カウンタ、レジスタ、マイクロプロセッサ等のデジタルデバイスが集積化された集積回路である。制御回路１０は、クロック生成回路１１で生成されたクロックＣＬＫに基づいて動作する。制御回路１０は、コンデンサ、抵抗、又は、トランジスタ等のアナログデバイスを含む場合もある。
【００２３】
パワーオンリセット回路１２は、制御回路１０に電源電圧が供給開始されると制御回路１０のリセット（内部レジスタ値等の初期化）を行い、制御回路１０に電源電圧が供給開始されてから所定時間が経過すると制御回路１０のリセットを解除する。
【００２４】
上記の所定時間は、交流発電機２の作動状態が安定し、かつ、制御回路１０内の各種回路が完全に安定した状態となるのに必要な時間が予め設定される。
【００２５】
パワーオンリセット回路１２は、制御回路１０のリセットと当該リセットの解除とを行うためのパワーオンリセット信号ＰＯＲを生成し、生成したパワーオンリセット信号ＰＯＲを制御回路１０に入力する。
【００２６】
図１の例では、スイッチ４がオンの状態で、パワーオンリセット信号ＰＯＲが基準値を超えるレベルの場合には制御回路１０がリセットされ、パワーオンリセット信号ＰＯＲが基準値の場合には制御回路１０のリセットが解除される。
【００２７】
パワーオンリセット回路１２の回路構成は、特に限定はされず、周知の構成を採用することができる。
【００２８】
例えば、パワーオンリセット回路１２は、電源１３とグランドとの間に抵抗とコンデンサの直列回路が接続され、この抵抗とこのコンデンサの接続点の電圧がインバータに入力され、インバータの出力がパワーオンリセット信号ＰＯＲとして出力される構成である。
【００２９】
このインバータは、入力電圧が所定値に達するまでは入力電圧をそのまま出力し、入力電圧が所定値に達すると基準値（０Ｖ）の信号を出力する。
【００３０】
クロック生成回路１１は、コンデンサ１１０と、充放電回路として機能する定電流源１１１と、矩形波変換回路１１２と、波形整形回路１１３と、スイッチング素子として機能するＮチャネル型ＭＯＳトランジスタ１１４と、を備える。
【００３１】
定電流源１１１は、電源ラインＲＥＧに接続されている。定電流源１１１は、スイッチ４がオンの状態で、電源ラインＲＥＧを介して供給される電源電圧に基づいて動作する。定電流源１１１の出力端子は、コンデンサ１１０の一端に接続されている。コンデンサ１１０の他端はグランドに接続されている。
【００３２】
定電流源１１１とコンデンサ１１０の接続点は、矩形波変換回路１１２の入力端子に接続されている。矩形波変換回路１１２の出力端子は、波形整形回路１１３の入力端子に接続されている。波形整形回路１１３の出力端子は制御回路１０の入力端子に接続されている。
【００３３】
Ｎチャネル型ＭＯＳトランジスタ１１４は、コンデンサ１１０の両端（定電流源１１１とコンデンサ１１０との接続点、及び、コンデンサ１１０とグランドとの接続点）に接続されており、そのゲートは、パワーオンリセット信号ＰＯＲによって制御される。
【００３４】
Ｎチャネル型ＭＯＳトランジスタ１１４は、パワーオンリセット信号ＰＯＲが制御回路１０のリセットを行うことを示すレベル（以下、リセットレベルという）である場合にはオンし、パワーオンリセット信号ＰＯＲが制御回路１０のリセットを解除することを示すレベル（以下、リセット解除レベルという）である場合にはオフする。
【００３５】
スイッチ４がオンで、かつ、Ｎチャネル型ＭＯＳトランジスタ１１４がオフの状態で、定電流源１１１は、電源ラインＲＥＧから供給される電源電圧に基づいてコンデンサ１１０の充放電を行う。コンデンサ１１０が充放電されることで、コンデンサ１１０の電圧は周期的に変化する。
【００３６】
矩形波変換回路１１２は、コンデンサ１１０の周期的に変化する電圧波形を矩形波に変換して出力する。
【００３７】
波形整形回路１１３は、矩形波変換回路１１２から出力される矩形波を整形し、クロックＣＬＫとして出力する。
【００３８】
スイッチ４がオンかつＮチャネル型ＭＯＳトランジスタ１１４がオンの状態では、コンデンサ１１０の電圧は０Ｖに固定される。このため、この状態では、クロック生成回路１１からはクロックＣＬＫは出力されない。
【００３９】
一方、スイッチ４がオンかつＮチャネル型ＭＯＳトランジスタ１１４がオフの状態では、コンデンサ１１０の電圧は、定電流源１１１によって充放電され、周期的に変化する。このため、この状態では、クロック生成回路１１からは周期的に変化するクロックＣＬＫが出力されることになる。
【００４０】
このように、Ｎチャネル型ＭＯＳトランジスタ１１４は、パワーオンリセット信号ＰＯＲがリセットレベルである場合には、定電流源１１１によるコンデンサ１１０の充放電を停止させ、パワーオンリセット信号ＰＯＲがリセット解除レベルである場合には、定電流源１１１によるコンデンサ１１０の充放電を開始させる制御部として機能する。
【００４１】
図２は、図１に示すオルタネータ用レギュレータ１のパワーオン時の動作を説明するためのタイミングチャートである。
【００４２】
図２に示す“ＲＥＧ”は電源ラインＲＥＧに供給される電圧を示す。図２に示す“ＰＯＲ”はパワーオンリセット信号ＰＯＲのレベルを示す。図２に示す“ＣＶ”はコンデンサ１１０の電圧を示す。図２に示す“ＣＬＫ”はクロック生成回路１１から出力されるクロックＣＬＫを示す。
【００４３】
時刻ｔ１においてスイッチ４がオンされると、電源ラインＲＥＧに供給される電源電圧は０Ｖから上昇を開始する。また、これと同時に、パワーオンリセット回路１２から出力されるパワーオンリセット信号ＰＯＲのレベルが、基準値（ここでは０Ｖとする）から上昇を開始する。
【００４４】
パワーオンリセット信号ＰＯＲのレベルが基準値を超えている間は、制御回路１０はリセットされた状態にある。また、パワーオンリセット信号ＰＯＲのレベルが基準値を超えている間は、Ｎチャネル型ＭＯＳトランジスタ１１４がオンしているため、定電流源１１１によるコンデンサ１１０の充電が開始されることはなく、クロックＣＬＫはローベルのままとなる。
【００４５】
電源ラインＲＥＧに供給されている電源電圧が時刻ｔ２において設定値ＴＨに達すると、パワーオンリセット信号ＰＯＲのレベルは基準値（０Ｖ）に切り替わる。このパワーオンリセット信号ＰＯＲのレベルが基準値になったタイミングで、制御回路１０のリセットが解除される。
【００４６】
また、時刻ｔ２において、パワーオンリセット信号ＰＯＲのレベルが基準値になると、Ｎチャネル型ＭＯＳトランジスタ１１４がオフするため、定電流源１１１によってコンデンサ１１０の充放電が開始される。これにより、コンデンサ１１０の電圧は時定数にしたがって上昇し、その後、ピークに達すると、時定数にしたがって放電される動作を繰り返す。
【００４７】
矩形波変換回路１１２は、コンデンサ１１０の電圧を、例えばコンデンサ１１０の電圧が閾値ＴＨ１以上となっている期間にハイレベルとなり、コンデンサ１１０の電圧が閾値ＴＨ１未満となっている期間にローレベルとなる矩形波に変換して出力する。
【００４８】
時刻ｔ２においてコンデンサ１１０の充電が開始されてから、コンデンサ１１０の電圧が閾値ＴＨ１に達するまでは時定数に依存した時間がかかる。このため、パワーオンリセットが解除された時刻ｔ２と、クロックＣＬＫが制御回路１０に入力される時刻ｔ３との間には、コンデンサ１１０及び定電流源１１１の直列回路の時定数に依存する予め決められた時間の差が生じる。
【００４９】
このように、図１のオルタネータ用レギュレータ１によれば、スイッチ４のオン後、クロック生成回路１１が、Ｎチャネル型ＭＯＳトランジスタ１１４の制御によって、パワーオンリセット信号ＰＯＲがリセットレベル（基準値）になったタイミングから予め決められた時間（時刻ｔ２と時刻ｔ３の差）が経過したタイミングでクロックＣＬＫの生成を開始する。このため、制御回路１０のリセットが解除された後に、クロックＣＬＫの制御回路１０への入力を行うことができ、リセット解除後に制御回路１０の内部状態が不定となるのを確実に防ぐことができる。
【００５０】
このような効果を、図１の例では、既存の発振回路の構成に対し、Ｎチャネル型ＭＯＳトランジスタ１１４を追加するだけで得ることができる。このため、オルタネータ用レギュレータ１の製造コストを低減することができる。
【００５１】
また、Ｎチャネル型ＭＯＳトランジスタ１１４はアナログデバイスであるため、オルタネータ用レギュレータ１のチップサイズの小型化、故障率の低減、及び、歩留まり向上等を実現することができる。
【００５２】
なお、図１の例では、コンデンサ１１０の両端に接続されるスイッチング素子としてのＮチャネル型ＭＯＳトランジスタ１１４を用いているが、このスイッチング素子としてのＰチャネル型ＭＯＳトランジスタを用いてもよい。
【００５３】
この場合には、パワーオンリセット回路１２は、上述したインバータの出力を反転させて出力する回路構成に変更される。そして、スイッチ４がオンされた後、パワーオンリセット信号ＰＯＲが基準値（０Ｖ）未満の期間に制御回路１０のリセットが行われ、パワーオンリセット信号ＰＯＲが基準値（０Ｖ）となる期間では、制御回路１０のリセットが解除される。
【００５４】
また、図１の例では、コンデンサ１１０の両端に接続されるスイッチング素子をオンオフしコンデンサ１１０の電圧を制御することで、コンデンサ１１０の充放電の停止と開始を切り替えるものとした。この変形例として、定電流源１１１の動作を制御することでコンデンサ１１０の充放電の開始と停止を切り替えてもよい。
【００５５】
図３は、図１に示すオルタネータ用レギュレータ１の変形例を示す図である。図３において図１と同じ構成には同一符号を付してある。
【００５６】
図３に示すオルタネータ用レギュレータ１は、Ｎチャネル型ＭＯＳトランジスタ１１４が削除され、電源ラインＲＥＧと定電流源１１１との間に、パワーオンリセット信号ＰＯＲによって制御されるスイッチ１１４Ａが追加された点を除いては、図１に示す構成と同じである。
【００５７】
スイッチ１１４Ａは、パワーオンリセット信号ＰＯＲがリセットレベルのときはオフし、パワーオンリセット信号ＰＯＲがリセット解除レベルのときにオンする。
【００５８】
これにより、制御回路１０のリセットが行われる期間では、定電流源１１１は動作せず、コンデンサ１１０の充放電は停止される。また、制御回路１０のリセットが解除されると、定電流源１１１は動作を開始し、コンデンサ１１０の充放電が行われる。
【００５９】
この構成でも、制御回路１０のリセットと、制御回路１０へのクロックＣＬＫの入力とが同時に行われるのを避けることができる。
【００６０】
なお、図３においてスイッチ１１４Ａを削除し、定電流源１１１を電源ラインＲＥＧに接続した構成とし、定電流源１１１の動作の停止と開始をパワーオンリセット信号ＰＯＲによって切り替え可能な構成としてもよい。
【００６１】
この構成では、パワーオンリセット信号ＰＯＲがリセットレベルのときには定電流源１１１が停止し、パワーオンリセット信号ＰＯＲがリセット解除レベルのときには定電流源１１１が起動する。この構成でも、制御回路１０のリセットと、制御回路１０へのクロックＣＬＫの入力とが同時に行われるのを避けることができる。
【００６２】
図１のクロック生成回路１１におけるＮチャネル型ＭＯＳトランジスタ１１４以外の部分、及び、図３のクロック生成回路１１におけるスイッチ１１４Ａ以外の部分は、それぞれ周知の構成を採用することができる。例えば、クロック生成回路１１は、水晶発振器を用いてクロックＣＬＫを生成する構成であってもよい。
【００６３】
発振方式としてどのようなものが採用された場合であっても、クロック生成回路１１は、パワーオンリセット信号ＰＯＲがリセットレベルの状態でははクロックＣＬＫの生成を停止し、パワーオンリセット信号ＰＯＲがリセット解除レベルに変化してから予め決められた時間が経過した後に、クロックＣＬＫの生成を開始する構成であれば、制御回路１０のリセットと、制御回路１０へのクロックＣＬＫの入力とが同時に行われるのを避けることができる。
【００６４】
ここまでは、クロック生成回路１１が、オルタネータ用レギュレータ１に含まれる制御回路１０に入力するクロックを生成するものとして説明したが、クロックＣＬＫの入力先となる回路は、デジタル回路を含み、クロックＣＬＫに基づいて動作する集積回路であれば何でもよい。
【００６５】
例えば、パーソナルコンピュータ又はスマートフォン等の情報通信機器やデジタル家電等に搭載されるパワーオンリセットが必要な集積回路に入力するクロックを、上述してきたクロック生成回路１１によって生成することもできる。
【００６６】
以上説明してきたように、本明細書には以下の事項が開示されている。
【００６７】
（１）  クロックに基づいて動作する集積回路に入力される前記クロックを生成するクロック生成回路であって、前記集積回路に電源電圧が供給開始されると前記集積回路のリセットを行い、前記集積回路に前記電源電圧が供給開始されてから所定時間が経過すると前記集積回路のリセットを解除するパワーオンリセット回路によって生成される前記リセットと前記リセットの解除とを行うためのパワーオンリセット信号に基づいて前記クロックの生成タイミングを制御する制御部を備え、前記制御部は、前記パワーオンリセット信号が前記リセットの解除を行うことを示すレベルになってから予め決められた時間が経過したタイミングで前記クロックの生成を開始するクロック生成回路。
【００６８】
（２）  （１）記載のクロック生成回路であって、コンデンサと、前記電源電圧に基づいて前記コンデンサを充放電する充放電回路と、を更に備え、前記コンデンサの電圧変化に応じた信号が前記クロックとして出力され、前記制御部は、前記パワーオンリセット信号が前記リセットを行うことを示すレベルである場合には、前記充放電回路による前記コンデンサの充放電を停止させ、前記パワーオンリセット信号が前記リセットの解除を行うことを示すレベルである場合には、前記充放電回路による前記コンデンサの充放電を開始させるクロック生成回路。
【００６９】
（３）  （２）記載のクロック生成回路であって、前記充放電回路は、前記電源電圧に基づいて動作する定電流源であり、前記コンデンサは、前記定電流源とグランドの間に接続されており、前記制御部は、前記パワーオンリセット信号が前記リセットを行うことを示すレベルである場合にオンし、前記パワーオンリセット信号が前記リセットの解除を行うことを示すレベルである場合にオフする、前記コンデンサの両端に接続されたスイッチング素子によって構成されるクロック生成回路。
【００７０】
（４）  （１）〜（３）のいずれか１つに記載のクロック生成回路であって、前記集積回路は、交流発電機から出力される電圧を一定に制御する制御回路であるクロック生成回路。
【００７１】
（５）  （４）記載のクロック生成回路と、前記集積回路と、前記パワーオンリセット回路と、を備えるオルタネータ用レギュレータ。
【符号の説明】
【００７２】
１  オルタネータ用レギュレータ
２  交流発電機
３  バッテリ
４  スイッチ
１０  制御回路
１１  クロック生成回路
１１１  定電流源
１１２  矩形波変換回路
１１３  波形整形回路
１１４  Ｎチャネル型ＭＯＳトランジスタ
１１４Ａ  スイッチ
１２  パワーオンリセット回路
１３  電源
ＲＥＧ  電源ライン
ＰＯＲ  パワーオンリセット信号
ＣＬＫ  クロック
【図１】
2018045319.tif 000003
【図２】
2018045319.tif 000004
【図３】
2018045319.tif 000005