(57)【要約】【課題】電圧値のモニター機能を有するマクロセルを用いて、半導体集積回路内のマクロセルにおける電圧降下を確認することができる。【解決手段】本発明の半導体集積回路は、マクロセルを用いて複数層で構成された半導体集積回路であって、前記マクロセルに設けられ、電圧を観測する第１の観測ポートと、前記第１の観測ポートから最上層の配線導体までを電気的に接続する第１の配線導体と、前記第１の配線導体から測定パッドまでを電気的に接続する第２の配線導体とを備える。ここで、互いに隣接するマクロセルの間に設けられ、電気的接続を保持するフィードセルと、前記フィードセルの電圧値を測定する第２の観測ポートとをさらに備える。【選択図】図１
2018148047.tif 000002
【特許請求の範囲】
【請求項１】
マクロセルを用いて複数層で構成された半導体集積回路であって、
前記マクロセルに設けられ、電圧を観測する第１の観測ポートと、
前記第１の観測ポートから最上層の配線導体までを電気的に接続する第１の配線導体と、
前記第１の配線導体から測定パッドまでを電気的に接続する第２の配線導体とを備えたことを特徴とする半導体集積回路。
【請求項２】
互いに隣接するマクロセルの間に設けられ、電気的接続を保持するフィードセルと、
前記フィードセルの電圧値を測定する第２の観測ポートとをさらに備えたことを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記測定パッドと、複数の前記第１の観測ポートの間に設けられ、切替信号に基づいて、複数の前記第１の観測ポートのうちのいずれかを選択して前記測定パッドに電気的に接続する切替回路をさらに備えたことを特徴とする請求項１又は２記載の半導体集積回路。
【請求項４】
前記マクロセルに設けられ、電源を供給することが可能な電源供給ポートと、
前記電源供給ポートから最上層の配線導体を介して電源供給パッドまでを電気的に接続する第３の配線導体とをさらに備えたことを特徴とする請求項１〜３のうちのいずれか１つに記載の半導体集積回路。
【請求項５】
前記最上層の配線導体と、前記電源供給パッドとの間に設けられ、前記電気的に接続された回路を保護する保護回路をさらに備えたことを特徴とする請求項４記載の半導体集積回路。
【請求項６】
マクロセルを含むセルライブラリに基づいて、マクロセルを用いて複数層で構成された半導体集積回路の回路レイアウトデータを作成する制御手段を用いた半導体集積回路の設計方法であって、
前記制御手段が、前記マクロセルに設けられ、電圧を観測する第１の観測ポートを設定するステップと、
前記制御手段が、前記第１の観測ポートから最上層の配線導体までを電気的に接続する第１の配線導体を配置するステップと、
前記制御手段が、前記第１の配線導体から測定パッドまでを電気的に接続する第２の配線導体を配置するステップとを含むことを特徴とする半導体集積回路の設計方法。
【請求項７】
前記制御手段が、所定の電力解析シミュレーションを用いて、前記マクロセルの配置エリアにおいて所定のしきい値以上の電圧降下量を有する箇所を特定するステップと、
前記制御手段が、前記特定された箇所に観測ポートを設定するステップとをさらに含むことを特徴とする請求項６記載の半導体集積回路の設計方法。
【請求項８】
前記制御手段が、互いに隣接するマクロセルの間に設けられ、電気的接続を保持するフィードセルを設定するステップと、
前記制御手段が、前記フィードセルの電圧値を測定する第２の観測ポートを設定するステップとをさらに含むことを特徴とする請求項６又は７記載の半導体集積回路の設計方法。
【請求項９】
前記制御手段が、前記測定パッドと、複数の前記第１の観測ポートの間に設けられ、切替信号に基づいて、複数の前記第１の観測ポートのうちのいずれかを選択して前記測定パッドに電気的に接続する切替回路を設けるステップをさらに含むことを特徴とする請求項６〜８のうちのいずれか１つに記載の半導体集積回路の設計方法。
【請求項１０】
前記制御手段が、前記マクロセルに設けられ、電源を供給することが可能な電源供給ポートを設定するステップと、
前記制御手段が、前記電源供給ポートから最上層の配線導体を介して電源供給パッドまでを電気的に接続する第３の配線導体を配置するステップとをさらに含むことを特徴とする請求項６〜９のうちのいずれか１つに記載の半導体集積回路の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路とその設計方法に関する。
【背景技術】
【０００２】
自動配置配線ツールなどの設計支援装置を用いてチップの配置配線を行なう際、最上層から最下層までのメタル配線を電気的に接続する電源接続セルを配置することで、ロジック回路への電源供給が可能なマクロセルについては考えられ既に知られている（例えば、特許文献１参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかし、今までの電源供給機能を備えたマクロセルは、他のマクロセルから成るロジック回路へ電源を供給することが目的である。このため、供給された電圧が、電源配線により接続されたマクロセルが動作するのに十分な電圧値を保持できているか、完成した製品上では確認ができない問題があった。
【０００４】
本発明の目的は、電圧値のモニター機能を有するマクロセルを用いて、半導体集積回路内のマクロセルにおける電圧降下を確認することができる半導体集積回路を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の一態様にかかる半導体集積回路は、マクロセルを用いて複数層で構成された半導体集積回路であって、
前記マクロセルに設けられ、電圧を観測する第１の観測ポートと、
前記第１の観測ポートから最上層の配線導体までを電気的に接続する第１の配線導体と、
前記第１の配線導体から測定パッドまでを電気的に接続する第２の配線導体とを備えたことを特徴とする。
【発明の効果】
【０００６】
本発明に係る半導体集積回路によれば、電圧値のモニター機能を有するマクロセルを用いて、半導体集積回路内のマクロセルにおける電圧降下を確認することができる。これにより、実際の製品上でマクロセル毎の電圧降下量が確認できるため、問題となる電圧降下の発生箇所が容易に特定できる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態１に係る半導体集積回路の設計支援装置１００のハードウェア構成を示すブロック図である。
【図２Ａ】図１の設計支援装置１００の機能構成を示すブロック図である。
【図２Ｂ】実施形態１の変形例に係る設計支援装置１００Ａの機能構成を示すブロック図である。
【図３Ａ】実施形態２に係る半導体集積回路において、電圧を測定する機能を有するマクロセルの接続例を示す概略断面図である。
【図３Ｂ】図３Ａの詳細断面図である。
【図４Ａ】比較例に係る半導体集積回路において、電源端子付きマクロセルの構成例を示す平面図である。
【図４Ｂ】図４Ａの電源端子付きマクロセルに対して電圧を測定する機能を付加した構成例を示す平面図である。
【図５】図４Ｂの複数のマクロセルを備えた半導体集積回路の構成例を示す平面図である。
【図６】実施形態３に係る半導体集積回路において、周囲のマクロセルに比較して大きな電圧降下量を有するマクロセルの箇所のみに電圧を測定する機能を付加した構成例を示す平面図である。
【図７】実施形態４に係る半導体集積回路において、電圧を測定する機能を有するマクロセルをクロックバッファとして配置する構成例を示す平面図である。
【図８Ａ】比較例に係る半導体集積回路における、フィードセル６１の構成例を示す断面図である。
【図８Ｂ】実施形態５に係る半導体集積回路における、フィードセル６２の構成例を示す断面図である。
【図９】実施形態５に係る半導体集積回路において、電圧測定パッドを選択的に切り替える切り替え機能を備えた構成例を示す回路図である。
【図１０】実施形態６に係る半導体集積回路において、電圧を測定する機能と電源を供給する機能とを備えた構成例を示す断面図及びブロック図である。
【発明を実施するための形態】
【０００８】
以下、比較例及び本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【０００９】
実施形態１．
図１は本発明の実施形態１に係る半導体集積回路の設計支援装置１００のハードウェア構成を示すブロック図である。ここで、設計支援装置１００は、複数のセルの情報を含むセルライブラリに基づいて、半導体集積回路において自動配置配線処理を実行することで回路レイアウトを作成する。なお、以下において「接続する」とは、導体を連結することで電気的に接続することをいう。
【００１０】
図１において、設計支援装置１００は、半導体集積回路の複数のセルを含むセルライブラリ７１のデータに基づいて各セルの配置を行うことで回路レイアウト処理を実行して、半導体集積回路の回路レイアウトデータ７２を作成する。複数のセルは、例えばＡＮＤゲート、ＯＲゲート、バッファセル、遅延セル、フリップフロップセルなどを含む。設計支援装置１００は、ＣＰＵ１と、それぞれがＣＰＵ１に接続されたＲＯＭ２、ＲＡＭ３、キーボード４、マウス５、表示装置６、及びＨＤＤ（ハードディスクドライブ）７を備える。
【００１１】
ＣＰＵ１は、装置全体の制御を行う制御手段を構成する。ＲＯＭ２には、ＯＳ（オペレーティングシステム）のプログラムが格納されている。このＯＳのプログラムは、設計支援装置１００の起動に伴い実行される。ＲＡＭ３は、回路レイアウト処理の実行時に作業領域として利用される。操作手段としてのキーボード４及びマウス５は、ヒューマンインタフェースとして機能し、回路レイアウト処理における各種の設定に用いられる。また、表示装置６もヒューマンインタフェースとして機能し、各種設定の内容や装置の動作状態などの表示に用いられる。ＨＤＤ７には、セルライブラリ７１のデータ及び回路レイアウトデータ７２が格納される。
【００１２】
回路レイアウト処理プログラムは自動配置配線処理を行うプログラムであって、ＨＤＤ７からＲＡＭ３に読み出されて実行される。また、回路レイアウト処理プログラムは、ＨＤＤ７以外の記録媒体（例えばＣＤ―ＲＯＭ）に記録され、対応する読取装置（ＣＤ−ＲＯＭドライブ装置）によりＲＡＭ３に読み出す構成を採用してもよい。
【００１３】
図２Ａは図１の設計支援装置１００の機能構成を示すブロック図である。図２Ａにおいて、設計支援装置１００は、観測ポート設定部８１と、第１のメタル配線部８２と、第２のメタル配線部８３とを備える。観測ポート設定部８１は、セルライブラリ７１内のマクロセルに観測ポートＯＰを設定し、次いで、第１のメタル配線部８２は、観測ポートＯＰからスタックビア導体３０（図３Ｂ）を用いてメタル配線を最上層の配線導体１６まで引き出すように配線する。さらに、第２のメタル配線部８３は、最上層の配線導体１６を測定パッドＭＰまでを電気的に接続するように配線することで回路レイアウトデータ７２を作成する。
【００１４】
図２Ｂは実施形態１の変形例に係る設計支援装置１００Ａの機能構成を示すブロック図である。図２Ｂにおいて、設計支援装置１００Ａは、電圧降下箇所特定部８４と、観測ポート設定部８１Ａと、第３のメタル配線部８５とを備える。図２Ｂにおいて、電圧降下箇所特定部８４は、セルライブラリ７１内のマクロセルを備えた所定の回路に対して、公知の電力解析法を用いたシミュレーション処理を実行することで、所定のしきい値以上の大きな電圧降下量を有する箇所１０４（図６）を特定する。次いで、観測ポート設定部８１Ａは、特定された大きな電圧降下量を有する箇所１０４（図６）のマクロセルに観測ポートＯＰを設定する。さらに、第３のメタル配線部８５は観測ポートＯＰからスタックビア導体３０（図３Ｂ）を用いて最上層の配線導体１６まで引き出すように接続することで、回路レイアウトデータ７２Ａを作成する。
【００１５】
以下、実施形態１及び変形例の具体例について、実施形態２〜６において、自動配置配線ツールを用いた設計支援装置１００，１００Ａによる、マクロセルの配置及びマクロセルへの電源配線に関して以下に説明する。ここで、本発明の一態様は、全てのマクロセルに電圧モニター機能を付加することにより、ロジック内の全ノードの電圧値を確認できる。これにより、実際の製品上での電圧降下量を測定し、電圧降下時の不具合箇所を特定し、問題には至らないまでも、所定のしきい値以上の電圧降下量を有する電圧降下量の比較的高い箇所を検出することを特徴とする。
【００１６】
実施形態２．
図３Ａは実施形態２に係る半導体集積回路において、電圧を測定する機能を有するマクロセルの接続例を示す概略断面図である。また、図３Ｂは図３Ａの詳細断面図である。
【００１７】
図３Ａにおいて、例えば半導体基板１０において複数の絶縁層に複数の配線導体を有する半導体基板等２０の裏面には接地導体１１が形成され、半導体基板等２０のおもて面である最上層には、電源電圧ＶＣＣに接続された配線導体１７が形成されている。実施形態２では、マクロセルに電源電圧ＶＣＣを供給する配線導体１７に対して観測ポートＯＰを設定し、観測ポートＯＰからスタックビア導体３０（図３Ｂ）を用いて最上層の配線導体１６まで引き出すように接続する。
【００１８】
図３Ａの詳細断面図を示す図３Ｂにおいて、半導体基板１０の裏面に接地導体１１が形成され、半導体基板１０の上面には、複数の絶縁層２１〜２４が形成される。ここで、各絶縁層２１〜２４にはそれぞれ配線導体１２〜１５が形成され、各配線導体１２〜１５を半導体基板１０の厚さ方向で接続するためのビア導体３１〜３４からなるスタックビア導体３０が形成される。図３Ｂの接続例では、観測ポートＯＰに接続された配線導体１２から最上層の配線導体１６までをビア導体３１〜３４を介して接続しており、４層配線＋最上層の配線導体１６の構造になっている。
【００１９】
ここで、前記引き出した最上層の配線導体１６から測定パッドＭＰまで接続し、測定パッドＭＰの電圧値を測定することができる。この測定パッドＭＰについては、
（１）ウェハーテスト時にプローブを当てて測定すること、もしくは
（２）半導体集積回路（ＩＣ）を製品化した際にワイヤーボンディングによりＩＣ端子へ接続し、ＩＣ端子についてテスター等で測定すること
のいずれかでも使用できる。なお、例えば電源電圧を信号配線として配線するための「電源端子付きマクロセル」に電圧を測定する機能を付与することも可能である。以下、「電源端子付きマクロセル」を用いた場合について図４Ａ及び図４Ｂを参照して説明する。
【００２０】
図４Ａは較例に係る半導体集積回路において、電源端子付きマクロセルの構成例を示す平面図である。また、図４Ｂは４Ａの電源端子付きマクロセルに対して電圧を測定する機能を付加した構成例を示す平面図である。
【００２１】
比較例にかかる「電源端子付きマクロセル」を示す図４Ａにおいて、Ｖ１は電源電圧ＶＣＣの電源端子であり、Ｇ１は接地の電源端子であり、Ｚは所定のインピーダンス素子のマクロセルであり、Ａはアンプのマクロセルである。これに対して、実施形態にかかる図４Ｂでは、電源端子Ｖ１は観測ポートＯＰに接続される。また、電源端子Ｖ１に接続された電源電圧ＶＣＣを信号線扱いで配線された配線導体をテスターに接続する一方、電源端子Ｇ１を信号線扱いで配線された配線導体をテスターに接続する。これにより、「電源端子付きマクロセル」において電圧を測定する機能を付加することができる。
【００２２】
図５は図４Ｂの複数のマクロセルを備えた半導体集積回路の構成例を示す平面図である。
【００２３】
図５において自動配置配線ツールを使用してチップの配置配線を行なう場合、一般的にはＡＮＤゲート、ＯＲゲート、バッファセル、遅延セル、フリップフロップセルなどの機能を持ったセルをマクロセルとしてライブラリ化する。そのライブラリ化したデータをセルライブラリ７１（図２Ａ）として格納する。次いで、セルライブラリ７１から適したマクロセルを選択して使用する。セルライブラリ７１を作成する際、セルライブラリ７１内の全てのマクロセルが電圧を測定する機能を備えたものを使用して配置配線を行なうことで、マクロセルの配置エリア内の全ての箇所で電圧を測定することが可能となる。
【００２４】
図５では、これらのマクロセルを配置した例であって、全てのセルが観測ポートＯＰを備えている。図５において、ＭＡはマイクロセルの配置エリアであり、４１，４２は半導体基板の一方の縁端部に形成された配線導体であり、４３，４４は半導体基板の他方の縁端部に形成された配線導体である。そして、図３Ｂに示すように、この観測ポートＯＰから最上層の配線導体１６までスタックビア導体３０で接続し、最上層の配線導体１６（図３Ｂ）の配線層で測定パッドＭＰに接続する。
【００２５】
実施形態３．
図６は実施形態３に係る半導体集積回路において、周囲のマクロセルに比較して大きな電圧降下量を有するマクロセルの箇所のみに電圧を測定する機能を付加した構成例を示す平面図である。
【００２６】
図６において、ロジック回路内の全セルにおいて電圧値を測定できることが理想であるが、電圧を測定する機能を備えたマクロセルにおいて、最上層の配線導体１６（図３Ｂ）までスタックビア導体３０を備える。このため、スタックビア導体３０の各ビア導体３１〜３４からデザインルールで規定された所定間隔を空けて配線を行なう必要があるために、配線の収束性は多少悪化する。そのため、
（１）配線の混雑度が高いなどの理由で本セルが配線の阻害になる箇所に関しては、同機能を有しない通常のマクロセルと置き換えること、もしくは、
（２）基本的には通常のマクロセルを配置し、電圧を測定する箇所を限定して同機能を備えたマクロセルを配置すること
が想定される。
【００２７】
本実施形態では、電圧を測定する機能を備えたマクロセルの配置箇所を限定する手法の一つとして、電力解析ツールによる電圧降下シミュレーション上で、所定のしきい値以上の大きな電圧降下量を有する箇所１０４を特定する。そして、該当する箇所に対してのみ、電圧を測定する機能を備えたマクロセルを配置することが好ましい。図６において、マイクロセルの配置エリアＭＡにおいて、黒色の濃度が大きいところが当該箇所１０４である。
【００２８】
一般的に、電力解析ツールで電圧降下のシミュレーションを行うと、電圧降下量に応じて色分けして表示される。図６の例においては、グレースケールの濃い部分の箇所が比較的、電圧降下量が大きな箇所であり、電圧を測定する機能を備えたマクロセルを配置する箇所を限定することで、他の箇所での配線性の悪化を回避することができる。
【００２９】
実施形態４．
図７は実施形態４に係る半導体集積回路において、電圧を測定する機能を有するマクロセルをクロックバッファとして配置する構成例を示す平面図である。実施形態４は、図５の実施形態３において、電圧を測定する機能を備えたマクロセルを、クロックラインのスキュー調整用のクロックバッファに限定して配置して配線することを特徴としている。
【００３０】
図７のロジック回路において、クロックラインの信号配線が複数のセルに分岐して接続されている回路構成では、クロック間のスキューを調整するために、配置配線ツールで一般的にクロックツリー・シンセシスと言われる手法を用いる。そして、バッファセルをクロックバッファとしてクロックラインの配線の途中に挿入する形で配置する。ここで、クロックツリー・シンセシス（ＣＴＳ：Ｃｌｏｃｋ  Ｔｒｅｅ  Ｓｙｎｔｈｅｓｉｓ）とは、クロックラインに接続される全フリップフロップ間のクロックスキューを最小にする方法である。そして、配線長のばらつきがそのままクロックスキューになるため、クロックライン上にバッファを挿入したものである（例えば、特許文献２参照）。
【００３１】
以上説明したように実施形態４によれば、クロックラインの配線では、信号の変動が大きいことが多くあり、電圧降下による動作不良が発生することがある、このときに、電圧を測定する機能を備えたマクロセルをクロックバッファとして指定してクロックツリー・シンセシスを行う。これにより、電圧降下が問題となりやすいクロックラインに限定して電圧測定を行うことができる。
【００３２】
図８Ａは比較例に係る半導体集積回路における、フィードセル６１の構成例を示す断面図である。また、図８Ｂは実施形態５に係る半導体集積回路における、フィードセル６２の構成例を示す断面図である。
【００３３】
マクロセルを使用した配置配線では一般的に、マクロセル配置エリアＭＡにおいて、配置した互いに隣接する１対のマクロセル間に隙間が生じる箇所が一部発生する。その際、該当箇所で電気的接続が切断されないように、フィードセル６１と呼ばれるマクロセルを、前記互いに隣接する１対のマクロセルの隙間に配置する。しかし、フィードセル６１は通常、電気的な切断を防ぐ以外の機能は一切持たない（図８Ａ）。
【００３４】
これに対して、図８Ｂは、電圧を測定する機能を備えたフィードセル６２の構成例であり、電圧値を測定するための観測ポートＰＯを備える。このフィードセル６２を使用することで、該当箇所で電気的接続を保持することができる。ここで、使用するマクロセルは通常のセルを使用し、マクロセル間に生じた隙間のスペースを利用して、効率的に電圧測定機能を付加することが可能になる。
【００３５】
実施形態５．
図９は実施形態５に係る半導体集積回路において、複数Ｍ個の電圧測定パッドＭＰ−１〜ＭＰ−Ｍを選択的に切り替える切り替え機能を備えた構成例を示す回路図である。
【００３６】
実施形態５は、図７で電圧を測定する機能を備えた複数のマクロセルを配置した回路において、電圧を測定するパッドを切替えることを特徴としている。電圧を測定する際には、それぞれの観測ポートＯＰ−ｍａ，ＯＰ−ｍｂと測定パッドＭＰ−ｍ（ｍ＝１，２，…，Ｍ）とを接続する必要があるが、観測する対象が多数ある場合、測定パッドの数もそれに応じて増加する。図９は、コントローラ（図示せず）から切替信号入力端子ＳＴに入力される所定レベルの切替信号の有無で、測定パッドＭＰｍと接続する観測ポートＯＰ−ｍａ，ＯＰ−ｍｂ（ｍ＝１，２，…，Ｍ）を選択的に切り替えることができる。ここで、各切替回路５０−ｍ（ｍ＝１，２，…，Ｍ）はそれぞれ、
（１）Ｌレベルの切替信号に応答してオンとなり、Ｈレベルの切替信号に応答してオフとなる増幅器５１と、
（２）Ｈレベルの切替信号に応答してオンとなり、Ｌレベルの切替信号に応答してオフとなる増幅器５２と
を備える。
【００３７】
図９において、各観測ポートＯＰ−ｍａ（ｍ＝１，２，…，Ｍ）で観測された信号電圧は増幅器５１を介して測定パッドＭＰ−ｍに入力される。また、各観測ポートＯＰ−ｍｂ（ｍ＝１，２，…，Ｍ）で観測された信号電圧は増幅器５２を介して測定パッドＭＰ−ｍに入力される。
【００３８】
図９の各切替回路５０−ｍ（ｍ＝１，２，…，Ｍ）において、Ｌレベルの切替信号が入力されるとき、測定パッドＭＰ−ｍは観測ポートＯＰ−ｍａに接続される。一方、Ｈレベルの切替信号が入力されるとき、測定パッドＭＰ−ｍは観測ポートＯＰ−ｍｂに接続される。従って、本実施形態によれば、切替回路５０−ｍを備えたので、測定パッドＭＰ−ｍの数を半減することが可能である。なお、切替回路５０−ｍの構成は図９の例に限定するものではない。
【００３９】
実施形態６．
図１０は実施形態６に係る半導体集積回路において、電圧を測定する機能と電源を供給する機能とを備えた構成例を示す断面図及びブロック図である。
【００４０】
図１０において、実施形態６は、電圧を測定する機能を備えたマクロセルに、電源供給機能を併せて備えたマクロセル５３を含むことを特徴とする。マクロセル５３内には、電圧を測定するための観測ポートＯＰに加えて、電源電圧を供給することが可能な電源電圧供給ポートＰＰも備える。これらのポートＯＰ，ＰＰについては、各々がスタックビア導体３０を介して最上層の配線導体１６まで配線導体１１１，１１２を用いて引き出すように接続し、観測パッドＯＰ及び電源電圧供給パッドＰＳＰに接続される。電源電圧供給パッドＰＳＰとの接続に関しては、必要に応じて配線導体１１２間に保護回路６０を設け、電圧入力時の不具合を防止する。ここで、保護回路６０は、配線導体１１２に印加される電圧が所定のしきい値以上の電圧となったときに、電源電圧供給パッドＰＳＰへの接続を遮断し、もしくは、配線導体１１２に印加される電圧を前記しきい値以下に保持する。
【００４１】
以上説明したように、実施形態６によれば、電圧を測定する機能と電源供給機能を併せ持つマクロセルを備えることで、電圧測定で問題となるレベルの電圧降下が確認できた場合には、電源電圧を供給することで電圧不足による動作不良を回避することができる。また、電圧降下の有無を確認してから電源を供給するかを選択することで、過剰な電力供給を行わずに済み、該当箇所の消費電力を抑制することができる。
【００４２】
以上の実施形態６においては、電源電圧供給ポートＰＰは電源電圧を供給可能であるが、これに代えて、電源電流を供給可能であってもよく、電源供給ポートとして構成してもよい。この場合、電源電圧供給パッドＰＳＰに代えて、電源供給パッドとして構成してもよい。
【００４３】
変形例．
以上の実施形態及びその変形例において、各設定及び配置するステップは、図１のＣＰＵ１である制御手段により自動的に実行することができる。以上の各実施形態の要旨については、互いに組み合わせて構成してもよい。
【００４４】
以上の実施形態及びその変形例においては、半導体基板１０を用いているが、本発明はこれに限らず、誘電体基板を用いてもよい。
【００４５】
以上詳述したように、本発明に係る実施形態によれば、半導体集積回路チップ内で使用する全てのマクロセルに対して、各々のマクロセルに供給される電源配線に接続される観測ポートＯＰをセル内に設置する。電圧値を観測できる観測ポートＯＰをスタックビア導体３０により最上層の配線導体１６まで引き出すように接続しかつ測定パッドＭＰに接続することで、測定パッドＭＰから電圧値を測定することができる。
【符号の説明】
【００４６】
１…ＣＰＵ、
２…ＲＯＭ、
３…ＲＡＭ、
４…キーボード、
５…マウス、
６…表示装置、
７…ハードディスクドライブ（ＨＤＤ）、
１０…半導体基板、
１１…接地導体、
１２〜１６…配線導体、
２０…半導体基板等、
３０…スタックビア導体、
３１〜３４…ビア導体、
４１，４２…配線導体、
５１，５２…増幅器、
５３…マクロセル、
６０…保護回路、
６１，６２…フィードセル、
７１…セルライブラリ、
７２，７２Ａ…回路レイアウトデータ、
８１，８１Ａ…観測ポート設定部、
８２…第１のメタル配線部、
８３…第２のメタル配線部、
８４…電圧降下箇所特定部、
８５…第３のメタル配線部、
１００，１００Ａ…半導体集積回路の設計支援装置、
１１１，１１２…配線導体、
ＭＡ…マイクロセルの配置エリア、
ＭＰ…測定パッド、
ＯＰ…観測ポート、
ＰＰ…電源電圧供給ポート、
ＰＳＰ…電源電圧供給パッド、
ＳＴ…切替信号入力端子、
Ｖ１，Ｇ１…電源端子。
【先行技術文献】
【特許文献】
【００４７】
【特許文献１】特許第４６２８７０９号公報
【特許文献２】特開２００２−２８９６９４号公報
【図１】
2018148047.tif 000003
【図２Ａ】
2018148047.tif 000004
【図２Ｂ】
2018148047.tif 000005
【図３Ａ】
2018148047.tif 000006
【図３Ｂ】
2018148047.tif 000007
【図４Ａ】
2018148047.tif 000008
【図４Ｂ】
2018148047.tif 000009
【図５】
2018148047.tif 000010
【図６】
2018148047.tif 000011
【図７】
2018148047.tif 000012
【図８Ａ】
2018148047.tif 000013
【図８Ｂ】
2018148047.tif 000014
【図９】
2018148047.tif 000015
【図１０】
2018148047.tif 000016