(57)【要約】【課題】損失を少なくすることで、高効率化を実現する電力増幅器を提供する。【解決手段】入力信号を増幅して出力信号を出力する電力増幅器１は、入力信号を変換して基本波を出力し、送信周波数の２倍の周波数である２倍波を出力する信号処理回路３１，３２，３３，３４と、基本波に２倍波を注入するためのアクティブインジェクション回路４１，４２と、１／２波長の位相差を有する基本波及び２倍波をそれぞれ合成するアウトフェージング回路５とを備えている。基本波に２倍波が注入され、位相差を有する基本波及び２倍波がそれぞれ合成されると、電圧Ｖの波形と電流Ｉの波形とが重なる箇所である損失が小さくなるので、高効率化を実現することが可能になる。【選択図】図１
2018133698.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅して出力信号を出力する電力増幅器であって、
前記入力信号が前記出力信号の送信周波数に変換された基本波に、前記入力信号が前記送信周波数の整数ｎ倍の周波数に変換されたｎ倍波を注入することにより、電流が流れるときの電圧の上昇を抑制するアクティブインジェクション回路と、
所定の位相差を有する２つの信号波にそれぞれ変換された前記基本波及び前記ｎ倍波を合成することにより、前記出力信号の出力変化にともなうオン電圧の上昇を抑制するアウトフェージング回路と、
を備えたことを特徴とする電力増幅器。
【請求項２】
入力信号を所定の電流波形に制御することにより、前記基本波と前記ｎ倍波とのバランスを保持する信号処理回路を備え、
前記信号処理回路により制御された入力信号は、前記基本波及び前記ｎ倍波に変換される、
ことを特徴とする請求項１に記載の電力増幅器。
【請求項３】
前記信号処理回路は、所定の位相差を有する第１の基本波及び第２の基本波と、所定の位相差を有する第１のｎ倍波及び第２のｎ倍波と、を出力し、
前記第１の基本波に前記第１のｎ倍波を注入する第１のアクティブインジェクション回路と、前記第２の基本波に前記第２のｎ倍波を注入する第２のアクティブインジェクション回路と、を備え、
前記アウトフェージング回路は、前記第１のｎ倍波が注入された前記第１の基本波と、前記第２のｎ倍波が注入された前記第２の基本波と、を合成する、
ことを特徴とする請求項２に記載の電力増幅器。
【請求項４】
負荷抵抗をＲＬ、回路特性インピーダンスをＺ０、電圧波の振幅をＶｄとしたとき、前記第１の基本波は、数式８により示される信号波であり、
【数８】
2018133698.tif 000032
前記第２の基本波は、以下の数式９により示される信号波であり、
【数９】
2018133698.tif 000033
前記第１のｎ倍波は、以下の数式１０により示される信号波であり、
【数１０】
2018133698.tif 000034
前記第２のｎ倍波は、以下の数式１１により示される信号波である、
【数１１】
2018133698.tif 000035
ことを特徴とする請求項３に記載の電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号を増幅する電力増幅器において、損失を少なくすることで使用電力の高効率化を実現する電力増幅器に関する。
【背景技術】
【０００２】
無線通信サービスの分野では、高度情報化に伴い、無線通信に使用される周波数帯の枯渇化が問題となっている。そのため、あらゆる周波数帯において、マルチキャリア方式が検討されている。このマルチキャリア方式は、複数の搬送波に情報信号を載せて無線通信を行うため、高速かつ大容量の通信に適しているが、無線通信にて使用される通信機器の最大出力と平均電力との差が大きいという問題がある。通常、このような通信機器にて使用される電力増幅器は、最大出力の時に最も電力効率が良くなるので、最大出力と平均電力との差が大きい場合、電力効率が悪くなる。これにより、電力増幅器の装置を大型化しなければならないことになる。
【０００３】
このような電力の損失は、デバイスが稼働しているときに発生する電圧と電流との積で計算される。例えば、図１０（ａ）に示すような電力増幅器において、ＦＥＴ１００に制御信号が入力されると電流Ｉが流れ、ＦＥＴ１００のドレイン−ソース間に電圧Ｖが発生する。この電圧Ｖ及び電流Ｉの電圧電流波形を図１０（ｂ）に示す。この図１０（ｂ）に示すグラフにおいて、電圧Ｖの波形を示すＬ１１と電流Ｉの波形を示すＬ１２とが重なる箇所（図１０（ｂ）のハッチング箇所）が損失となる。損失を減らすためには、電流が流れている時間に電圧をゼロに近付ける必要があり、これを実現するためにスイッチング方式が検討されているが、高次の高調波成分まで扱う必要があり、電力増幅器としては不利である。
【０００４】
このような損失を低減させるため、図１１（ａ）に示すようなアクティブインジェクション回路を利用した電力増幅器がある。このアクティブインジェクション回路は、ＦＥＴ１００に制御信号が入力されると電流波である基本波ｆが流れるとともに、ＦＥＴ１００のドレイン側に接続されている補助アンプ１０１から、基本波ｆの２倍の周波数である２倍波２ｆが流れるように構成した回路である。このアクティブインジェクション回路の電圧Ｖ及び電流Ｉの電圧電流波形を図１１（ｂ）に示す。このアクティブインジェクション回路では、基本波ｆと２倍波２ｆとが合成されることにより、電流Ｉが流れているときの電圧Ｖの上昇を抑制するので、図１１（ｂ）の電圧Ｖの波形を示すＬ１３と電流Ｉの波形を示すＬ１４とが重なる箇所である損失を少なくすることが可能である。なお、ここでは補助アンプから流れる電流波を基本波ｆの２倍の周波数である２倍波２ｆとしたが、周波数が２倍の電流波に限られず、整数倍の電流波（ｎ倍波）であれば良い。
【０００５】
このアクティブインジェクション回路におけるドレイン電流波は、以下の数式１のように表される。
【数１】
2018133698.tif 000003
この数式１において、波かっこ内の１項目は直流成分を表し、２項目は基本波ｆの成分を表し、３項目はｎ倍波の成分を表している。ここで、ｎ倍波を２倍波とすると、ドレイン電流波は、以下の数式２のように表される。
【数２】
2018133698.tif 000004
【０００６】
また、このアクティブインジェクション回路における電圧一般式は、以下の数式３のように表される。
【数３】
2018133698.tif 000005
ここで、以下の数式４の条件において、数式５の条件を満たす定数ｖ１，ｖ２は、数式６に示すときに効率が最大になる。
【数４】
2018133698.tif 000006
【数５】
2018133698.tif 000007
【数６】
2018133698.tif 000008
このときの電圧式は、以下の数式７のように表され、このときの電圧電流波形が図１１（ｂ）に示すように損失が最小になる。
【数７】
2018133698.tif 000009
【０００７】
しかしながら、このアクティブインジェクション回路において、出力を小さくすると、図１２に示すように、電流が流れているときの電圧（オン電圧）が大きくなり、損失が大きくなるという課題があった。
【０００８】
出力を小さくする時も電圧波形を一定に保ち低損失を維持するために、位相制御を行う増幅装置が知られている（例えば、非特許文献１参照。）。この増幅装置は、入力信号の振幅に依存した所定の位相差を有する２つの信号に分離することで、高効率で広帯域の増幅装置を実現するものである。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】Ｈ．Ｃｈｉｒｅｉｘ，“Ｈｉｇｈ  Ｐｏｗｅｒ  Ｏｕｔｐｈａｓｉｎｇ  Ｍｏｄｕｌａｔｉｏｎ”，Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｒａｄｉｏ  Ｅｎｇｉｎｅｅｒｓ（ＩＲＥ）２３（１１）：１３７０−１３９２，Ｎｏｖ．１９３５．
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、このような増幅装置であっても、位相制御により増幅器から見た負荷インピーダンスが変化することで、低損失条件である増幅器の出力波形である数式２、及び数式７の波形からずれてしまい、効率が低減するという課題があった。
【００１１】
そこで本発明は、出力信号の出力の変化に伴うオン電圧の上昇を抑制して損失の発生を抑制し、位相制御による負荷インピーダンスの変化に対し低損失状態を維持するドレイン電圧電流波形に制御することで、高効率化を実現する電力増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、請求項１に記載の発明は、入力信号を増幅して出力信号を出力する電力増幅器であって、前記入力信号が前記出力信号の送信周波数に変換された基本波に、前記入力信号が前記送信周波数の整数ｎ倍の周波数に変換されたｎ倍波を注入することにより、電流が流れるときの電圧の上昇を抑制するアクティブインジェクション回路と、所定の位相差を有する２つの信号波にそれぞれ変換された前記基本波及び前記ｎ倍波を合成することにより、前記出力信号の出力変化にともなうオン電圧の上昇を抑制するアウトフェージング回路と、を備えたことを特徴とする。
【００１３】
請求項２に記載の発明は、請求項１に記載の電力増幅器において、入力信号を所定の電流波形に制御することにより、前記基本波と前記ｎ倍波とのバランスを保持する信号処理回路を備え、前記信号処理回路により制御された入力信号は、前記基本波及び前記ｎ倍波に変換される、ことを特徴とする。
【００１４】
請求項３に記載の発明は、請求項２に記載の電力増幅器において、前記信号処理回路は、所定の位相差を有する第１の基本波及び第２の基本波と、所定の位相差を有する第１のｎ倍波及び第２のｎ倍波と、を出力し、前記第１の基本波に前記第１のｎ倍波を注入する第１のアクティブインジェクション回路と、前記第２の基本波に前記第２のｎ倍波を注入する第２のアクティブインジェクション回路と、を備え、前記アウトフェージング回路は、前記第１のｎ倍波が注入された前記第１の基本波と、前記第２のｎ倍波が注入された前記第２の基本波と、を合成する、ことを特徴とする。
【００１５】
請求項４に記載の発明は、請求項３に記載の電力増幅器において、負荷抵抗をＲＬ、回路特性インピーダンスをＺ０、電圧波の振幅をＶｄとしたとき、前記第１の基本波は、数式８により示される信号波であり、
【数８】
2018133698.tif 000010
前記第２の基本波は、以下の数式９により示される信号波であり、
【数９】
2018133698.tif 000011
前記第１のｎ倍波は、以下の数式１０により示される信号波であり、
【数１０】
2018133698.tif 000012
前記第２のｎ倍波は、以下の数式１１により示される信号波である、
【数１１】
2018133698.tif 000013
ことを特徴とする。
【発明の効果】
【００１６】
請求項１に記載の発明によれば、基本波にｎ倍波を注入することにより電流が流れるときの電圧の上昇を抑制するアクティブインジェクション回路と、所定の位相差を有する２つの信号波を合成することにより出力信号の出力変化にともなうオン電圧の上昇を抑制するアウトフェージング回路と、を備えたため、アクティブインジェクション回路において、出力が変化すると電流が流れているときの電圧上昇をアウトフェージング回路により抑制するので、出力が小さい場合であっても損失を低減することが可能になり、電力効率の高い電力増幅器を実現することができる。これにより、マルチキャリア方式の通信機器に使用することができる。
【００１７】
請求項２に記載の発明によれば、入力信号を所定の電流波形に制御する信号処理回路を備えたため、基本波とｎ倍波とのバランスを保持するので、アウトフェージング回路にて出力を変更すると基本波とｎ倍波とのバランスが崩れて効率が低下するのを防止することが可能になる。
【００１８】
請求項３に記載の発明によれば、信号処理回路が第１の基本波及び第２の基本波と、第１のｎ倍波及び第２のｎ倍波と、を出力し、第１の基本波に第１のｎ倍波を注入する第１のアクティブインジェクション回路と、第２の基本波に第２のｎ倍波を注入する第２のアクティブインジェクション回路と、を備え、アウトフェージング回路が第１のｎ倍波が注入された第１の基本波と、第２のｎ倍波が注入された第２の基本波と、を合成するので、１つの回路で信号処理回路、アクティブインジェクション回路、及びアウトフェージング回路を備えた電力増幅器を実現することが可能になる。
【００１９】
請求項４に記載の発明によれば、第１の基本波、第２の基本波、第１のｎ倍波、及び第２のｎ倍波を数式８、数式９、数式１０、及び数式１１により示される信号波にて制御することにより、損失を低減し、電力効率の高い電力増幅器を実現することができる。
【図面の簡単な説明】
【００２０】
【図１】この発明の実施の形態に係る電力増幅器１の概略を示す回路構成図である。
【図２】この発明の実施の形態の変形例に係る電力増幅器１Ａの概略を示す回路構成図である。
【図３】図１の電力増幅器１に使用されるアウトフェージング回路５の基本構成を示す図であり、アウトフェージング回路の基本構成を示す回路図（ａ）、及び図（ａ）の電圧ベクトルＶＡ，ＶＢの合成を示す概略図（ｂ）である。
【図４】図１の電力増幅器１に使用されるアウトフェージング回路５の基本動作を説明するための回路図である。
【図５】図１の電力増幅器１に使用されるアウトフェージング回路５の効率を説明するための回路図である。
【図６】図４の回路のドレイン効率を示すグラフである。
【図７】図１の電力増幅器１の電圧Ｖ及び電流Ｉの電圧電流波形を示すグラフである。
【図８】図１の電力増幅器１にて出力を変化させた場合の電圧Ｖ及び電流Ｉの電圧電流波形を示すグラフであり、２倍波を制御している場合を示すグラフ（ａ）、及び２倍波を制御していない場合を示すグラフ（ｂ）である。
【図９】２倍波のアドミタンスＹ２、２倍波電圧Ｖ２、インジェクション電流Ｉｉｎｊ、及び２倍波電流Ｉ２の関係を示すベクトル図である。
【図１０】従来例の電力増幅器を示す図であり、電力増幅器を示す回路構成図（ａ）、及び図（ａ）の電圧Ｖ及び電流Ｉの電圧電流波形を示すグラフ（ｂ）である。
【図１１】従来例のアクティブインジェクション回路を示す図であり、アクティブインジェクション回路を示す回路構成図（ａ）、及び図（ａ）の電圧Ｖ及び電流Ｉの電圧電流波形を示すグラフ（ｂ）である。
【図１２】図１１（ａ）の回路にて出力を小さくしたときの電圧Ｖ及び電流Ｉの電圧電流波形を示すグラフである。
【発明を実施するための形態】
【００２１】
以下、この発明を図示の実施の形態に基づいて説明する。
【００２２】
この発明の実施の形態に係る電力増幅器１は、入力信号を増幅して出力信号を出力する装置であり、図１に示すように、主として信号処理回路３１，３２，３３，３４と、アクティブインジェクション回路４１，４２と、アウトフェージング回路５とを備えている。
【００２３】
信号処理回路３１，３２，３３，３４は、入力信号に対して、出力信号の送信周波数に変換して基本波（第１の基本波、第２の基本波）を出力し、送信周波数の整数ｎ倍（例えば、２倍）の周波数に変換されたｎ倍波（第１のｎ倍波、第２のｎ倍波）（例えば、２倍波）を出力する集積回路であり、製造後に回路構成を設定することが可能に構成されている。また、この信号処理回路３１，３２，３３，３４では、後述するように、必要に応じて入力信号に対して所定の電流波形になるように制御する機能も備えている。また、信号処理回路３１は第１の２倍波を、信号処理回路３２は第１の基本波を、信号処理回路３３は第２の基本波を、信号処理回路３４は第２の２倍波を、それぞれ出力するように構成されている。
【００２４】
アクティブインジェクション回路（第１のアクティブインジェクション回路）４１は、後述するメインアンプ５１内の増幅素子により出力された第１の基本波に、第１の２倍波を注入することによりメインアンプ５１内の増幅素子出力端子に電流が流れるときの電圧の上昇を抑制するための回路である。このアクティブインジェクション回路４１は、補助アンプ４１１と、フィルタ４１２とを備えている。
【００２５】
補助アンプ４１１は、第１の２倍波を増幅するための装置であり、信号処理回路３１の出力側に接続され、第１の２倍波が入力されるように構成されている。フィルタ４１２は、第１の２倍波を通して第１の基本波の通過を阻止するための装置であり、補助アンプ４１１の出力側に接続され、第１の２倍波が入力されるように構成されている。
【００２６】
アクティブインジェクション回路（第２のアクティブインジェクション回路）４２は、後述するメインアンプ５２内の増幅素子により出力された第２の基本波に、第２の２倍波を注入することによりメインアンプ５２内の増幅素子出力端子に電流が流れるときの電圧の上昇を抑制するための回路である。このアクティブインジェクション回路４２は、補助アンプ４２１と、フィルタ４２２とを備えている。
【００２７】
補助アンプ４２１は、第２の２倍波を増幅するための装置であり、信号処理回路３４の出力側に接続され、第２の２倍波が入力されるように構成されている。フィルタ４２２は、第２の２倍波を通して第２の基本波の通過を阻止するための装置であり、補助アンプ４２１の出力側に接続され、第２の２倍波が入力されるように構成されている。
【００２８】
アウトフェージング回路５は、第１の基本波と第２の基本波とを電力合成し、第１の基本波と第２の基本波との位相差を変化させることで出力電力値を制御することができる装置であり、所定の位相差（例えば、１／２波長）を有する基本波と２倍波とを合成することにより、出力信号の出力変化にともなう電圧の上昇を抑制するための回路である。このアウトフェージング回路５は、アクティブインジェクション回路４１，４２の出力側に接続され、メインアンプ５１，５２と、フィルタ５３，５４と、合成器５５とを備えている。メインアンプ５１，５２は、基本波を増幅するための装置であり、メインアンプ５１は第１の基本波を、メインアンプ５２は第２の基本波を、それぞれ増幅するように構成されている。フィルタ５３，５４は、第１の基本波及び第２の基本波以外の信号の通過を阻止するための装置であり、フィルタ５３はメインアンプ５１の出力側に接続されて第１の基本波及び第１の２倍波が入力され、フィルタ５４はメインアンプ５２の出力側に接続されて第２の基本波及び第２の２倍波が入力されるように構成されている。合成器５５は、入力された信号を合成するための装置であり、フィルタ５３，５４の出力側に接続されて、第１の基本波、第２の基本波、第１の２倍波、及び第２の２倍波を合成して出力信号Ｐ０を出力するように構成されている。
【００２９】
なお、この発明の実施の形態は、図２の変形例に示す電力増幅器１Ａのように構成しても良い。この電力増幅器１Ａは、図１に示す電力増幅器１の信号処理回路３１，３２，３３，３４に替えて、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）（信号処理回路）２と、Ｄ／Ａコンバータ３１Ａ，３２Ａ，３３Ａ，３４Ａとを備えている点において、電力増幅器１と異なる。その他の構成は、電力増幅器１と同様の構成を備えている。
【００３０】
ＦＰＧＡ２は、Ａ／Ｄ変換された入力信号に対して、出力信号の送信周波数に変換して基本波（第１の基本波、第２の基本波）を出力し、送信周波数の整数ｎ倍（例えば、２倍）の周波数に変換されたｎ倍波（第１のｎ倍波、第２のｎ倍波）（例えば、２倍波）を出力する集積回路であり、製造後に回路構成を設定することが可能に構成されている。また、このＦＰＧＡ２では、後述するように、必要に応じて入力信号に対して所定の電流波形になるように制御する機能も備えている。
【００３１】
このアウトフェージング回路の基本構成について、以下に説明する。
【００３２】
図３（ａ）に示すアウトフェージング回路は、電圧が一定のままで電流を増減するために、２つの電源Ｐ１，Ｐ２を用いて、図３（ｂ）に示すように、同じ大きさの電圧ベクトルＶ１，Ｖ２の位相角θを制御して合成する回路である。このようなアウトフェージング回路の基本動作について、図４に示す回路図を用いて説明する。
【００３３】
無損失伝送経路の特性インピーダンスをＺ０、電気長をθとすると、図４に示す回路の伝送経路のマトリクスは以下の数式１２のように表される。
【数１２】
2018133698.tif 000014
ここで、θ＝λ／４のとき、数式１３のように表される。
【数１３】
2018133698.tif 000015
図４に示す回路から、電圧波、電流波は以下の数式１４のように表される。
【数１４】
2018133698.tif 000016
【００３４】
したがって、負荷アドミタンスは、以下の数式１５のように表される。
【数１５】
2018133698.tif 000017
ここで、Ｇ０‘、Ｂ０‘は、以下の数式１６のように表される。
【数１６】
2018133698.tif 000018
【００３５】
以上より、アクティブインジェクションＰＡを使用したアウトフェージング回路の出力電力Ｐ０、総合入力電力Ｐｄｃを算出し、総合効率ηｄを求めると、以下の数式１７のように表される。
【数１７】
2018133698.tif 000019
この総合効率ηｄは、図６に示す破線Ｌ１のような出力特性を有している。
【００３６】
次に、図４の場合に発生するサセプタンスＢ０‘をキャンセルするサセプタンス素子Ｂｃｏｍｐ‘を追加した場合が、図５に示す回路図になる。この場合の負荷アドミタンスは、以下の数式１８のように表される。
【数１８】
2018133698.tif 000020
ここで、Ｂｃｏｍｐ‘は、以下の数式１９のように表される。
【数１９】
2018133698.tif 000021
【００３７】
以上より、総合効率ηｄ‘を求めると、以下の数式２０のように表される。
【数２０】
2018133698.tif 000022
この総合効率ηｄ‘は、図６に示す実線Ｌ２のような出力特性を有している。このように、負荷補正しない破線Ｌ１の出力特性と比較すると、負荷補正を行った実線Ｌ２の出力特性は、効率が大幅に改善していることが分かる。
【００３８】
この電力増幅器１の作用等について、以下に説明する。
【００３９】
図１の電力増幅器１の電圧Ｖ及び電流Ｉの電圧電流波形を、図７に示す。図７の電圧Ｖの波形を示すＬ３と電流Ｉの波形を示すＬ４とが重なる箇所は、電圧値が略０となっている。そのため、出力値が可変であり、高効率であることが分かる。
【００４０】
次に、図１の電力増幅器１にて出力を変化させた場合の電圧Ｖ及び電流Ｉの電圧電流波形を、図８に示す。図８（ａ）は、２倍波を適切に制御している場合であり、この場合、電圧Ｖの波形を示すＬ５と電流Ｉの波形を示すＬ６とが重なる損失が少なくなっている。これに対して、図８（ｂ）は、２倍波を固定値とした場合であり、この場合、電圧Ｖの波形を示すＬ５と電流Ｉの波形を示すＬ６とが重なる損失が多くなっている。そのため、図１に示す信号処理回路３１，３２，３３，３４において、基本波と２倍波を適切に制御し、基本波と２倍波とのバランスを保持することで損失を低減させている。このような基本波と２倍波の制御について、以下に説明する。
【００４１】
前述の数式２、数式７より、基本波電圧ｖ１、２倍波電圧ｖ２、基本波電流ｉ１、２倍波電流ｉ２を算出し、極座標表示に変換すると、以下の数式２１のように表される。
【数２１】
2018133698.tif 000023
【００４２】
以上より、第１の基本波の電流波形は、以下の数式８のように表される。
【数８】
2018133698.tif 000024
第２の基本波の電流波形は、以下の数式９により表される。
【数９】
2018133698.tif 000025
また、数式８から位相と振幅を変換すると、以下の数式２２により表される。
【数２２】
2018133698.tif 000026
同様に、数式９から位相と振幅を変換すると、以下の数式２３により表される。
【数２３】
2018133698.tif 000027
【００４３】
ここで、２倍波のアドミタンスＹ２、２倍波電圧Ｖ２、インジェクション電流Ｉｉｎｊ、及び２倍波電流Ｉ２の関係を示すベクトル図を図９に示す。２倍波電圧Ｖ２は、アドミタンスＹ２に２倍波電流Ｉ２及び２倍波電流Ｉ２が流れることにより発生する電圧であり、図９に示す関係より、インジェクション電流Ｉｉｎｊは以下の数式２４のように表される。
【数２４】
2018133698.tif 000028
また、図３より、基本波電圧Ｖ１と２倍波電圧Ｖ２との関係、及び基本波電流Ｉ１と２倍波電流Ｉ２との関係は、以下の数式２５のように表される。
【数２５】
2018133698.tif 000029
【００４４】
ここで、数式２２、数式２３に示す電流波形は、図１１に示すＦＥＴ１００による電流Ｉ２に相当する。そこで、インジェクション電流ＩｉｎｊをアドミタンスＹ２に流すことで図９のような関係になるインジェクション電流を求めると、第１の２倍波の電流波形は、以下の数式１０のように表される。
【数１０】
2018133698.tif 000030
同様に、第２の２倍波の電流波形は、以下の数式１１のように表される。
【数１１】
2018133698.tif 000031
【００４５】
これにより、図８（ａ）に示すように、損失を少なくすることが可能になる。
【００４６】
以上のように、この電力増幅器１によれば、信号処理回路３１，３２，３３，３４と、アクティブインジェクション回路４１，４２と、アウトフェージング回路５とを備えたことにより、アクティブインジェクション回路４１，４２において、出力が変化すると電流が流れているときの電圧上昇をアウトフェージング回路５により抑制するので、出力が小さい場合や可変の場合であっても損失を低減することが可能になり、電力効率の高い電力増幅器を実現することができる。これにより、マルチキャリア方式の通信機器に使用することが可能になる。また、基本波と２倍波とのバランスが崩れて効率が低下するのを防止することができる。
【００４７】
以上、この発明の実施の形態について説明したが、具体的な構成は、上記の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。例えば、上記の実施の形態では、ｎ倍波を２倍波としたが、２倍に限られず、整数倍であれば良い。
【００４８】
また、ＦＰＧＡ２にて入力信号が所定の電流波形になるように制御したが、２倍波を制御しなくても損失が低い状態で安定する場合には、制御を行わなくても良い。
【符号の説明】
【００４９】
１                                電力増幅器
２                                ＦＰＧＡ（デジタル信号処理回路）
５                                アウトフェージング回路
３１，３２，３３，３４            信号処理回路
３１Ａ，３２Ａ，３３Ａ，３４Ａ    Ｄ／Ａコンバータ
４１                              アクティブインジェクション回路
（第１のアクティブインジェクション回路）
４２                              アクティブインジェクション回路
（第２のアクティブインジェクション回路）
５１，５２                        メインアンプ
５３，５４                        フィルタ
５５                              合成器
４１１                            補助アンプ
４１２                            フィルタ
４２１                            補助アンプ
４２２                            フィルタ
【図１】
2018133698.tif 000036
【図２】
2018133698.tif 000037
【図３】
2018133698.tif 000038
【図４】
2018133698.tif 000039
【図５】
2018133698.tif 000040
【図６】
2018133698.tif 000041
【図７】
2018133698.tif 000042
【図８】
2018133698.tif 000043
【図９】
2018133698.tif 000044
【図１０】
2018133698.tif 000045
【図１１】
2018133698.tif 000046
【図１２】
2018133698.tif 000047