(57)【要約】【課題】作製が容易な積層構造を用いて、半導体素子から発生した熱を効率的に外部に伝達することが可能な半導体パッケージを得ること。【解決手段】半導体パッケージ１００は、メイン基板８と、メイン基板８を上下に貫通して設けられた金属のポスト８ａと、ポスト８ａの上面に接して設けられた複数の第一のはんだボール７ａと、メイン基板８の上面に接して設けられた複数の第二のはんだボール７と、第一のはんだボール７ａおよび第二のはんだボール７の上に接して設けられ、半導体素子１ａ，１ｂを搭載する素子用サブ基板６と、を備え、第一のはんだボール７ａのボールピッチが第二のはんだボール７のボールピッチより小さい。【選択図】図１
2018133382.tif 000002
【特許請求の範囲】
【請求項１】
メイン基板と、
前記メイン基板を上下に貫通して設けられた金属のポストと、
前記ポストの上面に接して設けられた複数の第一のはんだボールと、
前記メイン基板の上面に接して設けられた複数の第二のはんだボールと、
前記第一のはんだボールおよび前記第二のはんだボールの上に接して設けられ、半導体素子を搭載する素子用サブ基板と、
を備え、
前記第一のはんだボールのボールピッチが前記第二のはんだボールのボールピッチより小さいことを特徴とする半導体パッケージ。
【請求項２】
前記半導体素子の高発熱回路部の直下に設けられた前記第一のはんだボールのボールピッチと、前記半導体素子の前記高発熱回路部より発熱量が少ない低発熱回路部の直下に設けられた前記第一のはんだボールのボールピッチとが異なる
ことを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記低発熱回路部の直下に設けられた前記第一のはんだボールのボールピッチより前記高発熱回路部の直下に設けられた前記第一のはんだボールのボールピッチが小さい
ことを特徴とする請求項２に記載の半導体パッケージ。
【請求項４】
前記メイン基板および前記ポストの下面に接するように接地用のパターンをさらに備えることを特徴とする請求項１から３のいずれか１項に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高出力半導体素子用の冷却構造を有する半導体パッケージに関する。
【背景技術】
【０００２】
レーダーの送信電波または受信電波の増幅には送受信増幅器が使用される。レーダー探知距離を延伸したいといった要求により、送受信増幅器の出力は高出力化が求められている。送受信増幅器を構成する回路に用いられる半導体素子の放熱効率にもよるが、送受信増幅器に供給されたエネルギーのうち、信号増幅に使用されなかったエネルギーは熱エネルギーになり、上記半導体素子の温度を上昇させる。
【０００３】
送受信増幅器における通信信号の増幅に用いられる電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、さらにはＦＥＴを含むモノリシックマイクロ波集積回路（ＭＭＩＣ：Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）には、ＧａＡｓ（ガリウムヒ素）またはＧａＮ（ガリウムナイトライド）といった化合物半導体が使用される。特に近年は、バンドギャップが大きいワイドバンドギャップ（ＷＢＧ：Ｗｉｄｅ  Ｂａｎｄ  Ｇａｐ）半導体の一つであるＧａＮが広く採用されるようになり、高出力化の傾向はますます強くなっている。
【０００４】
半導体素子の寿命確保のためには、半導体素子のジャンクション温度を一定温度以下に保持しておく必要がある。そのため、出力が高い送受信増幅器においては、出力に制限を掛けて使用する必要がある。さらに、送受信増幅器の出力性能および増幅性能は温度上昇するほど低下するため、送受信増幅器の熱抵抗を下げて、半導体素子のジャンクション温度を可能な限り下げることが求められる。
【０００５】
上記目的のため、送受信増幅器が備える半導体素子の実装構造として、主に金属を用いることによって伝熱経路の熱抵抗を最小限にするよう設計されている。これらの金属は、回路の制約により、平面的に構成されることになる。
【０００６】
一方、レーダーの設置自由度を向上させるため、送受信増幅器に対しては小型軽量化の要求がある。この要求に対しては、プリント基板およびセラミック基板を用いることにより、回路を立体的に構成して実装密度を向上させることで小型軽量化を実現することが可能である。
【０００７】
送受信増幅器の小型軽量化を図ると、半導体素子を実装する半導体パッケージに割りあて可能な面積は減少する傾向にある。さらに、機能の高集積化および高機能化に伴い、接続端子数が増加する傾向にある。実装密度向上を実現する実装方法の一つである、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）を用いた表面実装により、接点の狭ピッチ化および多ピン化が実現されている。
【０００８】
しかしながら、ＢＧＡを用いた積層構造において積層方向に実装密度を向上することは熱抵抗を増大することになる。また、積層構造をとるためにはセラミックまたは樹脂による多層基板を用いて構成する必要があるが、高出力化に対応するために従来採用していた構成に比べて熱抵抗が上昇してしまい、素子出力の低下、素子信頼性の低下という問題が発生する。
【０００９】
特許文献１に記載の半導体パッケージにおいては、多層セラミック基板の貫通部分に金属ブロックを設けた構成により、半導体素子から発生した熱を効率的に構造体および冷媒に伝熱する構造を得ることができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１２−２２２３３１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１に記載の技術においては、多層セラミック基板の中に金属ブロックを設ける作製に手間がかかる上、多層セラミック基板の底面に凹凸が生ずるという問題があった。さらに、特許文献１に記載の技術においては、接合層により気密性を確保する必要があるが、気密信頼性を確保することに困難があった。また、特許文献１に記載の構成は、製造歩留りの悪い構造でもあった。
【００１２】
本発明は、上記に鑑みてなされたものであって、作製が容易な積層構造を用いて、半導体素子から発生した熱を効率的に外部に伝達することが可能な半導体パッケージを得ることを目的とする。
【課題を解決するための手段】
【００１３】
上述した課題を解決し、目的を達成するために、本発明は、メイン基板と、メイン基板を上下に貫通して設けられた金属のポストと、ポストの上面に接して設けられた複数の第一のはんだボールと、メイン基板の上面に接して設けられた複数の第二のはんだボールと、第一のはんだボールおよび第二のはんだボールの上に接して設けられ、半導体素子を搭載する素子用サブ基板と、を備える。そして、本発明は、第一のはんだボールのボールピッチが第二のはんだボールのボールピッチより小さいことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、作製が容易な積層構造を用いて、半導体素子から発生した熱を効率的に外部に伝達することが可能になるという効果を奏する。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１にかかる半導体パッケージの構成を示す断面図
【図２】本発明の実施の形態２にかかる半導体パッケージの構成を示す断面図
【図３】本発明の実施の形態３にかかる半導体パッケージの構成を示す断面図
【発明を実施するための形態】
【００１６】
以下に、本発明の実施の形態にかかる半導体パッケージを図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１７】
実施の形態１．
図１は、本発明の実施の形態１にかかる半導体パッケージ１００の構成を示す断面図である。半導体パッケージ１００は、半導体素子１ａ，１ｂを搭載した状態で送受信増幅器として機能し、送受信増幅器の筐体となるケース９の上に設けられている。
【００１８】
半導体パッケージ１００は、半導体素子１ａ，１ｂを実装する素子用サブ基板６と、素子用サブ基板６の素子搭載領域を取り囲む枠状のフレーム３と、フレーム３に接して素子搭載領域を塞ぐ金属またはセラミックの蓋であるリッド２と、を備える。素子用サブ基板６の上部には凹状の穴が形成されており、当該穴にはヒートスプレッダ５がはめ込まれている。半導体素子１ａ，１ｂは、ヒートスプレッダ５の上に接するように搭載されている。半導体素子１ａ，１ｂと素子用サブ基板６との間はワイヤ４で電気的に接続されている。
【００１９】
さらに、半導体パッケージ１００は、素子用サブ基板６の下面に接するサーマルボール７ａおよびはんだボール７と、第一のはんだボールであるサーマルボール７ａに上面が接する金属のポスト８ａと、第二のはんだボールであるはんだボール７に上面が接するメイン基板８と、を備える。メイン基板８はプリント基板であり、プリント配線である配線８ｂを有する。さらに、熱伝導率の高い柱状のポスト８ａがメイン基板８の上下を貫通する孔に埋め込まれている。ポスト８ａ上に設けられるサーマルボール７ａもはんだボール７と同様のはんだボールであるが、後述するようにはんだボール７とは機能が異なるのでサーマルボール７ａと呼ぶ。はんだボール７およびサーマルボール７ａは、素子用サブ基板６とメイン基板８およびポスト８ａとの間の機械的固定および電気的接続を担っている。なお、サーマルボール７ａおよびはんだボール７は、それぞれ円柱形状、樽形状または球状のはんだバンプを形成する。
【００２０】
ここで、実施の形態１にかかる半導体パッケージ１００においては、ポスト８ａの上面に設けられたサーマルボール７ａのボールピッチＰ１がメイン基板８の上面に設けられたはんだボール７のボールピッチＰ２より小さくなるように、複数のはんだボール７および複数のサーマルボール７ａは設置されている。なお、ボールピッチＰ１は、隣接するサーマルボール７ａの中心間の距離であり、ボールピッチＰ２は、隣接するはんだボール７の中心間の距離である。したがって、ポスト８ａの上面に設けられたサーマルボール７ａは、メイン基板８の上面に設けられたはんだボール７より密集している。
【００２１】
送受信増幅器には、増幅器、位相器、切換器および低雑音増幅器といった複数種類の半導体素子が実装される。これらの半導体素子の基材材料としては、ＧａＮ、ＧａＡｓ、ＳｉＣ、Ｓｉといった半導体が用いられる。素子用サブ基板６に対して、フラックスを用いないはんだ材料または接着剤といったダイボンド材を用いて、半導体素子１ａ，１ｂの実装が実施される。この素子実装工程すなわちダイボンド工程の熱抵抗は非常に大きいため、はんだ材料を用いた実装においては、界面へのはんだ濡れおよびはんだボイドの低減が必要となる。また、接着剤を用いる場合は、熱伝導材料をフィラーにした高熱伝導接着剤が用いられる。
【００２２】
素子用サブ基板６は、ヒートスプレッダ５を介さずに半導体素子１ａ，１ｂを実装してもよい。しかし、半導体素子１ａ，１ｂの線膨張率と素子用サブ基板６の線膨張率とが合わない場合は、半導体素子１ａ，１ｂの線膨張と素子用サブ基板６の線膨張とのマッチングをとるような緩衝材となる金属であるヒートスプレッダ５を設置することができる。ヒートスプレッダ５に適する金属は、半導体素子１ａ，１ｂの基材と線膨張のマッチングがとれて、かつ熱伝導率が大きい金属である。ヒートスプレッダ５には、ＣｕＷ、ＣｕＭｏといった銅系の合金が用いられることが一般的であるが、最近ではダイヤモンドを基調とした素材にめっきを施して用いることもある。
【００２３】
素子用サブ基板６は、上記したように半導体素子１ａ，１ｂを固定するために必要である。また、素子用サブ基板６から半導体素子１ａ，１ｂへの配線は、貴金属素材による微細なワイヤ４により実現される。さらに半導体素子１ａ，１ｂの端子への信号経路は、メイン基板８からはんだボール７を経由して立体的に配線する必要がある。そのため、素子用サブ基板６には、立体配線が可能でワイヤボンドが可能な微細パターンを形成することが可能な基板を用いることが必要となる。
【００２４】
素子用サブ基板６としては、具体的には、ガラスセラミックまたはアルミナセラミックを主体とした多層セラミック基板、あるいは樹脂基板が用いられる。また、ＧａＮ、ＧａＡｓといった化合物半導体においては、気中水分の結露により半導体寿命が影響を受けるため、素子搭載領域を乾燥窒素による気密構造にする場合がある。この場合には、素子用サブ基板６としては、気密構造を構成できる多層セラミック基板が選択される。
【００２５】
はんだボール７およびサーマルボール７ａにより、メイン基板８に対して素子用サブ基板６を機械的に固定すると共に、電気的な接続も同時に行うことで積層方向への回路形成が可能となる。このとき、素子用サブ基板６の半導体素子１ａ，１ｂが固定された素子搭載領域の裏側は熱流束が大きい。図１の場合、特に半導体素子１ａの素子搭載領域の裏側の熱流束が他の領域に比べて大きいので、当該裏側に対向するメイン基板８の領域にはポスト８ａが設けられている。
【００２６】
ここで、素子用サブ基板６とメイン基板８およびポスト８ａとの接合面全体をはんだで接合しようとすると、はんだボイドの影響により接続箇所の熱抵抗が安定しない。また、接合面全体をはんだで接合すると、素子用サブ基板６とメイン基板８との線膨張差により、接合面の劣化が著しく、継時的な熱抵抗の上昇を避けられない。そこで、はんだボールを用いるのであるが、ポスト８ａの上面にはんだボール７と同じピッチではんだボールを設けて素子用サブ基板６を固定すると熱抵抗が大きくなってしまう。
【００２７】
そこで、実施の形態１にかかる半導体パッケージ１００においては、他の領域に比べて熱流束が大きい領域であるポスト８ａの上面に設けたはんだボールを伝熱に特化したはんだボールであるサーマルボール７ａとし、信号は通さずにポスト８ａを介して接地接続としておく。そして、サーマルボール７ａのボールピッチＰ１をはんだボール７のボールピッチＰ２より小さくすることで、熱抵抗が大きくボトルネックとなっていた半導体素子１ａの下方のはんだボール接続の熱抵抗を下げることができる。また、素子用サブ基板６内のビア６ａに接続されるサーマルボール７ａは、リターン電流経路の強化に寄与するので、半導体パッケージ１００が実現する送受信増幅器の安定動作につながる。
【００２８】
メイン基板８は、外部のシステムからの半導体素子１ａ，１ｂへの電源供給、半導体素子１ａ，１ｂとの制御信号および送受信信号の受け渡しに用いられるプリント基板である。はんだボール７および素子用サブ基板６を介して半導体素子１ａ，１ｂとやりとりする電波信号はメイン基板８により位相が制御される。半導体素子１ａ，１ｂの信号を増幅させるためのドレイン電流およびゲート電流もメイン基板８からはんだボール７および素子用サブ基板６を介して半導体素子１ａ，１ｂに供給される。
【００２９】
なお、メイン基板８およびポスト８ａの上面には、上記ボールピッチの条件を満たすようにはんだボール７およびサーマルボール７ａを配置して実装するためにレジストパターンが形成されている。すなわち、レジストパターンのレジストが存在しない領域にはんだボール７およびサーマルボール７ａが形成されている。
【００３０】
ポスト８ａをメイン基板８に形成する手順は以下の通りである。まず、半導体素子１ａの下方といった、メイン基板８において他の領域に比べて熱流束が大きいと考えられるので特に熱抵抗を下げたい箇所を定める。そして、メイン基板８のプリント基板の構成材となるプリプレグ材、コア材および銅箔の上記箇所に同じ径の孔を形成する。その上で、プリプレグ材、コア材および配線８ｂとなる銅箔を積層させることによりプリント基板を形成して、従来のビア（ＶＩＡ）ホールに比べてサイズの大きな孔を有するメイン基板８を作製することができる。このようにして形成された孔に対して、孔の側面に導体を形成して、導体の内径より僅かに大きい柱状の金属であるポスト８ａを圧入して貫通させることで、熱抵抗を下げたい箇所にポスト８ａを配置することができる。その結果、樹脂基板であるメイン基板８の熱抵抗を下げたい箇所の鉛直方向の熱伝導率を大幅に向上させることができる。ポスト８ａは、メイン基板８の鉛直方向の熱伝導を改善するために設置したものであり、メイン基板８を構成する樹脂基板との線膨張差が少なく、熱伝導率が高いことが要求される。したがって、ポスト８ａには無酸素銅といった素材が使用される。
【００３１】
メイン基板８とケース９との間には、メイン基板８の反りおよびケース９の反りの影響による図示していない接触層が存在する。また、メイン基板８の表面およびケース９の表面には少なからず微細な表面粗さが存在している。そのため、接触層の熱抵抗は他の層に比べて大きくなる傾向にある。接触層の熱抵抗を下げる手段として、メイン基板８とケース９との間にＴＩＭ（Ｔｈｅｒｍａｌ  Ｉｎｔｅｒｆａｃｅ  Ｍａｔｅｒｉａｌｓ）と呼ばれる材料を使用して、できる限り熱抵抗を低減する。
【００３２】
送受信増幅器の筐体となるケース９は、送受信増幅器に対する保護と電磁シールドを兼ねた構造物である。また、ケース９は、送受信増幅器の発熱を図示していない冷却構造体に伝熱するための最後の伝熱面を構成している。そして、間欠作動させられる送受信増幅器においては、ケース９の熱容量により、半導体素子１ａ，１ｂの過度な温度上昇を防止している。ケース９を構成する材料に制限はないが、アルミ合金などでケース９を構成することにより、小型軽量化および高熱伝導性を実現することができる。
【００３３】
ケース９は、冷却構造体と機械的に結合することで、冷却構造体への固定と熱的な接続が行われる。冷却構造体は、ケース９を固定している面とは別の面において冷媒と接触することにより冷媒への熱伝達を実現している。ケース９と冷却構造体との間の伝熱面は熱伝導グリース等で接触熱抵抗を下げるように構成されており、熱が効率よく冷媒に伝達されるようになっている。
【００３４】
半導体素子１ａ，１ｂが動作する際に発生した熱は、半導体素子１ａ，１ｂの下のヒートスプレッダ５および素子用サブ基板６に伝達されることにより伝熱面積が拡大する。しかし、素子用サブ基板６内に他の領域に比べて熱流束の大きい領域が発生してしまう。
【００３５】
これに対して、実施の形態１にかかる半導体パッケージ１００においては、上記領域の下に設けるサーマルボール７ａの設置密度を高めて周囲のはんだボール７に比べて狭いボールピッチで配置する。これにより、サーマルボール７ａのはんだボール接合の熱抵抗を低減することができる。
【００３６】
さらに、サーマルボール７ａが接することになるメイン基板８の部位には、熱伝導率の高い金属のポスト８ａを埋め込んでおき、サーマルボール７ａをポスト８ａに接続することでメイン基板８における熱抵抗を低減することができる。ポスト８ａはケース９とも熱的に接続しているため、メイン基板８の熱抵抗を抑えてケース９以降の伝熱層に伝熱することができる。
【００３７】
このように、実施の形態１にかかる半導体パッケージ１００によれば、作製が容易な積層構造により、素子用サブ基板６の他の領域に比べて熱流束の大きい領域を伝わる熱を熱抵抗が低減されたサーマルボール７ａを介してポスト８ａおよびメイン基板８に伝達し、ポスト８ａおよびメイン基板８でさらに熱拡散した上で冷却構造体に伝達させることができる。これにより、半導体素子１ａ，１ｂから発生した熱を効率的に外部に伝達することが可能となる。その結果、半導体素子１ａ，１ｂを搭載した送受信増幅器の信頼性を高めることができる。
【００３８】
なお、メイン基板８はケース９にねじ止めにより固定されてもよいし、メイン基板８が直接冷却構造体に固定されるような構成であっても構わない。
【００３９】
実施の形態２．
図２は、本発明の実施の形態２にかかる半導体パッケージ２００の構成を示す断面図である。半導体パッケージ２００の構成は、メイン基板８およびポスト８ａとケース９との間に接地用のパターン８ｃが設けられている点を除けば、図１の半導体パッケージ１００の構成と同様である。
【００４０】
メイン基板８のうねりまたは反りにより、実施の形態１で述べた接触層に熱抵抗の上昇がある場合、メイン基板８およびポスト８ａの下面に接するように接地用のパターン８ｃを設けることにより、ポスト８ａからケース９へ向かう熱を拡散することができ、接触層の熱抵抗を低く抑えることが可能となる。接地用のパターン８ｃの具体例は、銅箔である。接地用のパターン８ｃの厚みは可能な限り厚くすることが望ましい。
【００４１】
半導体パッケージ２００は最下層となる接地用のパターン８ｃを介してケース９に固定されることになるが、さらにＴＩＭを用いる場合は、接地用のパターン８ｃとケース９との間にＴＩＭを設けるようにする。
【００４２】
メイン基板８のうねりまたは反りによりポスト８ａとケース９との熱的接続がそのままでは理想的に取れない場合において、実施の形態２の半導体パッケージ２００においてはポスト８ａとケース９との間に接地用のパターン８ｃを設けているので、図２の水平方向へ熱を拡散することが可能となる。その結果、半導体パッケージ２００は、接触による熱抵抗を上昇させることなくポスト８ａからケース９へ伝熱することができるので、半導体素子１ａ，１ｂから発生した熱を半導体パッケージ１００よりさらに効率的に外部に伝達することが可能となる。
【００４３】
実施の形態３．
図３は、本発明の実施の形態３にかかる半導体パッケージ３００の構成を示す断面図である。半導体パッケージ３００の構成は、半導体素子１ａに高発熱回路部１０および低発熱回路部２０が設けられていることと、第一のはんだボールがサーマルボール７ａからサーマルボール７ａ１およびサーマルボール７ａ２に代わっていること以外は、図１の半導体パッケージ１００の構成と同様である。以下では、図１の半導体パッケージ１００と異なる点を説明する。
【００４４】
半導体素子１ａにおいて、高発熱回路部１０は低発熱回路部２０より発熱量が多い。したがって、素子用サブ基板６の高発熱回路部１０の直下周辺の領域の方が低発熱回路部２０の直下周辺の領域に比べて熱流束が大きい。そこで、実施の形態３にかかる半導体パッケージ３００においては、高発熱回路部１０の直下に設けられたサーマルボール７ａ１のボールピッチＰ１Ａと低発熱回路部２０の直下に設けられたサーマルボール７ａ２のボールピッチＰ１Ｂとを異なるようにする。具体的には、ボールピッチＰ１ＢよりボールピッチＰ１Ａを小さくする。なお、ボールピッチＰ１ＡおよびＰ１Ｂは共に、はんだボール７のボールピッチＰ２より小さい。
【００４５】
以上のように、実施の形態３にかかる半導体パッケージ３００においては、はんだボール７のボールピッチＰ２より小さい値のボールピッチでポスト８ａの上面に設けられた複数のサーマルボールについて、サーマルボールが存在する位置における熱流束の大小で区別してボールピッチがさらに異なる値となるようにする。これにより、ポスト８ａを介してさらに効率的に外部に熱を伝達することが可能になる。
【００４６】
また、半導体パッケージ３００においても、実施の形態２の半導体パッケージ２００と同様に、メイン基板８およびポスト８ａとケース９との間に接地用のパターン８ｃを設けるようにして、さらに効率的に外部に熱を伝達するようにしてもよい。
【００４７】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００４８】
１ａ，１ｂ  半導体素子、２  リッド、３  フレーム、４  ワイヤ、５  ヒートスプレッダ、６  素子用サブ基板、６ａ  ビア、７  はんだボール、７ａ，７ａ１，７ａ２  サーマルボール、８  メイン基板、８ａ  ポスト、８ｂ  配線、８ｃ  接地用のパターン、９  ケース、１０  高発熱回路部、２０  低発熱回路部、１００，２００，３００  半導体パッケージ。
【図１】
2018133382.tif 000003
【図２】
2018133382.tif 000004
【図３】
2018133382.tif 000005