(57)【要約】【課題】基準信号との同期状態が解除された場合に、設定された周波数に近い周波数の発振信号を出力する。【解決手段】ＰＬＬ回路１は、制御電圧に基づいて発振信号を出力する電圧制御発振器１１と、基準信号と発振信号との位相差を示す位相差信号を出力する位相比較器１３と、位相差信号に基づく制御電圧を電圧制御発振器１１に出力するループフィルタ１４と、基準信号が位相比較器１３に入力されなくなると、過去にループフィルタ１４から電圧制御発振器１１に出力された制御電圧の統計値に基づく制御電圧を電圧制御発振器１１に出力する補正部１５と、を備える。【選択図】図１
2018148514.tif 000002
【特許請求の範囲】
【請求項１】
制御信号が示す値に基づいて発振信号を出力する周波数可変発振器と、
基準信号と前記発振信号との位相差を示す位相差信号を出力する位相比較器と、
前記位相差信号に基づく制御信号を前記周波数可変発振器に出力するループフィルタと、
前記基準信号が前記位相比較器に入力されなくなると、過去に前記ループフィルタから前記周波数可変発振器に出力された制御信号が示す値の統計値に基づく制御信号を前記周波数可変発振器に出力する補正部と、
を備える位相制御発振器。
【請求項２】
前記基準信号が前記位相比較器に入力されている場合に、前記ループフィルタから出力される前記制御信号を前記周波数可変発振器に出力するとともに、前記基準信号が前記位相比較器に入力されなくなった場合に、前記補正部から出力される前記制御信号を前記周波数可変発振器に出力する切替部をさらに備える、
請求項１に記載の位相制御発振器。
【請求項３】
前記補正部は、前記基準信号が前記位相比較器に入力されなくなると、過去に前記周波数可変発振器に出力された制御信号が示す値の平均値に基づく制御信号を前記周波数可変発振器に出力する、
請求項１又は２に記載の位相制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相制御発振器に関する。
【背景技術】
【０００２】
従来、単一の周波数で発振する発振素子を用いて異なる周波数の発振信号を出力するために、位相制御発振器（ＰＬＬ（Phase Locked Loop）回路）が用いられている。ＰＬＬ回路は、位相比較器と、ループフィルタと、電圧制御発振器と、分周器とを備える。位相比較器は、外部から入力される基準信号と、電圧制御発振器が出力し分周器によって分周された信号との位相を比較し位相差を示す位相差信号を出力する。ループフィルタは、位相差を示す信号から制御電圧を生成する。電圧制御発振器は、制御電圧に基づく発振信号を生成して出力する。
【０００３】
ＰＬＬ回路では、基準信号が入力されなくなる等の理由により、基準信号と発振信号との同期状態が解除されると、発振信号の周波数が大きく変動してしまう。このため、同期状態においてループフィルタから出力されていた制御電圧の値を記憶しておき、同期状態が解除された場合に、記憶されていた制御電圧の値に基づいて制御電圧を出力することが行われている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−１１４８５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＰＬＬ回路では、同期状態であっても、ＰＬＬ回路に加わる振動等によって周波数が変動する。そして、周波数の変動に応じてループフィルタから出力される制御電圧も変動する。図３は、従来のＰＬＬ回路が備える電圧制御発振器に入力される制御電圧の時系列の変化例を示す図である。
【０００６】
このため、図３に示すように、制御電圧が、設定されている発振信号の周波数に対応する制御電圧Ｖｘから大きく乖離している場合に、同期状態が解除されると、発振信号の周波数が、設定されている発振信号の周波数から大きく乖離した状態が維持されてしまうという問題が発生する。
【０００７】
そこで、本発明はこれらの点に鑑みてなされたものであり、基準信号との同期状態が解除された場合に、設定された周波数に近い周波数の発振信号を出力できる位相制御発振器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の態様に係る位相制御発振器は、制御信号が示す値に基づいて発振信号を出力する周波数可変発振器と、基準信号と前記発振信号との位相差を示す位相差信号を出力する位相比較器と、前記位相差信号に基づく制御信号を前記周波数可変発振器に出力するループフィルタと、前記基準信号が前記位相比較器に入力されなくなると、過去に前記ループフィルタから前記周波数可変発振器に出力された制御信号が示す値の統計値に基づく制御信号を前記周波数可変発振器に出力する補正部と、を備える。
【０００９】
前記位相制御発振器は、前記基準信号が前記位相比較器に入力されている場合に、前記ループフィルタから出力される前記制御信号を前記周波数可変発振器に出力するとともに、前記基準信号が前記位相比較器に入力されなくなった場合に、前記補正部から出力される前記制御信号を前記周波数可変発振器に出力する切替部をさらに備えてもよい。
【００１０】
前記補正部は、前記基準信号が前記位相比較器に入力されなくなると、過去に前記周波数可変発振器に出力された制御信号が示す値の平均値に基づく制御信号を前記周波数可変発振器に出力してもよい。
【発明の効果】
【００１１】
本発明によれば、基準信号との同期状態が解除された場合に、設定された周波数に近い周波数の発振信号を出力できるという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】本実施形態に係るＰＬＬ回路の構成を示す図である。
【図２】本実施形態に係る電圧制御発振器に入力される制御電圧の時系列の変化例を示す図である。
【図３】従来のＰＬＬ回路が備える電圧制御発振器に入力される制御電圧の時系列の変化例を示す図である。
【発明を実施するための形態】
【００１３】
［ＰＬＬ回路１の構成］
図１は、本実施形態に係る位相制御発振器としてのＰＬＬ回路１の構成を示す図である。ＰＬＬ回路１は、周波数可変発振器としての電圧制御発振器１１と、分周器１２と、位相比較器１３と、ループフィルタ１４と、補正部１５と、記憶部１６と、切替部１７とを備える。なお、本実施形態において、分周器１２、位相比較器１３、ループフィルタ１４、補正部１５、記憶部１６、及び切替部１７は、デジタル回路で構成され、電圧制御発振器１１は、アナログ回路で構成されるものとする。位相比較器１３の前段には、アナログ信号をデジタル信号に変換するＡＤ変換器（不図示）が設けられている。切替部１７と、電圧制御発振器１１との間には、デジタル信号をアナログ信号に変換するＤＡ変換器（不図示）が設けられている。
【００１４】
本実施形態に係るＰＬＬ回路１は、基準信号が位相比較器１３に入力されなくなると、過去にループフィルタから電圧制御発振器１１に出力された制御信号としての制御電圧の統計値に基づく制御電圧を電圧制御発振器１１に出力する。このようにすることで、ＰＬＬ回路１は、基準信号との同期状態が解除された場合に、設定された周波数に近い周波数の発振信号を出力できる。
【００１５】
以下、ＰＬＬ回路１を構成する各要素の詳細について説明する。
電圧制御発振器１１は、制御電圧に基づいて予め定められた所定周波数の発振信号を生成する。具体的には、電圧制御発振器１１は、ループフィルタ１４又は補正部１５から出力され、切替部１７を介して入力される制御電圧に基づいて発振信号を生成する。電圧制御発振器１１は、生成した発振信号を外部に出力するとともに、分周器１２に出力する。
【００１６】
分周器１２は、電圧制御発振器１１が出力する発振信号を所定の分周比で分周することにより分周信号を生成する。分周器１２は、生成した分周信号を位相比較器１３に出力する。
【００１７】
位相比較器１３は、外部から入力される基準信号と、発振信号との位相差を示す位相差信号を生成する。基準信号は、恒温槽内蔵水晶発振器（OCXO: Oven-Controlled Crystal Oscillator）等の水晶発振器から出力されるアナログ信号である。
【００１８】
具体的には、位相比較器１３は、基準信号の位相差と、分周器１２によって生成された分周信号の位相差とを示す位相差信号を生成する。位相比較器１３は、生成した位相差信号をループフィルタ１４に出力する。
【００１９】
ループフィルタ１４は、例えばローパスフィルタである。ループフィルタ１４は、位相差信号に基づいて制御電圧を生成する。ループフィルタ１４は、生成した制御電圧を切替部１７を介して電圧制御発振器１１に出力する。また、ループフィルタ１４は、生成した制御電圧を補正部１５に出力する。
【００２０】
補正部１５は、基準信号が位相比較器１３に入力されなくなると、過去にループフィルタ１４から電圧制御発振器１１に出力された制御電圧の統計値に基づく制御電圧を電圧制御発振器１１に出力する。補正部１５は、基準信号が位相比較器１３に入力されなくなると、過去に電圧制御発振器１１に出力された制御電圧の平均値に基づく制御電圧を電圧制御発振器１１に出力する。
【００２１】
以下、補正部１５が制御電圧の平均値に基づく制御電圧を電圧制御発振器１１に出力する例の詳細を説明する。
補正部１５は、ループフィルタ１４から出力された制御電圧の電圧値を測定する。補正部１５は、測定した電圧値をリアルタイムで記憶部１６に記憶させる。補正部１５は、所定期間前に測定した電圧値に、測定した電圧値を上書きする。これにより、補正部１５は、現在時刻から所定期間前までに測定した電圧値を記憶部１６に記憶させる。ここで、記憶部１６は、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等のデータを書換可能なメモリである。補正部１５は、現在時刻から所定期間前までに測定した制御電圧の電圧値の平均値を算出して記憶部１６に記憶させる。
【００２２】
補正部１５は、基準信号が位相比較器１３に入力されなくなったか否かを検出する。例えば、補正部１５は、ループフィルタ１４から出力された制御電圧の値に基づいて、基準信号が位相比較器１３に入力されなくなったか否かを検出する。例えば、補正部１５は、制御電圧の値が予め定められた閾値を超えたことに応じて、基準信号が位相比較器１３に入力されなくなったことを検出する。補正部１５は、基準信号が位相比較器１３に入力されなくなったことを検出すると、記憶部１６に記憶されている、制御電圧の電圧値の平均値を取得する。補正部１５は、取得した平均値と等しい電圧値の制御電圧を、切替部１７を介して電圧制御発振器１１に出力する。
【００２３】
また、補正部１５は、基準信号が位相比較器１３に入力されなくなったことを検出すると、記憶部１６への制御電圧の電圧値の記憶を中断する。また、補正部１５は、基準信号が位相比較器１３に入力されなくなったことを検出すると、電圧値の平均値の算出を中断する。
また、補正部１５は、基準信号が位相比較器１３に入力されなくなってから、基準信号が再び位相比較器１３に入力されたことを検出すると、制御電圧の出力を停止する。
【００２４】
切替部１７は、補正部１５と同様に、基準信号が位相比較器１３に入力されているか否かを検出する。切替部１７は、基準信号が位相比較器１３に入力されていることを検出している場合に、ループフィルタ１４から出力される制御電圧を電圧制御発振器１１に出力する。切替部１７は、基準信号が位相比較器１３に入力されていることを検出していない場合、すなわち、基準信号が位相比較器１３に入力されなくなった場合に、補正部１５から出力される制御電圧を電圧制御発振器１１に出力する。
【００２５】
［制御電圧の時系列の変化］
続いて、電圧制御発振器１１に入力される制御電圧の時系列の変化例について説明する。図２は、本実施形態に係る電圧制御発振器１１に入力される制御電圧の時系列の変化例を示す図である。
【００２６】
図２に示されている時刻Ｔまでの実線Ｌ１は、電圧制御発振器１１に入力される制御電圧を示している。図２に示されている破線Ｌ２及び時刻Ｔ以降の実線Ｌ３は、電圧制御発振器１１に入力される制御電圧の平均値を示している。Ｖｘは、電圧制御発振器１１から出力される発振信号の周波数が所定周波数であるときの制御電圧の値を示す。図２に示すように、制御電圧の平均値は、制御電圧の振れ幅に比べて小さいことが確認できる。
【００２７】
時刻Ｔにおいて、位相比較器１３に基準信号が入力されなくなると、補正部１５は、切替部１７を介して制御電圧の平均値に対応する制御電圧を電圧制御発振器１１に出力する。図２に示すように、制御電圧の平均値の変動は、制御電圧の変動に比べて小さく、多くの時刻で制御電圧Ｖｘと近い値となる。例えば、時刻Ｔにおける制御電圧は、制御電圧Ｖｘからの乖離幅が相対的に大きい。これに対して、電圧制御発振器１１は、制御電圧の平均値に対応する制御電圧に基づいて発振信号を出力するので、発振信号の周波数として設定された所定周波数に近い周波数の発振信号を出力することができる。
【００２８】
［本実施形態の効果］
以上のとおり、第１実施形態に係るＰＬＬ回路１は、基準信号が位相比較器１３に入力されなくなった場合に、過去にループフィルタ１４から電圧制御発振器１１に出力された制御電圧の統計値に基づく制御電圧を電圧制御発振器１１に出力する。このようにすることで、ＰＬＬ回路１は、基準信号が位相比較器１３に入力されなくなり、同期状態が解除された場合に、発振信号の周波数として設定された周波数に近い周波数の発振信号を出力できる。
【００２９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。また、そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００３０】
例えば、上述の実施形態では、補正部１５は、基準信号が位相比較器１３に入力されなくなると、過去に電圧制御発振器１１に出力された制御電圧の平均値に基づく制御電圧を電圧制御発振器１１に出力したが、これに限らない。補正部１５は、制御電圧の平均値の代わりに、制御電圧の中間値や中央値に基づく制御電圧を電圧制御発振器１１に出力してもよい。
【００３１】
また、上述の実施形態では、図１に示すＰＬＬ回路１がアナログ回路である場合について説明したが、これに限らない。ＰＬＬ回路１は、デジタル回路で構成されていてもよい。例えば、ＰＬＬ回路１は、制御電圧によって周波数を変化させる電圧制御発振器の代わりに、切替部１７から出力されるデジタル信号に基づいて周波数を変化させる周波数可変発振器、デジタル信号の入力インタフェースを有する電圧制御発振器、又はダイレクトデジタルシンセサイザ（DDS：Direct Digital Synthesizer）を備えてもよい。また、ＰＬＬ回路１は、少なくとも一部の構成がデジタル回路で構成され、他の一部の構成がアナログ回路で構成されるようにしてもよい。
【符号の説明】
【００３２】
１・・・ＰＬＬ回路、１１・・・電圧制御発振器、１２・・・分周器、１３・・・位相比較器、１４・・・ループフィルタ、１５・・・補正部、１６・・・記憶部、１７・・・切替部
【図１】
2018148514.tif 000003
【図２】
2018148514.tif 000004
【図３】
2018148514.tif 000005