(57)【要約】【課題】昇圧チョッパを有する力率改善回路を備えた電源装置において、減衰振動の低減を図る。【解決手段】昇圧チョッパ回路（41）は、リアクトル（L2）、ダイオード（D3）、第１コンデンサ（C3）、第１スイッチング素子（Q1）を備える。抵抗（R2）、第２コンデンサ（C2）、及び第２スイッチング素子（Q2）からなる直列回路（51）を設け、その一端をリアクトル（L2）とダイオード（D3）とを繋ぐ経路に接続し、他端を第１コンデンサ（C3）の何れか一方の端子と電気的に接続する。第２スイッチング素子（Q2）を制御する制御部（53）は、リアクトル（L2）の電流がゼロとなっている間に、第２スイッチング素子（Q2）がオンになる期間を設ける。【選択図】図１
2018148655.tif 000002
【特許請求の範囲】
【請求項１】
交流を直流に整流するコンバータ回路（20）と、
前記コンバータ回路（20）の出力端子間に接続された第１コンデンサ（C3）と、
前記コンバータ回路（20）の正側の出力と前記第１コンデンサ（C3）の間に接続されたリアクトル（L2）と、
前記リアクトル（L2）と前記第１コンデンサ（C3）の間に、カソードが前記リアクトル（L2）側となるように接続されたダイオード（D3）と、
前記ダイオード（D3）のカソード側と前記コンバータ回路（20）の負側の出力端子に接続された第１スイッチング素子（Q1）と、
抵抗（R2）、第２コンデンサ（C2）、及び第２スイッチング素子（Q2）を有した直列回路（51）と、
前記第２スイッチング素子（Q2）を制御する制御部（53）と、
を備え、
前記直列回路（51）は、一端が前記リアクトル（L2）と前記ダイオード（D3）とを繋ぐ経路に接続され、他端が前記第１コンデンサ（C3）の何れか一方の端子と電気的に接続され、
前記制御部（53）は、前記リアクトル（L2）の電流がゼロとなっている間に、前記第２スイッチング素子（Q2）がオンになる期間を設けることを特徴とする電源装置。
【請求項２】
請求項１において、
前記抵抗（R2）の抵抗値は、前記第１スイッチング素子（Q1）の被制御端子間の寄生抵抗（R1）の抵抗値よりも大きいことを特徴とする電源装置。
【請求項３】
請求項１又は請求項２において、
前記第２コンデンサ（C2）の静電容量は、前記第１スイッチング素子（Q1）の被制御端子間の寄生容量（C1）の静電容量と同等であることを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関するものである。
【背景技術】
【０００２】
コンバータ回路とインバータ回路とを備えた電源装置では、力率を改善するために、力率改善回路（ＰＦＣ回路とも呼ばれる）が設けられる場合がある（例えば特許文献１を参照）。この例では、コンバータ回路の出力を昇圧チョッパで適宜、昇圧することによって、力率の改善を図っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−２０１９１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記特許文献等の力率改善回路では、昇圧チョッパを構成するスイッチング素がオンからオフに切り替わる際に、このスイッチング素子の被制御端子間（例えばドレイン−ソース間）の電圧が減衰振動する場合がある。このような減衰振動は、有害なノイズの一因になる場合があるので対策が望まれる。
【０００５】
本発明は前記の問題に着目してなされたものであり、昇圧チョッパを有する力率改善回路を備えた電源装置において、減衰振動の低減を図ることを目的としている。
【課題を解決するための手段】
【０００６】
前記の課題を解決するため、第１の態様は、
交流を直流に整流するコンバータ回路（20）と、
前記コンバータ回路（20）の出力端子間に接続された第１コンデンサ（C3）と、
前記コンバータ回路（20）の正側の出力と前記第１コンデンサ（C3）の間に接続されたリアクトル（L2）と、
前記リアクトル（L2）と前記第１コンデンサ（C3）の間に、カソードが前記リアクトル（L2）側となるように接続されたダイオード（D3）と、
前記ダイオード（D3）のカソード側と前記コンバータ回路（20）の負側の出力端子に接続された第１スイッチング素子（Q1）と、
抵抗（R2）、第２コンデンサ（C2）、及び第２スイッチング素子（Q2）を有した直列回路（51）と、
前記第２スイッチング素子（Q2）を制御する制御部（53）と、
を備え、
前記直列回路（51）は、一端が前記リアクトル（L2）と前記ダイオード（D3）とを繋ぐ経路に接続され、他端が前記第１コンデンサ（C3）の何れか一方の端子と電気的に接続され、
前記制御部（53）は、前記リアクトル（L2）の電流がゼロとなっている間に、前記第２スイッチング素子（Q2）がオンになる期間を設けることを特徴とする電源装置である。
【０００７】
この構成では、直列回路（51）がオンに制御されることで、減衰振動の周波数が低下させられるとともに、該直列回路（51）の抵抗（R2）によって、減衰振動のエネルギーが消費される。
【０００８】
また、第２の態様は、第１の態様において、
前記抵抗（R2）の抵抗値は、前記第１スイッチング素子（Q1）の被制御端子間の寄生抵抗（R1）の抵抗値よりも大きいことを特徴とする電源装置である。
【０００９】
また、第３の態様は、第１又は第２の態様において、
前記第２コンデンサ（C2）の静電容量は、前記第１スイッチング素子（Q1）の被制御端子間の寄生容量（C1）の静電容量と同等であることを特徴とする電源装置である。
【発明の効果】
【００１０】
第１の態様によれば、昇圧チョッパを有する力率改善回路を備えた電源装置において、減衰振動の低減を図ることが可能になる。
【００１１】
また、第２の態様によれば、減衰振動をより速やかに減衰させることが可能になる。
【００１２】
また、第３の態様によれば、減衰振動の周波数を確実に下げることが可能になる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の実施形態１に係る電源装置の構成図である。
【図２】図２は、第１スイッチング素子の被制御端子間電圧（ドレイン−ソース間電圧）の減衰振動波形を例示する。
【図３】図３は、第２スイッチング素子の動作を説明するタイミングチャートである。
【図４】図４は、本発明の実施形態２に係る電源装置の構成図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。
【００１５】
《発明の実施形態１》
図１は、本発明の実施形態１に係る電源装置（10）の構成図である。本実施形態では、電源装置（10）は、モータ（図示を省略）に電力を供給して、該モータを駆動させる。より詳しくは、電源装置（10）は、交流電源である商用電源（70）からの入力交流を出力交流電力に変換してモータに供給する。なお、本実施形態１では、商用電源（70）は、単相電源であるものとする。
【００１６】
〈電源装置の構成〉
図１に示すように、電源装置（10）は、コンバータ回路（20）、第１コンデンサ（C3）、インバータ回路（30）、力率改善部（40）、減衰振動低減部（50）、及びＰＷＭ制御部（60）を備えている。
【００１７】
コンバータ回路（20）は、本発明の整流部の一例である。このコンバータ回路（20）は、商用電源（70）に接続され、商用電源（70）からの交流を直流に整流する。この例では、コンバータ回路（20）は、４つのダイオード（20a）がブリッジ状に結線されたダイオードブリッジ回路（図示は省略）である。
【００１８】
第１コンデンサ（C3）は、電解コンデンサで構成されている。第１コンデンサ（C3）の正極側の端子は、リアクトル（L2）を介してコンバータ回路（20）の正極側の出力端子に接続され、正極側の端子は、コンバータ回路（20）の負側の出力端子に接続されている。本実施形態では、第１コンデンサ（C3）は、コンバータ回路（20）の出力を平滑化する機能を有している。第１コンデンサ（C3）によって平滑化された直流は、インバータ回路（30）の入力ノードに入力される。
【００１９】
インバータ回路（30）は、コンバータ回路（20）の出力をスイッチングして三相交流（U,V,W）に変換し、例えばモータ（図示を省略）に供給する。本実施形態のインバータ回路（30）は、複数のスイッチング素子（30a）がブリッジ結線されて構成されている。インバータ回路（30）の入力端子は、第１コンデンサ（C3）に接続されている。すなわち、インバータ回路（30）には直流電圧が供給されている。このインバータ回路（30）は、三相交流をモータに出力するために、６個のスイッチング素子（30a）を備えている。これらのスイッチング素子（30a）には、例えば、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor、以下、IGBTと略記する場合がある）を採用することが考えられる。
【００２０】
この例では、インバータ回路（30）は、２つのスイッチング素子（30a）を互いに直列接続した３つのスイッチングレグを備え、各スイッチングレグにおける上アームのスイッチング素子（30a）と下アームのスイッチング素子（30a）との中点が、それぞれモータの各相のコイルに接続されている。なお、各スイッチング素子（30a）には、還流ダイオード（30b）が逆並列接続されている。そして、インバータ回路（30）は、これらのスイッチング素子（30a）のオンオフ動作によって、入力された直流をスイッチングして三相交流に変換し、モータへ供給する。このオンオフ動作の制御はＰＷＭ制御部（60）が行う。
【００２１】
ＰＷＭ制御部（60）は、例えば、マイクロコンピュータとそれを動作させるためのソフトウエアが格納されたメモリディバイスを用いて構成することができる。この例では、前記モータの回転速度を指示する指令値（以下、速度指令値（ω*））に応じて、インバータ回路（30）の各スイッチング素子（30a）のオンオフを切り換えるための制御信号（G）を出力している。
【００２２】
−力率改善部−
図１に示すように、力率改善部（40）は、昇圧型の力率改善回路であって、コンバータ回路（20）の出力の昇圧及び平滑を行うことで、力率改善動作を行う。具体的に、実施形態１に係る力率改善部（40）は、昇圧チョッパ回路（41）と力率制御部（42）とによって構成されている。この昇圧チョッパ回路（41）は、具体的には、リアクトル（L2）と、第１スイッチング素子（Q1）と第１コンデンサ（C3）とによって構成される。第１スイッチング素子（Q1）は、例えばIGBTを用いて構成される。
【００２３】
第１スイッチング素子（Q1）は、図１に示すように、ダイオード（D3）のカソードとリアクトル（L2）とを結ぶ電流経路上に一端側の被制御端子（ドレイン端子）が接続され、コンバータ回路（20）の負側の出力端子とインバータ回路（30）とを結ぶ電流経路上に他端側の被制御端子(ソース端子)が接続されている。図１において、第１スイッチング素子（Q1）には、コンデンサと抵抗からなる直列回路がドレイン-ソース間（すなわち被制御端子間）に記載されている。コンデンサは、第１スイッチング素子（Q1）の内部に形成される寄生容量（C1）であり、抵抗は、第１スイッチング素子（Q1）内に形成される寄生抵抗（R1）である。ここでは説明の便宜のため、寄生容量（C1）と寄生抵抗（R1）とから成る直列回路を寄生直列回路（41a）と命名する。この寄生直列回路（41a）は、後に詳述する減衰振動の要因となる。
【００２４】
この第１スイッチング素子（Q1）のオン-オフの制御は、力率制御部（42）が行う。具体的には、力率制御部（42）は、力率がなるべく１に近づくようにオン時間とオフ時間の比を決定し、その比に応じた制御信号を第１スイッチング素子（Q1）の制御端子（ここではゲート端子）に出力する。なお、力率制御部（42）は、例えば、マイクロコンピュータとそれを動作させるためのソフトウエアが格納されたメモリディバイスを用いて構成することができる。力率制御部（42）を構成するマイクロコンピュータ等は、ＰＷＭ制御部（60）を構成するマイクロコンピュータ等と共用してもよいし、別個に設けてもよい。
【００２５】
−減衰振動低減部−
減衰振動低減部（50）は、直列回路（51）、電流検出部（52）、及びスイッチ制御部（53）を備えている。直列回路（51）は、抵抗（R2）、第２コンデンサ（C2）、及び第２スイッチング素子（Q2）が直列に接続されて構成されている。直列回路（51）は、一端がリアクトル（L2）とダイオード（D3）とを繋ぐ経路に接続されている。直列回路（51）の他端は、第１コンデンサ（C3）の何れか一方の端子と電気的に接続されている。この例では、図１に示すように、直列回路（51）の他端は、コンバータ回路（20）の負側の端子とインバータ回路（30）とを繋ぐ経路に接続されている。また、この例では、第２コンデンサ（C2）の静電容量は、概ね、第１スイッチング素子（Q1）の寄生容量（C1）と同等に設定されている。また、抵抗（R2）の抵抗値は、寄生抵抗（R1）の抵抗値の６倍程度に設定されている。
【００２６】
電流検出部（52）は、リアクトル（L2）に流れる電流の大きさ（電流値（IL））を検出するセンサである。電流検出部（52）の構成には特に限定はないが、例えば、カレントトランスやシャント抵抗を用いて構成することなどが考えられる。
【００２７】
スイッチ制御部（53）は、本発明の制御部の一例であり、第２スイッチング素子（Q2）のオンオフを制御する。スイッチ制御部（53）は、例えば、マイクロコンピュータと、それを動作させるためのソフトウエアが格納されたメモリディバイスを用いて構成することができる。このスイッチ制御部（53）も、ＰＷＭ制御部（60）等を構成するマイクロコンピュータ等と共用してもよいし、別個に設けてもよい。スイッチ制御部（53）における第２スイッチング素子（Q2）の制御については後に詳述する。
【００２８】
〈電源装置の動作〉
電源装置（10）が運転状態になると、コンバータ回路（20）において交流が直流に変換される。コンバータ回路（20）の出力は、力率改善部（40）によって必要に応じて昇圧された後、第１コンデンサ（C3）で平滑化されてインバータ回路（30）に入力される。一方、ＰＷＭ制御部（60）は、速度指令値（ω*）に応じた制御信号（G）を生成してインバータ回路（30）に出力する。制御信号（G）を受けたインバータ回路（30）は、制御信号（G）に応じてスイッチング素子（30a）のオンオフを切り替えて入力された直流を交流に変換して負荷（この例ではモータ）に供給する。
【００２９】
力率改善部（40）では、第１スイッチング素子（Q1）がオフに制御されると、リアクトル（L2）がダイオード(D3)を介して第１コンデンサ(C3)に電流を流し続ける。その時、第１スイッチング素子(Q1)のドレイン-ソース間の電圧は第１コンデンサ（C3）の両端電圧に等しくなる。次にリアクトル（L2）に蓄えられたエネルギーがすべて放出されて電流がゼロになると、第１スイッチング素子（Q1）のドレイン-ソース間（すなわち被制御端子間）の電圧は、所定の期間、電圧が減衰振動した後にコンバータ回路（20）の出力電圧と等しくなる。図２に、第１スイッチング素子（Q1）の被制御端子間電圧（ドレイン−ソース間電圧）の減衰振動波形を例示する。図２の電圧波形は、本実施形態の減衰振動低減部（50）を取り除いて電源装置（10）を動作させた場合における第１スイッチング素子（Q1）の電圧波形である。このような減衰振動を生ずるのは、寄生直列回路（41a）における寄生容量（C1）とリアクトル（L2）とによって共振回路が形成されるからである。この減衰振動は、寄生直列回路（41a）の寄生抵抗（R1）によって減衰するものの、レベルによっては、有害な高調波ノイズの一因となり得る。
【００３０】
本実施形態では、前記減衰振動を低減させるため、減衰振動低減部（50）を作動させる。図３は、第２スイッチング素子（Q2）の動作を説明するタイミングチャートである。減衰振動を生ずるのは、図３に示すように、リアクトル（L2）の電流がゼロとなっている期間である。そこで、本実施形態のスイッチ制御部（53）は、電流検出部（52）が検出する電流値（IL）がゼロとなったタイミングで第２スイッチング素子（Q2）をオンにし、電流検出部（52）が検出する電流値（IL）がゼロを超えたら第２スイッチング素子（Q2）をオフに切り換えている。
【００３１】
第２スイッチング素子（Q2）がオンの期間には、寄生直列回路（41a）の寄生容量（C1）と、減衰振動低減部（50）の第２コンデンサ（C2）とが並列接続される。これにより、リアクトル（L2）と寄生容量（C1）とで構成されていた共振回路の共振周波数が低周波側にシフトすることになる。また、第２コンデンサ（C2）には抵抗（R2）が直列接続されているので、図３に示すように、第２スイッチング素子（Q2）がオンの期間には、前記共振回路の電流が抵抗（R2）に流れこみ（抵抗（R2）の電流波形を参照）、それによって当該電流は熱に変わる。すなわち、減衰振動低減部（50）は、前記減衰振動の周波数を低周波側にシフトさせつつ、レベルを低減させるのである。
【００３２】
〈本実施形態における効果〉
以上のように、本実施形態によれば、力率改善部（40）の動作（第１スイッチング素子（Q1）のオンオフ動作）にともなって生ずる減衰振動（高調波ノイズ）を低減させることが可能になる。
【００３３】
また、減衰振動を低減する必要がない期間には、第２スイッチング素子（Q2）はオフに制御されているので、減衰振動低減部（50）を設けたことによって生ずる損失を最小限にすることが可能になる。
【００３４】
《発明の実施形態２》
図４は、本発明の実施形態２に係る電源装置（10）の構成図である。図４に示すように、本実施形態は、直列回路（51）の位置が実施形態１の電源装置（10）とは異なっている。具体的に本実施形態では、直列回路（51）は、ダイオード（D3）に並列に設けられている。つまり、本実施形態では、直列回路（51）は、その一端がリアクトル（L2）とダイオード（D3）とを繋ぐ経路に接続されるとともに、他端が、第１コンデンサ（C3）の正側の端子と電気的に接続されている。
【００３５】
〈電源装置の動作〉
本実施形態でも、スイッチ制御部（53）は、実施形態１と同様に、電流検出部（52）が検出する電流値（IL）がゼロとなったタイミングで第２スイッチング素子（Q2）をオンにし、電流検出部（52）が検出する電流値（IL）がゼロを超えたら第２スイッチング素子（Q2）をオフに切り換えている。
【００３６】
第２スイッチング素子（Q2）がオンの期間には、直列回路（51）の第２コンデンサ（C2）と、第１コンデンサ（C3）とが直列接続される。本実施形態では、第１コンデンサ（C3）は、電解コンデンサであり、第２コンデンサ（C2）の静電容量よりも、かなり大きな静電容量を有している。それにより、直列コンデンサの合成容量は、第２コンデンサ（C2）の静電容量が支配的になる。
【００３７】
そして、第２スイッチング素子（Q2）がオンの期間には、寄生直列回路（41a）の寄生容量（C1）と、前記直列コンデンサとが並列接続される。既述の通り、直列コンデンサの合成容量は、第２コンデンサ（C2）の静電容量が支配的なので、第２スイッチング素子（Q2）がオンの期間は、概ね、第２コンデンサ（C2）の静電容量と同等の静電容量を有したコンデンサが寄生容量（C1）に並列接続されていると見ることができる。これにより、リアクトル（L2）と寄生容量（C1）とで構成されていた共振回路の共振周波数が低周波側にシフトすることになる。また、本実施形態の直列回路（51）でも、第２スイッチング素子（Q2）がオンの期間には、前記共振回路の電流が抵抗（R2）流れこみ、それによって当該電流は熱に変わる。
【００３８】
〈本実施形態における効果〉
以上のように、本実施形態でも減衰振動低減部（50）は、前記減衰振動の周波数をシフトさせつつ、レベルを低減させる。したがって、本実施形態でも、力率改善部（40）の動作（第１スイッチング素子（Q1）のオンオフ動作）にともなって生ずる減衰振動（高調波ノイズ）を低減させることが可能になる。
【００３９】
《その他の実施形態》
〈１〉なお、前記実施形態で説明した、減衰振動低減部（50）の第２スイッチング素子（Q2）のオンオフタイミングは例示である。例えば、第２スイッチング素子（Q2）は、リアクトル（L2）の電流値（IL）がゼロになる少し前のタイミングでオフからオンに制御したり、電流値（IL）がゼロになったタイミングから多少遅延してから、オフからオンに制御したりすることも可能である。また、第２スイッチング素子（Q2）は、電流値（IL）がゼロを超える少し前のタイミングにオンからオフに制御したり、電流値（IL）がゼロを超えてからある程度時間経過した後にオンからオフに制御したりすることも考えられる。要は、リアクトル（L2）の電流がゼロとなっている間に、第２スイッチング素子（Q2）がオンになっている期間があれば、減衰振動を低減することが可能になる。
【００４０】
〈２〉また、直列回路（51）に用いる抵抗（R2）の抵抗値や第２コンデンサ（C2）の静電容量は例示である。
【００４１】
〈３〉また、コンバータ回路（20）の構成も例示である。
【産業上の利用可能性】
【００４２】
本発明は、電源装置として有用である。
【符号の説明】
【００４３】
１０      電源装置
２０      コンバータ回路（整流部）
５１      直列回路
５３      スイッチ制御部（制御部）
Ｃ１      寄生容量
Ｃ２      第２コンデンサ
Ｃ３      第１コンデンサ
Ｄ３      ダイオード
Ｌ２      リアクトル
Ｑ１      第１スイッチング素子
Ｑ２      第２スイッチング素子
Ｒ１      寄生抵抗
Ｒ２      抵抗
【図１】
2018148655.tif 000003
【図２】
2018148655.tif 000004
【図３】
2018148655.tif 000005
【図４】
2018148655.tif 000006