(57)【要約】【課題】スイッチング電源に起因する画質劣化を低減することができる撮像装置を提供することを課題とする。【解決手段】撮像装置は、スイッチングにより電源電圧を生成するスイッチング電源（６０１）と、前記電源電圧の供給を受け、光電変換により画像を生成する撮像素子（１０１）と、前記スイッチング電源のスイッチングタイミングと前記撮像素子の動作タイミングを検出し、前記検出された前記スイッチング電源のスイッチングタイミングと前記撮像素子の動作タイミングに応じて、前記スイッチング電源のスイッチングタイミング又は前記撮像素子の動作タイミングを補正する補正部（６０２）とを有する。【選択図】図５
2018011222.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングにより電源電圧を生成するスイッチング電源と、
前記電源電圧の供給を受け、光電変換により画像を生成する撮像素子と、
前記スイッチング電源のスイッチングタイミングと前記撮像素子の動作タイミングを検出し、前記検出された前記スイッチング電源のスイッチングタイミングと前記撮像素子の動作タイミングに応じて、前記スイッチング電源のスイッチングタイミング又は前記撮像素子の動作タイミングを補正する補正部と
を有することを特徴とする撮像装置。
【請求項２】
前記補正部は、前記検出された前記スイッチング電源のスイッチングタイミングと前記撮像素子の動作タイミングとの時間差に応じた遅延時間で、前記スイッチング電源のスイッチングタイミング又は前記撮像素子の動作タイミングを遅延させることを特徴とする請求項１記載の撮像装置。
【請求項３】
前記補正部は、前記スイッチング電源のスイッチングタイミングと前記撮像素子の読み出しタイミングを検出し、前記検出された前記スイッチングタイミングと前記読み出しタイミングに応じて、前記スイッチングタイミング又は前記読み出しタイミングを補正することを特徴とする請求項１又は２記載の撮像装置。
【請求項４】
前記撮像素子は、行列状の複数の画素を有し、
前記補正部は、前記行毎に前記読み出しタイミング及び前記スイッチングタイミングを検出し、前記検出された行毎の読み出しタイミング及びスイッチングタイミングに応じて、前記スイッチングタイミング又は前記読み出しタイミングを補正することを特徴とする請求項３記載の撮像装置。
【請求項５】
前記撮像素子は、行列状の複数の画素を有し、
前記補正部は、１行目の前記読み出しタイミング及び前記スイッチングタイミングを検出し、前記検出された１行目の読み出しタイミング及びスイッチングタイミングに応じて、２行目以降の読み出し時の前記スイッチングタイミング又は前記読み出しタイミングを補正することを特徴とする請求項３記載の撮像装置。
【請求項６】
前記撮像素子は、行列状の複数の画素を有し、
前記補正部は、前記撮像素子の読み出しタイミングとして、前記画素のリセット解除に基づく信号の読み出しパルスの位相、前記画素の光電変換に基づく信号の読み出しパルスの位相、又は水平走査信号の位相を検出することを特徴とする請求項３〜５のいずれか１項に記載の撮像装置。
【請求項７】
前記補正部は、前記スイッチング電源のスイッチングタイミングとして、前記スイッチング電源に入力されるスイッチングパルスの位相又は前記スイッチング電源が出力する前記電源電圧の位相を検出することを特徴とする請求項３〜６のいずれか１項に記載の撮像装置。
【請求項８】
前記撮像素子は、画素のリセット解除に基づく信号と、画素の光電変換に基づく信号とを異なるタイミングで読み出し、
前記スイッチングタイミングの周期は、前記画素のリセット解除に基づく信号の読み出しタイミングと前記画素の光電変換に基づく信号の読み出しタイミングとの間隔に対して整数分の一であることを特徴とする請求項３〜７のいずれか１項に記載の撮像装置。
【請求項９】
前記撮像素子は、
行列状の複数の画素を有する画素部と、
前記画素の信号をアナログからデジタルに変換するアナログデジタル変換部とを有し、
前記補正部は、前記スイッチング電源のスイッチングタイミングと前記アナログデジタル変換部の変換タイミングを検出し、前記検出された前記スイッチング電源のスイッチングタイミングと前記アナログデジタル変換部の変換タイミングに応じて、前記スイッチング電源のスイッチングタイミング又は前記アナログデジタル変換部の変換タイミングを補正することを特徴とする請求項１又は２記載の撮像装置。
【請求項１０】
前記補正部は、一の行の画素の読み出し時の前記スイッチング電源のスイッチングタイミングと前記アナログデジタル変換部の変換タイミングを検出し、他の行の画素の読み出し時の前記スイッチング電源のスイッチングタイミング又は前記アナログデジタル変換部の変換タイミングを補正することを特徴とする請求項９記載の撮像装置。
【請求項１１】
前記補正部は、光電変換部が遮光された画素又は光電変換部を有さない画素の読み出し時の前記スイッチング電源のスイッチングタイミングと前記アナログデジタル変換部の変換タイミングを検出し、遮光されていない光電変換部を有する画素の読み出し時の前記スイッチング電源のスイッチングタイミング又は前記アナログデジタル変換部の変換タイミングを補正することを特徴とする請求項９又は１０記載の撮像装置。
【請求項１２】
前記補正部は、１フレーム目の画素の読み出し時の前記スイッチング電源のスイッチングタイミングと前記アナログデジタル変換部の変換タイミングを検出し、２フレーム目以降の画素の読み出し時の前記スイッチング電源のスイッチングタイミング又は前記アナログデジタル変換部の変換タイミングを補正することを特徴とする請求項９〜１１のいずれか１項に記載の撮像装置。
【請求項１３】
前記画素部は、画素のリセット解除に基づく信号と、画素の光電変換に基づく信号とを異なるタイミングで読み出し、
前記補正部は、前記画素のリセット解除に基づく信号の読み出し時の前記スイッチング電源のスイッチングタイミングと前記アナログデジタル変換部の変換タイミングを検出することを特徴とする請求項９〜１２のいずれか１項に記載の撮像装置。
【請求項１４】
前記画素の行毎の読み出し周期は、前記スイッチング電源のスイッチングタイミングの周期の整数倍であることを特徴とする請求項９〜１３のいずれか１項に記載の撮像装置。
【請求項１５】
スイッチングにより電源電圧を生成するスイッチング電源と、
光電変換により信号を生成する複数の画素を有する画素部と、
前記画素の信号をアナログからデジタルに変換するアナログデジタル変換部と、
前記スイッチング電源のスイッチングタイミングと前記アナログデジタル変換部の変換タイミングを検出し、前記検出された前記スイッチング電源のスイッチングタイミングと前記アナログデジタル変換部の変換タイミングに応じて、前記スイッチング電源のスイッチングタイミング又は前記アナログデジタル変換部の変換タイミングを補正する補正部と
を有することを特徴とする撮像装置。
【請求項１６】
さらに、動作モードに応じて、前記スイッチング電源のスイッチングタイミングの周波数を制御する周波数制御部を有することを特徴とする請求項１〜１５のいずれか１項に記載の撮像装置。
【請求項１７】
スイッチングにより電源電圧を生成するスイッチング電源と、
前記電源電圧の供給を受け、光電変換により画像を生成する撮像素子とを有する撮像装置の制御方法であって、
補正部により、前記スイッチング電源のスイッチングタイミングと前記撮像素子の動作タイミングを検出し、前記検出された前記スイッチング電源のスイッチングタイミングと前記撮像素子の動作タイミングに応じて、前記スイッチング電源のスイッチングタイミング又は前記撮像素子の動作タイミングを補正するステップを有することを特徴とする撮像装置の制御方法。
【請求項１８】
スイッチングにより電源電圧を生成するスイッチング電源と、
光電変換により信号を生成する複数の画素を有する画素部と、
前記画素の信号をアナログからデジタルに変換するアナログデジタル変換部とを有する撮像装置の制御方法であって、
補正部により、前記スイッチング電源のスイッチングタイミングと前記アナログデジタル変換部の変換タイミングを検出し、前記検出された前記スイッチング電源のスイッチングタイミングと前記アナログデジタル変換部の変換タイミングに応じて、前記スイッチング電源のスイッチングタイミング又は前記アナログデジタル変換部の変換タイミングを補正するステップを有することを特徴とする撮像装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及び撮像装置の制御方法に関する。
【背景技術】
【０００２】
デジタルカメラやデジタルビデオカメラ等の撮像装置においては、撮像素子としてＣＣＤ又はＣＭＯＳイメージセンサが用いられており、撮像素子で撮像された静止画像又は動画像を記憶している。特許文献１には、動作モードに応じて複数用意されたスイッチング電源の駆動周波数の中から適切なものを選択して周波数を変更する方法が開示されている。また、特許文献２では、電源から発生するノイズ周期を検知し、電源ノイズの周期に合わせて撮像素子の読み出し周期を変更する方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２１９２９２号公報
【特許文献２】特開２０１０−０５６７９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、スイッチング電源は、スイッチングのタイミングで急峻な電源電圧変動が発生する。撮像素子は、このスイッチングのタイミングで、読み出し動作を実施した場合には、急峻な電源電圧変動の影響で、画像のＳ／Ｎを低下させる課題がある。
【０００５】
本発明の目的は、スイッチング電源に起因する画質劣化を低減することができる撮像装置及び撮像装置の制御方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の撮像装置は、スイッチングにより電源電圧を生成するスイッチング電源と、前記電源電圧の供給を受け、光電変換により画像を生成する撮像素子と、前記スイッチング電源のスイッチングタイミングと前記撮像素子の動作タイミングを検出し、前記検出された前記スイッチング電源のスイッチングタイミングと前記撮像素子の動作タイミングに応じて、前記スイッチング電源のスイッチングタイミング又は前記撮像素子の動作タイミングを補正する補正部とを有する。
【発明の効果】
【０００７】
本発明によれば、スイッチング電源に起因する画質劣化を低減することができる。
【図面の簡単な説明】
【０００８】
【図１】撮像装置の構成例を示すブロック図である。
【図２】撮像素子の構成例を示す回路図である。
【図３】撮像素子の動作タイミングを示すタイミングチャートである。
【図４】ノイズ差分量が行毎に異なる様子を示す図である。
【図５】第１の実施形態による撮像装置の構成例を示す図である。
【図６】第１の実施形態による撮像装置のフローチャートである。
【図７】位相補正動作を示すタイミングチャートである。
【図８】第２の実施形態による撮像装置の制御方法を示すフローチャートである。
【図９】ノイズ差分量が行毎に一定である様子を示す図である。
【図１０】第３の実施形態による撮像装置の構成例を示す図である。
【図１１】撮像素子の構成例を示す回路図である。
【図１２】撮像素子の動作タイミングを示すタイミングチャートである。
【図１３】画素部の構成例を示す図である。
【図１４】ＡＤ変換回路を説明するための図である。
【図１５】撮像装置の一部の構成例を示す図である。
【図１６】第３の実施形態による撮像装置の制御方法を示すフローチャートである。
【図１７】第３の実施形態による撮像装置のタイミングチャートである。
【図１８】第４の実施形態による撮像装置の制御方法を示すフローチャートである。
【図１９】第４の実施形態による撮像装置のタイミングチャートである。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
図１は、本発明の第１の実施形態による撮像装置の構成例を示すブロック図である。撮像装置は、例えばレンズ交換式のデジタル一眼レフカメラであり、カメラ本体１００と、入射光を撮像素子に導くレンズユニット２００とを有する。なお、撮像装置は、デジタルカメラ、ビデオカメラの他、スマートフォン、タブレット、工業用カメラ、医療用カメラ等に適用可能である。レンズユニット２００内の撮影レンズ２０１に入射した光線は、ミラー１０７により反射され、ペンタプリズム１１６及び光学ファインダ１１７を介して、撮影者の目に至る。
【００１０】
まず、カメラ本体１００の構成について説明する。レンズユニット２００内の撮影レンズ２０１に入射された光線は、絞り２０２、レンズマウント２０６、１０６、ミラー１０７、及びシャッタ１０８を通じて、撮像素子１０１上に光学像として結像する。撮像素子１０１は、例えばＣＭＯＳ型イメージングセンサであり、光学像である光信号を電気信号に変換（光電変換）し、画像を生成する。ＡＤ変換回路１０２は、撮像素子１０１が光電変換により出力するアナログ信号をデジタル信号に変換する。タイミング信号発生部１０３は、画像処理部１０４から撮像系を駆動するクロック信号や制御信号を入力し、撮像素子１０１及びＡＤ変換回路１０２に対して、これらの動作タイミングを規定するクロック信号や制御信号等のタイミング信号を供給する。画像処理部１０４は、静止画撮影時には、ＡＤ変換回路１０２から入力される画像信号に対して、所定の演算処理を行い、得られた演算結果に基づいて、画素補間処理、色変換処理やホワイトバランス処理等の画像処理を行う。また、画像処理部１０４は、システム制御部１０５を介して、画像処理した画像を各種表示部１１３に出力する。また、画像処理部１０４は、ＪＰＥＧ等の画像圧縮を行う。
【００１１】
システム制御部１０５は、ＣＰＵ等を内蔵し、カメラ本体１００を制御する。メモリ１０９は、システム制御部１０５の動作用のプログラム、変数、定数等を記憶する。また、メモリ１０９は、電気的に消去・記憶可能な不揮発性メモリを含み、各種パラメータやＩＳＯ感度等の設定値、撮影モード及び各種補正データ等を格納する。電源スイッチ１１０は、カメラ本体１００の電源オン／オフの各モードを切り替える。モード切り替え部１１１は、静止画撮影・ライブビュー撮影・動画撮影等の各種撮影モードを切り替え設定するためのスイッチである。各種表示部１１３は、システム制御部１０５でのプログラムの実行に応じて、文字、画像、音声等の動作状態やメッセージ等を表示する液晶装置、スピーカ等を有する。各種表示部１１３は、ＬＣＤ、ＬＥＤ、及び発音素子等の組み合わせにより構成される。また、各種表示部１１３の一部は、光学ファインダ１１７内に設けられている。操作部１１２は、システム制御部１０５に各種所定の動作指示を入力するための操作手段であり、スイッチやダイヤル、タッチパネル、視線検知によるポインティング、音声認識装置等のいずれか一つ又はそれらの組み合わせによって構成される。
【００１２】
電源回路１１４は、電池検出部、電流検出部、保護回路、ＤＣＤＣコンバータ、ＬＤＯレギュレータ等を有し、電池装着の有無や電池種類、残量検出や過電流を検出した際には電源を遮断することにより、電源回路１１４に接続された負荷回路を保護する。電源回路１１４は、システム制御部１０５の指示に基づき、ＤＣＤＣコンバータを制御し、所望の電源電圧を所望の期間、カメラ本体１００の各部に供給する。コネクタ１１５及び３０１は、電池３０２とカメラ本体１００を接続するコネクタである。電源３０２は、アルカリ電池・リチウム電池等の一次電池、Ｎｉｃｄ電池、ＮｉＭＨ電池、Ｌｉ電池等の二次電池、ＡＣアダプタ等である。
【００１３】
ミラー１０７の中央部は、ハーフミラーであり、ミラー１０７がダウン時に入射光の一部を透過し、透過された光線はミラー１０７に設けられているサブミラー１１８により測距制御部１１９に向けて反射される。測距制御部１１９は、自動焦点調節（ＡＦ）処理を行うための測距手段であり、光路により導かれて結像された光学像の合焦状態を測定する。測光制御部１２０は、自動露出調節（ＡＥ）処理を行うための測光手段であり、結像されて光学像の露出状態を測定する。システム制御部１０５は、測光値に基づいて、露出制御を行い、最適なＩＳＯ感度、シャッタ速度、絞り値等を演算し、ミラー・シャッタ制御部１２１及び絞り制御回路２０４を制御する。
【００１４】
次に、レンズユニット２００の構成について説明する。レンズユニット２００とカメラ本体１００は、レンズマウント機構２０６を介して、機械的に接合しているため、脱着可能となっている。レンズユニット２００は、撮影レンズ２０１、絞り２０２、レンズ駆動回路２０３、絞り駆動制御回路２０４、レンズ制御部２０５及びインターフェース２０７を有する。レンズマウント２０６は、レンズユニット２００をカメラ本体１００と電気的に接続するコネクタ２０８を含む。コネクタ２０８は、カメラ本体１００とレンズユニット２００との間で、制御信号、状態信号、データ信号等を伝達すると共に、各種電力をカメラ本体１００からレンズユニット２００に供給する機能を有する。また、コネクタ２０８は、電気信号のみならず、光信号、音声信号等の媒体で伝達する構成でもよい。また、図１では、簡略化のために、撮影レンズ２０１は一枚しか図示していないが、実際には多数の撮影レンズ群から構成されている。
【００１５】
レンズ制御部２０５は、レンズユニット２００全体を制御する。レンズ制御部２０５は、レンズ動作用の各種定数、変数やプログラム等を記憶するメモリ、及びレンズユニット２００固有の情報である最大・最小絞り値、焦点距離等を保持する不揮発性メモリを有する。また、この不揮発性メモリは、フォーカス駆動用モータや絞り駆動用モータ等のレンズユニット２００に内蔵されている各種アクチュエータの駆動周波数情報等、各種設定情報を保持する。また、レンズ制御部２０５は、レンズユニット２００内の各回路部へ供給する電源用ＤＣＤＣコンバータ回路等を有する。
【００１６】
カメラ本体１００のシステム制御部１０５は、測距制御部１１９の出力情報を用いて、デフォーカス量を演算する。そして、システム制御部１０５は、演算したデフォーカス量に基づいて、レンズユニット２００のレンズ制御部２０５を介して通信を行い、レンズ駆動回路２０３を制御することにより、ピントを合わせる。また、レンズ駆動回路２０３は、撮影時の手ブレ緩和用の振動検知手段と手ブレ緩和用の可動式シフトレンズを駆動する制御回路等を有する。レンズ駆動回路２０３は、振動検知手段により手ブレを電気信号として出力し、ブレ量の演算結果に基づいて可動式シフトレンズを移動させることにより、手ブレを低減する。絞り制御回路２０４は、測光制御部１２０からの測光情報に基づいて、シャッタ１０８を制御するミラー・シャッタ制御部１２１と連携しながら、絞り２０２を制御する。また、絞り制御回路２０４は、操作部１１２にて設定された絞り値情報に基づいて、絞り２０２を制御する。
【００１７】
次に、撮像装置の撮影動作について説明を行う。撮像装置は、電源スイッチ１１０がオン状態になると、電源回路１１４が起動し、各ブロックに対して電源供給を行う。ユーザにより、操作部１１２の一つであるレリーズボタン等が半押し状態等の所定位置まで押し込まれると、オートフォーカスや露出設定等の撮影のための準備動作に入る。更に、レリーズボタンが押し込まれ、全押し状態になると、システム制御部１０５は、タイミング信号発生部１０３や撮像素子１０１等の撮像系を制御し、撮影動作が開始される。
【００１８】
図２は、撮像素子（ＣＭＯＳセンサ）１１内の画素の構成例を示す回路図である。撮像素子１１は、行列状の複数の画素を有する。フォトダイオード４０１は、光を電荷に変換して蓄積する。転送トランジスタ４０２は、フォトダイオード４０１に蓄積されている電荷をフローティングディフュージョン（ＦＤ）４１５に転送する。増幅トランジスタ４１０は、ソースフォロアを構成し、ＦＤ４１５の電位変化を増幅して画素信号を列信号線４１２に出力する。信号ΦＲＥＳは、バッファを介して、リセットトランジスタ４０３にゲートに供給される。トランジスタ４０９は、信号ＶＣＬＩＰに応じて、列信号線４１２に電源電位４０４を供給する。トランジスタ４０８は、信号ΦＩＯＦＦに応じて、列信号線４１２に電流源４０７を接続する。増幅トランジスタ４１０及び電源源４０７は、ソースフォロアを構成する。
【００１９】
図３は、ｍ行目の画素の駆動信号を示すタイミングチャートである。期間Ｔ１では、信号ΦＲＥＳ及びΦＴＸがハイレベルになり、リセットトランジスタ４０３及び転送トランジスタ４０２がオン状態になる。これにより、フォトダイオード４０１及びＦＤ４１５が電源電位４０４にリセットされる。次に、期間Ｔ２では、信号ΦＲＥＳ及びΦＴＸがローレベルになり、リセットトランジスタ４０３及び転送トランジスタ４０２がオフ状態になる。これにより、フォトダイオード４０１及びＦＤ４１５のリセットが解除され、フォトダイオード４０１の光電変換による電荷の蓄積期間が開始する。
【００２０】
次に、期間Ｔ３では、信号ΦＳＥＬ及びΦＲＥＳがハイレベルになり、選択トランジススタ４０６及びリセットトランジスタ４０３がオン状態になる。ＦＤ４１５は、電源電位４０４にリセットされる。増幅トランジスタ４１０は、ＦＤ４１５の電圧に応じたノイズ成分のＮ信号を列信号線４１２に出力する。Ｎ信号は、画素のリセット解除に基づく信号である。
【００２１】
次に、期間Ｔ４では、信号ΦＴＮがハイレベルになり、転送ゲート４１３ｂがオン状態になる。信号蓄積部４１４は、列信号線４１２のＮ信号を蓄積する。この期間Ｔ３から期間Ｔ４までの期間を「Ｎ読み」（ノイズ成分読み出し）期間と呼ぶ。
【００２２】
次に、期間Ｔ５では、信号ΦＲＥＳ及びΦＴＮがローレベルになり、信号ΦＴＸがハイレベルになる。すると、リセットトランジスタ４０３及び転送ゲート４１３ｂがオフ状態になり、転送トランジスタ４０２がオン状態になる。転送トランジスタ４０２は、フォトダイオード４０１に蓄積されている電荷をＦＤ４１５に転送する。これにより、フォトダイオード４０１の電荷の蓄積期間が終了する。期間Ｔ２から期間Ｔ５までが電荷蓄積期間である。増幅トランジスタ４１０は、ＦＤ４１５の電圧に応じた画素信号成分のＳ信号を列信号線４１２に出力する。Ｓ信号は、画素の光電変換に基づく信号である。
【００２３】
次に、期間Ｔ６では、信号ΦＴＸがローレベルになり、信号ΦＴＳがハイレベルになる。すると、転送トランジスタ４０２がオフ状態になり、転送ゲート４１３ａがオン状態になる。信号蓄積部４１４は、列信号線４１２のＳ信号を蓄積する。この期間Ｔ６を「Ｓ読み」（画素信号成分読み出し）期間と呼ぶ。以上のように、撮像素子１０１は、Ｎ信号とＳ信号とを異なるタイミングで読み出す。
【００２４】
撮像素子１０１又は画像処理部１０４は、信号蓄積部４１４に蓄積されているＳ信号とＮ信号の差分を画素信号として生成する。これにより、撮像装置は、製造バラツキ等に起因する固定パターンノイズ等の影響を低減した画素信号を生成し、Ｓ／Ｎの高い画像を生成することができる。
【００２５】
図４は、Ｎ読みの読み出しパルス、Ｓ読みの読み出しパルス、電源回路１１４が出力する電源電圧のノイズを示すタイミングチャートである。電源回路１１４は、スイッチング動作により電源電圧を生成するスイッチング電源を有する。Ｓ−Ｎ周期は、Ｎ読みの読み出しタイミングとＳ読みの読み出しタイミングとの間隔である。電源回路１１４のスイッチングタイミングの周期は、Ｓ−Ｎ周期に対して整数分の一である。「Ｎ読み」の期間Ｔ３，Ｔ４及び「Ｓ読み」の期間Ｔ６は、同じ期間ではないため、電源回路１１４が動作する際に発生するスイッチングノイズ又電源回路１１４を構成するコイルから発生する磁界ノイズ等の影響が「Ｎ読み」及び「Ｓ読み」時に重畳されてしまう。その結果、Ｓ信号とＮ信号の差分を演算する際（Ｓ−Ｎ周期）には、Ｎ読み時の電源電位とＳ読み時の電源電位の差分量が行毎に異なってしまう。すなわち、電源回路１１４のノイズ変動の影響により、Ｍ行目のＮ読み時の電源電位とＳ読み時の電源電位の差分のオフセット量ΔＬMと、Ｍ＋１行目のＮ読み時の電源電位とＳ読み時の電源電位の差分のオフセット量ΔＬM+1とが異なってしまう。このオフセット量の差異がオフセットノイズとなり、画像のＳ／Ｎが低下し、横縞ノイズが発生してしまう。図４には、このＮ読み時とＳ読み時の電源電位レベルの差分量が行毎に異なっている様子を示す。
【００２６】
本実施形態では、この課題を解決するために、撮像装置は、電源回路１１４のスイッチングタイミングで撮像素子１０１がＳ読み及びＮ読みを行わないようにする。具体的には、撮像装置は、電源回路１１４のスイッチングタイミングと撮像素子１０１の読み出しタイミングを検出し、検出したタイミングに基づいて電源回路１１４の位相を補正制御することにより、横縞ノイズを低減する。以下、その詳細を説明する。
【００２７】
図５（Ａ）は本実施形態による撮像装置の一部の詳細な構成例を示す図であり、図６は本実施形態による撮像装置の制御方法を示すフローチャートである。図７は、ＨＤパルス（水平同期信号）、Ｎ読みの読み出しパルスΦＴＮ、Ｓ読みの読み出しパルスΦＴＳ、及びスイッチング電源６０１のスイッチングパルス６０５を示すタイミングチャートである。撮像装置は、さらに、位相検出部６０４を有する。電源回路１１４は、スイッチング電源６０１、位相補正部６０２及び周波数制御部６０３を有する。以下、本実施形態の周波数制御及び位相補正動作について説明する。
【００２８】
ステップＳ９０１では、電源スイッチ１１０がオンの状態になり、撮像装置は、起動し、本撮影動作に移行するまで、撮像素子１０１等の撮像系には電源電圧の供給を行わない待機状態となる。この時、撮像装置は、モード切り替え部１１１により、静止画撮影、動画撮影、ライブビュー撮影等の撮影モードを選択可能な状態となる。例えば、モード切り替え部１１１は、撮影モードとして静止画撮影モードを選択する場合を説明する。次に、ステップＳ９０２では、システム制御部１０５は、レリーズボタンが全押しの状態になるまで、上記の待機状態を維持し、レリーズボタンが全押しの状態になると、ステップＳ９０３に処理を進める。
【００２９】
ステップＳ９０３では、システム制御部１０５は、スイッチング電源６０１に対して、撮像素子１０１の撮像系への電源供給を指示する電源制御信号６０７を出力する。スイッチング電源６０１は、電源制御信号６０７を入力すると、初期設定された任意の駆動周波数のスイッチングにより電源電圧６１０を生成し、撮像素子１０１に対して電源電圧６１０の供給を開始する。撮像素子１０１は、電源電圧６１０の供給を受ける。次に、ステップＳ９０４では、撮像素子１０１は、初期化処理を行う。次に、ステップＳ９０５では、システム制御部１０５は、撮影モード（動作情報）に応じて、周波数制御部６０３に対して、静止画撮影時のＳ−Ｎ周期（図４）を基に決定される周波数情報６０６を出力する。周波数制御部６０３は、周波数情報６０６に基づき、Ｓ−Ｎ周期に対応する周波数の整数倍の周波数を出力パルスの周波数として設定する。また、周波数制御部６０３は、撮影モードに応じて、スイッチングパルス６０５の周波数を制御する。
【００３０】
図５（Ｂ）は、周波数制御部６０３の構成例を示す図である。周波数制御部６０３は、位相同期回路（ＰＬＬ）７０１、分周用分周器７０２、及び逓倍用分周器７０３を有する。位相同期回路７０１は、逓倍用分周器７０３の出力クロックの位相が、基準クロック６０８の位相に一致するようなクロックを生成し、その生成したクロックを分周用分周器７０２及び逓倍用分周器７０３に出力する。逓倍用分周器７０３は、位相同期回路７０１の出力クロックを逓倍することにより、高周波数のクロックを位相同期回路７０１に出力する。分周用分周器７０２は、位相同期回路７０１の出力クロックを分周することにより、低周波数のクロックを位相補正部６０２に出力する。周波数制御部６０３は、基準クロック６０８を所望の分周比により分周させることにより、Ｓ−Ｎ周期に同期した任意の逓倍周波数でスイッチング電源６０１が動作可能な駆動周波数のクロックを出力することが可能である。
【００３１】
次に、図６のステップＳ９０６では、システム制御部１０５は、タイミング信号発生部１０３に対して、撮像系の基準クロック６０８、水平走査信号、垂直走査信号等の撮像系制御信号を出力する。これにより、撮像素子１０１は、画像読み出し動作が可能な状態となる。また、システム制御部１０５は、周波数制御部６０３に対して、撮像系の基準クロック６０８を出力する。すると、周波数制御部６０３は、ステップＳ９０５で設定された周波数情報に基づき、撮像系の基準クロック６０８を変換し、Ｓ−Ｎ周期に対応する周波数の整数倍の周波数の出力パルスを位相補正部６０２に出力する。１行目の読み出し時は、位相補正部６０２は、周波数制御部６０３の出力クロックを位相補正制御動作することなく、スイッチング電源６０１に対して、スイッチングパルス６０５を出力する。図９に示すように、スイッチングパルス６０５の周期は、Ｓ−Ｎ周期に対して整数分の一である。そして、スイッチング電源６０１は、スイッチングパルス６０５に応じて、Ｓ−Ｎ周期に対応する周波数の整数倍の周波数でスイッチング駆動を開始し、撮像素子１０１に対して、電源電圧６１０の供給を行う。すると、撮像素子１０１は、静止画の読み出し動作を開始する。
【００３２】
次に、ステップＳ９０７では、位相検出部６０４は、スイッチング電源６０１のスイッチングパルス６０５の位相と、撮像素子１０１のＳ信号及びＮ信号の読み出しパルス６１１の位相を検出する。次に、ステップＳ９０８では、位相検出部６０４は、スイッチングパルス６０５（ΦＴＳ及びΦＴＮ）の位相と読み出しパルス６１１の位相との位相差Δｎを算出する。次に、ステップＳ９０９では、位相検出部６０４は、次行の読み出しタイミングでの位相差Δｔを予測演算する。位相差Δｔは、Δｔ＝Δｎ±αとなる関係で表わされるパラメータである。ここで、αは、スイッチング電源６０１のスイッチングパルス６０５と撮像素子１０１の読み出しパルス６１１の行毎の位相ズレ量を表わすパラメータである。スイッチング電源６０１のスイッチング周期が撮像素子１０１の水平走査信号の周期の整数倍でない場合に、行毎に両者の位相関係にαのズレが発生してしまうが、上記の演算を行うことで、次行の読み出しタイミングでの位相差を予測することが可能となる。
【００３３】
次に、ステップＳ９１０では、位相検出部６０４は、｜Δｎ−Δｔ｜＝α≦Ｘの関係が成立するか否かの判定を行う。ここで、Ｘは、行毎の位相ズレ量αに対して、周辺環境やハードウェアを構成する部品の製造ばらつき等による、周波数精度ばらつきの影響を加味した値である。位相検出部６０４は、上記の関係式が成り立たない場合には、次行でスイッチング電源６０１のスイッチングパルス６０５と撮像素子１０１の読み出しパルス６１１が重畳することがないため、ステップＳ９１１をスキップし、ステップＳ９１２に処理を進める。また、位相検出部６０４は、上記の関係が成り立つ場合には、スイッチングパルス６０５と読み出しパルス６１１が重畳する可能性があるため、ステップＳ９１１に処理を進める。
【００３４】
ステップＳ９１１では、位相検出部６０４は、位相補正部６０２に対して、所定の位相補正量分位相をシフトさせるための位相補正情報６０９を出力する。すると、位相補正部６０２は、位相補正情報６０９に応じて、周波数制御部６０３の出力クロックを遅延時間Δｔ’遅延させ、スイッチングパルス６０５の位相補正を行う。
【００３５】
図５（Ｃ）は、位相補正部６０２の構成例を示す図である。位相補正部６０２は、複数の遅延回路８０１とセレクタ８０２を有する。複数の遅延回路８０１は、周波数制御部６０３の出力クロックを遅延させ、複数の異なる遅延時間のクロックをセレクタ８０２に出力する。セレクタ８０２は、位相検出部６０４より入力した位相補正情報６０９に基づき、遅延回路８０１が出力する複数のクロックのうちのいずれか１個のクロックを選択し、スイッチングパルス６０５を出力する。これにより、位相補正部６０２は、周波数制御部６０３の出力クロックを位相補正し、スイッチングパルス６０５を生成する。位相補正部６０２の位相補正量Δｔ'は、例えば、スイッチング電源６０１のスパイク幅分以上ずらせばよい。
【００３６】
次に、ステップＳ９１２では、システム制御部１０５は、撮像素子１０１の全行読み出し完了か否かを判定し、まだ全行読み出しが完了していない場合にはステップＳ９０８に処理を戻し、全行読み出しが完了した場合にはステップＳ９１３に処理を進める。ステップＳ９１３では、システム制御部１０５は、電源スイッチ１１０がオフ状態であるか否かを判定し、オフ状態でない場合には、ステップＳ９０２に処理を戻し、オフ状態である場合には、ステップＳ９１４に処理を進める。ステップＳ９１４では、システム制御部１０５は、撮像装置の電源をオフ状態にする。なお、撮像装置は、ユーザが動画撮影又ライブビュー撮影の撮影モードを選んだ場合も、同様の処理を行う。
【００３７】
図７は、本実施形態の周波数制御及び位相補正制御を示す図である。撮像素子１０１の読み出しパルス６１１は、Ｎ読みのための信号ΦＴＮと、Ｓ読みのための信号ΦＴＳである。位相補正部６０２は、信号ΦＴＮ及びΦＴＳの立ち下がりエッジの位相と、スイッチングパルス６０５の位相を検出し、両者の位相差がＸになった場合には、位相補正することにより、両者の位相が重畳しないように位相制御する。
【００３８】
以上のように、位相検出部６０４は、スイッチングパルス６０５の位相と読み出しパルス６１１の位相を検出する。位相補正部６０２は、その検出された位相に基づいて、スイッチングパルス６０５の位相を補正する。これにより、スイッチング電源６０１のスイッチングパルス６０５のタイミングで、撮像素子１０１はＳ読み及びＮ読みを行わないようにし、画像の横縞ノイズを低減することができる。
【００３９】
（第２の実施形態）
本発明の第２の実施形態による撮像装置は、第１の実施形態による撮像装置と同様の構成を有する。第１の実施形態では、位相検出部６０４が、スイッチング電源６０１のスイッチングパルス６０５の位相と、撮像素子１０１の読み出しパルス６１１の位相の検出を行毎に行う場合を説明した。第２の実施形態では、位相検出部６０４は、１行目のみ位相検出を行う。これは、行毎の位相ズレ量は予め決定されているため、１行目のみ検出すれば、以降何行目で両者が重畳するかは、演算により求めることが可能であるためである。以下、本実施形態が第１の実施形態と異なる点を説明する。
【００４０】
図８は、第２の実施形態による撮像装置の制御方法を示すフローチャートである。ステップＳ１００１では、電源スイッチ１１０がオン状態になると、撮像装置は、起動し、本撮影動作に移行するまで撮像素子１０１等の撮像系には電源電圧を供給しない待機状態となる。次に、ステップＳ１００２では、システム制御部１０５は、レリーズボタンが全押し状態になるまで待機し、全押し状態になると、ステップＳ１００３に処理を進める。ステップＳ１００３では、システム制御部１０５は、スイッチング電源６０１に対して、撮像系の電源供給を指示する電源制御信号６０７を出力する。スイッチング電源６０１は、電源制御信号６０７を入力し、初期設定された任意の駆動周波数のスイッチングで、撮像素子１０１に電源電圧６１０の供給を行う。次に、ステップＳ１００４では、撮像素子１０１は、初期化処理を行う。
【００４１】
次に、ステップＳ１００５では、システム制御部１０５は、周波数制御部６０３に対して、静止画撮影時のＳ−Ｎ周期を基に決定される周波数情報６０６を出力する。周波数制御部６０３は、周波数情報６０６に基づき、出力周波数がＳ−Ｎ周期に対応する周波数の整数倍の周波数になるように設定する。次に、ステップＳ１００６では、システム制御部１０５は、タイミング信号発生部１０３に対して、撮像系の基準クロック６０８、水平走査信号、垂直走査信号等の撮像系制御信号を出力する。これにより、撮像素子１０１は、画像読み出し動作が可能な状態となる。また、システム制御部１０５は、周波数制御部６０３に対して、撮像系の基準クロック６０８を出力する。周波数制御部６０３は、ステップＳ１００５で周波数情報に基づき、Ｓ−Ｎ周期に対応する周波数の整数倍の周波数のスイッチングパルスを位相補正部６０２に出力する。１行目の読み出し時は、位相補正部６０２は、位相補正制御動作することなく、スイッチング電源６０１に対してスイッチングパルス６０５を出力する。スイッチング電源６０１は、Ｓ−Ｎ周期に対応する周波数の整数倍の周波数で動作し、撮像素子１０１に対して電源電圧６１０の供給を行う。撮像素子１０１は、静止画の読み出し動作を開始する。
【００４２】
次に、ステップＳ１００７では、位相検出部６０４は、撮像素子１０１の１行目の読み出し時に、スイッチング電源６０１のスイッチングパルス６０５の位相と撮像素子１０１の読み出しパルス６１１の位相を検出する。次に、ステップＳ１００８では、位相検出部６０４は、スイッチングパルス６０５と読み出しパルス６１１の位相差Δｎを算出する。次に、ステップＳ１００９では、位相検出部６０４は、２行目以降、何行目の読み出し時に、スイッチング電源６０１のスイッチングパルス６１１と撮像素子１０１の読み出しパルス６１１が重畳するのかを予測演算する。スイッチング電源６０１のスイッチング周期が撮像素子１０１の水平走査信号の周期の整数倍でない場合、行毎に位相ズレが発生してしまうが、行毎の位相ズレ量は一定である。また、ステップＳ１００８で１行目の位相差Δｎを検出しているため、２行目以降、何行目の読み出し時に両者が重畳するのか予測演算することが可能となる。
【００４３】
次に、ステップＳ１０１０では、位相検出部６０４は、次行がステップＳ１００９で演算された両者が重畳する可能性の高い行に該当するか否かを判定する。位相検出部６０４は、該当しない場合には次行でスイッチング電源６０１のスイッチングパルス６０５と撮像素子１０１の読み出しパルス６１１が重畳することが無いため、ステップＳ１０１１をスキップし、ステップＳ１０１２に処理を進める。まあ、位相検出部６０４は、次行がステップＳ１００９での予測演算結果の行に該当する場合には、両者が重畳する可能性があるため、ステップＳ１０１１に処理を進める。ステップＳ１０１１では、位相検出部６０４は、位相補正部６０２に対して、所定の位相補正量分位相をシフトさせるための位相補正情報６０９を出力する。位相補正部６０２は、位相補正情報６０９を基に、スイッチングパルス６０５の位相補正を行う。次に、ステップＳ１０１２では、システム制御部１０５は、撮像素子１０１の全行読み出し完了か否かを判定し、まだ全行読み出しが完了していない場合にはステップＳ１０１０に処理を戻し、全行読み出しが完了した場合にはステップＳ１０１３に処理を進める。ステップＳ１０１３では、システム制御部１０５は、電源スイッチ１１０がオフ状態でない場合には、ステップＳ１００２に処理を戻し、電源スイッチ１１０がオフ状態である場合には、ステップＳ１０１４に処理を進める。ステップＳ１０１４では、撮像装置は、電源オフ状態にする。
【００４４】
第１及び第２の実施形態では、位相検出部６０４は、スイッチングパルス６０５の位相を検出する代わりに、スイッチング電源６０１が出力する電源電圧６１０の位相を検出することにより、スイッチング電源６０１のスイッチングタイミングを検出してもよい。また、第１及び第２の実施形態では、位相検出部６０４は、読み出しパルス６１１の位相を検出する代わりに、撮像素子１０１の水平走査信号の位相を検出することにより、撮像素子１０１の読み出しタイミングを検出してもよい。また、第１及び第２の実施形態では、位相補正部６０２は、周波数制御部６０３の出力パルスの位相を補正したが、撮像系の基準クロック６０８の位相を補正してスイッチングパルス６０５を生成してもよい。
【００４５】
図９は、第１及び第２の実施形態によるＮ読み、Ｓ読み、電源電圧６１０を示すタイミングチャートである。位相補正部６０２は、スイッチング電源６０１のスイッチングパルス６０５の位相を補正することにより、スイッチング電源６０１のスイッチングタイミングと撮像素子１０１の読み出しタイミングが重畳しないように制御することができる。Ｍ行目のＮ読みの信号ΦＴＮの立ち下がり時の電源電圧６１０とＳ読みの信号ΦＴＳの立ち下がり時の電源電圧６１０の差分のオフセット量ΔＬMは０である。また、Ｍ＋１行目のＮ読みの信号ΦＴＮの立ち下がり時の電源電圧６１０とＳ読みの信号ΦＴＳの立ち下がり時の電源電圧６１０の差分のオフセット量ΔＬM+1も０である。この両者のオフセット量が共に０で等しいので、オフセットノイズを除去し、画像のＳ／Ｎを向上させ、横縞ノイズを低減させることができる。
【００４６】
以上のように、位相検出部６０４は、撮像素子１０１の動作に合わせて、スイッチング電源６０１のスイッチングタイミングと撮像素子１０１の読み出しタイミングを検出する。位相補正部６０２は、検出されたタイミングに応じて、スイッチングパルス６０５の位相を制御する。これにより、撮像素子１０１は、スイッチング電源６０１のスイッチングタイミングで、読み出し動作を行うことを防止することができる。その結果、撮影画像に対するスイッチング電源６０１が発するノイズの影響を抑えることが可能となり、撮影画像に現れる横縞ノイズを低減することができる。
【００４７】
第１及び第２の実施形態によれば、スイッチング電源６０１のスイッチングタイミングと撮像素子１０１の読み出しタイミングを検出し、検出したタイミングに基づきスイッチング電源６０１のスイッチングパルス６０５の位相を補正する。これにより、スイッチング電源６０１のスイッチングタイミングで撮像素子１０１がＳ読み及びＮ読みを行わないようにすることができ、横縞ノイズを低減することができる。また、行毎のＳ−Ｎ周期に対してスイッチング電源６０１の電源電圧６１０のノイズ変化量が一定となるタイミングで、撮像素子１０１は、読み出し制御を行うことができる。Ｎ読み時とＳ読み時の電源電圧レベルの行毎の差分量を一定にすることができるため、横縞ノイズを低減することができる。
【００４８】
（第３の実施形態）
図１０は、本発明の第３の実施形態による撮像装置の構成例を示すブロック図である。撮像装置は、カメラ本体１と、レンズ５０を有する。レンズ５０は、カメラ本体１に対して着脱可能である。電源回路部２は、スイッチング素子を用いたＤＣ−ＤＣコンバータなどのスイッチング電源で構成され、電池３より電源電圧の供給を受け、安定化電源を生成し、以下に説明する各回路構成要素を動作可能とする。システム制御部４は、カメラ本体１の全体制御を行う。システム制御部４は、各種動作モードに応じて、各回路構成要素への電源供給の制御信号を電源回路部２へ出力する。また、システム制御部４には、撮影準備動作と撮影開始を指示するレリーズスイッチ５、及び、操作部材６が接続されている。操作部材６は、各種カメラ動作の設定を行うためのスイッチである。レンズ５０を透過した被写体光は、光学ローパスフィルタ及び赤外カットフィルタを一体化した光学フィルタ７を透過し、撮像素子８に露光される。撮像素子８は、光学像を電気信号に変換する例えばＣＣＤ或いはＣＭＯＳ等の２次元エリアセンサであり、画素部９、増幅回路１０、及び、Ａ／Ｄ変換回路１１を有する。画素部９は、２次元行列状の複数の画素を有する。
【００４９】
図１１は、画素部９内の１個の画素の構成例を示す図である。図１１の画素は、図２の画素に対して、転送ゲート４１３ｂ及び信号蓄積部４１４を削除したものである。転送ゲート４１３ａは、列信号線４１２と増幅回路１０との間に接続される。
【００５０】
図１２は、画素部９の読み出し動作を示すタイミングチャートである。期間Ｔ１〜Ｔ３の動作は、図３の期間Ｔ１〜Ｔ３の動作と同じである。期間Ｔ４では、信号ΦＴＳがハイレベルになり、転送ゲート４１３ａはオン状態になる。転送ゲート４１３ａは、列信号線４１２のＮ信号を、増幅回路１０を介してＡＤ変換回路１１に転送する。期間Ｔ３からＴ４までの期間は、「Ｎ読み」期間である。期間Ｔ５の動作は、図３の期間Ｔ５の動作と同じである。期間Ｔ６では、信号ΦＴＳがハイレベルになり、転送ゲート４１３ａはオン状態になる。転送ゲート４１３ａは、列信号線４１２のＳ信号を、増幅回路１０を介してＡＤ変換回路１１に転送する。期間Ｔ６は、「Ｓ読み」期間である。以上のように、画素部９は、Ｎ信号とＳ信号とを異なるタイミングで読み出す。増幅回路１０は信号を増幅し、ＡＤ変換回路１１は信号をアナログからデジタルに変換する。画像処理部１１は、Ｓ信号とＮ信号の差分を画素信号として生成する。これにより、撮像装置は、製造バラツキ等に起因する固定パターンノイズ等の影響を低減した画素信号を生成し、Ｓ／Ｎの高い画像を生成することができる。
【００５１】
しかし、「Ｎ読み」及び「Ｓ読み」の動作は、同時刻に実施されていない。そのため、電源回路部２のスイッチング電源が動作する際に発生するスイッチングノイズ、或いはそのスイッチング電源を構成するコイルから発生する磁界ノイズ等の影響が「Ｎ読み」及び「Ｓ読み」時に重畳される可能性がある。その場合、「Ｎ読み」及び「Ｓ読み」時の電源電位レベルが異なってしまい、オフセットノイズによる横縞ノイズが発生してしまう。以下、この課題を解決するための実施形態を説明する。
【００５２】
図１３は、画素部９の画素配列の構成例を示す図である。画素部９は、行方向及び列方向に複数の画素が配列された有効画素領域２１１と、非有効画素領域であるＯＢ（オプティカルブラック）画素領域２１２と、ＮＵＬＬ画素領域２１３と、未使用有効画素領域２１４とを有する。有効画素領域２１１は、行列状に配置された複数の図１１の画素を有する。ＯＢ画素領域２１２内の複数の図１１の画素は、それぞれ、光電変換部であるフォトダイオード４０１を金属遮光膜で覆い、感光しない画素である。ＯＢ画素領域２１２は、画素部９の上部（或いは下部）に配置される画素をＶＯＢ（垂直ＯＢ）画素と呼び、画素部９の左部（或いは右部）に配置される画素をＨＯＢ（水平ＯＢ）画素と呼ぶ。ＮＵＬＬ画素領域２１３内の複数の図１１の画素は、光電変換部であるフォトダイオード４０１を有さない画素である。有効画素領域２１１及び未使用有効画素領域２１４内の画素は、遮光されていないフォトダイオード（光電変換部）４０１を有する。未使用有効画素領域２１４は、有効画素領域２１１の画素と同じ画素を複数有する。未使用有効画素領域２１４の画素は、画像生成には使用されない。未使用有効画素領域２１４は、画素部９の最外周のメカ部材と干渉する可能性がある画素や、撮影時の画像サイズによって使用しない画素の領域である。
【００５３】
ＯＢ画素領域２１２とＮＵＬＬ画素領域２１３は、撮像素子８で発生する暗電流ノイズ、読み出し回路に起因する固定パターンノイズなどによる画像劣化を抑制するために用いられる。Ｎ信号は、暗電流による影響が大きい。同一環境下（温度、蓄積時間）においては、有効画素領域２１１とＯＢ画素領域２１２のＮ信号は略同じレベルである。増幅回路１０は、画素部９の出力信号に対してゲイン調整を実施する。Ａ／Ｄ変換回路１１は、アナログデジタル変換部であり、増幅回路１０の出力信号をアナログからデジタルに変換し、画像処理部１２に出力する。画像処理部１２は、画像信号に対して色合い調整やコントラスト調整やエッジ強調（輪郭強調）などの画像処理を行い、記憶部１３に対して画像信号の記録や読み出しを行うために画像信号の圧縮や伸長等の変換処理を行う。記憶部１３は、着脱可能な半導体メモリや磁気ディスク、光ディスク等であり、撮像された画像信号を記憶する。更に、画像処理部１２は、被写体の輝度を算出し、システム制御部４へ通知する。システム制御部４は、取得した被写体の輝度情報から、シャッタ制御部１７やレンズ５０の絞りを制御し、撮像素子８への露出量を制御する。また、システム制御部４は、タイミング信号発生部１４を駆動して、これによって撮像素子８に供給すべきクロック信号等を発生させる。
【００５４】
システム制御部４と画像処理部１２には、メモリ１５が接続されている。メモリ１５は、提供すべきプログラムを格納したり、撮影画像を一時的に格納し、作業領域としても使われる。画像処理部１２は、表示用画像情報を表示手段１６に出力し、撮像された画像等をモニタ表示される。表示手段１６は、液晶装置等であり、液晶パネル１６ａとバックライト１６ｂを有する。システム制御部４には、姿勢検出部１８が接続されている。姿勢検出部１８は、加速度センサ等であり、カメラ本体１の向きや変化を検出する。システム制御部４は、姿勢検出部１８の検出結果に応じて、カメラ制御を行う。また、システム制御部４には、温度計１９が接続されている。温度計１９は、カメラ本体１内部の温度を計測する。システム制御部４は、温度計１９の計測結果に応じて、各種動作の制限や動作パラメータの補正を行う。位相検出部２０は、電源回路部２及びＡＤ変換回路１１に接続され、電源回路部２のスイッチングタイミングとＡＤ変換回路１１から出力される撮像素子８の読み出し完了信号を検出する。電源回路部２は、位相検出部２０の検出結果に応じて、スイッチング電源の位相制御を行う。
【００５５】
図１４（Ａ）はＡＤ変換回路１１の構成例を示す図であり、図１４（Ｂ）はＡＤ変換回路１１の動作を示すタイミングチャートである。ＡＤ変換回路１１は、参照信号生成部１４０１、比較回路１４０２、及びカウンタ１４０３を有する。参照信号生成部１４０１は、ＤＡＣ（デジタル・アナログ・コンバータ）を有し、時間経過に伴い単調に変化するランプ波、或いは、階段状のノコギリ波を参照信号として生成する。参照信号生成部１４０１は、各列共通に設けられる。比較回路１４０２は、コンパレータを有し、増幅回路１０からの入力信号（画素信号）と参照信号生成部１４０１で生成された参照信号とを比較し、参照信号が入力信号より大きくなると、カウンタ１４０３へハイレベルの信号を出力する。以後、参照信号が入力信号より大きくなり、比較回路１４０２の出力信号がローレベルからハイレベルに反転するタイミングを『ＡＤ変換完了タイミング』と呼ぶ。カウンタ１４０３は、フリップフロップを有する。カウンタ１４０３は、参照信号生成部１４０１の参照信号生成開始からカウンタ用クロックに同期したカウントアップを開始し、比較回路１４０２の出力信号が反転すると、カウントアップを停止し、そのカウント値に応じたデジタル値を出力する。このデジタル値は、増幅回路１０からの入力信号（画素信号）をアナログからデジタルに変換した値である。
【００５６】
図１５は、本実施形態による撮像装置の一部の構成例を示す図であり、スイッチング電源６０１の位相制御を示す。電源回路部２は、スイッチング電源６０１、位相補正部６０２、及び周波数制御部６０３を有する。システム制御部４は、補正判定部１４０４を有する。システム制御部４は、撮影モードと操作部材６による撮影動作に応じて、基準クロックと周波数情報を周波数制御部６０３へ出力する。周波数制御部６０３は、取得した周波数情報に基づき、スイッチング電源６０１を駆動するためのスイッチングパルスを生成する。周波数制御部６０３は、図５（Ｂ）に示したように、位相同期回路（ＰＬＬ）７０１、分周用分周期７０２、及び逓倍用分周器７０３を有する。位相補正部６０２は、システム制御部４からの指示に基づき、供給されたスイッチングパルスの位相を制御し、スイッチング電源６０１へ供給する。スイッチング電源６０１は、システム制御部４からの電源制御信号に基づき、撮像素子８への電源電圧の供給を開始する。位相補正部６０２は、図５（Ｃ）に示したように、複数の遅延回路８０１とセレクタ８０２を有する。位相補正部６０２は、補正判定部１４０４より入力した位相補正情報に基づき、セレクタ８０２によりどの遅延回路８０１の出力信号を出力させるかを決定し、スイッチング電源６０１のスイッチングパルスの位相補正を行う。
【００５７】
システム制御部４は、タイミング信号発生部１４に基準クロック及び水平・垂直操作信号を出力する。タイミング信号発生部１４は、撮像素子８に対して、読み出しタイミングを制御するための読み出しパルス等を出力する。位相検出部２０は、スイッチング電源６０１を駆動するスイッチングパルスの位相及び駆動周波数を検出する。なお、位相検出部２０は、スイッチング電源６０１を駆動するスイッチングパルスの位相を検出する場合に限るものでは無く、例えば、スイッチング電源６０１が生成する電源電圧の位相を検出してもよい。また、位相検出部２０は、ＡＤ変換回路１１の比較回路１４０２の比較結果出力信号が反転するＡＤ変換完了タイミングを取得して補正判定部１４０４に出力する。なお、位相検出部２０は、１つの列の比較回路１４０２の出力信号のＡＤ変換完了タイミングのみを取得してもよいし、複数の列の比較回路１４０２の出力信号の論理積や論理和を取得してもよいし、それ以外でもよい。
【００５８】
補正判定部１４０４は、位相検出部２０からのＡＤ変換完了タイミングとスイッチング電源６０１の位相情報と駆動周波数を取得し、次の撮像素子８のＮ読みのＡＤ変換完了タイミングとスイッチング電源６０１のスイッチングタイミングが重畳しないかを判定する。そして、補正判定部１４０４は、重畳すると判別した場合には、位相補正部６０２へ位相補正情報（補正量）を出力する。位相補正部６０２は、位相補正情報に基づき、スイッチング電源６０１のスイッチングパルスの位相制御を行う。
【００５９】
図１６は、本実施形態による撮像装置の制御方法を示すフローチャートである。システム制御部４は、ユーザが操作部材６を操作し、レリーズボタンが半押しされ、撮像開始の予備動作が指示されると、画像を取得するための撮影シーケンスを開始する。ステップＳ５０１では、システム制御部４は、操作部材６のレリーズボタンの全押しを検出した場合に、ステップＳ５０２に処理を進める。ステップＳ５０２では、システム制御部４は、撮影モードに応じて、周波数制御部６０３に対して、スイッチング電源６０１を駆動するためのクロック及び周波数情報を出力する。次に、ステップＳ５０３では、周波数制御部６０３は、取得した周波数情報を基に、スイッチング電源６０１を駆動するためのスイッチングパルスを生成する。位相補正部６０２は、そのスイッチングパルスをそのままスイッチング電源６０１に出力する。スイッチング電源６０１は、そのスイッチングパルスに同期して電源電圧を生成して撮像素子８に出力する。ここで、スイッチング電源６０１の駆動周波数は、行の読み出し周期の逆数の整数倍であることが望ましい。すなわち、画素の行毎の読み出し周期は、スイッチング電源６０１のスイッチングパルスの周期の整数倍である。整数倍でなかった場合、Ｎ読みのＡＤ変換完了タイミングとスイッチング電源６０１のスイッチング位相の関係が行毎に異なるので、読み出しの行毎にスイッチング電源６０１の位相を制御する必要性が出てしまうためである。以後、本実施形態では、スイッチング電源６０１の駆動周波数は、行の読み出し周期の逆数の整数倍であることを前提として説明する。
【００６０】
次に、ステップＳ５０４では、システム制御部４は、被写体像の明るさや各種撮影設定値に基づき、シャッタ制御部１７を制御して、撮像素子８の電荷蓄積を開始し、電荷蓄積が完了した場合、ステップＳ５０５に処理を進める。なお、シャッタ制御部１７の制御は、シャッタ部材の先幕・後幕を走行させることにより、設定された所定時間のみ撮像素子８へ露光する動作である。ステップＳ５０５では、タイミング信号発生部１４は、システム制御部４からの駆動信号を入力し、撮像素子８へ読み出しパルスを出力する。すると、撮像素子８は、画素部９の画素信号の読み出し動作を開始する。初めに、画素部９は、画素領域２１２内のＶＯＢ画素の読み出しを行う。
【００６１】
図１７は、スイッチング電源６０１のスイッチングパルスとＡＤ変換回路１１の動作との関係を表すタイミングチャートである。ステップＳ５０６以降の説明は、図１７を用いて説明する。ステップＳ５０６では、位相検出部２０は、スイッチング電源６０１のスイッチングパルスの立ち上がり位相とＶＯＢ画素のＮ読みのＡＤ変換完了タイミングとの時間差Δｔｎｏｂを検出する。時間差Δｔｎｏｂは、電源のスイッチングパルスの立ち上がりタイミングがＡＤ変換完了タイミングよりも遅い場合を正の数値として扱うこととする。すなわち、図１７においては、時間差Δｔｎｏｂは負の値となる。
【００６２】
次に、ステップＳ５０７では、補正判定部１４０４は、Ｎ読みのＡＤ変換完了タイミングから時間α遅延後に、スイッチング電源６０１のスイッチングパルスが立ち上がるように、次式の遅延時間Δｔを算出する。
Δｔ＝α−Δｔｎｏｂ
【００６３】
ここで、αは、スイッチング電源６０１のスパイクノイズ幅、基準クロックのばらつき、位相検出誤差及びＮ信号の画素毎のバラツキを含んだ値とする。なお、上記のように、スイッチングパルスを遅延させる理由は、ＡＤ変換完了タイミングだけでなく、ＡＤ変換完了タイミング前の所定期間もスイッチング電源６０１のスイッチングタイミングを避けるためである。すなわち、本来のＡＤ変換完了タイミング前に、スイッチング電源６０１のスパイクノイズの影響で比較回路１４０２が誤判定するのを防ぐためである。したがって、位相検出部２０は、スイッチング電源６０１のスイッチングパルスの位相情報としてスイッチングのデューティ比を取得しておき、デューティ幅が大きい期間がＡＤ変換完了タイミングと重なるように位相制御する方が望ましい。図１７のスイッチングパルスにおいて、ΔＴＬ＞ΔＴＨであるので、補正判定部１４０４は、スイッチング電源６０１のスイッチングパルスのローレベル期間にＡＤ変換完了タイミングが重なるように位相制御を行う。
【００６４】
次に、ステップＳ５０８では、補正判定部１４０４は、算出した遅延時間Δｔに基づき、位相補正部６０２へスイッチング電源６０１を駆動するためのスイッチングパルスの位相補正情報を出力する。位相補正部６０２は、取得した位相補正情報に基づき、スイッチングパルスの位相を補正し、遅延時間Δｔ遅延したスイッチングパルスをスイッチング電源６０１に出力する。スイッチング電源６０１は、スイッチングパルスに同期した電源電圧を撮像素子８に出力する。なお、位相補正部６０２は、遅延時間Δｔを必ず補正する必要はなく、スイッチング電源６０１のスイッチングパルスの立ち上がりタイミングとＡＤ変換完了タイミングの時間差Δｔｎｏｂが所定時間以内の場合のみ位相補正を行ってもよい。例えば、ＡＤ変換完了タイミングを誤判定しない期間をβとして、次式で表される場合のみ、重畳する可能性があるとして、位相補正部６０２は、補正を行うようにしてもよい。なお、βはスイッチング電源６０１に発生すると想定されるスパイクの電位レベルやノイズ信号レベルなどから決定される値である。
−（β＋α）＜Δｔｎｏｂ＜α
【００６５】
次に、ステップＳ５０９では、画素部９は、有効画素領域２１１内の画素の読み出し動作を開始する。ここで、有効画素領域２１１内の画素のＮ信号レベルは、ＶＯＢ画素のＮ信号レベルとほぼ同一である。そのため、有効画素領域２１１のＮ読みのＡＤ変換完了タイミングとスイッチング電源６０１のスイッチングパルスの立ち上がりタイミングとの時間差Δｔｎは、次式となる。したがって、有効画素領域２１１の画素のＮ読みのＡＤ変換完了タイミングは、スイッチング電源６０１のスイッチングパルスの立ち上がりタイミングに重畳しなくなる。
Δｔｎ＝Δｔｎｏｂ＝α
【００６６】
次に、ステップＳ５１０では、システム制御部４は、画素部９の全行の画素の読み出しが完了すると、撮像動作を停止し、ステップＳ５１１に処理を進める。ステップＳ５１１では、システム制御部４は、電源回路部２により、撮像素子８への電源電圧の供給を停止する。また、画像処理部１２は、取得した画像データに対して撮影モード及び各種設定値に基づいた画像処理を実施し、記憶部１３へ画像データの保存を実施すると共に、表示手段１６に画像の表示を行い、撮影シーケンスを終了する。
【００６７】
以上述べたように、本実施形態によれば、撮像素子８のＮ読みのＡＤ変換完了タイミングを取得し、スイッチング電源６０１のスイッチングパルスの位相を制御する。これにより、Ｎ読みのＡＤ変換完了タイミングは、スイッチング電源６０１のスイッチングパルスの立ち上がりタイミングに重畳することを回避できる。したがって、スイッチング電源６０１のスイッチングタイミングにより発生する電源変動による画質劣化を軽減することができる。
【００６８】
（第４の実施形態）
本発明の第４の実施形態による撮像装置は、第３の実施形態による撮像装置と同じ構成を有する。以下、本実施形態が第３の実施形態と異なる点を説明する。図１５において、電源回路部２は、位相補正部６０２が削除される。周波数制御部６０３は、直接、スイッチング電源６０１にスイッチングパルスを出力する。補正判定部１４０４は、位相検出部２０から取得したＡＤ変換完了タイミングとスイッチング電源６０１のスイッチングパルスの位相情報及び駆動周波数を取得する。そして、補正判定部１４０４は、次の撮像素子８のＮ読みのＡＤ変換完了タイミングとスイッチング電源６０１のスイッチングパルスの立ち上がりタイミングが重畳しないかを判定する。補正判定部１４０４は、その判定結果に応じて、タイミング信号発生部１４へタイミング補正情報（遅延時間）を出力する。タイミング信号発生部１４は、取得したタイミング補正情報に基づき、撮像素子８の読み出し開始タイミング、或いは、ＡＤ変換開始の出力信号のタイミング補正を実施する。
【００６９】
図１８は本発明の第４の実施形態による撮像装置の制御方法を示すフローチャートであり、図１９はスイッチング電源６０１のスイッチングパルスとＡＤ変換回路１１の動作との関係を示す図である。撮像装置は、図１６のステップＳ５０１〜Ｓ５０７と同様に、ステップＳ７０１〜Ｓ７０７の処理を行う。次に、ステップＳ７０８では、補正判定部１４０４は、算出した遅延時間Δｔをタイミング補正情報として、基準クロック等と合わせてタイミング信号発生部１４へ出力する。タイミング信号発生部１４は、取得したタイミング補正情報に基づき、各種読み出しタイミング信号を補正し、撮像素子８へ出力する。ここで、本実施形態では、画素部９の読み出し開始からＡＤ変換回路１１のＡＤ変換開始までの期間は固定とする。図１９のように、タイミング信号発生部１４は、ＶＯＢ画素の読み出し動作開始信号に対して、有効画素領域２１１の画素の読み出し動作開始信号をΔｔ遅延させることにより、ＡＤ変換完了タイミングも遅延時間Δｔ遅延させることができる。なお、タイミング信号発生部１４は、読み出し動作開始信号を遅延させる他、ＡＤ変換開始タイミングを遅延させてもよいし、ＡＤ変換完了タイミングを遅延時間Δｔ遅延させるためのそれ以外の信号を遅延させてもよい。
【００７０】
次にステップＳ７０９では、画素部９は、図５のステップＳ５０９と同様に、有効画素領域２１１の画素の読み出し動作を開始する。次に、ステップＳ７１０では、システム制御部４は、画素部９の全行の画素の読み出しが完了すると、撮像動作を停止し、ステップＳ７１１に処理を進める。ステップＳ７１１では、システム制御部４は、電源回路部２を介して、撮像素子８への電源電圧の供給を停止する。また、画像処理部１２は、取得した画像データに対して撮影モード及び各種設定値に基づいた画像処理を実施し、記憶部１３へ画像データの保存を実施すると共に、表示手段１６に画像の表示を行い、撮影シーケンスを終了する。
【００７１】
以上述べたように、本実施形態によれば、補正判定部１４０４は、撮像素子８のＮ読みのＡＤ変換完了タイミングを取得し、撮像素子８の読み出し動作開始タイミングを制御する。これにより、Ｎ読みのＡＤ変換完了タイミングは、スイッチング電源６０１のスイッチングパルスの立ち上がりタイミングに重畳することを回避できる。また、スイッチング電源６０１のスイッチングタイミングにより発生する電源変動による画質劣化を軽減することができる。
【００７２】
第３及び第４の実施形態によれば、積分型のＡＤ変換回路１１を内蔵した撮像素子８において、Ｎ信号のＡＤ変換完了タイミングにスイッチング電源６０１のスイッチングタイミングが重畳することを回避することができる。したがって、スイッチング電源６０１のスイッチングタイミングにより発生する電源電圧の変動による画質劣化を軽減することができる。
【００７３】
なお、第３及び第４の実施形態では、位相検出部２０は、ＡＤ変換回路１１の比較回路１４０２の出力信号を直接モニタすることにより、Ｎ読みのＡＤ変換完了タイミングを検出したが、これに限るものではない。例えば、位相検出部２０は、Ｎ信号のデジタル値とカウンタ１４０３の周期を基に、ＡＤ変換の時間に換算してＡＤ変換完了タイミングを取得してもよい。
【００７４】
また、第３及び第４の実施形態では、位相検出部２０は、ＶＯＢ画素の読み出し時のスイッチング電源６０１のスイッチングパルスの位相とＡＤ変換回路１１のＡＤ変換完了タイミングを検出する。補正判定部１４０４は、有効画素領域２１１の画素の読み出し時のスイッチング電源６０１のスイッチングパルスの位相又はＡＤ変換回路１１のＡＤ変換完了タイミングを補正する。
【００７５】
位相検出部２０は、ＯＢ画素領域２１２のＶＯＢ画素のＡＤ変換完了タイミングを取得しているが、これに限るものではない。例えば、位相検出部２０は、画像生成に使用しない未使用有効画素領域２１４の画素や、有効画素領域２１１の１行目の画素を用いてＡＤ変換完了タイミングを取得して、２行目以降に反映させてもよい。位相検出部２０は、一の行の画素の読み出し時のスイッチング電源６０１のスイッチングパルス位相とＡＤ変換回路１１のＡＤ変換完了タイミングを検出する。そして、補正判定部１４０４は、他の行の画素の読み出し時のスイッチング電源６０１のスイッチングパルスの位相又はＡＤ変換回路１１のＡＤ変換完了タイミングを補正する。
【００７６】
また、位相検出部２０は、動画撮影などの連続撮影を実施する場合、１フレーム目の任意の行にてＡＤ変換完了タイミングを取得し、２フレーム以降に反映してもよい。位相検出部２０は、１フレーム目の画素の読み出し時のスイッチング電源６０１のスイッチングパルスの位相とＡＤ変換回路１１のＡＤ変換完了タイミングを検出する。補正判定部１４０４は、２フレーム目以降の画素の読み出し時のスイッチング電源６０１のスイッチングパルスの位相又はＡＤ変換回路１１のＡＤ変換完了タイミングを補正する。
【００７７】
また、位相検出部２０は、ＶＯＢ画素の代わりに、ＮＵＬＬ画素領域２１３の画素のＡＤ変換完了タイミングを取得してもよい。ただし、その場合、画素にフォトダイオード４０１がないので、補正判定部１４０４は、電荷蓄積時間と温度計１９の温度を用いて補正することが望ましい。また、この場合、温度計１９は、カメラ内部において、撮像素子８の温度が反映出来る箇所に配置されていることが望ましい。
【００７８】
また、第４の実施形態と同様に、第１及び第２の実施形態では、位相補正部６０２は、スイッチング電源６０１のスイッチングパルス６０５の代わりに、撮像素子１０１の読み出しパルス６１１の位相を補正してもよい。
【００７９】
第１〜第４の実施形態によれば、位相補正部６０２又は補正判定部１４０４は、スイッチング電源６０１のスイッチングタイミング又は撮像素子８，１０１の動作タイミングを補正する補正部である。位相検出部２０又は６０４は、スイッチング電源のスイッチングタイミングと撮像素子８，１０１の動作タイミングを検出する。位相補正部６０２又は補正判定部１４０４は、検出されたスイッチング電源６０１のスイッチングタイミングと撮像素子８，１０１の動作タイミングに応じて、スイッチング電源６０１のスイッチングタイミング又は撮像素子８，１０１の動作タイミングを補正する。
【００８０】
第１及び第２の実施形態では、位相補正部６０２は、検出されたスイッチング電源６０１のスイッチングタイミングと撮像素子１０１の動作タイミングとの時間差Δｎに応じた遅延時間Δｔ’を演算する。そして、位相補正部６０２は、遅延時間Δｔ’で、スイッチング電源６０１のスイッチングタイミング又は撮像素子１０１の動作タイミングを遅延させる。撮像素子１０１の動作タイミングは、撮像素子１０１の読み出しタイミングであり、撮像素子１０１の読み出しパルス６１１の位相である。
【００８１】
位相検出部６０４は、撮像素子１０１の読み出しタイミングとして、Ｎ信号の読み出しパルスの位相、Ｓ信号の読み出しパルスの位相、又は水平走査信号の位相を検出する。また、位相検出部６０４は、スイッチング電源６０１のスイッチングタイミングとして、スイッチング電源６０１に入力されるスイッチングパルス６０５の位相又はスイッチング電源６０１が出力する電源電圧６１０の位相を検出する。
【００８２】
第１の実施形態では、位相検出部６０４は、図６のように、行毎に読み出しタイミング及びスイッチングタイミングを検出する。位相補正部６０２は、検出された行毎の読み出しタイミング及びスイッチングタイミングに応じて、スイッチングタイミング又は読み出しタイミングを補正する。
【００８３】
第２の実施形態では、位相検出部６０４は、図８のように、１行目の読み出しタイミング及びスイッチングタイミングを検出する。位相補正部６０２は、検出された１行目の読み出しタイミング及びスイッチングタイミングに応じて、２行目以降の読み出し時のスイッチングタイミング又は読み出しタイミングを補正する。
【００８４】
第３及び第４の実施形態では、位相補正部６０２又は補正判定部１４０４は、検出されたスイッチング電源６０１のスイッチングタイミングと撮像素子８の動作タイミングとの時間差Δｔｎｏｂに応じた遅延時間Δｔを演算する。そして、位相補正部６０２又は補正判定部１４０４は、遅延時間Δｔで、スイッチング電源６０１のスイッチングタイミング又は撮像素子１０１の動作タイミングを遅延させる。撮像素子８の動作タイミングは、ＡＤ変換回路１１の変換タイミングであり、ＡＤ変換完了タイミングである。
【００８５】
（その他の実施形態）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【００８６】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００８７】
１００  カメラ本体、１０１  撮像素子、１０３  タイミング信号発生部、１０５  システム制御部、６０１  スイッチング電源、６０２  位相補正部、
６０３  周波数制御部、６０４  位相検出部
【図１】
2018011222.tif 000003
【図２】
2018011222.tif 000004
【図３】
2018011222.tif 000005
【図４】
2018011222.tif 000006
【図５】
2018011222.tif 000007
【図６】
2018011222.tif 000008
【図７】
2018011222.tif 000009
【図８】
2018011222.tif 000010
【図９】
2018011222.tif 000011
【図１０】
2018011222.tif 000012
【図１１】
2018011222.tif 000013
【図１２】
2018011222.tif 000014
【図１３】
2018011222.tif 000015
【図１４】
2018011222.tif 000016
【図１５】
2018011222.tif 000017
【図１６】
2018011222.tif 000018
【図１７】
2018011222.tif 000019
【図１８】
2018011222.tif 000020
【図１９】
2018011222.tif 000021