(57)【要約】      （修正有）【課題】ＭＥＭＳ素子の感度を向上させながら、膜の破損を防止するＭＥＭＳ素子の構造を提供する。【解決手段】可動電極８を厚さの異なるメンブレン層４、７からなる多層構造とし、可動電極８に形成するスリット６を、厚いメンブレン層に形成された幅の広いスリット３と薄いメンブレン層に形成された幅の狭いスリット６で構成することで、低域感度の低下を抑制し、可動電極８の強度を維持することが可能となる。【選択図】図６
2018148473.tif 000002
【特許請求の範囲】
【請求項１】
バックチャンバーを備えた基板と、該基板上に、スペーサーを挟んで固定電極と可動電極とを配置することでエアーギャップが形成されたＭＥＭＳ素子において、
前記可動電極は、少なくとも第１のメンブレン層と第１のメンブレン層より薄い第２のメンブレン層とからなり、前記第１のメンブレン層と前記第２のメンブレン層を貫通する複数のスリットが形成されていることと、
前記スリットは、前記第１のメンブレン層に形成された第１のスリットと、前記第２のメンブレン層に形成された第２のスリットが重なるように配置されていることと、
前記第２のスリットの幅は、前記第１のスリットの幅よりも狭いことを特徴とするＭＥＭＳ素子。
【請求項２】
バックチャンバーを備えた基板上に、スペーサーを挟んで固定電極と可動電極とを配置したＭＥＭＳ素子の製造方法において、
前記基板表面に第１の絶縁膜を形成する工程と、
該第１の絶縁膜上に、第１のスリットを有する第１のメンブレン層あるいは前記第１のスリットの幅より狭い幅の第２のスリットを有する前記第１のメンブレン層より薄い第２のメンブレン層を形成する工程と、
前記第１のメンブレン層上に前記第２のメンブレン層を形成し、あるいは前記第２のメンブレン層上に前記第１のメンブレン層を形成し、前記第１のメンブレン層および前記第２のメンブレン層を含む可動電極を形成する工程と、
前記可動電極上に、第２の絶縁膜を形成する工程と、
該第２の絶縁膜上に、前記固定電極を形成する工程と、
前記固定電極に貫通孔を形成する工程と、
前記基板の一部をエッチング除去し、前記バックチャンバーを形成する工程と、
前記貫通孔から前記第２の絶縁膜の一部をエッチング除去し、前記スペーサーを形成し、前記固定電極と前記可動電極との間にエアーギャップを形成すると同時に、前記第１の絶縁膜の一部を除去し、前記第１のスリットと前記第２のスリットとが連通する前記可動電極を形成する工程と、を含むことを特徴とするＭＥＭＳ素子の製造方法。
【請求項３】
請求項２記載のＭＥＭＳ素子の製造方法において、
前記第１のメンブレン層上に前記第２のメンブレン層を含む可動電極を形成する工程は、前記第１のスリット内に第３の絶縁膜を充填した後、前記第２のメンブレン層を形成する工程を含み、
前記可動電極を形成する工程は、前記エアーギャップを形成すると同時に、前記第１の絶縁膜の一部と前記第３の絶縁膜を除去し、前記第１のスリットと前記第２のスリットとが連通する前記可動電極を形成する工程を含むことを特徴とするＭＥＭＳ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ素子に関し、特にマイクロフォン、各種センサ、スイッチ等として用いられる容量型のＭＥＭＳ素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、半導体プロセスを用いたＭＥＭＳ(Micro Electro Mechanical Systems)素子では、半導体基板上に可動電極、犠牲層及び固定電極を形成した後、犠牲層の一部を除去することで、スペーサーを介して固定された可動電極と固定電極との間にエアーギャップ（中空）構造が形成されている。
【０００３】
例えば、容量型ＭＥＭＳ素子であるコンデンサマイクロフォンでは、音圧を通過させる複数の貫通孔を備えた固定電極と、音圧を受けて振動する可動電極とを対向して配置し、音圧を受けて振動する可動電極の変位を電極間の容量変化として検出する構成となっている。
【０００４】
ところで、コンデンサマイクロフォンの感度を上げるには、音圧による可動電極の変位を大きくする必要がある。そのため可動電極は、引っ張り応力が残留する膜を用いるのが一般的である。一方この残留応力が大きすぎると可動電極の破損の原因となってしまう。
【０００５】
そこで、膜自体の残留応力を制御する方法や、構造上の工夫により残留応力の影響を緩和する方法が提案されている。具体的には、前者の場合、固定電極をＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法により堆積させ、堆積後のアニール条件等を制御して残留応力を調整する方法が、後者の場合、スリットを形成する方法（特許文献１）により残留応力を調整する方法が提案されている。
【０００６】
図１４は、スリットが形成された従来のＭＥＭＳ素子の説明図である。図１４に示すようにシリコン基板１上に熱酸化膜２を介して可動電極８が形成されている。可動電極８上には、スペーサー１５を介して固定電極１０と窒化膜１２が形成され、固定電極１０および窒化膜１２からなるバックプレートには貫通孔１３が形成されている。一方、可動電極８にはスリット２０が形成され、残留応力が調整されている。可動電極８と固定電極１０の間に形成されたエアーギャップ２１は、スリット２０を介してシリコン基板１に形成されたバックチャンバー１４に連通する構造となっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−２１００８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、可動電極にスリットを形成する場合、可動電極の厚さが厚くなると、スリットの微細加工が困難になるため、スリット幅が広くなってしまう。その結果、低域感度が低下するという問題があった。一方、可動電極を薄くすると、スリット幅を狭くすることが可能となり、低域感度の低下を抑制することができる。しかしながらその結果、可動電極自体の強度が低下してしまうという問題があった。本発明は、この様な問題を解決するため、ＭＥＭＳ素子の低域感度低下の抑制と、可動電極の強度を維持することができるＭＥＭＳ素子およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本願請求項１に係る発明は、バックチャンバーを備えた基板と、該基板上に、スペーサーを挟んで固定電極と可動電極とを配置することでエアーギャップが形成されたＭＥＭＳ素子において、前記可動電極は、少なくとも第１のメンブレン層と第１のメンブレン層より薄い第２のメンブレン層とからなり、前記第１のメンブレン層と前記第２のメンブレン層を貫通する複数のスリットが形成されていることと、前記スリットは、前記第１のメンブレン層に形成された第１のスリットと、前記第２のメンブレン層に形成された第２のスリットか重なるように配置されていることと、前記第２のスリットの幅は、前記第１のスリットの幅よりも狭いことを特徴とする。
【００１０】
本願請求項２に係る発明は、バックチャンバーを備えた基板上に、スペーサーを挟んで固定電極と可動電極とを配置したＭＥＭＳ素子の製造方法において、前記基板表面に第１の絶縁膜を形成する工程と、該第１の絶縁膜上に、第１のスリットを有する第１のメンブレン層あるいは前記第１のスリットの幅より狭い幅の第２のスリットを有する第１のメンブレン層より薄い第２のメンブレン層を形成する工程と、前記第１のメンブレン層上に前記第２のメンブレン層を形成し、あるいは前記第２のメンブレン層上第１のメンブレン層を形成し、前記第１のメンブレン層および前記第２のメンブレン層を含む可動電極を形成する工程と、前記可動電極上に、第２の絶縁膜を形成する工程と、該第２の絶縁膜上に、前記固定電極を形成する工程と、前記固定電極に貫通孔を形成する工程と、前記基板の一部をエッチング除去し、前記バックチャンバーを形成する工程と、前記貫通孔から前記第２の絶縁膜の一部をエッチング除去し、前記スペーサーを形成し、前記固定電極と前記可動電極との間にエアーギャップを形成すると同時に、前記第１の絶縁膜の一部を除去し、前記第１のスリットと前記第２のスリットとが連通する前記可動電極を露出する工程と、を含むことを特徴とする。
【００１１】
本願請求項３に係る発明は、請求項２記載のＭＥＭＳ素子の製造方法において、前記第１のメンブレン層上に前記第２のメンブレン層を含む可動電極を形成する工程は、前記第１のスリット内に第３の絶縁膜を充填した後、前記第２のメンブレン層を形成する工程を含み、前記可動電極を形成する工程は、前記エアーギャップを形成すると同時に、前記第１の絶縁膜の一部と前記第３の絶縁膜を除去し、前記第１のスリットと前記第２のスリットとが連通する前記可動電極を形成する工程を含むことを特徴とする。
【発明の効果】
【００１２】
本発明のＭＥＭＳ素子の製造方法により製造したＭＥＭＳ素子は、可動電極を厚さの異なるメンブレン層からなる多層構造とし、可動電極に形成するスリットを、厚いメンブレン層に形成された幅の広いスリットと薄いメンブレン層に形成された幅の狭いスリットとで構成している。このため、幅の狭いスリットにより低域感度の低下を抑制することが可能となる。同時に、厚いメンブレン層により薄いメンブレン層を補強し、可動電極に強度を持たせることが可能となる。
【００１３】
また本発明のＭＥＭＳ素子の製造方法によれば、第１のメンブレン層上に第２のメンブレン層を含む可動電極を形成する際、下層の第１のメンブレン層の第１のスリットを第３の絶縁膜で埋めこむことで、上層に形成する第２のメンブレン層の第２のスリットの幅を狭く加工することが容易となり効果が大きい。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施例に係るＭＥＭＳ素子の製造工程の説明図である。
【図２】本発明の第１の実施例に係るＭＥＭＳ素子の製造工程の説明図である。
【図３】本発明の第１の実施例に係るＭＥＭＳ素子の製造工程の説明図である。
【図４】本発明の第１の実施例に係るＭＥＭＳ素子の製造工程の説明図である。
【図５】本発明の第１の実施例に係るＭＥＭＳ素子の製造工程の説明図である。
【図６】本発明の第１の実施例に係るＭＥＭＳ素子の説明図である。
【図７】本発明の第２の実施例に係るＭＥＭＳ素子の製造工程の説明図である。
【図８】本発明の第２の実施例に係るＭＥＭＳ素子の説明図である。
【図９】本発明の第３の実施例に係るＭＥＭＳ素子の製造工程の説明図である。
【図１０】本発明の第３の実施例に係るＭＥＭＳ素子の製造工程の説明図である。
【図１１】本発明の第３の実施例に係るＭＥＭＳ素子の説明図である。
【図１２】本発明の第４の実施例に係るＭＥＭＳ素子の製造工程の説明図である。
【図１３】本発明の第４の実施例に係るＭＥＭＳ素子の説明図である。
【図１４】従来のＭＥＭＳ素子の説明図である。
【発明を実施するための形態】
【００１５】
本発明に係るＭＥＭＳ素子は、可動電極を厚さの異なる複数のメンブレン層からなる多層構造とし、可動電極に形成するスリットを、厚いメンブレン層に形成された幅の広いスリットと薄いメンブレン層に形成された幅の狭いスリットとが重なり合うように配置することで、低域感度の低下を抑制し、かつ可動電極の強度を維持することが可能となる。以下、ＭＥＭＳ素子としてコンデンサマイクロフォンを例にとり、本発明のＭＥＭＳ素子の製造方法に従い、本発明の実施例について説明する。
【実施例１】
【００１６】
本発明の第１の実施例について説明する。まず、結晶方位（１００）面の厚さ４２０μｍのシリコン基板１上に、厚さ１μｍ程度の熱酸化膜２（第１の絶縁膜に相当）を形成し、熱酸化膜２上に、ＣＶＤ（Chemical Vapor Deposition）法により厚さ１μｍ程度の導電性ポリシリコン膜を積層形成する。次に通常のフォトリソグラフ法によりパターニングし、幅１〜２μｍ程度の第１のスリット３を有する第１のメンブレン層４を形成する（図１）。
【００１７】
その後、第１のメンブレン層４上にＣＶＤ法により酸化膜を積層形成し、第１のスリット３内を酸化膜５（第３の絶縁膜に相当）で埋め込み、平坦化する。次に、第１のメンブレン層４上の酸化膜を除去し、第１のスリット３内に酸化膜５を残し、第１のメンブレン層４を露出する。その後、第１のメンブレン層４および酸化膜５上に、厚さ０．０８μｍ程度の導電性ポリシリコン膜を積層形成する。次に、通常のフォトリソグラフ法によりパターニングし、第１のスリット３に埋め込んだ酸化膜５上に幅０．１〜０．２μｍ程度の第２のスリット６が配置する第２のメンブレン層７を形成する（図２）。
【００１８】
以下、通常の製造工程に従い、第１のメンブレン層４と第２のメンブレン層７からなる可動電極８上に、厚さ２．０〜４．０μｍ程度のＵＳＧ(Undoped Silicate Glass)膜からなる犠牲層９(第２の絶縁膜に相当)を積層形成し、さらに犠牲層９上に、厚さ０．１〜１．０μｍ程度の導電性ポリシリコン膜を積層形成する。次に通常のフォトリソグラフ法によりパターニングし、固定電極１０を積層形成する（図３）。
【００１９】
犠牲層９の一部をエッチング除去し、先に形成した可動電極８の一部を露出させる。露出した可動電極８および固定電極１０にそれぞれ接続するアルミニウム等の導体膜からなる配線膜１１を形成する（図４）。
【００２０】
全面に窒化膜１２を堆積させた後、通常のフォトリソグラフ法により音圧を可動電極８に伝えるための貫通孔１３を形成し、貫通孔１３内に犠牲層９を露出させる。その後、シリコン基板１の裏面側から熱酸化膜２が露出するまでシリコン基板１を除去し、バックチャンバー１４を形成する（図５）。
【００２１】
その後、窒化膜１２および固定電極１０に形成された貫通孔１３を通して犠牲層９の一部を除去することで、スペーサー１５により固定電極１０と可動電極８が固定されたエアーギャップ構造が形成される。このエッチングにより、熱酸化膜２の一部および第１のスリット内の酸化膜５も除去される（図６ａ）。その結果、第１のスリット３および第２のスリット６が開口する（図６ｂ）。
【００２２】
このように形成する本実施例のＭＥＭＳ素子のスリットは、図６（ｂ）に示すように幅の広い第１のスリット３と幅の狭い第２のスリット６で構成されており、この幅の狭い第２のスリット６により低域感度の低下を抑制することが可能となる。さらに、可動電極が厚い第１のメンブレン層４と薄い第２のメンブレン層７で構成することで、厚い第１のメンブレン層４により薄い第２のメンブレン層７を補強することができるため、可動電極８に強度を持たせることが可能となる。
【実施例２】
【００２３】
次に、本発明の第２の実施例について説明する。まず、上記第１の実施例同様、結晶方位（１００）面の厚さ４２０μｍのシリコン基板１上に、厚さ１μｍ程度の熱酸化膜２を形成し、熱酸化膜２上に、ＣＶＤ法により厚さ１μｍ程度の導電性ポリシリコン膜を積層形成する。次に通常のフォトリソグラフ法によりパターニングし、幅１〜２μｍ程度の第１のスリット３を有する第１のメンブレン層４を形成する（図１）。
【００２４】
その後、第１のスリット３内に酸化膜５を充填せず、第１のメンブレン層４上および第１のスリット３内に露出する熱酸化膜２上に、厚さ０．０８μｍ程度の導電性ポリシリコン膜を積層形成する。次に、通常のフォトリソグラフ法によりパターニングし、第１のスリット３内に幅０．１〜０．２μｍ程度の第２のスリット６が配置する第２のメンブレン層７を形成する（図７）。
【００２５】
このように第１のスリット３内を酸化膜５で充填せずに第２のスリット６を形成することで、製造工程の短縮が可能となる。
【００２６】
次に上記第１の実施例同様、第１のメンブレン層４と第２のメンブレン層７からなる可動電極８上に厚さ２．０〜４．０μｍ程度のＵＳＧ膜からなる犠牲層９を積層する。このとき、第１のスリット３および第２のスリット６により形成される段差は、犠牲層９の厚さより十分に小さいため、犠牲層９の形成のみで平坦化することが可能である。以下、上記第１の実施例同様の製造工程に従い、図８に示す構造のＭＥＭＳ素子を形成することができる。
【００２７】
このように形成する本実施例のスリットは、図８（ｂ）に示すように幅の広い第１のスリット３内に幅の狭い第２のスリット６が配置しており、この幅の狭い第２のスリット６により低域感度の低下を抑制することが可能となる。さらに、可動電極８が厚い第１のメンブレン層４と薄い第２のメンブレン層７で構成することで、この厚い第１のメンブレン層４により薄い第２のメンブレン層７を補強することができるため、可動電極８に強度を持たせることが可能となる。
【実施例３】
【００２８】
次に、本発明の第３の実施例について説明する。まず、結晶方位（１００）面の厚さ４２０μｍのシリコン基板１上に、厚さ１μｍ程度の熱酸化膜２を形成し、熱酸化膜２上に、ＣＶＤ法により厚さ０．０８μｍ程度の導電性ポリシリコン膜を積層形成する。次に通常のフォトリソグラフ法によりパターニングし、幅０．１〜０．２μｍ程度の第２のスリット６を有する第２のメンブレン層７を形成する（図９）。
【００２９】
その後、第２のメンブレン層７上および第２のスリット６内に露出する熱酸化膜２上に、ＣＶＤ法により厚さ０．０１〜０．０５μｍ程度の酸化膜１６（第３の絶縁膜に相当）を積層形成する。ここで、酸化膜１６は図１０（ｂ）に示すように平坦化する必要はない。その後形成する第１のメンブレン層４のパターニングが微細化を要求するものはないからである。この酸化膜１６は第１のメンブレン層４のエッチングストッパーとして機能している。次に、酸化膜１６上にＣＶＤ法により厚さ１μｍ程度の導電性ポリシリコン膜を積層形成する。その後、通常のフォトリソグラフ法によりパターニングし、第２のスリット６の上部に幅１〜２μｍ程度の第１のスリット３を有する第１のメンブレン層４を形成する（図１０）。
【００３０】
次に、上記第１の実施例同様、第２のメンブレン層７および第１のメンブレン層４からなる可動電極８上に厚さ０．２〜４．０μｍ程度のＵＳＧからなる犠牲層９を積層する。このとき、第２のスリット６および第１のスリット３により形成される段差は、犠牲層９の厚さより十分小さいため、犠牲層９の形成のみで平坦化することが可能である。以下、上記第１および第２の実施例同様、貫通孔１３を形成し、貫通孔１３内に犠牲層９を露出させる。その後、シリコン基板１の裏面側から熱酸化膜２を露出するまでシリコン基板１を除去し、バックチャンバー１４を形成する（図５に相当）。
【００３１】
その後、窒化膜１２および固定電極１０に形成された貫通孔１３を通して犠牲層９の一部を除去することで、スペーサー１５により固定電極１０と可動電極８が固定されたエアーギャップ構造が形成される。このエッチングにより、熱酸化膜２の一部および第１のスリット３内に露出する酸化膜１６も除去される（図１１ｂ）。その結果、第２のスリット６および第１のスリット３が開口する（図１１ａ）。
【００３２】
このように第２のスリット６内を酸化物１６で充填せずに第１のスリット６を形成することで、製造工程の短縮が可能となる。
【００３３】
また、本実施例のスリットも、図１１（ｂ）に示すように幅の狭い第２のスリット６の上に幅の広い第１のスリット３が配置しており、実施例１に示したスリットと配置が逆としても、幅の狭い第２のスリット６により低域感度の低下を抑制することが可能となり、厚い第１のメンブレン層４により薄い第２のメンブレン層７を補強することも可能となる。
【実施例４】
【００３４】
次に、本発明の第４の実施例について説明する。まず、上記第３の実施例同様、結晶方位（１００）面の厚さ４２０μｍのシリコン基板１上に、厚さ１μｍ程度の熱酸化膜２を形成し、熱酸化膜２上に、ＣＶＤ法により厚さ０．０８μｍ程度の導電性ポリシリコン膜を積層形成する。次に通常のフォトリソグラフ法によりパターニングし、幅０．１〜０．２μｍ程度の第２のスリット６を有する第２のメンブレン層７を形成する（図９）。
【００３５】
その後、第２のメンブレン層７上および第２のスリット６内に露出する熱酸化膜２上に、ＣＶＤ法により厚さ０．０１〜０．０５μｍ程度の酸化膜１６（第３の絶縁膜に相当）を積層形成する。次に、酸化膜１６上にＣＶＤ法により厚さ１μｍ程度の導電性ポリシリコン膜を積層形成する。その後、通常のフォトリソグラフ法によりパターニングし、第２のスリット６の上部に幅１〜２μｍ程度の第１のスリット３を有する第１のメンブレン層４を形成する（図１０）。
【００３６】
次に、第１のメンブレン層４上にＣＶＤ法により酸化膜を積層形成し、第１のスリット３内を酸化膜１７（これも第３の絶縁膜に相当）で埋め込み、平坦化する。次に、第１のメンブレン層４上の酸化膜１７を除去し、第２のスリット６および第１のスリット３内に酸化膜１７を残し、第１のメンブレン層４を露出する。その後、平坦化された第１のメンブレン層４上に、厚さ０．０８μｍ程度の導電性ポリシリコン膜を積層形成する。次に、通常のフォトリソグラフ法によりパターニングし、第１のスリット３に埋め込んだ酸化膜１７上に幅０．１〜０．２μｍ程度の第３のスリット１８（第２のスリットに相当）を有する第３のメンブレン層１９（第２のメンブレン層に相当）を形成する（図１２）。
【００３７】
以下、上記第１の実施例同様、第２のメンブレン層７、第１のメンブレン層４および第３のメンブレン層１９からなる可動電極８上に厚さ２．０〜４．０μｍ程度のＵＳＧ膜からなる犠牲層９を積層する。その後、シリコン基板１の裏面側から熱酸化膜２を露出するまでシリコン基板１を除去し、バックチャンバー１４形成する。
【００３８】
その後、窒化膜１２および固定電極１０に形成された貫通孔１３を通して犠牲層９の一部を除去することで、スペーサー１５により固定電極１０と可動電極８が固定されたエアーギャップ構造が形成される。このエッチングにより、熱酸化膜２の一部および第３のスリット１８内に露出する酸化膜１７と、酸化膜１７の除去により露出する酸化膜１６を除去される（図１３ａ）。その結果、第３のスリット１８、第１のスリット３および第２のスリット６が開口する（図１３ｂ）。
【００３９】
このように本実施例のスリットも、図１３（ｂ）に示すように幅の狭い第２のスリット６の上に幅の広い第１のスリット３が配置され、さらに幅の狭い第３のスリット１８が配置されており、幅の狭い第２のスリット６と第３のスリット１８により低域感度の低下を抑制することが可能となる。さらに、厚い第１のメンブレン層４により、薄い第２のメンブレン層７および第３のメンブレン層１９を補強することができるため、可動電極８に強度を持たせることが可能となる。
【００４０】
１：シリコン基板、２：熱酸化膜、３：第１のスリット、４：第１のメンブレン層、５：酸化膜、６：第２のスリット、７：第２のメンブレン層、８：可動電極、９：犠牲層、１０：固定電極、１１：配線膜、１２：窒化膜、１３：貫通孔、１４：バックチャンバー、１５：スペーサー、１６：酸化膜、１７：酸化膜、１８：第３のスリット、１９：第３のメンブレン層、２０：スリット、２１：エアーギャップ
【図１】
2018148473.tif 000003
【図２】
2018148473.tif 000004
【図３】
2018148473.tif 000005
【図４】
2018148473.tif 000006
【図５】
2018148473.tif 000007
【図６】
2018148473.tif 000008
【図７】
2018148473.tif 000009
【図８】
2018148473.tif 000010
【図９】
2018148473.tif 000011
【図１０】
2018148473.tif 000012
【図１１】
2018148473.tif 000013
【図１２】
2018148473.tif 000014
【図１３】
2018148473.tif 000015
【図１４】
2018148473.tif 000016