(57)【要約】【課題】不要波成分の出力を抑制することができる周波数逓倍器及びそれを備えた測定装置を提供する。【解決手段】周波数逓倍器３２は、入力信号の入力周波数を２倍にして出力するものであって、入力信号を全波整流するダイオード１２１乃至１２４と、ダイオード１２１乃至１２４によって得られた全波整流波形の電圧を予め定められたクリップ電圧でクリップするバイアス電圧印加部３３と、を備え、バイアス電圧印加部３３は、入力周波数の２倍の周波数成分とは異なる周波数成分のレベルに基づいて全波整流波形の電圧をクリップする構成を有する。【選択図】図２
2018133683.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の入力周波数を２倍にして出力する周波数逓倍器（３２）であって、
前記入力信号を全波整流する全波整流手段（１２０）と、
前記全波整流手段によって得られた全波整流波形の電圧を予め定められたクリップ電圧でクリップする電圧クリップ手段（３３）と、
を備え、
前記電圧クリップ手段は、前記入力周波数の２倍の周波数成分とは異なる周波数成分のレベルに基づいて前記全波整流波形の電圧をクリップするものであることを特徴とする周波数逓倍器。
【請求項２】
基板上の一の方向に間隙を介して一列に形成され前記入力信号を入力する第１及び第２の信号線路（１０１、１０２）と、
前記第１の信号線路を挟んで配置された第１及び第２の接地線路（１１１、１１２）と、
前記第２の信号線路を挟んで配置された第３及び第４の接地線路（１１３、１１４）と、
前記一の方向と直交する方向の前記間隙を含む領域に形成され前記入力信号の２倍の周波数を出力する第３の信号線路（１０３）と、
前記第３の信号線路を挟んで配置され前記第３の信号線路の一端（１０３ａ）から所定の長さでそれぞれ形成された第５及び第６の接地線路（１１５、１１６）と前記第３の信号線路の他端（１０３ｂ）から所定の長さでそれぞれ形成された第７及び第８の接地線路（１１７、１１８）と、
を備え、
前記第１及び前記第２の信号線路の各一端（１０１ｂ、１０２ａ）、前記第１及び前記第２の接地線路の各一端（１１１ａ、１１２ａ）、前記第３及び前記第４の接地線路の各一端（１１３ａ、１１４ａ）、前記第５及び前記第６の接地線路の各一端（１１５ａ、１１６ａ）、前記第７及び前記第８の接地線路の各一端（１１７ａ、１１８ａ）がそれぞれ互いに接続され、
前記全波整流手段は、第１乃至第４のダイオード（１２１〜１２４）を備え、
前記第１及び前記第２のダイオードの各アノードは、前記第５及び前記第６の接地線路の前記各一端にそれぞれ接続され、
前記第１及び前記第２のダイオードの各カソードは、前記第２及び前記第４の接地線路の前記各一端にそれぞれ接続され、
前記第３及び前記第４のダイオードの各アノードは、前記第１及び前記第３の接地線路の前記各一端にそれぞれ接続され、
前記第３及び前記第４のダイオードの各カソードは、前記第７及び前記第８の接地線路の前記各一端にそれぞれ接続され、
前記第１乃至前記第６の接地線路の各他端（１１１ｂ〜１１６ｂ）はそれぞれコンデンサ（Ｃ１〜Ｃ６）を介して接地され、
前記第７及び前記第８の接地線路の各他端（１１７ｂ、１１８ｂ）はそれぞれ直接接地されており、
前記電圧クリップ手段は、前記第１乃至前記第４のダイオードの各アノードに直流電圧を印加するものであることを特徴とする請求項１に記載の周波数逓倍器。
【請求項３】
請求項１又は請求項２に記載の周波数逓倍器（３２）と、
所定周波数の交流信号を発生し前記周波数逓倍器に前記入力信号として出力する交流信号発生手段（３１）と、
被測定信号と前記周波数逓倍器から出力される出力信号とを混合して所定の中間周波数信号に周波数変換する周波数変換手段（２１）と、
前記周波数逓倍器から出力される出力信号の周波数を所定ステップで掃引する掃引手段（１２）と、
を備え、
前記周波数逓倍器は、前記掃引手段が掃引する掃引周波数の２倍の周波数成分とは異なる周波数成分のレベルに基づいて前記全波整流波形の電圧をクリップするものであることを特徴とする測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数逓倍器及びそれを備えた測定装置に関する。
【背景技術】
【０００２】
従来、この種の測定装置としてスペクトラムアナライザが知られている。スペクトラムアナライザは、内部ミキサを駆動するためローカル信号を発生する手段を備えている。ローカル信号は、基準入力信号を基に所定の周波数まで逓倍する周波数逓倍器により発生される。
【０００３】
スペクトラムアナライザに用いられる周波数逓倍器としては、例えば、図５及び図６に示す２倍の周波数逓倍器が提案されている（非特許文献１参照）。
【０００４】
図５は、非特許文献１に記載された周波数逓倍器の理想的な構成図を示している。図示の周波数逓倍器は、入力側バラン及び出力側バランと、４つのダイオードとで構成されている。
【０００５】
図６は、コプレーナ線路及び４つのダイオードにより、周波数逓倍器が基板上に形成された状態を示している。横方向の線路は、入力側バランを構成する線路を示し、縦方向の線路は、出力側バランを構成する線路を示している。
【０００６】
前述の構成により、従来の周波数逓倍器は、入力信号を全波整流して入力周波数の２倍の周波数を出力するようになっている。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】S.A. Maas and Y. Ryu, "A Broadband, Planar, Monolithic Resistive Frequency Doubler", Microwave and Millimeter-Wave Monolithic Circuits Symposium, 1994. Digest of Papers., IEEE 1994
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の周波数逓倍器では、入力周波数に対して、所望の２倍の周波数成分の他に、入力周波数成分や、その３倍の周波数成分等を含む不要波成分も同時に出力してしまい、その結果、測定装置において不要なスプリアスとして現れてしまう場合があるという課題があった。
【０００９】
本発明は、従来の課題を解決するためになされたものであり、不要波成分の出力を抑制することができる周波数逓倍器及びそれを備えた測定装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の請求項１に係る周波数逓倍器は、入力信号の入力周波数を２倍にして出力する周波数逓倍器（３２）であって、前記入力信号を全波整流する全波整流手段（１２０）と、前記全波整流手段によって得られた全波整流波形の電圧を予め定められたクリップ電圧でクリップする電圧クリップ手段（３３）と、を備え、前記電圧クリップ手段は、前記入力周波数の２倍の周波数成分とは異なる周波数成分のレベルに基づいて前記全波整流波形の電圧をクリップするものである構成を有している。
【００１１】
この構成により、本発明の請求項１に係る周波数逓倍器は、電圧クリップ手段が、入力周波数の２倍の周波数成分とは異なる周波数成分のレベルに基づいて全波整流波形の電圧をクリップするので、不要波成分の出力を抑制することができる。
【００１２】
本発明の請求項２に係る周波数逓倍器は、基板上の一の方向に間隙を介して一列に形成され前記入力信号を入力する第１及び第２の信号線路（１０１、１０２）と、前記第１の信号線路を挟んで配置された第１及び第２の接地線路（１１１、１１２）と、前記第２の信号線路を挟んで配置された第３及び第４の接地線路（１１３、１１４）と、前記一の方向と直交する方向の前記間隙を含む領域に形成され前記入力信号の２倍の周波数を出力する第３の信号線路（１０３）と、前記第３の信号線路を挟んで配置され前記第３の信号線路の一端（１０３ａ）から所定の長さでそれぞれ形成された第５及び第６の接地線路（１１５、１１６）と前記第３の信号線路の他端（１０３ｂ）から所定の長さでそれぞれ形成された第７及び第８の接地線路（１１７、１１８）と、を備え、前記第１及び前記第２の信号線路の各一端（１０１ｂ、１０２ａ）、前記第１及び前記第２の接地線路の各一端（１１１ａ、１１２ａ）、前記第３及び前記第４の接地線路の各一端（１１３ａ、１１４ａ）、前記第５及び前記第６の接地線路の各一端（１１５ａ、１１６ａ）、前記第７及び前記第８の接地線路の各一端（１１７ａ、１１８ａ）がそれぞれ互いに接続され、前記全波整流手段は、第１乃至第４のダイオード（１２１〜１２４）を備え、前記第１及び前記第２のダイオードの各アノードは、前記第５及び前記第６の接地線路の前記各一端にそれぞれ接続され、前記第１及び前記第２のダイオードの各カソードは、前記第２及び前記第４の接地線路の前記各一端にそれぞれ接続され、前記第３及び前記第４のダイオードの各アノードは、前記第１及び前記第３の接地線路の前記各一端にそれぞれ接続され、前記第３及び前記第４のダイオードの各カソードは、前記第７及び前記第８の接地線路の前記各一端にそれぞれ接続され、前記第１乃至前記第６の接地線路の各他端（１１１ｂ〜１１６ｂ）はそれぞれコンデンサ（Ｃ１〜Ｃ６）を介して接地され、前記第７及び前記第８の接地線路の各他端（１１７ｂ、１１８ｂ）はそれぞれ直接接地されており、前記電圧クリップ手段は、前記第１乃至前記第４のダイオードの各アノードに直流電圧を印加するものである構成を有している。
【００１３】
この構成により、本発明の請求項２に係る周波数逓倍器は、電圧クリップ手段が、第１乃至第４のダイオードの各アノードに直流電圧を印加して全波整流波形の電圧をクリップすることにより、周波数逓倍器の出力信号波形を従来のものよりも、より正弦波に近づけることができる。
【００１４】
その結果、本発明の請求項２に係る周波数逓倍器は、従来のものよりも、入力周波数成分や、その３倍の周波数成分等を含む不要波成分等を低減することができるので、不要波成分の出力を抑制することができる。
【００１５】
本発明の請求項３に係る測定装置は、請求項１又は請求項２に記載の周波数逓倍器（３２）と、所定周波数の交流信号を発生し前記周波数逓倍器に前記入力信号として出力する交流信号発生手段（３１）と、被測定信号と前記周波数逓倍器から出力される出力信号とを混合して所定の中間周波数信号に周波数変換する周波数変換手段（２１）と、前記周波数逓倍器から出力される出力信号の周波数を所定ステップで掃引する掃引手段（１２）と、を備え、前記周波数逓倍器は、前記掃引手段が掃引する掃引周波数の２倍の周波数成分とは異なる周波数成分のレベルに基づいて前記全波整流波形の電圧をクリップするものである構成を有している。
【００１６】
この構成により、本発明の請求項３に係る測定装置は、請求項１又は請求項２に記載の周波数逓倍器を備えるので、不要波成分の出力を抑制することができる。
【発明の効果】
【００１７】
本発明は、不要波成分の出力を抑制することができるという効果を有する周波数逓倍器及びそれを備えた測定装置を提供することができるものである。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態におけるスペクトラムアナライザのブロック構成図である。
【図２】本発明の一実施形態におけるスペクトラムアナライザが備える周波数逓倍器の構成図である。
【図３】本発明の一実施形態におけるスペクトラムアナライザが備える周波数逓倍器の入出力波形の説明図である。
【図４】本発明の一実施形態におけるスペクトラムアナライザが備える周波数逓倍器において、バイアス電圧に対する入力周波数の３倍成分スプリアスレベルを示す図である。
【図５】従来の周波数逓倍器の理想的な構成を示す図である。
【図６】従来の周波数逓倍器が基板上に形成された状態を示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態について図面を用いて説明する。なお、本発明の測定装置を、周波数逓倍器を備えたスペクトラムアナライザに適用した例を挙げて説明する。
【００２０】
まず、本発明に係るスペクトラムアナライザの一実施形態における構成について説明する。
【００２１】
図１に示すように、本実施形態におけるスペクトラムアナライザ１０は、周波数変換部２０、操作部１１、掃引制御部１２、ＡＤＣ（アナログ・デジタルコンバータ）１３、信号解析部１４、表示部１５を備えている。このスペクトラムアナライザ１０は、測定装置の一例である。
【００２２】
操作部１１は、測定者が測定条件及び測定手順に関する設定等を行うために操作するものであり、例えば、キーボード、ダイヤル又はマウスのような入力デバイス、これらを制御する制御回路等で構成される。
【００２３】
掃引制御部１２は、操作部１１によって指定された基準周波数（スタート周波数又はセンタ周波数）、掃引幅（スパン）、取得サンプル数等に応じて、ミキサ２１（後述）に入力されるローカル信号Ｌの周波数を所定ステップで掃引させるとともに、その各周波数の情報ｆを信号解析部１４及びバイアス電圧印加部３３（後述）に与えるようになっている。この掃引制御部１２は、掃引手段の一例である。
【００２４】
ＡＤＣ１３は、周波数変換部２０から出力されるアナログ信号をデジタル信号に変換し、信号解析部１４に出力するようになっている。
【００２５】
信号解析部１４は、周波数掃引によって得られたデジタルの信号列Ｄｍと周波数情報ｆとを対応付けて受信して図示しないメモリに格納し、指定された帯域制限処理等を行って観測帯域内における周波数対信号強度Ｓ（ｆ）の特性、すなわちスペクトラム特性を求めるようになっている。
【００２６】
表示部１５は、信号解析部１４が求めたスペクトラム特性の波形を画面に表示するようになっている。
【００２７】
周波数変換部２０は、ミキサ２１、フィルタ２２、ローカル信号発生部３０を備えている。
【００２８】
ミキサ２１は、周波数逓倍器３２からのローカル信号Ｌと、例えばミリ波帯の入力信号（被測定信号）ＳＲＦとを混合して所定のＩＦ（中間周波数）信号に周波数変換し、フィルタ２２に出力するようになっている。このミキサ２１は、周波数変換手段の一例である。
【００２９】
フィルタ２２は、入力信号のフィルタリングを行って、予め定められた周波数領域の信号を取り出してＡＤＣ１３に出力するようになっている。
【００３０】
ローカル信号発生部３０は、信号発生器３１、周波数逓倍器３２、バイアス電圧印加部３３、バイアス電圧設定テーブル３４を備えている。
【００３１】
信号発生器３１は、所定周波数の交流信号を発生し、周波数逓倍器３２に出力するようになっている。この信号発生器３１は、交流信号発生手段の一例である。
【００３２】
周波数逓倍器３２は、信号発生器３１から入力した入力信号の入力周波数を２倍にし、ローカル信号Ｌとしてミキサ２１に出力するようになっている。例えば、信号発生器３１が３０ＧＨｚから４５ＧＨｚの交流信号を発生する場合には、周波数逓倍器３２は、６０ＧＨｚから９０ＧＨｚまでの周波数を有するローカル信号Ｌをミキサ２１に出力することが可能である。
【００３３】
バイアス電圧印加部３３は、掃引制御部１２から掃引周波数の情報ｆを入力し、バイアス電圧設定テーブル３４を参照して、周波数逓倍器３２が備えるダイオード（後述）のアノードに所定のバイアス電圧を印加するようになっている。このバイアス電圧印加部３３は、電圧クリップ手段の一例である。
【００３４】
バイアス電圧設定テーブル３４は、入力周波数の２倍の周波数成分とは異なる周波数成分のレベルと、バイアス電圧との関係を示すテーブルであって、周波数逓倍器３２の出力信号に含まれる不要波成分を抑制するバイアス電圧を周波数ごとに示すテーブルである。ここで、入力周波数の２倍の周波数成分とは異なる周波数成分のレベルは、入力周波数を整数倍（２倍を除く）した周波数成分のレベルである。入力周波数を整数倍（２倍を除く）した周波数成分のレベルとしては、例えば、一般的に最も影響を受けやすい入力周波数の３倍の周波数成分のレベルとしてもよいし、入力周波数の１倍及び３倍の周波数成分を含むレベルとしてもよい。このバイアス電圧設定テーブル３４は、例えば、実験やシミュレーションにより予め取得されたものである。
【００３５】
前述の構成において、フィルタ２２の通過中心周波数をＦＩＦ、ローカル信号Ｌの周波数をＦＬとし、中間周波帯に変換しようとする解析対象信号の周波数ＦＲＦよりローカル周波数ＦＬが高い上側ヘテロダインでミキシングすると仮定すると、ＦＬ−ＦＩＦ＝ＦＲＦの関係が成り立つ。
【００３６】
具体的には、例えば、ＦＩＦ＝２ＧＨｚとし、ローカル周波数ＦＬを６２ＧＨｚから９２ＧＨｚまで掃引すれば、解析対象信号の周波数ＦＲＦは、６０ＧＨｚから９０ＧＨｚまで変化することになる。つまり、周波数変換部２０からは、入力信号ＳＲＦのうち６０ＧＨｚから９０ＧＨｚまでの信号Ｍがその元の周波数順に時系列に抽出されることになる。
【００３７】
周波数変換部２０から出力された信号Ｍは、ＡＤＣ１３により所定のサンプリング周期（フィルタ２２の通過帯域の上限の２倍以上の周波数）でサンプリングされ、そのサンプリングで得られたデジタルの信号列Ｄｍが信号解析部１４に入力される。
【００３８】
次に、周波数逓倍器３２の詳細な構成について図２を用いて説明する。
【００３９】
図２に示すように、本実施形態における周波数逓倍器３２は、例えば、誘電体や半導体などの基板上に設けられたコプレーナ線路で形成される。以下、周波数逓倍器３２の構成を詳細に説明する。
【００４０】
周波数逓倍器３２は、基板上の図中横方向（一の方向）に間隙を介して一列に形成され、入力信号を入力する信号線路１０１（第１の信号線路）及び信号線路１０２（第２の信号線路）を備えている。
【００４１】
信号線路１０１は、一端１０１ａ及び他端１０１ｂを有している。信号線路１０２は、一端１０２ａ及び他端１０２ｂを有している。信号線路１０１の一端１０１ａには、入力信号を入力する入力端子１０１ｃが設けられている。信号線路１０１の他端１０１ｂは、信号線路１０２の一端１０２ａと電気的に接続されている。
【００４２】
また、周波数逓倍器３２は、信号線路１０１を挟んで配置された接地線路１１１（第１の接地線路）及び接地線路１１２（第２の接地線路）と、信号線路１０２を挟んで配置された接地線路１１３（第３の接地線路）及び接地線路１１４（第４の接地線路）と、を備えている。
【００４３】
接地線路１１１は、一端１１１ａ及び他端１１１ｂを有している。接地線路１１２は、一端１１２ａ及び他端１１２ｂを有している。接地線路１１３は、一端１１３ａ及び他端１１３ｂを有している。接地線路１１４は、一端１１４ａ及び他端１１４ｂを有している。接地線路１１１の一端１１１ａは、接地線路１１２の一端１１２ａと電気的に接続されている。接地線路１１３の一端１１３ａは、接地線路１１４の一端１１４ａと電気的に接続されている。
【００４４】
また、周波数逓倍器３２は、図中縦方向（一の方向と直交する方向）に形成され信号線路１０１と１０２との間隙を含む領域に形成された信号線路１０３（第３の信号線路）を備えている。
【００４５】
信号線路１０３は、一端１０３ａ及び他端１０３ｂを有している。信号線路１０３の一端１０３ａには、入力した入力信号の入力周波数を２倍にして出力する出力端子１０３ｃが設けられている。
【００４６】
また、周波数逓倍器３２は、信号線路１０３を挟んで配置され、信号線路１０３の一端１０３ａから所定の長さでそれぞれ形成された接地線路１１５（第５の接地線路）及び接地線路１１６（第６の接地線路）と、信号線路１０３の他端１０３ｂから所定の長さでそれぞれ形成された接地線路１１７（第７の接地線路）及び接地線路１１８（第８の接地線路）と、備えている。
【００４７】
接地線路１１５は、一端１１５ａ及び他端１１５ｂを有している。接地線路１１６は、一端１１６ａ及び他端１１６ｂを有している。接地線路１１７は、一端１１７ａ及び他端１１７ｂを有している。接地線路１１８は、一端１１８ａ及び他端１１８ｂを有している。接地線路１１５の一端１１５ａは、接地線路１１６の一端１１６ａと電気的に接続されている。接地線路１１７の一端１１７ａは、接地線路１１８の一端１１８ａと電気的に接続されている。
【００４８】
以上の構成において、信号線路１０１及び１０２、接地線路１１１乃至１１４は、入力側バラン（平衡不平衡変換器）を構成する。一方、信号線路１０３、接地線路１１５乃至１１８は、出力側バランを構成する。
【００４９】
さらに、周波数逓倍器３２は、４つのダイオードを含むダイオード群（以下、「アンチパラレルダイオード」という）１２０を備えている。アンチパラレルダイオード１２０は、ダイオード１２１（第１のダイオード）、ダイオード１２２（第２のダイオード）、ダイオード１２３（第３のダイオード）、ダイオード１２４（第４のダイオード）を有する。ダイオード１２１乃至１２４は、例えばショットキーバリアダイオードで構成される。なお、アンチパラレルダイオード１２０は、全波整流手段の一例である。
【００５０】
ダイオード１２１及び１２２の各アノードは、接地線路１１５及び１１６の各一端１１５ａ及び１１６ａにそれぞれ接続されている。接地線路１１５及び１１６の各他端１１５ｂ及び１１６ｂは、それぞれ、コンデンサＣ５及びＣ６を介して接地されている。
【００５１】
ダイオード１２１及び１２２の各カソードは、接地線路１１２及び１１４の各一端１１２ａ及び１１４ａにそれぞれ接続されている。接地線路１１２及び１１４の各他端１１２ｂ及び１１４ｂは、それぞれ、コンデンサＣ２及びＣ４を介して接地されている。
【００５２】
ダイオード１２３及び１２４の各アノードは、接地線路１１１及び１１３の各一端１１１ａ及び１１３ａにそれぞれ接続されている。接地線路１１１及び１１３の各他端１１１ｂ及び１１３ｂは、それぞれ、コンデンサＣ１及びＣ３を介して接地されている。ダイオード１２３及び１２４の各カソードは、接地線路１１７及び１１８の各一端１１７ａ及び１１８ａにそれぞれ接続されている。接地線路１１７及び１１８の各他端１１７ｂ及び１１８ｂは、それぞれ、直接接地されている。
【００５３】
接地線路１１５には、バイアス電圧印加部３３が接続されている。バイアス電圧印加部３３は、バイアス電圧印加回路３３ａ、バイアス電圧設定部３３ｂを備えている。
【００５４】
バイアス電圧印加回路３３ａは、電圧可変の直流電源及び抵抗を有し、接地線路１１５を介して、ダイオード１２１乃至１２４の各アノードに所定の直流電圧を印加するようになっている。
【００５５】
バイアス電圧設定部３３ｂは、バイアス電圧印加回路３３ａに含まれる直流電源の出力電圧を設定し、バイアス電圧印加回路３３ａから適切なバイアス電圧を出力させるものである。具体的には、バイアス電圧設定部３３ｂは、掃引制御部１２から掃引周波数の情報ｆを取得し、バイアス電圧設定テーブル３４を参照して、周波数逓倍器３２の出力信号に含まれる不要波成分を抑制する電圧をバイアス電圧印加回路３３ａの直流電源に設定する。その結果、バイアス電圧印加回路３３ａは、不要波成分を抑制する適切なバイアス電圧をダイオード１２１乃至１２４の各アノードに印加することができる。
【００５６】
この構成により、ダイオード１２１乃至１２４の各アノードには、周波数逓倍器３２の出力信号に含まれる不要波成分を抑制するバイアス電圧が印加されることとなる。前述のように、第１乃至第６の接地線路１１１乃至１１６には、グランドとの間にコンデンサＣ１乃至Ｃ６が接続されているので、交流信号はグランドに流れるが、バイアス電圧によるバイアス電流は直流なのでグランドには流れず遮断される。なお、バイアス電圧印加部３３は、接地線路１１５に代えて、接地線路１１６に接続されてもよい。
【００５７】
次に、周波数逓倍器３２の機能について図３を用いて説明する。
【００５８】
図３（ａ）は、周波数逓倍器３２に入力される入力信号を示している。この入力信号の周波数は、例えば７５ＧＨｚである。
【００５９】
図３（ｂ）は、アンチパラレルダイオード１２０によって全波整流されて得られた全波整流波形を示している。同図に示すように、入力された入力信号は、全波整流されることにより、入力周波数の２倍になっている。例えば、入力周波数が７５ＧＨｚの場合には、全波整流後の周波数は１５０ＧＨｚとなる。
【００６０】
図３（ｃ）は、アンチパラレルダイオード１２０の各ダイオードのアノードに、バイアス電圧印加部３３によって所定のバイアス電圧（クリップ電圧）が印加されることにより、全波整流波形の電圧がクリップされ、波形の上部が平坦化された状態を示している。例えば、全波整流波形の電圧がバイアス電圧よりも低い期間では、ダイオード１２１乃至１２４がオン状態となって周波数逓倍器３２から全波整流波形の電圧が出力される。一方、全波整流波形の電圧がバイアス電圧よりも高い期間では、ダイオード１２１乃至１２４がオフ状態となって周波数逓倍器３２からバイアス電圧が出力され、波形の上部が平坦化される。
【００６１】
本実施形態における周波数逓倍器３２は、図３（ｃ）に示したように、全波整流波形の電圧をクリップすることにより、図３（ｂ）に示した従来の全波整流波形よりも、より正弦波に近づけることができるので、従来のものよりも、入力周波数成分や、その３倍の周波数成分等を含む不要波成分等を低減することができる。その結果、本実施形態における周波数逓倍器３２は、不要波成分の出力を抑制することができる。
【００６２】
次に、バイアス電圧に対する不要波成分のレベルについて図４を用いて説明する。
【００６３】
図４において、横軸をバイアス電圧、縦軸を入力周波数（ｆｉｎ）の３倍成分スプリアスレベル（以下「３ｆｉｎレベル」と表す）とし、バイアス電圧を０Ｖから３Ｖまで変化させた場合に、周波数逓倍器３２の出力信号に含まれる３ｆｉｎレベルのシミュレーション結果を示している。周波数逓倍器３２の入力周波数としては、３０ＧＨｚ、３５ＧＨｚ、４０ＧＨｚ、４５ＧＨｚを取り上げている。
【００６４】
図４に示すように、３ｆｉｎレベルは、バイアス電圧により変動することがわかる。従来の値（バイアス電圧＝０Ｖ）に対する改善効果は以下に示す値となる。
【００６５】
すなわち、バイアス電圧＝０Ｖ〜３Ｖにおいて、３０ＧＨｚでは、バイアス電圧＝３Ｖで３ｆｉｎレベルが最も小さくなっており、従来よりも約２２ｄＢもの改善効果が得られている。３５ＧＨｚでは、バイアス電圧＝０Ｖ〜３Ｖにおいては改善効果が得られていないので、バイアス電圧＝０Ｖとするのが好ましい。４０ＧＨｚでは、バイアス電圧＝０．６Ｖで３ｆｉｎレベルが最も小さくなり、約１５ｄＢもの改善効果が得られている。４５ＧＨｚでは、バイアス電圧＝１．８Ｖで３ｆｉｎレベルが最も小さくなり、約２３ｄＢもの改善効果が得られている。
【００６６】
したがって、本実施形態における周波数逓倍器３２は、３ｆｉｎレベルが最も小さくなるバイアス電圧を周波数逓倍器３２の出力周波数ごとにバイアス電圧設定テーブル３４に記憶しておき、これに基づいて、バイアス電圧設定部３３ｂに所定のバイアス電圧をダイオード１２１乃至１２４の各アノードに印加させることにより、不要波成分の出力を従来よりも大幅に抑制することができる。
【００６７】
その結果、本実施形態におけるスペクトラムアナライザ１０は、周波数逓倍器３２の出力信号を起因とした不要なスプリアスの発生を抑制することができる。
【００６８】
なお、前述の実施形態では、３ｆｉｎレベルが最も小さくなるバイアス電圧をバイアス電圧設定テーブル３４に記憶する例を挙げて説明したが、本発明はこれに限定されず、例えば、入力周波数の１倍及び３倍の周波数成分を含むレベルが最も小さくなるバイアス電圧としてもよい。
【００６９】
また、前述の実施形態では、測定装置としてスペクトラムアナライザを例に挙げて説明したが、本発明はこれに限定されず、例えば、ローカル信号を発生する手段を備えた測定装置に適用することもでき、前述と同様な効果が得られる。
【産業上の利用可能性】
【００７０】
以上のように、本発明に係る周波数逓倍器及びそれを備えた測定装置は、不要波成分の出力を抑制することができるという効果を有し、ローカル信号を発生する手段や装置等として有用である。
【符号の説明】
【００７１】
１０  スペクトラムアナライザ（測定装置）
１２  掃引制御部（掃引手段）
２１  ミキサ（周波数変換手段）
３０  ローカル信号発生部
３１  信号発生器（交流信号発生手段）
３２  周波数逓倍器
３３  バイアス電圧印加部（電圧クリップ手段）
３３ａ  バイアス電圧印加回路
３３ｂ  バイアス電圧設定部
３４  バイアス電圧設定テーブル
１０１〜１０３  信号線路（第１〜第３の信号線路）
１０１ａ〜１０３ａ  信号線路（第１〜第３の信号線路の一端）
１０１ｂ〜１０３ｂ  信号線路（第１〜第３の信号線路の他端）
１１１〜１１８  接地線路（第１〜第８の接地線路）
１１１ａ〜１１８ａ  接地線路の一端（第１〜第８の接地線路の一端）
１１１ｂ〜１１８ｂ  接地線路の一端（第１〜第８の接地線路の他端）
１２０  アンチパラレルダイオード（全波整流手段）
１２１〜１２４  ダイオード（第１〜第４のダイオード）
【図１】
2018133683.tif 000003
【図２】
2018133683.tif 000004
【図３】
2018133683.tif 000005
【図４】
2018133683.tif 000006
【図５】
2018133683.tif 000007
【図６】
2018133683.tif 000008