(57)【要約】【課題】小信号時に寄生素子のために十分に高いインピーダンスを示さないサイズの大きなトランジスタを用いても、安定に動作するドハティアンプを提供する。【解決手段】ドハティアンプは、キャリアアンプと、このキャリアアンプの裸特性と同様の特性を有する少なくとも一つのピークアンプと、キャリアアンプの出力とピークアンプの出力を合成する合成ノードと、キャリアアンプと合成ノードとの間に設けられた電気長がπ／２（ラジアン）の伝送線路と、そしてピークアンプと合成ノードとの間に設けられたインピーダンスラインを備える。キャリアアンプ及びピークアンプはそれぞれ出力マッチング回路を備えておらず、ピークアンプはドハティアンプの出力特性におけるバックオフレベルよりも小さい出力領域でオフ状態に移行しない。【選択図】図１
2018148558.tif 000002
【特許請求の範囲】
【請求項１】
キャリアアンプと、
該キャリアアンプの裸特性と同様の特性を有する少なくとも一つのピークアンプと、
該キャリアアンプの出力と該ピークアンプの出力を合成する合成ノードと、
該キャリアアンプと該合成ノードとの間に設けられた電気長π／２（ラジアン）の伝送線路と、
該ピークアンプと該合成ノードとの間に設けられたインピーダンスラインと、を備えるドハティアンプであって、
該キャリアアンプ及び該ピークアンプはそれぞれ出力マッチング回路を備えておらず、
該ピークアンプは該ドハティアンプの出力特性におけるバックオフレベルよりも小さい出力領域でオフ状態に移行しない、ドハティアンプ。
【請求項２】
該キャリアアンプは互いに同様の駆動条件を与えられる二つのアンプを含み、該二つのアンプにはそれぞれ該合成ノードに接続されるインピーダンスラインが接続されている、請求項１に記載のドハティアンプ。
【請求項３】
該キャリアアンプ及び該ピークアンプはそれぞれ二つの半導体チップを含み、該二つの半導体チップは互いに独立にかつ、同じバイアス条件を与えられる、請求項１または請求項２に記載のドハティアンプ。
【請求項４】
該二つの半導体チップそれぞれは、互いに独立に入力マッチング回路を備える、請求項３に記載のドハティアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドハティアンプに関する。
【背景技術】
【０００２】
増加する一方の携帯電話のユーザに、途切れることの無い会話状態を提供する、という強い要請に応えるべく、益々複雑化する信号形式を採用することが迫られている。そのため、現在の携帯電話に使われている信号は、ピーク強度と平均強度の極端に大きな差、あるいは比（Ｐｅａｌ−ｔｏ−Ａｖｅｒａｇｅ  ｒａｔｉｏ：  ＰＡＲ）を持っている。携帯電話システムに採用されているアンプの構成がその様な信号に適しておらず、また、ユーザに効率的に増幅できない場合には、アンプの放熱機構、ひいては消費電力が膨大なものとなってしまう。この様に、その種の複雑な信号形式を実装することに対し、ハードウェア上の限界、ＦＰＧＡ、ＤＡＣ、ＡＤＣ等の動作速度の限界が存在する。
【０００３】
ユーザ数の増加、すなわち、さらなる通信容量の増加の要請に対応するために、電話業者は、スペクトル強度を増加させるという最も簡便でコスト効率の高い方法を採用してきた。その結果、そこに搭載されるアンプについては、平均強度と効率だけでなく、大きなピーク信号に対応することが必要とされている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
高出力、平均及びピーク強度の双方、に対応するには、アンプに採用されるトランジスタについてそのダイサイズ（チップの物理的大きさ）の大きなものを採用することが理想的かつ簡便な手法である。しかし、残念ながら、大きなサイズのトランジスタは以下の本質的な課題を有している。
【０００５】
ａ．低インピーダンスかつ大きな寄生成分を有しており、インピーダンス整合をとることが難しい。
ｂ．トランジスタを収納するパッケージについてその放熱設計が難しくなる。
特に、後者の効率的な放熱設計に困難を来すことが多く、極端に大きな出力、たとえば、単相で５００Ｗを超えるパワーを消費するトランジスタを入手することは実際上不可能である。アンプ設計者はパワー（平均、ピークの双方）の面で、その回路構成と使用するトランジスタの選択に非常なる制約を抱えていると言える。
【０００６】
ピーク／平均強度の比（ＰＡＲ）が１０で、平均パワー１００Ｗを必要とする場合を考えると、アンプの構成は、１ｋＷのＲＦパワーに対応することが必要とされる。上で述べた様に、単相出力で５００Ｗを超えるトランジスタは入手が難しい。次表は、入手可能な最大出力のトランジスタ、単相出力で２５０Ｗを得ることのできるトランジスタを前提として、採用可能な回路構成をまとめたものである。
【０００７】
【表１】
2018148558.tif 000003
【課題を解決するための手段】
【０００８】
本発明はキャリアアンプと、このキャリアアンプの裸特性と同様の特性を有する少なくとも一つのピークアンプと、このキャリアアンプの出力とピークアンプの出力を合成する合成ノードと、キャリアアンプと合成ノードとの間に設けられた長さπ／２の伝送線路と、ピークアンプと該合成ノードとの間に設けられたインピーダンスラインと、を備えるドハティアンプである。そして、本発明に係るキャリアアンプ及びピークアンプはそれぞれ出力マッチング回路を備えておらず、ピークアンプは該ドハティアンプの出力特性におけるバックオフレベルよりも小さい出力領域でオフ状態に移行しない。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明に係るドハティアンプの機能ブロック図である。
【図２】図２は、ドハティアンプが最大パワーを出力している時の合成ノードの特性インピーダンスの関係を示している。
【図３Ａ】図３Ａは、本発明に係るドハティアンプの周波数２．１１〜２．１７ＧＨｚにおける出力特性（効率、利得）を示す。
【図３Ｂ】図３Ｂは、本発明に係るドハティアンプの周波数１．８０５〜２．１７ＧＨｚにおける出力特性（効率、利得）を示す。
【図４】図４は、ドハティアンプの構成を示す平面図である。
【図５】図５は、ドハティンアンプに搭載されているトランジスタの内部構造を模式的に示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明に係るドハティアンプの構成、動作について図面を参照しつつ説明する。
【００１１】
図１は、本発明に係るドハティアンプの基本構成図である。入力端子に与えられた高周波信号は分岐回路２０により３分割されキャリアアンプ１００と二つのピークアンプ１０１、１０２に入力する。ここで三つのアンプ１００〜１０２は内部に二つの半導体チップを搭載するアンプであり、その裸特性（回路に組み込まずにアンプ単体で得られる特性）は互いに実質的に同等である。そして、二つのピークアンプ１０１、１０２は同一のバイアス条件が与えられる。すなわち、半導体チップをＢ級もしくはＣ級で動作させるゲートバイアス条件が与えられる。
【００１２】
キャリアアンプ１００の出力は、このドハティアンプが対象とする高周波信号の波長に対し、π／２（ラジアン）、すなわち１／４波長の電気長を有する伝送線路を介して合成ノードＮ０に至る。π／２（ラジアン）の長さの電気長とは、高周波信号がこの線路上を伝搬する間にその位相が９０°回転する長さを意味する。一方、二つのピークアンプの出力はそれぞれＺＰ１、ＺＰ２の線路を介して合成ノードに至る。ここで、この線路ＺＰ１、ＺＰ２についてその電気長は必ずしもπ／２（ラジアン）には設定されず、かつ、そのインピーダンスが合成ノードＮ０における特性インピーダンスＺＮ０および、この合成ノードＮ０と出力端との間に介在する伝送線ＴＬ２の特性インピーダンス（ＺＴＬ２）よりも大きい値に設定される。
【００１３】
高周波信号の強度が小さく、ピークアンプがオフ状態にある時、従来のドハティアンプでは、トランジスタのオフ状態に依拠して合成ノードからピークアンプを見込んだインピーダンスを考慮していた。ピークアンプがオフの条件下では、キャリアアンプの出力がそれぞれπ／２（ラジアン）の長さを備える二つの伝送線路ＴＬ１、ＴＬ２を介して、すなわちπ（ラジアン）の長さを有する伝送線路を介して出力される様に設計する。そして、入力信号強度がしだいに大きくなりピークアンプがオンになる、いわゆる、バックオフレベルになると、ピークアンプがオン状態に移行し、合成ノードから見込んだピークアンプのインピーダンスが有意な値になり、同時に、キャリアアンプから出力を見込んだインピーダンスが次第に小さくなる。そして、キャリアアンプ、ピークアンプの双方が最大出力となった時（飽和出力時）には、キャリアアンプ、ピークアンプ双方から負荷を見込んだインピーダンスがいずれも合成ノードから伝送線ＴＬ２を介して負荷を見込んだインピーダンスＺＮ０、すなわち、
ＺＮ０＝ＺＴＬ２２／Ｚｌｏａｄ、
Ｚｌｏａｄは負荷インピーダンスであり、通常は５０Ωに設定される、が、５０Ωに限定されることはない。
【００１４】
しかしながら、トランジスタのサイズが大きくなってくると、例えば、トランジスタが電界効果トランジスタ（ＦＥＴ）であり、そのゲート幅が大きくなると、トランジスタのオフ状態にするゲートバイアスを印加しても、ＦＥＴのドレイン−ソース間の寄生素子、いわゆる、寄生容量が原因となって、ドレインに印加される高周波信号が寄生素子を介してソースに現れる現象、ソースに漏れる現象が顕著になる。これはトランジスタのサイズのみならず、高周波信号の周波数が高くなるほどに顕著になる。
【００１５】
本実施の形態において採用される、ピークアンプ１０１、１０２に出力に接続された高インピーダンスライン、ＺＰ１、ＺＰ２は、従来のトランジスタサイズの増大化、信号の高周波化にともない顕著となったドレインからソースに漏れ出る信号、すなわち、ピークアンプ１０１、１０２の非オフ化に対応するために設定されたものであり、トランジスタが十分にオフにならない場合においても、合成ノードからピークアンプ１０１、１０２を見込んだインピーダンスを十分に高く設定する機能を有する。
【００１６】
この高インピーダンスラインＺＰ１、ＺＰ２を有する場合、全てのアンプ１００〜１０２が飽和出力を発揮している時の合成ノードＮ０回りのインピーダンスの関係は図２の基本図で与えられる。すなわち、飽和出力を発揮している条件下では、各アンプの出力インピーダンス（各アンプの出力端かその内部を見込んだインピーダンス）は十分に小さくなり、伝送線路ＴＬ１、ＴＬ２、及び高インピーダンスラインＺＰ１、ＺＰ２の一端が実質的に接地される。
【００１７】
［実施例］
図４は本発明に係るドハティアンプのレイアウトを示す図である。ドハティアンプ１は、搭載基板２上に搭載された三つのアンプ１００〜１０２を備え、これら三つのアンプ１００〜１０２を挟んで入力基板１Ａと出力基板１Ｂが配置される。入力基板１Ａ上には、左端の入力端子Ｉｎから高周波信号が入力し、入力ウィルキンソンカプラＷＣで分岐されたこの高周波信号はさらに分岐回路により３分割され、キャリアアンプ１００と二つのピークアンプ１０１、１０２に入力する。入力分岐回路とそれぞれのアンプ１００〜１０２の間には、ＤＣカット用のキャパシタＣＧ０〜ＣＧ２、及び入力のゲートパターン１０Ｇ〜１２Ｇを有し、分岐信号はこれらの素子を経てアンプ１００〜１０２に入力する。
【００１８】
各ゲートパターン１０Ｇ〜１２Ｇには、それぞれのゲートパッドＶＧ０〜ＶＧ２にゲートバイアス電圧が個別に供給され、このバイアス電圧は各アンプ１００〜１０２の直近でゲートパターン１０Ｇ〜１２Ｇに提供される。各ゲートバイアスパッドＶＧ０〜ＶＧ１に隣接して接地パターン（ＧＮＤ）が配置されており、ゲートバイアスパッドＶＧ０〜ＶＧ１との間で複数のキャパシタ（バイパスキャパシタ）が接続されている。接地パターン（ＧＮＤ）と入力基板裏面に形成されている裏面接地パターンは、接地パターンに接続し入力基板１Ａを貫通する基板ビアにより電気的に接続されている。
【００１９】
出力基板１Ｂ上には、キャリアアンプについては、出力パターン１０Ｄによりアンプ１００の出力リードから出力された信号を一つにまとめ、ＤＣカットキャパシタＣＤ０を介して伝送線路ＴＬ１に伝えるパターンが、一方、ピークアンプ１０１、１０２については、出力された信号を出力パターン１１Ｄ、１２Ｄにより一つにまとめ、ＤＣカットキャパシタＣＤ１、ＣＤ２を介してそれぞれ高インピーダンス線ＺＰ１、ＺＰ２に伝えるパターンが、それぞれ設けられている。そして、伝送線路ＴＬ１と高インピーダンス線ＺＰ１、ＺＰ２の出力は一点Ｎ０において合成された後出力端子Ｏｕｔに提供される。各アンプ１００〜１０２の出力パターンは、ドレインパッドＶＤ０〜ＶＤ２にそれぞれ提供されたドレインバイアスを、各アンプ１００〜１０２の直近で提供するパターンが付随する。そして、各ドレインパッドＶＤ０〜ＶＤ２には、接地（ＧＮＤ）パターンが付随し、この接地パターンとの間で複数のバイパスキャパシタが実装される。
【００２０】
ここで、伝送線路ＴＬ１は、端子Ｉｎに与えられる高周波信号に対し、π／２（ラジアン）の電気長を有しており、キャリアアンプ１００に対してピークアンプ１０１、１０２の出力がオフの時に有意な負荷特性を与えている。一方、二つのピークアンプ１０１、１０２の出力は高インピーダンス線ＺＰ１、ＺＰ２を介して接合ノードＮ０に与えられている。ピークアンプに搭載されるトランジスタのサイズが大きくなってくると、トランジスタをオフしたとしても、例えば、電界効果トランジスタでは、そのドレイン−ソース間の寄生容量成分により、高周波信号がドレインからソースに漏れてしまう。すなわち、トランジスタのゲートバイアスを、トランジスタがオフされるバイアスにまで深めていても、ドレインリーク電流が流れ、トランジスタがそのドレイン端子からみて有意なインピーダンスを示してしまう。合成ノードＮ０からみて、トランジスタがオフされていることにならず、伝送線路ＴＬ１を介して合成ノードＮ０に至った信号がピークアンプ１０１、１０２側に漏れ出てしまうことになる。本実施の形態に係るドハティアンプでは、ピークアンプ１０１、１０２の出力を高インピーダンス線ＺＰ１、ＺＰ２を介して合成ノードＮ０に接続しているので、合成ノードＮ０からピークアンプＺＰ１、ＺＰ２を見込んだ、ピークアンプ１０１、１０２がオフ時のインピーダンスを高めることができる。合成ノードＮ０において合成された各アンプ１００〜１０２の出力は、π／２（ラジアン）の長さを有する別の伝送線路ＴＬ２を介して出力端Ｏｕｔに提供される。
【００２１】
図５はアンプ１００のリッドを外した状態のキャリアアンプ１００内を示す平面図である。以下の説明ではキャリアアンプ１００について説明するが、ピークアンプ１０１、１０２も同様の構成を有している。
【００２２】
キャリアアンプ１００は二つの互いに独立な半導体チップ１０Ａ、１０Ｂを、その内部に搭載している。具体的には、金属製のベース１０ｂとセラミック製の壁１０ｗで囲まれた空間内のベース１０ｂ上に直接搭載されている。ベース１０ｂには、その長手方向に延長された先に、このアンプを搭載基板２に搭載するための螺子が係合する切り込みが形成されている。壁１０ｗの上面にはメタライズ部１０ｓがそれぞれの端子１０ｔに対応して設けられており、端子１０ｔはこのメタライズ部１０ｓにロウ付けされている。図５において斜線で示した領域、すなわち、メタライズ部１０ｓ以外の壁１０ｗにセラミック製の蓋がロウ付けされた、半導体チップ１０Ａ、１０Ｂを気密封止する。
【００２３】
各半導体チップ１０Ａ、１０Ｂ、および入力マッチング回路１０ｍ、１０ｎは、ベース１０ｂ上に、例えば金錫（ＡｕＳｎ）等の共晶半田、あるいは、銀（Ａｇ）フィラーを含有する導電性樹脂により固定される。各半導体チップ１０Ａ、１０Ｂは複数のゲートフィンガを有し、全体としてそのゲート幅は３ｍｍである。ゲートパッドには、リード端子１０ｔからゲートバイアスとともに高周波信号が、入力マッチング回路１０ｍを介して入力する。すなわち、入力マッチング回路はリード端子１０ｔと半導体チップ１０Ａ、１０Ｂ内のゲートパッドとそれぞれ複数のボンディングワイヤにより接続されており、また、入力マッチング回路１０ｍ自体はボンディングワイヤが接続される表面と、裏面との間で平行平板キャパシタの構成を有しており、入力端子１０ｔとゲートパッドとの間でＴ型ＬＣＬ形状のマッチング回路を構成する。
【００２４】
一方、出力側は、各半導体チップ１０Ａ、１０Ｂのドレインパッドは、複数のボンディングワイヤにより直接出力端子１０ｔに接続される。すなわち、出力マッチング回路は有していない。これは、大きなサイズのトランジスタでは寄生成分のために、トランジスタオフ時であってもその出力インピーダンスが大きくならず、適切なマッチング回路の設計が難しくなるからである。このため、本実施の形態に係るドハティアンプでは、各アンプ１００〜１０２の外部に、その出力端とドハティアンプの出力合成端Ｎ０との間に高インピーダンス線を設け、合成端Ｎ０からピークアンプ１０１、１０２に係る各半導体チップを見込んだインピーダンスを高めている。これにより、サイズの大きなトランジスタを各アンプ１００〜１０２に対応させても、適切なバックオフ特性を実現することができる。
【００２５】
図３Ａおよび図３Ｂは本実施の形態に係るドハティアンプの実際の出力特性、効率と利得を出力強度に対して示したものである。入力高周波信号は２．１４±０．３ＧＨｚの周波数帯域において、１３ｄＢ以上の利得を確保し、かつ、その効率は最大７０％に達する。
【符号の説明】
【００２６】
１：ドハティアンプ
１Ａ：入力基板
１Ｂ：出力基板
２：搭載基板
１００：キャリアアンプ
１０１、１０２：ピークアンプ
１０Ａ、１０Ｂ：半導体チップ
ＣＧ０〜ＣＧ２：入力カプリングキャパシタ
１０Ｇ〜１２Ｇ：ゲートパターン
ＶＧ０〜ＶＧ２：ゲートパッド
１０Ｄ〜１２Ｄ：ドレインパターン
ＶＤ０〜ＶＤ２：ドレインパッド
ＣＤ０〜ＣＤ２：出力カプリングキャパシタ
ＧＮＤ：接地パターン
ＴＬ１、ＴＬ２：伝送線路
ＺＰ１、ＺＰ２：高インピーダンス線路
１０ｂ：ベース
１０ｗ：壁
１０ｔ：端子
１０ｓ：メタライズ部
１０ｍ、１０ｎ：入力マッチング回路
２０：分岐回路
【図１】
2018148558.tif 000004
【図２】
2018148558.tif 000005
【図３Ａ】
2018148558.tif 000006
【図３Ｂ】
2018148558.tif 000007
【図４】
2018148558.tif 000008
【図５】
2018148558.tif 000009