(57)【要約】      （修正有）【課題】装置間でデータ通信を行なう通信システムにおいて、演算データ等の主信号（メインデータ）とともに、監視用信号や制御情報等の副信号（サブデータ）を簡素な構成で送信する。【解決手段】第１のデータ（主信号）および第２のデータ（副信号Ａ）を送信する際に、第２のデータに基づき波長変化信号Ｃを生成し、生成した波長変化信号をクロック信号Ｄに印加する。第１のデータを表す信号を、波長変化を印加したクロック信号に重畳して送信する。【選択図】図３
2018045284.tif 000002
【特許請求の範囲】
【請求項１】
第１のデータおよび第２のデータを送信する通信制御装置であって、
前記第２のデータに基づき波長変化信号を生成する生成部と、
前記第１のデータを表す第１の信号とともに前記波長変化信号を送信する送信部と
を備えることを特徴とする、通信制御装置。
【請求項２】
前記生成部が、前記第２のデータに応じた波長変化をクロック信号に印加する印加部を備え、
前記送信部が、前記波長変化を印加した前記クロック信号を、前記第１の信号に重畳して送信する
ことを特徴とする、請求項１記載の通信制御装置。
【請求項３】
前記生成部が、
前記第２のデータを表す第２の信号に基づいて波長変化制御用波形信号を作成するデータ変換部と、
前記波長変化制御用波形信号に応じて出力発振周波数を変える発振制御部と
を備えることを特徴とする、請求項２記載の通信制御装置。
【請求項４】
前記第１の信号および前記波長変化信号を受信する受信部と、
受信した前記波長変化信号から前記第２のデータを復元する復元部と
を備えることを特徴とする、請求項１〜３のいずれか１項に記載の通信制御装置。
【請求項５】
前記復元部が、
前記波長変化信号と基準信号との周波数のズレに応じた波形信号を作成し、当該波形信号を２値化して前記第２のデータを表す第２の信号を生成し、当該第２の信号を数値化して前記第２のデータを復元する
ことを特徴とする、請求項４記載の通信制御装置。
【請求項６】
第１の装置と第２の装置とを備え、前記第１の装置から前記第２の装置へ第１のデータおよび第２のデータを送信する通信制御システムにおいて、
前記第１の装置が、
前記第１のデータに関連する第２のデータに基づき波長変化信号を生成する生成部と、
前記第１のデータを表す第１の信号とともに前記波長変化信号を送信する送信部と
を備え、
前記第２の装置において、
前記第１の信号および前記波長変化信号を受信する受信部と、
受信した前記波長変化信号から前記第２のデータを復元する復元部と
を備えることを特徴とする、通信制御システム。
【請求項７】
第１のデータおよび第２のデータを受信する通信制御装置において、
前記第１のデータを表す第１の信号とともに前記第２のデータに基づいて生成された波長変化信号を受信する受信部と、
受信した前記波長変化信号から前記第２のデータを復元する復元部と
を備えることを特徴とする、通信制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信制御装置および通信制御システムに関する。
【背景技術】
【０００２】
装置間でデータ通信を行なう通信システムにおいて、演算データ等の主信号（メインデータ）とともに、監視用信号や制御情報等の副信号（サブデータ）を送信する手法が知られている。
【０００３】
図８は従来のストレージシステムにおける通信システムを示す図である。
【０００４】
この図８に示すストレージシステムは、ＳＶＣ（Service Controller）６００，ＦＲＴ（Front-end Router）７００および２つのコントローラモジュール（Controller Module：ＣＭ）５００を備える。
【０００５】
ＣＭ５００は、それぞれメイン処理部５０１，サブ処理部５０２およびスイッチチップ（ＳＷチップ）５０３を備える。
【０００６】
メイン処理部５０１は、主信号に関する演算を行なうととともに、この主信号の通信制御を行なう。メイン処理部５０１は、例えば、ＣＰＵ（Central Processing Unit）である。
【０００７】
サブ処理部５０２は、副信号に関する演算を行なうととともに、この副信号の通信制御を行なう。サブ処理部５０２は、例えば、ＭＭＣ（Module Management Controller）である。
【０００８】
各ＣＭ５００のメイン処理部５０１は、それぞれ、スイッチチップ５０３を介してバス５１０に接続され、このバスの他端はＦＲＴ７００に接続されている。すなわち、各ＣＭ５００のメイン処理部５０１は、スイッチチップ５０３，バス５１０およびＦＲＴ７００を介して相互に通信可能に接続されている。
【０００９】
各ＣＭ５００のサブ処理部５０２は、それぞれ、バス５２０を介してＳＶＣ６００に接続されている。すなわち、各ＣＭ５００のサブ処理部５０２は、バス５２０およびＳＶＣ６００を介して相互に通信可能に接続されている。
【００１０】
ＦＲＴ７００を介してメイン処理部５０１間を接続するバス５１０は、バス５２０よりも高速であり、このバス５１０を介して接続される経路をインバンドパスという。これに対して、バス５１０よりも低速なバス５２０を介して接続される経路をアウトバンドパスという。
【００１１】
この図８に示す通信システムにおいては、インバンドパスとアウトバンドパスとを備えることで、主信号と副信号との送受信を実現している。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００２−１１１５９６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、このような従来の通信システムにおいては、インバンドパスとアウトバンドパスとをそれぞれ備えることにより、ケーブル本数が多くなる。これにより、例えば、障害発生時において被疑箇所の特定が煩雑になるという課題がある。
【００１４】
本発明の目的の一つは、第１のデータと第２のデータとを簡素な構成で送信することができるようにすることである。
【課題を解決するための手段】
【００１５】
このため、この通信制御装置は、第１のデータおよび第２のデータを送信する通信制御装置であって、前記第２のデータに基づき波長変化信号を生成する生成部と、前記第１のデータを表す第１の信号とともに前記波長変化信号を送信する送信部とを備える。
【発明の効果】
【００１６】
一実施形態によれば、第１のデータと第２のデータとを簡素な構成で送信することができる。
【図面の簡単な説明】
【００１７】
【図１】実施形態の一例としてのストレージシステムにおける接続構成を例示する図である。
【図２】実施形態の一例としてのストレージシステムにおけるスイッチチップの構成を例示する図である。
【図３】実施形態の一例としてのストレージシステムにおける伝送信号の作成方法を説明するための図である。
【図４】実施形態の一例としてのストレージシステムにおけるジッタ印加部の構成を示す図である。
【図５】実施形態の一例としてのストレージシステムにおける周波数比較部の構成を示す図である。
【図６】実施形態の一例としてのストレージシステムにおけるジッタ印加済みクロック信号の処理方法を説明するための図である。
【図７】実施形態の一例としてのストレージシステムにおけるデータ変換部によるズレの判別処理を説明するための図である。
【図８】従来のストレージシステムにおける通信システムを示す図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本通信制御装置および通信制御システムに係る実施の形態を説明する。ただし、以下に示す実施形態はあくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形（実施形態及び各変形例を組み合わせる等）して実施することができる。又、各図は、図中に示す構成要素のみを備えるという趣旨ではなく、他の機能等を含むことができる。
【００１９】
（Ａ）構成
図１は実施形態の一例としてのストレージシステム（通信制御システム）１における接続構成を例示する図である。
【００２０】
この図１に示す例においては、ストレージシステム１は、複数（図１には２つを図示）のＣＭ（ストレージ制御装置）２−１，２−２と、複数（図１には２つを図示）の中継装置３−１，３−２とを備える。
【００２１】
このようなストレージシステム１において複数のＣＭ２−１，２−２と中継装置３−１，３−２との間は、例えば、PCIe（Peripheral Component Interconnect Express）の通信ケーブル（PCIeバス）５１によって接続されている。
【００２２】
本実施形態においては、後述の如く、主信号と副信号とを含む伝送信号が通信ケーブル５１を介して通信される。
【００２３】
［１］ＣＭ
ＣＭ２−１、２−２は、ストレージシステム１における種々の制御を行なうストレージ制御装置であり、図示しないホスト装置からのストレージアクセス要求に従って、図示しないＨＤＤ（Hard Disk Drive）等の記憶装置へのアクセス制御等、各種制御を行なう。ＣＭ２−１，２−２は互いに同様の構成を有している。
【００２４】
なお、以下、ＣＭを示す符号としては、複数のＣＭのうち１つを特定する必要があるときには符号２−１，２−２を用いるが、任意のＣＭを指すときには符号２を用いる。
【００２５】
また、以下、ＣＭ２−１をＣＭ＃０という場合がある。同様に、ＣＭ２−２をＣＭ＃１という場合がある。
【００２６】
ＣＭ２は、図１に示すように、それぞれメイン処理部２３，サブ処理部２２およびスイッチチップ（ＳＷチップ）２１を備える。
【００２７】
メイン処理部２３は、第１のデータ（主データ）に関する演算等の処理を行なうものであり、主データを伝達するため主信号の入出力を行なう。メイン処理部２３は、例えば、ＣＰＵである。
【００２８】
サブ処理部２２は、第２のデータ（副データ）に関する演算等の処理を行なうものであり、副データを伝達するため副信号の入出力を行なう。サブ処理部２２は、例えば、ＭＭＣである。
【００２９】
メイン処理部２３およびサブ処理部２２は、それぞれスイッチチップ２１を介して通信ケーブル５１に接続され、この通信ケーブル５１の他端は各中継装置３−１，３−２のスイッチチップ３１に接続されている。
【００３０】
通信ケーブル５１は、内部に複数の通信路を備える。以下、通信ケーブル５１に含まれる経路をレーン２２３ａ，２２３ｂ（図２参照）という場合がある。
【００３１】
また、メイン処理部２３とスイッチチップ２１とは、レーン２２１ａ，２２１ｂ（図２参照）により接続される。
【００３２】
スイッチチップ２１は、自身が搭載されたＣＭ２（以下、自ＣＭ２という）を、通信ケーブル５１および中継装置３を介して他のＣＭ２（他ＣＭ２）と通信可能に接続する接続装置である。
【００３３】
このスイッチチップ２１は、メイン処理部２３から送信される第１のデータ（主データ）と、サブ処理部２２から送信される第２のデータ（副データ）を送信する通信制御装置として機能する。
【００３４】
スイッチチップ２１は、中継装置３−１，３−２の各スイッチチップ３１と、通信ケーブル５１を介してそれぞれ接続されている。
【００３５】
これにより、ＣＭ２−１のメイン処理部２３は、スイッチチップ２１，通信ケーブル５１および中継装置３を介してＣＭ２−２のメイン処理部２３と通信可能に接続されているのである。
【００３６】
同様に、ＣＭ２−１のサブ処理部２２は、スイッチチップ２１，通信ケーブル５１および中継装置３を介してＣＭ２−２のサブ処理部２２と通信可能に接続されている。
【００３７】
図２は実施形態の一例としてのストレージシステム１におけるスイッチチップ２１の構成を例示する図である。
【００３８】
この図２に示すように、スイッチチップ２１は送信ブロック２００ａと受信ブロック２００ｂとを備える。
【００３９】
送信ブロック２００ａは、自ＣＭ２から中継装置３に対するデータ（信号）の送信を処理する。これに対して、受信ブロック２００ｂは、中継装置３から自ＣＭ２に対して送信されたデータ（信号）の受信を処理する。
【００４０】
（ａ）送信ブロック
送信ブロック２００ａには、自ＣＭ２のメイン処理部２３からの主信号が、１つ以上（図２に示す例ではＬａｎｅ０，１の２つ）のレーン２２１ａを介して入力される。また、送信ブロック２００ａには、自ＣＭ２のサブ処理部２２からの副信号が、１つ以上（図２に示す例では１つ）のレーン２２２ａを介して入力される。
【００４１】
そして、この送信ブロック２００ａからは、後述の如く、主信号と副信号とを含む伝送信号が、１つ以上（図２に示す例では２つ）のレーン２２３ａを介して、中継装置３に対して出力される。
【００４２】
一方、受信ブロック２００ｂには、中継装置３から、主信号と副信号とを含む伝送信号が、１つ以上（図２に示す例ではＬａｎｅ０，１の２つ）のレーン２２３ｂを介して入力される。
【００４３】
そして、受信ブロック２００ｂは、自ＣＭ２のメイン処理部２３に対して、１つ以上（図２に示す例では２つ）のレーン２２１ｂを介して主信号を出力する。さらに、受信ブロック２００ｂは、自ＣＭ２のサブ処理部２２に対して、１つ以上（図２に示す例では１つ）のレーン２２２ｂを介して副信号を出力する。
【００４４】
レーン２２１ａ，２２１ｂ，２２３ａ，２２３ｂは、シリアルバスであって、後述の如く、クロック重畳された信号（伝送信号）を伝送する。
【００４５】
図２に示すように、送信ブロック２００ａは、受信部２０１ａ，クロック抽出部２０２ａ，送信部２０３ａ，入力ポート２０５ａ，出力ポート２０６ａ，ジッタ印加部２０４およびデータ変換部２０７ａを備える。
【００４６】
これらのうち、受信部２０１ａ，クロック抽出部２０２ａ，送信部２０３ａ，入力ポート２０５ａ，出力ポート２０６ａおよびジッタ印加部２０４は、レーン２２１ａ毎に備えられる。
【００４７】
また、これらのうち、ジッタ印加部２０４，データ変換部２０７ａは、後述の如く、副信号をジッタとしてクロック信号に印加してジッタ印加済みクロック信号を生成する、送信変換部２０９を構成する。
【００４８】
入力ポート２０５ａには、メイン処理部２３との間を接続するレーン２２１ａが接続され、メイン処理部２３から出力される主信号が、レーン２２１ａを介して入力される。
【００４９】
出力ポート２０６ａには、中継装置３との間を接続するレーン２２３ａが接続され、中継装置３に対して出力される伝送信号が、レーン２２３ａを介して出力される。
【００５０】
入力ポート２０５ａに入力された主信号は、受信部２０１ａとクロック抽出部２０２ａとにそれぞれ入力される。
【００５１】
受信部２０１ａは、入力ポート２０５ａに入力された主信号を受信する。受信部２０１ａによって受信された主信号は送信部２０３ａに受け渡される。
【００５２】
クロック抽出部２０２ａは、受信した主信号に重畳されているクロックを抽出する。なお、主信号からのクロックの抽出は、既知の種々の手法を用いて実現することができ、その詳細な説明は省略する。
【００５３】
クロック抽出部２０２ａによって抽出されたクロックは、ジッタ印加部２０４に入力される。
【００５４】
データ変換部２０７ａは、サブ処理部２２から汎用バス２２２ａを介して入力される副信号を１線式シリアル信号などの波形信号（第１の波形信号）に変更する。
【００５５】
副信号は０もしくは１の２値からなるデータ（２値信号）であり、その出力だけでは周波数変動が急激な変化となり、ＰＬＬ（Phase Locked Loop；位相同期回路）が追従できない。そのため、データ変換部２０７ａは、ＬＰＦ（Low-pass filter；ローパスフィルタ）等を用いて、波形をなまらせる事で徐々に変化する波形に成形する。
【００５６】
すなわち、データ変換部２０７ａは、この波形信号を、クロック信号に遅延を発生させるために用いる波形信号に成形する機能を有する。
【００５７】
データ変換部２０７ａは、サブ処理部２２から入力される副信号を、後述するジッタ印加部２０４が主信号にジッタを印加するために用いる波形信号に変換する。
【００５８】
図３は実施形態の一例としてのストレージシステム１における伝送信号の作成方法を説明するための図である。
【００５９】
この図３において、符号（Ａ）は副データ（送信データ）の例を示す。本例においては副データは“1001”である。
【００６０】
データ変換部２０７ａは、この副データを波形データ（副信号）に変換する（第１のデータ変換処理）。符号（Ｂ）に示す例においては、副信号を１線式シリアルの形式（１線式シリアル信号）に変換した例を示している。１線式シリアル信号においては、Ｈｉｇｈ時間が所定の閾値より長い状態を“1”とする。
【００６１】
また、データ変換部２０７ａは、１線式シリアル信号に変換した波形データを、メイン処理部２３によるシリアル伝送に影響を与えないように、図３中において符号（Ｃ）で示すように、後述するＬＰＦ２０４２（図４参照）を用いて波形をなめらかになるよう整形する（第２のデータ変換処理）。このようにして生成された波形信号は、後述するジッタ印加部２０４によるジッタの生成（印加）に用いられる。以下、データ変換部２０７ａがサブ処理部２２から入力された副信号に基づいて生成する波形信号を、ジッタ制御用波形信号という場合がある。
【００６２】
ジッタ印加部２０４は、データ変換部２０７ａによって生成されたジッタ制御用波形信号に基づいて、クロック抽出部２０２ａによってメイン処理部２３から抽出されたクロック信号にジッタを印加する。ここで、ジッタとは波長の差（波長変化）を意味する。
【００６３】
すなわち、ジッタ印加部２０４は、ジッタ制御用波形信号の波形に応じて、クロック信号の波長を部分的に変更する。これにより、ジッタ印加部２０４は、クロック信号において高周波状態の部分と低周波状態の部分とを生成する。以下、ジッタが印加されたクロック信号をジッタ印加済みクロック信号という場合がある。
【００６４】
ジッタ印加済みクロック信号は、副信号に対応して高周波部分（波長が短い部分）と低周波部分（波長が長い部分）とを有する、波長変化信号である。
【００６５】
ジッタ印加部２０４は、データ変換部２０７ａによって生成されたジッタ制御用波形信号に基づき、クロック重畳シリアルバスのクロック信号に対してジッタを印加する。
【００６６】
図４は実施形態の一例としてのストレージシステム１におけるジッタ印加部２０４の構成を示す図である。
【００６７】
図４に示すように、ジッタ印加部２０４は、位相比較器２０４１，ＬＰＦ２０４２および電圧制御発振器２０４３としての機能を備える。
【００６８】
位相比較器２０４１には、クロック抽出部２０２ａによって主信号から抽出されたクロック信号と、ジッタ印加部２０４（電圧制御発振器２０４３）から出力されるジッタ印加済みクロック信号とが入力される。位相比較器２０４１は、これらのクロック信号とジッタ印加済みクロック信号との位相差を検出し、この位相差に応じた電圧信号を出力する。
【００６９】
位相比較器２０４１の下流側にはＬＰＦ２０４２が備えられており、位相比較器２０４１から出力される電圧信号は、このＬＰＦ２０４２によって平均化（平滑化）される。
【００７０】
ジッタ印加部２０４においては、このＬＰＦ２０４２からの出力信号に、前述したデータ変換部２０７ａによって生成されたジッタ制御用波形信号が合成され、ジッタ制御用波形信号に応じて電圧値がオフセットされる。
【００７１】
そして、このジッタ制御用波形信号が合成されたＬＰＦ２０４２からの出力信号は、電圧制御発振器２０４３に入力される。
【００７２】
電圧制御発振器２０４３は、入力電圧に応じて出力発振周波数を変える発振器であり、ＬＰＦ２０４２の出力信号に合成されるジッタ制御用波形信号に応じた周波数の信号（伝送信号）を出力する。例えば、電圧制御発振器２０４３は、ジッタ制御用波形信号において高い値（電圧値）においては高周波を出力し、ジッタ制御用波形信号において低い値においては低周波を出力する。
【００７３】
図３中において、符号（Ｄ）は、ジッタ印加前のクロック信号の波形を示し、符号（Ｅ）は、ジッタ印加済みクロック信号の波形を示す。すなわち、符号（Ｅ）は、ジッタ制御用波形信号に応じたジッタが印加された状態のクロック信号の波形を示す。
【００７４】
ジッタ印加部２０４は、クロック信号に対して、ジッタ制御用波形信号においてＨＩＧＨ（１）に相当する区間の主信号の波長を短くして高周波の状態にする。また、ジッタ印加部２０４は、主信号に対して、ジッタ制御用波形信号においてＬＯＷ（０）に相当する区間の主信号の波長を長くして低周波の状態にする。
【００７５】
このように、ジッタ印加済みクロック信号においては、クロック信号に副信号がジッタとして内蔵（印加）されている。
【００７６】
なお、図３中において、符号（Ｅ）で示す例においては、縮尺の都合上、ずれ部分は数波長に見えるが、実際は１０００〜１００００波長レベルでずれが生じ、伝送信号における高周波部分と低周波部分との差は明確となる。
【００７７】
送信部２０３ａは、メイン処理部２３から入力された主信号に対して、ジッタ印加部２０４によってジッタが印加されたジッタ印加済みクロック信号（送信クロック）を重畳することで伝送信号を生成し、この生成した伝送信号を中継装置３に送信する。本ストレージシステム１においては、送信クロック信号に副信号に応じたジッタを印加し、このジッタ印加済みクロック信号を主信号に重畳することで、ジッタを利用して副信号を主信号に重畳している。
【００７８】
本ストレージシステム１においては、送信クロック信号に副信号に応じたジッタを印加することで、送信する伝送信号（主信号）に副信号に応じたジッタを印加していると言うこともできる。
【００７９】
（ｂ）受信ブロック
受信ブロック２００ｂには、中継装置３からの伝送信号が、１つ以上（図２に示す例では２つ）のレーン２２３ｂを介して入力される。前述の如く、この伝送信号においては、ジッタを利用して副信号が内包されたクロック信号が主信号に重畳されており、受信ブロック２００ｂは、この受信した伝送信号から主信号と副信号とを抽出する。
【００８０】
受信ブロック２００ｂは、伝送信号から抽出した主信号を、１つ以上（図２に示す例では２つ）のレーン２２１ｂを介してメイン処理部２３に入力する。また、受信ブロック２００ｂは、伝送信号から副信号を抽出し、抽出した副信号を１つ以上（図２に示す例では１つ）のレーン２２２ｂを介してサブ処理部２２に入力する。
【００８１】
レーン２２３ｂは、レーン２２３ａと同様のシリアルバスであって、クロック重畳された信号（伝送信号）を伝送する。
【００８２】
図２に示すように、受信ブロック２００ｂは、受信部２０１ｂ，クロック抽出部２０２ｂ，送信部２０３ｂ，入力ポート２０５ｂ，出力ポート２０６ｂ，周波数比較部２０８およびデータ変換部２０７ｂを備える。
【００８３】
これらのうち、受信部２０１ｂ，クロック抽出部２０２ｂ，送信部２０３ｂ，入力ポート２０５ｂおよび出力ポート２０６ｂは、レーン２２１ｂ毎に備えられる。
【００８４】
また、これらのうち、データ変換部２０７ｂおよび周波数比較部２０８は、後述の如く、受信したジッタ印加済みクロック信号から副信号を抽出する、受信変換部２１０を構成する。
【００８５】
入力ポート２０５ｂには、中継装置３との間を接続するレーン２２３ｂが接続され、中継装置３から送信される伝送信号が、レーン２２３ｂを介して入力される。
【００８６】
出力ポート２０６ｂには、メイン処理部２３との間を接続するレーン２２１ｂが接続され、メイン処理部２３に対して出力される伝送信号が、このレーン２２１ｂを介して出力される。
【００８７】
入力ポート２０５ｂに入力された伝送信号は、受信部２０１ｂとクロック抽出部２０２ｂとにそれぞれ入力される。
【００８８】
受信部２０１ｂは、入力ポート２０５ｂに入力された伝送信号を受信する。受信部２０１ｂは、受信した伝送信号から主信号を抽出する。受信部２０１ｂによって抽出された主信号は送信部２０３ｂに受け渡され、出力ポート２０６ｂを介してメイン処理部２３に入力される。
【００８９】
クロック抽出部２０２ｂは、受信した伝送信号からクロック信号（ジッタ印加済みクロック信号）を抽出する。なお、伝送信号からのクロックの抽出は、既知の種々の手法を用いて実現することができ、その詳細な説明は省略する。
【００９０】
クロック抽出部２０２ｂによって抽出されたジッタ印加済みクロック信号は、送信部２０３ｂと周波数比較部２０８とに入力される。図２に示す例においては、複数のレーン２２３ｂ毎に備えられた各クロック抽出部２０２から、それぞれジッタ印加済みクロック信号が送信部２０３ｂと周波数比較部２０８とに入力される。
【００９１】
周波数比較部２０８は、ジッタ印加済みクロック信号からジッタ制御用波形信号を抽出する。
【００９２】
図５は実施形態の一例としてのストレージシステム１における周波数比較部２０８の構成を示す図である。
【００９３】
周波数比較部２０８は、図５に示すように、周波数比較器２０８１およびＬＰＦ２０８２を備える。
【００９４】
周波数比較器２０８１は、基準クロック信号と、クロック抽出部２０２ａによって抽出されたジッタ印加済みクロック信号とを比較して周波数のズレを検出するものであり、例えば、ＸＯＲ回路により実現される。
【００９５】
基準クロック信号は、例えば、本ストレージシステム１の起動時等に所定期間（例えば、１０秒間）、ジッタが印加されていない状態のクロック信号を入力し、その周波数と位相とを図示しないメモリ等に記憶させる。基準クロック信号は、クロック信号の初期周波数を示す。
【００９６】
図６は実施形態の一例としてのストレージシステム１におけるジッタ印加済みクロック信号の処理方法を説明するための図である。
【００９７】
図６において、符号（Ａ）は基準クロック信号を、符号（Ｂ）はジッタ印加済みクロック信号を、符号（Ｃ）は周波数比較部２０８の出力信号を、それぞれ例示する。また、符号（Ｄ）はデータ変換部２０７ｂによって生成される１線式シリアル信号を例示し、符号（Ｅ）は副信号のデータ例を示す。
【００９８】
周波数比較器２０８１は、基準クロック信号（図６の符号（Ａ）参照）とジッタ印加済みクロック信号（図６の符号（Ｂ）参照）との周波数差を検出し、この位相差に応じた電圧信号を出力する。例えば、周波数比較器２０８１は、ジッタ印加済みクロック信号が基準クロック信号よりも周波数が高い場合に、Ｈｉｇｈを出力する。
【００９９】
周波数比較器２０８１の下流側にはＬＰＦ２０８２が備えられており、周波数比較器２０８１から出力される信号は、このＬＰＦ２０８２によって平均化（平滑化）され、なめらかな曲線の波形データとして出力される（図６の符号（Ｃ）参照）。
【０１００】
データ変換部２０７ｂは、周波数比較部２０８から入力される信号をサブ処理部２２が受け取れる汎用バス信号（副データ）に変換する。
【０１０１】
データ変換部２０７ｂは、周波数比較部２０８によって生成された波形データを整形して１線式シリアル信号を生成する。例えば、データ変換部２０７ｂは、周波数比較部２０８によって生成された波形データを所定の閾値で切り分けることで２値化し、１線式シリアル信号（副信号）を生成する（図６の符号（Ｄ）参照）。
【０１０２】
そして、データ変換部２０７ｂは、１線式シリアル信号として表された副信号を数値化して、副データを取得する（図６の符号（Ｅ）参照）。図６の符号（Ｅ）に示す例においては、副データ“1001”が取得される。この取得された副データが、レーン２２２ｂを介してサブ処理部２２に入力される。
【０１０３】
また、データ変換部２０７ｂにおいては、周波数比較部２０８の出力について、通常の外乱による周波数のズレと、ジッタ印加部２０４によってジッタを印加することにより生じる周波数のズレ（すなわち、副信号）とを閾値を用いて判別する機能を備える。
【０１０４】
また、データ変換部２０７ｂは、周波数比較部２０８からの出力について、通常の外乱による周波数のズレと本発明による周波数のズレを閾値を用いて判別する。
【０１０５】
図７は実施形態の一例としてのストレージシステム１におけるデータ変換部２０７ｂによるズレの判別処理を説明するための図である。この図７においては、周波数比較部２０８からの出力信号を例示しており、この出力信号には、外乱によるズレが部分的に図示されている。
【０１０６】
例えば、PCIeにおいては、規格上、例えば0.03％までの周波数のズレを許容している。これに対して、ジッタ印加部２０４によってジッタを印加することにより生じる周波数のズレは３％程度である。従って、データ変換部２０７ｂにおいては、例えば、0.03％程度を閾値とするフィルタリングを行なうことで、ジッタとして印加される副信号に影響を与えることなく、外乱によるズレだけを除去することができる。
【０１０７】
［２］中継装置
中継装置３−１，３−２は、複数のＣＭ２−１，２−２間の通信（ＣＭ−ＣＭ間通信）を実現する通信装置である。中継装置３−１，３−２は互いに同様の構成を有している。
【０１０８】
なお、以下、中継装置を示す符号としては、複数の中継装置のうち１つを特定する必要があるときには符号３−１，３−２を用いるが、任意の中継装置を指すときには符号３を用いる。
【０１０９】
また、以下、中継装置３−１を中継装置＃０という場合がある。同様に、中継装置３−２を中継装置＃１という場合がある。
【０１１０】
図１に示す例においては、中継装置３は、それぞれスイッチチップ（ＳＷチップ）３１およびサブ処理部３２を備える。
【０１１１】
スイッチチップ３１は、データの通信経路を切り替える回路装置であり、図示しない第１のコネクタに接続された通信ケーブル５１を介して入力されたデータを、そのデータの送信先（通信相手）に応じて第２のコネクタに接続された他の通信ケーブル５１から出力させる。これにより、中継装置３は、ＦＲＴとしての機能を実現する。
【０１１２】
また、スイッチチップ３１は、ＣＭ２のスイッチチップ２１の受信ブロック２００ｂおよび送信ブロック２００ａと同様の機能を備える。
【０１１３】
すなわち、スイッチチップ３１は、ＣＭ２から送信される、主信号に副信号をジッタとして印加された伝送信号を受信し、この伝送信号から主信号と副信号とを抽出する。スイッチチップ３１において抽出された副信号は、サブ処理部３２に受け渡される。
【０１１４】
サブ処理部３２は、副信号に関する演算を行なうととともに、この副信号の通信制御を行なう。中継装置３において、このサブ処理部３２は、ＳＶＣとしての機能を実現する。
【０１１５】
サブ処理部３２から出力される副信号は、スイッチチップ３１に受け渡され、このスイッチチップ３１の機能によりジッタとしてクロック信号に印加されてＣＭ２に送出される。
【０１１６】
（Ｂ）動作
上述の如く構成された実施形態の一例としてのストレージシステム１における、ＣＭ２間でのデータ送受信方法を説明する。以下に示す例においては、ＣＭ＃０から中継装置＃０を介してＣＭ＃１にデータを送信する例について示す。
【０１１７】
データ送信元のＣＭ＃０において、メイン処理部２３がレーン２２１ａを介して、スイッチチップ２１に主信号を入力する。
【０１１８】
メイン処理部２３からの主信号は、各レーン２２１ａから入力ポート２０５ａに入力される。入力ポート２０５ａに入力された主信号は受信部２０１ａとクロック抽出部２０２ａとにそれぞれ入力される。
【０１１９】
クロック抽出部２０２ａは、主信号からクロック信号を抽出する。この抽出されたクロック信号は、ジッタ印加部２０４に入力される。
【０１２０】
一方、サブ処理部２２は、汎用バス２２２ａを介して、スイッチチップ２１に副信号を入力する。レーン２２２ａを介して入力される副信号は、送信変換部２０９のデータ変換部２０７ａに入力される。
【０１２１】
データ変換部２０７ａは、汎用バス２２２ａを介して入力されたデータを１線式シリアル信号に変換した後、ジッタ制御用波形信号を生成する。生成されたジッタ制御用波形信号は、ジッタ印加部２０４に入力される。
【０１２２】
ジッタ印加部２０４においては、データ変換部２０７ａによって生成されたジッタ制御用波形信号に基づいて、クロック抽出部２０２ａによってメイン処理部２３から抽出されたクロック信号にジッタを印加することで、ジッタ印加済みクロック信号を生成する。ジッタ印加部２０４において生成されたジッタ印加済みクロック信号は送信部２０３ａに入力される。
【０１２３】
また、主信号が入力された受信部２０１ａは、この主信号を送信部２０３ａに入力する。送信部２０３ａにおいては、入力された主信号に対して、ジッタ印加部２０４から入力されるジッタ印加済みクロック信号を重畳することで伝送信号を生成し、この生成した伝送信号をレーン２２３ａを介して中継装置３に送信する。
【０１２４】
中継装置３においては、スイッチチップ３１が、入力された伝送信号から主信号と副信号とを抽出する。
【０１２５】
すなわち、スイッチチップ３１は、スイッチチップ２１の受信ブロック２００ｂと同様にして、入力された伝送信号からクロック信号（ジッタ印加済みクロック信号）を抽出する。スイッチチップ３１は、ジッタ印加済みクロック信号を基準クロック信号と比較することで周波数のズレを検出し、更に平滑化することで曲線の波形データを生成する。
【０１２６】
そして、スイッチチップ３１は、生成した波形データに基づき１線式シリアル信号を生成した後、この１線式シリアル信号に基づき副信号を生成（抽出）する。
【０１２７】
抽出された副信号は、サブ処理部３２に入力され、このサブ処理部３２において処理される。
【０１２８】
また、スイッチチップ３１は、ＦＲＴとしての機能により、伝送信号から抽出された主信号を、その送信先であるＣＭ＃１に対して出力する。
【０１２９】
中継装置３は、ＣＭ＃１に対して送信する主信号に、サブ処理部３２によって生成された副信号に基づいて作成したジッタ印加済みクロック信号を重畳する。このジッタ印加済みクロック信号は、ＣＭ２のスイッチチップ２１の送信ブロック２００ａの送信変換部２０９と同様の手法により生成される。
【０１３０】
なお、中継装置３においては、ＣＭ＃０から送信される伝送信号をそのままＣＭ＃１に転送してもよい。すなわち、中継装置３は、サブ処理部３２によって生成された副信号に基づいて生成したジッタ印加済みクロック信号を主信号に重畳する代わりに、ＣＭ＃０において主信号に重畳されたジッタ印加済みクロック信号を、そのままＣＭ＃１に送信してもよい。
【０１３１】
データ送信先のＣＭ＃１においては、レーン２２３ｂを介して入力ポート２０５ｂに中継装置３から伝送信号が入力される。入力ポート２０５ｂに入力された伝送信号は受信部２０１ｂとクロック抽出部２０２ｂとにそれぞれ入力される。
【０１３２】
受信部２０１ｂは、伝送信号に含まれる主信号を送信部２０３ｂに入力する。送信部２０３ｂは、入力された主信号を出力ポート２０６ｂから、レーン２２１ｂを介してメイン処理部２３に送信する。メイン処理部２３においては、入力された主信号を処理する。
【０１３３】
一方、クロック抽出部２０２ｂは、入力された伝送信号からクロック信号（ジッタ印加済みクロック信号）を抽出する。この抽出されたジッタ印加済みクロック信号は、受信変換部２１０の周波数比較部２０８に入力される。
【０１３４】
周波数比較部２０８においては、周波数比較器２０８１が、基準クロック信号とジッタ印加済みクロック信号とを比較して周波数のズレを検出し、ＬＰＦ２０８２によって平滑化された波形データが出力される。
【０１３５】
データ変換部２０７ｂにおいては、入力された波形データに基づき１線式シリアル信号が生成された後、この１線式シリアル信号に基づき副信号が生成される。
【０１３６】
生成された副信号は、レーン２２２ｂを介してサブ処理部２２に入力される。
【０１３７】
（Ｃ）効果
このように、本発明の一実施形態としてのストレージシステム１によれば、送信変換部２０９において、副信号をジッタとしてクロック信号に印加してジッタ印加済みクロック信号を生成する。そして、送信部２０３が、この生成したこのジッタ印加済みクロック信号を主信号に重畳して送信する。
【０１３８】
これにより、主信号と同じレーン２２３ａ，２２３ｂを用いて副信号を送信することができ、データ送信に用いるケーブル本数を低減することができる。また、副信号を送信するための専用の機器を備える必要がなく、装置コストを低減することができる。
【０１３９】
また、メイン処理部２３の機能を用いることなく副信号を送信することができるので、例えば、メイン処理部２３が何らかの理由でハングした場合においても、副信号を送信することができる。
【０１４０】
（Ｄ）その他
開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成及び各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。
【０１４１】
上述した実施形態においては、ＣＭ２と中継装置３とをPCIeの通信ケーブルで接続する例を示しているが、これに限定されるものではく、種々変形して実施することができる。
【０１４２】
例えば、PCIeの他、高速シリアルバスとして、InfiniBandやＳＡＳ（Serial Attached SCSI），ＳＡＴＡ（Serial Advanced Technology Attachment），ＦＣ（Fibre Channel）等の種々のバス規格に適用することができる。
【０１４３】
また、上述した開示により本実施形態を当業者によって実施・製造することが可能である。
【０１４４】
（Ｅ）付記
以上の実施形態に関し、更に以下の付記を開示する。
【０１４５】
（付記１）
第１のデータおよび第２のデータを送信する通信制御装置であって、
前記第２のデータに基づき波長変化信号を生成する生成部と、
前記第１のデータを表す第１の信号とともに前記波長変化信号を送信する送信部と
を備えることを特徴とする、通信制御装置。
【０１４６】
（付記２）
前記生成部が、前記第２のデータに応じた波長変化をクロック信号に印加する印加部を備え、
前記送信部が、前記波長変化を印加した前記クロック信号を、前記第１の信号に重畳して送信する
ことを特徴とする、付記１記載の通信制御装置。
【０１４７】
（付記３）
前記生成部が、
前記第２のデータを表す第２の信号に基づいて波長変化制御用波形信号を作成するデータ変換部と、
前記波長変化制御用波形信号に応じて出力発振周波数を変える発振制御部と
を備えることを特徴とする、付記２記載の通信制御装置。
【０１４８】
（付記４）
前記第１の信号および前記波長変化信号を受信する受信部と、
受信した前記波長変化信号から前記第２のデータを復元する復元部と
を備えることを特徴とする、付記１〜３のいずれか１項に記載の通信制御装置。
【０１４９】
（付記５）
前記復元部が、
前記波長変化信号と基準信号との周波数のズレに応じた波形信号を作成し、当該波形信号を２値化して前記第２のデータを表す第２の信号を生成し、当該第２の信号を数値化して前記第２のデータを復元する
ことを特徴とする、付記４記載の通信制御装置。
【０１５０】
（付記６）
第１の装置と第２の装置とを備え、前記第１の装置から前記第２の装置へ第１のデータおよび第２のデータを送信する通信制御システムにおいて、
前記第１の装置が、
前記第１のデータに関連する第２のデータに基づき波長変化信号を生成する生成部と、
前記第１のデータを表す第１の信号とともに前記波長変化信号を送信する送信部と
を備え、
前記第２の装置が、
前記第１の信号および前記波長変化信号を受信する受信部と、
受信した前記波長変化信号から前記第２のデータを復元する復元部と
を備えることを特徴とする、通信制御システム。
【０１５１】
（付記７）
前記第１の装置において、
前記生成部が、前記第２のデータに応じた波長変化をクロック信号に印加する印加部を備え、
前記送信部が、前記波長変化を印加した前記クロック信号を、前記第１の信号に重畳して送信する
ことを特徴とする、付記６記載の通信制御システム。
【０１５２】
（付記８）
前記第１の装置において、
前記生成部が、
前記第２のデータを表す第２の信号に基づいて波長変化制御用波形信号を作成するデータ変換部と、
前記波長変化制御用波形信号に応じて出力発振周波数を変える発振制御部と
を備えることを特徴とする、付記７記載の通信制御システム。
【０１５３】
（付記９）
前記第２の装置において、
前記復元部が、
前記波長変化信号と基準信号との周波数のズレに応じた波形信号を作成し、当該波形信号を２値化して前記第２のデータを表す第２の信号を生成し、当該第２の信号を数値化して前記第２のデータを復元する
ことを特徴とする、付記６〜８のいずれか１項に記載の通信制御システム。
【０１５４】
（付記１０）
第１のデータおよび第２のデータを送信する通信制御装置において、
前記第２のデータに基づき波長変化信号を生成し、
前記第１のデータを表す第１の信号とともに前記波長変化信号を送信する
ことを特徴とする、通信制御方法。
【０１５５】
（付記１１）
前記第２のデータに応じた波長変化をクロック信号に印加し、
前記波長変化を印加した前記クロック信号を、前記第１の信号に重畳して送信する
ことを特徴とする、付記１０記載の通信制御方法。
【０１５６】
（付記１２）
前記第２のデータを表す第２の信号に基づいて波長変化制御用波形信号を作成し、
前記波長変化制御用波形信号に応じて出力発振周波数を変える
ことを特徴とする、付記１１記載の通信制御方法。
【０１５７】
（付記１３）
第１のデータおよび第２のデータを受信する通信制御装置において、
前記第１のデータを表す第１の信号とともに前記第２のデータに基づいて生成された波長変化信号を受信し、
受信した前記波長変化信号から前記第２のデータを復元する
ことを特徴とする、通信制御方法。
【０１５８】
（付記１４）
前記波長変化信号と基準信号との周波数のズレに応じた波形信号を作成し、当該波形信号を２値化して前記第２のデータを表す第２の信号を生成し、当該第２の信号を数値化して前記第２のデータを復元する
ことを特徴とする、付記１３記載の通信制御方法。
（付記１５）
第１のデータおよび第２のデータを受信する通信制御装置において、
前記第１のデータを表す第１の信号とともに前記第２のデータに基づいて生成された波長変化信号を受信する受信部と、
受信した前記波長変化信号から前記第２のデータを復元する復元部と
を備えることを特徴とする、通信制御装置。
（付記１６）
前記復元部が、
前記波長変化信号と基準信号との周波数のズレに応じた波形信号を作成し、当該波形信号を２値化して前記第２のデータを表す第２の信号を生成し、当該第２の信号を数値化して前記第２のデータを復元する
ことを特徴とする、付記１５記載の通信制御装置。
【符号の説明】
【０１５９】
１    ストレージシステム
２−１，２−２，２    ＣＭ
３−１，３−２，３    中継装置
２１，３１    スイッチチップ
２３    メイン処理部
２２，３２    サブ処理部
２００ａ    送信ブロック
２００ｂ    受信ブロック
２０１ａ，２０１ｂ    受信部
２０２ａ，２０２ｂ    クロック抽出部
２０３ａ，２０３ｂ    送信部
２０４    ジッタ印加部
２０５ａ，２０５ｂ    入力ポート
２０６ａ，２０６ｂ    出力ポート
２０７ａ，２０７ｂ    データ変換部
２０８    周波数比較部
２０９    送信変換部
２１０    受信変換部
２２１ａ，２２１ｂ，２２３ａ，２２３ｂ    レーン
２２２ａ，２２２ｂ    汎用バス
２０４１    位相比較器
２０４２，２０８２    ＬＰＦ
２０４３    電圧制御発振器
２０８１    周波数比較器
【図１】
2018045284.tif 000003
【図２】
2018045284.tif 000004
【図３】
2018045284.tif 000005
【図４】
2018045284.tif 000006
【図５】
2018045284.tif 000007
【図６】
2018045284.tif 000008
【図７】
2018045284.tif 000009
【図８】
2018045284.tif 000010