(57)【要約】【課題】  複数画素に亘って形成される共通電極が複数形成されている場合、点灯表示の際には複数の共通電極に一括して共通電極電位を供給でき、かつ、検査の際には共通電極と信号配線との短絡箇所を画素単位で検出することが簡便にできる構造が必要である。【解決手段】  共通電極９の各々の端部に、検査端子１１と抵抗１２とが直列に接続され、各抵抗１２を短絡するように接続する共通集合配線１４が共通電極電位供給端子１０に接続する。検査の際は、信号配線端子５ａと検査端子１１との間に電圧を印加し、短絡有無による抵抗差を検出する。【選択図】図２
2018180206.tif 000002
【特許請求の範囲】
【請求項１】
透明な絶縁性の基板の上に形成された、
マトリクス状に配設された複数の走査配線および信号配線と、
前記走査配線および前記信号配線と接続する薄膜トランジスタと、
前記走査配線に接続された、前記薄膜トランジスタのゲート電極と、
前記信号配線に接続された、前記薄膜トランジスタのソース電極と、
前記薄膜トランジスタのドレイン電極と、
前記ドレイン電極に接続された画素電極と、
前記画素電極と対向し、共通電極電位が印加される共通電極と、
前記共通電極に電気的に接続され、前記共通電極に前記共通電極電位を供給する共通電極電位供給端子と、  
を有する表示装置用基板であって、
前記共通電極は、表示領域において複数分割して形成されており、
前記走査配線の長さ方向の前記表示領域の端部の外側において前記共通電極と各々直列に接続する複数の検査端子と複数の抵抗と、
前記抵抗を互いに接続する共通集合配線を有し、
前記共通集合配線は前記共通電極電位供給端子と接続することを特徴とする表示装置用基板。
【請求項２】
請求項１に記載の表示装置用基板において、前記複数の抵抗を各々、コイルに置き替えたことを特徴とする表示装置用基板。
【請求項３】
請求項２に記載の表示装置用基板において、前記コイルに各々直列にコンデンサを接続したことを特徴とする表示装置用基板。
【請求項４】
請求項２に記載の表示装置用基板において、前記コイルに各々並列にコンデンサを接続したことを特徴とする表示装置用基板。
【請求項５】
請求項１に記載の表示装置用基板において、前記複数の抵抗を各々、ダイオードに置き替えたことを特徴とする表示装置用基板。
【請求項６】
請求項１から請求項５のいずれか１項に記載の表示装置用基板を有することを特徴とする表示装置。
【請求項７】
透明な絶縁性の基板の上に形成された、
マトリクス状に配設された複数の走査配線および信号配線と、
前記走査配線および前記信号配線と接続する薄膜トランジスタと、
前記走査配線に接続された、前記薄膜トランジスタのゲート電極と、
前記信号配線に接続された、前記薄膜トランジスタのソース電極と、
前記薄膜トランジスタのドレイン電極と、
前記ドレイン電極に接続された画素電極と、
前記画素電極と対向し、共通電極電位が印加され、表示領域において複数分割して形成される共通電極と、
前記共通電極に電気的に接続され、前記共通電極に前記共通電極電位を供給する共通電極電位供給端子と、  
を有し、
前記走査配線の長さ方向の前記表示領域の端部の外側において前記共通電極と各々直列に接続する複数の検査端子と複数の抵抗と、
前記抵抗を互いに接続して、前記共通電極電位供給端子と接続する共通集合配線と、を有する表示装置用基板の製造方法であって、
前記信号配線の信号配線端子と前記検査端子との間の電気抵抗を測定する工程と、
前記電気抵抗が最も小さくなる前記検査端子と前記信号配線端子との組合せから、前記信号配線と前記共通電極との間の短絡部の位置を特定する工程と、
を含むことを特徴とする表示装置用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共通電極と信号配線との短絡位置を特定することができる、表示装置用基板およびその製造方法ならびに表示装置に関する。
【背景技術】
【０００２】
近年、表示装置はさまざまな機器において、観察者への情報表示手段として使用されている。現在は、従来の主流であったブラウン管に代わって、液晶、プラズマ、エレクトロルミネッセンス（ＥＬ：Electro Luminescence）、ＦＥＤ（Field Emission Display）等を利用した新しい薄型表示装置が登場している。特に、液晶表示装置は、小型から大型の機種まで製造でき、現在の代表的な薄型表示装置となっている。
【０００３】
この液晶表示装置には、複数の画素がマトリクス状に配置された表示領域が構成されている。画素には薄膜トランジスタ（ＴＦＴ）等のスイッチング素子が設けられ、ＴＦＴにはゲート線やソース線等の配線や画素電極等の電極が接続されている。そして、ＴＦＴと配線と電極とは薄膜トランジスタアレイ基板（以降、アレイ基板と呼ぶ）上に形成され、液晶表示装置の一部を構成する。
【０００４】
かかるアレイ基板を製造する際、パターニング時の不良、異物、破壊等の不良により、断線（オープン）や短絡（ショート）が生じることがあるが、液晶表示装置の完成後に不良品を廃棄した場合にはアレイ基板以外の部材も無駄になり、コストの増大につながる。そのため、アレイ基板の製造直後にかかる不良を検出する必要がある。
【０００５】
アレイ基板における配線の断線や短絡の不良を検出する方法は従来から知られており、例えば信号配線と走査配線との各端子に測定用のプローブ（探針）を当てて、電圧を印加し、電流や電荷を測定する等の電気的検査を実施する方法が知られている。そして、このようにして特定された不良個所をリペア（修復）することで、製品の救済を行っている。
【０００６】
しかし、中にはフリンジフィールドスイッチング（Fringe Field Switching：ＦＦＳ）モードの液晶表示装置のように、配線端子にプローブを当てるだけの電気的検査だけでは不良個所の特定が困難な場合もある。以下、これについて説明する。
【０００７】
ＦＦＳモードの液晶表示装置は、広い視野角と高い開口率とを得られることで最近多く使用されている。この方式のアレイ基板においては、画素ごとに個別形成される各画素電極に加えて、当該画素電極とは絶縁層を介して絶縁層の上面と下面に互いに分離して対向するような共通電極も形成される。その際、共通電極は表示領域全体に広がって一体として形成されることが多い。そのため、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ：登録商標）方式やＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）方式のＴＦＴアレイ基板に比べると、共通電極が信号配線を覆っている面積が格段に広く、信号配線が共通電極と短絡するソース―コモン間短絡不良が発生する確率が非常に大きい。
【０００８】
ここで、信号配線の端子は各信号配線に１対１で形成される一方、共通電極は一体として形成されるため、その端子は通常１箇所しかない。そのため、各端子にプローブを当てて電気的測定を実施しても、どの信号配線と短絡しているのかは検出できるものの画素単位で不良個所を特定することは困難であった。
【０００９】
なぜなら、このような信号配線と共通電極との間の短絡は、例えば、層間絶縁膜に異物やピンホールなどが存在して絶縁不良となるものであり、不良原因の痕跡が小さいことが多く、短絡している信号配線を特定できても、短絡位置（画素アドレス）が当該信号配線のどこであるかを特定するのは困難であるからである。これに対して、上記の検出を可能とするアレイ構造と検査方法も知られている。（特許文献１、２参照）
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００２−９８９９８号公報
【特許文献２】特開平１１−１５０２０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
特許文献１においては、共通電極に相当する蓄積容量線の端子を表示領域の両側に複数個配置する必要があり、そのためのスペースも必要となるため、液晶表示パネルの額縁部の非表示エリアを狭くする狭額縁化の要求に応えることが困難となる。
【００１２】
特許文献２では共通電極を分割し、検査時にはスイッチによって各共通電極を電気的に分離することによりソース―コモン間短絡箇所を特定することを可能としている。また液晶表示装置としての実駆動時においてはスイッチによって各共通電極を接続し同電位となることを可能としている。しかしながらこの事例においては新たにスイッチング素子を設けることが必要となり、それに伴ってスイッチング素子をオン・オフさせるための信号配線の設置スペースを基板上に設けなくてはならないため、やはり液晶表示パネルの額縁部の非表示エリアを狭くする狭額縁化の要求に応えることが困難となる。さらには検査装置についても検査時にスイッチング素子を駆動させる信号を出す機能が必要となる。
【課題を解決するための手段】
【００１３】
本発明に係る表示装置用基板は、透明な絶縁性の基板の上に形成された、マトリクス状に配設された複数の走査配線および信号配線と、  前記走査配線および前記信号配線と接続する薄膜トランジスタと、  前記走査配線に接続された、前記薄膜トランジスタのゲート電極と、前記信号配線に接続された、前記薄膜トランジスタのソース電極と、前記薄膜トランジスタのドレイン電極と、前記ドレイン電極に接続された画素電極と、前記画素電極と対向し、共通電極電位が印加される共通電極と、前記共通電極に電気的に接続され、前記共通電極に前記共通電極電位を供給する共通電極電位供給端子と、を有する表示装置用基板であって、前記共通電極は、表示領域において複数分割して形成されており、前記走査配線の長さ方向の前記表示領域の端部の外側において前記共通電極と各々直列に接続する複数の検査端子と複数の抵抗と、前記抵抗を互いに接続する共通集合配線を有し、前記共通集合配線は前記共通電極電位供給端子と接続するものである。
【発明の効果】
【００１４】
本発明によりソース―コモン間短絡位置を特定が可能となると、特定された短絡不具合箇所に対し、レーザーリペア装置等を利用してカットリペアを実施することにより、不良パネルの良品化が可能となり、歩留改善を図ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１のＴＦＴアレイ基板を示す上面図である。
【図２】本発明の実施の形態１のＴＦＴアレイ基板を示す上面図である。
【図３】本発明の実施の形態１のＴＦＴアレイ基板を示す上面図である。
【図４】本発明の実施の形態１の図３におけるＡ−Ａ部の断面図である。
【図５】本発明の実施の形態１の図３におけるＢ−Ｂ部およびＣ−Ｃ部の断面図である。
【図６】本発明の実施の形態１のＴＦＴアレイ基板を示す断面図である。
【図７】本発明の実施の形態１のＴＦＴアレイ基板を示す上面図である。
【図８】本発明の実施の形態６のＴＦＴアレイ基板を説明するための上面図である。
【図９】本発明の実施の形態６のＴＦＴアレイ基板を説明するための上面図である。
【発明を実施するための形態】
【００１６】
＜実施の形態１＞
第１に、本発明の実施の形態１の表示装置用基板であるＴＦＴアレイ基板１００の構成を説明する。図１および図２は、本発明の実施の形態１のＴＦＴアレイ基板１００を示す上面図である。図１は、ＴＦＴアレイ基板１００の概略を示した図である。図２は、図１を詳細に表した図である。また、図３は、図２の右下部分の拡大図である。
【００１７】
図１および図２において、ＴＦＴアレイ基板１００には、複数の走査配線２ｂおよび信号配線５ｂが、それぞれマトリックス状に配設されている。走査配線２ｂおよび信号配線５ｂの交差部に、ＴＦＴ１３が設けられている。図１、図３から、ＴＦＴ１３は、走査配線２ｂに接続されたゲート電極２ｃと、信号配線５ｂに接続されたソース電極５ｃと、ドレイン電極６を有している。
【００１８】
また、ＴＦＴアレイ基板１００は、走査配線２ｂに走査信号を供給するための走査配線端子２ａと、信号配線５ｂに映像信号を供給するための信号配線端子５ａを有している。さらに、後でも説明するがＴＦＴ１３に接続された画素電極７と、層間絶縁膜８を間に挟んで画素電極７と対向し、画素電極７との間でフリンジ電界を発生させる共通電極９とを有している。
【００１９】
共通電極９は複数の画素に亘って形成されているものであって、図１に示す共通電極９は、表示領域において走査配線２ｂの１ライン毎に独立したパターンとして示されている。尚、本発明の明細書において、表示領域とは、画素が形成されている領域を指す。また、図１では図示を省略しているが、図３に示すように共通電極９は、各画素電極７との重なり部に共通電極スリット部１７を有している。
【００２０】
さらに、走査配線２ｂの長さ方向の表示領域の端部の外側に、走査配線２ｂの１ライン毎に、各共通電極９に直列に接続された検査端子１１と抵抗１２とを各々有している。各共通電極９と接続された抵抗１２はすべて、信号配線５ｂの長さ方向に延びる共通集合配線１４に接続され、共通集合配線１４は共通電極電位供給端子１０に接続される。共通電極電位供給端子１０は、共通電極９に共通電極電位を供給するための電位を入力するための端子である。
【００２１】
図４は、本発明の実施の形態１の図３における画素のＡ−Ａ部の断面図である。図５（ａ）は、本発明の実施の形態１の図３における検査端子１１のＢ−Ｂ部の断面図である。また、図５（ｂ）は、本発明の実施の形態１の図３における抵抗１２のＣ−Ｃ部の断面図である。
【００２２】
図４において、透明な絶縁性のガラス基板１の上に、ゲート電極２ｃ、ゲート絶縁膜３、ａ-Ｓｉ（ｉ）層４ａ、ａ-Ｓｉ（ｎ）層４ｂ、信号配線５ｂ、ソース電極５ｃ、ドレイン電極６、画素電極７、層間絶縁膜８および共通電極９が形成されている。画素電極７にはソース電極５ｃを介して映像信号が供給される一方で、共通電極９には共通電極電位が供給される。そして、画素電極７は、層間絶縁膜８を間に挟んで共通電極９と対向し、共通電極７との間でフリンジ電界を発生させる。図４には図示していないが、共通集合配線１４はゲート電極２ｃと同じ工程でパターニング形成することができる。
【００２３】
また、図５（ａ）において、ガラス基板１の上に、ゲート電極２ｃと同時に形成された検査端子下層電極１１ａと、コンタクトホールＣＨ１を介して、共通電極９と同時に形成された検査端子上層電極１１ｂと、が形成されている。検査端子下層電極１１ａと検査端子上層電極１１ｂとは電気的にも接続されている。コンタクトホールＣＨ１〜３はゲート絶縁膜３と層間絶縁膜８に開口されている。
【００２４】
また、図５（ｂ）において、ガラス基板１の上に、ゲート電極２ｃと同時に形成された抵抗下層電極１２ａと、コンタクトホールＣＨ２、ＣＨ３を介して、共通電極９と同時に形成された抵抗上層電極１２ｂと、が形成されている。抵抗下層電極１２ａと抵抗上層電極１２ｂとは電気的にも接続されている。コンタクトホールＣＨ２からコンタクトホールＣＨ３の間の距離Ｌは抵抗上層電極１２ｂがジグザグ状にパターニングされて引き回されている長さを示しており、距離Ｌが長いほど抵抗１２の抵抗値も高くなる。すなわち、図５（ｂ）で示す形態においては、抵抗１２の実質的な抵抗値は抵抗上層電極１２ｂの抵抗値、および抵抗下層電極１２ａ〜抵抗上層電極１２ｂ間の接触抵抗の和にほぼ等しいことになる。したがって、抵抗上層電極１２ｂの幅と長さとを適宜設定することにより所望の抵抗を形成することが可能である。なお、図３において抵抗上層電極１２ｂのジグザグパターンは簡略化して記載しており、例えばターン数はもっと増やしてもよい。
【００２５】
第２に、本発明の実施の形態１のＴＦＴアレイ基板１００がソース―コモン間短絡部１５を有する場合の構成を説明する。図６は、本発明の実施の形態１のＴＦＴアレイ基板１０１を示す断面図である。図６は、図４のＴＦＴアレイ基板１００が、ソース―コモン間短絡部１５を有する状態に対応している。
【００２６】
図６において、異物１６が信号配線５ｂの上に存在し、信号配線５ｂとその上部の共通電極９とが異物１６により短絡している。その他の構成は、図４に示す、ソース―コモン間短絡を有しない場合の構成と同様であるため、説明を省略する。
【００２７】
ここで、ソース―コモン間短絡が生じるメカニズムの一例を説明する。基板面上などに異物１４が混入した場合、断線や短絡、また絶縁不良など様々な欠陥が生じる。写真製版工程をはじめとするアレイ製造工程は、異物１４をできる限り排除した、いわゆる「クリーンルーム」において製造されている。
【００２８】
しかし、例えば、製造装置から発生する微小な異物１６が基板面上などに混入することがある。信号配線５ｂ形成時または形成後に、異物１６が信号配線５ｂの上に混入した場合、信号配線５ｂとその上部の共通電極９とが異物１６により短絡する場合が多い。
【００２９】
第３に、本発明の実施の形態１の液晶表示装置用基板の製造方法について説明する。図７は、本発明の実施の形態１のＴＦＴアレイ基板１０１を示す上面図である。図７は、図１のＴＦＴアレイ基板１００が、ソース―コモン間短絡部１５を有する状態に対応している。Ｇ１（１１）、Ｇ２（１１）、・・・、Ｇｍ−１（１１）、Ｇｍ（１１）で示すのが検査端子であり、Ｇ１（１２）、Ｇ２（１２）、・・・、Ｇｍ−１（１２）、Ｇｍ（１２）で示すのが抵抗である。
【００３０】
まず、ＴＦＴアレイ基板１０１において、信号配線５ｂの信号配線端子５ａと検査端子１１との間の電気抵抗を測定する工程を実施する。具体的には、図７において、各検査端子Ｇ１（１１）、Ｇ２（１１）、・・・、Ｇｍ−１（１１）、Ｇｍ（１１）のいずれか１つの端子に検査プローブを接触させる。その後に、検査端子１１と、信号配線端子５ａの各々に検査プローブを順次接触させて、電圧を印加して、検査端子１１と各信号配線端子５ａの間の電気抵抗を測定する。なお検査端子については例えば複数の検査プローブを有する治具などによって同時に複数のプローブを接触させてもよい。
【００３１】
その結果、ソース―コモン間短絡部１５を有する場合は、ソース―コモン間短絡欠陥のある信号配線Ｓｄの信号配線端子ＳＴｄにおいて、共通電極９自体の電気抵抗値が示される。図７においては、端子Ｇ３（１１）と端子ＳＴｄ（５ａ）との間に相当する。
【００３２】
一方、端子Ｇ３（１１）以外の端子、例えば、端子Ｇ２（１１）と端子ＳＴｄ（５ａ）との間においても導通レベルの電気抵抗値を示す。これは、各端子Ｇ１（１１）・・・Ｇｍ（１１）が共通集合配線１４により互いに短絡されていることによるもので、この場合における具体的な導電経路は、端子Ｇ２（１１）→抵抗Ｇ２（１２）→共通集合配線１４→抵抗Ｇ３（１２）→端子Ｇ３（１１）→共通電極９→ソース―コモン間短絡部１５→端子ＳＴｄ（５ａ）である。
【００３３】
共通集合配線１４は一般に低抵抗でありその配線抵抗を無視できるとすると、端子Ｇ３（１１）〜端子ＳＴｄ（５ａ）間の電気抵抗値は、端子Ｇ３（１１）以外の端子〜端子ＳＴｄ（５ａ）間の電気抵抗値よりも抵抗１２の２倍分だけ高いことになる。したがって、その差を検出することにより、検査端子Ｇ３（１１）と信号配線端子ＳＴｄとの交点の画素にソース―コモン間短絡部１５があることがわかり、欠陥位置が特定される。なおソース―コモン間短絡欠陥部１５のある信号配線Ｓｄ以外の信号配線については信号端子と各端子Ｇ１（１１）・・・Ｇｍ（１１）の間は導通しないため電気抵抗値は無限大となる。
【００３４】
この後、修復リペアされ、各部材と組み合わされて液晶表示パネル、さらに各部材と組み合わされて液晶表示装置となる。
【００３５】
検査用に設置する抵抗１２については共通電極９の抵抗値に対し大きいほど検出は容易となるが、大きすぎると共通電極に必要な電位を供給できなくなるため、適正な抵抗値を設定する必要がある。抵抗については一定の比抵抗を有した材料で回路の一部を形成することによりアレイ基板上に形成することができる。実駆動時については検査用に追加した抵抗による電圧降下分を考慮した共通電位を供給することで正常な液晶駆動状況を実現することが可能となる。
【００３６】
ここで、検査用抵抗に設置による検査判定の具体例を下記に示す。モデルとなる液晶パネルの仕様はパネルサイズ100mm×100mm、画素数1000×500、画素サイズ100μm×200μmとする。このとき信号配線に直行する方向に共通電極を20μm幅のスペースで分割すると、分割された各共通電極のサイズは約100mm×180μmとなる。共通電極材料を比抵抗200μΩ・cm、膜厚50nmの ITOとすると各共通電極の抵抗値Raは最大で22222Ωとなる。一方、検査用の抵抗R1、R2として共通電極材料と同じ比抵抗200μΩ・cm、膜厚50nmの ITOで幅4μm、長さ200μmの配線を形成すると抵抗R1、R2の抵抗値はいずれも2000Ωとなる。
【００３７】
従って、端子Ｇ３（１１）〜端子ＳＴｄ（５ａ）間の電気抵抗値は22222Ωと算出され、端子Ｇ３（１１）以外の検査端子〜端子Ｓｔｄ（５ａ）間の電気抵抗値は26222Ωとなり、その差分は18%に達するため、十分に識別が可能となり、ソース―コモン間短絡有無の判定ができると考えられる。実際の適用については共通電極のサイズ、形状及び検査用抵抗のサイズ、形状、材質をアレンジすることにより検査判定に必要十分な抵抗値を設定することが重要となる。
【００３８】
本発明の実施の形態１の表示装置用基板は、ガラス基板１の上に形成された、層間絶縁膜８を間に挟んで画素電極７と対向し、共通電極電位を供給する共通電極９を有する表示装置用基板であって、走査配線２ｂの長さ方向の表示領域の端部の外側に、複数に分割された各共通電極９に接続された検査端子１１と抵抗１２とを各々有するので、共通電極９と信号配線５ｂとの短絡が発生した場合でも、簡易な構造で共通電極９と信号配線５ｂとの短絡位置を特定することができる。
【００３９】
本発明の実施の形態１の表示装置用基板の製造方法は、ガラス基板１の上に形成された、層間絶縁膜８を間に挟んで画素電極７と対向し、画素電極７との間でフリンジ電界を発生させる共通電極９を有し、走査配線２ｂの長さ方向の表示領域の端部の外側に、走査配線２ｂの１ライン毎１つの共通電極９に直列に接続された検査端子１１と抵抗１２とを有する表示装置用基板の製造方法であって、信号配線５ｂの信号配線端子５ａと検査端子１１との間の電気抵抗を測定する工程と、電気抵抗が最も小さくなる検査端子１１と信号配線端子５ａとの組合せから、信号配線５ｂと共通電極９との間の短絡部の位置を特定する工程とを含むので、共通電極９と信号配線５ｂとの短絡が発生した場合でも、簡易な構造で共通電極９と信号配線５ｂとの短絡位置を特定することができる。
【００４０】
さらに本発明においては液晶表示装置としての実駆動時と検査時で同じ共通電極回路を用いることができ、検査時のみ共通電極を分割するよう回路を変える必要がないため、例えばスイッチング素子を設置する場合の配線スペースによる狭額縁化への障害や検査後の配線結線もしくは切断加工による工程負荷増加が生じないメリットがある。
【００４１】
＜実施の形態２＞
ソース―コモン間短絡箇所の検出について実施の形態１では複数の抵抗を設置したが、抵抗の代わりにコイルを設けておき、検査時に交流電圧を与えてインピーダンスを測定することにより短絡箇所の検出をすることも可能である。
【００４２】
この場合、図７に示すＧ１（１２）、Ｇ２（１２）、・・・、Ｇｍ−１（１２）、Ｇｍ（１２）を抵抗では無く、各々コイル（インダクタンスＬを有する）に置き替えることで可能となる。また、検査端子に印加する電圧を角周波数ωの交流電圧とすることで、コイルには誘導起電力によるインピータンスｊωＬが生じるため、端子間の電気的抵抗を測定することにより、実施の形態１と同様の効果を奏することができる。
【００４３】
液晶表示装置としての実駆動時は直流電圧を用いれば検査用インピーダンスL1、L2、・・・の影響は抵抗として作用した電圧降下のみであり、問題とはならない値に抑えることができる。コイルについては例えばメタル配線を所定の回転数、渦巻き状に形成することによりアレイ基板上に形成することができる。
【００４４】
＜実施の形態３＞
実施の形態１では共通電極の端部の検査用端子の先に抵抗を設置した。図示しないが、図７で示す抵抗の代わりにコイルとコンデンサとを並列に設けた素子に置き替えることも可能である。この場合、Ｇ１（１２）としてコイルL1とコンデンサC1とを並列に配設し、Ｇ２（１２）としてコイルL2とコンデンサC2とを並列に配設し、というように、各コイルに各々並列にコンデンサを接続するような形態となる。
【００４５】
この場合も、実施の形態２と同様、検査時に角周波数ωの交流電圧を与えて端子間のインピーダンスを測定することにより短絡箇所の検出をすることが可能である。本実施の形態においても実施の形態１と同様の効果が得られる。
【００４６】
この際に付与する検査用の交流電圧についてその周波数を変動させると並列に配置したコイルL1、L2、・・・およびコンデンサC1、C2、・・・の間で共振作用が発生し、インピーダンスを検出しやすくすることが可能となる。さらには検査用の交流電圧の周波数を変動させた際のインピーダンスの変化の有無でも短絡有無を検出することが可能である。実駆動時は直流電圧を用いれば検査用インピーダンスL1、L2、・・・の影響は小さい抵抗として作用した電圧降下のみであり、問題とはならない。
【００４７】
コイルについては例えばメタル配線を所定の回数、渦巻き状に形成することによりアレイ基板上に形成することができる。またコンデンサは絶縁体を挟んで２つのレイヤにメタル層等の導電層を対向するように設置することによりアレイ基板上に形成することができる。
【００４８】
＜実施の形態４＞
実施の形態１では共通電極の端部の検査用端子の先に抵抗を設置した。図示しないが、図７で示す抵抗の代わりにコイルとコンデンサとを直列に設けた素子に置き替えることも可能である。この場合、Ｇ１（１２）としてコイルL1とコンデンサC1とを直列に配設し、Ｇ２（１２）としてコイルL2とコンデンサC2とを直列に配設し、というように、各コイルに各々直列にコンデンサを接続するような形態となる。
【００４９】
この場合も、実施の形態２と同様、検査時に角周波数ωの交流電圧を与えて端子間のインピーダンスを測定することにより短絡箇所の検出をすることが可能である。本実施の形態においても実施の形態１と同様の効果が得られる。
【００５０】
＜実施の形態５＞
実施の形態１では共通電極の端部の検査用端子の先に抵抗を設置した。図示しないが、図７で示す抵抗の代わりにダイオードを設けることも可能である。この場合、検査の際に印加する電圧は直流電圧がのぞましく、本実施の形態においても実施の形態１と同様の効果が得られる。ダイオードは例えば、２つのＴＦＴが公知のダイオード接続をなすように形成してもよい。ダイオードの整流の方向は、表示装置の駆動時と短絡箇所特定の検査時との各印加電圧を考慮して決定すればよい。
【００５１】
＜実施の形態６＞
本発明の実施の形態１においては、共通電極９は走査配線２ｂの１ライン毎に独立したパターンとして記載し説明してきた。しかし、例えば共通電極９は走査配線２ｂの２ライン毎に独立したパターンであってもよい。３ライン毎でもよい。すなわち、本発明の共通電極の分割についてはその分割数は任意のものとできる。
【００５２】
分割数が増えるほど短絡箇所の位置の詳細な把握が可能となるメリットがあるが、逆に分割数を少なくすると短絡箇所の位置の把握できる精度が粗くなる。その代わりに、例えば検査端子にコンタクトする検査用プローブの簡素化や検査時間の短縮のメリットがある。
【００５３】
以下、共通電極の分割数が異なる２つの場合について、図８と図９を比較することにより説明する。図８と図９はいずれもＴＦＴアレイ基板１０１を示す上面図であるが、共通電極の分割数が異なる図である。
【００５４】
まず、図８に示す形態では図７での説明と同様、端子５ａ〜端子Ｇ１（１１）間においてソース―コモン間短絡部１５を検出した際に１本の信号配線Ｇ１と１本の走査配線Ｓｄが直行する画素、すなわち画素アドレスG1×Sdとして短絡発生箇所が特定できる。
【００５５】
しかし、図９に示す形態では端子５ａ〜端子Ｇ１（１１）間において短絡を検出した際に１本の信号配線と２本の走査配線の直交する２画素、すなわち画素アドレスG1×Sdと画素アドレスG2×Sd内のどちらかに短絡箇所が存在することはわかるが、どちらの画素にあるかは特定ができない。
【００５６】
一方で図８の形態は図９の形態に対し２倍の数の検査端子があるためその数だけ検査時にプローブを当てなくてはならず、プローブのピン数を多くする、あるいはピンをコンタクトさせる回数を増やすなど、検査負荷の増加となる可能性がある。逆に、検査端子１１の数は図９では図８の形態の半分程度しかなく、図９の形態においてはその分端子間のピッチも大きくできることになる。
【００５７】
このように共通電極の分割数を任意に設定することにより検出精度、検査負荷等をコントロールすることができるという効果を奏することができる。
【００５８】
＜実施の形態７＞
実施の形態１〜６についてはフリンジフィールドスイッチング（Fringe Field Switching：ＦＦＳ）モードの液晶表示装置の検査方法として実施形態を示したが、このＦＦＳモードの構造に限定されない。同様に表示領域内で共通の電位部分をもつ構造の表示装置においてその共通電位部とマトリクス状に設置された配線の短絡箇所を特定する検査方法として利用が可能である。特に、共通電極が複数の画素に亘って形成されており、共通電極と他の配線との短絡箇所の特定が困難である形態については同様の効果を奏する。さらに、共通電極の総面積が表示領域の面積の半分以上を占めている場合、短絡が生じる可能性も増大するため、特にその効果を奏する。
【００５９】
実施の形態１〜６で説明した表示装置用基板であるＴＦＴアレイ基板は、対向基板とその内部に液晶を密封するように公知のシール材で互いに貼り合せられた後、その両面に偏光板を貼られて、液晶表示パネルが構成される。さらに、この液晶表示パネルに駆動回路を実装し、ＬＥＤ等の光源や反射シートを有するバックライトと組み合せることにより液晶表示モジュールが構成され、筐体内に組み込まれ、接続されることにより液晶表示装置が構成される。
【符号の説明】
【００６０】
１００、１０１  ＴＦＴアレイ基板
１  ガラス基板
２ａ  走査配線端子
２ｂ  走査配線
２ｃ  ゲート電極
３  ゲート絶縁膜
４ａ  ａ-Ｓｉ（ｉ）層
４ｂ  ａ-Ｓｉ（ｎ）層
５ａ  信号配線端子
５ｂ  信号配線
５ｃ  ソース電極
６  ドレイン電極
７  画素電極、８  層間絶縁膜、９  共通電極、１０  共通電極電位供給端子
１１  検査端子
１１ａ  検査端子下層電極
１１ｂ  検査端子上層電極
１２  抵抗
１２ａ  抵抗下層電極
１２ｂ  抵抗上層電極
１３  ＴＦＴ、１４  共通集合配線、１５  ソース―コモン間短絡部
ＣＨ１、ＣＨ２、ＣＨ３  コンタクトホール
１６  異物、１７  共通電極スリット部
Ｓｄ  欠陥のある信号配線
ＳＴｄ  欠陥のある信号配線の信号配線端子
【図１】
2018180206.tif 000003
【図２】
2018180206.tif 000004
【図３】
2018180206.tif 000005
【図４】
2018180206.tif 000006
【図５】
2018180206.tif 000007
【図６】
2018180206.tif 000008
【図７】
2018180206.tif 000009
【図８】
2018180206.tif 000010
【図９】
2018180206.tif 000011