(57)【要約】【課題】制御用の多数のスイッチを必要とせず、回路規模の小型化に適した正弦波発生回路を提供する。【解決手段】目的とする正弦波と同じ周波数の矩形波を生成する基本矩形波発生回路１１と、基本矩形波発生回路１１から出力される基本矩形波ＳＱ１の３倍の周波数の矩形波ＳＱ３を生成する三次矩形波発生回路１３と、基本矩形波発生回路１１の出力信号ＳＱ１及び三次矩形波発生回路１３の出力信号ＳＱ３を加算する加算回路２１と、加算回路２１の出力信号から高調波信号を取り除くローパスフィルタ回路３１と、を備え、三次矩形波発生回路１３が出力する矩形波ＳＱ３は、その位相が基本矩形波ＳＱ１に対して逆位相であり、その最大値が基本矩形波ＳＱ１の最大値の３分の１の大きさに変換されて加算される。【選択図】図１
2018074229.tif 000002
【特許請求の範囲】
【請求項１】
目的とする正弦波と同じ周波数の矩形波を生成する基本矩形波発生回路と、前記基本矩形波発生回路から出力される基本矩形波の３倍の周波数の矩形波を生成する三次矩形波発生回路と、前記基本矩形波発生回路の出力信号及び前記三次矩形波発生回路の出力信号を加算する加算回路と、前記加算回路の出力信号から高調波信号を取り除くローパスフィルタ回路と、を備え、
前記三次矩形波発生回路が出力する矩形波は、その位相が前記基本矩形波に対して逆位相であり、その最大値が前記基本矩形波の最大値の３分の１の大きさに変換されて加算される、
ことを特徴とする正弦波発生回路。
【請求項２】
前記基本矩形波発生回路から出力される基本矩形波の５倍の周波数の矩形波を生成する五次矩形波発生回路を更に備え、前記五次矩形波発生回路が出力する矩形波は、その位相が前記基本矩形波に対して逆位相であり、その最大値が前記基本矩形波の最大値の５分の１の大きさに変換されて加算される、
ことを特徴とする請求項１に記載の正弦波発生回路。
【請求項３】
目的とする正弦波と同じ周波数の基本矩形波を生成する基本矩形波発生回路と、前記基本矩形波発生回路から出力された前記基本矩形波の逆位相で奇数倍の周波数の矩形波を生成する、複数の高次矩形波発生回路と、前記基本矩形波発生回路の出力信号及び前記高次矩形波発生回路の出力信号を加算する加算回路と、前記加算回路の出力信号から高調波信号を取り除くローパスフィルタ回路と、を備え、
各前記高次矩形波発生回路が出力する矩形波の周波数は、前記基本矩形波の周波数を基準として、連続する奇数倍の周波数である、
ことを特徴とする正弦波発生回路。
【請求項４】
前記高次矩形波発生回路で生成された矩形波の中で最も周波数の高い矩形波の周波数よりも高い周波数の矩形波を生成するクロック発生回路を備え、
前記基本矩形波発生回路及び前記高次矩形波発生回路はそれぞれ、前記クロック発生回路が出力する矩形波を分周する分周回路から成る、
ことを特徴とする請求項１乃至請求項３のいずれかに記載の正弦波発生回路。
【請求項５】
前記ローパスフィルタ回路は、オペアンプを有する多重帰還型ローパスフィルタ回路であって、
前記加算回路は、複数の加算用抵抗器及び１つの結合用抵抗器から成り、各前記加算用抵抗器は、一端がそれぞれ前記基本矩形波発生回路又は前記高次矩形波発生回路に接続されていると共に、他端同士が接続されており、互いに接続された各前記加算用抵抗器の他端が、前記結合用抵抗器を介して前記オペアンプの入力端に接続されている、
ことを特徴とする請求項１乃至請求項４のいずれかに記載の正弦波発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、正弦波発生回路に関し、特に、小型化に適した正弦波発生回路に関する。
【背景技術】
【０００２】
従来から、矩形波を基にして正弦波に近似した波形を生成し、生成された信号からローパスフィルタ回路を用いて高調波成分を除去し、正弦波出力信号を発生させる正弦波発生回路が知られている。
【０００３】
このような正弦波発生回路である正弦波ゼネレータ及びローパスフィルタ回路が、特許文献１及び特許文献２に開示されている。以下、特許文献１に開示された正弦波ゼネレータ９００について図１０を用いて説明する。
【０００４】
図１０に示すように、正弦波ゼネレータ９００は、プログラムが可能な周波数を有する方形波信号を発生するゼネレータ９１３と、方形波信号の周期を計数するカウンタ９２２と、継続した離散的な正弦波の値を受け正弦波を生ずるローパスフィルタ回路９２０と、を有して構成される。ゼネレータ９１３内には加算回路が内蔵されており、ゼネレータ９１３外にあるクロック回路から生成された方形波信号と当該方形波信号から生成された高次方形波信号が加算回路に入力され、加算回路の出力信号がローパスフィルタ回路９２０に入力される。ローパスフィルタ回路９２０はスイッチドコンデンサフィルタ回路であって、そのスイッチングモードは方形波信号の周波数に比例した周波数を有する信号により制御されている。
【０００５】
正弦波ゼネレータ９００は、ローパスフィルタ回路９２０内のコンデンサの値を適性に選択することによりローパスフィルタ回路９２０のカットオフ周波数を、正弦波の周波数と連続的にほぼ同一にすることができる。
【０００６】
また、特許文献２には、加算機能を有したローパスフィルタ回路が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平７−０３０３３０号公報
【特許文献２】特開平１１−０８８１１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した従来技術には、以下のような問題があった。
【０００９】
ローパスフィルタ回路を構成しているコンデンサは、その容量値が複数のスイッチによって複雑に制御されて決定される。そのために、目的とする正弦波の周波数よりも遥かに短い時間で制御される多数のスイッチを設ける必要があった。その結果、制御回路が大型化するため、正弦波発生回路の回路規模を小型化することが困難になっていた。
【００１０】
本発明はこのような従来技術の実情に鑑みてなされたもので、制御用の多数のスイッチを必要とせず、回路規模の小型化に適した正弦波発生回路を提供する。
【課題を解決するための手段】
【００１１】
上記課題を解決するために本発明の正弦波発生回路は、目的とする正弦波と同じ周波数の矩形波を生成する基本矩形波発生回路と、前記基本矩形波発生回路から出力される基本矩形波の３倍の周波数の矩形波を生成する三次矩形波発生回路と、前記基本矩形波発生回路の出力信号及び前記三次矩形波発生回路の出力信号を加算する加算回路と、前記加算回路の出力信号から高調波信号を取り除くローパスフィルタ回路と、を備え、前記三次矩形波発生回路が出力する矩形波は、その位相が前記基本矩形波に対して逆位相であり、その最大値が前記基本矩形波の最大値の３分の１の大きさに変換されて加算される、という特徴を有する。
【００１２】
このように構成された正弦波発生回路は、周波数が基本矩形波の３倍で波形の最大値が基本矩形波の１／３の三次矩形波を逆位相で基本矩形波に加算することによって、加算回路の出力信号を正弦波に近似した波形にすることができ、その後ローパスフィルタ回路を通すことによって正弦波出力信号を得ることができる。従って、制御用の多数のスイッチを必要とせず、回路規模の小型化に適した正弦波発生回路を提供することができる。
【００１３】
また、上記の構成において、前記基本矩形波発生回路から出力される基本矩形波の５倍の周波数の矩形波を生成する五次矩形波発生回路を更に備え、前記五次矩形波発生回路が出力する矩形波は、その位相が前記基本矩形波に対して逆位相であり、その最大値が前記基本矩形波の最大値の５分の１の大きさに変換されて加算される、という特徴を有する。
【００１４】
このように構成された正弦波発生回路は、周波数が基本矩形波の５倍で波形の最大値が基本矩形波の１／５の五次矩形波を逆位相で更に加算することによって、加算回路の出力信号をより正弦波に近似した波形にすることができる。
【００１５】
また、上記課題を解決するために本発明の正弦波発生回路は、目的とする正弦波と同じ周波数の基本矩形波を生成する基本矩形波発生回路と、前記基本矩形波発生回路から出力された前記基本矩形波の逆位相で奇数倍の周波数の矩形波を生成する、複数の高次矩形波発生回路と、前記基本矩形波発生回路の出力信号及び前記高次矩形波発生回路の出力信号を加算する加算回路と、前記加算回路の出力信号から高調波信号を取り除くローパスフィルタ回路と、を備え、各前記高次矩形波発生回路が出力する矩形波の周波数は、前記基本矩形波の周波数を基準として、連続する奇数倍の周波数である、という特徴を有する。
【００１６】
このように構成された正弦波発生回路は、複数の高次矩形波発生回路を設けることによって、ローパスフィルタ回路に入力される加算回路の出力信号を、より正弦波に近似させることができる。その結果、正弦波出力信号を、更に正弦波に近づけることができる。また、制御用の多数のスイッチを必要とせず、回路規模の小型化に適した正弦波発生回路を提供することができる。
【００１７】
また、上記の構成において、前記高次矩形波発生回路で生成された矩形波の中で最も周波数の高い矩形波の周波数よりも高い周波数の矩形波を生成するクロック発生回路を備え、前記基本矩形波発生回路及び前記高次矩形波発生回路はそれぞれ、前記クロック発生回路が出力する矩形波を分周する分周回路から成る、という特徴を有する。
【００１８】
このように構成された正弦波発生回路は、クロック発生回路及び分周回路を用いることにより、基本矩形波及び高次矩形波を容易に生成することができる。
【００１９】
また、上記の構成において、前記ローパスフィルタ回路は、オペアンプを有する多重帰還型ローパスフィルタ回路であって、前記加算回路は、複数の加算用抵抗器及び１つの結合用抵抗器から成り、各前記加算用抵抗器は、一端がそれぞれ前記基本矩形波発生回路又は前記高次矩形波発生回路に接続されていると共に、他端同士が接続されており、互いに接続された各前記加算用抵抗器の他端が、前記結合用抵抗器を介して前記オペアンプの入力端に接続されている、という特徴を有する。
【００２０】
このように構成された正弦波発生回路は、加算回路を、オペアンプを使用せずに複数の加算用抵抗器及び１つの結合用抵抗器のみで構成し、結合用抵抗器を加算回路とローパスフィルタ回路とで共用することによって、オペアンプの数を減らすことができる。そのため、回路規模を小さくすることができると共に、消費電流を低減させることができる。
【発明の効果】
【００２１】
本発明の正弦波発生回路は、周波数が基本矩形波の３倍で波形の最大値が基本矩形波の１／３の三次矩形波を逆位相で基本矩形波に加算することによって、加算回路の出力信号を正弦波に近似した波形にすることができ、その後ローパスフィルタ回路を通すことによって正弦波出力信号を得ることができる。従って、制御用の多数のスイッチを必要とせず、回路規模の小型化に適した正弦波発生回路を提供することができる。また、複数の高次矩形波発生回路を設けることによって、正弦波出力信号を、更に正弦波に近づけることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態における正弦波発生回路を示すブロック図である。
【図２】基本矩形波、三次矩形波、及び五次矩形波の波形図である。
【図３】本発明の加算回路及びローパスフィルタ回路の原型となる加算回路及びローパスフィルタ回路の回路図である。
【図４】本発明の加算回路及びローパスフィルタ回路の回路図である。
【図５】加算回路の出力信号及びローパスフィルタ回路の出力信号の波形図である。
【図６】リセット回路を含む加算回路及びローパスフィルタ回路の回路図である。
【図７】リセット信号及び出力信号のタイミングチャートである。
【図８】実施形態の第１変形例における正弦波発生回路を示すブロック図である。
【図９】実施形態の第２変形例における正弦波発生回路を示すブロック図である。
【図１０】従来例に関わる正弦波ゼネレータのブロック図である。
【発明を実施するための形態】
【００２３】
以下、本発明の正弦波発生回路について、図面を参照しながら説明する。本発明の正弦波発生回路は、例えば、タッチパネルに内蔵された静電容量センサ等に使用されるために用いられる。本発明の正弦波発生回路の用途については、以下説明する実施形態に限定されるものではなく適宜変更が可能である。
【００２４】
［実施形態］
最初に、図１及び図２を参照して、本発明の実施形態に係る正弦波発生回路１００の各ブロックについて説明する。図１は、正弦波発生回路１００を示すブロック図であり、図２（ａ）は基本矩形波ＳＱ１の波形図であり、図２（ｂ）は三次矩形波ＳＱ３の波形図であり、図２（ｃ）は五次矩形波ＳＱ５の波形図である。
【００２５】
正弦波発生回路１００は、図１に示すように、矩形波発生回路１０と、加算回路２１と、ローパスフィルタ回路３１と、クロック発生回路４０と、を備えて構成されている。
【００２６】
矩形波発生回路１０は、目的とする正弦波と同じ周波数の矩形波である基本矩形波ＳＱ１（図２（ａ）参照）を生成する基本矩形波発生回路１１と、基本矩形波発生回路１１から出力される基本矩形波ＳＱ１の３倍の周波数の矩形波である三次矩形波ＳＱ３（図２（ｂ）参照）を生成する三次矩形波発生回路１３と、基本矩形波発生回路１１から出力される基本矩形波ＳＱ１の５倍の周波数の矩形波である五次矩形波ＳＱ５（図２（ｃ）参照）を生成する五次矩形波発生回路１５と、を備えている。即ち、高次矩形波発生回路１９として、三次矩形波発生回路１３と五次矩形波発生回路１５との２つを有している。
【００２７】
また、図２（ａ）、図２（ｂ）、図２（ｃ）に示すように、三次矩形波発生回路１３が出力する三次矩形波ＳＱ３は、その位相が基本矩形波ＳＱ１に対して逆位相であり、五次矩形波発生回路１５が出力する五次矩形波ＳＱ５も、その位相が基本矩形波ＳＱ１に対して逆位相となっている。
【００２８】
基本矩形波発生回路１１から出力された基本矩形波ＳＱ１、三次矩形波発生回路１３から出力された三次矩形波ＳＱ３、及び五次矩形波発生回路１５から出力された五次矩形波ＳＱ５は、図１に示すように、加算回路２１に入力され、その後ローパスフィルタ回路３１に入力されて、ローパスフィルタ回路３１から正弦波出力信号Ｖｏｕｔが出力される。
【００２９】
クロック発生回路４０は、上述した三次矩形波発生回路１３及び五次矩形波発生回路１５から成る複数の高次矩形波発生回路１９で生成された矩形波の中で最も周波数の高い矩形波の周波数よりも高い周波数の矩形波であるクロック信号ＣＬ１を生成する。実施形態に係る正弦波発生回路１００においては、生成された矩形波の中で最も周波数の高い矩形波は、五次矩形波発生回路１５が出力する五次矩形波ＳＱ５である。従って、クロック信号ＣＬ１は、五次矩形波ＳＱ５の周波数よりも高い周波数となる。クロック発生回路４０で生成されたクロック信号ＣＬ１は、矩形波発生回路１０内の基本矩形波発生回路１１、三次矩形波発生回路１３、及び五次矩形波発生回路１５それぞれに入力される。
【００３０】
基本矩形波発生回路１１、三次矩形波発生回路１３、及び五次矩形波発生回路１５には、それぞれ分周回路１１ａ、分周回路１３ａ、及び分周回路１５ａが備えられており、前述した基本矩形波ＳＱ１、三次矩形波ＳＱ３、及び五次矩形波ＳＱ５は、分周回路１１ａ、分周回路１３ａ、又は分周回路１５ａを使用して、それぞれクロック信号ＣＬ１を分周することによって生成される。言い換えれば、基本矩形波発生回路１１及び複数の高次矩形波発生回路１９はそれぞれ、クロック発生回路４０が出力する矩形波を分周する分周回路１１ａ、１３ａ、及び１５ａから成る。
【００３１】
クロック発生回路４０の、実際のクロック信号ＣＬ１の周波数は、各高次矩形波の最小公倍数の周波数とされる。例えば、複数の高次矩形波発生回路１９として三次矩形波発生回路１３及び五次矩形波発生回路１５を使用している正弦波発生回路１００においては、３倍と５倍の最小公倍数である１５倍のクロック信号ＣＬ１を生成させ、このロック信号ＣＬ１を５分周することで三次矩形波ＳＱ３を得ることができ、ロック信号ＣＬ１を３分周することで五次矩形波ＳＱ５を得ることができる。
【００３２】
次に、本発明の基本的な原理について説明する。矩形波は、フーリエ級数展開すると、次のように表すことができる。
矩形波＝基本正弦波＋３倍の正弦波＋５倍の正弦波＋……
よって、次の式が成り立つ。
基本正弦波＝矩形波−３倍の正弦波−５倍の正弦波−……
この式において、３倍の正弦波と５倍の正弦波とを、３倍の矩形波と５倍の矩形波とにそれぞれ置き換えることによって、正弦波に近似した波形が加算回路２１の出力信号として得られるという仮設を基にして、本発明が成された。
【００３３】
矩形波ｆ（ωｔ）は、フーリエ級数展開により、次の数式で表される。
【数１】
2018074229.tif 000003
よって、周波数ｆの正弦波であるｓｉｎ（ωｔ）は、次の数式の通りとなる。
【数２】
2018074229.tif 000004
【００３４】
一方、周波数３ｆで、最大値が１／３の矩形波は、次の通りである。
【数３】
2018074229.tif 000005
よって、１／３＊ｓｉｎ（３ωｔ）は、次の数式で表される。
【数４】
2018074229.tif 000006
同様に、１／５＊ｓｉｎ（５ωｔ）は、次の数式で表される。
【数５】
2018074229.tif 000007
数式(数２)、(数４)、及び(数５)よりｓｉｎ（ωｔ）は、次の数式の通りとなる。
【数６】
2018074229.tif 000008
【００３５】
本発明では、数式(数６)のうちの、以下の部分を無視することとした。
（1/9*sin(9ωt)+1/15*sin(15ωt)+1/21*sin(21ωt)）
+（1/15*sin(15ωt)+1/25*sin(25ωt)+1/35*sin(35ωt)）
即ち、以下の数式となる。
【数７】
2018074229.tif 000009
尚、次数が増えるにつれて、最大値も小さくなるので、その影響は小さくなる。特に９次以上の矩形波は、数式(6)の無視した部分の１／９＊ｓｉｎ（９ωｔ）と同等以下のレベルとなる。つまり９次以上の矩形波は、無視した項と同等以下なので、足しても誤差を埋めることができない。また、次数が高くなると必要なクロック周波数が高くなる。例えば、基本、３次、５次、７次全ての矩形波を生成するために必要なクロック周波数ＣＬ１は、基本の周波数×３×５×７となり、非常に高い周波数となる。この為、本発明の実施形態では、５次までとした。そして、足し合わせなかった７次以上の項と、無視した項に含まれる９次以上の項は、ローパスフィルタ３１で除去することとした。その結果、高精度の正弦波出力信号Ｖｏｕｔを生成することができる。
【００３６】
次に、図３乃至図５を参照して、本発明の実施形態に係る正弦波発生回路１００に使用される加算回路２１及びローパスフィルタ回路３１の働きについて説明する。図３は、本発明の加算回路２１及びローパスフィルタ回路３１それぞれの原型となる加算回路２０及びローパスフィルタ回路３０の回路図であり、図４は、本発明の実施形態における加算回路２１及びローパスフィルタ回路３１の回路図である。また、図５は、加算回路２０又は加算回路２１の出力信号Ｖｏｕｔ１及びローパスフィルタ回路３０又はローパスフィルタ回路３１の出力信号である正弦波出力信号Ｖｏｕｔの波形図である。
【００３７】
図３に示す加算回路２０及びローパスフィルタ回路３０は、それぞれ一般的に考えられる回路構成であり、本発明の加算回路２１及びローパスフィルタ回路３１それぞれの原型となる回路である。尚、ローパスフィルタ回路３０及び本発明の実施形態におけるローパスフィルタ回路３１は、オペアンプを有する多重帰還型ローパスフィルタ回路である。
【００３８】
加算回路２０は、その入力部分が複数の加算用抵抗器、即ち加算用抵抗器Ｒ０１、加算用抵抗器Ｒ０３、及び加算用抵抗器Ｒ０５から成り、加算用抵抗器Ｒ０１の一端が基本矩形波発生回路１１に接続され、加算用抵抗器Ｒ０３の一端が三次矩形波発生回路１３に接続され、加算用抵抗器Ｒ０５の一端が五次矩形波発生回路１５に接続されている。そして、それぞれの加算用抵抗器の他端同士が接続されており、その互いに接続された各加算用抵抗器の他端が、結合用抵抗器Ｒ０ａを介してオペアンプＯＰ１の反転入力端に接続されている。
【００３９】
尚、今後記載する数式において、Ｒ０１、Ｒ０３等と表示している場合、Ｒ０１、Ｒ０３等は、それぞれの抵抗器の有する抵抗値を表している。抵抗器以外の素子についても同様である。
【００４０】
オペアンプＯＰ１の反転入力端とオペアンプＯＰ１の出力端との間には、フィードバック用の抵抗Ｒｏｕｔが接続されており、オペアンプＯＰ１の非反転入力端が接地されている。尚、ここで、加算用抵抗器Ｒ０１、加算用抵抗器Ｒ０３、及び加算用抵抗器Ｒ０５それぞれの抵抗値は、抵抗Ｒｏｕｔを基準として、Ｒ０１＝Ｒｏｕｔ、Ｒ０３＝３＊Ｒｏｕｔ、及びＲ０５＝５＊Ｒｏｕｔに設定されている。
【００４１】
このような回路構成の加算回路２０に、基本矩形波発生回路１１から基本矩形波ＳＱ１である入力信号Ｖｉｎ１を入力し、三次矩形波発生回路１３から三次矩形ＳＱ３である入力信号Ｖｉｎ３を入力し、五次矩形波発生回路１５から五次矩形ＳＱ５である入力信号Ｖｉｎ５を入力することによって、加算回路２０から出力信号Ｖｏｕｔ１が出力される。
【００４２】
前述したように、三次矩形ＳＱ３及び五次矩形ＳＱ５は基本矩形波ＳＱ１に対して、逆位相となっているので、加算回路２０において、加算用抵抗器Ｒ０１を介して入力された入力信号Ｖｉｎ１に対し、入力信号−Ｖｉｎ３及び入力信号−Ｖｉｎ５が、それぞれ加算用抵抗器Ｒ０３及び加算用抵抗器Ｒ０５を介して加算されることになる。
【００４３】
従って、以下の数式で表すことができる。
【数８】
2018074229.tif 000010
【数９】
2018074229.tif 000011
【数１０】
2018074229.tif 000012
となる。
【００４４】
ローパスフィルタ回路３０は、その入力部分が、一端が加算回路２０の出力端に接続された抵抗器Ｒ０ａから成り、抵抗器Ｒ０ａの他端が抵抗器Ｒｂを介してオペアンプＯＰ２の反転入力端に接続されている。また、抵抗器Ｒ０ａの他端が抵抗器Ｒｃを介してオペアンプＯＰ１の出力端と接続されていると共に、キャパシタＣａを介して接地されている。更に、オペアンプＯＰ２の反転入力端と出力端との間にキャパシタＣｂが接続されており、オペアンプＯＰ２の非反転入力端が接地されている。ローパスフィルタ回路３０は、その入力信号から不要な奇数次の高調波を低減させるように設定されている。
【００４５】
上述した構成において、加算回路２０からの出力信号Ｖｏｕｔ１をローパスフィルタ回路３０に通すことによって、正弦波出力信号Ｖｏｕｔを得ることができる。
【００４６】
本発明においては、上述した加算回路２０とローパスフィルタ回路３０の回路構成を使用しても良いが、本発明の実施形態では、加算回路２０とローパスフィルタ回路３０による回路構成を、図４に示す加算回路２１とローパスフィルタ回路３１による回路構成に変更した。即ち、加算回路２１の一部がローパスフィルタ回路３１の一部となるように、加算回路２１とローパスフィルタ回路３１とを一体化した。
【００４７】
加算回路２１は、加算回路２０と同様に、その入力部分が複数の加算用抵抗器、即ち加算用抵抗器Ｒ１、加算用抵抗器Ｒ３、及び加算用抵抗器Ｒ５から成り、加算用抵抗器Ｒ１の一端が基本矩形波発生回路１１に接続され、加算用抵抗器Ｒ３の一端が三次矩形波発生回路１３に接続され、加算用抵抗器Ｒ５の一端が五次矩形波発生回路１５に接続されている。そして、それぞれの加算用抵抗器の他端同士が接続されており、その互いに接続された各加算用抵抗器の他端が、結合用抵抗器Ｒａの一端に接続されている。
【００４８】
このような回路構成の加算回路２１に、基本矩形波発生回路１１から基本矩形波ＳＱ１である入力信号Ｖｉｎ１を入力し、三次矩形波発生回路１３から三次矩形ＳＱ３である入力信号Ｖｉｎ３を入力し、五次矩形波発生回路１５から五次矩形ＳＱ５である入力信号Ｖｉｎ５を入力することによって、加算回路２１から出力信号Ｖｏｕｔ１が出力される。
【００４９】
ローパスフィルタ回路３１は、その入力部分が、結合用抵抗器Ｒａから成り、結合用抵抗器Ｒａの他端が抵抗器Ｒｂを介してオペアンプ３３の反転入力端に接続されている。即ち、結合用抵抗器Ｒａは、加算回路２１とローパスフィルタ回路３１とに共用されている。
【００５０】
ローパスフィルタ回路３１は、ローパスフィルタ回路３０と同様に、結合用抵抗器Ｒａの他端が抵抗器Ｒｃを介してオペアンプ３３の出力端と接続されていると共に、キャパシタＣａを介して接地されている。更に、オペアンプ３３の反転入力端と出力端との間にキャパシタＣｂが接続されており、オペアンプ３３の非反転入力端が接地されている。ローパスフィルタ回路３１は、その入力信号から不要な奇数次の高調波、即ち、７次以上の高調波を低減させるように設定されている。
【００５１】
上述した構成において、加算回路２１からの出力信号Ｖｏｕｔ１をローパスフィルタ回路３１に通すことによって、正弦波出力信号Ｖｏｕｔを得ることができる。即ち、オペアンプを１個だけ使用した図４に示した回路構成によって、図３に示したオペアンプを２個使用した加算回路２０とローパスフィルタ回路３０との回路構成と同一の結果を得ることができる。
【００５２】
本実施形態では、ローパスフィルタ回路３１における結合用抵抗器Ｒａの抵抗値を、加算回路２１における加算用抵抗器Ｒ１、加算用抵抗器Ｒ３、加算用抵抗器Ｒ５、及び前述した抵抗器Ｒ０ａの各抵抗値を基に、以下のように設定することによって、加算回路２１の働きを図３に示した加算回路２０の働きと同等とすることができる。
【数１１】
2018074229.tif 000013
ここで、Ｒ１：Ｒ３：Ｒ５＝１：３：５となるように抵抗値を選択する。即ち、所定の抵抗値を有する抵抗Ｒに対して、Ｒ１＝Ｒ、Ｒ３＝３＊Ｒ、及びＲ５＝５＊Ｒとする。
【００５３】
結合用抵抗器Ｒａの抵抗値を、上記の数式を基にして設定することによって、加算回路２１の出力信号Ｖｏｕｔ１は、図５（ａ）に示すような波形となり、ローパスフィルタ回路３１の出力信号である正弦波出力信号Ｖｏｕｔは、図５（ｂ）に示すような正弦波波形となる。そして、正弦波出力信号Ｖｏｕｔは、各抵抗器の抵抗値、各キャパシタの容量値、及びラプラス演算子Ｓを用いて、以下のように、（１５＊Ｖｉｎ１−５＊Ｖｉｎ３−３＊Ｖｉｎ５）の関数として表すことができる。
【数１２】
2018074229.tif 000014
【００５４】
尚、正弦波発生回路１００に使用されたローパスフィルタ回路３１は、２次の多重帰還型ローパスフィルタ回路で構成されているが、２次以外の、例えば４次の多重帰還型ローパスフィルタ回路で構成されていても良い。
【００５５】
次に、図６及び図７を参照して、本発明の実施形態に係る差動化された正弦波発生回路１００にリセット回路５０を追加した場合の、リセット回路５０の働きについて説明する。図６は、差動化された加算回路２５及び差動化されたローパスフィルタ回路３５とリセット回路５０とが組み合わされた回路の回路図である。また、図７（ａ）は、リセット信号Ｒｓのタイミングチャートであり、図７（ｂ）は、リセット信号Ｒｓに対する正弦波出力信号Ｖｏｕｔのタイミングチャートである。
【００５６】
正弦波発生回路１００で使用された加算回路２１及びローパスフィルタ回路３１は、これまでシングルエンド入力の回路であるとして説明したが、この加算回路２１及びローパスフィルタ回路３１をそれぞれ、差動入力の回路で構成することもできる。
【００５７】
差動化された加算回路２５及び差動化されたローパスフィルタ回路３５は、図６に示すように、それぞれ図４に示したシングルエンド入力の加算回路２１及びローパスフィルタ回路３１をそれぞれ２個組み合わせて構成した回路であり、それぞれの素子の定数は、加算回路２１及びローパスフィルタ回路３１の素子の定数と同様に計算することができる。また、その働きも同様である。本発明の実施形態では、この加算回路２５及びローパスフィルタ回路３５にリセット回路５０を追加した。
【００５８】
リセット回路５０は、加算用抵抗器Ｒ１と加算用抵抗器Ｒ３と加算用抵抗器Ｒ５と同一の抵抗値を有した各抵抗器を並列接続した回路と、単極単投のスイッチであるスイッチＳＷ１又はスイッチＳＷ２と、をそれぞれ直列接続した回路を、加算回路２５の２個の結合用抵抗器Ｒａそれぞれの入力側の一端と電源電圧Ｖｄｄとの間に接続して構成される。
【００５９】
このように構成されたリセット回路５０を差動化された加算回路２５に接続し、スイッチＳＷ１及びスイッチＳＷ２をオンさせることによって、２個の結合用抵抗器Ｒａそれぞれの入力側の電圧Ｖｐを電源電圧Ｖｄｄの半分の電圧値（Ｖｄｄ／２）に釣り上げることができる。
【００６０】
リセット回路５０は、正弦波生成の直前だけオンにし、その後はオフにしておく。正弦波生成の直前だけオンにすると、図７（ａ）に示すように、リセット信号Ｒｓが正弦波生成の直前に立ち上がり、図７（ｂ）に示すように、正弦波生成のスタート時（時間０の時点）に初期の電圧を０Ｖとした正弦波出力信号Ｖｏｕｔを正確に生成させることができる。
【００６１】
［実施形態の第１変形例］
次に、図８を参照して、本発明の実施形態の第１変形例に係る正弦波発生回路１１０について説明する。図８は、正弦波発生回路１１０のブロック図である。
【００６２】
正弦波発生回路１１０は、図８に示すように、矩形波発生回路６０と、加算回路２１と、ローパスフィルタ回路３１と、クロック発生回路４０と、を備えて構成されている。
【００６３】
矩形波発生回路６０は、目的とする正弦波と同じ周波数の矩形波である基本矩形波ＳＱ１を生成する基本矩形波発生回路１１と、基本矩形波発生回路１１から出力される基本矩形波ＳＱ１の３倍の周波数の矩形波である三次矩形波ＳＱ３を生成する三次矩形波発生回路１３と、を備えている。即ち、高次矩形波発生回路１９としては、三次矩形波発生回路１３だけを有している。
【００６４】
図８に示すように、基本矩形波発生回路１１から出力された基本矩形波ＳＱ１、三次矩形波発生回路１３から出力された三次矩形波ＳＱ３は、加算回路２１に入力され、その後ローパスフィルタ回路３１に入力されて、ローパスフィルタ回路３１から正弦波出力信号Ｖｏｕｔが出力される。
【００６５】
基本矩形波発生回路１１及び三次矩形波発生回路１３に分周回路１１ａ及び分周回路１３ａが内蔵され、それぞれクロック発生回路４０からのクロック信号ＣＬ１を分周することによって基本矩形波ＳＱ１及び三次矩形波ＳＱ３が生成されることについては、正弦波発生回路１００の場合と同様である。また、加算回路２１及びローパスフィルタ回路３１の働きについても同様である。
【００６６】
正弦波発生回路１１０は、高次矩形波発生回路１９として三次矩形波発生回路１３を備えているだけであるので、加算回路２１からの出力信号Ｖｏｕｔ１は、正弦波発生回路１００の場合に比較して、正弦波への近似は小さくなるが、他の高次矩形波発生回路１９がないため、全体の回路規模を小さくすることができる。
【００６７】
［実施形態の第２変形例］
次に、図９を参照して、本実施形態の第２変形例に係る正弦波発生回路１２０について説明する。図９は、正弦波発生回路１２０を示すブロック図である。
【００６８】
正弦波発生回路１２０は、図９に示すように、矩形波発生回路７０と、加算回路２１と、ローパスフィルタ回路３１と、クロック発生回路４０と、を備えて構成されている。
【００６９】
矩形波発生回路７０は、目的とする正弦波と同じ周波数の基本矩形波ＳＱ１を生成する基本矩形波発生回路１１と、基本矩形波発生回路１１から出力された基本矩形波ＳＱ１の逆位相で奇数倍の周波数の矩形波を生成する、複数の高次矩形波発生回路１９と、基本矩形波発生回路１１の出力信号ＳＱ１及び複数の高次矩形波発生回路１９の出力信号ＳＱ３，ＳＱ５，ＳＱＮを加算する加算回路２１と、加算回路２１の出力信号Ｖｏｕｔ１から不要な高調波信号を取り除くローパスフィルタ回路３１と、を備えている。
【００７０】
尚、基本矩形波発生回路１１及び複数の高次矩形波発生回路１９内には、正弦波発生回路１００と同様に、それぞれ分周回路が備えられているが、分周回路の働きについては、正弦波発生回路１００の場合と同様であるので、その表示と説明を省略する。
【００７１】
矩形波発生回路７０の高次矩形波発生回路１９としては、基本矩形波発生回路１１から出力される基本矩形波ＳＱ１の３倍の周波数の矩形波である三次矩形波ＳＱ３を生成する三次矩形波発生回路１３と、基本矩形波ＳＱ１の５倍の周波数の矩形波である五次矩形波ＳＱ５を生成する五次矩形波発生回路１５と、基本矩形波ＳＱ１の７倍以上の周波数の矩形波であるＮ次矩形波ＳＱＮを生成する、単数又は複数のＮ次矩形波発生回路１７と、を備えている。即ち、高次矩形波発生回路１９としては、三次矩形波発生回路１３、五次矩形波発生回路１５と、単数又は複数のＮ次矩形波発生回路１７と、を有している。
【００７２】
そして、各高次矩形波発生回路１９が出力する矩形波の周波数は、基本矩形波ＳＱ１の周波数を基準として、連続する奇数倍の周波数である。即ち、各高次矩形波発生回路１９が出力する矩形波は、三次、五次、七次・・・と連続する奇数次の矩形波である。
【００７３】
図９に示すように、基本矩形波発生回路１１から出力された基本矩形波ＳＱ１、三次矩形波発生回路１３から出力された三次矩形波ＳＱ３、五次矩形波発生回路１５から出力された五次矩形波ＳＱ５、及びＮ次矩形波発生回路１７から出力されたＮ次矩形波ＳＱＮは、それぞれ加算回路２１に入力され、その後ローパスフィルタ回路３１に入力されて、ローパスフィルタ回路３１から正弦波出力信号Ｖｏｕｔが出力される。加算回路２１及びローパスフィルタ回路３１の働きについては、正弦波発生回路１００の場合と同様である。
【００７４】
正弦波発生回路１２０は、複数の高次矩形波発生回路１９を設けることにより、ローパスフィルタ回路３１に入力される加算回路２１からの出力信号Ｖｏｕｔ１を、より正弦波に近似させることができる。また、制御用の多数のスイッチを必要とせず、回路規模の小型化に適した正弦波発生回路を提供することができる。
【００７５】
以下、本実施形態としたことによる効果について説明する。
【００７６】
正弦波発生回路１１０は、周波数が基本矩形波ＳＱ１の３倍で波形の最大値が基本矩形波ＳＱ１の１／３の三次矩形波ＳＱ３を逆位相で基本矩形波ＳＱ１に加算することによって、加算回路２１からの出力信号Ｖｏｕｔ１を正弦波に近似した波形にすることができ、その後ローパスフィルタ回路３１を通すことによって正弦波出力信号Ｖｏｕｔを得ることができる。従って、制御用の多数のスイッチを必要とせず、回路規模の小型化に適した正弦波発生回路を提供することができる。
【００７７】
また、正弦波発生回路１００は、周波数が基本矩形波ＳＱ１の５倍で波形の最大値が基本矩形波ＳＱ１の１／５の五次矩形波ＳＱ５を逆位相で更に加算することによって、加算回路２１からの出力信号Ｖｏｕｔ１を更に正弦波に近似した波形にすることができる。
【００７８】
また、正弦波発生回路１２０は、複数の高次矩形波発生回路１９を設けることによって、ローパスフィルタ回路３１に入力される加算回路２１の出力信号Ｖｏｕｔ１を、より正弦波に近似させることができる。その結果、正弦波出力信号Ｖｏｕｔを、更に正弦波に近づけることができる。また、制御用の多数のスイッチを必要とせず、回路規模の小型化に適した正弦波発生回路を提供することができる。
【００７９】
また、クロック発生回路４０及び分周回路１１ａ，１３ａ，１５ａを用いることにより、基本矩形波ＳＱ１及び高次矩形波である三次矩形波ＳＱ３、五次矩形波ＳＱ５を容易に生成することができる。
【００８０】
また、加算回路２１を、オペアンプを使用せずに複数の加算用抵抗器Ｒ１，Ｒ３，Ｒ５及び１つの結合用抵抗器Ｒａのみで構成し、結合用抵抗器Ｒａを加算回路２１とローパスフィルタ回路３１とで共用することにより、オペアンプの数を減らすことができる。そのため、回路規模を小さくすることができると共に、消費電流を低減させることができる。
【００８１】
以上説明したように、本発明の正弦波発生回路は、周波数が基本矩形波の３倍で波形の最大値が基本矩形波の１／３の三次矩形波を逆位相で基本矩形波に加算することによって、加算回路の出力信号を正弦波に近似した波形にすることができ、その後ローパスフィルタ回路を通すことによって正弦波を得ることができる。従って、制御用の多数のスイッチを必要とせず、回路規模の小型化に適した正弦波発生回路を提供することができる。また、複数の高次矩形波発生回路を設けることによって、正弦波出力信号を、更に正弦波に近づけることができる。
【００８２】
本発明は上記の実施形態に限定されるものではなく、要旨を逸脱しない範囲で種々変更して実施することが可能である。
【符号の説明】
【００８３】
１０        矩形波発生回路
１１        基本矩形波発生回路
１１ａ      分周回路
１３        三次矩形波発生回路
１３ａ      分周回路
１５        五次矩形波発生回路
１５ａ      分周回路
１７        Ｎ次矩形波発生回路
１９        高次矩形波発生回路
２１        加算回路
３１        ローパスフィルタ回路
３３        オペアンプ
４０        クロック発生回路
５０        リセット回路
６０        矩形波発生回路
７０        矩形波発生回路
１００      正弦波発生回路
１１０      正弦波発生回路
１２０      正弦波発生回路
ＣＬ１      クロック信号
ＳＱ１      基本矩形波
ＳＱ３      三次矩形波
ＳＱ５      五次矩形波
ＳＱＮ      Ｎ次矩形波
Ｖｉｎ１    入力信号
Ｖｉｎ３    入力信号
Ｖｉｎ５    入力信号
Ｖｏｕｔ    正弦波出力信号
Ｒ１        加算用抵抗器
Ｒ３        加算用抵抗器
Ｒ５        加算用抵抗器
Ｒａ        結合用抵抗器
【図１】
2018074229.tif 000015
【図２】
2018074229.tif 000016
【図３】
2018074229.tif 000017
【図４】
2018074229.tif 000018
【図５】
2018074229.tif 000019
【図６】
2018074229.tif 000020
【図７】
2018074229.tif 000021
【図８】
2018074229.tif 000022
【図９】
2018074229.tif 000023
【図１０】
2018074229.tif 000024