(57)【要約】【課題】ジョセフソン接合を有する複数の素子を含む計算装置を提供する。【解決手段】実施形態によれば、第１導電体と、第１素子と、第２素子と、第１伝送線路と、第２伝送線路と、を含む計算装置が提供される。前記第１導電体は、第１面に沿って広がる。前記第１素子は、前記第１面と交差する方向において前記第１導電体から離れ、ジョセフソン接合を有する。前記第２素子は、前記第１面と交差する前記方向において前記第１導電体から離れ、前記第１面に沿う第１方向において前記第１素子と並び、ジョセフソン接合を有する。前記第１伝送線路は、前記第１素子に印加される電磁場を発生する。前記第２伝送線路は、前記第２素子に印加される電磁場を発生する。【選択図】図１
2018011266.tif 000002
【特許請求の範囲】
【請求項１】
第１面に沿って広がる第１導電体と、
前記第１面と交差する方向において前記第１導電体から離れ、ジョセフソン接合を有する第１素子と、
前記第１面と交差する前記方向において前記第１導電体から離れ、前記第１面に沿う第１方向において前記第１素子と並び、ジョセフソン接合を有する第２素子と、
前記第１素子に印加される電磁場を発生する第１伝送線路と、
前記第２素子に印加される電磁場を発生する第２伝送線路と、
を備えた計算装置。
【請求項２】
前記第１素子と前記第１導電体とにより、共振器が形成可能である、請求項１記載の計算装置。
【請求項３】
前記第１素子は、少なくとも１つのジョセフソン接合を有する第１ループを含み、
前記第１伝送線路は、前記第１ループ内の磁束を変調する、請求項１または２に記載の計算装置。
【請求項４】
前記第１素子の状態を測定する測定器と前記第１素子とを電気的に接続する第１導電線と、
フィルタと、
をさらに備え、
前記第１導電線は、前記フィルタを介して前記第１素子と電気的に接続される、請求項１〜３のいずれか１つに記載の計算装置。
【請求項５】
第１結合部をさらに備え、
前記第１結合部は、前記第１素子と前記第２素子と、を結合し、
前記第１結合部は、共振周波数が調整可能な共振器である、請求項１〜４のいずれか１つに記載の計算装置。
【請求項６】
第２面に沿って広がる第２導電体と、
前記第２面と交差する方向において前記第２導電体から離れ、ジョセフソン接合を有する第３素子と、
前記第３素子に印加される電磁場を発生する第３伝送線路と、
をさらに備え、
前記第１素子と前記第３素子とは、結合された、請求項１〜５のいずれか１つに記載の計算装置。
【請求項７】
第１基板面を有する第１基板をさらに備え、
前記第１導電体、前記第１伝送線路の少なくとも一部および前記第２伝送線路の少なくとも一部は、前記第１基板面上に設けられた、請求項１〜６のいずれか１つに記載の計算装置。
【請求項８】
第１基板面と、前記第１基板面とは反対側の第２基板面と、を有する第１基板をさらに備え、
前記１導電体は、前記第１基板面上に設けられ、
前記第１素子及び前記第２素子は、前記第２基板面上に設けられた、請求項１〜６のいずれか１つに記載の計算装置。
【請求項９】
第１基板と、
第２基板と、
をさらに備え、
前記第１導電体は、前記第１基板に設けられ、
前記第１素子及び前記第２素子は、前記第２基板に設けられる、請求項１〜６のいずれか１つに記載の計算装置。
【請求項１０】
第１基板面を有する第１基板と、
第３基板面と、前記第３基板面とは反対側の第４基板面と、を有する第２基板と、
第５基板面を有する第３基板と、
をさらに備え、
前記第１導電体は、前記第１基板面上に設けられ、
前記第１素子及び前記第２素子は、前記第３基板面上に設けられ、
前記第３素子は、前記第４基板面上に設けられ、
前記第２導電体は、前記第５基板面上に設けられた、請求項６記載の計算装置。
【請求項１１】
前記第１素子と、前記第３素子と、を結合する第２結合部をさらに備え、
前記第２結合部の少なくとも一部は、前記第３基板面と前記第４基板面との間に設けられた、請求項１０記載の計算装置。
【請求項１２】
前記第２結合部は、共振周波数が調整可能な共振器である、請求項１１記載の計算装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、計算装置に関する。
【背景技術】
【０００２】
量子力学的な現象を利用する計算装置（量子計算機）が提案されている。この計算装置には、例えば、量子ビットや非線形発振器といった非線形素子が利用される。非線形素子には、例えば、ジョセフソン接合を有する超伝導回路が用いられる。このような計算装置において、ジョセフソン接合を有する複数の素子を含む計算装置の具体的な構造が望まれる。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】H. Goto, Sci. Rep. 6, 21686 (2016)
【非特許文献２】H. Goto, Phys. Rev. A 93, 050301(R) (2016)
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、ジョセフソン接合を有する複数の素子を含む計算装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、第１導電体と、第１素子と、第２素子と、第１伝送線路と、第２伝送線路と、を含む計算装置が提供される。前記第１導電体は、第１面に沿って広がる。前記第１素子は、前記第１面と交差する方向において前記第１導電体から離れ、ジョセフソン接合を有する。前記第２素子は、前記第１面と交差する前記方向において前記第１導電体から離れ、前記第１面に沿う第１方向において前記第１素子と並び、ジョセフソン接合を有する。前記第１伝送線路は、前記第１素子に印加される電磁場を発生する。前記第２伝送線路は、前記第２素子に印加される電磁場を発生する。
【図面の簡単な説明】
【０００６】
【図１】実施形態に係る計算装置を例示する模式的断面図である。
【図２】平面２層構造の結合を例示する模式図である。
【図３】実施形態に係る計算装置の一部を例示する模式的平面図である。
【図４】実施形態に係る別の計算装置の模式的断面図である。
【図５】実施形態に係る別の計算装置の模式的平面図である。
【図６】実施形態に係る別の計算装置の模式的平面図である。
【図７】実施形態に係る別の計算装置の模式的断面図である。
【図８】実施形態に係る別の計算装置を例示する模式的断面図である。
【図９】実施形態に係る別の計算装置の模式的平面図である。
【図１０】実施形態に係る別の計算装置の模式的平面図である。
【発明を実施するための形態】
【０００７】
以下に、各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
図１は、実施形態に係る計算装置を例示する模式的断面図である。  
図１に示すように、実施形態に係る計算装置１００は、第１導電体１０と、複数の素子２０と、複数の伝送線路３０と、を含む。
【０００９】
図１に示した第１層ＰＧ１（第１グランド層）は、第１面Ｐｆ１に沿って広がる。第１層ＰＧ１は、第１導電体１０を含む。  
第１導電体１０は、第１層ＰＧ１内に設けられ、第１層ＰＧ１が広がる方向に沿って広がる。すなわち、第１導電体１０は、第１面Ｐｆ１に沿って広がる。第１導電体１０は、例えば、計算装置１００のグランドプレーンとして機能する。計算装置１００は、例えば、グランドプレーンの電位（接地電位）を基準として動作する。
【００１０】
図１に示した第１素子層ＰＥ１は、第１層ＰＧ１が広がる方向と交差する方向（例えば第２方向Ｄ２）において、第１層ＰＧ１から離れる。  
第１素子層ＰＥ１は、複数の素子２０を含む。第１素子層ＰＥ１内に設けられた複数の素子２０は、第１素子２１及び第２素子２２を含む。第１素子２１は、第１面Ｐｆ１と交差する方向において、前記第１導電体１０から離れる。第１素子２１は、ジョセフソン接合を有する。第２素子２２は、第１面Ｐｆ１と交差する上記の方向において、第１導電体１０から離れる。第２素子２２は、第１面Ｐｆ１に沿う第１方向Ｄ１において、第１素子２１と並ぶ。第２素子２２は、ジョセフソン接合を有する。
【００１１】
例えば、第１素子層ＰＥ１（第１素子２１及び第２素子２２）は、第１面Ｐｆ１とは異なる第２面Ｐｆ２上に設けられる。例えば、第２面Ｐｆ２は、第１面Ｐｆ１に沿った面（例えば第１面Ｐｆ１に対して実質的に平行な面）である。  
第２素子２２は、第１方向Ｄ１において、第１素子２１と並ぶ。第１素子２１及び第２素子２２は、第２方向Ｄ２において、第１導電体１０から離れる。第２方向Ｄ２は、第１面Ｐｆ１と交差する。第２方向Ｄ２は、例えば、第１面Ｐｆ１に対して垂直な方向である。
【００１２】
複数の素子２０のそれぞれと第１導電体１０とにより、例えば、複数の非線形性を有する共振器（量子ビット、または、非線形発振器）が形成可能である。第１素子２１と第１導電体１０とにより、第１共振器２１Ｓが形成される。第２素子２２と第１導電体１０とにより、第２共振器２２Ｓが形成される。第１素子２１（第１共振器）と第２素子２２（第２共振器）とは、互いに結合（容量性結合）されている。
【００１３】
複数の素子２０のそれぞれには、例えば、ｄｃ ＳＱＵＩＤが用いられる。ｄｃ ＳＱＵＩＤは、２つのジョセフソン接合を有するループを含む。
【００１４】
素子２０が有するループ内の磁束を調整することで、共振器の共振周波数を調整する。また、共振器が非線形発振器の場合、素子２０が有するループ内の磁束を変調することで、共振器をパラメトリック発振させる。このような共振器をジョセフソンパラメトリック発振器（以下、「発振器」と呼ぶ場合がある）と呼ぶ。
【００１５】
複数の伝送線路３０は、例えば、第１層ＰＧ１に設けられる。複数の伝送線路３０は、第１層ＰＧ１とは異なる層に設けられてもよい。複数の伝送線路３０は、複数の素子２０が有するループ内に磁場を印加することで、共振器の共振周波数を調整する。また、複数の伝送線路３０は、複数の素子２０が有するループ内に電磁波（振動磁場）を印加して、共振器を発振させる。
【００１６】
複数の共振器のそれぞれにおいて、共振器の状態を測定する。例えば、計算装置１００は、発振により生じる電磁波の振幅の位相を測定し、この測定結果に基づくデータを出力する。
【００１７】
これまで報告されている超伝導量子ビットやジョセフソンパラメトリック発振器は、コプレーナ型の構造（線路とグランドプレーンが同一平面上にある構造）であった（例えば、Lin et al., Nature Commun. 5, 4480 (2014)、J. Kelly et al., Nature 519, 66 (2015)）。しかし、コプレーナ型構造では、信号導電体・グランドプレーン・制御線がすべて同一面内にあるため、多数の非線形素子を構成することが困難である。
【００１８】
そこで、本実施形態に係る計算装置では、複数の素子２０が設置される層（「素子層」と呼ぶ）と、グランドプレーンが設置される層（「グランド層」と呼ぶ）と、を分ける。素子層（例えば第１素子層ＰＥ１）とグランド層（例えば第１層ＰＧ１）とは、例えば、互いに向かい合うように配置される。このように、素子層とグランド層とを分けることで、多数の素子（複数の素子２０）と制御線（外部電流線及び読み出し線）を構成しやすくなる。
【００１９】
例えば、素子の共振周波数を調整するため、または、発振器を発振させるために、ループ内に磁場を印加する伝送線路は、グランド層内に設置することができ、素子層のスペースを節約することができる。この伝送線路と、電流を外から供給する電流源とは、外部電流線を介して互いに接続される。
【００２０】
例えば、発振同士を結合するために利用される結合共振器は、素子層に設置される。結合強度を調整できるように、各結合共振器は、例えばｄｃ ＳＱＵＩＤを有する。ｄｃ ＳＱＵＩＤ内の磁束を調整することで共振周波数が調整できる。このｄｃ ＳＱＵＩＤ内の磁束の調整を行う磁場を発生する伝送線路は、グランド層内に設置することができ、素子層のスペースを節約することができる。この伝送線路と、電流を外から供給する電流源とは、外部電流線を介して互いに接続される。
【００２１】
例えば、各発振器と、その発振振幅の位相を測定するための測定器と、は、読み出し線を介して互いに接続される。読み出し線の端は、グランド層に設置され、この読み出し線用の端子と、発振器と、は、例えば、フィルタ（読み出し用フィルタ）を介して接続される。この読み出しフィルタは、例えば素子層に設置され、読み出し線の端子と容量性結合するように配置される。この読み出し用フィルタは、例えば、共振周波数が調整可能な共振器で構成され、共振周波数の調整によって、発振器と読み出し線との間の結合をオン・オフできる。このような共振器は、例えば、ｄｃ ＳＱＵＩＤを有する共振器で構成される。このｄｃ ＳＱＵＩＤ内の磁束の調整を行う磁場を発生する伝送線路はグランド層内に設置することができ、素子層のスペースを節約することができる。この伝送線路と、電流を外から供給する電流源とは、外部電流線を介して互いに接続される。
【００２２】
量子計算機（計算装置）に利用する素子においては、内部損失が小さいほうが望ましい。上記の構造では、ジョセフソン接合を有する素子とグランドプレーンとの間に電場が生じ、その結果、ジョセフソン接合を有する素子とグランドプレーンとの間に電磁場のエネルギーを吸収する媒体があると損失が生じることがある。そこで、大きな電場が存在する複数の素子２０とグランドプレーンとの間を例えばヘリウム（またはその他の気体）とすることで、損失を低減することができる。複数の素子２０とグランドプレーンとの間の気圧を、大気圧よりも低い状態（減圧状態、例えば真空）としてもよい。
【００２３】
上記の構造では、面内に複数の非線形素子を配置することはでき、任意の平面的結合をマッピングできるが、平面的結合では用途が限られるため、より複雑な結合ができたほうが望ましい。そこで、上記のような向かい合った素子層・グランド層を２組用意し、異なる素子層内にある２つの素子２０を結合する。こうして、図２に示すような平面２層構造の結合が可能となる。このような結合ができれば任意の結合をマッピングできることが知られており（V. Choi, arXiv:1001.3116 (2010)）、平面的結合に比べて用途が広がる。
【００２４】
以下、実施形態の計算装置の例について説明する。  
図１に示すように、複数の伝送線路３０は、第１伝送線路３１及び第２伝送線路３２を含む。第１伝送線路３１は、第１素子２１に印加される電磁場を発生し、第１素子２１に含まれる第１ループ内の磁束を変調する。これにより、例えば、第１素子２１を含む共振器がパラメトリック発振する。同様に、第２伝送線路３２は、第２素子２２に印加される電磁場を発生し、第２素子２２に含まれる第２ループ内の磁束を変調する。これにより、例えば、第２素子２２を含む共振器がパラメトリック発振する。
【００２５】
計算装置１００は、制御部１５０と測定器１５１とを含んでもよい。  
制御部１５０の少なくとも一部には、例えば、ＬＳＩ（Large Scale Integration）等の集積回路を用いることができる。制御部１５０の少なくとも一部には、例えば、ＩＣ（Integrated Circuit）チップセットを用いても良い。制御部１５０には、汎用プロセッサを用いてもよい。測定器１５１は、制御部１５０の一部であってもよい。
【００２６】
制御部１５０は、例えば電流源１５０ｅを含む。制御部１５０（電流源１５０ｅ）は、外部電流線Ｅ１を介して、複数の伝送線路３０と電気的に接続される。制御部１５０は、第１導電体１０と電気的に接続される。図では、便宜上、複数の伝送線路３０のうち第１伝送線路３１と、制御部１５０と、の接続関係のみ示す。
【００２７】
制御部１５０は、複数の伝送線路３０に流れる電流を制御する。これにより、制御部１５０は、複数の共振器における発振を制御する。例えば、制御部１５０は、第１伝送線路３１に流れる電流を制御して、第１共振器の発振を制御する。
【００２８】
第１層ＰＧ１には、複数の電極４０（電極４１、電極４２等）が設けられる。１つの電極４０は、共振器（１つの素子２０）と結合している。複数の電極４０は、共振器の発振状態の読み出し線用の端子である。複数の電極４０は、第１層ＰＧ１とは異なる層に設けられてもよい。
【００２９】
測定器１５１は、複数の導電線５０（読み出し線）及び複数の電極４０を介して、複数の素子２０と接続される。例えば、図１に示したように、第１導電線５１（読み出し線）及び電極４１は、測定器１５１と第１素子２１とを接続する。この「接続」は、容量性結合を含む。図では、便宜上、複数の素子２０のうち第１素子２１と、測定器１５１と、の接続関係のみ示す。
【００３０】
測定器１５１は、非線形素子の状態を測定する。例えば、測定器１５１は、第１素子２１における発振振幅の位相を測定する。これにより、共振器の発振状態を読み出すことができる。
【００３１】
図３に、ｄｃ ＳＱＵＩＤの例を示す。  
図３は、実施形態に係る計算装置の一部を例示する模式的平面図である。  
図３は、図１に示す矢印ＡＡの方向に沿って複数の素子２０の１つ（例えば第１素子２１）をみた模式的平面図である。この例では、第１素子２１は、ｄｃ ＳＱＵＩＤを含む。
【００３２】
ｄｃ ＳＱＵＩＤは、第１導電部材２０ａ、第２導電部材２０ｂ、第１線部２０ｃ及び第２線部２０ｄを含む。第２面Ｐｆ２に含まれる２つの方向を、第１、２素子方向ＤＥ１、ＤＥ２とする。第２導電部材２０ｂは、例えば、第１導電部材２０ａと並ぶ。第１線部２０ｃ及び第２線部２０ｄは、第１導電部材２０ａと第２導電部材２０ｂとの間に設けられる。第２線部２０ｄは、第１線部２０ｃと並ぶ。第１線部２０ｃは、超伝導体と超伝導体との間に設けられた絶縁体を含む。すなわち、第１線部２０ｃは、ジョセフソン接合Ｊ１を有する。同様に、第２線部２０ｄは、ジョセフソン接合Ｊ２を有する。
【００３３】
第１導電部材２０ａ、第２導電部材２０ｂ、第１線部２０ｃ及び第２線部２０ｄにより、ループ２０Ｌが形成される。ループ２０Ｌは、第１面Ｐｆ１（及び第２面Ｐｆ２）に沿う。例えば、ループ２０Ｌは、第１面Ｐｆ１（及び第２面Ｐｆ２）と平行に広がっている。
【００３４】
図４は、実施形態に係る別の計算装置の模式的断面図である。  
図４に示すように、実施形態に係る計算装置１０１においては、複数の素子２０が設けられた層（素子層）と、それに向かい合う第１導電体１０が設置される層（グランド層）とは、１つの基板の２つの表面上に設けられる。
【００３５】
計算装置１０１は、第１基板６１を含む。第１基板６１は、第１基板面７１と、第１基板面７１とは反対側の第２基板面７２を有する。
【００３６】
この例では、第１層ＰＧ１は、第１基板面７１上に設けられ、第１素子層ＰＥ１は、第２基板面７２上に設けられる。すなわち、第１導電体１０、複数の電極４０、複数の伝送線路３０（第１及び第２伝送線路３１、３２）は、第１基板面７１上に設けられ、同一面内に配置されている。複数の素子２０（第１及び第２素子２１、２２）は、第２基板面７２上に設けられる。
【００３７】
第１基板面７１（第１面Ｐｆ１）に対して垂直な方向をＺ軸方向とする。Ｚ軸方向に対して垂直な方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
【００３８】
図５及び図６は、実施形態に係る別の計算装置の模式的平面図である。  
図５は、図４に示す矢印ＡＢの方向に沿って第２基板面７２上に設けられた部材を見た平面図である。図６は、図４に示す矢印ＡＢの方向に沿って第１基板面７１上に設けられた部材を見た透視平面図である。
【００３９】
図５に示すように、第２基板面７２上には、複数の素子２０と、複数の結合部８０と、複数のフィルタ９０と、が設けられる。
【００４０】
第１素子２１は、第１素子層ＰＥ１内に設けられた第１ループ２１Ｌ（ループ２０Ｌ）を含み、第２素子２２は、第１素子層ＰＥ１内に設けられた第２ループ２２Ｌ（ループ２０Ｌ）を含む。
【００４１】
複数の結合部８０のそれぞれは、ループ８０Ｌを含むｄｃ ＳＱＵＩＤを含む結合共振器である。ループ８０Ｌは、ジョセフソン接合を有する。複数の結合部８０のそれぞれは、２つの素子２０の間に設けられ、２つの素子２０を結合する。例えば、第１結合部８１は、第１素子２１及び第２素子２２と容量性結合する。
【００４２】
複数のフィルタ９０のそれぞれは、複数の素子２０の少なくとも１つと容量性結合する。複数のフィルタ９０のそれぞれは、ループ９０Ｌを含むｄｃ ＳＱＵＩＤを含む。ループ９０Ｌは、ジョセフソン接合を有する。
【００４３】
図６に示すように、第１基板面７１上には、第１導電体１０と、複数の電極４０と、複数の伝送線路３０、複数の伝送線路３５と、複数の伝送線路３７と、が設けられる。
【００４４】
複数の伝送線路３０のそれぞれの少なくとも一部は、第１層ＰＧ１内に設けられ、第１基板面７１（第１面Ｐｆ１）に沿った曲線状である。その曲線は、図６に示した点３０ｐ（第１点）を中心にカーブする。例えば、伝送線路３０の平面形状は、Ｃ字状である。伝送線路３０の一端は、第１導電体１０と電気的に接続されている。複数の伝送線路３０と第１導電体１０とは連続して形成された１つの導電体であってもよい。
【００４５】
複数の伝送線路３０のそれぞれは、図６に小黒丸で示した位置Ｐ１において、外部電流線Ｅ１を介して電流源１５０ｅと電気的に接続される。第１導電体１０は、図６に小黒丸で示した位置Ｐ２において、外部電流線を介して電流源１５０ｅと電気的に接続される。複数の伝送線路３０のそれぞれにおいて、伝送線路３０を流れる電流は、位置Ｐ１と位置Ｐ２とを結ぶ経路を流れる。
【００４６】
複数の伝送線路３０のそれぞれは、図５に示すループ２０Ｌと向かい合うように配置される。図６に示す伝送線路３０の「×」と、図５に示すループ２０Ｌの「×」とが位置合わせされる。例えば、１つのＣ字状の伝送線路３０に囲まれた領域（例えば内接円）の少なくとも一部と、１つのループ２０Ｌに囲まれた領域の少なくとも一部とは、Ｚ軸方向において重なる。例えば、図６に示した第１伝送線路３１の点３０ｐ（第１点）は、図５に示した第１素子２１の第１ループ２１Ｌの内側の領域とＺ軸方向において重なる。例えば、発振器を発振させるためのループ内の磁束変調は、このようなＣ字状の伝送線路３０を流れる電流が作る磁場によって行われる。
【００４７】
複数の伝送線路３７のそれぞれは、伝送線路３０と同様の形状を有し、例えばＣ字状である。伝送線路３７の一端は、第１導電体１０と電気的に接続されている。  
複数の伝送線路３７のそれぞれは、図６に小黒丸で示した位置Ｐ３において、外部電流線を介して、電流源１５０ｅと電気的に接続される。第１導電体１０は、図６に小黒丸で示した位置Ｐ４において、外部電流線を介して、電流源１５０ｅと電気的に接続される。複数の伝送線路３７において、伝送線路３７を流れる電流は、位置Ｐ３と位置Ｐ４とを結ぶ経路を流れる。
【００４８】
複数の伝送線路３７のそれぞれは、図５に示すループ８０Ｌと向かい合うように配置される。例えば、１つのＣ字状の伝送線路３７に囲まれた領域（例えば内接円）の少なくとも一部と、１つのループ８０Ｌに囲まれた領域の少なくとも一部とは、Ｚ軸方向において重なる。図６に示す伝送線路３７の「×」と、図５に示すループ８０Ｌの「×」とが位置合わせされる。伝送線路３７を流れる電流が作る磁場で、ループ８０Ｌ内の磁束を調整する。これにより、結合部８０の共振周波数を調整し、２つの素子２０の結合強度を調整することができる。
【００４９】
複数の電極４０のそれぞれは、図６に黒丸で示した位置Ｐ５において、導電線５０（読み出し線）を介して、測定器１５１と電気的に接続される。第１導電体１０は、図６に黒丸で示した位置Ｐ６において、読み出し線を介して、測定器１５１と電気的に接続される。
【００５０】
例えば、電極４０の少なくとも一部、及び、導電線５０（読み出し線）の少なくとも一部は、図５に示したフィルタ９０の少なくとも一部と、Ｚ軸方向において重なる。フィルタ９０の端部は、図５に黒丸で示した位置Ｐ７において、電極４０と容量性結合する。これにより、例えば、第１導電線５１（読み出し線）は、フィルタ９０及び電極４０を介して、第１素子２１と接続される。以上により、測定器１５１は、例えば、共振器の発振振幅の位相を測定できる。
【００５１】
複数の伝送線路３５のそれぞれは、伝送線路３０と同様の形状を有し、例えばＣ字状である。伝送線路３５の一端は、第１導電体１０と電気的に接続されている。  
複数の伝送線路３５のそれぞれは、図６に小黒丸で示した位置Ｐ８において、外部電流線を介して、電流源１５０ｅと電気的に接続される。第１導電体１０は、図６に小黒丸で示した位置Ｐ９において、外部電流線を介して、電流源１５０ｅと電気的に接続される。複数の伝送線路３５のそれぞれにおいて、伝送線路３５を流れる電流は、位置Ｐ８と位置Ｐ９とを結ぶ経路を流れる。
【００５２】
複数の伝送線路３５のそれぞれは、図５に示すループ９０Ｌと向かい合うように配置される。例えば、１つのＣ字状の伝送線路３５に囲まれた領域（例えば内接円）の少なくとも一部と、１つのループ９０Ｌに囲まれた領域の少なくとも一部とは、Ｚ軸方向において重なる。図６に示す伝送線路３５の「×」と、図５に示すループ９０Ｌの「×」とが位置合わせされる。伝送線路３５を流れる電流が作る磁場で、ループ９０Ｌ内の磁束を調整する。これにより、フィルタ９０の共振周波数を調整し、フィルタ９０の通過帯域を調整できる。例えば、複数の素子２０の少なくとも１つと読み出し線（導電線５０）との結合を、オン・オフできる。
【００５３】
図７は、実施形態に係る別の計算装置の模式的断面図である。  
図７に示すように、実施形態に係る計算装置１０２においては、複数の素子２０が設けられた層（素子層）と、それに向かい合う第１導電体１０が設置される層（グランド層）とは、互いに異なる基板の表面である。
【００５４】
計算装置１０２は、第１基板６１と、第２基板６２と、を含む。第２基板６２は、第３基板面７３と、第３基板面７３とは反対側の第４基板面７４を有する。  
第１基板面７１は、第２基板面７２と第４基板面７４との間に位置する。第３基板面７３は、第１基板面７１と第４基板面７４との間に位置する。第１基板面７１と第３基板面７３とは向かい合っている。
【００５５】
この例では、第１素子層ＰＥ１は、第３基板面７３上に設けられ、第１層ＰＧ１は、第１基板面７１上に設けられる。すなわち、複数の素子２０（第１素子２１及び第２素子２２など）、複数のフィルタ９０及び複数の結合部８０は、第２基板６２の第３基板面７３上に設けられる。複数の伝送線路３０（伝送線路３１、伝送線路３２）の少なくとも一部、複数の伝送線路３５の少なくとも一部、複数の伝送線路３７の少なくとも一部、複数の電極４０の少なくとも一部は、第１基板６１の第１基板面７１上に設けられる。
【００５６】
第１基板面７１と第３基板面７３との間には、空間ＳＰ１が設けられる。大きな電場が生じやすい複数の素子２０と第１導電体１０との間の領域に、基板ではなく、空間が配置される。これにより、誘電損失（基板によって電磁場のエネルギーが吸収されるために生じる損失）を低減することができる。空間ＳＰ１には、例えばヘリウム（またはその他の気体）が存在する。空間ＳＰ１内の気圧が、大気圧に比べて低い状態（例えば真空）であってもよい。
【００５７】
第１基板６１と第２基板６２との間には、複数の柱部６６が設けられる。これにより、例えば、第１基板６１と第２基板６２との間の距離を一定に保つことができる。  
例えば、複数の柱部６６のそれぞれは、導電体を含む。複数の柱部６６のそれぞれの一端は、第１導電体１０と接し、他端は、第２基板６２と接する。複数の柱部６６は、第１導電体１０と同じ材料を含み、第１導電体１０と連続して形成されてもよい。このような複数の柱部６６は、共振器間の余計な結合を減らすバリアとなる。このバリアは、２つの基板同士を互いに固定してもよい。
【００５８】
第３基板面７３上に設けられた複数の素子２０のループ２０Ｌと、第１基板面７１上に設けられた伝送線路３０とは、互いに向き合うように配置される。これにより、例えば、ループ２０Ｌ内の磁束を、伝送線路３０を流れる電流が作る磁場によって変調し、発振器を発振させることができる。
【００５９】
第３基板面７３上に設けられたフィルタ９０の一部と、第１基板面７１上に設けられた電極４０とは、互いに向き合うように配置される。これにより、フィルタ９０と電極４０とは、容量性結合する。
【００６０】
図７に示すように、第１導電体１０、複数の電極４０及び伝送線路（複数の伝送線路３０、複数の伝送線路３５、複数の伝送線路３７）は、それぞれ、第１基板６１を貫通する導電部と電気的に接続されている。  
例えば、計算装置１０２は、図７に示す導電部１０ａ、導電部４０ａ、導電部３０ａ等を含む。
【００６１】
導電部１０ａの一部は、第２基板面７２上に設けられ、第１基板面７１上の第１導電体１０と電気的に接続される。第１導電体１０は、導電部１０ａを介して、電流源１５０ｅ及び測定器１５１と電気的に接続される。
【００６２】
導電部４０ａの一部は、第２基板面７２上に設けられ、第１基板面７１上の電極４０と電気的に接続される。電極４０は、導電部４０ａ及び読み出し線（導電線５０）を介して、測定器１５１と電気的に接続される。
【００６３】
導電部３０ａの一部は、第２基板面７２上に設けられ、第１基板面７１上の伝送線路３０と電気的に接続される。伝送線路３０は、導電部３０ａ及び外部電流線Ｅ１を介して、電流源１５０ｅと電気的に接続される。
【００６４】
図８は、実施形態に係る別の計算装置を例示する模式的断面図である。  
図８に示すように、実施形態に係る計算装置１０３においては、複数の素子２０を含む層（素子層）と、それに向かい合う第１導電体１０が設置される層（グランド層）と、が２組以上設けられる。異なる層内にある２つの素子２０は、結合部９１により結合される。
【００６５】
計算装置１０３は、複数の素子２０と、複数の伝送線路３０と、第１導電体１０と、第２導電体１２と、を含む。  
図８に示した第２層ＰＧ２（第２グランド層）は、第１面Ｐｆ１及び第２面Ｐｆ２とは異なる第３面Ｐｆ３に沿って広がる。第２層ＰＧ２は、第２導電体１２を含む。
第２導電体１２は、第２層ＰＧ２内に設けられ、第２層ＰＧ２が広がる方向に沿って広がる。第２導電体１２は、例えばグランドプレーンである。第２導電体１２と、第１導電体１０とには、同様の説明を適用できる。
【００６６】
図８に示す第２素子層ＰＥ２は、第２層ＰＧ２が広がる方向と交差する方向において、第２層ＰＧ２から離れる。  
第２素子層ＰＥ２は、複数の素子２０を含む。第２素子層ＰＥ２内に設けられ複数の素子２０は、第３素子２３を含む。第２素子層ＰＥ２（第３素子２３）は、第１〜第３面Ｐｆ１〜Ｐｆ３とは異なる第４面Ｐｆ４上に設けられる。Ｇ第３素子２３は、第３面Ｐｆ３と交差する方向（例えば第３面Ｐｆ３に対して垂直な方向）において、第２導電体１２から離れる。
【００６７】
第３素子２３と第２導電体１２とにより、第３共振器が形成される。第３素子２３は、例えば、第２素子層ＰＥ２に設けられた複数の素子２０の１つと容量性結合する。図８において図示を省略した結合部９１を介して、第３素子２３は、第１素子層ＰＥ１に設けられた複数の素子２０の１つ（例えば第１素子２１）と容量性結合する。
【００６８】
複数の伝送線路３０は、第３伝送線路３３を含む。第３伝送線路３３の少なくとも一部は、第２層ＰＧ２に設けられる。第３伝送線路３３は、第３素子２３に印加される電磁場を発生し、第３素子２３に含まれる第３ループ内の磁束を変調する。これにより、例えば第３素子２３を含む共振器がパラメトリック発振する。
【００６９】
図８に示した例においては、複数の素子２０が設けられる層（素子層）、及び、それに向かい合う第１導電体１０が設置される層（グランド層）は、２つの基板の表面である。
【００７０】
図８に示すように、計算装置１０３は、第１基板６１、第２基板６２及び第３基板６３を含む。第３基板６３は、第５基板面７５と、第５基板面７５とは反対側の第６基板面７６を有する。
【００７１】
第２素子層ＰＥ２は、第２基板６２の第４基板面７４上に設けられる。第２層ＰＧ２は、第３基板６３の第５基板面７５上に設けられる。
【００７２】
第３基板面７３と同様に、第４基板面７４上には、複数の素子２０、複数のフィルタ９０及び複数の結合部８０等が設けられる。第１基板面７１と同様に、第５基板面７５上には、第２導電体１２、複数の伝送線路３０の少なくとも一部、電極４０の少なくとも一部等が設けられる。
【００７３】
第１基板面７１（第１層ＰＧ１）と、第３基板面７３（第１素子層ＰＥ１）とは、互いに向かい合うように配置される。第５基板面７５（第２層ＰＧ２）と、第４基板面７４（第２素子層ＰＥ２）とは、互いに向かい合うように配置される。
【００７４】
すなわち、第１基板面７１は、第２基板面７２と第６基板面７６との間に設けられ、第３基板面７３は、第１基板面７１と第６基板面７６との間に設けられ、第４基板面７４は、第３基板面７３と第６基板面７６との間に設けられ、第５基板面７５は、第４基板面７４と第６基板面７６との間に設けられる。
【００７５】
計算装置１０３は、第３基板６３を貫通する導電部（導電部１２ｂ、導電部３０ｂ及び導電部４０ｂなど）を含む。第３基板６３において、第２導電体１２、電極４０及び伝送線路３０のそれぞれは、第３基板６３を貫通する導電部と電気的に接続される。これにより、第１基板６１の構造と同様に、第３基板６３において第６基板面７６側に電流源１５０ｅ及び測定器１５１が接続される。
【００７６】
図９及び図１０は、実施形態に係る別の計算装置の模式的平面図である。  
図９は、図８に示す矢印ＡＣの方向に沿って第５基板面７５上に設けられた部材を見た透視平面図である。図１０は、図８に示す矢印ＡＣの方向に沿って第４基板面７４上に設けられた部材を見た透視平面図である。
【００７７】
図９に示すように、第２素子層ＰＥ２においても、図５に関して説明した第１素子層ＰＥ１と同様に、複数の素子２０、複数のフィルタ９０及び複数の結合部８０等が設けられる。図１０に示すように、第２層ＰＧ２においても、図６に関して説明した第１層ＰＧ１と同様に、複数の伝送線路３０の少なくと一部、複数の伝送線路３５の少なくとも一部、複数の伝送線路３７の少なくとも一部及び電極４０の少なくとも一部が設けられる。
【００７８】
図９に示すように、計算装置１０３は、結合部９１を含む。結合部９１は、ループ９１Ｌを含むｄｃ ＳＱＵＩＤを含む結合共振器である。ループ９１Ｌは、ジョセフソン接合を有する。ループ９１Ｌは、第４基板面７４上に設けられている。
【００７９】
結合部９１は、第４基板面７４上に設けられた複数の素子２０の１つと、容量性結合する。図９に黒丸で示した位置Ｐ１０及び位置Ｐ１１において、結合部９１の一部は、第２基板６２を貫通する。すなわち、図８に示したように、結合部９１の少なくとも一部は、第３基板面７３と第４基板面７４との間に設けられる。これにより、結合部９１は、第３基板面７３上に設けられた複数の素子２０の１つと、容量性結合する。このような結合部９１（第２結合部９２）によって、第３基板面７３上の第１素子２１と、第４基板面７４上の第３素子２３とが結合される。
【００８０】
図１０に示すように、計算装置１０３は、第５基板面７５上に設けられた伝送線路３９を含む。伝送線路３９は、伝送線路３０と同様の形状を有し、例えばＣ字状である。伝送線路３９の一端は、第２導電体１２と電気的に接続されている。
【００８１】
伝送線路３９は、図１０に小黒丸で示した位置Ｐ１２において、外部電流線を介して、電流源１５０ｅと電気的に接続される。第２導電体１２は、図１０に小黒丸で示した位置Ｐ１３において、外部電流線を介して、電流源１５０ｅと電気的に接続される。伝送線路３９を流れる電流は、位置Ｐ１２と位置Ｐ１３とを結ぶ経路を流れる。
【００８２】
伝送線路３９は、図９に示すループ９１Ｌと向かい合うように配置される。例えば、１つのＣ字状の伝送線路３９に囲まれた領域（例えば内接円）の少なくとも一部と、１つのループ９１Ｌに囲まれた領域の少なくとも一部とは、Ｚ軸方向において重なる。図１０に示す伝送線路３９の「×」と、図９に示すループ９１Ｌの「×」とが位置合わせされる。伝送線路３９を流れる電流が作る磁場で、ループ９１Ｌ内の磁束を調整する。これにより、結合部９１の共振周波数を調整することができる。
【００８３】
計算装置１０３においては、第３基板面７３上には、図９に関する説明と同様に、複数の素子２０、フィルタ９０、結合部８０及び結合部９１等が設けられる。第１基板面７１上には、図１０に関する説明と同様に、第１導電体１０、複数の電極４０の少なくとも一部、複数の伝送線路３０の少なくとも一部、複数の伝送線路３５の少なくとも一部、複数の伝送線路３７の少なくとも一部、複数の伝送線路３９の少なくとも一部等が設けられる。
【００８４】
実施形態に係る計算装置において、グランド層及び素子層に設けられる導電体（複数の素子２０、複数の伝送線路３０、第１導電体１０、複数のフィルタ９０、複数の電極４０、複数の結合部８０、複数の結合部９１等）は、例えば、アルミニウム（Ａｌ）やニオブ（Ｎｂ）などの金属を含む。グランド層及び素子層に設けられる導電体は、低温において超伝導体となる。例えば、導電体は、冷却により超伝導体に転移する。これにより、超伝導回路を含む計算装置が提供される。
【００８５】
実施形態は、例えば、以下の構成を含んでも良い。  
（構成１）
第１面に沿って広がる第１導電体と、
前記第１面と交差する方向において前記第１導電体から離れ、ジョセフソン接合を有する第１素子と、
前記第１面と交差する前記方向において前記第１導電体から離れ、前記第１面に沿う第１方向において前記第１素子と並び、ジョセフソン接合を有する第２素子と、
前記第１素子に印加される電磁場を発生する第１伝送線路と、
前記第２素子に印加される電磁場を発生する第２伝送線路と、
を備えた計算装置。
（構成２）
前記第１素子と前記第１導電体とにより、共振器が形成可能である、構成１記載の計算装置。
（構成３）
前記第１素子は、少なくとも１つのジョセフソン接合を有する第１ループを含み、
前記第１伝送線路は、前記第１ループ内の磁束を変調する、構成１または２に記載の計算装置。
（構成４）
前記第１伝送線路の少なくとも一部は、前記第１面に沿い、前記第１面上の第１点を中心とする曲線状であり、
前記第１点は、前記第１面に対して垂直な方向において、前記第１ループと重なる、構成３記載の計算装置。
（構成５）
前記第１素子の状態を測定する測定器と前記第１素子とを電気的に接続する第１導電線と、
フィルタと、
をさらに備え、
前記第１導電線は、前記フィルタを介して前記第１素子と電気的に接続される、構成１〜４のいずれか１つに記載の計算装置。
（構成６）
前記第１導電線の少なくとも一部は、前記第１面に対して垂直な方向において、前記フィルタの少なくとも一部と重なる、構成５記載の計算装置。
（構成７）
第１結合部をさらに備え、
前記第１結合部は、前記第１素子と前記第２素子と、を結合し、
前記第１結合部は、共振周波数が調整可能な共振器である、構成１〜６のいずれか１つに記載の計算装置。
（構成８）
第２面に沿って広がる第２導電体と、
前記第２面と交差する方向において前記第２導電体から離れ、ジョセフソン接合を有する第３素子と、
前記第３素子に印加される電磁場を発生する第３伝送線路と、
をさらに備え、
前記第１素子と前記第３素子とは、結合された、構成１〜７のいずれか１つに記載の計算装置。
（構成９）
前記第３素子と前記第２導電体とにより、共振器が形成可能である、構成８記載の計算装置。
（構成１０）
第１基板面を有する第１基板をさらに備え、
前記第１導電体、前記第１伝送線路の少なくとも一部および前記第２伝送線路の少なくとも一部は、前記第１基板面上に設けられた、構成１〜９のいずれか１つに記載の計算装置。
（構成１１）
第１基板面と、前記第１基板面とは反対側の第２基板面と、を有する第１基板をさらに備え、
前記１導電体は、前記第１基板面上に設けられ、
前記第１素子及び前記第２素子は、前記第２基板面上に設けられた、構成１〜９のいずれか１つに記載の計算装置。
（構成１２）
第１基板と、
第２基板と、
をさらに備え、
前記第１導電体は、前記第１基板に設けられ、
前記第１素子及び前記第２素子は、前記第２基板に設けられる、構成１〜９のいずれか１つに記載の計算装置。
（構成１３）
前記第１基板と前記２基板との間に空間が設けられた、構成１２記載の計算装置。
（構成１４）
前記第１基板は、第１基板面と、前記第１基板面とは反対側の第２基板面と、を有し、
前記第２基板は、第３基板面と、前記第３基板面とは反対側の第４基板面と、を有し、
前記第１基板面及び前記第３基板面のそれぞれは、前記第２基板面と前記第４基板面との間に位置し、
前記第１導電体は、前記第１基板面上に設けられ、
前記第１素子及び前記第２素子は、前記第３基板面上に設けられた、構成１２または１３に記載の計算装置。
（構成１５）
第１基板面を有する第１基板と、
第３基板面と、前記第３基板面とは反対側の第４基板面と、を有する第２基板と、
をさらに備え、
前記第１導電体は、前記第１基板面上に設けられ、
第１素子及び前記第２素子は、前記第３基板面上に設けられ、
前記第３素子は、前記第４基板面上に設けられた、構成８または９に記載の計算装置。
（構成１６）
第５基板面を有する３基板をさらに備え、
前記第２導電体は、前記第５基板面上に設けられた、構成１５記載の計算装置。
（構成１７）
前記第１基板は、前記第１基板面とは反対側の第２基板面をさらに有し、
前記第３基板は、前記第５基板面とは反対側の第６基板面をさらに有し、
前記第１基板面は、前記第２基板面と前記第６基板面との間に設けられ、
前記第３基板面は、前記第１基板面と前記第６基板面との間に設けられ、
前記第４基板面は、前記第３基板面と前記第６基板面との間に設けられ、
前記第５基板面は、前記第４基板面と前記第６基板面との間に設けられた、構成１６記載の計算装置。
（構成１８）
前記第１素子と、前記第３素子と、を結合する第２結合部をさらに備え、
前記第２結合部の少なくとも一部は、前記第３基板面と前記第４基板面との間に設けられた、構成１５〜１７のいずれか１つに記載の計算装置。
（構成１９）
前記第２結合部は、共振周波数が調整可能な共振器である、構成１８記載の計算装置。
（構成２０）
前記第１伝送線路に流れる電流を制御する制御部をさらに備えた、構成１〜１９のいずれか１つに記載の計算装置。
【００８６】
実施形態において、電気的に接続される状態は、複数の導体が直接接する状態の他に、複数の導体が他の導体を介して接続される場合を含む。電気的に接続される状態は、複数の導体が、スイッチング及び増幅などの機能を有する素子を介して接続される場合を含む。
【００８７】
実施形態によれば、ジョセフソン接合を有する複数の素子を含む計算装置が提供できる。
【００８８】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【００８９】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、導電体、素子、伝送線路、基板、フィルタ、結合部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００９０】
その他、本発明の実施の形態として上述した計算装置を基にして、当業者が適宜設計変更して実施し得る全ての計算装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【００９１】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００９２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９３】
１０…第１導電体、  １０ａ…導電部、  １２…第２導電体、  １２ｂ…導電部、  ２０…素子、  ２０Ｌ…ループ、  ２０ａ…第１導電部材、  ２０ｂ…第２導電部材、  ２０ｃ…第１線部、  ２０ｄ…第２線部、  ２１…第１素子、  ２１Ｌ…第１ループ、  ２１Ｓ…第１共振器、  ２２…第２素子、  ２２Ｌ…第２ループ、  ２２Ｓ…第２共振器、  ２３…第３素子、  ３０…伝送線路、  ３０ａ、３０ｂ…導電部、  ３０ｐ…点、  ３１…第１伝送線路、  ３２…第２伝送線路、  ３３…第３伝送線路、  ３５、３７、３９…伝送線路、  ４０…電極、  ４０ａ、４０ｂ…導電部、  ４１、４２…電極、  ５０…導電線、  ５１…第１導電線、  ６１…第１基板、  ６２…第２基板、  ６３…第３基板、  ６６…柱部、  ７１…第１基板面、  ７２…第２基板面、  ７３…第３基板面、  ７４…第４基板面、  ７５…第５基板面、  ７６…第６基板面、  ８０…結合部、  ８０Ｌ…ループ、  ８１…第１結合部、  ９０…フィルタ、  ９０Ｌ…ループ、  ９１…結合部、  ９１Ｌ…ループ、  ９２…第２結合部、  １００〜１０３…計算装置、  １５０…制御部、  １５０ｅ…電流源、  １５１…測定器、  Ｄ１、第１方向、  Ｄ２…第２方向、  ＤＥ１…第１素子方向、  ＤＥ２…第２素子方向、  Ｅ１…外部電流線、  Ｊ１、Ｊ２…ジョセフソン接合、  Ｐ１〜Ｐ１３…位置、  ＰＥ１…第１素子層、  ＰＥ２…第２素子層、  Ｐｆ１〜Ｐｆ４…第１〜第４面、  ＰＧ１…第１層、  ＰＧ２…第２層、  ＳＰ１…空間
【図１】
2018011266.tif 000003
【図２】
2018011266.tif 000004
【図３】
2018011266.tif 000005
【図４】
2018011266.tif 000006
【図５】
2018011266.tif 000007
【図６】
2018011266.tif 000008
【図７】
2018011266.tif 000009
【図８】
2018011266.tif 000010
【図９】
2018011266.tif 000011
【図１０】
2018011266.tif 000012