(57)【要約】【課題】安定的に短絡できるトリミングデバイス用のツェナーダイオードを提供する。【解決手段】第１導電型の第１領域、および、第２導電型の第２領域を、基板の内部において基板上面に露出する領域に形成する段階と、第１領域および第２領域をそれぞれ露出させるダイオード用コンタクトホールを有する層間絶縁膜を、基板の上面の上方に形成する段階と、ダイオード用コンタクトホールにより露出した、第１領域および第２領域のそれぞれの一部を覆うマスク部を形成する段階と、基板の上面に金属膜を成膜する段階と、金属膜をエッチバックして、マスク部を露出させる段階と、マスク部を除去する段階と、マスク部を除去した領域に、金属膜とは異なる材料の金属電極部を形成する段階とを備える半導体装置の製造方法を提供する。【選択図】図１
2018148171.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１領域、および、第２導電型の第２領域を、基板の内部において基板上面に露出する領域に形成する段階と、
前記第１領域および前記第２領域をそれぞれ露出させるダイオード用コンタクトホールを有する層間絶縁膜を、前記基板の上面の上方に形成する段階と、
前記ダイオード用コンタクトホールにより露出した、前記第１領域および前記第２領域のそれぞれの一部を覆うマスク部を形成する段階と、
前記基板の上面に金属膜を成膜する段階と、
前記金属膜をエッチバックして、前記マスク部を露出させる段階と、
前記マスク部を除去する段階と、
前記マスク部を除去した領域に、前記金属膜とは異なる材料の金属電極部を形成する段階と
を備える半導体装置の製造方法。
【請求項２】
前記層間絶縁膜を形成する前に、前記基板の内部に素子領域を形成する段階と、
前記金属膜を成膜する前に、前記層間絶縁膜に、前記素子領域を露出させる素子用コンタクトホールを形成する段階と
を更に備え、
前記ダイオード用コンタクトホールの側壁と前記マスク部の側壁との間隙の幅と、前記素子用コンタクトホールの幅とが等しくなるように、前記マスク部を形成する
請求項１に記載の製造方法。
【請求項３】
前記層間絶縁膜の厚みと、前記マスク部の厚みとが等しくなるように、前記マスク部を形成する
請求項１または２に記載の製造方法。
【請求項４】
前記金属膜は、タングステンを含む
請求項１から３のいずれか一項に記載の製造方法。
【請求項５】
前記金属電極部は、アルミニウムを含む
請求項１から４のいずれか一項に記載の製造方法。
【請求項６】
前記基板はシリコン基板である
請求項１から５のいずれか一項に記載の製造方法。
【請求項７】
基板と、
前記基板の内部において、前記基板の上面に露出する領域に設けられた第１導電型の第１領域と、
前記基板の内部において、前記基板の上面に露出し、且つ、前記第１領域と隣接して設けられた第２導電型の第２領域と、
前記基板の上面の上方に設けられ、前記第１領域および前記第２領域をそれぞれ露出させるダイオード用コンタクトホールを有する層間絶縁膜と、
それぞれの前記ダイオード用コンタクトホールの側壁に沿って設けられ、且つ、前記第１領域および前記第２領域が前記ダイオード用コンタクトホールの底部に露出するように設けられ、金属材料で形成されたプラグと、
それぞれの前記ダイオード用コンタクトホールの底部に露出した前記第１領域および前記第２領域にそれぞれ接続され、前記プラグとは異なる材料で形成された２つの金属電極部と
を備え、
前記ダイオード用コンタクトホールの上端における前記プラグの幅が、前記ダイオード用コンタクトホールの底部における前記プラグの幅の５０％以上である半導体装置。
【請求項８】
前記ダイオード用コンタクトホールの上端における前記プラグの幅が、前記ダイオード用コンタクトホールの底部における前記プラグの幅の９０％以上である
請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
半導体集積回路において、トリミングデバイスにより回路特性を補正する技術が知られている（例えば、特許文献１および２参照）。トリミングデバイスとして、ツェナーダイオードが用いられる。ツェナーダイオードの不純物拡散領域にアルミニウム等の金属電極を接触させた状態で、ツェナーダイオードに逆バイアスを印加して一定以上の電流を流すことで、アルミニウム等の電極材料がダイオードの不純物拡散領域に拡散する。これによりツェナーダイオードのアノードとカソード間に導電パスが形成されて、アノードとカソードが短絡する。
特許文献１  特開２０００−３４０７５０号公報
特許文献２  特開２００５−２２８９２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
半導体基板と金属電極との間には絶縁層が形成され、絶縁層に設けられたコンタクトホールを介して金属電極と半導体基板とが接触する。半導体集積回路を微細化していくと、コンタクトホールの径も小さくなる。コンタクトホールの径が小さくなると、アルミニウム等をコンタクトホールの内部に埋め込むことが困難になる。
【０００４】
タングステン等を用いることで、微細なコンタクトホールの内部に金属材料を充填することが容易になる。この場合、コンタクトホール内にはタングステン等のプラグが形成され、プラグの上部にアルミニウム等の電極が形成される。
【０００５】
しかし、タングステンでコンタクトホールの内部を充填すると、アルミニウムが半導体基板に接触しなくなる。このため、ツェナーダイオードに大きな逆電流を流しても、アルミニウムがダイオードの不純物拡散領域に入り込まない。この場合、ツェナーダイオードをトリミングデバイスとして用いることが困難である。
【課題を解決するための手段】
【０００６】
本発明の第１の態様においては、半導体装置の製造方法を提供する。製造方法は、第１導電型の第１領域、および、第２導電型の第２領域を、基板の内部において基板上面に露出する領域に形成する段階を備えてよい。製造方法は、第１領域および第２領域をそれぞれ露出させるダイオード用コンタクトホールを有する層間絶縁膜を、基板の上面の上方に形成する段階を備えてよい。製造方法は、ダイオード用コンタクトホールにより露出した、第１領域および第２領域のそれぞれの一部を覆うマスク部を形成する段階を備えてよい。製造方法は、基板の上面に金属膜を成膜する段階を備えてよい。製造方法は、金属膜をエッチバックして、マスク部を露出させる段階を備えてよい。製造方法は、マスク部を除去する段階を備えてよい。製造方法は、マスク部を除去した領域に、金属膜とは異なる材料の金属電極部を形成する段階を備えてよい。
【０００７】
製造方法は、層間絶縁膜を形成する前に、基板の内部に素子領域を形成する段階を備えてよい。製造方法は、金属膜を成膜する前に、層間絶縁膜に、素子領域を露出させる素子用コンタクトホールを形成する段階を備えてよい。
【０００８】
ダイオード用コンタクトホールの側壁とマスク部の側壁との間隙の幅と、素子用コンタクトホールの幅とが等しくなるように、マスク部を形成してよい。層間絶縁膜の厚みと、マスク部の厚みとが等しくなるように、マスク部を形成してよい。
【０００９】
金属膜は、タングステンを含んでよい。金属電極部は、アルミニウムを含んでよい。基板はシリコン基板であってよい。
【００１０】
本発明の第２の態様においては、半導体装置を提供する。半導体装置は、基板を備えてよい。半導体装置は、基板の内部において、基板の上面に露出する領域に設けられた第１導電型の第１領域を備えてよい。半導体装置は、基板の内部において、基板の上面に露出し、且つ、第１領域と隣接して設けられた第２導電型の第２領域を備えてよい。半導体装置は、基板の上面の上方に設けられ、第１領域および第２領域をそれぞれ露出させるダイオード用コンタクトホールを有する層間絶縁膜を備えてよい。半導体装置は、それぞれのダイオード用コンタクトホールの側壁に沿って設けられ、且つ、第１領域および第２領域がダイオード用コンタクトホールの底部に露出するように設けられ、金属材料で形成されたプラグを備えてよい。半導体装置は、それぞれのダイオード用コンタクトホールの底部に露出した第１領域および第２領域にそれぞれ接続され、プラグとは異なる材料で形成された２つの金属電極部を備えてよい。ダイオード用コンタクトホールの上端におけるプラグの幅が、ダイオード用コンタクトホールの底部におけるプラグの幅の５０％以上であってよい。
【００１１】
ダイオード用コンタクトホールの上端におけるプラグの幅が、ダイオード用コンタクトホールの底部におけるプラグの幅の９０％以上であってよい。
【００１２】
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
【図面の簡単な説明】
【００１３】
【図１】半導体装置の製造方法の一例を示す図である。
【図２】図１に示した処理に続く処理の一例を示す図である。
【図３】比較例に係る製造方法を説明する図である。
【図４】プラグ３６の形状を説明する図である。
【発明を実施するための形態】
【００１４】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１５】
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層、領域またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
【００１６】
各実施例においては、第１導電型をｎ型、第２導電型をｐ型とした例を示しているが、第１導電型をｐ型、第２導電型をｎ型としてもよい。
【００１７】
図１は、半導体装置の製造方法の一例を示す図である。本例の製造方法は、トリミングデバイスとして使用可能な半導体装置を製造する。
【００１８】
ステップＳ２００において、半導体基板１０を準備する。半導体基板１０は、半導体基板１０に接して設けられた金属電極から一定以上の電流が半導体基板１０の内部に流れた場合に、当該金属電極に含まれる金属材料が半導体基板中に拡散可能な材料で形成される。一例として半導体基板１０はシリコン基板であり、金属材料はアルミニウムである。本例の半導体基板１０は、ｎ型の不純物が添加されている。
【００１９】
半導体基板１０の内部において、半導体基板１０の上面に露出する領域に、ｐ型のウェル領域１２を形成する。ウェル領域１２に加えて、ｐ型のウェル領域１４を形成してもよい。本例のウェル領域１２およびウェル領域１４は、分離して形成されている。つまり、ウェル領域１２およびウェル領域１４の間には、ｎ型の領域が設けられている。他の例では、ウェル領域１２およびウェル領域１４は連続的に形成されてもよい。ウェル領域１２およびウェル領域１４は、半導体基板１０の上面側から、ｐ型の不純物を注入して形成してよい。
【００２０】
また、半導体基板１０の内部において、半導体基板１０の上面に露出する領域に、ｎ型の第１領域１８と、ｐ型の第２領域２０とを形成する。本例の第１領域１８および第２領域２０は、ウェル領域１２に形成される。第１領域１８および第２領域２０は、半導体基板１０の上面側から、ｎ型の不純物とｐ型の不純物をそれぞれ注入して形成してよい。
【００２１】
第１領域１８および第２領域２０は、ｐｎ接合を形成するように隣接して形成される。第１領域１８および第２領域２０は、ツェナーダイオード２２として機能するように、それぞれ不純物が添加されている。本例の第１領域１８はカソード領域であり、第２領域２０はアノード領域である。
【００２２】
第１領域１８および第２領域２０にそれぞれ金属電極を接触させ、ツェナーダイオード２２の耐圧より大きい逆バイアスを印加すると、第１領域１８（カソード領域）から第２領域２０（アノード領域）に電流が流れる。一定以上、例えば１００ｍＡ以上、の電流が流れると、金属電極に含まれるアルミニウム等が半導体基板１０の内部に拡散する。これにより、ツェナーダイオード２２のアノードおよびカソードが短絡状態となる。
【００２３】
ウェル領域１４には、素子領域１６が形成されてよい。本例の素子領域１６は、不純物が拡散した拡散抵抗として機能する。ただし、素子領域１６は、拡散抵抗に限定されない。素子領域１６は、ダイオード、トランジスタ等の少なくとも一部として機能してよく、他の素子の少なくとも一部として機能してもよい。素子領域１６は、ツェナーダイオード２２が短絡状態となった場合に、半導体基板１０に形成された回路、または、半導体基板１０の外部に設けられた回路に接続されて、当該回路の特性を調整する素子であってよく、他の素子であってもよい。
【００２４】
ステップＳ２０２において、半導体基板１０の上面の上方に、層間絶縁膜２４を形成する。層間絶縁膜２４は、ボロンまたはリン等が添加されたシリケートガラス（すなわち、ＢＰＳＧまたはＰＳＧ）、酸化膜または窒化膜等であってよい。本例の層間絶縁膜２４は、半導体基板１０の上面全体を覆うように形成されている。
【００２５】
層間絶縁膜２４を形成した後に、層間絶縁膜２４にダイオード用コンタクトホール２８を形成する。ダイオード用コンタクトホール２８は、第１領域１８および第２領域２０のそれぞれに対して形成され、第１領域１８および第２領域２０を露出させる。ダイオード用コンタクトホール２８は、ドライエッチング等で形成してよい。
【００２６】
また、層間絶縁膜２４には、素子領域１６を露出させる素子用コンタクトホール２６を更に形成してよい。ダイオード用コンタクトホール２８の幅は、素子用コンタクトホール２６の幅より大きい。上面視におけるコンタクトホールの形状が円形の場合、コンタクトホールの幅とはコンタクトホールの直径であってよい。上面視においてコンタクトホールが所定の方向に長手を有する場合、コンタクトホールの幅とは、上面視においてコンタクトホールの長手方向と直交する方向における、コンタクトホールの長さであってよい。上面視においてコンタクトホールが長方形の場合、コンタクトホールの幅とはコンタクトホールの短辺の長さであってよい。それぞれのダイオード用コンタクトホール２８の幅は、それぞれの素子用コンタクトホール２６の幅の２倍より大きくてよく、３倍より大きくてもよい。
【００２７】
ステップＳ２０４において、ダイオード用コンタクトホール２８により露出した、第１領域１８および第２領域２０のそれぞれの一部を覆うマスク部３０を形成する。マスク部３０は、ダイオード用コンタクトホール２８の内部に設けられる。マスク部３０は、層間絶縁膜２４とは異なる材料で形成される。マスク部３０は、層間絶縁膜２４に対するエッチングの選択比が十分大きい材料で形成されることが好ましい。マスク部３０は、例えば感光性のレジストである。マスク部３０は、フォトリソグラフィ等により形成してよい。
【００２８】
マスク部３０の側壁と、層間絶縁膜２４の側壁との間には間隙３２が設けられる。本例のマスク部３０は、側壁の全周に渡って層間絶縁膜２４とは離れて設けられる。間隙３２の幅Ｗ１が、素子用コンタクトホール２６の幅Ｗ２と等しくなるように、マスク部３０を形成してよい。なお、幅が等しいとは、幅が厳密に一致している場合に加え、所定の誤差を有する場合も含む。本例では、１０％以内の誤差であれば、幅Ｗ１と幅Ｗ２が等しいとする。
【００２９】
半導体基板１０の上面と垂直な方向におけるマスク部３０の厚みは、層間絶縁膜２４の厚みと等しくてよい。厚みが等しいとは、厚みが厳密に一致している場合に加え、所定の誤差を有する場合も含む。本例では、１０％以内の誤差であれば、厚みが等しいとする。
【００３０】
ステップＳ２０６において、半導体基板１０の上面の上方に、金属膜３４を形成する。金属膜３４は、後述する金属電極部３８の材料よりも、微細なコンタクトホール内に埋め込みが容易な材料で形成される。一例として金属膜３４はタングステンを含む。金属膜３４は、金属電極部３８の材料よりも、半導体基板１０の内部に拡散しにくい材料で形成されてよい。
【００３１】
金属膜３４は、少なくとも間隙３２の全体に充填される。本例の金属膜３４は、間隙３２の高さよりも厚く形成される。金属膜３４は、素子用コンタクトホール２６の内部、および、層間絶縁膜２４の上面の上方にも形成される。幅Ｗ１と幅Ｗ２とを等しくし、また、マスク部３０および層間絶縁膜２４の厚みを等しくすることで、マスク部３０の上方における金属膜３４の厚みと、層間絶縁膜２４の上方における金属膜３４の厚みをほぼ均一にできる。これにより、マスク部３０上の金属膜３４と、層間絶縁膜２４上の金属膜３４とを、ほぼ同一の時間のエッチバック処理で除去できる。
【００３２】
図２は、図１に示した処理に続く処理の一例を示す図である。ステップＳ２０８において、金属膜３４をエッチバックする。本例では、金属膜３４の上面全体を、プラズマエッチング等により均等にエッチングする。
【００３３】
マスク部３０および層間絶縁膜２４の上面が露出するまで、金属膜３４をエッチバックする。つまり、図２に示すように、間隙３２の内部および素子用コンタクトホール２６の内部以外の金属膜３４を除去する。これにより、間隙３２および素子用コンタクトホール２６の内部に、タングステン等のプラグ３６およびプラグ３７が形成される。プラグ３６の形状は、間隙３２の形状と同一である。プラグ３７の形状は、素子用コンタクトホール２６の形状と同一である。
【００３４】
ステップＳ２１０において、マスク部３０の全体を除去する。マスク部３０は、ウェットエッチング等で除去してよい。このとき、層間絶縁膜２４は、ほとんど除去しない。つまり、層間絶縁膜２４に対するマスク部３０の選択比が十分高いエッチャントを用いてマスク部３０を除去する。マスク部３０を除去することで、プラグ３６により囲まれた空間４０が形成される。それぞれの空間４０には、第１領域１８または第２領域２０が露出する。
【００３５】
ステップＳ２１２において、マスク部３０を除去した領域（空間４０）に、金属電極部３８を形成する。金属電極部３８は、第１領域１８または第２領域２０の上面と接するように設けられる。金属電極部３８は、金属膜３４とは異なる材料で形成される。一例として金属電極部３８は、アルミニウムを含む。金属電極部３８は、アルミニウム電極であってよく、アルミニウムと、銅およびシリコンの少なくとも一方との合金電極であってもよい。金属電極部３８およびプラグ３６の間には、チタンまたは窒化チタン等のバリアメタルを設けてもよい。
【００３６】
また、プラグ３７の上方に、金属電極部３９を形成してよい。金属電極部３９は、金属電極部３８と同一の材料で形成される。金属電極部３９は、金属電極部３８と同一のプロセスで形成されてよい。
【００３７】
このような処理により、半導体装置１００を形成する。本例の製造方法によれば、プラグ３６の形状は、図１および図２に示した間隙３２とほぼ同一形状となる。このため、プラグ３６の形状を精度よく制御できる。特に、プラグ３６と半導体基板１０との接触面積を精度よく制御できるので、金属電極部３８と半導体基板１０との接触面積を精度よく制御できる。このため、金属電極部３８から半導体基板１０へのアルミニウム等の金属材料の拡散のバラツキを低減でき、アルミニウム等の金属材料がプラグ３６により囲まれた両側の空間４０から拡散するため、ツェナーダイオード２２を安定して短絡できる。また、金属膜３４をエッチバックするだけで、所定の形状のプラグ３６を形成できるので、処理工程を簡略化できる。
【００３８】
図３は、比較例に係る製造方法を説明する図である。比較例に係る製造方法は、マスク部３０を用いない。他の処理は、図１および図２に示した例と同様である。図１に示した例と同様に、ステップＳ３００において半導体基板１０にツェナーダイオード２２および素子領域１６を形成する。
【００３９】
ステップＳ３０２において、層間絶縁膜２４を形成する。また、層間絶縁膜２４に素子用コンタクトホール２６およびダイオード用コンタクトホール２８を形成する。
【００４０】
ステップＳ３０４において、半導体基板１０の上面に金属膜３４を形成する。本例ではマスク部３０を用いておらず、ダイオード用コンタクトホール２８の幅が、素子用コンタクトホール２６の幅より大きい。このため、ダイオード用コンタクトホール２８の上方において、金属膜３４の上面には凹部２９が形成される。
【００４１】
ステップＳ３０６において、金属膜３４をエッチバックする。このとき、第１領域１８および第２領域２０が露出するまで、金属膜３４をエッチバックする。その結果、ダイオード用コンタクトホール２８の側壁には、タングステン等のサイドウォール部１３６が残存する。金属膜３４の上面に凹部２９が形成されているので、サイドウォール部１３６は、上側が細いテーパー形状を有する。
【００４２】
本例では、サイドウォール部１３６と半導体基板１０とが接触する面積は、金属膜３４のエッチバック時間等の条件で変動する。このため、アルミニウム等の金属電極部３８を設けた場合に、金属電極部３８と半導体基板１０との接触面積にバラツキが生じ、ツェナーダイオード２２を安定的に短絡させることが困難になる。上述したように、図１および図２に示した製造方法によれば、ツェナーダイオード２２を安定的に短絡させることができる。このため、トリミングデバイスとして安定的に動作できる。
【００４３】
図４は、プラグ３６の形状を説明する図である。図４は、半導体装置１００の一部の構造を示しており、金属電極部３８等を省略している。プラグ３６は、ダイオード用コンタクトホール２８の側壁に沿って設けられている。本例では、ダイオード用コンタクトホール２８の上端におけるプラグ３６の幅をＷ３とし、ダイオード用コンタクトホール２８の底部におけるプラグ３６の幅をＷ１とする。ダイオード用コンタクトホール２８の底部とは、半導体基板１０の上面と同一の高さ位置における部分である。ダイオード用コンタクトホール２８の上端とは、層間絶縁膜２４の上面と同一の高さ位置における部分である。
【００４４】
本例では、プラグ３６の上端の幅Ｗ３は、プラグ３６の底部の幅Ｗ１の５０％以上である。プラグ３６は、間隙３２に形成されるので、上端の幅Ｗ３が、図３に示したサイドウォール部１３６の上端の幅より大きくなる。間隙３２にプラグ３６を形成することで、上述したように、ツェナーダイオード２２を安定的に短絡できる。プラグ３６の上端の幅Ｗ３は、プラグ３６の底部の幅Ｗ１の７０％以上であってよく、９０％以上であってよく、１００％以上であってもよい。
【００４５】
また、半導体基板１０の上面と垂直な方向におけるプラグ３６の厚みは、層間絶縁膜２４の厚みと同一であってよい。厚みの誤差が１０％以内の場合を、厚みが同一としてよい。
【００４６】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４７】
特許請求の範囲、明細書、および図面中において示した方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００４８】
１０・・・半導体基板、１２・・・ウェル領域、１４・・・ウェル領域、１６・・・素子領域、１８・・・第１領域、２０・・・第２領域、２２・・・ツェナーダイオード、２４・・・層間絶縁膜、２６・・・素子用コンタクトホール、２８・・・ダイオード用コンタクトホール、２９・・・凹部、３０・・・マスク部、３２・・・間隙、３４・・・金属膜、３６、３７・・・プラグ、３８、３９・・・金属電極部、４０・・・空間、１００・・・半導体装置、１３６・・・サイドウォール部
【図１】
2018148171.tif 000003
【図２】
2018148171.tif 000004
【図３】
2018148171.tif 000005
【図４】
2018148171.tif 000006