(57)【要約】【課題】簡易に絶縁型スイッチング電源の変換効率を高める。【解決手段】整流ＩＣ３０は、トランジスタ（縦型ＮＤＭＯＳＦＥＴ）を集積化したトランジスタチップ３１と、トランジスタのドレイン電圧ＶＤとソース電圧ＶＳを検出してトランジスタのオン／オフ制御を行うコントローラチップ３２と、を単一のパッケージに封止して成り、絶縁型スイッチング電源１の二次側整流手段として機能する。コントローラチップ３２は、ＶＤ＜ＶＳのときにトランジスタをオンし、ＶＤ＞ＶＳのときにトランジスタをオフする。絶縁型スイッチング電源１は、入力電圧Ｖｉが印加されるトランス１０と、帰還信号Ｓｆｂに応じてトランス１０の一次側電流Ｉｐを制御する制御部２０と、トランス１０の二次側電圧ＶＳを整流平滑して出力電圧Ｖｏを生成する整流平滑部３０及び４０と、出力電圧Ｖｏに応じて帰還信号Ｓｆｂを生成する出力帰還部５０と、を有する。【選択図】図１
2018074721.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタを集積化したトランジスタチップと、前記トランジスタの第１ノード電圧と第２ノード電圧をそれぞれ検出して前記トランジスタのオン／オフ制御を行うコントローラチップと、を単一のパッケージに封止して成り、絶縁型スイッチング電源の二次側整流手段として機能することを特徴とする整流ＩＣ。
【請求項２】
前記コントローラチップは、前記第１ノード電圧が前記第２ノード電圧よりも低いときに前記トランジスタをオンし、前記第１ノード電圧が前記第２ノード電圧よりも高いときに前記トランジスタをオフすることを特徴とする請求項１に記載の整流ＩＣ。
【請求項３】
前記トランジスタは、縦型ＮＤＭＯＳＦＥＴ［N-channel type double-diffused metal oxide semiconductor field effect transitor］であることを特徴とする請求項１または請求項２に記載の整流ＩＣ。
【請求項４】
前記トランジスタチップは、第１リードフレームにダイボンディングされており、前記コントローラチップは、絶縁部材を介して前記第１リードフレーム上にマウントされていることを特徴とする請求項３に記載の整流ＩＣ。
【請求項５】
前記トランジスタチップのソースパッドと第２リードフレームとの間、前記コントローラチップのソース電圧検出パッドと前記第２リードフレームとの間、前記コントローラチップのドレイン電圧検出パッドと前記第１リードフレームとの間、前記コントローラチップのゲート制御パッドと前記トランジスタチップのゲートパッドとの間、並びに、前記コントローラチップの電源パッドと第３リードフレームとの間には、それぞれ、１本または複数本のワイヤが敷設されていることを特徴とする請求項４に記載の整流ＩＣ。
【請求項６】
前記第１リードフレームには、前記絶縁部材とワイヤボンディング領域との間を隔てる隔離溝が形成されていることを特徴とする請求項５に記載の整流ＩＣ。
【請求項７】
前記絶縁部材は、絶縁性ペーストで前記リードフレームに貼付されていることを特徴とする請求項４〜請求項６のいずれか一項に記載の整流ＩＣ。
【請求項８】
前記絶縁部材は、セラミック絶縁基板であることを特徴とする請求項４〜請求項７のいずれか一項に記載の整流ＩＣ。
【請求項９】
前記第１リードフレームは、少なくともその一部が放熱パッドとして露出されていることを特徴とする請求項４〜請求項８のいずれか一項に記載の整流ＩＣ。
【請求項１０】
入力電圧が印加されるトランスと、
帰還信号に応じて前記トランスの一次側電流を制御する制御部と、
前記トランスの二次側電圧を整流平滑して出力電圧を生成する整流平滑部と、
前記出力電圧に応じて前記帰還信号を生成する出力帰還部と、
を有し、
前記整流平滑部は、二次側整流手段として、請求項１〜請求項９のいずれか一項に記載の整流ＩＣを含むことを特徴とする絶縁型スイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書中に開示されている発明は、整流ＩＣ及びこれを用いた絶縁型スイッチング電源に関する。
【背景技術】
【０００２】
従来より、絶縁型スイッチング電源は、あらゆる分野（自動車分野、産業機械分野、民生分野など）で用いられている。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−０６７４４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図１０は、絶縁型スイッチング電源の第１従来例を示す回路ブロック図である。本従来例の絶縁型スイッチング電源１００であれば、一次回路系１００ｐ（ＧＮＤ１系）と二次回路系１００ｓ（ＧＮＤ２系）との間を電気的に絶縁しつつ、入力電圧Ｖｉから出力電圧Ｖｏを生成して負荷Ｚに供給することができる。
【０００６】
しかしながら、第１従来例の絶縁型スイッチング電源１００では、二次側整流手段として、順方向降下電圧Ｖｆの大きいダイオード１３０が用いられているので、その変換効率について更なる改善の余地があった。
【０００７】
図１１は、絶縁型スイッチング電源の第２従来例を示す回路ブロック図である。第２従来例の絶縁型スイッチング電源２００では、先のダイオード１３０に代えて、オン抵抗値の小さい整流トランジスタ２３１と、そのオン／オフ制御を行う制御ＩＣ２３２が用いられているので、第１従来例よりも高い変換効率を実現することができる。
【０００８】
しかしながら、第２従来例の絶縁型スイッチング電源２００では、これを搭載するアプリーケーションの仕様に合わせて最適な整流トランジスタ２３１を選ぶ度に、コントローラＩＣ２３２とのマッチング作業（ゲート抵抗値の調整作業など）をユーザ自身で行う必要があり、その利便性について更なる改善の余地があった。また、第１従来例と比べて、部品点数が増えるので、回路面積の増大やコストアップを招くという課題もあった。
【０００９】
本明細書中に開示されている発明は、本願の発明者により見出された上記課題に鑑み、簡易に絶縁型スイッチング電源の変換効率を高めることのできる整流ＩＣを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本明細書中に開示されている整流ＩＣは、トランジスタを集積化したトランジスタチップと、前記トランジスタの第１ノード電圧と第２ノード電圧をそれぞれ検出して前記トランジスタのオン／オフ制御を行うコントローラチップと、を単一のパッケージに封止して成り、絶縁型スイッチング電源の二次側整流手段として機能する構成（第１の構成）とされている。
【００１１】
なお、上記第１の構成から成る整流ＩＣにおいて、前記コントローラチップは、前記第１ノード電圧が前記第２ノード電圧よりも低いときに前記トランジスタをオンして、前記第１ノード電圧が前記第２ノード電圧よりも高いときに前記トランジスタをオフする構成（第２の構成）にするとよい。
【００１２】
また、上記第２の構成から成る整流ＩＣにおいて、前記トランジスタは、縦型ＮＤＭＯＳＦＥＴ［N-channel type double-diffused metal oxide semiconductor field effect transitor］である構成（第３の構成）にするとよい。
【００１３】
また、上記第３の構成から成る整流ＩＣにおいて、前記トランジスタチップは、第１リードフレームにダイボンディングされており、前記コントローラチップは、絶縁部材を介して前記第１リードフレーム上にマウントされている構成（第４の構成）にするとよい。
【００１４】
また、上記第４の構成から成る整流ＩＣにおいて、前記トランジスタチップのソースパッドと第２リードフレームとの間、前記コントローラチップのソース電圧検出パッドと前記第２リードフレームとの間、前記コントローラチップのドレイン電圧検出パッドと前記第１リードフレームとの間、前記コントローラチップのゲート制御パッドと前記トランジスタチップのゲートパッドとの間、並びに、前記コントローラチップの電源パッドと第３リードフレームとの間には、それぞれ、１本または複数本のワイヤが敷設されている構成（第５の構成）にするとよい。
【００１５】
また、上記第４または第５の構成から成る整流ＩＣにおいて、前記第１リードフレームには、前記絶縁部材とワイヤボンディング領域との間を隔てる隔離溝が形成されている構成（第６の構成）にするとよい。
【００１６】
また、上記第４〜第６いずれかの構成から成る整流ＩＣにおいて、前記絶縁部材は、絶縁性ペーストで前記リードフレームに貼付されている構成（第７の構成）にするとよい。
【００１７】
また、上記第４〜第７いずれかの構成から成る整流ＩＣにおいて、前記絶縁部材は、セラミック絶縁基板である構成（第８の構成）にするとよい。
【００１８】
また、上記第４〜第８いずれかの構成から成る整流ＩＣにおいて、前記第１リードフレームは、少なくともその一部が放熱パッドとして露出されている構成（第９の構成）にするとよい。
【００１９】
また、本明細書中に開示されている絶縁型スイッチング電源は、入力電圧が印加されるトランスと、帰還信号に応じて前記トランスの一次側電流を制御する制御部と、前記トランスの二次側電圧を整流平滑して出力電圧を生成する整流平滑部と、前記出力電圧に応じて前記帰還信号を生成する出力帰還部と、を有し、前記整流平滑部は、二次側整流手段として、上記第１〜第９いずれかの構成から成る整流ＩＣを含む構成（第１０の構成）とされている。
【発明の効果】
【００２０】
本明細書中に開示されている整流ＩＣによれば、簡易に絶縁型スイッチング電源の変換効率を高めることが可能となる。
【図面の簡単な説明】
【００２１】
【図１】絶縁型スイッチング電源の全体構成を示す回路ブロック図
【図２】トランジスタチップの平面図
【図３】トランジスタチップのα−α’断面図
【図４】リードフレームのパターン図
【図５】コントローラチップのマウント工程図
【図６】ＺＩＰパッケージの表面側斜視図
【図７】ＺＩＰパッケージの裏面側斜視図
【図８】ＳＯＮパッケージの表面側斜視図
【図９】ＳＯＮパッケージの裏面側斜視図
【図１０】絶縁型スイッチング電源の第１従来例を示す回路ブロック図
【図１１】絶縁型スイッチング電源の第２従来例を示す回路ブロック図
【発明を実施するための形態】
【００２２】
＜絶縁型スイッチング電源＞
図１は、絶縁型スイッチング電源の全体構成を示すブロック図である。本図の絶縁型スイッチング電源１は、一次回路系１ｐ（ＧＮＤ１系）と二次回路系１ｓ（ＧＮＤ２系）との間を電気的に絶縁しつつ入力電圧Ｖｉから出力電圧Ｖｏを生成して負荷Ｚに供給するフライバック方式のＤＣ／ＤＣコンバータであり、トランス１０と、電源制御ＩＣ２０と、整流ＩＣ３０と、平滑キャパシタ４０と、出力帰還部５０と、を有する。
【００２３】
トランス１０は、一次回路系１ｐと二次回路系１ｓとの間を電気的に絶縁しつつ互いに逆極性で電磁結合された一次巻線１１（巻数Ｎｐ）と二次巻線１２（巻数Ｎｓ）を含む。一次巻線１１の第１端は、入力電圧Ｖｉの印加端に接続されている。一次巻線１１の第２端は、出力トランジスタ２１（本図の例では電源制御ＩＣ２０に内蔵）を介して一次回路系１ｐの接地端ＧＮＤ１に接続されている。二次巻線１２の第１端は、整流ＩＣ３０を介して出力電圧Ｖｏの印加端（負荷Ｚの電源端）に接続されている。二次巻線１２の第２端は、二次回路系１ｓの接地端ＧＮＤ２に接続されている。巻数Ｎｐ及びＮｓについては、所望の出力電圧Ｖｏが得られるように任意に調整すればよい。例えば、巻数Ｎｐが多いほど又は巻数Ｎｓが少ないほど出力電圧Ｖｏは低くなり、逆に、巻数Ｎｐが少ないほど又は巻数Ｎｓが多いほど出力電圧Ｖｏは高くなる。
【００２４】
電源制御ＩＣ２０は、帰還信号Ｓｆｂに応じて出力トランジスタ２１をオン／オフさせることにより、トランス１０の一次巻線１１に流れる一次側電流Ｉｐを制御する。出力トランジスタ２１は、集積素子として電源制御ＩＣ２０に内蔵してもよいし、ディスクリート素子として電源制御ＩＣ２０に外付けしてもよい。なお、電源制御ＩＣ２０による出力帰還制御については、既存の周知技術（電圧モード制御方式、電流モード制御方式、または、ヒステリシス制御方式など）を適用すればよいので、詳細な説明は割愛する。
【００２５】
整流ＩＣ３０は、絶縁型スイッチング電源１の二次側整流手段として機能するマルチチップ型の半導体集積回路装置である。なお、整流ＩＣ３０の構成及び動作については、後ほど詳述する。
【００２６】
平滑キャパシタ４０は、負荷Ｚに対して並列に接続されており、絶縁型スイッチング電源１の二次側平滑手段として機能する。
【００２７】
すなわち、上記の整流ＩＣ３０と平滑キャパシタ４０は、トランス１０の二次巻線１２に誘起される二次側電圧（＝整流ＩＣ３０のソース電圧ＶＳ）を整流及び平滑することにより、出力電圧Ｖｏを生成する整流平滑部として機能する。
【００２８】
出力帰還部５０は、出力電圧Ｖｏに応じて帰還信号Ｓｆｂを生成する。なお、出力帰還部５０の回路構成については任意であるが、シャントレギュレータとフォトカプラを用いる構成、或いは、トランス１０の補助巻線を用いる構成などが一般的である。
【００２９】
本構成例の絶縁型スイッチング電源１において、出力トランジスタ２１がオンされているときには、入力電圧Ｖｉの印加端から一次巻線１１及び出力トランジスタ２１を介して接地端ＧＮＤ１に向けた一次側電流Ｉｐが流れるので、一次巻線１１に電気エネルギが蓄えられる。一方、出力トランジスタ２１がオフされているときには、一次巻線１１と電磁結合された二次巻線１２に二次側電圧が誘起されるので、二次巻線１２から整流ＩＣ３０を介して接地端ＧＮＤ２に向けた二次側電流Ｉｓが流れる。その結果、平滑キャパシタ４０が充電されて負荷Ｚに出力電圧Ｖｏが供給される。
【００３０】
このように、本構成例の絶縁型スイッチング電源１によれば、一次回路系１ｐと二次回路系１ｓとの間を電気的に絶縁しつつ、入力電圧Ｖｉから出力電圧Ｖｏを生成して負荷Ｚに供給することができる。なお、フライバック方式は、平滑インダクタを必要とするフォワード方式と比べて部品点数が少ないので、低コスト化にも有利であると言える。
【００３１】
＜整流ＩＣ＞
引き続き、図１を参照しながら、整流ＩＣ３０の構成及び動作について説明する。本構成例の整流ＩＣ３０は、トランジスタチップ３１と、コントローラチップ３２と、を単一のパッケージに封止して成るマルチチップ型の半導体集積回路装置である。
【００３２】
また、整流ＩＣ３０は、ＩＣ外部との電気的な接続を確立するための手段として、少なくとも外部端子Ｔ１〜Ｔ３を有する。整流ＩＣ３０の外部において、外部端子Ｔ１（＝ドレイン端子に相当）は、出力電圧Ｖｏの印加端に接続されている。外部端子Ｔ２（＝ソース端子に相当）は、二次巻線１２の第１端に接続されており、整流ＩＣ３０のグランド端子（＝基準電位端子）としても機能する。外部端子Ｔ３（＝電源端子に相当）は、電源電圧Ｖｃｃの印加端に接続されている。
【００３３】
トランジスタチップ３１は、整流トランジスタ（例えば縦型ＮＤＭＯＳＦＥＴ、詳細は後述）を集積化した半導体チップであり、整流トランジスタそのものとして理解することもできる。そこで、以下の説明では、トランジスタチップ３１のことを「整流トランジスタ３１」と呼ぶ場合がある。なお、整流トランジスタ３１のドレインは、外部端子Ｔ１とコントローラチップ３２のドレイン電圧検出パッドにそれぞれ接続されている。一方、整流トランジスタ３１のソースは、外部端子Ｔ２とコントローラチップ３２のソース電圧検出パッドにそれぞれ接続されている。また、整流トランジスタ３１のゲートは、コントローラチップ３２のゲート制御パッドに接続されている。
【００３４】
コントローラチップ３２は、外部端子Ｔ３から電源電圧Ｖｃｃ（＞ＶＳ）の供給を受けて動作し、整流トランジスタ３１のドレイン電圧ＶＤとソース電圧ＶＳをそれぞれを検出して整流トランジスタ３１のオン／オフ制御を行う。具体的に述べると、コントローラチップ３２は、ドレイン電圧ＶＤがソース電圧ＶＳよりも低いとき（＝図１０におけるダイオード１３０の順バイアス時に相当）に整流トランジスタ３１をオンして、ドレイン電圧ＶＤがソース電圧ＶＳよりも高いとき（＝ダイオード１３０の逆バイアス時に相当）に整流トランジスタ３１をオフするように、整流トランジスタ３１のゲート制御を行う。
【００３５】
このように、本構成例の整流ＩＣ３０では、二次側整流手段として、オン抵抗値の小さい整流トランジスタ３１が用いられているので、ダイオードを用いる従来構成（図１０）と比べて、絶縁型スイッチング電源１の変換効率を高めることが可能となる。
【００３６】
また、本構成例の整流ＩＣ３０であれば、トランジスタチップ３１とコントローラチップ３２とのマッチング作業（ゲート抵抗値の調整作業など）をベンダー側で済ませておくことができる。従って、ユーザは、絶縁型スイッチング電源１を搭載するアプリーケーションの仕様に合わせて最適な整流ＩＣ３０を選ぶだけで足り、非常に使い勝手が良い。
【００３７】
また、本構成例の整流ＩＣ３０であれば、ディスクリートの整流トランジスタとコントローラＩＣを用いる従来構成（図１１）と比べて、部品点数が減るので、回路面積の縮小やコストダウンを実現することも可能となる。
【００３８】
＜トランジスタチップ＞
図２及び図３は、それぞれ、トランジスタチップ３１の平面図及びα−α’断面図である。トランジスタチップ３１（例えば３ｍｍ×３ｍｍ、スクライブ幅９０μｍを含む）に集積化された整流トランジスタは、縦型ＮＤＭＯＳＦＥＴであり、その表面側には、図２で示すように、２つのソースパッド３１Ｓ（例えば２４００μｍ×９００μｍ）と１つのゲートパッド３１Ｇ（例えば４８０μｍ×３２０μｍ）が形成されている。なお、ソースパッド３１Ｓ及びゲートパッド３１Ｇそれぞれの個数、サイズ、及び、配置レイアウトについては、整流トランジスタの電流能力や製造プロセスルールなどに応じて適宜調整することが可能である。
【００３９】
また、図３で示すように、トランジスタチップ３１には、そのシリコン基板にセル部３１ａ（厚さｄ３１ａ＝２７０μｍ、１５０μｍなど様々）が形成されている。セル部３１ａには、多数の単位セルが含まれており、これらを並列接続することにより、一つの整流トランジスタが形成されている。なお、単位セルの構造については、トレンチゲート型としてもよいし、プレーナゲート型としてもよい。特に、トレンチゲート型であれば、単位セルを微細化することができるので、整流トランジスタの低オン抵抗化を実現することが可能となる。
【００４０】
セル部３１ａの表面には、各単位セルのゲートを覆うように、中間絶縁層３１ｂ（例えばＳｉＯ２層）が形成されている。
【００４１】
中間絶縁層３１ｂの表面には、その平面視において矩形状のメタル層３１ｃ（＝ソースパッド３１Ｓに相当、厚さｄ３１ｃ＝４．２μｍ）が形成されている。なお、メタル層３１ｃの素材としては、例えば、ＡｌＣｕ系合金を好適に用いることができる。
【００４２】
中間絶縁層３１ｂとメタル層３１ｃの周囲には、メタル層３１ｃの表面外周縁部まで被覆するように保護層３１ｄ（厚さｄ３１ｄ＝１．６μｍ）が形成されている。すなわち、保護層３１ｄは、トランジスタチップ３１の平面視において、ソースパッド３１Ｓ（及びゲートパッド３１Ｇ）を露出するように、トランジスタチップ３１の表面を被覆している（図２のハッチング領域を参照）。なお、保護層３１ｄの素材としては、例えばＳｉＮを好適に用いることができる。
【００４３】
一方、セル部３１ａの裏面には、ドレイン電極３１ｅがベタ配線されている。なお、ドレイン電極３１ｅは、セル部３１ａ側から順に、Ｔｉ層３１ｅ１、Ｎｉ層３１ｅ２、Ａｕ層３１ｅ３、Ａｇ層３１ｅ４が積層された積層構造とされており、最外層のＡｇ層３１ｅ４が銀ペーストまたは半田を用いてリードフレームにダイボンディングされる。なお、各層の厚さｄ３１ｅ１〜ｄ３１ｅ４は、例えば、７０−６００−７０−３００ｎｍである。
【００４４】
＜リードフレーム＞
図４は、整流ＩＣ３０におけるリードフレームのパターン図（ＴＯ２２０パッケージの採用例）である。本図で示したように、整流ＩＣ３０は、リードフレームＡ１〜Ａ３を有する。リードフレームＡ１〜Ａ３は、それぞれ、外部端子Ｔ１〜Ｔ３として、パッケージの一端面から一方向に延出されている。なお、整流ＩＣ３０に追加機能を付与する場合には、図中の破線で示したように、リードフレームを増設することも可能である。
【００４５】
トランジスタチップ３１は、その裏面（＝ドレイン電極）がリードフレームＡ１にダイボンディングされている。なお、リードフレームＡ１は、パッケージに収まる範囲内で、できる限り大きい面積を持つようにパターニングすることが望ましい。このような構成とすることにより、トランジスタチップ３１で生じる熱を効率良く放散することができる。
【００４６】
一方、コントローラチップ３２は、絶縁部材３３を介してリードフレームＡ１上にマウントされている。このような構成とすることにより、リードフレームＡ１とコントローラチップ３２との間を電気的に絶縁しつつ、コントローラチップ３２をリードフレームＡ１上にマウントすることができる。
【００４７】
なお、トランジスタチップ３１とコントローラチップ３２をそれぞれ別々のリードフレームにマウントすれば、トランジスタチップ３１からコントローラチップ３２に熱やノイズが伝播し難くなる。しかしながら、リードフレームを分離するためには、トランジスタチップ３１を搭載するリードフレームＡ１の面積を縮小しなければならないので、放熱性能が犠牲となってしまう。
【００４８】
一方、本図の構成であれば、リードフレームＡ１の面積を縮小する必要がないので、放熱性能を損なわずに済む。なお、整流ＩＣ３０に追加チップをマウントする場合についても、上記と同様、絶縁部材３３を介して追加チップをリードフレームＡ１上にマウントすることが望ましい。
【００４９】
トランジスタチップ３１のソースパッド３１ＳとリードフレームＡ２との間、コントローラチップ３２のソース電圧検出パッド３２ＳとリードフレームＡ２との間、コントローラチップ３２のドレイン電圧検出パッド３２ＤとリードフレームＡ１との間、コントローラチップ３２のゲート制御パッド３２Ｇとトランジスタチップ３１のゲートパッド３１Ｇとの間、並びに、コントローラチップ３２の電源パッド３２ＶとリードフレームＡ３との間には、それぞれ、１本または複数本のワイヤＷ１〜Ｗ５が敷設されている。なお、ワイヤＷ１〜Ｗ５それぞれの素材としては、ＣｕやＡｌを用いるとよい。
【００５０】
また、リードフレームＡ１には、絶縁部材３３とワイヤボンディング領域Ａ１ｘ（＝ワイヤＷ３の一端が接合される領域）との間を隔てる隔離溝Ａ１ｙが形成されている。隔離溝Ａ１ｙは、ワイヤボンディング領域Ａ１ｘの周囲を取り囲むように、例えばＵ字型に形成するとよい。このような構成とすることにより、リードフレームＡ１のワイヤボンディング領域Ａ１ｘが一目瞭然となるので、ワイヤＷ３の接合状況を確認し易くなる。
【００５１】
また、絶縁部材３３をリードフレームＡ１に貼付するための接着剤（後述する絶縁性ペーストＢ１）が絶縁部材３３の周囲にはみ出したとしても、これが隔離溝Ａ１ｙを越えてワイヤボンディング領域Ａ１ｘに到達する心配はない。従って、ワイヤＷ３の接合不良を未然に回避することが可能となる。
【００５２】
＜マウント工程＞
図５は、リードフレームＡ１にコントローラチップ３２をマウントするときの工程図であり、紙面の左側から右側に向けて、順次マウント工程が進められていく。
【００５３】
まず、第１ステップでは、リードフレームＡ１の表面に絶縁性ペーストＢ１（例えばシリコンペースト）が塗布される。
【００５４】
続いて、第２ステップでは、絶縁性ペーストＢ１上にセラミック絶縁基板Ｂ２（例えばアルミナ絶縁基板）が載置される。すなわち、セラミック絶縁基板Ｂ２は、絶縁性ペーストＢ１を用いてリードフレームＡ１に貼付されている。なお、本図のセラミック絶縁基板Ｂ２は、図４の絶縁部材３３に相当する。
【００５５】
次に、第３ステップでは、セラミック絶縁基板Ｂ２の表面に導電性ペーストＢ３（例えば銀ペースト）が塗布される。
【００５６】
最後に、第４ステップでは、導電性ペーストＢ３上にコントローラチップ３２が載置される。すなわち、コントローラチップ３２は、導電性ペーストＢ３を用いてセラミック絶縁基板Ｂ２に貼付されている。
【００５７】
上記工程により、リードフレームＡ１とコントローラチップ３２との間を電気的に絶縁しつつ、コントローラチップ３２をリードフレームＡ１上にマウントすることができる。
【００５８】
＜パッケージ＞
なお、整流ＩＣ３０のパッケージとしては、挿入実装型パッケージ（ＺＩＰパッケージ［zigzag in-line package］、ＳＩＰパッケージ［single line package］、若しくは、ＴＯパッケージ［transistor outline package］など）を用いてもよいし、表面実装型パッケージ（ＳＯＮパッケージ［small outline non-leaded package］、または、ＱＦＮパッケージ［quad flat non-leaded package］など）を用いてもよい。
【００５９】
図６及び図７は、それぞれ、ＺＩＰパッケージの斜視図（表面側及び裏面側）である。ＺＩＰパッケージＸでは、その一端面から一方向に延出された複数（本図では５本）のリードピンＸ１がジグザグ状に折り曲げられている。
【００６０】
図８及び図９は、それぞれ、ＳＯＮパッケージの斜視図（表面側及び裏面側）である。ＳＯＮパッケージＹでは、底面の２辺に沿って複数（本図では８個）の電極パッドＹ１が並べられている。
【００６１】
上記いずれのパッケージを採用する場合であっても、トランジスタチップ３１をマウントするリードフレームＡ１（図４を参照）は、少なくともその一部を放熱パッドＸ２またはＹ２としてパッケージから露出させておくとよい。このような構成とすることにより、トランジスタチップ３１の放熱性を高めることができるので、整流ＩＣ３０の熱破壊や熱暴走を生じ難くなる。
【００６２】
もちろん、整流トランジスタ３１は、先にも述べたように、そのオン抵抗値が小さく、整流ダイオードを用いる従来構成と比べて、自身における電力損失が少なくて済む。そのため、トランジスタチップ３１に流れる電流によっては、トランジスタチップ３１での発熱がさほど問題とならず、リードフレームＡ１をパッケージから露出させて放熱効果を高める必要がない場合もあり得る。その場合には、例えば、通常のＳＯＰ［small outline package］パッケージ、或いは、フルモールドされたＴＯ２２０パッケージなどを使用することができる。
【００６３】
＜その他の変形例＞
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００６４】
本明細書中に開示されている発明は、あらゆる分野（自動車分野、産業機械分野、民生分野など）で用いられる絶縁型スイッチング電源に利用することが可能である。
【符号の説明】
【００６５】
１    絶縁型スイッチング電源
１ｐ    一次回路系（ＧＮＤ１系）
１ｓ    二次回路系（ＧＮＤ２系）
１０    トランス
１１    一次巻線
１２    二次巻線
２０    電源制御ＩＣ
２１    出力トランジスタ
３０    整流ＩＣ
３１    トランジスタチップ（整流トランジスタ）
３１Ｓ    ソースパッド
３１Ｇ    ゲートパッド
３１ａ    セル部
３１ｂ    中間絶縁層
３１ｃ    メタル層
３１ｄ    保護層
３１ｅ    ドレイン電極
３１ｅ１    Ｔｉ層
３１ｅ２    Ｎｉ層
３１ｅ３    Ａｕ層
３１ｅ４    Ａｇ層
３２    コントローラチップ
３２Ｓ    ソース電圧検出パッド
３２Ｄ    ドレイン電圧検出パッド
３２Ｇ    ゲート制御パッド
３２Ｖ    電源パッド
３３    絶縁部材
４０    平滑キャパシタ
５０    出力帰還部
Ｔ１〜Ｔ３    外部端子
Ａ１〜Ａ３    リードフレーム
Ａ１ｘ    ワイヤボンディング領域
Ａ１ｙ    隔離溝
Ｗ１〜Ｗ５    ワイヤ
Ｂ１    絶縁性ペースト
Ｂ２    セラミック絶縁基板
Ｂ３    導電性ペースト
Ｘ    ＺＩＰパッケージ
Ｘ１    リードピン
Ｘ２    放熱パッド
Ｙ    ＳＯＮパッケージ
Ｙ１    電極パッド
Ｙ２    放熱パッド
【図１】
2018074721.tif 000003
【図２】
2018074721.tif 000004
【図３】
2018074721.tif 000005
【図４】
2018074721.tif 000006
【図５】
2018074721.tif 000007
【図６】
2018074721.tif 000008
【図７】
2018074721.tif 000009
【図８】
2018074721.tif 000010
【図９】
2018074721.tif 000011
【図１０】
2018074721.tif 000012
【図１１】
2018074721.tif 000013