(57)【要約】【課題】本発明は、ＳｉＣ−ＳＢＤチップの良品率の向上を目的とする。【解決手段】本発明に係るショットキーバリアダイオードは、第１導電型の炭化珪素基板と、炭化珪素基板の上面に形成された第１導電型のドリフト層と、炭化珪素基板の下面に形成されたカソード電極と、ドリフト層とショットキー接合するショットキー電極と、ショットキー電極と電気的に接触するアノード電極と、を備え、ショットキー電極およびアノード電極は、一対となって、一つのカソード電極に対し複数のセグメントに分割され、各セグメントは電気的に分離される。【選択図】図１
2018133507.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の炭化珪素基板と、
前記炭化珪素基板の上面に形成された第１導電型のドリフト層と、
前記炭化珪素基板の下面に形成されたカソード電極と、
前記ドリフト層とショットキー接合するショットキー電極と、
前記ショットキー電極と電気的に接触するアノード電極と、
を備え、
前記ショットキー電極および前記アノード電極は、一対となって、一つの前記カソード電極に対し複数のセグメントに分割され、
各前記セグメントは電気的に分離される、
ショットキーバリアダイオード。
【請求項２】
各前記セグメント間の下方の前記ドリフト層にトレンチが形成された、
請求項１に記載のショットキーバリアダイオード。
【請求項３】
前記トレンチおよび各前記セグメント間に形成された絶縁膜をさらに備える、
請求項２に記載のショットキーバリアダイオード。
【請求項４】
前記トレンチの内壁面に形成された第２導電型の不純物領域をさらに備える、
請求項２に記載のショットキーバリアダイオード。
【請求項５】
各前記セグメント間の下方の前記ドリフト層に形成された第２導電型の不純物領域をさらに備える、
請求項１に記載のショットキーバリアダイオード。
【請求項６】
請求項２から４のいずれか１項に記載のショットキーバリアダイオードの製造方法であって、
前記ドリフト層の上面に前記ショットキー電極を形成する工程と、
前記ショットキー電極の上面に前記アノード電極を形成する工程と、
前記ショットキー電極および前記アノード電極の予め定められた部分を除去することにより、前記ショットキー電極および前記アノード電極を複数の前記セグメントに分割する工程と、
各前記セグメント間から前記ドリフト層の上面にレーザーを照射して、前記ドリフト層に前記トレンチを形成する工程と、を備える、
ショットキーバリアダイオードの製造方法。
【請求項７】
請求項１から５のいずれか１項に記載のショットキーバリアダイオードを用いた半導体装置の製造方法であって、
前記ショットキーバリアダイオードの前記カソード電極と前記アノード電極との間に電圧を印加し、前記セグメント毎に逆方向特性の良または不良を判定する判定工程と、
前記判定工程で良と判定した前記セグメントのみを用いて半導体装置を組み立てる組立工程と、を備える、
半導体装置の製造方法。
【請求項８】
前記組立工程は、
前記判定工程で良と判定した前記セグメントのみにワイヤボンディングする工程を備える、
請求項７に記載の半導体装置の製造方法。
【請求項９】
請求項１から５のいずれか１項に記載のショットキーバリアダイオードを有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、を備える、
電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ショットキーバリアダイオードのチップ良品率を向上させる技術に関する。
【背景技術】
【０００２】
半導体層の厚み方向に電流が流れる縦型ショットキーバリアダイオード(ＳＢＤ：Schottky Barrier Diode)は、スイッチング速度が速く、かつ高い耐圧を実現可能であるため、種々の用途に使用されている。また、更なる高耐圧化、低損失化などを可能とするため、ＳＢＤを構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きい。そのため、ＳＢＤを構成する材料として炭化珪素を採用することにより、ＳＢＤの高耐圧化、オン抵抗の低減などを達成することができる（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１１０６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のＳｉＣ−ＳＢＤチップでは、基板またはエピタキシャル層（ドリフト層）の結晶欠陥が要因となり、アノード電極と半導体層とのショットキー接合に異常が発生することがあった。ショットキー接合に異常が発生すると、逆方向特性すなわちリーク電流特性が不良となり、チップの良品率が低下して、チップコストが増加する。本発明は、上述の問題点に鑑み、ＳｉＣ−ＳＢＤチップの良品率の向上を目的とする。
【課題を解決するための手段】
【０００５】
本発明に係るショットキーバリアダイオードは、第１導電型の炭化珪素基板と、炭化珪素基板の上面に形成された第１導電型のドリフト層と、炭化珪素基板の下面に形成されたカソード電極と、ドリフト層とショットキー接合するショットキー電極と、ショットキー電極と電気的に接触するアノード電極と、を備え、ショットキー電極およびアノード電極は、一対となって、一つのカソード電極に対し複数のセグメントに分割され、各セグメントは電気的に分離される。
【発明の効果】
【０００６】
本発明に係るショットキーバリアダイオードにおいて、ショットキー電極およびアノード電極は、一対となって、一つのカソード電極に対し複数のセグメントに分割され、各セグメントは電気的に分離される。このような構成により、リーク電流特性をセグメント毎に測定することができるため、いずれかのセグメントにおいてショットキー接合に異常が発生した場合、セグメント毎のリーク電流特性からショットキー接合に異常があるセグメントと異常のないセグメントとを特定することができる。従って、異常のないセグメントのみを用いて半導体装置を組み立てることにより、ショットキーバリアダイオードチップの良品率を向上することができる。
【図面の簡単な説明】
【０００７】
【図１】本発明の前提技術に係るＳｉＣ−ＳＢＤチップの平面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】実施の形態１に係るＳｉＣ−ＳＢＤチップの平面図である。
【図４】図３のＢ−Ｂ断面図である。
【図５】実施の形態１に係るＳｉＣ−ＳＢＤチップのトレンチ形成工程を示す断面図である。
【図６】セグメントのショットキー接合に異常が生じた実施の形態１に係るＳｉＣ−ＳＢＤチップの平面図である。
【図７】実施の形態１に係るＳｉＣ−ＳＢＤチップのセグメント毎のリーク電流特性を示す図である。
【図８】良判定のセグメントがワイヤボンディングされたＳｉＣ−ＳＢＤチップの上面図を示す図である。
【図９】実施の形態２に係るＳｉＣ−ＳＢＤチップの平面図である。
【図１０】図９のＣ−Ｃ断面図である。
【図１１】実施の形態３に係るＳｉＣ−ＳＢＤチップの平面図である。
【図１２】図１１のＤ−Ｄ断面図である。
【図１３】実施の形態４に係るＳｉＣ−ＳＢＤチップの断面図である。
【図１４】本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
【発明を実施するための形態】
【０００８】
本明細書では、半導体の導電型について、第１導電型をＮ型、第２導電型をＰ型として説明する。しかし、これは一例であり、導電型を反対にしても良い。すなわち、第１導電型をＰ型、第２導電型をＮ型としても良い。
【０００９】
＜Ａ．前提技術＞
図１は、本発明の前提技術に係るＳｉＣ−ＳＢＤチップ１００の平面図であり、図２は図１のＡ−Ａ断面図である。
【００１０】
図２に示すように、ＳｉＣ−ＳＢＤチップ１００は、Ｎ＋型の炭化珪素（ＳｉＣ）基板１、Ｎ−型のドリフト層２、ショットキー電極３、アノード電極４、およびカソード電極５を備えている。
【００１１】
炭化珪素基板１は、デバイスの機械的強度の確保のために設けられる。ドリフト層２は、炭化珪素基板１の上面に耐圧確保のために設けられる。ショットキー電極３は、ドリフト層２の上面に設けられ、ドリフト層２との間でショットキー接合を形成する。ショットキー電極３の材料は例えばＴｉである。アノード電極４はショットキー電極３を覆ってドリフト層２上に形成される。アノード電極４の材料は例えばＡｌまたはＡｌＳｉである。カソード電極５は炭化珪素基板１の下面に設けられ、炭化珪素基板１とオーミック接触する。
【００１２】
図１に示すように、ＳｉＣ−ＳＢＤチップ１００のうち、アノード電極４の外側の領域が終端接合領域６である。
【００１３】
炭化珪素基板１またはドリフト層２の結晶欠陥があると、それが要因となって、アノード電極４とドリフト層２とのショットキー接合に異常が発生することがある。ショットキー接合に異常が発生すると、逆方向特性すなわちリーク電流特性が不良となり、ＳｉＣ−ＳＢＤチップ１００の良品率が低下して、チップコストが増加するという問題がある。そこで、本発明は以下に示す工夫を施すことにした。
【００１４】
＜Ｂ．実施の形態１＞
図３は、実施の形態１に係るショットキーバリアダイオードである、ＳｉＣ−ＳＢＤチップ１０１の平面図であり、図４は図３のＢ−Ｂ断面図である。図３に示すように、ＳｉＣ−ＳＢＤチップ１０１では、ショットキー電極３とアノード電極４が一対で９つのセグメント４１〜４９に分割されている。各セグメント４１〜４９は、ショットキー電極３とアノード電極４からなり、離間して配置される。
【００１５】
図４に示すように、各セグメント４１〜４９間の下方のドリフト層２には、ドリフト層２の上面から予め定められた深さにかけてトレンチ７が形成される。言い換えれば、ショットキー電極３とアノード電極４は、トレンチ７に沿ってセグメント４１〜４９に分割されている。なお、図３には９つのセグメント４１〜４９を示しているが、ショットキー電極３およびアノード電極４の分割数はこれに限らない。
【００１６】
上記に説明した以外のＳｉＣ−ＳＢＤチップ１０１の構成は、前提技術に係るＳｉＣ−ＳＢＤチップ１００と同様である。
【００１７】
ＳｉＣ−ＳＢＤチップ１０１のリーク電流特性を検査する際、カソード電極５とアノード電極４との間（以下、単に「カソード−アノード間」と称する）に電圧を印加する。このとき、ショットキー電極３からドリフト層２にかけて空乏層が拡がるが、ドリフト層２の横方向への空乏層の拡がりはトレンチ７により抑制される。ここで、ドリフト層２の横方向とは、ドリフト層２の厚み方向に垂直な方向をいう。例えば、図４において、セグメント４７の下方のドリフト層２に生じた空乏層は、セグメント４８の下方のドリフト層２に拡がらない。従って、各セグメント４１〜４９は互いに電気的に分離される。
【００１８】
このように、ＳｉＣ−ＳＢＤチップ１０１では、カソード電極５を分割せず、アノード電極４およびショットキー電極３を複数のセグメント４１〜４９に電気的に分離する。すなわち、ＳｉＣ−ＳＢＤチップ１０１は、第１導電型であるｎ型の炭化珪素基板１と、炭化珪素基板１の上面に形成されたｎ型のドリフト層２と、炭化珪素基板１の下面に形成されたカソード電極５と、ドリフト層２とショットキー接合するショットキー電極３と、ショットキー電極３と電気的に接触するアノード電極４と、を備え、ショットキー電極３およびアノード電極４は、一対となって、一つのカソード電極５に対し複数のセグメント４１〜４９に分割され、各セグメント４１〜４９は電気的に分離される。従って、ＳｉＣ−ＳＢＤチップ１０１のショットキー接合に異常がある場合、どのセグメント４１〜４９におけるショットキー接合に異常があるかを検出することが可能となる。
【００１９】
トレンチ７の深さは、カソード−アノード間に電圧を印加したときドリフト層２に生じる空乏層の横方向の拡がりを抑制する観点から定められる。ここで、ドリフト層２における空乏層の幅はドリフト層２の厚みとキャリア濃度に依存する。従って、トレンチ７の深さは、ドリフト層２の厚みとキャリア濃度に応じて設定される。例えば、ＳＩＣ−ＳＢＤチップ１０１の定格電圧をカソード−アノード間に印加したとき、空乏層の幅がドリフト層２の厚みと同程度であるならば、トレンチ７の深さはドリフト層２の厚みと同程度であることが望ましい。また、ＳｉＣ−ＳＢＤチップ１０１の定格電圧をカソード−アノード間に印加したとき、空乏層がドリフト層２を超えて炭化珪素基板１にまで拡がるならば、トレンチ７はドリフト層２を貫通して炭化珪素基板１に達することが望ましい。
【００２０】
次に、ＳｉＣ−ＳＢＤチップ１０１の製造方法を説明する。まず、炭化珪素基板１の上面にドリフト層２をエピタキシャル成長させる。そして、ドリフト層２の上面のうち終端接合領域６以外の場所にショットキー電極３を形成する。さらに、ショットキー電極３の上面にアノード電極４を形成する。その後、写真製版によりショットキー電極３およびアノード電極４の予め定められた部分を除去することによって、図３に示すようにショットキー電極３およびアノード電極４を複数のセグメント４１〜４９に分割する。
【００２１】
次に、図５に示すように、複数のセグメント４１〜４９間からドリフト層２の上面にレーザーを照射して、ドリフト層２にトレンチ７を形成する。こうして、図４に示すＳｉＣ−ＳＢＤチップ１０１が得られる。トレンチ７は、上記のレーザー加工の他、エッチングによっても形成することが可能であるが、レーザー加工によればエッチングに比べて短い処理時間で深いトレンチ７を形成することができる。従って、安定して各セグメント４１〜４９を電気的に分離することが可能となる。
【００２２】
図６は、セグメント４１のショットキー接合に異常が生じたＳｉＣ−ＳＢＤチップ１０１の上面図を示している。図６に示すセグメント４１のＰにおいて、ショットキー接合に結晶欠陥起因の異常が生じているものとする。図６のＳｉＣ−ＳＢＤチップ１０１のカソード−アノード間に電圧を印加し、セグメント４１〜４９毎の逆方向特性、すなわちリーク電流特性の良品判定を行う。このとき、得られたリーク電流特性を図７に示す。図７において、実線のグラフはセグメント４２〜４９のリーク電流特性を示し、一点鎖線のグラフはセグメント４１のリーク電流特性を示している。図７より、セグメント４１のリーク電流はセグメント４２〜４９のリーク電流に比べて大きいことが分かる。従って、セグメント４１のショットキー接合に異常があることが分かり、セグメント４１は不良と判定される。セグメント４２〜４９は良と判定される。
【００２３】
図８は、良判定のセグメント４２〜４９のみにワイヤボンディングされたＳｉＣ−ＳＢＤチップ１０１の上面図を示している。図８において、セグメント４２〜４９にはボンディングワイヤ８が接続されているが、セグメント４１にはボンディングワイヤ８が接続されていない。これにより、逆方向特性が不良なセグメント４１を電気的にオープンにすることができる。この状態でパワーモジュール等の最終製品となる半導体装置を組み立てる。
【００２４】
このように、実施の形態１に係る半導体装置の製造方法は、ＳｉＣ−ＳＢＤ１０１のカソード電極５とアノード電極４との間に電圧を印加し、セグメント４１〜４９毎に逆方向特性の良または不良を判定する判定工程と、良と判定したセグメントのみを用いて半導体装置を組み立てる組立工程と、を備える。これにより、結晶欠陥を内在するＳｉＣ−ＳＢＤチップを良品として使用することが可能となる。従って、ＳｉＣ−ＳＢＤチップの良品率が向上し、よりコストを低減することが可能となる。
【００２５】
なお、本実施の形態の構造は、ＳｉＣウェハを用いたＪＢＳ（Junction Schottky Barrier）構造に適用しても良い。
【００２６】
＜Ｃ．実施の形態２＞
図９は、実施の形態２に係るＳｉＣ−ＳＢＤ１０２の平面図であり、図１０は図９のＣ−Ｃ断面図である。ＳｉＣ−ＳＢＤ１０２において、ＳｉＣ−ＳＢＤ１０１の構成に加えて、トレンチ７内およびトレンチ７の上部の各セグメント４１〜４９間に絶縁膜である絶縁保護膜９を備えたものであり、それ以外の構成はＳｉＣ−ＳＢＤ１０１と同様である。
【００２７】
絶縁保護膜９の材料は、例えばポリイミドまたはポリイミドアミドである。絶縁保護膜９により、ショットキー電極３およびアノード電極４の各分割領域の電界強度を安定化し、より安定してショットキー電極３およびアノード電極４の各分割領域間を電気的に分離することができる。
【００２８】
＜Ｄ．実施の形態３＞
図１１は、実施の形態３に係るＳｉＣ−ＳＢＤチップ１０３の上面図であり、図１２は図１１のＤ−Ｄ断面図である。ＳｉＣ−ＳＢＤチップ１０３は、実施の形態１のＳｉＣ−ＳＢＤチップ１０１におけるトレンチ７に代えて、各セグメント４１〜４９間の下方のドリフト層２に、第２導電型の不純物領域であるＰ層１０が埋め込み形成されている。それ以外のＳｉＣ−ＳＢＤチップ１０３の構成はＳｉＣ−ＳＢＤチップ１０１と同様である。
【００２９】
Ｐ層１０は、Ａｌ等のイオン注入により、ドリフト層２の上面から予め定められた深さにかけて形成される。
【００３０】
ＳｉＣ−ＳＢＤチップ１０３のリーク電流特性を検査する際、カソード−アノード間に電圧を印加する。このとき、ショットキー電極３からドリフト層２にかけて空乏層が拡がるが、ドリフト層２の横方向への空乏層の拡がりはＰ層１０により抑制される。従って、各セグメント４１〜４９は互いに電気的に分離される。
【００３１】
このように、カソード電極５を分割せず、アノード電極４およびショットキー電極３を複数のセグメント４１〜４９に電気的に分離することによって、ＳｉＣ−ＳＢＤチップ１０３のショットキー接合に異常がある場合、どのセグメント４１〜４９におけるショットキー接合に異常があるかを検出することが可能となる。また、実施の形態１又は２とは異なり、トレンチ７を形成するための加工コストが不要である。
【００３２】
Ｐ層１０の深さは、カソード−アノード間に電圧を印加したときドリフト層２に生じる空乏層の横方向の拡がりを抑制する観点から定められる。ここで、ドリフト層２における空乏層の幅はドリフト層２の厚みとキャリア濃度に依存する。従って、Ｐ層１０の深さは、ドリフト層２の厚みとキャリア濃度に応じて設定する。例えば、ＳｉＣ−ＳＢＤチップ１０３の定格電圧をカソード−アノード間に印加したとき、空乏層の幅がドリフト層２の厚みと同程度であるならば、Ｐ層１０の深さはドリフト層２の厚みと同程度にすることが望ましい。また、ＳｉＣ−ＳＢＤチップ１０３の定格電圧をカソード−アノード間に印加したとき、空乏層がドリフト層２を超えて炭化珪素基板１にまで拡がるならば、Ｐ層１０はドリフト層２に加えて炭化珪素基板１にも形成されることが望ましい。
【００３３】
なお、本実施の形態の構造は、ＳｉＣウェハを用いたＪＢＳ構造に適用しても良い。
【００３４】
＜Ｅ．実施の形態４＞
実施の形態４に係るＳｉＣ−ＳＢＤ１０４の平面図は図３と同様である。図１３は、図３のＢ−Ｂ断面図に相当するＳｉＣ−ＳＢＤ１０４の断面図である。ＳｉＣ−ＳＢＤ１０４は、実施の形態３に係るＳｉＣ−ＳＢＤ１０３の第２導電型の不純物領域であるＰ層１０にトレンチ７が形成された構成であり、これ以外の構成はＳｉＣ−ＳＢＤ１０３と同様である。言い換えれば、ＳｉＣ−ＳＢＤ１０４は、実施の形態１に係るＳｉＣ−ＳＢＤ１０１のトレンチ７の内壁面にＰ層が形成された構成である。なお、図１３では、トレンチ７の内壁面に形成されたＰ層をＰ層１１とする。
【００３５】
実施の形態３に係るＳｉＣ−ＳＢＤ１０３を形成した後、Ｐ層１１にトレンチ７を形成することにより、ＳｉＣ−ＳＢＤ１０４が得られる。Ｐ層１１にトレンチ７を形成する方法として、図５で示したレーザー加工を用いることができる。あるいは、実施の形態１に係るＳｉＣ−ＳＢＤ１０１を形成した後、セグメント４１〜４９間の領域からＡｌ等のイオンを注入してトレンチ７の内壁面、すなわち底面および側面にＰ層１１を形成することにより、ＳｉＣ−ＳＢＤ１０４が得られる。
【００３６】
ＳｉＣ−ＳＢＤ１０４のリーク電流特性を検査する際、カソード−アノード間に電圧を印加する。このとき、ショットキー電極３からドリフト層２にかけて空乏層が拡がるが、ドリフト層２の横方向への空乏層の拡がりはＰ層１１とトレンチ７の両方により抑制される。従って、Ｐ層１１を有さない実施の形態１に係るＳｉＣ−ＳＢＤ１０１、またはトレンチ７を有さない実施の形態３に係るＳｉＣ−ＳＢＤ１０３よりも、ＳｉＣ−ＳＢＤ１０４においてドリフト層２の横方向への空乏層の拡がりを抑制する効果は高く、より安定してセグメント４１〜４９を電気的に分離することができる。
【００３７】
＜Ｆ．実施の形態５＞
本実施の形態は、上述した実施の形態１〜４に係るＳｉＣ−ＳＢＤチップ１０１〜１０４を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態５として、三相のインバータに本発明を適用した場合について説明する。
【００３８】
図１４は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
【００３９】
図１４に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
【００４０】
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１４に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
【００４１】
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
【００４２】
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各還流ダイオードには、上述した実施の形態１〜４のＳｉＣ−ＳＢＤ１０１〜１０４のいずれかに相当する半導体モジュール２０２によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
【００４３】
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体モジュール２０２に内蔵されていてもよいし、半導体モジュール２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
【００４４】
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
【００４５】
本実施の形態に係る電力変換装置では、主変換回路２０１の還流ダイオードとして実施の形態１〜４にかかるＳｉＣ−ＳＢＤ１０１〜１０４を適用するため、ＳｉＣ−ＳＢＤに係るコストを低くして作成することができる。
【００４６】
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
【００４７】
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
【００４８】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【符号の説明】
【００４９】
１  炭化珪素基板、２  ドリフト層、３  ショットキー電極、４  アノード電極、５  カソード電極、６  終端接合領域、７  トレンチ、８  ボンディングワイヤ、９  絶縁保護膜、１０，１１  Ｐ層、４１〜４９  セグメント、１００〜１０４  ＳｉＣ−ＳＢＤチップ、２００  電力変換装置、２０１  主変換回路、２０２  半導体モジュール、２０３  制御回路、３００  負荷。
【図１】
2018133507.tif 000003
【図２】
2018133507.tif 000004
【図３】
2018133507.tif 000005
【図４】
2018133507.tif 000006
【図５】
2018133507.tif 000007
【図６】
2018133507.tif 000008
【図７】
2018133507.tif 000009
【図８】
2018133507.tif 000010
【図９】
2018133507.tif 000011
【図１０】
2018133507.tif 000012
【図１１】
2018133507.tif 000013
【図１２】
2018133507.tif 000014
【図１３】
2018133507.tif 000015
【図１４】
2018133507.tif 000016