(57)【要約】【課題】本発明は、ショットキー接合への水分の浸入を抑制できる半導体装置を提供する。【解決手段】互いに対向する第１主面１０１と第２主面１０２を有する半導体基体１０と、第１主面１０１に配置され、半導体基体１０との間にショットキー接合を形成するショットキー電極２０と、ショットキー電極２０の周囲で第１主面１０１とオーミック接触し、ショットキー電極２０の側面を覆うバリアメタル層３０とを備える。【選択図】図１
2018148012.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１主面と第２主面を有する半導体基体と、
前記第１主面に配置され、前記半導体基体との間にショットキー接合を形成するショットキー電極と、
前記ショットキー電極の周囲で前記第１主面とオーミック接触し、前記ショットキー電極の側面を覆うバリアメタル層と
を備えることを特徴とする半導体装置。
【請求項２】
前記半導体基体が、前記第１主面の前記ショットキー電極の配置された接触面の周囲を囲んで前記半導体基体の上部の一部に配置され、周囲の前記半導体基体の領域との間にｐｎ接合を形成するガードリングを有し、
前記バリアメタル層が、前記ショットキー電極の側面に接した領域から外側に向かって前記第１主面の上を延伸し、且つ前記バリアメタル層の外縁が前記ガードリングの外縁を超えないことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記バリアメタル層が、前記ショットキー電極の側面から上面に亘って連続的に配置されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記バリアメタル層の上面に配置された第１の主電極を更に備え、
前記バリアメタル層が、前記ショットキー電極に含有される金属及び前記第１の主電極に含有される金属の拡散を抑制する材料からなることを特徴とする請求項３に記載の半導体装置。
【請求項５】
平面視で前記第１の主電極が前記バリアメタル層の内部に配置され、前記バリアメタル層に対する前記第１の主電極の面積の比が０．６以上１未満であることを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキー接合を有する半導体装置に関する。
【背景技術】
【０００２】
半導体装置を水分の浸入から保護するために、種々の対策が検討されている。例えば、半導体基板との間にショットキー接合を形成する電極（以下において「ショットキー電極」という。）を保護するために、酸化ケイ素膜、窒化ケイ素膜及び有機絶縁膜を積層した保護膜を使用する（特許文献１参照。）。この保護膜を、上記の積層構造のままでショットキー電極の上面まで配置することにより、ショットキー接合への水分の浸入が抑制される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２０１６／００９３７４８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、保護膜を形成してもショットキー接合に水分が浸入する場合がある。例えば、半導体基板の表面に形成された熱酸化膜と、熱酸化膜の上に化学気相成長法（ＣＶＤ法）により形成された絶縁膜（以下において「ＣＶＤ絶縁膜」という。）との間から水分が浸入することが考えられる。この水分によって、半導体基板の表面に配置されたショットキー電極と半導体基板との界面が汚染される。更に、ショットキー電極自体が腐食されることもある。これにより、半導体装置の信頼性や特性が低下する。
【０００５】
上記問題点に鑑み、本発明は、ショットキー接合への水分の浸入を抑制できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、互いに対向する第１主面と第２主面を有する半導体基体と、第１主面に配置され、半導体基体との間にショットキー接合を形成するショットキー電極と、ショットキー電極の周囲で第１主面とオーミック接触し、ショットキー電極の側面を覆うバリアメタル層とを備える半導体装置が提供される。
【発明の効果】
【０００７】
本発明によれば、ショットキー接合への水分の浸入を抑制できる半導体装置を提供できる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態に係る半導体装置の構成を示す模式的な断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の構成を示す模式的な平面図である。
【図３】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その１）。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その２）。
【図５】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その３）。
【図６】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程断面図である（その４）。
【図７】本発明の第２の実施形態に係る半導体装置の構成を示す模式的な断面図である。
【図８】本発明のその他の実施形態に係る半導体装置の構成を示す模式的な断面図である。
【発明を実施するための形態】
【０００９】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各層の厚みの比率などは現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。また、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の材質、形状、構造、配置などを下記のものに特定するものでない。
【００１０】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置は、図１に示すように、互いに対向する第１主面１０１と第２主面１０２を有する半導体基体１０と、第１主面１０１に配置され、半導体基体１０との間にショットキー接合を形成するショットキー電極２０と、ショットキー電極２０の周囲で第１主面１０１とオーミック接触し、ショットキー電極２０の側面を覆うバリアメタル層３０とを備える。
【００１１】
図１に示した半導体装置では、バリアメタル層３０が、ショットキー電極２０の側面から上面に亘って連続的に配置されている。そして、バリアメタル層３０の上面には、第１の主電極４０が配置されている。
【００１２】
半導体基体１０の第２主面に、半導体基体１０とオーミック接触する第２の主電極５０が配置されている。図１に示した半導体装置は、第１の主電極４０と第２の主電極５０との間で、半導体基体１０の膜厚方向に主電流が流れるショットキーバリアダイオード（ＳＢＤ）である。半導体基体１０がＮ型半導体の場合、第１の主電極４０がアノード電極、第２の主電極５０がカソード電極として機能する。
【００１３】
バリアメタル層３０は、ショットキー電極２０に含有される金属及び第１の主電極４０に含有される金属の拡散を抑制する材料からなる。即ち、ショットキー電極２０に含有される金属が第１の主電極４０に拡散すること、及び、第１の主電極４０に含有される金属がショットキー電極２０に拡散することが、バリアメタル層３０によって抑制される。ショットキー電極２０の材料には、Ｔｉ、Ｍｏ、Ｎｉなどが使用される。第１の主電極４０の材料には、Ａｌ、Ｃｕ、Ａｌ／Ｎｉ、Ｃｕ／Ｎｉなどが使用される。バリアメタル層３０の材料には、ＴｉＮ、Ｔａ、ＴａＮ、Ｗなどが好適に使用される。例えば、Ａｌ材からなる第１の主電極４０からＡｌ原子がショットキー電極２０に拡散することが、バリアメタル層３０によって抑制される。
【００１４】
半導体基体１０の第１主面１０１には、絶縁物の保護膜６０が配置されている。保護膜６０の上面から下面まで貫通する開口部において、ショットキー電極２０及びバリアメタル層３０が第１主面１０１に配置されている。図１に示した保護膜６０は、第１主面１０１に配置された熱酸化膜６１の上にＣＶＤ絶縁膜６２を積層した構造である。
【００１５】
第１主面１０１に熱酸化膜６１を形成することにより、平坦で欠陥準位が少なくきれいな表面が得られる。これにより、半導体基体１０の表面の固定電荷を減らすことができる。そして、膜厚を厚く形成することが容易なＣＶＤ絶縁膜６２を熱酸化膜６１の上に形成する。これにより、保護膜６０を所定の厚みにできる。ＣＶＤ絶縁膜６２を配置することにより、半導体装置の内部への水分の浸入の防止や、機械的な保護の強化を図れる。
【００１６】
図１に示すように、バリアメタル層３０は、ショットキー電極２０と保護膜６０との間に配置されている。つまり、ショットキー電極２０に向いた保護膜６０の側面において、熱酸化膜６１とＣＶＤ絶縁膜６２との界面は、バリアメタル層３０と接している。そして、ショットキー電極２０の周囲で半導体基体１０の第１主面１０１にバリアメタル層３０の下面が接している。このため、熱酸化膜６１とＣＶＤ絶縁膜６２との界面を水分が通過した場合にも、この水分がショットキー接合まで浸入することがバリアメタル層３０によって防止される。
【００１７】
半導体基体１０は、高濃度Ｎ型の半導体基板１１上に低濃度Ｎ型の半導体層１２を積層した構造である。例えば、半導体基板１１がシリコンカーバイト基板（ＳｉＣ基板）であり、半導体層１２がエピタキシャル成長層である。
【００１８】
また、半導体基体１０は、第１主面１０１のショットキー電極２０の配置された領域（以下において「接触面」という。）の周囲を囲んで半導体基体１０の上部の一部に配置されたガードリング１３を有する。ガードリング１３は、周囲の半導体基体１０の領域との間にｐｎ接合を形成する。例えば、半導体層１２がＮ型の場合には、ガードリング１３はＰ型である。
【００１９】
ガードリング１３によって、接触面の端部での電界集中が緩和される。これにより、電界集中に起因する半導体装置の破壊を防止することができる。ガードリング１３の深さや幅は、半導体装置の構造や要求される耐圧などに応じて適宜設定される。なお、半導体装置の耐圧が低下するのを抑制するために、ガードリング１３の外側に電界緩和リング（Field Limiting Ring：ＦＬＲ）を形成してもよい。
【００２０】
半導体基体１０の第１主面１０１に保護膜６０を形成することによって、ショットキー接合に水分が浸入することが抑制されるが、十分ではない。例えば、熱酸化膜６１とＣＶＤ絶縁膜６２との界面を水分が浸入する。
【００２１】
これに対し、図１に示した半導体装置では、ショットキー電極２０は熱酸化膜６１とＣＶＤ絶縁膜６２の界面と接していない。熱酸化膜６１とＣＶＤ絶縁膜６２との界面を伝って浸入する水分などの半導体装置の内部に浸入する水分は、ショットキー接合やショットキー電極２０に到達することがバリアメタル層３０によって防止される。
【００２２】
上記のように、本発明の第１の実施形態に係る半導体装置では、バリアメタル層３０によってショットキー接合及びショットキー電極２０が保護される。つまり、内部に浸入した水分によってショットキー電極２０と半導体基体１０との界面が汚染されたり、ショットキー電極２０自体が腐食されたりすることが抑制される。したがって、図１に示した半導体装置によれば、信頼性や特性の低下を抑制できる。
【００２３】
なお、図１に示したように、ショットキー電極２０の外縁がガードリング１３の内側の一部と重なるようにすることが好ましい。ショットキー電極２０とガードリング１３をオーバーラップさせることにより、接触面の露出を完全に防止することができる。このため、半導体装置の製造工程において、ショットキー電極２０の形成後はショットキー電極２０がマスクとなり、接触面がエッチングされることなどを防止できる。
【００２４】
なお、図２に示すように、平面視で、第１の主電極４０がバリアメタル層３０の内部に配置されていることが好ましい。つまり、第１の主電極４０の面積が、バリアメタル層３０の面積よりも小さい。これにより、半導体装置の製造が容易になる。例えば、バリアメタル層３０と第１の主電極４０の位置合わせの余裕度を増やすことができる。
【００２５】
平面視におけるバリアメタル層３０の面積に対する第１の主電極４０の面積の比が大きいと、バリアメタル層３０と第１の主電極４０の接着性が高い。しかし、半導体装置に応力が加わった場合の機械的強度が低下する。一方、バリアメタル層３０に対する第１の主電極４０の面積の比が小さいと、応力に対する機械的強度は大きいが、バリアメタル層３０と第１の主電極４０の接着性が低下する。更に、バリアメタル層３０の面積に対する第１の主電極４０の面積の比があまりに小さいと、第１の主電極４０の剥がれを引き起こしたり、第１の主電極４０の電気抵抗が増大して発熱したりするなどの不具合が生じる。
【００２６】
本発明者らが検討を重ねた結果、バリアメタル層３０に対する第１の主電極４０の面積の比は、０．６以上１未満であることが好ましいことを見出した。
【００２７】
以下に、図面を参照して、本発明の実施形態に係る半導体装置の製造方法を説明する。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることはもちろんである。
【００２８】
まず、半導体基体１０を準備する。例えば、図３に示すように、半導体基板１１上にＮ型の半導体層１２を形成して半導体基体１０を構成する。半導体層１２の厚みは、半導体装置に要求される耐圧などに応じて設定される。例えば、半導体基板１１は基板比抵抗が０．０２Ω・ｃｍ程度のＮ型基板である。半導体層１２は、半導体基板１１上にエピタキシャル成長された、膜厚が５〜１０μｍ、不純物濃度が５．０×１０15〜１５．０×１０15ａｔｏｍｓ/ｃｍ3程度の半導体層である。
【００２９】
次いで、接触面の周囲にＰ型のガードリング１３を形成する。なお、図示を省略するが、耐圧向上のために、ガードリング１３の外側にＦＬＲを形成してもよい。例えば、ボロン（Ｂ）やアルミニウム（Ａｌ）などのＰ型不純物のイオン注入と活性化アニールによって、ガードリング１３やＦＬＲを形成する。
【００３０】
その後、半導体基体１０の第１主面１０１及び第２主面１０２を熱酸化して、熱酸化膜６１を形成する。更に、第２主面１０２上の熱酸化膜６１をエッチング除去した後、図４に示すように、半導体基体１０とオーミック接触するコンタクト層５１を第２主面１０２に形成する。コンタクト層５１には、例えばパラジウム（Ｐｄ）膜やＰｄシリサイド膜が使用される。
【００３１】
次いで、第１主面１０１に形成された熱酸化膜６１の一部を選択的に除去して、接触面を露出させる。露出させた接触面は、例えば過酸化アンモニウム水や希フッ酸水などの薬品を用いた前処理によって洗浄する。
【００３２】
そして、図５に示すように、接触面にショットキー電極２０を形成する。ショットキー電極２０の厚みは、例えば５０ｎｍ〜２００ｎｍ程度である。その後、ショットキー電極２０の側面及び上面を覆うように、バリアメタル層３０を形成する。例えば、蒸着法によって膜厚３０ｎｍ〜３００ｎｍ程度のバリアメタル層３０を形成する。更に、バリアメタル層３０の上に、第１の主電極４０を形成する。
【００３３】
次いで、熱酸化膜６１の上に、ショットキー電極２０、バリアメタル層３０及び第１の主電極４０を覆うように、膜厚１００ｎｍ〜２μｍ程度のＣＶＤ絶縁膜６２を形成する。ＣＶＤ絶縁膜６２は、例えばシリコン酸化膜、シリコン窒化膜、ＮＳＧ膜、ＰＳＧ膜などである。
【００３４】
その後、図６に示すように、第１の主電極４０の上面が露出するように、ＣＶＤ絶縁膜６２の一部を選択的に除去する。そして、コンタクト層５１の上に実装用の金属膜を配置して、第２の主電極５０を形成する。実装用の金属膜は、例えば、コンタクト層５１との密着性向上のための金属膜や、ワイヤボンディングなどの実装時における半田接合用金属膜などを積層した構造である。
【００３５】
以上により、図１に示した半導体装置が完成する。以上に説明した半導体装置の製造方法によれば、バリアメタル層３０が、ショットキー電極２０の周囲に形成される。バリアメタル層３０が半導体基体１０と接触しているため、例えば熱酸化膜６１とＣＶＤ絶縁膜６２の界面から浸入した水分がショットキー接合やショットキー電極２０に到達することが抑制される。
【００３６】
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置は、図７に示すように、バリアメタル層３０が、保護膜６０に設けられた開口部の外側まで第１主面１０１の上を延伸している。つまり、バリアメタル層３０が、ショットキー電極２０の側面に接した領域から外側に向かって、半導体基体１０の第１主面１０１に沿って連続的に配置されている点が、図１に示した半導体装置と異なる。その他の構成については、図１に示す第１の実施形態と同様である。
【００３７】
図７に示した半導体装置によれば、外部から浸入した水分がショットキー接合に到達することを、より効果的に抑制できる。
【００３８】
なお、バリアメタル層３０の外縁が、ガードリング１３の外縁を超えないことが好ましい。これは、バリアメタル層３０がガードリング１３の外側に配置されると、半導体装置の外周耐圧構造に対して悪影響を及ぼすためである。即ち、バリアメタル層３０が半導体装置の外周領域に配置されると、外周領域にＦＬＲを形成しても、バリアメタル層３０の外縁部に電界が集中して耐圧が低下する。
【００３９】
このため、図７に示すように、バリアメタル層３０が開口部の外縁よりも外側まで延伸し、且つガードリング１３の外縁を超えないことが好ましい。他は、第１の実施形態と実質的に同様であり、重複した記載を省略する。
【００４０】
（その他の実施形態）
上記のように本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【００４１】
例えば、上記ではバリアメタル層３０がショットキー電極２０の側面から上面に亘って連続的に配置されている例を示した。しかし、ショットキー電極２０の側面にバリアメタル層３０を配置すれば、ショットキー電極２０の上面にバリアメタル層３０を配置しなくても、ショットキー接合に水分が浸入することを抑制する効果が得られる。また、図８に示すように、バリアメタル層３０が、ショットキー電極２０の上面に配置された金属膜３１と側面に配置された金属膜３２の２種類の異なる金属膜から構成されていてもよい。
【００４２】
また、上記では半導体装置がＳＢＤである場合を示したが、ＳＢＤ以外のショットキー接合を有する半導体装置に本発明は適用可能である。例えば、半導体装置が、ジャンクションバリアショットキー（ＪＢＳ）構造のダイオードを有する半導体装置や、ＳＢＤにｐｎ接合領域を付加してショットキー接合とｐｎ接合を併設したＭＰＳ（Merged PiN Schottoky）構造のダイオードを有する半導体装置などであってもよい。
【００４３】
このように、本発明はここでは記載していない様々な実施形態などを含むことはもちろんである。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【００４４】
１０…半導体基体
１１…半導体基板
１２…半導体層
１３…ガードリング
２０…ショットキー電極
３０…バリアメタル層
４０…第１の主電極
５０…第２の主電極
６０…保護膜
６１…熱酸化膜
６２…ＣＶＤ絶縁膜
１０１…第１主面
１０２…第２主面
【図１】
2018148012.tif 000003
【図２】
2018148012.tif 000004
【図３】
2018148012.tif 000005
【図４】
2018148012.tif 000006
【図５】
2018148012.tif 000007
【図６】
2018148012.tif 000008
【図７】
2018148012.tif 000009
【図８】
2018148012.tif 000010