(57)【要約】      （修正有）【課題】４つのスイッチング素子を、より少ないゲート駆動用電源で駆動できる３レベル中性点クランプ形インバータのスイッチング素子駆動回路を提供する。【解決手段】電源１１間に接続される素子駆動部ＧＤ４，該電源の正側端子にアノードが接続されるダイオードＤ３，そのカソードとスイッチング素子ＳＷ３，ＳＷ４の共通接続点との間に接続される素子駆動部ＧＤ３，それに並列に接続されるコンデンサＣ３，ダイオードＤ３のカソードにアノードが接続されるダイオードＤ２，そのカソードとスイッチング素子ＳＷ２、ＳＷ３の共通接続点との間に接続される素子駆動部ＧＤ２，それに並列に接続されるコンデンサＣ２，ダイオードＤ２のカソードにアノードが接続されるダイオードＤ１，そのカソードとスイッチング素子ＳＷ１，ＳＷ２の共通接続点との間に接続される素子駆動部ＧＤ１，それに並列に接続されるコンデンサＣ１を備える。【選択図】図１
2018133876.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の正側端子，負側端子間に第１，第２，第３及び第４スイッチング素子を直列に接続してなる中性点クランプ形インバータにおいて、前記４つのスイッチング素子を駆動対象とするもので、
前記負側端子を電位基準とする素子駆動用電源と、
この素子駆動用電源の正側端子と負側端子との間に接続され、前記第４スイッチング素子を駆動する第４素子駆動部と、
前記素子駆動用電源の正側端子にアノードが接続される第３ダイオードと、
この第３ダイオードのカソードと、前記第３及び第４スイッチング素子の共通接続点との間に接続され、前記第３スイッチング素子を駆動する第３素子駆動部と、
この第３素子駆動部に並列に接続される第３コンデンサと、
前記第３ダイオードのカソードにアノードが接続される第２ダイオードと、
この第２ダイオードのカソードと、前記第２及び第３スイッチング素子の共通接続点との間に接続され、前記第２スイッチング素子を駆動する第２素子駆動部と、
この第２素子駆動部に並列に接続される第２コンデンサと、
前記第２ダイオードのカソードにアノードが接続される第１ダイオードと、
この第１ダイオードのカソードと、前記第１及び第２スイッチング素子の共通接続点との間に接続され、前記第１スイッチング素子を駆動する第１素子駆動部と、
この第１素子駆動部に並列に接続される第１コンデンサとを備える３レベル中性点クランプ形インバータのスイッチング素子駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、３レベル中性点クランプ形インバータを構成する４つのスイッチング素子を駆動する回路に関する。
【背景技術】
【０００２】
３レベル中性点クランプ形インバータは、例えばＭＯＳＦＥＴ等の半導体スイッチング素子を４個直列に接続した主回路を備え、インバータ駆動用の電源電圧をＶＤＣとすると、ＶＤＣ，ＶＤＣ／２，０，の３レベルの電圧を出力可能にしている。これにより、出力電圧のリップルを低減し、系統連係用のリアクトルやコンデンサなどの体積を小型化することを狙うものである。
【０００３】
このようなインバータを構成する４つのＦＥＴのゲートを駆動する回路を極めて単純に考えると、各ＦＥＴのゲートを駆動する回路に対応して、それぞれ電位基準が異なる４つのゲート駆動用電源が必要となる。
【０００４】
これに対して特許文献１では、直流負側に接続されるＩＧＢＴからなるスイッチ素子１０４のエミッタを電位基準とした絶縁電源４０２と、スイッチ素子１０４と出力線の間に接続されるスイッチ素子１０３のエミッタを側電位基準とした絶縁電源４０１との２つの素子駆動用電源を備えている。そして、それぞれの電源によりスイッチ素子１０４及び１０３のゲートを駆動し、絶縁電源４０１からダイオード２０２及び２０３とコンデンサ３０２及び３０１を介して生成される電源により、直流正側に接続されるスイッチ素子１０１及び１０２のゲートを駆動している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−３７０８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の構成では、１相あたりの絶縁されたゲート電源が２個必要であり，小型化に限界がある。すなわち，直流負側電位を基準としたゲート電源１，及び半導体スイッチ２のソースを基準としたゲート電源２が必要となる。
そこで、４つのスイッチング素子を、より少ないゲート駆動用電源で駆動できる３レベル中性点クランプ形インバータのスイッチング素子駆動回路を提供する。
【課題を解決するための手段】
【０００７】
実施形態の３レベル中性点クランプ形インバータのスイッチング素子駆動回路によれば、
直流電源の正側端子，負側端子間に第１，第２，第３及び第４スイッチング素子を直列に接続してなる中性点クランプ形インバータにおいて、前記４つのスイッチング素子を駆動対象とし、
前記負側端子を電位基準とする素子駆動用電源と、
この素子駆動用電源の正側端子と負側端子との間に接続され、前記第４スイッチング素子を駆動する第４素子駆動部と、
前記素子駆動用電源の正側端子にアノードが接続される第３ダイオードと、
この第３ダイオードのカソードと、前記第３及び第４スイッチング素子の共通接続点との間に接続され、前記第３スイッチング素子を駆動する第３素子駆動部と、
この第３素子駆動部に並列に接続される第３コンデンサと、
前記第３ダイオードのカソードにアノードが接続される第２ダイオードと、
この第２ダイオードのカソードと、前記第２及び第３スイッチング素子の共通接続点との間に接続され、前記第２スイッチング素子を駆動する第２素子駆動部と、
この第２素子駆動部に並列に接続される第２コンデンサと、
前記第２ダイオードのカソードにアノードが接続される第１ダイオードと、
この第１ダイオードのカソードと、前記第１及び第２スイッチング素子の共通接続点との間に接続され、前記第１スイッチング素子を駆動する第１素子駆動部と、
この第１素子駆動部に並列に接続される第１コンデンサとを備える。
【図面の簡単な説明】
【０００８】
【図１】一実施形態であり、ゲート駆動回路及びＮＰＣインバータを示す回路図
【図２】ゲート駆動回路の構成を示す回路図
【図３】ＮＰＣインバータのスイッチングパターンと出力線に出力される電圧のパターンの一覧を示す図
【図４】半導体スイッチＳＷ３及びＳＷ４がオンしている場合のコンデンサの充電状態を示す図
【図５】半導体スイッチＳＷ３のみがオンしている場合のコンデンサの充電状態を示す図
【図６】半導体スイッチＳＷ２及びＳＷ３がオンしている場合のコンデンサの充電状態を示す図
【図７】半導体スイッチＳＷ２のみがオンしている場合のコンデンサの充電状態を示す図
【図８】各半導体スイッチがスイッチング動作するパターンに応じて、各コンデンサに充電が行われる状態を示すタイミングチャート
【発明を実施するための形態】
【０００９】
以下、本発明の一実施形態について、図面を参照しながら説明する。図１は、本実施形態のゲート駆動回路及びＮＰＣインバータを示す回路図である。直流電圧ＶＤＣが印加される正側電源線１，負側電源線２の間には、平滑コンデンサ３及び４の直列回路と、４つの半導体スイッチＳＷ１〜ＳＷ４の直列回路ｔｏが接続されている。半導体スイッチＳＷ１〜ＳＷ４はＮＰＣインバータ５の主回路を構成しており、例えば本実施形態ではＮチャネルＭＯＳＦＥＴＭＯＳＦＥＴを用いている。半導体スイッチＳＷ１〜ＳＷ４は第１〜第４スイッチング素子に相当する。
【００１０】
順方向に直列接続されているクランプダイオード６及び７は、同じくＮＰＣインバータ５の主回路を構成している。ダイオード６のアノードは半導体スイッチＳＷ３のソースに接続されており、ダイオード７のカソードは半導体スイッチＳＷ１のソースに接続されている。平滑コンデンサ３，４は、直流電圧ＶＤＣの平滑化及びその中性点電位ＶＤＣ／２を生成するもので、両者の共通接続点は、ダイオード６及び７共通接続点に接続されている。半導体スイッチＳＷ２及びＳＷ３の共通接続点は、ＮＰＣインバータ５の出力線８に接続されている。出力線８は、１相分のＮＰＣインバータ出力であり、例えばモータの固定子巻線やリアクトルなどに接続される。
【００１１】
ゲート電源１１は、半導体スイッチＳＷ１〜ＳＷ４を駆動するためのゲート駆動回路ＧＤ１〜ＧＤ４に供給される電源を生成するもので、その電源電圧は一般に１５〜２０Ｖ程度である。ゲート電源１１の負側端子は、ゲート駆動回路ＧＤ４の負側端子と共に負側電源線２に接続されている。ゲート電源１１の正側端子は、ゲート駆動回路ＧＤ４の正側端子と共に、順方向のダイオードＤ３を介してゲート駆動回路ＧＤ３の正側端子に接続されている。ゲート電源１１は素子駆動用電源に相当する。
【００１２】
ゲート駆動回路ＧＤ３の負側端子は、半導体スイッチＳＷ３のソースに接続されている。ゲート駆動回路ＧＤ３に対しては、コンデンサＣ３が並列に接続されている。ダイオードＤ３のアノードは、順方向のダイオードＤ２を介してゲート駆動回路ＧＤ２の正側端子に接続されている。ゲート駆動回路ＧＤ２の負側端子は、半導体スイッチＳＷ２のソース，出力線８に接続されている。ゲート駆動回路ＧＤ２に対しては、コンデンサＣ２が並列に接続されている。
【００１３】
同様に、ダイオードＤ２のアノードは、順方向のダイオードＤ１を介してゲート駆動回路ＧＤ１の正側端子に接続されている。ゲート駆動回路ＧＤ１の負側端子は、半導体スイッチＳＷ１のソースに接続されている。ゲート駆動回路ＧＤ１に対しては、コンデンサＣ１が並列に接続されている。すなわち、コンデンサＣ１，Ｃ２，Ｃ３は、それぞれダイオードＤ１，Ｄ２，Ｄ３を介してゲート電源１１により充電される。コンデンサＣ１〜Ｃ３は第１〜第３コンデンサに相当し、ダイオードＤ１〜Ｄ３は第１〜第３ダイオードに相当する。
【００１４】
ゲート駆動回路ＧＤ１〜ＧＤ４には、図示しない制御回路によりゲート信号，スイッチング信号が入力される。図２は、一例としてゲート駆動回路ＧＤ４の構成を示す。ゲート駆動回路ＧＤ４は、ＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ１３の直列回路で構成され、両者の共通接続点が半導体スイッチＳＷ４のゲートに接続されている。ＦＥＴ１２及び１３のゲートは共通に接続されており、前記ゲートにスイッチング信号が与えられる。ゲート駆動回路ＧＤ１〜ＧＤ４は、第１〜第４素子駆動部に相当する。
【００１５】
以上の構成において、平滑コンデンサ３及び４，ＮＰＣインバータ５，並びにダイオード６及び７を除いた部分が、スイッチング素子駆動回路１４に相当する。
次に本実施形態の作用について図３から図８を参照して説明する。半導体スイッチＳＷ１，ＳＷ２，ＳＷ３のゲート駆動用電源は、それぞれコンデンサＣ１，Ｃ２，Ｃ３に充電された電圧となる。図３は、ＮＰＣインバータ５のスイッチングパターンと出力線８に出力される電圧のパターンとの一覧を示している。半導体スイッチＳＷ１及びＳＷ２がオンすると、出力線８には電圧ＶＤＣが出力される。半導体スイッチＳＷ１又はＳＷ２がオンするとＶＤＣ／２が出力される。そして、半導体スイッチＳＷ３及びＳＷ４がオンすると０Ｖが出力される。以上に述べたスイッチングパターンに応じて行われる、各コンデンサＣ１，Ｃ２，Ｃ３の充電動作について説明する。
【００１６】
先ず、図４に示すように、半導体スイッチＳＷ３及びＳＷ４がオンしている場合、それらのソース電位はゲート電源１１の基準電位と同じになる。したがって、ゲート電源１１からダイオードＤ３を介して、コンデンサＣ３を充電できる。コンデンサＣ３は、ゲート電源１１の電圧ＶＤＣからダイオードＤ３の順方向電圧Ｖｆだけ低下した電圧で充電される。この充電電圧が、半導体スイッチＳＷ３を駆動するゲート駆動回路ＧＤ３に供給される。また、半導体スイッチＳＷ３及びＳＷ４がオンのパターンでは、半導体スイッチＳＷ２のソース電位も直流負側となるため、同様にダイオードＤ３及びＤ２を介してコンデンサＣ２を、ゲート電源１１により充電できる。
【００１７】
次に、図５に示すように、半導体スイッチＳＷ３のみがオンする状態では、ゲート電源１１ではコンデンサを充電できない。しかし、コンデンサＣ３の充電電荷により、ダイオードＤ２を介してコンデンサＣ２を充電できる。
【００１８】
次に、図６に示すように、半導体スイッチＳＷ２及びＳＷ３がオンする状態では、コンデンサＣ３の充電電荷によりダイオードＤ２及びＤ１を介して、それぞれコンデンサＣ１，Ｃ２を充電できる。最後に図７に示すように、半導体スイッチＳＷ２がオンする状態又は半導体スイッチＳＷ１及びＳＷ２がオンする状態では、コンデンサＣ２の充電電荷によりダイオードＤ１を介してコンデンサＣ１を充電できる。
【００１９】
図８は、ＮＰＣインバータ５が正弦波状の電圧を出力する際に、半導体スイッチＳＷ１〜ＳＷ４がスイッチング動作するパターンに応じて、コンデンサＣ３〜Ｃ１に充電が行われる状態を示している。この図８からも、図４から図７で説明したように、各半導体スイッチＳＷ１〜ＳＷ４がオンする期間に対応して、各コンデンサＣ３〜Ｃ１への充電が行われていることが分かる。
【００２０】
以上のように本実施形態によれば、スイッチング素子駆動回路１４は、ＮＰＣインバータ５を構成する半導体スイッチＳＷ１〜ＳＷ４を駆動対象とする。ゲート電源１１は、直流電源ＶＤＣの負側端子を電位基準とし、ゲート駆動回路ＧＤ４は、ゲート電源１１の正側，負側端子間に接続され、半導体スイッチＳＷ４を駆動する。ダイオードＤ３のアノードはゲート電源１１の正側端子に接続され、ゲート駆動回路ＧＤ３は、ダイオードＤ３のカソードと、半導体スイッチＳＷ３及びＳＷ４の共通接続点との間に接続され、半導体スイッチＳＷ３を駆動する。コンデンサＣ３は、ゲート駆動回路ＧＤ３に並列に接続される。
【００２１】
ダイオードＤ２のアノードはダイオードＤ３のカソードに接続され、ゲート駆動回路ＧＤ２は、ダイオードＤ３のカソードと、半導体スイッチＳＷ２及びＳＷ３の共通接続点との間に接続され、半導体スイッチＳＷ２を駆動する。コンデンサＣ２は、ゲート駆動回路ＧＤ２に並列に接続される。ダイオードＤ１のアノードはダイオードＤ２のカソードに接続され、ゲート駆動回路ＧＤ１は、ダイオードＤ２のカソードと、半導体スイッチＳＷ１及びＳＷ２の共通接続点との間に接続され、半導体スイッチＳＷ１を駆動する。コンデンサＣ１は、ゲート駆動回路ＧＤ１に並列に接続される。
【００２２】
このように構成すれば、ＮＰＣインバータ５のスイッチングパターンに応じて、ゲート電源１１でコンデンサＣ３を充電する場合と、充電した下位のコンデンサＣ３〜Ｃ２で上位のコンデンサＣ２，Ｃ１を充電するという充電パターンとを組み合わせて、直流電源ＶＤＣの負側端子を電位基準とする単一のゲート電源１１のみで、４つの半導体スイッチＳＷ１〜ＳＷ４それぞれのソース電位を基準とした電源を構成できる。これにより，半導体スイッチＳＷ１〜ＳＷ４を駆動するために必要なゲート電源の個数を減らし、スイッチング素子駆動回路１４を小型化することができる。
【００２３】
（その他の実施形態）
半導体スイッチング素子は、ＭＯＳＦＥＴに限ることなく、ＩＧＢＴやＳｉＣなどでも良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００２４】
図面中、１は正側電源線、２は負側電源線、５はＮＰＣインバータ、１１はゲート電源、ＳＷ１〜ＳＷ４は半導体スイッチ、Ｃ１〜Ｃ３はコンデンサ、Ｄ１〜Ｄ３はダイオード、ＧＤ１〜ＧＤ４はゲート駆動回路、１４はスイッチング素子駆動回路を示す。
【図１】
2018133876.tif 000003
【図２】
2018133876.tif 000004
【図３】
2018133876.tif 000005
【図４】
2018133876.tif 000006
【図５】
2018133876.tif 000007
【図６】
2018133876.tif 000008
【図７】
2018133876.tif 000009
【図８】
2018133876.tif 000010