(57)【要約】【課題】配線の伝送容量の向上を図り得る伝送システム等の提供【解決手段】伝送システムは、入力された第１信号に対しＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）を行い、前記ＱＡＭを行った後のアナログの信号である第２信号を配線に入力する第一処理部と、前記第２信号に対応する、前記配線から出力された信号である第３信号に対し前記ＱＡＭに係る復調を行い、前記復調を行った第４信号を出力する第二処理部と、を備える。【選択図】      図３
2018148536.tif 000002
【特許請求の範囲】
【請求項１】
入力された第１信号に対しＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）を行い、前記ＱＡＭを行った後のアナログの信号である第２信号を配線に入力する第一処理部と、
前記第２信号に対応する、前記配線から出力された信号である第３信号に対し前記ＱＡＭに係る復調を行い、前記復調を行った第４信号を出力する第二処理部と、
を備える、伝送システム。
【請求項２】
前記第一処理部が、
前記第１信号から、複数のパラレル信号である第５信号に生成する第三処理部と、
前記第５信号に対し、前記ＱＡＭにおけるマッピング、及び、前記マッピングの後の逆フーリエ変換を行うことにより、前記第５信号を、第一系統の信号である第６信号と、第二系統の信号である第７信号とを生成する、第四処理部と、
前記第６信号と前記第７信号とから生成した前記第２信号を前記配線に入力する、第五処理部とを備える、
請求項１に記載された伝送システム。
【請求項３】
前記第三処理部が、前記第１信号に対し符号化を行い、前記符号化の後の前記第１信号を、前記第四処理部に入力する、請求項２に記載された伝送システム。
【請求項４】
前記第四処理部が、デジタルの前記第６信号をアナログの前記第６信号に変換し、デジタルの前記第７信号をアナログの前記第７信号に変換し、アナログの前記第６信号とアナログの前記第７信号とを前記第五処理部に出力する、請求項２又は請求項３に記載された伝送システム。
【請求項５】
前記第五処理部が、前記第６信号に所定の周波数の第８信号を乗じた第９信号と、前記第７信号に、前記周波数であり前記第８信号と位相がπ／２ずれた第１０信号を乗じた第１１信号とを足し合わせた、前記第信号を、前記配線に入力する、請求項２乃至請求項４のうちのいずれか一に記載された伝送システム。
【請求項６】
前記第二処理部が、
前記配線から入力された前記第３信号から、前記第一系統の信号である第１２信号と、前記第二系統の信号である第１３信号とを生成する第六処理部と、
前記第１２信号と前記第１３信号とから前記第５信号に対応するパラレルな信号である第１４信号を生成する第七処理部と、
前記第１４信号からシリアルな前記第４信号を生成する第八処理部と、
を備える、
請求項１乃至請求項５のうちのいずれか一に記載された伝送システム。
【請求項７】
前記第八処理部が、前記符号化が行われた前記第４信号から前記符号化に係る復号が行われた前記第４信号を生成し、前記復号が行われた前記第４信号を出力する、
請求項６に記載された伝送システム。
【請求項８】
前記第七処理部が、アナログの前記第１２信号からデジタルの前記第１２信号を生成し、アナログの前記第１３信号からデジタルの前記第１３信号を生成し、デジタルの前記第１２信号とデジタルの前記第１３信号とから、前記第１４信号を生成する、請求項６又は請求項７に記載された伝送システム。
【請求項９】
前記第六処理部が、前記第３信号に前記周波数の第１５信号を乗じた前記第１２信号と、前記第３信号に、前記周波数であり前記第１５信号と位相がπ／２ずれた第１６信号を乗じた前記第１３信号とを、前記第七処理部に入力する、請求項６乃至請求項８のうちのいずれか一に記載された伝送システム。
【請求項１０】
前記第一処理部と前記第二処理部の組を複数備え、
シリアルな入力信号から、パラレルな前記第１信号を生成し、それぞれの前記第１信号を前記複数の前記第一処理部の各々に入力する第九処理部と、前記複数の前記第二処理部から出力された前記複数のパラレルな前記第４信号からシリアルな出力信号を生成する第十処理部と、をさらに備える、
請求項１乃至請求項９のうちのいずれか一に記載された伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線を通過する情報の伝送に関する。
【背景技術】
【０００２】
スマートフォンをはじめとする多機能モバイル端末の普及にともない、モバイルトラフィック量は年間約６０％で増加している。そのため、大容量のデータを遅延することなく高速に処理できるモバイルインフラ装置を開発する必要がある。そして、その装置の実現には送信ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）からプリント回路基板に形成された配線を介して受信ＩＣに到達するデータの流れを、一層高速大容量化する必要がある。
【０００３】
当該高速大容量化のためには、送信側ＩＣで信号を多値化し、多値化後の信号をプリント回路基板に形成された配線を伝送させ、受信ＩＣに受信させることが有効である。
【０００４】
そして、当該多値化の方法としては、ＰＡＭ、ＦＳＫ及びＰＳＫの各変調方式による方法が考えられる。ここで、ＰＡＭは、Ｐｕｌｓｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎの略である。また、ＦＳＫは、Ｆｒｅｑｕｅｎｃｙ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇの略である。また、ＰＳＫは、Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇの略である。
【０００５】
一方、特許文献１は、本発明に関連して、コンスタレーションを用いて、送信ビット系列をいずれかの信号点に対応するシンボルにマッピングし、前記変調手段によりマッピングされて得られたシンボルを送信する無線送信装置を開示する。
【０００６】
また、特許文献２が開示する伝送信号の生成方法においては、実数部信号と虚数部信号とを軸とする複数の領域ごとにその領域を指定するための中心的な位置を信号点として定める。そして、当該方法においては、伝送すべきデジタル情報信号をその内容に応じて、複数の前記信号点のうちの特定の信号点に順次割り付ける。そして、当該方法においては、その順次割り付けられた各信号点における実数部信号と虚数部信号とよりなる信号点情報をデジタル変調及びデジタル直交変調を行う。
【０００７】
また、本発明に関連して、非特許文献１は、バイト・ストライピングについて開示する。
【０００８】
また、本発明に関連して、非特許文献２は、バイト・アンストライピングについて開示する。
【０００９】
また、本発明に関連して、非特許文献３及び４は、ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）について説明する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】国際公開第２０１０／０３８２７４号
【特許文献２】特開２００１−２８５２４９号公報
【非特許文献】
【００１１】
【非特許文献１】ＰＣＩからＰＣＩ  Ｅｘｐｒｅｓｓ、株式会社ネットワークスストレージネットワーキング事業部、市川文和、［平成２９年３月２日検索］、インターネット（ｈｔｔｐ：／／ｗｗｗ．ｊｄｓｆ．ｇｒ．ｊｐ／ｆｃｉａｊ／ｍ＿ｐｄｆ／ｐｃｉｅｘｐｒｅｓｓ０１．ｐｄｆ）
【非特許文献２】無償ＩＰコアでよく分かる、ＰＣＩ  ＥｘｐｒｅｓｓのＦＰＧＡ実装技術、川井敦、［平成２９年３月２日検索］、インターネット（ｈｔｔｐ：／／ｗｗｗ．ｃｑｐｕｂ．ｃｏ．ｊｐ／ｄｗｍ／Ｃｏｎｔｅｎｔｓ／０１３５／ｄｗｍ０１３５００７７０．ｐｄｆ）
【非特許文献３】第３回無線通信に必要な復調技術、Ｄｅｎｇｙｏ、［平成２９年３月２日検索］、インターネット（ｈｔｔｐ：／／ｗｗｗ．ｄｅｎ−ｇｙｏ．ｃｏｍ／ｌａｂｏ／ｋｏｕｚａ／ｒａｄｉｏ０３．ｈｔｍｌ）
【非特許文献４】第４回無線通信に必要な復調技術、Ｄｅｎｇｙｏ、［平成２９年２月１５日検索］、インターネット（ｈｔｔｐ：／／ｗｗｗ．ｄｅｎ−ｇｙｏ．ｃｏｍ／ｌａｂｏ／ｋｏｕｚａ／ｒａｄｉｏ０４．ｈｔｍｌ）
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、ＰＡＭ、ＦＳＫ及びＰＳＫの各変調方式による場合、我々の検討によると、ノイズの上昇を考えた場合、多値度の最大値は８程度になる。その場合の伝送容量の限界は、ビット数を３として、７５Ｇｂｐｓ（Ｇｉｇａ  ｂｉｔ  ｐｅｒ  ｓｅｃｏｎｄ）である。この程度の伝送容量では、［背景技術］の項で説明したモバイルトラフィック量の増大に対応することが困難である。
【００１３】
本発明は、配線の伝送容量の向上を図り得る伝送システム等の提供を目的とする。
【課題を解決するための手段】
【００１４】
本発明の伝送システムは、入力された第１信号に対しＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）を行い、前記ＱＡＭを行った後のアナログの信号である第２信号を配線に入力する第一処理部と、前記第２信号に対応する、前記配線から出力された信号である第３信号に対し前記ＱＡＭに係る復調を行い、前記復調を行った第４信号を出力する第二処理部と、を備える。
【発明の効果】
【００１５】
本発明の伝送システム等は、配線の伝送容量の向上を図り得る。
【図面の簡単な説明】
【００１６】
【図１】本実施形態の伝送システムの構成例を表す概念図である。
【図２】データ分配動作例を表すイメージ図である。
【図３】副送信部の構成例を表す概念図である。
【図４】副受信部の構成例を表す概念図である。
【図５】本実施形態の最小限の伝送システムの構成を表すブロック図である。
【発明を実施するための形態】
【００１７】
［構成と動作］
図１は、本実施形態の伝送システムの例である伝送システム１００の構成を表す概念図である。
【００１８】
伝送システム１００は、端子Ａから入力されたデジタル信号を、プリント基板１１１を経由して端子Ｂから出力させるための伝送システムである。
【００１９】
伝送システム１００は、送信部１０１とプリント基板１１１と受信部１０６とを備える。
【００２０】
プリント基板１１１には、配線１１２ａ乃至１１２ｄが形成されている。配線１１２ａ乃至１１２ｄの各々は、プリント基板１１１の表面に形成されていてもプリント基板１１１の内部に形成されていても構わない。
【００２１】
送信部１０１は、分配部１１６と副送信部１２６ａ乃至１２６ｄとを備える。
【００２２】
分配部１１６は、端子Ａから入力されたデジタル信号を、副送信部１２６ａ乃至１２６ｄの各々に分配する。当該分配の方法例は、図２を参照して後述する。
【００２３】
分配部１１６は、例えば、入力された情報を、定められたバイト数ごとに、順番に、副送信部１２６ａ乃至１２６ｄの各々に分配する、周知のバイト・ストライピング回路である。バイト・ストライピングについては、例えば、非特許文献１に開示がある。前記バイト数ごとの各信号には識別情報が付与されている。当該識別情報は、後述の合成部１２１で行われるバイト・アンストライピングの際に用いられる。
【００２４】
副送信部１２６ａ乃至１２６ｄの各々は、分配部１１６から送られた前記分配後のデジタル信号に対し１０２４−ＱＡＭ変調を行った搬送信号を生成する。そして、副送信部１２６ａ乃至１２６ｄの各々は、前記搬送信号を、プリント基板１１１の配線１１２ａ乃至１１２ｄのうちの対応するものに出力する。副送信部１２６ａ乃至１２６ｄの各々の構成例及び動作例については、図３を参照して後述する。
【００２５】
受信部１０６は、副受信部１３１ａ乃至１３１ｄと、合成部１２１とを備える。
【００２６】
副受信部１３１ａ乃至１３１の各々は、副送信部１２６ａ乃至１２６ｄのうちの対応する各々から送られた前記搬送信号の復調を行う。そして、副受信部１３１ａ乃至１３１の各々は、復調したデジタル信号を合成部１２１に送付する。副受信部１３１ａ乃至１３１ｄの各々の構成例及び処理例については、図４を参照して後述する。
【００２７】
合成部１２１は、副受信部１３１ａ乃至１３１の各々から送られた信号を、一つの信号に合成する処理を行う。
【００２８】
合成部１２１は、例えば、入力された定められたバイト数ごとの複数の信号を合成する、周知のバイト・アンストライピング回路である。バイト・アンストライピングについては、例えば、非特許文献２に開示がある。合成部１２１に入力された各信号は、合成部１２１が備える図示しないバッファに順次記録される。当該バッファは、各信号に付与された前述の識別情報により、各信号を外部に出力する順番を調整する。そして、当該バッファは、分配部１１６に入力された順番に、各信号を端子Ｂに出力する。
【００２９】
なお、送信部１０１及び受信部１０６のうちの少なくとも一方はプリント基板１１１に形成されていても構わない。
【００３０】
図２は、図１に表す分配部１１６が行う、データ分配動作例を表すイメージ図である。
【００３１】
データ列５０１は、図１に表す端子Ａに入力される入力信号のデータ列である。分配部１１６は、データ列５０１を、＃０乃至＃Ｘの複数のデータに分割する。分配部１１６は、当該分割を、例えば、各データの容量が等しくなるように行う。
【００３２】
そして、分配部１１６は、各データを、到着順に、副送信部１２６ａ乃至１２６ｄの各々に分配する。
【００３３】
図３は、図１に表す副送信部１２６ａ乃至１２６ｄの各々の例である副送信部１２６の構成を表す概念図である。図３に表す副送信部１２６及び後述の図４に表す副受信部１３１は、１０２４の多重度を持たせた信号にＱＡＭを適用して伝送することを想定したものである。
【００３４】
副送信部１２６は、周知の１０２４−ＱＡＭ変調装置である。一般的なＱＡＭ変調器の構成については、例えば、非特許文献３に開示がある。
【００３５】
副送信部１２６は、符号化部２０３と、ＳｅｒＤｅｓ部２０４と、処理部２０５と、Ｄ／Ａ変換部２０６ａ、２０６ｂと、整形部２０８ａ、２０８ｂと、発振器２０９と、π／２位相器２１０と、乗算器２１１ａ、２１１ｂと、加算器２１２とを備える。ここで、ＳｅｒＤｅｓは、Ｓｅｒｉａｌｉｚｅｒ／Ｄｅｓｅｒｉａｌｉｚｅｒの略である。
【００３６】
符号化部２０３は、図１に表す分配部１１６から送られた情報について差動符号化処理を行う。
【００３７】
ＳｅｒＤｅｓ部２０４は、符号化部２０３から送られたシリアルのデジタル信号を６４本のパラレルのデジタル信号に変換する。６４本は、副送信部１２６に入力された信号について、１０２４（３２×３２）の多重を行い伝送することを想定して決められたものである。この変換により、伝送容量が６４本分に分割されるので１本あたりの伝送容量を下げることができる。ＳｅｒＤｅｓ部２０４には周知のＳｅｒＤｅｓ回路を用いることができる。６４本のパラレルのデジタル信号は処理部２０５に送られる。
【００３８】
処理部２０５は、１０２４−ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）変調におけるマッピング（コンスタレーションマッピング）及びその後の逆フーリエ変換を行う。
【００３９】
処理部２０５は、３２本のＩチャネルのデジタル信号をＤ／Ａ変換部２０６ａに出力する。処理部２０５は、また、３２本のＱチャネルのデジタル信号をＤ／Ａ変換部２０６ｂに出力する。
【００４０】
Ｄ／Ａ変換部２０６ａは、入力された３２本のパラレルのＩチャネルのデジタル信号から３２値のＩチャネルのアナログ信号を生成する。生成されたＩチャネルのアナログ信号は整形部２０８ａに送られる。
【００４１】
Ｄ／Ａ変換部２０６ｂは、入力された３２本のパラレルのＱチャネルのデジタル信号から３２値のＱチャネルのアナログ信号を生成する。生成されたＱチャネルのアナログ信号は整形部２０８ｂに送られる。
【００４２】
整形部２０８ａ、２０８ｂは、入力されたアナログ信号から不要な高周波成分を除去する等の波形整形処理を行う。整形部２０８ａ、２０８ｂは、例えば、波形整形フィルタである。整形部２０８ａから出力されたＩチャネルのアナログ信号は乗算器２１１ａに送られる。整形部２０８ｂから出力されたＱチャネルのアナログ信号は乗算器２１１ｂに送られる。
【００４３】
発振器２０９は、Ｉチャネル及びＱチャネルのアナログ信号を、図１に表すプリント基板１１１の対応する配線を搬送させる搬送信号の基準信号である第１Ａ基準信号を発生する。第１Ａ基準信号は正弦波である。
【００４４】
第１Ａ基準信号は、乗算器２１１ａ及びπ／２位相器２１０に入力される。
【００４５】
π／２位相器２１０に入力された前記第一基準信号は、π／２位相器２１０によりπ／２分の位相が遅らされ、第１Ｂ基準信号になる。第１Ｂ基準信号は、乗算器２１１ｂに入力される。
【００４６】
乗算器２１１ａは、整形部２０８ａから入力された波形整形後のＩチャネルのアナログ信号と発振器２０９から入力された第１Ａ基準信号とを掛け合わせ、Ｉチャネル搬送信号を生成する。生成されたＩチャネル搬送信号は、加算器２１２に入力される。
【００４７】
乗算器２１１ｂは、整形部２０８ｂから入力された波形整形後のＱチャネルのアナログ信号とπ／２位相器２１０から入力された第１Ｂ基準信号とを掛け合わせ、Ｑチャネル搬送信号を生成する。生成されたＱチャネル搬送信号は、加算器２１２に入力される。
【００４８】
加算器２１２は、乗算器２１１ａから入力されたＩチャネル搬送信号と乗算器２１１ｂから入力されたＱチャネル搬送信号とを足し合わせ、搬送信号を生成する。
【００４９】
生成された搬送信号は、図１に表すプリント基板１１１の、副送信部１２６と接続された配線に入力される。当該配線に入力された搬送信号は当該配線を介して、図１に表す受信部１０６の、当該配線と接続された副受信部に入力される。
【００５０】
なお、搬送信号は、３２値に多値化されたＩチャネル搬送信号と、３２値に多値化されたＱチャネル搬送信号とを組み合わせた信号であるので、３２×３２＝１０２４に多値化されている。
【００５１】
図４は、図１に表す副受信部１３１ａ乃至１３１ｄの各々の例である、副受信部１３１の構成を表す概念図である。副受信部１３１は、周知の１０２４−ＱＡＭ復調装置である。一般的なＱＡＭ復調器の構成については、例えば、非特許文献４に開示がある。
【００５２】
図３に表す副送信部１２６から図１に表すプリント基板１１１の所定の配線を介して副受信部１３１に入力された前述の搬送信号は、乗算器３１１ａ及び３１１ｂに入力される。
【００５３】
発振器３０９は、正弦波の第２Ａ基準信号を生成する。第２Ａ基準信号の周波数は前述の第１Ａ基準信号と同じである。第２Ａ基準信号の位相は、前記搬送信号がプリント基板１１１の配線を伝達することにより生じる遅延の影響を考慮して調整されている。第２Ａ基準信号は、π／２位相器３１０及び乗算器３１１ａに入力される。
【００５４】
π／２位相器３１０は、発振器３０９から入力された第２Ａ基準信号の位相をπ／２遅らせた第２Ｂ基準信号を生成する。第２Ｂ基準信号は乗算器３１１ｂに入力される。
【００５５】
乗算器３１１ａは、入力された搬送信号と第２Ａ基準信号とを掛け合わせることによりＩチャンネルのアナログ信号を生成（復調）する。生成されたＩチャンネルのアナログ信号は、整形部３０８ａに入力される。入力された搬送信号と第２Ａ基準信号とを掛け合わせることによりＩチャンネルのアナログ信号を生成（復調）する。
【００５６】
乗算器３１１ｂは、入力された搬送信号と第２Ｂ基準信号とを掛け合わせることによりＱチャンネルのアナログ信号を生成（復調）する。
【００５７】
整形部３０８ａ、３０８ｂは、入力されたアナログ信号の不要な高周波成分の除去等を行う。整形部３０８ａ、３０８ｂは、例えば、波形整形フィルタである。波形整形後のＩチャネルのアナログ信号は、Ａ／Ｄ変換部３０６ａに入力される。波形整形後のＱチャネルのアナログ信号は、Ａ／Ｄ変換部３０６ｂに入力される。
【００５８】
Ａ／Ｄ変換部３０６ａは、入力された、波形整形後のＩチャネルの３２値のアナログ信号を３２本のパラレルなＩチャネルのデジタル信号に変換する。変換されたデジタル信号は、処理部３０５に入力される。
【００５９】
Ａ／Ｄ変換部３０６ａは、入力された、波形整形後のＱチャネルの３２値のアナログ信号を３２本のパラレルなＱチャネルのデジタル信号に変換する。変換されたデジタル信号は、処理部３０５に入力される。
【００６０】
処理部３０５は、入力されたＩチャネル及びＱチャネルの各々３２本のデジタル信号から、６４本のデジタル信号を生成する。
【００６１】
ＳｅｒＤｅｓ部３０４は、入力された６４本のデジタル信号を、シリアルなデジタル信号に変換する。ＳｅｒＤｅｓ部３０４には周知のＳｅｒＤｅｓ回路を用いることができる。ＳｅｒＤｅｓ部３０４は、変換したシリアルなデジタル信号を復号部３０３に出力する。
【００６２】
復号部３０３は入力されたシリアルなデジタル信号についての復号を行う。当該復号は、図３に表す符号化部２０３が行った差動符号化についての復号である。復号部３０３は、復号後のデジタル信号を図１に表す合成部１２１に出力する。
［効果］
本実施形態の伝送システムは、１０２４−ＱＡＭ変調を行った信号を、プリント基板に形成された配線を通過させ、通過後に復調させる。無線伝送では、以上説明したような１０２４−ＱＡＭ変調は、十分な実績がある。従い、配線を通過するデータにおいても、１０２４−ＱＡＭ変調は十分に適用可能であることが考えられる。１０２４−ＱＡＭを適用した場合、ビット数は１０になり、伝送容量は２５０Ｇｂｐｓ（Ｇｉｇａ  ｂｉｔ  ｐｅｒ  ｓｅｃｏｎｄ）になる。［発明が解決しようとする課題］の項で説明したように、ＰＡＭ、ＦＳＫ及びＰＳＫの各変調方式による場合の伝送容量の限界は７５Ｇｂｐｓと見積もられる。従い、本実施形態の伝送システムは、ＰＡＭ、ＦＳＫ及びＰＳＫの各変調方式を用いた場合と比較して伝送容量の向上を図り得る。
【００６３】
２５０Ｇｂｐｓの伝送容量は、副送信部、配線及び副受信部の組一つあたりで得られる値である。図１に表す例のように、本実施形態の伝送システムが、前記組を４つ備え、各組が並列で伝送処理を行う場合は、伝送容量は１Ｔｂｐｓになる。本実施形態の伝送システムが前記組をさらに多くの組備え、各組が並列で伝送処理を行う場合は、前記組の数に比例する伝送容量を得ることが可能になる。
【００６４】
以上の説明においては多重度が１０２４である１０２４−ＱＡＭの場合を説明した。しかしながら、本実施形態のＱＡＭにおける多重度は１０２４に限定されない。本実施形態のＱＡＭにおける多重度は３２４以上であれば構わない。多重度が３２４以上であれば、［発明が解決しようとする課題］の項で説明した、ＰＡＭ、ＦＳＫ及びＰＳＫの各変調方式による伝送容量の限界である７５Ｇｂｐｓを上回る伝送容量を得ることができる。
【００６５】
図５は、本実施形態の最小限の伝送システムの構成である伝送システム１００ｘの構成を表すブロック図である。
【００６６】
伝送システム１００ｘは、第一処理部１０１ｘと第二処理部１０６ｘとを備える。
【００６７】
第一処理部１０１ｘは、入力された第１信号に対しＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）を行い、前記ＱＡＭを行った後のアナログの信号である第２信号を図示しない配線に入力する。
【００６８】
第二処理部１０６ｘは、前記第２信号に対応する、前記配線から出力された信号である第３信号に対し前記ＱＡＭに係る復調を行い、前記復調を行った第４信号を出力する。
【００６９】
ＱＡＭ変調は、上述のように、転送データの多重度を高くすることが可能であることから、伝送容量向上させることが可能である。そのＱＡＭ変調を前記配線における伝送に適用することにより、前記配線における伝送容量を向上させることが可能になる。
【００７０】
そのため、伝送システム１００ｘは、前記構成により、［発明の効果］の項に記載した効果を奏する。
【００７１】
以上、本発明の各実施形態を説明したが、本発明は、前記した実施形態に限定されるものではなく、本発明の基本的技術的思想を逸脱しない範囲で更なる変形、置換、調整を加えることができる。例えば、各図面に示した要素の構成は、本発明の理解を助けるための一例であり、これらの図面に示した構成に限定されるものではない。
【００７２】
また、前記の実施形態の一部又は全部は、以下の付記のようにも記述され得るが、以下には限られない。
【００７３】
（付記Ａ１）
入力された第１信号に対しＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）を行い、前記ＱＡＭを行った後のアナログの信号である第２信号を配線に入力する第一処理部と、
前記第２信号に対応する、前記配線から出力された信号である第３信号に対し前記ＱＡＭに係る復調を行い、前記復調を行った第４信号を出力する第二処理部と、
を備える、伝送システム。
【００７４】
（付記Ａ１．１）
前記ＱＡＭが３２４以上の多重度のものである、付記Ａ１に記載された伝送システム。
【００７５】
（付記Ａ２）
前記第一処理部が、
前記第１信号から、複数のパラレル信号である第５信号に生成する第三処理部と、
前記第５信号に対し、前記ＱＡＭにおけるマッピング、及び、前記マッピングの後の逆フーリエ変換を行うことにより、前記第５信号を、第一系統の信号である第６信号と、第二系統の信号である第７信号とを生成する、第四処理部と、
前記第６信号と前記第７信号とから生成した前記第２信号を前記配線に入力する、第五処理部とを備える、
付記Ａ１又は付記Ａ１．１に記載された伝送システム。
【００７６】
（付記Ａ３）
前記第三処理部が、前記第１信号に対し符号化を行い、前記符号化の後の前記第１信号を、前記第四処理部に入力する、付記Ａ２に記載された伝送システム。
【００７７】
（付記Ａ４）
前記第四処理部が、デジタルの前記第６信号をアナログの前記第６信号に変換し、デジタルの前記第７信号をアナログの前記第７信号に変換し、アナログの前記第６信号とアナログの前記第７信号とを前記第五処理部に出力する、付記Ａ３又は付記Ａ４に記載された伝送システム。
【００７８】
（付記Ａ５）
前記第四処理部が、アナログの前記第６信号とアナログの前記第７信号の各々に波形整形を行い、波形整形後の、アナログの前記第６信号とアナログの前記第７信号を前記第五処理部に入力する、付記Ａ４に記載された伝送システム。
【００７９】
（付記Ａ６）
前記第五処理部が、前記第６信号に所定の周波数の第８信号を乗じた第９信号と、前記第７信号に、前記周波数であり前記第８信号と位相がπ／２ずれた第１０信号を乗じた第１１信号とを足し合わせた、前記第２信号を、前記配線に入力する、付記Ａ２乃至付記Ａ５のうちのいずれか一に記載された伝送システム。
【００８０】
（付記Ａ７）
前記第二処理部が、
前記配線から入力された前記第３信号から、前記第一系統の信号である第１２信号と、前記第二系統の信号である第１３信号とを生成する第六処理部と、
前記第１２信号と前記第１３信号とから前記第５信号に対応するパラレルな信号である第１４信号を生成する第七処理部と、
前記第１４信号からシリアルな前記第４信号を生成する第八処理部と、
を備える、
付記Ａ１乃至付記Ａ６のうちのいずれか一に記載された伝送システム。
【００８１】
（付記Ａ８）
前記第八処理部が、符号化が行われた前記第４信号から前記符号化に係る復号が行われた前記第４信号を生成し、前記復号が行われた前記第４信号を出力する、
付記Ａ７に記載された伝送システム。
【００８２】
（付記Ａ９）
前記第七処理部が、アナログの前記第１２信号からデジタルの前記第１２信号を生成し、アナログの前記第１３信号からデジタルの前記第１３信号を生成し、デジタルの前記第１２信号とデジタルの前記第１３信号とから、前記第１４信号を生成する、付記Ａ７又は付記Ａ８に記載された伝送システム。
【００８３】
（付記Ａ１０）
前記第四処理部が、アナログの前記第１２信号とアナログの前記第１３信号の各々に波形整形を行い、波形整形後の、アナログの前記第１２信号とアナログの前記第１３信号とから、デジタルの前記第１２信号とデジタルの第１３信号とを生成する、付記Ａ９に記載された伝送システム。
【００８４】
（付記Ａ１１）
前記第六処理部が、前記第３信号に前記周波数の第１５信号を乗じた前記第１２信号と、前記第３信号に、前記周波数であり前記第１５信号と位相がπ／２ずれた第１６信号を乗じた前記第１３信号とを、前記第七処理部に入力する、付記Ａ７乃至付記Ａ１０のうちのいずれか一に記載された伝送システム。
【００８５】
（付記Ａ１２）
前記第一処理部と前記第二処理部の組を複数備える、付記Ａ１乃至付記Ａ１１のうちのいずれか一に記載された伝送システム。
【００８６】
（付記Ａ１３）
シリアルな入力信号から、パラレルな前記第１信号を生成し、それぞれの前記第１信号を前記複数の前記第一処理部の各々に入力する第九処理部と、前記複数の前記第二処理部から出力された前記複数のパラレルな前記第４信号からシリアルな出力信号を生成する第十処理部と、をさらに備える、付記Ａ１２に記載された伝送システム。
【００８７】
（付記Ａ１４）
前記配線が基板に形成された配線である、付記Ａ１乃至付記Ａ１３のうちのいずれか一に記載された伝送システム。
【００８８】
（付記Ａ１５）
前記基板がプリント基板である、付記Ａ１４に記載された伝送システム。
【００８９】
（付記Ａ１５）
前記第一処理部及び前記第二処理部のうちの少なくとも一方が前記基板に設置されている、付記Ａ１４又は付記Ａ１５に記載された伝送システム。
【００９０】
（付記Ｂ１）
入力された第１信号に対しＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）を行い、前記ＱＡＭを行った後のアナログの信号である第２信号を配線に入力し、
前記第２信号に対応する、前記配線から出力された信号である第３信号に対し前記ＱＡＭに係る復調を行い、前記復調を行った第４信号を出力する、
伝送方法。
【００９１】
（付記Ｃ１）
入力された第１信号に対しＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）を行い、前記ＱＡＭを行った後のアナログの信号である第２信号を配線に入力する処理と、
前記第２信号に対応する、前記配線から出力された信号である第３信号に対し前記ＱＡＭに係る復調を行い、前記復調を行った第４信号を出力する処理と、
をコンピュータに実行させる伝送プログラム。
【符号の説明】
【００９２】
１００、１００ｘ    伝送システム
１０１    送信部
１０１ｘ    第一処理部
１０６    受信部
１０６ｘ    第二処理部
１１１    プリント基板
１１２ａ、１１２ｂ、１１２ｃ、１１２ｄ    配線
１１６    分配部
１２１    合成部
１２６、１２６ａ、１２６ｂ、１２６ｃ、１２６ｄ    副送信部
１３１、１３１ａ、１３１ｂ、１３１ｃ、１３１ｄ    副受信部
２０３    符号化部
２０４、３０４    ＳｅｒＤｅｓ部
２０５、３０５    処理部
２０６ａ、２０６ｂ    Ｄ／Ａ変換部
２０８ａ、２０８ｂ、３０８ａ、３０８ｂ    整形部
２０９、３０９    発振器
２１０    π／２位相器
２１１ａ、２１１ｂ、３１１ａ、３１１ｂ    乗算器
２１２    加算器
３０３    復号部
３０６ａ、３０６ｂ    Ａ／Ｄ変換部
５０１    データ列
Ａ、Ｂ    端子
【図１】
2018148536.tif 000003
【図２】
2018148536.tif 000004
【図３】
2018148536.tif 000005
【図４】
2018148536.tif 000006
【図５】
2018148536.tif 000007