(57)【要約】【課題】入力信号の大きさが変化しても、入力インピーダンスが変化しないトランスインピーダンスアンプを提供する。【解決手段】第１のトランジスタと、前記第１のトランジスタのエミッタに接続され、第１の電位が印加される第１の抵抗と、前記第１のトランジスタのコレクタに接続され、第２の電位が印加される第２の抵抗と、前記第１のトランジスタのコレクタとベースの間に設けられ、前記第１のトランジスタのコレクタにおける電圧の平均値に基づきレベルシフトした電圧を前記第１のトランジスタのベースに印加する信号制御回路と、を有することを特徴とする増幅回路を提供することにより上記課題を解決する。【選択図】  図３
2018133761.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと、
前記第１のトランジスタのエミッタに接続され、第１の電位が印加される第１の抵抗と、
前記第１のトランジスタのコレクタに接続され、第２の電位が印加される第２の抵抗と、
前記第１のトランジスタのコレクタとベースの間に設けられ、前記第１のトランジスタのコレクタにおける電圧の平均値に基づきレベルシフトした電圧を前記第１のトランジスタのベースに印加する信号制御回路と、
を有することを特徴とする増幅回路。
【請求項２】
前記第１のトランジスタのコレクタにベースが接続され、コレクタに前記第２の電位が印加される第２のトランジスタと、
前記第２のトランジスタのエミッタに一方の端子が接続され、他方の端子に前記第１の電位が印加される第３の抵抗と、
を有する請求項１に記載の増幅回路。
【請求項３】
前記信号制御回路は、
前記第１のトランジスタのコレクタ、または、前記第２のトランジスタのエミッタにおける電圧をデジタル信号に変換するＡＤコンバータと、
前記デジタル信号に変換された電圧の平均値に基づきレベルシフトした電圧のデジタル信号を生成するデジタル信号処理部と、
前記デジタル信号処理部において生成された前記デジタル信号をアナログ信号に変換するＤＡコンバータと、
を有することを特徴とする請求項２に記載の増幅回路。
【請求項４】
前記信号制御回路は、前記第１のトランジスタのコレクタ、または、前記第２のトランジスタのエミッタにおける電圧の平均値を算出する積分回路と、前記積分回路において算出された平均値に基づきレベルシフトした電圧を生成するレベルシフト回路と、を有することを特徴とする請求項２に記載の増幅回路。
【請求項５】
前記レベルシフト回路は、減算回路を有しており、
前記減算回路は、一方の入力端子に第３の電位が印加され、他方の入力端子に前記積分回路の出力が接続された差動増幅回路を有することを特徴とする請求項４に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路に関する。
【背景技術】
【０００２】
大容量の情報通信を実現するために、高速光通信システムの普及が進んでいる。光通信システムでは、受信した光信号はフォトダイオードにより電流信号に変換され、フォトダイオードより出力された電流信号はトランスインピーダンスアンプ（ＴＩＡ：Trans Impedance Amplifier）により電圧信号に変換されるとともに増幅される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−１１６８５１号公報
【特許文献２】特開２０１６−１２７４９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、トランスインピーダンスアンプにおいては、入力信号の大きさに依存して入力インピーダンスが変化してしまう。
【０００５】
このように、入力信号の大きさに依存して入力インピーダンスが変化してしまうと、トランスインピーダンスアンプに接続されるフォトダイオードが容量を有しているため、周波数特性が低下し好ましくない。
【０００６】
このため、入力信号の大きさが変化しても、入力インピーダンスが変化しないトランスインピーダンスアンプが求められている。
【課題を解決するための手段】
【０００７】
本実施の形態の一観点によれば、第１のトランジスタと、前記第１のトランジスタのエミッタに接続され、第１の電位が印加される第１の抵抗と、前記第１のトランジスタのコレクタに接続され、第２の電位が印加される第２の抵抗と、前記第１のトランジスタのコレクタとベースの間に設けられ、前記第１のトランジスタのコレクタにおける電圧の平均値に基づきレベルシフトした電圧を前記第１のトランジスタのベースに印加する信号制御回路と、を有することを特徴とする。
【発明の効果】
【０００８】
開示の増幅回路によれば、入力信号の大きさが変化しても、入力インピーダンスが変化しない増幅回路を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】増幅回路の回路図
【図２】増幅回路の入力信号と入力インピーダンスの説明図
【図３】第１の実施の形態の増幅回路の回路図（１）
【図４】第１の実施の形態の増幅回路の入力信号と入力インピーダンスの説明図
【図５】入力インピーダンスを比較した説明図
【図６】第１の実施の形態の増幅回路の回路図（２）
【図７】積分回路の回路図（１）
【図８】積分回路の回路図（２）
【図９】減算回路の回路図
【図１０】第１の実施の形態の増幅回路の回路図（３）
【図１１】第２の実施の形態の増幅回路の回路図（１）
【図１２】第２の実施の形態の増幅回路の回路図（２）
【図１３】第３の実施の形態の増幅回路の回路図（１）
【図１４】第３の実施の形態の増幅回路の回路図（２）
【発明を実施するための形態】
【００１０】
本発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。尚、以下の説明では、便宜上、具体的な数値を例示して説明するが、本発明は、この数値の値に限定されるものではない。
【００１１】
増幅回路であるトランスインピーダンスアンプについて、図１を用いて説明する。図１の増幅回路は、１つのトランジスタ９１０と第１の抵抗９２１及び第２の抵抗９２２を有している。トランジスタ９１０のエミッタには第１の抵抗９２１が接続されており、トランジスタ９１０のコレクタには第２の抵抗９２２が接続されている。第１の抵抗９２１の他方の端子は第１の電位Ｖｅｅに接続されており、第２の抵抗９２２の他方の端子は第２の電位Ｖｃｃに接続されている。トランジスタ９１０のベースにはバイアス電源９３０が接続されている。入力信号はトランジスタ９１０のエミッタと第１の抵抗９２１との間に接続されている入力端子９７１より入力され、出力信号はトランジスタ９１０のコレクタと第２の抵抗９２２との間に接続されている出力端子９７２より出力される。
【００１２】
次に、図１に示される増幅回路における入力信号と入力インピーダンスの関係について、図２に基づき説明する。図２（ａ）は入力信号となる入力電流Ｉｉｎの時間的変化を示すものであり、図２（ｂ）は入力電流Ｉｉｎの変化に伴う増幅回路の入力インピーダンスＺｉｎの変化を示す。入力電流Ｉｉｎの最大値をＩｍａｘ、最小値をＩｍｉｎ、平均値をＩａｖｅとする。入力インピーダンスＺｉｎと入力電流Ｉｉｎとは、下記の数１の関係にある。尚、Ｉｃは無入力時のコレクタ電流であり、ＶＴは熱電圧である。
【００１３】
【数１】
2018133761.tif 000003
数１より、入力電流Ｉｉｎの最大値Ｉｍａｘにおける入力インピーダンスの最大値Ｚｍａｘ、平均値Ｉａｖｅにおける入力インピーダンスの平均値Ｚａｖｅ、最小値Ｉｍｉｎにおける入力インピーダンスの最小値Ｚｍｉｎは、数２で表される。
【００１４】
【数２】
2018133761.tif 000004
ここで、第１の抵抗９２１及び第２の抵抗９２２の抵抗値を４００Ω、第１の電位Ｖｅｅを接地電位である０Ｖ、第２の電位Ｖｃｃを３．３Ｖ、バイアス電源９３０によりトランジスタ９１０のベースに印加される電位を１．５Ｖとし、この際流れるコレクタ電流Ｉｃは２ｍＡとする。
【００１５】
また、最大値Ｉｍａｘを１．５ｍＡ、平均値Ｉａｖｅを１．０ｍＡ、最小値Ｉｍｉｎを０．５ｍＡとする。尚、トランジスタの熱電圧は、常温（３００Ｋ）では約２６ｍＡとする。この場合における入力インピーダンス最大値Ｚｍａｘ、平均値Ｚａｖｅ、最小値Ｚｍｉｎを数２に基づき算出すると、入力インピーダンスの最大値Ｚｍａｘは５２Ω、平均値Ｚａｖｅは２６Ω、最小値Ｚｍｉｎは１７Ωとなり、入力インピーダンスの最大値は最小値の３倍以上であり、入力インピーダンスの変動が大きい。
【００１６】
〔第１の実施の形態〕
次に、第１の実施の形態における増幅回路であるトランスインピーダンスアンプについて説明する。
【００１７】
本実施の形態の増幅回路は、図３に示されるように、第１のトランジスタ１０、第１の抵抗２１及び第２の抵抗２２、コンデンサ３０、積分回路４０、レベルシフト回路５０を有している。第１のトランジスタ１０のエミッタには第１の抵抗２１が接続されており、第１のトランジスタ１０のコレクタには第２の抵抗２２が接続されている。第１の抵抗２１の他方の端子は第１の電位Ｖｅｅに接続されており、第２の抵抗２２の他方の端子は第２の電位Ｖｃｃに接続されている。第１のトランジスタ１０のベースにはコンデンサ３０が接続されており、コンデンサ３０の他方の端子は第１の電位Ｖｅｅに接続されている。入力信号は第１のトランジスタ１０のエミッタと第１の抵抗２１との間に接続されている入力端子７１より入力され、出力信号は第１のトランジスタ１０のコレクタと第２の抵抗２２との間に接続されている出力端子７２より出力される。また、出力端子７２に接続されている第１のトランジスタ１０のコレクタには積分回路４０が接続されており、積分回路４０の出力はレベルシフト回路５０に入力する。レベルシフト回路５０は、第１のトランジスタ１０のベース及びコンデンサ３０に接続されている。尚、本実施の形態では、積分回路４０及びレベルシフト回路５０により信号制御回路６０が形成されている。
【００１８】
次に、本実施の形態の増幅回路における入力信号と入力インピーダンスの関係について、図４に基づき説明する。図４（ａ）は入力電流Ｉｉｎの時間的変化を示すものであり、図４（ｂ）は、入力電流Ｉｉｎの変化に伴う入力インピーダンスＺｉｎｐの変化を示す。図３の増幅回路では、入力インピーダンスＺｉｎｐと入力電流Ｉｉｎとは、下記の数３に示す関係にある。
【００１９】
【数３】
2018133761.tif 000005
数３より、入力電流Ｉｉｎの最大値Ｉｍａｘにおける入力インピーダンスの最大値Ｚｍａｘｐ、平均値Ｉａｖｅにおける入力インピーダンスの平均値Ｚａｖｅｐ、最小値Ｉｍｉｎにおける入力インピーダンスの最小値Ｚｍｉｎｐは、下記の数４で表される。
【００２０】
【数４】
2018133761.tif 000006
ここで、第１の抵抗２１及び第２の抵抗２２の抵抗値を４００Ω、第１の電位Ｖｅｅを接地電位である０Ｖ、第２の電位Ｖｃｃを３．３Ｖ、コンデンサ３０の容量を１００ｐＦとし、この際流れるコレクタ電流Ｉｃは２ｍＡとする。また、入力電流Ｉｉｎの最大値Ｉｍａｘを１．５ｍＡ、平均値Ｉａｖｅを１．０ｍＡ、最小値Ｉｍｉｎを０．５ｍＡとする。尚、トランジスタの熱電圧は、常温（３００Ｋ）において約２６ｍＡとする。
この場合における入力インピーダンスの最大値Ｚｍａｘｐ、平均値Ｚａｖｅｐ、最小値Ｚｍｉｎｐを数４に基づき算出すると、入力インピーダンスの最大値Ｚｍａｘｐは１７Ω、平均値Ｚａｖｅｐは１３Ω、最小値Ｚｍｉｎｐは１０Ωとなり、入力インピーダンスの最大値は最小値の１．７倍であり、図１に示す増幅回路よりも入力インピーダンスの変動を半分程度減らすことができる。
図５は、図１に示す増幅回路の入力インピーダンスと、本実施の形態の増幅回路の入力インピーダンスとを比較して示したものである。本実施形態による増幅回路のＺｍａｘｐ、Ｚａｖｅｐ、Ｚｍｉｎｐは、図１に示す増幅回路のＺｍａｘ，Ｚａｖｅ、Ｚｍｉｎよりもそれぞれ小さくなることが分かる。
【００２１】
図６は、レベルシフト回路５０を減算回路５１と電源５２により形成した回路図である。積分回路４０の出力は減算回路５１の＋入力端子に接続されており、減算回路５１の−入力端子には電源５２より第３の電位である１Ｖが印加されている。尚、無信号時における第１のトランジスタ１０のベース電位は約１．５Ｖ、コレクタ電位は約２．５Ｖである。
【００２２】
次に、積分回路４０について説明する。積分回路４０は、図７に示すように、抵抗４１とコンデンサ４２により形成されたローパスフィルタであってもよい。積分回路４０の入力端子４３には抵抗４１が接続されている。また、抵抗４１とコンデンサ４２はともに出力端子４４に接続されている。コンデンサ４２の他方の端子は第１の電位Ｖｅｅ、本実施の形態では接地電位に接続されている。図７に示す積分回路４０を形成しているローパスフィルタの遮断周波数ｆｃは、抵抗４１の抵抗値をＲｓ、コンデンサ４２の容量をＣｓとした場合、下記の数５で表される。
【００２３】
【数５】
2018133761.tif 000007
本実施の形態では、遮断周波数ｆｃを１ＭＨｚにする場合には、抵抗４１の抵抗値Ｒｓを１５．９ｋΩ、コンデンサ４２の容量Ｃｓを１０ｐＦとする。
【００２４】
また、積分回路は、図８に示される積分回路１４０であってもよい。積分回路１４０は、２つの差動増幅回路１４１、１４２、２つの抵抗１４３、１４４、コンデンサ１４５により形成されている。尚、差動増幅回路はオペアンプ（operational amplifier）、または演算増幅器と呼ばれるものである。
【００２５】
積分回路１４０の入力端子１４６は、抵抗１４３と接続されており、抵抗１４３の他方の端子は、差動増幅回路１４１の反転入力端子（−）に接続されるとともに、抵抗１４４及びコンデンサ１４５が接続されている。また、差動増幅回路１４１の非反転入力端子（＋）は、第１の電位Ｖｅｅである接地電位に接続されており、差動増幅回路１４１の出力には抵抗１４４の他方の端子及びコンデンサ１４５の他方の端子が接続されるとともに、差動増幅回路１４２の入力に接続されている。差動増幅回路１４２の出力は積分回路１４０の出力端子１４７と接続されている。図８に示す積分回路１４０を形成しているローパスフィルタの遮断周波数ｆｃは、抵抗１４４の抵抗値をＲｇ２、コンデンサ１４５の容量をＣｇとし、ゲインをＫとした場合、下記の数６で表される。また、ゲインＫは、抵抗１４３の抵抗値をＲｇ１とした場合、数７で表される。
【００２６】
【数６】
2018133761.tif 000008
【００２７】
【数７】
2018133761.tif 000009
本実施の形態において、抵抗１４３の抵抗値Ｒｇ１を１０ｋΩ、抵抗１４４の抵抗値Ｒｇ２を２０ｋΩとした場合、ゲインＫは２となり、遮断周波数ｆｃを１ＭＨｚにするにはコンデンサ１４５の容量Ｃｇを４ｐＦとする。
【００２８】
減算回路５１は、図９に示すように、４つの抵抗１５１、１５２、１５３、１５４と、差動増幅回路１５５により形成されていてもよい。減算回路５１の−入力端子１５６（Ｖｉｎ−）には抵抗１５１が接続されている。抵抗１５１の他方の端子は差動増幅回路１５５の反転入力端子（−）に接続されるとともに、抵抗１５２に接続されている。差動増幅回路１５５の出力は減算回路５１の出力端子１５８（Ｖｏｕｔ）に接続されるとともに、抵抗１５２の他方の端子が接続されている。また、抵抗１５３と抵抗１５４は直列に接続されている。抵抗１５３は差動増幅回路１５５の非反転入力端子（＋）と減算回路５１の＋入力端子１５７（Ｖｉｎ＋）に接続されている。また、抵抗１５４は＋入力端子１５７と接地電位との間に接続されている。
【００２９】
図９に示す減算回路５１では、−入力端子１５６における電位Ｖｉｎ−及び＋入力端子１５７における電位Ｖｉｎ＋と出力端子１５８におけるＶｏｕｔとの関係は、数８に示される。
【００３０】
【数８】
2018133761.tif 000010
また、本実施の形態における増幅回路は、図１０に示されるように、第２のトランジスタ８０を接続したエミッタホロワ回路としてもよい。これにより、インピーダンス変換し、出力インピーダンスを低くすることができ、電流を多く流すことができる。
【００３１】
具体的には、図３に示される増幅回路の出力端子に、第２のトランジスタ８０のベースを接続する。即ち、第２の抵抗２２と第１のトランジスタ１０のコレクタとが接続されている部分を第２のトランジスタ８０のベースを接続する。また、第２のトランジスタ８０のエミッタには、第３の抵抗２３が接続されるとともに、増幅回路の出力端子７３に接続されている。尚、第２のトランジスタ８０のコレクタは第２の電位Ｖｃｃに接続されており、第３の抵抗２３の他方の端子は第１の電位Ｖｅｅに接続されている。尚、第３の抵抗２３の抵抗値Ｒ３は、例えば、１ｋΩである。
【００３２】
〔第２の実施の形態〕
次に、第２の実施の形態の増幅回路について説明する。
【００３３】
本実施の形態では、第１のトランジスタ１０のコレクタに接続されている積分回路４０を、図１１に示されるように、第２のトランジスタ８０のエミッタに接続している。第２のトランジスタ８０の出力を積分回路４０に入力させることにより、図１０に示される増幅回路に比べて第１のトランジスタ１０の負荷を軽くすることができ、周波数特性を向上させることができる。尚、無信号時における第１のトランジスタ１０のベース電位は約１．５Ｖ、コレクタ電位は約２．５Ｖ、第２のトランジスタ８０のエミッタ電位は約１．８Ｖである。
【００３４】
図１２は、図１１に示されるレベルシフト回路５０を減算回路５１と電源５２により形成した回路図である。積分回路４０の出力は減算回路５１の＋入力端子に接続されており、減算回路５１の−入力端子には電源５２より第３の電位である０．８Ｖの電位が印加されている。
【００３５】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００３６】
〔第３の実施の形態〕
次に、第３の実施の形態による増幅回路について説明する。この増幅回路は積分回路及びレベルシフト回路をデジタル回路により形成したものである。
【００３７】
図１３に示すように、本実施の形態による増幅回路はデジタル信号制御回路２６０を有する。デジタル信号制御回路２６０は、ＡＤコンバータ２６１（Ａ／Ｄ）、デジタル信号処理部２６２（ＤＳＰ）、ＤＡコンバータ２６３（Ｄ／Ａ）等を含むものである。第１のトランジスタ１０のコレクタはＡＤコンバータ２６１の入力に接続されており、ＡＤコンバータ２６１の出力は、デジタル信号処理部２６２の入力に接続されている。デジタル信号処理部２６２の出力はＤＡコンバータ２６３に接続されており、ＤＡコンバータ２６３の出力はデジタル信号制御回路２６０の出力となる。
【００３８】
本実施の形態においては、ＡＤコンバータ２６１において、第１のトランジスタ１０のコレクタ電圧をアナログ信号からデジタル信号に変換し、デジタル信号処理部２６２においてデジタル信号の処理を行い、ＤＡコンバータ２６３においてデジタル信号をアナログ信号に変換する。アナログ信号に変換された信号は、第１のトランジスタ１０のベースに入力される。デジタル信号制御回路２６０は、積分回路及びレベルシフト回路の機能をデジタルで行うものである。
【００３９】
尚、図１４は、第２の実施の形態に対応するものであり、図１１に示される増幅回路における積分回路４０及びレベルシフト回路５０を、デジタル信号制御回路２６０に置き換えたものである。
【００４０】
以上、本発明の実施に係る形態について説明したが、上記内容は、発明の内容を限定するものではない。
【符号の説明】
【００４１】
１０        第１のトランジスタ
２１        第１の抵抗
２２        第２の抵抗
３０        コンデンサ
４０        積分回路
５０        レベルシフト回路
６０        信号制御回路
８０        第２のトランジスタ
【図１】
2018133761.tif 000011
【図２】
2018133761.tif 000012
【図３】
2018133761.tif 000013
【図４】
2018133761.tif 000014
【図５】
2018133761.tif 000015
【図６】
2018133761.tif 000016
【図７】
2018133761.tif 000017
【図８】
2018133761.tif 000018
【図９】
2018133761.tif 000019
【図１０】
2018133761.tif 000020
【図１１】
2018133761.tif 000021
【図１２】
2018133761.tif 000022
【図１３】
2018133761.tif 000023
【図１４】
2018133761.tif 000024