(57)【要約】 【課題】簡易な手法で温度特性を精度よく調整可能な半導体回路を提供する。【解決手段】半導体回路は、サイズ比が１：Ｍで、アノード−カソード間に供給される供給電流比がＮ：１の第１ダイオードおよび第２ダイオードと、第１正側入力端子、第２正側入力端子、第１負側入力端子、第２負側入力端子および出力端子を有し、第１正側入力端子の電圧と第２正側入力端子の電圧とを加算した電圧から、第１負側入力端子の電圧と第２負側入力端子の電圧とを減じた電圧に応じた電圧を出力端子から出力する４入力差動増幅器と、を備える。第１正側入力端子および第１負側入力端子の一方には、第１ダイオードのアノード電圧が入力され、第１正側入力端子および第１負側入力端子の他方には、第２ダイオードのアノード電圧が入力され、第２正側入力端子には、所定の基準電圧が入力され、第２負側入力端子には、４入力差動増幅器の出力電圧が帰還される。【選択図】  図１
2018045534.tif 000002
【特許請求の範囲】
【請求項１】
サイズ比が１：Ｍ（Ｍは０より大きい実数）で、アノード−カソード間に供給される供給電流比がＮ：１（Ｎは０より大きい実数）の第１ダイオードおよび第２ダイオードと、
第１正側入力端子、第２正側入力端子、第１負側入力端子、第２負側入力端子および出力端子を有し、前記第１正側入力端子の電圧と前記第２正側入力端子の電圧とを加算した電圧から、前記第１負側入力端子の電圧と前記第２負側入力端子の電圧とを減じた電圧に応じた電圧を前記出力端子から出力する４入力差動増幅器と、を備え、
前記第１正側入力端子および前記第１負側入力端子の一方には、前記第１ダイオードのアノード電圧が入力され、
前記第１正側入力端子および前記第１負側入力端子の他方には、前記第２ダイオードのアノード電圧が入力され、
前記第２正側入力端子には、所定の基準電圧が入力され、
前記第２負側入力端子には、前記４入力差動増幅器の出力電圧が帰還される、半導体回路。
【請求項２】
サイズ比が１：Ｍ（Ｍは０より大きい実数）で、アノード−カソード間に供給される供給電流比がＮ：１（Ｎは０より大きい実数）の第１ダイオードおよび第２ダイオードと、
第１正側入力端子、第２正側入力端子、第１負側入力端子、第２負側入力端子および出力端子を有し、前記第１正側入力端子の電圧と前記第２正側入力端子の電圧とを加算した電圧から、前記第１負側入力端子の電圧と前記第２負側入力端子の電圧とを減じた電圧に応じた電圧を前記出力端子から出力する４入力差動増幅器と、
前記４入力差動増幅器の出力端子が接続される第１端子と、前記第１端子の電圧に応じて電位差が変化する第２端子および第３端子と、を有するトランジスタと、
前記第２端子に一端が接続され、他端が所定電圧に設定される抵抗と、を備え、
前記第１正側入力端子および前記第１負側入力端子の一方には、前記第１ダイオードのアノード電圧が入力され、
前記第１正側入力端子および前記第１負側入力端子の他方には、前記第２ダイオードのアノード電圧が入力され、
前記第２正側入力端子には、所定の基準電圧が入力され、
前記第２負側入力端子には、前記第２端子が接続される、半導体回路。
【請求項３】
前記第１正側入力端子に前記第１ダイオードのアノード電圧を入力し、かつ前記第１負側入力端子に前記第２ダイオードのアノード電圧を入力した場合には前記４入力差動増幅器の出力電圧は正の温度特性を持つ、請求項１または２に記載の半導体回路。
【請求項４】
前記基準電圧をＶref、ボルツマン定数をｋ、電子の電荷をｑ、基準温度をＴo、前記基準温度Ｔoからの温度差をΔｔ、前記基準温度Ｔoにおける前記４入力差動増幅器の出力電圧をＶo、前記温度差Δｔに比例する比例定数をＫ、前記４入力差動増幅器の出力電圧をＶoutとしたときに、以下の（１）式が成立するように、前記サイズ比Ｍと前記供給電流比Ｎとの少なくとも一方が調整される、請求項３に記載の半導体回路。
【数１】
2018045534.tif 000040
【請求項５】
前記第１正側入力端子に前記第１ダイオードのアノード電圧を入力し、かつ前記第１負側入力端子に前記第２ダイオードのアノード電圧を入力した場合に、前記基準電圧をＶref、ボルツマン定数をｋ、電子の電荷をｑ、基準温度をＴo、前記基準温度Ｔoからの温度差をΔｔ、前記基準温度Ｔoにおける前記４入力差動増幅器の出力電圧をＶo、前記温度差Δｔに比例する比例定数をＫ、前記抵抗の抵抗値をＲ、前記所定電圧をＶＴ、前記抵抗を流れる電流をＩoutとしたときに、以下の（２）式または（３）式が成立するように、前記サイズ比Ｍ、前記供給電流比Ｎおよび前記抵抗値Ｒの少なくとも一つが調整される、請求項２に記載の半導体回路。
【数２】
2018045534.tif 000041
【数３】
2018045534.tif 000042
【請求項６】
前記第１正側入力端子に前記第２ダイオードのアノード電圧を入力し、かつ前記第１負側入力端子に前記第１ダイオードのアノード電圧を入力した場合には前記４入力差動増幅器の出力電圧は負の温度特性を持つ、請求項１または２に記載の半導体回路。
【請求項７】
前記基準電圧をＶref、ボルツマン定数をｋ、電子の電荷をｑ、基準温度をＴo、前記基準温度Ｔoからの温度差をΔｔ、前記基準温度Ｔoでのオフセット電圧をＶo、前記温度差Δｔに比例する比例定数をＫ、前記４入力差動増幅器の出力電圧をＶoutとすると、以下の（４）式が成立するように、前記サイズ比Ｍと前記供給電流比Ｎとの少なくとも一方が調整される、請求項６に記載の半導体回路。
【数４】
2018045534.tif 000043
【請求項８】
前記第１正側入力端子に前記第２ダイオードのアノード電圧を入力し、かつ前記第１負側入力端子に前記第１ダイオードのアノード電圧を入力した場合に、前記基準電圧をＶref、ボルツマン定数をｋ、電子の電荷をｑ、基準温度をＴo、前記基準温度Ｔoからの温度差をΔｔ、前記基準温度Ｔoでのオフセット電圧をＶo、前記温度差Δｔに比例する比例定数をＫ、前記抵抗の抵抗値をＲ、前記抵抗を流れる電流をＩoutとすると、以下の（５）式または（６）式が成立するように、前記サイズ比Ｍ、前記供給電流比Ｎおよび前記Ｒの少なくとも一つが調整される、請求項２に記載の半導体回路。
【数５】
2018045534.tif 000044
【数６】
2018045534.tif 000045
【請求項９】
前記抵抗の抵抗値Ｒが正または負のいずれの温度特性を持っていても、前記抵抗を流れる電流が温度によらず一定になるように、前記基準電圧、前記サイズ比Ｍ、前記供給電流比Ｎ、前記抵抗の抵抗値Ｒの少なくとも一つが調整される、請求項５または８に記載の半導体回路。
【請求項１０】
前記抵抗を流れる電流が前記（２）式で表され、かつ基準温度Ｔoでの前記抵抗の抵抗値をＲrefとし、前記抵抗の温度特性が以下の（７）式で表され、かつ前記（７）式中のｘが以下の（８）式で表されるときに、前記抵抗を流れる電流Ｉoutが以下の（９）式で表されるように、前記基準電圧、前記サイズ比Ｍ、前記供給電流比Ｎ、前記抵抗の抵抗値Ｒの少なくとも一つが調整される、請求項５に記載の半導体回路。
【数７】
2018045534.tif 000046
【数８】
2018045534.tif 000047
【数９】
2018045534.tif 000048
【請求項１１】
前記抵抗を流れる電流が前記（３）式で表され、かつ基準温度Ｔoでの前記抵抗の抵抗値をＲrefとし、前記抵抗の温度特性が以下の（１０）式で表され、かつ前記（１０）式中のｘが以下の（１１）式で表されるときに、前記抵抗を流れる電流Ｉoutが以下の（１２）式で表されるように、前記基準電圧、前記サイズ比Ｍ、前記供給電流比Ｎ、前記抵抗の抵抗値Ｒの少なくとも一つが調整される、請求項５に記載の半導体回路。
【数１０】
2018045534.tif 000049
【数１１】
2018045534.tif 000050
【数１２】
2018045534.tif 000051
【請求項１２】
前記抵抗を流れる電流が前記（５）式で表され、基準温度Ｔoでの前記抵抗の抵抗値をＲrefとし、前記抵抗の温度特性を以下の（１３）式で表され、かつ前記（１３）式中のｘが以下の（１４）式で表されるときに、前記抵抗を流れる電流Ｉoutが以下の（１５）式で表されるように、前記基準電圧、前記サイズ比Ｍ、前記供給電流比Ｎ、前記抵抗の抵抗値Ｒの少なくとも一つが調整される、請求項９に記載の半導体回路。
【数１３】
2018045534.tif 000052
【数１４】
2018045534.tif 000053
【数１５】
2018045534.tif 000054
【請求項１３】
前記抵抗を流れる電流が前記（５）式で表され、基準温度Ｔoでの前記抵抗の抵抗値をＲrefとし、前記抵抗の温度特性を以下の（１６）式で表され、かつ前記（１６）式中のｘが以下の（１７）式で表されるときに、前記抵抗を流れる電流Ｉoutが以下の（１８）式で表されるように、前記基準電圧、前記サイズ比Ｍ、前記供給電流比Ｎ、前記抵抗の抵抗値Ｒの少なくとも一つが調整される、請求項９に記載の半導体回路。
【数１６】
2018045534.tif 000055
【数１７】
2018045534.tif 000056
【数１８】
2018045534.tif 000057
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体回路に関する。
【背景技術】
【０００２】
温度特性を持たない電圧出力を行う回路が提案されている。近年の半導体プロセスでは抵抗に温度特性を持つことが多いため、抵抗に印加される電圧に温度特性がなくても、抵抗を流れる電流には温度特性が生じる場合がある。
【０００３】
また、温度特性を持つ種々の回路に入力される電圧信号や電流信号には、回路に合わせた温度特性を持たせた方がよい場合もある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２７３６５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、簡易な手法で温度特性を精度よく調整可能な半導体回路を提供するものである。
【課題を解決するための手段】
【０００６】
本実施形態によれば、サイズ比が１：Ｍ（Ｍは０より大きい実数）で、アノード−カソード間に供給される供給電流比がＮ：１（Ｎは０より大きい実数）の第１ダイオードおよび第２ダイオードと、
第１正側入力端子、第２正側入力端子、第１負側入力端子、第２負側入力端子および出力端子を有し、前記第１正側入力端子の電圧と前記第２正側入力端子の電圧とを加算した電圧から、前記第１負側入力端子の電圧と前記第２負側入力端子の電圧とを減じた電圧に応じた電圧を前記出力端子から出力する４入力差動増幅器と、を備え、
前記第１正側入力端子および前記第１負側入力端子の一方には、前記第１ダイオードのアノード電圧が入力され、
前記第１正側入力端子および前記第１負側入力端子の他方には、前記第２ダイオードのアノード電圧が入力され、
前記第２正側入力端子には、所定の基準電圧が入力され、
前記第２負側入力端子には、前記４入力差動増幅器の出力電圧が帰還される、半導体回路が提供される。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態による半導体回路の回路図。
【図２】図１の半導体回路の後段に-βΔｔの温度特性を持つ後段回路を接続した例を示すブロック図。
【図３】第２の実施形態による半導体回路の回路図。
【図４】図３の半導体回路の後段に、βΔｔの温度特性を持つ後段回路を接続した例を示すブロック図。
【図５】第３の実施形態による半導体回路の回路図。
【図６】図５の一変形例による半導体回路の回路図。
【図７】図５の半導体回路の後段に、−βΔｔの温度特性を持つ後段回路を接続した例を示すブロック図。
【図８】第５の実施形態による半導体回路の回路図。
【図９】図８の一変形例による半導体回路の回路図。
【図１０】図８の半導体回路の後段に、βΔｔの温度特性を持つ後段回路を接続した例を示すブロック図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら、本発明の実施形態を説明する。
【０００９】
（第１の実施形態）
図１は第１の実施形態による半導体回路１の回路図である。図１の半導体回路１は、第１ダイオードＤ１および第２ダイオードＤ２と、４入力差動増幅器２とを備えている。これら第１ダイオードＤ１、第２ダイオードＤ２および４入力差動増幅器２は、一つの半導体チップ内に集積される。
【００１０】
第１ダイオードＤ１および第２ダイオードＤ２は、サイズ比が１：Ｍ（Ｍは０より大きい実数）で、アノード−カソード間に供給される供給電流比がＮ：１（Ｎは０より大きい実数）である。例えば、第１ダイオードＤ１には第１電流源３からの電流が供給され、第２ダイオードＤ２には第２電流源４からの電流が供給される。第１ダイオードＤ１および第２ダイオードＤ２は、サイズ比と供給電流比が相違する場合があるものの、共通の半導体プロセスにて形成され、デバイス構造も同じである。具体的な一例としては、第１および第２ダイオードＤ１，Ｄ２は、ＰＮＰバイポーラトランジスタを用いて作製することができる。
【００１１】
４入力差動増幅器２は、第１正側入力端子ＩＮ１＋と、第２正側入力端子ＩＮ２＋と、第１負側入力端子ＩＮ１−と、第２負側入力端子ＩＮ２−と、出力端子とを有する。４入力差動増幅器２は、第１正側入力端子ＩＮ１＋の電圧と第２正側入力端子ＩＮ２＋の電圧とを加算した電圧から、第１負側入力端子ＩＮ１−の電圧と第２負側入力端子ＩＮ２−の電圧とを減じた電圧に応じた電圧を出力端子から出力する。第１正側入力端子ＩＮ１＋および第１負側入力端子ＩＮ１−の一方には、第１ダイオードＤ１のアノード電圧Ｖaが入力される。第１正側入力端子ＩＮ１＋および第１負側入力端子ＩＮ１−の他方には、第２ダイオードＤ２のアノード電圧Ｖbが入力される。第２正側入力端子ＩＮ２＋には、所定の基準電圧が入力される。第２負側入力端子ＩＮ２−には、４入力差動増幅器２の出力電圧が入力される。図１の例では、第１正側入力端子ＩＮ１＋には第１ダイオードＤ１のアノード電圧が入力され、第１負側入力端子ＩＮ１−には第２ダイオードＤ２のアノード電圧が入力されている。
【００１２】
本明細書では、簡略化のため、４入力差動増幅器２のゲインを無限大とするが、４入力差動増幅器２のゲインをどの程度の値に設定するかは任意である。
【００１３】
第１ダイオードＤ１のアノード電圧Ｖaと第２ダイオードＤ２のアノード電圧Ｖbとの電圧差（Ｖa−Ｖb）は、ボルツマン定数をｋ、電子の電荷をｑ、温度をｔとすると、以下の（１）式で表される。
【数１】
2018045534.tif 000003
【００１４】
（１）式は、その右辺からわかるように、正の温度特性を持っている。４入力差動増幅器２の出力電圧Ｖoutは、基準温度をＴo、基準温度Ｔoからの温度差をΔｔ、基準温度Ｔoにおける４入力差動増幅器２の出力電圧をＶo、温度差Δｔに比例する比例定数をＫとすると、以下の（２）式で表される。
【数２】
2018045534.tif 000004
【００１５】
比例係数Ｋは以下の（３）式で表される。
【数３】
2018045534.tif 000005
【００１６】
（２）式からわかるように、４入力差動増幅器２の出力電圧Ｖoutは、温度ｔに比例して変化し、正の温度特性を持っている。また、（３）式からわかるように、比例定数Ｋは、サイズ比Ｍと供給電流比Ｎの少なくとも一方を調整することにより、任意に可変できる。
【００１７】
このように、第１実施形態では、４入力差動増幅器２の第１正側入力端子ＩＮ１＋に第１ダイオードＤ１のアノード電圧を入力し、第１負側入力端子ＩＮ１−に第２ダイオードＤ２のアノード電圧を入力し、第２正側入力端子ＩＮ２＋に基準電圧を入力し、第２負側入力端子ＩＮ２−に４入力差動増幅器２の出力電圧を帰還させる。これにより、４入力差動増幅器２の出力電圧は、正の温度特性を持ち、温度に比例する電圧を出力する。したがって、本実施形態によれば、正の温度特性を持ち、温度に比例する電圧を出力する半導体回路１を簡易な回路構成で生成できる。
【００１８】
本実施形態による半導体回路１に接続される後段側の回路が温度特性を持っている場合は、その温度特性に合わせて、上述したＭとＮの少なくとも一方を調整することで、出力電圧Ｖoutの温度特性を可変調整することができる。
【００１９】
具体的には、第１の実施形態による半導体回路１は、その後段側に負の温度特性を持つ後段回路が接続される場合に、後段回路自体の温度特性を相殺するために利用できる。
【００２０】
図２は、図１の半導体回路１の後段に、−βΔｔの温度特性を持つ後段回路５を接続した例を示すブロック図である。この場合、後段回路５の入力電圧Ｖinは、上述した（２）式と同様に、以下の（４）式で表される。
【数４】
2018045534.tif 000006
【００２１】
後段回路５は、ゲインがＡで、−βΔｔの温度特性を持っているため、後段回路５の出力電圧Ｖoutは、以下の（５）式で表される。
Ｖout＝ＡＶin−βΔｔ＝ＡＶo＋(ＡＫ−β)Δｔ    …（５）
【００２２】
後段回路５の出力電圧Ｖoutが温度依存性を持たない条件は、（５）式のΔｔの項がゼロになるときであり、以下の（６）式が成立する場合である。この（６）式は、第１ダイオードＤ１および第２ダイオードＤ２のサイズ比Ｍと供給電流比Ｎの値を調整することにより、成立させることができる。
【数５】
2018045534.tif 000007
【００２３】
（６）式が成立する場合の出力電圧Ｖoutは、以下の（７）式で表される。
【数６】
2018045534.tif 000008
【００２４】
（７）式に示す出力電圧Ｖoutは、温度依存性を持たない電圧であり、基準電圧Ｖrefを調整することで、所望の電圧値に調整可能となる。
【００２５】
（第２の実施形態）
第２の実施形態は、４入力差動増幅器２の出力電圧に負の温度特性を持たせるものである。
【００２６】
図３は第２の実施形態による半導体回路１の回路図である。図３の半導体回路１は、４入力差動増幅器２の第１正側入力端子ＩＮ１＋と第２負側入力端子ＩＮ２−に入力される電圧が図１とは逆になっていること以外は、図１の半導体回路１と共通している。すなわち、図３の４入力差動増幅器２の第１正側入力端子ＩＮ１＋には第２ダイオードＤ２のアノード電圧が入力され、第１負側入力端子ＩＮ１−には第１ダイオードＤ１のアノード電圧が入力される。第１ダイオードＤ１および第２ダイオードＤ２は、第１の実施形態と同様に、サイズ比が１：Ｍ（Ｍは０より大きい実数）で、アノード−カソード間に供給される供給電流比がＮ：１（Ｎは０より大きい実数）である。
【００２７】
第１ダイオードＤ１のアノード電圧Ｖaと第２ダイオードＤ２のアノード電圧Ｖbとの電圧差（Ｖb−Ｖa）は、以下の（８）式で表される。
【数７】
2018045534.tif 000009
【００２８】
よって、図３の４入力差動増幅器２の出力電圧Ｖoutは、以下の（９）式で表される。
【数８】
2018045534.tif 000010
【００２９】
（９）式の比例係数Ｋは、上述した（３）式で表される。（９）式からわかるように、４入力差動増幅器２の出力電圧Ｖoutは、温度ｔに比例して変化し、負の温度特性を持っている。
【００３０】
このように、第２実施形態では、４入力差動増幅器２の第１正側入力端子ＩＮ１＋に第２ダイオードＤ２のアノード電圧を入力し、第１負側入力端子ＩＮ１−に第１ダイオードＤ１のアノード電圧を入力し、第２正側入力端子ＩＮ２＋に基準電圧を入力し、第２負側入力端子ＩＮ２−に４入力差動増幅器２の出力電圧を帰還させる。これにより、４入力差動増幅器２は、負の温度特性を持ち、温度に比例する電圧を出力する。したがって、本実施形態によれば、負の温度特性を持ち、温度に比例する電圧を出力する半導体回路１を簡易な回路構成で生成できる。
【００３１】
第２の実施形態による半導体回路１は、その後段側に正の温度特性を持つ後段回路５が接続される場合に、後段回路５自体の温度特性を相殺するために利用できる。
【００３２】
図４は、図３の半導体回路１の後段に、βΔｔの温度特性を持つ後段回路５を接続した例を示すブロック図である。
【００３３】
この場合、後段回路５の入力電圧Ｖinは、上述した（９）式と同様に、以下の（１０）式で表される。
【数９】
2018045534.tif 000011
【００３４】
後段回路５は、ゲインがＡで、βΔｔの温度特性を有するため、後段回路５の出力電圧Ｖoutは、以下の（１１）式で表される。
Ｖout＝ＡＶin＋βΔｔ＝ＡＶo＋(β−ＡＫ)Δｔ    …（１１）
【００３５】
後段回路５の出力電圧Ｖoutが温度依存性を持たない条件は、（１１）式より、上述した（６）式が成立する場合である。
【００３６】
（１１）式において、（６）式が成立する場合の出力電圧Ｖoutは、以下の（１２）式で表される。
【数１０】
2018045534.tif 000012
【００３７】
（１２）式に示す出力電圧Ｖoutは、温度依存性を持たない電圧であり、基準電圧Ｖrefを調整することで、所望の電圧値に調整可能となる。
【００３８】
（第３の実施形態）
第３の実施形態は、正の温度特性を持ち、温度に比例した電流を出力できるようにしたものである。
【００３９】
図５は第３の実施形態による半導体回路１の回路図である。図５の半導体回路１は、図１の半導体回路１にＮＭＯＳトランジスタ６と抵抗７を追加したものである。ＮＭＯＳトランジスタ６のゲートは、４入力差動増幅器２の出力端子に接続されている。ＮＭＯＳトランジスタ６のソースは、抵抗７の一端に接続されている。抵抗７の他端は、所定電圧ＶＴに設定されている。所定電圧ＶＴは、任意の電圧であり、例えば接地電圧でもよいし、他の電圧でもよい。ＮＭＯＳトランジスタ６のソース電圧は、４入力差動増幅器２の第２負側入力端子ＩＮ２−に帰還されている。
【００４０】
上述した帰還構成により、ＮＭＯＳトランジスタ６のソース電圧が、Ｖref＋(Ｖa−Ｖb)に等しくなるように、ＮＭＯＳトランジスタ６のゲート電圧が制御される。よって、抵抗７の抵抗値をＲとすると、抵抗７を流れる電流Ｉoutは、以下の（１３）式で表される。
【数１１】
2018045534.tif 000013
【００４１】
（１３）式の比例係数Ｋは、以下の（１４）式で表される。
【数１２】
2018045534.tif 000014
【００４２】
比例係数Ｋは、抵抗７の抵抗値Ｒと、第１ダイオードＤ１および第２ダイオードＤ２のサイズ比Ｍと、供給電流比Ｎとに応じた値になる。（１３）式からわかるように、抵抗７を流れる電流Ｉoutは、正の温度特性を持ち、温度に比例した電流である。また、比例係数Ｋは、抵抗値Ｒ、第１ダイオードＤ１および第２ダイオードＤ２のサイズ比Ｍと供給電流比Ｎとの少なくとも一つを調整することにより、可変制御できる。
【００４３】
所定電圧ＶＴが接地電圧（０Ｖ）の場合は、（１３）式は（１５）式のように簡略化される。
【数１３】
2018045534.tif 000015
【００４４】
図６は図５の一変形例による半導体回路１の回路図である。図６の半導体回路１は、図５のＮＭＯＳトランジスタ６をＰＭＯＳトランジスタ８に置換したものである。ＰＭＯＳトランジスタ８のソースには抵抗７の一端が接続され、抵抗７の他端には任意の所定電圧ＶＴが供給されている。ＰＭＯＳトランジスタ８のソース電圧は、４入力差動増幅器２の第２負側入力端子ＩＮ２−に帰還されている。
【００４５】
図６の半導体回路１における抵抗７を流れる電流Ｉoutは、以下の（１６）式で表される。
【数１４】
2018045534.tif 000016
【００４６】
このように、第３の実施形態では、第１の実施形態と同様の４入力差動増幅器２の出力電圧をＮＭＯＳトランジスタ６またはＰＭＯＳトランジスタ８のゲートに入力し、ソースに抵抗７を接続するとともに、ソース電圧を４入力差動増幅器２の第２負側入力端子ＩＮ２−に帰還させる。これにより、抵抗７には、正または負の温度特性を持ち、温度に比例する電流が流れる。したがって、本実施形態によれば、正または負の温度特性を持ち、温度に比例する電流を出力する半導体回路１を簡易な回路構成で生成できる。
【００４７】
第３の実施形態による半導体回路１は、その後段側に正または負の温度特性を持つ後段回路５が接続される場合に、後段回路５自体の温度特性を相殺するために利用できる。
【００４８】
図７は、図５の半導体回路１の後段に、−βΔｔの温度特性を持つ後段回路５を接続した例を示すブロック図である。この場合、後段回路５の入力電流Ｉinは、上述した（１３）式と同様に、以下の（１７）式で表される。
【数１５】
2018045534.tif 000017
【００４９】
後段回路５は、入力電流Ｉinをｍ倍に増幅するものの、−βΔｔの温度特性を持つため、後段回路５の出力電流Ｉoutは、以下の（１８）式で表される。
Ｉout＝ｍＩin−βΔｔ＝ｍＩo＋(ｍＫ−β)Δｔ    …（１８）
【００５０】
後段回路５の出力電流Ｉoutが温度特性を持たない条件は、（１８）式のΔｔの項がゼロになるときであり、以下の（１９）式が成立する場合である。この（１９）式は、第１ダイオードＤ１および第２ダイオードＤ２のサイズ比Ｍと供給電流比Ｎの値を調整することにより、成立させることができる。
【数１６】
2018045534.tif 000018
【００５１】
（１９）式が成立する場合の出力電流Ｉoutは、以下の（２０）式で表される。
【数１７】
2018045534.tif 000019
【００５２】
（２０）式に示す出力電流Ｉoutは、温度依存性を持たない電流であり、基準電圧Ｖrefと抵抗７の抵抗値Ｒを調整することで、所望の電流値に調整可能となる。
【００５３】
詳細な説明は省略するが、図６の半導体回路１は、その後段に正の温度特性を持つ後段回路５が接続される場合に、その後段回路５の温度特性を相殺させることができる。
【００５４】
（第４の実施形態）
第４の実施形態は、抵抗７が温度特性を持っていても、抵抗７を流れる電流の温度依存性をなくすものである。
【００５５】
第４の実施形態による半導体回路１は、例えば図５と同様の回路構成で実現される。よって、回路構成の説明は省略する。
【００５６】
図５の半導体回路１における抵抗７を流れる電流Ｉoutは、上述した（１３）式で表される。
【００５７】
抵抗７の基準温度Ｔoでの抵抗値をＲrefとし、抵抗７の温度特性が以下の（２１）式で表されるものとする。
【数１８】
2018045534.tif 000020
【００５８】
（２１）式の両辺を積分して得られるＲrefを（１３）式に代入すると、以下の（２２）式が得られる。
【数１９】
2018045534.tif 000021
【００５９】
（２２）式の分母の括弧の値が、分子の２番目の括弧の値に等しい場合には、温度依存性がなくなる。この場合のｘは、以下の（２３）式で表される。
【００６０】
【数２０】
2018045534.tif 000022
【００６１】
（２３）式が成立する場合には、抵抗７が温度特性を持っていても、抵抗７を流れる電流Ｉoutの温度特性はなくなる。よって、（２３）式が成立するように、基準電圧Ｖref、サイズ比Ｍ、供給電流比Ｎの少なくとも一つを調整することで、抵抗７の温度特性を相殺することができ、温度依存性のない電流Ｉoutが得られる。
【００６２】
（２３）式が成立する場合、抵抗７を流れる電流Ｉoutは、（２２）式より、（２４）式で表される。
【数２１】
2018045534.tif 000023
【００６３】
一方、ＰＭＯＳトランジスタ８を用いた図６の半導体回路１における抵抗７を流れる電流Ｉoutは、（１６）式で表される。
【００６４】
抵抗７の基準温度Ｔoでの抵抗値をＲrefとし、抵抗７の温度特性が以下の（２５）式で表されるものとする。
【数２２】
2018045534.tif 000024
（２５）式の両辺を積分して得られるＲrefを（１６）式に代入すると、以下の（２６）式が得られる。
【数２３】
2018045534.tif 000025
【００６５】
（２６）式の分母の括弧の値が、分子の２番目の括弧の値に等しい場合には、温度依存性がなくなる。この場合のｘは、以下の（２７）式で表される。
【数２４】
2018045534.tif 000026
【００６６】
（２７）式が成立する場合には、抵抗７が温度特性を持っていても、抵抗７を流れる電流Ｉoutの温度特性はなくなる。よって、（２７）式が成立するように、基準電圧Ｖref、サイズ比Ｍ、供給電流比Ｎの少なくとも一つを調整することで、抵抗７の温度特性を相殺することができ、温度依存性のない電流Ｉoutが得られる。
【００６７】
（２７）式が成立する場合、抵抗７を流れる電流Ｉoutは、（２６）式より、（２８）式で表される。
【数２５】
2018045534.tif 000027
【００６８】
このように、第４の実施形態では、４入力差動増幅器２の後段側に接続される抵抗７が温度特性を持っている場合でも、４入力差動増幅器２を用いて基準電圧Ｖref、サイズ比Ｍおよび供給電流比Ｎの少なくとも一つを調整することで、抵抗７の温度特性を相殺して、抵抗７に流れる電流の温度依存性をなくすことができる。よって、温度が変動しても常に一定の電流を出力できる。
【００６９】
（第５の実施形態）
第５の実施形態は、負の温度特性を持ち、温度に比例した電圧を出力する４入力差動増幅器２を用いて、正の温度特性または負の温度特性を持つ電流を出力するものである。
【００７０】
図８は第５の実施形態による半導体回路１の回路図である。図８の半導体回路１は、図２の半導体回路１にＮＭＯＳトランジスタ６と抵抗７を追加したものである。ＮＭＯＳトランジスタ６と抵抗７の接続形態は、図５と同様である。抵抗７を流れる電流Ｉoutは、以下の（２９）式で表される。
【数２６】
2018045534.tif 000028
【００７１】
（２９）式の比例係数Ｋは、上述した（１４）式で表される。（２９）式からわかるように、電流Ｉoutは、負の温度係数を持ち、温度に比例した電流である。また、比例係数Ｋは、抵抗値Ｒ、第１ダイオードＤ１および第２ダイオードＤ２のサイズ比Ｍと、供給電流比Ｎとの少なくとも一つを調整することにより、可変制御できる。
【００７２】
図９は図８の一変形例による半導体回路１の回路図である。図９の半導体回路１は、図８のＮＭＯＳトランジスタ６をＰＭＯＳトランジスタ８に置換したものである。ＰＭＯＳトランジスタ８のソースには抵抗７の一端が接続され、抵抗７の他端には任意の所定電圧ＶＴが供給されている。ＰＭＯＳトランジスタ８のソース電圧は、４入力差動増幅器２の第２負側入力端子ＩＮ２−に帰還されている。
【００７３】
図９の半導体回路１における抵抗７を流れる電流Ｉoutは、以下の（３０）式で表される。
【数２７】
2018045534.tif 000029
【００７４】
このように、第５の実施形態では、第２の実施形態と同様の負の温度特性を持つ４入力差動増幅器２の出力電圧をＮＭＯＳトランジスタ６またはＰＭＯＳトランジスタ８のゲートに入力し、ソースと所定電圧ＶＴ間に抵抗７を接続するとともに、ソース電圧を４入力差動増幅器２の第２負側入力端子ＩＮ２−に帰還させる。これにより、抵抗７には、負または正の温度特性を持ち、温度に比例する電流が流れる。したがって、本実施形態によれば、負または正の温度特性を持ち、温度に比例する電流を出力する半導体回路１を簡易な回路構成で生成できる。
【００７５】
第３の実施形態による半導体回路１は、その後段側に負または正の温度特性を持つ後段回路５が接続される場合に、後段回路５自体の温度特性を相殺するために利用できる。
【００７６】
図１０は、図８の半導体回路１の後段に、βΔｔの温度特性を持つ後段回路５を接続した例を示すブロック図である。この場合、後段回路５の入力電流Ｉinは、上述した（２８）式と同様に、以下の（３１）式で表される。
【数２８】
2018045534.tif 000030
【００７７】
後段回路５は、入力電流Ｉinをｍ倍に増幅するものの、βΔｔの温度特性を持つため、後段回路５の出力電流Ｉoutは、以下の（３２）式で表される。
Ｉout＝ｍＩin＋βΔｔ＝ｍＩo＋(β−ｍＫ)Δｔ    …（３２）
【００７８】
後段回路５の出力電流Ｉoutが温度特性を持たない条件は、（３２）式のΔｔの項がゼロになるときであり、上述した（１９）式が成立する場合である。
【００７９】
（１９）式が成立する場合の出力電流Ｉoutは、以下の（３３）式で表される。
【数２９】
2018045534.tif 000031
【００８０】
（３３）式に示す出力電流Ｉoutは、温度依存性を持たない電流であり、基準電圧Ｖrefと抵抗７の抵抗値Ｒを調整することで、所望の電流値に調整可能となる。
【００８１】
詳細な説明は省略するが、図９の半導体回路１は、その後段に負の温度特性を持つ後段回路５が接続される場合に、その後段回路５の温度特性を相殺させることができる。
【００８２】
（第６の実施形態）
第６の実施形態は、第４の実施形態と同様に、抵抗７が温度特性を持っていても、抵抗７を流れる電流の温度依存性をなくすものである。
【００８３】
第６の実施形態による半導体回路１は、図８または図９と同様の回路構成で実現される。よって、回路構成の説明は省略する。
【００８４】
図８の４入力差動増幅器２の出力電圧Ｖoutが（９）式に示すように負の温度特性を持つ場合に、抵抗７の基準温度Ｔoでの抵抗値をＲrefとし、抵抗７の温度特性が以下の（３４）式で表されるものとする。
【数３０】
2018045534.tif 000032
【００８５】
（３４）式の両辺を積分して得られるＲrefを（２９）式に代入すると、以下の（３５）式が得られる。
【数３１】
2018045534.tif 000033
【００８６】
（３５）式の分母の括弧の値が、分子の２番目の括弧の値に等しい場合には、温度依存性がなくなる。この場合のｘは、以下の（３６）式で表される。
【数３２】
2018045534.tif 000034
【００８７】
（３６）式が成立する場合には、抵抗７が温度特性を持っていても、抵抗７を流れる電流Ｉoutの温度特性はなくなる。よって、（３６）式が成立するように、基準電圧Ｖref、サイズ比Ｍ、供給電流比Ｎの少なくとも一つを調整することで、抵抗７の温度特性を相殺することができ、温度依存性のない電流Ｉoutが得られる。
【００８８】
（３６）式が成立する場合、抵抗７を流れる電流Ｉoutは、（３５）式より、（３７）式で表される。
【数３３】
2018045534.tif 000035
【００８９】
一方、図９の半導体回路１における抵抗７を流れる電流Ｉoutは、（３０）式で表される。
【００９０】
抵抗７の基準温度Ｔoでの抵抗値をＲrefとし、抵抗７の温度特性が以下の（３８）式で表されるものとする。
【数３４】
2018045534.tif 000036
【００９１】
（３８）式の両辺を積分して得られるＲrefを（３０）式に代入すると、以下の（３９）式が得られる。
【数３５】
2018045534.tif 000037
【００９２】
（３９）式の分母の括弧の値が、分子の２番目の括弧の値に等しい場合には、温度依存性がなくなる。この場合のｘは、以下の（４０）式で表される。
【数３６】
2018045534.tif 000038
【００９３】
（４０）式が成立する場合には、抵抗７が温度特性を持っていても、抵抗７を流れる電流Ｉoutの温度特性はなくなる。よって、（４０）式が成立するように、基準電圧Ｖref、サイズ比Ｍ、供給電流比Ｎの少なくとも一つを調整することで、抵抗７の温度特性を相殺することができ、温度依存性のない電流Ｉoutが得られる。
【００９４】
（４０）式が成立する場合、抵抗７を流れる電流Ｉoutは、（３９）式を変形して、（４１）式で表される。
【数３７】
2018045534.tif 000039
【００９５】
このように、第６の実施形態では、４入力差動増幅器２の後段側に接続される抵抗７が温度特性を持っている場合でも、４入力差動増幅器２を用いて基準電圧Ｖref、サイズ比Ｍおよび供給電流比Ｎの少なくとも一つを調整することで、抵抗７の温度特性を相殺して、抵抗７に流れる電流の温度依存性をなくすことができる。よって、温度が変動しても常に一定の電流を出力できる。
【００９６】
上述した第１〜第６の実施形態による半導体回路１は、種々の用途に用いることができる。例えば、半導体回路１に接続される後段回路５が何らかの温度特性を持っている場合には、その温度特性に見合った温度特性の電圧または電流を後段回路５に与えるのが望ましいため、第１、第２、第３または第５の実施形態による半導体回路１を用いるのが望ましい。一方、半導体回路１内の抵抗７が温度特性を持っており、後段回路５が温度特性を持たない場合、あるいは、半導体回路１が最終出力の場合は、温度依存性がない電圧または電流を出力するのが望ましいため、第４または第６の実施形態による半導体回路１を用いるのが望ましい。
【００９７】
温度特性を持った後段回路５の一具体例は、例えば、発振回路やチャージポンプなどである。発振回路やチャージポンプなどに基準電圧や基準電流を供給する半導体回路１は、発振回路やチャージポンプの温度特性に見合った温度特性を持つ基準電圧や基準電流を出力するのが望ましい。
【００９８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９９】
１  半導体回路、２  ４入力差動増幅器、３  第１電流源、４  第２電流源、５  後段回路、６  ＮＭＯＳトランジスタ、７  抵抗、８  ＰＭＯＳトランジスタ
【図１】
2018045534.tif 000058
【図２】
2018045534.tif 000059
【図３】
2018045534.tif 000060
【図４】
2018045534.tif 000061
【図５】
2018045534.tif 000062
【図６】
2018045534.tif 000063
【図７】
2018045534.tif 000064
【図８】
2018045534.tif 000065
【図９】
2018045534.tif 000066
【図１０】
2018045534.tif 000067