(57)【要約】【課題】電力供給装置から電力を得て動作する電子機器であって、電子機器の動作に要する電力の保証が可能か否かを迅速に判定可能にする。【解決手段】電子機器は、電力供給装置が接続されたことを条件として負荷試験を実行する。電子機器は、負荷試験の期間において、電力供給装置からの電力による電池パックの充電を停止し、電力供給装置から負荷試験電流を引き出しながら電力供給装置の供給電圧を監視し、監視された電圧が所定の電圧範囲であることを維持した場合に電子機器を起動するための起動信号を発生する。負荷試験の期間において監視された電圧が所定の電圧範囲を維持できなかった場合には、起動信号の発生が禁止される。【選択図】  図３Ｂ
2018133057.tif 000002
【特許請求の範囲】
【請求項１】
電子機器であって、
電力供給装置が接続されたことを条件として負荷試験を実行する実行手段と、
前記負荷試験の期間において、前記電力供給装置からの電力による電池パックの充電を停止する停止手段と、
前記負荷試験の期間において、前記電力供給装置から負荷試験電流を引き出しながら、前記電力供給装置の供給電圧を監視する監視手段と、
前記負荷試験の期間において前記監視手段により監視された電圧が所定の電圧範囲であることを維持した場合に前記電子機器を起動するための起動信号を発生し、前記負荷試験の期間において前記監視された電圧が前記所定の電圧範囲を維持できなかった場合には前記起動信号の発生を禁止する制御手段と
を有することを特徴とする電子機器。
【請求項２】
前記実行手段は、前記電力供給装置が接続されたことと、前記電池パックが前記電子機器に接続されたことを条件として前記負荷試験を実行することを特徴とする請求項１に記載の電子機器。
【請求項３】
前記実行手段は、前記電池パックの電池電圧が所定値未満の場合に前記負荷試験電流を引き出す負荷試験を実行し、前記電池パックの電池電圧が所定値以上の場合に前記負荷試験電流を引き出すことなく前記負荷試験を実行する、ことを特徴とする請求項１または２に記載の電子機器。
【請求項４】
前記制御手段は、前記負荷試験の期間中に前記監視されている電圧が前記所定の電圧範囲から外れた場合に、前記負荷試験を終了させ、前記起動信号の発生を禁止することを特徴とする請求項１から３のいずれか１項に記載の電子機器。
【請求項５】
前記実行手段は、前記負荷試験の実行前において前記電力供給装置からの供給電圧が前記所定の電圧範囲から外れている場合に、前記負荷試験の実行を禁止することを特徴とする請求項１から４のいずれか１項に記載の電子機器。
【請求項６】
前記実行手段は、前記負荷試験の実行前において前記電力供給装置からの供給電圧が前記所定の電圧範囲から外れている場合に、前記電力供給装置からの電力による前記電池パックの充電を停止することを特徴とする請求項５に記載の電子機器。
【請求項７】
前記起動信号の発生に応じて、接続機器検出と、前記電力供給装置とのエニュメレーション処理と、前記電池パックの電池認証処理と、前記電池パックの充電との少なくとも何れかを開始するプロセッサを有することを特徴とする請求項１から５のいずれか１項に記載の電子機器。
【請求項８】
前記プロセッサによる前記所定の処理は、前記電力供給装置から供給される電力と前記電池パックから供給される電力のいずれかにより実行されることを特徴とする請求項７に記載の電子機器。
【請求項９】
前記停止手段は、前記電力供給装置からの電流がＵＳＢサスペンド電流である２．５ｍＡに制限されたサスペンド状態にすることを特徴とする請求項１から８の何れか１項に記載の電子機器。
【請求項１０】
前記負荷試験において前記電力供給装置から引き出す負荷試験電流と前記負荷試験の期間は、電圧５．２５Ｖ、１２０ｕＦで構成される電荷量以上をディスチャージできる電流と時間の組み合わせであることを特徴とする請求項１から９のいずれか１項に記載の電子機器。
【請求項１１】
前記実行手段は、前記電力供給装置が接続されて電力の供給が開始されてから所定時間を遅延した後に前記負荷試験を開始することを特徴とする請求項１から１０のいずれか１項に記載の電子機器。
【請求項１２】
電子機器の制御方法であって、
電力供給装置が接続されたことを条件として負荷試験を実行する実行ステップと、
前記負荷試験の期間において、前記電力供給装置からの電力による電池パックの充電を停止する停止ステップと、
前記負荷試験の期間において、前記電力供給装置から負荷試験電流を引き出しながら、前記電力供給装置の供給電圧を監視する監視ステップと、
前記負荷試験の期間において前記監視ステップにより監視された電圧が所定の電圧範囲であることを維持した場合に前記電子機器を起動するための起動信号を発生し、前記負荷試験の期間において前記監視された電圧が前記所定の電圧範囲を維持できなかった場合には前記起動信号の発生を禁止する制御ステップと
を有することを特徴とする制御方法。
【請求項１３】
コンピュータを電子機器として機能させるプログラムであって、
前記コンピュータを、
電力供給装置が接続されたことを条件として負荷試験を実行する実行手段と、
前記負荷試験の期間において、前記電力供給装置からの電力による電池パックの充電を停止する停止手段と、
前記負荷試験の期間において、前記電力供給装置から負荷試験電流を引き出しながら、前記電力供給装置の供給電圧を監視する監視手段と、
前記負荷試験の期間において前記監視手段により監視された電圧が所定の電圧範囲であることを維持した場合に前記電子機器を起動するための起動信号を発生し、前記負荷試験の期間において前記監視された電圧が前記所定の電圧範囲を維持できなかった場合には前記起動信号の発生を禁止する制御手段
として機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部機器から電力を受け取ることができる電子機器およびその制御方法に関する。
【背景技術】
【０００２】
充電可能な電池パックを用いる電子機器が普及してきている。このような電子機器には、本体内充電が可能な機器がある。本体内充電とは、電子機器に接続された状態で電子機器が電池パックの充電を行う機能である。本体内充電においては、インターフェースとしてＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）を利用し、電力供給装置のＵＳＢのＶＢＵＳラインから得られる電力で電子機器内の電池パックを充電する方法が普及している。また、ＵＳＢ３．０、ＵＳＢ  ＢＣ（Ｂａｔｔｅｒｙ  Ｃｈａｒｇｉｎｇ）、ＵＳＢ  ＰＤ（Ｐｏｗｅｒ  Ｄｅｌｉｖｅｒｙ）などの規格策定によって２．５Ｗ超の電力を利用することも可能になってきている。
【０００３】
ＵＳＢ接続された電力供給装置のＶＢＵＳラインから得られる電力で電池パックを充電する場合、電子機器は、電子機器に接続された電力供給装置の電力供給能力と、電子機器に接続されている電池パックの充放電特性を把握する必要がある。電子機器は、接続機器検出およびエニュメレーション処理を行うことにより、ＵＳＢ接続された電力供給装置の電力供給能力を判定し、判定した電力供給能力に従ってＶＢＵＳラインから電力を得る。また、電子機器は、電池パックの認証ＩＣとの間で電池認証を行うことで、その電池パックが電子機器の充放電特性に適合するかを判定することができる。
【０００４】
上述のような、電力供給装置の電力供給能力の判定の実行と、電池パックの充放電特性の判定の実行には、そのための電力が必要である。接続機器検出、エニュメレーション処理、電池認証、電力供給装置から供給される電力の制御、電池パックの充電などは、関連するハードウェアおよびソフトウェアを起動して処理を行う必要があるからである。
【０００５】
例えば、上述の一連動作を正常に行うために５Ｖおよび０．５Ａの電力が必要である場合を考える。電力供給装置がこの電力を供給する能力を有していれば、上述の一連動作は正常に実行され得る。しかしながら、電力供給装置が５Ｖおよび０．５Ａの電力供給能力を有していない場合、上述の一連動作を行うために電子機器がＶＢＵＳラインから電流を引くことによりＶＢＵＳラインの電圧降下が発生する可能性がある。その結果、ＶＢＵＳラインの電圧が電子機器の回路動作下限電圧を下回り、上述の一連動作を完了できなくなる場合がある。上述の一連動作を完了できない場合、電力供給装置からの適正な受電制御や、電池パックの適正な充電制御を行えず、電子機器の動作や電池パックの充電を正常に行えなくなる。
【０００６】
特許文献１は、充電部がプリチャージ状態から急速充電状態に遷移することに応じて、電子機器の起動の契機となる起動信号を出力する起動指示回路を有する充電回路を提案している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−１３２１８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１に記載された電子機器において、充電部がプリチャージ状態から急速充電状態に遷移する状態の閾値を、電子機器による上述の一連動作の実行を保証可能な条件とすることにより、上述の一連動作を保証可能な電源制御が可能である。しかしながら、充電部がプリチャージ状態から急速充電状態に遷移する状態の閾値を、上述の一連動作を保証可能な条件とすると、電池パックがその条件を満足するまで電池パックを充電するために長い時間を要する。結果、電子機器の起動と急速充電の開始とが遅くなり、電池パックの充電に要する時間が長くなってしまう。
【０００９】
そこで、本発明は、電力供給装置から電力を得て動作する電子機器であって、電子機器の動作に要する電力の保証が可能か否かを迅速に判定可能にすることを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る電子機器は、電力供給装置が接続されたことを条件として負荷試験を実行する実行手段と、前記負荷試験の期間において、前記電力供給装置からの電力による電池パックの充電を停止する停止手段と、前記負荷試験の期間において、前記電力供給装置から負荷試験電流を引き出しながら、前記電力供給装置の供給電圧を監視する監視手段と、前記負荷試験の期間において前記監視手段により監視された電圧が所定の電圧範囲であることを維持した場合に前記電子機器を起動するための起動信号を発生し、前記負荷試験の期間において前記監視された電圧が前記所定の電圧範囲を維持できなかった場合には前記起動信号の発生を禁止する制御手段とを有する。
【発明の効果】
【００１１】
本発明によれば、電力供給装置から電力を得て動作する電子機器であって、電子機器の動作に要する電力の保証が可能か否かを迅速に判定することが可能になる。
【図面の簡単な説明】
【００１２】
【図１Ａ】実施形態１における電子機器３０１の起動信号を発生させるまでの手順の一例を説明するためのフローチャートである。
【図１Ｂ】実施形態１における電子機器３０１の起動信号を発生させるまでの手順を説明するためのフローチャートである。
【図２Ａ】実施形態１における電子機器３０１の起動信号を発生させる場合における各信号のタイミングを説明するためのタイミングチャートである。
【図２Ｂ】実施形態１における電子機器３０１の起動信号を発生させる場合における各信号のタイミングを説明するためのタイミングチャートである。
【図２Ｃ】実施形態１における電子機器３０１の起動信号を発生させる場合における各信号のタイミングを説明するためのタイミングチャートである。
【図２Ｄ】実施形態１における電子機器３０１の起動信号を発生させる場合における各信号のタイミングを説明するためのタイミングチャートである。
【図３Ａ】実施形態１における電子機器３０１の構成の一例を説明するためのブロック図である。
【図３Ｂ】実施形態１における電源制御部３０３の構成の一例を説明するためのブロック図である。
【図４Ａ】実施形態２における電子機器３０１の起動信号を発生させるまでの手順の一例を説明するためのフローチャートである。
【図４Ｂ】実施形態２における電子機器３０１の起動信号を発生させるまでの手順の一例を説明するためのフローチャートである。
【図５Ａ】実施形態２における電子機器３０１の起動信号を発生させる場合における各信号のタイミングを説明するためのタイミングチャートである。
【図５Ｂ】実施形態２における電子機器３０１の起動信号を発生させる場合における各信号のタイミングを説明するためのタイミングチャートである。
【図５Ｃ】実施形態２における電子機器３０１の起動信号を発生させる場合における各信号のタイミングを説明するためのタイミングチャートである。
【図５Ｄ】実施形態２における電子機器３０１の起動信号を発生させる場合における各信号のタイミングを説明するためのタイミングチャートである。
【図６Ａ】実施形態２における電子機器の構成の一例を説明するためのブロック図である。
【図６Ｂ】実施形態２における電源制御部３０３の構成の一例を説明するためのブロック図である。
【図７】実施形態３における電子機器３０１の起動信号を発生させるまでの手順の一例を説明するためのフローチャートである。
【図８Ａ】実施形態３における電子機器３０１の起動信号を発生させる場合における各信号のタイミングを説明するためのタイミングチャートである。
【図８Ｂ】実施形態３における電子機器３０１の起動信号を発生させる場合における各信号のタイミングを説明するためのタイミングチャートである。
【図８Ｃ】実施形態３における電子機器３０１の起動信号を発生させる場合における各信号のタイミングを説明するためのタイミングチャートである。
【図９】実施形態３における電源制御部３０３の構成の一例を説明するためのブロック図である。
【図１０】実施形態４における電源制御部３０３の構成の一例を説明するためのブロック図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明の実施形態を説明する。ただし、本発明は以下の実施形態に限定されるものではない。
【００１４】
＜実施形態１＞
実施形態１では、ＶＢＵＳラインの消費電流をサスペンド状態に設定してＶＢＵＳ負荷試験を行うことにより電力供給装置４０１の電力供給能力を判定し、その判定の結果に応じて電子機器３０１の起動信号を発生する電子機器３０１を説明する。実施形態１では、電子機器３０１は、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）ケーブル４０４を介して電力供給装置４０１からの電力を受け取り、電池パック３２０の充電を行うことができる。以下、図１Ａ、図１Ｂ、図２Ａ、図２Ｄ、図３Ａおよび図３Ｂを参照して、実施形態１を説明する。
【００１５】
図３Ａは、実施形態１における電子機器３０１の構成の一例を説明するためのブロック図である。図３Ｂは、実施形態１における電源制御部３０３の構成の一例を説明するためのブロック図である。なお、図３Ａおよび図３Ｂでは、実施形態１の説明に不要な構成要素への電源接続と各構成要素の入力および出力キャパシタの記載は省略している。また、以下において、実施形態１の説明に不要な構成要素と動作の詳細な説明は省略する。なお、以下の説明で論理値０の信号をＬ，論理値１の信号をＨと表記する。
【００１６】
電力供給装置４０１は、電子機器３０１にＵＳＢケーブル４０４を介して電力を供給することができる外部機器である。電力供給装置４０１は電力供給のみが可能な装置であってもよいし、電力供給以外の機能を有する装置であってもよい。ＶＢＵＳ電源４０２は、電力供給装置４０１から電子機器３０１へ電力を供給するＶＢＵＳの電源である。ＶＢＵＳ電源４０２の電力には、電力供給装置４０１の外部から供給される電力が用いられてもよいし、電力供給装置４０１の内部に有する電池から供給される電力が用いられてもよい。ＵＳＢコネクタ４０３は、ＵＳＢ規格に準拠したコネクタである。ＵＳＢコネクタ４０３は電力供給装置４０１の装置構成を限定しないので定義は省略する。また、電力供給装置４０１側のＵＳＢインターフェースの各信号は電力供給装置４０１の装置構成を限定しないので定義は省略する。ＵＳＢケーブル４０４は、電力供給装置４０１と電子機器３０１をＵＳＢインターフェースにより接続するケーブルである。ＵＳＢインターフェースのＵＳＢ規格は、ＵＳＢ２．０、ＵＳＢ３．０、ＵＳＢ３．１、ＵＳＢ  ＢＣ（Ｂａｔｔｅｒｙ  Ｃｈａｒｇｉｎｇ）、ＵＳＢ  ＰＤ（Ｐｏｗｅｒ  Ｄｅｌｉｖｅｒｙ）、ＵＳＢ  Ｔｙｐｅ−Ｃのいずれに準拠していてもよい。
【００１７】
電子機器３０１は、電力供給装置４０１からの電力を受け取ることができる。ＣＰＵ３０４は、電子機器３０１の制御を司るＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）、ワークエリアとして使用されるＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、実施形態１及び他の実施形態で説明する制御手順をＣＰＵ３０４に実行させるためのプログラムを記憶したＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）を有する。ＣＰＵ３０４の主機能は、端子ＶＤＤＩＮ＿ＣＰＵが受けた外部からの電圧入力により動作する。また、ＣＰＵ３０４のＵＳＢ機能であるＵＳＢ＿ＰＨＹは、端子ＶＢＵＳＩＮ＿Ｂが受けた外部からの電圧入力により、主機能とは別に動作可能である。ＣＰＵ３０４のＵＳＢ機能は、ＣＰＵ３０４の主機能よりも低い電力で動作できる機能であり、接続機器検出機能、エニュメレーション処理機能およびＵＳＢ信号処理機能を含む。これらの機能は、上述したＵＳＢ規格に準拠する機能である。
【００１８】
ＣＰＵ３０４は、ＶＢＵＳライン、Ｄ＋ライン、Ｄ−ラインおよびＣＣラインの論理検出および通信により、接続機器検出を行う。この接続機器検出の結果により、ＣＰＵ３０４は、電力供給装置４０１がどのようなＵＳＢ規格に準拠しているかを判定することができる。ＣＰＵ３０４の接続機器検出機能で検出可能なＵＳＢ規格としては、例えば、ＵＳＢ２．０、ＵＳＢ３．０、ＵＳＢ３．１、ＵＳＢ  ＢＣ、ＵＳＢ  ＰＤまたはＵＳＢ  Ｔｙｐｅ−Ｃが挙げられる。また、ＣＰＵ３０４は、Ｄ＋およびＤ−ラインを介し、電子機器３０１に接続された電力供給装置４０１とエニュメレーション処理を行うことにより、電力供給装置４０１がＵＳＢ２．０、ＵＳＢ３．０、ＵＳＢ３．１のいずれのＵＳＢ規格に準拠しているかを判定することができる。実施形態１および他の実施形態において、エニュメレーション処理とは、ＵＳＢ規格に準拠したエニュメレーションを行うための処理である。
【００１９】
また、ＣＰＵ３０４は、電池パック３２０との間で電池認証処理を行うＡＵＴＨ＿Ｉ／Ｆを有する。ＣＰＵ３０４と電池パック３２０との間の電池認証処理は後述する。
【００２０】
さらに、ＣＰＵ３０４は、電源制御部３０３からのＳＵＳＰＥＮＤ信号を受信するＳＵＳＰＥＮＤ＿ＩＮ＿Ｂを有する。ＳＵＳＰＥＮＤ＿ＩＮ＿Ｂには、電源制御部３０３から出力されたＳＵＳＰＥＮＤ信号をインバータ３７４で論理反転して得られた信号が入力される。インバータ３７４は、ＣＰＵ３０４のＶＤＤＥＮ＿ＯＵＴ信号が出力されているときのみ出力が有効となる。したがって、インバータ３７４は、ＣＰＵ３０４がＶＤＤＥＮ＿ＯＵＴ信号を出力している間、ＣＰＵ３０４のＳＵＳＰＥＮＤ＿ＩＮ＿Ｂへの信号の入力が可能である。
【００２１】
充電ＩＣ３０２は、電池パック３２０を充電することができる電池充電ＩＣである。充電ＩＣ３０２は、ＶＢＵＳＩＮ＿Ａへの電圧入力を受けて電池パック３２０を充電する。また、充電ＩＣ３０２は、端子ＶＢＵＳＩＮ＿Ａに入力された電圧を定電圧出力ＶＯＵＴ＿ＰＷＲに変換して電源ＩＣ３１２へ出力する機能を有する。また、充電ＩＣ３０２はＶＢＵＳＩＮ＿Ａへの電圧入力がない場合に、ＢＡＴで受けた電池パック３２０からの電圧ＶＢＡＴＴを、他の回路（例えば電源ＩＣ３１２）へＶＯＵＴ＿ＰＷＲとして出力する機能を有する。また、充電ＩＣ３０２も、ＣＰＵ３０４と同様に、接続機器検出機能を有する。
【００２２】
充電ＩＣ３０２は、電源制御部３０３からのＳＵＳＰＥＮＤ信号を入力するためのＳＵＳＰＥＮＤ＿ＩＮ＿Ａを有する。ＳＵＳＰＥＮＤ＿ＩＮ＿Ａへの入力信号がＨの場合、充電ＩＣ３０２はＶＢＵＳ入力電流をＵＳＢサスペンド電流である２．５ｍＡに制限し、サスペンド状態とする。他方、ＳＵＳＰＥＮＤ＿ＩＮ＿Ａへの入力信号がＬの場合、充電ＩＣ３０２はサスペンド状態を解除し、ＶＢＵＳ入力電流を上記ＳＵＳＰＥＮＤ電流以外の値に制限する。各実施形態において、充電ＩＣ３０２がＶＢＵＳ入力電流制限をＳＵＳＰＥＮＤ電流である２．５ｍＡに制限された状態を、サスペンド状態と称する。充電ＩＣ３０２は、ＳＵＳＰＥＮＤ信号入力がＨのサスペンド状態である場合、充電ＩＣ３０２による電池パック３２０の充電を禁止する。また、ＳＵＳＰＥＮＤ信号入力がＬの場合、充電ＩＣ３０２は、電力供給装置４０１が準拠しているＵＳＢ規格に従ってＶＢＵＳ入力電流制限を設定する。
【００２３】
また、充電ＩＣ３０２はＣＰＵ３０４とＢＵＳで接続している。ＣＰＵ３０４は、ＢＵＳを用いた通信により、充電ＩＣ３０２の状態の取得、電池パック３２０の状態の取得、充電ＩＣ３０２のレジスタ制御を行う。
【００２４】
電池パック３２０は、電子機器３０１から取り外し可能であり、例えばリチウムイオン電池による電池セル３２１と、サーミスタ３２２と、認証部３２３とを有する。電池セル３２１の出力（ＶＢＡＴＴ）は、充電ＩＣ３０２のＢＡＴとボタンスイッチ３１８へ供給される。サーミスタ３２２は、例えばＮＴＣ（Ｎｅｇａｔｉｖｅ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｅｆｆｉｃｉｅｎｔ）の特性を有する。認証部３２３は充電特性に適した専用設計電池であることを保証する。電池パック３２０は、電圧出力端子ＴＭ＿ＶＢＡＴＴ、サーミスタ端子ＴＭ＿ＴＨＭ、グラウンド端子ＴＭ＿ＧＮＤ、認証端子ＴＭ＿ＡＵＴＨの４端子を介して電子機器３０１と接続している。サーミスタ端子ＴＭ＿ＴＨＭは充電ＩＣ３０２のＴＨＭ端子と接続され、プルアップ抵抗（ＰＵ抵抗３７３）により充電ＩＣ３０２の電圧出力ＶＲＥＦＯＵＴへプルアップされている。
【００２５】
ＣＰＵ３０４は、ＡＵＴＨ＿Ｉ／Ｆで電池パック３２０の認証部３２３と接続し、認証部３２３との間で電池認証を行う。正常に電池認証できた場合、ＣＰＵ３０４は、電池パック３２０の充電特性に適した電流で、充電ＩＣ３０２による電池パック３２０の充電が行われるように制御する。電池認証を正常にできなった場合、ＣＰＵ３０４は、安全のために充電ＩＣ３０２による電池パック３２０の充電を停止する。なお、実施形態１では、電子機器３０１が電池認証を正常にできなった場合に、安全のために充電ＩＣ３０２による電池パック３２０の充電を停止するがこれに限るものでない。例えば、電子機器３０１は電池認証を正常にできなった場合、安全のために電池パック３２０の充電電流を十分に小さい値に制限して充電を行うようにしてもよい。
【００２６】
電源ＩＣ３１１は、ＶＩＮ＿Ｃに外部からの電圧入力を受け、定電圧出力に変換してＶＯＵＴ＿ＣからＣＰＵ３０４と電源制御部３０３へ出力する。電源ＩＣ３１１は、ＥＮ＿Ｃに入力される信号によってＶＯＵＴ＿Ｃからの出力のＯＮ／ＯＦＦが制御される。電源ＩＣ３１２は、端子ＶＩＮ＿Ｄに外部から電圧入力受け、定電圧出力に変換してＶＯＵＴ＿ＤからＣＰＵ３０４のＶＤＤＩＮ＿ＣＰＵへ出力する。電源ＩＣ３１２は、ＥＮ＿Ｄへ入力される信号によってＶＯＵＴ＿Ｄからの出力のＯＮ／ＯＦＦが制御される。
【００２７】
セレクタスイッチ３１３は、接続機器検出に用いる信号の送信先をＣＰＵ３０４と充電ＩＣ３０２のいずれかに切り替えるセレクタスイッチである。セレクタスイッチ３１３は、ＢＵＳＳＥＬ＿ＩＮ入力への信号により接続の切り替えが可能である。セレクタスイッチ３１３の初期状態では、接続機器検出に用いる信号は充電ＩＣ３０２側に接続されており、充電ＩＣ３０２で接続機器検出が行われる。なお、接続機器検出はＣＰＵ３０４でも可能である。したがって、初期状態において、接続機器検出に用いる信号がＣＰＵ３０４側に接続され、ＣＰＵ３０４で接続機器検出が行われる構成としてもよい。
【００２８】
ＵＳＢコネクタ３８０は、ＵＳＢ  Ｔｙｐｅ−Ｃ規格に準拠したコネクタである。ＦＵＮＣＴＩＯＮ＿Ａ３１５〜ＦＵＮＣＴＩＯＮ＿Ｃ３１７は所定の機能を実現する構成要素であり、例えば、電子機器３０１が撮像装置（例：デジタルカメラ）の場合は以下のようになる。ＦＵＮＣＴＩＯＮ＿Ａ３１５は、例えば、撮像素子によって得られた信号からデジタル画像データを生成する撮像部である。ＦＵＮＣＴＩＯＮ＿Ｂ３１６は、例えば、撮像部から得られたデジタル画像データの記録媒体（例：フラッシュメモリーカード）への書き込みを制御したり、記録媒体に格納されているデジタル画像データの記録媒体からの読み出しを制御したりする記録制御部である。ＦＵＮＣＴＩＯＮ＿Ｃ３１７は、例えば、電子機器３０１に関する情報を表示器（例：液晶表示器）に表示したり、撮像部または記録制御部から得られたデジタル画像データを表示したりする表示制御部である。もちろん電子機器３０１は撮像装置に限定されるものではなく、ＦＵＮＣＴＩＯＮ＿Ａ３１５、ＦＵＮＣＴＩＯＮ＿Ｂ３１６およびＦＵＮＣＴＩＯＮ＿Ｃ３１７も上記に限定されるものではない。例えば、電子機器３０１は、携帯電話などの携帯端末であってもよい。
【００２９】
ボタンスイッチ３１８は、電源ＩＣ３１２をＯＮし、ＣＰＵ３０４の主機能の動作を開始させるための電源ボタンスイッチである。ボタンスイッチ３１８の押下によりＶＢＡＴＴ信号とＨＷ＿ＬＡＴ＿ＰＳＷ信号が導通する。すなわち、ボタンスイッチ３１８が押下された場合に、ボタンスイッチ３１８は、他の回路へＨＷ＿ＬＡＴ＿ＰＳＷ信号を出力する。
【００３０】
ボタンスイッチ３１８からのＨＷ＿ＬＡＴ＿ＰＳＷ信号、ＣＰＵ３０４からのＶＤＤＥＮ＿ＯＵＴ信号、電源制御部３０３からのＨＷ＿ＬＡＴ＿ＯＳ信号は、ＯＲ３１９に入力される。ＯＲ３１９の出力は、電源ＩＣ３１２のＥＮ＿Ｄに接続される。したがって、電源ＩＣ３１２は、ＨＷ＿ＬＡＴ＿ＰＳＷ信号、ＨＷ＿ＬＡＴ＿ＯＳ信号、ＶＤＤＥＮ＿ＯＵＴ信号のいずれかの入力により出力ＯＮの状態となる。実施形態１では、ＨＷ＿ＬＡＴ＿ＰＳＷ信号、ＨＷ＿ＬＡＴ＿ＯＳ信号、ＶＤＤＥＮ＿ＯＵＴ信号を起動信号と総称する。
【００３１】
ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）３７２のアノードは、抵抗３７１を介して充電ＩＣ３０２のＶＯＵＴ＿ＰＷＲと接続される。ＬＥＤ３７２のカソードは充電ＩＣ３０２のＬＥＤ＿ＯＵＴと接続される。充電ＩＣ３０２のＬＥＤ＿ＯＵＴはオープンコレクタまたはオープンドレイン出力であり、ＬＥＤ＿ＯＵＴの出力によってＬＥＤ３７２の点灯または消灯が制御される。ＬＥＤ３７２は充電ＩＣ３０２による電池パック３２０の充電の状態を示す表示器として機能される。例えば、充電ＩＣ３０２による電池パック３２０の充電が行われている間、ＬＥＤ３７２は点灯状態となり、充電ＩＣ３０２による電池パック３２０の充電が行われていない間、ＬＥＤ３７２は消灯状態となる。
【００３２】
電源制御部３０３は、ＶＢＵＳラインに対する負荷試験であるＶＢＵＳ負荷試験を行うことにより電力供給装置４０１の電力供給能力を判定し、電子機器３０１の起動と充電ＩＣ３０２のサスペンド状態の制御とを行う。電源制御部３０３は、全体の電源ＶＤＤＩＮ＿ＣＩＲを、電源ＩＣ３１１のＶＯＵＴ＿Ｃから得る。よって、電力供給装置４０１のＶＢＵＳが接続されて電源が供給されている間は常に電源制御部３０３に電源が供給される。電源ＶＤＤＩＮ＿ＣＩＲが供給されていない状態から供給が開始した場合、電源制御部３０３の各回路の論理は初期状態に設定され、機能はネゲートされる。また、電源ＶＤＤＩＮ＿ＣＩＲが供給されている状態から供給が終了した場合、電源制御部３０３の各回路の機能はネゲートされる。なお、実施形態１における説明に不要な各回路の過渡的状態の説明は省略する。
【００３３】
バッファ３３１は、ＶＤＤＩＮ＿ＣＩＲの論理を反転せずにＮｃｈＭＯＳＦＥＴ３３２およびＤＬＹ＿Ａ３４２へ信号（ＶＢＵＳ＿ＤＥＴ＿ＥＮ）を出力する。ＶＢＵＳ＿ＤＥＴ＿ＥＮ信号はＮｃｈＭＯＳＦＥＴ３３２のゲートに接続され、ＮｃｈＭＯＳＦＥＴ３３２のＯＮ／ＯＦＦを制御する。抵抗３３３はソースゲートとＧＮＤとの間のプルダウン抵抗である。なお、ＮｃｈＭＯＳＦＥＴ３３２はＮｃｈＭＯＳＦＥＴに限るものではなく、ＮＰＮトランジスタなどのように、ＯＮ時に導通状態になり、ＯＦＦ時に高インピーダンス状態となる素子であれば何でもよい。
【００３４】
ＮｃｈＭＯＳＦＥＴ３３２のドレインはＰｃｈＭＯＳＦＥＴ３３４のゲートに接続される。ＮｃｈＭＯＳＦＥＴ３３２のＯＮ／ＯＦＦによってＰｃｈＭＯＳＦＥＴ３３４のＯＮ／ＯＦＦが制御される。抵抗３３５はソースゲートとＶＢＵＳとの間のプルアップ抵抗である。なお、ＰｃｈＭＯＳＦＥＴ３３４はＰｃｈＭＯＳＦＥＴに限るものではなく、ＰＮＰトランジスタなどのように、ＯＮ時に導通状態になり、ＯＦＦ時に高インピーダンス状態となる素子であれば何でもよい。
【００３５】
ＰｃｈＭＯＳＦＥＴ３３４のドレインは抵抗３３６を介してＮｃｈＭＯＳＦＥＴ３３７のドレインに接続される。また、ＰｃｈＭＯＳＦＥＴ３３４のドレインは抵抗３４７と抵抗３４８を介してＧＮＤに接続される。ＰｃｈＭＯＳＦＥＴ３３４がＯＮの場合、ＶＢＵＳ電圧はＰｃｈＭＯＳＦＥＴ３３４を介して抵抗３４７と抵抗３４８で分圧される。抵抗３４７と抵抗３４８で分圧されたＶＢＵＳ電圧の信号（ＶＢＵＳ＿ＣＯＭＰ）は比較器３４３および比較器３４５に入力される。
【００３６】
ＮｃｈＭＯＳＦＥＴ３３７のソースはＧＮＤに接続される。ＮｃｈＭＯＳＦＥＴ３３７のゲートには抵抗３３８と抵抗３３９を介してワンショットタイマ３５５の出力（ＬＤ＿ＦＥＴ＿ＯＳ）が接続されている。ＮｃｈＭＯＳＦＥＴ３３７のゲートにはさらにダイオード３４０とキャパシタ３４１が接続される。ＮｃｈＭＯＳＦＥＴ３３７は、ＬＤ＿ＦＥＴ＿ＯＳ信号によってＯＮ／ＯＦＦ制御される。
【００３７】
ＰｃｈＭＯＳＦＥＴ３３４とＮｃｈＭＯＳＦＥＴ３３７が共にＯＮの場合にＶＢＵＳラインに負荷試験電流（ＬＯＡＤ＿ＣＵＲＲＥＮＴ）が流れる。ＬＤ＿ＦＥＴ＿ＯＳ信号がＬからＨに遷移する際は、抵抗３３８と抵抗３３９を介してキャパシタ３４１がチャージされるためＮｃｈＭＯＳＦＥＴ３３７のゲート電圧が緩やかに上昇し、ＬＯＡＤ＿ＣＵＲＲＥＮＴも緩やかに増加する。ＬＤ＿ＦＥＴ＿ＯＳ信号がＨからＬに遷移する際は、ダイオード３４０と抵抗３３９を介してキャパシタ３４１がディスチャージされるためＮｃｈＭＯＳＦＥＴ３３７のゲート電圧が速やかに下降し、ＬＯＡＤ＿ＣＵＲＲＥＮＴは速やかに減少してＯＦＦとなる。すなわち、ＬＤ＿ＦＥＴ＿ＯＳ信号の制御によりＬＯＡＤ＿ＣＵＲＲＥＮＴがＯＦＦからＯＮへ遷移する場合の電流は緩やかに変化し、ＬＯＡＤ＿ＣＵＲＲＥＮＴがＯＮからＯＦＦへ遷移する場合の電流は速やかに変化する。
【００３８】
ＬＯＡＤ＿ＣＵＲＲＥＮＴがＯＦＦからＯＮへ遷移する場合の電流が緩やかに変化することで、電力供給装置４０１のＶＢＵＳ電源４０２の電流変化による過渡応答の影響が低減され、定常的な電流でのＶＢＵＳ負荷試験を実現する効果が得られる。また、ＬＯＡＤ＿ＣＵＲＲＥＮＴがＯＮからＯＦＦへ遷移する場合の電流は速やかに変化することで、ＶＢＵＳ負荷試験中にＶＢＵＳ電圧が所定の値まで低下した場合に速やかに負荷試験電流をＯＦＦすることができる。これにより、ＶＢＵＳ負荷試験によってＶＢＵＳ電圧が電源ＩＣ３１１や充電ＩＣ３０２の回路動作下限電圧下回ってしまい、電源ＩＣ３１１や充電ＩＣ３０２がリセットしてしまうことを防ぐ効果が得られる。
【００３９】
比較器３４３のＶＩＮ＋入力には基準電圧ＶｔＡ３４４が、ＶＩＮ−入力にはＶＢＵＳ＿ＣＯＭＰ信号が接続される。実施形態１では、基準電圧ＶｔＡ３４４の電圧を、例えばＶＢＵＳ電圧に換算してＵＳＢ  ＢＣ規格の定めるＣｈａｒｇｉｎｇ  Ｐｏｒｔ  Ｕｎｄｅｒｓｈｏｏｔ  Ｖｏｌｔａｇｅである４．１Ｖ相当と規定する。なお、基準電圧ＶｔＡ３４４の電圧は上記値に限るものでなく、電子機器３０１が準拠しているＵＳＢ規格に準拠した電力供給能力に従って基準電圧ＶｔＡ３４４が規定されてもよい。但し、基準電圧ＶｔＡ３４４の電圧は、ＶＢＵＳ負荷試験によるＶＢＵＳ電圧の低下が発生しても、ＶＢＵＳ電圧が電源ＩＣ３１１や充電ＩＣ３０２の回路動作下限電圧を下回らないように規定されることが望ましい。
【００４０】
比較器３４３はＶＩＮ＋入力とＶＩＮ−入力を比較し、ＶＩＮ＋入力信号の方が大きい場合はＨを出力し、ＶＩＮ−入力信号の方が大きい場合はＬを出力する。比較器３４３の出力（ＶＢＵＳ＿ＣＰ＿ＯＵＴＡ）は、ＯＲ３４９の入力に接続される。
【００４１】
比較器３４５のＶＩＮ＋入力にはＶＢＵＳ＿ＣＯＭＰ信号が、ＶＩＮ−入力には基準電圧ＶｔＢ３４６が接続される。実施形態１では、基準電圧ＶｔＢ３４６の電圧を、例えばＶＢＵＳ電圧に換算してＵＳＢ  ＢＣ規格の定めるＣｈａｒｇｉｎｇ  Ｐｏｒｔ  Ｏｖｅｒｓｈｏｏｔ  Ｖｏｌｔａｇｅである６．０Ｖ相当と規定する。なお、基準電圧ＶｔＢ３４６の電圧は上記値に限るものでなく、電子機器３０１が準拠しているＵＳＢ規格に準拠した電力供給能力に従って基準電圧ＶｔＢ３４６が規定されてもよい。但し、基準電圧ＶｔＢ３４６の電圧は、ＶＢＵＳ負荷試験によるＬＯＡＤ＿ＣＵＲＲＥＮＴが抵抗３３６に流れた場合に、電流量と時間が抵抗３３６の電流定格を超えないように規定することが望ましい。
【００４２】
比較器３４５はＶＩＮ＋入力とＶＩＮ−入力を比較し、ＶＩＮ＋入力の方が大きい場合はＨを出力し、ＶＩＮ−入力の方が大きい場合はＬを出力する。比較器３４５の出力（ＶＢＵＳ＿ＣＰ＿ＯＵＴＢ）は、ＯＲ３４９の入力に接続される。以上の比較器３４３と比較器３４５により、ＶＢＵＳ電圧が所定の電圧範囲（ＶｔＡ以上かつＶｔＢ以下）にあるか否かが監視される。そして、ＶＢＵＳ電圧が所定の範囲から外れると、すなわち、ＶＢＵＳ電圧がＶｔＡ未満またはＶｔＢを超えると、ＶＢＵＳ＿ＣＰ＿ＯＵＴＡ信号またはＶＢＵＳ＿ＣＰ＿ＯＵＴＢ信号がＨになり、ＶＢＵＳ＿ＥＲＲ信号がＨになる。
【００４３】
ＤＬＹ＿Ａ３４２は、入力を所定時間（時間：ＴｄｌｙＡとする）だけ遅延させて信号を出力する遅延回路である。ＤＬＹ＿Ａ３４２の出力（ＶＢＵＳ＿ＤＥＴ＿ＤＬＹ）は、ＡＮＤ３５１およびＡＮＤ３５４の入力、Ｄ−ＦＦ３６５のＤ２入力に接続される。ＤＬＹ＿Ａ３４２の遅延時間ＴｄｌｙＡは、ＶＢＵＳ＿ＤＥＴ＿ＥＮによりＰｃｈＭＯＳＦＥＴ３３４がＯＮしてから、比較器３４３および比較器３４５により比較されるＶＢＵＳ＿ＣＯＭＰが安定するのを待つための時間である。
【００４４】
ＶＢＵＳ＿ＣＰ＿ＯＵＴＡ信号とＶＢＵＳ＿ＣＰ＿ＯＵＴＢ信号が入力されるＯＲ３４９の出力（ＶＢＵＳ＿ＥＲＲ）は、インバータ３５０、ＡＮＤ３６１、ＡＮＤ３５１の入力に接続される。ＶＢＵＳ＿ＥＲＲ信号は、ＶＢＵＳ負荷試験によりＶＢＵＳ電圧が電子機器３０１の規定する下限および上限の範囲を超えた場合にＨとなる、ＶＢＵＳ電圧のエラーを表す信号である。
【００４５】
ＶＢＵＳ＿ＥＲＲ信号を反転するインバータ３５０の出力（／ＶＢＵＳ＿ＥＲＲ）は、ＡＮＤ３５４の入力に接続される。ＶＢＵＳ＿ＤＥＴ＿ＤＬＹ信号とＶＢＵＳ＿ＥＲＲ信号が入力されるＡＮＤ３５１の出力は、／ＶＢＵＳ＿ＯＫ＿ＬＡＴ信号と共にＡＮＤ３５２の入力に接続される。ＡＮＤ３５２の出力はＯＲ３５３の入力に接続される。
【００４６】
ＯＲ３５３の出力（ＳＵＳＰＥＮＤ）は、充電ＩＣ３０２のＳＵＳＰＥＮＤ＿ＩＮ＿Ａに接続され、また、インバータ３７４を介してＣＰＵ３０４のＳＵＳＰＥＮＤ＿ＩＮ＿Ｂに接続される。
【００４７】
ＡＮＤ３５４の入力にはＶＢＵＳ＿ＤＥＴ＿ＤＬＹ信号、／ＶＢＵＳ＿ＥＲＲ信号、／ＶＢＵＳ＿ＯＫ＿ＬＡＴ信号が接続され、ＡＮＤ３５４の出力はワンショットタイマ３５５とＡＮＤ３６１に接続される。ＡＮＤ３５４はＶＢＵＳ＿ＤＥＴ＿ＤＬＹ信号がＬからＨに遷移し、ＶＢＵＳ負荷試験の終了前であることを示す／ＶＢＵＳ＿ＯＫ＿ＬＡＴ信号がＨであり、かつＶＢＵＳ電圧がエラーでないことを示す／ＶＢＵＳ＿ＥＲＲ信号がＨの場合にＨを出力する。
【００４８】
ワンショットタイマ３５５は入力信号（ＡＮＤ３５４の出力）のＬからＨへの立ち上がりエッジをトリガとしてワンショットタイマ時間（時間：ＴｏｓＡ）だけ信号Ｈを出力する。ＴｏｓＡの間、ワンショットタイマ３５５に再度立ち上がりエッジが入力されても無視される。ワンショットタイマ３５５は、／ＯＳＡＲＳＴ（リセット入力）がＬの場合に、ＴｏｓＡの期間であるか否かにかかわらず信号Ｌを出力する。ワンショットタイマ３５５の／ＯＳＡＲＳＴには／ＳＵＳＰ＿ＬＡＴ信号が接続される。ワンショットタイマ３５５の出力（ＬＤ＿ＦＥＴ＿ＯＳ）は、抵抗３３９、ＯＲ３５３の入力、Ｄ−ＦＦ３６２のＤ１、インバータ３６４に接続される。
【００４９】
ＬＤ＿ＦＥＴ＿ＯＳ信号がＨの場合にＮｃｈＭＯＳＦＥＴ３３７がＯＮし、ＬＤ＿ＦＥＴ＿ＯＳ信号がＬの場合にＮｃｈＭＯＳＦＥＴ３３７はＯＦＦする。ＬＤ＿ＦＥＴ＿ＯＳ信号により生成されるゲート電圧を遅延してＮｃｈＭＯＳＦＥＴ３３７のＯＮとＯＦＦを制御する動作は上述の通りである。
【００５０】
ＬＯＡＤ＿ＣＵＲＲＥＮＴの値とその時間は、主に抵抗３３６の抵抗値とＴｏｓＡの時間によって設定される。実施形態１では、例えばＬＯＡＤ＿ＣＵＲＲＥＮＴの値とその時間が、５００ｍＡ、２ｍｓを実現するように設定されるが、ＬＯＡＤ＿ＣＵＲＲＥＮＴの値とその時間は上記の設定に限るものでない。ただし、ＬＯＡＤ＿ＣＵＲＲＥＮＴの値とその時間は、ＵＳＢ２．０規格の定めるＶＢＵＳのＤＣ特性である最大電圧５．２５Ｖ、デカップリングキャパシタ最小容量１２０ｕＦで構成される電荷量以上をディスチャージできる電流と時間の組み合わせに設定されることが望ましい。
【００５１】
ＡＮＤ３６１の入力にはＶＢＵＳ＿ＥＲＲ信号とＡＮＤ３５４の出力が接続され、ＡＮＤ３６１の出力はＯＲ３６３に接続される。ＯＲ３６３の出力はＤ−ＦＦ３６２のＣＬＫ１入力に接続される。Ｄ−ＦＦ３６２のＱ１出力（ＳＵＳＰ＿ＬＡＴ）は、ＯＲ３６３の入力とＯＲ３５３の入力に接続される。また、Ｄ−ＦＦ３６２の／Ｑ１出力（／ＳＵＳＰ＿ＬＡＴ）は、ワンショットタイマ３５５の／ＯＳＡＲＳＴ入力と、ワンショットタイマ３６８の／ＯＳＢＲＳＴに接続される。
【００５２】
Ｄ−ＦＦ３６２は、Ｄ１入力がＨの期間にＣＬＫ１入力がＬからＨに遷移するとＱ１出力がＨにラッチされ、／Ｑ１出力がＬにラッチされる。したがって、Ｄ−ＦＦ３６２はＬＤ＿ＦＥＴ＿ＯＳ信号がＨの期間に、ＶＢＵＳ＿ＥＲＲ信号がＬからＨに遷移すると、Ｑ１出力（ＳＵＳＰ＿ＬＡＴ）をＨにラッチし、／Ｑ２出力（／ＳＵＳＰ＿ＬＡＴ）をＬにラッチする。また、Ｄ−ＦＦ３６２のＱ１出力がＨにラッチされた場合、ＣＬＫ１入力（ＯＲ３６３の出力）がＨに固定されるため、以降ＶＢＵＳ＿ＥＲＲ信号の状態が変化してもＤ−ＦＦ３６２のＱ１出力および／Ｑ１出力の状態は変化しない。すなわち、Ｄ−ＦＦ３６２は、ＶＢＵＳ負荷試験期間中にＶＢＵＳ電圧が規定された電圧の下限および上限の範囲を超えた場合に発生するＶＢＵＳ電圧のエラー信号Ｈをラッチし、他の期間におけるＶＢＵＳ電圧のエラー信号の状態遷移を無視する。
【００５３】
Ｄ−ＦＦ３６２のＳＵＳＰ＿ＬＡＴ信号は、ＶＢＵＳ電圧のエラー信号発生によりＨにラッチされた場合、ＯＲ３５３を経てＳＵＳＰＥＮＤ信号として充電ＩＣ３０２とＣＰＵ３０４へ出力される。充電ＩＣ３０２は、ＳＵＳＰＥＮＤ信号ＨがＳＵＳＰＥＮＤ＿ＩＮ＿Ａへ入力された場合にＳＵＳＮＰＥＮＤ状態になる。また、ＣＰＵ３０４のＳＵＳＰＥＮＤ＿ＩＮ＿Ｂには、インバータ３７４を介してＳＵＳＰＥＮＤ信号のＨの反転信号が入力される。これにより、ＣＰＵ３０４は、電源制御部３０３がＳＵＳＮＰＥＮＤ信号を出力していることと、充電ＩＣ３０２がＳＵＳＮＰＥＮＤ状態であることを検出する。
【００５４】
実施形態１では、ＯＲ３５３の出力であるＳＵＳＰＥＮＤ信号は下記何れかの条件でＨとなる。すなわち、
（１）ＶＢＵＳ負荷試験中である場合、すなわち、ワンショットタイマ３５５のＴｏｓＡ期間でＬＤ＿ＦＥＴ＿ＯＳ信号がＨの場合。
（２）ＶＢＵＳ負荷試験中に、ＶＢＵＳ電圧のエラー信号であるＶＢＵＳ＿ＥＲＲ信号がＬからＨへ遷移してＳＵＳＰ＿ＬＡＴ信号がＨにラッチされた場合。
（３）ＶＤＤＩＮ＿ＣＩＲが投入されてからＴｄｌｙＡだけ遅延してＶＢＵＳ＿ＤＥＴ＿ＤＬＹ信号がＬからＨへ遷移した後であって、ＶＢＵＳ負荷試験前にＶＢＵＳ電圧のエラー信号であるＶＢＵＳ＿ＥＲＲ信号がＨである場合。
【００５５】
Ｄ−ＦＦ３６２の／ＳＵＳＰ＿ＬＡＴ信号は、ＶＢＵＳ＿ＥＲＲ信号によりＬにラッチされた場合、ワンショットタイマ３５５と、ワンショットタイマ３６８の出力をＬにラッチする。インバータ３６４の入力にはＬＤ＿ＦＥＴ＿ＯＳ信号が接続され、インバータ３６４の出力はＯＲ３６６に接続される。ＯＲ３６６の出力はＤ−ＦＦ３６５のＣＬＫ２入力に接続される。Ｄ−ＦＦ３６５のＱ２出力（ＶＢＵＳ＿ＯＫ＿ＬＡＴ）は、ＯＲ３６６の入力とＤＬＹ＿Ｂ３６７の入力に接続される。Ｄ−ＦＦ３６５の／Ｑ１出力（／ＶＢＵＳ＿ＯＫ＿ＬＡＴ）は、ＡＮＤ３５４の入力と、ＡＮＤ３５２の入力に接続される。
【００５６】
Ｄ−ＦＦ３６５のＤ２入力は、ＶＤＤＩＮ＿ＣＩＲが投入されてからＴｄｌｙＡ遅延してＬからＨへ遷移するＶＢＵＳ＿ＤＥＴ＿ＤＬＹ信号により、ＬからＨへ遷移する。Ｄ−ＦＦ３６５のＤ２入力がＨの間にＬＤ＿ＦＥＴ＿ＯＳ信号がＬ→Ｈ→Ｌのように遷移すると、ＣＬＫ２入力がＨ→Ｌ→Ｈへ遷移することになるので、Ｑ２出力がＨにラッチされ、／Ｑ２出力がＬにラッチされる。Ｄ−ＦＦ３６５のＱ２出力がＨにラッチされた場合、ＣＬＫ２入力がＨに固定されるため、これ以降ＬＤ＿ＦＥＴ＿ＯＳ信号の状態が変化してもＤ−ＦＦ３６５のＱ２出力および／Ｑ２出力の状態は変化しない。すなわち、Ｄ−ＦＦ３６５はＶＢＵＳ負荷試験を開始して終了した場合に発生するＬＤ＿ＦＥＴ＿ＯＳ信号のＨからＬへの状態遷移を論理反転してラッチし、それ以外の期間におけるＬＤ＿ＦＥＴ＿ＯＳ信号の状態遷移はラッチしない。
【００５７】
Ｄ−ＦＦ３６５のＶＢＵＳ＿ＯＫ＿ＬＡＴ信号は、開始されたＶＢＵＳ負荷試験が終了した場合のＬＤ＿ＦＥＴ＿ＯＳ信号のＨからＬへの状態遷移によりＨにラッチされる。ＤＬＹ＿Ｂ３６７は、入力を一定時間（時間：ＴｄｌｙＢとする）遅延させて信号を出力する。ＤＬＹ＿Ｂ３６７の出力はワンショットタイマ３６８の入力に接続される。ＤＬＹ＿Ｂ３６７の遅延時間ＴｄｌｙＢは、ＬＤ＿ＦＥＴ＿ＯＳ信号の制御によりＬＯＡＤ＿ＣＵＲＲＥＮＴがＯＮからＯＦＦへ遷移するまでの時間を満足する時間とする。
【００５８】
ワンショットタイマ３６８は入力のＬからＨへの立ち上がりエッジをトリガとしてワンショットタイマ時間（時間：ＴｏｓＢとする）だけ信号Ｈを出力する。ＴｏｓＢの間は、再度立ち上がりエッジが入力されても、そのエッジは無視される。ワンショットタイマ３６８の／ＯＳＢＲＳＴ入力には／ＳＵＳＰ＿ＬＡＴ信号が接続される。ワンショットタイマ３６８はリセット入力である／ＯＳＢＲＳＴ入力がＬの場合に、ＴｏｓＢの期間であるか否かにかかわらず入力の立ち上がりエッジを無視し、信号Ｌを出力する。また、ＶＢＵＳ電圧のエラー発生（／ＳＵＳＰ＿ＬＡＴ）によりワンショットタイマ３６８の出力はＬにラッチされる。
【００５９】
ワンショットタイマ３６８の出力（ＨＷ＿ＬＡＴ＿ＯＳ）は、ＯＲ３１９を経て電源ＩＣ３１２をＯＮする起動信号となる。ここで、ワンショットタイマ時間ＴｏｓＢは、ＨＷ＿ＬＡＴ＿ＯＳ信号により電源ＩＣ３１２をＯＮして電子機器３０１のＣＰＵ３０４を起動するために必要なハードウェアとソフトウェアの起動時間を満足する時間である。
【００６０】
ＣＰＵ３０４のハードウェアとソフトウェア起動とが正常に行われた場合、ＴｏｓＢ時間の経過前にＣＰＵ３０４はＶＤＤＥＮ＿ＯＵＴ信号にＨを出力する。よって、電子機器３０１において、ＴｏｓＢ時間の経過後に電源制御部３０３からのＨＷ＿ＬＡＴ＿ＯＳ信号がＨからＬへ遷移しても起動状態が維持される。なお、何らかの問題によりハードウェアとソフトウェア起動とが正常に行われなった場合、ＴｏｓＢ時間の経過後に電源制御部３０３からのＨＷ＿ＬＡＴ＿ＯＳ信号がＨからＬへ遷移するため、電源ＩＣ３１２の出力ＶＯＵＴ＿Ｄは停止する。そのため、ソフトウェアの制御無しに電源ＩＣ３１２の出力ＶＯＵＴ＿Ｄの出力が継続するような事態を防止でき、安全な電源制御が可能である。
【００６１】
次に、図１のフローチャートを参照して、ＶＢＵＳ負荷試験を行って電子機器３０１の起動信号を発生させるまでの手順の一例を説明する。なお、図１のフローチャートは電源制御部３０３が行う処理を示しており、電源制御部３０３以外が行う処理は破線で図示している。
【００６２】
電源制御部３０３はＶＢＵＳ電圧すなわちＶＤＤＩＮ＿ＣＩＲが供給されると、少なくともＴｄｌｙＡの間、ＳＵＳＰＥＮＤ信号にＬを出力し、充電ＩＣ３０２のサスペンド状態を解除する（Ｓ１０１、Ｓ１０２）。電力供給装置４０１のＶＢＵＳ電力は電源ＩＣ３１１のＶＩＮ＿Ｃに供給され、電源ＩＣ３１１のＶＯＵＴ＿Ｃから定電圧が出力される。このＶＯＵＴ＿Ｃからの定電圧出力が電源制御部３０３のＶＤＤＩＮ＿ＣＩＲとして供給されると電源制御部３０３は動作を開始する。バッファ３３１の出力信号のＨへの遷移をＤＬＹ＿Ａ３４２の遅延時間ＴｄｌｙＡだけ遅延することで、少なくともＴｄｌｙＡの間、ＳＵＳＰＥＮＤ信号にＬが出力される。なお、例えばＶＢＵＳ電圧が不足していて電源制御部３０３が動作できない場合は、Ｓ１０１が繰り返され、電源制御部３０３は、ＶＢＵＳ電圧が供給されるのを待つことになる。
【００６３】
時間ＴｄｌｙＡの経過後、電源制御部３０３はＶＢＵＳ＿ＣＯＭＰ電圧がＶｔＡ以上かつＶｔＢ以下（ＶｔＡ＜ＶｔＢ）であるか否かを判定する（Ｓ１０３）。ＶＢＵＳ＿ＣＯＭＰ電圧がＶｔＡ以上かつＶｔＢ以下でないと判定されると、電源制御部３０３はＳＵＳＰＥＮＤ信号をＨにして、充電ＩＣ３０２をサスペンド状態にする（Ｓ１０３でＮＯ、Ｓ１０４）。そして、電源制御部３０３はＶＢＵＳ電圧が供給されている間、Ｓ１０３からの処理を繰り返す（Ｓ１０５でＹＥＳ）。他方、ＶＢＵＳ電圧が供給されなくなると、電源制御部３０３はＳＵＳＰＥＮＤ信号をＬにして充電ＩＣ３０２のサスペンド状態を解除し、図１のフローチャートが終了する（Ｓ１０５でＮＯ、Ｓ１０６）。こうして、ＶＢＵＳ負荷試験の実行前において電力供給装置４０１からの供給電圧が所定の電圧範囲（ＶｔＡ以上かつＶｔＢ以下）から外れている場合には、ＶＢＵＳ負荷試験の実行が禁止される。
【００６４】
Ｓ１０３で、ＶＢＵＳ＿ＣＯＭＰ電圧がＶｔＡ以上、ＶｔＢ以下であると判定された場合、電源制御部３０３はＳＵＳＰＥＮＤ信号をＨにして、充電ＩＣ３０２をサスペンド状態にする（Ｓ１０３でＹＥＳ、Ｓ１１１）。そして、電源制御部３０３は、ＶＢＵＳ負荷試験を開始する（Ｓ１１２）。すなわち、ＡＮＤ３５４の出力がＨに遷移すると、ワンショットタイマ３５５はこの立ち上がりエッジでＬＤ＿ＦＥＴ＿ＯＳ信号をＨにしてＶＢＵＳ負荷試験のワンショットタイマ時間ＴｏｓＡをスタートする。ＬＤ＿ＦＥＴ＿ＯＳ信号がＨになるとＮｃｈＭＯＳＦＥＴ３３７がＯＮして、ＮｃｈＭＯＳＦＥＴ３３７を介してＶＢＵＳラインからの負荷試験電流が流れる。
【００６５】
ＶＢＵＳ負荷試験が開始すると、ＶＢＵＳ負荷試験の期間において、電力供給装置４０１から負荷試験電流を引き出しながら、電力供給装置４０１の供給電圧であるＶＢＵＳ電圧を監視する（Ｓ１１３、Ｓ１１６）。電源制御部３０３はＶＢＵＳ＿ＣＯＭＰ電圧がＶｔＡ以上かつＶｔＢ以下であるか否かを判定する（Ｓ１１３）。ＶＢＵＳ＿ＣＯＭＰ電圧がＶｔＡ以上かつＶｔＢ以下でないと判定されると（Ｓ１１３でＮＯ）、電源制御部３０３は、Ｓ１１１で出力したＳＵＳＰＥＮＤ信号の出力状態をＨに維持し（Ｓ１１４）、充電ＩＣ３０２のサスペンド状態を維持する。また、電源制御部３０３は、Ｓ１１２で開始したワンショットタイマの時間ＴｏｓＡが経過していなくても、ＶＢＵＳ負荷試験を終了させる。そして、電源制御部３０３は、ＶＢＵＳ電圧が供給されている間、この状態を維持する（Ｓ１１５でＹＥＳ）。ＶＢＵＳ電圧の供給が停止すると（Ｓ１１５でＮＯ）、上述したＳ１０６の処理を実行して、本処理を終える。
【００６６】
ＶＢＵＳ＿ＣＯＭＰ電圧がＶｔＡ以上かつＶｔＢ以下である状態が時間ＴｏｓＡの間にわたって維持されると（Ｓ１１３でＹＥＳ、Ｓ１１６でＹＥＳ）、電源制御部３０３は、ＶＢＵＳ負荷試験の結果が成功であると判定する。ＶＢＵＳ負荷試験に成功した場合、電源制御部３０３はＳＵＳＰＥＮＤ信号にＬを出力して充電ＩＣ３０２のサスペンド状態を解除する（Ｓ１１８）。そして、電源制御部３０３は、ＤＬＹ＿Ｂ３６７の遅延時間であるＴｄｌｙＢが経過した後にＨＷ＿ＬＡＴ＿ＯＳ信号にＨを出力し（Ｓ１１９）、時間ＴｏｓＢが経過した後にＬに戻す（Ｓ１２３）。
【００６７】
ＨＷ＿ＬＡＴ＿ＯＳ信号（起動信号）のＨにより、電源ＩＣ３１２がＯＮして電子機器３０１のＣＰＵ３０４が起動する。起動したＣＰＵ３０４は、ハードウェアを起動し（Ｓ１２１）、ソフトウェアを起動する（Ｓ１２２）。その後、Ｓ１２４からＳ１２８において、ＣＰＵ３０４は、電池パック３２０との電池認証処理、接続機器検出、電力供給装置４０１とのエニュメレーション処理、電池パック３２０の充電などを行う。なお、Ｓ１２４からＳ１２８において、ＣＰＵ３０４が行う処理は上述の処理だけに限るものでない。以上のように、ＶＢＵＳ負荷試験の期間においてＶＢＵＳ電圧が所定の電圧範囲（ＶｔＡ以上かつＶｔＢ以下）であることを維持した場合に、電子機器３０１を起動するための起動信号が発生する。一方、ＶＢＵＳ負荷試験の期間においてＶＢＵＳ電圧が所定の電圧範囲を維持できなかった場合には、起動信号の発生が禁止される。
【００６８】
次に、図２Ａ、図２Ｂ、図２Ｃおよび図２Ｄのタイミングチャートを参照して、ＶＢＵＳ負荷試験を行って電子機器３０１の起動信号を発生させる場合における各信号のタイミングを説明する。なお、図２Ａ、図２Ｂ、図２Ｃおよび図２Ｄのタイミングチャートにおいて、信号名は図１Ａ、図１Ｂ、図３Ａおよび図３Ｂで説明したものと同じである。
【００６９】
図２Ａは、ＶＢＵＳ負荷試験の結果が成功であると判定された場合のタイミングチャートである。ＵＳＢ  ａｔｔａｃｈのタイミングでＵＳＢコネクタ３８０からのＶＢＵＳ電圧が電源制御部３０３に供給されると、ＶＢＵＳ＿ＤＥＴ＿ＥＮ信号はＬからＨへ遷移し、ＶＢＵＳ＿ＣＯＭＰ信号はＰｃｈＭＯＳＦＥＴ３３４のオン時間分遅延してから電圧が安定する。ＶＢＵＳ＿ＣＯＭＰ信号の電圧が基準電圧ＶｔＡ３４４よりも低い場合、ＶＢＵＳ＿ＣＰ＿ＯＵＴＡ信号はＨ、ＶＢＵＳ＿ＥＲＲ信号はＨであるが、ＴｄｌｙＡの期間はＳＵＳＰＥＮＤ信号はＬである（Ｓ１０２）。すなわち、ＴｄｌｙＡの期間はＳＵＳＰＥＮＤ信号はマスクされる。
【００７０】
ＴｄｌｙＡの経過後、ＶＢＵＳ＿ＤＥＴ＿ＤＬＹ信号がＬからＨへ遷移すると、ＴｏｓＡの期間、ＬＤ＿ＦＥＴ＿ＯＳ信号がＨとなり、ＶＢＵＳ負荷試験が行われる。ＬＤ＿ＦＥＴ＿ＯＳ信号がＨの間（ＶＢＵＳ負荷試験の間）、ＳＵＳＰＥＮＤ信号はＨである。ＬＤ＿ＦＥＴ＿ＯＳ信号がＬからＨに遷移する際には、ＮｃｈＭＯＳＦＥＴ３３７のゲート電圧は緩やかに上昇し、ＬＯＡＤ＿ＣＵＲＲＥＮＴも緩やかに上昇する。ＴｏｓＡの経過後、ＬＤ＿ＦＥＴ＿ＯＳ信号はＨからＬへ遷移し、ＳＵＳＰＥＮＤ信号はＬになる（Ｓ１１８）。ＬＤ＿ＦＥＴ＿ＯＳ信号がＨからＬに遷移すると、ＮｃｈＭＯＳＦＥＴ３３７のゲート電圧は速やかに下降し、ＬＯＡＤ＿ＣＵＲＲＥＮＴも速やかに下降する。
【００７１】
ＬＤ＿ＦＥＴ＿ＯＳ信号がＨからＬに遷移すると、ＶＢＵＳ＿ＯＫ＿ＬＡＴがＨにラッチされる。ＶＢＵＳ＿ＯＫ＿ＬＡＴがＬからＨに遷移してからＴｄｌｙＢの経過後、ＴｏｓＢの期間だけＨＷ＿ＬＡＴ＿ＯＳ信号がＨになる。ＨＷ＿ＬＡＴ＿ＯＳ信号がＨを出力しているＴｏｓＢの期間に、ＣＰＵ３０４はＴｂｏｏｔ時間でハードウェア起動とソフトウェア起動を行い、ＶＤＤＥＮ＿ＯＵＴ信号にＨを出力する。ＴｏｓＢ経過後、ＨＷ＿ＬＡＴ＿ＯＳ信号はＨからＬへ遷移する。
【００７２】
図２Ｂは、ＶＢＵＳ負荷試験においてＶＢＵＳ＿ＣＯＭＰ電圧がＶｔＡ以上かつＶｔＢ以下である状態を維持できなかった場合、すなわち、ＶＢＵＳ負荷試験の結果が成功しなかった場合のタイミングチャートである。
【００７３】
ＵＳＢ  ａｔｔａｃｈのタイミングでＵＳＢコネクタ３８０からのＶＢＵＳ電圧が電源制御部３０３に供給されると、ＶＢＵＳ＿ＤＥＴ＿ＥＮ信号はＬからＨへ遷移する。ＶＢＵＳ＿ＣＯＭＰ信号はＰｃｈＭＯＳＦＥＴ３３４のオン時間分遅延してから電圧が安定する。ＶＢＵＳ＿ＣＯＭＰ信号の電圧が基準電圧ＶｔＡ３４４よりも低い場合、ＶＢＵＳ＿ＣＰ＿ＯＵＴＡ信号はＨ、ＶＢＵＳ＿ＥＲＲ信号はＨであるが、ＴｄｌｙＡの期間はＳＵＳＰＥＮＤ信号はＬである。すなわち、ＴｄｌｙＡの期間ではＳＵＳＰＥＮＤ信号はマスクされる。
【００７４】
ＴｄｌｙＡの経過後、ＶＢＵＳ＿ＤＥＴ＿ＤＬＹ信号がＬからＨへ遷移し、ＬＤ＿ＦＥＴ＿ＯＳ信号がＨになる。ＬＤ＿ＦＥＴ＿ＯＳ信号がＨの間はＳＵＳＰＥＮＤ信号はＨになる。ＬＤ＿ＦＥＴ＿ＯＳ信号がＬからＨに遷移すると、ＮｃｈＭＯＳＦＥＴ３３７のゲート電圧は緩やかに上昇し、ＬＯＡＤ＿ＣＵＲＲＥＮＴも緩やかに上昇する。
【００７５】
ＶＢＵＳ負荷試験の期間中、すなわちＴｏｓＡの経過前に、ＶＢＵＳ電圧が降下してＶＢＵＳ＿ＣＯＭＰ信号の電圧が基準電圧ＶｔＡ３４４よりも低くなると、ＶＢＵＳ＿ＣＰ＿ＯＵＴＡ信号がＨになる。これはＶＢＵＳ負荷試験の失敗を意味する。ＶＢＵＳ＿ＣＰ＿ＯＵＴＡ信号がＨになると、ＶＢＵＳ＿ＥＲＲ信号がＬからＨへ遷移し、ＳＵＳＰ＿ＬＡＴ信号がＨにラッチされる。ＳＵＳＰ＿ＬＡＴ信号がＨの間は、ＬＤ＿ＦＥＴ＿ＯＳ信号およびＨＷ＿ＬＡＴ＿ＯＳ信号はＬになり、ＳＵＳＰＥＮＤ信号はＨになる。ＬＤ＿ＦＥＴ＿ＯＳ信号がＨからＬに遷移すると、ＮｃｈＭＯＳＦＥＴ３３７のゲート電圧は速やかに下降し、ＬＯＡＤ＿ＣＵＲＲＥＮＴも速やかに減少する。ＬＤ＿ＦＥＴ＿ＯＳ信号のＨからＬへの遷移によりＶＢＵＳ＿ＯＫ＿ＬＡＴ信号はＨになるが、ＨＷ＿ＬＡＴ＿ＯＳ信号はＬのままであり、ＣＰＵ３０４のハードウェア起動とソフトウェア起動は行われない。
【００７６】
図２Ｃは、ＶＢＵＳ負荷試験の開始前にＶＢＵＳ＿ＣＯＭＰ電圧がＶｔＢ以上と判定された場合（Ｓ１０３）の各信号のタイミングチャートである。
【００７７】
ＵＳＢ  ａｔｔａｃｈのタイミングでＵＳＢコネクタ３８０からのＶＢＵＳ電圧が供給されると、ＶＢＵＳ＿ＤＥＴ＿ＥＮ信号はＬからＨへ遷移し、ＶＢＵＳ＿ＣＯＭＰ信号はＰｃｈＭＯＳＦＥＴ３３４のオン時間分遅延してから電圧が安定する。ＶＢＵＳ＿ＣＯＭＰ信号の電圧が基準電圧ＶｔＡ３４４よりも低い場合、ＶＢＵＳ＿ＣＰ＿ＯＵＴＡ信号はＨ、ＶＢＵＳ＿ＥＲＲ信号はＨになる。また、ＶＢＵＳ＿ＣＯＭＰ信号の電圧が基準電圧ＶｔＢ３４６よりも高い場合、ＶＢＵＳ＿ＣＰ＿ＯＵＴＡ信号はＨ、ＶＢＵＳ＿ＥＲＲ信号はＨになる。
【００７８】
ＶＢＵＳ＿ＥＲＲ信号がＨであっても、ＴｄｌｙＡの期間はＳＵＳＰＥＮＤ信号がマスクされるため、ＳＵＳＰＥＮＤ信号はＬであるが、ＴｄｌｙＡの経過後は、ＳＵＳＰＥＮＤ信号はＨになり、これが維持される。また、ＶＢＵＳ＿ＥＲＲ信号がＨである間はＬＤ＿ＦＥＴ＿ＯＳ信号はＬのままであり、ＶＢＵＳ負荷試験は開始されない。結果、ＨＷ＿ＬＡＴ＿ＯＳ信号はＬのままであり、ＣＰＵ３０４のハードウェア起動とソフトウェア起動は行われない。
【００７９】
図２Ｄは、ＶＢＵＳ負荷試験の開始前にＶＢＵＳ＿ＣＯＭＰ電圧がＶｔＡ以下と判定された場合（Ｓ１０３）の各信号のタイミングチャートである。この場合も、図２Ｃと同様に、ＴｄｌｙＡの期間の経過後もＶＢＵＳ＿ＥＲＲ信号のＨが維持されるため、ＶＢＵＳ負荷試験は開始されない。結果、ＨＷ＿ＬＡＴ＿ＯＳ信号はＬのままであり、ＣＰＵ３０４のハードウェア起動とソフトウェア起動は行われない。
【００８０】
以上のように、実施形態１によれば、電子機器３０１は、電力供給装置４０１の接続に応じて充電ＩＣ３０２のＶＢＵＳラインの消費電流をサスペンド状態に設定し、ＶＢＵＳ負荷試験を行う。電子機器３０１は、ＶＢＵＳ負荷試験により電力供給装置４０１の電力供給能力を判定し、その判定の結果に応じてＣＰＵ３０４の起動信号を発生する。電子機器３０１はＶＢＵＳ負荷試験を行う場合に充電ＩＣ３０２のＶＢＵＳラインの消費電流をサスペンド状態に設定するため、ＶＢＵＳ負荷試験において負荷試験電流以外の電流がほぼ発生しない。したがって、電子機器３０１は、電力供給装置４０１の電力供給能力を精度よく判定することができる。また、電子機器３０１は、電力供給装置４０１の電力供給能力を判定し、電子機器３０１の動作に要する電力を保証した上でハードウェアおよびソフトウェアを起動することができる。したがって、起動した電子機器３０１は、接続機器検出、電力供給装置４０１とのエニュメレーション処理、電池パック３２０との電池認証、電力供給装置４０１からの電力の受け取り、電池パック３２０の充電などを確実に行うことができる。
【００８１】
＜実施形態２＞
実施形態１では、電子機器３０１は電力供給装置４０１が接続されたことを条件としてＶＢＵＳラインの消費電流をサスペンド状態に設定してＶＢＵＳ負荷試験を開始し、その結果に基づいて電子機器３０１の起動信号の発生を制御している。実施形態２では、電子機器３０１に、電力供給装置４０１が接続されること、および、電池パック３２０が接続されることを条件としてＶＢＵＳ負荷試験を開始する例を説明する。
【００８２】
図６Ａは、実施形態２における電子機器３０１の構成の一例を説明するためのブロック図である。図６Ｂは、実施形態２における電源制御部３０３の構成の一例を説明するためのブロック図である。なお、図６Ａおよび図６Ｂのブロック図は、実施形態２の説明に不要な構成要素への電源接続と各構成要素の入力および出力キャパシタの記載を省略している。また、以下、実施形態２の説明に不要な構成要素と動作の詳細な説明は省略する。
【００８３】
図６Ａにおいて、電源制御部３０３へ電池パック３２０の電池電圧（ＶＢＡＴＴ電圧）が供給されている。また、図６Ｂに示されるように、電源制御部３０３では、図３Ｂに示す電源制御部３０３にインバータ６３１とＳＷ＿Ｌ６３２とが追加されている。電源制御部３０３の全体の電源ＶＤＤＩＮ＿ＣＩＲは、電源ＩＣ３１１のＶＯＵＴ＿ＣからＳＷ＿Ｌ６３２を介して供給される。ＳＷ＿Ｌ６３２はＰＮＰトランジスタまたはＰｃｈＭＯＳＦＥＴなどのように、ＯＮ時に導通状態になり、ＯＦＦ時に高インピーダンス状態となる素子である。インバータ６３１は、電池パック３２０のＶＢＡＴＴ電圧を検出し、論理を反転かつ電圧レベルを変換してＳＷ＿Ｌ６３２のＯＮ／ＯＦＦを行うための制御入力へ出力する。なお、インバータ６３１の入力は、ＶＢＡＴＴ電圧を抵抗により分圧して入力する構成としてもよい。
【００８４】
インバータ６３１の出力がＨのときＳＷ＿Ｌ６３２はＯＦＦ、インバータ６３１の出力がＬのときＳＷ＿Ｌ６３２はＯＮになる。したがって、電源制御部３０３全体の電源ＶＤＤＩＮ＿ＣＩＲは、電力供給装置４０１のＶＢＵＳ電圧と電池パック３２０のＶＢＡＴＴ電圧とが共に供給されている場合に供給される。また、電源ＶＤＤＩＮ＿ＣＩＲは、電力供給装置４０１のＶＢＵＳ電圧または電池パック３２０のＶＢＡＴＴ電圧のいずれかの供給が失われた場合に供給されなくなる。
【００８５】
電源制御部３０３へ電源ＶＤＤＩＮ＿ＣＩＲの供給が開始されると、実施形態１と同様に、電源制御部３０３の各回路の論理は初期状態に設定されて機能はネゲートされる。また、電源ＶＤＤＩＮ＿ＣＩＲの供給が終了した場合、実施形態１と同様に、電源制御部３０３の各回路の機能はネゲートされる。実施形態２における説明に不要な各回路の過渡的状態の説明は省略する。
【００８６】
実施形態２の電源制御部３０３は、ＣＰＵ３０４および充電ＩＣ３０２から見て、実施形態１の電源制御部３０３と同様の動作をする。但し、実施形態１の電源制御部３０３は電力供給装置４０１を接続したときに動作を開始するが、実施形態２の電源制御部３０３は電力供給装置４０１と電池パック３２０を接続したときに動作を開始する。動作を開始した後の電源制御部３０３の動作は、実施形態１と同様である。
【００８７】
次に、図４Ａ及び図４Ｂのフローチャートを参照して、ＶＢＵＳ負荷試験を行って電子機器３０１の起動信号を発生させるまでの手順の一例を説明する。図４Ａおよび図４Ｂのフローチャートで示される処理は電源制御部３０３により行われる処理であり、電源制御部３０３以外が行う処理は破線で示されている。図４Ａおよび図４Ｂにおいて、Ｓ４５１、Ｓ４５２およびＳ４５３以外の処理は実施形態１（図１参照）と同様である。したがって、以下では、実施形態１と異なる部分について説明する。
【００８８】
電源制御部３０３において、電池パック３２０のＶＢＡＴＴ電圧によりＳＷ＿ＬがＯＮになり、電力供給装置４０１のＶＢＵＳ電圧（電源ＩＣ３１１の出力）が供給される。すなわち、電源制御部３０３はＶＢＵＳ電圧すなわちＶＤＤＩＮ＿ＣＩＲと電池パック３２０のＶＢＡＴＴ電圧が共に供給されている場合（Ｓ１０１とＳ４５１でＹＥＳ）に、少なくともＴｄｌｙＡの間、ＳＵＳＰＥＮＤ信号をＬにする（Ｓ１０２）。
【００８９】
また、Ｓ１０３でＶＢＵＳ＿ＣＯＭＰ電圧がＶｔＡ以上かつＶｔＢ以下でないと判定された場合、電源制御部３０３は、ＳＵＳＰＥＮＤ信号をＨにする（Ｓ１０４）。そして、ＶＢＵＳ電圧とＶＢＡＴ電圧がともに供給されている間（Ｓ１０５とＳ４５２で共にＹＥＳ）、Ｓ１０３からの処理を繰り返す（Ｓ１０５でＹＥＳ）。ＶＢＵＳ電圧またはＶＢＡＴ電圧の少なくとも一方が供給されなくなると、電源制御部３０３はＳＵＳＰＥＮＤ信号にＬを出力して充電ＩＣ３０２のサスペンド状態を解除し（Ｓ１０６）、図４Ａ及び図４Ｂのフローチャートが終了する（Ｓ１０５またはＳ４５２でＮＯ）。
【００９０】
また、ＶＢＵＳ負荷試験の期間中に、ＶＢＵＳ＿ＣＯＭＰ電圧がＶｔＡ以上かつＶｔＢ以下でないと判定されると（Ｓ１１３でＮＯ）、電源制御部３０３は、Ｓ１１１で出力したＳＵＳＰＥＮＤ信号をＨに維持する（Ｓ１１４）。そして、ＶＢＵＳ電圧とＶＢＡＴ電圧がともに供給されている間（Ｓ１０５とＳ４５２で共にＹＥＳ）、この状態が維持される。ＶＢＵＳ電圧またはＶＢＡＴ電圧の少なくとも一方が供給されなくなると（Ｓ１１５またはＳ４５３でＮＯ）、電源制御部３０３は、上述したＳ１０６の処理を実行して、本処理を終える。
【００９１】
次に、図５Ａ、図５Ｂ、図５Ｃおよび図５Ｄのタイミングチャートを参照して、ＶＢＵＳ負荷試験を行って電子機器３０１の起動信号を発生させる場合における各信号のタイミングを説明する。なお、図５Ａ、図５Ｂ、図５Ｃおよび図５Ｄのタイミングチャートにおいて、信号名は図４Ａ、図４Ｂ、図６Ａおよび図６Ｂで説明したものと同じである。実施形態２のタイミングチャートでは、実施形態１で説明したタイミングチャート（図２Ａおよび図２Ｂ参照）に電池パック３２０のＶＢＡＴＴ信号のタイミングが追加されている。
【００９２】
図５Ａは、ＶＢＵＳ負荷試験の結果が成功であると判定される場合のタイミングチャートである。図５Ｂは、ＶＢＵＳ負荷試験においてＶＢＵＳ＿ＣＯＭＰ電圧がＶｔＡ以上かつＶｔＢ以下である状態を維持できなかった場合、すなわち、ＶＢＵＳ負荷試験の結果が成功しなかった場合のタイミングチャートである。図５Ｃは、ＶＢＵＳ負荷試験の開始前にＶＢＵＳ＿ＣＯＭＰ電圧がＶｔＢ以上と判定された場合（Ｓ１０３）の各信号のタイミングチャートである。図５Ｄは、ＶＢＵＳ負荷試験の開始前にＶＢＵＳ＿ＣＯＭＰ電圧がＶｔＡ以下と判定された場合（Ｓ１０３）の各信号のタイミングチャートである。
【００９３】
図５Ａ、図５Ｂ、図５Ｃおよび図５Ｄでは、いずれもＵＳＢ  ａｔｔａｃｈのタイミングでＵＳＢコネクタ３８０からのＶＢＵＳ電圧供給がされても電池パック３２０が未接続であり、ＶＢＵＳ＿ＤＥＴ＿ＥＮ信号はＬのままである。Ｂａｔｔｅｒｙ  ａｔｔａｃｈのタイミングで電池パック３２０が接続されると、ＶＢＵＳ電圧とＶＢＡＴＴ電圧が共に供給され、電源制御部３０３はＳ１０２以降の動作を開始する。図５Ａ、図５Ｂ、図５Ｃおよび図５Ｄに示されるタイミングチャートにそれ以降の動きは、実施形態１（図２Ａ、図２Ｂ、図２Ｃおよび図２Ｄ）と同様である。
【００９４】
以上のように、実施形態２によれば、電子機器３０１は電力供給装置４０１と電池パック３２０が接続された際に、充電ＩＣ３０２のＶＢＵＳラインの消費電流をサスペンド状態に設定してＶＢＵＳ負荷試験を行う。電子機器３０１は、ＶＢＵＳ負荷試験により電力供給装置４０１の電力供給能力を判定し、その判定の結果に応じてＣＰＵ３０４の起動信号を発生する。したがって、実施形態２の電子機器３０１においても、実施形態１と同様の効果を得ることができる。
【００９５】
＜実施形態３＞
実施形態３では、実施形態２と同様に、電子機器３０１に電力供給装置４０１が接続され、かつ電池パック３２０が接続された場合に、電力供給装置４０１のＶＢＵＳ負荷試験が開始する。但し、第３実施形態では、電池パック３２０からの供給電圧に応じて電力供給装置４０１の電力供給能力を判定するためのＶＢＵＳ負荷試験の負荷試験電流が変更される。電池パック３２０から供給される電圧（ＶＢＡＴＴ）が高い場合、ＣＰＵ３０４は電池パック３２０から供給される電力で必要な処理を実行することができる。したがって、実施形態３の電源制御部３０３は、電力供給装置４０１のＶＢＵＳ負荷試験を行わずに（或いは、負荷試験電流＝０でＶＢＵＳ負荷試験を行うことにより）、起動信号を発生する。
【００９６】
図９は、実施形態３における電源制御部３０３の構成の一例を説明するためのブロック図である。実施形態３における電子機器３０１の電源制御部３０３以外の構成要素は、実施形態２（図６Ａ参照）と同様である。図９のブロック図では、実施形態３の説明に不要な構成要素への電源接続と各構成要素の入力および出力キャパシタの記載を省略している。また、実施形態３の説明に不要な構成要素と動作の詳細な説明は省略する。
【００９７】
実施形態３の電源制御部３０３は、実施形態２（図６Ｂ参照）で説明した電源制御部３０３にインバータ９３１、ＳＷ＿Ｖ９３２、比較器９３３、基準電圧ＶｔＣ９３４、ＡＮＤ９３５を追加したものである。インバータ９３１は、電源制御部３０３の電源ＶＤＤＩＮ＿ＣＩＲの論理を反転して、その出力をＳＷ＿Ｖ９３２の制御入力へ供給する。インバータ９３１の出力がＨのときＳＷ＿Ｖ９３２はＯＦＦ、インバータ９３１の出力がＬのときＳＷ＿Ｖ９３２はＯＮとなる。ＳＷ＿Ｖ９３２がＯＮの場合、電池パック３２０のＶＢＡＴＴ電圧はＳＷ＿Ｖ９３２を介して比較器９３３のＶＩＮ−入力に供給される。比較器９３３のＶＩＮ−入力へは、ＳＷ＿Ｖ９３２を介して供給されるＶＢＡＴＴ電圧を抵抗により分圧して入力するようにしてもよい。ＳＷ＿Ｖ９３２はＰＮＰトランジスタまたはＰｃｈＭＯＳＦＥＴなどのように、ＯＮ時に導通状態になり、ＯＦＦ時に高インピーダンス状態となる素子である。ＳＷ＿Ｖ９３２の出力（ＶＢＡＴＴ＿ＣＯＭＰ）は、比較器９３３のＶＩＮ−入力へ供給される。
【００９８】
比較器９３３のＶＩＮ＋入力には基準電圧ＶｔＣ９３４が供給される。実施形態３では、基準電圧ＶｔＣ９３４の電圧を、例えば電子機器３０１の電源ＩＣ３１２をＯＮして電子機器３０１のＣＰＵ３０４含むハードウェアとソフトウェアとを起動可能な電池パック３２０のＶＢＡＴＴ電圧を満足する電圧とする。比較器９３３はＶＩＮ＋入力とＶＩＮ−入力を比較し、ＶＩＮ＋入力信号の方が大きい場合（ＶＢＡＴ＿ＣＯＭＰ＞ＶｔＣの場合）はＨを出力し、それ以外の場合はＬを出力する。比較器９３３の出力（ＶＢＡＴＴ＿ＣＰ＿ＯＵＴＣ）は、ＡＮＤ９３５の入力に接続される。
【００９９】
実施形態３では、ワンショットタイマ３５５の出力信号とＶＢＡＴＴ＿ＣＰ＿ＯＵＴＣ信号は共にＡＮＤ９３５に入力され、ＡＮＤ９３５の出力がＬＤ＿ＦＥＴ＿ＯＳ信号となる。ＴｏｓＡの期間においてワンショットタイマ３５５の出力がＨであり、かつ、ＶＢＡＴＴ電圧が基準電圧ＶｔＣ９３４以下（比較器９３３の出力がＨ）の場合、ＡＮＤ９３５の出力信号であるＬＤ＿ＦＥＴ＿ＯＳ信号はＨになる。他方、ＴｏｓＡの期間でワンショットタイマ３５５の出力がＨであっても、ＶＢＡＴＴ電圧が基準電圧ＶｔＣ９３４より大きい（比較器９３３の出力がＬ）場合、ＡＮＤ９３５の出力信号であるＬＤ＿ＦＥＴ＿ＯＳ信号はＬになる。
【０１００】
ＬＤ＿ＦＥＴ＿ＯＳ信号がＨの場合、ＮｃｈＭＯＳＦＥＴ３３７はＯＮになり、負荷試験電流（ＬＯＡＤ＿ＣＵＲＲＥＮＴ）が発生する。ＬＤ＿ＦＥＴ＿ＯＳ信号がＬの場合、ＮｃｈＭＯＳＦＥＴ３３７はＯＦＦになり、ＬＯＡＤ＿ＣＵＲＲＥＮＴは発生しない。実施形態３では、電池パック３２０のＶＢＡＴＴ電圧によって、ＶＢＵＳ負荷試験におけるＬＯＡＤ＿ＣＵＲＲＥＮＴの発生の有無が切り替わる。すなわち、電源制御部３０３は、電池パック３２０のＶＢＡＴＴ電圧が電子機器３０１のＣＰＵ３０４を含むハードウェアとソフトウェアとを起動可能な電圧でない場合は、ＬＯＡＤ＿ＣＵＲＲＥＮＴを発生させてＶＢＵＳ負荷試験を実行する。一方、電池パック３２０のＶＢＡＴＴ電圧が電子機器３０１のＣＰＵ３０４を含むハードウェアとソフトウェアとを起動可能な電圧である場合は、電源制御部３０３は、ＬＯＡＤ＿ＣＵＲＲＥＮＴを発生させずに、起動信号ＨＷ＿ＬＡＴ＿ＯＳを発生する。
【０１０１】
次に、図７のフローチャートを参照して、ＶＢＵＳ負荷試験を行って電子機器３０１の起動信号を発生させるまでの手順の一例を説明する。図７のフローチャートに示される処理は電源制御部３０３により行われるものであり、電源制御部３０３以外が行う処理は破線で示されている。図７のフローチャートにおいて、Ｓ７５１およびＳ７５２以外の処理は実施形態２（図４Ａ参照）と同様である。また、Ｓ１１２以降の処理は、実施形態２（図４Ｂ参照）と同様である。以下、主としてＳ７５１およびＳ７５２の処理について説明する。
【０１０２】
Ｓ１０３で、ＶＢＵＳ＿ＣＯＭＰ電圧がＶｔＡ以上かつＶｔＢ以下であると判定された場合、電源制御部３０３はＶＢＡＴＴ＿ＣＯＭＰ電圧（電池電圧）がＶｔＣ以上であるか否かを判定する（Ｓ７５１）。電源制御部３０３はＶＢＡＴＴ＿ＣＯＭＰ電圧がＶｔＣ以上である場合に、負荷試験電流の値をゼロに設定する（Ｓ７５２）。図９のブロック図の場合、比較器９３３の出力（ＶＢＡＴＴ＿ＯＰ＿ＯＵＴＣ）がＬとなり、ＴｏｓＡの期間にワンショットタイマ３５５がＨを出力してもＬＤ＿ＦＥＴ＿ＯＳ信号はＬに維持される。結果、ＮｃｈＭＯＳＦＥＴ３３７のＯＦＦが維持され、負荷試験電流は流れない。
【０１０３】
次に、図８Ａ、図８Ｂおよび図８Ｃのタイミングチャートを参照して、ＶＢＵＳ負荷試験を行って電子機器３０１の起動信号を発生させる場合における各信号のタイミングを説明する。図８Ａ、図８Ｂおよび８Ｃでは、電子機器３０１と電力供給装置４０１とが接続され、電子機器３０１と電池パック３２０とが接続された場合における例を説明する。なお、図８Ａ、図８Ｂおよび８Ｃのタイミングチャートにおいて、信号名は上記の実施形態で説明したものと同じである。実施形態３のタイミングチャートでは、実施形態２（図５参照）のタイミングチャートに示される信号に、比較器９３３の出力信号であるＶＢＡＴＴ＿ＣＰ＿ＯＵＴＣ信号のタイミングが追加されている。
【０１０４】
図８Ａは、ＬＯＡＤ＿ＣＵＲＲＥＮＴを発生するＶＢＵＳ負荷試験を行い、そのＶＢＵＳ負荷試験の結果が成功であると判定される場合のタイミングチャートである。ＶＢＡＴＴ＿ＣＯＭＰ電圧がＶｔＣ未満のため、ＶＢＡＴＴ＿ＣＰ＿ＯＵＴＣ信号がＨになり、負荷試験電流（ＬＯＡＤ＿ＣＵＲＲＥＮＴ）を発生するＶＢＵＳ負荷試験が行われる。ＶＢＵＳ負荷試験の間、ＶＢＵＳ＿ＣＯＭＰ電圧がＶｔＡ以上かつＶｔＢ以下の範囲にあるためＶＢＵＳ負荷試験の結果が成功であると判定され、期間ＴｏｓＢの間、起動信号（ＨＷ＿ＬＡＴ＿ＯＳ）がＨになっている。その他の動作は、図５Ａに示す動作と同様である。
【０１０５】
図８Ｂは、ＬＯＡＤ＿ＣＵＲＲＥＮＴを発生するＶＢＵＳ負荷試験を行い、そのＶＢＵＳ負荷試験の結果が失敗であると判定される場合のタイミングチャートである。ＶＢＡＴＴ＿ＣＯＭＰ電圧がＶｔＣ未満のため、ＶＢＡＴＴ＿ＣＰ＿ＯＵＴＣ信号がＨになり、負荷試験電流（ＬＯＡＤ＿ＣＵＲＲＥＮＴ）を発生するＶＢＵＳ負荷試験が行われる。ＶＢＵＳ負荷試験の間、ＶＢＵＳ＿ＣＯＭＰ電圧がＶｔＡ以上かつＶｔＢ以下の範囲から外れるため、ＶＢＵＳ負荷試験の結果が成功でないと判定され、起動信号（ＨＷ＿ＬＡＴ＿ＯＳ）はＨにならない。その他の動作は、図５Ｂに示す動作と同様である。
【０１０６】
図８Ｃは、ＶＢＡＴＴ＿ＣＯＭＰ電圧がＶｔＣ以上であるので、ＶＢＡＴＴ＿ＣＰ＿ＯＵＴＣ信号がＬのままであり、負荷試験電流が発生しないＶＢＵＳ負荷試験が行われる。ＶＢＵＳ負荷試験の間、ＶＢＵＳ＿ＣＯＭＰ電圧がＶｔＡ以上かつＶｔＢ以下の範囲にあるためＶＢＵＳ負荷試験の結果が成功であると判定され、期間ＴｏｓＢの間、起動信号（ＨＷ＿ＬＡＴ＿ＯＳ）がＨになっている。その他の動作は、図８Ａおよび図５Ａに示す動作と同様である。
【０１０７】
以上のように、実施形態３では、電子機器３０１は電力供給装置４０１と電池パック３２０が接続されたことに応じて電池パック３２０の電圧をチェックする。そして、電子機器３０１は、電池パック３２０の電圧のチェック結果に応じて、電力供給装置４０１の電力供給能力を判定するためのＶＢＵＳ負荷試験の負荷試験電流を変更する。なお、実施形態３では、電池パック３２０の電圧が所定値以上の場合に負荷試験電流をゼロにするが、これに限るものではない。例えば、電池パック３２０の電圧が所定値未満の場合に実施されるＶＢＵＳ負荷試験の負荷試験電流よりも小さい負荷試験電流となるように設定されればよい。
【０１０８】
上述の電源制御によれば、電子機器３０１は、電力供給装置４０１からの電力または電子機器３０１が有する電池パック３２０の電力によって電子機器３０１の動作に要する電力を保証した上でハードウェアおよびソフトウェアを起動することができる。したがって、実施形態１および２の効果に加えて、電池パック３２０の電力で電子機器３０１の動作に要する電力を保証できるにもかかわらず、電力供給装置４０１の電力供給能力が不足するために起動信号が発生しないという事態を回避できる。
【０１０９】
＜実施形態４＞
実施形態１から実施形態３では、電源制御部３０３の動作をハードウェア制御で行うことを例として説明した。実施形態４では、電源制御部３０３の動作をＣＰＵ３０４とは異なるＣＰＵによるソフトウェア制御で行う例を説明する。
【０１１０】
図１０は、実施形態４における電源制御部３０３の構成の一例を説明するためのブロック図である。実施形態４における電子機器３０１の電源制御部３０３以外の構成要素は実施形態２（図６Ａ参照）と同様である。図１０のブロック図では、実施形態４の説明に不要な構成要素への電源接続は省略している。また、実施形態４の説明に不要な構成要素と動作の詳細な説明は省略する。
【０１１１】
図１０において、電源制御部３０３は、実施形態３（図９参照）で説明した電源制御部３０３の一部をＳＵＢ＿ＣＰＵ１００４に置き換えたものである。ＳＵＢ＿ＣＰＵ１００４は、実施形態３の電源制御部３０３で行っていたハードウェア制御の一部をソフトウェア制御で互換動作するために配置されたＣＰＵであり、ＣＰＵ３０４とは異なるＣＰＵである。さらに、図１０の電源制御部３０３において、図９の電源制御部３０３からインバータ６３１とＳＷ＿Ｌ６３２が削除され、ダイオードＯＲ１０３１と電源生成部１０３２が追加されている。
【０１１２】
電源生成部１０３２は、電源ＩＣ３１１の出力ＶＯＵＴ＿Ｃと電池パック３２０のＶＢＡＴＴとをダイオードＯＲ１０３１でＯＲした電圧を入力し、電源制御部３０３全体の電源ＶＤＤＩＮ＿ＣＩＲを生成する。電源制御部３０３の電源ＶＤＤＩＮ＿ＣＩＲは、電力供給装置４０１のＶＢＵＳ電圧と電池パック３２０のＶＢＡＴＴ電圧とのいずれかが供給されている場合に供給される。また、電源ＶＤＤＩＮ＿ＣＩＲは、電力供給装置４０１のＶＢＵＳ電圧と電池パック３２０のＶＢＡＴＴ電圧との両方の供給が失われた場合に供給されなくなる。
【０１１３】
電源ＶＤＤＩＮ＿ＣＩＲの供給が開始されると、電源制御部３０３の各回路の論理は初期状態に設定されて機能はネゲートされる。また、電源ＶＤＤＩＮ＿ＣＩＲの供給が終了されると、電源制御部３０３の各回路の機能はネゲートされる。また、実施形態２、３の電源制御部３０３は電力供給装置４０１と電池パック３２０の両方を接続したときに動作を開始する。これに対して、実施形態３の電源制御部３０３は、電力供給装置４０１または電池パック３２０を接続したときに動作を開始する。
【０１１４】
動作を開始した後の実施形態４の電源制御部３０３は、実施形態１、実施形態２または実施形態３の電源制御部３０３と同様の動作をする。すなわち、実施形態４における電子機器３０１は、実施形態１（図１Ａおよび図１Ｂ参照）、実施形態２（図４Ａおよび図４Ｂ参照）または実施形態３（図７参照）で説明した処理を実行することができる。よって、実施形態４の電源制御部３０３と、実施形態１、実施形態２または実施形態３の電源制御部３０３とは、ＣＰＵ３０４および充電ＩＣ３０２から見て同様の動作をする。
【０１１５】
以上のように、実施形態４によれば、電子機器３０１の電源制御部３０３がハードウェア制御でなくソフトウェア制御であっても実施形態１〜実施形態３と同様の効果を得ることができる。
【０１１６】
＜の実施形態５＞
実施形態１から実施形態４では、充電ＩＣ３０２と電源制御部３０３の信号伝達をパラレル信号方式で行うことを例として説明を行ったがこれに限るものではない。例えば、充電ＩＣ３０２と電源制御部３０３の信号伝達をシリアル信号で行う構成としてもよい。その場合、シリアル信号として２線、３線などの汎用シリアル通信規格を用いるとよい。
【０１１７】
また、実施形態１から実施形態４では、充電ＩＣ３０２と電源制御部３０３とが別体に構成されていることを例として説明を行ったが、これに限るものでない。例えば、充電ＩＣ３０２内に電源制御部３０３の機能が含まれるようにして、一体に構成されてもよい。その場合、別体の充電ＩＣ３０２と電源制御部３０３との間で用いていた信号は、一体に構成された充電ＩＣ３０２内部の信号として適宜論理合成し用いられ得る。
【０１１８】
また、実施形態１から実施形態３では、電子機器３０１の電源制御部３０３を標準ロジックで構成することを例として説明した。また、実施形態４では電子機器３０１の電源制御部３０３の一部をＣＰＵ１００４で構成する例を説明したが、これに限るものではない。例えば、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）などのように再構成可能なＩＣを適用して電源制御部３０３を実現することも可能である。また、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などのように再構成不可能なＩＣを用いても電源制御部３０３は実現可能である。
【０１１９】
＜実施形態６＞
実施形態１〜５で説明した様々な機能、処理または方法は、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、マイクロプロセッサなどがプログラムを用いて実現することもできる。以下、実施形態６では、パーソナルコンピュータ、マイクロコンピュータ、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、マイクロプロセッサなどを「コンピュータＸ」と呼ぶ。また、実施形態６では、コンピュータＸを制御するためのプログラムであって、実施形態１〜５で説明した様々な機能、処理または方法を実現するためのプログラムを「プログラムＹ」と呼ぶ。
【０１２０】
実施形態１〜５で説明した様々な機能、処理または方法は、コンピュータＸがプログラムＹを実行することによって実現される。この場合において、プログラムＹは、コンピュータ読み取り可能な記憶媒体を介してコンピュータＸに供給される。実施形態６におけるコンピュータ読み取り可能な記憶媒体は、ハードディスク装置、磁気記憶装置、光記憶装置、光磁気記憶装置、メモリカード、揮発性メモリ、不揮発性メモリなどの少なくとも一つを含む。実施形態６におけるコンピュータ読み取り可能な記憶媒体は、ｎｏｎ−ｔｒａｎｓｉｔｏｒｙな記憶媒体である。
【符号の説明】
【０１２１】
３０１：電子機器、３０２：充電ＩＣ、３０３：電源制御部、３０４：ＣＰＵ、３１１：電源ＩＣ、３１２：電源ＩＣ、３１３：セレクタスイッチ、３１８：ボタンスイッチ、３１９：ＯＲ、３２０：電池パック、３２１：電池セル、３２２：サーミスタ、３２３：認証部
【図１Ａ】
2018133057.tif 000003
【図１Ｂ】
2018133057.tif 000004
【図２Ａ】
2018133057.tif 000005
【図２Ｂ】
2018133057.tif 000006
【図２Ｃ】
2018133057.tif 000007
【図２Ｄ】
2018133057.tif 000008
【図３Ａ】
2018133057.tif 000009
【図３Ｂ】
2018133057.tif 000010
【図４Ａ】
2018133057.tif 000011
【図４Ｂ】
2018133057.tif 000012
【図５Ａ】
2018133057.tif 000013
【図５Ｂ】
2018133057.tif 000014
【図５Ｃ】
2018133057.tif 000015
【図５Ｄ】
2018133057.tif 000016
【図６Ａ】
2018133057.tif 000017
【図６Ｂ】
2018133057.tif 000018
【図７】
2018133057.tif 000019
【図８Ａ】
2018133057.tif 000020
【図８Ｂ】
2018133057.tif 000021
【図８Ｃ】
2018133057.tif 000022
【図９】
2018133057.tif 000023
【図１０】
2018133057.tif 000024