(57)【要約】【課題】回路規模および処理負荷が増大することなく、高画素化に対応するＦＰＮの影響を低減する。【解決手段】撮像素子は、所定の基準信号を得るための第１の画素領域１０３と、遮光された第２の画素領域１０２と、光学像に応じた画像信号を得るための第３の画素領域１０１とを有する。垂直走査回路１０４は第１乃至第３の画素領域を読み出し制御する際、第３の画素領域から前記画像信号を読み出すとともに、第１の画素領域の出力および第２の画素領域の出力を選択的に読み出し信号として読み出す。補正回路１０８は読み出し信号に基づいて画像信号に対して所定のオフセット補正を行う。【選択図】図１
2018133685.tif 000002
【特許請求の範囲】
【請求項１】
所定の基準信号を得るための第１の画素領域と、遮光された第２の画素領域と、光学像に応じた画像信号を得るための第３の画素領域とを有する撮像素子であって、
前記第１乃至前記第３の画素領域を読み出し制御する際、前記第３の画素領域から前記画像信号を読み出すとともに、前記第１の画素領域の出力および前記第２の画素領域の出力を選択的に読み出し信号として読み出す読み出し手段と、
前記読み出し信号に基づいて前記画像信号に対して所定のオフセット補正を行う補正手段と、
を有することを特徴とする撮像素子。
【請求項２】
前記読み出し手段は第１番目のフレームでは前記第１の画素領域の出力を前記読み出し信号として読み出し、前記第１番目のフレームに続く第２番目のフレーム以降においては前記第２の画素領域の出力を前記読み出し信号として読み出すことを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記第１の画素領域は、その画素が光電変換部を備えていないダミー画素領域であることを特徴とする請求項１又は２に記載の撮像素子。
【請求項４】
前記補正手段は、前記読み出し信号に応じて前記画像信号を補正するための補正値を算出することを特徴とする請求項１乃至３のいずれか１項に記載の撮像素子。
【請求項５】
前記読み出し手段は、前記撮像素子が起動された際又は前記撮像素子に備えられたアンプのゲインが切り替えられた際に、前記第１の画素領域の出力および前記第２の画素領域の出力を切り替えることを特徴とする請求項１に記載の撮像素子。
【請求項６】
前記読み出し手段は、暗電流成分によって黒レベルが変動する温度を閾値として、前記第１の画素領域の出力および前記第２の画素領域の出力を切り替えることを特徴とする請求項１に記載の撮像素子。
【請求項７】
前記補正手段は、前記読み出し手段によって前記第１の画素領域の出力が読み出された際には、積分型の補正回路を用いて前記画像信号に対してオフセット補正を行い、前記読み出し手段によって前記第２の画素領域の出力が読み出された際には、巡回型の補正回路を用いて前記画像信号に対してオフセット補正を行うことを特徴とする請求項１に記載の撮像素子。
【請求項８】
請求項１乃至７のいずれか１項に記載の撮像素子と、
前記撮像素子に光学像を結像させる撮影レンズと、
前記撮像素子から出力される画像データに対して所定の画像処理を行う画像処理手段と、
を有することを特徴とする撮像装置。
【請求項９】
所定の基準信号を得るための第１の画素領域と、遮光された第２の画素領域と、光学像に応じた画像信号を得るための第３の画素領域とを有する撮像素子の制御方法であって、
前記第１乃至前記第３の画素領域を読み出し制御する際、前記第３の画素領域から前記画像信号を読み出すとともに、前記第１の画素領域の出力および前記第２の画素領域の出力を選択的に読み出し信号として読み出す読み出しステップと、
前記読み出し信号に基づいて前記画像信号に対して所定のオフセット補正を行う補正ステップと、
を有することを特徴とする制御方法。
【請求項１０】
所定の基準信号を得るための第１の画素領域と、遮光された第２の画素領域と、光学像に応じた画像信号を得るための第３の画素領域とを有する撮像素子を制御するための制御プログラムであって、
コンピュータに、
前記第１乃至前記第３の画素領域を読み出し制御する際、前記第３の画素領域から前記画像信号を読み出すとともに、前記第１の画素領域の出力および前記第２の画素領域の出力を選択的に読み出し信号として読み出す読み出しステップと、
前記読み出し信号に基づいて前記画像信号に対して所定のオフセット補正を行う補正ステップと、
を実行させることを特徴とする制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子、その制御方法、および制御プログラム、並びに撮像装置に関し、特に、ＣＭＯＳイメージセンサーなどの撮像素子の駆動制御に関する。
【背景技術】
【０００２】
近年、デジタルビデオカメラなどの撮像装置においては、記録可能な画素数が増している。画素数の増加は、撮像装置に記録された画像を表示するモニターの規格と密接な関係がある。例えば、モニターの規格がＳＤ（Ｓｔａｎｄａｒｄ  Ｄｅｆｉｎｉｔｉｏｎ）規格からＨＤ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ）規格に移行し、今後より解像度のモニターが現れると、さらに画素数が増加することになる。
【０００３】
ＨＤ規格における解像度は、主に横方向１９２０画素、縦方向１０８０画素（以下１９２０×１０８０と表す）である。一方、４ｋ２ｋ規格と呼ばれる次世代のモニターにおける解像度は、３８４０×２１６０画素であり、ＨＤ規格の４倍の画素数となる。
【０００４】
また、デジタルシネマにおいて策定されている規格は、４０９６×２１６０画素であり、４ｋ２ｋ規格よりも画素数が多い。さらに、４ｋ２ｋ規格の次世代の規格として、８ｋ４ｋ規格が考えられており、当該規格では７６８０×４３２０画素の画素数を有する。８ｋ４ｋ規格に対応するデジタルシネマでは水平方向は８ｋ画素を超えるものと考えられる。
【０００５】
このようなモニターの規格の変化に伴って、撮像装置においても記録可能な画素数を増加させることが要求されている。例えば、スーパーハイビジョンにおける記録画素に対応するにためは、高画素数に対応するレンズ、撮像素子、画像処理ＬＳＩ、および映像出力ＬＳＩなどにおいて対応する必要がある。
【０００６】
一方、デジタルカメラなどの撮像装置において撮像素子として用いられるＣＭＯＳイメージセンサーでは、その構造に起因して垂直方向に固定パターンノイズ（Ｆｉｘｅｄ−ｐａｔｔｅｒｎ  Ｎｏｉｓｅ）が存在する。このＦＰＮには、例えば、感度不均一性による縦線ノイズ（ＰＲＮＵ）、暗電流の不均一性によるノイズ（ＤＳＮＵ）、さらには、画素欠陥による所謂点キズなどがある。このため、一般に撮像装置に備えられた画像処理ＬＳＩなどによってリアルタイムでＦＰＮを補正している。
【０００７】
ところで、ＦＰＮを補正する際には、ＯＢ（オプティカルブラック）画素が用いられる。そして、ＯＢ画素におけるＦＰＮを検出して有効画素領域におけるＦＰＮを補正する。
【０００８】
ところが、有効画素領域の高画素化に加えて、ＦＰＮ補正用のＯＢ画素から画素信号（つまり、映像信号）を取得すると、１フレームにおける情報量が大きくなって、画像処理ＬＳＩが大規模になるばかりでなく、消費電力が増大する。
【０００９】
一方、情報量を少なくするため、ＯＢ画素を少なくすると、ＦＰＮ補正用の画素が少なくなるので、ランダムノイズなどの影響によって撮像装置の起動時および列アンプの切替の際の収束時間が長くなる。
【００１０】
ランダムノイズの影響を抑えて収束時間を短くするため、例えば、ランダムノイズ成分を検出して、その検出結果をＦＰＮ補正ための演算処理に反映させるようにしたものがある（特許文献１参照）。さらに、ＯＢ画素を行単位で複数回読み出して１フレームにおけるＦＰＮ補正用の領域を多く確保するようにした手法がある（特許文献２参照）。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００６−２５１４６号公報
【特許文献２】特開２０１３−６２８５９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところが、特許文献１に記載のように、ランダムノイズ成分を検出する際には、そのためには検出回路が必要になって、回路規模および処理負荷が増大する。さらには、ランダムノイズ成分を検出する際には、多数の検出用画素が必要となって、特に、撮像装置の起動および列アンプゲインの切替の際に、先頭フレームがＦＰＮの影響を受けることがある。
【００１３】
特許文献２に記載のように、ＯＢ画素を行単位で複数回読み出すと、不可避的に映像信号転送の際の情報量が増加して高画素化を実現できないことがある。
【００１４】
従って、本発明の目的は、回路規模および処理負荷が増大することなく、高画素化に対応するＦＰＮの影響を低減することのできる撮像素子、その制御方法、および制御プログラム、並びに撮像装置を提供することにある。
【課題を解決するための手段】
【００１５】
上記の目的を達成するため、本発明による撮像素子は、所定の基準信号を得るための第１の画素領域と、遮光された第２の画素領域と、光学像に応じた画像信号を得るための第３の画素領域とを有する撮像素子であって、前記第１乃至前記第３の画素領域を読み出し制御する際、前記第３の画素領域から前記画像信号を読み出すとともに、前記第１の画素領域の出力および前記第２の画素領域の出力を選択的に読み出し信号として読み出す読み出し手段と、前記読み出し信号に基づいて前記画像信号に対して所定のオフセット補正を行う補正手段と、を有することを特徴とする。
【発明の効果】
【００１６】
本発明によれば、回路規模および処理負荷が増大することなく、高画素化に対応するＦＰＮの影響を低減することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態による撮像素子の一例についてその構成を示すブロック図である。
【図２】図１に示す撮像素子における画素構成の一例を示す図である。
【図３】図１に示す補正回路による補正処理を説明するための図である。
【図４】図１に示す撮像素子における読み出し制御を説明するためのタイミング図である。
【発明を実施するための形態】
【００１８】
以下に、本発明の実施の形態による撮像素子の一例について図面を参照して説明する。
【００１９】
図１は、本発明の実施の形態による撮像素子の一例についてその構成を示すブロック図である。なお、図示の撮像素子は、例えば、デジタルカメラなどの撮像装置で用いられる。
【００２０】
図示の撮像素子は、例えば、ＣＭＯＳイメージセンサーである。撮像素子は、有効画素領域１０１、オプティカルブラック画素領域（ＯＢ画素領域）１０２、およびダミー画素領域（ＮＵＬＬ画素領域）１０３を有する画素領域を備えている。有効画素領域１０１は、光学像に応じた画像信号を出力するための領域である。ＯＢ画素領域１０２はオフセット補正用の遮光された領域である。ＮＵＬＬ画素領域１０３は所定の基準信号を得るための領域である。
【００２１】
ＮＵＬＬ画素領域１０３の画素は、有効画素領域１０１およびＯＢ領域１０２とは異なり、光電変換用のフォトダイオード（ＰＤ）および電荷を蓄積するためのＦＤ（フローティングディフュージョン）が形成されていない。このため、ＮＵＬＬ画素領域１０３は有効画素領域１０１およびＯＢ画素領域１０２に比べて画素欠陥およびランダムノイズ成分が少ない。一方、ＮＵＬＬ画素領域１０３では、ＰＤによる暗電流成分がないので、特に高温環境下などにおいて有効画素領域１０１およびＯＢ画素領域とオフセットレベルにずれが生じることがある。
【００２２】
垂直走査回路１０４は、撮像装置に備えられた制御部（図示せず）の制御下で、有効画素領域１０１、ＯＢ画素領域１０２、およびＮＵＬＬ画素領域１０３から画素信号を１フレームにおいて順次読み出すタイミングを制御する。一般に、画素領域において上側の行から下側の行に向って行単位で順次読み出しが行われる。
【００２３】
列アンプ（ＡＭＰ）１０５は、有効画素領域１０１、ＯＢ画素領域１０２、およびＮＵＬＬ画素領域１０３から読み出された画素信号を増幅する。列アンプ１０５によって画素信号を増幅することによって、ＡＤ回路１０６で生じるノイズに対する画素信号のレベルを改善して、等価的にＳ／Ｎを改善させる。
【００２４】
ＡＤ回路１０６は、列アンプ１０５の出力を受けて、当該出力をデジタル信号に変換する。つまり、ＡＤ回路１０６は有効画素領域１０１、ＯＢ画素領域１０２、およびＮＵＬＬ画素領域の出力である画素信号をデジタル信号に変換する。
【００２５】
水平転送回路１０７は、撮像装置に備えられた制御部の制御下で、ＡＤ回路１０６の出力であるデジタル信号（画素データ）を順次読み出す。そして、水平転送回路１０７の出力は補正回路１０８に入力される。
【００２６】
補正回路１０８はデジタル信号処理を行う回路であって、後述するようにして、デジタル信号処理によってＦＰＮ補正などのオフセット補正を行うとともに、シフト演算および乗算処理を行って簡易的にゲイン演算を行う。
【００２７】
図２は、図１に示す撮像素子における画素構成の一例を示す図である。なお、図示の画素構成は、有効画素領域１０１およびＯＢ画素領域１０２に備えられた画素の構成を示すものである。
【００２８】
画素２００は、ＰＤ（光電変換部）２０１を有しており、ＰＤ２０１は受光した光に応じた電荷を出力する。図示の例では、ＰＤ２０１のアノードは接地されており、そのカソードは転送ＭＯＳトランジスタ２０２を介して増幅ＭＯＳトランジスタ２０３のゲートに接続されている。
【００２９】
増幅ＭＯＳトランジスタ２０３のゲートには、増幅ＭＯＳトランジスタ２０３をリセットするためのリセットＭＯＳトランジスタ２０４のソースが接続されている。そして、リセットＭＯＳトランジスタ２０４のドレインは電源電圧Ｖｃｃに接続されている。さらに、増幅ＭＯＳトランジスタ２０３のドレインは電源電圧Ｖｃｃに接続され、そのソースは選択ＭＯＳトランジスタ２０５のドレインに接続されている。
【００３０】
画素２００の出力（画素信号）は垂直信号線２０６を介して列アンプ１０５に出力される。転送ＭＯＳトランジスタ２０２、リセットＭＯＳトランジスタ２０４、および選択ＭＯＳトランジスタ２０５は垂直走査回路１０４によってオンオフ制御される。つまり、転送ＭＯＳトランジスタ２０２は垂直走査回路１０４から送られる転送パルスｐｔｘがハイ（Ｈ）レベルの際にオンし、リセットＭＯＳトランジスタ２０４は垂直走査回路１０４から送られるリセットパルスｐｒｅｓがＨレベルの際にオンする。また、選択ＭＯＳトランジスタ２０５は垂直走査回路１０４から送られる選択パルスｐｓｅｌがＨレベルの際にオンする。
【００３１】
図１に示す撮像素子では、垂直走査回路１０４によるタイミング制御によって有効画素領域１０１、ＯＢ画素領域１０２、およびＮＵＬＬ画素領域１０３の読み出しを制御する。なお、図２に示す例では、ＦＤは示されておらず、前述のように、ＮＵＬＬ画素領域１０３にはＰＤ２０１およびＦＤが備えられていない。
【００３２】
ここで、図１に示す撮像素子における固定パターンノイズ（Ｆｉｘｅｄ−ｐａｔｔｅｒｎ  Ｎｏｉｓｅ：ＦＰＮ）の補正について説明する。
【００３３】
図１に示す撮像素子においては、列毎に列アンプ１０５およびＡＤ回路１０６を備えている。このため、列アンプ１０５およびＡＤ回路１０６毎のオフセットのばらつきに起因して、画像の縦方向に筋状のノイズが生じることがある。このような筋状のノイズを補正するため、前述の補正回路１０８が用いられる。
【００３４】
図３は、図１に示す補正回路による補正処理を説明するための図である。そして、図３（ａ）はＮＵＬＬ画素領域を補正値算出エリアとしてＦＰＮを検出する場合を示す図であり、図３（ｂ）はＯＢ画素領域を補正値算出エリアとしてＦＰＮを検出する場合を示す図である。
【００３５】
ここでは、ＯＢ画素領域１０２又はＮＵＬＬ画素領域１０３においてＦＰＮ成分を検出し、補正回路１０８によってＦＰＮの補正処理を行う。
【００３６】
図３（ａ）に示すように、ＮＵＬＬ画素領域１０３を用いてＦＰＮに対する補正値を求める場合には、ＮＵＬＬ画素領域１０３においては欠陥画素およびランダムノイズ成分が少ないので、画素数が少なくても補正値を短時間で収束させることができる。一方、ＮＵＬＬ画素領域１０３においては暗電流成分がないので、有効画素領域１０１に対して黒レベルがずれてしまう。このため、ＮＵＬＬ画素領域１０３を用いて補正値を求めると、撮像素子の出力である出力画像における黒レベルが適正にならないことがある。
【００３７】
図３（ｂ）に示すように、ＯＢ画素領域１０２を用いて補正値を求める場合には、ＯＢ画素領域１０２では欠陥画素およびランダムノイズ成分がＮＵＬＬ画素領域１０３に比べて多いので、補正値を短時間で収束させるためには、多数の画素を必要とする。
【００３８】
よって、ここでは、後述するように、ＯＢ画素領域１０２およびＮＵＬＬ画素領域１０３における読み出しを切り替える。つまり、ＯＢ画素領域１０２およびＮＵＬＬ画素領域１０３を選択的に読み出す。
【００３９】
例えば、撮像装置の起動の際および列アンプゲインの切り替えの際に、１フレーム目（１番目のフレーム）については補正値の収束時間を短くするためＮＵＬＬ画素領域１０３の読み出しを行う。そして、２フレーム目以降についてはＯＢ画素領域１０２の読み出しを行う。これによって、有効画素領域１０１におけるオフセットレベルの変動に追従させる。
【００４０】
図４は、図１に示す撮像素子における読み出し制御を説明するためのタイミング図である。なお、ここでは、（ｎ＋１）フレーム目（ｎは１以上の整数）において、前述のようにＮＵＬＬ画素領域１０３からＯＢ画素領域１０２に読み出しを切り替えた際のフレームと読み出し行との関係について説明する。
【００４１】
撮像装置に備えられた制御部から垂直走査回路１０４にＮＵＬＬ／ＯＢ切替信号が与えられる。ＮＵＬＬ／ＯＢ切替信号がロー（Ｌ）レベルであると、垂直走査回路１０４はＮＵＬＬ画素出力を選択する。一方、ＮＵＬＬ／ＯＢ切替信号がＨレベルであると、垂直走査回路１０４はＯＢ画素出力を選択する。
【００４２】
ｎフレーム目において、ＮＵＬＬ／ＯＢ切替信号はＬレベルであるので、垂直走査回路１０４はＮＵＬＬ画素領域１０３および有効画素領域１０１について画素の読み出しを行う。垂直走査回路１０４は選択ＭＯＳトランジスタ２０５を制御して読み出し行を選択する。つまり、垂直走査回路１０４は、まず、ＮＵＬＬ画素選択信号を順次Ｈレベルとして、ＮＵＬＬ画素領域１０３について１行目からＮ行目（Ｎは２以上の整数）まで画素の読み出しを行う。続いて、垂直走査回路１０４はＯＢ画素領域１０２については画素の読み出しを行わずに、有効画素行選択信号を順次Ｈレベルとして有効画素領域１０１について１行目からＬ行目（Ｌは２以上の整数）まで画素の読み出しを行う。
【００４３】
ｎフレーム目の途中でＮＵＬＬ／ＯＢ切替信号がＨレベルとなったとする。垂直走査回路１０４は（ｎ＋１）フレーム以降においてＮＵＬＬ画素領域１０３について画素の読み出しを行わない。そして、垂直走査回路１０４はＯＢ画素行選択信号を順次ＨレベルとしてＯＢ画素領域１０２について１行目からＭ行目（Ｍは２以上の整数）まで画素の読み出しを行う。続いて、垂直走査回路１０４は有効画素行選択信号を順次Ｈレベルとして有効画素領域１０１について１行目からＬ行目まで画素の読み出しを行う。
【００４４】
このような読み出し制御を行うと、ｎフレームについては、ＮＵＬＬ画素に関する画素信号と有効画素に関する画素信号とが列アンプ１０５に出力される。一方、（ｎ＋１）フレーム以降については、ＯＢ画素に関する画素信号と有効画素に関する画素信号とが列アンプ１０５に出力される。
【００４５】
この結果、補正回路１０８では、補正値を短時間で収束させつつ、出力画像における黒レベルが適正とすることができる。つまり、補正値算出の際に用いる画素数を少なくして処理負荷を軽減し、かつＦＰＮの影響を低減することができる。
【００４６】
なお、上述の例では、撮像装置の起動の際又は列アンプゲインの切り替えの際にＮＵＬＬ画素領域１０３およびＯＢ画素領域１０２の読み出し切替えを行うようした。一方、有効画素領域１０１およびＮＵＬＬ画素領域１０３において黒レベルにずれがなければ、読み出し領域を切り替える必要はない。例えば、温度が上昇した際に暗電流成分によって黒レベルがずれる場合、温度検出センサによって、黒レベルが変動する温度を検出して、当該温度を閾値として読み出し領域の切り替えを行うようにしてもよい。
【００４７】
ところで、ＦＰＮ成分を補正する際に用いられる補正回路として次の２つの例を挙げることができる。
【００４８】
第１の例は積分型の補正回路（第１の補正回路）である。当該積分型の補正回路は１フレーム毎に補正値を求めることができるが、ランダムノイズ成分が大きいと、補正値の算出精度が悪くなる可能性がある。
【００４９】
第２の例は巡回型の補正回路（第２の補正回路）である。巡回型の補正回路を用いれば、過去フレームの補正値を引き継ぐ結果、ランダムノイズが多い場合においても算出精度が低下することなく補正を行うことができる。なお、巡回型の補正回路を用いた場合には、補正値の収束時間が長くなる。
【００５０】
よって、ここでは、ＮＵＬＬ画素領域１０３およびＯＢ画素領域１０２のいずれを読み出すかに応じて、補正回路を切り替える。例えば、撮像装置の起動の際又は列アンプゲインの切り替えの際には、１フレーム目においては、ＮＵＬＬ画素領域１０３について読み出しを行う。ＮＵＬＬ画素領域１０３についてはランダムノイズ成分が小さいので、第１の補正回路を用いて補正を行う。そして、２フレーム目以降については、ＯＢ画素領域１０２について読み出しを行う。ＯＢ画素領域１０２についてはランダムノイズ成分が大きいので、第２の補正回路を用いて補正を行う。この際、補正値の初期値を第１の補正回路で求めた補正値とする。
【００５１】
このようにすれば、補正値の収束時間を短くして、補正値の算出精度が低下することがない。
【００５２】
なお、上述の撮像素子は、例えば、デジタルカメラなどの撮像装置で用いられる。撮像装置は、撮影レンズを備えており、撮影レンズを介して光学像が撮像素子に結像する。そして、撮像素子は光学像に応じた画像データを出力する。この画像データは制御部の制御下で、画像処理部によって所定の画像処理が施された後、記録媒体などに記録される。また、制御部の制御下で、画像データに応じた画像が表示部に表示される。
【００５３】
以上、本発明について実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。
【００５４】
例えば、上記の実施の形態の機能を制御方法として、この制御方法を撮像素子に実行させるようにすればよい。また、上述の実施の形態の機能を有するプログラムを制御プログラムとして、当該制御プログラムをコンピュータに実行させて、撮像素子を制御するようにしてもよい。なお、制御プログラムは、例えば、コンピュータに読み取り可能な記録媒体に記録される。
【００５５】
［その他の実施形態］
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【００５６】
１０１  有効画素領域
１０２  オプティカルブラック（ＯＢ）画素領域
１０３  ダミー（ＮＵＬＬ）画素領域
１０４  垂直走査回路
１０５  列アンプ
１０６  ＡＤ回路
１０７  水平転送回路
１０８  補正回路
２０１  フォトダイオード（ＰＤ）
２０６  垂直信号線
【図１】
2018133685.tif 000003
【図２】
2018133685.tif 000004
【図３】
2018133685.tif 000005
【図４】
2018133685.tif 000006