(57)【要約】 【課題】  本発明の目的は、過去に取得した信号レベルに左右されることなく、また無駄な処理を行うことなく、カウンタの消費電流を削減する撮像装置を提供すること。【解決手段】画素アレイ部と、カラム処理回路とを備え、Ａ／Ｄ変換部は、アナログ信号と傾斜状の参照電圧とを比較し、アナログ信号と参照電圧とが交差するタイミングで出力が反転するコンパレータと、一定周期のクロックに同期して、参照電圧の発生タイミングからコンパレータの出力が反転するタイミングまでカウント動作を行う第１のカウント機能と、コンパレータの出力が反転したタイミング以降にカウント動作を行う第２のカウント機能とを有するカウンタとを含み、撮像装置全体を制御するシステム制御部が、撮像モードに応じて、第１のカウント機能もしくは第２のカウント機能のいずれかを禁止する構成とした。【選択図】    図６
2018074209.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子を含む単位画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の画素列単位で前記単位画素から出力されるアナログ信号をディジタル信号に変換するＡ／Ｄ変換部を有するカラム処理回路とを備え、
前記Ａ／Ｄ変換部は、前記アナログ信号と傾斜状の参照電圧とを比較し、
前記アナログ信号と前記参照電圧とが交差するタイミングで
出力が反転するコンパレータと、
一定周期のクロックに同期して、前記参照電圧の発生タイミングから前記コンパレータの出力が反転するタイミングまでカウント動作を行う第１のカウント機能と、
前記コンパレータの出力が反転したタイミング以降にカウント動作を行う
第２のカウント機能とを有するカウンタと、
撮像装置全体を制御するシステム制御部とを含み、
前記システム制御部が、撮像モードに応じて、前記第１のカウント機能もしくは前記第２のカウント機能のいずれかを禁止することを特徴とする固体撮像装置。
【請求項２】
前記固体撮像装置を遮光する遮光装置と、
前記遮光装置により、遮光した状態で撮影したときは、前記システム制御部が、
前記第２のカウント機能を禁止することを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記固体撮像装置の出力信号を増幅する増幅回路と、
前記増幅回路のゲインが一定の閾値を越えたときは、前記システム制御部が、
前記第２のカウント機能を禁止することを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
光電変換素子を含む単位画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の画素列単位で前記単位画素から出力されるアナログ信号をディジタル信号に変換するＡ／Ｄ変換部を有するカラム処理回路とを備え、
前記Ａ／Ｄ変換部は、前記アナログ信号と傾斜状の参照電圧とを比較し、
前記アナログ信号と前記参照電圧とが交差するタイミングで
出力が反転するコンパレータと、
一定周期のクロックに同期して、前記参照電圧の発生タイミングから前記コンパレータの出力が反転するタイミングまでカウント動作を行う第１のカウント機能と、
前記コンパレータの出力が反転したタイミング以降にカウント動作を行う
第２のカウント機能とを有するカウンタと、
撮像装置全体を制御するシステム制御部とを含み、
前記システム制御部が、撮像モードに応じて、前記第１のカウント機能もしくは前記第２のカウント機能のいずれかを禁止することを特徴とする固体撮像装置の駆動方法。
【請求項５】
光電変換素子を含む単位画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の画素列単位で前記単位画素から出力されるアナログ信号をディジタル信号に変換するＡ／Ｄ変換部を有するカラム処理回路とを備え、
前記Ａ／Ｄ変換部は、前記アナログ信号と傾斜状の参照電圧とを比較し、
前記アナログ信号と前記参照電圧とが交差するタイミングで
出力が反転するコンパレータと、
一定周期のクロックに同期して、前記参照電圧の発生タイミングから前記コンパレータの出力が反転するタイミングまでカウント動作を行う第１のカウント機能と、
前記コンパレータの出力が反転したタイミング以降にカウント動作を行う
第２のカウント機能とを有するカウンタと、
撮像装置全体を制御するシステム制御部とを含み、
前記システム制御部が、撮像モードに応じて、前記第１のカウント機能もしくは前記第２のカウント機能のいずれかを禁止することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、固体撮像装置の駆動方法および電子機器に関するものである。
【背景技術】
【０００２】
デジタルスチルカメラなど光を電気信号に変換して画像信号を出力する撮像装置において、その画像取込部（光電変換部）として用いられている固体撮像装置において、近年、画素数の増加や高フレームレート化に伴い、高速読み出しを実現する技術や低消費電力化を図る技術が必須の技術になっている。
【０００３】
固体撮像装置の一つであるＭＯＳ（ＣＭＯＳを含む）型イメージセンサは、ＣＭＯＳ集積回路と同様のプロセスで製造できる特徴を活かし、画素毎に電荷を電気信号に変換し、画素から読み出される電気信号を列毎、並列に処理することで読み出し速度を向上させることができる。その一方で、列毎に並列処理することで高速化は実現できるものの、並列処理するときに回路が消費する電流が局所的に集中することによる、消費電流の増加が懸念されている。
【０００４】
従来、行列状に配列された複数の画素からの信号を列毎に並列に読み出す読み出し回路として、列毎に画素信号をアナログ−ディジタル変換（以下、「Ａ／Ｄ変換」と記述する）する構成のものが知られている。このＡ／Ｄ変換は、大まかには、次のようにして行われる。
【０００５】
先ず、垂直信号線に読み出されたアナログ電気信号を、列毎に配置されたコンパレータで参照電圧（ある傾きを持った線形に変化するスロープ波形）と比較すると同時に、コンパレータと同様に列毎に配置されたカウンタで一定周期のクロックに同期してカウント動作を開始する。その後、アナログ電気信号と参照電圧とが交差し、コンパレータの出力が反転した時点でカウンタのカウント動作を停止する。そして、最終的なカウンタのカウント値が、アナログ電気信号の大きさに応じたディジタル信号となる。
【０００６】
従来の固体撮像素子には、並列処理するときに回路が消費する電流が局所的に集中することによる、消費電流削減を施したものがある（特許文献１参照）。特許文献１は、信号レベルが相対的に低い場合には比較器出力が反転するまでカウンタを動作させる。一方、信号レベルが相対的に高い場合には比較器出力が反転してからカウンタを動作させる。このように、カウンタの動作期間を短くすることによって、消費電流を削減している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−２０６７０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１の方法は、１フレーム前の画像の信号レベルと、これから取得するフレームの信号レベルとが、ほぼ同じと仮定した上でカウンタの動作期間を決定している。もしくは、１行前の信号レベルと、これから取得する行の信号レベルとが、ほぼ同じと仮定した上でカウンタの動作期間を決定している。
【０００９】
しかしながら、実際は過去に取得した画像の信号レベルが、これから取得する画像の信号レベルとほぼ同じとは限らないという課題がある。また高ＩＳＯ感度撮影等、カメラの撮像モード上、予め画像が暗くなることが分かっている場合がある。このように、予め信号レベルが低くなることが分かっていながら、無駄な処理を行うといった、もうひとつの課題も存在する。
【００１０】
本発明は、上記課題に鑑み、撮像モードに応じてシステム制御部がカウンタ動作期間を選択することによって、過去に取得した信号レベルに左右されることなく、また無駄な処理を行うことなく、消費電流を削減することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために。本発明は、
光電変換素子を含む単位画素が行列状に配置された画素アレイ部と、
前記画素アレイ部の画素列単位で前記単位画素から出力されるアナログ信号をディジタル信号に変換するＡ／Ｄ変換部を有するカラム処理回路とを備え、
前記Ａ／Ｄ変換部は、前記アナログ信号と傾斜状の参照電圧とを比較し、
前記アナログ信号と前記参照電圧とが交差するタイミングで
出力が反転するコンパレータと、
一定周期のクロックに同期して、前記参照電圧の発生タイミングから前記コンパレータの出力が反転するタイミングまでカウント動作を行う第１のカウント機能と、
前記コンパレータの出力が反転したタイミング以降にカウント動作を行う
第２のカウント機能とを有するカウンタと、
撮像装置全体を制御するシステム制御部とを含み、
前記システム制御部が、撮像モードに応じて、前記第１のカウント機能もしくは前記第２のカウント機能のいずれかを禁止することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、撮像モードに応じてシステム制御部が第１のカウント機能もしくは第２のカウント機能のいずれかを禁止することによって、過去に取得した信号レベルに左右されることなく、また無駄な処理を行うことなく、消費電流を削減する撮像装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施例としての撮像装置の構成ブロック図である。
【図２】本発明が適応されるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。
【図３】単位画素の回路構成の一例を示す回路図である。
【図４】カウンタのクロック入力部の構成の一例を示すブロック図である。
【図５】カウンタの動作の一例を示すタイミング波形図である。
【図６】先カウントと後カウントの両方を切り替える機能をもつカウンタの構成の一例を示すブロック図である。
【図７】Ａ／Ｄ変換部の入力レンジに対して入力される信号が低いときのカウンタの動作を示すタイミング波形図である。
【図８】Ａ／Ｄ変換部の入力レンジに対して入力される信号が高いときのカウンタの動作を示すタイミング波形図である。
【図９】一般的な黒引き処理の概略を示した図である。
【図１０】本発明の第１の実施例の黒引き撮影時のタイミングチャートである。
【図１１】本発明の第１の実施例の黒引き撮影時のフローチャートである。
【図１２】本発明の第２の実施例のデジタルゲインの概略を示すブロック図である。
【図１３】本発明の第２の実施例の高ＩＳＯ感度静止画撮影時のフローチャートである。
【図１４】本発明の第２の実施例の高ＩＳＯ感度動画撮影時のフローチャートである。
【発明を実施するための形態】
【００１４】
［実施例］
以下に、本発明の好ましい実施形態を、添付の図面に基づいて詳細に説明する。
【００１５】
＜デジタルカメラのハードウェア構成＞
図１は、本発明の実施形態にかかわる撮像装置１００の構成ブロック図である。図１において、１０３はズームレンズ、フォーカスレンズを含む撮影レンズ群、１０１は絞り機能を備えるシャッター、２１０は光学像を電気信号に変換するフォトダイオード等で構成される撮像部とＡ／Ｄ変換器を内蔵したＣＭＯＳイメージセンサである。１０２はバリアであり、デジタルカメラ１００の、撮影レンズ１０３を含む撮像部を覆うことにより、撮影レンズ１０３、シャッター１０１、ＣＭＯＳイメージセンサ２１０を含む撮像系の汚れや破損を防止する。
【００１６】
２４は画像処理部であり、ＣＭＯＳイメージセンサ２１０からのデータ或いはメモリ制御部１５からのデータに対して所定の画素補間処理や色変換処理を行う。また、画像処理部２４では、撮像した画像データを用いて所定の演算処理を行い、得られた演算結果に基づいてシステム制御部５０が制御を行いＡＦ（オートフォーカス）処理、ＡＥ（自動露出）処理、ＥＦ（フラッシュ発光）処理を行っている。画像処理部２４では更に、撮像した画像データを用いて所定の演算処理を行い、得られた演算結果に基づいてＡＷＢ（オートホワイトバランス）処理も行っている。
【００１７】
ＣＭＯＳイメージセンサ２１０からの出力データは、画像処理部２４及びメモリ制御部１５を介して、或いは、メモリ制御部１５を介してメモリ３２に直接書き込まれる。メモリ３２は、ＣＭＯＳイメージセンサ２１０によりデジタルデータに変換された画像データや、表示部２８や接眼表示部２９に表示するための画像データを格納する。メモリ３２は、所定枚数の静止画像や所定時間の動画像および音声を格納するのに十分な記憶容量を備えている。
【００１８】
また、メモリ３２は画像表示用のメモリ（ビデオメモリ）を兼ねている。メモリ３２に書き込まれた表示用の画像データは表示部２８や接眼表示部２９により表示される。表示部２８は、ＬＣＤ等の表示器上に表示を行う。ＣＭＯＳイメージセンサ２１０によって一度Ａ／Ｄ変換されメモリ３２に蓄積されたデジタル信号を表示部２８に逐次転送して表示することで、電子ビューファインダ（スルー画像表示）として機能する。接眼表示部２９は覗き込み型のファインダ内に設けられた表示部であり、表示部２８と同様な表示が可能である。
【００１９】
４０は絞り機能を備えるシャッター１０１を制御する露光制御手段であり、フラッシュ４８と連携することによりフラッシュ調光機能も有するものである。フォーカス制御手段４２は撮影レンズ１０３に含まれるフォーカスレンズを駆動してフォーカシングを制御する。ズーム制御手段４４は撮影レンズ１０３に含まれるズームレンズを駆動してズーミングを制御する。バリア制御手段４６はバリア１０２の動作を制御する。４８はフラッシュであり、ＡＦ補助光の投光機能、フラッシュ調光機能も有する。
【００２０】
露光制御手段４０、フォーカス制御手段４２はＴＴＬ方式を用いて制御されており、撮像した画像データを画像処理部２４によって演算した演算結果に基づき、システム制御部５０が露光制御手段４０、フォーカス制御手段４２に対して制御を行う。
【００２１】
不揮発性メモリ５６は、電気的に消去・記録可能なメモリであり、例えばフラッシュメモリ等が用いられる。不揮発性メモリ５６には、システム制御部５０の動作用の定数、プログラム等が記憶される。ここでいう、プログラムとは、本実施形態にて後述する各種フローチャートを実行するためのプログラムのことである。
【００２２】
５０はシステム制御部であり、デジタルカメラ１００全体を制御する。前述した不揮発性メモリ５６に記録されたプログラムを実行することで、後述する本実施形態の各処理を実現する。５２はシステムメモリであり、ＳＤＲＡＭが用いられる。システムメモリ５２には、システム制御部５０の動作用の定数、変数、不揮発性メモリ５６から読み出したプログラム等を展開する。また、システム制御部はメモリ３２、表示部２８、接眼表示部２９等を制御することにより表示制御も行う。
【００２３】
システムタイマー５３は各種制御に用いる時間や、内蔵された時計の時間を計測する計時部である。モード切替スイッチ６０、第１レリーズスイッチ６２、第２レリーズスイッチ６４、操作部７０はシステム制御部５０に各種の動作指示を入力するための操作手段である。モード切替スイッチ６０は、システム制御部５０の動作モードを静止画記録モード、動画記録モード、再生モード等のいずれかに切り替える。レリーズスイッチは２段階になっていて、第１レリーズスイッチ６２は、デジタルカメラ１００に設けられたレリーズボタンの操作途中、いわゆる半押し（撮影準備指示）でＯＮとなり第１レリーズスイッチ信号ＳＷ１を発生する。
【００２４】
第１レリーズスイッチ信号ＳＷ１により、ＡＦ（オートフォーカス）処理、ＡＥ（自動露出）処理、ＡＷＢ（オートホワイトバランス）処理、ＥＦ（フラッシュ発光）処理等の撮影準備動作を開始する。第２レリーズスイッチ６４は、レリーズボタンの操作完了、いわゆる全押し（撮影指示）でＯＮとなり、第２レリーズスイッチ信号ＳＷ２を発生する。システム制御部５０は、第２レリーズスイッチ信号ＳＷ２により、ＣＭＯＳイメージセンサ２１０からの信号読み出しから記録媒体１０５に画像データを書き込むまでの一連の撮影処理の動作を開始する。
【００２５】
操作部７０の各操作部材は、表示部２８に表示される種々の機能アイコンを選択操作することなどにより、場面ごとに適宜機能が割り当てられ、各種機能ボタンとして作用する。機能ボタンとしては、例えば終了ボタン、戻るボタン、画像送りボタン、ジャンプボタン、絞込みボタン、属性変更ボタン等がある。例えば、メニューボタンが押されると各種の設定可能なメニュー画面が表示部２８に表示される。利用者は、表示部２８に表示されたメニュー画面と、４方向ボタンやＳＥＴボタンとを用いて直感的に各種設定を行うことができる。
【００２６】
８０は電源制御部であり、電池検出回路、ＤＣ−ＤＣコンバータ、通電するブロックを切り替えるスイッチ回路等により構成され、電池の装着の有無、電池の種類、電池残量の検出を行う。また、電源制御部８０は、その検出結果及びシステム制御部５０の指示に基づいてＤＣ−ＤＣコンバータを制御し、必要な電圧を必要な期間、記録媒体１０５を含む各部へ供給する。
【００２７】
３０は電源部であり、アルカリ電池やリチウム電池等の一次電池やＮｉＣｄ電池やＮｉＭＨ電池、Ｌｉ電池等の二次電池、ＡＣアダプター等からなる。１８はメモリカードやハードディスク等の記録媒体１０５とのインターフェースである。記録媒体１０５は、メモリカード等の記録媒体であり、半導体メモリや磁気ディスク等から構成される。
【００２８】
図２は、本発明で使用する固体撮像装置、例えばＣＭＯＳイメージセンサ２１０の構成の概略を示すシステム構成図である。図２に示すように、本適用例に係るＣＭＯＳイメージセンサ２１０は、図示せぬ半導体基板（チップ）上に形成された画素アレイ部２１１と、当該画素アレイ部２１１と同じ半導体基板上に集積された周辺回路部、即ち垂直走査回路２１２、カラム処理回路２１３、水平転送走査回路２１４、参照電圧発生回路２１５、出力アンプ２１６、信号処理回路２１７およびタイミング制御回路２１８とを有する構成となっている。なお、信号処理回路２１７については、チップ外に設けた構成をとることも可能である。
【００２９】
画素アレイ部２１１には、入射する可視光をその光量に応じた電荷量に光電変換する光電変換素子を含む図示せぬ単位画素（以下、単に「画素」と記述する場合もある）が行列状に２次元配置されている。単位画素の具体的な構成については後述する。
【００３０】
画素アレイ部２１１にはさらに、行列状の画素配列に対して、行ごとに画素駆動線ＤＬが行方向（画素行の画素の配列方向）に沿って形成され、列ごとに垂直信号線ＶＬが列方向（画素列の画素の配列方向）に沿って形成されている。図２では、画素駆動線ＤＬについて１本として図示しているが、１本に限られるものではない。画素駆動線ＤＬの一端は、垂直走査回路２１２の各行に対応した出力端に接続されている。
【００３１】
垂直走査回路２１２は、シフトレジスタやアドレスデコーダなどによって構成され、その具体的な構成については図示を省略するが、信号を読み出す単位画素について行単位で順に選択走査を行うための読み出し走査系と、当該読み出し走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して当該読み出し行の単位画素の光電変換素子から不要な電荷を掃き出す（リセットする）掃き出し走査を行うための掃き出し走査系とを有する構成となっている。
【００３２】
この掃き出し走査系による不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
【００３３】
読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃き出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、単位画素における光電荷の蓄積時間（露光時間）となる。
【００３４】
垂直走査回路２１２によって選択走査された画素行の各単位画素から出力される信号（アナログ電気信号）は、垂直信号線ＶＬの各々を通してカラム処理回路２１３に供給される。カラム処理回路２１３は、画素アレイ部２１１の画素列ごとに、選択行の各画素３２０から出力されるアナログ電気信号をディジタル信号に変換しつつ読み出すＡ／Ｄ変換機能を有する読み出し回路である。このカラム処理回路２１３の詳細な回路構成および回路動作については後述する。
【００３５】
水平転送走査回路２１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理回路２１３の各列の回路部分を順番に選択する。この水平転送走査回路２１４による選択走査により、カラム処理回路２１３で画素列毎にデジタル化された画素信号が順番に水平信号線ＨＬに読み出された後、出力アンプ２１６を介して信号処理回路２１７に供給される。
【００３６】
参照電圧発生回路２１５は、カラム処理回路２１３でＡ／Ｄ変換する際に用いられる参照電圧Ｖｓｌｏｐ、より具体的には、ある傾斜を持った線形に変化する傾斜状波形（ＲＡＭＰ波形）の参照電圧Ｖｓｌｏｐを発生する。
【００３７】
信号処理回路２１７は、水平転送走査回路２１４による選択走査により、カラム処理回路２１３から水平信号線ＨＬおよび出力アンプ２１６を経由して供給される画素信号に対して種々の信号処理を施して出力する。この信号処理回路２１７での具体的な信号処理としては、例えば、黒レベル調整、列毎のばらつきの補正、色関係処理などが考えられる。ただし、これらの信号処理は一例に過ぎない。
【００３８】
タイミング制御回路２１８は、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、マスタークロックＭＣＫ等の基準信号に基づいて、垂直走査回路２１２、カラム処理回路２１３、水平転送走査回路２１４および参照電圧発生回路２１５などの回路動作のタイミング制御を行うとともに、カラム処理回路２１３でＡ／Ｄ変換の際に用いる一定周期のクロックＣＬＫを生成する。
（単位画素の回路構成）
図３は、単位画素３２０の回路構成の一例を示す回路図である。図３に示すように、本回路例に係る単位画素３２０は、光電変換素子、例えばフォトダイオード３２１と、転送トランジスタ３２２、リセットトランジスタ３２３、増幅トランジスタ３２４および選択トランジスタ３２５の４つのトランジスタとを有する構成となっている。
【００３９】
ここでは、４つのトランジスタ３２２〜３２５として、例えばＮチャネルのＭＯＳトランジスタを用いている。ただし、ここで例示した転送トランジスタ３２２、リセットトランジスタ３２３、増幅トランジスタ３２４および選択トランジスタ３２５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００４０】
この単位画素３２０に対して、画素駆動線ＤＬとして、例えば、転送線ＤＬ１、リセット線ＤＬ２および選択線ＤＬ３の３本の駆動配線が同一画素行の各画素について共通に設けられている。これら転送線ＤＬ１、リセット線ＤＬ２および選択線ＤＬ３の各一端は、図２に示す垂直走査回路２１２の各画素行に対応した各出力端に、画素行単位で接続されている。
【００４１】
フォトダイオード３２１は、アノード電極が負側電源(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換する。フォトダイオード３２１のカソード電極は、転送トランジスタ３２２を介して増幅トランジスタ３２４のゲート電極と電気的に接続されている。増幅トランジスタ３２４のゲート電極と電気的に繋がったノード３２６をＦＤ（フローティングディフュージョン）部と呼ぶ。
【００４２】
転送トランジスタ３２２は、フォトダイオード３２１のカソード電極とＦＤ部３２６との間に接続され、高レベル（例えば、電源電位ＶＤ）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）の転送パルスＶｔが転送線ＤＬ１を介してゲート電極に与えられることによってオン状態となり、フォトダイオード３２１で光電変換された光電荷をＦＤ部３２６に転送する。
【００４３】
リセットトランジスタ３２３は、ドレイン電極が電源電位ＶＤの電源線ＰＬに、ソース電極がＦＤ部３２６にそれぞれ接続され、ＨｉｇｈアクティブのリセットパルスＶｒがリセット線ＤＬ２を介してゲート電極に与えられることによってオン状態となり、フォトダイオード３２１からＦＤ部３２６への信号電荷の転送に先立って、ＦＤ部３２６の電荷を電源線ＰＬに捨てることによって当該ＦＤ部３２６をリセットする。
【００４４】
増幅トランジスタ３２４は、ゲート電極がＦＤ部３２６に、ドレイン電極が電源線ＰＬにそれぞれ接続され、リセットトランジスタ３２３によってリセットした後のＦＤ部３２６の電位をリセット信号（リセットレベル）Ｖｒｅｓｅｔとして出力し、さらに転送トランジスタ３２２によって信号電荷を転送した後のＦＤ部３２６の電位を光蓄積信号（信号レベル）Ｖｓｉｇとして出力する。
【００４５】
選択トランジスタ３２５は、例えば、ドレイン電極が増幅トランジスタ３２４のソース電極に、ソース電極が垂直信号線ＶＬにそれぞれ接続され、Ｈｉｇｈアクティブの選択パルスＶｓが選択線ＤＬ３を介してゲート電極に与えられることによってオン状態となり、単位画素３２０を選択状態として増幅トランジスタ３２４から出力される信号を垂直信号線ＶＬに中継する。なお、選択トランジスタ３２５については、電源線ＰＬと増幅トランジスタ２４のドレイン電極との間に接続した回路構成を採ることも可能である。
【００４６】
上記構成の単位画素３２０において、電荷を電気信号に変換する増幅トランジスタ３２４を有し、列毎に垂直信号線ＶＬと基準電位ノード（例えば、グランド）との間に接続された電流源３１９を持つことで、画素に蓄積された電荷が電気信号として垂直信号線ＶＬに読み出される。
【００４７】
なお、単位画素３２０としては、上記構成の４つのトランジスタ３２２〜３２５からなる画素構成のものに限られるものではなく、例えば、増幅トランジスタ３２４と選択トランジスタ３２５とを兼用した３つのトランジスタからなる画素構成のものなどであっても良く、その画素回路の構成は問わない。すなわち、画素に蓄積された電荷を電気信号として列毎に共通な垂直信号線ＶＬに出力可能な構成のものであれば良い。
【００４８】
（カラム処理回路）
図２に戻り、Ａ／Ｄ変換機能を持つカラム処理回路２１３の具体的な回路構成について説明する。図２に示すように、カラム処理回路２１３は、各々画素アレイ部２１１の画素列毎に配置されたコンパレータ４３１、カウンタ４３２およびラッチ４３３を有する回路構成となっている。
【００４９】
コンパレータ４３１は、単位画素３２０から垂直信号線ＶＬに読み出されるアナログ電気信号Ｖｓｌを一方の入力、参照電圧発生回路２１５で発生される傾斜状波形の参照電圧Ｖｓｌｏｐを他方の入力として両入力を比較し、アナログ電気信号Ｖｓｌと参照電圧Ｖｓｌｏｐとが交差するタイミングで出力が反転する。具体的には、コンパレータ４３１は、例えば、参照電圧Ｖｓｌｏｐに対してアナログ電気信号Ｖｓｌが低いときに“Ｈ”レベルを出力し、アナログ電気信号Ｖｓｌと参照電圧Ｖｓｌｏｐとが交差するタイミングで“Ｌ”レベルに反転する。なお、参照電圧発生回路２１５は、タイミング制御回路２１８によるタイミング制御の下に、傾斜状波形の参照電圧Ｖｓｌｏｐの発生を開始する。
【００５０】
カウンタ４３２は、タイミング制御回路２１８によるタイミング制御の下に、参照電圧発生回路２１５が参照電圧Ｖｓｌｏｐを発生すると同時に、タイミング制御回路２１８から与えられる一定周期のクロックＣＬＫに同期してカウント動作を開始する。そして、カウンタ４３２は、アナログ電気信号Ｖｓｌと参照電圧Ｖｓｌｏｐとが交差するタイミングで、コンパレータ４３１の出力の反転を受けてカウント動作を停止する。
【００５１】
一例として、カウンタ４３２の入力側には、図４に示すように、ゲート回路４３４が設けられている。このゲート回路４３４は、コンパレータ４３１の出力が“Ｈ”レベルの期間においてゲート開となって、タイミング制御回路１８から与えられるクロックＣＬＫをカウンタ４３２に供給する。これにより、カウンタ４３２は、参照電圧Ｖｓｌｏｐの発生タイミングからアナログ電気信号Ｖｓｌと参照電圧Ｖｓｌｏｐとが交差するタイミングまでの期間に亘ってクロックＣＬＫに同期してカウント動作を行う。
【００５２】
カウンタ４３２は、そのカウント値が参照電圧Ｖｓｌｏｐのある電位と一対一の対応をとりながら変化することで、アナログ電気信号Ｖｓｌをディジタル信号に変換する。すなわち、参照電圧Ｖｓｌｏｐの変化は、電圧の変化を時間の変化に変換するためのものであり、その時間をカウンタ４３２によって一定周期のクロックＣＬＫに同期してカウントすることでディジタル値に変換する。
【００５３】
以上から明らかなように、コンパレータ４３１は、アナログ電気信号Ｖｓｌと傾斜状波形の参照電圧Ｖｓｌｏｐとを比較することで、アナログ電気信号Ｖｓｌの大きさに対応した時間軸方向に大きさ（時間情報／パルス幅）を持つ比較結果を出力する。また、カウンタ４３２は、傾斜状波形の参照電圧Ｖｓｌｏｐが発生するタイミングからアナログ電気信号Ｖｓｌと参照電圧Ｖｓｌｏｐとが交差するタイミングまでの期間に亘って一定周期のクロックＣＬＫに同期してカウント動作を行うことで、そのカウント値をアナログ電気信号Ｖｓｌの大きさに応じたディジタル信号として出力する。
【００５４】
すなわち、コンパレータ４３１およびカウンタ４３２は、アナログ電気信号Ｖｓｌをディジタル信号に変換するＡ／Ｄ変換部（Ａ／Ｄ変換器）を構成している。そして、カウンタ４３２のカウント値、即ちアナログ電気信号Ｖｓｌの大きさに応じたディジタル値は、タイミング制御回路２１８によるタイミング制御の下に、ラッチ４３３に保持される。ラッチ４３３に保持された一行分のディジタル値は、水平転送走査回路２１４による選択走査によって順番に水平信号線ＨＬに読み出され、出力アンプ２１６を経由して信号処理回路２１７に供給される。
【００５５】
上記構成のカラム処理回路２１３において、本実施形態では、カウンタ４３２に次の２つのカウント機能を持たせることを特徴とする。２つのカウント機能の一つ目は、参照電圧Ｖｓｌｏｐの発生タイミングからコンパレータ４３１の出力が反転する（アナログ電気信号Ｖｓｌと参照電圧Ｖｓｌｏｐとが交差する）タイミングまでの期間に亘ってクロックＣＬＫに同期してカウント動作を行う第１のカウント機能（以下、「先カウント」と呼ぶこととする）である。
【００５６】
２つのカウント機能の二つ目は、コンパレータ４３１の出力が反転したタイミングからカウンタ４３２がクロックＣＬＫに同期してカウント動作を行う第２のカウント機能（以下、「後カウント」と呼ぶこととする）である。具体的には、例えば図４に示す構成において、コンパレータ４３１の出力の反転を受けてゲート回路４３４がゲート開状態となってカウンタ４３２にクロックＣＬＫの供給を開始することで、カウンタ４３２がコンパレータ４３１の出力が反転したタイミングからクロックＣＬＫに同期してカウント動作を行うことになる。
【００５７】
例えば、先カウントの場合、カウンタ４３２はカウント動作開始前にカウント値がゼロに初期化されており、ゲート回路４３４によってクロックＣＬＫが伝達されると同時にアップカウントにてカウント動作を開始する。そして、コンパレータ４３１の出力が反転したタイミングで、カウンタ４３２はカウント動作を停止し、そのときのカウント値を保持することでＡ／Ｄ変換する。
【００５８】
図５に、カウンタ４３２の動作の一例を示す。図５の例では、３００クロック目にコンパレータ４３１の出力が反転し、そのときのカウント値を保持する。次に、後カウントの場合、カウンタ４３２のカウント値をカウント動作開始前にオール１、即ちカウンタ４３２のビット数が１０ビットなら１０２３に初期化する。そして、タイミング制御回路２１８からクロックＣＬＫが供給され始めるが、初めゲート回路４３４がゲート閉状態にあることによってカウンタ４３２はカウント動作を停止している。
【００５９】
その後、コンパレータ４３１の出力の反転を受けてゲート回路４３４がゲート開状態となり、カウンタ４３２へのクロックＣＬＫの伝達を開始することで、当該クロックＣＬＫに同期してカウンタ４３２はカウント動作を開始する。ただし、このとき、カウンタ４３２はダウンカウントを行う。そして、クロックＣＬＫが１０２３クロックきた時点でカウント動作停止するので、カウンタ１３２のカウント値は３００となる。
【００６０】
本実施形態では、この先カウント、後カウントの両方を用いるようにする。ただし、カウント機能の構成はこの限りではない。例えば、後カウントにおいては、必ずしもダウンカウントにする必要はなく、アップカウントを行って、後の処理ブロック（例えば、信号処理回路２１７）で最大値Ｍａｘからカウント値を減算する処理を行うことで、ダウンカウントの場合と同様なディジタル値を得ることができる。
【００６１】
アップカウントの場合の一例として、図５の場合を例に挙げると、後カウントをカウントアップ方式にするとカウンタ４３２のカウント値は７２３となり、後段で１０２３−７２３の減算処理を行うことでディジタル値として３００を得ることが可能である。
【００６２】
ただし、後カウントにおいてダウンカウントにした方が、カウント動作停止時のカウント値をそのままディジタルとして使え、アップカウントにした場合のように、後の処理ブロックで減算処理を行う必要がなくなるため、後の処理ブロックでの処理の軽減を図ることができる利点がある。
【００６３】
そして、本実施形態のポイントは、Ａ／Ｄ変換用のカウンタ４３２として、先カウントと後カウントの両方を切り替える機能を持つカウンタを用いるところにある。具体的には、図６に示すように、カウンタ４３２に入力されるクロックＣＬＫをコンパレータ４３１の出力によってマスクするが、コンパレータ４３１の出力を切り替え回路（ＳＥＬ）６３５によって正転、反転と切り替えて使うことで先カウント、後カウントの駆動切り替えを行う。
【００６４】
図６の回路構成において、ゲート回路４３４および切り替え回路６３５は、撮像モードに応じてシステム制御部５０が、カウンタ４３２の機能を先カウント、後カウントに適宜切り替えている。この制御部の回路構成自体はこの限りではなく、先カウント、後カウントの切り替え機能を有する構成のものであればよい。
【００６５】
図７に、コンパレータ４３１およびカウンタ４３２からなるＡ／Ｄ変換部の入力レンジに対して入力される信号が低いときのカウンタ４３２の動作を示す。図中、駆動Ａと書いているカウント動作は図５でいう先カウントの動作をし、駆動Ｂと書いているカウント動作は図５でいう後カウントの動作をする。
【００６６】
信号レベルが所定の基準レベルよりも低いときには、図７に示すように、先カウントである駆動Ａでは消費電流が少ない。一方、信号レベルが所定の基準レベルよりも低いときに、後カウントである駆動Ｂの場合は、コンパレータ４３１の出力が反転してからのカウント動作となるので、カウント動作を行う期間が長い分だけ消費電流は増加する。
【００６７】
図８に、Ａ／Ｄ変換部の入力レンジに対して入力される信号が高いときのカウンタ４３２の動作を示す。この場合は、図７のときとは逆で、コンパレータ４３１の出力が反転するまでのカウント動作の期間が長くなるため、駆動Ａの方が駆動Ｂに対して消費電流が増加する。
【００６８】
上述したように、先カウントの場合は、相対的に暗いシーンではカウンタ４３２の消費電流が減少し、相対的に明るいシーンではカウンタ４３２の消費電流が増加する。逆に、後カウントの場合は、相対的に暗いシーンではカウンタ４３２の消費電流が増加し、相対的に明るいシーンではカウンタ４３２の消費電流が減少する。
［本実施形態の特徴部分］
以下、本発明の第１の実施例について説明する。第１の実施例では黒引き処理を用いた場合の、動作シーケンスについて説明をする。黒引き処理は、図９のように固定パターンノイズを補正するための方法である。通常の撮影を行った後に、遮光状態で再度撮影を行う。そして、撮影した画像から、遮光状態で撮影した画像（黒画像）を引くことにより、固定パターンノイズを除去する。
遮光状態で撮影した黒画像は、必ず暗い画像となる。そのため、図１０のように１フレームすべて先カウントとすることによって、過去に取得した信号レベルに左右されることなく、また無駄な処理を行うことなく消費電流を削減することができる。
【００６９】
以下、図１１を参照しながら、黒引き処理のフローチャートについて説明する。Ｓ１１０１ではシャッターボタン６４が押されたタイミングで露光を行う。Ｓ１１０２では露光完了後、電荷転送中に不要な光が入らないようにするため、メカシャッター１０１を閉じる。Ｓ１１０３では、露光時間算出等で使用した前回の撮影フレームから信号レベルを読み出す。Ｓ１１０４では、信号レベルが基準レベルを上回るか否かを判定し、基準レベルを上回る場合は、Ｓ１１０５のように後カウントでＡ／Ｄ変換を行った上で読み出しを行う。上回らなかった場合は、Ｓ１１０６のように先カウントでＡ／Ｄ変換を行った上で読み出しを行う。
【００７０】
Ｓ１１０７では、黒画像撮影のため、メカシャッターを閉じた状態で、露光を行う。Ｓ１１０８では、システム制御部５０により、先カウントでＡ／Ｄ変換し読み出しを行う。黒引き処理の黒画像は、必ず暗い画像になるため、先カウントで読み出しを行うことにより、カウンタ４３２の消費電流を削減することができる。Ｓ１１０９では、通常の撮影画像から、黒画像を減算し、固定パターンノイズを除去する。Ｓ１１１０では、ＲＡＷ画像をＪＰＥＧファイルに変換し、黒引き撮影が完了する。
【００７１】
以下、本発明の第２の実施例について説明する。第２の実施例では高ＩＳＯ感度時の動作シーケンスについて説明をする。第２実施例では、ＩＳＯ感度を上げるために、ビットシフトによるデジタルゲインをかけている。図１２に画像処理部２４のブロック図を示す。ＣＭＯＳイメージセンサ２１０からのデジタル化された画像信号は、画像処理部２４へ出力される。画像処理部２４は、画像補間処理部１２０１、色変換処理部１２０２、デジタルゲイン１２０３、画像圧縮部１２０４から構成される。デジタルゲイン１２０３はビットシフトによりゲインをかけている。
【００７２】
例えばデジタルゲイン１２０３で、信号レベルを２倍、つまり６ｄＢ掛ける場合は、左に１桁ビットシフトを行い、最下位ビットに０を入力する。ユーザーもしくはカメラのシステム制御部５０が高ＩＳＯ感度の設定をしたときは、被写体の輝度が低いことが予想される。また、設定した高ＩＳＯ感度のデジタルゲインが６ｄＢ以上の場合は、固体撮像素子の出力する信号レベルがフルレンジの半分以下となることが予測される。本実施例の場合は、フルレンジが１０ｂｉｔ  １０２３カウントであるため、カウント値は５１１以下となる可能性が高い。
【００７３】
このような場合は、先カウントを用いて読み出しを行うことによって、カウンタ４３２の消費電流を削減することができる。従って、ビットシフトによるデジタルゲインを６ｄＢ以上かけた場合は、すべて先カウントを用いたＡ／Ｄ変換をする。こうすることによって、前回の撮影画像の明るさに左右されることなく、無駄な処理を行うことなくカウンタ４３２の消費電流を削減することができる。 
【００７４】
以下、図１３を参照しながら、高ＩＳＯ感度静止画撮影時のフローチャートについて説明する。Ｓ１３０１ではシャッターボタン６４が押されたタイミングで露光を行う。Ｓ１３０２では露光完了後、電荷転送中に不要な光が入らないようにするため、メカシャッター１０１を閉じる。Ｓ１３０３では、本撮影のデジタルゲインの値を読み出す。Ｓ１３０４では、デジタルゲインが６ｄＢを上回るか否かを判定し、６ｄＢを上回る場合は、Ｓ１３０５のように先カウントを用いてＡ／Ｄ変換を行った上で読み出しを行う。上回らなかった場合は、Ｓ１３０６のように明るさに応じて先カウントか後カウントか選択した上でＡ／Ｄ変換し読み出しを行う。
【００７５】
静止画撮影の場合、デジタルゲインの判定は、シャッターボタン６４が押された後に行う。そのため、ユーザーがＩＳＯ感度を直接設定するマニュアルモードの場合も、システム制御部５０が自動的にＩＳＯ感度を決定するオートモードの場合も、動作上の差分はない。Ｓ１３０７では、ＲＡＷ画像をＪＰＥＧファイルに変換し、静止画撮影が完了する。
【００７６】
以下、図１４を参照しながら、高ＩＳＯ感度動画撮影時のフローチャートについて説明する。動画撮影の場合、デジタルゲインの判定は、毎フレーム行う。モード切替スイッチ６０で動画モードにした後、シャッターボタン６４が押されたタイミングで動画撮影を開始する。
【００７７】
Ｓ１４０１では、露光を行う前に、デジタルゲインの値を読み出す。Ｓ１４０２では、デジタルゲインが６ｄＢを上回るか否かを判定し、６ｄＢを上回る場合は、Ｓ１４０３のように、露光後、先カウントを用いてＡ／Ｄ変換を行った上で読み出しを行う。上回らなかった場合は、Ｓ１４０４のように露光後、明るさに応じて先カウントか後カウントか選択した上でＡ／Ｄ変換し読み出しを行う。Ｓ１４０５では、動画を構成する1フレームの画像取得を終了する。
【００７８】
Ｓ１４０６では、シャッターボタン６４が押されたことにより、動画撮影が完了したか否かを判定する。動画撮影が終了していない場合は、Ｓ１４０１に戻り、次の１フレームの画像取得を行う。動画撮影が終了している場合は、Ｓ１３０７のように画像群をＭＰＥＧ等の動画ファイルに圧縮し、動画撮影を完了する。
【００７９】
本実施形態では、システム制御部５０が、撮像モードに応じて後カウントを禁止している。そうすることで、過去に取得した信号レベルに左右されることなく、カウンタ４３２によって発生する消費電力を削減することができる。
【００８０】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【符号の説明】
【００８１】
２１０ ＣＭＯＳイメージセンサ
２１１ 画素アレイ部
２１２ 垂直走査回路
２１３ カラム処理回路
２１４ 水平転送走査回路
２１５ 参照電圧発生回路
２１６ 出力アンプ
２１７ 信号処理回路
２１８ タイミング制御回路
２１９ 電流源
３２０ 単位画素
３２１ フォトダイオード
３２２ 転送トランジスタ
３２３ リセットトランジスタ
３２４ 増幅トランジスタ
３２５ 選択トランジスタ
４３１ コンパレータ
４３２ カウンタ
４３３ ラッチ
４３４ ゲート回路
６３５ 切り替え回路
【図１】
2018074209.tif 000003
【図２】
2018074209.tif 000004
【図３】
2018074209.tif 000005
【図４】
2018074209.tif 000006
【図５】
2018074209.tif 000007
【図６】
2018074209.tif 000008
【図７】
2018074209.tif 000009
【図８】
2018074209.tif 000010
【図９】
2018074209.tif 000011
【図１０】
2018074209.tif 000012
【図１１】
2018074209.tif 000013
【図１２】
2018074209.tif 000014
【図１３】
2018074209.tif 000015
【図１４】
2018074209.tif 000016