(57)【要約】      （修正有）【課題】改善された電力検出回路及びそれに関連する方法を提供する。【解決手段】ネイティブＮチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタ及びＰチャネル金属酸化膜半導体（ＰＭＯＳ）トランジスタを含む電力検出回路であって、ネイティブＮＭＯＳトランジスタとＰＭＯＳトランジスタのゲート及びネイティブＮＭＯＳトランジスタのソースは接地される。ネイティブＮＭＯＳトランジスタ及びＰＭＯＳトランジスタのドレインは互いに接続されると共に出力ポートに接続され、ＰＭＯＳトランジスタのソースは入力電圧ＶＣＣに接続される。【選択図】図１
2018074567.tif 000002
【特許請求の範囲】
【請求項１】
ネイティブＮチャネル金属酸化膜半導体（ＮＭＯＳ）トランジスタと、Ｐチャネル金属酸化膜半導体（ＰＭＯＳ）トランジスタとを備え、
前記ネイティブＮＭＯＳトランジスタと前記ＰＭＯＳトランジスタのゲート、及び前記ネイティブＮＭＯＳトランジスタのソースは接地され、前記ネイティブＮＭＯＳトランジスタ及び前記ＰＭＯＳトランジスタのドレインは互いに接続されると共に出力ポートに接続され、前記ＰＭＯＳトランジスタのソースは入力電圧に接続されることを特徴とする、ネイティブトランジスタを使用する電力検波回路。
【請求項２】
前記ネイティブＮＭＯＳトランジスタ及び前記ＰＭＯＳトランジスタは、前記入力電圧に応じて、前記入力電圧が所定の閾値電圧以下である場合に、実質的にゼロである出力電圧を前記出力ポートに生成し、前記入力電圧が所定の閾値電圧を超える場合に、出力電圧を前記入力電圧に収束するように構成されることを特徴とする、請求項１に記載の電力検波回路。
【請求項３】
前記ネイティブＮＭＯＳトランジスタ及び前記ＰＭＯＳトランジスタは、付加的な抵抗器又は蓄電器なしに前記出力電圧を生成するように構成されることを特徴とする、請求項２に記載の電力検波回路。
【請求項４】
前記ネイティブＮＭＯＳトランジスタのチャネル長は、少なくとも２ｕｍであることを特徴とする、請求項１に記載の電力検波回路。
【請求項５】
前記ＰＭＯＳトランジスタのチャネル長は、少なくとも７ｕｍであることを特徴とする、請求項１に記載の電力検波回路。
【請求項６】
ネイティブＮチャネル金属酸化膜半導体（ＮＭＯＳ）トランジスタ及びＰチャネル金属酸化膜半導体（ＰＭＯＳ）トランジスタを含む電力検出回路と、リセット生成回路とを備え、
前記ネイティブＮＭＯＳトランジスタと前記ＰＭＯＳトランジスタのゲート、及び前記ネイティブＮＭＯＳトランジスタのソースは接地され、前記ネイティブＮＭＯＳトランジスタ及び前記ＰＭＯＳトランジスタのドレインは互いに接続されると共に出力ポートに接続され、前記ＰＭＯＳトランジスタのソースは入力電圧に接続され、
前記リセット生成回路は、前記電力検出回路によって前記出力ポートに生成された出力電圧に応じてリセット信号を生成するように構成されることを特徴とする、ネイティブトランジスタを使用する電力検波回路。
【請求項７】
ネイティブＮチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタ及びＰチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタを含む電力検出回路に入力電圧を印加するステップと、
出力ポートに生成される出力電圧に応じて、前記入力電圧が有効であるかどうかを決定するステップとを含み、
前記ネイティブＮＭＯＳトランジスタと前記ＰＭＯＳトランジスタのゲート、及び前記ネイティブＮＭＯＳトランジスタのソースは接地され、前記ネイティブＮＭＯＳトランジスタ及び前記ＰＭＯＳトランジスタのドレインは、互いに接続されると共に前記出力ポートに接続され、前記ＰＭＯＳトランジスタのソースは、前記入力電圧に接続されることを特徴とする、ネイティブトランジスタを使用して電力を検出する方法。
【請求項８】
ネイティブＮチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタとＰチャネル金属酸化膜半導体（ＰＭＯＳ）トランジスタのゲート、及び前記ネイティブＮＭＯＳトランジスタのソースとを接地するステップと、
前記ネイティブＮＭＯＳトランジスタ及び前記ＰＭＯＳトランジスタのドレインを互いに接続すると共に出力ポートに接続するステップと、
ＰＭＯＳトランジスタのソースを入力電圧ポートに接続するステップとを含むことを特徴とする、ネイティブトランジスタを使用して電力を検出する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一種の電子回路に関わり、特に電力と電圧を検出する方法及びシステムに関する。
【背景技術】
【０００２】
電力レベルが有効であるかどうかを判断する電力検出回路は、様々な電子装置に含まれている。様々な電力検出方式及び回路構成は当技術分野で周知されている。例えば、米国特許第５，８８６，５４９号は、電子回路が給電または切断されているときに電子回路を除電（Ｎｅｕｔｒａｌｉｚｉｎｇ）するための装置が記載されている。除電装置は、制御回路と、電子回路の動作を禁止する手段とを備え、制御回路は、電源電圧が閾値電圧以下に維持され、または閾値電圧以下に低下された場合のみ起動される。
【０００３】
本明細書に組み込まれる米国特許第６，２５２，４４２号は、電子回路の効率的な動作を保証するために、電子回路の供給電圧が不十分である場合に、電子回路の動作を阻止する禁止回路を制御するための除電装置が記載されている。
【０００４】
本明細書に組み込まれる米国特許第６，２８１，７２３号は、集積回路内のパワーオンまたはパワーオフ動作を制御するための検査装置が記載されている。この装置は、バイアス回路によってバイアスされた電圧基準回路と、出力段とを備える。この装置は、蓄電器と制御回路をさらに備え、その制御回路はバイアス回路を起動または停止することで集積回路の通常動作モード（ｐｒｅｖａｉｌｉｎｇ  ｍｏｄｅ）として機能する。動的検出回路は、蓄電器を放電するためのトランジスタにも関連付けられている。
【発明の概要】
【０００５】
本発明の一実施例では、ネイティブＮチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタ及びＰチャネル金属酸化膜半導体（ＰＭＯＳ）トランジスタを含む電子回路を提供する。ネイティブＮＭＯＳトランジスタとＰＭＯＳトランジスタのゲート、及びネイティブＮＭＯＳトランジスタのソースは接地されている。ネイティブＮＭＯＳトランジスタ及びＰＭＯＳトランジスタのドレインは、互いに接続されると共に出力ポートに接続され、ＰＭＯＳトランジスタのソースは、入力電圧に接続される。
【０００６】
いくつかの実施例では、ネイティブＮＭＯＳトランジスタ及びＰＭＯＳトランジスタは、入力電圧に応答して、入力電圧が所定の閾値電圧以下である場合に、実質的にゼロである出力電圧を出力ポートに生成し、入力電圧が所定の閾値電圧を超える場合に、出力電圧を前記入力電圧に収束する。例示的な実施例では、ネイティブＮＭＯＳトランジスタ及びＰＭＯＳトランジスタは、追加の抵抗器または蓄電器なしに出力電圧を生成するように構成される。一実施例では、ネイティブＮＭＯＳトランジスタのチャネル長は、少なくとも２ｕｍである。一実施例では、ＰＭＯＳトランジスタのチャネル長は、少なくとも７ｕｍである。
【０００７】
本発明の一実施例によれば、電力検出回路及びリセット生成回路を含む電子回路がさらに提供される。電力検出回路は、ネイティブＮチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタ及びＰチャネル金属酸化膜半導体（ＰＭＯＳ）トランジスタを含む。ネイティブＮＭＯＳトランジスタとＰＭＯＳトランジスタのゲート、及びネイティブＮＭＯＳトランジスタのソースは接地され、ネイティブＮＭＯＳトランジスタ及びＰＭＯＳトランジスタのドレインは互いに接続されると共に出力ポートに接続され、ＰＭＯＳトランジスタのソースは入力電圧に接続される。リセット生成回路は、電力検出回路によって出力ポートに生成された出力電圧に応じてリセット信号を生成するように構成される。
【０００８】
また、本発明の一実施例によれば、ネイティブＮチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタ及びＰチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタを含む電力検出回路に入力電圧を印加するステップと、ネイティブＮＭＯＳトランジスタとＰＭＯＳトランジスタのゲート、及びネイティブＮＭＯＳトランジスタのソースは接地され、ネイティブＮＭＯＳトランジスタ及びＰＭＯＳトランジスタのドレインは互いに接続されるとともに出力ポートに接続され、ＰＭＯＳトランジスタのソースは入力電圧に接続されるステップと、出力ポートで生成される出力電圧に応じて、入力電圧が有効かどうかが決定されるステップを含む方法がさらに提供される。
【０００９】
さらに、本発明の一実施例によれば、ネイティブＮチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタとＰチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタのゲート、及びネイティブＮＭＯＳトランジスタのソースを接地するステップと、ネイティブＮＭＯＳトランジスタ及びＰＭＯＳトランジスタのドレインを、互いに接続されると共に出力ポートに接続されるステップと、ＰＭＯＳトランジスタのソースを入力電圧ポートに接続されているステップとを含む方法がさらに提供される。
【００１０】
本発明は、これらの実施例を、図面と合わせて以下に詳細に説明することで、より完全に理解されるであろう。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の一実施例による電力検出回路の回路図である。
【図２】図２は、本発明の一実施例による、図１の電力検出回路のシミュレーションされた性能を示すグラフである。
【発明を実施するための形態】
【００１２】
〔概要〕
本明細書で説明される本発明の実施形態は、改善された電力検出回路及びそれに関連する方法を提供する。開示される実施例では、電力検出回路は、ネイティブＮチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタ及びＰチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタを含む。各トランジスタの接続は、（ｉ）２つのトランジスタのゲート及びネイティブＮＭＯＳトランジスタのソースが接地され、（ｉｉ）ＰＭＯＳトランジスタのソースが入力電圧（ＶＣＣ）に接続され、（ｉｉｉ）２つのトランジスタのドレインは互いに接続されると共に、出力電圧を供給する出力ポートに接続される。
【００１３】
この回路構成は、（ｉ）入力電圧（ＶＣＣ）が所定の閾値電圧以下である場合に実質的にゼロのままに維持し、（ｉｉ）入力電圧が閾値電圧を超える場合に入力電圧を速やかに収束した出力電圧を生成する。閾値電圧は、ＰＭＯＳトランジスタの閾値電圧によって決定される。
【００１４】
開示された回路は、例えば、電子回路用のリセット信号を生成するために、リセット生成回路を駆動するために用いることができる。入力電圧が閾値電圧を超えるまでは、発電回路の出力電圧はゼロのままに維持するので、入力電圧がまだ不安定の間に、リセット生成回路は電源投入の初期段階でリセット信号を生成しない。その結果、リセット信号の信頼性が高い。
【００１５】
ネイティブＮＭＯＳトランジスタ及びＰＭＯＳトランジスタは、一般的には、切断する時の漏洩電流を低減するために、長いチャネル長（大チャネル長）（ｌａｒｇｅ−Ｌ）を有するものが選択される。
【００１６】
生成された電力検出回路は物理的に小さく、消費電流も非常に低い。いくつかの実施例では、電力検出回路は、２つのトランジスタのみを備え、付加的な抵抗器または蓄電器を含まないので、非常に小さいなダイ面積（ｄｉｅ  ａｒｅａ）に実装することができる。開示された回路構成は、従来の相補型金属酸化膜半導体（ＣＭＯＳ）プロセスを用いて簡単に製造できる。さらに、開示された構成は正確な基準電圧に依存しないので、電力検出回路は非常に頑丈であり、正確な公差又は校正は必要としない。
〔システムの説明〕
【００１７】
図１は、本発明の一実施例による電力検出回路２０の回路図である。回路２０は、入力としてＶＣＣと示された電源電圧を受け取り、ＯＵＴＰＵＴと表示された出力電圧を生成する。回路２０は、（ｉ）ＶＣＣが所定の閾値電圧以下である場合に実質的にゼロのままに維持し、（ｉｉ）ＶＣＣが所定の閾値電圧（ＰＭＯＳトランジスタの閾値電圧は後述する）を超えると、ＶＣＣを速やかに収束する出力電圧を生成する。出力電圧とＶＣＣのシミュレートされた特性関係は図２に示す。本明細書に記載の実施例では、閾値電圧は０．８ボルトである。また、代わりに他の適切な閾値電圧を使用することもできる。
【００１８】
図１の例では、回路２０は、２つの金属酸化物半導体（ＭＯＳ）電界効果トランジスタ（ＦＥＴ）：ＰチャネルＭＯＳ（ＰＭＯＳ）トランジスタ２４及びネイティブＮチャネルＭＯＳ（ＮＭＯＳ）トランジスタ２８を含む。「Ｐチャネル」及び「Ｐタイプ」という用語は、本明細書では交換可能に使用され、「Ｎチャネル」及び「Ｎタイプ」も同様である。各トランジスタは、それぞれゲートＧ、ソースＳ及びドレインＤ端子を有する。
【００１９】
「ネイティブトランジスタ」という用語は、ゲートとソースとの間の電圧（Ｖｇｓ）がゼロであっても、遮断状態とならずに導通状態（そのソースとドレインとの間）にあるトランジスタを指す。Ｖｇｓの機能として、ソース−ドレイン電流は単調に（ｍｏｎｏｔｏｎｉｃａｌｌｙ）増加する。ネイティブＮ型トランジスタは一般、Ｖｇｓが０Ｖ以下である場合に遮断状態になる。Ｐ型トランジスタは一般、Ｖｇｓが０．７Ｖ以下である場合に遮断状態になる。
【００２０】
本実施例では、ＰＭＯＳトランジスタ２４とネイティブＮＭＯＳトランジスタ２８は、以下のように接続される：
●  ネイティブＮＭＯＳトランジスタ２８とＰＭＯＳトランジスタ２４のゲートＧ、及びネイティブＮＭＯＳトランジスタ２８のソースＳは接地される。
●  ネイティブＮＭＯＳトランジスタ２８及びＰＭＯＳトランジスタ２４のドレインＤは、互いに接続されると共に、ＯＵＴＰＵＴ電圧が供給される出力ポートに接続される。
●  ＰＭＯＳトランジスタ２４のソースＳは入力電圧ＶＣＣに接続される。
【００２１】
いくつかの実施例では、ＰＭＯＳトランジスタ２４及びネイティブＮＭＯＳトランジスタ２８の両方が、大チャネル（ｌａｒｇｅ−Ｌ）トランジスタである。例示的な実施例では、ＰＭＯＳトランジスタ２４のチャネル長は少なくとも７ｕｍであり、ネイティブＮＭＯＳトランジスタ２８のチャネル長は少なくとも２ｕｍである。チャネル長が長いため、ＶＣＣが公称値（ｎｏｍｉｎａｌ  ｖａｌｕｅ）に達する場合の作動状態での漏洩電流を低減することができる。上記の値は一例として選択され、別の実施形態で他の適切な値を代用することもできる。
【００２２】
図１の回路構成は、本発明の概念を明確にするために選択された構成例である。別の実施形態では、他の適切な構成を使用することもできる。いくつかの実施例では、回路２０は、従来の相補型金属酸化膜半導体（ＣＭＯＳ）プロセスを使用して製造され、場合によっては埋め込まれた電子回路の他の部分と一緒に製造される。例えば、回路２０は、従来のＣＭＯＳ製造プロセスを使用して、ＩＣ内で駆動するリセット生成回路とともに製造することができる。トランジスタ２８に適用するネイティブＮＭＯＳトランジスタは、一般的に様々なＣＭＯＳプロセスが利用可能である。
【００２３】
回路２０は、様々なタイプの電子装置において様々な目的のために使用されることができる。例えば、回路２０は、電子回路、例えば集積回路（ＩＣ）のパワーアップシーケンスにおいてリセット信号を生成するデジタル回路を駆動するために使用されることができる。本実施例では、電子回路は、回路２０などの電力検出回路と、電力検出回路によって生成された出力電圧に応じてリセット信号を生成するリセット生成回路とを備える。電力検出回路は、パワーアップ中に電子回路の電源（ＶＣＣ）を監視し、ＶＣＣが閾値電圧を超えて上昇した場合のみに、リセット生成回路によってリセット信号を生成させる。ＶＣＣが閾値電圧以下である場合に、安定化されていないとみなされるため、リセットをトリガしない。
【００２４】
図２は、本発明の一実施例による、図１の電力検出回路２０のシミュレーションされた性能を示すグラフである。このグラフは、入力電圧（ＶＣＣ）に対する出力電圧（ＯＵＴＰＵＴ）の依存性を示す。この図から分かるように、出力電圧が約０．８ボルトの閾値電圧に上昇するまで、ＶＣＣに対しては実質的にゼロである小さな値のままに維持する。ＶＣＣがこの閾値電圧に達して、さらにそれを超えると、出力電圧は急速上昇し、ＶＣＣに収束する。図１の回路の例では、閾値電圧はＰＭＯＳトランジスタ２４の閾値電圧によって決定される。
【００２５】
本明細書で説明する実施形態は、主にリセット信号生成回路に対処するが、本明細書に記載の方法及びシステムは、フリーランニング発振器ターンオン回路などの他の応用にも使用することができる。
【００２６】
したがって、上述した実施例は例として記載されたものであり、本発明は、上記具体的に示され説明されたものに限定されないことが理解されよう。むしろ、本発明の範囲は、上述した様々な特徴の組み合わせ及び部分的な組み合わせ、ならびに前述の説明から当業者が想到し得る、従来技術に開示されていない変形及び修正を含む。本特許出願において参照により援用される文書は、本出願の一部であるとみなされるべきであり、これらの組み込まれた文書において、本明細書に明示または示唆された定義と矛盾する場合、本明細書に定義されたもののみが考慮されるべきである。
【符号の説明】
【００２７】
２０：電力検出回路
２４：Ｐチャネル金属酸化膜半導体（ＰＭＯＳ）トランジスタ
２８：ネイティブＮチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタ
Ｄ：ドレーン
Ｇ：ゲート
Ｓ：ソース
Ｖ：電圧（ボルト）
ＶＣＣ：入力電圧
ＯＵＴＰＵＴ：出力電圧
【図１】
2018074567.tif 000003
【図２】
2018074567.tif 000004