(57)【要約】【課題】撮影した映像のフリッカによる影響を抑制し、車載用に適用できる固体撮像装置を提供する。【解決手段】固体撮像装置１は、画素領域１０１，２０１と周辺回路１０２，２０２とを備える。画素領域１０１，２０１には複数の画素Ａ〜Ｈが配置され、入射光を光電変換して画素毎に光信号を生成する。画素領域１０１，２０１は第１の画素群Ａ〜Ｄと第２の画素群Ｅ〜Ｈとにより画素グループが構成されている。周辺回路１０２，２０２は複数の画素Ａ〜Ｈを制御する。周辺回路１０２，２０２は第１の画素群Ａ〜Ｄにおける光信号の書き込みと第２の画素群Ｅ〜Ｈにおける光信号の読み出しとを第１の期間で実行し、第１の画素群Ａ〜Ｄにおける光信号の読み出しと第２の画素群Ｅ〜Ｈにおける光信号の書き込みとを第２の期間で実行する。【選択図】図５
2018148507.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が配置され、入射光を光電変換して画素毎に光信号を生成する画素領域と、
前記複数の画素を制御する周辺回路と、
を備え、
前記画素領域は、第１の画素群と第２の画素群とにより画素グループが構成され、
前記周辺回路は、前記第１の画素群における光信号の書き込みと前記第２の画素群における光信号の読み出しとを第１の期間で実行し、前記第１の画素群における光信号の読み出しと前記第２の画素群における光信号の書き込みとを第２の期間で実行する
ことを特徴とする固体撮像装置。
【請求項２】
前記周辺回路は、前記第１の画素群を構成する各画素に対して前記第１の期間内における異なるタイミングで光信号が書き込まれるように前記第１の画素群を制御し、前記第２の画素群を構成する各画素に対して前記第２の期間内における異なるタイミングで光信号が書き込まれるように前記第２の画素群を制御することを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第１の期間と前記第２の期間とにより１フレームが構成され、前記第１の期間に前記第２の画素群から読み出された光信号と、前記第２の期間に前記第１の画素群から読み出された光信号とにより１フレームの画像が構成されることを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
前記複数の画素は、行方向及び列方向に配置され、
前記第１の画素群は奇数行毎に配置され、
前記第２の画素群は偶数行毎に配置されている
ことを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置、特に車載用の裏面照射型固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置は、車載用として用いられる場合、ＬＥＤフリッカという現象が問題になっている。一般的に、信号機等のＬＥＤ表示装置では、ＬＥＤの光量をＰＷＭ（Pulse Width Modulation）により調整している。ＬＥＤフリッカは、ＬＥＤがオフ状態の期間に撮影された映像が暗くなってしまい、点滅して見える現象である。特許文献１には、フリッカを検出して画像処理を行う撮像装置が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−８８９１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載されているような撮像装置では、画像処理に時間がかかるため、撮影した画像を実時間で表示したい車載用としては不向きである。
【０００５】
本発明は、撮影した映像のフリッカによる影響を抑制し、車載用に適用できる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、複数の画素が配置され、入射光を光電変換して画素毎に光信号を生成する画素領域と、前記複数の画素を制御する周辺回路とを備え、前記画素領域は、第１の画素群と第２の画素群とにより画素グループが構成され、前記周辺回路は、前記第１の画素群における光信号の書き込みと前記第２の画素群における光信号の読み出しとを第１の期間で実行し、前記第１の画素群における光信号の読み出しと前記第２の画素群における光信号の書き込みとを第２の期間で実行することを特徴とする固体撮像装置を提供する。
【発明の効果】
【０００７】
本発明の固体撮像装置によれば、撮影した映像のフリッカによる影響を抑制し、車載用に適用できる。
【図面の簡単な説明】
【０００８】
【図１】一実施形態の固体撮像装置を示す斜視図である。
【図２】第１の基板を示す構成図である。
【図３】第２の基板を示す構成図である。
【図４】一実施形態の固体撮像装置の一画素の断面図である。
【図５】奇数行及び偶数行に配置されている画素を示す構成図である。
【図６】奇数行及び偶数行の画素回路を示す回路図である。
【図７】奇数行及び偶数行の画素回路を示す回路図である。
【図８】カラム処理回路を示す構成図である。
【図９】一実施形態の固体撮像装置における光信号の書き込みと読出しの動作を説明するためのタイムチャートである。
【図１０】奇数行の画素における画素回路の光信号の書き込み動作を説明するためのタイムチャートである。
【図１１】奇数行の画素における画素回路の光信号の読み出し動作を説明するためのタイムチャートである。
【図１２】奇数行の画素における画素回路の光信号の読み出し動作を説明するためのフローチャートである。
【図１３】第１の露光時間における光信号とショットノイズとの関係を示す図である。
【図１４】水平走査回路へ読み出される光信号と入射光の光量との関係を示す図である。
【図１５】偶数行の画素における画素回路の光信号の書き込み動作を説明するためのタイムチャートである。
【図１６】偶数行の画素における画素回路の光信号の読み出し動作を説明するためのタイムチャートである。
【図１７】比較例の固体撮像装置における光信号の書き込みと読出しの動作を説明するためのタイムチャートである。
【発明を実施するための形態】
【０００９】
図１を用いて、一実施形態の固体撮像装置の構成例を説明する。固体撮像装置１は、基板１００（第１の基板）と、基板２００（第２の基板）と、放熱板２とを備える。基板１００は外部から入射した光を光電変換して光信号を生成する。基板２００は基板１００と接続され、光信号を保持して出力する。放熱板２は基板１００及び基板２００が発生した熱を外部へ放出する。例えば放熱板２にペルチェ素子等の温度制御手段を設け、基板１００及び基板２００の温度を制御してもよい。
【００１０】
基板１００は、例えば厚さが１０μｍ程度のシリコン基板である。基板２００は、例えば厚さが２００μｍ〜１ｍｍ程度のシリコン基板である。放熱板２の厚さは１ｍｍ〜３ｍｍ程度である。放熱板２の材料として、金属、熱伝導性の高いセラミック、プラスチック、ダイヤモンド等の炭素系材料、サファイア、各種半導体基板、または多層構造の回路基板を用いてもよい。また、パッケージの一部を放熱板２として機能させてもよい。
【００１１】
基板２００を基板１００よりも大きくしてもよい。基板２００の基板１００が接続されている領域よりも外側の領域に、外部回路と接続するためのパッドを形成してもよい。なお、基板１００と基板２００とは同じ大きさであっても構わない。
【００１２】
放熱板２を基板２００よりも大きくしてもよい。放熱板２を大きくすることにより放熱性を向上させることができる。基板２００を貫通するトンネル部を形成し、トンネル部にマイクロバンプを形成し、放熱板２を介して基板１００及び基板２００と外部回路とを接続してもよい。
【００１３】
図２を用いて、基板１００の構成例を説明する。図２は基板１００の表面を示している。基板１００は、複数の画素が行方向及び列方向に配置されている画素領域１０１（第１の画素領域）と、画素領域１０１の周辺に配置され、各画素の駆動制御を行う周辺回路１０２（第１の周辺回路）と、基板２００に接続するパッド１０３（第１のパッド）とを有する。
【００１４】
周辺回路１０２は、各画素を駆動する駆動回路、駆動回路を制御する制御回路、及び電源回路を有する。周辺回路１０２をＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路で構成してもよい。
【００１５】
図３を用いて、基板２００の構成例を説明する。図３は基板２００の表面を示している。基板２００は、複数の画素が行方向及び列方向に配置されている画素領域２０１（第２の画素領域）と、画素領域２０１の周辺に配置され、各画素の駆動制御を行う周辺回路２０２（第２の周辺回路）と、基板１００に接続するパッド２０３（第２のパッド）とを有する。
【００１６】
周辺回路２０２は、カラム毎にデジタル・アナログ変換する回路、デジタル・アナログ変換に必要な高性能のランプ波形を生成するデジタル・アナログ変換器、各光信号に基づいて画像を構成する回路、電源回路、タイミング調整回路、及びクロック信号供給回路を有する。各光信号に基づいて画像を構成する回路は、例えば白傷補正、階調設定、ホワイトバランス設定等の各種回路、フィールドメモリ、画像・動画圧縮回路、及び外部とのシリアル通信を行うための回路を含む。周辺回路２０２をＣＭＯＳ回路で構成してもよい。基板２００を基板１００よりも大きくする場合、基板２００の外周部に、外部回路と接続するためのパッド２０４を形成してもよい。
【００１７】
基板１００と基板２００とは、図２に示す画素領域１０１と図３に示す画素領域２０１とが対向し、かつ、パッド１０３とパッド２０３とが対向するように配置されている。従って、図１に示す基板１００の上面は基板１００の裏面である。
【００１８】
パッド１０３とパッド２０３とは例えばマイクロバンプを介して電気的に接続されている。画素領域１０１の各画素と画素領域２０１の各画素とはマイクロバンプを介して画素毎に接続されている。即ち、基板１００と基板２００とは、マイクロバンプを介して電気的に接続されている。画素領域１０１の一画素と、その一画素に電気的に接続されている画素領域２０１の一画素とにより一単位の画素が構成されている。
【００１９】
図４は、固体撮像装置１の一画素の断面を示している。図４の上部が基板１００であり、中央部が基板２００であり、下部が放熱板２である。放熱板２は基板２００の裏面（図４の下側の面）に固定されている。
【００２０】
基板１００と基板２００とは接続部３で電気的に接続されている。基板１００の画素領域１０１のパッドと基板２００の画素領域２０１のパッドとをマイクロバンプを介して接続し、接続部３を形成するようにしてもよい。基板１００と基板２００との間隙には、樹脂または金属により形成された遮光部材４が充填されている。遮光部材４は、基板１００の裏面側から入射した外部光が基板２００に入射されることを防止する。
【００２１】
基板１００は、配線領域１２０（第１の配線領域）と、受光領域１３０と、ｐ＋型領域１４０（第１のｐ＋型領域）と、絶縁膜１４１（第１の絶縁膜）と、カラーフィルタ１４２と、マイクロレンズ１４３とが積層された積層構造を有する。カラーフィルタ１４２として、透明フィルタ、赤色フィルタ、緑色フィルタ、及び青色フィルタを用いてもよい。絶縁膜１４１としてシリコン酸化膜を用いてもよい。
【００２２】
受光領域１３０はシリコン基板（シリコン層）により形成されている。受光領域１３０は、ｎ型の光電変換領域１３１と、ｐ型ウェル１３２と、ｎ＋型領域１３３と、ｐ＋型領域１３４（第２のｐ＋型領域）とを有する。光電変換領域１３１とｐ型ウェル１３２とによりフォトダイオード１０５が構成される。隣り合う画素は、フォトダイオード１０５の電荷が互いに混合しないように分離領域１０７により分離されている。
【００２３】
基板１００の裏面（図４の上側の面）の分離領域１０７を形成するための領域以外の領域にレジストマスクを形成し、イオン注入することにより分離領域１０７を形成してもよい。または、基板１００の裏面の分離領域１０７を形成するための領域以外の領域に例えば窒化シリコン膜マスクを形成し、窒化シリコン膜マスク以外の領域をエッチングすることによりトレンチを形成し、トレンチに酸化シリコン、窒化シリコン、またはポリシリコンを埋め込むことにより、分離領域１０７を形成してもよい。
【００２４】
光電変換領域１３１と絶縁膜１４１との界面、及び光電変換領域１３１と配線領域１２０との界面では、光電変換領域１３１の結晶構造が壊れている場合がある。そのため、これら界面では非光信号のキャリアが発生し、ノイズの原因となる。そこで、これら界面にｐ＋型領域１３４，１４０を介在させることにより、非光信号のキャリアをｐ＋型領域１３４，１４０へ移動させることができる。
【００２５】
配線領域１２０は、絶縁膜１２１（第２の絶縁膜）と、ゲート１２２と、金属配線１２３（第１の金属配線）とを有する。ゲート１２２及び金属配線１２３は絶縁膜１２１の内部に形成されている。ｐ型ウェル１３２、ソース及びドレインとなるｎ＋型領域１３３、及びゲート１２２は、基板１００のＭＯＳＦＥＴ（MOS Field Effect Transistor）を構成する。基板１００は、フォトダイオード１０５及びＭＯＳＦＥＴを含む画素回路１５０（第１の画素回路）を有する。
【００２６】
基板１００の裏面側から外部光が入射する。外部光は、画素毎にマイクロレンズ１４３、カラーフィルタ１４２、絶縁膜１４１、及びｐ＋型領域１４０を透過し、フォトダイオード１０５により光信号電荷に光電変換される。光信号電荷は、基板１００内に形成されているＭＯＳＦＥＴにより電圧に変換され、光信号として金属配線１２３及び接続部３を介して基板２００へ出力される。画素回路１５０は、入射光を光電変換して光信号を生成する光電変換回路である。
【００２７】
基板２００は、ｐ型シリコン基板２１０と、配線領域２２０（第２の配線領域）とが積層された積層構造を有する。配線領域２２０は、絶縁膜２２１（第３の絶縁膜）と、ゲート２２２と、金属配線２２３（第２の金属配線）とを有する。ゲート２２２及び金属配線２２３は絶縁膜２２１の内部に形成されている。
【００２８】
ｐ型シリコン基板２１０は、ソース及びドレインとなるｎ＋型領域２１１を有する。ｐ型シリコン基板２１０とｎ＋型領域２１１とゲート２２２とは、基板２００のＭＯＳＦＥＴを構成する。絶縁膜２２１とゲート２２２とｐ型シリコン基板２１０とは、基板２００のＭＯＳキャパシタを構成する。基板２００は、ＭＯＳＦＥＴ及びＭＯＳキャパシタを含む画素回路２５０（第２の画素回路）を有する。即ち、固体撮像装置１は、画素単位で画素回路１５０と画素回路２５０とを有する。
【００２９】
画素回路１５０から接続部３を介して出力された光信号は、画素回路２５０のＭＯＳキャパシタに保持され、ＭＯＳＦＥＴによりスイッチ制御され、出力される。画素回路２５０は、光信号を保持し、出力する信号保持回路及び出力回路である。
【００３０】
画素回路１５０及び画素回路２５０のＭＯＳＦＥＴはｎ型のＭＯＳＦＥＴである。ＭＯＳＦＥＴを構成する各半導体の導電型を逆の導電型にする（具体的にはｐ型をｎ型にし、ｎ型をｐ型にする）ことにより、ｐ型のＭＯＳＦＥＴとしてもよい。また、受光領域１３０を構成するシリコン基板の導電型とは逆の導電型のウェルを形成し、ＣＭＯＳＦＥＴを構成してもよい。例えば、ｐ型シリコン基板にｎ型ウェルを形成してＣＭＯＳＦＥＴを構成する。
【００３１】
固体撮像装置１は、フォトダイオード１０５を含む画素回路１５０が形成された基板１００と、画素回路２５０が形成された基板２００とが接続され、基板１００の裏面側から外部光が入射する裏面照射型の固体撮像装置である。
【００３２】
固体撮像装置１の画素領域１０１，２０１には、画素が例えば４×ｍ列（ｍは自然数）で、かつ、２×ｎ行（ｎは自然数）に配置されている。画素領域１０１，２０１は、複数の画素群により画素グループが構成されている。図５を用いて、奇数行に配置されている４個の画素Ａ，Ｂ，Ｃ，Ｄで構成された画素群と、偶数行に配置されている４個の画素Ｅ，Ｆ，Ｇ，Ｈで構成された画素群とにより１画素グループが構成されている場合について説明する。なお、図５では、説明をわかりやすくするために、第１列から第８列まで、かつ、第１行から第４行までの画素を図示している。
【００３３】
画素領域１０１，２０１には、画素Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈが配置されている。奇数行に配置された４個の画素Ａ，Ｂ，Ｃ，Ｄで構成された画素群（第１の画素群）と、偶数行に配置された４個の画素Ｅ，Ｆ，Ｇ，Ｈで構成された画素群（第２の画素群）とにより１画素グループが構成される。
【００３４】
各画素を区別するために、１行目で１列目〜４列目の画素Ａ，Ｂ，Ｃ，ＤをＡ１−１，Ｂ１−１，Ｃ１−１，Ｄ１−１とする。２行目で１列目〜４列目の画素Ｅ，Ｆ，Ｇ，ＨをＥ１−１，Ｆ１−１，Ｇ１−１，Ｈ１−１とする。画素Ａ１−１，Ｂ１−１，Ｃ１−１，Ｄ１−１，Ｅ１−１，Ｆ１−１，Ｇ１−１，Ｈ１−１により１画素グループを構成する。
【００３５】
１行目で５列目〜８列目の画素をＡ１−２，Ｂ１−２，Ｃ１−２，Ｄ１−２とする。２行目で５列目〜８列目の画素をＥ１−２，Ｆ１−２，Ｇ１−２，Ｈ１−２とする。画素Ａ１−２，Ｂ１−２，Ｃ１−２，Ｄ１−２，Ｅ１−２，Ｆ１−２，Ｇ１−２，Ｈ１−２により１画素グループを構成する。
【００３６】
また、３行目で１列目〜４列目の画素をＡ２−１，Ｂ２−１，Ｃ２−１，Ｄ２−１とする。４行目で１列目〜４列目の画素をＥ２−１，Ｆ２−１，Ｇ２−１，Ｈ２−１とする。画素Ａ２−１，Ｂ２−１，Ｃ２−１，Ｄ２−１，Ｅ２−１，Ｆ２−１，Ｇ２−１，Ｈ２−１により１画素グループを構成する。
【００３７】
３行目で５列目〜８列目の画素をＡ２−２，Ｂ２−２，Ｃ２−２，Ｄ２−２とする。４行目で５列目〜８列目の画素をＥ２−２，Ｆ２−２，Ｇ２−２，Ｈ２−２とする。画素Ａ２−２，Ｂ２−２，Ｃ２−２，Ｄ２−２，Ｅ２−２，Ｆ２−２，Ｇ２−２，Ｈ２−２により１画素グループを構成する。即ち、１画素グループは、奇数行の画素Ａ，Ｂ，Ｃ，Ｂを含む第１の画素群と偶数行の画素Ｅ，Ｆ，Ｇ，Ｈを含む第２の画素群とにより構成されている。
【００３８】
図６は、奇数行の画素Ａ１−１及び偶数行の画素Ｅ１−１の画素回路を示している。なお、説明をわかりやすくするために、図１〜図５と同じ構成部には同じ符号を付す。
【００３９】
画素Ａ１−１，Ｅ１−１は、画素回路１５０と、接続部３と、画素回路２５０とを有する。２つの画素を区別するために、奇数行の画素Ａ１−１では、画素回路１５０を１５０１、接続部３を３１、画素回路２５０を２５０１、フォトダイオード１０５を１０５１とする。偶数行の画素Ｅ１−１では、画素回路１５０を１５０２、接続部３を３２、画素回路２５０を２５０２、フォトダイオード１０５を１０５２とする。画素Ａ１−１と画素Ｅ１−１とは基本的に同じ回路構成を有するため、まとめて説明する。
【００４０】
画素回路１５０１，１５０２は、フォトダイオード１０５１，１０５２と、転送トランジスタ（以下、トランジスタをＴｒと称す）１５１１，１５１２と、フローティングディフュージョン（以下、ＦＬＤと称す）１５２１，１５２２と、リセットＴｒ１５３１，１５３２（第１のリセットＴｒ）とを有する。
【００４１】
また、画素回路１５０１，１５０２は、増幅Ｔｒ１５４１，１５４２（第１の増幅Ｔｒ）と、負荷Ｔｒ１５５１，１５５２とを有する。転送Ｔｒ１５１１，１５１２、リセットＴｒ１５３１，１５３２、増幅Ｔｒ１５４１，１５４２、及び負荷Ｔｒ１５５１，１５５２は、基板１００に形成されたＭＯＳＦＥＴである。
【００４２】
フォトダイオード１０５１，１０５２は、入射光をホール電子対に変換する。ホール電子対のうち、どちらか一方（例えば電子）が光信号電荷としてフォトダイオード１０５１，１０５２に蓄積される。転送Ｔｒ１５１１，１５１２は、周辺回路１０２から出力される転送信号ＴＳ１ａ，ＴＳ２ｅにより制御される。
【００４３】
転送信号ＴＳ１ａ，ＴＳ２ｅにより転送Ｔｒ１５１１，１５１２がオン状態になると、フォトダイオード１０５１，１０５２に蓄積されている光信号電荷はＦＬＤ１５２１，１５２２へ転送される。ＦＬＤ１５２１，１５２２は、拡散層で構成されている微小浮遊容量であり、転送された光信号電荷（電子）により電位が減少する。ＦＬＤ１５２１，１５２２の浮遊容量をＣ１５２１，Ｃ１５２２とする。
【００４４】
リセットＴｒ１５３１，１５３２は、周辺回路１０２から出力されるリセット信号ＲＳ１１ａ，ＲＳ１２ｅにより制御される。リセット信号ＲＳ１１ａ，ＲＳ１２ｅによりリセットＴｒ１５３１，１５３２がオン状態になることで、ＦＬＤ１５２１，１５２２はリセットされる。
【００４５】
ＦＬＤ１５２１，１５２２は増幅Ｔｒ１５４１，１５４２のゲートに接続されている。増幅Ｔｒ１５４１，１５４２は、ＦＬＤ１５２１，１５２２の電位を増幅させる。負荷Ｔｒ１５５１，１５５２は、周辺回路１０２から印加される電圧ＬＶ１ａ，ＬＶ２ｅに応じて負荷として機能する。負荷Ｔｒ１５５１，１５５２により発生した電圧は光信号として、接続部３１，３２を介して画素回路２５０１，２５０２へ出力される。
【００４６】
画素回路２５０１，２５０２は、スイッチングＴｒ２５１１，２５１２（第１のスイッチングＴｒ）と、スイッチングＴｒ２５２１，２５２２（第２のスイッチングＴｒ）と、スイッチングＴｒ２５３１，２５３２（第３のスイッチングＴｒ）と、スイッチングＴｒ２５４１，２５４２（第４のスイッチングＴｒ）とを有する。
【００４７】
また、画素回路２５０１，２５０２は、キャパシタ２５５１，２５５２（第１のキャパシタ）と、キャパシタ２５６１，２５６２（第２のキャパシタ）と、キャパシタ２５７１，２５７２（第３のキャパシタ）と、ノード２５８１，２５８２と、リセットＴｒ２５９１，２５９２（第２のリセットＴｒ）と、増幅Ｔｒ２６０１，２６０２（第２の増幅Ｔｒ）と、選択Ｔｒ２６１１，２６１２とを有する。
【００４８】
キャパシタ２５５１，２５５２、キャパシタ２５６１，２５６２、及びキャパシタ２５７１，２５７２は、画素回路１５０１，１５０２から出力された光信号を保持する保持部として機能する。
【００４９】
スイッチングＴｒ２５１１，２５１２，２５２１，２５２２，２５３１，２５３２，２５４１，２５４２、リセットＴｒ２５９１，２５９２、増幅Ｔｒ２６０１，２６０２、及び選択Ｔｒ２６１１，２６１２は、基板２００に形成されたＭＯＳＦＥＴである。キャパシタ２５５１，２５５２，２５６１，２５６２，２５７１，２５７２は基板２００に形成されたＭＯＳキャパシタである。
【００５０】
スイッチングＴｒ２５１１，２５１２は、周辺回路２０２から出力される制御信号ＣＳ１１ａ，ＣＳ１２ｅにより制御される。制御信号ＣＳ１１ａ，ＣＳ１２ｅによりスイッチングＴｒ２５１１，２５１２がオン状態になると画素回路１５０１，１５０２と接続し、オフ状態になると接続を遮断する。
【００５１】
スイッチングＴｒ２５２１，２５２２は、周辺回路２０２から出力される制御信号ＣＳ２１ａ，ＣＳ２２ｅにより制御される。スイッチングＴｒ２５２１，２５２２は、制御信号ＣＳ２１ａ，ＣＳ２２ｅにより、光信号をキャパシタ２５５１，２５５２へ書き込んだり読み出したりする。スイッチングＴｒ２５３１，２５３２は、周辺回路２０２から出力される制御信号ＣＳ３１ａ，ＣＳ３２ｅにより制御される。
【００５２】
スイッチングＴｒ２５３１，２５３２は、制御信号ＣＳ３１ａ，ＣＳ３２ｅにより光信号をキャパシタ２５６１，２５６２へ書き込んだり読み出したりする。スイッチングＴｒ２５４１，２５４２は、周辺回路２０２から出力される制御信号ＣＳ４１ａ，ＣＳ４２ｅにより制御される。スイッチングＴｒ２５４１，２５４２は、制御信号ＣＳ４１ａ，ＣＳ４２ｅにより光信号をキャパシタ２５７１，２５７２へ書き込んだり読み出したりする。
【００５３】
リセットＴｒ２５９１，２５９２は、周辺回路２０２から出力されるリセット信号ＲＳ２１ａ，ＲＳ２２ｅにより制御される。リセット信号ＲＳ２１ａ，ＲＳ２２ｅによりリセットＴｒ２５９１，２５９２がオン状態になることで、ノード２５８１，２５８２はリセットされる。ノード２５８１，２５８２は増幅Ｔｒ２６０１，２６０２のゲートに接続されている。増幅Ｔｒ２６０１，２６０２は、ノード２５８１，２５８２の電位を増幅させる。
【００５４】
選択Ｔｒ２６１１，２６１２は、周辺回路２０２から出力される画素選択信号ＳＳ１ａ，ＳＳ２ｅにより制御される。画素選択信号ＳＳ１ａ，ＳＳ２ｅにより選択Ｔｒ２６１１，２６１２がオン状態になることで、画素が選択され、選択された画素の増幅Ｔｒ２６０１，２６０２から光信号が選択Ｔｒ２６１１，２６１２を介してカラム信号線Ｌ１へ出力される。第１列の全ての画素（図５ではＡ１−１，Ｅ１−１，Ａ２−１，Ｅ２−１）は、カラム信号線Ｌ１に接続されている。
【００５５】
図７は、奇数行の画素Ｂ１−１，Ｃ１−１，Ｄ１−１及び偶数行の画素Ｆ１−１，Ｇ１−１，Ｈ１−１の画素回路を示している。なお、説明をわかりやすくするために、図６と同じ構成部には同じ符号を付す。
【００５６】
画素Ｂ１−１，Ｃ１−１，Ｄ１−１，Ｆ１−１，Ｇ１−１，Ｈ１−１は、画素回路１５０と、接続部３と、画素回路２５０とを有する。奇数行の画素Ｂ１−１，Ｃ１−１，Ｄ１−１は、画素Ａ１−１と同様に、画素回路１５０１と、接続部３１と、画素回路２５０１と、フォトダイオード１０５１とを有する。偶数行の画素Ｆ１−１，Ｇ１−１，Ｈ１−１は、画素Ｅ１−１と同様に、画素回路１５０２と、接続部３２と、画素回路２５０２と、フォトダイオード１０５２とを有する。
【００５７】
従って、画素Ｂ１−１，Ｃ１−１，Ｄ１−１及び画素Ｆ１−１，Ｇ１−１，Ｈ１−１は、画素Ａ１−１及び画素Ｅ１−１と基本的に同じ回路構成を有する。そこで、画素Ａ１−１及び画素Ｅ１−１との相違点について説明する。
【００５８】
画素Ｂ１−１，Ｆ１−１では、転送Ｔｒ１５１１，１５１２は、周辺回路１０２から出力される転送信号ＴＳ１ｂ，ＴＳ２ｆにより制御される。画素Ｃ１−１，Ｇ１−１では、転送Ｔｒ１５１１，１５１２は、周辺回路１０２から出力される転送信号ＴＳ１ｃ，ＴＳ２ｇにより制御される。画素Ｄ１−１，Ｈ１−１では、転送Ｔｒ１５１１，１５１２は、周辺回路１０２から出力される転送信号ＴＳ１ｄ，ＴＳ２ｈにより制御される。
【００５９】
転送信号ＴＳ１ｂ，ＴＳ１ｃ，ＴＳ１ｄにより転送Ｔｒ１５１１がオン状態になると、フォトダイオード１０５１に蓄積されている光信号電荷はＦＬＤ１５２１へ転送される。転送信号ＴＳ２ｆ，ＴＳ２ｇ，ＴＳ２ｈにより転送Ｔｒ１５１２がオン状態になると、フォトダイオード１０５２に蓄積されている光信号電荷はＦＬＤ１５２２へ転送される。
【００６０】
画素Ｂ１−１，Ｆ１−１では、リセットＴｒ１５３１，１５３２は、周辺回路１０２から出力されるリセット信号ＲＳ１１ｂ，ＲＳ１２ｆにより制御される。画素Ｃ１−１，Ｇ１−１では、リセットＴｒ１５３１，１５３２は、周辺回路１０２から出力されるリセット信号ＲＳ１１ｃ，ＲＳ１２ｇにより制御される。画素Ｄ１−１，Ｈ１−１では、リセットＴｒ１５３１，１５３２は、周辺回路１０２から出力されるリセット信号ＲＳ１１ｄ，ＲＳ１２ｈにより制御される。
【００６１】
リセット信号ＲＳ１１ｂ，ＲＳ１１ｃ，ＲＳ１１ｄによりリセットＴｒ１５３１がオン状態になることで、ＦＬＤ１５２１はリセットされる。リセット信号ＲＳ１２ｆ，ＲＳ１２ｇ，ＲＳ１２ｈによりリセットＴｒ１５３２がオン状態になることで、ＦＬＤ１５２２はリセットされる。
【００６２】
画素Ｂ１−１，Ｆ１−１では、負荷Ｔｒ１５５１，１５５２は、周辺回路１０２から印加される電圧ＬＶ１ｂ，ＬＶ２ｆに応じて負荷として機能する。画素Ｃ１−１，Ｇ１−１では、負荷Ｔｒ１５５１，１５５２は、周辺回路１０２から印加される電圧ＬＶ１ｃ，ＬＶ２ｇに応じて負荷として機能する。画素Ｄ１−１，Ｈ１−１では、負荷Ｔｒ１５５１，１５５２は、周辺回路１０２から印加される電圧ＬＶ１ｄ，ＬＶ２ｈに応じて負荷として機能する。
【００６３】
画素Ｂ１−１，Ｆ１−１では、スイッチングＴｒ２５１１，２５１２は、周辺回路２０２から出力される制御信号ＣＳ１１ｂ，ＣＳ１２ｆにより制御される。画素Ｃ１−１，Ｇ１−１では、スイッチングＴｒ２５１１，２５１２は、周辺回路２０２から出力される制御信号ＣＳ１１ｃ，ＣＳ１２ｇにより制御される。画素Ｄ１−１，Ｈ１−１では、スイッチングＴｒ２５１１，２５１２は、周辺回路２０２から出力される制御信号ＣＳ１１ｄ，ＣＳ１２ｈにより制御される。
【００６４】
制御信号ＣＳ１１ｂ，ＣＳ１１ｃ，ＣＳ１１ｄによりスイッチングＴｒ２５１１がオン状態になると画素回路１５０１と接続し、オフ状態になると接続を遮断する。制御信号ＣＳ１２ｆ，ＣＳ１２ｇ，ＣＳ１２ｈによりスイッチングＴｒ２５１２がオン状態になると画素回路１５０２と接続し、オフ状態になると接続を遮断する。
【００６５】
画素Ｂ１−１，Ｆ１−１では、スイッチングＴｒ２５２１，２５２２は、周辺回路２０２から出力される制御信号ＣＳ２１ｂ，ＣＳ２２ｆにより制御される。画素Ｃ１−１，Ｇ１−１では、スイッチングＴｒ２５２１，２５２２は、周辺回路２０２から出力される制御信号ＣＳ２１ｃ，ＣＳ２２ｇにより制御される。画素Ｄ１−１，Ｈ１−１では、スイッチングＴｒ２５２１，２５２２は、周辺回路２０２から出力される制御信号ＣＳ２１ｄ，ＣＳ２２ｈにより制御される。
【００６６】
スイッチングＴｒ２５２１は、制御信号ＣＳ２１ｂ，ＣＳ２１ｃ，ＣＳ２１ｄにより、光信号をキャパシタ２５５１へ書き込んだり読み出したりする。スイッチングＴｒ２５２２は、制御信号ＣＳ２２ｆ，ＣＳ２２ｇ，ＣＳ２２ｈにより、光信号をキャパシタ２５５２へ書き込んだり読み出したりする。
【００６７】
画素Ｂ１−１，Ｆ１−１では、スイッチングＴｒ２５３１，２５３２は、周辺回路２０２から出力される制御信号ＣＳ３１ｂ，ＣＳ３２ｆにより制御される。画素Ｃ１−１，Ｇ１−１では、スイッチングＴｒ２５３１，２５３２は、周辺回路２０２から出力される制御信号ＣＳ３１ｃ，ＣＳ３２ｇにより制御される。画素Ｄ１−１，Ｈ１−１では、スイッチングＴｒ２５３１，２５３２は、周辺回路２０２から出力される制御信号ＣＳ３１ｄ，ＣＳ３２ｈにより制御される。
【００６８】
スイッチングＴｒ２５３１は、制御信号ＣＳ３１ｂ，ＣＳ３１ｃ，ＣＳ３１ｄにより光信号をキャパシタ２５６１へ書き込んだり読み出したりする。スイッチングＴｒ２５３２は、制御信号ＣＳ３２ｆ，ＣＳ３２ｇ，ＣＳ３２ｈにより光信号をキャパシタ２５６２へ書き込んだり読み出したりする。
【００６９】
画素Ｂ１−１，Ｆ１−１では、スイッチングＴｒ２５４１，２５４２は、周辺回路２０２から出力される制御信号ＣＳ４１ｂ，ＣＳ４２ｆにより制御される。画素Ｃ１−１，Ｇ１−１では、スイッチングＴｒ２５４１，２５４２は、周辺回路２０２から出力される制御信号ＣＳ４１ｃ，ＣＳ４２ｇにより制御される。画素Ｄ１−１，Ｈ１−１では、スイッチングＴｒ２５４１，２５４２は、周辺回路２０２から出力される制御信号ＣＳ４１ｄ，ＣＳ４２ｈにより制御される。
【００７０】
スイッチングＴｒ２５４１は、制御信号ＣＳ４１ｂ，ＣＳ４１ｃ，ＣＳ４１ｄにより光信号をキャパシタ２５７１へ書き込んだり読み出したりする。スイッチングＴｒ２５４２は、制御信号ＣＳ４２ｆ，ＣＳ４２ｇ，ＣＳ４２ｈにより光信号をキャパシタ２５７２へ書き込んだり読み出したりする。
【００７１】
画素Ｂ１−１，Ｆ１−１では、リセットＴｒ２５９１，２５９２は、周辺回路２０２から出力されるリセット信号ＲＳ２１ｂ，ＲＳ２２ｆにより制御される。画素Ｃ１−１，Ｇ１−１では、リセットＴｒ２５９１，２５９２は、周辺回路２０２から出力されるリセット信号ＲＳ２１ｃ，ＲＳ２２ｇにより制御される。画素Ｄ１−１，Ｈ１−１では、リセットＴｒ２５９１，２５９２は、周辺回路２０２から出力されるリセット信号ＲＳ２１ｄ，ＲＳ２２ｈにより制御される。
【００７２】
リセット信号ＲＳ２１ｂ，ＲＳ２１ｃ，ＲＳ２１ｄによりリセットＴｒ２５９１がオン状態になることで、ノード２５８１はリセットされる。リセット信号ＲＳ２２ｆ，ＲＳ２２ｇ，ＲＳ２２ｈによりリセットＴｒ２５９２がオン状態になることで、ノード２５８２はリセットされる。
【００７３】
画素Ｂ１−１，Ｆ１−１では、選択Ｔｒ２６１１，２６１２は、周辺回路２０２から出力される画素選択信号ＳＳ１ｂ，ＳＳ２ｆにより制御される。画素Ｃ１−１，Ｇ１−１では、選択Ｔｒ２６１１，２６１２は、周辺回路２０２から出力される画素選択信号ＳＳ１ｃ，ＳＳ２ｇにより制御される。画素Ｄ１−１，Ｈ１−１では、選択Ｔｒ２６１１，２６１２は、周辺回路２０２から出力される画素選択信号ＳＳ１ｄ，ＳＳ２ｈにより制御される。
【００７４】
画素選択信号ＳＳ１ｂ，ＳＳ２ｆにより選択Ｔｒ２６１１，２６１２がオン状態になることで、画素が選択され、選択された画素の増幅Ｔｒ２６０１，２６０２から光信号が選択Ｔｒ２６１１，２６１２を介してカラム信号線Ｌ２へ出力される。第２列の全ての画素は、カラム信号線Ｌ２に接続されている。
【００７５】
画素選択信号ＳＳ１ｃ，ＳＳ２ｇにより選択Ｔｒ２６１１，２６１２がオン状態になることで、画素が選択され、選択された画素の増幅Ｔｒ２６０１，２６０２から光信号が選択Ｔｒ２６１１，２６１２を介してカラム信号線Ｌ３へ出力される。第３列の全ての画素は、カラム信号線Ｌ３に接続されている。
【００７６】
画素選択信号ＳＳ１ｄ，ＳＳ２ｈにより選択Ｔｒ２６１１，２６１２がオン状態になることで、画素が選択され、選択された画素の増幅Ｔｒ２６０１，２６０２から光信号が選択Ｔｒ２６１１，２６１２を介してカラム信号線Ｌ４へ出力される。第４列の全ての画素は、カラム信号線Ｌ４に接続されている。１列分の画素が１つのカラム信号線Ｌに接続されている。即ち、カラム信号線Ｌは、画素列毎に形成されている。
【００７７】
画素Ａ２−１，Ｅ２−１は、画素Ａ１−１，Ｅ１−１と同じ画素回路を有し、カラム信号線Ｌ１に接続されている。画素Ｂ２−１，Ｆ２−１は、画素Ｂ１−１，Ｆ１−１と同じ画素回路を有し、カラム信号線Ｌ２に接続されている。画素Ｃ２−１，Ｇ２−１は、画素Ｃ１−１，Ｇ１−１と同じ画素回路を有し、カラム信号線Ｌ３に接続されている。画素Ｄ２−１，Ｈ２−１は、画素Ｄ１−１，Ｈ１−１と同じ画素回路を有し、カラム信号線Ｌ４に接続されている。
【００７８】
画素Ａ１−２，Ｅ１−２は、画素Ａ１−１，Ｅ１−１と同じ画素回路を有し、カラム信号線Ｌ５に接続されている。画素Ｂ１−２，Ｆ１−２は、画素Ｂ１−１，Ｆ１−１と同じ画素回路を有し、カラム信号線Ｌ６に接続されている。画素Ｃ１−２，Ｇ１−２は、画素Ｃ１−１，Ｇ１−１と同じ画素回路を有し、カラム信号線Ｌ７に接続されている。画素Ｄ１−２，Ｈ１−２は、画素Ｄ１−１，Ｈ１−１と同じ画素回路を有し、カラム信号線Ｌ８に接続されている。
【００７９】
画素Ａ２−２，Ｅ２−２は、画素Ａ１−１，Ｅ１−１と同じ画素回路を有し、カラム信号線Ｌ５に接続されている。画素Ｂ２−２，Ｆ２−２は、画素Ｂ１−１，Ｆ１−１と同じ画素回路を有し、カラム信号線Ｌ６に接続されている。画素Ｃ２−２，Ｇ２−２は、画素Ｃ１−１，Ｇ１−１と同じ画素回路を有し、カラム信号線Ｌ７に接続されている。画素Ｄ２−２，Ｈ２−２は、画素Ｄ１−１，Ｈ１−１と同じ画素回路を有し、カラム信号線Ｌ８に接続されている。
【００８０】
選択Ｔｒ２６１１により第１行の画素Ａ１−１，Ｂ１−１，Ｃ１−１，Ｄ１−１，Ａ１−２，Ｂ１−２，Ｃ１−２，Ｄ１−２を行方向に順次選択することにより、各光信号は対応する画素列のカラム信号線Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６，Ｌ７，Ｌ８へ順次出力される。選択Ｔｒ２６１１により第３行の画素Ａ２−１，Ｂ２−１，Ｃ２−１，Ｄ２−１，Ａ２−２，Ｂ２−２，Ｃ２−２，Ｄ２−２を行方向に順次選択することにより、各光信号は対応する画素列のカラム信号線Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６，Ｌ７，Ｌ８へ順次出力される。
【００８１】
選択Ｔｒ２６１２により第２行の画素Ｅ１−１，Ｆ１−１，Ｇ１−１，Ｈ１−１，Ｅ１−２，Ｆ１−２，Ｇ１−２，Ｈ１−２を行方向に順次選択することにより、各光信号は対応する画素列のカラム信号線Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６，Ｌ７，Ｌ８へ順次出力される。選択Ｔｒ２６１２により第４行の画素Ｅ２−１，Ｆ２−１，Ｇ２−１，Ｈ２−１，Ｅ２−２，Ｆ２−２，Ｇ２−２，Ｈ２−２を行方向に順次選択することにより、各光信号は対応する画素列のカラム信号線Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６，Ｌ７，Ｌ８へ順次出力される。
【００８２】
図８を用いて、カラム信号線Ｌ｛Ｌ１〜Ｌ８（ｍ＝２）｝に接続するカラム処理回路を説明する。カラム処理回路２６０は基板２００の周辺回路２０２に形成されている。カラム処理回路２６０は、電流源負荷２６１と、プログラマブルアンプ２６２と、コンパレータ２６３（第１のコンパレータ）と、カウンタ２６４と、コンパレータ２６５（第２のコンパレータ）と、メモリ２６６とを有する。コンパレータ２６３とカウンタ２６４とコンパレータ２６５とはアナログ・デジタル変換回路（以下、ＡＤＣ回路と称す）を構成する。
【００８３】
電流源負荷２６１は、カラム信号線Ｌとプログラマブルアンプ２６２とに接続されている。電流源負荷２６１により発生した電圧（光信号）は、プログラマブルアンプ２６２により増幅されてコンパレータ２６３へ出力される。コンパレータ２６３には周辺回路２０２からアナログ信号であるランプ波形信号ＲＷＳが入力される。コンパレータ２６３は、プログラマブルアンプ２６２から出力された光信号の電圧値とランプ波形信号ＲＷＳの電圧値とを比較し、両者が一致したときに一致パルス信号をカウンタ２６４へ出力し、カウントを停止させる。
【００８４】
カウンタ２６４には周辺回路２０２からクロック信号ＣＬが入力される。カウンタ２６４は、アップダウンカウンタであり、数字が小さくなる方向にも大きくなる方向にもカウントすることができる。カウンタ２６４は、例えばダウンカウンタでクロック信号ＣＬをカウントし、アップカウンタで光信号をカウントすることにより、ＣＤＳ（相関２重サンプリング）処理を実行する。
【００８５】
コンパレータ２６５はカウンタ２６４の動作を制御する。コンパレータ２６５は、カウンタ２６４のカウント値と予め設定された所定値とを比較し、カウンタ２６４の次の動作を決定する。コンパレータ２６５の具体的な制御方法については後述する。
【００８６】
カウンタ２６４によりＣＤＳ処理されたカウント値はメモリ２６６に保持される。なお、コンパレータ２６５による制御は、ダイナミックレンジを拡大させるための制御である。そのため、ダイナミックレンジを拡大させない場合には、コンパレータ２６５による制御は行わなくてもよい。
【００８７】
カラム処理回路２６０は、画素列毎に配置されている。水平走査回路２７０は、複数のカラム処理回路２６０と画素列毎に接続されている。水平走査回路２７０は、基板２００の周辺回路２０２に形成されている。水平走査回路２７０には、画素列毎に複数のカラム処理回路２６０からメモリ２６６に保持されているカウント値が光信号として出力される。水平走査回路２７０は、各画素に対応する光信号を順次出力する。
【００８８】
図９〜図１１を用いて、固体撮像装置１における画素の光信号の書き込み動作と読み出し動作について説明する。図９に示すように、画像の１フレームは第１フィールド（第１の期間）と第２フィールド（第２の期間）とにより構成されている。１フレームが１／６０ｓの場合、第１フィールド及び第２フィールドはそれぞれ１／１２０ｓである。
【００８９】
固体撮像装置１は、第１フィールドにて奇数行（（２×ｎ）−１）における画素の光信号の書き込みと偶数行（２×ｎ）における画素の光信号の読み出しとを実行する。また、固体撮像装置１は、第２フィールドにて偶数行における画素の光信号の書き込みと奇数行における画素の光信号の読み出しとを実行する。
【００９０】
即ち、奇数行の画素で光信号の書き込みが実行されている期間では、偶数行の画素で光信号の読み出しが実行されている。また、偶数行の画素で光信号の書き込みが実行されている期間では、奇数行の画素で光信号の読み出しが実行されている。なお、第１フィールドにて偶数行における画素の光信号の書き込みと奇数行における画素の光信号の読み出しとを実行し、第２フィールドにて奇数行における画素の光信号の書き込みと偶数行における画素の光信号の読み出しとを実行してもよい。
【００９１】
図９に示すタイムチャートは、奇数行及び偶数行における画素の光信号の書き込みと読み出しとを示している。図９において、上段のタイムチャートは奇数行における画素の光信号の書き込みと読み出しを示し、下段のタイムチャートは偶数行における画素の光信号の書き込みと読み出しを示している。
【００９２】
奇数行の画素群Ａ，Ｂ，Ｃ，Ｄにおける光信号の書き込みと読み出しについて説明する。期間Ｔａでは、各奇数行における画素Ａ（図５ではＡ１−１，Ａ１−２，Ａ２−１，Ａ２−２）に対して光信号の書き込みが一斉に実行される。期間Ｔａから期間Ｔａｂが経過した後の期間Ｔｂでは、各奇数行における画素Ｂ（図５ではＢ１−１，Ｂ１−２，Ｂ２−１，Ｂ２−２）に対して光信号の書き込みが一斉に実行される。
【００９３】
期間Ｔｂから期間Ｔｂｃが経過した後の期間Ｔｃでは、各奇数行における画素Ｃ（図５ではＣ１−１，Ｃ１−２，Ｃ２−１，Ｃ２−２）に対して光信号の書き込みが一斉に実行される。期間Ｔｃから期間Ｔｃｄが経過した後の期間Ｔｄでは、各奇数行における画素Ｄ（図５ではＤ１−１，Ｄ１−２，Ｄ２−１，Ｄ２−２）に対して光信号の書き込みが一斉に実行される。
【００９４】
即ち、第１フィールドでは、各奇数行の画素群Ａ，Ｂ，Ｃ，Ｄに対して光信号が書き込まれるタイミングが期間Ｔａ，Ｔｂ，Ｔｃ，Ｔｄ毎に割り振られている。また、第１フィールドでは、各奇数行における画素群Ａ，Ｂ，Ｃ，Ｄに対して期間Ｔａｂ，Ｔｂｃ，Ｔｃｄ毎に異なるタイミングで光信号の書き込みが実行される。
【００９５】
期間Ｔａ，Ｔｂ，Ｔｃ，Ｔｄは外部環境の明るさに応じて設定される。外部環境が明るい場合、期間Ｔａ，Ｔｂ，Ｔｃ，Ｔｄは例えば１／２０００ｓに設定される。外部環境が暗くなるほど、期間Ｔａ，Ｔｂ，Ｔｃ，Ｔｄは、図９における左方向に長くなるように設定され、期間Ｔａｂ，Ｔｂｃ，Ｔｃｄは短くなるように設定される。
【００９６】
奇数行の全ての画素群Ａ，Ｂ，Ｃ，Ｄにおける光信号の書き込みが終了した後、第２フィールドにおける期間Ｔａｄ１では、第１行（ｎ＝１）の全ての画素Ａ，Ｂ，Ｃ，Ｄ（図５ではＡ１−１，Ｂ１−１，Ｃ１−１，Ｄ１−１，Ａ１−２，Ｂ１−２，Ｃ１−２，Ｄ１−２）に対して光信号の読み出しが実行される。期間Ｔａｄ１後の期間Ｔａｄ３では、第３行（ｎ＝２）の全ての画素Ａ，Ｂ，Ｃ，Ｄ（図５ではＡ２−１，Ｂ２−１，Ｃ２−１，Ｄ２−１，Ａ２−２，Ｂ２−２，Ｃ２−２，Ｄ２−２）に対して光信号の読み出しが実行される。
【００９７】
同様に、第５行から第（（２×ｎ）−１）行までの各奇数行の全ての画素Ａ，Ｂ，Ｃ，Ｄに対して光信号の読み出しが実行される。即ち、第２フィールドにて、各奇数行の画素Ａ，Ｂ，Ｃ，Ｄに対して光信号の読み出しが実行される。
【００９８】
偶数行の画素群Ｅ，Ｆ，Ｇ，Ｈにおける光信号の書き込みと読み出しについて説明する。第１フィールドの期間Ｔｄから期間Ｔｄｅが経過した後の第２フィールドにおける期間Ｔｅでは、各偶数行における画素Ｅ（図５ではＥ１−１，Ｅ１−２，Ｅ２−１，Ｅ２−２）に対して光信号の書き込みが一斉に実行される。期間Ｔｅから期間Ｔｅｆが経過した後の期間Ｔｆでは、各偶数行における画素Ｆ（図５ではＦ１−１，Ｆ１−２，Ｆ２−１，Ｆ２−２）に対して光信号の書き込みが一斉に実行される。
【００９９】
期間Ｔｆから期間Ｔｆｇが経過した後の期間Ｔｇでは、各偶数行における画素Ｇ（図５ではＧ１−１，Ｇ１−２，Ｇ２−１，Ｇ２−２）に対して光信号の書き込みが一斉に実行される。期間Ｔｇから期間Ｔｇｈが経過した後の期間Ｔｈでは、各偶数行における画素Ｈ（図５ではＨ１−１，Ｈ１−２，Ｈ２−１，Ｈ２−２）に対して光信号の書き込みが一斉に実行される。
【０１００】
即ち、第２フィールドでは、各偶数行の画素群Ｅ，Ｆ，Ｇ，Ｈに対して光信号が書き込まれるタイミングが期間Ｔｅ，Ｔｆ，Ｔｇ，Ｔｈ毎に割り振られている。また、第２フィールドでは、各偶数行における画素群Ｅ，Ｆ，Ｇ，Ｈに対して期間Ｔｅｆ，Ｔｆｇ，Ｔｇｈ毎に異なるタイミングで光信号の書き込みが実行される。
【０１０１】
期間Ｔｅ，Ｔｆ，Ｔｇ，Ｔｈは外部環境の明るさに応じて設定される。外部環境が明るい場合、期間Ｔｅ，Ｔｆ，Ｔｇ，Ｔｈは例えば１／２０００ｓに設定される。外部環境が暗くなるほど、期間Ｔｅ，Ｔｆ，Ｔｇ，Ｔｈは、図９における左方向に長くなるように設定され、期間Ｔｅｆ，Ｔｆｇ，Ｔｇｈは短くなるように設定される。
【０１０２】
従って、第２フィールドでは、偶数行の画素群で光信号の書き込みが実行され、奇数行の画素群で光信号の読み出しが実行される。
【０１０３】
偶数行の全ての画素群Ｅ，Ｆ，Ｇ，Ｈにおける光信号の書き込みが終了した後、次の第１フィールドにおける期間Ｔｅｈ２では、第２行（ｎ＝１）の全ての画素Ｅ，Ｆ，Ｇ，Ｈ（図５ではＥ１−１，Ｆ１−１，Ｇ１−１，Ｈ１−１，Ｅ１−２，Ｆ１−２，Ｇ１−２，Ｈ１−２）に対して光信号の読み出しが実行される。期間Ｔｅｈ２後の期間Ｔｅｈ４では、第４行（ｎ＝２）の全ての画素Ｅ，Ｆ，Ｇ，Ｈ（図５ではＥ２−１，Ｆ２−１，Ｇ２−１，Ｈ２−１，Ｅ２−２，Ｆ２−２，Ｇ２−２，Ｈ２−２）に対して光信号の読み出しが実行される。
【０１０４】
同様に、第６行から第（２×ｎ）行までの各偶数行の全ての画素Ｅ，Ｆ，Ｇ，Ｈに対して光信号の読み出しが実行される。即ち、第１フィールドでは、各偶数行の画素群Ｅ，Ｆ，Ｇ，Ｈに対して光信号の読み出しが実行される。従って、第１フィールドでは、奇数行の画素群で光信号の書き込みが実行され、偶数行の画素群で光信号の読み出しが実行される。
【０１０５】
図１０（ａ）及び図１０（ｂ）に示すタイムチャートを用いて、奇数行の画素群Ａ，Ｂ，Ｃ，Ｄにおける画素回路の光信号の書き込み動作を説明する。図１０（ａ）は画素Ａの画素回路におけるタイムチャートを示し、図１０（ｂ）は画素Ｂ，Ｃ，Ｄの画素回路におけるタイムチャートを示している。
【０１０６】
図１０（ａ）を用いて、画素Ａにおける画素回路の光信号の書き込み動作を説明する。図１０（ａ）に示す期間Ｔａは、図９に示す期間Ｔａに対応している。初期動作として、期間ｔａにて、リセット信号ＲＳ１１ａによりリセットＴｒ１５３１がオン状態となり、ＦＬＤ１５２１がリセットされる。期間ｔｂにて、転送信号ＴＳ１ａにより転送Ｔｒ１５１１がオン状態となり、フォトダイオード１０５１がリセットされる。なお、ＦＬＤ１５２１のリセットとフォトダイオード１０５１のリセットとを同じ期間で行ってもよい。
【０１０７】
期間ｔｂの終了時点から期間ｔ３の終了時点までの期間を第１の露光時間Ｔ１とし、期間ｔ３の終了時点から期間ｔ６の終了時点までの期間を第２の露光時間Ｔ２とする。第１の露光時間Ｔ１と第２の露光時間Ｔ２とにより光信号が生成される。第１の露光時間Ｔ１は第２の露光時間Ｔ２よりも長くなるように設定されている。
【０１０８】
期間ｔ１にて、全画素Ａを一斉にリセットする。具体的には、リセット信号ＲＳ１１ａによりリセットＴｒ１５３１がオン状態となり、ＦＬＤ１５２１がリセットされる。リセット信号ＲＳ２１ａによりリセットＴｒ２５９１がオン状態になり、ノード２５８１がリセットされる。
【０１０９】
制御信号ＣＳ２１ａによりスイッチングＴｒ２５２１がオン状態となり、キャパシタ２５５１がリセットされる。制御信号ＣＳ３１ａによりスイッチングＴｒ２５３１がオン状態となり、キャパシタ２５６１がリセットされる。制御信号ＣＳ４１ａによりスイッチングＴｒ２５４１がオン状態となり、キャパシタ２５７１がリセットされる。
【０１１０】
なお、キャパシタ２５５１，２５６１，２５７１への光信号の書き込みは、増幅Ｔｒ１５４１が負荷Ｔｒ１５５１に発生させる電圧により行われるため、リセットを行わなくてもよい。但し、キャパシタ２５５１，２５６１，２５７１へ光信号を書き込む場合、高い電圧から下げる方向に書き込む場合と、低い電圧から上げる方向に書き込む場合とで若干ずれが生じる場合がある。そのような問題を避けるため、各キャパシタをリセットして高い方向の電圧（Ｖｄｄ）に合わせておくことが好ましい。
【０１１１】
リセットされたＦＬＤ１５２１の電位が画素Ａの基準電位となる。期間ｔ２の開始時点で、負荷Ｔｒ１５５１に電圧ＬＶ１ａが印加されることにより、負荷Ｔｒ１５５１は電流源として動作する。これにより、増幅Ｔｒ１５４１に電流が流れ、増幅Ｔｒ１５４１及び負荷Ｔｒ１５５１はソースフォロア回路として動作する。
【０１１２】
期間ｔ２にて、制御信号ＣＳ１１ａによりスイッチングＴｒ２５１１がオン状態となり、制御信号ＣＳ２１ａによりスイッチングＴｒ２５２１がオン状態となり、ＦＬＤ１５２１の電位（基準電位）がキャパシタ２５５１に保持される。
【０１１３】
第１の露光時間Ｔ１は、フォトダイオード１０５１により光電変換された光信号電荷（電子）の蓄積を開始してから転送されるまでの時間である。フォトダイオード１０５１には、第１の露光時間Ｔ１に光電変換された光信号電荷が蓄積される。
【０１１４】
期間ｔ３にて、転送信号ＴＳ１ａにより転送Ｔｒ１５１１がオン状態となり、フォトダイオード１０５１に蓄積されている光信号電荷はＦＬＤ１５２１（浮遊容量Ｃ１５２１）へ転送される。ＦＬＤ１５２１の電位は、転送された光信号電荷に応じて変動する（光信号電荷が電子の場合は下がる）。転送された光信号電荷に応じて変動したＦＬＤ１５２１の電位が、画素Ａにおける第１の露光時間Ｔ１の光信号（第１の光信号）となる。
【０１１５】
期間ｔ４にて、制御信号ＣＳ３１ａによりスイッチングＴｒ２５３１がオン状態となり、第１の露光時間Ｔ１の光信号がキャパシタ２５６１に保持される。期間ｔ４の終了時点で、負荷Ｔｒ１５５１への電圧ＬＶ１ａの印加を停止させる。これにより、全画素Ａに対して、第１の露光時間Ｔ１における光信号の書き込みが完了する。
【０１１６】
期間ｔ３にてフォトダイオード１０５１に蓄積されている光信号電荷はＦＬＤ１５２１へ転送される。従って、期間ｔ３の終了時点から第２の露光時間Ｔ２が開始される。期間ｔ５にて、リセット信号ＲＳ１１ａによりリセットＴｒ１５３１がオン状態となり、ＦＬＤ１５２１がリセットされる。
【０１１７】
期間ｔ６にて、負荷Ｔｒ１５５１に電圧ＬＶ１ａが印加されることにより、負荷Ｔｒ１５５１は電流源として動作する。これにより、増幅Ｔｒ１５４１に電流が流れ、増幅Ｔｒ１５４１及び負荷Ｔｒ１５５１はソースフォロア回路として動作する。
【０１１８】
また、期間ｔ６にて、転送信号ＴＳ１ａにより転送Ｔｒ１５１１がオン状態となり、フォトダイオード１０５１に蓄積されている光信号電荷はＦＬＤ１５２１へ転送される。ＦＬＤ１５２１の電位は、転送された光信号電荷に応じて変動する。転送された光信号電荷に応じて変動したＦＬＤ１５２１の電位が、画素Ａにおける第２の露光時間Ｔ２の光信号（第２の光信号）となる。
【０１１９】
また、期間ｔ６にて、制御信号ＣＳ１１ａによりスイッチングＴｒ２５１１がオン状態となり、制御信号ＣＳ４１ａによりスイッチングＴｒ２５４１がオン状態となり、第２の露光時間Ｔ２の光信号がキャパシタ２５７１に保持される。
【０１２０】
期間ｔ６の終了時点で、負荷Ｔｒ１５５１への電圧ＬＶ１ａの印加を停止させる。これにより、全画素Ａに対して、第２の露光時間Ｔ２における光信号の書き込みが完了する。
【０１２１】
画素Ｂ，Ｃ，Ｄにおける画素回路の光信号の書き込み動作は、画素Ａにおける画素回路の光信号の書き込み動作と基本的に同じである。そこで、図１０（ｂ）を用いて、画素Ｂ，Ｃ，Ｄにおける画素回路の光信号の書き込み動作をまとめて説明する。
【０１２２】
図１０（ｂ）に示す期間Ｔｂ，Ｔｃ，Ｔｄは、図９に示す期間Ｔｂ，Ｔｃ，Ｔｄに対応している。初期動作として、期間ｔａにて、リセット信号ＲＳ１１ｂ，ＲＳ１１ｃ，ＲＳ１１ｄによりリセットＴｒ１５３１がオン状態となり、ＦＬＤ１５２１がリセットされる。期間ｔｂにて、転送信号ＴＳ１ｂ，転送信号ＴＳ１ｃ，転送信号ＴＳ１ｄにより転送Ｔｒ１５１１がオン状態となり、フォトダイオード１０５１がリセットされる。
【０１２３】
期間ｔ１にて、全画素Ｂ，Ｃ，Ｄをそれぞれリセットする。具体的には、リセット信号ＲＳ１１ｂ，ＲＳ１１ｃ，ＲＳ１１ｄによりリセットＴｒ１５３１がオン状態となり、ＦＬＤ１５２１がリセットされる。リセット信号ＲＳ２１ｂ，ＲＳ２１ｃ，ＲＳ２１ｄによりリセットＴｒ２５９１がオン状態になり、ノード２５８１がリセットされる。
【０１２４】
制御信号ＣＳ２１ｂ，ＣＳ２１ｃ，ＣＳ２１ｄによりスイッチングＴｒ２５２１がオン状態となり、キャパシタ２５５１がリセットされる。制御信号ＣＳ３１ｂ，ＣＳ３１ｃ，ＣＳ３１ｄによりスイッチングＴｒ２５３１がオン状態となり、キャパシタ２５６１がリセットされる。制御信号ＣＳ４１ｂ，ＣＳ４１ｃ，ＣＳ４１ｄによりスイッチングＴｒ２５４１がオン状態となり、キャパシタ２５７１がリセットされる。
【０１２５】
リセットされたＦＬＤ１５２１の電位が画素Ｂ，Ｃ，Ｄの基準電位となる。期間ｔ２の開始時点で、負荷Ｔｒ１５５１に電圧ＬＶ１ｂ，ＬＶ１ｃ，ＬＶ１ｄが印加されることにより、負荷Ｔｒ１５５１は電流源として動作する。これにより、増幅Ｔｒ１５４１に電流が流れ、増幅Ｔｒ１５４１及び負荷Ｔｒ１５５１はソースフォロア回路として動作する。
【０１２６】
期間ｔ２にて、制御信号ＣＳ１１ｂ，ＣＳ１１ｃ，ＣＳ１１ｄによりスイッチングＴｒ２５１１がオン状態となり、制御信号ＣＳ２１ｂ，ＣＳ２１ｃ，ＣＳ２１ｄによりスイッチングＴｒ２５２１がオン状態となり、ＦＬＤ１５２１の電位（基準電位）がキャパシタ２５５１に保持される。フォトダイオード１０５１には、第１の露光時間Ｔ１に光電変換された光信号電荷が蓄積される。
【０１２７】
期間ｔ３にて、転送信号ＴＳ１ｂ，ＴＳ１ｃ，ＴＳ１ｄにより転送Ｔｒ１５１１がオン状態となり、フォトダイオード１０５１に蓄積されている光信号電荷はＦＬＤ１５２１（浮遊容量Ｃ１５２１）へ転送される。ＦＬＤ１５２１の電位は、転送された光信号電荷に応じて変動する（光信号電荷が電子の場合は下がる）。転送された光信号電荷に応じて変動したＦＬＤ１５２１の電位が、画素Ｂ，Ｃ，Ｄにおける第１の露光時間Ｔ１の光信号（第１の光信号）となる。
【０１２８】
期間ｔ４にて、制御信号ＣＳ３１ｂ，ＣＳ３１ｃ，ＣＳ３１ｄによりスイッチングＴｒ２５３１がオン状態となり、第１の露光時間Ｔ１の光信号がキャパシタ２５６１に保持される。期間ｔ４の終了時点で、負荷Ｔｒ１５５１への電圧ＬＶ１ｂ，ＬＶ１ｃ，ＬＶ１ｄの印加を停止させる。これにより、全画素Ｂ，Ｃ，Ｄに対して、第１の露光時間Ｔ１における光信号の書き込みが完了する。
【０１２９】
期間ｔ３にてフォトダイオード１０５１に蓄積されている光信号電荷はＦＬＤ１５２１へ転送される。従って、期間ｔ３の終了時点から第２の露光時間Ｔ２が開始される。期間ｔ５にて、リセット信号ＲＳ１１ｂ，ＲＳ１１ｃ，ＲＳ１１ｄによりリセットＴｒ１５３１がオン状態となり、ＦＬＤ１５２１がリセットされる。
【０１３０】
期間ｔ６にて、負荷Ｔｒ１５５１に電圧ＬＶ１ｂ，ＬＶ１ｃ，ＬＶ１ｄが印加されることにより、負荷Ｔｒ１５５１は電流源として動作する。これにより、増幅Ｔｒ１５４１に電流が流れ、増幅Ｔｒ１５４１及び負荷Ｔｒ１５５１はソースフォロア回路として動作する。
【０１３１】
また、期間ｔ６にて、転送信号ＴＳ１ｂ，ＴＳ１ｃ，ＴＳ１ｄにより転送Ｔｒ１５１１がオン状態となり、フォトダイオード１０５１に蓄積されている光信号電荷はＦＬＤ１５２１へ転送される。ＦＬＤ１５２１の電位は、転送された光信号電荷に応じて変動する。転送された光信号電荷に応じて変動したＦＬＤ１５２１の電位が、画素Ｂ，Ｃ，Ｄにおける第２の露光時間Ｔ２の光信号（第２の光信号）となる。
【０１３２】
また、期間ｔ６にて、制御信号ＣＳ１１ｂ，ＣＳ１１ｃ，ＣＳ１１ｄによりスイッチングＴｒ２５１１がオン状態となり、制御信号ＣＳ４１ｂ，ＣＳ４１ｃ，ＣＳ４１ｄによりスイッチングＴｒ２５４１がオン状態となり、第２の露光時間Ｔ２の光信号がキャパシタ２５７１に保持される。
【０１３３】
期間ｔ６の終了時点で、負荷Ｔｒ１５５１への電圧ＬＶ１ｂ，ＬＶ１ｃ，ＬＶ１ｄの印加を停止させる。これにより、全画素Ｂ，Ｃ，Ｄに対して、第２の露光時間Ｔ２における光信号の書き込みが完了する。
【０１３４】
図１１及び図１２を用いて、奇数行の画素群Ａ，Ｂ，Ｃ，Ｄにおける画素回路の光信号の読み出し動作を説明する。第１行の画素Ａ，Ｂ，Ｃ，Ｄにおける画素回路の光信号の読み出し動作を説明する。図１１に示す期間Ｔａｄ１，Ｔａｄ３は、図９に示す期間Ｔａｄ１，Ｔａｄ３に対応している。
【０１３５】
期間ｔ７の開始時点で、画素選択信号ＳＳ１ａ，ＳＳ１ｂ，ＳＳ１ｃ，ＳＳ１ｄにより選択Ｔｒ２６１１がオン状態となり、第１行の画素Ａ，Ｂ，Ｃ，Ｄ（図５ではＡ１−１，Ｂ１−１，Ｃ１−１，Ｄ１−１，Ａ１−２，Ｂ１−２，Ｃ１−２，Ｄ１−２）が選択される。また、期間ｔ７にて、リセット信号ＲＳ２１ａ，ＲＳ２１ｂ，ＲＳ２１ｃ，ＲＳ２１ｄによりリセットＴｒ２５９１がオン状態になり、ノード２５８１がリセットされる。
【０１３６】
期間ｔ８にて、制御信号ＣＳ２１ａ，ＣＳ２１ｂ，ＣＳ２１ｃ，ＣＳ２１ｄによりスイッチングＴｒ２５２１がオン状態となり、キャパシタ２５５１に保持されている基準電位がノード２５８１に充電される。キャパシタ２５５１の容量はノード２５８１の浮遊容量よりも十分に大きいので、ノード２５８１の電位はキャパシタ２５５１の電圧レベルとほぼ同じになる。ノード２５８１の電位（基準電位）は増幅Ｔｒ２６０１により増幅され、選択Ｔｒ２６１１及びカラム信号線Ｌ（Ｌ１〜Ｌ８（ｍ＝２））を介して各カラム処理回路２６０へ出力される。
【０１３７】
カラム処理回路２６０の電流源負荷２６１により発生した電圧は、プログラマブルアンプ２６２により増幅され、光信号としてコンパレータ２６３へ出力される。なお、カウンタ２６４は予めリセットされている。
【０１３８】
カウンタ２６４は、図１２に示すフローチャートのステップＳ１にて、コンパレータ２６３から出力される光信号（基準電位）をダウン方向でカウントする。コンパレータ２６３は、プログラマブルアンプ２６２の出力値とランプ波形信号ＲＷＳとを比較し、両者が一致したときに一致パルス信号をカウンタ２６４へ出力し、カウントを停止させる。一致パルス信号が入力されたときのカウント値が第１の露光時間Ｔ１における基準電位を示すカウント値となる。
【０１３９】
期間ｔ９にて、リセット信号ＲＳ２１ａ，ＲＳ２１ｂ，ＲＳ２１ｃ，ＲＳ２１ｄによりリセットＴｒ２５９１がオン状態となり、ノード２５８１がリセットされる。期間ｔ１０にて、制御信号ＣＳ３１ａ，ＣＳ３１ｂ，ＣＳ３１ｃ，ＣＳ３１ｄによりスイッチングＴｒ２５３１がオン状態となり、キャパシタ２５５１に保持されている第１の露光時間Ｔ１の光信号がノード２５８１に充電される。ノード２５８１の電位は増幅Ｔｒ２６０１により増幅され、選択Ｔｒ２６１１及びカラム信号線Ｌを介して各カラム処理回路２６０へ出力される。
【０１４０】
カウンタ２６４は、ステップＳ２にて、コンパレータ２６３から出力される第１の露光時間Ｔ１の光信号をアップ方向でカウントする。コンパレータ２６３は、プログラマブルアンプ２６２の出力値とランプ波形信号ＲＷＳとを比較し、両者が一致したときに一致パルス信号をカウンタ２６４へ出力し、カウントを停止させる。一致パルス信号が入力されたときのカウント値が第１の露光時間Ｔ１の光信号の電圧値を示すカウント値となる。
【０１４１】
カウンタ２６４は、期間ｔ８でダウン方向のカウントを行い、期間ｔ１０でアップ方向のカウントを行っている。従って、カウンタ２６４は、基準電位と第１の露光時間Ｔ１の光信号の電圧値との差分を取得することになる。即ち、カウンタ２６４は第１の露光時間Ｔ１の光信号に対してＣＤＳ処理を行ったことになる。
【０１４２】
コンパレータ２６５は、ステップＳ３にて、ＣＤＳ処理された第１の露光時間Ｔ１の光信号の電圧値（カウント値）と予め設定された所定値とを比較し、第１の露光時間Ｔ１の光信号の電圧値が所定値以上であるか否かを判定する。コンパレータ２６５は、判定結果に基づいて指示信号をカウンタ２６４へ出力する。
【０１４３】
具体的には、第１の露光時間Ｔ１の光信号の電圧値が所定値以上である（ＹＥＳ）と判定された場合には、コンパレータ２６５は、第１の露光時間Ｔ１の光信号に第２の露光時間Ｔ２の光信号を加算する指示信号をカウンタ２６４へ出力する。第１の露光時間Ｔ１の光信号の電圧値が所定値以上ではない（ＮＯ）と判定された場合には、コンパレータ２６５は、第１の露光時間Ｔ１の光信号に第２の露光時間Ｔ２の光信号を加算しない指示信号をカウンタ２６４へ出力する。
【０１４４】
ところで、ＦＬＤ１５２１の浮遊容量Ｃ１５２１に対してｋＴＣノイズ（リセットノイズ）が発生する。浮遊容量Ｃ１５２１は非常に小さいため、ｋＴＣノイズのノイズレベルは大きくなる。浮遊容量Ｃ１５２１に対して発生するｋＴＣノイズのノイズレベルは、電子数にして例えば５０〜１００個程度になる。第１の露光時間Ｔ１の光信号は、ｋＴＣノイズが加算されることによりノイズレベルが上がる。
【０１４５】
第１の露光時間Ｔ１の光信号は、キャパシタのリーク電流に起因するノイズと回路に起因するショットノイズとを含んでいる。第１の露光時間Ｔ１の光信号のノイズレベルが第２の露光時間Ｔ２の光信号の電圧値以上であれば、第１の露光時間Ｔ１の光信号のノイズレベルが大きいため、第１の露光時間Ｔ１の光信号に第２の露光時間Ｔ２の光信号を加算してもよい。リーク電流は画素毎のばらつきが大きい。一方、ショットノイズは光信号の平方根に等しく、その大きさが明確であるため、ショットノイズに着目して所定値を設定する。
【０１４６】
図１３を用いて、所定値の設定方法を説明する。図１３の横軸は第１の露光時間Ｔ１の光信号の電圧値（電子数に換算された値）を示し、縦軸は第１の露光時間Ｔ１の光信号に対するショットノイズのノイズレベル（電子数に換算された値）を示している。図１３中のｋＴＣノイズ及びリーク電流は、第１の露光時間Ｔ１の光信号に含まれるｋＴＣノイズ及びリーク電流に起因するノイズを示している。
【０１４７】
ｋＴＣノイズとリーク電流に起因するノイズとの合計は、電子数にして１００個程度である。これらノイズとショットノイズとのノイズレベルが等しくなる第１の露光時間Ｔ１の光信号の電圧値は、電子数にして１００００個程度である。そこで、所定値を電子数にして１００００個と設定する。
【０１４８】
図１２のステップＳ３で第１の露光時間Ｔ１の光信号の電圧値が所定値以上である（ＹＥＳ）と判定された場合、カウンタ２６４には、コンパレータ２６５から第１の露光時間Ｔ１の光信号に第２の露光時間Ｔ２の光信号を加算する指示信号が出力される。カウンタ２６４は、指示信号に基づいて第１の露光時間Ｔ１の光信号に第２の露光時間Ｔ２の光信号を加算する。
【０１４９】
具体的には、図１１の期間ｔ１１にて、リセット信号ＲＳ２１ａ，ＲＳ２１ｂ，ＲＳ２１ｃ，ＲＳ２１ｄによりリセットＴｒ２５９１がオン状態となり、ノード２５８１がリセットされる。期間ｔ１２にて、制御信号ＣＳ２１ａ，ＣＳ２１ｂ，ＣＳ２１ｃ，ＣＳ２１ｄによりスイッチングＴｒ２５２１がオン状態となり、キャパシタ２５５１に保持されている第１の露光時間Ｔ１における基準電位がノード２５８１に充電される。ノード２５８１の電位は増幅Ｔｒ２６０１により増幅され、選択Ｔｒ２６１１及びカラム信号線Ｌを介して各カラム処理回路２６０へ出力される。
【０１５０】
カラム処理回路２６０の電流源負荷２６１により発生した電圧は、プログラマブルアンプ２６２により増幅され、コンパレータ２６３へ出力される。なお、カウンタ２６４は予めリセットされている。
【０１５１】
カウンタ２６４は、図１２のステップＳ４にて、コンパレータ２６３から出力される光信号（基準電位）をダウン方向でカウントする。コンパレータ２６３は、プログラマブルアンプ２６２の出力値とランプ波形信号ＲＷＳとを比較し、両者が一致したときに一致パルス信号をカウンタ２６４へ出力し、カウントを停止させる。一致パルス信号が入力されたときのカウント値が第２の露光時間Ｔ２における基準電位を示すカウント値となる。
【０１５２】
期間ｔ１３にて、リセット信号ＲＳ２１ａ，ＲＳ２１ｂ，ＲＳ２１ｃ，ＲＳ２１ｄによりリセットＴｒ２５９１がオン状態となり、ノード２５８１がリセットされる。期間ｔ１４にて、制御信号ＣＳ４１ａ，ＣＳ４１ｂ，ＣＳ４１ｃ，ＣＳ４１ｄによりスイッチングＴｒ２５４１がオン状態となり、キャパシタ２５７１に保持されている第２の露光時間Ｔ２の光信号がノード２５８１に充電される。
【０１５３】
ノード２５８１の電位は、増幅Ｔｒ２６０１により増幅され、選択Ｔｒ２６１１及びカラム信号線Ｌを介して各カラム処理回路２６０へ出力される。その後、選択Ｔｒ２６１１がオフ状態になり、第１行の画素Ａ，Ｂ，Ｃ，Ｄの選択が終了する。
【０１５４】
カウンタ２６４は、ステップＳ５にて、コンパレータ２６３から出力される第２の露光時間Ｔ２の光信号をアップ方向でカウントする。コンパレータ２６３は、プログラマブルアンプ２６２の出力値とランプ波形信号ＲＷＳとを比較し、両者が一致したときに一致パルス信号をカウンタ２６４へ出力し、カウントを停止させる。一致パルス信号が入力されたときのカウント値が第２の露光時間Ｔ２の光信号の電圧値を示すカウント値となる。
【０１５５】
カウンタ２６４は、期間ｔ１２でダウン方向のカウントを行い、期間ｔ１４でアップ方向のカウントを行っている。従って、カウンタ２６４は、基準電位と第２の露光時間Ｔ２の光信号の電圧値との差分を取得することになる。即ち、カウンタ２６４は第２の露光時間Ｔ２の光信号に対してＣＤＳ処理を行ったことになる。カウンタ２６４は、ＣＤＳ処理された第１の露光時間Ｔ１の光信号と、ＣＤＳ処理された第２の露光時間Ｔ２の光信号とを加算する。
【０１５６】
図１２のステップＳ３で第１の露光時間Ｔ１の光信号の電圧値が所定値以上ではない（ＮＯ）と判定された場合、カウンタ２６４には、コンパレータ２６５から第１の露光時間Ｔ１の光信号に第２の露光時間Ｔ２の光信号を加算しない指示信号が出力される。カウンタ２６４は、指示信号に基づいて加算動作を行わない。
【０１５７】
具体的には、カウンタ２６４は、第２の露光時間Ｔ２の光信号がカラム信号線Ｌに出力されている期間、即ち期間ｔ１１の開始時点から期間ｔ１３の終了時点までの期間、カウント動作を停止する。これにより、カウンタ２６４には、第１の露光時間Ｔ１の光信号のカウント値のみが残る。
【０１５８】
カウンタ２６４は、ステップＳ６にて、カウント値をメモリ２６６に保持させる。上述した処理は、第１行の全ての画素Ａ，Ｂ，Ｃ，Ｄに対して並行して行われるため、例えば第１行の全ての画素Ａ，Ｂ，Ｃ，Ｄのメモリ２６６に各画素Ａ，Ｂ，Ｃ，Ｄのカウント値が保持される。
【０１５９】
水平走査回路２７０は、ステップＳ７にて、第１行の全ての画素Ａ，Ｂ，Ｃ，Ｄのメモリ２６６に保持されている各画素Ａ，Ｂ，Ｃ，Ｄのカウント値を光信号（画素信号）として、カラム信号線Ｌ毎に読み出す。これにより、第１行の全ての画素Ａ，Ｂ，Ｃ，Ｄの光信号の読み出し処理が終了する。
【０１６０】
図１４を用いて、水平走査回路２７０へ読み出される画素の光信号とその画素に入射する入射光の光量との関係について説明する。図１４の縦軸は水平走査回路２７０へ読み出される画素の光信号の電圧値を示し、横軸はその画素への入射光の光量を示している。
【０１６１】
第１の露光時間Ｔ１の光信号の電圧値が所定値以上である場合には、水平走査回路２７０へ読み出される光信号は、第１の露光時間Ｔ１の光信号の電圧値に第２の露光時間Ｔ２の光信号の電圧値が加算された電圧値の信号となる。第１の露光時間Ｔ１は第２の露光時間Ｔ２よりも長いため、同じ光量であっても第１の露光時間Ｔ１の光信号の電圧値が先に飽和する。第１の露光時間Ｔ１の光信号の電圧値が先に飽和しても、第２の露光時間Ｔ２の光信号の電圧値は光量に応じて増大する。
【０１６２】
従って、第１の露光時間Ｔ１の光信号に第２の露光時間Ｔ２の光信号を加算することにより、ダイナミックレンジを拡大することができる。第１の露光時間Ｔ１の光信号の電圧値が所定値未満である場合には、水平走査回路２７０へ読み出される光信号は、第１の露光時間Ｔ１の光信号となる。
【０１６３】
ここで、第１の露光時間Ｔ１の光信号を保持するキャパシタ２５６１，２５６２の容量、及び第２の露光時間Ｔ２の光信号を保持するキャパシタ２５７１，２５７２の容量について説明する。
【０１６４】
キャパシタ２５６１，２５６２は、露光時間が長く、かつ、光量が少ない場合の撮像を担っている。そのため、ノイズレベルを小さくすることが望ましい。一方、キャパシタ２５７１，２５７２は光量が多い場合に光信号を拡大するための撮像を担っている。そのため、キャパシタ２５６１，２５６２よりもノイズレベルが大きくてもよい。
【０１６５】
従って、キャパシタ２５６１，２５６２の容量を、キャパシタ２５７１，２５７２の容量よりも大きくすることが望ましい。キャパシタ２５７１，２５７２の容量を小さくするとノイズレベルが大きくなるため、ノイズレベルに応じて所定値を設定する（具体的にはノイズレベルが大きくなると所定値を上げる）ことが望ましい。なお、所定値は実験的に求めておくことが好ましい。
【０１６６】
キャパシタ２５５１，２５５２は、低いレベル（基準電位）の光信号を保持するため、容量を大きくして、ノイズレベルを小さくすることが望ましい。従って、キャパシタ２５５１，２５５２及びキャパシタ２５６１，２５６２の容量を、キャパシタ２５７１，２５７２の容量よりも大きくすることが望ましい。
【０１６７】
第１行の画素Ａ，Ｂ，Ｃ，Ｄの光信号の読み出し（図９に示す期間Ｔａｄ１）が完了すると、第３行の画素Ａ，Ｂ，Ｃ，Ｄの光信号の読み出し（図９に示す期間Ｔａｄ３）が開始される。第１行の画素Ａ，Ｂ，Ｃ，Ｄにおける光信号の読み出し動作と同様に、第３行以降の各奇数行の画素Ａ，Ｂ，Ｃ，Ｄに対しても期間ｔ７から期間ｔ１４までの読み出し動作を奇数行毎に実行することにより、各奇数行の画素Ａ，Ｂ，Ｃ，Ｄの光信号の読み出し処理が終了する。これにより、１／２画像分の光信号の読み出し処理が終了する。
【０１６８】
奇数行の画素群Ａ，Ｂ，Ｃ，Ｄにおける光信号の書き込み動作は第１フィールドで実行され、偶数行の画素群Ｅ，Ｆ，Ｇ，Ｈにおける光信号の書き込み動作は第２フィールドで実行される。偶数行の画素群Ｅ，Ｆ，Ｇ，Ｈと奇数行の画素群Ａ，Ｂ，Ｃ，Ｄとでは異なるフィールドで光信号の書き込みが実行され、光信号の書き込み動作は基本的に同じである。そこで、図１５を用いて、偶数行の画素Ｅ，Ｆ，Ｇ，Ｈにおける画素回路の光信号の書き込み動作をまとめて説明する。
【０１６９】
図１５に示す期間Ｔｅ，Ｔｆ，Ｔｇ，Ｔｈは、図９に示す期間Ｔｅ，Ｔｆ，Ｔｇ，Ｔｈに対応している。初期動作として、期間ｔａにて、リセット信号ＲＳ１２ｅ，ＲＳ１２ｆ，ＲＳ１２ｇ，ＲＳ１２ｈによりリセットＴｒ１５３２がオン状態となり、ＦＬＤ１５２２がリセットされる。期間ｔｂにて、転送信号ＴＳ２ｅ，転送信号ＴＳ２ｆ，転送信号ＴＳ２ｇ，ＴＳ２ｈにより転送Ｔｒ１５１２がオン状態となり、フォトダイオード１０５２がリセットされる。
【０１７０】
期間ｔ１にて、全画素Ｅ，Ｆ，Ｇ，Ｈをそれぞれリセットする。具体的には、リセット信号ＲＳ１２ｅ，ＲＳ１２ｆ，ＲＳ１２ｇ，ＲＳ１２ｈによりリセットＴｒ１５３２がオン状態となり、ＦＬＤ１５２２がリセットされる。リセット信号ＲＳ２２ｅ，ＲＳ２２ｆ，ＲＳ２２ｇ，ＲＳ２２ｈによりリセットＴｒ２５９２がオン状態になり、ノード２５８２がリセットされる。
【０１７１】
制御信号ＣＳ２２ｅ，ＣＳ２２ｆ，ＣＳ２２ｇ，ＣＳ２２ｈによりスイッチングＴｒ２５２２がオン状態となり、キャパシタ２５５２がリセットされる。制御信号ＣＳ３２ｅ，ＣＳ３２ｆ，ＣＳ３２ｇ，ＣＳ３２ｈによりスイッチングＴｒ２５３２がオン状態となり、キャパシタ２５６２がリセットされる。制御信号ＣＳ４２ｅ，ＣＳ４２ｆ，ＣＳ４２ｇ，ＣＳ４２ｈによりスイッチングＴｒ２５４２がオン状態となり、キャパシタ２５７２がリセットされる。
【０１７２】
リセットされたＦＬＤ１５２２の電位が画素Ｅ，Ｆ，Ｇ，Ｈの基準電位となる。期間ｔ２の開始時点で、負荷Ｔｒ１５５２に電圧ＬＶ２ｅ，ＬＶ２ｆ，ＬＶ２ｇ，ＬＶ２ｈが印加されることにより、負荷Ｔｒ１５５２は電流源として動作する。これにより、増幅Ｔｒ１５４２に電流が流れ、増幅Ｔｒ１５４２及び負荷Ｔｒ１５５２はソースフォロア回路として動作する。
【０１７３】
期間ｔ２にて、制御信号ＣＳ１２ｅ，ＣＳ１２ｆ，ＣＳ１２ｇ，ＣＳ１２ｈによりスイッチングＴｒ２５１２がオン状態となり、制御信号ＣＳ２２ｅ，ＣＳ２２ｆ，ＣＳ２２ｇ，ＣＳ２２ｈによりスイッチングＴｒ２５２２がオン状態となり、ＦＬＤ１５２２の電位（基準電位）がキャパシタ２５５２に保持される。フォトダイオード１０５２には、第１の露光時間Ｔ１に光電変換された光信号電荷が蓄積される。
【０１７４】
期間ｔ３にて、転送信号ＴＳ２ｅ，ＴＳ２ｆ，ＴＳ２ｇ，ＴＳ２ｈにより転送Ｔｒ１５１２がオン状態となり、フォトダイオード１０５２に蓄積されている光信号電荷はＦＬＤ１５２２（浮遊容量Ｃ１５２２）へ転送される。ＦＬＤ１５２２の電位は、転送された光信号電荷に応じて変動する（光信号電荷が電子の場合は下がる）。転送された光信号電荷に応じて変動したＦＬＤ１５２２の電位が、画素Ｅ，Ｆ，Ｇ，Ｈにおける第１の露光時間Ｔ１の光信号（第１の光信号）となる。
【０１７５】
期間ｔ４にて、制御信号ＣＳ３２ｅ，ＣＳ３２ｆ，ＣＳ３２ｇ，ＣＳ３２ｈによりスイッチングＴｒ２５３２がオン状態となり、第１の露光時間Ｔ１の光信号がキャパシタ２５６２に保持される。期間ｔ４の終了時点で、負荷Ｔｒ１５５２への電圧ＬＶ２ｅ，ＬＶ２ｆ，ＬＶ２ｇ，ＬＶ２ｈの印加を停止させる。これにより、全画素Ｅ，Ｆ，Ｇ，Ｈに対して、第１の露光時間Ｔ１における光信号の書き込みが完了する。
【０１７６】
期間ｔ３にてフォトダイオード１０５２に蓄積されている光信号電荷はＦＬＤ１５２２へ転送される。従って、期間ｔ３の終了時点から第２の露光時間Ｔ２が開始される。期間ｔ５にて、リセット信号ＲＳ１２ｅ，ＲＳ１２ｆ，ＲＳ１２ｇ，ＲＳ１２ｈによりリセットＴｒ１５３２がオン状態となり、ＦＬＤ１５２２がリセットされる。
【０１７７】
期間ｔ６にて、負荷Ｔｒ１５５２に電圧ＬＶ２ｅ，ＬＶ２ｆ，ＬＶ２ｇ，ＬＶ２ｈが印加されることにより、負荷Ｔｒ１５５２は電流源として動作する。これにより、増幅Ｔｒ１５４２に電流が流れ、増幅Ｔｒ１５４２及び負荷Ｔｒ１５５２はソースフォロア回路として動作する。
【０１７８】
また、期間ｔ６にて、転送信号ＴＳ２ｅ，ＴＳ２ｆ，ＴＳ２ｇ，ＴＳ２ｈにより転送Ｔｒ１５１２がオン状態となり、フォトダイオード１０５２に蓄積されている光信号電荷はＦＬＤ１５２２へ転送される。ＦＬＤ１５２２の電位は、転送された光信号電荷に応じて変動する。転送された光信号電荷に応じて変動したＦＬＤ１５２２の電位が、画素Ｅ，Ｆ，Ｇ，Ｈにおける第２の露光時間Ｔ２の光信号（第２の光信号）となる。
【０１７９】
また、期間ｔ６にて、制御信号ＣＳ１２ｅ，ＣＳ１２ｆ，ＣＳ１２ｇ，ＣＳ１２ｈによりスイッチングＴｒ２５１２がオン状態となり、制御信号ＣＳ４２ｅ，ＣＳ４２ｆ，ＣＳ４２ｇ，ＣＳ４２ｈによりスイッチングＴｒ２５４２がオン状態となり、第２の露光時間Ｔ２の光信号がキャパシタ２５７２に保持される。
【０１８０】
期間ｔ６の終了時点で、負荷Ｔｒ１５５２への電圧ＬＶ２ｅ，ＬＶ２ｆ，ＬＶ２ｇ，ＬＶ２ｈの印加を停止させる。これにより、全画素Ｅ，Ｆ，Ｇ，Ｈに対して、第２の露光時間Ｔ２における光信号の書き込みが完了する。
【０１８１】
奇数行の画素群Ａ，Ｂ，Ｃ，Ｄにおける光信号の読み出し動作は第２フィールドで実行され、偶数行の画素群Ｅ，Ｆ，Ｇ，Ｈにおける光信号の読み出し動作は第１フィールドで実行される。偶数行の画素群Ｅ，Ｆ，Ｇ，Ｈと奇数行の画素群Ａ，Ｂ，Ｃ，Ｄとでは異なるフィールドで光信号の読み出しが実行され、光信号の読出し動作は基本的に同じである。そこで、図１６を用いて、偶数行の画素Ｅ，Ｆ，Ｇ，Ｈにおける画素回路の光信号の読み出し動作をまとめて説明する。
【０１８２】
第２行の画素Ｅ，Ｆ，Ｇ，Ｈにおける画素回路の光信号の読み出し動作を説明する。図１６に示す期間Ｔｅｈ２，Ｔｅｈ４は、図９に示す期間Ｔｅｈ２，Ｔｅｈ４に対応している。
【０１８３】
期間ｔ７の開始時点で、画素選択信号ＳＳ２ｅ，ＳＳ２ｆ，ＳＳ２ｇ，ＳＳ２ｈにより選択Ｔｒ２６１２がオン状態となり、第２行の画素Ｅ，Ｆ，Ｇ，Ｈ（図５ではＥ１−１，Ｆ１−１，Ｇ１−１，Ｈ１−１，Ｅ１−２，Ｆ１−２，Ｇ１−２，Ｈ１−２）が選択される。また、期間ｔ７にて、リセット信号ＲＳ２２ｅ，ＲＳ２２ｆ，ＲＳ２２ｇ，ＲＳ２２ｈによりリセットＴｒ２５９２がオン状態になり、ノード２５８２がリセットされる。
【０１８４】
期間ｔ８にて、制御信号ＣＳ２２ｅ，ＣＳ２２ｆ，ＣＳ２２ｇ，ＣＳ２２ｈによりスイッチングＴｒ２５２２がオン状態となり、キャパシタ２５５２に保持されている基準電位がノード２５８２に充電される。キャパシタ２５５２の容量はノード２５８２の浮遊容量よりも十分に大きいので、ノード２５８２の電位はキャパシタ２５５２の電圧レベルとほぼ同じになる。ノード２５８２の電位（基準電位）は増幅Ｔｒ２６０２により増幅され、選択Ｔｒ２６１２及びカラム信号線Ｌ（Ｌ１〜Ｌ８（ｍ＝２））を介して各カラム処理回路２６０へ出力される。
【０１８５】
カラム処理回路２６０の電流源負荷２６１により発生した電圧は、プログラマブルアンプ２６２により増幅され、光信号としてコンパレータ２６３へ出力される。なお、カウンタ２６４は予めリセットされている。
【０１８６】
カウンタ２６４は、図１２に示すフローチャートのステップＳ１と同様に、コンパレータ２６３から出力される光信号（基準電位）をダウン方向でカウントする。コンパレータ２６３は、プログラマブルアンプ２６２の出力値とランプ波形信号ＲＷＳとを比較し、両者が一致したときに一致パルス信号をカウンタ２６４へ出力し、カウントを停止させる。一致パルス信号が入力されたときのカウント値が第１の露光時間Ｔ１における基準電位を示すカウント値となる。
【０１８７】
期間ｔ９にて、リセット信号ＲＳ２２ｅ，ＲＳ２２ｆ，ＲＳ２２ｇ，ＲＳ２２ｈによりリセットＴｒ２５９２がオン状態となり、ノード２５８２がリセットされる。期間ｔ１０にて、制御信号ＣＳ３２ｅ，ＣＳ３２ｆ，ＣＳ３２ｇ，ＣＳ３２ｈによりスイッチングＴｒ２５３２がオン状態となり、キャパシタ２５５２に保持されている第１の露光時間Ｔ１の光信号がノード２５８２に充電される。ノード２５８２の電位は増幅Ｔｒ２６０２により増幅され、選択Ｔｒ２６１２及びカラム信号線Ｌを介して各カラム処理回路２６０へ出力される。
【０１８８】
カウンタ２６４は、ステップＳ２と同様に、コンパレータ２６３から出力される第１の露光時間Ｔ１の光信号をアップ方向でカウントする。コンパレータ２６３は、プログラマブルアンプ２６２の出力値とランプ波形信号ＲＷＳとを比較し、両者が一致したときに一致パルス信号をカウンタ２６４へ出力し、カウントを停止させる。一致パルス信号が入力されたときのカウント値が第１の露光時間Ｔ１の光信号の電圧値を示すカウント値となる。
【０１８９】
カウンタ２６４は、期間ｔ８でダウン方向のカウントを行い、期間ｔ１０でアップ方向のカウントを行っている。従って、カウンタ２６４は、基準電位と第１の露光時間Ｔ１の光信号の電圧値との差分を取得することになる。即ち、カウンタ２６４は第１の露光時間Ｔ１の光信号に対してＣＤＳ処理を行ったことになる。
【０１９０】
コンパレータ２６５は、ステップＳ３と同様に、ＣＤＳ処理された第１の露光時間Ｔ１の光信号の電圧値（カウント値）と予め設定された所定値とを比較し、第１の露光時間Ｔ１の光信号の電圧値が所定値以上であるか否かを判定する。コンパレータ２６５は、判定結果に基づいて指示信号をカウンタ２６４へ出力する。
【０１９１】
具体的には、第１の露光時間Ｔ１の光信号の電圧値が所定値以上である（ＹＥＳ）と判定された場合には、コンパレータ２６５は、第１の露光時間Ｔ１の光信号に第２の露光時間Ｔ２の光信号を加算する指示信号をカウンタ２６４へ出力する。第１の露光時間Ｔ１の光信号の電圧値が所定値以上ではない（ＮＯ）と判定された場合には、コンパレータ２６５は、第１の露光時間Ｔ１の光信号に第２の露光時間Ｔ２の光信号を加算しない指示信号をカウンタ２６４へ出力する。
【０１９２】
第１の露光時間Ｔ１の光信号の電圧値が所定値以上である（ＹＥＳ）と判定された場合、カウンタ２６４には、コンパレータ２６５から第１の露光時間Ｔ１の光信号に第２の露光時間Ｔ２の光信号を加算する指示信号が出力される。カウンタ２６４は、指示信号に基づいて第１の露光時間Ｔ１の光信号に第２の露光時間Ｔ２の光信号を加算する。
【０１９３】
具体的には、図１６の期間ｔ１１にて、リセット信号ＲＳ２２ｅ，ＲＳ２２ｆ，ＲＳ２２ｇ，ＲＳ２２ｈによりリセットＴｒ２５９２がオン状態となり、ノード２５８２がリセットされる。期間ｔ１２にて、制御信号ＣＳ２２ｅ，ＣＳ２２ｆ，ＣＳ２２ｇ，ＣＳ２２ｈによりスイッチングＴｒ２５２２がオン状態となり、キャパシタ２５５２に保持されている第１の露光時間Ｔ１における基準電位がノード２５８２に充電される。ノード２５８２の電位は増幅Ｔｒ２６０１により増幅され、選択Ｔｒ２６１２及びカラム信号線Ｌを介して各カラム処理回路２６０へ出力される。
【０１９４】
カラム処理回路２６０の電流源負荷２６１により発生した電圧は、プログラマブルアンプ２６２により増幅され、コンパレータ２６３へ出力される。なお、カウンタ２６４は予めリセットされている。
【０１９５】
カウンタ２６４は、ステップＳ４と同様に、コンパレータ２６３から出力される光信号（基準電位）をダウン方向でカウントする。コンパレータ２６３は、プログラマブルアンプ２６２の出力値とランプ波形信号ＲＷＳとを比較し、両者が一致したときに一致パルス信号をカウンタ２６４へ出力し、カウントを停止させる。一致パルス信号が入力されたときのカウント値が第２の露光時間Ｔ２における基準電位を示すカウント値となる。
【０１９６】
期間ｔ１３にて、リセット信号ＲＳ２２ｅ，ＲＳ２２ｆ，ＲＳ２２ｇ，ＲＳ２２ｈによりリセットＴｒ２５９２がオン状態となり、ノード２５８２がリセットされる。期間ｔ１４にて、制御信号ＣＳ４２ｅ，ＣＳ４２ｆ，ＣＳ４２ｇ，ＣＳ４２ｈによりスイッチングＴｒ２５４２がオン状態となり、キャパシタ２５７２に保持されている第２の露光時間Ｔ２の光信号がノード２５８２に充電される。
【０１９７】
ノード２５８２の電位は、増幅Ｔｒ２６０２により増幅され、選択Ｔｒ２６１２及びカラム信号線Ｌを介して各カラム処理回路２６０へ出力される。その後、選択Ｔｒ２６１２がオフ状態になり、第２行の画素Ｅ，Ｆ，Ｇ，Ｈの選択が終了する。
【０１９８】
カウンタ２６４は、ステップＳ５と同様に、コンパレータ２６３から出力される第２の露光時間Ｔ２の光信号をアップ方向でカウントする。コンパレータ２６３は、プログラマブルアンプ２６２の出力値とランプ波形信号ＲＷＳとを比較し、両者が一致したときに一致パルス信号をカウンタ２６４へ出力し、カウントを停止させる。一致パルス信号が入力されたときのカウント値が第２の露光時間Ｔ２の光信号の電圧値を示すカウント値となる。
【０１９９】
カウンタ２６４は、期間ｔ１２でダウン方向のカウントを行い、期間ｔ１４でアップ方向のカウントを行っている。従って、カウンタ２６４は、基準電位と第２の露光時間Ｔ２の光信号の電圧値との差分を取得することになる。即ち、カウンタ２６４は第２の露光時間Ｔ２の光信号に対してＣＤＳ処理を行ったことになる。カウンタ２６４は、ＣＤＳ処理された第１の露光時間Ｔ１の光信号と、ＣＤＳ処理された第２の露光時間Ｔ２の光信号とを加算する。
【０２００】
第１の露光時間Ｔ１の光信号の電圧値が所定値以上ではない（ＮＯ）と判定された場合、カウンタ２６４には、コンパレータ２６５から第１の露光時間Ｔ１の光信号に第２の露光時間Ｔ２の光信号を加算しない指示信号が出力される。カウンタ２６４は、指示信号に基づいて加算動作を行わない。
【０２０１】
具体的には、カウンタ２６４は、第２の露光時間Ｔ２の光信号がカラム信号線Ｌに出力されている期間、即ち期間ｔ１１の開始時点から期間ｔ１３の終了時点までの期間、カウント動作を停止する。これにより、カウンタ２６４には、第１の露光時間Ｔ１の光信号のカウント値のみが残る。
【０２０２】
カウンタ２６４は、ステップＳ６と同様に、カウント値をメモリ２６６に保持させる。上述した処理は、第２行の全ての画素Ｅ，Ｆ，Ｇ，Ｈに対して並行して行われるため、例えば第２行の全ての画素Ｅ，Ｆ，Ｇ，Ｈのメモリ２６６に各画素Ｅ，Ｆ，Ｇ，Ｈのカウント値が保持される。水平走査回路２７０は、ステップＳ７と同様に、第２行の全ての画素Ｅ，Ｆ，Ｇ，Ｈのメモリ２６６に保持されている各画素Ｅ，Ｆ，Ｇ，Ｈのカウント値を光信号（画素信号）として、カラム信号線Ｌ毎に読み出す。これにより、第２行の全ての画素Ｅ，Ｆ，Ｇ，Ｈの光信号の読み出し処理が終了する。
【０２０３】
第１の露光時間Ｔ１の光信号の電圧値が所定値以上である場合には、水平走査回路２７０へ読み出される光信号は、第１の露光時間Ｔ１の光信号の電圧値に第２の露光時間Ｔ２の光信号の電圧値が加算された電圧値の信号となる。第１の露光時間Ｔ１は第２の露光時間Ｔ２よりも長いため、同じ光量であっても第１の露光時間Ｔ１の光信号の電圧値が先に飽和する。第１の露光時間Ｔ１の光信号の電圧値が先に飽和しても、第２の露光時間Ｔ２の光信号の電圧値は光量に応じて増大する。
【０２０４】
従って、第１の露光時間Ｔ１の光信号に第２の露光時間Ｔ２の光信号を加算することにより、ダイナミックレンジを拡大することができる。第１の露光時間Ｔ１の光信号の電圧値が所定値未満である場合には、水平走査回路２７０へ読み出される光信号は、第１の露光時間Ｔ１の光信号となる。
【０２０５】
第２行の画素Ｅ，Ｆ，Ｇ，Ｈの光信号の読み出し（図９に示す期間Ｔｅｈ２）が完了すると、第４行の画素Ｅ，Ｆ，Ｇ，Ｈの光信号の読み出し（図９に示す期間Ｔｅｈ４）が開始される。第２行の画素Ｅ，Ｆ，Ｇ，Ｈにおける光信号の読み出し動作と同様に、第４行以降の各偶数行の画素Ｅ，Ｆ，Ｇ，Ｈに対しても期間ｔ７から期間ｔ１４までの読み出し動作を偶数行毎に実行することにより、各偶数行の画素Ｅ，Ｆ，Ｇ，Ｈの光信号の読み出し処理が終了する。これにより、１／２画像分の光信号の読み出し処理が終了する。奇数行の画素Ａ，Ｂ，Ｃ，Ｄから読み出された１／２画像と偶数行の画素Ｅ，Ｆ，Ｇ，Ｈから読み出された１／２画像とにより、１フレームの画像が構成される。
【０２０６】
図９を用いて、固体撮像装置１によりＬＥＤフリッカによる影響を抑制できる理由について説明する。固体撮像装置１を車載用として用いる場合、固体撮像装置１は、信号機等のＬＥＤ表示装置の表示画像を撮像する。ＬＥＤ表示装置は、ＬＥＤの光量を通常、ＰＷＭにより調整しているため、点滅動作を行う。図９には、ＬＥＤ表示装置のＬＥＤの光量を示している。図９に示す時点ＴＬ１から時点ＴＬ２までの期間ＴＬ１２は、ＬＥＤ表示装置が点灯していない期間である。
【０２０７】
期間ＴＬ１２ではＬＥＤ表示装置が点灯していないため、期間ＴＬ１２内に露光時間を有する偶数行の画素Ｇ，Ｈ（図５ではＧ１−１，Ｈ１−１，Ｇ１−２，Ｈ１−２，Ｇ２−１，Ｈ２−１，Ｇ２−２，Ｈ２−２）ではＬＥＤ光により、光信号が生成されない。それに対して、期間ＴＬ１２とは異なる期間に露光時間を有する奇数行の画素Ａ，Ｂ，Ｃ，Ｄ（図５ではＡ１−１，Ｂ１−１，Ｃ１−１，Ｄ１−１，Ａ１−２，Ｂ１−２，Ｃ１−２，Ｄ１−２，Ａ２−１，Ｂ２−１，Ｃ２−１，Ｄ２−１，Ａ２−２，Ｂ２−２，Ｃ２−２，Ｄ２−２）、及び偶数行の画素Ｅ，Ｆ（図５ではＥ１−１，Ｆ１−１，Ｅ１−２，Ｆ１−２，Ｅ２−１，Ｆ２−１，Ｅ２−２，Ｆ２−２）ではＬＥＤ光による光信号が生成される。即ち、画素Ｇ，Ｈ以外の画素Ａ，Ｂ，Ｃ，Ｄ，Ｅ，ＦではＬＥＤ表示装置の表示画像を撮像することができる。従って、固体撮像装置１によれば、グローバルシャッタ方式による撮影が可能であり、かつ、撮影した映像のフリッカによる影響を抑制することができる。
【０２０８】
図１７に示すタイムチャートを用いて、比較例の固体撮像装置における光信号の書き込みと読出しの動作を説明する。従来のグローバルシャッタ方式の固体撮像装置を比較例として説明する。図１７は図９に対応する。なお、説明をわかりやすくするために、図９に対応する期間には同じ符号を付す。
【０２０９】
従来のグローバルシャッタ方式の固体撮像装置では、第１フレームの期間Ｔａｈ１にて、全ての行の全ての画素Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇに対して光信号の書き込みが一斉に実行される。第２フレームでは、第１フレームで書き込まれた光信号の読み出しが、第１行から各行毎に第２×ｎ行まで順次実行される。また、第２フレームでは、期間Ｔａｈ２にて、全ての行の全ての画素Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇに対して光信号の書き込みが一斉に実行される。即ち、従来のグローバルシャッタ方式の固体撮像装置では、全ての行の全ての画素Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇに対して、フレーム毎に光信号の書き込みと読出しが実行される。
【０２１０】
図１７には、図９と同様にＬＥＤ表示装置のＬＥＤの光量を示している。時点ＴＬ１から時点ＴＬ２までの期間ＴＬ１２は、ＬＥＤ表示装置が点灯していない期間である。期間ＴＬ１２ではＬＥＤ表示装置が点灯していない。そのため、期間ＴＬ１２内に露光時間を有する全ての行の全ての画素Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ（図５ではＡ１−１，Ｂ１−１，Ｃ１−１，Ｄ１−１，Ａ１−２，Ｂ１−２，Ｃ１−２，Ｄ１−２，Ｅ１−１，Ｆ１−１，Ｇ１−１，Ｈ１−１，Ｅ１−２，Ｆ１−２，Ｇ１−２，Ｈ１−２，Ａ２−１，Ｂ２−１，Ｃ２−１，Ｄ２−１，Ａ２−２，Ｂ２−２，Ｃ２−２，Ｄ２−２，Ｅ２−１，Ｆ２−１，Ｇ２−１，Ｈ２−１，Ｅ２−２，Ｆ２−２，Ｇ２−２，Ｈ２−２）では、ＬＥＤ光による光信号が生成されない。即ち、第１フレームではＬＥＤ表示装置の表示画像を撮像することができない。従って、従来のグローバルシャッタ方式の固体撮像装置では、撮影した映像がフリッカによる影響を受けてしまうため、車載用としては不向きである。
【０２１１】
上述した実施形態の固体撮像装置１によれば、複数の画素により画素ブロックを形成し、各画素ブロックにおける光信号の書き込みのタイミングを画素毎に異ならせることにより、撮影した映像のフリッカによる影響を抑制することができるので、車載用に適用することができる。
【０２１２】
なお、本発明は、上述した実施形態の構成に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変更可能である。
【０２１３】
例えば、上述した実施形態では、奇数行の４個の画素Ａ，Ｂ，Ｃ，Ｄと偶数行の４個の画素Ｅ，Ｆ，Ｇ，Ｈとにより１画素グループを構成しているが、画素の数及び各画素における光信号の書き込みのタイミングは任意に設定してもよい。
【０２１４】
上述した実施形態では、奇数行の画素群Ａ，Ｂ，Ｃ，Ｄと偶数行の画素群Ｅ，Ｆ，Ｇ，Ｈとにより１画素グループを構成しているが、複数の行毎に１画素グループを構成してもよいし、３つ以上の画素群で１画素グループを構成してもよい。例えば、画素をベイヤー配列にし、ベイヤー配列を形成する４個の画素で１画素グループを構成してもよい。１画素グループをベイヤー配列の画素群にすることにより、ベイヤー配列単位で信号処理を効率的に実行することができる。
【０２１５】
上述した実施形態では、コンパレータとカウンタとを用いてＡＤＣ回路を構成し、ＣＤＳ処理を行っているが、キャパシタを用いたクランプ回路によりＣＤＳ処理を行ってもよいし、差分増幅器を用いてＣＤＳ処理を行ってもよい。また、パイプライン型のＡＤ変換器等を用いてもよい。
【符号の説明】
【０２１６】
１  固体撮像装置
１０１，２０１  画素領域
１０２，２０２  周辺回路
Ａ，Ｂ，Ｃ，Ｄ  画素（第１の画素群）
Ｅ，Ｆ，Ｇ，Ｈ  画素（第２の画素群）
【図１】
2018148507.tif 000003
【図２】
2018148507.tif 000004
【図３】
2018148507.tif 000005
【図４】
2018148507.tif 000006
【図５】
2018148507.tif 000007
【図６】
2018148507.tif 000008
【図７】
2018148507.tif 000009
【図８】
2018148507.tif 000010
【図９】
2018148507.tif 000011
【図１０】
2018148507.tif 000012
【図１１】
2018148507.tif 000013
【図１２】
2018148507.tif 000014
【図１３】
2018148507.tif 000015
【図１４】
2018148507.tif 000016
【図１５】
2018148507.tif 000017
【図１６】
2018148507.tif 000018
【図１７】
2018148507.tif 000019