(57)【要約】【課題】複数の周波数成分に対応したノイズ対策を実現しながらプリント配線基板のレイアウト設計を容易化するのに有利な技術を提供する。【解決手段】プリント配線基板に実装するための電子部品であって、第１方向に互いに離間した第１電極および第２電極、並びに、それらの間において容量素子を内包するパッケージ部材を各々が有する複数の容量部品を備え、前記複数の容量部品において前記容量素子の容量値は互いに異なっており、前記電子部品は、前記複数の容量部品が、前記第１方向と交差する第２方向に順に並び、且つ、互いに隣り合う２つの容量部品の一方の前記第１電極と他方の前記第１電極とが互いに直接接触し、前記一方の容量部品の前記第２電極と前記他方の容量部品の前記第２電極とが互いに直接接触して成る。【選択図】図１
2018133538.tif 000002
【特許請求の範囲】
【請求項１】
プリント配線基板に実装するための電子部品であって、
第１方向に互いに離間した第１電極および第２電極、並びに、それらの間において容量素子を内包するパッケージ部材を各々が有する複数の容量部品を備え、
前記複数の容量部品において前記容量素子の容量値は互いに異なっており、
前記電子部品は、前記複数の容量部品が、前記第１方向と交差する第２方向に順に並び、且つ、互いに隣り合う２つの容量部品の一方の前記第１電極と他方の前記第１電極とが互いに直接接触し、前記一方の容量部品の前記第２電極と前記他方の容量部品の前記第２電極とが互いに直接接触して成る
ことを特徴とする電子部品。
【請求項２】
前記複数の容量部品は、前記容量素子の前記容量値の小さいものから順に前記第２方向に並んでいる
ことを特徴とする請求項１に記載の電子部品。
【請求項３】
前記第２方向に並んだ前記複数の容量部品の列において、いずれの端が前記容量素子の前記容量値の小さい方の側に対応するか分かるように、前記複数の容量部品の少なくとも１つの前記パッケージ部材にマークが形成されている
ことを特徴とする請求項２に記載の電子部品。
【請求項４】
前記一方の容量部品の前記第１電極と前記他方の容量部品の前記第１電極とは一体成形されており、前記一方の容量部品の前記第２電極と前記他方の容量部品の前記第２電極とは一体成形されている
ことを特徴とする請求項１から請求項３のいずれか１項に記載の電子部品。
【請求項５】
前記一方の容量部品の前記パッケージ部材と前記他方の容量部品の前記パッケージ部材との間は区画されている
ことを特徴とする請求項１から請求項４のいずれか１項に記載の電子部品。
【請求項６】
前記一方の容量部品の前記パッケージ部材と前記他方の容量部品の前記パッケージ部材とが面接触していること、前記一方の容量部品の前記パッケージ部材と前記他方の容量部品の前記パッケージ部材との間にエアギャップが設けられていること、及び、前記一方の容量部品の前記パッケージ部材と前記他方の容量部品の前記パッケージ部材との間に接着材が充填されていること、の１つを満たす
ことを特徴とする請求項５に記載の電子部品。
【請求項７】
前記複数の容量部品は、前記第１電極および前記第２電極の間の距離が互いに等しくなるように構成されている
ことを特徴とする請求項１から請求項６のいずれか１項に記載の電子部品。
【請求項８】
請求項１から請求項７のいずれか１項に記載の電子部品と、前記電子部品が実装された前記プリント配線基板とを具備する
ことを特徴とする実装基板。
【請求項９】
前記複数の容量部品は、前記プリント配線基板の実装面の上において、前記実装面に対して垂直な方向に並んでいる
ことを特徴とする請求項８に記載の実装基板。
【請求項１０】
前記複数の容量部品は、前記プリント配線基板の実装面の上において、前記実装面に対して平行な方向に並んでいる
ことを特徴とする請求項８に記載の実装基板。
【請求項１１】
前記プリント配線基板は、前記実装面の上において、
前記第２方向に並んだ前記複数の容量部品の一端側の１つの前記第１電極に対して接続された第１の電源ラインパターンと、
前記第２方向に並んだ前記複数の容量部品の他端側の１つの前記第１電極に対して接続された第２の電源ラインパターンと、
を備え、
前記第１の電源ラインパターンと前記第２の電源ラインパターンとは、前記実装面の上において互いに離間している
ことを特徴とする請求項１０に記載の実装基板。
【請求項１２】
請求項８から請求項１１のいずれか１項記載の実装基板を具備する
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品、実装基板および電子機器に関する。
【背景技術】
【０００２】
スキャナ、プリンタ等の電子機器は、プリント配線基板、それに実装された複数の半導体ＩＣ（半導体パッケージ）等を具備する。プリント配線基板には、複数の半導体ＩＣに電源電圧を供給するためのラインパターン、複数の半導体ＩＣ間での信号の授受を行うためのラインパターン等が実装面に設けられる。
【０００３】
上記電源電圧を供給するためのラインパターン（以下、電源ラインパターン）にはノイズが混入する可能性があるため、電源ラインパターンにおける各半導体ＩＣの近傍には、バイパスコンデンサ（デカップリングコンデンサ等とも称されうる。）が設けられる（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２０３４３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電源ラインパターンに混入するノイズは、熱や電磁波等に起因するノイズ成分、各半導体ＩＣの駆動電流に起因するノイズ成分等、複数の周波数成分を含みうる。そのため、各半導体ＩＣの近傍には、これら複数の周波数成分に対応する複数のバイパスコンデンサ、即ち、互いに容量値の異なる複数のバイパスコンデンサが設けられることがある。
【０００６】
しかしながら、個々の半導体ＩＣの近傍に複数のバイパスコンデンサを配置することは、例えば各種ラインパターンのスペースを十分に確保できなくなること等、プリント配線基板のレイアウト設計を困難にする。このことは、特に、半導体ＩＣの個数が多くなると顕著な問題となる。
【０００７】
本発明は、複数の周波数成分に対応したノイズ対策を実現しながらプリント配線基板のレイアウト設計を容易化するのに有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一つの側面は電子部品にかかり、前記電子部品は、プリント配線基板に実装するための電子部品であって、第１方向に互いに離間した第１電極および第２電極、並びに、それらの間において容量素子を内包するパッケージ部材を各々が有する複数の容量部品を備え、前記複数の容量部品において前記容量素子の容量値は互いに異なっており、前記電子部品は、前記複数の容量部品が、前記第１方向と交差する第２方向に順に並び、且つ、互いに隣り合う２つの容量部品の一方の前記第１電極と他方の前記第１電極とが互いに直接接触し、前記一方の容量部品の前記第２電極と前記他方の容量部品の前記第２電極とが互いに直接接触して成ることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、複数の周波数成分に対応したノイズ対策を実現しながらプリント配線基板のレイアウト設計を容易化することができる。
【図面の簡単な説明】
【００１０】
【図１】画像読取装置の構造の例を説明するための分解図である。
【図２】実装基板の構造の例を説明するための上面図である。
【図３】実施形態に係る複数の容量部品を備える電子部品の構造の例を説明するための模式図である。
【図４】実装基板の構造の例を説明するための上面図である。
【図５】実施形態に係る電子部品の構造の例を説明するための模式図である。
【図６】実施形態に係る電子部品の構造の例を説明するための図である。
【図７】実施形態に係る電子部品を用いた場合の効果を説明するための図である。
【発明を実施するための形態】
【００１１】
以下、添付図面を参照しながら本発明の好適な実施形態について説明する。なお、各図は、構造ないし構成を説明する目的で記載されたものに過ぎず、図示された各部材の寸法は必ずしも現実のものを反映するものではない。また、各図において、同一の部材または同一の構成要素には同一の参照番号を付しており、以下、重複する内容については説明を省略する。
【００１２】
（第１実施形態）
図１〜３を参照しながら第１実施形態を説明する。図１は、電子機器の一例として、スキャナに用いられる画像読取装置１の構造の例を説明するための分解図である。画像読取装置１は、コンタクトイメージセンサ（ＣＩＳ）とも称される。画像読取装置１は、実装基板１０、導光体１１Ａ及び１１Ｂ、光学系１２、並びに、これらを内包するための筐体１３を具備する。ここでは不図示とするが、筐体１３の上には、画像の読取面を形成する透光性の板材が配される。
【００１３】
実装基板１０は、プリント配線基板１００と、その上に実装された各種電子部品とを備える。ここで、プリント配線基板１００の各種電子部品が実装された面を、以下の説明において単に「実装面」という場合がある。実装面の中央部には、直上に光学系１２が位置するようにラインセンサ１０１が配置される。ラインセンサ１０１には、複数の光電変換素子（フォトダイオード）が配列された固体撮像装置が用いられ、本実施形態ではＣＭＯＳイメージセンサが用いられるが、他の例としてＣＣＤイメージセンサが用いられてもよい。
【００１４】
導光体１１Ａ及び１１Ｂの端部にはそれぞれ光源（ＬＥＤ）が配置され、導光体１１Ａ及び１１Ｂは、画像が形成された紙面（不図示）に光を照射する。そして、この紙面からの反射光は、光学系１２で集光され、ラインセンサ１０１に導かれる。画像とは、紙面に形成された文字、記号、模様、図形、絵、写真等の視覚的に認識可能な情報の他、空白（紙面の地色と実質的に同一の領域）をも含みうる。
【００１５】
光学系１２には、本実施形態ではロットレンズアレイが用いられるが、他の例として、これに付随して又はこれに代替して、他の公知の光学素子が用いられてもよい。
【００１６】
プリント配線基板１００の実装面には、ラインセンサ１０１に接続された１以上の半導体集積回路（半導体ＩＣ。ここではパッケージングされたものを示す。）１０２が更に配される。半導体集積回路１０２は、ラインセンサ１０１を駆動してラインセンサ１０１から信号を読み出し、その信号に対して所定の処理を行う。また、プリント配線基板１００の実装面において、端部にはコネクタ１０３が配される。コネクタ１０３は、半導体集積回路１０２に供給するための電源電圧を受け、半導体集積回路１０２を駆動又は制御するための信号を外部から受け、また、半導体集積回路１０２で処理された信号を外部（例えば不図示のプロセッサ）に出力する。
【００１７】
また、詳細は後述とするが、実装面には、ラインセンサ１０１、半導体集積回路１０２及びコネクタ１０３の他、それらの間での信号の授受を行うためのラインパターン、並びに、電源電圧を伝搬するラインパターン（以下、「電源ラインパターン」という。）が更に配される。また、詳細は後述とするが、互いに異なる電源電圧を伝搬する２つの電源ラインパターンの間には、容量素子を内包する電子部品１０４がバイパスコンデンサとして配され、これにより、電源ラインパターンに重畳しうるノイズが低減される。
【００１８】
以上のような構成により、画像読取装置１は、紙面上の画像を読み取り、その画像を示す信号ないしデータを取得する。なお、ここでは説明を容易にするため、プリント配線基板１００に実装された部品点数の一部を省略したが、実際には多数の電子部品が実装されうる。
【００１９】
図２は、本実施形態の実装基板１０の一部についての上面レイアウトを示す。プリント配線基板１００の実装面には、電源ラインパターン２００と、それに沿って配された半導体集積回路１０２（１０２１及び１０２２）と、スルーホールＨ（ＨＰＷ１、ＨＰＷ２、ＨＳＩＧ１及びＨＳＩＧ２）と、が形成される。
【００２０】
半導体集積回路１０２１は、ラインセンサ１０１を駆動（又は制御）するための駆動回路（又は制御回路）を含み、例えばデコーダ、走査回路等を含む。半導体集積回路１０２２は、ラインセンサ１０１からの信号を読み出すための読出回路を含み、例えば信号増幅回路、サンプリング回路、マルチプレクサ、アナログデジタルコンバータ（ＡＤＣ）等を含む。
【００２１】
電源ラインパターン２００は、そこから分岐した電源ラインパターン２０１を介して、半導体集積回路１０２１の端子Ｔ１１に接続される。また、電源ラインパターン２００は、そこから分岐した電源ラインパターン２０２を介して、半導体集積回路１０２２の端子Ｔ２１に接続される。
【００２２】
スルーホールＨＰＷ１は、電源ラインパターン２００を伝搬する電源電圧とは異なる他の電源電圧を実装面に導くように構成されており、電源ラインパターン２１１を介して半導体集積回路１０２１の端子Ｔ１２に接続される。スルーホールＨＰＷ２は、電源ラインパターン２００を伝搬する電源電圧とは異なる他の電源電圧を実装面に導くように構成されており、電源ラインパターン２１２を介して半導体集積回路１０２２の端子Ｔ２２に接続される。
【００２３】
スルーホールＨＳＩＧ１は、ラインパターン２２１を介して半導体集積回路１０２１の端子Ｔ１３に接続され、端子Ｔ１３に制御信号を供給する。スルーホールＨＳＩＧ２は、ラインパターン２２２を介して半導体集積回路１０２２の端子Ｔ２３に接続され、端子Ｔ２３に制御信号を供給する。
【００２４】
ここで、電源ラインパターン２０１‐電源ラインパターン２１１間および電源ラインパターン２０２‐電源ラインパターン２１２間には、それぞれ、バイパスコンデンサである電子部品１０４（１０４１及び１０４２）が配される。
【００２５】
例えば、電子部品１０４１は、電源ラインパターン２０１‐電源ラインパターン２１１間のバイパスコンデンサであり、それらの間で生じうるノイズを低減し、該生じうるノイズの半導体集積回路１０２１に対する電気的な影響を低減する。このノイズは、熱や電磁波等に起因するノイズ成分、半導体集積回路１０２１の駆動電流に起因するノイズ成分等、複数の周波数成分を含みうる。よって、以下に述べるとおり、バイパスコンデンサである電子部品１０４１には、これら複数の周波数成分に対応する複数の容量成分が設けられる。以下の説明では電子部品１０４１に着目するが、電子部品１０４２についても同様である。
【００２６】
図３は、本実施形態の電子部品１０４１の構成を説明するための斜視図である。電子部品１０４１は、複数（本実施形態では３つ）の容量部品３０（以下、区別のため「３０１」、「３０２」、「３０３」とするが、これらを特に区別しない場合には単に「３０」と示す。）を備える。各容量部品３０は、本実施形態では直方体状の形状を有するチップコンデンサであり、電極３１（第１電極）、電極３２（第２電極）およびパッケージ部材３３を有する。電極３１及び３２は、Ａ方向（第１方向）に互いに離間して配される。パッケージ部材３３は、電極３１と電極３２との間において容量素子（不図示）を内包する。
【００２７】
電子部品１０４１は、容量部品３０１〜３０３が、Ａ方向と交差するＢ方向（第２方向）に順に並び、且つ、互いに隣り合う２つの容量部品（以下、隣接容量部品）３０の間で電極３１が互いに直接接触し且つ電極３２が互いに直接接触して成る。容量部品３０１〜３０３は、電極３１‐電極３２間の距離が互いに等しくなるように構成され、これにより、これらを並べたときに、隣接容量部品３０の間で電極３１が互いに直接接触し且つ電極３２が互いに直接接触する形になる。
【００２８】
また、容量部品３０１〜３０３において、それらが内包する前述の容量素子の容量値は互いに異なる。本実施形態では、容量部品３０１〜３０３は、容量素子の容量値の小さいものから順にＢ方向に並んでいる。容量部品３０１、３０２、３０３の容量素子の容量値を、それぞれＣ１、Ｃ２、Ｃ３としたとき、Ｃ１＜Ｃ２＜Ｃ３が成立する。本実施形態では、Ｃ１＝０．１［ｐＦ］、Ｃ２＝１０［ｐＦ］、Ｃ３＝０．１［μＦ］とするが、これらの値に限られるものではない。
【００２９】
隣接容量部品３０の間では、それらの一方のパッケージ部材３３と他方のパッケージ部材３３との間は区画される。本実施形態では、それらのパッケージ部材３３同士が面接触しているものとするが、他の例として、それらのパッケージ部材３３の間にエアギャップが設けられていてもよいし、それらのパッケージ部材３３の間に接着材が充填されていてもよい。これにより、電気回路の観点では、容量値Ｃ１、Ｃ２及びＣ３の３つの容量素子が並列に配され、隣り合う２つの容量素子同士（Ｃ１及びＣ２間、並びに、Ｃ２及びＣ３間）が比較的小さいインピーダンスで並列に接続された状態となる。
【００３０】
ここで、Ｂ方向に並んだ容量部品３０１〜３０３の列において、いずれの端が容量素子の容量値の小さい方の側（Ｃ１側）か大きい方の側（Ｃ３側）か分かるように、マークＭが付されるとよい。本実施形態では、容量部品３０１のパッケージ部材３３にマークＭが形成されるが、マークＭは、容量部品３０１〜３０３の少なくとも１つに形成されればよい。マークＭは、本実施形態では○印のものを例示したが、Ｃ１及びＣ３のいずれの側の端なのかを視覚的に認識可能であればよく、他の形状の印でもよいし、パッケージ部材３３の色そのものを変えたものでもよい。他の例では、容量部品３０２のパッケージ部材３３に、Ｃ１及びＣ３のいずれの側の端なのかを示す矢印等が付されてもよい。
【００３１】
本実施形態では、隣接容量部品３０の間において、それらの一方の電極３１と他方の電極３１とは一体成形されており、同様に、それらの一方の電極３２と他方の電極３２とは一体成形されている。ここで、一体成形とは、実質的に単一の部材が延在して複数の部位が形成された様をいう。よって、本実施形態では、容量部品３０１〜３０３の３つの電極３１は単一の導電部材により形成され、同様に、容量部品３０１〜３０３の３つの電極３２は単一の導電部材により形成される。この構造は、例えば、容量部品３０１〜３０３のそれぞれを個別に準備してそれらを並べ、隣接容量部品３０の間で電極３１同士および電極３２同士を互いに接触させた状態で所定期間にわたって加熱処理を行うことによって得られる。ここで、電極３１及び３２は、はんだで構成され又ははんだコーティングされていてもよい。本実施形態によれば、隣接容量部品３０の間の距離が短くなり、それらの間に付随的に形成されうるインピーダンス成分が低減されるため、バイパスコンデンサとしての機能が向上する。
【００３２】
他の例として、上述の電極３１同士（または電極３２同士）は一体成形されずに単に面接触することによって直接接続が実現されてもよい。その場合、容量部品３０１〜３０３は、例えばパッケージ部材３３間に接着材を介在させて、相互に結合されればよい。
【００３３】
本実施形態では、Ａ方向は実装面と平行な方向であり、Ｂ方向は実装面と垂直な方向であり、即ち、容量部品３０１〜３０３は、実装面に対して垂直な方向に並んでいる。本実施形態によれば、プリント配線基板１００上の容量部品３０１〜３０３による占有面積を、それらを個別にプリント配線基板１００上に実装した場合に比べて小さくすることができる。よって、各種ラインパターンを配置するためのスペース、ラインパターンと半導体集積回路との間のスペース等を適切に確保することが可能になり、プリント配線基板１００のレイアウト設計を容易化することができる。また、容量値が最も小さい容量部品３０１を実装面に最も近い側に配置することにより、実装面‐容量部品３０１間に付随的に形成されうるインピーダンス成分が低減され、容量部品３０１単体についてのバイパスコンデンサとしての機能が向上する。同様の理由により、容量部品３０１〜３０３は、容量素子の容量値の小さいものほど実装面の近くに位置するように、配されるとよい。
【００３４】
（第２実施形態）
図４〜５を参照しながら第２実施形態を説明する。本実施形態は、主に、Ａ方向が実装面と垂直な方向であり、Ｂ方向が実装面と平行な方向であり、即ち、容量部品３０１〜３０３は、実装面に対して水平な方向に並んでいる、という点で前述の第１実施形態と異なる。本実施形態によっても、隣接容量部品３０の間の距離が比較的短くなるため、プリント配線基板１００上の容量部品３０１〜３０３による占有面積を、それらを個別にプリント配線基板１００上に実装した場合に比べて小さくし、レイアウト設計を容易化することができる。
【００３５】
図４は、本実施形態の実装基板１０の上面レイアウトを、図２（第１実施形態）同様に示す。本実施形態では、第１実施形態で述べた電源ラインパターン２０１に代替して、互いに離間した電源ラインパターン２０１Ａと電源ラインパターン２０１Ｂとが実装面に配される。電源ラインパターン２０１Ａは電源ラインパターン２００に接続され、電源ラインパターン２０１Ｂは半導体集積回路１０２１の端子Ｔ１１に接続される。電子部品１０４１は、実装面に対する平面視（或いは、実装面に対して垂直な方向での正射影と表現されてもよい。以下、単に「平面視」という。）において、電源ラインパターン２０１Ａ及び２０１Ｂを跨ぐように配される。
【００３６】
同様に、電源ラインパターン２０２に代替して、互いに離間した電源ラインパターン２０２Ａと電源ラインパターン２０２Ｂとが実装面に配される。電源ラインパターン２０２Ａは電源ラインパターン２００に接続され、電源ラインパターン２０２Ｂは半導体集積回路１０２２の端子Ｔ２１に接続される。電子部品１０４２は、平面視において、電源ラインパターン２０２Ａ及び２０２Ｂを跨ぐように配される。
【００３７】
図５は、本実施形態の電子部品１０４１の斜視図を、図３（第１実施形態）同様に示す。本実施形態では、電子部品１０４１は、容量部品３０１〜３０３のうち一端側の１つとして容量部品３０１が電源ラインパターン２０１Ｂ側に位置し、他端側の１つとして容量部品３０３が電源ラインパターン２０１Ａ側に位置するように配される。そして、容量部品３０１の電極３１と電源ラインパターン２０１Ｂとが電気的に接続され、容量部品３０３の電極３１と電源ラインパターン２０１Ａとが電気的に接続される。容量値が最も小さい容量部品３０１を半導体集積回路１０２１に最も近い側に配置することにより、半導体集積回路１０２１‐容量部品３０１間に付随的に形成されうるインピーダンス成分が低減され、容量部品３０１単体についてのバイパスコンデンサとしての機能が向上する。なお、本実施形態では、容量部品３０２の電極３１は、電源ラインパターン２０１Ａ及び２０１Ｂのいずれとも直接接触していない。
【００３８】
電源ラインパターン２０１Ａと電源ラインパターン２０１Ｂとは互いに離間しているが、容量部品３０１〜３０３の電極３１を介して電気的に接続される。本実施形態によれば、第１実施形態同様にレイアウト設計の容易化に有利である他、プリント配線基板１００のレイアウト設計の自由度を向上させることもできる。
【００３９】
（第３実施形態）
図６は、第３実施形態に係る電子部品１０４３の構造を説明するための分解図である。電子部品１０４３は、前述の容量部品３０１〜３０３の他、共通電極３１Ｃ及び３２Ｃ、ケース３４、並びに、天蓋３５を更に備える。
【００４０】
共通電極３１Ｃ及び３２Ｃは左右対称になるように成形される。共通電極３１Ｃは、容量部品３０１の電極３１をその下面側から支持する底面部３１ＣＢＰと、平面視においてコの字状を形成し且つ容量部品３０１〜３０３の電極３１を取り囲む側面部３１ＣＳＰとを含む。共通電極３２Ｃは、共通電極３１Ｃ同様の構造を有しており、底面部３１ＣＢＰ及び側面部３１ＣＳＰにそれぞれ対応する底面部３２ＣＢＰ及び側面部３２ＣＳＰを含む。このような構成により、共通電極３１Ｃは容量部品３０１〜３０３の電極３１に共通に接続され、共通電極３２Ｃは容量部品３０１〜３０３の電極３２と共通に接続される。
【００４１】
ケース３４は、平面視において共通電極３１Ｃの側面部３１ＣＳＰおよび共通電極３２Ｃの側面部３２ＣＳＰを一体に取り囲む筒状の外枠部材である。また、ケース３４の上には天蓋３５が固定される。ケース３４及び天蓋３５は共に絶縁材料で構成される。ケース３４は、容量部品３０１〜３０３のパッケージ部材３３に対して固定されてもよいし、及び／又は、天蓋３５は、容量部品３０３のパッケージ部材３３に対して固定されてもよい。
【００４２】
即ち、電子部品１０４３は、容量部品３０１〜３０３の電極３１及び３２に対して共通電極３１Ｃ及び３２Ｃがそれぞれ配されると共に、絶縁性のケース３４及び天蓋３５によりパッケージングされた構造をとる。そして、電子部品１０４３は、共通電極３１Ｃ及び３２Ｃの底面部３１ＣＢＰ及び３２ＣＢＰにおいてプリント配線基板１００の実装面に対して電気的に接続可能になっている。本実施形態によれば、第１実施形態同様の効果が得られる他、電子部品１０４３のハンドリングが容易になると共に、容量部品３０１〜３０３の実装面への実装も容易になり、製造面において有利となる。
【００４３】
（変形例）
以上の各実施形態で説明された電子部品１０４の構造は本発明の例示に過ぎず、その趣旨を逸脱しない範囲で多様な変更が可能である。
【００４４】
例えば、容量部品３０１〜３０３をＢ方向での配列について、各容量部品３０が直方体状の形状を有する場合、隣接容量部品３０の一方と他方とは、面積が大きい方の面で対向するように配列されるとよい。これにより、隣接容量部品３０の間での電極３１同士および電極３２同士の接続部において形成されうるインピーダンスを小さくすることが可能となる。また、これにより、電子部品１０４をプリント配線基板１００の実装面に実装する際には、第１実施形態の構成（即ち、Ａ方向を実装面と平行な方向にし、且つ、Ｂ方向を実装面と垂直な方向にして実装する構成）、及び、第２実施形態の構成（即ち、Ａ方向を実装面と垂直な方向にし、且つ、Ｂ方向を実装面と平行な方向にして実装する構成）のいずれにおいても、プリント配線基板１００上での占有面積を小さくすることができ、レイアウト設計を容易化することができる。
【００４５】
また、隣接容量部品３０の間において電極３１同士および電極３２同士が直接接触した構成であればよく、第３実施形態で例示された共通電極３１Ｃ及び３２Ｃは、必要に応じて配置されればよい。例えば、電源ラインパターンのうち電子部品１０４を配置する部分の形状等、実装面上の環境に整合するように、容量部品３０１〜３０３の電極３１及び３２の一方のみに対して共通電極が配置されてもよいし、或いは、これらの一方の一部分のみに対して共通電極が配置されてもよい。したがって、例えば、第２実施形態の構成においては、共通電極は、容量部品３０１〜３０３の電極３１及び／又は３２のうち実装面との対向する面のみに部分的に設けられてもよい。また、例えば、第１実施形態の構成においては、共通電極は、容量部品３０１の電極３１の底面及び／又は電極３２の底面のみに部分的に設けられてもよい。
【００４６】
（参考例との比較）
図７（ａ）及び図７（ｂ）を参照しながら、第１実施形態の構造で容量部品３０１〜３０３を実装した場合の例（第１実施例）と、容量部品３０１〜３０３をそれぞれ個別に実装した場合の例（参考例）とのシミュレーション解析による比較結果を示す。なお、図を見やすくするため、図中には電源ラインパターン２００のみが示されるが、実際には、他のラインパターンも配される。
【００４７】
図７（ａ）は、シミュレーション条件を説明するためのプリント配線基板１００の上面レイアウトを簡易的に示す。ここでは、コネクタ１０３から電源ラインパターン２００が２つの経路に分岐しており、半導体集積回路１０２Ａおよび１０２Ｂにそれぞれ接続された構成を考える。
【００４８】
まず、参考例として、半導体集積回路１０２Ａの近傍には、電源ラインパターン２００に、容量部品３０１〜３０３はそれぞれ個別に実装される。図中に示されるように、容量部品３０１〜３０３のそれぞれの容量値Ｃ１Ａ〜Ｃ３Ａは、Ｃ１Ａ＝０．１［μＦ］、Ｃ２Ａ＝０．０１［μＦ］、Ｃ３Ａ＝１０［ｐＦ］と設定した。なお、半導体集積回路１０２Ａ‐容量部品３０３（Ｃ３Ａ）間の距離を２［ｃｍ］とした。また、容量部品３０１（Ｃ１Ａ）‐容量部品３０２（Ｃ２Ａ）間の距離および容量部品３０２（Ｃ２Ａ）‐容量部品３０３（Ｃ３Ａ）間の距離はいずれも０．５［ｍｍ］とした。
【００４９】
一方、第１実施例として、半導体集積回路１０２Ｂの近傍には、電源ラインパターン２００に、容量部品３０１〜３０３を備える電子部品１０４が実装される。図中に示されるように、容量部品３０１〜３０３の容量値Ｃ１Ｂ〜Ｃ３Ｂは、Ｃ１Ａ〜Ｃ３Ａとそれぞれ同様にした。即ち、Ｃ１Ｂ＝０．１［μＦ］、Ｃ２Ｂ＝０．０１［μＦ］、Ｃ３Ｂ＝１０［ｐＦ］と設定した。なお、半導体集積回路１０２Ｂ‐容量部品３０３（Ｃ３Ｂ）間の距離を２［ｃｍ］とした。また、容量部品３０１（Ｃ１Ｂ）‐容量部品３０２（Ｃ２Ｂ）間の距離および容量部品３０２（Ｃ２Ｂ）‐容量部品３０３（Ｃ３Ｂ）間の距離はいずれも０［ｍｍ］とした。
【００５０】
図７（ｂ）は、上述の構成における電源インピーダンスのシミュレーション解析結果を示す。図中の横軸は周波数（単位［ＧＨｚ］）を示し、縦軸はインピーダンス値（単位［Ｏｈｍ］）を示し、横軸および縦軸のいずれも対数表示になっている。
【００５１】
周波数０．０４［ＧＨｚ］近傍および周波数１［ＧＨｚ］近傍においてそれぞれ点Ｐ１および点Ｐ２で図示されるように、参考例では、インピーダンス値が変動する特異点が現れる。このことは、周波数が比較的高い領域では寄生インダクタンスに起因して反共振が生じることを示しており、ノイズを低減するというバイパスコンデンサとしての作用を妨げる原因となる。これに対して、第１実施例によれば、上記インピーダンス値の変動が表れないため、参考例に対して有利であることが分かる。
【００５２】
（その他）
以上、いくつかの好適な態様を例示したが、本発明はこれらの例に限られるものではなく、本発明の趣旨を逸脱しない範囲で、その一部が変更されてもよい。また、本明細書に記載された個々の用語は、本発明を説明する目的で用いられたものに過ぎず、本発明は、その用語の厳密な意味に限定されるものでないことは言うまでもなく、その均等物をも含みうる。
【符号の説明】
【００５３】
１０：実装基板、１００：プリント配線基板、１０４：電子部品、３０：容量部品、３１：第１電極、３２：第２電極、３３：パッケージ部材、Ａ：第１方向、Ｂ：第２方向。
【図１】
2018133538.tif 000003
【図２】
2018133538.tif 000004
【図３】
2018133538.tif 000005
【図４】
2018133538.tif 000006
【図５】
2018133538.tif 000007
【図６】
2018133538.tif 000008
【図７】
2018133538.tif 000009