(57)【要約】【課題】スイッチング素子及び還流ダイオードの損失アンバランスを改善し、トータル損失を低減し、ノイズの増大を抑制する。【解決手段】半導体装置を、直列に接続した第１半導体素子と第２半導体素子とで構成し、第１半導体素子を、ワイドバンドギャップ半導体からなるスイッチング素子Ｓｕ〜Ｓｗと、スイッチング素子Ｓｕ〜Ｓｗと逆並列に接続されたナローバンドギャップ半導体からなるフリーホイーリングダイオードＤｕ〜Ｄｗと、で構成し、第２半導体素子を、ワイドバンドギャップ半導体からなるスイッチング素子Ｓｘ〜Ｓｚと、スイッチング素子Ｓｘ〜Ｓｚと逆並列に接続されたフリーホイーリングダイオードＤｘ〜Ｄｚと、で構成した。【選択図】          図１
2018133932.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続した第１半導体素子と第２半導体素子とを有し、
前記第１半導体素子を、ワイドバンドギャップ半導体からなるスイッチング素子と、当該スイッチング素子と逆並列に接続されたナローバンドギャップ半導体からなる還流ダイオードと、で構成し、
前記第２半導体素子を、ワイドバンドギャップ半導体からなるスイッチング素子と、当該スイッチング素子と逆並列に接続された還流ダイオードと、で構成したことを特徴とする半導体装置。
【請求項２】
直列に接続した第１半導体素子と第２半導体素子とを有するスイッチングアーム部を３相分並列に接続したブリッジ回路と、
前記ブリッジ回路の各第１半導体素子及び各第２半導体素子をスイッチング動作させて誘導性負荷を駆動する制御回路と、を備え、
前記ブリッジ回路の上アーム及び下アームのうちの一方のアームを構成する前記第１半導体素子を、ワイドバンドギャップ半導体からなるスイッチング素子と、当該スイッチング素子と逆並列に接続されたナローバンドギャップ半導体からなる還流ダイオードと、で構成し、
前記ブリッジ回路の他方のアームを構成する前記第２半導体素子を、ワイドバンドギャップ半導体からなるスイッチング素子と、当該スイッチング素子と逆並列に接続された還流ダイオードと、で構成し、
前記制御回路は、前記誘導性負荷に印加する３相電圧の各相電圧を、２π／３毎に順番に前記上アーム及び下アームの一方をオン状態に制御し、他方をオフ状態に制御して周期的に固定させる二相変調方式で駆動することを特徴とする半導体装置。
【請求項３】
前記第２半導体素子を、ワイドバンドギャップ半導体からなるスイッチング素子と、当該スイッチング素子と逆並列に接続されたワイドバンドギャップ半導体からなる還流ダイオードと、で構成したことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第１半導体素子のスイッチング素子は寄生素子としてのボディダイオードを有し、
前記第１半導体素子の還流ダイオードの順方向電圧は、前記ボディダイオードの順方向電圧よりも小さいことを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置。
【請求項５】
前記第１半導体素子の還流ダイオードはＳｉ材料で構成され、前記第２半導体素子の還流ダイオードはＳｉＣ材料で構成されていることを特徴とする請求項３又は請求項４に記載の半導体装置。
【請求項６】
前記第１半導体素子及び前記第２半導体素子のスイッチング素子は、ＳｉＣ−ＭＯＳＦＥＴで構成されていることを特徴とする請求項１から請求項４の何れか一項に記載の半導体装置。
【請求項７】
前記第２半導体素子の還流ダイオードはＳｉＣ−ＳＢＤで構成されることを特徴とする請求項１から請求項６のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直列に接続した第１半導体素子及び第２半導体素子を有する電力変換装置等に適用される半導体装置に関する。
【背景技術】
【０００２】
従来、単相モータや３相モータを駆動する電力変換装置としてインバータが適用されている。このインバータ回路には第１半導体素子と第２半導体素子とを直列に接続した半導体装置が使用されている。
直列に接続した第１半導体素子及び第２半導体素子を複数列並列に接続したインバータでは、通常、上アームを構成する第１半導体素子及び下アームを構成する第２半導体素子にはＳｉのＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等の同一種類のスイッチング半導体素子を使用するようにしている。
【０００３】
近年においてはＳｉよりも低損失であるスイッチング半導体素子としてＳｉＣ等のワイドバンドギャップ半導体が採用されており、上下アームを構成する半導体素子にはＳｉＣ−ＭＯＳＦＥＴと、還流ダイオードにＳｉＣ−ＳＢＤを外付けする構成とし、全ての半導体素子にワイドバンドギャップ半導体を適用し、低損失化を図っている。ただし、この場合、コスト上昇の抑制が課題となる。
【０００４】
また、これら半導体素子を駆動するインバータ制御では、モータに印加する３相電圧の各相電圧において、２π／３毎に順番に上アームのスイッチング素子をオンさせると共に、対応する下アームのスイッチング素子をオフして各相電圧を周期的に固定させるようにした二相変調方式のインバータ制御を行っている（例えば、特許文献１参照。）。
二相変調方式にはその制御方法の違いにより上張付き型と下張付き型があり、各制御方法により上下アームで損失バランスが異なる。例えば、下張付き型の場合は、上アームのスイッチング素子はスイッチング損失が大きく、下アームのスイッチング素子は導通損失が大きい。また、上アームの還流ダイオードは殆ど導通損失が無く、下アーム側の還流ダイオードはスイッチング損失が大きくなる特徴がある。上張り付き型の場合はその逆となる。
【０００５】
したがって、上アームと下アームが同一種類の半導体素子の場合では、上アームと下アームとで損失バランスが悪く、どちらかの上アームと下アームとのいずれかの半導体素子の損失が過大となり、トータル損失が大きくなる。または、許容出力がどちらかの半導体素子で制限される問題がある。さらには、高速動作においては、スイッチング時にノイズが増大するという問題がある。
【０００６】
また、このように、上下アームとも同一種類の半導体素子を用いた場合、ノイズが増大することから、例えば、上下アームのうち一方をＳｉＣのスイッチング半導体素子を用い、他方をＳｉのスイッチング半導体素子とすることで、ＳｉＣのスイッチング半導体素子をオンオフさせるときにはスイッチング損失を重視し、Ｓｉのスイッチング半導体素子をオンオフさせるときにはスイッチングノイズを重視して損失低減を図る方法も提案されている（例えば、特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−２４９４８８号公報
【特許文献２】特開２０１３−２２３３５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献２に記載された従来例では、ワイドバンドギャップ半導体よって形成されたスイッチング素子とナローバンドギャップ半導体によって形成された還流ダイオードを逆並列接続した第一の素子対と、ナローバンドギャップ半導体によって形成されたスイッチング素子とワイドバンドギャップ半導体によって形成された還流ダイオードを逆並列接続した第二の素子対とを直列接続した上下アーム構成の電圧形ブリッジ回路を構成している。つまり、全ての半導体素子をワイドバンドギャップ半導体で構成するよりも、熱破壊に対する信頼性を保ちつつ、コスト上昇を抑え、ノイズ増大を抑止可能な構成としている。
【０００９】
しかしながら、上下アームのスイッチング素子をオンオフさせる頻度が同じであると、折角設けたＳｉＣのスイッチング半導体素子の低スイッチング損失特性を半分程度しか利用できないことになる。
また、例えば、上アームのスイッチング素子がＭＯＳＦＥＴで構成された場合、ＭＯＳＦＥＴのボディダイオードの順方向電圧ＶＦとこの上アームのスイッチング素子と逆に接続された還流ダイオードの順方向電圧ＶＦとの大小関係によっては、還流電流が上アームのＭＯＳＦＥＴのボディダイオードに流れることも考えられ、低ノイズを狙った外付けの還流ダイオードのソフトリカバリによる低ノイズ効果を十分に発揮することができないという問題がある。
【００１０】
さらに、近年、ますます低損失な電力変換装置が求められていることから、上下アームのスイッチング素子として、共に、ＳｉＣのスイッチング半導体素子を使用することが望まれている。
そこで、本発明は、上記従来例の課題に着目してなされたものであり、二相変調方式で動作するインバータ回路の上アームと下アームのスイッチング素子及び還流ダイオードの損失アンバランスを改善し、トータル損失を低減し、ノイズの増大を抑制することができる半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の一実施形態に係る半導体装置は、直列に接続した第１半導体素子と第２半導体素子とを有し、第１半導体素子を、ワイドバンドギャップ半導体からなるスイッチング素子と、このスイッチング素子と逆並列に接続されたナローバンドギャップ半導体からなる還流ダイオードと、で構成し、第２半導体素子を、ワイドバンドギャップ半導体からなるスイッチング素子と、このスイッチング素子と逆並列に接続された還流ダイオードと、で構成した半導体装置を提供する。
【発明の効果】
【００１２】
本発明の一態様によれば、二相変調方式で動作するインバータ回路の上アームと下アームのスイッチング素子及び還流ダイオードの損失アンバランスを改善し、トータル損失を低減し、ノイズの増大を抑制することができる。特に中間負荷動作にて低損失効果を発揮することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明を適用したインテリジェントパワーモジュールの一例を示す回路図である。
【図２】三相正弦波制御波形及び下張付き型の二相変調制御波形の一例を示す波形図である。
【図３】下張付き型の二相変調方式の各相の信号波形の一例を示す波形図である。
【図４】図２（ｂ）におけるＷ相の電力供給路を示す説明図であって、（ａ）は通電区間Ｔ１の電力供給路を示し、（ｂ）は区間Ｔ２の電力供給路を示す。
【図５】中間負荷時における損失シミュレーション結果を示す。
【図６】定格負荷時における損失シミュレーション結果を示す。
【図７】本発明の第２実施形態におけるインテリジェントパワーモジュールの一例を示す回路図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、本発明の一実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
【００１５】
以下、本発明の一実施形態に係る半導体装置について図面を参照して説明する。本実施形態では、半導体装置として電圧駆動型半導体素子を例にとり、半導体装置の駆動装置として半導体素子のゲート駆動装置を例にとって説明する。
まず、本実施形態による半導体装置を備えたインバータ回路の代表として、インテリジェントパワーモジュールについて、図１を用いて説明する。
【００１６】
＜第一実施形態＞
図１は、本発明の第一実施形態に係る半導体装置の一例を示す構成図である。
図１に示すインテリジェントパワーモジュール１は、負荷としての三相電動機２を駆動するインバータ回路を構成し、インテリジェントパワーモジュール１は、マイクロコンピュータ等で構成される制御回路３により駆動制御される。
【００１７】
インテリジェントパワーモジュール１は、正極端子Ｐと、負極端子Ｎ（Ｕ）、Ｎ（Ｖ）、Ｎ（Ｗ）と、を備え、正極端子Ｐは主回路電源の正極ラインＬｐに接続され、負極端子Ｎ（Ｕ）、Ｎ（Ｖ）、Ｎ（Ｗ）は主回路電源の負極ラインＬｎに接続され、正極ラインＬｐと負極ラインＬｎは図示しない電源に接続されていて、両者の間には平滑用コンデンサＣが接続されている。また、インテリジェントパワーモジュール１のＵ相〜Ｗ相の出力端子Ｕ〜Ｗは、三相電動機２のＵ相巻線、Ｖ相巻線、Ｗ相巻線にそれぞれ接続される。
【００１８】
インテリジェントパワーモジュール１は、正極端子Ｐ及び負極端子Ｎ（Ｕ）間に接続されたＵ相スイッチングアーム部１Ｕ、正極端子Ｐ及び負極端子Ｎ（Ｖ）間に接続されたＶ相スイッチングアーム部１Ｖ、正極端子Ｐ及び負極端子Ｎ（Ｗ）間に接続されたＷ相スイッチングアーム部１Ｗを備え、これらＵ相〜Ｗ相のスイッチングアーム部１Ｕ〜１Ｗは、並列に接続されてブリッジ回路を構成している。
【００１９】
Ｕ相スイッチングアーム部１Ｕにおいて、正極端子Ｐに接続される上アーム部を構成する第１半導体素子は、ワイドバンドギャップ半導体で構成されるスイッチング素子Ｓｕと、このスイッチング素子Ｓｕと逆並列に接続されたナローバンドギャップ半導体で構成されるフリーホイーリングダイオード（還流ダイオード）Ｄｕとで構成される。スイッチング素子Ｓｕは、例えば、Ｎチャネル型のＳｉＣ−ＭＯＳＦＥＴ（ＳｉＣ−Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）で構成される。フリーホイーリングダイオードＤｕは、リカバリノイズを低減させる構造を備えた、ソフトリカバリ特性を有するＳｉ材料を用いたソフトリカバリダイオードで構成され、フリーホイーリングダイオードＤｕの順方向電圧ＶＦは、バンドギャップの差により、ワイドバンドギャップ半導体としてのＳｉＣ−ＭＯＳＦＥＴで構成されるスイッチング素子ＳｕのボディダイオードＳｕ１の順方向電圧ＶＦよりも小さい。
【００２０】
Ｕ相スイッチングアーム部１Ｕにおいて、負極端子Ｎ（Ｕ）に接続される下アーム部を構成する第２半導体素子は、ワイドバンドギャップ半導体で構成されるスイッチング素子Ｓｘと、このスイッチング素子Ｓｘと逆並列に接続されたフリーホイーリングダイオードＤｘとで構成される。スイッチング素子Ｓｘは、例えばＮチャネル型ＳｉＣ−ＭＯＳＦＥＴで構成される。フリーホイーリングダイオードＤｘは、例えばリカバリノイズを低減させる構造を有するソフトリカバリ特性を備えたＳｉＣ−ＳＢＤ（ショットキーバリアダイオード）で構成される。
【００２１】
そして、第１半導体素子を構成するスイッチング素子Ｓｕを構成するＭＯＳＦＥＴのドレインが正極端子Ｐに接続され、スイッチング素子Ｓｕを構成するＭＯＳＦＥＴのソースがスイッチング素子Ｓｘを構成するＭＯＳＦＥＴのドレインに接続され、スイッチング素子Ｓｘを構成するＭＯＳＦＥＴのソースが負極端子Ｎ（Ｕ）に接続される。また、スイッチング素子Ｓｕを構成するＭＯＳＦＥＴのソースがＵ相の出力端子Ｕに接続される。
【００２２】
Ｖ相スイッチングアーム部１Ｖにおいて、正極端子Ｐに接続される上アーム部を構成する第１半導体素子は、ワイドバンドギャップ半導体で構成されるスイッチング素子Ｓｖと、このスイッチング素子Ｓｖと逆並列に接続されたナローバンドギャップ半導体で構成されるフリーホイーリングダイオードＤｖとで構成される。スイッチング素子Ｓｖは、例えば、Ｎチャネル型のＳｉＣ−ＭＯＳＦＥＴで構成される。フリーホイーリングダイオードＤｖは、例えば、Ｓｉ材料を用いたソフトリカバリ特性を有するソフトリカバリダイオードで構成され、フリーホイーリングダイオードＤｖの順方向電圧ＶＦは、バンドギャップの差により、ワイドバンドギャップ半導体としてのＳｉＣ−ＭＯＳＦＥＴで構成されるスイッチング素子ＳｖのボディダイオードＳｖ１の順方向電圧ＶＦよりも小さい。
【００２３】
なお、ワイドバンドギャップ半導体とは、ワイドバンドギャップ半導体と称される半導体（例えば１．２ｅＶよりも大きなバンドギャップを持つ半導体）のことをいい、ここでは、ワイドバンドギャップ半導体と称される半導体の一例としてＳｉＣを適用している。また、ナローバンドギャップ半導体とは、ナローバンドギャップ半導体と称される半導体（例えば１．２ｅＶ以下の小さなバンドギャップを持つ半導体）のことをいい、ここでは、ナローバンドギャップ半導体と称される半導体の一例としてＳｉを適用している。
【００２４】
Ｖ相スイッチングアーム部１Ｖにおいて、負極端子Ｎ（Ｖ）に接続される下アーム部を構成する第２半導体素子は、ワイドバンドギャップ半導体で構成されるスイッチング素子Ｓｙと、このスイッチング素子Ｓｙと逆並列に接続されたフリーホイーリングダイオードＤｙとで構成される。スイッチング素子Ｓｙは、例えばＮチャネル型ＳｉＣ−ＭＯＳＦＥＴで構成される。フリーホイーリングダイオードＤｙは、例えばソフトリカバリ特性を備えたＳｉＣ−ＳＢＤで構成される。
【００２５】
そして、スイッチング素子Ｓｖを構成するＭＯＳＦＥＴのドレインが正極端子Ｐに接続され、スイッチング素子Ｓｖを構成するＭＯＳＦＥＴのソースがスイッチング素子Ｓｙを構成するＭＯＳＦＥＴのドレインに接続され、スイッチング素子Ｓｙを構成するＭＯＳＦＥＴのソースが負極端子Ｎ（Ｖ）に接続される。また、スイッチング素子Ｓｖを構成するＭＯＳＦＥＴのソースがＶ相の出力端子Ｖに接続される。
【００２６】
Ｗ相スイッチングアーム部１Ｗにおいて、正極端子Ｐに接続される上アーム部を構成する第１半導体素子は、ワイドバンドギャップ半導体で構成されるスイッチング素子Ｓｗと、このスイッチング素子Ｓｗと逆並列に接続されたナローバンドギャップ半導体で構成されるフリーホイーリングダイオードＤｗとで構成される。スイッチング素子Ｓｗは、例えば、Ｎチャネル型のＳｉＣ−ＭＯＳＦＥＴで構成される。フリーホイーリングダイオードＤｗは、例えば、Ｓｉ材料を用いたソフトリカバリ特性を備えたソフトリカバリダイオードで構成され、フリーホイーリングダイオードＤｗの順方向電圧ＶＦは、バンドギャップの差により、ワイドバンドギャップ半導体としてのＳｉＣ−ＭＯＳＦＥＴで構成されるスイッチング素子ＳｗのボディダイオードＳｗ１の順方向電圧ＶＦよりも小さい。
【００２７】
Ｗ相スイッチングアーム部１Ｗにおいて、負極端子Ｎ（Ｗ）に接続される下アーム部を構成する第２半導体素子は、ワイドバンドギャップ半導体で構成されるスイッチング素子であるスイッチング素子Ｓｚと、このスイッチング素子Ｓｚと逆並列に接続されたフリーホイーリングダイオードＤｚとで構成される。スイッチング素子Ｓｚは、例えばＮチャネル型ＳｉＣ−ＭＯＳＦＥＴで構成される。フリーホイーリングダイオードＤｚは、例えばソフトリカバリ特性を備えたＳｉＣ−ＳＢＤで構成される。
【００２８】
そして、スイッチング素子Ｓｗを構成するＭＯＳＦＥＴのドレインが正極端子Ｐに接続され、スイッチング素子Ｓｗを構成するＭＯＳＦＥＴのソースがスイッチング素子Ｓｚを構成するＭＯＳＦＥＴのドレインに接続され、スイッチング素子Ｓｚを構成するＭＯＳＦＥＴのソースが負極端子Ｎ（Ｗ）に接続される。また、スイッチング素子Ｓｗを構成するＭＯＳＦＥＴのソースがＷ相の出力端子Ｗに接続される。
【００２９】
スイッチング素子Ｓｕを構成するＭＯＳＦＥＴのゲートには第１ゲート駆動回路ＧＤｕ１が接続され、スイッチング素子Ｓｖを構成するＭＯＳＦＥＴのゲートには第１ゲート駆動回路ＧＤｖ１が接続され、スイッチング素子Ｓｗを構成するＭＯＳＦＥＴのゲートには第１ゲート駆動回路ＧＤｗ１が接続される。ＭＯＳＦＥＴで構成されるスイッチング素子Ｓｘ、Ｓｙ、Ｓｚのゲートには、第２ゲート駆動回路ＧＤ２が接続される。
【００３０】
第１ゲート駆動回路ＧＤｕ１、ＧＤｖ１、ＧＤｗ１及び第２ゲート駆動回路ＧＤ２は、それぞれ直流制御電源４の正極側と接続される電源端子Ｖｃｃに接続されていると共に、直流制御電源４の負極側は制御回路３の接地端子ＧＮＤに接続され、制御電源が印加される。
第１ゲート駆動回路ＧＤｕ１〜ＧＤｗ１には、それぞれ対応するスイッチング素子Ｓｕ〜Ｓｗのソースが接続される基準電圧端子Ｖｓが設けられ、この基準電圧端子Ｖｓの電圧がスイッチング素子Ｓｕ〜Ｓｗのゲート駆動信号の基準となる。
【００３１】
また、第１ゲート駆動回路ＧＤｕ１〜ＧＤｗ１は、それぞれ対応する、Ｕ相〜Ｗ相の上アーム部のスイッチング素子Ｓｕ〜Ｓｗ駆動用電源が入力される電源端子ＶＢ（Ｕ）〜ＶＢ（Ｗ）に接続される。
さらに、第１ゲート駆動回路ＧＤｕ１〜ＧＤｗ１はそれぞれの入力端子ＩＮにより、制御回路３からの各スイッチング素子Ｓｕ〜Ｓｗ制御用のＰＷＭ信号が入力される入力端子ＩＮＨ（Ｕ）〜ＩＮＨ（Ｗ）と接続される。第２ゲート駆動回路ＧＤ２は入力端子ＵＩＮ〜ＷＩＮにより、制御回路３からの各スイッチング素子Ｓｘ〜Ｓｚ制御用のＰＷＭ信号が入力されるＰＷＭ入力端子ＩＮＬ（Ｕ）〜ＩＮＬ（Ｗ）と接続される。第１ゲート駆動回路ＧＤｕ１〜ＧＤｗ１及び第２ゲート駆動回路ＧＤ２は、それぞれ制御回路３からのＰＷＭ信号に応じて、それぞれ対応する第１半導体素子としてのスイッチング素子Ｓｕ〜Ｓｗ、第２半導体素子としてのスイッチング素子Ｓｘ〜ＳｗをＰＷＭ制御する。
【００３２】
また、インテリジェントパワーモジュール１の負極端子Ｎ（Ｕ）〜Ｎ（Ｗ）はＵ相電流〜Ｗ相電流を検出するシャント抵抗Ｒｓを介して、制御回路３のＧＮＤ端子に接続される。そして、負極端子Ｎ（Ｕ）〜Ｎ（Ｗ）とシャント抵抗Ｒｓとの接続点が、インテリジェントパワーモジュール１の短絡検出入力端子に接続されると共に、制御回路３の電流検出入力端子に接続される。
【００３３】
制御回路３は、電流検出入力値及び図示しない電流指令値を用いて、Ｕ相〜Ｗ相のスイッチングアーム部１Ｕ〜１Ｗそれぞれの第１半導体素子としてのスイッチング素子Ｓｕ〜Ｓｗ及び第２半導体素子としてのスイッチング素子Ｓｘ〜Ｘｚを下張付き型の二相変調制御する。
ここで、下張付き型の二相変調制御について説明する。
【００３４】
下張付き型の二相変調制御は、三相交流電圧で、常に最低電圧の相から他の二相をみることで三相交流を表現する方法である。結果として、三相交流を二相交流で表現していることになる。すなわち、図２（ａ）に示す三相交流の区間ＡではＷ相が最低電圧であり、Ｗ相の電圧を固定してＷ相から見たＵ相及びＶ相の電圧で三相交流を表現することである。平衡三相電流においては、位相のみ異なる三相交流波形で定義されるが、実は平衡三相交流は２つの交流波形で表現できることを示している。
【００３５】
この二相変調方式を採用すると、交流波形は、図２（ｂ）に示すように、１２０度毎に何れかの相が零電位（図中の凡例では“ｍｉｎ”と表記）に張り付いた尻状波形となる。この尻状波形を得るための制御回路３による各相スイッチングアーム部１Ｕ〜１Ｗのスイッチング素子Ｓｕ〜Ｓｗ及びスイッチング素子Ｓｘ〜Ｓｚの駆動波形を図３に示す。
この制御回路３の動作を、図２（ｂ）でＷ相が零電位に張り付いている区間Ｔ１及びＴ２について説明する。
【００３６】
区間Ｔ１では、上アームとなるＵ相スイッチングアーム部１Ｕのスイッチング素子Ｓｕが、図３（ｂ）に示すように、デューティ比が大きい（スイッチング素子のオンを指示するパルス幅が広い）Ｈｉデューティ比でパルス幅変調（ＰＷＭ）駆動される。また、Ｖ相スイッチングアーム部１Ｖの上アームのスイッチング素子Ｓｖが、図３（ｃ）に示すように、中間デューティ比でパルス幅変調（ＰＷＭ）駆動される。さらに、Ｗ相スイッチングアーム部１Ｗの上アームのスイッチング素子Ｓｗが、図３（ｄ）に示すように、オフ状態に制御されている。
【００３７】
一方、下アームとなるＵ相スイッチングアーム部１Ｕのスイッチング素子Ｓｘが、図３（ｅ）に示すように、オフ状態となり、フリーホイーリングダイオードＤｘには上アームのスイッチング素子Ｓｕがオフしたときに還流電流が流れる。また、図３（ｆ）に示すように、Ｖ相スイッチングアーム部１Ｖの下アームのスイッチング素子Ｓｙがオフ状態であると、フリーホイーリングダイオードＤｙには上アームのスイッチング素子Ｓｖがオフしたときに還流電流が流れる。さらに、Ｗ相スイッチングアーム部１Ｗの下アームのスイッチング素子Ｓｚが、図３（ｇ）に示すように、常時オン状態に制御される。
【００３８】
このため、区間Ｔ１でのインバータ回路として動作するインテリジェントパワーモジュール１及び三相電動機２の電流経路は、図４（ａ）で実線Ｌ１で示すように流れる。すなわちモータ電流は、正極ラインＬｐからＵ相スイッチングアーム部１Ｕのスイッチング素子Ｓｕを通り、三相電動機２のＵ相巻線を通り、中性点からＶ相巻線及びＷ相巻線をそれぞれ通ってＶ相スイッチングアーム部１Ｖのスイッチング素子Ｓｙ又はフリーホイーリングダイオードＤｙ（電流はフリーホイーリングダイオードＤｙの還流電流が減る形で流れる。以下、同様。）及びＷ相スイッチングアーム部１Ｗのスイッチング素子Ｓｚを通って負極ラインＬｎに流れる。
【００３９】
一方、三相電動機２からの還流電流（Ｕ相上アームのスイッチング素子Ｓｕはオフになっている）は、太い破線Ｌ２で示すように流れる。すなわち、三相電動機２のＶ相巻線からの還流電流がＶ相スイッチングアーム部１Ｖの上アーム部のフリーホイーリングダイオードＤｖ−正極ラインＬｐ−Ｕ相スイッチングアーム部１Ｕのスイッチング素子Ｓｕを通って三相電動機２のＵ相巻線に向かって流れる。また、三相電動機２のＷ相巻線からの還流電流がＷ相スイッチングアーム部１Ｗのスイッチング素子Ｓｚ−負極ラインＬｎ−Ｕ相スイッチングアーム部１Ｕの下アーム部のフリーホイーリングダイオードＤｘを通って三相電動機２のＵ相巻線に向かって流れる。
【００４０】
さらに、全ての半導体素子がオフ状態であるときには、三相電動機２からの還流電流が、図４（ａ）において細い破線Ｌ３で示すように流れる。すなわち、三相電動機２のＶ相巻線からの還流電流がＶ相スイッチングアーム部１Ｖの上アーム部のフリーホイーリングダイオードＤｖ−正極ラインＬｐ−平滑用コンデンサＣ−負極ラインＬｎ−Ｕ相スイッチングアーム部１Ｕの下アーム部のフリーホイーリングダイオードＤｘを通って三相電動機２のＵ相巻線に流れる。また、三相電動機２のＷ相巻線からの還流電流がＷ相スイッチングアーム部１Ｗの上アーム部のフリーホイーリングダイオードＤｗ−正極ラインＬｐ−平滑用コンデンサＣ−負極ラインＬｎ−Ｕ相スイッチングアーム部１Ｕの下アーム部のフリーホイーリングダイオードＤｘを通って三相電動機２のＵ相巻線に流れる。
【００４１】
一方、区間Ｔ２では、制御回路３によって、インテリジェントパワーモジュール１が図３に示すように制御される。すなわち、Ｕ相スイッチングアーム部１Ｕの上アームのスイッチング素子Ｓｕが、図３（ｂ）に示すように、オフ状態に制御される。また、Ｖ相スイッチングアーム部１Ｖの上アームのスイッチング素子Ｓｖが、図３（ｃ）に示すように、比較的広いパルス幅のＨｉデューティ比でパルス幅変調制御される。さらに、Ｗ相スイッチングアーム部１Ｗの上アームのスイッチング素子Ｓｗが、図３（ｄ）に示すように、オフ状態に制御される。
【００４２】
同時に、Ｕ相スイッチングアーム部１Ｕの下アームのスイッチング素子Ｓｘが、図３（ｅ）に示すように、中間デューティ比でパルス幅変調（ＰＷＭ）制御される。また、Ｖ相スイッチングアーム部１Ｖの下アームのスイッチング素子Ｓｙが、図３（ｆ）に示すように、オフ状態に制御されると共に、フリーホイーリングダイオードＤｙに還流電流が流れる。さらに、Ｗ相スイッチングアーム部１Ｗの下アームのスイッチング素子Ｓｚが、図３（ｇ）に示すように、常時オン状態に制御される。
【００４３】
このため、区間Ｔ２でのインテリジェントパワーモジュール１及び三相電動機２の電流経路は、図４（ｂ）で実線Ｌ４で示すように流れる。すなわち、Ｕ相下アームのスイッチング素子Ｓｘがオンのとき、モータ電流は、正極ラインＬｐからＶ相スイッチングアーム部１Ｖのスイッチング素子Ｓｖを通り、三相電動機２のＶ相巻線を通り、中性点からＵ相巻線／スイッチング素子Ｓｘ及びＷ相巻線をそれぞれ通ってＵ相スイッチングアーム部１Ｕのスイッチング素子Ｓｘ及びＷ相スイッチングアーム部１Ｗのスイッチング素子Ｓｚを通って負極ラインＬｎに流れる。
【００４４】
一方、Ｕ相下アームのスイッチング素子Ｓｘがオフのときの、三相電動機２からの還流電流（Ｖ相上アームのスイッチング素子Ｓｖはオフになっている）は、太い破線Ｌ５で示すように流れる。すなわち、三相電動機２のＵ相巻線からの還流電流がＵ相スイッチングアーム部１Ｕの上アーム部のフリーホイーリングダイオードＤｕ−正極ラインＬｐ−Ｖ相スイッチングアーム部１Ｖのスイッチング素子Ｓｖを通って三相電動機２のＶ相巻線に向かって流れる。また、三相電動機２のＷ相巻線からの還流電流がＷ相スイッチングアーム部１Ｗのスイッチング素子Ｓｚ−負極ラインＬｎ−Ｕ相スイッチングアーム部１５Ｕの下アーム部のフリーホイーリングダイオードＤｘを通って三相電動機２のＶ相巻線に向かって流れる。
【００４５】
さらに、全ての半導体素子がオフ状態であるときには、三相電動機２からの還流電流が、図４（ｂ）に細い破線Ｌ６で図示のように流れる。すなわち、三相電動機２のＵ相巻線からの還流電流がＵ相スイッチングアーム部１Ｕの上アーム部のフリーホイーリングダイオードＤｕ−正極ラインＬｐ−平滑用コンデンサＣ−負極ラインＬｎ−Ｖ相スイッチングアーム部１Ｖの下アーム部のフリーホイーリングダイオードＤｙを通って三相電動機２のＶ相巻線に流れる。また、三相電動機２のＷ相巻線からの還流電流がＷ相スイッチングアーム部１Ｗの上アーム部のフリーホイーリングダイオードＤｗ−正極ラインＬｐ−平滑用コンデンサＣ−負極ラインＬｎ−Ｕ相スイッチングアーム部１Ｕの下アーム部のフリーホイーリングダイオードＤｙを通って三相電動機２のＶ相巻線に流れる。
【００４６】
Ｕ相二相変調波形は、図２（ｂ）に示すように、区間Ｔ１の始まりから増加してピーク値をとった後に減少し、区間Ｔ２で減少を継続して最低電位（図中で−０．０００と記してある電位。以下、簡単に零電位とも記す。）まで低下する。逆にＶ相二相変調波形は、図２（ｂ）に示すように、区間Ｔ１の始まりで零電位から増加を開始し、区間Ｔ２でも増加を継続してピーク値を取った後減少する。さらに、Ｗ相二相変調波形は、図２（ｂ）に示すように、区間Ｔ１及び区間Ｔ２の間で零電位を維持する。
【００４７】
結局、Ｕ相二相変調波形、Ｖ相二相変調波形及びＷ相二相変調波形のそれぞれは、図２（ｂ）に示すように、上側に尻状波形を有し、電気角で２４０度（２π／３）毎に１２０度の間零電位を継続する同一波形となり、各相間で１２０度の位相差を有している。
このように、インテリジェントパワーモジュール１に含まれるスイッチング素子Ｓｕ〜Ｓｗ及びスイッチング素子Ｓｘ〜Ｓｚを二相変調制御することにより、例えばＵ相電圧は、図３（ｈ）に示すように、台形波状となり、Ｕ相電流は、図３（ｉ）に示すように、正弦波に近い状態となる。なお、図３（ｈ）、（ｉ）は、上述のＨｉデューティ比及び中間デューティ比を固定とした場合に相当する。
【００４８】
この二相変調制御では、常に何れかのスイッチングアーム部１Ｕ〜１Ｗの下アームのスイッチング素子Ｓｘ〜Ｓｚの何れかがスイッチングすることなく常時オン状態に維持されるので、この分三相正弦波駆動する場合に比較してスイッチング損失を低減することができる。しかも、電源利用率が高く、負荷となる三相電動機２の線間電圧の最大値を、平滑用コンデンサＣの両端電圧Ｖｄｃと等しくすることができる。
【００４９】
これに対して、図１に示す三相電動機を従来の三相正弦波駆動制御により駆動した場合には、常時三相のスイッチングアーム部を構成する上アーム及び下アームの各スイッチング素子がパルス幅変調（ＰＷＭ）制御される。このため、三相正弦波駆動では、スイッチング損失が多く、電源利用率が低く、負荷となる三相電動機の線間電圧の最大値は平滑用コンデンサＣの両端電圧Ｖｄｃの√３Ｖｄｃ／２＝０．８６Ｖｄｃにしかならない。
【００５０】
このように、インバータ部を構成するインテリジェントパワーモジュール１を二相変調制御することにより、三相正弦波制御に対してスイッチング損失を低減することが可能となる。
ところで、インテリジェントパワーモジュール１を二相変調制御する場合に、上述したように、下アーム部のスイッチング素子Ｓｘ〜Ｓｚをスイッチング動作させずに常時オン状態として上側に尻状波形を形成する下張付き型の二相変調制御と、上アーム部のスイッチング素子Ｓｕ〜Ｓｗをスイッチング動作させずに常時オン状態とした下側に尻状波形を形成する上張付き型の二相変調制御とがある。
【００５１】
本発明は下張付き型の二相変調制御に対しては図１に示すインテリジェントパワーモジュール１を用い、上張付き型の二相変調に対しては、後述の図７に示すインテリジェントパワーモジュール１ａを用いることにより、スイッチング損失をより低減することができる。
つまり、図１に示すインテリジェントパワーモジュール１では、各相のスイッチングアーム部１Ｕ〜１Ｗにおいて、第１半導体素子を構成するスイッチング素子Ｓｕ〜Ｓｗとして、ワイドバンドギャップ半導体であるＳｉＣ−ＭＯＳＦＥＴを適用しており、第１半導体素子を構成するナローバンドギャップ半導体のフリーホイーリングダイオードＤｕ〜ＤｗとしてＳｉ材料からなるフリーホイーリングダイオードを適用している。また、第１半導体素子を構成するフリーホイーリングダイオードＤｕ〜Ｄｚの順方向電圧ＶＦはワイドバンドギャップ半導体からなるスイッチング素子Ｓｕ〜ＳｗのボディダイオードＳｕ１〜Ｓｗ１の順方向電圧ＶＦよりも小さい。
【００５２】
ここで、例えば図３の区間Ｔ２のように、高電圧側の相から零電位ではない低電圧側の相に電流が流れるときに、低電圧側の相の電圧を決めるために、下アーム側のスイッチング素子をＰＷＭ制御しており、下アーム側のスイッチング素子がオフしたときに、上アーム側のフリーホイーリングダイオードに還流電流が流れる。この区間Ｔ２は期間が短い（交流周期の１／６）ため、上アーム側のフリーホイーリングダイオードに関しては、スイッチング損失よりもリカバリ時のスイッチングノイズが重要視される。また、上アームのターンオン特性は、下アームのフリーホイーリングダイオードのリカバリ特性に大きく左右される。また、外付けのフリーホイーリングダイオードの場合、単独で作製することができるため、例えば、ソフトリカバリ特性を持たせたダイオードを用いることができるが、ＭＯＳＦＥＴのボディダイオードにソフトリカバリ特性を持たせることは困難である。
【００５３】
図１に示すように、リカバリ動作時に外付けのＳｉ−ＦＷＤ（Ｄｕ〜Ｄｗ）に確実に還流電流が流れるようにするため、スイッチング素子Ｓｕ〜ＳｗのボディダイオードＳｕ１〜Ｓｗ１よりも順方向電圧ＶＦが小さいダイオードを適用している。また、下アームのフリーホイーリングダイオードとしてソフトリカバリ特性を有するワイドバンドギャップ半導体（ＳｉＣ−ＳＢＤ）を適用し、下アームのスイッチング素子のボディダイオードに流れる還流電流を少なくすることによりノイズを低減させている。
【００５４】
したがって、例えば図３の区間Ｔ２等において、上アームのスイッチング素子のボディダイオードに還流電流が流れることを回避することができるため、スイッチング素子のボディダイオードに還流電流が流れることに起因するリカバリノイズを抑制することができる。そして、上アームのフリーホイーリングダイオードは、リカバリノイズを低減させる構造を有するソフトリカバリダイオードで構成されるため、フリーホイーリングダイオードにおけるリカバリノイズも低減することができる。さらに、上アームのスイッチング素子及び下アームのスイッチング素子及びフリーホイーリングダイオードは、スイッチング損失を重視して、ＳｉＣ材料で構成しているため、総合的にみれば、インテリジェントパワーモジュール１全体の損失を低減することができる。
【００５５】
図５、図６は、下張付き型の二相変調制御で動作させた場合の上アーム及び下アームの損失比率とトータル損失を表したものであり、図５は中間負荷（出力電流Ｉｏ＝２Ａｒｍｓ）で駆動する場合を想定し、図６は定格負荷（出力電流Ｉｏ＝６Ａｒｍｓ）で駆動する場合を想定してシミュレーションした結果を示す。なお、図５及び図６において、（ａ）は上下アームを同一半導体素子で構成したインテリジェントパワーモジュール（以下比較例１ともいう。）の場合、（ｂ）は上アームにＳｉＣ−ＭＯＳＦＥＴとＳｉ−ＦＷＤを適用し、下アームにはＳｉ−ＩＧＢＴとＳｉＣ−ＳＢＤを適用してインテリジェントパワーモジュール（以下比較例２ともいう。）の場合、（ｃ）は上アームにＳｉＣ−ＭＯＳＦＥＴとＳｉ−ＦＷＤを適用し、下アームにはＳｉＣ−ＭＯＳＦＥＴとＳｉＣ−ＳＢＤを適用した図１に示すインテリジェントパワーモジュール１における損失を示す。
【００５６】
二相変調制御により動作させた場合は下アームの導通損失の比率が大きくなるため、比較例１、比較例２のインテリジェントパワーモジュールに比較して、本願発明の一実施形態におけるインテリジェントパワーモジュール１の方が損失のアンバランスがなく、結果的に低損失となることがわかる。また、図５及び図６から、特に中間負荷動作において低損失効果を発揮することがわかる。
【００５７】
なお、図５、図６において、Ｈ／Ｐｖｓａｔはスイッチング素子の導通損失を表し、Ｈ／Ｐｔｏｎは上アーム側のスイッチング素子のターンオン時スイッチング損失を表し、Ｈ／Ｐｔｏｆｆは上アーム側のスイッチング素子のターンオフ時スイッチング損失を表し、Ｈ／Ｐｖｆは上アーム側のフリーホイーリングダイオードの導通損失を表し、Ｈ／Ｐｔｒｒは上アーム側のフリーホイーリングダイオードのリカバリ損失を表す。Ｌ／Ｐｖｓａｔはスイッチング素子の導通損失を表し、Ｌ／Ｐｔｏｎは下アーム側のスイッチング素子のターンオン時スイッチング損失を表し、Ｌ／Ｐｔｏｆｆは下アーム側のスイッチング素子のターンオフ時スイッチング損失を表し、Ｌ／Ｐｖｆは下アーム側のフリーホイーリングダイオードの導通損失を表し、Ｌ／Ｐｔｒｒ下アーム側のフリーホイーリングダイオードのリカバリ損失を表す。また、Ｔｏｔａｌは損失合計を表す。
【００５８】
＜第二実施形態＞
次に、本発明の第二実施形態を説明する。
本発明の第二実施形態は、インテリジェントパワーモジュール１を、下張付き型の二相変調制御で動作させるものであって、第一実施形態におけるインテリジェントパワーモジュール１において、上下アームの構成を逆転させたものである。
すなわち、第二実施形態におけるインテリジェントパワーモジュール１ａは、図７に示すように、第一実施形態におけるインテリジェントパワーモジュール１に対し、Ｕ相〜Ｗ相のスイッチングアーム部１Ｕ〜１Ｗの構成が異なる。
【００５９】
第二実施形態におけるインテリジェントパワーモジュール１ａにおける、Ｕ相スイッチングアーム部１Ｕは、正極端子Ｐに接続される上アーム部が、例えばＮチャネル型のＳｉＣ−ＭＯＳＦＥＴで構成される、ワイドバンドギャップ半導体からなるスイッチング素子Ｓｕと、このスイッチング素子Ｓｕと逆並列に接続されたフリーホイーリングダイオードＤｕ′とで構成され、フリーホイーリングダイオードＤｕ′は、ソフトリカバリ特性を有するＳｉＣ−ＳＢＤ（ショットキーバリアダイオード）で構成される。また、Ｕ相スイッチングアーム部１Ｕは、負極端子Ｎ（Ｕ）に接続される下アーム部が、例えばＮチャネル型のＳｉＣ−ＭＯＳＦＥＴで構成される、ワイドバンドギャップ半導体からなるスイッチング素子Ｓｘと、このスイッチング素子Ｓｘと逆並列に接続されたフリーホイーリングダイオードＤｘ′とで構成され、フリーホイーリングダイオードＤｘ′は、例えばＳｉ材料を用いたソフトリカバリダイオード等、ソフトリカバリ特性を有するナローバンドギャップ半導体で構成され、フリーホイーリングダイオードＤｘ′の順方向電圧ＶＦは、ワイドバンドギャップ半導体で構成されるスイッチング素子ＳｘのボディダイオードＳｘ１の順方向電圧ＶＦよりも小さい。
【００６０】
Ｖ相スイッチングアーム部１Ｖ及びＷ相スイッチングアーム部１Ｗにおいても、同様に、上アーム部が、例えばＮチャネル型のＳｉＣ−ＭＯＳＦＥＴで構成される、ワイドバンドギャップ半導体からなるスイッチング素子Ｓｖ、Ｓｗと、このスイッチング素子Ｓｖ、Ｓｗと逆並列に接続されたフリーホイーリングダイオードＤｖ′、Ｄｗ′とで構成され、フリーホイーリングダイオードＤｖ′、Ｄｗ′は、ソフトリカバリ特性を有するＳｉＣ−ＳＢＤで構成される。また、負極端子Ｎ（Ｖ）、Ｎ（Ｗ）に接続される下アーム部が、例えばＮチャネル型のＳｉＣ−ＭＯＳＦＥＴで構成される、ワイドバンドギャップ半導体からなるスイッチング素子Ｓｙ、Ｓｚと、このスイッチング素子Ｓｙ、Ｓｚと逆並列に接続されたフリーホイーリングダイオードＤｙ′、Ｄｚ′とで構成され、フリーホイーリングダイオードＤｙ′、Ｄｚ′は、例えばＳｉ材料を用いたソフトリカバリダイオード等、ソフトリカバリ特性を有するナローバンドギャップ半導体で構成され、フリーホイーリングダイオードＤｙ′、Ｄｚ′の順方向電圧ＶＦは、ワイドバンドギャップ半導体で構成されるスイッチング素子Ｓｙ、ＳｚのボディダイオードＳｙ１、Ｓｚ１の順方向電圧ＶＦよりも小さい。
【００６１】
ここで、上張り付き型二相変調方式の場合、下張り付き型二相変調方式の場合とは逆に、上アームのスイッチング素子は導通損失が大きく、下アームのスイッチング素子はスイッチング損失が大きい。また、上アームのフリーホイーリングダイオードはスイッチング損失が大きく、下アーム側のフリーホイーリングダイオードは、殆ど導通損失が無い。
第二実施形態におけるインテリジェントパワーモジュール１ａでは、スイッチング損失の大きい下アームのスイッチング素子において、このスイッチング素子と逆並列に接続されたフリーホイーリングダイオードはソフトリカバリ特性を有し、順方向電圧ＶＦが、スイッチング素子のボディダイオードの順方向電圧ＶＦよりも小さい。そのため、リカバリ動作時には還流電流を確実にフリーホイーリングダイオードに流すことができる。つまり、リカバリ動作時に還流電流がスイッチング素子のボディダイオードに流れることを回避することができるため、還流電流がスイッチング素子のボディダイオードに流れることに起因するノイズを低減することができる。つまり、この場合も第一実施形態と同等の作用効果を得ることができる。
【００６２】
なお、上記各実施形態では、ワイドバンドギャップ半導体としてＳｉＣ材料からなる半導体を用い、ナローバンドギャップ半導体としてＳｉ材料からなる半導体を用いた場合について説明したが、これに限るものではなく、例えば、窒化カリウム系材料（ＧａＮ）或いはダイヤモンド（Ｃ）等のワイドバンドギャップ半導体と称される半導体を用いることも可能であり、同様に、Ｓｉ材料からなる半導体に代えて、ナローバンドギャップ半導体と称される他の半導体を用いることも可能である。
【００６３】
また、上記実施形態においては、本発明の一実施形態に係る半導体装置を三相電動機２駆動用のインバータ回路に適用した場合について説明したが、三相電動機２を駆動制御する場合に限るものではなく、直列に接続された二つの半導体素子が、並列に３相接続された回路を、二相変調方式を用いて駆動する装置であれば適用することができる。
以上、特定の実施形態を参照して本発明を説明したが、これら説明によって発明を限定するものではない。本発明の説明を参照することにより、当業者には、開示された実施形態の種々の変形例と共に本発明の別の実施形態も明らかである。従って、特許請求の範囲は、本発明の範囲及び要旨に含まれるこれらの変形例又は実施形態も網羅すると解すべきである。
【符号の説明】
【００６４】
１、１ａ  インテリジェントパワーモジュール
１Ｕ〜１Ｗ  Ｕ〜Ｗ相スイッチングアーム部
２  三相電動機
３  制御回路
４  直流制御電源
Ｄｕ〜Ｄｗ、Ｄｕ′〜Ｄｗ′  フリーホイーリングダイオード
Ｄｘ〜Ｄｚ、Ｄｘ′〜Ｄｚ′  フリーホイーリングダイオード
Ｓｕ〜Ｓｗ、Ｓｘ〜Ｓｚ  スイッチング素子
【図１】
2018133932.tif 000003
【図２】
2018133932.tif 000004
【図３】
2018133932.tif 000005
【図４】
2018133932.tif 000006
【図５】
2018133932.tif 000007
【図６】
2018133932.tif 000008
【図７】
2018133932.tif 000009