(57)【要約】【課題】ゲート配線上にチップ抵抗器を設けずに、ゲート抵抗を調整する。【解決手段】主端子と制御端子とを有する半導体チップと、主端子に電気的に接続されている主接続ピンと、制御端子に電気的に接続され、主接続ピンよりも電気抵抗の高い制御接続ピンとを備える半導体装置を提供する。制御接続ピンは、制御内部接続ピンであってよく、制御外部接続ピンであってもよい。制御接続ピンは、主接続ピンの材料よりも電気抵抗率が高い材料を含んでよく、制御接続ピンは、主接続ピンとは異なる形状を有してもよい。【選択図】図２
2018074088.tif 000002
【特許請求の範囲】
【請求項１】
主端子と制御端子とを有する半導体チップと、
前記主端子に電気的に接続されている主接続ピンと、
前記制御端子に電気的に接続され、前記主接続ピンよりも電気抵抗の高い制御接続ピンと
を備える半導体装置。
【請求項２】
前記制御接続ピンは、前記主接続ピンの材料よりも電気抵抗率が高い材料を含む
請求項１に記載の半導体装置。
【請求項３】
前記制御接続ピンは、タングステンおよびチタンの少なくとも一方を含む
請求項２に記載の半導体装置。
【請求項４】
前記制御接続ピンは、前記主接続ピンよりも直径が小さい部分を有する
請求項１から３のいずれか一項に記載の半導体装置。
【請求項５】
前記制御接続ピンは、前記主接続ピンよりも電流経路が長い
請求項１から４のいずれか一項に記載の半導体装置。
【請求項６】
前記制御接続ピンは、第１部分と、前記第１部分の端部に接続され、前記第１部分の材料よりも電気抵抗率が高い材料で形成された第２部分とを有する
請求項１から５のいずれか一項に記載の半導体装置。
【請求項７】
前記第１部分は銅で形成され、前記第２部分はタングステンおよびチタンの少なくとも一方を含む
請求項６に記載の半導体装置。
【請求項８】
前記半導体チップを収容するパッケージ部と、
前記パッケージ部に収容され、前記半導体チップと対向して配置された配線基板と
を更に備え、
前記制御接続ピンは、前記パッケージ部の内部において前記半導体チップの前記制御端子および前記配線基板を電気的に接続する制御内部接続ピンである
請求項１から７のいずれか一項に記載の半導体装置。
【請求項９】
前記半導体チップを並列に複数備え、
それぞれの前記半導体チップに対して前記制御内部接続ピンが設けられている
請求項８に記載の半導体装置。
【請求項１０】
前記半導体チップを収容するパッケージ部を更に備え、
前記制御接続ピンは、少なくとも一部分が前記パッケージ部の外部に露出している制御外部接続ピンである
請求項１から７のいずれか一項に記載の半導体装置。
【請求項１１】
前記半導体チップを並列に複数備え、
１つの前記制御外部接続ピンに対して、２つ以上の前記半導体チップが電気的に接続されている
請求項１０に記載の半導体装置。
【請求項１２】
前記パッケージ部を並列に複数備え、
それぞれの前記パッケージ部に対して前記制御外部接続ピンが設けられている
請求項１０または１１に記載の半導体装置。
【請求項１３】
前記パッケージ部に収容され、前記半導体チップと対向して配置された配線基板と、
前記パッケージ部の内部において、前記半導体チップの前記主端子および前記配線基板を電気的に接続する主内部接続ピンと、
前記パッケージ部の内部において、前記半導体チップの前記制御端子および前記配線基板を電気的に接続し、前記主内部接続ピンよりも電気抵抗の高い制御内部接続ピンと
を更に備える請求項１０から１２のいずれか一項に記載の半導体装置。
【請求項１４】
前記制御内部接続ピンは、前記制御外部接続ピンよりも電気抵抗が高い
請求項１３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の半導体チップを搭載した半導体モジュールが知られている（例えば特許文献１参照）。半導体チップの端子には、接続ピンが電気的に接続される。接続ピンは、例えば半導体チップの端子に直接的に接続されており、半導体チップとプリント基板とを接続する。
特許文献１  特開２０１２−１１９６１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
電力容量を高めるべく、半導体モジュール内に複数の半導体チップを並列に配置し、または、複数の半導体モジュールを並列に配置する場合がある。半導体チップまたは半導体モジュールを並列に設けると、半導体チップのゲート端子に電気的に接続されているゲート配線のインダクタンス、および、ＩＧＢＴ等の半導体素子のゲート容量等によって、半導体チップ間または半導体モジュール間で電気的な発振が生じる場合がある。電気的な発振を抑制するには、ゲート配線上に抵抗器を設けることが考えられる。
【０００４】
また、半導体チップまたは半導体モジュールが並列に配置されていなくとも、半導体素子の保護、または、電気特性の調整のために、ゲート配線上に抵抗器を設ける場合もある。しかし、ゲート配線上にチップ抵抗器等を設けると、配線パターンが複雑になり、また、コストも増加する。
【課題を解決するための手段】
【０００５】
本発明の第１の態様においては、主端子と制御端子とを有する半導体チップを備える半導体装置を提供する。半導体装置は、主端子に電気的に接続されている主接続ピンを備えてよい。半導体装置は、制御端子に電気的に接続され、主接続ピンよりも電気抵抗の高い制御接続ピンを備えてよい。
【０００６】
制御接続ピンは、主接続ピンの材料よりも電気抵抗率が高い材料を含んでよい。制御接続ピンは、タングステンおよびチタンの少なくとも一方を含んでよい。
【０００７】
制御接続ピンは、主接続ピンよりも直径が小さい部分を有してよい。制御接続ピンは、主接続ピンよりも電流経路が長くてよい。
【０００８】
制御接続ピンは、第１部分と、第１部分の端部に接続され、第１部分の材料よりも電気抵抗率が高い材料で形成された第２部分とを有してよい。第１部分は銅で形成され、第２部分はタングステンおよびチタンの少なくとも一方を含んでよい。
【０００９】
半導体装置は、半導体チップを収容するパッケージ部と、パッケージ部に収容され、半導体チップと対向して配置された配線基板を備えてよい。制御接続ピンは、パッケージ部の内部において半導体チップの制御端子および配線基板を電気的に接続する制御内部接続ピンであってよい。半導体装置は、半導体チップを並列に複数備え、それぞれの半導体チップに対して制御内部接続ピンが設けられていてよい。
【００１０】
半導体装置は、半導体チップを収容するパッケージ部を更に備え、制御接続ピンは、少なくとも一部分がパッケージ部の外部に露出している制御外部接続ピンであってよい。半導体装置は、半導体チップを並列に複数備えてよい。１つの制御外部接続ピンに対して、２つ以上の半導体チップが電気的に接続されていてよい。
【００１１】
半導体装置は、パッケージ部を並列に複数備えてよい。それぞれのパッケージ部に対して制御外部接続ピンが設けられていてよい。
【００１２】
半導体装置は、パッケージ部に収容され、半導体チップと対向して配置された配線基板を備えてよい。半導体装置は、パッケージ部の内部において、半導体チップの主端子および配線基板を電気的に接続する主内部接続ピンを備えてよい。半導体装置は、パッケージ部の内部において、半導体チップの制御端子および配線基板を電気的に接続し、主内部接続ピンよりも電気抵抗の高い制御内部接続ピンを備えてよい。制御内部接続ピンは、制御外部接続ピンよりも電気抵抗が高くてよい。
【００１３】
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
【図面の簡単な説明】
【００１４】
【図１】半導体装置の一例である半導体モジュール１００の断面を示す模式図である。
【図２】半導体チップ２０、制御内部接続ピン３１および主内部接続ピン３２を模式的に示す斜視図である。
【図３】半導体装置３００の一例を示す図である。
【図４】制御内部接続ピン３１の形状の一例を示す側面図である。
【図５】制御内部接続ピン３１の形状の他の例を示す斜視図である。
【図６】制御内部接続ピン３１の形状の他の例を示す断面図である。
【図７】半導体装置３００の他の例を示す図である。
【図８】半導体装置３００の他の例を示す図である。
【図９】半導体装置３００の他の例を示す図である。
【発明を実施するための形態】
【００１５】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１６】
図１は、半導体装置の一例である半導体モジュール１００の断面を示す模式図である。半導体モジュール１００は、例えば電力変換用の半導体モジュールである。半導体モジュール１００は、インバータ装置、無停電電源装置、パワーコンディショナー、鉄道等の車両、工作機械、および、産業用ロボット等に用いることができるが、半導体モジュール１００の用途は上記に限定されない。
【００１７】
半導体モジュール１００は、１つ以上の半導体チップ２０を搭載している。図１に示した半導体モジュール１００は、複数の半導体チップ２０を搭載している。半導体モジュール１００は、インバータ回路の上アーム部および下アーム部を搭載していてよい。それぞれのアーム部に、複数の半導体チップ２０が含まれてよい。
【００１８】
半導体チップ２０は、ＭＯＳＦＥＴ等のパワー半導体スイッチング素子を含む。本明細書においては「ソース」、「ドレイン」の用語を用いる場合があるが、半導体チップ２０に含まれる半導体素子はＭＯＳＦＥＴに限定されない。半導体素子は、ＩＧＢＴ等のバイポーラトランジスタであってもよい。この場合、「ソース」および「ドレイン」の用語は、「エミッタ」および「コレクタ」の用語に適宜置き換えることができる。
【００１９】
半導体チップ２０に含まれる半導体素子は、シリコン等の半導体で形成されてよく、炭化珪素および窒化ガリウム等のワイドバンドギャップの化合物半導体で形成されていてもよい。半導体素子は、ＳｉＣ−ＭＯＳＦＥＴ、ＳｉＣ−ＪＦＥＴ、ＧａＮ−ＨＥＭＴ等であってもよい。
【００２０】
それぞれの半導体チップ２０は、樹脂等の絶縁材料で形成されたパッケージ部１０に収容されている。パッケージ部１０は、半導体チップ２０が露出しないように封止している。
【００２１】
半導体チップ２０は、銅等の導電材料で形成された板状の上側ベース部１６の上に配置される。上側ベース部１６は、半導体チップ２０のいずれかの端子と電気的に接続されてよい。本例の上側ベース部１６は、半導体チップ２０の主端子に接続されている。主端子とは、例えばＭＯＳＦＥＴのソースまたはドレインに接続される端子を指す。上側ベース部１６には、主外部接続ピン４２が接続されている。主外部接続ピン４２の上側ベース部１６とは逆側の端部は、パッケージ部１０の外部に露出している。
【００２２】
上側ベース部１６は、絶縁基板１４を挟んで板状の下側ベース部１２の上に配置される。上側ベース部１６、絶縁基板１４および下側ベース部１２は、パッケージ部１０に収容されている。ただし、放熱効率を向上させるために、下側ベース部１２の下面がパッケージ部１０の下面に露出していてもよい。
【００２３】
半導体モジュール１００は、パッケージ部１０に収容され、半導体チップ２０と対向して配置された配線基板１８を備える。配線基板１８は、一例としてプリント基板である。配線基板１８には、半導体モジュール１００の外部に設けられた回路と、半導体チップ２０の端子とを電気的に接続する配線が形成されている。本例の配線基板１８には、制御外部接続ピン４１が接続されている。制御外部接続ピン４１は、配線基板１８を介して半導体チップ２０の制御端子に接続される。半導体チップ２０の制御端子とは、例えばＭＯＳＦＥＴにおけるゲートに接続される端子を指す。制御外部接続ピン４１の配線基板１８とは逆側の端部は、パッケージ部１０の外部に露出している。
【００２４】
なお、図１には制御外部接続ピン４１および主外部接続ピン４２を示しているが、半導体モジュール１００は、より多くの外部接続ピンを有してよい。一例として、配線基板１８に一方の端部が接続され、他方の端部がパッケージ部１０の外部に露出する主外部接続ピン４２を有してもよい。当該主外部接続ピン４２は、配線基板１８を介して半導体チップ２０の主端子に接続される。
【００２５】
半導体モジュール１００は、パッケージ部１０に収容された複数の内部接続ピン３０を備える。内部接続ピン３０は、半導体チップ２０と配線基板１８との間に設けられ、半導体チップ２０の端子と、配線基板１８における配線とを電気的に接続する。複数の内部接続ピン３０は、半導体チップ２０の主端子に接続される主内部接続ピンと、半導体チップ２０の制御端子に接続される制御内部接続ピンとを含む。
【００２６】
外部および内部の各接続ピンは、導電材料で形成され、少なくとも一部が柱状に形成される。接続ピンは、屈曲した部分を含んでよく、直径の異なる領域を含んでもよい。
【００２７】
図２は、半導体チップ２０、制御内部接続ピン３１および主内部接続ピン３２を模式的に示す斜視図である。図２においては、１つの半導体チップ２０に対して制御内部接続ピン３１および主内部接続ピン３２を１本ずつ示しているが、制御内部接続ピン３１および主内部接続ピン３２は、１つの半導体チップ２０に対して複数設けられていてもよい。それぞれの半導体チップ２０は制御端子２２および主端子２４を有する。本例の制御端子２２および主端子２４は、配線基板１８と対向する半導体チップ２０の上面に形成された電極パッドである。
【００２８】
図１に示した配線基板１８は、図２に示す制御配線２６および主配線２８を有する。制御配線２６および主配線２８は、絶縁性の基板上に導電材料で形成されているが、図２においては当該基板を省略している。制御配線２６には、複数の半導体チップ２０の制御端子２２が電気的に接続される。主配線２８には、複数の半導体チップ２０の主端子２４が電気的に接続される。
【００２９】
制御内部接続ピン３１は、半導体チップ２０の制御端子２２に直接的に接続されている。制御内部接続ピン３１の一方の端部は、制御端子２２にはんだ等で固定されている。制御内部接続ピン３１の他方の端部は、配線基板１８にはんだ等で固定され、制御配線２６に電気的に接続される。
【００３０】
主内部接続ピン３２は、半導体チップ２０の主端子２４に直接的に接続されている。主内部接続ピン３２の一方の端部は、主端子２４にはんだ等で固定されている。主内部接続ピン３２の他方の端部は、配線基板１８にはんだ等で固定され、主配線２８に電気的に接続される。
【００３１】
本例の制御内部接続ピン３１は、主内部接続ピン３２よりも電気抵抗が高い。一例として、制御内部接続ピン３１は、主内部接続ピン３２の材料よりも電気抵抗率が高い材料を含む。より具体的な例として、主内部接続ピン３２は銅で形成されており、制御内部接続ピン３１は、タングステンおよびチタンの少なくとも一方を含む。制御内部接続ピン３１は、タングステンおよびチタンの少なくとも一方を含む合金で形成されてよく、タングステンまたはチタンだけで形成されていてよく、異なる材料で形成された２つ以上の導体部分が接続されていてもよい。ただし、各接続ピンの材料は、上記の例に限定されない。
【００３２】
制御内部接続ピン３１の材料の電気抵抗率が、主内部接続ピン３２の材料の電気抵抗率よりも高い場合、制御内部接続ピン３１と主内部接続ピン３２の形状および大きさは同一であってよい。なお、制御内部接続ピン３１を主内部接続ピン３２よりも細くする等のように、制御内部接続ピン３１と主内部接続ピン３２との形状を異ならせることで、制御内部接続ピン３１の電気抵抗を高くしてよい。また、制御内部接続ピン３１と主内部接続ピン３２の形状および材料の双方を異ならせることで、制御内部接続ピン３１の電気抵抗を高くしてもよい。なお一例として、主内部接続ピン３２の電気抵抗は、ほぼ０Ωであり、制御内部接続ピン３１の電気抵抗は、２Ω以上、１００Ω以下程度である。
【００３３】
制御内部接続ピン３１の電気抵抗を高くすることで、半導体チップ２０に外付けの抵抗器を追加せずとも、半導体チップ２０のゲート抵抗を所定の抵抗値に設定することができる。このため、配線基板１８における配線パターンが複雑になることを抑制し、また、部品コストを抑制できる。特に、半導体モジュール１００の電力容量を増大すべく半導体チップ２０の並列数を増加させた場合に、半導体チップ２０毎に抵抗器を外付けしていくと、配線基板１８における配線が複雑になり、また、抵抗器を設置するだけの面積を確保することが非常に困難になる。
【００３４】
図３は、半導体装置３００の一例を示す図である。半導体装置３００は、ゲートドライバユニット２００および半導体モジュール１００を備える。半導体モジュール１００は、図１および図２において説明した半導体モジュール１００と同一である。本例において制御外部接続ピン４１は、それぞれの半導体チップ２０の制御端子２２と電気的に接続される。
【００３５】
上述したように、それぞれの半導体チップ２０の制御端子２２には、高抵抗の制御内部接続ピン３１が接続されている。それぞれの制御内部接続ピン３１は、半導体モジュール１００の内部配線を介して、制御外部接続ピン４１に電気的に接続される。インダクタ２１は、内部配線のインダクタンス成分を示している。並列に接続された半導体チップ２０のそれぞれに対して、電気抵抗の高い制御内部接続ピン３１を設けることで、半導体チップ２０間で生じる電気的な発振を抑制できる。
【００３６】
上述したように、半導体装置３００においては、配線基板１８等に追加の抵抗器を設けずともよい。このため、多数の半導体チップ２０を設けた場合であっても、半導体チップ２０のそれぞれに対して、制御端子２２に抵抗成分を容易に接続することができる。
【００３７】
また、それぞれの半導体チップ２０に接続される制御内部接続ピン３１の電気抵抗値は同一である。他の例において、それぞれの半導体チップ２０の電気的な特性を個別に調整したい場合には、それぞれの制御内部接続ピン３１の電気抵抗値を異ならせてもよい。
【００３８】
図４は、制御内部接続ピン３１の形状の一例を示す側面図である。本例の制御内部接続ピン３１は、主内部接続ピン３２よりも直径が小さい部分を有する。図４に示した例では、制御内部接続ピン３１は、第１部分３３と、第２部分３４とを有する。第２部分３４における最小の直径Ｄ２は、主内部接続ピン３２における最小の直径よりも小さい。接続ピンの直径とは、電流が流れる方向とは垂直な面における直径を指す。
【００３９】
第２部分３４は、第１部分３３との接続部分から離れるに従って直径が減少し、当該接続部分と所定の距離離れた地点から更に離れるに従って直径が増加する形状を有してよい。第２部分３４の直径は、図４に示すように連続的に変化してよく、ステップ状に変化してもよい。第２部分３４の、第１部分３３とは逆側の端部の直径は、第１部分３３の直径Ｄ１と同一であってよい。第２部分３４の当該端部は、半導体チップ２０の制御端子２２にはんだ付けされる。
【００４０】
第１部分３３は、ほぼ一定の直径Ｄ１を有する柱形状であってよい。第１部分３３は、配線基板１８を貫通して配置される。第１部分３３は、配線基板１８にはんだ付けされる。第１部分３３には、配線基板１８からの脱落を防止する突起部が設けられていてもよい。直径Ｄ１は、主内部接続ピン３２における直径と同一であってもよい。
【００４１】
第１部分３３がほぼ一定の直径Ｄ１を有することで、第１部分３３が配線基板１８に挿入される深さによらず、配線基板１８と第１部分３３とを接続させることができる。また、直径の小さい第２部分３４を設けることで、制御内部接続ピン３１の電気抵抗を高くできる。また、第２部分３４の下端の直径を大きくすることで、制御端子２２と制御内部接続ピン３１との接続信頼性を維持できる。
【００４２】
図５は、制御内部接続ピン３１の形状の他の例を示す斜視図である。本例の制御内部接続ピン３１は、主内部接続ピン３２よりも、電流経路が長い。半導体チップ２０の上面と垂直な方向における、制御内部接続ピン３１の高さは、主内部接続ピン３２の高さと同一であってよい。
【００４３】
本例の制御内部接続ピン３１は、第１部分３３および第２部分３４を有する。第１部分３３の形状は、主内部接続ピン３２の一部分の形状と同一であってよい。第２部分３４の形状は、主内部接続ピン３２のいずれの部分の形状とも異なる。例えば主内部接続ピン３２は柱状のピンであり、第２部分３４は螺旋形状を有してよい。第２部分３４における導体の直径は、第１部分３３の導体の直径と同一であってよく、小さくてもよい。第２部分３４の形状は、一直線形状よりも電流経路の長さを増大させる形状であればよく、ジグザグの折れ線形状であってよく、逆向きのカーブが交互に配置された形状であってよく、他の形状であってもよい。
【００４４】
このような形状によっても、制御内部接続ピン３１の電気抵抗を高くすることができる。なお、図４または図５に示した制御内部接続ピン３１の材料は、主内部接続ピン３２の材料と同じであってよく、主内部接続ピン３２の材料よりも電気抵抗率が高い材料であってもよい。
【００４５】
図６は、制御内部接続ピン３１の形状の他の例を示す断面図である。本例の制御内部接続ピン３１は、第１部分３３および第２部分３４を有する。第１部分３３および第２部分３４は、柱形状であってよい。
【００４６】
第２部分３４は、第１部分３３の端部に接続される。本例では第１部分３３の両端に第２部分３４が接続されているが、第１部分３３の配線基板１８側の端部にだけ第２部分３４が接続されていてよく、第１部分３３の制御端子２２側の端部にだけ第２部分３４が接続されていてもよい。第１部分３３および第２部分３４は同一の直径を有してよい。
【００４７】
第２部分３４は、第１部分３３の材料よりも電気抵抗率が高い材料で形成されている。例えば第１部分３３の材料は銅であり、第２部分３４の材料はチタンまたはタングステンである。また、第１部分３３の材料は、主内部接続ピン３２の材料と同一であってもよい。
【００４８】
制御端子２２側の第２部分３４の端部は、はんだ部３５により制御端子２２に接続される。配線基板１８側の第２部分３４は、はんだ部３５により配線基板１８に接続される。第２部分３４の材料と、はんだ部３５の材料の熱膨張係数の差は、第１部分３３の材料と、はんだ部３５の材料の熱膨張係数の差よりも小さいことが好ましい。これにより、はんだ部３５にクラック等が生じることを抑制して、はんだ部３５による制御内部接続ピン３１の接続信頼性を向上させることができる。
【００４９】
第１部分３３および第２部分３４は、接続部３６により接続される。接続部３６は、例えばはんだである。接続部３６は、はんだ部３５と同一の材料のはんだであってよい。他の例では、接続部３６は接着材等であってもよい。
【００５０】
図６に示した制御内部接続ピン３１の構造と、図４または図５に示した制御内部接続ピン３１の形状とを組み合わせてもよい。例えば図６における第１部分３３が、図４または図５に示した制御内部接続ピン３１と同様の形状を有することもできる。
【００５１】
図７は、半導体装置３００の他の例を示す図である。本例の半導体装置３００においては、制御外部接続ピン４１の電気抵抗が、主外部接続ピン４２の電気抵抗よりも高い。それぞれの外部接続ピンは、少なくとも一部分がパッケージ部１０の外部に露出している。図７に示す例では、１つの制御外部接続ピン４１に対して複数の半導体チップ２０が並列に接続されている。
【００５２】
制御外部接続ピン４１は、制御内部接続ピン３１と同様の方法で、電気抵抗を高くしてよい。例えば制御外部接続ピン４１は、主外部接続ピン４２よりも電気抵抗率が高い材料で形成することができる。また、制御外部接続ピン４１は、図３から図６に示した制御内部接続ピン３１と同様の構造および形状を有してもよい。なお制御外部接続ピン４１は、制御内部接続ピン３１よりもサイズが大きくてよい。
【００５３】
制御外部接続ピン４１の電気抵抗を高くすることで、それぞれの半導体モジュール１００において、半導体チップ２０に外付けの抵抗器を追加せずとも、半導体チップ２０のゲート抵抗を所定の抵抗値に設定することができる。このため、配線基板１８における配線パターンが複雑になることを抑制し、また、部品コストを抑制できる。図７においては、複数の半導体モジュール１００が並列に設けられている例を示しているが、半導体装置３００は、図３に示す例と同様に、１つの半導体モジュール１００を有していてもよい。
【００５４】
また、制御外部接続ピン４１の電気抵抗を高くすることで、ゲートドライバユニット２００の出力抵抗を小さくし、または、無くすことができる。これにより、ゲートドライバユニット２００の出力抵抗における発熱を小さくすることができ、ゲートドライバユニット２００を省電力化でき、放熱手段を小型化できる。
【００５５】
図７に示すように、複数の半導体モジュール１００のパッケージ部１０が並列に設けられている場合、それぞれの半導体モジュール１００の制御外部接続ピン４１の電気抵抗が高いことが好ましい。これにより、半導体モジュール１００間で生じる電気的な発振を抑制できる。図７の例においては、各半導体モジュール１００の制御内部接続ピン３１を示していないが、制御内部接続ピン３１は、主内部接続ピン３２と同等の電気抵抗を有してよく、主内部接続ピン３２よりも高い電気抵抗を有していてもよい。
【００５６】
図８は、半導体装置３００の他の例を示す図である。本例においては、制御外部接続ピン４１の電気抵抗が、主外部接続ピン４２の電気抵抗よりも高い。また、制御内部接続ピン３１の電気抵抗が、主内部接続ピン３２の電気抵抗よりも高い。
【００５７】
このような構成により、半導体チップ２０の制御端子２２に接続される抵抗成分の設定の自由度を向上させることができる。例えば、制御内部接続ピン３１の電気抵抗を十分高くできない場合であっても、制御外部接続ピン４１の電気抵抗を高くすることで、全体として抵抗成分を調整することができる。
【００５８】
制御内部接続ピン３１の１本あたりの電気抵抗は、制御外部接続ピン４１の１本あたりの電気抵抗より高くてよい。１つの半導体モジュール１００において複数の制御内部接続ピン３１が並列に接続される。このため、半導体モジュール１００の外部から見た複数の制御内部接続ピン３１の合成抵抗が小さくなりすぎないように、制御内部接続ピン３１の電気抵抗を高くすることが好ましい。
【００５９】
制御内部接続ピン３１の形状と、制御外部接続ピン４１の形状とは、相似形であってよく、非相似形であってもよい。制御外部接続ピン４１は、制御内部接続ピン３１に比べて長く、また、周囲の空間にも余裕がある場合が多い。このため、制御外部接続ピン４１は、図５等に示した例のように形状を非直線状とすることで電気抵抗を高くしてよい。制御外部接続ピン４１は、電流経路が曲線となる部分を有してよい。これに対して、制御内部接続ピン３１は、電流経路が直線となる柱形状であってよい。
【００６０】
制御内部接続ピン３１の材料と、制御外部接続ピン４１の材料とは、同一であってよく、異なっていてもよい。上述したように、制御外部接続ピン４１は、形状を工夫することで電気抵抗を高くすることが容易なので、制御内部接続ピン３１よりも電気抵抗率の低い材料で形成されてもよい。制御外部接続ピン４１は、主外部接続ピン４２および主内部接続ピン３２の少なくとも一方と同一の材料で形成されてよい。
【００６１】
図９は、半導体装置３００の他の例を示す図である。本例の半導体装置３００は、並列に設けられた複数の半導体モジュール１００を備える。それぞれの半導体モジュール１００には、インバータ回路の上アーム部１１０および下アーム部１２０が収容されている。例えばそれぞれのアーム部は、ＩＧＢＴ等のスイッチング素子と、当該スイッチング素子の２つの主端子間（例えばエミッタ端子およびコレクタ端子の間）に接続された還流ダイオードとを含む。
【００６２】
それぞれのアーム部は、１つ以上の半導体チップ２０を有する。それぞれの半導体モジュール１００は、上アーム部１１０および下アーム部１２０のそれぞれに対して、高抵抗の制御外部接続ピン４１を有する。一例として、それぞれの上アーム部１１０に対応する制御外部接続ピン４１は、ゲートドライバユニット２００に接続される。また、それぞれの下アーム部１２０に対応する制御外部接続ピン４１は、直流電源２１０に接続される。直流電源２１０は、所定の一定電圧を出力する。
【００６３】
このような構成により、上アーム部１１０および下アーム部１２０を有する半導体モジュール１００間の電気的な発振を抑制することができる。上アーム部１１０に接続される制御外部接続ピン４１と、下アーム部１２０に接続される制御外部接続ピン４１とは、同一の形状を有し、且つ、同一の材料で形成されてよい。また、本例の半導体装置３００においても、図８に示した例と同様に、それぞれの半導体チップ２０の内部には、高抵抗の制御内部接続ピン３１が設けられてよい。
【００６４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００６５】
１０・・・パッケージ部、１２・・・下側ベース部、１４・・・絶縁基板、１６・・・上側ベース部、１８・・・配線基板、２０・・・半導体チップ、２１・・・インダクタ、２２・・・制御端子、２４・・・主端子、２６・・・制御配線、２８・・・主配線、３０・・・内部接続ピン、３１・・・制御内部接続ピン、３２・・・主内部接続ピン、３３・・・第１部分、３４・・・第２部分、３５・・・はんだ部、３６・・・接続部、４１・・・制御外部接続ピン、４２・・・主外部接続ピン、１００・・・半導体モジュール、１１０・・・上アーム部、１２０・・・下アーム部、２００・・・ゲートドライバユニット、２１０・・・直流電源、３００・・・半導体装置
【図１】
2018074088.tif 000003
【図２】
2018074088.tif 000004
【図３】
2018074088.tif 000005
【図４】
2018074088.tif 000006
【図５】
2018074088.tif 000007
【図６】
2018074088.tif 000008
【図７】
2018074088.tif 000009
【図８】
2018074088.tif 000010
【図９】
2018074088.tif 000011