(57)【要約】【課題】複雑な回路構成のＶＣＯを用いること無く、電源電圧変動に起因するＰＬＬのジッタを改善する。【解決手段】制御電圧に応じた周波数の信号を出力する電圧制御発振器と、電圧制御発振器から出力される信号を分周して帰還信号を生成する分周器と、入力信号と前記帰還信号との位相を比較する位相比較器と、位相比較器から出力される信号に応じた電流を出力するチャージポンプと、チャージポンプから出力される電流に応じて前記制御電圧を発生させるループフィルタと、を有するＰＬＬにおいて、ループフィルタを、高電位電源線と制御電圧を電圧制御回路へ伝達する信号線との間に直列に介挿された第１の容量および抵抗と、高電位電源線と低電位電源線との間に直列に介挿された第２および第３の容量であって、両者の共通接続点に前記信号線が接続されている第２および第３の容量とにより構成する。【選択図】図３
2018074231.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２の電源線の電位差を動作電圧とし、制御信号の電圧に応じた周波数の信号を出力する電圧制御発振器と、
前記電圧制御発振器から出力される信号を分周して帰還信号を生成する分周器と、
入力信号と前記帰還信号との位相を比較する位相比較器と、
前記位相比較器から出力される信号に応じた電流を出力するチャージポンプと、
前記チャージポンプから出力される電流に応じて前記制御信号を発生させるループフィルタと、を有し、
前記ループフィルタは、
前記制御信号を前記電圧制御回路へ伝達する信号線と前記第１の電源線との間に直列に介挿された第１の容量および抵抗と、
前記第１の電源線と前記第２の電源線との間に直列に介挿された第２および第３の容量であって、両者の共通接続点に前記信号線が接続されている第２および第３の容量と、
を含むことを特徴とする位相同期ループ。
【請求項２】
前記ループフィルタは、
前記信号線と前記第２の電源線との間に直列の介挿された第２の抵抗および第４の容量をさらに含む
ことを特徴とする請求項１に記載の位相同期ループ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、位相同期ループ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ：以下、ＰＬＬ）に関する。
【背景技術】
【０００２】
ＰＬＬは、基準クロック信号に同期した新しいクロック信号を生成する電子回路である。ＰＬＬを用いることにより、より安定した周波数信号を得ることができる為、ＰＬＬは、高周波回路において広く使用されている。図７はＰＬＬの構成例を示すブロック図である。図７に示すように、ＰＬＬ１０は、位相比較器１００、チャージポンプ１１０、ループフィルタ１２０、電圧制御発振器（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ：以下、ＶＣＯと表記）１３０、および分周器１４０を有する。
【０００３】
位相比較器１００には、ＰＬＬ１０に対する入力信号である基準クロック信号と分周器１４０からの帰還信号とが入力される。位相比較器１００は、基準クロック信号と帰還信号の位相（または周波数）を比較し、両者の位相差に応じたｕｐ／ｄｏｗｎパルスをチャージポンプ１１０へ出力する。チャージポンプ１１０は、ｕｐ／ｄｏｗｎパルスに応じた電流を出力する。ループフィルタ１２０は、チャージポンプ１１０の出力電流を電圧に変換して出力するのと同時に、系の安定を図る役目を担う。ループフィルタ１２０の出力信号はＶＣＯ１３０の制御信号となる。ＶＣＯ１３０は、与えられた制御信号の電圧値に応じた周波数の信号を出力する。図７に示すように、ＶＣＯ１３０の出力信号は、ＰＬＬ１０の出力信号となるとともに、分周器１４０への入力信号となる。分周器１４０は、ＶＣＯ１３０からの入力信号の周波数を１／Ｎ（Ｎは２以上の整数）にした帰還信号を位相比較器１００へ出力する。
【０００４】
ＰＬＬの設計は非常に難解であり、特にジッタ（ノイズ）に関する対策は常にＰＬＬの設計における課題となっている。ジッタとは、出力信号の立ち上がりタイミングの揺らぎのこと（具体的には、本来の立ち上がりタイミングよりも遅れて立ち上がったり、本来の立ち上がりタイミングよりも早く立ち上がったりすること）である。ジッタを悪化させる要因は様々であるが、主にＶＣＯが大きなジッタ源となっている場合が多い。ＶＣＯの制御信号に雑音があれば、その雑音に応じてＶＣＯの発振周波数が変化し、周波数が変化するということはＶＣＯの出力信号の周期が変わるのでジッタが発生する。制御信号に雑音が全く無くても、ＶＣＯ自身を構成するトランジスタや抵抗などから雑音が発生し、ジッタが発生する。また、ＶＣＯに動作電力を供給する電源の電圧変動（すなわち、電源からのノイズ）もジッタに影響する。
【０００５】
そこで、ＰＬＬにおけるジッタ対策技術が従来より種々提案されており、その一例としては非特許文献１に開示の技術が挙げられる。非特許文献１には、ＰＬＬを構成するＶＣＯとして、Ｃｕｒｒｅｎｔ−Ｓｔａｒｖｅｄ  ＶＣＯ（図８（ａ）或いは図８（ｂ）参照）を用いることが開示されている。図８（ａ）および図８（ｂ）に示すように、Ｃｕｒｒｅｎｔ−Ｓｔａｒｖｅｄ  ＶＣＯは、３個以上の奇数個のインバータをループ状に接続して構成されている。なお、Ｃｕｒｒｅｎｔ−Ｓｔａｒｖｅｄ  ＶＣＯを構成する各インバータの具体的な構成としては、図９（ａ）に示すｂａｓｉｃタイプ、図９（ｂ）に示すＣｕｒｒｅｎｔ  Ｓｔａｒｖｅｄ  ｗｉｔｈ  ｏｕｔｐｕｔ−ｓｗｉｔｃｈｉｎｇタイプ、図９（ｃ）に示すＣｕｒｒｅｎｔ  Ｓｔａｒｖｅｄ  ｗｉｔｈ  ｐｏｗｅｒ−ｓｗｉｔｃｈｉｎｇタイプ、および図９（ｄ）に示すＣｕｒｒｅｎｔ  Ｓｔａｒｖｅｄ  ｗｉｔｈ  ｓｙｍｍｅｔｒｉｃａｌ  Ｌｏａｄタイプの４種類が考えられる。
【０００６】
図９（ａ）〜（ｄ）に示す４種類のインバータの各々は、図１０（ａ）に示すように、温度に対する発振周波数の変動特性が異なり、電源電圧（ＶＤＤ）に対する発振周波数の変動特性（以下、電源電圧変動依存性）も図１０（ｂ）に示すように異なる。非特許文献１には、異なる電源電圧変動依存性を有する複数種のインバータを、互いの電源電圧変動依存性が相殺されるように組み合わせること（例えば、図１１（ａ）〜（ｃ）に示すように、電源電圧に対して右肩下がりの電源電圧変動依存性を有するｂａｓｉｃタイプと同右肩上がりの電源電圧変動依存性を有するＣｕｒｒｅｎｔ  Ｓｔａｒｖｅｄ  ｗｉｔｈ  ｏｕｔｐｕｔ−ｓｗｉｔｃｈｉｎｇタイプを組み合わせること）で、ジッタの影響を低減させることが記載されている。なお、非特許文献１では、Ｃｕｒｒｅｎｔ−Ｓｔａｒｖｅｄ  ＶＣＯを構成するインバータとして、上下定電流制御のインバータ（図９（ｂ）に示すＣｕｒｒｅｎｔ  Ｓｔａｒｖｅｄ  ｗｉｔｈ  ｏｕｔｐｕｔ−ｓｗｉｔｃｈｉｎｇタイプ）を使用することが推奨されている。電源電圧変動以外に起因するノイズをできるだけ低減させるためである（図１２参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１８４７７１号公報
【非特許文献】
【０００８】
【非特許文献１】「A CMOS Voltage Controlled Ring Oscillator with Improved FrequencyStability」SCENTIFIC PUBLICATIONS OF THE STATE UNIVERSITY OF NOVI PAZAR  SER. A:APPL. MATH. INFORM. AND MECH.Vol.2, 1 (2010), 1-9.
【非特許文献２】IOSR Journal of VLSI and Signal Processing (IOSR-JVSP) Volume 2,Issue 4(May.-Jun.2013),PP21-25
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ＰＬＬを構成するＶＣＯとしてＣｕｒｒｅｎｔ−Ｓｔａｒｖｅｄ  ＶＣＯを用いることで電源電圧の変動に起因するジッタはある程度改善されるが、更なるジッタ改善の為にはＶＣＯの回路構成が複雑になるといった問題がある。
【００１０】
この発明は、以上説明した事情に鑑みてなされたものであり、複雑な回路構成のＶＣＯを用いること無く、電源電圧変動に起因するＰＬＬのジッタを改善することを目的とする。
【課題を解決するための手段】
【００１１】
本発明による位相同期ループは、従来の位相同期ループと同様に電圧制御発振器、分周器、位相比較器、チャージポンプ、およびループフィルタを有する。電圧制御発振器は、第１の電源線と第２の電源線の電位差を動作電圧とし、制御信号の電圧に応じた周波数の信号を出力する。分周器は、電圧制御発振器から出力される信号を分周して帰還信号を生成する。位相比較器は、位相同期ループへの入力信号と帰還信号との位相を比較し、その比較結果に応じた信号を出力する。チャージポンプは、位相比較器から出力される信号に応じた電流を出力する。
【００１２】
本発明の位相同期ループにおけるループフィルタは、チャージポンプから出力される電流に応じた電圧の制御信号を発生させるものであり、この点は従来の位相同期ループにおけるループフィルタと同一である。本発明の位相同期ループにおけるループフィルタは、以下の抵抗と、第１〜第３の容量とを含むことを特徴とする。抵抗および第１の容量は、制御信号を電圧制御回路へ伝達するための信号線と第１の電源線との間に直列に介挿されている。第２および第３の容量は、第１の電源線と第２の電源線との間に直列に介挿されており、両者の共通接続点には上記信号線が接続されている。なお、第１および第２の電源線の具体例としては、前者が高電位電源線であり、後者が低電位電源線（例えば接地線）である場合が挙げられるが、逆であっても良い。
【００１３】
本発明の位相同期ループにおけるループフィルタは、所謂２次ループフィルタである。詳細については後述するが、このような構成とすることで電源電圧変動に起因するジッタを改善することが可能になる。上記抵抗の抵抗値が十分に小さく、第１の容量による影響が顕わになる場合には、上記信号線と上記第２の電源線との間に直列の介挿された第２の抵抗および第４の容量を上記ループフィルタに設けても良い。
【図面の簡単な説明】
【００１４】
【図１】ループフィルタを低電位電源側に接続した場合の回路ブロックおよび電源電圧依存性の一例を示す図である。
【図２】ループフィルタを高電位電源側に接続した場合の回路ブロックおよび電源電圧依存性の一例を示す図である。
【図３】本発明の一実施形態によるＰＬＬ１０Ａの構成例を示すブロック図である。
【図４】一般的に用いられる２次ループフィルタの構成例を示す図である。
【図５】ループフィルタ１２０Ａの構成例を示す図である。
【図６】本実施形態によるジッタ低減イメージを示す図である。
【図７】一般的なＰＬＬ１０の構成例を示すブロック図である。
【図８】Ｃｕｒｒｅｎｔ−Ｓｔａｒｖｅｄ  ＶＣＯの構成例を示す図である。
【図９】Ｃｕｒｒｅｎｔ−Ｓｔａｒｖｅｄ  ＶＣＯを構成するインバータの構成例を示す図である。
【図１０】同インバータの温度に対する発振周波数特性および電源電圧変動に対する発振周波数特性を示す図である。
【図１１】ｂａｓｅタイプとｃｕｒｒｅｎｔ  ｓｔａｒｖｅｄ  ｗｉｔｈ  ｏｕｔｐｕｔ−ｓｗｉｔｃｈｉｎｇタイプの組み合わせによるＶＣＯの構成例を示す図である。
【図１２】各インバータおよび複数種のインバータの組み合わせによるＣｕｒｒｅｎｔ−Ｓｔａｒｖｅｄ  ＶＣＯの位相ノイズの大きさを示す図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しつつ本発明の原理およびこの原理に基づく実施形態を説明する。
（Ａ：本発明の原理）
ＶＣＯの電源電圧変動に起因する影響を低減する為、本発明ではＶＣＯに与える制御信号の電源電圧依存性を利用する。具体的には、ＶＣＯの前段に位置するループフィルタを用いて、ＶＣＯ１３０に動作電力を供給する２本の電源線のうちの低電位電源線側から受ける影響（図１（ｂ）参照）と高電位電源線側から受ける影響（図２（ｂ）参照）とを相殺させる。この点に本発明の特徴がある。
【００１６】
一般的にループフィルタを含む電圧電流変換回路は、電源ノイズによる影響を減らす為に高電位電源基準（ループフィルタを高電位電源線側に接続する構成）で構成されている場合が多い。その理由は、以下の通りである。
【００１７】
図１（ａ）に示すように、ループフィルタを低電位電源線側に接続した場合、電圧ＶＣ（例えば、図７に示すＰＬＬ１０では、チャージポンプ１１０の出力端子の電圧）は電源電圧に依らずに一定となるが、ＶＣＯ１３０内で行われる電圧電流変換により得られた電流の電流値は電源電圧により変化する。なお、図１（ａ）では、理解を容易にするため、ＶＣＯ内で行われる電圧電流変換がＶＣＯとは別個にＶＩとして表記されている（図２（ａ）においても同様）。
【００１８】
ＶＣＯ１３０内で行われる電圧電流変換により得られた電流の電流値が電源電圧により変化する理由は次の通りである。なお、以下では、ＶＣＯ１３０が図９（ｂ）に示すインバータを奇数（３以上）個リング状に接続して構成されており、チャージポンプ１１０から制御信号Ｖｃｔｒｌが出力される場合について説明する。
【００１９】
図９（ｂ）に示すインバータでは、制御信号Ｖｃｔｒｌに応じたゲート−ソース間電圧がＮチャネルトランジスタＮ１２およびＮ１１に与えられ、ＮチャネルトランジスタＮ１１およびＰチャネルトランジスタＰ１１には、制御信号Ｖｃｔｒｌに応じたドレイン電流が流れる。これが図１（ａ）における電圧電流変換である。制御信号Ｖｃｔｒｌの電圧値が電源電圧によらず一定であっても、高電位電源線の電圧値（ＶＤＤ）が変動すれば、ＰチャネルトランジスタＰ１１に流れるドレイン電流が変化し、低電位電源線の電圧値（ＧＮＤ）が変動すれば、ＮチャネルトランジスタＮ１１に流れるドレイン電流が変化する。これが、電圧電流変換により得られた電流の電流値が電源電圧により変化する理由である。
【００２０】
図９（ｂ）に示すインバータでは、ＰチャネルトランジスタＰ１１はＰチャネルトランジスタＰ２１とカレントミラー回路を構成する。したがって、ＰチャネルトランジスタＰ２１は、制御信号Ｖｃｔｒｌに応じた電流値の定電流源となる。同様に、ＮチャネルトランジスタＮ１１はＮチャネルトランジスタＮ２１とカレントミラー回路を構成するため、ＮチャネルトランジスタＮ２１も制御信号Ｖｃｔｒｌに応じた電流値の定電流源となる。ＶＣＯ１３０が図９（ｂ）に示すインバータを奇数（３以上）個リング状に接続して構成されている場合、ＶＣＯ１３０の発振周波数は上記各定電流源の電流値に依存する。上記各定電流源の電流値が電源電圧に依存することは前述した通りであるから、ＶＣＯ１３０の発振周波数も電源電圧に依存する。具体的には、図１（ｂ）に示すように、非特許文献１に開示の技術と同様に右肩上がりの特性となる。
【００２１】
これに対して、図２（ａ）に示すように、ループフィルタを高電位電源線側に接続した場合には、電圧ＶＣは電源電圧によって変化する一方、電圧電流変換により得られた電流の電流値は一定となる。これが、ループフィルタ含む電圧電流変換回路が高電位電源基準で構成されていることが多い理由である。なお、ループフィルタを高電位電源線側に接続した場合、ＶＣＯの発振振幅は電源電圧によって変化し、周波数は電源電圧が高いほど低くなる。その結果、周波数の電源電圧依存性は高電位電源電圧に対して負の傾きを持つ特性となる。
【００２２】
上述したように、ループフィルタを高電位電源線側に接続した場合と低電位電源線側に接続した場合とでは、周波数の電源電圧依存性は互いに逆になる。本発明では、これら２つの特性を組み合わせて、ＶＣＯの電源依存性を低減するのである。
【００２３】
（Ｂ：実施形態）
図３は、上記原理を踏まえた本発明の一実施形態によるＰＬＬ１０Ａの構成例を示す図である。図３では、図７におけるものと同一の構成要素には同一の符号が付されている。図３と図７とを対比すれば明らかなように、本実施形態のＰＬＬ１０Ａの構成とＰＬＬ１０の構成の相違点は、ループフィルタ１２０に代えてループフィルタ１２０Ａを設けた点のみである。ループフィルタ１２０Ａは、２次ループフィルタであり、この点に本実施形態の特徴が現れている。図４は、一般的に用いられる２次ループフィルタの構成例を示す図であり、このような構成については非特許文献２或いは特許文献１に記載されている。
【００２４】
このループフィルタは、通常、電圧ＶＣが印加される信号線と高電位電源線の間、若しくは当該信号線と低電位電源線の間に接続される。本実施形態では、ループフィルタ１２０Ａは、前述の通り低電位電源線側に接続され、図４における容量１２０２は、高電位電源線側に接続した場合の電源電圧依存性に合わせて、図５（ａ）に示すように容量１２０３および容量１２０４に分割されている。より詳細に説明すると、ループフィルタ１２０Ａは、チャージポンプ１１０の出力端に接続されＶＣＯ１３０へ制御信号を伝送する信号線と第１の電源線（図５（ａ）では、高電位電源線）との間に直列に介挿された抵抗（図５（ａ）では抵抗１２００）および容量（図５（ａ）では容量１２０１）と、第１の電源線と第２の電源線（図５（ａ）では、低電位電源線）との間に直列に介挿された第２および第３の容量（図５（ａ）では、容量１２０３および１２０４）とを有し、第２の容量と第３の容量の共通接続点に上記信号線を接続して構成されている。
【００２５】
ここで注目すべき点は、図５（ａ）に示す構成のループフィルタ１２０Ａによれば、電源に対して正の傾きを持つ特性と負の傾きを持つ特性を、その傾きに応じた容量比に分割することで相殺できる、という点である。図４、図５（ａ）ともにＡＣ的には同じ特性となる。ただし、抵抗１２００の抵抗値Ｒ１が小さく容量１２０１の影響が見える場合は、容量１２０１についても同様に高電位電源線／低電位電源線側に分割する必要がある。
【００２６】
図５（ｂ）は、容量１２０１を高電位電源線／低電位電源線側に分割した場合（容量１２０１´と容量１２０１´´に分割した場合）のループフィルタ１２０Ａの構成例を示す図である。図５（ｂ）に示すように、この場合のループフィルタ１２０Ａは、チャージポンプ１１０の出力端に接続されＶＣＯ１３０へ制御信号を伝送する信号線と第１の電源線（図５（ｂ）では高電位電源線）との間に直列に介挿された抵抗（図５（ｂ）では抵抗１２００´´）および容量（図５（ｂ）では容量１２０１´´）と、第１の電源線と第２の電源線（図５（ｂ）では低電位電源線）との間に直列に介挿された第２および第３の容量（図５（ｂ）では、容量１２０３および１２０４）と、上記信号線と第２の電源線の間に直列の介挿された第２の抵抗（図５（ｂ）では抵抗１２００´）および第４の容量（図５（ｂ）では容量１２０１´）と、を有し、第２の容量と第３の容量の共通接続点に上記信号線を接続して構成されている。
【００２７】
ループフィルタ１２０Ａを構成する各素子のパラメータについては位相余裕や帯域等の条件から決定すれば良い。例えば、図４における容量１２０２を図５（ａ）に示すように容量１２０３と１２０４に分割する場合において、抵抗１２００の抵抗値Ｒ１＝３３００Ω、容量１２０１の静電容量Ｃ１＝２００ｐＦ、容量１２０２の静電容量Ｃ２＝１５ｐＦ、ＶＣＯ１３０の電源電圧依存性：低電位側基準＝１７９．７８ＭＨｚ／Ｖ
、高電位側基準＝−３４．７５ＭＨｚ／Ｖであったとする。この場合、容量１２０３の静電容量Ｃ３および容量１２０４の静電容量Ｃ４は以下のように求まる。
Ｃ３：Ｃ４＝１７９．７８：３４．７５≒５：１
Ｃ２＝Ｃ３＋Ｃ４＝１５ｐＦ
したがって、
Ｃ３＝１５ｐＦ×５÷６＝１２．６ｐＦ
Ｃ４＝１５ｐＦ×１÷６＝２．６４ｐＦ
上記の計算通り容量を分割することで、図６のようにジッタを低減できる。
【００２８】
以上説明したように、本実施形態によれば、ループフィルタ１２０Ａを使用してＶＣＯ１３０が持つ電源電圧依存性を制御信号に持たせることでジッタの低減が可能となる。これにより、ＰＬＬ全体としてのジッタも減らすことが可能となり、出力パルスの精度向上を期待できる。
【００２９】
また、本実施形態によれば、非特許文献１に開示の技術のように、ＶＣＯ１３０を種類
の異なる複数種のインバータを組み合わせて構成するといった複雑な回路構成とする必要が無く、ループフィルタ１２０Ａに含まれる容量の一部を分割するのみである為、「チップサイズの増大」や「回路構成の複雑化」、「回路規模増大によるジッタの増加」といった点も考慮する必要がない。このように本実施形態によれば、複雑な回路構成のＶＣＯを用いること無く、電源電圧変動に起因するＰＬＬのジッタを改善することが可能になる。
【符号の説明】
【００３０】
１０，１０Ａ…ＰＬＬ、１００…位相比較器、１１０…チャージポンプ、１２０，１２０Ａ…ループフィルタ、１３０…ＶＣＯ、１４０…分周器。
【図１】
2018074231.tif 000003
【図２】
2018074231.tif 000004
【図３】
2018074231.tif 000005
【図４】
2018074231.tif 000006
【図５】
2018074231.tif 000007
【図６】
2018074231.tif 000008
【図７】
2018074231.tif 000009
【図８】
2018074231.tif 000010
【図９】
2018074231.tif 000011
【図１０】
2018074231.tif 000012
【図１１】
2018074231.tif 000013
【図１２】
2018074231.tif 000014