(57)【要約】【課題】  通信品質が向上された伝送装置及びクロック制御方法を提供する。【解決手段】  伝送装置は、クロック供給装置から供給された供給クロック信号から基準クロック信号を生成するクロック生成部と、前記基準クロック信号に従いデータ信号を第１伝送路に送信する送信部と、前記クロック供給装置から、前記供給クロック信号の品質の低下を示す品質情報を取得する取得部と、前記品質情報に基づく制御情報を生成する情報生成部と、前記制御情報を前記データ信号に挿入する挿入部とを有する。【選択図】図７
2018011277.tif 000002
【特許請求の範囲】
【請求項１】
クロック供給装置から供給された供給クロック信号から基準クロック信号を生成するクロック生成部と、
前記基準クロック信号に従いデータ信号を第１伝送路に送信する送信部と、
前記クロック供給装置から、前記供給クロック信号の品質の低下を示す品質情報を取得する取得部と、
前記品質情報に基づく制御情報を生成する情報生成部と、
前記制御情報を前記データ信号に挿入する挿入部とを有することを特徴とする伝送装置。
【請求項２】
前記基準クロック信号から前記データ信号のフレームパルスを生成するパルス生成部と、
前記パルス生成部の動作設定を、前記フレームパルスと前記供給クロック信号の間で位相を同期させる第１モードと、前記フレームパルスと前記供給クロック信号の間で位相を同期させない第２モードの間で切り替える設定部と、
第２伝送路から入力されたデータ信号から伝送クロック信号を抽出する抽出部と、
前記パルス生成部の動作設定が前記第２モードである場合、前記取得部が前記品質情報を取得したとき、前記クロック生成部の前記基準クロック信号の生成元を前記供給クロック信号から前記伝送クロック信号に切り替える切り替え部とを有することを特徴とする請求項１に記載の伝送装置。
【請求項３】
前記情報生成部は、前記第１モードでは前記制御情報を生成し、前記第２モードでは前記制御情報を生成しないことを特徴とする請求項２に記載の伝送装置。
【請求項４】
前記情報生成部は、前記制御情報を所定時間だけ生成することを特徴とする請求項１乃至３の何れかに記載の伝送装置。
【請求項５】
基準クロック信号に従い複数のデータ信号を複数の第１伝送路にそれぞれ送信する複数の送信部と、
複数の第２伝送路から入力された複数のデータ信号から複数の伝送クロック信号をそれぞれ抽出する複数の抽出部と、
前記複数の伝送クロック信号から前記基準クロック信号を選択する選択部とを有し、
前記選択部は、前記基準クロック信号の抽出元のデータ信号に挿入された制御情報に従い前記基準クロック信号の選択を変更することを特徴とする伝送装置。
【請求項６】
クロック供給装置から供給された供給クロック信号から基準クロック信号を生成し、
前記基準クロック信号に従いデータ信号を伝送路に送信し、
前記クロック供給装置から、前記供給クロック信号の品質の低下を示す品質情報を取得し、
前記品質情報に基づく制御情報を生成し、
前記制御情報を前記データ信号に挿入することを特徴とするクロック制御方法。
【請求項７】
基準クロック信号に従い複数のデータ信号を複数の第１伝送路にそれぞれ送信し、
複数の第２伝送路から入力された複数のデータ信号から複数の伝送クロック信号をそれぞれ抽出し、
前記複数の伝送クロック信号から前記基準クロック信号を選択し、
前記基準クロック信号の抽出元のデータ信号に挿入された制御情報に従い前記基準クロック信号の選択を変更することを特徴とするクロック制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本件は、伝送装置及びクロック制御方法に関する。
【背景技術】
【０００２】
ネットワーク内の伝送装置間でデータ信号を正常に伝送するためには、ネットワーク全体のクロック同期、すなわち網同期が必要となる。網同期は、セシウム原子発振器などにより生成したマスタクロック信号を、主局からツリー状に多層接続された多数の従属局に分配することにより実現される。
【０００３】
各従属局には、同一局内の各伝送装置にクロック信号を供給するクロック供給装置（CSM: Clock Supply Module）が設置されており（例えば特許文献１参照）、クロック供給装置は、主局から配信されたマスタクロック信号から供給用のクロック信号を生成する。伝送装置は、クロック供給装置から供給されたクロック信号に従いデータ信号を伝送する。
【０００４】
また、ネットワーク内では、各伝送装置間の伝送路がクロック信号を伝送するクロックパスとして機能する（例えば特許文献２参照）。マスタクロック信号の配信がない局内の伝送装置は、クロックパスからのクロック信号に従いデータ信号を伝送する。なお、以降の説明では、マスタクロック信号の配信がある局を「マスタ局」と表記し、マスタクロック信号の配信がない局を「スレーブ局」と表記する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２８８０８４号公報
【特許文献２】特開２００４−２１５０７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
主局で生成されたマスタクロック信号は、マイクロ波無線機や光伝送機器などの各種の中継機器を経由して下位側の従属局に分配される。このため、例えば中継機器の障害が発生すると、マスタ局のクロック供給装置においてクロック生成に関する警報が出力される。
【０００７】
この警報を解除するため、クロック供給装置はクロック生成回路をリセットする必要があるが、リセット後、クロック信号が一時的に不安定な状態となる。この不安定なクロック信号は、同一ネットワーク内の他のマスタ局のクロック信号に対し周波数偏差を有するため、相対的に位相変動する。
【０００８】
この位相変動は、クロックパスを介しスレーブ局の伝送装置に伝搬する。スレーブ局の伝送装置では、他のマスタ局から伝送されたデータ信号が、ＦＩＦＯ（First-In First-Out）などを介し、そのデータ信号に基づくクロック信号から位相変動のあるクロック信号に乗せ替えられて処理される。
【０００９】
このため、リセットに伴う位相変動が繰り返され、ワンダなどの他の要因の位相変動とともにスレーブ局の装置内クロック信号の位相ずれとして蓄積されると、ＦＩＦＯに対する書き込み及び読み出しの各タイミングが接近することでデータ信号の読み出しエラー（いわゆる「スリップ」）が生ずる。スリップが発生すると、ＦＩＦＯの書き込み及び読み出しの各タイミングが初期化されることによりデータ信号が瞬断するため、通信品質が低下するという問題がある。
【００１０】
そこで、本発明は、通信品質が向上された伝送装置及びクロック制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
１つの態様では、伝送装置は、クロック供給装置から供給された供給クロック信号から基準クロック信号を生成するクロック生成部と、前記基準クロック信号に従いデータ信号を第１伝送路に送信する送信部と、前記クロック供給装置から、前記供給クロック信号の品質の低下を示す品質情報を取得する取得部と、前記品質情報に基づく制御情報を生成する情報生成部と、前記制御情報を前記データ信号に挿入する挿入部とを有する。
【００１２】
１つの態様では、伝送装置は、基準クロック信号に従い複数のデータ信号を複数の第１伝送路にそれぞれ送信する複数の送信部と、複数の第２伝送路から入力された複数のデータ信号から複数の伝送クロック信号をそれぞれ抽出する複数の抽出部と、前記複数の伝送クロック信号から前記基準クロック信号を選択する選択部とを有し、前記選択部は、前記基準クロック信号の抽出元のデータ信号に挿入された制御情報に従い前記基準クロック信号の選択を変更する。
【００１３】
１つの態様では、クロック制御方法は、クロック供給装置から供給された供給クロック信号から基準クロック信号を生成し、前記基準クロック信号に従いデータ信号を伝送路に送信し、前記クロック供給装置から、前記供給クロック信号の品質の低下を示す品質情報を取得し、前記品質情報に基づく制御情報を生成し、前記制御情報を前記データ信号に挿入する方法である。
【００１４】
１つの態様では、クロック制御方法は、基準クロック信号に従い複数のデータ信号を複数の第１伝送路にそれぞれ送信し、複数の第２伝送路から入力された複数のデータ信号から複数の伝送クロック信号をそれぞれ抽出し、前記複数の伝送クロック信号から前記基準クロック信号を選択し、前記基準クロック信号の抽出元のデータ信号に挿入された制御情報に従い前記基準クロック信号の選択を変更する方法である。
【発明の効果】
【００１５】
１つの側面として、通信品質を向上することができる。
【図面の簡単な説明】
【００１６】
【図１】クロック網の一例を示す図である。
【図２】ネットワーク内のクロック同期の一例を示す図である。
【図３】クロック供給装置の一例を示す構成図である。
【図４】伝送装置の一例を示す構成図である。
【図５】クロック乗せ替え回路の一例を示す構成図である。
【図６】正常時及び異常時の書き込みタイミングと読み出しタイミングの関係を示す図である。
【図７】供給クロック信号が不安定である場合のネットワーク内のクロック同期の一例を示す図である。
【図８】ＳＤＨ（Synchronous Digital Hierarchy）フレームのフォーマットの一例を示す図である。
【図９】インターフェースユニットの一例を示す構成図である。
【図１０】クロックユニットの一例を示す構成図である。
【図１１】局内位相同期モード及び周波数同期モードにおける供給クロック信号とフレームパルスの一例を示す図である。
【図１２】局内位相同期モードにおけるマスタ局の伝送装置のクロックユニットの動作の一例を示す図である。
【図１３】局内位相同期モードにおけるマスタ局のインターフェースユニットの動作の一例を示す図である。
【図１４】局内位相同期モードにおけるスレーブ局の伝送装置のインターフェースユニットの動作の一例を示す図である。
【図１５】局内位相同期モードにおけるスレーブ局の伝送装置のクロックユニットの動作の一例を示す図である。
【図１６】周波数同期モードにおけるマスタ局の伝送装置のクロックユニットの動作の一例を示す図である。
【図１７】局内位相同期モードにおけるフレームパルスの供給クロック信号に対する再同期の様子を示す図である。
【図１８】マスタ局の伝送装置におけるクロック制御方法の一例を示す図である。
【図１９】スレーブ局の伝送装置におけるクロック制御方法の一例を示す図である。
【図２０】伝送装置の他例を示す構成図である。
【発明を実施するための形態】
【００１７】
図１は、クロック網の一例を示す図である。クロック網には、ツリー状に多層接続された主局９０及び複数の従属局９１が含まれる。主局９０は、ツリーの根の位置に配置され、セシウム原子発振器などによりマスタクロック信号ＭＣＬＫを生成して各従属局に分配する。なお、マスタクロック信号ＭＣＬＫは、例えば１．５（MHz）の正弦波である。
【００１８】
図２は、ネットワークＮＷ内のクロック同期の一例を示す図である。本例では、ＳＤＨのネットワークＮＷを挙げるが、これに限定されない。
【００１９】
ネットワークＮＷ内では複数の伝送装置１ａ，１ｂがリング状に接続されている。伝送装置１ａ，１ｂは各ノード＃１〜＃８に設けられている。また、各ノード＃１〜＃８には、伝送装置１ａ，１ｂに供給クロック信号ＤＣＬＫを供給するクロック供給装置２ａ，２ｂが設けられている。伝送装置１ａ，１ｂは、供給クロック信号ＤＣＬＫに従いデータ信号を伝送する。各伝送装置１ａ，１ｂは、伝送順序がノード＃８，＃７，・・・，＃１の順となる伝送方向Ｒｂと、伝送順序がノード＃１，＃２，・・・，＃８の順となる伝送方向Ｒａとにデータ信号を伝送する。
【００２０】
ノード＃１〜＃８のうち、ノード＃１、＃４、＃７はマスタ局に該当し、他のノード＃２、＃３、＃５、＃６、＃８はスレーブ局に該当する。なお、図２において、マスタ局のクロック供給装置２ａには「（Ｍ）」が付され、スレーブ局のクロック供給装置２ｂには「（Ｓ）」が付されている。
【００２１】
ノード＃１のクロック供給装置２ａは、クロック網から配信されたマスタクロック信号ＭＣＬＫａから供給クロック信号ＤＣＬＫを生成して伝送装置１ａに供給する。ノード＃４のクロック供給装置２ａは、クロック網から配信されたマスタクロック信号ＭＣＬＫｂから供給クロック信号ＤＣＬＫを生成して伝送装置１ａに供給する。ノード＃７のクロック供給装置２ａは、クロック網から配信されたマスタクロック信号ＭＣＬＫｃから供給クロック信号ＤＣＬＫを生成して伝送装置１ａに供給する。
【００２２】
ネットワークＮＷ内では、各伝送装置１ａ，１ｂ間の伝送路がクロック信号を伝送するクロックパスとして機能する。スレーブ局の各伝送装置１ｂは、クロック信号の優先度に従ってマスタクロック信号ＭＣＬＫａ〜ＭＣＬＫｃから選択したマスタクロック信号のクロックパスから得たクロック信号に従い動作する。
【００２３】
例えば、ノード＃２，＃３の各クロック供給装置２ｂは、点線の矢印で示されるように、伝送方向Ｒｂの伝送路から入力されたデータ信号から伝送クロック信号ＣＬＫｐを抽出する。この伝送クロック信号はノード＃１のクロック供給装置２ａのマスタクロック信号ＭＣＬＫａに基づく。各クロック供給装置２ｂは、伝送クロック信号ＣＬＫｐを正弦波に変換してクロック供給装置２ｂに出力する。
【００２４】
ノード＃２，＃３の各クロック供給装置２ｂは、伝送クロック信号ＣＬＫｐに基づき供給クロック信号ＤＣＬＫを生成して伝送装置１ｂに供給する。ノード＃２，＃３各伝送装置１ｂは、供給クロック信号ＤＣＬＫに従いデータ信号を伝送する。
【００２５】
このように、ノード＃２，＃３の各クロック供給装置２ｂは、マスタクロック信号ＭＣＬＫａに従い動作する。これと同様に、ノード＃５，＃６，＃８の各クロック供給装置２ｂは、マスタクロック信号ＭＣＬＫｃに従い動作する。
【００２６】
図３は、クロック供給装置２ａ，２ｂの一例を示す構成図である。より具体的には、図３は、マスタクロック信号ＭＣＬＫまたは伝送クロック信号ＣＬＫｐから得られた正弦波クロック信号ＳＣＬＫから供給クロック信号ＤＣＬＫを生成するＤＰＬＬ（Digital Phase Locked Loop）回路２０などを示す。
【００２７】
クロック供給装置２ａ，２ｂは、ＤＰＬＬ回路２０と、監視回路２２と、装置制御ユニット２３と、接点出力回路２４とを有する。ＤＰＬＬ回路２０は、位相比較回路２００と、サンプリング回路２０１と、周波数制御回路２０２と、デジタル−アナログ変換器（Ｄ／Ａ）２０３と、ＤＣＸＯ（Digitally Controlled Crystal Oscillator（デジタル制御水晶発振器））２０４と、分周回路２０５とを有する。
【００２８】
位相比較回路２００は、正弦波クロック信号ＳＣＬＫと、分周回路２０５により分周された供給クロック信号ＤＣＬＫの位相を比較する。位相比較回路２００は、その比較結果をサンプリング回路２０１に出力する。サンプリング回路２０１は、供給クロック信号ＤＣＬＫに従い比較結果を示す数値をサンプリングして周波数制御回路２０２に出力する。
【００２９】
周波数制御回路２０２は、例えばＣＰＵ（Central Processing Unit）などから構成され、サンプリングされた比較結果の数値に基づきＤＣＸＯ２０４の発振周波数を制御する。周波数制御回路２０２は、目標とする発振周波数に応じた電圧信号を生成してＤ／Ａ２０３に出力する。Ｄ／Ａ２０３は、電圧信号をアナログ信号からデジタル信号に変換してＤＣＸＯ２０４に出力する。
【００３０】
ＤＣＸＯ２０４は、デジタル信号に変換された電圧信号に応じた発振周波数で発振することにより供給クロック信号ＤＣＬＫを生成して出力する。供給クロック信号ＤＣＬＫは、伝送装置１ａ，１ｂに供給されるとともに、分周回路２０５を介して位相比較回路２００にフィードバックされる。なお、供給クロック信号ＤＣＬＫとしては、例えば６４（KHz）及び８（KHz）の各周波数が復号した６４Ｋ＋８Ｋクロックが挙げられるが、これに限定されない。
【００３１】
主局９０で生成されたマスタクロック信号ＭＣＬＫは、マイクロ波無線機や光伝送機器などの各種の中継機器を経由して下位側の従属局９１に分配される。このため、例えば中継機器の障害が発生すると、マスタ局のクロック供給装置２ａにおいてクロック生成に関する警報が出力される。
【００３２】
ＤＰＬＬ回路２０は、マスタクロック信号ＭＣＬＫに追従させるように供給クロック信号ＤＣＬＫを生成するが、例えばマスタクロック信号ＭＣＬＫの位相変動が限界値を超えた場合、追従が不可能となる。このため、監視回路２２は、Ｄ／Ａ２０３から出力される電圧信号に基づき供給クロック信号ＤＣＬＫの生成状態を監視する。監視回路２２は、例えば、電圧信号の信号値が所定値を超えた場合にリミット警報を出力し、追従処理が不可能であると判定した場合にドリフト警報を出力する。
【００３３】
装置制御ユニット２３はクロック供給装置２ａ，２ｂの監視制御を行う。装置制御ユニット２３は監視回路２２から警報を収集して制御処理を実行する。装置制御ユニット２３は、監視回路２２から警報が出力された場合、警報を解除するため、ＤＰＬＬ回路２０をリセットする。より具体的には、装置制御ユニット２３は、周波数制御回路２０２にリセット信号を出力することによりＤＰＬＬ回路２０をリセットする。
【００３４】
リセット後、供給クロック信号ＤＣＬＫは、周波数の精度が安定しても、位相には揺らぎが生じて一時的に不安定な状態となる。この不安定な供給クロック信号ＤＣＬＫは、図２に示されたネットワークＮＷ内の他のマスタ局の供給クロック信号ＤＣＬＫに対し周波数偏差を有するため、相対的に位相変動する。この位相変動は、クロックパスを介しスレーブ局の伝送装置１ｂに伝搬した場合、後述するようにデータ信号の瞬断の要因となり得る。
【００３５】
接点出力回路２４は、装置制御ユニット２３からの制御に従い、ＤＰＬＬ回路２０の警報状態及びリセットの実行をリレー回路などの接点出力により伝送装置１ａ，１ｂに通知する。
【００３６】
図４は、伝送装置１ａ，１ｂの一例を示す構成図である。伝送装置１ａ，１ｂは、複数のインターフェースユニット（ＩＦユニット）３と、スイッチユニット４と、クロックユニット５と、監視制御ユニット６と、接点入力ユニット７とを有する。
【００３７】
ＩＦユニット３、スイッチユニット４、クロックユニット５、監視制御ユニット６、及び接点入力ユニット７は、例えば、複数の電気部品が実装された回路基板により構成され、伝送装置１ａ，１ｂの筐体に設けられたスロットに実装される。ＩＦユニット３、スイッチユニット４、クロックユニット５、監視制御ユニット６、及び接点入力ユニット７は、伝送装置１ａ，１ｂ内に設けられた配線基板と電気コネクタなどを介して接続され、配線基板を介して互いに信号を入出力する。
【００３８】
ＩＦユニット３は、光ファイバなどの伝送路と接続され、伝送路を介し他の伝送装置１ａ，１ｂとの間でデータ信号を送受信する。ＩＦユニット３は、伝送路から受信したデータ信号からデータを取り出してスイッチユニット４に出力し、また、スイッチユニット４から入力されたデータをデータ信号に収容して伝送路に送信する。スイッチユニット４は、データをその宛先に応じたＩＦユニット３に出力する。
【００３９】
ＩＦユニット３は伝送装置１ａ，１ｂの方路ごとに設けられている。例えば図２に示されたネットワークＮＷにおいて、ノード＃１の伝送装置１ａは、隣接ノード＃２の伝送装置１ｂとの間の方路及び隣接ノード＃８の伝送装置１ｂとの間の方路の各々に対応するＩＦユニット３を有する。また、ノード＃２の伝送装置１ｂは、隣接ノード＃３の伝送装置１ｂとの間の方路及び隣接ノード＃１の伝送装置１ａとの間の方路の各々に対応するＩＦユニット３を有する。
【００４０】
クロックユニット５は、クロック供給装置２ａ，２ｂから供給クロック信号ＤＣＬＫの供給を受け、供給クロック信号ＤＣＬＫから装置内クロック信号ＣＬＫｉを生成してＩＦユニット３、スイッチユニット４、及び監視制御ユニット６に分配する。ＩＦユニット３、スイッチユニット４、及び監視制御ユニット６は装置内クロック信号ＣＬＫｉに従い各種の処理を実行する。また、監視制御ユニット６は、ＩＦユニット３、スイッチユニット４、クロックユニット５、及び接点入力ユニット７の監視制御を行う。なお、装置内クロック信号ＣＬＫｉは基準クロック信号の一例である。
【００４１】
各ＩＦユニット３は、伝送路からデータ信号を受信し、データ信号から伝送クロック信号を抽出する。各ＩＦユニット３は、データ信号を処理するため、ＩＦユニット３内でデータ信号を伝送するためのクロック信号を伝送クロック信号ＣＬＫｐから装置内クロック信号ＣＬＫｉに乗せ替える。クロックの乗せ替えはクロック乗せ替え回路により行われる。
【００４２】
図５は、クロック乗せ替え回路の一例を示す構成図である。クロック乗せ替え回路は、クロック抽出回路３００と、書き込み回路３０１と、ＦＩＦＯ３０２と、読み出し回路３０３とを有する。
【００４３】
クロック抽出回路３００は、ＰＬＬ回路などによりデータ信号Ｆから伝送クロック信号ＣＬＫｐを抽出する。書き込み回路３０１は、伝送クロック信号ＣＬＫｐに従いデータ信号ＦのデータＤＴをＦＩＦＯ３０２に書き込む。書き込み回路３０１は、伝送クロック信号ＣＬＫｐに基づいて、書き込みのタイミングを示す書き込みタイミング信号ＥＮｗと、ＦＩＦＯ３０２内の書き込み対象のアドレスＡＤｗとを生成し、データＤＴ及び伝送クロック信号ＣＬＫｐとともにＦＩＦＯ３０２に出力する。
【００４４】
読み出し回路３０３は、装置内クロック信号ＣＬＫｉに基づいて、読み出しのタイミングを示す読み出しタイミング信号ＥＮｒと、ＦＩＦＯ３０２内の読み出し対象のアドレスＡＤｒとを生成し、装置内クロック信号ＣＬＫｉとともにＦＩＦＯ３０２に出力する。これにより、ＦＩＦＯ３０２から読み出し回路３０３にデータＤＴが読み出される。読み出し回路３０３は、読み出したデータＤＴを後段の回路に出力する。
【００４５】
図６は、正常時及び異常時の書き込みタイミングと読み出しタイミングの関係を示す図である。書き込みタイミング信号ＥＮｗは、一定の周期Ｔで所定のクロック数分だけローレベルになることによりＦＩＦＯ３０２にデータＤＴの書き込みのタイミングを通知する。
【００４６】
また、読み出しタイミング信号ＥＮｒは、書き込みタイミング信号ＥＮｗと同様に、一定の周期Ｔで所定のクロック数分だけローレベルになることによりＦＩＦＯ３０２にデータＤＴの読み出しのタイミングを通知する。読み出しタイミングは、正常時、書き込みタイミングに対して半周期Ｔ／２分だけ遅延している。このため、書き込みの対象のアドレスＡＤｗと読み出し対象のアドレスＡＤｒは互いに最も離れるように制御される。
【００４７】
しかし、仮に、上述したマスタ局の不安定な供給クロック信号ＤＣＬＫの位相変動が繰り返されると、ワンダなどの他の要因の位相変動とともにスレーブ局の伝送クロック信号ＣＬＫｐの位相ずれとして蓄積される。この伝送クロック信号ＣＬＫｐが、供給クロック信号ＤＣＬＫの生成元として選択されてクロック供給装置２ｂに出力された場合、その供給クロック信号ＤＣＬＫから生成された装置内クロック信号ＣＬＫｉにも位相ずれが発生する。
【００４８】
この場合、他のマスタ局の伝送装置１ａから安定な供給クロック信号ＤＣＬＫに従って伝送されたデータ信号をクロック乗せ替え回路によりクロック乗せ替えするとき、異常時のタイミング関係に示されるように、書き込みタイミングと読み出しタイミングが接近する。つまり、伝送クロック信号ＣＬＫｐの位相変動により読み出しタイミングが変動し、読み出しタイミングと書き込みタイミングの間の半周期Ｔ／２分の時間差がなくなる。
【００４９】
このとき、データ信号の読み出しエラー（いわゆる「スリップ」）が生ずる。スリップが発生すると、ＦＩＦＯ３０２の書き込みタイミング及び読み出しタイミングが初期化されることによりデータ信号が瞬断するため、通信品質が低下する。
【００５０】
図２に示されたネットワークＮＷにおいて、例えば、マスタ局であるノード＃１の伝送装置１ａの供給クロック信号ＤＣＬＫが不安定な状態となったとき、伝送方向Ｒｂの下流側にあるノード＃２，＃３のスレーブ局の伝送装置１ｂに位相変動が伝搬する。そして、伝送装置１ｂにおいて、装置内クロック信号ＣＬＫｉの位相ずれが蓄積されると、他のマスタ局であるノード＃４からのデータ信号のクロック乗せ替え処理でスリップが発生してデータ信号が瞬断する。
【００５１】
そこで、実施例において、マスタ局の伝送装置１ａは、クロック供給装置２ａから供給クロック信号ＤＣＬＫの品質の低下を示す品質情報を取得し、その品質情報に基づきスレーブ局の伝送装置１ｂに対するクロック信号の制御情報（以下、「ＣＬＫ制御情報」）を生成する。スレーブ局の伝送装置１ｂは、ＣＬＫ制御情報に従い、装置内クロック信号ＣＬＫｉの生成元とする伝送クロック信号ＣＬＫｐを、位相変動のない他の伝送クロック信号ＣＬＫｐに変更する。
【００５２】
図７は、供給クロック信号ＤＣＬＫが不安定である場合のネットワークＮＷ内のクロック同期の一例を示す図である。本例では、ノード＃１のクロック供給装置２ａが供給する供給クロック信号ＤＣＬＫが不安定となった場合を挙げる（「不安定」参照）。
【００５３】
クロック供給装置２ａは、供給クロック信号ＤＣＬＫが不安定な状態となった場合、供給クロック信号ＤＣＬＫの品質の低下を示す品質情報を伝送装置１ａに通知する。より具体的には、クロック供給装置２ａは、ＤＰＬＬ回路２０において、リミット警報やドリフト警報が発生したとき、またはリセット処理が実行されたとき、接点出力回路２４を介して品質情報を伝送装置１ａに出力する。
【００５４】
伝送装置１ａは、品質情報を取得すると、品質情報に基づきＣＬＫ制御情報を生成する。伝送装置１ａは、ＣＬＫ制御情報をデータ信号に挿入して他の伝送装置１ａ，１ｂに送信する。
【００５５】
スレーブ局であるノード＃２，＃３の各伝送装置１ｂは、ＣＬＫ制御情報に従い、クロック供給装置２ｂに出力するクロック信号を、伝送方向Ｒｂの伝送クロック信号ＣＬＫｐから伝送方向Ｒａの伝送クロック信号ＣＬＫｐに変更する。つまり、各伝送装置１ｂは、装置内クロック信号ＣＬＫｉの同期対象を、不安定なノード＃１の供給クロック信号ＤＣＬＫから安定なノード＃３の供給クロック信号ＤＣＬＫに変更する。
【００５６】
このため、各伝送装置１ｂは、スリップの発生を防止することができ、通信品質を向上することができる。
【００５７】
ＣＬＫ制御情報は、例えば、データ信号を収容するＳＤＨフレームのＳＯＨ（Section Over Head）内の情報として生成される。
【００５８】
図８は、ＳＤＨフレームのフォーマットの一例を示す図である。ＳＤＨフレームは、各種の制御情報を含むＳＯＨと、クライアント信号を格納するペイロードを有する。ＳＯＨには、ＣＬＫ制御情報を含むＣＰＩＤ（Clock Priority ID）フレームが格納されている。
【００５９】
ＣＰＩＤフレームは、その先頭を示す１（bit）のＦＴＯＰと、クロック信号のステータスを示す１（bit）のＩＮＴと、マスタクロック信号ＭＣＬＫの優先度を示すクロック優先度＃１〜＃３を含む。クロック優先度＃１は１３（bit）のデータであり、クロック優先度＃２，＃３はそれぞれ８（bit）のデータである。なお、ＦＴＯの値は「０」（２進数）である。
【００６０】
マスタ局の伝送装置１ａは、クロック供給装置２ａから、供給クロック信号ＤＣＬＫの品質の低下を示す品質情報を取得したとき、例えばＩＮＴの値を「０」と「１」（２進数）の交番パタンとする。つまり、伝送装置１ａは、ＩＮＴの値が「０」であるＣＰＩＤフレームとＩＮＴの値が「１」であるＣＰＩＤフレームを交互に送信する。
【００６１】
スレーブ局の伝送装置１ｂは、ＣＰＩＤフレームを受信するたびにＩＮＴの値を確認し、上記の交番パタンを検出した場合、クロック供給装置２ｂに出力するクロック信号を変更する。このようにして、マスタ局の伝送装置１ａはスレーブ局の伝送装置１ｂに供給クロック信号ＤＣＬＫの不安定状態を通知する。なお、マスタ局の伝送装置１ａは、上記の交番パタンに限定されず、他のパタンにより供給クロック信号ＤＣＬＫの不安定状態を通知してもよい。
【００６２】
図９は、ＩＦユニット３の一例を示す構成図である。図９には、図２に示された伝送装置１ａ，１ｂの２つの方路にそれぞれ対応する２つのＩＦユニット３ａ，３ｂが示されている。なお、各方路のＩＦユニット３ａ，３ｂは同様の構成を備える。
【００６３】
ＩＦユニット３ａ，３ｂは、他の伝送装置１ａ，１ｂから伝送路８０，８２を介してデータ信号を受信する受信処理部３９ｒと、他の伝送装置１ａ，１ｂに伝送路８１，８３を介してデータ信号を送信する送信処理部３９ｓとを有する。受信処理部３９ｒは、光−電気変換部（Ｏ／Ｅ）３１、クロック乗せ替え部３０、フレーム同期部３２、ＳＯＨ分離部３３、及び制御情報出力部３４を有する。
【００６４】
Ｏ／Ｅ３１は、例えばフォトディテクタなどを含む光受信器であり、データ信号を光信号から電気信号に変換する。Ｏ／Ｅ３１は、電気信号に変換したデータ信号のデータＤＴをクロック乗せ替え部３０に出力する。
【００６５】
クロック乗せ替え部３０は、図５に示されたクロック乗せ替え回路を有し、クロック抽出回路３００により抽出した伝送クロック信号ＣＬＫｐをクロックユニット５に出力する。このとき、クロック抽出回路３００は、伝送路８０，８２から入力されたデータ信号から伝送クロック信号ＣＬＫｐを抽出する抽出部として機能する。なお、伝送路８０，８２は第２伝送路の一例である。
【００６６】
また、一方のＩＦユニット３ａのクロック乗せ替え部３０が抽出した伝送クロック信号ＣＬＫｐを「ＣＬＫｐ（＃０）」と表記し、他方のＩＦユニット３ｂのクロック乗せ替え部３０が抽出した伝送クロック信号ＣＬＫｐを「ＣＬＫｐ（＃１）」と表記する。クロック乗せ替え部３０は、クロックユニット５から入力された装置内クロック信号ＣＬＫｉにデータＤＴを乗せ替えてフレーム同期部３２に出力する。
【００６７】
フレーム同期部３２は、例えば論理回路により構成され、クロックユニット５から入力されたフレームパルスＦＰに従い、データＤＴのフレーム同期処理を行う。フレーム同期部３２は、フレーム同期処理を行ったデータＤＴをＳＯＨ分離部３３に出力する。
【００６８】
ＳＯＨ分離部３３は、例えば論理回路により構成され、データＤＴのＳＤＨフレームからＳＯＨを分離する。ＳＯＨ分離部３３は、分離したＳＯＨを制御情報出力部３４に出力し、ＳＯＨを除くデータＤＴをスイッチユニット４に出力する。
【００６９】
制御情報出力部３４は、例えば論理回路により構成され、ＳＯＨから、ＣＬＫ制御情報を含むＣＰＩＤフレームＣ０，Ｃ１を取り出し、クロックユニット５に出力する。なお、ＳＯＨの他の制御情報の処理に関する機能については図示を省略する。
【００７０】
送信処理部３９ｓは、電気−光変換部（Ｅ／Ｏ）３５、ＰＬＬ回路３６、ＳＯＨ挿入部３７、及びフレーム生成部３８を有する。フレーム生成部３８は、例えば論理回路により構成され、スイッチユニット４から入力されたデータＤＴから、クロックユニット５から入力されたフレームパルスＦＰに従いＳＤＨフレームを生成する。フレーム生成部３８は、生成したＳＤＨフレームをＳＯＨ挿入部３７に出力する。
【００７１】
ＳＯＨ挿入部３７は、例えば論理回路により構成され、クロックユニット５から入力されたＣＰＩＤフレームＣｓを、ＳＤＨフレームのＳＯＨに挿入する。ＳＯＨ挿入部３７は、ＣＰＩＤフレームＣｓが挿入されたＳＤＨフレームをデータ信号としてＥ／Ｏ３５に出力する。ＳＯＨ挿入部３７は、ＣＬＫ制御情報をデータ信号に挿入する挿入部として機能する。
【００７２】
ＰＬＬ回路３６は、クロックユニット５から入力された装置内クロック信号ＣＬＫｉの位相同期処理を行いＥ／Ｏ３５に出力する。
【００７３】
Ｅ／Ｏ３５は、例えば変調器及びレーザダイオードなどを含み、装置内クロック信号ＣＬＫｉに従い、データ信号を電気信号から光信号に変換して伝送路８１，８３に出力する。すなわち、Ｅ／Ｏ３５は、装置内クロック信号ＣＬＫｉに従いデータ信号を伝送路８１，８３に送信する送信部として機能する。なお、伝送路８１，８３は第１伝送路の一例である。
【００７４】
図１０は、クロックユニット５の一例を示す構成図である。クロックユニット５は、装置クロック生成部５０と、正弦波クロック生成部５１と、クロックインターフェース（クロックＩＦ）部５２と、ＰＬＬ回路５３と、８ＫＣＬＫ抽出部５４と、制御情報生成部５５，５６と、監視制御インターフェース（監視制御ＩＦ）部５７とを有する。
【００７５】
クロックＩＦ部５２は、例えば論理回路により構成され、クロック供給装置２ａ，２ｂから供給クロック信号ＤＣＬＫを受信する。クロックＩＦ部５２は、供給クロック信号ＤＣＬＫをＰＬＬ回路５３に出力する。ＰＬＬ回路５３は、供給クロック信号ＤＣＬＫの位相同期処理を行い、所定のクロック成分を抽出して抽出クロック信号ＣＬＫｓとして装置クロック生成部５０に出力する。
【００７６】
８ＫＣＬＫ抽出部５４は、例えば論理回路により構成され、供給クロック信号ＤＣＬＫ（６４（KHz）＋８（KHz））から８（KHz）のクロック信号を抽出し、制御情報生成部５５に出力する。制御情報生成部５５は、例えば論理回路により構成され、監視制御ＩＦ部５７の制御に従い、８（KHz）の周期でＣＰＩＤフレームＣｉを生成して装置クロック生成部５０に出力する。
【００７７】
装置クロック生成部５０は装置内クロック信号ＣＬＫｉ及びデータ信号のフレームパルスＦＰを生成する。装置クロック生成部５０は、クロック（ＣＬＫ）パスセレクタ５００、ＰＬＬ回路５０１、制御情報受信部５０２、同期信号選択部５０３、フレームパルス（ＦＰ）生成部５０４、クロック（ＣＬＫ）パス指示部５０５、及びレジスタ記憶部５０６を有する。
【００７８】
制御情報受信部５０２は、例えば論理回路により構成され、制御情報生成部５５からのＣＰＩＤフレームＣｉ、及びＩＦユニット３ａ，３ｂの各制御情報出力部３４からのＣＰＩＤフレームＣ０，Ｃ１を受信する。制御情報受信部５０２は、ＣＰＩＤフレームＣｉ，Ｃ０，Ｃ１を同期信号選択部５０３及びＣＬＫパス指示部５０５に出力する。
【００７９】
ＣＬＫパス指示部５０５は、例えば論理回路により構成され、ＣＰＩＤフレームＣｉ，Ｃ０，Ｃ１を調停し、装置内クロック信号ＣＬＫｉのクロックパスを選択する。より具体的には、ＣＬＫパス指示部５０５は、ＣＰＩＤフレームＣｉ，Ｃ０，Ｃ１のＣＬＫ制御情報に基づきクロックパスの選択を同期信号選択部５０３及びＣＬＫパスセレクタ５００に指示する。また、ＣＬＫパス指示部５０５は、調停後のＣＰＩＤフレームＣｉ，Ｃ０，Ｃ１のＣＬＫ制御情報Ａ２を制御情報生成部５６に出力する。
【００８０】
同期信号選択部５０３は、例えば論理回路により構成され、ＣＬＫパス指示部５０５の指示に従いＣＰＩＤフレームＣｉ，Ｃ０，Ｃ１の何れかのＦＴＯＰを選択する。同期信号選択部５０３は、選択したＦＴＯＰをＦＰ生成部５０４に出力する。
【００８１】
また、ＣＬＫパスセレクタ５００は、例えば論理回路により構成され、ＣＬＫパス指示部５０５の指示に従い抽出クロック信号ＣＬＫｓ及び伝送クロック信号ＣＬＫｐ（＃０），ＣＬＫｐ（＃１）の何れかを選択してＰＬＬ回路５０１に出力する。ＰＬＬ回路５０１は、選択された抽出クロック信号ＣＬＫｓまたは伝送クロック信号ＣＬＫｐ（＃０），ＣＬＫｐ（＃１）の位相同期処理を行い、装置内クロック信号ＣＬＫｉとして各ＩＦユニット３ａ，３ｂ、スイッチユニット４、及び監視制御ユニット６に分配する。
【００８２】
ＣＬＫパスセレクタ５００は、通常、抽出クロック信号ＣＬＫｓを選択してＰＬＬ回路５０１に出力し、ＰＬＬ回路５０１は抽出クロック信号ＣＬＫｓから装置内クロック信号ＣＬＫｉを生成する。すなわち、ＰＬＬ回路５０１は、クロック供給装置２ａ，２ｂから供給された供給クロック信号ＤＣＬＫから装置内クロック信号ＣＬＫｉを生成するクロック生成部として機能する。
【００８３】
装置内クロック信号ＣＬＫｉはＦＰ生成部５０４にも入力される。ＦＰ生成部５０４は、例えば論理回路により構成され、パルス生成部の一例として、装置内クロック信号ＣＬＫｉからデータ信号のフレームパルスＦＰを生成する。ＦＰ生成部５０４は、レジスタ記憶部５０６に記憶された設定レジスタの値に応じて局内位相同期モード及び周波数同期モードの一方の動作モードでフレームパルスＦＰを生成する。ＦＰ生成部５０４は、フレームパルスＦＰを各ＩＦユニット３ａ，３ｂに分配する。
【００８４】
局内位相同期モードは、第１モードの一例であり、フレームパルスＦＰと供給クロック信号ＤＣＬＫの間で位相を同期させる動作設定である。周波数同期モードは、第２モードの一例であり、フレームパルスＦＰと供給クロック信号ＤＣＬＫの間で位相を同期させない動作設定である。レジスタ記憶部５０６は、例えば不揮発性メモリであり、監視制御ユニット６から設定レジスタを設定される。レジスタ記憶部５０６は、ＦＰ生成部５０４の動作モードを局内位相同期モードと周波数同期モードの間で切り替える設定部として機能する。
【００８５】
図１１は、局内位相同期モード及び周波数同期モードにおける供給クロック信号ＤＣＬＫとフレームパルスＦＰの一例を示す図である。局内位相同期モードは、局内の伝送装置１ａ，１ｂと他装置の８（KHz）のクロック信号の位相を統一する場合に用いられる。局内位相同期モードにおいて、ＦＰ生成部５０４は、局内の８（KHz）のクロック信号に位相同期したＦＴＯＰに基づいて、供給クロック信号ＤＣＬＫの位相φｏに同期したフレームパルスＦＰを生成する。
【００８６】
一方、周波数同期モードは、局内の伝送装置１ａ，１ｂと他装置の８（KHz）のクロック信号の位相を統一する必要がない場合に用いられる。周波数同期モードにおいて、ＦＰ生成部５０４は、ＦＴＯＰとは無関係にフレームパルスＦＰを生成するため、フレームパルスＦＰは、供給クロック信号ＤＣＬＫの８（KHz）の成分に周波数同期はするが、位相同期はしていない。なお、図７に示された動作は、後述するように、局内位相同期モードでのみ実行される。
【００８７】
正弦波クロック生成部５１は、クロック供給装置２ａ，２ｂに出力する正弦波クロック信号ＳＣＬＫ’を選択する。マスタ局のクロック供給装置２ａは、マスタクロック信号ＭＣＬＫから得た正弦波クロック信号ＳＣＬＫにより供給クロック信号ＤＣＬＫを生成するため、正弦波クロック生成部５１の正弦波クロック信号ＳＣＬＫ’を用いない。
【００８８】
正弦波クロック信号ＳＣＬＫ’は、ＣＬＫパスセレクタ５１０、分周回路２１１、ＰＬＬ回路５１２、正弦波変換部５１３、制御情報受信部５１４、及びＣＬＫパス指示部５１５を有する。制御情報受信部５１４は、例えば論理回路により構成され、制御情報生成部５５からのＣＰＩＤフレームＣｉ、及びＩＦユニット３ａ，３ｂの各制御情報出力部３４からのＣＰＩＤフレームＣ０，Ｃ１を受信する。制御情報受信部５１４は、ＣＰＩＤフレームＣｉ，Ｃ０，Ｃ１をＣＬＫパス指示部５１５に出力する。
【００８９】
ＣＬＫパス指示部５１５は、例えば論理回路により構成され、ＣＰＩＤフレームＣｉ，Ｃ０，Ｃ１を調停し、正弦波クロック信号ＳＣＬＫ’のクロックパスを選択する。より具体的には、ＣＬＫパス指示部５１５は、ＣＰＩＤフレームＣｉ，Ｃ０，Ｃ１のＣＬＫ制御情報に基づきクロックパスの選択をＣＬＫパスセレクタ５１０に指示する。また、ＣＬＫパス指示部５１５は、調停後のＣＰＩＤフレームＣｉ，Ｃ０，Ｃ１のＣＬＫ制御情報Ａ１を制御情報生成部５６に出力する。
【００９０】
ＣＬＫパスセレクタ５１０は、例えば論理回路により構成され、ＣＬＫパス指示部５１５の指示に従い抽出クロック信号ＣＬＫｓ及び伝送クロック信号ＣＬＫｐ（＃０），ＣＬＫｐ（＃１）の何れかを選択して分周回路５１１に出力する。分周回路５１１は、ＣＬＫパスセレクタ５１０から入力されたクロック信号を分周しＰＬＬ回路５１２に出力する。
【００９１】
ＰＬＬ回路５１２は、分周回路５１１から入力されたクロック信号の位相同期処理を行い、正弦波変換部５１３に出力する。正弦波変換部５１３は、例えば論理回路により構成され、ＰＬＬ回路５１２から入力されたクロック信号を正弦波クロック信号ＳＣＬＫ’に変換してクロック供給装置２ａ，２ｂに出力する。スレーブ局のクロック供給装置２ｂは、正弦波クロック信号ＳＣＬＫ’から供給クロック信号ＤＣＬＫを生成して伝送装置１ｂに供給する。
【００９２】
スレーブ局の伝送装置１ｂにおいて、ＣＬＫパス指示部５１５は、ＩＦユニット３ａ，３ｂの各伝送クロック信号ＣＬＫｐ（＃０），ＣＬＫｐ（＃１）から装置内クロック信号ＣＬＫｉを選択する選択部として機能する。より具体的には、ＣＬＫパス指示部５１５は、装置内クロック信号ＣＬＫｉの生成元となる正弦波クロック信号ＳＣＬＫ’を伝送クロック信号ＣＬＫｐ（＃０），ＣＬＫｐ（＃１）から選択する。
【００９３】
ＣＬＫパス指示部５１５は、装置内クロック信号ＣＬＫｉの抽出元のデータ信号に挿入されたＣＰＩＤフレームのＣＬＫ制御情報に従い装置内クロック信号ＣＬＫｉの選択を変更する。例えば、ＣＬＫパスセレクタ５１０においてＩＦユニット３ｂの伝送クロック信号ＣＬＫｐ（＃１）が選択されている場合、ＣＬＫパス指示部５１５は、ＩＦユニット３ｂからのＣＰＩＤフレームＣ１のＣＬＫ制御情報に従い、正弦波クロック信号ＳＣＬＫ’を他方のＩＦユニット３ａの伝送クロック信号ＣＬＫｐ（＃０）に変更する。なお、本動作の詳細については後述する。
【００９４】
監視制御ＩＦ部５７は、例えばメモリや論理回路により構成され、監視制御ユニット６との通信を処理する。マスタ局の伝送装置１ａにおいて、監視制御ＩＦ部５７は、クロック供給装置２ａから、供給クロック信号ＤＣＬＫの品質の低下を示す品質情報を取得する取得部として機能する。
【００９５】
より具体的には、監視制御ＩＦ部５７は、監視制御ユニット６から書き込み可能な複数のレジスタを有し、レジスタを介して供給クロック信号ＤＣＬＫの品質情報を取得する。なお、監視制御ユニット６は、上述したように接点入力ユニット７を介したクロック供給装置２ａからの接点入力により供給クロック信号ＤＣＬＫの品質の低下を検出する。
【００９６】
監視制御ＩＦ部５７は、監視制御ユニット６が書き込んだレジスタに応じて制御情報生成部５５，５６を制御する。監視制御ユニット６は、自装置の動作モードが局内位相同期モードまたは周波数同期モードの何れであるかに基づき、品質情報を異なるレジスタに書き込む。
【００９７】
これにより、局内位相同期モードの場合、制御情報生成部５６が、品質情報に基づくＣＬＫ制御情報のＣＰＩＤフレームＣｓを生成し、周波数同期モードの場合、制御情報生成部５５が、品質情報に基づくＣＬＫ制御情報のＣＰＩＤフレームＣｉを生成する。なお、制御情報生成部５６は情報生成部の一例である。
【００９８】
制御情報生成部５６は、品質情報に基づきＣＬＫ制御情報のＣＰＩＤフレームＣｓを生成して各ＩＦユニット３ａ，３ｂのＳＯＨ挿入部３７に出力する。このため、ＣＬＫ制御情報はデータ信号に挿入され、スレーブ局の伝送装置１ｂに送信される。
【００９９】
また、制御情報生成部５５は、品質情報に基づきＣＬＫ制御情報のＣＰＩＤフレームＣｓを生成してＣＬＫパス指示部５０５に出力する。ＣＬＫパス指示部５０５は、ＣＬＫ制御情報に従い、ＣＬＫパスセレクタ５００のクロックパスを抽出クロック信号ＣＬＫｓから伝送クロック信号ＣＬＫｐ（＃０），ＣＬＫｐ（＃１）に変更する。つまり、ＣＬＫパス指示部５０５は、周波数同期モードの場合、監視制御ＩＦ部５７が品質情報を取得したとき、装置内クロック信号ＣＬＫｉの生成元を供給クロック信号ＤＣＬＫから伝送クロック信号ＣＬＫｐ（＃０），ＣＬＫｐ（＃１）に切り替える切り替え部として機能する。
【０１００】
このため、ＰＬＬ回路５０１は、供給クロック信号ＤＣＬＫの品質が低下したとき、周波数同期モードでは、局内位相同期モードとは異なり、供給クロック信号ＤＣＬＫではなく、伝送クロック信号ＣＬＫｐ（＃０），ＣＬＫｐ（＃１）から装置内クロック信号ＣＬＫｉを生成する。
【０１０１】
これにより、装置内クロック信号ＣＬＫｉは、供給クロック信号ＤＣＬＫではなく伝送クロック信号ＣＬＫｐ（＃０），ＣＬＫｐ（＃１）に従う。このため、各ＩＦユニット３ａ，３ｂのＥ／Ｏ３５は、伝送クロック信号ＣＬＫｐ（＃０），ＣＬＫｐ（＃１）に従いデータ信号を送信することになる。このため、マスタ局の伝送装置１ａからスレーブ局の伝送装置１ｂに対する供給クロック信号ＤＣＬＫの位相変動の伝搬が防止される。
【０１０２】
次に、局内位相同期モードにおけるマスタ局の伝送装置１ａ及びスレーブ局の伝送装置１ｂの各動作を述べる。
【０１０３】
図１２は、局内位相同期モードにおけるマスタ局の伝送装置１ａのクロックユニット５の動作の一例を示す図である。図１２に示された各構成は、図１０に示されたものと共通する。
【０１０４】
ＣＬＫパス指示部５０５は、ＣＬＫパスセレクタ５００に対し抽出クロック信号ＣＬＫｓを装置内クロック信号ＣＬＫｉとして選択させる（点線参照）。このため、ＩＦユニット３ａ，３ｂは、供給クロック信号ＤＣＬＫに従いデータ信号の送信及び受信を行う。
【０１０５】
クロック供給装置２ａは、リミット警報やドリフト警報の発生、またはＤＰＬＬ回路２０のリセットの発生を、供給クロック信号ＤＣＬＫの品質情報として接点出力回路２４の接点出力により伝送装置１ａに通知する。伝送装置１ａにおいて、接点入力ユニット７は、クロック供給装置２ａからの接点入力を検出して監視制御ユニット６にその内容を通知する。
【０１０６】
監視制御ユニット６は、符号Ｒ１０で示されるように、クロックユニット５の監視制御ＩＦ部５７に供給クロック信号ＤＣＬＫの品質情報を通知し、監視制御ＩＦ部５７は、監視制御ユニット６から取得した品質情報を制御情報生成部５６に通知する。制御情報生成部５６は、品質情報に基づくＣＬＫ制御情報を含むＣＰＩＤフレームＣｓを生成して各ＩＦユニット３ａ，３ｂに出力する。
【０１０７】
供給クロック信号ＤＣＬＫの不安定な状態は、時間の経過とともにその位相変動量が減少することにより収束する。このため、制御情報生成部５６は、品質情報に基づくＣＬＫ制御情報を含むＣＰＩＤフレームＣｓを所定時間（例えば３０（分））だけ生成する。このため、スレーブ局の伝送装置１ｂは、その所定時間の経過後、品質情報に基づくＣＬＫ制御情報を受信しなくなるので、ＣＬＫパスセレクタ５１０における伝送クロック信号ＣＬＫｐ（＃０）、ＣＬＫｐ（＃１）の選択を元に戻すことができる。
【０１０８】
図１３は、局内位相同期モードにおけるマスタ局のＩＦユニット３ａ，３ｂの動作の一例を示す図である。図１３に示された各構成は、図９に示されたものと共通する。
【０１０９】
各ＩＦユニット３ａ，３ｂのＳＯＨ挿入部３７は、符号Ｒ１２，Ｒ１３で示されるように、制御情報生成部５６から入力されたＣＰＩＤフレームＣｓをＳＯＨに収容してＳＤＨフレームに挿入する。つまり、ＳＯＨ挿入部３７は、ＣＬＫ制御情報をデータ信号に挿入する。
【０１１０】
各ＩＦユニット３ａ，３ｂのＥ／Ｏ３５は、符号Ｒ１４，Ｒ１５で示されるように、装置内クロック信号ＣＬＫｉに従いＣＰＩＤフレームＣｓが挿入されたデータ信号を伝送路８１，８３に送信する。これにより、スレーブ局の伝送装置１ｂは、マスタ局の伝送装置１ａからＣＬＫ制御情報を受信することができる。例えば、図２に示されたノード＃１の伝送装置１ａから送信されたＣＬＫ制御情報は、ノード＃２，＃３，＃８の各伝送装置１ｂにおいて受信される。
【０１１１】
このため、スレーブ局の伝送装置１ｂは、ＣＬＫ制御情報に従い装置内クロック信号ＣＬＫｉの生成元の伝送クロック信号ＣＬＫｐを変更することができる。
【０１１２】
図１４は、局内位相同期モードにおけるスレーブ局の伝送装置１ｂのＩＦユニット３ａ，３ｂの動作の一例を示す図である。図１４に示された各構成は、図９に示されたものと共通する。また、図２に示されたノード＃２の伝送装置１ｂの場合、ＩＦユニット３ａはノード＃３の伝送装置１ｂ側の方路に対応し、ＩＦユニット３ｂはノード＃１の伝送装置１ａ側の方路に対応する。
【０１１３】
ＩＦユニット３ｂにおいて、マスタ局の伝送装置１ａから送信されたＣＰＩＤフレームは、符号Ｒ２０で示される経路を経由してクロックユニット５に出力される。ＳＯＨ分離部３３は、ＳＤＨフレームからＳＯＨを分離して制御情報出力部３４に出力する。制御情報出力部３４は、ＳＯＨからＣＰＩＤフレームＣ１を取り出してクロックユニット５に出力する。
【０１１４】
図１５は、局内位相同期モードにおけるスレーブ局の伝送装置１ｂのクロックユニット５の動作の一例を示す図である。図１５に示された各構成は、図１０に示されたものと共通する。
【０１１５】
ＣＬＫパス指示部５０５は、ＣＬＫパスセレクタ５００に対し抽出クロック信号ＣＬＫｓを装置内クロック信号ＣＬＫｉとして選択させる（点線参照）。このため、ＩＦユニット３ａ，３ｂは、供給クロック信号ＤＣＬＫに従いデータ信号の送信及び受信を行う。
【０１１６】
また、ＣＬＫパス指示部５０５は、ＩＦユニット３ｂからＣＰＩＤフレームＣ１を受信する前、ＣＬＫパスセレクタ５１０に対しＩＦユニット３ｂの伝送クロック信号ＣＬＫｐ（＃１）を正弦波クロック信号ＳＣＬＫ’として選択させる（点線参照）。このため、クロック供給装置２ｂは、ＩＦユニット３ｂの伝送クロック信号ＣＬＫｐ（＃１）に従い供給クロック信号ＤＣＬＫを生成して伝送装置１ｂに供給する。したがって、ＩＦユニット３ａ，３ｂは、伝送クロック信号ＣＬＫｐ（＃１）に基づく供給クロック信号ＤＣＬＫに従いデータ信号の送信及び受信を行う。
【０１１７】
図２のノード＃１のクロック供給装置２ａにおいて、供給クロック信号ＤＣＬＫの品質が低下すると、供給クロック信号ＤＣＬＫの位相変動が、伝送クロック信号ＣＬＫｐ（＃１）を介してノード＃２の伝送装置１ｂに伝搬する。このとき、ノード＃１の伝送装置１ａは、供給クロック信号ＤＣＬＫの品質情報に基づくＣＬＫ制御情報をノード＃２の伝送装置１ｂに送信する。
【０１１８】
ＣＬＫ制御情報を含むＣＰＩＤフレームＣ１は、ＩＦユニット３ｂからクロックユニット５に入力される。ＣＰＩＤフレームＣ１は、符号Ｒ２１で示されるように、ＣＬＫパス指示部５１５に入力される。
【０１１９】
ＣＬＫパス指示部５１５は、ＣＰＩＤフレームＣ１のＣＬＫ制御情報に従い、ＣＬＫパスセレクタ５１０における伝送クロック信号ＣＬＫｐの選択を変更する。より具体的には、ＣＬＫパス指示部５１５は、ＣＬＫパスセレクタ５１０に対しＩＦユニット３ａの伝送クロック信号ＣＬＫｐ（＃２）を正弦波クロック信号ＳＣＬＫ’として選択させる（点線参照）。
【０１２０】
このため、装置内クロック信号ＣＬＫｉの生成元が、ＩＦユニット３ｂの伝送クロック信号ＣＬＫｐ（＃１）からＩＦユニット３ａの伝送クロック信号ＣＬＫｐ（＃０）に変更される。ＩＦユニット３ａの伝送クロック信号ＣＬＫｐ（＃０）は、ノード＃４のクロック供給装置２ａの供給クロック信号ＤＣＬＫに基づくものであり、安定しているため、ＩＦユニット３ａ，３ｂは、クロック乗せ替え部３０でスリップを発生させることなく、データ信号を送受信することができる。
【０１２１】
このように、ＣＬＫパス指示部５１５は、伝送クロック信号ＣＬＫｐ（＃０），ＣＬＫｐ（＃１）から装置内クロック信号ＣＬＫｉを選択し、装置内クロック信号ＣＬＫｉの抽出元のデータ信号に挿入されたＣＬＫ制御情報に従い装置内クロック信号ＣＬＫｉの選択を変更する。これにより、伝送装置１ａ，１ｂは通信品質を向上することができる。
【０１２２】
一方、周波数同期モードでは、マスタ局の伝送装置１ａは、自装置の装置内クロック信号ＣＬＫｉの生成元を、供給クロック信号ＤＣＬＫから伝送クロック信号ＣＬＫｐ（＃０），ＣＬＫｐ（＃１）に変更する。
【０１２３】
図１６は、周波数同期モードにおけるマスタ局の伝送装置１ａのクロックユニットの動作の一例を示す図である。図１６に示された各構成は、図１０に示されたものと共通する。
【０１２４】
監視制御ユニット６は、符号Ｒ３０で示されるように、クロックユニット５の監視制御ＩＦ部５７に供給クロック信号ＤＣＬＫの品質情報を通知する。監視制御ＩＦ部５７は、符号Ｒ３１で示されるように、監視制御ユニット６から取得した品質情報を制御情報生成部５５に通知する。制御情報生成部５５は、品質情報に基づくＣＬＫ制御情報を含むＣＰＩＤフレームＣｉを生成して、符号Ｒ３２で示されるように、ＣＬＫパス指示部５０５に出力する。なお、制御情報生成部５５は、制御情報生成部５６と同様に、品質情報に基づくＣＬＫ制御情報を含むＣＰＩＤフレームＣｓを所定時間（例えば３０（分））だけ生成する。
【０１２５】
ＣＬＫパス指示部５０５は、ＣＬＫ制御情報に従い、符号Ｒ３０で示されるように、ＣＬＫパスセレクタ５００に対し選択の変更を指示する。ＣＬＫパスセレクタ５００は、ＣＬＫパス指示部５０５の指示に従い、装置内クロック信号ＣＬＫｉのクロックパス（生成元）を抽出クロック信号ＣＬＫｓから伝送クロック信号ＣＬＫｐ（＃０）に変更する（矢印参照）。これにより、ＰＬＬ回路５０１は、装置内クロック信号ＣＬＫｉの生成元が抽出クロック信号ＣＬＫｓから伝送クロック信号ＣＬＫｐ（＃０）に変更される。
【０１２６】
このように、ＣＬＫパス指示部５０５は、装置内クロック信号ＣＬＫｉの生成元を供給クロック信号ＤＣＬＫから伝送クロック信号ＣＬＫｐ（＃０）に切り替える。このため、ＩＦユニット３ａ，３ｂは、不安定な供給クロック信号ＤＣＬＫではなく、安定な伝送クロック信号ＣＬＫｐ（＃０）から生成された装置内クロック信号ＣＬＫｉに従いデータ信号を送受信することができる。
【０１２７】
したがって、マスタ局の伝送装置１ａは、スレーブ局の伝送装置１ｂに供給クロック信号ＤＣＬＫの位相変動を伝搬させることがない。よって、伝送装置１ａは通信品質を向上することができる。
【０１２８】
周波数同期モードにおいて、マスタ局の伝送装置１ａは、自装置の装置内クロック信号ＣＬＫｉを安定させることができるため、スレーブ局の伝送装置１ｂにＣＬＫ制御情報を送信しない。つまり、制御情報生成部５６は、局内位相同期モードではＣＬＫ制御情報を生成するが、周波数同期モードではＣＬＫ制御情報を生成しない。このため、伝送装置１ａは、周波数同期モードではＣＬＫ制御情報を生成する処理を省くことができる。
【０１２９】
上述した装置内クロック信号ＣＬＫｉの生成元の切り替えは、局内位相同期モードでは行われない。その理由を以下に述べる。
【０１３０】
上述したように、制御情報生成部５５は、所定時間の経過後、品質情報に基づくＣＬＫ制御情報の生成を停止する。ＣＬＫ制御情報の生成が停止されると、ＣＬＫパス指示部５０５は、装置内クロック信号ＣＬＫｉの生成元を伝送クロック信号ＣＬＫｐ（＃０）から供給クロック信号ＤＣＬＫに戻す。このとき、ＦＰ生成部５０４は、フレームパルスＦＰの位相を供給クロック信号ＤＣＬＫに再同期させるため、フレームパルスＦＰの位相が瞬間的に変動してデータ信号にエラーが生ずる。
【０１３１】
図１７は、局内位相同期モードにおけるフレームパルスＦＰの供給クロック信号ＤＣＬＫに対する再同期の様子を示す図である。
【０１３２】
符号Ｇ１は、装置内クロック信号ＣＬＫｉの生成元が供給クロック信号ＤＣＬＫから伝送クロック信号ＣＬＫｐ（＃０）に切り替えられたときのフレームパルスＦＰと供給クロック信号ＤＣＬＫの位相関係を示す。切り替え時、フレームパルスＦＰの位相の再同期処理は行われないため、フレームパルスＦＰの位相は安定している。
【０１３３】
符号Ｇ２は、供給クロック信号ＤＣＬＫの位相変動量が増加したときのフレームパルスＦＰと供給クロック信号ＤＣＬＫの位相関係を示す。このとき、装置内クロック信号ＣＬＫｉの生成元は伝送クロック信号ＣＬＫｐ（＃０）であるため、装置内クロック信号ＣＬＫｉは供給クロック信号ＤＣＬＫの位相変動の影響を受けない。
【０１３４】
符号Ｇ３は、所定時間の経過後、装置内クロック信号ＣＬＫｉの生成元が伝送クロック信号ＣＬＫｐ（＃０）から供給クロック信号ＤＣＬＫに戻されたときのフレームパルスＦＰと供給クロック信号ＤＣＬＫの位相関係を示す。このとき、供給クロック信号ＤＣＬＫの位相は、符号Ｇ１の示す状態での位相からΔφだけずれている。
【０１３５】
符号Ｇ４は、フレームパルスＦＰが供給クロック信号ＤＣＬＫに対して再同期したときのフレームパルスＦＰと供給クロック信号ＤＣＬＫの位相関係を示す。フレームパルスＦＰは、供給クロック信号ＤＣＬＫに対し、符号Ｇ１が示す状態と同様の位相関係となるため、符号Ｘで示されるように位相が調整される。このため、装置内クロック信号ＣＬＫｉは、フレームパルスＦＰの位相変化の影響を受ける。
【０１３６】
このように、図１６を参照して述べたクロック制御方法は、局内位相同期モードにおいて実行した場合、データ信号にエラーが生ずるため、周波数同期モードのみにおいて実行される。
【０１３７】
図１８は、マスタ局の伝送装置１ａにおけるクロック制御方法の一例を示す図である。伝送装置１ａは、クロックユニット５により供給クロック信号ＤＣＬＫから装置内クロック信号ＣＬＫｉを生成する（ステップＳｔ１）。次に、伝送装置１ａは、ＩＦユニット３ａ，３ｂにより装置内クロック信号ＣＬＫｉに従い伝送路８１，８３にデータ信号を送信する（ステップＳｔ２）。
【０１３８】
次に、伝送装置１ａは、クロックユニット５のクロック供給装置２ａからの品質情報の取得の有無を判定する（ステップＳｔ３）。伝送装置１ａは、品質情報が取得されていない場合（ステップＳｔ３のＮｏ）、処理を終了する。伝送装置１ａは、品質情報が取得されている場合（ステップＳｔ３のＹｅｓ）、レジスタ記憶部５０６の設定レジスタからＦＰ生成部５０４の動作設定が局内位相同期モードと周波数同期モードの何れであるかを判定する（ステップＳｔ４）。
【０１３９】
伝送装置１ａは、動作設定が局内位相同期モードである場合（ステップＳｔ４のＹｅｓ）、制御情報生成部５６によりＣＬＫ制御情報を生成する（ステップＳｔ５）。次に、伝送装置１ａは、ＳＯＨ挿入部３７によりＣＬＫ制御情報を送信対象のデータ信号に挿入する（ステップＳｔ６）。
【０１４０】
次に、伝送装置１ａは、制御情報生成部５６のタイマをスタートさせる（ステップＳｔ７）。次に、伝送装置１ａは、そのタイマ値が所定時間Ｋに達したか否か（つまりタイマ値≧Ｋの成否）を判定する（ステップＳｔ８）。伝送装置１ａは、タイマ値が所定時間Ｋに達していない場合（ステップＳｔ８のＮｏ）、ステップＳｔ５の処理を再び実行する。
【０１４１】
また、伝送装置１ａは、タイマ値が所定時間Ｋに達した場合（ステップＳｔ８のＹｅｓ）、制御情報生成部５６におけるＣＬＫ制御情報の生成を停止する（ステップＳｔ９）。
【０１４２】
また、伝送装置１ａは、動作設定が周波数同期モードである場合（ステップＳｔ４のＮｏ）、制御情報生成部５５によりＣＬＫ制御情報を生成する（ステップＳｔ１０）。次に、伝送装置１ａは、ＣＬＫパス指示部５０５により装置内クロック信号ＣＬＫｉの生成元を供給クロック信号ＤＣＬＫから伝送クロック信号ＣＬＫｐ（＃０）に切り替える（ステップＳｔ１１）。
【０１４３】
次に、伝送装置１ａは、制御情報生成部５５のタイマをスタートさせる（ステップＳｔ１２）。次に、伝送装置１ａは、そのタイマ値が所定時間Ｋに達したか否か（つまりタイマ値≧Ｋの成否）を判定する（ステップＳｔ１３）。伝送装置１ａは、タイマ値が所定時間Ｋに達していない場合（ステップＳｔ１３のＮｏ）、ステップＳｔ１０の処理を再び実行する。
【０１４４】
また、伝送装置１ａは、タイマ値が所定時間Ｋに達した場合（ステップＳｔ１３のＹｅｓ）、制御情報生成部５５におけるＣＬＫ制御情報の生成を停止する（ステップＳｔ１４）。これにより、装置内クロック信号ＣＬＫｉの生成元が伝送クロック信号ＣＬＫｐ（＃０）から供給クロック信号ＤＣＬＫに戻される。このようにして、マスタ局の伝送装置１ａはクロック制御方法を実行する。
【０１４５】
図１９は、スレーブ局の伝送装置１ｂにおけるクロック制御方法の一例を示す図である。伝送装置１ｂは、ＩＦユニット３ａ，３ｂにより伝送路８０，８２から入力されたデータ信号から伝送クロック信号ＣＬＫｐ（＃０），ＣＬＫｐ（＃１）を抽出する（ステップＳｔ２１）。
【０１４６】
次に、伝送装置１ｂは、ＣＬＫパス指示部５１５により伝送クロック信号ＣＬＫｐ（＃０），ＣＬＫｐ（＃１）から正弦波クロック信号ＳＣＬＫ’を選択する（ステップＳｔ２２）。次に、伝送装置１ｂは、ＰＬＬ回路５０１により、正弦波クロック信号ＳＣＬＫ’に基づく抽出クロック信号ＣＬＫｓから装置内クロック信号ＣＬＫｉを生成する（ステップＳｔ２３）。
【０１４７】
次に、伝送装置１ｂは、ＩＦユニット３ａ，３ｂにより装置内クロック信号ＣＬＫｉに従い伝送路８１，８３にデータ信号を送信する（ステップＳｔ２４）。次に、伝送装置１ｂは、制御情報受信部５１４により、マスタ局の伝送装置１ａからのＣＬＫ制御情報の受信の有無を判定する（ステップＳｔ２５）。つまり、伝送装置１ｂは、伝送クロック信号ＣＬＫｐ（＃０），ＣＬＫｐ（＃１）のうち、正弦波クロック信号ＳＣＬＫ’として選択中の伝送クロック信号ＣＬＫｐの抽出元のデータ信号に挿入されたＣＬＫ制御情報の有無を判定する。伝送装置１ｂは、ＣＬＫ制御情報が受信されていない場合（ステップＳｔ２５のＮｏ）、処理を終了する。
【０１４８】
また、伝送装置１ｂは、ＣＬＫ制御情報が受信されている場合（ステップＳｔ２５のＹｅｓ）、正弦波クロック信号ＳＣＬＫ’の選択を変更する（ステップＳｔ２６）。これにより、装置内クロック信号ＣＬＫｉが、最初に選択した伝送クロック信号ＣＬＫｐとは異なる他の伝送クロック信号ＣＬＫｐに基づき生成される。これにより、装置内クロック信号ＣＬＫｉの生成元とする伝送クロック信号ＣＬＫｐが変更される。このようにして、スレーブ局の伝送装置１ｂはクロック制御方法を実行する。
【０１４９】
上記の実施例において、マスタ局の伝送装置１ａは、クロック供給装置２ａから供給クロック信号ＤＣＬＫの供給を受けたが、これに限定されない。伝送装置１ａは、クロック供給装置２ａと同様の機能を備えるクロック供給ユニットを有し、クロック供給ユニットにより供給クロック信号ＤＣＬＫを生成してもよい。
【０１５０】
図２０は、伝送装置１ａの他例を示す構成図である。図２０において、図４と共通する構成については同一の符号を付し、その説明を省略する。
【０１５１】
伝送装置１ａは、複数のＩＦユニット３と、スイッチユニット４と、クロックユニット５と、監視制御ユニット６と、クロック供給ユニット７ａとを有する。クロック供給ユニット７ａは、クロック供給装置２ａと同様の機能を有し、供給クロック信号ＤＣＬＫを生成してクロックユニット５に供給する。クロックユニット５は、供給クロック信号ＤＣＬＫから装置内クロック信号ＣＬＫｉを生成して、ＩＦユニット３、スイッチユニット４、及び監視制御ユニット６に分配する。
【０１５２】
クロック供給ユニット７ａは、例えば、複数の電気部品が実装された回路基板により構成され、伝送装置１ａの筐体に設けられたスロットに実装される。クロック供給ユニット７ａは、伝送装置１ａ，１ｂ内に設けられた配線基板と電気コネクタなどを介して接続され、配線基板を介してクロックユニット５及び監視制御ユニット６との間で信号を入出力する。
【０１５３】
このため、本例において、監視制御ユニット６は、接点入力ユニット７を介さずにクロック供給ユニット７ａから供給クロック信号ＤＣＬＫの品質情報を取得することができる。クロック供給ユニット７ａは、例えば、クロックユニット５と同様の監視制御ＩＦ部７０を有し、リミット警報やドリフト警報の発生時またはＤＰＬＬ回路２０のリセットの発生時、監視制御ＩＦ部７０のレジスタにより監視制御ユニット６に品質情報を通知する。これにより、伝送装置１ａは、上述した内容と同様の作用効果を奏する。
【０１５４】
上述した実施形態は本発明の好適な実施の例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。
【０１５５】
なお、以上の説明に関して更に以下の付記を開示する。
（付記１）  クロック供給装置から供給された供給クロック信号から基準クロック信号を生成するクロック生成部と、
前記基準クロック信号に従いデータ信号を第１伝送路に送信する送信部と、
前記クロック供給装置から、前記供給クロック信号の品質の低下を示す品質情報を取得する取得部と、
前記品質情報に基づく制御情報を生成する情報生成部と、
前記制御情報を前記データ信号に挿入する挿入部とを有することを特徴とする伝送装置。
（付記２）  前記基準クロック信号から前記データ信号のフレームパルスを生成するパルス生成部と、
前記パルス生成部の動作設定を、前記フレームパルスと前記供給クロック信号の間で位相を同期させる第１モードと、前記フレームパルスと前記供給クロック信号の間で位相を同期させない第２モードの間で切り替える設定部と、
第２伝送路から入力されたデータ信号から伝送クロック信号を抽出する抽出部と、
前記パルス生成部の動作設定が前記第２モードである場合、前記取得部が前記品質情報を取得したとき、前記クロック生成部の前記基準クロック信号の生成元を前記供給クロック信号から前記伝送クロック信号に切り替える切り替え部とを有することを特徴とする付記１に記載の伝送装置。
（付記３）  前記情報生成部は、前記第１モードでは前記制御情報を生成し、前記第２モードでは前記制御情報を生成しないことを特徴とする付記２に記載の伝送装置。
（付記４）  前記情報生成部は、前記制御情報を所定時間だけ生成することを特徴とする付記１乃至３の何れかに記載の伝送装置。
（付記５）  基準クロック信号に従い複数のデータ信号を複数の第１伝送路にそれぞれ送信する複数の送信部と、
複数の第２伝送路から入力された複数のデータ信号から複数の伝送クロック信号をそれぞれ抽出する複数の抽出部と、
前記複数の伝送クロック信号から前記基準クロック信号を選択する選択部とを有し、
前記選択部は、前記基準クロック信号の抽出元のデータ信号に挿入された制御情報に従い前記基準クロック信号の選択を変更することを特徴とする伝送装置。
（付記６）  クロック供給装置から供給された供給クロック信号から基準クロック信号を生成し、
前記基準クロック信号に従いデータ信号を伝送路に送信し、
前記クロック供給装置から、前記供給クロック信号の品質の低下を示す品質情報を取得し、
前記品質情報に基づく制御情報を生成し、
前記制御情報を前記データ信号に挿入することを特徴とするクロック制御方法。
（付記７）  前記基準クロック信号から前記データ信号のフレームパルスを生成するパルス生成部の動作設定を、前記フレームパルスと前記供給クロック信号の間で位相を同期させる第１モードと、前記フレームパルスと前記供給クロック信号の間で位相を同期させない第２モードの間で切り替え、
前記基準クロック信号を生成する工程において、前記パルス生成部の動作設定が前記第２モードである場合、前記品質情報を取得したとき、前記基準クロック信号の生成元を前記供給クロック信号から、第２伝送路から入力されたデータ信号から伝送クロック信号を抽出した伝送クロック信号に切り替えることを特徴とする付記６に記載のクロック制御方法。
（付記８）  前記第１モードでは前記制御情報を生成し、前記第２モードでは前記制御情報を生成しないことを特徴とする付記７に記載のクロック制御方法。
（付記９）  前記制御情報を所定時間だけ生成することを特徴とする付記６乃至８の何れかに記載のクロック制御方法。
（付記１０）  基準クロック信号に従い複数のデータ信号を複数の第１伝送路にそれぞれ送信し、
複数の第２伝送路から入力された複数のデータ信号から複数の伝送クロック信号をそれぞれ抽出し、
前記複数の伝送クロック信号から前記基準クロック信号を選択し、
前記基準クロック信号の抽出元のデータ信号に挿入された制御情報に従い前記基準クロック信号の選択を変更することを特徴とするクロック制御方法。
【符号の説明】
【０１５６】
１ａ，１ｂ      伝送装置
２ａ，２ｂ      クロック供給装置
３       インターフェースユニット
５       クロックユニット
６       制御ユニット
７ａ       クロック供給ユニット
３１       光−電気変換部
３３       ＳＯＨ分離部
３５       電気−光変換部
３７       ＳＯＨ挿入部
５５，５６      制御情報生成部
５７       監視制御ＩＦ部
８０〜８３      伝送路
３００      クロック抽出回路
５００      ＣＬＫパスセレクタ
５０１      ＰＬＬ回路
５０４      ＦＰ生成部
５０６      レジスタ記憶部
【図１】
2018011277.tif 000003
【図２】
2018011277.tif 000004
【図３】
2018011277.tif 000005
【図４】
2018011277.tif 000006
【図５】
2018011277.tif 000007
【図６】
2018011277.tif 000008
【図７】
2018011277.tif 000009
【図８】
2018011277.tif 000010
【図９】
2018011277.tif 000011
【図１０】
2018011277.tif 000012
【図１１】
2018011277.tif 000013
【図１２】
2018011277.tif 000014
【図１３】
2018011277.tif 000015
【図１４】
2018011277.tif 000016
【図１５】
2018011277.tif 000017
【図１６】
2018011277.tif 000018
【図１７】
2018011277.tif 000019
【図１８】
2018011277.tif 000020
【図１９】
2018011277.tif 000021
【図２０】
2018011277.tif 000022