(57)【要約】【課題】５レベル電力変換器において、フライングキャパシタ電圧のサンプリング遅延による誤差を補償し、フライングキャパシタ電圧のリプルを低減し、出力電圧誤差を低減する。【解決手段】第１，第２フライングキャパシタ電圧ｖｃ１，ｖｃ２と検出した第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２、若しくは、推定した第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２，キャリア信号の頂点間の期間Δｔ，第１，第２フライングキャパシタＣ１，Ｃ２の静電容量Ｃに基づいて、キャリア信号頂点間の期間Δｔ後の第１，第２フライングキャパシタ電圧ｖｃ１＿ｅｓｔ，ｖｃ２＿ｅｓｔを算出する。そして、このキャリア信号頂点間の期間Δｔ後の第１，第２フライングキャパシタ電圧ｖｃ１＿ｅｓｔ，ｖｃ２＿ｅｓｔを用いてスイッチングパターンを決定する。【選択図】図５
2018011464.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された２個の直流電圧源のうち上段の直流電圧源の負極端に一端が接続された各相共通の第１共通スイッチと、
直列接続された２個の直流電圧源のうち下段の直流電圧源の正極端に一端が接続された各相共通の第２共通スイッチと、
第１共通スイッチの他端に一端が接続された各相共通の第１フライングキャパシタと、
第２共通スイッチの他端に一端が接続された各相共通の第２フライングキャパシタと、
前記上段の直流電圧源の正極端と第１共通スイッチの他端との間に順次直列接続された各相の第１相スイッチ，第３相スイッチ，第４相スイッチと、
第１相スイッチ，第３相スイッチの共通接続点と第１フライングキャパシタの他端との間に介挿された各相の第２相スイッチと、
第２共通スイッチの他端と下段の直流電圧源の負極端との間に順次直列接続された各相の第７相スイッチ，第８相スイッチ，第１０相スイッチと、
第８相スイッチと第１０相スイッチの共通接続点と第２フライングキャパシタの他端との間に介挿された各相の第９相スイッチと、
第３相スイッチと第４相スイッチの共通接続点に一端が接続された各相の第５相スイッチと、
第７相スイッチと第８相スイッチの共通接続点に一端が接続された各相の第６相スイッチと、を備え、
各相の第５相スイッチの他端と第６相スイッチの他端が接続された共通接続点を接続端子とし、表１に示すＭｏｄｅ１〜Ｍｏｄｅ８，Ｍｏｄｅ１’，Ｍｏｄｅ８’のスイッチングパターンを有する２相以上のマルチレベル電力変換器のフライングキャパシタ電圧制御方法であって、
キャリア信号の頂点で第１，第２フライングキャパシタ電圧ｖｃ１，ｖｃ２のサンプリングを行い、第１，第２フライングキャパシタ電圧ｖｃ１，ｖｃ２，第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２，キャリア信号の頂点間の期間Δｔ，第１，第２フライングキャパシタの静電容量Ｃに基づき（２）式によってキャリア信号頂点間の期間Δｔ後のフライングキャパシタ電圧ｖｃ１＿ｅｓｔ，ｖｃ２＿ｅｓｔを演算し、
ｖｃ１＿ｅｓｔ≦第１フライングキャパシタの電圧指令値，ｉｃ１≦０のとき選択信号Ａ＝０，ｖｃ１＿ｅｓｔ≦第１フライングキャパシタの電圧指令値，ｉｃ１＞０のとき選択信号Ａ＝１，ｖｃ１＿ｅｓｔ＞第１フライングキャパシタの電圧指令値，ｉｃ１≦０のとき選択信号Ａ＝１，ｖｃ１＿ｅｓｔ＞第１フライングキャパシタの電圧指令値，ｉｃ１＞０のとき選択信号Ａ＝０とし、
ｖｃ２＿ｅｓｔ≦第２フライングキャパシタの電圧指令値，ｉｃ２≦０のとき選択信号Ｂ＝０，ｖｃ２＿ｅｓｔ≦第２フライングキャパシタの電圧指令値，ｉｃ２＞０のとき選択信号Ｂ＝１，ｖｃ２＿ｅｓｔ＞第２フライングキャパシタの電圧指令値，ｉｃ２≦０のとき選択信号Ｂ＝１，ｖｃ２＿ｅｓｔ＞第２フライングキャパシタの電圧指令値，ｉｃ２＞０のとき選択信号Ｂ＝０とし、
ａｂｓ（ｖｃ１＿ｅｓｔ−第１フライングキャパシタの電圧指令値）≦ａｂｓ（Ｖｃ２＿ｅｓｔ−第２フライングキャパシタの電圧指令値）のときｖｃ＿ｄｅｆ＝０とし、ａｂｓ（ｖｃ１＿ｅｓｔ−第１フライングキャパシタの電圧指令値）＞ａｂｓ（Ｖｃ２＿ｅｓｔ−第２フライングキャパシタの電圧指令値）のときｖｃ＿ｄｅｆ＝１とし、
前記選択信号Ａ，前記選択信号Ｂ，前記ｖｃ＿ｄｅｆに基づいて、表２により選択信号Ａ’，選択信号Ｂ’を算出し、
前記選択信号Ａ’，前記選択信号Ｂ’に基づいて、表４，５により、スイッチングパターンを決定することを特徴とするマルチレベル電力変換器のフライングキャパシタ電圧制御方法。
【数２】
2018011464.tif 000030
【表１】
2018011464.tif 000031
【表２】
2018011464.tif 000032
【表４】
2018011464.tif 000033
【表５】
2018011464.tif 000034
【請求項２】
前記（２）式の第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２は、電流センサで検出した値を用いることを特徴とする請求項１記載のマルチレベル電力変換器のフライングキャパシタ電圧制御方法。
【請求項３】
前記（２）式の第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２に、（３）式〜（９）式より求めた電流推定値ｉｃ１＿ｅｓｔ，ｉｃ２＿ｅｓｔを用いることを特徴とする請求項１記載のマルチレベル電力変換器のフライングキャパシタ電圧制御方法。
【数３】
2018011464.tif 000035
【数４】
2018011464.tif 000036
【数５】
2018011464.tif 000037
ｖn：各相の電圧指令値
Ｍn：変調率（０＜Ｍ＜１）
θn：位相
ｉn：相電流
Ｉn：平均電流
φn：相電流ｉｎと電圧指令値ｖｎとの位相差
Ｎ：相数
Ｄc(2n-1)：第１フライングキャパシタを使って電圧を出力ｄｕｔｙ
Ｄc2n：第２フライングキャパシタを使って電圧を出力するｄｕｔｙ
ｉd1：第１フライングキャパシタの電圧を出力している間に流れる電流
ｉd2：第２フライングキャパシタの電圧を出力している間に流れる電流
【請求項４】
直列接続された第１，第２直流電圧源と、前記第１，第２直流電圧源に接続された各相共通の共通モジュールと、前記第１，第２直流電圧源と前記共通モジュールに接続され、前記第１，第２直流電圧源と前記共通モジュールと出力端子間にそれぞれスイッチングデバイスを有し、このスイッチングデバイスを選択的にＯＮ，ＯＦＦ制御する２相以上の相モジュールと、を備え、
前記共通モジュールは、
前記第１直流電圧源の正極端に一端が接続された第１共通スイッチと、
前記第１直流電圧源の負極端に一端が接続された第２共通スイッチと、
前記第１共通スイッチの他端と前記第２共通スイッチの他端との間に接続された第１フライングキャパシタと、
前記第１共通スイッチと前記第１フライングキャパシタの共通接続点に一端が接続された第３共通スイッチと、
一端が前記第１フライングキャパシタと前記第２共通スイッチの共通接続点に接続され、他端が前記第３共通スイッチの他端と接続された第４共通スイッチと、
前記第２直流電圧源の正極端に一端が接続された第５共通スイッチと、
前記第２直流電圧源の負極端に一端が接続された第６共通スイッチと、
前記第５共通スイッチの他端と前記第６共通スイッチの他端との間に接続された第２フライングキャパシタと、
前記第５共通スイッチと前記第２フライングキャパシタの共通接続点に一端が接続された第７共通スイッチと、
一端が前記第２フライングキャパシタと前記第６共通スイッチの共通接続点に接続され、他端が前記第７共通スイッチの他端に接続された第８共通スイッチと、を有するマルチレベル電力変換器のフライングキャパシタ電圧制御方法であって、
キャリア信号の頂点で第１，第２フライングキャパシタ電圧ｖｃ１，ｖｃ２のサンプリングを行い、前記第１，第２フライングキャパシタ電圧ｖｃ１，ｖｃ２，第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２，キャリア信号の頂点間の期間Δｔ，第１，第２フライングキャパシタの静電容量Ｃに基づき、（２）式によってキャリア信号の頂点間の期間Δｔ後の第１，第２フライングキャパシタ電圧ｖｃ１＿ｅｓｔ，ｖｃ２＿ｅｓｔを演算し、
前記キャリア信号の頂点間の期間Δｔ後の第１フライングキャパシタ電圧ｖｃ１＿ｅｓｔがキャパシタ電圧指令値以下であり第１フライングキャパシタ電流ｉｃ１が０以下の場合、前記第２，第３共通スイッチをＯＮ、前記第１，第４共通スイッチをＯＦＦし、
前記キャリア信号頂点間の期間Δｔ後の第１フライングキャパシタ電圧Ｖｃ１＿ｅｓｔがキャパシタ電圧指令値以下であり第１フライングキャパシタ電流ｉｃ１が０よりも大きい場合、前記第２，第３共通スイッチをＯＦＦ、前記第１，第４共通スイッチをＯＮし、
前記キャリア信号頂点間の期間Δｔ後の第１フライングキャパシタ電圧Ｖｃ１＿ｅｓｔがキャパシタ電圧指令値よりも大きくフライングキャパシタ電流が０以下の場合、前記第２，第３共通スイッチをＯＦＦ、前記第１，第４共通スイッチをＯＮし、
前記キャリア信号頂点間の期間Δｔ後の第１フライングキャパシタ電圧Ｖｃ１＿ｅｓｔがキャパシタ電圧指令値よりも大きく第１フライングキャパシタ電流Ｉｃ１が０よりも大きい場合、前記第２，第３共通スイッチをＯＮ、前記第１，第４共通スイッチをＯＦＦし、
前記キャリア信号頂点間の期間Δｔ後の第２フライングキャパシタ電圧Ｖｃ２＿ｅｓｔがキャパシタ電圧指令値以下であり前記第２フライングキャパシタ電流ｉｃ２が０以下の場合、前記第６，第７共通スイッチをＯＮ、前記第５，第８共通スイッチをＯＦＦし、
前記キャリア信号頂点間の期間Δｔ後の第２フライングキャパシタ電圧Ｖｃ２＿ｅｓｔがキャパシタ電圧指令値以下であり第２フライングキャパシタ電流ｉｃ２が０よりも大きい場合、前記第６，第７共通スイッチをＯＦＦ、前記第５，第８共通スイッチをＯＮし、
前記キャリア信号頂点間の期間Δｔ後の第２フライングキャパシタ電圧Ｖｃ２＿ｅｓｔがキャパシタ電圧指令値よりも大きく第２フライングキャパシタ電流ｉｃ２が０以下の場合、前記第６，第７共通スイッチをＯＦＦ、前記第５，第８共通スイッチをＯＮし、
前記キャリア信号頂点間の期間Δｔ後の前記第２フライングキャパシタ電圧Ｖｃ２＿ｅｓｔがキャパシタ電圧指令値よりも大きく第２フライングキャパシタ電流ｉｃ２が０よりも大きい場合、前記第６，第７共通スイッチをＯＮ、前記第５，第８共通スイッチをＯＦＦすることを特徴とするマルチレベル電力変換器のフライングキャパシタ電圧制御方法。
【数２】
2018011464.tif 000038
【請求項５】
前記（２）式の第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２に、電流センサで検出した値を用いることを特徴とする請求項４記載のマルチレベル電力変換器のフライングキャパシタ電圧制御方法。
【請求項６】
前記（２）式の第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２に、（３）式〜（８）式，（１０）式より求めた電流推定値ｉｃ＿ｅｓｔ，ｉｃ＿ｅｓｔを用いることを特徴とする請求項４記載のマルチレベル電力変換器のフライングキャパシタ電圧制御方法。
【数３】
2018011464.tif 000039
【数４】
2018011464.tif 000040
【数６】
2018011464.tif 000041
ｖn：各相の電圧指令値
Ｍn：変調率（０＜Ｍ＜１）
θn：位相
ｉn：相電流
Ｉn：平均電流
φn：相電流ｉｎと電圧指令値ｖｎとの位相差
Ｎ：相数
Ｄc(2n-1)：第１フライングキャパシタを使って電圧を出力ｄｕｔｙ
Ｄc2n：第２フライングキャパシタを使って電圧を出力するｄｕｔｙ
ｉd1：第１フライングキャパシタの電圧を出力している間に流れる電流
ｉd2：第２フライングキャパシタの電圧を出力している間に流れる電流
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、 マルチレベル電力変換器のフライングキャパシタ電圧の制御方法に関する。
【背景技術】
【０００２】
図１，図２は、従来のマルチレベル電力変換器を示す概略図である。Ｃ１，Ｃ２は第１，第２フライングキャパシタであり、Ｕ相、Ｖ相、Ｗ相の共通電源として用いられる。第１，第２フライングキャパシタＣ１，Ｃ２はマルチレベル電力変換器内のスイッチングデバイスのオンオフ動作によって充放電が行われ、第１，第２フライングキャパシタＣ１，Ｃ２の電圧を所定の電圧に制御する。
【０００３】
図１，図２に示すマルチレベル電力変換器は、ＰＮ間に直流電源，ＵＶＷ端子にモータなどの３相交流負荷を接続した場合、インバータとして動作する。
【０００４】
また、図１，図２に示すマルチレベル電力変換器は、３相交流電源にリアクトルやコンデンサなどからなるフィルタ回路を介してＵＶＷ端子に接続し、ＰＮ端子に負荷を接続した場合は、コンバータとして動作する。
【０００５】
次に、図１，図２のような各相共通の第１，第２フライングキャパシタＣ１，Ｃ２を有するマルチレベル電力変換器のフライングキャパシタの電圧のサンプリング方法と従来の電圧制御法について説明する。
【０００６】
制御構成として同期ＰＷＭ方式を採用する場合、三角波状のキャリア信号を用いて電力変換器内のスイッチングデバイスのオンオフ信号を生成する。また、電力変換器の出力電圧や負荷電流などのサンプリングはキャリア信号の頂点で行われる。
【０００７】
そして、サンプリングした出力電圧、負荷電流情報を用いて演算を行い、次のキャリア信号の頂点にて充電か放電のパターンを更新する。その動作を図３に示す。
【０００８】
図３（ａ）は、フライングキャパシタ電圧のサンプリング遅延が発生しない理想状態における動作例である。サンプリング遅延の説明は後述する。
【０００９】
頂点ａのサンプリング点では実際のフライングキャパシタ電圧＞フライングキャパシタ電圧指令値であるため、頂点ａ〜頂点ｂの期間で放電のパターンが選択される。頂点ｂのサンプリング点では実際のフライングキャパシタ電圧＜フライングキャパシタ電圧指令値であるため、頂点ｂ〜頂点ｃの期間で充電のパターンが選択される。
【先行技術文献】
【非特許文献】
【００１０】
【非特許文献１】Zhiguo Pan, Fang Zheng Peng, "A Sinusoidal PWM Method With Voltage Balancing Capability for Diode-Clamped Five-Level Converters," Industry Applications,IEEE Transactions on vol.45 no.3 pp.1028-1034 May-june 2009
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図３のような制御を行う場合、図３（ａ）のようにフライングキャパシタ電圧のサンプリング遅延が無い理想状態では、正確なフライングキャパシタの電圧情報を用いてキャリア頂点にて充電放電を切り替えることができ、第１，第２フライングキャパシタＣ１，Ｃ２の電圧リプルを最小に抑えることができる。
【００１２】
しかし、実際には図３（ｂ）のように制御装置の演算処理時間に基づくサンプリング遅延が発生し、図３（ｂ）中の実線のように演算に使用される電圧情報は次のキャリア頂点まで更新されない。
【００１３】
そのため、最終的な演算結果と実際のフライングキャパシタ電圧の間に遅延による誤差Δｖが発生してしまう。これはサンプルした電圧情報をホールドしている間においても、フライングキャパシタの電圧値が変化しているため生じる。以降ではこの現象をサンプリング遅延と呼ぶ。具体的にはフライングキャパシタ電圧には下記（１）式で表される誤差Δｖが生じる。
【００１４】
【数１】
2018011464.tif 000003
【００１５】
ｉｃはフライングキャパシタ電流を表し、Δｔはキャリア信号の頂点間の期間（キャリア周期の１／２）、Ｃはフライングキャパシタの静電容量を表す。キャリア周波数が高い場合にはサンプリング遅延が相対的に短くなるため無視することができるが、キャリア周波数が低くなるほどサンプリング遅延が相対的に長くなるため無視できなくなってしまう。一方、キャリア周波数の増加はスイッチングデバイスのスイッチング損失の増加につながるので、好ましくない。
【００１６】
従来の制御法では、フライングキャパシタ電圧の情報を用いてフライングキャパシタ電圧を充電して上昇させるか放電して減少させるかを判断し、スイッチングデバイスのスイッチングパターンを選択している。このため、前述の誤差Δｖにより、誤ったスイッチングパターン選択をすることで電圧リプルが大きくなってしまう問題が顕著に表れる。また、フライングキャパシタの電圧リプルが大きくなると変換器の出力電圧の誤差の増大につながり、変換器の持つ制御性能の悪化を引き起こす可能性がある。
【００１７】
以上示したようなことから、マルチレベル電力変換器において、フライングキャパシタ電圧のサンプリング遅延による誤差を補償し、フライングキャパシタ電圧のリプルを低減し、出力電圧誤差を低減することが課題となる。
【課題を解決するための手段】
【００１８】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直列接続された２個の直流電圧源のうち上段の直流電圧源の負極端に一端が接続された各相共通の第１共通スイッチと、直列接続された２個の直流電圧源のうち下段の直流電圧源の正極端に一端が接続された各相共通の第２共通スイッチと、第１共通スイッチの他端に一端が接続された各相共通の第１フライングキャパシタと、第２共通スイッチの他端に一端が接続された各相共通の第２フライングキャパシタと、前記上段の直流電圧源の正極端と第１共通スイッチの他端との間に順次直列接続された各相の第１相スイッチ，第３相スイッチ，第４相スイッチと、第１相スイッチ，第３相スイッチの共通接続点と第１フライングキャパシタの他端との間に介挿された各相の第２相スイッチと、第２共通スイッチの他端と下段の直流電圧源の負極端との間に順次直列接続された各相の第７相スイッチ，第８相スイッチ，第１０相スイッチと、第８相スイッチと第１０相スイッチの共通接続点と第２フライングキャパシタの他端との間に介挿された各相の第９相スイッチと、第３相スイッチと第４相スイッチの共通接続点に一端が接続された各相の第５相スイッチと、第７相スイッチと第８相スイッチの共通接続点に一端が接続された各相の第６相スイッチと、を備え、各相の第５相スイッチの他端と第６相スイッチの他端が接続された共通接続点を接続端子とし、表１に示すＭｏｄｅ１〜Ｍｏｄｅ８，Ｍｏｄｅ１’，Ｍｏｄｅ８’のスイッチングパターンを有する２相以上のマルチレベル電力変換器のフライングキャパシタ電圧制御方法であって、キャリア信号の頂点で第１，第２フライングキャパシタ電圧ｖｃ１，ｖｃ２のサンプリングを行い、第１，第２フライングキャパシタ電圧ｖｃ１，ｖｃ２，第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２，キャリア信号の頂点間の期間Δｔ，第１，第２フライングキャパシタの静電容量Ｃに基づき（２）式によってキャリア信号頂点間の期間Δｔ後のフライングキャパシタ電圧ｖｃ１＿ｅｓｔ，ｖｃ２＿ｅｓｔを演算し、ｖｃ１＿ｅｓｔ≦第１フライングキャパシタの電圧指令値，ｉｃ１≦０のとき選択信号Ａ＝０，ｖｃ１＿ｅｓｔ≦第１フライングキャパシタの電圧指令値，ｉｃ１＞０のとき選択信号Ａ＝１，ｖｃ１＿ｅｓｔ＞第１フライングキャパシタの電圧指令値，ｉｃ１≦０のとき選択信号Ａ＝１，ｖｃ１＿ｅｓｔ＞第１フライングキャパシタの電圧指令値，ｉｃ１＞０のとき選択信号Ａ＝０とし、ｖｃ２＿ｅｓｔ≦第２フライングキャパシタの電圧指令値，ｉｃ２≦０のとき選択信号Ｂ＝０，ｖｃ２＿ｅｓｔ≦第２フライングキャパシタの電圧指令値，ｉｃ２＞０のとき選択信号Ｂ＝１，ｖｃ２＿ｅｓｔ＞第２フライングキャパシタの電圧指令値，ｉｃ２≦０のとき選択信号Ｂ＝１，ｖｃ２＿ｅｓｔ＞第２フライングキャパシタの電圧指令値，ｉｃ２＞０のとき選択信号Ｂ＝０とし、ａｂｓ（ｖｃ１＿ｅｓｔ−第１フライングキャパシタの電圧指令値）≦ａｂｓ（Ｖｃ２＿ｅｓｔ−第２フライングキャパシタの電圧指令値）のときｖｃ＿ｄｅｆ＝０とし、ａｂｓ（ｖｃ１＿ｅｓｔ−第１フライングキャパシタの電圧指令値）＞ａｂｓ（Ｖｃ２＿ｅｓｔ−第２フライングキャパシタの電圧指令値）のとき��ｃ＿ｄｅｆ＝１とし、前記選択信号Ａ，前記選択信号Ｂ，前記ｖｃ＿ｄｅｆに基づいて、表２により選択信号Ａ’，選択信号Ｂ’を算出し、前記選択信号Ａ’，前記選択信号Ｂ’に基づいて、表４，５により、スイッチングパターンを決定することを特徴とする。
【００１９】
【数２】
2018011464.tif 000004
【００２０】
【表１】
2018011464.tif 000005
【００２１】
【表２】
2018011464.tif 000006
【００２２】
【表４】
2018011464.tif 000007
【００２３】
【表５】
2018011464.tif 000008
【００２４】
また、その一態様として、前記（２）式の第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２は、電流センサで検出した値を用いることを特徴とする 。
【００２５】
また、その一態様として、前記（２）式の第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２に、（３）式〜（９）式より求めた電流推定値ｉｃ１＿ｅｓｔ，ｉｃ２＿ｅｓｔを用いることを特徴とする。
【００２６】
【数３】
2018011464.tif 000009
【００２７】
【数４】
2018011464.tif 000010
【００２８】
【数５】
2018011464.tif 000011
【００２９】
ｖn：各相の電圧指令値
Ｍn：変調率（０＜Ｍ＜１）
θn：位相
ｉn：相電流
Ｉn：平均電流
φn：相電流ｉｎと電圧指令値ｖｎとの位相差
Ｎ：相数
Ｄc(2n-1)：第１フライングキャパシタを使って電圧を出力ｄｕｔｙ
Ｄc2n：第２フライングキャパシタを使って電圧を出力するｄｕｔｙ
ｉd1：第１フライングキャパシタの電圧を出力している間に流れる電流
ｉd2：第２フライングキャパシタの電圧を出力している間に流れる電流 
また、他の態様として、直列接続された第１，第２直流電圧源と、前記第１，第２直流電圧源に接続された各相共通の共通モジュールと、前記第１，第２直流電圧源と前記共通モジュールに接続され、前記第１，第２直流電圧源と前記共通モジュールと出力端子間にそれぞれスイッチングデバイスを有し、このスイッチングデバイスを選択的にＯＮ，ＯＦＦ制御する２相以上の相モジュールと、を備え、前記共通モジュールは、前記第１直流電圧源の正極端に一端が接続された第１共通スイッチと、前記第１直流電圧源の負極端に一端が接続された第２共通スイッチと、前記第１共通スイッチの他端と前記第２共通スイッチの他端との間に接続された第１フライングキャパシタと、前記第１共通スイッチと前記第１フライングキャパシタの共通接続点に一端が接続された第３共通スイッチと、一端が前記第１フライングキャパシタと前記第２共通スイッチの共通接続点に接続され、他端が前記第３共通スイッチの他端と接続された第４共通スイッチと、前記第２直流電圧源の正極端に一端が接続された第５共通スイッチと、前記第２直流電圧源の負極端に一端が接続された第６共通スイッチと、前記第５共通スイッチの他端と前記第６共通スイッチの他端との間に接続された第２フライングキャパシタと、前記第５共通スイッチと前記第２フライングキャパシタの共通接続点に一端が接続された第７共通スイッチと、一端が前記第２フライングキャパシタと前記第６共通スイッチの共通接続点に接続され、他端が前記第７共通スイッチの他端に接続された第８共通スイッチと、を有するマルチレベル電力変換器のフライングキャパシタ電圧制御方法であって、キャリア信号の頂点で第１，第２フライングキャパシタ電圧ｖｃ１，ｖｃ２のサンプリングを行い、前記第１，第２フライングキャパシタ電圧ｖｃ１，ｖｃ２，第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２，キャリア信号の頂点間の期間Δｔ，第１，第２フライングキャパシタの静電容量Ｃに基づき、（２）式によってキャリア信号の頂点間の期間Δｔ後の第１，第２フライングキャパシタ電圧ｖｃ１＿ｅｓｔ，ｖｃ２＿ｅｓｔを演算し、前記キャリア信号の頂点間の期間Δｔ後の第１フライングキャパシタ電圧ｖｃ１＿ｅｓｔがキャパシタ電圧指令値以下であり第１フライングキャパシタ電流ｉｃ１が０以下の場合、前記第２，第３共通スイッチをＯＮ、前記第１，第４共通スイッチをＯＦＦし、前記キャリア信号頂点間の期間Δｔ後の第１フライングキャパシタ電圧Ｖｃ１＿ｅｓｔがキャパシタ電圧指令値以下であり第１フライングキャパシタ電流ｉｃ１が０よりも大きい場合、前記第２，第３共通スイッチをＯＦＦ、前記第１，第４共通スイッチをＯＮし、前記キャリア信号頂点間の期間Δｔ後の第１フライングキャパシタ電圧Ｖｃ１＿ｅｓｔがキャパシタ電圧指令値よりも大きくフライングキャパシタ電流が０以下の場合、前記第２，第３共通スイッチをＯＦＦ、前記第１，第４共通スイッチをＯＮし、前記キャリア信号頂点間の期間Δｔ後の第１フライングキャパシタ電圧Ｖｃ１＿ｅｓｔがキャパシタ電圧指令値よりも大きく第１フライングキャパシタ電流Ｉｃ１が０よりも大きい場合、前記第２，第３共通スイッチをＯＮ、前記第１，第４共通スイッチをＯＦＦし、前記キャリア信号頂点間の期間Δｔ後の第２フライングキャパシタ電圧Ｖｃ２＿ｅｓｔがキャパシタ電圧指令値以下であり前記第２フライングキャパシタ電流ｉｃ２が０以下の場合、前記第６，第７共通スイッチをＯＮ、前記第５，第８共通スイッチをＯＦＦし、前記キャリア信号頂点間の期間Δｔ後の第２フライングキャパシタ電圧Ｖｃ２＿ｅｓｔがキャパシタ電圧指令値以下であり第２フライングキャパシタ電流ｉｃ２が０よりも大きい場合、前記第６，第７共通スイッチをＯＦＦ、前記第５，第８共通スイッチをＯＮし、前記キャリア信号頂点間の期間Δｔ後の第２フライングキャパシタ電圧Ｖｃ２＿ｅｓｔがキャパシタ電圧指令値よりも大きく第２フライングキャパシタ電流ｉｃ２が０以下の場合、前記第６，第７共通スイッチをＯＦＦ、前記第５，第８共通スイッチをＯＮし、前記キャリア信号頂点間の期間Δｔ後の前記第２フライングキャパシタ電圧Ｖｃ２＿ｅｓｔがキャパシタ電圧指令値よりも大きく第２フライングキャパシタ電流ｉｃ２が０よりも大きい場合、前記第６，第７共通スイッチをＯＮ、前記第５，第８共通スイッチをＯＦＦすることを特徴とする。
【００３０】
【数２】
2018011464.tif 000012
【００３１】
また、その一態様として、前記（２）式の第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２に、電流センサで検出した値を用いることを特徴とする。 
【００３２】
また、その一態様として、前記（２）式の第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２に、（３）式〜（８）式，（１０）式より求めた電流推定値ｉｃ＿ｅｓｔ，ｉｃ＿ｅｓｔを用いることを特徴とする。
【００３３】
【数３】
2018011464.tif 000013
【００３４】
【数４】
2018011464.tif 000014
【００３５】
【数６】
2018011464.tif 000015
【００３６】
ｖn：各相の電圧指令値
Ｍn：変調率（０＜Ｍ＜１）
θn：位相
ｉn：相電流
Ｉn：平均電流
φn：相電流ｉｎと電圧指令値ｖｎとの位相差
Ｎ：相数
Ｄc(2n-1)：第１フライングキャパシタを使って電圧を出力ｄｕｔｙ
Ｄc2n：第２フライングキャパシタを使って電圧を出力するｄｕｔｙ
ｉd1：第１フライングキャパシタの電圧を出力している間に流れる電流
ｉd2：第２フライングキャパシタの電圧を出力している間に流れる電流
【発明の効果】
【００３７】
本発明によれば、５レベル電力変換器において、フライングキャパシタ電圧のサンプリング遅延による誤差を補償し、フライングキャパシタ電圧のリプルを低減し、出力電圧誤差を低減することが可能となる。
【図面の簡単な説明】
【００３８】
【図１】実施形態１，２のマルチレベル電力変換器を示す回路構成図。
【図２】実施形態３，４のマルチレベル電力変換器を示す回路構成図。
【図３】サンプリング遅延の発生を示すタイムチャート。
【図４】Ｍｏｄｅ１〜Ｍｏｄｅ８，Ｍｏｄｅ１’，Ｍｏｄｅ８’のスイッチングパターンを示す図。
【図５】実施形態１の選択信号Ａ，選択信号Ｂの生成方法を示すブロック図。
【図６】Ｄｃ２ｎとＤｃ（２ｎ−１）を示す図。
【図７】実施形態２の制御構成を示す図。
【図８】実施形態３の選択信号Ａ，選択信号Ｂの生成方法を示すブロック図。
【図９】Ｍｏｄｅ１とＭｏｄｅ２のスイッチングパターンを示す図。
【図１０】実施形態４の制御構成を示す図。
【発明を実施するための形態】
【００３９】
本願発明はフライングキャパシタに流れる電流を用いてサンプリング遅延により生じるフライングキャパシタの電圧誤差を補償することで電圧リプルを低減し出力電圧誤差を低減するものである。以下、本願発明の実施形態１〜４を説明する。
【００４０】
［実施形態１］
本実施形態１のマルチレベル電力変換器の回路構成は図１と同様である。ここで、図１に示す三相の５レベル電力変換器の構成について説明する。
【００４１】
直列接続された２つの直流電圧源（例えば、直流コンデンサ）ＣDC1，ＣDC2のうち上段の直流電圧源ＣDC1の負極端に一端が接続された各相共通の第１共通スイッチＳC1と、第１共通スイッチＳC1の他端に一端が接続された第１フライングキャパシタＣ1と、前記上段の直流電圧源ＣDC1の正極端と第１共通スイッチＳC1の他端との間に順次直列接続された三相の第１相スイッチＳ1U，Ｓ1V，Ｓ１w，第３相スイッチＳ3U，Ｓ3V，Ｓ3w，第４相スイッチＳ4U，Ｓ4V，Ｓ4wと、第１相スイッチＳ1U，Ｓ1V，Ｓ1w，第３相スイッチＳ3U，Ｓ3V，Ｓ3wの共通接続点と第１フライングキャパシタＣ1の他端との間に介挿された三相の第２相スイッチＳ2U，Ｓ2V，Ｓ2wと、を備える。
【００４２】
また、直列接続された２個の直流電圧源ＣDC1，ＣDC2のうち下段の直流電圧源ＣDC2の正極端に一端が接続された各相共通の第２共通スイッチＳC2と、第２共通スイッチＳC2の他端に一端が接続された第２フライングキャパシタＣ2と、第２共通スイッチＳC2の他端と下段の直流電圧源ＣDC2の負極端との間に順次直列接続された三相の第７相スイッチＳ7U，Ｓ7V，Ｓ7w，第８相スイッチＳ8U，Ｓ8V，Ｓ8w，第１０相スイッチＳ10U，Ｓ10V，Ｓ10wと、第８相スイッチＳ8U，Ｓ8V，Ｓ8wと第１０相スイッチＳ10U，Ｓ10V，Ｓ10wの共通接続点と第２フライングキャパシタＣ2の他端との間に介挿された三相の第９相スイッチＳ9U，Ｓ9V，Ｓ9wと、を有する。
【００４３】
また、第３相スイッチＳ3U，Ｓ3V，Ｓ3wと第４相スイッチＳ4U，Ｓ4V，Ｓ4wの共通接続点に三相の第５相スイッチＳ5U，Ｓ5V，Ｓ5wの一端が接続される。第７相スイッチＳ7U，Ｓ7V，Ｓ7wと第８相スイッチＳ8U，Ｓ8V，Ｓ8wの共通接続点に三相の第６相スイッチＳ6U，Ｓ6V，Ｓ6wの一端が接続される。そして、第５相スイッチＳ5U，Ｓ5V，Ｓ5wの他端と第６相スイッチＳ6U，Ｓ6V，Ｓ6wの他端が接続され、この接続点が接続端子Ｕ，Ｖ，Ｗとなる。
【００４４】
ここで、第１〜第１０相スイッチＳ1U〜Ｓ10UでＵ相の相モジュール、第１〜第１０相スイッチＳ1V〜Ｓ10VでＶ相の相モジュール，第１〜第１０相スイッチＳ1w〜Ｓ10WでＷ相の相モジュールを構成する。
【００４５】
図１の回路のスイッチングパタ一ンの制約と従来のフライングキャパシタの電圧制御法について説明する。
【００４６】
図４，表１に、図１の回路構成の１相あたりのスイッチングモードＭｏｄｅ１〜Ｍｏｄｅ８，Ｍｏｄｅ１’、Ｍｏｄｅ８’を示す。丸印がついているスイッチングデバイスがオン状態中のスイッチングデバイスである。
【００４７】
【表１】
2018011464.tif 000016
【００４８】
本実施形態１では、電流センサによって検出した第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２を用いてサンプリング遅延により発生する電圧誤差を補償する方法について説明する。ここで第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２は図１の向きを正とする。
【００４９】
サンプリングした第１，第２フライングキャパシタ電圧をｖｃ１，ｖｃ２とすると、次のスイッチングパターン更新はΔｔ後に行われるので、Δｔ後の第１，第２フライングキャパシタ電圧ｖｃ１＿ｅｓｔ，ｖｃ２＿ｅｓｔは（２）式と表すことができる。
【００５０】
【数２】
2018011464.tif 000017
【００５１】
（２）式のΔｔ後の第１，第２フライングキャパシタ電圧ｖｃ１＿ｅｓｔ，ｖｃ２＿ｅｓｔを、検出した第１，第２フライングキャパシタ電圧ｖｃ１，ｖｃ２の代わりにスイッチングパターンの選択判定に用いることで、実際のフライングキャパシタ電圧に近い状態（サンプリング遅延のない状態）でスイッチングパターンを選択できるため、遅延により発生するスイッチングパターンの誤選択を減らすことができ、フライングキャパシタの電圧リプルを低減できる。
【００５２】
従来技術と本実施形態１の制御構成をそれぞれ、図５（ａ），（ｂ）に示す。図５（ｂ）の実施形態１の制御構成の動作について説明する。
【００５３】
図１の第１，第２フライングキャパシタ電圧ｖｃ１，ｖｃ２と第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２をそれぞれ検出する。
【００５４】
第１，第２フライングキャパシタ電圧ｖｃ１，ｖｃ２と第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２をｖｃ１補正部１，ｖｃ２補正部４に入力する。ｖｃ１補正部１，ｖｃ２補正部４は、（２）式に基づいてΔｔ後の第１，第２フライングキャパシタ電圧ｖｃ１＿ｅｓｔ，ｖｃ２＿ｅｓｔを演算し、第１，第２演算器２，５へ出力する。
【００５５】
第１演算器２はΔｔ後の第１フライングキャパシタ電圧ｖｃ１＿ｅｓｔとＥ（フライングキャパシタ電圧指令値）を比較し、ｖｃ１＿ｅｓｔ＞Ｅのとき「１」，ｖｃ１＿ｅｓｔ≦Ｅのとき「０」を出力する。第１極性判定部３はｉｃ１＞０のとき「１」、ｉｃ１≦０のとき「０」を出力する。
【００５６】
第２演算器５はΔｔ後の第２フライングキャパシタ電圧ｖｃ２＿ｅｓｔとＥ（フライングキャパシタ電圧指令値）を比較し、ｖｃ２＿ｅｓｔ＞Ｅのとき「１」，ｖｃ２＿ｅｓｔ≦Ｅのとき「０」を出力する。第２極性判定部６はｉｃ１＞０のとき「１」、ｉｃ１≦０のとき「０」を出力する。
【００５７】
ＮＯＴ回路ＮＯＴ１，ＮＯＴ２は、第１極性判定部３，第２極性判定部６の出力を反転させる。ＮＯＴ回路ＮＯＴ３，ＮＯＴ４は、第１，第２演算器２，５の出力を反転させる。ＡＮＤ回路ＡＮＤ１は、第１演算器２の出力とＮＯＴ回路ＮＯＴ１の出力が両方１のとき１を出力し、それ以外の時は０を出力する。ＡＮＤ回路ＡＮＤ２はＮＯＴ回路ＮＯＴ３の出力と第１極性判定部３が両方１のとき１を出力し、それ以外のときは０を出力する。ＡＮＤ回路ＡＮＤ３は、第２演算器５の出力とＮＯＴ回路ＮＯＴ２の出力が両方１のとき１を出力し、それ以外の時は０を出力する。ＡＮＤ回路ＡＮＤ４はＮＯＴ回路ＮＯＴ４の出力と第２極性判定部６が両方１のとき１を出力し、それ以外のときは０を出力する。
【００５８】
ＯＲ回路ＯＲ１はＡＮＤ回路ＡＮＤ１の出力とＡＮＤ回路ＡＮＤ２の出力のうち何れか一方が１のとき１を出力し、両方０のとき０を出力する。ＯＲ回路ＯＲ２はＡＮＤ回路ＡＮＤ３の出力とＡＮＤ回路ＡＮＤ４の出力のうち何れか一方が１のとき１を出力し、両方０のとき０を出力する。このＯＲ回路ＯＲ１の出力が選択信号Ａとなり、ＯＲ回路ＯＲ２の出力が選択信号Ｂとなる。
【００５９】
すなわち、ｖｃ１＿ｅｓｔ≦Ｅ，ｉｃ１≦０のとき選択信号Ａ＝０，ｖｃ１＿ｅｓｔ≦Ｅ，ｉｃ１＞０のとき選択信号Ａ＝１，ｖｃ１＿ｅｓｔ＞Ｅ，ｉｃ１≦０のとき選択信号Ａ＝１，ｖｃ１＿ｅｓｔ＞Ｅ，ｉｃ１＞０のとき選択信号Ａ＝０とする。
【００６０】
ｖｃ２＿ｅｓｔ≦Ｅ，ｉｃ２≦０のとき選択信号Ｂ＝０，ｖｃ２＿ｅｓｔ≦Ｅ，ｉｃ２＞０のとき選択信号Ｂ＝１，ｖｃ２＿ｅｓｔ＞Ｅ，ｉｃ２≦０のとき選択信号Ｂ＝１，ｖｃ２＿ｅｓｔ＞Ｅ，ｉｃ２＞０のとき選択信号Ｂ＝０とする。
【００６１】
さらに、表２にしたがって、選択信号Ａ’、選択信号Ｂ’を出力する。なお、表２のｖｃ＿ｄｅｆは、表３に基づいて「１」または「０」に定められる。（ａｂｓ０は絶対値演算を示す）
【００６２】
【表２】
2018011464.tif 000018
【００６３】
【表３】
2018011464.tif 000019
【００６４】
選択信号Ａ’が定まると、表４に従ってＭｏｄｅ２もしくはＭｏｄｅ３の選択ができる。選択されたＭｏｄｅに従って、電力変換器内のスイッチングデバイスのオンオフ動作が定まり、第１フライングキャパシタＣ１が充電もしくは放電される。図４のＭｏｄｅ２，Ｍｏｄｅ３にその動作を示す。
【００６５】
同様に、選択信号Ｂ’が定まると、表５に従ってＭｏｄｅ６もしくはＭｏｄｅ７の選択ができる。選択されたＭｏｄｅに従って、電力変換器内のスイッチングデバイスのオンオフ動作が定まり、第２フライングキャパシタＣ２が充電もしくは放電される。図４のＭｏｄｅ６，Ｍｏｄｅ７にその動作を示す。
【００６６】
【表４】
2018011464.tif 000020
【００６７】
【表５】
2018011464.tif 000021
【００６８】
以上示したように、本実施形態１によれば、フライングキャパシタ電圧のサンプリング遅延による誤差を、検出したフライングキャパシタの電流を用いて補償することで、フライングキャパシタ電圧のリプルを低減し出力電圧誤差を低減することができる。
【００６９】
さらに、これにより、出力電圧誤差の増大に伴う電力変換器の持つ制御性能の悪化を低減することができるため、電力変換器の信頼性が向上する。
【００７０】
［実施形態２］
本実施形態２では、実施形態１のような電流センサを使わずに第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２を推定する手法について述べる。まず、どのように第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２を推定するかについて述べる。
【００７１】
非特許文献１では負荷電流を用いて、すべての相の負荷電流のうち、第１フライングキャパシタＣ１を使って電圧を出力している期間に、負荷に流れる電流（合計値）ｉｄ１を推定していた。ここで電流ｉｄ１の方向は図１の負荷電流ｉｕの向きを正としている。
【００７２】
本実施形態２では、この電流ｉｄ１の推定方法を適用する。電流ｉｄ１は具体的には下記のようにして求められる。各相の電圧指令値ｖnが（３）式、相電流ｉnが（４）式で定義される場合、非特許文献１ではＤｃ（２ｎ−１）およびＤｃ２ｎは（５）式，（６）式のように定義されている。この時、ｎは自然数である。Ｎは相の数を表している。また、Ｍnは変調率（０＜Ｍ＜１），θnは位相，φnは相電流ｉnと電圧指令値ｖnの位相差，Ｉnは平均電流を表している。
【００７３】
【数３】
2018011464.tif 000022
【００７４】
Ｄｃ（２ｎ−１）は、電圧指令値のうち、第１フライングキャパシタＣ１を使って電圧を出力するｄｕｔｙを表しており、Ｄｃ２ｎは第２フライングキャパシタＣ２を使って電圧を出力するｄｕｔｙである。
【００７５】
２Ｅ，Ｅ，０，−Ｅ，−２Ｅの５レベルの電圧をＰＷＭによって出力する場合、Ｄｃ（２ｎ−１）はＥの電圧を出力する期間と同義であり、Ｄｃ２ｎは−Ｅを出力する期間と同義である。
【００７６】
具体的には、Ｄｃ（２ｎ−１）およびＤｃ２ｎは図６のように、「Ｅ，０」の期間の一点鎖線と「０，−Ｅ」の期間の破線で表される。このとき電圧指令値の周波数よりも、キャリア周波数の方が十分に高いものとする。
【００７７】
第１フライングキャパシタＣ１および第２フライングキャパシタＣ２の電圧を出力している 間にながれる電流ｉｄ１，ｉｄ２は（７），（８）式で定義される 。（７）式においてＮ＝３とした場合はｉｄ１＝ｉ１＊Ｄｃ１＋ｉ２＊Ｄｃ３＋ｉ３＊Ｄｃ５となる。
【００７８】
【数４】
2018011464.tif 000023
【００７９】
しかし、実際にはスイッチングパターンによってフライングキャパシタに流れ込む電流の方向が変わるため、（７）式と（８）式だけではフライングキャパシタに流れる電流を推定できない。本実施形態２では上述した電流ｉｄ１，ｉｄ２と、第１，第２フライングキャパシタＣ１，Ｃ２が充電状態となるスイッチングパターンなのか、放電状態となるスイッチングパターンなのかを判断することで第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２を推定する。
【００８０】
本実施形態２では選択信号Ａ’で第１フライングキャパシタＣ１の２種類の接続パターンを表している。具体的には選択信号Ａ’＝１のときＭｏｄｅ２となり、選択信号Ａ’＝０の時Ｍｏｄｅ３となる。Ｍｏｄｅ２とＭｏｄｅ３の例を図４のＭｏｄｅ２，Ｍｏｄｅ３に示す。図中の丸印は導通中の相スイッチを表す。Ｍｏｄｅ２とＭｏｄｅ３では、第１フライングキャパシタＣ１に流れ込む電流の方向が異なる。
【００８１】
したがって、この選択信号Ａ’と電流ｉｄ１を用いることで第１フライングキャパシタＣ１の電流ｉｃ１を推定できる。負荷電流Ｉｕの方向を図１の方向に定義すると、電流ｉｄ１と選択信号Ａ’の関係は表６のように表すことができる。
【００８２】
【表６】
2018011464.tif 000024
【００８３】
また、同様に選択信号Ｂ’で第２フライングキャパシタＣ２の２種類の接続パターンを表している。具体的には、選択信号Ｂ’＝１のときＭｏｄｅ６となり、選択信号Ｂ’＝０のときＭｏｄｅ７となる。
【００８４】
したがって、第１，第２フライングキャパシタＣ１，Ｃ２の電流推定値ｉｃ１＿ｅｓｔ，ｉｃ２＿ｅｓｔは（９）式となる。
【００８５】
【数５】
2018011464.tif 000025
【００８６】
したがって、（９）式の電流推定値ｉｃ１＿ｅｓｔ，ｉｃ１＿ｅｓｔを第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２の代わりに（２）式に代入することで、フライングキャパシタの電圧誤差を求めることができる。電流推定値ｉｃ２＿ｅｓｔも同様の方法で求めることができる。
【００８７】
Ｎ＝３ （相数＝３）の場合での実施形態２の制御構成を、図７に示す。
【００８８】
ｉｃ１＿ｅｓｔ演算器７には、Ｕ相，Ｖ相，Ｗ相の電圧指令値ｖｕ，ｖｖ，ｖｗ と、Ｕ相、Ｖ相、Ｗ相の電流検出値ｉｕ，ｉｖ，ｉｗと１サンプリング前の選択信号Ａ’を入力する。ｉｃ１＿ｅｓｔ演算器７は（３）〜（７），（９）式に従って、電流推定値ｉｃ１＿ｅｓｔを出力する。
【００８９】
同様に、ｉｃ２＿ｅｓｔ演算器８には、Ｕ相，Ｖ相，Ｗ相の電圧指令値ｖｕ，ｖｖ，ｖｗと、Ｕ相，Ｖ相，Ｗ相の電流検出値ｉｕ，ｉｖ，ｉｗと１サンプリング前の選択信号Ｂ’を入力する。ｉｃ２＿ｅｓｔ演算器８は（３）〜（６），（８），（９）式に従って、電流推定値ｉｃ２＿ｅｓｔを出力する。 この電流推定値ｉｃ１＿ｅｓｔ，ｉｃ２＿ｅｓｔをｖｃ１補正部１，ｖｃ２補正部４，第１，第２極性判定部３，６に入力する。以下の動作は、実施形態１と同じである。
【００９０】
本実施形態２の計算手法を用いることで、フライングキャパシタの電流経路への電流センサの挿入を不要とすることができる。これにより、実施形態１と比較して小型化，低コスト化、電力変換器の製作容易性の面で有利となる。
【００９１】
［実施形態３］
まず、図２に基づいて、本実施形態３におけるマルチレベル電力変換器の回路構成を説明する。図２に示すように、本実施形態３におけるマルチレベル電力変換器は、第１，第２直流電圧源ＣDC1，ＣDC2と、共通モジュール９と、各相の相モジュール１０と、を有する。本実施形態３では、三相のマルチレベル電力変換器について説明するが、二相以上のマルチレベル電力変換器であればよい。
【００９２】
第１，第２直流電圧源ＣDC1，ＣDC2は、直列に接続される。
【００９３】
共通モジュール９は、基本セル１１，１２を直列接続して成る。基本セル１１は、第１直流電圧源ＣDC1の正極端に一端が接続された第１共通スイッチＳｃ１と、第１直流電圧源ＣDC1の負極端に一端が接続された第２共通スイッチＳｃ２と、第１共通スイッチＳｃ１の他端と第２共通スイッチＳｃ２の他端との間に介挿された第１フライングキャパシタＣ１と、第１共通スイッチＳｃ１と第１フライングキャパシタＣ１との共通接続点に一端が接続された第３共通スイッチＳｃ３と、第１フライングキャパシタＣ１と第２共通スイッチＳｃ２との共通接続点に一端が接続された第４共通スイッチＳｃ４と、を有する。第３共通スイッチＳｃ３の他端と第４共通スイッチＳｃ４の他端は接続される。
【００９４】
基本セル１２は、第２直流電圧源ＣDC2の正極端に一端が接続された第５共通スイッチＳｃ５と、第２直流電圧源ＣDC2の負極端に一端が接続された第６共通スイッチＳｃ６と、第５共通スイッチＳｃ５の他端と第６共通スイッチＳｃ６の他端との間に介挿された第２フライングキャパシタＣ２と、第５共通スイッチＳｃ５と第２フライングキャパシタＣ２との共通接続点に一端が接続された第７共通スイッチＳｃ７と、第２フライングキャパシタＣ２と第６共通スイッチＳｃ６との共通接続点に一端が接続された第８共通スイッチＳｃ８と、を有する。第７共通スイッチＳｃ７の他端と第８共通スイッチＳｃ８の他端は接続される。
【００９５】
次に、相モジュール１０について説明する。ここでは、Ｕ相の相モジュール１０について説明するが、Ｖ相，Ｗ相も同様である。
【００９６】
第１直流電圧源ＣDC1の正極端と第３，第４共通スイッチＳｃ３，Ｓｃ４の共通接続点との間に順次直列接続された第１，第２スイッチングデバイスＳＵ１，ＳＵ２と、第７，第８共通スイッチＳｃ７，Ｓｃ８の共通接続点と第２直流電圧源ＣDC2の負極端との間に順次直列接続された第３，第４スイッチングデバイスＳＵ３，ＳＵ４と、第１，第２スイッチングデバイスＳＵ１，ＳＵ２の共通接続点と第３，第４スイッチングデバイスＳＵ３，ＳＵ４の共通接続点との間に順次直列接続された第５，第６，第７，第８スイッチングデバイスＳＵ５，ＳＵ６ａ，ＳＵ６ｂ，ＳＵ７ａ，ＳＵ７ｂ，ＳＵ８と、第５，第６スイッチングデバイスＳＵ５，ＳＵ６ａの共通接続点と第７，第８スイッチングデバイスＳＵ７ａ，ＳＵ８の共通接続点との間に順次直列接続された第１，第２ダイオードＤＵ１ａ，ＤＵ１ｂ，ＤＵ２ａ，ＤＵ２ｂと、を有する。第６スイッチングデバイスＳＵ６ｂと第７スイッチングデバイスＳＵ７ａの共通接続点が出力端子Ｕとなる。第１，第２ダイオードＤＵ１ｂ，ＤＵ２ａの共通接続点は第１，第２直流電圧源ＣDC1，ＣDC2の共通接続点に接続される。なお、第６スイッチングデバイスＳＵ６ａ，ＳＵ６ｂおよび第７スイッチングデバイスＳＵ７ａ，ＳＵ７ｂはスイッチングデバイスの耐電圧のために２つのスイッチングデバイスを直列接続しているが、耐電圧の問題を解消すれば１つのスイッチングデバイスでも良い。また、第１ダイオードＤＵ１ａ，ＤＵ１ｂおよび第２ダイオードＤＵ２ａ，ＤＵ２ｂもダイオードの耐電圧のために２つのダイオードを直列接続しているが、耐電圧の問題を解消すれば１つのダイオードでも良い。
【００９７】
従来技術と本実施形態３の制御構成をそれぞれ、図８（ａ），（ｂ）に示す。図８（ｂ）に基づいて実施形態３の制御構成の動作について説明する。
【００９８】
図２の第１，第２フライングキャパシタ電圧ｖｃ１，ｖｃ２と第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２をそれぞれ検出する。
【００９９】
第１，第２フライングキャパシタ電圧ｖｃ１，ｖｃ２と第１，第２フライングキャパシタ電流ｉｃ１，ｉｃ２をｖｃ１補正部１，ｖｃ２補正部４に入力する。ｖｃ１補正部１，ｖｃ２補正部４は、（２）式に基づいてΔｔ後のフライングキャパシタ電圧ｖｃ１＿ｅｓｔ，ｖｃ２＿ｅｓｔを演算し、第１，第２演算器２，５へ出力する。
【０１００】
第１演算器２はΔｔ後のフライングキャパシタ電圧ｖｃ１＿ｅｓｔとＥ（フライングキャパシタ電圧指令値）を比較し、ｖｃ１＿ｅｓｔ＞Ｅのとき「１」，ｖｃ１＿ｅｓｔ≦Ｅのとき「０」を出力する。第１極性判定部３はｉｃ１＞０のとき「１」、ｉｃ１≦０のとき「０」を出力する。
【０１０１】
第２演算器５はΔｔ後のフライングキャパシタ電圧ｖｃ２＿ｅｓｔとＥ（フライングキャパシタ電圧指令値）を比較し、ｖｃ２＿ｅｓｔ＞Ｅのとき「１」，ｖｃ２＿ｅｓｔ≦Ｅのとき「０」を出力する。第２極性判定部６はｉｃ２＞０のとき「１」、ｉｃ２≦０のとき「０」を出力する。
【０１０２】
ＮＯＴ回路ＮＯＴ１，ＮＯＴ３は第１，第２演算器２，５の出力を反転させる。ＮＯＴ回路ＮＯＴ２，ＮＯＴ４は第１，第２極性判定部３，６の出力を反転させる。
【０１０３】
ＡＮＤ回路ＡＮＤ１は、ＮＯＴ回路ＮＯＴ１の出力とＮＯＴ回路ＮＯＴ２の出力が両方１のとき１を出力し、それ以外の時は０を出力する。ＡＮＤ回路ＡＮＤ２は第１演算器２の出力と第１極性判定部３の出力が両方１のとき１を出力し、それ以外のときは０を出力する。ＡＮＤ回路ＡＮＤ３は、ＮＯＴ回路ＮＯＴ３の出力とＮＯＴ回路ＮＯＴ４の出力が両方１のとき１を出力し、それ以外の時は０を出力する。ＡＮＤ回路ＡＮＤ４は第２演算器５の出力と第２極性判定部６の出力が両方１のとき１を出力し、それ以外のときは０を出力する。
【０１０４】
ＯＲ回路ＯＲ１はＡＮＤ回路ＡＮＤ１の出力とＡＮＤ回路ＡＮＤ２の出力のうち何れか一方が１のとき１を出力し、両方０のとき０を出力する。ＯＲ回路ＯＲ２はＡＮＤ回路ＡＮＤ３の出力とＡＮＤ回路ＡＮＤ４の出力のうち何れか一方が１のとき１を出力し、両方０のとき０を出力する。このＯＲ回路ＯＲ１の出力が選択信号Ａとなり、ＯＲ回路ＯＲ２の出力が選択信号Ｂとなる。
【０１０５】
すなわち、ｖｃ１＿ｅｓｔ≦Ｅ，ｉｃ１≦０のとき選択信号Ａ＝１，ｖｃ１＿ｅｓｔ≦Ｅ，ｉｃ１＞０のとき選択信号Ａ＝０，ｖｃ１＿ｅｓｔ＞Ｅ，ｉｃ１≦０のとき選択信号Ａ＝０，ｖｃ１＿ｅｓｔ＞Ｅ，ｉｃ１＞０のとき選択信号Ａ＝１とする。
【０１０６】
ｖｃ２＿ｅｓｔ≦Ｅ，ｉｃ２≦０のとき選択信号Ｂ＝１，ｖｃ２＿ｅｓｔ≦Ｅ，ｉｃ２＞０のとき選択信号Ｂ＝０，ｖｃ２＿ｅｓｔ＞Ｅ，ｉｃ２≦０のとき選択信号Ｂ＝０，ｖｃ２＿ｅｓｔ＞Ｅ，ｉｃ２＞０のとき選択信号Ｂ＝１とする。
【０１０７】
選択信号Ａが定まると、表７に従ってＭｏｄｅ１もしくはＭｏｄｅ２の選択ができる。選択されたＭｏｄｅに従って、共通モジュール内のスイッチングデバイスのオンオフ動作が定まり、第１フライングキャパシタＣ１が充電もしくは放電される。図９にその動作を示す。
【０１０８】
同様に、選択信号Ｂが定まると、表８に従ってＭｏｄｅ１もしくはＭｏｄｅ２の選択ができる。選択されたＭｏｄｅに従って、共通モジュール内のスイッチングデバイスのオンオフ動作が定まり、第２フライングキャパシタＣ２が充電もしくは放電される。
【０１０９】
【表７】
2018011464.tif 000026
【０１１０】
【表８】
2018011464.tif 000027
【０１１１】
以上示したように、本実施形態３によれば、フライングキャパシタ電圧のサンプリング遅延による誤差を、検出したフライングキャパシタの電流を用いて補償することで、フライングキャパシタ電圧のリプルを低減し出力電圧誤差を低減する。ことができる。
【０１１２】
さらにこれにより、出力電圧誤差の増大に伴う電力変換器の持つ制御性能の悪化を低減することができるため、電力変換器の信頼性が向上する。
【０１１３】
［実施形態４］
本実施形態４は実施形態２と同様に（３）式〜（８）式により電流ｉｄ１，ｉｄ２を算出する。
【０１１４】
実施形態３では、選択信号Ａで第１フライングキャパシタＣ１の２種類の接続パターンを表していた。具体的には選択信号Ａ＝１のときＭｏｄｅ１となり、選択信号Ａ＝０の時Ｍｏｄｅ２となる。
【０１１５】
したがって、この選択信号Ａと電流ｉｄ１を用いることで第１フライングキャパシタＣ１の電流ｉｃ１を推定できる。負荷電流Ｉｕの方向を図１の方向に定義すると、電流ｉｄ１と選択信号Ａの関係は表９のように表すことができる。
【０１１６】
【表９】
2018011464.tif 000028
【０１１７】
また、同様に選択信号Ｂで第２フライングキャパシタＣ２の２種類の接続パターンを表している。具体的には選択信号Ｂ＝１のときＭｏｄｅ２，選択信号Ｂ＝０のときＭｏｄｅ１となる。
【０１１８】
したがって、第１，第２フライングキャパシタＣ１，Ｃ２の電流推定値ｉｃ１＿ｅｓｔ，ｉｃ２＿ｅｓｔは  以下の（１０）となる。
【０１１９】
【数６】
2018011464.tif 000029
【０１２０】
したがって、（１０）式のｉｃ１＿ｅｓｔをｉｃ１の代わりに（２）式に代入することで、フライングキャパシタの電圧誤差を求めることができる。
【０１２１】
ｎ＝３（相数＝３）の場合での実施形態４の制御構成を、図１０に示す。図１０に示す各部の動作は実施形態２と同様である。
【０１２２】
本実施形態４の計算手法を用いることで、フライングキャパシタの電流経路への電流センサの挿入を不要とすることができる。
【０１２３】
これにより、実施形態３と比較して小型化、低コスト化、電力変換器の製作容易性の面で有利となる。
【０１２４】
なお、実施形態１〜４の発明は、直流電圧を交流電圧に変換するインバータに限らない。２相以上の交流電圧を直流電圧に変換するコンバータヘも適用できる。図１，２の構成の電力変換器であれば、インバータでもコンバータでもよい。 
【符号の説明】
【０１２５】
Ｃ１，Ｃ２…第１，第２フライングキャパシタ
ＣDC1，ＣDC2…第１，第２直流電圧源
Ｓｃ１〜Ｓｃ８…第１〜第８共通スイッチ
Ｓ１Ｕ〜Ｓ１０Ｕ，Ｓ１Ｖ〜Ｓ１０Ｖ，Ｓ１Ｗ〜Ｓ１０Ｗ…相スイッチ
Ｓｕ１〜Ｓｕ８，Ｓｖ１〜Ｓｖ８，Ｓｗ１〜Ｓｗ８…第１〜第８スイッチングデバイス
【図１】
2018011464.tif 000042
【図２】
2018011464.tif 000043
【図３】
2018011464.tif 000044
【図４】
2018011464.tif 000045
【図５】
2018011464.tif 000046
【図６】
2018011464.tif 000047
【図７】
2018011464.tif 000048
【図８】
2018011464.tif 000049
【図９】
2018011464.tif 000050
【図１０】
2018011464.tif 000051