(57)【要約】【課題】液晶パネルを調光駆動する液晶調光装置で、より低い消費電力で駆動しながら、面ムラ等を発生せず均質な調光制御を実現すること。【解決手段】調光素子29である液晶パネルに印加される商用交流電源21からの電源電圧を制限するためのスイッチング回路27，28と、商用交流電源21の電源電圧の位相に応じ、スイッチング回路27，28によって調光素子29に印加される電圧を制御するコンパレータ部22、ゼロクロスコンパレータ部23、タイミング発生回路24及びゲートドライバ25，26を含む制御系とを備える。【選択図】      図１
2018180284.tif 000002
【特許請求の範囲】
【請求項１】
液晶パネルを調光駆動する液晶調光装置において、
上記液晶パネルに印加される商用交流電源からの電源電圧を制限する電圧制限手段と、
上記商用交流電源の電源電圧の位相に応じ、上記電圧制限手段を介して上記液晶パネルに印加される電圧を制御する制御手段と
を備える液晶調光装置。
【請求項２】
上記電圧制限手段は、スイッチング素子による逆位相制御を行なう請求項１記載の液晶調光装置。
【請求項３】
上記制御手段は、上記商用交流電源のゼロクロス点からの立ち上がり及び立下り各１／４周期内の任意の位相において、電源電圧の絶対値が制限電圧以下で上記スイッチング素子をオン状態とし、電源電圧を上記液晶パネルに印加させ、上記電源電圧の絶対値が制限電圧より大きくなった時点で上記スイッチング素子をオフ状態とする請求項２記載の液晶調光装置。
【請求項４】
上記制御手段は、上記商用交流電源のゼロクロス点からの立ち上がり及び立下り各１／４周期内の任意の位相において、電源電圧の絶対値が制限電圧以下で上記スイッチング素子をオン状態とし、電源電圧を上記液晶パネルに印加させ、上記電源電圧の絶対値が制限電圧に到達したタイミングに合わせて上記スイッチング素子をオフ状態とし、上記液晶パネルに印加される電圧を維持させる請求項２記載の液晶調光装置。
【請求項５】
上記制御手段は、
上記液晶パネルに印加される電源電圧を基準電圧と比較してその比較結果により上記スイッチング素子をオン状態またはオフ状態とさせる比較手段と、
上記比較手段に与える基準電圧を可変調整する調整手段と
を備える請求項２記載の液晶調光装置。
【請求項６】
上記制御手段は、上記商用交流電源のゼロクロス点からの立ち上がり及び立下りの一方の１／４周期内の任意の位相において、電源電圧の絶対値が制限電圧以下で上記スイッチング素子をオン状態とし、電源電圧を上記液晶パネルに印加させ、上記電源電圧の絶対値が制限電圧より大きくなった時点で上記スイッチング素子をオフ状態とさせた後、上記商用交流電源のゼロクロス点からの立ち上がり及び立下りの他方の１／４周期内の任意の位相における動作を１乃至複数周期分停止して、同極性での電圧印加を連続させる請求項２記載の液晶調光装置。
【請求項７】
上記制御手段は、上記商用交流電源のゼロクロス点からの立ち上がり及び立下りの一方の１／４周期内の任意の位相において、電源電圧の絶対値が制限電圧以下で上記スイッチング素子をオン状態とし、電源電圧を上記液晶パネルに印加させ、上記電源電圧の絶対値が制限電圧より大きくなった時点で上記スイッチング素子をオフ状態とさせた後、上記商用交流電源のゼロクロス点からの立ち上がり及び立下りの他方の１／４周期内の任意の位相における動作を停止させた状態から、続く上記商用交流電源のゼロクロス点からの立ち上がり及び立下りの一方の１／４周期内の任意の位相における動作を停止させる請求項２記載の液晶調光装置。
【請求項８】
上記電圧制限手段は、バイポーラトランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ、ＳｉＣＦＥＴ、及びＧａＮＦＥＴの少なくとも１つをスイッチング素子として用いる請求項１記載の液晶調光装置。
【請求項９】
上記電圧制限手段は、ＰＮ接合ダイオード、ショットキダイオード、ファーストリカバリダイオード、ＳｉＣダイオード、ＧａＮダイオード、及びＭＯＳＦＥＴダイオードの少なくとも１つを整流素子として用いる請求項１記載の液晶調光装置。
【請求項１０】
液晶パネルを調光駆動する液晶調光方法において、
上記液晶パネルに印加される商用交流電源からの電源電圧を制限する電圧制限工程と、
上記商用交流電源の電源電圧の位相に応じ、上記電圧制限工程により上記液晶パネルに印加される電圧を制御する制御工程と
を有する液晶調光方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に高分子分散型液晶を用いる調光ガラス等に好適な液晶調光装置及び液晶調光方法に関する。
【背景技術】
【０００２】
商用電源からの交流電圧が透明電極に直接印加される場合と比較して、高分子分散型液晶の動作状態に対する不動作状態の割合を低減し、高い透明度を得ることができるようにした技術が提案されている。（例えば、特許文献１）
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−０７２８９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図８は、高分子分散型の液晶パネルを、簡易ブラインド機能を有する調光ガラス１０に適用した一般的な構成を例示するものである。図８（Ａ）は電源オフ時の状態を示す。すなわち、平行に配置された２枚の基板となる板ガラス１１，１２の各内面側の透明電極１３，１４と、スペーサ１５，１６とによって、内部に高分子分散液晶１７が封入、充填される。透明電極１３，１４には商用電源１８及びスイッチ１９が接続される。
【０００５】
ここではスイッチ１９がオフとなっているために、透明電極１３，１４間の高分子分散液晶１７には商用電源１８からの電圧が印加されない。高分子分散液晶１７では、図示するように内部の網目状の高分子繊維に沿った多数の液晶分子がそれぞれ不規則な方向に並ぶことで、２枚の板ガラス１１，１２間を光が透過できずに散乱される。この調光ガラス１０の状態では、磨りガラス状に光が散乱してほとんどの光が透過できないため、室内側から見て全体が白色状となり、調光ガラス１０の外部に例えば樹木が存在している場合でも、ただ漠然と当該樹木のシルエットがぼんやりと見えるのみとなる。
【０００６】
図８（Ｂ）は、上記スイッチ１９をオンした状態を示す。透明電極１３，１４間の高分子分散液晶１７には電圧が印加されて電界が形成され、高分子分散液晶１７中の液晶分子がそれぞれガラス面と直交する方向に長軸を揃えて並ぶこととなり、２枚の板ガラス１１，１２間を光が透過して透明となる。この調光ガラス１０の状態では、室内側から見て全面が透明となり、調光ガラス１０の外部に存在している樹木をしっかりと視認できる。
【０００７】
上記図８（Ａ）と図８（Ｂ）は、オフ状態、オン状態での調光ガラス１０の見え方を示したが、この種の調光ガラス１０では、中間調駆動を行なうことにより、散乱と透過の間の半透過状態を無段階に調整するような調光駆動が行なわれる。
【０００８】
図９は、家庭や会社で使用される、一般的な商用電源である交流１００［Ｖ］の電圧波形を例示するものである。同図は、実効電圧１００［Ｖ］で周波数６０［Ｈｚ］の同電圧波形を示すものであり、実効電圧が１００［Ｖ］である場合、波高値は略１４１［Ｖ］となる。この波高値は、調光ガラス１０として用いられる液晶素子の一般的な耐圧を大きく超えており、電源電圧をそのまま駆動電圧として印加することはできない。
【０００９】
そのため、通常はスライダック（登録商標）等とも称される可変単巻変圧器を使用して変圧する方法や、抵抗やコンデンサを用いて印加電圧を分割する方法が考えられるが、変圧器が大型で重量もあることや、抵抗、コンデンサ等の素子内部で電力が損失して消費電力が大きくなるなど、それぞれの方法においていずれも不具合が生じていた。
【００１０】
加えて、調光ガラス１０においては、家屋等での設置構造上、平板構造の一端、多くはコーナ部近傍に透明電極１３，１４双方と接続する端子部を設ける必要があり、調光素子として有する抵抗や容量の故に電圧降下が発生する。
【００１１】
図１０は、調光ガラス１０の左端側を端子側として商用電源１８と接続した状態を示すもので、同図における右端が末端側となる。そのため、調光ガラス１０のサイズによっては、端子側で商用電源１８から耐圧規格上の最大値となる電圧を印加したとしても、端子部とは逆側の末端部においては、調光ガラス１０を構成する液晶を駆動する電圧の閾値に達することができず、結果として面全体を均一に透過モードに移行させることができない可能性が生じる。
【００１２】
図１１は、調光ガラス１０を電気的に見た等価回路の構成を簡易化して示す図である。同図に示す如く、左端の端子側及び右端の末端側を挟んで、抵抗Ｒ１〜Ｒ２２、及び容量Ｃ１〜Ｃ４をラダー状に配置して接続した構成として示している。
【００１３】
図１２は、ピーク電圧値７０［Ｖ］（実効電圧値約５０［Ｖ］）の正弦波交流電源を調光ガラス１０に印加した場合の端子側電圧ＴＶと末端側電圧ＥＶの各波形を示す。図示するように、末端側電圧ＥＶは、ピーク電圧値が約３５［Ｖ］（実効電圧値約約２５［Ｖ］）となるように、端子側電圧ＴＶに比して波高値が低くなる。
【００１４】
調光ガラス１０の面積が大きくなった場合や、材料や構造の相違によって抵抗値及び容量が大きくなった場合、上記電圧降下により、端子側では透明となるように駆動されているにも拘わらず、末端側では完全に透明な駆動状態とならない可能性を生じ、調光ガラス１０として面ムラを生じることになる。この点は、上述した特許文献に記載された技術においても考慮されていない。
【００１５】
本発明は上記のような実情に鑑みてなされたもので、その目的とするところは、より低い消費電力で駆動しながら、面ムラ等を発生せず均質な調光制御を実現することが可能な液晶調光装置及び液晶調光方法を提供することにある。
【課題を解決するための手段】
【００１６】
本発明の一態様は、液晶パネルを調光駆動する液晶調光装置において、上記液晶パネルに印加される商用交流電源からの電源電圧を制限する電圧制限手段と、上記商用交流電源の電源電圧の位相に応じ、上記電圧制限手段を介して上記液晶パネルに印加される電圧を制御する制御手段とを備える。
【発明の効果】
【００１７】
本発明によれば、より低い消費電力で駆動しながら、面ムラ等を発生せず均質な調光制御を実現することが可能となる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態に係る液晶調光装置の回路構成を示す図。
【図２】同実施形態に係る商用電源からの交流電圧をそのまま調光素子に印加した場合の電圧波形を示す図。
【図３】同実施形態に係る第１の動作例でのフル階調駆動時の各信号波形を示すタイミングチャート。
【図４】同実施形態に係る第１の動作例での中間階調駆動時の各信号波形を示すタイミングチャート。
【図５】同実施形態に係る第１の動作例における端子側電圧と末端側電圧の各波形を示す図。
【図６】同実施形態に係る第１の動作例における端子側電圧と末端側電圧の各波形を示す図。
【図７】同実施形態に係る第２の動作例での駆動時の各信号波形を示すタイミングチャート。
【図８】一般的な高分子分散液晶を用いた調光ガラスの構造と調光状態を示す図。
【図９】図８の液晶調光素子に印加する商用電源の正弦波波形を示す図。
【図１０】図８の調光ガラスにおける電圧端子側と末端側の位置関係を示す図。
【図１１】図８の調光ガラスを電気的に見た等価回路の構成を例示する図。
【図１２】図８の調光ガラスの端子側電圧ＴＶと末端側電圧ＥＶの各波形を例示する図。
【発明を実施するための形態】
【００１９】
以下本発明を液晶調光装置に適用した場合の一実施形態について図面を参照して説明する。
【００２０】
［構成］  
図１は、本実施形態に係る液晶調光装置２０の回路構成を示すブロック図である。同図において、２１はＡＣ１００［Ｖ］の商用電源であり、その一端が接地されると共に、他端からの電源電圧が、スイッチング回路２７，２８を介して、調光素子２９に与えられる。
【００２１】
調光素子２９は、この液晶調光装置２０の駆動制御対象となる調光ガラスを示しており、上記図１１に示したような等価回路構成を有するもので、本図では抵抗ＲＬ９と静電容量ＣＬ９を直列接続したものとして表すこととする。ここで静電容量ＣＬ９の抵抗ＲＬ９と接続していない他端側を接地する。
【００２２】
スイッチング回路２７は、ＮチャンネルのＭＯＳＦＥＴ２７ａとその寄生ダイオード（Ｄ＋）２７ｂを有し、商用電源２１からの交流電源を、ＭＯＳＦＥＴ２７ａのドレイン及び寄生ダイオード２７ｂのカソードに与える。
【００２３】
同様にスイッチング回路２８は、ＮチャンネルのＭＯＳＦＥＴ２８ａとその寄生ダイオード（Ｄ−）２８ｂを有し、上記スイッチング回路２７のＭＯＳＦＥＴ２７ａのソース及び寄生ダイオード２７ｂのアノードを、ＭＯＳＦＥＴ２８ａのソース及び寄生ダイオード２８ｂのアノードと接続する。ＭＯＳＦＥＴ２８ａのドレインと寄生ダイオード２８ｂのカソードを、調光素子２９の上記抵抗ＲＬ９の一端に接続する。
【００２４】
上記スイッチング回路２７，２８を、ＭＯＳＦＥＴに代えてバイポーラトランジスタを用いて構成する場合には、併せて整流用の外付けダイオードを接続することで、同等の機能が実現可能となる。
【００２５】
また上記商用電源２１からの交流電源を、抵抗Ｒ３１と抵抗Ｒ３２とによる抵抗分圧部の、抵抗Ｒ３１の一端に与える。抵抗Ｒ３２の抵抗Ｒ３１と接続されていない他端側を接地する。
【００２６】
抵抗Ｒ３１と抵抗Ｒ３２は、例えば１９０［ｋΩ］と１０［ｋΩ］の抵抗値により、商用電源２１からの商用電源電圧を１／２０に分圧する。商用電源２１のからの商用電源電圧が実効値１００［Ｖ］、すなわちピーク値が±１４１［Ｖ］である場合、抵抗Ｒ３１と抵抗Ｒ３２の接続中点での電位は±７．０５［Ｖ］の範囲内で変化するものとなる。その接続中点での電位が、コンパレータ部２２を構成するコンパレータ２２ａ，２２ｂの各プラス（＋）入力とコンパレータ２２ｃのマイナス（−）入力、及びゼロクロスコンパレータ部２３を構成するコンパレータ２３ａのプラス（＋）入力にそれぞれ与えられる。
【００２７】
また上記抵抗Ｒ３１，Ｒ３２による抵抗分圧部と等しい分圧比を有する抵抗分圧部を構成する抵抗Ｒ３３と抵抗Ｒ３４が設けられ、上記スイッチング回路２８と調光素子２９間の電位を抵抗Ｒ３３の一端に与える。抵抗Ｒ３４の抵抗Ｒ３３と接続されていない他端側を接地する。
【００２８】
抵抗Ｒ３３と抵抗Ｒ３４も、例えば１９０［ｋΩ］と１０［ｋΩ］の抵抗値により、調光素子２９に供給される電圧を１／２０に分圧するもので、その接続中点での電位が、上記コンパレータ部２２を構成するコンパレータ２２ａのマイナス（−）入力に与えられる。
【００２９】
上記コンパレータ部２２のコンパレータ２２ｂには、可変直流電源２２ｄからの直流電圧値がマイナス（−）入力に与えられる。上記可変直流電源２２ｄは、調光素子２９での耐圧限度を例えば±７０［Ｖ］とすれば、その正側の耐圧限度＋７０［Ｖ］を最高値とし、上記抵抗Ｒ３１，Ｒ３２の分圧比に応じて１／２０とした、０［Ｖ］〜＋３．５［Ｖ］の範囲内で任意の電圧を、上記電圧＋Ｖcに相当する基準電圧として発生し、上記コンパレータ２２ｂのマイナス（−）入力に与える。
【００３０】
またコンパレータ部２２のコンパレータ２２ｃには、可変直流電源２２ｅからの直流電圧値がプラス（＋）入力に与えられる。上記可変直流電源２２ｅは、調光素子２９での耐圧限度を例えば±７０［Ｖ］とすれば、その負側の耐圧限度−７０［Ｖ］を最低値とし、上記抵抗Ｒ３１，Ｒ３２の分圧比に応じて１／２０とした、−３．５［Ｖ］〜０［Ｖ］の範囲内で任意の電圧を、上記電圧−Ｖcに相当する基準電圧として発生し、上記コンパレータ２２ｃのプラス（＋）入力に与える。
【００３１】
上記ゼロクロスコンパレータ部２３のコンパレータ２３ａのマイナス（−）入力には接地レベルの０［Ｖ］が与えられる。
【００３２】
そして、上記コンパレータ部２２を構成するコンパレータ２２ａ〜２２ｃ、及びゼロクロスコンパレータ部２３を構成するコンパレータ２３ａの各比較出力がタイミング発生回路２４に入力される。
【００３３】
タイミング発生回路２４は、コンパレータ２２ａ〜２２ｃ，２３ａの各出力により、電源電圧に対する制御タイミングを判断し、その判断結果に基づいてゲートドライバ２５，２６にそれぞれオン／オフを指示する制御信号を出力する。ゲートドライバ２５，２６は、タイミング発生回路２４からの制御信号に基づいて上記スイッチング回路２７，２８のＭＯＳＦＥＴ２７ａ，２８ａのゲートを開閉制御させる。このスイッチング回路２７，２８でのＭＯＳＦＥＴ２７ａ，２８ａの開閉によるスイッチング動作により、調光素子２９に印加される電圧の値がコントロールされる。
【００３４】
［第１の動作例］  
上記実施形態に係る第１の動作例を説明する。  
図２は、上記商用電源２１の供給する交流電圧をそのまま調光素子２９に印加した場合の電圧波形を示す。商用電源２１の実効値が１００［Ｖ］である場合、そのピーク値は±１４１［Ｖ］となるから、同図中の＋Ｖ0＝＋１４１［Ｖ］、−Ｖ0＝−１４１［Ｖ］である。上述したように上記調光素子２９の耐圧限度を例えば±７０［Ｖ］とすると、同じく同図中の＋Ｖc＝＋７０［Ｖ］、−Ｖc＝−７０［Ｖ］となるから、図中に矢印で示す電圧範囲、すなわち最高でも＋７０［Ｖ］以上と、最低でも−７０［Ｖ］以下の電圧を調光素子２９に印加してはならないことになる。
【００３５】
上記図１に示した回路構成では、商用電源２１からの交流電圧を抵抗分圧部により１／２０に分圧した上で、制御により判断するものとしており、具体的にはコンパレータ部２２のコンパレータ２２ｂのマイナス入力に与えられる、可変直流電源２２ｄからの０［Ｖ］〜＋３．５［Ｖ］の範囲内の直流電圧が、上記＋Ｖcに相当するプラス側の基準電圧となる。
【００３６】
同様に、コンパレータ部２２のコンパレータ２２ｃのプラス入力に与えられる、可変直流電源２２ｅからの−３．５［Ｖ］〜０［Ｖ］の範囲内の直流電圧が、上記−Ｖcに相当するマイナス側の基準電圧となる。
【００３７】
ここでコンパレータ２２ｂ，２２ｃに与えられる基準電圧が、固定値としての＋３．５［Ｖ］、−３．５［Ｖ］ではないのは、調光素子２９を拡散とフル階調の透明の２段階でオン／オフ駆動制御するのみではなく、拡散からフル階調である透明に至るまでの中間調で無段階に調整可能として駆動制御させるためである。
【００３８】
図３は、上記液晶調光装置２０が実行する、特に調光素子２９をフル階調で駆動する場合の各信号波形を示すタイミングチャートである。  
図３（Ａ）の（Ａ−１）における波形中、点線で示す部分が商用電源２１から供給される交流電源の波形を示す。
【００３９】
ゼロクロスコンパレータ部２３では、コンパレータ２３ａがこの交流電源の電圧を１／２０に分圧した値を接地レベルである０［Ｖ］と比較することにより、図３（Ａ−２）に示すように元の交流電圧の前半１／２周期の正部分で“１”レベル、後半の１／２周期の負部分で“０”レベルとなる比較結果をタイミング発生回路２４へ出力する。
【００４０】
加えて、商用電源２１からの電圧がゼロクロス点から立ち上がる前半の１／４周期において、商用電源２１からの電圧が０［Ｖ］から＋Ｖc［Ｖ］に至る間、図３（Ａ−３）に示すようにコンパレータ２２ｂの出力は“０”レベルとなる。
【００４１】
この間、タイミング発生回路２４からの制御信号に基づいて、図３（Ａ−５）に示すようにゲートドライバ２５がスイッチング回路２７のＭＯＳＦＥＴ２７ａをオン動作して開状態とさせる一方で、図３（Ａ−６）に示すようにゲートドライバ２６はスイッチング回路２８のＭＯＳＦＥＴ２８ａを依然としてオフ動作して閉状態としている。
【００４２】
そのため、商用電源２１からの電圧が、ゼロクロス点から立ち上がって＋Ｖc［Ｖ］に至る間、ＭＯＳＦＥＴ２７ａと寄生ダイオード２８ｂを通じて調光素子２９に供給され、図３（Ａ−１）中にハッチングで示すように印加電圧により充電される。
【００４３】
そして、商用電源２１からの電圧が＋Ｖc［Ｖ］に達した時点で、図３（Ａ−３）に示すようにコンパレータ２２ｂの出力が“１”レベルとなる。タイミング発生回路２４は、このコンパレータ２２ｂの出力に応じて、ゲートドライバ２５を介してスイッチング回路２７のＭＯＳＦＥＴ２７ａをオフ動作して閉状態とさせる。
【００４４】
そのため、図３（Ａ−１）に期間IIIａで示すように、商用電源２１から調光素子２９への電圧印加が断たれ、直後に端子側と末端側の面電位の相違により末端側に電荷が流れることで若干の電圧低下を生じるものの、調光素子２９自体が容量性負荷であり、調光素子２９に蓄えられた電荷が電源側には流れることなく、電位を保持することができる。
【００４５】
こうして商用電源２１の電圧の調光素子２９への供給を断っている状態で、商用電源２１の電圧が実際の調光素子２９での電位より低下すると、図３（Ａ−７）に示すようにこれらを比較しているコンパレータ部２２のコンパレータ２２ａの出力が“１”レベルから“０”レベルへと変化する。
【００４６】
その後、商用電源２１からの電圧がさらに低下し、周期後半当初の０［Ｖ］となった時点で、ゼロクロスコンパレータ部２３のコンパレータ２３ａの出力が“１”レベルから“０”レベルとなる。
【００４７】
以後、商用電源２１からの電圧がゼロクロス点から立ち下がる後半当初の１／４周期において、交流電源の電圧が０［Ｖ］から−Ｖc［Ｖ］に至る間、図３（Ａ−４）に示すようにコンパレータ２２ｃの出力は“０”レベルを維持する。
【００４８】
この間、タイミング発生回路２４からの制御信号に基づいて、図３（Ａ−６）に示すようにゲートドライバ２６がスイッチング回路２８のＭＯＳＦＥＴ２８ａをオン動作して開状態とさせる一方で、図３（Ａ−５）に示すようにゲートドライバ２５はスイッチング回路２７のＭＯＳＦＥＴ２７ａを依然としてオフ動作して閉状態としている。
【００４９】
そのため、商用電源２１からの電圧が、ゼロクロス点から立ち下がって−Ｖc［Ｖ］に至る間、ＭＯＳＦＥＴ２８ａと寄生ダイオード２７ｂを通じて調光素子２９に供給され、図３（Ａ−１）中にハッチングで示すように印加電圧により充電される。
【００５０】
そして、商用電源２１からの電圧が−Ｖc［Ｖ］に達した時点で、図３（Ａ−４）に示すようにコンパレータ２２ｃの出力が“１”レベルとなる。タイミング発生回路２４は、このコンパレータ２２ｃの出力に応じて、ゲートドライバ２６を介してスイッチング回路２８のＭＯＳＦＥＴ２８ａをオフ動作して閉状態とさせる。
【００５１】
そのため、図３（Ａ−１）に期間IIIｂで示すように、商用電源２１から調光素子２９への電圧印加が断たれ、直後に若干の電圧上昇を生じるものの、調光素子２９自体が容量性負荷であり、調光素子２９に蓄えられた電荷が電源側には流れることなく、電位を保持する。
【００５２】
上記図３（Ａ−１）の動作で得られた、調光素子２９に印加される端子側電圧ＴＶの波形を図３（Ｂ）に示す。
【００５３】
上述したようなスイッチング回路２７，２８のオン／オフ制御を行なうことで、規定の電圧＋Ｖc、−Ｖcより大きな電圧が調光素子２９に印加されるのを確実に回避しつつ、電位を維持するような電圧波形とすることができる。
【００５４】
また、スイッチング回路２７，２８におけるオン時間を最小とする駆動により、スイッチング回路２７，２８を構成するＭＯＳＦＥＴ２７ａ，２８ａによる内部損失電力を最小にすることができる。
【００５５】
また、正弦波の駆動電圧がピークを越えて電圧値の絶対値が低下する立下り位相時に、スイッチング回路２７，２８をオフとすることによって、商用電源２１の電圧絶対値が調光素子２９の電圧絶対値を下回る期間においても、調光素子２９の電圧が商用電源２１の電圧値に伴って低下することなく、次のゼロクロス点まで調光素子２９の印加電圧を維持することができる。
【００５６】
なお、上記図３に示した動作では、調光素子２９の耐圧限界を考慮して例えば＋Ｖc＝＋７０［Ｖ］、−Ｖc＝−７０［Ｖ］相当となる場合を例とした波形により説明したが、これは調光素子２９をフル階調、すなわちノーマルモードの高分子分散型液晶を用いた調光ガラスで最も光の透過度が高くなるような駆動状態を示したものであり、上述した如くコンパレータ部２２の可変直流電源２２ｄ，２２ｅにより基準電圧を調整することで、調光素子２９を散乱と透過の間の中間調で駆動することも同様に可能である。
【００５７】
図４は、そのような中間調駆動を行なう場合の各信号波形を示すタイミングチャートである。  
図４（Ａ）の（Ａ−１）における波形中、点線で示す部分が商用電源２１から供給される交流電源の波形を示す。
【００５８】
具体的な動作自体は上記図３の場合と同様であるので、詳細な説明は省略するが、商用電源２１からの電圧がゼロクロス点から立ち上がる前半の１／４周期において、商用電源２１からの電圧が０［Ｖ］から＋Ｖc［Ｖ］に至る間のみ、スイッチング回路２７のＭＯＳＦＥＴ２７ａをオン動作して開状態とさせて、商用電源２１からの電圧をＭＯＳＦＥＴ２７ａと寄生ダイオード２８ｂを通じて調光素子２９に供給させ、その後にオフ動作して、図４（Ａ−１）に期間IVａで示すように、電位を保持させる。
【００５９】
同様に、商用電源２１からの電圧が負となる周期後半においても、ゼロクロス点から立ち下がる後半当初の１／４周期において、交流電源の電圧が０［Ｖ］から−Ｖc［Ｖ］に至る間のみ、スイッチング回路２８のＭＯＳＦＥＴ２８ａをオン動作して開状態とさせて、商用電源２１からの電圧をＭＯＳＦＥＴ２８ａと寄生ダイオード２７ｂを通じて調光素子２９に供給させ、その後にオフ動作して、図４（Ａ−１）に期間IVｂで示すように電位を保持させる。
【００６０】
上記図４（Ａ−１）の動作で得られた、調光素子２９に印加される端子側電圧ＴＶの波形を図４（Ｂ）に示す。
【００６１】
このようにコンパレータ部２２の可変直流電源２２ｄ，２２ｅにおける基準電圧を、調光素子２９の耐圧限界に相当する値よりも小さく設定することにより、調光素子２９をフル階調ではなく、散乱と透過の間の任意の中間調で駆動することも可能となる。
【００６２】
図５は、本動作例の参照として、上記第１の動作例において逆位相制御により調光素子２９に印加される端子側電圧ＴＶと末端側電圧ＥＶの各波形を示す。図中に実線で示す端子側電圧ＴＶは、ゼロクロス点からの立ち上がりの１／４周期当初において、商用電源２１の電圧が０［Ｖ］から＋Ｖc［Ｖ］に至る間、一方のスイッチング素子によるオン期間として当該電圧が印加されることで、図中にハッチングで示すように電荷を蓄積しつつ、電圧値を上昇させる。
【００６３】
その後、商用電源２１の電圧が＋Ｖc［Ｖ］に達した時点で上記オン期間を終了し、２つのスイッチング素子を共にオフ期間とする。端子側電圧ＴＶはオフされた直後に若干の電圧低下を生じた後、調光素子２９自体が容量性負荷であるために電位を保持しながら、末端側への電荷の移動によって漸次緩やかに電位を低下させていく。
【００６４】
一方、図中に破線で示す末端側電圧ＥＶは、端子側電圧ＴＶに比して位相を送らせて順次電圧値を上昇させるもので、上記商用電源２１の電圧が＋Ｖc［Ｖ］に達してオフ期間となった後も上昇度は低下させるものの、さらに図示する毎に端子側から移動してくる電荷により漸次緩やかに電位を上昇させていく。
【００６５】
また、上記オフ期間においては、端子側電圧ＴＶと末端側電圧ＥＶとの差が時間経過に従って小さくなるもので、このオフ期間を十分長く設定すれば、端子側電圧ＴＶと末端側電圧ＥＶとの差がなくなる。
【００６６】
このように電圧印加を停止してから調光素子２９の端子側と末端側両端の電位が同電位方向に収束していくため、図１２で示すような正弦波駆動と比較して、上記端子側と末端側電圧の電位差が小さくなり、透過光量の相違による面ムラを小さくすることができる。
【００６７】
［第２の動作例］  
上記実施形態に係る第２の動作例を説明する。  
第１の動作例においては、図５に示すように商用電源２１からの電圧の周期後半に極性が反転することで、端子側電圧ＴＶと末端側電圧ＥＶとの差がある状態で、同様の動作が反転した極性で繰返されることになる。
【００６８】
図６は、上記図５から端子側電圧ＴＶと末端側電圧ＥＶの波形のみを抽出して示すもので、図中に実線で示す端子側電圧ＴＶと、破線で示す末端側電圧ＥＶとの差のハッチングで示した部分の面積の大小が、調光素子２９における端子側と末端側の透明度の面ムラの大小として現出するものと考えられる。
【００６９】
図７は、本実施形態の第２の動作例において、上記液晶調光装置２０が実行する、特に調光素子２９をフル階調で駆動する場合の各信号波形を示すタイミングチャートである。  
なお、本動作例においては、ゼロクロスコンパレータ部２３のコンパレータ２３ａの出力により、商用電源２１の電圧の周期をカウントするカウンタをタイミング発生回路２４内に備え、そのカウント値とコンパレータ２３ａのレベルを参照して、後述する図７（８）に示す間引き動作を実行するものとする。
【００７０】
図７（１）における波形中、点線で示す部分が商用電源２１から供給される交流電源の波形を示す。
【００７１】
ゼロクロスコンパレータ部２３では、コンパレータ２３ａがこの交流電源の電圧を１／２０に分圧した値を接地レベルである０［Ｖ］と比較することにより、図７（２）に示すように元の交流電圧の前半１／２周期の正部分で“１”レベル、後半の１／２周期の負部分で“０”レベルとなる比較結果をタイミング発生回路２４へ出力する。
【００７２】
加えて、商用電源２１からの電圧がゼロクロス点から立ち上がる前半の１／４周期において、商用電源２１からの電圧が０［Ｖ］から＋Ｖc［Ｖ］に至る間、図７（３）に示すようにコンパレータ２２ｂの出力は“０”レベルとなる。
【００７３】
この間、タイミング発生回路２４からの制御信号に基づいて、図７（６）に示すようにゲートドライバ２５がスイッチング回路２７のＭＯＳＦＥＴ２７ａをオン動作して開状態とさせる一方で、図７（７）に示すようにゲートドライバ２６はスイッチング回路２８のＭＯＳＦＥＴ２８ａを依然としてオフ動作して閉状態としている。
【００７４】
そのため、商用電源２１からの電圧が、ゼロクロス点から立ち上がって＋Ｖc［Ｖ］に至る間、ＭＯＳＦＥＴ２７ａと寄生ダイオード２８ｂを通じて調光素子２９に供給され、図７（１）中にハッチングで示すように印加電圧により充電される。
【００７５】
そして、商用電源２１からの電圧が＋Ｖc［Ｖ］に達した時点で、図７（３）に示すようにコンパレータ２２ｂの出力が“１”レベルとなる。タイミング発生回路２４は、このコンパレータ２２ｂの出力に応じて、ゲートドライバ２５を介してスイッチング回路２７のＭＯＳＦＥＴ２７ａをオフ動作して閉状態とさせる。
【００７６】
そのため、商用電源２１から調光素子２９への電圧印加が断たれ、直後に端子側と末端側の面電位の相違により末端側に電荷が流れることで若干の電圧低下を生じるものの、調光素子２９自体が容量性負荷であり、調光素子２９に蓄えられた電荷が電源側には流れることなく、電位を保持することができる。
【００７７】
こうして商用電源２１の電圧の調光素子２９への供給を断っている状態で、商用電源２１の電圧が実際の調光素子２９での電位より低下すると、図７（５）に示すようにこれらを比較しているコンパレータ部２２のコンパレータ２２ａの出力が“１”レベルから“０”レベルへと変化する。
【００７８】
この第１となる周期の前半における動作自体は、上記第１の動作例、及び上記図５で示した内容と同等である。
【００７９】
その後、商用電源２１からの電圧がさらに低下し、周期後半当初の０［Ｖ］となった時点で、ゼロクロスコンパレータ部２３のコンパレータ２３ａの出力が“１”レベルから“０”レベルとなる。
【００８０】
このコンパレータ２３ａの出力を受けて、タイミング発生回路２４では内部カウンタの値「０」とコンパレータ２３ａのレベルを参照して図７（８）に示すように間引き信号を“０”レベルから“１”レベルとする。
【００８１】
以後、商用電源２１からの電圧がゼロクロス点から立ち下がる周期後半において、タイミング発生回路２４は上記間引き信号が“１”レベルであるために、スイッチング回路２７，２８を共にオフ状態として、商用電源２１からのマイナスの電圧を調光素子２９に印加する過程を「間引く」処理を実行することで、容量性負荷である調光素子２９の電位状態を維持させる。
【００８２】
図７（１）において、端子側電圧ＴＶは周期前半の電位をほぼ保持しながら、漸次緩やかに電位を低下させていく。一方、末端側電圧ＥＶは、端子側電圧ＴＶより値は低いものの、漸次緩やかに電位を上昇させていくため、端子側電圧ＴＶと末端側電圧ＥＶとの差が時間経過に従って小さくなる。
【００８３】
その後、第２の周期当初に商用電源２１からの電圧が上昇して０［Ｖ］となった時点で、ゼロクロスコンパレータ部２３のコンパレータ２３ａの出力が“０”レベルから“１”レベルとなる。
【００８４】
このコンパレータ２３ａの出力を受けて、タイミング発生回路２４では内部カウンタの値を「＋１」更新設定して「１」とすると共に、コンパレータ２３ａのレベルを参照して、図７（８）に示すように間引き信号を“１”レベルから“０”レベルとする。
【００８５】
ここでタイミング発生回路２４は、商用電源２１の電圧と調光素子２９での電位とを比較するコンパレータ２２ａの出力により、スイッチング回路２７でのオン動作を遅延させ、調光素子２９での電位を保持させる。
【００８６】
そして、同コンパレータ２２ａの出力が“１”レベルとなった時点でこれに同期して上記ゲートドライバ２５を介してスイッチング回路２７をオン動作させ、商用電源２１からの電圧が＋Ｖc［Ｖ］となるまでの間、調光素子２９へのプラスの電圧印加を追加する。
【００８７】
図７（１）において、端子側電圧ＴＶではこの第２の周期前半でさらに短時間昇圧され、印加が停止された直後に若干低下するものの、上記第１の周期よりも高い電位を維持する。一方の末端側電圧ＥＶも、上記オン動作された期間にさらに電位を上昇させた後、漸次緩やかに電位を上昇させていき、上記第１の周期よりも端子側電圧ＴＶとの差が小さくなる。
【００８８】
この第２の周期の後半においても、上記第１の周期の後半と同様に、タイミング発生回路２４内部のカウンタのカウント値とコンパレータ２３ａのレベルを参照して、マイナスの電圧による調光素子２９への印加を間引く処理を実行する。
【００８９】
したがって、この第２の周期の後半においては、端子側電圧ＴＶが上記第１の周期よりも＋Ｖｃ［Ｖ］に近い電位を保持しつつ、末端側電圧ＥＶもこの端子側電圧ＴＶにより近い値で電位を保持する。
【００９０】
第３の周期においても、上記第２の周期と同様に、周期の前半で、調光素子２９からの供給電圧が調光素子２９の電位と等しくなってから＋Ｖc［Ｖ］となるまでの短時間だけ電圧の印加を実行させる。
【００９１】
端子側電圧ＴＶではこの短いオン動作期間でさらに昇圧され、印加が停止された直後に若干低下するものの、上記第２の周期よりもさらに＋Ｖｃ［Ｖ］に近い電位を維持する。一方の末端側電圧ＥＶも、上記オン動作された期間にさらに電位を上昇させた後、漸次緩やかに電位を上昇させていき、上記第２の周期よりも一層、端子側電圧ＴＶとの差が小さくなる。
【００９２】
この第３の周期の後半においても、上記第１及び第２の周期の各後半と同様に、タイミング発生回路２４内部のカウンタのカウント値とコンパレータ２３ａのレベルを参照して、マイナスの電圧による調光素子２９への印加を間引く処理を実行する。
【００９３】
したがって、この第３の周期の後半においては、端子側電圧ＴＶが上記第２の周期よりも＋Ｖｃ［Ｖ］に近い電位を保持しつつ、末端側電圧ＥＶは端子側電圧ＴＶと略等しい電位となる。
【００９４】
その後の第４の周期の前半において、タイミング発生回路２４は内部のカウンタのカウント値「３」とコンパレータ２３ａのレベルを参照して、図７（８）に示すように商用電源２１からプラスの電圧が与えられる期間においても間引き信号を“１”レベルとすることで、スイッチング回路２７をオフ動作させての電圧の印加を一時的に停止し、図７（Ａ）中の期間VIIで示すように調光素子２９での電位を保持させる。
【００９５】
以上、商用電源２１の電圧の３．５周期分に渡るプラスの電圧での調光素子２９の駆動を終え、商用電源２１の電圧がゼロクロス点から立ち下がってマイナスの電圧となった時点で、今度は上記タイミング発生回路２４がスイッチング回路２８でのオン動作を制御することにより、マイナスの電圧による上記と同様の駆動を３．５周期分に渡って実行する。
【００９６】
このように上記第２の動作例においては、第１乃至第３の周期で一方の極性による駆動を実行するために他方の極性による駆動を間引き処理としてキャンセルすることで、容量性負荷である調光素子２９を一方の極性で駆動して電位を保持させることで、電力消費を抑えながら、同時に端子側電圧ＴＶと末端側電圧ＥＶとの差を極力縮小させて、透明状態の面ムラを最小限に抑制させることができる。
【００９７】
加えて上記第３の周期以後の１／２周期においては、一方の極性による駆動自体も間引き処理としてキャンセルすることで、さらに調光素子２９の電位の維持のみで透明状態を維持させるようにしたため、一層の電力消費の削減を図りながら、透明状態の面ムラを最小限に抑制できる。
【００９８】
なお、上記第２の動作例では調光素子２９の実際の駆動周波数が１／７となったように、上記間引き処理により調光素子２９を交流駆動するための駆動周波数が大幅に低下することとなり、その時点で駆動している所望の透明度の階調によってはフリッカが認識されやすくなることもあり得る。
【００９９】
これは特に、極性が反転する瞬間の電位低下に伴って不透明状態となる時間が端子側より末端側で伸びることにより、末端側でのフリッカが視認されやすいこともあるため、間引き処理を行なう場合にはその時点で駆動している階調の透明度を勘案して、上記間引き処理を行なう周期数を適切に選定することが望ましい。
【０１００】
なお上記実施形態では、スイッチング回路のスイッチング素子としてＭＯＳＦＥＴを用い、ＭＯＳＦＥＴが有する寄生ダイオードによる整流作用を活用する場合を例にとって説明したが、本発明はこれに限らず、スイッチング素子としては他に、例えばバイポーラトランジスタ、ＩＧＢＴ、ＳｉＣＦＥＴ、ＧａＮＦＥＴでも同様の機能を呈する構成とすることができる。
【０１０１】
また同スイッチング素子に付帯する整流素子としては、例えばＰＮ接合ダイオード、ショットキダイオード、ファーストリカバリダイオード、ＳｉＣダイオード、ＧａＮダイオード、ＭＯＳＦＥＴダイオード等を用いることが考えられる。
【０１０２】
なお、上記実施形態では、電圧を印加しない状態で不透明な拡散状態となり、電圧を印加した状態で電圧値の上昇により随時透明度を上げる、ノーマルモードの高分子分散型液晶を用いる場合について例示したが、本発明はその逆の特性となるリバースモードのの高分子分散型液晶を用いる場合についても同様に適用することが可能となる。
【０１０３】
上記各実施形態では、高分子分散液晶を用いた液晶素子（調光素子）を例示しているが、これに限定されるものではない。液晶素子は偏光板及び配向膜を液晶層の両端に配置した構成でもよく、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）方式、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）方式、またはＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式などを用いることができる。また、調光素子として、液晶素子以外で、電圧により屈折率を変化する様々な種類の電気光学素子を用いることができる。
【０１０４】
また本発明は、基板がガラスである調光ガラスに限らず、基板が可撓性を有する合成樹脂素材によるフィルムを用いた装置であっても同様に適用することが可能である。
その他、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の発明が含まれており、開示される複数の構成要件から選択された組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、課題が解決でき、効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【０１０５】
１０…（ブラインド機能付き）調光ガラス、１１，１２…板ガラス、１３，１４…透明電極、１５，１６…スペーサ、１７…高分子分散液晶、１８…商用電源、１９…スイッチ、２０…液晶調光装置、２１…商用電源、２２…コンパレータ部、２２ａ〜２２ｃ…コンパレータ、２２ｄ，２２ｅ…可変直流電源、２３…ゼロクロスコンパレータ部、２３ａ…コンパレータ、２４…タイミング発生回路、２５，２６…ゲートドライバ、２７，２８…スイッチング回路、２９…調光素子（調光ガラス）、ＥＶ…末端側電圧、ＴＶ…端子側電圧。
【図１】
2018180284.tif 000003
【図２】
2018180284.tif 000004
【図３】
2018180284.tif 000005
【図４】
2018180284.tif 000006
【図５】
2018180284.tif 000007
【図６】
2018180284.tif 000008
【図７】
2018180284.tif 000009
【図８】
2018180284.tif 000010
【図９】
2018180284.tif 000011
【図１０】
2018180284.tif 000012
【図１１】
2018180284.tif 000013
【図１２】
2018180284.tif 000014