(57)【要約】【課題】効率的に積和演算を行うことが可能な半導体装置を提供する。【解決手段】乗算器と、加算器と、スイッチと、を有する半導体装置である。乗算器は第１の数と第２の数との乗算結果を出力する。加算器は乗算結果と第３の数との加算結果を出力する。乗算器は不揮発性メモリを有する。不揮発性メモリは、第１の数が奇数の場合の乗算結果が書き込まれる。第１の数が偶数の場合の乗算結果は、不揮発性メモリに書き込まれたデータをビットシフトすることで読み出される。スイッチにより、電源電圧の供給が停止される。不揮発性メモリは、チャネル形成領域に金属酸化物を有するトランジスタを含む。【選択図】図３
2018180975.tif 000002
【特許請求の範囲】
【請求項１】
乗算器と、
加算器と、
スイッチと、を有し、
前記乗算器は第１の数と第２の数との乗算結果を出力し、
前記加算器は前記乗算結果と第３の数との加算結果を出力し、
前記乗算器は不揮発性メモリを有し、
前記不揮発性メモリは、前記第１の数が奇数の場合の前記乗算結果が書き込まれ、
前記第１の数が偶数の場合の前記乗算結果は、前記不揮発性メモリに書き込まれたデータをビットシフトすることで読み出され、
前記スイッチにより、電源電圧の供給が停止されることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記不揮発性メモリは、チャネル形成領域に金属酸化物を有するトランジスタを含むことを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記スイッチはトランジスタであることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３の何れか一項に記載の半導体装置を複数有し、
人工ニューラルネットワークの計算を行うことが可能な半導体装置。
【請求項５】
請求項１乃至請求項３の何れか一項に記載の半導体装置を複数有し、
前記複数の半導体装置がそれぞれ有する前記スイッチに対し、畳み込みニューラルネットワークにおけるフィルタの画素数に応じてオン・オフを行うことを特徴とする半導体装置。
【請求項６】
複数のロジックエレメントを有し、
前記複数のロジックエレメントは、それぞれ乗算と加算を行い、
前記複数のロジックエレメントは、それぞれ共通のルックアップテーブルを有し、
前記複数のロジックエレメントは、畳み込みニューラルネットワークにおけるフィルタの画素数に応じて、パワーゲーティングを行うことを特徴とする半導体装置。
【請求項７】
請求項１乃至６の何れか一項に記載の半導体装置を有するテレビジョン装置。
【請求項８】
請求項１乃至６の何れか一項に記載の半導体装置を有する自動車。
【発明の詳細な説明】
【技術分野】
【０００１】
また、本発明の一形態は半導体装置に関する。
【０００２】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、記憶装置、電気光学装置、蓄電装置、半導体回路及び電子機器は、半導体装置を有する場合がある。
【０００３】
なお、本発明の一形態は上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【背景技術】
【０００４】
近年、人工ニューラルネットワーク（以下、ニューラルネットワークと呼ぶ）などの機械学習技術の開発が盛んに行われ、主に画像認識の分野で成功例が報告されている。ニューラルネットワークを用いたデータ処理は、膨大な計算量を必要とする。特に膨大な量の積和演算を必要とする。
【０００５】
例えば、以下の式（１）で表される積和演算がニューラルネットワークで用いられる。式（１）において、Ｘは入力値、Ｗは重み係数、Ｂはバイアス値、Ｙは出力値を示す。
【０００６】
Ｙ＝Σ（Ｘ・Ｗ）＋Ｂ                          （１）
【０００７】
ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）などを用いて、ニューラルネットワークの計算を行う場合、必要となるトランジスタ数が膨大になり、非効率的で消費電力が高い。そのため、効率よく積和演算を行う方法は、ニューラルネットワークの開発に携わる者にとって、重大な関心事である。
【０００８】
非特許文献１では、積和演算における乗算処理をルックアップテーブル（ＬＵＴ）で実現する構成が紹介されている。非特許文献１では、奇数入力に対応するデータのみをＬＵＴのメモリに保存し、偶数入力に対応するデータは、奇数入力に対応するデータを２倍、４倍とすることで、取得する例が開示されている。その結果、ＬＵＴ内に保存するデータ量を削減し、乗算処理の効率化を実現することができる。
【０００９】
また、近年、チャネル形成領域に酸化物半導体または金属酸化物を用いたトランジスタ（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒトランジスタ、以下、ＯＳトランジスタと呼ぶ）が注目されている。ＯＳトランジスタはオフ電流が極めて小さい。そのことを利用して、ＯＳトランジスタを用いたアプリケーションが提案されている。例えば、特許文献１では、ニューラルネットワークの学習に、ＯＳトランジスタを用いた例が開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１６‐２１９０１１号公報
【非特許文献】
【００１１】
【非特許文献１】Ｄｏｎｇｊｏｏ．Ｓｈｉｎ  ｅｔ  ａｌ．、“ＤＮＰＵ：Ａｎ  ８．１ＴＯＰＳ／Ｗ  Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ  ＣＮＮ−ＲＮＮ  Ｐｒｏｃｅｓｓｏｒ  ｆｏｒ  Ｇｅｎｅｒａｌ−Ｐｕｒｐｏｓｅ  Ｄｅｅｐ  Ｎｅｕｒａｌ  Ｎｅｔｗｏｒｋｓ”、ＩＥＥＥ  ＩＳＳＣＣ  Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，２０１７，ｐｐ．２４０‐２４２．
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明の一形態は、効率的に積和演算を行うことが可能な半導体装置を提供することを課題の一とする。また、本発明の一形態は、効率的にニューラルネットワークの計算を行うことが可能な半導体装置を提供することを課題の一とする。また、本発明の一形態は、消費電力の小さい半導体装置を提供することを課題の一とするまた、本発明の一形態は、新規な半導体装置を提供することを課題の一とする。
【００１３】
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一形態は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
【課題を解決するための手段】
【００１４】
本発明の一形態は、乗算器と、加算器と、スイッチと、を有する半導体装置である。乗算器は第１の数と第２の数との乗算結果を出力する。加算器は乗算結果と第３の数との加算結果を出力する。乗算器は不揮発性メモリを有する。不揮発性メモリは、第１の数が奇数の場合の乗算結果が書き込まれる。第１の数が偶数の場合の乗算結果は、不揮発性メモリに書き込まれたデータをビットシフトすることで読み出され、スイッチにより、電源電圧の供給が停止される。
【００１５】
上記形態において、不揮発性メモリは、チャネル形成領域に金属酸化物を有するトランジスタを含むことが好ましい。
【００１６】
上記形態において、スイッチはトランジスタであることが好ましい。
【００１７】
本発明の一形態は、上記記載の半導体装置を複数有し、人工ニューラルネットワークの計算を行うことが可能な半導体装置である。
【００１８】
本発明の一形態は、上記形態に記載の半導体装置を複数有し、複数の半導体装置が有するそれぞれのスイッチに対し、畳み込みニューラルネットワークにおけるフィルタの画素数に応じてオン・オフを行うことを特徴とする半導体装置である。
【００１９】
本発明の一形態は、複数のロジックエレメントを有する半導体装置である。複数のロジックエレメントは、それぞれ積和演算を行い、複数のロジックエレメントは、それぞれ共通のルックアップテーブルを有し、複数のロジックエレメントは、畳み込みニューラルネットワークにおけるフィルタの画素数に応じて、パワーゲーティングを行う。
【００２０】
本発明の一形態は、上記形態に記載の半導体装置を有するテレビジョン装置である。
【００２１】
本発明の一形態は、上記形態に記載の半導体装置を有する自動車である。
【発明の効果】
【００２２】
本発明の一形態により、効率的に積和演算を行うことが可能な半導体装置を提供することができる。また、本発明の一形態により、効率的にニューラルネットワークを構築することが可能な半導体装置を提供することができる。また、本発明の一形態により、消費電力の小さい半導体装置を提供することができる。また、本発明の一形態により、新規な半導体装置を提供することができる。
【００２３】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一形態は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２４】
【図１】画像の畳み込み演算の例を説明する図。
【図２】半導体装置におけるデータの流れを説明する図。
【図３】ロジックエレメントの構成例を示すブロック図。
【図４】ルックアップテーブルの一例を示す図。
【図５】ルックアップテーブルの構成例および動作例を示すブロック図。
【図６】ルックアップテーブルの構成例および動作例を示すブロック図。
【図７】ルックアップテーブルの構成例を示すブロック図。
【図８】ルックアップテーブルの構成例を示すブロック図。
【図９】シフタの構成例を示す回路図。
【図１０】シフタの動作例を示す回路図。
【図１１】シフタの動作例を示す回路図。
【図１２】シフタの動作例を示す回路図。
【図１３】シフタの動作例を示す回路図。
【図１４】畳み込みニューラルネットワークの概念を説明する図。
【図１５】テレビジョン装置の構成例を示す外観図およびブロック図。
【図１６】電子機器の例を説明する図。
【図１７】半導体装置の構成例を示す断面図。
【図１８】半導体装置の構成例を示す断面図。
【図１９】トランジスタの構成例を示す上面図および断面図。
【図２０】トランジスタの構成例を示す断面図。
【図２１】金属酸化物の原子数比の範囲を説明する図。
【図２２】トランジスタの構成例を示す上面図および断面図。
【図２３】半導体ウエハの上面図。
【図２４】電子部品の作製工程例を説明するフローチャートおよび斜視模式図。
【発明を実施するための形態】
【００２５】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００２６】
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
【００２７】
また、本明細書は、以下の実施の形態を適宜組み合わせることが可能である。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
【００２８】
なお、本明細書においてニューラルネットワークとは、生物の神経回路網を模し、学習によってニューロンどうしの結合強度を決定し、問題解決能力を持たせるモデル全般を指す。ニューラルネットワークは入力層、中間層（隠れ層ともいう）、出力層を有する。
【００２９】
また、本明細書において、ニューラルネットワークについて述べる際に、既にある情報からニューロンとニューロンの結合強度（重み係数とも言う）を決定することを「学習」と呼ぶ場合がある。
【００３０】
また、本明細書において、学習によって得られた結合強度を用いてニューラルネットワークを構成し、そこから新たな結論を導くことを「推論」と呼ぶ場合がある。
【００３１】
また、本明細書中において、高電源電圧をＨレベル（又はＶＤＤ）、低電源電圧をＬレベル（又はＧＮＤ）と呼ぶ場合がある。
【００３２】
また、本明細書において、配列の括弧が省略されて記載されている場合、それは配列要素のうち、不特定の１つを表す。例えば、メモリセルＭＣは、メモリセルＭＣ［０、０］乃至ＭＣ［１２７、７］のうち、不特定の１つのメモリセルを表す。
【００３３】
（実施の形態１）
本実施の形態では、ニューラルネットワークに必要な積和演算を実行することができる半導体装置ついて説明を行う。
【００３４】
《畳み込み演算の例》
図１は、畳み込みニューラルネットワーク（Ｃｏｎｖｏｌｕｔｉｏｎａｌ  Ｎｕｅｒａｌ  Ｎｅｔｗｏｒｋ；ＣＮＮ）における画像の畳み込み演算の例を示している。
【００３５】
図１は、４×４の画素から成る入力データが、３×３の画素から成るフィルタと畳み込み演算を行い、最終的に２×２の出力データを得る例を示している。なお、入力のチャンネル数は１とする。
【００３６】
また、図１は１６種類のフィルタが用意され、それぞれＦＤ［０］乃至ＦＤ［１５］と名称が与えられている。それに対応して、出力のチャンネル数は１６であり、それぞれＯＤ［０］乃至ＯＤ［１５］と名称が与えられている。例えば、入力データとＦＤ［０］との畳み込み演算の結果がＯＤ［０］である。
【００３７】
Ｘ１乃至Ｘ１６は、入力データにおける画素値を示している。
【００３８】
Ｗ１［０］乃至Ｗ９［０］はＦＤ［０］における画素値を示し、同様に、Ｗ１［１５］乃至Ｗ９［１５］はＦＤ［１５］における画素値を示している。なお、上記フィルタの画素値を重み係数と呼ぶ場合もある。
【００３９】
Ｙ１［０］乃至Ｙ４［０］はＯＤ［０］における画素値を示し、同様に、Ｙ１［１５］乃至Ｙ４［１５］はＯＤ［１５］における画素値を示している。
【００４０】
図２は、上記畳み込みニューラルネットワークの計算を行うことが可能な半導体装置１の構成例を示す。半導体装置１は、ロジックエレメント（ＬＥ）１０＿１乃至１０＿１２を有する。
【００４１】
なお、本明細書においてロジックエレメントとは、１つ以上のルックアップテーブルを有し、論理演算の最小単位となる回路のことを指す。複数のロジックエレメントを組み合わせることで、より大規模な論理演算を実行することができる。なお、ロジックエレメントを、ロジックセル（ＬＣ）または半導体装置と呼ぶ場合もある。
【００４２】
ＬＥ１０＿１乃至１０＿１２は、それぞれ演算器と加算器を有し積和演算を行うことができる。図２は、図１のうち、太枠で示した部分（入力データの左上３×３、ＦＤ［０］、ＯＤ［０］の左上）の演算処理の手順を示している。
【００４３】
ＬＥ１０＿１はＸ１とＷ１［０］との乗算を行い、その乗算結果をＬＥ１０＿２に渡している。
【００４４】
ＬＥ１０＿２はＸ２とＷ２［０］との乗算を行い、その乗算結果とＬＥ１０＿１から受け取ったデータとの加算を行い、その加算結果をＬ１０＿３に渡している。
【００４５】
ＬＥ１０＿３はＸ３とＷ３［０］との乗算を行い、その乗算結果とＬＥ１０＿２から受け取ったデータとの加算を行い、その加算結果をＬ１０＿４に渡している。
【００４６】
以下、同様の流れをＬＥ１０＿９まで行い、最終的にＹ１［０］を取得する。
【００４７】
ＬＥ１０＿１乃至１０＿１２は、それぞれスイッチ１１を有している。スイッチ１１がオンのときは、ロジックエレメントは動作可能で積和演算を行うことができる。スイッチ１１がオフのときは、ロジックエレメントは電源電圧が供給されない状態にあり、動作ができない。図２において、ＬＥ１０＿１乃至ＬＥ１０＿９は、スイッチ１１がオンであり、動作可能である。ＬＥ１０＿１０乃至ＬＥ＿１２は、スイッチ１１がオフであり、電力消費を抑えている状態にある。すなわち、パワーゲーティングの状態にある。
【００４８】
図１はフィルタの大きさが３×３なので、畳み込み演算に９個のロジックエレメントを使用したが、フィルタの大きさは常に一定と限らず、扱うニューラルネットワークによって適宜変動する。そのため、半導体装置１は、図２に示すよりもさらに多くのロジックエレメントを有することが好ましい。例えば、半導体装置１は、好ましくは４個以上１０２４個以下、さらに好ましくは４個以上５１２個以下、さらに好ましくは４個以上２５６個以下のロジックエレメントを有することが好ましい。上記の数のロジックエレメントを有することで、半導体装置１は様々な場合のニューラルネットワークの計算に対応することができる。
【００４９】
一方で、ロジックエレメントの数を増やすと、半導体装置１全体の消費電力が増大してしまう。そのため、図２に示すように、使用しないロジックエレメントの電源を積極的に遮断し、パワーゲーティングを行うことが好ましい。その結果、半導体装置１の消費電力を低減することができる。
【００５０】
図２に示す半導体装置１は、畳み込みニューラルネットワークだけに限らず、オートエンコーダ（ＡＥ：Ａｕｔｏ  Ｅｎｃｏｄｅｒ）や再起型ニューラルネットワーク（ＲＮＮ：Ｒｅｃｕｒｒｅｎｔ  ＮＮ）など、積和演算を行う他のニューラルネットワークにも適用可能である。
【００５１】
次に、上記ロジックエレメントの詳細について説明を行う。
【００５２】
〈〈ロジックエレメント〉〉
図３は、ＬＥ１０の構成例を示すブロック図である。ＬＥ１０は、ＬＵＴ２０、加算器１２、コンフィギュレーションメモリ（ＣＭ）１３、セレクタ１４、セレクタ１５、レジスタ１６、レジスタ１７、ＣＭ１８、トランジスタ１９を有する。
【００５３】
また、図３において、ｓｉｎ［３：０］（以下、ｓｉｎと呼ぶ）は４ビットの信号、ｃｏｎｔｅｘｔ［３：０］（以下、ｃｏｎｔｅｘｔと呼ぶ）は４ビットの信号、ｓｏｕｔ［７：０］（以下、ｓｏｕｔと呼ぶ）は８ビットの信号、ａｉｎ［１５：０］（以下、ａｉｎと呼ぶ）は１６ビットの信号、ａｏｕｔ［１５：０］（以下、ａｏｕｔと呼ぶ）は１６ビットの信号、ａｏｕｔ［７：０］はａｏｕｔの下位８ビットの信号、ａｏｕｔ［１５：８］はａｏｕｔの上位８ビットの信号、ｏｕｔ［７：０］は８ビットの信号、ｏｕｔ［１５：８］は８ビットの信号、をそれぞれ表す。また、ｏｕｔ［７：０］とｏｕｔ［１５：８］を１つにまとめたｏｕｔ［１５：０］をｏｕｔと呼ぶ場合がある。ｏｕｔは１６ビットの信号を表す。
【００５４】
ＬＵＴ２０は、ｓｉｎ（４ビット）と、ｃｏｎｔｅｘｔにより指定された重み係数（４ビット）との乗算を行い、上記乗算結果としてｓｏｕｔ（８ビット）を出力する機能を有する。すなわちＬＵＴ２０は乗算器としての機能を有する。
【００５５】
加算器１２はｓｏｕｔ（８ビット）とａｉｎ（１６ビット）との加算を行い、上記加算結果としてａｏｕｔ（１６ビット）を出力する機能を有する。
【００５６】
一般に、Ｎ項からなる８ビットの信号の加算において、加算結果がオーバーフローを起こさないために、８＋ｌｏｇ２Ｎビットの信号が必要になる。例えば、２５６項からなる８ビットの信号の加算において、８＋ｌｏｇ２２５６＝１６ビットの信号が必要になる。そのため、ａｉｎとａｏｕｔを１６ビットとすることで、加算器１２は２５６項までの加算に対応できるようになる。
【００５７】
ａｏｕｔのうち、下位８ビットはａｏｕｔ［７：０］としてセレクタ１４に入力され、上位８ビットはａｏｕｔ［１５：８］としてセレクタ１５に入力される。
【００５８】
セレクタ１４は、ＣＭ１３に保存されたデータに従って、ｓｏｕｔと、ａｏｕｔ［７：０］のどちらか一方を選択し、出力する機能を有する。
【００５９】
セレクタ１５は、ＣＭ１３に保存されたデータに従って、Ｌレベルの信号と、ａｏｕｔ［１５：８］のどちらか一方を選択し、出力する機能を有する。
【００６０】
ＬＥ１０が加算を行わず乗算のみを行う場合は、セレクタ１４はｓｏｕｔを出力し、セレクタ１５はＬレベルの信号を出力する。すなわち、ＬＥ１０はＬＵＴ２０の乗算結果をそのまま出力する。
【００６１】
ＬＥ１０が乗算と加算の両方を行う場合は、セレクタ１４はａｏｕｔ［７：０］出力し、セレクタ１５はａｏｕｔ［１５：８］を出力する。すなわち、ＬＥ１０は加算器１２の加算結果を出力する。
【００６２】
レジスタ１６はセレクタ１４から出力された信号を一旦保持する機能を有する。また、レジスタ１７はセレクタ１５から出力された信号を一旦保持する機能を有する。レジスタ１６に保持された信号はｏｕｔ［７：０］として、レジスタ１７に保持された信号はｏｕｔ［１５：８］として出力される。また、レジスタ１６およびレジスタ１７は信号ｒｅｓｅｔによって初期化される。ＬＥ１０はレジスタ１６およびレジスタ１７を有することで、任意のタイミングでｏｕｔ［７：０］およびｏｕｔ［１５：８］を出力することができる。
【００６３】
以上のように、ＬＥ１０は、ｓｉｎと、ｃｏｎｔｅｘｔにより指定された重み係数との乗算を行い、その乗算結果とａｉｎとの加算を行う積和演算回路として機能する。なお、図３で扱われる信号のビット数は一例であり、これに限定されない。図３で扱われる信号は、扱うデータに応じて、必要なビット数を設ければよい。
【００６４】
ＬＥ１０は、図２に示すＬＥ１０＿１乃至ＬＥ１０＿１２に用いることができる。例えば、入力データの画素値（Ｘ１乃至Ｘ１６など）をｓｉｎとして入力し、フィルターの画素値（Ｗ１［０］乃至Ｗ９［０］など）をｃｏｎｔｅｘｔにより指定し、その結果をｏｕｔとして得ることができる。
【００６５】
また、ＬＥ１０から出力されたｏｕｔは、図２に示すように、別のロジックエレメントに入力されることで、最終的にＹ１［０］などの出力データを得ることができる。
【００６６】
また、ＬＥ１０はマルチコンテキスト方式に対応しており、ｃｏｎｔｅｘｔの値を切り替えるだけで、図１に示すフィルタの種類（ＦＤ［０］乃至ＦＤ［１５］）を即座に切り替えることができる。また、フィルタごとにルックアップテーブルを設ける必要もなく、ルックアップテーブルを構成する回路を共通化させることができる。
【００６７】
〈ＬＵＴ２０〉
ＬＵＴ２０は、ｓｉｎと、ｃｏｎｔｅｘｔにより指定された重み係数との乗算結果に相当するデータセットを、ルックアップテーブルとして所有している。ＬＵＴ２０にｓｉｎとｃｏｎｔｅｘｔが入力されると、ＬＵＴ２０はそれぞれの組み合わせに対応した乗算結果をルックアップテーブルから選択し出力する。
【００６８】
なお、上記ルックアップテーブルのデータは、ｃｎｆｇ＿ｄａｔａとして外部から書き込まれる。また、ｃｎｆｇ＿ｄａｔａが書き込まれるメモリのアドレスは、信号ｗｏｒｄによって指定される。
【００６９】
図４は、ＬＵＴ２０が所有するルックアップテーブルの一例を示す。図４では、ｓｉｎとして｛０、１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５｝の１６値を想定し、重み係数（Ｗ）として｛−８、−７、−６、−５、−４、−３、−２、−１、０、１、２、３、４、５、６、７｝の１６値を想定している。図４は上記ｓｉｎと上記Ｗを掛け合わせた２５６値（＝１６×１６）の乗算結果を示している。
【００７０】
図４は４ビット（２４＝１６値）と４ビットの乗算結果を示している。これら乗算結果は８ビットのデータとしてＬＵＴ２０に記憶される。
【００７１】
なお、ｃｏｎｔｅｘｔは、乗算結果が保存されているルックアップテーブルの位置を示す信号である。例えば、図４において、Ｗ＝−８かつｓｉｎ＝１に対応する乗算結果は１行目に含まれ、Ｗ＝−７かつｓｉｎ＝１に対応する乗算結果は２行目に含まれ、以下同様に、Ｗ＝７かつｓｉｎ＝１に対応する乗算結果は１６行目に含まれている。ｃｏｎｔｅｘｔは、これら行数を指定する信号であり、Ｗの値そのものを含んでいるのではない。
【００７２】
図４のｓｉｎが偶数（０、２、４、６、８、１０、１２、１４）の場合の乗算結果は、ｓｉｎが奇数（１、３、５、７、９、１１、１３、１５）の場合の乗算結果から取得することができる。例えば、ｓｉｎ＝２の場合の乗算結果は、ｓｉｎ＝１の場合の乗算結果を２倍することで得られる。例えば、ｓｉｎ＝４の場合の乗算結果は、ｓｉｎ＝１の場合の乗算結果を４倍することで得られる。
【００７３】
また、２進数の演算において、２倍の乗算結果は数値を１ビットシフトすることで求めることができ、４倍の乗算結果は数値を２ビットシフトすることで求めることができる。一般的に、２ｉ倍の乗算結果は数値をｉビットシフトすることで求めることができる（ｉは１以上の整数）。
【００７４】
上記より、ＬＵＴ２０は、図４のうち、ｓｉｎが奇数の場合のみメモリに記憶すればよく、ｓｉｎが偶数の場合は、ｓｉｎが奇数の場合のデータをメモリから読み出し、さらにビットシフトさせることで得ることができる。すなわち、ＬＵＴ２０は、図４のデータ（２５６値）のうち、半分のデータ（１２８値）をメモリに保存すればよい。
【００７５】
図５はＬＵＴ２０の構成例を示すブロック図である。ＬＵＴ２０は、ワードドライバ２１と、デコーダ２２と、ビットドライバ２３と、マトリクス状に配置されたメモリセルＭＣ［０、０］乃至ＭＣ［１２７、７］と、シフタ４０とを有する。以下において、各メモリセルＭＣには１ビットのデータが格納されるとする。
【００７６】
メモリセルＭＣには、図４のデータのうち、ｓｉｎが奇数の場合に相当するデータが記憶される。同じ行に配置された８個のメモリセルが８ビットの乗算結果を格納し、これら８個のメモリセルが１２８行に渡って配置されている。なお、上記メモリセルＭＣの数は一例であり、これに限定されない。ＬＵＴ２０は、ルックアップテーブルの大きさに応じて、必要な数のメモリセルを設ければよい。
【００７７】
ワードドライバ２１は、信号ｗｏｒｄに従って、メモリセルＭＣ［０、０］乃至ＭＣ［１２７、７］のうち、ｃｎｆｇ＿ｄａｔａが書き込まれるメモリセルを選択する機能を有する。ワードドライバ２１は、配線ＷＬ［０］乃至ＷＬ［１２７］を介して、メモリセルＭＣに選択信号を供給する。
【００７８】
ビットドライバ２３はメモリセルＭＣにｃｎｆｇ＿ｄａｔａを供給する機能を有する。ワードドライバ２１に選択されたメモリセルＭＣは、配線ＢＬ［０］乃至ＢＬ［７］を介して、ビットドライバ２３から、ｃｎｆｇ＿ｄａｔａが書き込まれる。
【００７９】
デコーダ２２は、ｓｉｎおよびｃｏｎｔｅｘｔに従って、メモリセルＭＣ［０、０］乃至ＭＣ［１２７、７］のうち、ｃｎｆｇ＿ｄａｔａが読み出されるメモリセルを選択する機能を有する。デコーダ２２は、配線ＲＬ［０］乃至ＲＬ［１２７］を介して、メモリセルＭＣに選択信号を供給する。デコーダ２２に選択されたメモリセルＭＣは、配線ＭＬ［０］乃至ＭＬ［７］に読み出された結果を出力する。
【００８０】
シフタ４０は、信号ＳＴ［０：３］に従って、配線ＭＬ［０］乃至ＭＬ［７］と、配線ＳＬ［０］乃至ＳＬ［７］との電気的接続を制御する機能を有する。
【００８１】
最終的に、配線ＳＬ［０］乃至ＳＬ［７］から、ＬＵＴ２０の乗算結果として、ｓｏｕｔが出力される。
【００８２】
次に、図５および図６を用いて、ＬＵＴ２０におけるデータの流れを説明する。以下では例として、メモリセルＭＣ［０、７］乃至ＭＣ［０、０］に、それぞれ、“１、１、１、１、１、０、０、０”すなわち、１０進数で表すところの−８が記憶されている場合を考える。
【００８３】
まず、図５を用いて、ｓｉｎ＝１、Ｗ＝−８に対応する乗算結果が、ＬＵＴ２０から読み出される場合を考える。
【００８４】
デコーダ２２は、上記乗算結果が記憶されているメモリセルＭＣを選択する。この場合、メモリセルＭＣ［０、７］乃至ＭＣ［０、０］が選択される。配線ＭＬ［７］乃至ＭＬ［０］には、それぞれ、“１、１、１、１、１、０、０、０”が出力される。
【００８５】
シフタ４０は、配線ＭＬ［０］と配線ＳＬ［０］を電気的に接続し、配線ＭＬ［１］と配線ＳＬ［１］を電気的に接続し、配線ＭＬ［２］と配線ＳＬ［２］を電気的に接続し、配線ＭＬ［３］と配線ＳＬ［３］を電気的に接続し、配線ＭＬ［４］と配線ＳＬ［４］を電気的に接続し、配線ＭＬ［５］と配線ＳＬ［５］を電気的に接続し、配線ＭＬ［６］と配線ＳＬ［６］を電気的に接続し、配線ＭＬ［７］と配線ＳＬ［７］を電気的に接続させる。
【００８６】
その結果、配線ＳＬ［７］乃至ＳＬ［０］には、それぞれ、“１、１、１、１、１、０、０、０”が出力される。すなわち１０進数で表すことろの−８が出力される。
【００８７】
以上は、ｓｉｎに奇数が与えたられた場合の例であり、メモリセルＭＣ［０、７］乃至ＭＣ［０、０］に記憶されたデータが、そのまま配線ＳＬ［７］乃至ＳＬ［０］に出力される。
【００８８】
次に、図６を用いて、ｓｉｎ＝２、Ｗ＝−８に対応する乗算結果が、ＬＵＴ２０から読み出される場合を考える。
【００８９】
デコーダ２２は、上記乗算結果が記憶されているメモリセルＭＣを選択する。この場合も、メモリセルＭＣ［０、７］乃至ＭＣ［０、０］が選択される。配線ＭＬ［７］乃至ＭＬ［０］には、それぞれ、“１、１、１、１、１、０、０、０”が出力される。
【００９０】
シフタ４０は、配線ＭＬ［０］と配線ＳＬ［１］を電気的に接続し、配線ＭＬ［１］と配線ＳＬ［２］を電気的に接続し、配線ＭＬ［２］と配線ＳＬ［３］を電気的に接続し、配線ＭＬ［３］と配線ＳＬ［４］を電気的に接続し、配線ＭＬ［４］と配線ＳＬ［５］を電気的に接続し、配線ＭＬ［５］と配線ＳＬ［６］を電気的に接続し、配線ＭＬ［６］と配線ＳＬ［７］を電気的に接続する。また、配線ＳＬ［０］から“０”を出力する。
【００９１】
その結果、配線ＳＬ［７］乃至ＳＬ［０］には、それぞれ、“１、１、１、１、０、０、０、０”が出力される。すなわち１０進数で表すことろの、−１６が出力される。
【００９２】
以上は、ｓｉｎに偶数が与えたられた場合の例であり、メモリセルＭＣ［０、７］乃至ＭＣ［０、０］に記憶されたデータが、１ビットシフトされて、配線ＳＬ［７］乃至ＳＬ［０］に出力される。
【００９３】
ＬＵＴ２０は、図４のうち、半分のデータ（ｓｉｎが奇数のデータ）のみを記憶すればよく、残りの半分のデータ（ｓｉｎが偶数のデータ）は、ｓｉｎが奇数のデータをビットシフトすることで得ることができる。
【００９４】
図７は、シフタ４０を持たない場合のＬＵＴ２０の構成例を示すブロック図である。この場合、ＬＵＴ２０は、図４の全てのデータを記憶する必要がある。そのため、図５の２倍に相当する８×２５６のメモリセルＭＣが必要になる。
【００９５】
以上より、ＬＵＴ２０はシフタ４０を有することで、必要なメモリの数を半分にすることができる。その結果、ＬＥ１０の回路面積を削減することができる。また、配線ＭＬの配線負荷を低減することができ、ＬＥ１０の動作速度を向上させることができる。
【００９６】
なお、配線ＭＬ［７］乃至ＭＬ［０］に出力されるデータは、それぞれメモリセルＭＣ［０、７］乃至ＭＣ［０、０］に記憶されているデータの反転信号でもよい。その場合、配線ＳＬ［７］乃至ＳＬ［０］の出力先にインバータを設けることで、データの整合性をとることができる。
【００９７】
メモリセルＭＣとして、フラッシュメモリや、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ  ｃｈａｎｇｅ  ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ＲＡＭ）などの不揮発性メモリを用いることができる。
【００９８】
また、メモリセルＭＣとして、ＯＳトランジスタを用いた不揮発性メモリ（以下、ＯＳメモリ）を用いてもよい。特に、ＯＳメモリは、フラッシュメモリと比べてデータを書き込む際の消費電力が小さい。また、フラッシュメモリやＲｅＲＡＭのように、データを書き込む際に素子が劣化することもなく、データの書き込み可能回数に制限が無い。
【００９９】
また、ＯＳメモリを用いることで、メモリセルＭＣは１ビット（２値）のデータだけでなく２ビット（４値）以上の多値データを記憶することも可能になる。また、ＯＳメモリを用いることで、メモリセルＭＣはアナログデータを記憶することも可能になる。この場合のアナログデータとは、３ビット（８値）以上分解能を有するデータのことを指す。上述した多値データがアナログデータに含まれる場合もある。
【０１００】
なお、ＯＳメモリを用いたメモリセルＭＣと、シフタ４０の詳細は後述する実施の形態２で説明を行う。
【０１０１】
再び、図３の説明に戻る。
【０１０２】
〈パワーゲーティング〉
トランジスタ１９は図２に示すスイッチ１１に相当する。トランジスタ１９はＣＭ１８に保存されたデータに従って、ＬＥ１０のパワーゲーティングを行う機能を有する。トランジスタ１９をオフにすることで、ＬＥ１０は、電源電圧の供給が停止された状態になる。その結果、ＬＥ１０は消費電力を節約することができる。
【０１０３】
電源から遮断された状態でも、ＬＵＴ２０はルックアップテーブルのデータを不揮発性メモリ（メモリセルＭＣ）に保存しているので、ルックアップテーブルのデータを失うことはない。
【０１０４】
メモリセルＭＣと同様に、ＣＭ１３およびＣＭ１８は、フラッシュメモリ、ＲｅＲＡＭ、ＭＲＡＭ、ＰＲＡＭ、ＦｅＲＡＭ、ＯＳメモリなどの不揮発性メモリを用いることができる。
【０１０５】
以上、本実施の形態に示すロジックエレメントを用いることで、効率的に積和演算を行うことが可能な半導体装置を提供することができる。また、効率的にニューラルネットワークを構築することが可能な半導体装置を提供することができる。また、消費電力の小さい半導体装置を提供することができる。
【０１０６】
（実施の形態２）
本実施の形態では、実施の形態１に示すＬＵＴ２０のより詳細な構成例ついて説明を行う。なお、実施の形態１と重複する部分の説明は省略する。
【０１０７】
図８は、ＬＵＴ２０の構成例を示すブロック図である。図８に示すブロック図は、プリチャージ回路ＰＣ［０］乃至ＰＣ［７］とを有する点で、図５のブロック図と異なる。
【０１０８】
プリチャージ回路ＰＣは、トランジスタ２８、トランジスタ２９およびインバータ３１を有する。配線ＰＬにＬレベルが与えられると、トランジスタ２８はオンになり、配線ＳＬをＨレベルにする（プリチャージするとも言う）。
【０１０９】
メモリセルＭＣは、トランジスタ２４と、トランジスタ２５と、トランジスタ２６と、を有する。
【０１１０】
トランジスタ２４のゲートは配線ＷＬに電気的に接続される。トランジスタ２４のソースまたはドレインの一方は配線ＢＬに電気的に接続され、他方はトランジスタ２５のゲートに電気的に接続される。トランジスタ２５のソースまたはドレインの一方はＧＮＤに電気的に接続され、他方はトランジスタ２６のソースまたはドレインの一方に電気的に接続される。トランジスタ２６のゲートは配線ＲＬに電気的に接続される。トランジスタ２６のソースまたはドレインの他方は配線ＭＬに電気的に接続される。
【０１１１】
なお、トランジスタ２５のゲートをノードＦＮと呼称する場合がある。
【０１１２】
次に、メモリセルＭＣにデータを書き込む際の動作について説明を行う。例として、メモリセルＭＣ［０、０］に“１”（Ｈレベル）を、メモリセルＭＣ［０、１］乃至ＭＣ［１、７］に“０”（Ｌレベル）を書き込む場合について説明を行う。
【０１１３】
まず、ワードドライバ２１が配線ＷＬ［０］をＨレベルにし、メモリセルＭＣ［０、０］乃至ＭＣ［０、７］のトランジスタ２４をオンにする。
【０１１４】
ビットドライバ２３から、配線ＢＬ［０］を介して、メモリセルＭＣ［０、０］のノードＦＮに“１”が書き込まれ、配線ＢＬ［１］を介して、メモリセルＭＣ［０、１］のノードＦＮに“０”が書き込まれる。同様に、メモリセルＭＣ［０、２］乃至ＭＣ［０、７］のノードＦＮに“０”が書き込まれる。
【０１１５】
次に、配線ＷＬ［０］をＬレベルにし、メモリセルＭＣ［０、０］乃至ＭＣ［０、７］のトランジスタ２４をオフにする。
【０１１６】
その結果、メモリセルＭＣ［０、０］に書き込まれた“１”と、メモリセルＭＣ［０、１］乃至ＭＣ［０、７］に書き込まれた“０”が保持される。メモリセルＭＣ［０、０］乃至ＭＣ［０、７］は“１、０、０、０、０、０、０、０”を保持する。
【０１１７】
メモリセルＭＣにおいて、トランジスタ２４はオフ電流が極めて小さいトランジスタを用いることが好ましい。オフ電流が極めて小さいトランジスタとして、チャネル形成領域に金属酸化物を有するＯＳトランジスタが挙げられる。トランジスタ２４にＯＳトランジスタを用いることで、メモリセルＭＣは、ノードＦＮに書き込まれた電荷を長期間保持することができる。すなわち、メモリセルＭＣを不揮発性メモリとして機能させることができる。
【０１１８】
次に、メモリセルＭＣからデータを読み出す際の動作について説明を行う。例として、メモリセルＭＣ［０、０］に書き込まれた“１”と、メモリセルＭＣ［０、１］乃至ＭＣ［０、７］に書き込まれた“０”とを読み出す場合について考える。
【０１１９】
まず、配線ＰＬにＬレベルが与えられ、回路ＰＣ［０］乃至ＰＣ［７］のトランジスタ２８がオンになり、配線ＳＬ［０］乃至ＳＬ［７］がＨレベルにプリチャージされる。
【０１２０】
次に、デコーダ２２が配線ＲＬ［０］にＨレベルを与えて、メモリセルＭＣ［０、０］乃至ＭＣ［０、７］のトランジスタ２６をオンにする。
【０１２１】
このとき、メモリセルＭＣ［０、０］において、ノードＦＮはＨレベルのため、トランジスタ２５もオンになる。トランジスタ２５、２６がオンになるため、配線ＭＬ［０］はＧＮＤと導通状態になり、配線ＭＬ［０］がＬレベルになる。
【０１２２】
このとき、メモリセルＭＣ［０、１］において、ノードＦＮはＬレベルのため、トランジスタ２５はオフを維持する。配線ＭＬ［１］とＧＮＤとの導通は遮断され、配線ＭＬ［１］は電気的に浮遊状態になる。同様に、配線ＭＬ［２］乃至ＭＬ［７］も電気的に浮遊状態になる。
【０１２３】
次に、配線ＰＬにＨレベルを与えて、回路ＰＣ［０］乃至ＰＣ［７］のトランジスタ２８をオフにする。配線ＳＬ［０］乃至ＳＬ［７］は、トランジスタ２９およびインバータ３１によって、Ｈレベルが維持される。
【０１２４】
ここでは、一例として、シフタ４０は、配線ＳＬ［０］を配線ＭＬ［０］と電気的に接続し、配線ＳＬ［１］を配線ＭＬ［１］と電気的に接続し、配線ＳＬ［２］を配線ＭＬ［２］と電気的に接続し、配線ＳＬ［３］を配線ＭＬ［３］と電気的に接続し、配線ＳＬ［４］を配線ＭＬ［４］と電気的に接続し、配線ＳＬ［５］を配線ＭＬ［５］と電気的に接続し、配線ＳＬ［６］を配線ＭＬ［６］と電気的に接続し、配線ＳＬ［７］を配線ＭＬ［７］と電気的に接続することにする。
【０１２５】
配線ＳＬ［０］は、配線ＭＬ［０］を介して、ＧＮＤと導通状態になる。その結果、配線ＳＬ［０］はＨレベルからＬレベルへ変化する。
【０１２６】
配線ＭＬ［１］は配線ＳＬ［１］と導通状態になる。配線ＳＬ［１］は、トランジスタ２９およびインバータ３１によってＨレベルに維持されているので、配線ＭＬ［１］もＨレベルになる。同様に、配線ＭＬ［２］乃至ＭＬ［７］もＨレベルとなる。
【０１２７】
結果として、配線ＳＬ［０］乃至ＳＬ［７］は“０、１、１、１、１、１、１、１”を出力する。これらのデータをインバータによって反転させることで、ＬＵＴ２０は、メモリセルＭＣ［０、０］乃至ＭＣ［０、７］に書き込まれた“１、０、０、０、０、０、０、０”を出力することができる。
【０１２８】
なお、メモリセルＭＣは、必要に応じて、トランジスタ２５のゲートに電気的に接続された容量素子を設けてもよい。
【０１２９】
また、トランジスタ２５、２６としてｐチャネル型トランジスタを用いてもよい。その場合、トランジスタ２５のソースまたはドレインの一方は、Ｈレベルを与える配線と電気的に接続されることが好ましい。
【０１３０】
また、トランジスタ２４は第２ゲートを設けてもよい。第２ゲートは、第１ゲートと半導体層を間に介して重なる領域を有することが好ましい。トランジスタ２４は第２ゲートを有することで、しきい値電圧を制御することができる。また、第１ゲートと第２ゲートを電気的に接続することで、オン電流を増大させることができる。
【０１３１】
次に、図９乃至図１３を用いてシフタ４０の詳細について説明を行う。
【０１３２】
図９に示すシフタ４０は、トランジスタ４１乃至４８、トランジスタ５１乃至５７、トランジスタ６１乃至６６およびトランジスタ７１乃至７５を有する。ＳＴ［０］乃至ＳＴ［３］はそれぞれ１ビットの信号である。トランジスタ４１乃至４８はＳＴ［０］に従ってオン・オフを行い、トランジスタ５１乃至５７はＳＴ［１］に従ってオン・オフを行い、トランジスタ６１乃至６６はＳＴ［２］に従ってオン・オフを行い、トランジスタ７１乃至７５はＳＴ［３］に従ってオン・オフを行う。
【０１３３】
図１０は、ＳＴ［０］にＨレベル、それ以外のＳＴ［１］乃至ＳＴ［３］にＬレベルが与えられたときのシフタ４０の動作を示している。このとき、トランジスタ４１乃至４８がオンになり、それ以外のトランジスタは全てオフになる。配線ＭＬ［０］は配線ＳＬ［０］に電気的に接続され、配線ＭＬ［１］は配線ＳＬ［１］に電気的に接続され、配線ＭＬ［２］は配線ＳＬ［２］に電気的に接続され、配線ＭＬ［３］は配線ＳＬ［３］に電気的に接続され、配線ＭＬ［４］は配線ＳＬ［４］に電気的に接続され、配線ＭＬ［５］は配線ＳＬ［５］に電気的に接続され、配線ＭＬ［６］は配線ＳＬ［６］に電気的に接続され、配線ＭＬ［７］は配線ＳＬ［７］に電気的に接続される。
【０１３４】
これは、図５と同様に、メモリセルＭＣに記憶されているデータが、そのまま配線ＳＬ［０］乃至ＳＬ［７］に出力される例を示している。
【０１３５】
図１１は、ＳＴ［１］にＨレベル、それ以外のＳＴ［０］、ＳＴ［２］およびＳＴ［３］にＬレベルが与えられたときのシフタ４０の動作を示している。このとき、トランジスタ５１乃至５７がオンになり、それ以外のトランジスタは全てオフになる。配線ＭＬ［０］は配線ＳＬ［１］に電気的に接続され、配線ＭＬ［１］は配線ＳＬ［２］に電気的に接続され、配線ＭＬ［２］は配線ＳＬ［３］に電気的に接続され、配線ＭＬ［３］は配線ＳＬ［４］に電気的に接続され、配線ＭＬ［４］は配線ＳＬ［５］に電気的に接続され、配線ＭＬ［５］は配線ＳＬ［６］に電気的に接続され、配線ＭＬ［６］は配線ＳＬ［７］に電気的に接続される。
【０１３６】
これは、図６と同様に、メモリセルＭＣに記憶されたデータが、１ビットシフトされて、配線ＳＬ［０］乃至ＳＬ［７］に出力される例を示している。このとき、配線ＳＬ［０］は配線ＭＬ［０］乃至ＭＬ［７］のいずれとも接続しないため、プリチャージされた状態（Ｈレベル）を維持している。その結果、配線ＳＬ［０］は出力先に設けられたインバータによって、Ｌレベル（“０”）を出力する。
【０１３７】
図１２は、ＳＴ［２］にＨレベル、それ以外のＳＴ［０］、ＳＴ［１］およびＳＴ［３］にＬレベルが与えられたときのシフタ４０の動作を示している。このとき、トランジスタ６１乃至６６がオンになり、それ以外のトランジスタは全てオフになる。配線ＭＬ［０］は配線ＳＬ［２］に電気的に接続され、配線ＭＬ［１］は配線ＳＬ［３］に電気的に接続され、配線ＭＬ［２］は配線ＳＬ［４］に電気的に接続され、配線ＭＬ［３］は配線ＳＬ［５］に電気的に接続され、配線ＭＬ［４］は配線ＳＬ［６］に電気的に接続され、配線ＭＬ［５］は配線ＳＬ［７］に電気的に接続される。
【０１３８】
これは、メモリセルＭＣに記憶されたデータが、２ビットシフトされて、配線ＳＬ［０］乃至ＳＬ［７］に出力される例を示している。このとき、配線ＳＬ［０］、ＳＬ［１］は、Ｈレベルを維持している。その結果、配線ＳＬ［０］、ＳＬ［１］は出力先に設けられたインバータによって、Ｌレベル（“０”）を出力する。
【０１３９】
図１３は、ＳＴ［３］にＨレベル、それ以外のＳＴ［０］乃至ＳＴ［２］にＬレベルが与えられたときのシフタ４０の動作を示している。このとき、トランジスタ７１乃至７５がオンになり、それ以外のトランジスタは全てオフになる。配線ＭＬ［０］は配線ＳＬ［３］に電気的に接続され、配線ＭＬ［１］は配線ＳＬ［４］に電気的に接続され、配線ＭＬ［２］は配線ＳＬ［５］に電気的に接続され、配線ＭＬ［３］は配線ＳＬ［６］に電気的に接続され、配線ＭＬ［４］は配線ＳＬ［７］に電気的に接続される。
【０１４０】
これは、メモリセルＭＣに記憶されたデータが、３ビットシフトされて、配線ＳＬ［０］乃至ＳＬ［７］に出力される例を示している。このとき、配線ＳＬ［０］乃至ＳＬ［２］は、Ｈレベルを維持している。その結果、配線ＳＬ［０］乃至ＳＬ［２］は出力先に設けられたインバータによって、Ｌレベル（“０”）を出力する。
【０１４１】
最後に、ＳＴ［０］乃至ＳＴ［３］を全てＬレベルにすると、シフタ４０の全てのトランジスタがオフになる。配線ＳＬ［０］乃至ＳＬ［７］は配線ＭＬ［０］乃至ＭＬ［７］との接続が遮断された状態になり、配線ＳＬ［０］乃至ＳＬ［７］はＨレベルを維持する。その結果、配線ＳＬ［０］乃至ＳＬ［７］は出力先に設けられたインバータによって、Ｌレベル（“０”）を出力する。すなわち、ＬＵＴ２０はＳＴ［０］乃至ＳＴ［３］を全てＬレベルにすることで、強制的に“０、０、０、０、０、０、０、０”を出力することができる。
【０１４２】
以上、本実施の形態に示すＬＵＴ２０を用いることで、効率的に積和演算を行うことが可能な半導体装置を提供することができる。また、低消費電力で動作することが可能な半導体装置を提供することができる。
【０１４３】
（実施の形態３）
本実施の形態では、上記実施の形態に示すロジックエレメントを用いることが可能な人工ニューラルネットワークの一例について説明を行う。
【０１４４】
《人工ニューラルネットワーク》
図１４には、ニューラルネットワークの具体的な例として、畳み込みニューラルネットワーク（Ｃｏｎｖｏｌｕｔｉｏｎａｌ  Ｎｕｅｒａｌ  Ｎｅｔｗｏｒｋ；ＣＮＮ）でのデータの処理を説明する模式図を図示している。
【０１４５】
なおＣＮＮは一例であり、本発明の一態様は、オートエンコーダ、再起型ニューラルネットワークにも適用可能である。
【０１４６】
図１４では、入力層５２１と出力層５２３の間に中間層５２２（隠れ層）を図示している。
【０１４７】
入力層５２１では、入力されるデータを出力する処理を実行する。図１４では、一例として入力されるデータ５１１を図示している。
【０１４８】
中間層５２２は、一例として、畳み込み処理を行う層（畳み込み層）、プーリング処理を行う層（プーリング層）、全結合処理を行う層（全結合層）で構成される。中間層５２２には、上記以外に正規化層等を含んでもよい。
【０１４９】
畳み込み層では、畳み込み処理を行うことで特徴抽出を行う。具体的には、入力されるデータ５１１とフィルタ５１２との積和演算処理を行い、特徴抽出されたデータ５１３を得る。
【０１５０】
なお畳み込み演算の際にパディング、またはストライドといった処理を組み合わせて行ってもよい。畳み込み演算で得られるデータ２１３は、活性化関数で変換して出力する。活性化関数としては、ステップ関数、シグモイド関数、または正規化線形関数（ＲｅＬＵ：Ｒｅｃｔｉｆｉｅｄ  Ｌｉｎｅａｒ  Ｕｎｉｔ）がある。
【０１５１】
プーリング層では、プーリング処理を行うことで情報削減を行う。具体的には、入力されるデータ５１３の最大値または平均値等を算出する処理を行い、情報削減されたデータ５１４を得る。
【０１５２】
全結合層では、畳み込み処理及びプーリング処理から得られた特徴データに基づき、情報認識を行う。
【０１５３】
また中間層５２２では、畳み込み処理とプーリング処理を繰り返すことで特徴抽出と情報削減を繰り返し、全結合処理によって得られた特徴群から情報を認識する。中間層５２２において、多数の層で複数回の畳み込み処理とプーリング処理を実行することでより詳細な特徴を数多く得ることが可能となる。中間層の数を増加させる深層化によって多数の特徴に基づき情報認識ができるため、出力結果の確度を向上させることができる。そのため畳み込みニューラルネットワークにおいて、中間層の数の増加は認識精度の向上に有効である。
【０１５４】
具体的には、畳み込み処理は入力されるデータ５１４とフィルタ５１５との積和演算処理を行い、特徴抽出されたデータ５１６を得る。そしてプーリング処理はデータ５１６の最大値または平均値等を算出する処理を行い、情報削減されたデータ５１７を得る。全結合処理は、畳み込み処理及びプーリング処理で得られたデータをもとに、次の層の各ニューロンに対する結合（全結合ともいう）データ５１８を得る。結合処理を必要数繰り返すことで情報認識を行う。全結合層５３４では、アフィン変換などの処理が実行される。
【０１５５】
出力層５２３では、中間層５２２で得られたデータを入力し、演算されたデータを出力する。具体的には、出力層５２３で分類されるクラス数（図１４の場合、ｙ１乃至ｙｍのｍ個）のそれぞれのニューロンにおいて例えば、全結合したデータ５１９を生成する。出力層５２３では、データ５１９に応じて判定結果であるデータ５２０が得られる。出力層５２３では恒等関数またはソフトマックス関数といった変換を行ってデータを出力する。
【０１５６】
上述した畳み込み層、プーリング層、全結合層といった各層は、それぞれの層が多層、つまりディープニューラルネットワークとすることで汎用性が高まる。
【０１５７】
上記ニューラルネットワークにおける積和演算に、上記実施の形態に示すロジックエレメントを用いることができる。そうすることで、効率的にニューラルネットワークの計算を行うことができる。また、低消費電力でニューラルネットワークの計算を行うことができる。
【０１５８】
（実施の形態４）
本実施の形態では、上記実施の形態に記載のロジックエレメントを適用することのできるテレビジョン装置の例について説明する。
【０１５９】
図１５（Ａ）は、テレビジョン装置６００の外観図である。テレビジョン装置６００はアンテナ６５０が受信した放送信号から画像データを生成し、画像を表示する機能を有する。図１５（Ａ）に示すテレビジョン装置６００は、例として、サッカーの試合中継を表示している。
【０１６０】
また、テレビジョン装置６００はコンピュータネットワーク６６１を経由して、サーバー６６０と通信することができる。
【０１６１】
アンテナ６５０が受信できる放送電波としては、地上波、または衛星から送信される電波などが挙げられる。またアンテナ６５０により受信できる放送電波として、アナログ放送、デジタル放送などがあり、また映像及び音声、または音声のみの放送などがある。例えばＵＨＦ帯またはＶＨＦ帯のうちの特定の周波数帯域で送信される放送電波を受信することができる。また例えば、複数の周波数帯域で受信した複数のデータを用いることで、転送レートを高くすることができ、より多くの情報を得ることができる。これによりフルハイビジョン（画素数１９２０×１０８０）を超える解像度を有する映像を、表示パネル６２０に表示させることができる。例えば、４Ｋ２Ｋ（画素数３８４０×２１６０）、８Ｋ４Ｋ（画素数７６８０×４３２０）、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。
【０１６２】
コンピュータネットワーク６６１として、Ｗｏｒｌｄ  Ｗｉｄｅ  Ｗｅｂ（ＷＷＷ）の基盤であるインターネット、イントラネット、エクストラネット、ＰＡＮ（Ｐｅｒｓｏｎａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＣＡＮ（Ｃａｍｐｕｓ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＭＡＮ（Ｍｅｔｒｏｐｏｌｉｔａｎ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＧＡＮ（Ｇｌｏｂａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）等が挙げられる。
【０１６３】
図１５（Ｂ）に、テレビジョン装置６００のブロック図を示す。
【０１６４】
テレビジョン装置６００は、制御部６０１、記憶部６０２、通信制御部６０３、画像処理回路６０４、デコーダ回路６０５、映像信号受信部６０６、タイミングコントローラ６０７、ソースドライバ６０８、ゲートドライバ６０９、表示パネル６２０等を有する。
【０１６５】
制御部６０１は、例えばＣＰＵとして機能することができる。例えば制御部６０１は、システムバス６３０を介して記憶部６０２、通信制御部６０３、画像処理回路６０４、デコーダ回路６０５及び映像信号受信部６０６等のコンポーネントを制御する機能を有する。
【０１６６】
制御部６０１と各コンポーネントとは、システムバス６３０を介して信号の伝達が行われる。また制御部６０１は、システムバス６３０を介して接続された各コンポーネントから入力される信号を処理する機能、各コンポーネントへ出力する信号を生成する機能等を有し、これによりシステムバス６３０に接続された各コンポーネントを統括的に制御することができる。
【０１６７】
記憶部６０２は、制御部６０１及び画像処理回路６０４がアクセス可能なレジスタ、キャッシュメモリ、メインメモリ、二次メモリなどとして機能する。
【０１６８】
二次メモリとして用いることのできる記憶装置としては、例えば書き換え可能な不揮発性の記憶素子が適用された記憶装置を用いることができる。例えば、フラッシュメモリ、ＭＲＡＭ、ＰＲＡＭ、ＲｅＲＡＭ、ＦｅＲＡＭ、ＮＯＳＲＡＭなどを用いることができる。
【０１６９】
また、レジスタ、キャッシュメモリ、メインメモリなどの一時メモリとして用いることのできる記憶装置としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ  ＲＡＭ）や、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＤＯＳＲＡＭなどの揮発性の記憶素子を用いてもよい。
【０１７０】
なお、ＮＯＳＲＡＭ（登録商標）とは「Ｎｏｎｖｏｌａｔｉｌｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＲＡＭ」の略称であり、ゲインセル型（２Ｔ型、３Ｔ型）のメモリセルを有するＲＡＭを指す。また、ＤＯＳＲＡＭ（登録商標）とは、「Ｄｙｎａｍｉｃ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＲＡＭ」の略称であり、１Ｔ（トランジスタ）１Ｃ（容量）型のメモリセルを有するＲＡＭを指す。ＮＯＳＲＡＭおよびＤＯＳＲＡＭは、それぞれ、ＯＳトランジスタのオフ電流が低いことを利用したＯＳメモリの一種である。
【０１７１】
例えば、メインメモリに設けられるＲＡＭとしては、例えばＤＲＡＭが用いられ、制御部６０１の作業空間として仮想的にメモリ空間が割り当てられ利用される。記憶部６０２に格納されたオペレーティングシステム、アプリケーションプログラム、プログラムモジュール、プログラムデータ等は、実行のためにＲＡＭにロードされる。ＲＡＭにロードされたこれらのデータやプログラム、プログラムモジュールは、制御部６０１に直接アクセスされ、操作される。
【０１７２】
一方、ＲＯＭには書き換えを必要としないＢＩＯＳ（Ｂａｓｉｃ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔ  Ｓｙｓｔｅｍ）やファームウェア等を格納することができる。ＲＯＭとしては、マスクＲＯＭや、ＯＴＰＲＯＭ（Ｏｎｅ  Ｔｉｍｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等を用いることができる。ＥＰＲＯＭとしては、紫外線照射により記憶データの消去を可能とするＵＶ−ＥＰＲＯＭ（Ｕｌｔｒａ−Ｖｉｏｌｅｔ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュメモリなどが挙げられる。
【０１７３】
また、記憶部６０２の他に、取り外し可能な記憶装置を接続可能な構成としてもよい。例えばストレージデバイスとして機能するハードディスクドライブ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ：ＨＤＤ）やソリッドステートドライブ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ：ＳＳＤ）などの記録メディアドライブ、フラッシュメモリ、ブルーレイディスク、ＤＶＤなどの記録媒体と接続する端子を有することが好ましい。これにより、映像を記録することができる。
【０１７４】
通信制御部６０３は、コンピュータネットワーク６６１を介して行われる通信を制御する機能を有する。例えば、制御部６０１からの命令に応じてコンピュータネットワーク６６１に接続するための制御信号を制御し、当該信号をコンピュータネットワーク６６１に発信する。これによって、コンピュータネットワーク６６１接続し、サーバー６６０と通信を行うことができる。
【０１７５】
また、通信制御部６０３は、Ｗｉ−Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＺｉｇＢｅｅ（登録商標）等の通信規格を用いてコンピュータネットワーク６６１または他の電子機器と通信する機能を有していてもよい。
【０１７６】
映像信号受信部６０６は、例えば、復調回路、及びＡ−Ｄ変換回路（アナログ−デジタル変換回路）等を有する。復調回路は、アンテナ６５０から入力した信号を復調する機能を有する。またＡ−Ｄ変換回路は、復調されたアナログ信号をデジタル信号に変換する機能を有する。映像信号受信部６０６で処理された信号は、デコーダ回路６０５に送られる。
【０１７７】
デコーダ回路６０５は、映像信号受信部６０６から入力されるデジタル信号に含まれる映像データを、送信される放送規格の仕様に従ってデコードし、画像処理回路に送信する信号を生成する機能を有する。例えば８Ｋ放送における放送規格としては、Ｈ．２６５  ｜  ＭＰＥＧ−Ｈ  Ｈｉｇｈ  Ｅｆｆｉｃｉｅｎｃｙ  Ｖｉｄｅｏ  Ｃｏｄｉｎｇ（略称：ＨＥＶＣ）などがある。
【０１７８】
また、映像信号受信部６０６及びデコーダ回路６０５は、コンピュータネットワーク６６１を介したデータ伝送技術により送信された放送のデータを用いて、画像処理回路６０４に送信する信号を生成する構成としてもよい。このとき、受信する信号がデジタル信号の場合には、映像信号受信部６０６は復調回路及びＡ−Ｄ変換回路等を有していなくてもよい。
【０１７９】
画像処理回路６０４は、デコーダ回路６０５から入力される映像信号に基づいて、タイミングコントローラ６０７に出力する映像信号を生成する機能を有する。
【０１８０】
またタイミングコントローラ６０７は、画像処理回路６０４が処理を施した映像信号等に含まれる同期信号を基に、ゲートドライバ６０９及びソースドライバ６０８に出力する信号（クロック信号、スタートパルス信号などの信号）を生成する機能を有する。また、タイミングコントローラ６０７は、上記信号に加え、ソースドライバ６０８に出力するビデオ信号を生成する機能を有する。
【０１８１】
表示パネル６２０は、複数の画素６２１を有する。各画素６２１は、ゲートドライバ６０９及びソースドライバ６０８から供給される信号により駆動される。表示パネル６２０の解像度は、フルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ等の規格に応じた解像度を用いればよい。
【０１８２】
図１５（Ｂ）に示す制御部６０１や画像処理回路６０４としては、例えばプロセッサを有する構成とすることができる。例えば、制御部６０１は、ＣＰＵとして機能するプロセッサを用いることができる。また、画像処理回路６０４として、例えばＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ等の他のプロセッサを用いることができる。また制御部６０１や画像処理回路６０４に、上記プロセッサをＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＦＰＡＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ａｎａｌｏｇ  Ａｒｒａｙ）といったＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）によって実現した構成としてもよい。
【０１８３】
プロセッサは、種々のプログラムからの命令を解釈し実行することで、各種のデータ処理やプログラム制御を行う。プロセッサにより実行しうるプログラムは、プロセッサが有するメモリ領域に格納されていてもよいし、別途設けられる記憶装置に格納されていてもよい。
【０１８４】
また、制御部６０１、記憶部６０２、通信制御部６０３、画像処理回路６０４、デコーダ回路６０５、及び映像信号受信部６０６、及びタイミングコントローラ６０７のそれぞれが有する機能のうち、２つ以上の機能を１つのＩＣチップに集約させ、システムＬＳＩを構成してもよい。例えば、プロセッサ、デコーダ回路、チューナ回路、Ａ−Ｄ変換回路、ＤＲＡＭ、及びＳＲＡＭ等を有するシステムＬＳＩとしてもよい。
【０１８５】
なお、制御部６０１や他のコンポーネントが有するＩＣ等に、ＯＳトランジスタを利用することもできる。ＯＳトランジスタは、オフ電流が極めて低いため、ＯＳトランジスタを記憶素子として機能する容量素子に流入した電荷（データ）を保持するためのスイッチとして用いることで、データの保持期間を長期にわたり確保することができる。この特性を制御部６０１等のレジスタやキャッシュメモリに用いることで、必要なときだけ制御部６０１を動作させ、他の場合には直前の処理の情報を当該記憶素子に待避させることにより、ノーマリーオフコンピューティングが可能となる。これにより、テレビジョン装置６００の低消費電力化を図ることができる。
【０１８６】
テレビジョン装置６００は、図１５に示す構成のほか、外部インターフェース、音声出力部、タッチパネルユニット、センサユニット、カメラユニットなどを有していてもよい。例えば外部インターフェースとしては、例えばＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）端子、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）接続用端子、電源受給用端子、音声出力用端子、音声入力用端子、映像出力用端子、映像入力用端子などの外部接続端子、赤外線、可視光、紫外線などを用いた光通信用の送受信機、筐体に設けられた物理ボタンなどがある。また、例えば音声入出力部としては、サウンドコントローラ、マイクロフォン、スピーカなどがある。
【０１８７】
以下では、画像処理回路６０４についてより詳細な説明を行う。
【０１８８】
画像処理回路６０４は、デコーダ回路６０５から入力される映像信号に基づいて、画像処理を実行する機能を有することが好ましい。
【０１８９】
画像処理としては、例えばノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などが挙げられる。色調補正処理や輝度調整処理としては、例えばガンマ補正などがある。
【０１９０】
また、画像処理回路６０４は、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間などの処理などの処理を実行する機能を有していることが好ましい。
【０１９１】
例えば、ノイズ除去処理としては、文字などの輪郭の周辺に生じるモスキートノイズ、高速の動画で生じるブロックノイズ、ちらつきを生じるランダムノイズ、解像度のアップコンバートにより生じるドットノイズなどのさまざまなノイズを除去する。
【０１９２】
階調変換処理は、画像の階調を表示パネル６２０の出力特性に対応した階調へ変換する処理である。例えば階調数を大きくする場合、小さい階調数で入力された画像に対して、各画素に対応する階調値を補間して割り当てることで、ヒストグラムを平滑化する処理を行うことができる。また、ダイナミックレンジを広げる、ハイダミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。
【０１９３】
また、画素間補間処理は、解像度をアップコンバートした際に、本来存在しないデータを補間する。例えば、目的の画素の周囲の画素を参照し、それらの中間色を表示するようにデータを補間する。
【０１９４】
また、色調補正処理は、画像の色調を補正する処理である。また輝度補正処理は、画像の明るさ（輝度コントラスト）を補正する処理である。例えば、テレビジョン装置６００が設けられる空間に配置された照明の種類や輝度、または色純度などを検知し、それに応じて表示パネル６２０に表示する画像の輝度や色調が最適となるように補正する。または、表示する画像と、あらかじめ保存してある画像リスト内の様々な場面の画像と、を照合し、最も近い場面の画像に適した輝度や色調に表示する画像を補正する機能を有していてもよい。
【０１９５】
フレーム間補間は、表示する映像のフレーム周波数を増大させる場合に、本来存在しないフレーム（補間フレーム）の画像を生成する。例えば、ある２枚の画像の差分から２枚の画像の間に挿入する補間フレームの画像を生成する。または２枚の画像の間に複数枚の補間フレームの画像を生成することもできる。例えばデコーダ回路６０５から入力される映像信号のフレーム周波数が６０Ｈｚであったとき、複数枚の補間フレームを生成することで、タイミングコントローラ６０７に出力する映像信号のフレーム周波数を、２倍の１２０Ｈｚ、または４倍の２４０Ｈｚ、または８倍の４８０Ｈｚなどに増大させることができる。
【０１９６】
また、画像処理回路６０４は、ニューラルネットワークを利用して、画像処理を実行する機能を有していることが好ましい。
【０１９７】
例えば、画像処理回路６０４は、ニューラルネットワークにより、例えば映像に含まれる画像データから特徴抽出を行うことができる。また画像処理回路６０４は、抽出された特徴に応じて最適な補正方法を選択することや、または補正に用いるパラメータを選択することができる。
【０１９８】
または、画像処理回路６０４は、ニューラルネットワーク自体に画像処理を行う機能を持たせてもよい。すなわち、画像処理を施す前の画像データをニューラルネットワークに入力することで、画像処理が施された画像データを出力させる構成としてもよい。
【０１９９】
また、ニューラルネットワークに用いる重み係数のデータは、データテーブルとして記憶部６０２に格納される。当該重み係数を含むデータテーブルは、例えばコンピュータネットワーク６６１を介して、サーバー６６０から最新のものをダウンロードすることができる。または、画像処理回路６０４が学習機能を有し、重み係数を含むデータテーブルを更新可能な構成としてもよい。
【０２００】
画像処理回路６０４は、上記ニューラルネットワークの計算に、上記実施の形態に示すロジックエレメントを用いることが好ましい。そうすることで、画像処理回路６０４はより効率的にニューラルネットワークの計算を行うことができる。また、少ない消費電力でニューラルネットワークの計算を行うことができる。
【０２０１】
（実施の形態５）
上記実施の形態に示すロジックエレメントは、様々な電子機器に用いることができる。図１６（Ａ）乃至（Ｃ）に電子機器の具体例を示す。これら電子機器は、それぞれニューラルネットワークを用いて取得した情報を解析する。これら電子機器は、ニューラルネットワークの計算に、上記実施の形態に示すロジックエレメントを用いることで、より効率的にニューラルネットワークの計算を行うことができる。
【０２０２】
図１６（Ａ）は、自動車の一例を示す外観図である。自動車２９８０は、カメラ２９８１等を有する。また、自動車２９８０は、赤外線レーダー、ミリ波レーダー、レーザーレーダーなど各種センサなどを備える。自動車２９８０は、カメラ２９８１が撮影した画像解析にニューラルネットワークを用いることができる。その結果、自動車２９８０は、歩行者の有無など、周囲の交通状況を判断し、自動運転を行うことができる。
【０２０３】
図１６（Ｂ）に示す情報端末２９１０は、筐体２９１１に、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
【０２０４】
カメラ２９１３で撮影した画像の解析（人物の特定など）にニューラルネットワークを用いることができる。また、マイク２９１７から入力された音声の認識に、ニューラルネットワークを用いることができる。
【０２０５】
図１６（Ｃ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、および接続部２９４６等を有する。操作スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
【０２０６】
ビデオカメラ２９４０は、撮影した画像解析（自分物の特定など）にニューラルネットワークを用いることができる。
【０２０７】
（実施の形態６）
本実施の形態では、上記実施の形態に示すロジックエレメントの構成例を、図１７および図１８を用いて説明する。
【０２０８】
＜ＬＥ１０の断面構造＞
図１７はＬＥ１０の一例を示す断面模式図である。ＬＥ１０は、トランジスタ３００と、トランジスタ２００、および容量素子１４０を有する。トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１４０はトランジスタ３００、およびトランジスタ２００の上方に設けられている。
【０２０９】
トランジスタ２００はチャネル形成領域に酸化物半導体を有するＯＳトランジスタである。ＯＳトランジスタは微細化しても歩留まり良く形成できるので、トランジスタ２００の微細化を図ることができる。このようなトランジスタを半導体装置に用いることで、半導体装置の微細化または高集積化を図ることができる。ＯＳトランジスタは、オフ電流が小さいため、これを半導体装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、半導体装置の消費電力を十分に低減することができる。
【０２１０】
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
【０２１１】
トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
【０２１２】
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。
【０２１３】
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
【０２１４】
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
【０２１５】
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
【０２１６】
図１７に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
【０２１７】
なお、図１７に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０２１８】
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
【０２１９】
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
【０２２０】
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜として機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
【０２２１】
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
【０２２２】
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０２２３】
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
【０２２４】
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２４の比誘電率は、絶縁体３２６の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０２２５】
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能を有する。また、プラグまたは配線として機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
【０２２６】
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【０２２７】
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１７において、絶縁体３５０、絶縁体３５２、絶縁体３５４、絶縁体３６０、絶縁体３６２、絶縁体３６４、絶縁体３７０、絶縁体３７２、絶縁体３７４、絶縁体３８０、絶縁体３８２および絶縁体３８４が順に積層して設けられている。また、これら絶縁体には、導電体３５６、導電体３６６、導電体３７６および導電体３８６が形成されている。これら導電体は、プラグ、または配線として機能を有する。なおこれら導電体は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２２８】
なお、絶縁体３５０、絶縁体３６０、絶縁体３７０および絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６、導電体３６６、導電体３７６および導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。例えば、絶縁体３５０と導電体３５６についてみた場合、絶縁体３５０が有する開口部に導電体３５６が形成されることで、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。他の絶縁体と導電体についても同じことが言える。
【０２２９】
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。
【０２３０】
絶縁体３８４上には絶縁体２１４および絶縁体２１６が積層して設けられている。絶縁体２１４および絶縁体２１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
【０２３１】
例えば、絶縁体２１４には、例えば、基板３１１またはトランジスタ３００を設ける領域などから、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
【０２３２】
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０２３３】
また、水素に対するバリア性を有する膜として、例えば、絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０２３４】
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
【０２３５】
また、例えば、絶縁体２１６には、絶縁体３２０と同様の材料を用いることができる。また、当該絶縁膜に、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０２３６】
また、絶縁体２１４および絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体（例えばバックゲートとして機能する電極）等が埋め込まれている。導電体２１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２３７】
導電体２１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、および水に対するバリア性を有する層で、完全により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０２３８】
絶縁体２１６の上方には、トランジスタ２００が設けられている。なお、トランジスタ２００としては、ＯＳトランジスタを用いればよい。トランジスタ２００の詳細は後述する実施の形態３で説明を行う。
【０２３９】
トランジスタ２００の上方には、絶縁体２８０を設ける。絶縁体２８０には、過剰酸素領域が形成されていることが好ましい。特に、トランジスタ２００に酸化物半導体を用いる場合、トランジスタ２００近傍の層間膜などに、過剰酸素領域を有する絶縁体を設けることで、トランジスタ２００が有する酸化物２３０の酸素欠損を低減することで、信頼性を向上させることができる。また、トランジスタ２００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。なお、絶縁体２８０は、トランジスタ２００の上部に形成される絶縁体２２５に接して設けられる。
【０２４０】
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
【０２４１】
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
【０２４２】
絶縁体２８０上に、絶縁体２８２を設ける構成にしてもよい。絶縁体２８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁体２８２には、絶縁体２１４と同様の材料を用いることができる。例えば、絶縁体２８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。また、例えば、絶縁体２８２をスパッタリング法によって、酸素を含むプラズマを用いて成膜すると該酸化物の下地層となる絶縁体２８０へ酸素を添加することができる。
【０２４３】
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
【０２４４】
また、絶縁体２８２上には、絶縁体２８６が設けられている。絶縁体２８６は、絶縁体３２０と同様の材料を用いることができる。また、当該絶縁膜に、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０２４５】
また、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２５０、絶縁体２８０、絶縁体２８２、および絶縁体２８６には、導電体２４６、および導電体２４８等が埋め込まれている。
【０２４６】
導電体２４６、および導電体２４８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０２４７】
続いて、トランジスタ２００の上方には、容量素子１４０が設けられている。容量素子１４０は、導電体１１０と、導電体１２０、および絶縁体１３０とを有する。
【０２４８】
また、導電体２４６、および導電体２４８上に、導電体１１２を設けてもよい。なお、導電体１１２、および導電体１１０は、同時に形成することができる。
【０２４９】
導電体１１２、および導電体１１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
【０２５０】
図１７では、導電体１１２、および導電体１１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
【０２５１】
また、導電体１１２、および導電体１１０上に、容量素子１４０の誘電体として、絶縁体１３０を設ける。絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
【０２５２】
例えば、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよい。当該構成により、容量素子１４０は、絶縁体１３０を有することで、絶縁耐力が向上し、容量素子１４０の静電破壊を抑制することができる。
【０２５３】
絶縁体１３０上に、導電体１１０と重畳するように、導電体１２０を設ける。なお、導電体１２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
【０２５４】
導電体１２０、および絶縁体１３０上には、絶縁体１５０が設けられている。絶縁体１５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０２５５】
以上が構成例についての説明である。本構成を用いることで、ＯＳトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、ＯＳトランジスタを用いた半導体装置において、消費電力を低減することができる。または、ＯＳトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。または、微細化または高集積化された半導体装置を生産性良く提供することができる。
【０２５６】
＜ＬＥ１０の変形例＞
また、本実施の形態の変形例の一例を、図１８に示す。
【０２５７】
図１８は、図１７のトランジスタ２００をトランジスタ２０１に置き替えた場合の断面模式図である。トランジスタ２００と同様、トランジスタ２０１はＯＳトランジスタである。なお、トランジスタ２０１の詳細は後述する実施の形態３で説明を行う。
【０２５８】
図１８のその他の構成例の詳細は、図１７の記載を参酌すればよい。
【０２５９】
（実施の形態７）
本実施の形態では、実施の形態４に示すトランジスタ２００およびトランジスタ２０１の詳細について、図１９乃至図２２を用いて説明を行う。
【０２６０】
＜＜トランジスタ２００＞＞
まず、図１７に示すトランジスタ２００の詳細について説明を行う。
【０２６１】
図１９（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図１９（Ｂ）は、図１９（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図１９（Ｃ）は、図１９（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。図１９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０２６２】
図１９（Ａ）から（Ｃ）に示すように、トランジスタ２００は、基板（図示せず）の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された金属酸化物４０６ａと、金属酸化物４０６ａの上面の少なくとも一部に接して配置された金属酸化物４０６ｂと、金属酸化物４０６ｂの上に配置された絶縁体４１２と、絶縁体４１２の上に配置された導電体４０４ａと、導電体４０４ａの上に配置された導電体４０４ｂと、導電体４０４ｂの上に配置された絶縁体４１９と、絶縁体４１２、導電体４０４ａ、および導電体４０４ｂ、および絶縁体４１９の側面に接して配置された絶縁体４１８と、金属酸化物４０６ｂの上面に接し、かつ絶縁体４１８の側面に接して配置された絶縁体２２５と、を有する。ここで、図１９（Ｂ）に示すように、絶縁体４１８の上面は、絶縁体４１９の上面と略一致することが好ましい。また、絶縁体２２５は、絶縁体４１９、導電体４０４、絶縁体４１８、および金属酸化物４０６を覆って設けられることが好ましい。
【０２６３】
以下において、金属酸化物４０６ａと金属酸化物４０６ｂをまとめて金属酸化物４０６という場合がある。なお、トランジスタ２００では、金属酸化物４０６ａおよび金属酸化物４０６ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物４０６ｂのみを設ける構成にしてもよい。また、導電体４０４ａと導電体４０４ｂをまとめて導電体４０４という場合がある。なお、トランジスタ２００では、導電体４０４ａおよび導電体４０４ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体４０４ｂのみを設ける構成にしてもよい。
【０２６４】
導電体４４０は、絶縁体３８４の開口の内壁に接して導電体４４０ａが形成され、さらに内側に導電体４４０ｂが形成されている。ここで、導電体４４０ａおよび導電体４４０ｂの上面の高さと、絶縁体３８４の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体４４０ａおよび導電体４４０ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体４４０ｂのみを設ける構成にしてもよい。
【０２６５】
導電体３１０は、絶縁体２１４および絶縁体２１６の開口の内壁に接して導電体３１０ａが形成され、さらに内側に導電体３１０ｂが形成されている。よって、導電体３１０ａは導電体４４０ｂに接する構成が好ましい。ここで、導電体３１０ａおよび導電体３１０ｂの上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体３１０ａおよび導電体３１０ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体３１０ｂのみを設ける構成にしてもよい。
【０２６６】
導電体４０４は、トップゲートとして機能でき、導電体３１０は、バックゲートとして機能できる。バックゲートの電位は、トップゲートと同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲートの電位をトップゲートと連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
【０２６７】
導電体４４０は、導電体４０４と同様にチャネル幅方向に延伸されており、導電体３１０、すなわちバックゲートに電位を印加する配線として機能する。ここで、バックゲートの配線として機能する導電体４４０の上に積層して、絶縁体２１４および絶縁体２１６に埋め込まれた導電体３１０を設けることにより、導電体４４０と導電体４０４の間に絶縁体２１４および絶縁体２１６などが設けられ、導電体４４０と導電体４０４の間の寄生容量を低減し、絶縁耐圧を高めることができる。導電体４４０と導電体４０４の間の寄生容量を低減することで、トランジスタのスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることができる。また、導電体４４０と導電体４０４の間の絶縁耐圧を高めることで、トランジスタ２００の信頼性を向上させることができる。よって、絶縁体２１４および絶縁体２１６の膜厚を大きくすることが好ましい。なお、導電体４４０の延伸方向はこれに限られず、例えば、トランジスタ２００のチャネル長方向に延伸されてもよい。
【０２６８】
ここで、導電体３１０ａおよび導電体４４０ａは、水または水素などの不純物の透過を抑制する機能を有する（透過しにくい）導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましく、単層または積層とすればよい。これにより、下層から水素、水などの不純物が導電体４４０および導電体３１０を通じて上層に拡散するのを抑制することができる。なお、導電体３１０ａおよび導電体４４０ａは、水素原子、水素分子、水分子、酸素原子、酸素分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物または、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の透過を抑制する機能を有することが好ましい。また、以下において、不純物の透過を抑制する機能を有する導電性材料について記載する場合も同様である。導電体３１０ａおよび導電体４４０ａが酸素の透過を抑制する機能を持つことにより、導電体３１０ｂおよび導電体４４０ｂが酸化して導電率が低下することを防ぐことができる。
【０２６９】
また、導電体３１０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体３１０ｂは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０２７０】
また、導電体４４０ｂは、配線として機能するため、導電体３１０ｂより導電性が高い導電体を用いることが好ましく、例えば、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、図示しないが、導電体４４０ｂは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０２７１】
絶縁体２１４は、下層から水または水素などの不純物がトランジスタに混入するのを防ぐバリア絶縁膜として機能できる。絶縁体２１４は、水または水素などの不純物の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体２１４として窒化シリコンなどを用いることが好ましい。これにより、水素、水などの不純物が絶縁体２１４より上層に拡散するのを抑制することができる。なお、絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の少なくとも一の透過を抑制する機能を有することが好ましい。また、以下において、不純物の透過を抑制する機能を有する絶縁性材料について記載する場合も同様である。
【０２７２】
また、絶縁体２１４は、酸素（例えば、酸素原子または酸素分子など）の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。これにより、絶縁体２２４などに含まれる酸素が下方拡散するのを抑制することができる。
【０２７３】
また、導電体４４０の上に導電体３１０を積層して設ける構成にすることにより、導電体４４０と導電体３１０の間に絶縁体２１４を設けることができる。ここで、導電体４４０ｂに銅など拡散しやすい金属を用いても、絶縁体２１４として窒化シリコンなどを設けることにより、当該金属が絶縁体２１４より上の層に拡散するのを防ぐことができる。
【０２７４】
また、絶縁体２２２は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体２２２より下層から水素、水などの不純物が絶縁体２２２より上層に拡散するのを抑制することができる。さらに、絶縁体２２４などに含まれる酸素が下方拡散するのを抑制することができる。
【０２７５】
また、絶縁体２２４中の水、水素または窒素酸化物などの不純物濃度が低減されていることが好ましい。例えば、絶縁体２２４の水素の脱離量は、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ））において、５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体２２４の面積当たりに換算して、２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、好ましくは１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であればよい。また、絶縁体２２４は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
【０２７６】
絶縁体４１２は、第１のゲート絶縁膜として機能でき、絶縁体２２０、絶縁体２２２、および絶縁体２２４は、第２のゲート絶縁膜として機能できる。なお、トランジスタ２００では、絶縁体２２０、絶縁体２２２、および絶縁体２２４を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体２２０、絶縁体２２２、および絶縁体２２４のうちいずれか２層を積層した構造にしてもよいし、いずれか１層を用いる構造にしてもよい。
【０２７７】
金属酸化物４０６は、酸化物半導体として機能する金属酸化物を用いることが好ましい。金属酸化物としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【０２７８】
金属酸化物を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、金属酸化物は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
【０２７９】
金属酸化物４０６は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０２８０】
ここでは、金属酸化物４０６が、インジウム、元素Ｍおよび亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０２８１】
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【０２８２】
ここで、金属酸化物４０６ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、金属酸化物４０６ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物４０６ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、金属酸化物４０６ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物４０６ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、金属酸化物４０６ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
【０２８３】
以上のような金属酸化物を金属酸化物４０６ａとして用いて、金属酸化物４０６ａの伝導帯下端のエネルギーが、金属酸化物４０６ｂの伝導帯下端のエネルギーが低い領域における、伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物４０６ａの電子親和力が、金属酸化物４０６ｂの伝導帯下端のエネルギーが低い領域における電子親和力より小さいことが好ましい。
【０２８４】
ここで、金属酸化物４０６ａおよび金属酸化物４０６ｂにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようにするためには、金属酸化物４０６ａと金属酸化物４０６ｂとの界面において形成される混合層の欠陥準位密度を低くするとよい。
【０２８５】
具体的には、金属酸化物４０６ａと金属酸化物４０６ｂが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物４０６ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、金属酸化物４０６ａとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０２８６】
このとき、キャリアの主たる経路は金属酸化物４０６ｂに形成されるナローギャップ部分となる。金属酸化物４０６ａと金属酸化物４０６ｂとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
【０２８７】
また、金属酸化物４０６は、領域４２６ａ、領域４２６ｂ、および領域４２６ｃを有する。領域４２６ａは、図１９（Ｂ）に示すように、領域４２６ｂと領域４２６ｃに挟まれる。領域４２６ｂおよび領域４２６ｃは、絶縁体２２５の成膜により低抵抗化された領域であり、領域４２６ａより導電性が高い領域となる。領域４２６ｂおよび領域４２６ｃは、絶縁体２２５の成膜雰囲気に含まれる、水素または窒素などの不純物元素が添加される。これにより、金属酸化物４０６ｂの絶縁体２２５と重なる領域を中心に、添加された不純物元素により酸素欠損が形成され、さらに当該不純物元素が酸素欠損に入り込むことで、キャリア密度が高くなり、低抵抗化される。
【０２８８】
よって、領域４２６ｂおよび領域４２６ｃは、領域４２６ａより、水素および窒素の少なくとも一方の濃度が大きくなることが好ましい。水素または窒素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。ここで、領域４２６ａの水素または窒素の濃度としては、金属酸化物４０６ｂの絶縁体４１２と重なる領域の中央近傍（例えば、金属酸化物４０６ｂの絶縁体４１２のチャネル長方向の両側面からの距離が概略等しい部分）の水素または窒素の濃度を測定すればよい。
【０２８９】
なお、領域４２６ｂおよび領域４２６ｃは、酸素欠損を形成する元素、または酸素欠損と結合する元素を添加されることで低抵抗化される。このような元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。よって、領域４２６ｂおよび領域４２６ｃは、上記元素の一つまたは複数を含む構成にすればよい。
【０２９０】
また、金属酸化物４０６ａは、領域４２６ｂおよび領域４２６ｃにおいて、元素Ｍに対するＩｎの原子数比が、金属酸化物４０６ｂの元素Ｍに対するＩｎの原子数比と同程度になることが好ましい。言い換えると、金属酸化物４０６ａは、領域４２６ｂおよび領域４２６ｃにおける元素Ｍに対するＩｎの原子数比が、領域４２６ａにおける元素Ｍに対するＩｎの原子数比より大きいことが好ましい。ここで、金属酸化物４０６は、インジウムの含有率を高くすることで、キャリア密度を高くし、低抵抗化を図ることができる。このような構成にすることにより、トランジスタ２００の作製工程において、金属酸化物４０６ｂの膜厚が薄くなり、金属酸化物４０６ｂの電気抵抗が大きくなった場合でも、領域４２６ｂおよび領域４２６ｃにおいて、金属酸化物４０６ａが十分低抵抗化されており、金属酸化物４０６の領域４２６ｂおよび領域４２６ｃはソース領域およびドレイン領域として機能させることができる。
【０２９１】
図１９（Ｂ）に示す領域４２６ａ近傍の拡大図を、図２０（Ａ）に示す。図２０（Ａ）に示すように、領域４２６ｂおよび領域４２６ｃは、金属酸化物４０６の少なくとも絶縁体２２５と重なる領域に形成される。ここで、金属酸化物４０６ｂの領域４２６ｂおよび領域４２６ｃの一方は、ソース領域として機能でき、他方はドレイン領域として機能できる。また、金属酸化物４０６ｂの領域４２６ａはチャネル形成領域として機能できる。
【０２９２】
なお、図１９（Ｂ）および図２０（Ａ）では、領域４２６ａ、領域４２６ｂ、および領域４２６ｃが、金属酸化物４０６ｂおよび金属酸化物４０６ａに形成されているが、これらの領域は少なくとも金属酸化物４０６ｂに形成されていればよい。また、図１９（Ｂ）などでは、領域４２６ａと領域４２６ｂの境界、および領域４２６ａと領域４２６ｃの境界を金属酸化物４０６の上面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、領域４２６ｂおよび領域４２６ｃが金属酸化物４０６ｂの表面近傍では導電体４０４側に張り出し、金属酸化物４０６ａの下面近傍では、絶縁体２２５側に後退する形状になる場合がある。
【０２９３】
トランジスタ２００では、図２０（Ａ）に示すように、領域４２６ｂおよび領域４２６ｃが、金属酸化物４０６の絶縁体２２５と接する領域と、絶縁体４１８、および絶縁体４１２の両端部近傍と重なる領域に形成される。このとき、領域４２６ｂおよび領域４２６ｃの導電体４０４と重なる部分は、所謂オーバーラップ領域（Ｌｏｖ領域ともいう）として機能する。Ｌｏｖ領域を有する構造とすることで、金属酸化物４０６のチャネル形成領域と、ソース領域およびドレイン領域との間に高抵抗領域が形成されないため、トランジスタのオン電流および移動度を大きくすることができる。
【０２９４】
ただし、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図２０（Ｂ）に示すように、領域４２６ｂおよび領域４２６ｃが、金属酸化物４０６の絶縁体２２５および絶縁体４１８と重なる領域に形成される構成にしてもよい。なお、図２０（Ｂ）に示す構成を別言すると、導電体４０４のチャネル長方向の幅と、領域４２６ａとの幅と、が概略一致している構成である。図２０（Ｂ）に示す構成とすることで、ソース領域およびドレイン領域との間に高抵抗領域が形成されないため、トランジスタのオン電流を大きくすることができる。また、図２０（Ｂ）に示す構成とすることで、チャネル長方向において、ソース領域およびドレイン領域と、ゲートとが重ならないため、不要な容量が形成されるのを抑制することができる。
【０２９５】
このように、領域４２６ｂおよび領域４２６ｃの範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
【０２９６】
絶縁体４１２は、金属酸化物４０６ｂの上面に接して配置されることが好ましい。絶縁体４１２は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。このような絶縁体４１２を金属酸化物４０６ｂの上面に接して設けることにより、金属酸化物４０６ｂに効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体４１２中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体４１２の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましく、例えば、１ｎｍ程度の膜厚にすればよい。
【０２９７】
絶縁体４１２は酸素を含むことが好ましい。例えば、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、１００℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で、酸素分子の脱離量を絶縁体４１２の面積当たりに換算して、１×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上、好ましくは２×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上、より好ましくは４×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上であればよい。
【０２９８】
絶縁体４１２、導電体４０４、および絶縁体４１９は、金属酸化物４０６ｂと重なる領域を有する。また、絶縁体４１２、導電体４０４ａ、導電体４０４ｂ、および絶縁体４１９の側面は略一致することが好ましい。
【０２９９】
導電体４０４ａとして、導電性酸化物を用いることが好ましい。例えば、金属酸化物４０６ａまたは金属酸化物４０６ｂとして用いることができる金属酸化物を用いることができる。特に、Ｉｎ−Ｇａ−Ｚｎ系酸化物のうち、導電性が高い、金属の原子数比が［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値のものを用いることが好ましい。このような導電体４０４ａを設けることで、導電体４０４ｂへの酸素の透過を抑制し、酸化によって導電体４０４ｂの電気抵抗値が増加することを防ぐことができる。
【０３００】
また、このような導電性酸化物を、スパッタリング法を用いて成膜することで、絶縁体４１２に酸素を添加し、金属酸化物４０６ｂに酸素を供給することが可能となる。これにより、金属酸化物４０６の領域４２６ａの酸素欠損を低減することができる。
【０３０１】
導電体４０４ｂは、例えばタングステンなどの金属を用いることができる。また、導電体４０４ｂとして、導電体４０４ａに窒素などの不純物を添加して導電体４０４ａの導電性を向上できる導電体を用いてもよい。例えば導電体４０４ｂは、窒化チタンなどを用いることが好ましい。また、導電体４０４ｂを、窒化チタンなどの金属窒化物と、その上にタングステンなどの金属を積層した構造にしてもよい。
【０３０２】
ここで、ゲート電極の機能を有する導電体４０４が、絶縁体４１２を介して、金属酸化物４０６ｂの領域４２６ａ近傍の上面及びチャネル幅方向の側面を覆うように設けられる。従って、ゲート電極としての機能を有する導電体４０４の電界によって、金属酸化物４０６ｂの領域４２６ａ近傍の上面及びチャネル幅方向の側面を電気的に取り囲むことができる。導電体４０４の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。そのため、金属酸化物４０６ｂの領域４２６ａ近傍の上面及びチャネル幅方向の側面にチャネルを形成することができるので、ソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を大きくすることができる。また、金属酸化物４０６ｂの領域４２６ａ近傍の上面及びチャネル幅方向の側面が、導電体４０４の電界によって取り囲まれていることから、非導通時のリーク電流（オフ電流）を小さくすることができる。
【０３０３】
導電体４０４ｂの上に絶縁体４１９が配置されることが好ましい。また、絶縁体４１９、導電体４０４ａ、導電体４０４ｂ、および絶縁体４１２の側面は略一致することが好ましい。絶縁体４１９は、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜することが好ましい。これにより、絶縁体４１９の膜厚を１ｎｍ以上２０ｎｍ以下程度、好ましくは５ｎｍ以上５１０ｎｍ以下程度で成膜することができる。ここで、絶縁体４１９は、絶縁体４１８と同様に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。
【０３０４】
このような絶縁体４１９を設けることにより、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁体４１９と絶縁体４１８で導電体４０４の上面と側面を覆うことができる。これにより、導電体４０４を介して、水または水素などの不純物が金属酸化物４０６に混入することを防ぐことができる。このように、絶縁体４１８と絶縁体４１９はゲートを保護するゲートキャップとしての機能を有する。
【０３０５】
絶縁体４１８は、絶縁体４１２、導電体４０４、および絶縁体４１９の側面に接して設けられる。また、絶縁体４１８の上面は、絶縁体４１９の上面に略一致することが好ましい。絶縁体４１８は、ＡＬＤ法を用いて成膜することが好ましい。これにより、絶縁体４１８の膜厚を１ｎｍ以上２０ｎｍ以下程度、好ましくは１ｎｍ以上３ｎｍ以下程度、例えば１ｎｍで成膜することができる。
【０３０６】
上記の通り、金属酸化物４０６の領域４２６ｂおよび領域４２６ｃは、絶縁体２２５の成膜で添加された不純物元素によって形成される。トランジスタが微細化され、チャネル長が１０ｎｍ乃至３０ｎｍ程度に形成されている場合、ソース領域またはドレイン領域に含まれる不純物元素が拡散し、ソース領域とドレイン領域が電気的に導通する恐れがある。これに対して、本実施の形態に示すように、絶縁体４１８を形成することにより、金属酸化物４０６の絶縁体２２５と接する領域どうしの間の距離を大きくすることができるので、ソース領域とドレイン領域が電気的に導通することを防ぐことができる。さらに、ＡＬＤ法を用いて、絶縁体４１８を形成することで、微細化されたチャネル長と同程度以下の膜厚にし、必要以上にソース領域とドレイン領域の距離が広がって、抵抗が増大することをふせぐことができる。
【０３０７】
ここで、絶縁体４１８は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体４１２中の酸素が外部に拡散することを防ぐことができる。また、絶縁体４１２の端部などから金属酸化物４０６に水素、水などの不純物が浸入するのを抑制することができる。
【０３０８】
絶縁体４１８は、ＡＬＤ法を用いて絶縁膜を成膜してから、異方性エッチングを行って、当該絶縁膜のうち、絶縁体４１２、導電体４０４、および絶縁体４１９の側面に接する部分を残存させて形成することが好ましい。これにより、上記のように膜厚の薄い絶縁体を容易に形成することができる。また、このとき、導電体４０４の上に、絶縁体４１９を設けておくことで、当該異方性エッチングで絶縁体４１９が一部除去されても、絶縁体４１８の絶縁体４１２および導電体４０４に接する部分を十分残存させることができる。
【０３０９】
絶縁体２２５は、絶縁体４１９、絶縁体４１８、金属酸化物４０６および絶縁体２２４を覆って設けられる。ここで、絶縁体２２５は、絶縁体４１９および絶縁体４１８の上面に接し、かつ絶縁体４１８の側面に接して設けられる。絶縁体２２５は、上述の通り、水素または窒素などの不純物を金属酸化物４０６に添加して、領域４２６ｂおよび領域４２６ｃを形成する。このため、絶縁体２２５は、水素および窒素の少なくとも一方を有することが好ましい。
【０３１０】
また、絶縁体２２５は、金属酸化物４０６ｂの上面に加えて、金属酸化物４０６ｂの側面および金属酸化物４０６ａの側面に接して設けられることが好ましい。これにより、領域４２６ｂおよび領域４２６ｃにおいて、金属酸化物４０６ｂの側面および金属酸化物４０６ａの側面まで低抵抗化することができる。
【０３１１】
また、絶縁体２２５は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体２２５として、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどを用いることが好ましい。このような絶縁体２２５を形成することで、絶縁体２２５を透過して酸素が浸入し、領域４２６ｂおよび領域４２６ｃの酸素欠損に酸素を供給して、キャリア密度が低下するのを防ぐことができる。また、絶縁体２２５を透過して水または水素などの不純物が浸入し、領域４２６ｂおよび領域４２６ｃが過剰に領域４２６ａ側に拡張するのを防ぐことができる。
【０３１２】
絶縁体２２５の上に絶縁体２８０を設けることが好ましい。絶縁体２８０は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
【０３１３】
絶縁体２８０および絶縁体２２５に形成された開口に導電体４５０ａおよび導電体４５１ａと、導電体４５０ｂおよび導電体４５１ｂと、が配置される。導電体４５０ａおよび導電体４５１ａと、導電体４５０ｂおよび導電体４５１ｂと、は、導電体４０４を挟んで対向して設けられることが好ましい。
【０３１４】
ここで、絶縁体２８０および絶縁体２２５の開口の内壁に接して導電体４５０ａが形成され、さらに内側に導電体４５１ａが形成されている。当該開口の底部の少なくとも一部には金属酸化物４０６の領域４２６ｂが位置しており、導電体４５０ａは領域４２６ｂと接する。同様に、絶縁体２８０および絶縁体２２５の開口の内壁に接して導電体４５０ｂが形成され、さらに内側に導電体４５１ｂが形成されている。当該開口の底部の少なくとも一部には金属酸化物４０６の領域４２６ｃが位置しており、導電体４５０ｂは領域４２６ｃと接する。
【０３１５】
導電体４５０ａおよび導電体４５１ａはソース電極およびドレイン電極の一方として機能し、導電体４５０ｂおよび導電体４５１ｂはソース電極およびドレイン電極の他方として機能する。
【０３１６】
導電体４５０ａおよび導電体４５０ｂは、導電体３１０ａなどと同様に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウムまたは酸化ルテニウムなどを用いることが好ましく、単層または積層とすればよい。これにより、絶縁体２８０より上層から水素、水などの不純物が導電体４５１ａおよび導電体４５１ｂを通じて金属酸化物４０６に混入するのを抑制することができる。
【０３１７】
また、導電体４５１ａおよび導電体４５１ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体４５１ａおよび導電体４５１ｂは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０３１８】
次に、トランジスタ２００の構成材料について説明する。
【０３１９】
＜基板＞
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【０３２０】
また、基板として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
【０３２１】
可とう性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板として好適である。
【０３２２】
＜絶縁体＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
【０３２３】
トランジスタを、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば、絶縁体２２２、絶縁体２１４として、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
【０３２４】
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
【０３２５】
また、例えば、絶縁体２２２および絶縁体２１４としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、絶縁体２２２および絶縁体２１４は、酸化アルミニウムまたは酸化ハフニウムなどを有することが好ましい。
【０３２６】
絶縁体３８４、絶縁体２１６、絶縁体２２０、絶縁体２２４および絶縁体４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体３８４、絶縁体２１６、絶縁体２２０、絶縁体２２４および絶縁体４１２としては、酸化シリコン、酸化窒化シリコンまたは、窒化シリコンを有することが好ましい。
【０３２７】
絶縁体２２０、絶縁体２２２、絶縁体２２４、および／または絶縁体４１２は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体２２０、絶縁体２２２、絶縁体２２４、および／または絶縁体４１２は、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などを有することが好ましい。または、絶縁体２２０、絶縁体２２２、絶縁体２２４、および／または絶縁体４１２は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、絶縁体２２４および絶縁体４１２において、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを金属酸化物４０６と接する構造とすることで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、金属酸化物４０６に混入することを抑制することができる。また、例えば、絶縁体２２４および絶縁体４１２において、酸化シリコンまたは酸化窒化シリコンを金属酸化物４０６と接する構造とすることで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
【０３２８】
絶縁体３８４、絶縁体２１６、および絶縁体２８０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体３８４、絶縁体２１６、および絶縁体２８０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体３８４、絶縁体２１６、および絶縁体２８０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
【０３２９】
絶縁体４１８および絶縁体４１９としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。絶縁体４１８および絶縁体４１９としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
【０３３０】
＜導電体＞
導電体４０４ａ、導電体４０４ｂ、導電体３１０ａ、導電体３１０ｂ、導電体４５０ａ、導電体４５０ｂ、導電体４５１ａおよび導電体４５１ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０３３１】
また、上記導電体、特に導電体４０４ａ、導電体３１０ａ、導電体４５０ａ、および導電体４５０ｂとして、金属酸化物４０６に適用可能な金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、金属酸化物４０６に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
【０３３２】
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
【０３３３】
なお、トランジスタのチャネル形成領域に酸化物を用いる場合は、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
【０３３４】
＜金属酸化物４０６に適用可能な金属酸化物＞
以下に、本発明に係る金属酸化物４０６について説明する。金属酸化物４０６として、酸化物半導体として機能する金属酸化物を用いることが好ましい。
【０３３５】
金属酸化物４０６は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０３３６】
ここで、金属酸化物４０６が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、金属酸化物４０６が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
【０３３７】
以下に、図２１（Ａ）、図２１（Ｂ）、および図２１（Ｃ）を用いて、金属酸化物４０６が有するインジウム、元素Ｍおよび亜鉛の原子数比の好ましい範囲について説明する。なお、図２１（Ａ）、図２１（Ｂ）、および図２１（Ｃ）には、酸素の原子数比については記載しない。また、金属酸化物４０６が有するインジウム、元素Ｍ、および亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
【０３３８】
図２１（Ａ）、図２１（Ｂ）、および図２１（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
【０３３９】
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるラインを表す。
【０３４０】
また、図２１（Ａ）、図２１（Ｂ）、および図２１（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比、およびその近傍値の金属酸化物は、スピネル型の結晶構造をとりやすい。
【０３４１】
また、金属酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。金属酸化物中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。
【０３４２】
図２１（Ａ）に示す領域Ａは、金属酸化物４０６が有する、インジウム、元素Ｍ、および亜鉛の原子数比の好ましい範囲の一例について示している。
【０３４３】
金属酸化物は、インジウムの含有率を高くすることで、金属酸化物のキャリア移動度（電子移動度）を高くすることができる。従って、インジウムの含有率が高い金属酸化物はインジウムの含有率が低い金属酸化物と比較してキャリア移動度が高くなる。
【０３４４】
一方、金属酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値である場合（例えば図２１（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
【０３４５】
例えば、金属酸化物４０６ｂに用いる金属酸化物は、キャリア移動度が高い、図２１（Ａ）の領域Ａで示される原子数比を有することが好ましい。金属酸化物４０６ｂに用いる金属酸化物は、例えばＩｎ：Ｇａ：Ｚｎ＝４：２：３から４．１、およびその近傍値程度になるようにすればよい。一方、金属酸化物４０６ａに用いる金属酸化物は、絶縁性が比較的高い、図２１（Ｃ）の領域Ｃで示される原子数比を有することが好ましい。金属酸化物４０６ａに用いる金属酸化物は、例えばＩｎ：Ｇａ：Ｚｎ＝１：３：４程度になるようにすればよい。
【０３４６】
特に、図２１（Ｂ）に示す領域Ｂでは、領域Ａの中でも、キャリア移動度が高く、信頼性が高い優れた金属酸化物が得られる。
【０３４７】
なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。
【０３４８】
また、金属酸化物４０６として、Ｉｎ−Ｍ−Ｚｎ酸化物を用いる場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。なお、成膜される金属酸化物の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、金属酸化物４０６に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される金属酸化物の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。また、金属酸化物４０６に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］の場合、成膜される金属酸化物の組成は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６［原子数比］の近傍となる場合がある。
【０３４９】
なお、金属酸化物が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、金属酸化物の性質が異なる場合がある。例えば、金属酸化物４０６をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、金属酸化物が特定の特性を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
【０３５０】
＜金属酸化物の構成＞
以下では、ＯＳトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
【０３５１】
なお、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
【０３５２】
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０３５３】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０３５４】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０３５５】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【０３５６】
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０３５７】
＜金属酸化物の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０３５８】
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０３５９】
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０３６０】
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【０３６１】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
【０３６２】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０３６３】
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
【０３６４】
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
【０３６５】
＜金属酸化物を有するトランジスタ＞
続いて、上記金属酸化物をトランジスタに用いる場合について説明する。
【０３６６】
なお、上記金属酸化物をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０３６７】
また、トランジスタには、金属酸化物４０６ｂの領域４２６ａにおけるキャリア密度の低いことが好ましい。金属酸化物のキャリア密度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、金属酸化物４０６ｂの領域４２６ａにおけるキャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
【０３６８】
また、高純度真性または実質的に高純度真性である金属酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０３６９】
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【０３７０】
従って、トランジスタの電気特性を安定にするためには、金属酸化物４０６ｂの領域４２６ａ中の不純物濃度を低減することが有効である。また、金属酸化物４０６ｂの領域４２６ａ中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０３７１】
＜不純物＞
ここで、金属酸化物中における各不純物の影響について説明する。
【０３７２】
金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物４０６ｂの領域４２６ａにおけるシリコンや炭素の濃度（ＳＩＭＳにより得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０３７３】
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物４０６ｂの領域４２６ａにおいて、アルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物４０６ｂの領域４２６ａ中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０３７４】
また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、金属酸化物４０６ｂの領域４２６ａに窒素が含まれているトランジスタはノーマリーオン特性となりやすい。従って、金属酸化物４０６ｂの領域４２６ａにおいて、窒素はできる限り低減されていることが好ましい、例えば、金属酸化物４０６ｂの領域４２６ａ中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０３７５】
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、金属酸化物４０６ｂの領域４２６ａに水素が多く含まれているトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物４０６ｂの領域４２６ａ中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０３７６】
金属酸化物４０６ｂの領域４２６ａ中の不純物を十分に低減することで、トランジスタに安定した電気特性を付与することができる。
【０３７７】
＜＜トランジスタ２０１＞＞
次に、図１８に示すトランジスタ２０１の詳細について説明を行う。
【０３７８】
図２２（Ａ）は、トランジスタ２０１の上面図である。また、図２２（Ｂ）は、図２２（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２０１のチャネル長方向の断面図でもある。また、図２２（Ｃ）は、図２２（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２０１のチャネル幅方向の断面図でもある。図２２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。また、トランジスタ２０１の構成要素のうち、トランジスタ２００と共通のものについては、符号を同じくする。
【０３７９】
図２２（Ａ）から（Ｃ）に示すように、トランジスタ２０１は、基板（図示せず）の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された金属酸化物４０６ａと、金属酸化物４０６ａの上面の少なくとも一部に接して配置された金属酸化物４０６ｂと、金属酸化物４０６ｂの上面の少なくとも一部に接して配置された導電体４５２ａおよび導電体４５２ｂと、金属酸化物４０６ｂの上面の少なくとも一部に接し且つ導電体４５２ａおよび導電体４５２ｂの上に配置された金属酸化物４０６ｃと、金属酸化物４０６ｃの上に配置された絶縁体４１３と、絶縁体４１３の上に配置された導電体４０５ａと、導電体４０５ａの上に配置された導電体４０５ｂと、導電体４０５ｂの上に配置された絶縁体４２０と、を有する。
【０３８０】
導電体４０５（導電体４０５ａおよび導電体４０５ｂ）は、トップゲートとして機能でき、導電体３１０は、バックゲートとして機能できる。バックゲートの電位は、トップゲートと同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲートの電位をトップゲートと連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
【０３８１】
導電体４０５ａは、図１９の導電体４０４ａと同様の材料を用いて設けることができる。導電体４０５ｂは、図１９の導電体４０４ｂと同様の材料を用いて設けることができる。
【０３８２】
導電体４５２ａはソース電極またはドレイン電極の一方としての機能を有し、導電体４５２ｂはソース電極またはドレイン電極の他方としての機能を有する。
【０３８３】
導電体４５２ａ、４５２ｂは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。また、図では単層構造を示したが、２層以上の積層構造としてもよい。また、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
【０３８４】
トランジスタ２０１において、チャネルは金属酸化物４０６ｂに形成されることが好ましい。そのため、金属酸化物４０６ｃは金属酸化物４０６ｂよりも絶縁性が比較的高い材料を用いることが好ましい。金属酸化物４０６ｃは、金属酸化物４０６ａと同様の材料を用いればよい。
【０３８５】
トランジスタ２０１は、金属酸化物４０６ｃを設けることで、トランジスタ２０１を埋め込みチャネル型のトランジスタとすることができる。また、導電体４５２ａおよび導電体４５２ｂの端部の酸化を防ぐことができる。また、導電体４０５と導電体４５２ａ（または導電体４０５と導電体４５２ｂ）との間のリーク電流を防ぐことができる。なお、金属酸化物４０６ｃは、場合によっては省略してもよい。
【０３８６】
絶縁体４２０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体４２０として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
【０３８７】
トランジスタ２０１は、絶縁体４２０を設けることで、導電体４０５が酸化することを防ぐことができる。また、水または水素などの不純物が、金属酸化物４０６へ侵入することを防ぐことができる。
【０３８８】
トランジスタ２０１は、トランジスタ２００と比べて、金属酸化物４０６ｂと電極（ソース電極またはドレイン電極）との接触面積を大きくすることができる。また、図１９に示す領域４２６ｂおよび領域４２６ｃを作製する工程が不要になる。そのため、トランジスタ２０１は、トランジスタ２００よりもオン電流を大きくすることができる。また製造工程を簡略化することができる。
【０３８９】
トランジスタ２０１のその他の構成要素の詳細は、トランジスタ２００の記載を参照すればよい。
【０３９０】
（実施の形態８）
本実施の形態では、上記実施の形態の半導体装置の一形態を、図２３、および図２４を用いて説明する。
【０３９１】
＜半導体ウエハ、チップ＞
図２３（Ａ）は、ダイシング処理が行なわれる前の基板７１１の上面図を示している。基板７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板７１１上には、複数の回路領域７１２が設けられている。回路領域７１２には、本発明の一態様に係る半導体装置などを設けることができる。
【０３９２】
複数の回路領域７１２は、それぞれが分離領域７１３に囲まれている。分離領域７１３と重なる位置に分離線（「ダイシングライン」ともいう。）７１４が設定される。分離線７１４に沿って基板７１１を切断することで、回路領域７１２を含むチップ７１５を基板７１１から切り出すことができる。図２３（Ｂ）にチップ７１５の拡大図を示す。
【０３９３】
また、分離領域７１３に導電層、半導体層などを設けてもよい。分離領域７１３に導電層、半導体層などを設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域７１３に導電層、半導体層などを設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
【０３９４】
＜電子部品＞
チップ７１５を用いた電子部品の一例について、図２４（Ａ）および図２４（Ｂ）を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向、端子の形状などに応じて、複数の規格、名称などが存在する。
【０３９５】
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
【０３９６】
図２４（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において基板７１１に上記実施の形態に記載の半導体装置などを形成した後、基板７１１の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ７２１）。研削により基板７１１を薄くすることで、電子部品の小型化を図ることができる。
【０３９７】
次に、基板７１１を複数のチップ７１５に分離する「ダイシング工程」を行う（ステップＳ７２２）。そして、分離したチップ７１５を個々のリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ７２３）。ダイボンディング工程におけるチップ７１５とリードフレームとの接合は、樹脂による接合、またはテープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップ７１５を接合してもよい。
【０３９８】
次いで、リードフレームのリードとチップ７１５上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ７２４）。金属の細線には、銀線、金線などを用いることができる。また、ワイヤーボンディングは、例えば、ボールボンディング、またはウェッジボンディングを用いることができる。
【０３９９】
ワイヤーボンディングされたチップ７１５は、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップ７１５とリードを接続するワイヤーを機械的な外力から保護することができ、また水分、埃などによる特性の劣化（信頼性の低下）を低減することができる。
【０４００】
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７２７）。
【０４０１】
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ７２８）。そして外観形状の良否、動作不良の有無などを調べる「検査工程」（ステップＳ７２９）を経て、電子部品が完成する。
【０４０２】
また、完成した電子部品の斜視模式図を図２４（Ｂ）に示す。図２４（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）の斜視模式図を示している。図２４（Ｂ）に示す電子部品７５０は、リード７５５およびチップ７１５を有する。電子部品７５０は、チップ７１５を複数有していてもよい。
【０４０３】
図２４（Ｂ）に示す電子部品７５０は、例えばプリント基板７５２に実装される。このような電子部品７５０が複数組み合わされて、それぞれがプリント基板７５２上で電気的に接続されることで電子部品が実装された基板（実装基板７５４）が完成する。完成した実装基板７５４は、電子機器などに用いられる。
【０４０４】
本明細書において、特に断りがない場合、オン電流とは、トランジスタがオン状態にあるときのドレイン電流をいう。オン状態（オンと略す場合もある）とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧（ＶＧ）がしきい値電圧（Ｖｔｈ）以上の状態、ｐチャネル型トランジスタでは、ＶＧがＶｔｈ以下の状態をいう。例えば、ｎチャネル型のトランジスタのオン電流とは、ＶＧがＶｔｈ以上のときのドレイン電流を言う。また、トランジスタのオン電流は、ドレインとソースの間の電圧（ＶＤ）に依存する場合がある。
【０４０５】
本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態にあるときのドレイン電流をいう。オフ状態（オフと略す場合もある）とは、特に断りがない場合、ｎチャネル型トランジスタでは、ＶＧがＶｔｈよりも低い状態、ｐチャネル型トランジスタでは、ＶＧがＶｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ＶＧがＶｔｈよりも低いときのドレイン電流を言う。トランジスタのオフ電流は、ＶＧに依存する場合がある。従って、トランジスタのオフ電流が１０−２１Ａ未満である、とは、トランジスタのオフ電流が１０−２１Ａ未満となるＶＧの値が存在することを言う場合がある。
【０４０６】
また、トランジスタのオフ電流は、ＶＤに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、ＶＤの絶対値が０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等において使用されるＶＤにおけるオフ電流を表す場合がある。
【０４０７】
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソースまたはドレインの一方」（又は第１電極、又は第１端子）と表記し、ソースとドレインとの他方を「ソースまたはドレインの他方」（又は第２電極、又は第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
【０４０８】
本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。
【０４０９】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【０４１０】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【０４１１】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【符号の説明】
【０４１２】
１    半導体装置
１０    ＬＥ
１０＿１    ＬＥ
１０＿２    ＬＥ
１０＿３    ＬＥ
１０＿９    ＬＥ
１０＿１０    ＬＥ
１０＿１２    ＬＥ
１１    スイッチ
１２    加算器
１３    ＣＭ
１４    セレクタ
１５    セレクタ
１６    レジスタ
１７    レジスタ
１８    ＣＭ
１９    トランジスタ
２０    ＬＵＴ
２１    ワードドライバ
２２    デコーダ
２３    ビットドライバ
２４    トランジスタ
２５    トランジスタ
２６    トランジスタ
２８    トランジスタ
２９    トランジスタ
３１    インバータ
４０    シフタ
４１    トランジスタ
４８    トランジスタ
５１    トランジスタ
５７    トランジスタ
６１    トランジスタ
６６    トランジスタ
７１    トランジスタ
７５    トランジスタ
１１０    導電体
１１２    導電体
１２０    導電体
１３０    絶縁体
１４０    容量素子
１５０    絶縁体
２００    トランジスタ
２０１    トランジスタ
２１３    データ
２１４    絶縁体
２１６    絶縁体
２１８    導電体
２２０    絶縁体
２２２    絶縁体
２２４    絶縁体
２２５    絶縁体
２３０    酸化物
２４６    導電体
２４８    導電体
２５０    絶縁体
２８０    絶縁体
２８２    絶縁体
２８６    絶縁体
３００    トランジスタ
３１０    導電体
３１０ａ    導電体
３１０ｂ    導電体
３１１    基板
３１３    半導体領域
３１４ａ    低抵抗領域
３１４ｂ    低抵抗領域
３１５    絶縁体
３１６    導電体
３２０    絶縁体
３２２    絶縁体
３２４    絶縁体
３２６    絶縁体
３２８    導電体
３３０    導電体
３５０    絶縁体
３５２    絶縁体
３５４    絶縁体
３５６    導電体
３６０    絶縁体
３６２    絶縁体
３６４    絶縁体
３６６    導電体
３７０    絶縁体
３７２    絶縁体
３７４    絶縁体
３７６    導電体
３８０    絶縁体
３８２    絶縁体
３８４    絶縁体
３８６    導電体
４０４    導電体
４０４ａ    導電体
４０４ｂ    導電体
４０５    導電体
４０５ａ    導電体
４０５ｂ    導電体
４０６    金属酸化物
４０６ａ    金属酸化物
４０６ｂ    金属酸化物
４０６ｃ    金属酸化物
４１２    絶縁体
４１３    絶縁体
４１８    絶縁体
４１９    絶縁体
４２０    絶縁体
４２６ａ    領域
４２６ｂ    領域
４２６ｃ    領域
４４０    導電体
４４０ａ    導電体
４４０ｂ    導電体
４５０ａ    導電体
４５０ｂ    導電体
４５１ａ    導電体
４５１ｂ    導電体
４５２ａ    導電体
４５２ｂ    導電体
５１１    データ
５１２    フィルタ
５１３    データ
５１４    データ
５１５    フィルタ
５１６    データ
５１７    データ
５１８    データ
５１９    データ
５２０    データ
５２１    入力層
５２２    中間層
５２３    出力層
５３４    全結合層
６００    テレビジョン装置
６０１    制御部
６０２    記憶部
６０３    通信制御部
６０４    画像処理回路
６０５    デコーダ回路
６０６    映像信号受信部
６０７    タイミングコントローラ
６０８    ソースドライバ
６０９    ゲートドライバ
６２０    表示パネル
６２１    画素
６３０    システムバス
６５０    アンテナ
６６０    サーバー
６６１    コンピュータネットワーク
７１１    基板
７１２    回路領域
７１３    分離領域
７１４    分離線
７１５    チップ
７５０    電子部品
７５２    プリント基板
７５４    実装基板
７５５    リード
２９１０    情報端末
２９１１    筐体
２９１２    表示部
２９１３    カメラ
２９１４    スピーカ部
２９１５    操作スイッチ
２９１６    外部接続部
２９１７    マイク
２９４０    ビデオカメラ
２９４１    筐体
２９４２    筐体
２９４３    表示部
２９４４    操作スイッチ
２９４５    レンズ
２９４６    接続部
２９８０    自動車
２９８１    カメラ
【図１】
2018180975.tif 000003
【図２】
2018180975.tif 000004
【図３】
2018180975.tif 000005
【図４】
2018180975.tif 000006
【図５】
2018180975.tif 000007
【図６】
2018180975.tif 000008
【図７】
2018180975.tif 000009
【図８】
2018180975.tif 000010
【図９】
2018180975.tif 000011
【図１０】
2018180975.tif 000012
【図１１】
2018180975.tif 000013
【図１２】
2018180975.tif 000014
【図１３】
2018180975.tif 000015
【図１４】
2018180975.tif 000016
【図１５】
2018180975.tif 000017
【図１６】
2018180975.tif 000018
【図１７】
2018180975.tif 000019
【図１８】
2018180975.tif 000020
【図１９】
2018180975.tif 000021
【図２０】
2018180975.tif 000022
【図２１】
2018180975.tif 000023
【図２２】
2018180975.tif 000024
【図２３】
2018180975.tif 000025
【図２４】
2018180975.tif 000026