(57)【要約】【課題】サイドマージン部の焼結性を損なわずに高い信頼性が得られる積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサは、積層部と、サイドマージン部と、を具備する。上記積層部は、第１方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された内部電極と、を有する。上記サイドマージン部は、上記第１方向に直交する第２方向から上記積層部を覆い、上記複数のセラミック層の上記第２方向の中央部よりも希土類元素濃度及びバナジウム濃度が高い。この積層セラミックコンデンサでは、サイドマージン部の焼結性を損なわずに高い信頼性が得られる。【選択図】図４
2018148117.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に積層された複数のセラミック層と、前記複数のセラミック層の間に配置された内部電極と、を有する積層部と、
前記第１方向に直交する第２方向から前記積層部を覆い、前記複数のセラミック層の前記第２方向の中央部よりも希土類元素濃度及びバナジウム濃度が高いサイドマージン部と、
を具備する積層セラミックコンデンサ。
【請求項２】
請求項１に記載の積層セラミックコンデンサであって、
前記複数のセラミック層の前記第２方向の端部では、前記希土類元素濃度及び前記バナジウム濃度が前記サイドマージン部に向けて高くなる
積層セラミックコンデンサ。
【請求項３】
請求項１又は２に記載の積層セラミックコンデンサであって、
前記希土類元素濃度が、イットリウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウムの少なくとも１つの濃度である
積層セラミックコンデンサ。
【請求項４】
請求項１から３のいずれか１項に記載の積層セラミックコンデンサであって、
前記複数のセラミック層及び前記サイドマージン部が、バリウム及びチタンを含むペロブスカイト構造の多結晶体で構成されている
積層セラミックコンデンサ。
【請求項５】
第１方向に積層された複数のセラミック層と、前記複数のセラミック層の間に配置された内部電極と、を有する未焼成の積層チップを用意し、
前記第１方向に直交する第２方向を向いた前記積層チップの側面に、前記複数のセラミック層よりも希土類元素濃度及びバナジウム濃度が高いサイドマージン部を設けることによりセラミック素体を作製し、
前記セラミック素体を焼成する
積層セラミックコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサ及びその製造方法に関する。
【背景技術】
【０００２】
積層セラミックコンデンサの製造方法において内部電極の周囲を保護する保護部（サイドマージン部）を後付けする技術が知られている。例えば、特許文献１には、側面に内部電極が露出したセラミック素体を作製し、このセラミック素体の側面に保護部を設ける技術が開示されている。
【０００３】
また、特許文献１には、対向する内部電極の間のセラミック部よりも保護部となる生のセラミック層に希土類元素を多く含ませることにより、焼成時に希土類元素をセラミック層からセラミック素体に拡散させる技術も開示されている。この技術では、セラミック素体に拡散した希土類元素が焼成時の結晶成長を抑制するため、内部電極間の短絡の発生が抑えられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１４３３９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
焼成温度の低い内部電極が配置されていない保護部では、焼結性が低くなりやすい。これに加え、特許文献１に記載の技術では、保護部に多く含まれる希土類元素が保護部の焼結性を更に低下させる。保護部の焼結性が低いと、保護部の剥離などの不具合が発生しやすくなる。
【０００６】
以上のような事情に鑑み、本発明の目的は、サイドマージン部の焼結性を損なわずに高い信頼性が得られる積層セラミックコンデンサ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、積層部と、サイドマージン部と、を具備する。
上記積層部は、第１方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された内部電極と、を有する。
上記サイドマージン部は、上記第１方向に直交する第２方向から上記積層部を覆い、上記複数のセラミック層の上記第２方向の中央部よりも希土類元素濃度及びバナジウム濃度が高い。
上記複数のセラミック層の上記第２方向の端部では、上記希土類元素濃度及び上記バナジウム濃度が上記サイドマージン部に向けて高くなっていてもよい。
【０００８】
この構成は、焼成前のサイドマージン部における希土類元素濃度及びバナジウム濃度を高くしておくことにより実現可能である。この構成では、焼成時にサイドマージン部から積層部に希土類元素及びバナジウムが拡散するため、故障の原因となりやすい積層部の第２方向の端部に希土類元素及びバナジウムが供給される。積層部に供給される希土類元素及びバナジウムはいずれも、セラミック層の酸素欠陥を減少させることによって、積層部における故障の発生を抑制する作用を有する。このため、この積層セラミックコンデンサでは高い信頼性が得られる。
【０００９】
また、この構成では、希土類元素がサイドマージン部の焼結性を低下させる一方で、バナジウムがサイドマージン部の焼結性を向上させる。つまり、この構成では、希土類元素に加えてバナジウムを用いることによって、サイドマージン部における充分な焼結性を確保することができる。
【００１０】
上記希土類元素濃度が、イットリウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウムの少なくとも１つの濃度であってもよい。
上記複数のセラミック層及び上記サイドマージン部が、バリウム及びチタンを含むペロブスカイト構造の多結晶体で構成されていてもよい。
【００１１】
本発明の一形態に係る積層セラミックコンデンサの製造方法では、第１方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された内部電極と、を有する未焼成の積層チップが用意される。
上記第１方向に直交する第２方向を向いた上記積層チップの側面に、上記複数のセラミック層よりも希土類元素濃度及びバナジウム濃度が高いサイドマージン部を設けることによりセラミック素体が作製される。
上記セラミック素体が焼成される。
【発明の効果】
【００１２】
サイドマージン部の焼結性を損なわずに高い信頼性が得られる積層セラミックコンデンサ及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。
【図２】上記積層セラミックコンデンサの図１のＡ−Ａ'線に沿った断面図である。
【図３】上記積層セラミックコンデンサの図１のＢ−Ｂ'線に沿った断面図である。
【図４】上記積層セラミックコンデンサのセラミック素体における（Ａ）希土類元素濃度の分布及び（Ｂ）バナジウム濃度の分布を示すグラフである。
【図５】上記積層セラミックコンデンサの製造方法を示すフローチャートである。
【図６】上記積層セラミックコンデンサの製造過程を示す平面図である。
【図７】上記積層セラミックコンデンサの製造過程を示す斜視図である。
【図８】上記積層セラミックコンデンサの製造過程を示す平面図である。
【図９】上記積層セラミックコンデンサの製造過程を示す斜視図である。
【図１０】上記積層セラミックコンデンサの製造過程を示す斜視図である。
【図１１】上記実施形態の実施例に係る積層セラミックコンデンサのセラミック素体における（Ａ）ホルミウム濃度の分布及び（Ｂ）バナジウム濃度の分布の評価結果を示すグラフである。
【発明を実施するための形態】
【００１４】
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
【００１５】
［積層セラミックコンデンサ１０の全体構成］
図１〜３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ−Ｂ'線に沿った断面図である。
【００１６】
積層セラミックコンデンサ１０は、セラミック素体１１と、第１外部電極１４と、第２外部電極１５と、を具備する。セラミック素体１１は、典型的には、Ｘ軸方向を向いた２つの端面と、Ｙ軸方向を向いた２つの側面と、Ｚ軸方向を向いた２つの主面と、を有する。セラミック素体１１の各面を接続する稜部は面取りされている。
【００１７】
なお、セラミック素体１１の形状は、上記のものに限定されない。つまり、セラミック素体１１は、図１〜３に示すような直方体形状でなくてもよい。例えば、セラミック素体１１の各面は曲面であってもよく、セラミック素体１１は全体として丸みを帯びた形状であってもよい。
【００１８】
外部電極１４，１５は、セラミック素体１１のＸ軸方向両端面を覆い、Ｘ軸方向両端面に接続する４つの面（２つの主面及び２つの側面）に延出している。これにより、外部電極１４，１５のいずれにおいても、Ｘ−Ｚ平面に平行な断面及びＸ−Ｙ平面に平行な断面の形状がＵ字状となっている。
【００１９】
セラミック素体１１は、積層部１６と、サイドマージン部１７と、を有する。サイドマージン部１７は、積層部１６のＹ軸方向を向いた両側面の全領域をそれぞれ覆っている。積層部１６は、容量形成部１９と、カバー部２０と、を有する。カバー部２０は、容量形成部１９のＺ軸方向上下面をそれぞれ覆っている。
【００２０】
容量形成部１９は、複数のセラミック層２１と、複数の第１内部電極１２と、複数の第２内部電極１３と、を有する。複数のセラミック層２１は、Ｘ−Ｙ平面に平行に延びる平板状であり、Ｚ軸方向に積層されている。カバー部２０には、内部電極１２，１３が設けられていない。
【００２１】
内部電極１２，１３は、複数のセラミック層２１の間に、Ｚ軸方向に沿って交互に配置されている。第１内部電極１２は、第１外部電極１４に接続され、第２外部電極１５から離間している。第２内部電極１３は、第２外部電極１５に接続され、第１外部電極１４から離間している。
【００２２】
このように、セラミック素体１１では、容量形成部１９における外部電極１４，１５が設けられたＸ軸方向両端面以外の面がサイドマージン部１７及びカバー部２０によって覆われている。サイドマージン部１７及びカバー部２０は、主に、容量形成部１９の周囲を保護し、内部電極１２，１３の絶縁性を確保する機能を有する。
【００２３】
内部電極１２，１３は、それぞれ導電性材料からなり、積層セラミックコンデンサ１０の内部電極として機能する。当該導電性材料としては、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、又はこれらの合金を含む金属材料が用いられる。
【００２４】
容量形成部１９における内部電極１２，１３以外の領域は、誘電体セラミックスによって形成されている。積層セラミックコンデンサ１０では、内部電極１２，１３間の各セラミック層２１の容量を大きくするため、容量形成部１９を構成する誘電体セラミックスとして高誘電率のものが用いられる。
【００２５】
より具体的に、積層セラミックコンデンサ１０では、容量形成部１９を構成する高誘電率の誘電体セラミックスとして、チタン酸バリウム（ＢａＴｉＯ３）系材料の多結晶体、つまりバリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の多結晶体を用いる。これにより、積層セラミックコンデンサ１０では大容量が得られる。
【００２６】
なお、容量形成部１９は、チタン酸ストロンチウム（ＳｒＴｉＯ３）系、チタン酸カルシウム（ＣａＴｉＯ３）系、チタン酸マグネシウム（ＭｇＴｉＯ３）系、ジルコン酸カルシウム（ＣａＺｒＯ３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ３）系、ジルコン酸バリウム（ＢａＺｒＯ３）系、酸化チタン（ＴｉＯ２）系などで構成してもよい。
【００２７】
サイドマージン部１７及びカバー部２０も、誘電体セラミックスによって形成されている。サイドマージン部１７及びカバー部２０を形成する材料は、絶縁性セラミックスであればよいが、容量形成部１９のセラミック層２１と同様の誘電体セラミックスを用いることよりセラミック素体１１における内部応力が抑制される。
【００２８】
上記の構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数のセラミック層２１に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。
【００２９】
なお、本実施形態に係る積層セラミックコンデンサ１０の構成は、図１〜３に示す構成に限定されず、適宜変更可能である。例えば、内部電極１２，１３の枚数やセラミック層２１の厚さは、積層セラミックコンデンサ１０に求められるサイズや性能に応じて、適宜決定可能である。
【００３０】
［セラミック素体１１の組成分布］
セラミック素体１１の容量形成部１９及びサイドマージン部１７には、希土類元素が含まれている。希土類元素は、積層セラミックコンデンサ１０の焼成時に、容量形成部１９のセラミック層２１の酸素欠陥を減少させる。これにより、容量形成部１９における故障の発生が抑制される。
【００３１】
図４（Ａ）は、セラミック素体１１のＹ−Ｚ平面に平行な断面におけるＹ軸方向に沿った希土類元素濃度の分布を示すグラフである。図４（Ａ）に示すように、セラミック素体１１は、凹状の希土類元素濃度の分布を有する。つまり、セラミック素体１１の希土類元素濃度は、Ｙ軸方向の中央から両端に向けて上昇している。
【００３２】
容量形成部１９では、一般的に、Ｙ軸方向の中央部では故障が発生しにくく、サイドマージン部１７に近い領域ほど故障が発生しやすくなる。これに対し、本実施形態では、容量形成部１９のセラミック層２１では、希土類元素濃度がＹ軸方向の中央部からサイドマージン部１７に向けて高くなる。
【００３３】
したがって、容量形成部１９では、故障が発生しやすい領域ほど希土類元素濃度が高いため、希土類元素による故障の発生を抑制する作用が効果的に得られる。これにより、積層セラミックコンデンサ１０では、容量形成部１９における故障が発生しやすい領域において的確に故障の発生を抑制することができる。
【００３４】
また、容量形成部１９では、故障が発生しにくい領域ほど希土類元素濃度が低い。つまり、容量形成部１９では、希土類元素が少なくても故障が発生しにくいＹ軸方向の中央部における希土類元素濃度が低くなっている。これにより、希土類元素の使用量が抑えられるため、積層セラミックコンデンサ１０の製造コストが低減される。
【００３５】
積層セラミックコンデンサ１０では、希土類元素としてペロブスカイト構造のＢサイト（Ｔｉサイト）に置換されやすい元素を選択することが好ましい。このような希土類元素としては、例えば、イットリウム（Ｙ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）が挙げられる。
【００３６】
また、詳細については後述するが、本実施形態に係る積層セラミックコンデンサ１０の製造方法では、未焼成段階のサイドマージン部１７（サイドマージン部１１７）が容量形成部１９への希土類元素の供給源として機能する。このため、サイドマージン部１７では、容量形成部１９よりも希土類元素濃度が高くなっている。
【００３７】
希土類元素は誘電体セラミックスの焼結性を低下させるため、希土類元素が多い領域ほど焼結性が低下しやすい。したがって、希土類元素濃度が高いサイドマージン部１７では、特に焼結性が低下しやすい。サイドマージン部１７の焼結性が不充分であると、サイドマージン部１７が積層部１６から剥離しやすくなる。
【００３８】
積層セラミックコンデンサ１０では、希土類元素の作用による焼結性の低下分を埋め合わせるために、希土類元素の一部に代えて、焼結性を向上させる作用を有するバナジウム（Ｖ）を用いる。バナジウムは希土類元素と同様にセラミック層２１の酸素欠陥を減少させる作用を有するため、積層セラミックコンデンサ１０の信頼性が損なわれない。
【００３９】
図４（Ｂ）は、セラミック素体１１のＹ−Ｚ平面に平行な断面におけるＹ軸方向に沿ったバナジウム濃度の分布を示すグラフである。セラミック素体１１におけるバナジウム濃度は、図４（Ａ）に示す希土類元素濃度と同様に、Ｙ軸方向の中央から両端に向けて上昇する凹状の分布を有する。
【００４０】
つまり、容量形成部１９では、希土類元素濃度が高い領域ほどバナジウム濃度が高く、希土類元素濃度が低い領域ほどバナジウム濃度が低い。このような構成によって、希土類元素の作用による焼結性の低下分を、バナジウムの焼結性を向上させる作用によって効果的に埋め合わせることが可能である。
【００４１】
この一方で、容量形成部１９に含まれるバナジウムは、積層セラミックコンデンサ１０のＤＣバイアス特性を低下させる。このため、積層セラミックコンデンサ１０のＤＣバイアス特性を確保するためには、容量形成部１９におけるバナジウム濃度を低くすること、つまり容量形成部１９における希土類元素濃度を高くすることが有利である。
【００４２】
したがって、積層セラミックコンデンサ１０では、サイドマージン部１７の焼結性を確保可能な範囲内において、バナジウムの使用量を少なく抑えることが好ましい。このように、積層セラミックコンデンサ１０では、サイドマージン部１７の焼結性に加えてＤＣバイアス特性も損なうことなく、高い信頼性を得ることが可能である。
【００４３】
なお、セラミック素体１１における希土類元素濃度の分布及びバナジウム濃度の分布は図４に示すものに限定されない。積層セラミックコンデンサ１０では、サイドマージン部１７における希土類元素濃度及びバナジウム濃度がセラミック層２１のＹ軸方向の中央部よりも高くなっていればよい。
【００４４】
これにより、積層セラミックコンデンサ１０では、セラミック層２１のＹ軸方向の端部における希土類元素濃度及びバナジウム濃度がサイドマージン部１７に向けて高くなる。なお、セラミック層２１のＹ軸方向の中央部では、希土類元素及びバナジウムの濃度勾配が無く、希土類元素濃度及びバナジウム濃度がほぼ一定であってもよい。
【００４５】
また、容量形成部１９のＹ軸方向の端部と中央部との境界面を、例えばサイドマージン部１７と容量形成部１９との境界面から６０μｍの位置に設定可能である。つまり、容量形成部１９では、サイドマージン部１７からの距離が６０μｍ未満の領域を端部とし、サイドマージン部１７からの距離が６０μｍを超える領域を中央部とすることができる。
【００４６】
［積層セラミックコンデンサ１０の製造方法］
図５は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図６〜１０は、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図５に沿って、図６〜１０を適宜参照しながら説明する。
【００４７】
（ステップＳ０１：セラミックシート準備）
ステップＳ０１では、容量形成部１９を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部２０を形成するための第３セラミックシート１０３と、を準備する。セラミックシート１０１，１０２，１０３は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。
【００４８】
セラミックシート１０１，１０２，１０３は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックシート１０１，１０２には、希土類元素及びバナジウムが含まれていることは必須ではないが、必要に応じて少量の希土類元素及びバナジウムが含まれていてもよい。
【００４９】
図６は、セラミックシート１０１，１０２，１０３の平面図である。この段階では、セラミックシート１０１，１０２，１０３が、個片化されていない大判のシートとして構成される。図６には、各積層セラミックコンデンサ１０ごとに個片化する際の切断線Ｌｘ，Ｌｙが示されている。切断線ＬｘはＸ軸に平行であり、切断線ＬｙはＹ軸に平行である。
【００５０】
図６に示すように、第１セラミックシート１０１には第１内部電極１２に対応する未焼成の第１内部電極１１２が形成され、第２セラミックシート１０２には第２内部電極１３に対応する未焼成の第２内部電極１１３が形成されている。なお、カバー部２０に対応する第３セラミックシート１０３には内部電極が形成されていない。
【００５１】
内部電極１１２，１１３は、任意の導電性ペーストをセラミックシート１０１，１０２に塗布することによって形成することができる。導電性ペーストの塗布方法は、公知の技術から任意に選択可能である。例えば、導電性ペーストの塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。
【００５２】
内部電極１１２，１１３には、切断線Ｌｙに沿ったＸ軸方向の隙間が、切断線Ｌｙ１本置きに形成されている。第１内部電極１１２の隙間と第２内部電極１１３の隙間とはＸ軸方向に互い違いに配置されている。つまり、第１内部電極１１２の隙間を通る切断線Ｌｙと第２内部電極１１３の隙間を通る切断線Ｌｙとが交互に並んでいる。
【００５３】
（ステップＳ０２：積層）
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１，１０２，１０３を、図７に示すように積層することにより積層シート１０４を作製する。積層シート１０４では、容量形成部１９に対応する第１セラミックシート１０１及び第２セラミックシート１０２がＺ軸方向に交互に積層されている。
【００５４】
また、積層シート１０４では、交互に積層されたセラミックシート１０１，１０２のＺ軸方向上下面にカバー部２０に対応する第３セラミックシート１０３が積層される。なお、図７に示す例では、第３セラミックシート１０３がそれぞれ３枚ずつ積層されているが、第３セラミックシート１０３の枚数は適宜変更可能である。
【００５５】
積層シート１０４は、セラミックシート１０１，１０２，１０３を圧着することにより一体化される。セラミックシート１０１，１０２，１０３の圧着には、例えば、静水圧加圧や一軸加圧などを用いることが好ましい。これにより、積層シート１０４を高密度化することが可能である。
【００５６】
（ステップＳ０３：切断）
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を、図８に示すように切断線Ｌｘ，Ｌｙに沿って切断することにより、未焼成の積層チップ１１６を作製する。積層チップ１１６は、焼成後の積層部１６に対応する。積層シート１０４の切断には、例えば、回転刃や押し切り刃などを用いることができる。
【００５７】
より詳細に、積層シート１０４は、保持部材Ｃによって保持された状態で、切断線Ｌｘ，Ｌｙに沿って切断される。これにより、積層シート１０４が個片化され、積層チップ１１６が得られる。このとき、保持部材Ｃは切断されておらず、各積層チップ１１６は保持部材Ｃによって接続されている。
【００５８】
図９は、ステップＳ０３で得られる積層チップ１１６の斜視図である。積層チップ１１６には、容量形成部１１９及びカバー部１２０が形成されている。積層チップ１１６では、切断面であるＹ軸方向を向いた両側面に内部電極１１２，１１３が露出している。内部電極１１２，１１３の間にはセラミック層１２１が形成されている。
【００５９】
（ステップＳ０４：サイドマージン部形成）
ステップＳ０４では、ステップＳ０３で得られた積層チップ１１６に未焼成のサイドマージン部１１７を設けることにより、未焼成のセラミック素体１１１を作製する。ステップＳ０４では、積層チップ１１６の両側面にサイドマージン部１１７を設けるために、テープなどの保持部材の貼り替えなどにより積層チップ１１６の向きが適宜変更される。
【００６０】
特に、ステップＳ０４では、ステップＳ０３における積層チップ１１６の切断面であるＹ軸方向を向いた両側面にサイドマージン部１１７が設けられる。このため、ステップＳ０４では、予め保持部材Ｃから積層チップ１１６を剥がし、積層チップ１１６の向きを９０度回転させておくことが好ましい。
【００６１】
図１０は、ステップＳ０４によって得られる未焼成のセラミック素体１１１の斜視図である。サイドマージン部１１７は、誘電体セラミックスを主成分として形成される。サイドマージン部１１７では、セラミック層１２１を形成するセラミックシート１０１，１０２よりも希土類元素濃度及びバナジウム濃度が高い。
【００６２】
サイドマージン部１１７は、例えば、セラミックシートを積層チップ１１６の側面に貼り付けることにより形成することができる。また、サイドマージン部１１７は、積層チップ１１６の側面を、例えば塗布やディップなどによってセラミックスラリーでコーティングすることにより形成することもできる。
【００６３】
（ステップＳ０５：焼成）
ステップＳ０５では、ステップＳ０４で得られた未焼成のセラミック素体１１１を焼結させることにより、図１〜３に示す積層セラミックコンデンサ１０のセラミック素体１１を作製する。つまり、ステップＳ０５により、積層チップ１１６が積層部１６になり、サイドマージン部１１７がサイドマージン部１７になる。
【００６４】
ステップＳ０５における焼成温度は、セラミック素体１１１の焼結温度に基づいて決定可能である。例えば、誘電体セラミックスとしてチタン酸バリウム系材料を用いる場合には、焼成温度を１０００〜１３００℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
【００６５】
ステップＳ０５では、セラミック素体１１の焼結過程において、サイドマージン部１１７に含まれる希土類元素及びバナジウムが積層チップ１１６に拡散する。これにより、ステップＳ０５で得られるセラミック素体１１では、図４に示すような希土類元素濃度の分布及びバナジウム濃度の分布が得られる。
【００６６】
セラミック素体１１における希土類元素濃度及びバナジウム濃度の分布は、サイドマージン部１１７及びセラミックシート１０１，１０２に添加する希土類元素及びバナジウムの量や、焼成温度などによって制御可能である。これにより、積層セラミックコンデンサ１０ごとに適切な希土類元素濃度及びバナジウム濃度の分布を実現可能である。
【００６７】
（ステップＳ０６：外部電極形成）
ステップＳ０６では、ステップＳ０５で得られたセラミック素体１１に外部電極１４，１５を形成することにより、図１〜３に示す積層セラミックコンデンサ１０を作製する。ステップＳ０６では、例えば、セラミック素体１１のＸ軸方向端面に、外部電極１４，１５を構成する下地膜、中間膜、及び表面膜を形成する。
【００６８】
より詳細に、ステップＳ０６では、まず、セラミック素体１１のＸ軸方向両端面を覆うように未焼成の電極材料を塗布する。塗布された未焼成の電極材料を、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付けを行うことにより、セラミック素体１１に外部電極１４，１５の下地膜が形成される。
【００６９】
そして、セラミック素体１１に焼き付けられた外部電極１４，１５の下地膜の上に、外部電極１４，１５の中間膜が形成され、更に外部電極１４，１５の表面膜が形成される。外部電極１４，１５の中間膜及び下地膜の形成には、例えば、電解メッキなどのメッキ処理を用いることができる。
【００７０】
なお、上記のステップＳ０６における処理の一部を、ステップＳ０５の前に行ってもよい。例えば、ステップＳ０５の前に未焼成のセラミック素体１１１のＸ軸方向両端面に未焼成の電極材料を塗布してもよい。これにより、ステップＳ０５において、未焼成のセラミック素体１１１の焼成と電極材料の焼き付けとを同時に行うことができる。
【００７１】
［実施例］
本実施形態の実施例として、上記の製造方法を用いて積層セラミックコンデンサ１０のサンプルを作製した。このサンプルでは、Ｘ軸方向の寸法を１ｍｍとし、Ｙ軸方向及びＺ軸方向の寸法を０．５ｍｍとした。また、このサンプルでは、誘電体セラミックスとしてチタン酸バリウム系材料を用い、希土類元素としてホルミウムを用いた。
【００７２】
本実施例に係るサンプルのセラミック素体１１におけるＹ−Ｚ平面に平行な断面について、ホルミウム濃度及びバナジウム濃度の分析を行った。ホルミウム濃度及びバナジウム濃度の分析には、レーザーアブレーションＩＣＰ質量分析法(LA-ICP-MS：Laser Ablation Inductively Coupled Plasma Mass Spectrometry)を用いた。
【００７３】
レーザーアブレーションＩＣＰ質量分析法では、セラミック素体１１の断面の微小領域にある誘電体セラミックスを蒸発・微粒子化し、更にイオン化することにより生成されたイオンを質量分析計で測定する。これにより、セラミック素体１１の断面における微小領域の組成を分析することができる。
【００７４】
本実施例では、ホルミウム濃度の分析には、天然同位体比で１００％を占める１６５Ｈｏを用いた。バナジウム濃度の分析には、天然同位体比で９９．７５％を占める５１Ｖを用いた。また、ホルミウム濃度及びバナジウム濃度の基準としては、誘電体セラミックスに多く含まれるチタンの同位体である４７Ｔｉを用いた。
【００７５】
本実施例では、サイドマージン部１７及び容量形成部１９についてＹ軸方向に１５μｍ間隔でホルミウム濃度及びバナジウム濃度の分析を行った。容量形成部１９におけるホルミウム濃度及びバナジウム濃度の分析は、セラミック層２１のＺ軸方向中央部を中心とする微小領域において行った。
【００７６】
図１１は、本実施例に係るサンプルのセラミック素体１１のＹ−Ｚ平面に平行な断面におけるＹ軸方向に沿った（Ａ）ホルミウム濃度の分布及び（Ｂ）バナジウム濃度の分布を示すグラフである。図１１の各グラフの横軸は、セラミック素体１１におけるＹ軸方向の位置を示している。
【００７７】
より詳細に、図１１の各グラフの横軸では、サイドマージン部１７と容量形成部１９との境界面の位置を「０」とし、サイドマージン部の位置をマイナス領域で示し、容量形成部１９の位置をプラス領域で示している。つまり、図１１の各グラフの横軸は、サイドマージン部１７と容量形成部１９との境界面からの距離を示している。
【００７８】
図１１（Ａ）の縦軸は、サイドマージン部１７及び容量形成部１９の各位置におけるホルミウム濃度を示している。図１１（Ａ）では、容量形成部１９におけるＹ軸方向１０５μｍの位置のホルミウム濃度を１とし、各位置におけるホルミウム濃度を規格化して示している。したがって、図１１（Ａ）の縦軸は任意単位である。
【００７９】
図１１（Ｂ）の縦軸は、サイドマージン部１７と容量形成部１９の各位置におけるバナジウム濃度を示している。図１１（Ｂ）では、容量形成部１９におけるＹ軸方向１０５μｍの位置のバナジウム濃度を１とし、各位置におけるバナジウム濃度を規格化して示している。したがって、図１１（Ｂ）の縦軸は任意単位である。
【００８０】
図１１（Ａ）に示すように、本実施例に係るサンプルの容量形成部１９のＹ軸方向の端部では、サイドマージン部１７に向けてホルミウム濃度が高くなっている。また、図１１（Ｂ）に示すように、本実施例に係るサンプルの容量形成部１９のＹ軸方向の端部では、サイドマージン部１７に向けてバナジウム濃度が高くなっている。
【００８１】
したがって、本実施例では、上記の製造方法を用いることによって、積層セラミックコンデンサ１０のセラミック素体１１における図４に示すような希土類元素濃度の分布及びバナジウム濃度の分布を実現できることが確認された。そして、本実施例で得られたサンプルについて評価を行った。
【００８２】
まず、本実施例に係るサンプルについて信頼性の評価を行った。具体的には、５０個のサンプルについて１５０℃、５０Ｖ／μｍの条件で加速寿命試験を行った。この結果、５０％のサンプルが故障する時間が１００分以上となり、本実施形態に係る積層セラミックコンデンサ１０では長期間にわたって高い信頼性が得られることが確認された。
【００８３】
また、本実施例に係るサンプルについてサイドマージン部１７の焼結性の評価を行った。具体的に、本実施例に係るサンプルのサイドマージン部１７の断面の所定領域におけるポアが占める割合（ポア率）を算出した。この結果、ポア率が４％未満となり、サイドマージン部１７における充分な焼結性が得られていることが確認された。
【００８４】
更に、本実施例に係るサンプルについてＤＣバイアス特性の評価を行った。具体的には、５０個のサンプルについて３Ｖ／μｍ印加時の平均容量変化率を算出した。この結果、平均容量変化率が４５％未満となり、本実施形態に係る積層セラミックコンデンサ１０では高いＤＣバイアス特性が得られることが確認された。
【００８５】
加えて、本実施例に係るサンプルについて容量経時特性の評価を行った。具体的には、５０個のサンプルについて１５０℃で１時間熱戻ししてから１５０時間経過後の平均容量変化率を算出した。この結果、平均容量変化率が２％未満となり、本実施形態に係る積層セラミックコンデンサ１０では高い容量経時特性が得られることが確認された。
【００８６】
［その他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
【００８７】
例えば、積層セラミックコンデンサ１０では、容量形成部１９がＺ軸方向に複数に分割して設けられていてもよい。この場合、各容量形成部１９において内部電極１２，１３がＺ軸方向に沿って交互に配置されていればよく、容量形成部１９が切り替わる部分において第１内部電極１２又は第２内部電極１３が連続して配置されていてもよい。
【符号の説明】
【００８８】
１０…積層セラミックコンデンサ
１１…セラミック素体
１２，１３…内部電極
１４，１５…外部電極
１６…積層部
１７…サイドマージン部
１９…容量形成部
２０…カバー部
２１…セラミック層
【図１】
2018148117.tif 000003
【図２】
2018148117.tif 000004
【図３】
2018148117.tif 000005
【図４】
2018148117.tif 000006
【図５】
2018148117.tif 000007
【図６】
2018148117.tif 000008
【図７】
2018148117.tif 000009
【図８】
2018148117.tif 000010
【図９】
2018148117.tif 000011
【図１０】
2018148117.tif 000012
【図１１】
2018148117.tif 000013