(57)【要約】【課題】温度に基づいて位相を調整するための位相調整回路を小型化する。【解決手段】位相調整回路１は、温度を検出する温度センサ１７と、信号の入力を受ける入力部１１と、入力部１１が受けた信号をそれぞれ異なる時間遅延させる複数の遅延経路１３と、温度センサ１７が検出した温度に基づいて、複数の遅延経路１３のうちいずれか１つを選択する制御部１９と、制御部１９が選択した１つの遅延経路１３において遅延された信号をＩＣ１００に対して出力する出力部１６と、を有する。【選択図】図１
2018148320.tif 000002
【特許請求の範囲】
【請求項１】
温度を検出する温度検出部と、
信号の入力を受ける入力部と、
前記入力部が受けた前記信号をそれぞれ異なる時間遅延させる複数の遅延経路と、
前記温度検出部が検出した温度に基づいて、前記複数の遅延経路のうちいずれか１つを選択する制御部と、
前記制御部が選択した１つの遅延経路において遅延された信号を電子素子に対して出力する出力部と、
を有する位相調整回路。
【請求項２】
前記複数の遅延経路それぞれの遅延時間を示す情報を記憶する記憶部をさらに有し、
前記制御部は、前記記憶部が記憶した前記遅延時間に基づいて前記１つの遅延経路を選択する、
請求項１に記載の位相調整回路。
【請求項３】
前記記憶部は、前記電子素子の温度特性をさらに記憶し、
前記制御部は、前記記憶部が記憶した前記電子素子の温度特性に基づいて前記１つの遅延経路を選択する、
請求項２に記載の位相調整回路。
【請求項４】
前記制御部は、前記電子素子の温度特性の入力を受け付け、受け付けた前記電子素子の温度特性に基づいて前記１つの遅延経路を選択する、
請求項２に記載の位相調整回路。
【請求項５】
温度を検出する温度検出部と、
第１信号の入力を受ける第１入力部と、
前記第１入力部が受けた前記第１信号をそれぞれ異なる時間遅延させる複数の遅延経路を有する第１遅延回路と、
前記第１信号と異なる第２信号の入力を受ける第２入力部と、
前記第２入力部が受けた前記第２信号をそれぞれ異なる時間遅延させる複数の遅延経路を有する第２遅延回路と、
前記温度検出部が検出した温度に基づいて、前記第１遅延回路が有する前記複数の遅延回路のうちいずれか１つを選択し、かつ前記第２遅延回路が有する前記複数の遅延経路のうちいずれか１つを選択する制御部と、
前記制御部が選択した前記第１遅延回路が有する１つの遅延経路において遅延された信号を電子素子の第１端子に対して出力する第１出力部と、
前記制御部が選択した前記第２遅延回路が有する１つの遅延経路において遅延された信号を電子素子の第２端子に対して出力する第２出力部と、
を有する位相調整回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された信号の位相を調整するための位相調整回路に関する。
【背景技術】
【０００２】
従来、入力された信号の位相を調整する位相調整回路が知られている。特許文献１においては、温度に基づいて信号の位相を補正する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２３７８６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１に記載の技術では、基準となる信号と位相を制御したい信号との間での位相ずれの量を計測し、位相ずれの量に基づいて位相を変化させる位相制御回路が用いられるため、回路構成が大きくなってしまうという課題があった。
【０００５】
そこで、本発明はこれらの点に鑑みてなされたものであり、温度に基づいて位相を調整するための位相調整回路を小型化することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１の態様の位相調整回路は、温度を検出する温度検出部と、信号の入力を受ける入力部と、前記入力部が受けた前記信号をそれぞれ異なる時間遅延させる複数の遅延経路と、前記温度検出部が検出した温度に基づいて、前記複数の遅延経路のうちいずれか１つを選択する制御部と、前記制御部が選択した１つの遅延経路において遅延された信号を電子素子に対して出力する出力部と、を有する。
【０００７】
上記の位相調整回路は、前記複数の遅延経路それぞれの遅延時間を示す情報を記憶する記憶部をさらに有し、前記制御部は、前記記憶部が記憶した前記遅延時間に基づいて前記１つの遅延経路を選択してもよい。
【０００８】
前記記憶部は、前記電子素子の温度特性をさらに記憶し、前記制御部は、前記記憶部が記憶した前記電子素子の温度特性に基づいて前記１つの遅延経路を選択してもよい。
【０００９】
前記制御部は、前記電子素子の温度特性の入力を受け付け、受け付けた前記電子素子の温度特性に基づいて前記１つの遅延経路を選択してもよい。
【００１０】
本発明の第２の態様の位相調整回路は、温度を検出する温度検出部と、第１信号の入力を受ける第１入力部と、前記第１入力部が受けた前記第１信号をそれぞれ異なる時間遅延させる複数の遅延経路を有する第１遅延回路と、前記第１信号と異なる第２信号の入力を受ける第２入力部と、前記第２入力部が受けた前記第２信号をそれぞれ異なる時間遅延させる複数の遅延経路を有する第２遅延回路と、前記温度検出部が検出した温度に基づいて、前記第１遅延回路が有する前記複数の遅延回路のうちいずれか１つを選択し、かつ前記第２遅延回路が有する前記複数の遅延経路のうちいずれか１つを選択する制御部と、前記制御部が選択した前記第１遅延回路が有する１つの遅延経路において遅延された信号を電子素子の第１端子に対して出力する第１出力部と、前記制御部が選択した前記第２遅延回路が有する１つの遅延経路において遅延された信号を電子素子の第２端子に対して出力する第２出力部と、を有する。
【発明の効果】
【００１１】
本発明によれば、温度に基づいて位相を調整するための位相調整回路を小型化できるという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態の位相調整回路の構成を示す図である。
【図２】記憶部に記憶された遅延経路と遅延時間との関係の一例を示す表である。
【図３】第２の実施形態の位相調整回路の構成を示す図である。
【図４】ＩＣのデータ端子とクロック端子との間で必要なセットアップ時間の温度特性を示す表である。
【発明を実施するための形態】
【００１３】
＜第１の実施形態＞
図１は、第１の実施形態の位相調整回路１の構成を示す図である。位相調整回路１は、入力部１１と、切替部１２と、遅延経路１３（１３ａ〜１３ｃ）と、バッファ１４（１４ａ〜１４ｃ）と、切替部１５と、出力部１６と、温度センサ１７と、記憶部１８と、制御部１９とを有する。位相調整回路１は、外部から入力された信号を遅延させてから電子素子としてのＩＣ（Integrated Circuit）１００に入力する回路である。ＩＣ１００は、例えばＤ／Ａコンバータのように、外部からのクロック同期を必要とする電子素子である。
【００１４】
入力部１１は、外部の素子が出力した信号の入力を受ける端子である。入力部１１は、例えば、クロック又はデータの入力を受けて、入力されたクロック又はデータを切替部１２に入力する。
【００１５】
切替部１２は、入力部１１から入力された信号を遅延経路１３ａ、遅延経路１３ｂ及び遅延経路１３ｃのいずれかに入力する高周波スイッチである。切替部１２は、制御部１９の制御に基づいて、入力部１１から入力された信号を遅延経路１３ａ、遅延経路１３ｂ及び遅延経路１３ｃのうち、どの遅延経路１３に入力するかを切り替える。
【００１６】
遅延経路１３ａ、遅延経路１３ｂ、及び遅延経路１３ｃは、切替部１２が出力する信号をそれぞれ異なる時間遅延させる遅延経路である。遅延経路１３ａは、バッファ１４ａ及びバッファ１４ｂを有する。遅延経路１３ｂはバッファ１４ｃを有する。
【００１７】
以下、遅延経路１３ａ〜１３ｃを特に区別する必要のない場合は遅延経路１３という。また、バッファ１４ａ〜１４ｃを特に区別する必要のない場合はバッファ１４という。バッファ１４は、入力された信号を所定の時間だけ遅延させる素子である。例えば、バッファ１４は、入力部１１が入力を受けたクロックを１ｎｓだけ遅延させる。
【００１８】
図１において、遅延経路１３ａは、バッファ１４ａ及びバッファ１４ｂの遅延時間を合計した２ｎｓだけクロック又はデータを遅延させる遅延経路として機能する。遅延経路１３ｂは、バッファ１４ｃの遅延時間である１ｎｓだけクロック又はデータを遅延させる遅延経路として機能する。
【００１９】
なお、遅延経路１３は、バッファ１４を含まなくてもよい。図１において、遅延経路１３ｃは、バッファを含まない経路であり、入力部１１が入力を受けたクロック又はデータを遅延させない。
【００２０】
切替部１５は、制御部１９の制御に基づいて、遅延経路１３ａ、遅延経路１３ｂ及び遅延経路１３ｃから１つの遅延経路１３を選択する高周波スイッチである。切替部１５は、制御部１９が選択した１つの遅延経路１３において遅延された信号を、出力部１６を介してＩＣ１００に対して出力する。
【００２１】
温度センサ１７は、位相調整回路１の近傍に設けられ、位相調整回路１の周辺温度を検出する。温度センサ１７は、例えばサーミスタ、又は測温抵抗体である。なお、温度センサ１７は複数設けられていてもよく、ＩＣ１００の近傍に設けられていてもよい。
【００２２】
記憶部１８は、複数の遅延経路１３それぞれの遅延時間を示す情報を記憶する。記憶部１８は、例えば、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）である。例えば、記憶部１８は、遅延経路１３ごとに、遅延経路１３が遅延する遅延時間を関連付けて記憶する。
【００２３】
図２は、記憶部１８に記憶された遅延経路と遅延時間との関係の一例を示す表である。図２に示す例において、遅延経路１３ａの遅延時間が２ｎｓであり、遅延経路１３ｂの遅延時間が１ｎｓであり、遅延経路１３ｃの遅延時間が０ｎｓである。
【００２４】
制御部１９は、例えばＣＰＵ（Central Processing Unit）であり、記憶部１８に記憶されたプログラムを実行することにより、切替部１２及び切替部１５を制御する。
【００２５】
制御部１９は、温度センサ１７から温度を示す温度データを取得することにより、温度を検出する。制御部１９は検出した温度に基づいて、複数の遅延経路１３のうちいずれか１つを選択する。制御部１９は、例えば、記憶部１８が記憶した遅延経路と遅延時間との関係に基づいて、１つの遅延経路１３を選択する。例えば、制御部１９は、必要な遅延時間を示す情報を外部から取得し、取得した情報が示す遅延時間に対応する遅延経路１３を選択する。
【００２６】
［第１の実施形態の位相調整回路１による効果］
以上説明したように、位相調整回路１は、制御部１９が、温度センサ１７により検出した温度に基づいて、複数の遅延経路１３から一つの遅延経路１３を選択し、切替部１５は、選択された遅延経路１３を介して伝送された信号をＩＣ１００に対して出力する。このようにすることで、位相調整回路１は、簡易な構成により、入力された信号の位相を温度に基づいて調整できるので、ＩＣ１００において温度変動に伴う同期ずれの発生を防止することができる。
【００２７】
＜第２の実施形態＞
図３は、第２の実施形態の位相調整回路２の構成を示す図である。位相調整回路２は、入力部２１と、切替部２２と、遅延経路２３と、バッファ２４と、切替部２５と、出力部２６とを有する点で、図１に示した第１の実施形態の位相調整回路１の構成と異なる。
【００２８】
入力部２１、切替部２２、遅延経路２３、バッファ２４、切替部２５及び出力部２６は、入力部１１、切替部１２、遅延経路１３、バッファ１４、切替部１５及び出力部１６と同等の機能を有する。図３においては、入力部１１にクロックが入力され、入力部２１にデータが入力されていることが想定されている。以下の説明においては、入力部１１に入力されるクロックと切替部１２に入力されるデータが同時に変化するものとする。
【００２９】
位相調整回路２においては、入力部１１〜出力部１６の経路において、入力部１１に入力されたクロックを遅延し、出力部１６からＩＣ１００の第１端子（以下、クロック端子という）に対して、遅延後のクロックを出力する。また、入力部２１〜出力部２６の経路において、入力部２１に入力されたデータを遅延し、出力部２６からＩＣ１００の第２端子（以下、データ端子という）に対して、遅延後のデータを出力する。
【００３０】
本実施形態の記憶部１８は、位相調整回路２がクロック及びデータを出力するＩＣ１００の温度特性を記憶している。記憶部１８は、例えば、温度と、ＩＣ１００の入力データに要求されるセットアップ時間又はホールド時間との関係である温度特性を記憶する。セットアップ時間は、例えば、ＩＣ１００のデータ端子に入力されたデータが変化してから、クロック端子に入力されたクロックが変化するまでに必要な時間である。また、ホールド時間は、クロック端子に入力されたクロックが変化してから、データ端子に入力されたデータが変化するまでに必要な時間である。
【００３１】
図４は、ＩＣ１００のデータ端子とクロック端子との間で必要なセットアップ時間の温度特性を示す表である。図４に示す例においては、温度が０〜２０℃の範囲で必要なセットアップ時間が０（ｎｓ）であり、温度が２０〜４０℃の範囲で必要なセットアップ時間が１（ｎｓ）であり、温度が４０〜６０℃の範囲で必要なセットアップ時間が２（ｎｓ）である。
【００３２】
制御部１９は、図４に示した温度特性を参照し、温度センサ１７により検出した温度において必要なセットアップ時間を特定する。その後、制御部１９は、図２に示した各遅延経路１３の遅延時間を参照し、特定したセットアップ時間に対応する遅延時間を得られる遅延経路１３を選択する。
【００３３】
制御部１９は、例えば、温度センサ１７が検出した温度が３０℃である場合、必要なセットアップ時間が１（ｎｓ）であると特定する。セットアップ時間を１（ｎｓ）以上とするためには、データが変化してからクロックが変化するまでの時間を１（ｎｓ）以上にしなければならないことから、クロックの遅延時間をデータの遅延時間よりも１（ｎｓ）以上大きくする必要がある。そこで、制御部１９は、例えば、切替部１２及び切替部１５を制御して遅延経路１３ａを選択することでクロックを２（ｎｓ）遅延させ、切替部２２及び切替部２５を制御して遅延経路２３ｃを選択することでデータを遅延させないことにより、２（ｎｓ）のセットアップ時間を確保することができる。
【００３４】
制御部１９は、切替部２２及び切替部２５を制御して遅延経路２３ｂを選択することにより、１（ｎｓ）のセットアップ時間を確保してもよい。また、制御部１９は、切替部１２及び切替部１５を制御して遅延経路１３ｂを選択し、切替部２２及び切替部２５を制御して遅延経路２３ｃを選択することにより、１（ｎｓ）のセットアップ時間を確保してもよい。
【００３５】
なお、記憶部１８は、複数の異なるＩＣ１００の識別情報（例えば型名に対応する番号）に関連付けて、図４に示した温度特性を記憶してもよい。この場合、制御部１９は、位相調整回路２が信号を出力するＩＣ１００の識別情報を外部から取得し、取得した識別情報に対応する温度特性を用いて切替部１２、切替部１５、切替部２２及び切替部２５を制御する。このようにすることで、位相調整回路２は、ＩＣ１００の種別によって温度特性が異なる場合であっても、接続されたＩＣ１００に適したデータ及びクロックを出力することができる。
【００３６】
また、制御部１９は、ＩＣ１００の温度と、必要なセットアップ時間又はホールド時間との関係を示す温度特性情報の入力を受け付け、入力されたＩＣ１００の温度特性情報に基づいて、１つの遅延経路１３を選択してもよい。制御部１９は、ユーザからＩＣ１００の温度特性情報の入力を受け付けた場合、受け付けた温度特性情報を記憶部１８に記憶させる。制御部１９は、検出した温度と、記憶部１８に記憶させたＩＣ１００の温度特性とに基づいて１つの遅延経路１３を選択する。このようにすることで、位相調整回路２は、接続されたＩＣ１００の温度特性が予め記憶部１８に記憶されていない場合であっても、接続されたＩＣ１００に適したデータ及びクロックを出力することができる。
【００３７】
［第２の実施形態の位相調整回路２による効果］
以上説明したように、第２の実施形態に係る位相調整回路２は、それぞれ遅延時間が異なる複数の遅延経路を有する遅延回路を複数有する。このようにすることで、位相調整回路２は、温度に基づいて、複数の遅延回路それぞれに入力されたデータとクロックとの間の位相差を調整することができる。したがって、データ及びクロックの出力先であるＩＣ１００の温度特性に適した位相差のデータ及びクロックをＩＣ１００に対して出力することができるので、温度変動に伴う同期ずれの発生を防ぐことができる。
【００３８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。特に、装置の分散・統合の具体的な実施形態は以上に図示するものに限られず、その全部又は一部について、種々の付加等に応じて、又は、機能負荷に応じて、任意の単位で機能的又は物理的に分散・統合して構成することができる。
【符号の説明】
【００３９】
１  位相調整回路
２  位相調整回路
１１  入力部
１２  切替部
１３  遅延経路
１４  バッファ
１５  切替部
１６  出力部
１７  温度センサ
１８  記憶部
１９  制御部
２１  入力部
２２  切替部
２３  遅延経路
２４  バッファ
２５  切替部
２６  出力部
１００  ＩＣ
【図１】
2018148320.tif 000003
【図２】
2018148320.tif 000004
【図３】
2018148320.tif 000005
【図４】
2018148320.tif 000006