(57)【要約】【課題】  スイッチング装置が内蔵するｐｎダイオードの順方向電圧降下を小さくする。【解決手段】  スイッチング装置であって、第１及び第２トレンチと、各トレンチ内に配置されたゲート電極を有する。半導体基板が、第１導電型の第１半導体領域と、第１半導体領域に対して下側から接する第２導電型のボディ領域と、ボディ領域に対して下側から接する第１導電型の第２半導体領域を有する。これらの領域は、ゲート絶縁層を介して各ゲート電極に対向する。半導体基板は、トレンチの底面に臨む範囲に配置されている第２導電型の底部半導体領域と、ボディ領域の下端の深さからトレンチの底面の深さまでの深さ範囲において第１トレンチから第２トレンチに達するように伸びており、ボディ領域と各底部半導体領域に接続されている第２導電型の接続半導体領域を有する。【選択図】図１
2018046197.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング装置であって、
半導体基板と、
前記半導体基板の上面に設けられた第１トレンチと、
前記半導体基板の前記上面に設けられ、前記第１トレンチから間隔を開けて配置されている第２トレンチと、
前記第１トレンチ及び前記第２トレンチの内面を覆うゲート絶縁層と、
前記第１トレンチ及び前記第２トレンチの内部に配置されており、前記ゲート絶縁層によって前記半導体基板から絶縁されているゲート電極、
を有し、
前記半導体基板が、
前記第１トレンチと前記第２トレンチの間に配置されており、前記ゲート絶縁層を介して前記第１トレンチ内及び前記第２トレンチ内の前記ゲート電極に対向する第１導電型の第１半導体領域と、
前記第１半導体領域に対して下側から接しており、前記ゲート絶縁層を介して前記第１トレンチ内及び前記第２トレンチ内の前記ゲート電極に対向する第２導電型のボディ領域と、
前記ボディ領域に対して下側から接しており、前記ボディ領域によって前記第１半導体領域から分離されており、前記ゲート絶縁層を介して前記第１トレンチ及び前記第２トレンチ内の前記ゲート電極と対向する第１導電型の第２半導体領域と、
前記第１トレンチの底面に臨む範囲に配置されており、前記第２半導体領域に接している第２導電型の第１底部半導体領域と、
前記第２トレンチの底面に臨む範囲に配置されており、前記第２半導体領域に接している第２導電型の第２底部半導体領域と、
前記ボディ領域の下側の範囲の一部に設けられており、前記ボディ領域の下端の深さから前記第１トレンチ及び前記第２トレンチの底面の深さまでの深さ範囲において前記第１トレンチから前記第２トレンチに達するように伸びており、前記第２半導体領域に接しており、前記ボディ領域、前記第１底部半導体領域及び前記第２底部半導体領域に接続されている第２導電型の接続半導体領域、
を有するスイッチング装置。
【請求項２】
前記接続半導体領域を複数個有し、
前記複数の接続半導体領域が、前記第１トレンチと前記第２トレンチの長手方向に間隔を開けて配置されている請求項１のスイッチング装置。
【請求項３】
前記半導体基板の前記上面に配置されている上部電極をさらに有し、
前記半導体基板が、前記接続半導体領域の上部に配置されており、前記上部電極に接しており、前記ボディ領域に接続されている第２導電型のボディコンタクト領域をさらに有する請求項１または２のスイッチング装置。
【請求項４】
前記接続半導体領域の第２導電型不純物濃度が、前記ボディコンタクト領域の第２導電型不純物濃度よりも低い請求項３のスイッチング装置。
【請求項５】
スイッチング装置の製造方法であって、
第１導電型の第２半導体領域と、前記第２半導体領域に対して上側から接している第２導電型のボディ領域を有し、前記ボディ領域が上面に露出している半導体基板を準備する工程と、
前記半導体基板の前記上面にマスクを介して第２導電型不純物を注入することによって、前記ボディ領域から下側に突出する第２導電型の接続半導体領域を形成する工程と、
前記半導体基板の前記上面に、前記ボディ領域を貫通して前記第２半導体領域に達するとともに前記半導体基板の前記上面側から見たときに前記接続半導体領域を横断するように伸びる第１トレンチ及び第２トレンチを形成する工程と、
前記第１トレンチの底面に第２導電型不純物を注入することによって前記接続半導体領域に接続されている第２導電型の第１底部半導体領域を形成するとともに前記第２トレンチの底面に第２導電型不純物を注入することによって前記接続半導体領域に接続されている第２導電型の第２底部半導体領域を形成する工程と、
前記半導体基板を用いて、前記スイッチング装置を完成させる工程、
を有しており、
前記スイッチング装置が、
前記第１トレンチ及び前記第２トレンチの内面を覆うゲート絶縁層と、
前記第１トレンチ及び前記第２トレンチの内部に配置されており、前記ゲート絶縁層によって前記半導体基板から絶縁されているゲート電極と、
前記第１トレンチと前記第２トレンチの間に配置されており、前記ボディ領域に対して上側から接しており、前記ボディ領域によって前記第２半導体領域から分離されており、前記ゲート絶縁層を介して前記第１トレンチ内及び前記第２トレンチ内の前記ゲート電極に対向する第１導電型の第１半導体領域、
を有する、
製造方法。
【請求項６】
前記接続半導体領域を形成する工程と同一のマスクを介して前記半導体基板の前記上面に第２導電型不純物を注入することによって、前記接続半導体領域の上部に配置されており、前記半導体基板の前記上面に露出しており、前記ボディ領域に接続されている第２導電型のボディコンタクト領域を形成する工程と、
前記半導体基板の前記上面に、前記ボディコンタクト領域に接する上部電極を形成する工程、
をさらに有する請求項５の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、スイッチング装置とその製造方法に関する。
【０００２】
特許文献１に、トレンチ内に配置されたゲート電極を備えるスイッチング装置が開示されている。このスイッチング装置は、ｎ型の第１半導体領域（ソース領域）とｐ型のボディ領域とｎ型の第２半導体領域（ドリフト領域）を有する。第１半導体領域、ボディ領域及び第２半導体領域は、トレンチの側面においてゲート絶縁層に接している。また、このスイッチング装置は、トレンチの底面に接するｐ型の底部半導体領域を有している。さらに、このスイッチング装置は、トレンチの側面の一部に沿って伸びるｐ型の接続半導体領域を有している。接続半導体領域は、ボディ領域と底部半導体領域に接続されている。接続半導体領域によって、底部半導体領域の電位がボディ領域と略同じ電位に制御される。このスイッチング装置がオフするときには、底部半導体領域から第２半導体領域に空乏層が伸びる。この空乏層によって、底部半導体領域の近傍（すなわち、トレンチの底部近傍）における電界集中が抑制される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１１８９６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
スイッチング装置のボディ領域と第２半導体領域の界面のｐｎ接合を、ｐｎダイオードとして用いることができる。特許文献１のスイッチング装置では、接続半導体領域が、ボディ領域に接続されているとともに第２半導体領域に接している。このため、接続半導体領域の第２半導体領域に対する界面も、ｐｎダイオードとして動作することができる。このようなｐｎダイオードは、スイッチング装置に対して並列に接続されている。スイッチング装置に対して逆電圧が印加されたときに、ｐｎダイオードに電流が流れる。このようなｐｎダイオードは、いわゆる還流ダイオードとして用いることができる。
【０００５】
ｐｎダイオードに電流が流れるときの損失を低減するために、ｐｎダイオードの順方向電圧降下は小さいことが好ましい。したがって、本明細書では、スイッチング装置が内蔵するｐｎダイオードの順方向電圧降下をより小さくする技術を提案する。
【課題を解決するための手段】
【０００６】
本明細書が開示するスイッチング装置は、半導体基板と、前記半導体基板の上面に設けられた第１トレンチと、前記半導体基板の前記上面に設けられ、前記第１トレンチから間隔を開けて配置されている第２トレンチと、前記第１トレンチ及び前記第２トレンチの内面を覆うゲート絶縁層と、前記第１トレンチ及び前記第２トレンチの内部に配置されており、前記ゲート絶縁層によって前記半導体基板から絶縁されているゲート電極を有している。前記半導体基板が、第１半導体領域と、ボディ領域と、第２半導体領域と、第１底部半導体領域と、第２底部半導体領域と、接続半導体領域を有している。前記第１半導体領域は、前記第１トレンチと前記第２トレンチの間に配置されており、前記ゲート絶縁層を介して前記第１トレンチ内及び前記第２トレンチ内の前記ゲート電極に対向する第１導電型の領域である。前記ボディ領域は、前記第１半導体領域に対して下側から接しており、前記ゲート絶縁層を介して前記第１トレンチ内及び前記第２トレンチ内の前記ゲート電極に対向する第２導電型の領域である。前記第２半導体領域は、前記ボディ領域に対して下側から接しており、前記ボディ領域によって前記第１半導体領域から分離されており、前記ゲート絶縁層を介して前記第１トレンチ及び前記第２トレンチ内の前記ゲート電極と対向する第１導電型の領域である。前記第１底部半導体領域は、前記第１トレンチの底面に臨む範囲に配置されており、前記第２半導体領域に接している第２導電型の領域である。前記第２底部半導体領域は、前記第２トレンチの底面に臨む範囲に配置されており、前記第２半導体領域に接している第２導電型の領域である。前記接続半導体領域は、前記ボディ領域の下側の範囲の一部に設けられており、前記ボディ領域の下端の深さから前記第１トレンチ及び前記第２トレンチの底面の深さまでの深さ範囲において前記第１トレンチから前記第２トレンチに達するように伸びており、前記第２半導体領域に接しており、前記ボディ領域、前記第１底部半導体領域及び前記第２底部半導体領域に接続されている第２導電型の領域である。
【０００７】
なお、第１導電型と第２導電型の一方がｎ型であり、他方がｐ型である。また、第１半導体領域においては、ゲート絶縁層を介して第１トレンチ内のゲート電極に対向する部分と、ゲート絶縁層を介して第２トレンチ内のゲート電極に対向する部分とが、互いに繋がっていてもよいし、互いから分離されていてもよい。
【０００８】
このスイッチング装置では、接続半導体領域によって第１底部領域と第２底部領域がボディ領域に接続されているので、底部半導体領域の近傍（すなわち、トレンチの底部近傍）における電界集中が抑制される。また、このスイッチング装置では、接続半導体領域が、ボディ領域の下端の深さから第１トレンチ及び第２トレンチの底面の深さまでの深さ範囲において、第１トレンチから第２トレンチに達するように伸びている。このように接続半導体領域が伸びていると、接続半導体領域がトレンチ近傍にのみ配置されている場合に比べて、接続半導体領域と第２半導体領域の界面（すなわち、ｐｎ接合）の面積が広くなる。このため、スイッチング装置が内蔵するｐｎダイオードの電流経路が広くなり、ｐｎダイオードの順方向電圧降下が小さくなる。このスイッチング装置によれば、従来に比べて、内蔵するｐｎダイオードの順方向電圧降下を小さくすることができる。このため、ｐｎダイオードで生じる損失を低減することができる。
【０００９】
また、本明細書は、スイッチング装置の製造方法を提供する。この製造方法は、第１〜第５工程を有する。前記第１工程では、第１導電型の第２半導体領域と、前記第２半導体領域に対して上側から接している第２導電型のボディ領域を有し、前記ボディ領域が上面に露出している半導体基板を準備する。前記第２工程では、前記半導体基板の前記上面にマスクを介して第２導電型不純物を注入することによって、前記ボディ領域から下側に突出する第２導電型の接続半導体領域を形成する。前記第３工程では、前記半導体基板の前記上面に、前記ボディ領域を貫通して前記第２半導体領域に達するとともに前記半導体基板の前記上面側から見たときに前記接続半導体領域を横断するように伸びる第１トレンチ及び第２トレンチを形成する。前記第４工程では、前記第１トレンチの底面に第２導電型不純物を注入することによって前記接続半導体領域に接続されている第２導電型の第１底部半導体領域を形成するとともに前記第２トレンチの底面に第２導電型不純物を注入することによって前記接続半導体領域に接続されている第２導電型の第２底部半導体領域を形成する。前記第５工程では、前記半導体基板を用いて、前記スイッチング装置を完成させる。前記スイッチング装置が、ゲート絶縁層と、ゲート電極と、第１半導体領域を有する。前記ゲート絶縁層は、前記第１トレンチ及び前記第２トレンチの内面を覆う。前記ゲート電極は、前記第１トレンチ及び前記第２トレンチの内部に配置されているとともに前記ゲート絶縁層によって前記半導体基板から絶縁されている。前記第１半導体領域は、前記第１トレンチと前記第２トレンチの間に配置されており、前記ボディ領域に対して上側から接しており、前記ボディ領域によって前記第２半導体領域から分離されており、前記ゲート絶縁層を介して前記第１トレンチ内及び前記第２トレンチ内の前記ゲート電極に対向する第１導電型の領域である。
【００１０】
なお、第５工程の一部（例えば、第１半導体領域等の半導体領域の形成工程）を、第４工程よりも前の任意のタイミング（例えば、第１トレンチ及び第２トレンチの形成前のタイミング等）で行ってもよい。
【００１１】
この製造方法によれば、前記第１トレンチから前記第２トレンチに達するように伸びる接続半導体領域を形成することができる。したがって、この製造方法によれば、内蔵するｐｎダイオードの順方向電圧降下が小さいスイッチング装置を製造することができる。
【図面の簡単な説明】
【００１２】
【図１】ＭＯＳＦＥＴの上面と断面を示す斜視図。
【図２】ＭＯＳＦＥＴの平面図。
【図３】図１、２のＩＩＩ−ＩＩＩ線における断面図。
【図４】図１、２のＩＶ−ＩＶ線における断面図。
【図５】加工前の半導体基板１２ｘの断面図。
【図６】マスク８０形成後の半導体基板１２ｘの断面図。
【図７】ｐ型不純物注入後の半導体基板１２ｘの断面図。
【図８】ｎ型不純物注入後の半導体基板１２ｘの断面図。
【図９】トレンチ形成後の半導体基板１２ｘの断面図。
【図１０】底部半導体領域形成後の半導体基板１２ｘの断面図。
【図１１】底部絶縁層形成後の半導体基板１２ｘの断面図。
【発明を実施するための形態】
【００１３】
図１〜４は、実施形態のＭＯＳＦＥＴ１０を示している。図３、４に示すように、ＭＯＳＦＥＴ１０は、半導体基板１２と、電極、絶縁層等を備えている。なお、図１、２では、図の見易さのため、半導体基板１２の上面１２ａ上の電極、絶縁層の図示を省略している。以下では、半導体基板１２の上面１２ａと平行な一方向をｘ方向といい、上面１２ａに平行でｘ方向に直交する方向をｙ方向といい、半導体基板１２の厚み方向をｚ方向という。
【００１４】
半導体基板１２は、ＳｉＣにより構成されている。図１〜４に示すように、半導体基板１２の上面１２ａには、複数のトレンチ２２が設けられている。各トレンチ２２は、上面１２ａにおいて、ｙ方向に直線状に長く伸びている。複数のトレンチ２２は、ｘ方向に間隔を開けて配列されている。各トレンチ２２の内部に、ゲート絶縁層２４とゲート電極２６が配置されている。
【００１５】
ゲート絶縁層２４は、トレンチ２２の内面を覆っている。ゲート絶縁層２４は、酸化シリコンにより構成されている。ゲート絶縁層２４は、底部絶縁層２４ａと側面絶縁膜２４ｂを有している。底部絶縁層２４ａは、トレンチ２２の底部に配置されている。底部絶縁層２４ａは、トレンチ２２の底面を覆っている。また、底部絶縁層２４ａは、トレンチ２２の底面近傍において、トレンチ２２の側面を覆っている。側面絶縁膜２４ｂは、底部絶縁層２４ａの上部に位置するトレンチ２２の側面を覆っている。
【００１６】
ゲート電極２６は、底部絶縁層２４ａの上部に配置されている。すなわち、ゲート電極２６とトレンチ２２の底面の間の絶縁層が、底部絶縁層２４ａである。また、ゲート電極２６とトレンチ２２の側面の間の絶縁層が、側面絶縁膜２４ｂである。ゲート電極２６は、側面絶縁膜２４ｂと底部絶縁層２４ａによって半導体基板１２から絶縁されている。ゲート電極２６の上面は、層間絶縁膜２８によって覆われている。
【００１７】
側面絶縁膜２４ｂの厚み（すなわち、トレンチ２２の側面とゲート電極２６の側面の間の間隔）は、底部絶縁層２４ａの厚み（すなわち、底部絶縁層２４ａの上面と下面の間の幅（言い換えると、ゲート電極２６の下端とトレンチ２２の底面の間の間隔））よりも薄い。
【００１８】
図３、４に示すように、半導体基板１２の上面１２ａには、上部電極７０が配置されている。上部電極７０は、層間絶縁膜２８を覆っている。上部電極７０は、層間絶縁膜２８が設けられていない部分で半導体基板１２の上面１２ａに接している。上部電極７０は、層間絶縁膜２８によってゲート電極２６から絶縁されている。半導体基板１２の下面１２ｂには、下部電極７２が配置されている。下部電極７２は、半導体基板１２の下面１２ｂに接している。
【００１９】
図１〜４に示すように、半導体基板１２の内部には、複数のソース領域３０、複数のボディコンタクト領域３１、ボディ領域３２、ドリフト領域３４、ドレイン領域３５、複数の底部半導体領域３６及び複数の接続半導体領域３８が設けられている。
【００２０】
各ソース領域３０は、ｎ型領域である。各ソース領域３０は、隣接する２つのトレンチ２２の間に配置されている。各ソース領域３０は、半導体基板１２の上面１２ａに臨む範囲に配置されており、上部電極７０にオーミック接触している。各ソース領域３０は、トレンチ２２の上端部において側面絶縁膜２４ｂに接している。各ソース領域３０は、その両側のトレンチ２２内のゲート電極２６に対して側面絶縁膜２４ｂを介して対向している。
【００２１】
各ボディコンタクト領域３１は、ソース領域３０の側方に配置されている。各ボディコンタクト領域３１は、半導体基板１２の上面１２ａに臨む範囲に配置されており、上部電極７０にオーミック接触している。各ボディコンタクト領域３１は、トレンチ２２と交差する方向（すなわち、ｘ方向）に長く伸びている。各ボディコンタクト領域３１は、トレンチ２２の上端部において側面絶縁膜２４ｂに接している。
【００２２】
ボディ領域３２は、ｐ型領域である。ボディ領域３２は、各ソース領域３０及び各ボディコンタクト領域３１の下側に配置されている。ボディ領域３２は、各ソース領域３０及び各ボディコンタクト領域に対して下側から接している。ボディ領域３２のｐ型不純物濃度は、ボディコンタクト領域３１のｐ型不純物濃度よりも低い。ボディ領域３２は、ソース領域３０及びボディコンタクト領域３１の下側で、側面絶縁膜２４ｂに接している。ボディ領域３２は、各トレンチ２２内のゲート電極２６に対して側面絶縁膜２４ｂを介して対向している。ボディ領域３２の下端は、ゲート電極２６の下端（すなわち、底部絶縁層２４ａの上面）よりも上側に配置されている。
【００２３】
ドリフト領域３４は、ｎ型領域である。ドリフト領域３４は、ボディ領域３２の下側に配置されており、ボディ領域３２によって各ソース領域３０から分離されている。ドリフト領域３４は、ボディ領域３２に対して下側から接している。ドリフト領域３４は、ボディ領域３２の下側で、側面絶縁膜２４ｂ及び底部絶縁層２４ａに接している。ドリフト領域３４は、各トレンチ２２内のゲート電極２６に対して側面絶縁膜２４ｂを介して対向している。
【００２４】
ドレイン領域３５は、ｎ型領域である。ドレイン領域３５は、ドリフト領域３４よりも高いｎ型不純物濃度を有している。ドレイン領域３５は、ドリフト領域３４の下側に配置されている。ドレイン領域３５は、ドリフト領域３４に対して下側から接している。ドレイン領域３５は、半導体基板１２の下面１２ｂに臨む範囲に設けられており、下部電極７２にオーミック接触している。
【００２５】
各底部半導体領域３６は、ｐ型領域である。各底部半導体領域３６は、対応するトレンチ２２の底面に臨む範囲に配置されている。各底部半導体領域３６は、対応するトレンチ２２の底面において、底部絶縁層２４ａに接している。各底部半導体領域３６は、対応するトレンチ２２の底面に沿ってｙ方向に長く伸びている。各底部半導体領域３６は、対応するトレンチ２２の底面全体を覆っている。各底部半導体領域３６の周囲は、ドリフト領域３４に囲まれている。各底部半導体領域３６は、ドリフト領域３４に接している。
【００２６】
図１に示すように、各接続半導体領域３８は、ボディ領域３２から下方向（ドリフト領域３４側）に突出するｐ型領域である。各接続半導体領域３８は、対応するボディコンタクト領域３１の下部に配置されている。各接続半導体領域３８は、対応するボディコンタクト領域３１に沿って、各トレンチ２２と交差する方向（すなわち、ｘ方向）に長く伸びている。したがって、図４に示すように、各接続半導体領域３８は、隣接する２つのトレンチ２２の間の範囲において、一方のトレンチ２２から他方のトレンチ２２に達するように伸びている。図１に示すように、複数の接続半導体領域３８が、ｙ方向に間隔を開けて配置されている。図４に示すように、各接続半導体領域３８は、ボディ領域３２の下端からトレンチ２２の下端よりも深い深さＤ１まで伸びている。各接続半導体領域３８は、ボディ領域３２の下端から深さＤ１までの深さ範囲全体において、ｘ方向に伸びている。各接続半導体領域３８は、各底部半導体領域３６に接している。各接続半導体領域３８は、その底面及び側面において、ドリフト領域３４に接している。各接続半導体領域３８のｐ型不純物濃度は、各ボディコンタクト領域３１のｐ型不純物濃度、及び、ボディ領域３２のｐ型不純物濃度よりも低い。
【００２７】
上述したように、複数のボディコンタクト領域３１、ボディ領域３２、複数の接続半導体領域３８、及び、複数の底部半導体領域３６は、互いに接続されたｐ型領域である。本明細書においては、半導体基板１２の上面１２ａに沿って横方向（ｘ方向及びｙ方向）に分布しているｐ型領域がボディ領域３２である。また、ボディ領域３２から上側に突出して上面１２ａに達しているｐ型領域が、ボディコンタクト領域３１である。また、トレンチ２２の底面の直下に位置するｐ型領域が、底部半導体領域３６である。また、ボディ領域３２から下側に突出して底部半導体領域３６に繋がっているｐ型領域が、接続半導体領域３８である。
【００２８】
次に、ＭＯＳＦＥＴ１０の動作について説明する。ＭＯＳＦＥＴ１０の使用時には、ＭＯＳＦＥＴ１０と負荷（例えば、モータ）と電源が直列に接続される。ＭＯＳＦＥＴ１０と負荷の直列回路に対して、電源電圧（本実施形態では、約８００Ｖ）が印加される。ＭＯＳＦＥＴ１０のドレイン側（下部電極７２）がソース側（上部電極７０）よりも高電位となる向きで、電源電圧が印加される。ゲート電極２６にゲートオン電位（ゲート閾値よりも高い電位）を印加すると、側面絶縁膜２４ｂに接する範囲のボディ領域３２にチャネル（反転層）が形成され、ＭＯＳＦＥＴ１０がオンする。ゲート電極２６にゲートオフ電位（ゲート閾値以下の電位）を印加すると、チャネルが消滅し、ＭＯＳＦＥＴ１０がオフする。以下に、ＭＯＳＦＥＴ１０のターンオフ時とターンオン時の動作について、詳細に説明する。
【００２９】
ＭＯＳＦＥＴ１０をターンオフさせる場合には、ゲート電極２６の電位をゲートオン電位からゲートオフ電位に引き下げる。すると、チャネルが消失し、下部電極７２の電位が上昇する。下部電極７２の電位は、上部電極７０に対して電源電圧分（すなわち、約８００Ｖ）だけ高い電位まで上昇する。底部半導体領域３６は、接続半導体領域３８、ボディ領域３２及びボディコンタクト領域３１を介して上部電極７０に接続されている。このため、下部電極７２の電位が上昇している期間内に、底部半導体領域３６の電位は上部電極７０と略同じ電位（すなわち、０Ｖに近い電位）に固定されている。下部電極７２の電位の上昇に伴って、ドレイン領域３５及びドリフト領域３４の電位も上昇する。ドリフト領域３４の電位が上昇すると、ボディ領域３２とドリフト領域３４の間に電位差が生じる。このため、ボディ領域３２とドリフト領域３４の界面のｐｎ接合に逆電圧が印加される。したがって、ボディ領域３２からドリフト領域３４に空乏層が広がる。また、ドリフト領域３４の電位が上昇すると、底部半導体領域３６とドリフト領域３４の間に電位差が生じる。このため、底部半導体領域３６とドリフト領域３４の界面のｐｎ接合に逆電圧が印加される。したがって、底部半導体領域３６からドリフト領域３４に空乏層が広がる。このようにドリフト領域３４内に空乏層が広がることで、ドリフト領域３４内における電界集中が抑制される。特に、底部半導体領域３６から広がる空乏層によって、トレンチ２２の底面近傍における電界集中が抑制される。
【００３０】
なお、接続半導体領域３８内に結晶欠陥が多く存在していると、ＭＯＳＦＥＴ１０がオフしているときに接続半導体領域３８を介してリーク電流が流れる。後に詳述するが、本実施形態では、接続半導体領域３８が高温イオン注入により形成されるので、接続半導体領域３８内の結晶欠陥が少ない。したがって、ＭＯＳＦＥＴ１０がオフしているときにリーク電流が流れ難い。
【００３１】
ＭＯＳＦＥＴ１０をターンオンさせる場合には、ゲート電極２６の電位をゲートオフ電位からゲートオン電位に引き上げる。すると、側面絶縁膜２４ｂに接している範囲のボディ領域３２に電子が引き寄せられる。これによって、この範囲のボディ領域３２がｐ型からｎ型に反転し、チャネルが形成される。チャネルによって、ソース領域３０とドリフト領域３４が接続される。これによって、ドリフト領域３４、ドレイン領域３５及び下部電極７２の電位が低下する。ドリフト領域３４の電位が低下すると、ボディ領域３２とドリフト領域３４の界面のｐｎ接合に印加されていた逆電圧が低下する。このため、ボディ領域３２からドリフト領域３４に広がっていた空乏層が、ボディ領域３２に向かって収縮する。また、ドリフト領域３４の電位が低下すると、底部半導体領域３６とドリフト領域３４の界面のｐｎ接合に印加されていた逆電圧が低下する。このため、底部半導体領域３６からドリフト領域３４に広がっていた空乏層が、底部半導体領域３６に向かって収縮する。このように、ドリフト領域３４内に広がっていた空乏層が収縮することで、ドリフト領域３４の抵抗が低下する。したがって、上部電極７０から、ソース領域３０、チャネル、ドリフト領域３４、ドレイン領域３５を経由して下部電極７２へ電子が流れるようになる。すなわち、ＭＯＳＦＥＴ１０がオンする。
【００３２】
また、ＭＯＳＦＥＴ１０の内部には、ボディコンタクト領域３１、ボディ領域３２、接続半導体領域３８及び底部半導体領域３６からなるｐ型領域と、ドリフト領域３４及びドレイン領域３５からなるｎ型領域によって、ｐｎダイオードが形成されている。外部の回路の動作によって、上部電極７０の電位が下部電極７２の電位よりも高くなる場合がある。この場合、ｐｎダイオードに電流が流れる。ｐ型領域とｎ型領域の界面のｐｎ接合の面積が広いほど、ｐｎダイオードの順方向電圧降下は小さくなる。仮に接続半導体領域３８が存在しないとすると、ｐｎダイオードのｐｎ接合は、ボディ領域３２とドリフト領域３４の界面のみである。これに対し、本実施形態では、ボディ領域３２から下側に突出する接続半導体領域３８が設けられている。このため、接続半導体領域３８の側面及び底面も、ｐｎダイオードのｐｎ接合として機能する。したがって、本実施形態では、ｐｎ接合の面積が広く、ｐｎダイオードの順方向電圧降下が小さい。また、本実施形態では、接続半導体領域３８のｐ型不純物濃度が、ボディコンタクト領域３１のｐ型不純物濃度及びボディ領域３２のｐ型不純物濃度よりも低い。このように、ｐｎ接合を構成する部分のｐ型領域（すなわち、接続半導体領域３８）のｐ型不純物濃度を低くすることで、ｐｎダイオードの順方向電圧降下をより小さくすることができる。このように、ｐｎダイオードの順方向電圧降下が小さいので、ｐｎダイオードに電流が流れる際に生じる損失が小さい。
【００３３】
なお、特許文献１のように、ゲート絶縁層の近傍のみに接続半導体領域（底部半導体領域とボディ領域を接続するｐ型領域）が設けられている場合でも、接続半導体領域とドリフト領域の間の界面がｐｎダイオードのｐｎ接合として機能する。しかしながら、この場合には、本実施形態の場合（すなわち、接続半導体領域が一方のトレンチから他方のトレンチまで伸びている場合）に比べて、接続半導体領域とドリフト領域の間の界面のｐｎ接合の面積が小さい。本実施形態の構成によれば、特許文献１の構成よりもさらにｐｎダイオードのｐｎ接合の面積をすることができ、ｐｎダイオードの順方向電圧降下をさらに小さくすることができる。
【００３４】
次に、図５〜１１を用いて、ＭＯＳＦＥＴ１０の製造方法について説明する。なお、図５〜１１は、ＭＯＳＦＥＴ１０の製造過程における半導体基板の断面である。図５〜１１において、右側の断面は、接続半導体領域３８が設けられない部分の断面（図３に相当する断面の一部）を示しており、左側の断面は、接続半導体領域３８が設けられる部分の断面（図４に相当する断面の一部）を示している。
【００３５】
まず、図５に示すように、ドレイン領域３５、ドリフト領域３４及びボディ領域３２を備える半導体基板１２ｘ（ＭＯＳＦＥＴ１０の材料となる半導体基板）を準備する。半導体基板１２ｘは、ＳｉＣによって構成されている。ドリフト領域３４は、ドレイン領域３５上にエピタキシャル成長によって形成された領域である。ボディ領域３２は、エピタキシャル成長またはイオン注入によって形成された領域である。
【００３６】
次に、図６に示すように、半導体基板１２ｘの上面１２ａにマスク８０を形成する。マスク８０は、高い耐熱性を有する材料（例えば、酸化シリコン等）により形成する。次に、マスク８０をパターニングすることによって、マスク８０に開口部８２を形成する。開口部８２は、接続半導体領域３８を形成すべき部分の上部に設けられる。
【００３７】
次に、図７に示すように、マスク８０を介して半導体基板１２ｘの上面１２ａに向けてｐ型不純物を照射する。ここでは、半導体基板１２ｘを約１５０℃に加熱した状態でｐ型不純物を照射する（いわゆる、高温イオン注入）。開口部８２内では、ｐ型不純物が半導体基板１２ｘに注入される。マスク８０により覆われている範囲では、マスク８０によってｐ型不純物の半導体基板１２ｘへの注入が防止される。ここでは、照射エネルギーを変更しながら複数回ｐ型不純物を照射することで、浅い位置から比較的深い位置まで広い範囲にｐ型不純物を注入する。これによって、図７に示すように、ボディコンタクト領域３１と接続半導体領域３８を形成する。ボディコンタクト領域３１は、半導体基板１２ｘの上面１２ａに露出するように形成される。なお、浅い範囲にはｐ型不純物を高濃度で注入することによって、ｐ型不純物濃度が高いボディコンタクト領域３１を形成し、深い範囲にはｐ型不純物を低濃度で注入することによって、ｐ型不純物濃度が低い接続半導体領域３８を形成する。高温イオン注入によって接続半導体領域３８とボディコンタクト領域３１が形成されるので、これらの領域内に結晶欠陥が生じ難い。したがって、結晶欠陥密度が低い接続半導体領域３８とボディコンタクト領域３１を形成することができる。
【００３８】
次に、図８に示すように、半導体基板１２ｘの上面１２ａにｎ型不純物を注入することによって、ソース領域３０を形成する。なお、ボディコンタクト領域３１にもｎ型不純物が注入されるが、ボディコンタクト領域３１のｐ型不純物濃度が高いので、ボディコンタクト領域３１の範囲内にはソース領域３０は形成されない。なお、ソース領域３０を形成するためのｎ型不純物注入を、接続半導体領域３８及びボディコンタクト領域３１を形成するためのｐ型不純物注入（図７）よりも先に行ってもよい。
【００３９】
次に、図９に示すように、半導体基板１２ｘの上面１２ａを選択的にエッチングすることによって、トレンチ２２を形成する。ここでは、ボディ領域３２を貫通するようにトレンチ２２を形成する。また、半導体基板１２ｘの上面１２ａ側から見たときに、各トレンチ２２が接続半導体領域３８及びボディコンタクト領域３１を横断するように各トレンチ２２を形成する。接続半導体領域３８を有さない範囲では、トレンチ２２の下端はドリフト領域３４内に位置している。接続半導体領域３８を有する範囲では、トレンチ２２の下端は接続半導体領域３８内（より詳細には、接続半導体領域３８の下端の近傍）に位置している。
【００４０】
次に、図１０に示すように、トレンチ２２の底面にｐ型不純物を注入することによって、底部半導体領域３６を形成する。底部半導体領域３６は、接続半導体領域３８に接続される。
【００４１】
次に、ＬＰ−ＣＶＤ等によってトレンチ２２内に酸化シリコンを埋め込み、その後に酸化シリコンをエッチングする。これによって、図１１に示すように、底部絶縁層２４ａを形成する。その後、従来周知の方法により、側面絶縁膜２４ｂ、ゲート電極２６、層間絶縁膜２８、上部電極７０及び下部電極７２等を形成することで、図１〜４に示すＭＯＳＦＥＴ１０が完成する。
【００４２】
この方法によれば、接続半導体領域３８を高温イオン注入により形成することができるので、接続半導体領域３８内の結晶欠陥密度を小さくすることができる。なお、特許文献１のように、ゲート絶縁層の近傍のみに接続半導体領域（底部半導体領域とボディ領域を接続するｐ型領域）が設けられている場合には、半導体基板に対して傾斜した向きでｐ型不純物を照射することによって、トレンチの側面にｐ型不純物を注入することで、接続半導体領域を形成することができる。この場合に、トレンチの側面の一部のみにｐ型不純物を注入しなければならないので、トレンチの側面にパターニングされたマスクを形成する必要がある。トレンチの幅が極めて狭いので、トレンチの側面においてマスクをパターニングするためには、マスクとして有機材料（例えば、フォトレジスト）を用いる必要がある。有機材料は耐熱性が低いので、トレンチの側面へのイオン注入を高温で行うことができない。したがって、比較的低い温度（例えば、常温）でイオン注入を行う必要がある。常温イオン注入では、接続半導体領域内に多量の結晶欠陥が生成される。したがって、ＭＯＳＦＥＴがオフしているときに接続半導体領域を介してリーク電流が流れ易くなる。これに対し、本実施形態の製造方法では、半導体基板１２ｘの上面１２ａに対するイオン注入により接続半導体領域３８を形成するので、耐熱性が高い無機材料のマスク８０を使用することができる。したがって、高温イオン注入により接続半導体領域３８を形成することが可能であり、接続半導体領域３８内に形成される結晶欠陥が少ない。したがって、この方法によれば、リーク電流が生じ難いＭＯＳＦＥＴ１０を製造することができる。
【００４３】
また、この製造方法によれば、接続半導体領域３８とボディコンタクト領域３１を同一のマスク８０を用いてイオン注入により形成することができる。したがって、効率的にＭＯＳＦＥＴ１０を製造することができる。
【００４４】
なお、上述した製造方法では、接続半導体領域３８を高温イオン注入によって形成したが、別の製造方法では、接続領域３８を埋め込みエピタキシャル成長によって形成してもよい。
【００４５】
なお、上述した実施形態では、接続半導体領域３８のｐ型不純物濃度がボディコンタクト領域３１のｐ型不純物濃度よりも低かった。しかしながら、接続半導体領域３８のｐ型不純物濃度がボディコンタクト領域３１のｐ型不純物濃度と同程度であってもよい。この場合、接続半導体領域３８のｐ型不純物濃度を１×１０１９ａｔｏｍｓ／ｃｍ３以上とすることができる。この構成によれば、ＭＯＳＦＥＴ１０がオフしているときに接続半導体領域３８全体が空乏化することを防止することができる。このため、ＭＯＳＦＥＴ１０がオフしているときに、トレンチ２２の下部から接続半導体領域３８の下部に亘って等電位線が横方向に伸びやすくなり、電界集中が抑制される。したがって、ＭＯＳＦＥＴ１０の耐圧がより向上する。
【００４６】
また、接続半導体領域３８の短手方向（ｙ方向）の幅を、１．０μｍ以上とすることができる。この構成によれば、ＭＯＳＦＥＴ１０がオフしているときに接続半導体領域３８全体が空乏化することを防止することができる。このため、ＭＯＳＦＥＴ１０がオフしているときに、トレンチ２２の下部から接続半導体領域３８の下部に亘って等電位線が横方向に伸びやすくなり、電界集中が抑制される。したがって、ＭＯＳＦＥＴ１０の耐圧がより向上する。
【００４７】
また、上述した実施形態では、ｎチャネル型のＭＯＳＦＥＴについて説明したが、ｐチャネル型のＭＯＳＦＥＴに本明細書に開示の技術を適用してもよい。上述した実施形態のｎ型領域とｐ型領域を入れ換えることで、ｐチャネル型のＭＯＳＦＥＴを構成することができる。
【００４８】
上述した実施形態の各構成要素と請求項の各構成要素との関係について説明する。実施形態のソース領域３０は、請求項の第１半導体領域の一例である。実施形態のドリフト領域３４は、請求項の第２半導体領域の一例である。
【００４９】
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
【００５０】
本明細書が開示する一例のスイッチング装置は、接続半導体領域を複数個有する。前記複数の接続半導体領域が、第１トレンチと第２トレンチの長手方向に間隔を開けて配置されている。
【００５１】
この構成によれば、底部半導体領域の電位がより安定する。さらに、スイッチング装置が内蔵するｐｎダイオードのｐｎ接合の面積が増えるので、ｐｎダイオードの順方向電圧降下がさらに小さくなる。
【００５２】
本明細書が開示する一例のスイッチング装置は、半導体基板の上面に配置されている上部電極をさらに有する。また、半導体基板が、ボディコンタクト領域をさらに有する。ボディコンタクト領域は、接続半導体領域の上部に配置されており、上部電極に接しており、ボディ領域に接続されている第２導電型の領域である。
【００５３】
この構成によれば、ボディコンタクト領域によってボディ領域を上部電極に接続することができる。また、ボディコンタクト領域が接続半導体領域の上部に配置されているので、スイッチング装置の製造時に、接続半導体領域形成用のマスクと同一のマスクを用いて不純物注入を行うことでボディコンタクト領域を形成することができる。効率的に接続半導体領域とボディコンタクト領域を形成することができる。
【００５４】
本明細書が開示する一例の構成では、接続半導体領域の第２導電型不純物濃度が、ボディコンタクト領域の第２導電型不純物濃度よりも低い。
【００５５】
この構成によれば、スイッチング装置が内蔵するｐｎダイオードの順方向電圧降下をさらに低くすることができる。
【００５６】
本明細書が開示する一例の製造方法は、接続半導体領域を形成する工程と同一のマスクを介して半導体基板の上面に第２導電型不純物を注入することによって、接続半導体領域の上部に配置されており、半導体基板の上面に露出しており、ボディ領域に接続されている第２導電型のボディコンタクト領域を形成する工程と、半導体基板の上面にボディコンタクト領域に接する上部電極を形成する工程をさらに有する。
【００５７】
この構成によれば、接続半導体領域形成用のマスクと同一のマスクを用いて不純物注入を行うことでボディコンタクト領域を形成することができる。効率的に接続半導体領域とボディコンタクト領域を形成することができる。
【００５８】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００５９】
１０：ＭＯＳＦＥＴ
１２：半導体基板
２２：トレンチ
２４：ゲート絶縁層
２６：ゲート電極
２８：層間絶縁膜
３０：ソース領域
３１：ボディコンタクト領域
３２：ボディ領域
３４：ドリフト領域
３５：ドレイン領域
３６：底部半導体領域
３８：接続半導体領域
７０：上部電極
７２：下部電極
【図１】
2018046197.tif 000003
【図２】
2018046197.tif 000004
【図３】
2018046197.tif 000005
【図４】
2018046197.tif 000006
【図５】
2018046197.tif 000007
【図６】
2018046197.tif 000008
【図７】
2018046197.tif 000009
【図８】
2018046197.tif 000010
【図９】
2018046197.tif 000011
【図１０】
2018046197.tif 000012
【図１１】
2018046197.tif 000013