(57)【要約】【課題】記録ヘッドにおいて、記録素子を駆動した際の電流の立上り、立下りによるリンギングの発生を抑え、駆動素子の誤動作およびロジック回路の誤動作を防止する。【解決手段】記録ヘッドであって、素子基板と、第１の配線板と、前記素子基板と前記第１の配線板の間に配置された第２の配線板とを備え、前記素子基板は、複数の記録素子と、前記複数の記録素子に電源を供給する電源配線と、前記複数の記録素子に対する接地配線と、前記複数の記録素子それぞれに対応して設けられ、前記複数の記録素子を駆動する複数の駆動素子とを有し、前記第１の配線板は、前記電源配線および前記接地配線が設けられ、一端が前記電源配線に接続され、もう一端が前記接地配線に接続された第１の容量素子を有し、前記第２の配線板は、前記電源配線、および前記接地配線が設けられ、一端が前記電源配線に接続され、もう一端が前記接地配線に接続された第２の容量素子を有する。【選択図】  図３
2018187897.tif 000002
【特許請求の範囲】
【請求項１】
記録ヘッドであって、
素子基板と、第１の配線板と、前記素子基板と前記第１の配線板の間に配置された第２の配線板とを備え、
前記素子基板は、
複数の記録素子と、
前記複数の記録素子に電源を供給する電源配線と、
前記複数の記録素子に対する接地配線と、
前記複数の記録素子それぞれに対応して設けられ、前記複数の記録素子を駆動する複数の駆動素子と
を有し、
前記第１の配線板は、前記電源配線、および前記接地配線が設けられ、
一端が前記電源配線に接続され、もう一端が前記接地配線に接続された第１の容量素子を有し、
前記第２の配線板は、前記電源配線、および前記接地配線が設けられ、
一端が前記電源配線に接続され、もう一端が前記接地配線に接続された第２の容量素子を有することを特徴とする記録ヘッド。
【請求項２】
前記第１の配線板に対して前記素子基板が少なくとも２つ設けられ、
前記少なくとも２つの素子基板はそれぞれ、異なる前記第２の配線板に電気的に接続されることを特徴とする請求項１に記載の記録ヘッド。
【請求項３】
前記第１の配線板において、前記電源配線が少なくとも２つ設けられ、
前記少なくとも２つの電源配線はそれぞれが電気的に分離され、
前記少なくとも２つの電源配線はそれぞれが前記第２の配線板と電気的に接続される、ことを特徴とする請求項１または２に記載の記録ヘッド。
【請求項４】
前記第１の容量素子と前記第２の容量素子は異なる材料の容量素子であることを特徴とする、請求項１乃至３のいずれか一項に記載の記録ヘッド。
【請求項５】
前記第２の容量素子は、電圧依存性を有する容量素子であることを特徴とする請求項４に記載の記録ヘッド。
【請求項６】
前記第２の容量素子は、セラミックコンデンサであることを特徴とする請求項４または５に記載の記録ヘッド。
【請求項７】
前記第１の容量素子は、電解コンデンサであることを特徴とする請求項１乃至６のいずれか一項に記載の記録ヘッド。
【請求項８】
前記第２の容量素子の容量値は、前記第１の容量素子の容量値よりも小さいことを特徴とする請求項１乃至７のいずれか一項に記載の記録ヘッド。
【請求項９】
前記記録ヘッドの前記電源配線に印加される電圧は変調制御されることを特徴とする請求項１乃至８のいずれか一項に記載の記録ヘッド。
【請求項１０】
前記第１の配線板は、リジッド基板であり、
前記第２の配線板は、フレキシブル基板である、ことを特徴とする請求項１乃至９のいずれか一項に記載の記録ヘッド。
【請求項１１】
前記第１の配線板と前記第２の配線板との接続にはワイヤーボンディング接続が用いられることを特徴とする請求項１乃至１０のいずれか一項に記載の記録ヘッド。
【請求項１２】
前記第２の配線板と前記素子基板との接続にはワイヤーボンディング接続が用いられることを特徴とする請求項１乃至１１のいずれか一項に記載の記録ヘッド。
【請求項１３】
前記素子基板は、ロジック回路を有することを特徴とする請求項１乃至１２のいずれか一項に記載の記録ヘッド。
【請求項１４】
請求項１乃至１３のいずれか一項に記載の記録ヘッドと、
前記電源配線に印加される電圧を生成する電源回路を有する第３の配線板と、
を備え、
前記第３の配線板と前記記録ヘッドが電気的に接続されることを特徴とする記録装置。
【請求項１５】
請求項１乃至１３のいずれか一項に記載の記録ヘッドと
前記電源配線に印加される電圧を生成する、少なくとも２つの電源回路を有する第３の配線板と、
を備え、
前記第３の配線板と前記記録ヘッドが電気的に接続されることを特徴とする記録装置。
【請求項１６】
前記少なくとも２つの電源回路は、生成する電圧値を変調制御することを特徴とする請求項１５に記載の記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記録ヘッド、及び記録装置に関する。
【背景技術】
【０００２】
従来、熱エネルギーを利用して複数の吐出口からインクを吐出するインクジェット記録ヘッドが知られている。この記録ヘッドにおいて安定した吐出特性を得るためには、発熱抵抗体に安定した電圧を印加する必要がある。記録ヘッド用の素子基板には複数の発熱抵抗体と、その複数の発熱抵抗体に対応して複数の駆動素子が配置されている。駆動素子は電界効果トランジスタで構成され、スイッチングによって発熱抵抗体を駆動する。この複数の発熱抵抗体を同時に駆動すると、発熱抵抗体に電力を供給する駆動電源配線と接地配線に大電流が流れる。この大電流の供給の立ち上がりと立ち下がりにおいて、駆動電源配線と接地配線で誘導結合による電磁ノイズが発生することが問題となる。
【０００３】
また、記録ヘッド用の素子基板には発熱抵抗体の他に、高速な記録データを受信し処理をするロジック回路が設けられている。そのため、上述の誘導結合による電磁ノイズが接地配線に発生すると、ロジック回路が誤動作を起こす可能性がある。そこで素子基板及び記録ヘッドにおいては、発熱抵抗体用の接地配線と素子基板及びロジック回路用の接地配線を分離する構成が取られている。このようにして、複数の発熱抵抗体を駆動する際に発生する電磁ノイズを、素子基板及びロジック回路用の接地配線に伝搬することを防止し、ロジック回路が誤動作するのを防止している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−４２５５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、更なる高速記録を実現するために素子基板を複数配置して、予め記録媒体以上の記録幅を持ったフルライン記録ヘッドが提案されている。フルライン記録ヘッドの記録幅は長いので、その電源回路やコンデンサから素子基板までの駆動電源配線の配線長や接地配線の配線長も長くなる。配線長が長くなると配線の寄生インダクタンス成分が大きくなるため、大電流が流れるとリンギングが発生する。このリンギングによって一時的に発熱抵抗体用の接地配線と、素子基板用の接地配線に電位差が生じる。この電位差によって駆動素子である電界効果トランジスタの寄生トランジスタがオンしてしまい、結果として、寄生トランジスタにＡ（アンペア）オーダーの大電流が流れ、駆動素子が誤動作を起こしてしまう。
【０００６】
本発明は、上記課題を鑑みてなされたもので、長い配線の素子基板において、駆動素子の誤動作防止し、更に、ロジック回路の誤動作防止することで高い信頼性を実現することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために本願発明は以下の構成を備える。すなわち、記録ヘッドであって、素子基板と、第１の配線板と、前記素子基板と前記第１の配線板の間に配置された第２の配線板とを備え、前記素子基板は、複数の記録素子と、前記複数の記録素子に電源を供給する電源配線と、前記複数の記録素子に対する接地配線と、前記複数の記録素子それぞれに対応して設けられ、前記複数の記録素子を駆動する複数の駆動素子とを有し、前記第１の配線板は、前記電源配線、および前記接地配線が設けられ、一端が前記電源配線に接続され、もう一端が前記接地配線に接続された第１の容量素子を有し、前記第２の配線板は、前記電源配線、および前記接地配線が設けられ、一端が前記電源配線に接続され、もう一端が前記接地配線に接続された第２の容量素子を有する。
【発明の効果】
【０００８】
本発明により、記録素子を駆動した際の電流の立ち上がり、立ち下がりによるリンギングの発生を抑え、駆動素子の誤動作、およびロジック回路の誤動作を防止できる。
【図面の簡単な説明】
【０００９】
【図１】インクジェット記録装置の構成例を示す外観斜視図。
【図２】本願発明に係るインクジェット記録装置の制御構成の例を示す図。
【図３】第１の実施形態に係る記録ヘッドの構成例を示す図。
【図４】第１の実施形態に係る記録ヘッドの等価回路を説明するための図。
【図５】第１の実施形態に係る記録ヘッドの動作波形を説明するための図。
【図６】誤動作状態である駆動素子を説明するための図。
【図７】駆動素子の寄生ＮＰＮトランジスタの電流特性を説明するための図。
【図８】第２の容量素子の印可電圧に対する容量値の変化率を説明するための図。
【図９】第１の実施形態に係る記録ヘッドの電流波形を説明するための図。
【図１０】第２の実施形態に係る記録ヘッドの構成例を示す図。
【発明を実施するための形態】
【００１０】
この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。さらに人間が視覚で知覚し得るように顕在化したものであるか否かも問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００１１】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００１２】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【００１３】
またさらに、「記録要素」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００１４】
またさらに、「ノズル」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００１５】
以下に用いる記録ヘッド用の素子基板（ヘッド基板）とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた構成を差し示すものである。
【００１６】
さらに、基板上とは、単に素子基板の上を指し示すだけでなく、素子基板の表面、表面近傍の素子基板内部側をも示すものである。また、本発明でいう「作り込み（ｂｕｉｌｔ−ｉｎ）」とは、別体の各素子を単に基体表面上に別体として配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子板上に一体的に形成、製造することを示すものである。
【００１７】
本発明に係る記録ヘッドは、その記録幅が記録媒体の幅に相当するようなフルラインタイプの記録ヘッドを備えた記録装置に用いられる。なお、これに限定するものではなく、配線の長さなどにより、本願発明により解決すべき問題が発生し得る場合には、シリアルタイプの記録ヘッドを備えた記録装置に用いられてもよい。
【００１８】
［記録装置の概要説明］
図１はフルラインのインクジェット記録ヘッド（以下、記録ヘッド）１００Ｋ、１００Ｃ、１００Ｍ、１００Ｙと常に安定したインク吐出を保証するための回復系ユニットを備えた記録装置１の構造を説明するための斜視透視図である。なお、以下の説明において、４つのインクに対応した記録ヘッドを例に挙げて説明するが、この数に限定するものではない。また、記録ヘッドにおいて共通した構成については、添え字を省略して記録ヘッド１００として示す。
【００１９】
記録装置１において、記録媒体１５は、フィーダユニット１７から、これら記録ヘッド１００による印刷位置に供給され、記録装置１の筐体１８に具備された搬送ユニット１６によって搬送される。
【００２０】
記録媒体１５への画像の印刷は、記録媒体１５を搬送しながら、記録媒体１５の基準位置がブラック（Ｋ）インクを吐出する記録ヘッド１００Ｋの下に到達したときに、記録ヘッド１００Ｋからブラックインクを吐出する。同様に、シアン（Ｃ）インクを吐出する記録ヘッド１００Ｃ、マゼンタ（Ｍ）インクを吐出する記録ヘッド１００Ｍ、イエロ（Ｙ）インクを吐出する記録ヘッド１００Ｙの順に、各基準位置に記録媒体１５が到達すると各色のインクを吐出してカラー画像が形成される。こうして画像が印刷された記録媒体１５はスタッカトレイ２０に排出されて堆積される。
【００２１】
記録装置１は、更に搬送ユニット１６、記録ヘッド１００Ｋ、１００Ｃ、１００Ｍ、１００Ｙにインクを供給するためのインク毎に交換可能なインクカートリッジ（不図示）を有している。またさらに、記録ヘッド１００へのインク供給や回復動作のためのポンプユニット（不図示）、記録装置１全体を制御する制御基板（不図示）等を有している。またフロントドア１９は、インクカートリッジの交換用の開閉扉である。
【００２２】
［制御構成］
次に、図１を用いて説明した記録装置の記録制御を実行するための制御構成について説明する。
【００２３】
図２は、記録装置１の制御回路の構成を示すブロック図である。図２において、コントローラ３０は、ＭＰＵ３１、ＲＯＭ３２、ゲートアレイ（Ｇ．Ａ．）３３、及びＤＲＡＭ３４を含んで構成される。インタフェース４０は、記録データを入力するインタフェースである。ＲＯＭ３２は、不揮発性の記憶領域であり、ＭＰＵ３１が実行する制御プログラムを格納する。ＤＲＡＭ３４は、記録データや記録ヘッド１００に供給される記録信号等のデータを保存しておくＤＲＡＭである。ゲートアレイ３３は、記録ヘッド１００に対する記録信号の供給制御を行うゲートアレイであり、インタフェース４０、ＭＰＵ３１、ＤＲＡＭ３４間のデータ転送制御も行う。キャリッジモータ９０は、記録ヘッド１００を搬送するためのモータである。搬送モータ７０は、記録紙搬送のためのモータである。ヘッドドライバ５０は、記録ヘッド１０１を駆動する。モータドライバ６０、８０はそれぞれ、搬送モータ７０、キャリッジモータ９０を駆動するためのモータドライバである。
【００２４】
なお、図１に示すようなフルライン記録ヘッドを用いる構成の記録装置では、キャリッジモータ９０やそのモータを駆動するモータドライバ８０は存在しない。このために、図２ではカッコ符号をつけている。
【００２５】
上記制御構成の動作を説明すると、インタフェース４０に記録データが入るとゲートアレイ３３とＭＰＵ３１との間で記録データが記録用の記録信号に変換される。そして、モータドライバ６０、８０が駆動されると共に、ヘッドドライバ５０に送られた記録データに従って記録ヘッド１００が駆動され、記録が行われる。
【００２６】
＜第１の実施形態＞
［回路構成］
図３は、本発明の第１の実施形態に係るインクジェット記録ヘッド（以下、記録ヘッド）１００の構成例を示す。記録ヘッド１００は、複数の記録素子基板１０１、複数のフレキシブル基板１０６及びプリント配線板１０７から構成される。複数のフレキシブル基板１０６とプリント配線板１０７は、第１のワイヤーボンディング１１６によって電気的に接続される。つまり、１のプリント配線板１０７に対し、複数のフレキシブル基板１０６が接続される。更に、複数のフレキシブル基板１０６それぞれに対応して記録素子基板１０１が接続されている。本実施形態では、フレキシブル基板１０６と記録素子基板１０１は、１対１の対応関係である構成を示している。
【００２７】
また、複数の記録素子基板１０１はそれぞれフレキシブル基板１０６と第２のワイヤーボンディング１１７によって電気的に接続される。つまり、フレキシブル基板１０６は、プリント配線板１０７および記録素子基板１０１と、ワイヤーボンディング接続にて電気的に接続されているものとする。プリント配線板１０７は、記録装置１の本体側に配置されるヘッド制御基板１０９と、ケーブル１０８を介して電気的に接続されている。本実施形態において、第２の配線板であるフレキシブル基板１０６に対し、第１の配線板であるプリント配線板１０７はリジッド基板として構成されている。
【００２８】
ヘッド制御基板１０９は、各電源配線に対応して、電源を供給する電源回路１１０〜１１２を備える。電源回路１１０は、記録素子用電源（ＶＨ）に対応し、電源回路１１１は、制御ゲート用電源配線（ＶＨＴ）に対応する。電源回路１１２は、ロジック回路用電源配線（ＶＤＤ）に対応する。
【００２９】
次に、記録素子基板１０１について詳細に説明をする。発熱抵抗体群１０２は、インクを加熱し、吐出するための記録素子としての複数の発熱抵抗体から構成される。駆動素子群１０３は、発熱抵抗体群１０２を駆動する複数の駆動素子から構成される。駆動素子としては、主に電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）が用いられる。制御ゲート群１０４は、駆動素子群１０３を制御する複数の制御ゲートから構成される。ロジック回路１０５は、制御ゲート群１０４に制御信号を送る回路である。図３では不図示であるが、ロジック回路１０５は主に、記録データを保持するラッチ回路やシフトレジスタ回路、及び駆動素子の導通時間を決めるヒートイネーブルパルス（ＨＥ）を生成するＨＥ生成回路などから構成される。
【００３０】
発熱抵抗体群１０２を構成する各発熱抵抗体の一端は、記録素子用電源（ＶＨ）に接続され、もう一端は対応する駆動素子であるＦＥＴのドレイン端子に接続される。また、各駆動素子のソース端子は記録素子用接地配線（ＧＮＤＨ）に接続され、駆動素子の基板端子（バックゲート）は基板接地配線（ＶＳＳ）に接続される。駆動素子のゲート端子は、対応する制御ゲートに設即される。制御ゲート群１０４を構成する各制御ゲートの電源は、制御ゲート用電源配線（ＶＨＴ）に接続され、ロジック回路１０５の電源はロジック回路用電源配線（ＶＤＤ）に接続される。制御ゲート群１０４及びロジック回路１０５の接地端子は、基板接地配線（ＶＳＳ）に接続される。
【００３１】
記録素子を駆動するための記録素子用電源（ＶＨ）及び記録素子用接地（ＧＮＤＨ）は、ヘッド制御基板１０９上の電源回路１１０で生成され、複数の記録素子基板１０１それぞれへ供給される。このとき、各電源は、ケーブル１０８、プリント配線板１０７、フレキシブル基板１０６を介する。記録素子用接地配線（ＧＮＤＨ）と基板接地配線（ＶＳＳ）は、記録ヘッド１００内では直流的に分離され、ヘッド制御基板１０９上で短絡される。これにより、複数の発熱抵抗体（発熱抵抗体群１０２）を駆動する際に発生する電磁ノイズを、基板接地配線（ＶＳＳ）に伝搬することを防止し、ロジック回路１０５が誤動作するのを防止している。
【００３２】
ヘッド制御基板１０９と記録ヘッド１００の記録装置１内の配置上の制約から、ケーブル１０８の配線長は１ｍ以上になる場合があり、寄生インダクタンスの値が大きくなる。具体的には、寄生インダクタンスは、ケーブル１０８だけで数百ｎＨ〜１μＨオーダーの値となる。このケーブル１０８の大きな寄生インダクタンスによって生じるＶＨ−ＧＮＤＨ間のリンギングを小さくするために、ＶＨ−ＧＮＤＨ間において、第１の容量素子１１４がプリント配線板１０７上に設けられている。第１の容量素子１１４は、ケーブル１０８の数百ｎＨ〜１μＨオーダーの寄生インダクタンスによるインピーダンス上昇をキャンセルするために、比較的大きな容量値が必要となる。ここでの容量値としては、例えば、数百μＦ程度の容量値が必要となり、電解コンデンサが用いられる。
【００３３】
さらに、フレキシブル基板１０６及びワイヤーボンディング１１６の寄生インダクタンスによって生じるＶＨ−ＧＮＤＨ間のリンギングを抑え、駆動素子の誤動作を防止するために、ＶＨ−ＧＮＤＨ間において、第２の容量素子１１５が設けられる。第２の容量素子１１５は、フレキシブル基板１０６及びワイヤーボンディング１１６の数ｎＨ〜数十ｎＨの寄生インダクタンスによるインピーダンス上昇をキャンセルするために、例えば、１μＦ〜数十μＦ程度の容量値が必要となる。第２の容量素子１１５は、印刷面への干渉を防止するために実装面積及び実装体積の小さいものが必要となる。そのため、第２の容量素子１１５には、セラミックコンデンサが用いられる。また、第２の容量素子１１５は、第２の容量素子１１５から記録素子基板１０１までの寄生インダクタンスを小さくするために、記録素子基板１０１になるべく近い位置に配置した方がよい。そのため、第２の容量素子１１５は、フレキシブル基板１０６と記録素子基板１０１との接続部の近傍に配置することが望ましい。第２の容量素子１１５に用いるセラミックコンデンサは、容量値に電圧依存性があるという特性があるため、記録素子用電源（ＶＨ）のように高電圧が印加される用途には適さない。しかしながら、本実施形態では、セラミックコンデンサの特性である電圧依存性を利用し、ヒートイネーブルパルス（ＨＥ）のパルス幅が短くなった場合に、電流波形に鈍りが起きるのを防いでいる。
【００３４】
図４は、第１の実施形態に係る記録ヘッド１００の等価回路を示した図である。また、図５は、第１の実施形態に係る記録ヘッド１００の動作波形を示した図である。図４及び図５を用いて第２の容量素子１１５の効果を説明する。図４に示した矢印は、ＶＨ電流立下り時である時刻ｔ１（図５参照）における記録素子基板１０１のＶＨ電流の経路を示している。
【００３５】
図４（ａ）は、第２の容量素子１１５を設けなった場合の電流経路を示している。ＶＨ−ＧＮＤＨ間に流れる電流Ｘは、ＶＨ−ＧＮＤＨ間に配置した第１の容量素子１１４から瞬時的に供給される。したがって、第１のワイヤーボンディング１１６及びフレキシブル基板１０６の寄生インダクタンスに大電流が流れるため、ＧＮＤＨには負側に大きなリンギングが発生する。図５（ａ）の時刻ｔ２がその状態を示している。
【００３６】
このリンギングにより、ＧＮＤＨと駆動素子（ＦＥＴ）の基板電位であるＶＳＳに負の電位差が瞬時的に発生する。これにより、駆動素子（ＦＥＴ）の寄生ＮＰＮトランジスタがオンしてしまい大電流が発生し、駆動素子が誤動作を起こしてしまう。順方向電圧ＶＦＰは半導体の材料で決まる値であり、シリコンの場合は０．３Ｖ〜０．７Ｖと小さい。そのため、わずかなリンギングでも駆動素子の寄生ＮＰＮトランジスタがオンする可能性がある。
【００３７】
図６は、駆動素子（ＦＥＴ）の寄生ＮＰＮトランジスタがオン状態になり、誤動作を起こした状態を示した図である。また、図７は、寄生ＮＰＮトランジスタの電流特性を示した図である。図７において、縦軸をＶＨ−ＧＮＤＨ間電流とし、横軸をＧＮＤＨ電圧［Ｖ］とする。ＧＮＤＨ電圧が順方向電圧ＶＦＰを超えると（ＧＮＤＨ電圧＜−ＶＦＰ）、指数関数的に電流が増えていく。図４（ａ）に示すように、大電流は、ＶＨ−発熱抵抗体―ＦＥＴのドレイン端子―ＦＥＴのソース端子―ＧＮＤＨという経路で流れる。従って、発熱抵抗体に電流が流れるため、誤った記録動作や発熱抵抗体の損傷を引き起こす。
【００３８】
図４（ｂ）は、本実施形態に係る、第２の容量素子１１５をフレキシブル基板１０６上に設けた場合の電流経路を示している。第２の容量素子１１５によって、ＶＨ−ＧＮＤＨ間に流れる電流Ｘは、第２の容量素子１１５から瞬時的に供給される。従って、第１のワイヤーボンディング１１６及びフレキシブル基板１０６の寄生インダクタンスに瞬時的に大電流が流れないため、電流ＸによるＧＮＤＨの負側への大きなリンギング抑制することができる。これにより、ＧＮＤＨ−ＶＳＳ間の電位差は、駆動素子（ＦＥＴ）の寄生トランジスタの順方向電圧ＶＦＰを超えることがなくなり、駆動素子（ＦＥＴ）は誤動作を起こすことがなくなる。図５（ｂ）の時刻ｔ２がその状態を示している。
【００３９】
第２の容量素子１１５は、セラミックコンデンサであるため、電圧依存性がある。図８は、セラミックコンデンサの印加電圧に対する容量値の変化率を示した図であり、縦軸は容量変化率［％］を示し、横軸は印可電圧ＶＨ［Ｖ］を示す。図８に示すように、セラミックコンデンサは、高い電圧が印加されるにつれ容量値が小さくなるという特性を持っている。例えば、印加電圧ＶＨがＶ１からＶ２に高くなった場合、容量値は約−４０％小さくなる。本実施形態に係る記録ヘッド１００では、この電圧依存性を利用し、ヒートイネーブルパルス（ＨＥ）のパルス幅が短くなった場合に、電流波形に鈍りが起きるのを防いでいる。
【００４０】
図９を参照して、詳細な動作を説明する。図９（ａ）（ｃ）は、第２の容量素子に電圧依存性が無い場合を示し、図９（ｂ）（ｄ）は第２の容量素子に電圧依存性がある場合を示している。ここで、電圧に関しＶ１＞Ｖ２であるとし、ヒートイネーブルパルス幅に関しｔｗ１＞ｔｗ２であるとする。また、図９に示す電流Ｘおよび電流Ｙは、図４（ｂ）に示したものに対応するものとする。
【００４１】
記録素子基板１０１の駆動では吐出するインクの吐出速度を制御するために、記録素子用電源（ＶＨ）の電圧や、ヒートイネーブルパルス（ＨＥ）のパルス幅を変化させる。例えば、インクの吐出速度を高くする場合は、図９（ａ）（ｂ）に示すようにＶＨの電圧を低くし（ＶＨ＝Ｖ１）、ヒートイネーブルパルス幅を長くする（ｔｗ１）。
【００４２】
また、インクの吐出速度を低くする場合は、図９（ｃ）（ｄ）に示すようにＶＨの電圧を高くし（ＶＨ＝Ｖ２）、ヒートイネーブルパルス幅は短くする（ｔｗ２）。記録素子用電源（ＶＨ）の電圧変調は、ヘッド制御基板１０９に配置される電源回路１１０にて行われる。また、ヒートイネーブルパルス幅の変調は、記録素子基板１０１内のロジック回路１０５にて行われる。
【００４３】
第２の容量素子１１５をフレキシブル基板１０６上に設けた場合、第２の容量素子１１５及びフレキシブル基板１０６の寄生抵抗による時定数で、フレキシブル基板１０６に流れる電流Ｙが鈍ってしまうという問題が出てくる。一般的に、記録ヘッドでは、フレキシブル基板の寄生抵抗と駆動する記録素子の数で決まる電流量によって、フレキシブル基板に電流が流れる。そこで、記録ヘッドにおいて、フレキシブル基板に流れる電流により発生する電圧降下量を予測し、ヒートイネーブルパルス幅を微小に制御し、常に適正なエネルギーが記録素子に印加されるように制御する。しかしながら、フレキシブル基板上に流れる電流波形（電流Ｙ）が鈍ってしまうと正確な電圧降下量が予測できずに、記録素子に過剰なエネルギーが印加されてしまう。特に、図９（ｃ）に示すようにＶＨ電圧が高く、ヒートイネーブルパルス幅が短い場合に顕著な問題となる。このように記録素子に過剰なエネルギーを印加してしまうと、記録ヘッドの寿命が短くなってしまう。
【００４４】
本実施形態に係る記録ヘッド１００では、第２の容量素子１１５に電圧依存性のあるセラミックコンデンサを用いることでこの問題を解決する。ＶＨ電圧がＶ１からＶ２に高くなった場合、必要なヒートイネーブルパルス幅は約半分になる。また、図８に示すように、印加電圧が高くなることによって、第２の容量素子１１５の容量値が約−４０％小さくなるため、時定数も−４０％小さくなる。このように、ヒートイネーブルパルス幅が短くなるのに合わせて時定数も小さくなるため、フレキシブル基板１０６に流れる電流波形の鈍りがＶＨの電圧変化に対して一定になる（図９（ｂ）（ｄ）を参照）。したがって、フレキシブル基板１０６上に第２の容量素子１１５を設けた場合でも、正確な電圧降下量を予測しやすく、記録素子に適正なエネルギーを印加することが可能で、記録ヘッド１００の寿命を延ばすことができる。
【００４５】
以上、本実施形態に係る記録ヘッドは、ロジック回路の誤動作防止と駆動素子の誤動作防止を両立させ、高い信頼性を実現することが可能となる。さらに、記録ヘッドの高寿命化も実現することができる。
【００４６】
本実施形態では、第１の容量素子１１４として電解コンデンサを用い、第２の容量素子１１５としてセラミックコンデンサを用いた例を示した。しかし、この構成に限定するものではなく、上記の特性（要件）を備えるものであれば、他のコンデンサを用いてもよい。
【００４７】
また、本実施形態では、インクを加熱発泡させて印刷するバブルジェット（登録商標）方式の構成について述べたが、ピエゾ方式の構成に適用してもよい。
【００４８】
＜第２の実施形態＞
図１０は、本発明の第２の実施形態に係るインクジェット記録ヘッド（記録ヘッド）８００の構成例を示す。第１の実施形態と異なる点は、記録素子用電源が複数（１＿ＶＨ、２＿ＶＨ・・・ｍ＿ＶＨ）設けられている点である。第１の実施形態と重複する構成については、説明を省略する。
【００４９】
図１０に示す構成において、記録素子基板１０１−１の記録素子用電源は１＿ＶＨが、記録素子基板１０１−２の記録素子用電源は２＿ＶＨが、記録素子基板１０１−ｎにはｍ−ＶＨが接続されている。各記録素子用電源（１＿ＶＨ〜ｍ＿ＶＨ）の電圧は、電源回路１１０−１、１１０−２・・・１１０−ｍで生成され、それぞれ電圧値を変調制御できるように構成されている。従って、複数の記録素子基板１０１それぞれに対する記録素子用電源の電圧値を可変させることで、記録素子基板１０１毎に吐出速度の制御が可能となる。
【００５０】
インクの吐出速度は、記録素子基板上のノズルの出来上がり寸法や、記録素子の抵抗値等で決まる。ノズル寸法や記録素子の抵抗値は、記録素子基板内のばらつきよりも記録素子基板間でのばらつきが大きいため、吐出速度は記録素子基板間で差が生じやすい。吐出速度に差が生じると、インクの着弾位置がずれるため画質が悪化する。特に、ラインヘッドの場合は複数の記録素子基板を用いるため、画質悪化が顕著である。
【００５１】
本発明の第２の実施形態に係る記録ヘッド８００は、複数の記録素子基板それぞれの記録素子用電源の電圧値を可変することで、記録素子基板毎に吐出速度の制御を行い、各記録素子基板の吐出速度を揃えることが可能である。これにより、ラインヘッドにおいても画像品質を保つことができる。
【００５２】
尚、第２の実施形態では１つの記録素子基板毎に記録素子用電源が分離されている構成を示したが、これに限る必要はなく、２つや３つなどの複数の記録素子基板毎に記録素子用電源が分離されている構成でも同一の効果を得ることが可能である。
【符号の説明】
【００５３】
１００…記録ヘッド、１０１…記録素子基板、１０２…発熱抵抗体群、１０３…駆動素子群、１０４…制御ゲート群、１０５…ロジック回路、１０６…フレキシブル基板、１０７…プリント配線板、１０８…ケーブル、１０９…ヘッド制御基板、１１０〜１１２…電源回路、１１４…第１の容量素子（電解コンデンサ）、１１５…第２の容量素子（セラミックコンデンサ）
【図１】
2018187897.tif 000003
【図２】
2018187897.tif 000004
【図３】
2018187897.tif 000005
【図４】
2018187897.tif 000006
【図５】
2018187897.tif 000007
【図６】
2018187897.tif 000008
【図７】
2018187897.tif 000009
【図８】
2018187897.tif 000010
【図９】
2018187897.tif 000011
【図１０】
2018187897.tif 000012