(57)【要約】      （修正有）【課題】良好な電気特性を有する半導体装置を提供する。【解決手段】絶縁体２１４および絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６と導電体２０５の上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０（酸化物２３０ａ、および酸化物２３０ｂ）と、酸化物２３０の上に配置された絶縁体２５０と、絶縁体２５０の上に配置された導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、導電体２６０の上に配置された絶縁体２７０と、少なくとも絶縁体２５０、および導電体２６０の側面に接して配置された絶縁体２７２と、酸化物２３０、および絶縁体２７２と接して配置された絶縁体２７４と、を有する。【選択図】図１
2018129503.tif 000002
【特許請求の範囲】
【請求項１】
基板上に配置された第１の導電体と、
前記第１の導電体の上に配置された第１の絶縁体と、
前記第１の絶縁体の上に配置された酸化物と、
前記酸化物の上に配置された第２の絶縁体と、
前記第２の絶縁体の上に配置された第２の導電体と、
前記第２の導電体の上に配置された第３の絶縁体と、
前記第２の絶縁体の側面、前記第２の導電体の側面、前記第３の絶縁体の側面に接して配置された第４の絶縁体と、
前記酸化物、前記第１の絶縁体、および前記第４の絶縁体に接して配置された第５の絶縁体と、を有し
前記第１の絶縁体と、前記第５の絶縁体とは、前記酸化物の側周辺領域で接し、
前記酸化物は、
チャネルが形成される第１の領域と、
前記第１の領域と隣接する第２の領域と、
前記第２の領域と隣接する第３の領域と、
前記第３の領域と隣接する第４の領域と、を有し、
前記第１の領域は、前記第２の領域、前記第３の領域、および前記第４の領域よりも高抵抗であり、かつ、第２の導電体と重畳し、
前記第２の領域は、前記第３の領域、および前記第４の領域よりも高抵抗であり、かつ、第２の導電体と重畳し、
前記第３の領域は、前記第４の領域よりも高抵抗であり、かつ、第４の絶縁体と重畳することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記酸化物は、側面と上面との間に曲率を有する面を有することを特徴とする半導体装置。
【請求項３】
請求項１または２において、
前記酸化物は、側面と上面との間に有する湾曲面の曲率半径が、３ｎｍ以上１０ｎｍ以下であることを特徴とする半導体装置。
【請求項４】
請求項１乃至３において、
前記第１の絶縁体は、ＡＬＤ法により成膜された酸化ハフニウムであり、
前記第４の絶縁体は、スパッタリング法により成膜された酸化アルミニウムであり、
前記第５の絶縁体は、ＡＬＤ法により成膜された酸化アルミニウムであることを特徴とする半導体装置。
【請求項５】
請求項１乃至４において、
前記酸化物は、それぞれ、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含む、ことを特徴とする半導体装置。
【請求項６】
基板上に設けられた第１のトランジスタと、第２のトランジスタと、を有し、
前記第１のトランジスタは、
第１の導電体と、
前記第１の導電体の上に配置された第１の絶縁体と、
前記第１の絶縁体の上に配置された第１の酸化物と、
前記第１の酸化物の上に配置された第２の絶縁体と、
前記第２の絶縁体の上に配置された第２の導電体と、
前記第２の絶縁体の側面、前記第２の導電体の側面に接して配置された第３の絶縁体と、
第２のトランジスタは、
第３の導電体と、
前記第３の導電体の上に配置された第１の絶縁体と、
前記第１の絶縁体の上に配置された第２の酸化物、および第３の酸化物と、
前記第２の酸化物、および前記第３の酸化物の上に配置された第４の酸化物と、
前記第４の酸化物の上に配置された第４の絶縁体と、
前記第４の絶縁体の上に配置された第４の導電体と、
前記第４の絶縁体の側面、前記第４の導電体の側面に接して配置された第５の絶縁体と、
前記第１の絶縁体、前記第１の酸化物、前記第４の酸化物、前記第３の絶縁体、および前記第５の絶縁体に接して配置された第６の絶縁体と、を有し
前記第１の絶縁体と、前記第６の絶縁体とは、前記第１の酸化物の側周辺領域、および前記第４の酸化物の側周辺領域で接していることを特徴とする半導体装置。
【請求項７】
基板上に設けられた第１のトランジスタと、第２のトランジスタと、を有し、
前記第１のトランジスタは、
第１の導電体と、
前記第１の導電体の上に配置された第１の絶縁体と、
前記第１の絶縁体の上に配置された第７の絶縁体と、
前記第７の絶縁体の上に配置された第１の酸化物と、
前記第１の酸化物の上に配置された第２の絶縁体と、
前記第２の絶縁体の上に配置された第２の導電体と、
前記第２の絶縁体の側面、前記第２の導電体の側面に接して配置された第３の絶縁体と、
第２のトランジスタは、
第３の導電体と、
前記第３の導電体の上に配置された第１の絶縁体と、
前記第１の絶縁体の上に配置された第８の絶縁体、および第９の絶縁体と、
前記第８の絶縁体の上に配置された第２の酸化物と、
前記第９の絶縁体の上に配置された第３の酸化物と、
前記第１の絶縁体、前記第２の酸化物、および前記第３の酸化物の上に配置された第４の酸化物と、
前記第４の酸化物の上に配置された第４の絶縁体と、
前記第４の絶縁体の上に配置された第４の導電体と、
前記第４の絶縁体の側面、前記第４の導電体の側面に接して配置された第５の絶縁体と、
前記第１の絶縁体、前記第１の酸化物、前記第４の酸化物、前記第３の絶縁体、および前記第５の絶縁体に接して配置された第６の絶縁体と、を有し
前記第１の絶縁体と、前記第６の絶縁体とは、前記第１の酸化物の側周辺領域、および前記第４の酸化物の側周辺領域で接していることを特徴とする半導体装置。
【請求項８】
請求項６または請求項７において、
前記第１の酸化物は、
チャネルが形成される第１の領域と、
前記第１の領域と隣接する第２の領域と、
前記第２の領域と隣接する第３の領域と、
前記第３の領域と隣接する第４の領域と、を有し、
前記第１の領域は、前記第２の領域、前記第３の領域、および前記第４の領域よりも高抵抗であり、かつ、第２の導電体と重畳し、
前記第２の領域は、前記第３の領域、および前記第４の領域よりも高抵抗であり、かつ、第２の導電体と重畳し、
前記第３の領域は、前記第４の領域よりも高抵抗であり、かつ、第４の絶縁体と重畳することを特徴とする半導体装置。
【請求項９】
請求項６乃至請求項８において、
前記第１の酸化物、前記第２の酸化物、および前記第３の酸化物は、側面と上面との間に曲率を有する面を有することを特徴とする半導体装置。
【請求項１０】
請求項６乃至請求項９において、
前記第１の酸化物、前記第２の酸化物、および前記第３の酸化物は、側面と上面との間に有する湾曲面の曲率半径が、３ｎｍ以上１０ｎｍ以下であることを特徴とする半導体装置。
【請求項１１】
請求項６乃至請求項１０において、
前記第１の絶縁体は、ＡＬＤ法により成膜された酸化ハフニウムであり、
前記第４の絶縁体、および前記第５の絶縁体は、スパッタリング法により成膜された酸化アルミニウムであり、
前記第６の絶縁体は、ＡＬＤ法により成膜された酸化アルミニウムであることを特徴とする半導体装置。
【請求項１２】
請求項６乃至請求項１１において、
前記第１の酸化物、前記第２の酸化物、および前記第３の酸化物は、それぞれ、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含む、ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、半導体装置、ならびに半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、モジュールおよび電子機器に関する。
【０００２】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。
【０００３】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
【背景技術】
【０００４】
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
【０００５】
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
【０００６】
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
【０００７】
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。
【０００８】
また、トランジスタのキャリア移動度の向上を目的として、電子親和力（または伝導帯下端準位）が異なる酸化物半導体層を積層させる技術が開示されている（特許文献２及び特許文献３参照）。
【０００９】
また、近年では電子機器の小型化、軽量化に伴い、トランジスタなどを高密度に集積した集積回路の要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１２−２５７１８７号公報
【特許文献２】特開２０１１−１２４３６０号公報
【特許文献３】特開２０１１−１３８９３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
【００１２】
本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様には、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
【００１３】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１４】
本発明の一態様は、基板上に配置された第１の導電体と、第１の導電体の上に配置された第１の絶縁体と、第１の絶縁体の上に配置された酸化物と、酸化物の上に配置された第２の絶縁体と、第２の絶縁体の上に配置された第２の導電体と、第２の導電体の上に配置された第３の絶縁体と、第２の絶縁体の側面、第２の導電体の側面、第３の絶縁体の側面に接して配置された第４の絶縁体と、酸化物、第１の絶縁体、および第４の絶縁体に接して配置された第５の絶縁体と、を有し、第１の絶縁体と、第５の絶縁体とは、酸化物の側周辺領域で接し、酸化物は、チャネルが形成される第１の領域と、第１の領域と隣接する第２の領域と、第２の領域と隣接する第３の領域と、第３の領域と隣接する第４の領域と、を有し、第１の領域は、第２の領域、第３の領域、および第４の領域よりも高抵抗であり、かつ、第２の導電体と重畳し、第２の領域は、第３の領域、および第４の領域よりも高抵抗であり、かつ、第２の導電体と重畳し、第３の領域は、第４の領域よりも高抵抗であり、かつ、第４の絶縁体と重畳する。
【００１５】
上記において、酸化物は、側面と上面との間に曲率を有する面を有する。
【００１６】
上記において、酸化物は、側面と上面との間に有する湾曲面の曲率半径が、３ｎｍ以上１０ｎｍ以下である。
【００１７】
上記において、第１の絶縁体は、原子層堆積（ＡＬＤ）法により成膜された酸化ハフニウムであり、第４の絶縁体は、スパッタリング法により成膜された酸化アルミニウムであり、第５の絶縁体は、ＡＬＤ法により成膜された酸化アルミニウムである。
【００１８】
上記において、酸化物は、それぞれ、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含む。
【００１９】
本発明の一態様は、基板上に設けられた第１のトランジスタと、第２のトランジスタと、を有し、第１のトランジスタは、第１の導電体と、第１の導電体の上に配置された第１の絶縁体と、第１の絶縁体の上に配置された第１の酸化物と、第１の酸化物の上に配置された第２の絶縁体と、第２の絶縁体の上に配置された第２の導電体と、第２の絶縁体の側面、第２の導電体の側面に接して配置された第３の絶縁体と、を有し、第２のトランジスタは、第３の導電体と、第３の導電体の上に配置された第１の絶縁体と、第１の絶縁体の上に配置された第２の酸化物、および第３の酸化物と、第２の酸化物、および第３の酸化物の上に配置された第４の酸化物と、第４の酸化物の上に配置された第４の絶縁体と、第４の絶縁体の上に配置された第４の導電体と、第４の絶縁体の側面、第４の導電体の側面に接して配置された第５の絶縁体と、第１の絶縁体、第１の酸化物、第４の酸化物、第３の絶縁体、および第５の絶縁体に接して配置された第６の絶縁体と、を有し、第１の絶縁体と、第６の絶縁体とは、第１の酸化物の側周辺領域、および第４の酸化物の側周辺領域で接している。
【００２０】
本発明の一態様は、基板上に設けられた第１のトランジスタと、第２のトランジスタと、を有し、第１のトランジスタは、第１の導電体と、第１の導電体の上に配置された第１の絶縁体と、第１の絶縁体の上に配置された第７の絶縁体と、第７の絶縁体の上に配置された第１の酸化物と、第１の酸化物の上に配置された第２の絶縁体と、第２の絶縁体の上に配置された第２の導電体と、第２の絶縁体の側面、第２の導電体の側面に接して配置された第３の絶縁体と、を有し、第２のトランジスタは、第３の導電体と、第３の導電体の上に配置された第１の絶縁体と、第１の絶縁体の上に配置された第８の絶縁体、および第９の絶縁体と、第８の絶縁体の上に配置された第２の酸化物と、第９の絶縁体の上に配置された第３の酸化物と、第１の絶縁体、第２の酸化物、および第３の酸化物の上に配置された第４の酸化物と、第４の酸化物の上に配置された第４の絶縁体と、第４の絶縁体の上に配置された第４の導電体と、第４の絶縁体の側面、第４の導電体の側面に接して配置された第５の絶縁体と、第１の絶縁体、第１の酸化物、第４の酸化物、第３の絶縁体、および第５の絶縁体に接して配置された第６の絶縁体と、を有し、第１の絶縁体と、第６の絶縁体とは、第１の酸化物の側周辺領域、および第４の酸化物の側周辺領域で接している。
【００２１】
上記において、第１の酸化物は、チャネルが形成される第１の領域と、第１の領域と隣接する第２の領域と、第２の領域と隣接する第３の領域と、第３の領域と隣接する第４の領域と、を有し、第１の領域は、第２の領域、第３の領域、および第４の領域よりも高抵抗であり、かつ、第２の導電体と重畳し、第２の領域は、第３の領域、および第４の領域よりも高抵抗であり、かつ、第２の導電体と重畳し、第３の領域は、第４の領域よりも高抵抗であり、かつ、第４の絶縁体と重畳する。
【００２２】
上記において、第１の酸化物、第２の酸化物、および第３の酸化物は、側面と上面との間に曲率を有する面を有する。
【００２３】
上記において、第１の酸化物、第２の酸化物、および第３の酸化物は、側面と上面との間に有する湾曲面の曲率半径が、３ｎｍ以上１０ｎｍ以下である。
【００２４】
上記において、第１の絶縁体は、ＡＬＤ法により成膜された酸化ハフニウムであり、第４の絶縁体、および第５の絶縁体は、スパッタリング法により成膜された酸化アルミニウムであり、第６の絶縁体は、ＡＬＤ法により成膜された酸化アルミニウムである。
【００２５】
上記において、第１の酸化物、第２の酸化物、および第３の酸化物は、それぞれ、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含む。
【発明の効果】
【００２６】
本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。本発明の一態様により、生産性の高い半導体装置を提供することができる。
【００２７】
または、長期間においてデータの保持が可能な半導体装置を提供することができる。または、データの書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
【００２８】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２９】
【図１】本発明の一態様に係る半導体装置の上面、および断面図。
【図２】本発明の一態様に係る半導体装置の断面図。
【図３】本発明の一態様に係る半導体装置の上面、および断面図。
【図４】本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。
【図５】本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。
【図６】本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。
【図７】本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。
【図８】本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。
【図９】本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。
【図１０】本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。
【図１１】本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。
【図１２】本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。
【図１３】本発明の一態様に係る半導体装置の上面、および断面図。
【図１４】本発明の一態様に係る記憶装置の構成を示す断面図。
【図１５】本発明の一態様に係る半導体装置の断面図。
【図１６】本発明の一態様に係る半導体装置の断面図。
【図１７】本発明の一態様に係る半導体装置の上面図。
【図１８】本発明の一態様に係る半導体装置の作製方法を示す断面図。
【図１９】本発明の一態様に係る半導体装置の作製方法を示す断面図。
【図２０】本発明の一態様に係る半導体装置の作製方法を示す断面図。
【図２１】本発明の一態様に係る半導体装置の作製方法を示す断面図。
【図２２】本発明の一態様に係る半導体装置の作製方法を示す断面図。
【図２３】本発明の一態様に係る半導体装置の作製方法を示す断面図。
【図２４】本発明の一態様に係る記憶装置の回路図および断面図。
【図２５】本発明の一態様に係る記憶装置の構成を示す断面図。
【図２６】本発明の一態様に係る記憶装置の構成を示す断面図。
【図２７】本発明の一態様に係る記憶装置の構成例を示すブロック図。
【図２８】本発明の一態様に係る記憶装置の構成例を示すブロック図、および回路図。
【図２９】本発明の一態様に係る半導体装置の構成例を示すブロック図。
【図３０】本発明の一態様に係る半導体装置の構成例を示すブロック図、回路図、および半導体装置の動作例を示すタイミングチャート。
【図３１】本発明の一態様に係る半導体装置の構成例を示すブロック図。
【図３２】本発明の一態様に係る半導体装置の構成例を示す回路図、および半導体装置の動作例を示すタイミングチャート。
【図３３】本発明の一態様に係る半導体装置を示すブロック図。
【図３４】本発明の一態様に係る半導体装置を示す回路図。
【図３５】本発明の一態様に係る半導体ウエハの上面図。
【図３６】電子部品の作製工程例を説明するフローチャートおよび斜視模式図。
【図３７】本発明の一態様に係る電子機器を示す図。
【図３８】本実施例に係るトランジスタの断面ＳＴＥＭ像。
【図３９】本実施例に係るトランジスタの初期特性を示す図。
【図４０】本実施例に係るトランジスタの信頼性試験結果を示す図。
【図４１】本実施例に係るトランジスタの初期特性を示す図。
【図４２】本実施例に係るトランジスタの信頼性試験結果を示す図。
【図４３】本実施例に係るトランジスタの初期特性を示す図。
【発明を実施するための形態】
【００３０】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００３１】
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
【００３２】
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
【００３３】
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００３４】
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
【００３５】
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
【００３６】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００３７】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
【００３８】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
【００３９】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
【００４０】
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
【００４１】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
【００４２】
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００４３】
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
【００４４】
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
【００４５】
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
【００４６】
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ  Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
【００４７】
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅｓ）が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【００４８】
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものである。例えば、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものである。例えば、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
【００４９】
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００５０】
また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
【００５１】
また、本明細書等に示すトランジスタは、明示されている場合を除き、電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、ｎチャネル型のトランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、明示されている場合を除き、０Ｖよりも大きいものとする。
【００５２】
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
【００５３】
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【００５４】
なお、本明細書において、バリア膜とは、水または水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
【００５５】
本明細書等において、金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ  ＦＥＴと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
【００５６】
（実施の形態１）
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。
【００５７】
＜半導体装置の構成例１＞
図１（Ａ）、図１（Ｂ）、および図１（Ｃ）は、本発明の一態様に係るトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。
【００５８】
図１（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図１（Ｂ）、および図１（Ｃ）は該半導体装置の断面図である。ここで、図１（Ｂ）は、図１（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図１（Ｃ）は、図１（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【００５９】
本発明の一態様の半導体装置は、トランジスタ２００と、層間膜として機能する絶縁体２１０、絶縁体２１２、絶縁体２８０を有する。また、トランジスタ２００と電気的に接続し、配線として機能する導電体２０３（導電体２０３ａ、および導電体２０３ｂ）、およびプラグとして機能する導電体２５２（導電体２５２ａ、および導電体２５２ｂ）とを有する。
【００６０】
なお、導電体２０３は、絶縁体２１２の開口の内壁に接して導電体２０３ａが形成され、さらに内側に導電体２０３ｂが形成されている。ここで、導電体２０３の上面の高さと、絶縁体２１２の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２０３ａおよび導電体２０３ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０３ｂのみを設ける構成にしてもよい。
【００６１】
また、導電体２５２は、絶縁体２８０の開口の内壁に接して形成されている。ここで、導電体２５２の上面の高さと、絶縁体２８０の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２５２が単層である構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２５２は、２層以上の積層構造でもよい。
【００６２】
［トランジスタ２００］
図１に示すように、トランジスタ２００は、基板（図示せず）の上に配置された絶縁体２１４および絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６と導電体２０５の上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０（酸化物２３０ａ、および酸化物２３０ｂ）と、酸化物２３０の上に配置された絶縁体２５０と、絶縁体２５０の上に配置された導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、導電体２６０の上に配置された絶縁体２７０と、少なくとも絶縁体２５０、および導電体２６０の側面に接して配置された絶縁体２７２と、酸化物２３０、および絶縁体２７２と接して配置された絶縁体２７４と、を有する。
【００６３】
なお、トランジスタ２００では、酸化物２３０ａ、および酸化物２３０ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、図３に示すように、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層構造、または３層以上の積層構造としてもよい。また、酸化物２３０ｂのみの単層、または酸化物２３０ｂと酸化物２３０ｃのみを設ける構成にしてもよい。また、トランジスタ２００では、導電体２６０ａおよび導電体２６０ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２６０ｂのみを設ける構成にしてもよい。
【００６４】
ここで、図１（Ｂ）における破線で囲む、チャネル近傍の領域２３９の拡大図を図２に示す。
【００６５】
図２（Ａ）に示すように、酸化物２３０は、トランジスタ２００のチャネル形成領域として機能する領域と、ソース領域またはドレイン領域として機能する領域との間に、接合領域を有する。ソース領域またはドレイン領域として機能する領域は、キャリア密度が高い、低抵抗化した領域である。また、チャネル形成領域として機能する領域は、ソース領域またはドレイン領域として機能する領域よりも、キャリア密度が低い領域である。また、接合領域は、ソース領域またはドレイン領域として機能する領域よりもキャリア密度が低く、チャネル形成領域として機能する領域よりもキャリア密度が高い領域である。すなわち接合領域は、チャネル形成領域と、ソース領域またはドレイン領域との間の接合領域（ｊｕｎｃｔｉｏｎ  ｒｅｇｉｏｎ）としての機能を有する。
【００６６】
接合領域を設けることで、ソース領域またはドレイン領域として機能する領域と、チャネル形成領域として機能する領域との間に高抵抗領域が形成されず、トランジスタのオン電流を大きくすることができる。
【００６７】
より、具体的には、図２（Ｂ）に示すように、酸化物２３０は、領域２３１（領域２３１ａ、および領域２３１ｂ）、領域２３２（領域２３２ａ、および領域２３２ｂ）、領域２３３（領域２３３ａ、および領域２３３ｂ）、および領域２３４を有する。
【００６８】
領域２３１、領域２３２、領域２３３は、キャリア密度が高い、低抵抗化した領域である。特に、領域２３１は、他の領域よりも、キャリア密度を高くすることで、ソース領域、またはドレイン領域として機能する場合がある。また、領域２３４は、他の領域よりも、キャリア密度が低いため、領域２３４の少なくとも一部は、チャネル形成領域として機能する場合がある。
【００６９】
また、領域２３２、および領域２３３は、ソース領域またはドレイン領域と、チャネル形成領域との間に配置された領域である。領域２３３は、領域２３４よりもキャリア密度が高く、領域２３２、および領域２３１よりもキャリア密度が低い領域である。また、領域２３２は、領域２３４、領域２３３よりもキャリア密度が高く、領域２３１よりもキャリア密度が低い領域である。
【００７０】
領域２３２、および領域２３３を設けることで、ソース領域およびドレイン領域として機能する領域２３１と、チャネルが形成される領域２３４との間に高抵抗領域が形成されず、トランジスタのオン電流を大きくすることができる。
【００７１】
また、領域２３３は、ゲート電極として機能する導電体２６０と重なる、いわゆるオーバーラップ領域（Ｌｏｖ領域ともいう）として機能する場合がある。
【００７２】
領域２３１は、絶縁体２７４と接し、インジウムなどの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３２、領域２３３、および領域２３４よりも大きいことが好ましい。
【００７３】
領域２３２は、絶縁体２７２と重畳する領域を有する。領域２３２は、領域２３１と、領域２３３との間に配置しており、インジウムなどの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３３、および領域２３４よりも大きいことが好ましい。一方、インジウムなどの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３１よりも、小さいことが好ましい。
【００７４】
領域２３３は、導電体２６０と重畳する領域を有する。領域２３３は、領域２３２と、領域２３４との間に配置しており、インジウムなどの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３４よりも大きいことが好ましい。一方、インジウムなどの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３１、および領域２３４よりも、小さいことが好ましい。
【００７５】
領域２３４は、導電体２６０と重畳する。領域２３４は、領域２３３ａと、領域２３３ｂとの間に配置しており、インジウムなどの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３１、領域２３２、および領域２３３よりも、小さいことが好ましい。
【００７６】
なお、酸化物２３０において、領域２３１の少なくとも一部、または領域２３１は、ソース領域、またはドレイン領域として機能する場合がある。また、酸化物２３０において、領域２３４の少なくとも一部は、チャネル形成領域として機能する場合がある。
【００７７】
また、酸化物２３０において、領域２３１、領域２３２、領域２３３、および領域２３４の境界は明確に検出できない場合がある。各領域内で検出されるインジウムなどの金属元素、並びに水素、および窒素などの不純物元素の少なくとも一の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化（グラデーションともいう）していてもよい。つまり、領域２３１から領域２３２へ、領域２３２から領域２３３へと、領域２３４に近い領域であるほど、インジウムなどの金属元素、並びに水素、および窒素などの不純物元素の濃度が減少していればよい。
【００７８】
また、図では、領域２３４、領域２３１、領域２３２、および領域２３３が、酸化物２３０ａ、および酸化物２３０ｂに形成されているが、これに限られることなく、例えばこれらの領域は少なくとも酸化物２３０ｂに形成されていればよい。また、図１、および図２では、各領域の境界を、酸化物２３０の上面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、領域２３３が酸化物２３０ｂの表面近傍では導電体２６０側に張り出し、酸化物２３０ａの下面近傍では、導電体２５２ａ側または導電体２５２ｂ側に後退する形状になる場合がある。
【００７９】
なお、トランジスタ２００において、酸化物２３０は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流（オフ電流）が小さいため、低消費電力の半導体装置が提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
【００８０】
一方で、酸化物半導体を用いたトランジスタは、酸化物半導体中の不純物及び酸素欠損によって、その電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。従って、酸素欠損が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の酸素欠損はできる限り低減されていることが好ましい。
【００８１】
特に、酸化物２３０におけるチャネルが形成される領域２３４と、ゲート絶縁膜として機能する絶縁体２５０との界面に、酸素欠損が存在すると、電気特性の変動が生じやすく、また信頼性が悪くなる場合がある。
【００８２】
そこで、酸化物２３０の領域２３４と接する絶縁体２５０が化学量論的組成を満たす酸素（過剰酸素ともいう）よりも多くの酸素を含むことが好ましい。つまり、絶縁体２５０が有する過剰酸素が、領域２３４へと拡散することで、領域２３４中の酸素欠損を低減することができる。
【００８３】
また、絶縁体２５０と接して、絶縁体２７２を設けることが好ましい。例えば、絶縁体２７２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。絶縁体２７２が、酸素の拡散を抑制する機能を有することで、過剰酸素領域の酸素は絶縁体２７４側へ拡散することなく、効率よく領域２３４へ供給される。従って、酸化物２３０と、絶縁体２５０との界面における酸素欠損の形成が抑制され、トランジスタ２００の信頼性を向上させることができる。
【００８４】
さらに、トランジスタ２００は、水または水素などの不純物の混入を防ぐバリア性を有する絶縁体で覆われていることが好ましい。バリア性を有する絶縁体とは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いた絶縁体である。また、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
【００８５】
例えば、トランジスタ２００を、絶縁体２２２上に設ける。また、トランジスタ２００を覆うように、絶縁体２７４を設ける。絶縁体２２２と、絶縁体２７４とが、トランジスタ２００の外縁で接する構造とすることで、トランジスタ２００を、バリア性を有する絶縁体で囲むことができる。当該構造により、水素、水などの不純物がトランジスタ２００に混入することを抑制することができる。または、絶縁体２２４、および絶縁体２５０に含まれる酸素が、トランジスタ２００から、層間膜へと拡散することを抑制することができる。
【００８６】
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の詳細な構成について説明する。
【００８７】
第２のゲート電極として機能する導電体２０５は、酸化物２３０および導電体２６０と重なるように配置する。また、導電体２０５は、導電体２０３の上に接して設けられることが好ましい。
【００８８】
ここで、導電体２０５は、酸化物２３０における領域２３４よりも、大きく設けるとよい。特に、導電体２０５は、酸化物２３０における領域２３４のチャネル幅（Ｗ長方向）方向の端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
【００８９】
ここで、導電体２６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体２０５は、第２のゲート（バックゲートともいう）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のしきい値電圧を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。従って、導電体２６０に印加する電圧が０Ｖのときのドレイン電流（Ｉｃｕｔ）を小さくすることができる。なお、本明細書等で、Ｉｃｕｔとは、トランジスタ２００のスイッチング動作を制御するゲート電極の電圧が０Ｖのときのドレイン電流のことを指す。
【００９０】
また、図１（Ａ）に示すように、導電体２０５は、酸化物２３０、および導電体２６０と重なるように配置する。ここで、酸化物２３０のチャネル幅方向の端部よりも外側の領域においても、導電体２０５は、導電体２６０と、重畳するように配置することが好ましい。つまり、酸化物２３０の側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
【００９１】
上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながることで、閉回路を形成し、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
【００９２】
つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、領域２３４のチャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ  ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
【００９３】
導電体２０５は、絶縁体２１４および絶縁体２１６の開口の内壁に接して導電体２０５ａが形成され、さらに内側に導電体２０５ｂが形成されている。ここで、導電体２０５ａおよび導電体２０５ｂの上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２０５ａおよび導電体２０５ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５ｂのみを設ける構成にしてもよい。
【００９４】
なお、導電体２０３は、導電体２６０と同様にチャネル幅方向に延伸されており、導電体２０５、すなわち第２のゲート電極に電位を印加する配線として機能する。ここで、第２のゲート電極の配線として機能する導電体２０３の上に積層して、絶縁体２１４および絶縁体２１６に埋め込まれた導電体２０５を設ける。導電体２０３上に導電体２０５を設けることで、第１のゲート電極、および配線としての機能を有する導電体２６０と、導電体２０３との距離を適宜設計することが可能となる。つまり、導電体２０３と導電体２６０の間に絶縁体２１４および絶縁体２１６などが設けられ、導電体２０３と導電体２６０の間の寄生容量を低減し、絶縁耐圧を高めることができる。
【００９５】
また、導電体２０３と導電体２６０の間の寄生容量を低減することで、トランジスタのスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることができる。また、導電体２０３と導電体２６０の間の絶縁耐圧を高めることで、トランジスタ２００の信頼性を向上させることができる。よって、絶縁体２１４および絶縁体２１６の膜厚を大きくすることが好ましい。なお、導電体２０３の延伸方向はこれに限られず、例えば、トランジスタ２００のチャネル長方向に延伸されてもよい。
【００９６】
ここで、導電体２０５ａおよび導電体２０３ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）導電性材料を用いることが好ましい。
【００９７】
導電体２０５ａ、および導電体２０３ａが酸素の拡散を抑制する機能を持つことにより、導電体２０５ｂおよび導電体２０３ｂが酸化して導電率が低下することを防ぐことができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。従って、導電体２０５ａ、および導電体２０３ａとしては、上記導電性材料を単層または積層とすればよい。これにより、絶縁体２１０より基板側から、水素、水などの不純物が、導電体２０３、および導電体２０５を通じて、トランジスタ２００側に拡散するのを抑制することができる。
【００９８】
また、導電体２０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５ｂを単層で図示したが、積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【００９９】
また、導電体２０３ｂは、配線として機能するため、導電体２０５ｂより導電性が高い導電体を用いることが好ましい。例えば、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２０３ｂは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０１００】
特に、導電体２０３に、銅を用いることが好ましい。銅は抵抗が小さいため、配線等に用いることが好ましい。一方、銅は拡散しやすいため、酸化物２３０に拡散することで、トランジスタ２００の特性を低下させる場合がある。そこで、絶縁体２１４には、銅の透過性が低い酸化アルミニウム、または酸化ハフニウムなどの材料を用いることで、銅の拡散を抑えることができる。
【０１０１】
絶縁体２１０および絶縁体２１４は、水または水素などの不純物が、基板側からトランジスタに混入するのを防ぐバリア絶縁膜として機能することが好ましい。従って、絶縁体２１０および絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
【０１０２】
例えば、絶縁体２１０として酸化アルミニウムなどを用い、絶縁体２１４として窒化シリコンなどを用いることが好ましい。これにより、水素、水などの不純物が絶縁体２１０および絶縁体２１４よりトランジスタ側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１０および絶縁体２１４より基板側に、拡散するのを抑制することができる。
【０１０３】
また、導電体２０３の上に導電体２０５を積層して設ける構成にすることにより、導電体２０３と導電体２０５の間に絶縁体２１４を設けることができる。ここで、導電体２０３ｂに銅など拡散しやすい金属を用いても、絶縁体２１４として窒化シリコンなどを設けることにより、当該金属が絶縁体２１４より上の層に拡散するのを防ぐことができる。
【０１０４】
また、層間膜として機能する絶縁体２１２、絶縁体２１６、および絶縁体２８０は、絶縁体２１０、または絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０１０５】
例えば、絶縁体２１２、絶縁体２１６、および絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０１０６】
絶縁体２２０、絶縁体２２２、および絶縁体２２４は、ゲート絶縁体としての機能を有する。
【０１０７】
ここで、酸化物２３０と接する絶縁体２２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体を用いることが好ましい。つまり、絶縁体２２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、信頼性を向上させることができる。
【０１０８】
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素分子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
【０１０９】
また、絶縁体２２４が、過剰酸素領域を有する場合、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
【０１１０】
絶縁体２２２が、酸素の拡散を抑制する機能を有することで、過剰酸素領域の酸素は、絶縁体２２０側へ拡散することなく、効率よく酸化物２３０へ供給することができる。また、導電体２０５が、絶縁体２２４が有する過剰酸素領域の酸素と反応することを抑制することができる。
【０１１１】
絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで、トランジスタの微細化、および高集積化が可能となる。特に、酸化アルミニウム、および酸化ハフニウム、などの、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。このような材料を用いて形成した場合、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部からの水素等の不純物の混入を防ぐ層として機能する。
【０１１２】
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
【０１１３】
また、絶縁体２２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、ｈｉｇｈ−ｋ材料の絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【０１１４】
なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【０１１５】
酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、を有する。また、酸化物２３０は、領域２３１、領域２３２、領域２３３、および領域２３４を有する。なお、領域２３１の少なくとも一部は、絶縁体２７４と接し、インジウムなどの金属元素、水素、および窒素の少なくとも一の濃度が領域２３４よりも大きいことが好ましい。
【０１１６】
トランジスタ２００をオンさせると、領域２３１ａ、または領域２３１ｂは、ソース領域、またはドレイン領域として機能する。一方、領域２３４の少なくとも一部は、チャネル形成領域として機能する。
【０１１７】
ここで、図２に示すように、酸化物２３０は、領域２３３、および領域２３４を有することが好ましい。当該構成とすることで、トランジスタ２００において、オン電流を大きくし、かつ、非導通時のリーク電流（オフ電流）を小さくすることができる。
【０１１８】
また、酸化物２３０ａ上に、酸化物２３０ｂを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂに対する不純物の拡散を抑制することができる。また、図３に示すように、酸化物２３０ｃ下に、酸化物２３０ｂを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂに対する不純物の拡散を抑制することができる。
【０１１９】
また、酸化物２３０の側面と、酸化物２３０の上面との間に、湾曲面を有する。つまり、側面の端部と上面の端部は、湾曲していることが好ましい（以下、ラウンド状ともいう）。湾曲面は、例えば、酸化物２３０ｂの端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とすることが好ましい。
【０１２０】
酸化物２３０は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。例えば、領域２３４となる金属酸化物としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【０１２１】
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【０１２２】
酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
【０１２３】
例えば、酸化物２３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
【０１２４】
ここで、酸化物２３０の領域２３４について説明する。
【０１２５】
領域２３４は、各金属元素の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物２３０ａ、および酸化物２３０ｂの積層構造を有する場合、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。なお、図３に示すように、酸化物２３０ｃを有する場合、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
【０１２６】
続いて、酸化物２３０の領域２３１、領域２３２、および領域２３３について説明する。
【０１２７】
領域２３１、領域２３２、および領域２３３は、酸化物２３０として設けられた金属酸化物に、インジウムなどの金属原子、または不純物を添加し、低抵抗した領域である。なお、各領域は、少なくとも、領域２３４における酸化物２３０ｂよりも、導電性が高い。なお、領域２３１、領域２３２、および領域２３３に、不純物を添加するために、例えば、プラズマ処理、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて、インジウムなどの金属元素、および不純物の少なくとも一であるドーパントを添加すればよい。
【０１２８】
つまり、領域２３１、領域２３２、および領域２３３において、酸化物２３０のインジウムなどの金属元素の含有率を高くすることで、電子移動度を高くし、低抵抗化を図ることができる。
【０１２９】
または、酸化物２３０に接して、不純物となる元素を含む絶縁体２７４を成膜することで、領域２３１、領域２３２、および領域２３３に、不純物を添加することができる。
【０１３０】
つまり、領域２３１、領域２３２、および領域２３３は、酸素欠損を形成する元素、または酸素欠損に捕獲される元素を添加されることで低抵抗化される。このような元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。よって、領域２３１、領域２３２、および領域２３３は、上記元素の一つまたは複数を含む構成にすればよい。
【０１３１】
なお、図１、および図２では、領域２３４、領域２３１、領域２３２、および領域２３３が、酸化物２３０ａ、および酸化物２３０ｂに形成されている。図１、図２の構造に限られることなく、例えばこれらの領域は少なくとも酸化物２３０ｂに形成されていればよい。また、図１、および図２では、各領域の境界を、酸化物２３０の上面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、領域２３３が酸化物２３０ｂの表面近傍では導電体２６０側に張り出し、酸化物２３０ａの下面近傍では、導電体２５２ａ側または導電体２５２ｂ側に後退する形状になる場合がある。
【０１３２】
また、トランジスタ２００において、領域２３３、および領域２３２を設けることで、ソース領域およびドレイン領域として機能する領域２３１と、チャネルが形成される領域２３４との間に高抵抗領域が形成されないため、トランジスタのオン電流、およびキャリア移動度を大きくすることができる。また、領域２３３を有することで、チャネル長方向において、ソース領域およびドレイン領域と、ゲートとが重ならないため、不要な容量が形成されるのを抑制することができる。また、領域２３３を有することで、非導通時のリーク電流を小さくすることができる。
【０１３３】
従って、領域２３１ａ、および領域２３１ｂの範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
【０１３４】
絶縁体２５０は、ゲート絶縁膜として機能する。絶縁体２５０は、酸化物２３０ｂの上面に接して配置することが好ましい。絶縁体２５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、酸素分子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
【０１３５】
加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物２３０ｂの上面に接して設けることにより、酸化物２３０ｂの領域２３４に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
【０１３６】
第１のゲート電極として機能する導電体２６０は、導電体２６０ａ、および導電体２６０ａ上の導電体２６０ｂを有する。導電体２６０ａは、導電性酸化物を用いることが好ましい。例えば、酸化物２３０ａまたは酸化物２３０ｂとして用いることができる金属酸化物を用いることができる。特に、Ｉｎ−Ｇａ−Ｚｎ系酸化物のうち、導電性が高い、金属の原子数比が［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値のものを用いることが好ましい。このような導電体２６０ａを設けることで、導電体２６０ｂへの酸素の透過を抑制し、酸化によって導電体２６０ｂの電気抵抗値が増加することを防ぐことができる。
【０１３７】
また、このような導電性酸化物を、スパッタリング法を用いて成膜することで、絶縁体２５０に酸素を添加し、酸化物２３０ｂに酸素を供給することが可能となる。これにより、酸化物２３０の領域２３４の酸素欠損を低減することができる。
【０１３８】
導電体２６０ｂは、例えばタングステンなどの金属を用いることができる。また、導電体２６０ｂとして、導電体２６０ａに窒素などの不純物を添加して導電体２６０ａの導電性を向上できる導電体を用いてもよい。例えば導電体２６０ｂは、窒化チタンなどを用いることが好ましい。また、導電体２６０ｂを、窒化チタンなどの金属窒化物と、その上にタングステンなどの金属を積層した構造にしてもよい。
【０１３９】
また、図１（Ｃ）に示すように、導電体２０５が、酸化物２３０におけるチャネル幅方向の端部よりも外側の領域において、延伸している場合、導電体２６０は、該領域において、絶縁体２５０を介して、重畳していることが好ましい。つまり、酸化物２３０の側面の外側において、導電体２０５と、絶縁体２５０と、導電体２６０とは、積層構造を形成することが好ましい。
【０１４０】
上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながることで、閉回路を形成し、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
【０１４１】
つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、領域２３４のチャネル形成領域を電気的に取り囲むことができる。
【０１４２】
また、導電体２６０ｂの上に、ハードマスクとして機能する絶縁体２７０を配置してもよい。絶縁体２７０を設けることで、導電体２６０の加工の際、導電体２６０の側面が概略垂直、具体的には、導電体２６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。導電体をこのような形状に加工することで、次に形成する絶縁体２７２を所望の形状に形成することができる。
【０１４３】
また、バリア膜として機能する絶縁体２７２を、絶縁体２５０、導電体２６０、および絶縁体２７０の側面に接して設ける。
【０１４４】
ここで、絶縁体２７２は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体２５０中の酸素が外部に拡散することを防ぐことができる。また、絶縁体２５０の端部などから酸化物２３０に水素、水などの不純物が混入するのを抑制することができる。
【０１４５】
絶縁体２７２を設けることで、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁体で導電体２６０の上面と側面および絶縁体２５０の側面を覆うことができる。これにより、導電体２６０および絶縁体２５０を介して、水または水素などの不純物が酸化物２３０に混入することを防ぐことができる。従って、絶縁体２７２は、ゲート電極およびゲート絶縁膜の側面を保護するサイドバリアとしての機能を有する。
【０１４６】
また、トランジスタが微細化され、チャネル長が１０ｎｍ以上３０ｎｍ以下程度に形成されている場合、トランジスタ２００の周辺に設けられる構造体に含まれる不純物元素が拡散し、領域２３１ａと、領域２３１ｂと、が電気的に導通する恐れがある。
【０１４７】
そこで、本実施の形態に示すように、絶縁体２７２を形成することにより、絶縁体２５０および導電体２６０に水素、水などの不純物が混入するのを抑制し、かつ、絶縁体２５０中の酸素が外部に拡散することを防ぐことができる。従って、第１のゲート電圧が０Ｖのときに、ソース領域とドレイン領域が電気的に導通することを防ぐことができる。
【０１４８】
絶縁体２７４は、絶縁体２７０、絶縁体２７２、酸化物２３０および絶縁体２２４を覆って設ける。ここで、絶縁体２７４は、絶縁体２７０および絶縁体２７２の上面に接し、かつ絶縁体２７２の側面に接して設けられる。
【０１４９】
また、絶縁体２７４は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体２７４として、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどを用いることが好ましい。このような絶縁体２７４を形成することで、絶縁体２７４を透過して酸素が混入し、領域２３１ａおよび領域２３１ｂの酸素欠損に酸素を供給して、キャリア密度が低下するのを防ぐことができる。また、絶縁体２７４を透過して水または水素などの不純物が混入し、領域２３１ａおよび領域２３１ｂが過剰に領域２３４側に拡張するのを防ぐことができる。
【０１５０】
なお、絶縁体２７４を成膜することにより、領域２３１、領域２３２、および領域２３３を設ける場合、絶縁体２７４は、水素および窒素の少なくとも一方を有することが好ましい。水素、または窒素などの不純物を有する絶縁体を絶縁体２７４に用いることで、水素または窒素などの不純物を酸化物２３０に添加して、酸化物２３０において、領域２３１、領域２３２、および領域２３３を形成することができる。
【０１５１】
絶縁体２７４の上に、層間膜として機能する絶縁体２８０を設けることが好ましい。絶縁体２８０は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。なお、絶縁体２８０の上に絶縁体２１０と同様の絶縁体を設けてもよい。
【０１５２】
また、絶縁体２８０および絶縁体２７４に形成された開口に、導電体２５２ａおよび導電体２５２ｂを配置する。導電体２５２ａおよび導電体２５２ｂは、導電体２６０を挟んで対向して設ける。なお、導電体２５２ａおよび導電体２５２ｂの上面の高さは、絶縁体２８０の上面と、同一平面上としてもよい。
【０１５３】
導電体２５２ａは、トランジスタ２００のソース領域およびドレイン領域の一方として機能する領域２３１ａと接しており、導電体２５２ｂはトランジスタ２００のソース領域およびドレイン領域の他方として機能する領域２３１ｂと接している。よって、導電体２５２ａはソース電極およびドレイン電極の一方として機能でき、導電体２５２ｂはソース電極およびドレイン電極の他方として機能できる。領域２３１ａおよび領域２３１ｂは低抵抗化されているので、導電体２５２ａと領域２３１ａの接触抵抗、および導電体２５２ｂと領域２３１ｂの接触抵抗を低減し、トランジスタ２００のオン電流を大きくすることができる。
【０１５４】
なお、絶縁体２８０および絶縁体２７４の開口の内壁に接して導電体２５２ａが形成されている。当該開口の底部の少なくとも一部には酸化物２３０の領域２３１ａが位置しており、導電体２５２ａが領域２３１ａと接する。同様に、絶縁体２８０および絶縁体２７４の開口の内壁に接して導電体２５２ｂが形成されている。当該開口の底部の少なくとも一部には酸化物２３０の領域２３１ｂが位置しており、導電体２５２ｂが領域２３１ｂと接する。
【０１５５】
ここで、導電体２５２ａ（導電体２５２ｂ）は、少なくとも酸化物２３０の上面と接し、さらに酸化物２３０の側面と接することが好ましい。特に、導電体２５２ａ（導電体２５２ｂ）は、酸化物２３０のチャネル幅方向と交わる側面において、Ａ３側の側面、およびＡ４側の側面の双方または一方と接することが好ましい。また、導電体２５２ａ（導電体２５２ｂ）が、酸化物２３０のチャネル長方向と交わる側面において、Ａ１側（Ａ２側）の側面と接する構成にしてもよい。このように、導電体２５２ａ（導電体２５２ｂ）が酸化物２３０の上面に加えて、酸化物２３０の側面と接する構成にすることにより、導電体２５２ａ（導電体２５２ｂ）と酸化物２３０のコンタクト部の上面積を増やすことなく、コンタクト部の接触面積を増加させ、導電体２５２ａ（導電体２５２ｂ）と酸化物２３０の接触抵抗を低減することができる。これにより、トランジスタのソース電極およびドレイン電極の微細化を図りつつ、オン電流を大きくすることができる。
【０１５６】
導電体２５２ａおよび導電体２５２ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体２５２ａおよび導電体２５２ｂは積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【０１５７】
導電体２５２を積層構造とする場合、絶縁体２７４、および絶縁体２８０と接する導電体には、導電体２０５ａなどと同様に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。該導電性材料を用いることで、絶縁体２８０より上層から水素、水などの不純物が、導電体２５２ａおよび導電体２５２ｂを通じて酸化物２３０に混入するのを抑制することができる。
【０１５８】
また、図示しないが、導電体２５２ａの上面、および導電体２５２ｂの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、該導電体は、積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。なお、該導電体は、導電体２０３などと同様に、絶縁体に設けられた開口に埋め込むように形成してもよい。
【０１５９】
＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。
【０１６０】
＜＜基板＞＞
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
【０１６１】
また、基板として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
【０１６２】
可とう性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。また、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。可とう性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板として好適である。
【０１６３】
＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
【０１６４】
ここで、ゲート絶縁体として機能する絶縁体に、比誘電率の高いｈｉｇｈ−ｋ材料を用いることで、トランジスタの微細化、および高集積化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。従って、絶縁体の機能に応じて、材料を選択するとよい。
【０１６５】
また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
【０１６６】
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。
【０１６７】
また、特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定である。そのため、例えば、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。また、例えば、酸化シリコン、および酸化窒化シリコンは、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【０１６８】
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。
【０１６９】
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
【０１７０】
例えば、絶縁体２２２、絶縁体２１４、および絶縁体２１０として、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。なお、絶縁体２２２、絶縁体２１４、および絶縁体２１０は、酸化アルミニウムまたは酸化ハフニウムなどを有することが好ましい。
【０１７１】
例えば、絶縁体２１２、絶縁体２１６、絶縁体２２０、絶縁体２２４、および、絶縁体２５０、としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、酸化シリコン、酸化窒化シリコンまたは、窒化シリコンを有することが好ましい。
【０１７２】
例えば、ゲート絶縁体として機能する絶縁体２２４および絶縁体２５０において、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを酸化物２３０と接する構造とすることで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、酸化物２３０に混入することを抑制することができる。一方、絶縁体２２４および絶縁体２５０において、酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
【０１７３】
絶縁体２１２、絶縁体２１６、および絶縁体２８０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体２１２、絶縁体２１６、および絶縁体２８０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体２１２、絶縁体２１６、および絶縁体２８０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
【０１７４】
絶縁体２７０、および絶縁体２７２としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。絶縁体２７０および絶縁体２７２としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
【０１７５】
＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０１７６】
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
【０１７７】
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
【０１７８】
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
【０１７９】
導電体２６０ａ、導電体２６０ｂ、導電体２０３ａ、導電体２０３ｂ、導電体２０５ａ、導電体２０５ｂ、導電体２５２ａ、および導電体２５２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
【０１８０】
＜＜金属酸化物＞＞
酸化物２３０として、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
【０１８１】
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【０１８２】
ここでは、酸化物半導体が、インジウム、元素Ｍおよび亜鉛を有するＩｎ‐Ｍ‐Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
【０１８３】
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ  ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ  ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
【０１８４】
［金属酸化物の構成］
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）−ＯＳの構成について説明する。
【０１８５】
なお、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ  Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
【０１８６】
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
【０１８７】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
【０１８８】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
【０１８９】
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
【０１９０】
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ  ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ  ｍａｔｒｉｘ  ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
【０１９１】
［金属酸化物の構造］
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
【０１９２】
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
【０１９３】
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
【０１９４】
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
【０１９５】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
【０１９６】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
【０１９７】
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
【０１９８】
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
【０１９９】
［酸化物半導体を有するトランジスタ］
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
【０２００】
なお、上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
【０２０１】
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
【０２０２】
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０２０３】
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
【０２０４】
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０２０５】
［不純物］
ここで、酸化物半導体中における各不純物の影響について説明する。
【０２０６】
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２０７】
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【０２０８】
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０２０９】
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０２１０】
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【０２１１】
＜半導体装置の構成例２＞
以下では、図３を用いて、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。
【０２１２】
図３（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図３（Ｂ）、および図３（Ｃ）は該半導体装置の断面図である。ここで、図３（Ｂ）は、図３（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図３（Ｃ）は、図３（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。図３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０２１３】
なお、図３に示す半導体装置において、＜半導体装置の構成例１＞に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。
【０２１４】
以下、トランジスタ２００の構成についてそれぞれ図３を用いて説明する。なお、本項目においても、トランジスタ２００の構成材料については＜半導体装置の構成例１＞で詳細に説明した材料を用いることができる。
【０２１５】
［トランジスタ２００］
図３に示すように、トランジスタ２００は、＜半導体装置の構成例１＞に示した半導体装置とは、少なくとも酸化物２３０の形状が異なる。
【０２１６】
具体的には、図３に示すように、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層構造を有する。図３に示すように、酸化物２３０ｃ下に、酸化物２３０ｂを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂに対する不純物の拡散を抑制することができる。なお、図３に示すように、酸化物２３０ｃを有する場合、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
【０２１７】
なお、酸化物２３０ｃとなる酸化膜は、酸化物２３０ａとなる酸化膜の成膜条件と同様の条件を用いて成膜してもよいし、酸化物２３０ｂとなる酸化膜の成膜条件と同様の条件を用いて成膜してもよい。また、これらの条件を組み合わせて成膜してもよい。
【０２１８】
本実施の形態では、酸化物２３０ｃとなる酸化膜として、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜する。このとき、スパッタリングガスに含まれる酸素の割合を７０％以上、好ましくは８０％以上、より好ましくは１００％として、成膜してもよい。
【０２１９】
なお、上記酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。
【０２２０】
ここで、酸化物２３０ｃは、酸化物２３０ａ、および酸化物２３０ｂを覆って設けられることが好ましい。つまり、酸化物２３０ｂは、酸化物２３０ａ、および酸化物２３０ｃにより包囲される。当該構造とすることで、領域２３４において、チャネルが形成される酸化物２３０ｂに不純物が混入することを抑制することができる。
【０２２１】
また、酸化物２３０ａの側面と酸化物２３０ｂの側面は同一面上となるように、設けられていることが好ましい。また、酸化物２３０ｃは、酸化物２３０ａおよび酸化物２３０ｂを覆って形成されることが好ましい。例えば、酸化物２３０ｃは、酸化物２３０ａの側面、酸化物２３０ｂの上面および側面、ならびに絶縁体２２４の側面の一部に接して形成される。ここで、酸化物２３０ｃを上面から見ると、酸化物２３０ｃの側面は、酸化物２３０ａおよび酸化物２３０ｂの側面の外側に位置する。当該構造とすることで、トランジスタ２００が、導電体２５２と電気的に接続する場合、絶縁体２２４上においても、酸化物２３０ｃを介して導通するため、オーミック接触が良好となる。
【０２２２】
また、酸化物２３０ａおよび酸化物２３０ｃを設ける場合、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーが低い領域における、伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの伝導帯下端のエネルギーが低い領域における電子親和力より小さいことが好ましい。
【０２２３】
ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
【０２２４】
具体的には、酸化物２３０ａと酸化物２３０ｂ、酸化物２３０ｂと酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物２３０ａおよび酸化物２３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
【０２２５】
このとき、キャリアの主たる経路は酸化物２３０ｂに形成されるナローギャップ部分となる。酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
【０２２６】
＜半導体装置の変形例＞
以下では、図１３を用いて、本実施の形態に示すトランジスタの変形例について説明する。
【０２２７】
図１３（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図１３（Ｂ）は、図１３（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図１３（Ｃ）は、図１３（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。図１３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０２２８】
トランジスタ２００は、一つのゲート電極に対して複数のチャネル形成領域を有するところが、図１（Ａ）、（Ｂ）および（Ｃ）に示すトランジスタ２００の構成と異なる。トランジスタ２００は、複数のチャネル形成領域を有することで大きなオン電流を得ることができる。また、それぞれのチャネル形成領域は、ゲート電極で覆われた構造、つまりｓ−ｃｈａｎｎｅｌ構造となっているため、それぞれのチャネル形成領域において大きなオン電流を得ることができる。尚、図３は、３つのチャネル形成領域を有する一例を示すが、チャネル形成領域の数はこれに限定されない。その他の構成は、上述の図１（Ａ）、（Ｂ）および（Ｃ）に示したトランジスタ２００の構成を参酌する。
【０２２９】
＜半導体装置の作製方法１＞
次に、本発明に係るトランジスタ２００を有する半導体装置について、作製方法を図４乃至図１２を用いて説明する。また、図４乃至図１２において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は（Ａ）に示すＡ１−Ａ２の一点鎖線で示す部位に対応する断面図である。また、各図の（Ｃ）は、（Ａ）にＡ３−Ａ４の一点鎖線で示す部位に対応する断面図である。
【０２３０】
まず、基板（図示しない）を準備し、当該基板上に絶縁体２１０を成膜する。絶縁体２１０の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法またはＡＬＤ法などを用いて行うことができる。
【０２３１】
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ  ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ  ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ  ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法に分けることができる。
【０２３２】
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【０２３３】
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【０２３４】
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
【０２３５】
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
【０２３６】
本実施の形態では、絶縁体２１０として、スパッタリング法によって酸化アルミニウムを成膜する。また、絶縁体２１０は、多層構造としてもよい。例えばスパッタリング法によって酸化アルミニウムを成膜し、該酸化アルミニウム上にＡＬＤ法によって酸化アルミニウムを成膜する構造としてもよい。または、ＡＬＤ法によって酸化アルミニウムを成膜し、該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。
【０２３７】
次に絶縁体２１０上に絶縁体２１２を成膜する。絶縁体２１２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１２として、ＣＶＤ法によって酸化シリコンを成膜する。
【０２３８】
次に、絶縁体２１２に絶縁体２１０に達する開口を形成する。開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体２１０は、絶縁体２１２をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体２１２に酸化シリコン膜を用いた場合は、絶縁体２１０は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
【０２３９】
開口の形成後に、導電体２０３ａとなる導電膜を成膜する。該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体２０３ａとなる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２４０】
本実施の形態では、導電体２０３ａとなる導電膜として、スパッタリング法によって窒化タンタルまたは、窒化タンタルの上に窒化チタンを積層した膜を成膜する。導電体２０３ａとしてこのような金属窒化物を用いることにより、後述する導電体２０３ｂで銅など拡散しやすい金属を用いても、当該金属が導電体２０３ａから外に拡散するのを防ぐことができる。
【０２４１】
次に、導電体２０３ａとなる導電膜上に、導電体２０３ｂとなる導電膜を成膜する。該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体２０３ｂとなる導電膜として、銅などの低抵抗導電性材料を成膜する。
【０２４２】
次に、ＣＭＰ処理を行うことで、導電体２０３ａとなる導電膜、ならびに導電体２０３ｂとなる導電膜の一部を除去し、絶縁体２１２を露出する。その結果、開口部のみに、導電体２０３ａとなる導電膜、ならびに導電体２０３ｂとなる導電膜が残存する。これにより、上面が平坦な、導電体２０３ａおよび導電体２０３ｂを含む導電体２０３を形成することができる（図４参照。）。なお、当該ＣＭＰ処理により、絶縁体２１２の一部が除去される場合がある。
【０２４３】
次に、導電体２０３上に絶縁体２１４を成膜する。絶縁体２１４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１４として、ＣＶＤ法によって窒化シリコンを成膜する。このように、絶縁体２１４として、窒化シリコンなどの銅が透過しにくい絶縁体を用いることにより、導電体２０３ｂに銅など拡散しやすい金属を用いても、当該金属が絶縁体２１４より上の層に拡散するのを防ぐことができる。
【０２４４】
次に絶縁体２１４上に絶縁体２１６を成膜する。絶縁体２１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１６として、ＣＶＤ法によって酸化シリコンを成膜する。
【０２４５】
次に、絶縁体２１４および絶縁体２１６に、導電体２０３に達する開口を形成する。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。
【０２４６】
開口の形成後に、導電体２０５ａとなる導電膜を成膜する。導電体２０５ａとなる導電膜は、酸素の透過を抑制する機能を有する導電性材料を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体２０５ａとなる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２４７】
本実施の形態では、導電体２０５ａとなる導電膜として、スパッタリング法によって窒化タンタルを成膜する。
【０２４８】
次に、導電体２０５ａとなる導電膜上に、導電体２０５ｂとなる導電膜を成膜する。該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２４９】
本実施の形態では、導電体２０５ｂとなる導電膜として、ＣＶＤ法によって窒化チタンを成膜し、該窒化チタン上にＣＶＤ法によってタングステンを成膜する。
【０２５０】
次に、ＣＭＰ処理を行うことで、導電体２０５ａとなる導電膜、ならびに導電体２０５ｂとなる導電膜の一部を除去し、絶縁体２１６を露出する。その結果、開口部のみに、導電体２０５ａ、および導電体２０５ｂとなる導電膜が残存する。これにより、上面が平坦な、導電体２０５ａおよび導電体２０５ｂを含む導電体２０５を形成することができる（図４参照。）。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。
【０２５１】
次に、絶縁体２１６、および導電体２０５上に絶縁体２２０を成膜する。絶縁体２２０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２５２】
次に、絶縁体２２０上に絶縁体２２２を成膜する。絶縁体２２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２５３】
特に、絶縁体２２２として、ＡＬＤ法により、酸化ハフニウムを形成することが好ましい。ＡＬＤ法により成膜された酸化ハフニウムは、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水は、トランジスタ２００の内側へ拡散することなく、酸化物２３０中の酸素欠損の生成を抑制することができる。
【０２５４】
次に、絶縁体２２２上に絶縁膜２２４Ａを成膜する。絶縁膜２２４Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる（図４参照。）。
【０２５５】
続いて、加熱処理を行うと好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。
【０２５６】
上記加熱処理によって、絶縁膜２２４Ａに含まれる水素や水などの不純物を除去することなどができる。
【０２５７】
または、加熱処理として、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく絶縁膜２２４Ａ内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。尚、加熱処理は行わなくても良い場合がある。
【０２５８】
また、加熱処理は、絶縁体２２０成膜後、および絶縁体２２２の成膜後のそれぞれに行うこともできる。該加熱処理は、上述した加熱処理条件を用いることができるが、絶縁体２２０成膜後の加熱処理は、窒素を含む雰囲気中で行うことが好ましい。
【０２５９】
本実施の形態では、加熱処理として、絶縁膜２２４Ａ成膜後に窒素雰囲気にて４００℃の温度で１時間の処理を行なう。
【０２６０】
次に、絶縁膜２２４Ａ上に、酸化物２３０ａとなる酸化膜２３０Ａと、酸化物２３０ｂとなる酸化膜２３０Ｂを順に成膜する（図５参照。）。なお、上記酸化膜は、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜２３０Ａ、および酸化膜２３０Ｂ上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜２３０Ａと酸化膜２３０Ｂとの界面近傍を清浄に保つことができる。
【０２６１】
酸化膜２３０Ａ、および酸化膜２３０Ｂの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０２６２】
例えば、酸化膜２３０Ａ、および酸化膜２３０Ｂの成膜をスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜の成膜をスパッタリング法によって成膜する場合は、上記のＩｎ−Ｍ−Ｚｎ酸化物ターゲットを用いることができる。
【０２６３】
特に、酸化膜２３０Ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁膜２２４Ａに供給される場合がある。なお、酸化膜２３０Ａのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
【０２６４】
また、酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体を用いたトランジスタは、比較的高い電界効果移動度が得られる。
【０２６５】
本実施の形態では、酸化膜２３０Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜する。また、酸化膜２３０Ｂとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。
【０２６６】
次に、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができる。加熱処理によって、酸化膜２３０Ａ、および酸化膜２３０Ｂ中の水素や水などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
【０２６７】
次に、絶縁膜２２４Ａ、酸化膜２３０Ａ、および酸化膜２３０Ｂを島状に加工して、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂを形成する（図６参照。）。本工程は、例えば絶縁体２２２をエッチングストッパ膜として用いることができる。
【０２６８】
なお、上記工程において、絶縁膜２２４Ａは、必ずしも島状に加工しなくともよい。絶縁膜２２４Ａに対しては、ハーフエッチングを行ってもよい。絶縁膜２２４Ａに対してハーフエッチングを行うことで、後の工程で形成する酸化物２３０ｃの下にも絶縁体２２４が残った状態で形成される。なお、絶縁膜２２４Ａは、後の工程である絶縁膜２７２Ａを加工する際に、島状に加工することができる。
【０２６９】
ここで、酸化物２３０は、少なくとも一部が導電体２０５と重なるように形成する。また、酸化物２３０の側面は、絶縁体２２２に対し、概略垂直であることが好ましい。酸化物２３０の側面が、絶縁体２２２に対し、概略垂直であることで、複数のトランジスタ２００を設ける際に、小面積化、高密度化が可能となる。なお、酸化物２３０の側面と絶縁体２２２の上面のなす角が鋭角になる構成にしてもよい。その場合、酸化物２３０の側面と絶縁体２２２の上面のなす角は大きいほど好ましい。
【０２７０】
また、酸化物２３０の側面と、酸化物２３０の上面との間に、湾曲面を有する。つまり、側面の端部と上面の端部は、湾曲していることが好ましい（以下、ラウンド状ともいう）。湾曲面は、例えば、酸化物２３０ｂの端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とすることが好ましい。
【０２７１】
なお、端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。
【０２７２】
なお、当該酸化膜の加工はリソグラフィー法を用いて行えばよい。また、該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
【０２７３】
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことができる。
【０２７４】
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、酸化膜２３０Ｂ上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。酸化膜２３０Ａ、および酸化膜２３０Ｂのエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。上記酸化膜のエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
【０２７５】
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置などを用いることができる。
【０２７６】
また、上記ドライエッチングなどの処理を行うことによって、エッチングガスなどに起因した不純物が酸化物２３０ａ、および酸化物２３０ｂなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
【０２７７】
上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理または、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
【０２７８】
ウェット洗浄としては、シュウ酸、リン酸またはフッ化水素酸などを炭酸水または純水で希釈した水溶液を用いて洗浄処理を行ってもよい。または、純水または炭酸水を用いた超音波洗浄を行ってもよい。本実施の形態では、純水または炭酸水を用いた超音波洗浄を行う。
【０２７９】
続いて、加熱処理を行っても良い。加熱処理の条件は、前述の加熱処理の条件を用いることができる。
【０２８０】
次に、絶縁体２２２、および酸化物２３０の上に、絶縁膜２５０Ａ、導電膜２６０Ａ、導電膜２６０Ｂ、および絶縁膜２７０Ａ、を順に成膜する（図７参照。）。
【０２８１】
絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。
【０２８２】
なお、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させ、該酸素プラズマに絶縁膜２５０Ａを曝すことで、絶縁膜２５０Ａ、および酸化物２３０へ酸素を導入することができる。
【０２８３】
また、加熱処理を行ってもよい。加熱処理は、前述の加熱処理条件を用いることができる。該加熱処理によって、絶縁膜２５０Ａの水分濃度および水素濃度を低減させることができる。
【０２８４】
導電膜２６０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。ここで、例えば、酸化物２３０として用いることができる酸化物半導体は、低抵抗化処理を施すことで、導電性酸化物となる。そこで、導電膜２６０Ａとして、酸化物２３０として用いることができる酸化物を成膜し、後の工程で該酸化物を低抵抗化してもよい。なお、導電膜２６０Ａに、酸化物２３０として用いることができる酸化物を、酸素を含む雰囲気において、スパッタリング法を用いて成膜することで、絶縁体２５０に酸素を添加することができる。絶縁体２５０に酸素を添加することで、添加された酸素は、絶縁体２５０を介して、酸化物２３０に酸素を供給することが可能となる。
【０２８５】
導電膜２６０Ｂは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。また、導電膜２６０Ａに酸化物２３０として用いることができる酸化物半導体を用いた場合、導電膜２６０Ｂをスパッタリング法で成膜することで、導電膜２６０Ａの電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。該ＯＣ電極上の導電体上に、さらに導電体をスパッタリング法などによって成膜してもよい。
【０２８６】
続いて、加熱処理を行うことができる。加熱処理は、前述の加熱処理条件を用いることができる。なお、加熱処理は行わなくてもよい場合がある。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。
【０２８７】
絶縁膜２７０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。ここで、絶縁膜２７０Ａの膜厚は、後の工程で成膜する絶縁膜２７２Ａの膜厚より厚くすることが好ましい。これにより、後の工程で絶縁体２７２を形成する際、導電体２６０の上に絶縁体２７０を、容易に残存させることができる。
【０２８８】
次に、絶縁膜２７０Ａを、エッチングし、絶縁体２７０を形成する。続いて、絶縁体２７０をマスクとして、絶縁膜２５０Ａ、導電膜２６０Ａ、および導電膜２６０Ｂを、エッチングし、絶縁体２５０、および導電体２６０（導電体２６０ａ、および導電体２６０ｂ）を形成する（図８参照。）。絶縁体２５０、導電体２６０ａ、導電体２６０ｂ、および絶縁体２７０は、少なくとも一部が、導電体２０５および酸化物２３０と重なるように形成する。
【０２８９】
また、絶縁体２５０の側面、導電体２６０ａの側面、導電体２６０ｂの側面、および絶縁体２７０の側面は、同一面内であることが好ましい。
【０２９０】
また、絶縁体２５０の側面、導電体２６０ａの側面、導電体２６０ｂの側面、および絶縁体２７０の側面が共有する同一面は、基板に対し、概略垂直であることが好ましい。つまり、断面形状において、絶縁体２５０、導電体２６０ａ、導電体２６０ｂ、および絶縁体２７０の側面は、酸化物２３０の上面に対する角度が、鋭角、かつ大きいほど好ましい。なお、断面形状において、絶縁体２５０、導電体２６０ａ、導電体２６０ｂ、および絶縁体２７０の側面と、酸化物２３０の上面のなす角が鋭角になる構成にしてもよい。その場合、絶縁体２５０、導電体２６０ａ、導電体２６０ｂ、および絶縁体２７０の側面と、酸化物２３０の上面のなす角は大きいほど好ましい。
【０２９１】
なお、図示しないが、絶縁体２５０の側面、導電体２６０ａの側面、導電体２６０ｂの側面、および絶縁体２７０の側面を、基板に対し、概略垂直に形成するためには、絶縁膜２７０Ａ上にハードマスクを形成し、当該ハードマスクを用いて絶縁膜２７０Ａ、導電膜２６０Ｂ、導電膜２６０Ａ、および絶縁膜２５０Ａの加工を行ってもよい。また、当該加工後も、当該ハードマスクは除去せずに後工程を進めてもよい。当該ハードマスクは、後工程で実施されるドーパントの添加においてもハードマスクとして機能することができる。
【０２９２】
また、上記エッチングにより、酸化物２３０の絶縁体２５０と重ならない領域の上部がエッチングされる場合がある。この場合、酸化物２３０の絶縁体２５０と重なる領域の膜厚が、絶縁体２５０と重ならない領域の膜厚より厚くなる場合がある。
【０２９３】
次に、絶縁体２２２、絶縁体２２４、酸化物２３０、絶縁体２５０、導電体２６０、および絶縁体２７０を覆って、絶縁膜２７２Ａを成膜する。絶縁膜２７２Ａとして、スパッタリング装置により成膜することが好ましい。スパッタリング法を用いることで、容易に絶縁膜２７２Ａと接する絶縁体２５０、および絶縁体２２４に過剰酸素領域を形成することができる。
【０２９４】
ここで、スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタされた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位Ｅ０が与えられる。また、基板は、接地電位などの電位Ｅ１が与えられる。ただし、基板が電気的に浮いていてもよい。また、ターゲットと基板の間には電位Ｅ２となる領域が存在する。各電位の大小関係は、Ｅ２＞Ｅ１＞Ｅ０である。
【０２９５】
プラズマ内のイオンが、電位差Ｅ２−Ｅ０によって加速され、ターゲットに衝突することにより、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子が成膜表面に付着し、堆積することにより成膜が行われる。また、一部のイオンはターゲットによって反跳し、反跳イオンとして形成された膜を通過し、被成膜面と接する絶縁体２５０、および絶縁体２２４に取り込まれる場合がある。また、プラズマ内のイオンは、電位差Ｅ２−Ｅ１によって加速され、成膜表面を衝撃する。この際、一部のイオンは、絶縁体２５０、および絶縁体２２４内部まで到達する。イオンが絶縁体２５０、および絶縁体２２４に取り込まれることにより、イオンが取り込まれた領域が絶縁体２５０、および絶縁体２２４に形成される。つまり、イオンが酸素を含むイオンであった場合において、絶縁体２５０、および絶縁体２２４に過剰酸素領域が形成される。
【０２９６】
絶縁体２５０、および絶縁体２２４に過剰な酸素を導入することで、過剰酸素領域を形成することができる。絶縁体２５０、および絶縁体２２４の過剰な酸素は、酸化物２３０に供給され、酸化物２３０の酸素欠損が補填することができる。
【０２９７】
従って、絶縁膜２７２Ａを成膜する手段として、スパッタリング装置を用いて、酸素ガス雰囲気下で成膜を行うことで、絶縁膜２７２Ａを成膜しながら、絶縁体２５０、および絶縁体２２４に酸素を導入することができる。例えば、絶縁膜２７２Ａに、バリア性を有する酸化アルミニウムを用いることで、絶縁体２５０に導入した過剰酸素を、効果的に封じ込めることができる。
【０２９８】
また、絶縁膜２７２Ａの成膜は、ＡＬＤ法を用いてもよい。ＡＬＤ法を用いることで、絶縁体２５０、導電体２６０、および絶縁体２７０の側面に対して、より被覆性が良好な絶縁膜２７２Ａを成膜することができる。
【０２９９】
続いて、酸化物２３０において、領域２３１、領域２３２、領域２３３、および領域２３４を形成する。領域２３１、領域２３２、および領域２３３は、酸化物２３０として設けられた金属酸化物に、インジウムなどの金属原子、または不純物を添加し、低抵抗した領域である。なお、各領域は、少なくとも、領域２３４における酸化物２３０ｂよりも、導電性が高い。
【０３００】
領域２３１、領域２３２、および領域２３３に、不純物を添加するために、例えば、絶縁膜２７２Ａを介して、インジウムなどの金属元素、および不純物の少なくとも一であるドーパントを添加すればよい。（図９参照。なお、図９（Ｂ）、および図９（Ｃ）の図中矢印はドーパントの添加を示す。）
【０３０１】
なお、ドーパントの添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。質量分離を行う場合、添加するイオン種およびその濃度を厳密に制御することができる。一方、質量分離を行わない場合、短時間で高濃度のイオンを添加することができる。また、原子または分子のクラスターを生成してイオン化するイオンドーピング法を用いてもよい。なお、ドーパントを、イオン、ドナー、アクセプター、不純物または元素などと言い換えてもよい。
【０３０２】
また、ドーパントは、プラズマ処理にて添加されてもよい。この場合、プラズマＣＶＤ装置、ドライエッチング装置、アッシング装置を用いてプラズマ処理を行い、酸化物２３０にドーパントを添加することができる。
【０３０３】
酸化物２３０は、インジウムの含有率を高くすることで、キャリア密度を高くし、低抵抗化を図ることができる。よって、ドーパントとして酸化物２３０のキャリア密度を向上させるインジウムなどの金属元素を用いることができる。
【０３０４】
つまり、領域２３１、領域２３２、および領域２３３において、酸化物２３０のインジウムなどの金属元素の含有率を高くすることで、電子移動度を高くし、低抵抗化を図ることができる。
【０３０５】
従って、少なくとも領域２３１における元素Ｍに対するインジウムの原子数比が、領域２３４の元素Ｍに対するインジウムの原子数比よりも大きくなる。
【０３０６】
また、ドーパントとしては、上述の酸素欠損を形成する元素、または酸素欠損に捕獲される元素などを用いればよい。このような元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。
【０３０７】
ここで、絶縁膜２７２Ａは、酸化物２３０、絶縁体２５０、導電体２６０、絶縁体２７０を覆って設けられている。従って、酸化物２３０の上面に対する垂直方向において、絶縁膜２７２Ａの膜厚は、絶縁体２５０、導電体２６０、絶縁体２７０の側周辺と、その他の領域において異なる。つまり、絶縁膜２７２Ａの膜厚は、絶縁体２５０、導電体２６０、絶縁体２７０の側周辺では、その他の領域よりも大きい。つまり、絶縁膜２７２Ａを介して、ドーパントを添加することで、チャネル長が１０ｎｍから３０ｎｍ程度に微細化されたトランジスタでも、自己整合的に、領域２３１、領域２３２、および領域２３３を設けることができる。また、領域２３３は、後工程で行う熱処理などの工程において、領域２３１、および領域２３２のドーパントが拡散することにより、形成されてもよい。
【０３０８】
また、トランジスタ２００において、領域２３３、および領域２３２を設けることで、ソース領域およびドレイン領域として機能する領域２３１と、チャネルが形成される領域２３４との間に高抵抗領域が形成されないため、トランジスタのオン電流、および移動度を大きくすることができる。また、領域２３３を有することで、チャネル長方向において、ソース領域およびドレイン領域と、ゲートとが重ならないため、不要な容量が形成されるのを抑制することができる。また、領域２３３を有することで、非導通時のリーク電流を小さくすることができる。
【０３０９】
従って、領域２３１ａ、および領域２３１ｂの範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
【０３１０】
次に、絶縁膜２７２Ａに異方性のエッチング処理を行い、絶縁体２５０、導電体２６０、および絶縁体２７０の側面に接して、絶縁体２７２を形成する（図１０参照。）。異方性のエッチング処理としては、ドライエッチング処理を行うことが好ましい。これにより、基板面に略平行な面に成膜された該絶縁膜を除去して、絶縁体２７２を自己整合的に形成することができる。
【０３１１】
ここで、絶縁体２７０の膜厚を絶縁膜２７２Ａの膜厚より厚く形成しておくことで、絶縁体２７０上部の絶縁膜２７２Ａが除去されても、絶縁体２７０、および絶縁体２７２を残存させることができる。また、絶縁体２５０、導電体２６０、および絶縁体２７０からなる構造体の高さを、酸化物２３０の高さよりも、高くすることで、酸化物２３０の側面の絶縁膜２７２Ａを、除去することができる。さらに、酸化物２３０の端部をラウンド形状にしておくと、酸化物２３０の側面に接して成膜された絶縁膜２７２Ａを除去するための時間が短縮され、より容易に絶縁体２７２を形成することができる。
【０３１２】
また、図示しないが、酸化物２３０の側面にも絶縁膜２７２Ａが残存していてもよい。その場合、後の工程で成膜する層間膜などの被膜性を高めることができる。また、酸化物２３０の側面に絶縁体が残存することで、酸化物２３０に混入する水または水素などの不純物を低減し、酸化物２３０から酸素が外方拡散するのを防ぐことができる場合がある。
【０３１３】
酸化物２３０の側面に接して絶縁膜２７２Ａの残存した構造体が形成されていることで、後の工程で、不純物となる元素を含む絶縁体２７４を成膜し、酸化物２３０に領域２３１ａ、および領域２３１ｂを形成する場合、絶縁体２２４と酸化物２３０との界面領域は、低抵抗化されないため、リーク電流の発生を抑制することができる。または、酸化物２３０にインジウムを添加する際に、酸化物２３０ａに濃度のピークを持つように、ドーパントを添加したとしても、酸化物２３０ａを介したリーク電流の発生を抑制することができる。
【０３１４】
なお、当該異方性エッチングは、前述したドーパントの添加前に行っても良い。この場合、ドーパントは、絶縁膜２７２Ａを介さずに酸化物２３０に添加される。
【０３１５】
続いて、加熱処理を行うことができる。加熱処理は、前述の加熱処理条件を用いることができる。加熱処理を行うことで、添加されたドーパントが、酸化物２３０の領域２３３へと拡散し、オン電流を大きくすることができる。
【０３１６】
次に、絶縁体２２４、酸化物２３０、絶縁体２７２、絶縁体２７０を覆って、絶縁体２７４を成膜する（図１１参照。）。
【０３１７】
例えば、絶縁体２７４として、ＡＬＤ法により、酸化アルミニウムを形成することが好ましい。ＡＬＤ法により成膜された酸化アルミニウムは、被膜性が高く、緻密な膜である。また、絶縁体２７４には、酸素、水素、および水に対するバリア性を有することが好ましい。絶縁体２７４が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水は、トランジスタ２００の内側へ拡散することなく、酸化物２３０中の酸素欠損の生成を抑制することができる。
【０３１８】
ここで、絶縁体２７４は、絶縁体２２２と、トランジスタ２００の外縁で接することが好ましい。当該構造とすることで、トランジスタ２００を、バリア性を有する絶縁体で囲むことができる。当該構造により、水素、水などの不純物がトランジスタ２００に混入することを抑制することができる。または、絶縁体２２４、および絶縁体２５０に含まれる酸素が、トランジスタ２００から、層間膜へと拡散することを抑制することができる。
【０３１９】
また、領域２３１ａおよび領域２３１ｂの上にこのような絶縁体２７４を設けることにより、酸素、または過剰な水または水素などの不純物が領域２３１ａおよび領域２３１ｂに混入して、キャリア密度が変化することを防ぐことができる。
【０３２０】
また、酸化物２３０に接して、不純物となる元素を含む絶縁体２７４を成膜することで、領域２３１、領域２３２、および領域２３３に、不純物を添加することができる。
【０３２１】
酸化物２３０に接して、不純物となる元素を含む絶縁体２７４を成膜する場合、領域２３１ａ、および領域２３１ｂは、絶縁体２７４の成膜雰囲気に含まれる、水素または窒素などの不純物元素が添加される。酸化物２３０の絶縁体２７４と接する領域を中心に、添加された不純物元素により酸素欠損が形成され、さらに当該不純物元素が酸素欠損に入り込むことで、キャリア密度が高くなり、低抵抗化される。その際、絶縁体２７４と接しない領域２３２、および領域２３３にも不純物が拡散することで、低抵抗化される。
【０３２２】
よって、領域２３１ａ、および領域２３１ｂは、領域２３４より、水素および窒素の少なくとも一方の濃度が大きくなることが好ましい。水素または窒素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。ここで、領域２３４の水素または窒素の濃度としては、酸化物２３０ｂの絶縁体２５０と重なる領域の中央近傍（例えば、酸化物２３０ｂの絶縁体２５０のチャネル長方向の両側面からの距離が概略等しい部分）の水素または窒素の濃度を測定すればよい。
【０３２３】
なお、領域２３１、領域２３２、および領域２３３は、酸素欠損を形成する元素、または酸素欠損に捕獲される元素を添加されることで低抵抗化される。このような元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。よって、領域２３１、領域２３２、および領域２３３は、上記元素の一つまたは複数を含む構成にすればよい。
【０３２４】
不純物となる元素を含む絶縁体２７４を成膜する場合、絶縁体２７４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０３２５】
不純物となる元素を含む絶縁体２７４の成膜は、窒素または水素の少なくとも一方を含む雰囲気で行うことが好ましい。このような雰囲気で成膜を行うことで、酸化物２３０ｂおよび酸化物２３０ｃの絶縁体２５０と重ならない領域を中心に、酸素欠損を形成し、当該酸素欠損と窒素または水素などの不純物元素を結合させて、キャリア密度を高くすることができる。このようにして、低抵抗化された、領域２３１ａおよび領域２３１ｂを形成することができる。絶縁体２７４として、例えばＣＶＤ法を用いて、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンを用いることができる。本実施の形態では、絶縁体２７４として、窒化酸化シリコンを用いる。
【０３２６】
従って、本実施の形態に示す半導体装置の作製方法では、チャネル長が１０ｎｍから３０ｎｍ程度に微細化されたトランジスタでも、絶縁体２７４の成膜により、ソース領域およびドレイン領域を自己整合的に形成することができる。よって、微細化または高集積化された半導体装置も、歩留まり良く製造することができる。
【０３２７】
ここで、導電体２６０および絶縁体２５０の上面および側面を、絶縁体２７０および絶縁体２７２で覆っておくことで、窒素または水素などの不純物元素が、導電体２６０および絶縁体２５０に混入することを防ぐことができる。これにより、窒素または水素などの不純物元素が、導電体２６０および絶縁体２５０を通って、トランジスタ２００のチャネル形成領域として機能する領域２３４に混入することを防ぐことができる。従って、良好な電気特性を有するトランジスタ２００を提供することができる。
【０３２８】
なお、上記において、ドーパントの添加処理、または絶縁体２７４の成膜による低抵抗化、を用いて、領域２３１、領域２３２、領域２３３、および領域２３４を形成したが、本実施の形態はこれに限られるものではない。例えば、両方の工程を経て、各領域などを形成してもよい。また、プラズマ処理を用いてもよい。
【０３２９】
例えば、絶縁体２５０、導電体２６０、絶縁体２７２、絶縁体２７０をマスクとして、酸化物２３０にプラズマ処理を行ってもよい。プラズマ処理は、上述の酸素欠損を形成する元素、または酸素欠損に捕獲される元素を含む雰囲気などで行えばよい。例えば、アルゴンガスと窒素ガスを用いてプラズマ処理を行えばよい。
【０３３０】
次に、絶縁体２７４の上に、絶縁体２８０となる絶縁膜を成膜する。絶縁体２８０となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法またはカーテンコーター法などを用いて行うことができる。本実施の形態では、該絶縁膜として、酸化窒化シリコンを用いる。
【０３３１】
次に、絶縁体２８０となる絶縁膜の一部を除去して、絶縁体２８０を形成する（図１１参照）。絶縁体２８０は、上面が平坦性を有するように形成することが好ましい。例えば、絶縁体２８０は、絶縁体２８０となる絶縁膜として成膜した直後に上面が平坦性を有していてもよい。または、例えば、絶縁体２８０は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。本実施の形態では、平坦化処理として、ＣＭＰ処理を用いる。ただし、絶縁体２８０の上面は必ずしも平坦性を有さなくてもよい。
【０３３２】
次に、絶縁体２８０および絶縁体２７４に、酸化物２３０の領域２３１ａに達する開口と、酸化物２３０の領域２３１ｂに達する開口と、を形成する。当該開口の形成は、リソグラフィー法を用いて行えばよい。なお、導電体２５２ａ、および導電体２５２ｂが酸化物２３０の側面に接して設けられるように、酸化物２３０に達する開口において、酸化物２３０の側面が露出するように、当該開口を形成する。
【０３３３】
次に、導電体２５２ａ、および導電体２５２ｂとなる導電膜を成膜する。該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０３３４】
次に、ＣＭＰ処理を行うことで、導電体２５２ａ、および導電体２５２ｂとなる導電膜の一部を除去し、絶縁体２８０を露出する。その結果、上記開口のみに、該導電膜が残存することで上面が平坦な導電体２５２ａ、および導電体２５２ｂを形成することができる（図１２参照。）。
【０３３５】
以上により、トランジスタ２００を有する半導体装置を作製することができる。図２乃至図１２に示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トランジスタ２００を作成することができる。
【０３３６】
本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、オン電流の大きいトランジスタを提供することができる。または、本発明の一態様により、信頼性の高い半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
【０３３７】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０３３８】
（実施の形態２）
本実施の形態では、半導体装置の一形態を、図１４、および図１５を用いて説明する。
【０３３９】
［記憶装置１］
図１４に示す半導体装置は、トランジスタ３００と、トランジスタ２００、および容量素子１００を有している。
【０３４０】
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
【０３４１】
図１４において、配線３００１はトランジスタ３００のソースと電気的に接続され、配線３００２はトランジスタ３００のドレインと電気的に接続されている。また、配線３００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線３００４はトランジスタ２００の第１のゲートと電気的に接続され、配線３００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線３００５は容量素子１００の電極の他方と電気的に接続されている。
【０３４２】
図１４に示す半導体装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
【０３４３】
情報の書き込みおよび保持について説明する。まず、配線３００４の電位を、トランジスタ２００が導通状態となる電位にして、トランジスタ２００を導通状態とする。これにより、配線３００３の電位が、トランジスタ３００のゲート、および容量素子１００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、配線３００４の電位を、トランジスタ２００が非導通状態となる電位にして、トランジスタ２００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
【０３４４】
トランジスタ２００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持される。
【０３４５】
次に情報の読み出しについて説明する。配線３００１に所定の電位（定電位）を与えた状態で、配線３００５に適切な電位（読み出し電位）を与えると、配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３００をｎチャネル型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３００を「導通状態」とするために必要な配線３００５の電位をいうものとする。したがって、配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３００は「非導通状態」のままである。このため、配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
【０３４６】
＜記憶装置１の構造＞
本発明の一態様の半導体装置は、図１４に示すようにトランジスタ３００、トランジスタ２００、容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。
【０３４７】
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
【０３４８】
トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
【０３４９】
半導体領域３１３のチャネル形成領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
【０３５０】
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
【０３５１】
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
【０３５２】
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
【０３５３】
なお、図１４に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０３５４】
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
【０３５５】
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
【０３５６】
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜として機能してもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
【０３５７】
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
【０３５８】
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０３５９】
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体３２４の単位面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
【０３６０】
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０３６１】
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および該導電体の一部がプラグとして機能する場合もある。
【０３６２】
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【０３６３】
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１４において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線としての機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０３６４】
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０３６５】
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
【０３６６】
絶縁体３５０、および導電体３５６上に、配線層を設けてもよい。例えば、図１４において、絶縁体３６０、絶縁体３６２、及び絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ、または配線としての機能を有する。なお導電体３６６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０３６７】
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０３６８】
絶縁体３６４、および導電体３６６上に、配線層を設けてもよい。例えば、図１４において、絶縁体３７０、絶縁体３７２、及び絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ、または配線としての機能を有する。なお導電体３７６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０３６９】
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０３７０】
絶縁体３７４、および導電体３７６上に、配線層を設けてもよい。例えば、図１４において、絶縁体３８０、絶縁体３８２、及び絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ、または配線としての機能を有する。なお導電体３８６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０３７１】
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０３７２】
絶縁体３８４上には絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６が、順に積層して設けられている。絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
【０３７３】
例えば、絶縁体２１０、および絶縁体２１４には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
【０３７４】
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０３７５】
また、水素に対するバリア性を有する膜として、例えば、絶縁体２１０、および絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０３７６】
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
【０３７７】
また、例えば、絶縁体２１２、および絶縁体２１６には、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１２、および絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０３７８】
また、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０３７９】
特に、絶縁体２１０、および絶縁体２１４と接する領域の導電体２１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、および水に対するバリア性を有する層で、完全により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
【０３８０】
絶縁体２１６の上方には、トランジスタ２００が設けられている。なお、トランジスタ２００の構造は、先の実施の形態で説明した半導体装置が有するトランジスタを用いればよい。また、図１４に示すトランジスタ２００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０３８１】
トランジスタ２００の上方には、絶縁体２８０を設ける。
【０３８２】
絶縁体２８０上には、絶縁体２８２が設けられている。絶縁体２８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁体２８２には、絶縁体２１４と同様の材料を用いることができる。例えば、絶縁体２８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０３８３】
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
【０３８４】
また、絶縁体２８２上には、絶縁体２８６が設けられている。絶縁体２８６は、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０３８５】
また、絶縁体２２０、絶縁体２２２、絶縁体２８０、絶縁体２８２、および絶縁体２８６には、導電体２４６、および導電体２４８等が埋め込まれている。
【０３８６】
導電体２４６、および導電体２４８は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２４６、および導電体２４８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０３８７】
続いて、トランジスタ２００の上方には、容量素子１００が設けられている。容量素子１００は、導電体１１０と、導電体１２０、および絶縁体１３０とを有する。
【０３８８】
また、導電体２４６、および導電体２４８上に、導電体１１２を設けてもよい。導電体１１２は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体１１０は、容量素子１００の電極としての機能を有する。なお、導電体１１２、および導電体１１０は、同時に形成することができる。
【０３８９】
導電体１１２、および導電体１１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
【０３９０】
図１４では、導電体１１２、および導電体１１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
【０３９１】
また、導電体１１２、および導電体１１０上に、容量素子１００の誘電体として、絶縁体１３０を設ける。絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
【０３９２】
例えば、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよい。当該構成により、容量素子１００は、絶縁体１３０を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
【０３９３】
絶縁体１３０上に、導電体１１０と重畳するように、導電体１２０を設ける。なお、導電体１２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
【０３９４】
導電体１２０、および絶縁体１３０上には、絶縁体１５０が設けられている。絶縁体１５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０３９５】
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
【０３９６】
＜記憶装置１の変形例＞
また、本実施の形態の変形例の一例を、図１５に示す。図１５は、図１４と、トランジスタ３００の構成、絶縁体２５１、導電体２５２、導電体２５４、および導電体２５６を有する配線構成、および容量素子１００の構成が異なる。
【０３９７】
図１５に示すトランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
【０３９８】
［開口部、配線などの形成方法］
図１５に示すようにトランジスタ２００は絶縁体２８０に覆われている。図１５に示すように、絶縁体２８０および絶縁体２７４に開口部を設ける。開口部は、酸化物２３０に到達するように形成される。本実施の形態では、酸化物２３０ｃが露出するように開口部が形成されているが、これに限らない。酸化物２３０ｃの一部を除去して、酸化物２３０ｂが露出するように開口部を形成してもよい。
【０３９９】
開口部は、開口部の側面と基板表面のなす角が概略垂直となるように形成する。具体的には、開口部の側面と基板表面のなす角は、７５度以上１００度以下、好ましくは８０度以上９５度以下とする。絶縁体２８０の加工はリソグラフィー法を用いて行えばよい。また、開口部の形成にはドライエッチングやウェットエッチングなどを用いることができるが、上記のような形状の開口部を形成するには、異方性エッチングが可能なドライエッチングを用いることが好ましい。
【０４００】
なお、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、絶縁体２８０上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。絶縁体２８０、および絶縁体２７４のエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。上記酸化膜のエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
【０４０１】
当該開口部内部および絶縁体２８０を覆うように絶縁体２５１となる膜を形成する。絶縁体２５１となる膜は、基板表面に対し、概略垂直に形成された開口部の側壁に形成されることが好ましく、被覆性に優れたＡＬＤ法を用いて成膜することが好ましい。絶縁体２５１となる膜は水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。このような絶縁体２５１となる膜を開口部側面に設けることで、後工程やデバイス作成後に絶縁体２８０への水または水素などの不純物の侵入を抑制することができる。
【０４０２】
次に、絶縁体２５１となる膜に対して異方性エッチングを行い、絶縁体２８０上面、および開口部の底部に形成された絶縁体２５１となる膜を除去し、開口部側面に絶縁体２５１を形成する。なお、絶縁体２８０の開口部の側面に形成される絶縁体、特に、当該工程にて同時に形成される絶縁体をまとめて絶縁体２５１と称することがある。
【０４０３】
続いて、開口部内部に導電体を形成する。導電体は、開口部内部および絶縁体２８０を覆うように導電膜を形成し、絶縁体２８０より上方の導電膜を化学機械研磨（ＣＭＰ）法等を用いた研磨により除去することで形成することができる。導電膜の形成には、ＡＬＤ法、ＣＶＤ法、スパッタリング法、およびメッキ法等を用いることができる。本実施の形態では、窒化チタンからなる導電膜を形成し、その上にタングステンからなる導電膜を形成した後、ＣＭＰ法による研磨を行い、導電体２５２を形成する。なお、本明細書において、絶縁体２８０の開口部内に設けられる導電体をまとめて導電体２５２と称することがある。
【０４０４】
導電体２５２に用いられる材料が酸化されやすく、酸化により抵抗値が高くなる、すなわち導電性が悪化する恐れがある場合、後工程での酸化を防止する必要がある。そこで、本実施の形態では、導電体２５２を覆うように導電体２５４を形成する。導電体２５４は、導電体２５２および絶縁体２８０を覆うように導電膜を形成し、導電体２５２が露出しないように導電膜を加工することにより形成することができる。本実施の形態では、導電体２５２に用いるタングステンおよび窒化チタンの酸化を防ぐために、導電体２５４として窒化タンタルを用いる。
【０４０５】
なお、導電体２５４は、開口部内部に設けられた導電体毎、すなわち開口部毎に分離して設けられてもよいし、後工程で形成される配線等の導電体のパターンを包含するように形成されてもよい。前者の場合は、導電体２５４形成後の絶縁体２８０の露出面積が大きくなり、後述する絶縁体２８２と絶縁体２８０との接触面積が大きくなる点で有利である。一方、後者の場合は、一つの導電体２５４が複数の開口部を覆い、その内部に形成された導電体と電気的に接続することになる。また、後工程で絶縁体をエッチングして導電体のパターンに対応する凹部を形成する際、導電体２５４がエッチングストッパーとなり好ましい。また、開口部間の距離が短く、それぞれの導電体２５４の分離が難しい場合も、後者のような形成方法が好ましい。導電体２５４の寸法や、導電体２５４間の距離（スペース）に応じて、形成方法を使い分ければよく、一つのデバイス内で、上記の形成方法を適宜組み合わせて形成することができる。
【０４０６】
次に、絶縁体２８０および導電体２５４を覆うように、絶縁体２８２を形成する。絶縁体２８２の形成により絶縁体２８０に酸素が供給されることが好ましく、本実施の形態では、絶縁体２８２として、スパッタリング法にて酸化アルミニウムを形成する。ここで、導電体２５２は導電体２５４に覆われているため、絶縁体２８２の形成による酸化が抑制される。
【０４０７】
絶縁体２８０上に絶縁体２８２を形成することで、絶縁体２８０には、酸素が供給されることが好ましい。特に、トランジスタ２００に酸化物半導体を用いる場合、トランジスタ２００近傍の層間膜などに、酸素が供給された絶縁体を設けることで、トランジスタ２００が有する酸化物２３０の酸素欠損を低減し、信頼性を向上させることができる。また、トランジスタ２００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０４０８】
絶縁体２８２上に絶縁体２８４を形成する。絶縁体２８４は、ＣＶＤ法やスパッタリング法などを用いて、酸化窒化シリコン、酸化シリコン、窒化酸化シリコン、または窒化シリコンなどを用いることができる。
【０４０９】
絶縁体２８２および絶縁体２８４に、凹部を形成する。凹部の形成には、ドライエッチングやウェットエッチングを用いることができるが、微細加工や異方性エッチングを行う上では、ドライエッチングを用いることが好ましい。なお、凹部の形成においては、導電体２５４および／または絶縁体２８０が露出するように絶縁体２８２および絶縁体２８４を加工する。
【０４１０】
なお、上述の通り、凹部は導電体２５４の上方のみに形成されていてもよいし、導電体２５４および絶縁体２８０の上方に形成し、凹部が導電体２５４を乗り越えるように形成されていてもよい。
【０４１１】
次に、凹部の内部に導電体２５６を形成する。導電体は、開口部内部および絶縁体２８４を覆うように導電膜を形成し、絶縁体２８４より上方の導電膜をＣＭＰ法等を用いた研磨により除去することで形成することができる。導電膜の形成には、ＡＬＤ法、ＣＶＤ法、スパッタリング法、およびメッキ法等を用いることができる。本実施の形態では、スパッタリング法により窒化タンタルからなる導電膜を形成し、その上にＣＶＤ法によりルテニウムからなる導電膜を形成し、さらにその上にメッキ法により銅からなる導電膜を形成した後、ＣＭＰ法による研磨を行い、導電体２５６を形成することで図１５に示す半導体装置が得られる。なお、各導電膜の形成は上記に限らない。窒化タンタルからなる導電膜の形成前にルテニウムからなる導電膜を形成し、その後窒化タンタルからなる導電膜を形成しても良い。また、銅からなる導電膜の形成においては、ルテニウムからなる導電膜をシード層として、メッキ法による銅の形成を行ってもよいし、スパッタリング法を用いてシード層となる銅を形成した後にメッキ法によりさらに銅を形成してもよい。
【０４１２】
このように形成された導電体２５６は、配線として機能することができる。導電体２５６は、導電体２５４、および導電体２５２を介してトランジスタ２００などの他の構造体と電気的に接続し、様々な回路を構成する。
【０４１３】
絶縁体２８０に形成された開口部の側面には、絶縁体２５１が設けられており、絶縁体２８０への水または水素などの不純物の侵入を抑制することができるため、半導体装置の特性、特に長期的な特性の劣化を抑制することができ、信頼性が向上する。また、絶縁体２８０に酸素を供給するために絶縁体２８２を形成する際にも、絶縁体２８０に埋め込まれるように形成された導電体の酸化を抑制するための導電体２５４が設けられており、当該導電体および当該導電体と配線との接続部における抵抗値の上昇を防ぐことができ、動作周波数やオン電流などの特性が向上した半導体装置を作製することができる。
【０４１４】
また、図１５に示す容量素子１００において、絶縁体１５５に形成された開口の中で、導電体１１０と、絶縁体１３０と、導電体１２０が重なるので、導電体１１０、絶縁体１３０、および導電体１２０は被覆性の良好な膜にすることが好ましい。このため、導電体１１０、絶縁体１３０、および導電体１２０は、ＣＶＤ法、ＡＬＤ法などの良好な段差被覆性を有する成膜方法を用いて成膜することが好ましい。
【０４１５】
容量素子１００は、絶縁体１５５に設けられた開口の形状に沿って形成されるため、当該開口が深く形成されるほど静電容量を増加させることができる。また、当該開口の数を増やすほど静電容量を増加させることができる。このような容量素子１００を形成することにより、容量素子１００の上面積を増やすことなく、静電容量を増加させることができる。
【０４１６】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０４１７】
（実施の形態３）
以下では、本発明の一態様に係る容量素子１００、トランジスタ２００、およびトランジスタ４００を有する半導体装置の一例について説明する。
【０４１８】
＜半導体装置の構成例＞
図１６（Ａ）、および図１６（Ｂ）は、本発明の一態様に係るトランジスタ２００、およびトランジスタ４００周辺の断面図であり、図１７は該半導体装置の上面図である。なお、図１７の上面図では、図の明瞭化のために一部の要素を省いて図示している。
【０４１９】
図１６（Ａ）は、図１７にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００、およびトランジスタ４００のチャネル長方向の断面図でもある。また、図１６（Ｂ）は、図１７にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図である。
【０４２０】
基板２０１の上に形成されたトランジスタ２００およびトランジスタ４００は、異なる構成を有する。例えば、トランジスタ４００は、トランジスタ２００と比較して、バックゲート電圧及びトップゲート電圧が０Ｖのときのドレイン電流Ｉｃｕｔが小さい構成とすればよい。本明細書等で、Ｉｃｕｔとは、トランジスタのスイッチング動作を制御するゲートの電圧が０Ｖのときのドレイン電流のことを指す。トランジスタ４００をスイッチング素子として、トランジスタ２００のバックゲートの電位を制御できる構成とする。これにより、トランジスタ２００のバックゲートと接続するノードを所望の電位にした後、トランジスタ４００をオフ状態にすることで、トランジスタ２００のバックゲートと接続するノードの電荷が消失することを抑制することができる。
【０４２１】
以下、トランジスタ２００とトランジスタ４００の構成についてそれぞれ図１６、および図１７、を用いて説明する。なお、トランジスタ２００とトランジスタ４００の構成材料については、先の実施の形態で説明した＜半導体装置の構成材料＞を参照できる。
【０４２２】
［トランジスタ２００］
トランジスタ２００として、先の実施の形態で説明したトランジスタ２００を用いることができる。なお、図１６に示すトランジスタ２００は、＜半導体装置の変形例＞で説明したトランジスタにより、説明できる。
【０４２３】
［トランジスタ４００］
次に、トランジスタ２００とは異なる電気特性を有するトランジスタ４００について説明する。トランジスタ４００は、上記のトランジスタ２００と並行して作製することができるトランジスタであり、トランジスタ２００と同じ層に形成することが好ましい。トランジスタ２００と並行して作製することで、余計な工程を増やすことなく、トランジスタ４００を作製することができる。
【０４２４】
図１６（Ａ）に示すように、トランジスタ４００は、基板２０１の上に配置された絶縁体２１４および絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体４０５と、絶縁体２１６と導電体４０５の上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体４２４ａ、および絶縁体４２４ｂと、絶縁体４２４ａの上に配置された酸化物４３０ａ１、絶縁体４２４ｂの上に配置された酸化物４３０ａ２と、酸化物４３０ａ１の上面に接して配置された酸化物４３０ｂ１と、酸化物４３０ａ２の上面に接して配置された酸化物４３０ｂ２と、絶縁体２２２の上面、酸化物４３０ａ１および酸化物４３０ａ２の側面、並びに酸化物４３０ｂ１および酸化物４３０ｂ２の側面と上面に接して配置された酸化物４３０ｃと、酸化物４３０ｃの上に配置された絶縁体４５０と、絶縁体４５０の上に配置された導電体４６０ａと、導電体４６０ａの上に配置された導電体４６０ｂと、導電体４６０ｂの上に配置された導電体４６０ｃと、導電体４６０ｃの上に配置された絶縁体４７０と、絶縁体４５０、導電体４６０ａ、および導電体４６０ｂ、導電体４６０ｃ、および絶縁体４７０の側面に接して配置された絶縁体４７２と、酸化物４３０ｃの上面に接し、かつ絶縁体４７２の側面に接して配置された絶縁体２７４と、を有する。ここで、図１７に示すように、絶縁体４７２の上面は、絶縁体４７０の上面と略一致することが好ましい。また、絶縁体２７４は、絶縁体４７０、導電体４６０、絶縁体４７２、および酸化物４３０を覆って設けられることが好ましい。また、上面から、基板に対して垂直に見た際の絶縁体４５０の側面の位置は、絶縁体４７０、導電体４６０ａ、導電体４６０ｂ、及び導電体４６０ｃの側面の位置と、略一致することが好ましい。
【０４２５】
なお、図１６において、絶縁体４２４ａ、および絶縁体４２４ｂは、別構造として形成したが、絶縁体４２４ａ、絶縁体４２４ｂを連続した１つの絶縁体４２４として設けてもよい。その場合、絶縁体４２４は、酸化物４３０と重畳して設けられることが好ましい。つまり、酸化物４３０は、絶縁体４２４と重畳して設けられる。なお、絶縁体４２４は、酸化物４３０ｃと接する第１の領域と、酸化物４３０ａ１および酸化物４３０ａ２と接する第２の領域を有する。絶縁体４２４において、第１の領域の膜厚は、第２の領域よりも小さい。
【０４２６】
以下において、酸化物４３０ａ１、酸化物４３０ａ２、酸化物４３０ｂ１、酸化物４３０ｂ２、および酸化物４３０ｃをまとめて酸化物４３０という場合がある。なお、トランジスタ４００では、導電体４６０ａ、導電体４６０ｂ、および導電体４６０ｃを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体４６０ｂのみを設ける構成にしてもよい。
【０４２７】
ここで、トランジスタ４００を構成する導電体、絶縁体、および酸化物は、同じ層のトランジスタ２００を構成する導電体、絶縁体、および酸化物と、同じ工程で形成することができる。よって、導電体４０３（導電体４０３ａおよび導電体４０３ｂ）は導電体２０３（導電体２０３ａおよび導電体２０３ｂ）と、酸化物４３０（酸化物４３０ａ１、酸化物４３０ａ２、酸化物４３０ｂ１、酸化物４３０ｂ２、および酸化物４３０ｃ）は酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、絶縁体４５０は絶縁体２５０と、導電体４６０（導電体４６０ａ、導電体４６０ｂ、および導電体４６０ｃ）は導電体２６０（導電体２６０ａ、導電体２６０ｂ、および導電体２６０ｃ）と、絶縁体４７０は絶縁体２７０と、絶縁体４７２は絶縁体２７２と、対応している。そのため、これらのトランジスタ４００を構成する導電体、絶縁体、および酸化物は、トランジスタ２００と同様の材料を用いて形成することができ、トランジスタ２００の構成を参酌することができる。
【０４２８】
また、絶縁体２１０の上に配置された絶縁体２１２と、絶縁体２１２に埋め込まれるように配置された導電体４０３と、を有する構成にしてもよい。ここで、導電体４０３は、絶縁体２１２の開口の内壁に接して導電体４０３ａが形成され、さらに内側に導電体４０３ｂが形成されている。導電体４０３（導電体４０３ａおよび導電体４０３ｂ）は、導電体２０３（導電体２０３ａおよび導電体２０３ｂ）と対応しており、同様の材料を用いて形成することができ、導電体２０３の構成を参酌することができる。
【０４２９】
また、絶縁体２８０および絶縁体２７４に形成された開口に導電体４５２ａおよび導電体４５２ｂが配置される。導電体４５２ａおよび導電体４５２ｂは、導電体４６０を挟んで対向して設けられることが好ましい。導電体４５２ａおよび導電体４５２ｂは、導電体２５２ａおよび導電体２５２ｂと対応しており、同様の材料を用いて形成することができ、導電体２５２ａおよび導電体２５２ｂの構成を参酌することができる。
【０４３０】
また、導電体４５２ａの上面に接して導電体４５４ａが配置され、導電体４５２ｂの上面に接して導電体４５４ｂが配置されることが好ましい。導電体４５４ａおよび導電体４５４ｂは、導電体１１０と対応しており、同様の材料を用いて形成することができ、および導電体１１０の構成を参酌することができる。
【０４３１】
酸化物４３０ｃは酸化物４３０ａ１および酸化物４３０ｂ１、ならびに酸化物４３０ａ２および酸化物４３０ｂ２、を覆って形成されることが好ましい。また、酸化物４３０ａ１の側面と酸化物４３０ｂ１の側面が略一致していることが好ましく、酸化物４３０ａ２の側面と酸化物４３０ｂ２の側面が略一致していることが好ましい。例えば、酸化物４３０ｃは、絶縁体４２４ａ、および絶縁体４２４ｂの側面、酸化物４３０ａ１および酸化物４３０ａ２の側面、酸化物４３０ｂ１および酸化物４３０ｂ２の上面および側面、ならびに絶縁体２２２の上面の一部に接して形成される。ここで、酸化物４３０ｃを上面から見ると、酸化物４３０ｃの側面は、酸化物４３０ａ１の側面および酸化物４３０ｂ１の側面、ならびに酸化物４３０ａ２の側面および酸化物４３０ｂ２の側面の外側に位置する。
【０４３２】
酸化物４３０ａ１および酸化物４３０ｂ１と、酸化物４３０ａ２および酸化物４３０ｂ２は、導電体４０５、酸化物４３０ｃ、絶縁体４５０、および導電体４６０を挟んで対向して形成される。
【０４３３】
また、酸化物４３０ｂ１の側面、または酸化物４３０ｂ２の側面と、酸化物４３０ｂ１の上面、または酸化物４３０ｂ２の上面との間に、湾曲面を有する。つまり、側面の端部と上面の端部は、湾曲していることが好ましい（以下、ラウンド状ともいう）。湾曲面は、例えば、酸化物４３０ｂ１、または酸化物４３０ｂ２の端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とすることが好ましい。
【０４３４】
酸化物４３０は、絶縁体２７４と接する領域を有し、該領域およびその近傍は、トランジスタ２００の領域２３１、領域２３２、および領域２３３と同様に、低抵抗化されている。よって、酸化物４３０ａ１、酸化物４３０ｂ１、および酸化物４３０ｃの一部または酸化物４３０ａ２、酸化物４３０ｂ２、および酸化物４３０ｃの一部は、トランジスタ４００のソース領域またはドレイン領域のいずれかとして機能できる。
【０４３５】
酸化物４３０ｃの、酸化物４３０ａ１および酸化物４３０ｂ１の積層体と、酸化物４３０ａ２および酸化物４３０ｂ２の積層体と、に挟まれる領域は、チャネル形成領域として機能する。ここで、酸化物４３０ａ１および酸化物４３０ｂ１の積層体と、酸化物４３０ａ２および酸化物４３０ｂ２の積層体との距離を大きくすることが好ましく、例えば、トランジスタ２００の導電体２６０のチャネル長方向の長さより大きくすることが好ましい。これにより、トランジスタ４００のオフ電流を低減することができる。
【０４３６】
トランジスタ４００の酸化物４３０ｃは、トランジスタ２００の酸化物２３０ｃと同様の材料を用いて形成することができる。つまり、酸化物４３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を用いることができる。例えば、酸化物４３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物を用いる場合、含まれるＩｎ、Ｇａ、Ｚｎの原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、またはＩｎ：Ｇａ：Ｚｎ＝１：３：４などにすることができる。
【０４３７】
また、酸化物４３０ｃは、トランジスタに用いたとき、酸化物２３０ｂと異なる電気特性を有せしめるものが好ましい。このため、例えば、酸化物４３０ｃと酸化物２３０ｂにおいて、酸化物の材料、酸化物に含まれる元素の含有比率、酸化物の膜厚、または、酸化物に形成されるチャネル形成領域の幅や長さ、などのいずれかが異なることが好ましい。
【０４３８】
以下では、酸化物４３０ｃに酸化物２３０ａに用いることができる金属酸化物を用いた場合について説明する。例えば、酸化物４３０ｃとして、絶縁性が比較的高い、Ｉｎの原子数比が比較的小さい金属酸化物を用いることが好ましい。酸化物４３０ｃとして、このような金属酸化物を用いた場合、酸化物４３０ｃにおいて、構成元素中の元素Ｍの原子数比を、酸化物２３０ｂにおける、構成元素中の元素Ｍの原子数比より大きくすることができる。また、酸化物４３０ｃにおいて、Ｉｎに対する元素Ｍの原子数比を、酸化物２３０ｂにおける、Ｉｎに対する元素Ｍの原子数比より大きくすることができる。これにより、トランジスタ４００のしきい値電圧を０Ｖより大きくし、オフ電流を低減し、Ｉｃｕｔを非常に小さくすることができる。
【０４３９】
また、トランジスタ４００のチャネル形成領域として機能する酸化物４３０ｃは、トランジスタ２００の酸化物２３０ｃなどと同様に、酸素欠損が低減され、水素または水などの不純物が低減されていることが好ましい。これにより、トランジスタ４００のしきい値電圧を０Ｖより大きくし、オフ電流を低減し、Ｉｃｕｔを非常に小さくすることができる。
【０４４０】
また、酸化物４３０ｃを用いたトランジスタ４００のしきい値電圧が、バックゲートに負電位を印加していないトランジスタ２００よりしきい値電圧が大きいことが好ましい。トランジスタ４００のしきい値電圧をトランジスタ２００のしきい値電圧より大きくするには、例えば、トランジスタ２００の酸化物２３０ｂとして用いられる金属酸化物は、Ｉｎの原子数比が、酸化物２３０ａ、および酸化物４３０ｃに用いる金属酸化物よりも、比較的大きい金属酸化物を用いることが好ましい。
【０４４１】
また、トランジスタ４００の酸化物４３０ａ１または酸化物４３０ｂ１と酸化物４３０ａ２または酸化物４３０ｂ２との間の距離を、トランジスタ２００の領域２３４の幅より大きくすることが好ましい。これにより、トランジスタ４００のチャネル長をトランジスタ２００のチャネル長より長くできるので、トランジスタ４００のしきい値電圧を、バックゲートに負電位を印加していないトランジスタ２００のしきい値電圧より大きくすることができる。
また、トランジスタ４００では、チャネル形成領域が酸化物４３０ｃに形成されるのに対して、トランジスタ２００では、チャネル形成領域が酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃに形成される。このため、トランジスタ４００のチャネル形成領域における酸化物４３０の膜厚は、トランジスタ２００のチャネル形成領域における酸化物２３０の膜厚より薄くできる。よって、トランジスタ４００のしきい値電圧を、バックゲートに負電位を印加していないトランジスタ２００のしきい値電圧より大きくすることができる。
【０４４２】
［容量素子１００］
また、トランジスタ２００およびトランジスタ４００の上に容量素子１００を設ける構成にしてもよい。本実施の形態では、トランジスタ２００に電気的に接続された導電体１１０を用いて、容量素子１００を形成する例について示す。
【０４４３】
導電体１１０、導電体４５４ａ、および導電体４５４ｂの上に絶縁体１３０を配置することが好ましい。絶縁体１３０は、例えば、酸化アルミニウムまたは酸化窒化シリコンを単層または積層で用いればよい。
【０４４４】
さらに、絶縁体１３０の上に、少なくとも一部が導電体１１０と重なるように、導電体１２０が配置されることが好ましい。導電体１２０は、導電体１１０などと同様に、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体１２０は積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。なお、導電体１２０は、導電体２０３などと同様に、絶縁体に設けられた開口に埋め込むように形成してもよい。
【０４４５】
導電体１１０は容量素子１００の電極の一方として機能し、導電体１２０は容量素子１００の電極の他方として機能する。絶縁体１３０は容量素子１００の誘電体として機能する。
【０４４６】
また、絶縁体１３０および導電体１２０の上に絶縁体１５０を配置するのが好ましい。絶縁体１５０は、絶縁体２８０に用いることができる絶縁体を用いればよい。
【０４４７】
［半導体装置の回路図］
ここで、本実施の形態に示す半導体装置における、トランジスタ２００、トランジスタ４００、および容量素子１００の接続関係の一例を示した回路図を図２４（Ａ）に示す。また、図２４（Ａ）に示す配線３００３から配線３０１０などを図１６（Ａ）に対応させた断面図を図２４（Ｂ）に示す。
【０４４８】
図２４（Ａ）（Ｂ）に示すように、トランジスタ２００は、ゲートが配線３００４と、ソースおよびドレインの一方が配線３００３と、ソース及びドレインの他方が容量素子１００の電極の一方と電気的に接続される。また、容量素子１００の電極の他方が配線３００５と電気的に接続される。また、トランジスタ４００のドレインが配線３０１０と電気的に接続される。また、図２４（Ｂ）に示すように、トランジスタ２００のバックゲートと、トランジスタ４００のソース、トップゲート、およびバックゲートが、配線３００６、配線３００７、配線３００８、および配線３００９を介して電気的に接続される。
【０４４９】
ここで、配線３００４に電位を印加することで、トランジスタ２００のオン状態、オフ状態を制御することができる。トランジスタ２００をオン状態として、配線３００３に電位を印加することで、トランジスタ２００を介して、容量素子１００に電荷を供給することができる。このとき、トランジスタ２００をオフ状態にすることで、容量素子１００に供給された電荷を保持することができる。また、配線３００５は、任意の電位を与えることで、容量結合によって、トランジスタ２００と容量素子１００の接続部分の電位を制御することができる。例えば、配線３００５に接地電位を与えると、上記電荷を保持しやすくなる。また、配線３０１０に負の電位を印加することで、トランジスタ４００を介して、トランジスタ２００のバックゲートに負の電位を与え、トランジスタ２００のしきい値電圧を０Ｖより大きくし、オフ電流を低減し、Ｉｃｕｔを非常に小さくすることができる。
【０４５０】
トランジスタ４００のトップゲート及びバックゲートをソースとダイオード接続し、トランジスタ４００のソースとトランジスタ２００のバックゲートを接続する構成にすることで、配線３０１０によって、トランジスタ２００のバックゲート電圧を制御することができる。トランジスタ２００のバックゲートの負電位を保持するとき、トランジスタ４００のトップゲート−ソース間の電圧、およびバックゲート−ソース間の電圧は、０Ｖになる。トランジスタ４００のＩｃｕｔが非常に小さく、しきい値電圧がトランジスタ２００より大きいので、この構成とすることにより、トランジスタ４００に電源供給をしなくてもトランジスタ２００のバックゲートの負電位を長時間維持することができる。
【０４５１】
さらに、トランジスタ２００のバックゲートの負電位を保持することで、トランジスタ２００に電源供給をしなくてもトランジスタ２００のＩｃｕｔを非常に小さくすることができる。つまり、トランジスタ２００およびトランジスタ４００に電源供給をしなくても、容量素子１００に電荷を長時間保持することができる。例えば、このような半導体装置を記憶素子として用いることにより、電源供給無しで長時間の記憶保持を行うことができる。よって、リフレッシュ動作の頻度が少ない、またはリフレッシュ動作を必要としない記憶装置を提供することができる。
【０４５２】
なお、トランジスタ２００、トランジスタ４００および容量素子１００の接続関係は、図２４（Ａ）（Ｂ）に示すものに限定されない。必要な回路構成に応じて適宜接続関係を変更することができる。
【０４５３】
＜半導体装置の作製方法＞
次に、本発明に係るトランジスタ２００を有する半導体装置について、作製方法を図１８乃至図２３を用いて説明する。また、図１８乃至図２３において、各図の（Ａ）は図１７に示すＡ１−Ａ２の一点鎖線で示す部位に対応する断面図である。また、各図の（Ｂ）は、図１７にＡ３−Ａ４の一点鎖線で示す部位に対応する断面図である。
【０４５４】
まず、基板２０１を準備し、基板２０１上に絶縁体２１０を成膜する。絶縁体２１０の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法またはＡＬＤ法などを用いて行うことができる。
【０４５５】
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ  ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ  ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ  ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法に分けることができる。
【０４５６】
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【０４５７】
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
【０４５８】
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
【０４５９】
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
【０４６０】
本実施の形態では、絶縁体２１０として、スパッタリング法によって酸化アルミニウムを成膜する。また、絶縁体２１０は、多層構造としてもよい。例えばスパッタリング法によって酸化アルミニウムを成膜し、該酸化アルミニウム上にＡＬＤ法によって酸化アルミニウムを成膜する構造としてもよい。または、ＡＬＤ法によって酸化アルミニウムを成膜し、該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。
【０４６１】
次に絶縁体２１０上に絶縁体２１２を成膜する。絶縁体２１２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１２として、ＣＶＤ法によって酸化シリコンを成膜する。
【０４６２】
次に、絶縁体２１２に絶縁体２１０に達する開口を形成する。開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体２１０は、絶縁体２１２をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体２１２に酸化シリコン膜を用いた場合は、絶縁体２１０は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
【０４６３】
開口の形成後に、導電体２０３ａ、および導電体４０３ａとなる導電膜を成膜する。該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体２０３ａ、および導電体４０３ａとなる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０４６４】
本実施の形態では、導電体２０３ａ、および導電体４０３ａとなる導電膜として、スパッタリング法によって窒化タンタルまたは、窒化タンタルの上に窒化チタンを積層した膜を成膜する。導電体２０３ａ、および導電体４０３ａとしてこのような金属窒化物を用いることにより、後述する導電体２０３ｂ、および導電体４０３ｂで銅など拡散しやすい金属を用いても、当該金属が導電体２０３ａ、および導電体４０３ａから外に拡散するのを防ぐことができる。
【０４６５】
次に、導電体２０３ａ、および導電体４０３ａとなる導電膜上に、導電体２０３ｂ、および導電体４０３ｂとなる導電膜を成膜する。該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体２０３ｂ、および導電体４０３ｂとなる導電膜として、銅などの低抵抗導電性材料を成膜する。
【０４６６】
次に、ＣＭＰ処理を行うことで、導電体２０３ａ、および導電体４０３ａとなる導電膜、ならびに導電体２０３ｂ、および導電体４０３ｂとなる導電膜の一部を除去し、絶縁体２１２を露出する。その結果、開口部のみに、導電体２０３ａ、および導電体４０３ａとなる導電膜、ならびに導電体２０３ｂ、および導電体４０３ｂとなる導電膜が残存する。これにより、上面が平坦な、導電体２０３ａおよび導電体２０３ｂを含む導電体２０３、および導電体４０３ａおよび導電体４０３ｂを含む導電体４０３を形成することができる。なお、当該ＣＭＰ処理により、絶縁体２１２の一部が除去される場合がある。
【０４６７】
次に、導電体２０３、および導電体４０３上に絶縁体２１４を成膜する。絶縁体２１４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１４として、ＣＶＤ法によって窒化シリコンを成膜する。このように、絶縁体２１４として、窒化シリコンなどの銅が透過しにくい絶縁体を用いることにより、導電体２０３ｂに銅など拡散しやすい金属を用いても、当該金属が絶縁体２１４より上の層に拡散するのを防ぐことができる。
【０４６８】
次に絶縁体２１４上に絶縁体２１６を成膜する。絶縁体２１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１６として、ＣＶＤ法によって酸化シリコンを成膜する。
【０４６９】
次に、絶縁体２１４および絶縁体２１６に、導電体２０３、および導電体４０３に達する開口を形成する。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。
【０４７０】
開口の形成後に、導電体２０５ａ、および導電体４０５ａとなる導電膜を成膜する。導電体２０５ａ、および導電体４０５ａとなる導電膜は、酸素の透過を抑制する機能を有する導電性材料を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体２０５ａ、および導電体４０５ａとなる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０４７１】
本実施の形態では、導電体２０５ａ、および導電体４０５ａとなる導電膜として、スパッタリング法によって窒化タンタルを成膜する。
【０４７２】
次に、導電体２０５ａ、および導電体４０５ａとなる導電膜上に、導電体２０５ｂ、および導電体４０５ｂとなる導電膜を成膜する。該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０４７３】
本実施の形態では、導電体２０５ｂ、および導電体４０５ｂとなる導電膜として、ＣＶＤ法によって窒化チタンを成膜し、該窒化チタン上にＣＶＤ法によってタングステンを成膜する。
【０４７４】
次に、ＣＭＰ処理を行うことで、導電体２０５ａ、および導電体４０５ａとなる導電膜、ならびに導電体２０５ｂ、および導電体４０５ｂとなる導電膜の一部を除去し、絶縁体２１６を露出する。その結果、開口部のみに、導電体２０５ａ、および導電体４０５ａとなる導電膜、導電体２０５ｂ、および導電体４０５ｂとなる導電膜が残存する。これにより、上面が平坦な、導電体２０５ａおよび導電体２０５ｂを含む導電体２０５、並びに導電体４０５ａおよび導電体４０５ｂを含む導電体４０５を形成することができる。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。
【０４７５】
次に、絶縁体２１６、および導電体２０５上に絶縁体２２０を成膜する。絶縁体２２０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０４７６】
次に、絶縁体２２０上に絶縁体２２２を成膜する。絶縁体２２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０４７７】
特に、絶縁体２２２として、ＡＬＤ法により、酸化ハフニウムを形成することが好ましい。ＡＬＤ法により成膜された酸化ハフニウムは、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水は、トランジスタ２００の内側へ拡散することなく、酸化物２３０中の酸素欠損の生成を抑制することができる。
【０４７８】
次に、絶縁体２２２上に絶縁体２２４、絶縁体４２４ａ、および絶縁体４２４ｂとなる絶縁膜を成膜する。絶縁体２２４、絶縁体４２４ａ、および絶縁体４２４ｂとなる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０４７９】
続いて、加熱処理を行うと好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。
【０４８０】
上記加熱処理によって、絶縁体２２４、絶縁体４２４ａ、および絶縁体４２４ｂとなる絶縁膜に含まれる水素や水などの不純物を除去することなどができる。
【０４８１】
または、加熱処理として、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体２２４、絶縁体４２４ａ、および絶縁体４２４ｂとなる絶縁膜内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。尚、加熱処理は行わなくても良い場合がある。
【０４８２】
また、加熱処理は、絶縁体２２０成膜後、および絶縁体２２２の成膜後のそれぞれに行うこともできる。該加熱処理は、上述した加熱処理条件を用いることができるが、絶縁体２２０成膜後の加熱処理は、窒素を含む雰囲気中で行うことが好ましい。
【０４８３】
本実施の形態では、加熱処理として、絶縁体２２４、絶縁体４２４ａ、および絶縁体４２４ｂとなる絶縁膜成膜後に窒素雰囲気にて４００℃の温度で１時間の処理を行なう。
【０４８４】
次に、絶縁体２２４、絶縁体４２４ａ、および絶縁体４２４ｂとなる絶縁膜上に、酸化物２３０ａ、酸化物４３０ａ１、および酸化物４３０ａ２となる酸化膜と、酸化物２３０ｂ、酸化物４３０ｂ１、および酸化物４３０ｂ２となる酸化膜を順に成膜する（図２０参照。）。なお、上記酸化膜は、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化物２３０ａ、酸化物４３０ａ１、および酸化物４３０ａ２となる酸化膜、および酸化物２３０ｂ、酸化物４３０ｂ１、および酸化物４３０ｂ２となる酸化膜上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化物２３０ａ、酸化物４３０ａ１、および酸化物４３０ａ２となる酸化膜と酸化物２３０ｂ、酸化物４３０ｂ１、および酸化物４３０ｂ２となる酸化膜との界面近傍を清浄に保つことができる。
【０４８５】
酸化物２３０ａ、酸化物４３０ａ１、および酸化物４３０ａ２となる酸化膜、および酸化物２３０ｂ、酸化物４３０ｂ１、および酸化物４３０ｂ２となる酸化膜の成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０４８６】
例えば、酸化物２３０ａ、酸化物４３０ａ１、および酸化物４３０ａ２となる酸化膜、および酸化物２３０ｂ、酸化物４３０ｂ１、および酸化物４３０ｂ２となる酸化膜の成膜をスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜の成膜をスパッタリング法によって成膜する場合は、上記のＩｎ−Ｍ−Ｚｎ酸化物ターゲットを用いることができる。
【０４８７】
特に、酸化物２３０ａ、酸化物４３０ａ１、および酸化物４３０ａ２となる酸化膜の成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４、絶縁体４２４ａ、および絶縁体４２４ｂとなる絶縁膜に供給される場合がある。なお、酸化物２３０ａ、酸化物４３０ａ１、および酸化物４３０ａ２となる酸化膜のスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
【０４８８】
また、酸化物２３０ｂ、酸化物４３０ｂ１、および酸化物４３０ｂ２となる酸化膜をスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体を用いたトランジスタは、比較的高い電界効果移動度が得られる。
【０４８９】
本実施の形態では、酸化物２３０ａ、酸化物４３０ａ１、および酸化物４３０ａ２となる酸化膜として、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜する。また、酸化物２３０ｂ、酸化物４３０ｂ１、および酸化物４３０ｂ２となる酸化膜として、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。
【０４９０】
次に、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができる。加熱処理によって、酸化物２３０ａ、酸化物４３０ａ１、および酸化物４３０ａ２となる酸化膜、および酸化物２３０ｂ、酸化物４３０ｂ１、および酸化物４３０ｂ２となる酸化膜中の水素や水などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
【０４９１】
次に、絶縁体２２４、絶縁体４２４ａ、および絶縁体４２４ｂとなる絶縁膜、酸化物２３０ａ、酸化物４３０ａ１、および酸化物４３０ａ２となる酸化膜、および酸化物２３０ｂ、酸化物４３０ｂ１、および酸化物４３０ｂ２となる酸化膜を島状に加工して、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂの積層構造、絶縁体４２４ａ、酸化物４３０ａ１、および酸化物４３０ｂ１の積層構造、並びに絶縁体４２４ｂ、酸化物４３０ａ２、および酸化物４３０ｂ２の積層構造、を形成する（図１８（Ａ）、および図１８（Ｂ）参照。）。本工程は、例えば絶縁体２２２をエッチングストッパ膜として用いることができる。
【０４９２】
ここで、絶縁体２２４、絶縁体４２４ａ、および絶縁体４２４ｂとなる絶縁膜は、必ずしも島状に加工しなくともよい。絶縁体２２４、絶縁体４２４ａ、および絶縁体４２４ｂとなる絶縁膜に対しては、ハーフエッチングを行ってもよい。該絶縁膜に対してハーフエッチングを行うことで、後の工程で形成する酸化物２３０ｃの下にも絶縁体２２４が残った状態で形成される。また、酸化物４３０ｃの下に、絶縁体４２４（絶縁体４２４ａ、および絶縁体４２４ｂが形成される領域を含む連続した一つの絶縁体）が残る。絶縁体４２４を設けることで、酸化物４３０ｃは、絶縁体４２４上に接して形成される。従って、過剰酸素領域を有する絶縁体４２４の上面に、酸化物４３０ｃが設けられる。つまり、絶縁体４２４が有する過剰酸素が効率よく酸化物４３０ｃに供給されることで、信頼性が良好なトランジスタ４００を作成することができる。なお、絶縁体２２４および絶縁体４２４となる絶縁膜は、後の工程である絶縁膜２７２Ａを加工する際に、島状に加工することができる。
【０４９３】
ここで、酸化物２３０ａ、および酸化物２３０ｂは、少なくとも一部が導電体２０５と重なるように形成する。また、酸化物２３０ａ、および酸化物２３０ｂの側面は、絶縁体２２２に対し、概略垂直であることが好ましい。酸化物２３０ａ、および酸化物２３０ｂの側面が、絶縁体２２２に対し、概略垂直であることで、複数のトランジスタ２００を設ける際に、小面積化、高密度化が可能となる。なお、酸化物２３０ａ、および酸化物２３０ｂの側面と絶縁体２２２の上面のなす角が鋭角になる構成にしてもよい。その場合、酸化物２３０ａ、および酸化物２３０ｂの側面と絶縁体２２２の上面のなす角は大きいほど好ましい。
【０４９４】
また、酸化物２３０の側面と、酸化物２３０の上面との間に、湾曲面を有する。つまり、側面の端部と上面の端部は、湾曲していることが好ましい（以下、ラウンド状ともいう）。湾曲面は、例えば、酸化物２３０ｂの端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とすることが好ましい。
【０４９５】
また、酸化物４３０ｂ１の側面、または酸化物４３０ｂ２の側面と、酸化物４３０ｂ１の上面、または酸化物４３０ｂ２の上面との間に、湾曲面を有する。つまり、側面の端部と上面の端部は、湾曲していることが好ましい（以下、ラウンド状ともいう）。湾曲面は、例えば、酸化物４３０ｂ１、または酸化物４３０ｂ２の端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とすることが好ましい。
【０４９６】
なお、端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。
【０４９７】
なお、当該酸化膜の加工はリソグラフィー法を用いて行えばよい。また、該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
【０４９８】
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことができる。
【０４９９】
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、酸化物２３０ｂ、酸化物４３０ｂ１、および酸化物４３０ｂ２となる酸化膜上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。酸化物２３０ａ、酸化物４３０ａ１、および酸化物４３０ａ２となる酸化膜、および酸化物２３０ｂ、酸化物４３０ｂ１、および酸化物４３０ｂ２となる酸化膜のエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。上記酸化膜のエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
【０５００】
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）エッチング装置などを用いることができる。
【０５０１】
また、上記ドライエッチングなどの処理を行うことによって、エッチングガスなどに起因した不純物が酸化物２３０ａ、および酸化物２３０ｂなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
【０５０２】
上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理または、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
【０５０３】
ウェット洗浄としては、シュウ酸、リン酸またはフッ化水素酸などを炭酸水または純水で希釈した水溶液を用いて洗浄処理を行ってもよい。または、純水または炭酸水を用いた超音波洗浄を行ってもよい。本実施の形態では、純水または炭酸水を用いた超音波洗浄を行う。
【０５０４】
続いて、加熱処理を行っても良い。加熱処理の条件は、前述の加熱処理の条件を用いることができる。
【０５０５】
次に、絶縁体２２２、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂの積層構造、絶縁体４２４ａ、酸化物４３０ａ１、および酸化物４３０ｂ１の積層構造、並びに絶縁体４２４ｂ、酸化物４３０ａ２、および酸化物４３０ｂ２の積層構造の上に、酸化物２３０ｃ、および酸化物４３０ｃとなる酸化膜を成膜する。当該酸化膜の成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０５０６】
酸化物２３０ｃとなる酸化膜は、酸化物２３０ａとなる酸化膜の成膜条件と同様の条件を用いて成膜してもよいし、酸化物２３０ｂとなる酸化膜の成膜条件と同様の条件を用いて成膜してもよい。また、これらの条件を組み合わせて成膜してもよい。
【０５０７】
本実施の形態では、酸化物２３０ｃとなる酸化膜として、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜する。このとき、酸素の割合を７０％以上、好ましくは８０％以上、より好ましくは１００％として、成膜してもよい。
【０５０８】
なお、酸化物２３０ｃ、および酸化物４３０ｃとなる酸化膜は、酸化物２３０ｃ、および酸化物４３０ｃとなる酸化膜に求める特性に合わせて、酸化物２３０ａ、酸化物４３０ａ１、および酸化物４３０ａ２となる酸化膜と同様の成膜方法、または酸化物２３０ｂ、酸化物４３０ｂ１、および酸化物４３０ｂ２となる酸化膜と同様の成膜方法を用いればよい。本実施の形態では、酸化物２３０ｃ、および酸化物４３０ｃとなる酸化膜として、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜する。
【０５０９】
次に、酸化物２３０ｃ、および酸化物４３０ｃとなる酸化膜を島状に加工して、酸化物２３０ｃ、および酸化物４３０ｃを形成する（図１８（Ｃ）、および図１８（Ｄ）参照。）ここで、酸化物２３０ｃは、酸化物２３０ａおよび酸化物２３０ｂを覆って形成することが好ましい。また、酸化物４３０ｃは、酸化物４３０ａ１、酸化物４３０ｂ１、酸化物４３０ａ２、および酸化物４３０ｂ２を覆って形成することが好ましい。該加工はリソグラフィー法を用いて行えばよい。また、該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。また、リソグラフィー法において、レジストマスクの代わりにハードマスクを用いてもよい。
【０５１０】
続いて、絶縁体２５０、および絶縁体４５０となる絶縁膜、導電体２６０ａ、および導電体４６０ａとなる導電膜、導電体２６０ｂ、および導電体４６０ｂとなる導電膜、導電体２６０ｃ、および導電体４６０ｃとなる導電膜、および絶縁体２７０、および絶縁体４７０となる絶縁体、を順に成膜する。
【０５１１】
絶縁体２５０、および絶縁体４５０となる絶縁膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。
【０５１２】
なお、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させ、該酸素プラズマに絶縁体２５０、および絶縁体４５０となる絶縁膜を曝すことで、絶縁体２５０、および絶縁体４５０となる絶縁膜、および酸化物２３０へ酸素を導入することができる。
【０５１３】
また、加熱処理を行ってもよい。加熱処理は、前述の加熱処理条件を用いることができる。該加熱処理によって、絶縁体２５０、および絶縁体４５０となる絶縁膜の水分濃度および水素濃度を低減させることができる。
【０５１４】
導電体２６０ａ、および導電体４６０ａとなる導電膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。ここで、例えば、酸化物２３０として用いることができる酸化物半導体は、低抵抗化処理を施すことで、導電性酸化物となる。そこで、導電体２６０ａ、および導電体４６０ａとなる導電膜として、酸化物２３０として用いることができる酸化物を成膜し、後の工程で該酸化物を低抵抗化してもよい。なお、導電体２６０ａ、および導電体４６０ａとなる導電膜に、酸化物２３０として用いることができる酸化物を、酸素を含む雰囲気において、スパッタリング法を用いて成膜することで、絶縁体２５０に酸素を添加することができる。絶縁体２５０に酸素を添加することで、添加された酸素は、絶縁体２５０を介して、酸化物２３０に酸素を供給することが可能となる。
【０５１５】
導電体２６０ｂ、および導電体４６０ｂとなる導電膜、および導電体２６０ｃ、および導電体４６０ｃとなる導電膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。また、導電体２６０ａ、および導電体４６０ａとなる導電膜に酸化物２３０として用いることができる酸化物半導体を用いた場合、導電体２６０ｂ、および導電体４６０ｂとなる導電膜をスパッタリング法で成膜することで、導電体２６０ａ、および導電体４６０ａとなる導電膜の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ  Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。該ＯＣ電極上の導電体上に、さらに導電体をスパッタリング法などによって成膜してもよい。
【０５１６】
続いて、加熱処理を行うことができる。加熱処理は、前述の加熱処理条件を用いることができる。なお、加熱処理は行わなくてもよい場合がある。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。
【０５１７】
絶縁体２７０、および絶縁体４７０となる絶縁体は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。ここで、絶縁体２７０、および絶縁体４７０となる絶縁体の膜厚は、後の工程で成膜する絶縁膜２７２Ａの膜厚より厚くすることが好ましい。これにより、後の工程で絶縁体２７２、および絶縁体４７２を形成する際、導電体２６０の上に絶縁体２７０、および絶縁体４７０を、容易に残存させることができる。
【０５１８】
次に、絶縁体２７０、および絶縁体４７０となる絶縁体を、エッチングし、絶縁体２７０、および絶縁体４７０を形成する。続いて、絶縁体２７０、および絶縁体４７０をマスクとして、絶縁体２５０、および絶縁体４５０となる絶縁膜、導電体２６０ａ、および導電体４６０ａとなる導電膜、導電体２６０ｂ、および導電体４６０ｂとなる導電膜、および導電体２６０ｃ、および導電体４６０ｃとなる導電膜を、エッチングし、絶縁体２５０、および導電体２６０（導電体２６０ａ、導電体２６０ｂおよび導電体２６０ｃ）、ならびに絶縁体４５０、および導電体４６０（導電体４６０ａ、導電体４６０ｂ、および導電体４６０ｃ）を形成する（図１９（Ａ）、および図１９（Ｂ）参照。）。絶縁体２５０、導電体２６０ａ、導電体２６０ｂ、導電体２６０ｃ、および絶縁体２７０は、少なくとも一部が、導電体２０５および酸化物２３０と重なるように形成する。
【０５１９】
また、絶縁体２５０の側面、導電体２６０ａの側面、導電体２６０ｂの側面、導電体２６０ｃの側面、および絶縁体２７０の側面は、同一面内であることが好ましい。また、絶縁体４５０の側面、導電体４６０ａの側面、導電体４６０ｂの側面、導電体４６０ｃの側面、および絶縁体４７０の側面は、同一面内であることが好ましい。
【０５２０】
なお、断面形状において、絶縁体２５０、導電体２６０ａ、導電体２６０ｂ、導電体２６０ｃ、または絶縁体２７０の側面と酸化物２３０の上面のなす角が鋭角になる構成にしてもよい。その場合、絶縁体２５０、導電体２６０ａ、導電体２６０ｂ、導電体２６０ｃ、または絶縁体２７０の側面と酸化物２３０の上面のなす角は大きいほど好ましい。
【０５２１】
また、断面形状において、絶縁体４５０、導電体４６０ａ、導電体４６０ｂ、導電体４６０ｃ、または絶縁体４７０の側面と酸化物４３０の上面のなす角が鋭角になる構成にしてもよい。その場合、絶縁体４５０、導電体４６０ａ、導電体４６０ｂ、導電体４６０ｃ、または絶縁体４７０の側面と酸化物４３０の上面のなす角は大きいほど好ましい。
【０５２２】
また、絶縁体２５０の側面、導電体２６０ａの側面、導電体２６０ｂの側面、導電体２６０ｃの側面、および絶縁体２７０の側面が共有する同一面は、基板に対し、概略垂直であることが好ましい。つまり、断面形状において、絶縁体２５０、導電体２６０ａ、導電体２６０ｂ、導電体２６０ｃの側面、および絶縁体２７０は、酸化物２３０の上面に対する角度が、鋭角、かつ大きいほど好ましい。
【０５２３】
また、絶縁体４５０の側面、導電体４６０ａの側面、導電体４６０ｂの側面、導電体４６０ｃの側面、および絶縁体４７０の側面が共有する同一面は、基板に対し、概略垂直であることが好ましい。つまり、断面形状において、絶縁体４５０、導電体４６０ａ、導電体４６０ｂ、導電体４６０ｃの側面、および絶縁体４７０は、酸化物４３０の上面に対する角度が、鋭角、かつ大きいほど好ましい。
【０５２４】
また、上記エッチングにより、酸化物２３０の絶縁体２５０と重ならない領域の上部がエッチングされる場合がある。この場合、酸化物２３０の絶縁体２５０と重なる領域の膜厚が、絶縁体２５０と重ならない領域の膜厚より厚くなる場合がある。
【０５２５】
次に、絶縁体２２２と、絶縁体２２４、酸化物２３０、絶縁体２５０、導電体２６０、および絶縁体２７０の積層構造、絶縁体４２４ａ、絶縁体４２４ｂ、酸化物４３０、絶縁体４５０、導電体４６０、および絶縁体４７０の積層構造、を覆って、絶縁膜２７２Ａを成膜する（図１９（Ｃ）、および図１９（Ｄ）参照。）。絶縁膜２７２Ａは、スパッタリング装置により成膜することが好ましい。スパッタリング法を用いることで、容易に絶縁体２７２と接する絶縁体２５０、および絶縁体２２４に過剰酸素領域を形成することができる。
【０５２６】
ここで、スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタされた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位Ｅ０が与えられる。また、基板は、接地電位などの電位Ｅ１が与えられる。ただし、基板が電気的に浮いていてもよい。また、ターゲットと基板の間には電位Ｅ２となる領域が存在する。各電位の大小関係は、Ｅ２＞Ｅ１＞Ｅ０である。
【０５２７】
プラズマ内のイオンが、電位差Ｅ２−Ｅ０によって加速され、ターゲットに衝突することにより、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子が成膜表面に付着し、堆積することにより成膜が行われる。また、一部のイオンはターゲットによって反跳し、反跳イオンとして形成された膜を介して、形成された膜を通過し、被成膜面と接する絶縁体２５０、および絶縁体２２４に取り込まれる場合がある。また、プラズマ内のイオンは、電位差Ｅ２−Ｅ１によって加速され、成膜表面を衝撃する。この際、一部のイオンは、絶縁体２５０、および絶縁体２２４内部まで到達する。イオンが絶縁体２５０、および絶縁体２２４に取り込まれることにより、イオンが取り込まれた領域が絶縁体２５０、および絶縁体２２４に形成される。つまり、イオンが酸素を含むイオンであった場合において、絶縁体２５０、および絶縁体２２４に過剰酸素領域が形成される。
【０５２８】
絶縁体２５０、および絶縁体２２４に過剰な酸素を導入することで、過剰酸素領域を形成することができる。絶縁体２５０、および絶縁体２２４の過剰な酸素は、酸化物２３０に供給され、酸化物２３０の酸素欠損が補填することができる。
【０５２９】
従って、絶縁膜２７２Ａを成膜する手段として、スパッタリング装置を用いて、酸素ガス雰囲気下で成膜を行うことで、絶縁膜２７２Ａを成膜しながら、絶縁体２５０、絶縁体２２４、絶縁体４５０、および絶縁体４２４ａ、および絶縁体４２４ｂに酸素を導入することができる。例えば、絶縁膜２７２Ａに、バリア性を有する酸化アルミニウムを用いることで、絶縁体２５０、および絶縁体４５０に導入した過剰酸素を、効果的に封じ込めることができる。
【０５３０】
続いて、酸化物２３０において、領域２３１、領域２３２、領域２３３、および領域２３４を形成する。領域２３１、領域２３２、および領域２３３は、酸化物２３０として設けられた金属酸化物に、インジウムなどの金属原子、または不純物を添加し、低抵抗した領域である。なお、各領域は、少なくとも、領域２３４における酸化物２３０ｂよりも、導電性が高い。
【０５３１】
領域２３１、領域２３２、および領域２３３に、不純物を添加するために、例えば、絶縁膜２７２Ａを介して、インジウムなどの金属元素、および不純物の少なくとも一であるドーパントを添加すればよい（図１９（Ｃ）、および図１９（Ｄ）の図中矢印はドーパントの添加を示す。）。
【０５３２】
なお、ドーパントの添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。質量分離を行う場合、添加するイオン種およびその濃度を厳密に制御することができる。一方、質量分離を行わない場合、短時間で高濃度のイオンを添加することができる。また、原子または分子のクラスターを生成してイオン化するイオンドーピング法を用いてもよい。なお、ドーパントを、イオン、ドナー、アクセプター、不純物または元素などと言い換えてもよい。
【０５３３】
酸化物２３０は、インジウムの含有率を高くすることで、キャリア密度を高くし、低抵抗化を図ることができる。よって、ドーパントとして酸化物２３０のキャリア密度を向上させるインジウムなどの金属元素を用いることができる。
【０５３４】
つまり、領域２３１、領域２３２、および領域２３３において、酸化物２３０のインジウムなどの金属原子の含有率を高くすることで、電子移動度を高くし、低抵抗化を図ることができる。
【０５３５】
従って、少なくとも領域２３１における元素Ｍに対するインジウムの原子数比が、領域２３４の元素Ｍに対するインジウムの原子数比よりも大きくなる。
【０５３６】
また、ドーパントとしては、上述の酸素欠損を形成する元素、または酸素欠損に捕獲される元素などを用いればよい。このような元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。
【０５３７】
ここで、絶縁膜２７２Ａは、酸化物２３０、絶縁体２５０、導電体２６０、絶縁体２７０を覆って設けられている。従って、酸化物２３０の上面に対する垂直方向において、絶縁膜２７２Ａの膜厚は、絶縁体２５０、導電体２６０、絶縁体２７０の側周辺と、その他の領域において異なる。つまり、絶縁膜２７２Ａの膜厚は、絶縁体２５０、導電体２６０、絶縁体２７０の側周辺では、その他の領域よりも大きい。つまり、絶縁膜２７２Ａを介して、ドーパントを添加することで、チャネル長が１０ｎｍから３０ｎｍ程度に微細化されたトランジスタでも、自己整合的に、領域２３１、領域２３２、および領域２３３を設けることができる。また、領域２３３は、後工程で行う熱処理などの工程において、領域２３１、および領域２３２のドーパントが拡散することにより、形成されてもよい。
【０５３８】
また、トランジスタ２００において、領域２３３、および領域２３２を設けることで、ソース領域およびドレイン領域として機能する領域２３１と、チャネルが形成される領域２３４との間に高抵抗領域が形成されないため、トランジスタのオン電流、およびキャリア移動度を大きくすることができる。また、領域２３３を有することで、チャネル長方向において、ソース領域およびドレイン領域と、ゲートとが重ならないため、不要な容量が形成されるのを抑制することができる。また、領域２３３を有することで、非導通時のリーク電流を小さくすることができる。
【０５３９】
従って、領域２３１ａ、および領域２３１ｂの範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
【０５４０】
次に、絶縁膜２７２Ａに異方性のエッチング処理を行い、絶縁体２５０、導電体２６０、および絶縁体２７０の側面に接して、絶縁体２７２、並びに、絶縁体４５０、導電体４６０、および絶縁体４７０の側面に接して、絶縁体４７２を形成する（図２０（Ａ）および図２０（Ｂ）参照。）。異方性のエッチング処理としては、ドライエッチング処理を行うことが好ましい。これにより、基板面に略平行な面に成膜された該絶縁膜を除去して、絶縁体２７２、および絶縁体４７２を自己整合的に形成することができる。
【０５４１】
ここで、絶縁体２７０、および絶縁体４７０の膜厚を絶縁膜２７２Ａの膜厚より厚く形成しておくことで、絶縁体２７０上部、および絶縁体４７０上部の絶縁膜２７２Ａが除去されても、絶縁体２７０、および絶縁体４７０、絶縁体２７２および絶縁体４７２を残存させることができる。また、絶縁体２５０、導電体２６０、および絶縁体２７０からなる構造体の高さ、および絶縁体４５０、導電体４６０、および絶縁体４７０からなる構造体の高さを、酸化物２３０、および酸化物４３０の高さよりも、高くすることで、酸化物２３０、および酸化物４３０の側面の絶縁膜２７２Ａを、除去することができる。さらに、酸化物２３０、および酸化物４３０の端部をラウンド形状にしておくと、酸化物２３０、および酸化物４３０の側面に接して成膜された絶縁膜２７２Ａを除去するための時間が短縮され、より容易に絶縁体２７２、および絶縁体４７２を形成することができる。
【０５４２】
また、図示しないが、酸化物２３０、および酸化物４３０の側面にも絶縁膜２７２Ａが残存していてもよい。その場合、後の工程で成膜する層間膜などの被膜性を高めることができる。また、酸化物２３０、および酸化物４３０の側面に絶縁体が残存することで、酸化物２３０、および酸化物４３０に混入する水または水素などの不純物を低減し、酸化物２３０、および酸化物４３０から酸素が外方拡散するのを防ぐことができる場合がある。
【０５４３】
酸化物２３０の側面に接して絶縁膜２７２Ａの残存した構造体が形成されていることで、後の工程で、不純物となる元素を含む絶縁体２７４を成膜し、酸化物２３０に領域２３１ａ、および領域２３１ｂを形成する場合、絶縁体２２４と酸化物２３０との界面領域は、低抵抗化されないため、リーク電流の発生を抑制することができる。または、酸化物２３０にインジウムを添加する際に、酸化物２３０ａに濃度のピークを持つように、ドーパントを添加したとしても、酸化物２３０ａを介したリーク電流の発生を抑制することができる。
【０５４４】
続いて、加熱処理を行うことができる。加熱処理は、前述の加熱処理条件を用いることができる。加熱処理を行うことで、添加されたドーパントが、酸化物２３０の領域２３３へと拡散し、オン電流を大きくすることができる。
【０５４５】
次に、絶縁体２２４、酸化物２３０、絶縁体２７２、および絶縁体２７０、並びに絶縁体４２４、酸化物４３０、絶縁体４７２、絶縁体４７０を覆って、絶縁体２７４を成膜する（図２０（Ｃ）および図２０（Ｄ）参照。）。
【０５４６】
例えば、絶縁体２７４として、ＡＬＤ法により、酸化アルミニウムを形成することが好ましい。ＡＬＤ法により成膜された酸化アルミニウムは、被膜性が高く、緻密な膜である。また、絶縁体２７４には、酸素、水素、および水に対するバリア性を有することが好ましい。絶縁体２７４が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水は、トランジスタ２００の内側へ拡散することなく、酸化物２３０中の酸素欠損の生成を抑制することができる。
【０５４７】
ここで、絶縁体２７４は、絶縁体２２２と、トランジスタ２００の外縁で接することが好ましい。また、絶縁体２７４は、絶縁体２２２と、トランジスタ４００の外縁で接することが好ましい。当該構造とすることで、トランジスタ２００、およびトランジスタ４００を、バリア性を有する絶縁体で囲むことができる。当該構造により、水素、水などの不純物がトランジスタ２００、およびトランジスタ４００に混入することを抑制することができる。または、絶縁体２２４、および絶縁体２５０に含まれる酸素が、トランジスタ２００から、層間膜へと拡散することを抑制することができる。または、絶縁体４４４、および絶縁体４５０に含まれる酸素が、トランジスタ４００から、層間膜へと拡散することを抑制することができる。
【０５４８】
また、領域２３１ａおよび領域２３１ｂの上にこのような絶縁体２７４を設けることにより、酸素、または過剰な水または水素などの不純物が領域２３１ａおよび領域２３１ｂに混入して、キャリア密度が変化することを防ぐことができる。
【０５４９】
また、酸化物２３０に接して、不純物となる元素を含む絶縁体２７４を成膜することで、領域２３１、領域２３２、および領域２３３に、不純物を添加することができる。
【０５５０】
酸化物２３０に接して、不純物となる元素を含む絶縁体２７４を成膜する場合、領域２３１ａ、および領域２３１ｂは、絶縁体２７４の成膜雰囲気に含まれる、水素または窒素などの不純物元素が添加される。酸化物２３０の絶縁体２７４と接する領域を中心に、添加された不純物元素により酸素欠損が形成され、さらに当該不純物元素が酸素欠損に入り込むことで、キャリア密度が高くなり、低抵抗化される。その際、絶縁体２７４と接しない領域２３２、および領域２３３にも不純物が拡散することで、低抵抗化される。
【０５５１】
よって、領域２３１ａ、および領域２３１ｂは、領域２３４より、水素および窒素の少なくとも一方の濃度が大きくなることが好ましい。水素または窒素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。ここで、領域２３４の水素または窒素の濃度としては、酸化物２３０ｂの絶縁体２５０と重なる領域の中央近傍（例えば、酸化物２３０ｂの絶縁体２５０のチャネル長方向の両側面からの距離が概略等しい部分）の水素または窒素の濃度を測定すればよい。
【０５５２】
なお、領域２３１、領域２３２、および領域２３３は、酸素欠損を形成する元素、または酸素欠損に捕獲される元素を添加されることで低抵抗化される。このような元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。よって、領域２３１、領域２３２、および領域２３３は、上記元素の一つまたは複数を含む構成にすればよい。
【０５５３】
不純物となる元素を含む絶縁体２７４を成膜する場合、絶縁体２７４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
【０５５４】
不純物となる元素を含む絶縁体２７４の成膜は、窒素または水素の少なくとも一方を含む雰囲気で行うことが好ましい。このような雰囲気で成膜を行うことで、酸化物２３０ｂおよび酸化物２３０ｃの絶縁体２５０と重ならない領域を中心に、酸素欠損を形成し、当該酸素欠損と窒素または水素などの不純物元素を結合させて、キャリア密度を高くすることができる。このようにして、低抵抗化された、領域２３１ａおよび領域２３１ｂを形成することができる。絶縁体２７４として、例えばＣＶＤ法を用いて、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンを用いることができる。本実施の形態では、絶縁体２７４として、窒化酸化シリコンを用いる。
【０５５５】
従って、本実施の形態に示す半導体装置の作製方法では、チャネル長が１０ｎｍから３０ｎｍ程度に微細化されたトランジスタでも、絶縁体２７４の成膜により、ソース領域およびドレイン領域を自己整合的に形成することができる。よって、微細化または高集積化された半導体装置も、歩留まり良く製造することができる。
【０５５６】
ここで、導電体２６０および絶縁体２５０の上面および側面を、絶縁体２７０および絶縁体２７２で覆っておくことで、窒素または水素などの不純物元素が、導電体２６０および絶縁体２５０に混入することを防ぐことができる。これにより、窒素または水素などの不純物元素が、導電体２６０および絶縁体２５０を通って、トランジスタ２００のチャネル形成領域として機能する領域２３４に混入することを防ぐことができる。従って、良好な電気特性を有するトランジスタ２００を提供することができる。
【０５５７】
ここで、導電体４６０および絶縁体４５０の上面および側面を、絶縁体４７０および絶縁体４７２で覆っておくことで、窒素または水素などの不純物元素が、導電体４６０および絶縁体４５０に混入することを防ぐことができる。これにより、窒素または水素などの不純物元素が、導電体４６０および絶縁体４５０を通って、トランジスタ４００のチャネル形成領域に混入することを防ぐことができる。従って、良好な電気特性を有するトランジスタ４００を提供することができる。
【０５５８】
なお、上記において、ドーパントの添加処理、または絶縁体２７４の成膜による低抵抗化、を用いて、領域２３１、領域２３２、領域２３３、および領域２３４を形成したが、本実施の形態はこれに限られるものではない。例えば、両方の工程を経て、各領域などを形成してもよい。また、プラズマ処理を用いてもよい。
【０５５９】
例えば、絶縁体２５０、導電体２６０、絶縁体２７２、絶縁体２７０をマスクとして、酸化物２３０にプラズマ処理を行ってもよい。プラズマ処理は、上述の酸素欠損を形成する元素、または酸素欠損に捕獲される元素を含む雰囲気などで行えばよい。例えば、アルゴンガスと窒素ガスを用いてプラズマ処理を行えばよい。
【０５６０】
次に、絶縁体２７４の上に、絶縁体２８０となる絶縁膜を成膜する。絶縁体２８０となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法またはカーテンコーター法などを用いて行うことができる。本実施の形態では、該絶縁膜として、酸化窒化シリコンを用いる。
【０５６１】
次に、絶縁体２８０となる絶縁膜の一部を除去して、絶縁体２８０を形成する（図２５参照）。絶縁体２８０は、上面が平坦性を有するように形成することが好ましい。例えば、絶縁体２８０は、絶縁体２８０となる絶縁膜として成膜した直後に上面が平坦性を有していてもよい。または、例えば、絶縁体２８０は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。本実施の形態では、平坦化処理として、ＣＭＰ処理を用いる。ただし、絶縁体２８０の上面は必ずしも平坦性を有さなくてもよい。
【０５６２】
続いて、絶縁体２８０上に、絶縁体２８２を形成する。絶縁体２８２は、スパッタリング装置により成膜することが好ましい。例えば、絶縁体２８２に、バリア性を有する酸化アルミニウムを用いることで、絶縁体２８２よりも上に形成される構造体から、トランジスタ２００、およびトランジスタ４００への不純物の拡散を抑制することができる。
【０５６３】
続いて、絶縁体２８２上に、絶縁体２８６を成膜する。例えば、絶縁体２８６として、ＣＶＤ法により、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体を形成する。絶縁体２８６は、絶縁体２８２よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる（図２１（Ａ）、および図２１（Ｂ））。
【０５６４】
続いて、絶縁体２８６、絶縁体２８２、および絶縁体２８０に、トランジスタ２００、およびトランジスタ４００、および配線などに到達する開口を形成する。（図２１（Ｃ）、および図２１（Ｄ））。続いて、該開口において、絶縁膜２５１Ａを成膜する。例えば、絶縁膜２５１Ａとして、ＡＬＤ法により酸化アルミニウムを形成する（図２２（Ａ）、および図２２（Ｂ））。
【０５６５】
続いて、絶縁膜２５１Ａにおいて、トランジスタ２００、およびトランジスタ４００と接する領域の一部を除去する。該加工は、トランジスタ２００、およびトランジスタ４００の構造体が露出するまで、エッチバック処理を行うことで、絶縁体２５１ａ、絶縁体２５１ｂ、絶縁体４５１ａ、および絶縁体４５１ｂを形成することができる（図２２（Ｃ）、および図２２（Ｄ））。
【０５６６】
この時、少なくとも、絶縁体２５１ａ、絶縁体２５１ｂ、絶縁体４５１ａ、および絶縁体４５１ｂは、絶縁体２８０、および絶縁体２８２において、開口の側面を覆うことが好ましい。従って、導電体２４６、および導電体２５２、および導電体４５２を介して、不純物である水素が、トランジスタ２００、およびトランジスタ４００へ拡散することを抑制することができる。
【０５６７】
絶縁体２５１ａ、絶縁体２５１ｂ、絶縁体４５１ａ、および絶縁体４５１ｂを有することで、トランジスタ２００、およびトランジスタ４００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００、およびトランジスタ４００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
【０５６８】
次に、導電体２５２、導電体４５２、導電体２６５、導電体２０７となる導電膜を形成する。例えば、導電体２５２、導電体４５２、導電体２６５、導電体２０７となる導電膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお、導電体２５２、導電体４５２、導電体２６５、導電体２０７となる導電膜は、絶縁体２８０などによって形成される開口を埋めるように成膜する。従って、ＣＶＤ法（特にＭＯＣＶＤ法）を用いることが好ましい。また、ＭＯＣＶＤ法で成膜する導電体の密着性を高めるために、ＡＬＤ法などによって成膜した導電体と、ＣＶＤ法で成膜した導電体との多層膜にすると好ましい場合がある。例えば、導電体２５２、導電体４５２、導電体２６５、導電体２０７となる導電膜として、窒化チタン、およびタングステンの積層構造とするとよい。
【０５６９】
続いて、導電体２５２、導電体４５２、導電体２６５、導電体２０７となる導電膜の不要な部分を除去する。例えば、エッチバック処理、または、機械的化学的研磨法（ＣＭＰ）処理などにより、絶縁体２８６が露出するまで、導電体２５２、導電体４５２、導電体２６５、導電体２０７となる導電膜の一部を除去することで導電体２５２、導電体４５２、導電体２６５、導電体２０７を形成する（図２３（Ａ）、および図２３（Ｂ））。この際、絶縁体２８０をストッパ層として使用することもでき、絶縁体２８０が薄くなる場合がある。
【０５７０】
次に、絶縁体２８６上に導電体２５４、導電体１１０、導電体４５４、導電体２６６、および導電体２０８となる導電膜を成膜する。なお、導電体２５４、導電体１１０、導電体４５４、導電体２６６、および導電体２０８となる導電膜としては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイドを用いてもよい。例えば、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
【０５７１】
続いて、導電体２５４、導電体１１０、導電体４５４、導電体２６６、および導電体２０８となる導電膜をエッチングすることで、導電体２５４、導電体１１０、導電体４５４、導電体２６６、および導電体２０８を形成する。当該エッチング処理を、オーバーエッチング処理とすることで、絶縁体２８６の一部も同時に除去してもよい。
【０５７２】
続いて、導電体１１０の側面、および上面を覆う絶縁体１３０を成膜する。絶縁体１３０には例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設ける。
【０５７３】
例えば、酸化アルミニウムなどのｈｉｇｈ−ｋ材料と、酸化窒化シリコンなどの絶縁耐力が大きい材料の積層構造とすることが好ましい。当該構成により、容量素子１００は、ｈｉｇｈ−ｋ材料により十分な容量を確保でき、絶縁耐力が大きい材料により絶縁耐力が向上するため、容量素子１００の静電破壊を抑制し、容量素子１００の信頼性を向上させることができる。
【０５７４】
続いて、絶縁体１３０上に導電体１２０となる膜を成膜する。なお、導電体１２０となる膜の形成は、導電体１１０と同様の材料および方法で作成することができる。続いて、導電体１２０となる膜の不要な部分をエッチングにより除去する。その後レジストマスクを除去することにより、導電体１２０を形成する。
【０５７５】
導電体１２０は、絶縁体１３０を介して、導電体１１０の側面および上面を覆うように設けることが好ましい。当該構成により、導電体１１０の側面は、絶縁体１３０を介して、導電体１２０と面する。従って、容量素子１００において、導電体１１０の上面および側面の和が容量として機能するため、投影面積当たりの容量が大きな容量素子を形成することができる。
【０５７６】
続いて、容量素子１００を覆う絶縁体１５０を成膜する（図２３（Ａ）、および図２３（Ｂ）参照）。絶縁体１５０となる絶縁体は、絶縁体２８６等と同様の材料および方法により形成することができる。
【０５７７】
以上により、容量素子１００、トランジスタ２００、およびトランジスタ４００を有する半導体装置を作製することができる。図１８乃至図２３に示すように、本実施の形態に示す半導体装置の作製方法を用いることで、容量素子１００、トランジスタ２００、およびトランジスタ４００を作成することができる。
【０５７８】
本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、オン電流の大きいトランジスタを提供することができる。または、本発明の一態様により、信頼性の高い半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
【０５７９】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０５８０】
（実施の形態４）
本実施の形態では、半導体装置の一形態を、図２５、および図２６を用いて説明する。
【０５８１】
＜記憶装置＞
図２５に示す半導体装置は、トランジスタ４００、トランジスタ３００と、トランジスタ２００、および容量素子１００を有する記憶装置である。以下に、記憶装置としての一形態を、図２５を用いて説明する。
【０５８２】
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタであり、上記実施の形態に示すトランジスタを用いることができる。上記実施の形態に示すトランジスタは、微細化しても歩留まり良く形成できるので、トランジスタ２００の微細化を図ることができる。このようなトランジスタを記憶装置に用いることで、記憶装置の微細化または高集積化を図ることができる。上記実施の形態に示すトランジスタは、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
【０５８３】
図２５において、配線３００１はトランジスタ３００のソースと電気的に接続され、配線３００２はトランジスタ３００のドレインと電気的に接続されている。また、配線３００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線３００４はトランジスタ２００の第１のゲートと電気的に接続され、配線３００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線３００５は容量素子１００の電極の他方と電気的に接続されている。
【０５８４】
また、図２５において、配線３００７はトランジスタ４００のソースと電気的に接続され、配線３００８はトランジスタ４００のゲートと電気的に接続され、配線３００９はトランジスタ４００のバックゲートと電気的に接続され、配線３０１０はトランジスタ４００のドレインと電気的に接続されている。ここで、配線３００６、配線３００７、配線３００８、及び配線３００９が電気的に接続されている。
【０５８５】
図２５に示す半導体装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
【０５８６】
情報の書き込みおよび保持について説明する。まず、配線３００４の電位を、トランジスタ２００が導通状態となる電位にして、トランジスタ２００を導通状態とする。これにより、配線３００３の電位が、トランジスタ３００のゲート、および容量素子１００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、配線３００４の電位を、トランジスタ２００が非導通状態となる電位にして、トランジスタ２００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
【０５８７】
トランジスタ２００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持される。
【０５８８】
次に情報の読み出しについて説明する。配線３００１に所定の電位（定電位）を与えた状態で、配線３００５に適切な電位（読み出し電位）を与えると、配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３００をｎチャネル型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３００を「導通状態」とするために必要な配線３００５の電位をいうものとする。したがって、配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３００は「非導通状態」のままである。このため、配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
【０５８９】
＜記憶装置の構造＞
本発明の一態様の半導体装置は、図２５に示すようにトランジスタ３００、トランジスタ２００、トランジスタ４００および容量素子１００を有する。トランジスタ２００およびトランジスタ４００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、トランジスタ２００およびトランジスタ４００の上方に設けられている。
【０５９０】
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
【０５９１】
トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
【０５９２】
半導体領域３１３のチャネル形成領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
【０５９３】
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
【０５９４】
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
【０５９５】
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
【０５９６】
なお、図２５に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０５９７】
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
【０５９８】
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
【０５９９】
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
【０６００】
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
【０６０１】
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００およびトランジスタ４００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０６０２】
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体３２４の単位面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
【０６０３】
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【０６０４】
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
【０６０５】
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【０６０６】
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図２５において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線としての機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０６０７】
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００と、トランジスタ２００およびトランジスタ４００と、は、バリア層により分離することができ、トランジスタ３００からトランジスタ２００およびトランジスタ４００への水素の拡散を抑制することができる。
【０６０８】
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
【０６０９】
絶縁体３５４、および導電体３５６上に、配線層を設けてもよい。例えば、図２５において、絶縁体３５４上には、絶縁体３６０、絶縁体３６２、絶縁体２１０、および絶縁体２１２が、順に積層して設けられている。絶縁体３６０、絶縁体３６２、絶縁体２１０、および絶縁体２１２のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
【０６１０】
例えば、絶縁体３６０、および絶縁体２１０には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ２００またはトランジスタ４００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
【０６１１】
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００およびトランジスタ４００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０６１２】
また、水素に対するバリア性を有する膜として、例えば、絶縁体３６０、および絶縁体２１０には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０６１３】
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００およびトランジスタ４００への混入を防止することができる。また、トランジスタ２００およびトランジスタ４００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００およびトランジスタ４００に対する保護膜として用いることに適している。
【０６１４】
また、例えば、絶縁体３６２、および絶縁体２１２には、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体３６２、および絶縁体２１２として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０６１５】
また、絶縁体３６０、絶縁体３６２、絶縁体２１０、および絶縁体２１２には、導電体３６６、及びトランジスタ２００と電気的に接続する導電体２０３およびトランジスタ４００と電気的に接続する導電体４０３等が埋め込まれている。なお、導電体３６６は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体３６６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０６１６】
特に、絶縁体３６０、および絶縁体２１０と接する領域の導電体３６６は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００と、トランジスタ２００およびトランジスタ４００と、は、酸素、水素、および水に対するバリア性を有する層で、完全により分離することができ、トランジスタ３００からトランジスタ２００およびトランジスタ４００への水素の拡散を抑制することができる。
【０６１７】
絶縁体２１２の上方には、トランジスタ２００、およびトランジスタ４００が設けられている。なお、トランジスタ２００およびトランジスタ４００としては、先の実施の形態で説明した半導体装置が有するトランジスタを用いればよい。なお、図２５に示すトランジスタ２００およびトランジスタ４００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【０６１８】
また、絶縁体２１２上および導電体３６６上には、絶縁体２１４および絶縁体２１６が順に積層して設けられている。絶縁体２１４および絶縁体２１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
【０６１９】
例えば、絶縁体２１４および絶縁体２１６には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ２００またはトランジスタ４００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
【０６２０】
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００およびトランジスタ４００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【０６２１】
また絶縁体２１４および絶縁体２１６には、導電体２１３、導電体２０５、または導電体４０５が埋め込まれている。なお、導電体２０５、または導電体４０５は、トランジスタ２００のバックゲート電極およびトランジスタ４００のバックゲート電極と電気的に接続するプラグとしての機能を有し、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。なお、導電体２１３、導電体２０５、または導電体４０５は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０６２２】
トランジスタ２００の第２のゲート電極およびトランジスタ４００の第２のゲート電極と、トランジスタ２００の第１のゲート電極およびトランジスタ４００の第１のゲート電極と、の間に絶縁体２１４および絶縁体２１６を設けることで、トランジスタ２００の第１のゲート電極およびトランジスタ４００の第１のゲート電極と、の寄生容量を低減することができる。
【０６２３】
トランジスタ２００およびトランジスタ４００の上方には、絶縁体２８０を設ける。絶縁体２８０には、過剰酸素領域が形成されていることが好ましい。特に、トランジスタ２００およびトランジスタ４００に酸化物半導体を用いる場合、トランジスタ２００およびトランジスタ４００近傍の層間膜などに、過剰酸素領域を有する絶縁体を設けることで、トランジスタ２００およびトランジスタ４００が有する酸化物の酸素欠損を低減することで、信頼性を向上させることができる。また、トランジスタ２００およびトランジスタ４００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０６２４】
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて、酸素分子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
【０６２５】
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
【０６２６】
絶縁体２８０上には、絶縁体２８２が設けられている。絶縁体２８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁体２８２には、絶縁体２１４と同様の材料を用いることができる。例えば、絶縁体２８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【０６２７】
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００およびトランジスタ４００への混入を防止することができる。また、トランジスタ２００およびトランジスタ４００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００およびトランジスタ４００に対する保護膜として用いることに適している。
【０６２８】
また、絶縁体２８２上には、絶縁体２８６が設けられている。絶縁体２８６は、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【０６２９】
また、絶縁体２２０、絶縁体２２２、絶縁体２８０、絶縁体２８２、および絶縁体２８６には、導電体２４６、および導電体２４８等が埋め込まれている。
【０６３０】
導電体２４６、および導電体２４８は、容量素子１００、トランジスタ２００、トランジスタ４００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２４６、および導電体２４８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
【０６３１】
続いて、トランジスタ２００の上方およびトランジスタ４００の上方には、容量素子１００が設けられている。容量素子１００は、導電体１１０と、導電体１２０、および絶縁体１３０とを有する。
【０６３２】
導電体１２０、および絶縁体１３０上には、絶縁体１５０が設けられている。絶縁体１５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【０６３３】
また、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝（ダイシングライン）を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断（分割）する場合がある。例えば、図２５に示す構造５００は、ダイシングライン近傍の断面図を示している。
【０６３４】
例えば、構造５００に示すように、トランジスタ２００、またはトランジスタ４００を有するメモリセルの外縁に設けられるダイシングラインと重なる領域近傍において、絶縁体２８０、絶縁体２７４、絶縁体２２４、絶縁体２２２、絶縁体２２０、絶縁体２１６、絶縁体２１４及び絶縁体２１０に開口を設ける。また、絶縁体２８０、絶縁体２７４、絶縁体２２４、絶縁体２２２、絶縁体２２０、絶縁体２１６、絶縁体２１４及び絶縁体２１０の側面を覆うように、絶縁体２８２を設ける。
【０６３５】
つまり、該開口部において絶縁体２１０と、絶縁体２８２とが接する。このとき、絶縁体２１０と、絶縁体２８２と、を同材料及び同方法を用いて形成することで、密着性を高めることができる。例えば、酸化アルミニウムを用いることができる。
【０６３６】
当該構造により、絶縁体２１０と、絶縁体２８２で、絶縁体２８０、トランジスタ２００、およびトランジスタ４００を包み込むことができる。絶縁体３６０、絶縁体２２２、絶縁体２８２は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体素子が形成された回路領域ごとに、分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水などの不純物が混入し、トランジスタ２００、またはトランジスタ４００に拡散することを防ぐことができる。
【０６３７】
また、当該構造により、絶縁体２８０の過剰酸素が絶縁体２８２、および絶縁体２２２の外部に拡散することを防ぐことができる。従って、絶縁体２８０の過剰酸素は、効率的にトランジスタ２００、またはトランジスタ４００におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００、またはトランジスタ４００におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００、またはトランジスタ４００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００、またはトランジスタ４００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
【０６３８】
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、消費電力を低減することができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。または、微細化または高集積化された半導体装置を生産性良く提供することができる。
【０６３９】
＜メモリセルアレイの構造＞
【０６４０】
本実施の形態のメモリセルアレイの一例を、図２６に示す。トランジスタ２００をメモリセルとして、マトリクス状に配置することで、メモリセルアレイを構成することができる。
【０６４１】
なお、図２６に示す記憶装置は、図２５に示す、記憶装置をマトリクス状に配置することで、メモリセルアレイを構成する半導体装置である。なお、１個のトランジスタ４００は、複数のトランジスタ２００のバックゲート電圧を制御することができる。そのため、トランジスタ４００は、トランジスタ２００よりも、少ない個数を設けるとよい。
【０６４２】
従って、図２６には、図２５に示すトランジスタ４００は省略する。図２６は、図２５に示す記憶装置を、マトリクス状に配置した場合における、行の一部を抜き出した断面図である。
【０６４３】
また、図２５と、トランジスタ３００の構成が異なる。図２６に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
【０６４４】
図２６に示す記憶装置では、メモリセル６００ａとメモリセル６００ｂが隣接して配置されている。メモリセル６００ａおよびメモリセル６００ｂは、トランジスタ３００、トランジスタ２００、および容量素子１００を有し、配線３００１、配線３００２、配線３００３、配線３００４、配線３００５、および配線３００６と電気的に接続される。また、メモリセル６００ａおよびメモリセル６００ｂにおいても、同様にトランジスタ３００のゲートと、容量素子１００の電極の一方と、が電気的に接続するノードを、ノードＦＧとする。なお、配線３００２は隣接するメモリセル６００ａとメモリセル６００ｂで共通の配線である。
【０６４５】
メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、メモリセルアレイがＮＯＲ型の構成の場合、情報を読み出さないメモリセルのトランジスタ３００を非導通状態にすることで、所望のメモリセルの情報のみを読み出すことができる。この場合、ノードＦＧに与えられた電荷によらずトランジスタ３００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を、情報を読み出さないメモリセルと接続される配線３００５に与えればよい。または、例えば、メモリセルアレイがＮＡＮＤ型の構成の場合、情報を読み出さないメモリセルのトランジスタ３００を導通状態にすることで、所望のメモリセルの情報のみを読み出すことができる。この場合、ノードＦＧに与えられた電荷によらずトランジスタ３００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を、情報を読み出さないメモリセルと接続される配線３００５に与えればよい。
【０６４６】
本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、消費電力を低減することができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。または、微細化または高集積化された半導体装置を生産性良く提供することができる。
【０６４７】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０６４８】
（実施の形態５）
本実施の形態では、表示コントローラＩＣ、およびソースドライバＩＣなどに用いることができる、本発明の一態様に係る半導体装置を含むフレームメモリについて説明する。
【０６４９】
フレームメモリには、例えば、１Ｔ（トランジスタ）１Ｃ（容量）型のメモリセルを備えたＤＲＡＭ（ダイナミックランダムアクセスメモリ）を適用することができる。また、メモリセルにＯＳトランジスタが用いられるメモリ装置（以下、「ＯＳメモリ」と呼ぶ。）を用いることができる。ここでは、ＯＳメモリの一例として、１Ｔ１Ｃ型のメモリセルを有するＲＡＭについて説明する。ここでは、このようなＲＡＭを、「ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＲＡＭ、ドスラム）」と呼ぶこととする。図２７に、ＤＯＳＲＡＭの構成例を示す。
【０６５０】
＜＜ＤＯＳＲＡＭ１４００＞＞
ＤＯＳＲＡＭ１４００は、コントローラ１４０５、行回路１４１０、列回路１４１５、メモリセルおよびセンスアンプアレイ１４２０（以下、「ＭＣ−ＳＡアレイ１４２０」と呼ぶ。）を有する。
【０６５１】
行回路１４１０はデコーダ１４１１、ワード線ドライバ回路１４１２、列セレクタ１４１３、センスアンプドライバ回路１４１４を有する。列回路１４１５はグローバルセンスアンプアレイ１４１６、入出力回路１４１７を有する。グローバルセンスアンプアレイ１４１６は複数のグローバルセンスアンプ１４４７を有する。ＭＣ−ＳＡアレイ１４２０はメモリセルアレイ１４２２、センスアンプアレイ１４２３、グローバルビット線ＧＢＬＬ、ＧＢＬＲを有する。
【０６５２】
（ＭＣ−ＳＡアレイ１４２０）
ＭＣ−ＳＡアレイ１４２０は、メモリセルアレイ１４２２をセンスアンプアレイ１４２３上に積層した積層構造をもつ。グローバルビット線ＧＢＬＬ、ＧＢＬＲはメモリセルアレイ１４２２上に積層されている。ＤＯＳＲＡＭ１４００では、ビット線の構造に、ローカルビット線とグローバルビット線とで階層化された階層ビット線構造が採用されている。
【０６５３】
メモリセルアレイ１４２２は、Ｎ個（Ｎは２以上の整数）のローカルメモリセルアレイ１４２５＜０＞―１４２５＜Ｎ−１＞を有する。図２８（Ａ）にローカルメモリセルアレイ１４２５の構成例を示す。ローカルメモリセルアレイ１４２５は、複数のメモリセル１４４５、複数のワード線ＷＬ、複数のビット線ＢＬＬ、ＢＬＲを有する。図２８（Ａ）の例では、ローカルメモリセルアレイ１４２５の構造はオープンビット線型であるが、フォールデッドビット線型であってもよい。
【０６５４】
図２８（Ｂ）にメモリセル１４４５の回路構成例を示す。メモリセル１４４５はトランジスタＭＷ１、容量素子ＣＳ１、端子Ｂ１、Ｂ２を有する。トランジスタＭＷ１は容量素子ＣＳ１の充放電を制御する機能をもつ。トランジスタＭＷ１のゲートはワード線に電気的に接続され、第１端子はビット線に電気的に接続され、第２端子は容量素子ＣＳ１の第１端子に電気的に接続されている。容量素子ＣＳ１の第２端子は端子Ｂ２に電気的に接続されている。端子Ｂ２には、定電圧（例えば、低電源電圧）が入力される。
【０６５５】
トランジスタＭＷ１はバックゲートを備えており、バックゲートは端子Ｂ１に電気的に接続されている。そのため、端子Ｂ１の電圧によって、トランジスタＭＷ１の閾値電圧を変更することができる。例えば、端子Ｂ１の電圧は固定電圧（例えば、負の定電圧）であってもよいし、ＤＯＳＲＡＭ１４００の動作に応じて、端子Ｂ１の電圧を変化させてもよい。
【０６５６】
トランジスタＭＷ１のバックゲートをトランジスタＭＷ１のゲート、ソース、またはドレインに電気的に接続してもよい。あるいは、トランジスタＭＷ１にバックゲートを設けなくてもよい。
【０６５７】
センスアンプアレイ１４２３は、Ｎ個のローカルセンスアンプアレイ１４２６＜０＞―１４２６＜Ｎ−１＞を有する。ローカルセンスアンプアレイ１４２６は、１のスイッチアレイ１４４４、複数のセンスアンプ１４４６を有する。センスアンプ１４４６には、ビット線対が電気的に接続されている。センスアンプ１４４６は、ビット線対をプリチャージする機能、ビット線対の電圧差を増幅する機能、この電圧差を保持する機能を有する。スイッチアレイ１４４４は、ビット線対を選択し、選択したビット線対とグローバルビット線対と間を導通状態にする機能を有する。
【０６５８】
ここで、ビット線対とは、センスアンプによって、同時に比較される２本のビット線のことをいう。グローバルビット線対とは、グローバルセンスアンプによって、同時に比較される２本のグローバルビット線のことをいう。ビット線対を一対のビット線と呼ぶことができ、グローバルビット線対を一対のグローバルビット線と呼ぶことができる。ここでは、ビット線ＢＬＬとビット線ＢＬＲが１組のビット線対を成す。グローバルビット線ＧＢＬＬとグローバルビット線ＧＢＬＲとが１組のグローバルビット線対をなす。以下、ビット線対（ＢＬＬ，ＢＬＲ）、グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）とも表す。
【０６５９】
（コントローラ１４０５）
コントローラ１４０５は、ＤＯＳＲＡＭ１４００の動作全般を制御する機能を有する。コントローラ１４０５は、外部からの入力されるコマンド信号を論理演算して、動作モードを決定する機能、決定した動作モードが実行されるように、行回路１４１０、列回路１４１５の制御信号を生成する機能、外部から入力されるアドレス信号を保持する機能、内部アドレス信号を生成する機能を有する。
【０６６０】
（行回路１４１０）
行回路１４１０は、ＭＣ−ＳＡアレイ１４２０を駆動する機能を有する。デコーダ１４１１はアドレス信号をデコードする機能を有する。ワード線ドライバ回路１４１２は、アクセス対象行のワード線ＷＬを選択する選択信号を生成する。
【０６６１】
列セレクタ１４１３、センスアンプドライバ回路１４１４はセンスアンプアレイ１４２３を駆動するための回路である。列セレクタ１４１３は、アクセス対象列のビット線を選択するための選択信号を生成する機能をもつ。列セレクタ１４１３の選択信号によって、各ローカルセンスアンプアレイ１４２６のスイッチアレイ１４４４が制御される。センスアンプドライバ回路１４１４の制御信号によって、複数のローカルセンスアンプアレイ１４２６は独立して駆動される。
【０６６２】
（列回路１４１５）
列回路１４１５は、データ信号ＷＤＡ［３１：０］の入力を制御する機能、データ信号ＲＤＡ［３１：０］の出力を制御する機能を有する。データ信号ＷＤＡ［３１：０］は書き込みデータ信号であり、データ信号ＲＤＡ［３１：０］は読み出しデータ信号である。
【０６６３】
グローバルセンスアンプ１４４７はグローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）に電気的に接続されている。グローバルセンスアンプ１４４７はグローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）間の電圧差を増幅する機能、この電圧差を保持する機能を有する。グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）へのデータの書き込み、および読み出しは、入出力回路１４１７によって行われる。
【０６６４】
ＤＯＳＲＡＭ１４００の書き込み動作の概要を説明する。入出力回路１４１７によって、データがグローバルビット線対に書き込まれる。グローバルビット線対のデータは、グローバルセンスアンプアレイ１４１６によって保持される。アドレス信号が指定するローカルセンスアンプアレイ１４２６のスイッチアレイ１４４４によって、グローバルビット線対のデータが、対象列のビット線対に書き込まれる。ローカルセンスアンプアレイ１４２６は、書き込まれたデータを増幅し、保持する。指定されたローカルメモリセルアレイ１４２５において、行回路１４１０によって、対象行のワード線ＷＬが選択され、選択行のメモリセル１４４５にローカルセンスアンプアレイ１４２６の保持データが書き込まれる。
【０６６５】
ＤＯＳＲＡＭ１４００の読み出し動作の概要を説明する。アドレス信号によって、ローカルメモリセルアレイ１４２５の１行が指定される。指定されたローカルメモリセルアレイ１４２５において、対象行のワード線ＷＬが選択状態となり、メモリセル１４４５のデータがビット線に書き込まれる。ローカルセンスアンプアレイ１４２６によって、各列のビット線対の電圧差がデータとして検出され、かつ保持される。スイッチアレイ１４４４によって、ローカルセンスアンプアレイ１４２６の保持データの内、アドレス信号が指定する列のデータが、グローバルビット線対に書き込まれる。グローバルセンスアンプアレイ１４１６は、グローバルビット線対のデータを検出し、保持する。グローバルセンスアンプアレイ１４１６の保持データは入出力回路１４１７に出力される。以上で、読み出し動作が完了する。
【０６６６】
容量素子ＣＳ１の充放電によってデータを書き換えるため、ＤＯＳＲＡＭ１４００には原理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み出しが可能である。また、メモリセル１４４５の回路構成が単純であるため、大容量化が容易である。
【０６６７】
トランジスタＭＷ１はＯＳトランジスタである。ＯＳトランジスタはオフ電流が極めて小さいため、容量素子ＣＳ１から電荷がリークすることを抑えることができる。したがって、ＤＯＳＲＡＭ１４００の保持時間はＤＲＡＭに比べて非常に長い。したがってリフレッシュの頻度を低減できるため、リフレッシュ動作に要する電力を削減できる。そのため、ＤＯＳＲＡＭ１４００をフレームメモリとして用いることで、表示コントローラＩＣ、およびソースドライバＩＣの消費電力を削減することができる。
【０６６８】
ＭＣ−ＳＡアレイ１４２０が積層構造であることよって、ローカルセンスアンプアレイ１４２６の長さと同程度の長さにビット線を短くすることができる。ビット線を短くすることで、ビット線容量が小さくなり、メモリセル１４４５の保持容量を低減することができる。また、ローカルセンスアンプアレイ１４２６にスイッチアレイ１４４４を設けることで、長いビット線の本数を減らすことができる。以上の理由から、ＤＯＳＲＡＭ１４００のアクセス時に駆動する負荷が低減されるので、表示コントローラＩＣ、およびソースドライバＩＣの消費エネルギーを低減できる。
【０６６９】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０６７０】
（実施の形態６）
本実施の形態では、本発明の一態様に係る酸化物を半導体に用いたトランジスタ（ＯＳトランジスタ）が適用されている半導体装置の一例として、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）について説明する。本実施の形態のＦＰＧＡは、コンフィギュレーションメモリ、およびレジスタにＯＳメモリが適用されている。ここでは、このようなＦＰＧＡを「ＯＳ−ＦＰＧＡ」と呼ぶ。
【０６７１】
ＯＳメモリは、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有するメモリである。ＯＳトランジスタが極小オフ電流のトランジスタであるので、ＯＳメモリは優れた保持特性をもち、不揮発性メモリとして機能させることができる。
【０６７２】
図２９（Ａ）にＯＳ−ＦＰＧＡの構成例を示す。図２９（Ａ）に示すＯＳ−ＦＰＧＡ３１１０は、マルチコンテキスト構造によるコンテキスト切り替えとＰＬＥ毎の細粒度パワーゲーティングを実行するＮＯＦＦ（ノーマリオフ）コンピューティングが可能である。ＯＳ−ＦＰＧＡ３１１０は、コントローラ３１１１、ワードドライバ３１１２、データドライバ３１１３、プログラマブルエリア３１１５を有する。
【０６７３】
プログラマブルエリア３１１５は、２個の入出力ブロック（ＩＯＢ）３１１７、コア３１１９を有する。ＩＯＢ３１１７は複数のプログラマブル入出力回路を有する。コア３１１９は、複数のロジックアレイブロック（ＬＡＢ）３１２０、複数のスイッチアレイブロック（ＳＡＢ）３１３０を有する。ＬＡＢ３１２０は複数のＰＬＥ３１２１を有する。図２９（Ｂ）には、ＬＡＢ３１２０を５個のＰＬＥ３１２１で構成する例を示す。図２９（Ｃ）に示すようにＳＡＢ３１３０はアレイ状に配列された複数のスイッチブロック（ＳＢ）３１３１を有する。ＬＡＢ３１２０は自身の入力端子と、ＳＡＢ３１３０を介して４（上下左右）方向のＬＡＢ３１２０に接続される。
【０６７４】
図３０（Ａ）乃至図３０（Ｃ）を参照して、ＳＢ３１３１について説明する。図３０（Ａ）に示すＳＢ３１３１には、ｄａｔａ、ｄａｔａｂ、信号ｃｏｎｔｅｘｔ［１：０］、信号ｗｏｒｄ［１：０］が入力される。ｄａｔａ、ｄａｔａｂはコンフィギュレーションデータであり、ｄａｔａとｄａｔａｂは論理が相補的な関係にある。ＯＳ−ＦＰＧＡ３１１０のコンテキスト数は２であり、信号ｃｏｎｔｅｘｔ［１：０］はコンテキスト選択信号である。信号ｗｏｒｄ［１：０］はワード線選択信号であり、信号ｗｏｒｄ［１：０］が入力される配線がそれぞれワード線である。
【０６７５】
ＳＢ３１３１は、ＰＲＳ（プログラマブルルーティングスイッチ）３１３３［０］、３１３３［１］を有する。ＰＲＳ３１３３［０］、３１３３［１］は、相補データを格納できるコンフィギュレーションメモリ（ＣＭ）を有する。なお、ＰＲＳ３１３３［０］とＰＲＳ３１３３［１］とを区別しない場合、ＰＲＳ３１３３と呼ぶ。他の要素についても同様である。
【０６７６】
図３０（Ｂ）にＰＲＳ３１３３［０］の回路構成例を示す。ＰＲＳ３１３３［０］とＰＲＳ３１３３［１］とは同じ回路構成を有する。ＰＲＳ３１３３［０］とＰＲＳ３１３３［１］とは入力されるコンテキスト選択信号、ワード線選択信号が異なる。信号ｃｏｎｔｅｘｔ［０］、ｗｏｒｄ［０］はＰＲＳ３１３３［０］に入力され、信号ｃｏｎｔｅｘｔ［１］、ｗｏｒｄ［１］はＰＲＳ３１３３［１］に入力される。例えば、ＳＢ３１３１において、信号ｃｏｎｔｅｘｔ［０］が“Ｈ”になることで、ＰＲＳ３１３３［０］がアクティブになる。
【０６７７】
ＰＲＳ３１３３［０］は、ＣＭ３１３５、ＳｉトランジスタＭ３１を有する。ＳｉトランジスタＭ３１は、ＣＭ３１３５により制御されるパストランジスタである。ＣＭ３１３５は、メモリ回路３１３７、３１３７Ｂを有する。メモリ回路３１３７、３１３７Ｂは同じ回路構成である。メモリ回路３１３７は、容量素子Ｃ３１、ＯＳトランジスタＭＯ３１、ＭＯ３２を有する。メモリ回路３１３７Ｂは、容量素子ＣＢ３１、ＯＳトランジスタＭＯＢ３１、ＭＯＢ３２を有する。
【０６７８】
ＯＳトランジスタＭＯ３１、ＭＯ３２、ＭＯＢ３１、ＭＯＢ３２はバックゲートを有し、これらバックゲートはそれぞれ固定電圧を供給する電源線に電気的に接続されている。
【０６７９】
ＳｉトランジスタＭ３１のゲートがノードＮ３１であり、ＯＳトランジスタＭＯ３２のゲートがノードＮ３２であり、ＯＳトランジスタＭＯＢ３２のゲートがノードＮＢ３２である。ノードＮ３２、ＮＢ３２はＣＭ３１３５の電荷保持ノードである。ＯＳトランジスタＭＯ３２はノードＮ３１と信号ｃｏｎｔｅｘｔ［０］用の信号線との間の導通状態を制御する。ＯＳトランジスタＭＯＢ３２はノードＮ３１と低電位電源線ＶＳＳとの間の導通状態を制御する。
【０６８０】
メモリ回路３１３７、３１３７Ｂが保持するデータは相補的な関係にある。したがって、ＯＳトランジスタＭＯ３２またはＭＯＢ３２の何れか一方が導通する。
【０６８１】
図３０（Ｃ）を参照して、ＰＲＳ３１３３［０］の動作例を説明する。ＰＲＳ３１３３［０］にコンフィギュレーションデータが既に書き込まれており、ＰＲＳ３１３３［０］のノードＮ３２は“Ｈ”であり、ノードＮＢ３２は“Ｌ”である。
【０６８２】
信号ｃｏｎｔｅｘｔ［０］が“Ｌ”である間はＰＲＳ３１３３［０］は非アクティブである。この期間に、ＰＲＳ３１３３［０］の入力端子が“Ｈ”に遷移しても、ＳｉトランジスタＭ３１のゲートは“Ｌ”が維持され、ＰＲＳ３１３３［０］の出力端子も“Ｌ”が維持される。
【０６８３】
信号ｃｏｎｔｅｘｔ［０］が“Ｈ”である間はＰＲＳ３１３３［０］はアクティブである。信号ｃｏｎｔｅｘｔ［０］が“Ｈ”に遷移すると、ＣＭ３１３５が記憶するコンフィギュレーションデータによって、ＳｉトランジスタＭ３１のゲートは“Ｈ”に遷移する。
【０６８４】
ＰＲＳ３１３３［０］がアクティブである期間に、入力端子が“Ｈ”に遷移すると、メモリ回路３１３７のＯＳトランジスタＭＯ３２がソースフォロアであるために、ブースティングによってＳｉトランジスタＭ３１のゲート電圧は上昇する。その結果、メモリ回路３１３７のＯＳトランジスタＭＯ３２は駆動能力を失い、ＳｉトランジスタＭ３１のゲートは浮遊状態となる。
【０６８５】
マルチコンテキスト機能を備えるＰＲＳ３１３３において、ＣＭ３１３５はマルチプレサの機能を併せ持つ。
【０６８６】
図３１にＰＬＥ３１２１の構成例を示す。ＰＬＥ３１２１はＬＵＴ（ルックアップテーブル）ブロック３１２３、レジスタブロック３１２４、セレクタ３１２５、ＣＭ３１２６を有する。ＬＵＴブロック３１２３は、入力ｉｎＡ−ｉｎＤに従って内部の１６ビットＣＭ対の出力をマルチプレクスする構成である。セレクタ３１２５は、ＣＭ３１２６が格納するコンフィギュレーションに従って、ＬＵＴブロック３１２３の出力またはレジスタブロック３１２４の出力を選択する。
【０６８７】
ＰＬＥ３１２１は、パワースイッチ３１２７を介して電圧ＶＤＤ用の電源線に電気的に接続されている。パワースイッチ３１２７のオンオフは、ＣＭ３１２８が格納するコンフィギュレーションデータによって設定される。各ＰＬＥ３１２１にパワースイッチ３１２７を設けることで、細粒度パワーゲーティングが可能である。細粒度パワーゲーティング機能により、コンテキストの切り替え後に使用されないＰＬＥ３１２１をパワーゲーティングすることができるので、待機電力を効果的に低減できる。
【０６８８】
ＮＯＦＦコンピューティングを実現するため、レジスタブロック３１２４は、不揮発性レジスタで構成される。ＰＬＥ３１２１内の不揮発性レジスタはＯＳメモリを備えるフリップフロップ（以下［ＯＳ−ＦＦ］と呼ぶ）である。
【０６８９】
レジスタブロック３１２４は、ＯＳ−ＦＦ３１４０［１］３１４０［２］を有する。信号ｕｓｅｒ＿ｒｅｓ、ｌｏａｄ、ｓｔｏｒｅがＯＳ−ＦＦ３１４０［１］、３１４０［２］に入力される。クロック信号ＣＬＫ１はＯＳ−ＦＦ３１４０［１］に入力され、クロック信号ＣＬＫ２はＯＳ−ＦＦ３１４０［２］に入力される。図３２（Ａ）にＯＳ−ＦＦ３１４０の構成例を示す。
【０６９０】
ＯＳ−ＦＦ３１４０は、ＦＦ３１４１、シャドウレジスタ３１４２を有する。ＦＦ３１４１は、ノードＣＫ、Ｒ、Ｄ、Ｑ、ＱＢを有する。ノードＣＫにはクロック信号が入力される。ノードＲには信号ｕｓｅｒ＿ｒｅｓが入力される。信号ｕｓｅｒ＿ｒｅｓはリセット信号である。ノードＤはデータ入力ノードであり、ノードＱはデータ出力ノードである。ノードＱとノードＱＢとは論理が相補関係にある。
【０６９１】
シャドウレジスタ３１４２は、ＦＦ３１４１のバックアップ回路として機能する。シャドウレジスタ３１４２は、信号ｓｔｏｒｅに従いノードＱ、ＱＢのデータをそれぞれバックアップし、また、信号ｌｏａｄに従い、バックアップしたデータをノードＱ、ＱＢに書き戻す。
【０６９２】
シャドウレジスタ３１４２は、インバータ回路３１８８、３１８９、ＳｉトランジスタＭ３７、ＭＢ３７、メモリ回路３１４３、３１４３Ｂを有する。メモリ回路３１４３、３１４３Ｂは、ＰＲＳ３１３３のメモリ回路３１３７と同じ回路構成である。メモリ回路３１４３は容量素子Ｃ３６、ＯＳトランジスタＭＯ３５、ＭＯ３６を有する。メモリ回路３１４３Ｂは容量素子ＣＢ３６、ＯＳトランジスタＭＯＢ３５、ＯＳトランジスタＭＯＢ３６を有する。ノードＮ３６、ＮＢ３６はＯＳトランジスタＭＯ３６、ＯＳトランジスタＭＯＢ３６のゲートであり、それぞれ電荷保持ノードである。ノードＮ３７、ＮＢ３７は、ＳｉトランジスタＭ３７、ＭＢ３７のゲートである。
【０６９３】
ＯＳトランジスタＭＯ３５、ＭＯ３６、ＭＯＢ３５、ＭＯＢ３６はバックゲートを有し、これらバックゲートはそれぞれ固定電圧を供給する電源線に電気的に接続されている。
【０６９４】
図３２（Ｂ）を参照して、ＯＳ−ＦＦ３１４０の動作方法例を説明する。
【０６９５】
（バックアップ）
“Ｈ”の信号ｓｔｏｒｅがＯＳ−ＦＦ３１４０に入力されると、シャドウレジスタ３１４２はＦＦ３１４１のデータをバックアップする。ノードＮ３６は、ノードＱのデータが書き込まれることで、“Ｌ”となり、ノードＮＢ３６は、ノードＱＢのデータが書き込まれることで、“Ｈ”となる。しかる後、パワーゲーティングが実行され、パワースイッチ３１２７をオフにする。ＦＦ３１４１のノードＱ、ＱＢのデータは消失するが、電源オフであっても、シャドウレジスタ３１４２はバックアップしたデータを保持する。
【０６９６】
（リカバリ）
パワースイッチ３１２７をオンにし、ＰＬＥ３１２１に電源を供給する。しかる後、“Ｈ”の信号ｌｏａｄがＯＳ−ＦＦ３１４０に入力されると、シャドウレジスタ３１４２はバックアップしているデータをＦＦ３１４１に書き戻す。ノードＮ３６は“Ｌ”であるので、ノードＮ３７は“Ｌ”が維持され、ノードＮＢ３６は“Ｈ”であるので、ノードＮＢ３７は“Ｈ”となる。よって、ノードＱは“Ｈ”になり、ノードＱＢは“Ｌ”になる。つまり、ＯＳ−ＦＦ３１４０はバックアップ動作時の状態に復帰する。
【０６９７】
細粒度パワーゲーティングと、ＯＳ−ＦＦ３１４０のバックアップ／リカバリ動作とを組み合わせることで、ＯＳ−ＦＰＧＡ３１１０の消費電力を効果的に低減できる。
【０６９８】
メモリ回路において発生しうるエラーとして放射線の入射によるソフトエラーが挙げられる。ソフトエラーは、メモリやパッケージを構成する材料などから放出されるα線や、宇宙から大気に入射した一次宇宙線が大気中に存在する原子の原子核と核反応を起こすことにより発生する二次宇宙線中性子などがトランジスタに照射され、電子正孔対が生成されることにより、メモリに保持されたデータが反転するなどの誤作動が生じる現象である。ＯＳトランジスタを用いたＯＳメモリはソフトエラー耐性が高い。そのため、ＯＳメモリを搭載することで、信頼性の高いＯＳ−ＦＰＧＡ３１１０を提供することができる。
【０６９９】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０７００】
（実施の形態７）
本実施の形態においては、上述した記憶装置など、本発明の一態様に係る半導体装置を含むＣＰＵの一例について説明する。
【０７０１】
＜ＣＰＵの構成＞
図３３に示す半導体装置５４００は、ＣＰＵコア５４０１、パワーマネージメントユニット５４２１および周辺回路５４２２を有する。パワーマネージメントユニット５４２１は、パワーコントローラ５４０２、およびパワースイッチ５４０３を有する。周辺回路５４２２は、キャッシュメモリを有するキャッシュ５４０４、バスインターフェース（ＢＵＳ  Ｉ／Ｆ）５４０５、及びデバッグインターフェース（Ｄｅｂｕｇ  Ｉ／Ｆ）５４０６を有する。ＣＰＵコア５４０１は、データバス５４２３、制御装置５４０７、ＰＣ（プログラムカウンタ）５４０８、パイプラインレジスタ５４０９、パイプラインレジスタ５４１０、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ）５４１１、及びレジスタファイル５４１２を有する。ＣＰＵコア５４０１と、キャッシュ５４０４等の周辺回路５４２２とのデータのやり取りは、データバス５４２３を介して行われる。
【０７０２】
半導体装置（セル）は、パワーコントローラ５４０２、制御装置５４０７をはじめ、多くの論理回路に適用することができる。特に、スタンダードセルを用いて構成することができる全ての論理回路に適用することができる。その結果、小型の半導体装置５４００を提供できる。また、消費電力低減することが可能な半導体装置５４００を提供できる。また、動作速度を向上することが可能な半導体装置５４００を提供できる。また、電源電圧の変動を低減することが可能な半導体装置５４００を提供できる。
【０７０３】
半導体装置（セル）に、ｐチャネル型Ｓｉトランジスタと、先の実施の形態に記載の酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタとを用い、該半導体装置（セル）を半導体装置５４００に適用することで、小型の半導体装置５４００を提供できる。また、消費電力低減することが可能な半導体装置５４００を提供できる。また、動作速度を向上することが可能な半導体装置５４００を提供できる。特に、Ｓｉトランジスタはｐチャネル型のみとすることで、製造コストを低く抑えることができる。
【０７０４】
制御装置５４０７は、ＰＣ５４０８、パイプラインレジスタ５４０９、パイプラインレジスタ５４１０、ＡＬＵ５４１１、レジスタファイル５４１２、キャッシュ５４０４、バスインターフェース５４０５、デバッグインターフェース５４０６、及びパワーコントローラ５４０２の動作を統括的に制御することで、入力されたアプリケーションなどのプログラムに含まれる命令をデコードし、実行する機能を有する。
【０７０５】
ＡＬＵ５４１１は、四則演算、論理演算などの各種演算処理を行う機能を有する。
【０７０６】
キャッシュ５４０４は、使用頻度の高いデータを一時的に記憶しておく機能を有する。ＰＣ５４０８は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。なお、図３３では図示していないが、キャッシュ５４０４には、キャッシュメモリの動作を制御するキャッシュコントローラが設けられている。
【０７０７】
パイプラインレジスタ５４０９は、命令データを一時的に記憶する機能を有するレジスタである。
【０７０８】
レジスタファイル５４１２は、汎用レジスタを含む複数のレジスタを有しており、メインメモリから読み出されたデータ、またはＡＬＵ５４１１の演算処理の結果得られたデータ、などを記憶することができる。
【０７０９】
パイプラインレジスタ５４１０は、ＡＬＵ５４１１の演算処理に利用するデータ、またはＡＬＵ５４１１の演算処理の結果得られたデータなどを一時的に記憶する機能を有するレジスタである。
【０７１０】
バスインターフェース５４０５は、半導体装置５４００と半導体装置５４００の外部にある各種装置との間におけるデータの経路としての機能を有する。デバッグインターフェース５４０６は、デバッグの制御を行うための命令を半導体装置５４００に入力するための信号の経路としての機能を有する。
【０７１１】
パワースイッチ５４０３は、半導体装置５４００が有する、パワーコントローラ５４０２以外の各種回路への、電源電圧の供給を制御する機能を有する。上記各種回路は、幾つかのパワードメインにそれぞれ属しており、同一のパワードメインに属する各種回路は、パワースイッチ５４０３によって電源電圧の供給の有無が制御される。また、パワーコントローラ５４０２はパワースイッチ５４０３の動作を制御する機能を有する。
【０７１２】
上記構成を有する半導体装置５４００は、パワーゲーティングを行うことが可能である。パワーゲーティングの動作の流れについて、一例を挙げて説明する。
【０７１３】
まず、ＣＰＵコア５４０１が、電源電圧の供給を停止するタイミングを、パワーコントローラ５４０２のレジスタに設定する。次いで、ＣＰＵコア５４０１からパワーコントローラ５４０２へ、パワーゲーティングを開始する旨の命令を送る。次いで、半導体装置５４００内に含まれる各種レジスタとキャッシュ５４０４が、データの退避を開始する。次いで、半導体装置５４００が有するパワーコントローラ５４０２以外の各種回路への電源電圧の供給が、パワースイッチ５４０３により停止される。次いで、割込み信号がパワーコントローラ５４０２に入力されることで、半導体装置５４００が有する各種回路への電源電圧の供給が開始される。なお、パワーコントローラ５４０２にカウンタを設けておき、電源電圧の供給が開始されるタイミングを、割込み信号の入力に依らずに、当該カウンタを用いて決めるようにしてもよい。次いで、各種レジスタとキャッシュ５４０４が、データの復帰を開始する。次いで、制御装置５４０７における命令の実行が再開される。
【０７１４】
このようなパワーゲーティングは、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において行うことができる。また、短い時間でも電源の供給を停止することができる。このため、空間的に、あるいは時間的に細かい粒度で消費電力の削減を行うことができる。
【０７１５】
パワーゲーティングを行う場合、ＣＰＵコア５４０１や周辺回路５４２２が保持する情報を短期間に退避できることが好ましい。そうすることで、短期間に電源のオンオフが可能となり、省電力の効果が大きくなる。
【０７１６】
ＣＰＵコア５４０１や周辺回路５４２２が保持する情報を短期間に退避するためには、フリップフロップ回路がその回路内でデータ退避できることが好ましい（バックアップ可能なフリップフロップ回路と呼ぶ）。また、ＳＲＡＭセルがセル内でデータ退避できることが好ましい（バックアップ可能なＳＲＡＭセルと呼ぶ）。バックアップ可能なフリップフロップ回路やＳＲＡＭセルは、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタを有することが好ましい。その結果、トランジスタが低いオフ電流を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは長期間電源供給なしに情報を保持することができる。また、トランジスタが高速なスイッチング速度を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは短期間のデータ退避および復帰が可能となる場合がある。
【０７１７】
バックアップ可能なフリップフロップ回路の例について、図３４を用いて説明する。
【０７１８】
図３４に示す半導体装置５５００は、バックアップ可能なフリップフロップ回路の一例である。半導体装置５５００は、第１の記憶回路５５０１と、第２の記憶回路５５０２と、第３の記憶回路５５０３と、読み出し回路５５０４と、を有する。半導体装置５５００には、電位Ｖ１と電位Ｖ２の電位差が、電源電圧として供給される。電位Ｖ１と電位Ｖ２は一方がハイレベルであり、他方がローレベルである。以下、電位Ｖ１がローレベル、電位Ｖ２がハイレベルの場合を例に挙げて、半導体装置５５００の構成例について説明するものとする。
【０７１９】
第１の記憶回路５５０１は、半導体装置５５００に電源電圧が供給されている期間において、データを含む信号Ｄが入力されると、当該データを保持する機能を有する。そして、半導体装置５５００に電源電圧が供給されている期間において、第１の記憶回路５５０１からは、保持されているデータを含む信号Ｑが出力される。一方、第１の記憶回路５５０１は、半導体装置５５００に電源電圧が供給されていない期間においては、データを保持することができない。すなわち、第１の記憶回路５５０１は、揮発性の記憶回路と呼ぶことができる。
【０７２０】
第２の記憶回路５５０２は、第１の記憶回路５５０１に保持されているデータを読み込んで記憶する（あるいは退避する）機能を有する。第３の記憶回路５５０３は、第２の記憶回路５５０２に保持されているデータを読み込記憶する（あるいは退避する）機能を有する。読み出し回路５５０４は、第２の記憶回路５５０２または第３の記憶回路５５０３に保持されたデータを読み出して第１の記憶回路５５０１に記憶する（あるいは復帰する）機能を有する。
【０７２１】
特に、第３の記憶回路５５０３は、半導体装置５５００に電源電圧が供給されてない期間においても、第２の記憶回路５５０２に保持されているデータを読み込んで記憶する（あるいは退避する）機能を有する。
【０７２２】
図３４に示すように、第２の記憶回路５５０２はトランジスタ５５１２と容量素子５５１９とを有する。第３の記憶回路５５０３はトランジスタ５５１３と、トランジスタ５５１５と、容量素子５５２０とを有する。読み出し回路５５０４はトランジスタ５５１０と、トランジスタ５５１８と、トランジスタ５５０９と、トランジスタ５５１７と、を有する。
【０７２３】
トランジスタ５５１２は、第１の記憶回路５５０１に保持されているデータに応じた電荷を、容量素子５５１９に充放電する機能を有する。トランジスタ５５１２は、第１の記憶回路５５０１に保持されているデータに応じた電荷を容量素子５５１９に対して高速に充放電できることが望ましい。具体的には、トランジスタ５５１２が、結晶性を有するシリコン（好ましくは多結晶シリコン、更に好ましくは単結晶シリコン）をチャネル形成領域に含むことが望ましい。
【０７２４】
トランジスタ５５１３は、容量素子５５１９に保持されている電荷に従って導通状態または非導通状態が選択される。トランジスタ５５１５は、トランジスタ５５１３が導通状態であるときに、配線５５４４の電位に応じた電荷を容量素子５５２０に充放電する機能を有する。トランジスタ５５１５は、オフ電流が著しく小さいことが望ましい。具体的には、トランジスタ５５１５が、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むことが望ましい。
【０７２５】
各素子の接続関係を具体的に説明すると、トランジスタ５５１２のソース及びドレインの一方は、第１の記憶回路５５０１に接続されている。トランジスタ５５１２のソース及びドレインの他方は、容量素子５５１９の一方の電極、トランジスタ５５１３のゲート、及びトランジスタ５５１８のゲートに接続されている。容量素子５５１９の他方の電極は、配線５５４２に接続されている。トランジスタ５５１３のソース及びドレインの一方は、配線５５４４に接続されている。トランジスタ５５１３のソース及びドレインの他方は、トランジスタ５５１５のソース及びドレインの一方に接続されている。トランジスタ５５１５のソース及びドレインの他方は、容量素子５５２０の一方の電極、及びトランジスタ５５１０のゲートに接続されている。容量素子５５２０の他方の電極は、配線５５４３に接続されている。トランジスタ５５１０のソース及びドレインの一方は、配線５５４１に接続されている。トランジスタ５５１０のソース及びドレインの他方は、トランジスタ５５１８のソース及びドレインの一方に接続されている。トランジスタ５５１８のソース及びドレインの他方は、トランジスタ５５０９のソース及びドレインの一方に接続されている。トランジスタ５５０９のソース及びドレインの他方は、トランジスタ５５１７のソース及びドレインの一方、及び第１の記憶回路５５０１に接続されている。トランジスタ５５１７のソース及びドレインの他方は、配線５５４０に接続されている。また、図３４においては、トランジスタ５５０９のゲートは、トランジスタ５５１７のゲートと接続されているが、トランジスタ５５０９のゲートは、必ずしもトランジスタ５５１７のゲートと接続されていなくてもよい。
【０７２６】
トランジスタ５５１５に先の実施の形態で例示したトランジスタを適用することができる。トランジスタ５５１５のオフ電流が小さいために、半導体装置５５００は、長期間電源供給なしに情報を保持することができる。トランジスタ５５１５のスイッチング特性が良好であるために、半導体装置５５００は、高速のバックアップとリカバリを行うことができる。
【０７２７】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
【０７２８】
（実施の形態８）
本実施の形態では、本発明の一態様に係る半導体装置の一形態を、図３５、および図３６を用いて説明する。
【０７２９】
＜半導体ウエハ、チップ＞
図３５（Ａ）は、ダイシング処理が行なわれる前の基板７１１の上面図を示している。基板７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板７１１上には、複数の回路領域７１２が設けられている。回路領域７１２には、本発明の一態様に係る半導体装置などを設けることができる。
【０７３０】
複数の回路領域７１２は、それぞれが分離領域７１３に囲まれている。分離領域７１３と重なる位置に分離線（「ダイシングライン」ともいう。）７１４が設定される。分離線７１４に沿って基板７１１を切断することで、回路領域７１２を含むチップ７１５を基板７１１から切り出すことができる。図３５（Ｂ）にチップ７１５の拡大図を示す。
【０７３１】
また、分離領域７１３に導電層、半導体層などを設けてもよい。分離領域７１３に導電層、半導体層などを設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域７１３に導電層、半導体層などを設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
【０７３２】
＜電子部品＞
チップ７１５を用いた電子部品の一例について、図３６（Ａ）および図３６（Ｂ）を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向、端子の形状などに応じて、複数の規格、名称などが存在する。
【０７３３】
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
【０７３４】
図３６（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において基板７１１に本発明の一態様に係る半導体装置などを形成した後、基板７１１の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ７２１）。研削により基板７１１を薄くすることで、電子部品の小型化を図ることができる。
【０７３５】
次に、基板７１１を複数のチップ７１５に分離する「ダイシング工程」を行う（ステップＳ７２２）。そして、分離したチップ７１５を個々のリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ７２３）。ダイボンディング工程におけるチップ７１５とリードフレームとの接合は、樹脂による接合、またはテープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップ７１５を接合してもよい。
【０７３６】
次いで、リードフレームのリードとチップ７１５上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ７２４）。金属の細線には、銀線、金線などを用いることができる。また、ワイヤーボンディングは、例えば、ボールボンディング、またはウェッジボンディングを用いることができる。
【０７３７】
ワイヤーボンディングされたチップ７１５は、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップ７１５とリードを接続するワイヤーを機械的な外力から保護することができ、また水分、埃などによる特性の劣化（信頼性の低下）を低減することができる。
【０７３８】
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７２７）。
【０７３９】
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ７２８）。そして外観形状の良否、動作不良の有無などを調べる「検査工程」（ステップＳ７２９）を経て、電子部品が完成する。
【０７４０】
また、完成した電子部品の斜視模式図を図３６（Ｂ）に示す。図３６（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）の斜視模式図を示している。図３６（Ｂ）に示す電子部品７５０は、リード７５５およびチップ７１５を有する。電子部品７５０は、チップ７１５を複数有していてもよい。
【０７４１】
図３６（Ｂ）に示す電子部品７５０は、例えばプリント基板７５２に実装される。このような電子部品７５０が複数組み合わされて、それぞれがプリント基板７５２上で電気的に接続されることで電子部品が実装された基板（実装基板７５４）が完成する。完成した実装基板７５４は、電子機器などに用いられる。
【０７４２】
（実施の形態９）
＜電子機器＞
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図３７に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
【０７４３】
図３７（Ａ）は、自動車の一例を示す外観図である。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。
【０７４４】
図３７（Ｂ）に示す情報端末２９１０は、筐体２９１１、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
【０７４５】
図３７（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。また、ノート型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
【０７４６】
図３７（Ｄ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、および接続部２９４６等を有する。操作スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
【０７４７】
図３７（Ｅ）にバングル型の情報端末の一例を示す。情報端末２９５０は、筐体２９５１、および表示部２９５２等を有する。また、情報端末２９５０は、筐体２９５１の内側にアンテナ、バッテリなどを備える。表示部２９５２は、曲面を有する筐体２９５１に支持されている。表示部２９５２には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末２９５０を提供することができる。
【０７４８】
図３７（Ｆ）に腕時計型の情報端末の一例を示す。情報端末２９６０は、筐体２９６１、表示部２９６２、バンド２９６３、バックル２９６４、操作スイッチ２９６５、入出力端子２９６６などを備える。また、情報端末２９６０は、筐体２９６１の内側にアンテナ、バッテリなどを備える。情報端末２９６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
【０７４９】
表示部２９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部２９６２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部２９６２に表示されたアイコン２９６７に触れることで、アプリケーションを起動することができる。操作スイッチ２９６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末２９６０に組み込まれたオペレーティングシステムにより、操作スイッチ２９６５の機能を設定することもできる。
【０７５０】
また、情報端末２９６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末２９６０は入出力端子２９６６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子２９６６を介して充電を行うこともできる。なお、充電動作は入出力端子２９６６を介さずに無線給電により行ってもよい。
【０７５１】
例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した電子機器の制御情報や、制御プログラムなどを長期間保持することができる。本発明の一態様に係る半導体装置を用いることで、信頼性の高い電子機器を実現することができる。
【０７５２】
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
【実施例１】
【０７５３】
本実施例では、本発明の一態様に係るトランジスタと同様の構成の酸化物を有する、トランジスタを作製し、走査透過型電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を用いて観察を行い、図３８（Ａ）（Ｂ）に示す断面ＳＴＥＭ像を撮影した。本実施例で作製したトランジスタは、チャネル長０．２９μｍ、チャネル幅０．２３μｍである。以下に、当該トランジスタの詳細な構成について説明する。
【０７５４】
本実施例で作製したトランジスタでは、基板としてｐ型シリコン単結晶ウエハを用いた。基板上に膜厚４００ｎｍの熱酸化膜が形成され、熱酸化膜上に膜厚４０ｎｍの酸化アルミニウム膜が形成され、酸化アルミニウム膜上に膜厚１６０ｎｍの酸化窒化シリコン膜が形成されている。該酸化窒化シリコン膜に開口が形成されており、開口に埋め込まれるように、膜厚４０ｎｍの窒化タンタル膜、膜厚５ｎｍの窒化チタン膜、膜厚１０５ｎｍのタングステン膜が順に積層される。この積層膜はトランジスタのバックゲートとして機能する。
【０７５５】
タングステン膜の上に、膜厚１０ｎｍの酸化窒化シリコン膜、膜厚２０ｎｍの酸化ハフニウム膜、膜厚３０ｎｍの酸化窒化シリコン膜（図３８（Ａ）（Ｂ）においてＢＧＩ−ＳｉＯＮの符号を付す。）が順に積層される。この積層膜はトランジスタのバックゲートに対するゲート絶縁膜として機能する。
【０７５６】
膜厚３０ｎｍの酸化窒化シリコン膜の上に、膜厚５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（以下、第１の酸化物膜とよぶ。）が形成されている。第１の酸化物膜は、ＤＣスパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、電力０．５ｋＷ、基板温度２００℃の条件にて成膜した。
【０７５７】
第１の酸化物膜の上に、膜厚１５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（以下、第２の酸化物膜とよぶ。）が形成されている。第２の酸化物膜は、ＤＣスパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、アルゴンガス流量４０ｓｃｃｍ、酸素ガス流量５ｓｃｃｍ、圧力０．７Ｐａ、電力０．５ｋＷ、基板温度１３０℃の条件にて成膜した。少なくとも第２の酸化物膜は、チャネル形成領域を有する。なお、図３８（Ａ）（Ｂ）において、第１の酸化物膜と第２の酸化物膜の積層膜にＳ１＼Ｓ２の符号を付す。
【０７５８】
第２の酸化物膜の上に、膜厚１０ｎｍの酸化窒化シリコン膜（図３８（Ａ）（Ｂ）においてＴＧＩ−ＳｉＯＮの符号を付す。）が形成されている。この酸化窒化シリコン膜はトランジスタのトップゲートに対するゲート絶縁膜として機能する。
【０７５９】
酸化窒化シリコン膜の上に、膜厚１０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（以下、導電性酸化物膜とよぶ。図３８（Ａ）（Ｂ）において、ＯＣの符号を付す。）が形成されている。該導電性酸化物膜は、ＤＣスパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、電力０．５ｋＷ、基板温度２００℃の条件にて成膜した。
【０７６０】
導電性酸化物膜の上に、膜厚１０ｎｍの窒化チタン膜（図３８（Ａ）（Ｂ）においてＴｉＮの符号を付す。）、膜厚５０ｎｍのタングステン膜（図３８（Ａ）（Ｂ）においてＷの符号を付す。）が順に積層される。この積層膜はトランジスタのトップゲートとして機能する。
【０７６１】
以上のような構成のトランジスタについて、日立製作所製「ＨＤ−２７００」を用いて、加速電圧を２００ｋＶとして、倍率３０万倍で断面ＳＴＥＭ像を撮影した。図３８（Ａ）は上記の方法で撮影した断面ＳＴＥＭ像であり、図３８（Ｂ）は図３８（Ａ）の破線で囲んだ領域を拡大した断面ＳＴＥＭ像である。
【０７６２】
図３８（Ａ）（Ｂ）に示すように、本実施例で作製したトランジスタは、第２の酸化物膜の側面と上面が交わる端部がラウンド状である。このように第２の酸化物膜の端部が角を有さない形状にすることで、該端部の上に形成される膜、例えばトップゲートに対するゲート絶縁膜などの被覆性を向上させることができる。
【０７６３】
以上、本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
【実施例２】
【０７６４】
本実施例では、本発明の一態様に係るトランジスタの電気特性について説明する。
【０７６５】
（サンプル１）
サンプル１のトランジスタでは、上記実施例で示したトランジスタの作製方法において、トップゲートとして機能する積層膜の形成後に、窒素雰囲気にて４００℃、１時間の加熱処理を行った。加熱処理後に、ＡＬＤ法にて、第１の酸化アルミニウムからなる絶縁膜を７ｎｍ成膜した。その後、第１の酸化アルミニウムからなる絶縁膜、タングステン膜、窒化チタン膜、導電性酸化物膜をエッチングして第１の酸化アルミニウムからなる絶縁体とトップゲートを形成した。
【０７６６】
レジストマスクを用いて第１の酸化アルミニウムからなる絶縁膜、タングステン膜、窒化チタン膜のドライエッチングを行い、レジストマスク除去後に、導電性酸化物膜のウェットエッチングを行った。
【０７６７】
次に、第１の酸化アルミニウムからなる絶縁体とトップゲートをマスクに用いて、酸化窒化シリコン膜をエッチングし、トップゲートに対するゲート絶縁膜を形成した。酸化窒化シリコン膜のエッチングには、ドライエッチングを用いた。
【０７６８】
次に、トップゲートに対するゲート絶縁膜、トップゲート、および第１の酸化アルミニウムからなる絶縁体を覆うようにＡＬＤ法により第２の酸化アルミニウムからなる絶縁膜を３ｎｍ成膜した。当該絶縁膜に対して異方性エッチングを行うことで、トップゲートに対するゲート絶縁膜、トップゲート、および第１の酸化アルミニウムからなる絶縁体の側面に接する、第２の酸化アルミニウムからなる絶縁体を形成した。
【０７６９】
次に、プラズマ処理を行い、第１の酸化物膜と第２の酸化物膜からなる酸化物膜に低抵抗領域を形成した。プラズマ処理は、プラズマＣＶＤ装置を用い、アルゴンと窒素の混合ガスに高周波を印加することで行った。
【０７７０】
次に、酸化物膜、トップゲートに対するゲート絶縁膜、トップゲート、第１の酸化アルミニウムからなる絶縁体、および第２の酸化アルミニウムからなる絶縁体を覆うようにプラズマＣＶＤ法により窒化シリコン膜を２０ｎｍ成膜した。サンプル１のトランジスタでは、プラズマ処理および窒化シリコン膜の成膜により酸化物膜に低抵抗領域を設けた。
【０７７１】
さらに、窒化シリコン膜上に層間絶縁膜を形成し、当該層間絶縁膜の平坦化処理後に酸化物膜、トップゲート、およびバックゲートに到達するコンタクトホールを形成し、プラグや配線を形成してサンプル１のトランジスタを作製した。
【０７７２】
上記以外の作製方法については、他の実施の形態、および実施例を参酌できる。
【０７７３】
（サンプル２）
サンプル２のトランジスタは、酸化物膜への低抵抗領域の形成において、プラズマ処理を行わず、窒化シリコン膜の成膜のみで酸化物膜に低抵抗領域を設けた。
【０７７４】
上記以外の作製方法については、サンプル１のトランジスタの作製方法、他の実施の形態、および実施例を参酌できる。
【０７７５】
（サンプル３）
サンプル３のトランジスタは、酸化物膜として、第１の酸化物膜と第２の酸化物膜からなる積層膜を覆うように第３の酸化物膜を設けた。第１の酸化物膜と第２の酸化物膜の側面は第３の酸化物膜に覆われており、第３の酸化物膜の側端部が、第１の酸化物膜と第２の酸化物膜を包含するように形成した。
【０７７６】
また、サンプル１で行ったトップゲートとして機能する積層膜の形成後の窒素雰囲気での加熱処理は行っていない。トップゲートとして機能する積層膜の形成後に、ＡＬＤ法にて、第１の酸化アルミニウムからなる絶縁膜を７ｎｍ成膜した。
【０７７７】
次に、第１の酸化アルミニウムからなる絶縁膜上に、プラズマＣＶＤ法にて、酸化窒化シリコン膜を１００ｎｍ成膜した。その後、酸化窒化シリコン膜、第１の酸化アルミニウムからなる絶縁膜、タングステン膜、窒化チタン膜、および導電性酸化物膜をエッチングして酸化窒化シリコンからなる絶縁体、第１の酸化アルミニウムからなる絶縁体、およびトップゲートを形成した。酸化窒化シリコンからなる絶縁体は、第１の酸化アルミニウムからなる絶縁膜、タングステン膜、窒化チタン膜、および導電性酸化物膜のエッチングにおいて、ハードマスクとして機能することができる。
【０７７８】
次に、酸化窒化シリコンからなる絶縁体、第１の酸化アルミニウムからなる絶縁体、およびトップゲートをマスクに用いて、酸化窒化シリコン膜をエッチングし、トップゲートに対するゲート絶縁膜を形成した。酸化窒化シリコン膜のエッチングには、ドライエッチングを用いた。
【０７７９】
次に、トップゲートに対するゲート絶縁膜、トップゲート、第１の酸化アルミニウムからなる絶縁体、および酸化窒化シリコンからなる絶縁体を覆うようにＡＬＤ法により第２の酸化アルミニウムからなる絶縁膜を３ｎｍ成膜した。当該絶縁膜に対して異方性エッチングを行うことで、トップゲートに対するゲート絶縁膜、トップゲート、第１の酸化アルミニウムからなる絶縁体、および酸化窒化シリコンからなる絶縁体の側面に接する、第２の酸化アルミニウムからなる絶縁体を形成した。
【０７８０】
その後、サンプル１の作製で行ったようなプラズマ処理は行わず、酸化物膜、トップゲートに対するゲート絶縁膜、トップゲート、第１の酸化アルミニウムからなる絶縁体、酸化窒化シリコンからなる絶縁体、および第２の酸化アルミニウムからなる絶縁体を覆うようにプラズマＣＶＤ法により窒化シリコン膜を２０ｎｍ成膜した。サンプル３のトランジスタでは、窒化シリコン膜の成膜により酸化物膜に低抵抗領域を設けた。
【０７８１】
さらに、窒化シリコン膜上に層間絶縁膜を形成し、当該層間絶縁膜の平坦化処理後に酸化物膜、トップゲート、およびバックゲートに到達するコンタクトホールを形成し、プラグや配線を形成してサンプル３のトランジスタを作製した。
【０７８２】
上記以外の作製方法については、サンプル１およびサンプル２のトランジスタの作製方法、他の実施の形態、および実施例を参酌できる。
【０７８３】
（電気特性）
サンプル１の電気特性として、初期特性を図３９に、１２時間までの信頼性試験結果を図４０に示す。
【０７８４】
サンプル１のトランジスタにおいては、チャネル長（Ｌ）が２．９４μｍ、チャネル幅（Ｗ）が９．８８μｍ（以降、Ｌ／Ｗ＝２．９４／９．８８μｍと表記する）のサンプル１Ａ、およびＬ／Ｗ＝９．９４／９．８８μｍのサンプル１Ｂについて初期特性の測定を行った。
【０７８５】
サンプル１Ａ（Ｌ／Ｗ＝２．９４／９．８８μｍ）では、ドレイン電圧３．３Ｖ、ゲート電圧３．３Ｖにおけるオン電流は、１．２２×１０−４Ａだった。また、ドレイン電圧３．３Ｖにおけるサブスレッショルド係数（以降、Ｓ値と表記する）は、７０．４ｍＶ／ｄｅｃ．であった。また、ドレイン電圧３．３Ｖにおけるシフト電圧（以降、Ｖｓｈと表記する）は、−０．９６Ｖであった。また、ドレイン電圧３．３Ｖにおけるしきい値電圧（以降、Ｖｔｈと表記する）は、−０．３５Ｖであった。
【０７８６】
ここで、本明細書におけるしきい値電圧（Ｖｔｈ）及びシフト電圧（Ｖｓｈ）について説明する。Ｖｔｈは、ゲート電圧Ｖｇ［Ｖ］を横軸、ドレイン電流の平方根Ｉｄ１／２［Ａ］を縦軸としてプロットしたＶｇ−Ｉｄ曲線において、曲線上の傾きが最大である点における接線と、Ｉｄ１／２＝０の直線（すなわちＶｇ軸）との交点におけるゲート電圧と定義する。なお、ここでは、ドレイン電圧Ｖｄ＝３．３Ｖとして、Ｖｔｈを算出する。
【０７８７】
また、Ｉｄ−Ｖｇ特性におけるドレイン電流の立ち上がりのゲート電圧をＶｓｈと呼ぶ。本明細書におけるＶｓｈは、ゲート電圧Ｖｇ［Ｖ］を横軸、ドレイン電流Ｉｄ［Ａ］の対数を縦軸としてプロットしたＶｇ−Ｉｄ曲線において、曲線上の傾きが最大である点における接線と、Ｉｄ＝１．０×１０−１２［Ａ］の直線との交点におけるゲート電圧と定義する。なお、ここではドレイン電圧Ｖｄ＝３．３Ｖとして、Ｖｓｈを算出する。
【０７８８】
サンプル１Ｂ（Ｌ／Ｗ＝９．９４／９．８８μｍ）では、ドレイン電圧３．３Ｖ、ゲート電圧３．３Ｖにおけるオン電流は、２．９７×１０−５Ａだった。また、ドレイン電圧３．３ＶにおけるＳ値は、７２．０ｍＶ／ｄｅｃ．であった。また、ドレイン電圧３．３ＶにおけるＶｓｈは、−０．４８Ｖであった。また、ドレイン電圧３．３ＶにおけるＶｔｈは、＋０．２１Ｖであった。
【０７８９】
また、図４０に、サンプル１Ｂ（Ｌ／Ｗ＝９．９４／９．８８μｍ）における、プラスゲートＢＴ（Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験の結果を示す。図中、プラスゲートＢＴストレス試験でのＩｄ−Ｖｇ特性の変化と、Ｖｓｈの変動値（ΔＶｓｈ）を示している。なお、以下のストレス試験では基板温度１２５℃で行う。プラスゲートＢＴストレス試験では、まず、バックゲート電圧を０Ｖ、ドレイン電圧を０．１Ｖまたは３．３Ｖとし、ゲート電圧を−３．３Ｖから＋３．３Ｖまで０．１Ｖステップで掃引させることでストレス試験前のＩｄ−Ｖｇ特性を測定する。次に、ドレイン電圧を０Ｖ、バックゲート電圧を０Ｖとし、ゲート電圧として３．６３Ｖを印加してストレス試験後のＩｄ−Ｖｇ特性を測定した。なお、測定は、ストレス印加後、１００秒、３００秒、６００秒、１０００秒、３０分、１時間、２時間、１００００秒（２．７８時間）、５時間、９時間、１２時間後に行った。図４０中の矢印は、プラスゲートＢＴストレス試験において、サンプル１Ｂの特性がマイナスシフトしていることを示している。また、図４０に示すように、１２時間のプラスゲートＢＴストレス試験前後のΔＶｓｈは、−０．１４Ｖであった。
【０７９０】
サンプル２の電気特性として、初期特性を図４１に、１２０時間までの信頼性試験結果を図４２に示す。
【０７９１】
サンプル２のトランジスタにおいては、Ｌ／Ｗ＝２．９４／９．８８μｍのサンプル２Ａ、およびＬ／Ｗ＝９．９４／９．８８μｍのサンプル２Ｂについて初期特性の測定を行った。
【０７９２】
サンプル２Ａ（Ｌ／Ｗ＝２．９４／９．８８μｍ）では、ドレイン電圧３．３Ｖ、ゲート電圧３．３Ｖにおけるオン電流は、６．４４×１０−５Ａだった。また、ドレイン電圧３．３ＶにおけるＳ値は、７２．４ｍＶ／ｄｅｃ．であった。また、ドレイン電圧３．３ＶにおけるＶｓｈは、−１．１１Ｖであった。また、ドレイン電圧３．３ＶにおけるＶｔｈは、−０．４７Ｖであった。
【０７９３】
サンプル２Ｂ（Ｌ／Ｗ＝９．９４／９．８８μｍ）では、ドレイン電圧３．３Ｖ、ゲート電圧３．３Ｖにおけるオン電流は、２．０３×１０−５Ａだった。また、ドレイン電圧３．３ＶにおけるＳ値は、６８．８ｍＶ／ｄｅｃ．であった。また、ドレイン電圧３．３ＶにおけるＶｓｈは、−０．２７Ｖであった。また、ドレイン電圧３．３ＶにおけるＶｔｈは、＋０．２１Ｖであった。
【０７９４】
また、サンプル２Ｂ（Ｌ／Ｗ＝９．９４／９．８８μｍ）における、プラスゲートＢＴストレス試験の結果を示す。測定は、ストレス印加後、１００秒、３００秒、６００秒、１０００秒、３０分、１時間、２時間、１００００秒（２．７８時間）、５時間、９時間、１２時間後に行った。さらに６時間おきに測定を行い、１２０時間まで試験を続けた。図４２に示すように、１２０時間のプラスゲートＢＴストレス試験前後のＶｓｈの変動値（ΔＶｓｈ）は、−０．０９Ｖ、Ｖｔｈの変動値（ΔＶｔｈ）は、−０．０４Ｖであった。また、１２０時間の試験を通じて、ＶｓｈおよびＶｔｈともに、０．１Ｖ以上変動することは無かった。
【０７９５】
サンプル３の電気特性として、初期特性を図４３に示す。
【０７９６】
サンプル３のトランジスタにおいては、Ｌ／Ｗ＝０．３４／０．２２μｍのサンプル３Ａ、Ｌ／Ｗ＝０．４４／０．２２μｍのサンプル３Ｂ、およびＬ／Ｗ＝１．４９／０．２２μｍのサンプル３Ｃについて初期特性の測定を行った。
【０７９７】
サンプル３Ａ（Ｌ／Ｗ＝０．３４／０．２２μｍ）では、ドレイン電圧３．３Ｖ、ゲート電圧３．３Ｖにおけるオン電流は、１．５５×１０−５Ａだった。また、ドレイン電圧３．３ＶにおけるＳ値は、８８．２ｍＶ／ｄｅｃ．であった。また、ドレイン電圧３．３ＶにおけるＶｓｈは、−０．９０Ｖであった。また、ドレイン電圧３．３ＶにおけるＶｔｈは、−０．２８Ｖであった。
【０７９８】
サンプル３Ｂ（Ｌ／Ｗ＝０．４４／０．２２μｍ）では、ドレイン電圧３．３Ｖ、ゲート電圧３．３Ｖにおけるオン電流は、１．０４×１０−５Ａだった。また、ドレイン電圧３．３ＶにおけるＳ値は、８６．７ｍＶ／ｄｅｃ．であった。また、ドレイン電圧３．３ＶにおけるＶｓｈは、−０．５８Ｖであった。また、ドレイン電圧３．３ＶにおけるＶｔｈは、＋０．３７Ｖであった。
【０７９９】
サンプル３Ｃ（Ｌ／Ｗ＝１．４９／０．２２μｍ）では、ドレイン電圧３．３Ｖ、ゲート電圧３．３Ｖにおけるオン電流は、４．０５×１０−６Ａだった。また、ドレイン電圧３．３ＶにおけるＳ値は、７６．６ｍＶ／ｄｅｃ．であった。また、ドレイン電圧３．３ＶにおけるＶｓｈは、＋０．０５Ｖであった。また、ドレイン電圧３．３ＶにおけるＶｔｈは、＋０．８４Ｖであった。
【０８００】
以上、本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
【符号の説明】
【０８０１】
１００    容量素子
１１０    導電体
１１２    導電体
１２０    導電体
１３０    絶縁体
１５０    絶縁体
１５５    絶縁体
２００    トランジスタ
２０１    基板
２０３    導電体
２０３ａ    導電体
２０３ｂ    導電体
２０５    導電体
２０５ａ    導電体
２０５ｂ    導電体
２０７    導電体
２１０    絶縁体
２１２    絶縁体
２１３    導電体
２１４    絶縁体
２１６    絶縁体
２１８    導電体
２２０    絶縁体
２２２    絶縁体
２２４    絶縁体
２２４Ａ    絶縁膜
２２４ｂ    絶縁体
２３０    酸化物
２３０ａ    酸化物
２３０Ａ    酸化膜
２３０ｂ    酸化物
２３０Ｂ    酸化膜
２３０ｃ    酸化物
２３１    領域
２３１ａ    領域
２３１ｂ    領域
２３２    領域
２３２ａ    領域
２３２ｂ    領域
２３３    領域
２３３ａ    領域
２３３ｂ    領域
２３４    領域
２３９    領域
２４６    導電体
２４８    導電体
２５０    絶縁体
２５０Ａ    絶縁膜
２５１    絶縁体
２５２    導電体
２５４    導電体
２５６    導電体
２６０    導電体
２６０ａ    導電体
２６０Ａ    導電膜
２６０ｂ    導電体
２６０Ｂ    導電膜
２６０ｃ    導電体
２６５    導電体
２７０    絶縁体
２７０Ａ    絶縁膜
２７２    絶縁体
２７２Ａ    絶縁膜
２７４    絶縁体
２８０    絶縁体
２８２    絶縁体
２８４    絶縁体
２８６    絶縁体
３００    トランジスタ
３１１    基板
３１３    半導体領域
３１４ａ    低抵抗領域
３１４ｂ    低抵抗領域
３１５    絶縁体
３１６    導電体
３２０    絶縁体
３２２    絶縁体
３２４    絶縁体
３２６    絶縁体
３２８    導電体
３３０    導電体
３５０    絶縁体
３５２    絶縁体
３５４    絶縁体
３５６    導電体
３６０    絶縁体
３６２    絶縁体
３６４    絶縁体
３６６    導電体
３７０    絶縁体
３７２    絶縁体
３７４    絶縁体
３７６    導電体
３８０    絶縁体
３８２    絶縁体
３８４    絶縁体
３８６    導電体
４００    トランジスタ
４０３    導電体
４０３ａ    導電体
４０３ｂ    導電体
４０５    導電体
４０５ａ    導電体
４０５ｂ    導電体
４１０    導電体
４２４    絶縁体
４２４ａ    絶縁体
４２４ｂ    絶縁体
４３０    酸化物
４３０ａ１    酸化物
４３０ａ２    酸化物
４３０ｂ１    酸化物
４３０ｂ２    酸化物
４３０ｃ    酸化物
４４４    絶縁体
４５０    絶縁体
４５１ａ    絶縁体
４５１ｂ    絶縁体
４５２    導電体
４５２ａ    導電体
４５２ｂ    導電体
４５４    導電体
４５４ａ    導電体
４５４ｂ    導電体
４６０    導電体
４６０ａ    導電体
４６０ｂ    導電体
４６０ｃ    導電体
４７０    絶縁体
４７２    絶縁体
５００    構造
６００ａ    メモリセル
６００ｂ    メモリセル
７１１    基板
７１２    回路領域
７１３    分離領域
７１４    分離線
７１５    チップ
７５０    電子部品
７５２    プリント基板
７５４    実装基板
７５５    リード
１４００    ＤＯＳＲＡＭ
１４０５    コントローラ
１４１０    行回路
１４１１    デコーダ
１４１２    ワード線ドライバ回路
１４１３    列セレクタ
１４１４    センスアンプドライバ回路
１４１５    列回路
１４１６    グローバルセンスアンプアレイ
１４１７    入出力回路
１４２０    センスアンプアレイ
１４２２    メモリセルアレイ
１４２３    センスアンプアレイ
１４２５    ローカルメモリセルアレイ
１４２６    ローカルセンスアンプアレイ
１４４４    スイッチアレイ
１４４５    メモリセル
１４４６    センスアンプ
１４４７    グローバルセンスアンプ
２９１０    情報端末
２９１１    筐体
２９１２    表示部
２９１３    カメラ
２９１４    スピーカ部
２９１５    操作スイッチ
２９１６    外部接続部
２９１７    マイク
２９２０    ノート型パーソナルコンピュータ
２９２１    筐体
２９２２    表示部
２９２３    キーボード
２９２４    ポインティングデバイス
２９４０    ビデオカメラ
２９４１    筐体
２９４２    筐体
２９４３    表示部
２９４４    操作スイッチ
２９４５    レンズ
２９４６    接続部
２９５０    情報端末
２９５１    筐体
２９５２    表示部
２９６０    情報端末
２９６１    筐体
２９６２    表示部
２９６３    バンド
２９６４    バックル
２９６５    操作スイッチ
２９６６    入出力端子
２９６７    アイコン
２９８０    自動車
２９８１    車体
２９８２    車輪
２９８３    ダッシュボード
２９８４    ライト
３００１    配線
３００２    配線
３００３    配線
３００４    配線
３００５    配線
３００６    配線
３１１０    ＯＳ−ＦＰＧＡ
３１１１    コントローラ
３１１２    ワードドライバ
３１１３    データドライバ
３１１５    プログラマブルエリア
３１１７    ＩＯＢ
３１１９    コア
３１２０    ＬＡＢ
３１２１    ＰＬＥ
３１２３    ブロック
３１２４    レジスタブロック
３１２５    セレクタ
３１２６    ＣＭ
３１２７    パワースイッチ
３１２８    ＣＭ
３１３０    ＳＡＢ
３１３１    ＳＢ
３１３３    ＰＲＳ
３１３５    ＣＭ
３１３７    メモリ回路
３１３７Ｂ    メモリ回路
３１４０    ＯＳ−ＦＦ
３１４１    ＦＦ
３１４２    シャドウレジスタ
３１４３    メモリ回路
３１４３Ｂ    メモリ回路
３１８８    インバータ回路
３１８９    インバータ回路
５４００    半導体装置
５４０１    ＣＰＵコア
５４０２    パワーコントローラ
５４０３    パワースイッチ
５４０４    キャッシュ
５４０５    バスインターフェース
５４０６    デバッグインターフェース
５４０７    制御装置
５４０８    ＰＣ
５４０９    パイプラインレジスタ
５４１０    パイプラインレジスタ
５４１１    ＡＬＵ
５４１２    レジスタファイル
５４２１    パワーマネージメントユニット
５４２２    周辺回路
５４２３    データバス
５５００    半導体装置
５５０１    記憶回路
５５０２    記憶回路
５５０３    記憶回路
５５０４    回路
５５０９    トランジスタ
５５１０    トランジスタ
５５１２    トランジスタ
５５１３    トランジスタ
５５１５    トランジスタ
５５１７    トランジスタ
５５１８    トランジスタ
５５１９    容量素子
５５２０    容量素子
５５４０    配線
５５４１    配線
５５４２    配線
５５４３    配線
５５４４    配線
【図１】
2018129503.tif 000003
【図２】
2018129503.tif 000004
【図３】
2018129503.tif 000005
【図４】
2018129503.tif 000006
【図５】
2018129503.tif 000007
【図６】
2018129503.tif 000008
【図７】
2018129503.tif 000009
【図８】
2018129503.tif 000010
【図９】
2018129503.tif 000011
【図１０】
2018129503.tif 000012
【図１１】
2018129503.tif 000013
【図１２】
2018129503.tif 000014
【図１３】
2018129503.tif 000015
【図１４】
2018129503.tif 000016
【図１５】
2018129503.tif 000017
【図１６】
2018129503.tif 000018
【図１７】
2018129503.tif 000019
【図１８】
2018129503.tif 000020
【図１９】
2018129503.tif 000021
【図２０】
2018129503.tif 000022
【図２１】
2018129503.tif 000023
【図２２】
2018129503.tif 000024
【図２３】
2018129503.tif 000025
【図２４】
2018129503.tif 000026
【図２５】
2018129503.tif 000027
【図２６】
2018129503.tif 000028
【図２７】
2018129503.tif 000029
【図２８】
2018129503.tif 000030
【図２９】
2018129503.tif 000031
【図３０】
2018129503.tif 000032
【図３１】
2018129503.tif 000033
【図３２】
2018129503.tif 000034
【図３３】
2018129503.tif 000035
【図３４】
2018129503.tif 000036
【図３５】
2018129503.tif 000037
【図３６】
2018129503.tif 000038
【図３７】
2018129503.tif 000039
【図３８】
2018129503.tif 000040
【図３９】
2018129503.tif 000041
【図４０】
2018129503.tif 000042
【図４１】
2018129503.tif 000043
【図４２】
2018129503.tif 000044
【図４３】
2018129503.tif 000045