(57)【要約】【課題】トランスの偏磁を抑える。【解決手段】スイッチ駆動回路は、トランスに第１方向の励磁電流ＩＡＤを供給する第１サイクルＴＡＤ（＝ＴｒＡ及びＴｒＤがオン）と、トランスに第２方向の励磁電流ＩＢＣを供給する第２サイクルＴＢＣ（＝ＴｒＢ及びＴｒＣがオン）と、を交互に切り替えるように、トランスに接続されたフルブリッジ出力段を駆動する。ここで、スイッチ駆動回路は、両サイクルＴＡＤ及びＴＢＣのうち、一方のサイクルで流れた励磁電流の大きさに応じて、他方のサイクルの動作変化要因となるフルブリッジ出力段の同時オフ時間を設定する。具体的には、ＩＡＤに応じてｄＢ及びｄＣ（＝ＴｒＡオフ→ＴｒＢオンの遅延時間、及び、ＴｒＤオフ→ＴｒＣオンの遅延時間）を設定し、ＩＢＣに応じてｄＡ及びｄＤ（＝ＴｒＢオフ→ＴｒＡオンの遅延時間、ＴｒＣオフ→ＴｒＤオンの遅延時間）を設定する。【選択図】図６
2018046643.tif 000002
【特許請求の範囲】
【請求項１】
トランスに第１方向の励磁電流を供給する第１サイクルと、前記トランスに第２方向の励磁電流を供給する第２サイクルと、を交互に切り替えるように、前記トランスに接続されたフルブリッジ出力段を駆動するものであり、
前記第１サイクルと前記第２サイクルのうち、一方のサイクルで流れた励磁電流の大きさに応じて、他方のサイクルの動作変化要因となる前記フルブリッジ出力段の同時オフ時間を設定することを特徴とするスイッチ駆動回路。
【請求項２】
トランスに第１方向の励磁電流を供給する第１サイクルと、前記トランスに第２方向の励磁電流を供給する第２サイクルと、を交互に切り替えるように、前記トランスに接続されたフルブリッジ出力段を駆動するものであり、
前記第１サイクルで流れた励磁電流と前記第２サイクルで流れた励磁電流とを平均化した平均励磁電流の大きさに応じて、前記フルブリッジ出力段の同時オフ時間を設定することを特徴とするスイッチ駆動回路。
【請求項３】
トランスに第１方向の励磁電流を供給する第１サイクルと、前記トランスに第２方向の励磁電流を供給する第２サイクルと、を交互に切り替えるように、前記トランスに接続されたフルブリッジ出力段を駆動するものであり、
前記第１サイクルと前記第２サイクルのうち、一方のサイクルで流れた励磁電流の大きさに応じて、他方のサイクル移行時における前記フルブリッジ出力段の同時オフ時間を設定するモードと、前記第１サイクルで流れた励磁電流と前記第２サイクルで流れた励磁電流とを平均化した平均励磁電流の大きさに応じて、前記フルブリッジ出力段の同時オフ時間を設定するモードを備えており、
動作モード切替信号に応じて、上記いずれのモードとするかを切り替えることを特徴とするスイッチ駆動回路。
【請求項４】
前記励磁電流または前記平均励磁電流が大きいほど前記同時オフ時間を短縮し、前記励磁電流または前記平均励磁電流が小さいほど前記同時オフ時間を延長することを特徴とする請求項１〜請求項３のいずれか一項に記載のスイッチ駆動回路。
【請求項５】
前記フルブリッジ出力段を位相シフト方式でＰＷＭ駆動することを特徴とする請求項１〜請求項４のいずれか一項に記載のスイッチ駆動回路。
【請求項６】
互いに電磁結合された一次巻線と二次巻線を含むトランスと；
入力電圧が印加される電源端と第１接地端との間に接続されたフルブリッジ出力段と；
前記トランスに第１方向の励磁電流を供給する第１サイクルと、前記トランスに第２方向の励磁電流を供給する第２サイクルと、を交互に切り替えるように、前記フルブリッジ出力段を駆動する請求項１〜請求項５のいずれか一項に記載のスイッチ駆動回路と、
前記トランスの二次巻線に現れる誘起電圧から出力電圧を生成する整流平滑部と、
を有することを特徴とするスイッチング電源装置。
【請求項７】
前記フルブリッジ出力段は、
前記電源端と前記一次巻線の第１端との間に接続された第１上側スイッチと、
前記一次巻線の第１端と前記第１接地端との間に接続された第１下側スイッチと、
前記電源端と前記一次巻線の第２端との間に接続された第２上側スイッチと、
前記一次巻線の第２端と前記第１接地端との間に接続された第２下側スイッチと、
を含むことを特徴とする請求項６に記載のスイッチング電源装置。
【請求項８】
前記整流平滑部は、
前記二次巻線の第１端と第２接地端との間に接続された第１整流素子と、
前記二次巻線の第２端と前記第２接地端との間に接続された第２整流素子と、
第１端が前記二次巻線の中点タップに接続されて第２端が前記出力電圧の出力端に接続されたチョークコイルと、
第１端が前記出力電圧の出力端に接続されて第２端が前記第２接地端に接続された平滑キャパシタと、
を含むことを特徴とする請求項６または請求項７に記載のスイッチング電源装置。
【請求項９】
前記第１整流素子及び前記第２整流素子は、いずれも整流ダイオードであることを特徴とする請求項８に記載のスイッチング電源装置。
【請求項１０】
前記第１整流素子及び前記第２整流素子は、いずれも同期整流トランジスタであり、
前記スイッチ駆動回路は、前記フルブリッジ出力段と共に各同期整流トランジスタを駆動することを特徴とする請求項８に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ駆動回路及びこれを用いたスイッチング電源装置に関する。
【背景技術】
【０００２】
従来より、大容量の直流変換が必要とされるアプリケーションの電源手段として、フルブリッジ出力段を用いたスイッチング電源装置が広く用いられている。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−０５５８５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のスイッチング電源装置では、フルブリッジ出力段を形成するスイッチ素子の特性ばらつきに起因して、トランスの偏磁を生じるという課題があった。
【０００６】
本明細書中に開示されている発明は、本願の発明者により見出された上記課題に鑑み、トランスの偏磁を抑えることのできるスイッチ駆動回路、及び、これを用いたスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本明細書中に開示されているスイッチ駆動回路は、トランスに第１方向の励磁電流を供給する第１サイクルと、前記トランスに第２方向の励磁電流を供給する第２サイクルと、を交互に切り替えるように、前記トランスに接続されたフルブリッジ出力段を駆動するものであり、前記第１サイクルと前記第２サイクルのうち、一方のサイクルで流れた励磁電流の大きさに応じて、他方のサイクルの動作変化要因となる前記フルブリッジ出力段の同時オフ時間を設定する構成（第１の構成）とされている。
【０００８】
また、本明細書中に開示されているスイッチ駆動回路は、トランスに第１方向の励磁電流を供給する第１サイクルと、前記トランスに第２方向の励磁電流を供給する第２サイクルと、を交互に切り替えるように、前記トランスに接続されたフルブリッジ出力段を駆動するものであり、前記第１サイクルで流れた励磁電流と前記第２サイクルで流れた励磁電流とを平均化した平均励磁電流の大きさに応じて、前記フルブリッジ出力段の同時オフ時間を設定する構成（第２の構成）とされている。
【０００９】
また、本明細書中に開示されているスイッチ駆動回路は、トランスに第１方向の励磁電流を供給する第１サイクルと、前記トランスに第２方向の励磁電流を供給する第２サイクルと、を交互に切り替えるように、前記トランスに接続されたフルブリッジ出力段を駆動するものであり、前記第１サイクルと前記第２サイクルのうち、一方のサイクルで流れた励磁電流の大きさに応じて、他方のサイクル移行時における前記フルブリッジ出力段の同時オフ時間を設定するモードと、前記第１サイクルで流れた励磁電流と前記第２サイクルで流れた励磁電流とを平均化した平均励磁電流の大きさに応じて、前記フルブリッジ出力段の同時オフ時間を設定するモードを備えており、動作モード切替信号に応じて、上記いずれのモードとするかを切り替える構成（第３の構成）とされている。
【００１０】
なお、上記第１〜第３いずれかの構成から成るスイッチ駆動回路は、前記励磁電流または前記平均励磁電流が大きいほど前記同時オフ時間を短縮し、前記励磁電流または前記平均励磁電流が小さいほど前記同時オフ時間を延長する構成（第４の構成）にするとよい。
【００１１】
また、上記第１〜第４いずれかの構成から成るスイッチ駆動回路は、前記フルブリッジ出力段を位相シフト方式でＰＷＭ駆動する構成（第５の構成）にするとよい。
【００１２】
また、本明細書中に開示されているスイッチング電源装置は、互いに電磁結合された一次巻線と二次巻線を含むトランスと；入力電圧が印加される電源端と第１接地端との間に接続されたフルブリッジ出力段と；前記トランスに第１方向の励磁電流を供給する第１サイクルと、前記トランスに第２方向の励磁電流を供給する第２サイクルと、を交互に切り替えるように、前記フルブリッジ出力段を駆動する請求項１〜請求項５のいずれか一項に記載のスイッチ駆動回路と、前記トランスの二次巻線に現れる誘起電圧から出力電圧を生成する整流平滑部と、を有する構成（第６の構成）とされている。
【００１３】
なお、上記第６の構成から成るスイッチング電源装置において、前記フルブリッジ出力段は、前記電源端と前記一次巻線の第１端との間に接続された第１上側スイッチと、前記一次巻線の第１端と前記第１接地端との間に接続された第１下側スイッチと、前記電源端と前記一次巻線の第２端との間に接続された第２上側スイッチと、前記一次巻線の第２端と前記第１接地端との間に接続された第２下側スイッチと、を含む構成（第７の構成）にするとよい。
【００１４】
また、上記第６または第７の構成から成るスイッチング電源装置において、前記整流平滑部は、前記二次巻線の第１端と第２接地端との間に接続された第１整流素子と、前記二次巻線の第２端と前記第２接地端との間に接続された第２整流素子と、第１端が前記二次巻線の中点タップに接続されて第２端が前記出力電圧の出力端に接続されたチョークコイルと、第１端が前記出力電圧の出力端に接続されて第２端が前記第２接地端に接続された平滑キャパシタと、を含む構成（第８の構成）にするとよい。
【００１５】
また、上記第８の構成から成るスイッチング電源装置において、前記第１整流素子及び前記第２整流素子は、いずれも整流ダイオードである構成（第９の構成）にするとよい。
【００１６】
また、上記第８の構成から成るスイッチング電源装置において、前記第１整流素子及び前記第２整流素子は、いずれも同期整流トランジスタであり、前記スイッチ駆動回路は、前記フルブリッジ出力段と共に各同期整流トランジスタを駆動する構成（第１０の構成）にしてもよい。
【発明の効果】
【００１７】
本明細書中に開示されている発明によれば、トランスの偏磁を抑えることのできるスイッチ駆動回路、及び、これを用いたスイッチング電源装置を提供することが可能となる。
【図面の簡単な説明】
【００１８】
【図１】スイッチング電源装置の第１実施形態を示す回路図
【図２】位相シフト方式の一例を示すタイミングチャート
【図３】第１サイクルの電流経路図
【図４】第２サイクルの電流経路図
【図５】第１モードのデッドタイム設定処理を示すタイミングチャート
【図６】第２モードのデッドタイム設定処理を示すタイミングチャート
【図７】第３モードのデッドタイム設定処理を示すタイミングチャート
【図８】スイッチング電源装置の第２実施形態を示す回路図
【図９】デッドタイム設定処理の一例を示すタイミングチャート
【発明を実施するための形態】
【００１９】
＜スイッチング電源装置（第１実施形態）＞
図１は、スイッチング電源装置の第１実施形態を示す回路図である。本実施形態のスイッチング電源装置１は、入力電圧Ｖｉから所望の出力電圧Ｖｏを生成して負荷２に供給する絶縁型ＤＣ／ＤＣコンバータであり、スイッチ駆動回路１０と、フルブリッジ出力段２０と、トランス３０と、整流平滑部４０と、を有する。
【００２０】
スイッチ駆動回路１０は、出力電圧Ｖｏが目標値と一致するようにゲート信号（ＧＡ、ＧＢ、ＧＣ、及び、ＧＤ）をそれぞれパルス駆動することにより、フルブリッジ出力段２０を位相シフト方式でＰＷＭ［pulse width modulation］駆動する。また、スイッチ駆動回路１０は、フルブリッジ出力段２０の駆動電流（延いてはトランス３０の励磁電流）に応じたセンス信号ＣＳの入力を受け付けており、センス信号ＣＳに応じてフルブリッジ出力段２０の同時オフ時間（いわゆるデッドタイム）を設定する機能も備えている。更に、スイッチ駆動回路１０は、動作モード切替信号ＭＯＤＥに応じて、同時オフ時間の設定手法を切り替える機能も備えている。なお、スイッチ駆動回路１０の具体的な動作については、後ほど詳述する。
【００２１】
フルブリッジ出力段２０は、電源端（＝入力電圧Ｖｉの印加端）と第１接地端（＝接地電圧ＧＮＤ１の印加端）との間に接続されており、上側スイッチＴｒＡ及びＴｒＣ、並びに、下側スイッチＴｒＢ及びＴｒＤのオン／オフ制御に応じて、入力電圧Ｖｉから出力電圧Ｖｏを生成する。
【００２２】
上側スイッチＴｒＡ及び下側スイッチＴｒＢは、フルブリッジ出力段２０の第１アーム（＝第１ハーフブリッジ）として、電源端と第１接地端との間に直列接続されている。なお、上側スイッチＴｒＡと下側スイッチＴｒＢとの接続ノード（＝ノード電圧Ｖ１の印加端）は、トランス３０の第１入力端（＝一次巻線Ｌ１の第１端）に接続されている。
【００２３】
上側スイッチＴｒＣ及び下側スイッチＴｒＤは、フルブリッジ出力段２０の第２アーム（＝第２ハーフブリッジ）として、電源端と第１接地端との間に直列接続されている。なお、上側スイッチＴｒＣと下側スイッチＴｒＤとの接続ノード（＝ノード電圧Ｖ２の印加端）は、トランス３０の第２入力端（＝一次巻線Ｌ１の第２端）に接続されている。
【００２４】
また、各スイッチＴｒＡ〜ＴｒＤには、図中の破線で示したように、それぞれの両端間に寄生キャパシタ及び寄生ダイオードが付随している。
【００２５】
上側スイッチＴｒＡと下側スイッチＴｒＢは、それぞれ、ゲート信号ＧＡ及びＧＢに応じて相補的にオン／オフされる。また、上側スイッチＴｒＣと下側スイッチＴｒＤは、それぞれ、ゲート信号ＧＣ及びＧＤに応じて相補的にオン／オフされる。ここで、本明細書中の「相補的」という文言は、上側スイッチと下側スイッチのオン／オフ状態が完全に逆転している場合のみを意味するのではなく、上側スイッチと下側スイッチのオン／オフ遷移タイミングに遅延が与えられている場合（すなわち、上側スイッチと下側スイッチの同時オフ時間が設けられている場合）も含むものとして理解することができる。
【００２６】
上記の同時オフ時間は、上下両スイッチを介して流れる過大な貫通電流を防止するとともに、ソフトスイッチング動作（ＺＶＳ［zero-volt switching］動作）を実現してスイッチング損失及びスイッチングノイズを低減するために設けられる。
【００２７】
なお、上側スイッチＴｒＡ及びＴｒＣ、並びに、下側スイッチＴｒＢ及びＴｒＤに高電圧が印加される場合には、それぞれのスイッチ素子として、パワーＭＯＳＦＥＴ［metal-oxide-semiconductor field effect transistor］、ＩＧＢＴ［insulated gate bipolar transistor］、ＳｉＣトランジスタ、若しくは、ＧａＮパワーデバイスなどの高耐圧スイッチ素子を用いることが望ましい。
【００２８】
トランス３０は、互いに電磁結合された一次巻線Ｌ１と二次巻線Ｌ２を含み、一次回路系１ｐ（ＧＮＤ１系）と二次回路系１ｓ（ＧＮＤ２系）との間を電気的に絶縁しつつ、一次回路系１ｐから二次回路系１ｓに交流電力を伝達する。
【００２９】
整流平滑部４０は、トランス３０の二次巻線Ｌ２に現れる誘起電圧から出力電圧Ｖｏを生成する機能ブロックであり、整流ダイオードＤ１及びＤ２（それぞれ第１整流素子及び第２整流素子に相当）と、チョークコイルＬ３と、平滑キャパシタＣ１と、を含む。
【００３０】
整流ダイオードＤ１のカソードは、トランス３０の第１出力端（＝二次巻線Ｌ２の第１端）に接続されている。一方、整流ダイオードＤ２のカソードは、トランス３０の第２出力端（＝二次巻線Ｌ２の第２端）に接続されている。また、整流ダイオードＤ１及びＤ２それぞれのアノードは、いずれも第２接地端（＝接地電圧ＧＮＤ２の印加端）に接続されている。チョークコイルＬ３の第１端は、二次巻線Ｌ２の中点タップに接続されている。チョークコイルＬ３の第２端と平滑キャパシタＣ１の第１端は、いずれも出力電圧Ｖｏの出力端に接続されている。平滑キャパシタＣ１の第２端は、接地電圧ＧＮＤ２の印加端に接続されている。
【００３１】
＜基本動作＞
図２は、位相シフト方式によるフルブリッジ出力段２０のＰＷＭ駆動を示すタイミングチャートであり、紙面の上側から順に、ゲート信号ＧＡ〜ＧＤ、ノード電圧Ｖ１、貫通電流ＩＡＢ（＝上側スイッチＴｒＡと下側スイッチＴｒＢを介して流れる貫通電流）、ノード電圧Ｖ２、及び、貫通電流ＩＣＤ（＝上側スイッチＴｒＣと下側スイッチＴｒＤを介して流れる貫通電流）が描写されている。
【００３２】
位相シフト方式によるフルブリッジ出力段２０のＰＷＭ駆動では、ゲート信号ＧＡ〜ＧＤがそれぞれ一定のデューティ（５０％）でパルス駆動される。また、第１アーム側のゲート信号ＧＡ及びＧＢと、第２アーム側のゲート信号ＧＣ及びＧＤとの間には、シフト時間Ｔｓ（位相差）が設けられている。このシフト時間Ｔｓを可変制御することにより、一次巻線Ｌ１に対する入力電圧Ｖｉの印加時間を変化させることができるので、スイッチング周波数を一定値に固定したまま、出力電圧Ｖｏの帰還制御を行うことが可能となる。
【００３３】
例えば、時刻ｔ１〜ｔ２では、ゲート信号ＧＡ及びＧＤがハイレベルとなり、ゲート信号ＧＢ及びＧＣがローレベルとなっている。従って、上側スイッチＴｒＡと下側スイッチＴｒＤがオンして、下側スイッチＴｒＢと上側スイッチＴｒＣがオフする。その結果、一次回路系１ｐには、図３の太い実線矢印で示したように、Ｖｉ→ＴｒＡ→Ｌ１→ＴｒＤ→ＧＮＤ１という電流経路を介して第１方向の励磁電流ＩＡＤが流れる。また、二次回路系１ｓには、図３の太い破線矢印で示したように、ＧＮＤ２→Ｄ１→Ｌ２→Ｌ３という電流経路を介して誘起電流が流れる。以下では、上側スイッチＴｒＡと下側スイッチＴｒＤがオンされることにより、トランス３０に対して第１方向の励磁電流ＩＡＤが供給されている動作状態を「第１サイクル」と呼ぶ。
【００３４】
一方、時刻ｔ３〜ｔ４では、ゲート信号ＧＡ及びＧＤがローレベルとなり、ゲート信号ＧＢ及びＧＣがハイレベルとなっている。従って、上側スイッチＴｒＡと下側スイッチＴｒＤがオフして、下側スイッチＴｒＢと上側スイッチＴｒＣがオンする。その結果、一次回路系１ｐには、図４の太い実線矢印で示したように、Ｖｉ→ＴｒＣ→Ｌ１→ＴｒＢ→ＧＮＤ１という電流経路を介して第２方向の励磁電流ＩＢＣが流れる。また、二次回路系１ｓには、図４の太い破線矢印で示したように、ＧＮＤ２→Ｄ２→Ｌ２→Ｌ３という電流経路を介して誘起電流が流れる。以下では、上側スイッチＴｒＣと下側スイッチＴｒＢがオンされることにより、トランス３０に対して第２方向の励磁電流ＩＢＣが供給されている動作状態を「第２サイクル」と呼ぶ。
【００３５】
このように、スイッチ駆動回路１０は、上側スイッチＴｒＡと下側スイッチＴｒＤをオンしてトランス３０に第１方向の励磁電流ＩＡＤを供給する第１サイクルと、上側スイッチＴｒＣと下側スイッチＴｒＢをオンしてトランス３０に第２方向の励磁電流ＩＢＣを供給する第２サイクルとを交互に切り替えるように、フルブリッジ出力段２０を駆動する。
【００３６】
なお、フルブリッジ出力段２０は、上記した第１サイクルと第２サイクル以外にも、種々の動作状態を取り得る。例えば、時刻ｔ２〜ｔ３では、上側スイッチＴｒＡ及びＴｒＣがオンして下側スイッチＴｒＢ及びＴｒＤがオフした状態となる。また、時刻ｔ４〜ｔ５では、上側スイッチＴｒＡ及びＴｒＣがオフして下側スイッチＴｒＢ及びＴｒＤがオンした状態となる。これを鑑みると、上記した「交互」という文言は、第１サイクルと第２サイクルとの間に別の動作状態が介在する場合も含むものとして理解することができる。
【００３７】
ところで、図２の例では、ゲート信号ＧＡ及びＧＢの論理切替タイミングで貫通電流ＩＡＢが生じており、ゲート信号ＧＣ及びＧＤの論理切替タイミングで貫通電流ＩＣＤが生じている。このような貫通電流ＩＡＢ及びＩＣＤを減らすためには、ゲート信号ＧＡ及びＧＢそれぞれの論理切替タイミングを互いにずらして上側スイッチＴｒＡと下側スイッチＴｒＢの同時オフ時間を設けると共に、ゲート信号ＧＣ及びＧＤそれぞれの論理切替タイミングを互いにずらして上側スイッチＴｒＣと下側スイッチＴｒＤの同時オフ時間を設ける必要がある。
【００３８】
ここで、スイッチ駆動回路１０は、先に述べたように、センス信号ＣＳ（延いては、励磁電流ＩＡＤまたはＩＢＣの大きさ）に応じて、フルブリッジ出力段２０の同時オフ時間を設定する機能を備えている。また、スイッチ駆動回路１０は、動作モード切替信号ＭＯＤＥに応じて、同時オフ時間の設定手法（動作モード）を切り替える機能も備えている。
【００３９】
そこで、以下では、スイッチ駆動回路１０のデッドタイム設定処理について、具体例を挙げながら詳細に説明する。
【００４０】
＜デッドタイム設定処理（第１モード）＞
図５は、第１モード（ＭＯＤＥ＝”０１”）のデッドタイム設定処理を示すタイミングチャートであり、紙面の上側から順番に、センス信号ＣＳとゲート信号ＧＡ〜ＧＤが描写されている。なお、本図では、説明の便宜上、トランス３０の漏れインダクタンス成分を無視した挙動が描写されている。
【００４１】
先にも述べたように、スイッチ駆動回路１０は、励磁電流ＩＡＤを出力する第１サイクルと、励磁電流ＩＢＣを出力する第２サイクルとを交互に切り替えるように、フルブリッジ出力段２０を駆動する。
【００４２】
第１モードのスイッチ駆動回路１０は、或る周期（例えば時刻ｔ１０１〜ｔ１０９）の第１サイクル（例えば時刻ｔ１０２〜ｔ１０３）で流れた励磁電流ＩＡＤの大きさに応じて次周期の第１サイクル（例えば時刻ｔ１１０〜ｔ１１１）の動作変化要因となる同時オフ時間ｄＡ及びｄＤを設定する。同時オフ時間ｄＡは、ゲート信号ＧＢをローレベルに立ち下げてからゲート信号ＧＡをハイレベルに立ち上げるまでの遅延時間（例えば時刻ｔ１０９〜ｔ１１０）に相当し、同時オフ時間ｄＤは、ゲート信号ＧＣをローレベルに立ち下げてからゲート信号ＧＤをハイレベルに立ち上げるまでの遅延時間（例えば時刻ｔ１０７〜ｔ１０８）に相当する。なお、スイッチ駆動回路１０は、励磁電流ＩＡＤが大きいほど同時オフ時間ｄＡ及びｄＤを短縮し（１周期におけるゲート信号ＧＡ及びＧＤの固定デューティを広げる）、励磁電流ＩＡＤが小さいほど同時オフ時間ｄＡ及びｄＤを延長する（１周期におけるゲート信号ＧＡ及びＧＤの固定デューティを狭める）。
【００４３】
また、第１モードのスイッチ駆動回路１０は、上記と同じく、或る周期（例えば時刻ｔ１０１〜ｔ１０９）の第２サイクル（例えば時刻ｔ１０６〜ｔ１０７）で流れた励磁電流ＩＢＣの大きさに応じて次周期の第２サイクル（例えば時刻ｔ１１４〜ｔ１１５）の動作変化要因となる同時オフ時間ｄＢ及びｄＣを設定する。同時オフ時間ｄＢは、ゲート信号ＧＡをローレベルに立ち下げてからゲート信号ＧＢをハイレベルに立ち上げるまでの遅延時間（例えば時刻ｔ１１３〜ｔ１１４）に相当し、同時オフ時間ｄＣは、ゲート信号ＧＤをローレベルに立ち下げてからゲート信号ＧＣをハイレベルに立ち上げるまでの遅延時間（例えば時刻ｔ１１１〜ｔ１１２）に相当する。なお、スイッチ駆動回路１０は、励磁電流ＩＢＣが大きいほど同時オフ時間ｄＢ及びｄＣを短縮し（１周期におけるゲート信号ＧＢ及びＧＣの固定デューティを広げる）、励磁電流ＩＢＣが小さいほど同時オフ時間ｄＢ及びｄＣを延長する（１周期におけるゲート信号ＧＢ及びＧＣの固定デューティを狭める）。
【００４４】
このように、第１モードでは、第１サイクル側のデッドタイム設定処理（ＩＡＤ→ｄＡ及びｄＤ）と第２サイクル側のデッドタイム設定処理（ＩＢＣ→ｄＢ及びｄＣ）がそれぞれ独立に実施されている。そのため、各スイッチＴｒＡ〜ＴｒＤの特性ばらつき（ゲート遅延差など）により、励磁電流ＩＡＤと励磁電流ＩＢＣとの間に意図しない相対差が生じた場合には、上記のデッドタイム設定処理がその相対差を増幅するように働いてしまい、トランス３０の偏磁を助長するおそれがある。
【００４５】
例えば、各スイッチＴｒＡ〜ＴｒＤの特性ばらつきに起因して、第１サイクルの励磁電流ＩＡＤが第２サイクルの励磁電流ＩＢＣよりも相対的に小さくなった場合を考える。この場合、第１モードのデッドタイム設定処理では、第１サイクル移行時の同時オフ時間ｄＡ及びｄＤが第２サイクル移行時の同時オフ時間ｄＢ及びｄＣよりも相対的に長く設定される。従って、第１サイクルのＰＷＭデューティ（＝ＴＡＤ／Ｔ）が第２サイクルのＰＷＭデューティ（＝ＴＢＣ／Ｔ）よりも相対的に低下する。その結果、励磁電流ＩＡＤが減少して励磁電流ＩＢＣが増大するので、両者の相対差が前周期よりも大きくなる。
【００４６】
このような悪循環により、トランス３０の偏磁が進むと、スイッチング電源装置１の正常動作が阻害されて、入力電圧Ｖｉから所望の出力電圧Ｖｏを生成することができなくなる。そのため、第１モード（ＭＯＤＥ＝”０１”）を選択する場合には、各スイッチＴｒＡ〜ＴｒＤとして特性ばらつきの小さいスイッチ素子を用いたり、トランス３０の偏磁防止対策を十分に施しておくことが望ましいと言える。
【００４７】
＜デッドタイム設定処理（第２モード）＞
図６は、第２モード（ＭＯＤＥ＝”０２”）のデッドタイム設定処理を示すタイミングチャートであり、紙面の上側から順番に、センス信号ＣＳとゲート信号ＧＡ〜ＧＤが描写されている。なお、本図でも、説明の便宜上、トランス３０の漏れインダクタンス成分を無視した挙動が描写されている。
【００４８】
第２モードのスイッチ駆動回路１０は、或る周期の第１サイクル（例えば時刻ｔ２０２〜ｔ２０３）で流れた励磁電流ＩＡＤの大きさに応じて次周期の第２サイクル（例えば時刻ｔ２１４〜ｔ２１５）の動作変化要因となる同時オフ時間ｄＢ及びｄＣを設定する。同時オフ時間ｄＢは、ゲート信号ＧＡをローレベルに立ち下げてからゲート信号ＧＢをハイレベルに立ち上げるまでの遅延時間（例えば時刻ｔ２１３〜ｔ２１４）に相当し、同時オフ時間ｄＣは、ゲート信号ＧＤをローレベルに立ち下げてからゲート信号ＧＣをハイレベルに立ち上げるまでの遅延時間（例えば時刻ｔ２１１〜ｔ２１２）に相当する。なお、スイッチ駆動回路１０は、励磁電流ＩＡＤが大きいほど同時オフ時間ｄＢ及びｄＣを短縮し（１周期におけるゲート信号ＧＢ及びＧＣの固定デューティを広げる）、励磁電流ＩＡＤが小さいほど同時オフ時間ｄＢ及びｄＣを延長する（１周期におけるゲート信号ＧＢ及びＧＣの固定デューティを狭める）。
【００４９】
また、第２モードのスイッチ駆動回路１０は、上記と同じく、或る周期の第２サイクル（例えば時刻ｔ２０６〜ｔ２０７）で流れた励磁電流ＩＢＣの大きさに応じて次周期の第１サイクル（例えば時刻ｔ２１８〜ｔ２１９）の動作変化要因となる同時オフ時間ｄＡ及びｄＤを設定する。同時オフ時間ｄＡは、ゲート信号ＧＢをローレベルに立ち下げてからゲート信号ＧＡをハイレベルに立ち上げるまでの遅延時間（例えば時刻ｔ２１７〜ｔ２１８）に相当し、同時オフ時間ｄＤは、ゲート信号ＧＣをローレベルに立ち下げてからゲート信号ＧＤをハイレベルに立ち上げるまでの遅延時間（例えば時刻ｔ２１５〜ｔ２１６）に相当する。なお、スイッチ駆動回路１０は、励磁電流ＩＢＣが大きいほど同時オフ時間ｄＡ及びｄＤを短縮し（１周期におけるゲート信号ＧＡ及びＧＤの固定デューティを広げる）、励磁電流ＩＢＣが小さいほど同時オフ時間ｄＡ及びｄＤを延長する（１周期におけるゲート信号ＧＡ及びＧＤの固定デューティを狭める）。
【００５０】
このように、第２モードでは、第１サイクルと第２サイクルのうち、一方のサイクルで流れた励磁電流の大きさに応じて、他方のサイクル移行時におけるフルブリッジ出力段２０の同時オフ時間が設定される。そのため、スイッチＴｒＡ〜ＴｒＤの特性ばらつき（ゲート遅延差など）により、励磁電流ＩＡＤと励磁電流ＩＢＣとの間に意図しない相対差が生じた場合でも、上記のデッドタイム設定処理がその相対差を減縮するように働くので、トランス３０の偏磁を抑制することが可能となる。
【００５１】
例えば、各スイッチＴｒＡ〜ＴｒＤの特性ばらつきに起因して、第１サイクルの励磁電流ＩＡＤが第２サイクルの励磁電流ＩＢＣよりも相対的に小さくなった場合を考える。この場合、第２モードのデッドタイム設定処理では、第１サイクル移行時の同時オフ時間ｄＡ及びｄＤが第２サイクル移行時の同時オフ時間ｄＢ及びｄＣよりも相対的に短く設定される。従って、第１サイクルのＰＷＭデューティ（＝ＴＡＤ／Ｔ）が第２サイクルのＰＷＭデューティ（＝ＴＢＣ／Ｔ）よりも相対的に上昇する。その結果、励磁電流ＩＡＤが増大して励磁電流ＩＢＣが減少するので、両者の相対差が前周期よりも小さくなる。
【００５２】
このように、第２モード（ＭＯＤＥ＝”０２”）を選択すれば、特性ばらつきの小さいスイッチ素子を用いたり、別途の偏磁防止対策を施したりしなくても、トランス３０の偏磁を抑制することが可能となる。
【００５３】
なお、本図の例では、励磁電流の取得から同時オフ時間の設定完了までに一定の時間を要することに鑑み、隣り合う第１サイクルと第２サイクルとの間で励磁電流の取得と同時オフ時間の設定を行うことを避けたが、処理が間に合うのであれば、隣り合う第１サイクルと第２サイクルとの間で励磁電流の取得と同時オフ時間の設定を行っても構わない。
【００５４】
＜デッドタイム設定処理（第３モード）＞
図７は、第３モード（ＭＯＤＥ＝”０３”）のデッドタイム設定処理を示すタイミングチャートであり、紙面の上側から順番に、センス信号ＣＳとゲート信号ＧＡ〜ＧＤが描写されている。なお、本図でも、説明の便宜上、トランス３０の漏れインダクタンス成分を無視した挙動が描写されている。
【００５５】
第３モードのスイッチ駆動回路１０では、第１サイクルで流れた励磁電流ＩＡＤと第２サイクルで流れた励磁電流ＩＢＣとを平均化した平均励磁電流ＩＡＶＥ（＝（ＩＡＤ＋ＩＢＣ）／２）の大きさに応じて、フルブリッジ出力段２０の同時オフ時間が設定される。
【００５６】
例えば、或る周期の第１サイクル（例えば時刻ｔ３１８〜ｔ３１９）の動作変化要因となる同時オフ時間ｄＡ及びｄＤを設定する際には、１周期前の第１サイクル（例えば時刻ｔ３１０〜３１１）で流れた励磁電流ＩＡＤと、それよりも更に１周期前（＝２周期前）の第２サイクル（例えば時刻ｔ３０６〜ｔ３０７）で流れた励磁電流ＩＢＣとを平均化した平均励磁電流ＩＡＶＥの大きさが参照される。なお、スイッチ駆動回路１０は、平均励磁電流ＩＡＶＥが大きいほど同時オフ時間ｄＡ及びｄＤを短縮し（１周期におけるゲート信号ＧＡ及びＧＤの固定デューティを広げる）、平均励磁電流ＩＡＶＥが小さいほど同時オフ時間ｄＡ及びｄＤを延長する（１周期におけるゲート信号ＧＡ及びＧＤの固定デューティを狭める）。
【００５７】
従って、第３モード（ＭＯＤＥ＝”０３”）を選択すれば、各スイッチＴｒＡ〜ＴｒＤに特性ばらつき（ゲート遅延差など）があっても、平均励磁電流ＩＡＶＥに応じて同時オフ時間ｄＡ〜ｄＤが均一化される。従って、先出の第２モードと同様、特性ばらつきの小さいスイッチ素子を用いたり、別途の偏磁防止対策を施したりしなくても、トランス３０の偏磁を抑制することが可能となる。
【００５８】
＜スイッチング電源装置（第２実施形態）＞
図８は、スイッチング電源装置の第２実施形態を示す回路図である。本実施形態のスイッチング電源装置１は、第１実施形態（図１）をベースとしつつ、整流平滑部４０の第１整流素子及び第２整流素子として同期整流トランジスタＴｒＥ及びＴｒＦを含み、スイッチ駆動回路１０は、フルブリッジ出力段２０と共に各同期整流トランジスタＴｒＥ及びＴｒＦを駆動する構成とされている。そこで、第１実施形態と同様の構成要素については、図１と同一の符号を付すことで重複した説明を割愛し、以下では、第２実施形態の特徴部分について重点的に説明する。
【００５９】
同期整流トランジスタＴｒＥは、先出の整流ダイオードＤ２に代えて、トランス３０の第２出力端（＝二次巻線Ｌ２の第２端）と第２接地端との間に接続されている。一方、同期整流トランジスタＴｒＦは、先出の整流ダイオードＤ１に代えて、トランス３０の第１出力端（＝二次巻線Ｌ２の第１端）と第２接地端との間に接続されている。これらの同期整流トランジスタＴｒＥ及びＴｒＦは、それぞれ、スイッチ駆動回路１０から入力されるゲート信号ＧＥ及びＧＦに応じてオン／オフ駆動される。なお、ゲート信号ＧＥ及びＧＦは、フォトカプラなどのアイソレータ（不図示）を介して、一次回路系１ｐから二次回路系１ｓに伝達するとよい。
【００６０】
図９は、デッドタイム設定処理の一例を示すタイミングチャートであり、紙面の上側から順に、センス信号ＣＳとゲート信号ＧＡ〜ＧＦが描写されている。なお、本図でも、説明の便宜上、トランス３０の漏れインダクタンス成分を無視した挙動が描写されている。
【００６１】
同期整流トランジスタＴｒＥは、励磁電流ＩＢＣに応じた誘起電流が二次巻線Ｌ２に流れている間、そのオン状態を維持しておく必要がある。これを鑑みると、ゲート信号ＧＥは、ゲート信号ＧＢ及びＧＣの一方がハイレベルに立ち上がった時点で遅滞なくハイレベルに立ち上げ、ゲート信号ＧＢ及びＧＣの双方がローレベルに立ち下がってから所定の遅延時間ｄＥが経過した時点でローレベルに立ち下げるとよい。
【００６２】
同様に、同期整流トランジスタＴｒＦは、励磁電流ＩＡＤに応じた誘起電流が二次巻線Ｌ２に流れている間、そのオン状態を維持しておく必要がある。これを鑑みると、ゲート信号ＧＦは、ゲート信号ＧＡ及びＧＤの一方がハイレベルに立ち上がった時点で遅滞なくハイレベルに立ち上げ、ゲート信号ＧＡ及びＧＤの双方がローレベルに立ち下がってから所定の遅延時間ｄＦが経過した時点でローレベルに立ち下げるとよい。
【００６３】
なお、上記の遅延時間ｄＥ及びｄＦについては、同時オフ時間ｄＡ〜ｄＤと同じく、動作モード切替信号ＭＯＤＥに応じた設定手法（動作モード）で、それぞれの長さを調整することが望ましい。
【００６４】
本図の例に即して述べると、第１モード（ＭＯＤＥ＝”０１”）では、或る周期の第１サイクルの動作変化要因となる同時オフ時間ｄＡ及びｄＤと遅延時間ｄＥを設定するに際して、１周期前の第１サイクルで流れた励磁電流ＩＡＤが参照される。
【００６５】
また、第２モード（ＭＯＤＥ＝”０２”）では、或る周期の第１サイクルの動作変化要因となる同時オフ時間ｄＡ及びｄＤと遅延時間ｄＥを設定するに際して、２周期前の第２サイクルで流れた励磁電流ＩＢＣが参照される。
【００６６】
また、第３モード（ＭＯＤＥ＝”０３”）では、或る周期の第１サイクルの動作変化要因となる同時オフ時間ｄＡ及びｄＤと遅延時間ｄＥを設定するに際して、１周期前の第１サイクルで流れた励磁電流ＩＡＤと、それよりも更に１周期前（＝２周期前）の第２サイクルで流れた励磁電流ＩＢＣを平均化した平均励磁電流ＩＡＶＥの大きさが参照される。
【００６７】
＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【００６８】
例えば、上記実施形態では、フルブリッジ出力段２０を位相シフト方式でＰＷＭ駆動するスイッチ駆動回路１０を例に挙げたが、スイッチ駆動回路１０における位相シフト方式の採否は任意である。
【００６９】
また、上記実施形態では、動作モード切替信号ＭＯＤＥに応じて３つの動作モード（第１モード（図５）、第２モード（図６）、及び、第３モード（図７））を任意に切り替えることのできる構成を例示したが、第１モードは必須ではなく、第２モードと第３モードを切り替えることのできる構成としてもよい。また、動作モード切替機能自体を省略し、第２または第３モードのデッドタイム設定処理を単独で実施する構成としてもよい。
【００７０】
このように、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００７１】
本明細書中に開示されている発明は、スイッチング電源装置全般（特に大電力を必要とする車載用電源ないしは産業機器用電源）に利用することが可能である。
【符号の説明】
【００７２】
１    スイッチング電源装置
１ｐ    一次回路系
１ｓ    二次回路系
２    負荷
１０    スイッチ駆動回路
２０    フルブリッジ出力段
３０    トランス
４０    整流平滑部
ＴｒＡ、ＴｒＣ    上側スイッチ
ＴｒＢ、ＴｒＤ    下側スイッチ
Ｌ１    一次巻線
Ｌ２    二次巻線
Ｌ３    チョークコイル
Ｃ１    平滑キャパシタ
Ｄ１、Ｄ２    整流ダイオード
ＴｒＥ、ＴｒＦ    同期整流トランジスタ
【図１】
2018046643.tif 000003
【図２】
2018046643.tif 000004
【図３】
2018046643.tif 000005
【図４】
2018046643.tif 000006
【図５】
2018046643.tif 000007
【図６】
2018046643.tif 000008
【図７】
2018046643.tif 000009
【図８】
2018046643.tif 000010
【図９】
2018046643.tif 000011