(57)【要約】【課題】絶縁層の内部に伝熱体が設けられ、絶縁層の上面に導体が設けられた回路基板において、伝熱体の上方に配置された導体間の放電を抑制する。【解決手段】回路基板１０は、上面１ａに配線パターン５ａ、５ｃ、５ｄ、５ｆ、５ｈが印刷により設けられた第１絶縁層１と、第１絶縁層１の下面１ｂの一部に接するように設けられた金属製のメタルコア３と、第１絶縁層１の下面１ｂの他部とメタルコア３の周囲とに接するように設けられた第２絶縁層２とを備える。第１絶縁層１の上面１ａにおける、メタルコア３と上下に重なる第１範囲Ｚ１には、配線パターン５ｃ、５ｄが設けられ、メタルコア３と上下に重ならず第２絶縁層２と上下に重なる第２範囲Ｚ２には、配線パターン５ａ、５ｆ、５ｈが設けられている。配線パターン同士の間隔Ｘ１、Ｘ３、Ｘ７、Ｘ１１のうち、最小の間隔Ｘ１１は、メタルコア３と上下に重ならない第２範囲Ｚ２に設けられている。【選択図】図３
2018129418.tif 000002
【特許請求の範囲】
【請求項１】
上面に導体が印刷により設けられた第１絶縁層と、
前記第１絶縁層の下面の一部に接するように設けられた金属製の伝熱体と、
前記第１絶縁層の下面の他部と前記伝熱体の外周面とに接するように設けられた第２絶縁層と、を備えた回路基板において、
前記導体は、前記第１絶縁層の上面における、前記伝熱体と上下に重なる第１範囲と、前記第２絶縁層と上下に重なる第２範囲とに、複数設けられ、
前記導体同士の間隔のうち最小の間隔は、前記第２範囲に設けられている、ことを特徴とする回路基板。
【請求項２】
請求項１に記載の回路基板において、
前記導体同士の最小の間隔は、前記第１範囲と前記第２範囲との境界から前記第２範囲側へ離れた位置に設けられている、ことを特徴とする回路基板。
【請求項３】
請求項１または請求項２に記載の回路基板において、
前記第１範囲には電子部品を実装する実装領域が設けられ、
前記第１範囲に設けられた前記導体のうち少なくとも１つは、前記実装領域に実装される前記電子部品の端子と電気的に接続される電気配線である、ことを特徴とする回路基板。
【請求項４】
請求項３に記載の回路基板において、
前記実装領域は前記第１範囲に複数設けられている、ことを特徴とする回路基板。
【請求項５】
請求項１ないし請求項４のいずれかに記載の回路基板と、
前記回路基板の第１絶縁層の上面に設けられた実装領域に実装された電子部品と、
前記回路基板の伝熱体の下面に接するように設けられた放熱体と、を備えたことを特徴とする電子装置。
【請求項６】
請求項５に記載の電子装置において、
前記回路基板の第１範囲に設けられた導体と、該導体の近傍にあって該導体から離間した前記電子部品の端子との間隔は、前記回路基板の導体同士の最小の間隔より広い、ことを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、上面に導体が印刷により設けられた回路基板と、該回路基板を備えた電子装置に関する。
【背景技術】
【０００２】
絶縁層の上面に、導体が印刷により設けられ、かつ電子部品が実装される回路基板がある。絶縁層の上面に設けられた導体としては、たとえば、配線パターン、ランド、パッド、グランドパターン（ベタグランドともいう）、スルーホールの上端部、サーマルビアの上端部などがある。このうち、配線パターン、ランド、グランドパターン、およびスルーホールなどは、電気配線の一例である。
【０００３】
回路基板において、発熱量の多い電子部品で発生した熱や、高電流が流れることにより配線パターン自体で発生した熱などを放熱する構造が種々提案されている。たとえば、特許文献１〜４では、金属製の伝熱体が絶縁層に埋設されていて、その伝熱体の上方に電子部品や配線パターンなどの導体が配置されている。
【０００４】
特許文献１では、絶縁層と伝熱体の上面を覆うように誘電層が設けられ、該誘電層の上面に配線パターンなどの導体が設けられ、該導体上に電子部品の端子が実装されている。特許文献２では、絶縁層と伝熱体の上面を覆うように表面絶縁層が設けられ、該表面絶縁層の上面に導体が設けられ、該導体上に電子部品が実装されている。特許文献３では、絶縁層の上面から露出した伝熱体の上面を覆うように、絶縁性を有する伝熱部材が設けられ、該伝熱部材上に電子部品の本体部（半導体のパッケージ部分）が搭載されている。
【０００５】
特許文献４では、絶縁層に埋設された伝熱体の上面に異種金属を介して導体が設けられ、該導体上に電子部品が実装されている。また、絶縁層や伝熱体の下面を覆うように裏面絶縁層が設けられ、該裏面絶縁層の下面に放熱体が取り付けられている。
【０００６】
一方、回路基板において、実装密度の向上などのため、配線パターンなどの導体が狭い間隔で配置されることがある。この場合、回路基板に形成された電気回路に電流が流れると、その間隔が狭い導体間に寄生容量が生じ易くなる。また、電気回路で発生した高周波成分が、その寄生容量が生じた箇所を通過して、高周波ノイズが生じ易くなる。そして、その高周波ノイズが意図しない電気配線に回り込んで、電気回路の動作不良を引き起こすおそれがある。
【０００７】
そのため、回路基板において、導体間の寄生容量を抑制する構造が種々提案されている。たとえば、特許文献５では、コイルパターンの両端部の間に、回路基板の絶縁材料より誘電率が低い空隙部を設けて、コイルパターンの両端部の間の寄生容量を低減している。
【０００８】
特許文献６では、多層回路基板において、内層に設けられた配線パターンと上下に重ならないように、上面層に配線パターンを設けて、内層の配線パターンと上面層の配線パターンとの間の寄生容量を低減している。
【０００９】
特許文献７では、上面層に高周波素子を実装した回路基板において、該高周波素子の直下の部分に、他の部分より誘電率の低い誘電体を設けたり、内層パターンを設けなかったりすることで、上面層とこれより下方にある内層または下表層との間の寄生容量を低減している。
【００１０】
図７は、従来の回路基板５０の断面図を示している。回路基板５０では、第１絶縁層５１の上面に、導体である配線パターン５５ａ〜５５ｄが印刷により設けられている。また、第１絶縁層５１の上面には、電子部品が実装される（図示省略）。第１絶縁層５１の下面の一部分には、金属製の伝熱体５３が設けられている。第１絶縁層５１の下方でかつ伝熱体５３の周囲には、第２絶縁層５２が設けられている。
【００１１】
伝熱体５３の上方に設けられた配線パターン５５ａ、５５ｂ同士は、所定の間隔Ｘで離間していて、電気的に絶縁されている。配線パターン５５ａ、５５ｂにそれぞれ電流が流れると、伝熱体５３と、伝熱体５３の上方に設けられた配線パターン５５ａ、５５ｂとの間に、寄生容量が生じ易い。このため、回路基板５０では、図８に示すような等価回路が想定される。
【００１２】
図８に示す等価回路では、伝熱体５３と配線パターン５５ａ、５５ｂとの間にある第１絶縁層５１で、それぞれ寄生容量Ｃｄ、Ｃｅが生じている。寄生容量Ｃｄ、Ｃｅは、伝熱体５３と配線パターン５５ａ、５５ｂとの間にある第１絶縁層５１の絶縁抵抗Ｒｄ、Ｒｅに対して、それぞれ並列に接続されている。そして、一方の寄生容量Ｃｅおよび絶縁抵抗Ｒｅに対して、他方の寄生容量Ｃｄおよび絶縁抵抗Ｒｄは、配線パターン５５ａ、５５ｂの間の空気の絶縁抵抗Ｒｃと伝熱体５３とを介して、並列に接続されている。また、一方の寄生容量Ｃｅおよび絶縁抵抗Ｒｅに対して、仮想交流電源６０が直列に接続されている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平６−２４４３０３号公報
【特許文献２】特開２０１４−１７９４１６号公報
【特許文献３】特開２００６−４９８８７号公報
【特許文献４】特開２００７−３６０５０号公報
【特許文献５】特開２０１５−１１８９８７号公報
【特許文献６】特開２０１５−２０７６９３号公報
【特許文献７】特開平７−１４７５２１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
図８において、配線パターン５５ａ、５５ｂに電流が流れることで、配線パターン５５ａ、５５ｂと伝熱体５３との間に生じた寄生容量Ｃｄ、Ｃｅにより、仮想交流電源６０から配線パターン５５ａ、５５ｂの間に交流電圧が印加された状態となる。この配線パターン５５ａ、５５ｂの間の印加電圧が高くなると、配線パターン５５ａ、５５ｂの間に存在する空気が絶縁破壊されて、配線パターン５５ａ、５５ｂの間で放電が生じる。このような放電現象は、配線パターン５５ａ、５５ｂ同士の間隔Ｘが狭い程、つまり絶縁距離が短い程、生じ易い。このように、意図せず配線パターン５５ａ、５５ｂの間で放電が生じると、回路基板５０に形成された電子回路の動作不良を招く結果となる。
【００１５】
そこで、本発明の課題は、絶縁層の内部に伝熱体が設けられ、絶縁層の上面に導体が設けられた回路基板において、伝熱体の上方に配置された導体間の放電を抑制することである。
【課題を解決するための手段】
【００１６】
本発明による回路基板は、上面に導体が印刷により設けられた第１絶縁層と、第１絶縁層の下面の一部に接するように設けられた金属製の伝熱体と、第１絶縁層の下面の他部と伝熱体の外周面とに接するように設けられた第２絶縁層とを備えている。導体は、第１絶縁層の上面における、伝熱体と上下に重なる第１範囲と、第２絶縁層と上下に重なる第２範囲とに、複数設けられ、導体同士の間隔のうち最小の間隔は、第２範囲に設けられている。
【００１７】
また、本発明による電子装置は、上記回路基板と、上記回路基板の第１絶縁層の上面に設けられた実装領域に実装された電子部品と、上記回路基板の伝熱体の下面に接するように設けられた放熱体とを備えている。
【００１８】
本発明によると、第２絶縁層の内部に伝熱体が設けられ、第１絶縁層の上面に導体が設けられた回路基板において、第１絶縁層の上面における、伝熱体と上下に重なる第１範囲には、導体同士の間隔のうち最小の間隔が存在しない。つまり、第１範囲に設けられた複数の導体の間隔を広くしているので、該導体同士の絶縁距離が長くなっている。このため、第１範囲に設けられた各導体に電流が流れて、該各導体と伝熱体との間に寄生容量が生じても、該導体間の放電を抑制することができる。
【００１９】
本発明では、上記回路基板において、導体同士の最小の間隔は、第１範囲と第２範囲との境界から第２範囲側へ離れた位置に設けられているのが好ましい。
【００２０】
また、本発明では、上記回路基板において、第１範囲には電子部品を実装する実装領域が設けられ、第１範囲に設けられた導体のうち少なくとも１つは、実装領域に実装される電子部品の端子と電気的に接続される電気配線であってもよい。
【００２１】
また、本発明では、上記回路基板において、実装領域は第１範囲に複数設けられていてもよい。
【００２２】
さらに、本発明では、上記電子装置において、回路基板の第１範囲に設けられた導体と、該導体の近傍にあって該導体から離間した電子部品の端子との間隔は、回路基板の導体同士の最小の間隔より広くてもよい。
【発明の効果】
【００２３】
本発明によれば、絶縁層の内部に伝熱体が設けられ、絶縁層の上面に導体が設けられた回路基板において、伝熱体の上方に配置された導体間の放電を抑制することが可能となる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態による電子装置の平面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】図１の電子装置に備わる回路基板の断面図である。
【図４】図３の回路基板の等価回路を示した図である。
【図５】本発明の他の実施形態による回路基板の断面図である。
【図６】本発明の他の実施形態による回路基板の断面図である。
【図７】従来の回路基板の断面図である。
【図８】図７の回路基板の等価回路を示した図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施形態につき、図面を参照しながら説明する。各図において、同一部分および対応する部分には同一符号を付している。
【００２６】
まず、実施形態の電子装置１００および回路基板１０の構造を、図１〜図３を参照しながら説明する。
【００２７】
図１は、電子装置１００の平面図である。図１では、電子装置１００を上方から見た状態を示している。図２は、図１のＡ−Ａ断面図である。図３は、電子装置１００に備わる回路基板１０の断面図である。図３に示す回路基板１０の断面は、図２に示す回路基板１０の断面と同一平面である。これら各図では、便宜上、回路基板１０および電子装置１００の一部のみ図示している（後述する図４〜図６も同様である）。
【００２８】
図１および図２に示す電子装置１００は、たとえば電気自動車またはハイブリッドカーに搭載されるＤＣ−ＤＣコンバータから成る。電子装置１００は、回路基板１０、ＦＥＴ（電界効果トランジスタ）９ａ、９ｂ、およびヒートシンク４を備えている。図３などに示すように、回路基板１０には、第１絶縁層１、第２絶縁層２、およびメタルコア３が備わっている。
【００２９】
第１絶縁層１は、高熱伝導性のプリプレグから構成されている。高熱伝導性のプリプレグは、たとえば、アルミナをエポキシに混ぜ込むなどして生成された、高熱伝導性と絶縁性を有するプリプレグである。第１絶縁層１は、所定の厚みを有する平板状に形成されている。
【００３０】
外部に表出する第１絶縁層１の上面１ａには、回路基板１０の上表層Ｌ１が設けられている。図１に示すように、第１絶縁層１の上面１ａには、配線パターン５ａ〜５ｈが印刷により設けられ、かつＦＥＴ９ａ、９ｂを実装する実装領域Ｙａ、Ｙｂが設けられている。
【００３１】
配線パターン５ａ〜５ｈは、導電性と熱伝導性を有する銅箔から成る。配線パターン５ａ〜５ｈは、回路基板１０に形成された電気回路（図示省略）の電気配線である。配線パターン５ａ〜５ｈは、本発明の「導体」の一例である。
【００３２】
実装領域Ｙａ、Ｙｂには、ＦＥＴ９ａ、９ｂがそれぞれ実装されている。ＦＥＴ９ａ、９ｂは、発熱量の多い表面実装型の電子部品である。各ＦＥＴ９ａ、９ｂには、ソース端子ｓ１、ｓ２、ゲート端子ｇ１、ｇ２、およびドレイン端子ｄ１、ｄ２が備わっている。
【００３３】
第１絶縁層１の上面１ａに設けられた配線パターン５ａ〜５ｈのうち、配線パターン５ａ〜５ｆは、ＦＥＴ９ａ、９ｂの端子ｓ１、ｇ１、ｄ１、ｓ２、ｇ２、ｄ２と電気的に接続される電気配線である。配線パターン５ａ〜５ｆの一部は、端子ｓ１、ｇ１、ｄ１、ｓ２、ｇ２、ｄ２をはんだ付けするランドとして機能している。
【００３４】
詳しくは、ＦＥＴ９ａのソース端子ｓ１は、配線パターン５ａ上にはんだ付けされている。ＦＥＴ９ａのゲート端子ｇ１は、配線パターン５ｂ上にはんだ付けされている。ＦＥＴ９ａのドレイン端子ｄ１は、配線パターン５ｃ上にはんだ付けされている。ＦＥＴ９ｂのソース端子ｓ２は、配線パターン５ｅ上にはんだ付けされている。ＦＥＴ９ｂのゲート端子ｇ２は、配線パターン５ｆ上にはんだ付けされている。ＦＥＴ９ｂのドレイン端子ｄ２は、配線パターン５ｄ上にはんだ付けされている。
【００３５】
図３に示すように、第１絶縁層１の下面１ｂの一部に接するように、メタルコア３が設けられている。メタルコア３は、導電性と熱伝導性を有する銅などの金属板から成る。メタルコア３は、図１の破線に示すように、回路基板１０の上方から見ると矩形状であり、回路基板１０より小さく形成されている。
【００３６】
図３に示すように、第１絶縁層１の下面１ｂとメタルコアの３の上面３ａとは、たとえば加熱により圧着されている。メタルコア３は、図２に示すように、第１絶縁層１の上面１ａに設けられた複数の実装領域Ｙａ、Ｙｂの一部と上下に重なるように、第１絶縁層１の下面１ｂに設けられている。
【００３７】
詳しくは、図１に示すように、回路基板１０の上方から見て、破線で示すメタルコア３の領域には、第１絶縁層１の上面１ａの実装領域Ｙａ、Ｙｂに実装されたＦＥＴ９ａ、９ｂの、少なくとも本体部（半導体パッケージ部分）９ｃ、９ｄとドレイン端子ｄ１、ｄ２とが含まれている。また、ＦＥＴ９ａ、９ｂのドレイン端子ｄ１、ｄ２がはんだ付けされた配線パターン５ｃ、５ｄの一部も、上記領域に含まれている。
【００３８】
図３に示すように、メタルコア３の上面３ａは、第１絶縁層１で覆われている。すなわち、第１絶縁層１の上面１ａに設けられた配線パターン５ａ〜５ｈおよびＦＥＴ９ａ、９ｂに対して、メタルコア３は第１絶縁層１により絶縁されている。メタルコア３は、本発明の「伝熱体」の一例である。
【００３９】
第１絶縁層１の下面１ｂの他部（メタルコア３が接しない部分）と、メタルコア３の外周面とに接するように、第２絶縁層２が設けられている。第２絶縁層２は、一般的なプリント基板の材料となる通常のプリプレグから構成されている。第２絶縁層２は、所定の厚みを有する平板状に形成されている。
【００４０】
図３に示すように、メタルコア３の下面３ｂは、第２絶縁層２から下方へ表出している。第１絶縁層１の下面１ｂと第２絶縁層２の上面２ａとは、たとえば加熱により圧着されている。第２絶縁層２はメタルコア３の周面に対しても、たとえば加熱により圧着されている。
【００４１】
第１絶縁層１の厚みは、第２絶縁層２の厚みより薄くなっている。第２絶縁層２の厚みと、メタルコア３の厚みとは同一である。第１絶縁層１の熱伝導率は、第２絶縁層２の熱伝導率より高くなっている。メタルコア３の熱伝導率は、第１絶縁層１の熱伝導率より高くなっている。
【００４２】
図２に示すように、第２絶縁層２とメタルコア３の下方には、ヒートシンク４が設けられている。ヒートシンク４は、アルミニウムなどの金属から成る。ヒートシンク４は、ねじなどの固定具により、回路基板１０の下方に固定されている（詳細図示省略）。
【００４３】
ヒートシンク４の上面４ａには、高熱伝導性を有するサーマルグリス（図示省略）が塗布されている。ヒートシンク４の上面４ａに対して、メタルコア３の下面３ｂと第２絶縁層２の下面２ｂとは、サーマルグリスを介して接している。これにより、ヒートシンク４に対する、メタルコア３と第２絶縁層２の密着性が高められ、メタルコア３や第２絶縁層２からヒートシンク４への熱伝導性も高められている。
【００４４】
回路基板１０の上面１ａに設けられたＦＥＴ９ａ、９ｂで発生して配線パターン５ｃ、５ｄに伝わった熱や、大電流が流れることで配線パターン５ｃ、５ｄ自体で発生した熱などは、第１絶縁層１、メタルコア３、および第２絶縁層２などによりヒートシンク４に伝えられて、ヒートシンク４から外部へ放出される。また、ＦＥＴ９ａ、９ｂから他の配線パターン５ａ、５ｂ、５ｅ〜５ｈに伝わった熱や、他の配線パターン５ａ、５ｂ、５ｅ〜５ｈ自体で発生した熱などは、第１絶縁層１、メタルコア３、または第２絶縁層２などにより、ヒートシンク４に伝えられて、ヒートシンク４から外部へ放出される。つまり、ヒートシンク４は、回路基板１０で生じた熱を外部に放出して、回路基板１０を冷却する。ヒートシンク４は、本発明の「放熱体」の一例である。
【００４５】
図１〜図３に示すように、第１絶縁層１の上面１ａ、すなわち回路基板１０の上面１ａには、メタルコア３と上下に重なる第１範囲Ｚ１（図１の破線の内側）と、第２絶縁層２と上下に重なる第２範囲Ｚ２（図１の破線の外側）とがある。
【００４６】
第１範囲Ｚ１には、複数の配線パターン５ｃ、５ｄ、複数の実装領域Ｙａ、Ｙｂ、および該実装領域Ｙａ、Ｙｂに実装された複数のＦＥＴ９ａ、９ｂの一部がそれぞれ設けられている。第２範囲Ｚ２には、複数の配線パターン５ａ、５ｂ、５ｅ〜５ｈがそれぞれ設けられている。各配線パターン５ａ〜５ｈは、それぞれ所定の間隔で離間している。
【００４７】
図１に示すように、配線パターン５ａ〜５ｃには、ＦＥＴ９ａの各端子ｓ１、ｇ１、ｄ１がそれぞれ実装されているが、配線パターン５ａ〜５ｃ自体は相互に所定の間隔で離間して、電気的に絶縁されている。図示しない制御素子から配線パターン５ｂを介してＦＥＴ９ａのゲート端子ｇ１に制御信号が入力されることで、ＦＥＴ９ａがオン状態になり、ドレイン端子ｄ１とソース端子ｓ１とを介して、配線パターン５ｃから配線パターン５ａへと電流が流れる。つまり、ＦＥＴ９ａがオン状態に切り替わることで、配線パターン５ａと配線パターン５ｃとが電気的に接続される。
【００４８】
また、配線パターン５ｄ〜５ｆには、ＦＥＴ９ｂの各端子ｓ２、ｇ２、ｄ２がそれぞれ実装されているが、配線パターン５ｄ〜５ｆ自体も相互に所定の間隔で離間して、電気的に絶縁されている。図示しない制御素子から配線パターン５ｆを介してＦＥＴ９ｂのゲート端子ｇ２に制御信号が入力されることで、ＦＥＴ９ｂがオン状態になり、ドレイン端子ｄ２とソース端子ｓ２とを介して配線パターン５ｄから配線パターン５ｅへと電流が流れる。つまり、ＦＥＴ９ｂがオン状態に切り替わることで、配線パターン５ｅと配線パターン５ｄとが電気的に接続される。
【００４９】
第１範囲Ｚ１において、隣り合う配線パターン５ｃと配線パターン５ｄとは、図１で左右方向に間隔Ｘ１で離間され、かつ図１で上下方向に間隔Ｘ２で離間されることにより、電気的に絶縁されている。間隔Ｘ１は、間隔Ｘ２より狭くなっている（Ｘ１＜Ｘ２）。
【００５０】
また、図１に示すように、第２範囲Ｚ２において、隣り合う配線パターン５ａと配線パターン５ｂとは、間隔Ｘ５で離間されることにより、電気的に絶縁されている。隣り合う配線パターン５ａと配線パターン５ｈとは、間隔Ｘ１１で離間されることにより、電気的に絶縁されている。隣り合う配線パターン５ｆと配線パターン５ｅとは、間隔Ｘ８で離間されることにより、電気的に絶縁されている。隣り合う配線パターン５ｄと配線パターン５ｆとは、間隔Ｘ９で離間されることにより、電気的に絶縁されている。隣り合う配線パターン５ｅと配線パターン５ｃとは、間隔Ｘ１０で離間されることにより、電気的に絶縁されている。隣り合う配線パターン５ｃと配線パターン５ｇとは、間隔Ｘ１２で離間されることにより、電気的に絶縁されている。
【００５１】
第１範囲Ｚ１から第２範囲Ｚ２にかけて、隣り合う配線パターン５ｃと配線パターン５ａとは、間隔Ｘ３で離間されることにより、電気的に絶縁されている。隣り合う配線パターン５ｃと配線パターン５ｂとは、間隔Ｘ４で離間されることにより、電気的に絶縁されている。隣り合う配線パターン５ｄと配線パターン５ｆとは、間隔Ｘ７で離間されることにより、電気的に絶縁されている。隣り合う配線パターン５ｄと配線パターン５ｅとは、間隔Ｘ６で離間されることにより、電気的に絶縁されている。
【００５２】
第１範囲Ｚ１および第１範囲Ｚ１の近傍にある配線パターン５ａ〜５ｆ同士の間隔Ｘ１〜Ｘ１０のうち、最も狭いものは、配線パターン５ｃと配線パターン５ｄとの間隔Ｘ１である（Ｘ１＜Ｘ２〜Ｘ１０）。然るに、この間隔Ｘ１よりも、第２範囲Ｚ２にある配線パターン５ａと配線パターン５ｈの間隔Ｘ１１、および配線パターン５ｃと配線パターン５ｇの間隔Ｘ１２の方が狭くなっている（Ｘ１＞Ｘ１１、Ｘ１２）。
【００５３】
つまり、回路基板１０の上面１ａに設けられた配線パターン５ａ〜５ｈの間隔Ｘ１〜Ｘ１２のうち、最小のものは、配線パターン５ａと配線パターン５ｈの間隔Ｘ１１である。この間隔Ｘ１１は、第２範囲Ｚ２に設けられている。そして、第１範囲Ｚ１には、最小の間隔Ｘ１１より広い間隔Ｘ１、Ｘ２で、配線パターン５ｃ、５ｄが設けられている。
【００５４】
図１に示す破線は、メタルコア３の外形であるが、第１範囲Ｚ１と第２範囲Ｚ２との境界線でもある。配線パターン５ａと配線パターン５ｈは、第１範囲Ｚ１と第２範囲Ｚ２との境界から第２範囲Ｚ２側へ離れた位置で隣接している。このため、配線パターン５ａと配線パターン５ｈの間隔Ｘ１１、すなわち配線パターン５ａ〜５ｈ同士の最小の間隔Ｘ１１は、第１範囲Ｚ１と第２範囲Ｚ２との境界から第２範囲Ｚ２側へ離れた位置に設けられている。言い換えれば、配線パターン５ａ〜５ｈ同士の最小の間隔Ｘ１１は、第１範囲Ｚ１と第２範囲Ｚ２との境界および該境界近傍には設けられていない。
【００５５】
配線パターン５ｃと配線パターン５ｇも、第１範囲Ｚ１と第２範囲Ｚ２との境界から第２範囲Ｚ２側へ離れた位置で隣接している。このため、配線パターン５ｃと配線パターン５ｇの間隔Ｘ１２、すなわち配線パターン５ａ〜５ｈ同士の間隔Ｘ１〜Ｘ１２のうち、間隔Ｘ１１の次に狭い間隔Ｘ１２は、第１範囲Ｚ１と第２範囲Ｚ２との境界から第２範囲Ｚ２側へ離れた位置に設けられている。言い換えれば、配線パターン５ｃと配線パターン５ｇの間隔Ｘ１２は、比較的狭くて、第１範囲Ｚ１と第２範囲Ｚ２との境界および該境界近傍には設けられていない。
【００５６】
第１範囲Ｚ１と第２範囲Ｚ２との境界および該境界近傍に設けられた配線パターン５ａ〜５ｆ同士の間隔Ｘ３〜Ｘ１０は、第２範囲Ｚ２にある配線パターン５ａと配線パターン５ｈの間隔Ｘ１１、および配線パターン５ｃと配線パターン５ｇの間隔Ｘ１２より広くなっている。つまり、第１範囲Ｚ１と第２範囲Ｚ２との境界および該境界近傍には、配線パターン５ａ〜５ｆが狭い間隔で設けられていない。
【００５７】
また、図２に示すように、第１範囲Ｚ１において、配線パターン５ｃと、該配線パターン５ｃの近傍にあるＦＥＴ９ａのソース端子ｓ１とは、間隔Ｘ３’で離間している。また、配線パターン５ｄと、該配線パターン５ｄの近傍にあるＦＥＴ９ｂのゲート端子ｇ２とは、間隔Ｘ７’で離間している。これらの間隔Ｘ３’、Ｘ７’は、端子ｓ１、ｇ２が接続された配線パターン５ａ、５ｆと配線パターン５ｃ、５ｄとの間隔Ｘ３、Ｘ７より狭くなっている（Ｘ３’＜Ｘ３、Ｘ７’＜Ｘ７）。然るに、当該間隔Ｘ３’、Ｘ７’は、配線パターン５ａ〜５ｈ同士の最小の間隔Ｘ１１およびこの次に小さい間隔Ｘ１２より広くなっている（Ｘ１１＜Ｘ１２＜Ｘ３’、Ｘ７’）。
【００５８】
図示していないが、同様に、配線パターン５ｃと該配線パターン５ｃの近傍にあるＦＥＴ９ａのゲート端子ｇ１との間隔（Ｘ４’とする）も、該端子ｇ１が接続された配線パターン５ｂと配線パターン５ｃとの間隔Ｘ４より狭くなっている。また、配線パターン５ｄと該配線パターン５ｄの近傍にあるＦＥＴ９ｂのソース端子ｓ２との間隔（Ｘ６’とする）も、該端子ｓ２が接続された配線パターン５ｅと配線パターン５ｄとの間隔Ｘ６より狭くなっている。然るに、これらの間隔Ｘ４’、Ｘ６’は、配線パターン５ａ〜５ｈ同士の最小の間隔Ｘ１１およびこの次に小さい間隔Ｘ１２より広くなっている（Ｘ１１＜Ｘ１２＜Ｘ４’、Ｘ６’）。
【００５９】
メタルコア３の上方に配置された配線パターン５ｃ、５ｄにそれぞれ電流が流れると、メタルコア３と配線パターン５ｃ、５ｄとの間に、それぞれ寄生容量が生じ易い。このため、回路基板１０には、図４に示すような等価回路が想定される。
【００６０】
図４は、回路基板１０の等価回路を示した図である。図４に示す等価回路では、メタルコア３と配線パターン５ｃ、５ｄとの間にある第１絶縁層１で、それぞれ寄生容量Ｃａ、Ｃｂが生じている。寄生容量Ｃａ、Ｃｂは、メタルコア３と配線パターン５ｃ、５ｄとの間にある第１絶縁層１の絶縁抵抗Ｒａ、Ｒｂに対して、それぞれ並列に接続されている。そして、一方の寄生容量Ｃｂおよび絶縁抵抗Ｒｂに対して、他方の寄生容量Ｃａおよび絶縁抵抗Ｒａは、配線パターン５ｃ、５ｄの間の空気の絶縁抵抗Ｒｃとメタルコア３とを介して、並列に接続されている。また、一方の寄生容量Ｃｂおよび絶縁抵抗Ｒｂに対して、仮想交流電源６０が直列に接続されている。
【００６１】
そのため、配線パターン５ｃ、５ｄに電流が流れることで、配線パターン５ｃ、５ｄとメタルコア３との間に生じた寄生容量Ｃａ、Ｃｂにより、仮想交流電源６０から配線パターン５ｃ、５ｄの間に交流電圧が印加された状態となる。この配線パターン５ｃ、５ｄの間の印加電圧が高くなると、配線パターン５ｃ、５ｄの間に存在する空気が絶縁破壊されて、配線パターン５ｃ、５ｄの間で放電が生じる。このように、意図せず配線パターン５ｃ、５ｄの間で放電が生じた場合、回路基板１０に設けられた電気回路やＦＥＴ９ａ、９ｂの動作不良を招く結果となる。然るに、上記のような放電現象は、配線パターン５ｃ、５ｄ同士の間隔Ｘ１が広い程、つまり絶縁距離が長い程、生じ難く、回路基板１０に設けられた電気回路やＦＥＴ９ａ、９ｂの動作不良も生じ難い。
【００６２】
上記のような放電現象は、回路基板１０の第１範囲Ｚ１と第２範囲Ｚ２の境界近傍にも想定される。
【００６３】
上述した実施形態では、回路基板１０の第２絶縁層２の内部に、金属製の伝熱体であるメタルコア３が設けられ、第２絶縁層２とメタルコア３の上方に設けられた第１絶縁層１の上面１ａに、導体である配線パターン５ａ〜５ｈが設けられている。そして、第１絶縁層１の上面１ａにおける、メタルコア３と上下に重なる第１範囲Ｚ１には、配線パターン５ａ〜５ｈ同士の間隔Ｘ１〜Ｘ１２のうち最小の間隔Ｘ１１が存在しない。つまり、第１範囲Ｚ１に設けられた複数の配線パターン５ｃ、５ｄの間隔Ｘ１を広くしているので、該配線パターン５ｃ、５ｄ同士の絶縁距離が長くなっている。このため、第１範囲Ｚ１に設けられた各配線パターン５ｃ、５ｄに電流が流れて、該各配線パターン５ｃ、５ｄとメタルコア３との間に寄生容量Ｃａ、Ｃｂが生じても、該配線パターン５ｃ、５ｄ間の放電を抑制することができる。
【００６４】
また、上述した実施形態では、第１絶縁層１の上面１ａにおいて、メタルコア３と上下に重なる第１範囲Ｚ１と、メタルコア３と上下に重ならない第２範囲Ｚ２との境界から、第２範囲Ｚ２側へ離れた位置に、配線パターン５ａ〜５ｈ同士の最小の間隔Ｘ１１が存在している。つまり、第１範囲Ｚ１と第２範囲Ｚ２との境界近傍において、複数の配線パターン５ａ〜５ｆの間隔Ｘ３〜Ｘ１０を広くしているので、該配線パターン５ａ〜５ｆ同士の絶縁距離が長くなっている。このため、第１範囲Ｚ１と第２範囲Ｚ２との境界近傍にある各配線パターン５ａ〜５ｆに電流が流れて、該各配線パターン５ａ〜５ｆとメタルコア３との間に寄生容量が生じても、該配線パターン５ａ〜５ｆ間の放電を抑制することが可能となる。
【００６５】
また、第１絶縁層１の上面１ａの第１範囲Ｚ１に、複数のＦＥＴ９ａ、９ｂを実装する場合、第１範囲Ｚ１や第１範囲Ｚ１の周囲近傍に設ける配線パターン５ａ〜５ｆの数が多くなるので、配線パターン５ａ〜５ｆ同士の間隔Ｘ１〜Ｘ１０を狭く設計しがちになる。然るに、上述した実施形態では、上面１ａにある配線パターン５ａ〜５ｈ同士の間隔Ｘ１〜Ｘ１２のうち最小の間隔Ｘ１１を、第２範囲Ｚ２に設けて、第１範囲Ｚ１や第１範囲Ｚ１の近傍における、配線パターン５ａ〜５ｆ同士の間隔Ｘ１〜Ｘ１０を広くしている。このため、第１範囲Ｚ１や第１範囲Ｚ１の周囲近傍において、配線パターン５ａ〜５ｆ同士の絶縁距離を長くして、配線パターン５ａ〜５ｆ間の放電を抑制することができる。そして、ＦＥＴ９ａ、９ｂおよび該ＦＥＴ９ａ、９ｂの近傍にある電気回路の誤動作も抑制することができる。
【００６６】
また、上述した実施形態では、第１絶縁層１の上面１ａの第１範囲Ｚ１において、ＦＥＴ９ａ、９ｂの端子ｓ１、ｇ１、ｓ２、ｇ２と、これらの近傍にある配線パターン５ｃ、５ｄとの間隔（図３のＸ３’やＸ７’など）は、該端子ｓ１、ｇ１、ｓ２、ｇ２が接続された配線パターン５ａ、５ｂ、５ｅ、５ｆと配線パターン５ｃ、５ｄとの間隔Ｘ３、Ｘ４、Ｘ６、Ｘ７より、狭くなっている。然るに、Ｘ３’やＸ７’などの間隔は、配線パターン５ａ〜５ｈ同士の最小の間隔Ｘ１１より広くなっている。このため、端子ｓ１、ｇ１、ｓ２、ｇ２と配線パターン５ｃ、５ｄとの絶縁距離が長くなり、これらの端子と配線パターンとの間の放電を抑制することができる。さらに、図３に示すように、端子ｓ１、ｇ１、ｓ２、ｇ２と配線パターン５ｃ、５ｄとの間には、ＦＥＴ９ａ、９ｂの絶縁性を有する本体部９ｃ、９ｄが介在しているので、該端子ｓ１、ｇ１、ｓ２、ｇ２と配線パターン５ｃ、５ｄとの絶縁距離が本体部９ｃ、９ｄに沿って長くなり、これらの端子と配線パターンとの間の放電を一層抑制することができる。
【００６７】
さらに、上述した実施形態では、複数のＦＥＴ９ａ、９ｂを実装する実装領域Ｙａ、Ｙｂと上下に重なるように、第１絶縁層１の下面１ｂにメタルコア３を広範囲に設けている。また、ＦＥＴ９ａ、９ｂのドレイン端子ｄ１、ｄ２が接続される配線パターン５ｃ、５ｄと上下に重なるように、第１絶縁層１の下面１ｂにメタルコア３が設けられている。このため、ＦＥＴ９ａ、９ｂから発生して配線パターン５ｃ、５ｄに伝わった熱や、大電流が流れることで配線パターン５ｃ、５ｄ自体で発生した熱などを、第１絶縁層１によりメタルコア３に効率良く伝えて、メタルコア３から回路基板１０の下方へ放熱することができる。
【００６８】
本発明では、以上述べた以外にも、種々の実施形態を採用することができる。たとえば、以上の実施形態では、第１絶縁層１の上面１ａにのみ導体５ａ〜５ｈが設けられた単層の回路基板１０に本発明を適用した例を示したが、本発明はこれのみに限定するものではない。たとえば、図５に示すように、上面１ａだけでなく、下面２ｂにも配線パターン５ｉ、５ｊなどの導体が設けられた両面の回路基板１０’に対しても、本発明は適用が可能である。図５の回路基板１０’は、第１絶縁層１の上面１ａに上表層Ｌ１を有し、第２絶縁層２の下面２ｂに下表層Ｌ２を有している。また、たとえば、図６に示すように、表出する上下両面１ａ、２ｂだけでなく、内部にも配線パターン５ｋ、５ｋ’、５ｋ”、５ｍ、５ｍ’、５ｍ”などの導体が設けられた多層の回路基板１０”に対しても、本発明は適用が可能である。図６の回路基板１０”は、第１絶縁層１の上面１ａに上表層Ｌ１を有し、第２絶縁層２の下面２ｂに下表層Ｌ２を有し、第１絶縁層１と第２絶縁層２の間に内層Ｌ３を有し、第２絶縁層２の内部に内層Ｌ４、Ｌ５を有している。
【００６９】
また、以上の実施形態では、第１絶縁層１の上面１ａに導体として、配線パターン５ａ〜５ｈだけを設けた例を示したが、本発明はこれのみに限定するものではない。配線パターン以外にも、たとえば、回路基板の複数の層を電気的に接続するスルーホールやビアなどの貫通導体の上端部や、ランド、パッド、またはグランドパターンなどの電気配線や、その他の導体を設けてもよい。
【００７０】
また、以上の実施形態では、メタルコア３を、ＦＥＴ９ａ、９ｂの一部と上下に重なるように設けた例を示したが、本発明はこれのみに限定するものではない。メタルコア３を、ＦＥＴ９ａ、９ｂの全部と上下に重なるように設けてもよい。
【００７１】
また、以上の実施形態では、第１絶縁層１の上面１ａに電子部品として、ＦＥＴ９ａ、９ｂを設けた例を示したが、本発明はこれのみに限定するものではない。その他の表面実装型の電子部品や、ディスクリート型の電子部品などを設けてもよい。また、第１絶縁層１の上面１ａにおける、第２絶縁層２と上下に重なる第２範囲Ｚ２にも、実装領域や電子部品を設けてもよい。
【００７２】
また、以上の実施形態では、伝熱体として銅製のメタルコア３を設けた例を示したが、本発明はこれのみに限定するものではなく、他の金属で形成された伝熱体を用いてもよい。
【００７３】
また、以上の実施形態では、上方から見た場合のメタルコア３の形状を矩形状にした例を示したが、これに限らず、発熱する電子部品の配置位置や形状に合わせて、上方から見たときのメタルコアの形状は、任意の形にすることができる。
【００７４】
また、以上の実施形態では、放熱体として、ヒートシンク４を用いた例を示したが、これに代えて、空冷式や水冷式の放熱器、または冷媒を用いた放熱器などを用いてもよい。また、金属製の放熱体だけでなく、熱伝導性の高い樹脂で形成された放熱体を用いてもよい。
【００７５】
さらに、以上の実施形態では、電子装置１００として、電気自動車やハイブリッドカーに搭載されるＤＣ−ＤＣコンバータを例に挙げたが、本発明は、回路基板と、発熱する電子部品と、放熱体とを備えた、他の電子装置にも適用することができる。
【符号の説明】
【００７６】
１  第１絶縁層
１ａ  第１絶縁層の上面
１ｂ  第１絶縁層の下面
２  第２絶縁層
３  メタルコア（伝熱体）
３ｂ  メタルコアの下面
４  ヒートシンク（放熱体）
５ａ〜５ｈ  配線パターン（導体、電気配線）
９ａ、９ｂ  ＦＥＴ（電子部品）
１０、１０’、１０”  回路基板
１００  電子装置
ｄ１、ｄ２  ＦＥＴのドレイン端子
ｇ１、ｇ２  ＦＥＴのゲート端子
ｓ１、ｓ２  ＦＥＴのソース端子
Ｙａ、Ｙｂ  実装領域
Ｘ１〜Ｘ１２  配線パターン同士の間隔
Ｘ１１  配線パターン同士の最小の間隔
Ｚ１  第１範囲
Ｚ２  第２範囲
【図１】
2018129418.tif 000003
【図２】
2018129418.tif 000004
【図３】
2018129418.tif 000005
【図４】
2018129418.tif 000006
【図５】
2018129418.tif 000007
【図６】
2018129418.tif 000008
【図７】
2018129418.tif 000009
【図８】
2018129418.tif 000010