(57)【要約】      （修正有）【課題】ＰＣＩｅのルートコンプレックスの構成が変更された場合においてもＩＯデバイスへのアクセスを正常に行う。【解決手段】本構成管理装置は、システムにおけるバスに対して割り当てられるバス番号の情報を含む割当情報を、システムにおける複数のルートコンプレックスの構成の情報に対応付けて記憶する記憶部と、複数のルートコンプレックスの構成を特定し、特定した構成の情報に対応付けられている割当情報を記憶部から読み出し、読み出した割当情報に従って、システムにおけるバスに対して割り当てられるバス番号の設定をする設定部とを有する。【選択図】図６
2018124744.tif 000002
【特許請求の範囲】
【請求項１】
システムにおけるバスに対して割り当てられるバス番号の情報を含む割当情報を、前記システムにおける複数のルートコンプレックスの構成の情報に対応付けて記憶する記憶部と、
前記複数のルートコンプレックスの構成を特定し、特定した前記構成の情報に対応付けられている割当情報を前記記憶部から読み出し、読み出した前記割当情報に従って、前記システムにおけるバスに対して割り当てられるバス番号の設定をする設定部と、
を有する構成管理装置。
【請求項２】
前記割当情報は、前記複数のルートコンプレックスの各々について、当該ルートコンプレックスに接続されるルートポートと、当該ルートポートの上位バスに割り当てられるバス番号と、当該ルートポートの下位バスに割り当てられるバス番号と、当該下位バスに接続されたデバイスの配下のバスに割り当てられるバス番号とについての情報を含む、
請求項１記載の構成管理装置。
【請求項３】
前記複数のルートコンプレックスの構成の情報は、前記複数のルートコンプレックスの各々が有効であるか否かについての情報を含む、
請求項１又は２記載の構成管理装置。
【請求項４】
前記設定部は、
前記システムにおけるプロセッサのレジスタに対して、前記システムにおけるバスに対して割り当てるバス番号の設定をする
請求項１乃至３のいずれか１つ記載の構成管理装置。
【請求項５】
プロセッサに、
システムにおける複数のルートコンプレックスの構成を特定し、
前記システムにおけるバスに対して割り当てられるバス番号の情報を含む割当情報を、前記複数のルートコンプレックスの構成の情報に対応付けて記憶する記憶部から、特定した前記構成の情報に対応付けられている割当情報を読み出し、
読み出した前記割当情報に従って、前記システムにおけるバスに対して割り当てられるバス番号の設定をする、
処理を実行させる構成管理プログラム。
【請求項６】
複数のルートコンプレックスと、
構成管理装置と、
を有する情報処理システムであって、
前記構成管理装置は、
システムにおけるバスに対して割り当てられるバス番号の情報を含む割当情報を、前記複数のルートコンプレックスの構成の情報に対応付けて記憶する記憶部と、
前記複数のルートコンプレックスの構成を特定し、特定した前記構成の情報に対応付けられている割当情報を前記記憶部から読み出し、読み出した前記割当情報に従って、前記システムにおけるバスに対して割り当てられるバス番号の設定をする設定部と、
を有する情報処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、システム構成の管理技術に関する。
【背景技術】
【０００２】
ＰＣＩ（Peripheral Component Interconnect） Ｅｘｐｒｅｓｓ（以下、ＰＣＩｅと呼ぶ）は、ＰＣＩ−ＳＩＧ（Special Interest Group）により策定された、シリアル転送のインタフェース規格である。
【０００３】
ＰＣＩｅが採用されたシステムにおいては、デバイス間を接続するための各ＰＣＩｅバスにＰＣＩバス番号が割り当てられている。ＯＳ（Operating System）は、ＩＯ（Input/Output）デバイスに接続されたＰＣＩｅバスのＰＣＩバス番号によりＩＯデバイスを認識する。従って、例えばシステム内の論理区画の変更またはＣＰＵ（Central Processing Unit）の縮退等によるルートコンプレックスの構成変更等が生じてＰＣＩバス番号が変更されると、元々システムに存在したＩＯデバイスであっても新規のＩＯデバイスであるとＯＳに認識される。この場合、システム管理者がＰＣＩバス番号が変更されたＩＯデバイスに対して再度設定を行う作業が発生する。
【０００４】
ＰＣＩバス番号が変更されることに関して、或る文献は、以下のような技術を開示する。具体的には、計算機システムにおける管理手段が、計算機システムにおける特定のＩＯＰＣＩｅブリッジに対して互いに異なるＰＣＩバス番号を固定的に割り当てる。これにより、論理区画の再配置時にＩＯ構成の引継ぎを可能とし、論理区画の再配置後のＩＯアクセスを正常に行わせる。
【０００５】
但し、この技術は論理区画の変更時における割当に着目した技術であり、システムにおけるＣＰＵの縮退等によって発生するルートコンプレックスの構成変更が生じた場合の割当については検討されていない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−３９７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、１つの側面では、ＰＣＩｅのルートコンプレックスの構成が変更された場合においてもＩＯデバイスへのアクセスを正常に行うための技術を提供することである。
【課題を解決するための手段】
【０００８】
一態様に係る構成管理装置は、システムにおけるバスに対して割り当てられるバス番号の情報を含む割当情報を、システムにおける複数のルートコンプレックスの構成の情報に対応付けて記憶する記憶部と、複数のルートコンプレックスの構成を特定し、特定した構成の情報に対応付けられている割当情報を記憶部から読み出し、読み出した割当情報に従って、システムにおけるバスに対して割り当てられるバス番号の設定をする設定部とを有する。
【発明の効果】
【０００９】
１つの側面では、ＰＣＩｅのルートコンプレックスの構成が変更された場合においてもＩＯデバイスへのアクセスを正常に行えるようになる。
【図面の簡単な説明】
【００１０】
【図１】図１は、情報処理装置のハードウエア構成図である。
【図２】図２は、ルートコンプレックスの構成を示す図である。
【図３】図３は、ＰＣＩバス番号の割当を示す図である。
【図４】図４は、ルートコンプレックスの変更後の構成を示す図である。
【図５】図５は、ＰＣＩバス番号の割当を示す図である。
【図６】図６は、構成管理装置の機能ブロック図である。
【図７】図７は、構成管理装置のハードウエア構成図である。
【図８】図８は、構成データ格納部に格納される構成データの一例を示す図である。
【図９】図９は、ルートコンプレックスの構成のパターンを示す図である。
【図１０】図１０は、割当データを示す図である。
【図１１】図１１は、割当データを示す図である。
【図１２】図１２は、割当データを示す図である。
【図１３】図１３は、割当データを示す図である。
【図１４】図１４は、割当データを示す図である。
【図１５】図１５は、割当データを示す図である。
【図１６】図１６は、割当データを示す図である。
【図１７】図１７は、処理フローを示す図である。
【図１８】図１８は、ＰＣＩバス番号の割当を示す図である。
【図１９】図１９は、構成データ格納部に格納される構成データの一例を示す図である。
【図２０】図２０は、ＰＣＩバス番号の割当を示す図である。
【発明を実施するための形態】
【００１１】
まず、ＰＣＩｅバスに対するＰＣＩバス番号の割当について説明する。以下では、図１に示す情報処理装置１を例として説明する。
【００１２】
情報処理装置１は、複数のＣＰＵＣ１乃至Ｃ３を有する。ＣＰＵＣ１は、ルートコンプレックスＲＣ１と、内部バスを介してルートコンプレックスＲＣ１に接続されるルートポートＰ１１乃至Ｐ１３と、構成管理装置１０に接続するための管理用ポートと、ＣＰＵ間の通信を行うためのポートと、レジスタとを有する。同様に、ＣＰＵＣ２は、ルートコンプレックスＲＣ２と、内部バスを介してルートコンプレックスＲＣ２に接続されるルートポートＰ２１乃至Ｐ２３と、構成管理装置１０に接続するための管理用ポートと、ＣＰＵ間の通信を行うためのポートと、レジスタとを有する。同様に、ＣＰＵＣ３は、ルートコンプレックスＲＣ３と、内部バスを介してルートコンプレックスＲＣ３に接続されるルートポートＰ３１乃至Ｐ３３と、構成管理装置１０に接続するための管理用ポートと、ＣＰＵ間の通信を行うためのポートと、レジスタとを有する。内部バスに割り当てられるＰＣＩバス番号はＣＰＵごとに異なる。図１においては、管理用ポートとＣＰＵ間の通信を行うためのポートは「Ｐ」で表されており、レジスタは「Ｒ」で表されている。
【００１３】
情報処理装置１は、ＰＣＩｅスイッチＳＷ１乃至ＳＷ３をさらに有する。ＰＣＩｅスイッチＳＷ１は、ＰＣＩｅブリッジＳＰ１１乃至ＳＰ１７と、構成管理装置１０に接続するための管理用ポートと、ＰＣＩｅスイッチ間の通信を行うためのポートと、レジスタとを有する。ＰＣＩｅスイッチＳＷ２は、ＰＣＩｅブリッジＳＰ２１乃至ＳＰ２７と、ＰＣＩｅスイッチ間の通信を行うためのポートと、レジスタとを有する。ＰＣＩｅスイッチＳＷ３は、ＰＣＩｅブリッジＳＰ３１乃至ＳＰ３７と、ＰＣＩｅスイッチ間の通信を行うためのポートと、レジスタとを有する。図１においては、管理用ポートとＰＣＩｅスイッチ間の通信を行うためのポートは「Ｐ」で表されており、レジスタは「Ｒ」で表されている。
【００１４】
情報処理装置１は、ＩＯデバイスＤ１１乃至Ｄ１４と、ＩＯデバイスＤ２１乃至Ｄ２４と、ＩＯデバイスＤ３１乃至Ｄ３４とを有する。ＩＯデバイスは、例えば、ＰＣＩｅ仕様のカード（ＬＡＮ（Local Area Network）カードやＦＣ（Fibre Channel）カード等）である。
【００１５】
ＣＰＵＣ１のルートポートＰ１１はＰＣＩｅスイッチＳＷ１のＰＣＩｅブリッジＳＰ１１にＰＣＩｅバスを介して接続され、ＣＰＵＣ１のルートポートＰ１２はＰＣＩｅスイッチＳＷ２のＰＣＩｅブリッジＳＰ２１にＰＣＩｅバスを介して接続され、ＣＰＵＣ１のルートポートＰ１３はＰＣＩｅスイッチＳＷ３のＰＣＩｅブリッジＳＰ３１にＰＣＩｅバスを介して接続される。ＣＰＵＣ２のルートポートＰ２１はＰＣＩｅスイッチＳＷ１のＰＣＩｅブリッジＳＰ１２にＰＣＩｅバスを介して接続され、ＣＰＵＣ２のルートポートＰ２２はＰＣＩｅスイッチＳＷ２のＰＣＩｅブリッジＳＰ２２にＰＣＩｅバスを介して接続され、ＣＰＵＣ２のルートポートＰ２３はＰＣＩｅスイッチＳＷ３のＰＣＩｅブリッジＳＰ３２にＰＣＩｅバスを介して接続される。ＣＰＵＣ３のルートポートＰ３１はＰＣＩｅスイッチＳＷ１のＰＣＩｅブリッジＳＰ１３にＰＣＩｅバスを介して接続され、ＣＰＵＣ３のルートポートＰ３２はＰＣＩｅスイッチＳＷ２のＰＣＩｅブリッジＳＰ２３にＰＣＩｅバスを介して接続され、ＣＰＵＣ３のルートポートＰ３３はＰＣＩｅスイッチＳＷ３のＰＣＩｅブリッジＳＰ３３にＰＣＩｅバスを介して接続される。
【００１６】
ＰＣＩｅスイッチＳＷ１のＰＣＩｅブリッジＳＰ１４はＩＯデバイスＤ１１にＰＣＩｅバスを介して接続され、ＰＣＩｅスイッチＳＷ１のＰＣＩｅブリッジＳＰ１５はＩＯデバイスＤ１２にＰＣＩｅバスを介して接続され、ＰＣＩｅスイッチＳＷ１のＰＣＩｅブリッジＳＰ１６はＩＯデバイスＤ１３にＰＣＩｅバスを介して接続され、ＰＣＩｅスイッチＳＷ１のＰＣＩｅブリッジＳＰ１７はＩＯデバイスＤ１４にＰＣＩｅバスを介して接続される。ＰＣＩｅスイッチＳＷ２のＰＣＩｅブリッジＳＰ２４はＩＯデバイスＤ２１にＰＣＩｅバスを介して接続され、ＰＣＩｅスイッチＳＷ２のＰＣＩｅブリッジＳＰ２５はＩＯデバイスＤ２２にＰＣＩｅバスを介して接続され、ＰＣＩｅスイッチＳＷ２のＰＣＩｅブリッジＳＰ２６はＩＯデバイスＤ２３にＰＣＩｅバスを介して接続され、ＰＣＩｅスイッチＳＷ２のＰＣＩｅブリッジＳＰ２７はＩＯデバイスＤ２４にＰＣＩｅバスを介して接続される。ＰＣＩｅスイッチＳＷ３のＰＣＩｅブリッジＳＰ３４はＩＯデバイスＤ３１にＰＣＩｅバスを介して接続され、ＰＣＩｅスイッチＳＷ３のＰＣＩｅブリッジＳＰ３５はＩＯデバイスＤ３２にＰＣＩｅバスを介して接続され、ＰＣＩｅスイッチＳＷ３のＰＣＩｅブリッジＳＰ３６はＩＯデバイスＤ３３にＰＣＩｅバスを介して接続され、ＰＣＩｅスイッチＳＷ３のＰＣＩｅブリッジＳＰ３７はＩＯデバイスＤ３４にＰＣＩｅバスを介して接続される。
【００１７】
情報処理装置１は、構成管理装置１０をさらに有する。構成管理装置１０は、ルートコンプレックスＲＣ１乃至ＲＣ３の構成の管理および情報処理装置１内のハードウエアの制御等を行う。構成管理装置１０は、管理用のバスを介してＣＰＵＣ１乃至Ｃ３およびＰＣＩｅスイッチＳＷ１に接続される。構成管理装置１０は、ＣＰＵＣ１乃至Ｃ３により実現されるシステムの起動前にＣＰＵＣ１乃至Ｃ３およびＰＣＩｅスイッチＳＷ１乃至ＳＷ３にアクセスし、デバイス間の接続についての設定を行うことができる。
【００１８】
実際の運用においては、ＣＰＵＣ１乃至Ｃ３とＰＣＩｅスイッチＳＷ１乃至ＳＷ３との間の全接続が有効にされるわけではなく、例えば図２に示すように、一部のバスが有効化されてもよい。図２においては、ルートポートＰ１１とＰＣＩｅブリッジＳＰ１１との間の接続と、ルートポートＰ２２とＰＣＩｅブリッジＳＰ２２との間の接続と、ルートポートＰ３３とＰＣＩｅブリッジＳＰ３３との間の接続とが有効化されている。図２における点線は、論理的に非接続であることを表す。
【００１９】
図２の状態において一般的な方法でＰＣＩバス番号を割り当てると、例えば図３に示すようにＰＣＩバス番号が割り当てられる。この方法においては、まず、ＣＰＵＣ１のルートコンプレックスＲＣ１に接続される内部バスが最初に検出されるバスであるため、ＰＣＩバス番号として「１」が割り当てられる。次に、ルートポートＰ１１とＰＣＩｅスイッチＳＷ１のＰＣＩｅブリッジＳＰ１１とを接続するＰＣＩｅバスが検出され、ＰＣＩバス番号として「２」が割り当てられる。次に、ＰＣＩｅブリッジＳＰ１１とＰＣＩｅブリッジＳＰ１４、ＰＣＩｅブリッジＳＰ１５、ＰＣＩｅブリッジＳＰ１６及びＰＣＩｅブリッジＳＰ１７とを接続するＰＣＩｅバスが検出され、ＰＣＩバス番号として「３」が割り当てられる。次に、ＰＣＩｅブリッジＳＰ１４とＩＯデバイスＤ１１とを接続するＰＣＩｅバスが検出され、ＰＣＩバス番号として「４」が割り当てられる。同様に、ＰＣＩｅブリッジＳＰ１５とＩＯデバイスＤ１２とを接続するＰＣＩｅバスにＰＣＩバス番号として「５」が割り当てられ、ＰＣＩｅブリッジＳＰ１６とＩＯデバイスＤ１３とを接続するＰＣＩｅバスにＰＣＩバス番号として「６」が割り当てられ、ＰＣＩｅブリッジＳＰ１７とＩＯデバイスＤ１４とを接続するＰＣＩｅバスにＰＣＩバス番号として「７」が割り当てられる。
【００２０】
ＣＰＵＣ２およびＣＰＵＣ３、ＰＣＩｅスイッチＳＷ２およびＰＣＩｅスイッチＳＷ３についても同様の手順で割当が行われる。
【００２１】
図３に示した割当状態で情報処理装置１の運用が開始した後、ＣＰＵＣ１が故障等によって稼働を停止した（すなわち、情報処理装置１におけるルートコンプレックスの構成が変更された）とする。ＣＰＵＣ１の配下にあるデバイスの稼働を継続させるため、例えば図４に示すように接続が変更される。具体的には、ルートポートＰ２１とＰＣＩｅブリッジＳＰ１２との接続が有効化され、ＰＣＩｅスイッチＳＰ１２とＰＣＩｅブリッジＳＰ１４、ＰＣＩｅブリッジＳＰ１５、ＰＣＩｅブリッジＳＰ１６及びＰＣＩｅブリッジＳＰ１７との接続が有効化される。
【００２２】
図４の状態において一般的な方法でＰＣＩバス番号を割り当てると、例えば図５に示すようにＰＣＩバス番号が割り当てられる。まず、ＣＰＵＣ２のルートコンプレックスＲＣ２に接続される内部バスが最初に検出されるバスであるため、ＰＣＩバス番号として「１」が割り当てられる。次に、ルートポートＰ２１とＰＣＩｅスイッチＳＷ１のＰＣＩｅブリッジＳＰ１２とを接続するＰＣＩｅバスが検出され、ＰＣＩバス番号として「２」が割り当てられる。次に、ＰＣＩｅブリッジＳＰ１２とＰＣＩｅブリッジＳＰ１４、ＰＣＩｅブリッジＳＰ１５、ＰＣＩｅブリッジＳＰ１６及びＰＣＩｅブリッジＳＰ１７とを接続するＰＣＩｅバスが検出され、ＰＣＩバス番号として「３」が割り当てられる。次に、ＰＣＩｅブリッジＳＰ１４とＩＯデバイスＤ１１とを接続するＰＣＩｅバスが検出され、ＰＣＩバス番号として「４」が割り当てられる。同様に、ＰＣＩｅブリッジＳＰ１５とＩＯデバイスＤ１２とを接続するＰＣＩｅバスにＰＣＩバス番号として「５」が割り当てられ、ＰＣＩｅブリッジＳＰ１６とＩＯデバイスＤ１３とを接続するＰＣＩｅバスにＰＣＩバス番号として「６」が割り当てられ、ＰＣＩｅブリッジＳＰ１７とＩＯデバイスＤ１４とを接続するＰＣＩｅバスにＰＣＩバス番号として「７」が割り当てられる。
【００２３】
次に、ルートポートＰ２２とＰＣＩｅブリッジＳＰ２２とを接続するＰＣＩｅバスが検出され、ＰＣＩバス番号として「８」が割り当てられる。以下、ＰＣＩｅスイッチＳＷ２については、ＰＣＩｅスイッチＳＷ１と同様に割り当てが行われる。また、ＣＰＵＣ３及びＰＣＩｅスイッチＳＷ３についても同様に割り当てが行われる。
【００２４】
ここで、図３と図５を比較すると、ＰＣＩｅスイッチＳＷ２の配下のＰＣＩｅバスとＰＣＩｅスイッチＳＷ３の配下のＰＣＩｅバスとについて、ＰＣＩバス番号が異なっている。背景技術の欄で述べたように、ＰＣＩバス番号が変更されるとＯＳは新規のＩＯデバイスが接続されたと認識し、ＩＯデバイスの再設定が行われなければＩＯデバイスへの正常なアクセスができなくなるため、ＰＣＩバス番号が変更されることは好ましくない。
【００２５】
そこで本実施の形態においては、以下で説明する方法によって、ルートコンプレックスの構成が変更された場合に適切にＰＣＩバス番号を割り当てることができるようにする。
【００２６】
本実施の形態の情報処理装置１のハードウエア構成は図１に示したとおりであるとする。図６に、本実施の形態の構成管理装置１０の機能ブロック図を示す。構成管理装置１０は、構成管理部１０１と、設定部１０３と、固定化処理部１０５と、構成データ格納部１１１と、割当データ格納部１１３とを含む。
【００２７】
構成管理部１０１は、ＣＰＵＣ１乃至Ｃ３のレジスタに対して、ＣＰＵＣ１乃至Ｃ３のルートポート等についての設定（例えば、ＰＣＩバス番号およびルートポートが有効であるか否かについての設定等）を行う。また、構成管理部１０１は、ＰＣＩｅスイッチＳＷ１乃至ＳＷ３のレジスタに対して、ＰＣＩｅスイッチＳＷ１乃至ＳＷ３の各ＰＣＩｅブリッジについての設定（例えば、ＰＣＩバス番号およびＰＣＩｅブリッジが有効であるか否かについての設定等）を行う。また、構成管理部１０１は、ＣＰＵＣ１乃至Ｃ３のレジスタおよびＰＣＩｅスイッチＳＷ１乃至ＳＷ３のレジスタに対する設定を行った場合、構成データを生成し、構成データ格納部１１１に格納する。
【００２８】
設定部１０３は、構成データ格納部１１１に格納されている構成データに対応する割当データを割当データ格納部１１３から抽出し、抽出した割当データに基づきＣＰＵＣ１乃至Ｃ３のレジスタに対する設定を行う。
【００２９】
固定化処理部１０５は、ＩＯデバイスＤ１１乃至Ｄ１４、Ｄ２１乃至Ｄ２４及びＤ３１乃至Ｄ３４のＰＣＩバス番号を固定的に設定する処理を行う。なお、固定化処理部１０５が実行する処理は本実施の形態の主要な部分とは直接関係しないので、ここでは説明を省略する。詳細については、例えば特許文献１を参照されたい。
【００３０】
図７に、構成管理装置１０のハードウエア構成図を示す。構成管理装置１０は、ＣＰＵ１５１と、例えばＤＲＡＭ（Dynamic Random Access Memory）であるＲＡＭ（Random Access Memory）１５３と、ＲＯＭ（Read Only Memory）１５５とを有する。ＲＯＭ１５５には、本実施の形態の処理を実行するためのプログラム（例えばファームウエア）１５５０が格納される。構成管理部１０１、設定部１０３および固定化処理部１０５は、プログラム１５５０がＲＡＭ１５３にロードされてＣＰＵ１５１に実行されることで実現される。構成データ格納部１１１及び割当データ格納部１１３は、例えばＲＡＭ１５３、ＲＯＭ１５５或いはその他の記憶装置（例えばＨＤＤ（Hard Disk Drive））に設けられる。
【００３１】
図８に、構成データ格納部１１１に格納される構成データの一例を示す。図８の例では、ルートコンプレックスの識別情報と、ルートコンプレックスが有効（例えば、稼働中）であるか否かを示す情報と、ルートポートの識別情報と、ルートポートが有効（例えば、ルートポートが論理的に接続可能な状態）であるか否かを示す情報とが格納される。
【００３２】
本実施の形態においては、ルートコンプレックスＲＣ１乃至ＲＣ３の構成のパターンとして、図９に示す７通りが存在する。この７つのパターンのそれぞれに対して、ＰＣＩバス番号についての割当データが予め管理者等により用意され、割当データ格納部１１３に格納される。
【００３３】
図１０乃至図１６に、割当データ格納部１１３に格納される割当データの一例を示す。
【００３４】
図１０は、ルートコンプレックスＲＣ１が有効であり、ルートコンプレックスＲＣ２が有効であり且つルートコンプレックスＲＣ３が有効であるパターン１に対応する割当データを示す図である。
【００３５】
図１１は、ルートコンプレックスＲＣ１が有効であり、ルートコンプレックスＲＣ２が有効であり且つルートコンプレックスＲＣ３が無効であるパターン２に対応する割当データを示す図である。
【００３６】
図１２は、ルートコンプレックスＲＣ１が有効であり、ルートコンプレックスＲＣ２が無効であり且つルートコンプレックスＲＣ３が有効であるパターン３に対応する割当データを示す図である。
【００３７】
図１３は、ルートコンプレックスＲＣ１が無効であり、ルートコンプレックスＲＣ２が有効であり且つルートコンプレックスＲＣ３が有効であるパターン４に対応する割当データを示す図である。
【００３８】
図１４は、ルートコンプレックスＲＣ１が有効であり、ルートコンプレックスＲＣ２が無効であり且つルートコンプレックスＲＣ３が無効であるパターン５に対応する割当データを示す図である。
【００３９】
図１５は、ルートコンプレックスＲＣ１が無効であり、ルートコンプレックスＲＣ２が有効であり且つルートコンプレックスＲＣ３が無効であるパターン６に対応する割当データを示す図である。
【００４０】
図１６は、ルートコンプレックスＲＣ１が無効であり、ルートコンプレックスＲＣ２が無効であり且つルートコンプレックスＲＣ３が有効であるパターン７に対応する割当データを示す図である。
【００４１】
図１０乃至図１６に示したように、割当データは、ルートコンプレックスの識別情報と、ルートコンプレックスが有効であるか否かを示す情報と、ルートポートの識別情報と、ルートポートが有効であるか否かを示す情報と、ルートポートのプライマリバスに割り当てられるＰＣＩバス番号と、ルートポートのセカンダリバスに割り当てられるＰＣＩバス番号と、ルートポートのサブオーディネイトバスに割り当てられるＰＣＩバス番号（すなわち、ルートポートの配下にあるＩＯデバイスに接続するＰＣＩｅバスのＰＣＩバス番号のうち最大のＰＣＩバス番号）とが含まれる。
【００４２】
次に、図１７乃至図２０を用いて、構成管理装置１０が実行する処理について説明する。なお、本処理は、ＣＰＵＣ１乃至Ｃ３により実現されるシステムの起動前又は起動時に実行されてもよい。また、構成管理部１０１が構成データを更新した場合に、設定部１０３が構成管理部１０１からの通知に応じて実行してもよい。
【００４３】
ここでは、ルートコンプレックスの構成は図２に示した構成であるとする。そして、図８の構成データが構成データ格納部１１１に格納されているとする。
【００４４】
まず、設定部１０３は、構成データを構成データ格納部１１１から取得する（図１７：ステップＳ１）。
【００４５】
設定部１０３は、ステップＳ１において取得した構成データが示すルートコンプレックスの構成に対応する割当データを、割当データ格納部１１３から特定する（ステップＳ３）。図２に示した構成に対応する割当データは、図１０に示した割当データである。
【００４６】
設定部１０３は、ステップＳ３において特定した割当データに従って、情報処理装置１における各バスにＰＣＩバス番号を設定する（ステップＳ５）。そして処理は終了する。
【００４７】
ステップＳ５においては、ＣＰＵＣ１のルートポートＰ１１については、プライマリバスに対して「１」、セカンダリバスに対して「２」、サブオーディネイトバスに対して「７」がＣＰＵＣ１のレジスタに設定される。ＣＰＵＣ２のルートポートＰ２２については、プライマリバスに対して「８」、セカンダリバスに対して「９」、サブオーディネイトバスに対して「１４」が設定される。ＣＰＵＣ３のルートポートＰ３３については、プライマリバスに対して「１５」、セカンダリバスに対して「１６」、サブオーディネイトバスに対して「２１」が設定される。
【００４８】
以上のような設定が行われると、情報処理装置１における各バスに対して、図１８に示すようにＰＣＩバス番号が割り当てられる。
【００４９】
ここで、ＣＰＵＣ１が取り除かれた又は稼働を停止した（すなわち、縮退が発生した）とする。この場合、構成管理部１０１は、ＣＰＵＣ１のルートポートＰ１１を無効化し、ＣＰＵＣ２のルートポートＰ２１を有効化してルートポートＰ２１とＰＣＩｅスイッチＳＷ１のＰＣＩｅブリッジＳＰ１２とが接続されるようにレジスタの設定を行う。また、構成管理部１０１は、ＰＣＩｅスイッチＳＷ１の内部について、ＰＣＩｅブリッジＳＰ１２とＰＣＩｅブリッジＳＰ１４乃至ＳＰ１７とが接続されるようにレジスタの設定を行う。すると、情報処理装置１におけるルートコンプレックスの構成に対応する構成データは、図１９に示すようになる。また、構成管理部１０１は、構成データ格納部１１１に格納されている構成データを、図１９に示した構成データで上書きする。
【００５０】
すると、設定部１０３は、新しい構成データに対応する割当データを割当データ格納部１１３から特定する。ここでは、図１３に示した割当データが特定される。
【００５１】
そして、設定部１０３は、特定した割当データに従って、ＣＰＵＣ１乃至Ｃ３のレジスタに設定を行う。具体的には、ＣＰＵＣ２のルートポートＰ２１については、プライマリバスに対して「１」、セカンダリバスに対して「２」、サブオーディネイトバスに対して「７」がＣＰＵＣ２のレジスタに設定される。ＣＰＵＣ２のルートポートＰ２２については、プライマリバスに対して「１」、セカンダリバスに対して「９」、サブオーディネイトバスに対して「１４」が設定される。ＣＰＵＣ３のルートポートＰ３３については、プライマリバスに対して「１５」、セカンダリバスに対して「１６」、サブオーディネイトバスに対して「２１」が設定される。
【００５２】
以上のような設定が行われると、情報処理装置１における各バスに対して、図２０に示すようにＰＣＩバス番号が割り当てられる。この割当においては、プライマリバスのＰＣＩバス番号よりもセカンダリバスのＰＣＩバス番号の方が大きくなければならないというＰＣＩｅのルールに反していない。また、各バスツリーのＰＣＩバス番号の範囲が重複することが無いので、ＯＳおよびその他のソフトウエアの動作にも悪影響を及ぼすこともない。すなわち、適切な割り当てが行われている。
【００５３】
このように、本実施の形態の方法であれば、たとえルートコンプレックスの構成が変更されたとしても、ＰＣＩバス番号が各バスに対して適切に割り当てられるので、ＩＯデバイスへのアクセスを正常に行うことができるようになる。これにより、管理者による再設定の作業を不要にし、作業工数を削減することができるようになる。
【００５４】
以上本発明の一実施の形態を説明したが、本発明はこれに限定されるものではない。例えば、上で説明した構成管理装置１０の機能ブロック構成は実際のプログラムモジュール構成に一致しない場合もある。
【００５５】
また、上で説明した各テーブルの構成は一例であって、上記のような構成でなければならないわけではない。さらに、処理フローにおいても、処理結果が変わらなければ処理の順番を入れ替えることも可能である。さらに、並列に実行させるようにしても良い。
【００５６】
また、情報処理装置１内の構成は上で示した例には限られない。例えば、ＣＰＵの数は３以外であってもよいし、ＰＣＩｅスイッチが多段に配置されていてもよい。
【００５７】
以上述べた本発明の実施の形態をまとめると、以下のようになる。
【００５８】
本実施の形態の第１の態様に係る構成管理装置は、（Ａ）システムにおけるバスに対して割り当てられるバス番号の情報を含む割当情報を、システムにおける複数のルートコンプレックスの構成の情報に対応付けて記憶する記憶部（例えば割当データ格納部１１３）と、（Ｂ）複数のルートコンプレックスの構成を特定し、特定した構成の情報に対応付けられている割当情報を記憶部から読み出し、読み出した割当情報に従って、システムにおけるバスに対して割り当てられるバス番号の設定をする設定部（例えば設定部１０３）とを有する。
【００５９】
バス番号が適切に割り当てられるので、複数のルートコンプレックスの構成が変更された場合においてもＩＯデバイスへのアクセスを正常に行うことができるようになる。
【００６０】
また、割当情報は、複数のルートコンプレックスの各々について、当該ルートコンプレックスに接続されるルートポートと、当該ルートポートの上位バスに割り当てられるバス番号と、当該ルートポートの下位バスに割り当てられるバス番号と、当該下位バスに接続されたデバイスの配下のバスに割り当てられるバス番号とについての情報を含んでもよい。
【００６１】
このような情報が含まれていれば、システムにおけるバスに割り当てられるバス番号を決定することができるようになる。
【００６２】
また、複数のルートコンプレックスの構成の情報は、複数のルートコンプレックスの各々が有効であるか否かについての情報を含んでもよい。
【００６３】
このような情報であれば、複数のルートコンプレックスの構成を区別することができる。
【００６４】
また、設定部は、（ｂ１）システムにおけるプロセッサのレジスタに対して、システムにおけるバスに対して割り当てるバス番号の設定をしてもよい。
【００６５】
また、システムにおけるバスはＰＣＩ（Peripheral Component Interconnect） Ｅｘｐｒｅｓｓバスであってもよい。また、複数のルートコンプレックスの各々はＰＣＩ Ｅｘｐｒｅｓｓのルートコンプレックスであってもよい。
【００６６】
本実施の形態の第２の態様に係る構成管理方法は、（Ｃ）システムにおける複数のルートコンプレックスの構成を特定し、（Ｄ）システムにおけるバスに対して割り当てられるバス番号の情報を含む割当情報を、複数のルートコンプレックスの構成の情報に対応付けて記憶する記憶部から、特定した構成の情報に対応付けられている割当情報を読み出し、読み出した割当情報に従って、システムにおけるバスに対して割り当てられるバス番号の設定をする処理を含む。
【００６７】
本実施の形態の第３の態様に係る情報処理システムは、（Ｅ）複数のルートコンプレックスと、構成管理装置とを有する。そして、構成管理装置は、（ｅ１）システムにおけるバスに対して割り当てられるバス番号の情報を含む割当情報を、複数のルートコンプレックスの構成の情報に対応付けて記憶する記憶部と、（ｅ２）複数のルートコンプレックスの構成を特定し、特定した構成の情報に対応付けられている割当情報を記憶部から読み出し、読み出した割当情報に従って、システムにおけるバスに対して割り当てられるバス番号の設定をする設定部とを有する。
【００６８】
なお、上記方法による処理をプロセッサに行わせるためのプログラムを作成することができ、当該プログラムは、例えばフレキシブルディスク、ＣＤ−ＲＯＭ、光磁気ディスク、半導体メモリ、ハードディスク等のコンピュータ読み取り可能な記憶媒体又は記憶装置に格納される。尚、中間的な処理結果はメインメモリ等の記憶装置に一時保管される。
【００６９】
以上の実施例を含む実施形態に関し、さらに以下の付記を開示する。
【００７０】
（付記１）
システムにおけるバスに対して割り当てられるバス番号の情報を含む割当情報を、前記システムにおける複数のルートコンプレックスの構成の情報に対応付けて記憶する記憶部と、
前記複数のルートコンプレックスの構成を特定し、特定した前記構成の情報に対応付けられている割当情報を前記記憶部から読み出し、読み出した前記割当情報に従って、前記システムにおけるバスに対して割り当てられるバス番号の設定をする設定部と、
を有する構成管理装置。
【００７１】
（付記２）
前記割当情報は、前記複数のルートコンプレックスの各々について、当該ルートコンプレックスに接続されるルートポートと、当該ルートポートの上位バスに割り当てられるバス番号と、当該ルートポートの下位バスに割り当てられるバス番号と、当該下位バスに接続されたデバイスの配下のバスに割り当てられるバス番号とについての情報を含む、
付記１記載の構成管理装置。
【００７２】
（付記３）
前記複数のルートコンプレックスの構成の情報は、前記複数のルートコンプレックスの各々が有効であるか否かについての情報を含む、
付記１又は２記載の構成管理装置。
【００７３】
（付記４）
前記設定部は、
前記システムにおけるプロセッサのレジスタに対して、前記システムにおけるバスに対して割り当てるバス番号の設定をする
付記１乃至３のいずれか１つ記載の構成管理装置。
【００７４】
（付記５）
前記システムにおけるバスはＰＣＩ（Peripheral Component Interconnect） Ｅｘｐｒｅｓｓバスであり、前記複数のルートコンプレックスの各々はＰＣＩ Ｅｘｐｒｅｓｓのルートコンプレックスである、
付記１記載の構成管理装置。
【００７５】
（付記６）
プロセッサに、
システムにおける複数のルートコンプレックスの構成を特定し、
前記システムにおけるバスに対して割り当てられるバス番号の情報を含む割当情報を、前記複数のルートコンプレックスの構成の情報に対応付けて記憶する記憶部から、特定した前記構成の情報に対応付けられている割当情報を読み出し、
読み出した前記割当情報に従って、前記システムにおけるバスに対して割り当てられるバス番号の設定をする、
処理を実行させる構成管理プログラム。
【００７６】
（付記７）
複数のルートコンプレックスと、
構成管理装置と、
を有する情報処理システムであって、
前記構成管理装置は、
システムにおけるバスに対して割り当てられるバス番号の情報を含む割当情報を、前記複数のルートコンプレックスの構成の情報に対応付けて記憶する記憶部と、
前記複数のルートコンプレックスの構成を特定し、特定した前記構成の情報に対応付けられている割当情報を前記記憶部から読み出し、読み出した前記割当情報に従って、前記システムにおけるバスに対して割り当てられるバス番号の設定をする設定部と、
を有する情報処理システム。
【符号の説明】
【００７７】
１０１  構成管理部    １０３  設定部
１０５  固定化処理部    １１１  構成データ格納部
１１３  割当データ格納部
１５１  ＣＰＵ    １５３  ＲＡＭ
１５５  ＲＯＭ    １５５０  プログラム
【図１】
2018124744.tif 000003
【図２】
2018124744.tif 000004
【図３】
2018124744.tif 000005
【図４】
2018124744.tif 000006
【図５】
2018124744.tif 000007
【図６】
2018124744.tif 000008
【図７】
2018124744.tif 000009
【図８】
2018124744.tif 000010
【図９】
2018124744.tif 000011
【図１０】
2018124744.tif 000012
【図１１】
2018124744.tif 000013
【図１２】
2018124744.tif 000014
【図１３】
2018124744.tif 000015
【図１４】
2018124744.tif 000016
【図１５】
2018124744.tif 000017
【図１６】
2018124744.tif 000018
【図１７】
2018124744.tif 000019
【図１８】
2018124744.tif 000020
【図１９】
2018124744.tif 000021
【図２０】
2018124744.tif 000022