(57)【要約】【課題】パワートランジスタのリーク電流を検出する。【解決手段】昇圧または昇降圧型のＤＣ／ＤＣコンバータ１００およびその制御回路１２０が提供される。リーク検出回路１２６は、第１トランジスタＭ１および第２トランジスタＭ２が両方オフとなる期間中に、入力電圧ＶＩＮと第１トランジスタＭ１、第２トランジスタＭ２およびインダクタＬ１の間を接続する配線１３２上の検出点１３０の電位ＶＳにもとづいて、リーク状態を検出する。【選択図】図１
2018046715.tif 000002
【特許請求の範囲】
【請求項１】
昇圧または昇降圧型のＤＣ／ＤＣコンバータの制御回路であって、
前記ＤＣ／ＤＣコンバータの入力電圧が供給される入力端子と、
インダクタの一端が接続されるスイッチング端子と、
前記スイッチング端子と接地端子の間に設けられる第１トランジスタと、
前記スイッチング端子と出力端子の間に設けられる第２トランジスタと、
前記ＤＣ／ＤＣコンバータの出力電圧が目標電圧に近づくようにパルス信号を生成するパルス変調器と、
前記パルス信号にもとづいて前記第１トランジスタおよび前記第２トランジスタを駆動するドライバと、
前記第１トランジスタおよび前記第２トランジスタが両方オフとなる期間中に、前記入力端子の電位と前記第１トランジスタ、前記第２トランジスタおよびインダクタの間を接続する配線上の検出点の電位にもとづいて、リーク状態を検出するリーク検出回路と、
を備えることを特徴とする制御回路。
【請求項２】
前記検出点は、前記第１トランジスタ、前記第２トランジスタおよび前記インダクタの分岐点よりも前記第２トランジスタ側もしくは前記第１トランジスタ側に設けられていることを特徴とする請求項１に記載の制御回路。
【請求項３】
前記リーク検出回路は、前記入力端子の電圧と前記検出点の検出電圧の電位差が所定のしきい値を超えると、前記リーク状態と判定することを特徴とする請求項１または２に記載の制御回路。
【請求項４】
前記リーク検出回路は、
電圧コンパレータと、
前記電圧コンパレータの出力に応じて、前記リーク状態を検出する判定部と、
を含むことを特徴とする請求項１から３のいずれかに記載の制御回路。
【請求項５】
前記パルス変調器は、軽負荷状態において電流不連続モードで動作し、前記リーク検出回路は、前記第２トランジスタがターンオフしてから、前記第１トランジスタがターンオンするまでの期間に設定されるリーク検出区間においてリーク状態を検出することを特徴とする請求項１から４のいずれかに記載の制御回路。
【請求項６】
前記パルス変調器は、ＰＷＭ（Pulse Width Modulation）モードとＰＦＭ（Pulse Frequency Modulation）モードが切り替え可能であり、
前記リーク検出回路は、前記ＰＦＭモードにおいてリーク状態を検出することを特徴とする請求項１から４のいずれかに記載の制御回路。
【請求項７】
前記リーク状態が検出されると、前記第１トランジスタおよび前記第２トランジスタのスイッチングを停止するロジック回路をさらに備えることを特徴とする請求項１から６のいずれかに記載の制御回路。
【請求項８】
前記ロジック回路は、複数サイクル連続して前記リーク状態が検出されると、前記第１トランジスタおよび前記第２トランジスタのスイッチングを停止することを特徴とする請求項７に記載の制御回路。
【請求項９】
前記第１トランジスタはＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、前記第２トランジスタはＰチャンネルＭＯＳＦＥＴであることを特徴とする請求項１から８のいずれかに記載の制御回路。
【請求項１０】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から９のいずれかに記載の制御回路。
【請求項１１】
請求項１から１０のいずれかに記載の制御回路を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項１２】
昇圧または昇降圧型のＤＣ／ＤＣコンバータであって、
一端に入力電圧を受けるインダクタと、
前記インダクタの他端と接地ラインの間に設けられる第１トランジスタと、
前記インダクタの他端と出力ラインの間に設けられる第２トランジスタと、
前記出力ラインに生ずる出力電圧が目標電圧に近づくようにパルス信号を生成するパルス変調器と、
前記パルス信号に応じて前記第１トランジスタおよび前記第２トランジスタを駆動するドライバと、
前記第１トランジスタおよび前記第２トランジスタが両方オフとなる期間中に、前記入力電圧と前記第１トランジスタ、前記第２トランジスタ、前記インダクタの間を接続する配線上の検出点の検出電圧にもとづいて、リーク状態を検出するリーク検出回路と、
を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項１３】
前記検出点は、前記配線上の前記インダクタへの分岐点よりも前記第２トランジスタ側に設けられていることを特徴とする請求項１２に記載のＤＣ／ＤＣコンバータ。
【請求項１４】
前記リーク検出回路は、前記入力電圧と前記検出電圧の電位差が所定のしきい値を超えると、前記リーク状態と判定することを特徴とする請求項１２または１３に記載のＤＣ／ＤＣコンバータ。
【請求項１５】
前記リーク検出回路は、
電圧コンパレータと、
前記電圧コンパレータの出力に応じて、前記リーク状態を検出する判定部と、
を含むことを特徴とする請求項１２から１４のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項１６】
請求項１１から１５のいずれかに記載のＤＣ／ＤＣコンバータを備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータ（スイッチングレギュレータ）に関する。
【背景技術】
【０００２】
電子機器の内部には、要求する電源電圧が異なるさまざまな回路部品が用いられる。これらの回路部品に適切な電源電圧を供給するために、ＤＣ／ＤＣコンバータが用いられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第０８／１３３０４０号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＤＣ／ＤＣコンバータは、スイッチング素子としてパワートランジスタを有する。パワートランジスタにリークが生じていると、無駄な電流が消費され、あるいは発熱の要因となるため好ましくない。
【０００５】
本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、リーク電流を検出可能なＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【０００６】
本発明のある態様は、昇圧または昇降圧型のＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、ＤＣ／ＤＣコンバータの入力電圧が供給される入力端子と、インダクタの一端が接続されるスイッチング端子と、スイッチング端子と接地端子の間に設けられる第１トランジスタと、スイッチング端子と出力端子の間に設けられる第２トランジスタと、ＤＣ／ＤＣコンバータの出力電圧が目標電圧に近づくようにパルス信号を生成するパルス変調器と、パルス信号にもとづいて第１トランジスタおよび第２トランジスタを駆動するドライバと、第１トランジスタおよび第２トランジスタが両方オフとなる期間中に、入力端子の電位と第１トランジスタ、第２トランジスタおよびインダクタの間を接続する配線上の検出点の電位にもとづいて、リーク状態を検出するリーク検出回路と、を備える。
【０００７】
この態様によれば、パワートランジスタのリークを検出できる。
【０００８】
検出点は、インダクタ、第１トランジスタ、第２トランジスタの分岐点よりも第２トランジスタ側もしくは第１トランジスタ側に設けられていてもよい。
【０００９】
リーク検出回路は、入力端子の電圧と検出点の検出電圧の電位差が所定のしきい値を超えると、リーク状態と判定してもよい。
【００１０】
リーク検出回路は、電圧コンパレータと、電圧コンパレータの出力に応じて、リーク状態を検出する判定部と、を含んでもよい。
【００１１】
パルス変調器は、軽負荷状態において電流不連続モードで動作し、リーク検出回路は、第２トランジスタがターンオフしてから、第１トランジスタがターンオンするまでの期間に設定されるリーク検出区間においてリーク状態を検出してもよい。
【００１２】
パルス変調器は、ＰＷＭ（Pulse Width Modulation）モードとＰＦＭ（Pulse Frequency Modulation）モードが切り替え可能であり、リーク検出回路は、ＰＦＭモードにおいてリーク状態を検出してもよい。
ＰＦＭモードでは、第１トランジスタがオン、第２トランジスタがオフとなる第１状態φ１、第１トランジスタがオフ、第２トランジスタがオンとなる第２状態φ２、第１トランジスタおよび第２トランジスタがオフとなる第３状態φ３を繰り返す。したがって、第３状態φ３を利用することでリーク状態を検出できる。
【００１３】
制御回路は、リーク状態が検出されると、第１トランジスタおよび第２トランジスタのスイッチングを停止するロジック回路をさらに備えてもよい。これにより回路の信頼性を高めることができる。
【００１４】
ロジック回路は、複数サイクル連続してリーク状態が検出されると、第１トランジスタおよび第２トランジスタのスイッチングを停止してもよい。
【００１５】
第１トランジスタはＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、第２トランジスタはＰチャンネルＭＯＳＦＥＴであってもよい。
【００１６】
制御回路はひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００１７】
本発明の別の態様はＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、上述のいずれかの制御回路を備えてもよい。
【００１８】
本発明の別の態様もまた、昇圧または昇降圧型のＤＣ／ＤＣコンバータに関する。このＤＣ／ＤＣコンバータは、一端に入力電圧を受けるインダクタと、インダクタの他端と接地ラインの間に設けられる第１トランジスタと、インダクタの他端と出力ラインの間に設けられる第２トランジスタと、出力ラインに生ずる出力電圧が目標電圧に近づくようにパルス信号を生成するパルス変調器と、パルス信号に応じて第１トランジスタおよび第２トランジスタを駆動するドライバと、第１トランジスタおよび第２トランジスタが両方オフとなる期間中に、入力電圧と第１トランジスタと第２トランジスタの間を接続する配線上の検出点の検出電圧にもとづいて、リーク状態を検出するリーク検出回路と、を備える。
【００１９】
本発明のさらに別の態様は電子機器に関する。電子機器は上述のいずれかのＤＣ／ＤＣコンバータを備える。
【００２０】
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２１】
本発明のある態様によれば、パワートランジスタのリークを検出できる。
【図面の簡単な説明】
【００２２】
【図１】実施の形態に係るＤＣ／ＤＣコンバータの回路図である。
【図２】図１のＤＣ／ＤＣコンバータの正常時の動作波形図である。
【図３】図１のＤＣ／ＤＣコンバータのリーク状態の動作波形図である。
【図４】ＤＣ／ＤＣコンバータの構成例を示す回路図である。
【図５】実施の形態に係るＤＣ／ＤＣコンバータを備える電子機器の一例を示す図である。
【図６】第１変形例に係るＤＣ／ＤＣコンバータを示す図である。
【図７】昇降圧コンバータの回路図である。
【発明を実施するための形態】
【００２３】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２４】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２５】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２６】
図１は、実施の形態に係るＤＣ／ＤＣコンバータ１００の回路図である。ＤＣ／ＤＣコンバータ１００は、昇圧コンバータ（Boost Converter）であり、入力ライン１０２の入力電圧ＶＩＮを昇圧し、所定の目標電圧に安定化された出力電圧ＶＯＵＴを、出力ライン１０４に接続される負荷（不図示）に供給する。
【００２７】
ＤＣ／ＤＣコンバータ１００は、出力回路１１０および制御回路１２０を備える。出力回路１１０のトポロジーは一般的な同期整流型の昇圧コンバータと同様であり、インダクタＬ１、第１トランジスタＭ１、第２トランジスタＭ２、入力キャパシタＣ１、出力キャパシタＣ２を含む。インダクタＬ１の一端には入力電圧ＶＩＮが入力される。第１トランジスタＭ１は、インダクタＬ１の他端と接地ライン１０６の間に設けられる。第２トランジスタＭ２は、インダクタＬ１の他端と出力ライン１０４の間に設けられる。第１トランジスタＭ１をスイッチングトランジスタ、第２トランジスタＭ２を同期整流トランジスタとも称する。本実施の形態において第１トランジスタＭ１はＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、第２トランジスタＭ２はＰチャンネルＭＯＳＦＥＴである。
【００２８】
制御回路１２０は、第１トランジスタＭ１および第２トランジスタＭ２を制御する。制御回路１２０は、パルス変調器１２２、ドライバ１２４、リーク検出回路１２６、ロジック回路１２８を備える。パルス変調器１２２は、出力ライン１０４に生ずる出力電圧ＶＯＵＴが目標電圧ＶＯＵＴ（ＲＥＦ）に近づくようにパルス信号Ｓ１を生成する。ドライバ１２４は、パルス信号Ｓ１に応じて第１トランジスタＭ１および第２トランジスタＭ２を駆動する。
【００２９】
リーク検出回路１２６は、第１トランジスタＭ１および第２トランジスタＭ２が両方オフとなる期間中に、入力電圧ＶＩＮと検出点１３０の検出電圧ＶＳにもとづいて、第１トランジスタＭ１、第２トランジスタＭ２の少なくとも一方のリーク状態を検出する。検出点１３０は、第１トランジスタＭ１、第２トランジスタＭ２およびインダクタＬ１の間を接続する配線１３２上に設けられる。
【００３０】
ＤＣ／ＤＣコンバータ１００は、軽負荷状態において不連続モード（ＰＦＭモード）で動作する。不連続モードでは、第１トランジスタＭ１がオン、第２トランジスタＭ２がオフとなる第１状態φ１、第１トランジスタＭ１がオフ、第２トランジスタＭ２がオンとなる第２状態φ２、第１トランジスタＭ１および第２トランジスタＭ２がオフとなる第３状態φ３を繰り返す。そこでリーク検出回路１２６は、第３状態φ３の間に、リーク検出区間τＤＥＴを設け、リーク検出区間τＤＥＴにおける２つの電圧ＶＩＮとＶＳにもとづいてリーク状態を検出してもよい。
【００３１】
好ましくは検出点１３０は、第１トランジスタＭ１、第２トランジスタＭ２、インダクタＬ１の分岐点１３４よりも第２トランジスタＭ２側に設けられる。
【００３２】
たとえばリーク検出回路１２６は、入力電圧ＶＩＮと検出電圧ＶＳの電位差ΔＶが所定のしきい値ＶＴＨを超えると、リーク状態と判定し、リーク検出信号Ｓ２をアサートしてもよい。
【００３３】
ロジック回路１２８は、リーク検出信号Ｓ２がアサートされると、回路保護のために第１トランジスタＭ１および第２トランジスタＭ２のスイッチングを停止する。
【００３４】
以上がＤＣ／ＤＣコンバータ１００の構成である。続いてその動作を図２、図３を参照して説明する。図２は、図１のＤＣ／ＤＣコンバータ１００の正常時の動作波形図である。ここでは不連続モードの動作が示される。
【００３５】
本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。
【００３６】
上述したように、軽負荷状態において、ＤＣ／ＤＣコンバータ１００は不連続モードで動作し、第１状態φ１〜第３状態φ３を繰り返す。第１状態φ１と第２状態φ２の間には、デッドタイムＤＴが挿入されている。第１状態φ１においてコイル電流ＩＣＯＩＬが増加する。第２状態φ２では第２トランジスタＭ２がオンとなり、コイル電流ＩＣＯＩＬが減少する。そしてコイル電流ＩＣＯＩＬがゼロとなると、逆流電流検出信号Ｓ３がアサートされ、第３状態φ３に遷移する。そして出力電圧ＶＯＵＴが所定電圧に低下すると、第１状態φ１に戻る。
【００３７】
第３状態φ３の間に、リーク検出区間τＤＥＴが設けられる。検出区間指示信号Ｓ４は、リーク検出区間τＤＥＴを示す制御信号である。第１トランジスタＭ１や第２トランジスタＭ２のリークが無視できる正常状態では、インダクタＬ１に流れる電流ＩＣＯＩＬはゼロであるから、インダクタＬ１の両端間の電位差はゼロであり、さらに配線１３２は等電位とみなすことができる。したがってＶＩＮ＝ＶＳつまりΔＶ＝０＜ＶＴＨであるから、リーク検出信号Ｓ２はローレベルとなる。
【００３８】
図３は、図１のＤＣ／ＤＣコンバータ１００のリーク状態の動作波形図である。第２トランジスタＭ２あるいは第１トランジスタＭ１にリークが生じていると、インダクタＬにリーク電流ＩＬＥＡＫが流れ、第３状態φ３においてもコイル電流ＩＣＯＩＬはゼロとならない。リーク電流ＩＬＥＡＫによって、インダクタＬ１および配線１３２に電圧降下ΔＶが発生し、検出点１３０の検出電圧ＶＳは、ＶＩＮ−ΔＶとなる。この電圧降下ΔＶが、しきい値ＶＴＨを超えると、リーク検出信号Ｓ２がアサート（ハイレベル）され、リーク状態が検出される。
【００３９】
たとえば配線抵抗を２００ｍΩ、リーク電流ＩＬＥＡＫを２５ｍＡとすると、電圧降下ΔＶは５ｍＶとなるため、リーク検出回路１２６は、電圧コンパレータを用いて構成することができる。２．５ｍＡのリーク電流ＩＬＥＡＫを検出したい場合、電圧降下ΔＶは０．５ｍＶとなるため、より高精度な電圧コンパレータが必要となる。もしくは、電圧降下ΔＶを増幅するアンプを追加し、増幅された電圧降下をしきい値と比較するようにすればよい。
【００４０】
配線抵抗をなるべく大きくするために、検出点１３０は、第２トランジスタＭ２のドレインに可能な限り近づけることが望ましい。
【００４１】
以上がＤＣ／ＤＣコンバータ１００の動作である。このＤＣ／ＤＣコンバータ１００によれば、パワートランジスタのリークを検出でき、必要に応じて適切な措置をとることができる。リーク状態の検出には、インダクタＬ１の寄生直列抵抗や配線１３２の寄生抵抗を利用するため、回路素子の増加も最小限である。
【００４２】
本発明は、図１のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【００４３】
図４は、ＤＣ／ＤＣコンバータ１００の構成例を示す回路図である。ＤＣ／ＤＣコンバータ１００は電子機器３００に搭載される。電子機器３００は、ＤＣ／ＤＣコンバータ１００に加えて、直流電源３０２および負荷３０４を備える。直流電源３０２は、乾電池や再充電可能電池などであり、入力ライン１０２を介して直流の入力電圧ＶＩＮをＤＣ／ＤＣコンバータ１００に供給する。ＤＣ／ＤＣコンバータ１００の出力ライン１０４には、負荷３０４が接続される。
【００４４】
このＤＣ／ＤＣコンバータ１００において、図１の制御回路１２０の主要部および第１トランジスタＭ１、第２トランジスタＭ２は、制御ＩＣ（Integrated Circuit）２００に集積化されている。制御ＩＣ２００の入力（ＶＩＮ）ピンには、電源電圧として入力電圧ＶＩＮが供給される。ピンは端子とも称される。出力（ＯＵＴ）ピンには出力キャパシタＣ２および出力ライン１０４が接続される。スイッチング（ＳＷ）ピンには、インダクタＬ１が接続される。第１トランジスタＭ１のソースは、パワー接地（ＰＧＮＤ）ピンに接続され、ドレインはＳＷピンと接続される。第２トランジスタＭ２のソースはＯＵＴピンと接続され、ドレインはＳＷピンと接続される。
【００４５】
内部電源（レギュレータ）であるＬＤＯ（Low Drop Output）２５０は、入力電圧ＶＩＮを安定化し、内部電圧ＶＲＥＧを生成する。ＬＤＯの出力は内部ＬＤＯピンを介して外付けの平滑キャパシタと接続されてもよい。電圧コンパレータ２５２は、ＵＶＬＯ（Under Voltage Lock Out）回路であり、入力電圧ＶＩＮが規定電圧を超えるとシステムを起動可能とし、それより低い低電圧状態を検出すると、システムをリセットする。電圧コンパレータ２５２は、過電圧検出のためのコンパレータであってもよい。
【００４６】
ＤＣ／ＤＣコンバータ１００の出力電圧ＶＯＵＴは、フィードバックライン１０８を介して制御ＩＣ２００のフィードバック（ＦＢ）ピンに入力される。抵抗Ｒ１１，Ｒ１２は、出力電圧ＶＯＵＴを分圧してフィードバック電圧ＶＦＢを生成する。抵抗Ｒ１１，Ｒ１２は、外付け部品であってもよい。エラーアンプ２０２は、フィードバック電圧ＶＦＢとその目標電圧ＶＲＥＦの誤差を増幅し、誤差信号ＶＥＲＲを生成する。
【００４７】
イネーブル（ＥＮ）ピンには、外部のホストプロセッサ、たとえばマイコンからイネーブル信号が入力される。インバータ形式の入力バッファ２５４は、イネーブル信号のハイ、ローを判定し、その反転信号であるＥＮＢ信号を生成する。制御ロジック２０４は、ＥＮ信号がハイレベル、ＥＮＢ信号がローレベルとなるとその動作を開始する。ＯＵＴピンには、放電回路２５６が接続される。放電回路２５６は、ＥＮ信号がローレベル、ＥＮＢ信号がハイレベルとなると動作状態となり、ＯＵＴピンを介して出力キャパシタＣ２の電荷を放電し、出力電圧ＶＯＵＴを低下させる。
【００４８】
制御ロジック２０４は、図１のパルス変調器１２２に相当するパルス変調器２０５を含み、フィードバック電圧ＶＦＢにもとづいてパルス信号Ｓ１１，Ｓ１２を生成する。パルス変調器２０５は、オシレータ２１２が発生する周期信号Ｓ７と同期して、パルス信号Ｓ１１，Ｓ１２を生成してもよい。パルス信号Ｓ１１，Ｓ１２はそれぞれ、第１トランジスタＭ１、第２トランジスタＭ２のオン、オフ状態を示す。レベルシフタ２０６は、パルス信号Ｓ１１，Ｓ１２を適切な電圧レベルに変換し、ドライバ２０８は、レベル変換後のパルス信号Ｓ２１，Ｓ２２に応じて第１トランジスタＭ１、第２トランジスタＭ２を駆動する。逆流検出回路２１０は軽負荷状態において、インダクタＬ１のコイル電流ＩＣＯＩＬの逆流を検出し、逆流電流検出信号Ｓ３を生成する。たとえば逆流検出回路２１０は、第１トランジスタＭ１のドレイン電圧を負のしきい値電圧と比較するコンパレータを含んでもよい。
【００４９】
リーク検出回路２２０は、入力電圧ＶＩＮと検出点１３０の検出電圧ＶＳを比較する電圧コンパレータ２２２と、判定部２２４を含む。たとえばしきい値電圧に相当するオフセット付きのコンパレータを用いて、入力電圧ＶＩＮと検出電圧ＶＳを比較してもよい。判定部２２４は、リーク検出回路２２０の一部として構成され、第１トランジスタＭ１、第２トランジスタＭ２が両方オフである第３状態φ３において、電圧コンパレータ２２２の出力信号Ｓ５がハイレベルとなると、リーク検出信号Ｓ２をアサートする。
【００５０】
なおリーク検出回路２２０は、複数サイクル連続してリーク状態が検出されたときに、リーク検出信号Ｓ２をアサートして第１トランジスタＭ１および第２トランジスタＭ２のスイッチングを停止してもよい。これによりノイズの影響によりリーク状態が誤検出された場合に、スイッチングが停止するのを防止できる。
【００５１】
ＯＶＰ（過電圧保護）回路２６０は、出力電圧ＶＯＵＴを監視し、過電圧状態を検出する。ＴＳＤ（サーマルシャットダウン）回路２６２は、制御ＩＣ２００の過熱状態を検出する。制御ロジック２０４は過電圧状態や過熱状態が検出されると、スイッチングを停止するなど、適切な保護措置をとる。
【００５２】
図４の制御ＩＣ２００によれば、第１トランジスタＭ１や第２トランジスタＭ２のリークの自己診断機能が提供される。
【００５３】
（用途）
図５は、実施の形態に係るＤＣ／ＤＣコンバータ１００を備える電子機器７００の一例を示す図である。電子機器７００は、ＩＣレコーダ、リモコン、ワイヤレスマウス、ポータブルオーディオプレイヤなどの乾電池を搭載するデバイスである。筐体７０２の内部には、乾電池７０４が収容される。ＤＣ／ＤＣコンバータ１００は、乾電池の電圧を入力電圧ＶＩＮとして受け、それを負荷回路７０６に供給する。負荷回路７０６は、乾電池の電圧より高い電圧を必要とする回路であり、電子機器７００の種類に応じてさまざまである。
【００５４】
そのほか電子機器は、携帯電話端末、デジタルカメラ、デジタルビデオカメラ、タブレット端末、ポータブルオーディオプレイヤなどの再充電可能電池を搭載するデバイスであってもよい。
【００５５】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００５６】
（第１変形例）
検出点１３０について考察する。図６は、第１変形例に係るＤＣ／ＤＣコンバータ１００を示す図である。インダクタＬ１の抵抗成分をＲ３１、インダクタＬ１と分岐点１３４の間の抵抗成分をＲ３２、分岐点１３４と検出点１３０の間の抵抗成分をＲ３３とする。第１トランジスタＭ１、第２トランジスタＭ２それぞれのリーク電流をＩＬＥＡＫ１，ＩＬＥＡＫ２とするとき、検出点１３０の検出電圧ＶＳは、式（１）で与えられる。
ＶＳ＝ＶＩＮ−ΔＶ
ΔＶ＝（Ｒ３１＋Ｒ３２）×（ＩＬＥＡＫ１＋ＩＬＥＡＫ２）＋Ｒ３３×ＩＬＥＡＫ２      …（１）
つまり、第２トランジスタＭ２のリーク電流ＩＬＥＡＫ２について、リーク電流ＩＬＥＡＫ１よりも相対的に高い検出感度を有しているといえる。
【００５７】
これに対して、検出点１３１を、分岐点１３４よりも第１トランジスタＭ１側にとってもよい。分岐点１３４と検出点１３１の間の抵抗成分をＲ３４とするとき、検出点１３１の検出電圧ＶＳ’は、式（２）で与えられる。
ＶＳ’＝ＶＩＮ−ΔＶ’
ΔＶ’＝（Ｒ３１＋Ｒ３２）×（ＩＬＥＡＫ１＋ＩＬＥＡＫ２）＋Ｒ３４×ＩＬＥＡＫ１      …（２）
この場合、第１トランジスタＭ１のリーク電流ＩＬＥＡＫ１について、リーク電流ＩＬＥＡＫ２よりも相対的に高い検出感度が得られる。
【００５８】
（第２変形例）
実施の形態では、昇圧コンバータを例としたが、昇降圧コンバータにも本発明は適用可能である。図７は、昇降圧コンバータ１６０の回路図である。昇降圧コンバータ１６０は昇圧ＤＣ／ＤＣコンバータ１００に加えて、第３トランジスタＭ３および第４トランジスタＭ４を追加した構成と把握することができる。昇圧モードで動作するときには、第３トランジスタＭ３がオン、第４トランジスタＭ４がオフに固定され、そのときの等価回路図は図１のそれと同じである。したがってリーク検出回路１２６によって第１トランジスタＭ１、第２トランジスタＭ２のリークを検出できる。
【００５９】
降圧モードで動作するときには、第２トランジスタＭ２がオン、第１トランジスタＭ１がオフに固定され、第３トランジスタＭ３および第４トランジスタＭ４がスイッチングする。
【００６０】
降圧モードにおいて、電流不連続モードで動作させる場合、トランジスタＭ３、Ｍ４が両方オフとなる区間が存在する。このとき第３トランジスタＭ３にリークが発生していると、トランジスタＭ３、インダクタＬ１を介してリーク電流ＩＬＥＡＫ３が流れ、出電圧ＶＳと入力電圧ＶＩＮの電位差が大きくなる。したがって、検出点１３０の電圧ＶＳを監視することで、降圧モードにおけるパワートランジスタのリークを検出できる。
【００６１】
（第３変形例）
本発明は、同期整流型ではなく、ダイオード整流型のコンバータにも適用可能である。
【００６２】
（第４変形例）
実施の形態では、ＤＣ／ＤＣコンバータ１００のスイッチング動作中であって、第１トランジスタＭ１、第２トランジスタＭ２がオフの区間に、リーク状態を検出したが本発明はそれに限定されない。ＤＣ／ＤＣコンバータ１００の停止中において、第１トランジスタＭ１、第２トランジスタＭ２がオフである区間に、リーク状態を検出してもよい。
【００６３】
（第５変形例）
実施の形態では、制御回路１２０あるいは制御ＩＣ２００が、リークが検出されたときに第１トランジスタＭ１、第２トランジスタＭ２のスイッチングを停止したが本発明はそれに限定されない。たとえば制御回路１２０あるいは制御ＩＣ２００から、ホストプロセッサにリークの発生を通知し、処理をホストプロセッサに委ねてもよい。
【００６４】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００６５】
１００…ＤＣ／ＤＣコンバータ、１０２…入力ライン、１０４…出力ライン、１０６…接地ライン、１１０…出力回路、１２０…制御回路、１２２…パルス変調器、１２４…ドライバ、１２６…リーク検出回路、１２８…ロジック回路、１３０…検出点、１３２…配線、２００…制御ＩＣ、２０２…エラーアンプ、２０４…制御ロジック、２０６…レベルシフタ、２０８…ドライバ、２１０…逆流検出回路、２１２…オシレータ、２２０…リーク検出回路、２２２…電圧コンパレータ、２２４…判定部、２５０…ＬＤＯ、２５２…電圧コンパレータ、２５４…入力バッファ、２５６…放電回路、２６０…ＯＶＰ回路、２６２…ＴＳＤ回路、Ｌ１…インダクタ、Ｃ１…入力キャパシタ、Ｃ２…出力キャパシタ、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、ＳＷ…スイッチング端子、ＧＮＤ…接地端子、ＯＵＴ…出力端子、Ｓ１…パルス信号、Ｓ２…リーク検出信号、Ｓ３…逆流電流検出信号、Ｓ４…検出区間指示信号、７００…電子機器、７０２…筐体、７０４…電池、７０６…マイクロプロセッサ。
【図１】
2018046715.tif 000003
【図２】
2018046715.tif 000004
【図３】
2018046715.tif 000005
【図４】
2018046715.tif 000006
【図５】
2018046715.tif 000007
【図６】
2018046715.tif 000008
【図７】
2018046715.tif 000009