(57)【要約】【課題】同一機能かつ同一端子配列の複数のＩＣを１枚あるいは複数枚のプリント基板に搭載した回路装置の検査に当たって、ＩＣの検査を簡単化できかつ短時間で行うことのできる回路装置及びテレビジョン装置を提供する。【解決手段】同一機能かつ同一端子配列の複数のＩＣ１０1，１０2，１０3を、例えば、１枚のプリント基板１００に搭載した回路装置であって、プリント基板１００に搭載した同一のＩＣ１０1，１０2，１０3の搭載箇所を含む点線で囲んだ領域４におけるＩＣの配線２のパターンが各ＩＣで共通化している。これにより、ＩＣとその周辺の領域４を含むプリント基板を切り出した際に、各切り出し片の配線パターンが共通化されているため、検査装置のチェッカーピンの配置を共通化させることができ、同一のＩＣの検査を効率的にかつ短時間で行うことができる。【選択図】図１
2018046082.tif 000002
【特許請求の範囲】
【請求項１】
同一機能かつ同一端子配列の複数のＩＣを１枚あるいは複数枚のプリント基板に搭載した回路装置であって、前記プリント基板に搭載した同一の前記ＩＣの搭載箇所を含む領域における前記ＩＣの配線パターンが共通化していることを特徴とする回路装置。
【請求項２】
前記プリント基板が多層配線プリント基板からなり、前記プリント基板から前記ＩＣの搭載箇所を含む前記領域を切出し片として切り出した際に、切り出し面に露出した配線パターンが前記切出し片で共通化していることを特徴とする請求項１に記載の回路装置。
【請求項３】
前記切り出し面に、前記プリント基板の表面に達するビアが形成されていることを特徴とする請求項２に記載の回路基板。
【請求項４】
前記プリント基板の前記ＩＣの搭載箇所を含む領域に対して、切り出し時の目印となるマーキングが施されていることを特徴とする請求項１から３のいずれか１に記載の回路装置。
【請求項５】
前記マーキングは、前記プリント基板の表面に施されたシルク印刷であることを特徴とする請求項４に記載の回路装置。
【請求項６】
前記マーキングは、前記プリント基板に設けたビアであることを特徴とする請求項４に記載の回路装置。
【請求項７】
前記配線パターンは、データ線、アドレス線、および、クロック線を含むことを特徴とする請求項１から６のいずれか1に記載の回路装置。
【請求項８】
前記ＩＣは、ＤＤＲ（Double Data Rate）メモリであることを特徴とする請求項１から７のいずれか１に記載の回路装置。
【請求項９】
請求項１から８のいずれか１に記載の回路装置を備えたテレビジョン装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置およびテレビジョン装置に関し、詳しくは、回路装置に搭載したＩＣの検査を効率化できる回路装置およびテレビジョン装置に関する。
【背景技術】
【０００２】
電子機器の回路装置には、そのプリント基板上にＣＰＵや多くのメモリなどのＩＣ（Integrated Circuit：集積回路)が搭載されている。そして、ＩＣを搭載した実装基板の検査を行うために、例えば、特許文献１，２に開示されているように、プリント基板の表面、あるいはプリント基板の側面にテストランドを設けることが行われている。しかし、プリント基板上に搭載されているメモリ等のＩＣについては、出荷時、および製品搭載後の出荷検査においては正常であったものが、市場に出した際に故障が発見される場合がある。
【０００３】
このように、出荷後に故障が発見された電子機器については、個々のＩＣの不具合を特定するために、実装基板上で配線されているＩＣと他のＩＣを含む実装部品との接続を切り離した状態で検査する必要が生じる。しかし、ＩＣの故障の中には、ＩＣ内部での短絡が市場において進行する例としてマイグレーション等がある。マイグレーションの発生によってＩＣ内部が短絡している場合は、プリント基板から半田接続されたＩＣを取り外すために熱を与えると、短絡部分が解消してしまうことがあるため、不具合の原因を特定できないケースが生じる。このため、ＩＣの検査に当たっては、熱を与えずにＩＣをプリント基板から取り外すことが困難なことから、ＩＣを含む周辺部のプリント基板を切り出して検査を行う必要が生じる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−６６３７３号公報
【特許文献２】特開２０００−１６２２３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そして、切り出した基板について、ＴＤＲ（Time Domain Reflectometry：時間領域反射）検査装置などを用いて、ビア、配線パターン、半田付け部分、ＩＣ内部の故障部分の切り分けを行うことになる。一方、電子機器では、メモリなどは同一端子配列のＩＣが複数使用されていることが多い。そして、同一機能かつ同一端子配列のＩＣであっても、そのＩＣが搭載されるプリント基板上での配置位置や他のＩＣを含む実装電子部品との接続関係から、ＩＣ周辺の配線パターンは個別に決められる。しかしながら、同一機能かつ同一端子配列のＩＣを搭載した電子機器の不具合を検査する際に、個々のプリント基板に搭載されるＩＣの端子が接続されるプリント基板のパッド（ランド）からの配線パターンの位置や配線長が一様でないと、検査装置のチェッカーピンの配置を変更したり、配線長の違いによるインピーダンスの補正を行ったりする必要が生じるため、切り出したＩＣの検査が煩雑となり、検査時間も要することになる。
【０００６】
本発明は、これらの実情に鑑みてなされたものであり、複数の同一機能かつ同一端子配列のＩＣを１枚あるいは複数枚のプリント基板に搭載した回路装置の検査に当たって、同一機能かつ同一端子配列のＩＣの検査を効率的にかつ短時間で行うことのできる回路装置及びテレビジョン装置を提供することを、その目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の技術手段は、同一機能かつ同一端子配列の複数のＩＣを１枚あるいは複数枚のプリント基板に搭載した回路装置であって、前記プリント基板に搭載した前記ＩＣの搭載箇所を含む領域における前記ＩＣの配線パターンが共通化していることを特徴とするものである。
【０００８】
第２の技術手段は、第１の技術手段において、前記プリント基板が多層配線プリント基板からなり、前記プリント基板から前記ＩＣの搭載箇所を含む前記領域を切出し片として切り出した際に、切り出し面に露出した配線パターンが前記切出し片で共通化していることを特徴とするものである。
【０００９】
第３の技術手段は、第２の技術手段において、前記切り出し面に、前記プリント基板の表面に達するビアが形成されていることを特徴とするものである。
【００１０】
第４の技術手段は、第１から第３のいずれか１の技術手段において、前記プリント基板の前記ＩＣの搭載箇所を含む領域に対して、切り出し時の目印となるマーキングが施されていることを特徴とするものである。
【００１１】
第５の技術手段は、第４の技術手段において、前記マーキングは、前記プリント基板の表面に施されたシルク印刷であることを特徴とするものである。
【００１２】
第６の技術手段は、第４の技術手段において、前記マーキングは、前記プリント基板に設けたビアであることを特徴とするものである。
【００１３】
第７の技術手段は、第１から第６のいずれか１の技術手段において、前記配線パターンは、データ線、アドレス線、および、クロック線を含むことを特徴とするものである。
【００１４】
第８の技術手段は、第１から第７のいずれか１の技術手段において、前記ＩＣは、ＤＤＲ（Double Data Rate）メモリであることを特徴とするものである。
【００１５】
第９の技術手段は、テレビジョン装置であって、第１から第８の技術手段のいずれか１の回路装置を備えたものである。
【発明の効果】
【００１６】
本発明によれば、切り出したＩＣおよびこのＩＣを含む周辺のプリント基板の配線パターンが共通化されているため、検査装置のチェッカーピン(テストピン)の配置を共通化させることができ、同一機能かつ同一端子配列のＩＣの検査を効率的にかつ短時間で行うことができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態に係る回路装置の模式図である。
【図２】図１に示す回路装置から切り出した１つのＩＣを搭載したプリント基板の切り出し片の模式図である。
【図３】図２に示す切り出し片の斜視図である。
【図４】本発明の第１の実施形態に係る回路装置が複数枚のプリント基板を有する場合の模式図である。
【図５】ＩＣと基板の不良検査を説明するためのフロー図である。
【図６】本発明の第２の実施形態に係る回路装置の模式図である。
【図７】図６に示す回路装置から切り出した１つのＩＣを搭載したプリント基板の切り出し片の模式図である。
【図８】図７に示す切り出し片の斜視図である。
【図９】本発明の第２の実施形態に係る回路装置が複数枚のプリント基板を有する場合の模式図である。
【図１０】本発明の第３の実施形態に係る回路装置の模式図である。
【図１１】図１０に示す回路装置から切り出した１つのＩＣを搭載したプリント基板の切り出し片の模式図である。
【図１２】図１０に示す切り出し片の斜視図である。
【図１３】本発明の第４の実施形態に係る回路装置から切り出した１つのＩＣを搭載したプリント基板の切り出し片の模式図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照しながら、本発明の回路装置およびテレビジョン装置に係る好適な実施形態について説明する。以下の説明において、異なる図面においても同じ符号を付した構成は同様のものであるとして、その説明を省略する場合がある。なお、以下の説明および本発明において、同一機能とは、メモリとしての機能やプロセッサとしての機能が同じであることを意味している。したがって、例えば、ＤＤＲメモリの場合、１Ｇｂ（ギガビット）のメモリと４Ｇｂのメモリとは同一機能のＩＣとなる。また、同一端子配列とは、ＩＣの機能を発揮するために各役割を割り当てられた端子のＩＣパッケージに対する配置が同じであることを意味している。
【００１９】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る回路装置を模式的に示す図であり、この回路装置は、例えばテレビジョン装置に搭載される回路基板である。回路基板は、プリント基板１００からなり、ＩＣ、抵抗器、コンデンサー等の多数の電子部品を表面に固定し、その部品間を絶縁基板の表面または表面とその内部に設けた配線で接続することで電子回路を構成している。
【００２０】
図１に示すプリント基板１００は、多数の電子部品を実装しているが、例えば、ＤＤＲ（Double Data Rate）メモリである３つのＩＣ１０1，１０2，１０3と、ＣＰＵ１１のみを図示している。３つのＩＣ１０1，１０2，１０3は、それぞれ同一機能かつ同一端子配列のＩＣであり、それぞれのＩＣ１０1，１０2，１０3の電極は、プリント基板１００に形成した電極パッド１上で、半田や金などのバンプを用いて電気的に接続される。各電極パッド１には、プリント基板１００上に形成された銅箔などからなる配線２が設けられており、本実施形態では、配線２はプリント基板１００上の配線パターンとして描かれている。配線２には、ＩＣ１０1，１０2，１０3のためのデータ線、アドレス線、および、クロック線が含まれる。
【００２１】
なお、本実施形態では、ＩＣ１０1，１０2，１０3がプリント基板１００に対して半田付けされる例を示している。このため、図１では、便宜上、プリント基板１００に形成した電極パッド１と配線２を図示するために、ＩＣ１０1，１０2，１０3については２点鎖線で示しており、この２点鎖線で示した矩形の上にＩＣ１０1，１０2，１０3が搭載されているが図示していない。また、図１では、配線２についても便宜上各ＩＣ１０1，１０2，１０3の周辺のみについて示しているが、プリント基板１００の表面には、ＣＰＵ１１やそれ以外の電子部品の配線も形成されている。
【００２２】
各ＩＣ１０1，１０2，１０3の搭載箇所を含む周辺の領域には、マーキングとしてそれぞれ４つの鉤状のシルク印刷３を施している。そして、この鉤状のシルク印刷３で囲まれた領域４内における配線２は、同一機能かつ同一端子配列のＩＣ１０1，１０2，１０3について、すべて同じ配線パターンとなるように形成している。なお、領域４の外側は、各ＩＣ１０1，１０2，１０3について、異なる配線パターンが施されていてもよい。
【００２３】
図２は、図１に示す回路装置から切り出した１つのＩＣを搭載したプリント基板の切り出し片の模式図であり、図３は、図２に示す切り出し片の斜視図である。図１に示すプリント基板１００から各ＩＣ１０1，１０2，１０3を、マーキングとなるシルク印刷３を用いて点線に沿って領域４の部分を切り出した場合、プリント基板の切り出し片２０1，２０2，２０3は、それぞれ同じ配線パターンを有することになる。このため、個々のＩＣ１０1，１０2，１０3の検査を行う場合に、例えば、検査装置のチェッカーピンの配置を変更することなく、各ＩＣ１０1，１０2，１０3を検査することが可能となる。なお、マーキングとしてのシルク印刷３は、鉤状に限らず、枠や線であってもよい。また、切り出し片２０1，２０2，２０3の配線２の所定部分にチェッカーピンを接触させるテストランドを設けておいてもよい。
【００２４】
図４は、本発明の第１の実施形態に係る回路装置が複数枚のプリント基板を有する場合の模式図である。図４に示す実施形態では、複数のプリント基板、例えば３枚のプリント基板１０１，１０２，１０３に、それぞれ同一機能かつ同一端子配列のＩＣ１０1，１０2，１０3が搭載されている。回路装置では、図１に示すように同一機能かつ同一端子配列のＩＣが、同一のプリント基板上に搭載される場合や複数のプリント基板上に搭載される場合がある。図４に示す回路装置においても、それぞれのプリント基板１０１，１０２，１０３に搭載した各ＩＣ１０1，１０2，１０3の搭載箇所を含む周辺の領域には、マーキングとしてそれぞれ４つの鉤状のシルク印刷３を施している。して、この鉤状のシルク印刷３で囲まれた領域４内における配線２は、同一機能かつ同一端子配列のＩＣ１０1，１０2，１０3について、すべて同じ配線パターンとなるように形成している。
【００２５】
したがって、各プリント基板１０１，１０２，１０３から、シルク印刷３を目印として点線に沿って領域４の部分を切り出した場合、図２または図３に示すような、同じ配線パターンを有するプリント基板の切り出し片２０1，２０2，２０3が得られる。このため、個々のＩＣ１０1，１０2，１０3の検査を行う場合に、例えば、検査装置のチェッカーピンの配置を変更することなく、各ＩＣ１０1，１０2，１０3を検査することが可能となる。
【００２６】
次に、回路装置に不具合があった際の検査の手順について説明する。図５は、ＩＣと基板の不良検査を説明するためのフロー図であり、ＩＣとして例えばＤＤＲメモリのリード・ライト不良があった場合を想定したものである。まず、ＤＤＲメモリのリード・ライト不良が見つかった場合、オシロスコープによって回路装置の所定の端子間の波形の確認を行う（ステップＳ１）。波形が正常であるか否かを判定し（ステップＳ２）、信号が正常であれば（ＹＥＳの場合）、ステップＳ３に移り、ハード的な不良ではない、または、ハード的な不良であるが、ＩＣのＩ／Ｏバッファの内部の不良であるためＩＣの外側からの測定では判断不能な状態であると判定する。
【００２７】
ステップＳ２で波形が正常でない場合（ＮＯの場合）、ステップＳ４に移り、Ｘ線によるプリント基板の配線パターン、電極パッドの確認を行う。配線パターン、電極パッドが異常であれば（ＮＯの場合）、プリント基板または半田付けの問題であると判定する（ステップＳ６）。また、正常であれば（ＹＥＳの場合）、ステップＳ７に移り、プリント基板の所定の端子（テストランド）を用いて、ＴＤＲ測定を実施する。
【００２８】
ステップＳ７におけるＴＤＲ測定の結果が、正常なプリント基盤と差がない場合（ＹＥＳの場合）、ＩＣのＩ/Ｏバッファの問題、またはその内側の問題であると判定する（ステップＳ９）。また、ＴＤＲ測定の結果が、正常な基盤と差がある場合（ＮＯの場合）、ステップＳ１０に移り、事前に定めた場所で基板カットを行い、切り出したプリント基板の切り出し片を用いてＴＤＲ測定を実施する。この場合、本実施形態では、図１に示したプリント基板１００から、マーキングのシルク印刷３によって囲まれた点線に沿って各ＩＣ１０1，１０2，１０3を含む領域４の部分のプリント基板を切り出し、図２，３に示すような切り出し片２０1，２０2，２０3を得た後、各切り出し片２０1，２０2，２０3についてＴＤＲ検査装置を用いた検査を行う。
【００２９】
そして、測定結果が正常なプリント基板の切出し片のデータと同じか否かを判定し（ステップＳ１１）、正常な切出し片と差がない場合（ＹＥＳの場合）、検査対象であるＩＣの不良ではなく、ＳｏＣ側に問題があると判定する（ステップＳ１２）。また、正常な切出し片と差がある場合（ＮＯの場合）は、検査対象であるＩＣの不良であると判定する。この場合、予め正常な切出し片のＳパラメータを事前に把握しておき、検査対象であるプリント基板の切り出し片から得られたＳパラメータと比較することによって、切り出したプリント基板部分の配線パターンや電極パッドに問題があるのか、ＩＣ内部の問題なのか、不良個所の切り分けを行うことができる（ステップＳ１３）。
【００３０】
このように、本実施形態では、各切り出し片２０1，２０2，２０3は全て同じ配線パターンを有しているため、個々のＩＣの検査を行う際に同じ条件で検査をすることができる。このため、正常なＩＣを搭載した同じ配線パターンを有するプリント基板の切り出し片について、予め基準となるＳパラメータなどの値を得ておくことで、同じＩＣを搭載した同じ配線パターンを有するプリント基板の切り出し片の検査に適用することができる。したがって、テストピンの配置を変えることなく、また、基準となる検査値についても共通の値を用いることができるため、検査を効率的に行うことができ、検査時間の短縮化が可能となる。
【００３１】
（第２の実施形態）
図６は、本発明の第２の実施形態に係る回路装置の模式図であり、プリント基板２００には多数の電子部品が搭載されているが、図６では、ＤＤＲメモリである３つのＩＣ１０1，１０2，１０3と、ＣＰＵ１１のみを例として図示している。３つのＩＣ１０1，１０2，１０3は、それぞれ同じＩＣであり、それぞれのＩＣ１０1，１０2，１０3の電極は、プリント基板２００に形成した電極パッド１上で、半田や金などのバンプを用いて半田付けされている。
【００３２】
プリント基板２００は、多層配線基板から構成されており、各ＩＣ１０1，１０2，１０3用の電極パッド１へはプリント基板２００の内層（内部）に配設されている内部配線５を通じて信号等の入出力が行われる。電極パッド１と内部配線５との接続は、電極パッド１の位置にビア（スルーホールとも言う）を形成し、このビア内に銅メッキを設けたり導電ペースで埋め込んだりすることにより、電気的接続を行っている。
【００３３】
なお、図６では、便宜上、電極パッド１と内部配線５を図示するために、ＩＣ１０1，１０2，１０3については２点鎖線で示しており、この２点鎖線で示した矩形の上にＩＣ１０1，１０2，１０3が搭載されている。そして、各ＩＣ１０1，１０2，１０3の搭載箇所を含む周辺の領域には、マーキングとしてそれぞれ４つのビア６を形成している。このビア７の内面には銅メッキを施す必要はない。そして、このビア６で囲まれた点線で示す領域４内における内部配線５は、同一機能かつ同一端子配列のＩＣ１０1，１０2，１０3について、すべて同じ配線パターンとなるように形成している。領域４の外側は、各ＩＣ１０1，１０2，１０3について、異なる配線パターンが施されていてもよい。また、内部配線５の点線で示した領域４の辺と交差する箇所には、ビア７が設けられており、各内部配線５はこのビア７を介してプリント基板２００の表面に設けたテストランドと電気的に接続している。
【００３４】
図７は、図６に示す回路装置から切り出した１つのＩＣを搭載したプリント基板の切り出し片の模式図であり、図８は、図７に示す切り出し片の斜視図である。図６に示すプリント基板２００から各ＩＣ１０1，１０2，１０3を、マーキングとなるビア６を用いて点線に沿って領域４の部分を切り出した場合、プリント基板の切り出し片３０1，３０2，３０3は、それぞれ同じ配線パターンを有することになる。本実施形態では、切り出し片３０1，３０2，３０3の切り取った端面には、内部配線５が露出しており、この内部配線５の露出部分に形成したビア７を介して、プリント基板２００の表面に設けたテストランドが電気的に導通している。
【００３５】
このため、切り出し片３０1，３０2，３０3を検査する場合は、切り取った端面に露出した内部配線５部分をテストランドとして用いてもよく、また、ビア７を介してプリント基板２００の表面に形成したテストランドを用いてもよい。さらに、本実施形態では、マーキングとして、ビアを用いているが、第１の実施形態と同様に、シルク印刷を用いるようにしてもよい。本実施形態においても、各切出し片切り出し片３０1，３０2，３０3は全て同じ配線パターンを有しているため、個々のＩＣの検査を行う際に同じ条件で検査をすることができる。このため、検査を効率的に行うことができ、検査時間の短縮化が可能となる。
【００３６】
図９は、本発明の他の実施形態に係る回路装置が複数枚のプリント基板を有する場合の模式図である。図９に示す実施形態では、複数のプリント基板、例えば３枚のプリント基板２０１，２０２，２０３に、それぞれ同一機能かつ同一端子配列のＩＣ１０1，１０2，１０3が搭載されている。このように、複数の基板に同一機能かつ同一端子配列のＩＣが搭載される場合においても、それぞれのプリント基板２０１，２０２，２０３に搭載した各ＩＣ１０1，１０2，１０3の搭載箇所を含む周辺の領域４内における配線２について、すべて同じ配線パターンとなるように形成している。なお、本発明の配線には、多層配線基板に形成したビア内の導体も含まれる。
【００３７】
これにより、各プリント基板２０１，２０２，２０３から、ビア６を目印として領域４の部分に沿って切り出した場合、図７または図８に示すような、同じ配線パターンを有するプリント基板の切り出し片３０1，３０2，３０3が得られる。このため、個々のＩＣの検査を行う際に同じ条件で検査をすることができ、検査を効率化と検査時間の短縮化が可能となる。なお、第２の実施形態では、各ＩＣ１０1，１０2，１０3への配線は、すべて内部配線５に寄っているが、一部の配線を内部配線とし、他の配線をプリント基板表面の配線とするようにしてもよい。
【００３８】
（第３の実施形態）
図１０は、本発明の第３の実施形態に係る回路装置の模式図である。プリント基板３００には多数の電子部品が搭載されているが、図１０では、ＤＤＲメモリである３つのＩＣ１０1，１０2，１０3と、ＣＰＵ１１のみを例として図示している。３つのＩＣ１０1，１０2，１０3は、それぞれ同じＩＣであり、それぞれのＩＣ１０1，１０2，１０3の電極は、プリント基板２００に形成した電極パッド１上で、半田や金などのバンプを用いて電気的に接続される。
【００３９】
プリント基板３００は、多層配線基板から構成されており、各ＩＣ１０1，１０2，１０3用の電極パッド１は、第２の実施形態と同様に、ビア７を介して内部配線５が接続されている。なお、図１０では、便宜上、電極パッド１と内部配線５を図示するために、ＩＣ１０1，１０2，１０3については２点鎖線で示しており、この２点鎖線で示した矩形の上にＩＣ１０1，１０2，１０3が搭載されている。各ＩＣ１０1，１０2、１０3の搭載箇所を含む周辺の領域には、第２の実施形態と同様に、マーキングとしてそれぞれ４つのビア６を形成している。
【００４０】
本実施形態では、ビア６で囲まれた点線で示す領域４内に位置する内部配線５の所定箇所にビア８を設け、プリント基板３００のビア８に対応する表面にテストランドを設けている。そして、領域４内における内部配線５は、同一機能かつ同一端子配列のＩＣ１０1，１０2，１０3について、すべて同じ配線パターンとなるように形成するとともに、領域４の内部配線に設けたビア８の位置も同一機能かつ同一端子配列のＩＣ１０1，１０2，１０3で同じ位置となるように形成している。領域４の外側は、各ＩＣ１０1，１０2，１０3について、異なる配線パターンが施されていてもよい。
【００４１】
図１１は、図１０に示す回路装置から切り出した１つのＩＣを搭載したプリント基板の切り出し片の模式図であり、図１２は、図１１に示す切り出し片の斜視図である。図１１に示すプリント基板３００から各ＩＣ１０1，１０2，１０3を、マーキングとなるビアを用いて点線に沿って領域４の部分を切り出した場合、プリント基板の切り出し片３０1，３０2，３０3は、それぞれ同じ配線パターンを有することになる。本実施形態では、切り出し片４０1，４０2，４０3の切り取った端面には、内部配線５が露出しており、また、この内部配線５からビア８を介して、プリント基板３００の表面に設けたテストランドが露出している。
【００４２】
このため、切り出し片４０1，４０2，４０3を検査する場合は、切り取った端面に露出した内部配線５部分をテストランドとして用いてもよく、また、ビア８を介してプリント基板２００の表面に形成したテストランドを用いてもよい。本実施形態においても、各切出し片切り出し片４０1，４０2，４０3は全て同じ配線パターンを有しているため、個々のＩＣの検査を行う際に同じ条件で検査をすることができる。このため、検査を効率的に行うことができ、検査時間の短縮化が可能となる。
【００４３】
なお、ビアの深さと内部配線５の長さを考慮して、電極パッド１からプリント基板３００の表面のテストランドまでの導体の配線長が、各電極パッド１について同じ長さとなる位置にビア８を設けておけば、ＩＣの各電極からテストランドまでの電気インピーダンスをほぼ揃えることができる。これにより、プリント基板上のテストランドからＩＣ１０1，１０2，１０3の各電極までの配線距離を等長とすることができ、ＩＣの電極への検査信号のタイミングを合わせることができる。
【００４４】
（第４の実施形態）
図１３は、本発明の第４の実施形態に係る回路装置から切り出した１つのＩＣを搭載したプリント基板の切り出し片の模式図である。本実施形態は、第１の実施形態の一部を変更したものである。本実施形態では、切り出したプリント基板の切り出し片において、各電極パッド１についての配線２の長さが、すべて等しくなるようにしている。このため、切り出し片の周囲までの線路長が短い配線２については、配線２の途中にミアンダ配線９を設けている。
【００４５】
これにより、プリント基板の切り出し片を検査する際に、切り出し片の周辺部分の配線を測定ポイントとしてテストピンを配置することで、テストピンからＩＣの各電極までの配線距離を等長とすることができ、ＩＣの電極への検査信号のタイミングを合わせることができる。なお、ミアンダ配線９を設ける場合は、同一機能かつ同一端子配列のＩＣについて切り出した際に、ミアンダ配線９を含む切り出し片のすべての配線パターンが共通となるようにしておく必要がある。
【００４６】
以上のように、本発明の各実施形態では、同一機能かつ同一端子配列のＩＣを備えた回路装置において、同一機能かつ同一端子配列のＩＣの基盤を切り出した際にビアを含む配線パターンが共通となるようにしているが、この配線パターンは、検査装置のチェッカーピン等の治具の形状に合致するように決めておくことが望ましい。なお、プリント基板の切り出しのためのマーキングとして、シルク印刷やビアの例を示したが、目印となるものであれば、これらに限られることはない。さらに、プリント基板に実装されるＩＣとして、ＢＧＡ（Ball Grid Array）パッケージのＩＣを例示したが、ＩＣとしてはＳＯＰ（Small Outline Package）やＱＦＰ（Quad Flat Package）などの他のパッケージを有するものであってもよい。さらに、各実施形態では、ＩＣとしてＤＤＲメモリを例に説明したが、同一機能かつ同一端子配列のＩＣであればＣＰＵ等の他の機能を持つＩＣであってもよい。そして、ＩＣがＣＰＵ等の他の機能を持つＩＣの場合であっても、配線パターンには、データ線、アドレス線、および、クロック線が含まれる。
【符号の説明】
【００４７】
１…電極パッド、２…配線、３…シルク印刷、４…領域、５…内部配線、６〜８…ビア、９…ミアンダ配線、１０1，１０2，１０3・・・ＩＣ、１１…ＣＰＵ、２０1，２０2，２０3，３０1，３０2，３０3，４０1，４０2，４０3…切り出し片、１００〜１０３，２００〜２０３，３００〜３０３…プリント基板。
【図１】
2018046082.tif 000003
【図２】
2018046082.tif 000004
【図３】
2018046082.tif 000005
【図４】
2018046082.tif 000006
【図５】
2018046082.tif 000007
【図６】
2018046082.tif 000008
【図７】
2018046082.tif 000009
【図８】
2018046082.tif 000010
【図９】
2018046082.tif 000011
【図１０】
2018046082.tif 000012
【図１１】
2018046082.tif 000013
【図１２】
2018046082.tif 000014
【図１３】
2018046082.tif 000015