(57)【要約】      （修正有）【課題】電流コラプスを抑制でき、損失を低減できる半導体装置を提供する。【解決手段】半導体装置２は、電界効果トランジスタ１０と、第１電荷蓄積素子２０と、第２電荷蓄積素子３０とを有する。電界効果トランジスタ１０は、ソース電極１１０、ドレイン電極１１２、ゲート電極１１４、第１電極１１６を有する。ソース電極１１０およびドレイン電極１１２は、半導体層に接続され、ゲート電極１１４は、ソース電極１１０とドレイン電極１１２との間の半導体層の表面上に設けられている。第１電極１１６は、ゲート電極１１４とドレイン電極１１２との間の半導体層の表面上に絶縁層を介して設けられている。第１電荷蓄積素子２０は、ドレイン電極１１２と基準電位との間に接続され、第２電荷蓄積素子３０は、ドレイン電極１１２と第１電荷蓄積素子２０との間に接続され、第１電極１１６は、第１電荷蓄積素子２０と第２電荷蓄積素子３０との間に接続されている。【選択図】図３
2018046052.tif 000002
【特許請求の範囲】
【請求項１】
半導体層に接続されたソース電極およびドレイン電極と、
前記半導体層の表面上に設けられ前記ソース電極と前記ドレイン電極との間に位置するゲート電極と、
前記ゲート電極と前記ドレイン電極との間の前記半導体層の表面上に絶縁層を介して設けられた第１電極と、
を有する電界効果トランジスタと、
前記ドレイン電極と基準電位との間に接続された第１電荷蓄積素子と、
前記ドレイン電極と前記第１電荷蓄積素子との間に接続された第２電荷蓄積素子と、
を備え、
前記第１電極は、前記第１電荷蓄積素子と前記第２電荷蓄積素子との間に接続された半導体装置。
【請求項２】
半導体層に接続されたソース電極およびドレイン電極と、
前記半導体層の表面上に設けられ前記ソース電極と前記ドレイン電極との間に位置するゲート電極と、
前記ゲート電極と前記ドレイン電極との間の前記半導体層の表面上に絶縁層を介して設けられた第１電極と、
を有する電界効果トランジスタと、
前記第１電極と基準電位との間に接続された第１電荷蓄積素子と、
を備えた半導体装置であって、
前記第１電荷蓄積素子の前記第１電極側には、半導体装置の動作前にあらかじめ正電荷が蓄積される半導体装置。
【請求項３】
前記第１電荷蓄積素子の容量は、可変である請求項１または２に記載の半導体装置。
【請求項４】
前記第１電荷蓄積素子の前記第１電極側に正電荷が蓄積されることで、前記第１電極の下方の前記半導体層におけるトラップに電子が捕獲される請求項１〜３のいずれか１つに記載の半導体装置。
【請求項５】
前記ゲート電極は、前記半導体層の上にゲート絶縁層を介して設けられ、
前記ゲート絶縁層は、窒化シリコンを含み、
前記半導体層は、窒化アルミニウムガリウムを含む請求項１〜４のいずれか１つに記載の半導体装置。
【請求項６】
前記第１電荷蓄積素子は、コンデンサである請求項１〜５のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）などの窒化物系化合物半導体は、広いバンドギャップおよび高い絶縁破壊電界強度を有することから、高出力あるいは高電圧動作が要求されるパワーデバイスの材料として利用されている。例えば、窒化ガリウム層の上に窒化アルミニウムガリウム（ＡｌＧａＮ）層が積層された高電子移動度トランジスタ（High Electron Mobility Transistor:HEMT）等の半導体装置においては、窒化ガリウム層と窒化アルミニウムガリウム層との界面に生じる高濃度の二次元電子ガスにより、半導体装置のオン抵抗を低減し、低損失で高い出力を得ることができる。
【０００３】
一方で、このような半導体装置において、高電圧を印加したときに、半導体装置のオン抵抗が増大し、ドレイン電流が減少する電流コラプスという現象が発生する場合がある。半導体装置のオン抵抗の増加は損失の増大につながるため、電流コラプスの抑制が望まれている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１３／０２７７２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、電流コラプスを抑制でき、損失を低減できる半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
実施形態に係る半導体装置は、電界効果トランジスタと、第１電荷蓄積素子と、第２電荷蓄積素子と、を有する。前記電界効果トランジスタは、ソース電極と、ドレイン電極と、ゲート電極と、第１電極と、を有する。前記ソース電極および前記ドレイン電極は、半導体層に接続されている。前記ゲート電極は、前記半導体層の表面上に設けられ、前記ソース電極と前記ドレイン電極との間に位置している。前記第１電極は、前記ゲート電極と前記ドレイン電極との間の前記半導体層の表面上に絶縁層を介して設けられている。前記第１電荷蓄積素子は、前記ドレイン電極と基準電位との間に接続されている。前記第２電荷蓄積素子は、前記ドレイン電極と前記第１電荷蓄積素子との間に接続されている。前記第１電極は、前記第１電荷蓄積素子と前記第２電荷蓄積素子との間に接続されている。
【図面の簡単な説明】
【０００７】
【図１】実施形態に係る半導体装置の電界効果トランジスタを表す断面図である。
【図２】実施形態に係る半導体装置の回路ブロック図である。
【図３】実施形態の第１変形例に係る半導体装置の回路ブロック図である。
【図４】実施形態の第２変形例に係る半導体装置の回路ブロック図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の実施形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００９】
図１は、実施形態に係る半導体装置１の電界効果トランジスタ１０を表す断面図である。
図２は、実施形態に係る半導体装置１の回路ブロック図である。
【００１０】
まず、図１を用いて、電界効果トランジスタ１０の構造について説明する。
電界効果トランジスタ１０は、例えば、ディプレッション型のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）である。
【００１１】
図１に表すように、電界効果トランジスタ１０は、基板１０２、バッファ層１０４、チャネル層１０６、バリア層１０８（半導体層）、ソース電極１１０、ドレイン電極１１２、ゲート電極１１４、電極１１６（第１電極）、ゲート絶縁層１１８、および絶縁層１２０を有する。
【００１２】
バッファ層１０４は、基板１０２の上に設けられている。バッファ層１０４は、基板１０２とチャネル層１０６との間の格子不整合を緩和するために設けられている。
チャネル層１０６は、バッファ層１０４の上に設けられている。
【００１３】
バリア層１０８は、チャネル層１０６の上に設けられている。バリア層１０８のバンドギャップは、チャネル層１０６のバンドギャップよりも大きい。チャネル層１０６とバリア層１０８とはヘテロ接合界面を形成し、このヘテロ接合界面に二次元電子ガスが発生する。
【００１４】
ソース電極１１０とドレイン電極１１２は、バリア層１０８の上に互いに離間して設けられている。ソース電極１１０およびドレイン電極１１２は、バリア層１０８とオーミック接触している。
【００１５】
ゲート電極１１４は、ソース電極１１０とドレイン電極１１２との間において、バリア層１０８の表面上にゲート絶縁層１１８を介して設けられている。
絶縁層１２０は、ゲート電極１１４を覆っている。ソース電極１１０の一部は、例えば、絶縁層１２０上に設けられ、ドレイン電極１１２に向かって延びている。
【００１６】
電極１１６は、ゲート電極１１４とドレイン電極１１２との間のバリア層１０８の表面上に、ゲート絶縁層１１８および絶縁層１２０を介して設けられている。
すなわち、ソース電極１１０とドレイン電極１１２とを結ぶ方向をＸ方向とすると、電極１１６のＸ方向における位置は、ゲート電極１１４のＸ方向における位置と、ドレイン電極１１２のＸ方向における位置と、の間にある。
より具体的には、電極１１６は、ゲート電極１１４と電極１１６との間のＸ方向における距離Ｄ１が、ドレイン電極１１２と電極１１６との間の距離Ｄ２よりも短くなるように、ゲート電極１１４に近接して設けられている。
【００１７】
ここで、電界効果トランジスタ１０の各構成要素の材料について説明する。
基板１０２は、シリコン、炭化珪素、またはサファイアから構成されている。
バッファ層１０４は、例えば、複数の窒化アルミニウムガリウム層が積層された構造を有する。
チャネル層１０６は、例えば、アンドープの窒化ガリウムを含む。
バリア層１０８は、例えば、アンドープの窒化アルミニウムガリウムを含む。
ソース電極１１０、ドレイン電極１１２、およびゲート電極１１４は、アルミニウム、ニッケル、銅、またはチタンなどの金属を含む。
ゲート絶縁層１１８は、窒化シリコンなどの絶縁材料を含む。
絶縁層１２０は、酸化シリコンなどの絶縁材料を含む。
【００１８】
ソース電極１１０に対してドレイン電極１１２に正の電圧が印加されると、チャネル層１０６とバリア層１０８との間のヘテロ接合界面に誘起された二次元電子ガスをチャネルとして、ソース電極１１０とドレイン電極１１２との間に電流が流れる。このとき、ドレイン電極１１２とゲート電極１１４との間の電位差が大きいと、電界により電子が加速され、ゲート絶縁層１１８中やバリア層１０８とゲート絶縁層１１８との界面に存在するトラップに電子が捕獲される。そして、捕獲された電子によって、下方の二次元電子ガス層が空乏化されることで、電流コラプスが生じる。
【００１９】
ここで、この電流コラプスを抑制するための回路構成について、図２を参照しつつ説明する。
図２に表すように、実施形態に係る半導体装置１は、上述した電界効果トランジスタ１０と、電荷蓄積素子としてのコンデンサ２０と、を有する。
【００２０】
電界効果トランジスタ１０のソース電極１１０は、基準電位に接続されている。ドレイン電極１１２およびゲート電極１１４には、それぞれ、ドレイン電圧およびゲート電圧が印加される。
【００２１】
電極１１６は、コンデンサ２０を介して基準電位に接続されている。コンデンサ２０の電極１１６側には、正電荷が蓄積されている。この正電荷は、例えば、半導体装置１を動作させる前にあらかじめ注入され、蓄積される。正孔の注入は、例えば、半導体装置１の製造段階で行うことができる。
【００２２】
電荷蓄積素子であるコンデンサ２０の電極１１６側に正孔が蓄積され、電極１１６の電位が上昇することで、電極１１６の周りに電界が生じ、これにより電極１１６下方のトラップに電子が捕獲される。トラップに捕獲された電子は、電極１１６の正電荷と静電結合するため、捕獲された電子による２次元電子ガス層の空乏化が抑制される。
このため、本実施形態によれば、電界効果トランジスタ１０に生じる電流コラプスを抑制し、電界効果トランジスタ１０のオン抵抗の増加を抑制することが可能である。
【００２３】
また、例えば、複数の抵抗を用いてドレイン電圧を分圧させて電極１１６の電位を上昇させる場合は、電極１１６の電位を維持するために、ドレイン電極１１２から電流を流し続けなければならない。しかし、本実施形態に係る半導体装置１のように、コンデンサ２０に正電荷を蓄積させて電極１１６の電位を上昇させる場合、基準電位に向けて電流を流し続ける必要は無い。このため、本実施形態によれば、低い電力損失で電流コラプスを抑制することが可能である。
【００２４】
正孔の注入は、上述したとおり、半導体装置１の動作前にあらかじめ注入されていることが望ましい。半導体装置１の動作前に正孔が注入され、トラップに電子が捕獲されていることで、電流コラプスがあらかじめ抑制された状態で半導体装置１を動作させることができ、電力損失をさらに低減することが可能となる。
【００２５】
（第１変形例）
図３は、実施形態の第１変形例に係る半導体装置２の回路ブロック図である。
半導体装置２は、コンデンサ２０とは別の電荷蓄積素子としてのコンデンサ３０をさらに備える点で、半導体装置１と異なる。
【００２６】
コンデンサ３０は、ドレイン電極１１２とコンデンサ２０との間（ドレイン電極１１２と電極１１６との間）に接続されている。すなわち、ドレイン電極１１２と基準電位との間に、コンデンサ２０とコンデンサ３０が直列に接続されている。
【００２７】
このような構成によれば、コンデンサ３０を介して、ドレイン電極１１２から電極１１６に正電荷を注入することができ、電極１１６における電位をより安定させることが可能である。また、コンデンサ２０と３０の各容量を調整することで、電極１１６の電位を調整することができ、電極１１６の電位の制御性を向上させることができる。
【００２８】
（第２変形例）
図４は、実施形態の第２変形例に係る半導体装置３の回路ブロック図である。
半導体装置３は、コンデンサ２０に代えて、バリアブルコンデンサ２１が設けられている点で、半導体装置２と異なる。
【００２９】
本変形例によれば、バリアブルコンデンサ２１の容量を変化させることで、電極１１６の電位を制御することができる。このため、電極１１６の電位の制御性をさらに向上させることが可能である。
【００３０】
なお、ここでは、コンデンサ２０に代えて、バリアブルコンデンサ２１を設ける場合について説明したが、コンデンサ３０に代えて、バリアブルコンデンサが設けられていてもよい。または、コンデンサ２０と３０の両方をバリアブルコンデンサに置き換えてもよい。いずれの構成においても、バリアブルコンデンサの容量を変化させることで、電極１１６の電位を制御することが可能である。
【００３１】
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【００３２】
１〜３ 半導体装置、  １０ 電界効果トランジスタ、  ２０ コンデンサ、  ２１ バリアブルコンデンサ、  ３０ コンデンサ、  １０２ 基板、  １０４ バッファ層、  １０６ チャネル層、  １０８ バリア層、  １１０ ソース電極、  １１２ ドレイン電極、  １１４ ゲート電極、  １１６ 電極、  １１８ ゲート絶縁層、  １２０ 絶縁層
【図１】
2018046052.tif 000003
【図２】
2018046052.tif 000004
【図３】
2018046052.tif 000005
【図４】
2018046052.tif 000006