(57)【要約】【課題】複数のスルーホールが形成された基板上に半導体素子が載置される基板装置において、基板全体のサイズを過度に増加させることなく、リフローはんだ付けの際にスルーホール内にはんだが流入するのを抑制することができる、基板装置を提供する。【解決手段】基板装置は、半導体素子１０と、導電パターン２上に複数のスルーホール３が形成された放熱領域４を有する多層プリント基板１と、多層プリント基板１上の放熱領域４の外縁に沿って設けられると共に半導体素子１０が載置されるスペーサ９と、半導体素子１０と放熱領域４との間に充填されて半導体素子１０と放熱領域４とを接合するはんだ１２とを備えている。【選択図】図４
2018046225.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
導電パターン上に複数のスルーホールが形成された第１の領域を有する基板と、
前記基板上の前記第１の領域の外縁に沿って設けられると共に前記半導体素子が載置されるスペーサと、
前記半導体素子と前記第１の領域との間に充填されて前記半導体素子と前記第１の領域とを接合する接合材と
を備える、基板装置。
【請求項２】
前記スペーサは、前記基板上に設けられたレジスト層によって形成される、請求項１に記載の基板装置。
【請求項３】
前記スペーサは、前記レジスト層上に設けられた塗料層によってさらに形成される、請求項２に記載の基板装置。
【請求項４】
前記スペーサは、前記第１の領域の外縁に沿って対向して設けられる２つの部分を有する、請求項１〜３のいずれか一項に記載の基板装置。
【請求項５】
前記基板は、導電パターン上にスルーホールが形成されない第２の領域をさらに有し、
前記第１の領域と前記第２の領域との間にはレジスト層が設けられ、
前記半導体素子と前記第２の領域との間にも前記接合材が充填されて前記半導体素子と前記第２の領域とが接合される、請求項１〜４のいずれか一項に記載の基板装置。
【請求項６】
前記第２の領域は、前記第１の領域の前記複数のスルーホールの一部に導電性材料を充填することによって形成される、請求項１〜５のいずれか一項に記載の基板装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、基板装置に係り、特に複数のスルーホールが形成された基板上に半導体素子が載置される基板装置に関するものである。
【背景技術】
【０００２】
複数のスルーホールが形成された基板上に半導体素子を載置し、半導体素子と基板との間にはんだ等の熱伝導材料を充填した基板装置が知られている。半導体素子の動作時に発生する熱は、熱伝導材料を介して基板上に伝達され、基板上に複数形成されたスルーホールから外部に逃される。これにより、このような基板装置は高い放熱効率を得ることができる。
【０００３】
上記のような基板装置を製造する際には、リフローはんだ付けが用いられることが多い。すなわち、複数のスルーホールが形成された基板上にペースト状のはんだを塗布し、この上に半導体素子を載置した後、はんだを温風等で加熱して一旦溶融させ、半導体素子を基板上に固定する。しかしながら、このようなリフローはんだ付けの際、溶融したはんだがスルーホール内に流入してしまい、半導体素子と基板との間のはんだが不足して接合不良が生じてしまう場合がある。
【０００４】
特許文献１には、リフローはんだ付けの際にスルーホール内にはんだが流入するのを防止するために、複数のスルーホールの各開口部をレジスト層で囲むことによって、基板表面をはんだ領域とレジスト領域とに区分する発明が記載されている（特許文献１の図２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１７１９６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の発明では、複数のスルーホールの各開口部をレジスト層で囲むために、基板表面において放熱に直接寄与しないレジスト領域が必然的に広くなる。そのため、所要の放熱効率を得るためには、放熱に直接寄与するはんだ領域をレジスト領域よりも広くする必要があり、基板全体のサイズが増加してしまうという問題がある。
【０００７】
この発明はこのような問題を解決するためになされたものであり、複数のスルーホールが形成された基板上に半導体素子が載置される基板装置において、基板全体のサイズを過度に増加させることなく、リフローはんだ付けの際にスルーホール内にはんだが流入するのを抑制することができる、基板装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、この発明に係る基板装置は、半導体素子と、導電パターン上に複数のスルーホールが形成された第１の領域を有する基板と、基板上の第１の領域の外縁に沿って設けられると共に半導体素子が載置されるスペーサと、半導体素子と第１の領域との間に充填されて半導体素子と第１の領域とを接合する接合材とを備える。
【０００９】
スペーサは、基板上に設けられたレジスト層によって形成されてもよい。
【００１０】
スペーサは、レジスト層上に設けられた塗料層によってさらに形成されてもよい。
【００１１】
スペーサは、第１の領域の外縁に沿って対向して設けられる２つの部分を有してもよい。
【００１２】
基板は、導電パターン上にスルーホールが形成されない第２の領域をさらに有し、第１の領域と第２の領域との間にはレジスト層が設けられ、半導体素子と第２の領域との間にも接合材が充填されて半導体素子と第２の領域とが接合されてもよい。
【００１３】
第２の領域は、第１の領域の複数のスルーホールの一部に導電性材料を充填することによって形成されてもよい。
【発明の効果】
【００１４】
この発明によれば、複数のスルーホールが形成された基板上に半導体素子が載置される基板装置において、基板全体のサイズを過度に増加させることなく、リフローはんだ付けの際にスルーホール内にはんだが流入するのを抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】この発明の実施の形態に係る基板装置に用いられる多層プリント基板の上面図である。
【図２】この発明の実施の形態に係る基板装置に用いられる多層プリント基板の断面図である。
【図３】この発明の実施の形態に係る基板装置の透視上面図である。
【図４】この発明の実施の形態に係る基板装置の断面図である。
【図５】この発明のその他の実施の形態に係る基板装置に用いられる多層プリント基板の断面図である。
【発明を実施するための形態】
【００１６】
以下、この発明の実施の形態について添付図面に基づいて説明する。
実施の形態．
この発明の実施の形態に係る基板装置の構成について図１〜４を参照して説明する。
図１は、この発明の実施の形態に係る基板装置に用いられる多層プリント基板１の上面図である。また図２は、多層プリント基板１を図１の切断面Ｖ−Ｖで切断した断面図である。
【００１７】
多層プリント基板１は、導電パターン２上に複数のスルーホール３が形成された放熱領域４と、導電パターン２上にスルーホールの形成されていない導電領域５とを有している。放熱領域４と導電領域５との境界には、レジスト層６が設けられている。
【００１８】
また、放熱領域４の外縁には、当該外縁に沿ってレジスト層７が設けられている。さらに、レジスト層７の上部には、シルク印刷によって形成される塗料層８が設けられている。後述するように、レジスト層７および塗料層８は、本願発明におけるスペーサ９として機能する。スペーサ９は、放熱領域４の外縁に沿って対向して設けられる２つの部分９ａと９ｂを有している。
【００１９】
図３は、図２の多層プリント基板１上に半導体素子１０を載置した状態を示す透視上面図である。また図４は、図３の切断面Ｖ−Ｖで切断した断面図である。なお、以降の説明において、図４の矢印Ｚの向きを上向きと定義し、矢印Ｚと反対向きに重力が加わるものとする。
【００２０】
半導体素子１０は、レジスト層７および塗料層８によって形成されるスペーサ９上に載置される。このスペーサ９の存在により、半導体素子１０の下面と多層プリント基板１上の導電パターン２との間には、一定の隙間Ｇが形成される。そして、この隙間Ｇにはペースト状のはんだ１２，１３が塗布される。このペースト状のはんだ１２，１３がリフローはんだ付けによって加熱されて一旦溶融し、再度凝固することによって、半導体素子１０の端子１１と多層プリント基板１上の導電パターン２とが電気的および熱的に接続される。
【００２１】
上述したように、半導体素子１０には図４の矢印Ｚと反対の向きに重力が加わるが、スペーサ９が存在することにより、ペースト状のはんだ１２，１３が一旦溶融する際にも、半導体素子１０の下面からはんだ１２，１３に下向きの力が加わることはない。そのため、複数のスルーホール３が形成された放熱領域４上のはんだ１２は、自身の表面張力によって半導体素子１０と導電パターン２との間の隙間Ｇに留まることができ、スルーホール３内に流入することが抑制される。
【００２２】
また、レジスト層７および塗料層８によって形成されるスペーサ９は、放熱領域４の外縁に沿って設けられるため、特許文献１に記載の発明のように、所要の放熱効率を得るために放熱領域４をレジスト層７の領域よりも広くする等の制約がない。そのため、基板全体のサイズの増加が抑制される。
【００２３】
次に、この発明の実施の形態に係る基板装置の作用について説明する。
上述したように、リフローはんだ付けが完了すると、半導体素子１０の端子１１と多層プリント基板１上の導電パターン２とがはんだ１２，１３によって電気的および熱的に接続される。半導体素子１０の動作時には、放熱領域４は半導体素子１０の放熱に特に寄与し、導電領域５は半導体素子１０の端子１１と導電パターン２との電気伝導に特に寄与する。
【００２４】
詳細には、複数のスルーホール３を有する放熱領域４では、半導体素子１０の動作時に発生する熱がはんだ１２を介してスルーホール３から多層プリント基板１の下面へ逃げることができる。これにより、半導体素子１０の放熱が効率的に行われる。一方、スルーホール３を有さない導電領域５では、導電パターン２との接合面積が広く確保されており、半導体素子１０の端子１１と導電パターン２との間の電気抵抗が放熱領域４よりもさらに小さくなる。これにより、半導体素子１０の端子１１と導電パターン２との間の電気伝導が確実に行われる。
【００２５】
以上説明したように、この発明の実施の形態に係る基板装置では、レジスト層７および塗料層８によって構成されるスペーサ９が、複数のスルーホール３を有する放熱領域４の外縁に沿って設けられ、このスペーサ９上に半導体素子１０が載置される。そして、このスペーサ９によって形成される半導体素子１０と放熱領域４との間の隙間Ｇに、はんだ１２が充填されてリフローはんだ付けが行われる。これにより、多層プリント基板１の全体のサイズを過度に増加させることなく、リフローはんだ付けの際にスルーホール３内にはんだ１２が流入するのを抑制することができる。
【００２６】
また、スペーサ９は、放熱領域４の外縁に沿って対向して設けられる２つの部分９ａと９ｂを有している。これにより、半導体素子１０をスペーサ９上に載置した際に半導体素子１０が傾いてしまうことが防止され、リフローはんだ付けの際に半導体素子１０からはんだ１２に下向きの力が加わることがより確実に防止される。
【００２７】
また、放熱領域４と導電領域５との間にレジスト層６が設けられるため、リフローはんだ付けの際に導電領域５上のはんだ１３が放熱領域４に侵入することがない。これにより、半導体素子１０の端子１１と導電領域５との間のはんだ１３が不足して接合不良が発生することが防止される。
【００２８】
その他の実施の形態．
上記の実施の形態では、スペーサ９はレジスト層７および塗料層８によって形成されていたが、レジスト層７のみで所要の隙間Ｇを確保できる場合には、塗料層８を省略してもよい。また、放熱領域４のみで十分な電気伝導率を確保できる場合には、導電領域５を省略して導電パターン２全体を放熱領域としてもよい。
【００２９】
また、導電パターン２上に放熱領域と導電領域を形成する際には、図５に示すように、まず導電パターン２全体にスルーホール３を形成した後、その一部に導電性材料１４を充填することによって、導電領域２０５を形成してもよい。
【符号の説明】
【００３０】
１  多層プリント基板（基板）、２  導電パターン、３  スルーホール、４  放熱領域（第１の領域）、５，２０５  導電領域（第２の領域）、６  レジスト層、７  レジスト層、８  塗料層、９  スペーサ、９ａ，９ｂ  スペーサの対向する２つの部分、１０  半導体素子、１２，１３  はんだ（接合材）、１４  導電性材料。
【図１】
2018046225.tif 000003
【図２】
2018046225.tif 000004
【図３】
2018046225.tif 000005
【図４】
2018046225.tif 000006
【図５】
2018046225.tif 000007