(57)【要約】【課題】半導体チップの有効領域を十分に確保しつつ、チッピングを防止することが可能な半導体チップ、半導体ウェハ、及び半導体ウェハのダイシング方法を提供する。【解決手段】半導体チップとなる半導体チップ領域は、矩形形状を有し、任意の一辺の両端に位置する二つの角部のみに回路素子が配置されていない非有効領域を備え、半導体ウェハには、複数の半導体チップ領域がそれぞれの非有効領域がいずれも第二のダイシング工程のダイシングブレードの進行方向に正対するように配列されている。【選択図】図２
2018046094.tif 000002
【特許請求の範囲】
【請求項１】
四辺を有する矩形形状の主面を有し、
前記主面は、前記四辺のうち任意の一辺の両端に位置する二つの角部のみに設けられ、回路素子が配置されていない非有効領域と、
前記非有効領域を除く残りの領域に設けられ、回路素子が配置された有効領域とを備えることを特徴とする半導体チップ。
【請求項２】
前記非有効領域のそれぞれの形状は、前記任意の一辺に対して垂直な方向に長手を有し、直角部が前記角部と一致した直角三角形であることを特徴とする請求項１に記載の半導体チップ。
【請求項３】
前記非有効領域のそれぞれは、第一の直線部と該第一の直線部よりも長い第二の直線部とからなる直角部を有し、前記直角部が前記角部と一致し、前記第一の直線部が前記任意の一辺に沿って位置し、前記第一の直線部の前記直角部と反対側の端部と前記第二の直線部の前記直角部と反対側の端部とを接続する直線と、前記第一の直線部と、第二の直線部とにより形成される直角三角形よりも面積が小さい形状であることを特徴とする請求項１に記載の半導体チップ。
【請求項４】
前記非有効領域と前記有効領域との各境界部に沿ってクラックストッパー領域が設けられていることを特徴とする請求項２又は３に記載の半導体チップ。
【請求項５】
前記クラックストッパー領域は、前記半導体チップ表面に設けられた壁状構造物、溝、又は段差を有することを特徴とする請求項４に記載の半導体チップ。
【請求項６】
請求項１乃至５のいずれか一項に記載の半導体チップが樹脂封止された半導体装置。
【請求項７】
第一の方向及び該第一の方向と垂直な第二の方向に交互に整列して配置された複数の半導体チップ領域及び複数のダイシングラインを有し、
前記複数の半導体チップ領域のそれぞれは、矩形形状を有し、前記第一の方向に沿った一辺の両端に位置する二つの角部のみに設けられ、回路素子が配置されていない非有効領域と、前記非有効領域を除く残りの領域に設けられ、回路素子が配置された有効領域とを含み、
各半導体チップ領域の前記一辺は、前記第一の方向において同じ列に並んでいる他の半導体チップ領域の前記一辺と同一直線上に位置し、
前記非有効領域は、前記第二の方向において、等間隔に配置されていることを特徴とする半導体ウェハ。
【請求項８】
前記非有効領域のそれぞれの形状は、前記第二の方向に長手を有し、直角部が前記角部と一致した直角三角形であることを特徴とする請求項７に記載の半導体ウェハ。
【請求項９】
前記非有効領域のそれぞれは、前記第一の方向に平行な第一の直線部と該第一の直線部よりも長く前記第二の方向に平行な第二の直線部とからなる直角部を有し、前記直角部が前記角部と一致し、前記第一の直線部の前記直角部と反対側の端部と前記第二の直線部の前記直角部と反対側の端部とを接続する直線と、前記第一の直線部と、第二の直線部とにより形成される直角三角形よりも面積が小さい形状であることを特徴とする請求項７に記載の半導体ウェハ。
【請求項１０】
前記非有効領域と前記有効領域との各境界部に沿ってクラックストッパー領域が設けられていることを特徴とする請求項８又は９に記載の半導体ウェハ。
【請求項１１】
前記クラックストッパー領域は、前記半導体チップ領域表面に設けられた壁状構造物、溝、又は段差を有することを特徴とする請求項１０に記載の半導体ウェハ。
【請求項１２】
複数の半導体チップ領域と複数のダイシングラインとが交互に縦横に整列して配置された半導体ウェハを準備する工程と、
前記複数のダイシングラインのうち、第一の方向に延在するダイシングラインに沿ってダイシングブレードによりダイシングを行い、前記半導体ウェハを短冊状にする第一のダイシング工程と、
前記複数のダイシングラインのうち、前記第一の方向と垂直な第二の方向に延在するダイシングラインに沿ってダイシングブレードによりダイシングを行い、前記半導体ウェハを複数の半導体チップに個片化する第二のダイシング工程とを有する半導体ウェハのダイシング方法であって、
前記複数の半導体チップ領域のそれぞれは、矩形形状を有し、前記第二のダイシング工程における前記ダイシングブレードの進行方向に正対する二つの角部のみに配置され、回路素子が配置されていない非有効領域と、前記非有効領域を除く残りの領域に設けられ、回路素子が配置された有効領域とを備えていることを特徴とする半導体ウェハのダイシング方法。
【請求項１３】
前記非有効領域のそれぞれの形状は、前記第二の方向に長手を有し、直角部が前記角部と一致した直角三角形であることを特徴とする請求項１２に記載の半導体ウェハのダイシング方法。
【請求項１４】
前記非有効領域のそれぞれは、前記第一の方向に平行な第一の直線部と該第一の直線部よりも長く前記第二の方向に平行な第二の直線部とからなる直角部を有し、前記直角部が前記角部と一致し、前記第一の直線部の前記直角部と反対側の端部と前記第二の直線部の前記直角部と反対側の端部とを接続する直線と、前記第一の直線部と、第二の直線部とにより形成される直角三角形よりも面積が小さい形状であることを特徴とする請求項１２に記載の半導体ウェハのダイシング方法。
【請求項１５】
前記非有効領域と前記有効領域との各境界部に沿ってクラックストッパー領域が設けられていることを特徴とする請求項１３又は１４に記載の半導体ウェハのダイシング方法。
【請求項１６】
前記クラックストッパー領域は、前記半導体チップ領域表面に設けられた壁状構造物、溝、又は段差を有することを特徴とする請求項１５に記載の半導体ウェハのダイシング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ、半導体装置、半導体ウェハ、及び半導体ウェハのダイシング方法に関する。
【背景技術】
【０００２】
一般に、半導体ウェハの半導体チップへの個片化は、複数の半導体チップ領域と複数のダイシングラインとが縦横に整列して形成された半導体ウェハに対し、ダイシングラインに沿ってダイシングすることにより行われる。
かかるダイシング工程においては、半導体チップの角部に欠けやひびなどのクラック（以下、「チッピング」ともいう）が発生しやすいことが知られている。
【０００３】
このようなチッピングを防止する方法として、特許文献１には、個片化を行う前に、ダイシングラインの交点に、個片化される半導体チップの４つの角部を面取りする貫通孔を形成しておくことが提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−９９６８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の方法では、ダイシングラインの交点で半導体チップの全ての角を面取りするため、面取りした部分は非有効領域（回路素子を配置しない／できない領域）となってしまうことから、半導体チップ内の有効領域（回路素子を配置する領域）が減少してしまう。よって、必要な有効領域を確保するためには、チップサイズを大きくしなければならないという問題が生じる。
【０００６】
したがって、本発明は、半導体チップの有効領域を十分に確保しつつ、チッピングを防止することが可能な半導体チップ、半導体ウェハ、及び半導体ウェハのダイシング方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の半導体チップは、矩形形状を有し、任意の一辺の両端に位置する二つの角部のみに設けられ、回路素子が配置されていない非有効領域と、前記非有効領域を除く残りの領域に設けられ、回路素子が配置された有効領域とを備えることを特徴とする。
【０００８】
また、本発明の半導体ウェハは、第一の方向及び該第一の方向と垂直な第二の方向に交互に整列して配置された複数の半導体チップ領域及び複数のダイシングラインを有し、前記複数の半導体チップ領域のそれぞれは、矩形形状を有し、前記第一の方向に沿った一辺の両端に位置する二つの角部のみに設けられ、回路素子が配置されていない非有効領域と、前記非有効領域を除く残りの領域に設けられ、回路素子が配置された有効領域とを含み、各半導体チップ領域の前記一辺は、前記第一の方向において同じ列に並んでいる他の半導体チップ領域の前記一辺と同一直線上に位置し、前記非有効領域は、前記第二の方向において、等間隔に配置されていることを特徴とする。
【０００９】
また、本発明の半導体ウェハのダイシング方法は、複数の半導体チップ領域と複数のダイシングラインとが交互に縦横に整列して配置された半導体ウェハを準備する工程と、前記複数のダイシングラインのうち、第一の方向に延在するダイシングラインに沿ってダイシングブレードによりダイシングを行い、前記半導体ウェハを短冊状にする第一のダイシング工程と、前記複数のダイシングラインのうち、前記第一の方向と垂直な第二の方向に延在するダイシングラインに沿ってダイシングブレードによりダイシングを行い、前記半導体ウェハを複数の半導体チップに個片化する第二のダイシング工程とを有する半導体ウェハのダイシング方法であって、前記複数の半導体チップ領域のそれぞれは、矩形形状を有し、前記第二のダイシング工程における前記ダイシングブレードの進行方向に正対する二つの角部のみに配置され、回路素子が配置されていない非有効領域と、前記非有効領域を除く残りの領域に設けられ、回路素子が配置された有効領域とを備えていることを特徴とする。
【発明の効果】
【００１０】
本発明では、半導体チップ（半導体チップ領域）の四つの角全てに非有効領域を設けるのではなく、ダイシングブレードの進行方向に正対する角部である半導体チップ（半導体チップ領域）の一辺の両端に位置する二つの角部のみに非有効領域を設けている。したがって、チッピングを防止するとともに、残りの二つの角部は有効領域として使用することができるため、チップサイズを小さくすることが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第一の実施形態の半導体ウェハの部分拡大図である。
【図２】図１に示す半導体ウェハのダイシング工程を説明するための部分拡大図である。
【図３】本発明の第二の実施形態の半導体ウェハの部分拡大図である。
【図４】図３に示すクラックストッパー領域を説明するための断面図である。
【図５】本発明の実施形態における非有効領域の他の例を示す部分拡大図である。
【図６】本発明の実施形態において個片化された半導体チップが搭載され、樹脂封止された半導体装置を示す概略平面図である。
【図７】本発明の第二の実施形態の半導体ウェハの変形例を示す部分拡大図である。
【図８】半導体ウェハを半導体チップに個片化する一般的な方法を説明するための図である。
【図９】半導体ウェハを半導体チップに個片化する一般的な方法を説明するための図である。
【図１０】半導体ウェハを半導体チップに個片化する一般的な方法を説明するための図である。
【図１１】半導体ウェハを半導体チップに個片化する一般的な方法において生じる問題を説明するための図である。
【発明を実施するための形態】
【００１２】
本発明の実施形態を説明する前に、本発明者が本発明を想到するに至った経緯を説明する。
図８〜１０は、半導体ウェハ（半導体基板）を半導体チップに個片化する一般的な方法を説明するための図である。
まず、図８（ａ）に示すように、素子が形成された半導体ウェハＷと、ダイシングリングＤＲとダイシングテープＤＴを用意する。
【００１３】
次に、ダイシングテープＤＴ上にダイシングリングＤＲと半導体ウェハＷを図８（ｂ）に示すように貼り付ける。この貼り付けは、気泡なく、均一に行われることが重要であり、対策として、図示のようにダイシングテープＤＴにテンションを掛けながら半導体ウェハＷが貼り付けられる。
【００１４】
その後、ダイシングリングＤＲの周囲にあるダイシングテープＤＴを除去することにより、図８（ｃ）に示すような、ダイシングテープＤＴ上に貼り付けられたダイシングリングＤＲと半導体ウェハＷが得られ、これをダイシング装置（図示せず）にセットする。
【００１５】
図９は、ダイシングテープ上に貼り付けられ、これからダイシングが行われる半導体ウェハＷの部分拡大図であり、複数の半導体チップ領域４１０とこれらを各チップに個片化するためのダイシングライン４２０が設けられている。ここで、符号４１１は、半導体チップ領域４１０内の有効領域を示している。すなわち、本例では、半導体チップ領域４１０全体が有効領域（回路素子が配置されている領域）である。
【００１６】
図１０は、半導体ウェハＷのダイシング（個片化）工程を途中まで行った状態を示している。
半導体ウェハＷのダイシング工程においては、ダイシングブレード（図示せず）により、まず、Ｘ方向に、ダイシングライン４２０に沿って、半導体ウェハを順次切断する（以下、「第一のダイシング工程」ともいう）ことにより短冊状に分割する。次に、同じくダイシングブレードにより、短冊状となった半導体ウェハをＹ方向に、ダイシングライン４２０に沿って、順次切断する（以下、「第二のダイシング工程」ともいう）。このようにして、全てのダイシングライン４２０に沿って切断することにより、半導体ウェハＷを半導体チップ４３０に個片化することができる。なお、図において、白抜きで表示している部分は、切断が完了した部分を示している。
【００１７】
しかしながら、上述のような半導体ウェハの個片化方法においては、図１１に示すような問題が発生する場合がある。
図１１は、第一のダイシング工程が終了し、第二のダイシング工程を行っている途中の状態（図において、破線矢印ｙ１まで切断した状態）を示している。
【００１８】
図８（ｂ）を用いて説明したように、半導体ウェハＷは、ダイシングテープＤＴにテンションを掛けながら貼り付けられていることから、半導体ウェハＷを切断していくと、ダイシングテープＤＴのテンションが開放されて、ダイシング中に半導体ウェハＷの分割された領域がずれる（ぶれる）現象が生じる。
【００１９】
すなわち、図１１に示すように、第一のダイシング工程が終了した後は、Ｙ方向に隣接する半導体チップ領域４１０間にずれＳが生じやすい。図１１では、一例として、半導体チップ領域４１０ａが半導体チップ領域４１０ｂに対してＸ方向（図における右方向）へずれた場合を示している。
【００２０】
このようなずれＳにより、半導体チップ領域４１０ａは、ダイシングブレードが矢印ＤＢの方向に進んでいくと、半導体チップ領域４１０ａの点線で囲った角部ＣＰにぶつかってしまう。これにより、角部ＣＰに欠けやひびなどのクラックＣＫ（以下、「チッピング」ともいう）が発生してしまうこととなる。
【００２１】
このように、チッピングは、第二のダイシング工程のダイシングブレードの進行方向（Ｙ方向）において半導体チップ領域４１０間にずれが生じることにより発生することがわかる。
【００２２】
本発明は、かかる知見に基づきなされたものである。
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の第一の実施形態による半導体ウェハ１００を示す部分拡大図である。
【００２３】
半導体ウェハ１００には、Ｘ方向（以下、「第一の方向」ともいう）及びＸ方向と垂直なＹ方向（以下、「第二の方向」）ともいう）に交互に整列して配置された複数の半導体チップ領域１１０と複数のダイシングライン１２０が形成されている。
【００２４】
複数の半導体チップ領域１１０のそれぞれは、矩形形状（ここでは正方形状）を成している。各半導体チップ領域１１０は、Ｘ方向に沿った辺１１０ｘの両端に位置する二つの角部にそれぞれ非有効領域１１２を備えている。ここで、非有効領域とは、回路要素として機能する回路素子や、回路要素が正確に動作するために必要な要素が配置されていない領域を意味する。したがって、非有効領域１１２には、ダミーパターンやアライメントマーク等、ダイシング終了後には破壊されたり消失したりしても構わないものは形成されていてもよい。
【００２５】
半導体チップ領域１１０中、非有効領域１１２以外の領域は有効領域１１１である。ここで、有効領域とは、回路要素として機能する回路素子や、回路要素が正確に動作するために必要な要素が配置されている領域を意味する。
【００２６】
非有効領域１１２は、半導体チップ領域１１０の上述の二つの角部のみに設けられており、残りの二つの角部には設けられていないため、その部分は有効領域となっている。したがって、特許文献１のように、半導体チップ領域の四つの角全てに非有効領域を設けるのと比べて、有効領域を広く取ることが可能となっている。
各半導体チップ領域の辺１１０ｘは、Ｘ方向において同じ列に並んでいる（隣接する）複数の半導体チップ領域１１０の辺１１０ｘと同一直線上に位置している。
【００２７】
また、非有効領域１１２は、Ｙ方向において、等間隔に配置されている。すなわち、いずれの半導体チップ領域１１０においても、辺１１０ｘ（図１における下辺）側に設けられている。
非有効領域１１２の形状は、それぞれ、Ｙ方向に長手を有し、直角部が半導体チップ領域１１０の角部と一致した直角三角形である。
【００２８】
次に、半導体ウェハ１００のダイシング工程について、図２を用いて説明する。図２は、第一のダイシング工程が終了し、第二のダイシング工程を行っている途中の状態（図において、破線矢印ｙ１まで切断した状態）を示している。
【００２９】
まず、図１に示す半導体ウェハ１００をダイシング装置（図示せず）にセットする。
次に、第一のダイシング工程として、複数のダイシングライン１２０のうち、Ｘ方向に延在するダイシングライン１２０に沿ってダイシングブレード（図示せず）によりダイシングを行い、半導体ウェハ１００を短冊状に分割する。
【００３０】
続いて、第二のダイシング工程として、Ｙ方向に延在するダイシングライン１２０に沿ってダイシングブレードによりダイシングを行い、半導体ウェハ１００を複数の半導体チップ１３０に個片化する。この第二のダイシング工程は、ダイシングブレードの進行方向を非有効領域１１２が設けられている二つの角部に対して正対する方向（図における矢印ＤＢの方向）にして行われる。
【００３１】
以上のようにすることにより、図１１に示したのと同様に、第一のダイシング工程が終了した後、Ｙ方向に隣接する半導体チップ領域１１０間にずれＳが生じた場合でも、本実施形態によれば、有効領域１１１内にチッピングが発生することを防止することができる。
【００３２】
すなわち、矢印ＤＢのように進行したダイシングブレードは、非有効領域１１２にぶつかり、非有効領域１１２にクラックＣＫが発生するが、このクラックＣＫは、非有効領域１１２内に収まるため、有効領域１１１にまで及んで、有効領域１１１内の配線を切断する等、回路素子に影響を与えることを抑制することができる。
【００３３】
本実施形態では、非有効領域１１２の形状は、上述したとおり、Ｙ方向に長手を有する直角三角形としている。これは、クラックＣＫは、第二のダイシング工程におけるダイシングブレードの進行方向（Ｙ方向）に沿って生じることから、非有効領域１１２は、Ｘ方向にはＹ方向ほどの長さ（幅）を有する必要がないためである。
このように、Ｙ方向に長手を有し、Ｘ方向の幅を狭くする形状とすることにより、有効領域１１１をより広くすることを可能としている。
【００３４】
次に、本発明の第二の実施形態につき、図３及び４を用いて説明する。
図３は、本発明の第二の実施形態の半導体ウェハ２００の部分拡大図である。
なお、図１に示す半導体ウェハ１００と同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
【００３５】
半導体ウェハ２００は、半導体ウェハ１００の構成に加え、クラックストッパー領域２０１を備えている。クラックストッパー領域２０１は、非有効領域１１２のそれぞれの斜辺に沿って、すなわち、非有効領域１１２と有効領域１１１との各境界部に沿って設けられている。
【００３６】
図４（ａ）〜（ｃ）は、図３のＮ−Ｎ線に沿った断面図であり、クラックストッパー領域２０１の具体的な構成例を示している。
図４（ａ）は、クラックストッパー領域２０１が壁状構造物２０１Ｗを有する例である。壁状構造物２０１Ｗは、半導体基板１０上に設けられた金属プラグＭＰＬと金属パターンＭＰＴの積層構造により構成されている。壁状構造物２０１Ｗは、絶縁膜１１で覆われている。
【００３７】
図４（ｂ）は、クラックストッパー領域２０１が溝２０１Ｔを有する例である。溝２０１Ｔは、半導体基板１０上の絶縁膜１１をエッチングすることにより形成されている。
図４（ｃ）は、クラックストッパー領域２０１が段差２０１Ｓを有する例である。段差２０１Ｓは、半導体基板１０上の絶縁膜１１をエッチングすることにより形成されている。
【００３８】
チッピングは、半導体ウェハが薄く、半導体チップ領域が小さい場合ほど発生しやすくなることから、このような場合に、本実施形態のように、クラックストッパー領域２０１を設けることにより、有効領域１１１内までクラックが及ぶことを確実に防止することが可能となる。
なお、クラックストッパー領域２０１は、図４（ａ）〜（ｃ）に示した構成に限らず、これらを複合した構造、あるいは別の構造でも構わない。
【００３９】
以上のとおり、第二の実施形態によれば、第一の実施形態よりも、より確実に、有効領域へクラックが達することを防ぐことができる。しかしながら、半導体ウェハの厚さや半導体チップ領域の大きさなどにより、クラックストッパー領域２０１を設けなくてもチッピングから十分に有効領域１１１を保護することが可能な場合は、第一の実施形態のように、クラックストッパー領域２０１を設けず、シンプルな構成とすることが好ましい。
【００４０】
ここで、図５（ａ）〜（ｃ）に、本発明の実施形態における非有効領域１１２の他の例を示す。
上記第一及び第二の実施形態においては、非有効領域１１２は、Ｙ方向に長手を有する直角三角形としていたが、これには限られず、例えば、図５（ａ）〜（ｃ）に示すような形状とすることもできる。
【００４１】
図５（ａ）〜（ｃ）に示す非有効領域１１２は、第一の直線部１１２ｘと第一の直線部１１２ｘよりも長い第二の直線部１１２ｙとからなる直角部を有し、該直角部が半導体チップ領域１１０の角部と一致している。そして、第一の直線部１１２ｘが半導体チップ領域１１０のＸ方向に沿った辺１１０ｘに沿って位置し、第一の直線部１１２ｘの直角部と反対側の端部１１２ｘｅと第二の直線部１１２ｙの直角部と反対側の端部１１２ｙｅとが複数の直線からなる線又は曲線１１２ｘｙにより接続された形状となっている。
【００４２】
これらの形状は、端部１１２ｘｅと端部１１２ｙｅとを接続する直線（図中破線で示す）と、第一の直線部１１２ｘと、第二の直線部１１２ｙとにより形成される直角三角形よりも面積が小さい形状である。
このような形状にすることにより、非有効領域１１２の面積が直角三角形よりも小さくなるため、有効領域１１１の面積を広げることが可能となる。
【００４３】
ここで、図５（ａ）〜（ｃ）には、非有効領域１１２と有効領域１１１との各境界部に沿ってクラックストッパー領域を設けた場合を図示しているが、クラックストッパー領域２０１は、第一の実施形態のように設けなくても構わない。
【００４４】
なお、上記実施形態により個片化された半導体チップ１３０は、図６に示すように、外部端子３２と接続されたリードフレーム（図示せず）上に搭載され、封止樹脂３１によって樹脂封止されて半導体装置３０となる。
【００４５】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、上記実施形態においては、半導体チップ領域が正方形である例を示しているが、これは長方形であってもよい。
【００４６】
また、半導体ウェハ（半導体基板）はダイシングテープに貼り付けてダイシングブレードにて個片化できるものであれば材質に制限はなく、例えばＳｉ、ＳｉＣ、ＧａＮ、ＧａＡｓなどであってもよい。
【００４７】
なお、本発明において、図７に示すように、半導体チップ領域１１０がシールリング３０１を含む場合、有効領域１１１は、シールリング３０１を含む領域を意味する。シールリングは、半導体チップ外周側面からの水分浸入を防止するために、ダイシング後にも破壊されてはならないもの、すなわち、回路要素が正確に動作するために必要な要素であるため、有効領域の一部であるとする。
【符号の説明】
【００４８】
１００、２００、Ｗ  半導体ウェハ
１１０、４１０  半導体チップ領域
１１０ｘ  半導体チップ領域のＸ方向に沿った辺
１１１、４１１  有効領域
１１２  非有効領域
１１２ｘ  非有効領域の第一の直線部
１１２ｙ  非有効領域の第二の直線部
１１２ｘｅ  非有効領域の第一の直線部の端部
１１２ｙｅ  非有効領域の第二の直線部の端部
１１２ｘｙ  端部１１２ｘｅと端部１１２ｙｅを接続する線又は曲線
１２０、４２０  ダイシングライン
１３０、４３０  半導体チップ
２０１  クラックストッパー領域
２０１Ｗ  壁状構造物
２０１Ｔ  溝
２０１Ｓ  段差
３０  半導体装置
３１  封止樹脂
３２  外部端子
ＣＰ  角部
ＣＫ  クラック
ＤＲ  ダイシングリング
ＤＴ  ダイシングテープ
【図１】
2018046094.tif 000003
【図２】
2018046094.tif 000004
【図３】
2018046094.tif 000005
【図４】
2018046094.tif 000006
【図５】
2018046094.tif 000007
【図６】
2018046094.tif 000008
【図７】
2018046094.tif 000009
【図８】
2018046094.tif 000010
【図９】
2018046094.tif 000011
【図１０】
2018046094.tif 000012
【図１１】
2018046094.tif 000013