(57)【要約】【課題】コントローラと複数のＬＥＤドライバとを接続する配線の本数を、１対１で結線する場合よりも減らしつつ、複雑な制御や画質低下を抑えた液晶バックライト装置を提供する。【解決手段】液晶バックライト装置１０は、複数のＬＥＤ２０と、複数のＬＥＤドライバ４０と、複数のＬＥＤドライバ４０にデータ及びラッチ信号を出力するコントローラ３０と、データを伝送する複数のデータ線３２と、ラッチ信号を伝送する複数のラッチ信号線３４とを備える。複数のラッチ信号線３４は、複数のＬＥＤドライバ４０を分割して得られる複数の第１グループのそれぞれに対応して配線され、複数のデータ線３２は、複数の第１グループのそれぞれから重複することなく選択した少なくとも一つのＬＥＤドライバ４０の集まりからなる複数の第２グループのそれぞれに対応して配線されている。【選択図】図２
2018124458.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示パネルを背面から照らす液晶バックライト装置であって、
複数のＬＥＤと、
外部から入力されるデータを受け取る入力回路、前記入力回路に入力されたデータを外部から入力されるラッチ信号に同期して保持するレジスタ、及び、前記レジスタに保持されたデータに従って前記複数のＬＥＤのうちの対応する少なくとも一つのＬＥＤを駆動する駆動回路を有する複数のＬＥＤドライバと、
前記複数のＬＥＤドライバに前記データ及び前記ラッチ信号を出力する制御回路であるコントローラと、
前記コントローラから出力される前記データを前記複数のＬＥＤドライバに伝送する複数のデータ線と、
前記コントローラから出力される前記ラッチ信号を前記複数のＬＥＤドライバに伝送する複数のラッチ信号線とを備え、
前記複数のラッチ信号線は、前記複数のＬＥＤドライバを分割して得られる複数の第１グループのそれぞれに対応して配線され、前記複数のラッチ信号線のそれぞれは、対応する前記第１グループに属する１以上の前記ＬＥＤに対して共通に接続され、
前記複数のデータ線は、前記複数の第１グループのそれぞれから重複することなく選択した少なくとも一つの前記ＬＥＤドライバの集まりからなる複数の第２グループのそれぞれに対応して配線され、前記複数のデータ線のそれぞれは、対応する前記第２グループに属する１以上の前記ＬＥＤに対して共通に接続されている
液晶バックライト装置。
【請求項２】
前記複数の第１グループのそれぞれは、前記複数のＬＥＤドライバのうち、同じ行に配置された１以上のＬＥＤドライバの集まりであり、
前記複数の第２グループのそれぞれは、前記複数のＬＥＤドライバのうち、同じ列に配置された１以上のＬＥＤドライバの集まりである
請求項１記載の液晶バックライト装置。
【請求項３】
前記入力回路は、シフトレジスタである
請求項１又は２記載の液晶バックライト装置。
【請求項４】
前記複数のＬＥＤドライバのそれぞれは、対応する複数の前記ＬＥＤを同時に駆動する
請求項１〜３のいずれか１項に記載の液晶バックライト装置。
【請求項５】
前記コントローラは、前記複数のラッチ信号線について順に前記ラッチ信号を出力する
請求項１〜４のいずれか１項に記載の液晶バックライト装置。
【請求項６】
前記コントローラは、外部から、前記複数のＬＥＤのそれぞれに対応する調光レベルを指定する個別調光情報と、前記複数のＬＥＤに共通の調光レベルを指定する全体調光情報とを受け取り、前記複数のＬＥＤのそれぞれについて、対応する前記個別調光情報に前記全体調光情報を乗じて得られる調整レベルで発光させるためのデータを生成し、生成した前記データを、前記複数のデータ線を介して前記複数のＬＥＤドライバに出力する
請求項１〜５のいずれか１項に記載の液晶バックライト装置。
【請求項７】
前記コントローラは、バックライトスキャン方式で前記複数のＬＥＤドライバに前記データ及び前記ラッチ信号を出力する
請求項１〜６のいずれか１項に記載の液晶バックライト装置。
【請求項８】
前記コントローラは、前記複数のＬＥＤドライバが有する前記駆動回路をオフさせている期間に、前記ラッチ信号を出力する
請求項１〜７のいずれか１項に記載の液晶バックライト装置。
【請求項９】
さらに、
前記複数のＬＥＤドライバを同期して動作させるためのクロック信号を電流増幅する第１バッファ回路と、
前記第１バッファ回路から出力されたクロック信号を電流増幅して前記ＬＥＤドライバに供給する複数の第２バッファ回路とを備える
請求項１〜８のいずれか１項に記載の液晶バックライト装置。
【請求項１０】
さらに、前記複数のデータ線のそれぞれに挿入して設けられ、前記データを電流増幅する複数のバッファ回路を備える
請求項１〜９のいずれか１項に記載の液晶バックライト装置。
【請求項１１】
前記複数のラッチ信号線のそれぞれは、共通母線と、前記共通母線から分岐して前記ＬＥＤドライバに接続される複数の分岐線とを含み、
前記液晶バックライト装置は、さらに、前記複数の分岐線のそれぞれに挿入して設けられ、前記ラッチ信号を電流増幅する複数のバッファ回路を備える
請求項１〜１０のいずれか１項に記載の液晶バックライト装置。
【請求項１２】
前記複数のＬＥＤドライバは、入力された前記データに基づいて前記ＬＥＤに電流を印加するデューティ比を調整する第１モードと前記電流の大きさを調整する第２モードとを有し、
前記液晶バックライト装置は、さらに、前記複数のＬＥＤドライバのそれぞれに前記第１モード及び前記第２モードのいずれかに切り替えさせるためのモード信号を伝送するモード信号線を備え、
前記モード信号線は、共通母線と、前記共通母線から分岐して前記ＬＥＤドライバに接続される複数の分岐線とを含み、
前記液晶バックライト装置は、さらに、前記複数の分岐線のそれぞれに挿入して設けられ、前記モード信号を電流増幅する複数のバッファ回路を備える
請求項１〜１１のいずれか１項に記載の液晶バックライト装置。
【請求項１３】
液晶表示パネルと、
請求項１〜１２のいずれか１項に記載の液晶バックライト装置とを備える
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶バックライト装置及び表示装置に関し、特に、ローカルディミングに対応した液晶バックライト装置及びそれを備える表示装置に関する。
【背景技術】
【０００２】
液晶パネルでは、画面全体をいくつかの区画に分け、それぞれの区画に映し出す画像の明るさに合わせてバックライトの明るさを最適に調整するローカルディミングにより、同一画面内の異なる区画のコントラスト比を大幅に高めることができる。
【０００３】
従来、ローカルディミングに対応した液晶バックライト装置の回路構成として、様々なものが提案されている（例えば、特許文献１参照）。
【０００４】
特許文献１では、複数のＬＥＤドライバをデイジーチェイン方式で接続することで、複数のＬＥＤドライバを制御するコントローラと複数のＬＥＤドライバのそれぞれとを１対１で結線する場合に比べ、配線量を減らしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−５９４６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１のデイジーチェイン方式では、ＬＥＤドライバ間を伝送させるデータの容量が多くなり、多分割ローカルディミングのように多数のＬＥＤを同時に制御しなければならない場面では、制御タイミングの管理が難しくなり、処理遅延の対策による制御の複雑化や画質低下の問題が生じてしまう。
【０００７】
そこで、本発明は、上記問題に鑑みてなされたものであり、コントローラと複数のＬＥＤドライバとを接続する配線の本数を、１対１で結線する場合よりも減らしつつ、複雑な制御や画質低下を抑えた液晶バックライト装置及びそれを備える表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の一形態に係る液晶バックライト装置は、液晶表示パネルを背面から照らす液晶バックライト装置であって、複数のＬＥＤと、外部から入力されるデータを受け取る入力回路、前記入力回路に入力されたデータを外部から入力されるラッチ信号に同期して保持するレジスタ、及び、前記レジスタに保持されたデータに従って前記複数のＬＥＤのうちの対応する少なくとも一つのＬＥＤを駆動する駆動回路を有する複数のＬＥＤドライバと、前記複数のＬＥＤドライバに前記データ及び前記ラッチ信号を出力する制御回路であるコントローラと、前記コントローラから出力される前記データを前記複数のＬＥＤドライバに伝送する複数のデータ線と、前記コントローラから出力される前記ラッチ信号を前記複数のＬＥＤドライバに伝送する複数のラッチ信号線とを備え、前記複数のラッチ信号線は、前記複数のＬＥＤドライバを分割して得られる複数の第１グループのそれぞれに対応して配線され、前記複数のラッチ信号線のそれぞれは、対応する前記第１グループに属する１以上の前記ＬＥＤに対して共通に接続され、前記複数のデータ線は、前記複数の第１グループのそれぞれから重複することなく選択した少なくとも一つの前記ＬＥＤドライバの集まりからなる複数の第２グループのそれぞれに対応して配線され、前記複数のデータ線のそれぞれは、対応する前記第２グループに属する１以上の前記ＬＥＤに対して共通に接続されている。
【０００９】
また、本発明の一形態に係る表示装置は、液晶表示パネルと、上記液晶バックライト装置とを備える。
【発明の効果】
【００１０】
本発明により、コントローラと複数のＬＥＤドライバとを接続する配線の本数を、１対１で結線する場合よりも減らしつつ、複雑な制御や画質低下を抑えた液晶バックライト装置及びそれを備える表示装置が実現される。
【図面の簡単な説明】
【００１１】
【図１】実施の形態に係る液晶バックライト装置が備えるＬＥＤの配列を示す図
【図２】実施の形態に係る液晶バックライト装置の回路構成を示すブロック図
【図３】図２に示された各ＬＥＤドライバの詳細な回路構成を示すブロック図
【図４Ａ】実施の形態に係る液晶バックライト装置の動作を示すタイミングチャート
【図４Ｂ】バックライトスキャン方式における液晶バックライト装置の動作を示すタイミングチャート
【図５】実施の形態の変形例に係る液晶バックライト装置におけるクロック信号線及びバッファ回路のレイアウト例を示す図
【図６】実施の形態の変形例に係る液晶バックライト装置におけるデータ線及びバッファ回路のレイアウト例を示す図
【図７】実施の形態の変形例に係る液晶バックライト装置におけるラッチ信号線及びバッファ回路のレイアウト例を示す図
【図８】実施の形態の変形例に係る液晶バックライト装置におけるモード信号線及びバッファ回路のレイアウト例を示す図
【図９】実施の形態に係る液晶バックライト装置を備える表示装置の外観図
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序等は、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、各図は、必ずしも厳密に図示したものではない。各図において、実質的に同一の構成については同一の符号を付し、重複する説明は省略又は簡略化する。
【００１３】
図１は、実施の形態に係る液晶バックライト装置１０が備えるＬＥＤ２０の配列を示す図である。液晶バックライト装置１０は、ローカルディミングに対応したバックライトであって、２次元状に配置された、合計１２×１６個のＬＥＤ２０を備える。これらのＬＥＤ２０は、１６個の単位で１２個のグループ２１ａ〜２１ｄ、２２ａ〜２２ｄ、２３ａ〜２３ｄに分類される。各グループに属するＬＥＤ２０は、対応するＬＥＤドライバで駆動される。
【００１４】
図２は、実施の形態に係る液晶バックライト装置１０の回路構成を示すブロック図である。液晶バックライト装置１０は、液晶表示パネルを背面から照らす直下型のバックライトであって、複数のＬＥＤ２０と、複数のＬＥＤドライバ４０と、コントローラ３０と、複数のデータ線３２と、複数のラッチ信号線３４とを備える。
【００１５】
複数のＬＥＤ２０は、図１に示された合計１２×１６個のＬＥＤである。
【００１６】
複数のＬＥＤドライバ４０のそれぞれは、データ及びラッチ信号を入力とし、書き込まれたデータに対応して、複数（ここでは、１６個）のＬＥＤ２０を駆動する回路である。複数のＬＥＤドライバ４０は、合計１２個の同一機能のＬＥＤドライバで構成される。第１行に４個のＬＥＤドライバ４１ａ〜４１ｄが配置され、第２行に４個のＬＥＤドライバ４２ａ〜４２ｄが配置され、第３行に４個のＬＥＤドライバ４３ａ〜４３ｄが配置されている。ＬＥＤドライバ４１ａ〜４１ｄは、それぞれ、図１におけるグループ２１ａ〜２１ｄに属する１６個のＬＥＤを駆動する。ＬＥＤドライバ４２ａ〜４２ｄは、それぞれ、図１におけるグループ２２ａ〜２２ｄに属する１６個のＬＥＤを駆動する。ＬＥＤドライバ４３ａ〜４３ｄは、それぞれ、図１におけるグループ２３ａ〜２３ｄに属する１６個のＬＥＤを駆動する。
【００１７】
コントローラ３０は、複数のＬＥＤドライバ４０にデータ及びラッチ信号を出力する制御回路であり、入力端子として、ＳＰＩ（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ）３１ａ、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）情報３１ｂを受け取る端子、及び、ＨＳＹＮＣ／ＶＳＹＮＣ３１ｃを受け取る端子を有する。ＳＰＩ３１ａには、複数のＬＥＤ２０のそれぞれに対応する調光レベルを指定する個別調光情報がシリアルで入力される。ＰＷＭ情報３１ｂは、複数のＬＥＤ２０に共通の調光レベルを指定する全体調光情報である。ＨＳＹＮＣ／ＶＳＹＮＣ３１ｃは、水平同期信号及び垂直同期信号である。コントローラ３０は、外部から、ＳＰＩ３１ａで個別調光情報を受け取り、全体調光情報としてＰＷＭ情報３１ｂを受け取り、複数のＬＥＤ２０のそれぞれについて、対応する個別調光情報に全体調光情報を乗じて得られる調整レベルで発光させるためのデータを生成し、生成したデータを、複数のデータ線３２を介して複数のＬＥＤドライバ４０に出力する。このようなコントローラ３０は、プログラムが格納されたＲＯＭ、ＲＡＭ、プログラムを実行するプロセッサ、入出力ポート等で構成されるマイコン（マイクロコンピュータ）で実現される。
【００１８】
複数のラッチ信号線３４は、コントローラ３０から出力されるラッチ信号を複数のＬＥＤドライバ４０に伝送する配線であり、複数のＬＥＤドライバ４０を分割して得られる複数の第１グループ（ここでは、同じ行に配置されたＬＥＤドライバ４０）のそれぞれに対応して配線されている。複数のラッチ信号線３４のそれぞれは、対応する第１グループに属する１以上のＬＥＤ２０に対して共通に接続されている。つまり、複数のラッチ信号線３４は、３本のラッチ信号線、つまり、第１行に配置されたＬＥＤドライバ４１ａ〜４１ｄに対して共通にラッチ信号を供給する第１ラッチ信号線３４ａ、第２行に配置されたＬＥＤドライバ４２ａ〜４２ｄに対して共通にラッチ信号を供給する第２ラッチ信号線３４ｂ、及び、第３行に配置されたＬＥＤドライバ４３ａ〜４３ｄに対して共通にラッチ信号を供給する第３ラッチ信号線３４ｃで構成される。
【００１９】
複数のデータ線３２は、コントローラ３０から出力されるデータを複数のＬＥＤドライバ４０に伝送する配線であり、複数の第１グループのそれぞれから重複することなく選択した少なくとも一つのＬＥＤドライバ４０の集まりからなる複数の第２グループのそれぞれに対応して配線されている。複数のデータ線３２のそれぞれは、対応する第２グループに属する１以上のＬＥＤ２０に対して共通に接続されている。つまり、複数のデータ線３２は、４本のデータ線、つまり、第１列に配置されたＬＥＤドライバ４１ａ、４２ａ及び４３ａに対して共通にデータを供給する第１データ線３２ａ、第２列に配置されたＬＥＤドライバ４１ｂ、４２ｂ及び４３ｂに対して共通にデータを供給する第２データ線３２ｂ、第３列に配置されたＬＥＤドライバ４１ｃ、４２ｃ及び４３ｃに対して共通にデータを供給する第３データ線３２ｃ、並びに、第４列に配置されたＬＥＤドライバ４１ｄ、４２ｄ及び４３ｄに対して共通にデータを供給する第４データ線３２で構成される。
【００２０】
なお、図２では、後述するクロック信号等の補助的な信号用の伝送線の図示が省略されている。
【００２１】
図３は、図２に示された各ＬＥＤドライバ４０の詳細な回路構成を示すブロック図である。ＬＥＤドライバ４０は、入力回路４５、１６個のレジスタ４６ａ〜４６ｃ、及び、１６個の駆動回路４７ａ〜４７ｃを備える。
【００２２】
入力回路４５は、外部から（ここでは、コントローラ３０からデータ線３２を介して）入力されるデータを受け取る回路であり、具体的には、駆動対象の１６個のＬＥＤ２０に対する調光レベルを示すシリアル信号を受け付けるシフトレジスタ（例えば、１９２（１２ビット×１６個）ビットのシフトレジスタ）である。
【００２３】
１６個のレジスタ４６ａ〜４６ｃは、入力回路４５に入力されたデータを外部（ここでは、コントローラ３０からラッチ信号線３４を介して）から入力されるラッチ信号に同期して保持するレジスタである。具体的には、１６個のレジスタ４６ａ〜４６ｃのそれぞれは、入力回路４５を構成するシフトレジスタに対応する桁（例えば、１２ビット分の桁）から、駆動対象のＬＥＤ２０に対する調光レベルを示すデータ（例えば、１２ビットのデータ）をラッチする。
【００２４】
１６個の駆動回路４７ａ〜４７ｃは、それぞれ、対応するレジスタ４６ａ〜４６ｃに保持されたデータに従って複数のＬＥＤ２０のうちの対応する少なくとも一つのＬＥＤ２０（ここでは、駆動対象の１６個のＬＥＤ２０）を駆動する回路である。具体的には、１６個の駆動回路４７ａ〜４７ｃは、それぞれ、対応するレジスタ４６ａ〜４６ｃに保持されたデータに相当するデューティ比によるＰＷＭ制御によって駆動対象のＬＥＤ２０に電流を流す。
【００２５】
次に、以上のように構成された本実施の形態に係る液晶バックライト装置１０の動作について説明する。
【００２６】
図４Ａは、本実施の形態に係る液晶バックライト装置１０の動作を示すタイミングチャートである。ここでは、第１データ線３２ａ〜第４データ線３２ｄで伝送されるデータ（図４Ａの（ａ）〜（ｄ））、第１ラッチ信号線３４ａ〜第３ラッチ信号線３４ｃで伝送されるラッチ信号（図４Ａの（ｅ）〜（ｇ））、及び、ＬＥＤドライバ４０の動作（図４Ａの（ｈ））のタイミングが示されている。
【００２７】
本図に示されるように、コントローラ３０は、第１行に配置された４個のＬＥＤドライバ４１ａ〜４１ｄに書き込むべきデータ（ＤＡＴＡ１−１〜４−１）を、それぞれ、第１データ線３２ａ〜第４データ線３２ｄに出力した後に、第１ラッチ信号線３４ａにラッチ信号（ここでは、パルス）を出力する。ここで、データ（ＤＡＴＡ１−１〜４−１のそれぞれ）は、対応する１６個のＬＥＤ２０に対する調光レベルを示すシリアルデータ（例えば、１９２（１２ビット×１６個）ビットのシリアルデータ）である。これによって、第１行に配置された４個のＬＥＤドライバ４１ａ〜４１ｄには、それぞれ、第１データ線３２ａ〜第４データ線３２ｄに出力されたデータ（ＤＡＴＡ１−１〜４−１）が入力されて保持される（つまり、入力回路４５を経てレジスタ４６ａ〜４６ｃに保持される）。
【００２８】
次に、コントローラ３０は、第２行に配置された４個のＬＥＤドライバ４２ａ〜４２ｄに書き込むべきデータ（ＤＡＴＡ１−２〜４−２）を、それぞれ、第１データ線３２ａ〜第４データ線３２ｄに出力した後に、第２ラッチ信号線３４ｂにラッチ信号（ここでは、パルス）を出力する。ここで、データ（ＤＡＴＡ１−２〜４−２のそれぞれ）は、対応する１６個のＬＥＤ２０に対する調光レベルを示すシリアルデータ（例えば、１９２（１２ビット×１６個）ビットのシリアルデータ）である。これによって、第２行に配置された４個のＬＥＤドライバ４２ａ〜４２ｄには、それぞれ、第１データ線３２ａ〜第４データ線３２ｄに出力されたデータ（ＤＡＴＡ１−２〜４−２）が入力されて保持される（つまり、入力回路４５を経てレジスタ４６ａ〜４６ｃに保持される）。
【００２９】
最後に、コントローラ３０は、第３行に配置された４個のＬＥＤドライバ４３ａ〜４３ｄに書き込むべきデータ（ＤＡＴＡ１−３〜４−３）を、それぞれ、第１データ線３２ａ〜第４データ線３２ｄに出力した後に、第３ラッチ信号線３４ｃにラッチ信号（ここでは、パルス）を出力する。ここで、データ（ＤＡＴＡ１−３〜４−３のそれぞれ）は、対応する１６個のＬＥＤ２０に対する調光レベルを示すシリアルデータ（例えば、１９２（１２ビット×１６個）ビットのシリアルデータ）である。これによって、第３行に配置された４個のＬＥＤドライバ４３ａ〜４３ｄには、それぞれ、第１データ線３２ａ〜第４データ線３２ｄに出力されたデータ（ＤＡＴＡ１−３〜４−３）が入力されて保持される（つまり、入力回路４５を経てレジスタ４６ａ〜４６ｃに保持される）。
【００３０】
このように、コントローラ３０は、マトリクス駆動のように、４本のデータ線３２ａ〜３２ｄと３本のラッチ信号線３４ａ〜３４ｃを介して、１２個のＬＥＤドライバ４０に対して、行単位で、順に、画像表示の走査タイミングと同期して、データを書き込む。コントローラ３０は、このような書き込みを、フレーム期間ごとに、繰り返す。
【００３１】
なお、コントローラ３０は、動画像が液晶パネルに表示される場合には、動画解像度を向上させるために、バックライトスキャン方式で複数のＬＥＤドライバ４０にデータ及びラッチ信号を出力する。具体的には、コントローラ３０は、ＬＥＤドライバ４０にデータ及びラッチ信号を出力するタイミングを調整することで、フレーム期間にバックライト消灯期間を設け、これによって、同じ画像を表示している期間を短くし、疑似的なインパルス駆動を実現する。
【００３２】
図４Ｂは、バックライトスキャン方式における液晶バックライト装置１０の動作を示すタイミングチャートである。本図は、図４Ａに、ブランク信号ＢＬＡＮＫ１、ＢＬＡＮＫ２及びＢＬＡＮＫ３（図４Ｂの（ｅ１）、（ｆ１）、（ｇ１））、クロック信号ＧＳＣＬＫ（図４Ｂの（ｇ２））のタイミングを付加した図に相当する。
【００３３】
ブランク信号ＢＬＡＮＫ１、ＢＬＡＮＫ２及びＢＬＡＮＫ３は、コントローラ３０からＬＥＤドライバ４０のＢＬＡＮＫ端子（図示せず）に入力される制御信号である。ＬＥＤドライバ４０は、ＢＬＡＮＫ端子に入力されたＢＬＡＮＫ信号がＨｉｇｈレベルであるときに、駆動回路４７ａ〜４７ｃをオフ（ＬＥＤ２０を消灯）する。
【００３４】
クロック信号ＧＳＣＬＫは、ＬＥＤドライバ４０のＣＬＫ端子（図示せず）に入力されるクロック信号である。ＬＥＤドライバ４０は、ＣＬＫ端子に入力されたクロック信号ＧＳＣＬＫに同期して動作する。
【００３５】
図４Ｂに示す例において或るＬＥＤ２０をＰＷＭ制御駆動させる例について具体的に説明すると、例えばデータＤＡＴＡ１−１に含まれる、或るＬＥＤ２０に対する調光レベルを示すシリアルデータを読み込み、当該シリアルデータを基に、クロック信号ＧＳＣＬＫのパルスをカウントするカウント値を決定する。続いて、ブランク信号ＢＬＡＮＫ１がオフになった後に入力されるクロック信号ＧＳＣＬＫのパルス数が前記カウント値に到達するまで前記或るＬＥＤ２０をパルスと同期させて点滅させ、カウント値に到達した後は前記或るＬＥＤ２０をオフにさせる。このようにして、データＤＡＴＡ１−１〜４−３に含まれる、ＬＥＤ２０のシリアルデータに応じた調光レベルにて、各ＬＥＤ２０が点灯するようになっている。
【００３６】
図４Ｂに示されるように、バックライトスキャン方式では、コントローラ３０は、複数のＬＥＤドライバ４０が有する駆動回路４７ａ〜４７ｃをオフさせている期間に、ラッチ信号を出力する。つまり、ブランク信号ＢＬＡＮＫ１、ＢＬＡＮＫ２及びＢＬＡＮＫ３がＨｉｇｈレベルになっているときに（図４Ｂの（ｅ１）、（ｆ１）、（ｇ１）参照）、ラッチ信号が立ち上がっている（図４Ｂの（ｅ）、（ｆ）、（ｇ）参照）。これにより、ラッチ信号がクロック信号ＧＳＣＬＫにノイズとして作用してＬＥＤ２０の点灯を乱してしまうという不具合が抑制される。
【００３７】
なお、図４Ｂに示される動作は、バックライトスキャン方式でない場合にも、適用されてもよい。
【００３８】
以上のように、本実施の形態に係る液晶バックライト装置１０は、液晶表示パネルを背面から照らすバックライトであって、複数のＬＥＤ２０と、外部から入力されるデータを受け取る入力回路４５、入力回路４５に入力されたデータを外部から入力されるラッチ信号に同期して保持するレジスタ４６ａ〜４６ｃ、及び、レジスタ４６ａ〜４６ｃに保持されたデータに従って複数のＬＥＤ２０のうちの対応する少なくとも一つのＬＥＤ２０を駆動する駆動回路４７ａ〜４７ｃを有する複数のＬＥＤドライバ４０と、複数のＬＥＤドライバ４０にデータ及びラッチ信号を出力する制御回路であるコントローラ３０と、コントローラ３０から出力されるデータを複数のＬＥＤドライバ４０に伝送する複数のデータ線３２と、コントローラ３０から出力されるラッチ信号を複数のＬＥＤドライバ４０に伝送する複数のラッチ信号線３４とを備える。そして、複数のラッチ信号線３４は、複数のＬＥＤドライバ４０を分割して得られる複数の第１グループのそれぞれに対応して配線され、複数のラッチ信号線３４のそれぞれは、対応する第１グループに属する１以上のＬＥＤ２０に対して共通に接続され、複数のデータ線３２は、複数の第１グループのそれぞれから重複することなく選択した少なくとも一つのＬＥＤドライバ４０の集まりからなる複数の第２グループのそれぞれに対応して配線され、複数のデータ線３２のそれぞれは、対応する第２グループに属する１以上のＬＥＤ２０に対して共通に接続されている。
【００３９】
これにより、コントローラ３０と複数のＬＥＤドライバ４０との接続は、複数のデータ線３２と複数のラッチ信号線３４とによって結線される。複数のラッチ信号線３４は、複数のＬＥＤドライバ４０を分割して得られる複数の第１グループのそれぞれに対応して配線され、複数のデータ線３２は、複数の第１グループのそれぞれから重複することなく選択した少なくとも一つのＬＥＤドライバ４０の集まりからなる複数の第２グループのそれぞれに対応して配線される。よって、第１グループの単位で、順に、複数のＬＥＤドライバ４０に対して同時にデータを書き込んでいくことで、全てのＬＥＤドライバ４０へのデータ書き込みが完了する。
【００４０】
その結果、コントローラ３０と複数のＬＥＤドライバ４０との接続は、複数のデータ線３２と複数のラッチ信号線３４とで結線すればよいので、コントローラ３０と複数のＬＥＤドライバ４０とを１対１で接続する場合に比べ、配線の本数を減らすことができる。また、デイジーチェイン方式のようにデータを複数のＬＥＤドライバ間にわたって伝送させる必要がないので、多分割ローカルディミングのように多数のＬＥＤを同時に制御しなければならない場面であっても、処理遅延の対策による制御の複雑化や画質低下が抑制される。
【００４１】
また、複数の第１グループのそれぞれは、複数のＬＥＤドライバ４０のうち、同じ行に配置された１以上のＬＥＤドライバ４０の集まりであり、複数の第２グループのそれぞれは、複数のＬＥＤドライバ４０のうち、同じ列に配置された１以上のＬＥＤドライバ４０の集まりである。
【００４２】
これにより、複数のＬＥＤドライバ４０に対して、マトリクス駆動のように、行単位でデータを書き込むことができるので、画像表示の走査タイミングと同期させたデータ書き込みが可能になる。
【００４３】
また、入力回路４５は、シフトレジスタである。
【００４４】
これにより、ＬＥＤドライバ４０にシリアルでデータを入力させることができるので、パラレルでデータを伝送する場合に比べ、データ線の本数が少なくて済む。
【００４５】
また、複数のＬＥＤドライバ４０のそれぞれは、対応する複数のＬＥＤ２０を同時に駆動する。
【００４６】
これにより、１個のＬＥＤドライバ４０で複数のＬＥＤ２０を同時に駆動できるので、１個のＬＥＤドライバ４０が１個のＬＥＤ２０を駆動する場合に比べ、ＬＥＤドライバ４０の個数は少なくて済む。
【００４７】
また、コントローラ３０は、複数のラッチ信号線３４について順にラッチ信号を出力する。
【００４８】
これにより、複数のラッチ信号線３４について順にラッチ信号を出力してくことで、第１グループの単位で、順に、複数のＬＥＤドライバ４０に対して同時にデータを書き込んでいき、全てのＬＥＤドライバ４０へのデータ書き込みが完了する。
【００４９】
また、コントローラ３０は、外部から、複数のＬＥＤ２０のそれぞれに対応する調光レベルを指定する個別調光情報と、複数のＬＥＤ２０に共通の調光レベルを指定する全体調光情報とを受け取り、複数のＬＥＤ２０のそれぞれについて、対応する個別調光情報に全体調光情報を乗じて得られる調整レベルで発光させるためのデータを生成し、生成したデータを、複数のデータ線３２を介して複数のＬＥＤドライバ４０に出力する。
【００５０】
これにより、個別調光情報と全体調光情報とを乗じて得られる値がＬＥＤに対する調整レベルとなるので、複数のＬＥＤに対して、個別に調光レベルを制御できるだけでなく、共通して調光レベルを制御することも可能になる。
【００５１】
また、コントローラ３０は、バックライトスキャン方式で複数のＬＥＤドライバ４０にデータ及びラッチ信号を出力する。
【００５２】
これにより、フレーム期間にバックライト消灯期間を設けることで同じ画像を表示している期間を短くし、疑似的なインパルス駆動を実現することで、動画解像度が向上される。
【００５３】
また、コントローラ３０は、複数のＬＥＤドライバ４０が有する駆動回路４７ａ〜４７ｃをオフさせている期間に、ラッチ信号を出力する。
【００５４】
これにより、ラッチ信号がクロック信号ＧＳＣＬＫにノイズとして作用してＬＥＤ２０の点灯を乱してしまうという不具合が抑制される。
【００５５】
次に、本実施の形態に係る液晶バックライト装置におけるデータ及びラッチ信号を含む各種信号用の伝送線の具体的な配線レイアウト及び伝送線上に設ける（つまり、伝送線に挿入する）バッファ回路の例について、説明する。
【００５６】
ここでは、合計３２個（一行当たり８個×４行）のＬＥＤドライバを備える、上記実施の形態の変形例に係る液晶バックライト装置１０ａにおいて、向かって右側から各種信号（クロック信号、データ、ラッチ信号、モード信号）が供給される場合の各種信号用の伝送線及び伝送線に挿入されるバッファ回路のレイアウト例を説明する。
【００５７】
図５は、実施の形態の変形例に係る液晶バックライト装置１０ａにおけるクロック信号用の伝送線（クロック信号線）及びバッファ回路のレイアウト例を示す図である。ここでは、クロック信号用の伝送線、バッファ回路５０及び５１ａ〜５１ｈ、並びに、３２個のＬＥＤドライバ４０（１−１〜１−８、２−１〜２−８、３−１〜３−８及び４−１〜４−８）が図示されている。なお、クロック信号は、３２個のＬＥＤドライバ４０及びコントローラ３０を同期して動作させるための信号であり、例えば、ＬＥＤドライバ４０におけるシフトレジスタのシフト動作等に用いられる。
【００５８】
本図に示されるように、液晶バックライト装置１０ａは、クロック信号用のバッファ回路として、入力された一つのクロック信号を電流増幅する第１バッファ回路５０と、第１バッファ回路５０から出力されたクロック信号を電流増幅してＬＥＤドライバ４０に供給する複数の第２バッファ回路５１ａ〜５１ｈとを備える。
【００５９】
その結果、１入力で供給されたクロック信号は、バッファ回路５０で電流増幅された後、８つに分岐され、それぞれの分岐において、バッファ回路５１ａ〜５１ｈで電流増幅され、さらに４つに分岐（４個のＬＥＤドライバ４０に供給）される。つまり、クロック信号は、１入力→８分岐→４分岐を経て、合計３２個のＬＥＤドライバ４０に供給される。
【００６０】
これにより、高速のクロック信号は、２段のバッファ回路（第１バッファ回路５０及び第２バッファ回路５１ａ〜５１ｈ）を経て各ＬＥＤドライバ４０に供給されるので、配線遅延によるタイミングのずれが抑制される。
【００６１】
図６は、実施の形態の変形例に係る液晶バックライト装置１０ａにおけるデータ用の伝送線（データ線）及びバッファ回路のレイアウト例を示す図である。ここでは、データ用の８本の伝送線３３ａ〜３３ｃ、８個のバッファ回路５２ａ〜５２ｈ、並びに、３２個のＬＥＤドライバ４０（１−１〜１−８、２−１〜２−８、３−１〜３−８及び４−１〜４−８）が図示されている。
【００６２】
本図に示されるように、液晶バックライト装置１０ａは、データ用のバッファ回路として、８本のデータ線３３ａ〜３３ｃのそれぞれに挿入して設けられ、データを電流増幅する８個のバッファ回路５２ａ〜５２ｈを備える。
【００６３】
その結果、８入力で供給されたデータは、それぞれ、バッファ回路５２ａ〜５２ｈで電流増幅された後、４つに分岐（４個のＬＥＤドライバ４０に供給）される。つまり、データは、８入力→０分岐→４分岐を経て、合計３２個のＬＥＤドライバ４０に供給される。
【００６４】
これにより、各データは、対応するバッファ回路５２ａ〜５２ｈを経てＬＥＤドライバ４０に供給されるので、同じデータ線に直接、複数のＬＥＤドライバが接続される場合に比べ、データの伝搬遅延が抑制される。
【００６５】
図７は、実施の形態の変形例に係る液晶バックライト装置１０ａにおけるラッチ信号用の伝送線（ラッチ信号線）及びバッファ回路のレイアウト例を示す図である。ここでは、ラッチ信号用の４本の共通母線３５ａ〜３５ｄ、そこからの分岐線３５ａ−１〜３５ａ−４、３５ｂ−１〜３５ｂ−４、３５ｃ−１〜３５ｃ−４及び３５ｄ−１〜３５ｄ−４、１６個のバッファ回路５３ａ〜５３ｄ、５４ａ〜５４ｄ、５５ａ〜５５ｄ及び５６ａ〜５６ｄ、並びに、３２個のＬＥＤドライバ４０（１−１〜１−８、２−１〜２−８、３−１〜３−８及び４−１〜４−８）が図示されている。
【００６６】
本図に示されるように、４本のラッチ信号線のそれぞれは、共通母線と、共通母線から分岐してＬＥＤドライバ４０に接続される複数の分岐線とを含む。つまり、共通母線３５ａは４つの分岐線３５ａ−１〜３５ａ−４に分岐され、共通母線３５ｂは４つの分岐線３５ｂ−１〜３５ｂ−４に分岐され、共通母線３５ｃは４つの分岐線３５ｃ−１〜３５ｃ−４に分岐され、共通母線３５ｄは４つの分岐線３５ｄ−１〜３５ｄ−４に分岐されている。
【００６７】
そして、液晶バックライト装置１０ａは、１６本の分岐線３５ａ−１〜３５ａ−４、３５ｂ−１〜３５ｂ−４、３５ｃ−１〜３５ｃ−４及び３５ｄ−１〜３５ｄ−４のそれぞれに挿入して設けられ、ラッチ信号を電流増幅する１６個のバッファ回路５３ａ〜５３ｄ、５４ａ〜５４ｄ、５５ａ〜５５ｄ及び５６ａ〜５６ｄを備える。
【００６８】
その結果、４入力で供給されたラッチ信号は、それぞれ、４つに分岐された後、バッファ回路５３ａ〜５３ｄ等で電流増幅され、さらに２つに分岐（２個のＬＥＤドライバ４０に供給）される。つまり、ラッチ信号は、４入力→４分岐→２分岐を経て、合計３２個のＬＥＤドライバ４０に供給される。
【００６９】
これにより、４本のラッチ信号線３５ａ〜３５ｄのそれぞれについて、４本の分岐線３５ａ−１〜３５ａ−４等のそれぞれに挿入されたバッファ回路を経てラッチ信号がＬＥＤドライバ４０に供給されるので、４本のラッチ信号線３５ａ〜３５ｄのそれぞれに複数のＬＥＤドライバが直接、接続される場合に比べ、ラッチ信号の伝搬遅延が抑制される。
【００７０】
図８は、実施の形態の変形例に係る液晶バックライト装置１０ａにおけるモード信号用の伝送線（モード信号線）及びバッファ回路のレイアウト例を示す図である。ここでは、モード信号用の共通母線３６、そこからの分岐線３６−１〜３６−４、４個のバッファ回路５７ａ〜５７ｄ、並びに、３２個のＬＥＤドライバ４０（１−１〜１−８、２−１〜２−８、３−１〜３−８及び４−１〜４−８）が図示されている。
【００７１】
なお、モード信号とは、ＬＥＤドライバ４０に対して、入力されたデータに基づいてＬＥＤ２０に電流を印加するデューティ比を調整（つまり、ＰＷＭ制御を）させる第１モード及び電流の大きさを調整（電流値制御を）させる第２モードにいずれかに切り替えるための信号であり、コントローラ３０から出力される。このようなＬＥＤドライバ４０のモード切り替え機能は、ＬＥＤドライバ４０に、図３に示される第１モード用の回路に加えて、第２モード用の回路として、さらに図３と同様の回路構成（シフトレジスタ、１６個のレジスタ、１６個の電流可変用の駆動回路）を備え、入力されるモード信号によって、第１モード用の回路及び第２モード用の回路のいずれかを有効にすればよい。ただし、第１モード用の駆動回路と第２モード用の駆動回路とは同時に動作（つまり、ＰＷＭ制御と電流値制御を同時に動作）してもよい。
【００７２】
本図に示されるように、液晶バックライト装置１０ａは、モード信号用のバッファ回路として、複数の分岐線３６−１〜３６−４のそれぞれに挿入して設けられ、モード信号を電流増幅する４個のバッファ回路５７ａ〜５７ｄを備える。
【００７３】
その結果、１入力で供給されたモード信号は、４つに分岐された後、バッファ回路５７ａ〜５７ｄで電流増幅され、さらに８つに分岐（８個のＬＥＤドライバ４０に供給）される。つまり、モード信号は、１入力→４分岐→８分岐を経て、合計３２個のＬＥＤドライバ４０に供給される。
【００７４】
これにより、モード信号は、４本の分岐線３６−１〜３６−４のそれぞれに挿入されたバッファ回路５７ａ〜５７ｄを経てＬＥＤドライバ４０に供給されるので、モード信号線に複数のＬＥＤドライバが直接、接続される場合に比べ、モード信号の伝搬遅延が抑制される。
【００７５】
図９は、上記実施の形態に係る液晶バックライト装置１０を備える表示装置６０の外観図である。表示装置６０は、上記実施の形態に係る液晶バックライト装置１０と、液晶表示パネル６２とを備える。表示装置６０は、例えば、テレビやＰＣ（パーソナルコンピュータ）用モニタ等である。なお、液晶表示パネル６２には、液晶表示パネルだけでなく、液晶表示パネルに映像を表示するための映像信号処理回路、ソースドライバ、ゲートドライバ等の回路が含まれてもよい。このような表示装置６０により、複雑な制御や画質低下を抑えた液晶バックライト装置１０を備え、バックライトの明るさを最適に調整するローカルディミングによって同一画面内の異なる区画のコントラスト比を大幅に高めた表示装置が実現される。
【００７６】
以上、本発明に係る液晶バックライト装置及び表示装置について、実施の形態及び変形例に基づいて説明したが、本発明は、これらの実施の形態及び変形例に限定されるものではない。本発明の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態又は変形例に施したものや、実施の形態に及び変形例おける一部の構成要素を組み合わせて構築される別の形態も、本発明の範囲内に含まれる。
【００７７】
例えば、上記実施の形態では、液晶バックライト装置１０に１２個のＬＥＤドライバが備えられ、上記変形例では、液晶バックライト装置１０ａに３２個のＬＥＤドライバが備えられたが、液晶バックライト装置を構成するＬＥＤドライバの個数は、このような数に限定されない。上記実施の形態又は上記変形例に示された複数のＬＥＤドライバを１セットとした場合に、液晶バックライト装置は、複数セットのＬＥＤドライバで構成されてもよい。そして、それら複数セットのＬＥＤドライバのそれぞれに対して、一つのコントローラ又は複数のコントローラが、並列にデータを書き込んでもよい。これにより、４Ｋテレビや８Ｋテレビ等の大画面の液晶パネルに対応した液晶バックライト装置が実現される。
【００７８】
また、上記実施の形態及び上記変形例では、液晶バックライト装置を構成するＬＥＤドライバは、いずれの行にも同数のＬＥＤドライバが配置され、いずれの列にも同数のＬＥＤドライバが配置されたが、ＬＥＤドライバの配置は、このようなレイアウトに限定されない。一行に配置されるＬＥＤドライバの数が行によって異なってよいし、一列に配置されるＬＥＤドライバの数が列によって異なってよい。これにより、長方形ではない異形の輪郭を有する液晶パネルに対応した液晶バックライト装置が実現される。
【００７９】
また、上記実施の形態及び上記変形例では、ラッチ信号線は行方向に直線状に延び、データ線は列方向に直線状に延びたが、ラッチ信号線及びデータ線は、このようなレイアウトに限られない。ラッチ信号線が列方向に延び、データ線が行方向に延びてもよいし、ラッチ信号線及びデータ線が屈曲して延びてもよい。これにより、多様な形状の区画ごと、及び、多様なタイミングで、バックライトの明るさを調整することが可能な液晶バックライト装置が実現される。
【産業上の利用可能性】
【００８０】
本発明は、テレビやＰＣ（パーソナルコンピュータ）用モニタ等に用いられるローカルディミングに対応した液晶バックライト装置として、例えば、多分割ローカルディミングのように多数のＬＥＤを同時に制御できる液晶バックライト装置として、利用できる。
【符号の説明】
【００８１】
１０  液晶バックライト装置
２０  ＬＥＤ
２１ａ〜２１ｄ、２２ａ〜２２ｄ、２３ａ〜２３ｄ  ＬＥＤのグループ
３０  コントローラ
３１ａ  ＳＰＩ
３１ｂ  ＰＷＭ情報
３１ｃ  ＨＳＹＮＣ／ＶＳＹＮＣ
３２、３３ａ〜３３ｃ  データ線
３２ａ  第１データ線
３２ｂ  第２データ線
３２ｃ  第３データ線
３２ｄ  第４データ線
３４、  ラッチ信号線
３４ａ  第１ラッチ信号線
３４ｂ  第２ラッチ信号線
３４ｃ  第３ラッチ信号線
３５ａ〜３５ｄ、３６  共通母線
３５ａ−１〜３５ａ−４、３５ｂ−１〜３５ｂ−４、３５ｃ−１〜３５ｃ−４及び３５ｄ−１〜３５ｄ−４、３６−１〜３６−４  分岐線
４０、４１ａ〜４１ｄ、４２ａ〜４２ｄ、４３ａ〜４３ｄ  ＬＥＤドライバ
４５  入力回路（シフトレジスタ）
４６ａ〜４６ｃ  レジスタ
４７ａ〜４７ｃ  駆動回路
５０、５１ａ〜５１ｈ、５２ａ〜５２ｈ、５３ａ〜５３ｄ、５４ａ〜５４ｄ、５５ａ〜５５ｄ、５６ａ〜５６ｄ、５７ａ〜５７ｄ  バッファ回路
６０  表示装置
６２  液晶表示パネル
【図１】
2018124458.tif 000003
【図２】
2018124458.tif 000004
【図３】
2018124458.tif 000005
【図４Ａ】
2018124458.tif 000006
【図４Ｂ】
2018124458.tif 000007
【図５】
2018124458.tif 000008
【図６】
2018124458.tif 000009
【図７】
2018124458.tif 000010
【図８】
2018124458.tif 000011
【図９】
2018124458.tif 000012