(57)【要約】      （修正有）【課題】電流を多く流すことができ、信頼性の高い窒化物半導体を用いた半導体装置を提供する。【解決手段】基板１０の上に形成された第１の半導体層２１と、第１の半導体層２１の上に形成された第２の半導体層２３と、第２の半導体層２３の上に形成されたゲート電極３１と、第１の半導体層２１または第２の半導体層２３の上に形成されたソース電極３２及びドレイン電極３３と、第２の半導体層２３において、ドレイン電極３３が形成される領域に形成されたドレイン側の第１のイオン注入領域５３と、ドレイン側の第１のイオン注入領域５３よりもゲート電極３１側に形成された第２のイオン注入領域６３と、を有する。ドレイン側の第１のイオン注入領域５３及び第２のイオン注入領域６３の上には、ドレイン電極３３が形成されており、ドレイン側の第１のイオン注入領域５３におけるキャリア濃度は、第２のイオン注入領域６３におけるキャリア濃度よりも高い。【選択図】図３
2018129339.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極と、
前記第１の半導体層または前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、
前記第２の半導体層において、ドレイン電極が形成される領域に形成されたドレイン側の第１のイオン注入領域と、
前記第２の半導体層において、前記ドレイン側の第１のイオン注入領域よりも前記ゲート電極側に形成されたドレイン側の第２のイオン注入領域と、
を有し、
前記ドレイン側の第１のイオン注入領域及び前記ドレイン側の第２のイオン注入領域の上には、前記ドレイン電極が形成されており、
前記ドレイン側の第１のイオン注入領域におけるキャリア濃度は、前記ドレイン側の第２のイオン注入領域におけるキャリア濃度よりも高いことを特徴とする半導体装置。
【請求項２】
前記ドレイン電極のゲート電極側の端部は、前記ドレイン側の第２のイオン注入領域の上に位置していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ドレイン電極が形成される領域の前記第２の半導体層には、凹部が形成されており、
前記ドレイン電極のゲート電極側の側面は、前記ドレイン側の第２のイオン注入領域と接していることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第２の半導体層において、ソース電極が形成される領域に形成されたソース側の第１のイオン注入領域と、
前記第２の半導体層において、前記ソース側の第１のイオン注入領域よりも前記ゲート電極側に形成されたソース側の第２のイオン注入領域と、
を有し、
前記ソース側の第１のイオン注入領域及び前記ソース側の第２のイオン注入領域の上には、前記ソース電極が形成されており、
前記ソース側の第１のイオン注入領域におけるキャリア濃度は、前記ソース側の第２のイオン注入領域におけるキャリア濃度よりも高いことを特徴とする請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記ソース電極のゲート電極側の端部は、前記ソース側の第２のイオン注入領域の上に位置していることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記ソース電極が形成される領域の前記第２の半導体層には、凹部が形成されており、
前記ソース電極のゲート電極側の側面は、前記ソース側の第２のイオン注入領域と接していることを特徴とする請求項４または５に記載の半導体装置。
【請求項７】
前記第１の半導体層は、ＩｎＡｌＮまたはＩｎＡｌＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする請求項１から６のいずれかに記載の半導体装置。
【請求項８】
前記第１のイオン注入領域には、ＳｉまたはＳｎがドープされており、
前記第２のイオン注入領域には、ＴｉまたはＷがドープされていることを特徴とする請求項１から７のいずれかに記載の半導体装置。
【請求項９】
請求項１から８のいずれかに記載の半導体装置を有することを特徴とする電源装置。
【請求項１０】
請求項１から８のいずれかに記載の半導体装置を有することを特徴とする増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、電源装置及び増幅器に関するものである。
【背景技術】
【０００２】
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮまたは、これらの混晶からなる材料等は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。例えば、窒化物半導体であるＧａＮは、バンドギャップが３．４ｅＶであり、Ｓｉのバンドギャップ１．１ｅＶ、ＧａＡｓのバンドギャップ１．４ｅＶよりも大きい。
【０００３】
このような高出力電子デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field  effect  transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High  Electron  Mobility  Transistor）がある（例えば、特許文献１）。窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。具体的には、ＡｌＧａＮを電子供給層（障壁層、例えば電子走行層より電子親和力が小さく、バンドギャップが大きい材料より構成された層）、ＧａＮを電子走行層に用いたＨＥＭＴでは、ＡｌＧａＮとＧａＮとの格子定数差による歪みによりＡｌＧａＮにピエゾ分極等が生じ、高濃度の２ＤＥＧ（Two-Dimensional  Electron  Gas：２次元電子ガス）が発生する。これらの材料系は、高電圧における動作が可能であり、高効率スイッチング素子、電気自動車用等における高耐圧電力デバイスに用いることができる。
【０００４】
窒化物半導体を用いた超高周波用デバイスにおいては、デバイスの高出力化を実現するために、電子供給層をＡｌＧａＮに代えて、高い自発分極を有するＩｎＡｌＮやＩｎＡｌＧａＮが用いられているものがある。電子供給層にＩｎＡｌＮやＩｎＡｌＧａＮを用いた場合、薄くても高濃度の２次元電子ガスを誘起できることから高出力性と高周波性を併せ持つ材料として注目されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３５９２５６号公報
【特許文献２】特開２０１１−６０９５０号公報
【特許文献３】特開２０１０−１９２７７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、ＩｎＡｌＮやＩｎＡｌＧａＮはバンドギャップが広いため、オーミックコンタクトがとりにくく、ＩｎＡｌＮやＩｎＡｌＧａＮの上に形成されたオーミック電極のオーミックコンタクト抵抗が高いため、電流を増やすことができない。このため、オーミック電極が形成される領域のＩｎＡｌＮやＩｎＡｌＧａＮに、Ｓｉ等の不純物元素をイオンを注入し、オーミック電極が形成される領域のオーミックコンタクト抵抗を低くする方法がある。しかしながら、この方法では、例えば、オーミック電極となるドレイン電極の端部等において、電流が集中するため、この部分でダメージが発生し、半導体装置の信頼性の低下を招く場合がある。
【０００７】
よって、窒化物半導体を用いた半導体装置において、電流を多く流すことができ、信頼性の高い半導体装置が求められている。
【課題を解決するための手段】
【０００８】
本実施の形態の一観点によれば、基板の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層と、前記第２の半導体層の上に形成されたゲート電極と、前記第１の半導体層または前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、前記第２の半導体層において、ドレイン電極が形成される領域に形成されたドレイン側の第１のイオン注入領域と、前記第２の半導体層において、前記ドレイン側の第１のイオン注入領域よりも前記ゲート電極側に形成されたドレイン側の第２のイオン注入領域と、を有し、前記ドレイン側の第１のイオン注入領域及び前記ドレイン側の第２のイオン注入領域の上には、前記ドレイン電極が形成されており、前記ドレイン側の第１のイオン注入領域におけるキャリア濃度は、前記ドレイン側の第２のイオン注入領域におけるキャリア濃度よりも高いことを特徴とする。
【発明の効果】
【０００９】
開示の半導体装置によれば、電流を多く流すことができ、信頼性の高い窒化物半導体を用いた半導体装置を得ることができる。
【図面の簡単な説明】
【００１０】
【図１】電子供給層にＩｎＡｌＧａＮを用いた半導体装置の構造図（１）
【図２】電子供給層にＩｎＡｌＧａＮを用いた半導体装置の構造図（２）
【図３】第１の実施の形態における半導体装置の構造図
【図４】アニール温度とコンタクト抵抗との相関図
【図５】イオン注入される不純物元素の濃度分布の説明図（１）
【図６】イオン注入される不純物元素の濃度分布の説明図（２）
【図７】第１の実施の形態における半導体装置のドレイン電圧とドレイン電流との相関図
【図８】図１に示す半導体装置のドレイン電圧とドレイン電流との相関図
【図９】第１の実施の形態における半導体装置の製造方法の工程図（１）
【図１０】第１の実施の形態における半導体装置の製造方法の工程図（２）
【図１１】第１の実施の形態における半導体装置の製造方法の工程図（３）
【図１２】第１の実施の形態における半導体装置の製造方法の工程図（４）
【図１３】第１の実施の形態における半導体装置の製造方法の工程図（５）
【図１４】第１の実施の形態における半導体装置の製造方法の工程図（６）
【図１５】第１の実施の形態における変形例の半導体装置の構造図
【図１６】第２の実施の形態における半導体装置の構造図
【図１７】第２の実施の形態における他の半導体装置の構造図
【図１８】第２の実施の形態における半導体装置のドレイン電圧とドレイン電流との相関図
【図１９】第２の実施の形態における半導体装置の製造方法の工程図（１）
【図２０】第２の実施の形態における半導体装置の製造方法の工程図（２）
【図２１】第２の実施の形態における半導体装置の製造方法の工程図（３）
【図２２】第２の実施の形態における半導体装置の製造方法の工程図（４）
【図２３】第２の実施の形態における半導体装置の製造方法の工程図（５）
【図２４】第２の実施の形態における半導体装置の製造方法の工程図（６）
【図２５】第３の実施の形態における半導体装置の構造図
【図２６】第３の実施の形態における半導体装置のドレイン電圧とドレイン電流との相関図
【図２７】第３の実施の形態における半導体装置の製造方法の説明図
【図２８】第４の実施の形態における半導体装置の構造図
【図２９】第５の実施の形態における半導体デバイスの説明図
【図３０】第５の実施の形態におけるＰＦＣ回路の回路図
【図３１】第５の実施の形態における電源装置の回路図
【図３２】第５の実施の形態における高周波増幅器の構造図
【発明を実施するための形態】
【００１１】
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
【００１２】
〔第１の実施の形態〕
最初に、電子供給層にＩｎＡｌＧａＮを用いた半導体装置について図１に基づき説明する。この半導体装置は、図１に示すように、基板９１０の上に、不図示のバッファ層、ｉ−ＧａＮにより形成された電子走行層９２１、ＡｌＮにより形成された中間層９２２、ＩｎＡｌＧａＮにより形成された電子供給層９２３が積層されている。電子供給層９２３の上には、ゲート電極９３１、ソース電極９３２、ドレイン電極９３３が形成されている。ゲート電極９３１、ソース電極９３２、ドレイン電極９３３が形成されている領域を除く電子供給層９２３の上には、ＳｉＮ等により保護膜９４０が形成されている。尚、基板９１０は、半絶縁性のＳｉＣ基板により形成されており、電子走行層９２１において、電子走行層９２１と中間層９２２との界面近傍には、２ＤＥＧ９２１ａが生成される。図１に示す構造の半導体装置は、電子供給層９２３を形成しているＩｎＡｌＧａＮのバンドギャップが広いため、電子供給層９２３の上に形成されるソース電極９３２及びドレイン電極９３３とのオーミックコンタクト抵抗が高くなる。
【００１３】
このため、図２に示すように、ソース電極９３２及びドレイン電極９３３が形成される領域の電子供給層９２３等にＳｉ等の不純物元素をイオン注入し、イオン注入領域９５２、９５３を形成する方法が考えられる。この方法では、イオン注入領域９５２の上にソース電極９３２を形成し、イオン注入領域９５３の上にドレイン電極９３３を形成することにより、ソース電極９３２及びドレイン電極９３３におけるオーミックコンタクト抵抗を低くすることができる。
【００１４】
しかしながら、この場合、オン電流は、ドレイン電極９３３のゲート電極９３１側の端部９３３ａや、ソース電極９３２のゲート電極９３１側の端部９３２ａに集中して流れるため、これらの部分が破壊等されやすくなる。また、ソース電極９３２やドレイン電極９３３は、リフトオフ等の方法により形成されるため、形成されるソース電極９３２やドレイン電極９３３の周囲は滑らかではなくデコボコしている。このように、ソース電極９３２及びドレイン電極９３３の周囲がデコボコしていると、例えば、ドレイン電極９３３のゲート電極９３１側に近くなっている領域で電流が集中（電流集中）し、ダメージが発生しやすい。尚、ドレイン電極９３３の周囲がデコボコしているとは、ドレイン電極９３３のゲート電極９３１側の端部９３３ａが、紙面垂直方向においてゲート電極９３１に近くなっている領域と遠ざかっている領域とが存在していることを意味している。この場合、ドレイン電極９３３のゲート電極９３１側の端部９３３ａにおいて、ゲート電極９３１に近くなっている領域に、電流が集中し、ダメージが発生しやすい。
【００１５】
このため、電流を多く流すことができ、上記のような電流集中がなく、信頼性の高い半導体装置が求められている。
【００１６】
（半導体装置）
次に、本実施の形態における半導体装置について図３に基づき説明する。本実施の形態における半導体装置は、図３に示すように、基板１０の上に、不図示のバッファ層、ｉ−ＧａＮにより形成された電子走行層２１、ＡｌＮにより形成された中間層２２、ＩｎＡｌＧａＮにより形成された電子供給層２３が積層されている。尚、電子走行層２１は厚さが約１μｍのｉ−ＧａＮにより形成されており、中間層２２は厚さが約１ｎｍのｉ−ＡｌＮにより形成されており、電子供給層２３は厚さが約１０ｎｍのＩｎＡｌＧａＮにより形成されている。電子供給層２３の上には、ゲート電極３１、ソース電極３２、ドレイン電極３３が形成されている。ゲート電極３１、ソース電極３２、ドレイン電極３３が形成されている領域を除く電子供給層２３の上には、ＳｉＮ等により保護膜４０が形成されている。
【００１７】
本実施の形態においては、基板１０は、半絶縁性のＳｉＣ基板により形成されており、電子走行層２１と中間層２２との界面近傍における電子走行層２１には、２ＤＥＧ２１ａが生成される。また、電子供給層２３は、ｉ−Ｉｎ０．１７Ａｌ０．８３Ｎ等により形成してもよい。尚、本実施の形態においては、電子走行層２１を第１の半導体層、電子供給層２３を第２の半導体層、中間層２２を第３の半導体層と記載する場合がある。
【００１８】
本実施の形態においては、ソース電極３２の下の電子供給層２３及び中間層２２に、不純物元素をイオン注入することにより、第１のイオン注入領域５２及び第２のイオン注入領域６２が形成されている。即ち、第１のイオン注入領域５２におけるオーミックコンタクト抵抗よりも、第２のイオン注入領域６２におけるオーミックコンタクト抵抗が高くなるような不純物元素が各々イオン注入されている。具体的には、第１のイオン注入領域５２には、Ｓｉ（シリコン）等の不純物元素がイオン注入されており、第２のイオン注入領域６２には、Ｔｉ（チタン）等の不純物元素がイオン注入されている。従って、第１のイオン注入領域５２及び第２のイオン注入領域６２には、ともにオーミックコンタクト抵抗が低くなる不純物元素がイオン注入されるが、イオン注入される不純物元素は、第１のイオン注入領域５２と第２のイオン注入領域６２とでは異なっている。
【００１９】
第２のイオン注入領域６２は、第１のイオン注入領域５２よりもゲート電極３１側に形成されている。第２のイオン注入領域６２は、ソース電極３２のゲート電極３１側の端部３２ａが、第２のイオン注入領域６２の上の位置するように形成されている。従って、第１のイオン注入領域５２は、ソース電極３２が形成される領域であって、ソース電極３２のゲート電極３１側の端部３２ａよりも内側に形成されている。よって、ソース電極３２の底面３２ｂは、第１のイオン注入領域５２と第２のイオン注入領域６２の一部と接している。
【００２０】
同様に、ドレイン電極３３の下の電子供給層２３及び中間層２２には、不純物元素をイオン注入することにより、第１のイオン注入領域５３及び第２のイオン注入領域６３が形成されている。即ち、第１のイオン注入領域５３におけるオーミックコンタクト抵抗よりも、第２のイオン注入領域６３におけるオーミックコンタクト抵抗が高くなるような不純物元素が各々イオン注入されている。具体的には、第１のイオン注入領域５３には、Ｓｉ等の不純物元素がイオン注入されており、第２のイオン注入領域６３には、Ｔｉ等の不純物元素がイオン注入されている。従って、第１のイオン注入領域５３及び第２のイオン注入領域６３には、オーミックコンタクト抵抗が低くなる不純物元素がイオン注入されるが、ともにイオン注入される不純物元素は、第１のイオン注入領域５３と第２のイオン注入領域６３とでは異なっている。
【００２１】
第２のイオン注入領域６３は、第１のイオン注入領域５３よりもゲート電極３１側に形成されている。第２のイオン注入領域６３は、ドレイン電極３３のゲート電極３１側の端部３３ａが、第２のイオン注入領域６３の上の位置するように形成されている。従って、第１のイオン注入領域５３は、ドレイン電極３３が形成される領域であって、ドレイン電極３３のゲート電極３１側の端部３３ａよりも内側に形成されている。よって、ドレイン電極３３の底面３３ｂは、第１のイオン注入領域５３と第２のイオン注入領域６３の一部と接している。
【００２２】
このため、例えば、第１のイオン注入領域５２、５３におけるキャリア濃度は、第２のイオン注入領域６２、６３におけるキャリア濃度よりも高くなるように不純物元素が各々イオン注入されている。尚、本願においては、第１のイオン注入領域５２をソース側の第１のイオン注入領域と、第２のイオン注入領域６２をソース側の第２のイオン注入領域と記載する場合がある。また、第１のイオン注入領域５３をドレイン側の第１のイオン注入領域と、第２のイオン注入領域６３をドレイン側の第２のイオン注入領域と記載する場合がある。
【００２３】
従って、本実施の形態における半導体装置においては、ドレイン電極３３から第１のイオン注入領域５３に流れる電流は、ドレイン電極３３から第２のイオン注入領域６３に流れる電流よりも多い。第１のイオン注入領域５３と第２のイオン注入領域６３との間の境界は、略直線でありデコボコしておらず滑らかであるため、電流集中が緩和され、局所的に大電流が流れることを抑制することができる。このため、ダメージ等が発生しにくく、信頼性を高めることができる。
【００２４】
同様に、第１のイオン注入領域５２からソース電極３２に流れる電流は、第２のイオン注入領域６２からソース電極３２に流れる電流よりも多い。第１のイオン注入領域５２と第２のイオン注入領域６２との間の境界は、ソース電極３２のゲート電極３１側の端部３２ａのように出っ張ったり引っ込んだりしていないため、電流集中が緩和され、局所的に大電流が流れることを抑制することができる。このため、ダメージ等が発生しにくく、信頼性を高めることができる。ソース電極３２側は、ドレイン電極３３側より電界集中によりダメージは小さいが、本構成による効果が期待できる。
【００２５】
本実施の形態における半導体装置においては、第１のイオン注入領域５２と第２のイオン注入領域６２とは、異なる不純物元素がイオン注入されているため、第１のイオン注入領域５２と第２のイオン注入領域６２との境界は明確となっている。同様に、第１のイオン注入領域５３と第２のイオン注入領域６３とは、異なる不純物元素がイオン注入されているため、第１のイオン注入領域５３と第２のイオン注入領域６３との境界は明確となっている。尚、第１のイオン注入領域５２及び５３にイオン注入される不純物元素としては、Ｓｉの他、Ｓｎ（スズ）等が挙げられ、第２のイオン注入領域６２及び６３にイオン注入される不純物元素としては、Ｔｉの他、Ｗ（タングステン）等が挙げられる。
【００２６】
図４は、窒化物半導体層に不純物元素をイオン注入することによりイオン注入領域を形成し、このイオン注入領域の上に電極を形成した試料について、イオン注入後のアニール温度とコンタクト抵抗ＲＣとの関係を調べた結果を示す。具体的には、図４は、イオン注入領域にＳｉを注入した試料とＴｉを注入した試料を作製し、イオン注入後のアニール温度とコンタクト抵抗ＲＣとの関係を調べた結果を示すものである。尚、注入される不純物元素がＳｉの場合では、Ｓｉのドーズ量を５×１０１４ｃｍ−２、１×１０１５ｃｍ−２、２×１０１５ｃｍ−２と変化させて試料を作製した。また、注入される不純物元素がＴｉの場合では、Ｔｉのドーズ量を２×１０１５ｃｍ−２として試料を作製した。尚、コンタクト抵抗ＲＣとは、例えば、図２や図３に示される半導体装置におけるソース電極またはドレイン電極と２ＤＥＧとの間の抵抗に相当する値である。
【００２７】
この結果、アニール温度が約８５０℃の場合では、Ｓｉをイオン注入したイオン注入領域のコンタクト抵抗ＲＣは、０．４〜０．５Ωｍｍであり、Ｔｉをイオン注入したイオン注入領域のコンタクト抵抗ＲＣは、約１．４Ωｍｍであった。よって、Ｔｉをイオン注入したイオン注入領域のコンタクト抵抗ＲＣは、Ｓｉをイオン注入したイオン注入領域のコンタクト抵抗ＲＣの３〜４倍程度ある。
【００２８】
本実施の形態における半導体装置においては、第１のイオン注入領域５２及び５３にはＳｉをイオン注入し、第２のイオン注入領域６２及び６３にはＴｉをイオン注入している。これにより、第１のイオン注入領域５２及び５３よりも第２のイオン注入領域６２及び６３のコンタクト抵抗ＲＣが高くなっている。尚、第１のイオン注入領域５２及び５３、第２のイオン注入領域６２及び６３は、各々不純物元素がイオン注入されているため、イオン注入されていない場合と比べてコンタクト抵抗は低い。
【００２９】
図５は、窒化物半導体層にイオン注入された不純物元素の濃度分布を示す。図５（ａ）は、窒化物半導体層においてイオン注入されたＳｉの濃度分布を示し、図５（ｂ）は、窒化物半導体層においてイオン注入されたＴｉの濃度分布を示す。本実施の形態における半導体装置は、電子供給層２３の表面または内部において、不純物元素の濃度が最も高くなるように形成されている。また、ソース電極３２及びドレイン電極３３は、コンタクト抵抗を低くするため、不純物元素の濃度が最も高い領域と接するように形成されていることが好ましい。
【００３０】
このように電子供給層２３の表面または内部等の所望の深さの不純物元素の濃度が最も高くなるようにするためには、電子供給層２３の上にＳｉＮ等により誘電体膜７１を形成し、この誘電体膜７１を通して不純物元素のイオン注入を行う。誘電体膜７１は、イオン注入される不純物元素の濃度のピークとなる深さが、所望の深さとなるような膜厚で形成される。このような誘電体膜７１を形成することにより、イオン注入される不純物元素の濃度分布は、図６に示されるような分布となる。尚、図６（ａ）は、加速電圧３ＫｅＶ、ドーズ量２×１０１５ｃｍ−２の条件で、窒化物半導体層にＳｉをイオン注入した場合の濃度分布を示す。図６（ｂ）は、加速電圧７ＫｅＶ、ドーズ量２×１０１５ｃｍ−２の条件で、窒化物半導体層にＴｉをイオン注入した場合の濃度分布を示す。
【００３１】
次に、本実施の形態における半導体装置のドレイン電圧Ｖｄｓとドレイン電流Ｉｄｓとの関係について説明する。図７は、本実施の形態における半導体装置のドレイン電圧Ｖｄｓとドレイン電流Ｉｄｓとの関係を示し、図８は、図１に示す構造の半導体装置のドレイン電圧Ｖｄｓとドレイン電流Ｉｄｓとの関係を示す。図７及び図８は、ゲート電圧Ｖｇを−３Ｖ〜＋２Ｖまで１Ｖずつ変化させた場合のドレイン電圧Ｖｄｓとドレイン電流Ｉｄｓとの関係である。図７及び図８より、同じゲート電圧Ｖｇ、同じドレイン電圧Ｖｄｓを印加した場合では、本実施の形態における半導体装置は、図１に示す構造の半導体装置よりもドレイン電流Ｉｄｓを多く流すことができる。
【００３２】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図９から図１４に基づき説明する。尚、この説明の工程図では、便宜上、図３等に示されるものと、各々の層の厚さ等が異なって記載されているが、発明の内容に影響を与えるものではない。
【００３３】
最初に、図９（ａ）に示すように、基板１０の上に、ＭＯＶＰＥ（Metal  Organic  Vapor  Phase  Epitaxy）によるエピタキシャル成長により、不図示のバッファ層、電子走行層２１、中間層２２、電子供給層２３を順次積層して形成する。尚、本実施の形態においては、不図示のバッファ層、電子走行層２１、中間層２２、電子供給層２３を窒化物半導体層と記載する場合がある。電子走行層２１は厚さが約１μｍのｉ−ＧａＮにより形成されており、中間層２２は厚さが約１ｎｍのｉ−ＡｌＮにより形成されており、電子供給層２３は厚さが約１０ｎｍのＩｎＡｌＧａＮにより形成されている。これにより、電子走行層２１と中間層２２との界面近傍における電子走行層２１には、２ＤＥＧ２１ａが生成される。尚、基板１０には、半絶縁性のＳｉＣ基板が用いられており、不図示のバッファ層は、ＧａＮやＡｌＧａＮ等により形成されている。
【００３４】
次に、図９（ｂ）に示すように、基板１０の上に形成された窒化物半導体層に素子分離領域７０を形成する。具体的には、電子供給層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、素子分離領域７０が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、Ａｒ等のイオンをレジストパターンの開口部における窒化物半導体層にイオン注入することにより、素子分離領域７０を形成する。尚、素子分離領域７０を形成する際には、基板１０の一部までＡｒ等のイオンを注入してもよい。この後、不図示のレジストパターンは、有機溶剤等により除去する。
【００３５】
次に、図９（ｃ）に示すように、電子供給層２３の上に、誘電体膜７１を形成する。この誘電体膜７１は、窒化物半導体層にイオン注入される不純物元素の濃度のピークが所望の深さとなるようにするために形成する。従って、誘電体膜７１を形成しなくとも、イオン注入される不純物元素の濃度のピークが、窒化物半導体層の所望の深さになるのであれば、誘電体膜７１を形成する必要はなく、この工程は不要である。本実施の形態においては、誘電体膜７１は、シラン及びアンモニアまたは窒素を原料として、プラズマＣＶＤ（Chemical  Vapor  Deposition）により、膜厚が約２０ｎｍのＳｉＮ膜を成膜することにより形成する。
【００３６】
次に、図１０（ａ）に示すように、誘電体膜７１の上に、第１のイオン注入領域５２及び５３を形成するためのイオン注入マスクとなるレジストパターン７２を形成する。具体的には、誘電体膜７１の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第１のイオン注入領域５２及び５３が形成される領域に開口部７２ａ、７２ｂを有するレジストパターン７２を形成する。
【００３７】
次に、図１０（ｂ）に示すように、加速電圧３ＫｅＶ、ドーズ量２×１０１５ｃｍ−２の条件で、窒化物半導体層にＳｉをイオン注入することにより、第１のイオン注入領域５２及び５３を形成する。第１のイオン注入領域５２及び５３は、電子供給層２３と誘電体膜７１との界面が、Ｓｉの濃度のピークとなるようにイオン注入することにより形成する。
【００３８】
次に、図１０（ｃ）に示すように、レジストパターン７２を有機溶剤等により除去した後、誘電体膜７１の上に、第２のイオン注入領域６２及び６３を形成するためのイオン注入マスクとなるレジストパターン７３を形成する。具体的には、誘電体膜７１の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、第２のイオン注入領域６２及び６３が形成される領域に開口部７３ａ及び７３ｂを有するレジストパターン７３を形成する。このレジストパターン７３の開口部７３ａ及び７３ｂの幅は、約０．５μｍである。
【００３９】
次に、図１１（ａ）に示すように、加速電圧７ＫｅＶ、ドーズ量２×１０１５ｃｍ−２の条件で、窒化物半導体層にＴｉをイオン注入することにより、第２のイオン注入領域６２及び６３を形成する。第２のイオン注入領域６２及び６３は、電子供給層２３と誘電体膜７１との界面において、Ｔｉの濃度がピークとなるようにイオン注入することにより形成する。これにより、第２のイオン注入領域６２は第１のイオン注入領域５２と接して形成され、第２のイオン注入領域６３は第１のイオン注入領域５３と接して形成される。
【００４０】
次に、図１１（ｂ）に示すように、レジストパターン７３を有機溶剤等により除去した後、不活性ガス雰囲気中において、８５０℃の温度で１分間熱処理を行うことにより、注入された不純物元素のイオンを活性化させる。これにより、第１のイオン注入領域５２及び５３、第２のイオン注入領域６２及び６３においてドナーが形成され電子密度が上昇する。尚、ここでは、誘電体膜７１を活性化アニールのための保護膜として用いた場合について説明したが、イオン注入をした後、誘電体膜７１を除去し、再び、活性化アニールのための保護膜をＳｉＮ等により形成した後、活性化アニールを行ってもよい。
【００４１】
次に、図１１（ｃ）に示すように、誘電体膜７１を除去する。具体的には、ＳｉＮ等により形成されている誘電体膜７１をフッ酸等により除去し、電子供給層２３等の表面を露出させる。
【００４２】
次に、図１２（ａ）に示すように、電子供給層２３の上に、ソース電極３２及びドレイン電極３３が形成される領域に開口部７４ａ及び７４ｂを有するレジストパターン７４を形成する。このレジストパターン７４は、ソース電極３２及びドレイン電極３３が形成される領域が開口部７４ａ及び７４ｂとなるように形成する。即ち、このレジストパターン７４は、ソース電極３２が形成される第１のイオン注入領域５２と第２のイオン注入領域６２の一部が開口部７４ａとなるように形成する。また、ドレイン電極３３が形成される第１のイオン注入領域５３と第２のイオン注入領域６３の一部が開口部７４ｂとなるように形成する。
【００４３】
次に、図１２（ｂ）に示すように、第１のイオン注入領域５２と第２のイオン注入領域６２の一部の上にソース電極３２を形成し、第１のイオン注入領域５３と第２のイオン注入領域６３の一部の上にドレイン電極３３を形成する。具体的には、レジストパターン７４が形成されている面に、真空蒸着によりＴｉ／Ａｌからなる金属多層膜を成膜した後、有機溶剤等に浸漬させ、レジストパターン７４の上に形成されている金属多層膜をレジストパターン７４とともに、リフトオフにより除去する。これにより、レジストパターン７４の開口部７４ａ、７４ｂが形成されていた領域に残存している金属多層膜により、ソース電極３２及びドレイン電極３３が形成される。この後、５５０℃の温度で熱処理を行うことにより、第１のイオン注入領域５２及び５３と第２のイオン注入領域６２及び６３の一部とソース電極３２及びドレイン電極３３との間におけるオーミックコンタクトを確立させる。この工程において形成される金属多層膜は、窒化物半導体層の上に、膜厚が約２０ｎｍのＴｉ膜、膜厚が約２００ｎｍのＡｌ膜の順に積層された膜である。
【００４４】
次に、図１２（ｃ）に示すように、電子供給層２３、ソース電極３２及びドレイン電極３３の上に、保護膜４０を形成する。具体的には、プラズマＣＶＤにより、シラン及びアンモニアまたは窒素を原料として、膜厚が約５０ｎｍのＳｉＮ膜を成膜することにより形成する。
【００４５】
次に、図１３（ａ）に示すように、ゲート電極３１が形成される領域に開口部７５ａを有するレジストパターン７５を形成する。
【００４６】
次に、図１３（ｂ）に示すように、ＳＦ６をエッチングガスとして用いたドライエッチングにより、レジストパターン７５の開口部７５ａにおける保護膜４０を除去することにより、開口部４０ａを形成し、電子供給層２３を露出させる。この後、レジストパターン７５は、有機溶剤等により除去する。
【００４７】
次に、図１３（ｃ）に示すように、保護膜４０の上にゲート電極３１を形成するためのレジストパターン７６を形成する。このレジストパターン７６は、積層された３層の電子線レジスト層により形成されており、ゲート電極３１が形成される領域に開口部７６ａを有している。具体的には、保護膜４０の上に、電子線レジストを塗布等を繰り返し行うことにより３層の電子線レジスト層を形成し、電子線描画装置による描画、現像を繰り返すことにより、３層の電子線レジスト層に開口部７６ａを形成する。これにより開口部７６ａを有するレジストパターン７６を形成する。
【００４８】
次に、図１４に示すように、保護膜４０の開口部４０ａにおける電子供給層２３の上に、ゲート電極３１を形成する。具体的には、レジストパターン７６が形成されている面に、真空蒸着によりＮｉ／Ａｕからなる金属多層膜を成膜した後、有機溶剤等に浸漬させ、レジストパターン７６の上に形成されている金属多層膜をレジストパターン７６とともに、リフトオフにより除去する。これにより、レジストパターン７６の開口部７６ａが形成されていた領域に残存している金属多層膜により、ゲート電極３１が形成される。この工程において形成される金属多層膜は、窒化物半導体層の上に、膜厚が約１０ｎｍのＮｉ膜、膜厚が約３００ｎｍのＡｕ膜の順に積層された膜である。
【００４９】
以上の工程により、本実施の形態における半導体装置を製造することができる。
【００５０】
（変形例）
本実施の形態は、図１５に示されるように、ドレイン電極３３の下の窒化物半導体層には第２のイオン注入領域６３が形成されているが、ソース電極３２の下の窒化物半導体層には第２のイオン注入領域が形成されていない構造の半導体装置であってもよい。ドレイン電極３３には、高電圧が印加されるため、ドレイン電極３３のゲート電極３１側の端部３３ａは、特に電界が集中しやすい。このため、ドレイン電極３３のゲート電極３１側の端部３３ａの下の窒化物半導体層に第２のイオン注入領域６３が形成されていれば、電界集中を緩和することができる。しかしながら、電流集中についても考慮するならば、図３に示されるように、ソース電極３２側にも第２のイオン注入領域６２が設けられている構造の半導体装置の方が、信頼性の観点からは好ましい。
【００５１】
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、図１６に示すように、ソース電極３２及びドレイン電極３３が形成される領域の電子供給層２３を一部除去し、凹部を形成することによりリセスを形成した構造のものである。このように、リセスを形成し、ソース電極３２及びドレイン電極３３を形成することにより、ソース電極３２及びドレイン電極３３におけるコンタクト抵抗を低くすることができる。
【００５２】
尚、電子供給層２３にＩｎＡｌＧａＮを用いた窒化物半導体装置では、ＤＥＧ２１ａはピエゾ分極および自発分極により生成されるため、電子供給層２３を薄くしても、電子走行層２１に生成される２ＤＥＧ２１ａは、一定量維持できる。
【００５３】
また、電子供給層２３を厚くすることにより、電子走行層２１に生成される２ＤＥＧ２１ａを増やすことができる。従って、図１７に示すように、厚さが約１５ｎｍのＩｎＡｌＧａＮにより電子供給層２３を形成し、電子供給層２３のソース電極３２及びドレイン電極３３が形成される領域に深さが約５ｎｍのリセスを形成してもよい。尚、本実施の形態においても、第１のイオン注入領域５２及び５３における不純物元素の濃度は、ソース電極３２及びドレイン電極３３と接する部分がピークとなるように、イオン注入されている。
【００５４】
本実施の形態においては、ソース電極３２の底面３２ｂのゲート電極３１側の端部３２ａの近傍及びソース電極３２の側面３２ｃは、第２のイオン注入領域６２と接している。また、ドレイン電極３３の底面３３ｂのゲート電極３１側の端部３３ａの近傍の底面及びドレイン電極３３の側面３３ｃは、第２のイオン注入領域６３と接している。このためソース電極３２及びドレイン電極３３が形成される領域にリセスが形成されていても、ソース電極３２のゲート電極３１側の端部３２ａ及びドレイン電極３３のゲート電極３１側の端部３３ａにおける電界集中や電流集中を抑制することができる。
【００５５】
次に、本実施の形態における半導体装置のドレイン電圧Ｖｄｓとドレイン電流Ｉｄｓとの関係について説明する。図１８は、本実施の形態における半導体装置のドレイン電圧Ｖｄｓとドレイン電流Ｉｄｓとの関係を示す。図１８は、ゲート電圧Ｖｇを−３Ｖ〜＋２Ｖまで１Ｖずつ変化させた場合のドレイン電圧Ｖｄｓとドレイン電流Ｉｄｓとの関係を示す。図１８に示されるように、同じゲート電圧Ｖｇ、同じドレイン電圧Ｖｄｓを印加した場合では、本実施の形態における半導体装置は、図１に示す構造の半導体装置よりもドレイン電流Ｉｄｓを多く流すことができる。また、図７に示される第１の実施の形態における半導体装置と比較しても、同じゲート電圧Ｖｇ、同じドレイン電圧Ｖｄｓを印加した場合では、本実施の形態における半導体装置は、ドレイン電流Ｉｄｓを多く流すことができる。
【００５６】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１９から図２４に基づき説明する。尚、この説明の工程図では、便宜上、図１６及び図１７等に示されるものと、各々の層の厚さ等が異なって記載されているが、発明の内容に影響を与えるものではない。
【００５７】
最初に、図１９（ａ）に示すように、基板１０の上に、ＭＯＶＰＥによるエピタキシャル成長により、不図示のバッファ層、電子走行層２１、中間層２２、電子供給層２３を順次積層して形成する。
【００５８】
次に、図１９（ｂ）に示すように、基板１０の上に形成された窒化物半導体層に素子分離領域７０を形成する。
【００５９】
次に、図１９（ｃ）に示すように、電子供給層２３の上に、誘電体膜７１を形成する。この誘電体膜７１は、窒化物半導体層にイオン注入される不純物元素の濃度のピークが所望の深さとなるようにするために形成する。
【００６０】
次に、図２０（ａ）に示すように、誘電体膜７１の上に、第１のイオン注入領域５２及び５３を形成するためのイオン注入マスクとなるレジストパターン７２を形成する。
【００６１】
次に、図２０（ｂ）に示すように、加速電圧３ＫｅＶ、ドーズ量２×１０１５ｃｍ−２の条件で、窒化物半導体層にＳｉをイオン注入することにより、第１のイオン注入領域５２及び５３を形成する。
【００６２】
次に、図２０（ｃ）に示すように、レジストパターン７２を有機溶剤等により除去した後、誘電体膜７１の上に、第２のイオン注入領域６２及び６３を形成するためのイオン注入マスクとなるレジストパターン７３を形成する。
【００６３】
次に、図２１（ａ）に示すように、加速電圧７ＫｅＶ、ドーズ量２×１０１５ｃｍ−２の条件で、窒化物半導体層にＴｉをイオン注入することにより、第２のイオン注入領域６２及び６３を形成する。
【００６４】
次に、図２１（ｂ）に示すように、レジストパターン７３を有機溶剤等により除去した後、不活性ガス雰囲気中において、８５０℃の温度で１分間熱処理を行うことにより、注入された不純物元素のイオンを活性化させる。
【００６５】
次に、図２１（ｃ）に示すように、誘電体膜７１を除去する。具体的には、ＳｉＮ等により形成されている誘電体膜７１をフッ酸等により除去し、電子供給層２３等の表面を露出させる。
【００６６】
次に、図２２（ａ）に示すように、電子供給層２３の上に、ソース電極３２及びドレイン電極３３が形成される領域に開口部７４ａ及び７４ｂを有するレジストパターン７４を形成し、リセス１３２、１３３を形成する。レジストパターン７４は、ソース電極３２及びドレイン電極３３が形成される領域、即ち、第１のイオン注入領域５２及び５３と、第２のイオン注入領域６２及び６３の一部が、開口部７４ａ及び７４ｂとなるように形成する。リセス１３２、１３３は、レジストパターン７４の開口部７４ａ及び７４ｂにおける電子供給層２３をＲＩＥ等により、例えば、深さ約５ｎｍとなるように除去することにより形成する。リセス１３２はソース電極３２が形成される第１のイオン注入領域５２と第２のイオン注入領域６２の一部に形成され、リセス１３３はドレイン電極３３が形成される第１のイオン注入領域５３と第２のイオン注入領域６３の一部に形成される。
【００６７】
次に、図２２（ｂ）に示すように、リフトオフにより、ソース電極３２及びドレイン電極３３を形成する。これにより、リセス１３２が形成されている第１のイオン注入領域５２と第２のイオン注入領域６２の一部の上にソース電極３２を形成する。同様に、リセス１３３が形成されている第１のイオン注入領域５３と第２のイオン注入領域６３の一部の上にドレイン電極３３を形成する。
【００６８】
次に、図２２（ｃ）に示すように、電子供給層２３、ソース電極３２及びドレイン電極３３の上に、保護膜４０を形成する。
【００６９】
次に、図２３（ａ）に示すように、ゲート電極３１が形成される領域に開口部７５ａを有するレジストパターン７５を形成する。
【００７０】
次に、図２３（ｂ）に示すように、ＳＦ６をエッチングガスとして用いたドライエッチングにより、レジストパターン７５の開口部７５ａにおける保護膜４０を除去することにより、開口部４０ａを形成し、電子供給層２３を露出させる。
【００７１】
次に、図２３（ｃ）に示すように、保護膜４０の上にゲート電極３１を形成するためのレジストパターン７６を形成する。
【００７２】
次に、図２４に示すように、保護膜４０の開口部４０ａにおける電子供給層２３の上に、リフトオフにより、ゲート電極３１を形成する。
【００７３】
以上の工程により、本実施の形態における半導体装置を製造することができる。
【００７４】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００７５】
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、図２５に示すように、ゲート電極３１が形成される領域に凹部を形成することによりゲートリセスを形成し、ゲート電極３１を形成した構造の半導体装置である。このように、ゲート電極３１が形成される領域にゲートリセスを形成し、ゲートリセスが形成された領域にゲート電極３１を形成することにより、２ＤＥＧ２１ａの密度を高くするために、電子供給層２３の厚さを厚くしても、周波数特性が低下することを抑制することができる。
【００７６】
次に、本実施の形態における半導体装置のドレイン電圧Ｖｄｓとドレイン電流Ｉｄｓとの関係について説明する。図２６は、本実施の形態における半導体装置のドレイン電圧Ｖｄｓとドレイン電流Ｉｄｓとの関係を示す。図２６は、ゲート電圧Ｖｇを−３Ｖ〜＋２Ｖまで１Ｖずつ変化させた場合のドレイン電圧Ｖｄｓとドレイン電流Ｉｄｓとの関係を示す。図２６に示されるように、同じゲート電圧Ｖｇ、同じドレイン電圧Ｖｄｓを印加した場合では、本実施の形態における半導体装置は、図１に示す構造の半導体装置よりもドレイン電流Ｉｄｓを多く流すことができる。
【００７７】
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について説明する。本実施の形態における半導体装置の製造方法は、第２の実施の形態の半導体装置の製造方法の図１９（ａ）から図２３（ａ）までに示す工程は同じであるため説明を省略し、図２３（ａ）以降の工程について説明する。尚、この説明の工程図では、便宜上、図２５等に示されるものと、各々の層の厚さ等が異なって記載されているが、発明の内容に影響を与えるものではない。
【００７８】
図２３（ａ）に示す工程の後、図２７（ａ）に示すように、レジストパターン７５の開口部７５ａにおける保護膜４０を除去することにより開口部４０ａを形成し、更に、電子供給層２３の一部を除去することによりゲートリセス１３１を形成する。この後、レジストパターン７５は、有機溶剤等により除去する。
【００７９】
次に、図２７（ｂ）に示すように、保護膜４０の上にゲート電極３１を形成するためのレジストパターン７６を形成する。
【００８０】
次に、図２７（ｃ）に示すように、保護膜４０の開口部４０ａにおけるゲートリセス１３１が形成されている電子供給層２３の上に、リフトオフにより、ゲート電極３１を形成する。
【００８１】
以上の工程により、本実施の形態における半導体装置を製造することができる。
【００８２】
尚、上記以外の内容については、第２の実施の形態と同様である。
【００８３】
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、図２８に示されるように、第１のイオン注入領域１５２及び１５３と第２のイオン注入領域１６２及び１６３にイオン注入される不純物元素は同じであって濃度が異なるものである。イオン注入されるイオンの濃度を変えるとコンタクト抵抗も変わる。よって、第１のイオン注入領域１５２及び１５３には、加速電圧７ＫｅＶ、ドーズ量５×１０１５ｃｍ−２の条件で、Ｔｉをイオン注入する。また、第２のイオン注入領域１６２及び１６３には、加速電圧７ＫｅＶ、ドーズ量２×１０１５ｃｍ−２の条件で、Ｔｉをイオン注入する。一般的には、窒化物半導体層における不純物濃度が高い方が、コンタクト抵抗が低くなる。このため、不純物元素となるＴｉの不純物濃度が、第１のイオン注入領域１５２及び１５３よりも、第２のイオン注入領域１６２及び１６３の方が低くなるようにイオン注入する。
【００８４】
尚、上記以外の内容については、第１の実施の形態と同様である。
【００８５】
〔第５の実施の形態〕
次に、第５の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
【００８６】
（半導体デバイス）
本実施の形態における半導体デバイスは、第１から第４の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図２９に基づき説明する。尚、図２９は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第４の実施の形態に示されているものとは、異なっている。
【００８７】
最初に、第１から第４の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第４の実施の形態における半導体装置に相当するものである。
【００８８】
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３は、Ａｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドの一種であり第１から第４の実施の形態における半導体装置のゲート電極３１と接続されている。また、ソース電極４１２はソース電極パッドの一種であり、第１から第４の実施の形態における半導体装置のソース電極３２と接続されている。また、ドレイン電極４１３はドレイン電極パッドの一種であり、第１から第４の実施の形態における半導体装置のドレイン電極３３と接続されている。
【００８９】
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
【００９０】
（ＰＦＣ回路、電源装置及び高周波増幅器）
次に、本実施の形態におけるＰＦＣ回路、電源装置及び高周波増幅器について説明する。本実施の形態におけるＰＦＣ回路、電源装置及び高周波増幅器は、第１から第４の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
【００９１】
（ＰＦＣ回路）
次に、本実施の形態におけるＰＦＣ（Power  Factor  Correction）回路について説明する。本実施の形態におけるＰＦＣ回路は、第１から第４の実施の形態における半導体装置を有するものである。
【００９２】
図３０に基づき、本実施の形態におけるＰＦＣ回路について説明する。本実施の形態におけるＰＦＣ回路４５０は、スイッチ素子（トランジスタ）４５１と、ダイオード４５２と、チョークコイル４５３と、コンデンサ４５４、４５５と、ダイオードブリッジ４５６と、不図示の交流電源とを有している。スイッチ素子４５１には、第１から第４の実施の形態における半導体装置であるＨＥＭＴが用いられている。
【００９３】
ＰＦＣ回路４５０では、スイッチ素子４５１のドレイン電極とダイオード４５２のアノード端子及びチョークコイル４５３の一方の端子とが接続されている。また、スイッチ素子４５１のソース電極とコンデンサ４５４の一方の端子及びコンデンサ４５５の一方の端子とが接続されおり、コンデンサ４５４の他方の端子とチョークコイル４５３の他方の端子とが接続されている。コンデンサ４５５の他方の端子とダイオード４５２のカソード端子とが接続されており、コンデンサ４５４の双方の端子間にはダイオードブリッジ４５６を介して不図示の交流電源が接続されている。このようなＰＦＣ回路４５０においては、コンデンサ４５５の双方端子間より、直流（ＤＣ）が出力される。
【００９４】
（電源装置）
次に、本実施の形態における電源装置について説明する。本実施の形態における電源装置は、第１から第４の実施の形態における半導体装置であるＨＥＭＴを有する電源装置である。
【００９５】
図３１に基づき本実施の形態における電源装置について説明する。本実施の形態における電源装置は、前述した本実施の形態におけるＰＦＣ回路４５０を含んだ構造のものである。
【００９６】
本実施の形態における電源装置は、高圧の一次側回路４６１及び低圧の二次側回路４６２と、一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３とを有している。
【００９７】
一次側回路４６１は、前述した本実施の形態におけるＰＦＣ回路４５０と、ＰＦＣ回路４５０のコンデンサ４５５の双方の端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路４６０とを有している。フルブリッジインバータ回路４６０は、複数（ここでは４つ）のスイッチ素子４６４ａ、４６４ｂ、４６４ｃ、４６４ｄを有している。また、二次側回路４６２は、複数（ここでは３つ）のスイッチ素子４６５ａ、４６５ｂ、４６５ｃを有している。尚、ダイオードブリッジ４５６には、交流電源４５７が接続されている。
【００９８】
本実施の形態においては、一次側回路４６１におけるＰＦＣ回路４５０のスイッチ素子４５１において、第１から第４の実施の形態における半導体装置であるＨＥＭＴが用いられている。更に、フルブリッジインバータ回路４６０におけるスイッチ素子４６４ａ、４６４ｂ、４６４ｃ、４６４ｄにおいて、第１から第４の実施の形態における半導体装置であるＨＥＭＴが用いられている。一方、二次側回路４６２のスイッチ素子４６５ａ、４６５ｂ、４６５ｃは、シリコンを用いた通常のＭＩＳ構造のＦＥＴ等が用いられている。
【００９９】
（高周波増幅器）
次に、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器は、第１から第４の実施の形態における半導体装置であるＨＥＭＴが用いられている構造のものである。
【０１００】
図３２に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２ａ、４７２ｂ、パワーアンプ４７３及び方向性結合器４７４を備えている。
【０１０１】
ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償するものである。ミキサー４７２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅するものであり、第１から第４の実施の形態における半導体装置であるＨＥＭＴを有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。尚、図３２では、例えばスイッチの切り替えにより、出力側の信号をミキサー４７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することができる。
【０１０２】
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【０１０３】
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極と、
前記第１の半導体層または前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、
前記第２の半導体層において、ドレイン電極が形成される領域に形成されたドレイン側の第１のイオン注入領域と、
前記第２の半導体層において、前記ドレイン側の第１のイオン注入領域よりも前記ゲート電極側に形成されたドレイン側の第２のイオン注入領域と、
を有し、
前記ドレイン側の第１のイオン注入領域及び前記ドレイン側の第２のイオン注入領域の上には、前記ドレイン電極が形成されており、
前記ドレイン側の第１のイオン注入領域におけるキャリア濃度は、前記ドレイン側の第２のイオン注入領域におけるキャリア濃度よりも高いことを特徴とする半導体装置。
（付記２）
前記ドレイン電極のゲート電極側の端部は、前記ドレイン側の第２のイオン注入領域の上に位置していることを特徴とする付記１に記載の半導体装置。
（付記３）
前記ドレイン電極が形成される領域の前記第２の半導体層には、凹部が形成されており、
前記ドレイン電極のゲート電極側の側面は、前記ドレイン側の第２のイオン注入領域と接していることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記第２の半導体層において、ソース電極が形成される領域に形成されたソース側の第１のイオン注入領域と、
前記第２の半導体層において、前記ソース側の第１のイオン注入領域よりも前記ゲート電極側に形成されたソース側の第２のイオン注入領域と、
を有し、
前記ソース側の第１のイオン注入領域及び前記ソース側の第２のイオン注入領域の上には、前記ソース電極が形成されており、
前記ソース側の第１のイオン注入領域におけるキャリア濃度は、前記ソース側の第２のイオン注入領域におけるキャリア濃度よりも高いことを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記ソース電極のゲート電極側の端部は、前記ソース側の第２のイオン注入領域の上に位置していることを特徴とする付記４に記載の半導体装置。
（付記６）
前記ソース電極が形成される領域の前記第２の半導体層には、凹部が形成されており、
前記ソース電極のゲート電極側の側面は、前記ソース側の第２のイオン注入領域と接していることを特徴とする付記４または５に記載の半導体装置。
（付記７）
前記第１の半導体層及び前記第２の半導体層は、窒化物半導体により形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記第１の半導体層は、ＩｎＡｌＮまたはＩｎＡｌＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記９）
前記第１のイオン注入領域には、ＳｉまたはＳｎがドープされており、
前記第２のイオン注入領域には、ＴｉまたはＷがドープされていることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記第２の半導体層の前記ゲート電極が形成される領域には、前記第２の半導体層の一部を除去することによりゲートリセスが形成されており、
前記ゲート電極は、前記ゲートリセスの前記第２の半導体層の上に形成されていることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
付記１から１０のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１２）
付記１から１０のいずれかに記載の半導体装置を有することを特徴とする増幅器。
【符号の説明】
【０１０４】
１０        基板
２１        電子走行層（第１の半導体層）
２１ａ      ２ＤＥＧ
２２        中間層（第３の半導体層）
２３        電子供給層（第２の半導体層）
３１        ゲート電極
３２        ソース電極
３２ａ      ゲート電極側の端部
３２ｂ      底面
３２ｃ      側面
３３        ドレイン電極
３３ａ      ゲート電極側の端部
３３ｂ      底面
３３ｃ      側面
４０        保護膜
５２        第１のイオン注入領域（ソース側の第１のイオン注入領域）
５３        第１のイオン注入領域（ドレイン側の第１のイオン注入領域）
６２        第２のイオン注入領域（ソース側の第２のイオン注入領域）
６３        第２のイオン注入領域（ドレイン側の第２のイオン注入領域）
【図１】
2018129339.tif 000003
【図２】
2018129339.tif 000004
【図３】
2018129339.tif 000005
【図４】
2018129339.tif 000006
【図５】
2018129339.tif 000007
【図６】
2018129339.tif 000008
【図７】
2018129339.tif 000009
【図８】
2018129339.tif 000010
【図９】
2018129339.tif 000011
【図１０】
2018129339.tif 000012
【図１１】
2018129339.tif 000013
【図１２】
2018129339.tif 000014
【図１３】
2018129339.tif 000015
【図１４】
2018129339.tif 000016
【図１５】
2018129339.tif 000017
【図１６】
2018129339.tif 000018
【図１７】
2018129339.tif 000019
【図１８】
2018129339.tif 000020
【図１９】
2018129339.tif 000021
【図２０】
2018129339.tif 000022
【図２１】
2018129339.tif 000023
【図２２】
2018129339.tif 000024
【図２３】
2018129339.tif 000025
【図２４】
2018129339.tif 000026
【図２５】
2018129339.tif 000027
【図２６】
2018129339.tif 000028
【図２７】
2018129339.tif 000029
【図２８】
2018129339.tif 000030
【図２９】
2018129339.tif 000031
【図３０】
2018129339.tif 000032
【図３１】
2018129339.tif 000033
【図３２】
2018129339.tif 000034