(57)【要約】【課題】ＬＣ共振を用いて所謂ソフトスイッチングを行う場合、共振周期が変動した場合であっても変換効率の悪化を防止減することが可能な電圧変換装置、電圧変換回路の降圧制御方法及びコンピュータプログラムを提供する。【解決手段】電圧変換装置が備える制御部は、第１及び第２検出器の検出結果に基づいて電圧変換回路の変換効率を算出する効率算出部と、第１インダクタ及びキャパシタによる共振電流の共振周期の長さに応じた第１時間とは異なる第２時間を特定する特定部と、前記第１時間及び前記特定部で特定した第２時間だけ高圧側スイッチング素子をオンした場合に、前記効率算出部で夫々算出した変換効率を比較する効率比較部と、該効率比較部の比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定するオン時間決定部とを有する。【選択図】図１
2018129993.tif 000002
【特許請求の範囲】
【請求項１】
第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフして前記電圧変換回路に降圧変換させる制御部を備える電圧変換装置であって、
前記電圧変換回路に入力される電圧及び電流を検出する第１検出器と、
前記電圧変換回路から出力される電圧及び電流を検出する第２検出器と
を更に備え、
前記制御部は、
前記第１及び第２検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出する効率算出部と、
前記第１インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第１時間とは異なる第２時間を特定する特定部と、
前記第１時間及び前記特定部で特定した第２時間だけ前記高圧側スイッチング素子をオンした場合に、前記効率算出部で夫々算出した変換効率を比較する効率比較部と、
該効率比較部の比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定するオン時間決定部と
を有する電圧変換装置。
【請求項２】
前記制御部は、前記特定部で前記第１時間より長い第２時間を特定した場合に、前記効率比較部で比較した結果が、前記第２時間だけオンした方が変換効率が低いときは、前記特定部で前記第１時間より短い第２時間を特定する請求項１に記載の電圧変換装置。
【請求項３】
前記制御部は、前記特定部で前記第２時間を時系列的に変化させるべく特定する都度、前記効率算出部で変換効率を算出し、前記効率比較部で変換効率を比較する請求項１又は２に記載の電圧変換装置。
【請求項４】
前記制御部は、
前記電圧変換回路について予め算出した変換効率を出力の電流に対応付けて記憶する第１記憶部と、
前記第２検出器が検出した電流に基づいて前記第１記憶部から読み出した変換効率よりも、前記高圧側スイッチング素子を前記特定部で特定した第２時間だけオンした場合に前記効率算出部で算出した変換効率の方が所定値以上低いか否かを判定する判定部と
を更に有し、
該判定部で低いと判定した場合に、前記特定部で前記第２時間を更に変化させるべく特定する請求項３に記載の電圧変換装置。
【請求項５】
前記特定部は、前記第１時間に対して所定の微小時間を整数倍した時間を加算又は減算して前記第２時間を特定する請求項１から４の何れか１項に記載の電圧変換装置。
【請求項６】
前記特定部は、予め設定した所定の範囲内で前記第２時間を特定する請求項１から５の何れか１項に記載の電圧変換装置。
【請求項７】
前記電圧変換回路の周囲温度を検出する温度センサを更に備え、
前記制御部は、
前記オン時間から前記第１時間を減算した差分を前記電圧変換回路の周囲温度及び出力の電流に対応付けて記憶するための第２記憶部と、
前記第２検出器が検出した電流及び前記温度センサが検出した周囲温度に対応する前記第２記憶部の記憶領域に差分が記憶されているか否かを判定する記憶判定部と、
該記憶判定部で差分が記憶されていると判定した場合に、前記記憶領域から読み出した差分を前記第１時間に加算した時間をオン時間に決定する第２のオン時間決定部と、
前記記憶判定部で差分が記憶されていないと判定した場合に、前記オン時間決定部で決定したオン時間から前記第１時間を減算した差分を前記記憶領域に記憶する差分記憶部と
を更に有する請求項１から６の何れか１項に記載の電圧変換装置。
【請求項８】
前記制御部は、前記高圧側スイッチング素子をオンしてから前記共振電流が極小となるまでの時間を推定して前記第１時間とする推定部を更に有する請求項１から７の何れか１項に記載の電圧変換装置。
【請求項９】
前記推定部は、以下の式に基づいて前記第１時間を算出する請求項８に記載の電圧変換装置。
Ｔｍｉ＝（Ｌｒ１／Ｖｉ）｛Ｉｏ−Ｖｉ（１−Ｄ）Ｄ／（２Ｌｒ２ｆｓ）｝
＋（３／４）Ｔｒ
但し、
Ｔｍｉ：前記第１時間
Ｌｒ１：前記第１インダクタのインダクタンス
Ｖｉ：前記電圧変換回路の入力電圧
Ｉｏ：前記電圧変換回路の出力電流
Ｄ：前記高圧側スイッチング素子の目標のデューティ比
Ｌｒ２：前記第２インダクタのインダクタンス（Ｌｒ２＞＞Ｌｒ１）
ｆｓ：前記高圧側スイッチング素子のスイッチング周波数
Ｔｒ：２π√（Ｌｒ１Ｃｒ１）
Ｃｒ１：前記キャパシタのキャパシタンス
【請求項１０】
第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、該電圧変換回路の入力及び出力夫々について電圧と電流とを検出する第１検出器及び第２検出器、並びに前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させる制御方法であって、
前記第１インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第１時間だけ前記高圧側スイッチング素子をオンした場合に、前記第１及び第２検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出し、
前記第１時間とは異なる第２時間を特定し、
特定した第２時間だけ前記高圧側スイッチング素子をオンした場合に、前記第１及び第２検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出し、
前記第１時間及び特定した第２時間だけ前記高圧側スイッチング素子をオンした場合に夫々算出した変換効率を比較し、
比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定する
電圧変換回路の降圧制御方法。
【請求項１１】
第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、該電圧変換回路の入力及び出力夫々について電圧と電流とを検出する第１検出器及び第２検出器、並びに前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させるためのコンピュータプログラムであって、
前記制御部を、
前記第１及び第２検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出する効率算出部、
前記第１インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第１時間とは異なる第２時間を特定する特定部、
前記第１時間及び前記特定部で特定した第２時間だけ前記高圧側スイッチング素子をオンした場合に、前記効率算出部で夫々算出した変換効率を比較する効率比較部、及び
該効率比較部の比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定するオン時間決定部
として機能させるコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を電圧変換する電圧変換装置、電圧変換回路の降圧制御方法及びコンピュータプログラムに関する。
【背景技術】
【０００２】
直流電圧を昇降圧するＤＣ−ＤＣコンバータ（以下、単にコンバータという）が車載機器や産業用機器の電源として広く用いられている。電源の小型化の要請に応えて容積が小さいインダクタ、キャパシタ等の受動部品を利用可能にするために、コンバータの動作周波数は引き上げられる傾向にある。一方で、動作周波数が高いほどインダクタに流れる電流をスイッチングするスイッチング素子のスイッチング損失が増大するという別の問題が顕著になる。
【０００３】
これに対し、特許文献１には、入力電圧をスイッチングするトランジスタ（スイッチング素子）に直列接続された共振用リアクトル（インダクタ）と共振用コンデンサ（キャパシタ）とで構成された共振回路に流れる共振電流が０以下になる時点でトランジスタをオンからオフに切り替える降圧型のコンバータが開示されている。このようなゼロ電流スイッチングを行うことにより、インダクタに流れる電流をスイッチングするトランジスタのスイッチング損失が低減される。
【０００４】
特許文献１に開示されたコンバータは、トランジスタのオン時点から、共振用リアクトルにゼロ以上の共振電流ｉが流れている時間Ｔｏ＝Ｔｎ・（１＋Ｚｎ・Ｉｏ／Ｖｉ）／２が経過した時点でトランジスタをオンからオフに切り替える構成が基本になっている。また、共振電流ｉが所定電流以下となった時点から、共振電流ｉが確実にゼロ以下になる所定時間後にトランジスタをオンからオフに切り替える構成等も開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−５８２４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、共振用のリアクトルのインダクタンス及びコンデンサのキャパシタンスには、製造上のばらつき、温度変化、計時変化等の変動要因があり、特許文献１に記載された技術では、これらの要因によって共振周期が設計値から乖離することがある。このような乖離が生じた場合、上記時間Ｔ０にずれが生じたり上記所定時間にずれが生じたりして、電圧変換回路の変換効率が悪化するという問題があった。
【０００７】
本発明は、斯かる事情に鑑みてなされたものであり、その目的とするところは、ＬＣ共振を用いて所謂ソフトスイッチングを行う場合、共振周期が変動した場合であっても変換効率の悪化を防止することが可能な電圧変換装置、電圧変換回路の降圧制御方法及びコンピュータプログラムを提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る電圧変換装置は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフして前記電圧変換回路に降圧変換させる制御部を備える電圧変換装置であって、前記電圧変換回路に入力される電圧及び電流を検出する第１検出器と、前記電圧変換回路から出力される電圧及び電流を検出する第２検出器とを更に備え、前記制御部は、前記第１及び第２検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出する効率算出部と、前記第１インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第１時間とは異なる第２時間を特定する特定部と、前記第１時間及び前記特定部で特定した第２時間だけ前記高圧側スイッチング素子をオンした場合に、前記効率算出部で夫々算出した変換効率を比較する効率比較部と、該効率比較部の比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定するオン時間決定部とを有する。
【０００９】
本発明の一態様に係る電圧変換回路の降圧制御方法は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、該電圧変換回路の入力及び出力夫々について電圧と電流とを検出する第１検出器及び第２検出器、並びに前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させる制御方法であって、前記第１インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第１時間だけ前記高圧側スイッチング素子をオンした場合に、前記第１及び第２検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出し、前記第１時間とは異なる第２時間を特定し、特定した第２時間だけ前記高圧側スイッチング素子をオンした場合に、前記第１及び第２検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出し、前記第１時間及び特定した第２時間だけ前記高圧側スイッチング素子をオンした場合に夫々算出した変換効率を比較し、比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定する。
【００１０】
本発明の一態様に係るコンピュータプログラムは、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、該電圧変換回路の入力及び出力夫々について電圧と電流とを検出する第１検出器及び第２検出器、並びに前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させるためのコンピュータプログラムであって、前記制御部を、前記第１及び第２検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出する効率算出部、前記第１インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第１時間とは異なる第２時間を特定する特定部、前記第１時間及び前記特定部で特定した第２時間だけ前記高圧側スイッチング素子をオンした場合に、前記効率算出部で夫々算出した変換効率を比較する効率比較部、及び該効率比較部の比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定するオン時間決定部として機能させる。
【００１１】
なお、本願は、このような特徴的な処理部及びステップを夫々備える電圧変換装置、及び電圧変換回路の降圧制御方法として実現したり、かかる特徴的な処理部に対応するステップをコンピュータに実行させるためのコンピュータプログラムとして実現したりすることができるだけでなく、電圧変換装置の一部又は全部を半導体集積回路として実現したり、電圧変換装置を含むその他のシステムとして実現したりすることができる。
【発明の効果】
【００１２】
上記によれば、ＬＣ共振を用いて所謂ソフトスイッチングを行う場合、共振周期が変動した場合であってもスイッチング素子の損失を好適に低減することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】実施形態に係る電圧変換装置の構成例を示すブロック図である。
【図２】電圧変換回路の降圧動作時における各部の波形の一例を示すタイミングチャートである。
【図３】電圧変換回路の降圧動作における状態Ｄ１の一例を示す説明図である。
【図４】電圧変換回路の降圧動作における状態Ｄ２の一例を示す説明図である。
【図５】電圧変換回路の降圧動作における状態Ｄ３の一例を示す説明図である。
【図６】電圧変換回路の降圧動作における状態Ｄ４の一例を示す説明図である。
【図７】電圧変換回路が状態Ｄ４を抜けてから状態Ｄ１，Ｄ２を経て状態Ｄ３に切り替わるまでの各部の波形を模式的に示すタイミングチャートである。
【図８】共振周期の変動に応じて変化するＳＷ素子の電流波形の例を示すグラフである。
【図９】電圧変換回路について出力電流に対する変換効率の特性を例示する図表である。
【図１０】出力電流及び周囲温度に対するＳＷ素子のオン時間の変動特性を示す図表である。
【図１１】ＳＷ素子を実際にオンすべきオン時間を算出するＣＰＵの処理手順を示すメインルーチンのフローチャートである。
【図１２】ＳＷ素子を実際にオンすべきオン時間を算出するＣＰＵの処理手順を示すメインルーチンのフローチャートである。
【図１３】１周期分変換のサブルーチンに係るＣＰＵの処理手順を示すフローチャートである。
【図１４】効率算出のサブルーチンに係るＣＰＵの処理手順を示すフローチャートである。
【発明を実施するための形態】
【００１４】
［本発明の実施形態の説明］
最初に本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
【００１５】
（１）本発明の一態様に係る電圧変換装置は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフして前記電圧変換回路に降圧変換させる制御部を備える電圧変換装置であって、前記電圧変換回路に入力される電圧及び電流を検出する第１検出器と、前記電圧変換回路から出力される電圧及び電流を検出する第２検出器とを更に備え、前記制御部は、前記第１及び第２検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出する効率算出部と、前記第１インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第１時間とは異なる第２時間を特定する特定部と、前記第１時間及び前記特定部で特定した第２時間だけ前記高圧側スイッチング素子をオンした場合に、前記効率算出部で夫々算出した変換効率を比較する効率比較部と、該効率比較部の比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定するオン時間決定部とを有する。
【００１６】
（１０）本発明の一態様に係る電圧変換回路の降圧制御方法は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、該電圧変換回路の入力及び出力夫々について電圧と電流とを検出する第１検出器及び第２検出器、並びに前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させる制御方法であって、前記第１インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第１時間だけ前記高圧側スイッチング素子をオンした場合に、前記第１及び第２検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出し、前記第１時間とは異なる第２時間を特定し、特定した第２時間だけ前記高圧側スイッチング素子をオンした場合に、前記第１及び第２検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出し、前記第１時間及び特定した第２時間だけ前記高圧側スイッチング素子をオンした場合に夫々算出した変換効率を比較し、比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定する。
【００１７】
（１１）本発明の一態様に係るコンピュータプログラムは、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、該電圧変換回路の入力及び出力夫々について電圧と電流とを検出する第１検出器及び第２検出器、並びに前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させるためのコンピュータプログラムであって、前記制御部を、前記第１及び第２検出器の検出結果に基づいて前記電圧変換回路の変換効率を算出する効率算出部、前記第１インダクタ及び前記キャパシタによる共振電流の共振周期の長さに応じた第１時間とは異なる第２時間を特定する特定部、前記第１時間及び前記特定部で特定した第２時間だけ前記高圧側スイッチング素子をオンした場合に、前記効率算出部で夫々算出した変換効率を比較する効率比較部、及び該効率比較部の比較結果に基づいて前記高圧側スイッチング素子をオンすべきオン時間を決定するオン時間決定部として機能させる。
【００１８】
本態様にあっては、電圧変換回路にて、高圧側スイッチング素子と、第１インダクタと、両端にキャパシタが接続された低圧側スイッチング素子とがこの順序で接続されており、第１インダクタ及び低圧側スイッチング素子の接続点に第２インダクタの一端が接続されている。制御部が高圧側スイッチング素子をオン／オフすることにより、電圧変換回路の高圧側に入力された電圧が降圧されて低圧側に出力される。
【００１９】
制御部は、第１インダクタ及びキャパシタによる共振電流の共振周期の長さに応じた第１時間だけ高圧側スイッチング素子をオンした場合に、電圧変換回路の第１の変換効率を算出し、次に第１時間とは異なる第２時間を特定して高圧側スイッチング素子を第２時間だけオンした場合に、電圧変換回路の第２の変換効率を算出する。制御部は更に、第１及び第２の変換効率を比較した結果により、本願の課題を解決すべく変換効率が高い方の場合に高圧側スイッチング素子をオンした時間を、実際に高圧側スイッチング素子をオンすべきオン時間と決定する。これにより、高圧側スイッチング素子を計算上のオン時間だけオンした場合と比較して、電圧変換回路の実際の変換効率が高くなる。
【００２０】
（２）前記制御部は、前記特定部で前記第１時間より長い第２時間を特定した場合に、前記効率比較部で比較した結果が、前記第２時間だけオンした方が変換効率が低いときは、前記特定部で前記第１時間より短い第２時間を特定することが好ましい。
【００２１】
本態様にあっては、先に第１時間より長い第２時間を特定すると共に、電圧変換回路の第２の変換効率を算出する。このように第２時間を第１時間より長くして算出した第２の変換効率と、上述の第１の変換効率とを比較した結果、第２の変換効率の方が低い場合は、次に第１時間より短い第２時間を特定する。これにより、次に算出される第２の変換効率の方が第１の変換効率より高くなる蓋然性が高まる。
【００２２】
（３）前記制御部は、前記特定部で前記第２時間を時系列的に変化させるべく特定する都度、前記効率算出部で変換効率を算出し、前記効率比較部で変換効率を比較することが好ましい。
【００２３】
本態様にあっては、第１時間とは異なる第２時間を時系列的に変化させ、その都度、電圧変換回路の第２の変換効率を算出する。このように時系列的に異なる第２時間に応じて算出した第２の変換効率と、上述の第１の変換効率とを比較した結果により、変換効率が最も高い場合に高圧側スイッチング素子をオンした時間を、実際に高圧側スイッチング素子をオンすべきオン時間と決定する。これにより、電圧変換回路の実際の変換効率が最も高くなるオン時間が探索される。
【００２４】
（４）前記制御部は、前記電圧変換回路について予め算出した変換効率を出力の電流に対応付けて記憶する第１記憶部と、前記第２検出器が検出した電流に基づいて前記第１記憶部から読み出した変換効率よりも、前記高圧側スイッチング素子を前記特定部で特定した第２時間だけオンした場合に前記効率算出部で算出した変換効率の方が所定値以上低いか否かを判定する判定部とを更に有し、該判定部で低いと判定した場合に、前記特定部で前記第２時間を更に変化させるべく特定することが好ましい。
【００２５】
本態様にあっては、電圧変換回路について予め算出された理想的な変換効率が、算出条件としての出力電流に対応付けて第１記憶部に記憶されている。電圧変換の実行に際し、第２時間を順次特定し、特定した第２時間だけ高圧側スイッチング素子をオンした場合に変換効率を算出する。ここで算出した変換効率が、検出した出力電流に基づいて第１記憶部から読み出した変換効率よりも所定値以上低い場合は、第２時間を更に変化させる。これにより、電圧変換回路の計測された変換効率と理想的な変換効率との差分が所定値より小さくなるまで、好適なオン時間の探索が継続される。
【００２６】
（５）前記特定部は、前記第１時間に対して所定の微小時間を整数倍した時間を加算又は減算して前記第２時間を特定することが好ましい。
【００２７】
本態様にあっては、所定の微小時間を整数倍した時間を第１時間に対して加算又は減算して第２時間を特定するため、第１時間を中心にして第２時間がきめ細かく調整される。
【００２８】
（６）前記特定部は、予め設定した所定の範囲内で前記第２時間を特定することが好ましい。
【００２９】
本態様にあっては、第１時間とは異ならせて特定する第２時間が、予め設定した所定の範囲内に収まるようにする。これにより、想定される変動要因とは異なる要因によって共振周期が変動する場合に、オン時間が不適切に決定されることが防止される。
【００３０】
（７）前記電圧変換回路の周囲温度を検出する温度センサを更に備え、前記制御部は、前記オン時間から前記第１時間を減算した差分を前記電圧変換回路の周囲温度及び出力の電流に対応付けて記憶するための第２記憶部と、前記第２検出器が検出した電流及び前記温度センサが検出した周囲温度に対応する前記第２記憶部の記憶領域に差分が記憶されているか否かを判定する記憶判定部と、該記憶判定部で差分が記憶されていると判定した場合に、前記記憶領域から読み出した差分を前記第１時間に加算した時間をオン時間に決定する第２のオン時間決定部と、前記記憶判定部で差分が記憶されていないと判定した場合に、前記オン時間決定部で決定したオン時間から前記第１時間を減算した差分を前記記憶領域に記憶する差分記憶部とを更に有することが好ましい。
【００３１】
本態様にあっては、電圧変換の実行に際し、検出した出力電流及び周囲温度に対応する変換効率の差分が第２記憶部に記憶されている場合は、第２記憶部から読み出した差分を第１時間に加算してオン時間を決定する。一方、変換効率の差分が第２記憶部に記憶されていない場合は、第２時間及び変換効率夫々を逐次特定及び算出し、オン時間を決定したときに、決定したオン時間から第１時間を減算した差分を、検出した出力電流及び周囲温度に対応付けて第２記憶部に記憶する。これにより、出力電流及び周囲温度に応じて過去に決定したオン時間が第２記憶部に記憶されている場合は、第２時間及び変換効率の算出が不要となる。そして、時間の経過と共に第２記憶部の記憶内容が充実したものとなる。
【００３２】
（８）前記制御部は、前記高圧側スイッチング素子をオンしてから前記共振電流が極小となるまでの時間を推定して前記第１時間とする推定部を更に有することが好ましい。
【００３３】
本態様にあっては、高圧側スイッチング素子をオンした時点から共振電流が極小になるであろうと推定した時点までの時間を第１時間とするため、共振周期が理想的な周期である場合を中心にして、変換効率がより高くなるオン時間が探索される。
【００３４】
（９）前記推定部は、以下の式に基づいて前記第１時間を算出することが好ましい。
Ｔｍｉ＝（Ｌｒ１／Ｖｉ）｛Ｉｏ−Ｖｉ（１−Ｄ）Ｄ／（２Ｌｒ２ｆｓ）｝
＋（３／４）Ｔｒ
但し、
Ｔｍｉ：前記第１時間
Ｌｒ１：前記第１インダクタのインダクタンス
Ｖｉ：前記電圧変換回路の入力電圧
Ｉｏ：前記電圧変換回路の出力電流
Ｄ：前記高圧側スイッチング素子の目標のデューティ比
Ｌｒ２：前記第２インダクタのインダクタンス（Ｌｒ２＞＞Ｌｒ１）
ｆｓ：前記高圧側スイッチング素子のスイッチング周波数
Ｔｒ：２π√（Ｌｒ１Ｃｒ１）
Ｃｒ１：前記キャパシタのキャパシタンス
【００３５】
本態様にあっては、高圧側スイッチング素子をオンしてから上記共振電流が極小となるまでの時間が式に基づいて推定される。
【００３６】
［本発明の実施形態の詳細］
本発明の実施形態に係る電圧変換装置、電圧変換回路の降圧制御方法及びコンピュータプログラムの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、各実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
【００３７】
（実施形態）
図１は、実施形態に係る電圧変換装置の構成例を示すブロック図である。電圧変換装置は、電圧変換回路１と、該電圧変換回路１による電圧の変換を制御する制御部５とを備える。電圧変換回路１は、高圧側の端子Ｈ，Ｇを介して外部から入力された電圧を降圧して低圧側の端子Ｌ，Ｇから出力する。端子Ｈ，Ｇ間にはキャパシタ４１が接続されており、例えばリチウムイオン電池等の比較的高圧のバッテリ２が外部に接続される。端子Ｌ，Ｇ間にはキャパシタ４２が接続されており、例えば鉛蓄電池等の比較的低圧のバッテリ３が外部に接続される。電圧変換装置は、端子Ｌ，Ｇを介して外部から入力された電圧を昇圧して端子Ｈ，Ｇから並列に出力する昇圧動作が可能である。
【００３８】
電圧変換装置は、更に、電圧変換回路１に入力される電圧を２つの抵抗器で分圧して検出する電圧検出器Ｖ１と、電圧変換回路１に入力される電流を検出する電流検出器Ａ１と、電圧変換回路１から出力される電圧を２つの抵抗器で分圧して検出する電圧検出器Ｖ２と、電圧変換回路１から出力される電流を検出する電流検出器Ａ２と、電圧変換回路１の周囲温度を検出する温度センサＴｈ１とを備える。電圧検出器Ｖ１、電流検出器Ａ１、電圧検出器Ｖ２、電流検出器Ａ２及び温度センサＴｈ１の検出結果は、制御部５に与えられる。
【００３９】
電圧検出器Ｖ１及び電流検出器Ａ１が第１検出器に相当する。また、電圧検出器Ｖ２及び電流検出器Ａ２が第２検出器に相当する。電圧検出器Ｖ１及びＶ２は、検出対象の電圧を抵抗器で分圧するものに限定されない。電流検出器Ａ１及びＡ２は、例えばシャント抵抗及び該シャント抵抗に電流が流れたときに発生する電圧を増幅する差動増幅器を含んでなるが、これに限定されるものではない。
【００４０】
電圧変換回路１は、第１インダクタＬ１と、該第１インダクタＬ１を介して端子Ｈ，Ｇ間に直列に接続された高圧側スイッチング素子Ｑ１及び低圧側スイッチング素子Ｑ２（以下、高圧側及び低圧側スイッチング素子を単にＳＷ素子ともいう）と、第１インダクタＬ１及びＳＷ素子Ｑ２の接続点に一端が接続された第２インダクタＬ２（以下第１及び第２インダクタを単にインダクタという）と、ＳＷ素子Ｑ２の両端に接続されたキャパシタＣ１とを有する。インダクタＬ２は、他端が端子Ｌに接続されている。ＳＷ素子Ｑ２をアノードが端子Ｇに接続されたダイオードに置き換えてもよい。温度センサＴｈ１は、インダクタＬ１、インダクタＬ２及びキャパシタＣ１に対してできるだけ近い位置に配置されていることが好ましい。
【００４１】
ＳＷ素子Ｑ１は、ドレインが端子Ｈに接続されており、ゲートが制御部５に接続されている。ＳＷ素子Ｑ２は、ソースが端子Ｇに接続されており、ゲートが制御部５に接続されている。ここでのＳＷ素子Ｑ１及びＱ２は、Ｎチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であるが、これに限定されるものではなく、例えばバイポーラトランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等の他のスイッチング素子であってもよい。
【００４２】
電圧変換回路１は、更に、ＳＷ素子Ｑ１及びインダクタＬ１の接続点にドレインが接続されたＳＷ素子Ｑ３を有する。ＳＷ素子Ｑ３は、ソースが端子Ｇに接続されており、ゲートが制御部５に接続されている。本実施形態では、ＳＷ素子Ｑ３をアノードが端子Ｇに接続されたダイオードに置き換えてもよい。
【００４３】
制御部５は、ＳＷ素子Ｑ１及びＱ２の制御における中枢となるＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）５１と、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  ＥＰＲＯＭ：登録商標）等の不揮発性メモリを用いたＲＯＭ５２と、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の書き換え可能なメモリを用いたＲＡＭ５３と、時間を計時するタイマ５４とを備える。ＣＰＵ５１、ＲＯＭ５２、ＲＡＭ５３及びタイマ５４は、相互にバス接続されている。ＲＡＭ５３には、後述する第１記憶部５３１及び第２記憶部５３２が含まれている。
【００４４】
制御部５は、更に、ＳＷ素子Ｑ１、Ｑ２及びＱ３をオンするオン信号を生成してゲートに印加する駆動回路５５と、電圧検出器Ｖ１及び電流検出器Ａ１の検出結果をＡ／Ｄ変換するＡ／Ｄ変換器５６と、電圧検出器Ｖ２、電流検出器Ａ２及び温度センサＴｈ１の検出結果をＡ／Ｄ変換するＡ／Ｄ変換器５７とを備えており、これらは何れもＣＰＵ５１とバス接続されている。Ａ／Ｄ変換器５７は、また、キャパシタＣ１の電圧をＡ／Ｄ変換する。ＳＷ素子Ｑ１のゲートに印加される駆動信号は例えばＰＦＭ（Ｐｕｌｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ）信号であるが、オン／オフのトータル時間に対するオン時間の比、即ちデューティ比が定義される信号であれば、他の信号であってもよい。
【００４５】
ＣＰＵ５１は、予めＲＯＭ５２に記憶された制御プログラムに従って各部の動作を制御すると共に、入出力、演算等の処理を行う。ＣＰＵ５１による各処理の手順を定めたコンピュータプログラムを、不図示の手段を用いて予めＲＡＭ５３にロードし、ロードされたコンピュータプログラムをＣＰＵ５１で実行するようにしてもよいし、制御部５を専用のハードウェア回路で構成してもよい。
【００４６】
具体的には、制御部５は、ＳＷ素子Ｑ１を適時オン／オフしたり、キャパシタＣ１の電圧（即ち、ＳＷ素子Ｑ２のドレインの電圧）を検出し、これらの検出結果に基づいてＳＷ素子Ｑ２を適時オン／オフしたりする制御を行う。制御部５は、また、電圧検出器Ｖ１及び電流検出器Ａ２の検出結果を取り込んで、後述する転流期間の長さ、共振周期、ＳＷ素子Ｑ１のオン時間及びオフ時間を算出する。制御部５は、更に、電圧検出器Ｖ１及び電流検出器Ａ１の検出結果から入力電力を算出し、電圧検出器Ｖ２及び電流検出器Ａ２の検出結果から出力電力を算出し、これらの算出結果に基づいて電圧変換回路１の変換効率を算出する。
【００４７】
図２は、電圧変換回路１の降圧動作時における各部の波形の一例を示すタイミングチャートである。図２に示す５つのタイミングチャートは、何れも同一の時間軸（ｔ）を横軸にしてあり、図の上段から順に、ＳＷ素子Ｑ１、インダクタＬ１、キャパシタＣ１、ＳＷ素子Ｑ２及びインダクタＬ２の電圧波形及び電流波形を示す。図中の太い実線は電圧を示し、細い実線は電流を示す。特にＳＷ素子Ｑ１及びＱ２については、ゲートに印加される制御電圧を破線で示してある。本実施形態では、端子Ｈから端子Ｌに向かう方向を、インダクタＬ１、インダクタＬ２及びＳＷ素子Ｑ１の電流の向きとする。また、インダクタＬ２の一端から端子Ｇに向かう方向をキャパシタＣ１の電流の向きとし、その逆方向をＳＷ素子Ｑ２の電流の向きとする。
【００４８】
以下では、図２に示す状態Ｄ１からＤ４における電圧変換回路１の降圧動作について状態毎に説明する。状態Ｄ１からＤ４までが、１つのスイッチング周期に相当する。なお、図３から図６までの説明図では、ＳＷ素子Ｑ３の図示を省略する。図３は、電圧変換回路１の降圧動作における状態Ｄ１の一例を示す説明図である。状態Ｄ１は第１モードに対応する。制御部５は、ＳＷ素子Ｑ２をオフした状態でＳＷ素子Ｑ１をオンすることにより、電圧変換回路１を、インダクタＬ１及びキャパシタＣ１に正弦波状の共振電流を流す第１モードで動作させる。第１モードでは、端子ＨからＳＷ素子Ｑ１及びインダクタＬ１を介して電流が流入し、インダクタＬ２を介して端子Ｌから電流が流出する。
【００４９】
図３に示す状態Ｄ１では、正弦波状に上昇するキャパシタＣ１の電圧が端子Ｈ，Ｇ間の電圧より低い間、インダクタＬ１の電流が正弦波状に増加し続け、キャパシタＣ１の電圧が端子Ｈ，Ｇ間の電圧より高くなった後は、インダクタＬ１の電流が減少に転じる。この間、インダクタＬ１の電圧は正弦波状に低下し続ける。状態Ｄ１の間、キャパシタＣ１の電圧は時間の経過と共に上昇し続ける。
【００５０】
図４は、電圧変換回路１の降圧動作における状態Ｄ２の一例を示す説明図である。状態Ｄ２も第１モードに対応する。図３に示す状態Ｄ１でキャパシタＣ１に流れる共振電流の向きが逆転して、キャパシタＣ１の電圧が上昇から低下に転じた場合、電圧変換回路１が状態Ｄ２となる。状態Ｄ２では、キャパシタＣ１の放電電流がインダクタＬ２を介して端子Ｌ側に流れる。キャパシタＣ１の電圧が端子Ｈ，Ｇ間の電圧より高い間は、インダクタＬ１の電流が減少し続ける。
【００５１】
図５は、電圧変換回路１の降圧動作における状態Ｄ３の一例を示す説明図である。状態Ｄ３は第２モードに対応する。図４に示す状態Ｄ２において、ＳＷ素子Ｑ１及びインダクタＬ１に流れる正弦波状の電流が極小になるか又は電流の向きが逆転して寄生ダイオードに電流が流れた場合、制御部５がＳＷ素子Ｑ１をオフすることにより、電圧変換回路１が状態Ｄ３となる。これにより、ＳＷ素子Ｑ１の電流が極小である時に、又はＳＷ素子Ｑ１の電圧が０Ｖに近い間にＳＷ素子Ｑ１がオフするため、ＳＷ素子Ｑ１のスイッチング損失が低減される。状態Ｄ３では、当初、インダクタＬ２の還流電流がキャパシタＣ１に流れる。
【００５２】
状態Ｄ２でインダクタＬ１の電流がゼロに近い電流になる前に制御部５がＳＷ素子Ｑ１をオフした場合、インダクタＬ１にサージ電圧が発生することがある。一方、本実施形態ではＳＷ素子Ｑ１及びインダクタＬ１の接続点と端子Ｇとの間にＳＷ素子Ｑ３が接続されている。このため、ＳＷ素子Ｑ１がオフする前にインダクタＬ１に流れていた電流は、引き続きＳＷ素子Ｑ３の寄生ダイオードに流れてサージ電圧が抑制される。制御部５は、ＳＷ素子Ｑ１をオフしたときから適宜の時点までＳＷ素子Ｑ３を積極的にオンしてもよい。
【００５３】
図６は、電圧変換回路１の降圧動作における状態Ｄ４の一例を示す説明図である。図５に示す状態Ｄ３において、キャパシタＣ１及びＳＷ素子Ｑ２の電圧が所定の電圧閾値より低くなった後に、制御部５がＳＷ素子Ｑ２をオンすることにより、電圧変換回路１が状態Ｄ４となる。状態Ｄ４も第２モードに対応する。これにより、インダクタＬ２の還流電流が、オン抵抗の低いＳＷ素子Ｑ２に流れる。また、ＳＷ素子Ｑ２の電圧が比較的低い間にＳＷ素子Ｑ２がオンするため、ＳＷ素子Ｑ２のスイッチング損失が低減される。
【００５４】
状態Ｄ４で端子Ｈ，Ｇからの入力電圧に対する端子Ｌ，Ｇへの出力電圧の降圧比に応じた適宜の時間が経過した場合、制御部５がＳＷ素子Ｑ２をオフした後にＳＷ素子Ｑ１をオンすることにより、電圧変換回路１が図３に示す状態Ｄ１となる。このようにして、状態Ｄ１からＤ４までの状態遷移が繰り返される。
【００５５】
次に、上述の状態Ｄ１及びＤ２と、その前後における電圧変換回路１の動作について、より詳細に説明する。図７は、電圧変換回路１が状態Ｄ４を抜けてから状態Ｄ１，Ｄ２を経て状態Ｄ３に切り替わるまでの各部の波形を模式的に示すタイミングチャートである。図７に示す５つのタイミングチャートは、何れも同一の時間軸（ｔ）を横軸にしてあり、図の上段から順に、ＳＷ素子Ｑ１のオン期間、ＳＷ素子Ｑ１の実効的なオン期間、ＳＷ素子Ｑ１の電流、ＳＷ素子Ｑ２の電流（寄生ダイオードの電流を含む）、及びインダクタＬ２の電流を示す。縦軸のスケールは必ずしも同一ではない。特にＳＷ素子Ｑ１の電流については、出力電流Ｉｏが比較的大きい場合及び小さい場合の夫々を実線及び一点鎖線で示す。Ｉｏは電圧変換回路１の出力電流の平均値である。ΔＩは出力電流に含まれるリップル電流の振幅である。時刻ｔ１からｔ３までの時間がＳＷ素子Ｑ１のオン時間Ｔｍｉである。
【００５６】
図７の横軸に示す時刻ｔ１からｔ３までの期間が、電圧変換回路１の状態Ｄ１及びＤ２に対応し、時刻ｔ３以降の期間が状態Ｄ３及びＤ４に対応する。状態Ｄ１からＤ２，Ｄ３，Ｄ４を経て次のスイッチング周期の状態Ｄ１に至るまでの期間が、現在のスイッチング周期に相当する。時刻ｔ１より前の時刻ｔ０からｔ１までの間は、１つ前のスイッチング周期の状態Ｄ４からＤ１に至るまでの過渡的な状態を表す。この間は、制御部５がＳＷ素子Ｑ２を既にオフしていてもよいし、時刻ｔ１の直前までオンし続けていてもよい。ＳＷ素子Ｑ２がオフされている場合、上述の図６でＳＷ素子Ｑ２のソースからドレインに流れていたインダクタＬ２の電流、即ち還流電流は、ＳＷ素子Ｑ２の寄生ダイオードに流れる。インダクタＬ２の電流は、時刻ｔ０からｔ１までの間、緩やかに減少する。
【００５７】
上記の過渡的な状態におけるＳＷ素子Ｑ２の電圧の絶対値は、ＳＷ素子Ｑ２のオン電圧又は寄生ダイオードのオン電圧である。つまり、時刻ｔ０からｔ１までのＳＷ素子Ｑ２の電圧の絶対値は実質的に０Ｖとみなせるから、時刻ｔ１で制御部５がＳＷ素子Ｑ１をオンすることによって電圧変換回路１が状態Ｄ１に遷移した場合、ＳＷ素子Ｑ１及びインダクタＬ１には傾きがｄＩ／ｄｔ＝Ｖｉ／Ｌｒ１の電流が流れる。但し、Ｖｉは端子Ｈ，Ｇ間の入力電圧であり、Ｌｒ１はインダクタＬ１のインダクタンスである。
【００５８】
ＳＷ素子Ｑ２に流れていたインダクタＬ２の還流電流が、時刻ｔ１でＳＷ素子Ｑ１及びインダクタＬ１に流れ始めた上記傾きの電流に漸次置き換わることにより、ＳＷ素子Ｑ２の電流は、時刻ｔ１からｔ２までの間、直線的に減少して時刻ｔ２でゼロとなる。この結果、時刻ｔ１からｔ２までの間、インダクタＬ２の電流は、時刻ｔ０からｔ１まで流れていた電流と同等の傾きで緩やかに減少する。時刻ｔ１からｔ２までの間は、インダクタＬ２の還流電流がＳＷ素子Ｑ２からＳＷ素子Ｑ１に転流する転流期間に相当し、インダクタＬ２の電流が依然として減少し続けるため、この間の時間Ｔｉは、電圧変換回路１の降圧比を決定付けるデューティ比に寄与しない。従って、ＳＷ素子Ｑ１の実効的なオン時間は、時刻ｔ２からｔ３までの時間Ｔｏｎとなる。
【００５９】
上記の転流期間の後、時刻ｔ２からｔ３までの間、ＳＷ素子Ｑ１を介してインダクタＬ１及びキャパシタＣ１に正弦波状の共振電流が流れる。インダクタＬ１の電流、即ちＳＷ素子Ｑ１の電流は、実線で示す場合に時刻ｔ３で極小となり、一点鎖線で示す場合に時刻ｔ３より前の時刻ｔａでゼロとなる。何れの場合も時刻ｔ３でＳＷ素子Ｑ１がオフされる。ＳＷ素子Ｑ１がオンである間、インダクタＬ２にエネルギーが注入されてインダクタＬ２の電流がΔＩだけ増加する。その後、次のスイッチング周期の状態Ｄ１に至るまでの間に、インダクタＬ２の電流がΔＩだけ減少する。
【００６０】
なお、図７では、時刻ｔ３以降もＳＷ素子Ｑ１をオンし続けたと仮定した場合のＳＷ素子Ｑ１の電流を破線で示してある。この場合、ＳＷ素子Ｑ１の電流が時刻ｔ２の時と同じ電流になる時刻をｔ４とすると、時刻ｔ２からｔ４までの時間が共振周期Ｔｒに相当し、時刻ｔ２からｔ３までの時間、即ちＳＷ素子Ｑ１の実効的なオン時間Ｔｏｎが共振周期Ｔｒの３／４に相当する。共振周期Ｔｒは、以下の式（１）で表される。
【００６１】
Ｔｒ＝２π√（Ｌｒ１Ｃｒ１）・・・・・・・・・・・・・・・・・・・・・・・（１）
但し、
Ｌｒ１：インダクタＬ１のインダクタンス
Ｃｒ１：キャパシタＣ１のキャパシタンス
【００６２】
一点鎖線で示されるＳＷ素子Ｑ１の電流がゼロ以下となるのは時刻ｔａからｔｂまでの間であり、この間のどの時点でＳＷ素子Ｑ１をオフしてもＳＷ素子Ｑ１の損失は実質的にゼロとなる。よって、本実施形態では、出力電流Ｉｏの大小に関わらず、ＳＷ素子Ｑ１に流れる共振電流が極小となる時刻ｔ３でＳＷ素子Ｑ１をオフする。
【００６３】
上述したように、時刻ｔ１からｔ２までの間、ＳＷ素子Ｑ１には傾きがｄＩ／ｄｔ＝Ｖｉ／Ｌｒ１の電流が流れる。そして、時刻ｔ２におけるＳＷ素子Ｑ１の電流Ｉｔ２（一点鎖線で示される場合は「Ｉｔ２」より少ない「（Ｉｔ２）」であるが、以下では何れの場合も「Ｉｔ２」で表す）は、インダクタＬ２の電流と等しくなる。この時のインダクタＬ２の電流はＩｏ−ΔＩ／２であるから、以下の式（２）が成立する。
【００６４】
Ｉｔ２＝Ｉｏ−ΔＩ／２
＝（Ｖｉ／Ｌｒ１）Ｔｉ・・・・・・・・・・・・・・・・・・・・・・・（２）
但し、
Ｉｏ：出力電流の平均値
ΔＩ：電圧変換回路１の出力電流のリップル電流（ｐｅａｋ  ｔｏ  ｐｅａｋ）
Ｖｉ：電圧変換回路１の入力電圧
Ｌｒ１：インダクタＬ１のインダクタンス
Ｔｉ：時刻ｔ１からｔ２までの時間（転流期間の長さ）
【００６５】
一方、インダクタＬ２のインダクタンスに対して、インダクタＬ１のインダクタンスが無視できる場合、上記の共振電流の影響を無視すれば、電圧変換回路１の入出力電圧は、以下の式（３）及び式（４）で近似される関係にある。
【００６６】
Ｖｉ−Ｖｏ＝Ｌｒ２ΔＩ／Ｔｏｎ・・・・・・・・・・・・・・・・・・・・・・（３）
Ｖｏ／Ｖｉ＝Ｄ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（４）
但し、
Ｖｉ：電圧変換回路１の入力電圧
Ｖｏ：電圧変換回路１の出力電圧
Ｌｒ２：インダクタＬ２のインダクタンス
ΔＩ：電圧変換回路１の出力電流のリップル電流
Ｔｏｎ：ＳＷ素子Ｑ１の実効的なオン時間
Ｄ：ＳＷ素子Ｑ１のスイッチングの実効的なデューティ比
【００６７】
ここで、ＳＷ素子Ｑ１のスイッチング周波数ｆｓの逆数であるスイッチング周期にＤを乗じたものがＴｏｎであり、上述のとおりＴｏｎが（３／４）Ｔｒに相当するから、ｆｓは以下の式（５）で表される。更に、式（３）のＴｏｎは、ｆｓを用いて以下の式（６）で表される。
【００６８】
ｆｓ＝Ｄ／｛（３／４）Ｔｒ｝・・・・・・・・・・・・・・・・・・・・・・・（５）
Ｔｏｎ＝Ｄ（１／ｆｓ）・・・・・・・・・・・・・・・・・・・・・・・・・・（６）
但し、
ｆｓ：ＳＷ素子Ｑ１のスイッチング周波数
Ｄ：ＳＷ素子Ｑ１のスイッチングの実効的なデューティ比
Ｔｒ：共振周期
Ｔｏｎ：ＳＷ素子Ｑ１の実効的なオン時間
【００６９】
式（３）に式（４）及び式（６）夫々を適用してＶｏ及びＴｏｎを消去することにより、以下の式（７）が得られる。
【００７０】
ΔＩ＝（Ｖｉ／Ｌｒ２）（１−Ｄ）Ｄ／ｆｓ・・・・・・・・・・・・・・・・・（７）
【００７１】
次に、式（７）を式（２）に代入することにより、以下の式（８）が得られる。
【００７２】
Ｔｉ＝（Ｌｒ１／Ｖｉ）｛Ｉｏ−Ｖｉ（１−Ｄ）Ｄ／（２Ｌｒ２ｆｓ）｝・・・・（８）
【００７３】
一方、ＳＷ素子Ｑ１をオンしてからＳＷ素子Ｑ１に流れる電流が極小となるまでの時間、即ちＳＷ素子Ｑ１のオン時間Ｔｍｉは、ＴｉにＴｏｎを加算した時間であり、上述のとおりＴｏｎがＴｒの３／４に相当するから、Ｔｍｉは式（８）の右辺と（３／４）Ｔｒとを用いて以下の式（９）で表される。このように、Ｔｉが算出されていれば、ＳＷ素子Ｑ１をオンすべき時間であるオン時間Ｔｍｉを極めて容易に算出することが可能となる。
【００７４】
Ｔｍｉ＝（Ｌｒ１／Ｖｉ）｛Ｉｏ−Ｖｉ（１−Ｄ）Ｄ／（２Ｌｒ２ｆｓ）｝
＋（３／４）Ｔｒ・・・・・・・・・・・・・・・・・・・・・・・・・（９）
【００７５】
Ｖｉは電圧検出器Ｖ１で検出され、Ｉｏは電流検出器Ａ２で検出され、Ｌｒ２及びＴｒは定数であるから、実効的なデューティ比Ｄ、即ち目標のデューティ比を式（９）に代入し、式（５）で算出したｆｓを式（９）に代入することにより、オン時間Ｔｍｉが算出される。そして、ＳＷ素子Ｑ１のオフ時間Ｔｏｆｆは以下の式（１０）によって決定することができる。
【００７６】
Ｔｏｆｆ＝１／ｆｓ−Ｔｏｎ
＝１／ｆｓ−（３／４）Ｔｒ・・・・・・・・・・・・・・・・・・・（１０）
但し、
ｆｓ：ＳＷ素子Ｑ１のスイッチング周波数
Ｔｏｎ：ＳＷ素子Ｑ１の実効的なオン時間
Ｔｒ：共振周期
【００７７】
上述のとおり、ＳＷ素子Ｑ１の計算上のオン時間Ｔｍｉは式（９）によって算出されるが、インダクタＬ１、キャパシタＣ１等の回路素子の回路定数が自身の温度変化等に応じて変動するため、実際にＳＷ素子Ｑ１をオンすべきオン時間ＴａｃはＴｍｉに対してずれが生じる。図８は、共振周期の変動に応じて変化するＳＷ素子Ｑ１の電流波形の例を示すグラフである。図の横軸は時間（ｔ）を表し、単位はμｓである。また、縦軸はＳＷ素子Ｑ１の電流を表し、単位はＡである。図中に実線で示す曲線は、共振周期が式（９）に対応する理想的な周期である場合の電流波形を示している。また、破線及び一点鎖線夫々で示す曲線は、共振周期が理想的な周期に対して−２０％及び＋２０％変動した場合の電流波形を示している。
【００７８】
ＳＷ素子Ｑ１をオンした時点から共振電流が極小になるであろうと推定した時点までの計算上のオン時間Ｔｍｉだけオンした場合であっても、共振周期が理想的な周期よりも短くなればオン時間Ｔｍｉが長すぎる結果となり、共振周期が理想的な周期よりも長くなればオン時間Ｔｍｉが短すぎる結果となる。図７を用いて説明したように、共振周期が理想的な周期であり、且つＳＷ素子Ｑ１を計算上のオン時間Ｔｍｉだけオンした場合は、ＳＷ素子Ｑ１の電圧が極小又は０Ｖに近い間にＳＷ素子Ｑ１がオフするため、ＳＷ素子Ｑ１のスイッチング損失が極小となる。一方、共振周期が理想的な周期に対して変動しているにもかかわらず、ＳＷ素子Ｑ１を計算上のオン時間Ｔｍｉだけオンした場合は、ＳＷ素子Ｑ１のスイッチング損失が上記極小の値より大きくなる蓋然性が高い。換言すれば、一般的には、ＳＷ素子Ｑ１のスイッチング損失が極小となるようなオン時間の値が、計算上のオン時間Ｔｍｉとは異なる値として存在する。
【００７９】
そこで本実施形態では、ＳＷ素子Ｑ１をオンするオン時間（以下、単にオン時間という）が計算上のオン時間Ｔｍｉ（共振周期の長さに応じた第１時間に相当：以下、第１時間とも言う）である場合と、Ｔｍｉよりも所定の微小時間の整数倍だけ長い時間（以下、第２時間とも言う）である場合とで電圧変換回路１の変換効率を比較判定する。この場合、上記整数の値を正又は負の値にして絶対値を時系列的に増大させる都度、変換効率を比較判定することが好ましい。微小時間は、例えば駆動回路５５で生成されるオン信号の最小単位に等しくすればよい。判定結果により変換効率が低下することが示される場合は、上記整数の値の正負を反転させればよい。そして、判定結果により変換効率がより大きくなり、好ましくは極大となることが示されるオン時間を、実際にＳＷ素子Ｑ１をオンすべきオン時間Ｔａｃに決定する。
【００８０】
ところで、図８に一点鎖線及び破線で示されるように、共振周期が理想的な周期に対して正負両方向に同程度変動している場合、計算上のオン時間Ｔｍｉを基準にしてＳＷ素子Ｑ１のオン時間を変化させたときは、共振周期が負方向に変動している場合の方が電流の変化が大きい。即ち、ＳＷ素子Ｑ１のオン時間の変化に対して、共振周期が短い破線の場合の方が、ＳＷ素子Ｑ１のスイッチング損失の変化が大きいため、電圧変換回路１の変換効率の変化が大きくなって、オン時間を変化させるべき方向の見極めが容易となる。よって、上記整数の値は、初期値を正の値とすることが好ましい。なお、ＳＷ素子Ｑ１のオン時間を計算上のオン時間Ｔｍｉよりも長く又は短くする場合は、予め算出したオン時間の最小値及び最大値の範囲内でオン時間を変化させることが好ましい。
【００８１】
以下では、式（９）により算出されるオン時間の最小値及び最大値について説明する。オン時間Ｔｍｉを算出するための式（９）の右辺に含まれるＴｉ及びＴｒ夫々は、式（８）及び式（１）で表される。式（１）及び式（８）の右辺に含まれるＬｒ１、Ｌｒ２、Ｃｒ１、Ｖｉ及びＩｏ夫々の値が以下の式（１１）、式（１２）、式（１３）、式（１４）及び式（１５）で表される範囲内の値であるものとする。この場合、Ｔｉの最小値ＴｉMin及び最大値ＴｉMaxと、Ｔｒの最小値ＴｒMin及び最大値ＴｒMaxとは、以下の式（１６）及び式（１７）と、式（１８）及び式（１９）とで表される。
【００８２】
Ｌｒ１Min≦Ｌｒ１≦Ｌｒ１Max・・・・・・・・・・・・・・・・・・・・・（１１）
Ｌｒ２Min≦Ｌｒ２≦Ｌｒ２Max・・・・・・・・・・・・・・・・・・・・・（１２）
ＣｒMin≦Ｃｒ≦ＣｒMax・・・・・・・・・・・・・・・・・・・・・・・・（１３）
ＶｉMin≦Ｖｉ≦ＶｉMax・・・・・・・・・・・・・・・・・・・・・・・・（１４）
ＩｏMin≦Ｉｏ≦ＩｏMax・・・・・・・・・・・・・・・・・・・・・・・・（１５）
ＴｉMin＝（Ｌｒ１Min／ＶｉMax）
×｛ＩｏMin−ＶｉMax（１−Ｄ）Ｄ／（２Ｌｒ２Minｆｓ）｝・・（１６）
ＴｉMax＝（Ｌｒ１Max／ＶｉMin）
×｛ＩｏMax−ＶｉMin（１−Ｄ）Ｄ／（２Ｌｒ２Maxｆｓ）｝・・（１７）
ＴｒMin＝２π√（Ｌｒ１MinＣｒ１Max）・・・・・・・・・・・・・・・・（１８）
ＴｒMax＝２π√（Ｌｒ１MaxＣｒ１Min）・・・・・・・・・・・・・・・・（１９）
【００８３】
式（９）の右辺は、Ｔｉ＋（３／４）Ｔｒであるから、式（１１）から式（１５）までの式で表される上限の値又は下限の値を用いて式（９）によりＴｍｉを算出した場合、Ｔｍｉの値は、以下の式（２０）で表される範囲内の値となる。式（２０）は、オン時間の最小値Ｍｉｎ及び最大値Ｍａｘを用いて式（２１）のように表される。
【００８４】
ＴｉMin＋（３／４）ＴｒMin≦Ｔｍｉ≦ＴｉMax＋（３／４）ＴｒMax・・・（２０）
Ｍｉｎ≦Ｔｍｉ≦Ｍａｘ・・・・・・・・・・・・・・・・・・・・・・・・・（２１）
【００８５】
ＳＷ素子Ｑ１のオン時間を変化させる場合に、オン時間の最小値Ｍｉｎ又は最大値Ｍａｘまで変化させても変換効率の極小値が見出せないときは、想定外の要因によって共振周期が変動している可能性が大であるため、別途異常処理を行うことが好ましい。
【００８６】
次に、共振周期が理想的な周期である場合における電圧変換回路１の変換効率と出力電流との関係について説明する。図９は、電圧変換回路１について出力電流に対する変換効率の特性を例示する図表である。実際には、図９の表に対応するテーブルが、ＲＡＭ５３における第１記憶部５３１に記憶されている。このテーブルは、出力電流及び周囲温度に対する変換効率の特性を示す二次元的なものであってもよい。図９では、出力電流を１０Ａから８０Ａまで１０Ａ刻みで変化させた場合の理想的な変換効率が８０％、８５％、９０％、９５％、９０％、９０％、８５％であることが示される。
【００８７】
電圧変換回路１ではＰＦＭ制御を行うため、ＳＷ素子Ｑ１のオン時間は概ね一定であり、出力電流の大小に応じてＳＷ素子Ｑ１に流れる電流が大小に変化する。このため、出力電流が大きくなるほど、ＳＷ素子Ｑ１のオン抵抗による損失及びスイッチング損失が大きくなって変換効率が低下する傾向にある。一方、出力電流が小さくなるほど、ＳＷ素子Ｑ１以外の回路部分における損失が無視できなくなって、やはり変換効率が低下する傾向にある。よって、出力電流が適度に流れている状態で変換効率が相対的に大きくなる。
【００８８】
図９では、共振周期が理想的な周期である場合の変換効率が示されているから、ＳＷ素子Ｑ１のオン時間の変化に応じて算出した変換効率が、出力電流に応じて図９から読み出した変換効率と概ね一致する場合は、当該出力電流に応じた変換効率が概ね極大に達していると見なされる。図９に示す例では、例えば算出した変換効率と図９の表から比例配分によって読み取れる変換効率との差分が概ね２．５％以内であれば、概ね一致していると見なせる。
【００８９】
次に、出力電流及び周囲温度とＳＷ素子Ｑ１のオン時間の変動との関係について説明する。図１０は、出力電流及び周囲温度に対するＳＷ素子Ｑ１のオン時間の変動特性を示す図表である。実際には、図１０の表に対応するテーブルが、ＲＡＭ５３における第２記憶部５３２に記憶されている。図１０では、出力電流を１０Ａから８０Ａまで１０Ａ刻みで変化させ、且つ周囲温度を０℃から６０℃まで２０℃刻みで変化させた場合に、実際にＳＷ素子Ｑ１をオンすべきオン時間Ｔａｃが計算上のオン時間Ｔｍｉに対して変動する値がｎｓ単位で示されている。図中の黒い丸印は、何らかの数値が記憶されていることを示している。そのうち代表的な部分については実際の数値（＋１２、＋２、−５）が記載されている。また、φは数値が記憶されていないことを示している。
【００９０】
上述したように、基本的にはＳＷ素子Ｑ１についてオン時間Ｔａｃを算出する必要があるが、図１０に示す表にオン時間Ｔｍｉに対するオン時間Ｔａｃの差分が既に記憶されている場合は、表から比例配分によって読み取れる差分をオン時間Ｔｍｉに加算してオン時間Ｔａｃを算出することができる。一方、図１０に示す表に差分が記憶されていない場合は、通常とおりオン時間Ｔａｃを算出し、オン時間Ｔｍｉに対する差分を、その時の出力電流及び周囲温度に対応付けて図１０の表に書き込めばよい。このようにして、図１０に示す表の記憶内容を充実させることができる。なお、図１０の表の内容を一旦消去し、各出力電流及び各周囲温度についてオン時間Ｔｍｉに対するオン時間Ｔａｃの差分を記憶するキャリブレーションを行ってもよい。
【００９１】
以下では、上述した制御部５の動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ＲＯＭ５２に予め格納されている制御プログラムに従って、ＣＰＵ５１により実行される。図１１及び図１２は、ＳＷ素子Ｑ１を実際にオンすべきオン時間Ｔａｃを算出するＣＰＵ５１の処理手順を示すメインルーチンのフローチャートである。また、図１３は、１周期分変換のサブルーチンに係るＣＰＵ５１の処理手順を示すフローチャートであり、図１４は、効率算出のサブルーチンに係るＣＰＵ５１の処理手順を示すフローチャートである。図１３に示すサブルーチンでは、ＳＷ素子Ｑ１が１スイッチング周期分だけオン／オフされる。図１４に示すサブルーチンでは、電圧変換回路１の変換効率が算出される。
【００９２】
図１１に示すメインルーチンは、電圧変換装置に降圧変換させる場合に適時起動される。但し、変換効率の算出ができるだけ正確に行われるようにするために、出力電流の変動が比較的少ないときに起動されることが好ましい。図中の計時は、タイマ５４を用いて実行される。図中の記憶フラグは初期値を０としてＲＡＭ５３に記憶される。図中のｎはカウンタであり、初期値を０としてＲＡＭ５３に記憶される。図中のΔＴ及びＮは正の固定値である。なお、目標のデューティ比は、他の処理にて適時算出されている。
【００９３】
図１１のメインルーチンが起動された場合、ＣＰＵ５１は、電圧検出器Ｖ１による入力電圧の検出結果をＡ／Ｄ変換器５６で変換して取り込む（Ｓ１１：以下、Ａ／Ｄ変換器５６及び５７による変換を省略して記載する）。ＣＰＵ５１は、更に、電流検出器Ａ２による出力電流の検出結果を取り込んで後の参照のためにＲＡＭ５３に記憶し（Ｓ１２）、式（９）によってオン時間Ｔｍｉ、即ち第１時間を算出して（推定部に相当）後の参照のためにＲＡＭ５３に記憶する（Ｓ１３）。第１時間の算出では、電圧検出器Ｖ１で検出した入力電圧Ｖｉと、電流検出器Ａ２で検出した出力電流Ｉｏと、目標のデューティ比（Ｄ）と、式（５）によって算出したスイッチング周波数ｆｓと、式（１）によって算出した共振周期Ｔｒと、その他の既知の定数とが用いられる。
【００９４】
次いで、ＣＰＵ５１は、温度センサＴｈ１による周囲温度の検出結果を取り込んで後の参照のためにＲＡＭ５３に記憶した（Ｓ１４）後、この時の出力電流及び周囲温度に対応する差分が第２記憶部５３２に記憶されている否かを判定する（Ｓ１５：記憶判定部に相当）。第２記憶部５３２に差分が記憶されている場合（Ｓ１５：ＹＥＳ）、ＣＰＵ５１は、算出した第１時間に第２記憶部５３２から読み出した差分を加算してオン時間Ｔａｃを決定し（Ｓ１６：第２のオン時間決定部に相当）、図１１の処理を終了する。
【００９５】
一方、第２記憶部５３２に差分が記憶されていない場合（Ｓ１５：ＮＯ）、ＣＰＵ５１は、後に算出するオン時間Ｔａｃに応じた差分を第２記憶部５３２に記憶すべきことを示すために記憶フラグを１にセットする（Ｓ１７）。次いで、ＣＰＵ５１は、算出した第１時間をこの時点でのオン時間Ｔａｃとし（Ｓ１８）、ＲＡＭ５３に記憶した第１時間を引数として（Ｓ１９）１周期変換に係るサブルーチンを呼び出して実行する（Ｓ２０）。ＣＰＵ５１は、更に、効率算出に係るサブルーチンを呼び出して実行し（Ｓ２１）、算出した第１の変換効率（以下、単に効率と言う）を後の参照のためにＲＡＭ５３に記憶する（Ｓ２２）。
【００９６】
図１２に移って、ＣＰＵ５１は、前回のサブルーチン呼び出し時の引数に所定の微小時間ΔＴを加算した値を新たな引数とし（Ｓ３１：特定部に相当）、引数がオン時間の最小値Ｍｉｎとオン時間の最大値Ｍａｘとの範囲内（所定の範囲内に相当）にあるか否か、即ち第２時間がＭｉｎ以上且つＭａｘ以下であるか否かを判定する（Ｓ３２）。ステップＳ３１の処理を繰り返し実行することは、引数の初期値である第１時間にΔＴを整数倍した時間を加算して第２時間を特定する処理を、整数の値を１，２，３，・・と時系列的に変化させて実行することと等価である。引数が上記範囲内にない場合（Ｓ３２：ＮＯ）、ＣＰＵ５１は、オン時間Ｔａｃの算出を打ち切って、後述するステップＳ４３に処理を移す。なお、ステップＳ３２では、引数がＭｉｎより大きく、且つＭａｘより小さいか否かを判定してもよい。
【００９７】
一方、引数が上記範囲内にある場合（Ｓ３２：ＹＥＳ）、ＣＰＵ５１は、算出した引数に基づいて１周期変換に係るサブルーチンを呼び出して実行する（Ｓ３３）。次いで、ＣＰＵ５１は、効率算出に係るサブルーチンを呼び出して実行し（Ｓ３４）、サブルーチンで算出した第２の変換効率（以下、単に効率と言う）が、ＲＡＭ５３に記憶した効率より高いか否かを判定する（Ｓ３５：効率比較部に相当）。算出した効率が記憶した効率より高い場合（Ｓ３５：ＹＥＳ）、ＣＰＵ５１は、算出した効率をＲＡＭ５３に記憶して（Ｓ３６）更新すると共に、この時点での引数をオン時間Ｔａｃとし（Ｓ３７：オン時間決定部に相当）、カウンタｎを１だけインクリメントする（Ｓ３８）。
【００９８】
その後、ＣＰＵ５１は、電流検出器Ａ２による出力電流の検出結果を取り込むか（Ｓ３９）、又はＲＡＭ５３に記憶した出力電流を読み出して取得し、取得した出力電流に対応して第１記憶部５３１に記憶されている効率を読み出す（Ｓ４０）。次いで、ＣＰＵ５１は、読み出した効率から、サブルーチンで算出した効率を減算して効率差を算出し（Ｓ４１）、算出した効率差が所定値（例えば２．５％）以上であるか否かを判定する（Ｓ４２）。効率差が所定値以上である場合（Ｓ４２：ＹＥＳ）、ＣＰＵ５１は、引数としてのオン時間に対してΔＴを更に加算するために、ステップＳ３１に処理を移す。
【００９９】
一方、効率差が所定値以上ではない場合（Ｓ４２：ＮＯ）、即ち算出した効率が理想的な効率に概ね一致した場合、ＣＰＵ５１は、記憶フラグが１にセットされているか否かを判定する（Ｓ４３）。記憶フラグが１にセットされていない場合（Ｓ４３：ＮＯ）、ＣＰＵ５１は、その時のオン時間をオン時間Ｔａｃに決定して図１２の処理を終了する。
【０１００】
一方、記憶フラグが１にセットされている場合（Ｓ４３：ＹＥＳ）、即ち、対応する差分が第２記憶部５３２に記憶されていない場合、ＣＰＵ５１は、決定したオン時間Ｔａｃから、算出した第１時間を減算して差分を算出する（Ｓ４４）。次いで、ＣＰＵ５１は、算出した差分をその時の出力電流及び周囲温度に対応付けて第２記憶部５３２に記憶し（Ｓ４５：差分記憶部に相当）、図１２の処理を終了する。この場合の出力電流は、ステップＳ３９で取得した出力電流が用いられる。また、周囲温度は、ステップＳ１４で記憶した周囲温度が用いられる。
【０１０１】
前述のステップＳ３５で、算出した効率が記憶した効率より高くない場合（Ｓ３５：ＮＯ）、ＣＰＵ５１は、微小時間ΔＴが正であるか否かを判定し（Ｓ４６）、正ではなく負である場合（Ｓ４６：ＮＯ）、ΔＴの符号を既に反転したものとしてステップＳ４３に処理を移す。これに対し、ΔＴが正である場合（Ｓ４６：ＹＥＳ）、ＣＰＵ５１は、カウンタｎがＮ（例えば３）以上であるか否かを判定する（Ｓ４７）。これは、第１時間にΔＴを時系列的に加算して第２時間を特定する処理をＮ回以上実行したか否かを判定するものである。
【０１０２】
カウンタｎがＮ以上である場合（Ｓ４７：ＹＥＳ）、ＣＰＵ５１は、効率の極大点を検出したものとして、ステップＳ４３に処理を移す。一方、カウンタｎがＮ以上ではない場合（Ｓ４７：ＮＯ）、ＣＰＵ５１は、オン時間を増大させることで効率が低下するものとして、ΔＴの符号を反転し（Ｓ４８）、第１時間を引数として（Ｓ４９）ステップＳ３１に処理を移す。これにより、オン時間を時系列的に減少させて効率の極大値を検出することができる。ステップＳ４８でΔＴの符号を反転させた後に、ステップＳ３１の処理を繰り返し実行することは、第１時間からΔＴの絶対値を整数倍した時間を減算して第２時間を特定する処理を、整数の値を１，２，３，・・と時系列的に変化させて実行することと等価である。
【０１０３】
図１３に移って、ここではＳＷ素子Ｑ１及びＱ２の名称を省略せずに記載する。１周期分変換に係るサブルーチンが呼び出された場合、ＣＰＵ５１は、低圧側スイッチング素子Ｑ２をオフした（Ｓ５１）後に、高圧側スイッチング素子Ｑ１をオンする（Ｓ５２）。これにより、電圧変換回路１が第１モードで動作し、インダクタＬ１とキャパシタＣ１とで共振が生じる。
【０１０４】
次いで、ＣＰＵ５１は、タイマ５４によりオン時間の計時を開始し（Ｓ５３）、引数として与えられた時間が経過したか否かを判定する（Ｓ５４）。時間が経過しない場合（Ｓ５４：ＮＯ）、ＣＰＵ５１は、時間が経過するまで待機する。
【０１０５】
引数の時間が経過した場合（Ｓ５４：ＹＥＳ）、ＣＰＵ５１は、高圧側スイッチング素子Ｑ１をオフして（Ｓ５５）、電圧変換回路１を第２モードで動作させる。これにより、インダクタＬ２の還流電流をキャパシタＣ１又は低圧側スイッチング素子Ｑ２に流すようにさせる。
【０１０６】
次いで、ＣＰＵ５１は、式（５）によって算出したスイッチング周波数ｆｓを式（１０）に代入してオフ時間Ｔｏｆｆを算出する（Ｓ５６）。そして、ＣＰＵ５１は、算出したオフ時間Ｔｏｆｆをカウントダウンすることにより、高圧側スイッチング素子Ｑ１のオフ時間の計時を開始する（Ｓ５７）。なお、式（５）及び（１０）を用いてオフ時間Ｔｏｆｆを算出する場合、目標のデューティ比Ｄの他に実効的なオン時間Ｔｏｎ（即ち（３／４）Ｔｒ）が既知であることが必要である。ここでは、前述のＴｉがＴｏｎと比較して十分小さいことを考慮し、引数として与えられた高圧側スイッチング素子Ｑ１のオン時間をＴｏｎに代えて式（５）及び（１０）に代入する。算出結果のオフ時間Ｔｏｆｆに多少の誤差が含まれる場合であっても、電圧変換装置全体としてのフィードバック制御により、最終的には出力電圧が目標の電圧に収束する。
【０１０７】
その後、ＣＰＵ５１は、上記オフ時間が経過したか否かを判定し（Ｓ５８）、オフ時間が経過した場合（Ｓ５８：ＹＥＳ）、呼び出されたメインルーチンにリターンする。一方、オフ時間が経過しない場合（Ｓ５８：ＮＯ）、ＣＰＵ５１は、低圧側スイッチング素子Ｑ２の電圧を検出し、検出した電圧が所定の電圧閾値より低いか否かを判定する（Ｓ５９）。
【０１０８】
検出した電圧が所定の電圧閾値より低くない場合（Ｓ５９：ＮＯ）、ＣＰＵ５１は、ステップＳ５８に処理を移す。一方、検出した電圧が所定の電圧閾値より低い場合（Ｓ５９：ＹＥＳ）、ＣＰＵ５１は、低圧側スイッチング素子Ｑ２をオンして（Ｓ６０）ステップＳ５８に処理を移す。ここでの電圧閾値は、正の値であってもよいし、ゼロ又はゼロ以下の負の値であってもよい。なお、低圧側スイッチング素子Ｑ２が単なるダイオードである場合は、ステップＳ５９及びＳ６０をスキップすればよい。
【０１０９】
図１４に移って、効率算出に係るサブルーチンが呼び出された場合、ＣＰＵ５１は、電圧検出器Ｖ１による入力電圧の検出結果を取り込み（Ｓ７１）、更に電流検出器Ａ１による入力電流の検出結果を取り込んで（Ｓ７２）入力電力を算出する（Ｓ７３）。次いで、ＣＰＵ５１は、電圧検出器Ｖ２による出力電圧の検出結果を取り込み（Ｓ７４）、更に電流検出器Ａ２による出力電流の検出結果を取り込んで（Ｓ７５）出力電力を算出する（Ｓ７６）。その後、ＣＰＵ５１は、算出した出力電力を入力電力で除算して変換効率を算出し（Ｓ７７：効率算出部に相当）、呼び出されたルーチンにリターンする。
【０１１０】
なお、上述のメインルーチンのフローチャートでは、スイッチング周期の１周期毎にオン時間に微小時間ΔＴを加算したが、複数周期にわたって同じオン時間にして平均的な効率を算出し、算出した効率と記憶した効率とをステップＳ３５で比較判定するようにしてもよい。この場合の複数周期は、例えばキャパシタＣ４２によるフィードバック系の遅れ時間を考慮して決定することが好ましい。
【０１１１】
また、ＳＷ素子Ｑ１のオン時間を計算上のオン時間Ｔｍｉとは異なる時間にするのは複数周期に１回に限定してもよい。更に、オン時間に加算する微小時間ΔＴを一定の大きさにせず、例えばΔＴの絶対値の初期値を比較的大きくしておき、時間の経過に応じてΔＴの絶対値を小さくするようにしてもよい。
【０１１２】
更に、上述のメインルーチンのフローチャートでは、初めに第１時間に対してΔＴを加算し、後に第１時間に対してΔＴを減算したが、この加算及び減算の順序を逆にしてもよい。
【０１１３】
更に、上述の１周期分変換に係るサブルーチンのフローチャートでは、ステップＳ５６でオフ時間を算出したが、オフ時間を算出せずに、引数の時間（オン時間）を目標のデューティで除算して周期を算出してもよい。この場合、算出した周期の計時をステップＳ５３の前後何れかで開始し、ステップＳ５７をスキップし、ステップＳ５８では周期が経過したか否かを判定すればよい。
【０１１４】
以上のように本実施形態によれば、電圧変換回路１にて、ＳＷ素子Ｑ１と、インダクタＬ１と、両端にキャパシタＣ１が接続されたＳＷ素子Ｑ２とがこの順序で接続されており、インダクタＬ１及びＳＷ素子Ｑ２の接続点にインダクタＬ２の一端が接続されている。制御部５がＳＷ素子Ｑ１をオン／オフすることにより、端子Ｈ，Ｇを介して電圧変換回路１に入力された電圧が降圧されて端子Ｌ，Ｇから出力される。
【０１１５】
制御部５は、インダクタＬ１及びキャパシタＣ１による共振電流の共振周期の長さに応じた第１時間だけＳＷ素子Ｑ１をオンした場合に、電圧変換回路１の第１の変換効率を算出し、次に第１時間とは異なる第２時間を特定してＳＷ素子Ｑ１を第２時間だけオンした場合に、電圧変換回路１の第２の変換効率を算出し、更に第１及び第２の変換効率を比較した結果により、変換効率が高い方の場合にＳＷ素子Ｑ１をオンした時間を、実際にＳＷ素子Ｑ１をオンすべきオン時間Ｔａｃと決定する。これにより、ＳＷ素子Ｑ１を計算上のオン時間Ｔｍｉだけオンした場合と比較して、電圧変換回路１の実際の変換効率が高くなる。従って、ＬＣ共振を用いて所謂ソフトスイッチングを行う場合、共振周期が変動した場合であっても変換効率の悪化を防止することが可能となる。
【０１１６】
また、本実施形態によれば、先に第１時間より長い第２時間を特定すると共に、電圧変換回路１の第２の変換効率を算出する。このように第２時間を第１時間より長くして算出した第２の変換効率と、上述の第１の変換効率とを比較した結果、第２の変換効率の方が低い場合は、次に第１時間より短い第２時間を特定する。これにより、次に算出される第２の変換効率の方が第１の変換効率より高くなる蓋然性が高まる。
【０１１７】
更に、本実施形態によれば、第１時間とは異なる第２時間を時系列的に変化させ、その都度、電圧変換回路１の第２の変換効率を算出する。このように時系列的に異なる第２時間に応じて算出した第２の変換効率と、上述の第１の変換効率とを比較した結果により、変換効率が最も高い場合にＳＷ素子Ｑ１をオンした時間を、実際にＳＷ素子Ｑ１をオンすべきオン時間Ｔａｃと決定する。これにより、電圧変換回路１の実際の変換効率が最も高くなるオン時間を探索することが可能となる。
【０１１８】
更に、本実施形態によれば、電圧変換回路１について予め算出された理想的な変換効率が、算出条件としての出力電流に対応付けて第１記憶部５３１に記憶されている。電圧変換の実行に際し、第２時間を順次特定し、特定した第２時間だけＳＷ素子Ｑ１をオンした場合に第２の変換効率を算出する。ここで算出した第２の変換効率が、検出した出力電流に基づいて第１記憶部５３１から読み出した変換効率よりも所定値以上低い場合は、第２時間を更に変化させる。これにより、電圧変換回路１の計測された変換効率と理想的な変換効率との差分が所定値より小さくなるまで、好適なオン時間の探索を継続することが可能となる。そして、算出した第２の変換効率が第１記憶部５３１から読み出した変換効率よりも所定値以上低くない場合は、変換効率の極大値を検出する前に、好適なオン時間Ｔａｃを決定することが可能となる。
【０１１９】
更に、本実施形態によれば、所定の微小時間ΔＴを整数倍した時間を第１時間に対して加算又は減算して第２時間を特定するため、第１時間を中心にして第２時間をきめ細かく調整することが可能となる。
【０１２０】
更に、本実施形態によれば、第１時間とは異ならせて特定する第２時間が、予め設定したオン時間の最小値Ｍｉｎとオン時間の最大値Ｍａｘとの範囲内に収まるようにする。これにより、想定される変動要因とは異なる要因によって共振周期が変動する場合に、オン時間Ｔａｃが不適切に決定されるのを防止することが可能となる。
【０１２１】
更に、本実施形態によれば、電圧変換の実行に際し、検出した出力電流及び周囲温度に対応する変換効率の差分が第２記憶部５３２に記憶されている場合は、第２記憶部５３２から読み出した差分を第１時間に加算してオン時間Ｔａｃを決定する。一方、変換効率の差分が第２記憶部５３２に記憶されていない場合は、第２時間及び変換効率夫々を逐次特定及び算出し、オン時間Ｔａｃを決定したときに、決定したオン時間Ｔａｃから第１時間を減算した差分を、検出した出力電流及び周囲温度に対応付けて第２記憶部５３２に記憶する。これにより、出力電流及び周囲温度に応じて過去に決定したオン時間Ｔａｃが第２記憶部５３２に記憶されている場合は、第２時間及び変換効率の算出を不要とすることが可能となる。更に、時間の経過と共に第２記憶部５３２の記憶内容を充実させることが可能となる。
【０１２２】
更に、本実施態様によれば、ＳＷ素子Ｑ１をオンした時点から共振電流が極小になるであろうと推定した時点までの時間を第１時間とするため、共振周期が理想的な周期である場合を中心にして、変換効率がより高くなるオン時間Ｔａｃを探索することが可能となる。
【０１２３】
更に、本実施形態によれば、ＳＷ素子Ｑ１をオンしてからＳＷ素子Ｑ１に流れる共振電流が極小となるまでの時間Ｔｍｉを式（９）に基づいて推定することが可能となる。
【符号の説明】
【０１２４】
１  電圧変換回路
４１、４２  キャパシタ
５  制御部
５１  ＣＰＵ
５２  ＲＯＭ
５３  ＲＡＭ
５３１  第１記憶部
５３２  第２記憶部
５４  タイマ
５５  駆動回路
５６、５７  Ａ／Ｄ変換器
Ｑ１  高圧側スイッチング素子（ＳＷ素子）
Ｑ２  低圧側スイッチング素子（ＳＷ素子）
Ｑ３  ＳＷ素子
Ｌ１  第１インダクタ（インダクタ）
Ｌ２  第２インダクタ（インダクタ）
Ｃ１  キャパシタ
Ｖ１、Ｖ２  電圧検出器
Ａ１、Ａ２  電流検出器
Ｔｈ１  温度センサ
Ｈ、Ｌ、Ｇ  端子
【図１】
2018129993.tif 000003
【図２】
2018129993.tif 000004
【図３】
2018129993.tif 000005
【図４】
2018129993.tif 000006
【図５】
2018129993.tif 000007
【図６】
2018129993.tif 000008
【図７】
2018129993.tif 000009
【図８】
2018129993.tif 000010
【図９】
2018129993.tif 000011
【図１０】
2018129993.tif 000012
【図１１】
2018129993.tif 000013
【図１２】
2018129993.tif 000014
【図１３】
2018129993.tif 000015
【図１４】
2018129993.tif 000016