(57)【要約】      （修正有）【課題】従来の加速度計によって問題が生じる負のばね定数の問題を回避し得る加速度計閉ループ制御システムを提供する。【解決手段】調節可能マーク／スペース比を伴う同相及び逆位相ＰＷＭ駆動信号を発生させるために配列されるＰＷＭ発生器２４であって、駆動信号は、それぞれ、第１及び第２の電極に印加されることにより、第１及び第２の電極が交互に充電され、ＰＷＭ発生器と、ゼロ位置からのプルーフマス４の変位を表す加速度計からのピックオフ信号を検出、エラー信号を提供し、加速度が印加されないと、ゼロ位置は固定電極に対してプルーフマスの位置にあり、出力信号検出器と、機械的慣性力がゼロ位置でプルーフマスの動作点を維持するために、エラー信号に応答してマーク／スペース比を変動させるために閉ループ内で動作するＰＷＭサーボと、エラー信号に応答して、ＰＷＭ駆動信号４０ａ，４０ｂ間の振幅差を変動させる差動電圧サーボとを備える。【選択図】図２
2018077221.tif 000002
【特許請求の範囲】
【請求項１】
加速度計閉ループ制御システムであって、
第１及び第２の固定キャパシタ電極に対して移動可能であるプルーフマスを備える静電容量型加速度計と、
駆動周波数及び調節可能マーク／スペース比を伴う同相及び逆位相ＰＷＭ駆動信号を発生させるために配列されるパルス幅変調（ＰＷＭ）発生器であって、前記同相及び逆位相ＰＷＭ駆動信号が、それぞれ、前記第１及び第２の固定キャパシタ電極に印加されることにより、前記第１及び第２の固定キャパシタ電極が交互に充電される、前記パルス幅変調（ＰＷＭ）発生器と、
ゼロ位置からの前記プルーフマスの変位を表す、前記加速度計からのピックオフ信号を検出し、エラー信号を提供するために配列される出力信号検出器であって、加速度が印加されないと、前記ゼロ位置は、前記第１及び第２の固定キャパシタ電極に対して前記プルーフマスの位置にある、前記出力信号検出器と、
機械的慣性力が前記ゼロ位置で前記プルーフマスの動作点を維持するために静電気力によって均衡が保たれるように、前記エラー信号に応答して前記同相及び逆位相ＰＷＭ駆動信号の前記調節可能マーク／スペース比を変動させるために配列される閉ループ内で動作するＰＷＭサーボと、
前記エラー信号に応答して、前記同相と逆位相ＰＷＭ駆動信号との間の振幅差を変動させるために配列される差動電圧サーボと、
を備える、加速度計閉ループ制御システム。
【請求項２】
前記差動電圧サーボは、第１及び第２のデジタル制御ワードを生成するために配列されるマイクロコントローラを備え、
前記第１のデジタル制御ワードは、第１の基準入力で前記同相ＰＷＭ駆動信号を受信し、スケーリングされた同相ＰＷＭ駆動信号を出力するために配列される、第１のデジタル／アナログ変換器に入力され、
前記第２のデジタル制御ワードは、第２の基準入力で前記逆位相ＰＷＭ駆動信号を受信し、スケーリングされた逆位相ＰＷＭ駆動信号を出力するために配列される、第２のデジタル／アナログ変換器に入力される、請求項１に記載の加速度計閉ループ制御システム。
【請求項３】
前記出力信号検出器は、前記プルーフマスに接続される入力及び出力を有する電荷増幅器を備え、前記出力において、前記プルーフマスと前記第１及び第２のキャパシタ電極のどちらかとの間の静電容量に比例する電圧を生成するために配列される前記電荷増幅器は、ある所与の時間で充電される、請求項１または２に記載の加速度計閉ループ制御システム。
【請求項４】
前記出力信号検出器は、前記電荷増幅器の前記出力に接続される入力を有する復調器をさらに備え、前記復調器は、
第１のサンプルを生成するように前記同相ＰＷＭ駆動信号が高い間に、前記電荷増幅器の前記出力をサンプリングし、
第２のサンプルを生成するように前記逆位相ＰＷＭ駆動信号が高い間に、前記電荷増幅器の前記出力をサンプリングし、
前記第１のサンプルと前記第２のサンプルとの間の差を計算し、
前記エラー信号を生成し、前記エラー信号が前記差に依存するように配列される、請求項３に記載の加速度計閉ループ制御システム。
【請求項５】
前記ＰＷＭサーボは、前記エラー信号の積分に応答して、前記調節可能マーク／スペース比を変動させるために配列される積分ループフィルタを備える、請求項１から４のいずれか一項に記載の加速度計閉ループ制御システム。
【請求項６】
前記差動電圧サーボは、前記エラー信号に比例する、前記同相と逆位相ＰＷＭ駆動信号との間の前記振幅差を変動させるために配列される、請求項１から５のいずれか一項に記載の加速度計閉ループ制御システム。
【請求項７】
前記復調器は、さらに、同期信号を受信するために配列され、前記復調器は、前記同期信号を使用し、既定の周波数で前記エラー信号を生成する、請求項４、５、または６に記載の加速度計閉ループ制御システム。
【請求項８】
前記既定の周波数は、前記駆動周波数である、請求項７に記載の加速度計閉ループ制御システム。
【請求項９】
前記エラー信号はデジタルである、請求項１から８のいずれか一項に記載の加速度計閉ループ制御システム。
【請求項１０】
第１及び第２の固定キャパシタ電極に対して移動可能であるプルーフマスを含む、静電容量型加速度計を制御する閉ループ方法であって、
同相及び逆位相パルス幅変調（ＰＷＭ）駆動信号を、調節可能マーク／スペース比で前記第１及び第２の固定キャパシタ電極に印加することと、
ゼロ位置からの前記プルーフマスの変位を表す、前記加速度計からのピックオフ信号を検出し、エラー信号を提供することであって、加速度が印加されないと、前記ゼロ位置は、前記第１及び第２の固定キャパシタ電極に対して前記プルーフマスの位置にある、前記提供することと、
機械的慣性力が前記ゼロ位置で前記プルーフマスの動作点を維持するために静電気力によって均衡が保たれるように、前記エラー信号に応答して前記同相及び逆位相ＰＷＭ駆動信号の前記調節可能マーク／スペース比を変動させることによって閉ループ内で動作することと、
前記同相と逆位相ＰＷＭ駆動信号との間の差動電圧を変動させるように、前記エラー信号を使用することと、を含む閉ループ方法。
【請求項１１】
第１及び第２のデジタル制御ワードを生成することと、
前記第１のデジタル制御ワード及び前記同相ＰＷＭ駆動信号を使用し、スケーリングされた同相ＰＷＭ駆動信号を生成することと、
前記第２のデジタル制御ワード及び前記逆位相ＰＷＭ駆動信号を使用し、スケーリングされた逆位相ＰＷＭ駆動信号を生成することと、をさらに含む、請求項１０に記載の閉ループ方法。
【請求項１２】
前記プルーフマスと前記第１及び第２のキャパシタ電極のどちらかとの間の静電容量に比例する電圧を生成することは、ある所与の時間で充電されることをさらに含む、請求項１０または１１に記載の閉ループ方法。
【請求項１３】
第１のサンプルを生成するように、前記同相ＰＷＭ駆動信号が高い間に、前記静電容量に比例する前記電圧をサンプリングすることと、
第２のサンプルを生成するように、前記逆位相ＰＷＭ駆動信号が高い間に、前記静電容量に比例する電圧をサンプリングすることと、
前記第１のサンプルと前記第２のサンプルとの間の差を計算することと、
前記エラー信号を生成することであって、前記エラー信号が前記差に依存する、前記生成することと、をさらに含む、請求項１２に記載の閉ループ方法。
【請求項１４】
同期信号を使用し、既定の周波数で前記エラー信号を生成することをさらに含む、請求項１３に記載の閉ループ方法。
【請求項１５】
前記エラー信号は、デジタルである、請求項１０から１４のいずれか一項に記載の閉ループ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、加速度計に関し、特に、閉ループ内で動作する静電容量型加速度計に関する。
【背景技術】
【０００２】
静電容量型加速度計は、典型的には、微小電気機械システム（ＭＥＭＳ）デバイスとして、シリコンから製造される。この小型デバイスは、典型的には、柔軟性のある支持脚を使用して、支持物または「基板」に対して移動可能に搭載され、デバイスの内側で捕捉されたガス状媒質が印加された加速度に応答して検知方向に移動するときプルーフマスに対して減衰をもたらすように密閉される、プルーフマスを備える。静電容量型加速度計内では、典型的には、一式の固定電極及びプルーフマスに取り付けられる一式の移動可能電極が提供され、電極間の差分静電容量がプルーフマスの偏位を検出するように測定される。ＭＥＭＳデバイスの共振周波数は、プルーフマスの質量及び柔軟性のある支持脚の正のばね定数によって定義される。
【０００３】
そのような静電容量型加速度計は、「負のばね定数」の問題が生じる可能性があり、プルーフマスの変位が増加するにつれて、プルーフマスと電極との間の静電引力は増加する。すなわち、静電引力は、柔軟性のある支持脚によってもたらされるもののような従来の「正のばね」の反対方向に動作して影響を及ぼす「負のばね」を生じさせる。これは、クーロンの法則によって発生する。プルーフマスがゼロ位置から変位するにつれて、その変位を受けて、プルーフマスとプルーフマスにより近い電極との間の引力が増加する一方、プルーフマスと他の電極との間の引力が減少する。そのような状況は、プルーフマスのわずかな変位が加速度からの力と同じ方向に作用する静電引力をもたらし、閉ループ動作下でプルーフマスをゼロ位置に戻すことがより困難である状態にし得るために、明らかに不安定である。
【０００４】
米国特許第５１４２９２１号では、閉ループ下で静電容量型加速度計を動作させるための「一定の電荷力」方式の使用が説明されています。この場合、各電極に印加された「高張力」（ＨＴ）電圧（すなわち、電極に印加される復旧電圧のピーク振幅）は、静電引力が位置とは無関係であるようにプルーフマスがゼロ位置から移動するように差動的に変化し、負の静電気ばね定数をゼロにする。米国特許第５１４２９２１号は、時分割アプローチを使用し、固定電流は、電極まで固定電荷を提供するように特定時間中に印加され、プルーフマスの片側の電極とプルーフマスの反対側の電極との間を交互に行き来する。これは、ゼロ位置からオフセットされるプルーフマスを示す差動ピーク電圧を生じさせる。したがって、この差動電圧信号が、積分ループフィルタでパルス幅変調（ＰＷＭ）発生器を駆動させ、プルーフマスをゼロ位置に戻すために使用され、ＰＷＭ駆動信号の一定ではないマーク／スペース比（すなわち、５０：５０ではない）が、加速慣性力をオフセットする。
【０００５】
しかしながら、そのような従来のアプローチは、典型的には、特定の周波数範囲内のみに好適な開ループゲインを提供し、その範囲外では、加速度計は、応力下にあるときバイアスシフトの問題が生じる。ＰＷＭ駆動信号は、典型的には、ＭＥＭＳデバイスの共振周波数よりもかなり大きい周波数であることを認識されるであろう。単なる非限定的実施例として、４８ｋＨｚのＰＷＭ駆動信号は、３ｋＨｚの共振周波数を伴うＭＥＭＳデバイスに印加されてもよい。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第５１４２９２１号明細書
【発明の概要】
【課題を解決するための手段】
【０００７】
本開示の第１の側面によると、
第１及び第２の固定キャパシタ電極に対して移動可能であるプルーフマスを備える静電容量型加速度計と、
駆動周波数及び調節可能マーク／スペース比を伴う同相及び逆位相ＰＷＭ駆動信号を発生させるために配列されるパルス幅変調（ＰＷＭ）発生器であって、当該同相及び逆位相ＰＷＭ駆動信号が、それぞれ、当該第１及び第２の固定キャパシタ電極に印加されることにより、当該第１及び第２の固定キャパシタ電極が交互に充電される、当該パルス幅変調（ＰＷＭ）発生器と、
ゼロ位置からの当該プルーフマスの変位を表す、当該加速度計からのピックオフ信号を検出し、エラー信号を提供するために配列される出力信号検出器であって、加速度が印加されないと、当該ゼロ位置は、当該第１及び第２の固定キャパシタ電極に対して当該プルーフマスの当該位置にある、当該出力信号検出器と、
機械的慣性力が当該ゼロ位置で当該プルーフマスの当該動作点を維持するために静電気力によって均衡が保たれるように、当該エラー信号に応答して当該同相及び逆位相ＰＷＭ駆動信号の当該調節可能マーク／スペース比を変動させるために配列される閉ループ内で動作するＰＷＭサーボと、
当該エラー信号に応答して、当該同相と逆位相ＰＷＭ駆動信号との間の振幅差を変動させるために配列される差動電圧サーボと、
を備える、加速度計閉ループ制御システムが提供される。
【０００８】
このように、本開示にしたがって、閉ループ内で動作する静電容量型加速度計は、従来の加速度計によって問題が生じる負のばね定数の問題を回避し得る。エラー信号に応答して、２つのキャパシタ電極に印加される差動電圧を変動させることによって、静電力は、印加加速度に起因するプルーフマスのいずれかの変位にかかわらず、実質的に一定に保たれることができる。これは、加速度計上の負のばね定数の影響を完全に取り除かなくても、実質的に減少させることができる。
【０００９】
本開示による加速度計がより高い開ループゲインを伴う低共振周波数ＭＥＭＳデバイスの使用を可能にし、ＭＥＭＳデバイスの機械的応力によってもたらされるバイアス効果の影響を減少させ得ることを、本出願者は、認識している。例えば、３．５ｋＨｚのＭＥＭＳは、２０ｎｍ／ｇの変位を受ける場合がある一方、１ｋＨｚのＭＥＭＳは、２００ｎｍ／ｇの変位を受ける場合があり、それにより、１ｎｍの応力誤差が、３．５ｋＨｚのＭＥＭＳと比較すると、１ｋＨｚのＭＥＭＳのバイアスオフセットよりも１０倍小さい影響をもたらし、デバイスの感度を増加させる。従来の加速度計では、「ｇレンジ」（すなわち、デバイスが測定されることができる加速度範囲）は、ＭＥＭＳデバイスの共振周波数に直接に関連する。しかしながら、本開示による加速度計のｇレンジは、ＭＥＭＳの共振周波数から別にされ、高いｇ範囲を維持しながら、より低い共振周波数の使用を便利になるように可能にする。
【００１０】
いくつかの好ましい実施例では、当該差動電圧サーボは、第１及び第２のデジタル制御ワードを生成するために配列されるマイクロコントローラを備え、
当該第１のデジタル制御ワードは、第１の基準入力で当該同相ＰＷＭ信号を受信し、スケーリングされた同相ＰＷＭ信号を出力するために配列される、第１のデジタル／アナログ変換器に入力され、
当該第２のデジタル制御ワードは、第２の基準入力で当該逆位相ＰＷＭ信号を受信し、スケーリングされた逆位相ＰＷＭ信号を出力するために配列される、第２のデジタル／アナログ変換器に入力される。そのような実施例では、これらのデジタル制御ワードは、第１及び第２のキャパシタ電極に印加されるアナログ出力電圧をスケーリングするために、適切なデジタル／アナログ変換器によって変換される。
【００１１】
いくつかの実施形態では、当該出力信号検出器は、当該プルーフマスに接続される入力及び出力を有する電荷増幅器を備え、当該出力おいて、当該プルーフマスと当該第１及び第２のキャパシタ電極のどちらかとの間の当該静電容量に比例する電圧を生成するために配列される当該電荷増幅器は、ある所与の時間で充電される。そのような電荷増幅器は、その入力に印加された電流を積分するように作動し、積算電流（すなわち、一定期間にわたって蓄積された電荷）に比例する出力電圧を生成する。電荷の蓄積は、プルーフマスと電流が充電されたキャパシタ電極との間の静電容量に比例するであろうがために、電荷増幅器の出力において生成される電圧は、プルーフマスの変位の評価基準になる。
【００１２】
そのような実施例の好ましいセットでは、当該出力信号検出器は、当該電荷増幅器の当該出力に接続される入力を有する復調器をさらに備え、当該復調器は、
第１のサンプルを生成するように当該同相ＰＷＭ信号が高い間に、当該電荷増幅器の当該出力をサンプリングし、
第２のサンプルを生成するように当該逆位相ＰＷＭ信号が高い間に、当該電荷増幅器の当該出力をサンプリングし、
当該第１のサンプリングと第２のサンプリングとの間の差を計算し、
当該エラー信号を生成し、当該エラー信号が当該差に依存して配列される。このように、そのような実施例によると、復調器は、プルーフマスとそれぞれのキャパシタ電極との間の静電容量の測定値を取得する一方、その間に形成されるキャパシタは、「アクティブ」になる、すなわち、該当のキャパシタ電極は、その時点で、高ＰＷＭ信号を受信する一方、他のキャパシタ電極は、ＰＷＭ低信号（典型的には、０Ｖ）を受信することを認識されるであろう。
【００１３】
いくつかのそのような実施例では、当該ＰＷＭサーボは、当該エラー信号の積分に応答して、当該調節可能マーク／スペース比を変動させるために配列される積分ループフィルタを備える。このように、そのような実施例によると、エラー信号が、プルーフマスをゼロ位置に戻すために、積分ループフィルタでＰＷＭ発生器を駆動させるために使用され、ＰＷＭ駆動信号のマーク／スペース比が、いずれかの印可された加速慣性力をオフセットする。積分ループフィルタは、大きいＤＣゲイン処理を提供し、ひいては、ＰＷＭサーボは、比較的安定した加速度に応答する。本デバイスの形状及びＨＴ電圧の知識を基に、復調器出力信号とプルーフマス変位との間の線形関係は、いくつかの特定のデバイスのために取得されてもよい。そのような実施例によると、積分制御がＰＷＭを設定し慣性力をゼロにするために使用される間に、これは、ループ安定性を最適化するために、比例、積分、微分（ＰＩＤ）制御に拡張されてもよい。
【００１４】
潜在的に重複する実施例のセットでは、当該差動電圧サーボは、当該エラー信号に比例する、当該同相と逆位相ＰＷＭ駆動信号との間の当該振幅差を変動させるために配列される。そのような実施例によると、比例サーボは、第１及び第２の固定キャパシタ電極のそれぞれを差動的に印加されたＨＴ電圧を変動させることを認識されるであろう。積分制御と対照的に、そのような実施例に提供された比例制御は、差動電圧サーボが衝撃及び振動等の短期間の加速度に応答することを可能にする。単なる非限定的実施例として、これは、そのような比例サーボの出力によって制御されるＳｉｌｉｃｏｎ  Ｓｅｎｓｉｎｇ  Ｓｙｓｔｅｍｓ  Ｌｔｄ．から入手可能である「Ｖｅｓｔａ」特定用途集積回路（ＡＳＩＣ）製品等の加速度計の出力において、デジタル／アナログ変換器（ＤＡＣ）を使用して、達成され得る。したがって、これは、既存の加速度計と互換性があり得る近似一定電荷力スキームである。
【００１５】
ＰＷＭサーボが積分制御を提供し差動電圧サーボが比例制御を提供する実施例のセットでは、その両方は、プルーフマスを移動させる加速度に必然的に応答することが認識されるであろう。しかしながら、低周波数の加速度下では、ＰＷＭサーボが、積分項に起因して優位である。
【００１６】
いくつかのそのような実施例では、復調器は、さらに、同期信号を受信するために配列され、当該復調器は、同期信号を使用し、既定の周波数でエラー信号を生成する。好ましい実施例では、既定の周波数は、駆動周波数である。そのような実施例では、復調器は、駆動周波数のサイクル毎に少なくとも１回でプルーフマスから得られた第１のサンプルと第２のサンプルとの間の差を判定し、キャパシタ電圧へのＰＷＭ駆動信号の次の印加に間に合うように、エラー信号を生成する。
【００１７】
エラー信号がアナログ信号であり得る一方、好ましい実施例では、エラー信号は、デジタルである。これは、例えば、第１及び第２のキャパシタ電極に印加される電圧をスケーリングするように、エラー信号がデジタル／アナログ変換器に直接入力されることを可能にする。
【００１８】
本開示の第２の側面によると、第１及び第２の固定キャパシタ電極に対して移動可能であるプルーフマスを含む、静電容量型加速度計を制御する閉ループ方法が提供され、本方法は、
同相及び逆位相パルス幅変調（ＰＷＭ）駆動信号を、調節可能マーク／スペース比で当該第１及び第２の固定キャパシタ電極印加することと、
ゼロ位置からの当該プルーフマスの変位を表す、当該加速度計からのピックオフ信号を検出し、エラー信号を提供することであって、加速度が印加されないと、当該ゼロ位置は、当該第１及び第２の固定キャパシタ電極に対して当該プルーフマスの当該位置にある、当該提供することと、
機械的慣性力が当該ゼロ位置で当該プルーフマスの当該動作点を維持するために静電気力によって均衡が保たれるように、当該エラー信号に応答して当該同相及び逆位相ＰＷＭ駆動信号の当該調節可能マーク／スペース比を変動させることによって閉ループ内で動作することと、
当該同相と逆位相ＰＷＭ駆動信号との間の差動電圧を変動させるように、当該エラー信号を使用することと、を含む。
【００１９】
第１の側面に関して上記に説明された好ましい及び随意の特徴は、第２の側面に同様に適用される。
【００２０】
本開示のある実施例が、ここで、添付の図面を参照して、単なる一例として、説明されるであろう。
【図面の簡単な説明】
【００２１】
【図１Ａ】従来の閉ループ静電容量型加速度計の動作を例証する。
【図１Ｂ】従来の閉ループ静電容量型加速度計の動作を例証する。
【図２】本開示による、閉ループ加速度計制御システムを示す。
【図３】プルーフマスが中心にあり加速度が印加されないときの、図２の加速度計制御システムの典型的な信号を示す。
【図４】プルーフマスが一方のキャパシタ電極に向かってオフセットされ加速度が印加されないときの、図２の加速度計制御システムの典型的な信号を示す。
【図５】プルーフマスが他方のキャパシタ電極に向かってオフセットされ加速度が印加されないときの、図２の加速度計制御システムの典型的な信号を示す。
【図６】加速度が印加されたときの、図２の加速度計制御システムの典型的な信号を示す。
【発明を実施するための形態】
【００２２】
図１Ａ及び図１Ｂは、従来の閉ループ静電容量型加速度計２の動作を例証する。加速度計２は、移動可能プルーフマス４及び１対の固定キャパシタ電極６ａ、６ｂを備える。２つの固定キャパシタ電極６ａ、６ｂは、互いに平行に配列され、プルーフマス４のいずれかの側に位置する。この加速度計２は、検知方向８の線形加速度を判定するために配列され、印加加速度に応答して、検知方向８に沿って移動する自由度がある。図１Ａは、加速度計２は、検知方向８のいかなる加速度（例えば、加速度計２が静止している、または一定速さである）を感知しない場合を例証し、この場合、プルーフマス４は、「ゼロ位置」のままである（すなわち、２つの固定キャパシタ電極６ａ、６ｂから等距離にある）。
【００２３】
図１Ｂは、加速度計２が検知方向８で加速度を受ける場合を例証する。図から分かり得るように、プルーフマス４は、間隔が等しくないように、第１の固定キャパシタ電極６ａにより近方に及び第２の固定キャパシタ電極６ｂからより遠方に移動する。通常動作中、パルス幅変調（ＰＷＭ）信号は、２つの固定キャパシタ電極６ａ、６ｂに印加される。一方のキャパシタ電極６ａに印加されたＰＷＭ駆動信号は、他方のキャパシタ電極６ｂに印加されたＰＷＭ駆動信号を伴う逆位相であり、それにより、ある所与の時間中、固定キャパシタ電極６ａ、６ｂの一方は、それに印加される「高」ＰＷＭ電圧を有する一方、他方は、それに印加される「低」ＰＷＭ電圧（例えば、０Ｖ）を有する。
【００２４】
そのような従来の加速度計２では、これらのＰＷＭ駆動信号は、固定キャパシタ電極６ａ、６ｂに駆動される電圧を表す。「一定充電」方式の下、これらのＰＷＭ駆動信号は、既知の幅及び高さを有し、既知の電流は、一定の時間中に印加され、それにより、既知の電荷は、固定キャパシタ電極６ａ、６ｂに印加される。キャパシタの静電容量は、２つのプレート間の電圧で除算される蓄積電荷に等しく、その電荷は、ＰＷＭ駆動信号の特性から分かり、したがって、静電容量は、プルーフマス４の電圧を測定することによって決定されることができる。代替として、「一定電圧」方式の下、既知電圧は、固定キャパシタ電極６ａ、６ｂに印加され、その静電容量は、代わりに、プルーフマス４の電荷を測定することによって（典型的には、トランスインピーダンスまたは「電荷」増幅器を使用することによって）、決定されることができる。静電容量は、プレートの表面積に正比例し、そのプレート間に距離に反比例し、表面積は、一定のままであり、その決定された静電容量は、キャパシタプレート間の距離（すなわち、プルーフマス４と所与のわずかな時間で高ＰＷＭ信号を受信する固定キャパシタ電極６ａ、６ｂとの間の距離）の直接的尺度である。
【００２５】
図２は、本開示による、閉ループ加速度計制御システム１０を示す。閉ループ加速度計制御システム１０は、図１Ａ及び１Ｂを参照して、これまでに説明されたような移動可能プルーフマス４及び固定キャパシタ電極６ａ、６ｂを備える微小電気機械システム（ＭＥＭＳ）加速度計２の動作を制御するために使用される。制御システム１０は、電荷増幅器１２、復調器１４、マークスペース比サーボ１６、高張力サーボ１８、及び１対のデジタル／アナログ変換器（ＤＡＣ）２０ａ、２０ｂを備える。
【００２６】
マークスペース比サーボ１６は、ＰＷＭループフィルタ２２及びＰＷＭ発生器２４を備える。高張力サーボ１８は、高張力ループフィルタ２６及びインバータ２８を備える。これらの２つのサーボ１６、１８の動作は、以下により詳細に説明されるであろう。
【００２７】
電荷増幅器１２は、その入力がプルーフマス４に接続される一方、その出力が復調器１４の入力に接続されるように配列される。当業者によって認識されるであろうように、電荷増幅器が、その出力において、その入力における電流の積分に比例する電圧を生成する、すなわち、その出力における電圧４２は、その入力における電荷に比例する。加速下では、電荷増幅器１２の出力で生成された電圧４２は、固定高ＰＷＭ駆動信号３０ａ、３０ｂの各周期の２つの異なる値をとるであろう。ここで、一方の電圧値は、高ＰＷＭ信号が提供された第１の固定キャパシタ電極６ａに相当し、他方の値は、高ＰＷＭ信号に接続された他方の固定キャパシタ電極６ｂに相当する（これは、加速度が、周期全体を通して、一定のままであると仮定している）。電荷増幅器１２によって使用される基準電圧Ｖｒｅｆ（図２に図示なし）は、０Ｖでもよいが、図３〜６の例証を分かり易くするために、非ゼロ、正電圧になるように示される。
【００２８】
復調器１４は、ＰＷＭ駆動信号の１周期あたり、電荷増幅器１２の出力電圧４２を２回サンプリングするために配列され、同相であるとき固定高ＰＷＭ信号３０ａは高く、逆位相であるとき固定高ＰＷＭ駆動信号３０ｂは高い（これらのタイミングはまた、それぞれ、スケーリングされた高いＰＷＭ駆動信号４０ａ及び４０ｂに相当し、これらの信号４０ａ、４０ｂは、以下により詳細に説明される）。復調器１４は、これらの２つのサンプル間の差に比例し及び本実施例ではデジタル信号であるエラー信号４４を出力するために配列される。復調器１４はまた、固定高ＰＷＭ駆動信号３０ａ、３０ｂで復調器１４を同期させるために使用される基準信号３２を受信するために配列される。このエラー信号４４は、下記に説明されるようなマークスペース比サーボ１６及び高張力サーボ１８に提供される。
【００２９】
マークスペース比サーボ１６は、閉ループ加速度計に関して従来のように、加速度の印加中、移動可能プルーフマス４をゼロ位置に戻すように、固定高ＰＷＭ駆動信号３０ａ、３０ｂのマークスペース比を変動させるために、積分制御を使用するために配列される。マークスペース比サーボ１６は、復調器１４からのエラー信号４４がＰＷＭループフィルタ２２（エラー信号４４の兆候及び大きさに基づいて、ＰＷＭ発生器２４に入力される制御信号を生成する）に入力されるために配列される。ＰＷＭ発生器２４は、固定振幅を伴うＰＷＭ駆動信号３０ａ及び３０ｂを生成するために配列されるが、ＰＷＭループフィルタ２２からの制御信号を使用し、これらの信号のマークスペース比（すなわち、信号のそれぞれが各周期で高い値をとる、ある割合の時間）を変動させる。つまり、マークスペース比サーボ１６は、プルーフマス４の変位に応答して、固定高ＰＷＭ駆動信号３０ａ、３０ｂのそれぞれのデューティサイクルを変動させる。
【００３０】
対照的に、高張力サーボ１８は、固定キャパシタ電極６ａ、６ｂに印加されるＰＷＭ駆動信号４０ａ、４０ｂの振幅を変動させるために配列される。復調器１４によって生成されたエラー信号４４が、比例制御を採用し１組のＤＡＣ２０ａ、２０ｂにそれぞれ入力される１対のデジタル制御ワード３４ａ、３４ｂを生成する、高張力ループフィルタ２６に入力されるように、高張力サーボ１８は配列される。第１のデジタル制御ワード３４ａは、高張力ループフィルタ２６の出力から直接取り出される一方、第２のデジタル制御ワード３４ｂは、インバータ２８を最初に通過する。インバータ２８は、第１のデジタル制御ワード３４ａが増加する場合、第２のデジタル制御ワード３４ｂが減少し、その逆もまた同様であるという意味で、第２のデジタル制御ワード３４ｂを「反転」させるために配列される。２つのデジタル制御ワード３４ａ、３４ｂの値が復調器１４によって生成されたエラー信号４４に正比例して変動し得る一方、典型的に、それらは、プルーフマス４がゼロ位置にあるとき、標準値、高張力ループフィルタ２６によって生成された非ゼロ値から変動するであろう。
【００３１】
２つのＤＡＣ２０ａ、２０ｂは、それぞれの基準電圧入力３６ａ、３６ｂで、同相で固定高ＰＷＭ駆動信号３０ａ及び逆位相で固定高ＰＷＭ駆動信号３０ｂを受信するために配列される。ＤＡＣ２０ａ、２０ｂはまた、それぞれのデジタル入力３８ａ、３８ｂで、デジタル制御ワード３４ａ、３４ｂを受信するために配列される。２つのＤＡＣ２０ａ、２０ｂの出力は、それぞれ、固定キャパシタ電極６ａ、６ｂに接続される。ＤＡＣ２０ａ、２０ｂ（典型的には、アナログ出力の範囲をスケーリングするために使用される）の基準入力へのその接続に起因して、ＰＷＭ発生器２４によって生成されるＰＷＭ駆動信号３０ａ、３０ｂは、マークスペース比サーボ１６によって設定されたデューティサイクルにおいて、２つのＤＡＣ２０ａ、２０ｂを選択的に有効及び無効にする一方、デジタル制御ワード３４ａ、３４ｂは、固定キャパシタ電極６ａ、６ｂにそれぞれ印加されたアナログのスケーリングされたＰＷＭ駆動信号４０ａ、４０ｂを生成するために、ＤＡＣ２０ａ、２０ｂによってサンプリングされることが認識されるであろう。
【００３２】
マークスペース比サーボ１６が、ゼロ位置でプルーフマス４を維持するために、固定キャパシタ電極６ａ、６ｂに印加された駆動信号４０ａ、４０ｂのマークスペース比を変動させるために作動する一方、高張力サーボ１８は、プルーフマス４と固定キャパシタ電極６ａ、６ｂとの間の静電引力がプルーフマス４の変位にかかわらず実質的に一定のままであることを確実にするように、キャパシタ電極６ａ、６ｂに印加された２つの駆動信号４０ａ、４０ｂ間の差動電圧を変動させる。
【００３３】
したがって、本開示のシステムは、定電圧方式を使用し、定電荷方式を使用しない。しかしながら、これまでの一定電圧システムは、半サイクル毎に同じ電圧をキャパシタ電極のそれぞれに印加し及び１サイクル毎に同じ電圧を常に印加した一方、本開示の制御システム１０は、半サイクル毎にキャパシタ電極に印加された差動電圧を変動させ（すなわち、その電極は、必ずしも、同じ電圧を受信しない）、ＰＷＭの１サイクル毎にこの差動電圧を変動させる。この差動電圧は、プルーフマス４の変位に従って変動し、それにより、プルーフマス４とキャパシタ電極６ａ、６ｂのそれぞれとの間の静電力は、プルーフマス４の変位にかかわらず、実質的に一定である。静電力がプルーフマスの変位と一緒に変動しないため、ＰＷＭマーク／スペース比が印加加速度の直接的尺度を提供する間に、いかなる静電引力からの負のばねの寄与がない。
【００３４】
図３は、プルーフマス４が中心にあり加速度が印加されないときの、図２の加速度計制御システム１０の典型的な信号を示す。この場合、プルーフマス４は、ゼロ位置にあり、駆動信号４０ａ、４０ｂは、５０：５０のマークスペース比がある。プルーフマス４がゼロ位置にあるため、電荷増幅器１２によって生成される出力信号４２は、基準電圧Ｖｒｅｆのままである。
【００３５】
図４は、プルーフマス４が一方のキャパシタ電極６ａに向かってオフセットされ安定した加速度が印加されないときの、図２の加速度計制御システム１０の典型的な信号を示す。これは、加速度計がプルーフマス４をすぐに変位させ及び加速度計制御システム１０を加速度が印加されたかのような移動を無効にする様式で作動させる、突然の衝撃または振動を受けるときに発生する場合がある。この場合、電荷増幅器１２は、プルーフマス４が「上側」キャパシタ電極６ａに向けてオフセットされたことを示す方形波出力信号４２を生成する。この方形波出力信号４２は、Ｖｒｅｆ＋Ｖ１−Ｖ２によって定義され、式中、Ｖ１は、プルーフマス及び上側キャパシタ電極６ａによって形成されたキャパシタから出力された電圧から導出され、Ｖ２は、プルーフマス及び下側キャパシタ電極６ｂによって形成されたキャパシタから出力された電圧から導出され、Ｖｒｅｆは、図３を参照して、これまでに説明されたようなプルーフマス４がゼロ位置からオフセットされないときに２つのキャパシタが到達するであろう電圧に相当する（すなわち、出力信号４２の平均値はＶｒｅｆであり、信号は、値を同じ量だけ上下に変動させる）。Ｖ１及びＶ２が２つの実効キャパシタ自体からの出力電圧であってもよく、または、代わりに、その出力電圧から導出されてもよい（例えば、既知の倍率でその出力電圧に比例するもの）ことが認識されるであろう。復調器１４は、この方形波出力信号４２を受信し、正のエラー信号４４を生成する。この正のエラー信号は、制御ワード３４ａ、３４ｂを設定するために、高張力サーボ１８によって使用され、それにより、上側キャパシタ電極６ａに印加された駆動信号４０ａは、量ΔＶだけ減少し、「下側」キャパシタ電極６ｂに印加された駆動信号４０ｂは、同じ量ΔＶだけ増加さする。ΔＶの正確な選択が高張力サーボ１８によって決定されると、一定のばね定数は、プルーフマス４の変位にかかわらず、達成されることができる。
【００３６】
図５は、プルーフマス４が他方のキャパシタ電極６ｂに向かってオフセットされ安定した加速度が印加されないときの、図２の加速度計制御システム１０の典型的な信号を示す。図４を参照して説明された場合と対照的に、電荷増幅器１２は、プルーフマス４が「下側」キャパシタ電極６ｂに向けてオフセットされたことを示す方形波出力信号４２を生成する。復調器１４は、この方形波出力信号４２を受信し、負のエラー信号４４を生成する。この負のエラー信号は、制御ワード３４ａ、３４ｂを設定するために、高張力サーボ１８によって使用され、それにより、上側キャパシタ電極６ａに印加された駆動信号４０ａは、量ΔＶだけ増加し、「下側」キャパシタ電極６ｂに印加された駆動信号４０ｂは、同じ量ΔＶだけ減少する（ΔＶの値は、必ずしも、図４を参照して説明されたものと同じではないであろうことに留意されたい）。
【００３７】
図６は、加速度が印加されたときの、図２の加速度計制御システム１０の典型的な信号を示す。この場合、マークスペース比サーボ１６は、プルーフマス４の変位に対抗し及びプルーフマス４をそのゼロ位置に戻すために、プルーフマス４の変位に応答して、固定高ＰＷＭ駆動信号３０ａ、３０ｂのそれぞれのデューティサイクルのマークスペース比と、それに応じた、駆動信号４０ａ、４０ｂのそれぞれのデューティサイクルとを変動させる。最初に、電荷増幅器１２は、方形波出力信号４２を生成し、復調器１４は、この方形波出力信号４２を受信し、負のエラー信号４４を生成する。この負のエラー信号は、制御ワード３４ａ、３４ｂを設定するために、高張力サーボ１８によって使用され、それにより、上側キャパシタ電極６ａに印加された駆動信号４０ａは、量ΔＶだけ増加し、「下側」キャパシタ電極６ｂに印加された駆動信号４０ｂは、同じ量ΔＶだけ減少する（ΔＶの値は、必ずしも、図４及び図５を参照して説明されたものと同じではないであろうことに留意されたい）。
【００３８】
しかしながら、時間ｔｎｕｌｌにおいて、プルーフマス４は、依然として加速度を受けているにもかかわらず、ゼロ位置に戻される。したがって、電荷増幅器１２の出力信号４２は、一定及びこれまでに説明された基準電圧Ｖｒｅｆに等しくなり、復調器４４によって生成されたエラー信号４４は、０Ｖまで降下する。一方、制御ワード３４ａ、３４ｂは、有意な差動電圧がキャパシタ電極６ａ、６ｂに印加されないように設定される。マークスペース比は、加速度に線形であり続け、ひいては、加速度計によって受ける加速度を測定する直接的手段を提供する一方、加速度計自体はもう、負のばね方式ではなく、したがって、より高い開ループゲインを伴う低共振周波数ＭＥＭＳベースの加速度計の使用を可能にし、ＭＥＭＳベースの加速度計の機械的応力によってもたらされるバイアス効果の影響を減少させる。
【００３９】
したがって、本開示は、負のばね定数に関する問題が生じない閉ループ静電容量型加速度計の制御に関する方法の改善をもたらすことが、分かるであろう。負のばね定数の影響を取り除くことによって、ＭＥＭＳベースの静電容量型加速度計は、より低い共振周波数及びより高い開ループのスケールファクタが実装されてもよい。これは、ＭＥＭＳの機械的応力に起因するバイアス効果を軽減することに役立つことができる。上記に説明された実施例は、単なる例示にすぎず、本発明の範囲を限定していないことが、当業者によって認識されるであろう。
【符号の説明】
【００４０】
２  微小電気機械システム（ＭＥＭＳ）加速度計
４  移動可能プルーフマス
６ａ、６ｂ  固定キャパシタ電極
１０  閉ループ加速度計制御システム
１２  電荷増幅器
１４  復調器
１６  マークスペース比サーボ
１８  高張力サーボ
２０ａ、２０ｂ  デジタル／アナログ変換器（ＤＡＣ）
【図１Ａ】
2018077221.tif 000003
【図１Ｂ】
2018077221.tif 000004
【図２】
2018077221.tif 000005
【図３】
2018077221.tif 000006
【図４】
2018077221.tif 000007
【図５】
2018077221.tif 000008
【図６】
2018077221.tif 000009
【外国語明細書】
2018077221000001.pdf