(57)【要約】【課題】入力側の電源が停止した場合でも、出力信号のレベルが不定となることを防止することが可能なレベルシフタを提供する。【解決手段】電源電位と基準電位との間に第１ＰＭＯＳトランジスタと第１ＮＭＯＳトランジスタ及び第２ＰＭＯＳトランジスタと第２ＮＭＯＳトランジスタがそれぞれ反転出力ノード及び非反転出力ノードを介して直列接続され、第３及び第４ＮＭＯＳトランジスタがそれぞれ第１及び第２ＮＭＯＳトランジスタに並列接続され、第１ＰＭＯＳトランジスタのゲートと第３ＮＭＯＳトランジスタのゲートが非反転出力ノードに接続され、第２ＰＭＯＳトランジスタのゲートと第４ＮＭＯＳトランジスタのゲートが反転出力ノードに接続され、第１及び第２ＮＭＯＳトランジスタのゲートにそれぞれ入力信号の非反転信号及び反転信号を受ける。【選択図】図１
2018129727.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源ラインに供給される第１の電源電圧と第２の電源ラインに供給される第２の電源電圧との間の振幅を有する入力信号を前記第１の電源電圧と第３の電源ラインに供給される第３の電源電圧との間の振幅を有する信号に変換して出力するレベルシフタであって、
変換された信号の非反転信号が生成される非反転出力ノードと、
変換された信号の反転信号が生成される反転出力ノードと、
ゲートに前記入力信号の非反転信号を受け、ソースが前記第１の電源ラインに接続され、ドレインが前記反転出力ノードに接続された第１導電型の第１のＭＯＳトランジスタと、
ゲートに前記入力信号の反転信号を受け、ソースが前記第１の電源ラインに接続され、ドレインが前記非反転出力ノードに接続された第１導電型の第２のＭＯＳトランジスタと、
ゲートが前記非反転出力ノードに接続され、ソースが前記第３の電源ラインに接続され、ドレインが前記反転出力ノードに接続された第２導電型の第３のＭＯＳトランジスタと、
ゲートが前記反転出力ノードに接続され、ソースが前記第３の電源ラインに接続され、ドレインが前記非反転出力ノードに接続された第２導電型の第４のＭＯＳトランジスタと、
ゲートが前記非反転出力ノードに接続され、ソースが前記第１の電源ラインに接続され、ドレインが前記反転出力ノードに接続された第１導電型の第５のＭＯＳトランジスタと、
ゲートが前記反転出力ノードに接続され、ソースが前記第１の電源ラインに接続され、ドレインが前記非反転出力ノードに接続された第１導電型の第６のＭＯＳトランジスタとを備えることを特徴とするレベルシフタ。
【請求項２】
前記第３の電源ラインから前記反転出力ノードへの電流供給能力が前記第１のＭＯＳトランジスタの電流供給能力よりも低く、
前記第３の電源ラインから前記非反転出力ノードへの電流供給能力が前記第２のＭＯＳトランジスタの電流供給能力よりも低いことを特徴とする請求項１に記載のレベルシフタ。
【請求項３】
前記第３及び第４のＭＯＳトランジスタの電流供給能力がそれぞれ前記第１及び第２のＭＯＳトランジスタの電流供給能力よりも低いことを特徴とする請求項１又は２に記載のレベルシフタ。
【請求項４】
前記第３のＭＯＳトランジスタと前記反転出力ノードとの間及び前記第４のＭＯＳトランジスタと前記非反転出力ノードとの間にそれぞれ接続された第１及び第２の抵抗をさらに備えることを特徴とする請求項１又は２に記載のレベルシフタ。
【請求項５】
前記第３の電源ラインと前記第３及び第４のＭＯＳトランジスタのソースとの間に接続された定電流源をさらに備えることを特徴とする請求項１又は２に記載のレベルシフタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧を異なるレベルの電圧に変換するレベルシフタに関する。
【背景技術】
【０００２】
図４に、従来のレベルシフタ４００の回路図を示す（例えば、特許文献１参照）。
従来のレベルシフタ４００は、ＮＭＯＳトランジスタ４０１、４０２と、ＰＭＯＳトランジスタ４１１、４１２とを備えて構成され、電源ライン４１に供給される基準電圧ＶＳＳと電源ライン４２に供給される電源電圧ＶＤＤ１との間の振幅を有する入力信号ＩＮの非反転信号と反転信号をそれぞれＮＭＯＳトランジスタ４０１と４０２のゲートに受け、基準電圧ＶＳＳと電源ライン４３に供給される電源電圧ＶＤＤ２との間の振幅を有する信号に変換して出力信号ＯＵＴとして出力する。
【０００３】
このような従来のレベルシフタ４００では、入力側の電源が何らかの要因で停止した場合や電源起動時に入力側の電源電圧（電源電圧ＶＤＤ１）の立上りが遅れた場合、ＮＭＯＳトランジスタ４０１、４０２の各ゲート電圧が不定となるため、出力信号ＯＵＴが不定となり、出力信号ＯＵＴによって動作する後段の回路に貫通電流が流れる等の問題が生じる。
【０００４】
その対策として、特許文献２には、入力側の電源が供給されないときに、出力信号の論理を維持するフィードバック回路部（１７０）を追加したレベルシフタが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−０３６３９８号公報
【特許文献２】特開２０１３−１８７７１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２に示されたレベルシフタでは、出力信号の論理を維持するためのフィードバック回路部を構成するために、従来のレベルシフタ４００の素子数と比較して無視できない数の素子の追加（特許文献２の図１においては６つのＮＭＯＳトランジスタの追加）が必要となる。そのため、回路規模が大きくなり、コストが増大してしまう。
【０００７】
したがって、本発明は、回路規模の増加を抑えつつ、入力側の電源が停止したり、電源起動時に入力側の電源電圧の立ち上りが遅れた場合でも、出力信号のレベルが不定となることを防止することが可能なレベルシフタを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明のレベルシフタは、第１の電源ラインに供給される第１の電源電圧と第２の電源ラインに供給される第２の電源電圧との間の振幅を有する入力信号を前記第１の電源電圧と第３の電源ラインに供給される第３の電源電圧との間の振幅を有する信号に変換して出力するレベルシフタであって、変換された信号の非反転信号が生成される非反転出力ノードと、変換された信号の反転信号が生成される反転出力ノードと、ゲートに前記入力信号の非反転信号を受け、ソースが前記第１の電源ラインに接続され、ドレインが前記反転出力ノードに接続された第１導電型の第１のＭＯＳトランジスタと、ゲートに前記入力信号の反転信号を受け、ソースが前記第１の電源ラインに接続され、ドレインが前記非反転出力ノードに接続された第１導電型の第２のＭＯＳトランジスタと、ゲートが前記非反転出力ノードに接続され、ソースが前記第３の電源ラインに接続され、ドレインが前記反転出力ノードに接続された第２導電型の第３のＭＯＳトランジスタと、ゲートが前記反転出力ノードに接続され、ソースが前記第３の電源ラインに接続され、ドレインが前記非反転出力ノードに接続された第２導電型の第４のＭＯＳトランジスタと、ゲートが前記非反転出力ノードに接続され、ソースが前記第１の電源ラインに接続され、ドレインが前記反転出力ノードに接続された第１導電型の第５のＭＯＳトランジスタと、ゲートが前記反転出力ノードに接続され、ソースが前記第１の電源ラインに接続され、ドレインが前記非反転出力ノードに接続された第１導電型の第６のＭＯＳトランジスタとを備えることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、入力側の電源が停止した場合、あるいは電源起動時に入力側の電源電圧の立ち上りが遅れた場合、第３及び第４のＭＯＳトランジスタと第５及び第６のＭＯＳトランジスタとによりラッチ回路が構成されることとなるため、出力信号のレベルを保持する、あるいは一定のレベルに固定することが可能となる。また、従来のレベルシフタに対し、たった２つのトランジスタ（第５及び第６のＭＯＳトランジスタ）を追加して上記のように構成するだけで上述の効果を実現できるため、回路規模が極端に大きくなることはなく、コストの増大を抑えることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態のレベルシフタを説明するための回路図である。
【図２】本発明の第２の実施形態のレベルシフタを説明するための回路図である。
【図３】本発明の第３の実施形態のレベルシフタを説明するための回路図である。
【図４】従来のレベルシフタを説明するための回路図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について図面を参照して説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態のレベルシフタ１００を説明するための回路図である。
【００１２】
レベルシフタ１００は、電源ライン１１に供給される基準電圧ＶＳＳ（「第１の電源電圧」ともいう）と電源ライン１２に供給される電源電圧ＶＤＤ１（「第２の電源電圧」ともいう）との間の振幅を有する入力信号ＩＮを基準電圧ＶＳＳと電源ライン１３に供給される電源電圧ＶＤＤ２（「第３の電源電圧」ともいう）との間の振幅を有する信号に変換し、出力信号ＯＵＴとして出力するものである。
レベルシフタ１００は、ＮＭＯＳトランジスタ１０１、１０２、１０３、１０４及びＰＭＯＳトランジスタ１１１、１１２を備えて構成されている。
【００１３】
ＮＭＯＳトランジスタ１０１は、インバータ２１、２２を介して、ゲートに入力信号ＩＮの非反転信号を受け、ソースが電源ライン１１に接続され、ドレインが変換された信号の反転信号が生成される反転出力ノード／Ｎｏｕｔに接続されている。
【００１４】
ＮＭＯＳトランジスタ１０２は、インバータ２１を介して、ゲートに入力信号ＩＮの反転信号を受け、ソースが電源ライン１１に接続され、ドレインが変換された信号の非反転信号が生成される非反転出力ノードＮｏｕｔに接続されている。
【００１５】
ＰＭＯＳトランジスタ１１１は、ゲートが非反転出力ノードＮｏｕｔに接続され、ソースが電源ライン１３に接続され、ドレインが反転出力ノード／Ｎｏｕｔに接続されている。
【００１６】
ＰＭＯＳトランジスタ１１２は、ゲートが反転出力ノード／Ｎｏｕｔに接続され、ソースが電源ライン１３に接続され、ドレインが非反転出力ノードＮｏｕｔに接続されている。
【００１７】
ＮＭＯＳトランジスタ１０３は、ゲートが非反転出力ノードＮｏｕｔに接続され、ソースが電源ライン１１に接続され、ドレインが反転出力ノード／Ｎｏｕｔに接続されている。
【００１８】
ＮＭＯＳトランジスタ１０４は、ゲートが反転出力ノード／Ｎｏｕｔに接続され、ソースが電源ライン１１に接続され、ドレインが非反転出力ノードＮｏｕｔに接続されている。
【００１９】
以下、上記のように構成されたレベルシフタ１００の動作について説明する。
電源電圧ＶＤＤ１レベル（第１ハイレベル）の入力信号ＩＮが入力された場合、ＮＭＯＳトランジスタ１０１のゲートには、インバータ２１、２２を介して、入力信号ＩＮの非反転信号が入力される。一方、ＮＭＯＳトランジスタ１０２のゲートには、インバータ２１を介して、入力信号ＩＮの反転信号が入力される。これにより、ＮＭＯＳトランジスタ１０１がオンし、ＮＭＯＳトランジスタ１０２がオフする。
【００２０】
すると、反転出力ノード／Ｎｏｕｔの電圧が基準電圧ＶＳＳレベル（ロウレベル）まで下がっていく。これにより、ＰＭＯＳトランジスタ１１２がオンし、ＮＭＯＳトランジスタ１０４がオフし、非反転出力ノードＮｏｕｔの電圧が電源電圧ＶＤＤ２レベル（第２ハイレベル）へ上昇していく。したがって、ＰＭＯＳトランジスタ１１１がオフし、ＮＭＯＳトランジスタ１０３がオンする。
以上により、出力信号ＯＵＴは、電源電圧ＶＤＤ２レベル（第２ハイレベル）となる。
【００２１】
基準電圧ＶＳＳレベル（ロウレベル）の入力信号ＩＮが入力された場合、ＮＭＯＳトランジスタ１０１のゲートには、インバータ２１、２２を介して、入力信号ＩＮの非反転信号が入力される。一方、ＮＭＯＳトランジスタ１０２のゲートには、インバータ２１を介して、入力信号ＩＮの反転信号が入力される。これにより、ＮＭＯＳトランジスタ１０１がオフし、ＮＭＯＳトランジスタ１０２がオンする。
【００２２】
すると、非反転出力ノードＮｏｕｔの電圧が基準電圧ＶＳＳレベル（ロウレベル）まで下がっていく。これにより、ＰＭＯＳトランジスタ１１１がオンし、ＮＭＯＳトランジスタ１０３がオフするため、反転出力ノード／Ｎｏｕｔの電圧が電源電圧ＶＤＤ２レベル（第２ハイレベル）へ上昇していく。したがって、ＰＭＯＳトランジスタ１１２がオフし、ＮＭＯＳトランジスタ１０４がオンする。
以上により、出力信号ＯＵＴは、基準電圧ＶＳＳレベル（ロウレベル）となる。
【００２３】
このようにして、レベルシフタ１００は、基準電圧ＶＳＳと電源電圧ＶＤＤ１との間の振幅を有する入力信号ＩＮを基準電圧ＶＳＳと電源電圧ＶＤＤ２との間の振幅を有する信号に変換する。
【００２４】
次に、入力側の電源が何らかの要因で停止した場合におけるレベルシフタ１００の動作について説明する。
上述した電源電圧ＶＤＤ１レベル（第１ハイレベル）の入力信号ＩＮが入力され、出力信号ＯＵＴが電源電圧ＶＤＤ２レベル（第２ハイレベル）となっている状態において、入力側の電源が何らかの原因で停止したとすると、ＮＭＯＳトランジスタ１０１のゲートに入力されていた電圧が電源電圧ＶＤＤ１レベルから下がっていき、ＮＭＯＳトランジスタ１０１のゲート−ソース間電圧が閾値電圧を下回ると、ＮＭＯＳトランジスタ１０１はオフする。
【００２５】
この状態では、ＮＭＯＳトランジスタ１０１及び１０２がいずれもオフであることから、ＰＭＯＳトランジスタ１１１とＮＭＯＳトランジスタ１０３により、入力が非反転出力ノードＮｏｕｔに接続され、出力が反転出力ノード／Ｎｏｕｔに接続されたインバータが構成され、ＰＭＯＳトランジスタ１１２とＮＭＯＳトランジスタ１０４により、入力が反転出力ノード／Ｎｏｕｔに接続され、出力が非反転出力ノードＮｏｕｔに接続されたインバータが構成され、これら二つのインバータによりラッチ回路が構成される。これにより、当該ラッチ回路に出力信号ＯＵＴがラッチされた状態となるため、出力信号ＯＵＴを電源電圧ＶＤＤ２レベル（第２ハイレベル）に保持することができる。
【００２６】
また、基準電圧ＶＳＳレベル（ロウレベル）の入力信号ＩＮが入力され、出力信号ＯＵＴが基準電圧ＶＳＳレベル（ロウレベル）となっている状態において、入力側の電源が停止したとすると、ＮＭＯＳトランジスタ１０２のゲートに入力されていた電圧が電源電圧ＶＤＤ１レベルから下がっていき、ＮＭＯＳトランジスタ１０２のゲート−ソース間電圧が閾値電圧を下回ると、ＮＭＯＳトランジスタ１０２はオフする。
【００２７】
ＮＭＯＳトランジスタ１０１及び１０２がいずれもオフであることから、上述したのと同様に、ＰＭＯＳトランジスタ１１１及び１１２とＮＭＯＳトランジスタ１０３及び１０４とによりラッチ回路が構成される。従って、出力信号ＯＵＴを基準電圧ＶＳＳレベル（ロウレベル）に保持することができる。
【００２８】
次に、電源起動時に入力側の電源電圧（電源電圧ＶＤＤ１）の立上りが遅れた場合におけるレベルシフタ１００の動作について説明する。
電源電圧ＶＤＤ１が立ち上がらない状態においては、ＮＭＯＳトランジスタ１０１及び１０２のゲートにはいずれも基準電圧ＶＳＳが入力されるため、ＮＭＯＳトランジスタ１０１及び１０２は共にオフする。従って、上述したのと同様に、ＰＭＯＳトランジスタ１１１及び１１２とＮＭＯＳトランジスタ１０３及び１０４とによりラッチ回路が構成される。
【００２９】
当該ラッチ回路は、電源起動時の電源電圧ＶＤＤ２の立ち上がりの状態に応じて非反転出力ノードＮｏｕｔに生成された電圧をラッチし、出力信号ＯＵＴは、そのラッチした電圧に固定される。したがって、出力信号ＯＵＴが不定となることを防止できる。
【００３０】
このように、本実施形態によれば、入力側の電源が停止した場合には、停止する直前の出力信号ＯＵＴのレベルを保持することが可能となる。また、電源起動時に入力側の電源電圧の立上りが遅れた場合には、出力信号ＯＵＴをあるレベルに固定することができる。
【００３１】
なお、本実施形態において、各電源電圧の関係がＶＤＤ１＞ＶＤＤ２＞ＶＳＳである場合、及びＶＤＤ２＞ＶＤＤ１＞ＶＳＳであって、電源電圧ＶＤＤ２が電源電圧ＶＤＤ１よりもさほど高くないときには、レベルシフタ１００は問題なく動作する。
【００３２】
一方、各電源電圧の関係がＶＤＤ２＞ＶＤＤ１＞ＶＳＳであって、電源電圧ＶＤＤ２が電源電圧ＶＤＤ１よりも大幅に高いときに、例えば、入力信号ＩＮが電源電圧ＶＤＤ１レベル（第１ハイレベル）から基準電圧ＶＳＳレベル（ロウレベル）へ切り替わった場合を考える。この場合、ＰＭＯＳトランジスタ１１２がオンしている状態でＮＭＯＳトランジスタ１０２もオンすることとなり、このとき、ＮＭＯＳトランジスタ１０２のゲート電圧に印加されている電圧は、電源電圧ＶＤＤ２よりも低い電源電圧ＶＤＤ１であるため、ＰＭＯＳトランジスタ１１２の電流供給能力と比べて、ＮＭＯＳトランジスタ１０２の電流供給能力、すなわち非反転出力ノードＮｏｕｔの電圧を引き下げる能力は低い。このため、非反転出力ノードＮｏｕｔの電圧が基準電圧ＶＳＳレベルへ下がっていかなくなり、レベルシフタ１００のレベルシフト動作が停止してしまうことになる。
入力信号ＩＮが基準電圧ＶＳＳレベル（ロウレベル）から電源電圧ＶＤＤ１レベル（第１ハイレベル）へ切り替わった場合も、同様の状況が生じる。
【００３３】
このような状況を回避するため、電源ライン１３から反転出力ノード／Ｎｏｕｔへの電流供給能力をＮＭＯＳトランジスタ１０１の電流供給能力よりも低くし、電源ライン１３から非反転出力ノードＮｏｕｔへの電流供給能力をＮＭＯＳトランジスタ１０２の電流供給能力よりも低くすることが好ましい。
【００３４】
かかる回避策の具体的な例の一つとして、本実施形態において、ＰＭＯＳトランジスタ１１１及び１１２の電流供給能力をそれぞれＮＭＯＳトランジスタ１０１及び１０２の電流供給能力よりも小さくなるように構成することがあげられる。
【００３５】
かかる構成によれば、例えば上記のように、入力信号ＩＮが電源電圧ＶＤＤ１レベル（第１ハイレベル）から基準電圧ＶＳＳレベル（ロウレベル）へ切り替わって、ＰＭＯＳトランジスタ１１２とＮＭＯＳトランジスタ１０２がいずれもオンとなった状態において、電源ライン１３から非反転出力ノードＮｏｕｔへの電流供給能力がＮＭＯＳトランジスタ１０２の電流供給能力よりも小さいことから、非反転出力ノードＮｏｕｔの電圧を基準電圧ＶＳＳレベル（ロウレベル）へ下げることができる。これにより、レベルシフト動作が停止してしまうことを防止することができる。
【００３６】
以上、レベルシフト動作が停止することを防止するために、電源ライン１３から反転出力ノード／Ｎｏｕｔへの電流供給能力をＮＭＯＳトランジスタ１０１の電流供給能力よりも低くし、電源ライン１３から非反転出力ノードＮｏｕｔへの電流供給能力をＮＭＯＳトランジスタ１０２の電流供給能力よりも低くする構成の具体例の一つを説明したが、以下、第２及び第３の実施形態として、上記とは別の具体例について説明する。
【００３７】
［第２の実施形態］
図２は、本発明の第２の実施形態のレベルシフタ２００を説明するための回路図である。なお、図１に示す第１の実施形態のレベルシフタ１００と同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
【００３８】
第２の実施形態のレベルシフタ２００は、第１の実施形態のレベルシフタ１００に対し、ＰＭＯＳトランジスタ１１１と反転出力ノード／Ｎｏｕｔとの間、及びＰＭＯＳトランジスタ１１２と非反転出力ノードＮｏｕｔとの間にそれぞれ抵抗２０１、２０２が追加されている。その他の点は、レベルシフタ１００と同一の構成となっている。
【００３９】
かかる構成によれば、入力側の電源が停止した場合には、停止する直前の出力信号ＯＵＴのレベルを保持することができ、電源起動時に入力側の電源電圧の立上りが遅れた場合には、出力信号ＯＵＴをあるレベルに固定することができるという第１の実施形態のレベルシフタ１００と同様の効果が得られるとともに、電源ライン１３から電源ライン１１への電流経路上に抵抗２０１、２０２を設けることにより、電源ライン１３から反転出力ノード／Ｎｏｕｔへの電流供給能力をＮＭＯＳトランジスタ１０１の電流供給能力よりも低くし、電源ライン１３から非反転出力ノードＮｏｕｔへの電流供給能力をＮＭＯＳトランジスタ１０２の電流供給能力よりも低くすることを実現している。
【００４０】
本実施形態によれば、第１の実施形態で説明した例のように、ＰＭＯＳトランジスタ１１１及び１１２とＮＭＯＳトランジスタ１０１及び１０２とに電流供給能力の差をつける必要がないため、設計が容易になるという利点がある。
【００４１】
［第３の実施形態］
図３は、本発明の第３の実施形態のレベルシフタ３００を説明するための回路図である。なお、図１に示す第１の実施形態のレベルシフタ１００と同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
【００４２】
第３の実施形態のレベルシフタ３００は、第１の実施形態のレベルシフタ１００に対し、電源ライン１３とＰＭＯＳトランジスタ１１１及び１１２のソースとの間に定電流源３０１が追加されている。その他の点は、レベルシフタ１００と同一の構成となっている。
【００４３】
かかる構成によっても、第１の実施形態のレベルシフタ１００と同様の効果が得られるとともに、電源ライン１３とＰＭＯＳトランジスタ１１１及び１１２のソースとの間に定電流源３０１を設けることにより、電源ライン１３から反転出力ノード／Ｎｏｕｔへの電流供給能力をＮＭＯＳトランジスタ１０１の電流供給能力よりも低くし、電源ライン１３から非反転出力ノードＮｏｕｔへの電流供給能力をＮＭＯＳトランジスタ１０２の電流供給能力よりも低くすることを実現している。
【００４４】
本実施形態によっても、第２の実施形態と同様、ＰＭＯＳトランジスタ１１１及び１１２とＮＭＯＳトランジスタ１０１及び１０２とに電流供給能力の差をつける必要がないため、設計が容易になる。
【００４５】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、上記実施形態において、ＰＭＯＳトランジスタとＮＭＯＳトランジスタの極性を反転させた回路構成とすることも可能である。
【符号の説明】
【００４６】
１１、１２、１３、４１、４２、４３  電源ライン
２１、２２  インバータ
１０１、１０２、１０３、１０４、４０１、４０２  ＮＭＯＳトランジスタ
１１１、１１２、４１１、４１２  ＰＭＯＳトランジスタ
２０１、２０２  抵抗
３０１  定電流源
１００、２００、３００、４００  レベルシフタ
【図１】
2018129727.tif 000003
【図２】
2018129727.tif 000004
【図３】
2018129727.tif 000005
【図４】
2018129727.tif 000006