(57)【要約】      （修正有）【課題】集積インピーダンスセンサを有するアレイ素子回路を備えるＡＭ−ＥＷＯＤデバイスを提供する。【解決手段】アレイ素子回路８５は、ＥＷ駆動電極１５２を備える駆動素子による駆動電圧の印加で制御されるアレイ素子１５４と、上記駆動電圧を書き込むための書き込み回路と、上記駆動素子で存在するインピーダンスを検知するための検知回路と、を備え、ソースアドレス指定ライン６２、トランジスタ６８、ゲートアドレス指定ライン６４、および、蓄積キャパシタＣｓ５８は、駆動電圧をＥＷ駆動電極１５２に書き込むための書き込み回路を構成し、センサロウ選択ラインＲＷＳ１０４、結合キャパシタＣｃ１４６、トランジスタ９４、および、センサ出力ラインＣＯＬ１０６が検知回路を構成している。【選択図】図２７
2018077483.tif 000002
【特許請求の範囲】
【請求項１】
ロウおよびカラムに配置された複数のアレイ素子回路と、
対応する同一のカラムにおいて上記アレイ素子回路間で各々共有される複数のソースアドレス指定ラインと、
対応する同一のロウにおいて上記アレイ素子回路間で各々共有される複数のゲートアドレス指定ラインと、
対応する同一のロウにおいて上記アレイ素子回路間で各々共有される複数のセンサロウ選択ラインと、を備え、
上記複数のアレイ素子回路の各々は、
駆動素子による駆動電圧の印加により制御されるアレイ素子と、
上記駆動素子に上記駆動電圧を書き込むための書き込み回路と、
上記駆動素子で存在するインピーダンスを検知するための検知回路と、を備え、
上記書き込み回路は、上記複数のソースアドレス指定ラインと上記複数のゲートアドレス指定ラインとの中から、対応するソースアドレス指定ラインと対応するゲートアドレス指定ラインとに接続され、
上記検知回路は、センサロウ選択ラインを含み、さらに、
上記アレイ素子は疎水性セルであり、
上記疎水性セルは、疎水性が上記対応する駆動素子による上記駆動電圧の印加により制御される表面を有し、
上記対応する検知回路は、上記疎水性セルにより上記駆動素子で存在する上記インピーダンスを検知し、
上記複数のアレイ素子回路の各々に関して、
上記駆動素子は、上記疎水性セルと、上記書き込まれた駆動電圧を蓄積するキャパシタとの間にノードを含み、
上記対応するセンサロウ選択ラインは、上記キャパシタに接続され、
上記センサロウ選択ラインは、上記駆動素子で存在する上記インピーダンスを検知するために、上記ノードに少なくとも一つのパルスを上記キャパシタを経由して供給するために機能することを特徴とするアクティブマトリクスデバイス。
【請求項２】
上記複数のアレイ素子回路の各々に関して、
上記書き込み回路が、上記駆動素子に書き込まれた上記駆動電圧に摂動を与えるように構成され、
上記検知回路は、上記駆動素子で存在する上記インピーダンスに依存する、上記駆動素子に書き込まれた上記駆動電圧の上記摂動の結果を検知するように構成され、
上記検知回路は、上記駆動素子で存在する上記インピーダンスに相当する値の出力信号
を発生するための出力を含むことを特徴とする請求項１に記載のアクティブマトリクスデバイス。
【請求項３】
上記アクティブマトリクスデバイスは、対応する同一のロウにおける上記アレイ素子回路間で各々共有される複数のセンサ出力ラインを含み、
上記複数のアレイ素子回路の出力は、対応するセンサ出力ラインに接続されることを特徴とする請求項１または２に記載のアクティブマトリクスデバイス。
【請求項４】
上記複数のアレイ素子回路の各々において、上記検知回路が、上記駆動素子と交流結合されていることを特徴とする請求項１〜３のいずれか１項に記載のアクティブマトリクスデバイス。
【請求項５】
上記複数のアレイ素子回路の各々に関して、
上記検知回路は、上記駆動素子に交流結合された検知ノードを備え、
さらに、上記検知回路は、上記駆動素子で存在する上記インピーダンスを検知する前に、上記検知ノードで電圧をリセットするためのリセット回路を備えることを特徴とする請求項１〜４のいずれか１項に記載のアクティブマトリクスデバイス。
【請求項６】
上記アクティブマトリクスデバイスは、上記アレイ素子回路により共有される対向基板を備え、
上記駆動素子で存在するインピーダンスは、上記対応する駆動素子と上記対向基板との間のインピーダンスであることを特徴とする請求項１〜５のいずれか１項に記載のアクティブマトリクスデバイス。
【請求項７】
上記検知回路内で計測された固定パターンノイズに基づいて上記複数のアレイ素子内の上記検知回路をキャリブレーションするための手段を更に含むことを特徴とする請求項１〜６のいずれか１項に記載のアクティブマトリクスデバイス。
【請求項８】
上記固定パターンノイズを上記検知回路の出力から減算することで、キャリブレーションされた出力を提供することを特徴とする請求項７に記載のアクティブマトリクスデバイス。
【請求項９】
上記固定パターンノイズは、一またはそれ以上のキャリブレーション画像を計測することにより決定されることを特徴とする請求項７に記載のアクティブマトリクスデバイス。
【請求項１０】
上記キャリブレーション画像は、上記アレイ素子の上記センサ機能を実行するための異なるタイミング信号を適用することにより取得されることを特徴とする請求項９に記載のアクティブマトリクスデバイス。
【請求項１１】
ロウおよびカラムに配置された複数のアレイ素子回路と、
対応する同一のカラムにおいて上記アレイ素子回路間で各々共有される複数のソースアドレス指定ラインと、
対応する同一のロウにおいて上記アレイ素子回路間で各々共有される複数のゲートアドレス指定ラインと、
対応する同一のロウにおいて上記アレイ素子回路間で各々共有される複数のセンサロウ選択ラインと、
上記複数のアレイ素子回路の各々に対応付けられ、疎水性が駆動電圧の印加により制御される表面を有するアレイ素子と、
駆動素子に上記駆動電圧を書き込むための書き込み回路と、
上記駆動素子で存在するインピーダンスを検知するための検知回路と、
を備えるアクティブマトリクスデバイスの制御方法であって、
上記書き込み回路は、上記複数のソースアドレス指定ラインと上記複数のゲートアドレス指定ラインとの中から、対応するソースアドレス指定ラインと対応するゲートアドレス指定ラインとに接続され、
上記検知回路は、センサロウ選択ラインを含んでおり、
上記複数のソースアドレス指定ラインと上記複数のゲートアドレス指定ラインとから、対応するカラムとロウを選択することで上記アレイ素子を指定するステップと、
上記指定されたアレイ素子に駆動電圧を印加するステップと、
上記指定されたアレイ素子の上記疎水性に基づくインピーダンスを検知するステップと、
上記検知されたインピーダンスを上記アレイ素子の外部に出力するステップと、
を有し、
上記アレイ素子は疎水性セルであり、
上記複数のアレイ素子回路の各々に関して、
上記駆動素子は、上記疎水性セルと、上記書き込まれた駆動電圧を蓄積するキャパシタとの間にノードを含み、
上記対応するセンサロウ選択ラインは、上記キャパシタに接続され、
上記センサロウ選択ラインは、上記駆動素子で存在する上記インピーダンスを検知するために、上記ノードに少なくとも一つのパルスを上記キャパシタを経由して供給するために機能することを特徴とするアクティブマトリクスデバイスの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクスアレイおよびその素子に関する。特に、本発明は、デジタル・マイクロフルイディクスに関する。そしてより詳細には、ＡＭ−ＥＷＯＤに関する。エレクトロウェッティングオン−ディエレクトリック（ＥＷＯＤ）は、アレイ上の流体の液滴を操作するための既知の技術である。アクティブマトリクスＥＷＯＤ（ＡＭ−ＥＷＯＤ）は、例えば薄膜トランジスタ（ＴＦＴ）を用いることにより、アクティブマトリクスアレイにおけるＥＷＯＤの実施に適用される。
【背景技術】
【０００２】
図１は、固体表面２に接触し、かつ、静的平衡状態にある液滴４を示す。接触角θ６は、図１に示すように定義されるとともに、固体−液体（γＳＬ８）、液体−気体（γＬＧ１０）、および、固体−気体（γＳＧ１２）の界面間の表面張力成分の釣り合いにより、下式のように決定される。
【０００３】
【数１】
2018077483.tif 000003
【０００４】
このように、接触角θは、表面の疎水性の尺度である。θ＜９０度の場合は表面が親水性であり、また、θ＞９０度の場合は表面が疎水性であるとして定義されうる。そして、接触角と９０度との差に従って、疎水性／親水性の程度が定義される。図２は、親水性１４および疎水性１６物質表面に対し、静的平衡状態においてそれぞれ接触角θ６で接している液滴４を示す。
【０００５】
図３は、液滴が異なる疎水性の二つの領域（例えば、疎水性表面１６および親水性表面１４）にまたがる場合を示す。この場合、状態は非平衡である。そして、位置エネルギーを最小にするため、液滴は親水性がより大きい領域へ向かって横に動く。移動方向は１８で示される。
【０００６】
液滴がイオン性物質から成る場合、電界の印加によりその表面の疎水性を変えることが可能であることはよく知られる。この現象はエレクトロウェッティングと呼ばれる。これを実施するための一つの手段は、エレクトロウェッティングオンディエレクトリック（ＥＷＯＤ）の方法を用いることであり、図４に示される。
【０００７】
下部基板２５は、その上に導電性電極２２を有しており、その導電性電極２２の上面には絶縁層２０が配置されている。絶縁層２０は、導電性電極２２を、液滴４が存在する疎水性表面１６から分離する。電圧Ｖを導電性電極２２に印加することにより、接触角θ６が調整可能となる。ＥＷＯＤにより接触角θ６を操作する利点は、絶縁層２０の静電容量を充電および放電することに関連するにすぎないことから、消費される電力が小さいことである。
【０００８】
図５は、他の改良された配置を示す。その配置においては、上部基板（対向基板）３６も設けられており、疎水性層２６で覆われた電極２８が含まれている。電圧Ｖ２を電極２８に印加することによって、液滴４および疎水性層２６および基板１６の界面における電界は、Ｖ２とＶとの電位差の関数となる。スペーサ３２は、チャネル層の高さを固定するために使われうる。そして、チャネル層の中に液滴４が拘束される。いくつかの実施例において、液滴４周りのチャネル容積は、非イオン性液体、例えば油３４により満たされうる。図５の配置は、図１の配置と比べて二つの理由で有利である。第１に、液滴が疎水性層に接触する表面で、より大きくかつよりよく制御された電界を発生することが可能である。第２に、液滴はデバイス内に密閉されるので、蒸発等による損失を防ぐことができる。
【０００９】
上記の背景技術は全て公知である。そして、標準的な教科書、例えば、”Introductionto Microfluidics”, Patrick Tabeling, Oxford University Press, ISBN 0-19-856864-9, section 2.8には、より詳細に記述されている。
【００１０】
ＵＳ６５６５７２７（Shenderov、２００３年５月２０日発行）は、液滴がアレイを通り移動するためのパッシブマトリクスＥＷＯＤデバイスを開示している。そのデバイスは、図６に示されるように構成される。複数の電極３８（例えば３８Ａおよび３８Ｂ）が実現されるように、下部基板２５の導電性電極はパターン化される。これらは、ＥＷ駆動素子と呼ばれうる。ＥＷ駆動素子との用語は、特定のアレイ素子と関連した電極３８と、この電極３８と直接結合された電気回路のノードと、の両方を表している。ＥＷ駆動電圧と呼ばれる異なる電圧（例えばＶおよびＶ３）を異なる電極（例えば駆動素子３８Ａおよび３８Ｂ）に印加することにより、表面の疎水性を制御できる。これにより、液滴の動きを制御することができる。
【００１１】
ＵＳ６９１１１３２（Pamula等、２００５年６月２８日発行）は、図７に示された配置を開示している。その配置において、下部基板２５上の導電層２２は、２次元アレイ４２を形成するためにパターン化される。時間依存の電圧パルスを、異なる駆動素子のいくつかまたは全てに印加することにより、電圧パルスのシーケンスにより決定されるアレイを通る経路４４上で、液滴４を移動することが可能である。ＵＳ６５６５７２７は他の液滴操作方法を更に開示している。上記方法は、液滴の分離および結合、および、異なる物質の液滴を一緒に混合することを含むものである。一般に、典型的な液滴操作を行うために必要な電圧は比較的高い。２０−６０Ｖの範囲の値が先行技術（例えばＵＳ７３２９５４５（Pamula等、２００８年２月１２日発行）、Lab on a Chip, 2002, Vol. 2, pages 96-101）で開示されている。必要な値は、主に、絶縁層および疎水性層を作るのに使われる技術に依存する。
【００１２】
ＵＳ７２５５７８０（Shenderov、２００７年８月１４日発行）は、異なる化学成分の液滴を結合することにより化学または生化学反応を実行するために使われるパッシブマトリクスＥＷＯＤデバイスを同様に開示している。
【００１３】
なお、あまり用いられることはないが、水溶性イオン媒質に浸された油の液滴を運ぶためにＥＷＯＤシステムを実行することも同様に可能である。操作の原理は、導電性電極が低い電位で保持される領域に、油の液滴が付着することを除いて、既に記載したものと非常に類似している。
【００１４】
液滴操作が行われる際に、液滴の位置、サイズおよび構成を検知する何らかの手段を用いることは一般に非常に有用である。これは、多数の手段により実行できる。例えば、光学的な検知手法として、顕微鏡を用いた液滴の位置の観察を実行しうる。ＥＷＯＤ基板に設けられたＬＥＤおよびフォトセンサを用いる光学的検出方法が、Lab Chip, 2004, 4, 310-315に記載されている。
【００１５】
特に有用な検知方法の一つは、下部の（パターン化した）導電性電極２２の電極３８と、上部基板の電極２８との間の電気インピーダンスを計測することである。図８は、液滴４が存在する場合におけるインピーダンスの概略的な回路表現５２を示す。キャパシタ４６は、（疎水性層を含む）任意の絶縁層の静電容量Ｃｉを示しており、液滴４のインピーダンスと直列接続されている。液滴４のインピーダンスは、静電容量Ｃｄｒｏｐのキャパシタ４８と並列接続された抵抗値Ｒｄｒｏｐの抵抗５０としてモデル化される。図９は、液滴が存在しない場合の対応する回路表現５６を示す。この例において、そのインピーダンスは、セルギャップの静電容量Ｃｇａｐに相当するキャパシタ５４と直列接続された絶縁層のキャパシタ４６のインピーダンスである。この配置の全体のインピーダンスは、実際の（つまり電気抵抗の）構成を有しないので、総インピーダンスは、値ＣＬの周波数依存性キャパシタとして表現できる。
【００１６】
図１０は、液滴４が存在する場合（破線５２で示される）と存在しない場合（実線５６で示される）における、周波数とＣＬとの関係を図式的に示している。これにより、インピーダンスを計測すれば、特定のノードで液滴４の存在の有無を決定することが可能であることが直ちに理解できる。更に、パラメータＣｄｒｏｐおよびＲｄｒｏｐの値は、液滴４のサイズおよび液滴４の伝導率の関数である。それゆえ、静電容量を計測することにより、液滴サイズおよび液滴の構成に関連する情報を決定することができる。Sensors and Actuators B, Vol. 98 (2004) pages 319-327は、ＥＷＯＤアレイにおける電極へ外部ＰＣＢ電子機器を接続することにより、液滴のインピーダンスを測定する方法が記載されている。しかしながら、この方法の不利な点は、インピーダンスが検知されうる場所でのアレイ素子の数が、そのデバイスに供給可能な接続数に制限されることである。更に、これは、要求されている外部センサ電子機器と統合した解決策ではない。さらに、この文献は、計測されたインピーダンスがどのように液滴のサイズを計るのに用いられうるか、および、液滴の測定がＥＷＯＤデバイスを用いて行われた化学または生化学反応の試薬の量を厳密に制御するためにどのように用いられうるかを記載している。一つまたはそれ以上の位置におけるインピーダンス計測は、次のいずれかのために用いられることもできる。
・  アレイ内で液滴の位置をモニターする。
・  以前の液滴操作のいずれかが正確に実施されていることを検証する手法として、アレイ内で液滴の位置を決定する。
・  液滴の構成に関する情報（例えば伝導率）を決定するために、液滴のインピーダンスを計測する。
・  化学または生化学反応を検出または定量化するために、液滴のインピーダンス特性を計測する。
【００１７】
ＥＷＯＤデバイスは、ＬｏａＣ（Lab-on-a chip）技術のための前途有望なプラットフォームとして認定されている。ＬｏａＣ技術は、単一の微視的デバイスに多数の化学または生化学の実験用機能を統合しようとするデバイスに関係している。ヘルスケア、エネルギーおよび物質合成等の分野で、この技術の潜在的で広範囲な利用が存在する。たとえば、ポイント・オブ・ケア診断学のための体液解析、医薬品合成、プロテオミクス等である。
【００１８】
完全なＬｏａＣシステムは、例えばＥＷＯＤデバイスを、一以上の複合的な機能を実行するために構成されうる中央処理装置（ＣＰＵ）等の他の機器に対して接続することにより形成されうる。上記機能として、例えば次が挙げられる。
・  ＡＭ−ＥＷＯＤへ電圧およびタイミング信号を供給する。
・  ＡＭ−ＥＷＯＤから戻ったセンサデータを解析する。
・  メモリ内にプログラムされたデータおよび／またはセンサデータを記憶する。
・  要求に応じてセンサキャリブレーション操作を行う。そして、メモリ内にセンサキャリブレーション情報を記憶する。
・  ＡＭ−ＥＷＯＤから受信したセンサデータを処理する。保存されたキャリブレーションデータに基づいた調整を行うことを含む。
・  センサ制御信号の電圧レベルおよびタイミングを調整および制御する。
・  液滴操作を実行するために、デジタルまたはアナログデータをＡＭ−ＥＷＯＤへ送信する。
・  液滴操作を実行するために、デジタルまたはアナログデータをＡＭ−ＥＷＯＤへ送信する。上記データの内容は計測されたセンサ出力データに依存する。
・  計測されたセンサ出力データに従って、ＥＷ駆動電極に書き込まれた信号の電圧レベルを調整する。
【００１９】
薄膜トランジスタ（ＴＦＴ）に基づいた薄膜電子回路は、周知の技術であり、例えば、液晶（ＬＣ）ディスプレイの制御において使用可能である。ＴＦＴは、図１１に示された標準的なディスプレイ画素回路を用い、ノードで電圧をスイッチおよびホールドするために用いられうる。画素回路は、スイッチトランジスタ６８、および、蓄積キャパシタ５７から成る。ソースアドレス指定ライン６２およびゲートアドレス指定ライン６４への電圧パルスの印加により、電圧Ｖｗｒｉｔｅは、書き込みノード６６に書き込まれ、そして画素に蓄えられる。従って、異なる電圧を対向基板ＣＰ７０の電極に印加すると、電圧は、画素内の液晶キャパシタンス６０において維持される。
【００２０】
現代の多くのディスプレイは、スイッチトランジスタがディスプレイの各画素に設けられたアクティブマトリクス（ＡＭ）アレイを用いるものである。また、そのようなディスプレイは、ロウおよびカラムラインに電圧パルス（およびアレイ内の画素にプログラム電圧）を供給するために、集積駆動回路が組み入れられることもある。これらは、薄膜電子回路において実現され、そして、ＴＦＴ基板上に集積される。集積ディスプレイ駆動回路のための回路設計は周知である。ＴＦＴ、ディスプレイ駆動回路およびＬＣディスプレイの更に詳細な内容は、標準的な教科書、例えば”Introduction to Flat Panel Displays”, (Wiley Series in Display Technology, WileyBlackwell, ISBN 0470516933)に記載されている。
【００２１】
ＵＳ７１６３６１２（Sterling等、２００７年１月１６日発行）は、ＡＭディスプレイ技術で利用される回路配置に非常に類似する回路配置を用いたＥＷＯＤアレイについて、電圧パルスのアドレス化を制御するためにどのようにＴＦＴを基にした電子回路が用いられうるかを記載している。図１２は、用いられたアプローチを示すものである。図６で示されたＥＷＯＤデバイスとは対照的に、下部基板２５は、その上に配置された薄膜電子回路７４を有するＴＦＴ基板７２により置換されている。薄膜電子回路７４は、エレクトロウェッティングを制御するために用いられるパターン化された導電層２２に対して、選択的に電圧をプログラムするために用いられる。薄膜電子回路７４は、多くの周知処理技術、例えば、シリコン・オン・インシュレータ（ＳＯＩ）、非結晶シリコン・オン・ガラス、または、低温多結晶シリコン（ＬＴＰＳ）・オン・ガラスにより、実現されうることが明白である。
【００２２】
そのようなアプローチは、「アクティブマトリクス・エレクトロウェッティングオンディレクトリック（ＡＭ−ＥＷＯＤ）」と呼ばれうる。ＥＷＯＤアレイを制御するためのＴＦＴを基にした電子回路を用いることにはいくつかの利点がある。つまり、
・  駆動回路は、ＡＭ−ＥＷＯＤ基板に集積されうる。１つの配置例を、図１３に示す。ＥＷＯＤアレイ４２の制御は、集積されたロウドライバ７６およびカラムドライバ７８回路により実行される。また、シリアルインターフェース８０が、シリアル入力データストリームを処理するため、および、アレイ４２に必要とされる電圧を書き込むために設けられうる。ＴＦＴ基板７２（図１２）と外部駆動電子回路（電源等）との間の接続ワイヤ８２の数は、アレイサイズが大きいものであるとしても、比較的少なくできる。
・  ＴＦＴを基にした電子回路は、ＡＭ−ＥＷＯＤアプリケーションに好適である。それらは安価に製造できるので、比較的広い基板エリアを比較的低コストで製造できる。
・  アクティブマトリクス制御アレイへＴＦＴに基づくセンシングを組み入れることができる。例えば、ＵＳ２００８００８５５５９は、ＴＦＴに基づくアクティブマトリクスバイオセンサを記載している。そのバイオセンサは、片持ち梁に基づいたアレイを利用する。
【００２３】
ＡＭ−ＥＷＯＤアレイを制御するためにＴＦＴに基づいた電子回路を用いる更なる利点は、一般的に、ＴＦＴが、標準的なＣＭＯＳ処理において組み立てられたトランジスタよりも非常に大きな電圧で作動するように設計されうることである。しかしながら、大きなＡＭ−ＥＷＯＤプログラミング電圧（２０−６０Ｖ）が、標準的なディスプレイ製造工程で組み立てられるＴＦＴの定格最大電圧をも超過する場合もある。より高い電圧での操作と互換性があるように、ＴＦＴ設計をある程度は変更することができる。例えば、デバイスの長さを増やすことにより、および／または、ゲートオーバーラップドレイン（ＧＯＬＤ）またはライトリィドープドドレイン（ＬＤＤ）構造を加えることにより変更できる。これらは、メタルオン半導体（ＭＯＳ）デバイスの信頼性を向上するための標準的な技術であり、例えば、”Hot Carrier Effects in MOS Devices”, Takeda, Academic Press Inc., ISBN 0-12-682240-9, pages 40-42に記載されている。しかしながら、デバイス設計に対するそのような変更は、ＴＦＴ性能を低下させることもある。例えば、信頼性向上のための構造変更は、デバイス自身の抵抗および端子間の静電容量を増加しうる。この影響は、高速での動作が必要とされる、あるいは、アナログ回路機能を実行することが必要とされるデバイスに対して特に有害である。それゆえ、変更された高電圧のデバイスの使用は、高電圧容量が必要である当該デバイスの機能のみに制限することが望まれる。そして、最大電圧で動作することが要求されるデバイスの数が可能な限り少なくなるよう、駆動回路を設計することも望まれる。
【００２４】
また、エレクトロウェッティングを用いて流体操作を行い、ディスプレイを実現することも周知の技術である。従来の液晶ディスプレイ（ＬＣＤ）で用いられている回路と類似または同一の電子回路が、ＥＷ駆動電極のアレイへ電圧を書き込むために用いられうる。着色された液滴が、ＥＷ駆動電極に配置され、そして、その液滴は、プログラムされたＥＷ駆動電圧に従って移動する。これは、ディスプレイとして全体が機能するような構造を光が透過する際、その光の透過に順に影響を及ぼす。エレクトロウェッティングディスプレイ技術の概略は、”Invited Paper: Electro-wetting Based Information Displays”, Robert A. Hayes, SID 08 Digest pp651-654に記載されている。
【００２５】
近年、アレイに基づいたセンサ機能を有するＡＭディスプレイを実現することの重要性が増している。そのようなデバイスは、例えばタッチスクリーンアプリケーション等のユーザ入力デバイスとして用いられうる。ユーザ使用のためのそのような方法の一つは、ＵＳ２００６００１７７１０（Lee等、２００６年１月２６日発行）に記載され、そして、図１４に示される。デバイスの表面が例えば指先またはタッチペン９０によりタッチされると、液晶層９２は、タッチされた部分の近傍で圧縮される。ＴＦＴ基板７２上に配置された集積薄膜電子回路７４は、ＬＣ層の静電容量６０の変化を計測するために用いられうる。それにより、タッチされている状態８４またはタッチされていない状態８６を計測する。薄膜電子回路７４が充分な感度を有していれば、表面が触れられた圧力を測ることもできる。
【００２６】
上述のＵＳ７１６３６１２は、例えば液滴位置を計測するために、ＴＦＴに基づいたセンサ回路がどのようにＡＭ−ＥＷＯＤに用いられうるのかも記載している。当該文献に記載された配置においては、ＥＷＯＤ電圧を制御するのに用いられる下部基板と、センサ機能を実行するのに用いられる上部基板との二枚のＴＦＴ基板がある。
【００２７】
ディスプレイ画素へ電圧を書き込むための、および、画素でのキャパシタンスを計測するためのＴＦＴに基づいた回路技術については、多数のものが公知である。ＵＳ２００６００１７７１０は、そのような配置の一つを開示している。その回路は、図１５に示すように、電気的に直接接続されていない二つの部分に配置されている。画素回路の電圧書き込み部１０１の動作は、図１１に関連して既に記載されているように、標準的なディスプレイ画素回路と同一である。画素回路のセンサ部１０３の動作をこれ以降に記載する。検知されるセンサアレイロウに対して、電圧パルスがセンサロウ選択ラインＲＷＳ１０４に供給される。その後、検知ノードＶｓｅｎｓｅ１０２の電位は、ＬＣキャパシタンスＣＬＣ２１００と固定の参照キャパシタＣＳ９８との相対値に（およびトランジスタ９４に関連した値を含む寄生キャパシタンスにも）依存する量により増加する。検知ノード１０２の電位は、以下のように計測できる。トランジスタ９４を、標準的なソースフォロアー配置として機能する負荷デバイス（不図示）と組み合わせて用いることは、非常によく知られ、例えば、”CMOS Analog Circuit Design”, Allen and Holberg, ISBN-10: 0195116441, section 5.3に記載されている。キャパシタＣｓ９８の値は既知であるので、センサ出力ラインＣＯＬ１０６でカラム出力電圧を計測することは、ＬＣ静電容量を計測することといえる。全体構成において注目すべき特徴は、書き込みノード６６と検知ノード１０２とが電気的に接続されていないことである。タッチを検出するためには全画素のＬＣ静電容量を計測する必要はなく、その代わりに、そのサンプル位置の静電容量のみを計測する必要があるので、直接接続は必要でないし、好ましくもない。
【００２８】
上記回路の不利な点は、検知ノード１０２への直流電流経路が全く供給されていないことである。その結果、このノードの電位は、大きな画素−画素の種類に依存しうる。なぜなら、製造工程の中で生成されたこのノードでの固定の電荷が、画素毎に変わりうるためである。この回路は、図１６に示すように改良される。ここで、追加ダイオード１１０が、検知ノード１０２に接続されている。ダイオードＲＳＴ１０８のアノードでの電位は、ダイオード１１０が逆バイアスであるように維持される。この電位を高く引き上げることにより、電圧パルスがセンサロウ選択ライン１０４へ印加される前に、短い時間周期でダイオード１１０にバイアスをかけることができる。リセットラインＲＳＴ１０８へ印加された電圧パルスによって、検知ノード１０２の電位を初期値にリセットすることができ、当該初期値を非常に好適に制御することができる。それゆえ、この回路配置は、計測された出力電圧が画素−画素毎にバラつくことを低減するという利点がある。
【００２９】
なお、一般的にこのアプリケーションにおいては、ＬＣ静電容量の値と、タッチに関連した静電容量の変化との両方が非常に小さい（数ｆＦのオーダー）。この結果、参照キャパシタＣｓ９８が非常に小さいものとなる場合がある（典型的には数ｆＦ）。また、ＬＣ静電容量が小さいと、変化しても検知できない。英国出願ＧＢ０９１９２６０．０およびＧＢ０９１９２６１．８は、検知された小さな信号を画素内で増幅するための手段を記載している。しかしながら、ＥＷＯＤデバイスでは、液滴により示される静電容量はかなり大きいので、通常、増幅は必要とされない。
【００３０】
ＴＦＴ基板上にセンサ画素回路を適用することと同様に、センサ駆動回路と、センサデータ読み出しのための出力増幅器とを同じ基板上で集積することも公知である。たとえば、撮影装置ディスプレイの例が、”A Continuous Grain Silicon System LCD with Optical Input Function”, Brown等 IEEE Journal of Solid State Circuits, Vol. 42，2007年12月12日発行，pp2904-2912に記載されている。同じ参考文献は、センサ出力から一定のパターンノイズを取り除くために、どのようにキャリブレーション操作が実施されうるかも記載している。
【００３１】
例えばディスプレイの製造方法のように、薄膜製造工程においてキャパシタ回路素子を形成するために用いられうる種々の方法が存在する。キャパシタは、例えば、ソースおよびゲート金属層をプレートとして用いて形成されうる。そして、これらの層は層間絶縁膜により分離されている。キャパシタの物理レイアウトの設置面積を保つことが重要である状況においては、標準的な教科書に記載されているように、金属酸化膜半導体（ＭＯＳ）キャパシタを用いることが都合がよい場合もある。標準的な教科書として、例えば、Semiconductor Device Modelling for VLSI, Lee等, Prentice-Hall, ISBN 0-13-805656-0, pages 191-193が挙げられる。ＭＯＳキャパシタの不利な点は、電位が調整されていない場合、静電容量がターミナルバイアスとして機能し、それにより、チャネル半導体物質が完全に蓄積することである。図１７は、半導体物質１２２をｎ型ドープしたＭＯＳキャパシタ１２０の典型的な特性を１２４で示す。ＭＯＳキャパシタ１２０のプレートＡは、導電物質（例えばゲート金属）で形成され、そしてプレートＢは、ｎ型ドープ半導体物質１２２である。静電容量は、二つのプレートＡとＢとの間の電圧の差（バイアス電圧ＶＡＢ）の関数として破線１２６で示される。ｎ型ドープ半導体物質１２２の閾値電圧におおよそ対応する所定バイアス電圧Ｖｔｈより上で、半導体物質１２２は蓄積し、そして静電容量が大きくなるとともに、電圧と独立した値となる。ＶＡＢがＶｔｈより小さい場合、ｎ型半導体物質１２２は電荷キャリアが空乏化するため、静電容量はより小さくなるとともに、電圧に依存した値になる。
【００３２】
図１８では、ＭＯＳキャパシタ１２０のプレートＢを形成する半導体物質１２８がｐ型ドープである場合に対応する状況を１３０で示す。この場合、ＶＡＢが閾値電圧Ｖｔｈより小さくそしてチャネル半導体物質１２８が蓄積している時、最大静電容量が得られる。
【００３３】
薄膜処理で実現されうる公知の横方向デバイス型は、ゲートＰ−Ｉ−Ｎダイオード１４４であり、図１９で示される。ゲートＰ−Ｉ−Ｎダイオードは、ｐ＋ドープ領域１３２、ｎ型またはｐ型のどちらかでありうる低濃度ドープ領域１３４、およびｎ＋領域１３６から成る半導体物質の層から形成される。デバイス１４４のアノード端子１３７およびカソード端子１３８をそれぞれ形成するために、ｐ＋およびｎ＋領域（１３２および１３６）に電気的接続が金属等で形成される。電気絶縁層１４２は、低濃度ドープ領域１３４の一部または全てを覆うように配置される。そして、導電層は、デバイス１４４のゲート端子として第３ゲート端子１４０を形成する。そのようなデバイスの機能に係る更なる記述および説明は、”High performance gated lateral polysilicon PIN diodes”, Stewart and Hatails, Solid State Electronics, Vol. 44, Issue 9, p1613-1619に存在する。図２０は、ゲートＰ−Ｉ−Ｎダイオード１４４、および、アノード、カソード、ゲートにそれぞれ対応する三つの接続端子１３７、１３８、１４０に対応して用いられる回路記号を示す。
【００３４】
ゲートＰ−Ｉ−Ｎダイオード１４４は、キャパシタの一つの端子を形成するためにアノードおよびカソード端子を共に接続するとともに、他の端子を形成するためにゲート端子１４０を用いることにより、ＭＯＳキャパシタ型として構成されうる。
【００３５】
この方法でゲートＰ−Ｉ−Ｎダイオード１４４を接続することにより、ゲートＰ−Ｉ−Ｎダイオード１４４は、上述のＭＯＳキャパシタと同様の方法で機能するが、重要な差異点として、チャネル領域の大部分が、端子間の電圧に殆ど関わり無くキャリアで蓄積されるままであるという点が存在する。この方法で接続されたゲートＰ−Ｉ−Ｎダイオード１４４の機能が、図２１に示されている。１５８で示すように、ゲート端子１４０に供給された電位ＶＡ１５７が、アノード端子１３７およびカソード端子１３８に供給された電位ＶＢ１５５（チャネル物質閾値電圧を加算した値）を超える場合、チャネル１６０の大部分（図１９の低濃度ドープ領域１３４）は、ゲートＰ−Ｉ−Ｎダイオード１４４のカソード端子１３８から供給された負の電荷キャリア（電子）で蓄積されていく。その後、ゲート端子１４０と、（共に接続された）アノード端子１３７およびカソード端子１３８との間の静電容量は、蓄積されたＭＯＳキャパシタの静電容量に近似する。同様に、１６２で示すように、ＶＡ＜ＶＢである場合、チャネル１６０の大部分は、ゲートＰ−Ｉ−Ｎダイオード１４４のアノード端子１３７から供給された正の電荷キャリア（正孔）で蓄積されていく。ゲート端子１４０とアノード／カソード端子１３７／１３８との間の静電容量は、再び蓄積されたＭＯＳキャパシタの静電容量に近似する。図２１に示すように接続された場合における、ゲートＰ−Ｉ−Ｎダイオード１４４の電圧と静電容量との関係を概略的に図２２に示す。正のバイアス電圧ＶＡＢ１６４および負のバイアス電圧ＶＡＢ１６６（ここでＶＡＢ＝ＶＡ−ＶＢ）の両方において、ゲートＰ−Ｉ−Ｎダイオード１４４は、蓄積されたＭＯＳキャパシタのように機能することが分かる。そして、チャネル１６０（図１９の領域１３４）内の物質の閾値電圧付近において、静電容量１６８の降下点が発生する。
【００３６】
カソード端子１３８に関連するデバイスのアノード端子１３７にバイアス電圧を接続することにより、ゲートＰ−Ｉ−Ｎダイオード１４４から電圧依存キャパシタを形成することもできる。印加されるバイアス−ＶＸは、ゲートＰ−Ｉ−Ｎダイオード１４４が逆バイアスのままであるように選ばれるべきである。図２３は、バイアス電圧が印加されない場合と比較し、バイアス電圧が印加される場合におけるゲートＰ−Ｉ−Ｎダイオード１４４の静電容量を概略的に示すものである。破線１７４により、アノード端子１３７とカソード端子１３８とが共に接続された場合が示されている。また、点線１７６により、バイアス電圧−ＶＸがカソード端子１３８に関連するアノード端子１３７に印加される場合が示されている。図示されるように、アノード端子とカソード端子との電圧差の関数として静電容量が変化する態様は、バイアス電圧−ＶＸの印加で変更されうる。
【００３７】
ＡＭ−ＥＷＯＤおよびＡＭディスプレイの両方において、画素内にプログラムされた書き込み電圧を蓄えるために、多くの代替的構成を用いることが可能である。例えば、周知のものとして標準的な教科書に記載されているように、ＳＲＡＭセルをプログラムされた電圧を蓄えるために用いることができる。標準的な教科書として、例えば、”VLSI Design Techniques for Analog and Digital Circuits”, Geiger等, McGraw-Hill, ISBN 0-07-023253-9, Section 9.8が挙げられる。
【００３８】
液滴のマイクロフルイディクスを実施するための他の技術として、誘電泳動が存在する。誘電泳動とは、変化する電界を誘電性粒子に付与することで、当該誘電性粒子に力が及ぼされる現象である。”Introduction to Microfluidics”, Patrick Tabeling, Oxford University Press (2006年1月), ISBN 0-19-856864-9, pages 211-214に概論が記載されている。”Integrated circuit/microfluidic chip to programmably trip and move cells and droplets with dielectrophoresis”, Thomas P Hunt等, Lab Chip, 2008,8,81-87は、デジタルマイクロフロイディクスのための誘電泳動アレイを駆動するシリコン集積回路（ＩＣ）回路基板を記載している。この文献は、駆動波形をアレイ素子に供給するためのアレイに基づいた集積回路も開示している。
【発明の概要】
【発明が解決しようとする課題】
【００３９】
本発明の目的は、ＡＭ−ＥＷＯＤデバイス電子回路にセンサ駆動回路および出力増幅器を集積することである。それにより、ＡＭ−ＥＷＯＤデバイスと外部駆動電子回路との間に形成されることが要求される少数の接続のみで、アレイ内の多数の点でインピーダンスを測ることができる。
【課題を解決するための手段】
【００４０】
本発明の一実施形態によれば、アクティブマトリクスデバイスが提供される。上記アクティブマトリクスデバイスは、ロウおよびカラムに配置された複数のアレイ素子回路と、対応する同一のカラムにおいて上記アレイ素子回路間で各々共有される複数のソースアドレス指定ラインと、対応する同一のロウにおいて上記アレイ素子回路間で各々共有される複数のゲートアドレス指定ラインと、対応する同一のロウにおいて上記アレイ素子回路間で各々共有される複数のセンサロウ選択ラインと、を備える。上記複数のアレイ素子回路の各々は、駆動素子による駆動電圧の印加により制御されるアレイ素子と、上記駆動素子に上記駆動電圧を書き込むための書き込み回路と、上記駆動素子で存在するインピーダンスを検知するための検知回路と、を備え、上記書き込み回路は、上記複数のソースアドレス指定ラインと上記複数のゲートアドレス指定ラインとの中から、対応するソースアドレス指定ラインと対応するゲートアドレス指定ラインとに接続され、上記検知回路は、対応するセンサロウ選択ラインに接続される。
【００４１】
更に他の実施形態によれば、上記アレイ素子は疎水性セルであり、上記疎水性セルは、疎水性が上記対応する駆動素子による上記駆動電圧の印加により制御される表面を有し、上記対応する検知回路は、上記疎水性セルにより上記駆動素子で存在する上記インピーダンスを検知する。
【００４２】
他の実施形態によれば、上記複数のアレイ素子回路の各々に関して、上記書き込み回路が、上記駆動素子に書き込まれた上記駆動電圧に摂動を与えるように構成され、上記検知回路は、上記駆動素子で存在する上記インピーダンスに依存する、上記駆動素子に書き込まれた上記駆動電圧の上記摂動の結果を検知するように構成され、上記検知回路は、上記駆動素子で存在する上記インピーダンスに相当する値の出力信号を発生するための出力を含む。
【００４３】
他の実施形態によれば、上記デバイスは、対応する同一のロウにおける上記アレイ素子回路間で各々共有される複数のセンサ出力ラインを含み、上記複数のアレイ素子回路の上記出力は、対応するセンサ出力ラインに接続される。
【００４４】
更に他の実施形態によれば、上記複数のアレイ素子回路の各々において、上記検知回路が、上記駆動素子と交流結合されている。
【００４５】
更に他の実施形態によれば、上記複数のアレイ素子回路の各々に関して、上記駆動素子は、上記疎水性セルと、上記書き込まれた駆動電圧を蓄積するキャパシタとの間にノードを含み、上記対応するロウ選択ラインは、上記キャパシタに接続され、上記センサロウ選択ラインは、上記駆動素子で存在する上記インピーダンスを検知するために、上記ノードに少なくとも一つのパルスを上記キャパシタを経由して供給するために機能する。
【００４６】
他の実施形態によれば、上記複数のアレイ素子回路の各々に関して、上記検知回路は、上記駆動素子に交流結合された検知ノードを備え、さらに、上記検知回路は、上記駆動素子で存在する上記インピーダンスを検知する前に、上記検知ノードで電圧をリセットするためのリセット回路を備える。
【００４７】
他の実施形態によれば、上記デバイスは、上記アレイ素子回路により共有される対向基板を備え、上記駆動素子で存在するインピーダンスは、上記対応する駆動素子と上記対向基板との間のインピーダンスである。
【００４８】
他の実施形態によれば、上記デバイスは、上記複数のアレイ素子の適切なサブセットを選択的にアドレス指定するために、上記複数のアレイ素子各々の書き込み回路と組み合わせて構成されるロウドライバとカラムドライバとを備え、上記アドレス指定は、上記サブセットに含まれる上記駆動素子に上記駆動電圧を書き込み、上記適切なサブセットに含まれない複数のアレイ素子を排除するように行われる。
【００４９】
他の実施形態によれば、上記適切なサブセットに含まれる上記複数のアレイ素子が、異なるフレームで変化する。
【００５０】
他の実施形態によれば、上記デバイスは、上記複数のアレイ素子の適切なサブセットを選択的にアドレス指定するために、上記複数のアレイ素子各々の検知回路と組み合わせて構成されるロウドライバとカラムドライバとを備え、上記アドレス指定は、上記サブセットに含まれる上記駆動素子での上記インピーダンスを検知し、上記適切なサブセットに含まれないアレイ素子を排除するように行われる。
【００５１】
更に他の実施形態によれば、上記適切なサブセットに含まれる上記複数のアレイ素子が、異なるフレームで変化する。
【００５２】
上記検知回路内で計測された固定パターンノイズに基づいて上記複数のアレイ素子内の上記検知回路をキャリブレーションするための手段を更に含む。
【００５３】
他の実施形態によれば、上記固定パターンノイズを上記検知回路の出力から減算することで、キャリブレーションされた出力を提供する。
【００５４】
他の実施形態によれば、上記固定パターンノイズは、一またはそれ以上のキャリブレーションセンサ画像を計測することにより決定される。
【００５５】
更に他の実施形態によれば、上記キャリブレーション画像は、上記アレイ素子の上記センサ機能を実行するための異なるタイミング信号を適用することにより取得される。
【００５６】
他の実施形態によれば、上記キャリブレーション画像は、既知の入力信号が上記センサリセット機能により付与される際に、上記センサ出力を計測することにより取得される。
【００５７】
他の実施形態によれば、上記アレイ素子への書き込み駆動電圧の上記機能は、選択的に実行される。すなわち、上記ソースアドレス指定ラインおよびゲートアドレス指定ラインは、上記アレイ内の選択可能なサブセットのロウが上記アレイ全体を書き換えるよう要求すること無しに書き換えられうるような方法で構成される。
【００５８】
他の実施形態によれば、非理想性成分およびミスマッチによる一定のパターンノイズを取り除くために、上記インピーダンスセンサのキャリブレーション方法は提供される。
【００５９】
上述および関連する目的を達成するために、本発明は、以下に詳細が記載されそして特に請求項に記載された特徴を含む。以下の記載および添付の図面は、本発明のある実例となる実施形態を詳細に説明する。これらの実施形態は、しかしながら、発明の原理が利用可能な様々な方法のうちの一部を示すに過ぎない。発明の他の目的、利点、および新規な特徴は、本発明の以下の詳細な記述を図面と併せて考慮することで明白となる。
【発明の効果】
【００６０】
本発明は、ＡＭ−ＥＷＯＤデバイス電子回路にセンサ駆動回路および出力増幅器を集積する。それにより、ＡＭ−ＥＷＯＤデバイスと外部駆動電子回路との間に形成されることが要求される少数の接続のみで、アレイ内の多数の点でインピーダンスを測ることができる。
【図面の簡単な説明】
【００６１】
添付の図面において、同様の参照番号は、同様の部品または特徴を示す。
【図１】先行技術を示す図であり、表面上の液滴の性質を示す図である。そして、表面張力および接触角の定義が図示されている。
【図２】先行技術を示す図であり、疎水性表面および親水性表面上の液滴の性質を示す図である。
【図３】先行技術を示す図であり、部分的に疎水性の表面および部分的に親水性の表面上における液滴の動きを示す図である。
【図４】先行技術を示す図であり、エレクトロウェッティングオンディレクトリック（ＥＷＯＤ）を実施するための配置を示す図である。
【図５】先行技術を示す図であり、上部および下部の基板を用いてＥＷＯＤを実施するために改良された配置を示す図である。
【図６】先行技術を示す図であり、パッシブマトリクスＥＷＯＤデバイスを示す図である。
【図７】先行技術を示す図であり、液滴がＥＷＯＤデバイスを通って横に移動する様子を示す図である。
【図８】先行技術を示す図であり、液滴が存在する場合における、ＥＷＯＤ駆動電極と最上部基板の導電層との間に存在するインピーダンスのモデルを示す図である。
【図９】先行技術を示す図であり、液滴が存在しない場合における、ＥＷＯＤ駆動電極と最上部基板の導電層との間に存在するインピーダンスのモデルを示す図である。
【図１０】先行技術を示す図であり、液滴が存在する場合と存在しない場合の周波数の関数としてインピーダンスの虚数成分を示すグラフである。
【図１１】先行技術を示す図であり、標準的なディスプレイ画素回路を示す回路図である。
【図１２】先行技術を示す図であり、アクティブマトリクスＥＷＯＤデバイスを示す図である。
【図１３】先行技術を示す図であり、ＡＭ−ＥＷＯＤ駆動回路配置例を示す図である。
【図１４】先行技術を示す図であり、ＬＣ静電容量を検知することによりタッチを検出するタッチ入力ＬＣディスプレイデバイスを示す図である。
【図１５】先行技術を示す図であり、静電容量センサタッチ入力能力を有するＬＣディスプレイの画素回路を示す回路図である。
【図１６】先行技術を示す図であり、静電容量センサタッチ入力能力を有する他のＬＣディスプレイの画素回路を示す回路図である。
【図１７】先行技術を示す図であり、半導体物質がｎ型ドープされたＭＯＳキャパシタデバイスの構造および機能を示す図である。
【図１８】先行技術を示す図であり、半導体物質がｐ型ドープされたＭＯＳキャパシタデバイスの構造および機能を示す図である。
【図１９】先行技術を示す図であり、横方向ゲートＰ−Ｉ−Ｎダイオードを示す図である。
【図２０】先行技術を示す図であり、横方向ゲートダイオードの回路記号を示す。
【図２１】先行技術を示す図であり、本発明の第２の実施形態で利用される、アノードおよびカソードの電位が共通であるように接続されたゲートダイオードの機能を示す図である。
【図２２】先行技術を示す図であり、アノードおよびカソードの電位が共通であるように接続されたゲートダイオードの電圧と、静電容量との関係を示すグラフである。
【図２３】先行技術を示す図であり、アノード端子とカソード端子が共に接続される場合、および、アノード端子とカソード端子間の電位差−ＶＸがある場合の、ゲートダイオードの電圧と静電容量との関係を示すグラフである。
【図２４】本発明の第１の実施形態を示す図である。
【図２５】第１の実施形態のデバイスの断面図である。
【図２６】本発明の第１の実施形態を示す図である。
【図２７】本発明の第１の実施形態におけるアレイ素子回路の回路図である。
【図２８】電極４２の２次元アレイの一部の例を示す図である。
【図２９】センサ出力画像の一部を示す図である。
【図３０】本発明の第２の実施形態に係るアレイ素子回路の回路図である。
【図３１】本発明の第３の実施形態に係るアレイ素子回路の回路図である。
【図３２】本発明の第４の実施形態に係るアレイ素子回路の回路図である。
【図３３】本発明の第５の実施形態に係るアレイ素子回路の回路図である。
【図３４】本発明の第６の実施形態に係るアレイ素子回路の回路図である。
【図３５】本発明の第７の実施形態に係るアレイ素子回路の回路図である。
【図３６】本発明の第８の実施形態の動作に従う画素回路のロウ選択接続へ適用されるタイミングシーケンスを示す図である。
【図３７】本発明の第９の実施形態に係るアレイ素子回路の回路図である。
【図３８】本発明の第１０の実施形態に係るアレイ素子回路の回路図である。
【図３９】本発明の第１１の実施形態を示す図である。
【図４０】本発明の第１１の実施形態に係る実施例を示す図である。
【図４１】本発明の第１２の実施形態を示す図である。
【図４２】本発明の第１２の実施形態に係る実施例を示す図である。
【図４３】本発明の第１３の実施形態のキャリブレーション方法の基本的方法論を示す図である。
【図４４】本発明の第１３の実施形態に従ってセンサ画像およびキャリブレーション画像を発生するためのタイミング概略図である。
【発明を実施するための形態】
【００６２】
図２４に、本発明の典型的な実施形態に従った液滴マイクロフルイディクスデバイスを示す。液滴マイクロフルイディクスデバイスは、ＥＷＯＤにより流体を操作する機能および各アレイ素子で液滴インピーダンスを検知する機能を有するアクティブマトリクスデバイスである。
【００６３】
液滴マイクロフルイディクスデバイスは、基板７２上に配置された薄膜電子回路７４を有する下部基板７２を備えている。薄膜電子回路７４は、アレイ素子電極（例えば３８）を駆動するために配置される。複数のアレイ素子電極３８は、Ｍ×Ｎ素子を有する電極アレイ４２内に配置される。ここで、ＭおよびＮは任意の数でよい。１つの液滴４が基板７２と上部基板３６との間に封止されているが、液滴４が複数であってもよいことは本発明の範囲を逸脱することなく理解できるであろう。
【００６４】
図２５は、一対のアレイ素子を示す断面図である。デバイスは下部基板７２を含み、下部基板７２の上には薄膜電子回路７４が配置されている。下部基板７２の最上部の層（薄膜電子回路層７４の一部と解釈することもできる）をパターン化することで、複数の電極３８（図２５の３８Ａおよび３８Ｂ等）を実現することができる。これらは、ＥＷ駆動素子と呼ばれうる。“ＥＷ駆動素子”との用語は、以降の説明において、特定のアレイ素子と関連した電極３８と、この電極３８と直接結合された電気回路のノードと、の両方を表す場合もある。イオン性物質から成る液滴４は、下部基板７２と上部基板３６との間の平面内に封止される。二つの基板間には、スペーサ３２によって、好適な隙間が設けられている。そして、非イオン性液体３４（例えば油）は、液滴４により満たされていない容積を満たすために使われうる。下部基板７２に配置された絶縁層２０は、導電性電極３８Ａ、３８Ｂを疎水性表面１６から分離する。なお、疎水性表面１６の上に、液滴４がθで表される接触角６で存在する。上部基板３６には、液滴４が接触する可能性のある他の疎水性層２６が存在する。上部基板３６と疎水性層２６との間に、上部基板電極２８が介在している。薄膜電子回路７４を好適に設計して機能させることにより、ＥＷ駆動電圧と記載される（例えばＶＴ、Ｖ０およびＶ００）異なる電圧が、異なる電極（例えば駆動素子電極２８、３８Ａおよび３８Ｂのそれぞれ）に印加されうる。従って、疎水性層１６の疎水性は制御可能であり、よって、二つの基板７２と３６との間の横方向の面で液滴を容易に移動させることができる。
【００６５】
図２６に、基板７２上の薄膜電子回路７４の配置を示す。これは、図１３に示される先行技術配置と次の点で異なる。
・  アレイ素子回路８５が、そのアレイ素子で存在するインピーダンスを計測するための機能を更に含む。
・  また、ロウドライバ７６とカラムドライバ７８との集積回路が、アレイ素子回路８５に電圧信号を供給するように構成されており、インピーダンスセンサ機能の動作を制御できる。
・  カラム出力回路７９が、アレイ素子回路８５のインピーダンスセンサ機能からの出力電圧を測定するために設けられる。
【００６６】
シリアルインターフェース８０は、インピーダンスセンサ機能の動作を制御するために、追加の制御信号を含んでもよい。そして、シリアルインターフェース８０は、測定インピーダンスセンサデータを出力するための追加の出力ラインを含んでもよい。
【００６７】
本発明の第１の実施形態における、集積インピーダンスセンサを組み入れたＡＭ−ＥＷＯＤデバイスのアレイ素子回路８５を図２７に示す。ここに記載される本発明の実施形態の各々と同様に、ここに記載されるアレイ素子の複数個は、図１３と類似の対応する駆動回路と共に、ＡＭディスプレイ内のロウおよびカラムのアレイに含められる。従って、ディスプレイの他の従来技術に係る部分に関して更に詳細に説明することは、簡略化のため省略している。
【００６８】
翻って、図２７に示すように、アレイ素子回路８５は次の素子を含む。
・  スイッチトランジスタ６８
・  蓄積キャパシタＣｓ  ５８
・  結合キャパシタＣｃ  １４６
・  ダイオード１４８
・  ダイオード２０２
・  トランジスタ９４
アレイ素子回路８５に設けられた接続は、以下である。
・  同じカラムのアレイ素子回路８５間に共有されるソースアドレス指定ライン６２
・  同じロウのアレイ素子回路８５間に共有されるゲートアドレス指定ライン６４
・  同じロウのアレイ素子回路８５間に共有されるセンサロウ選択ラインＲＷＳ１０４
・  同じロウのアレイ素子回路８５間に共有されるリセットラインＲＳＴ１０８
・  同じロウのアレイ素子回路８５間に共有される第２リセットラインＲＳＴＢ２００
・  アレイ内の全アレイ素子回路８５に共有の電源供給ラインＶＤＤ１５０
・  同じカラムのアレイ素子回路８５間に共有されるセンサ出力ラインＣＯＬ１０６。
【００６９】
各アレイ素子は、電圧ＶＷＲＩＴＥがプログラムされうるＥＷ駆動電極１５２を含む。同様に、キャパシタＣＬ１５４で表された負荷素子が示されている。すなわち、キャパシタＣＬ１５４は、ＥＷ駆動電極１５２と対向基板３６との間のインピーダンスを表しており、アレイ素子に含まれた疎水性表面を有する疎水性セルにより生じるインピーダンスも表している。アレイ内における特定のアレイ素子内の疎水性セルに位置する任意の液滴の存在、サイズ、および、構成に、キャパシタＣＬ１５４の値は依存する。
【００７０】
上記回路は次のように接続される。
【００７１】
ソースアドレス指定ライン６２は、トランジンタ６８のドレインに接続される。ゲートアドレス指定ライン６４は、トランジスタ６８のゲートに接続される。トランジスタ６８のソースは、ＥＷ駆動電極１５２に接続される。ソースアドレス指定ライン６２、トランジスタ６８、ゲートアドレス指定ライン６４、および、蓄積キャパシタＣｓ５８は、本明細書に記載されるように、駆動電圧をＥＷ駆動電極１５２に書き込むための書き込み回路を構成する。キャパシタＣｓ５８は、ＥＷ駆動電極１５２とセンサロウ選択ラインＲＷＳ１０４との間に接続される。結合キャパシタＣｃ１４６は、ＥＷ駆動電極１５２とトランジスタ９４のゲートとの間に接続される。ダイオード１４８のアノードは、リセットライン１０８に接続される。ダイオード１４８のカソードは、トランジスタ９４のゲートおよびダイオード２０２のアノードに接続される。ダイオード２０２のカソードは、リセットラインＲＳＴＢ２００に接続される。トランジスタ９４のドレインは、ＶＤＤ電源供給ライン１５０に接続される。トランジスタ９４のソースは、同じカラムのアレイ素子回路８５間で共有されるセンサ出力ラインＣＯＬ１０６に接続される。
【００７２】
上記回路は下記のとおり動作する。
【００７３】
上記回路は二つの基本的な機能を実行するように動作する。その二つの機能とは、すなわち、（ｉ）ＥＷ駆動電極１５２を備える駆動素子に電圧を書き込むことにより、アレイ素子内に存在する疎水性セルの疎水性を制御する機能と、（ｉｉ）ＥＷ駆動電極１５２を含む駆動素子において疎水性セルにより発生するインピーダンスを検知する機能である。
【００７４】
電圧を書き込むために必要とされる書き込み電圧ＶＷＲＩＴＥは、カラムドライバ（例えば図２６の７８）を経由しソースアドレス指定ライン６２上にプログラムされる。書き込み電圧ＶＷＲＩＴＥは、たとえば液滴制御のための書き込み電圧パターンに基づいてもよいし、あるいは、テスト、キャリブレーション等の目的のための他の電圧に基づいてもよい。そして、ゲートアドレス指定ライン６４は、トランジスタ６８がオンに切り換えられるように、ロウドライバ（例えば図２６の７６）を介して高電圧に設定される。その後、電圧ＶＷＲＩＴＥは、ＥＷ駆動電極１５２へ書き込まれるとともに、そしてこのノードに存在する静電容量に蓄積され、そして、特に蓄積キャパシタＣｓ５８（通常、結合キャパシタＣｃ１４６より静電容量の値が充分大きい）に蓄えられる。次に、ゲートアドレス指定ライン６４は、トランジスタ６８をオフにするために、ロウドライバを介して低レベルに設定され、これにより、書き込み動作が完了する。なお、蓄積キャパシタ５８とスイッチトランジスタ６８とを組み合わせることで、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）セルとして事実上機能することは非常によく知られている。ＥＷ駆動電極１５２に書き込まれた電圧ＶＷＲＩＴＥは、蓄積キャパシタ５８上に蓄えられる。スイッチトランジスタ６８がオフにされる場合に、そのソースおよびドレイン端子間で何らかの寄生漏れ電流が発生するので、少なくともその意味においてはスイッチトランジスタ６８は理想的ではない。これにより、ＥＷ駆動電極１５２に書き込まれた電圧が経時的に変化する可能性もある。その結果、ＥＷ駆動電極１５２の電圧を周期的に書き換え直す必要があることがわかる。更新が必要とされる頻度は、スイッチトランジスタ６８を通る寄生漏れ電流の量およびキャパシタ５８のサイズに依存する。
【００７５】
電圧ＶＷＲＩＴＥの書き込みに続き、ＥＷ駆動電極１５２で存在するインピーダンスを検知するために、まず、検知ノード１０２がリセットされる。
【００７６】
特に、制御回路中に含まれた検知回路は、リセット動作を実行するリセット回路を含む。リセット回路は、例えばダイオード１４８および２０２を含み、ダイオード１４８および２０２の間には、検知ノード１０２が直列に接続される。上述のように、ダイオード１４８および２０２は、リセットラインＲＳＴ１０８およびＲＳＴＢ２００にそれぞれ反対側端部が接続されている。リセット動作が実行された場合、リセットラインＲＳＴ１０８は高い論理レベルに設定されるとともに、リセットラインＲＳＴＢ２００は低い論理レベルに設定される。リセットラインＲＳＴＢ２００の低い論理レベルとリセットラインＲＳＴ１０８の高い論理レベルとが同一となるように、リセットラインＲＳＴ１０８およびＲＳＴＢ２００の電圧レベルは値ＶＲＳＴに設定される。値ＶＲＳＴは、トランジスタ９４がこの電圧でオフにされることが十分保証されるように選ばれる。リセット動作が実行された場合、ダイオード１４８または２０２のいずれかが順方向バイアスになり、そして、検知ノード１０２が電圧レベルＶＲＳＴに充電／放電される。リセット動作の完了に続き、リセットラインＲＳＴ１０８は低い論理レベルへ、そして、リセットラインＲＳＴＢ２００は高い論理レベルへ設定される。残余の検知動作を実行するために、ダイオード１４８および２０２の両方を逆バイアス状態に維持するのに充分であるよう、リセットラインＲＳＴ１０８の低い論理レベルおよびリセットラインＲＳＴＢ２００の高い論理レベルの電圧レベルが設定される。
【００７７】
図２７のアレイ素子回路８５における検知回路は、センサロウ選択ラインＲＷＳ１０４、結合キャパシタＣｃ、トランジスタ９４、および、センサ出力ラインＣＯＬ１０６を含む。アレイ素子内の疎水性セルにより駆動素子で存在するインピーダンスを検知するために、振幅ΔＶＲＷＳの電圧パルスは、センサロウ選択ラインＲＷＳ１０４へ印加される。パルスは蓄積キャパシタＣｓを経由しＥＷ電極１５２に付与される。トランジスタ６８がオフにされると、その後、ＥＷ駆動電極１５２における電圧ＶＷＲＩＴＥは、所定量（ΔＶＷＲＩＴＥ）だけ摂動される。なお、所定量（ΔＶＷＲＩＴＥ）は、ΔＶＲＷＳに比例するものであるとともに、センサロウ選択ラインＲＷＳ１０４上の電圧パルスの大きさ、および、キャパシタＣｃ、Ｃｓ、および、ＣＬ（および更にトランジスタ９４、６８およびダイオード１４８、２０２の寄生静電容量）の関連する値にも依存する。寄生成分が小さいと仮定すると、駆動電圧ＶＷＲＩＴＥは、新たな値ＶＷＲＩＴＥ’で示されるように摂動される。
【００７８】
【数２ａ】
2018077483.tif 000004
【００７９】
ここで、摂動ΔＶＷＲＩＴＥは、以下で示される。
【００８０】
【数２ｂ】
2018077483.tif 000005
【００８１】
ここで、
【００８２】
【数３】
2018077483.tif 000006
【００８３】
一般に、容量部品は次のような大きさで作製される。すなわち、液滴が存在する場合において、負荷インピーダンスの値がキャパシタＣＬと同様のオーダーになるような大きさで、蓄積キャパシタＣｓは作製される。さらに、蓄積キャパシタＣｓは、結合キャパシタＣｃより値が１−２桁大きいような、大きさに作られる。その後、センサロウ選択ラインＲＷＳ１０４上のパルスΔＶＲＷＳによってＥＷ駆動電極１５２の電圧に摂動ΔＶＷＲＩＴＥが生じると、結合キャパシタＣｃの影響によって検知ノード１０２で電位の摂動ΔＶＳＥＮＳＥが生じる。検知ノード１０２で電位の摂動ΔＶＳＥＮＳＥは、下式により近似される。
【００８４】
【数４】
2018077483.tif 000007
【００８５】
ここで、ＣＤＩＯＤＥは、ダイオード１４８の静電容量を示しており、ＣＴは、トランジスタ９４の寄生静電容量を示している。一般に、結合キャパシタＣｃが寄生キャパシタンスＣＤＩＯＤＥおよびＣＴより大きくなるように回路設計される。その結果、検知ノード１０２での電圧の摂動ΔＶＳＥＮＳＥは、ＥＷ駆動電極１５２での書き込みノード電圧の摂動ΔＶＷＲＩＴＥに概ね類似するものとなる（これが必ず必要ということではない）。キャパシタＣｓは二重の機能を有する。すなわち、キャパシタＣｓは、アレイ素子に書き込まれるエレクトロウェッティング電圧を蓄積する蓄積キャパシタとして機能する。さらに、キャパシタＣｓは、インピーダンスを検知する場合、参照キャパシタとしても機能する。そのインピーダンスは、基本的に、Ｃｓを液滴静電容量Ｃｄｒｏｐと比較することにより計測される。
【００８６】
センサロウ選択ラインＲＷＳ１０４にパルスを発することの包括的な結果は、検知ノード１０２で電位が量ΔＶＳＥＮＳＥだけ摂動されることである。量ΔＶＳＥＮＳＥは、ＲＷＳパルスが継続する間、キャパシタＣＬで表されるインピーダンスに依存する（さらに、ＣＬは特定のアレイ素子に位置するあらゆる液滴の存在、サイズおよび構成に依存する）。その結果、トランジスタ９４は、ＲＷＳパルスがセンサロウ選択ラインＲＷＳ１０４に印加されるＲＷＳ動作の間、所定の期間だけオンに切り換えられる。センサ出力ラインＣＯＬ１０６は、カラム出力回路７０の一部を形成する好適なバイアス素子（例えば抵抗またはトランジスタ、不図示）によりロードされる。なお、当該カラム出力回路は、同じカラム内の各アレイ素子に共通のものである。従って、トランジスタ９４は、ソースフォロアーとして働く。そして、ロウ選択動作の間、センサ出力ラインＣＯＬ１０６で現れる出力電圧は、キャパシタＣＬで表されるインピーダンスの関数となる。その後、この電圧は、カラム出力回路７０内に含まれる第２段の増幅器によりサンプルされるとともに読み出されうる。そのような回路は、周知の技術を用い実現されうる。周知の技術とは、例えば、先行技術の欄で引用されているように、撮影装置ディスプレイについて開示するような技術である。従って、図２７のアレイ素子回路８５は、ＣＬの値を検知および計測するために動作する。リセットラインＲＳＴ１０８およびＲＳＴＢ２００、センサロウ選択ラインＲＷＳ１０４の選択的アドレス指定するとともに、センサ出力ラインＣＯＬ１０６上の出力をサンプリングすることで、キャパシタＣＬで表されるインピーダンスを、アレイ内の各素子で計測することができる。そして、計測されたインピーダンスは、アレイ内の特定の素子に位置する任意の液滴の存在、サイズ、および、構成を表している。
【００８７】
なお、検知動作に続き、センサロウ選択ラインＲＷＳ１０４上の電圧が初期値に戻されると、ＥＷ駆動電極１５２の電位は検知動作前と概ね同じ値に戻る。この点において、検知動作は有害ではない。確かに、ＥＷ駆動電極１５２に書き込まれたあらゆる電圧は、センサロウ選択ラインＲＷＳ１０４上でＲＷＳパルスが継続する期間（典型例は数マイクロ秒）のみ影響を受ける。なお、この配置において、ＥＷ駆動電極１５２へ導入される追加の直流漏れ経路はない。
【００８８】
なお、各検知動作の初めにリセットラインＲＳＴ１０８およびＲＳＴＢ２００を用いてリセット操作を実行することは、必ずしも必要ではない。状況に応じて検知ノード１０２をリセットすることが、適切かつ／あるいは好まれる場合もある。例えば、一連のセンサ計測がなされる場合、単一リセット動作は、初回の計測が行われる前に実施されうるが、計測と計測との間ではリセットは実行されない。このことは有利でありうる。なぜなら、各計測の直前における検知ノード１０２の電位は、リセット動作の不完全性に起因する変動に左右されない。リセットレベルの変動は、計測過程の間に変動し得る周囲照明および温度等の要因により影響されうる。
【００８９】
本実施形態の操作によれば、ＥＷ駆動電極１５２のアレイに書き込まれた電圧のパターン、および、このパターンの経時的変化に従って、ＡＭ−ＥＷＯＤデバイスは、疎水性表面で液滴を操作するために用いられうる。例えば、時間的に連続する書き込みデータのフレームを、１またはそれ以上の液滴４を操作するためにアレイに書き込むことができる。液滴の操作として、たとえば、ＥＷＯＤ技術について公知であり先行技術欄に記載されているような、液滴の移動、液滴の混合、液滴の分割を実行することができる。ＡＭ−ＥＷＯＤデバイスはまた、センサ機能を実行してアレイ内の各位置に存在する任意の液滴により示されるインピーダンスを検知するために用いられうる。任意の瞬間においてセンサ機能を実行することで、アレイ内の各素子に存在するインピーダンスが計測され、計測されたインピーダンスデータの出力画像およびアレイ全体における出力画像の空間変化を得ることができる。
【００９０】
計測インピーダンスセンサデータの出力画像は、多数の異なる方法で利用されうる。例えば、
１．インピーダンスデータの画像は、アレイ内の液滴４の空間位置を決定するために用いることができる。
２．インピーダンスデータの画像は、アレイ内の液滴４のサイズ（または体積）を決定するために用いることができる。
【００９１】
上述の１番目の利用によれば、液滴の空間位置を検知および決定できるので、書き込まれている液滴操作（例えば、液滴の移動でもよい）が実際正しく実行されていること、および、液滴がアレイ内の意図した場所に実際に位置することが検証できるという点では有利である。液滴位置を検証するためのそのような確認機能を備えることは、意図した利用のための操作の信頼性を向上できるので利点がある。つまり、液滴の移動操作に関連したエラー（例えば、液滴が隣接したアレイ素子の間を移動することが意図されているがそれに失敗する場合）は、液滴４の位置が意図された位置でないことを判断できるセンサ機能により検出される。その後、エラーを補正し、さらに、意図された位置へ液滴の位置を回復するための好適な電圧パターンが、（例えば、コンピュータプログラム制御操作により）計算され、そして、エラーを補正するように実行されうる。
【００９２】
上述の２番目の利用によれば、センサ機能を液滴のサイズ／体積を決定するために用いることができる。既知のアレイ素子で計測されたインピーダンスは、液体により覆われるアレイ素子の面積の関数である。従って、液滴の近くにおいて複数のアレイ素子でインピーダンスを計測することにより、各アレイ素子で計測されたインピーダンスの寄与を合計し、液滴のサイズを計測することができる。
【００９３】
なお、特定の操作モードにおいては、たとえば、液滴を複数のアレイ素子を同時に覆うものとするように、液滴の典型的な直径がアレイ素子サイズより極めて大きいことが有利な場合もある。図２８は、電極４２の２次元アレイの一部の例を示す。電極４２においては、液滴４は複数のアレイ素子を同時に覆う。図２９は、センサ画像の対応する部分を示す。センサ出力画像３０２の各画素は計測されたインピーダンスに従って色付けられており、色が暗いほど計測インピーダンスがより大きいことを表す。図２９の画像のこの部分から、液滴が各アレイ素子を覆う割合がどのようにセンサ画像から決定されうるのかが理解できる。そして、液滴の近くの全アレイ素子からの寄与を足すことにより、総液滴サイズが決定されうることが明らかである。
【００９４】
液滴サイズを決定できることは、多くのアプリケーションで有利である。例えば、ＡＭ−ＥＷＯＤデバイスが化学反応を実施するために用いられる場合、液滴のサイジング機能は、関係している試薬の量を計るために用いることができる。
【００９５】
電圧書き込み機能およびインピーダンス検知機能に関連した制御タイミングは、順応性があり、そして、これら二つの機能は、種々の方法のいずれかと組み合わせて実行することができる。例えば、
Ａ．書き込みデータのフレーム書き込みに続いて、センサデータの画像を計測し、続いて書き込みデータの更なるフレームを書き込み、続いてセンサデータの更なる画像を計測する、というように、デバイスを操作することができる。
Ｂ．書き込みデータの複数フレームの書き込みに続いて、センサデータの単一画像を計測し、続いて書き込みデータの更なる複数フレームを書き込み、続いてセンサデータの更なる画像を計測する、というようにデバイスを操作することができる。
Ｃ．検知データが計測されるのと同時に、書き込みデータが書き込まれるように、デバイスを操作することができる。これは、アレイの所定のロウＮにおける書き込み動作の実行と、アレイの異なるロウＭにおける検知動作の実行とを同時に行うことで達成することができる。ロウドライバ７６およびカラムドライバ７８回路について、ロウの書き込みおよびロウの検知のために必要な時間が同じとなるように構成することで、アレイ内の全てのロウが一度に連続して書き込まれ異なる時間で検知されるようにできるので、特定のロウにおける書き込みおよび検知動作が決して同時とならないようにすることができる。
【００９６】
上述の操作の好ましいモード（Ａ、ＢまたはＣ）は、実施される特定の液滴操作に依存しうる。例えば、液滴混合モードＢのような操作は、電圧書き込みパターンが即時に更新されうるので好適である。そして、この場合、データの書き込みフレーム全てに対してセンサ出力をモニターする必要はない。第２の例では、液滴移動の操作について、モードＣは有利であるといえる。なぜなら、検知動作および書き込み動作を同時に行うことで、書き込まれたデータパターンを即時に更新することができるため、素早い動きを達成することが可能となるとともに、センサ機能によってエラー検出を行うことができる。
【００９７】
なお、特定の状況においては、ＡＭ−ＥＷＯＤ書き込み電圧ＶＷＲＩＴＥがソースアドレス指定ライン６２を経由しＥＷ駆動電極１５２に書き込まれる間、リセット動作を実行することも、有利でありうる。
【００９８】
これは、例えば、アレイの一つのロウにおいてアレイ素子に対する検知動作を行うのと同時に、異なるロウにおけるアレイ素子のＥＷ駆動電極１５２に電圧を書き込むことが望まれる上述のモードＣを実行している場合にあてはまる。なぜなら、書き込み動作中にＥＷ駆動電極１５２で電圧の急上昇（step in voltage）が発生すると、この電圧の一部が結合キャパシタＣｃ１４６を経由し検知ノード１０２に結合するためである。これは、書き込み電圧ＶＷＲＩＴＥが書き込まれるロウのトランジスタ９４をある程度オンにする効果がある。これにより、センサ出力ラインＣＯＬ１０６の電位が影響され、そして、検知されるロウのセンサ機能が影響されてしまう。この問題点は、書き込まれるロウにリセット操作を実行することにより回避可能である。それにより、このロウの素子に係る検知ノード１０２の電位を保ち、トランジスタ９４がオンにされることを防止できる。
【００９９】
この実施形態の利点は以下のとおりである。
・  ＥＷ駆動電極１５２へプログラムされた電圧ＶＷＲＩＴＥは、検知動作を実行することで損なわれることはなく、センサロウ選択ラインＲＷＳ１０４上にセンサロウ選択パルスが印加されている間、短時間だけ乱されるのみである。
・  センサ機能を追加することによってＥＷ駆動電極１５２への直流漏れ経路が追加発生しない。つまり、標準的なＡＭ−ＥＷＯＤと同様に、トランジスタ６８を通るＥＷ駆動電極１５２に書き込まれる電荷の漏れ経路のみが存在する。
・  ＥＷ駆動電極１５２に高電圧を書き込むことが要求される場合、高電圧互換性のあることが特に要求される唯一のアクティブデバイスが、スイッチトランジスタ６８である。特にデバイス９４、１４８、および、２０２は、高電圧互換性であることは要求されない。これは、トランジスタ９４がアナログ機能を有しており、ロバスト性（例えばＬＤＤ、ＧＯＬＤ、伸長、等）を向上するデバイスの工学技術が必要とされる場合に、性能が損なわれうるという点において、トランジスタ９４に対して特に重要である。９４、１４８、および、２０２を、標準的な低電圧デバイスとし得る回路配置は、これらのデバイスのレイアウトにおける設置面積を小さくすることができる点においても有利である。これは、アレイ素子サイズの物理的大きさをより小さなものとし、かつ／または、アレイ素子内に他の回路を含めるためのスペースを作りうる。
・  回路部品を低電圧で動作させることで回路の生産性を改善させることができ、さらに、製品のロバスト性を向上させることができる。
【０１００】
なお、検知ノード１０２がＥＷ駆動素子１５２に直流結合された（例えば、結合キャパシタＣｃ１４６を短絡に取り替える等）場合に、これらの利点の全てが実現されないもある。この場合、更なる漏れ経路がＥＷ駆動電極１５２に発生する（なお、逆バイアスダイオード１４８を経由して漏れる）。書き込まれたＥＷ駆動電圧ＶＷＲＩＴＥは、検知動作を実行することにより破壊される。そして、トランジスタ９４およびダイオード１４８の端子を横断するように高電圧が発生する。
【０１０１】
典型的な設計において、蓄積キャパシタＣｓの値は、比較的大きくてもよく、例えば、数百フェムトファラッド（ｆＦ）としてもよい。それゆえ、レイアウトエリアを最小化するために、ＭＯＳキャパシタとしてこのデバイスを実現することは有利である。
【０１０２】
本発明の第２の実施形態に係るアレイ素子回路８５ａを図３０に示す。本実施形態は、キャパシタＣｓ５８がゲートＰ−Ｉ−Ｎダイオード１４４に置換されていることを除いて、図２１を参照しつつ上述されている第１の実施形態と同一である。ゲートダイオードは以下のように接続される。すなわち、アノードとカソードとは共に接続され、かつ、センサロウ選択ラインＲＷＳ１０４に接続される。そして、ゲート端子は、ＥＷ駆動電極１５２に接続される。
【０１０３】
第２の実施形態の動作は、第１の実施形態の動作と同一である。つまり、ゲートＰ−Ｉ−Ｎダイオード１４４は、第１の実施形態のキャパシタＣｓの機能を実行する。一般に、センサロウ選択ラインＲＷＳ１０４上に供給されたパルスの電圧レベルは、ゲートＰ−Ｉ−Ｎダイオード１４４の静電容量がＲＷＳ電圧のハイおよびロウレベルの両方に対して最高レベルで維持されるように調整される。
【０１０４】
この実施形態の利点は、キャパシタの機能を実行するゲートＰ−Ｉ−Ｎダイオード１４４を用いることにより、（静電容量を維持するべく）デバイスにかかる電圧が常に所定の閾値レベル以上となるように、ＲＷＳパルスに割り当てられる電圧レベルを調整する必要がないことである。これは、ハイおよびロウレベルのＲＷＳパルスの電圧レベルが、例えばＥＷ駆動電圧のプログラムされた範囲内に完全に包含されていることを意味する。従って、アレイ素子回路８５ａ全体として必要な電圧の全範囲は、ＭＯＳキャパシタをキャパシタＣｓ５８として用いる第１の実施形態のものと比べ減少する。
【０１０５】
この利点は、ＭＯＳキャパシタのレイアウト設置面積と比較してゲートダイオードのレイアウト設置面積を小さく維持している限り、実現される。レイアウト設置面積を小さくすることは、上述の理由により、アレイの回路素子の物理サイズを最小化する観点から有利である。また、本実施形態は、反対方向に接続されたゲートＰ−Ｉ−Ｎダイオード１４４、すなわち、アノードおよびカソード端子の両方がＥＷ駆動電圧１５２に接続され、ゲート端子がセンサロウ選択ラインＲＷＳ１０４に接続されたゲートＰ−Ｉ−Ｎダイオード１４４についても実施されうることは、当業者にとって明らかであろう。
【０１０６】
第１および第２の実施形態の回路を種々の点から変更し得ることは当業者には自明であろう。例えば、ソースフォロアートランジスタ９４およびスイッチトランジスタ６８は、両方とも、ｎＴＦＴデバイスよりむしろｐＴＦＴデバイスで実現可能である。
【０１０７】
このように変更したとしても、上述の回路の基本動作に実質的な影響はない。それゆえ、簡略化のため、更に詳細な説明を行うことはここでは省略する。
【０１０８】
本発明の第３の実施形態に係るアレイ素子回路８５ｂを図３１に示す。本実施形態は、ダイオード１４８および２０２が取り除かれ、リセットラインＲＳＴＢ２００が取り除かれ、そして、以下の追加のアレイ要素が加えられていることを除いて、第１の実施形態と同様である。
・  ｎ型トランジスタ２０６
・  アレイにおける全素子に共通の電源供給ラインＶＲＳＴ２０８。
【０１０９】
本実施形態において、リセットラインＲＳＴ１０８は、トランジスタ２０６のゲートに接続される。トランジスタ２０６のソース端子およびドレイン端子は、検知ノード１０２および電源供給ラインＶＲＳＴ２０８にそれぞれ接続される。
【０１１０】
本実施形態の動作は、リセット動作が実行されることを除き第１の実施形態に記載されているのと同様である。本実施形態において、リセットは、リセットラインＲＳＴ１０８を高い論理レベルに設定することにより実行される。これにより、トランジスタ２０６をオンとして、検知ノード１０２の電位を電源供給ラインＶＲＳＴ２０８上のリセット電位へ充電／放電することができる。リセット動作が実行されていない場合、スイッチトランジスタ２０６がオフに切り替わるように、リセットラインＲＳＴ１０８は低い論理レベルへ切り換えられる。
【０１１１】
第１の実施形態に対する本実施形態の利点は、ダイオード素子を必要とすることなく実行できることである（ダイオードは、製造過程内で標準ライブラリ構成（standard library components）として利用可能でないこともある）。本実施形態の更なる利点は、アレイ素子回路８５がｎ型ＴＦＴ構成のみを必要とし、そのため、（ｎ型デバイスのみが利用可能である）単一チャネル製造工程内での実施に対して好適であることである。
【０１１２】
第４の実施形態のアレイ素子回路８５ｃは図３２で示される。
【０１１３】
本実施形態は、ダイオード１４８および２０２が取り除かれ、そして、以下の追加のアレイ要素が加えられていることを除いて、第１の実施形態の図２７と同様である。
・  ｐ型トランジスタ２０５
・  ｎ型トランジスタ２０６
・  アレイにおける全素子に共通の電源供給ラインＶＲＳＴ２０８。
【０１１４】
リセットラインＲＳＴ１０８は、トランジスタ２０６のゲートに接続される。リセットラインＲＳＴＢ２００は、トランジスタ２０５のゲートに接続される。トランジスタ２０５および２０６のソースは共に接続され、そして、検知ノード１０２に接続される。トランジスタ２０５および２０６のドレインは共に接続され、そして、電源供給ラインＶＲＳＴ２０８に接続される。
【０１１５】
本回路の動作は、リセット動作が実行されることを除き、図２７における第１の実施形態に係る記載と同様である。本実施形態において、リセット動作は、リセットラインＲＳＴ１０８を高い論理レベルに、そして、リセットラインＲＳＴＢ２００を低い論理レベルに設定することで実行される。これにより、トランジスタ２０５および２０６がオンとされ、検知ノード１０２の電位を電源供給ラインＶＲＳＴ２０８上のリセット電位へ充電／放電することができる。リセット動作が実行されていない場合、スイッチトランジスタ２０５および２０６がオフに切り替わるように、リセットラインＲＳＴ１０８およびＲＳＴＢ２００は低い論理レベルおよび高い論理レベルへそれぞれ切り換えられる。
【０１１６】
この実施形態の利点は以下である。
・  リセット動作が実行される場合、図２７、３０および３１のようにダイオードまたは単一スイッチトランジスタによりリセットが実行される場合よりも、検知ノード１０２が電源ラインＶＲＳＴ２０８上のリセット電位へ急速に放電される。これにより、検知ノード１０２がリセットされる電圧が素子毎にバラつくことを低減できる。
・  リセットラインＲＳＴ１０８およびＲＳＴＢ２００に印加される論理信号の電圧レベルを同じにできる。これにより、第一の実施形態に比べ、駆動回路の設計を単純にできる。
・  アレイ素子回路８５は、ダイオードを必要とすることなく実現される。これは、薄膜ダイオードが標準回路素子でないプロセスにおいて有利な場合がある。
【０１１７】
本発明の第５の実施形態に係るアレイ素子回路８５ｄを図３３に示す。本実施形態は、兼用ラインＲＳＴ／ＲＷＳ１７０を形成するために、ロウ選択ラインＲＷＳおよびリセットラインＲＳＴが共に接続されることを除いて、第１の実施形態と同様である。
【０１１８】
アレイ素子回路８５ｄの動作は、第１の実施形態と同様である。初めに、検知ノード１０２は、以下のようにリセットされる。すなわち、ラインＲＳＴ／ＲＷＳ１７０をバイアスダイオード１４８の順方向化に充分な電圧レベルＶ１（voltage level V1 sufficient to forward bias diode 148）へ切り換えるとともに、バイアスダイオード２０２の順方向化に充分な電圧へとにリセットラインＲＳＴＢ２００を接続することでリセットされる。そして、ラインＲＳＴ／ＲＷＳ１７０をより低い電圧レベルＶ２に切り換えることで、ダイオード１４８が逆バイアスされるとともに、リセットラインＲＳＴＢ２００は、ダイオード２０２が逆バイアスになるように高い値に設定される。そして、ロウ選択動作の間、ラインＲＳＴ／ＲＷＳ１７０は第３の電圧レベルＶ３へ切り換えられ、Ｖ３−Ｖ２の大きさのステップ電圧が形成されるので、ＥＷ駆動電極１５２および検知ノード１０２で電圧に摂動が生じる。これにより、インピーダンスＣＬを計測することが可能になる。回路を適切に動作させるために要求されることは、電圧レベルＶ２およびＶ３がＶ１より小さくなければならないこと、およびロウ選択動作の間はバイアスダイオード１４８を順方向化しないことである。
【０１１９】
本実施形態の利点は、リセット動作を実行するための能力を維持しつつ、アレイ素子に必要な電圧ラインの数が第１および第２の実施形態に比べ一つ減らせることである。
【０１２０】
第６の実施形態に係るアレイ素子回路８５ｅを、図３４に示す。本実施形態は、共通接続、ＲＷＳ／ＲＳＴＢライン２０４を形成するために、ＲＳＴＢおよびＲＷＳラインが共に接続される点を除いて、第５の実施形態と同様である。動作は、第１の実施形態と類似する。リセット動作を実行するために、リセットラインＲＳＴ１０８は、バイアスダイオード１４８を順方向化するのに充分なリセット電圧ＶＲＳＴにセットされる。そして、同じリセット電圧ＶＲＳＴが、ＲＷＳ／ＲＳＴＢライン２０４へ印加される。これにより、検知ノード１０２はリセット電圧ＶＲＳＴにリセットされる。ロウ選択操作を実行するために、リセットラインＲＳＴ１０８へ適切な電位を印加してダイオード１４８を逆バイアスにするとともに、ＶＲＳＴを超える電圧レベルＶ５をＲＷＳ／ＲＳＴＢライン２０４へ印加する。ダイオード２０２は逆バイアスになり、そしてオフされる。これと同時に、検知ノード１０２の電位は、電圧の差Ｖ５−ＶＲＳＴおよび第１の実施形態に記載の種々の回路静電容量にに依存する量だけ摂動が生じる。
【０１２１】
第１の実施形態と比較した第６の実施形態の利点は、アレイ素子に必要な電圧ラインの数が一つ減ることである。第５の実施形態と比較した第６の実施形態の利点は、動作中にＲＷＳ／ＲＳＴＢライン２０４へ二つの異なる電圧レベルのみを印加すればよいことである。これは、接続を駆動ために必要な制御回路を単純化できるという利点を有する。
【０１２２】
さらに、第５および第６の実施形態が、ソースフォロアートランジスタをｐ型トランジスタで実現できるとともに、ロウ選択動作をＲＷＳ／ＲＳＴ、ＲＷＳ／ＲＳＴＢラインへ負のパルスを印加することにより実現されることは、当業者には明らかであろう。
【０１２３】
本発明の第７の実施形態に係るアレイ素子回路８５ｆを図３５に示す。本実施形態は、ゲートＰ−Ｉ−Ｎダイオード１４４のアノード端子をセンサロウ選択ラインＲＷＳ１０４へ接続する代わりに、バイアス供給ＶＢＲ１７２に接続することを除いて、第２の実施形態と同様である。この接続は、同じロウの各アレイ素子に対して別々に駆動されうる。バイアス供給ＶＢＲは、ゲートＰ−Ｉ−Ｎダイオード１４４が常に逆バイアスになるように、センサロウ選択ラインＲＷＳ１０４の電圧に対して常に負である電圧にセットされる。
【０１２４】
回路の動作は、バイアス供給ＶＢＲ１７２が回路の動作中はバイアスＶＸで維持されることを除いて、第２の実施形態の操作に本質的に類似する。なお、バイアスＶＸは、センサロウ選択ラインＲＷＳ１０４のバイアス電圧より低い電圧である。これにより、ゲートＰ−Ｉ−Ｎダイオード１４４を、ＶＸの関数であるバイアス依存性を有する電圧依存キャパシタのように機能させることができる（先行技術の記載参照）。
【０１２５】
ＲＷＳパルスの高低レベルの動作範囲およびＶＸとして適切な値を選ぶことにより、ゲートＰ−Ｉ−Ｎダイオード１４４を、その値がＶＸの選択に依存する可変キャパシタとして機能させることができる。全体回路は、その静電容量が変更可能なキャパシタとしてゲートＰ−Ｉ−Ｎダイオード１４４が記載されている第２の実施形態と同様に機能する。それゆえ、当該回路は、その静電容量が高い値または低い値のいずれに設定されているかに従って、異なる範囲で効果的に機能させることができる。
【０１２６】
この実施形態の回路の利点は、静電容量が固定値として設定されている場合よりも、より高い範囲の液滴インピーダンスを検知可能であることである。更なる利点として、回路成分を追加することなく一つのバイアスラインのみを追加することにより、可変キャパシタを実現できることである。
【０１２７】
本実施形態は、可変静電容量に係る特に好適な実施例を開示するものであるが、可変または電圧依存キャパシタを実現するために他の種々の方法を用いてよいことは、当業者には明らかであろう。例えば、スイッチとして機能するＴＦＴを追加してもよい。これらは、回路に追加キャパシタ素子を含めるか含めないかを切り換えるために構成されうる。これらは、キャパシタＣｓに直列または並列のいずれかに構成可能である。
【０１２８】
本発明の第８の実施形態は、センサロウ選択ラインＲＷＳ１０４に印加される電圧パルスがＮ多重パルスから成るように構成される点において、前述の実施形態と同様である。つまり、Ｎ＝４（Ｎはパルス数を示す）の場合においては、図３６に示すように、センサロウ選択ラインＲＷＳ１０４に印加されるロウ選択パルス１８０が構成される。また、同図において比較して示されているのは、前述の実施形態についてセンサロウ選択ラインＲＷＳ１０４に印加されるロウ選択パルス１８２である。
【０１２９】
回路の機能は、その他の点において第１の実施形態で記載されたのと同一である。しかしながら、変更されたＲＷＳパルス１８０に対するアレイ素子回路８５の応答は、液滴インピーダンスの構成成分に従って異なりうる。これは、図８を参照すれば理解可能である。電圧パルスが合成液滴インピーダンスを横断して印加された場合、中間ノード４７の応答は時間に依存する。このノードは、成分値ＲｄｒｏｐおよびＣｄｒｏｐに応じて、充電／放電するための所定時間が必要である。これらの成分値は、液滴の構成に依存する。それゆえ、回路の応答性は、センサロウ選択ラインＲＷＳ１０４に印加されたＲＷＳパルスの数および持続時間の関数となる。
【０１３０】
本実施形態によれば、多重インピーダンスの計測を一連して行うことができる。なお、ロウ選択パルスを構成する成分パルスの数Ｎは、個別の計測各々に対して異なるものである。２つまたはそれ以上の異なる値Ｎに対してセンサ出力を決定することにより、液滴静電容量ＣＬの周波数依存性を計測できる。絶縁キャパシタンスＣｉは通常既知の値であるので、インピーダンス成分ＣｄｒｏｐおよびＲｄｒｏｐに関する情報を決定するために、この方法を更に用いることができる。これらは、伝導率等の液滴構成に関連するため、液滴構成に関する情報を決定することができる。
【０１３１】
本動作モードにおいて、必須ではないが、センサロウ選択ラインＲＷＳ１０４上のＲＷＳパルスがハイレベルとなる合計時間が各Ｎに対して同じとなるよう設定することは有用である。これにより、Ｎの値に関わらず、同じ時間量に対して、ソースフォロアートランジスタ９４が（種々のインピーダンスにより決定される範囲において）オンになることが保証される。
【０１３２】
本発明の第９の実施形態に係るアレイ素子回路８５ｇを、図３７に示す。これは、集積インピーダンスセンサを有するＡＭ−ＥＷＯＤデバイスのための代替的アレイ素子回路からなる。
【０１３３】
その回路は次の素子を含む。
・  スイッチトランジスタ６８
・  キャパシタＣｓ１９０
・  キャパシタＣｐ１９２
・  結合キャパシタＣｃ１４６
・  ダイオード１４８
・  トランジスタ９４
・  トランジスタ１８６
アレイ素子回路８５ｇには、以下のような接続が設けられる。
・  同じカラムのアレイ素子回路８５ｇ間に共有されるソースアドレス指定ライン６２
・  同じロウのアレイ素子回路８５ｇ間に共有されるゲートアドレス指定ライン６４
・  同じロウのアレイ素子回路８５ｇ間に共有されるセンサロウ選択ラインＲＷＳ１０４・  アレイ内の全アレイ素子回路８５ｇに共有の電源供給ラインＶＳＳ１８４
・  同じカラムのアレイ素子回路８５ｇ間に共有されるセンサ出力ラインＣＯＬ１０６。
【０１３４】
各アレイ素子は、電圧ＶＷＲＩＴＥをプログラム可能なＥＷ駆動電極１５２を含む。同様に、ＥＷ駆動電極１５２と対向基板３６との間のインピーダンスに相当する負荷素子ＣＬ１５４を示す。ＣＬの値は、前述の実施形態のように、アレイ内のアレイ素子における任意の液滴の存在、サイズ、および、構成に依存する。
【０１３５】
上記回路は次のように接続される。
【０１３６】
ソースアドレス指定ライン６２は、トランジンタ６８のドレインに接続される。ゲートアドレス指定ライン６４は、トランジスタ６８のゲートに接続される。トランジスタ６８のソースは、ＥＷ駆動電極１５２に接続される。キャパシタＣｓ１９０は、ＥＷ駆動電極１５２と電源供給ラインＶＳＳ１８４との間に接続される。結合キャパシタＣｃ１４６は、ＥＷ駆動電極１５２とトランジスタ９４のゲートとの間に接続される。ダイオード１４８のアノードは、電源ＶＳＳ１８４に接続される。ダイオード１４８のカソードは、トランジスタ９４のゲートに接続される。スイッチトランジスタＴ３  １８６のドレインは、トランジスタ９４のゲートに接続される。トランジスタＴ３のソースは、電源ＶＳＳ１８４に接続される。トランジスタＴ３  １８６のゲートは、センサロウ選択ラインＲＷＳ１０４に接続される。トランジスタ９４のドレインは、センサロウ選択ラインＲＷＳ１０４に接続される。トランジスタ９４のソースは、センサ出力ラインＣＯＬ１０６に接続される。キャパシタＣｐは、センサノード１０２と電源ＶＳＳ１８４との間に接続される。
【０１３７】
上記アレイ素子回路８５ｇは、以下のように動作する。
【０１３８】
電圧を書き込むために、必要とされる書き込み電圧ＶＷＲＩＴＥは、ソースアドレス指定ライン６２上にプログラムされる。その後、ゲートアドレス指定ライン６４を高電圧に設定することで、トランジスタ６８がオンに切り換えられる。その後、電圧ＶＷＲＩＴＥ（６８の非理想性に起因する微小な正または負の量）は、ＥＷ駆動電極１５２へ書き込まれ、そしてこのノードに存在する静電容量と、特にキャパシタＣｓとに蓄えられる。次に、ゲートアドレス指定ライン６４を低いレベルに設定することで、トランジスタ６８がオフとされ、そして書き込み動作が完了する。
【０１３９】
ＥＷ駆動電極１５２で生じるインピーダンスを検知するために、電圧パルスは、対向基板３６の電極に印加される。その後、この電圧パルスの成分は、ＥＷ駆動電極１５２および検知ノード１０２に交流結合される。検知されるアレイ素子のロウについて、センサロウ選択ラインＲＷＳ１０４は高い電圧レベルに設定される。これにより、スイッチトランジスタＴ３  １８６がオフに切り換えられるので、検知ノード１０２からグランドに通じる直流経路がなくなる。その結果、検知ノード１０２に接続された電圧によって、液滴ＣＬの容量負荷に部分的に依存する範囲で、ソースフォロアートランジスタ９４が部分的にオンとなる。キャパシタＣｐの機能は、対向基板に印加されたパルスから検知ノード１０２へ結合された電圧が、トランジスタ１８６およびダイオード１４８を通る寄生漏れにより、即時に放電されないようにすることができることである。それゆえ、検知ノード１０２の電位が、検知動作の継続中においてトランジスタ１８６およびダイオード１４８を通る漏れにより過度に影響されないよう、Ｃｐは充分に大きく設定されるべきである。
【０１４０】
検知されていないロウ素子に対して、検知ノード１０２へ結合された対向基板３６からの電圧パルス成分がＶＳＳに直ちに放電されるように、トランジスタ１８６はオンに切り換えられたままである。
【０１４１】
好適な動作を実現するためには、センサロウ選択ラインＲＷＳ１０４上のＲＷＳパルスが低レベルである際にソースフォロアートランジスタ９４がオフに切り替わったままであるように、ＲＷＳパルスの低レベルおよびバイアス供給ＶＳＳを決定しなければならない。
【０１４２】
第１の実施形態に比べた本実施形態の利点は、アレイ素子につき必要な電源ラインが一つ少ないことである。
【０１４３】
本発明の第１０の実施形態に係るアレイ素子回路８５ｈを図３８に示す。
【０１４４】
その回路は次の素子を含む。
・  トランジスタ１９６
・  キャパシタＣｓ５８
・  結合キャパシタＣｃ１４６
・  ダイオード１４８
・  トランジスタ２０２
・  トランジスタ９４
・  入力、出力、および、イネーブル端子を含む標準構成のＳＲＡＭセル１９４
アレイ素子回路には以下の接続が設けられる。
・  同じカラムのアレイ素子回路８５ｈ間に共有されるソースアドレス指定ライン６２
・  同じロウのアレイ素子回路８５ｈ間に共有されるゲートアドレス指定ライン６４
・  同じロウのアレイ素子回路８５ｈ間に共有されうる、または、アレイ内の全素子に共有されうる他の代替実施例における、センサイネーブルラインＳＥＮ１９８
・  同じロウのアレイ素子回路８５ｈ間に共有されるセンサロウ選択ラインＲＷＳ１０４・  同じロウのアレイ素子回路８５ｈ間に共有されるリセットラインＲＳＴ１０８
・  同じロウのアレイ素子回路８５ｈ間に共有される第２リセットラインＲＳＴＢ２００・  アレイ内の全アレイ素子回路８５ｈに共有の電源供給ラインＶＤＤ１５０
・  同じカラムのアレイ素子回路８５ｈ間に共有されるセンサ出力ラインＣＯＬ１０６。
【０１４５】
各アレイ素子回路８５ｈは、電圧ＶＷＲＩＴＥをプログラム可能なＥＷ駆動電極１５２を含む。同様に、ＥＷ駆動電極１５２と対向基板３６との間のインピーダンスに相当する負荷素子ＣＬ１５４を示す。ＣＬの値は、アレイ内のアレイ素子に位置する任意の液滴の存在、サイズ、および、構成に依存する。
【０１４６】
上記アレイ素子回路８５ｈは次のように接続される。
【０１４７】
ソースアドレス指定ライン６２は、ＳＲＡＭセル１９４の入力に接続される。ゲートアドレス指定ライン６４は、ＳＲＡＭセル１９４のイネーブル端子に接続される。ＳＲＡＭセルの出力は、トランジスタ１９６のドレインに接続される。トランジスタ１９６のソースは、ＥＷ駆動電極１５２に接続される。センサイネーブルラインＳＥＮ１９８は、トランジスタ１９６のゲートに接続される。キャパシタＣｓ５８は、１９６のソースとセンサロウ選択ラインＲＷＳ１０４との間に接続される。結合キャパシタＣｃ１４６は、１９６のソースとトランジスタ９４のゲートとの間に接続される。ダイオード１４８のアノードは、リセットラインＲＳＴ１０８に接続される。ダイオード１４８のカソードは、トランジスタ９４のゲートおよびダイオード２０２のアノードに接続される。ダイオード２０２のカソードは、リセットラインＲＳＴＢ２００に接続される。トランジスタ９４のドレインは、ＶＤＤ電源供給ライン１５０に接続される。トランジスタ９４のソースは、センサ出力ラインＣＯＬ１０６に接続される。
【０１４８】
上記回路の動作は、デジタル値がＥＷ駆動電極１５２に書き込まれることを除いて、第１の実施形態と同様である。ＥＷ駆動電極１５２に電圧を書き込むために、センサイネーブルラインＳＥＮ１９８をハイに設定することで、トランジスタ１９６はオンに切り換られる。必要なデジタル電圧値（ハイまたはロウ）が、ソースアドレス指定ライン６２にプログラムされる。その後、ゲートアドレス指定ライン６４はハイに設定され、それにより、プログラムされているロウのＳＲＡＭセル１９４がイネーブルされ、そして、ＳＲＡＭセル１９４に所望の論理レベルが書き込まれる。その後、ゲートアドレス指定ライン６４はロウに設定され、書き込み動作が完了する。
【０１４９】
センサ動作を実行するために、センサイネーブルラインＳＥＮ１９８はロウに設定される。そして、回路のセンサ部分の残りは、本発明の第１の実施形態に記載したのと同じ態様で動作する。センサ動作の完了に続いて、センサイネーブルラインＳＥＮ１９８を再びハイに設定することで、ＳＲＡＭセル１９４に保存されたプログラム電圧をＥＷ駆動電極１５２にもう一度書き込むことができる。
【０１５０】
本実施形態の利点は、ＳＲＡＭセル１９４を用いるＡＭ−ＥＷＯＤデバイスの書き込み動作を実行することにより、書き込み電圧は継続的に更新する必要がないという点である。したがって、ＳＲＡＭを用いることにより、前述の実施形態に記載されたような標準的なディスプレイ画素回路を用いる場合に比べて、全体の消費電力を低くできる。
【０１５１】
また、回路の書き込み部分にＳＲＡＭを用いることが、第２〜８の実施形態のいずれか一つと組み合わせられうることは、当業者にとって明らかであろう。
【０１５２】
本発明の第１１の実施形態を図３９に示す。本実施形態は、前述の実施形態において、電圧書き込み機能が選択的アドレス指定スキームで実行されるものである。特に、全アレイを書き換えする必要がないよう、書き込みデータがアレイ内のロウにおける任意のサブセットに書き込まれうるような態様で、変更ロウドライバ７６ｂおよびカラムドライバ７８ｂ回路を構成することができる。図４０は、本実施形態の実施例を示す。同図は、アレイに対して三つの連続するデータフレームを書き込む状態を示すものである。最初のフレーム（フレーム１）では、アレイのロウ３１０全てにデータが書き込まれる。パターンの例が、各アレイ素子の位置において、「１」または「０」として示された書き込みデータで表されている。フレーム２で示される次のフレームにおいて、「１」および「０」の変更データパターンが書き込まれる。このパターンを書き込むために、「１」および「０」のパターンがフレーム１と異なるロウ３１０ｂのデータのみを書き換える必要がある。ロウ３１２ｂは前フレームと同じパターンを有しているので、書き換える必要がない。同様に、フレーム３については、ロウ３１２ｃのデータは変化していないので、ロウ３１０ｃのサブセットのみをもう一度書き換える必要がある。この場合、フレーム３において書き込まれたロウのサブセットは、フレーム２に書き込まれたロウのサブセットと異なる。本明細書の記載に基づけば、図４０に例示された態様およびパターンをどのように一般化すれば、「１」および「０」の任意のパターンを含むフレームの任意のシーケンスをアレイに書き込むことができるのかという点は、当業者には明らかであろう。
【０１５３】
データ書き込みのためのこの方法は、アレイ内の総ロウ数に対して小部分に書き込まれた書き込み電圧を変化しさえすれば、数多くの液滴操作を実行できるので、アレイをアドレス指定するための手法として有利な場合がある。従って、アレイ素子の適切なサブセットに対して選択的にアドレス指定および書き込み、その適切なサブセットに含まれないアレイ素子を排除することも可能である。なお、書き込まれているアレイのサブセットは、書き込みデータの連続フレームの間で変更してもよい。そしてまた、書き込まれているロウのサブセットは、アレイの連続行であることが必ずしも必要でない。
【０１５４】
本実施形態の利点は、選択的アドレス指定を実行することにより、アレイに新たなデータを書き込むのに必要な時間が減ることである。その結果、典型的な液滴操作（例えば、移動、分割そして混合）を実行するのに必要な時間も減る。これは、短い時間に実行されることを要求される液滴操作、例えば所定の比率に敏感な化学反応に対して、特に有利な場合がある。本実施形態の更なる利点は、書き込みデータの変化しないロウを書き換える必要性を低減することにより、ロウドライバ７６ｂおよびカラムドライバ７８ｂ回路で消費される電力も減らすことができることである。
【０１５５】
そのような選択的アドレス指定スキームは、第１０の実施形態に記載のメモリ機能のＳＲＡＭセル１９４が実装されたアレイ素子回路８５に特に好適であることが明らかである。これは、ＳＲＡＭセルが、書き込まれたデータの周期的な更新を必要としないからである。
【０１５６】
本発明の第１２の実施形態を図４１に示す。本実施形態は、センサアレイ素子の全数のサブセットのみがセンサ読み出しデータの所定のフレームで計測されるような態様で、センサ機能の制御回路が、選択的にアドレス指定するためおよびアレイ素子回路８５のセンサ機能を読み出すために用いられる点において、前述の実施形態のいずれかと同様である。
これは、図４１に示すように、変更ロウドライバ回路７６ｃを用いて、選択的な制御を行い、さらにアレイ素子回路８５に駆動パルスＲＳＴ、ＲＳＴＢおよびＲＷＳを印加することで達成される。さらに、変更カラム出力回路７９ｂを用いて、インピーダンスセンサアレイ素子回路８５のセンサ出力ＣＯＬで出力電圧をサンプルおよび計測し、さらに、センサ出力データの所定のフレームに対して全数のアレイ素子のサブセットのみが計測されるな選択的な制御を行うことでも達成されうる。
【０１５７】
この動作モードによれば、液滴４が存在することが分かっている場所の近くのアレイの領域のみが検知されるような態様で、センサ機能を典型的に駆動することができる。これらの領域を正確に検知することは、例えば液滴４の位置および／またはそのサイズを決定するといったセンサ機能における要求を満たす為に一般的に充分である。本実施形態の応用例は図４２に示される。当該例では、二つの液滴４ｂおよび４ｃがアレイの異なる位置に存在する。液滴の近接領域（それぞれハッチング線で図示された３１６ａおよび３１６ｂ）内のアレイ素子のみが検知されるように、ロウドライバ回路７６ｃおよびカラム出力回路７９ｂは構成される。そして、その領域の外側の領域３１４（ハッチング線無しで図示）内のアレイ素子は検知されない。従って、アレイ素子の適切なサブセットについて、適切なサブセットに含まれないアレイ素子が排除されるように、選択的にアドレス指定され、そして、インピーダンスがその場所で検知可能となる。
【０１５８】
なお、検知対象のアレイのサブセットの空間位置は、センサデータの異なるフレームの間で変更可能である。そしてまた、検知されているアレイのサブセットが、アレイの単一連続部分であるよう必要は必ずしもない。
【０１５９】
本実施形態の利点は、アレイのサブセットのみでインピーダンスを検知するような態様でセンサ機能を操作することにより、検知動作を実行するのに必要な時間が減ることである。これにより、第１１の実施形態に記載したように、容易により速い液滴動作を行うことができる。本実施形態の更なる利点は、全アレイのサブセットのみを検知することにより、センサ動作により消費される全電力も減らすことができることである。
【０１６０】
本発明の第１３の実施形態は、第１の実施形態と同様であり、さらに、インピーダンスセンサ機能をキャリブレーションする追加の手段が、アレイ素子回路８５を駆動する方法に導入される。
【０１６１】
センサキャリブレーション機能を含むことに対する動機づけは、通常、実用される同一の基板構成が、処理の変化（例えば、半導体ドーピング濃度の空間的変化、半導体物質内の粒子境界位置、等により）に起因する性能面での何らかの相違を必ず有していることである。その結果、公称的に同一のアレイ素子回路８５からのセンサ出力は、そのように理想的に製造できないことが原因となり、実際には幾分異なりうる。総合的な結果として、インピーダンスセンサ機能により、その出力画像の固定パターンノイズ（ＦＰＮ）がある程度示される。この点、ソースフォロアー入力トランジスタ（トランジスタ９４）の特性が変動することは特に重要であり、センサ出力画像について素子毎に固定されたパターンのノイズ（element-element fixed pattern noise）が発生することを招来する。センサ出力ラインＣＯＬ１０６に出現する電圧を計測するために用いられるカラム増幅回路の特性が変動することもまた重要であり、カラム毎に固定されたパターンのノイズ（fixed pattern noise that is column-column dependent）を導く。
【０１６２】
単純なノイズモデルによれば、ＦＰＮは二つの成分を有するものとして考えることができる。
（ｉ）オフセット成分。当該オフセット成分は、各アレイ素子センサ出力について一定のオフセットである（すなわち、インピーダンスの値に独立である）。ＦＰＮのオフセット成分は、アレイの各素子に対して異なる値を仮定するパラメータＫで示すことが可能である。
（ｉｉ）ゲイン成分。当該ゲイン成分に関しては、各アレイ素子センサ出力がゲインパラメータＭを有しており、インピーダンスＪの真の値は、Ｊ＝ＭＩの関係により実際に計測したＩに関連している。ここで、ゲインパラメータＭは、アレイの各素子に対して異なる値と想定される。
【０１６３】
本発明に係る本実施形態は、背景固定パターンのノイズパターンを計測するようなアレイ素子回路８５を駆動方法を用いるものである。このノイズパターンは、例えばコンピュータにおける画像処理方法を用いてセンサデータの測定画像から取り除くことができる。
【０１６４】
第１３の実施形態に係るキャリブレーション方法の基本的な方法論は、図４３に概略的に示されており、以下に説明するとおりである。
（１）一以上のキャリブレーション画像Ａ（例えばＡ１、Ａ２等）を取得する。なお、キャリブレーション画像Ａは、各アレイ素子に存在する固定パターンノイズの背景の尺度となる。
（２）センサ画像Ｓを、第１の実施形態に記載されているような通常の方法で取得する。（３）キャリブレーションされたセンサ出力画像Ｃを、何らかの外部手段（例えば、センサ出力データを処理するコンピュータ３１８）により計算する。なお、キャリブレーションされたセンサ出力画像は、センサ画像およびキャリブレーション画像の関数、例えばＣ＝ｆ（Ａ，Ｓ）である。
【０１６５】
本実施形態によれば、ＡＭ−ＥＷＯＤデバイスのアレイ素子回路８５は、図２７に示された第１の実施形態に用いられるものと同じである。
【０１６６】
電圧は、前述されたのと同一の方法を用いてアレイに書き込むことができる。同様に、計測センサ画像は、前述された方法を用いて取得することができる。キャリブレーションセンサ出力画像は、図２７に示されたアレイ素子回路８５に様々なタイミングシーケンスを実行することにより取得することができる。駆動信号ＲＳＴ、ＲＳＴＢおよびＲＷＳを表し、センサ画像Ｓを取得するために用いられるセンサタイミングシーケンス３２０、および、キャリブレーション画像Ａを得るために用いられるキャリブレーションタイミングシーケンス３２２を、両方とも図４４に示す。さらに、印加されたセンサ信号のタイミングおよび電圧レベルについて、以下に説明する。
【０１６７】
アレイ内の素子に係るキャリブレーション画像を得るために、まずキャリブレーション電圧を選択し、そして、リセット電圧ＶＲＳＴをＶＲＳＴ１で示される値にセットする。その後、ＲＳＴ１０８を高い論理レベルに、かつ、ＲＳＴＢ２００を低い論理レベルに設定することにより、リセット動作はオンになる。これらの電圧レベルの両方に関する電位は電圧ＶＲＳＴ１であり、そして結果的に、検知ノード１０２は当該電圧ＶＲＳＴ１で維持される。ＲＳＴを高い論理レベルで維持するとともにＲＳＴＢを低い論理レベルで維持した状態で、振幅ΔＶＲＷＳの電圧パルスがセンサロウ選択ラインＲＷＳ１０４に印加される。しかしながら、リセットがオンに切り換えられたままなので、検知ノード１０２は、電位ＶＲＳＴ１に固定されたままであり、ＲＷＳ上の電圧パルスにより影響されない。
【０１６８】
上述のように、トランジスタ９４（カラム増幅器７９の一部を形成する好適なバイアスデバイス（例えば抵抗）によりロードされる）はソースフォロアーとして動作し、そしてセンサ出力ラインＣＯＬ１０６に出現する出力電圧は、このトランジスタの特性と電圧ＶＲＳＴ１の特性との関数となる。そして、ＣＯＬでの電圧を、センサ画像を計測するのに用いられたのと同一の方法で、カラム増幅器７９によりサンプルするとともに読み出すことが可能となる。
【０１６９】
それゆえ、キャリブレーション画像Ａを取得するために用いられたタイミング概略図３２２と、センサ画像Ｓを取得するために用いられたタイミング概略図３２０とは類似しており、ＲＷＳ電圧パルスの継続中にリセットがオンに切り換えられたままであることのみが異なる。
【０１７０】
キャリブレーションタイミング概略図３２２を用いセンサを操作することにより、画像データのキャリブレーションフレームが得られる。このキャリブレーション画像は、基本的に、電圧ＶＲＳＴ１が各アレイ素子回路８５の検知ノード１０２に印加される場合、センサ電子回路の出力を示す。従って、キャリブレーション画像は、センサ読み出し電子回路に関連したオフセット固定パターンノイズの写像といえる。センサデータＣ１のキャリブレーションされた画像は、キャリブレーション画像Ａ１を用いる次の関数の数値を求めることにより取得できる。
【０１７１】
【数５】
2018077483.tif 000008
【０１７２】
ここで、Ｓはセンサ出力画像（キャリブレーションなし）であり、そして上述の減算は各アレイ素子に対して個別に実行される。そして、上述の演算は、出力信号処理を電子手段（例えばコンピュータ）により実行することで行われる。この動作モードによれば、ＶＲＳＴ１は、トランジスタ９４がちょうどオンにされる値に対応するように選択可能である。例えば、ＶＲＳＴをトランジスタ９４の平均閾値電圧と等しく設定してもよい。キャリブレーション方法のこのように実行することの利点は、キャリブレーション画像Ａ１を取得することにより、固定パターンノイズのオフセット成分をセンサデータの画像から除去できることである。
【０１７３】
単一のキャリブレーション画像が取得されそして減算される当該キャリブレーション方法は、「ワンポイントキャリブレーション」と呼ばる。ワンポイントキャリブレーションは、実行するのにシンプルであるとともに、ＦＰＮのオフセット成分を取り除くことにおいても効果的である。他方、ワンポイントキャリブレーションは、ＦＰＮのゲイン成分を定量化および除去できない点において、不利な点を有する。
【０１７４】
それゆえ、他の実施例として、二つのキャリブレーション画像Ａ１およびＡ２を得ることも可能である。Ａ１は上述のように取得可能である。そして、Ａ１を取得するために用いられたのと同一のタイミングシーケンスを用い、ＶＲＳＴ２で示されるＶＲＳＴの異なる値を用いることで、Ａ２も取得できる。典型的には、ＶＲＳＴ２を、トランジスタ９４がオンにされる状態に対応するように選択することができる。例えば、トランジスタ９４の平均閾値電圧プラス３ＶにＶＲＳＴ２を設定してもよい。二つのキャリブレーション画像Ａ１およびＡ２を用いることで、ツーポイントキャリブレーションを実行することができる。それにより、オフセット成分およびゲイン成分の両方を除去することができる。ツーポイントキャリブレーションを実行する一方法によれば、キャリブレーションされたセンサ画像Ｃ２は次の関数から得られうる。
【０１７５】
【数６】
2018077483.tif 000009
【０１７６】
上式において、各項はデータのアレイに対応する。そして除算は、アレイにおける各素子毎に、素子上で実行される。上述のように、Ｃ２の演算は、例えばコンピュータ３１８を用いる出力信号処理により実行されうる。
【０１７７】
そして、上述のワンポイントおよびツーポイントキャリブレーション方法は、センサ出力画像から固定パターンノイズを除去するための典型的な方法である。例えば複数のキャリブレーション画像を用いそして負荷インピーダンスの関数として固定パターンノイズに対する多項式モデルを仮定することにより、他のキャリブレーション方法を工夫してもよい。しかしながら、大多数の実用例においては、上述のワンポイントキャリブレーションおよびツーポイントキャリブレーションが、固定パターンノイズの除去または実質的な低減のために効果的であると期待される。
【０１７８】
なお、ワンポイントまたはツーポイントキャリブレーションのいずれかを実行する際に、新たなキャリブレーション画像Ａ１（またはＡ１およびＡ２）を、Ｓの新たな値各々に対して取得する必要はない。その代わりに、新たなキャリブレーション画像を時々、例えば数秒毎に取得し、これらのキャリブレーション画像を（例えばコンピュータ３１８内の）メモリに保存し、そして、直近に取得された一連のキャリブレーション画像に基づいてキャリブレーション演算を実行することが好ましい。
【０１７９】
なお、特定のアレイ素子に液体が存在している場合または不在の場合のいずれにおいても、上述のキャリブレーション方法は等しく好適に機能する。なぜなら、いずれの場合においても、検知ノード１０２がＶＲＳＴに固定されているとともに、ＥＷ駆動電極１５２にインピーダンスに影響されないからである。
【０１８０】
なお、上述の説明においては、ＲＷＳ入力に振幅ΔＶＲＷＳのパルスを保持しつつ、キャリブレーション画像Ａ１およびＡ２が取得されている。センサ画像Ｓを得るタイミングとキャリブレーション画像Ａ１およびＡ２を取得するタイミングとは、ＲＳＴおよびＲＳＴＢ信号のタイミングにおいてのみ相違するので、そのようなタイミングスキームは、実行するのに好適である。しかしながら、キャリブレーション画像Ａ１およびＡ２を取得する際にＲＷＳへパルスを印加することは必須ではなく、ＣＯＬで出力を単に計測することも可能である。
【０１８１】
上述のキャリブレーション動作モードの利点は、固定パターンノイズがセンサ出力画像から除去可能な点である。これは、液滴インピーダンスを精密にアナログ測定することが必要なセンサアプリケーション、例えば液滴体積を決定するために、特に有用であろう。上述のキャリブレーションされたモードを実行することにより、インピーダンスの測定や、判断された液滴４のサイズに係る精度を向上することができるであろう。
【０１８２】
なお、成分のミスマッチに起因する固定パターンノイズを除去することと同様に、上述のキャリブレーション方法は、周囲の状態の変化に起因するノイズを除去するためにも効果的でありうる。周囲の状態の変化として、たとえば、温度または照明レベルが、経時的にあるいはアレイの空間的位置に応じて変化ことが挙げられる。これは、上述のように実行されるキャリブレーションを用いるモードにおいて操作することの更なる利点である。
【０１８３】
第１３の実施形態は、第１の実施形態の動作の変更例であるように記載されているが、キャリブレーションを実行するための同じ方法を、上述されているのと同一または類似の駆動手段を用いて本発明の他の実施形態に同様に適用できることは、当業者には理解されるであろう。例えば、デバイスが図３１に示すアレイ素子回路８５を有する第３の実施形態の場合、キャリブレーション画像Ａ１（またはＡ１およびＡ２）はリセット機能を保持することで取得される。これは、検知ノード１０２でバイアスＶＲＳＴが維持されるよう、リセットトランジスタ２０６をオン状態に維持することにより達成される。そして、キャリブレーション画像およびキャリブレーションされたセンサ出力画像Ｃ１（またはＣ２）は、前述と同じ方法で取得される。
【０１８４】
第１４の実施形態は、前述の実施形態において、液滴が伝導水性溶媒に浸した非極性物質（例えば油）から成るものである。ここで、本実施形態の利点は、非極性である液体を制御、操作、および検知するためにデバイスが使用可能な点である。
【０１８５】
前述の実施形態のアレイ素子回路８５は、いずれも、二重の機能を実行するために薄膜電子回路が基板上に配置されているＡＭ−ＥＷＯＤデバイスにおいて実施されうることは、当業者にとって明らかであろう。なお、二重の機能とは、ＥＷＯＤ電圧をプログラムすること、および、アレイでの多数の位置の静電容量を検知することである。
【０１８６】
集積駆動電子回路およびセンサ出力電子回路のための好適な技術は、先行技術欄に記載されている。
【０１８７】
そのようなＡＭ−ＥＷＯＤデバイスが、先行技術で記載されたような一またはそれ以上の液滴操作を実行するために構成されうることは、当業者にとって更に明らかであろう。ここで、上述センサ機能は、先行技術で記載された機能のいずれかを実行するのに用いられうる。
【０１８８】
記載されたＡＭ−ＥＷＯＤデバイスが、先行技術で記載されたような完全なlab-on-a-chipシステムの一部を形成できることは、当業者には更に明らかであろう。そのようなシステムにおいて、ＡＭ−ＥＷＯＤデバイスにおいて検知および／または操作される液滴は、化学的または生物学的流体、例えば血液、唾液、尿等、でありうる。そして、その全ての配置は、化学的または生物学的テストを実行するため、または、化学的または生物学的化合物を合成するために構成されうる。
【０１８９】
本発明は、特定の実施形態に関して図示および説明されているが、当業者であれば、同等の変更および修正を、この説明および添付の図面を読みそして理解することで実行できる。例えば、本発明は、第一義的に本明細書においてＥＷＯＤデバイスの内容が記載されるが、本発明はＥＷＯＤデバイスに制限されず、集積インピーダンスセンサを組み入れることが望ましい任意の型のアレイ素子についても、より一般的に利用可能であることを理解されたい。例えば、本発明が駆動電極に電圧を書き込みそして同じノードでインピーダンスを検知する必要性がある他のシステムでも利用されうることは、当業者にとって明らかである。例えば、本発明は、先行技術欄に記載されているような、集積インピーダンスセンサ能力も液滴操作誘電泳動システムに適用可能である。他の実施例によれば、本発明は、先行技術欄で記載されているような、エレクトロウェッティングに基づいたディスプレイにも適用可能である。上記ディスプレイは、ディスプレイの光の透過率を測定するために使用される流体物質のインピーダンスを検知する機能が内蔵されている。このアプリケーションにおいては、例えば、ディスプレイがタッチされたことで生じる流体物質の変形を検知するために、インピーダンスセンサ機能を用いることができ、そして、インピーダンスセンサはタッチ入力デバイスとして利用できる。あるいは、インピーダンスセンサ機能は、印加されたＥＷデバイス電圧に正確に応答しない欠陥のあるアレイ素子を検出するために用いることができる。
【０１９０】
特に、上述の要素（構成要素、アッセンブリ、デバイス、配置、等）によって実現される様々な機能に関して、そのような要素を記載するために使われた用語（「手段」への引用を含む）は、特に記載がなくても、本発明の本明細書中での典型的な実施形態において開示された特定の機能を実施する構造と構造的に均等でなくても、開示された要素の特定の機能を実施するためのあらゆる要素（すなわち、機能的に同等であるもの）に対応するものである。さらに、本発明の特別な特徴は、いくつかの実施形態の一つのみまたは複数に関して記載されているが、一定あるいは特定のアプリケーションについて好適であり有利となるよう、上記特徴は、他の実施形態の一つまたは複数の他の特徴と組み合わせ可能である。
【０１９１】
〔付記事項〕
本発明は、イオン性液滴の位置、サイズおよび構成を検知するための、アレイに基づいた集積インピーダンスセンサを有するＡＭ−ＥＷＯＤデバイスに関する。好適な画素回路構成として交流結合配置を利用することで、ＥＷ駆動素子にＥＷ駆動電圧を書き込み、さらに、ＥＷ駆動素子でインピーダンスを検知することができる。
【０１９２】
ＡＭ−ＥＷＯＤデバイスにインピーダンスセンサ機能を含めることの利点は以下である。
・  ＡＭ−ＥＷＯＤアレイ内の各アレイ素子でインピーダンスを計測することにより、アレイで液滴の位置を決定できる。
・  特定の液滴のインピーダンスを計測することにより、その液滴のサイズを決定できる。従って、インピーダンスセンサ機能は、化学および／または生化学反応において用いられる流体の量を計るために用いることができる。
・  各アレイ素子でインピーダンスを計測することにより、例えば液滴の移動、液滴の分割、容器からの液滴の作動など、流体プロトコルが正しく実行されているかを検証できる。
・  回路技術を用いることにより、液滴の構成、例えば電気抵抗、に関する情報を決定できる。
【０１９３】
ＡＭ−ＥＷＯＤ駆動電子回路にインピーダンスセンサ機能を集積することの利点は以下である。
・  アクティブマトリクスセンサ配置を利用することにより、アレイ内の数多くの点でほぼ同時にインピーダンスを計測することができる。
・  ＡＭ−ＥＷＯＤ駆動電子回路にセンサ駆動回路および出力増幅器を集積することにより、ＡＭ−ＥＷＯＤ駆動と外部駆動電子回路との間に形成されることが要求される少数の接続のみで、アレイ内の数多くの点でインピーダンスを計測することができる。これにより、アレイ内の各位置でのインピーダンスが個別に接続されなければならない従来のパッシブマトリクスセンサ配置と比べ、生産性が向上し、そして、コストが最小化される。
・  集積化されたインピーダンスセンサの機能は、標準的なＡＭ−ＥＷＯＤデバイスと比較すると、追加の処理工程または組み立てコストを殆どまたは全く必要としない。
【０１９４】
ＥＷ駆動電圧をＥＷ駆動素子へ書き込むとともに、ＥＷ駆動素子でインピーダンスを検知するために、好適な実施形態で開示された交流結合配置の利点は以下である。
・  重要な性能を有する回路成分（performance-critical circuit）に関して、所定の小数のものだけが、ＥＷ駆動電圧について必要な程度の高電圧に耐えることが要求される。これは、レイアウト設置面積を減らし、信頼性を向上し、そして、回路性能を向上する。・  センサ機能を実行することが、ＥＷ駆動素子に書き込まれたＥＷ駆動電圧を破壊せず、かつ、検知動作中の限られた時間内だけに影響を及ぼすのみであるように、センサ回路を構成することができる。
・  ＥＷ駆動素子に書き込まれたＥＷ駆動電圧が、アレイ素子回路に追加されたセンサ構成を通るあらゆる直流漏れ経路によっても降下されないように、センサ回路を構成することができる。
【０１９５】
本発明の実施形態によれば、集積インピーダンスセンサを有するアレイ素子回路を備えているＡＭ−ＥＷＯＤデバイスが提供される。上記アレイ素子回路は、駆動素子による駆動電圧の印加により制御されるアレイ素子と、上記駆動素子に上記駆動電圧を書き込むための書き込み回路と、上記駆動素子で存在するインピーダンスを検知するための検知回路と、を備える。
【０１９６】
他の実施形態によれば、上記アレイ素子は疎水性セルであり、上記疎水性セルは、疎水性が上記駆動素子による上記駆動電圧の上記印加により制御される表面を有し、上記検知回路は、上記疎水性セルにより上記駆動素子で存在する上記インピーダンスを検知する。
【０１９７】
他の実施形態によれば、上記書き込み回路は、上記駆動素子に書き込まれた上記駆動電圧に摂動を与えるように構成され、上記検知回路は、上記駆動素子で存在する上記インピーダンスに依存する、上記駆動素子に書き込まれた上記駆動電圧の上記摂動の結果を検知するように構成され、上記検知回路は、上記駆動素子で存在する上記インピーダンスに相当する値の出力信号を発生するための出力を含む。
【０１９８】
他の実施形態によれば、上記検知回路は、上記駆動素子と交流結合されている。
【０１９９】
他の実施形態によれば、上記駆動素子は、上記疎水性セルと上記書き込まれた駆動電圧を蓄積するキャパシタとの間にノードを含み、上記検知回路は、上記キャパシタに接続されたセンサロウ選択ラインを含み、上記センサロウ選択ラインは、上記駆動素子で存在する上記インピーダンスを検知するために、上記ノードに少なくとも一つのパルスを上記キャパシタを経由して供給するために機能する。
【０２００】
更に他の実施形態によれば、上記キャパシタはゲートダイオードにより形成される。
【０２０１】
他の実施形態によれば、上記検知回路は、上記駆動素子に交流結合された検知ノードを備え、さらに、上記検知回路は、上記駆動素子で存在する上記インピーダンスを検知する前に、上記検知ノードで電圧をリセットするためのリセット回路を備える。
【０２０２】
他の実施形態によれば、上記リセット回路は、一対のダイオードを備え、上記一対のダイオードは、その対の間で上記検知ノードに直列に接続され、かつ、対応するリセットラインへ反対端が接続される。
【０２０３】
他の実施形態によれば、上記リセット回路は、リセット電位へ上記検知ノードを選択的に結合するために、リセットラインに結合されたゲートを有する少なくとも一つのトランジスタを備える。
【０２０４】
更に他の実施形態によれば、上記アレイ素子回路は、対向基板備え、上記駆動素子で存在するインピーダンスは、上記駆動素子と上記対向基板との間のインピーダンスである。
【産業上の利用可能性】
【０２０５】
ＡＭ−ＥＷＯＤデバイス電子回路にセンサ駆動回路および出力増幅器を集積することにより、ＡＭ−ＥＷＯＤデバイスと外部駆動電子回路との間に形成することが必要な少数の接続のみで、アレイ内の多数の点でインピーダンスを計測することができる。これにより、先行技術と比べて、生産性が向上するとともに、コストが最小化される。
【符号の説明】
【０２０６】
２      固体表面
４      液滴
６      接触角θ
８      固体−液体界面の表面張力
１０    液体−気体界面の表面張力
１２    固体−気体界面の表面張力
１４    親水性表面
１６    疎水性表面
１８    表面上の液滴移動方向
２０    絶縁層
２２    導電性電極
２５    下部基板
２６    疎水性層
２８    電極（上部基板）
３２    スペーサ
３４    非イオン性液体（油）
３６    対向基板
３８    電極−底部基板（複合電極（３８Ａおよび３８Ｂ））
４２    電極の２次元アレイ
４４    液滴移動経路
４６    絶縁層の静電容量（Ｃｉ）
４７    中間ノード
４８    液滴インピーダンスの容量成分  Ｃｄｒｏｐ
５０    液滴インピーダンスの抵抗成分  Ｒｄｒｏｐ
５２    液滴存在時のインピーダンス
５４    セルギャップの静電容量に相当するキャパシタ  Ｃｇａｐ
５６    液滴不在時のインピーダンス
５７    ディスプレイ画素回路の蓄積キャパシタ  Ｃｓｔｏｒｅ
５８    キャパシタ  Ｃｓ
６０    液晶キャパシタンス
６２    ソースアドレス指定ライン
６４    ゲートアドレス指定ライン
６６    書き込みノード
６８    ディスプレイ回路のスイッチトランジスタ／本発明において同等に使用
７０    対向基板  ＣＰ
７２    ＴＦＴ基板
７４    薄膜電子回路
７６    ロウドライバ
７８    集積されたカラムドライバ
７９    カラム出力回路
８０    シリアルインターフェース
８２    接続ワイヤ
８４    タッチされている状態のＬＣキャパシタンス
８５    アレイ素子回路
８６    タッチされていない状態のＬＣキャパシタンス
９０    指先またはタッチペン
９２    液晶層
９４    トランジスタ
９８    参照キャパシタ  Ｃｓ
１００  ＬＣキャパシタンス  ２
１０２  検知ノード
１０４  センサロウ選択ライン  ＲＷＳ
１０６  センサ出力ライン  ＣＯＬ
１０８  リセットライン  ＲＳＴ
１１０  ダイオード
１２０  ＭＯＳキャパシタ
１２２  半導体物質
１２４  ＭＯＳキャパシタの特性
１２６  ＭＯＳキャパシタの静電容量（ｎ型）
１２８  半導体物質
１３０  ＭＯＳキャパシタの特性（ｐ型）
１３２  ｐ＋領域
１３４  低濃度ドープ領域
１３６  ｎ＋領域
１３７  アノード端子
１３８  カソード端子
１４０  ゲート端子
１４２  電気絶縁層
１４４  ゲートＰ−Ｉ−Ｎダイオード
１４６  結合キャパシタ  Ｃｃ
１４８  ダイオード
１５０  電源  ＶＤＤ
１５２  ＥＷ駆動電極
１５４  容量負荷素子
１５５  電位  ＶＢ
１５７  電位  ＶＡ
１５８  ＶＡ＞ＶＢ時のゲートダイオードの働き
１６０  ゲートダイオードデバイスのチャネル
１６２  ＶＢ＞ＶＡ時のゲートダイオードの働き
１６４  正のバイアス電圧  Ｖａｂ
１６６  負のバイアス電圧  Ｖａｂ
１６８  ゲートダイオードの静電容量の降下点
１７０  ＲＳＴ／ＲＷＳ兼用ライン
１７２  バイアス供給  ＶＢＲ
１７４  アノードとカソード接続時のゲートダイオードの静電容量を示す破線
１７６  逆バイアス電圧でのゲートダイオードの静電容量を示す点線
１８０  ロウ選択パルス列（多重パルス）
１８２  ロウ選択パルス列（単一パルス）
１８４  電源供給ライン  ＶＳＳ
１８６  ｐ型トランジスタ  Ｔ３
１９０  キャパシタ  Ｃｓ
１９２  キャパシタ  Ｃｐ
１９４  ＳＲＡＭセル
１９６  トランジスタ  ６８
１９８  センサイネーブルライン  ＳＥＮ
２００  リセットライン  ＲＳＴＢ
２０２  ダイオード
２０４  ＲＷＳ／ＲＳＴＢライン
２０５  トランジスタ
２０６  トランジスタ
２０８  電源供給ライン  ＶＲＳＴ
３０２  センサ出力画像の画素
３１０  書き込まれたロウデータ
３１２  書き込まれていないロウデータ
３１４  検知されないアレイ部分
３１６  検知されるアレイ部分
３１８  コンピータ
３２０  センサタイミング概略図
３２２  キャリブレーションタイミング概略図
【図１】
2018077483.tif 000010
【図２】
2018077483.tif 000011
【図３】
2018077483.tif 000012
【図４】
2018077483.tif 000013
【図５】
2018077483.tif 000014
【図６】
2018077483.tif 000015
【図７】
2018077483.tif 000016
【図８】
2018077483.tif 000017
【図９】
2018077483.tif 000018
【図１０】
2018077483.tif 000019
【図１１】
2018077483.tif 000020
【図１２】
2018077483.tif 000021
【図１３】
2018077483.tif 000022
【図１４】
2018077483.tif 000023
【図１５】
2018077483.tif 000024
【図１６】
2018077483.tif 000025
【図１７】
2018077483.tif 000026
【図１８】
2018077483.tif 000027
【図１９】
2018077483.tif 000028
【図２０】
2018077483.tif 000029
【図２１】
2018077483.tif 000030
【図２２】
2018077483.tif 000031
【図２３】
2018077483.tif 000032
【図２４】
2018077483.tif 000033
【図２５】
2018077483.tif 000034
【図２６】
2018077483.tif 000035
【図２７】
2018077483.tif 000036
【図２８】
2018077483.tif 000037
【図２９】
2018077483.tif 000038
【図３０】
2018077483.tif 000039
【図３１】
2018077483.tif 000040
【図３２】
2018077483.tif 000041
【図３３】
2018077483.tif 000042
【図３４】
2018077483.tif 000043
【図３５】
2018077483.tif 000044
【図３６】
2018077483.tif 000045
【図３７】
2018077483.tif 000046
【図３８】
2018077483.tif 000047
【図３９】
2018077483.tif 000048
【図４０】
2018077483.tif 000049
【図４１】
2018077483.tif 000050
【図４２】
2018077483.tif 000051
【図４３】
2018077483.tif 000052
【図４４】
2018077483.tif 000053