(57)【要約】【課題】バリアハイトのばらつきが小さいダイオード群の量産方法を提供する。【解決手段】シリコン基板２４の表面をエッチングし、エッチング面に凹凸を形成する。エッチング手法と条件を選択すると、エッチング面に凹凸が出現する結果を得ることができる。次に、凹凸が埋没するまで、エッチング面にシリコンを含有するアルミニウム膜を形成する。次に、アルミニウム膜形が形成されたシリコン基板を加熱する。その際には、アルミニウム膜内のシリコンが拡散する温度まで加熱する。この方法によると、エッチング条件によって凹凸の高さが決まり、凹凸の高さによってバリアハイトが決まり、バリアハイトのばらつきが小さいダイオード群の量産が可能となる。【選択図】図１
2018046250.tif 000002
【特許請求の範囲】
【請求項１】
エッチング面に所定高さの凹凸が出現する手法と条件を選択してシリコン基板の表面をエッチングする工程と、
前記凹凸が埋没するまで、前記エッチング面にシリコンを含有するアルミニウム膜を形成するアルミニウム膜形成工程と、
前記アルミニウム膜形が形成された前記シリコン基板を、前記アルミニウム膜内の前記シリコンが拡散する温度まで加熱する熱処理工程と、
を備えるダイオードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示する技術は、ダイオードの製造方法に関する。
【背景技術】
【０００２】
特許文献１に、ダイオードの製造方法が開示されている。特許文献１の製造方法では、シリコン基板の表面に第１バリアメタルの薄膜を形成し、第１バリアメタルの薄膜の表面に第２バリアメタルの膜を形成し、シリコン基板に熱処理する。すると、基板に由来するシリコンと第１バリアメタルの薄膜に由来する第１バリアメタルが反応してシリサイド層が形成され、そのシリサイド層に第２バリアメタル膜に由来する第２バリアメタルが導入される。この方法によると、シリコン基板とシリサイド層との間にショットキーバリアが得られ、そのバリアを利用するショットキーバリアダイオードを製造することができる。また、シリサイド層に導入する第２バリアメタルの種類を選択することで、バリアハイトを調整することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２５７８８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記の製造方法では、第１バリアメタルの薄膜の厚みを一定に管理することが難しく、シリサイド層を形成する熱処理温度を一定に管理することも難しい。ダイオードを量産する場合、特許文献１の方法では、第１バリアメタルの薄膜の厚みのばらつき、あるいは熱処理時のシリコン基板の温度のばらつきに起因して、量産するダイオード群のバリアハイトが大きくばらついてしまう。
【０００５】
本明細書は、バリアハイトのばらつきが小さなダイオード群を量産する製造方法を開示する。
【課題を解決するための手段】
【０００６】
本明細書で開示するダイオードの製造方法は、シリコン基板をエッチングする工程と、アルミニウム膜を形成する工程と、熱処理工程を備えている。シリコン基板をエッチングする手法と条件を選択すると、エッチング面に凹凸が出現することがある。本製造方法では、エッチング面に所定高さの凹凸が出現する手法と条件を選択してシリコン基板の表面をエッチングする。アルミニウム膜形成工程では、エッチング面に出現した所定高さの凹凸が埋没するまで、シリコンを含有するアルミニウム膜を堆積させる。熱処理工程では、アルミニウム膜形が形成されたシリコン基板を、アルミニウム膜内に含まれるシリコンが拡散する温度まで加熱する。
【０００７】
上記の製造方法によると、バリアハイトのばらつきが小さなダイオード群を量産することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】実施例１のダイオードの断面図である。
【図２】実施例１のダイオードの製造工程を示す図である（１）。
【図３】実施例１のダイオードの製造工程を示す図である（２）。
【図４】実施例１のダイオードの製造工程を示す図である（３）。
【図５】実施例１のダイオードの製造工程を示す図である（４）。
【図６】実施例１のダイオードの製造工程を示す図である（５）。
【図７】実施例１のダイオードの製造工程を示す図である（６）。
【図８】実施例１のダイオードの製造工程を示す図である（７）。
【図９】シリコン原子がシリコン基板に取り込まれる様子を模式的に示す図。
【図１０】凹凸の高さとバリアハイトの相関を示す図。
【図１１】凹凸の高さが７ｎｍの場合における熱処理中のシリコン基板の温度とバリアハイトの相関を示す図。
【図１２】実施例１のダイオードと比較例のダイオードのバリアハイトのエネルギーバンド図を示す図。
【図１３】実施例２のダイオードの断面図である。
【図１４】実施例２のダイオードの製造工程を示す図である（１）。
【図１５】実施例２のダイオードの製造工程を示す図である（２）。
【図１６】実施例２のダイオードの製造工程を示す図である（３）。
【図１７】実施例２のダイオードの製造工程を示す図である（４）。
【図１８】実施例２のダイオードの製造工程を示す図である（５）。
【発明を実施するための形態】
【実施例１】
【０００９】
図１〜図１２を参照して、実施例１のダイオード２と、その製造方法を説明する。
【００１０】
図１に示すように、ダイオード２は、Ｓｉ（シリコン）からなる半導体基板１２に形成されている。半導体基板１２は、高濃度のｎ型半導体からなるウエハ基板２２と、ウエハ基板２２上に積層された低濃度のｎ型半導体からなるドリフト領域２４とを備えている。ウエハ基板２２とドリフト領域２４には、ｎ型不純物であるリンが添加されている。ドリフト領域２４の表面には、後述するエッチング工程で形成された凹凸が形成されている。ただし、その凹凸は微細であって、図示されていない。
【００１１】
ドリフト領域２４の表面に臨む範囲に、ｐ型半導体からなるガードリング２６が形成されている。ドリフト領域２４とガードリング２６の上面には、バリアハイト調整層２８が形成されている。バリアハイト調整層２８は、その厚みが１００ｎｍ以下である。バリアハイト調整層２８は、アルミニウムを含有するＳｉからなっている。バリアハイト調整層２８中のアルミニウムの不純物濃度は、１×１０１３〜１×１０１７ｃｍ−３である。
【００１２】
半導体基板１２の表面には、開口部３０ａを有する絶縁膜３０が形成されている。また半導体基板１２の表面には、バリアハイト調整層２８を介して表面電極３２が形成されている。表面電極３２は、絶縁膜３０の表面にも形成されている。表面電極３２は、Ｓｉを含有するアルミニウム電極である。表面電極３２中のＳｉの含有率は１ｗｔ％（重量パーセント）未満である。表面電極３２とバリアハイト調整層２８はショットキー接合している。
【００１３】
半導体基板１２の裏面（ウエハ基板２２の裏面）に、裏面電極３４が形成されている。裏面電極３４は、ウエハ基板２２とオーミック接合している。裏面電極３４は、Ｔｉ（チタン）、Ｎｉ（ニッケル）等により形成される。
【００１４】
次いで、図２〜図７を用いて、ダイオード２の製造方法について説明する。まず、図２に示すように、高濃度ｎ型半導体からなるウエハ基板２２を準備し、そのウエハ基板２２上にエピタキシャル成長によってドリフト領域２４を形成する（ドリフト層形成工程）。
【００１５】
次いで、図３に示すように、ガードリング２６を形成する（ガードリング形成工程）。具体的には、ガードリング２６を形成する範囲に開口を有するマスクを半導体基板１２上に形成する。次いで、半導体基板１２のドリフト領域２４側から、ボロンなどのｐ型イオンを注入する。これにより、ドリフト領域２４に、ガードリング２６が形成される。ガードリング２６を形成したら、マスクを除去する。
【００１６】
次いで、図４に示すように、ドリフト領域２４の表面に絶縁膜３０を形成する（絶縁膜形成工程）。最初は、ドリフト領域２４の表面全体に絶縁膜を形成する。次いで、開口部３０ａを形成する範囲に開口を有するマスク１４０を形成する、次いで、マスク１４０が形成されていない範囲の絶縁膜３０をエッチングする。これにより、開口部３０ａを有する絶縁膜３０が形成される。なお、この段階では、絶縁膜３０上のマスク１４０は除去しない。
【００１７】
次いで、図５に示すように、半導体基板１２の表面をエッチングして凹凸領域１２８を形成する（エッチング工程）。具体的には、ＣＦ４ガスを用いるＣＤＥ（Chemical Dry Etchingの略）により、マスクが形成されていない領域の半導体基板１２をエッチングする。これにより、半導体基板１２の表面に凹凸領域１２８が形成される。なお、ＣＤＥを実行する時間を制御することで、凹凸領域１２８に形成される凹凸の高さを制御することができる。本実施例では、凹凸領域１２８に形成される凹凸の高さを、１ｎｍ〜１０ｎｍとした。凹凸領域１２８を形成したら、絶縁膜３０上のマスクを除去する。絶縁膜３０上のマスクは、エッチング時のマスクにも流用する。
【００１８】
次いで、図６に示すように、Ｓｉを含有するアルミニウム膜１３２を、絶縁膜３０の開口部３０ａに充填するとともに、絶縁膜３０の表面に形成する（アルミニウム膜形成工程）。アルミニウム膜１３２は、凹凸領域１２８に形成された凹凸を埋没させる。アルミニウム膜１３２のＳｉの含有率は、１ｗｔ％（重量パーセント）である。アルミニウム膜１３２の膜厚は、６００ｎｍ以上である。
【００１９】
次いで、図７に示すように、バリアハイト調整層２８を形成する（熱処理工程）。具体的には、半導体基板１２を加熱する。本実施例では、半導体基板１２を４９０℃に３０分間維持する。半導体基板１２に熱処処理を行うことで、アルミニウム膜１３２に含有されるＳｉ原子が拡散し、半導体基板１２の表面に取り込まれていく。これにより、半導体基板１２上に、アルミニウムを含有するシリコン層からなるバリアハイト調整層２８が形成される。図９を参照して、バリアハイト調整層２８の形成について簡単に説明する。図９は、シリコン基板にシリコン原子が取り込まれる様子を示す模式図である。なお、図９は、シリコン基板の表面をミクロに観察した模式図である。図９に示すように、シリコン基板の表面は、平面であるテラスと、平面の段差であるステップと、ステップが折れ曲がる箇所のキンクと、で構成される。このような場合において、シリコン基板の表面に吸着したＳｉ原子は、キンク、ステップ、テラスの順に取り込まれ、再結晶化する。本実施例においては、熱処理によって、アルミニウム膜１３２に含有されるＳｉが拡散し、拡散したＳｉが半導体基板１２のキンク、ステップ、テラスに取り込まれ、取り込まれたＳｉ原子が再結晶化することで、バリアハイト調整層２８が形成される。
【００２０】
次いで、図８に示すように、フォトエッチングによって、絶縁膜３０上に形成されている表面電極３２の一部を除去する。次いで、Ｔｉ又はＮｉからなる電極形成膜を、ウエハ基板２２の裏面にパターニングする。その後に、熱処理を実行することで、ウエハ基板２２の裏面に、裏面電極３４が形成される（裏面電極形成工程）。これにより、図１に示すダイオード２が完成する。
【００２１】
上述の製造方法によって製造されるダイオードについて、図１０〜図１２を用いて説明する。図１０は、エネルギーバンド図の模式図である。図１０（ａ）は、ダイオード２のエネルギーバンド図であり、図１０（ｂ）は、ダイオード２にバリアハイト調整層２８が形成されていない場合のエネルギーバンド図である。図１０（ａ）、図１０（ｂ）に示すように、ダイオード２のバリアハイトφＢ１は、バリアハイト調整層２８が形成されていない半導体装置のバリアハイトφＢ２よりも高い。このように、半導体基板１２と表面電極３２の間にバリアハイト調整層２８を形成することで、バリアハイトφＢ１を高くすることができる。
【００２２】
図１１は、エッチング工程で形成される凹凸の高さが７ｎｍの場合のダイオード２のバリアハイトφＢ１と熱処理中の半導体基板１２の温度の相関を示している。図１１に示すように、ダイオード２のバリアハイトφＢ１は、熱処理工程中の半導体基板１２の温度の影響を受けにくい。すなわち、熱処理工程中の半導体基板１２の温度がばらついても、完成後のダイオード２のバリアハイトφＢ１は略同じである。従って、熱処理中の温度を精密に管理しなくても、ダイオード２のバリアハイトφＢ１を安定させることができる。
【００２３】
図１２は、エッチング工程で形成される凹凸領域１２８の凹凸の高さとバリアハイトφＢ１の相関を示している。図１２に示すように、凹凸の高さが高いほど、バリアハイトφＢ１は大きくなっている。これは、凹凸の高さが高いほど、バリアハイト調整層２８の厚みが厚くなるためである。なお、図示はしていないが、凹凸の高さが１０ｎｍを超える場合、バリアハイトφＢ１はほとんど変化しない。凹凸の高さが高いほどバリアハイト調整層２８の厚みが厚くなるのは、凹凸の高さが高いほど、凹凸領域１２８が形成された後の半導体基板１２の表面のキンク密度が高くなるためと考えられる。熱処理工程において、半導体基板１２の表面に、Ｓｉ原子が取り込まれることで、半導体基板１２の表面のキンク密度は徐々に小さくなっていく。半導体基板１２の表面のキンク密度が小さくなると、結晶成長速度が遅くなる。凹凸の高さが高いほど、キンク密度が高いため、半導体基板１２の表面における結晶成長速度が遅くなりにくく、バリアハイト調整層２８が厚く形成されると考えられる。従って、凹凸領域１２８に形成される凹凸の高さを調整することで、バリアハイト調整層２８の厚みを調整でき、バリアハイトφＢ１を調整することができる。
【００２４】
以上より、上記のダイオードの製造方法によれば、半導体基板１２に形成される凹凸の高さを制御することで、熱処理工程中の半導体基板１２の温度を精密に管理しなくても、所望のバリアハイトφＢ１を有するダイオード２を安定的に製造することができる。この結果、バリアハイトφＢ１のばらつきが小さいダイオード群を量産することができる。
【実施例２】
【００２５】
次に、図１３〜図１８を用いて、実施例２のダイオード２０２及びその製造方法を説明する。まず、図１３を用いて、ダイオード２０２の構成について説明する。
【００２６】
図１３に示すように、ダイオード２０２は、Ｓｉからなる半導体基板２１２に形成される。半導体基板２１２には、高濃度ｎ型半導体領域であるカソード領域２２２と、ｎ型半導体領域であるバッファ領域２２４と、低濃度ｎ型半導体領域であるドリフト領域２２６と、ｎ型半導体領域であるバリア領域２２８と、ｐ型半導体領域であるアノード領域２３０が順に積層されている。なお、バッファ領域２２４の不純物濃度は、１×１０１６〜１×１０１９ｃｍ−３であり、ドリフト領域２２６の不純物濃度は、１×１０１２〜１×１０１５ｃｍ−３であり、バリア領域２２８の不純物濃度は、１×１０１５〜１×１０１８ｃｍ−３であり、アノード領域２３０の不純物濃度は、１×１０１６〜１×１０１９ｃｍ−３である。
【００２７】
半導体基板２１２の表面には、ｎ型半導体領域であるピラー領域２３２が、所定の間隔を隔てて複数形成されている。ピラー領域２３２は、アノード領域２３０を貫通して、バリア領域２２８の上側表面まで達するように形成されている。また、アノード領域２３０の上側表面には、高濃度ｐ型半導体領域であるコンタクト領域２３４が所定の間隔を隔てて複数形成されている。アノード領域２３０と、ピラー領域２３２と、コンタクト領域２３４と、の表面には、バリアハイト調整層２３６が形成されている。バリアハイト調整層２３６の不純物濃度は、１×１０１３〜１×１０１７ｃｍ−３である。
【００２８】
半導体基板２１２（詳細には、カソード領域２２２）の裏面には、金属製のカソード電極２４０が形成されている。金属は、Ｔｉ又はＮｉである。カソード電極２４０は、カソード領域２２２とオーミック接合に接合している。なお、カソード領域２２２のｎ型不純物濃度は、１×１０１７〜１×１０２０ｃｍ−３である。
【００２９】
半導体基板２１２の表面には、バリアハイト調整層２３６を介してアノード電極２３８が形成されている。アノード電極２３８は、アルミニウムで形成されており、Ｓｉを含有している。アノード電極２３８中のＳｉの含有率は１ｗｔ％未満である。アノード電極２３８とバリアハイト調整層２３６はショットキー接合している。
【００３０】
次に、図１４〜図１８を用いて、ダイオード２０２の製造方法を説明する。ダイオード２０２は、図１４に示す低濃度ｎ型半導体領域の半導体基板２１２を用いて形成される。
【００３１】
まず、図１５に示すように、半導体基板２１２の表面側に、バリア領域２２８と、アノード領域２３０と、ピラー領域２３２と、コンタクト領域２３４と、を形成する。各領域２２８，２３０，２３２，２３４については、従来公知の方法で形成することができるため、説明を省略する。
【００３２】
次いで、図１６に示すように、半導体基板２１２の表面に、凹凸領域３３６を形成する。なお、凹凸領域３３６は、実施例１の凹凸領域１２８と同様の方法で形成することができる。実施例２においても、凹凸領域３３６の凹凸の高さが１〜１０ｎｍになるように、ＣＤＥの時間を制御する。
【００３３】
次いで、図１７に示すように、半導体基板２１２の表面にＳｉを含有するアルミニウム膜３３８を形成する。アルミニウム膜３３８は、凹凸領域３３６に形成された凹凸を埋没させる。アルミニウム膜３３８におけるＳｉの割合は、１ｗｔ％である。
【００３４】
次いで、図１８に示すように、半導体基板２１２に熱処理を行う。半導体基板２１２を４９０℃に３０分間維持する。これにより、半導体基板２１２の表面側に、バリアハイト調整層２３６、及び、アノード電極２３８が形成される。
【００３５】
熱処理が終了したら、半導体基板２１２の裏面側を研磨し、所望の厚さに調整し、その後に、半導体基板２１２の裏面側からリンなどのｎ型イオンを注入することで、バッファ領域２２４とカソード領域２２２を形成する。次いで、半導体基板２１２の裏面にＮｉ又はＴｉからなる電極膜をパターニングする。その後に、熱処理を実行することで、カソード電極２４０が形成される。これにより、図１３に示すダイオード２０２が完成する。
【００３６】
実施例２のダイオードの２０２の製造方法も、実施例１のダイオード２の製造方法と同様の効果を奏する。すなわち、実施例２の製造方法によれば、半導体基板２１２の表面に形成される凹凸領域３３６の凹凸の高さを制御することで、熱処理工程中の半導体基板２１２の温度を精密に管理しなくても、所望のバリアハイトφＢ１を有するダイオード２０２を安定的に製造することができる。
【符号の説明】
【００３７】
２      ：ダイオード
１２    ：半導体基板
２２    ：ウエハ基板
２４    ：ドリフト領域
２６    ：ガードリング
２８    ：バリアハイト調整層
３０    ：絶縁膜
３０ａ  ：開口部
３２    ：表面電極
３４    ：裏面電極
１２８  ：凹凸領域
１３２  ：アルミニウム膜
１４０  ：マスク
【図１】
2018046250.tif 000003
【図２】
2018046250.tif 000004
【図３】
2018046250.tif 000005
【図４】
2018046250.tif 000006
【図５】
2018046250.tif 000007
【図６】
2018046250.tif 000008
【図７】
2018046250.tif 000009
【図８】
2018046250.tif 000010
【図９】
2018046250.tif 000011
【図１０】
2018046250.tif 000012
【図１１】
2018046250.tif 000013
【図１２】
2018046250.tif 000014
【図１３】
2018046250.tif 000015
【図１４】
2018046250.tif 000016
【図１５】
2018046250.tif 000017
【図１６】
2018046250.tif 000018
【図１７】
2018046250.tif 000019
【図１８】
2018046250.tif 000020