(57)【要約】【課題】積層メモリデバイス内のエリア毎に温度に応じた適切なリフレッシュ間隔でのリフレッシュ動作を実行できるようにする。【解決手段】複数のメモリチップが積層された積層メモリデバイスにて、複数のメモリエリアにそれぞれ設けられた温度センサにより温度を測定し、温度判定部が温度センサにより測定された温度及び熱抵抗モデルから得られた温度に基づいて各メモリエリアの温度を算出し、リフレッシュ制御部が、算出した各メモリエリアの温度に基づいて各メモリエリアのリフレッシュ間隔を設定し、設定したリフレッシュ間隔で各メモリエリアのリフレッシュ動作を実行する。【選択図】図２
2018097903.tif 000002
【特許請求の範囲】
【請求項１】
メモリ回路を有する複数のチップが積層された半導体装置であって、
前記複数のチップにおける複数のメモリエリアにそれぞれ設けられ、温度を測定する測定部と、
前記測定部によって測定された温度及び前記半導体装置の熱抵抗モデルから得られた温度に基づいて各メモリエリアの温度を算出する算出部と、
前記算出部により算出した各メモリエリアの温度に基づいて各メモリエリアのリフレッシュ間隔を設定し、前記設定したリフレッシュ間隔で各メモリエリアの前記メモリ回路のリフレッシュ動作を実行する制御部とを有することを特徴とする半導体装置。
【請求項２】
前記測定部によって測定された温度と前記半導体装置の熱抵抗モデルから得られた温度との温度差が所定の範囲を超える場合、前記測定部が設けられた前記メモリエリア内の熱抵抗モデルの設定値を前記測定部によって測定された温度に基づいて更新する更新部を有することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記制御部は、温度に対する前記リフレッシュ間隔の設定を示すテーブルを参照し、前記算出部により算出した各メモリエリアの温度に応じた前記リフレッシュ間隔を前記メモリエリア毎に設定することを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
各メモリエリアに１つの前記測定部が設けられていることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【請求項５】
前記算出部は、前記測定部によって測定された温度と前記半導体装置の熱抵抗モデルから得られた温度との差が所定の範囲を超える場合、前記測定部によって測定された温度を前記メモリエリアの温度にし、前記所定の範囲を超えない場合、前記半導体装置の熱抵抗モデルから得られた温度を前記メモリエリアの温度にすることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
【請求項６】
メモリ回路を有する複数のチップが積層された半導体装置の制御方法であって、
前記複数のチップにおける複数のメモリエリアにそれぞれ設けられた測定部が温度を測定し、
前記測定部によって測定された温度及び前記半導体装置の熱抵抗モデルから得られた温度に基づいて各メモリエリアの温度を算出し、
前記算出した各メモリエリアの温度に基づいて各メモリエリアのリフレッシュ間隔を設定し、
前記設定したリフレッシュ間隔で各メモリエリアの前記メモリ回路のリフレッシュ動作を実行することを特徴とする半導体装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の制御方法に関する。
【背景技術】
【０００２】
ＤＲＡＭ（Dynamic Random Access Memory）回路が設けられた複数のメモリチップをシリコン貫通ビア（ＴＳＶ：Through Silicon Via）により接続して積層した積層メモリデバイスは、ＤＲＡＭ回路の記憶素子から放電で記憶内容（データ）が失われることを防ぐため、一定の時間間隔でリフレッシュ動作を繰り返し行っている。ＤＲＡＭ回路の記憶素子からの電荷の放電は温度が高いほど放電速度が速いため、メモリデバイスにおけるリフレッシュ動作は高温になるほどリフレッシュ間隔を短くし実行頻度を上げる必要がある。
【０００３】
積層メモリデバイスは、例えばデバイス内部のロジック回路が設けられたロジックチップと複数のメモリチップとのそれぞれに温度センサを設け、計測結果に基づき一番温度が高いメモリブロックに合わせて全体に一律の最短のリフレッシュ間隔に設定しリフレッシュ動作を行っている。また、ＴＳＶにより接続しロジックチップ上に複数のメモリチップを積層した積層メモリデバイスにおいて、ロジックチップ内の各回路を動作させた際の温度分布情報のテーブルに基づいてメモリデバイスの最高温度を求め、最高温度に基づいてリフレッシュ間隔を設定しリフレッシュ動作を行う技術が提案されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−４１３９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
メモリデバイスを有する従来のシステムでは、メモリデバイスの転送レートが低かったため、プロセッサとメモリデバイスとをある程度の距離を離して実装してもデータ等の信号を伝送可能であった。高性能コンピューティング（ＨＰＣ：High Performance Computing）やネットワーク機器でメモリ帯域を向上する積層メモリデバイスが次世代メモリとして規格化されインタフェースが高速化したことにより、プロセッサとメモリデバイスとが近距離に実装されるようになってきた。
【０００６】
プロセッサは、プロセスの微細化や高性能化されることで、消費電力が大きくなり自己発熱が大きくなる。このような周辺に配置される回路の自己発熱の影響によって積層メモリデバイス内で温度差が発生するが、温度が低くてリフレッシュ間隔が長くてもよい部分も最短のリフレッシュ間隔が設定されることで、リフレッシュ動作の実行頻度が上がり積層メモリデバイスの消費電力が多くなってしまう。１つの側面では、本発明の目的は、積層メモリデバイス内のエリア毎に温度に応じた適切なリフレッシュ間隔でのリフレッシュ動作を実行できるようにすることにある。
【課題を解決するための手段】
【０００７】
半導体装置の一態様は、メモリ回路を有する複数のチップが積層され、測定部、算出部、及び制御部を有する。測定部は、複数のチップにおける複数のメモリエリアにそれぞれ設けられ、温度を測定し、算出部が測定部によって測定された温度及び半導体装置の熱抵抗モデルから得られた温度に基づいて各メモリエリアの温度を算出し、算出した各メモリエリアの温度に基づいて制御部が各メモリエリアのリフレッシュ間隔を設定し、設定したリフレッシュ間隔で各メモリエリアのメモリ回路のリフレッシュ動作を実行する。
【発明の効果】
【０００８】
発明の一態様においては、半導体装置内の温度分布に応じてリフレッシュ間隔を最適化し、メモリエリア毎に、メモリエリアの温度に応じた適切なリフレッシュ間隔でリフレッシュ動作を実行することができる。
【図面の簡単な説明】
【０００９】
【図１】図１（Ａ）及び図１（Ｂ）は、本発明の実施形態における積層メモリデバイスの構成例を示す図である。
【図２】図２は、本実施形態における積層メモリデバイスの機能構成例を示す図である。
【図３】図３は、本実施形態における積層メモリデバイスのリフレッシュ制御の例を示す図である。
【図４】図４は、本実施形態における熱抵抗モデルを説明する図である。
【図５】図５は、本実施形態における熱抵抗モデルの例を示す図である。
【図６】図６は、本実施形態におけるリフレッシュ条件テーブルの例を示す図である。
【図７】図７は、本実施形態におけるリフレッシュ制御処理の一例を示す図である。
【図８】図８は、本実施形態におけるリフレッシュ制御を説明する図である。
【図９】図９（Ａ）は、本実施形態における熱抵抗モデルの補正を説明する図であり、図９（Ｂ）は、補正後の熱抵抗モデルの例を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を図面に基づいて説明する。
【００１１】
図１（Ａ）は、本発明の一実施形態における半導体装置としての積層メモリデバイスの構成例を示す図である。本実施形態における積層メモリデバイスは、図１（Ａ）に示すように、ロジック回路が設けられたロジックチップ１０１と、メモリ回路としてのＤＲＡＭ（Dynamic Random Access Memory）回路が設けられた複数のメモリチップ（ＤＲＡＭチップ）１０２とを有する。複数のメモリチップ１０２は、ロジックチップ１０１の上に積層され、シリコン貫通ビア（ＴＳＶ：Through Silicon Via）１０３によりロジックチップ１０１と接続されている。ロジックチップ１０１及び複数のメモリチップ１０２には、温度センサ１０４が設けられている。
【００１２】
図１（Ｂ）は、本実施形態における積層メモリデバイスの構成例を示す断面図である。図１（Ｂ）には、本実施形態における積層メモリデバイスが有するロジックチップ１０１及びメモリチップ１０２の一部の領域を示している。メモリチップ１０２には、記憶素子（容量素子）を有するメモリセルがメモリセル領域１１１に形成されている。また、メモリチップ１０２には、メモリセルに係る配線１１２が形成されている。ロジックチップ１０１には、所定の機能を実現するロジック回路の回路素子や配線等の回路要素１１３が形成されている。ロジックチップ１０１とメモリチップ１０２とはシリコン貫通ビア（ＴＳＶ）１０３により接続されている。
【００１３】
本実施形態における積層メモリデバイスは、分割した複数のメモリエリア（領域）毎に、リフレッシュ動作を行う時間間隔（リフレッシュ間隔）を独立して設定可能となっている。図１（Ｂ）には、メモリエリアＡ１〜Ａ６に分割した例を示している。各メモリエリアＡ１〜Ａ６には１つの温度センサ１０４が設けられ、温度センサ１０４の実測値と熱抵抗モデルから得られる温度値とに基づいてメモリエリア毎にリフレッシュ間隔を設定する。なお、温度センサ１０４は、メモリチップ１０２に限らず、ロジックチップ１０１に設けるようにしてもよい。
【００１４】
図２は、本実施形態における積層メモリデバイスの機能構成例を示す図である。ロジックチップ２１０は、温度センサ（Ｌｎ）２１１、温度判定部２１２、記憶部２１３、コマンド／データ入出力部２１６、及びコマンド／データバッファ２１７を有する。また、メモリチップ２２０は、メモリセル部２２１、温度センサ（Ｄｎ）２２２、リフレッシュ制御部２２３、及びロウ／カラムデコーダ２２４を有する。ロジックチップ２１０とメモリチップ２２０とは、シリコン貫通ビア（ＴＳＶ）２４０を介して各種の信号やデータが伝送される。
【００１５】
温度センサ（Ｌｎ）２１１及び温度センサ（Ｄｎ）２２２は、測定部としての機能を実現し、対応するメモリエリアｎの温度を計測する。各メモリエリアｎには、温度センサ（Ｌｎ）２１１又は温度センサ（Ｄｎ）２２２が１つ配置されている。記憶部２１３は、例えばデータを書き換え可能な不揮発性メモリである。記憶部２１３には、熱抵抗モデル２１４及びリフレッシュ条件テーブル２１５が格納されている。
【００１６】
温度判定部２１２は、ロジックチップ２１０の温度センサ（Ｌｎ）２１１及びメモリチップ２２０の温度センサ（Ｄｎ）２２２から温度値（実測値）を読み取り、一番高い温度を判定して最高温度Ｔｍａｘをプロセッサ２３０に通知する。温度判定部２１２による温度センサ（Ｌｎ）２１１及び温度センサ（Ｄｎ）２２２からの温度値の読み取りは定期的に実行される。
【００１７】
また、温度判定部２１２は、算出部としての機能を実現し、温度センサ（Ｌｎ）２１１及び温度センサ（Ｄｎ）２２２により計測された温度値と熱抵抗モデル２１４から得られる温度値とに基づいてメモリエリア毎の温度値Ｔｍ（ｎ）を算出する。温度判定部２１２は、算出した温度値Ｔｍ（ｎ）をメモリチップ２２０のリフレッシュ制御部２２３に出力する。また、温度判定部２１２は、更新部としての機能を実現し、算出したメモリエリア毎の温度値Ｔｍ（ｎ）に応じて、熱抵抗モデル２１４の設定値を適宜補正する。
【００１８】
コマンド／データ入出力部２１６は、プロセッサ２３０から発行されたコマンドＣＭＤを受けたり、プロセッサ２３０とデータＤＴを授受したりする。プロセッサ２３０が発行するコマンドＣＭＤには、メモリセル部２２１に対するリフレッシュ動作の実行を指示するリフレッシュコマンドやメモリセル部２２１へのデータの書き込みを指示するライトコマンドやメモリセル部２２１からのデータの読み出しを指示するリードコマンド等がある。ここで、プロセッサ２３０は、ロジックチップ２１０の温度判定部２１２から通知された最高温度Ｔｍａｘに応じた時間間隔でリフレッシュコマンドを定期的に発行する。
【００１９】
コマンド／データバッファ２１７は、コマンド／データ入出力部２１６を介して入力されるコマンドに応じてリフレッシュ要求やライトアクセス要求やリードアクセス要求等の各種要求ＲＥＱ及びアクセス要求に係るアドレスＡＤＤをロジックチップ２２０のロウ／カラムデコーダ２２４に出力する。また、コマンド／データバッファ２１７は、メモリセル部２２１に書き込むライトデータＷＤ及びメモリセル部２２１から読み出したリードデータＲＤの授受をメモリセル部２２１と行う。
【００２０】
メモリチップ２２０において、メモリセル部２２１は、マトリクス状に配置された複数のメモリセルを有する。リフレッシュ制御部２２３は、ロジックチップ２１０から供給されるメモリエリア毎の温度値Ｔｍ（ｎ）及びリフレッシュ条件テーブル２１５に応じて、メモリセル部２２１のリフレッシュ間隔を設定する。リフレッシュ制御部２２３は、例えば温度値Ｔｍ（ｎ）が高いメモリエリアについてはリフレッシュ動作の実行頻度が高くなるようにリフレッシュ間隔を短くし、温度値Ｔｍ（ｎ）が低いメモリエリアについてはリフレッシュ動作の実行頻度を低くするようにリフレッシュ間隔を長くする。
【００２１】
ロウ／カラムデコーダ２２４は、ロジックチップ２１０からの要求ＲＥＱ及びアドレスＡＤＤに従って、メモリセル部２２１のメモリセルに対する動作に係る各制御信号等を制御する。例えば、ロウ／カラムデコーダ２２４は、要求ＲＥＱによりメモリセルに対するリフレッシュ動作が要求された場合、リフレッシュ制御部２２３により設定されるリフレッシュ間隔に従ってリフレッシュ動作を実行するように各制御信号等を制御する。
【００２２】
なお、図２に示した例では、ロジックチップ２１０が複数の温度センサ２１１を有し、メモリチップ２２０が複数の温度センサ２２２を有する構成を示している。しかし、前述したように温度センサ２１１、２２２は各メモリエリアに対して１つ設けるので、ロジックチップ２１０が温度センサ２１１を有しないこともあれば、温度センサ２２２を有しないメモリチップ２２０が存在することもある。
【００２３】
次に、本実施形態における積層メモリデバイスの動作について説明する。なお、本実施形態における積層メモリデバイスでのデータの書き込み動作（ライト動作）やデータの読み出し動作（リード動作）は、従来と同様であるので説明を省略し、以下ではリフレッシュ制御に係る動作について説明する。図３は、本実施形態における積層メモリデバイスでのリフレッシュ制御の例を示す図である。
【００２４】
本実施形態におけるリフレッシュ制御では、リフレッシュ制御を行う前に、積層メモリデバイス内の熱抵抗モデル２１４及び条件が設定されたリフレッシュ条件テーブル２１５がロジックチップ２１０の記憶部２１３に格納される（３０１、３０２）。熱抵抗モデル２１４は、予め積層メモリデバイスの熱シミュレーションを実施し、ロジックチップ２１０及びメモリチップ２２０の構造から熱抵抗（ＲＡｘ）値を設定してロジックチップ２１０の記憶部２１３に格納される。リフレッシュ条件テーブル２１５は、温度値Ｔｍ（ｎ）に対するリフレッシュ間隔の設定を示しており、温度判定部２１２から出力されるメモリエリア毎の温度値Ｔｍ（ｎ）からリフレッシュ間隔を判定する際に用いられる。
【００２５】
図４は、図１（Ｂ）に示した積層メモリデバイスの構成に対応した熱抵抗モデルのイメージ図である。図４に示す例において、ＲＡ１〜ＲＡ３０は熱抵抗であり、ＲＡ１〜ＲＡ６が一番上のメモリチップ１０２の熱抵抗に相当し、ＲＡ７〜ＲＡ１２が上から２番目のメモリチップ１０２の熱抵抗に相当する。ＲＡ１３〜ＲＡ１８が上から３番目のメモリチップ１０２の熱抵抗に相当し、ＲＡ１９〜ＲＡ２４が上から４番目のメモリチップ１０２の熱抵抗に相当する。また、ＲＡ２５〜ＲＡ３０がロジックチップ１０１の熱抵抗に相当する。
【００２６】
また、各メモリエリアＡ１〜Ａ６に対する対応としては、ＲＡ１、ＲＡ２、ＲＡ７、ＲＡ８がメモリエリアＡ１の熱抵抗であり、ＲＡ３、ＲＡ４、ＲＡ９、ＲＡ１０がメモリエリアＡ２の熱抵抗であり、ＲＡ５、ＲＡ６、ＲＡ１１、ＲＡ１２がメモリエリアＡ３の熱抵抗である。また、ＲＡ１３、ＲＡ１４、ＲＡ１９、ＲＡ２０、ＲＡ２５、ＲＡ２６がメモリエリアＡ４の熱抵抗であり、ＲＡ１５、ＲＡ１６、ＲＡ２１、ＲＡ２２、ＲＡ２７、ＲＡ２８がメモリエリアＡ５の熱抵抗であり、ＲＡ１７、ＲＡ１８、ＲＡ２３、ＲＡ２４、ＲＡ２９、ＲＡ３０がメモリエリアＡ６の熱抵抗である。
【００２７】
図４に例示した熱抵抗モデルについて、例えば図５に示すように熱抵抗（ＲＡｘ）の値を設定し熱抵抗モデル２１４とする。この熱抵抗モデル２１４に設定されている熱抵抗（ＲＡｘ）の設定値を用いて所定の演算を行うことで、積層メモリデバイス内の各位置での温度を算出することができる。なお、説明の便宜上、図４には２次元の熱抵抗モデルを示しているが、記憶部２１３に格納される熱抵抗モデル２１４は、積層メモリデバイスと同様に３次元の熱抵抗モデルである。
【００２８】
また、本実施形態では、記憶部２１３に格納されている熱抵抗モデル２１４の設定値を書き換えることが可能となっている。温度判定部２１２が、温度センサ（Ｌｎ）２１１及び温度センサ（Ｄｎ）２２２から定期的に読み取った温度値にあわせて必要に応じ熱抵抗モデル２１４の設定値の補正を行う。
【００２９】
図６は、リフレッシュ条件テーブル２１５の一例を示す図であり、温度値Ｔｍ（ｎ）に対するリフレッシュ間隔が設定されている。図６に示す例では、温度値Ｔｍ（ｎ）がＴａ［℃］以上であれば、リフレッシュ間隔がＣａ［μｓ］に設定される。また、温度値Ｔｍ（ｎ）がＴｂ［℃］以上かつＴａ［℃］未満であれば、リフレッシュ間隔がＣａよりも大きいＣｂ［μｓ］（例えばＣａの２倍の周期）に設定され、温度値Ｔｍ（ｎ）がＴｃ［℃］以上かつＴｂ［℃］未満であれば、リフレッシュ間隔がＣｂよりも大きいＣｃ［μｓ］（例えばＣａの４倍の周期）に設定される。
【００３０】
図３に戻り、リフレッシュ制御を開始すると、ロジックチップ２１０の温度判定部２１２が、ロジックチップ２１０の温度センサ（Ｌｎ）２１１及びメモリチップ２２０の温度センサ（Ｄｎ）２２２の数値を読み取る（３０３）。そして、温度判定部２１２は、読み取った数値の内から一番高い温度Ｔｍａｘを判定してプロセッサ２３０に通知する。続いて、温度判定部２１２は、温度センサ（Ｌｎ）２１１及び温度センサ（Ｄｎ）２２２の数値と熱抵抗モデル２１４から得られる温度値とに基づいてメモリエリア毎の温度値Ｔｍ（ｎ）を算出し、メモリチップ２２０のリフレッシュ制御部２２３に出力する（３０４）。
【００３１】
次に、リフレッシュ制御部２２３は、ロジックチップ２１０内に格納されているリフレッシュ条件テーブルを参照し、温度判定部２１２から供給された温度値Ｔｍ（ｎ）に応じたリフレッシュ間隔をメモリエリア毎に設定する（３０５）。そして、リフレッシュ制御部２２３及びロウ／カラムデコーダ２２４が、設定されたリフレッシュ間隔に従ってメモリセル部２２１に対するリフレッシュ動作の制御を行う（３０６）。その後、積層メモリデバイスは、３０３〜３０６の動作を定期的に実行する。
【００３２】
図７は、本実施形態における積層メモリデバイスでのリフレッシュ制御処理の流れの一例を示す図である。以下の説明では、熱抵抗モデル２１４は、図４及び図５に例示したものであるとし、説明の便宜上、熱抵抗の設定値が熱抵抗モデルから換算した温度を示すものとして説明する。また、メモリエリアｎの熱抵抗モデル２１４から換算した温度は、熱抵抗モデル２１４から換算した温度のうちのメモリエリアｎ内での最大値、すなわち本例ではメモリエリアｎ内での熱抵抗の最大の設定値とする。
【００３３】
ロジックチップの温度判定部２１２は、ロジックチップの温度センサ（Ｌｎ）２１１及びメモリチップの温度センサ（Ｄｎ）２２２の数値を読み取り、読み取った数値を比較して一番高い温度Ｔｍａｘを判定する（７０１）。次に、温度判定部２１２は、処理７０１での判定により得られた最高温度Ｔｍａｘをプロセッサへ出力する（７０２）。
【００３４】
プロセッサは、ロジックチップの温度判定部２１２から出力された最高温度Ｔｍａｘを確認し、最高温度Ｔｍａｘに応じたリフレッシュ周期（リフレッシュ間隔）を決定する（７０３）。そして、プロセッサは、処理７０３において決定したリフレッシュ周期（リフレッシュ間隔）で、積層メモリデバイスへリフレッシュコマンドを定期的に発行する（７０４）。
【００３５】
また、ロジックチップの温度判定部２１２は、メモリエリアｎの熱抵抗モデル２１４から換算した温度と温度センサ（Ｄｎ）２２２（又は温度センサ（Ｌｎ）２１１）の数値とを比較し（７０５）、温度差が１ｍｓで測定して±５［℃］以上であるか否かを判定する（７０６）。処理７０６での判定の結果、温度差が±５［℃］以上でないと温度判定部２１２が判定した場合（ＮＯ）、温度判定部２１２は、熱抵抗モデル２１４に基づいてメモリエリアｎの温度値Ｔｍ（ｎ）を算出するよう決定し、メモリエリアｎの熱抵抗モデル２１４から換算した温度を温度値Ｔｍ（ｎ）とする（７０７）。
【００３６】
一方、処理７０６での判定の結果、温度差が±５［℃］以上であると温度判定部２１２が判定した場合（ＹＥＳ）、温度判定部２１２は、温度センサ（Ｄｎ）２２２（又は温度センサ（Ｌｎ）２１１）の数値に基づいてメモリエリアｎの温度値Ｔｍ（ｎ）を算出するよう決定し、メモリエリアｎの温度センサ（Ｄｎ）２２２（又は温度センサ（Ｌｎ）２１１）の数値を温度値Ｔｍ（ｎ）とする（７０８）。処理７０８に続いて、温度判定部２１２は、熱抵抗モデル２１４のメモリエリアｎ内の熱抵抗（ＲＡｘ）値を補正した設定値に書き換える（７０９）。
【００３７】
この処理７０９では、温度判定部２１２は、補正前の設定値に対して、温度センサ（Ｄｎ）２２２（又は温度センサ（Ｌｎ）２１１）との温度差分を増減させる。例えば、メモリエリアｎの熱抵抗モデル２１４から換算した温度が温度センサ（Ｄｎ）２２２（又は温度センサ（Ｌｎ）２１１）の数値よりも５［℃］高い場合、補正前の設定値から５減らした値を補正後の設定値とする。また、例えば、メモリエリアｎの熱抵抗モデル２１４から換算した温度が温度センサ（Ｄｎ）２２２（又は温度センサ（Ｌｎ）２１１）の数値よりも６［℃］低い場合、補正前の設定値から６増やした値を補正後の設定値とする。
【００３８】
処理７０７又は処理７０８においてメモリエリアｎの温度値Ｔｍ（ｎ）が得られると、温度判定部２１２は、温度値Ｔｍ（ｎ）をメモリチップのリフレッシュ制御部２２３へ出力する（７１０）。ここで、処理７０５〜７１０は、メモリエリアｎのそれぞれについて行われる。
【００３９】
メモリチップのリフレッシュ制御部２２３は、ロジックチップの温度判定部２１２から出力されたメモリエリアｎの温度値Ｔｍ（ｎ）を受けると、リフレッシュ条件テーブル２１５を参照して温度値Ｔｍ（ｎ）に応じたメモリエリアｎのリフレッシュ間隔を決定する（７１１）。そして、リフレッシュ制御部２２３は、決定したリフレッシュ間隔に従ってプロセッサから定期的に発行されるリフレッシュコマンドに応じメモリセルに対するリフレッシュ動作を実行させる（７１２）。
【００４０】
例えば、リフレッシュ制御部２２３は、決定したリフレッシュ間隔がプロセッサからのリフレッシュコマンドの発行周期と同じ場合、プロセッサから発行されたリフレッシュコマンドのすべてを有効としメモリセルに対するリフレッシュ動作を実行させる。また、例えば、リフレッシュ制御部２２３は、決定したリフレッシュ間隔がプロセッサからのリフレッシュコマンドの発行周期の２倍である場合、プロセッサから発行されるリフレッシュコマンドを（１／２）の割合で有効としてメモリセルに対するリフレッシュ動作を実行させる。また、例えば、リフレッシュ制御部２２３は、決定したリフレッシュ間隔がプロセッサからのリフレッシュコマンドの発行周期の４倍である場合、プロセッサから発行されるリフレッシュコマンドを（１／４）の割合で有効としてメモリセルに対するリフレッシュ動作を実行させる。
【００４１】
以降、前述した処理を定期的に実行し、メモリエリアｎの温度値Ｔｍ（ｎ）の算出や熱抵抗モデル２１４の補正を適宜繰り返し行い、積層メモリデバイスにおけるメモリのリフレッシュ制御を行う。なお、図７に示した例では、温度差が±５［℃］以上であった場合に、温度センサ２１１、２２２に基づく温度値Ｔｍ（ｎ）の算出及び熱抵抗モデル２１４の設定値の補正を実行するようにしているが、これらを実行する条件は、これに限定されず、温度差が所定の範囲を超えるか否かなど任意の条件を設定可能である。また、メモリエリアｎの熱抵抗モデル２１４から換算した温度は、熱抵抗モデル２１４から換算した温度のうちのメモリエリアｎ内での最大値としているが、例えばメモリエリアｎ内での平均値や温度センサに対応する位置の値であってもよい。
【００４２】
図８、図９（Ａ）及び図９（Ｂ）を参照して、メモリエリアｎの温度値Ｔｍ（ｎ）の算出、リフレッシュ間隔の設定、及び熱抵抗モデルの補正に係る具体例を説明する。例えば、図８に示すように温度センサ２１１、２２２から読み取ったメモリエリアｎの温度が、メモリエリアＡ１が４４［℃］、メモリエリアＡ２が５２［℃］、メモリエリアＡ３が６５［℃］、メモリエリアＡ４が４９［℃］、メモリエリアＡ５が５６［℃］、メモリエリアＡ６が６２［℃］であるとする。また、図５に示した熱抵抗モデル２１４の設定値を用いたとき、メモリエリアｎの熱抵抗モデルから換算した温度値は、図９（Ａ）に示すようになる。すなわち、熱抵抗モデルから換算した温度値は、メモリエリアＡ１が４９［℃］、メモリエリアＡ２が５５［℃］、メモリエリアＡ３が６４［℃］、メモリエリアＡ４が４８［℃］、メモリエリアＡ５が５３［℃］、メモリエリアＡ６が６６［℃］である。
【００４３】
この場合、メモリエリアＡ１においては温度差が５［℃］であるので、温度判定部２１２は、メモリエリアＡ１については、温度センサ２１１、２２２から読み取った温度値を温度値Ｔｍ（１）にする。また、その他のメモリエリアＡ２〜Ａ６においては温度差が５［℃］未満であるので、温度判定部２１２は、メモリエリアＡ２〜Ａ６については、熱抵抗モデルから換算した温度値を温度値Ｔｍ（２）〜Ｔｍ（６）にする。したがって、温度判定部２１２から出力されるメモリエリアｎの温度値Ｔｍ（ｎ）は、メモリエリアＡ１が４４［℃］、メモリエリアＡ２が５５［℃］、メモリエリアＡ３が６４［℃］、メモリエリアＡ４が４８［℃］、メモリエリアＡ５が５３［℃］、メモリエリアＡ６が６６［℃］である。
【００４４】
ここで、例えば図６に示したリフレッシュ条件テーブル２１５において、Ｔａが６０［℃］、Ｔｂが２０［℃］、Ｔｃが０［℃］であるとする。リフレッシュ制御部２２３は、温度値Ｔｍ（１）が４４［℃］であるのでメモリエリアＡ１のリフレッシュ間隔をＣｂ［μｓ］に設定し、温度値Ｔｍ（２）が５５［℃］であるのでメモリエリアＡ２のリフレッシュ間隔をＣｂ［μｓ］に設定する。また、リフレッシュ制御部２２３は、温度値Ｔｍ（３）が６４［℃］であるのでメモリエリアＡ３のリフレッシュ間隔をＣａ［μｓ］に設定し、温度値Ｔｍ（４）が４８［℃］であるのでメモリエリアＡ４のリフレッシュ間隔をＣｂ［μｓ］に設定する。同様にして、リフレッシュ制御部２２３は、温度値Ｔｍ（５）が５３［℃］であるのでメモリエリアＡ５のリフレッシュ間隔をＣｂ［μｓ］に設定し、温度値Ｔｍ（６）が６６［℃］であるのでメモリエリアＡ６のリフレッシュ間隔をＣａ［μｓ］に設定する。
【００４５】
また、温度判定部２１２は、メモリエリアＡ１において温度センサ２１１、２２２から読み取った温度値と抵抗モデルから換算した温度値との温度差が５［℃］であるので、熱抵抗モデル２１４におけるメモリエリアＡ１の設定値の補正を行う。図９（Ａ）に示したように、抵抗モデル２１４におけるメモリエリアＡ１に係る熱抵抗ＲＡ１、ＲＡ２、ＲＡ７、ＲＡ８のそれぞれの補正前の設定値は、４８、４９、４４、４９である。抵抗モデルから換算した温度値が温度センサ２１１、２２２から読み取った温度値より５［℃］高いので、温度判定部２１２は、熱抵抗ＲＡ１、ＲＡ２、ＲＡ７、ＲＡ８の５［℃］高い設定値のみ５減じた４８、４４、４４、４４に補正する。したがって、ロジックチップに格納されている熱抵抗モデル２１４は、図９（Ｂ）に示すようにメモリエリアＡ１の設定値９０１、９０２が書き換えられる。
【００４６】
以上のように、本実施形態における積層メモリデバイスは、ロジックチップ２１０の温度センサ２１１及びメモリチップ２２０の温度センサ２２２から読み取った温度値と熱抵抗モデル２１４から得られる温度値とに基づいてメモリエリア毎の温度値Ｔｍ（ｎ）を算出する。そして、算出した温度値Ｔｍ（ｎ）に応じてメモリエリア毎にリフレッシュ間隔を設定しリフレッシュ動作を実行する。これにより、メモリ全体で一律のリフレッシュ間隔ではなく、メモリエリアの温度値Ｔｍ（ｎ）が高いメモリエリアは短いリフレッシュ間隔で、メモリエリアの温度値Ｔｍ（ｎ）が低いメモリエリアはリフレッシュ間隔を長くするように制御してリフレッシュ動作を実行することが可能となる。したがって、本実施形態における積層メモリデバイスは、温度分布に応じてリフレッシュ間隔を調整し最適化が図れ、メモリエリア毎に、メモリエリアの温度に応じた適切なリフレッシュ間隔でリフレッシュ動作を実行でき、消費電力を削減することができる。
【００４７】
また、本実施形態における積層メモリデバイスは、温度センサ２１１、２２２から読み取った温度値と熱抵抗モデル２１４から換算した温度値との温度差が所定の範囲を超えた場合、温度差を小さくするように熱抵抗モデル２１４の設定値を補正する。積層メモリデバイスの動作状態等に合うように熱抵抗モデル２１４を更新することができ、熱抵抗モデル２１４の精度を向上させ、リフレッシュ間隔を最適化することが可能になる。
【００４８】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
以上の実施形態に関し、さらに以下の付記を開示する。
【００４９】
（付記１）
メモリ回路を有する複数のチップが積層された半導体装置であって、
前記複数のチップにおける複数のメモリエリアにそれぞれ設けられ、温度を測定する測定部と、
前記測定部によって測定された温度及び前記半導体装置の熱抵抗モデルから得られた温度に基づいて各メモリエリアの温度を算出する算出部と、
前記算出部により算出した各メモリエリアの温度に基づいて各メモリエリアのリフレッシュ間隔を設定し、前記設定したリフレッシュ間隔で各メモリエリアの前記メモリ回路のリフレッシュ動作を実行する制御部とを有することを特徴とする半導体装置。
（付記２）
前記測定部によって測定された温度と前記半導体装置の熱抵抗モデルから得られた温度との温度差が所定の範囲を超える場合、前記測定部が設けられた前記メモリエリア内の熱抵抗モデルの設定値を前記測定部によって測定された温度に基づいて更新する更新部を有することを特徴とする付記１記載の半導体装置。
（付記３）
前記更新部は、前記測定部によって測定された温度と前記半導体装置の熱抵抗モデルから得られた温度との差が小さくなるように前記熱抵抗モデルの設定値を更新することを特徴とする付記２記載の半導体装置。
（付記４）
前記制御部は、温度に対する前記リフレッシュ間隔の設定を示すテーブルを参照し、前記算出部により算出した各メモリエリアの温度に応じた前記リフレッシュ間隔を前記メモリエリア毎に設定することを特徴とする付記１〜３の何れか１項に記載の半導体装置。
（付記５）
各メモリエリアに１つの前記測定部が設けられていることを特徴とする付記１〜４の何れか１項に記載の半導体装置。
（付記６）
前記算出部は、前記測定部によって測定された温度と前記半導体装置の熱抵抗モデルから得られた温度との差が所定の範囲を超える場合、前記測定部によって測定された温度を前記メモリエリアの温度にし、前記所定の範囲を超えない場合、前記半導体装置の熱抵抗モデルから得られた温度を前記メモリエリアの温度にすることを特徴とする付記１〜５の何れか１項に記載の半導体装置。
（付記７）
前記メモリ回路はＤＲＡＭ回路であることを特徴とする付記１〜６の何れか１項に記載の半導体装置。
（付記８）
メモリ回路を有する複数のチップが積層された半導体装置の制御方法であって、
前記複数のチップにおける複数のメモリエリアにそれぞれ設けられた測定部が温度を測定し、
前記測定部によって測定された温度及び前記半導体装置の熱抵抗モデルから得られた温度に基づいて各メモリエリアの温度を算出し、
前記算出した各メモリエリアの温度に基づいて各メモリエリアのリフレッシュ間隔を設定し、
前記設定したリフレッシュ間隔で各メモリエリアの前記メモリ回路のリフレッシュ動作を実行することを特徴とする半導体装置の制御方法。
【符号の説明】
【００５０】
１０１、２１０  ロジックチップ
１０２、２２０  メモリチップ
１０３、２４０  シリコン貫通ビア（ＴＳＶ）
１０４、２１１、２２２  温度センサ
２１２  温度判定部
２１３  記憶部
２１４  熱抵抗モデル
２１５  リフレッシュ条件テーブル
２１６  コマンド／データ入出力部
２１７  コマンド／データバッファ
２２１  メモリセル
２２３  リフレッシュ制御部
２２４  ロウ／カラムデコーダ
２３０  プロセッサ
【図１】
2018097903.tif 000003
【図２】
2018097903.tif 000004
【図３】
2018097903.tif 000005
【図４】
2018097903.tif 000006
【図５】
2018097903.tif 000007
【図６】
2018097903.tif 000008
【図７】
2018097903.tif 000009
【図８】
2018097903.tif 000010
【図９】
2018097903.tif 000011