(57)【要約】【課題】本発明が解決しようとする課題は、インパルス応答により回路の負荷特性を短時間で同定する制御装置を提供することにある。【解決手段】実施形態の制御装置は、制御信号を与える制御部と、前記制御信号に基づいて第１ゲート信号を生成する第１生成部と、前記回路の負荷特性を同定するための第２ゲート信号を生成する第２生成部と、前記第１生成部または前記第２生成部との接続を切替える切替部と、前記切替部と接続し複数のスイッチング素子を有するブリッジ回路と、を備える。前記切替部が前記第１生成部と接続される場合に、前記ブリッジ回路は、前記第１ゲート信号に基づいて前記スイッチング素子を動作させ第１の信号を出力し、前記切替部が前記第２生成部と接続される場合に、前記ブリッジ回路は、前記第２ゲート信号に基づいて前記スイッチング素子を動作させインパルス状の第２の信号を出力する。【選択図】図１
2018046630.tif 000002
【特許請求の範囲】
【請求項１】
インパルス応答により回路の負荷特性を同定可能な制御装置であって、
制御信号を与える制御部と、
前記制御信号に基づいて第１ゲート信号を生成する第１生成部と、
前記回路の負荷特性を同定するための第２ゲート信号を生成する第２生成部と、
前記第１生成部または前記第２生成部との接続を切替える切替部と、
前記切替部と接続し、複数のスイッチング素子を有するブリッジ回路と、を備え、
前記切替部が前記第１生成部と接続される場合に、前記ブリッジ回路は、前記第１ゲート信号に基づいて前記スイッチング素子のそれぞれを動作させることにより第１の信号を出力し、前記切替部が前記第２生成部と接続される場合に、前記ブリッジ回路は、前記第２ゲート信号に基づいて前記スイッチング素子のそれぞれを動作させることにより前記第１の信号とは異なるインパルス状の第２の信号を出力する制御装置。
【請求項２】
前記ブリッジ回路は、第１乃至４のスイッチング素子を有し、前記スイッチング素子のそれぞれにダイオードが並列に接続される請求項１に記載の制御装置。
【請求項３】
前記切替部は、前記第１生成部と接続されることにより前記回路の通常の動作である第１のモードと、前記第２生成部と接続されることにより前記回路の負荷特性を同定する第２のモードと、を切替える請求項１または２に記載の制御装置。
【請求項４】
前記切替部は、前記回路の負荷特性を同定する場合に、前記第１のモードから前記第２のモードに切替える請求項３に記載の制御装置。
【請求項５】
前記切替部は、前記回路の負荷特性を同定した後に、前記第２のモードから前記第１のモードに切替える請求項３に記載の制御装置。
【請求項６】
前記第２生成部は、前記回路の負荷特性を同定するために、前記第１と第４のスイッチング素子をＯｎとし前記第２と第３のスイッチング素子をＯｆｆとする第１のステップと、前記第１乃至３のスイッチング素子をＯｆｆとし前記第４のスイッチング素子をＯｎとする前記第１のステップと連続する第２のステップと、前記第１と第３のスイッチング素子をＯｆｆとし前記第２と第４のスイッチング素子をＯｎとする前記第２のステップと連続する第３のステップと、を含む前記第２ゲート信号を生成する請求項２乃至５のいずれか１項に記載の制御装置。
【請求項７】
前記第２生成部は、前記回路の負荷特性を同定するために、前記第１と第４のスイッチング素子をＯｎとし前記第２と第３のスイッチング素子をＯｆｆとする第１のステップと、前記第２乃至４のスイッチング素子をＯｆｆとし第１のスイッチング素子をＯｎとする前記第１のステップと連続する第２のステップと、前記第１と第３のスイッチング素子をＯｎとし前記第２と第４のスイッチング素子をＯｆｆとする前記第２のステップと連続する第３のステップと、を含む前記第２ゲート信号を生成する請求項２乃至５のいずれか１項に記載の制御装置。
【請求項８】
前記第２生成部は、前記回路の負荷特性を同定するために、前記第２と第３のスイッチング素子をＯｎとし前記第１と第４のスイッチング素子をＯｆｆとする第１のステップと、前記第１と第３と第４のスイッチング素子をＯｆｆとし第２のスイッチング素子をＯｎとする前記第１のステップと連続する第２のステップと、前記第１と第３のスイッチング素子をＯｆｆとし前記第２と第４のスイッチング素子をＯｎとする前記第２のステップと連続する第３のステップと、を含む前記第２ゲート信号を生成する請求項２乃至５のいずれか１項に記載の制御装置。
【請求項９】
前記第２生成部は、前記回路の負荷特性を同定するために、前記第２と第３のスイッチング素子をＯｎとし前記第１と第４のスイッチング素子をＯｆｆとする第１のステップと、前記第１と第２と第４のスイッチング素子をＯｆｆとし第３のスイッチング素子をＯｎとする前記第１のステップと連続する第２のステップと、前記第１と第３のスイッチング素子をＯｎとし前記第２と第４のスイッチング素子をＯｆｆとする前記第２のステップと連続する第３のステップと、を含む前記第２ゲート信号を生成する請求項２乃至５のいずれか１項に記載の制御装置。
【請求項１０】
インパルス応答により回路の負荷特性を同定可能な制御装置であって、
複数のスイッチング素子の動作を指示するゲート信号を生成する生成部と、
前記複数のスイッチング素子を有し、前記回路の負荷特性を同定する場合に、前記ゲート信号に基づいて前記スイッチング素子のそれぞれを動作させ前記回路の負荷にインパルス状の電圧信号を与えるブリッジ回路と、を備える制御装置。
【請求項１１】
インパルス応答により回路の負荷特性を同定可能な制御装置における制御方法であって、
第１生成部で、制御信号に基づいて第１ゲート信号を生成し、
第２生成部で、前記回路の負荷特性を同定するための第２ゲート信号を生成し、
切替部で、前記第１生成部または前記第２生成部との接続を切替え、
前記切替部と前記第１生成部が接続した場合に、ブリッジ回路は、前記第１ゲート信号に基づいて複数のスイッチング素子のそれぞれを動作させ第１の信号を出力し、
前記切替部と前記第２生成部が接続した場合に、前記ブリッジ回路は、前記第２ゲート信号に基づいて複数のスイッチング素子のそれぞれを動作させインパルス状の第２の信号を出力する制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、制御装置及び制御方法に関する。
【背景技術】
【０００２】
回転電機の駆動制御等のように、高電圧、大電流を扱う電流制御系の場合には、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）などのスイッチング素子を用いてインバータ回路（主回路）を構成し、ＰＷＭ（Pulse Width Modulation：パルス幅変調）制御により負荷（例えば，回転電機のコイル）に対して電圧を印加する。そして、電流指令値と観測した負荷に流れる電流値との電流誤差に応じた指令値を制御器で演算し電流を制御する。抵抗値やインダクタンスは、個体差や温度により変動するため、高精度な制御を行うには、負荷の端子間電圧から電流までの特性を短時間かつオンラインで同定したいという要望がある。
【０００３】
例えば，抵抗値を同定するために一定電流を流す方法では、消費電力が大きく、その電流により抵抗値が変動してしまう可能性がある。また、インダクタンスの特性を同時に計測することができない。周波数加振する方法では、同定に多くの時間と消費電力がかかる。
【０００４】
そこで、インパルス応答を計測し、ＦＩＲモデルとして同定することが考えられるが、ＰＷＭ出力のＤｕｔｙ比を制御指令と三角波との比較により決定する構成では、制御指令値にインパルス入力を加えた場合、デッドタイムの影響により電圧０が出力されない。そのため、正確な特性を同定することができない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−９２６５７号公報
【特許文献２】特開平１１−１１３３００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、インパルス応答により回路の負荷特性を正確かつ短時間に同定する制御装置及び制御方法を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態の制御装置は、インパルス応答により回路の負荷特性を同定可能な制御装置であって、制御信号を与える制御部と、前記制御信号に基づいて第１ゲート信号を生成する第１生成部と、前記回路の負荷特性を同定するための第２ゲート信号を生成する第２生成部と、前記第１生成部または前記第２生成部との接続を切替える切替部と、前記切替部と接続し、複数のスイッチング素子を有するブリッジ回路と、を備える。前記切替部が前記第１生成部と接続される場合に、前記ブリッジ回路は、前記第１ゲート信号に基づいて前記スイッチング素子のそれぞれを動作させることにより第１の信号を出力し、前記切替部が前記第２生成部と接続される場合に、前記ブリッジ回路は、前記第２ゲート信号に基づいて前記スイッチング素子のそれぞれを動作させることにより前記第１の信号とは異なるインパルス状の第２の信号を出力する。
【０００８】
また実施形態の制御方法は、インパルス応答により回路の負荷特性を同定可能な制御装置における制御方法であって、第１生成部で、制御信号に基づいて第１ゲート信号を生成し、第２生成部で、前記回路の負荷特性を同定するための第２ゲート信号を生成し、切替部で、前記第１生成部または前記第２生成部との接続を切替え、前記切替部と前記第１生成部が接続した場合に、ブリッジ回路は、前記第１ゲート信号に基づいて複数のスイッチング素子のそれぞれを動作させ第１の信号を出力し、前記切替部と前記第２生成部が接続した場合に、ブリッジ回路は、前記第２ゲート信号に基づいて複数のスイッチング素子のそれぞれを動作させインパルス状の第２の信号を出力する。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態にかかる制御装置１の電流制御系のブロック図を示す。
【図２】４つのスイッチング素子で構成されるブリッジ回路６とＬＰＦ７を有するインバータに負荷８が接続された回路図を示す。
【図３】制御指令信号（ｃｍｄ）とキャリア信号（ｃｓ）から生成されるゲート信号を示す。
【図４】負荷特性を同定するための生成部４ｂのゲート信号の一例を示す。
【図５】図４に示すゲート信号に基づいてスイッチング素子を動作させたときのブリッジ回路の変遷を示す。
【図６】第１の実施形態にかかる制御装置１の動作フローの一例を示す。
【図７】比較例１０の負荷特性を同定する際のブロック図を示す。
【図８】制御指令信号（ｃｍｄ）が０の場合の生成部４０で生成されるゲート信号について示す。
【図９】デットタイムの間のブリッジ回路の状態を示す。
【図１０】第１の実施形態にかかる制御装置１の第２のモードを適用した場合と、比較例の場合の電流と端子間電圧のインパルス応答を示す。
【図１１】対象モデルに対して本実施形態と比較例の負荷の周波数特性を示す。
【図１２】第２の実施形態にかかる制御装置１の生成部４ｂで作成されるゲート信号を示す。
【図１３】第３の実施形態にかかる制御装置１の生成部４ｂで作成されるゲート信号を示す。
【図１４】第４の実施形態にかかる制御装置１の生成部４ｂで作成されるゲート信号を示す。
【図１５】第１乃至４の実施形態にかかる生成部４ｂのゲート信号によるスイッチング素子６ａ〜６ｄの動作パターンについて示す。
【発明を実施するための形態】
【００１０】
以下、図面を参照して実施形態にかかる制御装置について説明する。同じ符号が付されているものは同様のものを示す。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係や部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
【００１１】
（第１の実施形態）
第１の実施形態にかかる制御装置について図１乃至５を参照して説明する。
図１は、第１の実施形態にかかる制御装置１の電流制御系のブロック図を示す。
【００１２】
本実施形態の制御装置１は、ブリッジ回路６のスイッチング素子を個別にＯｎ／Ｏｆｆ動作することによりインパルス入力を負荷８に与え、その応答により負荷特性を精度良く同定する。
【００１３】
制御装置１は、目標となる電流指令値を与える指令部２と、電流指令値と実際に流れる電流との電流誤差に応じた制御指令信号を出力する制御部３と、キャリア信号（搬送波）及び制御指令信号とに基づきスイッチング素子のＯｎ／Ｏｆｆを制御するためのゲート信号を生成する生成部４ａと、スイッチング素子のＯｎ／Ｏｆｆを制御しインパルス信号を出力するためのゲート信号を生成する生成部４ｂとを備える。さらに、生成部４ａと生成部４ｂの接続を切替えることにより測定モードの切り替えを行う切替部５と、複数のスイッチング素子を有し、生成部４ａまたは４ｂのいずれかのゲート信号に基づいてスイッチング素子それぞれを動作させるブリッジ回路６と、ブリッジ回路６から出力される信号の高周波成分をフィルタリングするＬＰＦ（Low Pass Filter）７と、ＬＰＦ７に接続される負荷８と、を有する。
【００１４】
切替部５は、負荷８の特性を同定しない回路のいわゆる通常の動作（第１のモードと称する）と、負荷８の特性を同定する動作（第２のモードと称する）の切り替えを行う。
【００１５】
まず、回路の負荷特性を同定しない通常の動作である第１のモードについて説明する。
【００１６】
第１のモードの場合、制御装置１の切替部５は、生成部４ａのゲート信号がブリッジ回路６へ供給されるように切替える。切替部５は、スイッチ、スイッチング素子や半導体素子等で良い。
【００１７】
指令部２は、エンコーダー情報等を演算して指令値を作成する箇所であり、指令値は電流で与えられる。指令部２は、ＤＳＰ（Digital Signal Processor）やＣＰＵ（Central Processing Unit：中央演算処理装置）にあたる。指令値は、電流値に限定されず電圧値等であっても良い。
【００１８】
制御部３は、外部に設けられたフィードバックループ９からの実際の電流と電流指令値との差をとり、これを増幅して制御指令信号に変換する。フィードバックループ９からの実際の電流は、後述する第２のモードにより同定される負荷特性を用いて算出される。
【００１９】
制御部３は、マイクロプロセッサやＭＣＵ（Micro Control Unit）等にあたる。
【００２０】
生成部４ａは、制御部３の制御指令信号とキャリア信号（搬送波）に基づきスイッチング素子のＯｎ／Ｏｆｆを制御するためのゲート信号を生成する。
【００２１】
ブリッジ回路６は、生成部４ａのゲート信号に基づいてスイッチング素子それぞれを動作することによりＰＷＭ（Pulse Width Modulation：パルス幅変調）信号を出力する。このＰＷＭ信号は、いわゆる電圧信号に該当する（第１の信号とも称される）。ＬＰＦ７はブリッジ回路と接続され、ＰＷＭ信号の高周波成分をフィルタリングする。ＬＰＦ７は、負荷８と接続される。
【００２２】
生成部４ａは、制御部３からの制御指令信号とキャリア信号を比較することによりブリッジ回路６のスイッチング素子をＯｎ／Ｏｆｆ動作するためのゲート信号を生成する。
【００２３】
ブリッジ回路６は、４つのスイッチング素子を有し、スイッチング素子のそれぞれには還流ダイオードが並列に接続される。ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）などの半導体デバイスをスイッチング素子とする場合は、電流を順方向にしか流すことができない。そのため、スイッチング素子として半導体デバイスを用いる場合は、逆方向にも電流が流れるように還流ダイオードを各素子に並列に接続するのが一般的である。スイッチング素子としては、ＩＧＢＴ以外にも、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）を用いても良い。ＭＯＳＦＥＴは還流ダイオードを内蔵するため、還流ダイオードの特性を備えている。
【００２４】
図２は、４つのスイッチング素子で構成されるブリッジ回路６とＬＰＦ７を有するインバータに負荷８が接続された回路図を示す。図２に示すように、第１のスイッチング素子６ａ〜第４のスイッチング素子６ｄは、電源６ｅ及びＬＰＦ７に接続される。電源６ｅは、直流電源が用いられる。ＬＰＦ７は、２つのコンデンサ（Ｃ）と２つのコイル（Ｌ）で構成される。さらにＬＰＦ７は、負荷８に接続される。負荷８は、コイル（Ｌ）と抵抗（Ｒ）で構成される。ＬＰＦ７の構成はこれに限定されず、コンデンサ（Ｃ）と抵抗（Ｒ）を有する回路で構成されても良いし、コイル（Ｌ）、コンデンサ（Ｃ）と抵抗（Ｒ）を有する回路で構成されても良い。負荷８は、抵抗（Ｒ）あるいはコイル（Ｌ）のみで構成されても良いし、それらにコンデンサ（Ｃ）を加えても良い。また、負荷８は、例えばインダクタンスを目的とするインダクタである。制御装置１は、ＬＰＦ７を含む構成として説明するが、ＬＰＦ７は、必須の構成ではなくＬＰＦ７が無い場合も含む。
【００２５】
次に、生成部４ａにより生成されるゲート信号について図３を用いて詳しく説明する。図３は、制御指令信号（ｃｍｄ）とキャリア信号（ｃｓ）から生成されるゲート信号を示す。
【００２６】
図３に示すようにキャリア信号（ｃｓ）は、三角波やのこぎり波で表される。キャリア信号（ｃｓ）は、外部に設けられた発振器（図示しない）等により与えられる。生成部４ａでは、キャリア信号（ｃｓ）を制御指令信号（ｃｍｄ）と比較することによりキャリア信号（ｃｓ）が高い場合に“１”を出力し、キャリア信号（ｃｓ）が低い場合に“０”の信号を出力する。キャリア信号（ｃｓ）と制御指令信号（ｃｍｄ）の比較は、生成部４ａ内の比較器（図示しない）等で行われる。生成部４ａでは、ブリッジ回路６の第１のスイッチング素子６ａ〜第４のスイッチング素子６ｄを動作させるためのｇｓ１〜ｇｓ４の４つのゲート信号が生成される。ここで、ゲート信号が“０”の場合は、スイッチング素子がＯｆｆとなり、ゲート信号が“１”の場合は、スイッチング素子がＯｎの状態となる。
【００２７】
キャリア信号（ｃｓ）と制御指令信号（ｃｍｄ）との関係は、以下の式（１）、（２）により表される。
【数１】
2018046630.tif 000003
【００２８】
また、ブリッジ回路６のうち、上下に配置されるスイッチング素子が同時にＯｎとなる場合は、電源６ｅが短絡する。例えば、第１のスイッチング素子６ａと第２のスイッチング素子６ｂが同時にＯｎ状態となるか、あるいは第３のスイッチング素子６ｃと第４のスイッチング素子６ｄが同時にＯｎ状態となると、電源６ｅが短絡状態となる。特に、半導体デバイスは、スイッチング素子をＯＮした時の電圧降下量が小さくなるように抵抗値が非常に小さく設定されているため、例えば、第１のスイッチング素子６ａと第２のスイッチング素子６ｂが同時にＯｎ状態となると、電源が短絡状態となる。これを回避するために、第１のスイッチング素子６ａと第２のスイッチング素子６ｂ、または第３のスイッチング素子６ｃと第４のスイッチング素子６ｄを同時にＯｆｆにする時間を設ける（デッドタイム：Ｄｅａｄ  ｔｉｍｅと称する）。
【００２９】
式（１）、（２）で表される信号Ｓｏｒｇ、Ｓｉｎｖをデットタイム分遅らせた信号をそれぞれＳｏｒｇｄ、Ｓｉｎｖｄとする。
Ｓｏｒｇ、Ｓｉｎｖ、Ｓｏｒｇｄ、Ｓｉｎｖｄの信号を用いることによりゲート信号ｇｓ１〜ｇｓ４は、以下の式（３）〜（６）で表される。
【数２】
2018046630.tif 000004
【００３０】
このように生成されたゲート信号ｇｓ１〜ｇｓ４に応じてスイッチング素子をＯｎ／Ｏｆｆ動作させることによりＰＷＭ信号が出力される。
【００３１】
ＬＰＦ７によりＰＷＭ信号をフィルタリングすることによりＰＷＭ信号の高周波成分が除去され平滑化される。負荷８には、例えば正弦波に近い電圧信号が加わる。
【００３２】
上述したように第１のモードは、第１の実施形態の制御装置１の回路の通常の動作を表している。通常の動作とは、例えばインバータ回路であればＰＷＭ制御により直流を交流に切替える動作である。インバータ回路に限定されず、コンバータ回路や電流制御系の回路等の通常の動作も含む。
【００３３】
次に、制御装置１が回路８の負荷特性を同定する場合の第２のモードについて説明する。
【００３４】
第２のモードでは、インパルス応答により負荷８の特性を短時間で同定する。第２のモードの場合、制御装置１の切替部５は、生成部４ｂのゲート信号がブリッジ回路６に供給されるように切替える。これにより、指令部２、制御部３、生成部４ａは、ブリッジ回路６、ＬＰＦ７及び負荷８とは隔離される。
【００３５】
ブリッジ回路６は、生成部４ｂに接続され、生成部４ｂが生成するゲート信号に基づいてスイッチング素子を動作する。ブリッジ回路６には、ＬＰＦ７及び負荷８が接続される。
【００３６】
生成部４ｂは、スイッチング素子を直接動作させ、負荷８にインパルス入力を与えるためのゲート信号を生成する。
【００３７】
図４は、負荷特性を同定するための生成部４ｂのゲート信号の一例を示す。
【００３８】
図４に示すようにゲート信号は、時系列に沿ってステップ１〜ステップ３までスイッチング素子のそれぞれを動作させる。
【００３９】
正方向のインパルス入力を付加する場合には、第１のスイッチング素子６ａと第４のスイッチング素子６ｄを同時にＯｎして電源６ｅに接続する（ステップ１）。その時、第２のスイッチング素子６ｂと第３のスイッチング素子６ｃはＯｆｆとする。その後、第１のスイッチンング素子をＯｆｆとし、電源６ｅの短絡防止のためのデッドタイムを経過させる（ステップ２）。次に、第２のスイッチング素子をＯｎにする（ステップ３）。そして電流が０に収束するまで各スイッチング素子を動作させない。
【００４０】
図５は、図４に示すゲート信号に基づいて第１のスイッチング素子６ａ〜第４のスイッチング素子６ｄを動作させたときのブリッジ回路の変遷を示す。ステップ毎に電流が流れる回路の配線を実線として示し、電流の流れない配線を破線で示している。
【００４１】
ステップ１では、第１のスイッチング素子６ａと第４のスイッチング素子６ｄを同時にＯｎにするため、正方向に電流が流れる。次に、第１のスイッチング素子６ａをＯｆｆにして、ステップ２の間に負荷８により急峻に電流が０にならなければ、第２のスイッチング素子６ｂのＯＮ／ＯＦＦの状態にかかわらず第２のスイッチング素子６ｂに並列に設置された還流ダイオード及び第４のスイッチング素子６ｄを通じて電流が流れる。ステップ３において、第２のスイッチング素子６ｂをＯｎにすると正方向の電流が小さくなり、電流の向きが変化する場合は、第４のスイッチング素子６ｄに並列に設置された還流ダイオード及び第２のスイッチング素子６ｂを通じて電流が流れる。この時、正方向とは逆方向の電流が流れるため、第４のスイッチング素子６ｄには電流が流れない。これにより電源６ｅに接続されることなく、負荷８へのインパルス応答の計測が可能となる。この時、ブリッジ回路からは、インパルス状の電圧信号が出力される（第２の信号とも称する）。なお、ステップ２のデッドタイムの時間幅は、インパルス入力後に電流方向が変化しない範囲の中で任意に設定する。正方向の電流とは、ＬＰＦ７及び負荷８の回路に反時計回り（ＣＣＷ）に流れる電流である。逆方向とは、ＬＰＦ７及び負荷８の回路に時計回り（ＣＷ）に流れる方向であり、正方向とは逆の方向の電流（負方向の電流）を示す。生成部４ｂのゲート信号の作成は、外部に設けられた記憶部（図示しない）等に予め記憶された指令値を用いて作成される。記憶部は、ＨＤＤ（Hard Disk Drive）、光ディスク、磁気テープ、半導体メモリ、ＲＯＭ（Read Only memory）やＲＡＭ（Random access memory）を含む。
【００４２】
上述したインパルス入力を加えた時の，負荷の端子間電圧ｖｔと電流ｉをサンプリング周期Ｔｓで計測したときのＮ点のデータをそれぞれ式（７）、（８）とする。
【数３】
2018046630.tif 000005
【００４３】
ＰＷＭ入力から端子間電圧までのＦＩＲ（Finite Impulse Response）フィルタモデルを式（９）とする。
【数４】
2018046630.tif 000006
【００４４】
ＰＷＭ入力から電流までのＦＩＲフィルタモデルを式（１０）とする。
【数５】
2018046630.tif 000007
【００４５】
式（９）、（１０）より、端子間電圧から電流までの伝達特性は、式（１１）として得られる。
【数６】
2018046630.tif 000008
【００４６】
式（１１）のモデルから周波数特性を計算することができる。例えば、抵抗値Ｒを求めたい場合は、式（１１）においてｚ＝１とすることで式（１２）を得ることができる。
【数７】
2018046630.tif 000009
【００４７】
インパルス応答の時系列データを用いてＦＩＲ形式でモデル化するだけでなく、時系列波形をもとに、伝達特性を別な形式でフィッティングしても良い。例えば、負荷を用いて式（１３）のように連続系のモデルとして仮定し、計測したインパルス応答に一致するようにパラメータをフィッティングすることで同定しても良い。これにより、インダクタンス及び抵抗値を求めることができる。
【数８】
2018046630.tif 000010
【００４８】
第２のモードにより同定された負荷特性から実際の電流を同定し、フィードバックループ９を通じて制御部３にフィードバックすることにより、指令部２からの電流指令値と実際の電流との間の電流誤差を精度良く導くことができる。
【００４９】
制御装置１では、切替部５で第１のモードと第２のモードを切替え可能であるため、回路の通常の動作である第１のモードの測定から所定の間隔で負荷特性を同定する第２のモードに切替え、第２のモードの測定が完了したら再び第１のモードの測定を行うような処理を加えても良い。所定の間隔とは、プログラム等で一定期間毎に繰り返し第２のモードに切替える場合も含む。また、利用者（ユーザ）が入力部（図示しない）等から第１のモードから第２のモードに切替えるタイミングを直接入力する場合も含む。
【００５０】
また、第２のモードで負荷特性を同定した後に第１のモードに切替える場合は、例えば、インパルス応答が収束したことを検出する検出部（図示しない）により、インパルス応答の収束を検出した後に第１のモードに切替えても良い。
【００５１】
図６は、第１の実施形態にかかる制御装置１の動作フローの一例を示す。
【００５２】
本実施形態の制御装置１は、まず第１のモードで動作し制御指令信号とキャリア信号とに基づきスイッチング素子のＯｎ／Ｏｆｆを制御するためのゲート信号を生成部４ａで生成する（Ｓ６０１）。次に、回路の負荷特性を同定するか否か判断する（Ｓ６０２）。Ｙｅｓ（回路の負荷特性を同定する）の場合は、切替部５により生成部４ａから生成部４ｂに切替え、制御部３のラインから切り離し第２のモードで動作する（Ｓ６０３）。Ｎｏの場合は、引き続き第１のモードで動作する（Ｓ６０１）。生成部４ｂによりインパルス応答用のゲート信号を生成する（Ｓ６０４）。ゲート信号に基づいてブリッジ回路６のスイッチング素子を動作させ負荷８にインパルス入力を与える（Ｓ６０５）。インパルス応答が収束したかを検出する（Ｓ６０６）。Ｙｅｓの場合は、同定結果を制御部３にフィードバックする（Ｓ６０７）。Ｎｏの場合は、再度インパルス入力を与える（Ｓ６０５）。フィードバックした後、切替部５により生成部４ｂから生成部４ａに切替え第１のモードで動作する（Ｓ６０８）。その後は、第１のモードで通常の動作を行う。
【００５３】
次に、本実施形態の第２のモードによる負荷特性の同定方法の比較例１０について説明する。
【００５４】
図７は、比較例１０の負荷特性を同定する際のブロック図を示す。図７に示すように、スイッチング素子のＯｎ／Ｏｆｆを制御するゲート信号を生成する生成部４０にインパルス入力を与えるインパルス入力部２０を有する。生成部４０に接続されるブリッジ回路と、ブリッジ回路に接続されるＬＰＦと、ＬＰＦに接続される負荷の構成は第１の実施形態にかかる制御装置と同様である。
【００５５】
比較例１０では、生成部４０にインパルス入力が与えられ、負荷にはコイル（Ｌ）等があるため、インパルス入力で制御指令信号が０になった後もブリッジ回路に電流が流れ続ける。
【００５６】
図８は、制御指令信号（ｃｍｄ）が０の場合の生成部４０で生成されるゲート信号（ｇｓ１〜ｇｓ４）について示す。図８に示すように、キャリア信号（ｃｓ）と制御指令信号（ｃｍｄ）とを比較することによりゲート信号が生成される。ゲート信号の生成は、上述した式（１）〜（６）を用いて行われる。制御指令信号（ｃｍｄ）が０の場合は、Ｓｏｒｇ、Ｓｉｎｖが同一の値となり、デッドタイムの間にブリッジ回路の全てのスイッチング素子がＯｆｆの状態となる。
【００５７】
図９は、デットタイムの間のブリッジ回路の状態を示す。回路の配線のうち、電流の流れる配線を実線として示し、電流の流れない配線を破線として示している。図９に示すように、全てのスイッチング素子がＯｆｆの時は、還流ダイオードを介して負荷が電源に接続されてしまうため、ＰＷＭの出力がインパルス状にならない。これにより比較例１０では、負荷特性を正確に同定することができない。この影響は、Ｅを電源電圧とし、Ｔｄをデットタイムとし、Ｆｃをキャリア周波数としたとき、式（１４）により表される。
【数９】
2018046630.tif 000011
【００５８】
比較例では、制御指令信号（ｃｍｄ）としてインパルス入力を生成部に与えるため、制御指令信号（ｃｍｄ）が０の時には、デッドタイムにおいて負荷が電源６ｅに接続するため正確な負荷特性を同定できないが、本実施形態の第２のモードでは、スイッチング素子を直接動作することにより電源６ｅと負荷との意図しない接続を遮断して、インパルス入力を負荷８に与えることができる。
【００５９】
次に、対象モデルに対して、本実施形態にかかる制御装置１の第２のモードを適用した場合のシミュレーション結果について説明する。
【００６０】
図１０は、本実施形態にかかる制御装置１の第２のモードを適用した場合と、比較例の場合の電流と端子間電圧のインパルス応答を示す。図１０中の実線が本実施形態にかかる第２のモードを適用した場合の電流と端子間電圧を示しており、破線が比較例の場合を示す。
【００６１】
電流のインパルス応答は、本実施形態と比較例とで異なる結果を示している。
【００６２】
図１１は、対象モデルに対して本実施形態と比較例の負荷の周波数特性を示す。実線が対象モデルの周波数特性を示し、一点鎖線が本実施形態の第２のモードを適用した場合の負荷の周波数特性を示し、破線が比較例を適用した場合の負荷の周波数特性を示している。
【００６３】
本実施形態の第２のモードにより負荷特性を同定した場合の方が、対象モデルに対して良く一致しているのがわかる。
【００６４】
本実施形態にかかる制御装置１の第２のモードを用いることにより、回路の負荷特性を短時間にかつ精度良く同定することができる。
【００６５】
また、第１のモードと第２のモードを切替部により切替えることによりタイムリーに回路の負荷特性を同定することができる。
【００６６】
（第２の実施形態）
第２の実施形態にかかる制御装置について図１２を参照して説明する。
【００６７】
図１２は、制御装置１の第２のモードでの生成部４ｂで作成されるゲート信号を示す。第２の実施形態にかかる制御装置では、生成部４ｂで生成される負荷にインパルス入力を与えるためのゲート信号が第１の実施形態の制御装置と異なる。それ以外の構成については、第１の実施形態にかかる制御装置と同様である。
【００６８】
図１２に示すように、第１のスイッチング素子６ａと第４のスイッチング素子６ｄを同時にＯｎして電源６ｅに接続する（ステップ１）。その際、第２と第３のスイッチング素子６ｂ、６ｃは、Ｏｆｆとする。その後、第１のスイッチング素子６ａをＯｎのまま第４のスイッチンング素子６ｄをＯｆｆとし、電源６ｅの短絡防止のためのデッドタイムを経過させる（ステップ２）。次に、第３のスイッチング素子６ｃをＯｎにする（ステップ３）。そして電流が０に収束するまで各スイッチング素子を動作させない。
【００６９】
この時のブリッジ回路６の変遷について説明する。ステップ１の状態では、正方向に電流が流れる。ステップ２では、第４のスイッチング素子６ｄをＯｆｆとするため、電源６ｅとは切断される。電流は、第１のスイッチング素子６ａを通り、さらに第３のスイッチング素子６ｃに並列に接続された還流ダイオードを通り正方向に流れる。ステップ３では、第３のスイッチング素子６ｃをＯｎにすると正方向の電流が小さくなり、電流の向きが変化する場合は、第１のスイッチング素子６ａに並列に設置された還流ダイオード及び第３のスイッチング素子６ｃを通じて電流が流れる。この時、正方向とは逆方向の電流が流れるため、第１のスイッチング素子６ａには電流が流れない。これにより電源６ｅに接続されることなく、インパルス応答の計測が可能となる。
【００７０】
本実施形態では、第１の実施形態にかかる制御装置と同じ正方向のインパルス入力を付加する。
【００７１】
（第３の実施形態）
第３の実施形態にかかる制御装置について図１３を参照して説明する。
【００７２】
図１３は、制御装置１の第２のモードでの生成部４ｂで作成されるゲート信号を示す。第３の実施形態にかかる制御装置では、生成部４ｂで生成される負荷にインパルス入力を与えるためのゲート信号が第１の実施形態の制御装置と異なる。それ以外の構成については、第１の実施形態にかかる制御装置と同様である。
【００７３】
図１３に示すように、第２のスイッチング素子６ｂと第３のスイッチング素子６ｃを同時にＯｎして電源６ｅに接続する（ステップ１）。その際、第１と第４のスイッチング素子６ａ、６ｄは、Ｏｆｆとする。その後、第２のスイッチング素子６ｂをＯｎのまま第３のスイッチンング素子６ｃをＯｆｆとし、電源６ｅの短絡防止のためのデッドタイムを経過させる（ステップ２）。次に、第４のスイッチング素子６ｄをＯｎにする（ステップ３）。そして電流が０に収束するまで各スイッチング素子を動作させない。
【００７４】
この時のブリッジ回路６の変遷について説明する。ステップ１の状態では、負方向に電流が流れる。ステップ２では、第３のスイッチング素子６ｃをＯｆｆとするため、電源６ｅとは切断される。電流は、第２のスイッチング素子６ｂを通り、さらに第４のスイッチング素子６ｄに並列に接続された還流ダイオードを通り負方向に流れる。ステップ３では、第４のスイッチング素子６ｄをＯｎにすると負方向の電流が小さくなり、電流の向きが変化する場合は、第２のスイッチング素子６ｂに並列に設置された還流ダイオード及び第４のスイッチング素子６ｄを通じて電流が流れる。この時、負方向とは逆方向の電流が流れるため、第２のスイッチング素子６ｂには電流が流れない。これにより電源６ｅに接続されることなく、インパルス応答の計測が可能となる。
【００７５】
本実施形態では、第１の実施形態にかかる制御装置と逆の負方向のインパルス入力を付加する。
【００７６】
（第４の実施形態）
第４の実施形態にかかる制御装置について図１４を参照して説明する。
【００７７】
図１４は、制御装置１の第２のモードでの生成部４ｂで作成されるゲート信号を示す。第４の実施形態にかかる制御装置では、生成部４ｂで生成される負荷にインパルス入力を与えるためのゲート信号が第１の実施形態の制御装置と異なる。それ以外の構成については、第１の実施形態にかかる制御装置と同様である。
【００７８】
図１４に示すように、第２のスイッチング素子６ｂと第３のスイッチング素子６ｃを同時にＯｎして電源６ｅに接続する（ステップ１）。その際、第１と第４のスイッチング素子６ａ、６ｄは、Ｏｆｆとする。その後、第３のスイッチング素子６ｃをＯｎのまま第２のスイッチンング素子６ｂをＯｆｆとし、電源６ｅの短絡防止のためのデッドタイムを経過させる（ステップ２）。次に、第１のスイッチング素子６ａをＯｎにする（ステップ３）。そして電流が０に収束するまで各スイッチング素子を動作させない。
【００７９】
この時のブリッジ回路６の変遷について説明する。ステップ１の状態では、負方向に電流が流れる。ステップ２では、第２のスイッチング素子６ｂをＯｆｆとするため、電源６ｅとは切断される。電流は、第３のスイッチング素子６ｃを通り、さらに第１のスイッチング素子６ａに並列に接続された還流ダイオードを通り負方向に流れる。ステップ３では、第１のスイッチング素子６ａをＯｎにすると負方向の電流が小さくなり、電流の向きが変化する場合は、第３のスイッチング素子６ｃに並列に設置された還流ダイオード及び第１のスイッチング素子６ａを通じて電流が流れる。この時、負方向とは逆方向の電流が流れるため、第３のスイッチング素子６ｃには電流が流れない。これにより電源６ｅに接続されることなく、インパルス応答の計測が可能となる。
【００８０】
本実施形態では、第１の実施形態にかかる制御装置と逆の負方向のインパルス入力を付加する。
【００８１】
図１５は、第１乃至４の実施形態にかかる生成部４ｂのゲート信号によるスイッチング素子６ａ〜６ｄの動作パターンについて示す。
【００８２】
図１５に示すように、生成部４ｂによりブリッジ回路６のスイッチング素子を直接動作させることにより負荷８に正方向または負方向のインパルス入力を与えることができる。
【００８３】
第１乃至４の実施形態にかかる制御装置は、回転電機等の電流制御装置として用いることができる。また、回転電機に限定されず、ＬＥＤ（Light Emitting Diode：発光ダイオード）、ＭＲＩ（Magnetic Resonance Imaging：核磁気共鳴画像法）装置等の制御装置として用いることができる。また、様々な電子回路に組込まれる制御回路（制御装置）として用いることができる。
【００８４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８５】
１  制御装置
２  指令部
３  制御部
４ａ  生成部
４ｂ  生成部
５  切替部
６  ブリッジ回路
６ａ  第１のスイッチング素子
６ｂ  第２のスイッチング素子
６ｃ  第３のスイッチング素子
６ｄ  第４のスイッチング素子
６ｅ  電源
７  ＬＰＦ
８  負荷
９  フィードバックループ
１０  比較例
２０  インパルス入力部
４０  生成部
【図１】
2018046630.tif 000012
【図２】
2018046630.tif 000013
【図３】
2018046630.tif 000014
【図４】
2018046630.tif 000015
【図５】
2018046630.tif 000016
【図６】
2018046630.tif 000017
【図７】
2018046630.tif 000018
【図８】
2018046630.tif 000019
【図９】
2018046630.tif 000020
【図１０】
2018046630.tif 000021
【図１１】
2018046630.tif 000022
【図１２】
2018046630.tif 000023
【図１３】
2018046630.tif 000024
【図１４】
2018046630.tif 000025
【図１５】
2018046630.tif 000026