(57)【要約】【課題】受信動作の信頼性を向上させることができるアレイアンテナ装置を提供することである。【解決手段】実施形態のアレイアンテナ装置は、信号生成部と、複数のＡ／Ｄ変換器と、複数の基板と、第２の位相差検出部と、合成部と、制御部と、を持つ。Ａ／Ｄ変換器は、受信信号に、第１の基準タイミング信号に基づいてタイムスタンプを挿入する。信号処理部は、第２の基準タイミング信号に基づいて所定数の受信信号を合成する。第１の位相差検出部は、所定数のＡ／Ｄ変換器からそれぞれ出力されるタイムスタンプと第２の基準タイミング信号との第１の位相差を検出する。第２の位相差検出部は、信号生成部から供給された第２の基準タイミング信号と、基板から供給された第２の基準タイミング信号との第２の位相差を検出する。制御部は、第１の位相差検出部または第２の位相差検出部の少なくとも一方の検出結果に基づいて、所定の動作を行う。【選択図】図６
2018046462.tif 000002
【特許請求の範囲】
【請求項１】
第１の基準タイミング信号および第２の基準タイミング信号を生成する信号生成部と、
アンテナから供給された受信信号に対してＡ／Ｄ変換を行い、前記信号生成部から供給された前記第１の基準タイミング信号に基づいて、Ａ／Ｄ変換が行われた前記受信信号にタイムスタンプを挿入する複数のＡ／Ｄ変換器と、
所定数の前記Ａ／Ｄ変換器と、前記信号生成部から供給された前記第２の基準タイミング信号に基づいて前記所定数のＡ／Ｄ変換器により出力された所定数の前記受信信号を合成する信号処理部と、前記所定数のＡ／Ｄ変換器からそれぞれ出力される前記タイムスタンプと前記信号生成部から供給された前記第２の基準タイミング信号との第１の位相差を検出する第１の位相差検出部と、をそれぞれ備える複数の基板と、
前記信号生成部から供給された前記第２の基準タイミング信号と、前記基板から供給された前記第２の基準タイミング信号との第２の位相差を検出する第２の位相差検出部と、
前記複数の基板に備えられた前記信号処理部によりそれぞれ合成された信号に基づいて、受信ビームを合成する合成部と、
前記第１の位相差検出部または前記第２の位相差検出部の少なくとも一方の検出結果に基づいて、所定の動作を行う制御部と、
を備える、アレイアンテナ装置。
【請求項２】
前記Ａ／Ｄ変換器ごとに検出された前記第１の位相差同士を比較する第１の比較部を備え、
前記制御部は、前記第１の比較部の比較結果が前記第１の位相差同士が一致していないことを示す場合に、第１の動作を行う、
請求項１に記載のアレイアンテナ装置。
【請求項３】
前記第１の動作は、自装置の異常を判定する動作を含む、
請求項２に記載のアレイアンテナ装置。
【請求項４】
前記基板ごとに検出された前記第２の位相差同士を比較する第２の比較部を備え、
前記制御部は、前記第２の比較部の比較結果が前記第２の位相差同士が一致していないことを示す場合に、第２の動作を行う、
請求項１から３のうちいずれか１項に記載のアレイアンテナ装置。
【請求項５】
前記第２の動作は、自装置の異常を判定する動作を含む、
請求項４に記載のアレイアンテナ装置。
【請求項６】
前記Ａ／Ｄ変換器ごとに検出された前記第１の位相差同士を比較する第１の比較部と、
前記基板ごとに検出された前記第２の位相差同士を比較する第２の比較部と、を備え、
前記制御部は、前記第１の比較部の比較結果が前記第１の位相差同士が一致していることを示し、且つ、前記第２の比較部の比較結果が前記第２の位相差同士が一致していることを示す場合に、所定の動作を行う、
請求項１に記載のアレイアンテナ装置。
【請求項７】
前記所定の動作は、前記合成部により合成した受信ビームを外部装置に出力する動作を開始することを含む、
請求項６に記載のアレイアンテナ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、アレイアンテナ装置に関する。
【背景技術】
【０００２】
アンテナ、およびＡ／Ｄ変換器などの受信回路を含むチャネルを複数備えるアレイアンテナ装置が知られている。アレイアンテナ装置は、複数のＡ／Ｄ変換器から出力される受信信号間の同期をとるため、タイミング信号を発生する信号発生装置、およびタイミング信号を分配する回路を備える。しかしながら、アレイアンテナ装置は、各Ａ／Ｄ変換器からそれぞれ出力されている複数の受信信号同士が同期しているか否かを確認することができない。このため、アレイアンテナ装置は、受信動作における信頼性が十分ではない可能性があった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２４２１５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、受信動作の信頼性を向上させることができるアレイアンテナ装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態のアレイアンテナ装置は、信号生成部と、複数のＡ／Ｄ変換器と、複数の基板と、第２の位相差検出部と、合成部と、制御部と、を持つ。前記信号生成部は、第１の基準タイミング信号および第２の基準タイミング信号を生成する。前記Ａ／Ｄ変換器は、アンテナから供給された受信信号に対してＡ／Ｄ変換を行い、前記信号生成部から供給された前記第１の基準タイミング信号に基づいて、Ａ／Ｄ変換が行われた前記受信信号にタイムスタンプを挿入する。前記基板は、所定数の前記Ａ／Ｄ変換器と、信号処理部と、位相差検出部とを持つ。前記信号処理部は、前記信号生成部から供給された前記第２の基準タイミング信号に基づいて前記所定数のＡ／Ｄ変換器により出力された所定数の前記受信信号を合成する。前記第１の位相差検出部は、前記所定数のＡ／Ｄ変換器からそれぞれ出力される前記タイムスタンプと前記信号生成部から供給された前記第２の基準タイミング信号との第１の位相差を検出する。前記第２の位相差検出部は、前記信号生成部から供給された前記第２の基準タイミング信号と、前記基板から供給された前記第２の基準タイミング信号との第２の位相差を検出する。前記合成部は、前記複数の基板に備えられた前記信号処理部によりそれぞれ合成された信号に基づいて受信ビームを合成する。前記制御部は、前記第１の位相差検出部または前記第２の位相差検出部の少なくとも一方の検出結果に基づいて、所定の動作を行う。
【図面の簡単な説明】
【０００６】
【図１】実施形態のアレイアンテナシステムの一例を示すブロック図。
【図２】実施形態におけるクロック信号ＣＬＫおよび基準タイミング信号ＳＹＳＲＥＦの一例を示す図。
【図３】実施形態の基準タイミング信号発生部５０から出力されるクロック信号ＣＬＫおよび基準タイミング信号ＳＹＳＲＥＦを分配する構成の一例を示すブロック図。
【図４】実施形態のＡ／Ｄ変換器３１０の一例を示すブロック図。
【図５】実施形態のＡ／Ｄ変換器３１０により出力する受信データＳ（Ｒｘ）の一例を示す図。
【図６】実施形態におけるＡ／Ｄ変換基板３０、基準タイミング信号発生部５０、および制御部６０の一例を示すブロック図。
【図７】実施形態の位相差判定回路３２２の一例を示すブロック図。
【図８】実施形態の起動制御部６２の一例を示すブロック図。
【図９】実施形態のアレイアンテナ装置１における基準タイミング信号ＦＰＧＡＳＹＳＲＥＦ、同期コマンドの設定終了信号、Ｎ個の位相差判定結果（１）、位相差判定結果（２）、制御信号（Ｃ−１〜Ｃ−Ｎ）、およびデータカウンタのカウント値との関係を示すタイミングチャート。
【図１０】実施形態において、データカウンタが付加された受信信号の一例を示す図。
【発明を実施するための形態】
【０００７】
以下、実施形態のアレイアンテナ装置を、図面を参照して説明する。
【０００８】
図１は、実施形態のアレイアンテナシステムの一例を示すブロック図である。アレイアンテナシステムは、例えば、アレイアンテナ装置１と、管理端末装置１００とを備える。アレイアンテナ装置１と管理端末装置１００とは、データの送受信が可能に接続されている。アレイアンテナ装置１と管理端末装置１００とは、例えば、信号ケーブルを介して接続されている。アレイアンテナ装置１と管理端末装置１００とは、有線通信ネットワークや無線通信ネットワークを介して接続されていてもよい。
【０００９】
アレイアンテナ装置１は、例えば、複数のアンテナ素子１０−１、・・・１０−Ｎと、複数の受信信号処理部２０−１、・・・２０−Ｎと、複数のＡ／Ｄ（analog to digital）変換基板３０−１、・・・３０−Ｎと、ビーム合成部４０と、基準タイミング信号発生部５０と、制御部６０を備える。Ｎは任意の自然数である。以下、アンテナ素子を他のアンテナ素子と区別しない場合には「アンテナ素子１０」と記載する。また、受信信号処理部を他の受信信号処理部と区別しない場合には「受信信号処理部２０」と記載する。Ａ／Ｄ変換基板を他のＡ／Ｄ変換基板と区別しない場合には「Ａ／Ｄ変換基板３０」と記載する。また、以下の説明において、一つのアンテナ素子１０と、当該アンテナ素子１０により生成された受信信号を処理する受信信号処理部２０およびＡ／Ｄ変換基板３０内のＡ／Ｄ変換器３１０とを、同一のチャネルであるものとして説明する。
【００１０】
なお、実施形態のアレイアンテナ装置１は、空間に放射された電波を受信するものである。アレイアンテナ装置１は、送受信切替器および送信回路を備え、送信回路から送信信号が供給されたことに応じて電波を空間に放射する機能を備えていてもよい。
【００１１】
アンテナ素子１０は、空間に放射された電波を受信して受信信号を生成する。アンテナ素子１０は、生成した受信信号を受信信号処理部２０に供給する。受信信号処理部２０は、例えば、リミッタ、帯域通過フィルタ、増幅器、移相器などの信号処理回路を備える。受信信号処理部２０は、リミッタにより受信信号の信号レベルを制限する。帯域通過フィルタは、受信信号に含まれる不要な信号成分を抑圧する。増幅器は、受信用帯域通過フィルタを通過した受信信号の振幅を増幅する。移相器は、受信信号の位相を所望の位相に変化させる。移相器の移相は、アンテナ素子１０ごとに設定されている。
【００１２】
Ａ／Ｄ変換基板３０は、受信信号処理部２０から供給された受信信号にＡ／Ｄ変換処理を実施する。Ａ／Ｄ変換基板３０−１〜３０−Ｎは、Ａ／Ｄ変換処理が施された受信データＳ（Ｒｘ）−１〜Ｓ（Ｒｘ）−Ｎを、ビーム合成部４０に出力する。
【００１３】
ビーム合成部４０には、複数のＡ／Ｄ変換基板３０から受信信号Ｓ（Ｒｘ）−１〜Ｓ（Ｒｘ）−Ｎが供給される。ビーム合成部４０は、複数の受信データに基づいてビーム合成をして受信ビームを出力する。
【００１４】
基準タイミング信号発生部５０は、クロック信号ＣＬＫおよび基準タイミング信号ＳＹＳＲＥＦを生成する。図２は、実施形態におけるクロック信号ＣＬＫおよび基準タイミング信号ＳＹＳＲＥＦの一例を示す図である。クロック信号ＣＬＫは、Ａ／Ｄ変換基板３０が動作する基準となるタイミング信号である。基準タイミング信号ＳＹＳＲＥＦは、例えばＣＰＩ（Coherent Processing Interval）、ＰＲＩ（ＰＲＩ：Pulse Repetition Interval）など、複数のＡ／Ｄ変換基板３０が同期した受信データを出力するための情報である。
【００１５】
図３は、実施形態の基準タイミング信号発生部５０から出力されるクロック信号ＣＬＫおよび基準タイミング信号ＳＹＳＲＥＦを分配する構成の一例を示すブロック図である。基準タイミング信号発生部５０には、発振器５０ａ、分配器５２、およびＮ個の分配器５４−１、・・・５４−Ｎが接続されている。発振器５０ａは、所定周波数の矩形波信号を生成する。分配器５２は、信号線を介して基準タイミング信号発生部５０に接続されている。
【００１６】
分配器５２は、基準タイミング信号発生部５０から出力されたクロック信号ＣＬＫおよび基準タイミング信号ＳＹＳＲＥＦをＮ個のＡ／Ｄ変換基板３０に分配する。Ｎ個の分配器５４は、各Ａ／Ｄ変換基板３０に対応して設けられている。Ｎ個の分配器５４は、信号線を介して分配器５２にそれぞれ接続されている。分配器５４は、分配器５２により分配されたクロック信号ＣＬＫおよび基準タイミング信号ＳＹＳＲＥＦを、Ｍ個のＡ／Ｄ変換器３１０−１〜３１０−Ｍにそれぞれ分配する。
【００１７】
制御部６０は、基準タイミング信号発生部５０に対して、同期コマンドを出力する。基準タイミング信号発生部５０は、基準タイミング信号発生部５０自身のＣＬＫおよびＳＹＳＲＥＦを同期させるように動作する。基準タイミング信号発生部５０は、後段の分配器５２、およびＮ個の分配器５４に対しても同様にＣＬＫおよびＳＹＳＲＥＦを同期させるため、ＳＹＳＲＥＦ信号を用いて、同様の指示を伝える。結果として、基準タイミング信号発生部５０、分配器５２、５４から出力されるＣＬＫおよびＳＹＳＲＥＦは、互いに同期した信号となる。
【００１８】
図４は、実施形態のＡ／Ｄ変換器３１０の一例を示すブロック図である。Ａ／Ｄ変換器３１０は、例えば、Ａ／Ｄ変換部３１２と、タイムスタンプ挿入部３１４とを備える。Ａ／Ｄ変換部３１２は、受信信号処理部２０から受信信号が供給され、供給された受信信号を、クロック信号ＣＬＫに基づいて所定ビット数のビット列に変換する。Ａ／Ｄ変換部３１２は、受信ビット列として、例えば１６ビットのビット列を生成する。
【００１９】
図５は、実施形態のＡ／Ｄ変換器３１０により出力する受信データＳ（Ｒｘ）の一例を示す図である。タイムスタンプ挿入部３１４は、基準タイミング信号ＳＹＳＲＥＦ（後述の基準タイミング信号ＡＤＳＹＳＲＥＦ）に基づいてＡ／Ｄ変換部３１２により変換された受信ビット列にタイムスタンプＴＳを挿入する。タイムスタンプ挿入部３１４がタイムスタンプＴＳを挿入する位置は、例えば１６ビットのビット列のうち、受信信号に割り当てられた１３ビットのビット列の次のビットに設定されている。Ａ／Ｄ変換器３１０は、クロック信号ＣＬＫに基づいてタイムスタンプＴＳを挿入するタイミングを判定し、タイムスタンプＴＳを挿入する。
【００２０】
図６は、実施形態におけるＡ／Ｄ変換基板３０、基準タイミング信号発生部５０、および制御部６０の一例を示すブロック図である。
【００２１】
基準タイミング信号発生部５０は、クロック信号ＣＬＫ０をＭ個のＡ／Ｄ変換器３１０に供給する。基準タイミング信号発生部５０は、クロック信号ＣＬＫ１をシリアル信号処理部３２０に供給する。
【００２２】
基準タイミング信号発生部５０は、第１の基準タイミング信号、および第２の基準タイミング信号を生成する。第１の基準タイミング信号は、複数のＡ／Ｄ変換器３１０が動作するタイミングを同期させる信号である。第１の基準タイミング信号を、以下、基準タイミング信号ＡＤＳＹＳＲＥＦと記載する。第２の基準タイミング信号は、複数のシリアル信号処理部３２０が動作するタイミングを同期させる信号である。第２の基準タイミング信号を、以下、基準タイミング信号ＦＰＧＡＳＹＳＲＥＦと記載する。基準タイミング信号ＦＰＧＡＳＹＳＲＥＦは、基準タイミング信号ＡＤＳＹＳＲＥＦを分周した信号である。基準タイミング信号発生部５０は、基準タイミング信号ＡＤＳＹＳＲＥＦを、Ｍ個のＡ／Ｄ変換器３１０にそれぞれ供給する。基準タイミング信号発生部５０は、基準タイミング信号ＦＰＧＡＳＹＳＲＥＦをシリアル信号処理部３２０に供給する。
【００２３】
Ａ／Ｄ変換基板３０は、例えば、Ｍ個のＡ／Ｄ変換器３１０−１〜３１０−Ｍと、シリアル信号処理部３２０と、を備える。シリアル信号処理部３２０は、例えば、ＦＰＧＡ（Field-Programmable Gate Array）である。シリアル信号処理部３２０は、起動時刻から開始するコンフィグ期間において、Ｍ個のＡ／Ｄ変換器３１０それぞれとの間でリンクを確立する。シリアル信号処理部３２０は、例えば、Ａ／Ｄ変換器３１０から所定パターンの信号を受け付ける。所定パターンは、Ａ／Ｄ変換器３１０ごとに異なる。シリアル信号処理部３２０は、基準タイミング信号ＦＰＧＡＳＹＳＲＥＦが示すタイミングで動作することで所定パターンが正常に受信できた場合に、Ａ／Ｄ変換器３１０とのリンクが確立したことを判定する。
【００２４】
シリアル信号処理部３２０は、例えば、Ｍ個のシリアル信号インターフェース３２１−１〜３２１−Ｍと、位相差判定回路３２２と、データカウンタ３２３と、信号処理回路３２４とを備える。以下、シリアル信号インターフェースを他のシリアル信号インターフェースと区別しない場合には「シリアル信号インターフェース３２１」と記載する。
【００２５】
シリアル信号インターフェース３２１は、Ａ／Ｄ変換器３１０からシリアル信号を受信して、シリアル信号処理部３２０に転送するインターフェース回路である。シリアル信号インターフェース３２１は、例えば、ＧＨｚ帯で動作する高速インターフェース回路である。シリアル信号は、ＪＥＳＤ２０４Ｂ等のＩＦが多く使用されている。シリアル信号インターフェース３２１は、複数のＡ／Ｄ変換器３１０から受信データＳ（Ｒｘ）がそれぞれ供給される。シリアル信号インターフェース３２１は、シリアル信号としての受信データＳ（Ｒｘ）のうち、タイムスタンプＴＳを位相差判定回路３２２に供給する。タイムスタンプＴＳは、Ａ／Ｄ変換器３１０が基準タイミング信号ＳＹＳＲＥＦに同期して動作している場合に、当該基準タイミング信号ＳＹＳＲＥＦと同期する信号である。Ｍ個のシリアル信号インターフェース３２１−１〜３２１−Ｍは、０ビットから１３ビットまでのビット列を受信データとして信号処理回路３２４に供給する。
【００２６】
図７は、実施形態の位相差判定回路３２２の一例を示すブロック図である。位相差判定回路３２２は、例えば、ＦＰＧＡにより実現される。位相差判定回路３２２には、シリアル信号インターフェース３２１から供給されたタイムスタンプＴＳが供給される。位相差判定回路３２２には、基準タイミング信号ＦＰＧＡＳＹＳＲＥＦが供給される。位相差判定回路３２２は、例えば、位相差算出部３２２ａ−１、・・・３２２ａ−Ｍと、比較部３２２ｂとを備える。以下、位相差算出部を他の位相差算出部と区別しない場合には「位相差算出部３２２ａ」と記載する。
【００２７】
位相差算出部３２２ａ−１〜３２２ａ−Ｍは、シリアル信号インターフェース３２１−１〜３２１−Ｍに対応して設けられている。位相差算出部３２２ａには、対応するシリアル信号インターフェース３２１からタイムスタンプＴＳが供給される。位相差算出部３２２ａには、基準タイミング信号発生部５０から基準タイミング信号ＦＰＧＡＳＹＳＲＥＦが供給される。位相差算出部３２２ａは、基準タイミング信号ＦＰＧＡＳＹＳＲＥＦと、タイムスタンプＴＳとの位相差を算出する。位相差は、例えば、カウント値で表現される情報である。カウント値は、例えばクロック信号ＣＬＫが立ち上がる度にカウントアップされる。
【００２８】
比較部３２２ｂには、Ｍ個の位相差算出部３２２ａから位相差の算出結果（位相差−１〜位相差−Ｍ）が供給される。比較部３２２ｂには、Ｍ個のＡ／Ｄ変換器３１０との間でリンクが確立した場合にシリアル信号処理部３２０からリンク確立信号が供給される。比較部３２２ｂは、リンク確立信号が供給された場合において、Ｍ個の位相差同士を比較する。比較部３２２ｂは、Ｍ個の位相差が一致している、または所定の微小な差の範囲内である場合、「１」の値の位相差判定結果（１）を出力する。比較部３２２ｂは、Ｍ個の位相差が一致していない、または所定の微小な差の範囲以上である場合、「０」の値の位相差判定結果（１）を出力する。
【００２９】
図６に戻る。位相差判定回路３２２は、基準タイミング信号発生部５０から供給された基準タイミング信号ＦＰＧＡＳＹＳＲＥＦを、基準タイミング信号ＦＰＧＡＳＹＳＲＥＦ＿ＯＵＴとして制御部６０に出力する。
【００３０】
データカウンタ３２３には、クロック信号ＣＬＫ１および基準タイミング信号ＦＰＧＡＳＹＳＲＥＦが供給される。データカウンタ３２３には、制御部６０から、Ａ／Ｄ変換基板３０−１〜３０−Ｎに対応した制御信号（Ｃ−１〜Ｃ−Ｎ）が供給される。制御部６０は、制御信号に基づいて、カウント値のカウントアップを開始する。データカウンタ３２３は、基準タイミング信号ＦＰＧＡＳＹＳＲＥＦに基づくタイミングで、信号処理回路３２４からビーム合成部４０に出力する受信信号に対応するカウント値をカウントアップする。
【００３１】
信号処理回路３２４には、シリアル信号インターフェース３２１からＭ個の受信信号が供給される。信号処理回路３２４には、基準タイミング信号発生部５０から基準タイミング信号ＦＰＧＡＳＹＳＲＥＦが供給される。信号処理回路３２４は、基準タイミング信号ＦＰＧＡＳＹＳＲＥＦが示すタイミングに基づいて、直交復調処理や、デジタル・ダウン・コンバートなどの受信処理を行う。信号処理回路３２４は、受信処理を施した受信信号を合成する。信号処理回路３２４は、合成した受信信号をビーム合成部４０に出力する。
【００３２】
信号処理回路３２４には、位相差判定回路３２２から位相差判定結果（１）が供給される。信号処理回路３２４は、位相差判定結果（１）により正常であることを判定した場合、受信信号の出力を開始する。信号処理回路３２４は、位相差判定結果（１）により異常であることを判定した場合、受信信号の出力を停止する。
【００３３】
制御部６０は、例えば、ＦＰＧＡ（Field-Programmable Gate Array）である。制御部６０は、基準タイミング信号発生部５０に制御信号を供給する。これにより、制御部６０は、クロック信号ＣＬＫ０、クロック信号ＣＬＫ１、基準タイミング信号ＡＤＳＹＳＲＥＦ、および基準タイミング信号ＦＰＧＡＳＹＳＲＥＦを各部に供給させる。
【００３４】
制御部６０は、起動制御部６２を備える。起動制御部６２は、アレイアンテナ装置１の起動時において所定の動作を行う。起動制御部６２は、例えば、ビーム合成部４０により合成した受信ビームを外部装置に出力する動作を開始させる。起動制御部６２は、アレイアンテナ装置１の正常または異常を判定する動作を行う。起動制御部６２は、アレイアンテナ装置１の正常または異常を判定した場合、管理端末装置１００に正常または異常を通知する。起動制御部６２は、アレイアンテナ装置１の異常を判定した場合、アレイアンテナ装置１の動作を停止させる動作や、リカバリ動作を行う。リカバリ動作は、例えば、位相のずれを考慮して、受信信号を合成させる処理などである。
【００３５】
図８は、実施形態の起動制御部６２の一例を示すブロック図である。起動制御部６２は、例えば、位相差算出部６２ａ−１、・・・６２ａ−Ｎと、比較部６２ｂと、ＡＮＤ回路６２ｃとを備える。以下、位相差算出部を他の位相差算出部と区別しない場合には「位相差算出部６２ａ」と記載する。
【００３６】
位相差算出部６２ａ−１〜６２ａ−Ｎは、Ａ／Ｄ変換基板３０−１〜３０−Ｎに対応して設けられている。位相差算出部６２ａには、対応するＡ／Ｄ変換基板３０から基準タイミング信号ＦＰＧＡＳＹＳＲＥＦ＿ＯＵＴが供給される。位相差算出部３２２ａには、基準タイミング信号発生部５０から監視用タイミング信号（監視ＳＹＳＲＥＦ）が供給される。位相差算出部３２２ａは、監視タイミング信号と、基準タイミング信号ＦＰＧＡＳＹＳＲＥＦ＿ＯＵＴとの位相差を算出する。位相差は、例えば、カウント値で表現される情報である。カウント値は、例えばクロック信号ＣＬＫが立ち上がる度にカウントアップされる。
【００３７】
比較部６２ｂには、Ｎ個の位相差算出部６２ａから位相差の算出結果（位相差−１〜位相差−Ｎ）が供給される。比較部６２ｂは、Ｎ個の位相差が一致している、または所定の微小な差の範囲内である場合、「１」の値の位相差判定結果（２）を出力する。比較部６２ｂは、Ｎ個の位相差が一致していない、または所定の微小な差の範囲以上である場合、「０」の値の位相差判定結果（２）を出力する。
【００３８】
ＡＮＤ回路６２ｃには、位相差判定結果（２）が供給される。ＡＮＤ回路６２ｃには、Ｎ個のＡ／Ｄ変換基板３０に対応した位相差判定回路３２２から、Ｎ個の位相差判定結果（１）が供給される。ＡＮＤ回路６２ｃには、制御部６０から、同期コマンドの設定終了信号が供給される。同期コマンドの設定終了信号は、例えば、制御部６０から基準タイミング信号発生部５０に対して同期コマンドを出力した場合に値が「１」に変化する信号である。
【００３９】
ＡＮＤ回路６２ｃは、位相差判定結果（２）、Ｎ個の位相差判定結果（１）、および同期コマンドの設定終了信号に基づいて論理積を演算する。ＡＮＤ回路６２ｃは、論理積の演算結果として「１」の値を演算した場合、Ｎ個のＡ／Ｄ変換基板３０からビーム合成部４０に受信信号の出力を開始する制御信号（Ｃ−１〜Ｃ−Ｎ）を、Ｎ個のＡ／Ｄ変換基板３０に出力する。ＡＮＤ回路６２ｃは、論理積の演算結果として「１」の値を演算した場合、管理端末装置１００に、当該値が「１」を表す情報を送信する。値が「１」を表す情報は、アレイアンテナ装置１の動作が正常であることを管理端末装置１００に通知する情報に相当する。ＡＮＤ回路６２ｃは、論理積の演算結果として「０」の値を演算した場合、Ｎ個のＡ／Ｄ変換基板３０からビーム合成部４０に受信信号を出力する処理を開始させない。ＡＮＤ回路６２ｃは、論理積の演算結果として「０」の値を演算した場合、管理端末装置１００に、当該値が「０」を表す情報を送信する。値が「０」を表す情報は、アレイアンテナ装置１の動作が異常であることを管理端末装置１００に通知する情報に相当する。
【００４０】
図９は、実施形態のアレイアンテナ装置１における基準タイミング信号ＦＰＧＡＳＹＳＲＥＦ、同期コマンドの設定終了信号、Ｎ個の位相差判定結果（１）、位相差判定結果（２）、制御信号（Ｃ−１〜Ｃ−Ｎ）、およびデータカウンタのカウント値との関係を示すタイミングチャートである。アレイアンテナ装置１は、電源が投入された場合に起動する。基準タイミング信号発生部５０は、Ａ／Ｄ変換基板３０に、クロック信号ＣＬＫ０、クロック信号ＣＬＫ１、監視タイミング信号、基準タイミング信号ＡＤＳＹＳＲＥＦおよび基準タイミング信号ＦＰＧＡＳＹＳＲＥＦの供給を開始する（図９（ａ））。制御部６０は、起動後、基準タイミング信号発生部５０に同期コマンドを供給し、同期コマンドの設定終了信号をＡＮＤ回路６２ｃに供給する（時刻ｔ１、図９（ｂ））。
【００４１】
Ａ／Ｄ変換器３１０は、電源投入後、シリアル信号処理部３２０よりも先に起動する。Ａ／Ｄ変換器３１０は、起動後、所定パターンの信号をシリアル信号処理部３２０に供給する。シリアル信号処理部３２０は、起動後、所定パターンの信号を取得することで、各Ａ／Ｄ変換器３１０との間でリンクを確立する。
【００４２】
シリアル信号処理部３２０は、全てのタイムスタンプＴＳと基準タイミング信号ＦＰＧＡＳＹＳＲＥＦとの位相差が一致していない場合には値が「０」の位相差判定結果（１）を起動制御部６２に出力する。起動制御部６２は、値が「０」の位相差判定結果（１）を受信している期間において、受信信号の出力を開始する制御信号を出力しない（図９（ｅ））。
【００４３】
Ａ／Ｄ変換基板３０−１〜３０−Ｎから出力された基準タイミング信号ＦＰＧＡＳＹＳＲＥＦ＿ＯＵＴと監視タイミング信号との位相差−１〜位相差−Ｎが、全て一致した場合、位相差判定結果（２）の値が「１」に変化する（図９（ｄ）、時刻ｔ２）。シリアル信号処理部３２０は、全てのタイムスタンプＴＳと基準タイミング信号ＦＰＧＡＳＹＳＲＥＦとの位相差が一致した場合に、値が「１」の位相差判定結果（１）を起動制御部６２に供給する。まず、Ａ／Ｄ変換基板３０−１から出力された位相差判定結果（１）の値が「１」に変化する。次に、Ａ／Ｄ変換基板３０−２以外のＡ／Ｄ変換基板３０から出力された位相差判定結果（１）の値が「１」に変化する。最後に、Ａ／Ｄ変換基板３０−（２）から出力された位相差判定結果（１）の値が「１」に変化する（図９（ｃ）、時刻ｔ３）。
【００４４】
ＡＮＤ回路６２ｃにおける論理積の演算結果は、時刻ｔ３において位相差判定結果（１）−２の値が「１」に変化した場合に、「０」から「１」に変化する。ＡＮＤ回路６２ｃは、論理積の演算結果が「１」に変化した後、基準タイミング信号ＦＰＧＡＳＹＳＲＥＦが「１」に変化したタイミング（時刻ｔ４）で、制御信号Ｃ−１〜Ｃ−ＮをＡ／Ｄ変換基板３０−１〜３０−Ｎに出力する（図９（ｅ））。
【００４５】
データカウンタ３２３は、制御信号が供給されたことに応じ、カウント値のカウントアップを開始して、カウント値を信号処理回路３２４に供給する。信号処理回路３２４は、制御信号が供給されたタイミングから、次の基準タイミング信号ＦＰＧＡＳＹＳＲＥＦまでに受信した受信信号に、カウント値を付加する。図１０は、実施形態において、データカウンタが付加された受信信号の一例を示す図である。
【００４６】
以上説明した実施形態のアレイアンテナ装置１は、各Ａ／Ｄ変換器３１０により挿入されたタイムスタンプＴＳと基準タイミング信号ＦＰＧＡＳＹＳＲＥＦとの位相差同士が一致するか否かを検出する。アレイアンテナ装置１は、タイムスタンプＴＳと基準タイミング信号ＦＰＧＡＳＹＳＲＥＦとの位相差同士が一致している場合に、Ａ／Ｄ変換基板３０内のＡ／Ｄ変換器３１０同士が同期して動作していることを検出することができる。アレイアンテナ装置１は、タイムスタンプＴＳと基準タイミング信号ＦＰＧＡＳＹＳＲＥＦとの位相差同士が一致していない場合に、Ａ／Ｄ変換基板３０内のＡ／Ｄ変換器３１０同士が同期して動作していないことを検出することができる。
【００４７】
アレイアンテナ装置１は、Ａ／Ｄ変換基板３０内のＡ／Ｄ変換器３１０同士が同期して動作していないことを検出した場合に、例えば、アレイアンテナ装置１の異常を判定する動作を含む第１の動作を行うことができる。これにより、アレイアンテナ装置１によれば、例えば、管理端末装置１００により、内部のＡ／Ｄ変換器３１０同士が同期していないＡ／Ｄ変換基板３０に関する情報を、アレイアンテナ装置１の管理者に提示することができる。
【００４８】
実施形態のアレイアンテナ装置１は、各Ａ／Ｄ変換基板３０から出力された基準タイミング信号ＦＰＧＡＳＹＳＲＥＦ＿ＯＵＴと監視タイミング信号との位相差同士が一致するか否かを検出する。アレイアンテナ装置１は、基準タイミング信号ＦＰＧＡＳＹＳＲＥＦ＿ＯＵＴと監視タイミング信号との位相差同士が一致している場合に、Ａ／Ｄ変換基板３０同士が同期して動作していることを検出することができる。アレイアンテナ装置１は、基準タイミング信号ＦＰＧＡＳＹＳＲＥＦ＿ＯＵＴと監視タイミング信号との位相差同士が一致していない場合に、Ａ／Ｄ変換基板３０同士が同期して動作していないことを検出することができる。
【００４９】
アレイアンテナ装置１は、Ａ／Ｄ変換基板３０同士が同期して動作していないことを検出した場合に、例えば、アレイアンテナ装置１の異常を判定する動作を含む第２の動作を行うことができる。これにより、アレイアンテナ装置１によれば、例えば、管理端末装置１００により、Ａ／Ｄ変換基板３０同士が同期していないことを、アレイアンテナ装置１の管理者に提示することができる。
【００５０】
実施形態のアレイアンテナ装置１は、起動時に、各Ａ／Ｄ変換器３１０により挿入されたタイムスタンプＴＳと基準タイミング信号ＦＰＧＡＳＹＳＲＥＦとの位相差同士が一致するか否かを検出する。さらに、アレイアンテナ装置１は、起動時に、各Ａ／Ｄ変換基板３０から出力された基準タイミング信号ＦＰＧＡＳＹＳＲＥＦ＿ＯＵＴと監視タイミング信号との位相差同士が一致するか否かを検出する。アレイアンテナ装置１は、各タイムスタンプＴＳと基準タイミング信号ＦＰＧＡＳＹＳＲＥＦとの位相差同士が一致し、且つ、各基準タイミング信号ＦＰＧＡＳＹＳＲＥＦ＿ＯＵＴと監視タイミング信号との位相差同士が一致している場合に、ビーム合成部４０により受信ビームを合成させることができる。この結果、アレイアンテナ装置１によれば、Ａ／Ｄ変換基板３０内のＡ／Ｄ変換器３１０同士が同期しており、且つ、Ａ／Ｄ変換基板３０同士が同期していることを確認して、受信動作を開始させることができる。この結果、アレイアンテナ装置は、受信動作の信頼性を向上させることができる。
【００５１】
以上説明した少なくともひとつの実施形態によれば、所定数のＡ／Ｄ変換器３１０と、基準タイミング信号発生部５０から供給された基準タイミング信号ＦＰＧＡＳＹＳＲＥＦに基づいて所定数のＡ／Ｄ変換器３１０により出力された所定数の受信信号を合成する信号処理回路３２４と、所定数のＡ／Ｄ変換器３１０からそれぞれ出力されるタイムスタンプＴＳと基準タイミング信号発生部５０から供給された基準タイミング信号ＦＰＧＡＳＹＳＲＥＦとの第１の位相差を検出する位相差判定回路３２２と、をそれぞれ備える複数のＡ／Ｄ変換基板３０と、監視タイミング信号と、Ａ／Ｄ変換基板３０から供給された基準タイミング信号ＦＰＧＡＳＹＳＲＥＦ＿ＯＵＴとの第２の位相差を検出する位相差算出部６２ａと、位相差判定回路３２２または位相差算出部６２ａの少なくとも一方の検出結果に基づいて所定の動作を行う制御部６０と、を持つことにより、位相差判定回路３２２により検出された位相差または位相差算出部６２ａにより検出された位相差の少なくとも一方に基づいて受信動作が正常に行われているかを検出することができる。この結果、少なくともひとつの実施形態によれば、アレイアンテナ装置１における受信動作の信頼性を向上させることができる。
【００５２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００５３】
１…アレイアンテナ装置、１０…アンテナ素子、２０…受信信号処理部、３０…Ａ／Ｄ変換基板、４０…ビーム合成部、５０…基準タイミング信号発生部、５０ａ…発振器、５２、５４…分配器、６０…制御部、６２…起動制御部、６２ａ…位相差算出部、６２ｂ…比較部、６２ｃ…ＡＮＤ回路、１００…管理端末装置、３１０…Ａ／Ｄ変換器、３１２…Ａ／Ｄ変換部、３１４…タイムスタンプ挿入部、３２０…シリアル信号処理部、３２１…シリアル信号インターフェース、３２２…位相差判定回路、３２２ａ…位相差算出部、３２２ｂ…比較部、３２３…データカウンタ、３２４…信号処理回路
【図１】
2018046462.tif 000003
【図２】
2018046462.tif 000004
【図３】
2018046462.tif 000005
【図４】
2018046462.tif 000006
【図５】
2018046462.tif 000007
【図６】
2018046462.tif 000008
【図７】
2018046462.tif 000009
【図８】
2018046462.tif 000010
【図９】
2018046462.tif 000011
【図１０】
2018046462.tif 000012