(57)【要約】【課題】ＤＣ／ＤＣコンバータのソフトスタート期間の動作を安定化する。【解決手段】周波数設定端子ＲＴには、スイッチング周波数を規定するための外部抵抗ＲＴが接続される。ソフトスタート回路２４０は、ＤＣ／ＤＣコンバータ１００の起動時に、時間とともに緩やかに上昇する周波数ソフトスタート電圧ＶＳＳ１を生成する。電圧選択回路２５０は、第１基準電圧ＶＲＥＦ１と周波数ソフトスタート電圧ＶＳＳ１のうち低い方に応じた周波数設定電圧ＶＲＴを、周波数設定端子ＲＴに印加する。オシレータ２６０は外部抵抗ＲＴに流れる電流ＩＯＳＣに応じた周波数で発振する。パルス変調器２１０はオシレータ２６０が生成する発振信号ＳＯＳＣに応じた周波数を有し、ＤＣ／ＤＣコンバータ１００の出力信号が目標電圧に近づくようにデューティ比が調節されるパルス信号ＳＰＷＭを生成する。【選択図】図３
2018129907.tif 000002
【特許請求の範囲】
【請求項１】
ＤＣ／ＤＣコンバータの制御回路であって、
スイッチング周波数を規定する外部抵抗を接続すべき周波数設定端子と、
前記ＤＣ／ＤＣコンバータの起動時に、時間とともに緩やかに上昇する周波数ソフトスタート電圧を生成するソフトスタート回路と、
第１基準電圧と前記周波数ソフトスタート電圧のうち低い方に応じた周波数設定電圧を、前記周波数設定端子に印加する電圧選択回路と、
前記外部抵抗に流れる電流に応じた周波数で発振するオシレータと、
前記オシレータが生成する周期信号に応じた周波数を有し、前記ＤＣ／ＤＣコンバータの出力信号が目標電圧に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、
を備えることを特徴とする制御回路。
【請求項２】
前記ＤＣ／ＤＣコンバータの起動時に、前記目標電圧は、時間とともに緩やかに上昇する出力ソフトスタート電圧と第２基準電圧のうち低い方に応じており、
前記周波数ソフトスタート電圧と前記出力ソフトスタート電圧は比例関係にあることを特徴とする請求項１に記載の制御回路。
【請求項３】
前記出力ソフトスタート電圧は、起動開始から所定時間、一定電圧をとることを特徴とする請求項２に記載の制御回路。
【請求項４】
前記周波数ソフトスタート電圧が前記第１基準電圧に到達するまでの時間と、前記出力ソフトスタート電圧が前記第２基準電圧に到達するまでの時間は、実質的に等しいことを特徴とする請求項２または３に記載の制御回路。
【請求項５】
前記ソフトスタート回路は、
時間とともに増大するスロープ電圧を発生するスロープ電圧生成回路と、
前記スロープ電圧を分圧して前記周波数ソフトスタート電圧を生成する分圧回路と、
前記分圧回路と直列に設けられるスイッチと、
を含むことを特徴とする請求項１から４のいずれかに記載の制御回路。
【請求項６】
前記電圧選択回路は、
一端が前記周波数設定端子と接続される第１トランジスタと、
一端が前記第１トランジスタの制御端子と接続され、他端が接地され、制御端子に前記第１基準電圧が印加される第２トランジスタと、
一端が前記第１トランジスタの制御端子と接続され、他端が接地され、制御端子に前記周波数ソフトスタート電圧が印加される第３トランジスタと、
を含むことを特徴とする請求項１から５のいずれかに記載の制御回路。
【請求項７】
前記電圧選択回路は、
一端が前記周波数設定端子と接続される第１トランジスタと、
第１の非反転入力に前記周波数ソフトスタート電圧を受け、第２の非反転入力に前記第１基準電圧を受け、反転入力が前記周波数設定端子と接続され、出力が前記第１トランジスタの制御端子と接続される第１エラーアンプと、
を含むことを特徴とする請求項１から５のいずれかに記載の制御回路。
【請求項８】
ＤＣ／ＤＣコンバータの制御回路であって、
スイッチング周波数を規定する外部抵抗を接続すべき周波数設定端子と、
前記ＤＣ／ＤＣコンバータの起動時に、時間とともに緩やかに上昇し、その後、一定値を維持する周波数設定電圧を前記周波数設定端子に印加する周波数設定回路と、
前記外部抵抗に流れる電流に応じた周波数で発振するオシレータと、
前記オシレータが生成する周期信号に応じた周波数を有し、前記ＤＣ／ＤＣコンバータの出力信号が目標電圧に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、
を備えることを特徴とする制御回路。
【請求項９】
前記パルス変調器は、ピーク電流モードの変調器であることを特徴とする請求項１から８のいずれかに記載の制御回路。
【請求項１０】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から９のいずれかに記載の制御回路。
【請求項１１】
請求項１から１０のいずれかに記載の制御回路を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項１２】
請求項１１に記載のＤＣ／ＤＣコンバータを備えることを特徴とする車載電装機器。
【請求項１３】
ＤＣ／ＤＣコンバータの制御方法であって、
前記ＤＣ／ＤＣコンバータの起動時に、時間とともに緩やかに上昇する周波数ソフトスタート電圧を生成するステップと、
スイッチング周波数を規定する抵抗に、第１基準電圧と前記周波数ソフトスタート電圧のうち低い方に応じた周波数設定電圧を印加するステップと、
前記抵抗に流れる電流に応じた周波数の周期信号を生成するステップと、
前記周期信号に応じた周波数を有し、前記ＤＣ／ＤＣコンバータの出力信号が目標電圧に近づくようにデューティ比が調節されるパルス信号を生成するステップと、
前記パルス信号に応じて前記ＤＣ／ＤＣコンバータのスイッチングトランジスタを駆動するステップと、
を備えることを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
さまざまな電子機器や車両、産業機械において、ある電圧値の直流電圧を別の電圧値の直流電圧に変換するＤＣ／ＤＣコンバータが使用される。図１は、同期整流型の降圧（Ｂｕｃｋ）ＤＣ／ＤＣコンバータ９００の回路図である。ＤＣ／ＤＣコンバータ９００は、入力端子９０２に直流入力電圧ＶＩＮを受け、出力端子９０４に降圧された出力電圧ＶＯＵＴを発生する。ＤＣ／ＤＣコンバータ９００の出力段には、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１、出力キャパシタＣ１が設けられる。
【０００３】
パルス変調器９１０は、ＤＣ／ＤＣコンバータ９００の状態、あるいは出力端子９０４に接続される負荷（不図示）の状態が目標とする状態に近づくように、デューティ比、周波数、あるいはそれらの組み合わせが変化するパルス信号ＳＰＷＭを生成する。ドライバ９１２は、パルス信号ＳＰＷＭにもとづいてスイッチングトランジスタＭ１および同期整流トランジスタＭ２をスイッチングする
【０００４】
たとえば定電圧出力のＤＣ／ＤＣコンバータ９００においては、パルス変調器９１０は、出力電圧ＶＯＵＴが目標電圧ＶＯＵＴ（ＲＥＦ）に近づくように、パルス信号ＳＰＷＭを生成する。なお、定電流出力のＤＣ／ＤＣコンバータ９００においては、負荷に流れる電流ＩＯＵＴが目標値ＩＲＥＦに近づくようにパルス信号ＳＰＷＭが生成されるが、以下の説明では定電圧出力のコンバータについて説明する。
【０００５】
ＤＣ／ＤＣコンバータ９００ではその起動直後のソフトスタート期間ＴＳＳにおいて、出力キャパシタＣ１への突入電流を防止するため、出力電圧ＶＯＵＴを緩やかに上昇させるソフトスタート制御が行われる。図２（ａ）は、ソフトスタート制御を説明する図である。
【０００６】
ソフトスタート回路９１４は、時間とともに緩やかに変化するソフトスタート電圧ＶＳＳを生成する。パルス変調器９１０には、出力電圧ＶＯＵＴを抵抗Ｒ１１，Ｒ１２によって分圧して得られるフィードバック信号ＶＦＢが入力される。パルス変調器９１０は、起動直後のソフトスタート期間において、フィードバック信号ＶＦＢがソフトスタート電圧ＶＳＳに追従するようにパルス信号ＳＰＷＭを生成し、ソフトスタートの完了後に、フィードバック信号ＶＦＢが基準電圧ＶＲＥＦと一致するようにパルス信号ＳＰＷＭを生成する。
【０００７】
ＤＣ／ＤＣコンバータ９００のスイッチング周波数、すなわちパルス信号ＳＰＷＭの周波数は、周辺の機器に悪影響を及ぼさないように選択され、用途に応じてさまざまである。一例として車載用電源に使用されるＤＣ／ＤＣコンバータのスイッチング周波数は、ラジオ周波数帯域より上側（たとえば２ＭＨｚ以上）に設定される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−８３１２９号公報
【特許文献２】特開２０１１−７８２４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明者は、スイッチング周波数が高いＤＣ／ＤＣコンバータについて検討した結果、以下の課題を認識するに至った。
【００１０】
図２（ｂ）は、スイッチング周波数の高いＤＣ／ＤＣコンバータで生ずる問題を説明する図である。パルス信号ＳＰＷＭのデューティ比は、入力電圧ＶＩＮと出力電圧ＶＯＵＴの比に応じて定まる。起動直後において入力電圧ＶＩＮと出力電圧ＶＯＵＴの比が大きいため、パルス信号ＳＰＷＭのデューティ比は非常に小さくなる。パルス信号ＳＰＷＭのパルス幅は、デューティ比とスイッチング周期（ＰＷＭ周期）の積であるところ、スイッチング周波数の高いＤＣ／ＤＣコンバータでは、パルス信号ＳＰＷＭのパルス幅が非常に短くなる。
【００１１】
パルス発生器９１０やドライバ９１２は、応答遅延を有する。スイッチングトランジスタＭ１を有効にターンオンすることができるパルス幅には、応答遅延に起因する下限が存在する。またパルス発生器９１０自体が発生できるパルス幅にも、応答遅延に起因する下限が存在する。ソフトスタート期間において、パルス信号ＳＰＷＭのパルス幅が、これらの下限（最小パルス幅ＴＭＩＮとする）より短くなると、サイクルバイサイクルでスイッチングトランジスタＭ１をスイッチングさせることができず、パルスの歯抜け（パルススキップという）が発生する。スイッチングトランジスタＭ１がターンオンしないサイクルでは、出力電圧ＶＯＵＴが上昇せず、したがってフィードバック信号ＶＦＢとソフトスタート電圧ＶＳＳの誤差が大きくなる。そうすると、次のサイクルではパルス信号ＳＰＷＭのデューティ比が大きくなり、１サイクルでの出力電圧ＶＯＵＴの変動幅が大きくなる。
【００１２】
このような動作によって、スイッチング周波数が高いＤＣ／ＤＣコンバータでは、ソフトスタート期間中の出力電圧ＶＯＵＴのリップル幅が大きくなり、あるいはオーバーシュートが発生し、起動が不安定になるという問題が生ずる。この問題は特に、ソフトスタート時間が長いアプリケーションにおいて顕著となる。
【００１３】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ソフトスタート期間における動作を安定化したＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００１４】
本発明のある態様は、ＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、スイッチング周波数を規定する外部抵抗を接続すべき周波数設定端子と、ＤＣ／ＤＣコンバータの起動時に、時間とともに緩やかに上昇する周波数ソフトスタート電圧を生成するソフトスタート回路と、第１基準電圧と周波数ソフトスタート電圧のうち低い方に応じた周波数設定電圧を、周波数設定端子に印加する電圧選択回路と、外部抵抗に流れる電流に応じた周波数で発振するオシレータと、オシレータが生成する周期信号に応じた周波数を有し、ＤＣ／ＤＣコンバータの出力信号が目標電圧に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、を備える。
【００１５】
この態様では、ソフトスタート期間において、スイッチング周波数が緩やかに増大し、その逆数であるスイッチング周期は短くなっていく。つまり、起動直後のデューティ比が小さい状態では、スイッチング周期が長くなるため、デューティ比とスイッチング周期の積に応じたパルス幅を最小パルス幅より大きい状態に維持することができる。これによりパルススキップを抑制でき、出力信号のリップルやオーバーシュートを抑制できる。
【００１６】
ＤＣ／ＤＣコンバータの起動時に、目標電圧は、時間とともに緩やかに上昇する出力ソフトスタート電圧と第２基準電圧のうち低い方に応じていてもよい。周波数ソフトスタート電圧と出力ソフトスタート電圧は比例関係にあってもよい。
パルス信号のデューティ比は、出力ソフトスタート電圧に応じて増大する。一方、パルス信号の周波数は周波数ソフトスタート電圧に比例して増大し、その周期は周波数ソフトスタート電圧に反比例して減少する。したがって周波数ソフトスタート電圧と出力ソフトスタート電圧が実質的に比例関係を有するとき、パルス信号のデューティ比とパルス周期の積、すなわちパルス幅の変動を小さくすることができる。また２つのソフトスタート電圧を生成するハードウェアの一部あるいは全部を共通化できるため、回路面積の増大を抑制できる。
【００１７】
出力ソフトスタート電圧は、起動開始から所定時間、一定電圧をとってもよい。これにより、起動開始から所定時間の間、スイッチング周波数を固定できる。
【００１８】
周波数ソフトスタート電圧が第１基準電圧に到達するまでの時間は、出力ソフトスタート電圧が第２基準電圧に到達するまでの時間より短いか、実質的に等しくてもよい。
これにより、出力信号のソフトスタートの完了後に、スイッチング周波数を安定化することができる。
【００１９】
ソフトスタート回路は、時間とともに増大するスロープ電圧を発生するスロープ電圧生成回路と、スロープ電圧を分圧して周波数ソフトスタート電圧を生成する分圧回路と、分圧回路と直列に設けられるスイッチと、を含んでもよい。
【００２０】
電圧選択回路は、一端が周波数設定端子と接続される第１トランジスタと、一端が第１トランジスタの制御端子と接続され、他端が接地され、制御端子に第１基準電圧が印加される第２トランジスタと、一端が第１トランジスタの制御端子と接続され、他端が接地され、制御端子に周波数ソフトスタート電圧が印加される第３トランジスタと、を含んでもよい。この構成によれば、第１基準電圧と周波数ソフトスタート電圧のうち、低い方を、周波数設定電圧とすることができる。
【００２１】
電圧選択回路は、一端が周波数設定端子と接続される第１トランジスタと、第１の非反転入力に周波数ソフトスタート電圧を受け、第２の非反転入力に第１基準電圧を受け、反転入力が周波数設定端子と接続され、出力が第１トランジスタの制御端子と接続される第１エラーアンプと、を含んでもよい。この構成によれば、第１基準電圧と周波数ソフトスタート電圧のうち、低い方を、周波数設定電圧とすることができる。
【００２２】
パルス変調器は、第１の非反転入力に出力ソフトスタート電圧を受け、第２の非反転入力に第２基準電圧を受け、反転入力にＤＣ／ＤＣコンバータの出力信号に応じたフィードバック電圧を受ける第２エラーアンプを含んでもよい。
【００２３】
パルス変調器は、ピーク電流モードの変調器であってもよい。
【００２４】
ある態様において制御回路はひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００２５】
本発明の別の態様はＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは上述のいずれかの制御回路を備える。
【００２６】
本発明の別の態様は、車載電装機器に関する。車載電装機器は、上述のＤＣ／ＤＣコンバータを備える。
【００２７】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【００２８】
さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【００２９】
本発明のある態様によれば、ソフトスタート期間における出力信号のリップルやオーバーシュートを抑制できる。
【図面の簡単な説明】
【００３０】
【図１】同期整流型の降圧ＤＣ／ＤＣコンバータの回路図である。
【図２】図２（ａ）は、ソフトスタート制御を説明する図であり、図２（ｂ）は、スイッチング周波数の高いＤＣ／ＤＣコンバータで生ずる問題を説明する図である。
【図３】第１の実施の形態に係るＤＣ／ＤＣコンバータの回路図である。
【図４】図３のＤＣ／ＤＣコンバータの動作波形図である。
【図５】周波数ソフトスタート電圧の別の波形図である。
【図６】図６（ａ）、（ｂ）は、電圧選択回路の構成例を示す回路図である。
【図７】ソフトスタート回路の構成例を示す回路図である。
【図８】制御回路の具体的な構成例を示す回路図である。
【図９】第２の実施の形態に係るＤＣ／ＤＣコンバータの回路図である。
【図１０】図９のＤＣ／ＤＣコンバータの動作波形図である。
【図１１】図９の制御回路におけるＲＴ端子の電圧ＶＲＴと、オシレータの発生する発振信号ＳＯＳＣを示す図である。
【図１２】図９の制御回路におけるノイズのスペクトラムを示す図である。
【図１３】スペクトラム拡散回路の構成例を示す回路図である。
【図１４】図１４（ａ）、（ｂ）は、図９の電圧選択回路の構成例を示す回路図である。
【図１５】第３の実施の形態に係るＤＣ／ＤＣコンバータの回路図である。
【図１６】図１５のＤＣ／ＤＣコンバータの動作波形図である。
【図１７】電圧選択回路の構成例を示す回路図である。
【図１８】ＤＣ／ＤＣコンバータを備える車載電装機器のブロック図である。
【発明を実施するための形態】
【００３１】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３２】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００３３】
本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。
【００３４】
また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味し、具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。
【００３５】
（第１の実施の形態）
図３は、第１の実施の形態に係るＤＣ／ＤＣコンバータ１００Ａの回路図である。ＤＣ／ＤＣコンバータ１００Ａは同期整流型の降圧（Ｂｕｃｋ）コンバータであり、入力端子１０２に直流入力電圧ＶＩＮを受け、出力端子１０４に降圧された出力電圧ＶＯＵＴを発生する。ＤＣ／ＤＣコンバータ１００Ａは、出力回路１１０および制御回路２００Ａを備える。本実施の形態では、一例として定電圧出力のＤＣ／ＤＣコンバータを説明する。
【００３６】
出力回路１１０は、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１、出力キャパシタＣ１、抵抗Ｒ１１，Ｒ１２を含む。本実施の形態においてスイッチングトランジスタＭ１はＰチャンネルＭＯＳＦＥＴであり、同期整流トランジスタＭ２はＮチャンネルＭＯＳＦＥＴであり、それらは制御回路２００Ａに内蔵されている。
【００３７】
スイッチングトランジスタＭ１と同期整流トランジスタＭ２の接続点をスイッチング（ＳＷ）端子と称する。端子は、ピンと読み替えてもよい。インダクタＬ１は、ＳＷ端子と出力端子１０４の間に設けられる。出力キャパシタＣ１は、出力端子１０４に接続される。抵抗Ｒ１１，Ｒ１２は、制御対象である出力電圧ＶＯＵＴを分圧して得られる検出電圧（フィードバック信号）ＶＦＢを制御回路２００Ａのフィードバック（ＦＢ）端子に供給する。抵抗Ｒ１１，Ｒ１２は制御回路２００Ａに内蔵されてもよい。
【００３８】
制御回路２００Ａは、スイッチングトランジスタＭ１、同期整流トランジスタＭ２に加えて、パルス変調器２１０、ドライバ２３０、周波数設定回路２２０Ａ、オシレータ２６０を備える。制御回路２００Ａは好ましくはひとつの半導体基板に一体集積化された機能ＩＣ（Integrated Circuit）である。スイッチングトランジスタＭ１のソースはＶＩＮ端子と、そのドレインはＳＷ端子と接続される。また同期整流トランジスタＭ２のドレインはＳＷ端子と接続され、そのソースはＧＮＤ端子と接続される。イネーブル（ＥＮ）端子には、外部から制御回路２００Ａ（ＤＣ／ＤＣコンバータ１００Ａ）の動作、停止を指示するイネーブル信号ＥＮが入力される。
【００３９】
パルス変調器２１０はメインロジック２１８を含む。イネーブル信号ＥＮがアサート（たとえばハイ）されると、図示しない内部の基準電圧源や基準電流源をアクティブとして、その他の回路ブロックを動作可能な状態とし、ソフトスタート回路２４０にソフトスタート電圧ＶＳＳ１，ＶＳＳ２の生成開始を指示する。ソフトスタート回路２４０は、動作開始の指示を受けると、時間的に緩やかに増大するソフトスタート電圧ＶＳＳ１，ＶＳＳ２生成する。ソフトスタート電圧ＶＳＳ２（ＶＳＳ１）が増大する期間（その前後を含んでもよい）をソフトスタート期間ＴＳＳと称する。
【００４０】
パルス変調器２１０は、ＤＣ／ＤＣコンバータ１００Ａもしくは出力端子１０４に接続される負荷（不図示）の状態が目標値に近づくように、スイッチングトランジスタＭ１のオンオフを指示するパルス信号ＳＰＷＭ（ハイサイドパルスＳＨ）および同期整流トランジスタＭ２のオンオフを指示するローサイドパルスＳＬを生成する。
【００４１】
上述のようにＤＣ／ＤＣコンバータ１００Ａは定電圧出力であり、パルス変調器２１０は、ＤＣ／ＤＣコンバータ１００Ａの出力電圧ＶＯＵＴを制御対象とする。具体的にはパルス変調器２１０は、ＦＢ端子にフィードバックされたフィードバック電圧ＶＦＢが、その目標値ＶＲＥＦに近づくように、パルス信号ＳＰＷＭ（ＳＨおよびＳＬ）生成する。
【００４２】
パルス変調器２１０は、公知技術を用いればよく、その制御方式、構成は特に限定されない。制御方式に関しては、電圧モード、ピーク電流モード、平均電流モード、ヒステリシス制御（Bang-Bang制御）、ボトム検出オン時間固定（ＣＯＴ：Constant On Time）方式などを採用しうる。またパルス信号ＳＰＷＭの変調方式としては、その限りではないが、パルス幅変調（ＰＷＭ：Pulse Width Modulation）が採用しうる。パルス変調器２１０の構成に関しては、エラーアンプやコンパレータを用いたアナログ回路で構成してもよいし、デジタル演算処理を行うプロセッサで構成してもよいし、アナログ回路とデジタル回路の組み合わせで構成してもよい。またパルス変調器２１０は、負荷の状態に応じて制御方式を切りかえてもよい。
【００４３】
パルス変調器２１０の動作モードは、負荷の状態に応じて可変であってもよい。たとえば重負荷状態ではパルス変調器２１０はＰＷＭモードで動作し、軽負荷状態では、ＰＦＭ（Pulse Frequency Modulation）モードで動作してもよい。ＰＷＭモード（特に電流連続モード）において、ハイサイドパルスＳＨとローサイドパルスＳＬは相補的な信号となる。
【００４４】
ドライバ２３０は、パルス信号ＳＰＷＭ（ハイサイドパルスＳＨ）にもとづきスイッチングトランジスタＭ１を駆動し、ローサイドパルスＳＬにもとづき同期整流トランジスタＭ２を駆動する。
【００４５】
周波数設定端子（ＲＴ端子）には、スイッチング周波数ｆＳＷを規定するための外部抵抗ＲＴが接続される。周波数設定回路２２０Ａは、ＤＣ／ＤＣコンバータ１００Ａの起動時に、時間とともに緩やかに上昇し、その後、一定値を維持する周波数設定電圧ＶＲＴをＲＴ端子に印加する。
周波数設定回路２２０Ａは、ソフトスタート回路２４０と電圧選択回路２５０を含む。ソフトスタート回路２４０は、ＤＣ／ＤＣコンバータ１００Ａの起動時に、時間とともに緩やかに上昇する周波数ソフトスタート電圧ＶＳＳ１および出力ソフトスタート電圧ＶＳＳ２を生成する。周波数ソフトスタート電圧ＶＳＳ１と出力ソフトスタート電圧ＶＳＳ２は、比例関係を有することが好ましく、一方（たとえばＶＳＳ１）は、他方（たとえばＶＳＳ２）を分圧して生成してもよい。
【００４６】
電圧選択回路２５０は、第１基準電圧ＶＲＥＦ１と周波数ソフトスタート電圧ＶＳＳ１のうち低い方に応じた電圧（周波数設定電圧）ＶＲＴを、ＲＴ端子に印加する。その結果、外部抵抗ＲＴにはＲＴ端子を介して電流ＩＯＳＣが流れる。
ＩＯＳＣ＝ＶＲＴ／ＲＴ
【００４７】
オシレータ２６０は、外部抵抗ＲＴに流れる電流ＩＯＳＣに応じた周波数で発振する。オシレータ２６０の構成は特に限定されない。たとえばオシレータ２６０は、キャパシタと、電流ＩＯＳＣに比例した電流でキャパシタを充電する充電回路と、キャパシタの電圧をしきい値と比較するコンパレータと、コンパレータの出力に応じてキャパシタの電圧がしきい値に達するとキャパシタの電荷を放電する放電回路と、を含んでもよい。
【００４８】
パルス変調器２１０は、オシレータ２６０が生成する発振信号ＳＯＳＣと同期して動作し、したがってパルス信号ＳＰＷＭは発振信号ＳＯＳＣに応じた周波数を有する。
【００４９】
パルス変調器２１０は、ＤＣ／ＤＣコンバータの起動時に、フィードバック信号ＶＦＢが、出力ソフトスタート電圧ＶＳＳ２と第２基準電圧ＶＲＥＦ２のうち低い方に応じた目標電圧に近づくように、パルス信号ＳＰＷＭのデューティ比を調節する。
【００５０】
周波数ソフトスタート電圧ＶＳＳ１が第１基準電圧ＶＲＥＦ１に到達するまでの時間と、出力ソフトスタート電圧ＶＳＳ２が第２基準電圧ＶＲＥＦ２に到達するまでの時間は、実質的に等しいことが望ましい。
【００５１】
以上が制御回路２００ＡおよびＤＣ／ＤＣコンバータ１００Ａの構成である。続いてその動作を説明する。
【００５２】
図４は、図３のＤＣ／ＤＣコンバータ１００Ａの動作波形図である。時刻ｔ０にイネーブル信号ＥＮがアサートされると、周波数ソフトスタート電圧ＶＳＳ１および出力ソフトスタート電圧ＶＳＳ２が上昇し始める。出力ソフトスタート電圧ＶＳＳ２の上昇に追従して、出力電圧ＶＯＵＴは緩やかに上昇していく。時刻ｔ１に出力ソフトスタート電圧ＶＳＳ２が第２基準電圧ＶＲＥＦ２に達すると、それ以降、出力電圧ＶＯＵＴは目標電圧ＶＯＵＴ（ＲＥＦ）に安定化される。
【００５３】
起動開始直後において、周波数ソフトスタート電圧ＶＳＳ１は低いため、オシレータ２６０の発振周波数すなわちＤＣ／ＤＣコンバータ１００Ａのスイッチング周波数ｆＳＷは低く、ＰＷＭ周期ＴＳＷは長くなっている。周波数ソフトスタート電圧ＶＳＳ１の上昇にともないスイッチング周波数ｆＳＷは上昇し、ＰＷＭ周期ＴＳＷは短くなっていく。
【００５４】
時刻ｔ１とほぼ時を同じくして、出力ソフトスタート電圧ＶＳＳ２が第２基準電圧ＶＲＥＦ２に到達する。時刻ｔ１以降、スイッチング周波数ｆＳＷは、第１基準電圧ＶＲＥＦ１に応じた値に安定化される。
【００５５】
以上がＤＣ／ＤＣコンバータ１００Ａの動作である。
ソフトスタート期間ＴＳＳにおいて、スイッチング周波数ｆＳＷが緩やかに増大し、その逆数であるスイッチング周期ＴＳＷは短くなっていく。つまり、起動直後において、入出力電圧の比が大きくパルス信号ＳＰＷＭのデューティ比が小さい状態では、スイッチング周期ＴＳＷが長くなる。これによりデューティ比とスイッチング周期ＴＰの積に応じたパルス幅（スイッチングトランジスタＭ１のオン時間）ＴＯＮを、最小パルス幅ＴＭＩＮより大きい状態に維持することができる。これによりパルススキップを抑制でき、出力電圧ＶＯＵＴのリップルやオーバーシュートを抑制できる。
【００５６】
また、スイッチング周波数ｆＳＷを規定する周波数ソフトスタート電圧ＶＳＳ１は、出力電圧ＶＯＵＴを規定する出力ソフトスタート電圧ＶＳＳ２が第２基準電圧ＶＲＥＦ２に到達するのと実質的に同時に、第１基準電圧ＶＲＥＦ１に到達する。出力電圧ＶＯＵＴが目標電圧ＶＯＵＴ（ＲＥＦ）に安定化されると、負荷が動作し始めるところ、第１の実施の形態によれば、出力電圧ＶＯＵＴの安定化後は、スイッチング周波数ｆＳＷを安定化できる。
【００５７】
なお、周波数ソフトスタート電圧ＶＳＳ１が第１基準電圧ＶＲＥＦ１に到達する時刻は、出力ソフトスタート電圧ＶＳＳ２が第２基準電圧ＶＲＥＦ２に到達する時刻より前であってもよい。
【００５８】
さらに、２つのソフトスタート電圧ＶＳＳ１，ＶＳＳ２を比例関係を有するように生成することにより、以下の利点を享受できる。パルス信号ＳＰＷＭのデューティ比は、出力ソフトスタート電圧ＶＳＳ２に応じて増大し、パルス信号ＳＰＷＭの周波数ｆＳＷは周波数ソフトスタート電圧ＶＳＳ１に比例して増大し、その周期ＴＳＷは周波数ソフトスタート電圧ＶＳＳ１に反比例して減少する。したがってパルス信号ＳＰＷＭのデューティ比とパルス周期ＴＳＷの積、すなわちパルス幅ＴＯＮの変動を小さくすることができる。
【００５９】
図５は、周波数ソフトスタート電圧ＶＳＳ１の別の波形図である。起動開始に際し、周波数ソフトスタート電圧ＶＳＳを０Ｖ（ゼロボルト）スタートとすると、起動直後のスイッチング周波数が低く、ＰＷＭ周期ＴＳＷが長くなりすぎる場合がある。そこで、図５に示すように、ソフトスタートの開始から所定時間ＴＦＩＸの間、周波数ソフトスタート電圧ＶＳＳ１をある下限電圧ＶＭＩＮに固定してもよい。この場合、下限電圧ＶＭＩＮに応じて、起動時のスイッチング周波数の下限、言い換えればＰＷＭ周期ＴＳＷの上限を規定することができる。この場合においても所定時間ＴＦＩＸの終了後、周波数ソフトスタート電圧ＶＳＳ１と出力ソフトスタート電圧ＶＳＳ２の比例関係は保たれている。
【００６０】
本発明は、図３のブロック図や断面図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【００６１】
図６（ａ）、（ｂ）は、電圧選択回路２５０の構成例を示す回路図である。図６（ａ）の電圧選択回路２５０は、第１トランジスタＱ２１〜第３トランジスタＱ２３を含む。第１トランジスタＱ２１はＮＰＮバイポーラトランジスタであり、その一端（エミッタ）はＲＴ端子と接続される。第２トランジスタＱ２２および第３トランジスタＱ２３は、ＰＮＰバイポーラトランジスタであり、それらの一端（エミッタ）は接地され、それらの他端（コレクタ）は第１トランジスタＱ２１の制御端子（ベース）と接続される。第２トランジスタＱ２２の制御端子（ベース）には第１基準電圧ＶＲＥＦ１が印加され、第３トランジスタＱ２３の制御端子には周波数ソフトスタート電圧ＶＳＳ１が印加される。第１トランジスタＱ２１のベースは、抵抗Ｒ２１（あるいは電流源）によってバイアスされる。
【００６２】
第１トランジスタＱ２１のベースには、ＶＳＳ１＋ＶＢＥと、ＶＲＥＦ１＋ＶＢＥのうち、低い一方が現れる。第１トランジスタＱ２１はエミッタフォロアとして動作し、ＲＴ端子には、第１トランジスタＱ２１のベース電位よりＶＢＥ低い電圧、すなわち、ＶＳＳ１とＶＲＥＦ１のうち低い一方ｍｉｎ（ＶＳＳ１，ＶＲＥＦ１）が印加される。これによりオシレータには、ＩＯＳＣ＝ｍｉｎ（ＶＳＳ１，ＶＲＥＦ１）／ＲＴが供給される。
【００６３】
図６（ｂ）の電圧選択回路２５０は、３入力のエラーアンプ（オペアンプ）ＥＡ１と、トランジスタＱ３１を含む。トランジスタＱ３１の一端（エミッタ）はＲＴ端子と接続される。エラーアンプＥＡ１は、２つの非反転入力端子（＋）と、ひとつの反転入力端子（−）を有し、２つの非反転入力端子（＋）の電圧のうち低い一方と、反転入力端子（−）の電圧の誤差を増幅する。電圧選択回路２５０と抵抗ＲＴは定電流源を形成しており、ＲＴ端子には、ＶＳＳ１とＶＲＥＦ１の低い電圧が現れ、オシレータには、ＩＯＳＣ＝ｍｉｎ（ＶＳＳ１，ＶＲＥＦ１）／ＲＴが供給される。
【００６４】
図６（ａ）、（ｂ）において、バイポーラトランジスタをＦＥＴに置換してもよく、この場合、ベース、エミッタ、コレクタを、ゲート、ソース、ドレインと読み替えればよい。
【００６５】
図７は、ソフトスタート回路２４０の構成例を示す回路図である。ソフトスタート回路２４０は、スロープ電圧生成回路２４２、分圧回路２４４およびスイッチ２４６を含む。スロープ電圧生成回路２４２は、時間とともに増大するスロープ電圧ＶＣ４１を発生する。たとえばスロープ電圧生成回路２４２は、キャパシタＣ４１および電流源ＣＳ４１を含む。キャパシタＣ４１の一端は接地される。電流源ＣＳ４１は、ソフトスタート開始信号ＳＳ＿ＳＴＡＲＴのアサートに応答してアクティブとなり、キャパシタＣ４１を定電流で充電する。キャパシタＣ４１に生ずるスロープ電圧ＶＣ４１は、時間経過とともに一定の傾きで増大する。
【００６６】
抵抗Ｒ４１，Ｒ４２を含む分圧回路２４４は、スロープ電圧ＶＣ４１を分圧し、周波数ソフトスタート電圧ＶＳＳ１を生成する。スイッチ２４６は分圧回路２４４と直列に設けられている。ソフトスタート期間中、スイッチ２４６はオンである。スイッチ２４６は、ＶＳＳ１＞ＶＲＥＦ１となった後にオフとなる。たとえばスイッチ２４６は、ソフトスタート期間ＴＳＳの完了を通知するソフトスタート完了信号ＳＳ＿ＥＮＤに応じて制御することができる。これにより、ソフトスタート完了後にスイッチング周波数が安定化した後、抵抗Ｒ４１，Ｒ４２により無駄な電力が消費されるのを防止できる。
【００６７】
スロープ電圧ＶＣ４１を、出力ソフトスタート電圧ＶＳＳ２として利用してもよい。あるいはスロープ電圧ＶＣ４１を、別の抵抗分圧回路によって分圧し、出力ソフトスタート電圧ＶＳＳ２を生成してもよい。２つのソフトスタート電圧ＶＳＳ１，ＶＳＳ２の生成に関して、キャパシタＣ４１、電流源ＣＳ４１を共通化できるため、回路面積を小さくできる。
【００６８】
図８は、制御回路２００Ａの具体的な構成例を示す回路図である。電流検出回路２７０は、スイッチングトランジスタＭ１のオン時間中に、インダクタＬ１に流れるコイル電流ＩＬ（言い換えればスイッチングトランジスタＭ１のドレイン電流ＩＭ１）を検出し、ドレイン電流ＩＭ１を示す電流検出信号ＶＣＳを生成する。電流検出回路２７０の構成は特に限定されず、たとえばスイッチングトランジスタＭ１のオン抵抗を利用してドレイン電流ＩＭ１を検出してもよいし、ドレイン電流ＩＭ１（あるいはコイル電流ＩＬ）の経路上にセンス抵抗を挿入し、センス抵抗の電圧降下を検出してもよい。電流検出回路２７０は、インダクタＬ１の両端間の電圧にもとづいてコイル電流ＩＬを検出してもよい。
【００６９】
パルス変調器２１０は、ピーク電流モードのパルス幅変調器である。パルス変調器２１０は、エラーアンプ２１２、ＰＷＭコンパレータ２１４、スロープ補償器２１６、メインロジック２１８を備える。エラーアンプ２１２は、出力ソフトスタート電圧ＶＳＳ２と第２基準電圧ＶＲＥＦ２の低い一方と、フィードバック電圧ＶＦＢとの誤差を増幅し、誤差信号ＶＥＲＲを生成する。エラーアンプ２１２は３入力のオペアンプで構成してもよい。スロープ補償器２１６は、電流検出回路２７０からの電流検出信号ＶＣＳに、スロープ信号ＶＳＬＯＰＥを重畳する。
【００７０】
ＰＷＭコンパレータ２１４は、誤差信号ＶＥＲＲと、スロープ補償後の電流検出信号ＶＣＳ’を比較し、電流検出信号ＶＣＳ’が誤差信号ＶＥＲＲに達すると、リセット信号ＳＲＥＳＥＴをアサート（たとえばハイ）する。メインロジック２１８は、リセット信号ＳＲＥＳＥＴのアサートに応答して、パルス信号ＳＰＷＭを、スイッチングトランジスタＭ１のオフに対応するレベル（オフレベル、たとえばロー）に遷移させる。
【００７１】
オシレータ２６０は、電流ＩＯＳＣに応じた周波数を有するセット信号ＳＳＥＴを生成する。メインロジック２１８はセット信号ＳＳＥＴのエッジに応答して、パルス信号ＳＰＷＭを、スイッチングトランジスタＭ１のオンに対応するレベル（オンレベル、たとえばハイ）に遷移させる。ソフトスタート期間において、オシレータ２６０が生成するセット信号ＳＳＥＴの周波数は低く、その後、時間経過とともに上昇していく。
【００７２】
続いて、第１の実施の形態に関連する変形例を説明する。
周波数ソフトスタート電圧ＶＳＳ１を生成するソフトスタート回路２４０と、出力ソフトスタート電圧ＶＳＳ２を生成するソフトスタート回路２４０は、独立した別個の回路であってもよい。
【００７３】
また、ソフトスタート電圧（スロープ電圧）の生成方法は、キャパシタを充電する方式には限定されない。たとえばソフトスタート回路は、デジタル回路で構成してもよく、一例として、時間とともにカウント値が増加するデジタルカウンタと、カウント値をソフトスタート電圧に変換するＤ／Ａコンバータと、を含んでもよい。
【００７４】
（第２の実施の形態）
図９は、第２の実施の形態に係るＤＣ／ＤＣコンバータ１００Ｂの回路図である。この実施の形態において周波数設定回路２２０Ｂは、時間とともに周期的に変動する周波数設定電圧ＶＲＴをＲＴ端子に印加する。
【００７５】
周波数設定回路２２０Ｂは、スペクトラム拡散回路２８０および電圧選択回路２５０を含む。スペクトラム拡散回路２８０は、時間とともに周期的に変動するスペクトラム拡散電圧ＶＳＰＳを生成する。スペクトラム拡散回路２８０は、起動直後のソフトスタート期間中においては非アクティブであり、その出力電圧ＶＳＰＳは、第１基準電圧ＶＲＥＦ１より高い電圧レベルに保持されている。周波数設定回路２２０Ｂは、第１基準電圧ＶＲＥＦ１とスペクトラム拡散電圧ＶＳＰＳのうち低い方に応じた周波数設定電圧ＶＲＴを、ＲＴ端子に印加する。たとえばスペクトラム拡散回路２８０には、ソフトスタート期間ＴＳＳの終了タイミングの近傍でアサートされるＳＰＳＯＮ信号が入力されており、スペクトラム拡散回路２８０はＳＰＳＯＮ信号のアサートに応答して、アクティブとなる。
【００７６】
スペクトラム拡散電圧ＶＳＰＳのピーク電圧ＶＰＥＡＫは、第１基準電圧ＶＲＥＦ１より低いことが好ましい。より好ましくはスペクトラム拡散電圧ＶＳＰＳは、第１基準電圧ＶＲＥＦ１よりわずかに低い電圧レンジで変動することが好ましい。
【００７７】
スペクトラム拡散電圧ＶＳＰＳは、三角波であってもよいし、ランプ波であってもよいし、サイン波であってもよいし、その他の周期波形であってもよい。スペクトラム拡散回路２８０の構成は特に限定されず、所望の波形を生成可能な公知の回路を用いることができる。
【００７８】
スペクトラム拡散回路２８０は、イネーブル信号ＳＰＳ＿ＥＮに応じて有効、無効が切りかえ可能である。無効の場合、スペクトラム拡散回路２８０の出力電圧ＶＳＰＳは、ＳＳ＿ＥＮＤ信号がアサートされた後も第１基準電圧ＶＲＥＦ１より高いレベルに固定される。これによりＲＴ端子には常時、第１基準電圧ＶＲＥＦ１が印加されることとなり、スペクトラム拡散の機能が無効化される。
【００７９】
以上がＤＣ／ＤＣコンバータ１００Ｂの構成である。続いてその動作を説明する。図１０は、図９のＤＣ／ＤＣコンバータ１００Ｂの動作波形図である。時刻ｔ０にイネーブル信号ＥＮがアサートされると、出力ソフトスタート電圧ＶＳＳ２が上昇し始める。出力ソフトスタート電圧ＶＳＳ２の上昇に追従して、出力電圧ＶＯＵＴは緩やかに上昇していく。時刻ｔ１に出力ソフトスタート電圧ＶＳＳ２が第２基準電圧ＶＲＥＦ２に達すると、それ以降、出力電圧ＶＯＵＴは目標電圧ＶＯＵＴ（ＲＥＦ）に安定化される。
【００８０】
時刻ｔ１より前において、スペクトラム拡散回路２８０は非アクティブであり、スペクトラム拡散回路２８０の出力電圧ＶＳＰＳは、第１基準電圧ＶＲＥＦ１より高いレベルに固定されており、ＲＴ端子には、第１基準電圧ＶＲＥＦ１が印加されている。ＤＣ／ＤＣコンバータ１００Ｂのスイッチング周波数ｆＳＷは、第１基準電圧ＶＲＥＦ１に応じて固定されている。
【００８１】
時刻ｔ１にＤＣ／ＤＣコンバータ１００Ｂの起動が完了し、ソフトスタート完了信号ＳＳ＿ＥＮＤがアサートされると、スペクトラム拡散回路２８０がアクティブとなり、ＲＴ端子には、スペクトラム拡散回路２８０が生成するスペクトラム拡散電圧ＶＳＰＳが印加される。これにより、ＤＣ／ＤＣコンバータ１００Ｂのスイッチング周波数ｆＳＷは、スペクトラム拡散電圧ＶＳＰＳに応じて周期的に変動する。図１１は、制御回路２００ＢにおけるＲＴ端子の電圧ＶＲＴと、オシレータ２８０の発生する発振信号ＳＯＳＣ（クロック信号）を示す図である。
【００８２】
以上が制御回路２００Ｂの動作である。図１２は、図９の制御回路２００Ｂにおけるノイズのスペクトラムを示す図である。（i）は、図９の制御回路２００Ｂにおいてスペクトラム拡散回路２８０を有効化したときのスペクトラムを、（ii）は、スペクトラム拡散回路２８０を無効化したときのスペクトラムを示す。
【００８３】
図１２から分かるように、スペクトラム拡散回路２８０を有効化することにより、スイッチングノイズのスペクトルを拡散することができ、ピーク強度を抑制できる。
【００８４】
図１３は、スペクトラム拡散回路２８０の構成例を示す回路図である。このスペクトラム拡散回路２８０は、三角波発生回路である。
【００８５】
電圧源２８２は、スペクトラム拡散電圧ＶＳＰＳのピークを規定する上側しきい値ＶＰＥＡＫ、ボトムを規定する下側しきい値ＶＢＯＴＴＯＭを生成する。充放電回路２８４は、キャパシタＣ５１の充電、放電を繰り返す。コンパレータ２８６は、キャパシタＣ５１の電圧ＶＳＰＳを、しきい値電圧ＶＰＥＡＫ，ＶＢＯＴＴＯＭと比較する。充放電回路２８４は、コンパレータ２８６の出力がハイのとき放電状態、ローのとき充電状態となる。電圧源２８２は、コンパレータ２８６の出力がハイのとき、下側しきい値ＶＢＯＴＴＯＭを出力し、コンパレータ２８６の出力がローのとき、上側しきい値ＶＰＥＡＫを出力する。
【００８６】
電圧源２８２は、抵抗Ｒ５１〜Ｒ５４からなる抵抗分圧回路を備える。基準電圧ＶＲＥＦを分圧することにより、第１基準電圧ＶＲＥＦ１および２つのしきい値ＶＰＥＡＫ，ＶＢＯＴＴＯＭが生成される。これにより、ＶＰＥＡＫ＜ＶＲＥＦ１の関係が保証される。スイッチＳＷＨ、スイッチＳＷＬは、コンパレータ２８６の出力に応じて相補的にオン、オフする。スイッチＳＷＨがオンのときＶＰＥＡＫが出力され、スイッチＳＷＬがオンのときＶＢＯＴＴＯＭが出力される。
【００８７】
充放電回路２８４は、カレントミラー回路ＣＭ５１，ＣＭ５２および定電流源ＣＳ５１を備える。定電流源ＣＳ５１は、ＳＰＳ＿ＯＮ信号がアサートされるとオン状態となり、基準電流ＩＲＥＦを生成する。カレントミラー回路ＣＭ５１は、定電流源ＣＳ５１が生成する基準電流ＩＲＥＦをコピーし、充電電流ＩＣＨＧを生成する。カレントミラー回路ＣＭ５２は、定電流源ＣＳ５１が生成する基準電流ＩＲＥＦをコピーし、放電電流ＩＤＩＳを生成する。カレントミラー回路ＣＭ５２は、コンパレータ２８６の出力がハイのとき動作し、ローのとき停止する。ＩＤＩＳ＞ＩＣＨＧが成り立っており、コンパレータ２８６の出力がハイのとき、キャパシタＣ５１はＩＤＩＳ−ＩＣＨＧで放電され、コンパレータ２８６の出力がローのとき、キャパシタＣ５１はＩＣＨＧで充電される。
【００８８】
この構成によれば、図１１に示すようなスペクトラム拡散電圧ＶＳＰＳを生成できる。
【００８９】
図１４（ａ）、（ｂ）は、図９の電圧選択回路２５０の構成例を示す回路図である。図１４（ａ）、（ｂ）の電圧選択回路２５０は、図６（ａ）、（ｂ）の電圧選択回路２５０と同様に構成することができる。
【００９０】
（第３の実施の形態）
図１５は、第３の実施の形態に係るＤＣ／ＤＣコンバータ１００Ｃの回路図である。ＤＣ／ＤＣコンバータ１００Ｃは、第１の実施の形態と第２の実施の形態の組み合わせと把握できる。
【００９１】
周波数設定回路２２０Ｃは、ＤＣ／ＤＣコンバータ１００Ｃの起動時に、時間とともに緩やかに上昇し、その後、時間とともに周期的に変動する周波数設定電圧ＶＲＴをＲＴ端子に印加する。
【００９２】
周波数設定回路２２０Ｃは、ソフトスタート回路２４０、スペクトラム拡散回路２８０、電圧選択回路２５０Ｃを含む。
【００９３】
ソフトスタート回路２４０は、第１の実施の形態で説明したのと同様に、周波数ソフトスタート電圧ＶＳＳ１と、出力ソフトスタート電圧ＶＳＳ２を生成する。電圧選択回路２５０Ｃは、第１基準電圧ＶＲＥＦ１、スペクトラム拡散電圧ＶＳＰＳ、周波数ソフトスタート電圧ＶＳＳ１を受け、それらのうち最も低いひとつに応じた周波数設定電圧ＶＲＴを、ＲＴ設定端子に印加する。
【００９４】
以上が制御回路２００Ｃの構成である。続いてその動作を説明する。図１６は、図１５のＤＣ／ＤＣコンバータ１００Ｃの動作波形図である。
【００９５】
時刻ｔ０にイネーブル信号ＥＮがアサートされると、周波数ソフトスタート電圧ＶＳＳ１および出力ソフトスタート電圧ＶＳＳ２が上昇し始める。出力ソフトスタート電圧ＶＳＳ２の上昇に追従して、出力電圧ＶＯＵＴは緩やかに上昇していく。
【００９６】
また周波数ソフトスタート電圧ＶＳＳ１の上昇に追従して、スイッチング周波数ｆＳＷが上昇していく。言い換えれば動作開始直後のスイッチング周波数ｆＳＷが低くなるため、パルス信号ＳＰＷＭのパルス幅が狭くなりすぎてパルススキップが発生するのを抑制できる。
【００９７】
時刻ｔ１に出力ソフトスタート電圧ＶＳＳ２が第２基準電圧ＶＲＥＦ２に達すると、それ以降、出力電圧ＶＯＵＴは目標電圧ＶＯＵＴ（ＲＥＦ）に安定化される。そしてソフトスタート期間の終了を示すＳＳ＿ＥＮＤ信号がアサートされる。その結果、ＲＴ端子にはスペクトラム拡散電圧ＶＳＰＳが印加され、周期的に変動する。スイッチング周波数ｆＳＷは周波数設定電圧ＶＲＴに追従して変動する。
【００９８】
以上が制御回路２００Ｃの動作である。これによれば、第１の実施の形態と第２の実施の形態の利点の両方を享受できる。また、ハードウェアとして電圧選択回路２５０を共通化できるため、回路面積の増大も抑えることができる。
【００９９】
図１７は、電圧選択回路２５０の構成例を示す回路図である。電圧選択回路２５０Ｃは、第１トランジスタＱ４１〜第４トランジスタＱ４４を含む。第１トランジスタＱ４１のエミッタはＲＴ端子と接続される。第２トランジスタＱ４２〜第４トランジスタＱ４４のエミッタは、第１トランジスタＱ４１のベースと共通に接続され、それらのソースは接地される。第２トランジスタＱ４２のベースには第１基準電圧ＶＲＥＦ１が印加され、第３トランジスタＱ４３のベースにはスペクトラム拡散電圧ＶＳＰＳが印加され、第４トランジスタＱ４４のベースには周波数ソフトスタート電圧ＶＳＳ１が印加される。
【０１００】
この構成によれば、３つの電圧ＶＳＳ１，ＶＳＰＳ，ＶＲＥＦ１のうち最も低い電圧をＲＴ端子に印加することができる。
【０１０１】
（用途）
図１８は、ＤＣ／ＤＣコンバータ１００を備える車載電装機器３００のブロック図である。車載電装機器３００は、ＤＣ／ＤＣコンバータ１００に加えて、バッテリ３０２、マイコン３０４、負荷３０６を備える。バッテリ３０２は、たとえば１２Ｖ（あるいは２４Ｖ）のバッテリ電圧ＶＢＡＴを生成する。ＤＣ／ＤＣコンバータ１００はバッテリ電圧ＶＢＡＴを入力電圧ＶＩＮとして受け、負荷３０６に最適な電圧レベルを有する出力電圧ＶＯＵＴを生成する。負荷３０６は特に限定されず、各種ＥＣＵ（Electronic Control Unit）、オーディオ回路、カーナビゲーションシステムなどが例示される。マイコン３０４は、車載電装機器３００を統合的に制御するホストプロセッサであり、制御回路２００に対してＥＮ信号を出力する。また制御回路２００のＦＬＧ端子を監視し、制御回路２００において発生する異常を検知すると、適切な保護処理を実行する。
【０１０２】
自動車などの車両には、多くの電子部品が搭載されるため、車載電装機器３００には、厳しいＥＭＣが要求される。実施の形態に係るＤＣ／ＤＣコンバータ１００によれば、車載電装機器３００に要求される規格をクリアすることが可能となる。
【０１０３】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【０１０４】
出力回路１１０の構成、トポロジーにはさまざまな変形が存在する。ＤＣ／ＤＣコンバータのハイサイドのスイッチングトランジスタはＮチャンネルＭＯＳＦＥＴであってもよい。またスイッチングトランジスタＭ１および同期整流トランジスタＭ２は、制御回路２００に外付けされてもよい。また同期整流トランジスタＭ２に代えて整流ダイオード（ショットキーダイオード）を備えるダイオード整流型のＤＣ／ＤＣにも本発明は適用可能である。
【０１０５】
ＤＣ／ＤＣコンバータは、降圧型に限定されず、昇圧型や昇降圧型にも本発明は適用可能である。また、フライバックコンバータなどのようにトランスを用いたコンバータにも本発明は適用しうる。
【０１０６】
実施の形態ではスイッチングトランジスタＭ１や同期整流トランジスタＭ２がＭＯＳＦＥＴである場合を説明したが、本発明はそれには限定されず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。
【０１０７】
抵抗Ｒ１１，Ｒ１２は、制御回路２００に外付けされてもよい。
【０１０８】
ＤＣ／ＤＣコンバータ１００の用途は車載電装機器に限定されず、小型電子機器やコンピュータなどにも利用可能である。
【０１０９】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【０１１０】
１００…ＤＣ／ＤＣコンバータ、１０２…入力端子、１０４…出力端子、１１０…出力回路、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、Ｌ１…インダクタ、Ｃ１…出力キャパシタ、２００…制御回路、２１０…パルス変調器、２１２…エラーアンプ、２１４…ＰＷＭコンパレータ、２１６…スロープ補償器、２１８…メインロジック、２２０…周波数設定回路、２３０…ドライバ、２４０…ソフトスタート回路、２４２…スロープ電圧生成回路、２４４…分圧回路、２４６…スイッチ、２５０…電圧選択回路、２６０…オシレータ、２７０…電流検出回路、ＳＰＷＭ…パルス信号、２８０…スペクトラム拡散回路、３００…車載電装機器、３０２…バッテリ、３０４…マイコン、３０６…負荷。
【図１】
2018129907.tif 000003
【図２】
2018129907.tif 000004
【図３】
2018129907.tif 000005
【図４】
2018129907.tif 000006
【図５】
2018129907.tif 000007
【図６】
2018129907.tif 000008
【図７】
2018129907.tif 000009
【図８】
2018129907.tif 000010
【図９】
2018129907.tif 000011
【図１０】
2018129907.tif 000012
【図１１】
2018129907.tif 000013
【図１２】
2018129907.tif 000014
【図１３】
2018129907.tif 000015
【図１４】
2018129907.tif 000016
【図１５】
2018129907.tif 000017
【図１６】
2018129907.tif 000018
【図１７】
2018129907.tif 000019
【図１８】
2018129907.tif 000020