(57)【要約】【課題】遮断特性の急峻性を高めること。【解決手段】入力端子Ｔ１と出力端子Ｔ２との間に直列に接続されたキャパシタおよびインダクタのいずれか一方である第１素子と、前記入力端子と前記出力端子との間に前記第１素子と並列に接続され、キャパシタおよびインダクタのうち前記第１素子と異なる他方である第２素子と、前記入力端子と前記出力端子との間に前記第１素子と並列にかつ前記第２素子と直列に接続され、キャパシタおよびインダクタのうち前記第１素子と異なる他方である第３素子と、一端が前記第２素子と前記第３素子との間の第１ノードＮ１に接続され、他端が接地端子に接続された弾性波共振器Ｒ１と、を具備するフィルタ回路。【選択図】図４
2018129683.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子との間に直列に接続されたキャパシタおよびインダクタのいずれか一方である第１素子と、
前記入力端子と前記出力端子との間に前記第１素子と並列に接続され、キャパシタおよびインダクタのうち前記第１素子と異なる他方である第２素子と、
前記入力端子と前記出力端子との間に前記第１素子と並列にかつ前記第２素子と直列に接続され、キャパシタおよびインダクタのうち前記第１素子と異なる他方である第３素子と、
一端が前記第２素子と前記第３素子との間の第１ノードに接続され、他端が接地端子に接続された弾性波共振器と、
を具備するフィルタ回路。
【請求項２】
前記第１素子、前記第２素子および前記第３素子が形成する減衰極は、前記弾性波共振器が形成する減衰極より周波数が高いローパスフィルタである請求項１記載のフィルタ回路。
【請求項３】
前記第１素子、前記第２素子および前記第３素子が形成する減衰極は、前記弾性波共振器が形成する減衰極より周波数が低いハイパスフィルタである請求項１記載のフィルタ回路。
【請求項４】
前記入力端子と前記第１素子および前記第２素子が共通に接続される第２ノードとの間と、前記第１素子および前記第３素子が共通に接続される第３ノードと前記出力端子との間と、の少なくとも一方に整合回路を具備する請求項１から３のいずれか一項記載のフィルタ回路。
【請求項５】
前記第１素子は、前記入力端子と前記出力端子との間に直列に接続された第４素子および第５素子を含み、
前記フィルタ回路は、一端が前記第４素子と前記第５素子との間の第４ノードに接続され、他端が接地端子に接続され、キャパシタおよびインダクタのうち前記第１素子と同じ一方である第６素子を具備する請求項１から４のいずれか一項記載のフィルタ回路。
【請求項６】
前記弾性波共振器は、前記第１ノードと前記接地端子との間に直列または並列に接続された複数の弾性波共振器を含む請求項１から５のいずれか一項記載のフィルタ回路。
【請求項７】
前記弾性波共振器は、ＩＤＴを含む請求項１から６のいずれか一項記載のフィルタ回路。
【請求項８】
前記弾性波共振器は、圧電薄膜共振器を含む請求項１から６のいずれか一項記載のフィルタ回路。
【請求項９】
請求項１から８のいずれか一項記載のフィルタ回路を有するマルチプレクサ。
【請求項１０】
請求項１から８のいずれか一項記載のフィルタ回路を有するモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ回路、マルチプレクサおよびモジュールに関し、例えば弾性波共振器を有するフィルタ回路、マルチプレクサおよびモジュールに関する。
【背景技術】
【０００２】
ローパスフィルタ（ＬＰＦ）およびハイパスフィルタ（ＨＰＦ）として、インダクタおよびキャパシタを組み合わせたフィルタ（すなわちＬＣフィルタ）が用いられる。ＬＣフィルタは、例えばセラミック層を積層して構成されている。弾性波フィルタにキャパシタおよびインダクタを接続することが知られている（例えば特許文献１）
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−４１１４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＬＣフィルタでは、通過帯域と阻止帯域との間の遮断特性の急峻性と、通過帯域における挿入損失と、がトレードオフの関係にある。よって、所望の通過帯域の挿入損失を確保すると、遮断特性の急峻性が劣化してしまう。
【０００５】
本発明は、上記課題に鑑みなされたものであり、遮断特性の急峻性を高めることを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、入力端子と出力端子との間に直列に接続されたキャパシタおよびインダクタのいずれか一方である第１素子と、前記入力端子と前記出力端子との間に前記第１素子と並列に接続され、キャパシタおよびインダクタのうち前記第１素子と異なる他方である第２素子と、前記入力端子と前記出力端子との間に前記第１素子と並列にかつ前記第２素子と直列に接続され、キャパシタおよびインダクタのうち前記第１素子と異なる他方である第３素子と、一端が前記第２素子と前記第３素子との間の第１ノードに接続され、他端が接地端子に接続された弾性波共振器と、を具備するフィルタ回路である。
【０００７】
上記構成において、前記第１素子、前記第２素子および前記第３素子が形成する減衰極は、前記弾性波共振器が形成する減衰極より周波数が高いローパスフィルタである構成とすることができる。
【０００８】
上記構成において、前記第１素子、前記第２素子および前記第３素子が形成する減衰極は、前記弾性波共振器が形成する減衰極より周波数が低いハイパスフィルタである構成とすることができる。
【０００９】
上記構成において、前記入力端子と前記第１素子および前記第２素子が共通に接続される第２ノードとの間と、前記第１素子および前記第３素子が共通に接続される第３ノードと前記出力端子との間と、の少なくとも一方に整合回路を具備する構成とすることができる。
【００１０】
上記構成において、前記第１素子は、前記入力端子と前記出力端子との間に直列に接続された第４素子および第５素子を含み、前記フィルタ回路は、一端が前記第４素子と前記第５素子との間の第４ノードに接続され、他端が接地端子に接続され、キャパシタおよびインダクタのうち前記第１素子と同じ一方である第６素子を具備する構成とすることができる。
【００１１】
上記構成において、前記弾性波共振器は、前記第１ノードと前記接地端子との間に直列または並列に接続された複数の弾性波共振器を含む構成とすることができる。
【００１２】
上記構成において、前記弾性波共振器は、ＩＤＴを含む構成とすることができる。
【００１３】
上記構成において、前記弾性波共振器は、圧電薄膜共振器を含む構成とすることができる。
【００１４】
本発明は、上記フィルタ回路を有するマルチプレクサである。
【００１５】
本発明は、上記フィルタ回路を有するモジュールである。
【発明の効果】
【００１６】
本発明によれば、遮断特性の急峻性を高めることができる。
【図面の簡単な説明】
【００１７】
【図１】図１（ａ）は、比較例１に係るＬＰＦの回路図、図１（ｂ）は、通過特性を示す図、図１（ｃ）は、反射特性を示すスミスチャートである。
【図２】図２（ａ）は、比較例１に係るＨＰＦの回路図、図２（ｂ）は、通過特性を示す図、図２（ｃ）は、反射特性を示すスミスチャートである。
【図３】図３（ａ）は、弾性表面波共振器の平面図、図３（ｂ）は、圧電薄膜共振器の断面図である。
【図４】図４（ａ）は、実施例１に係るＬＰＦの回路図、図４（ｂ）は、通過特性を示す図、図４（ｃ）は、反射特性を示すスミスチャートである。
【図５】図５は、実施例１に係るフィルタ回路の等価回路を示す回路図である。
【図６】図６（ａ）は、実施例１の変形例１に係るＬＰＦの回路図、図６（ｂ）は、通過特性を示す図、図６（ｃ）は、反射特性を示すスミスチャートである。
【図７】図７（ａ）は、実施例１の変形例２に係るＬＰＦの回路図、図７（ｂ）は、通過特性を示す図、図７（ｃ）は、反射特性を示すスミスチャートである。
【図８】図８（ａ）は、実施例１の変形例３に係るＬＰＦの回路図、図８（ｂ）は、通過特性を示す図、図８（ｃ）は、反射特性を示すスミスチャートである。
【図９】図９（ａ）および図９（ｂ）は、実施例１の変形例４に係るフィルタ回路の回路図である。
【図１０】図１０（ａ）は、実施例２に係るＨＰＦの回路図、図１０（ｂ）は、通過特性を示す図、図１０（ｃ）は、反射特性を示すスミスチャートである。
【図１１】図１１（ａ）は、実施例２の変形例１に係るＨＰＦの回路図、図１１（ｂ）は、通過特性を示す図、図１１（ｃ）は、反射特性を示すスミスチャートである。
【図１２】図１２（ａ）は、実施例２の変形例２に係るＨＰＦの回路図、図１２（ｂ）は、通過特性を示す図、図１２（ｃ）は、反射特性を示すスミスチャートである。
【図１３】図１３（ａ）は、実施例２の変形例３に係るＨＰＦの回路図、図１３（ｂ）は、通過特性を示す図、図１３（ｃ）は、反射特性を示すスミスチャートである。
【図１４】図１４（ａ）は、実施例２の変形例４に係るＨＰＦの回路図、図１４（ｂ）は、通過特性を示す図、図１４（ｃ）は、反射特性を示すスミスチャートである。
【図１５】図１５は、実施例３に係るダイプレクサの回路図である。
【図１６】図１６は、実施例４に係るモジュールを含むフロントエンド回路の回路図である。
【図１７】図１７（ａ）から図１７（ｃ）は、実施例４に係るモジュールの断面図である。
【発明を実施するための形態】
【００１８】
［比較例１］
比較例１はＬＣフィルタの例である。図１（ａ）は、比較例１に係るＬＰＦの回路図、図１（ｂ）は、通過特性を示す図、図１（ｃ）は、反射特性を示すスミスチャートである。図１（ａ）に示すように、端子Ｔ１とＴ２との間にキャパシタＣ０１およびＣ０２が直列に接続されている。端子Ｔ１とＴ２との間に、インダクタＬ０１およびＬ０１が直列に接続されている。キャパシタＣ０１およびＣ０２とインダクタＬ０１およびＬ０２とは並列に接続されている。インダクタＬ０１とＬ０２との間のノードＮ１と接地端子との間にキャパシタＣ０３が接続されている。
【００１９】
端子Ｔ１からＴ２の通過特性Ｓ２１および端子Ｔ１からの反射特性Ｓ１１をシミュレーションした。図１（ｂ）および図１（ｃ）のシミュレーション条件は以下である。
端子Ｔ１、Ｔ２：５０Ω終端
Ｃ０１、Ｃ０２：１．８ｐＦ
Ｃ０３：１．６ｐＦ
Ｌ０１、Ｌ０２：２ｎＨ
【００２０】
図１（ｂ）および図１（ｃ）において、最もＳ２１が大きい周波数をｍ１、周波数ｍ１より高くかつ最もｍ１に近い減衰極の底の周波数をｍ２で示した。以下のＬＰＦにおいて同様である。周波数ｍ１およびｍ２におけるＳ２１の大きさ、Ｓ１１の大きさ／角度は以下である。
周波数ｍ１＝１．９８０ＧＨｚ、Ｓ２１＝−０．００ｄＢ、Ｓ１１＝０．０２／−６．４°
周波数ｍ２＝２．６５０ＧＨｚ、Ｓ２１＝−９７．８ｄＢ、Ｓ１１＝１．０／０°
【００２１】
周波数ｍ１ではＳ２１は大きく（すなわち損失は小さく）、Ｓ１１はスミスチャートのほぼ中心に位置している。すなわち、端子Ｔ１から入力した高周波信号はＬＰＦでほとんど反射および減衰されず端子Ｔ２から出力する。周波数ｍ２ではＳ２１は小さく（すなわち減衰が大きく）、Ｓ１１の大きさはほぼ１である。すなわち、端子Ｔ１から入力された高周波信号はＬＰＦでほとんど反射または減衰され端子Ｔ２からはほとんど出力されない。周波数ｍ１とｍ２との差は、６７０ＭＨｚである。
【００２２】
図２（ａ）は、比較例１に係るＨＰＦの回路図、図２（ｂ）は、通過特性を示す図、図２（ｃ）は、反射特性を示すスミスチャートである。図２（ａ）に示すように、ノードＮ１と接地端子との間にインダクタＬ０３が接続されている。その他の回路はＬＰＦと同じであり説明を省略する。
【００２３】
図２（ａ）および図２（ｂ）のシミュレーション条件は以下である。
端子Ｔ１、Ｔ２：５０Ω終端
Ｃ０１、Ｃ０２：１．８ｐＦ
Ｌ０１、Ｌ０２：２ｎＨ
Ｌ０３：２．２ｎＦ
【００２４】
図２（ｂ）および図２（ｃ）において、最もＳ２１が大きい周波数をｍ１、周波数ｍ１より低くかつ最もｍ１に近い減衰極の底の周波数をｍ２で示した。以下のＨＰＦにおいて同様である。周波数ｍ１およびｍ２におけるＳ２１の大きさ、Ｓ１１の大きさ／角度は以下である。
周波数ｍ１＝３．６２０ＧＨｚ、Ｓ２１＝−０．００ｄＢ、Ｓ１１＝０．００／３．０
周波数ｍ２＝２．６５０ＧＨｚ、Ｓ２１＝−９８．１ｄＢ、Ｓ１１＝１．０／０°
周波数ｍ１とｍ２との差は、９７０ＭＨｚである。
【００２５】
比較例１のように、ＬＣフィルタでは、周波数ｍ１とｍ２との間の周波数が数１００ＭＨｚであり、通過帯域と阻止帯域との間の遮断特性が急峻でない。周波数ｍ１とｍ２とを近づけようとすると、周波数ｍ１におけるＳ２１が小さくなってしまう（すなわち損失が大きくなってしまう）。このように、通過帯域における挿入損失を確保しようとすると、通過帯域と阻止帯域との間の遮断特性の急峻性を向上できない。
【実施例１】
【００２６】
実施例１はＬＰＦ機能を有するフィルタ回路の例である。実施例において用いられる弾性波共振器の例を説明する。図３（ａ）は、弾性表面波共振器の平面図、図３（ｂ）は、圧電薄膜共振器の断面図である。図３（ａ）に示すように、圧電基板５０上にＩＤＴ（Interdigital Transducer）５１と反射器５２が形成されている。ＩＤＴ５１は、互いに対向する１対の櫛型電極５１ａを有する。櫛型電極５１ａは、複数の電極指５１ｂと複数の電極指５１ｂを接続するバスバー５１ｃとを有する。反射器５２は、ＩＤＴ５１の両側に設けられている。ＩＤＴ５１が圧電基板５０に弾性表面波を励振する。圧電基板５０は、例えばタンタル酸リチウム基板またはニオブ酸リチウム基板である。ＩＤＴ５１および反射器５２は例えばアルミニウム膜または銅膜により形成される。圧電基板５０は、サファイア基板、アルミナ基板、スピネル基板またはシリコン基板等の支持基板の下面に接合されていてもよい。ＩＤＴ５０および反射器５２を覆う保護膜または温度補償膜が設けられていてもよい。
【００２７】
図３（ｂ）に示すように、基板５５上に圧電膜５７が設けられている。圧電膜５７を挟むように下部電極５６および上部電極５８が設けられている。下部電極５６と基板５５との間に空隙５９が形成されている。下部電極５６および上部電極５８は圧電膜５７内に、厚み縦振動モードの弾性波を励振する。下部電極５６および上部電極５８は例えばルテニウム膜等の金属膜である。圧電膜５７は例えば窒化アルミニウム膜である。基板５５は例えばシリコン基板、サファイア基板、アルミナ基板、スピネル基板またはガラス基板である。
【００２８】
図４（ａ）は、実施例１に係るＬＰＦの回路図、図４（ｂ）は、通過特性を示す図、図４（ｃ）は、反射特性を示すスミスチャートである。図４（ａ）に示すように、端子Ｔ１とＴ２との間にキャパシタＣ１が直列に接続されている。端子Ｔ１とＴ２との間にキャパシタＣ１に並列にインダクタＬ２が接続されている。端子Ｔ１とＴ２との間にキャパシタＣ１に並列にかつインダクタＬ２に直列にインダクタＬ３が接続されている。ノードＮ１は、インダクタＬ２とＬ３との間のノードである。ノードＮ２は、キャパシタＣ１とインダクタＬ２とが共通に接続されるノードである。ノードＮ３は、キャパシタＣ１とインダクタＬ３とが共通に接続されるノードである。弾性波共振器Ｒ１の一端はノードＮ１に他端は接地端子に接続されている。弾性波共振器Ｒ１は１ポート共振器である。ノードＮ２とＮ３との間にインダクタＬ２およびＬ３とキャパシタＣ１とが並列に接続されたＬＣ並列共振回路１０が形成される。
【００２９】
図４（ｂ）および図４（ｃ）のシミュレーション条件は以下である。
端子Ｔ１、Ｔ２：５０Ω終端
Ｃ１：１．５ｐＦ
Ｌ２、Ｌ３：１．５ｎＨ
Ｒ１：共振周波数が２．２６ＧＨｚ、反共振周波数が２．３３ＧＨｚの圧電薄膜共振器でシミュレーションを実施した。
【００３０】
図４（ｂ）に示すように、主に弾性波共振器Ｒ１の共振周波数により形成される減衰極Ａ１が周波数ｍ２に形成されている。主にキャパシタＣ１、インダクタＬ２およびＬ３（ＬＣ並列共振回路１０）により形成される減衰極Ａ２およびＡ３が減衰極Ａ１より高周波数側に形成されている。
【００３１】
例えばキャパシタＣ１のキャパシタンスを一定とし、インダクタＬ１のインダクタンスを大きくすると、減衰極Ａ２およびＡ３はより低周波側にシフトし、減衰極Ａ１は高周波側にシフトする。インダクタＬ１のインダクタンスを一定とし、キャパシタＣ１のキャパシタンスを大きくすると、減衰極Ａ２はより低周波側にシフトし、減衰極Ａ１およびＡ３は高周波側にシフトする。このように、キャパシタＣ１およびインダクタＬ１を適宜設定することで、所望の周波数に減衰極を形成できる。
【００３２】
減衰極Ａ１は主に弾性波共振器Ｒ１の共振周波数により形成されているため、遮断特性を急峻にできる。減衰極Ａ１とＡ２が近づき、減衰極Ａ１とＡ２とで極小が１つの減衰極を形成すると、減衰極Ａ１の急峻性が得られなくなる。このため、減衰極Ａ１とＡ２はそれぞれ極小を有することが好ましい。
【００３３】
図４（ｂ）および図４（ｃ）において、周波数ｍ１およびｍ２におけるＳ２１の大きさ、Ｓ１１の大きさ／角度は以下である。
周波数ｍ１＝２．２２３ＧＨｚ、Ｓ２１＝−０．５５ｄＢ、Ｓ１１＝０．０６／１８°
周波数ｍ２＝２．３１４ＧＨｚ、Ｓ２１＝−３７．１ｄＢ、Ｓ１１＝０．９８／１３°
【００３４】
実施例１では、周波数ｍ１における損失は、−０．５５ｄＢと良好であり、かつ周波数ｍ１とｍ２との差を９１ＭＨｚと比較例１より１桁近く小さくできる。このように、通過帯域の挿入損失を小さくしかつ通過帯域と阻止帯域との間の遮断特性の急峻性を向上できる。
【００３５】
図５は、実施例１に係るフィルタ回路の等価回路を示す回路図である。図５に示すように、弾性波共振器Ｒ１は、キャパシタＣ１０、Ｃ１１およびインダクタＬ１１とで等価的に表される。減衰極Ａ１からＡ３は、これらのキャパシタＣ１、Ｃ１０およびＣ１１、インダクタＬ２、Ｌ３およびＬ１１の合成インピーダンスにより定まる。よって、減衰極Ａ１の底の周波数は弾性波共振器Ｒ１の共振周波数により形成されるものの、弾性波共振器Ｒ１の単独の共振周波数とは異なる。減衰極Ａ２およびＡ３の底の周波数は、キャパシタＣ１、インダクタＬ２およびＬ３により形成されるものの、弾性波共振器Ｒ１に影響される。
【００３６】
［実施例１の変形例１］
実施例１の変形例１は、ＬＣ並列共振回路１０のインダクタとキャパシタとを入れ替えた例である。図６（ａ）は、実施例１の変形例１に係るＬＰＦの回路図、図６（ｂ）は、通過特性を示す図、図６（ｃ）は、反射特性を示すスミスチャートである。図６（ａ）に示すように、実施例１に比べ、キャパシタＣ１、インダクタＬ２およびＬ３がそれぞれインダクタＬ１、キャパシタＣ２およびＣ３に置き換わっている。その他の構成は実施例１と同じであり説明を省略する。
【００３７】
図６（ｂ）および図６（ｃ）のシミュレーション条件は以下である。
端子Ｔ１、Ｔ２：５０Ω終端
Ｌ１：１．５ｎＨ
Ｃ２、Ｃ３：５．５ｐＦ
Ｒ１：共振周波数が２．２６ＧＨｚ、反共振周波数が２．３３ＧＨｚの圧電薄膜共振器でシミュレーションを実施した。
【００３８】
図６（ｂ）に示すように、実施例１と同様に、減衰極Ａ１およびＡ２が形成されている。減衰極Ａ３は形成されていない。図６（ｂ）および図６（ｃ）において、周波数ｍ１およびｍ２におけるＳ２１の大きさ、Ｓ１１の大きさ／角度は以下である。
周波数ｍ１＝２．２１０ＧＨｚ、Ｓ２１＝−０．３１ｄＢ、Ｓ１１＝０．８／２３°
周波数ｍ２＝２．２８９ＧＨｚ、Ｓ２１＝−３０．７ｄＢ、Ｓ１１＝０．９７／６９°
周波数ｍ１とｍ２との差は、７９ＭＨｚである。
【００３９】
実施例１の変形例１では、ＬＣ並列共振回路１０のインダクタとキャパシタとを入れ替えても、通過帯域の挿入損失を小さくしかつ通過帯域と阻止帯域との間の遮断特性の急峻性を向上できる。
【００４０】
［実施例１の変形例２］
実施例１の変形例２は、整合回路を設けた例である。図７（ａ）は、実施例１の変形例２に係るＬＰＦの回路図、図７（ｂ）は、通過特性を示す図、図７（ｃ）は、反射特性を示すスミスチャートである。図７（ａ）に示すように、実施例１に比べ、端子Ｔ１とインダクタＬ３との間に整合回路１２が設けられている。整合回路１２は、端子Ｔ１とノードＮ２との間に直列に接続されたインダクタＬ７とノードＮ２にシャント接続されたキャパシタＣ７を有する。インダクタＬ３と端子Ｔ２との間に整合回路１４が設けられている。整合回路１４は、ノードＮ３と端子Ｔ２との間に接続されたインダクタＬ８とノードＮ３にシャント接続されたキャパシタＣ８とを有する。その他の構成は実施例１と同じであり説明を省略する。
【００４１】
図７（ｂ）および図７（ｃ）のシミュレーション条件は以下である。
端子Ｔ１、Ｔ２：５０Ω終端
Ｃ１：１．５ｐＦ
Ｃ７、Ｃ８：０．８ｐＦ
Ｌ２、Ｌ３：１．５ｎＨ
Ｌ７、Ｌ８：２．２ｎＨ
Ｒ１：共振周波数が２．２６ＧＨｚ、反共振周波数が２．３３ＧＨｚの圧電薄膜共振器でシミュレーションを実施した。
【００４２】
図７（ｂ）に示すように、実施例１と同様に減衰極Ａ１からＡ３が形成されている。図７（ｂ）および図７（ｃ）において、周波数ｍ１およびｍ２におけるＳ２１の大きさ、Ｓ１１の大きさ／角度は以下である。
周波数ｍ１＝２．２１５ＧＨｚ、Ｓ２１＝−０．４０ｄＢ、Ｓ１１＝０．０４／−５７°
周波数ｍ２＝２．３１４ＧＨｚ、Ｓ２１＝−３４．１ｄＢ、Ｓ１１＝０．９７／−６８°
周波数ｍ１とｍ２との差は、９９ＭＨｚである。
【００４３】
実施例１の変形例２では、整合回路１２および１４を設けることで、通過帯域における挿入損失を実施例１より小さくできる。また、通過帯域を広くできる。また、実施例１より阻止帯域の減衰量を大きくできる。
【００４４】
［実施例１の変形例３］
実施例１の変形例３は、キャパシタＣ１を分割した例である。図８（ａ）は、実施例１の変形例３に係るＬＰＦの回路図、図８（ｂ）は、通過特性を示す図、図８（ｃ）は、反射特性を示すスミスチャートである。図８（ａ）に示すように、実施例１の変形例２に比べ、キャパシタＣ１をキャパシタＣ４およびＣ５に直列に分割する。ノードＮ４はキャパシタＣ４とＣ５との間のノードである。キャパシタＣ６は一端がノードＮ４に他端が接地端子に接続されている。その他の構成は実施例１の変形例２と同じであり説明を省略する。
【００４５】
図８（ｂ）および図８（ｃ）のシミュレーション条件は以下である。
端子Ｔ１、Ｔ２：５０Ω終端
Ｃ４、Ｃ５：３．３ｐＦ
Ｃ６：０．５ｐＦ
Ｃ７、Ｃ８：０．６ｐＦ
Ｌ２、Ｌ３：１．６ｎＨ
Ｌ７、Ｌ８：２．７ｎＨ
Ｒ１：共振周波数が２．２６ＧＨｚ、反共振周波数が２．３３ＧＨｚの圧電薄膜共振器でシミュレーションを実施した。
【００４６】
図８（ｂ）に示すように、実施例１と同様に減衰極Ａ１からＡ３が形成されている。図８（ｂ）および図８（ｃ）において、周波数ｍ１およびｍ２におけるＳ２１の大きさ、Ｓ１１の大きさ／角度は以下である。
周波数ｍ１＝２．２３２ＧＨｚ、Ｓ２１＝−０．３９ｄＢ、Ｓ１１＝０．０４／−９０°
周波数ｍ２＝２．３５０ＧＨｚ、Ｓ２１＝−３１．８ｄＢ、Ｓ１１＝０．９７／−１１４°
周波数ｍ１とｍ２との差は、１１８ＭＨｚである。
【００４７】
実施例１の変形例３では、実施例１の変形例２より阻止帯域の減衰量を大きくできる。
【００４８】
［実施例１の変形例４］
図９（ａ）および図９（ｂ）は、実施例１の変形例４に係るフィルタ回路の回路図である。図９（ａ）のように、弾性波共振器Ｒ１は複数の弾性波共振器Ｒ１ａおよびＲ１ｂに直列に分割されていてもよい。また、図９（ｂ）のように、弾性波共振器Ｒ１は複数の弾性波共振器Ｒ１ａおよびＲ１ｂに並列に分割されていてもよい。その他の構成は実施例１と同じであり説明を省略する。
【実施例２】
【００４９】
実施例２は、ＨＰＦの機能を有するフィルタ回路の例である。図１０（ａ）は、実施例２に係るＨＰＦの回路図、図１０（ｂ）は、通過特性を示す図、図１０（ｃ）は、反射特性を示すスミスチャートである。図１０（ａ）に示すように、回路は実施例１と同じである。
【００５０】
図１０（ｂ）および図１０（ｃ）のシミュレーション条件は以下である。
端子Ｔ１、Ｔ２：５０Ω終端
Ｃ１：３．９ｐＦ
Ｌ２、Ｌ３：０．９ｎＨ
Ｒ１：共振周波数が２．２６ＧＨｚ、反共振周波数が２．３３ＧＨｚの圧電薄膜共振器でシミュレーションを実施した。
【００５１】
図１０（ｂ）に示すように、周波数ｍ２に主に弾性波共振器Ｒ１の共振周波数から形成される減衰極Ａ１が形成されている。主にキャパシタＣ１、インダクタＬ２およびＬ３（ＬＣ並列共振回路１０）から形成される減衰極Ａ２が減衰極Ａ１の低周波数側に形成されている。
【００５２】
図１０（ｂ）および図１０（ｃ）において、周波数ｍ１およびｍ２におけるＳ２１の大きさ、Ｓ１１の大きさ／角度は以下である。
周波数ｍ１＝２．２８７ＧＨｚ、Ｓ２１＝−０．１９ｄＢ、Ｓ１１＝０．０２／−９８°
周波数ｍ２＝２．２０２ＧＨｚ、Ｓ２１＝−２７．０ｄＢ、Ｓ１１＝０．９５／−１０８°
【００５３】
実施例２では、周波数ｍ１における損失は、−０．１９ｄＢと小さく、かつ周波数ｍ１とｍ２との差を８５ＭＨｚと比較例１より１桁近く小さくできる。このように、通過帯域の挿入損失を小さくしかつ通過帯域と阻止帯域との間の遮断特性の急峻性を向上できる。
【００５４】
［実施例２の変形例１］
実施例２の変形例１は、ＬＣ並列共振回路１０のインダクタとキャパシタとを入れ替えた例である。図１１（ａ）は、実施例２の変形例１に係るＨＰＦの回路図、図１１（ｂ）は、通過特性を示す図、図１１（ｃ）は、反射特性を示すスミスチャートである。図１１（ａ）に示すように、実施例１に比べ、キャパシタＣ１、インダクタＬ２およびＬ３がそれぞれインダクタＬ１、キャパシタＣ２およびＣ３に置き換わっている。その他の構成は実施例２と同じであり説明を省略する。
【００５５】
図１１（ｂ）および図１１（ｃ）のシミュレーション条件は以下である。
端子Ｔ１、Ｔ２：５０Ω終端
Ｃ２、Ｃ３：７．１ｐＦ
Ｌ１：２ｎＨ
Ｒ１：共振周波数が２．２６ＧＨｚ、反共振周波数が２．３３ＧＨｚの圧電薄膜共振器でシミュレーションを実施した。
【００５６】
図１１（ｂ）に示すように、実施例２と同様に、減衰極Ａ１およびＡ２が形成されている。図１１（ｂ）および図１１（ｃ）において、周波数ｍ１およびｍ２におけるＳ２１の大きさ、Ｓ１１の大きさ／角度は以下である。
周波数ｍ１＝２．２９１ＧＨｚ、Ｓ２１＝−０．２６ｄＢ、Ｓ１１＝０．０３／−８３°
周波数ｍ２＝２．２３７ＧＨｚ、Ｓ２１＝−２７．７ｄＢ、Ｓ１１＝０．９６／−１１０°
周波数ｍ１とｍ２との差は、５４ＭＨｚである。
【００５７】
実施例２の変形例１では、ＬＣ並列共振回路１０のインダクタとキャパシタとを入れ替えても、通過帯域の挿入損失を小さくしかつ通過帯域と阻止帯域との間の遮断特性の急峻性を向上できる。
【００５８】
［実施例２の変形例２］
実施例２の変形例２は、実施例２に整合回路を設けた例である。図１２（ａ）は、実施例２の変形例２に係るＨＰＦの回路図、図１２（ｂ）は、通過特性を示す図、図１２（ｃ）は、反射特性を示すスミスチャートである。図１２（ａ）に示すように、実施例２に比べ、端子Ｔ１とインダクタＬ２との間に整合回路１２が設けられている。整合回路１２は、ノードＮ２にシャント接続されたインダクタＬ７を有する。インダクタＬ３と端子Ｔ２との間に整合回路１４が設けられている。整合回路１４は、ノードＮ３にシャント接続されたインダクタＬ８を有する。その他の構成は実施例２と同じであり説明を省略する。
【００５９】
図１２（ｂ）および図１２（ｃ）のシミュレーション条件は以下である。
端子Ｔ１、Ｔ２：５０Ω終端
Ｃ１：３．９ｐＦ
Ｌ２、Ｌ３：０．９ｎＨ
Ｌ７、Ｌ８：２．５ｎＨ
Ｒ１：共振周波数が２．２６ＧＨｚ、反共振周波数が２．３３ＧＨｚの圧電薄膜共振器でシミュレーションを実施した。
【００６０】
図１２（ｂ）に示すように、実施例２と同様に減衰極Ａ１およびＡ２が形成されている。図１２（ｂ）および図１２（ｃ）において、周波数ｍ１およびｍ２におけるＳ２１の大きさ、Ｓ１１の大きさ／角度は以下である。
周波数ｍ１＝２．２６０ＧＨｚ、Ｓ２１＝−０．１９ｄＢ、Ｓ１１＝０．０１／−８°
周波数ｍ２＝２．２０２ＧＨｚ、Ｓ２１＝−１８．６ｄＢ、Ｓ１１＝０．８８／９°
周波数ｍ１とｍ２との差は、５８ＭＨｚである。
【００６１】
実施例２の変形例２では、整合回路１２および１４を設けることで、通過帯域における挿入損失を実施例２より小さくできる。また、通過帯域を広くできる。また、実施例１より阻止帯域の減衰量を大きくできる。
【００６２】
［実施例２の変形例３］
実施例２の変形例３は、実施例２の変形例１に整合回路を設けた例である。図１３（ａ）は、実施例２の変形例３に係るＨＰＦの回路図、図１３（ｂ）は、通過特性を示す図、図１３（ｃ）は、反射特性を示すスミスチャートである。図１３（ａ）に示すように、実施例２の変形例１に比べ、端子Ｔ１とノードＮ２との間に整合回路１２が設けられている。端子Ｔ１とノードＮ２との間に整合回路１２が設けられている。整合回路１２および１４は、実施例２の変形例２と同じである。その他の構成は実施例２の変形例２と同じであり説明を省略する。
【００６３】
図１３（ｂ）および図１３（ｃ）のシミュレーション条件は以下である。
端子Ｔ１、Ｔ２：５０Ω終端
Ｌ１：２．０ｎＨ
Ｃ２、Ｃ３：７．１ｐＦ
Ｌ７、Ｌ８：２．６ｎＨ
Ｒ１：共振周波数が２．２６ＧＨｚ、反共振周波数が２．３３ＧＨｚの圧電薄膜共振器でシミュレーションを実施した。
【００６４】
図１３（ｂ）に示すように、実施例２と同様に減衰極Ａ１およびＡ２が形成されている。図１３（ｂ）および図１３（ｃ）において、周波数ｍ１およびｍ２におけるＳ２１の大きさ、Ｓ１１の大きさ／角度は以下である。
周波数ｍ１＝２．２７６ＧＨｚ、Ｓ２１＝−０．２０ｄＢ、Ｓ１１＝０．０７／５０°
周波数ｍ２＝２．２３７ＧＨｚ、Ｓ２１＝−１８．９ｄＢ、Ｓ１１＝０．８８／−６°
周波数ｍ１とｍ２との差は、３９ＭＨｚである。
【００６５】
実施例２の変形例３では、整合回路１２および１４を設けることで、通過帯域における挿入損失を実施例２の変形例１より小さくできる。また、通過帯域を広くできる。また、実施例１より阻止帯域の減衰量を大きくできる。
【００６６】
［実施例２の変形例４］
実施例２の変形例４は、インダクタＬ１を分割した例である。図１４（ａ）は、実施例２の変形例４に係るＨＰＦの回路図、図１４（ｂ）は、通過特性を示す図、図１４（ｃ）は、反射特性を示すスミスチャートである。図１４（ａ）に示すように、実施例２の変形例３に比べ、インダクタＬ１をインダクタＬ４およびＬ５に直列に分割する。インダクタＬ６は一端がノードＮ４に他端が接地端子に接続されている。整合回路１２は、端子Ｔ１とノードＮ２との間に接続されたキャパシタＣ７を有している。整合回路１４は、端子Ｔ２とノードＮ３との間に接続されたキャパシタＣ８を有している。その他の構成は実施例２の変形例３と同じであり説明を省略する。
【００６７】
図１４（ｂ）および図１４（ｃ）のシミュレーション条件は以下である。
端子Ｔ１、Ｔ２：５０Ω終端
Ｌ４、Ｌ５：１．３ｎＨ
Ｌ６：３．８ｎＨ
Ｌ７、Ｌ８：２．９ｎＨ
Ｃ２、Ｃ３：４．７ｐＦ
Ｃ７、Ｃ８：１．４ｐＦ
Ｒ１：共振周波数が２．２６ＧＨｚ、反共振周波数が２．３３ＧＨｚの圧電薄膜共振器でシミュレーションを実施した。
【００６８】
図１４（ｂ）に示すように、実施例２と同様に減衰極Ａ１およびＡ２が形成されている。図１４（ｂ）および図１４（ｃ）において、周波数ｍ１およびｍ２におけるＳ２１の大きさ、Ｓ１１の大きさ／角度は以下である。
周波数ｍ１＝２．４００ＧＨｚ、Ｓ２１＝−０．１２ｄＢ、Ｓ１１＝０．０１／７８°
周波数ｍ２＝２．２２０ＧＨｚ、Ｓ２１＝−２１．１ｄＢ、Ｓ１１＝０．９０／−１３９°
周波数ｍ１とｍ２との差は、１８０ＭＨｚである。
【００６９】
実施例２の変形例４では、実施例２の変形例３より阻止帯域の減衰量を大きくできる。
【００７０】
［実施例２の変形例５］
実施例１の変形例４のように、ＨＰＦにおいても、図９（ａ）のように、弾性波共振器Ｒ１は複数の弾性波共振器Ｒ１ａおよびＲ１ｂに直列に分割されていてもよい。また、図９（ｂ）のように、弾性波共振器Ｒ１は複数の弾性波共振器Ｒ１ａおよびＲ１ｂに並列に分割されていてもよい。
【００７１】
実施例１および２並びにその変形例によれば、ＬＣ並列共振回路１０が端子Ｔ１（入力端子）と端子Ｔ２（出力端子）との間に直列に接続されている。弾性波共振器Ｒ１の一端がノードＮ１（第１ノード）に他端が接地端子に接続されている。ここで、ＬＣ並列共振回路１０を形成する素子として、一端がノードＮ２（第２ノード）に他端がノードＮ３（第３ノード）に接続されたキャパシタＣ１またはインダクタＬ１を第１素子とする。一端がノードＮ２に他端がノードＮ１に接続されたキャパシタＣ２またはインダクタＬ２を第２素子とする。一端がノードＮ１に他端がノードＮ３に接続されたインダクタＬ３またはキャパシタＣ３を第３素子とする。第１素子から第３素子がＬＣ並列共振回路１０を形成するためには、実施例１およびその変形例２から４並びに実施例２およびその変形例２のように、第１素子がそれぞれキャパシタＣ１のとき、第２素子および第３素子はそれぞれインダクタＬ２およびＬ３となる。実施例１の変形例１並びに実施例２の変形例１、３および４のように、第１素子がそれぞれインダクタＬ１のとき、第２素子および第３素子はそれぞれキャパシタＣ２およびＣ３となる。
【００７２】
これにより、実施例１、２およびその変形例のように、周波数ｍ１（通過帯域）における挿入損失を比較例１および２と同程度とし、かつ通過帯域と阻止帯域との間の遮断特性の急峻性を向上できる。
【００７３】
実施例１およびその変形例のように、第１素子、第２素子および第３素子が形成する減衰極Ａ２およびＡ３は、弾性波共振器が形成する減衰極Ａ１より周波数が高い。これにより、ＬＰＦとして機能するフィルタ回路を実現できる。
【００７４】
実施例２のように、第１素子、第２素子および第３素子が形成する減衰極Ａ２は、弾性波共振器が形成する減衰極Ａ１より周波数が低い。これにより、ＨＰＦとして機能するフィルタ回路を実現できる。
【００７５】
ＬＰＦとＨＰＦとを組み合わせてバンドパスフィルタを形成してもよい。
【００７６】
減衰極Ａ１は主に弾性波共振器Ｒ１の共振周波数により形成される。しかし、ＬＣ並列共振回路１０等の影響を受ける。このため、減衰極Ａ１の底の周波数は、弾性波共振器Ｒ１の単独のときの共振周波数とは異なる。減衰極Ａ２およびＡ３は、主にＬＣ並列共振回路１０から形成される。しかし、弾性波共振器Ｒ１の影響を受ける。このため、減衰極Ａ２およびＡ３の底の周波数は、ＬＣ並列共振回路１０が単独のときの共振周波数とは異なる。
【００７７】
減衰極Ａ１が主に弾性波共振器Ｒ１の共振周波数により形成されているため、通過帯域と阻止帯域との間の遮断特性の急峻性を向上できる。また、減衰極Ａ１とＡ２とが異なる極小を有するため、遮断特性の急峻性をより向上できる。また、減衰極Ａ２により、阻止帯域の減衰量を大きくできる。
【００７８】
実施例１、２およびその変形例のように、キャパシタＣ２とＣ３とのキャパシタンスとは互いに略同じでもよい。インダクタＬ２とＬ３とのインダクタンスは互いに略同じでもよい。すなわち、第１素子のリアクタンスと第２素子のリアクタンスは略等しくてもよい。
【００７９】
キャパシタＣ２とＣ３とのキャパシタンスとは互いに異なっていてもよい。インダクタＬ２とＬ３とのインダクタンスは互いに異なっていてもよい。すなわち、第１素子のリアクタンスと第２素子のリアクタンスは互いに異なっていてもよい。
【００８０】
ＬＣ並列共振回路１０に加え、端子Ｔ１とＴ２との間に共振周波数がＬＣ並列共振回路１０と異なる別のＬＣ並列共振回路を設けることもできる。これにより、阻止帯域を広帯域化することができる。
【００８１】
実施例１およびその変形例１から３並びに実施例２およびその変形例１から４のように、ノードＮ１と接地端子との間に直列に接続された弾性波共振器Ｒ１は１つでもよい。実施例１の変形例４および実施例２の変形例５のように、ノードＮ１と接地端子との間に複数の弾性波共振器Ｒ１ａおよびＲ１ｂが直列に接続されていてもよい。ノードＮ１と接地端子との間に複数の弾性波共振器Ｒ１ａおよびＲ１ｂが並列に接続されていてもよい。
【００８２】
複数の弾性波共振器Ｒ１ａおよびＲ１ｂが設けられている場合、複数の弾性波共振器Ｒ１ａおよびＲ１ｂの共振周波数は全て略等しくてもよい。複数の弾性波共振器Ｒ１ａおよびＲ１ｂの少なくとも１つの共振周波数は他の弾性波共振器の共振周波数と異なっていてもよい。弾性波共振器Ｒ１ａおよびＲ１ｂの共振周波数を異ならせることで、阻止帯域を広帯域化することができる。
【００８３】
実施例１の変形例２および３並びに実施例２の変形例２から４のように、端子Ｔ１とノードＮ１との間と、ノードＮ２と端子Ｔ２との間と、の少なくとも一方に整合回路を備えていてもよい。これにより、通過帯域の挿入損失を抑制し、かつ通過帯域を広帯域化することができる。
【００８４】
実施例１の変形例３のように、第１素子がキャパシタのとき、第１素子は、端子Ｔ１と端子Ｔ２との間に直列に接続されたキャパシタＣ４（第４素子）およびＣ５（第５素子）を含む。キャパシタＣ６は、一端がノードＮ４（第４ノード）に他端が接地端子に接続されている。実施例２の変形例４のように、第１素子がインダクタのとき、第１素子は、端子Ｔ１と端子Ｔ２との間に直列に接続されたインダクタＬ４（第４素子）およびＬ５（第５素子）を含む。インダクタＬ６は、一端がノードＮ４（第４ノード）に他端が接地端子に接続されている。これにより、阻止帯域の減衰特性を向上できる。
【００８５】
弾性波共振器Ｒ１、Ｒ１ａおよびＲ１ｂは、図３（ａ）のようにＩＤＴを含んでもよい、または図３（Ｂ）のように圧電薄膜共振器を含んでもよい。
【００８６】
弾性波共振器が圧電薄膜共振器の場合、ノードＮ１と接地端子との間に２つの弾性波共振器Ｒ１ａおよびＲ１ｂを直列または並列に設ける。弾性波共振器Ｒ１ａおよびＲ１ｂの静電容量、共振周波数および反共振周波数を略等しくする。さらに、ノードＮ１または接地端子からみたときに弾性波共振器Ｒ１ａおよびＲ１ｂの圧電膜の分極方向を互いに逆方向とする。これにより、弾性波共振器Ｒ１ａおよびＲ１ｂが生成する２次高調波を抑制できる。
【実施例３】
【００８７】
図１５は、実施例３に係るダイプレクサの回路図である。図１５に示すように、共通端子Ａｎｔと端子ＴＬとの間にＬＰＦ６０が接続されている。共通端子Ａｎｔと端子ＴＨとの間にＨＰＦ６２が接続されている。ＬＰＦ６０を実施例１およびその変形例のフィルタ回路とし、ＨＰＦ６２を実施例２およびその変形例のフィルタ回路とする。これにより、ＬＰＦ６０とＨＰＦ６２の遮断特性の急峻性を向上させることができる。よって、バンド間隔の狭い分波が可能となる。ＬＰＦ６０およびＨＰＦ６２のいずれか一方を実施例１または実施例２のフィルタ回路としてもよい。実施例１、２およびその変形例のフィルタ回路を組み合わせることで、ダイプレクサ以外にもデュプレクサ、トライプレクサまたはクワッドプレクス等のマルチプレクサを実現できる。これにより、キャリアアグリゲーションまたはＭＩＭＯ（Multiple-Input and Multiple-Output）が用いられるシステムのように、バンド間隔の狭い分波が可能となる。
【実施例４】
【００８８】
図１６は、実施例４に係るモジュールを含むフロントエンド回路の回路図である。図１６に示すように、ダイプレクサ３０の共通端子Ａｎｔはアンテナ４２に接続されている。ダイプレクサ３０の端子ＴＬおよびＴＨは、それぞれスイッチ３２を介しデュプレクサ３４に接続されている。デュプレクサ３４のＲＸ端子はＲＦＩＣ（Radio Frequency Integrated Circuit）４０に接続されている（破線）。デュプレクサ３４のＴＸ端子はスイッチ３６およびパワーアンプ３８を介しＲＦＩＣ（Radio Frequency Integrated Circuit）４０に接続されている（実線）。
【００８９】
パワーアンプ３８は、ＲＦＩＣ４０から出力された送信信号を増幅する。スイッチ３６は増幅された送信信号を１または複数のデュプレクサ３４のいずれか１つの送信端子に出力する。デュプレクサ３４は、送信端子に入力した高周波信号のうち送信帯域の信号をスイッチ３２に出力し他の周波数の信号を抑圧する。デュプレクサ３４は、スイッチ３２から入力した高周波信号のうち受信帯域の信号をＲＦＩＣ４０に出力し他の周波数の信号を抑圧する。ＲＦＩＣ４０はローノイズアンプを含み、受信帯域の信号を増幅する。
【００９０】
スイッチ３２は１または複数のデュプレクサ３４のうちいずれか一つを端子ＴＬまたはＴＨに接続する。ダイプレクサ３０は、端子ＴＬに入力または出力するローバンドの信号を共通端子Ａｎｔに出力または入力させ、ハイバンドの信号を端子ＴＬに入力または出力させない。
【００９１】
ダイプレクサ３０は、端子ＴＬに入力または出力するローバンドに信号を共通端子Ａｎｔに出力または入力させ、ハイバンドの信号を端子ＴＬに入力または出力させない。ダイプレクサ３０は、端子ＴＨに入力または出力するハイバンドに信号を共通端子Ａｎｔに出力または入力させ、ローバンドの信号を端子ＴＨに入力または出力させない。
【００９２】
図１６において、ダイプレクサ３０を実施例３のダイプレクサとすることができる。また、デュプレクサ３４に含まれるフィルタを実施例１、２およびその変形例のフィルタ回路とすることができる。
【００９３】
図１７（ａ）から図１７（ｃ）は、実施例４に係るモジュールの断面図である。図１７（ａ）に示すように、プリント基板２０上に弾性波共振器２２、積層フィルタ２４およびチップ部品２６が実装されている。プリント基板２０上に弾性波共振器２２、積層フィルタ２４およびチップ部品２６を覆うように、樹脂封止部２８が設けられている。プリント基板２０は、例えばガラスエポキシ樹脂等の絶縁基板に配線が形成された基板である。樹脂封止部２８は、エポキシ樹脂等のモールド樹脂である。
【００９４】
弾性波共振器２２には、実施例１、２およびその変形例における弾性波共振器Ｒ１、Ｒ１ａおよびＲ１ｂ、および／またはデュプレクサ３４の少なくとも一部のフィルタが設けられている。積層フィルタ２４には、実施例１、２およびその変形例のＬＣ並列共振回路１０の少なくとも一部、および／またはダイプレクサ３０およびデュプレクサ３４の少なくとも一部のフィルタが設けられている。チップ部品２６は、実施例１、２およびその変形例のＬＣ並列共振回路１０、および／またはダイプレクサ３０のキャパシタおよびインダクタの少なくとも一部である。
【００９５】
図１７（ｂ）に示すように、プリント基板２０の代わりにＬＴＣＣ（Low Temperature Co-fired Ceramic）またはＨＴＣＣ（High Temperature Co-fired Ceramic）等のセラミックス基板２０ａを用いてもよい。その他の構成は図１７（ａ）と同じであり説明を省略する。
【００９６】
図１７（ｃ）に示すように、積層フィルタ２４は設けられていなくてもよい。その他の構成は図１７（ｂ）と同じであり説明を省略する。
【００９７】
モジュールとしては、図１６のダイプレクサ３０およびデュプレクサ３４の少なくとも１つを含めばよい。
【００９８】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００９９】
１０  ＬＣ並列共振回路
１２、１４  整合回路
【図１】
2018129683.tif 000003
【図２】
2018129683.tif 000004
【図３】
2018129683.tif 000005
【図４】
2018129683.tif 000006
【図５】
2018129683.tif 000007
【図６】
2018129683.tif 000008
【図７】
2018129683.tif 000009
【図８】
2018129683.tif 000010
【図９】
2018129683.tif 000011
【図１０】
2018129683.tif 000012
【図１１】
2018129683.tif 000013
【図１２】
2018129683.tif 000014
【図１３】
2018129683.tif 000015
【図１４】
2018129683.tif 000016
【図１５】
2018129683.tif 000017
【図１６】
2018129683.tif 000018
【図１７】
2018129683.tif 000019
【手続補正書】
【提出日】平成30年3月5日(2018.3.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
［実施例１の変形例２］
実施例１の変形例２は、整合回路を設けた例である。図７（ａ）は、実施例１の変形例２に係るＬＰＦの回路図、図７（ｂ）は、通過特性を示す図、図７（ｃ）は、反射特性を示すスミスチャートである。図７（ａ）に示すように、実施例１に比べ、端子Ｔ１とインダクタＬ２との間に整合回路１２が設けられている。整合回路１２は、端子Ｔ１とノードＮ２との間に直列に接続されたインダクタＬ７とノードＮ２にシャント接続されたキャパシタＣ７を有する。インダクタＬ３と端子Ｔ２との間に整合回路１４が設けられている。整合回路１４は、ノードＮ３と端子Ｔ２との間に接続されたインダクタＬ８とノードＮ３にシャント接続されたキャパシタＣ８とを有する。その他の構成は実施例１と同じであり説明を省略する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
［実施例２の変形例３］
実施例２の変形例３は、実施例２の変形例１に整合回路を設けた例である。図１３（ａ）は、実施例２の変形例３に係るＨＰＦの回路図、図１３（ｂ）は、通過特性を示す図、図１３（ｃ）は、反射特性を示すスミスチャートである。図１３（ａ）に示すように、実施例２の変形例１に比べ、端子Ｔ１とノードＮ２との間に整合回路１２が設けられている。端子Ｔ２とノードＮ３との間に整合回路１４が設けられている。整合回路１２および１４は、実施例２の変形例２と同じである。その他の構成は実施例２の変形例２と同じであり説明を省略する。