(57)【要約】【課題】集積度を高めた半導体記憶装置を提供する。【解決手段】実施形態に係る半導体記憶装置は、基板と、前記基板上の第１領域に設けられた第１積層体と、前記第１積層体内において前記基板の主面に対して交差する方向に延びる半導体ピラーと、メモリ膜と、前記基板上の第２領域に設けられた第２積層体と、前記第１積層体と前記第２積層体との間に設けられた第４絶縁膜と、を備える。前記第１積層体においては、第１絶縁膜と導電膜とが交互に積層されている。前記第１積層体の端部の形状は、前記導電膜毎にテラスが形成された階段状である。前記メモリ膜は、前記導電膜と前記半導体ピラーとの間に設けられている。前記第２積層体においては、第２絶縁膜と第３絶縁膜とが交互に積層されている。前記第３絶縁膜の組成は前記第２絶縁膜の組成とは異なる。【選択図】図２
2018046167.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上の第１領域に設けられ、第１絶縁膜と導電膜とが交互に積層され、端部の形状が前記導電膜毎にテラスが形成された階段状である第１積層体と、
前記第１積層体内において前記基板の主面に対して交差する方向に延びる半導体ピラーと、
前記導電膜と前記半導体ピラーとの間に設けられたメモリ膜と、
前記基板上の第２領域に設けられ、第２絶縁膜と、組成が前記第２絶縁膜の組成とは異なる第３絶縁膜とが交互に積層された第２積層体と、
前記第１積層体と前記第２積層体との間に設けられた第４絶縁膜と、
を備えた半導体記憶装置。
【請求項２】
前記第２絶縁膜及び前記第４絶縁膜はシリコン及び酸素を含み、前記第３絶縁膜はシリコン及び窒素を含む請求項１記載の半導体記憶装置。
【請求項３】
前記第４絶縁膜内において、前記基板の主面に対して交差する方向に延び、前記導電膜に電気的に接続されたコンタクト部をさらに備えた請求項１または２に記載の半導体記憶装置。
【請求項４】
基板と、
前記基板上の第１領域に設けられ、第１絶縁膜と第１導電膜とが交互に積層され、端部の形状が前記第１導電膜毎にテラスが形成された階段状である第１積層体と、
前記第１積層体内において、前記基板の主面に対して交差する方向に延びる半導体ピラーと、
前記第１導電膜と前記半導体ピラーとの間に設けられたメモリ膜と、
前記基板上の第２領域に設けられ、第２絶縁膜と第２導電膜とが交互に積層された第２積層体と、
前記第１積層体と前記第２積層体との間に設けられた第４絶縁膜と、
前記第４絶縁膜内において、前記基板の主面に対して交差する方向に延び、前記第１導電膜に電気的に接続されたコンタクト部と、
を備えた半導体記憶装置。
【請求項５】
前記第２絶縁膜又は前記第３絶縁膜は引張応力を有し、前記第４絶縁膜は圧縮応力を有する請求項１〜４のいずれか１つに記載の半導体記憶装置。
【請求項６】
前記第２積層体における前記第１積層体の前記端部に対向した端部の形状は、前記基板の主面に対して傾斜した傾斜面である請求項１〜５のいずれか１つに記載の半導体記憶装置。
【請求項７】
前記第２積層体における前記第１積層体の前記端部に対向した端部の形状は、前記第３絶縁膜毎にテラスが形成された階段状である請求項１〜５のいずれか１つに記載の半導体記憶装置。
【請求項８】
前記第２領域において、前記基板の主面には回路が形成されている請求項１〜７のいずれか１つに記載の半導体記憶装置。
【請求項９】
前記第１積層体の前記端部に設けられ、前記基板の主面に対して交差する方向に延びる支柱をさらに備えた請求項１〜８のいずれか１つに記載の半導体記憶装置。
【請求項１０】
前記第１積層体は複数設けられており、前記第２積層体の少なくとも一部は、前記第１積層体間に配置されている請求項１〜９のいずれか１つに記載の半導体記憶装置。
【請求項１１】
基板上に第１絶縁膜及び前記第１絶縁膜とは組成が異なる第２膜を交互に形成して第１積層体を形成する工程と、
前記第１積層体上に選択的にレジスト膜を形成する工程と、
前記レジスト膜をマスクとした前記第１積層体のエッチングと、前記レジスト膜のスリミングとを、交互に繰り返すことにより、前記第１積層体を第２積層体及び第３積層体に分断する工程と、
前記第２積層体と前記第３積層体の間に第３絶縁膜を形成する工程と、
前記第２積層体に前記基板の主面に対して交差する方向に延びるホールを形成する工程と、
前記ホールの内面上にメモリ膜を形成する工程と、
前記メモリ膜の内面上に半導体ピラーを形成する工程と、
前記第２積層体にスリットを形成する工程と、
前記スリットを介して前記第２積層体内の前記第２膜を除去する工程と、
前記第２膜を除去したあとのスペース内に導電膜を形成する工程と、
を備えた半導体記憶装置の製造方法。
【請求項１２】
前記レジスト膜を形成する工程において、前記レジスト膜を、複数の第１領域と、少なくとも一部が前記第１領域間に配置された第２領域と、に形成する請求項１１記載の半導体記憶装置の製造方法。
【請求項１３】
前記第２膜は引張応力を有し、前記第３絶縁膜は圧縮応力を有する請求項１１または１２に記載の半導体記憶装置の製造方法。
【請求項１４】
前記スリットを形成する工程において、前記スリットを前記第３積層体まで到達させ、
前記第２膜を除去する工程において、前記第３積層体内の前記第２膜も除去する請求項１１〜１３のいずれか１つに記載の半導体記憶装置の製造方法。
【請求項１５】
前記第３絶縁膜内に、前記導電膜に接続されるコンタクトを形成する工程をさらに備えた請求項１１〜１４のいずれか１つに記載の半導体記憶装置の製造方法。
【請求項１６】
前記第１絶縁膜及び前記第３絶縁膜はシリコン及び酸素を含み、
前記第２膜はシリコン及び窒素を含む請求項１１〜１５のいずれか１つに記載の半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、半導体記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、半導体記憶装置においては、回路を微細化することにより、メモリセルの集積度を向上させてきた。しかしながら、リソグラフィ技術の限界等により、回路の微細化は限界に近づきつつある。そこで、メモリセルを３次元的に配列させることにより、メモリセルの高集積化を図る技術が提案されている。例えば、シリコン基板上に電極膜と絶縁膜を交互に積層させた積層体を設け、この積層体に上下方向に延びるシリコンピラーを貫通させ、シリコンピラーと電極膜との間に電荷蓄積部材を配置することにより、シリコンピラーと電極膜との交差部分毎にメモリセルを形成する。しかしながら、このような積層型の半導体記憶装置においては、メモリセルの集積度を向上させるために積層数を多くすると、製造が困難になるという問題がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２５８４５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態の目的は、集積度を高めた半導体記憶装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体記憶装置は、基板と、前記基板上の第１領域に設けられた第１積層体と、前記第１積層体内において前記基板の主面に対して交差する方向に延びる半導体ピラーと、メモリ膜と、前記基板上の第２領域に設けられた第２積層体と、前記第１積層体と前記第２積層体との間に設けられた第４絶縁膜と、を備える。前記第１積層体においては、第１絶縁膜と導電膜とが交互に積層されている。前記第１積層体の端部の形状は、前記導電膜毎にテラスが形成された階段状である。前記メモリ膜は、前記導電膜と前記半導体ピラーとの間に設けられている。前記第２積層体においては、第２絶縁膜と第３絶縁膜とが交互に積層されている。前記第３絶縁膜の組成は前記第２絶縁膜の組成とは異なる。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る半導体記憶装置を示す平面図である。
【図２】図１のＡ−Ａ’線による断面を示す断面図である。
【図３】図２の領域Ｂを示す一部拡大断面図である。
【図４】第１の実施形態に係る半導体記憶装置の製造方法を示す斜視図である。
【図５】第１の実施形態に係る半導体記憶装置の製造方法を示す斜視図である。
【図６】第１の実施形態に係る半導体記憶装置の製造方法を示す斜視図である。
【図７】第１の実施形態に係る半導体記憶装置の製造方法を示す斜視図である。
【図８】第１の実施形態に係る半導体記憶装置の製造方法を示す斜視図である。
【図９】第１の実施形態に係る半導体記憶装置の製造方法を示す斜視図である。
【図１０】比較例に係る半導体記憶装置を示す平面図である。
【図１１】図１０のＥ−Ｅ’線による断面を示す断面図である。
【図１２】比較例に係る半導体記憶装置の製造方法を示す斜視図である。
【図１３】比較例に係る半導体記憶装置の製造方法を示す斜視図である。
【図１４】第２の実施形態に係る半導体記憶装置を示す断面図である。
【図１５】第２の実施形態に係る半導体記憶装置の製造方法を示す斜視図である。
【図１６】第２の実施形態に係る半導体記憶装置の製造方法を示す斜視図である。
【発明を実施するための形態】
【０００７】
（第１の実施形態）
先ず、第１の実施形態について説明する。
図１は、本実施形態に係る半導体記憶装置を示す平面図である。
図２は、図１のＡ−Ａ’線による断面を示す断面図である。
図３は、図２の領域Ｂを示す一部拡大断面図である。
なお、各図は模式的なものであり、適宜誇張して描かれている。例えば、各構成要素は実際よりも少なく且つ大きく描かれている。後述する他の図についても、同様である。
本実施形態に係る半導体記憶装置は、積層型のＮＡＮＤフラッシュメモリである。
【０００８】
図１及び図２に示すように、本実施形態に係る半導体記憶装置１（以下、単に「装置１」ともいう）においては、シリコン基板１０が設けられている。以下、本明細書においては、説明の便宜上、ＸＹＺ直交座標系を採用する。シリコン基板１０の主面１０ａに対して平行で且つ相互に直交する２方向を「Ｘ方向」及び「Ｙ方向」とし、主面１０ａに対して垂直な方向を「Ｚ方向」とする。また、Ｚ方向のうち一方を「上」ともいい、他方を「下」ともいうが、この表現も便宜的なものであり、重力の方向とは無関係である。
【０００９】
Ｚ方向から見て、シリコン基板１０の主面１０ａには、複数のセル領域Ｒｃが設定されている。各セル領域Ｒｃの形状は、例えば矩形である。セル領域Ｒｃは相互に離隔しており、例えば、Ｘ方向及びＹ方向に沿ってマトリクス状に配列されている。また、セル領域Ｒｃ間及びセル領域Ｒｃの周囲には、周辺回路領域Ｒｐが設けられている。セル領域Ｒｃがマトリクス状に配列されている場合、周辺回路領域Ｒｐの形状は例えば格子状である。セル領域Ｒｃと周辺回路領域Ｒｐとの最短距離は、例えば、２５０μｍ以下である。セル領域Ｒｃには、中央部Ｒｃ１及び周辺部Ｒｃ２が設定されている。周辺部Ｒｃ２は中央部Ｒｃ１を囲んでいる。周辺回路領域Ｒｐにも、中央部Ｒｐ１及び周辺部Ｒｐ２が設定されている。中央部Ｒｐ１の形状は格子状であり、周辺部Ｒｐ２の形状は中央部Ｒｐ１の外縁に沿った枠状である。
【００１０】
シリコン基板１０上には、シリコン酸化膜１１が設けられている。本明細書において「シリコン酸化膜」とは、シリコン酸化物（ＳｉＯ）を主成分とする膜をいい、シリコン（Ｓｉ）及び酸素（Ｏ）を含有する。他の材料についても同様であり、ある部材の名称に材料名が含まれる場合は、その部材の主成分はその材料である。また、通常、シリコン酸化物は絶縁材料であるため、特段の説明が無ければ、シリコン酸化膜は絶縁膜である。他の部材についても同様であり、原則として、その部材の特性は、主成分の特性を反映している。
【００１１】
周辺回路領域Ｒｐにおいて、シリコン基板１０の主面１０ａ及びシリコン酸化膜１１内には、周辺回路Ｃが設けられている。周辺回路Ｃには、例えば、後述するメモリセルを駆動する回路であり、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）及び配線等が設けられている。一方、セル領域Ｒｃには、主面１０ａ及びシリコン酸化膜１１内に回路は設けられていない。
【００１２】
セル領域Ｒｃにおいては、シリコン酸化膜１１上に、積層体２０が設けられている。積層体２０においては、シリコン酸化膜２１と導電膜２２とが交互に積層されている。導電膜２２は導電材料、例えば金属材料、例えばタングステン（Ｗ）により形成されている。セル領域Ｒｃの中央部Ｒｃ１においては、積層体２０の上面は平坦である。一方、セル領域Ｒｃの周辺部Ｒｃ２には、積層体２０の端部が位置している。積層体２０の端部の形状は、導電膜２２毎にテラスＴが形成された階段状である。なお、「階段状」の構造とは、水平面（テラス）と垂直面（ステップ）が交互に配置された構造をいう。本実施形態においては、テラスＴはＸＹ平面に略平行な平坦面であり、導電膜２２の主面の一部である。ステップはＺ方向における位置が相互に異なるテラス間をつなぐ面であって、Ｚ方向に対して略平行な平面である。
【００１３】
セル領域Ｒｃの中央部Ｒｃ１においては、積層体２０内に、Ｚ方向に延びるシリコンピラー２３が設けられている。シリコンピラー２３は積層体２０を貫いており、下端はシリコン基板１０に接続されている。セル領域Ｒｃの周辺部Ｒｃ２には、Ｚ方向に延び積層体２０の端部を貫く支柱２９が設けられている。なお、図２においては、各積層体２０に１本の支柱２９しか図示していないが、図７に示すように、支柱２９は、積層体２０の上面に加えて、テラス毎にも複数本ずつ設けられている。
【００１４】
周辺回路領域Ｒｐにおいては、シリコン酸化膜１１上に、積層体３０が設けられている。積層体３０においては、シリコン酸化膜３１とシリコン窒化膜３２とが交互に積層されている。上述の如く、シリコン窒化膜３２はシリコン窒化物（ＳｉＮ）により形成されており、シリコン及び窒素（Ｎ）を含有する。周辺回路領域Ｒｐの中央部Ｒｐ１においては、積層体３０の上面は平坦である。一方、周辺回路領域Ｒｐの周辺部Ｒｐ２には、積層体３０の端部が位置している。積層体３０の端部の一部は、積層体２０の端部に対向している。積層体３０の端部の形状は、シリコン窒化膜３２毎にテラスが形成された階段状である。なお、積層体３０の端部の形状は階段状ではなく、ＸＹ平面に対して傾斜し、Ｚ方向に対しても傾斜した傾斜面であってもよい。また、例えば、積層体３０内には、シリコンピラー及び支柱は設けられていない。
【００１５】
シリコン酸化膜１１、積層体２０及び積層体３０上には、層間絶縁膜４０が設けられている。層間絶縁膜４０は、例えば、シリコン酸化物により形成されている。層間絶縁膜４０内には、Ｚ方向に延びるコンタクト４１が設けられている。各コンタクト４１は、積層体２０のテラスにおいて、各導電膜２２に接続されている。コンタクト４１は支柱２９に接触しないように配置されている。また、層間絶縁膜４０内には、上層ワード線４２が設けられており、コンタクト４１の上端に接続されている。更に、層間絶縁膜４０内には、Ｘ方向に延びるビット線４３が設けられている。ビット線４３はＸ方向に延び、シリコンピラー２３の上端に接続されている。なお、積層体３０にはコンタクト４１は接続されていない。
【００１６】
積層体２０、及び層間絶縁膜４０における積層体２０の直上域に配置された部分には、Ｘ方向に延びるスリットＳ（図８参照）が形成されている。スリットＳ内には、シリコン基板１０に接続された電極部材（図示せず）が設けられており、そのＹ方向両側には、絶縁板（図示せず）が設けられている。
【００１７】
図３に示すように、シリコンピラー２３の形状は、例えば、下端が閉塞した円筒形である。シリコンピラー２３内には、例えばシリコン酸化物からなるコア部材２４が設けられている。なお、コア部材２４は設けられていなくてもよい。シリコンピラー２３の外側面上には、トンネル絶縁膜２５、電荷蓄積膜２６、ブロック絶縁膜２７が設けられている。トンネル絶縁膜２５、電荷蓄積膜２６、ブロック絶縁膜２７により、メモリ膜２８が形成されている。支柱２９（図２参照）の構成も、シリコンピラー２３及びメモリ膜２８の構成と同様である。
【００１８】
トンネル絶縁膜２５は、通常は絶縁性であるが、装置１の駆動電圧の範囲内にある所定の電圧が印加されるとトンネル電流を流す膜であり、例えば、単層のシリコン酸化膜、又は、シリコン酸化層、シリコン窒化層及びシリコン酸化層がこの順に積層されたＯＮＯ膜である。電荷蓄積膜２６は、電荷を蓄積する能力がある膜であり、例えばトラップサイトを含む材料からなり、例えばシリコン窒化物からなる。ブロック絶縁膜２７は、装置１の駆動電圧の範囲内にある電圧が印加されても実質的に電流を流さない膜であり、例えば、シリコン酸化層及びアルミニウム酸化層からなる積層膜である。
【００１９】
このように、セル領域Ｒｃには、シリコン酸化膜２１と導電膜２２とが積層された積層体２０が形成されており、周辺回路領域Ｒｐには、シリコン酸化膜３１とシリコン窒化膜３２とが積層された積層体３０が形成されている。それぞれの周辺部の形状は階段状である。積層体２０内にはシリコンピラー２３及びメモリ膜２８が設けられているが、積層体３０内には設けられていない。積層体２０において、導電膜２２とシリコンピラー２３との交差部分毎に、メモリ膜２８を介してメモリセルが構成される。また、積層体２０の導電膜２２にはコンタクト４１が接続されているが、積層体３０には接続されていない。後述するように、積層体２０と積層体３０は、途中まで共通の工程によって形成されたものである。
【００２０】
次に、本実施形態に係る半導体記憶装置の製造方法について説明する。
図４〜図９は、本実施形態に係る半導体記憶装置の製造方法を示す斜視図である。
図４〜図９は、図１の領域Ｄに相当する部分を示す。
【００２１】
先ず、図４に示すように、シリコン基板１０を用意する。次に、周辺回路領域Ｒｐにおいて、シリコン基板１０の主面１０ａに周辺回路Ｃ（図２参照）を形成すると共に、シリコン基板１０上の全面にシリコン酸化膜１１（図２参照）を形成する。但し、図４〜図９においては、図示の便宜上、周辺回路Ｃ及びシリコン酸化膜１１を省略している。次に、シリコン酸化膜１１上に、シリコン酸化膜５１及びシリコン窒化膜５２を交互に形成して、積層体５０を形成する。
【００２２】
次に、図５に示すように、積層体５０上にレジスト膜５５を形成する。レジスト膜５５は、セル領域Ｒｃ及び周辺回路領域Ｒｐを覆い、それ以外の領域を露出させるようにパターニングする。本実施形態においては、レジスト膜５５は、周辺回路領域Ｒｐを覆う格子状の部分と、各格子内に１つずつ配置された矩形状の部分からなる。
【００２３】
次に、レジスト膜５５をマスクとしたＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）等の異方性エッチング処理と、レジスト膜５５の体積を減少させるアッシング等のスリミング処理とを、交互に繰り返す。異方性エッチング処理により、１枚のシリコン酸化膜５１及び１枚のシリコン窒化膜５２が選択的に除去される。スリミング処理により、レジスト膜５５の側面が後退し、積層体５０における新たな領域が露出する。そして、異方性エッチング処理とスリミング処理を交互に繰り返すことにより、セル領域Ｒｃの周辺部Ｒｃ２及び周辺回路領域Ｒｐの周辺部Ｒｐ２において、積層体５０が相互に対向した階段状に加工され、谷が形成される。
【００２４】
この結果、積層体５０が、セル領域Ｒｃに配置された積層体２０と、周辺回路領域Ｒｐに配置された積層体３０とに分断される。以下、積層体２０に含まれるシリコン酸化膜５１をシリコン酸化膜２１という。また、積層体３０に含まれるシリコン酸化膜５１をシリコン酸化膜３１といい、シリコン窒化膜５２をシリコン窒化膜３２という。
【００２５】
次に、図６に示すように、全面にシリコン酸化物を堆積させて、層間絶縁膜４０を形成する。次に、積層体５０の上面をストッパとして、層間絶縁膜４０の上面に対してＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）等の平坦化処理を施す。これにより、積層体２０と積層体３０の間の谷が層間絶縁膜４０によって埋められる。このとき、シリコン酸化物からなる層間絶縁膜４０には圧縮応力が発生する。すなわち、層間絶縁膜４０は膨張しようとし、積層体２０を押圧する。一方、積層体２０に含まれるシリコン窒化膜５２及び積層体３０に含まれるシリコン窒化膜３２には引張応力が発生し収縮しようとする。なお、図示の便宜上、後述する図７〜図９においては、層間絶縁膜４０を省略する。
【００２６】
次に、図７に示すように、セル領域Ｒｃにおいて、層間絶縁膜４０（図６参照）における積層体２０の直上域に配置された部分、及び、積層体２０に、Ｚ方向に延びるホール５３を形成する。ホール５３は層間絶縁膜４０、積層体２０及びシリコン酸化膜１１（図２参照）を貫いて、シリコン基板１０に到達する。次に、ホール５３の内面上に、ブロック絶縁膜２７、電荷蓄積膜２６及びトンネル絶縁膜２５をこの順に形成して、メモリ膜２８（図３参照）を形成する。次に、メモリ膜２８の内面上にシリコンピラー２３を形成し、その内部にコア部材２４を埋め込む。このようして、セル領域Ｒｃの中央部Ｒｃ１にメモリセルが形成される。また、周辺部Ｒｃ２には支柱２９が形成される。一方、周辺回路領域Ｒｐには、シリコンピラー２３及び支柱２９を形成しない。
【００２７】
次に、図８に示すように、層間絶縁膜４０（図６参照）における積層体２０の直上域に配置された部分、及び、積層体２０に、Ｘ方向に延びるスリットＳを形成する。スリットＳは積層体２０を貫通し、シリコン基板１０に到達する。但し、積層体３０にはスリットＳを形成しない。
【００２８】
次に、図９に示すように、スリットＳを介して、例えば熱燐酸を用いたウェットエッチングを施す。これにより、積層体２０のシリコン窒化膜５２が除去されて、スペース５４が形成される。このとき、積層体２０のシリコン酸化膜２１は実質的にエッチングされない。また、シリコン酸化物からなる層間絶縁膜４０（図６参照）もエッチングされない。更に、スリットＳは積層体３０に到達していないため、積層体３０のシリコン窒化膜３２もエッチングされない。スペース５４が形成された後、積層体２０はシリコンピラー２３及び支柱２９によって支持される。
【００２９】
次に、図２に示すように、スリットＳ（図９参照）を介してスペース５４内にタングステン等の金属材料を埋め込む。これにより、スペース５４内に導電膜２２が形成される。次に、スリットＳ内からタングステンを除去する。これにより、Ｚ方向に沿って配列された導電膜２２同士が絶縁される。次に、スリットＳの内側面上に絶縁板（図示せず）を形成する。次に、スリットＳにおける絶縁板に挟まれた空間内に導電性材料を埋め込んで、シリコン基板１０まで到達する電極部材（図示せず）を形成する。
【００３０】
次に、セル領域Ｒｃの周辺部Ｒｃ２において、層間絶縁膜４０内にコンタクト４１を形成し、積層体２０のテラスにおいて導電膜２２に接続させる。次に、上層ワード線４２及びビット線４３等の上部配線を形成する。次に、これらの上部配線を絶縁膜によって埋め込む。このようにして、図１〜図３に示す半導体記憶装置１が製造される。
【００３１】
次に、本実施形態の効果について説明する。
本実施形態においては、図５に示す工程において、積層体５０を階段状に加工する際に、セル領域Ｒｃに積層体２０を形成すると共に、周辺回路領域Ｒｐに積層体３０を形成する。このため、図６に示す工程において、シリコン酸化物からなる層間絶縁膜４０を埋め込んだときに、積層体３０の分だけ層間絶縁膜４０の体積が少なくなる。これにより、層間絶縁膜４０の圧縮応力が低減する。また、積層体３０にはシリコン窒化膜３２が含まれており、シリコン窒化膜３２は引張応力を生じるため、層間絶縁膜４０の圧縮応力を相殺することができる。この結果、図９に示す工程において、積層体２０からシリコン窒化膜５２を除去したときに、層間絶縁膜４０から押されることにより、積層体２０が変形することを抑制できる。このため、本実施形態に係る半導体記憶装置１は、形状精度が高い。
【００３２】
また、積層体２０の変形を抑制できるため、図２に示す工程において、コンタクト４１を形成するときに、コンタクト４１の位置がずれて支柱２９と接触して短絡したり、コンタクト４１が形成不良になったりすることを防止できる。
【００３３】
更に、本実施形態においては、図６に示す工程において層間絶縁膜４０の上面に平坦化処理を施すときに、積層体２０の上面及び積層体３０の上面をストッパとして用いることができる。これにより、周辺回路領域Ｒｐにおいて層間絶縁膜４０の上面が大きく凹んでしまうことを抑制できる。この結果、層間絶縁膜４０の上面が平坦になり、それより上に形成する構造の形状精度が向上する。
【００３４】
本実施形態に係る半導体記憶装置１は、メモリセルが３次元的に配列されているため、集積度が高い。また、メモリセルの集積度をより一層向上させるために導電膜２２の積層数を増加させると、層間絶縁膜４０の体積も増加して圧縮応力が強くなるが、本実施形態においては、積層体３０により層間絶縁膜４０の体積自体を減少させると共に、積層体３０のシリコン窒化膜３２によって層間絶縁膜４０の圧縮応力を相殺している。このため、導電膜２２の積層数を増加させても、半導体記憶装置１の製造が容易である。このように、本実施形態によれば、集積度が高く、製造が容易な半導体記憶装置を実現することができる。
【００３５】
（比較例）
次に、比較例について説明する。
図１０は、本比較例に係る半導体記憶装置を示す平面図である。
図１１は、図１０のＥ−Ｅ’線による断面を示す断面図である。
【００３６】
図１０及び図１１に示すように、本比較例に係る半導体記憶装置１０１は、前述の第１の実施形態に係る半導体記憶装置１（図１〜図３参照）と比較して、積層体３０が設けられておらず、積層体２０間が層間絶縁膜４０で埋め込まれている点が異なっている。
【００３７】
次に、本比較例に係る半導体記憶装置の製造方法について説明する。
図１２及び図１３は、本比較例に係る半導体記憶装置の製造方法を示す斜視図である。
先ず、図４に示すように、シリコン基板１０上に積層体５０を形成する。
【００３８】
次に、図１２に示すように、セル領域Ｒｃのみに積層体５０上にレジスト膜（図示せず）を形成する。そして、このレジスト膜に対して、異方性エッチング処理とスリミング処理を交互に繰り返す。これにより、積層体５０が階段状に加工されて、積層体２０が形成される。但し、本比較例では周辺回路領域Ｒｐにはレジスト膜を形成しないため、積層体３０（図５参照）は形成されない。
【００３９】
次に、図１３に示すように、シリコン酸化物を堆積させて、平坦化処理を施すことにより、層間絶縁膜４０を形成する。このとき、積層体３０が設けられていないため、積層体２０間は層間絶縁膜４０によって埋め込まれる。また、積層体３０が設けられていないため、平坦化処理により、層間絶縁膜４０の上面は不可避的に凹状になる。
【００４０】
本比較例に係る半導体記憶装置１０１においては、積層体３０が設けられていない分だけ、積層体２０間に配置される層間絶縁膜４０の体積が大きい。このため、層間絶縁膜４０の圧縮応力が強く、積層体２０を強く押圧する。この結果、積層体２０の変形が大きくなり、半導体記憶装置１０１の形状精度が低下する。また、シリコン窒化膜５２を除去したときに、積層体２０が倒壊する可能性もある。更に、積層体２０の変形によって支柱２９の位置がずれるため、支柱２９に接触しないようにコンタクト４１を形成することが困難である。
【００４１】
（第２の実施形態）
次に、第２の実施形態について説明する。
図１４は、本実施形態に係る半導体記憶装置を示す断面図である。
【００４２】
図１４に示すように、本実施形態に係る半導体記憶装置２は、前述の第１の実施形態に係る半導体記憶装置１（図２参照）と比較して、積層体３０の替わりに、積層体６０が設けられている点が異なっている。積層体６０においては、シリコン酸化膜２１と導電膜２２が交互に積層されている。すなわち、積層体６０の層構造は、積層体２０の層構造と同じである。
【００４３】
次に、本実施形態に係る半導体記憶装置の製造方法について説明する。
図１５及び図１６は、本実施形態に係る半導体記憶装置の製造方法を示す斜視図である。
先ず、図４〜図７に示す工程を実施する。すなわち、シリコン基板１０上に積層体２０及び積層体３０を形成し、層間絶縁膜４０によって埋め込む。また、積層体２０内にシリコンピラー２３、メモリ膜２８及び支柱２９を形成する。
【００４４】
次に、図１５に示すように、Ｘ方向に延びるスリットＳを形成する。スリットＳには、積層体２０と共に積層体３０も貫通させる。
【００４５】
次に、図１６に示すように、スリットＳを介して、ウェットエッチングを施す。これにより、積層体２０のシリコン窒化膜５２及び積層体３０のシリコン窒化膜３２が除去されて、積層体２０及び積層体３０にスペース５４が形成される。
【００４６】
次に、図１４に示すように、スペース５４内に金属材料を埋め込んで、積層体２０内及び積層体３０内に導電膜２２を形成する。これにより、積層体３０が積層体６０になる。以後の工程は、前述の第１の実施形態と同様である。
【００４７】
本実施形態によっても、周辺回路領域Ｒｐに積層体６０を設けることにより、層間絶縁膜４０の体積が減少し、圧縮応力が低減する。これにより、積層体２０が層間絶縁膜４０に押されて変形又は倒壊することを抑制し、コンタクト４１が支柱２９に接触することを防止できる。
【００４８】
また、本実施形態によれば、積層体２０と積層体６０の層構造が同一であるため、層間絶縁膜４０における積層体２０と積層体６０との間に配置された部分から見て、積層体２０側と積層体６０側との対称性が高い。この結果、製造後の半導体記憶装置２は安定性が高い。
本実施形態における上記以外の構成、製造方法及び効果は、前述の第１の実施形態と同様である。
【００４９】
なお、前述の各実施形態においては、セル領域Ｒｃのみにシリコンピラー２３及び支柱２９を設ける例を示したが、これには限定されない。周辺回路領域Ｒｐの積層体３０又は積層体６０にも、シリコンピラー２３又は支柱２９の少なくとも一方を設けてもよい。
【００５０】
以上説明した実施形態によれば、集積度が高く、製造が容易な半導体記憶装置を実現することができる。
【００５１】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【００５２】
１、２：半導体記憶装置、１０：シリコン基板、１０ａ：主面、１１：シリコン酸化膜、２０：積層体、２１：シリコン酸化膜、２２：導電膜、２３：シリコンピラー、２４：コア部材、２５：トンネル絶縁膜、２６：電荷蓄積膜、２７：ブロック絶縁膜、２８：メモリ膜、２９：支柱、３０：積層体、３１：シリコン酸化膜、３２：シリコン窒化膜、４０：層間絶縁膜、４１：コンタクト、４２：上層ワード線、４３：ビット線、５０：積層体、５１：シリコン酸化膜、５２：シリコン窒化膜、５３：ホール、５４：スペース、５５：レジスト膜、６０：積層体、１０１：半導体記憶装置、Ｃ：周辺回路、Ｒｃ：セル領域、Ｒｃ１：中央部、Ｒｃ２：周辺部、Ｒｐ：周辺回路領域、Ｒｐ１：中央部、Ｒｐ２：周辺部、Ｓ：スリット、Ｔ：テラス
【図１】
2018046167.tif 000003
【図２】
2018046167.tif 000004
【図３】
2018046167.tif 000005
【図４】
2018046167.tif 000006
【図５】
2018046167.tif 000007
【図６】
2018046167.tif 000008
【図７】
2018046167.tif 000009
【図８】
2018046167.tif 000010
【図９】
2018046167.tif 000011
【図１０】
2018046167.tif 000012
【図１１】
2018046167.tif 000013
【図１２】
2018046167.tif 000014
【図１３】
2018046167.tif 000015
【図１４】
2018046167.tif 000016
【図１５】
2018046167.tif 000017
【図１６】
2018046167.tif 000018