(57)【要約】【課題】信号再生モードの切替え時に過大な異音を回避する信号処理装置を提供する。【解決手段】入力オーディオ信号が、複数の信号フォーマットのいずれに対応するかを検出するフォーマット検出部と、入力オーディオ信号を処理して出力オーディオ信号を出力するオーディオ信号処理部と、複数の信号再生モードのうち、フォーマット検出部により検出された信号フォーマットに対応する信号再生モードに切り替えるモード切替部と、を備え、オーディオ信号処理部は、モード切替部による信号再生モードの切替タイミングに応じて、出力オーディオ信号の可聴帯域におけるレベルを基準以下に低減する信号処理装置。【選択図】図１
2018129662.tif 000002
【特許請求の範囲】
【請求項１】
入力オーディオ信号が、複数の信号フォーマットのいずれに対応するかを検出するフォーマット検出部と、
前記入力オーディオ信号を処理して出力オーディオ信号を出力するオーディオ信号処理部と、
複数の信号再生モードのうち、前記フォーマット検出部により検出された信号フォーマットに対応する信号再生モードに切り替えるモード切替部と、
を備え、
前記オーディオ信号処理部は、前記モード切替部による信号再生モードの切替タイミングに応じて、前記出力オーディオ信号の可聴帯域におけるレベルを基準以下に低減する
信号処理装置。
【請求項２】
前記オーディオ信号処理部は、前記複数の信号フォーマットに対応して設けられ、それぞれが対応する信号フォーマットに応じた信号処理を前記入力オーディオ信号に対して行う複数のオーディオ信号処理ブロックを有し、
前記モード切替部は、前記複数のオーディオ信号処理ブロックの出力の中から前記フォーマット検出部の検出結果に応じて前記出力オーディオ信号を選択する
請求項１に記載の信号処理装置。
【請求項３】
前記複数のオーディオ信号処理ブロックの少なくとも１つは、前記入力オーディオ信号の入力から出力までの遅延量が、前記モード切替部が前記入力オーディオ信号を入力してから前記オーディオ信号処理部の出力の信号再生モードを切り替えるまでの遅延量以上である請求項２に記載の信号処理装置。
【請求項４】
前記複数のオーディオ信号処理ブロックの少なくとも１つは、前記入力オーディオ信号の入力から出力までの間に、遅延回路を含む請求項２または３に記載の信号処理装置。
【請求項５】
前記オーディオ信号処理部は、前記切替タイミングに応じて、前記出力オーディオ信号の可聴帯域におけるレベルを基準以下に低減するミュート部を有する請求項２から４のいずれか一項に記載の信号処理装置。
【請求項６】
前記ミュート部は、前記複数の信号再生モードのうち切替前の信号再生モードに対応するオーディオ信号処理ブロックの出力が基準以下のレベルになったことを必要条件として、前記出力オーディオ信号の可聴帯域におけるレベルを基準以下に低減する請求項５に記載の信号処理装置。
【請求項７】
前記ミュート部は、前記複数の信号再生モードのうち切替前の信号再生モードに対応するオーディオ信号処理ブロックの出力が基準以下のレベルになってから予め定められた基準時間が経過したことを必要条件として、前記出力オーディオ信号の可聴帯域におけるレベルを基準以下に低減する請求項５または６に記載の信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理装置に関する。
【背景技術】
【０００２】
オーディオ分野で用いられるデジタル信号のフォーマットとしては、ＰＣＭ（Ｐｕｌｓｅ  Ｃｏｄｅ  Ｍｏｄｕｌａｔｉｏｎ）方式によって符号化されたＰＣＭフォーマット、および、１ビットのＤＳＤ（Ｄｉｒｅｃｔ  Ｓｔｒｅａｍ  Ｄｉｇｉｔａｌ）方式によって符号化されたＤＳＤフォーマットが主流である。昨今では、ＵＳＢオーディオやネットワークオーディオの普及により、これらのフォーマットの異なるオーディオ信号を連続して再生するケースが増えている。
【０００３】
従来、自動でＤＳＤフォーマットとＰＣＭフォーマットを識別して現在のモードを検出し、検出したモードに従って信号を処理していた（例えば、特許文献１参照）。
特許文献１  米国特許出願公開第２００５／００１０３９９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
異なるフォーマットのオーディオ信号を連続して再生する場合、再生モードを切り替える際に過大な異音が発生することがあり、このような過大な異音を回避する必要がある。
【課題を解決するための手段】
【０００５】
本発明の第１の態様においては、入力オーディオ信号が、複数の信号フォーマットのいずれに対応するかを検出するフォーマット検出部と、入力オーディオ信号を処理して出力オーディオ信号を出力するオーディオ信号処理部と、複数の信号再生モードのうち、フォーマット検出部により検出された信号フォーマットに対応する信号再生モードに切り替えるモード切替部と、を備え、オーディオ信号処理部は、モード切替部による信号再生モードの切替タイミングに応じて、出力オーディオ信号を基準以下のレベルに低減する信号処理装置を提供する。
【０００６】
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
【図面の簡単な説明】
【０００７】
【図１】本実施形態におけるデジタルオーディオ信号再生システムの構成例を示す。
【図２】第１実施形態の信号処理装置の構成例を示す。
【図３】フォーマット検出部の構成例を示す。
【図４】第１実施形態の信号処理装置における再生モード切替時のタイミング図を示す。
【図５】比較例の信号処理装置を示す。
【図６】比較例の信号処理装置における再生モード切替時のタイミング図を示す。
【図７】比較例の信号処理装置における再生モード切替時のタイミング図を示す。
【図８】第２実施形態の信号処理装置の構成例を示す。
【図９】第２実施形態の信号処理装置のミュート部の構成例を示す。
【図１０】第２実施形態の信号処理装置における再生モード切替時のタイミング図を示す。
【図１１】第３実施形態の信号処理装置の構成例を示す。
【図１２】第３実施形態の信号処理装置のゼロ検出回路の構成例を示す。
【図１３】第３実施形態の信号処理装置の信号選択部の構成例を示す。
【図１４】第３実施形態の信号処理装置における再生モード切替時のタイミング図を示す。
【図１５】ＤＡ変換ブロックの構成例を示す。
【発明を実施するための形態】
【０００８】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００９】
図１は、本実施形態におけるデジタルオーディオ信号再生システム１００の構成例を示す。デジタルオーディオ信号再生システム１００は、デジタルオーディオ信号源１１０と、コントローラ１２０と、信号処理装置１３０とを備える。
【００１０】
デジタルオーディオ信号源１１０は、コントローラ１２０からの制御信号に応じて、ＰＣＭフォーマット信号（ＬＲＣＫ、ＳＤＴＩ、およびＢＩＣＫ）およびＤＳＤフォーマット信号（ＤＣＬＫ、ＤＳＤＬ、およびＤＳＤＲ）のいずれか一方を信号処理装置１３０に出力する。
【００１１】
信号処理装置１３０は、デジタルオーディオ信号源１１０からのデジタルオーディオ信号（ＰＣＭフォーマット信号、ＤＳＤフォーマット信号）を、アナログ信号に変換して出力する。
【００１２】
コントローラ１２０は、デジタルオーディオ信号源１１０と信号処理装置１３０とに接続される。コントローラ１２０は、例えばＩ２Ｃ−Ｂｕｓインターフェースを用い、２本の線を介して制御信号（ＳＤＡおよびＳＣＬ）を送信して、デジタルオーディオ信号源１１０と信号処理装置１３０とを制御して信号再生モードの切替えを行う。
【００１３】
デジタルオーディオ信号再生システム１００は、コントローラ１２０の制御によって、フォーマットの異なるデジタルオーディオ信号を切替えて、デジタルオーディオ信号源１１０から信号処理装置１３０へと出力し、信号処理装置１３０にて、デジタルオーディオ信号をアナログ信号に変換して再生する。
【００１４】
ここで、ＰＣＭフォーマット信号は、ステレオ２チャネルのＰＣＭデータを含む信号ＳＤＴＩ、データがステレオのＬｅｆｔかＲｉｇｈｔかを示す信号ＬＲＣＫ、および信号ＳＤＴＩをラッチするためのクロック信号ＢＩＣＫを用いて伝送される。信号ＬＲＣＫの周波数はサンプリング周波数（１／ｆｓ）となっており、信号ＬＲＣＫが"Ｈ"レベルの間にＬｅｆｔチャネルのｎ（ｎは自然数）ビットの信号を、信号ＬＲＣＫが"Ｌ"レベルの間にＲｉｇｈｔチャネルのｎビットの信号を、信号ＢＩＣＫのレートで１ビット信号にシリアル変換して信号ＳＤＴＩで伝送する。一例として、ＣＤにおいては、サンプリング周波数（ｆｓ）は４４．１ｋＨｚ、信号ＳＤＴＩは１６ｂｉｔとなっている。ＰＣＭ信号フォーマットにおいては、信号ＳＤＴＩは、「００００００００・・・」のようにｎビットすべて"０"であった場合にデータ「ゼロ」を意味する。
【００１５】
また、ＤＳＤフォーマット信号は、ＬｅｆｔチャネルのＤＳＤデータを含む信号ＤＳＤＬと、ＲｉｇｈｔチャネルのＤＳＤデータを含む信号ＤＳＤＲと、ＤＳＤＬおよびＤＳＤＲをラッチするためのクロック信号ＤＣＬＫとを用いて伝送される。信号ＤＳＤＬおよび信号ＤＳＤＲは、ともに１ビットの信号であり、信号ＤＣＬＫのレートで伝送される。信号ＤＣＬＫの周波数は、ＣＤのサンプリング周波数ｆｓの６４倍〜２５６倍となっている。ＤＳＤ信号フォーマットにおいては、１ビット信号のデータ列は、「０１０１０１０１・・・」のように"１"と"０"との出現確率が５０％ずつとなった場合にデータ「ゼロ」を意味し、「００００００００・・・」のように"０"の出現確率が１００％となった場合は「マイナスフルスケール」を意味する。
【００１６】
次に、第１実施形態の信号処理装置１３０を詳細に説明する。図２は、第１実施形態の信号処理装置１３０の構成例を示す。第１実施形態の信号処理装置１３０は、入力オーディオ信号を遅延させることによって信号再生モード切り替えの際の異音を回避する。信号処理装置１３０は、フォーマット検出部２００と、コントロールインターフェース２１０と、リセットコントローラ２２０と、モード切替部２３０と、ＤＡ変換ブロック２４０と、オーディオ信号処理部２５０とを備える。
【００１７】
フォーマット検出部２００は、現在入力されている入力オーディオ信号が、複数の信号フォーマットのいずれに対応するかを検出する。フォーマット検出部２００は、デジタルオーディオ信号源１１０からの入力オーディオ信号が入力される入力端子とリセットコントローラ２２０とに接続される。フォーマット検出部２００は、検出結果に応じてモード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅを生成し、リセットコントローラ２２０に送信する。
【００１８】
コントロールインターフェース２１０は、コントローラからの制御信号ＳＤＡおよびＳＣＬを受信し、リセットイネーブル信号ＲＳＴをリセットコントローラ２２０に送信する。コントロールインターフェース２１０は、コントローラからの制御信号ＳＤＡおよびＳＣＬが入力される入力端子と、リセットコントローラ２２０とに接続される。
【００１９】
リセットコントローラ２２０は、フォーマット検出部２００からのモード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅに応じて、モード切替部２３０とオーディオ信号処理部２５０とを制御する。リセットコントローラ２２０は、フォーマット検出部２００からのモード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅに応じて、オーディオ信号処理部２５０にリセット信号ｒｅｓｅｔ＿ｐｃｍおよびｒｅｓｅｔ＿ｄｓｄを送信し、モード切替部２３０に制御信号ｓｅｌ＿ｄｓｄを送信する。また、リセットコントローラ２２０は、コントロールインターフェース２１０からのリセットイネーブル信号ＲＳＴの受信に応じて、オーディオ信号処理部２５０をリセットして、信号処理装置１３０全体の動作を停止することもできる。リセットコントローラ２２０は、コントロールインターフェース２１０と、フォーマット検出部２００と、モード切替部２３０とに接続される。
【００２０】
モード切替部２３０は、リセットコントローラ２２０から受信する制御信号ｓｅｌ＿ｄｓｄに応じて、複数の信号再生モードのうち、フォーマット検出部２００により検出された信号フォーマットに対応する信号再生モードに切り替える。モード切替部２３０は、リセットコントローラ２２０と、オーディオ信号処理部２５０と、ＤＡ変換ブロック２４０とに接続される。
【００２１】
ＤＡ変換ブロック２４０は、モード切替部２３０に接続され、モード切替部２３０からのデジタル信号をアナログ変換して、出力オーディオ信号ＡＯＵＴＬおよびＡＯＵＴＲを出力する。
【００２２】
オーディオ信号処理部２５０は、入力オーディオ信号を処理して出力オーディオ信号をモード切替部２３０に出力する。オーディオ信号処理部２５０は、モード切替部２３０による信号再生モードの切替タイミングに応じて、出力オーディオ信号を基準以下のレベルに低減する。オーディオ信号処理部２５０は、デジタルオーディオ信号源１１０からの入力オーディオ信号が入力される入力端子と、リセットコントローラ２２０と、モード切替部２３０とに接続される。オーディオ信号処理部２５０は、ＰＣＭオーディオ信号処理ブロック２５１とＤＳＤオーディオ信号処理ブロック２５２とを有する。
【００２３】
ＰＣＭオーディオ信号処理ブロック２５１は、ＰＣＭ信号フォーマットに対応して設けられ、対応する信号フォーマットに応じた信号処理を入力オーディオ信号に対して行う。ＰＣＭオーディオ信号処理ブロック２５１は、ＰＣＭオーディオインターフェース２５３と、ＰＣＭ遅延回路２５４と、ＰＣＭ信号処理部２５５とを有する。ＰＣＭオーディオインターフェース２５３は、入力オーディオ信号が入力される入力端子とＰＣＭ遅延回路２５４とに接続される。ＰＣＭオーディオインターフェース２５３は、入力オーディオ信号に対してＰＣＭフォーマット信号の取り込み処理を行い、ＰＣＭフォーマット信号をＰＣＭ遅延回路２５４に送信する。ＰＣＭ遅延回路２５４は、ＰＣＭオーディオインターフェース２５３とＰＣＭ信号処理部２５５とに接続され、ＰＣＭフォーマット信号を、予め定められた期間遅延させてＰＣＭ信号処理部２５５に送信する。ＰＣＭ信号処理部２５５は、ＰＣＭ遅延回路２５４とモード切替部２３０とに接続され、ＰＣＭ遅延回路２５４からのＰＣＭフォーマット信号に信号処理を施してモード切替部２３０に出力する。
【００２４】
ＤＳＤオーディオ信号処理ブロック２５２は、ＤＳＤ信号フォーマットに対応して設けられ、対応する信号フォーマットに応じた信号処理を入力オーディオ信号に対して行う。ＤＳＤオーディオ信号処理ブロック２５２は、ＤＳＤオーディオインターフェース２５６と、ＤＳＤ遅延回路２５７と、ＤＳＤ信号処理部２５８とを有する。ＤＳＤオーディオインターフェース２５６は、入力オーディオ信号が入力される入力端子とＤＳＤ遅延回路２５７とに接続される。ＤＳＤオーディオインターフェース２５６は、入力オーディオ信号に対してＤＳＤフォーマット信号の取り込み処理を行い、ＤＳＤフォーマット信号をＤＳＤ遅延回路２５７に送信する。ＤＳＤ遅延回路２５７は、ＤＳＤオーディオインターフェース２５６とＤＳＤ信号処理部２５８とに接続され、ＤＳＤフォーマット信号を、予め定められた期間遅延させてＤＳＤ信号処理部２５８に送信する。ＤＳＤ信号処理部２５８は、ＤＳＤ遅延回路２５７とモード切替部２３０とに接続され、ＤＳＤ遅延回路２５７からのＤＳＤフォーマット信号に信号処理を施してモード切替部２３０に出力する。
【００２５】
なお、図２では２つのオーディオ信号処理ブロックを示したが、信号処理装置１３０が３つ以上の異なるフォーマットの信号を受信する場合には、オーディオ信号処理部２５０は、図２のオーディオ信号処理ブロックと同様の構成を有し、異なるフォーマットにそれぞれ対応する３つ以上のオーディオ信号処理ブロックを備えてよい。
【００２６】
ここで、本実施形態におけるフォーマット検出部２００を詳細に説明する。図３は、フォーマット検出部２００の構成例を示す。フォーマット検出部２００は、シリアル−パラレル変換器３１０と、複数のコードマッチング回路３２０，３２１と、判定論理回路３３０とを有する。シリアル−パラレル変換器３１０は、デジタルオーディオ信号源１１０から入力オーディオ信号（ＢＩＣＫ／ＤＣＬＫ、ＳＤＴＩ／ＤＳＤＬ）が入力される入力端子とコードマッチング回路３２０，３２１とに接続される。シリアル−パラレル変換器３１０は、入力されたオーディオ信号ＳＤＴＩ／ＤＳＤＬを、クロックＢＩＣＫ／ＤＣＬＫでｍビット（ｍは２以上の自然数）にシリアル−パラレル変換する。コードマッチング回路３２０，３２１は、シリアル−パラレル変換器３１０と判定論理回路３３０とに接続され、シリアル−パラレル変換器３１０からの信号ｉｎ１［ｍ：１］を、あらかじめ用意しておいたコードと比較する。判定論理回路３３０は、コードマッチング回路３２０，３２１に接続され、コードマッチング回路３２０，３２１の出力からモードを判定し、モード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅを生成して、リセットコントローラ２２０に送信する。
【００２７】
次に、より具体的にフォーマット検出部２００によるフォーマット検出の例を説明する。フォーマット検出部２００は、例えば、コードのパターンマッチングによって信号フォーマットを検出する。
【００２８】
コードマッチング回路３２０は、ＤＳＤ信号フォーマットに対応して設けられ、ｍビットの「０１０１０１０１・・・」というコードを予め用意する。コードマッチング回路３２１は、ＰＣＭ信号フォーマットに対応して設けられ、ｍビットの「００００００００・・・」というコードを予め用意する。
【００２９】
ここで、デジタルオーディオ信号の再生において、信号フォーマットの切り替えは、無音状態、つまりゼロ信号を再生した状態で行うことが一般的である。このような切り替えの際の一定期間、ＰＣＭ信号フォーマットの場合は、入力される信号ＳＤＴＩ／ＤＳＤＬは、ゼロ信号として「００００００００・・・」のような"０"が連続した信号となっている。一方、ＤＳＤ信号フォーマットの場合は、信号ＳＤＴＩ／ＤＳＤＬは、ゼロ信号として「０１０１０１０１・・・」のように、"１"と"０"との出現確率が５０％ずつとなるようなコードが連続した信号となっている。フォーマット検出部２００は、以下のように信号フォーマットの検出が可能となる。
【００３０】
シリアル−パラレル変換器３１０からの信号ｄｉｎ１［ｍ：１］が「０１０１０１０１・・・」であった場合、コードマッチング回路３２０の出力信号ｄｔ＿ｄｓｄ１は、"１"となる。一方、信号ｄｉｎ１［ｍ：１］が「００００００００・・・」であった場合、コードマッチング回路３２１の出力信号ｄｔ＿ｐｃｍ１は、"１"となる。
【００３１】
判定論理回路３３０は、信号ｄｔ＿ｄｓｄ１が"１"の場合はモード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅとして"１"を出力し（信号ｄｔ＿ｄｓｄ＿ｍｏｄｅ＝"１"）、信号ｄｔ＿ｐｃｍ１が"１"の場合はモード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅとして"０"を出力する（信号ｄｔ＿ｄｓｄ＿ｍｏｄｅ＝"０"）。また、信号フォーマットモードの切替え時以外の場合には、ｍビットのゼロ信号は入力されないため信号ｄｔ＿ｄｓｄ１および信号ｄｔ＿ｐｃｍ１は、同じ値"０"となる。この場合、判定論理回路３３０は、モード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅの現在の値を保持するよう出力する。
【００３２】
このように、本実施形態のフォーマット検出部２００は、外部のコントローラ１２０からの制御によらず、信号フォーマットを判定することができる。
【００３３】
次に、第１実施形態の信号処理装置１３０の動作の例を説明する。図４は、ＰＣＭフォーマット信号の再生からＤＳＤフォーマット信号の再生に切り替える場合のタイミング図を示す。
【００３４】
図４の動作において、デジタルオーディオ信号源１１０は、時刻ｔ２までの間、信号処理装置１３０の入力端子に、ＰＣＭフォーマット信号ＬＲＣＫ、ＢＩＣＫ、およびＳＤＴＩを供給し、時刻ｔ３以降は、ＤＳＤフォーマット信号ＤＣＬＫ、ＤＳＤＬ、およびＤＳＤＲを供給する。時刻ｔ１までは入力される信号ＳＤＴＩ／ＤＳＤＬは、ＰＣＭ信号フォーマットの音楽信号であり、時刻ｔ１からｔ２の間は信号ＳＤＴＩ／ＤＳＤＬは、ＰＣＭ信号フォーマットのゼロデータである。
【００３５】
時刻ｔ１までの間、フォーマット検出部２００は、ｍビットのゼロコードが入力されないため、コードマッチング回路３２０、３２１の出力ｄｔ＿ｄｓｄ１、ｄｔ＿ｐｃｍ１はいずれも"０"であり、判定論理回路３３０は、モード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅ＝"０"をそのまま保持する。
【００３６】
リセットコントローラ２２０は、モード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅ＝"０"の受信に応じて、モード切替部２３０への制御信号ｓｅｌ＿ｄｓｄを"０"として出力し、ＤＳＤオーディオ信号処理ブロック２５２へのリセット信号ｒｅｓｅｔ＿ｄｓｄを"１"として出力し、ＰＣＭオーディオ信号処理ブロック２５１へのリセット信号ｒｅｓｅｔ＿ｐｃｍを"０"として出力する。
【００３７】
このとき、ＤＳＤオーディオ信号処理ブロック２５２は、リセット信号ｒｅｓｅｔ＿ｄｓｄ＝"１"に応じて動作を停止した状態であり、ＤＳＤオーディオ信号処理ブロック２５２の出力信号ｄｓｄ＿ｏｕｔはゼロデータである。ＰＣＭオーディオ信号処理ブロック２５１は、リセット信号ｒｅｓｅｔ＿ｐｃｍ＝"０"に応じて動作中であり、ＰＣＭ信号ｐｃｍ＿ｏｕｔを出力している。モード切替部２３０は、ＰＣＭオーディオ信号処理ブロック２５１およびＤＳＤオーディオ信号処理ブロック２５２の出力の中から、フォーマット検出部２００の検出結果（制御信号ｓｅｌ＿ｄｓｄ＝"０"）に応じて、ＰＣＭオーディオ信号処理ブロック２５１を介して信号処理された出力オーディオ信号ｐｃｍ＿ｏｕｔを選択する。ＤＡ変換ブロック２４０は、選択された信号をアナログ変換して信号ＡＯＵＴＬを出力する。
【００３８】
ＰＣＭオーディオ信号処理ブロック２５１の出力信号ｐｃｍ＿ｏｕｔは、ＰＣＭオーディオインターフェース２５３の出力信号ｐｃｍ＿ｉｎに対し、およそＰＣＭ遅延回路２５４の遅延量（ｇ）だけ遅延して出力される。このため、アナログ変換された出力信号ＡＯＵＴＬは、時刻ｔ１に対して遅延量（ｇ）で遅延して出力される。
【００３９】
時刻ｔ１から時刻ｔ２までの間、入力される信号ＳＤＴＩ／ＤＳＤＬはＰＣＭ信号フォーマットのゼロデータであるため、フォーマット検出部２００のコードマッチング回路３２１の信号ｄｔ＿ｐｃｍ１は、"１"となる。この場合も、フォーマット検出部２００は、ＰＣＭ信号フォーマットを示すモード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅ＝"０"を保持する。
【００４０】
時刻ｔ２では、デジタルオーディオ信号源１１０は、ＰＣＭフォーマットモードからＤＳＤフォーマットモードに切り替えるよう制御される。
【００４１】
時刻ｔ３では、信号処理装置１３０は、デジタルオーディオ信号源１１０から、ＤＳＤフォーマット信号を受信開始する。ＤＳＤフォーマット信号の受信開始の時刻ｔ３から時刻ｔ５までの期間、信号処理装置１３０は、信号ＤＳＤＬ、ＤＳＤＲとして"１"と"０"との出現確率が５０％ずつとなるＤＳＤゼロコードが供給される。フォーマット検出部２００は、入力された信号について信号フォーマットを判定してモード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅ＝"１"を出力する。この判定動作に要する時間を時間（ｃ）として示す。
【００４２】
モード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅ＝"１"が出力された後、時間（ｄ）だけ遅れた時刻ｔ４に、リセットコントローラ２２０は、モード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅ＝"１"の受信に応じて、ＰＣＭオーディオ信号処理ブロック２５１へのリセット信号ｒｅｓｅｔ＿ｐｃｍを"１"として出力する。リセットコントローラ２２０はさらに、時刻ｔ４から時間（ｅ）だけ遅れた時刻に、ＤＳＤオーディオ信号処理ブロック２５２へのリセット信号ｒｅｓｅｔ＿ｄｓｄを"０"として出力し、時刻ｔ４から時間（ｆ）だけ遅れた時刻に、モード切替部２３０への制御信号ｓｅｌ＿ｄｓｄを"１"として出力する。
【００４３】
ＰＣＭオーディオ信号処理ブロック２５１は、リセット信号ｒｅｓｅｔ＿ｐｃｍ＝"１"の受信に応じて、初期化されて動作を停止し、出力信号ｐｃｍ＿ｏｕｔはゼロデータとなる。ＤＳＤオーディオ信号処理ブロック２５２は、リセット信号ｒｅｓｅｔ＿ｄｓｄ＝"０"の受信に応じて、動作を開始する。モード切替部２３０は、ＤＳＤオーディオ信号処理ブロック２５２の出力信号ｄｓｄ＿ｏｕｔをＤＡ変換ブロック２４０へ出力するよう選択する。
【００４４】
時刻ｔ５以降は、信号処理装置１３０は、信号ＤＳＤＬおよびＤＳＤＲとして、ゼロコード以外の音楽信号（ＤＳＤコード）が供給される。ＤＳＤオーディオ信号処理ブロック２５２の出力信号ｄｓｄ＿ｏｕｔは、ＤＳＤオーディオインターフェース２５６の出力信号ｄｓｄ＿ｉｎに対し、およそＤＳＤ遅延回路２５７の遅延量（ｈ）だけ遅れて出力されるため、アナログ変換した出力信号ＡＯＵＴＬは、時刻ｔ５に対して、時間（ｈ）だけ遅延して出力される。
【００４５】
このような本実施形態において、複数のオーディオ信号処理ブロック２５１，２５２の少なくとも１つは、入力オーディオ信号の入力から出力までの遅延量が、モード切替部２３０が入力オーディオ信号を入力してからオーディオ信号処理部２５０の出力の信号再生モードを切り替えるまでの遅延量以上であり、好ましくは当該信号再生モードを切り替えるまでの遅延量より大きい。
【００４６】
具体的には、図４において、ＰＣＭ遅延回路２５４の遅延量（ｇ）は、フォーマット検出部２００にて判定動作に要する時間（ｃ）と、ＰＣＭオーディオ信号処理ブロック２５１をリセットするために要する時間（ｄ）とを合わせた時間（（ｃ）＋（ｄ））よりも長く設定される。これにより、時刻ｔ３から時刻ｔ４までの期間にＰＣＭオーディオ信号処理ブロック２５１に取り込まれたＤＳＤフォーマット信号（図４において示される、信号ｐｃｍ＿ｉｎとして取り込まれたＤＳＤゼロコード）は、ＰＣＭオーディオ信号処理ブロック２５１の出力ｐｃｍ＿ｏｕｔに現れない。
【００４７】
また、ＰＣＭオーディオ信号処理ブロック２５１をリセットした時刻ｔ４からＤＳＤオーディオ信号処理ブロック２５２を動作開始するまでの時間（ｅ）、時刻ｔ４からモード切替部２３０の制御信号ｓｅｌ＿ｄｓｄを変化させるまでの時間（ｆ）は、（ｆ）＜（ｅ）を満たす時間に設定されてよい。これにより、モード切替部２３０は、処理されたＤＳＤフォーマット信号の出力開始より前にモード切り替えを行うことができる。
【００４８】
本実施形態により、オーディオ信号処理ブロックにおける信号の遅延量を調整することで、信号フォーマットの切り替えにおいて、一方の信号フォーマットの信号は、他方の信号フォーマット用のオーディオ信号処理ブロックを介して誤って出力されず、デジタルオーディオ信号再生システム１００は、聴感上認識不可能な信号を出力する。また、本実施形態のフォーマット検出部２００は、ＰＣＭフォーマット信号とＤＳＤフォーマット信号が同一の端子から入力された場合および別々の端子から入力された場合のいずれにおいても、信号のフォーマットを識別することができる。
【００４９】
なお、コントロールインターフェース２１０およびリセットイネーブル信号ＲＳＴについては、コントローラ１２０からの信号により、デジタルオーディオ信号再生システム１００全体の動作を停止する場合等のために設けられたものである。従って、本実施形態において信号フォーマットモードを切り替える際に信号ＲＳＴによる制御を行う必要はない。
【００５０】
なお、図４の動作とは逆に、デジタルオーディオ信号源１１０が、ＤＳＤフォーマット信号ＤＣＬＫ、ＤＳＤＬ、およびＤＳＤＲの供給から、ＰＣＭフォーマット信号ＬＲＣＫ、ＢＩＣＫ、およびＳＤＴＩの供給に切り替える場合にも、信号処理装置１３０は、図４の動作とは逆向きに同様に制御することができる。
【００５１】
なお、ＤＳＤ遅延回路２５７の遅延量（ｈ）は、（（ｃ'）＋（ｄ'））＜（ｈ）を満たす時間に設定されてよい。ここで、（ｃ'）は、ＤＳＤフォーマット信号の供給からＰＣＭフォーマット信号の供給に切り替える場合の、フォーマット検出部２００にて判定動作に要する時間を表し、（ｄ'）は、ＤＳＤフォーマット信号の供給からＰＣＭフォーマット信号の供給に切り替える場合の、ＤＳＤオーディオ信号処理ブロック２５２をリセットするために要する時間（すなわち、モード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅが"０"に変化してからリセット信号ｒｅｓｅｔ＿ｄｓｄを"１"に変化させるまでの時間）を表す。
【００５２】
なお、信号処理装置１３０において、複数のオーディオ信号処理ブロック２５１，２５２の少なくとも１つが、入力オーディオ信号の入力から出力までの間に、遅延回路２５４，２５７を含むものであればよい。従って、信号処理装置１３０において、遅延回路２５４，２５７は、入力オーディオ信号が信号処理装置１３０の入力端子に入力されてから、モード切替部２３０に信号が出力されるまでの時間を遅延させることができるのであれば、いずれの箇所に配置されてもよい。
【００５３】
次に比較例の信号処理装置について説明する。図５は、比較例の信号処理装置５００を示す。なお、比較例の信号処理装置５００において、図２の第１実施形態の信号処理装置１３０の構成と略同一の構成については、説明を省略する。
【００５４】
比較例の信号処理装置５００は、ＰＣＭオーディオ信号処理ブロック５１０と、ＤＳＤオーディオ信号処理ブロック５２０と、モード切替部５３０と、ＤＡ変換ブロック５４０と、コントロールインターフェース５５０と、リセットコントローラ５６０と、を備える。ＰＣＭオーディオ信号処理ブロック５１０は、ＰＣＭオーディオインターフェース５１１と、ＰＣＭ信号処理部５１２と、を有する。ＤＳＤオーディオ信号処理ブロック５２０は、ＤＳＤオーディオインターフェース５２１と、ＤＳＤ信号処理部５２２と、を有する。
【００５５】
信号処理装置５００における信号フォーマットモードの切り替え動作を、図６を参照して説明する。図６は、ＰＣＭフォーマット信号の再生からＤＳＤフォーマット信号の再生に切り替える場合のタイミング図を示す。信号処理装置５００は、時刻ｔ１までは信号ＳＤＴＩ／ＤＳＤＬとしてＰＣＭ信号フォーマットの音楽信号が供給され、時刻ｔ１からｔ２の間は信号ＳＤＴＩ／ＤＳＤＬとしてＰＣＭ信号フォーマットのゼロデータが供給される。時刻ｔ２まで、コントロールインターフェース５５０は、信号ＤＳＤ＿ＭＯＤＥとして"０"を出力しており、信号処理装置５００は、ＰＣＭオーディオ信号処理ブロック５１０を介して信号処理された信号をアナログ変換して出力する。
【００５６】
時刻ｔ３では、信号処理装置５００は、ＤＳＤフォーマット信号ＤＣＬＫ、ＤＳＤＬ、およびＤＳＤＲの受信を開始する。そして、時刻ｔ４に、コントロールインターフェース５５０は、信号ＳＤＡおよびＳＣＬの受信に応じて、信号ＤＳＤ＿ＭＯＤＥを"１"に切り替え、モード切替部５３０の制御を行う。
【００５７】
ここで、時刻ｔ３から時刻ｔ４の期間（ａ）において、モード切替部５３０は、ＰＣＭフォーマット信号の出力ｐｃｍ＿ｏｕｔを選択している状態である。従って、ＤＳＤフォーマット信号のＤＳＤゼロコード「０１０１０１・・」などのデータが、ＰＣＭオーディオ信号処理ブロック５１０にて処理されて、信号ｐｃｍ＿ｏｕｔとして出力される。これにより、過大な異音が再生される。
【００５８】
そこで、図７に示すように、リセットイネーブル信号ＲＳＴを用いて、再生モード切替え時の異音回避のための制御を行う。図７は、ＰＣＭフォーマット信号の再生からＤＳＤフォーマット信号の再生に切り替える場合のタイミング図を示す。
【００５９】
コントロールインターフェース５５０は、信号ＳＤＡおよびＳＣＬに応じて、リセットイネーブル信号ＲＳＴを出力する。リセットコントローラ５６０は、リセットイネーブル信号ＲＳＴに応じて、信号ｒｅｓｅｔ＿ｐｃｍおよび信号ｒｅｓｅｔ＿ｄｓｄとしてそれぞれ"１"を出力する。ＰＣＭオーディオ信号処理ブロック５１０およびＤＳＤオーディオ信号処理ブロック５２０は、信号ｒｅｓｅｔ＿ｐｃｍおよび信号ｒｅｓｅｔ＿ｄｓｄに応じて、時刻ｔ３より前から時刻ｔ４を過ぎるまでの期間（ｂ）の間、リセットされる。これにより、信号処理装置５００は、出力オーディオ信号を強制的にゼロにする。
【００６０】
しかし、このような比較例の信号処理装置では、外部のコントローラ等により、オーディオ信号処理ブロックをリセットし、モード切替部５３０の切り替えを行い、次にリセットを解除するという煩雑な制御が発生する。
【００６１】
次に、第２実施形態の信号処理装置１３０について、図８−１０を参照して説明する。図８は、第２実施形態の信号処理装置１３０の構成例を示す。第２実施形態の信号処理装置１３０は、入力オーディオ信号を遅延させ、かつミュートすることによって信号再生モード切り替えの際の異音を回避する。なお、第２実施形態の信号処理装置１３０において、図２の第１実施形態の信号処理装置１３０の構成と略同一の構成については、説明を省略する。
【００６２】
第２実施形態の信号処理装置１３０において、オーディオ信号処理部２５０のＰＣＭ信号処理部２５５およびＤＳＤ信号処理部２５８は、それぞれミュート部８００，８１０を有する。ミュート部８００，８１０は、切替タイミングに応じて、出力オーディオ信号を基準以下のレベルに低減する。例えば、ミュート部８００，８１０は、オーディオ信号処理部２５０に入力された入力オーディオ信号の振幅レベルを低減する、または、入力オーディオ信号よりも振幅レベルが小さい信号（聞こえないレベルの信号）を、入力されたオーディオ信号の代わりに出力する。
【００６３】
図９は、第２実施形態の信号処理装置１３０のミュート部８００，８１０の構成例を示す。ミュート部８００，８１０は、入力オーディオ信号ｉｎと、あらかじめ用意しておいた基準以下のレベルの信号（例えば"ゼロデータ"）との間で切り替えを行う。ミュート部８００，８１０は、リセットコントローラ２２０からの信号ｍｕｔｅ１が"１"である場合には、ゼロデータを、"０"である場合には、入力オーディオ信号ｉｎを出力信号ｏｕｔとして出力する。なお、図９のミュート部８００，８１０では、基準以下のレベルの信号としてゼロデータを用意したが、これに限定されず、出力信号の可聴帯域における振幅レベルが３ｍＶ以下の信号を用意してもよい。
【００６４】
また、ミュート部８００，８１０は、図９の構成に限定されず、例えば、入力オーディオ信号に減衰係数を乗算して、３ｍＶ以下の信号として出力するものであってもよい。ミュート部８００，８１０は、オーディオ信号処理部２５０のいずれの位置に配置されてよく、また、モード切替部２３０またはＤＡ変換ブロック２４０に配置されてもよい。この場合、遅延回路２５４，２５７は、オーディオ信号処理部２５０の入力端子から、ミュート部８００，８１０までの経路上のいずれに配置されてもよい。
【００６５】
次に、第２実施形態の信号処理装置１３０の動作の例を、図１０を参照して説明する。図１０は、ＰＣＭフォーマット信号の再生からＤＳＤフォーマット信号の再生に切り替える場合のタイミング図を示す。なお、図１０の動作において、図４の動作と略同一の動作については説明を省略する。また、図１０は、図４と略同一の態様で出力される信号のうちの少なくとも一部については省略する。
【００６６】
図１０の動作において、時刻ｔ３までの動作は図４と同様である。ただし、リセットコントローラ２２０は、モード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅ＝"０"の受信に応じて、ミュート部８００，８１０へのミュートイネーブル信号ｍｕｔｅ１を"０"として出力する。
【００６７】
このとき、ミュート部８００は、ＰＣＭ信号処理部２５５で処理された入力オーディオ信号を選択してモード切替部２３０に出力する。
【００６８】
時刻ｔ３では、信号処理装置１３０は、デジタルオーディオ信号源１１０から、ＤＳＤフォーマット信号を受信開始する。フォーマット検出部２００は、入力された信号について信号フォーマットを判定して、時刻ｔ３から時間（ｃ）だけ遅れた時刻にモード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅ＝"１"を出力する。
【００６９】
モード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅ＝"１"が出力された後、時間（ｄ）だけ遅れた時刻ｔ４に、リセットコントローラ２２０は、予め定められた期間（ｅ）、ミュートイネーブル信号ｍｕｔｅ１として"１"をミュート部８００，８１０へ出力する。ミュート部８００，８１０は、ミュートイネーブル信号ｍｕｔｅ１＝"１"の受信に応じて、出力オーディオ信号として、ゼロデータを出力する。ＤＡ変換ブロック２４０は、期間（ｅ）の間、ミュート部８００，８１０からのゼロデータを出力するため、再生は無音状態となる。
【００７０】
期間（ｅ）は、ＤＳＤフォーマット信号の受信開始から、モード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅ＝１の出力までの時間（ｃ）と、モード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅ＝１の出力から、ミュートイネーブル信号ｍｕｔｅ１＝"１"の出力までの時間（ｄ）と、ミュートイネーブル信号ｍｕｔｅ１＝"１"の出力から、モード切替部２３０への制御信号ｓｅｌ＿ｄｓｄ＝"１"の出力までの時間（ｆ）と、ＰＣＭ遅延回路２５４の遅延量（ｇ）との間で、（ｃ）＋（ｄ）＜（ｇ）、（ｅ）＞（ｆ）を満たす時間に設定されてよい。
【００７１】
このような第２の実施形態の信号処理装置１３０は、再生モード切替時に、遅延回路２５４，２５７とミュート部８００，８１０とにより、過大な異音を防止できる。
【００７２】
なお、第２の実施形態の信号処理装置１３０のＤＳＤ遅延回路２５７の遅延量（ｈ）は、第１の実施形態の信号処理装置１３０のＤＳＤ遅延回路２５７と同様に設定されてよい。
【００７３】
次に、第３実施形態の信号処理装置１３０について、図１１−１４を参照して説明する。図１１は、第３実施形態の信号処理装置１３０の構成例を示す。第３実施形態の信号処理装置１３０は、入力オーディオ信号をミュートすることによって信号再生モード切り替えの際の異音を回避する。なお、第３実施形態の信号処理装置１３０において、図２の第１実施形態の信号処理装置１３０の構成と略同一の構成については、説明を省略する。
【００７４】
第３実施形態の信号処理装置１３０は、第１実施形態の信号処理装置１３０のオーディオ信号処理部２５０とモード切替部２３０の両方の機能を含むオーディオ信号出力部１１００を備える。また、第３実施形態の信号処理装置１３０は、第１実施形態の信号処理装置１３０とは異なり、ミュート部１１１５を有する信号選択部１１１０と、ゼロ検出回路１１２０とをさらに備え、一方、オーディオ信号処理ブロック２５１，２５２は、図２に示すような遅延回路を備えていない。
【００７５】
ゼロ検出回路１１２０は、複数の信号再生モードのうち切替前の信号再生モードに対応するオーディオ信号処理ブロック２５１，２５１の出力が基準以下のレベルになったことを検出する。好ましくは、ゼロ検出回路１１２０は、複数の信号再生モードのうち切替前の信号再生モードに対応するオーディオ信号処理ブロック２５１，２５１の出力が基準以下のレベルになってから予め定められた基準時間が経過したことを検出する。ゼロ検出回路１１２０について図１２を参照して詳細に説明する。図１２は、ゼロ検出回路１１２０の構成例を示す。ゼロ検出回路１１２０は、選択回路１２００と、比較器１２１０と、遅延回路１２２０と、ＯＲ論理素子１２３０とを備える。
【００７６】
選択回路１２００は、ＰＣＭオーディオ信号処理ブロック２５１およびＤＳＤオーディオ信号処理ブロック２５２の出力に接続され、比較器１２１０の入力に接続される。選択回路１２００は、リセットコントローラ２２０から信号ｓｅｌ＿ｄｓｄの受信に応じて、ＰＣＭオーディオ信号とＤＳＤオーディオ信号とのいずれかを選択し、信号ｄｏｕｔを出力する。図１２では、選択回路１２００は、信号ｓｅｌ＿ｄｓｄ＝"１"の場合にはＰＣＭオーディオ信号処理ブロック２５１からの出力信号ｐｃｍ＿ｏｕｔを選択し、信号ｓｅｌ＿ｄｓｄ＝"０"の場合にはＤＳＤオーディオ信号処理ブロック２５２からの出力信号ｄｓｄ＿ｏｕｔを選択する。
【００７７】
比較器１２１０は、入力側が選択回路に接続され、出力側が遅延回路１２２０とＯＲ論理素子１２３０とに接続される。比較器１２１０は、信号ｄｏｕｔが、予め用意したゼロコードに所定の期間以上一致するかどうかを判定し、一致した場合に判定結果の信号ｄｔとして"１"を出力し、一致しない場合には信号ｄｔとして"０"を出力する。比較器１２１０において設定される当該所定の期間は、通常の音楽信号再生時に発生するゼロデータ入力を検出しない程度に長い期間に設定される必要があり、１０ミリ秒以上であってよい。
【００７８】
遅延回路１２２０は、比較器１２１０とＯＲ論理素子１２３０とに接続される。遅延回路１２２０は、比較器１２１０からの信号ｄｔを予め定められた期間遅延させた信号ｄｔ＿ｄをＯＲ論理素子１２３０に出力する。当該遅延量は、フォーマット検出部２００においてフォーマット検出動作に要する時間（図１４の時間（ｃ））より大きく設定されてよい。
【００７９】
ＯＲ論理素子１２３０は、比較器１２１０と遅延回路１２２０とに接続され、信号ｄｔと信号ｄｔ＿ｄとのＯＲ論理出力ｄｔ＿ｚｅｒｏを行う。ＯＲ論理素子１２３０は、信号ｄｔ＿ｚｅｒｏとして一旦"１"を出力した後に、ゼロ以外のデータがゼロ検出回路１１２０に入力されたとしても（すなわち、比較器１２１０からの出力が"０"となった場合でも）、所定の期間（遅延回路１２２０の遅延量に相当する期間）、出力"１"を保ち続ける。
【００８０】
次に、ミュート部１１１５を有する信号選択部１１１０について図１３を参照して詳細に説明する。図１３は、信号選択部１１１０の構成例を示す。信号選択部１１１０は、図２のモード切替部２３０と同様の機能を有する。信号選択部１１１０は、ＰＣＭオーディオ信号とＤＳＤオーディオ信号とのいずれかを、信号ｓｅｌ＿ｄｓｄに従って選択し、信号ｄｏｕｔ２を出力する。ミュート部１１１５は、リセットコントローラ２２０からのミュートイネーブル信号ｍｕｔｅ２に従って、信号ｄｏｕｔ２と、予め用意しておいた基準以下のレベルの信号（例えばゼロデータ）との間で切り替えて、出力する。なお、ミュート部１１１５は、第２の実施形態のミュート部と同様のものであってよい。
【００８１】
次に、第３実施形態の信号処理装置１３０の動作の例を、図１４を参照して説明する。図１４は、ＰＣＭフォーマット信号の再生からＤＳＤフォーマット信号の再生に切り替える場合のタイミング図を示す。なお、図１４の動作において、図４および１０の動作と略同一の動作については説明を省略する。また、図１４は、図４および１０と略同一の態様で出力される信号のうちの少なくとも一部については省略する。
【００８２】
図１４の動作において、ミュート部１１１５は、複数の信号再生モードのうち切替前の信号再生モードに対応するオーディオ信号処理ブロック２５１，２５２の出力が基準以下のレベルになったことを必要条件として、出力オーディオ信号を基準以下のレベルに低減する。好ましくは、ミュート部１１１５は、複数の信号再生モードのうち切替前の信号再生モードに対応するオーディオ信号処理ブロック２５１，２５２の出力が基準以下のレベルになってから予め定められた基準時間が経過したことを必要条件として、出力オーディオ信号を基準以下のレベルに低減する。
【００８３】
信号処理装置１３０は、時刻ｔ１まで信号ＳＤＴＩ／ＤＳＤＬとしてＰＣＭ信号フォーマットのゼロデータ以外のＰＣＭコードが供給される。ゼロ検出回路１１２０は、出力信号ｄｔ＿ｚｅｒｏとして"０"を出力している状態である。
【００８４】
信号処理装置１３０は、時刻ｔ１から時刻ｔ２の間は信号ＳＤＴＩ／ＤＳＤＬとしてＰＣＭ信号フォーマットのゼロデータが供給される。ゼロ検出回路１１２０は、時刻ｔ１から定められた期間（ｉ）以上ゼロデータが出力されていることを検出すると、出力信号ｄｔ＿ｚｅｒｏとして"１"を出力する。リセットコントローラ２２０は、信号ｄｔ＿ｚｅｒｏ＝"１"の受信に応じて、ミュートイネーブル信号ｍｕｔｅ２として"１"を出力する。信号選択部１１１０は、ミュートイネーブル信号ｍｕｔｅ２＝"１"の受信に応じて、ゼロデータを選択して、出力オーディオ信号ＡＯＵＴＬおよびＡＯＵＴＲをミュートする。
【００８５】
時刻ｔ３で入力信号がＤＳＤフォーマット信号に切り替わると、フォーマット検出部２００は、時刻ｔ４で、モード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅとして"１"を出力する。この検出動作に要する期間（ｃ）の間、ゼロ検出回路１１２０内の信号ｄｏｕｔとして、ゼロ以外のコード（ＰＣＭオーディオ信号処理ブロック２５１で処理されたＤＳＤゼロコード）が現れ、比較器１２１０の出力ｄｔは"０"となる。比較器１２１０の遅延量は、期間（ｃ）よりも長くなるように設定されるため、ゼロ検出回路１１２０は、時刻ｔ３から時刻ｔ４の間も、信号ｄｔ＿ｚｅｒｏとして"１"の出力を保持する。
【００８６】
リセットコントローラ２２０は、モード判定信号ｄｔ＿ｄｓｄ＿ｍｏｄｅ＝"１"の出力に応じて、制御信号ｓｅｌ＿ｄｓｄを"１"として出力する。制御信号ｓｅｌ＿ｄｓｄ＝"１"の出力に応じて、ゼロ検出回路１１２０の選択回路１２００と、信号選択部１１１０とは、信号ｄｓｄ＿ｏｕｔを選択する。ただし、この場合にもゼロ検出回路１１２０は、信号ｄｓｄ＿ｏｕｔとしてゼロデータを受信するため、出力信号ｄｔ＿ｚｅｒｏとして"１"を保持している状態である。従って、ミュート部１１１５は、ミュートイネーブル信号ｍｕｔｅ２＝"１"の出力に応じて、ゼロデータを選択して出力している。
【００８７】
時刻ｔ５で、ＤＳＤフォーマット信号のゼロ以外の信号が入力されると、ゼロ検出回路１１２０は、信号ｄｔ＿ｚｅｒｏ＝"０"を出力する。リセットコントローラ２２０は、信号ｄｔ＿ｚｅｒｏ＝"０"の出力に応じてミュートイネーブル信号ｍｕｔｅ２として"０"を出力する。ミュート部１１１５は、ミュートイネーブル信号ｍｕｔｅ２＝"０"に応じて、ＤＳＤオーディオ信号処理ブロック２５２で処理された信号ｄｏｕｔ２を選択して出力し、通常信号再生が始まる。
【００８８】
このような第３実施形態の信号処理装置１３０は、フォーマットの切替え時のゼロデータを検出して、所定期間、出力オーディオ信号をミュートするため、切替え時の過大な異音を回避することができる。
【００８９】
なお、信号処理装置１３０は、第２実施形態および第３実施形態の信号処理装置１３０におけるミュート部の代わりに、ＤＡ変換ブロック２４０にミュート部を配置してもよい。図１５は、ミュート部１５２０を有するＤＡ変換ブロック１５００の構成例を示す。この場合、リセットコントローラ２２０は、ＤＡ変換ブロック１５００と接続され、第２実施形態および第３実施形態の信号処理装置１３０におけるミュートイネーブル信号ｍｕｔｅ１、ｍｕｔｅ２と同様に、ミュートイネーブル信号ｍｕｔｅ３をＤＡ変換ブロック１５００に出力する。
【００９０】
図１５のＤＡ変換ブロック１５００は、Ｉ−ＤＡ変換器１５１０と、ミュート部１５２０とを有する。Ｉ−ＤＡ変換器１５１０は、デジタルオーディオ信号のデジタル入力値に応じた電流値を出力するものである。
【００９１】
ミュート部１５２０は、オペアンプ回路１５２２と、可変抵抗１５２４とを有する。オペアンプ回路１５２２は、負入力端子にＩ−ＤＡ変換器１５１０の出力が接続され、正入力端子に基準電圧Ｖｃｏｍが接続され、出力端子にアナログ出力端子が接続される。可変抵抗１５２４は、一端がオペアンプ回路１５２２の負入力端子とＩ−ＤＡ変換器１５１０との間に接続され、他端がオペアンプ回路１５２２の出力端子に接続される。
【００９２】
ミュート部１５２０は、ミュートイネーブル信号ｍｕｔｅ３＝"１"の受信に応じて、可変抵抗１５２４の抵抗値を０ｏｈｍにすることで、出力ＡＯＵＴをゼロにして再生をミュートすることができる。
【００９３】
また、信号処理装置１３０のフォーマット検出部２００は、コントロールインターフェース２１０とリセットコントローラ２２０とを含むものであってよい。この場合、フォーマット検出部２００は、信号ＳＤＡおよびＳＣＬに応じて再生モードを判定して、判定結果に応じて、リセット信号ｒｅｓｅｔ＿ｄｓｄ、ｒｅｓｅｔ＿ｐｃｍ、ミュートイネーブル信号ｍｕｔｅ、および制御信号ｓｅｌ＿ｄｓｄのうちの少なくとも１つを出力してよい。
【００９４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００９５】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００９６】
１００  デジタルオーディオ信号再生システム、１１０  デジタルオーディオ信号源、１２０  コントローラ、１３０  信号処理装置、２００  フォーマット検出部、２１０  コントロールインターフェース、２２０  リセットコントローラ、２３０  モード切替部、２４０  ＤＡ変換ブロック、２５０  オーディオ信号処理部、２５１  ＰＣＭオーディオ信号処理ブロック、２５２  ＤＳＤオーディオ信号処理ブロック、２５３  ＰＣＭオーディオインターフェース、２５４  ＰＣＭ遅延回路、２５５  ＰＣＭ信号処理部、２５６  ＤＳＤオーディオインターフェース、２５７  ＤＳＤ遅延回路、２５８  ＤＳＤ信号処理部、３１０  シリアル−パラレル変換器、３２０  コードマッチング回路、３２１  コードマッチング回路、３３０  判定論理回路、５００  信号処理装置、５１０  ＰＣＭオーディオ信号処理ブロック、５１１  ＰＣＭオーディオインターフェース、５１２  ＰＣＭ信号処理部、５２０  ＤＳＤオーディオ信号処理ブロック、５２１  ＤＳＤオーディオインターフェース、５２２  ＤＳＤ信号処理部、５３０  モード切替部、５４０  ＤＡ変換ブロック、５５０  コントロールインターフェース、５６０  リセットコントローラ、８００  ミュート部、８１０  ミュート部、１１００  オーディオ信号出力部、１１１０  信号選択部、１１１５  ミュート部、１１２０  ゼロ検出回路、１２００  選択回路、１２１０  比較器、１２２０  遅延回路、１２３０  ＯＲ論理素子、１５００  ＤＡ変換ブロック、１５１０  Ｉ−ＤＡ変換器、１５２０  ミュート部、１５２２  オペアンプ回路、１５２４  可変抵抗
【図１】
2018129662.tif 000003
【図２】
2018129662.tif 000004
【図３】
2018129662.tif 000005
【図４】
2018129662.tif 000006
【図５】
2018129662.tif 000007
【図６】
2018129662.tif 000008
【図７】
2018129662.tif 000009
【図８】
2018129662.tif 000010
【図９】
2018129662.tif 000011
【図１０】
2018129662.tif 000012
【図１１】
2018129662.tif 000013
【図１２】
2018129662.tif 000014
【図１３】
2018129662.tif 000015
【図１４】
2018129662.tif 000016
【図１５】
2018129662.tif 000017