(57)【要約】【課題】ゲート電極における閾値電圧の変動を抑えることを可能としたゲート絶縁膜の形成方法、および、ゲート絶縁膜を提供する。【解決手段】成膜対象Ｓが含む表面Ｓａであって、ガリウムと１５族の元素とを含む半導体から形成された領域を含む表面Ｓａに酸化アルミニウム膜６１を形成することと、酸化アルミニウム膜６１における表面Ｓａに接する面とは反対側の面に、所定の絶縁耐力を有するとともに、酸化アルミニウム膜６１よりも単位体積当たりの膜中欠陥が小さい酸化ケイ素膜６２を形成することと、を含む。【選択図】図４
2018129354.tif 000002
【特許請求の範囲】
【請求項１】
成膜対象が含む表面であって、ガリウムと１５族の元素とを含む半導体から形成された領域を含む前記表面に酸化アルミニウム膜を形成することと、
前記酸化アルミニウム膜における前記表面に接する面とは反対側の面に、所定の絶縁耐力を有するとともに、前記酸化アルミニウム膜よりも単位体積当たりの膜中欠陥が小さい絶縁膜を形成することと、を含む
ゲート絶縁膜の形成方法。
【請求項２】
前記領域は、アルミニウムおよびインジウムのいずれか一方をさらに含み、
前記絶縁膜を形成することでは、酸化ケイ素膜、窒化ケイ素膜、酸化ハフニウム膜、および、酸化ジルコニウム膜から構成される群から選択されるいずれか１つを形成する
請求項１に記載のゲート絶縁膜の形成方法。
【請求項３】
前記領域は、アルミニウム、ガリウム、および、窒素を含み、
前記絶縁膜を形成することでは、前記酸化ケイ素膜を形成する
請求項２に記載のゲート絶縁膜の形成方法。
【請求項４】
前記酸化アルミニウム膜を形成することでは、１ｎｍ以上６ｎｍ以下の厚さを有した前記酸化アルミニウム膜を形成する
請求項３に記載のゲート絶縁膜の形成方法。
【請求項５】
前記酸化アルミニウム膜を形成することでは、ＡＬＤ法を用いて前記酸化アルミニウム膜を形成し、
前記絶縁膜を形成することでは、プラズマＣＶＤ法を用いて前記酸化ケイ素膜を形成する
請求項３または４に記載のゲート絶縁膜の形成方法。
【請求項６】
ガリウムと１５族の元素とを含む半導体の表面に位置する酸化アルミニウム膜と、
前記酸化アルミニウム膜における前記表面に接する面とは反対側の面に位置する絶縁膜であって、前記絶縁膜は、所定の絶縁耐力を有するとともに、前記酸化アルミニウム膜よりも単位体積当たりの膜中欠陥が小さい前記絶縁膜と、を備える
ゲート絶縁膜。
【請求項７】
前記半導体は、アルミニウムおよびインジウムのいずれか一方をさらに含み、
前記絶縁膜は、酸化ケイ素膜、窒化ケイ素膜、酸化ハフニウム膜、および、酸化ジルコニウム膜から構成される群から選択されるいずれか１つである
請求項６に記載のゲート絶縁膜。
【請求項８】
前記半導体は、アルミニウム、ガリウム、および、窒素を含み、
前記絶縁膜は、前記酸化ケイ素膜である
請求項７に記載のゲート絶縁膜。
【請求項９】
前記酸化アルミニウム膜の厚さは、１ｎｍ以上６ｎｍ以下である
請求項８に記載のゲート絶縁膜。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート絶縁膜の形成方法、および、ゲート絶縁膜に関する。
【背景技術】
【０００２】
ガリウムと１５族の元素とを含む化合物半導体層を有した電界効果トランジスタ（Field Effect Transistor）は、半導体素子の１つであり、電界効果トランジスタには、化合物半導体層と、ゲート電極との間にゲート絶縁膜を有した構造であるＭＩＳＦＥＴ構造（Metal Insulator Semiconductor FET）が知られている。ＭＩＳＦＥＴ構造が有するゲート絶縁膜として、酸化アルミニウムから形成された絶縁膜が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−９８１４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、ＭＩＳＦＥＴ構造が有するゲート電極に繰り返し電圧を印加すると、酸化アルミニウム膜が有する膜中欠陥の変動によって、ゲート電極における閾値電圧が、電圧の印加が繰り返されることに伴って変動してしまう。それゆえに、ゲート電極における閾値電圧の変動を抑えることが可能なゲート絶縁膜が求められている。
本発明は、ゲート電極における閾値電圧の変動を抑えることを可能としたゲート絶縁膜の形成方法、および、ゲート絶縁膜を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するためのゲート絶縁膜の形成方法は、成膜対象が含む表面であって、ガリウムと１５族の元素とを含む半導体から形成された領域を含む前記表面に酸化アルミニウム膜を形成することと、前記酸化アルミニウム膜における前記表面に接する面とは反対側の面に、所定の絶縁耐力を有するとともに、前記酸化アルミニウム膜よりも単位体積当たりの膜中欠陥が小さい絶縁膜を形成することと、を含む。
【０００６】
上記課題を解決するためのゲート絶縁膜は、ガリウムと１５族の元素とを含む半導体の表面に位置する酸化アルミニウム膜と、前記酸化アルミニウム膜における前記表面に接する面とは反対側の面に位置する絶縁膜であって、前記絶縁膜は、所定の絶縁耐力を有するとともに、前記酸化アルミニウム膜よりも単位体積当たりの膜中欠陥が小さい前記絶縁膜と、を備える。
【０００７】
上記構成によれば、酸化アルミニウム膜と酸化アルミニウム膜よりも単位体積当たりの膜中欠陥が小さい絶縁膜とを積層するため、酸化アルミニウム膜を単独で用いる場合と比べて、酸化アルミニウム膜の厚さを小さくしても、酸化アルミニウム膜と絶縁膜とから構成されるゲート絶縁膜によって所望の絶縁耐力を得ることができる。これにより、酸化アルミニウム膜の体積が小さくなる分、酸化アルミニウム膜の有する膜中欠陥を小さくすることができ、結果として、ゲート絶縁膜を介して成膜対象に電圧が繰り返し印加されたときにおいて、閾値電圧の変動を抑えることができる。
【０００８】
上記ゲート絶縁膜の形成方法において、前記領域は、アルミニウムおよびインジウムのいずれか一方をさらに含み、前記絶縁膜を形成することでは、酸化ケイ素膜、窒化ケイ素膜、酸化ハフニウム膜、および、酸化ジルコニウム膜から構成される群から選択されるいずれか１つを形成してもよい。
【０００９】
上記ゲート絶縁膜において、前記半導体は、アルミニウムおよびインジウムのいずれか一方を含み、前記絶縁膜は、酸化ケイ素膜、窒化ケイ素膜、酸化ハフニウム膜、および、酸化ジルコニウム膜から構成される群から選択されるいずれか１つであってもよい。
【００１０】
上記構成によれば、酸化ケイ素膜、窒化ケイ素膜、酸化ハフニウム膜、および、酸化ジルコニウム膜のいずれかを絶縁膜として用いることによって、所望の絶縁耐力を有し、かつ、ゲート絶縁膜の全てが酸化アルミニウム膜で形成された場合と比べて、単位体積当たりの膜中欠陥の小さいゲート絶縁膜を得ることができる。
【００１１】
上記ゲート絶縁膜の形成方法において、前記領域は、アルミニウム、ガリウム、および、窒素を含み、前記絶縁膜を形成することでは、前記酸化ケイ素膜を形成することが好ましい。
【００１２】
上記ゲート絶縁膜において、前記半導体は、アルミニウム、ガリウム、および、窒素を含み、前記絶縁膜は、前記酸化ケイ素膜であることが好ましい。
【００１３】
上記構成によれば、酸化ケイ素膜は、所望の絶縁耐力を有し、かつ、酸化アルミニウム膜よりも単位体積当たりの膜中欠陥の小さい絶縁膜であるため、ゲート絶縁膜を介して成膜対象に電圧が繰り返し印加されたときにおいて、閾値電圧の変動を抑えることができる。
【００１４】
上記ゲート絶縁膜の形成方法において、前記酸化アルミニウム膜を形成することでは、１ｎｍ以上６ｎｍ以下の厚さを有した前記酸化アルミニウム膜を形成することが好ましい。
【００１５】
上記ゲート絶縁膜において、前記酸化アルミニウム膜の厚さは、１ｎｍ以上６ｎｍ以下であることが好ましい。
【００１６】
本願発明者らは、酸化アルミニウム膜と他の絶縁膜とが積層された構成を有するゲート絶縁膜について鋭意研究する中で、以下のことを見出した。すなわち、酸化アルミニウム膜の厚さが１ｎｍ以上６ｎｍ以下の範囲に含まれることによって、成膜対象の表面と酸化アルミニウム膜との界面における欠陥を減らしつつ、ゲート絶縁膜を介して成膜対象に電圧が繰り返し印加されたときにおいて、閾値電圧の変動が顕著に抑えられることを見出した。この点で、上記構成によれば、１ｎｍ以上６ｎｍ以下の厚さを有した酸化アルミニウム膜を形成するため、上述した効果を得ることができる。
【００１７】
上記ゲート絶縁膜の形成方法において、前記酸化アルミニウム膜を形成することでは、ＡＬＤ法を用いて前記酸化アルミニウム膜を形成し、前記絶縁膜を形成することでは、プラズマＣＶＤ法を用いて前記酸化ケイ素膜を形成することが好ましい。
【００１８】
上記構成によれば、成膜対象の表面に厚さにおけるばらつきの抑えられた酸化アルミニウム膜を形成し、また、酸化アルミニウム膜の形成にプラズマが用いられる場合と比べて、成膜対象の表面が損傷することが抑えられる。酸化ケイ素膜が形成されるときには、成膜対象の表面が酸化アルミニウム膜によって覆われているため、酸化ケイ素膜を形成するときに成膜対象がプラズマに曝されることによって、ゲート絶縁膜と半導体から形成された表面との界面が損傷することが抑えられる。
【図面の簡単な説明】
【００１９】
【図１】ゲート絶縁膜の形成方法において酸化アルミニウム膜の形成に用いられるＡＬＤ装置の構成を示すブロック図。
【図２】ゲート絶縁膜の形成方法において酸化ケイ素膜の形成に用いられるプラズマＣＶＤ装置の構成を示すブロック図。
【図３】ゲート絶縁膜の形成方法を含むＭＩＳＦＥＴの製造方法における一工程を示す工程図。
【図４】ゲート絶縁膜の形成方法を含むＭＩＳＦＥＴの製造方法における一工程を示す工程図。
【図５】ゲート絶縁膜の形成方法を含むＭＩＳＦＥＴの製造方法における一工程を示す工程図。
【図６】試験例１におけるゲート電圧とドレイン電流との関係を示すグラフ。
【図７】試験例２におけるゲート電圧とドレイン電流との関係を示すグラフ。
【図８】試験例３におけるゲート電圧とドレイン電流との関係を示すグラフ。
【図９】試験例４におけるゲート電圧とドレイン電流との関係を示すグラフ。
【図１０】試験例５におけるゲート電圧とドレイン電流との関係を示すグラフ。
【図１１】試験例６におけるゲート電圧とドレイン電流との関係を示すグラフ。
【図１２】試験例７におけるゲート電圧とドレイン電流との関係を示すグラフ。
【図１３】試験例８におけるゲート電圧とドレイン電流との関係を示すグラフ。
【図１４】試験例９におけるゲート電圧とドレイン電流との関係を示すグラフ。
【発明を実施するための形態】
【００２０】
図１から図１４を参照して、ゲート絶縁膜の形成方法およびゲート絶縁膜を具体化した一実施形態として、酸化アルミニウム膜と酸化ケイ素膜とから構成されるゲート絶縁膜の形成方法およびゲート絶縁膜を説明する。以下では、酸化アルミニウム膜の形成に用いられるＡＬＤ装置の概略構成、酸化ケイ素膜の形成に用いられるプラズマＣＶＤ装置の概略構成、ゲート絶縁膜の形成方法を含むＭＩＳＦＥＴの製造方法、および、試験例を説明する。
【００２１】
［ＡＬＤ装置の概略構成］
図１を参照してＡＬＤ装置の概略構成を説明する。以下に説明するＡＬＤ装置は、原子層堆積法（Atomic Layer Deposition）を用いて酸化アルミニウム膜を形成するための装置である。
【００２２】
図１が示すように、ＡＬＤ装置１０は、箱状を有した真空槽１１を有している。真空槽１１の内部には、成膜対象Ｓを支持する支持部１２が位置し、支持部１２は、例えばステージである。成膜対象Ｓは、酸化アルミニウム膜が形成される表面Ｓａを含んでいる。
【００２３】
支持部１２の内部には、加熱部１３が位置している。加熱部１３は、支持部１２に支持された成膜対象Ｓの温度を２００℃以上の所定の温度に加熱し、より好ましくは、２５０℃以上５００℃以下に含まれる所定の温度に加熱する。
【００２４】
真空槽１１には、真空槽１１の内部を排気する排気部１４が接続されている。排気部１４は、真空槽１１の内部を所定の圧力にまで排気する。排気部１４は、例えば排気ポンプおよびバルブを含んでいる。
【００２５】
真空槽１１には、第１配管２１、第２配管２２、第３配管２３、および、第４配管２４が接続されている。第１配管２１には、パージガスを貯蔵するがボンベが接続され、パージガスは、例えば窒素（Ｎ２）ガスである。第１配管２１の途中には第１バルブ２１ａが設置され、第１バルブ２１ａが開放された状態で、第１配管２１を通じた真空槽１１へのパージガスの供給が行われ、第１バルブ２１ａが閉塞された状態で、第１配管２１を通じた真空槽１１へのパージガスの供給が停止される。
【００２６】
第２配管２２には、第１酸化ガスを貯蔵するボンベが接続され、第１酸化ガスは、例えばオゾン（Ｏ３）ガスである。第２配管２２の途中には第２バルブ２２ａが設置され、第２バルブ２２ａが開放された状態で、第２配管２２を通じた真空槽１１への第１酸化ガスの供給が行われ、第２バルブ２２ａが閉塞された状態で、第２配管２２を通じた真空槽１１への第１酸化ガスの供給が停止される。
【００２７】
第３配管２３には、第１貯蔵部２５が接続され、第３配管２３の途中には、第３バルブ２３ａが設置されている。第４配管２４には、第２貯蔵部２６が接続され、第４配管２４の途中には、第４バルブ２４ａが設置されている。
【００２８】
第１貯蔵部２５は、酸化アルミニウム膜を形成するための第２酸化ガスを貯蔵している。第２酸化ガスは、例えば水（Ｈ２Ｏ）である。
【００２９】
第１貯蔵部２５は、第１温調部２７によって覆われている。第１温調部２７は、第１貯蔵部２５の内部に貯蔵された第２酸化ガスの温度を所定の温度に調節する。これにより、第１温調部２７は、第１貯蔵部２５内における第２酸化ガスの蒸気圧を所定の値に調節する。
【００３０】
第３配管２３では、第３バルブ２３ａが開放された状態で、第３配管２３を通じた真空槽１１への第２酸化ガスの供給が行われ、第３バルブ２３ａが閉塞された状態で、第３配管２３を通じた真空槽１１への第２酸化ガスの供給が停止される。
【００３１】
第２貯蔵部２６は、酸化アルミニウム膜を形成するための第１成膜材料Ｍ１を貯蔵している。第１成膜材料Ｍ１は、例えばトリメチルアルミニウム（ＴＭＡ）（Ａｌ（ＣＨ３）３）である。第１成膜材料Ｍ１は、常温常圧において液体である。なお、第１成膜材料Ｍ１には、トリメチルアルミニウムに限らず、例えばトリエチルアルミニウム（ＴＥＡ）（Ａｌ（Ｃ２Ｈ５）３）などを用いることもできる。
【００３２】
第２貯蔵部２６は、第２温調部２８によって覆われている。第２温調部２８は、第２貯蔵部２６の内部に貯蔵された第１成膜材料Ｍ１の温度を所定の温度に調節する。これにより、第２温調部２８は、第２貯蔵部２６内における第１成膜材料Ｍ１の蒸気圧を所定の値に調節する。
【００３３】
第４配管２４では、第４バルブ２４ａが開放された状態で、第４配管２４を通じた真空槽１１への第１成膜材料Ｍ１の供給が行われ、第４バルブ２４ａが閉塞された状態で、第４配管２４を通じた真空槽１１への第１成膜材料Ｍ１の供給が停止される。
【００３４】
こうしたＡＬＤ装置１０では、第１バルブ２１ａ、第２バルブ２２ａ、第３バルブ２３ａ、および、第４バルブ２４ａを開放する時間によって真空槽１１への各ガスの供給量が制御される。また、ＡＬＤ装置１０では、第１成膜材料Ｍ１、第２酸化ガス、および、第１酸化ガスがこの順に成膜対象Ｓの表面Ｓａに供給され、かつ、第１成膜材料Ｍ１、第２酸素ガス、および、第１酸素ガスの各々が表面Ｓａに供給された後に、パージガスが表面Ｓａに供給される。これにより、所定の温度に加熱された成膜対象Ｓの表面Ｓａに付着した第１成膜材料Ｍ１が、成膜対象Ｓの表面Ｓａにおいて第１酸化ガスおよび第２酸化ガスによって酸化される。
【００３５】
第１成膜材料Ｍ１の供給、パージガスの供給、第２酸化ガスの供給、パージガスの供給、第１酸化ガスの供給、および、パージガスの供給によって、１つのサイクルが構成され、ＡＬＤ装置１０では、１つの成膜対象Ｓに酸化アルミニウム膜を形成する際に、こうしたサイクルが数十回から数百回繰り返される。結果として、成膜対象Ｓの表面Ｓａに酸化アルミニウム（Ａｌ２Ｏ３）膜が形成される。
【００３６】
［プラズマＣＶＤ装置の概略構成］
図２を参照してプラズマＣＶＤ装置の構成を説明する。以下に説明するプラズマＣＶＤ装置は、プラズマを援用する化学気相成長（plasma-enhanced chemical vapor deposition：ＰＥＣＶＤ）を用いて酸化ケイ素膜を形成するための装置である。
【００３７】
図２が示すように、プラズマＣＶＤ装置３０は、箱状を有した真空槽３１を有し、真空槽３１には、真空槽３１から突き出すとともに、真空槽３１に各種ガスを導入するための導入部３２が接続されている。真空槽３１の内部には、成膜対象Ｓを支持する支持部３３が位置している。支持部３３は、例えばステージである。成膜対象Ｓは、酸化ケイ素膜が形成される表面として、酸化アルミニウムによって形成された表面を含んでいる。
【００３８】
支持部３３の内部には、加熱部３４が位置している。加熱部３４は、支持部３３に支持された成膜対象Ｓの温度を２００℃以上の所定の温度に加熱し、より好ましくは、２５０℃以上５００℃以下に含まれる所定の温度に加熱する。
【００３９】
真空槽３１の内部であって、支持部３３と対向する位置には、拡散部３５が位置している。拡散部３５は導入部３２を介して真空槽３１に供給されるガスを真空槽３１の内部に拡散させる。拡散部３５は、例えば金属製のシャワープレートである。
【００４０】
拡散部３５には高周波電源３６が接続され、拡散部３５は、高周波電源３６が出力する高周波電力の供給先でもある。高周波電源３６は、例えば２７．１２ＭＨｚの周波数を有した高周波電力を拡散部３５に供給する。高周波電源３６が拡散部３５に高周波電力を供給することによって、真空槽３１の内部に供給されたガスからプラズマが生成される。
【００４１】
真空槽３１には、真空槽３１の内部を排気する排気部３７が接続されている。排気部３７は、真空槽３１の内部を所定の圧力まで排気する。排気部３７は、例えば排気ポンプおよびバルブを含んでいる。
【００４２】
導入部３２には第１配管４１が接続されている。第１配管４１は、導入部３２から離れた位置にて２本に分岐し、一方にシリコンソースガス供給部４２が接続し、他方に酸素含有ガス供給部４３が接続している。シリコンソースガス供給部４２は、シラン（ＳｉＨ４）ガスを所定の流量で第１配管４１に流すマスフローコントローラである。なお、シリコンソースガスには、例えばテトラエトキシシラン（Ｓｉ（ＯＣ２Ｈ５)４）（ＴＥＯＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）（ＴＲＩＥＳ）などを用いてもよい。酸素含有ガス供給部４３は、亜酸化窒素ガス（Ｎ２Ｏ）を所定の流量で第１配管４１に流すマスフローコントローラである。
【００４３】
こうしたプラズマＣＶＤ装置３０では、シランガスが真空槽３１内に供給され、また、酸素含有ガスが真空槽３１内に供給される。次いで、高周波電源３６が拡散部３５に高周波電力を供給することによって、真空槽３１内のガスからプラズマが生成される。これにより、シランの分解と酸化とが生じることによって、成膜対象Ｓが有する酸化アルミニウム膜上に酸化ケイ素膜が形成される。
【００４４】
［ＭＩＳＦＥＴの製造方法］
図３から図５を参照してＭＩＳＦＥＴの製造方法を説明する。
ゲート絶縁膜の形成方法は、成膜対象Ｓが含む表面Ｓａであって、ガリウムと１５族の元素とを含む半導体から形成された領域を含む表面Ｓａに酸化アルミニウム膜を形成することを含む。また、ゲート絶縁膜の形成方法は、酸化アルミニウム膜における成膜対象Ｓの表面Ｓａに接する面とは反対側の面に、所定の絶縁耐力を有するとともに、酸化アルミニウム膜よりも単位体積当たりの膜中欠陥が小さい、言い換えれば膜中欠陥が少ない絶縁膜を形成することと、を含む。
【００４５】
すなわち、図３が示すように、ゲート絶縁膜の形成方法では、まず、ガリウムと１５族の元素とを含む半導体から形成された領域を含む表面Ｓａを含む成膜対象Ｓを準備する。成膜対象Ｓは、基板５１と、基板５１上に位置するバッファ層５２と、バッファ層５２のうち、基板５１に接する面とは反対側に位置する窒化ガリウム（ｉ‐ＧａＮ）層５３とを備えている。
【００４６】
また、成膜対象Ｓは、窒化ガリウム層５３のうち、バッファ層５２に接する面とは反対側の面に位置する窒化アルミニウム（ＡｌＮ）層５４と、窒化アルミニウム層５４のうち、窒化ガリウム層５３に接する面とは反対側の面に位置する窒化アルミニウムガリウム（ｉ‐Ａｌ０．２６ＧａＮ）層５５を備えている。
【００４７】
基板５１は、例えばケイ素から形成され、バッファ層５２は、例えば基板５１に接する層から順に窒化ガリウム層と窒化アルミニウムガリウム層とから形成されている。
【００４８】
窒化アルミニウムガリウムは、ガリウムと、１５族の元素の一例である窒素とを含む化合物半導体であり、窒化アルミニウムガリウム層５５が、表面Ｓａのうち、半導体から形成された領域を含んでいる。すなわち、半導体から形成された領域は、アルミニウム、ガリウム、および、窒素を含んでいる。
【００４９】
なお、表面Ｓａのうち、半導体から形成された領域は、窒化アルミニウムガリウムに限らず、ガリウムと１５族の元素に加えて、アルミニウムおよびインジウムのいずれか一方をさらに含む半導体から形成されてもよい。こうした半導体には、窒化インジウムガリウム（ＩｎＧａＮ）、および、ヒ化インジウムガリウム（ＩｎＧａＡｓ）を挙げることができる。また、半導体は、窒化ガリウム（ＧａＮ）、および、ヒ化ガリウム（ＧａＡｓ）のいずれかであってもよい。
【００５０】
言い換えれば、成膜対象Ｓにおける窒化アルミニウムガリウム層は、窒化インジウムガリウム層、ヒ化インジウムガリウム層、窒化ガリウム層、および、ヒ化ガリウム層から構成される群から選択されるいずれか１つであってもよい。
【００５１】
また、成膜対象Ｓは、窒化アルミニウムガリウム層５５の一部に形成されたソース電極５６、および、ドレイン電極５７を備えている。ソース電極５６およびドレイン電極５７の形成材料は、金属、あるいは、導電性を有した金属化合物であればよい。ソース電極５６およびドレイン電極５７は、例えば、窒化アルミニウムガリウム層５５に接する層から順に、チタン（Ｔｉ）層、アルミニウム（Ａｌ）層、ニッケル（Ｎｉ）層、および、金（Ａｕ）層から構成される。なお、ソース電極５６の外表面、および、ドレイン電極５７の外表面は、成膜対象Ｓの表面Ｓａに含まれる。
【００５２】
こうした成膜対象Ｓの表面Ｓａに酸化アルミニウム膜６１を形成する。酸化アルミニウム膜６１を形成するときには、上述したＡＬＤ装置１０において、ＡＬＤ法を用いて酸化アルミニウム膜６１を形成する。酸化アルミニウム膜６１は、成膜対象Ｓの表面Ｓａに加えて、窒化アルミニウム層５４のうちで外部に露出した側面と、窒化アルミニウムガリウム層５５のうちで外部に露出した側面とを覆うように形成される。
【００５３】
酸化アルミニウム膜６１を形成する工程では、以下の６つのステップから構成されるサイクルが酸化アルミニウム膜６１の厚さに応じた回数だけ繰り返される。各サイクルにおいて、第１ステップは、第１成膜材料Ｍ１を真空槽１１に供給するステップであり、第２ステップは、パージガスを真空槽１１に供給するステップであり、第３ステップは、第２酸化ガスを真空槽１１に供給するステップである。また、第４ステップは、パージガスを真空槽１１に供給するステップであり、第５ステップは、第１酸化ガスを真空槽１１に供給するステップであり、第６ステップは、パージガスを真空槽１１に供給するステップである。
【００５４】
なお、酸化アルミニウム膜６１を形成する工程では、１ｎｍ以上６ｎｍ以下の厚さを有した酸化アルミニウム膜６１を形成することが好ましい。
【００５５】
酸化アルミニウム膜６１を形成する工程において、成膜対象Ｓの温度は、２５０℃以上５００℃以下であることが好ましく、真空槽１１内の圧力は、１０Ｐａ以上５０Ｐａ以下であることが好ましい。また、第２ステップ、第４ステップ、および、第６ステップにおいて、窒素ガスの流量は、５ｓｃｃｍ以上５０ｓｃｃｍ以下であることが好ましい。
【００５６】
図４が示すように、絶縁膜を形成することでは、酸化ケイ素膜６２を形成する。酸化アルミニウム膜６１のうち、成膜対象Ｓの表面Ｓａに接する面とは反対側の面の全体に酸化ケイ素膜６２を形成する。酸化ケイ素膜６２を形成するときには、上述したプラズマＣＶＤ装置３０において、プラズマＣＶＤ法を用いて酸化ケイ素膜６２を形成する。これにより、酸化アルミニウム膜６１と酸化ケイ素膜６２とから構成されるゲート絶縁膜６０を形成することができる。
【００５７】
酸化アルミニウム膜６１と酸化アルミニウム膜６１よりも単位体積当たりの膜中欠陥が小さい酸化ケイ素膜６２とを積層するため、酸化アルミニウム膜６１を単独で用いる場合と比べて、酸化アルミニウム膜６１の厚さを小さくしても、ゲート絶縁膜６０によって所望の絶縁耐力を得ることができる。これにより、酸化アルミニウム膜６１の体積が小さくなる分、酸化アルミニウム膜６１の有する膜中欠陥を小さくすることができ、結果として、ゲート絶縁膜６０を介して成膜対象Ｓに電圧が繰り返し印加されたときにおいて、閾値電圧の変動を抑えることができる。
【００５８】
なお、酸化アルミニウム膜６１、および、酸化アルミニウム膜６１上に形成する絶縁膜の膜中欠陥は、炭素（Ｃ）および水素（Ｈ）などの膜中不純物による欠陥構造に起因している。各膜における膜中欠陥は、ＳＩＭＳ、ＸＰＳ、および、ＦＴＩＲなどの分析法により評価することができる。
【００５９】
酸化ケイ素膜６２を形成する工程では、１０ｎｍ以上５０ｎｍ以下の厚さを有した酸化ケイ素膜６２を形成することが好ましい。
【００６０】
酸化ケイ素膜６２を形成する工程において、成膜対象Ｓの温度は、２５０℃以上５００℃以下であることが好ましく、真空槽１１内の圧力は、５０Ｐａ以上３００Ｐａ以下であることが好ましく、高周波電源３６が拡散部３５に供給する電力は、１０Ｗ以上３００Ｗ以下であることが好ましい。また、シランガスの流量は、５ｓｃｃｍ以上１００ｓｃｃｍ以下であることが好ましい。また、亜酸化窒素ガスの流量は、５０ｓｃｃｍ以上１０００ｓｃｃｍ以下であることが好ましい。
【００６１】
このように、ゲート絶縁膜６０を形成するときには、ＡＬＤ法を用いて酸化アルミニウム膜６１を形成し、かつ、プラズマＣＶＤ法を用いて酸化ケイ素膜を形成する。そのため、成膜対象Ｓの表面Ｓａに厚さにおけるばらつきの抑えられた酸化アルミニウム膜６１を形成し、また、酸化アルミニウム膜６１の形成にプラズマが用いられる場合と比べて、成膜対象Ｓの表面Ｓａが損傷することが抑えられる。酸化ケイ素膜６２が形成されるときには、成膜対象Ｓの表面Ｓａが酸化アルミニウム膜６１によって覆われているため、酸化ケイ素膜６２を形成するときに成膜対象Ｓがプラズマに曝されることによって、ゲート絶縁膜６０と半導体から形成された表面Ｓａとの界面が損傷することが抑えられる。
【００６２】
図５が示すように、成膜対象Ｓの表面Ｓａと対向する平面視において、ゲート絶縁膜６０上のうち、ソース電極５６とドレイン電極５７との間の部分にゲート電極６３を形成する。ゲート電極６３の形成材料は、金属、あるいは、導電性を有した金属化合物であればよい。ゲート電極６３は、例えば、ゲート絶縁膜６０に接する層から順に金（Ａｕ）層、チタン（Ｔｉ）層、および、白金（Ｐｄ）層から構成される。次いで、成膜対象Ｓの厚さ方向において、ゲート絶縁膜６０のうち、ソース電極５６と重なる部分、および、ドレイン電極５７と重なる部分を除去する。
【００６３】
そして、ソース電極５６のうち、ゲート絶縁膜６０から露出する部分にソース配線パッド６４を形成し、ゲート電極６３のうち、ゲート絶縁膜６０に接する面とは反対側の面にゲート配線パッド６５を形成し、ドレイン電極５７のうち、ゲート絶縁膜６０から露出する部分にドレイン配線パッド６６を形成する。なお、各配線パッドは、金属、または、導電性を有した金属化合物から形成されればよい。各配線パッドは、例えば各電極に接する層から順にＡｕ層とＴｉ層とから構成される。これにより、ＭＩＳＦＥＴ７０を得ることができる。
【００６４】
こうしたＭＩＳＦＥＴ７０において、酸化アルミニウム膜６１は、ガリウムと１５族の元素とを含む半導体の表面に位置し、絶縁膜の一例である酸化ケイ素膜６２は、酸化アルミニウム膜６１における表面に接する面とは反対側の面に位置している。
【００６５】
［試験例］
図６から図１４を参照して試験例を説明する。
［試験例１］
試験例１のＭＩＳＦＥＴを形成するために、以下の構成を有した成膜対象を準備した。すなわち、シリコン基板の１つの面に、バッファ層、ｉ型の窒化ガリウム層、窒化アルミニウム層、および、ｉ型の窒化アルミニウムガリウム層がこの順に積層され、かつ、窒化アルミニウムガリウム層上に、ソース電極とドレイン電極とを有する成膜対象を準備した。なお、バッファ層として、シリコン基板に接する層から順に窒化ガリウム層と、窒化アルミニウムガリウム層とを形成した。また、ソース電極およびドレイン電極の各々として、窒化アルミニウムガリウム層に接する層から順に、チタン層、アルミニウム層、ニッケル層、および、金層から構成される電極を形成した。
【００６６】
なお、５００μｍの厚さを有したシリコン基板を準備し、バッファ層である窒化ガリウム層と窒化アルミニウムガリウム層との積層体における合計の厚さが５μｍであるように形成した。また、ｉ型の窒化ガリウム層を１μｍの厚さで形成し、窒化アルミニウム層を１ｎｍの厚さで形成し、ｉ型の窒化アルミニウムガリウム層を２５ｎｍの厚さで形成した。
【００６７】
次いで、以下の６つのステップから構成されるサイクルを１６０回繰り返すことによって、ＡＬＤ法を用いて１５ｎｍの厚さを有する酸化アルミニウム膜を形成した。
【００６８】
［ＡＬＤサイクル］
・第１ステップ  第１成膜材料Ｍ１の供給  ０．０１５秒
・第２ステップ  パージガスの供給                ５秒
・第３ステップ  第２酸化ガスの供給      ０．０１５秒
・第４ステップ  パージガスの供給                ５秒
・第５ステップ  第１酸化ガスの供給        ０．１５秒
・第６ステップ  パージガスの供給              １０秒
【００６９】
なお、第２ステップ、第４ステップ、および、第６ステップにおいて、パージガスの流量を２０ｓｃｃｍに設定した。
【００７０】
また、第１ステップから第６ステップにわたり、真空槽内の圧力を３０Ｐａに設定し、成膜対象の温度を３００℃に設定した。
【００７１】
次いで、プラズマＣＶＤ法を用いて、酸化アルミニウム膜上に２０ｎｍの厚さを有した酸化ケイ素膜を形成することによって、酸化アルミニウム膜と酸化ケイ素膜とから構成されるゲート絶縁膜を形成した。
【００７２】
このとき、シランガスの流量を１０ｓｃｃｍに設定し、亜酸化窒素ガスの流量を５００ｓｃｃｍに設定した。また、真空槽内の圧力を１００Ｐａに設定し、成膜対象の温度を３５０℃に設定し、高周波電源の出力を３０Ｗに設定した。
【００７３】
そして、金（Ａｕ）層、チタン（Ｔｉ）層、および、白金（Ｐｄ）層によりゲート電極を形成し、ゲート絶縁膜のうち、成膜対象の厚さ方向において、ソース電極に重なる部分と、ドレイン電極に重なる部分とを除去した。次いで、ソース電極に接続するソース配線パッド、ゲート電極に接続するゲート配線パッド、および、ドレイン電極に接続するドレイン配線パッドをそれぞれ金（Ａｕ）層およびチタン（Ｔｉ）層により形成した。これにより、試験例１のＭＩＳＦＥＴを得た。
【００７４】
［試験例２］
酸化アルミニウム膜を形成するときに、上述したサイクルを１０７回繰り返すことによって、１０ｎｍの厚さを有する酸化アルミニウム膜を形成した以外は、試験例１と同じ方法によって試験例２のＭＩＳＦＥＴを得た。
【００７５】
［試験例３］
酸化アルミニウム膜を形成するときに、上述したサイクルを８５回繰り返すことによって、８ｎｍの厚さを有する酸化アルミニウム膜を形成した以外は、試験例１と同じ方法によって試験例３のＭＩＳＦＥＴを得た。
【００７６】
［試験例４］
酸化アルミニウム膜を形成するときに、上述したサイクルを６４回繰り返すことによって、６ｎｍの厚さを有する酸化アルミニウム膜を形成した以外は、試験例１と同じ方法によって試験例４のＭＩＳＦＥＴを得た。
【００７７】
［試験例５］
酸化アルミニウム膜を形成するときに、上述したサイクルを４３回繰り返すことによって、４ｎｍの厚さを有する酸化アルミニウム膜を形成した以外は、試験例１と同じ方法によって試験例５のＭＩＳＦＥＴを得た。
【００７８】
［試験例６］
酸化アルミニウム膜を形成するときに、上述したサイクルを２１回繰り返すことによって、２ｎｍの厚さを有する酸化アルミニウム膜を形成した以外は、試験例１と同じ方法によって試験例６のＭＩＳＦＥＴを得た。
【００７９】
［試験例７］
酸化アルミニウム膜を形成するときに、上述したサイクルを１１回繰り返すことによって、１ｎｍの厚さを有する酸化アルミニウム膜を形成した以外は、試験例１と同じ方法によって試験例７のＭＩＳＦＥＴを得た。
【００８０】
［試験例８］
酸化アルミニウム膜を形成するときに、上述したサイクルを２１３回繰り返すことによって、２０ｎｍの厚さを有する酸化アルミニウム膜を形成し、かつ、酸化ケイ素膜を形成しない以外は、試験例１と同じ方法によって試験例８のＭＩＳＦＥＴを得た。
【００８１】
［試験例９］
酸化アルミニウム膜を形成しない以外は、試験例１と同じ方法によって試験例９のＭＩＳＦＥＴを得た。
【００８２】
［閾値電圧の測定］
試験例１から試験例９のＭＩＳＦＥＴにおいて、ゲート電極に直流電圧を印加するときに、電圧値を−２０Ｖから８Ｖに向けて変更し、−２０Ｖから８Ｖの範囲において、ドレイン電流（ｍＡ／ｍｍ）を測定した。各試験例のＭＩＳＦＥＴにおいて、ゲート電極に対して最初に電圧を印加したときのドレイン電流と、ゲート電極に対して２回目に電圧を印加したときのドレイン電流とを測定した。なお、各試験例のＭＩＳＦＥＴにおいて、ドレイン電流が１０−２ｍＡ／ｍｍであるときのゲート電圧を閾値電圧に設定した。
【００８３】
各試験例のＭＩＳＦＥＴにおけるドレイン電流の測定結果は、図６から図１４に示す通りであった。なお、図６から図１４では、ゲート電極に対して最初に電圧を印加したときのドレイン電流が実線で示され、ゲート電極に対して２回目に電圧を印加したときのドレイン電流が破線で示されている。なお、以下では、最初に電圧を印加したときの閾値電圧を第１閾値電圧とし、２回目に電圧を印加したときの閾値電圧を第２閾値電圧とする。また、各試験例のＭＩＳＦＥＴでは、３回目以降に電圧を印加したときの閾値電圧は、第２閾値電圧とほぼ等しいことが認められている。
【００８４】
すなわち、図６が示すように、試験例１のＭＩＳＦＥＴでは、第１閾値電圧が−６．２Ｖであり、第２閾値電圧が−３．７Ｖであることが認められた。そして、第１閾値電圧と第２閾値電圧との差が、２．５Ｖであることが認められた。
【００８５】
図７が示すように、試験例２のＭＩＳＦＥＴでは、第１閾値電圧が−５．４Ｖであり、第２閾値電圧が−３．４Ｖであることが認められた。そして、第１閾値電圧と第２閾値電圧との差が、２．０Ｖであることが認められた。
【００８６】
図８が示すように、試験例３のＭＩＳＦＥＴでは、第１閾値電圧が、−４．７Ｖであり、第２閾値電圧が−２．７Ｖであることが認められた。そして、第１閾値電圧と第２閾値電圧との差が、２．０Ｖであることが認められた。
【００８７】
図９が示すように、試験例４のＭＩＳＦＥＴでは、第１閾値電圧が、−４．９Ｖであり、第２閾値電圧が−３．８Ｖであることが認められた。そして、第１閾値電圧と第２閾値電圧との差が、１．１Ｖであることが認められた。
【００８８】
図１０が示すように、試験例５のＭＩＳＦＥＴでは、第１閾値電圧が、−４．４Ｖであり、第２閾値電圧が−３．８Ｖであることが認められた。そして、第１閾値電圧と第２閾値電圧との差が、０．６Ｖであることが認められた。
【００８９】
図１１が示すように、試験例６のＭＩＳＦＥＴでは、第１閾値電圧が、−４．０Ｖであり、第２閾値電圧が−３．５Ｖであることが認められた。そして、第１閾値電圧と第２閾値電圧との差が、０．５Ｖであることが認められた。
【００９０】
図１２が示すように、試験例７のＭＩＳＦＥＴでは、第１閾値電圧が、−３．５Ｖであり、第２閾値電圧が−３．５Ｖであることが認められた。そして、第１閾値電圧と第２閾値電圧との差が、０Ｖであることが認められた。
【００９１】
図１３が示すように、試験例８のＭＩＳＦＥＴでは、第１閾値電圧が−５．３Ｖであり、第２閾値電圧が−０．８Ｖであることが認められた。そして、第１閾値電圧と第２閾値電圧との差が、４．５Ｖであることが認められた。
【００９２】
図１４が示すように、試験例９のＭＩＳＦＥＴでは、第１閾値電圧が−３．０Ｖであり、第２閾値電圧が−４．５Ｖであることが認められた。そして、第１閾値電圧と第２閾値電圧との差が、−１．５Ｖであることが認められた。
【００９３】
このように、試験例１から試験例７のＭＩＳＦＥＴによれば、試験例８のＭＩＳＦＥＴに比べて、ゲート電極に電圧を繰り返し印加したときにおいて、閾値電圧の変動が抑えられることが認められた。すなわち、ゲート絶縁膜が酸化アルミニウム膜と酸化ケイ素膜とから構成されるＭＩＳＦＥＴによれば、ゲート絶縁膜が酸化アルミニウム膜のみから形成されるＭＩＳＦＥＴに比べて、ゲート電極に電圧を繰り返し印加したときにおいて、閾値電圧の変動が抑えられることが認められた。
【００９４】
また、試験例４から試験例７のＭＩＳＦＥＴによれば、試験例９のＭＩＳＦＥＴに比べて、ゲート電極に電圧を繰り返し印加したときにおいて、閾値電圧の変動が抑えられることが認められた。すなわち、ゲート絶縁膜が酸化アルミニウム膜と酸化ケイ素膜とから構成されるＭＩＳＦＥＴによれば、ゲート絶縁膜が酸化ケイ素膜のみから形成されるＭＩＳＦＥＴに比べて、ゲート電極に電圧を繰り返し印加したときにおいて、閾値電圧の変動が抑えられることが認められた。
【００９５】
つまり、試験例４から試験例７のＭＩＳＦＥＴによれば、閾値電圧の変動がより抑えられ、また、試験例５から試験例７のＭＩＳＦＥＴによれば、閾値電圧の変動がさらに抑えられることが認められた。すなわち、酸化アルミニウム膜と酸化ケイ素膜とから構成されるゲート絶縁膜において、閾値変動を抑える上では、酸化アルミニウム膜の厚さが１ｎｍ以上６ｎｍ以下であることが好ましく、酸化アルミニウムの厚さが１ｎｍ以上４ｎｍ以下であることがより好ましいことが認められた。
【００９６】
以上説明したように、ゲート絶縁膜の形成方法およびゲート絶縁膜における一実施形態によれば、以下に列挙する効果を得ることができる。
（１）酸化アルミニウム膜６１と酸化アルミニウム膜６１よりも単位体積当たりの膜中欠陥が小さい膜とを積層するため、酸化アルミニウム膜６１を単独で用いる場合と比べて、酸化アルミニウム膜６１の厚さを小さくしても、酸化アルミニウム膜６１と絶縁膜とから構成されるゲート絶縁膜６０によって所望の絶縁耐力を得ることができる。これにより、酸化アルミニウム膜６１の体積が小さくなる分、酸化アルミニウム膜６１の有する膜中欠陥を小さくすることができ、結果として、ゲート絶縁膜６０を介して成膜対象Ｓに電圧が繰り返し印加されたときにおいて、閾値電圧の変動を抑えることができる。
【００９７】
（２）酸化ケイ素膜６２は、所望の絶縁耐力を有し、かつ、酸化アルミニウム膜６１よりも単位体積当たりの膜中欠陥の小さい絶縁膜であるため、ゲート絶縁膜６０を介して成膜対象Ｓに電圧が繰り返し印加されたときにおいて、閾値電圧の変動を抑えることができる。
【００９８】
（３）酸化アルミニウム膜６１の厚さが１ｎｍ以上６ｎｍ以下の範囲に含まれることによって、成膜対象Ｓの表面Ｓａと酸化アルミニウム膜６１との界面における欠陥を減らしつつ、ゲート絶縁膜６０を介して成膜対象に電圧が繰り返し印加されたときにおいて、閾値電圧の変動が顕著に抑えられる。
【００９９】
なお、上述した実施形態は、以下のように適宜変更して実施することができる。
・酸化アルミニウム膜６１は、上述したＡＬＤ法に限らず、ＣＶＤ法、真空蒸着法、および、スパッタ法などを用いて形成してもよい。また、酸化ケイ素膜６２は、上述したプラズマＣＶＤ法に限らず、熱ＣＶＤ法、ＡＬＤ法、真空蒸着法、および、スパッタ法などを用いて形成してもよい。こうした構成であっても、ゲート絶縁膜６０が、酸化アルミニウム膜６１と酸化ケイ素膜６２とから構成される以上は、上述した（１）と同等の効果を得ることはできる。
【０１００】
・酸化アルミニウム膜６１上に形成される絶縁膜は、上述した酸化ケイ素膜６２に限らず、窒化ケイ素膜、酸化ハフニウム膜、および、酸化ジルコニウム膜から構成される群から選択されるいずれか１つであってもよい。
【０１０１】
こうした構成によれば、以下の記載の効果を得ることができる。
（４）窒化ケイ素膜、酸化ハフニウム膜、および、酸化ジルコニウム膜のいずれかを絶縁膜として用いることによって、所望の絶縁耐力を有し、かつ、ゲート絶縁膜の全てが酸化アルミニウム膜で形成された場合と比べて、単位体積当たりの膜中欠陥の小さいゲート絶縁膜を得ることができる。
【符号の説明】
【０１０２】
１０…ＡＬＤ装置、１１，３１…真空槽、１２，３３…支持部、１３，３４…加熱部、１４，３７…排気部、２１，４１…第１配管、２１ａ…第１バルブ、２２…第２配管、２２ａ…第２バルブ、２３…第３配管、２３ａ…第３バルブ、２４…第４配管、２４ａ…第４バルブ、２５…第１貯蔵部、２６…第２貯蔵部、２７…第１温調部、２８…第２温調部、３０…プラズマＣＶＤ装置、３２…導入部、３５…拡散部、３６…高周波電源、４２…シリコンソースガス供給部、４３…酸素含有ガス供給部、５１…基板、５２…バッファ層、５３…窒化ガリウム層、５４…窒化アルミニウム層、５５…窒化アルミニウムガリウム層、５６…ソース電極、５７…ドレイン電極、６０…ゲート絶縁膜、６１…酸化アルミニウム膜、６２…酸化ケイ素膜、６３…ゲート電極、６４…ソース配線パッド、６５…ゲート配線パッド、６６…ドレイン配線パッド、７０…ＭＩＳＦＥＴ、Ｍ１…第１成膜材料、Ｓ…成膜対象、Ｓａ…表面。
【図１】
2018129354.tif 000003
【図２】
2018129354.tif 000004
【図３】
2018129354.tif 000005
【図４】
2018129354.tif 000006
【図５】
2018129354.tif 000007
【図６】
2018129354.tif 000008
【図７】
2018129354.tif 000009
【図８】
2018129354.tif 000010
【図９】
2018129354.tif 000011
【図１０】
2018129354.tif 000012
【図１１】
2018129354.tif 000013
【図１２】
2018129354.tif 000014
【図１３】
2018129354.tif 000015
【図１４】
2018129354.tif 000016