(57)【要約】【課題】額縁領域が狭小化し表示品位が向上する液晶表示装置の提供を目的とする。【解決手段】本発明の液晶表示パネルは、液晶を挟持して対向配置される２枚の基板のうち一方の基板上に、第１方向に配列される複数の第１配線と、第２方向に配列される複数の第２配線と、第１方向に配列され複数の第２配線に接続される複数の第３配線と、複数の第１配線と複数の第２配線との交差位置に対応して配置される複数の画素と、複数の第１配線の各々に接続する第１ドライバＩＣと、複数の第３配線の各々に接続する第２ドライバＩＣとを備える。各画素は、下部電極と、複数のスリットを含み下部電極上に絶縁膜を介して設けられる上部電極と、複数のスリットの形成方向に応じて配向分割される複数のドメインとを含む。下部電極または上部電極のいずれか一方は画素電極で、他方はコモン電極である。各第３配線は平面視において各ドメイン間の境界に配線される。【選択図】図１
2018124322.tif 000002
【特許請求の範囲】
【請求項１】
液晶を挟持して対向配置される２枚の基板のうち一方の前記基板上に、
第１方向に配列される複数の第１配線と、
第２方向に配列される複数の第２配線と、
前記第１方向に配列され、前記複数の第２配線に接続される複数の第３配線と、
前記複数の第１配線と前記複数の第２配線との交差位置に対応してマトリクス状に配置され表示領域を形成する複数の画素と、
前記表示領域の外側に設けられ、前記複数の第１配線の各々に接続し、各前記第１配線に接続される各前記画素が含むスイッチング素子を制御する第１ドライバＩＣと、
前記表示領域の外側に設けられ、前記複数の第３配線の各々に接続し、各前記第３配線を介して、各前記第２配線に接続される各前記画素が含む前記スイッチング素子を制御する第２ドライバＩＣとを備え、
各前記画素は、
下部電極と、
前記一方の基板の面内の複数の方向に延在して形成される複数のスリットを含み、前記下部電極上に絶縁膜を介して設けられる上部電極と、
前記一方の基板の前記面内に位置し、前記複数のスリットの形成方向に応じて配向分割される複数のドメインとを含み、
前記下部電極または前記上部電極のいずれか一方は、前記スイッチング素子に接続される画素電極で、他方は共通電位を印加するコモン電極であり、
各前記第３配線は、平面視において、各前記ドメイン間の境界に配線される液晶表示パネル。
【請求項２】
前記上部電極の前記複数のスリットは、前記複数の第１配線が延伸する方向と前記複数の第２配線が延伸する方向とは異なる方向に延在し、かつ、各前記ドメイン間の前記境界に対して線対称に形成され、
前記境界は前記複数の第１配線と平行である請求項１に記載の液晶表示パネル。
【請求項３】
前記複数の第２配線の本数が、前記複数の第１配線の本数よりも多く、
前記複数の第３配線の一部は、前記複数の第１配線の隣に並行して配線される請求項１または請求項２に記載の液晶表示パネル。
【請求項４】
前記コモン電極に接続する少なくとも１本のコモン配線をさらに備え、
前記コモン配線は、平面視において、少なくとも１つの前記境界に配線される請求項１から請求項３のいずれか一項に記載の液晶表示パネル。
【請求項５】
前記コモン配線は、前記複数の第１配線の隣に並行して配線される請求項４に記載の液晶表示パネル。
【請求項６】
前記表示領域の外側に設けられ、前記複数の第１配線と前記第１ドライバＩＣとを接続する複数の第１引き出し配線と、
前記表示領域の外側に設けられ、前記複数の第３配線と前記第２ドライバＩＣとを接続する複数の第２引き出し配線とをさらに備え、
前記複数の第１引き出し配線の各々の一端は、前記表示領域の外形をなす一辺側にて前記複数の第１配線の各々の一端に接続し、
前記複数の第２引き出し配線の各々の一端は、前記表示領域を挟んで前記一辺に対向する他辺側にて前記複数の第３配線の各々の一端に接続する請求項１から請求項５のいずれか一項に記載の液晶表示パネル。
【請求項７】
請求項１から請求項６のいずれか一項に記載の液晶表示パネルと、
前記液晶表示パネルに照明光を照射するバックライトとを備える液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示パネルおよび液晶表示装置に関し、特に画素の開口率の低下を抑えつつ額縁幅を狭小化する技術に関する。
【背景技術】
【０００２】
現在、液晶、エレクトロルミネッセンス等の原理を利用した薄型平面形状の表示装置が広く使用されている。これら表示装置を代表する液晶表示装置は、薄型、軽量であるだけでなく、低電圧駆動できるという特徴を有する。液晶表示装置は、主要部を構成する２枚の基板の間に液晶を封入した液晶表示パネルから成り、一方の基板は複数の画素がマトリクス状に配置されて表示領域を構成するアレイ基板、もう一方は各画素に対応したカラーフィルタやブラックマトリクス（遮光膜）が設けられた対向基板（カラーフィルタ基板）である。
【０００３】
薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）型液晶表示装置は、クロストークの少ない、表示品位の高い映像を提供する。これは、アレイ基板上の各画素にスイッチング素子であるＴＦＴが設けられ、各画素が独立に液晶を駆動する電圧を保持できるからである。ＴＦＴは、そのＯＮ／ＯＦＦを制御する走査配線であるゲート配線と、画像信号入力用の信号配線であるソース配線とに接続されている。各画素は、通常、それらゲート配線とソース配線とによって囲まれている。また、アレイ基板上の表示領域の周辺に位置する額縁領域には、ゲート配線またはソース配線とドライバＩＣとを接続するための引き出し配線が設けられる。
【０００４】
近年、薄型の液晶表示装置が広く利用される一方、要求される製品の機能、形態も多様化している。そのため、携帯端末用表示装置、車載用表示装置を中心に、デザイン性向上を目的として、非表示領域である額縁領域が狭小化された液晶表示装置の要望が高まっている。
【０００５】
しかし、従来通り、額縁領域に等ピッチのゲート配線に接続する引き出し配線が配置される場合、その額縁領域には、ゲート配線幅とゲート配線間隔との和にゲート配線本数を乗じて算出される領域以上のサイズを有することが必要となる。
【０００６】
特許文献１には、ベゼル幅すなわち額縁領域を小さくした液晶ディスプレイ装置が開示されている。その液晶ディスプレイ装置が含む液晶表示パネルの面内において、第１ゲートライン（ゲート配線）とデータライン（ソース配線）とは垂直方向に隣接して並行配置されている。また、水平方向には、その第１ゲートラインと交差しかつ接続する第２ゲートライン（ゲート配線）が形成されている。垂直方向に形成された第１ゲートラインとデータラインとは、ベゼル領域に設けられたゲートリンクライン（引き出し配線）を通じて、表示領域周辺の一辺に形成されたドライブＩＣに接続される。このような構成により、液晶表示パネルの左右の非表示領域に形成されていたリンクラインとゲートドライブＩＣが削除されることにより、ベゼル幅が狭小化されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１４−１１９７４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、それら隣接して並行配置されたゲート配線（第１ゲートライン）およびソース配線（データライン）は、光を透過しない。また、それら配線によるバックライト光または表示装置周辺の環境光の反射を防ぐため、カラーフィルタ基板に形成したブラックマトリクスでそれら配線を覆う必要がある。その結果、ゲート配線とソース配線とを隣接して並行配置した画素の開口率は、１本のソース配線を画素に対して縦方向に配置した画素の開口率よりも、大きく低下する。さらには、画素周辺に並行して設置されているゲート配線とソース配線との間に寄生容量が発生し、表示品位が低下する。
【０００９】
以上のように、従来の液晶表示装置は、ゲート配線に接続される引き出し配線およびドライバＩＣが額縁領域の左右に設置されるため、額縁領域の狭小化を妨げる。また、特許文献１に記載の液晶ディスプレイ装置においては、画素の開口率が低下する、または、寄生容量による表示品位の低下が発生する。
【００１０】
本発明は上記のような課題を解決するためになされたものであり、額縁領域の狭小化が可能であり表示品位が向上する液晶表示パネルの提供を目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る液晶表示パネルは、液晶を挟持して対向配置される２枚の基板のうち一方の基板上に、第１方向に配列される複数の第１配線と、第２方向に配列される複数の第２配線と、第１方向に配列され、複数の第２配線に接続される複数の第３配線と、複数の第１配線と複数の第２配線との交差位置に対応してマトリクス状に配置され表示領域を形成する複数の画素と、表示領域の外に設けられ、複数の第１配線の各々に接続して、各第１配線に接続される各画素が含むスイッチング素子を制御する第１ドライバＩＣと、表示領域の外に設けられ、複数の第３配線の各々に接続し、各第３配線を介して、各第２配線に接続される各画素が含むスイッチング素子を制御する第２ドライバＩＣとを備える。各画素は、下部電極と、一方の基板の面内の複数の方向に延在して形成される複数のスリットを含み、下部電極上に絶縁膜を介して設けられる上部電極と、一方の基板の面内に位置し、複数のスリットの形成方向に応じて液晶が配向分割される複数のドメインとを含む。下部電極または上部電極のいずれか一方は、スイッチング素子に接続される画素電極で、他方は共通電位を印加するコモン電極である。各第３配線は、平面視において、各ドメイン間の境界に配線される。
【発明の効果】
【００１２】
本発明によれば、額縁領域の狭小化が可能であり表示品位が向上する液晶表示パネルの提供が可能となる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１における液晶表示パネルの構成を模式的に示す図である。
【図２】実施の形態１における液晶表示パネルが含む画素の等価回路図である。
【図３】実施の形態１における画素の構成を模式的に示す平面図である。
【図４】実施の形態１における画素の構成を模式的に示す断面図である。
【図５】実施の形態２における画素の構成を模式的に示す平面図である。
【図６】実施の形態３における画素の構成を模式的に示す平面図である。
【図７】実施の形態１から３のいずれかにおける液晶表示パネルの構成を模式的に示す図である。
【図８】実施の形態４における液晶表示パネルの構成を模式的に示す図である。
【発明を実施するための形態】
【００１４】
本発明に係る液晶表示パネルおよび液晶表示装置の実施の形態を説明する。以下に記載する各実施の形態では、フリンジ・フィールド・スイッチング（ＦＦＳ；Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）により液晶駆動を行う液晶表示装置を例に説明する。
【００１５】
＜実施の形態１＞
図１は、実施の形態１における液晶表示パネル９０およびその液晶表示パネル９０を含む液晶表示装置１００の構成を模式的に示す図である。液晶表示装置１００は、主要部である液晶表示パネル９０等から構成される。液晶表示パネル９０を構成する２枚の基板の間には液晶が封入されている。それら２枚の基板は、一方がアレイ基板１０であり、他方が対向基板２０である。
【００１６】
アレイ基板１０上には、水平方向に所定の間隔を有して配列される複数のソース配線２と、その水平方向に直交する垂直方向に所定の間隔を有して配列される複数の水平ゲート配線１とが配線される。それら複数のソース配線２と複数の水平ゲート配線１との交差位置に対応して、複数の画素３０がマトリクス状に配置される。
【００１７】
さらに、水平方向に所定の間隔を有して配列され、水平ゲート配線１に接続する複数の垂直ゲート配線３が配線される。各垂直ゲート配線３と各水平ゲート配線１とは、コンタクト部４にて接続される。１本の垂直ゲート配線３は、１本の水平ゲート配線１に接続する。１本の垂直ゲート配線３が複数の水平ゲート配線１に接続することはない。つまり、各水平ゲート配線１と各垂直ゲート配線３とは一対一に接続される。なお、図１では、各水平ゲート配線１と各垂直ゲート配線３とは一対一に接続される場合を説明したが、必ずしもこの形態に限定されない。複数の垂直ゲート配線３と１本の水平ゲート配線１とが接続される形態でもよい。この場合、複数の垂直ゲート配線３の抵抗が軽減される。
【００１８】
アレイ基板１０の面内は、複数の画素３０によって形成される表示領域５０と、表示領域５０の外側に位置する額縁領域５５とに大別される。本実施の形態１においては、ソースドライバＩＣ５とゲートドライバＩＣ６とが、表示領域５０の外形をなす一辺５０ａの外側に位置する額縁領域５５に実装されている。ソースドライバＩＣ５は複数のソース引き出し配線１３に接続する。複数のソース配線２の各々の一端は、各ソース引き出し配線１３を介してソースドライバＩＣ５の出力部に接続される。ゲートドライバＩＣ６は複数のゲート引き出し配線１４に接続する。複数の垂直ゲート配線３の各々の一端は、各ゲート引き出し配線１４を介して、ゲートドライバＩＣ６の出力部に接続される。すなわち、ゲートドライバＩＣ６は、各垂直ゲート配線３を介して各水平ゲート配線１に接続する。
【００１９】
なお、図１は、説明の簡略化のため、複数のソース配線２、複数の水平ゲート配線１、複数の垂直ゲート配線３、複数のソース引き出し配線１３、複数のゲート引き出し配線１４および複数の画素３０のそれぞれ一部のみを図示している。また、ゲートドライバＩＣ６およびソースドライバＩＣ５の入力部、および、その入力部が有する複数の接続端子に接続される入力配線の図示は省略している。
【００２０】
対向基板２０は、アレイ基板１０の表示領域５０上に液晶（図示せず）を介して対向配置される。以下、図示は省略するが、対向基板２０には、カラーフィルタやブラックマトリクス等が設けられている。
【００２１】
液晶表示パネル９０の両面には、偏光板や位相差板が必要に応じて設けられる。液晶表示装置１００は、上記の液晶表示パネル９０、その液晶表示パネル９０に照明光を照射する背面光源（バックライト）、外部回路および筐体等を備える。
【００２２】
図２は、複数の画素３０のうちコンタクト部４の周辺に位置する画素３０ａおよび画素３０ｂの等価回路図である。上述したように、複数の水平ゲート配線１（水平ゲート配線１ａ、１ｂ、１ｃ）と、複数のソース配線２（ソース配線２ａ、２ｂ）とは交差して配線される。画素３０ａおよび画素３０ｂは、それら複数の水平ゲート配線１と、複数のソース配線２とに囲まれて位置する。垂直ゲート配線３は、ソース配線２ａとソース配線２ｂとの間に、配線され、コンタクト部４を介して水平ゲート配線１ｂに接続する。すなわち垂直ゲート配線３は、画素３０ｂ内を縦断して配線される。
【００２３】
各画素３０は、スイッチング素子であるＴＦＴ７ａと容量７ｂとを含む。ここでは、画素３０ｂ内における各部の接続構成を説明する。水平ゲート配線１ｃはＴＦＴ７ａのゲート電極に接続される。ソース配線２ａは、ＴＦＴ７ａのソース電極に接続される。ＴＦＴ７ａのドレイン電極は容量７ｂに接続する。このような接続により、ＴＦＴ７ａのスイッチング動作は上記のソースドライバＩＣ５とゲートドライバＩＣ６とにより制御される。
【００２４】
各画素３０は、図２において図示は省略するが、画素電極をさらに含む。画素電極は、ＴＦＴ７ａのドレインと容量７ｂとの間に形成される。また、各画素３０には、画素電極に対向してコモン電極が設けられる。画素電極とコモン電極とによって形成されるフリンジ電界が液晶を駆動する。
【００２５】
図３は、複数の画素３０のうちコンタクト部４の周辺に位置する画素３０ａおよび画素３０ｂの構成を拡大して示した平面図である。図３において、積層構造を有する画素３０ａおよび画素３０ｂの各層における電極等の平面配置は重ね書きされている。図２に示したＴＦＴ７ａは、図３において各画素３０の面内の角に形成されている。
【００２６】
図４は、図３において示すラインＡ−Ａ’における断面図である。アレイ基板１０は、ガラスやプラスチック等の絶縁性を有する透明基板２１上に、ＴＦＴ７ａ、画素電極８およびコモン電極が形成されてなる。図２に示したＴＦＴ７ａは、ゲート電極２２、絶縁膜２３、半導体層２４、ソース電極２５およびドレイン電極２６が積層されて構成される。
【００２７】
また、図３に示すように、各水平ゲート配線１と各ソース配線２とは、交差部２ｊにおいて交差する。交差部２ｊにおいて、各水平ゲート配線１と各ソース配線２とは、絶縁膜を介して設けられているため、両者は短絡しない。また、各水平ゲート配線１と各垂直ゲート配線３とは交差部３ｊにおいて交差する。各水平ゲート配線１と各垂直ゲート配線３とは絶縁膜を介して異なるレイヤーに形成されるため、交差部３ｊにおいて各垂直ゲート配線３と各水平ゲート配線１とは短絡しない。
【００２８】
その一方で、各垂直ゲート配線３と各水平ゲート配線１とはコンタクト部４にて短絡する。そのコンタクト部４は、例えば、各水平ゲート配線１と各垂直ゲート配線３との間の絶縁膜に設けられたコンタクトホールに導電性を有する材料が充填されてなる。しかし、コンタクト部４の構造は、これに限定されるものではない。例えば、各水平ゲート配線１と各垂直ゲート配線３とにコンタクトホールを形成後、別の導電パターンにより両者を接続してもよい。上記のコンタクト部４はバックライト光の透過を妨げるため、各画素３０の開口領域外に配置される。
【００２９】
図４に示すように、ＴＦＴ７ａの隣には画素電極８とコモン電極９とが設けられる。本実施の形態１においては、透明基板２１に近い方、つまり下側に設けられる下部電極が画素電極８である。その画素電極８はＴＦＴ７ａのドレイン電極２６に直接接続されている。
【００３０】
下部電極の上側に設けられる上部電極がコモン電極９である。コモン電極９は、画素電極８上に絶縁膜２３を介して設けられる。図３に示すように、コモン電極９は、ＴＦＴ７ａが位置する領域には形成されていない。図示は省略するが、積層方向において、コモン電極９と各水平ゲート配線１との間およびコモン電極９と各ソース配線２との間には絶縁膜が設けられており、それらが短絡することはない。
【００３１】
図３に示すように、コモン電極９には開口部である複数のスリット１１が形成され、その複数のスリット１１はアレイ基板１０の面内の複数の方向に延在する。本実施の形態１においては、複数のスリット１１は、各ソース配線２および各水平ゲート配線１が延伸する方向とは異なる２方向に延在して形成される。各画素３０は、一方の方向に延在する複数のスリット１１が配置される第１ドメイン４０と、他方の方向に延在する複数のスリット１１が配置される第２ドメイン４１とを含む。
【００３２】
第１ドメイン４０と第２ドメイン４１との境界４５は、ソース配線２に対して平行に位置する。複数のスリット１１は、その境界４５に対して線対称に形成される。つまり、第１ドメイン４０内の各スリット１１と、第２ドメイン４１内の各スリット１１とは、境界４５に対し、所定の角度で対称に傾斜して形成される。以上のように、コモン電極９には、複数のスリット１１が形成され、境界４５が規定される。なお、第１ドメイン４０の複数のスリット１１と第２ドメイン４１の複数のスリット１１とは、つながって形成されてもよい。
【００３３】
上記の各垂直ゲート配線３は、平面視において、第１ドメイン４０と第２ドメイン４１との境界４５に配線される。各垂直ゲート配線３とコモン電極９とは、積層方向において絶縁膜で絶縁されており、両者は短絡しない。
【００３４】
また、コモン電極９は、複数のスリット１１およびＴＦＴ７ａが位置する領域を除いて表示領域５０内に形成されており、その表示領域５０内において同一層からなる。
【００３５】
画素電極８には、表示に寄与する映像データ信号の電位が、ソース配線２とソース電極２５とを介して印加される。コモン電極９には、各画素３０に対し共通な電位である共通電位（基準電位ともいう）が印加される。画素電極８とコモン電極９との間には電位差が生じ、各スリット１１の形状に応じたフリンジ電界が形成される。対向基板２０とアレイ基板１０との間に挟持された液晶は、そのフリンジ電界によって配向が制御される。液晶の配向が適切に制御されることにより液晶表示装置１００に映像または画像が表示される。
【００３６】
フリンジ電界が形成される方向、つまり、液晶の配向が制御される方向は、各スリット１１の形成方向に依存する。本実施の形態１の液晶表示パネル９０は、その面内に、２つの異なる方向に複数のスリット１１が形成されている。液晶表示パネル９０は、その複数のスリット１１の形成方向に応じて配向分割される第１ドメイン４０および第２ドメイン４１を含む。すなわち、液晶表示パネル９０は、マルチドメイン（配向分割）化がなされている。この配向分割により、任意の方向において、色変化が少なくなり、液晶表示パネル９０の視野角特性が向上する。しかしながら、各ドメイン間の境界４５付近は、液晶の配向を制御することが難しく、バックライト光が透過しない無効領域である。したがって、境界４５に各垂直ゲート配線３を配線したとしても、各画素３０の開口率は実質的に低下しない。このように、液晶表示パネル９０は、各画素３０に含まれる各ドメイン間の境界４５に、開口率を低下させる要因となる配線が配置されることを特徴とする。
【００３７】
各ソース配線２の隣に並行して各垂直ゲート配線３を配置した液晶表示パネルに比べて、本実施の形態１の液晶表示パネル９０は、各画素３０の開口率の低下を抑制しながら、各垂直ゲート配線３を配線できる。本実施の形態１の液晶表示パネル９０およびその液晶表示パネル９０を搭載した液晶表示装置１００は、左右の額縁領域の狭小化を可能にしながら、表示品位の高い映像を提供することができる。
【００３８】
以上をまとめると、本実施の形態１における液晶表示パネル９０は、液晶を挟持して対向配置される２枚の基板のうち一方の基板（アレイ基板１０）上に、第１方向（水平方向）に配列される複数の第１配線（複数のソース配線２）と、第２方向（垂直方向）に配列される複数の第２配線（複数の水平ゲート配線１）と、第１方向（水平方向）に配列され複数の第２配線（複数の水平ゲート配線１）に接続される複数の第３配線（複数の垂直ゲート配線３）とを含む。
【００３９】
また、液晶表示パネル９０は、複数の第１配線（複数のソース配線２）と複数の第２配線（複数の水平ゲート配線１）との交差位置に対応してマトリクス状に配置され表示領域５０を形成する複数の画素３０と、表示領域５０の外に設けられ複数の第１配線（複数のソース配線２）の各々に接続し、各第１配線（各ソース配線２）に接続される各画素３０が含むスイッチング素子（ＴＦＴ７ａ）を制御する第１ドライバＩＣ（ソースドライバＩＣ５）と、表示領域５０の外に設けられ、複数の第３配線（複数の垂直ゲート配線３）の各々に接続し、各第３配線（各垂直ゲート配線３）を介して、各第２配線（各水平ゲート配線１）に接続される各画素３０が含むスイッチング素子（ＴＦＴ７ａ）を制御する第２ドライバＩＣ（ゲートドライバＩＣ６）とを備える。
【００４０】
各画素３０は、下部電極と、一方の基板（アレイ基板１０）の面内の複数の方向に延在して形成される複数のスリット１１を含み下部電極上に絶縁膜２３を介して設けられる上部電極と、一方の基板（アレイ基板１０）の面内に位置し複数のスリット１１の形成方向に応じて液晶が配向分割される複数のドメインとを含む。本実施の形態１において、複数のドメインは、第１ドメイン４０および第２ドメイン４１である。
【００４１】
下部電極または上部電極のいずれか一方は、スイッチング素子（ＴＦＴ７ａ）に接続される画素電極８で、他方は共通電位を印加するコモン電極９である。本実施の形態１において、それぞれ上記の上部電極はコモン電極９であり、下部電極が画素電極８である。各第３配線（各垂直ゲート配線３）は、平面視において、各ドメイン間の境界４５に配線される。
【００４２】
以上のような構成により、本実施の形態１における液晶表示パネル９０は、左右の額縁領域の狭小化を可能にしながら、表示品位の高い映像を提供することができる。
【００４３】
また、液晶表示パネル９０が含む上部電極(コモン電極９)の複数のスリット１１は、複数の第１配線（複数のソース配線２）が延伸する方向と複数の第２配線（複数の水平ゲート配線１）が延伸する方向とは異なる方向に延在し、かつ、各ドメイン間の境界４５に対して線対称に形成される。その境界４５は、複数の第１配線（複数のソース配線２）に平行である。このような構成を備える液晶表示パネル９０は、各画素３０の開口率の低下を誘発することなく、複数の水平ゲート配線１に対し最短距離で複数の垂直ゲート配線３を配線することができる。
【００４４】
また、本実施の形態１における液晶表示装置１００は、上記の液晶表示パネル９０と、液晶表示パネル９０に照明光を照射するバックライトとを備える。このような構成を備える液晶表示装置１００は、左右の額縁領域の狭小化を可能にしながら、表示品位の高い映像を提供することができる。
【００４５】
＜実施の形態２＞
本実施の形態２における液晶表示パネルおよび液晶表示装置について説明する。なお、実施の形態１と同様の構成および動作については説明を省略する。
【００４６】
コモン電極９には、一般に透明導電膜が用いられる。その透明導電膜の抵抗率は配線に用いられる金属等の抵抗率に比べて大きい。コモン電極９の抵抗率が大きい場合、表示領域５０内におけるコモン電極９の抵抗の最大値と最小値との差が大きくなる。つまり、共通電位を印加する駆動回路から各画素３０の配置に対応したコモン電極９までの各抵抗にばらつきが生じる。その抵抗差は、映像や画像を表示する際、輝度ムラとして視認される。
【００４７】
低抵抗率な材料からなるコモン配線をコモン電極９に接続した液晶表示パネルは、コモン電極９内の抵抗の最大値と最小値との差を小さくできる。しかし、配線に用いられるような低抵抗率な物質は光を透過しない。そのため、コモン配線を配置するにあたっては、各画素３０の開口率の低下が問題となる。
【００４８】
そこで、本実施の形態２の液晶表示パネルにおいては、複数の垂直ゲート配線３が配置されないマルチドメインの境界４５に、低抵抗率なコモン配線が配置される。図５は、実施の形態２における液晶表示パネルが含む１つの画素３０ｃを拡大した平面図である。画素３０ｃのように、コモン電極９に接続する少なくとも１本のコモン配線１２が境界４５に配線される。そのコモン配線１２の本数および配置の順序は任意である。コモン配線１２は、複数の画素３０のうち少なくとも一部の画素３０に含まれる境界４５に配線されていれば良い。つまり、コモン配線１２は、少なくとも１つの境界４５に配線される。
【００４９】
コモン配線１２と各水平ゲート配線１とは、交差部１２ｊにおいて交差する。その交差部１２ｊにおいて、コモン配線１２と各水平ゲート配線１とは、絶縁膜で隔てられており両者は短絡しない。コモン配線１２は、例えば、画素電極８とコモン電極９とを絶縁する絶縁膜よりも下層に位置する。
【００５０】
境界４５に、コモン配線１２が形成されず、垂直ゲート配線３しか形成されない画素の構成は、実施の形態１にて示した画素３０ｂと同様であるので説明は省略する。その他の構成は、実施の形態１と同様である。
【００５１】
以上のように、本実施の形態２における液晶表示パネルは、コモン電極９に接続する少なくとも１本のコモン配線１２をさらに備える。コモン配線１２は、平面視において、少なくとも１つの境界４５に配線される。このような構成を備える液晶表示パネルは、各画素３０の開口率の低下を抑えつつ、従来よりもコモン電極９の抵抗を低くすることができ、表示品位の高い映像を提供することができる。
【００５２】
＜実施の形態３＞
本実施の形態３における液晶表示パネルおよび液晶表示装置について説明する。なお、実施の形態１または実施の形態２と同様の構成および動作については説明を省略する。
【００５３】
実施の形態１または実施の形態２に示した液晶表示パネルは、横方向に配列される画素３０の個数が縦方向に配列される画素３０の個数よりも多い表示装置に対し効果的である。一方で、横方向の画素３０の個数よりも縦方向の画素３０の個数の方が多い表示装置においては、垂直方向に延在するソース配線２の本数よりも水平方向に延在する水平ゲート配線１の本数の方が多い。すなわち、縦方向の画素３０の個数が横方向の画素３０の個数に比べて多い表示装置においては、各ドメイン間の境界４５の列数が、水平ゲート配線１の本数よりも少なくなる場合がある。境界４５の列数が、必要な垂直ゲート配線３の本数に対して少ない場合、実施の形態１の図１に示した液晶表示パネル９０のように、表示領域５０の一方側のみにソースドライバＩＣ５およびゲートドライバＩＣ６を実装することができない。
【００５４】
そこで、本実施の形態３の液晶表示パネルにおいては、複数の垂直ゲート配線３のうち一部が複数のソース配線２の隣に並行して配線される。図６は、実施の形態３における液晶表示パネルが含む１つの画素３０ｄを拡大した平面図である。複数の垂直ゲート配線３のうち一部の垂直ゲート配線３ｂは、ソース配線２の隣に並行して配線されている。そのソース配線２の近傍に配線される垂直ゲート配線３の本数および順序は任意である。
【００５５】
垂直ゲート配線３ｂは、交差部３ｂｊにおいて各水平ゲート配線１と交差する。その交差部３ｂｊにおいて、垂直ゲート配線３ｂは、各水平ゲート配線１と絶縁膜を介して設けられており、両者は短絡しない。また、垂直ゲート配線３ｂはコモン電極９とも絶縁膜を介して配線されており短絡することはない。
【００５６】
さらに、図３に示す画素３０ｂと同様に、各ドメイン間の境界４５には垂直ゲート配線３ａが配線される。垂直ゲート配線３ａは、交差部３ａｊにおいて、各水平ゲート配線１と絶縁膜を介して設けられており、両者が短絡することはない。その他の構成は、実施の形態１または実施の形態２と同様である。
【００５７】
以上のように、本実施の形態３の液晶表示パネルは、複数の第２配線（複数の水平ゲート配線１）の本数が複数の第１配線（複数のソース配線２）の本数よりも多く、複数の第３配線（複数の垂直ゲート配線３）の一部は、複数の第１配線（複数のソース配線２）の隣に並行して配線される。このような構成を備える液晶表示パネルは、縦長機種である場合でも、各画素３０の開口率の低下を抑えながら、額縁領域の狭小化を実現できる。
【００５８】
また、実施の形態２に記載したコモン配線１２も、各ドメイン間の境界４５だけでなく、複数のソース配線２の隣に並行して配線されてもよい。そのソース配線２の近傍に配線されるコモン配線１２の本数および順序は任意である。
【００５９】
＜実施の形態４＞
本実施の形態４における液晶表示パネルおよび液晶表示装置について説明する。なお、実施の形態１から実施の形態３のいずれかと同様の構成および動作については説明を省略する。
【００６０】
図７は、実施の形態１から実施の形態３のいずれかに記載した液晶表示パネル９０を含む液晶表示装置１００の構成を模式的に示す図である。なお、図７においては、複数のソース配線２、複数の垂直ゲート配線３、複数の水平ゲート配線１、複数のソース引き出し配線１３および複数のゲート引き出し配線１４はそれぞれ一部のみが図示されている。
【００６１】
液晶表示パネル９０においては、複数のソース引き出し配線１３の各々の一端は、表示領域５０の外形をなす一辺５０ａ側にて複数のソース配線２の各々の一端に接続する。各ソース引き出し配線１３の他端が接続されるソースドライバＩＣ５は、表示領域５０の外形をなす一辺５０ａの外側に位置する額縁領域５５ａに設けられる。同様に、複数のゲート引き出し配線１４の各々の一端は、一辺５０ａ側にて複数の垂直ゲート配線３の各々の一端に接続する。各ゲート引き出し配線１４の他端が接続されるゲートドライバＩＣ６も、一辺５０ａ側の額縁領域５５ａに設けられる。
【００６２】
各ソース引き出し配線１３と各ゲート引き出し配線１４とが表示領域５０の同一の一辺５０ａ側から配線された場合、各ソース引き出し配線１３と各ゲート引き出し配線１４とが交差する交差領域１５が形成される。各ソース引き出し配線１３と各ゲート引き出し配線１４とは、絶縁膜を介して設けられるため、両者は絶縁されている。しかし、交差領域１５においては、その絶縁膜等に起因した寄生容量が生じる。その寄生容量の大きさに依存して、画像や映像にムラが発生し、液晶表示パネルの表示品位が悪化する場合がある。
【００６３】
図８は、本実施の形態４における液晶表示パネル９１およびそれを含む液晶表示装置１０１の構成を模式的に示す図である。図８は、図７と同様に、複数のソース配線２、複数の垂直ゲート配線３、複数の水平ゲート配線１、複数のソース引き出し配線１３および複数のゲート引き出し配線１４のそれぞれ一部のみを図示している。液晶表示パネル９１においては、複数のソース引き出し配線１３（複数の第１引き出し配線）の各々の一端は、表示領域５０の外形をなす一辺５０ａ側にて複数のソース配線２の各々の一端に接続する。各ソース引き出し配線１３の他端が接続されるソースドライバＩＣ５は、表示領域５０の外形をなす一辺５０ａの外側に位置する額縁領域５５ａに設けられる。その一方で、複数のゲート引き出し配線１４（複数の第２引き出し配線）の各々の一端は、表示領域５０を挟んで一辺５０ａに対向する他辺５０ｂ側にて複数の垂直ゲート配線３の各々の一端に接続する。各ゲート引き出し配線１４の他端が接続されるゲートドライバＩＣ６は、他辺５０ｂの外側に位置する額縁領域５５ｂに設けられる。
【００６４】
このような構成を含む液晶表示パネル９１は、各ソース引き出し配線１３と各ゲート引き出し配線１４とが交差する交差領域が形成されない。つまり、本実施の形態４の液晶表示パネル９１は、寄生容量の発生を低減でき、表示品位の高い映像を提供することができる。また、液晶表示パネル９１またはその液晶表示パネル９１を搭載する液晶表示装置１０１は、左右の額縁領域の狭小化が可能である。
【００６５】
以上の各実施の形態においては、下部電極が画素電極８、上部電極がコモン電極９である液晶表示パネル９０および９１を例に示したが、下部電極がコモン電極９、上部電極が画素電極８である液晶表示パネルであっても上記の各実施の形態と同様の効果を奏する。
【００６６】
また、以上の各実施の形態では、複数の第１配線は複数のソース配線２、複数の第２配線は複数の水平ゲート配線１、複数の第３配線は複数の垂直ゲート配線３である液晶表示パネルを例に示したが、各ソース配線と各ゲート配線とが入れ替わった液晶表示パネルでも同様の効果を奏する。すなわち、複数の第１配線は複数のゲート配線、複数の第２配線は複数の水平ソース配線、複数の第３配線は複数の垂直ソース配線である液晶表示パネルであっても同様の効果を奏する。その場合、上下の額縁領域が狭小化された液晶表示パネルの提供が可能である。
【００６７】
また、以上の各実施の形態では、ＴＦＴはチャネルエッチ逆スタガ型のＴＦＴを例として示したが、エッチストッパ逆スタガ型のＴＦＴまたはトップゲート型のＴＦＴなどであっても上記の各実施の形態と同様の効果を奏する。
【００６８】
また、以上の各実施の形態では、ソースドライバＩＣ５またはゲートドライバＩＣ６が額縁領域５５に実装された液晶表示パネルおよび液晶表示装置の例を示した。しかし、ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）実装されたドライバＩＣを含む液晶表示パネルおよび液晶表示装置や、各画素のＴＦＴ形成と同時にアレイ基板１０上にドライバＩＣをポリシリコンなどのＴＦＴで形成した液晶表示パネルおよび液晶表示装置であっても上記の各実施の形態と同様の効果を奏する。
【００６９】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【００７０】
本発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００７１】
１  水平ゲート配線、２  ソース配線、３  垂直ゲート配線、４  コンタクト部、５  ソースドライバＩＣ、６  ゲートドライバＩＣ、７ａ  ＴＦＴ、８  画素電極、９  コモン電極、１０  アレイ基板、１１  スリット、１２  コモン配線、１３  ソース引き出し配線、１４  ゲート引き出し配線、１５  交差領域、２１  透明基板、３０  画素、４０  第１ドメイン、４１  第２ドメイン、４５  境界、５０  表示領域、５０ａ  一辺、５０ｂ  他辺、５５  額縁領域、９０  液晶表示パネル、１００  液晶表示装置。
【図１】
2018124322.tif 000003
【図２】
2018124322.tif 000004
【図３】
2018124322.tif 000005
【図４】
2018124322.tif 000006
【図５】
2018124322.tif 000007
【図６】
2018124322.tif 000008
【図７】
2018124322.tif 000009
【図８】
2018124322.tif 000010