(57)【要約】【課題】  層間絶縁膜上の主電極と層間絶縁膜下のゲート中間配線の短絡を防止する。【解決手段】  半導体装置であって、配線領域内の半導体基板の上面上に配置されているフィールド絶縁膜と、ＩＧＢＴ領域内に設けられているトレンチ型のゲート電極と、ゲート電極上からフィールド絶縁膜上に跨って伸びているゲート中間配線と、ダイオード領域内に設けられているトレンチ型の制御電極と、制御電極上からフィールド絶縁膜上に跨って伸びており、フィールド絶縁膜の側面と上面の間の角部を覆っている制御配線と、制御配線の上面を覆っている層間絶縁膜と、角部の上部の層間絶縁膜上に配置されている主電極と、配線領域内でゲート中間配線に接続されているゲート配線を有する。【選択図】図３
2018046249.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置であって、
ＩＧＢＴ領域と、前記ＩＧＢＴ領域に隣接するダイオード領域と、前記ＩＧＢＴ領域及び前記ダイオード領域に隣接する配線領域を有する半導体基板と、
前記配線領域内の前記半導体基板の上面上に配置されているフィールド絶縁膜と、
前記ＩＧＢＴ領域内の前記半導体基板の前記上面に設けられているゲートトレンチと、
前記ゲートトレンチ内に配置されており、前記半導体基板から絶縁されているゲート電極と、
前記ゲート電極上から前記フィールド絶縁膜上に跨って伸びているゲート中間配線と、
前記ダイオード領域内の前記半導体基板の前記上面に設けられている制御トレンチと、
前記制御トレンチ内に配置されており、前記半導体基板から絶縁されている制御電極と、
前記制御電極上から前記フィールド絶縁膜上に跨って伸びており、前記フィールド絶縁膜の側面と上面の間の角部を覆っており、前記ゲート中間配線から分離されている制御配線と、
前記半導体基板の前記上面、前記ゲート電極の上面、前記ゲート中間配線の上面、前記制御電極の上面、及び、前記制御配線の上面を覆っている層間絶縁膜と、
前記ＩＧＢＴ領域、前記ダイオード領域、及び、前記角部の上部に跨って前記層間絶縁膜上に配置されており、前記層間絶縁膜に設けられた第１コンタクトホールを介して前記ＩＧＢＴ領域、前記ダイオード領域及び前記制御配線に接続されている主電極と、
前記配線領域内の前記層間絶縁膜上に配置されており、前記層間絶縁膜に設けられた第２コンタクトホールを介して前記ゲート中間配線に接続されているゲート配線、
を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、半導体装置に関する。
【０００２】
特許文献１に、トレンチ型ゲート電極を有するＩＧＢＴが開示されている。このＩＧＢＴの半導体基板は、ＩＧＢＴ領域と、ＩＧＢＴとして動作しない配線領域を有している。このＩＧＢＴは、フィールド絶縁膜、ゲート中間配線（多結晶シリコン層）、層間絶縁膜、ゲート配線、主電極（エミッタパッド）を有している。フィールド絶縁膜は、配線領域内において半導体基板の上面を覆っている。ゲート中間配線は、トレンチの端部においてゲート電極に接続されている。ゲート中間配線は、ゲート電極上からフィールド絶縁膜上まで伸びている。層間絶縁膜は、半導体基板の上面、及び、ゲート中間配線の上面を覆っている。ゲート配線は、配線領域内の層間絶縁膜上に配置されている。層間絶縁膜には、複数のコンタクトホールが設けられている。ゲート配線は、コンタクトホールを介してフィールド絶縁膜上のゲート中間配線に接続されている。すなわち、ゲート配線は、ゲート中間配線を介してゲート電極に接続されている。したがって、ゲート配線によってゲート電極の電位を制御することができる。主電極は、ＩＧＢＴ領域内の層間絶縁膜上に配置されている。主電極は、コンタクトホールを介してＩＧＢＴ領域に接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１５９３２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１のＩＧＢＴでは、フィールド絶縁膜が半導体基板の上面から突出するように設けられている。フィールド絶縁膜の側面と上面の間の角部は、ゲート中間配線に覆われている。その角部を覆うゲート中間配線は、層間絶縁膜によって覆われている。このような角部の上部において、層間絶縁膜が薄くなり易い。
【０００５】
他方、半導体装置の小型化の要求により、ＩＧＢＴとダイオードを搭載する半導体装置（いわゆる、ＲＣ−ＩＧＢＴ）が開発されている。このような半導体装置においては、各電極を配置するスペースが制限される。このため、ＩＧＢＴ及びダイオードに対する主電極が、フィールド絶縁膜の角部の上部に配置される場合がある。上述したように、フィールド絶縁膜の角部の上部には、ゲート中間配線と層間絶縁膜が存在しており、その層間絶縁膜上に主電極が配置される。角部の上部では層間絶縁膜が薄くなり易い。角部の上部で層間絶縁膜が薄くなると、層間絶縁膜上の主電極と、層間絶縁膜下のゲート中間配線が短絡してしまう。
【課題を解決するための手段】
【０００６】
本明細書が開示する半導体装置は、半導体基板と、フィールド絶縁膜と、ゲートトレンチと、ゲート電極と、ゲート中間配線と、制御トレンチと、制御電極と、制御配線と、層間絶縁膜と、主電極と、ゲート配線を有する。前記半導体基板は、ＩＧＢＴ領域と、ＩＧＢＴ領域に隣接するダイオード領域と、前記ＩＧＢＴ領域及び前記ダイオード領域に隣接する配線領域を有する。前記フィールド絶縁膜は、前記配線領域内の前記半導体基板の上面上に配置されている。前記ゲートトレンチは、前記ＩＧＢＴ領域内の前記半導体基板の前記上面に設けられている。前記ゲート電極は、前記ゲートトレンチ内に配置されており、前記半導体基板から絶縁されている。前記ゲート中間配線は、前記ゲート電極上から前記フィールド絶縁膜上に跨って伸びている。前記制御トレンチは、前記ダイオード領域内の前記半導体基板の前記上面に設けられている。前記制御電極は、前記制御トレンチ内に配置されており、前記半導体基板から絶縁されている。前記制御配線は、前記制御電極上から前記フィールド絶縁膜上に跨って伸びており、前記フィールド絶縁膜の側面と上面の間の角部を覆っており、前記ゲート中間配線から分離されている。前記層間絶縁膜は、前記半導体基板の前記上面、前記ゲート電極の上面、前記ゲート中間配線の上面、前記制御電極の上面、及び、前記制御配線の上面を覆っている。前記主電極は、前記ＩＧＢＴ領域、前記ダイオード領域、及び、前記角部の上部に跨って前記層間絶縁膜上に配置されており、前記層間絶縁膜に設けられた第１コンタクトホールを介して前記ＩＧＢＴ領域、前記ダイオード領域及び前記制御配線に接続されている。前記ゲート配線は、前記配線領域内の前記層間絶縁膜上に配置されており、前記層間絶縁膜に設けられた第２コンタクトホールを介して前記ゲート中間配線に接続されている。
【０００７】
この構成では、ＩＧＢＴ領域がトレンチ型のゲート電極を有し、ダイオード領域がトレンチ型の制御電極を有する。制御電極は、制御配線を介して主電極に接続されている。したがって、制御電極と主電極は同電位とされている。このように、ＩＧＢＴ領域内にトレンチ型のゲート電極が設けるとともにダイオード領域内にトレンチ型の制御電極を設けると、ＩＧＢＴとダイオードが共にオフしているときに半導体基板の内部における電界集中を抑制することができる。また、この構成では、制御配線がフィールド絶縁膜の角部を覆っている。角部を覆っている制御配線上に、層間絶縁膜と主電極が配置されている。制御配線に覆われている範囲の角部の上部で層間絶縁膜が薄くなった場合には、制御配線と主電極が短絡する。制御配線と主電極はコンタクトホールにおいて互いに接続されているので、角部の上部で制御配線と主電極の短絡が生じても問題はない。この構成によれば、制御配線に覆われている範囲において角部の上部の層間絶縁膜が薄くなっても、ゲート中間配線と主電極との短絡を防止することができる。
【図面の簡単な説明】
【０００８】
【図１】半導体基板の上面の平面図。
【図２】ＩＩ−ＩＩ線における半導体装置の断面図。
【図３】ＩＩＩ−ＩＩＩ線における半導体装置の断面図。
【図４】半導体装置の平面図（ハッチングされた部分がゲート中間配線と制御配線を示す。）。
【図５】半導体装置の平面図（ハッチングされた部分が層間絶縁膜を示す。）。
【図６】半導体装置の平面図（ハッチングされた部分がゲート配線と主電極示す。）。
【図７】改良前の半導体装置の図３に対応する断面図。
【発明を実施するための形態】
【０００９】
図１〜３に示すように、実施形態の半導体装置１０は、シリコンにより構成された半導体基板１２を有する。以下では、半導体基板１２の上面１２ａに平行な一方向をｘ方向といい、上面１２ａに平行でｘ方向に直交する方向をｙ方向という。図１に示すように、半導体基板１２は、配線領域１４と、ＩＧＢＴ領域１６と、ダイオード領域１８を有する。ＩＧＢＴ領域１６はＩＧＢＴとして機能する領域である。ダイオード領域１８は、ダイオードとして機能する領域である。配線領域１４は、表面にゲート配線６４が設けられている領域である。配線領域１４は、２つのＩＧＢＴ領域１６に挟まれた範囲、及び、２つのダイオード領域１８に挟まれた範囲に配置されている。各ダイオード領域１８は、ＩＧＢＴ領域１６に対してｙ方向に隣接する位置に配置されている。
【００１０】
図２に示すように、ＩＧＢＴ領域１６は、エミッタ領域２０、ボディ領域２２、ドリフト領域２４、コレクタ領域２６を有している。エミッタ領域２０は、ｎ型領域であり、半導体基板１２の上面１２ａに露出する範囲に配置されている。ボディ領域２２は、ｐ型領域であり、エミッタ領域２０に挟まれた範囲からエミッタ領域２０の下側まで分布している。ボディ領域２２は、エミッタ領域２０に挟まれた範囲で、半導体基板１２の上面１２ａに露出している。ドリフト領域２４は、エミッタ領域２０よりもｎ型不純物濃度が低いｎ型領域である。ドリフト領域２４は、ボディ領域２２の下側に配置されている。コレクタ領域２６は、ｐ型領域であり、ドリフト領域２４の下側に配置されている。
【００１１】
図２に示すように、ダイオード領域１８は、ボディ領域２２、ドリフト領域２４及びカソード領域２８を有している。ダイオード領域１８内のボディ領域２２は、半導体基板１２の上面１２ａに露出する範囲に配置されている。ダイオード領域１８内のボディ領域２２は、ＩＧＢＴ領域１６内のボディ領域２２と同様の深さ範囲に分布している。ダイオード領域１８内には、エミッタ領域２０は設けられていない。ダイオード領域１８内のドリフト領域２４は、ボディ領域２２の下側に配置されている。ダイオード領域１８内のドリフト領域２４は、ＩＧＢＴ領域１６内のドリフト領域２４と繋がっている。カソード領域２８は、ドリフト領域２４よりもｎ型不純物濃度が高いｎ型領域である。カソード領域２８は、半導体基板１２の下面１２ｂに露出する範囲に配置されている。
【００１２】
図２、３に示すように、半導体基板１２の下面１２ｂは、下部電極６８によって覆われている。下部電極６８は、コレクタ領域２６及びカソード領域２８に対してオーミック接触している。
【００１３】
図１に示すように、半導体基板１２の上面１２ａには、複数のトレンチ３０が設けられている。複数のトレンチ３０は、ＩＧＢＴ領域１６とダイオード領域１８内に設けられており、配線領域１４内には設けられていない。各トレンチ３０は、ｘ方向に長く伸びている。複数のトレンチ３０は、ｙ方向に間隔を開けて配列されている。ＩＧＢＴ領域１６とダイオード領域１８に亘って、トレンチ３０は等間隔で配列されている。各トレンチ３０の端部は、配線領域１４の近傍に位置している。図２に示すように、各トレンチ３０は、上面１２ａから、ボディ領域２２を貫通してドリフト領域２４に達するように伸びている。ＩＧＢＴ領域１６内では、各トレンチ３０はエミッタ領域２０を貫通している。
【００１４】
図２に示すように、ＩＧＢＴ領域１６内の各トレンチ３０内に、ゲート絶縁膜３２とゲート電極３４が配置されている。ゲート絶縁膜３２は、トレンチ３０の内面を覆っている。ゲート電極３４は、トレンチ３０の内部に配置されており、ゲート絶縁膜３２によって半導体基板１２から絶縁されている。
【００１５】
ＩＧＢＴ領域１６内には、エミッタ領域２０、ボディ領域２２、ドリフト領域２４、コレクタ領域２６、ゲート絶縁膜３２、ゲート電極３４によって、ＩＧＢＴが形成されている。ゲート電極３４に閾値以上の電位を印加すると、ゲート絶縁膜３２近傍のボディ領域２２にチャネルが形成される。その結果、エミッタ領域２０とコレクタ領域２６の間に電流が流れる。
【００１６】
図２に示すように、ダイオード領域１８内の各トレンチ３０内に、制御絶縁膜３６と制御電極３８が配置されている。制御絶縁膜３６は、トレンチ３０の内面を覆っている。制御電極３８は、トレンチ３０の内部に配置されており、制御絶縁膜３６によって半導体基板１２から絶縁されている。
【００１７】
ダイオード領域１８内には、ボディ領域２２からなるｐ型領域とドリフト領域２４及びカソード領域２８からなるｎ型領域によって、ｐｎダイオードが形成されている。後述するように、制御電極３８は主電極６６に接続されている。制御電極３８に主電極６６と同じ電位が印加されることで、半導体装置１０がオフしているときに、ＩＧＢＴ領域１６内とダイオード領域１８内とで均等に電界が分布し易くなる。これによって、ＩＧＢＴ領域１６とダイオード領域１８の境界における電界集中が抑制される。
【００１８】
図３に示すように、配線領域１４内の半導体基板１２の上面１２ａは、絶縁膜５８とフィールド絶縁膜５６に覆われている。絶縁膜５８は、制御絶縁膜３６及びゲート絶縁膜３２と同程度に厚みが薄い絶縁膜である。フィールド絶縁膜５６は、絶縁膜５８よりも遥かに厚い絶縁膜である。フィールド絶縁膜５６は、半導体基板１２の上面１２ａから上側に突出するように設けられている。フィールド絶縁膜５６は、配線領域１４のｘ方向における中央部に配置されている。フィールド絶縁膜５６は、配線領域１４内でｙ方向に伸びている。絶縁膜５８は、フィールド絶縁膜５６とダイオード領域１８の間に位置する上面１２ａを覆っている。また、図示していないが、絶縁膜５８は、フィールド絶縁膜５６とＩＧＢＴ領域１６の間に位置する上面１２ａを覆っている。
【００１９】
図３、４に示すように、ダイオード領域１８から配線領域１４に跨って、制御配線５２が配置されている。制御配線５２は、ポリシリコンによって構成されている。制御配線５２は、ダイオード領域１８内の各トレンチ３０の上部から配線領域１４内のフィールド絶縁膜５６の上部まで伸びている。制御配線５２は、ダイオード領域１８内の各トレンチ３０の端部において、制御電極３８に接続されている。制御配線５２は、絶縁膜５８とフィールド絶縁膜５６によって半導体基板１２から絶縁されている。制御配線５２は、フィールド絶縁膜５６の側面と上面の間の角部５６ａを覆っている。制御配線５２はフィールド絶縁膜５６の表面に倣って設けられているので、角部５６ａの形状に沿って制御配線５２の表面に角部５２ａが形成されている。
【００２０】
図３、４に示すように、ＩＧＢＴ領域１６から配線領域１４に跨って、ゲート中間配線５０が配置されている。ゲート中間配線５０は、ポリシリコンによって構成されている。ゲート中間配線５０は、ＩＧＢＴ領域１６内の各トレンチ３０の上部から配線領域１４内のフィールド絶縁膜５６の上部まで伸びている。ゲート中間配線５０は、ＩＧＢＴ領域１６内の各トレンチ３０の端部において、ゲート電極３４に接続されている。ゲート中間配線５０は、２つのダイオード領域１８に挟まれた範囲の配線領域１４において、ｙ方向に伸びている。ゲート中間配線５０と制御配線５２の間には間隔が設けられている。ゲート中間配線５０と制御配線５２は、互いから絶縁されている。ゲート中間配線５０は、フィールド絶縁膜５６等によって半導体基板１２から絶縁されている。
【００２１】
図２、３、５に示すように、半導体基板１２の上面１２ａ、ゲート電極３４の上面、制御電極３８の上面、制御配線５２の上面及びゲート中間配線５０の上面を覆うように、層間絶縁膜６０が配置されている。層間絶縁膜６０は、ゲート電極３４とゲート中間配線５０との接続部を除いて、ゲート電極３４の上面全体を覆っている。層間絶縁膜６０は、制御電極３８と制御配線５２との接続部を除いて、制御電極３８の上面全体を覆っている。図２、５に示すように、ＩＧＢＴ領域１６及びダイオード領域１８内では、２つのトレンチ３０に挟まれた範囲で、層間絶縁膜６０にコンタクトホール６２が設けられている。コンタクトホール６２内に、エミッタ領域２０とボディ領域２２が露出している。また、ダイオード領域１８内では、配線領域１４近傍の制御配線５２上に、コンタクトホール６３が設けられている。また、配線領域１４内では、ゲート中間配線５０上に、ｙ方向に沿って伸びる複数のコンタクトホール６５が設けられている。コンタクトホール６３、６５内には、タングステン等の配線部材が充填されている。図３に示すように、制御配線５２の角部５２ａを覆う範囲（すなわち、フィールド絶縁膜５６の角部５６ａの上部）で、層間絶縁膜６０の厚みが局所的に薄くなっている。
【００２２】
図２、３、６に示すように、層間絶縁膜６０上に、主電極６６とゲート配線６４が配置されている。
【００２３】
主電極６６は、ＩＧＢＴ領域１６とダイオード領域１８の全域において層間絶縁膜６０の上面を覆っている。また、主電極６６は、ＩＧＢＴ領域１６及びダイオード領域１８から配線領域１４内に伸びており、配線領域１４内で層間絶縁膜６０の上面の一部を覆っている。図３に示すように、主電極６６は、制御配線５２の角部５２ａの上部（フィールド絶縁膜５６の角部５６ａの上部）で層間絶縁膜６０を覆っている。すなわち、主電極６６は、層間絶縁膜６０の厚みが薄い部分を覆っている。なお、制御配線５２は、主電極６６よりも配線領域１４の中央側に突出している。すなわち、制御配線５２の端部５２ｂは、主電極６６の端部６６ａよりも、配線領域１４の中央側に位置している。主電極６６は、アルミニウムによって構成されている。図２に示すように、主電極６６は、コンタクトホール６２内でエミッタ領域２０及びボディ領域２２に対してオーミック接触している。主電極６６は、ＩＧＢＴのエミッタ電極として機能するとともに、ダイオードのアノード電極として機能する。また、図３に示すように、主電極６６は、コンタクトホール６３を介して制御配線５２に接続されている。
【００２４】
図３に示すように、ゲート配線６４は、配線領域１４内の層間絶縁膜６０上に配置されている。ゲート配線６４は、アルミニウムによって構成されている。図６に示すように、ゲート配線６４は、配線領域１４内をｙ方向に長く伸びている。ゲート配線６４は、主電極６６から絶縁されている。図３に示すように、ゲート配線６４は、コンタクトホール６５を介してゲート中間配線５０に接続されている。ゲート配線６４は、図示しない位置でゲートパッド（ボンディングパッド）に接続されている。すなわち、ゲートパッドは、ゲート配線６４とゲート中間配線５０を介して各ゲート電極３４に接続されている。したがって、ゲートパッドによって各ゲート電極３４の電位を制御することができる。
【００２５】
図７は、本願発明者らが以前に作成した半導体装置を示している。図７の半導体装置では、制御配線５２がフィールド絶縁膜５６の上面まで伸びておらず、制御配線５２の端部５２ｂがフィールド絶縁膜５６の側面を部分的に覆っている。また、ゲート中間配線５０がフィールド絶縁膜５６の角部５６ａ近傍まで伸びている。これらの点を除いて、図７の半導体装置の構造は本実施形態の半導体装置１０の構造と等しい。図７の半導体装置では、製造工程において、フィールド絶縁膜５６の角部５６ａの上部（すなわち、ゲート中間配線５０の端部近傍）で層間絶縁膜６０が薄くなり易い。この位置で層間絶縁膜６０が極端に薄くなると、層間絶縁膜６０の上の主電極６６と層間絶縁膜６０の下のゲート中間配線５０とが短絡し、半導体装置が不良となる。また、図７の半導体装置では、制御配線５２の端部５２ｂがフィールド絶縁膜５６の側面に位置している。このような構成では、制御配線５２をパターニングする際に、フィールド絶縁膜５６の側面上で制御配線５２の材料（ポリシリコン）をエッチングしなければならない。フィールド絶縁膜５６の側面では平坦な平面に比べてエッチングが難しく、フィールド絶縁膜５６の側面にポリシリコンの残渣が残り易い。このため、半導体装置が外観不良となり易い。
【００２６】
これに対し、本実施形態の半導体装置１０では、制御配線５２が、フィールド絶縁膜５６の上面上まで伸びており、フィールド絶縁膜５６の角部５６ａを覆っている。このため、角部５６ａの上部（すなわち、制御配線５２の角部５２ａの上部）で層間絶縁膜６０が極端に薄くなった場合には、層間絶縁膜６０の上の主電極６６が、層間絶縁膜６０の下の制御配線５２と短絡する。主電極６６と制御配線５２はコンタクトホール６３によって接続されているので、これらが短絡しても問題はない。したがって、短絡による半導体装置１０の不良を防止することができる。また、本実施形態の半導体装置１０では、制御配線５２の端部５２ｂがフィールド絶縁膜５６の上面上に配置されており、フィールド絶縁膜５６の側面全体が制御配線５２に覆われている。したがって、制御配線５２のパターニング時に、フィールド絶縁膜５６の側面において制御配線５２の材料（ポリシリコン）をエッチングすることがない。したがって、ポリシリコンの残渣による外観不良が生じない。したがって、本実施形態の半導体装置１０は、高い歩留まりで製造することができる。本実施形態のように制御配線５２の端部５２ｂをフィールド絶縁膜５６上に配置することで、図７に比べてサイズを大きくすることなく、製造歩留まりを改善することができる。
【００２７】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００２８】
１０    ：半導体装置
１２    ：半導体基板
１４    ：配線領域
１６    ：ＩＧＢＴ領域
１８    ：ダイオード領域
２０    ：エミッタ領域
２２    ：ボディ領域
２４    ：ドリフト領域
２６    ：コレクタ領域
２８    ：カソード領域
３０    ：トレンチ
３２    ：ゲート絶縁膜
３４    ：ゲート電極
３６    ：制御絶縁膜
３８    ：制御電極
５０    ：ゲート中間配線
５２    ：制御配線
５６    ：フィールド絶縁膜
５８    ：絶縁膜
６０    ：層間絶縁膜
６２    ：コンタクトホール
６３    ：コンタクトホール
６４    ：ゲート配線
６５    ：コンタクトホール
６６    ：主電極
６８    ：下部電極
【図１】
2018046249.tif 000003
【図２】
2018046249.tif 000004
【図３】
2018046249.tif 000005
【図４】
2018046249.tif 000006
【図５】
2018046249.tif 000007
【図６】
2018046249.tif 000008
【図７】
2018046249.tif 000009