(57)【要約】【課題】受光部が設けられた基板と読み出し回路が設けられた基板とを含む高性能で信頼性の高い撮像装置及び撮像システムを提供する。【解決手段】第１の受光部と、第１の受光部が検出した光量に応じた光量で発光する発光部と、をそれぞれが含む複数の第１の画素が設けられた第１の基板と、第１の基板に対向して設けられ、第１の画素の発光部から出射された光を検出する第２の受光部をそれぞれが含む複数の第２の画素と、複数の第２の画素が検出した情報に基づく画像信号を出力する読み出し回路と、が設けられた第２の基板とを有する。【選択図】図３
2018129359.tif 000002
【特許請求の範囲】
【請求項１】
第１の受光部と、前記第１の受光部が検出した光量に応じた光量で発光する発光部と、をそれぞれが含む複数の第１の画素が設けられた第１の基板と、
前記第１の基板に対向して設けられ、前記第１の画素の前記発光部から出射された光を検出する第２の受光部をそれぞれが含む複数の第２の画素と、前記複数の第２の画素が検出した情報に基づく画像信号を出力する読み出し回路と、が設けられた第２の基板と
を有することを特徴とする撮像装置。
【請求項２】
前記複数の第１の画素のそれぞれは、第１導電型の第１の化合物半導体層と、前記第１の化合物半導体層の上に設けられた第２導電型の第２の化合物半導体層と、前記第２の化合物半導体層の上に設けられた前記第１導電型の第３の化合物半導体層とを含む複数の化合物半導体層が積層されてなり、
前記第２の化合物半導体層の厚さは、前記第２の化合物半導体層における前記第１導電型のキャリアの拡散長に相当する厚さよりも厚い
ことを特徴とする請求項１記載の撮像装置。
【請求項３】
前記複数の化合物半導体層は、前記第１の化合物半導体層と前記第２の化合物半導体層との間に設けられた前記第１の受光部の受光層と、前記第２の化合物半導体層と前記第３の化合物半導体層との間に設けられた前記発光部の発光層とを含み、
前記受光層を構成する第１の化合物半導体材料のエネルギーバンドギャップと、前記発光層を構成する第２の化合物半導体材料のエネルギーバンドギャップとが異なっている
ことを特徴とする請求項２記載の撮像装置。
【請求項４】
前記第２の化合物半導体材料の前記エネルギーバンドギャップは、前記第１の化合物半導体材料の前記エネルギーバンドギャップよりも大きい
ことを特徴とする請求項３記載の撮像装置。
【請求項５】
前記複数の化合物半導体層は、ＩｎＰ層を含む
ことを特徴とする請求項２乃至４のいずれか１項に記載の撮像装置。
【請求項６】
前記第２の受光部を構成する半導体材料の吸収波長帯域は、前記第１の化合物半導体材料の吸収波長帯域よりも長波長である
ことを特徴とする請求項３又は４記載の撮像装置。
【請求項７】
前記半導体材料は、シリコンである
ことを特徴とする請求項６記載の撮像装置。
【請求項８】
前記複数の第１の画素の前記第１の化合物半導体層及び前記複数の第１の画素の前記第３の化合物半導体層のそれぞれは、互いに電気的に接続されている
ことを特徴とする請求項２乃至７のいずれか１項に記載の撮像装置。
【請求項９】
前記複数の第１の画素の少なくとも一部は、前記第２の化合物半導体層に電気的に接続された個別電極を有する
ことを特徴とする請求項２乃至８のいずれか１項に記載の撮像装置。
【請求項１０】
前記第１の画素の前記第３の化合物半導体層は、前記発光部が局所的に強く発光するように、前記第１導電型の不純物に面内分布が設けられている
ことを特徴とする請求項２乃至９のいずれか１項に記載の撮像装置。
【請求項１１】
前記第１の画素は、前記第３の化合物半導体層に電気的に接続された電極を更に有し、
前記電極は、前記第１の画素の前記発光部から出射された光が、前記第１の画素に対応する第２の画素とは異なる他の第２の画素に入射するのを防止する遮光壁として機能する
ことを特徴とする請求項２乃至１０のいずれか１項に記載の撮像装置。
【請求項１２】
前記第２の基板に設けられ、前記発光部から出射された光を前記第２の受光部に集光する第１のレンズを更に有する
ことを特徴とする請求項１乃至１１のいずれか１項に記載の撮像装置。
【請求項１３】
前記第１の基板に設けられ、前記発光部から出射された光を前記第２の受光部に集光する第２のレンズを更に有する
ことを特徴とする請求項１乃至１２のいずれか１項に記載の撮像装置。
【請求項１４】
前記複数の第１の画素のそれぞれは、少なくとも前記発光部が互いに独立したメサ構造体をなしており、前記メサ構造体の側壁に遮光膜を有する
ことを特徴とする請求項１乃至１３のいずれか１項に記載の撮像装置。
【請求項１５】
前記第１の基板と前記第２の基板との間に、空気の層又は前記発光部から出射された光に対して透明な材料からなる層が設けられている
ことを特徴とする請求項１乃至１４のいずれか１項に記載の撮像装置。
【請求項１６】
請求項１乃至１５のいずれか１項に記載の撮像装置と、
前記撮像装置から出力される前記画像信号を処理する信号処理部と
を有することを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及び撮像システムに関する。
【背景技術】
【０００２】
１．０μｍを超える波長帯域の画像を取得する撮像装置として、特許文献１には、フォトダイオードアレイが設けられた第１の基板と信号処理を行うための機能素子が設けられた第２の基板とを金属バンプにより接続した構成の撮像装置が開示されている。この撮像装置は、第１の基板と第２の基板とをそれぞれウェハプロセスにより作成した後、第１の基板と第２の基板とをＩｎ等の金属バンプにより電気的・機械的に接続することにより製造される。
【０００３】
第１の基板は、フォトダイオードアレイを構成するフォトダイオードと同じ数の信号を出力する。第２の基板は、第１の基板からの出力信号を画像信号に変換し、一般的なパッケージで対応可能な電極ピン数で電気的なアウトプットをするという機能を備える。そのため、第１の基板だけで１つのモジュールを構成すると、信号を取り出す電極ピン数が膨大になり、現実的には撮像装置としては使いにくい。このような観点から、フォトダイオードアレイが設けられた第１の基板だけではなく、機能素子が設けられた第２の基板をも含めてモジュール化し、撮像装置を構成している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０５−３３５３７５号公報
【特許文献２】特開昭５５−０２６６１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、フォトダイオードアレイが設けられた第１の基板と機能素子が設けられた第２の基板とにより構成される撮像装置には、第１の基板と第２の基板との接続形態に起因して性能やコスト等の面から種々の制約があった。
本発明の目的は、受光部が設けられた基板と読み出し回路が設けられた基板とを含む高性能で信頼性の高い撮像装置及び撮像システムを提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、第１の受光部と、前記第１の受光部が検出した光量に応じた光量で発光する発光部と、をそれぞれが含む複数の第１の画素が設けられた第１の基板と、前記第１の基板に対向して設けられ、前記第１の画素の前記発光部から出射された光を検出する第２の受光部をそれぞれが含む複数の第２の画素と、前記複数の第２の画素が検出した情報に基づく画像信号を出力する読み出し回路と、が設けられた第２の基板とを有する撮像装置が提供される。
【発明の効果】
【０００７】
本発明によれば、受光部が設けられた基板と読み出し回路が設けられた基板とを含む高性能で信頼性の高い撮像装置及び撮像システムを実現することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態による撮像装置の構造を示す斜視略図である。
【図２】本発明の第１実施形態による撮像装置を構成する読み出し回路基板及びセンサ基板の平面レイアウトの一例を示す図である。
【図３】本発明の第１実施形態による撮像装置の構造を示す概略断面図である。
【図４】本発明の第１実施形態による撮像装置を構成するセンサ基板の構造を示す概略断面図である。
【図５】本実施形態による撮像装置を構成する読み出し回路基板とセンサ基板との間の光学的な接続を説明する図である。
【図６】一般的なＣＭＯＳイメージセンサの光学系を通過する光の軌跡を説明する図である。
【図７】本発明の第１実施形態による撮像装置を構成するセンサ基板の動作を説明する等価回路図である。
【図８】本発明の第２実施形態による撮像装置を構成するセンサ基板の構造を示す概略断面図である。
【図９】本発明の第３実施形態による撮像装置を構成するセンサ基板の構造を示す概略断面図である。
【図１０】本発明の第４実施形態による撮像装置を構成するセンサ基板の構造を示す概略断面図である。
【図１１】本発明の第５実施形態による撮像装置の構造を示す概略断面図である。
【図１２】本発明の第６実施形態による撮像装置の構造を示す概略断面図である。
【図１３】読み出し回路基板とセンサ基板との間の距離と光結合効率との関係を示すグラフである。
【図１４】本発明の第７実施形態による撮像装置の構造を示す概略断面図である。
【図１５】本発明の第８実施形態による撮像装置を構成するセンサ基板の構造を示す概略断面図である。
【図１６】本発明の第９実施形態による撮像システムの概略構成を示すブロック図である。
【発明を実施するための形態】
【０００９】
前述のように、フォトダイオードアレイが設けられた第１の基板と機能素子が設けられた第２の基板とを金属バンプにより接続した形態の撮像装置には、性能や製造コスト等の面から種々の制約があった。
【００１０】
例えば、金属バンプによる接続時に加熱をする場合、第１の基板の熱膨張係数と第２の基板の熱膨張係数との違いに起因して、センサ部の面積に制約が生じることがあった。第１の基板としては典型的には化合物半導体基板が用いられ、第２の基板としては典型的にはシリコン基板が用いられる。例えば、第１の基板としてＩｎＰ基板を、第２の基板としてシリコン基板を用いる場合、基板の幅が３０ｍｍ程度になると、加熱条件によっては熱膨張による長さの変化の差が２０μｍ程度にもなる。この差は一般的な１画素のサイズに相当する程の大きさになるため、この条件の下でバンプ接続を実現することは困難であった。
【００１１】
また、画素のサイズに制約が生じることもあった。第１の基板及び第２の基板が反りのない理想的な状態であれば、金属バンプの高さが低くても接合上問題はないが、実際には両方の基板には多少なりとも反りが存在する。このような基板を接合した場合、基板間のギャップには基板の反りに応じた面内分布が生じることがある。そのため、第１の基板と第２の基板とを電気的に接続する金属バンプの高さにはギャップの差に応じた許容幅を持たせておく必要があり、結果として金属バンプにはある程度の高さが求められることとなる。一方、金属バンプのアスペクト比（横幅と高さとの比）には限界があり、アスペクト比の限界値を超えて金属バンプの横幅を狭くすることはできない。その結果、画素のサイズは金属バンプのサイズによる制約を受け、ある大きさ以下には縮小できなかった。
【００１２】
また、金属バンプを用いた基板同士の接合プロセスの歩留りは、一般にはシリコンウェハプロセスの歩留りほどは高くなかった。そのため、第１の基板と第２の基板とを金属バンプで接続してなる撮像装置の歩留りは、接合プロセスの歩留りの影響を受け、シリコンのみで構成された可視光帯域の画像を取得する撮像装置の歩留りよりも低くなる場合が多かった。
【００１３】
以下では、上記課題を解決しうる本発明の幾つかの実施形態を説明する。なお、本発明は以下に説明する実施形態のみに限定されるものではない。例えば、本発明の趣旨を超えない範囲で以下に説明される実施形態の一部の構成が変更された変形例も、本発明の実施形態である。また、以下のいずれかの実施形態の一部の構成を、他の実施形態に追加した形態、或いは他の実施形態の一部の構成と置換した形態も本発明の実施形態である。
【００１４】
［第１実施形態］
本発明の第１実施形態による撮像装置について、図１乃至図７を用いて説明する。図１は、本実施形態による撮像装置の構造を示す斜視図である。図２は、本実施形態による撮像装置を構成する読み出し回路基板及びセンサ基板の平面レイアウトの一例を示す図である。図３は、本実施形態による撮像装置の構造を示す概略断面図である。図４は、本実施形態による撮像装置を構成するセンサ基板の構造を示す概略断面図である。図５は、本実施形態による撮像装置を構成する読み出し回路基板とセンサ基板との間の光学的な接続を説明する図である。図６は、可視光帯のカメラ等で使用されている一般的なＣＭＯＳイメージセンサの光学系を通過する光の軌跡を説明する図である。図７は、本実施形態による撮像装置を構成するセンサ基板の動作を説明する等価回路図である。
【００１５】
本実施形態による撮像装置３００は、図１に示すように、読み出し回路基板１００とセンサ基板２００とが貼り合わされた構造を有している。センサ基板２００は、撮像のための光センサを含む基板である。読み出し回路基板１００は、センサ基板２００の光センサで検出した情報を読み出し画像信号として出力するための読み出し集積回路（ＲｏＩＣ：Readout Integrated Circuit）を含む基板である。読み出し回路基板１００とセンサ基板２００とは、所定の間隔を空けて対向するように、スペーサ２９０を介して貼り合わされている。読み出し回路基板１００とセンサ基板２００との間には、これらを電気的に接続する役割を担うバンプ１７０が設けられている。
【００１６】
読み出し回路基板１００の基材には、読み出し集積回路を設ける観点から、ウェハプロセス技術や集積化技術に蓄積のあるシリコン基板が好適に用いられる。また、読み出し回路基板１００とは別のセンサ基板２００に光センサを搭載している主たる理由は、読み出し回路基板１００の構成材料とは光吸収特性の異なる材料の基板を用いることである。かかる観点から、センサ基板２００の基材には、シリコンとは異なる材料の基板、例えば化合物半導体基板が好適に用いられる。化合物半導体基板としては、ＩｎＰ基板、ＧａＡｓ基板等が挙げられる。なお、ＩｎＰやＧａＡｓ基板上に結晶成長可能な、ＩｎＧａＡｓ，ＧａＡｓＳｂ，ＡｌＧａＩｎＡｓＰ系などの材料が持つ吸収波長帯域は、単結晶シリコンの吸収波長帯域よりも長波長側である。センサ基板２００は、サファイア基板などの別の基板上にＩｎＰ層等の化合物半導体層が設けられたものでもよい。本実施形態では、読み出し回路基板１００の基材としてシリコン基板を、センサ基板２００の基材としてＩｎＰ基板を用いた例を説明するが、読み出し回路基板１００及びセンサ基板２００の材料は必要に応じて適宜選択することができる。
【００１７】
図２（ａ）は、読み出し回路基板１００の平面レイアウトの一例を示す図である。読み出し回路基板１００には、図２（ａ）に示すように、複数の画素１０２が行列状に配された画素領域１０４と、画素１０２の駆動や画素１０２の出力信号の処理を実行するための周辺回路が配された周辺回路領域１０６とが設けられている。読み出し回路基板１００には、また、バンプ１７０を介してセンサ基板２００と電気的に接続するためのパッド電極１５０，１５２と、外部との電気的な接続を行うための複数のパッド電極１５４とが設けられている。パッド電極１５０，１５２は、画素領域１０４の外側に設けられている。パッド電極１５０，１５２は、不図示の内部配線を介して周辺回路に接続されており、パッド電極１５０，１５２及びバンプ１７０を介してセンサ基板２００に電力を供給できるようになっている。
【００１８】
図２（ｂ）は、センサ基板２００の平面レイアウトの一例を示す図である。センサ基板２００には、図２（ｂ）に示すように、複数の画素２０２が行列状に配された画素領域２０４と、画素領域２０４を囲うように配されたスペーサ２９０とが設けられている。センサ基板２００には、また、画素領域２０４を囲うように配された共通電極２６２に電気的に接続されたパッド電極２７０と、各画素２０２のリング電極２６０に電気的に接続されたパッド電極２７２とが設けられている。パッド電極２７０，２７２は、画素領域２０４の外側に設けられている。複数の画素２０２は、読み出し回路基板１００とセンサ基板２００とを貼り合わせたときに読み出し回路基板１００の画素領域１０４に配された複数の画素１０２にそれぞれ対向するように、配されている。また、パッド電極２７０，２７２は、読み出し回路基板１００とセンサ基板２００とを貼り合わせたときに読み出し回路基板１００に配されたパッド電極１５０，１５２にそれぞれ対向するように、配されている。
【００１９】
図３は、読み出し回路基板１００とセンサ基板２００とを貼り合わせた後における、図２のＡ−Ａ′線断面に沿った概略断面図である。
読み出し回路基板１００は、基材としてのシリコン基板１１０を含む。前述の画素領域１０４及び周辺回路領域１０６は、シリコン基板１１０に設けられる。図３には、画素領域１０４に配された３つの画素１０２と、周辺回路領域１０６に配された１つの周辺トランジスタＭＰとを示している。実際には、画素領域１０４には複数の画素１０２が行列状に配される。また、周辺回路領域１０６には逆導電型のものも含め複数の周辺トランジスタＭＰが配される。なお、以下の説明では、信号電荷が電子である場合を例にして説明するが、信号電荷はホールであってもよい。信号電荷がホールの場合には、各半導体領域の導電型は逆導電型となる。
【００２０】
それぞれの画素１０２は、受光部１１６と、フローティングディフュージョン（以下、「ＦＤ」と表記する）と、転送トランジスタＭ１と、第１レンズ１６２と、第２レンズ１６６とを含む。なお、画素１０２は、一般的なＣＭＯＳイメージセンサと同様、増幅トランジスタ、リセットトランジスタ、選択トランジスタ等を含む画素内読み出し回路を有してもよい。
【００２１】
受光部１１６は、シリコン基板１１０内に設けられたｎ型半導体領域１１４とｐ型半導体領域１１５とを含むフォトダイオードである。シリコン基板１１０内で光電変換により生成された信号電荷は、ｎ型半導体領域１１４に収集される。ｐ型半導体領域１１５は、シリコン基板１１０の主面１１２に接するように配されている。受光部１１６を構成するフォトダイオードは、いわゆる埋め込みフォトダイオードである。
【００２２】
ＦＤは、シリコン基板１１０内に設けられたｎ型半導体領域１１８により構成されている。転送トランジスタＭ１は、ｎ型半導体領域１１４とｎ型半導体領域１１８との間のシリコン基板１１０上にゲート絶縁膜１２４を介して設けられたゲート電極１２８を含む。転送トランジスタＭ１は、受光部１１６で生成され、ｎ型半導体領域１１４に蓄積された信号電荷をＦＤに転送する機能を備える。ＦＤに転送された信号電荷は、ＦＤが有する容量成分により、受光部１１６から転送された信号電荷の量に応じた電圧に変換される。ＦＤは、不図示の増幅部の入力ノードに電気的に接続されている。増幅部は、各画素に配されてもよい。或いは、ＦＤは、不図示の信号出力線に電気的に接続されている。
【００２３】
周辺トランジスタＭＰは、シリコン基板１１０内に設けられたソース／ドレイン領域としてのｎ型半導体領域１２０，１２２と、ｎ型半導体領域１２０，１２２の間のシリコン基板１１０上にゲート絶縁膜１２６を介して設けられたゲート電極１３０とを含む。
【００２４】
シリコン基板１１０の上には、絶縁層１４０が設けられている。絶縁層１４０は、例えば酸化シリコンにより構成することができる。絶縁層１４０内には、第１配線層１４２及び第２配線層１４４が設けられている。絶縁層１４０の上には、第３配線層１４６が設けられている。第１配線層１４２、第２配線層１４４及び第３配線層１４６は、シリコン基板１１０の主面１１２を基準として異なる高さに配されている。第１配線層１４２及び第２配線層１４４は、例えば銅を主体とする導電部材により構成されている。第３配線層１４６は、例えばアルミニウムを主体とする導電部材により構成されている。パッド電極１５０，１５２，１５４は、第３配線層１４６により構成されている。
【００２５】
第１配線層１４２の一部の導電部材と第２配線層１４４の一部の導電部材とは、不図示のビアプラグによって電気的に接続されている。第２配線層１４４の一部の導電部材と第３配線層１４６の一部の導電部材とは、不図示のビアプラグによって電気的に接続されている。ビアプラグは、例えばタングステンなどの導電材料により構成することができる。第１配線層１４２の導電部材、第２配線層１４４の導電部材及び第３配線層１４６の導電部材は、ビアプラグによって電気的に接続されている部分を除き、絶縁層１４０によって互いに絶縁されている。ここでは、これら複数の配線層のうち第３配線層１４６が、シリコン基板１１０から最も離れて配された配線層であるものとする。
【００２６】
なお、絶縁層１４０は、必ずしも一種類の絶縁材料により構成さている必要はなく、異なる材料を含む複数の絶縁層の積層体により構成されていてもよい。例えば、絶縁層１４０は、シリコン基板１１０の表面における反射を防止する反射防止膜、導電部材の拡散を防止する拡散防止膜、エッチングストッパ膜等を含み得る。
【００２７】
また、配線層の層数は、３層に限定されるものではない。また、第１配線層１４２、第２配線層１４４及び第３配線層１４６を構成する導電部材も上記の例に限定されるものではなく、例えば、第１配線層１４２及び第２配線層１４４を、アルミニウムを主体とする導電部材で構成してもよい。
【００２８】
第３配線層１４６が設けられた絶縁層１４０の上には、絶縁層１６０が設けられている。絶縁層１６０は、保護膜として機能しうる。絶縁層１６０の上には、各画素１０２に対応して、第１レンズ１６２がそれぞれ配されている。絶縁層１６０及び第１レンズ１６２は、例えば窒化シリコンにより構成することができる。この場合、絶縁層１６０の構成部材及び第１レンズ１６２の構成部材の屈折率は、いずれも絶縁層１４０の構成部材の屈折率よりも高い。なお、絶縁層１６０の構成部材の屈折率は、絶縁層１４０の構成部材の屈折率と異なっていればよい。また、絶縁層１６０及び第１レンズ１６２は、必ずしも設ける必要はない。さらに、第１レンズ１６２の上に、平坦化膜１６４及び第２レンズ１６６を更に設けてもよい。
【００２９】
センサ基板２００は、基材としてのＩｎＰ基板２１０を含む。前述の画素領域２０４は、ＩｎＰ基板２１０に設けられる。ＩｎＰ基板２１０の上には、例えばｐ型ＩｎＰよりなる共通層２１２が設けられている。共通層２１２の上には、受光部２２０、発光部２３０及びリング電極２６０を含むメサ構造体からなる複数の画素２０２が設けられている。共通層２１２は、受光部２２０を構成する半導体層の一部であってもよい。メサ構造体の側壁部には、保護膜２８０が設けられている。ＩｎＰ基板２１０の裏面には反射防止膜２１４が設けられている。
【００３０】
画素領域２０４を構成する複数の画素２０２のリング電極２６０とパッド電極２７２とは、図２（ｂ）に示すように、互いに電気的に接続されている。また、画素領域２０４を構成する複数の画素２０２の受光部２２０は、共通層２１２に接続されている。そして、共通層２１２へ電気的なコンタクトをとるための共通電極２６２を介して、パッド電極２７０に電気的に接続されている。つまり、共通電極２６２での電圧降下を除けば、複数の画素２０２のメサ構造体には、リング電極２６０と共通電極２６２とを通して実質的に同じ電圧が印加されるように設計されている。
【００３１】
センサ基板２００のより具体的な構造としては、例えば図４に示す層構成を適用可能である。なお、図４では、ＩｎＰ基板２１０の上に結晶成長する順番で各層を説明する関係上、図３とは上下が逆になっている。
【００３２】
厚さ約５００μｍのＩｎＰ基板２１０の主面の上には、各画素２０２の受光部２２０に接続される共通層２１２が設けられている。共通層２１２は、例えば厚さ３μｍのｐ型ＩｎＰにより構成される。共通層２１２の上には、厚さ４μｍのアンドープＩｎＧａＡｓ層２２２と、厚さ１μｍのｎ型ＩｎＰ層２２４とが、この順番で積層されている。共通層２１２、アンドープＩｎＧａＡｓ層２２２及びｎ型ＩｎＰ層２２４が上述の受光部２２０を構成し、アンドープＩｎＧａＡｓ層２２２が受光層として機能する。ＩｎＧａＡｓからなる受光層は、赤外線の波長帯域に吸収波長帯域をもつ。ｎ型ＩｎＰ層２２４の上には、厚さ４μｍのｎ型ＩｎＰ層２３２と、アンドープＩｎＰ層２３４と、ｐ型ＩｎＰ層２３６とが、この順番で積層されている。ｎ型ＩｎＰ層２３２、アンドープＩｎＰ層２３４及びｐ型ＩｎＰ層２３６が上述の発光部２３０を構成し、アンドープＩｎＰ層２３４が発光層として機能する。発光層がＩｎＰで構成される発光部２３０の発光中心波長は、約９２０ｎｍである。ｐ型ＩｎＰ層２３６の上には、不図示のＩｎＧａＡｓコンタクト層を介して、リング電極２６０が設けられている。各画素２０２の発光部２３０上に設けられているリング電極２６０は、前述のように、互いに電気的に接続されており、これらを接続する配線の電気抵抗による電圧降下分を除けば、実質的に同電位となっている。
【００３３】
読み出し回路基板１００とセンサ基板２００とは、図３に示すように、これらの主面が対向し且つ平行になるように配置されている。読み出し回路基板１００の複数の画素１０２とセンサ基板２００の複数の画素２０２とは、それぞれが対になるように同じピッチで配置されている。対をなす画素１０２の受光部１１６と画素２０２の発光部２３０とは、第１レンズ１６２と第２レンズ１６６とを介して光学的に接続されている。
【００３４】
このように、本実施形態による撮像装置は、撮像用のセンサ素子（受光部２２０）が設けられたセンサ基板２００に発光部２３０を有し、ＲｏＩＣが設けられた読み出し回路基板１００に受光部１１６を有している。そして、センサ基板２００に設けられた発光部２３０から出射された光を読み出し回路基板１００に設けられた受光部１１６で検出する構成となっている。そのため、受光部２２０が受光した光量に応じて発光部２３０を発光し、それを受光部１１６により検出することで、受光部２２０が検出した情報を読み出し回路基板１００へと送ることが可能である。すなわち、本実施形態による撮像装置では、読み出し回路基板１００に設けられた画素１０２とセンサ基板２００に設けられた画素２０２とが金属バンプを介して電気的に接続された構成とはなっていない。
【００３５】
図５は、読み出し回路基板１００とセンサ基板２００との間の光学的な接続を説明する図である。本実施形態の撮像装置では、第１レンズ１６２と第２レンズ１６６とにより１つのレンズ群を構成しており、センサ基板２００の発光部２３０から出射した光４００は、このレンズ群によって読み出し回路基板１００の受光部１１６に結像される。
【００３６】
本実施形態の撮像装置では、いわゆるレンズの公式より、以下の式（１）の関係を基本として光学系が設計される。
１／ｆ＝１／ｄ１＋１／ｄ２    …（１）
ここで、ｄ１は、第２レンズ１６６と空気との界面から受光部１１６までの光学的距離である。ｄ２は、第２レンズ１６６と空気との界面から発光部２３０までの光学的距離である。ｆは、レンズ群の実効的な焦点距離である。なお、光学的距離は、光が伝搬する物質の屈折率と、光がその物質を伝搬する物理的な距離との積として表される。
【００３７】
比較のため、可視光帯域に感度があるカメラ等で使用されている一般的なＣＭＯＳイメージセンサの光学系を通過する光４０２の軌跡の一例を図６に示す。一般的なＣＭＯＳイメージセンサの光学系は、図６に示すように、本実施形態の光学系の場合と比較して、より平行光に近い光を受光部１１６に集光する構成となっている。すなわち、一般的なＣＭＯＳイメージセンサでは、本実施形態による撮像装置とは異なり、以下の式（２）の関係を基本として光学系が設計される。
ｆ＝ｄ１    …（２）
次に、本実施形態による撮像装置において、センサ基板２００の受光部２２０が検出したイメージを読み出し回路基板１００に送る原理を説明する。
【００３８】
図７は、センサ基板２００の動作を説明するための等価回路図である。図７中、フォトダイオードＤ１は図３の受光部２２０に相当し、発光ダイオードＤ２は図３の発光部２３０に相当する。なお、図７では、各画素２０２のリング電極２６０間を接続する配線、共通電極２６２及び共通層２１２の電気抵抗は省略している。
【００３９】
図７に示すように、各画素２０２を構成するフォトダイオードＤ１と発光ダイオードＤ２とは、互いにｐｎ接合の向きが逆向きになるように直列に接続されている。そして、読み出し回路基板１００からパッド電極１５０，１５２，２７０，２７２を介してセンサ基板２００へと供給されるＤＣ電源１８０は、フォトダイオードＤ１に逆バイアスを印加し、発光ダイオードＤ２に順バイアスを印加するように接続されている。ＤＣ電源１８０の電圧は、例えば５．０Ｖである。
【００４０】
フォトダイオードＤ１と発光ダイオードＤ２との直列接続体にこのようにＤＣ電源１８０を接続すると、ＤＣ電源１８０から供給される電圧の大部分はフォトダイオードＤ１に印加される。これによりフォトダイオードＤ１は十分な逆バイアスが印加された状態となり、フォトダイオードＤ１を流れる電流はフォトダイオードＤ１に入射する光の量に依存して変化することになる。フォトダイオードＤ１と発光ダイオードＤ２とは直列に接続されているため、発光ダイオードＤ２に流れる電流は、フォトダイオードＤ１に流れる電流と同じになる。そして、発光ダイオードＤ２の発光光量は、一般的なＬＥＤと同じく、発光ダイオードＤ２に印加される電圧ではなく発光ダイオードＤ２を流れる電流値に比例する。その結果、発光ダイオードＤ２は、フォトダイオードＤ１に入射した光の量に比例した光量で発光することになる。
【００４１】
ただし、本実施形態による撮像装置では、その構造上、発光部２３０から受光部２２０へある程度の光がフィードバックされる。このフィードバック量が１を超えて正帰還になると、一旦発光部２３０が閾値を超えると受光部２２０への入射光量にかかわらず発光部２３０が発光してしまい、受光部２２０の情報を読み出し回路基板へと送ることができなくなる。そのため、発光部２３０から受光部２２０への帰還量、より具体的には、発光部２３０に流れ込む電流の量に対して、その電流により発光部２３０で発光する光によって受光部２２０で生成される電流の量が小さいことが求められる。そのため、例えば特許文献２に記載のような、正帰還により２つの安定状態となりメモリとしての効果を有する構成は、本実施形態による撮像装置のセンサ基板２００の構成としては不向きである。
【００４２】
図４に示す構造において、共通層２１２からｐ型ＩｎＰ層２３６までの積層体は、途中にｉ層が挿入されているものの、全体としてみればｐｎｐ構造となっている。そのため、ｎ型ＩｎＰ層２２４，２３２の合計膜厚が、少数キャリアである正孔が拡散できる厚さ以下であると、バイポーラトランジスタのような動作を示す。バイポーラトランジスタのような動作が顕著となり増幅効果が一定以上になると、発光部２３０から受光部２２０へと正帰還が起こり、発光部２３０での発光量が受光部２２０での受光量に応じたものとならなくなる。
【００４３】
そこで、本実施形態では、正帰還を起こさずに安定して画素２０２を動作させるために、ベース層に相当するｎ型ＩｎＰ層２２４，２３２の合計膜厚を、少数キャリアの拡散長に相当する厚さよりも厚くなるようにしている。例えば、本実施形態のｎ型ＩｎＰ層２２４，２３２における正孔の拡散長は、約４μｍである。そこで、本実施形態では、ｎ型ＩｎＰ層２２４，２３２の合計膜厚を、正孔の拡散長よりも厚い５μｍに設定している。
【００４４】
なお、ここでは正孔の拡散長が約４μｍである場合を想定しているが、正孔の拡散長は材料などによって変化し、また、バイポーラトランジスタの増幅率はｐｎ接合を構成する各層のドーピング濃度によって変化する。したがって、ｎ型層の合計膜厚は、受光部２２０及び発光部２３０の構成材料や各層のドーピング濃度に応じて適宜調整することが望ましい。
【００４５】
また、受光部２２０及び発光部２３０を構成する積層体にＡｌＩｎＰ等のような周囲よりもエネルギーバンドギャップの大きな層を挿入し、価電子帯側に障壁を設けることによって少数キャリアの拡散をブロックするようにしてもよい。また、少数キャリアを閉じ込めるためにＩｎＰよりもエネルギーバンドギャップの小さい層を挿入し、キャリアの蓄積及び再結合を促進するようにしてもよい。
【００４６】
本実施形態では、ＩｎＰ基板２１０の厚さを約５００μｍとしており、各層の結晶成長に用いるＩｎＰ基板２１０の初期の厚さから大きく薄膜化はしていない。これには、センサ基板２００の製造時における取扱いを容易にすることのほか、可視光を吸収するという目的がある。
【００４７】
例えば、波長９５０ｎｍの光に対するＩｎＰの吸収係数は３×１０２ｃｍ−１であることから、波長９５０ｎｍの光を９９％吸収するためには約２３０μｍの厚さのＩｎＰ基板２１０が必要となる。波長９５０ｎｍよりも短波長側の光の吸収係数はさらに大きいため、約２３０μｍ以上の厚さがあれば可視光は確実に吸収することができる。
【００４８】
次に、本実施形態による撮像装置の製造方法（読み出し回路基板１００とセンサ基板２００とを貼り合わせる工程）の概略を説明する。
まず、半導体ウェハプロセスにより、読み出し回路基板１００及びセンサ基板２００をそれぞれ作成する。その後、読み出し回路基板１００のパッド電極１５０，１５２上及びセンサ基板２００のパッド電極２７０，２７２上に、金や銅などの金属材料からなる金属バンプをそれぞれ形成する。
【００４９】
次いで、読み出し回路基板１００の上にセンサ基板２００を位置合わせして設置し、昇温下で読み出し回路基板１００にセンサ基板２００を押し付ける。これにより、パッド電極１５０，１５２上に設置した金属バンプとパッド電極２７０，２７２上に設置した金属バンプとをそれぞれ熱圧着し、読み出し回路基板１００とセンサ基板２００との間の電気的な接続を確立する。この際、読み出し回路基板１００とセンサ基板２００との間の間隔は、スペーサ２９０の高さによって規定される。
【００５０】
本実施形態において、読み出し回路基板１００とセンサ基板２００との電気的な接続部分は、パッド電極１５０とパッド電極２７０との間とパッド電極１５２とパッド電極２７２との間を接続するバンプ１７０だけである。したがって、読み出し回路基板１００とセンサ基板２００との接合プロセスが製造歩留りに与える影響を低減するとともに、読み出し回路基板１００とセンサ基板２００との間の接続信頼性を向上することができる。
【００５１】
次いで、常温に戻したのちに、ディスペンサー等を用いてセンサ基板２００の外周部に接着剤を塗布し、センサ基板２００を読み出し回路基板１００に固定する。
なお、読み出し回路基板１００とセンサ基板２００とを電気的に接続するためのパッド電極の数や配置、画素領域１０４，２０４の外周形状や周辺回路領域１０６の配置等は、必要に応じて適宜変更することができる。また、読み出し回路基板１００とセンサ基板２００との電気的な接続方法は、電力を供給できる形態であれば金属バンプに限定されるものではなく、例えば導電性ペースト等を用いてもよい。また、読み出し回路基板１００へのセンサ基板２００の固定方法も、接着剤に限定されるものではなく、他の固定方法を用いてもよい。
【００５２】
このように、本実施形態によれば、画素ごとの電気的な接続を用いることなく、センサ基板２００で捉えたイメージ情報を読み出し回路基板１００へと伝達し、電気的に読み出すことができる。これにより、画素サイズの縮小やセンサ部の面積を拡大することが容易となり、１．０μｍを超えるような長波長帯域の画像を取得しうる高性能で信頼性の高い撮像装置を実現することができる。
【００５３】
［第２実施形態］
本発明の第２実施形態による撮像装置について、図８を用いて説明する。第１実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図８は、本実施形態による撮像装置を構成するセンサ基板の構造を示す概略断面図である。
【００５４】
本実施形態による撮像装置は、センサ基板２００に設けられた発光部２３０の構成が異なるほかは、第１実施形態による撮像装置と同様である。すなわち、本実施形態による撮像装置の画素２０２は、図８に示すように、受光部２２０の上に、ｎ型ＡｌＩｎＡｓ層２３８と、アンドープＡｌＧａＩｎＡｓ層２４０と、ｐ型ＡｌＩｎＡｓ層２４２とがこの順番で積層されてなる発光部２３０を有している。アンドープＡｌＧａＩｎＡｓ層２４０が発光層として機能する。
【００５５】
アンドープＡｌＧａＩｎＡｓ層２４０を構成するＡｌＧａＩｎＡｓは、ＡｌＡｓ，ＧａＡｓ，ＩｎＡｓの混晶であり、これらの組成比に応じてエネルギーバンドギャップ、すなわち発光中心波長を制御することができる。これにより、第１実施形態の撮像装置において発光部２３０の発光層に用いているＩｎＰよりもエネルギーバンドギャップの大きい組成も実現可能であり、例えば発光中心波長を約８２０ｎｍに設定することもできる。この場合、シリコンからなるフォトダイオード（受光部１１６）の感度は、ＩｎＰの発光中心波長である波長９２０ｎｍの光と比較して波長８２０ｎｍの光の方が高いため、発光部２３０の発光をより高感度で検出することが可能となる。
【００５６】
なお、本実施形態では、発光部２３０の発光層をＡｌＧａＩｎＡｓにより構成しているが、所望の発光中心波長を有し、基材（ＩｎＰ基板２１０）の上にエピタキシャル成長可能な材料であれば、特に限定されるものではない。例えば、ＡｌＧａＩｎＡｓの代わりに、Ｇａを除いたＡｌＩｎＡｓを用いてもよい。また、発光層は、複数の層で構成してもよいし、量子井戸構造としてもよい。その他、発光部２３０として、一般的なＬＥＤに使用されている構造を導入することも可能である。
このように、本実施形態によれば、第１実施形態と同様の効果に加え、撮像装置の高感度化を実現することができる。
【００５７】
［第３実施形態］
本発明の第３実施形態による撮像装置について、図９を用いて説明する。第１及び第２実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図９は、本実施形態による撮像装置を構成するセンサ基板の構造を示す概略断面図である。
【００５８】
本実施形態による撮像装置は、センサ基板２００に設けられた発光部２３０の構成が異なるほかは、第１及び第２実施形態による撮像装置と同様である。すなわち、本実施形態による撮像装置の画素２０２は、図９に示すように、受光部２２０の上に、ｎ型ＡｌＩｎＡｓ層２３８と、アンドープＡｌＧａＩｎＡｓ層２４０と、アンドープＡｌＩｎＡｓ層２４４とがこの順番で積層されてなる発光部２３０を有している。アンドープＡｌＩｎＡｓ層２４４には、ｐ型領域２５０，２５２が設けられている。ｐ型領域２５０は、リング電極２６０に接するようにアンドープＡｌＩｎＡｓ層２４４の表面部に設けられている。ｐ型領域２５２は、リング電極２６０よりも内側のアンドープＡｌＩｎＡｓ層２４４内に、アンドープＡｌＩｎＡｓ層２４４の表面部から、ｐ型領域２５０の深さよりも深くに渡って設けられている。このようにして、アンドープＡｌＩｎＡｓ層２４４に添加されるｐ型不純物に面内分布を設けている。
【００５９】
このようにすることで、発光部２３０に流れる電流は、アンドープＡｌＩｎＡｓ層２４４の深さ方向の幅が最も狭いｐ型領域２５２を通る経路に集中し、その部分で局所的に強く発光する。結果として、リング電極２６０より内側の光取り出し窓領域で発光する割合を高めることができ、光取り出し効率を向上することができる。
【００６０】
ｐ型領域２５０，２５２は、特に限定されるものではないが、例えば、イオン注入法によりアンドープＡｌＧａＩｎＡｓ層２４０にＺｎを添加することにより形成することができる。その際、注入イオンの加速エネルギーを代えることで、深さの異なるｐ型領域２５０，２５２を形成することができる。
【００６１】
なお、本実施形態では、第２実施形態による撮像装置への適用例を示したが、第１実施形態による撮像装置において同様の構成を適用してもよい。この場合、ｐ型ＩｎＰ層２３６をアンドープＩｎＰ層とし、このアンドープＩｎＰ層にｐ型領域２５０，２５２と同様のｐ型領域を設ければよい。
このように、本実施形態によれば、第１及び第２実施形態と同様の効果に加え、撮像装置の更なる高感度化を実現することができる。
【００６２】
［第４実施形態］
本発明の第４実施形態による撮像装置について、図１０を用いて説明する。第１乃至第３実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１０は、本実施形態による撮像装置を構成するセンサ基板の構造を示す概略断面図である。
【００６３】
本実施形態による撮像装置は、センサ基板２００に設けられた複数の画素２０２のうちの一部が、発光部２３０のｎ側端子に接続された個別電極を更に有している点で、第１乃至第３実施形態による撮像装置とは異なっている。
【００６４】
図１０は、本実施形態の上記構成を第３実施形態による撮像装置のセンサ基板２００に適用した例を示している。すなわち、センサ基板２００に設けられた複数の画素２０２のうちの一部の画素２０２Ａは、発光部２３０のｎ側端子であるｎ型ＡｌＩｎＡｓ層２３８の上に設けられた個別電極２６４を有している。個別電極２６４は、リング電極２６０や共通電極２６２と同様、図示しない配線やバンプを介して読み出し回路基板１００に設けられた周辺回路に電気的に接続されている。これにより、画素２０２Ａの発光部２３０は、ｎ側電極としての個別電極２６４とｐ側電極としてのリング電極２６０との間に電圧を印加することによって、受光部２２０への光の入射によらず独立して発光させることができる。
【００６５】
画素２０２Ａに設けられた発光部２３０は、画素１０２への情報の伝達のほか、読み出し回路基板１００とセンサ基板２００とのアライメントの確認に用いることができる。例えば、読み出し回路基板１００とセンサ基板２００とを接合後、電極２６４とリング電極２６０との間に電圧を印加して画素２０２Ａの発光部２３０を発光させ、画素２０２Ａと対をなす画素１０２の受光部１１６が受光する光量を確認する。このようにすることで、基板の主面に平行な方向の接合の位置ずれが許容範囲内であるか否かを確認することができる。これにより、読み出し回路基板１００とセンサ基板２００との間の位置ずれ量が許容範囲外である不良品が、セラミックパッケージへの実装工程へと送られるのを防ぐことができる。
【００６６】
画素領域２０４内における画素２０２Ａの配置場所や配置数は、特に限定されるものではない。読み出し回路基板１００とセンサ基板２００との間の２次元的な位置ずれを検出する観点からは、離れた場所に配置された少なくとも２つの画素２０２Ａが必要である。例えば、画素領域２０４が図２（ｂ）に示すような矩形形状を有する場合、画素領域２０４の４つの角部の近傍に位置する２〜４の画素２０２を、画素２０２Ａとすることができる。
【００６７】
読み出し回路基板１００とセンサ基板２００との間の位置ずれ量の確認は、読み出し回路基板１００とセンサ基板２００との接合時に行ってもよい。この場合、読み出し回路基板１００とセンサ基板２００とを接合する際に画素２０２Ａの発光部２３０を発光させ、画素２０２Ａと対をなす画素１０２の受光部１１６が受光する光量をモニターしながら最適な場所に位置合わせする。
【００６８】
この場合の効果として、実装装置の機械的な位置合わせ精度よりも高い精度で位置合わせできる点が挙げられる。特に、センサ基板２００の発光部２３０と読み出し回路基板１００の受光部１１６との間の光学的な接続にレンズを用いた構成でレンズにより光が絞られる場合や、画素ピッチが１０マイクロメートル以下と小さい場合などに、大きな効果を奏する。なお、レンズが装荷されている状態で効果が大きい理由は、レンズにより光が小さな領域に絞られるためその領域と受光部１１６とのずれが生じた場合の光量の変動量が、レンズがない場合と比較して大きくなるためである。
【００６９】
実装装置による位置合わせでは、まず、画像認識によって読み出し回路基板１００上のパターンとセンサ基板２００上のパターンとを認識し、主面に平行な方向の位置ずれ量を把握する。その後、読み出し回路基板１００とセンサ基板２００とを近づけ、加熱してバンプを接合する。しかし、位置ずれ量の把握後に機械的な精度だけに頼って貼り合わせを行うと、理想位置からのずれが生じる等、少なからず位置ずれが生じる。画素ピッチが比較的大きい場合にはそのずれによる問題が小さいが、画素ピッチがシリコンで構成された通常の可視光帯域のイメージセンサに近づいていくと、上記アライメントずれによる影響が無視できなくなる。
【００７０】
そこで、読み出し回路基板１００とセンサ基板２００とが接触する数マイクロメートル手前まで近づけ、その状態で画素２０２Ａの発光部２３０を発光させ、受光部１１６で受光量をモニターしながら受光量が最大になる位置を探す。このようにすることで、画像認識を使用せず、読み出し回路基板１００とセンサ基板２００とを極力近づけた状態でアライメントできるため、アライメント後の移動等による位置ずれを大幅に低減することができる。
【００７１】
なお、本実施形態では、第３実施形態による撮像装置への適用例を示したが、第１又は第２実施形態による撮像装置において同様の構成を適用してもよい。
このように、本実施形態によれば、第１乃至第３実施形態の効果に加え、読み出し回路基板１００とセンサ基板２００との位置合わせ精度を向上することができる。これにより、製造歩留りの向上と更なる高感度化を実現することができる。
【００７２】
［第５実施形態］
本発明の第５実施形態による撮像装置について、図１１を用いて説明する。第１乃至第４実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１１は、本実施形態による撮像装置の構造を示す概略断面図である。
【００７３】
本実施形態による撮像装置は、図１１に示すように、センサ基板２００の発光部２３０の上に設けられたレンズ２８２を更に有する点で、第１乃至第４実施形態による撮像装置とは異なっている。レンズ２８２は、発光部２３０から出射した光を略平行光に成形する機能を備える。また、本実施形態による撮像装置では、読み出し回路基板１００に設けられた第１レンズ１６２及び第２レンズ１６６は、レンズ２８２から出射した平行光４０４を受光部１１６に集光するように構成されている。
【００７４】
本実施形態による撮像装置では、センサ基板２００側にもレンズ２８２を設けるため、製造工程数は増加する。しかしながら、本実施形態による撮像装置には、読み出し回路基板１００とセンサ基板２００との間の間隔のばらつきによる光結合効率の変動を抑制できるという特有の効果がある。
【００７５】
読み出し回路基板１００及びセンサ基板２００の反りや貼り合わせ工程におけるばらつき等により、読み出し回路基板１００とセンサ基板２００との間の間隔に面内分布やばらつきが生じることがある。読み出し回路基板１００とセンサ基板２００との間の距離が変化すると、第１レンズ１６２及び第２レンズ１６６により構成されるレンズ群と発光部２３０との間の距離が変化する。その結果、第１実施形態による撮像装置では、当該レンズ群によって光線が集光する位置と受光部１１６の表面の位置とにずれが生じ、読み出し回路基板１００とセンサ基板２００との間の光結合効率などに影響が生じることになる。
【００７６】
この点、本実施形態による撮像装置では、発光部２３０から出射した光はレンズ２８２によって平行光４０４に成形されるため、基板間の距離が変化しても、読み出し回路基板１００内で光が集光する位置はほとんど変化しない。結果として、本実施形態による撮像装置によれば、読み出し回路基板１００とセンサ基板２００との間の間隔の面内分布やばらつきに伴う光結合効率の変動を抑制することができる。
【００７７】
このように、本実施形態によれば、第１乃至第４実施形態の効果に加え、読み出し回路基板１００とセンサ基板２００との間の間隔の面内分布やばらつきに伴う光結合効率の変動を抑制することができる。
【００７８】
［第６実施形態］
本発明の第６実施形態による撮像装置について、図１２及び図１３を用いて説明する。第１乃至第５実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１２は、本実施形態による撮像装置の構造を示す概略断面図である。図１３は、読み出し回路基板とセンサ基板との間の距離と光結合効率との関係を示すグラフである。
【００７９】
本実施形態による撮像装置は、読み出し回路基板１００にレンズ群（第１レンズ１６２及び第２レンズ１６６）が設けられていないほかは、第１乃至第４実施形態による撮像装置と同様である。センサ基板２００に設けられた画素２０２の発光部２３０と読み出し回路基板１００に設けられた画素１０２の受光部１１６との間の光学的な接続には、本実施形態において示すように、必ずしもレンズ群を用いる必要はない。本実施形態による撮像装置には、第１レンズ１６２及び第２レンズ１６６を形成する工程を省略することにより製造コストを低廉化できるメリットがある。
【００８０】
図１３は、本実施形態による撮像装置の構成において、読み出し回路基板１００とセンサ基板２００との間の光結合効率の基板間距離依存性を計算により求めた結果を示すグラフである。横軸は、発光部２３０の表面位置と、受光部１１６の表面位置との間の光学的距離Ｌ（図１２を参照）を示している。左側の縦軸は、画素２０２と画素１０２との間の光結合効率を示している。右側の縦軸は、直下の画素１０２への光結合効率と直下の画素１０２に隣接する画素１０２への光結合効率との比率を示している。図１３中、◆印のプロットは、画素２０２と、当該画素２０２の直下の画素１０２との間の光結合効率を示している。■印のプロットは、画素２０２と、当該画素２０２の直下の画素１０２に隣接する画素１０２との間の光結合効率を示している。▲印のプロットは、直下の画素１０２への光結合効率と隣接する画素１０２への光結合効率との比率を示している。
【００８１】
図１３の計算では、画素１０２，２０２のピッチが１９μｍであり、発光部２３０及び受光部１１６の実効的な開口径が５μｍである場合を想定している。ただし、計算に当たっては、発光部２３０の発光層よりも外側に設けられた部材（例えば、リング電極２６０など）による遮光の影響は無視している。
【００８２】
図１３に示すように、画素２０２と画素１０２との間の光結合効率は、読み出し回路基板１００とセンサ基板２００との間の間隔を狭めるほどに増加する。したがって、必要とされる光結合効率に応じて読み出し回路基板１００とセンサ基板２００との間の間隔を適宜設定することにより、読み出し回路基板１００にレンズ群を設けない構成においても所望の特性を実現することは可能である。
【００８３】
例えば、読み出し回路基板１００とセンサ基板２００との間の距離Ｌを５μｍ以下にすることで、直下の画素１０２の受光部１１６への光の入射量に対する、隣接する画素１０２の受光部１１６への光の入射量を、約３．５％以下に抑えることができる。１．０μｍを超える波長帯域の光を検出する撮像装置は、可視光帯域の光を検出するカラーの撮像装置とは異なり、画素によって透過波長帯域の異なるフィルタを持たない、いわゆるモノクロの撮像装置である。そのため、用途によっては、隣接画素へのクロストークが３．５％程度であっても使用可能な場合がある。そのような場合には、本実施形態のようなレンズを設けない構成により、より低コストで撮像装置を実現することができる。さらに、隣接画素へのクロストークを１０％程度まで許容できるのであれば、読み出し回路基板１００とセンサ基板２００との間の距離Ｌを７μｍ程度まで広げることができる。
【００８４】
なお、本実施形態では、第１乃至第４実施形態による撮像装置への適用例を示したが、第５実施形態による撮像装置において本実施形態と同様の構成を適用してもよい。
このように、本実施形態によれば、第１乃至第４実施形態の効果に加え、製造コストを低減することができる。
【００８５】
［第７実施形態］
本発明の第７実施形態による撮像装置について、図１４を用いて説明する。第１乃至第６実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１４は、本実施形態による撮像装置の構造を示す概略断面図である。
【００８６】
第６実施形態で説明したような隣接画素へのクロストークを低減するために、遮光壁を設けることも有効である。このような遮光壁としては、例えばリング電極２６０を利用することが可能である。本実施形態では、第６実施形態による撮像装置において、リング電極２６０を遮光壁として用いる場合の例を説明する。
【００８７】
ここで、発光部２３０のリング電極２６０よりも内側の領域を、光が出射する開口部であるものと考える。また、図１４に示すように、第１乃至第６実施形態の場合よりも高さの高いリング電極２６０を想定し、仮に発光部２３０から出射した光がリング電極２６０を透過できる場合を考える。このとき、画素２０２Ａの発光部２３０から出射して直下の画素１０２Ａに隣接する画素１０２Ｂの受光部１１６に入射する光線のうち、リング電極２６０の最も高い部分を通過する光線は、図１４に点線で示す光線４０８となる。
【００８８】
したがって、リング電極２６０を遮光壁として用いる場合、リング電極２６０（遮光壁）の高さｈが以下の（３）式の関係を満たすときに、直下の画素１０２Ａに隣接する画素１０２Ｂの受光部１１６に入射する光線を効果的に遮ることができる。
ｈ＞ｗ×ｔａｎθ１    …（３）
ここで、θ１は光線４０８が発光部２３０の表面に対してなす角度であり、ｗは発光部２３０の開口部の幅である（図１４参照）。
【００８９】
例えば、発光部の開口部の幅ｗを５μｍ、受光部１１６の開口部の幅を５μｍ、発光部２３０の表面と受光部１１６の表面との光学的な距離を５μｍ、画素ピッチを１９μｍとすると、上記関係を満たす斜光壁の高さｈは１．３μｍとなる。
【００９０】
斜光壁の高さは、発光部２３０の光の出射面からの高さとの差が重要となる。そのため、必ずしも斜光壁としての部材をその高さまで設ける必要はない。例えば、発光部２３０の光を出射する部分を０．５μｍエッチングし、その周囲に高さ０．８μｍのリング電極２６０を配置することによっても、同様の効果を備えた斜光壁を実現することができる。また、（３）式を満たす遮光壁は、必ずしもリング電極２６０である必要はなく、他の部材を用いて形成してもよい。また、読み出し回路基板１００側に同様の機能を備えた遮光壁を設けるようにしてもよい。
このように、本実施形態によれば、第６実施形態の効果に加え、隣接画素へのクロストークを低減することができる。
【００９１】
［第８実施形態］
本発明の第８実施形態による撮像装置について、図１５を用いて説明する。第１乃至第７実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１５は、本実施形態による撮像装置を構成するセンサ基板の構造を示す概略断面図である。
【００９２】
第１乃至第７実施形態による撮像装置では、センサ基板２００に設けられた各画素２０２を、受光部２２０と発光部２３０とを含むメサ構造体により形成している。これに対し、本実施形態による撮像装置は、図１５に示すように、発光部２３０は画素２０２毎に独立したメサ構造を有しているが、受光部２２０を構成するアンドープＩｎＧａＡｓ層２２２とｎ型ＩｎＰ層２２４とは画素２０２毎にパターニングされてはいない。ｎ型ＩｎＰ層２２４の画素２０２間の領域には、ｐ型領域２２６が設けられている。ｐ型領域２２６は、平面視において、各画素２０２の周囲を囲うように形成されている。ｐ型領域２２６は、特に限定されるものではないが、例えば、イオン注入法によりｎ型ＩｎＰ層２２４にＺｎを添加することにより形成することができる。
【００９３】
ｎ型ＩｎＰ層２２４にｐ型領域２２６を設けることで、ｎ型ＩｎＰ層２２４とｐ型領域２２６との界面にｐｎ接合を形成することができる。このｐｎ接合の逆方向特性により、隣接する画素２０２の受光部２２０を電気的に分離することができる。
【００９４】
本実施形態の上記構成では、受光部２２０及び発光部２３０を含むメサ構造体を形成する第１乃至第７実施形態の場合と比較して、メサ構造体を形成する際のエッチング深さが少なくて済むため、加工プロセスを容易にすることができる。また、受光部２２０はメサ構造を有していないため、メサ側壁を介した表面電流が流れることはない。
【００９５】
また、本実施形態による撮像装置は、隣接する画素２０２の発光部２３０の間に、遮光膜２８４を更に有している。遮光膜２８４は、特に限定されるものではないが、例えば、厚さ１０ｎｍのＣｒ膜と厚さ１００ｎｍのＡｕ膜との積層膜により構成することができる。
【００９６】
本実施形態による撮像装置において遮光膜２８４を設けている理由は、ある画素２０２の発光部２３０で発生した光が隣接する画素２０２の受光部（アンドープＩｎＧａＡｓ層２２２）に入射しないようにするためである。これにより、画素２０２間の光のクロストークを抑制することができる。
【００９７】
遮光膜２８４は、第１乃至第７実施形態による撮像装置にも適用可能である。ただし、第１乃至第７実施形態による撮像装置では、前述のように、各画素２０２のメサ構造体を分離するために必要な溝の深さが本実施形態の場合よりも深いため、遮光膜２８４の形成の相対的な難易度は高くなる。
【００９８】
なお、本実施形態では、第３実施形態による撮像装置への適用例を示したが、その他の実施形態による撮像装置において本実施形態と同様の構成を適用してもよい。
このように、本実施形態によれば、第１乃至第７実施形態の効果に加え、製造プロセスを容易にするとともに、隣接画素へのクロストークを低減することができる。
【００９９】
［第９実施形態］
本発明の第９実施形態による撮像システムについて、図１６を用いて説明する。第１乃至第８実施形態による撮像装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。図１６は、本実施形態による撮像システムの概略構成を示すブロック図である。
【０１００】
上記第１乃至第８実施形態で述べた撮像装置３００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図１６には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
【０１０１】
図１６に例示した撮像システム５００は、撮像装置５０１、被写体の光学像を撮像装置５０１に結像させるレンズ５０２、レンズ５０２を通過する光量を可変にするための絞り５０４、レンズ５０２の保護のためのバリア５０６を有する。レンズ５０２及び絞り５０４は、撮像装置５０１に光を集光する光学系である。撮像装置５０１は、第１乃至第８実施形態で説明した撮像装置３００である。撮像装置５０１は、レンズ５０２によってセンサ基板２００の画素領域２０４に結像された光学像を、各画素２０２の受光部２２０及び発光部２３０を介して読み出し回路基板１００へと送信する。読み出し回路基板１００は、センサ基板２００から送信された情報を画素領域１０４に配された各画素１０２で受信し、画像信号に変換する。
【０１０２】
撮像システム５００は、また、撮像装置５０１より出力される画像信号の処理を行う信号処理部５０８を有する。信号処理部５０８は、撮像装置５０１が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、信号処理部５０８はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部５０８の一部であるＡＤ変換部は、撮像装置５０１が設けられた半導体基板（読み出し回路基板１００）に設けられていてもよいし、撮像装置５０１とは別の半導体基板に設けられていてもよい。また、撮像装置５０１と信号処理部５０８とが同一の半導体基板に設けられていてもよい。
【０１０３】
撮像システム５００は、さらに、画像データを一時的に記憶するためのメモリ部５１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）５１２を有する。さらに撮像システム５００は、画像データの記録又は読み出しを行うための半導体メモリ等の記録媒体５１４、記録媒体５１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）５１６を有する。なお、記録媒体５１４は、撮像システム５００に内蔵されていてもよく、着脱可能であってもよい。
【０１０４】
さらに撮像システム５００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部５１８、撮像装置５０１と信号処理部５０８に各種タイミング信号を出力するタイミング発生部５２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム５００は少なくとも撮像装置５０１と、撮像装置５０１から出力された出力信号を処理する信号処理部５０８とを有すればよい。
【０１０５】
撮像装置５０１は、画像信号を信号処理部５０８に出力する。信号処理部５０８は、撮像装置５０１から出力される画像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部５０８は、画像データを用いて、画像を生成する。
【０１０６】
第１乃至第８実施形態による撮像装置３００を適用することにより、１．０μｍを超えるような長波長帯域の光の高精細な画像を取得しうる撮像システムを実現することができる。
【０１０７】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態に示した材料や構成等は本発明の効果を奏する範囲で適宜変更することができる。例えば、上記実施形態において、読み出し回路基板１００の画素領域１０４を、裏面照射型のＣＭＯＳイメージセンサと同様の構成としてもよい。また、上記実施形態において、センサ基板２００の受光部に、より長波長の光を検出できるＩｎＧａＡｓＳｂ系の材料や、紫外線領域の光を効率的に受光可能なＡｌＧａＩｎＮ系の材料や、ＩＩ−ＶＩ族化合物半導体材料を適用してもよい。
【０１０８】
また、上記実施形態では、読み出し回路基板１００とセンサ基板２００とを所定の間隔で離間し、その間に空気層が介在する構成となっていたが、読み出し回路基板１００とセンサ基板２００との間は必ずしも空気層である必要はない。例えば、読み出し回路基板１００とセンサ基板２００との間に、発光部２３０から出射される光に対して透明な材料、例えば光透過性の樹脂を充填する構成としてもよい。また、読み出し回路基板１００の表面とセンサ基板２００の表面とが接するように読み出し回路基板１００とセンサ基板２００とを接合してもよい。
【０１０９】
また、センサ基板２００に設けられた一部の画素２０２の受光部２２０に外部からの光が入らないように遮光材を設け、その画素２０２を、周囲温度変化などによる暗電流の変化量などをモニターする、いわゆるオプティカルブラック画素としてもよい。
【０１１０】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【０１１１】
１００…読み出し回路基板
１０２…画素
１０４…画素領域
１１６…受光部
２００…センサ基板
２０２…画素
２０４…画素領域
２２０…受光部
２３０…発光部
３００…撮像装置
【図１】
2018129359.tif 000003
【図２】
2018129359.tif 000004
【図３】
2018129359.tif 000005
【図４】
2018129359.tif 000006
【図５】
2018129359.tif 000007
【図６】
2018129359.tif 000008
【図７】
2018129359.tif 000009
【図８】
2018129359.tif 000010
【図９】
2018129359.tif 000011
【図１０】
2018129359.tif 000012
【図１１】
2018129359.tif 000013
【図１２】
2018129359.tif 000014
【図１３】
2018129359.tif 000015
【図１４】
2018129359.tif 000016
【図１５】
2018129359.tif 000017
【図１６】
2018129359.tif 000018