(57)【要約】【課題】大型プラントの各種機器を制御するネットワークシステムにおいて、旧版バージョンのＦＰＧＡデータを新版バージョンのＦＰＧＡデータに自動更新可能とするネットワークシステムを提供する。【解決手段】複数のネットワーク装置１が通信回路４を介して接続されたネットワークシステム１００で、自装置のＦＰＧＡバージョン情報１１が搭載された制御データパケット３０がネットワーク装置１間で送受信され、自装置が保持するＦＰＧＡバージョン情報１１と、他装置のＦＰＧＡバージョン情報１１と比較し、自装置が旧版のとき、新版を有する装置から新版のＦＰＧＡデータ１５を受信して旧版から新版に自動更新する。【選択図】図１
2018097638.tif 000002
【特許請求の範囲】
【請求項１】
複数台のネットワーク装置が通信回路を介して接続されたネットワークシステムにおいて、前記ネットワーク装置は、前記ネットワーク装置間で自装置が保持するＦＰＧＡバージョン情報が搭載された制御データパケットを定周期に送受信し、前記自装置が保持する前記ＦＰＧＡのバージョン情報と、前記複数台のネットワーク装置における前記自装置以外の他装置が保持する前記ＦＰＧＡバージョン情報との新旧の比較を行う制御部と、
前記自装置に格納される前記ＦＰＧＡの前記ＦＰＧＡバージョン情報が旧版である場合、前記自装置の前記制御部が、前記新版のＦＰＧＡバージョン情報を備えた前記他装置に要求することで送信される新版のＦＰＧＡデータを格納するメモリ部とを備えたネットワークシステム。
【請求項２】
複数台のネットワーク装置が通信回路を介して接続されたネットワークシステムにおいて、前記ネットワーク装置は、ＦＰＧＡデータを保持したＦＰＧＡと、前記ＦＰＧＡデータの更新指令を発信するＣＰＵと、不揮発性メモリとが設けられており、
前記ＣＰＵは、前記ネットワーク装置間で自装置が保持する前記ＦＰＧＡのバージョン情報が搭載された制御データパケットを定周期に送受信し、前記自装置が保持する前記ＦＰＧＡバージョン情報と、前記複数台のネットワーク装置における前記自装置以外の他装置が保持する前記ＦＰＧＡデータのバージョン情報との新旧の比較を行い、
前記自装置の前記ＦＰＧＡバージョン情報が前記他装置よりも旧版である場合、前記自装置の前記ＣＰＵは、前記他装置の前記ＣＰＵに対して、新版の前記ＦＰＧＡデータの送信を要求し、
前記自装置における前記不揮発性メモリは、前記要求により送信された前記新版の前記ＦＰＧＡデータを格納し、
前記自装置の前記ＣＰＵは、前記他装置の前記ＣＰＵの指令に基づいて、前記新版の前記ＦＰＧＡデータを前記自装置の前記不揮発性メモリから前記自装置の前記ＦＰＧＡに転送し、前記旧版のＦＰＧＡデータを前記新版の前記ＦＰＧＡデータに更新するネットワークシステム。
【請求項３】
複数台のネットワーク装置が通信回路を介して接続されたネットワークシステムにおいて、前記ネットワーク装置は、ＦＰＧＡデータを保持したＦＰＧＡと、前記ＦＰＧＡデータの更新指令を発信するＣＰＵと、不揮発性メモリとが設けられているとともに、制御対象のプラント機器が接続されており、
前記ＣＰＵは、前記ネットワーク装置間で自装置が保持する前記ＦＰＧＡのバージョン情報が搭載された制御データパケットを定周期に送受信し、前記自装置が保持する前記ＦＰＧＡバージョン情報と、前記複数台のネットワーク装置における前記自装置以外の他装置が保持する前記ＦＰＧＡデータのバージョン情報との新旧の比較を行い、
前記自装置の前記ＦＰＧＡバージョン情報が前記他装置よりも旧版である場合、前記自装置の前記ＣＰＵは、前記他装置の前記ＣＰＵに対して、新版の前記ＦＰＧＡデータの送信を要求し、
前記自装置における前記不揮発性メモリは、前記要求により送信された前記新版の前記ＦＰＧＡデータを格納し、
前記自装置の前記ＣＰＵは、前記他装置の前記ＣＰＵの指令に基づいて、前記新版の前記ＦＰＧＡデータを前記自装置の前記不揮発性メモリから前記自装置の前記ＦＰＧＡに転送し、前記新版の前記ＦＰＧＡデータに基づいて前記制御対象の機器の制御を行うとともに、前記旧版のＦＰＧＡデータが格納されている場所をコンフィグレーションの場所としてバス制御して前記プラント機器を制御するネットワークシステム。
【請求項４】
前記制御データパケットに搭載された前記ＦＰＧＡバージョン情報は数値化されており、前記数値化の値の大きい程、前記ＦＰＧＡバージョン情報が新しいものである請求項１から請求項３のいずれか１項に記載のネットワークシステム。
【請求項５】
前記制御データパケットに搭載された前記ＦＰＧＡバージョン情報は、ＦＰＧＡデータ作成日付情報であり、日付が新しい程前記ＦＰＧＡバージョン情報が新しいものである請求項１から請求項３のいずれか１項に記載のネットワークシステム。
【請求項６】
前記ネットワーク装置には、前記装置の動作ＯＮ／ＯＦＦを行うハードウェアのスイッチが設けられており、前記スイッチのＯＮ時に前記旧版のＦＰＧＡデータが前記新版のＦＰＧＡデータに更新される請求項１または請求項２に記載のネットワークシステム。
【請求項７】
前記ネットワーク装置には、前記装置の動作ＯＮ／ＯＦＦを行うソフトウェアが設定されたメンテナンスポートが設けられており、前記メンテナンスポートを介して前記装置にアクセスして前記装置をＯＮ状態設定後に前記旧版のＦＰＧＡデータが前記新版のＦＰＧＡデータに更新がなされるものであり、
前記ＯＮ状態設定を行う情報は、前記不揮発性メモリに格納されているとともに、前記ＣＰＵの指令により前記更新がなされる請求項２に記載のネットワークシステム。
【請求項８】
前記ネットワーク装置には、前記装置の動作ＯＮ／ＯＦＦを行うハードウェアのスイッチが設けられており、前記スイッチのＯＮ時に前記新版のＦＰＧＡデータが前記ＦＰＧＡに転送される請求項３に記載のネットワークシステム。
【請求項９】
前記ネットワーク装置には、前記装置の動作ＯＮ／ＯＦＦを行うソフトウェアが設置されたメンテナンスポートが設けられており、前記メンテナンスポートを介して前記装置にアクセスして前記装置をＯＮ状態設定後に、前記新版のＦＰＧＡデータが前記ＦＰＧＡに転送される請求項３に記載のネットワークシステム。
【請求項１０】
請求項１または請求項２に記載されたネットワークシステムを用いたＦＰＧＡの書き込みデータ更新方法。
【請求項１１】
請求項３に記載されたネットワークシステムを用いた前記プラント機器のプラント機器制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、火力、原子力発電所などの大型プラントに設置されている各種機器の制御を担当するネットワークシステムに関するものであり、特にネットワークで接続された複数台で同種のネットワーク装置において、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）の書き込みデータを更新する機能を備えたネットワークシステムおよびＦＰＧＡの書き込みデータ更新方法、ならびにプラント機器制御方法に係るものである。
【背景技術】
【０００２】
従来よりネットワーク上に設けられたＦＰＧＡの書き込みデータを更新する方法として、専用のダウンロードケーブルを装置の基板に接続し、パソコンなどからダウンロードケーブルを介して不揮発性メモリにデータを書き込み、その後、装置の電源再投入、または装置リセット、またはＦＰＧＡへのリコンフィグレーション命令発行のいずれかにより、不揮発性メモリからＦＰＧＡへデータを転送（コンフィグレーション）して起動させる手法が一般的に採用されている。
【０００３】
上記方法で複数台の装置のＦＰＧＡのバージョンを更新する場合、全ての装置にそれぞれダウンロードケーブルを直接接続し、順に更新する作業が必要である。
【０００４】
複数台の装置のＦＰＧＡのデータを更新する場合の、一般的な更新方法の手順は以下となる。尚、ＳＴはステップの略である。
ＳＴ１．技術員が更新すべき装置の設置場所に出向く。
ＳＴ２．技術員がダウンロードケーブルを装置の基板に接続する。
ＳＴ３．技術員がダウンロードケーブルを介して、パソコンなどから装置内の不揮発性メモリにデータを書き込むように命令発行する。
ＳＴ４．技術員が装置の電源再投入／リセット／リコンフィグレーション命令発行のいずれかを実行することで、不揮発性メモリからＦＰＧＡへデータをコンフィグレーションして起動させる。
ＳＴ５．設置されている装置のすべての台数について、順次上記ＳＴ１〜ＳＴ４を繰り返す。
【０００５】
上記のようなダウンロードケーブルを用いる方法は、複数台の装置についてバージョンを更新する場合、技術員が装置設置場所に出向く必要があり、作業効率が悪く、かつ作業に長時間要するという問題点がある。
【０００６】
この問題点を解消するため、ＦＰＧＡのリモートメンテナンス方式として、データ格納用デバイスからデータをダウンロードするＦＰＧＡと、ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）通信デバイスとをローカルバスで接続した装置において、ＦＰＧＡに更新データをリモート書き込みするため、データ格納用デバイスを再書き込み可能なＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）とし、リモートメンテナンス時に通信デバイスでＦＰＧＡの更新用データを受信し、この更新用データをＥＥＰＲＯＭに書き込む技術が開示されている（例えば、特許文献１参照）。
【０００７】
上記特許文献１に開示された技術による複数台の装置のリモートによる更新方法の手順は以下となる。
ＳＴ１Ａ．技術員が汎用ケーブルにてネットワーク上の特定の一台にアクセスする。
ＳＴ２Ａ．技術員がパソコンなどから装置に書き込みデータを送信する。
ＳＴ３Ａ．技術員が不揮発性メモリにデータを書き込むよう命令発行する。
ＳＴ４Ａ．技術員がリセット／リコンフィグレーション命令発行のどちらかを実行することで、不揮発性メモリからＦＰＧＡへデータをコンフィグレーションして起動させる。
ＳＴ５Ａ．複数装置の台数分、上記ＳＴ１Ａ〜ＳＴ４Ａを繰り返す。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−２５８９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記特許文献１に開示された方法は、前述した一般的な方法に比較して作業効率が改善されるが、技術員が複数台の装置にそれぞれ順に上記ステップ１Ａ〜ステップ４Ａの更新作業を実施していかねばならないことは改善されない。その結果、更新が必要な装置の台数に比例して更新作業時間が増加し、作業に手間がかかりコストが増大化すること、また更新作業中に長時間ネットワーク装置が使用できない状態となるという問題点がある。
【００１０】
この発明は、上記のような課題を解決するためになされたものであって、ネットワーク装置に設置されているＦＰＧＡの書き込みデータの更新を可能としたネットワークシステムを提供することを目的とする。
【課題を解決するための手段】
【００１１】
第１の発明のネットワークシステムは、複数台のネットワーク装置が通信回路を介して接続されたネットワークシステムにおいて、前記ネットワーク装置は、前記ネットワーク装置間で自装置が保持するＦＰＧＡバージョン情報が搭載された制御データパケットを定周期に送受信し、前記自装置が保持する前記ＦＰＧＡのバージョン情報と、前記複数台のネットワーク装置における前記自装置以外の他装置が保持する前記ＦＰＧＡバージョン情報との新旧の比較を行う制御部と、
前記自装置に格納される前記ＦＰＧＡの前記ＦＰＧＡバージョン情報が旧版である場合、前記自装置の前記制御部が、前記新版のＦＰＧＡバージョン情報を備えた前記他装置に要求することで送信される新版のＦＰＧＡデータを格納するメモリ部とを備えたものである。
【００１２】
第２の発明のネットワークシステムは、複数台のネットワーク装置が通信回路を介して接続されたネットワークシステムにおいて、前記ネットワーク装置は、ＦＰＧＡデータを保持したＦＰＧＡと、前記ＦＰＧＡデータの更新指令を発信するＣＰＵと、不揮発性メモリとが設けられており、
前記ＣＰＵは、前記ネットワーク装置間で自装置が保持する前記ＦＰＧＡのバージョン情報が搭載された制御データパケットを定周期に送受信し、前記自装置が保持する前記ＦＰＧＡバージョン情報と、前記複数台のネットワーク装置における前記自装置以外の他装置が保持する前記ＦＰＧＡデータのバージョン情報との新旧の比較を行い、
前記自装置の前記ＦＰＧＡバージョン情報が前記他装置よりも旧版である場合、前記自装置の前記ＣＰＵは、前記他装置の前記ＣＰＵに対して、新版の前記ＦＰＧＡデータの送信を要求し、
前記自装置における前記不揮発性メモリは、前記要求により送信された前記新版の前記ＦＰＧＡデータを格納し、
前記自装置の前記ＣＰＵは、前記他装置の前記ＣＰＵの指令に基づいて、前記新版の前記ＦＰＧＡデータを前記自装置の前記不揮発性メモリから前記自装置の前記ＦＰＧＡに転送し、前記旧版のＦＰＧＡデータを前記新版の前記ＦＰＧＡデータに更新するものである。
【００１３】
第３の発明のネットワークシステムは、複数台のネットワーク装置が通信回路を介して接続されたネットワークシステムにおいて、前記ネットワーク装置は、ＦＰＧＡデータを保持したＦＰＧＡと、前記ＦＰＧＡデータの更新指令を発信するＣＰＵと、不揮発性メモリとが設けられているとともに、制御対象のプラント機器が接続されており、
前記ＣＰＵは、前記ネットワーク装置間で自装置が保持する前記ＦＰＧＡのバージョン情報が搭載された制御データパケットを定周期に送受信し、前記自装置が保持する前記ＦＰＧＡバージョン情報と、前記複数台のネットワーク装置における前記自装置以外の他装置が保持する前記ＦＰＧＡデータのバージョン情報との新旧の比較を行い、
前記自装置の前記ＦＰＧＡバージョン情報が前記他装置よりも旧版である場合、前記自装置の前記ＣＰＵは、前記他装置の前記ＣＰＵに対して、新版の前記ＦＰＧＡデータの送信を要求し、
前記自装置における前記不揮発性メモリは、前記要求により送信された前記新版の前記ＦＰＧＡデータを格納し、
前記自装置の前記ＣＰＵは、前記他装置の前記ＣＰＵの指令に基づいて、前記新版の前記ＦＰＧＡデータを前記自装置の前記不揮発性メモリから前記自装置の前記ＦＰＧＡに転送し、前記新版の前記ＦＰＧＡデータに基づいて前記制御対象の機器の制御を行うとともに、前記旧版のＦＰＧＡデータが格納されている場所をコンフィグレーションの場所としてバス制御して前記プラント機器を制御するものである。
【００１４】
第４の発明は、第１の発明、第２の発明によるネットワークシステムを用いたＦＰＧＡの書き込みデータの更新方法である。
【００１５】
第５の発明は、第３の発明に記載されたネットワークシステムを用いた前記プラント機器のプラント機器制御方法である。
【発明の効果】
【００１６】
第１の発明および第２の発明ならびに第４の発明に係るネットワークシステムは、上記のような構成を採用しているので、ネットワーク上装置の旧版バージョンを有するＦＰＧＡを新版のバージョンに自動更新可能となり、離れた場所に設置された装置に対して、電源投入なしでコンフィグレーション可能となる。また、バージョンの自動更新可能なことから作業コスト低減が可能となり、また、大規模プラント等多くの装置を備えたプラントでは、更新時間が短縮されて、従来の如く更新中に長時間ネットワーク装置が使用出来ない状態が続くことが無くなるという効果がある。
第３の発明および第５の発明は、上記効果に加え、何らかの理由によって新版のバージョンで正常動作がなされない際、短時間で旧版のバージョンに戻すことが可能となり、プラント機器の正常運転に支障をきたさないという効果がある。
【図面の簡単な説明】
【００１７】
【図１】実施の形態１のネットワークシステムを示す図である。
【図２】実施の形態１のネットワーク装置の構成を示す図である。
【図３】実施の形態１の制御データパケットの構成を示す図である。
【図４】実施の形態１のネットワーク装置の動作フロー図である。
【図５】実施の形態１のネットワーク装置の更新動作を示す図である。
【図６】実施の形態２のネットワーク装置の動作フロー図である。
【図７】実施の形態２のネットワーク装置の動作フロー図である。
【図８】実施の形態３の制御データパケットの構成を示す図である。
【図９】実施の形態４のネットワーク装置の構成を示す図である。
【図１０】実施の形態５のネットワーク装置の構成を示す図である。
【発明を実施するための形態】
【００１８】
実施の形態１．
以下、この発明の実施の形態１を図に基づいて説明する。図１は実施の形態１によるＦＰＧＡの書き込みデータを自動更新するネットワークシステム１００を示すブロック図であり、同一の構成要素を備えた４台のネットワーク装置（以下、装置と称す）１、１Ａ、１Ｂ、１Ｃが通信回路４によりネットワークシステム１００を構築している。
【００１９】
以下の説明は、例えば装置１、１Ａ〜１Ｃを代表した装置１について、技術員によってＦＰＧＡデータが新版のデータ（以下、新版と称す）に更新され、この新版が他の装置１Ａ〜１Ｃの自動的に更新させる場合について行われるものである。尚、装置１、１Ａ〜１Ｃにはプラント機器２００が接続され運転制御されている。図２に示すように装置１にはＦＰＧＡ２、制御部としてのＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）３、メモリ部としての不揮発性メモリ５、および揮発性メモリ６が設けられている。
【００２０】
図３で後述するように、ＣＰＵ３の発信する制御データパケット３０には、宛先ＭＡＣ（Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ）アドレス３１、自装置１の送信元ＭＡＣアドレス３２、ＦＰＧＡバージョン情報１１、装置固有番号であるＩＰアドレス番号３３が搭載されている。このＦＰＧＡバージョン情報１１は数値化した番号であり、例えば０．１であり、数値が上がるにつれバージョンが新しくなる。また、ＩＰアドレス番号３３も装置１、１Ａ〜１Ｃ間で重複しないよう割り当てられている。
【００２１】
装置１は、通常時の動作では記入省略した装置電源投入時、または装置１のリセット時、またはＦＰＧＡ２に対するリコンフィグレーション命令発行時に、不揮発性メモリ５から、ＦＰＧＡ２にＦＰＧＡデータ１５がコンフィグレーションされて起動する。
【００２２】
ここで、コンフィグレーションとは、装置の電源再投入、または装置１のリセット、またはＦＰＧＡ２へのリコンフィグレーション命令の発行のいずれかを起点とし、不揮発性メモリ５からＦＰＧＡ２へデータが転送され、そのデータをもとにＦＰＧＡ２内の回路が構成されることである。
一方、リコンフィグレーションとは、装置１の電源再投入や装置１のリセットを行わずに、不揮発性メモリ５からＦＰＧＡ２へデータを再転送、回路を再構築することを定義する。
【００２３】
図３に基づいて、前述した制御データパケット３０の構成を説明するとともに動作を述べる。この実施の形態１の例では、装置１が技術員によって新版のＦＰＧＡデータ１５に更新されており、他の装置１Ａ〜１Ｃがそれぞれ旧版のＦＰＧＡデータ１５Ａ〜１５Ｃを有している場合である。装置１のＣＰＵ３の発信する制御データパケット３０のＦＰＧＡバージョン情報１１は数値化された１であり、装置１Ａ〜１ＣのＦＰＧＡバージョン情報１１Ａ〜１１Ｃは旧版であり数値化は０である。
【００２４】
制御データパケット３０の宛先ＭＡＣアドレス３１は、マルチキャストアドレスとし、ネットワークシステム１００の全装置１、１Ａ〜１Ｃに対して送信される。新版のこの制御データパケット３０を受信する他の装置１Ａ〜１ＣのＣＰＵ３Ａ〜３Ｃは、自己のバージョン情報１１Ａ〜１１Ｃが旧版の０であるので、送信元の装置１の送信元ＭＡＣアドレス３２に対して、新版のＦＰＧＡデータ１５の送信を要求する。
【００２５】
装置１Ａ〜１Ｃは、装置１の新版のＦＰＧＡデータ１５を受信すると、それぞれのＣＰＵ３Ａ〜３ＣはＦＰＧＡデータ１５を一旦それぞれの揮発性メモリ６Ａ〜６Ｃに格納した後、この格納された新版のＦＰＧＡデータ１５を揮発性メモリ６Ａ〜６Ｃに対応する不揮発性メモリ５Ａ〜５Ｃに格納する。このことにより、各不揮発性メモリ５Ａ〜５Ｃに格納されていた旧版のＦＰＧＡデータ１５Ａ〜１５Ｃが上書きされて更新されることとなる。データ更新が完了後、データ送信元の装置１のＣＰＵ３からコンフィグレーション許可命令を受信すると、各ＣＰＵ３Ａ〜３Ｃは装置リセットの実行、または各ＦＰＧＡ２Ａ〜２Ｃに対して、各不揮発性メモリ５Ａ〜５Ｃからリコンフィグレーションするよう命令を発行し、新版のＦＰＧＡデータ１５、１５Ａ〜１５Ｃに自動更新され、以後この新版のＦＰＧＡデータ１５、１５Ａ〜１５ＣにてＦＰＧＡ２Ｃは動作を開始する。
【００２６】
次に、装置１によって他の装置１Ａ〜１ＣのＦＰＧＡデータ１５Ａ〜１５Ｃのバージョンを自動更新する動作を図４のフローチャートに基づいて説明する。
ＳＴ１．装置１、１Ａ〜１Ｃの各ＣＰＵ３、３Ａ〜３Ｃはネットワークが接続されて通信状態であり、リンクが確立しているか否かを確認する。
ＳＴ２．ＣＰＵ３、３Ａ〜３Ｃは、ネットワーク装置１、１Ａ〜１Ｃ間で自装置が保持するＦＰＧＡ２、２Ａ〜２Ｃの各ＦＰＧＡバージョン情報１１、１１Ａ〜１１Ｃと、各ＩＰアドレス番号３３、３３Ａ〜３３Ｃを制御データパケット３０として、通信回路４を介して定周期に送受信を行う。尚、装置１のＦＰＧＡバージョン情報１１は数値化された１である。この際、各装置１、１Ａ〜１ＣのＣＰＵ３、３Ａ〜３Ｃは、制御データパケット３０をネットワーク上の全ての装置へマルチキャスト送信する。
ＳＴ３．各ＣＰＵ３、３Ａ〜３Ｃは、他の装置１、１Ａ〜１Ｃの制御データパケット３０のＦＰＧＡバージョン情報１１、１１Ａ〜１１Ｃと、自己のバージョン情報１１、１１Ａ〜１１Ｃと互いに比較する。比較の結果、装置１は自己が保有するバージョンが新版であるのでＳＴ２に戻る。装置１Ａ〜１Ｃは自装置が保有しているＦＰＧＡバージョン情報１１Ａ〜１１Ｃが０であることから旧版のバージョンであると判断して次のＳＴ４に進む。
ＳＴ４．ＣＰＵ３Ａ〜３Ｃは、新版のバージョンを保有する自装置以外の他装置である送信元のＩＰアドレス番号３３の装置１に対して、新版のＦＰＧＡデータ１５の送信を要求する。
ＳＴ５．ＣＰＵ３Ａ〜３Ｃは、他装置であるＣＰＵ３からの新版のＦＰＧＡデータ１５を受信する。自装置のＣＰＵ３Ａ〜３Ｃは受信したＦＰＧＡデータ１５をそれぞれの自装置の揮発性メモリ６Ａ〜６Ｃに一旦格納後、これにそれぞれが対応した不揮発性メモリ５Ａ〜５Ｃに格納することで旧版のＦＰＧＡデータ１５Ａ〜１５Ｃが新版のＦＰＧＡデータ１５に更新される。
ＳＴ６．自装置のＣＰＵ３Ａ〜３Ｃは、他装置１のＣＰＵ３に対して不揮発性メモリ５Ａ〜５Ｃへの格納完了、つまり新版のＦＰＧＡデータへの更新完了の通知を送信する。
ＳＴ７．自装置のＣＰＵ３Ａ〜３Ｃは、他装置のＣＰＵ３からのコンフィグレーション許可命令を受信する。上記ＳＴ５〜ＳＴ７の動作の装置１Ａに対する例を図５に示す。
ＳＴ８．自装置のＣＰＵ３Ａ〜３Ｃは、装置１Ａ〜１Ｃのリセット発行またはリコンフィグレーションをそれぞれのＦＰＧＡ２Ａ〜２Ｃに命令発行することにより、装置１Ａ〜１Ｃを新版のＦＰＧＡデータ１５で起動させる。
【００２７】
以上のように、この実施の形態１によるネットワークシステム１００およびこのネットワークシステム１００を用いたＦＰＧＡ書き込みデータ更新方法では、新版バージョンのＦＰＧＡを有する装置からの信号で、ネットワーク装置の旧版のバージョンを有するＦＰＧＡを新版のバージョンに自動更新させることができる。さらに、大規模なプラント等において、離れた場所に設置されている装置に対して、電源再投入なしでコンフィグレーション可能であり、更新時間が短縮されるとともに作業コストが低減される。また例えば、ネットワーク装置１ＡのＦＰＧＡを新版に更新する際に、ネットワーク装置１Ａを再起動する必要がないため、ネットワーク装置１Ａの更新中にネットワーク装置１からネットワーク装置１Ｂに向けて送信される制御データパケットやＦＰＧＡデータの通信を妨げることもなく、複数のネットワーク装置全体の更新作業は効率化するという効果を有する。
【００２８】
尚、ネットワーク構成は図１に示したリンク状のものを示したが、必ずしもこれに限らず、複数台の装置が通信可能なネットワークシステムを形成していればよい。また、ＩＰアドレス番号に限らず、装置固有の番号、記号であっても適用可能である。
【００２９】
実施の形態２．
実施の形態１では、旧版のデータを有するＦＰＧＡ２Ａ〜２Ｃの書き込みデータをバージョンを自動更新する方法について示した。この実施の形態２は例えば原子力発電プラント等の大規模プラントにおいて、遠方に設置されている装置、例えば装置１Ｃの近傍に派遣されている技術員にバージョン更新するという通知が周知徹底されず、装置１Ｃのメンテナンス等の理由によって更新が正しく実施されない場合、あるいは、新版のバージョンがバグや論理誤りなどの要因で、プラントの正常運転を維持するために早急に旧版に戻す必要がある。このような場合に備えて、この実施の形態２では旧版に戻す必要が発生した場合のネットワークシステム１００を示す。
【００３０】
図６、図７に実施の形態２によるフローチャートを示す。尚、装置１は、新版、旧版の双方のＦＰＧＡデータを保有している。図６においてＳＴ１〜ＳＴ４は図４に示した実施の形態１と同一である。この実施の形態２におけるＳＴ５０では、装置１Ａ〜１Ｃの不揮発性メモリ５Ａ〜５Ｃに新版のＦＰＧＡデータ１５を格納する際、旧版のＦＰＧＡデータ１５Ａ〜１５Ｃを上書きせず新版のＦＰＧＡデータ１５と旧版のＦＰＧＡデータ１５Ａ〜１５Ｃを不揮発性メモリ５Ａ〜５Ｃに保存する。ＳＴ６０で装置１のＣＰＵ３に対して格納完了通知を送信する。次のＳＴ７は実施の形態１と同一であるので省略する。ＳＴ８０で新版のＦＰＧＡデータ１５をＦＰＧＡ２Ａ〜２Ｃに転送する。ＳＴ８０で再起動後、技術員が更新が正しくなされなかったことを認識すると、ＳＴ９〜ＳＴ１１に進む。以下、そのＳＴ９〜ＳＴ１１について述べる。
【００３１】
ＳＴ９．ネットワークシステム１００上の或る装置、例えば装置１ＣのＣＰＵ３Ｃから、すべての装置１、１Ａ〜１ＣのＣＰＵ３、３Ａ〜３Ｃへマルチキャストアドレスとして復旧命令のコマンドが出される。
ＳＴ１０．復旧命令を受信した各装置１、１Ａ〜１Ｃの各ＣＰＵ３、３Ａ〜３Ｃは、復旧命令のコマンドの設定を不揮発性メモリ５、５Ａ〜５Ｃに格納し、次いで各装置１、１Ａ〜１Ｃをリセットさせる。
ＳＴ１１．リセットされた各装置１、１Ａ〜１Ｃは、復旧命令コマンドの設定を基に、旧版が格納されている場所をコンフィグレーションの場所として、旧版のＦＰＧＡデータ１５、１５Ａ〜１５Ｃを使用するよう制御し、旧版のＦＰＧＡデータ１５、１５Ａ〜１５Ｃにて装置１、１Ａ〜１Ｃを起動させる。
【００３２】
以上のように、この実施の形態２では前述のような更新失敗だけでなく、プラント設置現場において一時的にテストバージョンを試行してプラント機器の運転制御を行う場合でも本方式が有効である。すなわち、新版をテストバージョンとし、この新版で更新を行い、プラント機器の運転制御テスト後に旧版のバージョンに戻す際にも本方式で実現可能となる。また、テストバージョンの代わりに、ある機能のみ追加したバージョンで更新を行い、不都合がある場合に前記機能を有さない旧版のバージョンに戻す際にも本方式で実現可能となる。
【００３３】
実施の形態３．
次に実施の形態３を説明する。この実施の形態１の他の実施例に相当するものである。図８は制御データパケット３０Ａの構成を示す図である。装置１、１Ａ〜１Ｃの各ＣＰＵ３、３Ａ〜３Ｃは、図８に示す制御データパケット３０Ａを送信する。この実施の形態３による制御データパケット３０Ａには、宛先ＭＡＣアドレス３１と、自装置の送信元ＭＡＣアドレス３２と、ＦＰＧＡデータ作成日付情報３４と、ＩＰアドレス番号３３が設けられている。
【００３４】
制御データパケット３０Ａを受信した装置１、１Ａ〜１Ｃの各ＣＰＵ３、３Ａ〜３Ｃは、自己の保有するＦＰＧＡデータ作成日付情報３４の日付と比較して、新旧の比較を行う。これ以外は実施の形態１と同様であるので説明を省略する。尚、日付情報に限らず、他に新旧の比較が可能なデータであってもよい。このような構成を備えているので実施の形態１と同様の効果を奏する。
【００３５】
実施の形態４．
この実施の形態４では、大規模プラント等において、ＦＰＧＡデータの更新がなされることが周知徹底されている場合であっても、ある特定の装置を改良、メンテナンス等の継続作業中の技術員の判断により、その時点において前述した実施の形態１などによる自動更新を望まない場合がある。このような際に対応可能なネットワークシステムを提供するもので、実施の形態１の他の実施例に相当する。図９は実施の形態４による代表装置１の構成を示す図であり、前述した実施の形態１の図２の構成にスイッチ７を追設したものである。技術員の判断により、スイッチ７をＯＦＦとするとＣＰＵ３は図４のフローチャートで示したＳＴ３のバージョン比較後の新版のＦＰＧＡデータ１５の送信要求を行わないよう指令設定し、その結果更新が行われない。
尚、スイッチ７以外であってＨ／Ｗ（Ｈａｒｄｗａｒｅ）の動作でＯＮ／ＯＦＦ可能な機能体であってもよい。このような構成を備えているので、ネットワークシステム１００におけるＦＰＧＡのデータ更新の自由度が高まる。
【００３６】
実施の形態５．
図１０に実施の形態５の代表装置１の構成を示す。この実施の形態５は前述した実施の形態４のスイッチ７に代替して装置１のソフトウェアの設定を可能とするメンテナンスポート８を設けたものである。技術員がメンテナンスポート８を介して装置１にアクセスすると、装置１のＣＰＵ３はＦＰＧＡデータの自動更新のＯＮ／ＯＦＦの設定を行う。設定の情報は不揮発性メモリ５に格納され、装置１の起動時、設定情報に基づきＣＰＵ３の指令にてＦＰＧＡのデータ更新を自動更新する設定が可能となる。
このような構成を備えているので、ＦＰＧＡのデータ更新の自由度が高まる。
【００３７】
尚、この発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００３８】
１，１Ａ〜１Ｃ  ネットワーク装置、２，２Ａ〜２Ｃ  ＦＰＧＡ、
３，３Ａ〜３Ｃ  ＣＰＵ、４  通信回路、５，５Ａ〜５Ｃ  不揮発性メモリ、
６  揮発性メモリ、７  スイッチ、８  メンテナンスポート、
１１，１１Ａ〜１１Ｃ  ＦＰＧＡバージョン情報、１５  ＦＰＧＡデータ、
３３  ＩＰアドレス番号、３０，３０Ａ  制御データパケット、
１００  ネットワークシステム、２００  プラント機器。
【図１】
2018097638.tif 000003
【図２】
2018097638.tif 000004
【図３】
2018097638.tif 000005
【図４】
2018097638.tif 000006
【図５】
2018097638.tif 000007
【図６】
2018097638.tif 000008
【図７】
2018097638.tif 000009
【図８】
2018097638.tif 000010
【図９】
2018097638.tif 000011
【図１０】
2018097638.tif 000012