(57)【要約】【課題】放射ノイズを抑制可能な表示装置を提供する。【解決手段】行列状に配置され、複数の行を各々が含む複数のユニットに区分されている、複数の画素と、複数の画素の内の１つの行を選択するための複数の走査信号線と、１つの行に複数の画素信号を供給するための複数の画素信号線と、複数の画素信号が時分割多重化された画像信号、及び、画像信号から複数の画素信号を分離するための複数の分離制御信号を出力する制御回路と、複数の分離制御信号が供給される複数の信号線を含み、複数の分離制御信号に基づいて、画像信号から複数の画素信号を分離して複数の画素信号線に出力する分離回路と、を備え、制御回路は、ユニット毎に、複数の分離制御信号を複数の信号線のそれぞれの一端に出力するか、他端に出力するか、を切り替える。【選択図】図１６
2018124448.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置され、複数の行を各々が含む複数のユニットに区分されている、複数の画素と、
前記複数の画素の内の１つの行を選択するための複数の走査信号線と、
前記１つの行に複数の画素信号を供給するための複数の画素信号線と、
前記複数の画素信号が時分割多重化された画像信号、及び、前記画像信号から前記複数の画素信号を分離するための複数の分離制御信号を出力する制御回路と、
前記複数の分離制御信号が供給される複数の信号線を含み、前記複数の分離制御信号に基づいて、前記画像信号から前記複数の画素信号を分離して前記複数の画素信号線に出力する分離回路と、
を備え、
前記制御回路は、前記ユニット毎に、前記複数の分離制御信号を前記複数の信号線のそれぞれの一端 に出力するか、他端に出力するか、を切り替える、表示装置。
【請求項２】
前記制御回路は、１つ又は複数のフレーム毎に、前記複数の分離制御信号を前記複数の信号線のそれぞれの一端に出力するか、他端に出力するか、を更に切り替える、請求項１に記載の表示装置。
【請求項３】
前記制御回路は、前記ユニット毎に、前記複数の分離制御信号の立ち上がりエッジ及び立ち下がりエッジの傾き又は時定数を切り替える、請求項１に記載の表示装置。
【請求項４】
前記制御回路は、前記複数の信号線のそれぞれの一端に前記複数の分離制御信号を出力し、前記複数の信号線のそれぞれの他端に現れる前記複数の分離制御信号の遅延時間を測定し、前記遅延時間に基づいて、前記複数の分離制御信号の立ち上がりエッジ及び立ち下がりエッジの傾き又は時定数を設定する、請求項１に記載の表示装置。
【請求項５】
行列状に配置され、複数の行を各々が含む複数のユニットに区分されている、複数の画素と、
前記複数の画素の内の１つの行を選択するための複数の走査信号線と、
前記１つの行に複数の画素信号を供給するための複数の画素信号線と、
前記複数の画素信号が時分割多重化された画像信号、及び、前記画像信号から前記複数の画素信号を分離するための複数の分離制御信号を出力する制御回路と、
前記複数の分離制御信号が供給される複数の信号線を含み、前記複数の分離制御信号に基づいて、前記画像信号から前記複数の画素信号を分離して前記複数の画素信号線に出力する分離回路と、
を備え、
前記制御回路は、前記ユニット毎に、前記複数の分離制御信号の立ち上がりエッジ及び立ち下がりエッジの傾き又は時定数を切り替えて、前記複数の信号線の両端に前記複数の分離制御信号を出力する、表示装置。
【請求項６】
行列状に配置され、複数の行を各々が含む複数のユニットに区分されている、複数の画素と、
前記複数の画素の内の１つの行を選択するための複数の走査信号線と、
前記１つの行に複数の画素信号を供給するための複数の画素信号線と、
前記複数の画素信号が時分割多重化された画像信号、及び、前記画像信号から前記複数の画素信号を分離するための複数の分離制御信号を出力する制御回路と、
前記複数の分離制御信号が供給される複数の信号線を含み、前記複数の分離制御信号に基づいて、前記画像信号から前記複数の画素信号を分離して前記複数の画素信号線に出力する分離回路と、
を備え、
前記制御回路は、前記複数の信号線のそれぞれの一端に前記複数の分離制御信号を出力し、前記複数の信号線のそれぞれの他端に現れる前記複数の分離制御信号の遅延時間を測定し、前記遅延時間に基づいて、前記複数の分離制御信号の立ち上がりエッジ及び立ち下がりエッジの傾き又は時定数を設定する、表示装置。
【請求項７】
前記制御回路は、前記遅延時間と出力電流駆動能力とを対応付けたテーブルを参照して、前記遅延時間に対応する前記出力電流駆動能力を設定することにより、前記複数の分離制御信号の立ち上がりエッジ及び立ち下がりエッジの傾き又は時定数を設定して、前記複数の信号線の両端に前記複数の分離制御信号を出力する、請求項６に記載の表示装置。
【請求項８】
前記制御回路は、前記遅延時間と出力電流駆動能力とを対応付けたテーブルを参照して、前記遅延時間の２分の１に対応する前記出力電流駆動能力を設定することにより、前記複数の分離制御信号の立ち上がりエッジ及び立ち下がりエッジの傾き又は時定数を設定して、前記複数の信号線のそれぞれの一端又は他端に前記複数の分離制御信号を出力する、請求項６に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
スマートフォンで例示される電子機器は、表示装置を備える。表示装置から発生する放射ノイズが、電子機器の無線通信に干渉し、電子機器の受信感度が低下する可能性がある。
【０００３】
下記の特許文献１には、駆動制御回路とＤ／Ａ変換回路との間を接続するデジタル信号線の長さを１５ｃｍ未満としたことを特徴とする平面表示装置が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−３２１５９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１記載の平面表示装置によれば、デジタル信号線からのＥＭＩ（Electro-Magnetic  interference）ノイズの発生を抑制することができる。
【０００６】
電子機器の受信感度の低下を抑制するために、表示装置には、放射ノイズの更なる抑制が望まれる。
【０００７】
本発明は、上記の課題に鑑みてなされたもので、放射ノイズを抑制可能な表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様の表示装置は、行列状に配置され、複数の行を各々が含む複数のユニットに区分されている、複数の画素と、複数の画素の内の１つの行を選択するための複数の走査信号線と、１つの行に複数の画素信号を供給するための複数の画素信号線と、複数の画素信号が時分割多重化された画像信号、及び、画像信号から複数の画素信号を分離するための複数の分離制御信号を出力する制御回路と、複数の分離制御信号が供給される複数の信号線を含み、複数の分離制御信号に基づいて、画像信号から複数の画素信号を分離して複数の画素信号線に出力する分離回路と、を備え、制御回路は、ユニット毎に、複数の分離制御信号を複数の信号線のそれぞれの一端に出力するか、他端に出力するか、を切り替える。
【図面の簡単な説明】
【０００９】
【図１】図１は、第１の実施形態に係るタッチ検出機能付き表示装置の一構成例を示すブロック図である。
【図２】図２は、相互静電容量方式のタッチ検出の基本原理を説明するための、被検出物が接触又は近接した状態を示す説明図である。
【図３】図３は、相互静電容量方式のタッチ検出の等価回路の例を示す説明図である。
【図４】図４は、相互静電容量方式のタッチ検出の駆動信号及び検出信号の波形の一例を示す図である。
【図５】図５は、第１の実施形態に係るタッチ検出機能付き表示装置を実装したモジュールの例を示す図である。
【図６】図６は、第１の実施形態に係るタッチ検出機能付き表示装置の概略断面構造を示す断面図である。
【図７】図７は、第１の実施形態に係るタッチ検出機能付き表示装置の概略構成を示す模式図である。
【図８】図８は、第１の実施形態に係るタッチ検出機能付き表示装置の画素配置を示す回路図である。
【図９】図９は、第１の実施形態に係るタッチ検出機能付き表示装置のソースセレクタと信号との関係を説明する模式図である。
【図１０】図１０は、第１の実施形態に係るタッチ検出機能付き表示装置の駆動電極及びタッチ検出電極の構成例を示す斜視図である。
【図１１】図１１は、第１の実施形態に係るタッチ検出機能付き表示装置の表示領域を示す図である。
【図１２】図１２は、第１の実施形態に係るタッチ検出機能付き表示装置の動作シーケンスを示す図である。
【図１３】図１３は、比較例に係るタッチ検出機能付き表示装置の概略構成を示す模式図である。
【図１４】図１４は、比較例に係るタッチ検出機能付き表示装置の波形図である。
【図１５】図１５は、第１の実施形態に係るタッチ検出機能付き表示装置の一構成例を示すブロック図である。
【図１６】図１６は、第１の実施形態に係るタッチ検出機能付き表示装置の一構成例を示すブロック図である。
【図１７】図１７は、第１の実施形態に係るタッチ検出機能付き表示装置の動作を説明する図である。
【図１８】図１８は、第１の実施形態に係るタッチ検出機能付き表示装置の動作タイミングを示す図である。
【図１９】図１９は、第２の実施形態に係るタッチ検出機能付き表示装置の一構成例を示すブロック図である。
【図２０】図２０は、第２の実施形態に係るタッチ検出機能付き表示装置の動作を説明するための図である。
【図２１】図２１は、第２の実施形態に係るタッチ検出機能付き表示装置の動作を説明するための図である。
【図２２】図２２は、第２の実施形態に係るタッチ検出機能付き表示装置の動作タイミングを示す図である。
【図２３】図２３は、タッチ検出機能付き表示装置の放射ノイズの周波数スペクトラムを示す図である。
【図２４】図２４は、第２の実施形態に係るタッチ検出機能付き表示装置の放射ノイズの周波数スペクトラムを示す図である。
【図２５】図２５は、第３の実施形態に係るタッチ検出機能付き表示装置の原理を説明するための図である。
【図２６】図２６は、第３の実施形態に係るタッチ検出機能付き表示装置の原理を説明するための図である。
【図２７】図２７は、第３の実施形態に係るタッチ検出機能付き表示装置の一構成例を示すブロック図である。
【図２８】図２８は、第３の実施形態に係るタッチ検出機能付き表示装置のルックアップテーブルを示す図である。
【図２９】図２９は、第３の実施形態の変形例に係るタッチ検出機能付き表示装置の動作を示すフローチャートである。
【発明を実施するための形態】
【００１０】
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１１】
＜第１の実施形態＞
（全体構成）
図１は、第１の実施形態に係るタッチ検出機能付き表示装置の一構成例を示すブロック図である。タッチ検出機能付き表示装置１は、タッチ検出機能付き表示部１０と、制御部１１と、ゲートドライバ１２と、ソースドライバ１３と、ソースセレクタ１３Ｓと、駆動電極ドライバ１４と、タッチ検出部４０と、を含む。
【００１２】
タッチ検出機能付き表示部１０は、表示素子として液晶表示素子を用いている液晶表示デバイス２０に静電容量型のタッチ検出デバイス３０を内蔵して一体化した、いわゆるインセルタイプ或いはハイブリッドタイプの装置である。なお、液晶表示デバイス２０に静電容量型のタッチ検出デバイス３０を内蔵して一体化するとは、例えば、液晶表示デバイス２０として使用される基板や電極などの一部の部材と、タッチ検出デバイス３０として使用される基板や電極などの一部の部材とを兼用することを含む。
【００１３】
なお、タッチ検出機能付き表示装置１は、液晶表示デバイス２０に代えて、有機ＥＬ（Electro-Luminescence）表示デバイスを備えても良い。
【００１４】
また、タッチ検出機能付き表示部１０は、表示素子として液晶表示素子を用いた液晶表示デバイス２０の上方に、静電容量型のタッチ検出デバイス３０が装着された、いわゆるオンセルタイプの装置であっても良い。上方とは、液晶表示デバイス２０よりも、操作者に近い側をいう。オンセルタイプの装置の場合、液晶表示デバイス２０の直上にタッチ検出デバイス３０が設けられていても良いし、液晶表示デバイス２０の直上ではなく他の層を介して上方にタッチ検出デバイス３０が設けられていても良い。
【００１５】
液晶表示デバイス２０は、後述するように、ゲートドライバ１２から供給される走査信号Ｖｓｃａｎに従って、１水平ラインずつ順次走査して表示を行うデバイスである。
【００１６】
制御部１１は、外部より供給される映像信号Ｖｄｉｓｐに基づいて、ゲートドライバ１２、ソースドライバ１３、駆動電極ドライバ１４及びタッチ検出部４０に対してそれぞれ制御信号を供給し、これらが互いに同期して動作するように制御する回路である。また、制御部１１は、１水平ライン分の映像信号Ｖｄｉｓｐから、液晶表示デバイス２０の複数の副画素ＳＰｉｘの画素信号Ｖｐｉｘを時分割多重化した画像信号Ｖｓｉｇを生成し、ソースドライバ１３に供給する。
【００１７】
ゲートドライバ１２は、制御部１１から供給される制御信号に基づいて、タッチ検出機能付き表示部１０の表示駆動の対象となる１水平ラインを順次選択する機能を有している。
【００１８】
ソースドライバ１３は、制御部１１から供給される制御信号に基づいて、タッチ検出機能付き表示部１０の、各画素Ｐｉｘ（副画素ＳＰｉｘ）に画素信号Ｖｐｉｘを供給する回路である。ソースドライバ１３には、例えば６ビットのＲ（赤）、Ｇ（緑）及びＢ（青）の画像信号Ｖｓｉｇが与えられる。
【００１９】
ソースドライバ１３は、制御部１１から画像信号Ｖｓｉｇを受け取り、ソースセレクタ１３Ｓに供給する。また、ソースドライバ１３は、画像信号Ｖｓｉｇに時分割多重化されたＲ（赤）、Ｇ（緑）及びＢ（青）の画素信号Ｖｐｉｘを分離するために必要なセレクタスイッチ制御信号ＡＳＷ＿Ｌ及びＡＳＷ＿Ｒを生成し、画像信号Ｖｓｉｇとともにソースセレクタ１３Ｓに供給する。 なお、画像信号Ｖｓｉｇは、Ｒ（赤）、Ｇ（緑）及びＢ（青）の画素信号Ｖｐｉｘが時分割多重化されていることに限られず、複数の画素信号Ｖｐｉｘが１つに纏められて時分割多重化されていても良い。ソースセレクタ１３Ｓは、ソースドライバ１３と制御部１１との間の配線数を少なくすることができる。ソースドライバ１３の一部の制御は、制御部１１が行ってもよく、ソースセレクタ１３Ｓのみが配置されていても良い。
【００２０】
駆動電極ドライバ１４は、制御部１１から供給される制御信号に基づいて、タッチ検出機能付き表示部１０の、後述する駆動電極ＣＯＭＬにタッチ検出用の駆動信号（以下、タッチ用駆動信号ともいう。）ＶｃｏｍＡＣ及び表示用の電圧である表示用駆動電圧ＶｃｏｍＤＣを供給する回路である。以下において、タッチ用駆動信号ＶｃｏｍＡＣ及び表示用駆動電圧ＶｃｏｍＤＣを総称して、駆動信号Ｖｃｏｍと称する場合がある。
【００２１】
タッチ検出デバイス３０は、相互静電容量型タッチ検出の基本原理に基づいて動作し、タッチ検出信号Ｖｄｅｔを出力する。図２から図４までを参照して、本実施形態のタッチ検出機能付き表示装置１におけるタッチ検出の基本原理について説明する。
【００２２】
図２は、相互静電容量方式のタッチ検出の基本原理を説明するための、被検出物が接触又は近接した状態を示す説明図である。図３は、相互静電容量方式のタッチ検出の等価回路の例を示す説明図である。図４は、相互静電容量方式のタッチ検出の駆動信号及び検出信号の波形の一例を示す図である。なお、図３は、検出回路を併せて示している。
【００２３】
例えば、図２に示すように、容量素子Ｃ１１は、誘電体Ｄを挟んで互いに対向配置された一対の電極である、駆動電極Ｅ１及びタッチ検出電極Ｅ２を備えている。図３に示すように、容量素子Ｃ１１は、その一端が交流信号源（駆動信号源）Ｓに接続され、他端は電圧検出器（タッチ検出部）ＤＥＴに接続される。電圧検出器ＤＥＴは、例えば図１に示すタッチ検出信号増幅部４２に含まれる積分回路である。
【００２４】
交流信号源Ｓから駆動電極Ｅ１（容量素子Ｃ１１の一端）に所定の周波数（例えば数ｋＨｚ〜数百ｋＨｚ程度）の交流矩形波Ｓｇを印加すると、タッチ検出電極Ｅ２（容量素子Ｃ１１の他端）側に接続された電圧検出器ＤＥＴを介して、出力波形（タッチ検出信号Ｖｄｅｔ）が現れる。なお、この交流矩形波Ｓｇは、タッチ用駆動信号ＶｃｏｍＡＣに相当するものである。
【００２５】
被検出物が接触（又は近接）していない状態（非接触状態）では、容量素子Ｃ１１に対する充放電に伴って、容量素子Ｃ１１の容量値に応じた電流Ｉ０が流れる。図４に示すように、電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流Ｉ０の変動を電圧の変動（実線の波形Ｖ０）に変換する。
【００２６】
一方、被検出物が接触（又は近接）した状態（接触状態）では、図２に示すように、指によって形成される静電容量Ｃ１２がタッチ検出電極Ｅ２と接触している又は近傍にあることにより、駆動電極Ｅ１及びタッチ検出電極Ｅ２の間にあるフリンジ分の静電容量が遮られ、容量素子Ｃ１１の容量値よりも容量値の小さい容量素子Ｃ１１ａとして作用する。そして、図３に示す等価回路でみると、容量素子Ｃ１１ａに電流Ｉ１が流れる。
【００２７】
図４に示すように、電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流Ｉ１の変動を電圧の変動（点線の波形Ｖ１）に変換する。この場合、波形Ｖ１は、上述した波形Ｖ０と比べて振幅が小さくなる。これにより、波形Ｖ０と波形Ｖ１との電圧差分の絶対値｜ΔＶ｜は、被検出物の影響に応じて変化することになる。なお、電圧検出器ＤＥＴは、波形Ｖ０と波形Ｖ１との電圧差分の絶対値｜ΔＶ｜を精度良く検出するため、回路内のスイッチングにより、交流矩形波Ｓｇの周波数に合わせて、コンデンサの充放電をリセットする期間Ｒｅｓを設けた動作とすることがより好ましい。
【００２８】
再び図１を参照すると、タッチ検出デバイス３０は、駆動電極ドライバ１４から供給されるタッチ用駆動信号ＶｃｏｍＡＣに従って、１検出ブロックずつ順次走査してタッチ検出信号Ｖｄｅｔを出力する。
【００２９】
タッチ検出部４０は、制御部１１から供給される制御信号と、タッチ検出機能付き表示部１０のタッチ検出デバイス３０から供給されるタッチ検出信号Ｖｄｅｔと、に基づいて、タッチ検出デバイス３０に対するタッチ（接触又は近接）の有無を検出し、タッチがある場合においてタッチ検出領域におけるその座標などを求める回路である。
【００３０】
タッチ検出部４０は、タッチ検出信号増幅部４２と、Ａ／Ｄ変換部４３と、信号処理部４４と、座標抽出部４５と、検出タイミング制御部４６と、を含む。
【００３１】
タッチ検出デバイス３０は、複数の後述するタッチ検出電極ＴＤＬから、図３に示す電圧検出器ＤＥＴを介して、検出ブロック毎にタッチ検出信号Ｖｄｅｔを出力し、タッチ検出部４０のタッチ検出信号増幅部４２に供給する。
【００３２】
タッチ検出信号増幅部４２は、タッチ検出デバイス３０から供給されるタッチ検出信号Ｖｄｅｔを増幅する。タッチ検出信号増幅部４２は、タッチ検出信号Ｖｄｅｔに含まれる高い周波数成分（ノイズ成分）を除去し、タッチ成分を取り出してそれぞれ出力する低域通過アナログフィルタを備えていてもよい。なお、タッチ検出部４０は、タッチ検出信号増幅部４２を有さなくても良い。つまり、タッチ検出デバイス３０からのタッチ検出信号Ｖｄｅｔは、Ａ／Ｄ変換部４３に供給されても良い。
【００３３】
Ａ／Ｄ変換部４３は、タッチ用駆動信号ＶｃｏｍＡＣに同期したタイミングで、タッチ検出信号増幅部４２から出力されるアナログ信号をそれぞれサンプリングしてデジタル信号に変換する。
【００３４】
信号処理部４４は、Ａ／Ｄ変換部４３の出力信号に含まれる、タッチ用駆動信号ＶｃｏｍＡＣをサンプリングした周波数以外の周波数成分（ノイズ成分）を低減するデジタルフィルタを備えている。
【００３５】
信号処理部４４は、Ａ／Ｄ変換部４３の出力信号に基づいて、タッチ検出デバイス３０に対するタッチの有無を検出する論理回路である。信号処理部４４は、指による電圧の差分のみ取り出す処理を行う。この指による電圧の差分は、上述した波形Ｖ０と波形Ｖ１との差分の絶対値｜ΔＶ｜である。
【００３６】
信号処理部４４は、１検出ブロック当たりの絶対値｜ΔＶ｜を平均化する演算を行い、絶対値｜ΔＶ｜の平均値を求めてもよい。これにより、信号処理部４４は、ノイズによる影響を低減できる。
【００３７】
信号処理部４４は、検出した指による電圧の差分を所定の閾値電圧と比較し、電圧の差分が閾値電圧以上であれば、外部近接物体が接触状態にあると判断する。
【００３８】
一方、信号処理部４４は、検出した指による電圧の差分を所定の閾値電圧と比較し、電圧の差分が閾値電圧未満であれば、外部近接物体が非接触状態にあると判断する。このようにして、タッチ検出部４０はタッチ検出が可能となる。
【００３９】
座標抽出部４５は、信号処理部４４においてタッチが検出されたときに、そのタッチパネル座標を求める論理回路である。検出タイミング制御部４６は、Ａ／Ｄ変換部４３と、信号処理部４４と、座標抽出部４５とが同期して動作するように制御する。座標抽出部４５は、タッチパネル座標を信号出力Ｖｏｕｔとして出力する。
【００４０】
図５は、第１の実施形態に係るタッチ検出機能付き表示装置を実装したモジュールの例を示す図である。タッチ検出機能付き表示装置１は、第１基板（例えば、画素基板２）と、プリント基板（例えば、フレキシブルプリント基板）Ｔとを備えている。
【００４１】
画素基板２は、第１絶縁基板（例えば、ＴＦＴ基板２１）を有する。なお、ＴＦＴ基板２１は、例えば、ガラス基板又はフィルム基板である。また、ＴＦＴ基板２１には、駆動ＩＣチップ(例えば、ＣＯＧ（Chip  On  Glass）１９)が実装されている。また、画素基板２（ＴＦＴ基板２１）には、液晶表示デバイス２０の表示領域Ａｄと、額縁Ｇｄとが形成されている。
【００４２】
ＣＯＧ１９は、ＴＦＴ基板２１に実装されたドライバであるＩＣチップであり、図１に示した制御部１１等、表示動作に必要な各回路を内蔵した制御装置である。
【００４３】
本構成例では、ソースセレクタ１３Ｓは、ＴＦＴ基板２１上 に形成され、ソースドライバ１３は、ＣＯＧ１９に内蔵されている。ソースセレクタ１３Ｓは、ＴＦＴ基板２１に接していても良いし、接していなくても良い。ソースドライバ１３は、ＴＦＴ基板２１上に形成されても良い。ソースドライバ１３は、ＴＦＴ基板２１に接していても良いし、接していなくても良い。
【００４４】
駆動電極ドライバ１４の一部である、駆動電極走査部１４Ａ及び１４Ｂは、ＴＦＴ基板２１上に形成されている。
【００４５】
ゲートドライバ１２は、ゲートドライバ１２Ａ及びゲートドライバ１２Ｂとして、ＴＦＴ基板２１上に形成されている。
【００４６】
タッチ検出機能付き表示装置１は、ＣＯＧ１９に駆動電極走査部１４Ａ及び１４Ｂ、ゲートドライバ１２などの回路を内蔵しても良い。なお、ＣＯＧ１９はあくまで実装の一形態であってこれに限られるものでない。例えば、ＣＯＧ１９と同様の機能を有する構成をＣＯＦ（Chip  On  Film又はChip  On  Flexible）としてフレキシブルプリント基板Ｔ上に実装しても良い。
【００４７】
図５に示すように、ＴＦＴ基板２１の表面に対する垂直方向において、駆動電極ＣＯＭＬの駆動電極ブロックＢと、タッチ検出電極ＴＤＬとは、立体交差するように形成されている。
【００４８】
また、駆動電極ＣＯＭＬは、一方向に延在する複数のストライプ状の電極パターンに分割されている。タッチ検出動作を行う際は、各電極パターンには、駆動電極ドライバ１４によってタッチ用駆動信号ＶｃｏｍＡＣが順次供給される。同時にタッチ用駆動信号ＶｃｏｍＡＣが供給される、駆動電極ＣＯＭＬの複数のストライプ状の電極パターンが図５に示す駆動電極ブロックＢである。
【００４９】
駆動電極ブロックＢ（駆動電極ＣＯＭＬ）は、例えば、タッチ検出機能付き表示部１０の一辺と平行な方向に形成されている。後述するタッチ検出電極ＴＤＬは、駆動電極ブロックＢの延在方向と交差する方向に形成されており、例えば、タッチ検出機能付き表示部１０の一辺と交差する方向の他の一辺と平行な方向に形成されている。
【００５０】
タッチ検出電極ＴＤＬは、タッチ検出機能付き表示部１０の一辺側に接続されたフレキシブルプリント基板Ｔ上に実装されたタッチＩＣ４９に、接続されている。タッチＩＣ４９は、フレキシブルプリント基板Ｔに実装されたドライバであるＩＣチップであり、図１に示したタッチ検出部４０等、タッチ検出動作に必要な各回路を内蔵した制御装置である。このように、タッチＩＣ４９は、フレキシブルプリント基板Ｔ上に実装され、並設された複数のタッチ検出電極ＴＤＬのそれぞれと接続されている。フレキシブルプリント基板Ｔは、端子であれば良く、基板に限られない。この場合、タッチＩＣ４９は、モジュールの外部に備えられる。なお、タッチＩＣ４９は、フレキシブルプリント基板Ｔ上に配置される場合に限らず、ＴＦＴ基板２１または第２絶縁基板３１上に配置されていても良い。
【００５１】
本構成例では、タッチＩＣ４９は、タッチ検出部４０として機能する制御装置であるが、タッチ検出部４０の一部の機能は、他のＭＰＵの機能として設けられても良い。
【００５２】
具体的には、タッチドライバであるＩＣチップの機能として設けられ得るＡ／Ｄ変換、ノイズ除去等の各種機能のうち一部の機能（例えば、ノイズ除去等）は、タッチドライバであるＩＣチップと別個に設けられたＭＰＵ等の回路で実施されても良い。また、ドライバであるＩＣチップを１つ（１チップ構成）にする場合等、例えば、フレキシブルプリント基板Ｔ等の配線を介して検出信号をアレイ基板上のタッチドライバであるＩＣチップに伝送するようにしても良い。
【００５３】
ソースセレクタ１３Ｓは、ＴＦＴ基板２１上の表示領域Ａｄの近傍に、ＴＦＴ素子を用いて形成されている。表示領域Ａｄには、後述する画素Ｐｉｘがマトリックス状（行列状）に多数配置されている。額縁Ｇｄは、ＴＦＴ基板２１の表面を垂直な方向からみて画素Ｐｉｘが配置されていない領域である。ゲートドライバ１２と、駆動電極ドライバ１４のうち駆動電極走査部１４Ａ及び１４Ｂとは、額縁Ｇｄに配置されている。
【００５４】
ゲートドライバ１２は、例えば、ゲートドライバ１２Ａ及び１２Ｂを備え、ＴＦＴ基板２１上にＴＦＴ素子を用いて形成されている。ゲートドライバ１２Ａ及び１２Ｂは、後述する副画素ＳＰｉｘ（画素）がマトリックス状に配置された表示領域Ａｄを挟んで両側から駆動することができるようになっている。また、走査信号線は、ゲートドライバ１２Ａとゲートドライバ１２Ｂとの間に配列する。このため、走査信号線は、ＴＦＴ基板２１の表面に対する垂直方向において、駆動電極ＣＯＭＬの延在方向と平行な方向に延びるように設けられている。
【００５５】
本構成例では、ゲートドライバ１２として、ゲートドライバ１２Ａ及び１２Ｂの２つの回路が設けられているが、これはゲートドライバ１２の具体的構成の一例であってこれに限られるものでない。例えば、ゲートドライバ１２は、走査信号線の一方端のみに設けられた１つの回路であっても良い。
【００５６】
駆動電極ドライバ１４は、例えば、駆動電極走査部１４Ａ及び１４Ｂを備え、ＴＦＴ基板２１上にＴＦＴ素子を用いて形成されている。駆動電極走査部１４Ａ及び１４Ｂは、ＣＯＧ１９から、表示用駆動電圧ＶｃｏｍＤＣの供給を受けると共に、タッチ用駆動信号ＶｃｏｍＡＣの供給を受ける。駆動電極走査部１４Ａ及び１４Ｂは、並設された複数の駆動電極ブロックＢのそれぞれを、両側から駆動することができるようになっている。
【００５７】
本構成例では、駆動電極ドライバ１４として、駆動電極走査部１４Ａ及び１４Ｂの２つの回路が設けられているが、これは駆動電極ドライバ１４の具体的構成の一例であってこれに限られるものでない。例えば、駆動電極ドライバ１４は、駆動電極ブロックＢの一方端のみに設けられた１つの回路であっても良い。
【００５８】
タッチ検出機能付き表示装置１は、上述したタッチ検出信号Ｖｄｅｔを、タッチ検出機能付き表示部１０の短辺側から出力する。これにより、タッチ検出機能付き表示装置１は、端子部であるフレキシブルプリント基板Ｔを介してタッチ検出部４０に接続する際の配線の引き回しが容易になる。
【００５９】
図６は、第１の実施形態に係るタッチ検出機能付き表示装置の概略断面構造を示す断面図である。図７は、第１の実施形態に係るタッチ検出機能付き表示装置の概略構成を示す模式図である。図８は、第１の実施形態に係るタッチ検出機能付き表示装置の画素配置を示す回路図である。
【００６０】
図６に示すように、タッチ検出機能付き表示部１０は、画素基板２と、この画素基板２の表面に垂直な方向に対向して配置された第２基板（例えば、対向基板３）と、画素基板２と対向基板３との間に挿設された表示機能層（例えば、液晶層６）と、を含む。
【００６１】
画素基板２は、回路基板としてのＴＦＴ基板２１と、このＴＦＴ基板２１上に行列状に配設された複数の画素電極２２と、ＴＦＴ基板２１及び画素電極２２の間に形成された複数の駆動電極ＣＯＭＬと、画素電極２２と駆動電極ＣＯＭＬとを絶縁する絶縁層２４と、を含む。
【００６２】
ＴＦＴ基板２１には、図８に示す、各副画素ＳＰｉｘの薄膜トランジスタ（ＴＦＴ：Thin  Film  Transistor）素子Ｔｒ、図８に示す、各画素電極２２に画素信号Ｖｐｉｘを供給する画素信号線ＳＧＬ、図８に示す、各ＴＦＴ素子Ｔｒを駆動する走査信号線ＧＣＬ等の配線が形成されている。画素信号線ＳＧＬは、ＴＦＴ基板２１の表面と平行な平面に延在し、画像を表示するための画素信号Ｖｐｉｘを副画素ＳＰｉｘに供給する。なお、副画素ＳＰｉｘとは、画素信号Ｖｐｉｘで制御される構成単位を示す。また、副画素ＳＰｉｘは、画素信号線ＳＧＬと走査信号線ＧＣＬで囲われた領域であって、ＴＦＴ素子Ｔｒによって制御される構成単位を示す。
【００６３】
図８に示すように、液晶表示デバイス２０は、行列状に配置した複数の副画素ＳＰｉｘを有している。副画素ＳＰｉｘは、ＴＦＴ素子Ｔｒ、液晶素子ＬＣ及び保持容量Ｃ１を含む。ＴＦＴ素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal  Oxide  Semiconductor）型のＴＦＴで構成されている。
【００６４】
ＴＦＴ素子Ｔｒのソース又はドレインの一方は画素信号線ＳＧＬに結合され、ゲートは走査信号線ＧＣＬに結合され、ソース又はドレインの他方は液晶素子ＬＣの一端に結合されている。液晶素子ＬＣは、例えば、一端がＴＦＴ素子Ｔｒのドレインに結合され、他端が駆動電極ＣＯＭＬに結合されている。ＴＦＴ素子Ｔｒのソース又はドレインと駆動電極ＣＯＭＬとの間の電圧を保持する保持容量Ｃ１が、液晶素子ＬＣと並列に設けられている。
【００６５】
なお、図６において、ＴＦＴ基板２１に対して、画素電極２２、絶縁層２４、駆動電極ＣＯＭＬの順で積層されているが、これに限られない。ＴＦＴ基板２１に対して、駆動電極ＣＯＭＬ、絶縁層２４、画素電極２２の順で積層しても良いし、駆動電極ＣＯＭＬと画素電極２２とを、絶縁層２４を介して同一層に形成しても良い。
【００６６】
副画素ＳＰｉｘは、走査信号線ＧＣＬにより、液晶表示デバイス２０の同じ行に属する他の副画素ＳＰｉｘと互いに結合されている。走査信号線ＧＣＬは、ゲートドライバ１２と結合され、ゲートドライバ１２より走査信号Ｖｓｃａｎが供給される。
【００６７】
また、副画素ＳＰｉｘは、画素信号線ＳＧＬにより、液晶表示デバイス２０の同じ列に属する他の副画素ＳＰｉｘと互いに結合されている。画素信号線ＳＧＬは、ソースセレクタ１３Ｓと結合され、ソースセレクタ１３Ｓから画素信号Ｖｐｉｘが供給される。
【００６８】
さらに、副画素ＳＰｉｘは、駆動電極ＣＯＭＬにより、液晶表示デバイス２０の同じ行に属する他の副画素ＳＰｉｘと互いに結合されている。駆動電極ＣＯＭＬは、図１に示す駆動電極ドライバ１４と結合され、駆動電極ドライバ１４より駆動信号Ｖｃｏｍが供給される。つまり、この例では、同じ一行に属する複数の副画素ＳＰｉｘが一本の駆動電極ＣＯＭＬを共有するようになっている。
【００６９】
本構成例の駆動電極ＣＯＭＬが延在する方向は、走査信号線ＧＣＬが延在する方向と平行である。駆動電極ＣＯＭＬが延在する方向は、これに限定されない。例えば、駆動電極ＣＯＭＬが延在する方向は、画素信号線ＳＧＬが延在する方向と平行な方向であっても良い。また、タッチ検出電極ＴＤＬが延在する方向は、画素信号線ＳＧＬが延在する方向に限定されない。タッチ検出電極ＴＤＬが延在する方向は、走査信号線ＧＣＬが延在する方向と平行な方向であっても良い。
【００７０】
図１に示すゲートドライバ１２は、走査信号Ｖｓｃａｎを、図８に示す走査信号線ＧＣＬを介して、画素ＰｉｘのＴＦＴ素子Ｔｒのゲートに印加することにより、液晶表示デバイス２０に行列状に形成されている副画素ＳＰｉｘのうちの１行（１水平ライン）を表示駆動の対象として順次選択する。
【００７１】
図１に示すソースドライバ１３は、画素信号Ｖｐｉｘを、図８に示す画素信号線ＳＧＬを介して、ゲートドライバ１２により順次選択される１水平ラインを構成する各副画素ＳＰｉｘにそれぞれ供給する。そして、これらの副画素ＳＰｉｘでは、供給される画素信号Ｖｐｉｘに応じて、１水平ラインの表示が行われるようになっている。
【００７２】
図１に示す駆動電極ドライバ１４は、駆動信号Ｖｃｏｍを印加し、所定の本数の駆動電極ＣＯＭＬからなるブロックごとに駆動電極ＣＯＭＬを駆動する。
【００７３】
上述したように、液晶表示デバイス２０は、ゲートドライバ１２が走査信号線ＧＣＬを時分割的に線順次走査するように駆動することにより、１水平ラインが順次選択される。また、液晶表示デバイス２０は、１水平ラインに属する副画素ＳＰｉｘに対して、ソースドライバ１３が画素信号Ｖｐｉｘを供給することにより、１水平ラインずつ表示が行われる。この表示動作を行う際、駆動電極ドライバ１４は、その１水平ラインに対応する駆動電極ＣＯＭＬを含むブロックに対して表示用駆動電圧ＶｃｏｍＤＣを印加するようになっている。
【００７４】
液晶層６は、電界の状態に応じてそこを通過する光を変調するものである。駆動電極ＣＯＭＬの駆動時、画素電極２２に供給された画素信号Ｖｐｉｘに応じた電圧が液晶層６に印加され、電界が生じることで、液晶層６を構成する液晶が電界に応じた配向を示して液晶層６を通過する光を変調する。
【００７５】
このように、画素電極２２及び駆動電極ＣＯＭＬは、液晶層６に電界を生じさせる一対の電極として機能する。すなわち、液晶表示デバイス２０は、一対の電極に与えられる電荷に応じて表示出力内容が変化する表示部として機能する。ここで、画素電極２２は、少なくとも画素Ｐｉｘ若しくは副画素ＳＰｉｘ毎に配置され、駆動電極ＣＯＭＬは、少なくとも複数の画素Ｐｉｘ若しくは副画素ＳＰｉｘ毎に配置される。
【００７６】
本構成例では、液晶表示デバイス２０として、例えば、ＦＦＳ（フリンジフィールドスイッチング）を含むＩＰＳ（インプレーンスイッチング）等の横電界モードの液晶を用いた液晶表示デバイスが用いられる。なお、図６に示す液晶層６と画素基板２との間、及び液晶層６と対向基板３との間には、それぞれ配向膜が配設されても良い。
【００７７】
液晶表示デバイス２０は、横電界モードに対応した構成を有しているが、他の表示モードに対応した構成を有していても良い。例えば、液晶表示デバイス２０は、ＴＮ（Twisted  Nematic）モード、ＯＣＢ（Optically  Compensated  Bend）モード、ＶＡ（Vertical  Aligned）モード等の主として基板主面間に生じる縦電界を利用するモードに対応した構成を有していても良い。縦電界を利用する表示モードでは、例えば画素基板２に画素電極２２が備えられ、対向基板３に駆動電極ＣＯＭＬが備えられた構成が適用可能である。
【００７８】
対向基板３は、第２絶縁基板３１と、この第２絶縁基板３１の一方の面に形成されたカラーフィルタ３２とを含む。第２絶縁基板３１の他方の面には、タッチ検出デバイス３０の検出電極であるタッチ検出電極ＴＤＬが形成され、さらに、このタッチ検出電極ＴＤＬの上には、偏光板３５が配設されている。
【００７９】
なお、カラーフィルタ３２の実装方式は、アレイ基板である画素基板２にカラーフィルタ３２が形成された所謂カラーフィルタ・オン・アレイ（ＣＯＡ：Color-filter  On  Array）方式であっても良い。
【００８０】
図６に示すカラーフィルタ３２は、例えば赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の３色に着色されたカラーフィルタの色領域を周期的に配置して、各副画素ＳＰｉｘにＲ、Ｇ及びＢの３色の色領域３２Ｒ，３２Ｇ及び３２Ｂが対応付けられ、色領域３２Ｒ，３２Ｇ及び３２Ｂを１組として画素Ｐｉｘを構成している。
【００８１】
画素Ｐｉｘは、走査信号線ＧＣＬに平行な方向及び画素信号線ＳＧＬに平行な方向に沿って行列状に配置され、後述する表示領域Ａｄを形成する。カラーフィルタ３２は、ＴＦＴ基板２１と垂直な方向において、液晶層６と対向する。このように、副画素ＳＰｉｘは、単色の色表示を行うことができる。
【００８２】
なお、カラーフィルタ３２は、異なる色に着色されていれば、他の色の組み合わせであっても良い。また、カラーフィルタ３２は、なくても良い。このように、カラーフィルタ３２が存在しない領域、すなわち着色しない副画素ＳＰｉｘがあっても良い。また、画素Ｐｉｘが有する副画素ＳＰｉｘは４以上であっても良い。
【００８３】
図７を参照すると、画素基板２は、ＴＦＴ基板２１上に、表示領域Ａｄと、インターフェース（Ｉ／Ｆ）及びタイミングジェネレータの機能を備えるＣＯＧ１９と、ゲートドライバ（垂直駆動回路）１２Ａ及び１２Ｂと、ソースセレクタ（水平駆動回路）１３Ｓと、を備えている。図５に示すフレキシブルプリント基板Ｔは、ＣＯＧ１９への外部信号及びＣＯＧ１９を駆動する駆動電力を伝送する。
【００８４】
表示領域Ａｄは、透明絶縁基板（例えばガラス基板）のＴＦＴ基板２１の表面に設けられている。表示領域Ａｄには、液晶素子を含む副画素（画素）がマトリックス状（行列状）に多数配置される。ゲートドライバ１２Ａ及び１２Ｂは、表示領域Ａｄを挟むように配置されている。
【００８５】
表示領域Ａｄは、液晶素子を含む副画素ＳＰｉｘが、Ｍ行×Ｎ列に配置されたマトリックス（行列状）構造を有している。なお、この明細書において、行とは、一方向に配列されるＮ個の副画素ＳＰｉｘを有する画素行をいう。また、列とは、行において副画素ＳＰｉｘが配列される方向と直交する方向に配列されるＭ個の副画素ＳＰｉｘを有する画素列をいう。そして、ＭとＮとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。
【００８６】
副画素ＳＰｉｘのＭ行Ｎ列の配列である表示領域Ａｄでは、行毎に走査信号線ＧＣＬ１、ＧＣＬ２、ＧＣＬ３・・・ＧＣＬＭが配線され、列毎に画素信号線ＳＧＬ１、ＳＧＬ２、ＳＧＬ３、ＳＧＬ４、ＳＧＬ５・・・ＳＧＬＮが配線されている。以後、実施形態においては、走査信号線ＧＣＬ１、ＧＣＬ２、ＧＣＬ３・・・を代表して走査信号線ＧＣＬのように表記し、画素信号線ＳＧＬ１、ＳＧＬ２、ＳＧＬ３、ＳＧＬ４、ＳＧＬ５・・・を代表して画素信号線ＳＧＬのように表記することがある。また、実施形態においては、走査信号線ＧＣＬ１、ＧＣＬ２、・・・ＧＣＬＭのうちの任意の３本の走査信号線を、走査信号線ＧＣＬｍ、ＧＣＬｍ＋１、ＧＣＬｍ＋２（ただし、ｍは、ｍ≦Ｍ−２を満たす自然数）のように表記し、画素信号線ＳＧＬ１、ＳＧＬ２、・・・ＳＧＬＮのうちの任意の３本の画素信号線を、画素信号線ＳＧＬｎ、ＳＧＬｎ＋１、ＳＧＬｎ＋２（ただし、ｎは、ｎ≦Ｎ−２を満たす自然数）のように表記することもある。
【００８７】
画素基板２には、外部から外部信号である、マスタークロック、水平同期信号及び垂直同期信号が入力され、ＣＯＧ１９に供給される。ＣＯＧ１９は、外部電源の電圧振幅のマスタークロック、水平同期信号及び垂直同期信号を、液晶の駆動に必要な内部電源の電圧振幅にレベル変換（昇圧）し、変換した信号を、マスタークロック、水平同期信号及び垂直同期信号としてタイミングジェネレータに供給する。こうして、ＣＯＧ１９は、垂直スタートパルスＶＳＴ、垂直クロックパルスＶＣＫ、スイッチ制御信号ＧＣＫ、並びに、セレクタスイッチ制御信号ＡＳＷ＿Ｌ及びＡＳＷ＿Ｒを生成する。セレクタスイッチ制御信号ＡＳＷ＿Ｌ及びＡＳＷ＿Ｒは、同じ信号である。つまり、セレクタスイッチ制御信号ＡＳＷ＿Ｌ及びＡＳＷ＿Ｒは、同相且つ同振幅の信号である。
【００８８】
ＣＯＧ１９は、垂直スタートパルスＶＳＴ、垂直クロックパルスＶＣＫ及びスイッチ制御信号ＧＣＫをゲートドライバ１２Ａ及び１２Ｂに出力するとともに、セレクタスイッチ制御信号ＡＳＷ＿Ｌ及びＡＳＷ＿Ｒをソースセレクタ１３Ｓに出力する。
【００８９】
ゲートドライバ１２Ａ及び１２Ｂは、垂直スタートパルスＶＳＴ及び垂直クロックパルスＶＣＫから垂直走査パルスを生成し、走査信号線ＧＣＬに供給することによって、副画素ＳＰｉｘを行単位で順次選択する。ゲートドライバ１２Ａ及び１２Ｂは、走査信号線ＧＣＬの延在方向に走査信号線ＧＣＬを挟むように配置されている。ゲートドライバ１２Ａ及び１２Ｂは、表示領域Ａｄの上側、すなわち垂直走査方向の開始側から、表示領域Ａｄの下側、すなわち垂直走査方向の終了側へ順に垂直走査パルスを出力する。ゲートドライバ１２Ａ及び１２Ｂは、走査信号線ＧＣＬが配列されている方向（走査方向）に垂直走査パルスを印加して表示領域Ａｄの各副画素ＳＰｉｘを行単位で選択する。そして、ゲートドライバ１２Ａ及び１２Ｂは、走査信号線ＧＣＬの長手方向の端部に配置され、走査信号線ＧＣＬに垂直走査パルスを印加して表示領域Ａｄの各画素を行単位で選択する。
【００９０】
ソースセレクタ１３Ｓは、１つの長辺（図７中で上側の辺）が表示領域Ａｄに対向するように、ＴＦＴ基板２１上に形成されている。ソースセレクタ１３Ｓの他の１つの長辺（図７中で下側の辺）には、画像信号ＶｓｉｇがＣＯＧ１９から供給される。ソースセレクタ１３Ｓの１つの短辺である辺１３Ｓａ（図７中で左側の辺）には、セレクタスイッチ制御信号ＡＳＷ＿ＬがＣＯＧ１９から供給される。ソースセレクタ１３Ｓの他の１つの短辺である辺１３Ｓｂ（図７中で右側の辺）には、セレクタスイッチ制御信号ＡＳＷ＿ＲがＣＯＧ１９から供給される。
【００９１】
ソースセレクタ１３Ｓは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ及びＡＳＷ＿Ｒに基づいて、Ｒ（赤）、Ｇ（緑）及びＢ（青）の画素信号Ｖｐｉｘが時分割多重化された画像信号Ｖｓｉｇから、Ｒ（赤）、Ｇ（緑）及びＢ（青）の画素信号Ｖｐｉｘを分離する。ソースセレクタ１３Ｓは、ゲートドライバ１２Ａ及び１２Ｂによる垂直走査によって選択された行の各副画素ＳＰｉｘに対して、画素毎に、もしくは複数画素毎に、あるいは全画素一斉に、画素信号線ＳＧＬを介して画素信号Ｖｐｉｘを書き込む。
【００９２】
図７に示すゲートドライバ１２Ａ及び１２Ｂは、垂直走査パルスを、図８に示す走査信号線ＧＣＬを介して、副画素ＳＰｉｘのＴＦＴ素子Ｔｒのゲートに印加することにより、表示領域Ａｄにマトリックス状に形成されている副画素ＳＰｉｘのうちの１行（１水平ライン）を表示駆動の対象として順次選択する。ソースセレクタ１３Ｓは、画素信号Ｖｐｉｘを、画素信号線ＳＧＬを介して、ゲートドライバ１２Ａ及び１２Ｂにより順次選択される１水平ラインに含まれる各副画素ＳＰｉｘに出力する。そして、これらの副画素ＳＰｉｘでは、供給される画素信号Ｖｐｉｘに応じて、１水平ラインの表示が行われるようになっている。図１に示す駆動電極ドライバ１４は、表示用駆動電圧ＶｃｏｍＤＣを駆動電極ＣＯＭＬ（図５に示した駆動電極ブロックＢ）に印加して、駆動電極ＣＯＭＬ（図５に示した駆動電極ブロックＢ）を駆動する。 
【００９３】
上述したように、タッチ検出機能付き表示装置１では、ゲートドライバ１２Ａ及び１２Ｂが走査信号線ＧＣＬｍ、ＧＣＬｍ＋１、ＧＣＬｍ＋２を順次走査するように駆動することにより、１水平ラインが順次選択される。また、タッチ検出機能付き表示装置１では、ソースセレクタ１３Ｓが画素信号Ｖｐｉｘを１水平ラインに属する副画素ＳＰｉｘに対して供給することにより、１水平ラインずつ表示が行われる。この表示動作を行う際、駆動電極ドライバ１４は、その１水平ラインに対応する駆動電極ＣＯＭＬに対して表示用駆動電圧ＶｃｏｍＤＣを印加するようになっている。
【００９４】
図６に示すカラーフィルタ３２は、例えば赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の３色に着色されたカラーフィルタの色領域が周期的に配列されている。そして、Ｒ、Ｇ及びＢの３色の色領域３２Ｒ、３２Ｇ及び３２Ｂ（図８参照）が、１組として画素Ｐｉｘに対応するように、図８に示す各副画素ＳＰｉｘに対応付けられている。カラーフィルタ３２は、ＴＦＴ基板２１と垂直な方向において、液晶層６と対向する。このように、副画素ＳＰｉｘは、単色の色表示を行うことができる。
【００９５】
なお、カラーフィルタ３２は、異なる色に着色されていれば、他の色の組み合わせであってもよい。また、カラーフィルタ３２は、なくてもよい。このように、カラーフィルタ３２が存在しない領域、すなわち透明な副画素ＳＰｉｘがあってもよい。また、画素Ｐｉｘが有する副画素ＳＰｉｘは４以上であっても良い。
【００９６】
図９は、第１の実施形態に係るタッチ検出機能付き表示装置のソースセレクタの構成を示す模式図である。図９に示すように、画素信号線ＳＧＬは、ソースセレクタ１３Ｓを介して、上述したＣＯＧ１９に内蔵されたソースドライバ１３に接続されている。ソースセレクタ１３Ｓは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ及びＡＳＷ＿Ｒに応じて開閉動作する。
【００９７】
ソースドライバ１３は、１水平ライン分の画像信号Ｖｓｉｇから、タッチ検出機能付き表示部１０の液晶表示デバイス２０の複数（実施形態では、Ｒ（赤）、Ｇ（緑）及び青（Ｂ）の３つ）の副画素ＳＰｉｘの画素信号Ｖｐｉｘを時分割多重した画素信号を生成し、多重化された画素信号（画像信号Ｖｓｉｇ）をソースセレクタ１３Ｓに供給する。また、ソースドライバ１３は、Ｒ（赤）、Ｇ（緑）及びＢ（青）の画素信号Ｖｐｉｘが時分割多重化された画像信号Ｖｓｉｇから、Ｒ（赤）、Ｇ（緑）及びＢ（青）の画素信号Ｖｐｉｘを分離するために必要なセレクタスイッチ制御信号ＡＳＷ＿Ｌ（実施形態では、ＡＳＷ＿Ｌ１、ＡＳＷ＿Ｌ２及びＡＳＷ＿Ｌ３）及びＡＳＷ＿Ｒ（実施形態では、ＡＳＷ＿Ｒ１、ＡＳＷ＿Ｒ２及びＡＳＷ＿Ｒ３）を生成し、画像信号Ｖｓｉｇとともにソースセレクタ１３Ｓに供給する。この多重化により、ソースドライバ１３とソースセレクタ１３Ｓとの間の配線数が少なくなる。
【００９８】
ソースセレクタ１３Ｓは、ソースドライバ１３から供給される画像信号Ｖｓｉｇ及びセレクタスイッチ制御信号ＡＳＷ＿Ｌ及びＡＳＷ＿Ｒに基づいて、Ｒ（赤）、Ｇ（緑）及びＢ（青）の画素信号Ｖｐｉｘが時分割多重化された画像信号Ｖｓｉｇから、Ｒ（赤）、Ｇ（緑）及びＢ（青）の画素信号Ｖｐｉｘを分離し、タッチ検出機能付き表示部１０の液晶表示デバイス２０に供給する。
【００９９】
ソースセレクタ１３Ｓは、例えば、３本の画素信号線ＳＧＬ当たり１個のスイッチ群ＳＷを備える。スイッチ群ＳＷは、例えば、３個のスイッチＳＷ１、ＳＷ２及びＳＷ３を含む。３個のスイッチＳＷ１、ＳＷ２及びＳＷ３の各々の一端は、互いに接続され、ソースドライバ１３から画像信号Ｖｓｉｇが供給される。３個のスイッチＳＷ１、ＳＷ２及びＳＷ３の各々の他端は、タッチ検出機能付き表示部１０の液晶表示デバイス２０の３本の画素信号線ＳＧＬ１、ＳＧＬ２及びＳＧＬ３を介して、赤（Ｒ）の副画素ＳＰｉｘ１、緑（Ｇ）の副画素ＳＰｉｘ２及び青（Ｂ）の副画素ＳＰｉｘ３にそれぞれ接続されている。
【０１００】
ソースセレクタ１３Ｓは、例えば、ソースセレクタ１３Ｓの長手方向に沿って延在する３本の信号線ＳＷＬ１、ＳＷＬ２及びＳＷＬ３を含む。信号線ＳＷＬ１の一方の端部（図９中で辺１３Ｓａ側の端部）には、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１がソースドライバ１３から供給される。信号線ＳＷＬ１の他方の端部（図９中で辺１３Ｓｂ側の端部）には、セレクタスイッチ制御信号ＡＳＷ＿Ｒ１がソースドライバ１３から供給される。つまり、信号線ＳＷＬ１には、同じ信号が両端から供給される。信号線ＳＷＬ１は、スイッチＳＷ１の制御入力に接続されている。従って、スイッチＳＷ１は、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１及びＡＳＷ＿Ｒ１がハイレベルの場合に、オン状態になる。
【０１０１】
信号線ＳＷＬ２の一方の端部（図９中で辺１３Ｓａ側の端部）には、セレクタスイッチ制御信号ＡＳＷ＿Ｌ２がソースドライバ１３から供給される。信号線ＳＷＬ２の他方の端部（図９中で辺１３Ｓｂ側の端部）には、セレクタスイッチ制御信号ＡＳＷ＿Ｒ２がソースドライバ１３から供給される。つまり、信号線ＳＷＬ２には、同じ信号が両端から供給される。信号線ＳＷＬ２は、スイッチＳＷ２の制御入力に接続されている。従って、スイッチＳＷ２は、セレクタスイッチ制御信号ＡＳＷ＿Ｌ２及びＡＳＷ＿Ｒ２がハイレベルの場合に、オン状態になる。
【０１０２】
信号線ＳＷＬ３の一方の端部（図９中で辺１３Ｓａ側の端部）には、セレクタスイッチ制御信号ＡＳＷ＿Ｌ３がソースドライバ１３から供給される。信号線ＳＷＬ３の他方の端部（図９中で辺１３Ｓｂ側の端部）には、セレクタスイッチ制御信号ＡＳＷ＿Ｒ３がソースドライバ１３から供給される。つまり、信号線ＳＷＬ３には、同じ信号が両端から供給される。信号線ＳＷＬ３は、スイッチＳＷ３の制御入力に接続されている。従って、スイッチＳＷ３は、セレクタスイッチ制御信号ＡＳＷ＿Ｌ３及びＡＳＷ＿Ｒ３がハイレベルの場合に、オン状態になる。
【０１０３】
この構成により、ソースセレクタ１３Ｓは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ（ＡＳＷ＿Ｌ１、ＡＳＷ＿Ｌ２及びＡＳＷ＿Ｌ３）及びＡＳＷ＿Ｒ（ＡＳＷ＿Ｒ１、ＡＳＷ＿Ｒ２及びＡＳＷ＿Ｒ３）に応じて、スイッチＳＷ１、ＳＷ２及びＳＷ３を時分割的に順次切り替えてオン状態にすることができる。これにより、ソースセレクタ１３Ｓは、Ｒ（赤）、Ｇ（緑）及びＢ（青）の画素信号Ｖｐｉｘが時分割多重化された画像信号Ｖｓｉｇから、赤（Ｒ）の画素信号Ｖｐｉｘ１、緑（Ｇ）の画素信号Ｖｐｉｘ２及び青（Ｂ）の画素信号Ｖｐｉｘ３を分離する。そして、ソースセレクタ１３Ｓは、分離した３つの画素信号Ｖｐｉｘを、３個の副画素ＳＰｉｘのそれぞれに供給する。
【０１０４】
赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の３色に着色された色領域３２Ｒ、３２Ｇ及び３２Ｂが、副画素ＳＰｉｘ１、副画素ＳＰｉｘ２及び副画素ＳＰｉｘ３にそれぞれ対応付けられている。このため、色領域３２Ｒに対応する赤（Ｒ）の副画素ＳＰｉｘ１には、赤（Ｒ）の画素信号Ｖｐｉｘ１が供給される。色領域３２Ｇに対応する緑（Ｇ）の副画素ＳＰｉｘ２には、緑（Ｇ）の画素信号Ｖｐｉｘ２が供給される。色領域３２Ｂに対応する青（Ｂ）の副画素ＳＰｉｘ３には、青（Ｂ）の画素信号Ｖｐｉｘ３が供給される。
【０１０５】
副画素ＳＰｉｘは、駆動電極ＣＯＭＬにより、液晶表示デバイス２０の同じ行に属する他の副画素ＳＰｉｘと互いに接続されている。駆動電極ＣＯＭＬは、駆動電極ドライバ１４と接続され、駆動電極ドライバ１４より表示用駆動電圧ＶｃｏｍＤＣが供給される。つまり、この例では、同じ一行に属する複数の副画素ＳＰｉｘが駆動電極ＣＯＭＬを共有するようになっている。
【０１０６】
図１に示すゲートドライバ１２は、走査信号Ｖｓｃａｎを、図８に示す走査信号線ＧＣＬを介して、副画素ＳＰｉｘのＴＦＴ素子Ｔｒのゲートに印加することにより、液晶表示デバイス２０にマトリックス状に形成されている副画素ＳＰｉｘのうちの１行（１水平ライン）を表示駆動の対象として順次選択する。図１に示すソースセレクタ１３Ｓは、画素信号Ｖｐｉｘを、図８に示す画素信号線ＳＧＬを介して、ゲートドライバ１２により順次選択される１水平ラインを構成する各副画素ＳＰｉｘにそれぞれ供給する。そして、これらの副画素ＳＰｉｘでは、供給される画素信号Ｖｐｉｘに応じて、１水平ラインの表示が行われるようになっている。図１に示す駆動電極ドライバ１４は、表示用駆動電圧ＶｃｏｍＤＣを印加し、図５に示す、所定の本数の駆動電極ＣＯＭＬからなる駆動電極ブロックＢ毎に駆動電極ＣＯＭＬを駆動する。駆動電極ブロックＢは、単数の駆動電極ＣＯＭＬでもよく、複数の駆動電極ＣＯＭＬでもよい。
【０１０７】
上述したように、液晶表示デバイス２０は、ゲートドライバ１２が走査信号線ＧＣＬを時分割的に順次走査するように駆動することにより、１水平ラインが順次選択される。また、液晶表示デバイス２０は、１水平ラインに属する副画素ＳＰｉｘに対して、ソースセレクタ１３Ｓが画素信号Ｖｐｉｘを供給することにより、１水平ラインずつ表示が行われる。この表示動作を行う際、駆動電極ドライバ１４は、その１水平ラインに対応する駆動電極ＣＯＭＬを含む駆動電極ブロックＢに対して表示用駆動電圧ＶｃｏｍＤＣを印加するようになっている。
【０１０８】
図１０は、第１の実施形態に係るタッチ検出機能付き表示装置の駆動電極及びタッチ検出電極の構成例を示す斜視図である。本構成例に係る駆動電極ＣＯＭＬは、液晶表示デバイス２０の駆動電極として機能するとともに、タッチ検出デバイス３０の駆動電極としても機能する。
【０１０９】
駆動電極ＣＯＭＬは、ＴＦＴ基板２１の表面に対する垂直方向において、画素電極２２に対向している。タッチ検出デバイス３０は、画素基板２に設けられた駆動電極ＣＯＭＬと、対向基板３に設けられたタッチ検出電極ＴＤＬにより構成されている。
【０１１０】
タッチ検出電極ＴＤＬは、駆動電極ＣＯＭＬの電極パターンの延在方向と交差する方向に延びるストライプ状の電極パターンから構成されている。そして、タッチ検出電極ＴＤＬは、ＴＦＴ基板２１の表面に対する垂直な方向において、駆動電極ＣＯＭＬと対向している。タッチ検出電極ＴＤＬの各電極パターンは、タッチ検出部４０のタッチ検出信号増幅部４２の入力にそれぞれ接続されている。
【０１１１】
駆動電極ＣＯＭＬとタッチ検出電極ＴＤＬとが互いに交差した電極パターンは、その交差部分に静電容量を生じさせる。タッチ検出デバイス３０では、駆動電極ドライバ１４が駆動電極ＣＯＭＬに対してタッチ用駆動信号ＶｃｏｍＡＣを印加することにより、タッチ検出電極ＴＤＬからタッチ検出信号Ｖｄｅｔを出力し、タッチ検出が行われるようになっている。
【０１１２】
つまり、駆動電極ＣＯＭＬは、図２から図４までに示した相互静電容量方式のタッチ検出の基本原理における駆動電極Ｅ１に対応し、タッチ検出電極ＴＤＬは、タッチ検出電極Ｅ２に対応する。そして、タッチ検出デバイス３０は、この基本原理に従ってタッチを検出するようになっている。
【０１１３】
このように、タッチ検出デバイス３０は、画素電極２２又は駆動電極ＣＯＭＬのいずれか一方の電極（例えば、駆動電極ＣＯＭＬ）と相互静電容量を形成するタッチ検出電極ＴＤＬを有し、相互静電容量の変化に基づいてタッチ検出を行う。
【０１１４】
駆動電極ＣＯＭＬとタッチ検出電極ＴＤＬとが互いに交差した電極パターンは、相互静電容量式タッチセンサをマトリックス状に構成している。よって、タッチ検出部４０は、タッチ検出デバイス３０の入力面ＩＳ全体にわたって走査することにより、被検出物ＯＢＪの接触又は近接が生じた位置及び接触面積の検出も可能となっている。
【０１１５】
つまり、タッチ検出デバイス３０では、タッチ検出動作を行う際、駆動電極ドライバ１４が、図５に示す駆動電極ブロックＢを時分割的に線順次走査するように駆動する。これにより、スキャン方向Ｓｃａｎに駆動電極ＣＯＭＬの駆動電極ブロックＢ（１検出ブロック）が、順次選択される。そして、タッチ検出デバイス３０は、タッチ検出電極ＴＤＬからタッチ検出信号Ｖｄｅｔを出力する。このようにタッチ検出デバイス３０は、１検出ブロックのタッチ検出が行われるようになっている。
【０１１６】
検出ブロックと表示出力におけるライン数との関係は任意であるが、本実施形態では、２ライン分の表示領域Ａｄに対応するタッチ検出領域が１検出ブロックとなっている。言い換えると、検出ブロックと、対向する画素電極、走査信号線、又は、画素信号線のいずかとの関係は任意であるが、本実施形態では、２つの画素電極または２つの走査信号線と、１つの駆動電極ＣＯＭＬが対向する。
【０１１７】
なお、タッチ検出電極ＴＤＬ又は駆動電極ＣＯＭＬ（駆動電極ブロックＢ）は、ストライプ状に複数に分割される形状に限られない。例えば、タッチ検出電極ＴＤＬ又は駆動電極ＣＯＭＬ（駆動電極ブロックＢ）は、櫛歯形状であっても良い。あるいはタッチ検出電極ＴＤＬ又は駆動電極ＣＯＭＬ（駆動電極ブロックＢ）は、複数に分割されていればよく、駆動電極ＣＯＭＬを分割するスリットの形状は直線であっても、曲線であっても良い。
【０１１８】
タッチ検出機能付き表示装置１の動作方法の一例として、タッチ検出機能付き表示装置１は、タッチ検出動作（タッチ検出期間）と表示動作（表示動作期間）とを時分割に行う。タッチ検出動作と表示動作とはどのように分けて行っても良い。
【０１１９】
図１１は、第１の実施形態に係るタッチ検出機能付き表示装置の表示領域を示す図である。実施形態では、タッチ検出機能付き表示装置１は、Ｍ行の画素をＬ個のユニットに分割し、ユニットごとに画像表示及びタッチ検出を行う。
【０１２０】
表示領域ＡｄのＭ本の水平ラインは、第１のユニットＵ１から第Ｌ（Ｌは、２以上の整数）のユニットＵＬまでのＬ個のユニットに分けられている。第１のユニットＵ１から第ＬのユニットＵＬまでの各々は、（Ｍ／Ｌ）本の水平ラインを有する。例えば、表示領域Ａｄが４８０本の水平ラインを有し、表示領域Ａｄが１０個のユニットに分けられる場合は、１０個のユニットの各々は、４８本の水平ラインを有する。
【０１２１】
図１２は、第１の実施形態に係るタッチ検出機能付き表示装置の動作シーケンスを示す図である。図１２は、タッチ検出機能付き表示装置１の２つのフレームに対する動作シーケンスを示している。図１２に示すように、タッチ検出機能付き表示装置１は、第１のユニットＵ１から第ＬのユニットＵＬまでのＬ個のユニットに対して、順次制御を実行する。
【０１２２】
タッチ検出機能付き表示装置１は、タイミングｔ０からタイミングｔ１までの間において、第１のユニットＵ１に含まれる（Ｍ／Ｌ）水平ラインでの１つ目のフレームの画像表示を実行する。タッチ検出機能付き表示装置１は、タイミングｔ１からタイミングｔ２までの間において、第１のユニットＵ１に含まれる（Ｍ／Ｌ）水平ラインでのタッチ検出を実行する。
【０１２３】
タッチ検出機能付き表示装置１は、タイミングｔ２からタイミングｔ３までの間において、第２のユニットＵ２に含まれる（Ｍ／Ｌ）水平ラインでの１つ目のフレームの画像表示を実行する。タッチ検出機能付き表示装置１は、タイミングｔ３からタイミングｔ４までの間において、第２のユニットＵ２に含まれる（Ｍ／Ｌ）水平ラインでのタッチ検出を実行する。
【０１２４】
タッチ検出機能付き表示装置１は、タイミングｔ５からタイミングｔ６までの間において、第ＬのユニットＵＬに含まれる（Ｍ／Ｌ）水平ラインでの１つ目のフレームの画像表示を実行する。タッチ検出機能付き表示装置１は、タイミングｔ６からタイミングｔ７までの間において、第ＬのユニットＵＬに含まれる（Ｍ／Ｌ）水平ラインでのタッチ検出を実行する。
【０１２５】
タッチ検出機能付き表示装置１は、タイミングｔ７からタイミングｔ８までの間において、第１のユニットＵ１に含まれる（Ｍ／Ｌ）水平ラインでの２つ目のフレームの画像表示を実行する。タッチ検出機能付き表示装置１は、タイミングｔ８からタイミングｔ９までの間において、第１のユニットＵ１に含まれる（Ｍ／Ｌ）水平ラインでのタッチ検出を実行する。
【０１２６】
タッチ検出機能付き表示装置１は、タイミングｔ９からタイミングｔ１０までの間において、第２のユニットＵ２に含まれる（Ｍ／Ｌ）水平ラインでの２つ目のフレームの画像表示を実行する。タッチ検出機能付き表示装置１は、タイミングｔ１０からタイミングｔ１１までの間において、第２のユニットＵ２に含まれる（Ｍ／Ｌ）水平ラインでのタッチ検出を実行する。
【０１２７】
タッチ検出機能付き表示装置１は、タイミングｔ１２からタイミングｔ１３までの間において、第ＬのユニットＵＬに含まれる（Ｍ／Ｌ）水平ラインでの２つ目のフレームの画像表示を実行する。タッチ検出機能付き表示装置１は、タイミングｔ１３からタイミングｔ１４までの間において、第ＬのユニットＵＬに含まれる（Ｍ／Ｌ）水平ラインでのタッチ検出を実行する。
【０１２８】
（比較例）
図１３は、比較例に係るタッチ検出機能付き表示装置の概略構成を示す模式図である。比較例に係るタッチ検出機能付き表示部２００では、ＣＯＧ１９は、セレクタスイッチ制御信号ＡＳＷ＿Ｌをソースセレクタ１３Ｓの辺１３Ｓａに出力し、セレクタスイッチ制御信号ＡＳＷ＿Ｒをソースセレクタ１３Ｓの辺１３Ｓｂに出力しない。
【０１２９】
図１４は、比較例に係るタッチ検出機能付き表示装置の動作を示す波形図である。波形２０３は、ソースセレクタ１３Ｓの辺１３Ｓａ側の端部分１３Ｓｃ（図１３参照）でのセレクタスイッチ制御信号ＡＳＷ＿Ｌ１の波形である。図９に示したスイッチＳＷ１は、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１がハイレベルの期間でオン状態になり、画像信号Ｖｓｉｇに時分割多重化された赤（Ｒ）の画素信号Ｖｐｉｘ１を赤（Ｒ）の副画素ＳＰｉｘ１に出力する。
【０１３０】
波形２０４は、ソースセレクタ１３Ｓの端部分１３Ｓｃでのセレクタスイッチ制御信号ＡＳＷ＿Ｌ２の波形である。図９に示したスイッチＳＷ２は、セレクタスイッチ制御信号ＡＳＷ＿Ｌ２がハイレベルの期間でオン状態になり、画像信号Ｖｓｉｇに時分割多重化された緑（Ｇ）の画素信号Ｖｐｉｘ２を緑（Ｇ）の副画素ＳＰｉｘ２に出力する。
【０１３１】
波形２０５は、ソースセレクタ１３Ｓの端部分１３Ｓｃでのセレクタスイッチ制御信号ＡＳＷ＿Ｌ３の波形である。図９に示したスイッチＳＷ３は、セレクタスイッチ制御信号ＡＳＷ＿Ｌ３がハイレベルの期間でオン状態になり、画像信号Ｖｓｉｇに時分割多重化された青（Ｇ）の画素信号Ｖｐｉｘ３を青（Ｂ）の副画素ＳＰｉｘ３に出力する。
【０１３２】
ソースセレクタ１３Ｓの端部分１３Ｓｃでは、図１４の波形２０３から２０５までに示すように、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３までは、立ち上がりエッジ及び立ち下がりエッジの時定数が短く、急峻に立ち上がり及び立ち下がる。つまり、ソースセレクタ１３Ｓの端部分１３Ｓｃでは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３までの高周波数成分が多い。このため、ソースセレクタ１３Ｓの端部分１３Ｓｃでは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３までの高周波数成分による高調波が多く発生する。従って、ソースセレクタ１３Ｓの端部分１３Ｓｃでは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３までによる高調波を主因とする放射ノイズが、多く発生する。
【０１３３】
波形２０６は、ソースセレクタ１３Ｓの辺１３Ｓｂ側の端部分１３Ｓｄ（図１３参照）でのセレクタスイッチ制御信号ＡＳＷ＿Ｌ１の波形である。ソースセレクタ１３Ｓの辺１３Ｓａに供給されたセレクタスイッチ制御信号ＡＳＷ＿Ｌ１は、図９に示した信号線ＳＷＬ１を伝播して、ソースセレクタ１３Ｓの端部分１３Ｓｄに到達する。セレクタスイッチ制御信号ＡＳＷ＿Ｌ１が信号線ＳＷＬ１を伝播すると、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１の立ち上がりエッジ及び立ち下がりエッジは、信号線ＳＷＬ１の抵抗Ｒと信号線ＳＷＬ１の寄生容量Ｃとの積である時定数ＲＣの分だけ、時定数が長くなる。なお、以下において、信号の時定数が長くなることを「波形がなまる」と称することがある。
【０１３４】
波形２０７は、ソースセレクタ１３Ｓの端部分１３Ｓｄでのセレクタスイッチ制御信号ＡＳＷ＿Ｌ２の波形である。ソースセレクタ１３Ｓの辺１３Ｓａに供給されたセレクタスイッチ制御信号ＡＳＷ＿Ｌ２は、図９に示した信号線ＳＷＬ２を伝播して、ソースセレクタ１３Ｓの端部分１３Ｓｄに到達する。セレクタスイッチ制御信号ＡＳＷ＿Ｌ２が信号線ＳＷＬ２を伝播すると、セレクタスイッチ制御信号ＡＳＷ＿Ｌ２の立ち上がりエッジ及び立ち下がりエッジは、信号線ＳＷＬ２の抵抗Ｒ及び信号線ＳＷＬ２の寄生容量Ｃによる時定数ＲＣの分だけ、時定数が長くなる。
【０１３５】
波形２０８は、ソースセレクタ１３Ｓの端部分１３Ｓｄでのセレクタスイッチ制御信号ＡＳＷ＿Ｌ３の波形である。ソースセレクタ１３Ｓの辺１３Ｓａに供給されたセレクタスイッチ制御信号ＡＳＷ＿Ｌ３は、図９に示した信号線ＳＷＬ３を伝播して、ソースセレクタ１３Ｓの端部分１３Ｓｄに到達する。セレクタスイッチ制御信号ＡＳＷ＿Ｌ３が信号線ＳＷＬ３を伝播すると、セレクタスイッチ制御信号ＡＳＷ＿Ｌ３の立ち上がりエッジ及び立ち下がりエッジは、信号線ＳＷＬ３の抵抗Ｒ及び信号線ＳＷＬ３の寄生容量Ｃによる時定数ＲＣの分だけ、時定数が長くなる。
【０１３６】
ソースセレクタ１３Ｓの端部分１３Ｓｄでは、図１４の波形２０６から２０８までに示すように、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３までは、立ち上がりエッジ及び立ち下がりエッジの時定数が長く、なだらかに立ち上がり及び立ち下がる。つまり、ソースセレクタ１３Ｓの端部分１３Ｓｄでは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３までの高周波数成分が少ない。このため、ソースセレクタ１３Ｓの端部分１３Ｓｄでは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３までの高周波数成分による高調波が少なくなる。従って、ソースセレクタ１３Ｓの端部分１３Ｓｄでは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３までによる高調波を主因とする放射ノイズが低減されるというメリットがある。
【０１３７】
その一方、ソースセレクタ１３Ｓの端部分１３Ｓｄでは、図１４の波形２０６から２０８までに示すように、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３までの時定数が長くなるので、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３までがハイレベルになる時間、即ちスイッチＳＷ１からＳＷ３までがオン状態になる時間が十分ではなくなる可能性がある。従って、画素信号Ｖｐｉｘ１からＶｐｉｘ３までが、副画素ＳＰｉｘ１からＳＰｉｘ３までに十分に供給されなくなる可能性がある。その結果、表示領域Ａｄの右側では、所望の画像が表示されなくなる可能性があるというデメリットがある。
【０１３８】
（第１の実施形態の構成）
図１５は、第１の実施形態に係るタッチ検出機能付き表示装置の一構成例を示すブロック図である。図１５は、ＣＯＧ１９の内部構成を示すブロック図である。ＣＯＧ１９は、入出力（Ｉ／Ｏ）回路６１と、表示ＲＡＭ（Random  Access  Memory）６２と、ラインラッチ回路６３と、ソースアンプ６４と、レジスタ６５と、タイミング生成回路６６と、パネル制御信号生成回路６７と、を含む。パネル制御信号生成回路６７は、パネル制御信号生成回路６７Ａ及びパネル制御信号生成回路６７Ｂとして、ＣＯＧ１９に含まれている。
【０１３９】
本構成例では、パネル制御信号生成回路６７として、パネル制御信号生成回路６７Ａ及びパネル制御信号生成回路６７Ｂの２つの回路が設けられているが、これはパネル制御信号生成回路６７の具体的構成の一例であってこれに限られるものでない。
【０１４０】
入出力回路６１には、映像信号Ｖｄｉｓｐ及び制御信号がホストＨＳＴから供給される。入出力回路６１は、映像信号Ｖｄｉｓｐを表示ＲＡＭ６２に出力する。表示ＲＡＭ６２は、例えば、１ユニット分の記憶容量を有し、１ユニット分の映像信号Ｖｄｉｓｐを記憶する。なお、表示ＲＡＭ６２は、複数ユニット分の記憶容量を有しても良いし、１フレーム分の記憶容量を有しても良い。ラインラッチ回路６３は、表示ＲＡＭ６２に記憶されている１ユニット分の映像信号Ｖｄｉｓｐの内の１水平ライン分の映像信号Ｖｄｉｓｐをラッチする。
【０１４１】
ソースアンプ６４は、ラインラッチ回路６３にラッチされている１水平ライン分の映像信号Ｖｄｉｓｐから、複数の副画素ＳＰｉｘの画素信号Ｖｐｉｘを時分割多重化した画像信号Ｖｓｉｇを生成し、ソースセレクタ１３Ｓに出力する。実施形態では、ソースアンプ６４は、画像信号Ｖｓｉｇの極性をフレーム毎に入れ替えるフレーム反転制御を行う。
【０１４２】
レジスタ６５は、入出力回路６１を経由してホストＨＳＴから供給される、ＣＯＧ１９内のタイミング生成情報や電圧情報などの各種の設定情報を格納するメモリである。
【０１４３】
タイミング生成回路６６は、レジスタ６５に格納されている設定情報、及び、入出力回路６１を経由してホストＨＳＴから供給される制御信号に基づいて、パネル制御信号生成回路６７の信号生成タイミングを制御する回路である。
【０１４４】
パネル制御信号生成回路６７は、タイミング生成回路６６の制御下で、セレクタスイッチ制御信号ＡＳＷ＿Ｌ及びＡＳＷ＿Ｒをソースセレクタ１３Ｓに出力するとともに、垂直スタートパルスＶＳＴ、垂直クロックパルスＶＣＫ及びスイッチ制御信号ＧＣＫをゲートドライバ１２に出力する。
【０１４５】
図１６は、第１の実施形態に係るタッチ検出機能付き表示装置の一構成例を示すブロック図である。図１６は、パネル制御信号生成回路６７の内部構成を示すブロック図である。パネル制御信号生成回路６７は、ユニットカウンタ７１と、フレームカウンタ７２と、加算器７３と、マルチプレクサ７４から７９までと、ＡＳＷ１生成回路８１と、ＡＳＷ２生成回路８２と、ＡＳＷ３生成回路８３と、ｘＡＳＷ１生成回路８４と、ｘＡＳＷ２生成回路８５と、ｘＡＳＷ３生成回路８６と、を含む。
【０１４６】
図１６に示す構成例では、ソースセレクタ１３Ｓ内のスイッチＳＷ１からＳＷ３までとして、トランスファーゲートを使用している。そこで、ソースセレクタ１３Ｓは、信号線ＳＷＬ１からＳＷＬ３までに加えて、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１及びＡＳＷ＿Ｒ１の論理反転信号であるセレクタスイッチ制御信号ｘＡＳＷ＿Ｌ１及びｘＡＳＷ＿Ｒ１が供給される信号線ＳＷＬ４を含む。また、ソースセレクタ１３Ｓは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ２及びＡＳＷ＿Ｒ２の論理反転信号であるセレクタスイッチ制御信号ｘＡＳＷ＿Ｌ２及びｘＡＳＷ＿Ｒ２が供給される信号線ＳＷＬ５を含む。また、ソースセレクタ１３Ｓは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ３及びＡＳＷ＿Ｒ３の論理反転信号であるセレクタスイッチ制御信号ｘＡＳＷ＿Ｌ３及びｘＡＳＷ＿Ｒ３が供給される信号線ＳＷＬ６を含む。
【０１４７】
ＡＳＷ１生成回路８１は、第１出力回路８１Ａと、第２出力回路８１Ｂと、を含む。第１出力回路８１Ａは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１を、信号線ＳＷＬ１の一端に出力する。第２出力回路８１Ｂは、セレクタスイッチ制御信号ＡＳＷ＿Ｒ１を、信号線ＳＷＬ１の他端に出力する。第１出力回路８１Ａは、パネル制御信号生成回路６７Ａに含まれて良い。第２出力回路８１Ｂは、パネル制御信号生成回路６７Ｂに含まれて良い。
【０１４８】
ＡＳＷ２生成回路８２は、第１出力回路８２Ａと、第２出力回路８２Ｂと、を含む。第１出力回路８２Ａは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ２を、信号線ＳＷＬ２の一端に出力する。第２出力回路８２Ｂは、セレクタスイッチ制御信号ＡＳＷ＿Ｒ２を、信号線ＳＷＬ２の他端に出力する。第１出力回路８２Ａは、パネル制御信号生成回路６７Ａに含まれて良い。第２出力回路８２Ｂは、パネル制御信号生成回路６７Ｂに含まれて良い。
【０１４９】
ＡＳＷ３生成回路８３は、第１出力回路８３Ａと、第２出力回路８３Ｂと、を含む。第１出力回路８３Ａは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ３を、信号線ＳＷＬ３の一端に出力する。第２出力回路８３Ｂは、セレクタスイッチ制御信号ＡＳＷ＿Ｒ３を、信号線ＳＷＬ３の他端に出力する。第１出力回路８３Ａは、パネル制御信号生成回路６７Ａに含まれて良い。第２出力回路８４Ｂは、パネル制御信号生成回路６７Ｂに含まれて良い。
【０１５０】
ｘＡＳＷ１生成回路８４は、第１出力回路８４Ａと、第２出力回路８４Ｂと、を含む。第１出力回路８４Ａは、セレクタスイッチ制御信号ｘＡＳＷ＿Ｌ１を、信号線ＳＷＬ４の一端に出力する。第２出力回路８４Ｂは、セレクタスイッチ制御信号ｘＡＳＷ＿Ｒ１を、信号線ＳＷＬ４の他端に出力する。第１出力回路８４Ａは、パネル制御信号生成回路６７Ａに含まれて良い。第２出力回路８４Ｂは、パネル制御信号生成回路６７Ｂに含まれて良い。
【０１５１】
ｘＡＳＷ２生成回路８５は、第１出力回路８５Ａと、第２出力回路８５Ｂと、を含む。第１出力回路８５Ａは、セレクタスイッチ制御信号ｘＡＳＷ＿Ｌ２を、信号線ＳＷＬ５の一端に出力する。第２出力回路８５Ｂは、セレクタスイッチ制御信号ｘＡＳＷ＿Ｒ２を、信号線ＳＷＬ５の他端に出力する。第１出力回路８５Ａは、パネル制御信号生成回路６７Ａに含まれて良い。第２出力回路８５Ｂは、パネル制御信号生成回路６７Ｂに含まれて良い。
【０１５２】
ｘＡＳＷ３生成回路８６は、第１出力回路８６Ａと、第２出力回路８６Ｂと、を含む。第１出力回路８６Ａは、セレクタスイッチ制御信号ｘＡＳＷ＿Ｌ３を、信号線ＳＷＬ６の一端に出力する。第２出力回路８６Ｂは、セレクタスイッチ制御信号ｘＡＳＷ＿Ｒ３を、信号線ＳＷＬ６の他端に出力する。第１出力回路８６Ａは、パネル制御信号生成回路６７Ａに含まれて良い。第２出力回路８６Ｂは、パネル制御信号生成回路６７Ｂに含まれて良い。
【０１５３】
ユニットカウンタ７１は、表示処理の対象であるユニットの番号をカウントするカウンタである。ユニットカウンタ７１は、今回の表示処理の対象であるユニットの番号の最下位ビット（ＬＳＢ：Least  Significant  Bit）を、加算器７３に出力する。
【０１５４】
フレームカウンタ７２は、表示処理の対象であるフレームの番号をカウントするカウンタである。フレームカウンタ７２は、今回の表示処理の対象であるフレームの番号の最下位から２番目のビットを、加算器７３に出力する。
【０１５５】
加算器７３は、ユニットカウンタ７１から供給される、今回の表示処理の対象であるユニットの番号の最下位ビットと、フレームカウンタ７２から供給される、今回の表示処理の対象であるフレームの番号の最下位から２番目のビットと、を加算する１ビット加算器である。加算器７３は、加算結果をマルチプレクサ７４から７９までに出力する。
【０１５６】
マルチプレクサ７４は、加算器７３から「１」が供給されたら、タイミング生成回路６６から供給されるタイミング生成信号Ｓｔを、第１出力回路８１Ａに出力する。第１出力回路８１Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１を、信号線ＳＷＬ１の一端に出力する。このとき、第２出力回路８１Ｂの出力は、ハイインピーダンスとなる。
【０１５７】
マルチプレクサ７４は、加算器７３から「０」が供給されたら、タイミング生成回路６６から供給されるタイミング生成信号Ｓｔを、第２出力回路８１Ｂに出力する。第２出力回路８１Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｒ１を、信号線ＳＷＬ１の他端に出力する。このとき、第１出力回路８１Ａの出力は、ハイインピーダンスとなる。
【０１５８】
マルチプレクサ７５は、加算器７３から「１」が供給されたら、タイミング生成回路６６から供給されるタイミング生成信号Ｓｔを、第１出力回路８２Ａに出力する。第１出力回路８２Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｌ２を、信号線ＳＷＬ２の一端に出力する。このとき、第２出力回路８２Ｂの出力は、ハイインピーダンスとなる。
【０１５９】
マルチプレクサ７５は、加算器７３から「０」が供給されたら、タイミング生成回路６６から供給されるタイミング生成信号Ｓｔを、第２出力回路８２Ｂに出力する。第２出力回路８２Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｒ２を、信号線ＳＷＬ２の他端に出力する。このとき、第１出力回路８２Ａの出力は、ハイインピーダンスとなる。
【０１６０】
マルチプレクサ７６は、加算器７３から「１」が供給されたら、タイミング生成回路６６から供給されるタイミング生成信号Ｓｔを、第１出力回路８３Ａに出力する。第１出力回路８３Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｌ３を、信号線ＳＷＬ３の一端に出力する。このとき、第２出力回路８３Ｂの出力は、ハイインピーダンスとなる。
【０１６１】
マルチプレクサ７６は、加算器７３から「０」が供給されたら、タイミング生成回路６６から供給されるタイミング生成信号Ｓｔを、第２出力回路８３Ｂに出力する。第２出力回路８３Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｒ３を、信号線ＳＷＬ３の他端に出力する。このとき、第１出力回路８３Ａの出力は、ハイインピーダンスとなる。
【０１６２】
マルチプレクサ７７は、加算器７３から「１」が供給されたら、タイミング生成回路６６から供給されるタイミング生成信号Ｓｔを、第１出力回路８４Ａに出力する。第１出力回路８４Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｌ１を、信号線ＳＷＬ４の一端に出力する。このとき、第２出力回路８４Ｂの出力は、ハイインピーダンスとなる。
【０１６３】
マルチプレクサ７７は、加算器７３から「０」が供給されたら、タイミング生成回路６６から供給されるタイミング生成信号Ｓｔを、第２出力回路８４Ｂに出力する。第２出力回路８４Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｒ１を、信号線ＳＷＬ４の他端に出力する。このとき、第１出力回路８４Ａの出力は、ハイインピーダンスとなる。
【０１６４】
マルチプレクサ７８は、加算器７３から「１」が供給されたら、タイミング生成回路６６から供給されるタイミング生成信号Ｓｔを、第１出力回路８５Ａに出力する。第１出力回路８５Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｌ２を、信号線ＳＷＬ５の一端に出力する。このとき、第２出力回路８５Ｂの出力は、ハイインピーダンスとなる。
【０１６５】
マルチプレクサ７８は、加算器７３から「０」が供給されたら、タイミング生成回路６６から供給されるタイミング生成信号Ｓｔを、第２出力回路８５Ｂに出力する。第２出力回路８５Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｒ２を、信号線ＳＷＬ５の他端に出力する。このとき、第１出力回路８５Ａの出力は、ハイインピーダンスとなる。
【０１６６】
マルチプレクサ７９は、加算器７３から「１」が供給されたら、タイミング生成回路６６から供給されるタイミング生成信号Ｓｔを、第１出力回路８６Ａに出力する。第１出力回路８６Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｌ３を、信号線ＳＷＬ６の一端に出力する。このとき、第２出力回路８６Ｂの出力は、ハイインピーダンスとなる。
【０１６７】
マルチプレクサ７９は、加算器７３から「０」が供給されたら、タイミング生成回路６６から供給されるタイミング生成信号Ｓｔを、第２出力回路８６Ｂに出力する。第２出力回路８６Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｒ３を、信号線ＳＷＬ６の他端に出力する。このとき、第１出力回路８６Ａの出力は、ハイインピーダンスとなる。
【０１６８】
ここで、画素Ｐｉｘ又は副画素ＳＰｉｘは、本開示における「画素」の一具体例に対応する。ユニットＵは、本開示における「ユニット」の一具体例に対応する。走査信号線ＧＣＬは、本開示における「走査信号線」の一具体例に対応する。画素信号線ＳＧＬは、本開示における「画素信号線」の一具体例に対応する。ソースセレクタ１３Ｓは、本開示における「分離回路」の一具体例に対応する。ＣＯＧ１９は、本開示における「制御回路」の一具体例に対応する。セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までは、本開示における「分離制御信号」の一具体例に対応する。画像信号Ｖｓｉｇは、本開示における「画像信号」の一具体例に対応する。
【０１６９】
図１７は、第１の実施形態に係るタッチ検出機能付き表示装置の動作を説明する図である。図１７は、パネル制御信号生成回路６７の動作を説明する図である。
【０１７０】
図１７の表９０の第１列に示すように、今回の表示処理の対象であるフレームが第Ｎフレームであり且つ今回の表示処理の対象であるユニットが奇数番ユニットである場合、第１出力回路８１Ａから８６Ａまでは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを、信号線ＳＷＬ１からＳＷＬ６までの一端に、それぞれ出力する。
【０１７１】
例えば、Ｎ＝０（０ｘ０・・・０００）とすると、フレームカウンタ７２は、「０」を加算器７３に出力する。ユニットカウンタ７１は、今回の表示処理の対象であるユニットが奇数番ユニットであるので、「１」を加算器７３に出力する。加算器７３は、「０」と「１」との加算結果である「１」を、マルチプレクサ７４から７９までに出力する。
【０１７２】
加算器７３から「１」がマルチプレクサ７４から７９までに供給されると、第１出力回路８１Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１を、信号線ＳＷＬ１の一端に出力する。第１出力回路８２Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｌ２を、信号線ＳＷＬ２の一端に出力する。第１出力回路８３Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｌ３を、信号線ＳＷＬ３の一端に出力する。
【０１７３】
加算器７３から「１」がマルチプレクサ７４から７９までに供給されると、第１出力回路８４Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｌ１を、信号線ＳＷＬ４の一端に出力する。第１出力回路８５Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｌ２を、信号線ＳＷＬ５の一端に出力する。第１出力回路８６Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｌ３を、信号線ＳＷＬ６の一端に出力する。
【０１７４】
図１７の表９０の第２列に示すように、今回の表示処理の対象であるフレームが第Ｎフレームであり且つ今回の表示処理の対象であるユニットが偶数番ユニットである場合、第２出力回路８１Ｂから８６Ｂまでは、セレクタスイッチ制御信号ＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３まで及びｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までを、信号線ＳＷＬ１からＳＷＬ６までの他端に、それぞれ出力する。
【０１７５】
例えば、Ｎ＝０（０ｘ０・・・０００）とすると、フレームカウンタ７２は、「０」を加算器７３に出力する。ユニットカウンタ７１は、今回の表示処理の対象であるユニットが偶数番ユニットであるので、「０」を加算器７３に出力する。加算器７３は、「０」と「０」との加算結果「０」を、マルチプレクサ７４から７９までに出力する。
【０１７６】
加算器７３から「０」がマルチプレクサ７４から７９までに供給されると、第２出力回路８１Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｒ１を、信号線ＳＷＬ１の他端に出力する。第２出力回路８２Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｒ２を、信号線ＳＷＬ２の他端に出力する。第２出力回路８３Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｒ３を、信号線ＳＷＬ３の他端に出力する。
【０１７７】
加算器７３から「０」がマルチプレクサ７４から７９までに供給されると、第２出力回路８４Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｒ１を、信号線ＳＷＬ４の他端に出力する。第２出力回路８５Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｒ２を、信号線ＳＷＬ５の他端に出力する。第２出力回路８６Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｒ３を、信号線ＳＷＬ６の他端に出力する。
【０１７８】
図１７の表９０の第３列に示すように、今回の表示処理の対象であるフレームが第（Ｎ＋１）フレームであり且つ今回の表示処理の対象であるユニットが奇数番ユニットである場合、第１出力回路８１Ａから８６Ａまでは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを、信号線ＳＷＬ１からＳＷＬ６までの一端に、それぞれ出力する。
【０１７９】
例えば、（Ｎ＋１）＝１（０ｘ０・・・００１）とすると、フレームカウンタ７２は、「０」を加算器７３に出力する。ユニットカウンタ７１は、今回の表示処理の対象であるユニットが奇数番ユニットであるので、「１」を加算器７３に出力する。加算器７３は、「０」と「１」との加算結果「１」を、マルチプレクサ７４から７９までに出力する。
【０１８０】
加算器７３から「１」がマルチプレクサ７４から７９までに供給されると、第１出力回路８１Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１を、信号線ＳＷＬ１の一端に出力する。第１出力回路８２Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｌ２を、信号線ＳＷＬ２の一端に出力する。第１出力回路８３Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｌ３を、信号線ＳＷＬ３の一端に出力する。
【０１８１】
加算器７３から「１」がマルチプレクサ７４から７９までに供給されると、第１出力回路８４Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｌ１を、信号線ＳＷＬ４の一端に出力する。第１出力回路８５Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｌ２を、信号線ＳＷＬ５の一端に出力する。第１出力回路８６Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｌ３を、信号線ＳＷＬ６の一端に出力する。
【０１８２】
図１７の表９０の第４列に示すように、今回の表示処理の対象であるフレームが第（Ｎ＋１）フレームであり且つ今回の表示処理の対象であるユニットが偶数番ユニットである場合、第２出力回路８１Ｂから８６Ｂまでは、セレクタスイッチ制御信号ＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３まで及びｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までを、信号線ＳＷＬ１からＳＷＬ６までの他端に、それぞれ出力する。
【０１８３】
例えば、（Ｎ＋１）＝１（０ｘ０・・・００１）とすると、フレームカウンタ７２は、「０」を加算器７３に出力する。ユニットカウンタ７１は、今回の表示処理の対象であるユニットが偶数番ユニットであるので、「０」を加算器７３に出力する。加算器７３は、「０」と「０」との加算結果「０」を、マルチプレクサ７４から７９までに出力する。
【０１８４】
加算器７３から「０」がマルチプレクサ７４から７９までに供給されると、第２出力回路８１Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｒ１を、信号線ＳＷＬ１の他端に出力する。第２出力回路８２Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｒ２を、信号線ＳＷＬ２の他端に出力する。第２出力回路８３Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｒ３を、信号線ＳＷＬ３の他端に出力する。
【０１８５】
加算器７３から「０」がマルチプレクサ７４から７９までに供給されると、第２出力回路８４Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｒ１を、信号線ＳＷＬ４の他端に出力する。第２出力回路８５Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｒ２を、信号線ＳＷＬ５の他端に出力する。第２出力回路８６Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｒ３を、信号線ＳＷＬ６の他端に出力する。
【０１８６】
図１７の表９０の第５列に示すように、今回の表示処理の対象であるフレームが第（Ｎ＋２）フレームであり且つ今回の表示処理の対象であるユニットが奇数番ユニットである場合、第２出力回路８１Ｂから８６Ｂまでは、セレクタスイッチ制御信号ＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３まで及びｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までを、信号線ＳＷＬ１からＳＷＬ６までの他端に、それぞれ出力する。
【０１８７】
例えば、（Ｎ＋２）＝２（０ｘ０・・・０１０）とすると、フレームカウンタ７２は、「１」を加算器７３に出力する。ユニットカウンタ７１は、今回の表示処理の対象であるユニットが奇数番ユニットであるので、「１」を加算器７３に出力する。加算器７３は、「１」と「１」との加算結果「０」を、マルチプレクサ７４から７９までに出力する。
【０１８８】
加算器７３から「０」がマルチプレクサ７４から７９までに供給されると、第２出力回路８１Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｒ１を、信号線ＳＷＬ１の他端に出力する。第２出力回路８２Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｒ２を、信号線ＳＷＬ２の他端に出力する。第２出力回路８３Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｒ３を、信号線ＳＷＬ３の他端に出力する。
【０１８９】
加算器７３から「０」がマルチプレクサ７４から７９までに供給されると、第２出力回路８４Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｒ１を、信号線ＳＷＬ４の他端に出力する。第２出力回路８５Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｒ２を、信号線ＳＷＬ５の他端に出力する。第２出力回路８６Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｒ３を、信号線ＳＷＬ６の他端に出力する。
【０１９０】
図１７の表９０の第６列に示すように、今回の表示処理の対象であるフレームが第（Ｎ＋２）フレームであり且つ今回の表示処理の対象であるユニットが偶数番ユニットである場合、第１出力回路８１Ａから８６Ａまでは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを、信号線ＳＷＬ１からＳＷＬ６までの一端に、それぞれ出力する。
【０１９１】
例えば、（Ｎ＋２）＝２（０ｘ０・・・０１０）とすると、フレームカウンタ７２は、「１」を加算器７３に出力する。ユニットカウンタ７１は、今回の表示処理の対象であるユニットが偶数番ユニットであるので、「０」を加算器７３に出力する。加算器７３は、「１」と「０」との加算結果「１」を、マルチプレクサ７４から７９までに出力する。
【０１９２】
加算器７３から「１」がマルチプレクサ７４から７９までに供給されると、第１出力回路８１Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１を、信号線ＳＷＬ１の一端に出力する。第１出力回路８２Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｌ２を、信号線ＳＷＬ２の一端に出力する。第１出力回路８３Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｌ３を、信号線ＳＷＬ３の一端に出力する。
【０１９３】
加算器７３から「１」がマルチプレクサ７４から７９までに供給されると、第１出力回路８４Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｌ１を、信号線ＳＷＬ４の一端に出力する。第１出力回路８５Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｌ２を、信号線ＳＷＬ５の一端に出力する。第１出力回路８６Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｌ３を、信号線ＳＷＬ６の一端に出力する。
【０１９４】
図１７の表９０の第７列に示すように、今回の表示処理の対象であるフレームが第（Ｎ＋３）フレームであり且つ今回の表示処理の対象であるユニットが奇数番ユニットである場合、第２出力回路８１Ｂから８６Ｂまでは、セレクタスイッチ制御信号ＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３まで及びｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までを、信号線ＳＷＬ１からＳＷＬ６までの他端に、それぞれ出力する。
【０１９５】
例えば、（Ｎ＋３）＝３（０ｘ０・・０１１）とすると、フレームカウンタ７２は、「１」を加算器７３に出力する。ユニットカウンタ７１は、今回の表示処理の対象であるユニットが奇数番ユニットであるので、「１」を加算器７３に出力する。加算器７３は、「１」と「１」との加算結果「０」を、マルチプレクサ７４から７９までに出力する。
【０１９６】
加算器７３から「０」がマルチプレクサ７４から７９までに供給されると、第２出力回路８１Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｒ１を、信号線ＳＷＬ１の他端に出力する。第２出力回路８２Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｒ２を、信号線ＳＷＬ２の他端に出力する。第２出力回路８３Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｒ３を、信号線ＳＷＬ３の他端に出力する。
【０１９７】
加算器７３から「０」がマルチプレクサ７４から７９までに供給されると、第２出力回路８４Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｒ１を、信号線ＳＷＬ４の他端に出力する。第２出力回路８５Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｒ２を、信号線ＳＷＬ５の他端に出力する。第２出力回路８６Ｂは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｒ３を、信号線ＳＷＬ６の他端に出力する。
【０１９８】
図１７の表９０の第８列に示すように、今回の表示処理の対象であるフレームが第（Ｎ＋３）フレームであり且つ今回の表示処理の対象であるユニットが偶数番ユニットである場合、第１出力回路８１Ａから８６Ａまでは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを、信号線ＳＷＬ１からＳＷＬ６までの一端に、それぞれ出力する。
【０１９９】
例えば、（Ｎ＋３）＝３（０ｘ０・・・０１１）とすると、フレームカウンタ７２は、「１」を加算器７３に出力する。ユニットカウンタ７１は、今回の表示処理の対象であるユニットが偶数番ユニットであるので、「０」を加算器７３に出力する。加算器７３は、「１」と「０」との加算結果「１」を、マルチプレクサ７４から７９までに出力する。
【０２００】
加算器７３から「１」がマルチプレクサ７４から７９までに供給されると、第１出力回路８１Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１を、信号線ＳＷＬ１の一端に出力する。第１出力回路８２Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｌ２を、信号線ＳＷＬ２の一端に出力する。第１出力回路８３Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｌ３を、信号線ＳＷＬ３の一端に出力する。
【０２０１】
加算器７３から「１」がマルチプレクサ７４から７９までに供給されると、第１出力回路８４Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｌ１を、信号線ＳＷＬ４の一端に出力する。第１出力回路８５Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｌ２を、信号線ＳＷＬ５の一端に出力する。第１出力回路８６Ａは、タイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ｘＡＳＷ＿Ｌ３を、信号線ＳＷＬ６の一端に出力する。
【０２０２】
また、実施形態では、ソースアンプ６４は、フレーム毎に画像信号Ｖｓｉｇの極性を入れ替えるフレーム反転制御を行う。従って、図１７の表９０の第１列及び第２列に示すように、ソースアンプ６４は、第Ｎフレームでは、正（＋）極性の画像信号Ｖｓｉｇを出力する。図１７の表９０の第３列及び第４列に示すように、ソースアンプ６４は、第（Ｎ＋１）フレームでは、負（−）極性の画像信号Ｖｓｉｇを出力する。図１７の表９０の第５列及び第６列に示すように、ソースアンプ６４は、第（Ｎ＋２）フレームでは、正（＋）極性の画像信号Ｖｓｉｇを出力する。図１７の表９０の第７列及び第８列に示すように、ソースアンプ６４は、第（Ｎ＋２）フレームでは、負（−）極性の画像信号Ｖｓｉｇを出力する。
【０２０３】
図１８は、第１の実施形態に係るタッチ検出機能付き表示装置の動作タイミングを示す図である。タイミングｔ２０からタイミングｔ２８までの期間は、１つ目のユニットの画像表示及びタッチ検出の期間である。タイミングｔ２０からタイミングｔ２７までの期間は、１つ目のユニットの画像表示の期間である。タイミングｔ２７からタイミングｔ２８までの期間は、１つ目のユニットのタッチ検出の期間である。タイミングｔ２８からタイミングｔ３６までの期間は、２つ目のフレームの画像表示及びタッチ検出の期間である。タイミングｔ２８からタイミングｔ３５までの期間は、２つ目のフレームの画像表示の期間である。タイミングｔ３５からタイミングｔ３６までの期間は、２つ目のフレームのタッチ検出の期間である。
【０２０４】
タイミングｔ２１からタイミングｔ２２までの期間において、第１出力回路８１Ａは、ハイレベルのセレクタスイッチ制御信号ＡＳＷ＿Ｌ１を、信号線ＳＷＬ１の一端に出力する。第１出力回路８４Ａは、ローレベルのセレクタスイッチ制御信号ｘＡＳＷ＿Ｌ１を、信号線ＳＷＬ４の一端に出力する。
【０２０５】
タイミングｔ２３からタイミングｔ２４までの期間において、第１出力回路８２Ａは、ハイレベルのセレクタスイッチ制御信号ＡＳＷ＿Ｌ２を、信号線ＳＷＬ２の一端に出力する。第１出力回路８５Ａは、ローレベルのセレクタスイッチ制御信号ｘＡＳＷ＿Ｌ２を、信号線ＳＷＬ５の一端に出力する。
【０２０６】
タイミングｔ２５からタイミングｔ２６までの期間において、第１出力回路８３Ａは、ハイレベルのセレクタスイッチ制御信号ＡＳＷ＿Ｌ３を、信号線ＳＷＬ３の一端に出力する。第１出力回路８６Ａは、ローレベルのセレクタスイッチ制御信号ｘＡＳＷ＿Ｌ３を、信号線ＳＷＬ６の一端に出力する。
【０２０７】
タイミングｔ２６からタイミングｔ２７までの期間において、第１出力回路８１Ａから８６Ａまでは、タイミングｔ２１からタイミングｔ２６までの期間と同様に、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを、信号線ＳＷＬ１からＳＷＬ６までの一端に、それぞれ出力する。
【０２０８】
タイミングｔ２０からタイミングｔ２７までの期間において、第２出力回路８１Ｂから８６Ｂまでは、セレクタスイッチ制御信号ＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３まで及びｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までを、信号線ＳＷＬ１からＳＷＬ６までの他端に出力しない。
【０２０９】
タイミングｔ２７からタイミングｔ２８までの期間はタッチ検出期間であるので、第１出力回路８１Ａから８６Ａまで及び第２出力回路８１Ｂから８６Ｂまでは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３を、信号線ＳＷＬ１からＳＷＬ６までに出力しない。
【０２１０】
タイミングｔ２９からタイミングｔ３０までの期間において、第２出力回路８１Ｂは、ハイレベルのセレクタスイッチ制御信号ＡＳＷ＿Ｒ１を、信号線ＳＷＬ１の他端に出力する。第２出力回路８４Ｂは、ローレベルのセレクタスイッチ制御信号ｘＡＳＷ＿Ｒ１を、信号線ＳＷＬ４の他端に出力する。
【０２１１】
タイミングｔ３１からタイミングｔ３２までの期間において、第２出力回路８２Ｂは、ハイレベルのセレクタスイッチ制御信号ＡＳＷ＿Ｒ２を、信号線ＳＷＬ２の他端に出力する。第２出力回路８５Ｂは、ローレベルのセレクタスイッチ制御信号ｘＡＳＷ＿Ｒ２を、信号線ＳＷＬ５の他端に出力する。
【０２１２】
タイミングｔ３３からタイミングｔ３４までの期間において、第２出力回路８３Ｂは、ハイレベルのセレクタスイッチ制御信号ＡＳＷ＿Ｒ３を、信号線ＳＷＬ３の他端に出力する。第２出力回路８６Ｂは、ローレベルのセレクタスイッチ制御信号ｘＡＳＷ＿Ｒ３を、信号線ＳＷＬ６の他端に出力する。
【０２１３】
タイミングｔ３４からタイミングｔ３５までの期間において、第２出力回路８１Ｂから８６Ｂまでは、タイミングｔ２９からタイミングｔ３４までの期間と同様に、セレクタスイッチ制御信号ＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３まで及びｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までを、信号線ＳＷＬ１からＳＷＬ６までの他端に、それぞれ出力する。
【０２１４】
タイミングｔ２８からタイミングｔ３５までの期間において、第１出力回路８１Ａから８６Ａまでは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを、信号線ＳＷＬ１からＳＷＬ６までの一端に出力しない。
【０２１５】
タイミングｔ３５からタイミングｔ３６までの期間はタッチ検出期間であるので、第１出力回路８１Ａから８６Ａまで及び第２出力回路８１Ｂから８６Ｂまでは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３を、信号線ＳＷＬ１からＳＷＬ６までに出力しない。
【０２１６】
ＣＯＧ１９は、１つのユニットの表示期間において、信号線ＳＷＬ１からＳＷＬ６までの一端及び他端の内の一方にだけ、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを出力する。従って、タッチ検出機能付き表示装置１は、全ユニットの表示期間において、ソースセレクタ１３Ｓの端部分１３Ｓｃ及び１３Ｓｄ（図７及び図１５参照）の内のセレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までが供給されない方の端部分で、高調波を主因とする放射ノイズを抑制できる。これにより、タッチ検出機能付き表示装置１は、電子機器の無線通信への干渉を抑制できる。
【０２１７】
また、ＣＯＧ１９は、ユニット毎に、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを、信号線ＳＷＬ１からＳＷＬ６までの一端に出力するか、他端に出力するか、を切り替える制御を行う。従って、タッチ検出機能付き表示装置１は、画素信号Ｖｐｉｘが副画素ＳＰｉｘに十分に供給されなくなる可能性がある側を、表示領域Ａｄの右側及び左側に分散できる。これにより、タッチ検出機能付き表示装置１は、表示領域Ａｄの右側及び左側の内の一方の側だけで、所望の画像が表示されなくなる可能性を抑制できる。
【０２１８】
更に、ＣＯＧ１９は、予め定められたフレーム毎（図１７に示す例では、２フレーム毎）に、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを、信号線ＳＷＬ１からＳＷＬ６までの一端に出力するか、他端に出力するか、を更に切り替える制御を行う。
【０２１９】
もし、ＣＯＧ１９が、予め定められたフレーム毎に、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを、信号線ＳＷＬ１からＳＷＬ６までの一端に出力するか、他端に出力するか、を更に切り替える制御を行わないとすると、ある１つのユニットでは、全フレームで、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までが信号線ＳＷＬ１からＳＷＬ６までの一端及び他端の内の一方の端に供給される。また、ある他の１つのユニットでは、全フレームで、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までが信号線ＳＷＬ１からＳＷＬ６までの一端及び他端の内の他方の端に供給される。これにより、表示領域Ａｄの中で、所望の画像が表示されなくなる可能性がある場所が固定されてしまい、所望の画像が表示されない場所が使用者に視認されてしまう可能性がある。
【０２２０】
しかし、ＣＯＧ１９は、予め定められたフレーム毎に、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを、信号線ＳＷＬ１からＳＷＬ６までの一端に出力するか、他端に出力するか、を更に切り替える制御を行う。従って、タッチ検出機能付き表示装置１は、表示領域Ａｄの中で、所望の画像が表示されなくなる可能性がある場所が固定されることを抑制できる。これにより、タッチ検出機能付き表示装置１は、所望の画像が表示されない場所が使用者に視認されてしまう可能性を抑制できる。
【０２２１】
なお、図１７に示す例では、ＣＯＧ１９が、２フレーム毎に、信号線ＳＷＬ１からＳＷＬ６までの一端及び他端の内のセレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを出力する端を変更する制御を行うこととしたが、これに限定されない。ＣＯＧ１９は、例えば、１フレーム毎又は３以上のフレーム毎に、信号線ＳＷＬ１からＳＷＬ６までの一端及び他端の内のセレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを出力する端を変更する制御を行うこととしても良い。
【０２２２】
また、実施形態では、本発明をタッチ検出機能付き表示装置に適用した例について説明したが、これに限定されない。本発明は、タッチ検出機能を有しない表示装置に適用可能である。
【０２２３】
＜第２の実施形態＞
本発明の第２の実施形態について説明する。なお、第２の実施形態以降の実施形態において、第１の実施形態と共通する事項については図示及び記載を適宜省略する。
【０２２４】
（第２の実施形態の構成）
図１９は、第２の実施形態に係るタッチ検出機能付き表示装置の一構成例を示すブロック図である。図１９は、パネル制御信号生成回路６７ａの内部構成を示すブロック図である。パネル制御信号生成回路６７ａは、ユニットカウンタ７１と、ＡＳＷ１生成回路８１と、ＡＳＷ２生成回路８２と、ＡＳＷ３生成回路８３と、ｘＡＳＷ１生成回路８４と、ｘＡＳＷ２生成回路８５と、ｘＡＳＷ３生成回路８６と、を含む。
【０２２５】
ユニットカウンタ７１は、表示処理の対象であるユニットの番号をカウントするカウンタである。ユニットカウンタ７１は、今回の表示処理の対象であるユニットの番号の最下位ビット（ＬＳＢ）を、第１出力回路８１Ａから８６Ａまで及び第２出力回路８１Ｂから８６Ｂまでに出力する。
【０２２６】
第２の実施形態では、第１の実施形態（図１６参照）と異なり、タイミング生成信号Ｓｔが、全ユニットの表示期間において、第１出力回路８１Ａから８６Ａまで及び第２出力回路８１Ｂから８６Ｂまでに、供給される。従って、第１出力回路８１Ａがセレクタスイッチ制御信号ＡＳＷ＿Ｌ１を信号線ＳＷＬ１の一端に出力するタイミングと同じタイミングで、第２出力回路８１Ｂがセレクタスイッチ制御信号ＡＳＷ＿Ｒ１を信号線ＳＷＬ１の他端に出力する。
【０２２７】
また、第１出力回路８２Ａがセレクタスイッチ制御信号ＡＳＷ＿Ｌ２を信号線ＳＷＬ２の一端に出力するタイミングと同じタイミングで、第２出力回路８２Ｂがセレクタスイッチ制御信号ＡＳＷ＿Ｒ２を信号線ＳＷＬ２の他端に出力する。第１出力回路８３Ａがセレクタスイッチ制御信号ＡＳＷ＿Ｌ３を信号線ＳＷＬ３の一端に出力するタイミングと同じタイミングで、第２出力回路８３Ｂがセレクタスイッチ制御信号ＡＳＷ＿Ｒ３を信号線ＳＷＬ３の他端に出力する。
【０２２８】
第１出力回路８４Ａがセレクタスイッチ制御信号ｘＡＳＷ＿Ｌ１を信号線ＳＷＬ４の一端に出力するタイミングと同じタイミングで、第２出力回路８４Ｂがセレクタスイッチ制御信号ｘＡＳＷ＿Ｒ１を信号線ＳＷＬ４の他端に出力する。第１出力回路８５Ａがセレクタスイッチ制御信号ｘＡＳＷ＿Ｌ２を信号線ＳＷＬ５の一端に出力するタイミングと同じタイミングで、第２出力回路８５Ｂがセレクタスイッチ制御信号ｘＡＳＷ＿Ｒ２を信号線ＳＷＬ５の他端に出力する。第１出力回路８６Ａがセレクタスイッチ制御信号ｘＡＳＷ＿Ｌ３を信号線ＳＷＬ６の一端に出力するタイミングと同じタイミングで、第２出力回路８６Ｂがセレクタスイッチ制御信号ｘＡＳＷ＿Ｒ３を信号線ＳＷＬ６の他端に出力する。
【０２２９】
但し、第１出力回路８１Ａから８６Ａまで及び第２出力回路８１Ｂから８６Ｂまでは、ユニットカウンタ７１から供給される、今回の表示処理の対象であるユニットの番号の最下位ビットが「１」である場合と、「０」である場合と、で、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３の立ち上がりエッジ及び立ち下がりエッジの傾き又は時定数を切り替えて、信号線ＳＷＬ１からＳＷＬ６までに出力する。
【０２３０】
図２０は、第２の実施形態に係るタッチ検出機能付き表示装置の動作を説明するための図である。図２０は、ユニットカウンタ７１から供給される、今回の表示処理の対象であるユニットの番号の最下位ビットが「１」である場合の、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３までの波形９１を示す図である。
【０２３１】
波形９１の立ち上がりの傾き又は時定数を示すＴｒ１、波形９１の立ち下がりの傾き又は時定数を示すＴｆ１、波形９１の立ち上がり開始から立ち下がり開始までの時間を示すＴ＿ＳＥＬ＿Ｗ１、及び波形９１の周期を示すＴ＿ＳＥＬ＿ＣＹＣ１は、レジスタ６５（図１５及び図１９参照）に格納されている。
【０２３２】
図２１は、第２の実施形態に係るタッチ検出機能付き表示装置の動作を説明するための図である。図２１は、ユニットカウンタ７１から供給される、今回の表示処理の対象であるユニットの番号の最下位ビットが「０」である場合の、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３までの波形９２を示す図である。
【０２３３】
波形９２の立ち上がりの傾き又は時定数を示すＴｒ２、波形９２の立ち下がりの傾き又は時定数を示すＴｆ２、波形９２の立ち上がり開始から立ち下がり開始までの時間を示すＴ＿ＳＥＬ＿Ｗ２、及び波形９２の周期を示すＴ＿ＳＥＬ＿ＣＹＣ２は、レジスタ６５に格納されている。
【０２３４】
第１出力回路８１Ａから８３Ａまで及び第２出力回路８１Ｂから８３Ｂまでは、ユニットカウンタ７１から供給される、今回の表示処理の対象であるユニットの番号の最下位ビットが「１」である場合は、レジスタ６５に格納されている、Ｔｒ１、Ｔｆ１、Ｔ＿ＳＥＬ＿Ｗ１及びＴ＿ＳＥＬ＿ＣＹＣ１に基づいて、波形９１で示されるセレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３までを、信号線ＳＷＬ１からＳＷＬ３までにそれぞれ出力する。
【０２３５】
第１出力回路８４Ａから８６Ａまで及び第２出力回路８４Ｂから８６Ｂまでは、ユニットカウンタ７１から供給される、今回の表示処理の対象であるユニットの番号の最下位ビットが「１」である場合は、レジスタ６５に格納されている、Ｔｒ１、Ｔｆ１、Ｔ＿ＳＥＬ＿Ｗ１及びＴ＿ＳＥＬ＿ＣＹＣ１に基づいて、波形９１の論理反転で示されるセレクタスイッチ制御信号ｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までを、信号線ＳＷＬ４からＳＷＬ６までにそれぞれ出力する。
【０２３６】
第１出力回路８１Ａから８３Ａまで及び第２出力回路８１Ｂから８３Ｂまでは、ユニットカウンタ７１から供給される、今回の表示処理の対象であるユニットの番号の最下位ビットが「０」である場合は、レジスタ６５に格納されている、Ｔｒ２、Ｔｆ２、Ｔ＿ＳＥＬ＿Ｗ２及びＴ＿ＳＥＬ＿ＣＹＣ２に基づいて、波形９２で示されるセレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３までを、信号線ＳＷＬ１からＳＷＬ３までにそれぞれ出力する。
【０２３７】
第１出力回路８４Ａから８６Ａまで及び第２出力回路８４Ｂから８６Ｂまでは、ユニットカウンタ７１から供給される、今回の表示処理の対象であるユニットの番号の最下位ビットが「０」である場合は、レジスタ６５に格納されている、Ｔｒ２、Ｔｆ２、Ｔ＿ＳＥＬ＿Ｗ２及びＴ＿ＳＥＬ＿ＣＹＣ２に基づいて、波形９２の論理反転で示されるセレクタスイッチ制御信号ｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までを、信号線ＳＷＬ４からＳＷＬ６までにそれぞれ出力する。
【０２３８】
図２２は、第２の実施形態に係るタッチ検出機能付き表示装置の動作タイミングを示す図である。タイミングｔ４０からタイミングｔ４８までの期間は、１つ目のユニットの画像表示及びタッチ検出の期間である。タイミングｔ４０からタイミングｔ４７までの期間は、１つ目のユニットの画像表示の期間である。タイミングｔ４７からタイミングｔ４８までの期間は、１つ目のユニットのタッチ検出の期間である。タイミングｔ４８からタイミングｔ５６までの期間は、２つ目のユニットの画像表示及びタッチ検出の期間である。タイミングｔ４８からタイミングｔ５５までの期間は、２つ目のユニットの画像表示の期間である。タイミングｔ５５からタイミングｔ５６までの期間は、２つ目のユニットのタッチ検出の期間である。
【０２３９】
タイミングｔ４１からタイミングｔ４２までの期間において、第１出力回路８１Ａは、レジスタ６５に格納されている、Ｔｒ１、Ｔｆ１、Ｔ＿ＳＥＬ＿Ｗ１及びＴ＿ＳＥＬ＿ＣＹＣ１に基づいて、波形９１で示されるセレクタスイッチ制御信号ＡＳＷ＿Ｌ１を、信号線ＳＷＬ１の一端に出力する。第１出力回路８４Ａは、レジスタ６５に格納されている、Ｔｒ１、Ｔｆ１、Ｔ＿ＳＥＬ＿Ｗ１及びＴ＿ＳＥＬ＿ＣＹＣ１に基づいて、波形９１の論理反転で示されるローレベルのセレクタスイッチ制御信号ｘＡＳＷ＿Ｌ１を、信号線ＳＷＬ４の一端に出力する。第２出力回路８１Ｂは、レジスタ６５に格納されている、Ｔｒ１、Ｔｆ１、Ｔ＿ＳＥＬ＿Ｗ１及びＴ＿ＳＥＬ＿ＣＹＣ１に基づいて、波形９１で示されるセレクタスイッチ制御信号ＡＳＷ＿Ｒ１を、信号線ＳＷＬ１の他端に出力する。第２出力回路８４Ｂは、レジスタ６５に格納されている、Ｔｒ１、Ｔｆ１、Ｔ＿ＳＥＬ＿Ｗ１及びＴ＿ＳＥＬ＿ＣＹＣ１に基づいて、波形９１の論理反転で示されるローレベルのセレクタスイッチ制御信号ｘＡＳＷ＿Ｒ１を、信号線ＳＷＬ４の他端に出力する。
【０２４０】
タイミングｔ４３からタイミングｔ４４までの期間において、第１出力回路８２Ａは、レジスタ６５に格納されている、Ｔｒ１、Ｔｆ１、Ｔ＿ＳＥＬ＿Ｗ１及びＴ＿ＳＥＬ＿ＣＹＣ１に基づいて、波形９１で示されるセレクタスイッチ制御信号ＡＳＷ＿Ｌ２を、信号線ＳＷＬ２の一端に出力する。第１出力回路８５Ａは、レジスタ６５に格納されている、Ｔｒ１、Ｔｆ１、Ｔ＿ＳＥＬ＿Ｗ１及びＴ＿ＳＥＬ＿ＣＹＣ１に基づいて、波形９１の論理反転で示されるローレベルのセレクタスイッチ制御信号ｘＡＳＷ＿Ｌ２を、信号線ＳＷＬ５の一端に出力する。第２出力回路８２Ｂは、レジスタ６５に格納されている、Ｔｒ１、Ｔｆ１、Ｔ＿ＳＥＬ＿Ｗ１及びＴ＿ＳＥＬ＿ＣＹＣ１に基づいて、波形９１で示されるセレクタスイッチ制御信号ＡＳＷ＿Ｒ２を、信号線ＳＷＬ２の他端に出力する。第２出力回路８５Ｂは、レジスタ６５に格納されている、Ｔｒ１、Ｔｆ１、Ｔ＿ＳＥＬ＿Ｗ１及びＴ＿ＳＥＬ＿ＣＹＣ１に基づいて、波形９１の論理反転で示されるローレベルのセレクタスイッチ制御信号ｘＡＳＷ＿Ｒ２を、信号線ＳＷＬ５の他端に出力する。
【０２４１】
タイミングｔ４５からタイミングｔ４６までの期間において、第１出力回路８３Ａは、レジスタ６５に格納されている、Ｔｒ１、Ｔｆ１、Ｔ＿ＳＥＬ＿Ｗ１及びＴ＿ＳＥＬ＿ＣＹＣ１に基づいて、波形９１で示されるセレクタスイッチ制御信号ＡＳＷ＿Ｌ３を、信号線ＳＷＬ３の一端に出力する。第１出力回路８６Ａは、レジスタ６５に格納されている、Ｔｒ１、Ｔｆ１、Ｔ＿ＳＥＬ＿Ｗ１及びＴ＿ＳＥＬ＿ＣＹＣ１に基づいて、波形９１の論理反転で示されるローレベルのセレクタスイッチ制御信号ｘＡＳＷ＿Ｌ３を、信号線ＳＷＬ６の一端に出力する。第２出力回路８３Ｂは、レジスタ６５に格納されている、Ｔｒ１、Ｔｆ１、Ｔ＿ＳＥＬ＿Ｗ１及びＴ＿ＳＥＬ＿ＣＹＣ１に基づいて、波形９１で示されるセレクタスイッチ制御信号ＡＳＷ＿Ｒ３を、信号線ＳＷＬ３の他端に出力する。第２出力回路８６Ｂは、レジスタ６５に格納されている、Ｔｒ１、Ｔｆ１、Ｔ＿ＳＥＬ＿Ｗ１及びＴ＿ＳＥＬ＿ＣＹＣ１に基づいて、波形９１の論理反転で示されるローレベルのセレクタスイッチ制御信号ｘＡＳＷ＿Ｒ３を、信号線ＳＷＬ６の他端に出力する。
【０２４２】
タイミングｔ４６からタイミングｔ４７までの期間において、第１出力回路８１Ａから８６Ａまで及び第２出力回路８１Ｂから８６Ｂまでは、タイミングｔ４１からタイミングｔ４６までの期間と同様に、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを、信号線ＳＷＬ１からＳＷＬ６までに、それぞれ出力する。
【０２４３】
タイミングｔ４７からタイミングｔ４８までの期間はタッチ検出期間であるので、第１出力回路８１Ａから８６Ａまで及び第２出力回路８１Ｂから８６Ｂまでは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３を、信号線ＳＷＬ１からＳＷＬ６までに出力しない。
【０２４４】
タイミングｔ４９からタイミングｔ５０までの期間において、第１出力回路８１Ａは、レジスタ６５に格納されている、Ｔｒ２、Ｔｆ２、Ｔ＿ＳＥＬ＿Ｗ２及びＴ＿ＳＥＬ＿ＣＹＣ２に基づいて、波形９２で示されるセレクタスイッチ制御信号ＡＳＷ＿Ｌ１を、信号線ＳＷＬ１の一端に出力する。第１出力回路８４Ａは、レジスタ６５に格納されている、Ｔｒ２、Ｔｆ２、Ｔ＿ＳＥＬ＿Ｗ２及びＴ＿ＳＥＬ＿ＣＹＣ２に基づいて、波形９２の論理反転で示されるローレベルのセレクタスイッチ制御信号ｘＡＳＷ＿Ｌ１を、信号線ＳＷＬ４の一端に出力する。第２出力回路８１Ｂは、レジスタ６５に格納されている、Ｔｒ２、Ｔｆ２、Ｔ＿ＳＥＬ＿Ｗ２及びＴ＿ＳＥＬ＿ＣＹＣ２に基づいて、波形９２で示されるセレクタスイッチ制御信号ＡＳＷ＿Ｒ１を、信号線ＳＷＬ１の他端に出力する。第２出力回路８４Ｂは、レジスタ６５に格納されている、Ｔｒ２、Ｔｆ２、Ｔ＿ＳＥＬ＿Ｗ２及びＴ＿ＳＥＬ＿ＣＹＣ２に基づいて、波形９２の論理反転で示されるローレベルのセレクタスイッチ制御信号ｘＡＳＷ＿Ｒ１を、信号線ＳＷＬ４の他端に出力する。
【０２４５】
タイミングｔ５１からタイミングｔ５２までの期間において、第１出力回路８２Ａは、レジスタ６５に格納されている、Ｔｒ２、Ｔｆ２、Ｔ＿ＳＥＬ＿Ｗ２及びＴ＿ＳＥＬ＿ＣＹＣ２に基づいて、波形９２で示されるセレクタスイッチ制御信号ＡＳＷ＿Ｌ２を、信号線ＳＷＬ２の一端に出力する。第１出力回路８５Ａは、レジスタ６５に格納されている、Ｔｒ２、Ｔｆ２、Ｔ＿ＳＥＬ＿Ｗ２及びＴ＿ＳＥＬ＿ＣＹＣ２に基づいて、波形９２の論理反転で示されるローレベルのセレクタスイッチ制御信号ｘＡＳＷ＿Ｌ２を、信号線ＳＷＬ５の一端に出力する。第２出力回路８２Ｂは、レジスタ６５に格納されている、Ｔｒ２、Ｔｆ２、Ｔ＿ＳＥＬ＿Ｗ２及びＴ＿ＳＥＬ＿ＣＹＣ２に基づいて、波形９２で示されるセレクタスイッチ制御信号ＡＳＷ＿Ｒ２を、信号線ＳＷＬ２の他端に出力する。第２出力回路８５Ｂは、レジスタ６５に格納されている、Ｔｒ２、Ｔｆ２、Ｔ＿ＳＥＬ＿Ｗ２及びＴ＿ＳＥＬ＿ＣＹＣ２に基づいて、波形９２の論理反転で示されるローレベルのセレクタスイッチ制御信号ｘＡＳＷ＿Ｒ２を、信号線ＳＷＬ５の他端に出力する。
【０２４６】
タイミングｔ５３からタイミングｔ５４までの期間において、第１出力回路８３Ａは、レジスタ６５に格納されている、Ｔｒ２、Ｔｆ２、Ｔ＿ＳＥＬ＿Ｗ２及びＴ＿ＳＥＬ＿ＣＹＣ２に基づいて、波形９２で示されるセレクタスイッチ制御信号ＡＳＷ＿Ｌ３を、信号線ＳＷＬ３の一端に出力する。第１出力回路８６Ａは、レジスタ６５に格納されている、Ｔｒ２、Ｔｆ２、Ｔ＿ＳＥＬ＿Ｗ２及びＴ＿ＳＥＬ＿ＣＹＣ２に基づいて、波形９２の論理反転で示されるローレベルのセレクタスイッチ制御信号ｘＡＳＷ＿Ｌ３を、信号線ＳＷＬ６の一端に出力する。第２出力回路８３Ｂは、レジスタ６５に格納されている、Ｔｒ２、Ｔｆ２、Ｔ＿ＳＥＬ＿Ｗ２及びＴ＿ＳＥＬ＿ＣＹＣ２に基づいて、波形９２で示されるセレクタスイッチ制御信号ＡＳＷ＿Ｒ３を、信号線ＳＷＬ３の他端に出力する。第２出力回路８６Ｂは、レジスタ６５に格納されている、Ｔｒ２、Ｔｆ２、Ｔ＿ＳＥＬ＿Ｗ２及びＴ＿ＳＥＬ＿ＣＹＣ２に基づいて、波形９２の論理反転で示されるローレベルのセレクタスイッチ制御信号ｘＡＳＷ＿Ｒ３を、信号線ＳＷＬ６の他端に出力する。
【０２４７】
タイミングｔ５４からタイミングｔ５５までの期間において、第１出力回路８１Ａから８６Ａまで及び第２出力回路８１Ｂから８６Ｂまでは、タイミングｔ４９からタイミングｔ５４までの期間と同様に、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを、信号線ＳＷＬ１からＳＷＬ６までに、それぞれ出力する。
【０２４８】
タイミングｔ５５からタイミングｔ５６までの期間はタッチ検出期間であるので、第１出力回路８１Ａから８６Ａまで及び第２出力回路８１Ｂから８６Ｂまでは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを、信号線ＳＷＬ１からＳＷＬ６までに出力しない。
【０２４９】
図２３は、タッチ検出機能付き表示装置の放射ノイズの周波数スペクトラムを示す図である。図２３は、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までの波形を異ならせない場合の、放射ノイズの周波数スペクトラムを示す図である。図２３に示すように、周波数スペクトラムは、１個の極値９３を有する。
【０２５０】
図２４は、第２の実施形態に係るタッチ検出機能付き表示装置の放射ノイズの周波数スペクトラムを示す図である。第２の実施形態に係るタッチ検出機能付き表示装置は、ユニット毎に、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までの立ち上がりエッジ及び立ち下がりエッジの傾き又は時定数を切り替える。そのため、図２４に示すように、周波数スペクトラムは、２個の極値９４及び９５を有する。また、極値９４及び９５の値は、極値９３の値よりも小さい。
【０２５１】
従って、第２の実施形態に係るタッチ検出機能付き表示装置は、放射ノイズを小さくできるとともに、放射ノイズの周波数を分散させることができる。これにより、第２の実施形態に係るタッチ検出機能付き表示装置は、電子機器の無線通信への干渉を抑制できる。
【０２５２】
また、パネル制御信号生成回路６７ａは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを、信号線ＳＷＬ１からＳＷＬ６までの両端に同じタイミングで出力する。これにより、第２の実施形態に係るタッチ検出機能付き表示装置は、画素信号Ｖｐｉｘが副画素ＳＰｉｘに十分に供給されなくなる可能性を抑制できる。これにより、第２の実施形態に係るタッチ検出機能付き表示装置は、所望の画像が表示されなくなる可能性を抑制できる。
【０２５３】
（変形例）
第２の実施形態と第１の実施形態とを組み合わせることができる。即ち、図１６に示すパネル制御信号生成回路６７において、第１出力回路８１Ａから８３Ａまでは、ユニットカウンタ７１から供給される、今回の表示処理の対象であるユニットの番号の最下位ビットが「１」である場合に、レジスタ６５に格納されている、Ｔｒ１、Ｔｆ１、Ｔ＿ＳＥＬ＿Ｗ１及びＴ＿ＳＥＬ＿ＣＹＣ１に基づいて、波形９１で示されるセレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３までを、信号線ＳＷＬ１からＳＷＬ３までの一端にそれぞれ出力すると良い。また、第１出力回路８４Ａから８６Ａまでは、ユニットカウンタ７１から供給される、今回の表示処理の対象であるユニットの番号の最下位ビットが「１」である場合に、レジスタ６５に格納されている、Ｔｒ１、Ｔｆ１、Ｔ＿ＳＥＬ＿Ｗ１及びＴ＿ＳＥＬ＿ＣＹＣ１に基づいて、波形９１の論理反転で示されるセレクタスイッチ制御信号ｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを、信号線ＳＷＬ４からＳＷＬ６までの一端にそれぞれ出力すると良い。
【０２５４】
また、第２出力回路８１Ｂから８３Ｂまでは、ユニットカウンタ７１から供給される、今回の表示処理の対象であるユニットの番号の最下位ビットが「０」である場合に、レジスタ６５に格納されている、Ｔｒ２、Ｔｆ２、Ｔ＿ＳＥＬ＿Ｗ２及びＴ＿ＳＥＬ＿ＣＹＣ２に基づいて、波形９２で示されるセレクタスイッチ制御信号ＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３までを、信号線ＳＷＬ１からＳＷＬ３までの他端にそれぞれ出力すると良い。また、第２出力回路８４Ｂから８６Ｂまでは、ユニットカウンタ７１から供給される、今回の表示処理の対象であるユニットの番号の最下位ビットが「０」である場合に、レジスタ６５に格納されている、Ｔｒ２、Ｔｆ２、Ｔ＿ＳＥＬ＿Ｗ２及びＴ＿ＳＥＬ＿ＣＹＣ２に基づいて、波形９２の論理反転で示されるセレクタスイッチ制御信号ｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までを、信号線ＳＷＬ４からＳＷＬ６までの他端にそれぞれ出力すると良い。
【０２５５】
これにより、タッチ検出機能付き表示装置は、放射ノイズを更に抑制することができる。これにより、タッチ検出機能付き表示装置は、電子機器の無線通信への干渉を更に抑制できる。
【０２５６】
＜第３の実施形態＞
（第３の実施形態の原理）
上述したように、ソースセレクタ１３Ｓで発生する放射ノイズは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで、ｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３まで、ＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３まで、及び、ｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までの高周波数成分による高調波を主因として、発生する。
【０２５７】
ＣＯＧ１９が、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで、ｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３まで、ＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３まで、及び、ｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までの立ち上がりエッジ及び立ち下がりエッジの傾きをなだらかにする又は時定数を長くすれば、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで、ｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３まで、ＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３まで、及び、ｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までの高周波数成分を少なくすることができる。
【０２５８】
セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで、ｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３まで、ＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３まで、及び、ｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までの高周波数成分が少なくなれば、高調波が少なくなる。従って、タッチ検出機能付き表示装置は、高調波を主因とする放射ノイズを抑制できる。
【０２５９】
従って、ＣＯＧ１９が、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで、ｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３まで、ＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３まで、及び、ｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までの立ち上がりエッジ及び立ち下がりエッジの傾きをなだらかにする又は時定数を長くする制御を行うことが、考えられる。
【０２６０】
但し、ＣＯＧ１９が、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで、ｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３まで、ＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３まで、及び、ｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までの立ち上がりエッジ及び立ち下がりエッジの傾きをなだらかにし過ぎる又は時定数を長くし過ぎると、スイッチＳＷ１からＳＷ３までがオン状態になる時間が十分ではなくなる可能性がある。従って、画素信号Ｖｐｉｘ１からＶｐｉｘ３までが、副画素ＳＰｉｘ１からＳＰｉｘ３までに十分に供給されなくなる可能性がある。
【０２６１】
また、信号線ＳＷＬ１からＳＷＬ６までの抵抗Ｒ及び寄生容量Ｃは、個体差がある。従って、ＣＯＧ１９が、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで、ｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３まで、ＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３まで、及び、ｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までの立ち上がりエッジ及び立ち下がりエッジの傾きをどれ位なだらかにできるか又は時定数をどれ位長くできるかには、個体差がある。
【０２６２】
従って、多数量産されるタッチ検出機能付き表示装置のセレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで、ｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３まで、ＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３まで、及び、ｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までの立ち上がりエッジ及び立ち下がりエッジの傾き又は時定数を一律に設定することは、困難である。
【０２６３】
そこで、第３の実施形態に係るタッチ検出機能付き表示装置は、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで、ｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３まで、ＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３まで、及び、ｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までの立ち上がりエッジ及び立ち下がりエッジの傾き又は時定数を、個体に応じて設定する。
【０２６４】
図２５は、第３の実施形態に係るタッチ検出機能付き表示装置の原理を説明するための図である。通常の表示動作時には、ＣＯＧ１９は、セレクタスイッチ制御信号ＡＳＷ＿Ｌを信号線ＳＷＬの一端（図２５中の辺１３Ｓａ側の端部）に出力し、セレクタスイッチ制御信号ＡＳＷ＿Ｒを信号線ＳＷＬの他端（図２５中の辺１３Ｓｂ側の端部）に出力する。
【０２６５】
セレクタスイッチ制御信号ＡＳＷ＿Ｌ及びＡＳＷ＿Ｒの立ち上がりエッジ及び立ち下がりエッジの傾き又は時定数の設定動作時には、ＣＯＧ１９は、セレクタスイッチ制御信号ＡＳＷ＿Ｌを信号線ＳＷＬの一端に出力する。信号線ＳＷＬの一端から入力されたセレクタスイッチ制御信号ＡＳＷ＿Ｌは、信号線ＳＷＬの他端まで伝播する。ＣＯＧ１９は、信号線ＳＷＬの他端に現れる信号ＡＳＷ＿ＩＮを検出する。
【０２６６】
図２６は、第３の実施形態に係るタッチ検出機能付き表示装置の原理を説明するための図である。セレクタスイッチ制御信号ＡＳＷ＿Ｌ及びＡＳＷ＿Ｒの立ち上がりエッジ及び立ち下がりエッジの傾き又は時定数の設定動作時には、ＣＯＧ１９は、立ち上がりエッジ及び立ち下がりエッジが予め定められた基準の傾き又は時定数ｔｒ１であるセレクタスイッチ制御信号ＡＳＷ＿Ｌを、信号線ＳＷＬに出力する。ＣＯＧ１９は、セレクタスイッチ制御信号ＡＳＷ＿Ｌの出力開始時から、信号ＡＳＷ＿ＩＮが予め定められた閾値電圧Ｔｈに達した時まで、の遅延時間ｔ１を測定する。遅延時間ｔ１は、信号線ＳＷＬの抵抗Ｒと寄生容量Ｃとの積である時定数ＲＣに応じた値である。ＣＯＧ１９は、遅延時間ｔ１に基づいて、セレクタスイッチ制御信号ＡＳＷ＿Ｌ及びＡＳＷ＿Ｒの立ち上がりエッジ及び立ち下がりエッジの傾き又は時定数を設定できる。
【０２６７】
（第３の実施形態の構成）
図２７は、第３の実施形態に係るタッチ検出機能付き表示装置の一構成例を示すブロック図である。図２７は、パネル制御信号生成回路６７ｂの内部構成を示すブロック図である。パネル制御信号生成回路６７ｂは、信号生成回路１０１から１０６までと、ＬＵＴ（Look  Up  Table：ルックアップテーブル）記憶回路１１４と、を含む。
【０２６８】
信号生成回路１０１は、ＡＳＷ１生成回路８１ａと、スイッチ１１１と、コンパレータ１１２と、遅延測定回路１１３と、を含む。ＡＳＷ１生成回路８１ａは、第１出力回路８１Ａ１と、第２出力回路８１Ｂ１と、入力回路８１Ｃと、を含む。
【０２６９】
信号生成回路１０２から１０６までの構成は、信号生成回路１０１と同様であるので、説明を省略する。
【０２７０】
第１出力回路８１Ａ１及び第２出力回路８１Ｂ１は、出力インピーダンスを可変可能である。第１出力回路８１Ａ１及び第２出力回路８１Ｂ１は、出力 バイアス電流を大きくすることで、出力電流が大きくなり出力インピーダンスを小さくできる。つまり、出力インピーダンスは、出力電流駆動能力を表すと考えることができる。第１出力回路８１Ａ１及び第２出力回路８１Ｂ１は、出力電流を大きくすると、セレクタスイッチ制御信号ＡＳＷ＿Ｌ及びＡＳＷ＿Ｒの立ち上がりエッジ及び立ち下がりエッジの傾きを急峻にできる又は時定数を短くできる。第１出力回路８１Ａ１及び第２出力回路８１Ｂ１は、出力バイアス電流を小さくすると出力電流を小さくでき、出力インピーダンスも大きくなる。第１出力回路８１Ａ１及び第２出力回路８１Ｂ１は、出力電流を小さくすると、セレクタスイッチ制御信号ＡＳＷ＿Ｌ及びＡＳＷ＿Ｒの立ち上がりエッジ及び立ち下がりエッジの傾きをなだらかにできる又は時定数を長くできる。
【０２７１】
セレクタスイッチ制御信号ＡＳＷ＿Ｌ及びＡＳＷ＿Ｒの立ち上がりエッジ及び立ち下がりエッジの傾き又は時定数の設定動作時には、第１出力回路８１Ａ１は、出力インピーダンスを、予め定められた基準値に設定する。予め定められた基準値は、可変可能な最小値が例示される。
【０２７２】
スイッチ１１１の制御端には、ホストＨＳＴ（図１５参照）から設定されるモードレジスタ６５Ａの値が入力される。セレクタスイッチ制御信号ＡＳＷ＿Ｌ及びＡＳＷ＿Ｒの立ち上がりエッジ及び立ち下がりエッジの傾き又は時定数の設定動作時には、モードレジスタ６５Ａには、「０」がホストＨＳＴから設定される。通常の表示動作時には、モードレジスタ６５Ａには、「１」がホストＨＳＴから設定される。スイッチ１１１は、モードレジスタ６５Ａが「０」の場合には、信号線ＳＷＬ１と入力回路８１Ｃとを接続する。スイッチ１１１は、モードレジスタ６５Ａが「１」の場合には、信号線ＳＷＬ１と第２出力回路８１Ｂ１とを接続する。
【０２７３】
入力回路８１Ｃは、信号線ＳＷＬ１から入力される信号ＡＳＷ＿ＩＮ１をコンパレータ１１２の第１の入力端に出力する。コンパレータ１１２の第２の入力端には、ホストＨＳＴから設定される閾値レジスタ６５Ｂの閾値電圧Ｔｈが入力される。コンパレータ１１２は、信号ＡＳＷ＿ＩＮ１と閾値電圧Ｔｈとの比較結果の信号を、遅延測定回路１１３に出力する。
【０２７４】
遅延測定回路１１３は、コンパレータ１１２から入力される信号に基づいて、信号ＡＳＷ＿ＩＮ１の遅延時間ｔ１を測定する。遅延測定回路１１３は、遅延時間ｔ１をＬＵＴ記憶回路１１４に出力する。
【０２７５】
図２８は、第３の実施形態に係るタッチ検出機能付き表示装置のルックアップテーブルを示す図である。図２８に示すルックアップテーブル１１５は、ＬＵＴ記憶回路１１４に記憶されているテーブルである。
【０２７６】
ルックアップテーブル１１５は、遅延時間の値と出力インピーダンスの値とを対応付けて格納している。出力インピーダンスは、出力電流駆動能力を表すと考えることができる。つまり、ルックアップテーブル１１５は、遅延時間の値と出力電流駆動能力の値とを対応付けて格納していると考えることができる。
【０２７７】
遅延時間「Ｔ０」には、出力インピーダンス「Ｒ０」が対応付けられている。遅延時間「Ｔ１」には、出力インピーダンス「Ｒ１」が対応付けられている。遅延時間「Ｔｎ」には、出力インピーダンス「Ｒｎ」が対応付けられている。
【０２７８】
ここで、Ｔ０＜Ｔ１＜・・・＜Ｔｎである。また、Ｒ０＞Ｒ１＞・・・＞Ｒｎである。つまり、遅延測定回路１１３で測定された遅延時間ｔ１が短い、即ち信号線ＳＷＬ１の抵抗Ｒと寄生容量Ｃとの積である時定数ＲＣが短ければ、第１出力回路８１Ａ１及び第２出力回路８１Ｂ１は、出力インピーダンスを大きく即ち出力電流を小さくして、セレクタスイッチ制御信号ＡＳＷ＿Ｌ及びＡＳＷ＿Ｒの立ち上がりエッジ及び立ち下がりエッジの傾きをなだらかにできる又は時定数を長くできる。
【０２７９】
また、遅延測定回路１１３で測定された遅延時間ｔ１が長い、即ち信号線ＳＷＬ１の抵抗Ｒと寄生容量Ｃとの積である時定数ＲＣが長ければ、第１出力回路８１Ａ１及び第２出力回路８１Ｂ１は、出力インピーダンスを小さく即ち出力電流を大きくして、セレクタスイッチ制御信号ＡＳＷ＿Ｌ及びＡＳＷ＿Ｒの立ち上がりエッジ及び立ち下がりエッジの傾きを急峻にする又は時定数を短くする必要がある。
【０２８０】
再び図２７を参照すると、ＬＵＴ記憶回路１１４は、遅延測定回路１１３から入力される遅延時間ｔ１に対応付けられている出力インピーダンスの値を、第１出力回路８１Ａ１及び第２出力回路８１Ｂ１に出力する。第１出力回路８１Ａ１及び第２出力回路８１Ｂ１は、出力インピーダンスを、ＬＵＴ記憶回路１１４から入力される値に設定する。
【０２８１】
通常の画像表示時には、第１出力回路８１Ａ１は、タイミング生成回路６６から入力されるタイミング生成信号Ｓｔに基づくタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１を、信号線ＳＷＬ１の一端に出力する。第２出力回路８１Ｂ１は、タイミング生成回路６６から入力されるタイミング生成信号Ｓｔに基づき、第１出力回路８１Ａ１がセレクタスイッチ制御信号ＡＳＷ＿Ｌ１を信号線ＳＷＬ１の一端に出力するタイミングと同じタイミングで、セレクタスイッチ制御信号ＡＳＷ＿Ｒ１を、スイッチ１１１を介して、信号線ＳＷＬ１の他端に出力する。
【０２８２】
第３の実施形態に係るタッチ検出機能付き表示装置は、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで、ｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３まで、ＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３まで、及び、ｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までの立ち上がりエッジ及び立ち下がりエッジの傾き又は時定数を、個体に応じて設定できる。これにより、第３の実施形態に係るタッチ検出機能付き表示装置は、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで、ｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３まで、ＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３まで、及び、ｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までの高周波数成分を抑制できる。従って、第３の実施形態に係るタッチ検出機能付き表示装置は、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで、ｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３まで、ＡＳＷ＿Ｒ１からＡＳＷ＿Ｒ３まで、及び、ｘＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までの高周波数成分による高調波を抑制できる。従って、タッチ検出機能付き表示装置は、高調波を主因とする放射ノイズを抑制できる。これにより、第３の実施形態に係るタッチ検出機能付き表示装置は、電子機器の無線通信への干渉を抑制できる。
【０２８３】
また、パネル制御信号生成回路６７ｂは、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からＡＳＷ＿Ｌ３まで及びｘＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを、信号線ＳＷＬ１からＳＷＬ６までの両端に同じタイミングで出力する。これにより、第３の実施形態に係るタッチ検出機能付き表示装置は、画素信号Ｖｐｉｘが副画素ＳＰｉｘに十分に供給されなくなる可能性を抑制できる。これにより、第３の実施形態に係るタッチ検出機能付き表示装置は、所望の画像が表示されなくなる可能性を抑制できる。
【０２８４】
（変形例）
第３の実施形態と第１の実施形態とを組み合わせることができる。即ち、図１６に示すパネル制御信号生成回路６７が、ＡＳＷ１生成回路８１からｘＡＳＷ３生成回路８６までに代えて、信号生成回路１０１から１０６まで及びＬＵＴ記憶回路１１４を備えることとすると良い。そして、通常の表示動作時に、信号生成回路１０１から１０６までは、ユニットカウンタ７１から供給される、今回の表示処理の対象であるユニットの番号の最下位ビットが「１」である場合に、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１からｘＡＳＷ＿Ｌ３までを、信号線ＳＷＬ１からＳＷＬ６までの一端にそれぞれ出力すると良い。また、通常の表示動作時に、信号生成回路１０１から１０６までは、ユニットカウンタ７１から供給される、今回の表示処理の対象であるユニットの番号の最下位ビットが「０」である場合に、セレクタスイッチ制御信号ＡＳＷ＿Ｒ１からｘＡＳＷ＿Ｒ３までを、信号線ＳＷＬ１からＳＷＬ６までの他端にそれぞれ出力すると良い。
【０２８５】
図２９は、第３の実施形態の変形例に係るタッチ検出機能付き表示装置の動作を示すフローチャートである。図２９は、第３の実施形態の変形例に係るタッチ検出機能付き表示装置の、セレクタスイッチ制御信号ＡＳＷ＿Ｌ及びＡＳＷ＿Ｒの立ち上がりエッジ及び立ち下がりエッジの傾き又は時定数の設定動作を示すフローチャートである。
【０２８６】
ステップＳ１００において、第１出力回路８１Ａ１は、出力インピーダンスを予め定められた基準値に設定して、セレクタスイッチ制御信号ＡＳＷ＿Ｌ１を信号線ＳＷＬ１の一端に出力する。入力回路８１Ｃは、信号線ＳＷＬ１の他端から入力される信号ＡＳＷ＿ＩＮ１をコンパレータ１１２に出力する。コンパレータ１１２は、信号ＡＳＷ＿ＩＮ１と閾値電圧Ｔｈとの比較結果の信号を、遅延測定回路１１３に出力する。遅延測定回路１１３は、コンパレータ１１２から入力される信号に基づいて、信号ＡＳＷ＿ＩＮ１の遅延時間ｔ１を測定する。
【０２８７】
ステップＳ１０２において、ＬＵＴ記憶回路１１４は、第１出力回路８１Ａ１及び第２出力回路８１Ｂ１が信号線ＳＷＬ１からＳＷＬ６までを両側から同じタイミングで駆動するか否か、即ち第１出力回路８１Ａ１及び第２出力回路８１Ｂ１がセレクタスイッチ制御信号ＡＳＷ＿Ｌ１及びＡＳＷ＿Ｒ１を信号線ＳＷＬ１の両側に同じタイミングで出力するか否かを判定する。ＬＵＴ記憶回路１１４は、第１出力回路８１Ａ１及び第２出力回路８１Ｂ１が信号線ＳＷＬ１からＳＷＬ６までを両側から同じタイミングで駆動しないと判定した場合（ステップＳ１０２でＮｏ）、処理をステップＳ１０４に進める。ＬＵＴ記憶回路１１４は、第１出力回路８１Ａ１及び第２出力回路８１Ｂ１が信号線ＳＷＬ１からＳＷＬ６までを両側から同じタイミングで駆動すると判定した場合（ステップＳ１０２でＹｅｓ）、処理をステップＳ１０６に進める。
【０２８８】
ステップＳ１０４において、ＬＵＴ記憶回路１１４は、遅延時間ｔ１に対応付けられている出力インピーダンスの値を、第１出力回路８１Ａ１及び第２出力回路８１Ｂ１に出力する。第１出力回路８１Ａ及び第２出力回路８１Ｂ１は、出力インピーダンスを、ＬＵＴ記憶回路１１４から入力される値に設定する。
【０２８９】
ステップＳ１０６において、ＬＵＴ記憶回路１１４は、遅延時間ｔ１の２分の１に対応付けられている出力インピーダンスの値を、第１出力回路８１Ａ１及び第２出力回路８１Ｂ１に出力する。第１出力回路８１Ａ及び第２出力回路８１Ｂ１が信号線ＳＷＬ１からＳＷＬ６までを両側から同じタイミングで駆動する場合、信号線ＳＷＬ１上で遅延が最も大きい場所は信号線ＳＷＬ１の中間部であり、信号線ＳＷＬ１の中間部での遅延時間は、遅延時間ｔ１の２分の１であるからである。第１出力回路８１Ａ１及び第２出力回路８１Ｂ１は、出力インピーダンスを、ＬＵＴ記憶回路１１４から入力される値に設定する。
【０２９０】
信号生成回路１０１から１０６までは、第１出力回路８１Ａ１及び第２出力回路８１Ｂ１がセレクタスイッチ制御信号ＡＳＷ＿Ｌ１及びＡＳＷ＿Ｒ１を信号線ＳＷＬ１の両側に同じタイミングで出力する場合（第１の実施形態参照）と、第１出力回路８１Ａ１及び第２出力回路８１Ｂ１がセレクタスイッチ制御信号ＡＳＷ＿Ｌ１及びＡＳＷ＿Ｒ１を信号線ＳＷＬ１の片側からに交互に出力する場合（第３の実施形態参照）と、の両方の場合に対応できる。
【０２９１】
以上、本発明の好適な実施形態を説明したが、本発明はこのような実施形態に限定されるものではない。実施形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。
【符号の説明】
【０２９２】
１  タッチ検出機能付き表示装置
２  画素基板
３  対向基板
６  液晶層
１０  タッチ検出機能付き表示部
１１  制御部
１２  ゲートドライバ
１３  ソースドライバ
１３Ｓ  ソースセレクタ
１４  駆動電極ドライバ
１９  ＣＯＧ
２０  液晶表示デバイス
２１  ＴＦＴ基板
２２  画素電極
３０  タッチ検出デバイス
３２  カラーフィルタ
４０  タッチ検出部
４９  タッチＩＣ
６１  入出力回路
６２  表示ＲＡＭ
６３  ラインラッチ回路
６４  ソースアンプ
６５  レジスタ
６５Ａ  モードレジスタ
６５Ｂ  閾値レジスタ
６６  タイミング生成回路
６７、６７ａ、６７ｂ  パネル制御信号生成回路
７１  ユニットカウンタ
７２  フレームカウンタ
８１Ａ、８１Ａ１、８２Ａ、８３Ａ、８４Ａ、８５Ａ、８６Ａ  第１出力回路
８１Ｂ、８１Ｂ１、８２Ｂ、８３Ｂ、８４Ｂ、８５Ｂ、８６Ｂ  第２出力回路
８１Ｃ  入力回路
１０１、１０２、１０３、１０４、１０５、１０６  信号生成回路
１１１、ＳＷ１、ＳＷ２、ＳＷ３  スイッチ
１１２  コンパレータ
１１３  遅延測定回路
１１４  ＬＵＴ記憶回路
ＨＳＴ  ホスト
Ｐｉｘ  画素
ＳＰｉｘ  副画素
ＳＷ  スイッチ群
ＳＷＬ１、ＳＷＬ２、ＳＷＬ３、ＳＷＬ４、ＳＷＬ５、ＳＷＬ６  信号線
【図１】
2018124448.tif 000003
【図２】
2018124448.tif 000004
【図３】
2018124448.tif 000005
【図４】
2018124448.tif 000006
【図５】
2018124448.tif 000007
【図６】
2018124448.tif 000008
【図７】
2018124448.tif 000009
【図８】
2018124448.tif 000010
【図９】
2018124448.tif 000011
【図１０】
2018124448.tif 000012
【図１１】
2018124448.tif 000013
【図１２】
2018124448.tif 000014
【図１３】
2018124448.tif 000015
【図１４】
2018124448.tif 000016
【図１５】
2018124448.tif 000017
【図１６】
2018124448.tif 000018
【図１７】
2018124448.tif 000019
【図１８】
2018124448.tif 000020
【図１９】
2018124448.tif 000021
【図２０】
2018124448.tif 000022
【図２１】
2018124448.tif 000023
【図２２】
2018124448.tif 000024
【図２３】
2018124448.tif 000025
【図２４】
2018124448.tif 000026
【図２５】
2018124448.tif 000027
【図２６】
2018124448.tif 000028
【図２７】
2018124448.tif 000029
【図２８】
2018124448.tif 000030
【図２９】
2018124448.tif 000031