(57)【要約】【課題】過電流状態を高速に検出する。【解決手段】検出トランジスタＭ２１はＰチャンネルＭＯＳＦＥＴであり、そのソースが入力ライン２０２と接続される。電流センス回路２４４は、スイッチングトランジスタＭ１の電圧降下をＶＤＲＯＰとするとき、ＶＩＮ−Ｋ×ＶＤＲＯＰ（０＜Ｋ＜１）である電流センス信号ＶＣＳを検出トランジスタＭ２１のゲートに印加する。検出トランジスタＭ２１のオン、オフにもとづいて、異常の有無が検出される。【選択図】図３
2018129909.tif 000002
【特許請求の範囲】
【請求項１】
降圧型のＤＣ／ＤＣコンバータの制御回路であって、
入力電圧ＶＩＮを受ける入力ラインと、
ソースが前記入力ラインと接続されるＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である検出トランジスタと、
スイッチングトランジスタの電圧降下をＶＤＲＯＰとするとき、ＶＩＮ−Ｋ×ＶＤＲＯＰ（０＜Ｋ＜１）である電流センス信号ＶＣＳを前記検出トランジスタのゲートに印加する電流センス回路と、
を備え、前記検出トランジスタのオン、オフにもとづいて、異常の有無を検出可能に構成されることを特徴とする制御回路。
【請求項２】
前記電流センス回路は、前記スイッチングトランジスタの両端間に直列に設けられたスイッチ素子および第１インピーダンス素子を含み、
前記スイッチ素子は前記スイッチングトランジスタと同期してスイッチングするよう構成され、
前記スイッチ素子と前記第１インピーダンス素子の接続点の電圧が、前記電流センス信号ＶＣＳであることを特徴とする請求項１に記載の制御回路。
【請求項３】
前記第１インピーダンス素子は、前記スイッチングトランジスタのオン、オフにかかわらず固定的にオンするようバイアスされた第２トランジスタを含むことを特徴とする請求項２に記載の制御回路。
【請求項４】
前記入力電圧ＶＩＮより低い内部電源電圧ＶＲＥＧＢが発生する内部電源ラインと、
前記検出トランジスタのドレインと前記内部電源ラインの間に設けられる第２インピーダンス素子と、
を備え、
前記検出トランジスタのドレイン電圧がハイレベルとなると異常と判定されることを特徴とする請求項１から３のいずれかに記載の制御回路。
【請求項５】
前記検出トランジスタがオンしたことを条件として、前記スイッチングトランジスタのスイッチングを停止することを特徴とする請求項１から４のいずれかに記載の制御回路。
【請求項６】
前記電流センス信号ＶＣＳを、前記入力電圧ＶＩＮより所定電圧幅ＶＴＨ低いしきい値電圧ＶＯＣＰと比較し、前記電流センス信号ＶＣＳの方が低いときに過電流検出信号をアサートする過電流検出コンパレータをさらに備え、
前記過電流検出信号に応じて、パルスバイパルスの過電流保護を実行することを特徴とする請求項１から５のいずれかに記載の制御回路。
【請求項７】
前記電流センス信号ＶＣＳを、前記入力電圧ＶＩＮより所定電圧幅ＶＴＨ低いしきい値電圧ＶＯＣＰと比較し、前記電流センス信号ＶＣＳの方が低いときに過電流検出信号をアサートする過電流検出コンパレータをさらに備え、
前記過電流検出信号がアサートされ、かつ前記検出トランジスタがオンしたことを条件として、前記スイッチングトランジスタのスイッチングを停止することを特徴とする請求項５に記載の制御回路。
【請求項８】
前記過電流検出信号のアサートが、所定サイクル数内に所定の判定回数を超えて発生すると、過電流状態と判定する判定回路をさらに備えることを特徴とする請求項６または７に記載の制御回路。
【請求項９】
前記過電流検出信号のアサートが、所定回数、連続して発生すると、過電流状態と判定する判定回路をさらに備えることを特徴とする請求項６または７に記載の制御回路。
【請求項１０】
前記過電流状態において、前記スイッチングトランジスタのスイッチングを停止することを特徴とする請求項８または９に記載の制御回路。
【請求項１１】
前記ＤＣ／ＤＣコンバータの出力信号が目標電圧に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、
前記パルス信号にもとづいて前記スイッチングトランジスタを駆動するドライバと、
をさらに備えることを特徴とする請求項１から１０のいずれかに記載の制御回路。
【請求項１２】
前記入力電圧ＶＩＮよりも所定電圧幅低い内部電源電圧ＶＲＥＧＢを生成する内部電源をさらに備え、
前記パルス変調器の一部および前記ドライバは、前記入力ラインと前記内部電源電圧ＶＲＥＧＢが発生する内部電源ラインとの間に設けられることを特徴とする請求項１１に記載の制御回路。
【請求項１３】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から１２のいずれかに記載の制御回路。
【請求項１４】
請求項１から１３のいずれかに記載の制御回路を備えることを特徴とする降圧型のＤＣ／ＤＣコンバータ。
【請求項１５】
請求項１４に記載のＤＣ／ＤＣコンバータを備えることを特徴とする車載電装機器。
【請求項１６】
降圧型のＤＣ／ＤＣコンバータの制御方法であって、
前記ＤＣ／ＤＣコンバータの入力電圧を基準とし、かつスイッチングトランジスタのドレイン電流と負の相関を有する電流センス信号を生成するステップと、
前記電流センス信号を、ソースに前記入力電圧が印加された検出トランジスタのゲートに印加するステップと、
前記検出トランジスタがオンしたことを条件として、前記スイッチングトランジスタのスイッチングを停止するステップと、
を備えることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
さまざまな電子機器や車両、産業機械において、ある電圧値の直流電圧を別の電圧値の直流電圧に変換するＤＣ／ＤＣコンバータが使用される。図１は、同期整流型の降圧（Ｂｕｃｋ）ＤＣ／ＤＣコンバータ９００の回路図である。ＤＣ／ＤＣコンバータ９００は、入力端子９０２に直流入力電圧ＶＩＮを受け、出力端子９０４に降圧された出力電圧ＶＯＵＴを発生する。ＤＣ／ＤＣコンバータ９００の出力段には、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタ（コイル）Ｌ１、出力キャパシタＣ１が設けられる。
【０００３】
パルス変調器９１０は、ＤＣ／ＤＣコンバータ９００の状態、あるいは出力端子９０４に接続される負荷（不図示）の状態が目標とする状態に近づくように、デューティ比、周波数、あるいはそれらの組み合わせが変化するパルス信号ＳＰＷＭを生成する。ドライバ９１２は、パルス信号ＳＰＷＭにもとづいてスイッチングトランジスタＭ１および同期整流トランジスタＭ２をスイッチングする。
【０００４】
たとえば定電圧出力のＤＣ／ＤＣコンバータ９００においては、パルス変調器９１０は、出力電圧ＶＯＵＴが目標電圧ＶＯＵＴ（ＲＥＦ）に近づくように、パルス信号ＳＰＷＭを生成する。なお、定電流出力のＤＣ／ＤＣコンバータ９００においては、負荷に流れる電流ＩＯＵＴが目標値ＩＲＥＦに近づくようにパルス信号ＳＰＷＭが生成されるが、以下の説明では定電圧出力のコンバータについて説明する。
【０００５】
パルス変調器９１０には、出力電圧ＶＯＵＴを抵抗Ｒ１１，Ｒ１２によって分圧して得られるフィードバック信号ＶＦＢが入力される。パルス変調器９１０は、フィードバック信号ＶＦＢが基準電圧ＶＲＥＦと一致するようにパルス信号ＳＰＷＭを生成する。
【０００６】
ＤＣ／ＤＣコンバータ９００には、電流センス回路９２０と、過電流検出回路９２２を備える。電流センス回路９２０は、スイッチングトランジスタＭ１のオン期間において、スイッチングトランジスタＭ１に流れるドレイン電流ＩＭ１を示す電流センス信号ＶＣＳを生成する。過電流検出回路９２２は、電流センス信号ＶＣＳがしきい値ＶＯＣＰとクロスすると、言い換えればドレイン電流ＩＭ１がしきい値ＩＯＣＰを超えると、パルス信号ＳＰＷＭをオフレベルに遷移させて、オン状態のスイッチングトランジスタを直ちにターンオフする。これは、パルスバイパルス（あるいはサイクルバイサイクル）の過電流制限と称される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭６２−１６６０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明者は、図１のＤＣ／ＤＣコンバータ９００の過電流保護について検討した結果、以下の課題を認識するに至った。
【０００９】
ＤＣ／ＤＣコンバータ９００の異常モードのひとつとして、出力端子９０４が地絡する異常（出力ショートという）が知られている。図２（ａ）、（ｂ）は、図１のＤＣ／ＤＣコンバータの過電流保護を説明する図である。図２（ａ）は、出力ショート時の動作を表している。
【００１０】
電流センス回路９２０および過電流検出回路９２２、パルス変調器９１０、ドライバ９１２は、遅延を有する。ドレイン電流ＩＭ１がしきい値ＩＯＣＰに達すると、電流センス回路９２０（主として電圧コンパレータ）および過電流検出回路９２２の応答遅延τ１の経過後に過電流検出（ＯＣＰ）信号ＳＯＣＰがアサート（ポジエッジ）される。ＯＣＰ信号ＳＯＣＰのアサートの後、パルス変調器９１０やドライバ９１２の応答遅延τ２の経過後に、スイッチングトランジスタＭ１がターンオフする。これらの遅延時間τＤＥＬＡＹ＝τ１＋τ２の間に、ドレイン電流ＩＭ１はしきい値ＩＯＣＰを超えて上昇する。このパルスバイパルスの過電流保護の真のしきい値は、スイッチングトランジスタＭ１がターンオフする瞬間のＩＯＣＰ’となる。
【００１１】
出力ショートでは、スイッチングトランジスタＭ１のドレイン電流ＩＭ１は、インダクタＬ１を経由して流れる。したがって、ドレイン電流ＩＭ１の増加の傾きはインダクタＬ１のインダクタンスの制約を受ける。したがって遅延時間τＤＥＬＡＹおよびドレイン電流ＩＭ１の傾きを考慮して、しきい値ＩＯＣＰを所望の真のしきい値ＩＯＣＰ’より低く設定することで、ドレイン電流ＩＭ１を所望のしきい値ＩＯＣＰ’にクランプすることができる。
【００１２】
出力ショートとは別に、ＤＣ／ＤＣコンバータ９００の動作中に、スイッチングトランジスタＭ１と同期整流トランジスタＭ２の接続ノード（スイッチング端子ＳＷ）が地絡する異常（ＳＷ端子ショートという）が発生するおそれがある。図２（ｂ）は、ＳＷ端子ショートにおける動作を表す。ＳＷ端子ショートの場合、ドレイン電流ＩＭ１はインダクタＬ１を経由せずに流れるため、ドレイン電流ＩＭ１は、急峻な速度で増加する。その結果、同じ遅延時間τＤＥＬＡＹの間に、ドレイン電流ＩＭ１は、所望のしきい値ＩＯＣＰ’を大きく超えてしまう。
【００１３】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、過電流状態を高速に検出可能なＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００１４】
本発明のある態様は、降圧型のＤＣ／ＤＣコンバータの制御回路に関する。制御回路は、入力電圧ＶＩＮを受ける入力ラインと、ソースが入力ラインと接続されるＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である検出トランジスタと、スイッチングトランジスタの電圧降下をＶＤＲＯＰとするとき、ＶＩＮ−Ｋ×ＶＤＲＯＰ（０＜Ｋ＜１）である電流センス信号ＶＣＳを検出トランジスタのゲートに印加する電流センス回路と、を備え、検出トランジスタのオン、オフにもとづいて、異常の有無を検出可能に構成される。
【００１５】
この態様によると、遅延の大きいコンパレータを用いていないため、高速な過電流検出が可能となる。また電流センス信号は、入力電圧との電位差となっているため、接地電圧を基準とした信号に変換する処理が不要であるため、さらに検出遅延を小さくできる。
【００１６】
電流センス回路は、スイッチングトランジスタの両端間に直列に設けられたスイッチ素子および第１インピーダンス素子を含んでもよい。スイッチ素子はスイッチングトランジスタと同期してスイッチングするよう構成され、スイッチ素子と第１インピーダンス素子の接続点の電圧が、電流センス信号ＶＣＳであってもよい。
【００１７】
第１インピーダンス素子は、スイッチングトランジスタのオン、オフにかかわらず固定的にオンするようバイアスされた第２トランジスタを含んでもよい。
【００１８】
制御回路は、入力電圧ＶＩＮより低い内部電源電圧ＶＲＥＧＢが発生する内部電源ラインと、検出トランジスタのドレインと内部電源ラインの間に設けられる第２インピーダンス素子と、を備えてもよい。検出トランジスタのドレイン電圧がハイレベルとなると異常と判定されてもよい。
【００１９】
制御回路は、検出トランジスタがオンしたことを条件として、スイッチングトランジスタのスイッチングを停止してもよい。
【００２０】
制御回路は、電流センス信号ＶＣＳを、入力電圧ＶＩＮより所定電圧幅ＶＴＨ低いしきい値電圧ＶＯＣＰと比較し、電流センス信号ＶＣＳの方が低いときに過電流検出信号をアサートする過電流検出コンパレータをさらに備えてもよい。制御回路は、過電流検出信号に応じて、パルスバイパルスの過電流保護を実行してもよい。
過電流検出コンパレータによる過電流検出と検出トランジスタによる過電流検出を併用することで、信頼性をさらに高めることができる。また過電流検出コンパレータによる過電流検出に関しても、電流センス信号は入力電圧との電位差となっているため、接地電圧を基準とした信号に変換する処理が不要であるため、検出遅延を小さくできる。
【００２１】
制御回路は、電流センス信号ＶＣＳを、入力電圧ＶＩＮより所定電圧幅ＶＴＨ低いしきい値電圧ＶＯＣＰと比較し、電流センス信号ＶＣＳの方が低いときに過電流検出信号をアサートする過電流検出コンパレータをさらに備えてもよい。過電流検出信号がアサートされ、かつ検出トランジスタがオンしたことを条件として、スイッチングトランジスタのスイッチングを停止してもよい。
【００２２】
制御回路は、過電流検出信号のアサートが、所定サイクル数内に所定の判定回数を超えて発生すると、過電流状態と判定する判定回路をさらに備えてもよい。
【００２３】
制御回路は、過電流検出信号のアサートが、所定回数、連続して発生すると、過電流状態と判定する判定回路をさらに備えてもよい。
【００２４】
制御回路は、過電流状態において、スイッチングトランジスタのスイッチングを停止してもよい。
【００２５】
制御回路は、ＤＣ／ＤＣコンバータの出力信号が目標電圧に近づくようにデューティ比が調節されるパルス信号を生成するパルス変調器と、パルス信号にもとづいてスイッチングトランジスタを駆動するドライバと、をさらに備えてもよい。
【００２６】
制御回路は、入力電圧ＶＩＮよりも所定電圧幅低い内部電源電圧ＶＲＥＧＢを生成する内部電源をさらに備えてもよい。パルス変調器の一部およびドライバは、入力ラインと、内部電源電圧ＶＲＥＧＢが発生する内部電源ラインとの間に設けられてもよい。
【００２７】
制御回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００２８】
本発明の別の態様はＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは上述のいずれかの制御回路を備える。
【００２９】
本発明の別の態様は、車載電装機器に関する。車載電装機器は、上述のＤＣ／ＤＣコンバータを備える。
【００３０】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【００３１】
本発明のある態様によれば、過電流状態を高速に検出できる。
【図面の簡単な説明】
【００３２】
【図１】同期整流型の降圧ＤＣ／ＤＣコンバータの回路図である。
【図２】図２（ａ）、（ｂ）は、図１のＤＣ／ＤＣコンバータの過電流保護を説明する図である。
【図３】実施の形態に係るＤＣ／ＤＣコンバータの回路図である。
【図４】図３のＤＣ／ＤＣコンバータの動作波形図である。
【図５】第１過電流検出回路の構成例を示す回路図である。
【図６】図６は変形例に係る過電流保護回路の回路図である。
【図７】図７（ａ）、（ｂ）は、図６の過電流保護回路の動作波形図である。
【図８】制御回路の構成例を示す回路図である。
【図９】制御回路の別の構成例を示す回路図である。
【図１０】ＤＣ／ＤＣコンバータを備える車載電装機器のブロック図である。
【発明を実施するための形態】
【００３３】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３４】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００３５】
また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味し、具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。
【００３６】
本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。
【００３７】
図３は、実施の形態に係るＤＣ／ＤＣコンバータ１００の回路図である。ＤＣ／ＤＣコンバータ１００は同期整流型の降圧（Ｂｕｃｋ）コンバータであり、入力端子１０２に直流入力電圧ＶＩＮを受け、出力端子１０４に降圧された出力電圧ＶＯＵＴを発生する。ＤＣ／ＤＣコンバータ１００は、出力回路１１０および制御回路２００を備える。本実施の形態では、一例として定電圧出力のＤＣ／ＤＣコンバータを説明する。
【００３８】
出力回路１１０は、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１、出力キャパシタＣ１、抵抗Ｒ１１，Ｒ１２を含む。本実施の形態においてスイッチングトランジスタＭ１はＰチャンネルＭＯＳＦＥＴであり、同期整流トランジスタＭ２はＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、それらは制御回路２００に内蔵されている。
【００３９】
スイッチングトランジスタＭ１と同期整流トランジスタＭ２の接続点をスイッチング（ＳＷ）端子と称する。端子は、ピンと読み替えてもよい。インダクタＬ１は、ＳＷ端子と出力端子１０４の間に設けられる。フィードバック（ＦＢ）端子には、制御対象である出力電圧ＶＯＵＴが入力されており、抵抗Ｒ１１、Ｒ１２は、出力電圧ＶＯＵＴを分圧して検出電圧（フィードバック信号）ＶＦＢを生成する。抵抗Ｒ１１，Ｒ１２は図１に示すように制御回路２００に外付けされてもよい。
【００４０】
制御回路２００は、スイッチングトランジスタＭ１、同期整流トランジスタＭ２に加えて、パルス変調器２１０、ハイサイドドライバ２３２、ローサイドドライバ２３４および過電流保護回路２４０を備える。制御回路２００は好ましくはひとつの半導体基板に一体集積化された機能ＩＣ（Integrated Circuit）である。スイッチングトランジスタＭ１のソースはＶＩＮ端子と、そのドレインはＳＷ端子と接続される。また同期整流トランジスタＭ２のドレインはＳＷ端子と接続され、そのソースはＧＮＤ端子と接続される。
【００４１】
パルス変調器２１０は、ＤＣ／ＤＣコンバータ１００の状態もしくは出力端子１０４に接続される負荷（不図示）の状態が目標値に近づくように、スイッチングトランジスタＭ１のオンオフを指示するパルス信号ＳＰＷＭ（ハイサイドパルスＳＨともいう）および同期整流トランジスタＭ２のオンオフを指示するローサイドパルスＳＬを生成する。
【００４２】
上述のようにＤＣ／ＤＣコンバータ１００は定電圧出力であり、パルス変調器２１０は、ＤＣ／ＤＣコンバータ１００の出力電圧ＶＯＵＴを制御対象とする。具体的にはパルス変調器２１０は、フィードバック電圧ＶＦＢがその目標値ＶＲＥＦに近づくように、パルス信号ＳＰＷＭを生成する。
【００４３】
パルス変調器２１０は公知技術を用いればよく、その制御方式や構成は特に限定されない。制御方式に関しては、電圧モード、ピーク電流モード、平均電流モード、ヒステリシス制御（Bang-Bang制御）、ボトム検出オン時間固定（ＣＯＴ：Constant On Time）方式などを採用しうる。またパルス信号ＳＰＷＭの変調方式としては、その限りではないが、パルス幅変調（ＰＷＭ：Pulse Width Modulation）が採用しうる。パルス変調器２１０の構成に関しては、エラーアンプやコンパレータを用いたアナログ回路で構成してもよいし、デジタル演算処理を行うプロセッサで構成してもよいし、アナログ回路とデジタル回路の組み合わせで構成してもよい。またパルス変調器２１０は、負荷の状態に応じて制御方式を切りかえてもよい。
【００４４】
パルス変調器２１０の動作モードは、負荷の状態に応じて可変であってもよい。たとえば重負荷状態ではパルス変調器２１０はＰＷＭモードで動作し、軽負荷状態では、ＰＦＭ（Pulse Frequency Modulation）モードで動作してもよい。ＰＷＭモード（特に電流連続モード）において、ハイサイドパルスＳＨとローサイドパルスＳＬは相補的な信号となる。
【００４５】
ハイサイドドライバ２３２はハイサイドパルスＳＨにもとづきスイッチングトランジスタＭ１を駆動し、ローサイドドライバ２３４はローサイドパルスＳＬにもとづき同期整流トランジスタＭ２を駆動する。
【００４６】
続いて過電流保護回路２４０について説明する。過電流保護回路２４０は、第１過電流検出回路２４２を備える。
【００４７】
入力ライン２０２はＶＩＮ端子と接続され、入力電圧ＶＩＮが供給される。第１過電流検出回路２４２は、検出トランジスタＭ２１および電流センス回路２４４を含む。検出トランジスタＭ２１はＰチャンネルＭＯＳＦＥＴであり、そのソースが入力ライン２０２と接続される。電流センス回路２４４は、スイッチングトランジスタＭ１の電圧降下をＶＤＲＯＰとするとき、ＶＩＮ−Ｋ×ＶＤＲＯＰ（０＜Ｋ＜１）である電流センス信号ＶＣＳを生成し、検出トランジスタＭ２１のゲートに印加する。
ＶＣＳ＝ＶＩＮ−Ｋ×ＶＤＲＯＰ      （０＜Ｋ＜１）
【００４８】
スイッチングトランジスタＭ１のオン抵抗をＲＯＮとするとき、その両端間には、ドレイン電流ＩＭ１に比例した電圧降下ＶＤＲＯＰ＝ＲＯＮ×ＩＭ１が発生する。したがって電流センス信号ＶＣＳは、ドレイン電流ＩＭ１と負の相関を有しており、ドレイン電流ＩＭ１が増加するほど、電流センス信号ＶＣＳは低下する。
ＶＣＳ＝ＶＩＮ−Ｋ×ＲＯＮ×ＩＭ１
【００４９】
検出トランジスタＭ２１のゲートソース間には、ＶＩＮ−ＶＣＳ＝Ｋ×ＲＯＮ×ＩＭ１が印加される。検出トランジスタＭ２１は、ゲートソース間電圧ＶＧＳが、ゲートソース間しきい値電圧ＶＧＳ（ｔｈ）を超えるとターンオンする。つまり、
Ｋ×ＲＯＮ×ＩＭ１＞ＶＧＳ（ｔｈ）
のとき、スイッチングトランジスタＭ１はターンオンする。
【００５０】
第１過電流検出回路２４２によれば、検出トランジスタＭ２１のオン、オフにもとづいて、異常の有無を検出でき、その過電流のしきい値ＩＯＣＰ１は、
ＩＯＣＰ１＝ＶＧＳ（ｔｈ）／（Ｋ×ＲＯＮ）
で与えられる。
【００５１】
より詳しくは、電流センス回路２４４は、スイッチングトランジスタＭ１の両端間に直列に設けられたスイッチ素子２４５および第１インピーダンス素子２４６を含む。スイッチ素子２４５としては後述のようにＭＯＳトランジスタ（Ｍ３１）を用いることができ、スイッチ素子２４５はスイッチングトランジスタＭ１と同期して、つまりハイサイドパルスＳＨに応じてスイッチングするよう構成される。第１インピーダンス素子２４６とスイッチ素子２４５は入れ替えてもよく、スイッチ素子２４５をハイサイドに設けてもよい。
【００５２】
スイッチ素子２４５と第１インピーダンス素子２４６の接続点の電圧が、電流センス信号ＶＣＳである。スイッチ素子２４５の抵抗値（オン抵抗）をＺ１、第１インピーダンス素子２４６の抵抗値をＺ２とするとき、Ｋ＝Ｚ２／（Ｚ１＋Ｚ２）となる。
【００５３】
内部電源ライン２０４には、入力電圧ＶＩＮより低い内部電源電圧ＶＲＥＧＢが発生する。内部電源電圧ＶＲＥＧＢは、接地電圧（０Ｖ）であってもよいし、後述するように内部レギュレータにより生成した電圧であってもよい。
【００５４】
第２インピーダンス素子２４８は、検出トランジスタＭ２１のドレインと内部電源ライン２０４の間に設けられる。第２インピーダンス素子２４８はたとえば抵抗である。
【００５５】
検出トランジスタＭ２１がオフのとき、そのドレイン電圧は、第２インピーダンス素子２４８によって、内部電源電圧ＶＲＥＧＢにプルダウンされており、したがってローレベルとなる。検出トランジスタＭ２１がオンすると、そのドレイン電圧は入力電圧ＶＩＮとなり、したがってハイレベルとなる。検出トランジスタＭ２１のドレイン電圧を第１過電流検出（ＯＣＰ）信号ＳＯＣＰ１と称する。
【００５６】
パルス変調器２１０は、第１ＯＣＰ信号ＳＯＣＰ１がハイレベルとなったこと、すなわち検出トランジスタＭ２１がオンしたことを条件として、スイッチングトランジスタＭ１および同期整流トランジスタＭ２のスイッチングを停止してもよい（ラッチ停止）。
【００５７】
過電流保護回路２４０は、第１過電流検出回路２４２に加えて、第２過電流検出回路２５０および判定回路２５２をさらに備える。第２過電流検出回路２５０は、電流センス信号ＶＣＳを入力電圧ＶＩＮより所定電圧幅ＶＴＨ低いしきい値電圧ＶＯＣＰと比較し、電流センス信号ＶＣＳの方が低いときに第２過電流検出信号（第２ＯＣＰ信号）ＳＯＣＰ２をアサート（たとえばハイレベル）する。
ＶＯＣＰ＝ＶＩＮ−ＶＴＨ
ＶＣＳ＝ＶＩＮ−Ｋ×ＲＯＮ×ＩＭ１
【００５８】
第２過電流検出回路２５０による過電流しきい値ＩＯＣＰ２は、
ＩＯＣＰ２＝ＶＴＨ／（Ｋ×ＲＯＮ）
となる。
【００５９】
パルス変調器２１０は、第２ＯＣＰ信号ＳＯＣＰ２のアサートに応答してパルスバイパルスの過電流保護を行う。第１ＯＣＰ信号ＳＯＣＰ１にもとづくラッチ停止保護が、第２ＯＣＰ信号ＳＯＣＰ２にもとづくパルスバイパルスの保護をさまたげないように、
ＩＯＣＰ１＞ＩＯＣＰ２
を満たすように、言い換えればＶＧＳ（ｔｈ）＞ＶＴＨとなるように回路パラメータが選択される。パルスバイパルスの過電流保護では高精度な電圧比較が要求されるため、第２過電流検出回路２５０は、電圧コンパレータを用いて構成される。
【００６０】
判定回路２５２は、第２ＯＣＰ信号ＳＯＣＰ２にもとづいて定常的な過電流状態か否かを判定し、定常的な過電流状態と判定すると、過電流判定信号（ＯＣＰ＿ＤＥＴ信号）をアサート（たとえばハイレベル）する。パルス変調器２１０は、ＯＣＰ＿ＤＥＴ信号のアサートに応答して、スイッチングトランジスタＭ１および同期整流トランジスタＭ２のスイッチングを停止する（ラッチ停止保護）。
【００６１】
たとえば判定回路２５２は、第２ＯＣＰ信号ＳＯＣＰ２のアサートが、所定サイクル数内に所定の判定回数を超えて発生すると、過電流状態と判定してＯＣＰ＿ＤＥＴ信号をアサートする。これにより、第２ＯＣＰ信号ＳＯＣＰ２が間欠的にアサートされる持続的な過電流状態を確実に検出し、適切な保護を図ることができる。
【００６２】
別の実施例において判定回路２５２は、第２ＯＣＰ信号ＳＯＣＰ２のアサートが、所定回数、連続して発生すると、過電流状態と判定してＯＣＰ＿ＤＥＴ信号をアサートしてもよい。
【００６３】
制御回路２００は、第１ＯＣＰ信号ＳＯＣＰ１のアサート、あるいは過電流判定信号ＯＣＰ＿ＤＥＴ信号のアサートを、フラグピン（不図示）を介して、外部のコントローラに通知してもよい。
【００６４】
以上がＤＣ／ＤＣコンバータ１００の構成である。続いてその動作を説明する。
【００６５】
図４は、図３のＤＣ／ＤＣコンバータ１００の動作波形図である。図４は、ＳＷ端子ショートが発生したときの動作を表す。ＳＷ端子ショートが発生すると、ドレイン電流ＩＭ１は急速に増大していく。第１過電流検出回路２４２の応答遅延をτＤＥＬＡＹ１、第２過電流検出回路２５０の応答遅延をτＤＥＬＡＹ２とする。詳しくは後述するように、τＤＥＬＡＹ１＜τＤＥＬＡＹ２が成り立っており、第１過電流検出回路２４２の方が第２過電流検出回路２５０よりも高速である。
【００６６】
比較のために、第２過電流検出回路２５０のみを用いた場合のパルスバイパルスの過電流保護を一点鎖線で示す。一点鎖線で示すドレイン電流ＩＭ１は、非常に大きな電流レベルＩＰＥＡＫ２まで跳ね上がる。
【００６７】
実線は、第１過電流検出回路２４２による過電流保護を表す。第１過電流検出回路２４２は、ＩＯＣＰ１＜ＩＭ１となってから遅延時間τＤＥＬＡＹ１の経過後に、スイッチングトランジスタＭ１をターンオフすることができる。
【００６８】
以上がＤＣ／ＤＣコンバータ１００の動作である。
ＤＣ／ＤＣコンバータ１００によれば、ドレイン電流ＩＭ１のピーク値ＩＰＥＡＫ１を、パルスバイパルスの過電流保護のピーク値ＩＰＥＡＫ２よりも低くすることができる。
【００６９】
第１過電流検出回路２４２が高速である理由を説明する。第１の理由は、大きな遅延要素である電圧コンパレータを用いず、ＭＯＳＦＥＴ（Ｍ２１）を電圧比較の手段として利用しているからである。
【００７０】
第２の理由は、電流センス信号ＶＣＳとして、入力電圧ＶＩＮを基準としてドレイン電流ＩＭ１と負相関を有する信号を利用しているからである。従来の制御回路では、電流センス回路は、入力電圧ＶＩＮを基準としてドレイン電流ＩＭ１と負の相関を有する信号を、接地電圧を基準としてドレイン電流ＩＭ１と正の相関を有する信号に変換した後に、しきい値電圧ＶＯＣＰと比較していた。この基準／極性変換処理には、エラーアンプ（演算増幅器）が用いられるため、従来では電流センス回路における遅延が大きかった。本実施の形態では、この基準／極性変換処理が不要であるため、電流センス回路２４４における遅延を小さくできる。
【００７１】
これらの２つの理由により、第１過電流検出回路２４２の高速応答性が実現されている。
【００７２】
なお、本実施の形態では、第２過電流検出回路２５０の応答速度も、従来より高速化されている。なぜなら第２過電流検出回路２５０は、電流センス回路２４４が生成する電流センス信号ＶＣＳを参照しており、したがって基準／極性変換処理が不要だからである。
【００７３】
本発明は、図３のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や変形例を説明する。
【００７４】
図５は、第１過電流検出回路２４２の構成例を示す回路図である。スイッチ素子２４５は、第１トランジスタＭ３１およびインバータ２４７を含む。第１トランジスタＭ３１はＮチャンネルＭＯＳＦＥＴである。インバータ２４７はハイサイドパルスＳＨを反転し、第１トランジスタＭ３１のゲートに供給する。
【００７５】
第１インピーダンス素子２４６としては抵抗を用いてもよいが、第１トランジスタＭ３１と同様に、ＭＯＳＦＥＴであることが好ましい。図５では、第１インピーダンス素子２４６は第２トランジスタＭ３２を含む。第２トランジスタＭ３２はＰチャンネルＭＯＳＦＥＴであり、そのゲートは第２トランジスタＭ３２がスイッチングトランジスタＭ１のオン、オフにかかわらず固定的にオンするようバイアスされている。たとえばバイアス電圧ＶＢＩＡＳはスイッチングトランジスタＭ１のゲート電圧のローレベルと等しくてもよい。
【００７６】
図５のように、第１インピーダンス素子２４６とスイッチ素子２４５を両方、ＭＯＳＦＥＴで構成することにより、プロセスばらつきや温度変動に対して、定数Ｋのばらつき、変動を小さくできる。
【００７７】
過電流保護の変形例を説明する。図４の保護動作では、第１ＯＣＰ信号ＳＯＣＰ１が１回アサートされると、直ちにスイッチングが停止する。したがって制御回路２００のアプリケーション（たとえば劣悪なノイズ環境）によっては、ＳＷ端子ショートが生じていないにもかかわらず、ノイズの影響で検出トランジスタＭ２１がターンオンし、過電流状態を誤検出するおそれがある。
【００７８】
図６は、変形例に係る過電流保護回路２４０Ａの回路図である。過電流保護回路２４０Ａは、第１ＯＣＰ信号ＳＯＣＰ１がアサートされ（検出トランジスタＭ２１がオンし）、かつ第２ＯＣＰ信号ＳＯＣＰ２がアサートされたときに、スイッチングトランジスタＭ１のスイッチングを停止する（ラッチ停止）。たとえば過電流保護回路２４０Ａは、図３の過電流保護回路２４０に加えて論理ゲート２５４を含む。論理ゲート２５４は、ＳＯＣＰ１とＳＯＣＰ２の論理積ＳＯＣＰを生成し、それらが両方アサートされたときに、ラッチ停止のトリガを発生する。
【００７９】
図７（ａ）、（ｂ）は、図６の過電流保護回路２４０Ａの動作波形図である。図７（ａ）は、ノイズが発生する環境の動作を示す。図７（ａ）は、ＩＭ１＜ＩＯＣＰ２が成り立つ非過電流状態である。時刻ｔ０にノイズが検出トランジスタＭ２１のゲートに入力され、検出トランジスタＭ２１がターンオンすると、ＩＭ１＜ＩＯＣＰ１であるにもかかわらず、第１ＯＣＰ信号ＳＯＣＰ１がアサートされる。一方、第２ＯＣＰ信号ＳＯＣＰ２はローレベルを維持しているため、論理積の信号ＳＯＣＰはローレベルを維持する。したがって時刻ｔ０のノイズの影響により、スイッチングは停止しない。
【００８０】
図７（ｂ）は、ＳＷ端子ショートが生じた状態を示す。時刻ｔ０に、ドレイン電流ＩＭ１がしきい値ＩＯＣＰ２を超え、時刻ｔ１にドレイン電流ＩＭ１がしきい値ＩＯＣＰ１を超える。第１ＯＣＰ信号ＳＯＣＰ１は時刻ｔ１から短い遅延（図ではゼロとしている）でアサートされる。一方、第２ＯＣＰ信号ＳＯＣＰ２は時刻ｔ０から大きい遅延τ２の経過後にアサートされる。２つのＯＣＰ信号の論理積ＳＯＣＰは時刻ｔ１にアサートされ、論理積ＳＯＣＰのアサートをトリガとしてスイッチングが停止する。
【００８１】
このように、図６の過電流保護回路２４０Ａによればノイズの影響を抑制できる。
なお図７（ｂ）に示すように、この変形例では一見、応答速度が第２過電流検出回路２５０によって制約されており、第１過電流検出回路２４２の利点が損なわれているように見えるが、必ずしもそうではない。
第１過電流検出回路２４２を設けない場合、第２過電流検出回路２５０がＯＣＰ＿ＤＥＴ信号をアサートするまでの複数サイクルにわたり、ドレイン電流ＩＭ１がピーク電流ＩＰＥＡＫ２に達する状態が繰り返される。これに対して図７（ｂ）では、ドレイン電流ＩＭ１が１回だけピーク電流ＩＰＥＡＫ２に達した後に、スイッチングを停止でき、第１過電流検出回路２４２による高速応答性の利点を享受できている。
【００８２】
図８は、制御回路の構成例（２００Ａ）を示す回路図である。制御回路２００Ａは上側の電源プレーンと、下側の電源プレーンに分割されている。
【００８３】
内部電源２２０は、入力電圧ＶＩＮよりも所定電圧幅ΔＶ低い内部電源電圧ＶＲＥＧＢを生成する。上側電源プレーンは、入力ライン２０２および内部電源ライン２０４に挟まれており、入力電圧ＶＩＮを上側電源電圧、内部電源電圧ＶＲＥＧＢを下側電源電圧とする。過電流保護回路２４０およびハイサイドドライバ２３２は、上側電源プレーンに設けられる。
【００８４】
また内部電源２２０は、接地電圧ＶＧＮＤ（０Ｖ）よりΔＶ高い内部電源電圧ＶＲＥＧＡを生成する。パルス変調器２１０Ａ、オシレータ２６０、ローサイドドライバ２３４は、下側電源プレーンに設けられる。下側電源プレーンは、内部電源ライン２０６と接地ライン２０８に挟まれており、内部電源電圧ＶＲＥＧＡを上側電源電圧、接地ライン２０８の接地電圧ＶＧＮＤを下側電源電圧とする。たとえばＶＩＮ＝１２Ｖ、ＶＲＥＧＢ＝７Ｖ、ＶＲＥＧＡ＝５Ｖ、ＶＧＮＤ＝０Ｖであってもよい。
【００８５】
パルス変調器２１０Ａは、ピーク電流モードのパルス幅変調器である。パルス変調器２１０Ａは、エラーアンプ２１２、ＰＷＭコンパレータ２１４、スロープ補償器２１６、メインロジック２１８を備える。エラーアンプ２１２は、基準電圧ＶＲＥＦとフィードバック電圧ＶＦＢとの誤差を増幅し、誤差信号ＶＥＲＲを生成する。
【００８６】
過電流保護回路２４０の内部の電流センス回路２４４が生成した電流センス信号ＶＣＳは、レベルシフタ２１１によって、接地電圧基準でかつドレイン電流と正の相関を有する電流センス信号ＶＣＳ’に変換（レベルシフト）される。
【００８７】
スロープ補償器２１６は、レベルシフタ２２１を経由した電流センス信号ＶＣＳ’にスロープ信号ＶＳＬＯＰＥを重畳する。
【００８８】
ＰＷＭコンパレータ２１４は、誤差信号ＶＥＲＲと、スロープ補償後の電流センス信号ＶＣＳ"を比較し、電流センス信号ＶＣＳ"が誤差信号ＶＥＲＲとクロスすると、リセット信号ＳＲＥＳＥＴをアサート（たとえばハイレベル）する。メインロジック２１８は、リセット信号ＳＲＥＳＥＴのアサートに応答して、パルス信号ＳＰＷＭ（ハイサイドパルスＳＨ）を、スイッチングトランジスタＭ１のオフに対応するレベル（オフレベル、たとえばロー）に遷移させる。
【００８９】
オシレータ２６０は、所定の周波数のセット信号ＳＳＥＴを生成する。メインロジック２１８はセット信号ＳＳＥＴのエッジに応答して、パルス信号ＳＰＷＭを、スイッチングトランジスタＭ１のオンに対応するレベル（オンレベル、たとえばハイ）に遷移させる。またメインロジック２１８は、ローサイドパルスＳＬを生成する。ハイサイドパルスＳＨは、レベルシフタ２２２を経由して、ハイサイドドライバ２３２に供給される。
【００９０】
過電流保護回路２４０が生成したＯＣＰ信号ＳＯＣＰ１，ＳＯＣＰ２，ＯＣＰ＿ＤＥＴ信号は、レベルシフタ２２３を経由してメインロジック２１８に入力される。
【００９１】
以上が制御回路２００Ａの構成である。この制御回路２００Ａによれば、過電流保護回路２４０は上側電源プレーンに配置されており、下側電源プレーンとのレベルシフトや極性変換が不要であるため、高速に、ＯＣＰ信号ＳＯＣＰ１，ＳＯＣＰ２，ＯＣＰ＿ＤＥＴ信号を生成できる。
【００９２】
図９は、制御回路の別の構成例（２００Ｂ）を示す回路図である。この構成例２００Ｂでは、パルス変調器２１０Ｂの一部、ハイサイドドライバ２３２およびオシレータ２６０が上側電源プレーンに配置される。パルス変調器２１０Ｂの残りの一部とローサイドドライバ２３４は、下側電源プレーンに配置される。
【００９３】
誤差信号ＶＥＲＲは、レベルシフタ２２４によってＶＲＥＧＢ基準にレベルシフトされ、ＰＷＭコンパレータ２１４に供給される。ＰＷＭコンパレータ２１４は、レベルシフト後の誤差信号ＶＥＲＲと、スロープ補償後の電流センス信号ＶＣＳ’を比較し、電流センス信号ＶＣＳ’が誤差信号ＶＥＲＲとクロスすると、リセット信号ＳＲＥＳＥＴをアサート（たとえばハイレベル）する。メインロジック２１８は、リセット信号ＳＲＥＳＥＴのアサートに応答して、パルス信号ＳＰＷＭ（ハイサイドパルスＳＨ）を、スイッチングトランジスタＭ１のオフに対応するレベル（オフレベル、たとえばロー）に遷移させる
【００９４】
メインロジック２１８が生成したローサイドパルスＳＬは、レベルシフタ２２５によって、接地電圧ＶＧＮＤを基準とする電圧にレベルシフトされ、ローサイドドライバ２３４に入力される。
【００９５】
以上が制御回路２００Ｂの構成である。この制御回路２００Ｂでは、過電流保護回路２４０が生成した信号ＳＯＣＰ１，ＳＯＣＰ２，ＯＣＰ＿ＤＥＴ信号が、レベルシフタを経ずに、メインロジック２１８に入力され、スイッチングトランジスタＭ１がターンオフされる。したがって、レベルシフタに起因する遅延が発生しないため、さらに高速な過電流保護が可能となる。
【００９６】
また制御回路２００Ｂは、ピーク電流モードのフィードバックループも高速である。なぜなら、ピーク電流モードの制御で使用される電流センス信号ＶＣＳが、下側電源プレーンに送られず、上側電源プレーンでハイサイドパルスＳＨが生成されるからである。
【００９７】
（用途）
図１０は、ＤＣ／ＤＣコンバータ１００を備える車載電装機器３００のブロック図である。車載電装機器３００は、ＤＣ／ＤＣコンバータ１００に加えて、バッテリ３０２、マイコン３０４、負荷３０６を備える。バッテリ３０２は、たとえば１２Ｖ（あるいは２４Ｖ）のバッテリ電圧ＶＢＡＴを生成する。ＤＣ／ＤＣコンバータ１００はバッテリ電圧ＶＢＡＴを入力電圧ＶＩＮとして受け、負荷３０６に最適な電圧レベルを有する出力電圧ＶＯＵＴを生成する。負荷３０６は特に限定されず、各種ＥＣＵ（Electronic Control Unit）、オーディオ回路、カーナビゲーションシステムなどが例示される。マイコン３０４は、車載電装機器３００を統合的に制御するホストプロセッサであり、制御回路２００に対してＥＮ信号を出力する。また、制御回路２００のＦＬＧ端子を監視し、ＯＣＰ＿ＤＥＴ信号のアサートを検出すると、適切な保護処理を実行する。
【００９８】
車載電装機器３００には、電子機器よりもさらに高い信頼性が要求される。実施の形態に係るＤＣ／ＤＣコンバータ１００は、車載電装機器３００など高い信頼性が要求される用途に好適である。
【００９９】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【０１００】
（第１変形例）
実施の形態ではスイッチングトランジスタＭ１や同期整流トランジスタＭ２がＭＯＳＦＥＴである場合を説明したが、本発明はそれには限定されず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。
【０１０１】
（第２変形例）
第１過電流検出回路２４２は、ＭＯＳＦＥＴのゲートソース間しきい値電圧ＶＧＳ（ｔｈ）を利用するため、電圧コンパレータに比べて検出精度が劣るが、しきい値ＶＧＳ（ｔｈ）やスイッチングトランジスタＭ１のオン抵抗ＲＯＮを注意深く設計すれば、高精度な電圧比較も可能である。
【０１０２】
実施の形態では、検出トランジスタＭ２１がひとつであったが、複数のトランジスタをカスコード接続（縦積み）して構成してもよい。これにより、段数に応じてしきい値を最適化できる。
【０１０３】
（第３変形例）
実施の形態では、第１過電流検出回路２４２によるＳＷ端子ショートの保護を説明したが、第１過電流検出回路２４２の保護対象はそれに限定されず、当然に出力ショートの保護などにも有効である。
【０１０４】
（第４変形例）
パルス変調器２１０の制御方式は、ピーク電流モードには限定されず、過電流保護回路２４０はその他の制御方式との組み合わせにおいても有用である。
【０１０５】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【０１０６】
Ｍ１…スイッチングトランジスタ、Ｌ１…インダクタ、Ｃ１…出力キャパシタ、Ｍ２…同期整流トランジスタ、Ｍ２１…検出トランジスタ、１００…ＤＣ／ＤＣコンバータ、１０２…入力端子、１０４…出力端子、１１０…出力回路、２００…制御回路、２０２…入力ライン、２０４…内部電源ライン、２１０…パルス変調器、２１２…エラーアンプ、２１４…ＰＷＭコンパレータ、２１６…スロープ補償器、２１８…メインロジック、２２０…内部電源、２２２…、２３２…ハイサイドドライバ、２３４…ローサイドドライバ、２４０…過電流保護回路、２４２…第１過電流検出回路、２４４…電流センス回路、２４５…スイッチ素子、２４６…第１インピーダンス素子、２４８…第２インピーダンス素子、２５０…第２過電流検出回路、２５２…判定回路、２６０…オシレータ、３００…車載電装機器、３０２…バッテリ、３０４…マイコン、３０６…負荷、ＳＰＷＭ…パルス信号。
【図１】
2018129909.tif 000003
【図２】
2018129909.tif 000004
【図３】
2018129909.tif 000005
【図４】
2018129909.tif 000006
【図５】
2018129909.tif 000007
【図６】
2018129909.tif 000008
【図７】
2018129909.tif 000009
【図８】
2018129909.tif 000010
【図９】
2018129909.tif 000011
【図１０】
2018129909.tif 000012