(57)【要約】【課題】基準電流値の信頼性が高い基準電流生成回路を提供する。【解決手段】基準電流生成回路は、電源電圧Ｖｃｃを基準電流Ｉｒｅｆに変換する電圧／電流変換部（１）と、基準電流が上限値を超えているか否かを判定する第１判定部（２，３）と、基準電流が下限値を下回っているか否かを判定する第２判定部（４，５）と、電圧／電流変換部を制御する制御部（６）と、を有する。制御部（６）は、第１判定部によって基準電流が上限値を超えていると判定されたときに基準電流を減少させ、第２判定部によって基準電流が下限値を下回っていると判定されたときに基準電流を増加させるように、電圧／電流変換部を制御する。【選択図】図１
2018097476.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧を基準電流に変換する電圧／電流変換部と、
前記基準電流が上限値を超えているか否かを判定する第１判定部と、
前記基準電流が下限値を下回っているか否かを判定する第２判定部と、
前記電圧／電流変換部を制御する制御部と、を有し、
前記制御部は、前記第１判定部によって前記基準電流が前記上限値を超えていると判定されたときに前記基準電流を減少させ、前記第２判定部によって前記基準電流が前記下限値を下回っていると判定されたときに前記基準電流を増加させるように、前記電圧／電流変換部を制御することを特徴とする基準電流生成回路。
【請求項２】
前記第１判定部によって前記基準電流が前記上限値を超えていると判定されたときに、異常を通知する通知信号を出力し、前記第２判定部によって前記基準電流が前記下限値を下回っていると判定されたときにも、前記通知信号を出力する請求項１に記載の基準電流生成回路。
【請求項３】
前記電圧／電流変換部は、前記基準電流が流れる可変抵抗を含み、
前記制御部は、前記可変抵抗の抵抗値を制御する請求項１又は請求項２に記載の基準電流生成回路。
【請求項４】
前記電圧／電流変換部は、前記基準電圧を昇圧又は降圧する電圧変換部を含み、
前記制御部は、前記電圧変換部の昇圧比又は降圧比を制御する請求項１〜３のいずれか一項に記載の基準電流生成回路。
【請求項５】
前記電圧／電流変換部は、カレントミラー回路を含み、
前記制御部は、前記カレントミラー回路のミラー比を制御する請求項１〜４のいずれか一項に記載の基準電流生成回路。
【請求項６】
前記制御部は、前記第１判定部によって前記基準電流が前記上限値を超えていると判定されたときに前記基準電流を、前記上限値から前記下限値を引いて得られる第１の値より小さく且つ前記第１の値を２で除して得られる第２の値より大きい減少量で減少させ、前記第２判定部によって前記基準電流が前記下限値を下回っていると判定されたときに前記基準電流を、前記第１の値より小さく且つ前記第２の値より大きい増加量で増加させるように、前記電圧／電流変換部を制御する請求項１〜５のいずれか一項に記載の基準電流生成回路。
【請求項７】
請求項１〜６のいずれか一項に記載の基準電流生成回路と、
電源電圧が印加される端子と、
前記電源電圧から前記基準電圧を生成する基準電圧生成回路と、
前記基準電流生成回路から出力される前記基準電流を用いて動作する動作回路と、を有することを特徴とする半導体集積回路。
【請求項８】
前記動作回路は、前記基準電流の所定倍の電流によって充電されるコンデンサを含む請求項７に記載の半導体集積回路。
【請求項９】
前記動作回路は、前記基準電流の所定倍の駆動電流を生成する駆動電流源を含む請求項７又は請求項８に記載の半導体集積回路。
【請求項１０】
請求項７〜９のいずれか一項に記載の半導体集積回路を有することを特徴とする車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電流を生成する基準電流生成回路並びにこれを用いた半導体集積回路及び車両に関する。
【背景技術】
【０００２】
特許文献１では、バンドギャップリファレンスを用いて基準電流を発生させる基準電流回路に異常が発生したか否かを監視できる異常監視回路が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−２０７２０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１で提案されている異常監視回路は、基準電流回路に異常が発生したことを把握することしかできない。このため、基準電流回路を修理又は交換する以外に基準電流回路に発生した異常を解消する術がなかった。
【０００５】
本発明は、上記の状況に鑑み、基準電流値の信頼性が高い基準電流生成回路並びにこれを用いた半導体集積回路及び車両を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本明細書中に開示されている基準電流生成回路は、基準電圧を基準電流に変換する電圧／電流変換部と、前記基準電流が上限値を超えているか否かを判定する第１判定部と、前記基準電流が下限値を下回っているか否かを判定する第２判定部と、前記電圧／電流変換部を制御する制御部と、を有し、前記制御部は、前記第１判定部によって前記基準電流が前記上限値を超えていると判定されたときに前記基準電流を減少させ、前記第２判定部によって前記基準電流が前記下限値を下回っていると判定されたときに前記基準電流を増加させるように、前記電圧／電流変換部を制御する構成（第１の構成）である。
【０００７】
また、上記第１の構成の基準電流生成回路において、前記第１判定部によって前記基準電流が前記上限値を超えていると判定されたときに、異常を通知する通知信号を出力し、前記第２判定部によって前記基準電流が前記下限値を下回っていると判定されたときにも、前記通知信号を出力する構成（第２の構成）であってもよい。
【０００８】
また、上記第１または第２の構成の基準電流生成回路において、前記電圧／電流変換部は、前記基準電流が流れる可変抵抗を含み、前記制御部は、前記可変抵抗の抵抗値を制御する構成（第３の構成）であってもよい。
【０００９】
また、上記第１〜第３いずれかの構成の基準電流生成回路において、前記電圧／電流変換部は、前記基準電圧を昇圧又は降圧する電圧変換部を含み、前記制御部は、前記電圧変換部の昇圧比又は降圧比を制御する構成（第４の構成）であってもよい。
【００１０】
また、上記第１〜第４いずれかの構成の基準電流生成回路において、前記電圧／電流変換部は、カレントミラー回路を含み、前記制御部は、前記カレントミラー回路のミラー比を制御する構成（第５の構成）であってもよい。
【００１１】
また、上記第１〜第５いずれかの構成の基準電流生成回路において、前記制御部は、前記第１判定部によって前記基準電流が前記上限値を超えていると判定されたときに前記基準電流を、前記上限値から前記下限値を引いて得られる第１の値より小さく且つ前記第１の値を２で除して得られる第２の値より大きい減少量で減少させ、前記第２判定部によって前記基準電流が前記下限値を下回っていると判定されたときに前記基準電流を、前記第１の値より小さく且つ前記第２の値より大きい増加量で増加させるように、前記電圧／電流変換部を制御する構成（第６の構成）であってもよい。
【００１２】
本明細書中に開示されている半導体集積回路は、上記第１〜第６いずれかの構成の基準電流生成回路と、電源電圧が印加される端子と、前記電源電圧から前記基準電圧を生成する基準電圧生成回路と、前記基準電流生成回路から出力される前記基準電流を用いて動作する動作回路と、を有する構成（第７の構成）である。
【００１３】
また、上記第７の構成の半導体集積回路において、前記動作回路は、前記基準電流の所定倍の電流によって充電されるコンデンサを含む構成（第８の構成）であってもよい。
【００１４】
また、上記第７または第８の構成の半導体集積回路において、前記動作回路は、前記基準電流の所定倍の駆動電流を生成する駆動電流源を含む構成（第９の構成）であってもよい。
【００１５】
本明細書中に開示されている車両は、上記第７〜第９いずれかの構成の半導体集積回路を有する構成（第１０の構成）である。
【発明の効果】
【００１６】
本明細書中に開示されている基準電流生成回路、半導体集積回路、及び車両によれば、基準電流値の信頼性を高めることができる。
【図面の簡単な説明】
【００１７】
【図１】基準電圧生成回路の一構成例を示す図
【図２】図１に示す基準電圧生成回路の第１具体例を示す図
【図３】可変抵抗の一構成例を示す図
【図４】図１に示す基準電圧生成回路の第２具体例を示す図
【図５】図１に示す基準電圧生成回路の第３具体例を示す図
【図６】スロープ回路の概略構成例を示す図
【図７】オペアンプの概略構成例を示す図
【図８】電源装置の一構成例を示す図
【図９】電源装置の他の構成例を示す図
【図１０】電源装置が搭載される車両の外観図
【発明を実施するための形態】
【００１８】
図１は、基準電圧生成回路の一構成例を示す図である。図１に示す基準電圧生成回路は、可変電流源１と、センス抵抗Ｒｓと、定電圧源２及びコンパレータ３によって構成される第１判定部と、定電圧源４及びコンパレータ５によって構成される第２判定部と、制御部６と、を有する。
【００１９】
可変電流源１は電源電圧Ｖｃｃを基準電流Ｉｒｅｆに変換する。センス抵抗Ｒｓは可変電流源１に直列接続される。センス抵抗Ｒｓの両端電圧は可変電流源１から出力される基準電流Ｉｒｅｆに比例する。
【００２０】
第１判定部は、基準電流Ｉｒｅｆが上限値を超えているか否かを判定する。定電圧源２は第１バイアス電圧ＶＢ１を生成する。第１バイアス電圧ＶＢ１の値は基準電流Ｉｒｅｆの上限値に基づいて設定される。センス抵抗Ｒｓの両端電圧ＶＲ１は、定電圧源２によって第１バイアス電圧ＶＢ１だけ差し引かれてからコンパレータ３に供給される。コンパレータ３は、非反転入力端（＋）に印加される電圧と反転入力端（−）に印加される電圧を比較して比較信号を生成する。入力電圧（ＶＲ１−ＶＢ１）が正であればコンパレータ３の比較信号はハイレベルになり、入力電圧（ＶＲ１−ＶＢ１）が正でなければコンパレータ３の比較信号はローレベルになる。つまり、第１判定部は、基準電流Ｉｒｅｆが上限値を超えていると判定した場合にコンパレータ３からハイレベルの信号を出力し、基準電流Ｉｒｅｆが上限値を超えていないと判定した場合にコンパレータ３からローレベルの信号を出力する。コンパレータ３の比較信号は制御部６に供給されるとともに基準電圧生成回路の外部にも出力される。基準電圧生成回路の外部に出力されるコンパレータ３のハイレベルの比較信号は異常を通知する通知信号Ｓ１となる。
【００２１】
第２判定部は、基準電流Ｉｒｅｆが下限値を下回っているか否かを判定する。定電圧源４は第２バイアス電圧ＶＢ２を生成する。第２バイアス電圧ＶＢ２の値は基準電流Ｉｒｅｆの下限値に基づいて設定される。センス抵抗Ｒｓの両端電圧ＶＲ１は、定電圧源２によって第２バイアス電圧ＶＢ２だけ差し引かれてからコンパレータ５に供給される。コンパレータ５は、非反転入力端（＋）に印加される電圧と反転入力端（−）に印加される電圧を比較して比較信号を生成する。入力電圧（ＶＲ１−ＶＢ２）が正であればコンパレータ５の比較信号はローレベルになり、入力電圧（ＶＲ１−ＶＢ２）が正でなければコンパレータ５の比較信号はハイレベルになる。つまり、第２判定部は、基準電流Ｉｒｅｆが下限値を下回っていると判定した場合にコンパレータ５からハイレベルの信号を出力し、基準電流Ｉｒｅｆが下限値を下回っていないと判定した場合にコンパレータ５からローレベルの信号を出力する。コンパレータ５の比較信号は制御部６に供給されるとともに基準電圧生成回路の外部にも出力される。基準電圧生成回路の外部に出力されるコンパレータ５のハイレベルの比較信号は異常を通知する通知信号Ｓ２となる。
【００２２】
制御部６は、コンパレータ３からハイレベルの比較信号を受け取ると、基準電流Ｉｒｅｆを減少させるように可変電流源１を制御する。基準電流Ｉｒｅｆを減少させる制御手法はどのような手法であっても構わないが、例えば、基準電流Ｉｒｅｆの上限値から基準電流Ｉｒｅｆの下限値を引いて得られる第１の値より小さく且つ第１の値を２で除して得られる第２の値より大きい減少量で減少させるとよい。第１の値より小さく第２の値より大きい減少量で減少させることにより、上限値と下限値の平均値以下であり下限値以上である範囲に基準電流Ｉｒｅｆがほぼ収まるように調整することができる。基準電流Ｉｒｅｆが上限値を超えた場合、基準電流Ｉｒｅｆが増加した原因を取り除かない限り一旦基準電流Ｉｒｅｆを減少させても基準電流Ｉｒｅｆが再度増加する可能性が高い。このため、上記の調整を実施して基準電流Ｉｒｅｆが再び上限値を超え難くすることが望ましい。
【００２３】
制御部６は、コンパレータ５からハイレベルの比較信号を受け取ると、基準電流Ｉｒｅｆを増加させるように可変電流源１を制御する。基準電流Ｉｒｅｆを増加させる制御手法はどのような手法であっても構わないが、例えば、基準電流Ｉｒｅｆの上限値から基準電流Ｉｒｅｆの下限値を引いて得られる第１の値より小さく且つ第１の値を２で除して得られる第２の値より大きい増加量で増加させるとよい。第１の値より小さく第２の値より大きい増加量で増加させることにより、上限値と下限値の平均値以上であり上限値以下である範囲に基準電流Ｉｒｅｆがほぼ収まるように調整することができる。基準電流Ｉｒｅｆが下限値を下回った場合、基準電流Ｉｒｅｆが減少した原因を取り除かない限り一旦基準電流Ｉｒｅｆを増加させても基準電流Ｉｒｅｆが再度減少する可能性が高い。このため、上記の調整を実施して基準電流Ｉｒｅｆが再び下限値を下回り難くすることが望ましい。
【００２４】
以上説明した基準電圧生成回路によると、基準電流Ｉｒｅｆが下限値以上であって上限値以下になるように調整されるので、基準電流値の信頼性を高めることができる。なお、基準電流Ｉｒｅｆの所定倍の電流は、例えば図１中に示すＮチャネル型ＭＯＳ電界効果トランジスタ（以下ＮＭＯＳトランジスタと称す）Ｑ１〜Ｑ４によって構成されるカレントミラー回路によって他の回路に供給され、他の回路で利用される。
【００２５】
＜基準電圧生成回路の第１具体例＞
図２は、図１に示す基準電圧生成回路の第１具体例である。図２において図１と同一の部分には同一の符号を付し詳細な説明を省略する。
【００２６】
本具体例において、可変電流源１は、プリレギュレータ１１及び可変抵抗ＶＲ１１によって構成される。プリレギュレータ１１は、電源電圧Ｖｃｃの供給を受けて、定電圧である参照電圧Ｖｒｅｆを生成する。可変抵抗ＶＲ１１は、参照電圧Ｖｒｅｆを基準電流Ｉｒｅｆに変換する。
【００２７】
可変抵抗ＶＲ１１は、例えば図３に示すように抵抗Ｒ１〜Ｒ４を直列接続し、各抵抗Ｒ１〜Ｒ４に各スイッチＳＷ１〜ＳＷ４を並列接続した構成にすることができる。図３に示す構成の場合、例えば抵抗Ｒ１〜Ｒ４の抵抗値の比を２０：２１：２２：２３にすると、可変抵抗３の抵抗値を等ピッチで２４段階変化させることができる。この場合、制御部６は、各スイッチＳＷ１〜ＳＷ４をオン／オフ制御することで、可変抵抗ＶＲ１１の抵抗値ひいては基準電流Ｉｒｅｆを制御する。
【００２８】
＜基準電圧生成回路の第２具体例＞
図４は、図１に示す基準電圧生成回路の第２具体例である。図４において図１と同一の部分には同一の符号を付し詳細な説明を省略する。
【００２９】
本具体例において、可変電流源１は、バンドギャップ基準電圧回路１２と、非反転増幅回路と、抵抗Ｒ１１とによって構成される。バンドギャップ基準電圧回路１２は、電源電圧Ｖｃｃの供給を受けて、定電圧である参照電圧Ｖｒｅｆを生成する。
【００３０】
非反転増幅回路は、参照電圧Ｖｒｅｆを昇圧した電圧Ｖ１を生成し、電圧Ｖ１を抵抗Ｒ１１に供給する。非反転増幅回路は、オペアンプ１３と、可変抵抗ＶＲ１２及びＶＲ１３とによって構成される。非反転増幅回路の増幅率（昇圧比）は、可変抵抗ＶＲ１２と可変抵抗ＶＲ１３との抵抗値の比率に応じて決まる。抵抗Ｒ１１は、電圧Ｖ１を基準電流Ｉｒｅｆに変換する。
【００３１】
可変抵抗ＶＲ１２及びＶＲ１３はそれぞれ、例えば図３に示すように抵抗Ｒ１〜Ｒ４を直列接続し、各抵抗Ｒ１〜Ｒ４に各スイッチＳＷ１〜ＳＷ４を並列接続した構成にすることができる。この場合、制御部６は、各スイッチＳＷ１〜ＳＷ４をオン／オフ制御することで、非反転増幅回路の増幅率（昇圧比）ひいては基準電流Ｉｒｅｆを制御する。
【００３２】
なお、非反転増幅回路の代わりに減衰回路を設けて減衰回路の減衰率（降圧比）を制御するようにしてもよい。
【００３３】
＜基準電圧生成回路の第３具体例＞
図５は、図１に示す基準電圧生成回路の第３具体例である。図５において図１と同一の部分には同一の符号を付し詳細な説明を省略する。
【００３４】
本具体例において、可変電流源１は、バンドギャップ基準電圧回路１２と、抵抗Ｒ１１と、第１カレントミラー回路と、第２カレントミラー回路とによって構成される。
【００３５】
バンドギャップ基準電圧回路１２は、電源電圧Ｖｃｃの供給を受けて、定電圧である参照電圧Ｖｒｅｆを生成する。抵抗Ｒ１１は、参照電圧Ｖｒｅｆを電流Ｉ１に変換する。
【００３６】
第１カレントミラー回路は、ＮＭＯＳトランジスタＱ１１〜Ｑ１７によって構成される。第１カレントミラー回路は、抵抗Ｒ１１から出力される電流Ｉ１の所定倍の電流Ｉ２を生成する。ＮＭＯＳトランジスタＱ１５〜Ｑ１７はスイッチとして機能している。ＮＭＯＳトランジスタＱ１５〜Ｑ１７のうちオン状態であるトランジスタの個数が多いほど、電流Ｉ１の電流値に対する電流Ｉ２の電流値の比率が大きくなる。
【００３７】
第２カレントミラー回路は、Ｐチャネル型ＭＯＳ電界効果トランジスタ（以下、ＰＭＯＳトランジスタと称す）Ｑ１８及びＱ１９によって構成される。第２カレントミラー回路は、第１カレントミラー回路に引き抜かれる電流Ｉ２の所定倍の電流を生成する。第２カレントミラー回路によって生成された電流が基準電流Ｉｒｅｆになる。
【００３８】
制御部６は、ＮＭＯＳトランジスタＱ１５〜Ｑ１７をオン／オフ制御することで、第１カレントミラー回路のミラー比ひいては基準電流Ｉｒｅｆを制御する。
【００３９】
＜スロープ回路及びオペアンプ＞
基準電圧生成回路によって生成された基準電流Ｉｒｅｆの所定倍の電流は、例えばスロープ回路、オペアンプ、ソフトスタート回路、発振回路などの各種アナログ回路で利用される。上記の各種アナログ回路は各種の半導体集積回路に搭載される。ここでは、スロープ回路の概略構成例を図６に示し、オペアンプの概略構成例を図７に示す。
【００４０】
図６に示すスロープ回路は、スイッチＳＷ２１〜ＳＷ２３と、コンデンサＣ２１及びＣ２２と、電圧電流変換回路２０によって構成される。コンデンサＣ２１は、スイッチＳＷ２１がオン状態でスイッチＳＷ２２がオフ状態であるときに、基準電圧Ｉｒｅｆの所定倍の充電電流ＩＣＲＧによって充電される。一方、コンデンサＣ２１は、スイッチＳＷ２１がオフ状態でスイッチＳＷ２２がオン状態であるときに、放電してリセット状態になる。
【００４１】
電圧電流変換回路２０はコンデンサＣ２１の充電電圧ＶＣＲＧを電流に変換して出力する。スイッチＳＷ２３がオフ状態のとき、電圧電流変換回路２０の出力電流によってコンデンサＣ２２が充電される。一方、スイッチＳＷ２３がオンのとき、コンデンサＣ２２は放電する。コンデンサＣ２２の充電電圧がスロープ電圧ＶＳＬＰとなる。
【００４２】
電圧電流変換回路２０では、抵抗Ｒ２１とＰＮＰトランジスタＱ２１の直列回路により電圧電流変換回路２０の入力電圧ＶＣＲＧに応じた電流が抵抗Ｒ２１を流れ、抵抗Ｒ２１とＰＮＰトランジスタＱ２１の接続ノードに電圧電流変換回路の入力電圧に応じた電圧が生成される。さらに、ＮＰＮトランジスタＱ２２と抵抗Ｒ２２の直列回路により抵抗Ｒ２１とＰＮＰトランジスタＱ２１の接続ノード電圧（電圧電流変換回路の入力電圧に応じた電圧）に応じた電流が抵抗Ｒ２１を流れる。そして、ＰＭＯＳトランジスタＱ２３及びＱ２４からなるカレントミラー回路によって、抵抗Ｒ２１を流れる電流に応じた電流（電圧電流変換回路２０の入力電圧Ｖに応じた電流）が電圧電流変換回路の出力電流として掃き出される。
【００４３】
図７に示すオペアンプは差動増幅回路及び出力回路を有している。差動増幅回路は、ＰＭＯＳトランジスタＱ３１及びＱ３２と、ＮＭＯＳトランジスタＱ３３及びＱ３４と、電流源として機能するＮＭＯＳトランジスタＱ３５とによって構成される。差動増幅回路の出力を増幅する出力回路は、ＰＭＯＳトランジスタＱ３６と、電流源として機能するＮＭＯＳトランジスタＱ３７とによって構成される。ＮＭＯＳトランジスタＱ３５として図１等に図示されているＮＭＯＳトランジスタＱ２を用い、ＮＭＯＳトランジスタＱ３７として図１等に図示されているＮＭＯＳトランジスタＱ３を用いるとよい。
【００４４】
＜電源装置＞
上記で説明した基準電流生成回路は例えば電源装置の一部品である電源用ＩＣに搭載される。図８は、基準電流生成回路を有するスイッチング電源装置の一構成例を示す図である。また、図９は、基準電流生成回路を有するＬＤＯ（Low Drop-Out regulator）の一構成例を示す図である。
【００４５】
図８に示すスイッチング電源装置は、スイッチング電源用ＩＣ１００を有する。
【００４６】
スイッチング電源用ＩＣ１００は、基準電圧生成部１０１と、定電圧源１０２と、エラーアンプ１０３と、発振回路１０４と、スロープ電圧生成部１０５と、ＰＷＭコンパレータ１０６と、ドライバ１０７と、基準電流生成回路１０８と、を集積化した半導体集積回路装置である。また、スイッチング電源用ＩＣ１００は、外部との電気的な接続を確立するために外部端子Ｔ１０１〜Ｔ１０５を有する。
【００４７】
コイルＬ１０１と、ＮＭＯＳトランジスタＱ１０１と、ダイオードＤ１０１と、出力コンデンサＣ１０１と、抵抗Ｒ１０１〜Ｒ１０３とが、スイッチング電源用ＩＣ１００に外部接続される。
【００４８】
電源電圧Ｖｃｃが外部端子Ｔ１０１に印加され、外部端子Ｔ１０２が接地される。電源電圧ＶｃｃがコイルＬ１０１の第１端に印加され、コイルＬ１０１の第２端はＮＭＯＳトランジスタＱ１０１のドレイン及びダイオードＤ１０１のアノードに接続される。ＮＭＯＳトランジスタＱ１０１のソースは電流検出用の抵抗Ｒ１０１を介して接地される。ＮＭＯＳトランジスタＱ１０１のゲートは外部端子Ｔ１０３に接続され、ＮＭＯＳトランジスタＱ１０１のソースは外部端子Ｔ１０４に接続される。
【００４９】
ダイオードＤ１０１のカソードは、出力コンデンサＣ１０１の第１端及び抵抗Ｒ１０２の第１端に接続される。出力コンデンサＣ１の第２端は接地される。抵抗Ｒ１０２の第２端は外部端子Ｔ１０５及び抵抗Ｒ１０３の第１端に接続される。抵抗Ｒ１０３の第２端は接地される。抵抗Ｒ１０２及びＲ１０３によって構成される分圧回路は、スイッチング電源装置の出力電圧ＶＯＵＴを分圧した帰還電圧ＶＦＢを生成し、その帰還電圧ＶＦＢを外部端子Ｔ１０５に供給する。
【００５０】
続いて、スイッチング電源用ＩＣ１００に集積化された回路ブロック毎の概要を説明する。
【００５１】
基準電圧生成部１０１は、外部端子Ｔ１０１に印加される電源電圧Ｖｃｃから基準電圧ＶＲＥＧを生成する。基準電圧ＶＲＥＧは他の回路ブロックの駆動電圧として用いられる。
【００５２】
定電圧源１０２は、参照電圧ＶＲＥＦを生成する。 エラーアンプ１０３は、非反転入力端（＋）に印加される参照電圧ＶＲＥＦと、反転入力端（−）に印加される帰還電圧ＶＦＢとの差分に応じた誤差電圧ＶＥＲＲを生成する。 
【００５３】
発振回路１０４はクロック信号ＣＫを生成する。スロープ電圧生成部１０５は、抵抗Ｒ１０１によって検出された電流に応じた三角波状または鋸波状のスロープ電圧ＶＳＬＰを、クロック信号ＣＫを用いて生成する。
【００５４】
ＰＷＭコンパレータ１０６は、反転入力端（−）に印加される誤差電圧ＶＥＲＲと非反転入力端（＋）に印加されるスロープ電圧ＶＳＬＰとを比較し、その比較結果に応じたＰＷＭ信号Ｓ１を生成する。
【００５５】
ドライバ１０７は、ＰＷＭ信号Ｓ１に応じてＮＭＯＳトランジスタＱ１のゲート信号を生成し外部端子Ｔ１０３に出力する。外部端子Ｔ１０３から出力されるゲート信号によってＮＭＯＳトランジスタＱ１はオン／オフ制御される。
【００５６】
基準電流生成回路１０８から出力される基準電流Ｉｒｅｆの所定倍の電流がエラーアンプ１０３、発振回路１０４、スロープ電圧生成部１０５、ＰＷＭコンパレータ１０６などで利用される。
【００５７】
図９に示すＬＤＯは、ＬＤＯ用ＩＣ２００を有する。
【００５８】
ＬＤＯ用ＩＣ２００は、基準電圧生成部２０１と、定電圧源２０２と、エラーアンプ２０３と、ＰＭＯＳトランジスタＱ２０１と、抵抗Ｒ２０１及びＲ２０２と、基準電流生成回路２０４と、を集積化した半導体集積回路装置である。また、ＬＤＯ用ＩＣ２００は、外部との電気的な接続を確立するために外部端子Ｔ２０１〜Ｔ２０３を有する。
【００５９】
出力コンデンサＣ２０１がＬＤＯ用ＩＣ２００に外部接続される。
【００６０】
電源電圧Ｖｃｃが外部端子Ｔ２０１に印加され、外部端子Ｔ２０２が接地される。出力コンデンサＣ２０１の第１端が外部端子Ｔ２０３に接続され、出力コンデンサＣ２０１の第２端が接地される。
【００６１】
続いて、ＬＤＯ用ＩＣ２００に集積化された回路ブロック毎の概要を説明する。
【００６２】
基準電圧生成部２０１は、外部端子Ｔ２０１に印加される電源電圧Ｖｃｃから基準電圧ＶＲＥＧを生成する。基準電圧ＶＲＥＧは他の回路ブロックの駆動電圧として用いられる。
【００６３】
ＰＭＯＳトランジスタＱ２０１は電源電圧Ｖｃｃを降圧した出力電圧ＶＯＵＴを生成して外部端子Ｔ０２３に出力する。抵抗Ｒ２０１及びＲ２０２によって構成される分圧回路は、出力電圧ＶＯＵＴを分圧した帰還電圧ＶＦＢを生成する。
【００６４】
定電圧源２０２は、参照電圧ＶＲＥＦを生成する。 エラーアンプ２０３は、非反転入力端（＋）に印加される帰還電圧ＶＦＢと、反転入力端（−）に印加される参照電圧ＶＲＥＦとの差分に応じた誤差電圧ＶＥＲＲを生成する。誤差電圧ＶＥＲＲはＰＭＯＳトランジスタＱ２０１のゲートに供給される。したがって、ＰＭＯＳトランジスタＱ２０１のオン抵抗が誤差電圧ＶＥＲＲによって調整される。
【００６５】
基準電流生成回路２０４から出力される基準電流Ｉｒｅｆの所定倍の電流がエラーアンプ２０３で利用される。
【００６６】
＜電源装置の用途例＞
上記した電源装置は、例えば図１０に示す車両Ｘ１０に搭載される。例えば、図８に示すスイッチング電源装置は、車両Ｘ１０に搭載されるＭＣＵ（Micro Control Unit）に電源電圧を供給する電源装置として用いることができる。例えば、図９に示すＬＤＯは、車両Ｘ１０に搭載される先進運転支援システム用のカメラ及びセンサに電源電圧を供給する電源装置として用いることができる。
【００６７】
＜留意点＞
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、図８では、スイッチング電源回路の出力段を昇圧型とした構成を例に挙げたが、出力段の構成はこれに限定されるものではなく、降圧型、昇降圧型、ＳＥＰＩＣ型のいずれにも容易に対応することが可能である。また、上述した第１具体例では抵抗値を調整し、上述した第２具体例では昇圧比を調整し、上述した第３具体例ではミラー比を調整したが、これらの調整は複数組み合わせて実施することができる。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【符号の説明】
【００６８】
１  可変電流源
２、４  定電圧源
３、５  コンパレータ
６  制御部
１１  プリレギュレータ
１２  バンドギャップ基準電圧回路
２０  電圧電流変換回路
１００  スイッチング電源用ＩＣ
２００  ＬＤＯ用ＩＣ
１０１、２０１    基準電圧生成部
１０２、２０２  定電圧源
１０３、２０３  エラーアンプ
１０４  発振回路
１０５  スロープ電圧生成部
１０６  ＰＷＭコンパレータ
１０７  ドライバ
１０８、２０４  基準電圧生成回路
Ｃ２１、Ｃ２２  コンデンサ
Ｃ１０１、Ｃ２０１  出力コンデンサ
Ｄ１０１  ダイオード
Ｌ１０１  コイル
Ｑ１〜Ｑ４、Ｑ１１〜Ｑ１７、Ｑ３３〜Ｑ３５、Ｑ３７、Ｑ１０１  ＮＭＯＳトランジスタ
Ｑ１８、Ｑ１９、Ｑ２３、Ｑ２４、Ｑ３１、Ｑ３２、Ｑ３６、Ｑ２０１  ＰＭＯＳトランジスタ
Ｑ２１  ＰＮＰトランジスタ
Ｑ２２  ＮＰＮトランジスタ
Ｒ１〜Ｒ４、Ｒ１１、Ｒ２１、Ｒ２２、Ｒ１０１〜Ｒ１０３、Ｒ２０１、Ｒ２０２  抵抗
Ｒｓ  センス抵抗
ＳＷ１〜ＳＷ４、ＳＷ２１〜ＳＷ２３  スイッチ
Ｔ１０１〜Ｔ１０５、Ｔ２０１〜Ｔ２０３  外部端子
ＶＲ１１〜ＶＲ１３  可変抵抗
Ｘ１０  車両
【図１】
2018097476.tif 000003
【図２】
2018097476.tif 000004
【図３】
2018097476.tif 000005
【図４】
2018097476.tif 000006
【図５】
2018097476.tif 000007
【図６】
2018097476.tif 000008
【図７】
2018097476.tif 000009
【図８】
2018097476.tif 000010
【図９】
2018097476.tif 000011
【図１０】
2018097476.tif 000012