(57)【要約】【課題】通信装置に量の多いデータを送信可能とすること。【解決手段】ターミナル２が備える、同期式シリアル通信回路のクロック出力端子ＳＣＫＯＵＴが、信号線４に接続され、ホストマシン３が備える、同期式シリアル通信回路のクロック入力端子ＳＣＫＩＮが、信号線４に接続されている。また、ターミナル３が備える、同期式シリアル通信回路のデータ出力端子ＳＤＯが、信号線５に接続され、ホストマシン３が備える、同期式シリアル通信回路のデータ入力端子ＳＤＩが、信号線５に接続されている。【選択図】図１
2018046347.tif 000002
【特許請求の範囲】
【請求項１】
通信装置が通信を行う通信システムであって、
前記通信装置は、
非同期式シリアル通信回路と、同期式シリアル通信回路と、を備え、
一方の前記通信装置が備える、前記非同期式シリアル通信回路の出力端子と、他方の前記通信装置が備える、前記非同期式シリアル通信回路の受信端子とは、第１信号線により接続され、
前記一方の通信装置が備える、前記非同期式シリアル通信回路の受信端子と、前記他方の通信装置が備える、前記非同期式シリアル通信回路の出力端子とは、第２信号線により接続され、
前記一方の通信装置が備える、前記同期式シリアル通信回路のクロック出力端子が、前記第１信号線、又は、前記第２信号線に接続され、
前記他方の通信装置が備える、前記同期式シリアル通信回路のクロック入力端子が、前記第１信号線、及び、前記第２信号線のうち、前記クロック出力端子が接続された信号線に接続され、
前記他方の通信装置が備える、前記同期式シリアル通信回路のデータ出力端子が、前記第１信号線及び前記第２信号線のうち、前記クロック入力端子が接続されていない信号線に接続され、
前記一方の通信装置が備える、前記同期式シリアル通信回路のデータ入力端子が、前記第１信号線、及び、前記第２信号線のうち、前記データ出力端子が接続された信号線に接続されていることを特徴とする通信システム。
【請求項２】
前記通信装置は、制御部をさらに備え、
前記一方の通信装置と、前記他方の通信装置と、が非同期式シリアル通信を行う場合、
前記一方の通信装置が備える前記制御部は、
前記同期式シリアル通信回路の機能を停止し、
前記クロック出力端子、及び、前記データ入力端子をハイインピーダンスとし、
前記非同期式シリアル通信回路の機能を有効にし、
前記他方の通信装置が備える前記制御部は、
前記同期式シリアル通信回路の機能を停止し、
前記クロック入力端子、及び、前記データ出力端子をハイインピーダンスとし、
前記非同期式シリアル通信回路の機能を有効にすることを特徴とする請求項１に記載の通信システム。
【請求項３】
前記一方の通信装置と、前記他方の通信装置と、が非同期式シリアル通信を行う場合、
前記他方の通信装置が備える前記制御部は、
第１特定データを前記同期式シリアル通信回路の前記データ出力端子より前記一方の通信装置に送信した後、前記同期式シリアル通信回路の機能を停止し、
前記クロック出力端子、及び、前記データ入力端子をハイインピーダンスとし、
前記非同期式シリアル通信回路の機能を有効にし、
前記一方の通信装置が備える前記制御部は、
前記第１特定データを前記同期式シリアル通信回路の前記データ入力端子より受信した場合、前記同期式シリアル通信回路の機能を停止し、
前記クロック出力端子、及び、前記データ入力端子をハイインピーダンスとし、
前記非同期式シリアル通信回路の機能を有効にすることを特徴とする請求項２に記載の通信システム。
【請求項４】
前記第１特定データは、文字が割り当てられていないコードであることを特徴とする請求項３に記載の通信システム。
【請求項５】
前記一方の通信装置と、前記他方の通信装置と、が同期式シリアル通信を行う場合、
前記一方の通信装置が備える前記制御部は、
前記非同期式シリアル通信回路の機能を停止し、
前記出力端子、及び、前記受信端子をハイインピーダンスとし、
前記同期式シリアル通信回路の機能を有効にし、
前記他方の通信装置が備える前記制御部は、
前記非同期式シリアル通信回路の機能を停止し、
前記出力端子、及び、前記受信端子をハイインピーダンスとし、
前記同期式シリアル通信回路の機能を有効にすることを特徴とする請求項２〜４のいずれか１項に記載の通信システム。
【請求項６】
前記一方の通信装置と、前記他方の通信装置と、が同期式シリアル通信を行う場合、
前記他方の通信装置の前記制御部は、
第２特定データを前記非同期式シリアル通信回路の前記出力端子より前記一方の通信装置に送信した後、前記非同期式シリアル通信回路の機能を停止し、
前記出力端子、及び、前記受信端子をハイインピーダンスとし、
前記同期式シリアル通信回路の機能を有効にし、
前記一方の通信装置の前記制御部は、
前記第２特定データを前記非同期式シリアル通信回路の前記受信端子より受信した場合、前記非同期式シリアル通信回路の機能を停止し、
前記出力端子、及び、前記受信端子をハイインピーダンスとし、
前記同期式シリアル通信回路の機能を有効にすることを特徴とする請求項５に記載の通信システム。
【請求項７】
前記第２特定データは、文字が割り当てられていないコードであることを特徴とする請求項６に記載の通信システム。
【請求項８】
通信装置が通信を行う通信システムであって、
一方の前記通信装置は、
非同期式シリアル通信回路を備え、
他方の前記通信装置は、
前記非同期式シリアル通信回路と、同期式シリアル通信回路と、を備え、
前記一方の前記通信装置が備える、前記非同期式シリアル通信回路の出力端子と、他方の前記通信装置が備える、前記非同期式シリアル通信回路の受信端子とは、第１信号線により接続され、
前記一方の通信装置が備える、前記非同期式シリアル通信回路の受信端子と、前記他方の通信装置が備える、前記非同期式シリアル通信回路の出力端子とは、第２信号線により接続され、
前記他方の通信装置が備える、前記同期式シリアル通信回路のデータ出力端子が、前記第２信号線に接続され、
前記他方の通信装置は、
前記第１信号線と前記同期式シリアル通信回路のクロック入力端子との間に接続され、前記一方の通信装置が備える、前記非同期式シリアル通信回路の出力端子より出力される信号の立ち上がり、又は、立ち下がりエッジからパルスを生成するパルス生成回路をさらに備えることを特徴とする通信システム。
【請求項９】
前記パルス生成回路は、
一方の入力端子が、前記第１信号線に接続され、
他方の入力端子が、遅延回路を介して、前記第１信号線に接続され、
出力端子が、前記同期式シリアル通信回路のクロック入力端子に接続された、ＸＮＯＲ回路であることを特徴とする請求項８に記載の通信システム。
【請求項１０】
請求項１〜９のいずれか１項に記載の通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＵＡＲＴ（非同期シリアル通信）で通信する通信システム、及び、通信装置に関する。
【背景技術】
【０００２】
シリアル通信の方式として、ＵＡＲＴ（非同期シリアル通信）というものがある（例えば、特許文献１参照。）。図５は、ＵＡＲＴの波形を示す図である。ＵＡＲＴにおいて、通信していないときは、信号線は、ハイレベルを保っている。通信開始時は、一定時間、信号線をローレベルにして、通信開始を知らせる（スタートビット）。その後、データを１ビットずつ順番に出力する。値が１のときは、ハイレベル、０のときは、ローレベルである。所定のビット数を送信すると（図５の例では、８ビット）、信号線を一定時間ハイレベルにする（ストップビット）。なお、ストップビットの前に、パリティビットが設けられる場合もあるが、ここでは、省略する。
【０００３】
スタートビット、ビット０〜ビット７、ストップビットの長さは、送信側と受信側とで取り決めして合わせる必要がある。各ビットの時間幅の逆数を、ボーレートという（単位は、baud：ボー）。例えば、ボーレートが９６００[baud]であれば、各ビットの時間幅は、１／９６００秒≒０．１０４ミリ秒となる。送信側と受信側とでボーレートを合わせておく必要があるが、１本の信号線で送信可能であり、また、双方向でも２本の信号線で通信可能であることから、ＵＡＲＴは、信号線を少なくしたい場合によく使用される。
【０００４】
しかしながら、ボーレートに合わせて送信、又は、受信をするための回路は、複雑である。また、高いボーレートを実現するためには、回路そのものに与えるクロックも高い周波数が必要である。一般には、ボーレートの８〜１６倍のクロックが必要であるとされる。例えば、１１５２００[baud]であれば、その１６倍のクロック、１．８４３２MHzが必要である。厳密に、この周波数でならなければならないわけではないが、送受信双方のボーレートの誤差を考慮すると、その誤差は、５％以内でなければならないとされている。マイクロコンピューターのマスタークロックは、このクロックとは無関係なクロックが使われるのが一般的なので（マイクロコンピューターの上限を使うなど）、マスタークロックを分周して、１．８４３２MHzに近いクロックを得る必要がある。分周器は、一般に、整数の分周比なので、１．８４３２MHzとマスタークロックとの間に、整数倍に近い関係がないと、誤差を５％以下にできない。
【０００５】
任意のマスタークロックとボーレートとを選んだ場合、誤差を少なくするには、分周比を大きくすればよい。逆に言えば、分周比が小さい場合、誤差が大きくなるマスタークロックとボーレートとの組み合わせが発生しやすくなり、望むボーレートが使用できない場合が増える。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−２９８４９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
以上説明したように、マイクロコンピューターのマスタークロックが低い場合、高いボーレートを作りにくいことになる。しかしながら、量の多いデータを送信するときには、ボーレートを高くしたいという要求がある。
【０００８】
本発明の目的は、通信装置に量の多いデータを送信可能とすることである。
【課題を解決するための手段】
【０００９】
第１の発明の通信システムは、通信装置が通信を行う通信システムであって、前記通信装置は、非同期式シリアル通信回路と、同期式シリアル通信回路と、を備え、一方の前記通信装置が備える、前記非同期式シリアル通信回路の出力端子と、他方の前記通信装置が備える、前記非同期式シリアル通信回路の受信端子とは、第１信号線により接続され、前記一方の通信装置が備える、前記非同期式シリアル通信回路の受信端子と、前記他方の通信装置が備える、前記非同期式シリアル通信回路の出力端子とは、第２信号線により接続され、前記一方の通信装置が備える、前記同期式シリアル通信回路のクロック出力端子が、前記第１信号線、又は、前記第２信号線に接続され、前記他方の通信装置が備える、前記同期式シリアル通信回路のクロック入力端子が、前記第１信号線、及び、前記第２信号線のうち、前記クロック出力端子が接続された信号線に接続され、前記他方の通信装置が備える、前記同期式シリアル通信回路のデータ出力端子が、前記第１信号線及び前記第２信号線のうち、前記クロック入力端子が接続されていない信号線に接続され、前記一方の通信装置が備える、前記同期式シリアル通信回路のデータ入力端子が、前記第１信号線、及び、前記第２信号線のうち、前記データ出力端子が接続された信号線に接続されていることを特徴とする。
【００１０】
本発明では、通信装置は、非同期式シリアル通信回路と、同期式シリアル通信回路と、を備える。これにより、量の多いデータを送信する場合は、同期式シリアル通信回路を用いて、同期式シリアル通信を行うことができる。クロック同期式のシリアル通信は、クロックに同期して通信するため、マスタークロックとの間に直接的な関係を考慮する必要がなく、高い通信速度を得ることができる。従って、本発明によれば、例えば、マイクロコンピューターのマスタークロックが低い場合であっても、量の多いデータを送信することができる。
【００１１】
ここで、一方の通信装置が備える、同期式シリアル通信回路のクロック出力端子が、第１信号線、又は、第２信号線に接続されている。また、他方の通信装置が備える、同期式シリアル通信回路のクロック入力端子が、第１信号線、及び、第２信号線のうち、クロック出力端子が接続された信号線に接続されている。従って、第１信号線、又は、第２信号線を用いて、クロックが送受信されるため、別の信号線を設ける必要がない。
【００１２】
また、他方の通信装置が備える、同期式シリアル通信回路のデータ出力端子が、第１信号線、又は、第２信号線のうち、クロック入力端子が接続されていない信号線に接続されている。また、一方の通信装置が備える、同期式シリアル通信回路のデータ入力端子が、第１信号線、及び、第２信号線のうち、データ出力端子が接続された信号線に接続されている。従って、第１信号線、又は、第２信号線を用いて、データが送受信されるため、別の信号線を設ける必要がない。
【００１３】
このように、本発明では、同期式シリアル通信回路と、非同期シリアル通信回路とで、信号線が共用されているため、信号線が増加することなく、量の多いデータを送信可能である。
【００１４】
第２の発明の通信システムは、第１の発明の通信システムにおいて、前記通信装置は、制御部をさらに備え、前記一方の通信装置と、前記他方の通信装置と、が非同期式シリアル通信を行う場合、前記一方の通信装置が備える前記制御部は、前記同期式シリアル通信回路の機能を停止し、前記クロック出力端子、及び、前記データ入力端子をハイインピーダンスとし、前記非同期式シリアル通信回路の機能を有効にし、前記他方の通信装置が備える前記制御部は、前記同期式シリアル通信回路の機能を停止し、前記クロック入力端子、及び、前記データ出力端子をハイインピーダンスとし、前記非同期式シリアル通信回路の機能を有効にすることを特徴とする。
【００１５】
第３の発明の通信システムは、第２の発明の通信システムにおいて、前記一方の通信装置と、前記他方の通信装置と、が非同期式シリアル通信を行う場合、前記他方の通信装置が備える前記制御部は、第１特定データを前記同期式シリアル通信回路の前記データ出力端子より前記一方の通信装置に送信した後、前記同期式シリアル通信回路の機能を停止し、前記クロック出力端子、及び、前記データ入力端子をハイインピーダンスとし、前記非同期式シリアル通信回路の機能を有効にし、前記一方の通信装置が備える前記制御部は、前記第１特定データを前記同期式シリアル通信回路の前記データ入力端子より受信した場合、前記同期式シリアル通信回路の機能を停止し、前記クロック出力端子、及び、前記データ入力端子をハイインピーダンスとし、前記非同期式シリアル通信回路の機能を有効にすることを特徴とする。
【００１６】
第４の発明の通信システムは、第３の発明の通信システムにおいて、前記第１特定データは、文字が割り当てられていないコードであることを特徴とする。
【００１７】
第５の発明の通信システムは、第２〜第４のいずれかの発明の通信システムにおいて、前記一方の通信装置と、前記他方の通信装置と、が同期式シリアル通信を行う場合、前記一方の通信装置が備える前記制御部は、前記非同期式シリアル通信回路の機能を停止し、前記出力端子、及び、前記受信端子をハイインピーダンスとし、前記同期式シリアル通信回路の機能を有効にし、前記他方の通信装置が備える前記制御部は、前記非同期式シリアル通信回路の機能を停止し、前記出力端子、及び、前記受信端子をハイインピーダンスとし、前記同期式シリアル通信回路の機能を有効にすることを特徴とする。
【００１８】
第６の発明の通信システムは、第５の発明の通信システムにおいて、前記一方の通信装置と、前記他方の通信装置と、が同期式シリアル通信を行う場合、前記他方の通信装置の前記制御部は、第２特定データを前記非同期式シリアル通信回路の前記出力端子より前記一方の通信装置に送信した後、前記非同期式シリアル通信回路の機能を停止し、前記出力端子、及び、前記受信端子をハイインピーダンスとし、前記同期式シリアル通信回路の機能を有効にし、前記一方の通信装置の前記制御部は、前記第２特定データを前記非同期式シリアル通信回路の前記受信端子より受信した場合、前記非同期式シリアル通信回路の機能を停止し、前記出力端子、及び、前記受信端子をハイインピーダンスとし、前記同期式シリアル通信回路の機能を有効にすることを特徴とする。
【００１９】
第７の発明の通信システムは、第６の発明の通信システムにおいて、前記第２特定データは、文字が割り当てられていないコードであることを特徴とする。
【００２０】
第８の発明の通信システムは、通信装置が通信を行う通信システムであって、一方の前記通信装置は、非同期式シリアル通信回路を備え、他方の前記通信装置は、前記非同期式シリアル通信回路と、同期式シリアル通信回路と、を備え、前記一方の前記通信装置が備える、前記非同期式シリアル通信回路の出力端子と、他方の前記通信装置が備える、前記非同期式シリアル通信回路の受信端子とは、第１信号線により接続され、前記一方の通信装置が備える、前記非同期式シリアル通信回路の受信端子と、前記他方の通信装置が備える、前記非同期式シリアル通信回路の出力端子とは、第２信号線により接続され、前記他方の通信装置が備える、前記同期式シリアル通信回路のデータ出力端子が、前記第２信号線に接続され、前記他方の通信装置は、前記第１信号線と前記同期式シリアル通信回路のクロック入力端子との間に接続され、前記一方の通信装置が備える、前記非同期式シリアル通信回路の出力端子より出力される信号の立ち上がり、又は、立ち下がりエッジからパルスを生成するパルス生成回路をさらに備えることを特徴とする。
【００２１】
本発明では、他方の通信装置は、第１信号線と同期式シリアル通信回路のクロック入力端子との間に接続され、一方の通信装置が備える、非同期式シリアル通信回路の出力端子より出力される信号の立ち上がり、又は、立ち下がりエッジからパルスを生成するパルス生成回路をさらに備える。従って、同期式シリアル通信回路のクロック入力端子にパルスが入力されるため、同期式シリアル通信回路は、パルスの立ち上がり、又は、立ち下がりに合わせて、データ出力端子からデータを送信することができる。
【００２２】
一方の通信装置において、ボーレートを高くすれば、他方の通信装置から量の多いデータを送信することができる。従って、本発明によれば、マイクロコンピューターのマスタークロックが低い場合であっても、量の多いデータを送信することができる。
【００２３】
また、一方の通信装置において、同期式シリアル通信回路が不要である。
【００２４】
第９の発明の通信システムは、第８の発明の通信システムにおいて、前記パルス生成回路は、一方の入力端子が、前記第１信号線に接続され、他方の入力端子が、遅延回路を介して、前記第１信号線に接続され、出力端子が、前記同期式シリアル通信回路のクロック入力端子に接続された、ＸＮＯＲ回路であることを特徴とする。
【００２５】
本発明では、パルス生成回路は、一方の入力端子が、第１信号線に接続され、他方の入力端子が、遅延回路を介して、第１信号線に接続され、出力端子が、同期式シリアル通信回路のクロック入力端子に接続された、ＸＮＯＲ回路である。ここで、例えば、一方の通信装置の出力端子から、第１信号線に、「０１０１０１０１ｂ」を送信する。ＸＮＯＲ回路の他方の入力端子には、遅延した「０１０１０１０１ｂ」が入力される。このため、ＸＮＯＲ回路の出力は、１０個のパルス波形となる。この１０個のパルス波形は、同期式シリアル通信回路のクロック入力端子に入力される。同期式シリアル通信回路は、１０ビットのデータを、パルスの立ち下がりに合わせて、データ出力端子から送信する。１０ビットのデータは、送信したい８ビットのデータのＬＳＢに０、ＭＳＢに１を加えた１０ビットデータとする。これにより、一方の通信装置では、０がスタートビットに、１がストップビットの非同期式シリアル通信の波形として扱われるため、非同期式シリアル通信としてデータを受信可能となる。
【００２６】
第１０の発明の通信装置は、第１〜第９のいずれかの発明の通信システムにおける通信装置である。
【発明の効果】
【００２７】
本発明によれば、通信装置に量の多いデータを送信することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１実施形態に係る通信システムの構成を示す図である。
【図２】同期式シリアル通信のタイミングチャートを示す図である。
【図３】本発明の第２実施形態に係る通信システムの構成を示す図である。
【図４】ターミナルの非同期式シリアル通信回路の出力端子の論理等を示した図である。
【図５】ＵＡＲＴの波形を示す図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施形態について説明する。
【００３０】
（第１実施形態）
図１は、第１実施形態に係る通信システムの構成を示す図である。通信システム１は、ターミナル２と、ホストマシン３と、を備える。ターミナル２は、例えば、パーソナルコンピューターである。ターミナル２は、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、表示部、操作部等を備える。ホストマシン３は、例えば、ＡＶレシーバーである。ホストマシン３は、マイクロコンピューター、表示部、操作部、ＤＳＰ（Digital Signal Processor）、Ｄ／Ａコンバーター、増幅部等を備える。ターミナル２とホストマシン３とは、ホストマシン３からログを取得するために、通信を行う。
【００３１】
ターミナル２は、さらに、非同期式シリアル通信回路と、同期式シリアル通信回路と、を備える。また、ホストマシン３は、さらに、非同期式シリアル通信回路と、同期式シリアル通信回路と、を備える。非同期式シリアル通信回路は、非同期式シリアル通信を行うための回路である。同期式シリアル通信回路は、同期式シリアル通信を行うための回路である。ターミナル２の非同期式シリアル通信回路の出力端子ＴＸＤと、ホストマシン３の非同期式シリアル通信回路の受信端子ＲＸＤとは、信号線４（第１信号線）により接続されている。ターミナル２の非同期式シリアル通信回路の受信端子ＲＸＤと、ホストマシン３の非同期式シリアル通信回路の出力端子ＴＸＤとは、信号線５（第２信号線）により接続されている。
【００３２】
ターミナル２の同期式シリアル通信回路のクロック出力端子ＳＣＫＯＵＴは、信号線４に接続されている。ターミナル２の同期式シリアル通信回路のデータ入力端子ＳＤＩは、信号線５に接続されている。ホストマシン３の同期式シリアル通信回路のクロック入力端子ＳＣＫＩＮは、信号線４に接続されている。ホストマシン３の同期式シリアル通信回路のデータ出力端子ＳＤＯは、信号線５に接続されている。
【００３３】
本実施形態では、通常、ターミナル２とホストマシン３とは、ＵＡＲＴ（非同期式シリアル通信）により、通信を行う。ターミナル２からは、キー入力が転送される。また、ホストマシン３からは、テキスト表示が転送される。キー入力は、人間が入力するため、入力速度は遅く、データ量も少ない。しかしながら、表示データは、大量に転送する必要がある。このため、量の多いデータを送信する場合、ＵＡＲＴを、同期式シリアル通信に切り替える。
【００３４】
図２は、同期式シリアル通信のタイミングチャートを示す図である。同期式シリアル通信においては、クロックの立ち下がりエッジに同期してデータを変化させ、立ち上がりエッジでデータを取り込む。なお、エッジの扱いが逆の場合もあるが、どちらでもよい。通信システム１において、ターミナル２とホストマシン３とは、最初は、ＵＡＲＴで通信する。このとき、ターミナル２のＣＰＵ２は、同期式シリアル通信回路の機能を停止しており、クロック出力端子ＳＣＫＯＵＴ、データ入力端子ＳＤＩをハイインピーダンスとしている。また、ホストマシン３のマイクロコンピューターは、同期式シリアル通信回路の機能を停止しており、クロック入力端子ＳＣＫＩＮ、データ出力端子ＳＤＯをハイインピーダンスとしている。
【００３５】
通常は、ターミナル２とホストマシン３とは、ＵＡＲＴでデータを送受信している。ホストマシン３から大量の表示データを送信する必要が生じた場合、例えば、キー入力で特定のコマンドが入力され、その処理の結果、大量の表示データの転送が必要となった場合、ホストマシン３のＣＰＵは、非同期式シリアル通信回路の出力端子ＴＸＤより、特定のデータ（第２特定データ）をターミナル２に送信する。ターミナル２とホストマシン３との間で取り扱われるデータは、文字データであるため、ＡＳＣＩＩ文字コード等である。そのため、文字が割り当てられていないコードがある。例えば、０ｘ００〜０ｘ１Ｆには文字が割り当てられず、コントロールコードが割り当てられている。ここでは、特定のデータとして、０ｘ０３をホストマシン３からターミナル２に出力するとする。
【００３６】
ホストマシン３のマイクロコンピューターは、特定のデータを送信した後、非同期式シリアル通信回路の機能を一時的に停止し、非同期式シリアル通信回路の出力端子ＴＸＤ、受信端子ＲＸＤをハイインピーダンスとする。そして、マイクロコンピューターは、同期式シリアル通信回路の機能を有効にする。ターミナル２のＣＰＵは、非同期式シリアル通信回路の受信端子ＲＸＤより、０ｘ０３を受信すると、非同期式シリアル通信回路の機能を一時的に停止し、非同期式シリアル通信回路の出力端子ＴＸＤ、受信端子ＲＸＤをハイインピーダンスとする。そして、ＣＰＵは、同期式シリアル通信回路の機能を有効にする。
【００３７】
ターミナル２のＣＰＵは、同期式シリアル通信回路のクロック出力端子ＳＣＫＯＵＴより、ホストマシン３にクロックを送信する。ホストマシン３の同期式シリアル通信回路は、同期式シリアル通信回路のクロック入力端子ＳＣＫＩＮに入力されるクロックに同期して、データ出力端子ＳＤＯから表示データを送信する。ターミナル２のＣＰＵは、同期式シリアル通信回路のデータ入力端子ＳＤＩより表示データを取り込む。
【００３８】
ホストマシン３のマイクロコンピューターは、表示データの出力が終了すると、特定のデータ（第１特定データ）を、同期式シリアル通信回路のデータ出力端子ＳＤＯより送信する。例えば、特定のコードとして、文字が割り当てられていない０ｘ０２を送信するものとする。ホストマシン３のマイクロコンピューターは、０ｘ０２を送信すると、同期式シリアル通信回路の機能を停止し、同期式シリアル通信回路のクロック入力端子ＳＣＫＩＮ、データ出力端子ＳＤＯをハイインピーダンスとする。また、マイクロコンピューターは、非同期式シリアル通信回路の機能を有効にする。
【００３９】
ターミナル２のＣＰＵは、同期式シリアル通信回路のデータ入力端子ＳＤＩより０ｘ０２を受信すると、同期式シリアル通信回路の機能を停止し、同期式シリアル通信回路のクロック出力端子ＳＣＫＯＵＴ、データ入力端子ＳＤＩをハイインピーダンスとする。また、ＣＰＵは、非同期式シリアル通信回路の機能を有効にする。以後、ターミナル２とホストマシン３とは、ＵＡＲＴで通信を行う。
【００４０】
以上説明したように、本実施形態では、ターミナル２、及び、ホストマシン３は、それぞれ、非同期式シリアル通信回路と、同期式シリアル通信回路と、を備える。これにより、量の多いデータを送信する場合は、同期式シリアル通信回路を用いて、同期式シリアル通信を行うことができる。クロック同期式のシリアル通信は、クロックに同期して通信するため、マスタークロックとの間に直接的な関係を考慮する必要がなく、高い通信速度を得ることができる。従って、本実施形態によれば、マイクロコンピューターのマスタークロックが低い場合であっても、量の多いデータを送信することができる。
【００４１】
ここで、ターミナル２が備える、同期式シリアル通信回路のクロック出力端子ＳＣＫＯＵＴが、信号線４に接続されている。また、ホストマシン３が備える、同期式シリアル通信回路のクロック入力端子ＳＣＫＩＮが、信号線４に接続されている。従って、信号線４を用いて、クロックが送受信されるため、別の信号線を設ける必要がない。
【００４２】
また、ホストマシン３が備える、同期式シリアル通信回路のデータ出力端子ＳＤＯが、信号線５に接続されている。また、ターミナル２が備える、同期式シリアル通信回路のデータ入力端子ＳＤＩが、信号線５に接続されている。従って、信号線５を用いて、データが送受信されるため、別の信号線を設ける必要がない。
【００４３】
このように、本実施形態では、同期式シリアル通信回路と、非同期シリアル通信回路とで、信号線が共用されているため、信号線が増加することなく、量の多いデータを送信可能である。
【００４４】
（第２実施形態）
図３は、第２実施形態に係る通信システムの構成を示す図である。通信システム１１は、ターミナル１２と、ホストマシン１３と、を備える。以下、第１実施形態と異なる部分を主に説明する。
【００４５】
ターミナル１２は、非同期式シリアル通信回路のみを備える。ホストマシン１３は、非同期式シリアル通信回路と、同期式シリアル通信回路と、を備える。ターミナル１２の非同期式シリアル通信回路の出力端子ＴＸＤと、ホストマシン１３の非同期式シリアル通信回路の受信端子ＲＸＤとは、信号線１４（第１信号線）により接続されている。ターミナル１２の非同期式シリアル通信回路の受信端子ＲＸＤと、ホストマシン１３の非同期式シリアル通信回路の出力端子ＴＸＤとは、信号線１５（第２信号線）により接続されている。ホストマシン１３の同期式シリアル通信回路のデータ出力端子ＳＤＯは、信号線１５に接続されている。
【００４６】
ホストマシン１３は、さらに、遅延回路１６と、ＸＮＯＲ回路１７（パルス生成回路）と、を備える。ＸＮＯＲ回路１７は、信号線１４と同期式シリアル通信回路のクロック入力端子ＳＣＫＩＮとの間に接続され、ターミナル２が備える、非同期式シリアル通信回路の出力端子ＴＸＤより出力される信号の立ち上がり、又は、立ち下がりエッジからパルスを生成する。従って、同期式シリアル通信回路のクロック入力端子ＳＣＫＩＮにパルスが入力されるため、同期式シリアル通信回路は、パルスの立ち上がり、又は、立ち下がりに合わせて、データ出力端子ＳＤＯからデータを送信することができる。
【００４７】
具体的には、ＸＮＯＲ回路１７の一方の入力端子は、信号線１４に接続されている。ＸＮＯＲ回路１７の他方の入力端子は、遅延回路１６を介して、信号線１４に接続されている。ＸＮＯＲ回路１７の出力端子は、同期式シリアル通信回路のクロック入力端子ＳＣＫＩＮに接続されている。遅延回路１６は、抵抗Ｒ１と、コンデンサＣ１と、を有する。抵抗Ｒ１の一端は、信号線１４に接続されている。抵抗Ｒ１の他端は、ＸＮＯＲ回路１７の他方の入力端子に接続されている。コンデンサＣ１の一端は、抵抗Ｒ１とＸＮＯＲ回路１７との間に接続されている。コンデンサＣ１の他端は、グラウンドに接続されている。
【００４８】
図４は、ターミナル１２の非同期式シリアル通信回路の出力端子ＴＸＤの論理等を示した図である。テキストデータの転送時、ターミナル１２のＣＰＵは、ボーレートを高い値に変更する。例えば、ボーレートを、９２１，６００[baud]とする。ＣＰＵは、非同期式シリアル通信回路の出力端子ＴＸＤより、「０１０１０１０１ｂ（＝０ｘ５５）」を出力する（図４の「ターミナルのＴＸＤ（＝Ａ）」参照。）。
【００４９】
抵抗Ｒ１とコンデンサＣ１とによる遅延回路１６により、図４のＢ点では、「０１０１０１０１ｂ」の波形の積分波形となる（図４の「Ｂ」参照）。ＸＮＯＲ回路１７において、入力はスレッショルド（中点電位）でハイレベル／ローレベルが判断される。このため、ＸＮＯＲ回路１７において、波形が遅延していることになる（図４の「ＸＮＯＲ回路のＢの論理」参照。）。その結果、ＸＮＯＲ回路１７の出力Ｃ点には、図４の「Ｃ」に示すように、１０個のパルス波形が現れる。この１０個のパルス波形は、ホストマシン１３の同期式シリアル通信回路のクロック入力端子ＳＣＫＩＮに入力される。
【００５０】
ホストマシン１３の同期式シリアル通信回路は、１０ビットのデータをパルスの立下りに合わせて、同期式シリアル通信回路のデータ出力端子ＳＤＯよりターミナル１２に出力する。ここで、１０ビットのデータは、出力したい８ビットのデータのＬＳＢに０、ＭＳＢに１を加えた１０ビットデータとする（図４の「ＳＤＯ」参照。）。これにより、ターミナル１２では、０がスタートビットに、１がストップビットのＵＡＲＴの波形として扱われるため、ＵＡＲＴとしてデータを受信可能となる。
【００５１】
上述のように、ターミナル１２において、ボーレートを高くすれば、ホストマシン１３から量の多いデータを送信することができる。従って、本実施形態によれば、マイクロコンピューターのマスタークロックが低い場合であっても、量の多いデータを送信することができる。
【００５２】
また、本実施形態では、ターミナル１２において、同期式シリアル通信回路が不要である。
【００５３】
以上、本発明の実施形態について説明したが、本発明を適用可能な形態は、上述の実施形態には限られるものではなく、以下に例示するように、本発明の趣旨を逸脱しない範囲で適宜変更を加えることが可能である。
【００５４】
上述の第１実施形態においては、ターミナル２の同期式シリアル通信回路のクロック出力端子ＳＣＫＯＵＴが、信号線４に接続されている。これに限らず、クロック出力端子ＳＣＫＯＵＴは、信号線５に接続されていてもよい。この場合、ホストマシン３の同期式シリアル通信回路のクロック入力端子ＳＣＫＩＮは、信号線５に接続される。また、ホストマシン３の同期式シリアル通信回路のデータ出力端子ＳＤＯは、信号線４に接続される。また、ターミナル２の同期式シリアル通信回路のデータ入力端子ＳＤＩは、信号線４に接続される。
【００５５】
上述の第２実施形態においては、ターミナル２が備える、非同期式シリアル通信回路の出力端子ＴＸＤより出力される信号の立ち上がり、又は、立ち下がりエッジからパルスを生成するパルス生成回路として、ＸＮＯＲ回路１７を例示した。これに限らず、例えば、ワンショットパルス発生回路等であってもよい。
【産業上の利用可能性】
【００５６】
本発明は、ＵＡＲＴ（非同期シリアル通信）で通信する通信システム、及び、通信装置に好適に採用され得る。
【符号の説明】
【００５７】
１、１１  通信システム
２、１２  ターミナル（通信装置）
３、１３  ホストマシン（通信装置）
４、１４  信号線（第１信号線）
５、１５  信号線（第２信号線）
１６  遅延回路
１７  ＸＮＯＲ回路（パルス生成回路）
ＴＸＤ  出力端子
ＲＸＤ  受信端子
ＳＣＫＯＵＴ  クロック出力端子
ＳＣＫＩＮ  クロック入力端子
ＳＤＯ  データ出力端子
ＳＤＩ  データ入力端子
【図１】
2018046347.tif 000003
【図２】
2018046347.tif 000004
【図３】
2018046347.tif 000005
【図４】
2018046347.tif 000006
【図５】
2018046347.tif 000007