(57)【要約】【課題】補正動作に起因する消費電力の増加を抑制することの可能な表示装置および駆動方法を提供する。【解決手段】本技術の一実施の形態に係る表示装置は、各々が発光素子と画素回路とを含む複数の画素と、複数の画素を駆動する駆動回路とを備えている。この表示装置において、画素回路は、発光素子のアノードと制御線との間に設けられたダイオード素子とを有している。駆動回路は、３種類の電圧値を含む制御信号を制御線に出力することにより、複数の画素を駆動することにより、複数の画素を駆動する。【選択図】図３
2018097236.tif 000002
【特許請求の範囲】
【請求項１】
各々が発光素子と画素回路とを含む複数の画素と、
複数の前記画素を駆動する駆動回路と
を備え、
前記画素回路は、
前記発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲートと、前記発光素子のアノードとの間に設けられた保持容量と、
前記発光素子のアノードと、制御線との間に設けられたダイオード素子と
を有し、
前記駆動回路は、３種類の電圧値を含む制御信号を前記制御線に出力することにより、複数の前記画素を駆動する
表示装置。
【請求項２】
前記駆動回路は、前記駆動トランジスタのゲートに前記信号電圧を書き込む際に、前記３種類の電圧値のうち中間の電圧値を前記制御線に出力する
請求項１に記載の表示装置。
【請求項３】
前記中間の電圧値は、前記映像信号が低階調である場合の前記信号電圧の書き込み時に前記ダイオード素子がオフする値となっており、かつ、前記映像信号が高階調である場合の前記信号電圧の書き込み時に前記ダイオード素子がオンする値となっている
請求項２に記載の表示装置。
【請求項４】
前記中間の電圧値は、以下の式を満たす値となっている
請求項３に記載の表示装置。
Ｖｍｉｄ＋ＶｔｈＤ＜Ｖｃａｔ＋Ｖｅｌ
Ｖｍｉｄ：前記中間の電圧値
ＶｔｈＤ：前記ダイオード素子の閾値電圧
Ｖｃａｔ：前記発光素子のカソード電圧
Ｖｅｌ：前記発光素子のアノード電圧
【請求項５】
前記駆動回路は、前記発光素子を発光させる時に、前記３種類の電圧値のうち最も高い電圧値を前記制御線に出力し、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行う直前に、前記３種類の電圧値のうち最も低い電圧値を前記制御線に出力する
請求項２に記載の表示装置。
【請求項６】
各々が発光素子と画素回路とを含む複数の画素を駆動する駆動方法であって、
前記画素回路は、
前記発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲートと、前記発光素子のアノードとの間に設けられた保持容量と、
前記発光素子のアノードと、制御線との間に設けられたダイオード素子と
を有し、
３種類の電圧値を含む制御信号を前記制御線に出力することにより、複数の前記画素を駆動する
駆動方法。
【請求項７】
前記ステップにおいて、前記駆動トランジスタのゲートに前記信号電圧を書き込む際に、前記３種類の電圧値のうち中間の電圧値を前記制御線に出力する
請求項６に記載の駆動方法。
【請求項８】
前記中間の電圧値は、前記映像信号が低階調である場合の前記信号電圧の書き込み時に前記ダイオード素子がオフする値となっており、かつ、前記映像信号が高階調である場合の前記信号電圧の書き込み時に前記ダイオード素子がオンする値となっている
請求項７に記載の駆動方法。
【請求項９】
前記中間の電圧値は、以下の式を満たす値となっている
請求項８に記載の駆動方法。
Ｖｍｉｄ＋ＶｔｈＤ＜Ｖｃａｔ＋Ｖｅｌ
Ｖｍｉｄ：前記中間の電圧値
ＶｔｈＤ：前記ダイオード素子の閾値電圧
Ｖｃａｔ：前記発光素子のカソード電圧
Ｖｅｌ：前記発光素子のアノード電圧
【請求項１０】
前記発光素子を発光させる時に、前記３種類の電圧値のうち最も高い電圧値を前記制御線に出力し、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行う直前に、前記３種類の電圧値のうち最も低い電圧値を前記制御線に出力する
請求項７に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、表示装置および駆動方法に関する。
【背景技術】
【０００２】
近年、映像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて、軽量化、薄型化、高輝度化することができる。さらに、有機ＥＬ素子の応答速度は、数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。そのため、有機ＥＬ表示装置は、次世代のフラットパネルディスプレイの主流になると期待されている。
【０００３】
アクティブマトリックス型の有機ＥＬ表示装置においては、１水平期間（１Ｈ）ごとに各走査線が順次走査されると共に、映像信号に対応する信号電圧がサンプリングされ、保持容量に書き込まれる。即ち、１Ｈ周期の線順次走査によって、信号電圧の書込動作が行われる。また、有機ＥＬ表示装置では、駆動トランジスタの閾値電圧や移動度が画素ごとに異なる場合には、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれてしまう。そこで、アクティブマトリックス型の有機ＥＬ表示装置では、駆動トランジスタの閾値電圧や移動度のばらつきに起因する発光輝度のばらつきを低減する補正動作が、１Ｈ周期の線順次走査に併せて行われる（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１４５５３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、有機ＥＬ表示装置では、上述の補正動作に起因して、消費電力が増加してしまうという問題があった。
【０００６】
本技術はかかる問題点に鑑みてなされたものであり、その目的は、上述の補正動作に起因する消費電力の増加を抑制することの可能な表示装置および駆動方法を提供することにある。
【課題を解決するための手段】
【０００７】
本技術の一実施の形態に係る表示装置は、各々が発光素子と画素回路とを含む複数の画素と、複数の画素を駆動する駆動回路とを備えている。この表示装置において、画素回路は、発光素子に流れる電流を制御する駆動トランジスタと、駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、駆動トランジスタのゲートと、発光素子のアノードとの間に設けられた保持容量とを有している。この表示装置において、画素回路は、さらに、発光素子のアノードと、制御線との間に設けられたダイオード素子とを有している。駆動回路は、３種類の電圧値を含む制御信号を制御線に出力することにより、複数の画素を駆動することにより、複数の画素を駆動する。
【０００８】
本技術の一実施の形態に係る駆動方法は、各々が発光素子と画素回路とを含む複数の画素を駆動する方法である。この駆動方法によって駆動される各画素の画素回路は、発光素子に流れる電流を制御する駆動トランジスタと、駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、駆動トランジスタのゲートと、発光素子のアノードとの間に設けられた保持容量とを有している。上記の画素回路は、さらに、発光素子のアノードと、制御線との間に設けられたダイオード素子とを有している。この駆動方法は、３種類の電圧値を含む制御信号を制御線に出力することにより、複数の画素を駆動するステップを含んでいる。
【０００９】
本技術の一実施の形態に係る表示装置および駆動方法では、３種類の電圧値を含む制御信号を、画素回路内の発光素子に並列接続されたダイオード素子に印加することにより、複数の画素が駆動される。これにより、例えば、駆動トランジスタのゲートに信号電圧を書き込む際に、３種類の電圧値のうち中間の電圧値を制御線に出力することが可能となる。その結果、例えば、低階調時の信号電圧の書き込み時にダイオード素子をオンさせない一方で、高階調時の信号電圧の書き込み時にダイオード素子をオンさせることができるので、信号電圧の低電圧化が可能となる。
【発明の効果】
【００１０】
本技術の一実施の形態に係る表示装置および駆動方法によれば、３種類の電圧値を含む制御信号を、画素回路内の発光素子に並列接続されたダイオード素子に印加することにより、複数の画素を駆動するようにしたので、信号電圧を低電圧化することができる。その結果、補正動作に起因する消費電力の増加を抑制することができる。なお、本技術の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
【図面の簡単な説明】
【００１１】
【図１】本技術による一実施の形態に係る表示装置の概略構成図である。
【図２】各画素の回路構成の一例を表す図である。
【図３】１つの画素に着目したときの走査線、電源線、信号線および制御線に印加される電圧ならびに駆動トランジスタのゲート電圧およびソース電圧の経時変化の一例を表す図である。
【図４】画素の動作の一例を表す図である。
【図５】画素の動作の一例を表す図である。
【図６】画素の動作の一例を表す図である。
【図７】画素の動作の一例を表す図である。
【図８】画素の動作の一例を表す図である。
【図９】駆動トランジスタのソース電圧の経時変化の一例を表す図である。
【図１０】画素の動作の一例を表す図である。
【図１１】画素の動作の一例を表す図である。
【図１２】画素の動作の一例を表す図である。
【図１３】画素の動作の一例を表す図である。
【図１４】図３に示した電圧の波形の一変形例を表す図である。
【図１５】上記実施の形態およびその変形例に係る表示装置の一適用例の外観を表す斜視図である。
【発明を実施するための形態】
【００１２】
以下、本技術を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（表示装置）
２．変形例（表示装置）
３．適用例（電子機器）
【００１３】
＜１．実施の形態＞
[構成]
図１は、本技術の一実施の形態に係る表示装置１の概略構成を表したものである。表示装置１は、例えば、画素アレイ部１０、コントローラ２０およびドライバ３０を備えている。コントローラ２０およびドライバ３０が、本技術の「駆動回路」の一具体例に対応する。画素アレイ部１０は、複数の画素１１が行列状に配置されてなる。コントローラ２０およびドライバ３０は、外部から入力された映像信号Ｄｉｎおよび同期信号Ｔｉｎに基づいて、複数の画素１１を駆動する。
【００１４】
（画素アレイ部１０）
図２は、画素アレイ部１０に含まれる各画素１１の回路構成の一例を表したものである。画素アレイ部１０は、コントローラ２０およびドライバ３０によって各画素１１がアクティブマトリクス駆動されることにより、外部から入力された映像信号Ｄｉｎおよび同期信号Ｔｉｎに基づく画像を表示する。画素アレイ部１０は、行方向に延在する複数の走査線ＷＳＬおよび複数の制御線ＣＴＬと、列方向に延在する複数の信号線ＤＴＬとを有している。画素アレイ部１０は、さらに、走査線ＷＳＬと信号線ＤＴＬとが互いに交差する箇所ごとに１つずつ設けられた複数の画素１１を有している。
【００１５】
走査線ＷＳＬは、各画素１１の選択に用いられるものであり、各画素１１を所定の単位（例えば画素行）ごとに選択する選択パルスを各画素１１に供給するものである。信号線ＤＴＬは、映像信号Ｄｉｎに応じた信号電圧Ｖｓｉｇの、各画素１１への供給に用いられるものであり、信号電圧Ｖｓｉｇを含むデータパルスを各画素１１に供給するものである。制御線ＣＴＬは、後述のダイオード素子Ｔｒ３のオンオフを制御する制御パルスを各画素１１に供給するものである。
【００１６】
各画素１１は、例えば、画素回路１２と、有機ＥＬ素子１３とを有している。有機ＥＬ素子１３が、本技術の「発光素子」の一具体例に対応する。有機ＥＬ素子１３は、例えば、アノード電極、有機層およびカソード電極が順に積層された構成を有している。有機ＥＬ素子１３は、素子容量（後述の素子容量Ｃｅｌ）を有している。画素回路１２は、有機ＥＬ素子１３の発光・消光を制御する。画素回路１２は、後述の書き込み走査によって各画素１１に書き込んだ電圧を保持する機能を有している。画素回路１２は、例えば、駆動トランジスタＴｒ１、書き込みトランジスタＴｒ２、ダイオード素子Ｔｒ３および保持容量Ｃｓを含んで構成されている。
【００１７】
書き込みトランジスタＴｒ２は、駆動トランジスタＴｒ１のゲートに対する、映像信号Ｄｉｎに対応した信号電圧Ｖｓｉｇの印加を制御する。具体的には、書き込みトランジスタＴｒ２は、信号線ＤＴＬの電圧をサンプリングするとともに、サンプリングにより得られた電圧を駆動トランジスタＴｒ１のゲートに書き込む。駆動トランジスタＴｒ１は、有機ＥＬ素子１３に直列に接続されている。駆動トランジスタＴｒ１は、有機ＥＬ素子１３を駆動する。駆動トランジスタＴｒ１は、書き込みトランジスタＴｒ２によってサンプリングされた電圧の大きさに応じて有機ＥＬ素子１３に流れる電流を制御する。
【００１８】
保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート−ソース間に所定の電圧を保持するものである。保持容量Ｃｓは、駆動トランジスタＴｒ１のゲートと、有機ＥＬ素子１３のアノードとの間に設けられている。ダイオード素子Ｔｒ３は、有機ＥＬ素子１３のアノード電圧（または駆動トランジスタＴｒ１のソース電圧Ｖｓ）を制御する。ダイオード素子Ｔｒ３は、有機ＥＬ素子１３のアノード（または駆動トランジスタＴｒ１のソース）と、制御線ＣＴＬとの間に設けられている。従って、ダイオード素子Ｔｒ３は、ダイオード素子Ｔｒ３がオンすることにより、駆動トランジスタＴｒ１およびダイオード素子Ｔｒ３を貫通する電流（貫通電流）を流させ、ダイオード素子Ｔｒ３がオフすることにより、貫通電流を停止させる。なお、画素回路１２は、上述の３Ｔｒ１Ｃの回路に対して各種容量やトランジスタを付加した回路構成となっていてもよいし、上述の３Ｔｒ１Ｃの回路構成とは異なる回路構成となっていてもよい。
【００１９】
駆動トランジスタＴｒ１および書き込みトランジスタＴｒ２は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。ダイオード素子Ｔｒ３は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタにおいて、ゲートとソースまたはドレインとが互いに短絡された素子により形成されている。なお、これらのトランジスタは、ｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。これらのトランジスタがエンハンスメント型であるものとして、以下の説明がなされているが、これらのトランジスタが、デプレッション型であってもよい。
【００２０】
各信号線ＤＴＬは、後述の水平セレクタ３１の出力端と、書き込みトランジスタＴｒ２のソースまたはドレインとに接続されている。各走査線ＷＳＬは、後述のライトスキャナ３２の出力端と、書き込みトランジスタＴｒ２のゲートとに接続されている。各制御線ＣＴＬは、後述の制御スキャナ３３の出力端と、ダイオード素子Ｔｒ３に接続されている。
【００２１】
書き込みトランジスタＴｒ２のゲートは、走査線ＷＳＬに接続されている。書き込みトランジスタＴｒ２のソースまたはドレインが信号線ＤＴＬに接続されている。書き込みトランジスタＴｒ２のソースおよびドレインのうち信号線ＤＴＬに未接続の端子が駆動トランジスタＴｒ１のゲートに接続されている。駆動トランジスタＴｒ１のソースまたはドレインが電圧Ｖｃｃの電源線に接続されている。駆動トランジスタＴｒ１のソースおよびドレインのうち電圧Ｖｃｃの電源線に未接続の端子が有機ＥＬ素子１３のアノードに接続されている。保持容量Ｃｓの一端が駆動トランジスタＴｒ１のゲートに接続されている。保持容量Ｃｓの他端が有機ＥＬ素子１３のアノードに接続されている。保持容量Ｃｓの他端は、さらに、ダイオード素子Ｔｒ３のソースおよびドレインのうちダイオード素子Ｔｒ３のゲートと短絡している方の端子に接続されている。ダイオード素子Ｔｒ３のソースおよびドレインのうちダイオード素子Ｔｒ３のゲートと短絡している方の端子が保持容量Ｃｓおよび有機ＥＬ素子１３のアノードに接続されている。ダイオード素子Ｔｒ３のソースおよびドレインのうち保持容量Ｃｓに未接続の端子は、制御線ＣＴＬに接続されている。
【００２２】
ドライバ３０は、例えば、水平セレクタ３１、ライトスキャナ３２および制御スキャナ３３を有している。
【００２３】
水平セレクタ３１は、制御信号の入力に応じて（同期して）、映像信号処理回路２１から入力されたアナログの信号電圧Ｖｓｉｇを、各信号線ＤＴＬに印加する。水平セレクタ３１は、例えば、２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ）を出力可能となっている。水平セレクタ３１は、例えば、ライトスキャナ３２により選択された画素１１へ、信号線ＤＴＬを介して２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ）を供給する。
【００２４】
信号電圧Ｖｓｉｇは、映像信号Ｄｉｎに対応する電圧値となっている。信号電圧Ｖｓｉｇの最小電圧は固定電圧Ｖｏｆｓよりも低い電圧値となっており、信号電圧Ｖｓｉｇの最大電圧は固定電圧Ｖｏｆｓよりも高い電圧値となっている。固定電圧Ｖｏｆｓは、映像信号Ｄｉｎとは無関係の一定電圧である。固定電圧Ｖｏｆｓは、有機ＥＬ素子１３のカソード電圧Ｖｃａｔ、有機ＥＬ素子１３の閾値電圧Ｖｔｈｅｌおよび駆動トランジスタＴｒ１の閾値電圧Ｖｔｈの和（Ｖｃａｔ＋Ｖｔｈｅｌ＋Ｖｔｈ）よりも小さな値となっている。水平セレクタ３１は、１水平期間ごとに、信号電圧Ｖｓｉｇを含むデータパルスを各信号線ＤＴＬに出力する。水平セレクタ３１は、データパルスとして、信号電圧Ｖｓｉｇおよび固定電圧Ｖｏｆｓの２値からなるパルスを各信号線ＤＴＬに出力する。
【００２５】
ライトスキャナ３２は、複数の画素１１を所定の単位ごとに走査する。ライトスキャナ３２は、例えば、１フレーム期間において、各走査線ＷＳＬに選択パルスを順次、出力する。ライトスキャナ３２は、例えば、制御信号の入力に応じて（同期して）、複数の走査線ＷＳＬを所定のシーケンスで選択することにより、閾値補正準備や、閾値補正、信号電圧Ｖｓｉｇの書き込み、移動度補正および発光を所望の順番で実行させる。
【００２６】
閾値補正準備とは、駆動トランジスタＴｒ１のゲート電圧を初期化する（具体的にはＶｏｆｓにする）とともに、駆動トランジスタＴｒ１のソース電圧を初期化することを指している。閾値補正とは、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ１の閾値電圧に近づける補正動作を指している。信号電圧Ｖｓｉｇの書き込み（信号書き込み）とは、駆動トランジスタＴｒ１のゲートに対して、信号電圧Ｖｓｉｇを、書き込みトランジスタＴｒ２を介して書き込む動作を指している。移動度補正とは、駆動トランジスタＴｒ１のゲート−ソース間に保持される電圧（ゲート−ソース間電圧Ｖｇｓ）を、駆動トランジスタＴｒ１の移動度の大きさに応じて補正する動作を指している。信号書き込みと、移動度補正とは、互いに別個のタイミングで行われることもある。本実施の形態では、ライトスキャナ３２が、１つの選択パルスを、走査線ＷＳＬへ出力することによって、信号書き込みと、移動度補正とを同時に（もしくは間髪空けずに連続して）行うようになっている。
【００２７】
ライトスキャナ３２は、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。ライトスキャナ３２は、例えば、駆動対象の画素１１へ、走査線ＷＳＬを介して２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給し、書き込みトランジスタＴｒ２のオンオフ制御を行う。オン電圧Ｖｏｎは、書き込みトランジスタＴｒ２のオン電圧以上の値となっている。オン電圧Ｖｏｎは、後述の「閾値補正準備期間」や、「閾値補正期間」、「信号書込・移動度補正期間」などにライトスキャナ３２から出力される選択パルスの波高値である。オフ電圧Ｖｏｆｆは、書き込みトランジスタＴｒ２のオン電圧よりも低い値となっており、かつ、オン電圧Ｖｏｎよりも低い値となっている。
【００２８】
制御スキャナ３３は、制御信号の入力に応じて（同期して）、複数の制御線ＣＴＬに対して、所定の単位ごとに順次、制御パルスを出力する。制御スキャナ３３は、例えば、１フレーム期間において、各制御線ＣＴＬに制御パルスを順次、出力する。制御スキャナ３３は、例えば、複数の制御線ＣＴＬに対して、所定のシーケンスで制御パルスを出力することにより、ライトスキャナ３２と協働して、閾値補正準備や、閾値補正、信号電圧Ｖｓｉｇの書き込み、移動度補正および発光を所望の順番で実行させる。
【００２９】
制御スキャナ３３は、３種類の電圧値（Ｖｄｄ、Ｖｍｉｄ、Ｖｓｓ）を含む制御パルスを出力可能となっている。制御スキャナ３３は、例えば、３種類の電圧（Ｖｄｄ、Ｖｍｉｄ、Ｖｓｓ）からなる制御パルスを出力可能となっている。制御スキャナ３３は、例えば、制御線ＣＴＬを介して、各画素１１へ３種類の電圧（Ｖｄｄ、Ｖｍｉｄ、Ｖｓｓ）を供給する。制御スキャナ３３は、駆動トランジスタＴｒ１のゲートに信号電圧Ｖｓｉｇを書き込む際に、３種類の電圧値（Ｖｄｄ、Ｖｍｉｄ、Ｖｓｓ）のうち中間の電圧値（Ｖｍｉｄ）を制御線ＣＴＬに出力する。制御スキャナ３３は、有機ＥＬ素子１３を発光させる時に、３種類の電圧値（Ｖｄｄ、Ｖｍｉｄ、Ｖｓｓ）のうち最も高い電圧値（Ｖｄｄ）を制御線ＣＴＬに出力する。制御スキャナ３３は、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ１の閾値電圧Ｖｔｈに近づける補正動作を行う直前に、３種類の電圧値（Ｖｄｄ、Ｖｍｉｄ、Ｖｓｓ）のうち最も低い電圧値（Ｖｓｓ）を制御線ＣＴＬに出力する。
【００３０】
固定電圧Ｖｄｄは、有機ＥＬ素子１３のアノード電圧Ｖｅｌとダイオード素子Ｔｒ３の閾値電圧ＶｔｈＤの差（Ｖｅｌ−ＶｔｈＤ）よりも大きな値となっている。固定電圧Ｖｓｓは、有機ＥＬ素子１３のアノード電圧Ｖｅｌとダイオード素子Ｔｒ３の閾値電圧ＶｔｈＤの差（Ｖｅｌ−ＶｔｈＤ）よりも小さな値となっている。固定電圧Ｖｍｉｄは、固定電圧Ｖｓｓよりも大きな値であって、かつ、固定電圧Ｖｄｄよりも小さな値となっている。固定電圧Ｖｍｉｄは、固定電圧Ｖｏｆｓと、閾値電圧Ｖｔｈ＋ＶｔｈＤとの差（Ｖｏｆｓ−Ｖｔｈ−ＶｔｈＤ）よりも大きな値となっている。さらに、固定電圧Ｖｍｉｄは、映像信号Ｄｉｎが低階調である場合の信号電圧Ｖｓｉｇの書き込み時にダイオード素子Ｔｒ３がオフする値となっており、かつ、映像信号Ｄｉｎが高階調である場合の信号電圧Ｖｓｉｇの書き込み時にダイオード素子Ｔｒ３がオンする値となっている。具体的には、固定電圧Ｖｍｉｄは、以下の式（１）を満たす値となっている。
Ｖｍｉｄ＋ＶｔｈＤ＜Ｖｃａｔ＋Ｖｅｌ…（１）
【００３１】
（コントローラ２０）
次に、コントローラ２０について説明する。コントローラ２０は、例えば、映像信号処理回路２１、タイミング生成回路２２および電源回路２３を有している。映像信号処理回路２１は、例えば、外部から入力されたデジタルの映像信号Ｄｉｎに対して所定の補正を行い、それにより得られた映像信号に基づいて、信号電圧Ｖｓｉｇを生成する。映像信号処理回路２１は、例えば、生成した信号電圧Ｖｓｉｇを水平セレクタ３１に出力する。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。タイミング生成回路２２は、ドライバ３０内の各回路が連動して動作するように制御するものである。タイミング生成回路２２は、例えば、外部から入力された同期信号Ｔｉｎに応じて（同期して）、ドライバ３０内の各回路に対して制御信号を出力する。電源回路２３は、水平セレクタ３１、ライトスキャナ３２、制御スキャナ３３、映像信号処理回路２１およびタイミング生成回路２２等の種々の回路で必要となる種々の固定電圧を生成し、供給する。
【００３２】
[動作]
次に、本実施の形態の表示装置１の動作（消光から発光までの動作）について説明する。本実施の形態では、有機ＥＬ素子１３のＩ−Ｖ特性が経時変化しても、その影響を受けることなく、有機ＥＬ素子１３の発光輝度を一定に保つようにするために、有機ＥＬ素子１３のＩ−Ｖ特性の変動に対する補償動作を組み込んでいる。さらに、本実施の形態では、駆動トランジスタＴｒ１の閾値電圧や移動度が経時変化しても、それらの影響を受けることなく、有機ＥＬ素子１３の発光輝度を一定に保つようにするために、上記閾値電圧や上記移動度の変動に対する補正動作を組み込んでいる。
【００３３】
図３は、１つの画素１１に着目したときの走査線ＷＳＬ、信号線ＤＴＬおよび制御線ＣＴＬに印加される電圧ならびに駆動トランジスタＴｒ１のゲート電圧Ｖｇおよびソース電圧Ｖｓの経時変化の一例を表したものである。図４〜図８、図９〜図１３は、画素１１の動作の一例を表したものである。図９は、駆動トランジスタＴｒ１のソース電圧Ｖｓの経時変化の一例を表したものである。
【００３４】
まず、コントローラ２０およびドライバ３０は、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ１の閾値電圧Ｖｔｈに近づける閾値補正の準備を行う。閾値補正の準備前、有機ＥＬ素子１３は発光している。このとき、走査線ＷＳＬの電圧がＶｏｆｆとなっており、制御線ＣＴＬの電圧がＶｄｄとなっている（図４）。Ｖｄｄは、Ｖｅｌ−ＶｔｈＤよりも大きな値となっているので、ダイオード素子Ｔｒ３はオフしている。駆動トランジスタＴｒ１は飽和領域で動作するので、有機ＥＬ素子１３に流れる電流Ｉｄｓは、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓの大きさに応じた値となっている。
【００３５】
コントローラ２０およびドライバ３０は、閾値補正の準備を開始するにあたって、有機ＥＬ素子１３を消光する。具体的には、ライトスキャナ３２が、制御信号に応じて走査線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げる（Ｔ１、図５）。すると、ゲート電圧ＶｇがＶｏｆｓまで下がる。Ｖｏｆｓは、Ｖｃａｔ＋Ｖｔｈｅｌ＋Ｖｔｈよりも小さな値となっているので、駆動トランジスタＴｒ１がオフする。さらに、アノード電圧Ｖｅｌ（または駆動トランジスタＴｒ１のソース電圧Ｖｓ）が自己放電により徐々に低下し、最終的にＶｃａｔ＋Ｖｔｈｅｌとなる。
【００３６】
一定時間経過後、制御線ＣＴＬの電圧をＶｄｄからＶｓｓに下げる（Ｔ２、図６）。Ｖｓｓは、Ｖｅｌ−ＶｔｈＤよりも小さな値となっているので、ダイオード素子Ｔｒ３がオンする。これにより、ダイオード素子Ｔｒ３に電流が流れ、アノード電圧Ｖｅｌ（または駆動トランジスタＴｒ１のソース電圧Ｖｓ）が、Ｖｓｓ＋ＶｔｈＤとなる。
【００３７】
（閾値補正準備期間）
次に、信号線ＤＴＬの電圧がＶｏｆｓとなっており、かつ制御線ＣＴＬの電圧がＶｓｓとなっている時に、ライトスキャナ３２は、制御信号に応じて走査線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げる（Ｔ３、図７）。すると、ゲート電圧ＶｇがＶｏｆｓまで変化する。このとき、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓが駆動トランジスタＴｒ１のＶｔｈよりも大きくなるように、ＶｏｆｓおよびＶｓｓの値が設定されている。そのため、駆動トランジスタＴｒ１がオンし、駆動トランジスタＴｒ１およびダイオード素子Ｔｒ３を貫通する電流（貫通電流）が流れ、アノード電圧Ｖｅｌが、Ｖｓｓ＋ＶｔｈＤ＋ΔＶとなる。ここで、ΔＶは、ダイオード素子Ｔｒ３における電圧降下量に相当する。
【００３８】
（閾値補正期間）
続いて、コントローラ２０およびドライバ３０は、駆動トランジスタＴｒ１の閾値補正の動作を行う。具体的には、信号線ＤＴＬの電圧がＶｏｆｓとなっており、かつ走査線ＷＳＬの電圧がＶｏｎとなっている時に、制御スキャナ３３は、制御信号に応じて制御線ＣＴＬの電圧をＶｓｓからＶｍｉｄに上げる（Ｔ４、図８）。Ｖｍｉｄは、Ｖｏｆｓ−Ｖｔｈ−ＶｔｈＤよりも大きな値となっており、さらに、上述の式（１）を満たす値となっている。すると、ダイオード素子Ｔｒ３がオフして、図８に示したような電流が流れる。このとき、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっているので、駆動トランジスタＴｒ１を流れる電流は、保持容量Ｃｓと、素子容量Ｃｅｌを充電するために使われる。このとき、アノード電圧Ｖｅｌ（または駆動トランジスタＴｒ１のソース電圧Ｖｓ）は、時間の経過とともに、例えば、図９に示したように上昇していく。その結果、ゲート電圧ＶｇがＶｏｆｓとなり、保持容量Ｃｓと、素子容量Ｃｅｌが充電され、ゲート−ソース間電圧ＶｇｓがＶｔｈに近づいていく。その一方で、有機ＥＬ素子１３には逆バイアスがかかっているので、有機ＥＬ素子１３が発光することはない。
【００３９】
その後、ライトスキャナ３２が制御信号に応じて走査線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ５、図１０）。すると、駆動トランジスタＴｒ１のゲートがフローティングとなる。このとき、ゲート−ソース間電圧Ｖｇｓは、まだ、駆動トランジスタＴｒ１の閾値電圧Ｖｔｈよりも大きいので、駆動トランジスタＴｒ１のドレイン−ソース間に電流が流れ続け、保持容量Ｃｓの充電が継続する。そのため、駆動トランジスタＴｒ１のゲート電圧Ｖｇおよびソース電圧Ｖｓが上昇し続ける。その一方で、有機ＥＬ素子１３には逆バイアスがかかっているので、有機ＥＬ素子１３が発光することはない。
【００４０】
その後、信号線ＤＴＬの電圧が再びＶｏｆｓとなった時に、ライトスキャナ３２が制御信号に応じて走査線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げて、駆動トランジスタＴｒ１の閾値補正を行う。コントローラ２０およびドライバ３０は、このようにして閾値補正を繰り返し行う。その結果、ゲート電圧ＶｇがＶｏｆｓとなり、保持容量ＣｓがＶｔｈに充電され、ゲート−ソース間電圧ＶｇｓがＶｔｈとなる。なお、このとき、アノード電圧Ｖｅｌ（または駆動トランジスタＴｒ１のソース電圧Ｖｓ）は、Ｖｏｆｓ−Ｖｔｈとなり、Ｖｔｈｅｌ＋Ｖｃａｔ以下の値となっている。そのため、この時も、有機ＥＬ素子１３が発光することはない。
【００４１】
その後、水平セレクタ３１が制御信号に応じて信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、ライトスキャナ３２が制御信号に応じて走査線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ６）。すると、駆動トランジスタＴｒ１のゲートがフローティングとなるので、ゲート−ソース間電圧Ｖｇｓを信号線ＤＴＬの電圧の大きさに拘わらずＶｔｈのままで維持することができる。このように、ゲート−ソース間電圧ＶｇｓをＶｔｈに設定することにより、駆動トランジスタＴｒ１の閾値電圧Ｖｔｈが画素回路１２ごとにばらついた場合であっても、有機ＥＬ素子１３の発光輝度がばらつくのをなくすることができる。
【００４２】
（待機期間）
その後、待機期間中に、水平セレクタ３１は、信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える。
【００４３】
（信号書込・移動度補正期間）
待機期間が終了した後（つまり閾値補正が完了した後）、コントローラ２０およびドライバ３０は、映像信号Ｄｉｎに応じた信号電圧Ｖｓｉｇの書き込みと、移動度補正を行う。具体的には、信号線ＤＴＬの電圧がＶｓｉｇとなっている間に、ライトスキャナ３２は、制御信号に応じて走査線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ（Ｔ７）、駆動トランジスタＴｒ１のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴｒ１のゲート電圧Ｖｇが信号線ＤＴＬの電圧Ｖｓｉｇとなる。
【００４４】
このとき、信号電圧Ｖｓｉｇが大きい場合、つまり、映像信号Ｄｉｎが高階調である場合、アノード電圧Ｖｅｌ（または駆動トランジスタＴｒ１のソース電圧Ｖｓ）の増加量が大きくなる。このとき、Ｖｍｉｄが、信号電圧Ｖｓｉｇの書き込み時にダイオード素子Ｔｒ３がオンする値となっている。つまり、アノード電圧Ｖｅｌ（または駆動トランジスタＴｒ１のソース電圧Ｖｓ）が、Ｖｍｉｄ＋ＶｔｈＤを超えるように、Ｖｍｉｄが設定されている。そのため、ダイオード素子Ｔｒ３がオンする。なお、Ｖｍｉｄは、上記の式（１）を満たしているので、有機ＥＬ素子１３がオンすることはない。
【００４５】
このように、移動度補正中にダイオード素子Ｔｒ３がオンすることにより、図１１に示したような貫通電流が流れ、ノード電圧Ｖｅｌ（または駆動トランジスタＴｒ１のソース電圧Ｖｓ）が緩やかに増加する。その結果、移動度補正中に駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓが小さくなることがない。
【００４６】
一方、信号電圧Ｖｓｉｇが小さい場合、つまり、映像信号Ｄｉｎが低階調である場合、アノード電圧Ｖｅｌ（または駆動トランジスタＴｒ１のソース電圧Ｖｓ）の増加量が小さくなる。このとき、アノード電圧Ｖｅｌ（または駆動トランジスタＴｒ１のソース電圧Ｖｓ）が、Ｖｍｉｄ＋ＶｔｈＤを超えない階調となっている場合には、ダイオード素子Ｔｒ３がオフしたままである。そのため、図１１に示したような貫通電流が流れず、図１２に示したような電流が流れる。その結果、ドレイン−ソース間の電流は保持容量Ｃｓと有機ＥＬ素子１３の素子容量Ｃｅｌに流れ、保持容量Ｃｓおよび素子容量Ｃｅｌが充電されるので、ソース電圧Ｖｓが上昇する。従って、映像信号Ｄｉｎが低階調である場合、通常の移動度補正がなされる。
【００４７】
このように、本実施の形態では、低階調時に通常の移動度補正がなされ、高階調時に通常とは異なる移動度補正がなされる。なお、一般には、画面表示におけるスジやムラは低階調時に視認されやすく、高階調時には視認され難い。そのため、高階調時に通常とは異なる移動度補正がなされた場合であっても、大きな画質劣化は発生しない。
【００４８】
（発光）
次に、ライトスキャナ３２は、制御信号に応じて走査線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ８）。すると、駆動トランジスタＴｒ１のゲートがフローティングとなり、駆動トランジスタＴｒ１のドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇し、それにともなってゲート電圧Ｖｇも上昇する。その直後、制御スキャナ３３は、制御信号に応じて制御線ＣＴＬの電圧をＶｍｉｄからＶｄｄに上げる（Ｔ９、図１３）。すると、駆動トランジスタＴｒ１が、一定の電流Ｉｄｓ'を有機ＥＬ素子１３に流し、ソース電圧Ｖｓは、有機ＥＬ素子１３に電流Ｉｄｓ'が流れる電圧Ｖｘまで上昇し、有機ＥＬ素子１３が所望の輝度で発光する。
【００４９】
[効果] 
次に、本実施の形態の表示装置１における効果について説明する。
【００５０】
有機ＥＬ表示装置では、通常、駆動トランジスタの閾値電圧や移動度のばらつきに起因する発光輝度のばらつきを低減する補正動作が行われる。この補正動作の１つである移動度補正は、駆動トランジスタのソース電圧を自らの電流で変化させて行われる。そのため、与えられる信号電圧Ｖｓｉｇに対して移動度補正量(ソースの上昇量)だけロスが生じる。移動度補正は信号書き込み動作と同時に行われ、信号書き込み動作と移動度補正動作を別々に行うことができない。そのため、有機ＥＬ素子を高輝度で発光させるためには、信号電圧をより大きな値とする必要があり、その分、消費電力が増加してしまうという問題があった。
【００５１】
一方、本実施の形態では、３種類の電圧値（Ｖｄｄ、Ｖｍｉｄ、Ｖｓｓ）を含む制御信号を、画素回路１２内の有機ＥＬ素子１３に並列接続されたダイオード素子Ｔｒ３に印加することにより、複数の画素１２が駆動される。これにより、例えば、駆動トランジスタＴｒ１のゲートに信号電圧Ｖｓｉｇを書き込む際に、３種類の電圧値（Ｖｄｄ、Ｖｍｉｄ、Ｖｓｓ）のうち中間の電圧値（Ｖｍｉｄ）を制御線ＣＴＬに出力することが可能となる。その結果、例えば、低階調時の信号電圧Ｖｓｉｇの書き込み時にダイオード素子Ｔｒ３をオンさせない一方で、高階調時の信号電圧Ｖｓｉｇの書き込み時にダイオード素子Ｔｒ３をオンさせることができる。従って、信号電圧Ｖｓｉｇの低電圧化が可能となるので、補正動作に起因する消費電力の増加を抑制することができる。
【００５２】
また、本実施の形態では、中間の電圧値（Ｖｍｉｄ）は、映像信号Ｄｉｎが低階調である場合の信号電圧Ｖｓｉｇの書き込み時にダイオード素子Ｔｒ３がオフする値となっている。さらに、中間の電圧値（Ｖｍｉｄ）は、映像信号Ｄｉｎが高階調である場合の信号電圧Ｖｓｉｇの書き込み時にダイオード素子Ｔｒ３がオンする値となっている。これにより、信号電圧Ｖｓｉｇの低電圧化が可能となるので、補正動作に起因する消費電力の増加を抑制することができる。
【００５３】
また、本実施の形態では、中間の電圧値（Ｖｍｉｄ）は、上記の式（１）を満たす値となっている。これにより、信号電圧Ｖｓｉｇの低電圧化が可能となるので、補正動作に起因する消費電力の増加を抑制することができる。
【００５４】
また、本実施の形態では、有機ＥＬ素子１３を発光させる時に、３種類の電圧値（Ｖｄｄ、Ｖｍｉｄ、Ｖｓｓ）のうち最も高い電圧値（Ｖｄｄ）が制御線ＣＴＬに出力される。さらに、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ１の閾値電圧Ｖｔｈに近づける補正動作を行う直前に、３種類の電圧値（Ｖｄｄ、Ｖｍｉｄ、Ｖｓｓ）のうち最も低い電圧値（Ｖｓｓ）が制御線ＣＴＬに出力される。これにより、画素回路１２を従来の回路構成としつつ、ダイオード素子Ｔｒ３に対して３種類の電圧値（Ｖｄｄ、Ｖｍｉｄ、Ｖｓｓ）を含む制御パルスを印加するだけで、信号電圧Ｖｓｉｇの低電圧化が可能となる。その結果、補正動作に起因する消費電力の増加を抑制することができる。
【００５５】
＜２．変形例＞
以下に、上記実施の形態の表示装置１の種々の変形例について説明する。なお、以下では、上記実施の形態の表示装置１と共通する構成要素に対しては、同一の符号が付与される。さらに、上記実施の形態の表示装置１と共通する構成要素についての説明は、適宜、省略されるものとする。
【００５６】
上記実施の形態において、制御スキャナ３３は、閾値補正期間に、３種類の電圧値（Ｖｄｄ、Ｖｍｉｄ、Ｖｓｓ）のうち、最も高い電圧値（Ｖｄｄ）を制御線ＣＴＬに出力してもよい。このとき、制御スキャナ３３は、例えば、図１４に示したように、書き込み期間（Ｔ７〜Ｔ８）のうち、少なくとも書き込み修了時（Ｔ８）を含む期間、固定電圧Ｖｍｉｄを制御線ＣＴＬに出力してもよい。このようにした場合であっても、例えば、低階調時の信号電圧Ｖｓｉｇの書き込み時にダイオード素子Ｔｒ３をオフさせる一方で、高階調時の信号電圧Ｖｓｉｇの書き込み時にダイオード素子Ｔｒ３をオンさせることができる。従って、信号電圧Ｖｓｉｇの低電圧化が可能となるので、補正動作に起因する消費電力の増加を抑制することができる。
【００５７】
＜３．適用例＞
以下、上記実施の形態およびその変形例（以下、「上記実施の形態等」と称する。）で説明した表示装置１の適用例について説明する。上記実施の形態の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００５８】
図１５は、本適用例に係る電子機器２の概略構成例を表したものである。電子機器２は、例えば、折りたたみ可能な２枚の板状の筐体のうちの一方の筐体の主面に表示面２Ａを備えたノート型のパーソナルコンピュータである。電子機器２は、上記実施の形態等の表示装置１を備えており、例えば、表示面２Ａの位置に画素アレイ部１０を備えている。本適用例では、表示装置１が設けられているので、発光輝度のばらつきを低減することができる。また、表示装置１において、画素アレイ部１０が高精細化されている場合であっても、発光輝度のばらつきを低減することができる。
【００５９】
以上、実施の形態、変形例および適用例を挙げて本技術を説明したが、本技術は実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本技術の効果は、本明細書中に記載された効果に限定されるものではない。本技術が、本明細書中に記載された効果以外の効果を持っていてもよい。
【００６０】
また、例えば、本技術は以下のような構成を取ることができる。
（１）
各々が発光素子と画素回路とを含む複数の画素と、
複数の前記画素を駆動する駆動回路と
を備え、
前記画素回路は、
前記発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲートと、前記発光素子のアノードとの間に設けられた保持容量と、
前記発光素子のアノードと、制御線との間に設けられたダイオード素子と
を有し、
前記駆動回路は、３種類の電圧値を含む制御信号を前記制御線に出力することにより、複数の前記画素を駆動する
表示装置。
（２）
前記駆動回路は、前記駆動トランジスタのゲートに前記信号電圧を書き込む際に、前記３種類の電圧値のうち中間の電圧値を前記制御線に出力する
（１）に記載の表示装置。
（３）
前記中間の電圧値は、前記映像信号が低階調である場合の前記信号電圧の書き込み時に前記ダイオード素子がオフする値となっており、かつ、前記映像信号が高階調である場合の前記信号電圧の書き込み時に前記ダイオード素子がオンする値となっている
（２）に記載の表示装置。
（４）
前記中間の電圧値は、以下の式を満たす値となっている
（３）に記載の表示装置。
Ｖｍｉｄ＋ＶｔｈＤ＜Ｖｃａｔ＋Ｖｅｌ
Ｖｍｉｄ：前記中間の電圧値
ＶｔｈＤ：前記ダイオード素子の閾値電圧
Ｖｃａｔ：前記発光素子のカソード電圧
Ｖｅｌ：前記発光素子のアノード電圧
（５）
前記駆動回路は、前記発光素子を発光させる時に、前記３種類の電圧値のうち最も高い電圧値を前記制御線に出力し、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行う直前に、前記３種類の電圧値のうち最も低い電圧値を前記制御線に出力する
（２）ないし（４）のいずれか１つに記載の表示装置。
（６）
各々が発光素子と画素回路とを含む複数の画素を駆動する駆動方法であって、
前記画素回路は、
前記発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲートと、前記発光素子のアノードとの間に設けられた保持容量と、
前記発光素子のアノードと、制御線との間に設けられたダイオード素子と
を有し、
３種類の電圧値を含む制御信号を前記制御線に出力することにより、複数の前記画素を駆動するステップを含んでいる
駆動方法。
（７）
前記ステップにおいて、前記駆動トランジスタのゲートに前記信号電圧を書き込む際に、前記３種類の電圧値のうち中間の電圧値を前記制御線に出力する
（６）に記載の駆動方法。
（８）
前記中間の電圧値は、前記映像信号が低階調である場合の前記信号電圧の書き込み時に前記ダイオード素子がオフする値となっており、かつ、前記映像信号が高階調である場合の前記信号電圧の書き込み時に前記ダイオード素子がオンする値となっている
（７）に記載の駆動方法。
（９）
前記中間の電圧値は、以下の式を満たす値となっている
（８）に記載の駆動方法。
Ｖｍｉｄ＋ＶｔｈＤ＜Ｖｃａｔ＋Ｖｅｌ
Ｖｍｉｄ：前記中間の電圧値
ＶｔｈＤ：前記ダイオード素子の閾値電圧
Ｖｃａｔ：前記発光素子のカソード電圧
Ｖｅｌ：前記発光素子のアノード電圧
（１０）
前記発光素子を発光させる時に、前記３種類の電圧値のうち最も高い電圧値を前記制御線に出力し、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行う直前に、前記３種類の電圧値のうち最も低い電圧値を前記制御線に出力する
（７）ないし（９）のいずれか１つに記載の駆動方法。
【符号の説明】
【００６１】
１…表示装置、２…電子機器、２Ａ…表示面、１０…画素アレイ部、１１…画素、１２…画素回路、１３…有機ＥＬ素子、２０…コントローラ、２１…映像信号処理回路、２２…タイミング生成回路、２３…電源回路、３０…ドライバ、３１…水平セレクタ、３２…ライトスキャナ、３３…制御スキャナ、Ｃｅｌ…素子容量、Ｃｓ…保持容量、Ｃｇｓ…ゲート−ソース間容量、ＣＴＬ…制御線、Ｄｉｎ…映像信号、ＤＴＬ…信号線、Ｉｄｓ，Ｉｄｓ’…電流、Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８，Ｔ９…時刻、Ｔｉｎ…同期信号、Ｔｒ１…駆動トランジスタ、Ｔｒ２…書き込みトランジスタ、Ｔｒ３…制御トランジスタ、Ｖｃａｔ…カソード電圧、Ｖｃｃ，Ｖｄｄ，Ｖｏｆｓ，Ｖｍｉｄ，Ｖｓｓ…固定電圧、Ｖｅｌ…アノード電圧、Ｖｇ…ゲート電圧、Ｖｇｓ…ゲート−ソース間電圧、Ｖｏｎ…オン電圧、Ｖｏｆｆ…オフ電圧、Ｖｓ…ソース電圧、Ｖｓｉｇ…信号電圧、Ｖｔｈ，ＶｔｈＤ，Ｖｔｈｅｌ…閾値電圧、ＷＳＬ…走査線、ΔＶ…電圧降下量。
【図１】
2018097236.tif 000003
【図２】
2018097236.tif 000004
【図３】
2018097236.tif 000005
【図４】
2018097236.tif 000006
【図５】
2018097236.tif 000007
【図６】
2018097236.tif 000008
【図７】
2018097236.tif 000009
【図８】
2018097236.tif 000010
【図９】
2018097236.tif 000011
【図１０】
2018097236.tif 000012
【図１１】
2018097236.tif 000013
【図１２】
2018097236.tif 000014
【図１３】
2018097236.tif 000015
【図１４】
2018097236.tif 000016
【図１５】
2018097236.tif 000017