(57)【要約】【課題】配線パターンに生じる寄生容量を抑制することができる電子回路基板を提供する。【解決手段】電子回路基板１は、平板形状の基材１１の実装面Ｐに形成され、駆動部２１を実装する駆動部実装部１２ｐを有する第一配線パターン１２ａと、第一配線パターン１２ａとは独立して実装面Ｐに形成され、発光部２２を実装する発光部実装部１２ｑを有する第二配線パターン１２ｂと、駆動部実装部１２ｐと発光部実装部１２ｑとの間の基材１１を貫通し、駆動部実装部１２ｐと発光部実装部１２ｑとが対向する方向に実装面Ｐ上で直交する幅方向において発光部実装部１２ｑの幅方向の長さよりも長く形成される貫通孔１３とを備える。【選択図】図１
2018046058.tif 000002
【特許請求の範囲】
【請求項１】
電子素子を含んで構成される駆動部と、
前記駆動部に接続され前記駆動部により駆動される被駆動部と、
平板形状の基材の実装面に形成され、前記駆動部を実装する駆動部実装部を有する第一配線パターンと、
前記第一配線パターンとは独立して前記実装面に形成され、前記被駆動部を実装する被駆動部実装部を有する第二配線パターンと、
前記駆動部実装部と前記被駆動部実装部との間の前記基材を貫通し、前記駆動部実装部と前記被駆動部実装部とが対向する対向方向に前記実装面上で直交する幅方向において前記被駆動部実装部の前記幅方向の長さ以上の長さに形成される貫通孔と、
を備えることを特徴とする電子回路基板。
【請求項２】
前記貫通孔は、
前記第二配線パターンの前記幅方向における長さ以上の長さに形成されている請求項１に記載の電子回路基板。
【請求項３】
前記第二配線パターンは、矩形状に形成されており、
前記貫通孔は、
前記駆動部実装部と前記被駆動部実装部との間に形成された第一部位と、
前記第二配線パターンの前記幅方向における一方側の辺に沿って形成された第二部位と、
前記第二配線パターンの前記幅方向における他方側の辺に沿って形成された第三部位と、を含み、
前記第一部位と前記第二部位と前記第三部位とは、連続して形成されている請求項１又は２に記載の電子回路基板。
【請求項４】
前記貫通孔は、
前記基材を貫通する方向に沿って前記実装面から当該実装面とは反対側の面に向けて前記対向方向の幅が広くなる請求項１〜３のいずれか１項に記載の電子回路基板。
【請求項５】
前記被駆動部は、発光部を含み、
前記駆動部は、
光信号伝送において用いられる高周波数で前記発光部をオンオフ制御する請求項１〜４のいずれか１項に記載の電子回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路基板に関する。
【背景技術】
【０００２】
従来、電子回路基板は、種々の電子部品が基板に実装され、当該電子部品を基板の配線パターンにより電気的に接続する電子回路を構成する。電子回路基板は、例えば、光通信用の発光部を備え、発光部をオンオフ制御して光通信を行うものがある（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−３０５４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、電子回路基板は、例えば、配線パターンを介して発光部に電流を供給する。この場合、電子回路基板は、配線パターンに寄生容量が生じ、発光部に供給されるべき電流が寄生容量で消費され、光通信の精度の低下を招くおそれがある。
【０００５】
そこで、本発明は、上記に鑑みてなされたものであって、配線パターンに生じる寄生容量を抑制することができる電子回路基板を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明に係る電子回路基板は、電子素子を含んで構成される駆動部と、前記駆動部に接続され前記駆動部により駆動される被駆動部と、平板形状の基材の実装面に形成され、前記駆動部を実装する駆動部実装部を有する第一配線パターンと、前記第一配線パターンとは独立して前記実装面に形成され、前記被駆動部を実装する被駆動部実装部を有する第二配線パターンと、前記駆動部実装部と前記被駆動部実装部との間の前記基材を貫通し、前記駆動部実装部と前記被駆動部実装部とが対向する対向方向に前記実装面上で直交する幅方向において前記被駆動部実装部の前記幅方向の長さ以上の長さに形成される貫通孔と、を備えることを特徴とする。
【０００７】
また、上記電子回路基板において、前記貫通孔は、前記第二配線パターンの前記幅方向における長さ以上の長さに形成されていることが好ましい。
【０００８】
また、上記電子回路基板において、前記第二配線パターンは、矩形状に形成されており、前記貫通孔は、前記駆動部実装部と前記被駆動部実装部との間に形成された第一部位と、前記第二配線パターンの前記幅方向における一方側の辺に沿って形成された第二部位と、前記第二配線パターンの前記幅方向における他方側の辺に沿って形成された第三部位と、を含み、前記第一部位と前記第二部位と前記第三部位とは、連続して形成されていることが好ましい。
【０００９】
また、上記電子回路基板において、前記貫通孔は、前記基材を貫通する方向に沿って前記実装面から当該実装面とは反対側の面に向けて前記対向方向の幅が広くなることが好ましい。
【００１０】
また、上記電子回路基板において、前記被駆動部は、発光部を含み、前記駆動部は、光信号伝送において用いられる高周波数、特に１Ｇｂｐｓ以上の高周波数で前記発光部をオンオフ制御する場合において好ましい。
【発明の効果】
【００１１】
本発明に係る電子回路基板は、第一配線パターンの駆動部実装部と第二配線パターンの被駆動部実装部との間の基材を貫通し、当該被駆動部実装部の幅方向の長さ以上の長さに形成される貫通孔を備えることにより、配線パターンの被駆動部実装部に生じる寄生容量を抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施形態１に係る電子回路基板の構成例を示す図２のＸ−Ｘ断面図である。
【図２】図２は、実施形態１に係る電子回路基板の構成例を示す上面図である。
【図３】図３は、実施形態２に係る電子回路基板の構成例を示す上面図である。
【図４】図４は、実施形態３に係る電子回路基板の構成例を示す断面図である。
【発明を実施するための形態】
【００１３】
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
【００１４】
〔実施形態１〕
実施形態１に係る電子回路基板１について説明する。実施形態１に係る電子回路基板１は、種々の電子部品が実装され、当該電子部品を電気的に接続する電子回路を構成するものであり、いわゆるプリント回路基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）である。電子回路基板１は、例えば、エポキシ樹脂、ガラスエポキシ樹脂、紙エポキシ樹脂やセラミック等の絶縁性の材料からなる絶縁層に銅箔等の導電性部材によって配線パターン（プリントパターン）が形成（印刷）されている。電子回路基板１は、配線パターンが形成された絶縁層を複数枚積層させ多層化されたもの（つまり、多層基板）である。
【００１５】
実施形態１に係る電子回路基板１は、例えば、光信号を伝送する回路を構成する回路基板として説明する。電子回路基板１は、図１に示すように、基板１０と、光信号伝送用回路２０とを備える。
【００１６】
基板１０は、基材１１と、配線パターン１２と、貫通孔１３とを備える。なお、貫通孔１３については後で説明する。基材１１は、平板形状に形成された絶縁体（誘電体）であり、複数枚、例えば３枚の絶縁層から構成され、第一絶縁層１１ａと、第二絶縁層１１ｂと、第三絶縁層１１ｃとから構成される。各絶縁層１１ａ〜１１ｃは、配線パターン１２が形成された状態で順番に積層される。例えば、各絶縁層１１ａ〜１１ｃは、後述する積層方向に沿って順番に第三絶縁層１１ｃ、第二絶縁層１１ｂ、第一絶縁層１１ａと積層される。この例では、第一絶縁層１１ａの表面（露出面）を実装面Ｐとし、この実装面Ｐに電子部品が実装される。
【００１７】
ここで、以下の説明では、後述する駆動部２１を配線パターン１２に実装する駆動部実装部１２ｐと発光部２２を配線パターン１２に実装する発光部実装部（被駆動部実装部）１２ｑとが対向する方向を対向方向といい、基材１１の実装面Ｐ上で対向方向と直交する方向を幅方向という。また、対向方向及び幅方向に直交する方向、つまり基材１１の実装面Ｐに直交する方向を積層方向という。また、積層方向の実装面Ｐ側を積層方向の上側といい、積層方向の実装面Ｐとは反対側を積層方向の下側という。
【００１８】
配線パターン１２は、基材１１に形成され、表層パターン１２Ａと、内層パターン１２Ｂとを含んで構成される。なお、配線パターン１２は、説明の理解を容易にするために、配線パターン１２を厚く（積層方向の長さを長く）図示している。表層パターン１２Ａは、第一絶縁層１１ａの実装面Ｐ又は第三絶縁層１１ｃの露出面に形成される導電性部材である。表層パターン１２Ａは、第一絶縁層１１ａの実装面Ｐに形成される第一配線パターン１２ａと第二配線パターン１２ｂとを含んで構成される。第一配線パターン１２ａは、所定の形状に形成され、駆動部２１を実装する駆動部実装部１２ｐを有する。駆動部実装部１２ｐは、第一配線パターン１２ａ上に設けられ、例えば、駆動部２１のパターン接触面と同等の大きさである。なお、駆動部実装部１２ｐの大きさは、実装する駆動部２１に応じて適宜決められる。第一配線パターン１２ａは、駆動部実装部１２ｐに実装された駆動部２１が電気的に接続される。第二配線パターン１２ｂは、所定の形状に形成され、第一配線パターン１２ａとは独立して実装面Ｐに形成されている。第二配線パターン１２ｂは、第一配線パターン１２ａとは異なる配線パターン１２であり、後述する光信号伝送用回路２０を介して電気的に接続される。第二配線パターン１２ｂは、発光部２２を実装する発光部実装部１２ｑを有する。発光部実装部１２ｑは、第二配線パターン１２ｂ上に設けられ、例えば、発光部２２のパターン接触面と同等の大きさである。なお、発光部実装部１２ｑの大きさは、実装する発光部２２に応じて適宜決められる。発光部実装部１２ｑは、駆動部実装部１２ｐと対向して設けられている。第二配線パターン１２ｂは、発光部実装部１２ｑに実装された発光部２２が電気的に接続される。内層パターン１２Ｂは、基材１１の内部に形成される配線パターン１２であり、例えば、第二絶縁層１１ｂや第三絶縁層１１ｃに形成される。内層パターン１２Ｂは、図示しないスルーホールやビア等を介して表層パターン１２Ａと電気的に接続される。
【００１９】
配線パターン１２は、第二配線パターン１２ｂの積層方向における下側がパターン禁止帯となっている。つまり、第二配線パターン１２ｂは、当該第二配線パターン１２ｂの積層方向における下側に他の配線パターン１２が形成されていない。これは、第二配線パターン１２ｂと積層方向下側の配線パターン１２との間に寄生する静電容量（寄生容量）が生じることを抑制するためである。第二配線パターン１２ｂは、発光部２２を実装する際に必要な実装面積や放熱、寄生容量等を鑑みて当該第二配線パターン１２ｂの面積が決められる。
【００２０】
光信号伝送用回路２０は、例えば、１Ｇｂｐｓ（Ｇｉｇａｂｉｔｓ  ｐｅｒ  ｓｅｃｏｎｄ）以上の高周波数で光信号を伝送する回路であり、駆動部２１と、被駆動部としての発光部２２と、ボンディングワイヤ２３とを含んで構成される。駆動部２１は、発光部２２を駆動するものであり、例えば、様々な電子素子を集積したＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）回路である。駆動部２１は、例えば、ダイボンディングにより第一配線パターン１２ａの駆動部実装部１２ｐに実装され当該第一配線パターン１２ａと電気的に接続され、さらに、電源２が接続される。例えば、ダイボンダ装置（図示せず）は、駆動部２１をピックアップし、第一配線パターン１２ａの駆動部実装部１２ｐに導電性接着剤（銀ペースト）を塗布し、駆動部２１を導電性接着剤により駆動部実装部１２ｐに接着固定する。駆動部２１は、ボンディングワイヤ２３により発光部２２に電気的に接続される。駆動部２１は、発光部２２にボンディングワイヤ２３を介して高周波数の駆動信号を出力し発光部２２をオンオフ制御する。
【００２１】
発光部２２は、駆動部２１により駆動される被駆動部であり、光信号を受光回路（図示せず）に出力する回路である。発光部２２は、第二配線パターン１２ｂの発光部実装部１２ｑに実装され、当該第二配線パターン１２ｂと電気的に接続される。例えば、ダイボンダ装置は、発光部２２をピックアップし、第二配線パターン１２ｂの発光部実装部１２ｑに導電性接着剤を塗布し、発光部２２を導電性接着剤により発光部実装部１２ｑに接着固定する。発光部２２は、図示しない発光素子を備え、駆動部２１により駆動される。駆動部２１は、発光素子に接続され、駆動信号により発光素子をオンオフする。発光素子は、例えば駆動部２１を介して電源２に接続され、駆動部２１内部のトランジスタ等のオンにより電源２から電流が供給されて発光し、駆動部２１内部のトランジスタ等のオフにより電源２の電流が停止されて消灯する。但し、必要に応じてバイアス電流等は発光素子に継続的に供給される。なお、発光部２２は、発光素子以外にもトランジスタ等の能動部品や、抵抗やコンデンサ、インダクタ等の受動部品を含んでもよい。
【００２２】
そして、本実施形態１では、貫通孔１３は、積層方向に沿って基材１１を貫通する孔部であり、駆動部実装部１２ｐと発光部実装部１２ｑとの間に設けられている。貫通孔１３は、図２に示すように、実装面Ｐから見た場合、例えば矩形状に形成されている。貫通孔１３は、当該貫通孔１３の幅方向における長さＬ１が発光部実装部１２ｑの幅方向の長さＬ２以上の長さに形成されている。好ましくは、貫通孔１３は、当該貫通孔１３の幅方向における長さＬ１が第二配線パターン１２ｂの幅方向における長さＬ３と同等の長さであるか、又は、貫通孔１３の幅方向における長さＬ１が第二配線パターン１２ｂの幅方向における長さＬ３以上の長さに形成される。また、貫通孔１３は、当該貫通孔１３の対向方向における長さＬ４が第一配線パターン１２ａと第二配線パターン１２ｂとの対向方向における間隔Ｌ５と同等の長さである。貫通孔１３の長さＬ４は、基材１１の強度や発光部２２を駆動する周波数等に基づいて適宜調整される。貫通孔１３は、実装面Ｐから見た場合、例えば矩形状に形成された空間部１３ａを有する。つまり、貫通孔１３は、直方体の形状に形成された空間部１３ａを有する。空間部１３ａは、発光部２２が実装された発光部実装部１２ｑと駆動部２１が実装された駆動部実装部１２ｐとの間の空気層として機能する。空気層は、比誘電率が基材１１よりも低く寄生容量が生じにくい。
【００２３】
以上のように、実施形態１に係る電子回路基板１は、第一配線パターン１２ａの駆動部実装部１２ｐと第二配線パターン１２ｂの発光部実装部１２ｑとの間の基材１１を貫通し、当該発光部実装部１２ｑの幅方向の長さＬ２以上の長さに形成される貫通孔１３を備える。これにより、電子回路基板１は、比誘電率が基材１１より低い空気層を駆動部実装部１２ｐと発光部実装部１２ｑとの間に有するので、配線パターン１２の駆動部実装部１２ｐと発光部実装部１２ｑとの間に生じる寄生容量を抑制することができる。例えば、電子回路基板１は、貫通孔１３の代わりに溝部を設けた場合と比較して、約７％以上寄生容量を低減できることを確認した。これにより、電子回路基板１は、発光部２２の発光素子に供給される電流が寄生容量で消費されることを抑制することができ、光信号の波形を急峻に立ち上げることができる。従って、電子回路基板１は、光通信の精度を向上させることができる。また、電子回路基板１は、追加部品を用いることなく駆動部実装部１２ｐと発光部実装部１２ｑとの間に生じる寄生容量を抑制することができるので、小型化することができる。また、電子回路基板１は、配線パターン１２の間隔を広げることなく寄生容量を抑制することができるので、実装面積を不要に大きくする必要がなく、一般的な配線パターン１２の配線幅と間隔（Ｌ／Ｓ）を維持した状態で１Ｇｂｐｓ以上の高周波数における寄生容量を抑制することができる。また、電子回路基板１は、イコライザ等の波形成形回路を使用することを抑制でき、省電力化することができる。
【００２４】
電子回路基板１は、一般に、基板１０の貫通孔１３付近や基板１０の末端部付近では、ダイボンディングやワイヤボンディングを行う際に、基板１０の平坦度の不足によるＩＣチップ（駆動部２１、発光部２２）の傾きや、ワイヤボンディング時に印加する超音波がボンディングワイヤ２３やＩＣチップ、基板１０と共振すること等による接合不良が懸念される。このため、電子回路基板１は、一般的には基板１０の貫通孔１３付近や基板１０の末端部付近への部品実装が避けられるが、本発明によれば実用上問題ないことを確認した。仮に、上記のような実装の問題が生じる場合は、ＩＣチップ等の各電子部品の実装後にドリル等による穿孔加工や切削加工等により基材１１を貫通させて貫通孔１３を形成すれば、実用上（例えば温度範囲では少なくとも−４０℃〜１０５℃以上で）問題とならないことを確認した。なお、ドリル等が実装済みのボンディングワイヤ２３等に接触しないようにするには、必要に応じて基板１０の実装面Ｐの反対側の面からも穿孔加工（バックドリル）や切削等を行えばよい。
【００２５】
また、電子回路基板１において、貫通孔１３は、第二配線パターン１２ｂの幅方向における長さＬ３以上の長さに形成される。これにより、電子回路基板１は、駆動部実装部１２ｐと発光部実装部１２ｑとの間に生じる寄生容量をより抑制することができる。
【００２６】
また、電子回路基板１は、駆動部２１が光信号伝送において用いられる高周波数、特に１Ｇｂｐｓ以上の高周波数で発光部２２をオンオフ制御する。電子回路基板１は、高周波数で発光部２２をオンオフ制御しても、光信号の波形を急峻に立ち上げることができるので、光通信の精度が低下することを抑制できる。従来は、被駆動部をオンオフ制御する駆動周波数が１Ｇｂｐｓ未満、例えば数百Ｍｂｐｓの場合、寄生容量により被駆動部からの出力波形の立ち上がりが訛っても駆動周波数が低いので出力波形のオン（ハイレベル）を判定することができた。しかしながら、従来と同じ方法では、１Ｇｂｐｓ以上の高周波数の場合、出力波形の立ち上がりが訛り出力波形のオン（ハイレベル）を判定することが困難である。このため、特に高周波数において、本発明のように寄生容量を抑制して出力波形の立ち上がりを急峻にすることが効果的となる。
【００２７】
〔実施形態１の変形例〕
電子回路基板１は、多層基板である例について説明したが、１層基板（片面基板）であってもよい。
【００２８】
また、電子回路基板１は、光信号伝送用回路２０を基板１０に実装する例について説明したが、これに限定されず、他の電子回路を基板１０に実装してもよい。
【００２９】
また、基板１０は、プリント回路基板に限定されず、例えば、成形樹脂回路部品（ＭＩＤ：Ｍｏｌｄｅｄ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｄｅｖｉｃｅ）やＳｉ等の半導体ＩＣ基板、Ｓｉインターポーザ等であってもよい。
【００３０】
また、電子回路基板１は、実装の強度等の機能に影響ない範囲で、第二配線パターン１２ｂの発光部実装部１２ｑの積層方向における下側のパターン禁止帯の裏面側を削るなどして、発光部実装部１２ｑの周囲の基材（誘電体）１１を可能な限り空気層として比誘電率を低くすることで、より一層の静電容量を抑制させてもよい。
【００３１】
また、電子回路基板１は、駆動部実装部１２ｐ及び発光部実装部１２ｑを第一絶縁層１１ａの外層に形成する例について説明したが、これに限定されない。電子回路基板１は、例えば、駆動部実装部１２ｐ及び発光部実装部１２ｑを第二絶縁層１１ｂ等の内層に形成し、駆動部実装部１２ｐと発光部実装部１２ｑとの間に貫通孔１３を設けてもよい。
【００３２】
〔実施形態２〕
次に、実施形態２に係る電子回路基板１Ａについて説明する。実施形態２に係る電子回路基板１Ａは、実施形態１に係る貫通孔１３と異なる形状の貫通孔１４を備える点で実施形態１に係る電子回路基板１と異なる。なお、実施形態２は、実施形態１と同様の構成には同一の符号を付し、詳細な説明を省略する。
【００３３】
貫通孔１４は、図３に示すように、積層方向に沿って基材１１を貫通する孔部であり、矩形状に形成された第二配線パターン１２ｂを囲うように設けられている。貫通孔１４は、実装面Ｐから見た場合、例えばコの字形状に形成されている。貫通孔１４は、実施形態１の貫通孔１３に相当する第一部位１４ａと、第二部位１４ｂと、第三部位１４ｃとを含み、それぞれの部位１４ａ〜１４ｃが連続して形成されている。第一部位１４ａは、駆動部実装部１２ｐと発光部実装部１２ｑとの間に形成されている。第二部位１４ｂは、実装面Ｐから見た場合、第一部位１４ａの幅方向における一方１４ｄ側から第二配線パターン１２ｂの幅方向における一方側の辺１２ｃに沿って形成されている。例えば、第二部位１４ｂは、第一部位１４ａの一方１４ｄ側から第二配線パターン１２ｂの延在方向（対向方向）の端部１２ｄまで形成されている。第三部位１４ｃは、実装面Ｐから見た場合、第一部位１４ａの幅方向における他方１４ｅ側から第二配線パターン１２ｂの幅方向における他方側の辺１２ｅに沿って形成されている。例えば、第三部位１４ｃは、第一部位１４ａの他方１４ｅ側から第二配線パターン１２ｂの延在方向（対向方向）の端部１２ｄまで形成されている。このように、貫通孔１４は、実装面Ｐから見た場合、第二配線パターン１２ｂの発光部実装部１２ｑにおける駆動部２１側の三辺を囲うように形成された空間部１４ｆを有する。空間部１４ｆは、発光部２２が実装された発光部実装部１２ｑと駆動部２１が実装された駆動部実装部１２ｐとの間や、発光部実装部１２ｑと隣接する他の配線パターン１２ｆとの間の空気層として機能する。
【００３４】
以上のように、実施形態２に係る電子回路基板１Ａは、駆動部実装部１２ｐと発光部実装部１２ｑとの間に形成された第一部位１４ａと、第二配線パターン１２ｂの幅方向における一方側の辺１２ｃに沿って形成された第二部位１４ｂと、第二配線パターン１２ｂの幅方向における他方側の辺１２ｅに沿って形成された第三部位１４ｃとを備え、第一部位１４ａと第二部位１４ｂと第三部位１４ｃとが連続して形成されている。これにより、電子回路基板１Ａは、実施形態１の効果を奏すると共に、さらに、第二配線パターン１２ｂの幅方向に隣接する他の配線パターン１２ｆとの間に生じる寄生容量を抑制することができる。従って、電子回路基板１Ａは、光通信の精度をより向上させることができる。
【００３５】
〔実施形態２の変形例〕
貫通孔１４は、実装面Ｐから見た場合、例えばコの字形状に形成されている例について説明したが、これに限定されない。例えば、貫通孔１４は、実装面Ｐから見た場合、Ｃの字形状に形成されていてもよい。つまり、貫通孔１４は、第二配線パターン１２ｂの延在方向（対向方向）の端部１２ｄの一部に沿って形成されてもよい。この場合、貫通孔１４は、コの字形状よりも寄生容量を抑制することができる。
【００３６】
〔実施形態３〕
次に、実施形態３に係る電子回路基板１Ｂについて説明する。実施形態３に係る電子回路基板１Ｂは、実施形態１に係る貫通孔１３と異なる形状の貫通孔１５を備える点で実施形態１に係る電子回路基板１と異なる。なお、実施形態３は、実施形態１と同様の構成には同一の符号を付し、詳細な説明を省略する。
【００３７】
貫通孔１５は、図４に示すように、積層方向に沿って基材１１を貫通する孔部であり、駆動部実装部１２ｐと発光部実装部１２ｑとの間に設けられている。貫通孔１５は、実装面Ｐから見た場合、実施形態１の貫通孔１３と同等の形状に形成されている。つまり、貫通孔１５は、実装面Ｐ上の大きさは、実施形態１の貫通孔１３と同等の大きさである。貫通孔１５は、基材１１を貫通する方向、つまり積層方向に沿って実装面Ｐから当該実装面Ｐとは反対側の面に向けて末広がり形状に形成されている。つまり、貫通孔１５は、基材１１を貫通する方向に沿って実装面Ｐから当該実装面Ｐとは反対側の面に向けて対向方向の幅が広くなる。貫通孔１５は、対向方向における駆動部２１側の側面が当該駆動部２１側に斜めに形成された第一斜面部１５ａを有し、さらに、対向方向における発光部２２側の側面が当該発光部２２側に斜めに形成された第二斜面部１５ｂを有している。第一斜面部１５ａ及び第二斜面部１５ｂは、平面状に形成されている。このように、貫通孔１５は、第一斜面部１５ａと第二斜面部１５ｂとを含んで構成され末広がり形状に形成された空間部１５ｃを有する。空間部１５ｃは、発光部２２が実装された発光部実装部１２ｑと駆動部２１が実装された駆動部実装部１２ｐとの間の空気層として機能する。
【００３８】
以上のように、実施形態３に係る電子回路基板１Ｂによれば、貫通孔１５は、基材１１を貫通する方向に沿って実装面Ｐから当該実装面Ｐとは反対側の面に向けて対向方向の幅が広くなる。これにより、電子回路基板１Ｂは、実施形態１の空間部１３ａよりも広い空間部１５ｃを有するので、実施形態１の効果を奏すると共に、実施形態１の電子回路基板１よりも、第一配線パターン１２ａの駆動部実装部１２ｐと第二配線パターン１２ｂの発光部実装部１２ｑとの間に生じる寄生容量を抑制することができる。例えば、電子回路基板１Ｂは、実施形態１の電子回路基板１の貫通孔１３と比較して、約７％以上寄生容量を低減できることを確認した。また、電子回路基板１Ｂは、貫通孔１５の代わりに溝部を設けた場合と比較して、約１３％以上寄生容量を低減できることを確認した。
【００３９】
電子回路基板１Ｂは、一般的には基板１０の貫通孔１５付近や基板１０の末端部付近への部品実装が避けられるが、本発明によれば実用上問題ないことを確認した。仮に、上記のような実装の問題が生じる場合は、ＩＣチップ等の各電子部品の実装後にドリル等による穿孔加工や切削加工等により基材１１を貫通させれば、実用上（例えば温度範囲では少なくとも−４０℃〜１０５℃以上で）問題とならないことを確認した。
【００４０】
〔実施形態３の変形例〕
貫通孔１５は、第一斜面部１５ａ及び第二斜面部１５ｂが平面状に形成される例について説明したが、これに限定されない。例えば、貫通孔１５は、第一斜面部１５ａ及び第二斜面部１５ｂが段差を有する形状でもよい。
【符号の説明】
【００４１】
１、１Ａ、１Ｂ  電子回路基板
１１  基材
１２ａ  第一配線パターン
１２ｂ  第二配線パターン
１２ｐ  駆動部実装部
１２ｑ  発光部実装部（被駆動部実装部）
１３、１４、１５  貫通孔
２１  駆動部
２２  発光部（被駆動部）
Ｌ１〜Ｌ４  長さ
Ｐ  実装面
【図１】
2018046058.tif 000003
【図２】
2018046058.tif 000004
【図３】
2018046058.tif 000005
【図４】
2018046058.tif 000006